【事件の表示】
　平成９年特許願第５１２５１７号「バリキャップダイオード及びバリキャップダイオードを製造する方法」拒絶査定不服審判事件〔平成９年３月２７日国際公開、ＷＯ９７／１１４９８、平成１０年９月１４日国内公表、特表平１０−５０９５６３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、１９９６年９月１１日（優先権主張外国庁受理　１９９５年９月１８日、オランダ国）を国際出願日とする出願であって、平成１９年１１月２２日付けで手続補正がなされ、平成２０年６月１３日付けで拒絶査定がなされ、それに対して、同年９月２２日に拒絶査定に対する審判請求がなされるとともに、同年１０月２１日付けで手続補正がなされ、その後、平成２１年４月１７日付けで審尋がなされ、それに対する回答はなされなかったものである。
　
第２．平成２０年１０月２１日付けの手続補正について
　［補正の却下の決定の結論］
　平成２０年１０月２１日付けの手続補正を却下する。
　
　［理由］
１．補正の内容
　平成２０年１０月２１日付けの手続補正（以下、「本件補正」という。）は、補正前の特許請求の範囲の請求項１〜９を補正後の特許請求の範囲の請求項１〜８と補正するものであって、そのうち、補正前の請求項７及び補正後の請求項６は、各々以下のとおりである。
　
（補正前の請求項７）
　「基板と、該基板上に堆積させた第１の導電型のエピタキシャルシリコン層と、該エピタキシャル層内に位置する第１領域と、前記エピタキシャル層の表面の第２領域とを有するバリキャップダイオードであって、前記第１領域は、前記第１の導電型のドーパント原子を、前記エピタキシャル層内よりも強度にドーピングした領域であり、前記第２領域が、前記第１の導電型とは逆の第２の導電型のドーパント原子を含んで、前記第１領域と共に前記エピタキシャル層の平面方向のｐｎ接合を形成するバリキャップダイオードにおいて、
　前記表面の第２領域が、前記第２の導電型のドーパント原子でドーピングした多結晶シリコン層で覆われ、前記ｐｎ接合が、前記多結晶シリコン層から０．３μｍ未満の距離に存在することを特徴とするバリキャップダイオード。」
　
（補正後の請求項６）
　「【請求項６】
　基板と、該基板上に堆積させた第１の導電型のエピタキシャル層と、前記エピタキシャル層内の、当該エピタキシャル層の上面付近に当該上面に平行に位置する第１領域と、前記第１領域上に位置し、前記エピタキシャル層の前記上面の一部分を含む第２領域とを有するバリキャップダイオードであって、前記第１領域は、前記第１の導電型のドーパント原子を、前記エピタキシャル層内よりも強度にドーピングした領域であり、前記第２領域が、前記第１の導電型とは逆の第２の導電型のドーパント原子を含んで、前記第１領域との間にｐｎ接合を形成するバリキャップダイオードにおいて、
　前記第２領域が、前記第２の導電型のドーパント原子でドーピングした多結晶シリコン層で覆われ、前記ｐｎ接合が、前記多結晶シリコン層から０．３μｍ未満の位置に存在することを特徴とするバリキャップダイオード。」
　
２．補正事項の整理
　本件補正を整理すると、以下のとおりである。
（補正事項１）
　補正前の請求項１〜３を削除すること。
　
（補正事項２）
　補正前の請求項４のうちの請求項１を引用する部分を補正した上で、独立請求項形式に変更して補正後の請求項１とすること。
　
（補正事項３）
　補正前の請求項４のうちの請求項２を引用する部分を補正した上で、補正後の請求項１を引用する形式に変更して補正後の請求項２とすること。
　
（補正事項４）
　補正前の請求項４のうちの請求項３を引用する部分を補正した上で、補正後の請求項１を引用する形式に変更して補正後の請求項３とすること。
　
（補正事項５）
　補正前の請求項５を補正後の請求項４と補正すること。
　
（補正事項６）
　補正前の請求項６を補正後の請求項５と補正すること。
　
（補正事項７）
　補正前の請求項７を補正後の請求項６と補正すること。
　
（補正事項８）
　補正前の請求項８を補正後の請求項７と補正すること。
　
（補正事項９）
　補正前の請求項９を補正後の請求項８と補正すること。
　
３．補正の目的についての検討
（１）上記補正事項１〜９のうち、補正事項７について検討する。
　補正事項７を更に詳しく分析すると、以下の３つの部分に分けることができるから、各部分ごとに検討する。
（補正事項７−１）
　補正前の請求項７の「該基板上に堆積させた第１の導電型のエピタキシャルシリコン層と、」を、補正後の請求項６の「該基板上に堆積させた第１の導電型のエピタキシャル層と、」と補正すること。
　
（補正事項７−２）
　補正前の請求項７の「該エピタキシャル層内に位置する第１領域と、前記エピタキシャル層の表面の第２領域とを有するバリキャップダイオードであって、前記第１領域は、前記第１の導電型のドーパント原子を、前記エピタキシャル層内よりも強度にドーピングした領域であり、前記第２領域が、前記第１の導電型とは逆の第２の導電型のドーパント原子を含んで、前記第１領域と共に前記エピタキシャル層の平面方向のｐｎ接合を形成するバリキャップダイオードにおいて、」を、補正後の請求項６の「前記エピタキシャル層内の、当該エピタキシャル層の上面付近に当該上面に平行に位置する第１領域と、前記第１領域上に位置し、前記エピタキシャル層の前記上面の一部分を含む第２領域とを有するバリキャップダイオードであって、前記第１領域は、前記第１の導電型のドーパント原子を、前記エピタキシャル層内よりも強度にドーピングした領域であり、前記第２領域が、前記第１の導電型とは逆の第２の導電型のドーパント原子を含んで、前記第１領域との間にｐｎ接合を形成するバリキャップダイオードにおいて、」と補正すること。
　
（補正事項７−３）
　補正前の請求項７の「前記表面の第２領域が、前記第２の導電型のドーパント原子でドーピングした多結晶シリコン層で覆われ、前記ｐｎ接合が、前記多結晶シリコン層から０．３μｍ未満の距離に存在することを特徴とするバリキャップダイオード。」を、補正後の請求項６の「前記第２領域が、前記第２の導電型のドーパント原子でドーピングした多結晶シリコン層で覆われ、前記ｐｎ接合が、前記多結晶シリコン層から０．３μｍ未満の位置に存在することを特徴とするバリキャップダイオード。」と補正すること。
　
（２）補正事項７−１について
　補正事項７−１により、補正前の請求項７の「エピタキシャルシリコン層」が補正後の請求項６の「エピタキシャル層」と補正されているが、当該補正は、「エピタキシャル層」の材料が「シリコン」であるという技術的限定を除外するものであるから、補正事項７−１は、特許請求の範囲を拡張する補正であることが明らかである。
　したがって、補正事項７−１は、特許法第１７条の２第４項（平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同じ。）第２号に掲げる特許請求の範囲の減縮を目的とするものに該当しない。また、補正事項７−１が、特許法第１７条の２第４項のその余のいずれの号に掲げる事項を目的とするものにも該当しないことは明らかである。
　よって、補正事項７−１は、特許法第１７条の２第４項に規定する要件を満たしていない。
　
（３）補正事項７−２及び７−３について
　補正事項７−２及び７−３は、平成２０年６月１３日付けの拒絶査定における審査官の指摘に対応し、補正前の請求項７の記載をより明りょうとしたものと認められるから、特許法第１７条の２第４項第４号に掲げる明りょうでない記載の釈明を目的としたものに該当する。
　
（４）補正の目的についてのまとめ
　以上のとおりであるから、補正事項７−１を含む本件補正は、特許法第１７条の２第４項に規定する要件を満たしていない。
　
４．補正の却下の決定のむすび
　以上検討したとおり、本件補正は、特許法第１７条の２第４項に規定する要件を満たしていないから、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３．本願発明
　平成２０年１０月２１日付けの手続補正は上記のとおり却下されたので、本願の請求項１〜９に係る発明は、平成１９年１１月２２日付けの手続補正により補正された明細書及び図面の記載からみて、その請求項１〜９に記載されている事項により特定されるとおりのものであり、そのうちの請求項７に係る発明（以下、「本願発明」という。）は、請求項７に記載されている事項により特定される、上記第２．１．の「補正前の請求項７」の箇所に記載したとおりのものである。
　
第４．引用刊行物に記載された発明
１．引用例１：特開昭５６−６９８６９号公報
（１）本願の優先日前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された特開昭５６−６９８６９号公報（以下、「引用例１」という。）には、第１、３、４、及び６図とともに、以下の事項が記載されている。
　
（ａ）「本発明は、急激な容量変化特性を有する可変容量ダイオードの製造方法に関する。
　従来、中波のチューナ等に用いられる超階段接合型の可変容量ダイオードは、二重拡散法によって製造されている。二重拡散法は第１図にその濃度プロファイルを示す如く、例えばＮ型の高不純物濃度基板ａに、その主面から高濃度のＮ型拡散層ｂを形成し、更にその表面に該Ｎ型拡散層ｂよりも更に高濃度のＰ型拡散層ｃを形成して図中波線で示す如く各拡散層ｂ，ｃ及び基板ａの濃度の合成した濃度分布を有するものである。」（１ページ左下欄１７行〜右下欄８行）
　
（ｂ）「次に、本発明の実施例について図面を参照して説明する。
　第６図（Ａ）乃至（Ｄ）は、本発明を三重拡散により適用した可変容量ダイオードの製造工程を示す説明図である。
　第６図（Ａ）に示す如く、アンチモン添加により１５ｍΩ・ｃｍの固有抵抗を有するｎ型シリコン基板１の主面に、エピタキシャル成長によって厚さが８μｍで低濃度の燐が添加された１５Ω・ｃｍの固有抵抗を持つエピタキシャル成長層２を形成した。
　その後、表面保護膜（ＳｉＯ２等）を形成し、次いで選択拡散法によりこのエピタキシャル成長層２の主面からその内部にエピタキシャル成長層２の約１０倍高表面濃度の燐を拡散して同図（Ｂ）に示す如く、ｎ導電型の第１拡散層３を厚さ２μｍ形成した。
　次に、この第１拡散層３の主面よりその内部に第１拡散層３の約３００倍高濃度の燐を不純物拡散して同図（Ｃ）に示す如く、ｎ導電型の第２拡散層４を厚さ１．２μｍ形成した。
　然る後、第２拡散層４の主面よりその内部にボロンＢ＋＋をイオン注入して第２拡散層４の約３０倍の高濃度のｐ型の拡散層５を厚さ約０．５μｍ形成し、同図（Ｄ）に示す如き可変容量ダイオード
６
　
（ｃ）「この可変容量ダイオード
６
　また、同様の製造工程によって製造された可変容量ダイオード３００個についてそのＣ−Ｖ特性を調べたところ第４図中Ｘ１，Ｘ２で示されるＣ−Ｖ特性曲線内に包含され、理想のＣ−Ｖ特性曲線が得られた。」（３ページ左下欄１２〜１９行）
　
（２）以上の記載を総合すると引用例１には以下の発明（以下、「引用発明」という。）が記載されているものと認められる。
　「アンチモン添加により１５ｍΩ・ｃｍの固有抵抗を有するｎ型シリコン基板１と、前記ｎ型シリコン基板１の主面に、エピタキシャル成長によって形成され、厚さが８μｍで低濃度の燐が添加された１５Ω・ｃｍの固有抵抗を持つエピタキシャル成長層２と、前記エピタキシャル成長層２の主面からその内部に前記エピタキシャル成長層２の約１０倍高表面濃度の燐を拡散して形成された、厚さが２μｍでｎ導電型の第１拡散層３と、前記第１拡散層３の主面よりその内部に前記第１拡散層３の約３００倍高濃度の燐を不純物拡散して形成された、厚さが１．２μｍでｎ導電型の第２拡散層４と、前記第２拡散層４の主面よりその内部にボロンＢ＋＋をイオン注入して形成された、厚さが約０．５μｍで前記第２拡散層４の約３０倍の高濃度のｐ型の拡散層５とを備えた可変容量ダイオード。」
　
２．引用例２：特開平３−１０８３７８号公報
　本願の優先日前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された特開平３−１０８３７８号公報（以下、「引用例２」という。）には、第５図とともに、以下の事項が記載されている。
　
（ａ）「〔発明の産業上の利用分野〕
本発明は、高周波用に好適な同調用素子として用いられる可変容量ダイオード装置に関し、性能指数Ｑが高く、容量可変比が大きな可変容量ダイオード装置に係るものである。
〔従来の技術〕
　第５図ａ，ｂは、従来の可変容量ダイオード装置の平面図と断面図を示している。
　第５図ａ，ｂに於いて、半導体基体がＮ導電型であって高不純物濃度の半導体基板（Ｎ＋＋）１０と、半導体基板１０にＮ導電型であって低不純物濃度のエピタキシャル層（Ｎ−−）２０からなる半導体層とで構成されている。半導体基体の主表面からエピタキシャル層２０にＮ導電型であり高不純物濃度の拡散層（Ｎ＋）３０が半導体基板１０に到達するように拡散形成されている。拡散層３０を覆うようにＰ導電型であって高不純物濃度の拡散層（Ｐ＋＋）４０を拡散して接合Ｊ１を形成する。拡散工程で半導体基体主表面に形成された二酸化シリコン膜は、素子中央部においては除去され、主表面に露呈するＰＮ接合Ｊ１を覆う二酸化シリコン膜５０は接合の保護膜として残す。主表面露呈部には、アルミニューム等の導電体膜６０を被着形成して電極を形成する。この導電体膜６０に金線７０をワイヤーボンディングして可変容量ダイオード装置が形成される。」（１ページ右下欄１３行〜２ページ左上欄１９行）
　
（ｂ）「高周波用の可変容量ダイオード装置では、最大容量値Ｃｍａｘを数ｐＦ以下に設定しなければならない。即ち、接合面積を極めて小さく設定する必要がある。例えばＦＭラジオ受信機用の可変容量ダイオード装置の為に調整された製造工程で、最大容量値Ｃｍａｘが数ｐＦのものを得ようとすると、第５図の従来例によれば、接合面積Ｓ０の直径は、約８０μｍまで小さくする必要がある。・・・又、性能指数Ｑを劣化させることなく、容量可変比を可能な限り大きくとる為には、拡散層４０の接合深さを浅くする必要があり、通常、約０．１μｍ以下の浅い拡散層となっている。」（２ページ左上欄２０行〜左下欄４行）
　
３．引用例３：特開昭６０−５７９５２号公報
　本願の優先日前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された特開昭６０−５７９５２号公報（以下、「引用例３」という。）には、第１〜６図とともに、以下の事項が記載されている。
　
（ａ）「　　［発明の技術分野］
　この発明は、半導体装置の製造方法に関し、特に超高周波用半導体装置の製造に好適な半導体装置製造方法に関するものである。」（１ページ右下欄１２〜１５行」
　
（ｂ）「　　［発明の実施例］
　以下に第１図乃至第６図を参照して本発明方法の一実施例について説明する。　なお、この実施例では本発明を超高周波用ｎｐｎシリコンプレーナトランジスタの製造に運用しているが、本発明はバイポーラ素子のみでなく、ＦＥＴの製造にも適用しうることは勿論である。
　第１図乃至第６図において、１はＳｉ半導体基板、２はコレクタ層、３はベース層、４は
ＳｉＯ２等の絶縁膜、５は多結晶Ｓｉ膜、６はレジストパターン、７はドナー不純物、８はレジスタパターン、９はアクセプタ不純物、１０はエミッタ領域、１１は高濃度ベース領域、１２は金属膜、１２Ａは金属パターン、１３はレジストパターン、５Ａは多結晶Ｓｉパターンである。
　この実施例に示す本発明方法の最初の工程においては、予めベース層３を形成してある半導体基板１の表面に絶縁膜４を形成した後、ベース層３を露出させる２つの開孔部４ａ、４ｂを絶縁膜４に形成する。　この開孔部４ａは、ウォッシュドエミッタ窓であり、また開孔部４ｂはベースコンタクト窓となるものである。　この実施例では、両開孔部間距離を１．５μｍとした。
　次に該開孔部と絶縁膜４の上に多結晶Ｓｉ膜５を３０００Å乃至５０００Åの厚さで堆積させた後、更にレジスト膜をその上に形成する。　そして該レジスト膜をパターニングして開孔部４ａの上において該レジスト膜が除去されたレジストパターン６を形成した後、該レジストパターン６の開孔部内に露出している多結晶Ｓｉ膜５に砒素もしくはりん等のドナー不純物７をイオン注入する。　以上の工程を終了した状態が第１図に示されている。
　次にレジストパターン６を剥離した後、新たにレジスト膜を多結晶Ｓｉ膜５の上に形成し更にパターニングを行って開孔部４ｂの上方位置に開孔部を有するレジストパターン８を形成する。　そして、レジストパターン８の開孔部内に露出した多結晶Ｓｉ膜５にボロン等のアクセプタ不純物９をイオン注入する。　第２図はこの工程を終了した状態の断面図である。
　続いてレジストパターン８を剥離した後、半導体基板１を所定温度に加熱することにより、該多結晶Ｓｉ膜５内のドナー不純物７及びアクセプタ不純物９を半導体基板１のベース領域３中に拡散させてエミッタ領域１０及び高濃度ベース領域１１とを形成する（第３図）。」（３ページ左下欄７行〜４ページ左上欄１２行）
　
（ｃ）「　　［発明の効果］
　以上に示した実施例から明らかなように、この発明の方法により得られる効果を列挙すれば次の通りである。
・・・
（　４）　従来の方法では半導体基板にイオン注入設備から直接イオン注入を行っていたため、基板表面に格子欠陥が生じやすかったり、チャネリングが生じやすかったりする反面、浅い接合を形成しにくいことや基板表面のみを高濃度にすることができない等の多くの問題点があったが、本発明の方法ではドープドポリシリコンを固体拡散源としているので、前記従来方法の問題点は解消した。」（４ページ左下欄９行〜右下欄１７行）
　
第５．本願発明と引用発明との対比
１．引用発明の「アンチモン添加により１５ｍΩ・ｃｍの固有抵抗を有するｎ型シリコン基板１」は、本願発明の「基板」に相当する。
　そして、引用発明の「エピタキシャル成長層２」は「前記ｎ型シリコン基板１の主面に、エピタキシャル成長によって形成され」たものであるから、当該「エピタキシャル成長層２」が、「前記ｎ型シリコン基板１」上に堆積させたものであることは明らかである。
　そして、引用発明において、「燐が添加された」「エピタキシャル成長層２」がｎ型となることは当業者における技術常識であり、当該「ｎ型」が本願発明の「第１の導電型」に相当するものである。
　したがって、引用発明の「前記ｎ型シリコン基板１の主面に、エピタキシャル成長によって形成され、厚さが８μｍで低濃度の燐が添加された１５Ω・ｃｍの固有抵抗を持つエピタキシャル成長層２」は、本願発明の「該基板上に堆積させた第１の導電型のエピタキシャルシリコン層と、該エピタキシャル層内に位置する第１領域」に対応しており、両者は「該基板上に堆積させた第１の導電型のエピタキシャル」「層と、該エピタキシャル層内に位置する第１領域」である点で共通する。
　
２．引用発明の「前記エピタキシャル成長層２の主面からその内部に前記エピタキシャル成長層２の約１０倍高表面濃度の燐を拡散して形成された、厚さが２μｍでｎ導電型の第１拡散層３」及び「前記第１拡散層３の主面よりその内部に前記第１拡散層３の約３００倍高濃度の燐を不純物拡散して形成された、厚さが１．２μｍでｎ導電型の第２拡散層４」は、ともに、「エピタキシャル成長層２」内に位置するものであることは引用例１の第６図（Ｄ）から明らかであり、かつ、ともに、ｎ型のドーパントである「燐」原子を、「エピタキシャル成長層２」内よりも強度にドーピングした領域であることも明らかである。
　したがって、引用発明の「前記エピタキシャル成長層２の主面からその内部に前記エピタキシャル成長層２の約１０倍高表面濃度の燐を拡散して形成された、厚さが２μｍでｎ導電型の第１拡散層３」及び「前記第１拡散層３の主面よりその内部に前記第１拡散層３の約３００倍高濃度の燐を不純物拡散して形成された、厚さが１．２μｍでｎ導電型の第２拡散層４」を合わせたｎ導電型の領域は、本願発明の「該エピタキシャル層内に位置する第１領域」であって、「前記第１の導電型のドーパント原子を、前記エピタキシャル層内よりも強度にドーピングした領域」に相当するものと認められる。
　
３．引用発明の「前記第２拡散層４の主面よりその内部にボロンＢ＋＋をイオン注入して形成された、厚さが約０．５μｍで前記第２拡散層４の約３０倍の高濃度のｐ型の拡散層５」は、「エピタキシャル成長層２」の表面に位置することは引用例１の第６図（Ｄ）から明らかであり、かつ、「第１拡散層３」及び「第２拡散層４」とは逆のｐ型のドーパントである「ボロン」原子を含んでいることも明らかである。
　更に、当該「ｐ型の拡散層５」が上記「第２拡散層４」とともに、「エピタキシャル成長層２」の平面方向のｐｎ接合を形成していることは第６図（Ｄ）から明らかである。
　したがって、引用発明の「前記第２拡散層４の主面よりその内部にボロンＢ＋＋をイオン注入して形成された、厚さが約０．５μｍで前記第２拡散層４の約３０倍の高濃度のｐ型の拡散層５」は、本願発明の「前記エピタキシャル層の表面の第２領域」であって、「前記第１の導電型とは逆の第２の導電型のドーパント原子を含んで、前記第１領域と共に前記エピタキシャル層の平面方向のｐｎ接合を形成する」領域に相当するものと認められる。
　
４．引用発明の「可変容量ダイオード」が本願発明の「バリキャップダイオード」に相当することは当業者にとって自明である。
　
５．したがって、本願発明と引用発明とは、
　「基板と、該基板上に堆積させた第１の導電型のエピタキシャル層と、該エピタキシャル層内に位置する第１領域と、前記エピタキシャル層の表面の第２領域とを有するバリキャップダイオードであって、前記第１領域は、前記第１の導電型のドーパント原子を、前記エピタキシャル層内よりも強度にドーピングした領域であり、前記第２領域が、前記第１の導電型とは逆の第２の導電型のドーパント原子を含んで、前記第１領域と共に前記エピタキシャル層の平面方向のｐｎ接合を形成するバリキャップダイオード。」
　
　である点で一致し、以下の点で相違する。
　
（相違点１）
　「第１の導電型のエピタキシャル層」に関して、本願発明は材料が「シリコン」であるのに対して、引用発明は材料が特定されていない点。
　
（相違点２）
　本願発明は、「前記表面の第２領域が、前記第２の導電型のドーパント原子でドーピングした多結晶シリコン層で覆われ、前記ｐｎ接合が、前記多結晶シリコン層から０．３μｍ未満の距離に存在する」構成となっているのに対して、引用発明はそのような構成とはなっていない点。
　
第６．相違点についての当審の判断
１．相違点１について
　一般に、シリコン基板の上に、デバイスが形成される半導体層をエピタキシャル成長により形成するに当たり、当該半導体層の材料として、基板と同じシリコンを選択することは、デバイスを形成するための半導体材料としてシリコンが最もよく用いられるものであること、及び基板とエピタキシャル成長層とが同じ材料であるために、良好な結晶成長が容易に実現可能であること等を勘案し、当業者が最も自然かつ容易になし得ることであり、かつ、引用発明において、「エピタキシャル成長層２」の材料を「ｎ型シリコン基板１」の材料であるシリコンと異なるものとしなければならない特段の理由も認められないから、引用発明において「エピタキシャル成長層２」の材料を本願発明のように「シリコン」とすることは、当業者が容易に想到し得たことである。
　
２．相違点２について
（１）一般に、バリキャップダイオードにおいて、容量可変比をなるべく大きくするとともに、コンデンサの性能を表す指数である「Ｑ」を大きくすることは、例えば、引用例２の「従来の技術」に関する説明において、「又、性能指数Ｑを劣化させることなく、容量可変比を可能な限り大きくとる為には、・・・」（２ページ右上欄２０行〜左下欄２行）と記載されていることからも明らかなように、当業者において周知の技術課題である。
　また、当該周知の技術課題を解決するために、表面から浅い位置にｐｎ接合が形成されるように浅い拡散層（当然、エピタキシャル層に既に設けられている拡散層と逆の導電型である。）を形成することも、例えば、同じく引用例２における「従来の技術」に関する記載において、「又、性能指数Ｑを劣化させることなく、容量可変比を可能な限り大きくとる為には、拡散層４０の接合深さを浅くする必要があり、通常、約０．１μｍ以下の浅い拡散層となっている。」（２ページ右上欄２０行〜左下欄４行）と記載されていることからも明らかなように、当業者における周知技術である。
　したがって、引用発明において、容量可変比をなるべく大きくするとともに、Ｑを大きくすることは、当業者であれば即座に察知し得た技術課題であり、かつ、当該技術課題を解決するために、表面から浅い位置にｐｎ接合が形成されるように、「ｐ型の拡散層５」を、例えば引用例２に記載されているように「約０．１μｍ以下」と浅くしようと試みることも、当業者が直ちに想起し得た事項である。
　
（２）一方、半導体層における表面から浅い位置にｐｎ接合が形成されるように浅い拡散層を形成する手法として、当該半導体層における拡散層を形成する部位をドーパント原子でドーピングした多結晶シリコン層で覆い、後に加熱することにより、当該多結晶シリコン層から半導体層へドーパント原子を拡散して浅い拡散層を形成することは、例えば引用例３に「予めベース層３を形成してある半導体基板１の表面に絶縁膜を形成した後、ベース層３を露出させる２つの開孔部４ａ、４ｂを絶縁膜４に形成する。　この開孔部４ａは、ウォッシュドエミッタ窓・・・となるものである。・・・次に該開孔部と絶縁膜４の上に多結晶Ｓｉ膜５・・・堆積させた後、更にレジスト膜をその上に形成する。　そして該レジスト膜をパターニングして開孔部４ａの上において該レジスト膜が除去されたレジストパターン６を形成した後、該レジストパターン６の開孔部内に露出している多結晶Ｓｉ膜５に砒素もしくはりん等のドナー不純物７をイオン注入する。・・・半導体基板１を所定温度に加熱することにより、該多結晶Ｓｉ膜５内のドナー不純物７・・・を半導体基板１のベース領域３中に拡散させてエミッタ領域１０・・・を形成する。」（３ページ右下欄３行〜４ページ左上欄１２行）、及び「従来の方法では・・・浅い接合を形成しにくいこと・・・等の多くの問題点があったが、本発明の方法ではドープドポリシリコンを固体拡散源としているので、前記従来方法の問題点は解消した。」（４ページ右下欄９〜１７行）と記載されていることからも分かるように、当業者における周知技術である。
　したがって、引用発明に引用例２に記載された周知技術を適用し、「ｐ型の拡散層５」を「約０．１μｍ以下」と浅くするに際し、引用例３に記載された周知技術を適用し、「エピタキシャル成長層２」における「ｐ型の拡散層５」を形成する部位をｐ型のドーパント原子でドーピングした多結晶シリコン層で覆い、後に加熱することにより、当該多結晶シリコン層からドーパント原子を拡散させて「ｐ型の拡散層５」を形成することは、当業者が容易になし得た事項である。
　そして、そのような手法で「約０．１μｍ以下」の浅い「ｐ型の拡散層５」を形成した場合には、「ｐ型の拡散層５」がｐ型のドーパント原子でドーピングした多結晶シリコン層で覆われ、ｐｎ接合が当該多結晶シリコン層から「約０．１μｍ以下」の距離に存在する構成となることは明らかである。
　ここにおいて、「約０．１μｍ以下」が「０．３μｍ未満」であることは自明であるから、引用発明において、本願発明のように、「前記表面の第２領域が、前記第２の導電型のドーパント原子でドーピングした多結晶シリコン層で覆われ、前記ｐｎ接合が、前記多結晶シリコン層から０．３μｍ未満の距離に存在する」構成とすることは、当業者が容易になし得た事項である。
　
３．判断についてのまとめ
　以上、検討したとおり、本願発明は、引用例２及び３に記載された周知技術を勘案することにより、引用発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　なお、付言すれば、上に記載した判断は、上記第２．に記載したとおりの理由で平成２０年１０月２１日付けの手続補正が却下されたことを前提としたものであるが、仮に、当該手続補正を適法なものとみなした場合においても、上記第２．３．において検討したとおり、補正後の請求項６は、補正前の請求項７に対して、明りょうでない記載の釈明を目的とした若干の文言の修正に加えて、「エピタキシャルシリコン層」を「エピタキシャル層」と技術的に拡張する補正がなされたものであるから、補正後の請求項６に係る発明も当然、引用例２及び３に記載された周知技術を勘案することにより、引用発明に基づいて当業者が容易に発明をすることができたものである。
　したがって、平成２０年１０月２１日付けの手続補正を適法なものとみなした場合においても、補正後の請求項６に係る発明は特許法第２９条第２項の規定により特許を受けることができないものであるから、本審決の結論に変わりはない。
　
第７．むすび
　以上のとおりであるから、他の請求項について検討するまでもなく、本願は拒絶すべきものである。
　よって、上記結論の通り審決する。