【事件の表示】
　平成　９年特許願第　　５１１０号「液晶表示装置及び液晶表示装置の駆動方法」拒絶査定不服審判事件〔平成　９年１２月１２日出願公開、特開平　９−３１９３４２〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本件は、平成９年１月１４日（優先権主張平成８年３月２６日）にされた特許出願（平成９年特許願第５１１０号。以下「本件出願」という。）につき、拒絶査定が平成１５年５月１５日付けでされ、同月１９日に発送されたところ、拒絶査定に対する審判が同年６月１８日に請求されるとともに同年７月１６日付けで手続補正書が提出されたものである。
　　
第２　平成１５年７月１６日付けの手続補正についての補正却下の決定
　１　補正却下の決定の結論
　平成１５年７月１６日付けの手続補正を却下する。
　　
　２　補正却下の決定の理由
　（１）平成１５年７月１６日付けの手続補正書による手続補正（以下「本件補正」という。）の内容
　　本件補正は、本件出願明細書の特許請求の範囲の請求項１を以下のとおり補正することを含むものである。
　　ア　本件補正前の特許請求の範囲の請求項１
「【請求項１】　走査信号がそれぞれ印加される複数の行電極と、
　該複数の行電極に交差するように配置され、表示信号がそれぞれ印加される複数の列電極と、
　該行電極と該列電極との間に挟持され、各行電極と各列電極とのそれぞれの交差部において各行電極と各列電極との間に印加される実効電圧値に応答して表示を行う液晶層と、
　を有する液晶パネルを用いる液晶表示装置であって、
　１フレームの入力画像データを受け取り、該１フレームの期間において各走査電極に該走査信号がそれぞれ印加される選択期間を、該入力画像データの階調を表す階調ビット数と同数以上のサブフレームに分割し、該階調ビットに応じて各サブフレーム毎に２値データのいずれか一方をそれぞれ割り当てた２値表示データを生成する表示データ変換手段と、
　該表示データ変換手段における各サブフレームの分割幅を制御し、各サブフレーム毎に所定のサブフレーム期間をそれぞれ独立に設定するパルス幅制御手段と、
　該２値表示データに対して各サブフレーム毎に所定の電圧振幅をそれぞれ独立に設定して、該２値表示データを設定された電圧振幅に基づいて変換することにより、各サブフレーム毎に所定の電圧値をそれぞれ有する表示信号を生成するパルス振幅制御手段と、
　を備えており、
　該表示信号および前記走査信号が該液晶層に印加されることにより、該入力画像データの階調ビットに応じた実効電圧が該液晶層に印加され、該入力画像データの階調表示が行なわれる、
　液晶表示装置。」
　　イ　本件補正後の特許請求の範囲の請求項１
「【請求項１】　走査信号がそれぞれ印加される複数の行電極と、
　該複数の行電極に交差するように配置され、表示信号がそれぞれ印加される複数の列電極と、
　該行電極と該列電極との間に挟持され、各行電極と各列電極とのそれぞれの交差部において各行電極と各列電極との間に印加される実効電圧値に応答して表示を行う液晶層と、
　を有する液晶パネルを用いる液晶表示装置であって、
　１フレームの入力画像データを受け取り、該１フレームの期間において各走査電極に該走査信号がそれぞれ印加される選択期間を、該入力画像データの階調を表す階調ビット数と同数以上のサブフレームに分割し、該階調ビットに応じて各サブフレーム毎に２値データのいずれか一方をそれぞれ割り当てた２値表示データを生成する表示データ変換手段と、
　該表示データ変換手段における各サブフレームの分割幅を制御し、各サブフレーム毎に所定のサブフレーム期間をそれぞれ独立に設定するパルス幅制御手段と、
　該２値表示データに対して各サブフレーム毎に所定の電圧振幅をそれぞれ独立に設定して、該２値表示データを設定された電圧振幅に基づいて変換することにより、サブフレーム毎に所定の電圧値をそれぞれ有するとともに、全てのサブフレーム期間を通じて該入力画像データの階調に応じた実効電圧値となるように、表示信号を生成するパルス振幅制御手段と、
　を備えており、
　該表示信号および前記走査信号が該液晶層に印加されることにより、該入力画像データの階調ビットに応じた実効電圧が該液晶層に印加され、該入力画像データの階調表示が行なわれる、
　液晶表示装置。」
　　
　（２）　本件補正の目的について
　本件補正は、本件補正前の請求項１に係る発明について「該２値表示データに対して各サブフレーム毎に所定の電圧振幅をそれぞれ独立に設定して、該２値表示データを設定された電圧振幅に基づいて変換することにより、各サブフレーム毎に所定の電圧値をそれぞれ有する表示信号を生成するパルス振幅制御手段」を「該２値表示データに対して各サブフレーム毎に所定の電圧振幅をそれぞれ独立に設定して、該２値表示データを設定された電圧振幅に基づいて変換することにより、サブフレーム毎に所定の電圧値をそれぞれ有するとともに、全てのサブフレーム期間を通じて該入力画像データの階調に応じた実効電圧値となるように、表示信号を生成するパルス振幅制御手段」と減縮するものであって、特許法第１７条の２第４項第２号の特許請求の範囲の限定的減縮を目的とするものに該当する。
　
　（３）　独立特許要件について
　本件補正後の請求項１に係る発明（以下「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるかについて以下に検討する。
　
　ア 引用刊行物記載の発明
　原査定の拒絶の理由に引用された特開平７−３１１５６４号公報（以下、「引用刊行物Ａ」という。）には、
（Ａ−１）「【０００１】
【産業上の利用分野】本発明はＳＴＮ液晶等を用いた単純マトリクス液晶表示パネルの駆動装置に関する。より詳しくは、複数ライン同時選択方式等に適した駆動装置に関する。」こと、
（Ａ−２）「【０００２】
【従来の技術】単純マトリクス型の液晶表示パネルは、行電極群と列電極群との間に液晶層を保持してマトリクス状の画素を設けたものである。従来、液晶表示パネルは電圧平均化法により駆動されていた。この方法は各行電極を順次１本ずつ選択し、そのタイミングに合わせて全列電極にＯＮ／ＯＦＦに相当するデータ信号を与えるものである。その結果、各画素に印加される電圧は全行電極（Ｎ本）を選択する１フレーム期間の中で１回（１／Ｎ分の時間）高い印加電圧となり、残りの時間（（Ｎ−１）／Ｎ分）は一定のバイアス電圧となる。使用する液晶材料の応答速度が遅い場合には、１フレーム期間における印加電圧波形の実効値に応じた輝度の変化が得られる。しかしながら、分割数を大きくとりフレーム周波数が下がると、１フレーム期間と液晶の応答時間との差が小さくなり、液晶は印加されるパルス毎に応答し、フレーム応答現象と呼ばれる輝度のちらつきが現われコントラストが低下する。
【０００３】近年このフレーム応答現象の問題に対処する方策として、「複数ライン同時選択法」が提案されており、例えば特開平５−１００６４２号公報に開示されている。この複数ライン同時選択法は、従来の１行毎の選択ではなく、複数の行電極を同時に選択する事によって、見掛上高周波数化を図り前述したフレーム応答現象を抑制するものである。１行毎の選択ではなく複数の行電極を同時に選択するので、任意の画像表示を得る為に工夫が必要になる。即ち、元の画素データを演算処理して列電極に供給する必要がある。具体的には、直交関数の組により表わされる複数の行信号を選択期間毎に組順次で行電極群に印加する。一方、直交関数の組と選ばれた画素データの組との積和演算を逐次行ない、その結果に応じた電圧レベルを有する列信号を該組順次走査に同期して選択期間中に列電極群に印加する。」こと、
（Ａ−３）「【０００８】本発明は上述した複数ライン同時選択法に限られるものではなく、上位概念としてフレームメモリに一旦画素データを書き込む事が必要になる全ての液晶表示パネル駆動装置に適用される。即ち、行電極群と列電極群との間に液晶層を保持してマトリクス状の画素を設けた液晶表示パネルを、複数ビット桁構成の画素データに従って少なくとも一部のビット桁につきフレーム間引き変調を適用しながら階調駆動する装置を一般的に包含する。かかる階調駆動装置は基本的な構成として、所定の行信号を該行電極群に印加して順次走査する第１手段と、画素データに応じた電圧レベルを有する列信号を該順次走査に同期して該列電極群に印加する第２手段とを有している。この第２手段は画素データをフレーム単位で且つ各ビット桁に分割して記憶するフレームメモリと、記憶された画素データを各ビット桁別に読み出して所定の処理を行ない列信号を形成して該列電極群に印加する駆動手段とを有している。さらに特徴事項として、該フレームメモリに対する画素データの書き込み制御を行なうメモリ制御手段を備えている。このメモリ制御手段はフレーム間引き変調を行なうビット桁についてはフレーム間引きに応じて必要なフレーム毎に書き込みを実行する一方、それ以外のビット桁については全てのフレーム毎に書き込みを実行する。」こと、
（Ａ−４）「【００１０】
【実施例】以下図面を参照して本発明の好適な実施例を詳細に説明する。図１は本発明にかかる液晶表示パネルの階調駆動装置を示す模式的なブロック図である。図示する様に、本発明にかかる階調駆動装置は単純マトリクス型の液晶表示パネル１に接続される。この液晶表示パネル１は行電極群２と列電極群３との間に液晶層を介在させたフラットパネル構造を有している。液晶層としては例えばＳＴＮ液晶を用いる事ができる。本階調駆動装置はかかる構成を有する液晶表示パネル１を、複数ビット桁構成の画素データに従ってパルス変調とフレーム間引き変調を併用しながら階調駆動するものである。
【００１１】
　本階調駆動装置は垂直ドライバ４を備えており、行電極群２に接続してこれを駆動する。又水平ドライバ５を備えており列電極群３に接続してこれを駆動する。本装置はさらに、フレームメモリ６と直交関数発生手段７と積和演算手段８とを具備している。フレームメモリ６は入力された画素データをフレーム単位で保持する。なお、画素データは行電極群２と列電極群３の交差部に規定される画素の濃度を表わすデータである。本発明では画素データは複数ビット桁構成を有しており、画素濃度の階調表現を可能にしている。この関係で、フレームメモリ６は各ビット桁に対応したビット平面を有している。
【００１２】直交関数発生手段７は互いに直交関係にある複数の直交関数を発生し、これを逐次適当な組み合わせパタンで垂直ドライバ４に供給する。垂直ドライバ４は直交関数の組により表わされる複数の行信号を選択期間毎に組順次走査で行電極群２に印加する。従って、直交関数発生手段７と垂直ドライバ４が前述した第１手段に相当する。
【００１３】本階調駆動装置は、第２手段としてフレームメモリ６及び水平ドライバ５に加え積和演算手段８及び電圧レベル回路１２を備えている。この第２手段は直交関数の組と画素データの組との積和演算を逐次行ないその結果に応じた電圧レベルを有する列信号を該組順次走査に同期して選択期間毎に列電極群３に印加する。具体的には、積和演算手段８はフレームメモリ６に記憶された画素データの組を各ビット桁別に読み出して上記積和演算を実行し、各ビット桁に対応した列信号成分を生成する。水平ドライバ５はパルス変調を行なうビット桁の列信号成分とフレーム間引き変調を行なうビット桁の列信号成分とを一選択期間内に配列して該列信号を構成し列電極群３に印加する。列信号を構成する為に必要な電圧レベルは予め電圧レベル回路１２から供給される。なお、この電圧レベル回路１２は垂直ドライバ４に対しても所定の電圧レベルを供給している。垂直ドライバ４は直交関数に従って電圧レベルを適宜選択し、行信号として行電極群２に供給する。
【００１４】
　本階調駆動装置は特徴的な構成要素としてメモリ制御手段１０を備えている。このメモリ制御手段１０はフレームメモリ６に対する画素データの書き込み制御を行なう。即ち、パルス変調を行なうビット桁については全てのフレーム毎に書き込みを実行する一方、フレーム間引き変調を行なうビット桁についてはフレーム間引きに応じて必要なフレーム毎に書き込みを実行する。このメモリ制御手段１０に加えて同期回路９及び駆動制御手段１１が含まれている。同期回路９はフレームメモリ６からの画素データ読み出しタイミングと直交関数発生手段７からの信号転送タイミングを互いに同期させる。１フレームで組順次走査を複数回繰り返す事により所望の画像表示が得られる。この同期回路９はメモリ制御手段１０もタイミング制御している。前述した様にメモリ制御手段１０はフレームメモリ６に対する画素データの書き込み／読み出しをビット平面毎に制御する。駆動制御手段１１は同期回路９の制御を受けて垂直ドライバ４及び水平ドライバ５に所定のクロック信号を供給する。
【００１５】前述した様に、パルス変調及びフレーム間引き変調を併用した階調表示を行なう為、フレームメモリ６は複数ビット桁からなる画素データを各ビット平面に分割して保持する。積和演算手段８は上述した直交関数の組と画素データの組との積和演算を行なう際、画素データの組をビット桁単位で分割し積和演算を実行し各ビット桁に対応した列信号成分を生成する。水平ドライバ５は一選択期間中で例えばパルス幅の大きな上位ビット桁側の列信号成分からパルス幅の小さな下位ビット桁側の列信号成分の順に配列して列信号を構成し、列電極群３に印加する。この際、上位ビット桁側の列信号成分についてはパルス変調を適用し、下位ビット桁側の列信号成分についてはフレーム間引き変調を適用している。
【００１６】以下、図１に示した階調駆動装置の動作を詳細に説明する。先ず最初に、複数ライン選択法に関し７本の行電極を同時に選択する場合を例に挙げて詳細に説明する。図２は７ライン同時駆動の波形図である。Ｆ1 （ｔ）〜Ｆ8 （ｔ）は対応する行電極に印加される行信号であり、Ｇ1 （ｔ）〜Ｇ3 （ｔ）は各列電極に印加される列信号を表わしている。行信号Ｆは（０，１）において完備な正規直交関数であるＷａｌｓｈ関数に基づいて設定されている。０の場合を−Ｖｒ、１の場合を＋Ｖｒ、非選択期間をＶｏとする。なお、非選択期間の電圧レベルＶｏは０Ｖに設定されている。上から７本ずつ１組として選択し、下に向って組順次走査する。８回の走査でＷａｌｓｈ関数の１周期に相当する前半サイクルが終了する。次の１周期では極性を反転して後半サイクルを行ない、直流成分が入らない様にする。さらに次の１周期では直交関数の組み合わせパタンを縦ずらしして行信号を構成し行電極群２に印加している。なお、必ずしも縦ずらしを行なう必要はない。
【００１７】
　一方、各列電極に印加される列信号については、個々の画素データをＩij（ｉはマトリクスの行番号を表わし、ｊは同じく列番号を表わす）として、所定の積和演算を行なう。今仮に、画素データが複数ビット桁構成ではなく１ビット構成の場合を考えると、画素がオンの時はＩij＝−１、オフの時はＩij＝＋１とすると、各列電極に与えられる列信号Ｇj （ｔ）は基本的に以下の積和演算処理を行なう事により設定される。
【００１８】
【数１】
・・・
　但し、非選択期間における行信号は０レベルである事から、上記式における和算処理は選択行のみの合計となる。従って、７ライン同時選択の場合、列信号がとり得る電位は８レベルとなる。つまり列信号に必要な電位レベルは（同時選択数＋１）個となる。この電位レベルは、前述した様に図１に示す電圧レベル回路１２から供給される。
【００１９】上述した積和演算は１ビット構成の画素データに適用したものであり、階調表現は行なわれない。本発明に従って階調表示を行なう場合には、個々の画素データは複数ビット桁構成を有している。この場合における積和演算を以下に説明する。図３は、例えば３ビット桁構成の画素データを入力して、８階調レベルの表示を行なう場合を表わしている。図３に示す様に、個々の画素データは上位桁に対応する第２ビット、中間桁に対応する第１ビット、下位桁に対応する第０ビットを有している。各ビットは０又は１の二値をとり得る。３ビットが全て０の場合には一番低い第０階調を表わし、３ビットが全て１の場合には一番高い第７階調を表わしている。各ビットの取る数値により、所望の中間調表示が得られる。かかる３ビット構成を有する画素データに対して積和演算を行なう場合には、ビット桁単位で分割する。即ち、先ず最初に第２ビットの組に対して直交関数の組との間で積和演算を行ない、上位桁に対応した列信号成分を生成する。次に第１ビットの組と直交関数の組との間で同様の積和演算を行ない、中間桁に対応する列信号成分を生成する。最後に、第０ビットの組と直交関数の組との間で同様の積和演算を行ない下位桁に対応する列信号成分を生成する。」こと、
（Ａ−５）「【００２０】図４は、上記の様にして生成された列信号成分を配列して列信号とした例を表わしている。図４のグラフは、横軸に経過時間ｔを表わし、縦軸に列信号Ｇ（ｔ）の電圧レベルを表わしている。前述した様に、列信号Ｇ（ｔ）は積和演算結果に従って８個の電圧レベルＶ1 〜Ｖ8 の何れか１つをとる。一選択期間Δｔ内において、列信号Ｇ（ｔ）は画素データに含まれる３個のビットに対応して、３個の列信号成分ｇ２，ｇ１，ｇ０を含んでいる。最初の列信号成分ｇ２は図３に示した第２ビットの組を用いて積和演算されたものであり、上位桁に対応している。次の列信号成分ｇ１は中間桁のビットに対応している。最後の列信号成分ｇ０は下位桁に対応している。
【００２１】本実施例では上位桁及び中間桁に対してパルス変調が適用され、下位桁に対してフレーム間引き変調が適用されている。この為、上位桁に対応する列信号成分ｇ２のパルス幅Ｐ２は一番大きい。中間桁に対応する次の列信号成分ｇ１のパルス幅Ｐ１はＰ２の半分である。下位桁の列信号成分ｇ０については仮にパルス変調を適用すると、そのパルス幅Ｐ０はＰ１の半分量となる。しかしながら本実施例では下位桁についてフレーム間引きを適用しているので、列信号成分ｇ０のパルス幅Ｐ０は中間桁の列信号成分ｇ１のパルス幅Ｐ１と等しくなっている。かかる構成で、列信号成分ｇ０については２フレームに１回の割合で実際に出力させる事により、各フレームを通して平均化するとその実効パルス幅はＰ０の半分となり、１／２の階調とする事ができる。この様に、下位桁に対してフレーム間引き変調を適用する事により、パルス幅の極端な短縮化を防ぐ事ができ、回路設計上の負荷が軽減できる。なお本発明は上述した構成に限られるものではなく、フレーム間引き変調を適用するビット桁の選択は自由である。又、１／２階調に限られず、１／４階調とする事ができる。１／４階調の場合には４回に１回の割合でフレーム間引きが実行される。」こと、
（Ａ−６）「【００２２】図５はＷａｌｓｈ関数を示す波形図である。７ライン同時選択の場合、例えば２番目から８番目の７個のＷａｌｓｈ関数を用いて行信号を作成する。図２と図５を対比すれば理解される様に、例えばＦ1 （ｔ）は上から２番目のＷａｌｓｈ関数に対応している。これは１周期のうち前半でハイレベルとなり後半でローレベルとなる。これに応じてＦ1 （ｔ）に含まれるパルスは（１，１，１，１，０，０，０，０）の様に配列される。同様に、Ｆ2 （ｔ）は３番目のＷａｌｓｈ関数に対応しており、そのパルスは（１，１，０，０，０，０，１，１）の様に配列される。さらに、Ｆ3 （ｔ）は４番目のＷａｌｓｈ関数に対応しており、そのパルスは（１，１，０，０，１，１，０，０）の様に配列される。以上の説明から明らかな様に、１組の行電極に印加される行信号は直交関係に基づく適当な組み合わせパタンで表わされる。図２の場合には、２番目の組に対しても同一の組み合わせパタンに従って直交関数Ｆ8 （ｔ）〜Ｆ14（ｔ）が印加される。以下同様に、３番目以降の組に対しても同一の組み合わせパタンに従い所定の行信号が印加される。」ことが記載されている。
　上記（Ａ−１）〜（Ａ−６）の記載のうち、特に（Ａ−５）の段落番号【００２１】の下位桁の列信号成分ｇ０についてパルス変調を適用した例を参照すると、上記引用刊行物Ａには、
「垂直ドライバ４から直交関数発生手段７からの直交関数の組によって表される複数の行信号が選択期間毎に組順次走査で印加される複数の行電極群２と、
　該複数の行電極群２と交差するように配置され、例えば３ビットの画素データの組を積和演算し各ビット桁に対応した列信号が印加される複数の列電極群３と、
　該行電極群２と列電極群３との間に介在した液晶層と、
を有する液晶表示パネル１を用いる単純マトリックス型の液晶表示パネルの駆動装置であって、
　１フレーム中にフレームメモリ６から読み出された画像データの３ビットの画像データを、各ビット桁毎に読み出して直交関数発生手段７からの直交関数の組と積和演算を実行し、複数の行電極群２に複数の行信号が組順次走査で印加される一選択期間Δｔ内の各ビット桁に対応した異なるパルス幅Ｐ２、Ｐ１、Ｐ０の各パルス幅毎に積和演算による８レベルの電位のうちの何れかの列信号成分ｇ２、ｇ１、ｇ０を生成する積和演算手段８と、
　を備えており、
　画素データの各ビット桁に対応した列信号および行信号が液晶層に印加されることにより、画像データの３ビットに応じた列信号成分が液晶層に印加され、
　画素データの階調表示が行われる、
　単純マトリックス型の液晶表示パネルの駆動装置」の発明（以下「引用発明」という。）が記載されている。
　　　
　　イ　本願補正発明についての対比・判断
　（ア）　本願補正発明と引用発明とを対比する。
ａ　引用発明の「複数の行信号」、「行電極群２」、「画素データ」、「複数の列電極群３」、「液晶表示パネル１」、「単純マトリックス型の液晶表示パネル」と「駆動装置」、階調を表わす「３ビット」、「異なるパルス幅Ｐ２、Ｐ１、Ｐ０」の期間がそれぞれ本願補正発明の「走査信号」、「複数の行電極」、「表示信号、入力画像データ」、「複数の列電極」、「液晶パネル」、「液晶表示装置」、「階調ビット」、「サブフレーム」に相当する。
ｂ　上記引用刊行物Ａの（Ａ−２）に「１フレーム期間における印加電圧波形の実効値に応じた輝度の変化が得られる」ことが記載されていることから、引用発明の「行電極群２と列電極群３との間に介在した液晶層」も本願補正発明の「液晶層」と同様に「電極と該列電極との間に挟持され、各行電極と各列電極とのそれぞれの交差部において各行電極と各列電極との間に印加される実効電圧値に応答して表示を行う液晶層」で共通するものであり、さらに引用発明においても「画像データの３ビットに応じた列信号成分が液晶層に印加され、画像データの階調表示が行われる」ものであり、この場合も１フレーム中に液晶層に印加される列信号成分の印加電圧波形の実効値に応じた輝度の変化が得られ、画像データの階調表示が行われることになるから、引用発明の「画像データの３ビットに応じた列信号成分が液晶層に印加され、画像データの階調表示が行われる」ことは、本願補正発明の「入力画像データの階調ビットに応じた実効電圧が該液晶層に印加され、入力画像データの階調表示が行なわれる」ことに相当する。
ｃ　引用発明の「積和演算手段８」は１フレーム中にフレームメモリ６から読み出された画像データの例えば３ビットの画像データを、各ビット桁毎に読み出して直交関数発生手段７からの直交関数の組との積和演算を実行し、複数の行電極群２に複数の行信号が組順次走査で印加される一選択期間Δｔ内の各ビット桁に対応した異なるパルス幅Ｐ２、Ｐ１、Ｐ０の各パルス幅毎に積和演算による８レベルの電位のうちの何れかの列信号成分ｇ２、ｇ１、ｇ０を生成しているから、引用発明の「積和演算手段８」は本願補正発明の「表示データ変換手段」と「１フレームの入力画像データを受け取り、該１フレームの期間において各走査電極に該走査信号がそれぞれ印加される選択期間を、該入力画像データの階調を表す階調ビット数と同数以上のサブフレームに分割」することで共通し、さらに、引用発明の「積和演算手段８」は、３ビットの画像データの各ビット桁毎に直交関数発生手段７からの直交関数の組との積和演算を上記引用刊行物Ａの（Ａ−４）の段落番号【００１８】の【数１】式に基づいて実行する際に、フレームメモリから読み出された３ビットの画素データの各ビットの０又は１の二値をそれぞれ画素がオンの時はＩij＝−１、オフの時はＩij＝＋１として積和演算している（段落番号【００１８】、【００１９】参照）から、Ｉijの−１又は＋１は本願補正発明の「２値データ」に相当し、積和演算の際、３ビットの各ビットの０又は１の二値を画素がオンの時はＩij＝−１、オフの時はＩij＝＋１に対応させて積和演算していることから、引用発明の「積和演算手段８」は本願補正発明の「表示データ変換手段」と「階調ビットに応じて各サブフレーム毎に２値データのいずれか一方をそれぞれ割り当てた２値表示データを生成する」ことで共通するものである。そうすると引用発明の「積和演算手段８」は本願補正発明の「１フレームの入力画像データを受け取り、該１フレームの期間において各走査電極に該走査信号がそれぞれ印加される選択期間を、該入力画像データの階調を表す階調ビット数と同数のサブフレームに分割し、該階調ビットに応じて各サブフレーム毎に２値データのいずれか一方をそれぞれ割り当てた２値表示データを生成する表示データ変換手段」を有することになる。
ｄ　上記引用刊行物Ａの（Ａ−５）の段落番号【００２１】に「パルス幅Ｐ１はＰ２の半分である。・・・仮にパルス幅変調を適用すると、そのパルス幅Ｐ０はＰ１の半分量となる。」と記載されているから、引用発明の「積和演算手段８」で積和演算する際の異なるパルス幅Ｐ２、Ｐ１、Ｐ０の各期間は４：２：１の比率で分割幅が独立に設定されるものであり、さらに、本願明細書の段落番号【００７７】の表１、段落番号【００９２】の表２、段落番号【０１２１】の表３等の記載、及び段落番号【００８７】の記載を参照すると本願補正発明の「パルス幅制御手段」が制御する「各サブフレームの分割幅」も所定の比率で独立に設定されるものであるから、引用発明の「積和演算手段８」も本願補正発明の「表示データ変換手段における各サブフレームの分割幅を制御し、各サブフレーム毎に所定のサブフレーム期間をそれぞれ独立に設定するパルス幅制御手段」を有するものである。
ｅ　引用発明の「積和演算手段８」は３ビットの画像データの各ビット桁毎に積和演算を実行し、各ビット桁に対応した異なるパルス幅Ｐ２、Ｐ１、Ｐ０の各パルス幅毎に積和演算による８レベルの電位、すなわち８レベルの電圧振幅を有する列信号を生成するから、引用発明の「積和演算手段８」は本願補正発明の「パルス振幅制御手段」と「２値表示データに対して各サブフレーム毎に所定の電圧を設定して、該２値表示データを設定された電圧に基づいて変換することにより、サブフレーム毎に所定の電圧値をそれぞれ有する」点で共通するものであり、さらに「積和演算手段８」により生成された列信号が液晶層に印加されることで階調表示が行われ、この階調表示は上記ｂに記載したように、印加電圧波形の実効値に応じて行われるものであるから、引用発明の「積和演算手段８」は本願補正発明の「パルス振幅制御手段」と「全てのサブフレーム期間を通じて該入力画像データの階調に応じた実効電圧値となるように、表示信号を生成する」点でも共通することになる。
　そうすると、本願補正発明と引用発明とは、
　「走査信号がそれぞれ印加される複数の行電極と、
　該複数の行電極に交差するように配置され、表示信号がそれぞれ印加される複数の列電極と、
　該行電極と該列電極との間に挟持され、各行電極と各列電極とのそれぞれの交差部において各行電極と各列電極との間に印加される実効電圧値に応答して表示を行う液晶層と、
　を有する液晶パネルを用いる液晶表示装置であって、
　１フレームの入力画像データを受け取り、該１フレームの期間において各走査電極に該走査信号がそれぞれ印加される選択期間を、該入力画像データの階調を表す階調ビット数と同数以上のサブフレームに分割し、該階調ビットに応じて各サブフレーム毎に２値データのいずれか一方をそれぞれ割り当てた２値表示データを生成する表示データ変換手段と、
　該表示データ変換手段における各サブフレームの分割幅を制御し、各サブフレーム毎に所定のサブフレーム期間をそれぞれ独立に設定するパルス幅制御手段と、
　該２値表示データに対して各サブフレーム毎に所定の電圧を設定して、該２値表示データを設定された電圧に基づいて変換することにより、サブフレーム毎に所定の電圧値をそれぞれ有するとともに、全てのサブフレーム期間を通じて該入力画像データの階調に応じた実効電圧値となるように、表示信号を生成するパルス振幅制御手段と、
　を備えており、
　該表示信号および前記走査信号が該液晶層に印加されることにより、該入力画像データの階調ビットに応じた実効電圧が該液晶層に印加され、該入力画像データの階調表示が行なわれる、
　液晶表示装置。」である点で一致し、次の相違点（あ）で相違している。
　　　　　　　　　　　
・相違点（あ）
　本願補正発明ではパルス振幅制御手段が「２値表示データに対して各サブフレーム毎に所定の電圧振幅をそれぞれ独立に設定して、該２値表示データを設定された電圧振幅に基づいて変換する」のに対して、引用発明ではそのような構成が明確でない点。
　　　　　　　　　　　　　　　　　
　（イ）　そこで、上記相違点（あ）について判断する。
　複数ビットの画像データの各ビットに対応して設けた複数の選択期間と各選択期間に対応するビット値に応じた電圧を印加することで階調表示する際に、選択期間毎に異なる電圧値をそれぞれ独立に設定して階調表示する単純マトリックス型の液晶表示装置は周知（例えば原査定の拒絶の理由に引用された特開平２−１２７６１８号公報〔第１図及び第２図〕、特開平６−１１６８８号公報〔段落番号【０００２】、図１、図５、図８〕参照）であり、引用発明の液晶表示パネルの駆動装置も周知の液晶表示装置もともに複数ビットの画像データの各ビットに対応して設けた複数の選択期間と各選択期間に対応するビット値に応じた電圧を印加することで階調表示する単純マトリックス型の液晶表示装置で共通することから、引用発明においても、３ビットの画像データの各ビット桁毎に積和演算を実行し、各ビット桁に対応した異なるパルス幅Ｐ２、Ｐ１、Ｐ０の各パルス幅毎に印加する積和演算による８レベルの電位をそれぞれパルス幅毎に異ならせた電位として独立に設定すること、すなわち、「２値表示データに対して各サブフレーム毎に所定の電圧振幅をそれぞれ独立に設定して、該２値表示データを設定された電圧振幅に基づいて変換する」ことは当業者が容易になし得る事項である。
　そして、本願補正発明によってもたらされる効果は、上記引用発明及び周知の技術事項から予測される範囲内のものであって、格別のものではない。
　したがって、本願補正発明は、引用発明及び周知の技術事項に基づき当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。
　（４）　補正却下の決定についてのむすび
　以上のとおりであるから、本件補正は、平成１５年法律第４７号による改正前の特許法第１７条の２第５項において準用する同法第１２６条第４項の規定に違反するものであり、同法第１５９条第１項において読み替えて準用する同法第５３条の規定により却下しなければならないものである。
　
第３　本件出願に係る発明
　平成１５年７月１６日付け手続補正は上記のとおり却下したので、本件出願の請求項１〜６に係る発明は、平成１４年１１月８日付け手続補正書で補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１〜６に記載されたとおりのものであって、その請求項１に係る発明（以下、「本願発明」という。）は、上記第２「２（１）ア」のとおりのものと認める。
　　
第４　引用刊行物に記載された発明
　原査定の拒絶の理由に引用された引用刊行物の記載事項は上記第２「２　（３）ア」のとおりである。
　
第５　対比・判断
　本願発明を限定したものである本願補正発明が、前述のとおり、上記引用発明及び周知の技術事項に基いて当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により引用発明及び周知の技術事項に基いて当業者が容易に発明をすることができたものである。
　　
第６　むすび
　以上のとおりであるから、本願発明は特許法第２９条第２項の規定により特許を受けることができないものであるので、その余の請求項に係る発明について検討するまでもなく、本件出願は、拒絶をすべきものである。
  よって、結論のとおり審決する。