(57)【要約】【課題】サスペンド・ツー・メモリ状態で電力消費を削減するコンピューターマザーボードを提供すること。【解決手段】コンピューターマザーボードは、サスペンドでコンピューターマザーボードの電力消費を削減する能力を有する新規に追加されたＤＳ３Ｗモードを有する。コンピューターマザーボードに新規に追加される省電力制御装置および電源スイッチ装置により、主メモリ、省電力制御装置、および電源スイッチ装置の電源は連続的に維持される一方、コンピューターマザーボードの他の要素の電源を全てＯＦＦにできるが、それでもコンピューターマザーボードは、従来のスリープＳ３状態からウェイクアップし、復元する能力を依然として有し、更に電力を削減することができる。ユーザーが電源ボタンを押すと、省電力制御装置および電源スイッチ装置は、前回に電源をＯＦＦした要素への電力供給を復元する。【選択図】図３
0003168471.tif 000002
【実用新案登録請求の範囲】
【請求項１】
サスペンド状態で電力消費を節減できるコンピューターマザーボードであって、前記コンピューターマザーボードは電源に電気的に接続され、少なくとも、中央処理ユニット（ＣＰＵ）を装着するためのＣＰＵソケット、メモリーコントローラ、プラットフォームコントローラーハブ（ＰＣＨ）、スーパーインプットアウトプット（ＳＩＯ）チップ、通信チップ、自動のセルフリフレッシュ機能を有するダイナミックランダムアクセスメモリで構成された主メモリを接続するための複数の主メモリーソケット、主メモリ電源モジュール、およびベーシックインプットアウトプットシステム（ＢＩＯＳ）を備え、前記主メモリ電源モジュールは、アクティブスリープパワーウェル（ＡＳＷ）モードで連続的に前記主メモリへ電力供給し、ディープスリープパワーウェル（ＤＳＷ）モードで連続的に前記ＰＣＨ内部の前記ＤＳＷモードと関連する要素の一部へ電力を供給し、前記ＤＳＷモードで前記主メモリの電源をＯＦＦにする能力を有し、前記コンピューターマザーボードは：
前記コンピューターマザーボードが前記ＡＳＷモードと前記ＤＳＷモードとの間の状態にあると判定されると、電源スイッチ装置に開路を形成するように命令するとともに、前記主メモリへの電力供給を復元するよう前記主メモリ電源モジュールに命令し、電源ボタンが発生させる電源スイッチ信号を受け取り、当該電源スイッチ信号を受け取った後、閉路を形成するように前記電源スイッチ装置に命令するための前記ＰＣＨに電気接続される省電力制御装置と；
前記省電力制御装置で制御される前記電源スイッチ装置と；を備え、
前記電源スイッチ装置の入力端子は前記電源に電気接続され、前記電源スイッチ装置の出力端子は、少なくとも前記ＣＰＵ、前記メモリーコントローラ、前記ＰＣＨ、前記ＳＩＯチップおよび前記通信チップの各電源入力ピンに電気接続され、
前記電源スイッチ装置が前記開路を形成すると、前記各電源入力ピンは前記電源スイッチ装置の前記出力端子へ電気接続されているので、前記電源との前記開路が形成され、前記電源スイッチ装置が前記閉路を形成すると、前記各電源入力ピンは前記電源スイッチ装置の前記出力端子へ電気接続されているので、前記電源との前記閉路が形成されることを特徴とするコンピューターマザーボード。
【請求項２】
前記コンピューターマザーボードが前記ＡＳＷモードと前記ＤＳＷモードの間の状態にある場合、前記省電力制御装置は、前記主メモリ電源モジュールが前記主メモリに連続的に電力を供給するように制御信号を出力することを特徴とする請求項１のコンピューターマザーボード。
【請求項３】
前記電源はＡＴＸ電源、パワートランス、または充電電池で置き換え可能、であることを特徴とする請求項１のコンピューターマザーボード。
【請求項４】
前記ＰＣＨはサウスブリッジチップであることを特徴とする請求項１のコンピューターマザーボード。
【請求項５】
前記サウスブリッジチップはインテルTMの製品であることを特徴とする請求項４のコンピューターマザーボード。
【請求項６】
前記コンピューターマザーボードは、デスクトップコンピュータ用のコンピューターマザーボード、ノート型コンピュータ用のコンピューターマザーボード、またはフラットパネルコンピュータ用のコンピューターマザーボードであることを特徴とする請求項１のコンピューターマザーボード。
【請求項７】
前記主メモリは少なくとも２つ以上のＤＤＲ２またはＤＤＲ３メモリを備えることを特徴とする請求項１のコンピューターマザーボード。
【請求項８】
前記省電力制御装置および前記電源スイッチ装置は前記電源により電力を供給されることを特徴とする請求項１のコンピューターマザーボード。
【請求項９】
前記省電力制御装置は、前記ＳＩＯチップに統合されるか、またはマイクロコントローラもしくは特定用途向け集積回路（ＡＳＩＣ）であることを特徴とする請求項８のコンピューターマザーボード。
【請求項１０】
前記省電力制御装置を更に用いて、前記電源スイッチ信号を複製し、当該複製した電源スイッチ信号を前記ＳＩＯチップに出力することを特徴とする請求項１のコンピューターマザーボード。
【請求項１１】
前記省電力制御装置は、プログラムコードを実行することにより、前記電源スイッチ信号を複製し、当該複製した電源スイッチ信号を前記ＳＩＯに出力して、前記省電力制御装置の出力ポートの電圧レベルを制御することを特徴とする請求項１０のコンピューターマザーボード。
【請求項１２】
前記コンピューターマザーボードが前記ＡＳＷモードと前記ＤＳＷモードの間の状態にある場合、リセット信号を前記主メモリに出力するためのリセット信号維持ユニットを更に備えることを特徴とする請求項１のコンピューターマザーボード。
【請求項１３】
前記ＣＰＵ、前記メモリーコントローラ、および前記コンピューターマザーボードの前記ＰＣＨがインテルTMの製品であることを特徴とする請求項１のコンピューターマザーボード。
【請求項１４】
前記通信チップが有線ネットワークチップまたは無線ネットワークチップであることを特徴とする請求項１のコンピューターマザーボード。
【請求項１５】
前記電源スイッチ装置は、前記電源とパルス幅変調スイッチング（ＰＷＭ ＳＷ）電源モジュールの間に直列に接続され、当該ＰＷＭ ＳＷ電源モジュールを用いて前記電源の電力を前記ＣＰＵ、前記メモリーコントローラ、前記ＰＣＨ、前記ＳＩＯ、および前記通信チップに供給される電力に変換することを特徴とする請求項１のコンピューターマザーボード。
【請求項１６】
前記主メモリ電源モジュールを用いて、前記電源の電力を前記主メモリに供給する電力に変換することを特徴とする請求項１のコンピューターマザーボード。
【請求項１７】
フラグ値をそれぞれ格納するための少なくとも１つのメモリーユニットを更に備えることを特徴とする請求項１のコンピューターマザーボード。
【請求項１８】
前記メモリーコントローラの電源および前記メモリの電源を相互に分離して編成することを特徴とする請求項１のコンピューターマザーボード。
【請求項１９】
コンピューターマザーボードであって：
前記コンピューターマザーボードが、アクティブスリープパワーウェル（ＡＳＷ）モードとディープスリープパワーウェル（ＤＳＷ）との間の状態にあると判定すると、開路を形成するよう電源スイッチ装置に命令し；電源ボタンが発生する電源スイッチ信号を受け取り、前記電源スイッチ信号を受け取った後、閉路を形成するよう当該電源スイッチ装置に命令するための、プラットフォームコントローラーハブ（ＰＣＨ）に電気接続される省電力制御装置と；
前記省電力制御装置で制御される前記電源スイッチ装置であって、当該電源スイッチ装置の入力端子は電源に電気接続され、前記電源スイッチ装置の出力端子は、少なくとも、中央処理ユニット（ＣＰＵ）、メモリーコントローラ、前記ＰＣＨ、スーパーインプットアウトプット（ＳＩＯ）チップおよび通信チップの各電源入力ピンに電気接続され、前記電源スイッチ装置が前記開路を形成すると、前記各電源入力ピンは前記電源スイッチ装置の前記出力端子へ電気接続されているので、前記電源との前記開路が形成され、前記電源スイッチ装置が前記閉路を形成すると、前記各電源入力ピンは前記電源スイッチ装置の前記出力端子へ電気接続されているので、前記電源との前記閉路が形成される、電源スイッチ装置と；
自動のセルフリフレッシュ機能を有するダイナミックランダムアクセスメモリで構成される主メモリを接続するための複数の主メモリーソケットと；
前記コンピューターマザーボードが前記ＡＳＷモードと前記ＤＳＷモードの間の状態にある場合、前記主メモリへの電力供給を復元するための主メモリ電源モジュールと；
ベーシックインプットアウトプットシステム（ＢＩＯＳ）の少なくとも一つのプログラムコードを格納するためのフラッシュメモリと；を備えることを特徴とするコンピューターマザーボード。
【請求項２０】
前記ＤＳ３Ｗイベントと関係するフラグをそれぞれ格納するための少なくとも一つのメモリーユニットを更に備えることを特徴とする請求項１９のコンピューターマザーボード。
【考案の詳細な説明】
【技術分野】
【０００１】
本考案はコンピュータのマザーボードに関し、より詳細には、サスペンド・ツー・メモリ（Suspend to Memory）状態でより多くの電力を節減できるコンピューターマザーボードに関する。
【背景技術】
【０００２】
図１を参照すると、従来のコンピューターマザーボード１は、ＡＣＰＩ（advanced configuration and power interface）のサスペンド・ツー・メモリ（Ｓ３）のスタンバイ／サスペンド状態に入ると省電力モードになるが、従来のマザーボード１のチップの一部はそのまま電力を消費し続ける。例えば、主メモリ、プラットフォームコントローラーハブ（ＰＣＨまたはサウスブリッジチップ）、スーパーインプットアウトプット（ＳＩＯ）チップおよびメモリーコントローラは全て電力を消費し、組込型メモリーコントローラを内蔵する中央処理ユニット（ＣＰＵ）でさえ電力を消費するので、それ以上の効果的な電力消費節減はできない。
【０００３】
従来のコンピューターマザーボード１の電力を削減するには、電力消費コンポーネントの電源入力を個々の制御により遮断するか、または電力消費を削減するために電力消費コンポーネントをプログラム制御によりスリープモードにするしかない。但し、ＰＣＨ（サウスブリッジチップ）を用いてＡＣＰＩを制御し、ＳＩＯを用いてコンピュータのＯＮ／ＯＦＦ状態を制御しているので、スタンバイ／サスペンド状態ではＰＣＨとＳＩＯを両方とも遮断することはできない。
【０００４】
異なるチップセットを用いるコンピューターマザーボードの設計法はそれぞれ異なり、コンピューターマザーボード上の各種コンポーネントを考慮しなければならないので制御方法を変えて設計する必要があるが、複雑になってコスト増加につながり、その上、別の設計に流用もできない。その結果、所要労力が増加し、設計プロセスの中で開発時間が長くなり、かくして製造コストが上昇する。
【０００５】
現在、インテルTMの最近のデスクトップおよびノート型のコンピュータープラットフォームでは、２つのモード、すなわちアクティブスリープパワーウェル（active sleep power well）（ＡＳＷ）モードおよびディープスリープパワーウェル（deep sleep power well）（ＤＳＷ）モードが新規に電力管理モードに追加されている。ＡＳＷモードでは、コンピューターシステムがＳ３に入り、かつインテルTMのネットワークチップが用いられていれば、コンピューターシステムは、ネットワークマネージャにマルチリモートモニタリングおよび管理機能を提供することもできるが、この時、管理エンジン（ＭＥ）に関連するメモリ、ネットワークチップ、およびＳＩＯチップ等の要素は引き続き電力を消費する。但し、ＡＳＷモードでは、ローカルエリアネットワーク（ＬＡＮ）の機能またはインテルのＭＥが使用されていなければ、コンピューターシステムがＳ３モードに入ったとき、ＰＣＨ（またはサウスブリッジチップ）のＭＥの電源を遮断できる。しかし、ＰＣＨ（またはサウスブリッジチップ）、主メモリ、ネットワークチップおよびＳＩＯチップは引き続き電力を消費し続ける。ＤＳＷモードでは、コンピューターシステムがディープＳ４またはディープＳ５に入った時、コンピューターシステムは全ての不要な電力を遮断でき、ＰＣＨ（またはサウスブリッジチップ）内のウェイクアップメカニズムに関連する部品にしか電力が供給されない。これは、コンピューターシステムが、リアルタイムクロック（ＲＴＣ）チップおよび電源ボタンだけをコンピューターシステムのウェイクアップのために残すことを意味し、他のウェイクアップ方法は無視されることを意味する。従って、電力消費および省エネルギーの更なる効果が得られるものの、迅速な復元および節電効果は得られない。
【０００６】
下記の表を用いて、従来のコンピューターマザーボード用のインテルTMのＡＣＰＩ仕様に基づくマザーボード上の電子部品の電力消費を説明する。
【０００７】
0003168471.tif 000003
【０００８】
米国特許第６，２６６，７７６号  発明の名称「ＡＣＰＩスリープ制御」には、内部電池または外部電源の状態が変化すると、組込みコントローラによりその変化が検出され；電源管理イベント信号ＰＯＷＥＲ＿ＰＭＥおよびＳＣＩ割込みを用いてオペレーティングシステムにこの変化が通知され；それに従って、オペレーティングシステムの現在のシステム状態が別のシステム状態へと変化することが開示されている。米国特許第６，２６６，７７６号には、ＡＣＰＩのＳ３状態でコンピューターマザーボードの、少なくともサウスブリッジチップおよびＳＩＯチップの電源を遮断して節電するという開示はない。
【０００９】
本考案者は、従来のコンピューターマザーボードの欠点に鑑み、改良型コンピューターマザーボードを考案してかかる欠点を解消した。
【考案の概要】
【考案が解決しようとする課題】
【００１０】
従って、本考案は、サスペンド・ツー・メモリ状態で電力消費を削減するコンピューターマザーボードである。
本考案は、一歩進んだコンピューターマザーボードである。サスペンド状態で、主メモリ、ＰＣＨ内部のＤＳＷモードに関連する要素の一部、ならびに本考案の省電力制御装置および電源スイッチ装置に対する電力供給だけが引き続き維持される一方、それ以外の全ての要素の電源はＯＦＦとすることができるが、それでもこのコンピューターマザーボードはＳ３状態からウェイクアップして復元する能力を有し、更に省電力とすることができる。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本考案は、サスペンド状態で電力消費を節減できるコンピューターマザーボードを提供する。このコンピューターマザーボードは、電源に電気的に接続され、少なくとも、ＣＰＵを装着するためのＣＰＵソケット、メモリーコントローラ、ＰＣＨ、ＳＩＯチップ、通信チップ、自動のセルフリフレッシュ機能を有するダイナミックランダムアクセスメモリで構成された主メモリを接続するための複数の主メモリーソケット、主メモリ電源モジュール、およびベーシックインプットアウトプットシステム（ＢＩＯＳ）を備える。主メモリ電源モジュールは、ＡＳＷモードで連続的に主メモリへ電力供給し、ＤＳＷモードで連続的にＰＣＨ内部のＤＳＷモードと関連する要素の一部へ電力を供給し、ＤＳＷモードで主メモリの電源をＯＦＦにする能力を有する。コンピューターマザーボードは：コンピューターマザーボードがＡＳＷモードとＤＳＷモードとの間の状態にあると判定すると、電源スイッチ装置に開路を形成するように命令するとともに、電源ボタンが発生する電源スイッチ信号を受け取り、電源スイッチ信号を受け取った後、閉路を形成するように電源スイッチ装置に命令するためのＰＣＨに電気接続される省電力制御装置；および、省電力制御装置で制御される電源スイッチ装置；を更に備え、電源スイッチ装置の入力端子は電源に電気接続され、電源スイッチ装置の出力端子は、少なくともＣＰＵ、メモリーコントローラ、ＰＣＨ、ＳＩＯチップおよび通信チップの各電源入力ピンに電気接続される。従って、電源スイッチ装置が開路を形成すると、各電源入力ピンは電源スイッチ装置の出力端子へ電気接続されているので、電源との開路が形成され；電源スイッチ装置が閉路を形成すると、各電源入力ピンは電源スイッチ装置の出力端子へ電気接続されているので、電源との閉路が形成される。
【図面の簡単な説明】
【００１２】
本考案は、単に説明のための、従って本考案を限定しない下記の詳細な説明により更に深く理解できよう。
【図１】図１は、スタンバイ／サスペンド状態で電力消費を削減できる従来のコンピューターマザーボードの回路構成図である。
【図２】図２は、本考案の、コンピューターマザーボードに新規に追加されたＤＳ３Ｗ省電力モードと、元の省電力モードとの関係の略図である。
【図３】図３は、本考案の消費電力削減能力を有するコンピューターマザーボードの回路構成図である。
【図４】図４は、図３による本考案の特定の実施の形態を示す。
【図５】図５は、本考案のコンピューターマザーボードによるＤＳ３Ｗイベント処理のフロー図である。
【図６】図６は、本考案のコンピューターマザーボードによるＤＳ３Ｗ状態からウェイクアップし、復元する処理のフロー図である。
【図７】図７は、本考案のコンピューターマザーボードによるＤＳ３Ｗ状態への進入のフロー図である。
【図８】図８は、本考案のコンピューターマザーボードによるＤＳ３Ｗ状態からの復元のフロー図である。
【考案を実施するための形態】
【００１３】
インテルTMはＡＳＷおよびＤＳＷ省電力モードを提供してはいるが、従来技術のコンピューターマザーボードのためのインテルTMのＡＣＰＩ仕様に基づくマザーボード上の電子コンポーネントの電力消費の表から、従来技術で説明した欠点が依然として存在していることが読み取れる。
従って、本考案は、インテルTMのＡＳＷとＤＳＷの省電力モード間で更に省電力化できる方法でありながら、コンピューターシステムを更に迅速に復元できる新規の省電力モードを提供する。
【００１４】
図２および図３を参照すると、本考案のコンピューターマザーボード１０は、新規に追加されたＤＳ３Ｗ省電力モード１０ａを有する。コンピューターマザーボード１０が本考案のＤＳ３Ｗ省電力モードに入ると、主メモリ、省電力制御装置２１、電源スイッチ装置２３、およびＰＣＨ１０３内部のＤＳＷモードと関連する要素の一部（以後、ＰＣＨ内部要素１０３ａと称する）だけが電力を引き続き消費し、他の電力消費関連要素の電源は全てＯＦＦとなり；この時、ＲＴＣおよび電源ボタンだけがコンピューターシステムをウェイクアップさせることができる。
【００１５】
本考案のＤＳ３Ｗ省電力モード１０ａをもつコンピューターマザーボード１０は、コンピューターシステムの機能に影響を与えない省電力機能をユーザーが選択できるよう提供する。すなわち、ＡＳＷとＤＳＷの省電力モード間の省電力機能の新規選択が追加されるので、エネルギー節約および炭素削減の目的がより一層達成される。
【００１６】
図３、図４を参照すると、本考案を説明し、理解するのを容易にするために、本考案と直接関連するコンピューターマザーボード１０のハードウエアコンポーネントだけを図示し、コンピューターマザーボード１０の本考案と直接関係しない他のコンポーネントは省略する。
【００１７】
省電力制御装置２１および電源スイッチ装置２３の設計によって、本考案のコンピューターマザーボード１０は、ＡＳＷモードの省電力能力より優れた能力を有する。同時に、本考案は、従来のコンピューターホストがＡＳＷ状態でＰＣＨ１０３（またはサウスブリッジチップ）およびＳＩＯチップ１０４への電力供給を遮断できないという欠点を克服する。その一方で、本考案のコンピューターマザーボード１０は、従来のコンピューターホストがＤＳＷ状態でコンピューターシステムをウェイクアップできないという欠点も克服する。
【００１８】
省電力制御装置２１は、主として３本の制御信号線を含み、それぞれＤＳＬＰ＿Ｓ３＃の信号、ＧＰＩＯ、および制御信号２１１を出力する。ＤＳＬＰ＿Ｓ３＃の信号は、ＤＳ３Ｗ状態で主メモリ１０６の電力供給を保持するために用いられる。ＧＰＩＯの信号は主メモリ１０６をリセットするために使用され、制御信号２１１は、電源スイッチ装置２３のＯＮ、ＯＦＦ状態を判定するために使用される。
【００１９】
本考案のコンピューターマザーボード１０には、主として、省電力制御装置２１および電源スイッチ装置２３の設計が追加されていて、それぞれ以下に説明するように、省電力制御装置２１および電源スイッチ装置２３の電力は電源３０から供給される。
【００２０】
本考案のコンピューターマザーボード１０は、少なくとも、ＣＰＵ１０１を装着するためのＣＰＵソケット、メモリーコントローラ１０２、ＰＣＨ１０３、ＳＩＯチップ１０４、通信チップ１０５、自動のセルフリフレッシュ機能を有するダイナミックランダムアクセスメモリで構成された主メモリ１０６を接続するための複数の主メモリーソケット、主メモリ電源モジュール１０８、およびＢＩＯＳ１０７を更に含む。ＰＣＨ１０３は、サウスブリッジチップで置き換えてもよい。本考案を理解しやすくするために、本考案のコンピューターマザーボード１０の好ましい実施の形態で使用されるＣＰＵ１０１、メモリーコントローラ１０２、およびＰＣＨ１０３（またはサウスブリッジチップ）は、全てインテルTMの製品とする。通信チップ１０５は、従来の有線式ネットワークチップまたは従来の無線式ネットワークチップ等の、従来の関連チップのままでもよい。ＳＩＯチップ１０４も従来の関連チップのままでよい。主メモリ１０６は、例えば、ＤＤＲ３メモリで構成した１つ以上のデュアルインラインメモリーモジュール（ＤＩＭＭ）を採用する。
【００２１】
電源スイッチ装置２３は、省電力制御装置２１により制御される。電源スイッチ装置２３の制御端子２３１は省電力制御装置２１に接続され、省電力制御装置２１の制御信号２１１を受け取る。電源スイッチ装置２３の入力端子２３３は、電源３０に電気接続され、電源スイッチ装置２３の出力端子２３５は、少なくともＣＰＵ１０１、メモリーコントローラ１０２、ＰＣＨ１０３、ＳＩＯチップ１０４、および通信チップ１０５の電源入力ピンに電気接続されている。
【００２２】
省電力制御装置２１の一機能は、電源ボタン４０が発生する電源スイッチ信号４０ａを受け取ることである。省電力制御装置２１の別の機能は、コンピューターマザーボード１０がＤＳ３Ｗ状態にあると判定されると、開路を形成するよう電源スイッチ装置２３に命令するために、第１電圧レベルの制御信号２１１を出力することである。省電力制御装置２１のさらに別の機能は、電源スイッチ信号４０aを受け取る時、閉路を形成するよう電源スイッチ装置２３に命令するために、第２電圧レベルの制御信号２１１を出力することである。第１電圧レベルと第２電圧レベルは電圧値が異なる。
【００２３】
省電力制御装置２１はＰＣＨ１０３（またはサウスブリッジチップ）に電気接続されている。省電力制御装置２１は、ＰＣＨ１０３（またはサウスブリッジチップ）が送るSLP_S3# 信号および SLP_S4# 信号を用いてコンピューターシステムがＳ３モードに入るかどうかを判定する。SLP_S3# 信号がローレベルでSLP_S4# 信号がハイレベルの場合、省電力制御装置２１はコンピューターシステムがＳ３モードに入ると判定する。一実施の形態では、ＢＩＯＳ設定を利用することにより、省電力制御装置２１がそのＤＳ３Ｗレジスタをイネーブル化してもよい。
【００２４】
電源スイッチ装置２３が開路状態にある場合、各電源入力ピンは電源スイッチ装置２３の出力端子２３３に電気接続されているので、電源３０と開路を形成し、すなわち、ＣＰＵ１０１、メモリーコントローラ１０２、ＰＣＨ１０３、ＳＩＯチップ１０４、および通信チップ１０５の全ての電源がＯＦＦとなる。電源スイッチ装置２３が閉路状態にある場合、各電源入力ピンは電源スイッチ装置２３の出力端子２３３に電気接続されているので、電源３０と開路を形成し、すなわち、ＣＰＵ１０１、メモリーコントローラ１０２、ＰＣＨ１０３、ＳＩＯチップ１０４、および通信チップ１０５の全てが復元される。
【００２５】
図４を参照すると、省電力制御装置２１はＳＩＯチップ１０４に統合されている。電源スイッチ装置２３は、電源３０とパルス幅変調スイッチング式（ＰＷＭ ＳＷ）の電源モジュール１１０との間に直列に接続されている。ＰＷＭ ＳＷ電源モジュール１１０により変換される電圧は、少なくとも、ＣＰＵ１０１、メモリーコントローラ１０２、ＰＣＨ１０３、ＳＩＯチップ１０４、および通信チップ１０５に供給される。電界効果トランジスタ（ＭＯＳＦＥＴ）２３２がＯＦＦ状態になると、ＰＷＭ ＳＷ電源モジュール１１０は電源スイッチ装置２３と開路を形成する。電界効果トランジスタ（ＭＯＳＦＥＴ）２３２がＯＮ状態になると、ＰＷＭ ＳＷ電源モジュール１１０は電源スイッチ装置２３と閉路を形成する。ＭＯＳＦＥＴ２３２がＯＦＦ状態とＯＮ状態の間を切り換えることができるように、省電力制御装置２１はＭＯＳＦＥＴ２３２のゲートに異なる電圧レベルの制御信号２１１を出力する。
【００２６】
図４のＣＰＵ１０１は内部に組み込んだメモリーコントローラ１０２を有する。コンピューターマザーボード１０がＤＳ３Ｗ状態にある時、ＤＤＲ３ ＤＩＭＭ１０６、ＰＣＨ内部要素１０３ａ、省電力制御装置２１、および電源スイッチ装置２３への電力供給だけが維持され、他の全要素の電源はＯＦＦにされているので、省電力モードが達成される。更に、ＣＰＵ１０１の電源が遮断されると、組み込まれたメモリーコントローラ１０２の電源も遮断されるので、メモリに対するリセット信号の電圧がローレベルに変わり、その結果、ＤＤＲ３ ＤＩＭＭ１０６のデータ損失が生じる。それを防ぐために、本考案にはリセット信号維持ユニット２５が追加され、コンピューターマザーボード１０がＤＳ３Ｗ状態にある時、ＤＤＲ３ ＤＩＭＭ１０６へリセット信号２５１を出力する。リセット信号維持ユニット２５は、リセット信号を変化させないまま保持でき、つまり、リセット信号はメモリーコントローラ１０２の電源がＯＦＦになった後でも電圧をハイレベルのまま維持する。
【００２７】
ここで、省電力制御装置２１について詳細に説明する。省電力制御装置２１には専用マイクロコントローラを採用してもよい。省電力制御装置２１をＳＩＯチップ１０４と統合して１チップにする場合、省電力制御装置２１は、ＳＩＯチップ１０４内部のマイクロコントローラをそのまま利用できる。
【００２８】
省電力制御装置２１が別のチップの設計を採用している場合（すなわち、ＳＩＯチップ１０４との統合設計を採用していない場合）、省電力制御装置２１が電源スイッチ信号４０ａを受け取った後、省電力制御装置２１は、電源スイッチ信号４０ａを複製し、複製した電源スイッチ信号４０ａ’をコンピューターマザーボード１０のＳＩＯチップ１０４に出力する。更に、電源スイッチ信号４０ａを受け取った後、省電力制御装置２１は閉路を形成するように電源スイッチ装置２３に命令する。
省電力制御装置２１は特定用途向け集積回路（ＡＳＩＣ）で実装してもよい。
【００２９】
電力供給を再開するコンピューターマザーボード１０は、ＲＳＭＲＳＴ信号を発生し（例えば、第２装置１０３またはＳＩＯチップ１０４が発生した信号）、そのＲＳＭＲＳＴ信号をＰＣＨ１０３（またはサウスブリッジチップ）へ送る。次いで、コンピューターマザーボード１０はウェイクアップ手順を自動的に実行する。
【００３０】
主メモリ電源モジュール１０８の機能は、電源３０の電力をＤＤＲ３（または、ＤＤＲ２）ＤＩＭＭ１０６に供給される電力に変換することである。従って、コンピューターマザーボード１０がＤＳ３Ｗ状態にある場合、電源３０は主メモリ電源モジュール１０８に電力を供給し続ける。主メモリ電源モジュール１０８の具体的な実施の形態は、例えば、ＤＤＲ３（または、ＤＤＲ２）ＰＷＭ ＳＷ電源モジュールである。
【００３１】
ＡＳＷモードおよびＤＳＷモードを有する従来のコンピューターマザーボードも、ＡＳＷモードで主メモリへ連続的に電力を供給する能力を有する。一方、ＤＳＷモードにある従来のコンピューターマザーボードも、主メモリの電源をＯＦＦにしながらＰＣＨ内部のＤＳＷモードに関連する要素の一部に電力を連続的に供給する能力を有する。本考案のコンピューターマザーボード１０は、ＰＣＨ内部要素１０３ａおよびＤＤＲ３（または、ＤＤＲ２）ＤＩＭＭ１０６の電源モードの参考として、関連する従来の回路をそのまま使用できる。
【００３２】
従来のコンピューターマザーボードの多層プリント基板（ＰＣＢ）では、メモリーコントローラおよび主メモリの電源は一体で編成されていて分離はできない。制御信号が主メモリの電源を基準にしなければならないのが主たる理由である。例えば、４層ＰＣＢの従来のコンピューターマザーボードでは、メモリーコントローラの電源は、第４層の主メモリと一体で編成される。本考案のコンピューターマザーボード１０では、メモリーコントローラ１０２の電源をＤＳ３Ｗモードで遮断できるようにするために、メモリーコントローラの電源およびメモリの電源は、互いに別々に編成されるので、主メモリ１０６の電源に何ら影響を与えることなく、ＤＳ３Ｗモードでメモリーコントローラ１０２の電源を遮断できるようになる。
電源３０は、具体的には、例えば、ＡＴＸ電源、パワートランスとするか、または充電電池で置き換えてもよい。
【００３３】
本考案のコンピューターマザーボード１０は、デスクトップコンピュータ用のコンピューターマザーボード、ノート型コンピュータ用のコンピューターマザーボード、またはフラットパネルコンピュータ用のコンピューターマザーボードでもよい。
【００３４】
更に、省電力制御装置２１および電源スイッチ装置２３が、ＰＣＨ１０３（またはサウスブリッジチップ）およびＳＩＯチップへの電源を遮断できるようにするために、本考案のコンピューターマザーボード１０のＢＩＯＳ１０７にはプログラムコード１０７ａが追加されている。プログラムコード１０７ａを使用するのは、ＤＳ３Ｗイベントがコンピューターマザーボード１０に発生した時にメモリーユニット１０９ａに第１フラグを格納するとともに、ＰＣＨ１０３（またはサウスブリッジチップ）およびＳＩＯチップ１０４への電力供給が復元された時に、コンピューターマザーボード１０の以前の状態がＤＳ３Ｗ状態に入っていたかどうかを判定するために第１フラグをチェックし、もし第１フラグが立っていれば、ウェイクアップ手順を実行するためである。メモリーユニット１０９ａは第２フラグを格納するために使用されるが、第２フラグの機能は、ＤＳ３Ｗモードがイネーブルかどうかをプログラムコード１０７ａに判定させることである。第２フラグは、ＢＩＯＳ設定メニューを用いてイネーブルまたはディスエーブルに設定してもよい。メモリーユニット１０９ａ、１０９ｂは、２つの別々のレジスタまたは１つのレジスタ内の２つの異なるビットで実装することができる。
【００３５】
図５を参照すると、ＤＳ３Ｗモードをイネーブルとして設定した場合、サスペンド・ツー・メモリイベント（例えば、ＡＣＰＩのＳ３イベント）がコンピューターマザーボード１０に発生した時、コンピューターシステム（例えば、マイクロソフトTMのＷｉｎｄｏｗｓTM）はそのデータを主メモリ１０６に格納する（Ｓ４０１）。次に、ＢＩＯＳ１０７のプログラムコード１０７ａが、第１フラグをメモリーユニット１０９ａに格納し、次いで、ＰＣＨ１０３のＤＳＷモード（ＤＳ４、ＤＳ５）をイネーブル化し、主メモリへの電力供給を維持する（Ｓ４０２）。次いで、ＰＣＨ１０３がＤＳＷモードに入るように、ＢＩＯＳ１０７のプログラムコード１０７ａがそのイベントをＰＣＨ１０３へ転送する（Ｓ４０３）。その後、ＰＣＨ１０３は電源３０を緩やかに遮断するが、主メモリ１０６、ＰＣＨ内部要素１０３ａ、およびＳＩＯチップ１０４の電力は遮断されない（Ｓ４０４）。次いで、省電力制御装置２１は、開路を形成するように電源スイッチ装置２３に命令するが、主メモリ１０６およびＰＣＨ内部要素１０３ａの電力はそのまま維持される（Ｓ４０５）。次に、コンピューターマザーボード１０はＤＳ３Ｗ状態に入る（Ｓ４０６）。
【００３６】
図６を参照すると、ユーザーが電源ボタン４０を押下する場合に、ウェイクアップイベントがコンピューターマザーボード１０に発生する。この時点で、省電力制御装置２１は電源３０をＯＮにし、閉路を形成するよう電源スイッチ装置２３に命令し、次いで、コンピューターシステムは、ＤＳ５状態からＳ０状態を復元する（Ｓ５０１）。次に、ＰＣＨ１０３は、ＤＳＷモードからＳ０状態に変える（Ｓ５０２）。その後、ＢＩＯＳ１０７のプログラムコード１０７ａが、第１フラグをチェックし、強制Ｓ３復元パスを実行する（Ｓ５０３）。更に、Ｓ５０３で、プログラムコード１０７ａは第１フラグ値をクリアできる。次に、コンピューターシステムは、主メモリ１０６を読み出し、そのデータを復元する（Ｓ５０４）。次いで、コンピューターマザーボード１０はウェイクアップし、ＤＳ３Ｗ状態から復元される（Ｓ５０５）。
【００３７】
図７を参照すると、コンピューターマザーボード１０はイネーブルにプリセットされる。従って、コンピューターマザーボード１０は、Ｓ３状態に入ってから、ＰＣＨ１０３のＤＳＷ機能をイネーブル化するステップを実行し（Ｓ６０１）、ＤＳ３Ｗフラグを設定し（Ｓ６０２）、DSLP_S3# の信号を出力して主メモリ１０６の電源を保持し（Ｓ６０３）、RSREST信号を禁止して主メモリ１０６のデータを保持し（Ｓ６０４）、ＰＣＨ１０３のスリープ形式をＤＳＷに設定し（Ｓ６０５）、ＰＣＨ１０３をスリープ状態にできるようにする（Ｓ６０６）。
【００３８】
更に図８を参照すると、システムはＤＳ３Ｗモードにあり、電源ボタン４０が押下されている（Ｓ７０２）。従って、コンピューターマザーボード１０は、ＤＳ３Ｗモードから復帰する。最初に、コンピューターマザーボード１０がＤＳ３Ｗモードから復帰したかどうかが判定される（Ｓ７０３）。復帰していれば、ＰＣＨ１０３のスリープ形式がＳ３となるよう設定される（Ｓ７０４）。そうでなければ、システムが、システムブートモードに基づいてＤＳ３Ｗからブートされるかどうかが判定される（Ｓ７０５）。システムがＤＳ３Ｗからブートされると、ＰＣＨ１０３のスリープ形式はＳ３に設定される（Ｓ７０６）。その後、システムがインテルのＢＩＯＳのメモリ制御コード（ＭＲＣ）のブートモードに基づいてＤＳ３Ｗからブートされるかどうかが判定される（Ｓ７０７）。ＤＳ３Ｗからブートされるのでなければ、コールドブートまたはウオームブートが実行される（Ｓ７０８）。ＤＳ３Ｗからブートされるのであれば、ＤＳ３Ｗフラグがクリアされ（Ｓ７０９）、ＲＳＲＥＳＴ信号がイネーブル化される（Ｓ７１０）。従って、DSLP_S3# 信号が主メモリ１０６の電源を制御するために出力され（Ｓ７１１）、主メモリ１０６のデータが復元され（Ｓ７１２）、オペレーティングシステムが復元される（Ｓ７１３）。
【００３９】
メモリーユニット１０９ａ、１０９ｂは、コンピューターマザーボード１０に組み込まれたＣＭＯＳ／ＤＳＷメモリを利用するか、または省電力制御装置２１の内部レジスタを利用してもよい。
【００４０】
本考案のコンピューターマザーボードは新規に追加されたＤＳ３Ｗモードを有し、省電力制御装置および電源スイッチ装置の設計により、ＤＳ３Ｗ状態で、主メモリ、省電力制御装置、電源スイッチ装置、およびＤＳＷモードと関連する要素の一部への電源だけが連続的に維持される一方で、他の要素は全て電源をＯＦＦとすることができるが、本考案のコンピューターマザーボードは、ウェイクアップおよび復元の能力をそのまま有し、これは本考案の利点であり、大きな特徴となる。
【図１】
0003168471.tif 000004
【図２】
0003168471.tif 000005
【図３】
0003168471.tif 000006
【図４】
0003168471.tif 000007
【図５】
0003168471.tif 000008
【図６】
0003168471.tif 000009
【図７】
0003168471.tif 000010
【図８】
0003168471.tif 000011
【手続補正書】
【提出日】平成23年3月31日(2011.3.31)
【手続補正１】
【補正対象書類名】実用新案登録請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【実用新案登録請求の範囲】
【請求項１】
サスペンド状態で電力消費を節減できるコンピューターマザーボードであって、前記コンピューターマザーボードは電源に電気的に接続され、少なくとも、中央処理ユニット（ＣＰＵ）を装着するためのＣＰＵソケット、メモリーコントローラ、プラットフォームコントローラーハブ（ＰＣＨ）、スーパーインプットアウトプット（ＳＩＯ）チップ、通信チップ、自動のセルフリフレッシュ機能を有するダイナミックランダムアクセスメモリで構成された主メモリを接続するための複数の主メモリーソケット、主メモリ電源モジュール、およびベーシックインプットアウトプットシステム（ＢＩＯＳ）を備え、前記主メモリ電源モジュールは、アクティブスリープパワーウェル（ＡＳＷ）モードで連続的に前記主メモリへ電力供給し、ディープスリープパワーウェル（ＤＳＷ）モードで連続的に前記ＰＣＨ内部の前記ＤＳＷモードと関連する要素の一部へ電力を供給し、前記ＤＳＷモードで前記主メモリの電源をＯＦＦにする能力を有し、前記コンピューターマザーボードは：
前記コンピューターマザーボードが前記ＡＳＷモードと前記ＤＳＷモードとの間の状態にあると判定されると、電源スイッチ装置に開路を形成するように命令するとともに、前記主メモリへの電力供給を復元するよう前記主メモリ電源モジュールに命令し、電源ボタンが発生させる電源スイッチ信号を受け取り、当該電源スイッチ信号を受け取った後、閉路を形成するように前記電源スイッチ装置に命令するための前記ＰＣＨに電気接続される省電力制御装置と；
前記省電力制御装置で制御される前記電源スイッチ装置と；を備え、
前記電源スイッチ装置の入力端子は前記電源に電気接続され、前記電源スイッチ装置の出力端子は、少なくとも前記ＣＰＵ、前記メモリーコントローラ、前記ＰＣＨ、前記ＳＩＯチップおよび前記通信チップの各電源入力ピンに電気接続され、
前記電源スイッチ装置が前記開路を形成すると、前記各電源入力ピンは前記電源スイッチ装置の前記出力端子へ電気接続されているので、前記電源との前記開路が形成され、前記電源スイッチ装置が前記閉路を形成すると、前記各電源入力ピンは前記電源スイッチ装置の前記出力端子へ電気接続されているので、前記電源との前記閉路が形成されることを特徴とするコンピューターマザーボード。
【請求項２】
前記コンピューターマザーボードが前記ＡＳＷモードと前記ＤＳＷモードの間の状態にある場合、前記省電力制御装置は、前記主メモリ電源モジュールが前記主メモリに連続的に電力を供給するように制御信号を出力することを特徴とする請求項１のコンピューターマザーボード。
【請求項３】
前記電源はＡＴＸ電源、パワートランス、または充電電池で置き換え可能、であることを特徴とする請求項１のコンピューターマザーボード。
【請求項４】
前記ＰＣＨはサウスブリッジチップであることを特徴とする請求項１のコンピューターマザーボード。
【請求項５】
前記コンピューターマザーボードは、デスクトップコンピュータ用のコンピューターマザーボード、ノート型コンピュータ用のコンピューターマザーボード、またはフラットパネルコンピュータ用のコンピューターマザーボードであることを特徴とする請求項１のコンピューターマザーボード。
【請求項６】
前記主メモリは少なくとも２つ以上のＤＤＲ２またはＤＤＲ３メモリを備えることを特徴とする請求項１のコンピューターマザーボード。
【請求項７】
前記省電力制御装置および前記電源スイッチ装置は前記電源により電力を供給されることを特徴とする請求項１のコンピューターマザーボード。
【請求項８】
前記省電力制御装置は、前記ＳＩＯチップに統合されるか、またはマイクロコントローラもしくは特定用途向け集積回路（ＡＳＩＣ）であることを特徴とする請求項８のコンピューターマザーボード。
【請求項９】
前記省電力制御装置を更に用いて、前記電源スイッチ信号を複製し、当該複製した電源スイッチ信号を前記ＳＩＯチップに出力することを特徴とする請求項１のコンピューターマザーボード。
【請求項１０】
前記省電力制御装置は、プログラムコードを実行することにより、前記電源スイッチ信号を複製し、当該複製した電源スイッチ信号を前記ＳＩＯに出力して、前記省電力制御装置の出力ポートの電圧レベルを制御することを特徴とする請求項９のコンピューターマザーボード。
【請求項１１】
前記コンピューターマザーボードが前記ＡＳＷモードと前記ＤＳＷモードの間の状態にある場合、リセット信号を前記主メモリに出力するためのリセット信号維持ユニットを更に備えることを特徴とする請求項１のコンピューターマザーボード。
【請求項１２】
前記通信チップが有線ネットワークチップまたは無線ネットワークチップであることを特徴とする請求項１のコンピューターマザーボード。
【請求項１３】
前記電源スイッチ装置は、前記電源とパルス幅変調スイッチング（ＰＷＭ ＳＷ）電源モジュールの間に直列に接続され、当該ＰＷＭ ＳＷ電源モジュールを用いて前記電源の電力を前記ＣＰＵ、前記メモリーコントローラ、前記ＰＣＨ、前記ＳＩＯ、および前記通信チップに供給される電力に変換することを特徴とする請求項１のコンピューターマザーボード。
【請求項１４】
前記主メモリ電源モジュールを用いて、前記電源の電力を前記主メモリに供給する電力に変換することを特徴とする請求項１のコンピューターマザーボード。
【請求項１５】
フラグ値をそれぞれ格納するための少なくとも１つのメモリーユニットを更に備えることを特徴とする請求項１のコンピューターマザーボード。
【請求項１６】
前記メモリーコントローラの電源および前記メモリの電源を相互に分離して編成することを特徴とする請求項１のコンピューターマザーボード。
【請求項１７】
サスペンド状態で電力消費を節減できるＤＳ３Ｗモードへの遷移が可能なコンピューターマザーボードであって：
前記コンピューターマザーボードが、アクティブスリープパワーウェル（ＡＳＷ）モードとディープスリープパワーウェル（ＤＳＷ）との間の状態にあると判定すると、開路を形成するよう電源スイッチ装置に命令し；電源ボタンが発生する電源スイッチ信号を受け取り、前記電源スイッチ信号を受け取った後、閉路を形成するよう当該電源スイッチ装置に命令するための、プラットフォームコントローラーハブ（ＰＣＨ）に電気接続される省電力制御装置と；
前記省電力制御装置で制御される前記電源スイッチ装置であって、当該電源スイッチ装置の入力端子は電源に電気接続され、前記電源スイッチ装置の出力端子は、少なくとも、中央処理ユニット（ＣＰＵ）、メモリーコントローラ、前記ＰＣＨ、スーパーインプットアウトプット（ＳＩＯ）チップおよび通信チップの各電源入力ピンに電気接続され、前記電源スイッチ装置が前記開路を形成すると、前記各電源入力ピンは前記電源スイッチ装置の前記出力端子へ電気接続されているので、前記電源との前記開路が形成され、前記電源スイッチ装置が前記閉路を形成すると、前記各電源入力ピンは前記電源スイッチ装置の前記出力端子へ電気接続されているので、前記電源との前記閉路が形成される、電源スイッチ装置と；
自動のセルフリフレッシュ機能を有するダイナミックランダムアクセスメモリで構成される主メモリを接続するための複数の主メモリーソケットと；
前記コンピューターマザーボードが前記ＡＳＷモードと前記ＤＳＷモードの間の状態にある場合、前記主メモリへの電力供給を復元するための主メモリ電源モジュールと；
ベーシックインプットアウトプットシステム（ＢＩＯＳ）に含まれる少なくとも一つのプログラムコードであって、ＤＳ３Ｗモードへの遷移又はＤＳ３Ｗモードからの復帰を中央処理ユニット（ＣＰＵ）に実行させるためのプログラムコードを格納するフラッシュメモリと；を備えることを特徴とするコンピューターマザーボード。
【請求項１８】
前記ＤＳ３Ｗモードであるか否かを示す第１フラグと、前記ＤＳ３Ｗモードへの遷移を許可するか否かを示す第２フラグをそれぞれ格納するための少なくとも一つのメモリーユニットを更に備えることを特徴とする請求項１７のコンピューターマザーボード。