【事件の表示】
　平成　９年特許願第５１０５００号「バックエンド・モード・ディスエーブルを有する集積回路メモリ」拒絶査定不服審判事件〔平成　９年　３月　６日国際公開、ＷＯ９７／０８７０１、平成１１年　２月　２日国内公表、特表平１１−５０１４４０〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、１９９６年８月２３日（パリ条約による優先権主張１９９５年８月２３日、米国）を国際出願日とする出願であって、平成１４年１０月２５日付けの拒絶の理由の通知に対して、その指定された期間内である、平成１５年５月６日付けで意見書及び手続補正書を提出したが、平成１５年１１月７日付けで拒絶の査定を受けたものであり、この査定を不服として、平成１６年２月１７日付けで審判を請求し、同年３月１８日付けで手続補正がなされたものである。
　
第２．手続補正について
　平成１６年３月１８日付けの手続補正について、以下のとおり決定する。
　
［補正却下の決定の結論］
　平成１６年３月１８日付けの手続補正を却下する。
　
［理由］
１．本件補正の内容
　平成１６年３月１８日付けの手続補正（以下、「本件補正」という。）は、特許請求の範囲について、以下のとおり補正するものである。
　
【請求項１】
　
最終的にパッケージされた後にディスエーブルに為され得る
　データを記憶するための複数のアドレス指定可能なメモリセル（１２）と、
　前記複数の動作モードの内の欠陥がある第１モードを選択的
且つ固定的
為すべくヒューズ／反ヒューズを含む
  前記不揮発性ディスエーブル回路に結合されて、前記集積回路メモリを前記複数のアクティブである動作モードの内の
非ディスエーブルのモード
を備えることを特徴とする集積回路メモリ。
【請求項２】
　前記集積回路メモリが実装済みである、請求項１に記載の集積回路メモリ。
【請求項３】
　前記不揮発性ディスエーブル回路が選択的に飛ばされ得るヒューズを含む、請求項１に記載の集積回路メモリ。
【請求項４】
　前記不揮発性ディスエーブル回路が、
　前記複数の動作モードの内の前記第１モードが固定的にディスエーブルに為されていることを示す出力を発生するラッチ回路と、
　
前記複数の動作モードの内の前記第１モードを固定的にディスエーブルに為すべく使用される所定の出力を発生する前記ラッチ回路に接続された
を備える、請求項１或いは２の内の何れか一項に記載の集積回路メモリ。
【請求項５】
　前記ヒューズ回路が選択的に飛ばされ得る反ヒューズ（５２）を含む、請求項４に記載の集積回路メモリ。
【請求項６】
　前記ヒューズ回路が、
　低レベル電圧線に結合された
ドレイン
　可変電圧源と前記高電圧ＭＯＳトランジスタのドレインとの間に電気的に結合された反ヒューズ（５２）と、
を備える、請求項４に記載の集積回路メモリ。
【請求項７】
　前記複数の動作モードの内の前記１つがページ・モード動作である、請求項１或いは２の内の何れか一項に記載の集積回路メモリ。
【請求項８】
　前記複数の動作モードの内の前記１つが拡張データ出力（ＥＤＯ）動作である、請求項１或いは２の内の何れか一項に記載の集積回路メモリ。
【請求項９】
  前記複数の動作モードの内の前記１つがバースト拡張データ出力（ＢＥＤＯ）動作である、請求項１或いは２の内の何れか一項に記載の集積回路メモリ。
【請求項１０】
　前記メモリが、
　前記集積回路メモリを実装する段階と、
　前記実装済み集積回路メモリを試験して、前記複数の動作モードの内の１つに欠陥があるかを決定する段階と、
　前記複数の動作モードの内の１つに欠陥があると決定されたならば、前記不揮発性ディスエーブル回路を用いて、その欠陥がある１つの動作モードをディスエーブルに為す段階と、
　前記複数の動作モードの内の欠陥がある１つを除いた残りの非欠陥動作モードを
アクティブ状態で
を含むことを特徴とする方法で製造される、請求項２に記載の集積回路メモリ。
【請求項１１】
　集積メモリ回路における動作モードを変更する方法であって、
　前記集積メモリ回路を複数のイネーブルに為されたモードで動作させる制御回路（１３）と、該制御回路に結合されて、
少なくとも第１モードを
　前記実装済み集積メモリ回路を試験して、欠陥があるモードを決定する段階と、
　前記実装済み集積メモリ回路の試験に基づき、前記不揮発性ディスエーブル回路を用いて、欠陥がある第１モードを固定的にディスエーブルに為す段階と、
　前記複数の動作モードの内の前記欠陥がある第１モードを除いた残りの非欠陥動作モードを残存させる段階と、
の諸段階をこの順番で含むことを特徴とする方法。
【請求項１２】
　前記第１モードをディスエーブルに為す前記段階が、
　ヒューズ回路を選択的に飛ばして、前記第１動作モードを固定的にディスエーブルに為すべく使用される所定の出力を発生する副次段階を含む、請求項１１に記載の方法。
【請求項１３】
　前記ヒューズ回路が反ヒューズ（５２）を含む、請求項１２に記載の方法。
【請求項１４】
　前記第１モードが拡張データ出力（ＥＤＯ）モードであり、該第１モードを除く残りの動作モードの内の１つである第２モードがページ・モード動作である、請求項１１に記載の方法。
【請求項１５】
　前記第１モードが拡張データ出力（ＥＤＯ）モードであり、前記第２モードがバースト拡張データ出力（ＢＥＤＯ）モードである、請求項１１に記載の方法。
【請求項１６】
　前記第１モードがバースト拡張データ出力（ＢＥＤＯ）モードであり、前記第２モードが拡張データ出力（ＥＤＯ）モードである、請求項１１に記載の方法。
【請求項１７】
　複数の動作モードを有する集積回路メモリであって、
　データを記憶するための複数のアドレス指定可能なメモリセル（１２）と、
　前記複数の動作モードの内の欠陥がある動作モードを選択的にディスエーブルに為す不揮発性ディスエーブル回路（１５）と、
　前記不揮発性ディスエーブル回路に結合されて、前記不揮発性ディスエーブル回路によってディスエーブルされた前記欠陥がある動作モードを除いた残りの複数の動作モードの内の任意の１つで前記集積回路メモリを動作させるように為す制御回路（１３）と、
を備えることを特徴とする集積回路メモリ。
【請求項１８】
　集積メモリ回路における動作モードを変更する方法であって、
　前記集積メモリ回路を複数のイネーブルに為された動作モードで動作させる制御回路（１３）と、該制御回路に結合されて、少なくとも１つの動作モードを選択的にディスエーブルに為す不揮発性ディスエーブル回路（１５）とを含む集積メモリ回路（１０）を実装する段階と、
　前記実装済み集積メモリ回路を試験して、欠陥がある動作モードを決定する段階と、
　前記実装済み集積メモリ回路の試験に基づき、前記不揮発性ディスエーブル回路を用いて、欠陥がある動作モードを固定的にディスエーブルに為す段階と、
　前記不揮発性ディスエーブル回路によってディスエーブルされた前記欠陥があるモードを除いた残りの複数の動作モードの内の任意の１つで前記集積回路メモリを動作させるように為す段階と、
の諸段階をこの順番で含むことを特徴とする方法。
【請求項１９】
　
前記ディスエーブ回路が、ディスエーブル順序を決定すべく、特定の階層に基づき前記複数の動作モードをディスエーブルに為す、請求項１に記載の集積回路メモリ。
【請求項２０】
　
前記階層が、拡張データ出力モード及びページ・モードの順に後が継がされるバースト拡張データ出力モードを要求している、請求項１９に記載の集積回路メモリ。」
　
（なお、アンダーラインは、補正箇所を示すために付した。）
　
２．本件補正の適否の検討
　以下、本件補正の適否について検討する。
　請求項１９及び請求項２０は、本件補正によって新たに追加されたものであって、特許法第１７条の２第４項第１号から第４号に規定する請求項の削除、特許請求の範囲の減縮、誤記の訂正及び明りょうでない記載の釈明のいずれの事項を目的とするものではない。
　したがって、本件補正は、特許法第１７条の２第４項の規定に違反するから、特許法１５９条第１項において準用する特許法第５３条第１項の規定に基づき却下すべきものである。
　また、本件補正は、請求項１について、請求項１に係る発明を特定するために必要な事項である「複数の動作モード」について「
最終的にパッケージされた後にディスエーブルに為され得る
ヒューズ／反ヒューズを含む
且つ固定的
非ディスエーブルのモード
　そこで、本件補正の請求項１に係る発明（以下、「本願補正発明」という。）が、特許出願の際に独立して特許を受けることができるものであるか（特許法第１７条の２第５項で準用する同法第１２６条第５項の規定に適合するか）について以下に検討する。
　
３．独立特許要件についての検討
（１）刊行物記載発明
　原査定の拒絶の理由に引用された特開昭６３−２６８１８６号公報（以下、「刊行物」という。）には、半導体集積回路装置に関して、図面と共に、以下の事項が記載されている。
　
（ａ）〔産業上の利用分野〕
　この発明は、半導体集積回路装置に関し、例えば複数のメモリアクセスモードの中から特定のメモリアクセスモードの指定が可能にされたダイナミック型ＲＡＭ（ランダム・アクセス・メモリ）に利用して有効な技術に関するものである。（第１頁右下欄第４行〜同欄第９行）
　
（ｂ）〔実施例１〕
　第１図には、この発明に係る動作モード設定回路の一実施例の回路図が示されている。同図の各回路素子は、公知の半導体集積回路の製造技術によって、特に制限されないが、単結晶シリコンのような１つの半導体基板上において形成される。（第２頁左下欄第７行〜同欄第１２行）
　
（ｃ）上記プローブ用パッドＰＤは、特に制限されないが、抵抗Ｒ１を介してインバータ回路Ｎ１の入力端子に接続される。このインバータ回路Ｎ１の入力端子と、電源電圧線Ｖｃｃとの間にはヒューズ手段Ｆ１が設けられる。特に制限されないが、このヒューズ手段Ｆ１は、ポリシリコン層から構成されることによって、それが切断されない状態でも抵抗値を持つようにされる。上記ヒューズ手段Ｆ１は、例えば後述するようにレーザー光線の照射によって、その動作設定に応じた選択的な切断が行われるものである。（第２頁左下欄末行〜同頁右下欄第１０行）
　
（ｄ）上記インバータ回路Ｎ１の出力信号は、特に制限されないが、ノア（ＮＯＲ）ゲート回路Ｇ１の一方の入力に供給される。このノアゲート回路Ｇ１の他方の入力には、特定の回路機能を動作状態にするモード指定信号（又はその回路の動作に必要なタイミング信号）Ｍ０が供給される。このノアゲート回路Ｇ１の出力信号Ｍ０′は、図示しない特定の回路に対して、その動作／非動作を指示する制御信号とされる。上記のようにノアゲート回路Ｇ１を用いた場合、制御信号Ｍ０′がロウレベルならその特定の回路は実質的に非動作状態にされ、制御信号Ｍ０′がハイレベルならその特定の回路は動作状態にされる。
　逆に言えば、インバータ回路Ｎ１の出力信号がハイレベル（論理“１”）なら上記特定の回路は、上記モード指定信号Ｍ０に無関係に非動作状態にされる。（第３頁左上欄第５行〜同頁右上欄第１行）
　
（ｅ）したがって、上記ヒューズ手段Ｆ１を切断すると、インバータ回路Ｎ１の入力信号が抵抗Ｒ２によってロウレベルにされるため、上記特定の回路は非動作状態にされる。ヒューズ手段Ｆ１を切断しない場合には、インバータ回路Ｎ１の出力信号がロウレベルになり、ノアゲート回路Ｇ１の出力信号（制御信号）Ｍ０′は、上記動作モード指定信号Ｍ０に応じて発生される。これによって、特定の回路は上記信号Ｍ０（Ｍ０′）に応じて動作状態にされる。
　この実施例では、上記のようなモード設定回路にプローブ用パッドＰＤが設けられている。このため、上記ヒューズ手段Ｆ１を切断しない状態で、プローブからインバータ回路Ｎ１の入力信号をハイレベル／ロウレベルに指定できる。例えば、ウエハプロービング工程において、プローブからハイレベルを供給する。これによって、インバータ回路Ｎ１の出力信号がロウレベルにされるため、特定の回路の機能を含めた半導体チップの機能試験（交流試験）を行うことができる。この機能試験において、半導体チップの動作速度や動作マージンを調べることができる。これにより、上記特定の回路の機能による動作モードが、その半導体チップの素子特性に最適なら上記ヒューズ手段Ｆ１を切断しない。逆に、その半導体チップの素子特性が、上記動作モードに不適なら上記ヒューズ手段Ｆ１を切断する。（第３頁右上欄第１行〜同頁左下欄第７行）
　
（ｆ）例えば、ダイナミック型ＲＡＭについて言えば、高速ページモードやニブルモードを指定するときには、アドレスバッファやデコーダ回路等のメモリ選択回路の動作は高速である場合、ページモードやニブルモードを指定することによってその高速性を効果的に生かすことができる。逆に言えば、周辺回路の動作速度が遅いメモリチップを用いて高速ページモードやニブルモードを指定しても、その速度は周辺回路の動作速度により制限される結果、その動作モードの特長を生かしきれなく、無理にこれらの機能を付加するとその動作マージンが小さくなってしまう。このような速度の遅いメモリチップは、上記のような高速メモリアクセス機能を付加しない、グレードの低いＲＡＭとして製品化することによって有効に利用することができる。（第３頁左下欄第１９行〜同頁右下欄第１４行）
　
　以上の記載から、刊行物には、次の発明（以下、「刊行物記載発明」という。）が記載されていると認められる。
　
　半導体集積回路装置、例えば複数のメモリアクセスモードの中から特定のメモリアクセスモードの指定が可能にされたダイナミック型ＲＡＭ（ランダム・アクセス・メモリ）であって、
　インバータ回路Ｎ１の入力ノードに抵抗Ｒ１を介して接続されたプローブ用パッドＰＤと、
　インバータ回路Ｎ１の入力ノードと電源電圧線Ｖｃｃとの間に接続されたヒューズ手段Ｆ１と、
　インバータ回路Ｎ１の出力を一方の入力とし、モード指定信号Ｍ０を他方の入力として、特定の回路機能を動作／非動作とする出力信号（制御信号）Ｍ０′を送出するノアゲート回路Ｇ１とからなる動作モード設定回路と、
を備え、
　ヒューズ手段Ｆ１を切断すると、インバータ回路Ｎ１の入力信号が抵抗Ｒ２によってロウレベルにされるため、ノアゲート回路Ｇ１の出力信号（制御信号）Ｍ０′がロウレベルにされて、特定の回路は非動作状態にされ、ヒューズ手段Ｆ１を切断しない場合には、インバータ回路Ｎ１の出力信号がロウレベルになり、ノアゲート回路Ｇ１の出力信号（制御信号）Ｍ０′は、動作モード指定信号Ｍ０に応じて発生され、特定の回路は信号Ｍ０（Ｍ０′）に応じて動作状態にされ、
　ヒューズ手段Ｆ１を切断しない状態で、プローブからインバータ回路Ｎ１の入力信号をハイレベル／ロウレベルに指定でき、例えば、ウェハプロービング工程において、プローブ用パッドＰＤを介して、特定の回路の機能を含めた半導体チップの機能試験を行い、特定の回路の機能による動作モードが、その半導体チップの素子特性に最適ならヒューズ手段Ｆ１を切断しないようにして特定の回路を動作状態とし、半導体チップの素子特性が、動作モードに不適ならヒューズ手段Ｆ１を切断して、特定の回路を非動作状態とする半導体集積回路装置。
　
 （２）対比
　そこで、本願補正発明と刊行物記載発明とを比較すると、刊行物記載発明の「半導体集積回路装置、例えば複数のメモリアクセスモードの中から特定のメモリアクセスモードの指定が可能にされたダイナミック型ＲＡＭ（ランダム・アクセス・メモリ）」、「ヒューズ手段Ｆ１」が、本願補正発明の「複数の動作モードを有する集積回路メモリ」、「ヒューズ」に相当する。
　また、刊行物記載発明は、「複数のメモリアクセスモードの中から特定のメモリアクセスモードの指定が可能にされたダイナミック型ＲＡＭ（ランダム・アクセス・メモリ）」であるから、データを記憶するための複数のアドレス指定可能なメモリセルを備えることは技術常識である。
　また、刊行物記載発明において、特定の回路の機能を含めた半導体チップの機能試験を行い、特定の回路の機能による動作モードが、その半導体チップの素子特性に最適ならヒューズ手段Ｆ１を切断しないようにして特定の回路を動作状態とし、半導体チップの素子特性が、動作モードに不適ならヒューズ手段Ｆ１を切断して、特定の回路を非動作状態としており、刊行物記載発明の「半導体チップの素子特性が、動作モードに不適」とは、「半導体チップの素子特性が、特定の回路の機能による動作モードに不適」の意味であるから、刊行物記載発明の「ヒューズ手段Ｆ１」は、複数の動作モードの内の欠陥がある第１モードを選択的且つ固定的にディスエ−ブルに為すことは明らかであって、本願補正発明の「不揮発性ディスエーブル回路（１５）」と、「複数の動作モードの内の欠陥がある第１モードを選択的且つ固定的にディスエ−ブルに為すべくヒューズを含む不揮発性ディスエ−ブル回路（１５）」である点で一致する。
　また、刊行物記載発明において、特定の回路の機能を含めた半導体チップの機能試験を行い、半導体チップの素子特性が、動作モードに不適ならヒューズ手段Ｆ１が切断され、出力信号（制御信号）Ｍ０′がロウレベルにされて、特定の回路は非動作状態にされ、特定の回路の機能による動作モードが、その半導体チップの素子特性に最適ならヒューズ手段Ｆ１を切断せず、出力信号（制御信号）Ｍ０′は、動作モード指定信号Ｍ０に応じて発生され、特定の回路は信号Ｍ０（Ｍ０′）に応じて動作状態にされることは明らかであり、「特定の回路は非動作状態にされ」るか「特定の回路は信号Ｍ０（Ｍ０′）に応じて動作状態にされ」るかは、ヒューズ手段Ｆ１を切断するか否かにより選択されるから、刊行物記載発明の「特定の回路は非動作状態にされ」、「特定の回路は信号Ｍ０（Ｍ０′）に応じて動作状態にされ」は、それぞれ、本願補正発明の「選択的にディスエーブルに為された任意の動作モードで動作させない」、「複数のアクティブである動作モードの内の非ディスエーブルのモードで動作させ」に相当する。
　また、刊行物記載発明において、「動作モード設定回路」が備えるノアゲート回路Ｇ１の出力信号（制御信号）Ｍ０′が、このような特定の回路機能を動作／非動作としているから、刊行物記載発明の「動作モード設定回路」が、本願補正発明の「前記不揮発性ディスエーブル回路に結合されて、前記集積回路メモリを前記複数のアクティブである動作モードの内の非ディスエーブルのモードで動作させるものの、前記不揮発性ディスエーブル回路によって選択的にディスエーブルに為された任意の動作モードで動作させないように為す制御回路（１３）」に相当する。
　したがって、両者の発明の一致点、相違点は、以下のとおりである。
　
［一致点］
　「複数の動作モードを有する集積回路メモリであって、
　データを記憶するための複数のアドレス指定可能なメモリセルと、
　前記複数の動作モードの内の欠陥がある第１モードを選択的且つ固定的にディスエーブルに為すべくヒューズを含む不揮発性ディスエーブル回路と、
　前記不揮発性ディスエーブル回路に結合されて、前記集積回路メモリを前記複数のアクティブである動作モードの内の非ディスエーブルのモードで動作させるものの、前記不揮発性ディスエーブル回路によって選択的にディスエーブルに為された任意の動作モードで動作させないように為す制御回路と、
を備える集積回路メモリ。」である点。
　
［相違点１］
　「動作モード」が、本願補正発明では、最終的にパッケージされた後にディスエーブルに為され得るのに対して、刊行物記載発明では、例えば、ウェハプロービング工程において、ヒューズ手段Ｆ１を切断して、ディスエーブルに為され得るが、最終的にパッケージされた後ではない点。
　
［相違点２］
　不揮発性ディスエーブル回路が、本願補正発明では、ヒューズ／反ヒューズを含むのに対して、刊行物記載発明では、ヒューズを含むが、反ヒューズを含んでいない点。
　
（３）判断
［相違点１］について
　特開平４−２１８９３５号公報（段落【０００１】の「パッケージ組立完了後に外部からの電圧印加によって溶断できるヒューズ素子を備えた内部調整入力部と、この内部調整入力部の出力する調整信号に基づき動作調整される内部回路とを備えた半導体集積回路装置」参照）、特開平７−２１１８６８号公報（段落【０００１】の「本発明は、半導体装置に関し、冗長回路を備えたメモリのように配線工程終了後に回路の機能を変更することが有効な製品に適し、特にパッケージング後や実装後における場合のように、レーザ等によるヒューズ切断が不可能な場合に適する。」、段落【００２３】の「外部端子からの電気信号の入力によって所望の状態に切断される電気的ヒューズによって持久的に制御情報を記憶させてもよい。」参照）等により、半導体集積回路装置を最終的にパッケージされた後にヒューズを切断することは、周知であるから、刊行物記載発明において、最終的にパッケージされた後に、ヒューズ手段Ｆ１を切断して動作モードがディスエーブルに為され得るようにすることは、当業者が容易に想到し得る程度のことである。
　
［相違点２］について
　特開平６−２８２９８４号公報（図１０の「セルフリフレッシュ回路オン・オフデコーダ１１４のスイッチ１００２−１０２８」、段落【００３６】の「スイッチ１００２−１０２８は必要であればＤＲＡＭ３０と同じ集積回路上へ形成することができ、望ましくはヒューズまたは溶融する連結によって形成される。反ヒューズ（ａｎｔｉｆｕｓｅ）もまた使用できる。」参照）、特開平７−７３６９３号公報（図１の「コラム停止ヒューズ１７１」、段落【００６９】の「コラム停止構造はコラム停止ヒューズ１７１のようなレーザ切断ヒューズに限定されない。代わりに、電気的に切断可能なヒューズまたは電気的に接続される反ヒューズ（ａｎｔｉｆｕｓｅ）を用いることができる。」の記載を参照）等により、ヒューズの代わりに反ヒューズを用いることは、周知であるから、刊行物記載発明の「ヒューズ手段Ｆ１」（本願補正発明の「不揮発性ディスエーブル回路（１５）」に相当）として、「ヒューズ／反ヒューズ」を用いることは、当業者が容易に想到し得る程度のことである。
　
（４）まとめ
　したがって、本願補正発明は、刊行物記載発明及び上記各周知技術や技術常識に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができない。
　
４．むすび
　以上のとおり、本件補正は、特許法第１７条の２第４項の規定に違反し、かつ特許法第１７条の２第５項で準用する同法第１２６条第５項の規定にも違反するものであり、特許法第１５９条第１項で準用する特許法第５３条第１項の規定により却下されるべきものである。
　
第３．本願発明について
１．本願発明
　平成１６年３月１８日付けの手続補正は上記のとおり却下されたので、本願の請求項１に係る発明（以下、「本願発明」という。）は、平成１５年５月６日付け手続補正書の特許請求の範囲の請求項１に記載された事項により特定される、以下のとおりのものである。
　
１．　複数の動作モードを有する集積回路メモリであって、
　データを記憶するための複数のアドレス指定可能なメモリセル（１２）と、
　前記複数の動作モードの内の欠陥がある第１モードを選択的にディスエーブルに為す不揮発性ディスエーブル回路（１５）と、
　前記不揮発性ディスエーブル回路に結合されて、前記集積回路メモリを前記複数のアクティブである動作モードの内の１つで動作させるものの、前記不揮発性ディスエーブル回路によって選択的にディスエーブルに為された任意の動作モードで動作させないように為す制御回路（１３）と、
を備えることを特徴とする集積回路メモリ。
　
２．刊行物記載発明
　原査定の拒絶の理由に引用された刊行物に記載された発明（刊行物記載発明）は、上記「第２．補正却下の決定［理由］３．独立特許要件（１）刊行物記載発明」の項で認定したとおりである。
　
３．対比・判断
　本願発明は、本願補正発明から、「複数の動作モード」について「
最終的にパッケージされた後にディスエーブルに為され得る
ヒューズ／反ヒューズを含む
且つ固定的
非ディスエーブルのモード
　そうすると、本願発明の構成要件を全て含み、さらに他の構成要件を付加したものに相当する本願補正発明が、上記「第２．補正却下の決定［理由］３．独立特許要件（３）判断」の項に記載したとおり、刊行物記載発明及び上記各周知技術や技術常識に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、刊行物記載発明及び上記各周知技術や技術常識に基づいて、当業者が容易に発明をすることができたものである。
　
第４．むすび
　以上のとおり、本願発明は、刊行物記載発明及び上記各周知技術や技術常識に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。