【事件の表示】
　平成１１年特許願第２６３３６６号「データ処理装置」拒絶査定不服審判事件〔平成１３年　４月　６日出願公開、特開２００１−　９２６６３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯 
　本願は、平成１１年９月１７日の出願であって、平成１９年５月２８日付けで拒絶理由通知がなされ、同年８月６日付けで手続補正がなされ、同年８月２９日付けで拒絶査定がなされ、これに対し、同年１０月４日に審判請求がなされるとともに同年１１月５日付けで手続補正がなされたものである。そして、平成２０年１月２１日付けで審査官から前置報告がなされ、平成２１年８月２５日付けで当審より審尋がなされたものである。
　 
第２．平成１９年１１月５日付けの手続補正についての補正却下の決定 
［補正却下の決定の結論］ 
　平成１９年１１月５日付けの手続補正を却下する。 
　 
［理由］ 
１．補正の内容
　平成１９年１１月５日付けの手続補正（以下、「本件補正」という。）は、
　平成１９年８月６日付けの手続補正により補正された特許請求の範囲の記載
「【請求項１】  
　動的に実行時間が変化する命令を処理する第１処理ユニットと、
　静的に実行時間が決定する命令を、前記第１処理ユニットと独立して並列に処理する第２処理ユニットと、
　前記第１処理ユニットと第２処理ユニットで共有され、前記各処理ユニットでの命令の処理に必要なデータを保持するレジスタを有し、
　前記第１処理ユニットは、 
　前記動的に実行時間が変化する命令を取り込みデコードする第１制御部と、
　前記第１制御部から供給された命令を実行する第１実行部を有し、
　前記第２処理ユニットは、 
　前記静的に実行時間が決定する命令を取り込みデコードする第２制御部と、 
　前記第２制御部から供給された命令を実行する第２実行部を有し、
　前記第１処理ユニットにより前記レジスタに書き込まれた前記第１処理ユニットでの実行結果を前記第２処理ユニットが読み出すこと、又は前記第２処理ユニットにより前記レジスタに書き込まれた前記第２処理ユニットでの実行結果を前記第１処理ユニットが読み出すことにより、動的に実行時間が変化する命令と静的に実行時間が決定する命令との間の依存関係を伝達することを特徴とする、データ処理装置。 
 
【請求項２】
　動的に実行時間が変化する命令を処理する第１処理ユニットと、
　静的に実行時間が決定する命令を、前記第１処理ユニットと独立して並列に処理する第２処理ユニットと、
　前記第１処理ユニットと第２処理ユニットで共有され、前記各処理ユニットでの命令の処理に必要なデータを保持するデータ記憶手段を有し、
　前記第１処理ユニットは、 
　前記動的に実行時間が変化する命令を取り込みデコードする第１制御部と、
　前記第１制御部から供給された命令を実行する第１実行部を有し、
　前記第２処理ユニットは、 
　前記静的に実行時間が決定する命令を取り込みデコードする第２制御部と、 
　前記第２制御部から供給された命令を実行する第２実行部を有し、
　前記データ記憶手段は、前記第１処理ユニット内に設けられた第１データ記憶手段と、前記第２処理ユニット内に設けられた第２データ記憶手段、からなり、
　前記第１及び第２データ記憶手段間でデータ転送を行って前記第１及び第２処理ユニット間のデータ共有を行うことで仮想的な共有レジスタを実現し、
　前記第１処理ユニットにより第１データ記憶手段に書き込まれた前記第１処理ユニットでの実行結果が第２データ記憶手段に転送され、これを前記第２処理ユニットが読み出すことにより、又は、前記第２処理ユニットにより第２データ記憶手段に書き込まれた前記第２処理ユニットでの実行結果が第１データ記憶手段に転送され、これを前記第１処理ユニットが読み出すことにより、動的に実行時間が変化する命令と静的に実行時間が決定する命令との間の依存関係を伝達することを特徴とする、データ処理装置。
　
【請求項３】
　動的に実行時間が変化する命令を処理する第１処理ユニットと、
　静的に実行時間が決定する命令を、前記第１処理ユニットと独立して並列に処理する第２処理ユニットと、
　前記第１処理ユニットと第２処理ユニットで共有され、前記各処理ユニットでの命令の処理に必要なデータを保持するデータ記憶手段を有し、
　更に、前記第２処理ユニットは複数存在してそれぞれ独立に並列動作し、
　前記第１処理ユニットは、 
　前記動的に実行時間が変化する命令を取り込みデコードする第１制御部と、
　前記第１制御部から供給された命令を実行する第１実行部を有し、
　前記第２処理ユニットは、 
　前記静的に実行時間が決定する命令を取り込みデコードする第２制御部と、 
　前記第２制御部から供給された命令を実行する第２実行部を有し、
　前記データ記憶手段は、前記第１処理ユニット内に設けられた第１データ記憶手段と、前記第２処理ユニット内のそれぞれに設けられた第２データ記憶手段、からなり、
　前記第１及び第２データ記憶手段間でデータ転送を行って前記第１及び第２処理ユニット間のデータ共有を行うことで仮想的な共有レジスタを実現し、
　前記第１処理ユニットにより第１データ記憶手段に書き込まれた前記第１処理ユニットでの実行結果が第２データ記憶手段に転送され、これを第２処理ユニットが読み出すことにより、又は、前記第２処理ユニットにより第２データ記憶手段に書き込まれた前記第２処理ユニットでの実行結果が第１データ記憶手段に転送され、これを前記第１処理ユニットが読み出すことにより、動的に実行時間が変化する命令と静的に実行時間が決定する命令との間の依存関係を伝達し、
　更に前記第１処理ユニットと前記複数の第２処理ユニットが相互結合網により接続されることを特徴とするデータ処理装置。
 
【請求項４】  
　請求項１ないし３のいずれかに記載の装置において、
　前記動的に実行時間が変化する命令はメモリアクセス命令であり、
　前記静的に実行時間が決定する命令は演算命令であることを特徴とするデータ処理装置。」（以下、この特許請求の範囲に記載された請求項を「補正前の請求項」という。）を、
　
「【請求項１】 
　プログラムによって生成される命令列を処理するデータ処理装置であって、
　動的に実行時間が変化する命令を処理する第１処理ユニットと、
　静的に実行時間が決定する命令を、前記第１処理ユニットと独立して並列に処理する第２処理ユニットと、
　前記第１処理ユニットと第２処理ユニットで共有され、前記各処理ユニットでの命令の処理に必要なデータを保持するレジスタを有し、
　前記第１処理ユニットは、 
　前記動的に実行時間が変化する命令を取り込みデコードする第１制御部と、
　前記第１制御部から供給された命令を実行する第１実行部を有し、
　前記第２処理ユニットは、 
　前記静的に実行時間が決定する命令を取り込みデコードする第２制御部と、 
　前記第２制御部から供給された命令を実行する第２実行部を有し、
　前記第１処理ユニットにより前記レジスタに書き込まれた前記第１処理ユニットでの実行結果を前記第２処理ユニットが読み出すこと、又は前記第２処理ユニットにより前記レジスタに書き込まれた前記第２処理ユニットでの実行結果を前記第１処理ユニットが読み出すことにより、動的に実行時間が変化する命令と静的に実行時間が決定する命令との間の依存関係を伝達し、
　更に前記レジスタは、前記各処理ユニットでの命令の処理演算によって直接データの参照及び更新が可能であることを特徴とする、データ処理装置。
 
【請求項２】
　前記レジスタは、前記第１処理ユニットと前記第２処理ユニットとに分散して配置され、
　前記第１処理ユニットの命令実行が前記第２処理ユニット内のレジスタにアクセスする場合、および前記第２処理ユニットの命令実行が前記第１処理ユニット内のレジスタにアクセスする場合に、自動的に処理ユニット間でデータ転送を行うことで仮想的な共有レジスタを実現することを特徴とする、請求項１記載のデータ処理装置。
 
【請求項３】
　外部メモリへのアクセス命令を処理する第１処理ユニットと、
　演算命令を、前記第１処理ユニットと独立して並列に処理する第２処理ユニットと、
　前記第１処理ユニットと第２処理ユニットで共有され、前記各処理ユニットでの命令の処理に必要なデータを保持するデータ記憶手段を有し、
　更に、前記第２処理ユニットは複数存在してそれぞれ独立に並列動作し、
　前記第１処理ユニットは、 
　前記メモリアクセス命令を取り込みデコードする第１制御部と、
　前記第１制御部から供給された命令を実行する第１実行部を有し、
　前記第２処理ユニットは、 
　前記演算命令を取り込みデコードする第２制御部と、 
　前記第２制御部から供給された命令を実行する第２実行部を有し、
　前記データ記憶手段は、前記第１処理ユニット内に設けられた第１データ記憶手段と、
前記第２処理ユニット内のそれぞれに設けられた第２データ記憶手段、からなり、
　前記第１及び第２データ記憶手段間でデータ転送を行って前記第１及び第２処理ユニット間のデータ共有を行うことで仮想的な共有レジスタを実現し、
　前記第１処理ユニットにより第１データ記憶手段に書き込まれた前記第１処理ユニットでの実行結果が第２データ記憶手段に転送され、これを第２処理ユニットが読み出すことにより、又は、前記第２処理ユニットにより第２データ記憶手段に書き込まれた前記第２処理ユニットでの実行結果が第１データ記憶手段に転送され、これを前記第１処理ユニットが読み出すことにより、メモリアクセス命令と演算命令との間の依存関係を伝達し、
　更に前記第１処理ユニットと前記複数の第２処理ユニットが相互結合網により接続されることを特徴とするデータ処理装置。」（以下、この特許請求の範囲に記載された請求項を「補正後の請求項」という。）
　に補正するものである。
　 
２．補正の適否
２−１．特許法第１７条の２第３項に規定する要件についての検討
　補正後の請求項２における「前記レジスタ」は、補正後の請求項１に記載の「レジスタ」を指すことから、補正後の請求項２における「前記レジスタ」は、「前記第１処理ユニットにより前記レジスタに書き込まれた前記第１処理ユニットでの実行結果を前記第２処理ユニットが読み出すこと、又は前記第２処理ユニットにより前記レジスタに書き込まれた前記第２処理ユニットでの実行結果を前記第１処理ユニットが読み出す」ものであって、更に「前記各処理ユニットでの命令の処理演算によって直接データの参照及び更新が可能である」レジスタであると解される。
　したがって、補正後の請求項２は、少なくとも次の発明特定事項（ア）を含んでいる。
　 
（ア）第１処理ユニットと第２処理ユニットで共有され、前記各処理ユニットでの命令の処理に必要なデータを保持するレジスタは、前記第１処理ユニットと前記第２処理ユニットとに分散して配置され、前記第１処理ユニットの命令実行が前記第２処理ユニット内のレジスタに直接アクセスして、前記第１処理ユニットでの命令の処理演算によって直接前記第２処理ユニット内のレジスタデータの参照及び更新が可能であること、及び前記第２処理ユニットの命令実行が前記第１処理ユニット内のレジスタに直接アクセスして、前記第２処理ユニットでの命令の処理演算によって直接前記第１処理ユニット内のレジスタデータの参照及び更新が可能であること。
　
　しかしながら、出願当初の明細書を参照すると、
　発明の詳細な説明の段落【００１７】〜【００１９】及び【図２】に記載された実施例、発明の詳細な説明の段落【００２０】〜【００２２】及び【図３】に記載された他の実施例、及び発明の詳細な説明の段落【００２３】〜【００２６】及び【図４】に記載されたさらに他の実施例のいずれにも、前記（ア）の発明特定事項は、記載されておらず、またその記載から自明なものでもない。
　
　以上のように、補正後の請求項２に記載された（ア）の事項は、出願当初の明細書又は図面に記載されておらず、かつ、その記載から自明なものでもないから、上記事項を追加する本件補正は、出願当初の明細書又は図面に記載した範囲内でしたものではないので、平成１４年法律第２４号改正附則第３条第１項によりなお従前の例とされる同法による改正前の特許法第１７条の２第３項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
２−２．特許法第１７条の２第４項に規定する要件についての検討
　上記「２−１．特許法第１７条の２第３項に規定する要件についての検討」で指摘したように、本件補正は、出願当初の明細書又は図面に記載した範囲内でしたものではないので、特許法第１７条の２第３項の規定に違反するものであるが、本件補正が、仮に願書に最初に添付された明細書、特許請求の範囲又は図面に記載した範囲内にしたものであると仮定した場合に、本件補正が、特許法第１７条の２第４項に規定する要件を満たすかどうか、検討しておく。
　
　補正後の請求項２は、補正前の請求項１についてなされた補正であるのか、補正前の請求項２についてなされた補正であるのか、不明りょうであることから、補正後の請求項２が補正前の請求項１についてなされた補正であると仮定した場合と補正後の請求項２が、補正前の請求項２についてなされた補正であると仮定した場合とについて、それぞれ検討する。
　
　補正後の請求項２に記載されたレジスタは、第１処理ユニット内に配置された第１処理ユニット内のレジスタ（以下、簡単のため「第１レジスタ」と言う）と前記第２処理ユニット内に配置された第２処理ユニット内のレジスタ（以下、簡単のため「第２レジスタ」と言う）とに物理的に分割されたレジスタであって、前記第１レジスタと前記第２レジスタとの間でデータ転送を行う新たな手段が追加されたものである。
　しかしながら、第１レジスタと前記第２レジスタとの間でデータ転送を行う新たな手段は、補正前の請求項１に記載されたいずれの手段を限定するものでないから、補正前の請求項１に記載した発明を特定するために必要な事項を限定したものではない。
　
　また、補正後の請求項２に記載されたレジスタの機能（すなわち、「第１処理ユニットの命令実行が前記第２処理ユニット内のレジスタに直接アクセスして、前記第１処理ユニットでの命令の処理演算によって直接前記第２処理ユニット内のレジスタデータの参照及び更新が可能であること、及び前記第２処理ユニットの命令実行が前記第１処理ユニット内のレジスタに直接アクセスして、前記第２処理ユニットでの命令の処理演算によって直接前記第１処理ユニット内のレジスタデータの参照及び更新が可能とする」機能）は、補正前の請求項２に記載された「データ記憶手段」の機能（すなわち、「第１処理ユニットにより第１データ記憶手段に書き込まれた前記第１処理ユニットでの実行結果が第２データ記憶手段に転送され、これを前記第２処理ユニットが読み出すことにより、又は、前記第２処理ユニットにより第２データ記憶手段に書き込まれた前記第２処理ユニットでの実行結果が第１データ記憶手段に転送され、これを前記第１処理ユニットが読み出す」機能）とは、異なる新たな機能であるから、明らかに、補正前の請求項２に記載された「データ記憶手段」の機能を限定したものではない。
　
　したがって、前記補正後の請求項２は、補正前の請求項１又は補正前の請求項２に記載したいずれの発明を特定するために必要な事項を限定したものではなく、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号の特許請求の範囲の減縮（請求項に記載した発明を特定するために必要な事項を限定するものであって、その補正前の当該請求項に記載された発明とその補正後の請求項に記載された発明の産業上の利用分野及び解決しようとする課題が同一であるもの）を目的とするものとは認められない。
　なお、補正後の請求項２が、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第１号の請求項の削除、第３号の誤記の訂正、第４号の明りょうでない記載の釈明（拒絶理由通知に係る拒絶の理由に示す事項についてするものに限る。）に該当するものではないことは明らかである。
　
　以上のとおり、仮に、本件補正が、願書に最初に添付された明細書、特許請求の範囲又は図面に記載した範囲内にしたものであると仮定した場合であっても、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項の規定に違反するものであり、したがって、前記補正前の請求項１についてする補正を含む本件補正は、特許法第１５９条第１項で読み替えて準用する同法第５３条第１項の規定により却下されるべきものである。
　
２−３．独立特許要件  
　仮に、本件補正が、願書に最初に添付された明細書、特許請求の範囲又は図面に記載した範囲内にしたものであると仮定した場合であって、さらに、仮に、本件補正が、特許法第１７条の２第４項第２号の特許請求の範囲の限定的減縮（請求項に記載した発明を特定するために必要な事項を限定するものであって、その補正前の当該請求項に記載された発明とその補正後の請求項に記載された発明の利用分野及び解決しようとする課題が同一であるもの）を目的とするものであると仮定した場合に、補正後の請求項１に記載された発明（以下、「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）以下に検討する。
　
（１）本願補正発明
　前記補正前の請求項１についてする補正により、本願補正発明は、前記「１．補正の内容」の「補正後の請求項１」に記載された以下のものと認められる。
　
　「プログラムによって生成される命令列を処理するデータ処理装置であって、
　動的に実行時間が変化する命令を処理する第１処理ユニットと、
　静的に実行時間が決定する命令を、前記第１処理ユニットと独立して並列に処理する第２処理ユニットと、
　前記第１処理ユニットと第２処理ユニットで共有され、前記各処理ユニットでの命令の処理に必要なデータを保持するレジスタを有し、
　前記第１処理ユニットは、 
　前記動的に実行時間が変化する命令を取り込みデコードする第１制御部と、
　前記第１制御部から供給された命令を実行する第１実行部を有し、
　前記第２処理ユニットは、 
　前記静的に実行時間が決定する命令を取り込みデコードする第２制御部と、 
　前記第２制御部から供給された命令を実行する第２実行部を有し、
　前記第１処理ユニットにより前記レジスタに書き込まれた前記第１処理ユニットでの実行結果を前記第２処理ユニットが読み出すこと、又は前記第２処理ユニットにより前記レジスタに書き込まれた前記第２処理ユニットでの実行結果を前記第１処理ユニットが読み出すことにより、動的に実行時間が変化する命令と静的に実行時間が決定する命令との間の依存関係を伝達し、
　更に前記レジスタは、前記各処理ユニットでの命令の処理演算によって直接データの参照及び更新が可能であることを特徴とする、データ処理装置。」
　
（２）引用文献 
　原査定の拒絶の理由に引用された特開平７−２１１５５号公報（以下、「引用文献」という。）には、図面とともに次の事項が記載されている。
　 
（ア）「【０００１】
【産業上の利用分野】この発明は、例えば、グラフィックコンピュータ、特殊効果装置、ゲーム機などのコンピュータを利用した画像生成装置のように高速に画像を生成し、操作する必要がある装置に使用して好適な中央演算処理装置（以下、ＣＰＵという）に関する。」
　
（イ）「【００１８】図２は、この発明によるＣＰＵ１２を使用した画像処理システムの構成例である。このシステムでは、メインバス１１に対してＣＰＵ１２と、メインメモリ１３と、ラスタープロセッサ１４とが接続される。ジェオメトリプロセッサの機能部分は、この場合、ＣＰＵ１２に専用演算部としてマトリクス演算器１００を設けて、ＣＰＵ１２が行う。
【００１９】この例の場合、ＣＰＵ１２においては、ＣＰＵ部２２が接続される内部バス２１に対してマトリクス演算器１００が接続される。マトリクス演算器１００は、この例のポリゴンデータの座標変換などの処理のためには、ｎ×ｍ＝３×３の行列と、ｍ＝３次のベクトルとの乗算機能と、ｎ＝３次のベクトルとｎ＝３次のベクトルとの加減算機能と、ｎ＝３次のベクトルとｎ＝３次のベクトルとの項別乗算機能と、ｎ＝３次のベクトルとスカラー値との乗算機能と、スカラー値間の割算機能とを専用に実行する。
【００２０】図１は、この発明によるＣＰＵ１２の一実施例の構成を示すブロック図である。ＣＰＵ１２では、外部バスであるメインバス１１に対してバスインターフェイスユニット２４を介して内部バス２１が接続される。内部バス２１に対しては、ＣＰＵ部２２と、キャッシュメモリ２３が接続される。さらに、内部バス２１に対してマトリクス演算器１００が接続される。
【００２１】マトリクス演算器１００は、入出力レジスタ３０と、３個の積和演算回路３１、３２、３３と、割算器３４とを備えている。また、図示しなかったが、マトリクス演算器１００は、ＣＰＵ部２２からの命令を受信して解読し、レジスタや各回路に制御信号や制御クロックを供給する制御部を備える。
【００２２】３個の積和演算回路３１、３２、３３のそれぞれは、係数レジスタ４１、４２、４３と、乗算器５１、５２、５３と、加減算器６１、６２、６３と、レジスタ７１、７２、７３とからなっている。７４は、割算の際に使用されるスカラー値をストアするレジスタである。
【００２３】係数レジスタ４１、４２、４３は、乗算器５１、５２、５３に係数をそれぞれ出力すると共に、加減算器６１、６２、６３に対してレジスタ７１、７２、７３を介して係数を出力する。乗算器５１、５２、５３の出力は加減算器６１、６２、６３に供給される。加減算器６１、６２、６３の出力は、レジスタ７１、７２、７３に供給されると共に、入出力レジスタ３０に供給される。さらに、加減算器６３の出力は、割算器３４に供給される。」
　
（ウ）「【００２５】以上の構成のＣＰＵ１２においては、入出力レジスタ３０と、各係数レジスタ４１、４２、４３及びレジスタ４４は内部バス２１に接続され、外部バスを経由せずに高速に読み書きできる。また、入出力レジスタ３０は、必要なデータを積和演算回路３１、３２、３３及び割算器３４に送り、そして、演算結果を出力データとして受信し、その演算結果は、内部バス２１を介してＣＰＵ部２２に送出する。
【００２６】この場合、この発明によるＣＰＵ１２の構成は、マトリクス演算器１００に対する命令の与え方の違いにより、図３あるいは図４のような構成とすることができる。すなわち、図３の例は、マトリクス演算器１００をコプロセッサとして接続する場合の例で、マトリクス演算器１００は、インストラクションキャッシュ２３Ｉから、直接、コプロセッサ命令を受け取り、実行する。データは、データキャッシュ２３Ｄから内部バス２１のデータバス２１Ｄを介して受け取る。
【００２７】図４の例は、マトリクス演算器１００をＣＰＵ１２の内部バス２１上にメモリマップした場合の例で、この場合は、インストラクションレジスタに命令を書き込むことにより、演算が実行される。つまり、内部バス２１のアドレスバス２１Ａ及びデータバス２１Ｄにより、ＣＰＵ部２２から命令がマトリクス演算器１００に書き込まれる。
【００２８】図３及び図４の構成のいづれの場合も、外部バス１１にデータを出力することなく、演算時にＣＰＵ部２２とマトリクス演算器１００とを並列に駆動することができる。したがって、マトリクス演算器１００で演算が行われているときであっても、ＣＰＵ部２２は、内部バス２１を用いて、他の演算を並行して計算することができる。」
　
　
　（ア）の段落【０００１】における記載「この発明は、例えば、グラフィックコンピュータ、特殊効果装置、ゲーム機などのコンピュータを利用した画像生成装置のように高速に画像を生成し、操作する必要がある装置に使用して好適な中央演算処理装置（以下、ＣＰＵという）に関する。」からすると、引用文献には、画像生成装置に関する発明が記載されていると解される。
　なお、前記画像生成装置が、プログラムによって生成される命令列を処理するデータ処理装置であることは、当業者にとって自明である。
　
　（イ）の段落【００２０】における記載「図１は、この発明によるＣＰＵ１２の一実施例の構成を示すブロック図である。ＣＰＵ１２では、外部バスであるメインバス１１に対してバスインターフェイスユニット２４を介して内部バス２１が接続される。内部バス２１に対しては、ＣＰＵ部２２と、キャッシュメモリ２３が接続される。さらに、内部バス２１に対してマトリクス演算器１００が接続される。」からすると、引用文献記載の画像生成装置のＣＰＵは、ＣＰＵ部とマトリクス演算器とを有すると解される。
　そして、ＣＰＵが、命令を取り込みデコードし、デコードされた命令を実行することは、当業者にとって自明であるから、前記ＣＰＵ部は、命令を取り込みデコードする手段（以下、「ＣＰＵ部の制御部」と言う）と前記ＣＰＵ部の制御手段からデコードされた命令（すなわち、供給された命令）を実行する手段（以下、「ＣＰＵ部の実行部」と言う。）を有することは、当業者にとって自明である。
　
　また、（イ）の段落【００１９】における記載「マトリクス演算器１００は、この例のポリゴンデータの座標変換などの処理のためには、ｎ×ｍ＝３×３の行列と、ｍ＝３次のベクトルとの乗算機能と、ｎ＝３次のベクトルとｎ＝３次のベクトルとの加減算機能と、ｎ＝３次のベクトルとｎ＝３次のベクトルとの項別乗算機能と、ｎ＝３次のベクトルとスカラー値との乗算機能と、スカラー値間の割算機能とを専用に実行する。」及び（イ）の段落【００２１】における記載「マトリクス演算器１００は、入出力レジスタ３０と、３個の積和演算回路３１、３２、３３と、割算器３４とを備えている。また、図示しなかったが、マトリクス演算器１００は、ＣＰＵ部２２からの命令を受信して解読し、レジスタや各回路に制御信号や制御クロックを供給する制御部を備える。」からすると、前記マトリクス演算器は、演算命令を取り込みデコードする手段（以下、「マトリクス演算器の制御部」と言う）と前記マトリクス演算器の制御手段からデコードされた命令（すなわち、供給された命令）を実行する手段（以下、「マトリクス演算器の実行部」と言う。）を有すると解される。
　なお、前記演算命令が、静的に実行時間が決定する命令であることは、当業者に取って自明である。
　また、ＣＰＵがロード命令を実行することは、当業者にとって自明であるから、前記ＣＰＵ部は、ロード命令を実行すると解される。
　なお、前記ロード命令が、動的に実行時間が変化する命令であることは、当業者に取って自明である。
　そして、（ウ）の段落【００２８】における記載「演算時にＣＰＵ部２２とマトリクス演算器１００とを並列に駆動することができる。したがって、マトリクス演算器１００で演算が行われているときであっても、ＣＰＵ部２２は、内部バス２１を用いて、他の演算を並行して計算することができる。」からすると、前記マトリクス演算器は、演算命令（すなわち、静的に実行時間が決定する命令）を、前記ＣＰＵ部と独立して並列に処理すると解される。
　
　（イ）の段落【００２０】における記載「ＣＰＵ１２では、外部バスであるメインバス１１に対してバスインターフェイスユニット２４を介して内部バス２１が接続される。内部バス２１に対しては、ＣＰＵ部２２と、キャッシュメモリ２３が接続される。さらに、内部バス２１に対してマトリクス演算器１００が接続される。」及び（ウ）の段落【００２５】における記載「以上の構成の
ＣＰＵ１２においては
高速に読み書きできる
　そして、そうすることで、前記ＣＰＵ部と前記マトリクス演算器において、両者の依存関係に応じた命令処理の同期がとられるものと解される。
　なお、（ウ）の段落【００２５】における記載「入出力レジスタ３０は、必要なデータを積和演算回路３１、３２、３３及び割算器３４に送り…」、（ウ）の段落【００２６】における記載「データは、データキャッシュ２３Ｄから内部バス２１のデータバス２１Ｄを介して受け取る。」及び（ウ）の段落【００２７】における記載「内部バス２１のアドレスバス２１Ａ及びデータバス２１Ｄにより、ＣＰＵ部２２から命令がマトリクス演算器１００に書き込まれる。」からすると、前記マトリクス演算器の演算に必要なデータは、データキャッシュに格納されたデータであって、前記ＣＰＵ部から前記入出力レジスタに出力されると解される。ここで、データキャッシュに格納されたデータは、前記ＣＰＵ部がロード命令の実行により読み込んだデータ（すなわち、前記ＣＰＵ部の実行結果）であることは、当業者にとって自明である。
　
　したがって、引用文献には、次の発明（以下、「引用発明」という。）が記載されていると認められる。 
　 
　プログラムによって生成される命令列を処理する画像生成装置であって、
　動的に実行時間が変化する命令を処理するＣＰＵ部と、
　静的に実行時間が決定する命令を、前記ＣＰＵ部と独立して並列に処理するマトリクス演算器と、
　前記ＣＰＵ部とマトリクス演算器で共有され、前記ＣＰＵ部とマトリクス演算器での命令の処理に必要なデータを保持する入出力レジスタを有し、
　前記ＣＰＵ部は、 
　前記動的に実行時間が変化する命令を取り込みデコードするＣＰＵ部の制御部と、
　前記ＣＰＵ部の制御部から供給された命令を実行するＣＰＵ部の実行部を有し、
　前記マトリクス演算器は、 
　前記静的に実行時間が決定する命令を取り込みデコードするマトリクス演算器の制御部と、 
　前記マトリクス演算器の制御部から供給された命令を実行するマトリクス演算器の実行部を有し、
　前記ＣＰＵ部により前記入出力レジスタに出力された前記ＣＰＵ部での実行結果を前記マトリクス演算器が入力すること、又は前記マトリクス演算器により前記入出力レジスタに出力された前記マトリクス演算器での実行結果を前記ＣＰＵ部が入力することにより、前記ＣＰＵ部と前記マトリクス演算器において、両者の依存関係に応じた命令処理の同期がとられることを特徴とする、画像生成装置。
　 
（３）対比 
　ここで、本願補正発明と引用発明とを比較する。 
　引用発明の「画像生成装置」は、本願補正発明の「データ処理装置」に相当する。
　引用発明の「ＣＰＵ部」、「マトリクス演算器」、「ＣＰＵ部とマトリクス演算器での命令の処理」及び「入出力レジスタ」は、それぞれ、本願補正発明の「第１処理ユニット」、「第２処理ユニット」、「各処理ユニットでの命令の処理」及び「レジスタ」に相当する。
　引用発明の「ＣＰＵ部の制御部」、「ＣＰＵ部の実行部」、「マトリクス演算器の制御部」及び「マトリクス演算器の実行部」は、それぞれ、本願補正発明の「第１制御部」、「第１実行部」、「第２制御部」、及び「第２実行部」に相当する。
　引用発明の「出力された」及び「入力する」は、それぞれ、本願補正発明の「書き込まれた」及び「読み出す」に相当する。
　引用発明の「前記ＣＰＵ部と前記マトリクス演算器において、両者の依存関係に応じた命令処理の同期がとられる」ことは、ＣＰＵ部における動的に実行時間が変化する命令処理とマトリクス演算器における静的に実行時間が決定する命令処理との間の依存関係に応じた同期がとられることを意味するから、本願補正発明の「動的に実行時間が変化する命令と静的に実行時間が決定する命令との間の依存関係を伝達する」に相当する。
　よって、本願補正発明と引用発明とは、以下の点で一致し、また、相違している。 
　 
（一致点） 
　プログラムによって生成される命令列を処理するデータ処理装置であって、
　動的に実行時間が変化する命令を処理する第１処理ユニットと、
　静的に実行時間が決定する命令を、前記第１処理ユニットと独立して並列に処理する第２処理ユニットと、
　前記第１処理ユニットと第２処理ユニットで共有され、前記各処理ユニットでの命令の処理に必要なデータを保持するレジスタを有し、
　前記第１処理ユニットは、 
　前記動的に実行時間が変化する命令を取り込みデコードする第１制御部と、
　前記第１制御部から供給された命令を実行する第１実行部を有し、
　前記第２処理ユニットは、 
　前記静的に実行時間が決定する命令を取り込みデコードする第２制御部と、 
　前記第２制御部から供給された命令を実行する第２実行部を有し、
　前記第１処理ユニットにより前記レジスタに書き込まれた前記第１処理ユニットでの実行結果を前記第２処理ユニットが読み出すこと、又は前記第２処理ユニットにより前記レジスタに書き込まれた前記第２処理ユニットでの実行結果を前記第１処理ユニットが読み出すことにより、動的に実行時間が変化する命令と静的に実行時間が決定する命令との間の依存関係を伝達することを特徴とする、データ処理装置。
　
（相違点）
　本願補正発明の「レジスタ」は、「各処理ユニットでの命令の処理演算によって直接データの参照及び更新が可能である」のに対して、引用発明の「入出力レジスタ」はＣＰＵ部とマトリクス演算器での命令の処理演算によって直接データの参照及び更新が可能であるであるかどうか、明らかでない点。
　
（４）判断 
　相違点について検討する。
　原査定の拒絶の理由に引用された特開平９−２１２３５８号公報に、
「【００３８】　・・・（中略）・・・　図２には図１に係るマイクロプロセッサの変形例が示される。図２では ＲＩＳＣコア１０６とＶＬＩＷコア１４０のレジスタを共通に持つグローバルレジスタ型のマイクロプロセッサが示される。」、及び「【図２】」に、ロード／ストアユニットと演算ユニットとの双方が共通に持つレジスタファイルであって、ロード／ストアユニットの命令及び演算ユニットの命令により、直接データの参照及び更新が可能であるレジスタファイルが記載されているように、ロード／ストアユニットの命令及び演算ユニットの命令によって、直接データの参照及び更新が可能である、共通のレジスタファイルは当業者にとって周知の技術である。
　してみると、引用発明の「入出力レジスタ」に前記周知技術を適用することで、引用発明の「入出力レジスタ」をＣＰＵ部とマトリクス演算器での命令の処理演算によって直接データの参照及び更新が可能であるように構成することは、当業者であれば、容易に想到し得たことである。
　
　よって、上記相違点は格別のものではない。
　
　そして、本願補正発明の構成によってもたらされる効果も、当業者であれば当然に予測可能なものに過ぎず格別なものとは認められない。
　
　したがって、本願補正発明は上記引用発明、及び上記周知技術に基づいて容易に発明できたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。
　
　以上のとおり、仮に、本件補正が、願書に最初に添付された明細書、特許請求の範囲又は図面に記載した範囲内にしたものであると仮定した場合であって、さらに、仮に、本件補正が、特許法第１７条の２第４項第２号の特許請求の範囲の限定的減縮（請求項に記載した発明を特定するために必要な事項を限定するものであって、その補正前の当該請求項に記載された発明とその補正後の請求項に記載された発明の利用分野及び解決しようとする課題が同一であるもの）を目的とするものであると仮定した場合であっても、本願補正発明は、特許出願の際独立して特許を受けることができるものではないから、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項の規定により準用する特許法第１２６条第５項の規定に適合していないから、前記補正前の請求項１についてする補正を含む本件補正は、特許法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
３．むすび 
　本件補正は、「２−１．特許法第１７条の２第３項に規定する要件についての検討」で指摘したように、出願当初の明細書又は図面に記載した範囲内でしたものではないので、平成１４年法律第２４号改正附則第３条第１項によりなお従前の例とされる同法による改正前の特許法第１７条の２第３項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　また、仮に、本件補正が、願書に最初に添付された明細書、特許請求の範囲又は図面に記載した範囲内にしたものであると仮定した場合であっても、「２−２．特許法第１７条の２第４項に規定する要件についての検討」で指摘したように、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項の規定に違反するものであり、したがって、前記補正前の請求項１についてする補正を含む本件補正は、特許法第１５９条第１項で読み替えて準用する同法第５３条第１項の規定により却下されるべきものである。
　また、仮に、本件補正が、願書に最初に添付された明細書、特許請求の範囲又は図面に記載した範囲内にしたものであると仮定した場合であって、さらに、仮に、本件補正が、特許法第１７条の２第４項第２号の特許請求の範囲の限定的減縮（請求項に記載した発明を特定するために必要な事項を限定するものであって、その補正前の当該請求項に記載された発明とその補正後の請求項に記載された発明の利用分野及び解決しようとする課題が同一であるもの）を目的とするものであると仮定した場合であっても、「２−３．独立特許要件」で指摘したように、本願補正発明は、特許出願の際独立して特許を受けることができるものではないから、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項の規定により準用する特許法第１２６条第５項の規定に適合していないから、前記補正前の請求項１についてする補正を含む本件補正は、特許法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　したがって、いずれにしても、本件補正は、特許法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。 
　
第３．本願発明について
　平成１９年１１月５日付けの手続補正は上記のとおり却下されたので、本願の請求項１に係る発明（以下、同項記載の発明を「本願発明」という。）は、平成１９年８月６日付け手続補正書の特許請求の範囲の請求項１に記載された事項により特定される、以下のとおりのものである。 
　 
　「動的に実行時間が変化する命令を処理する第１処理ユニットと、
　静的に実行時間が決定する命令を、前記第１処理ユニットと独立して並列に処理する第２処理ユニットと、
　前記第１処理ユニットと第２処理ユニットで共有され、前記各処理ユニットでの命令の処理に必要なデータを保持するレジスタを有し、
　前記第１処理ユニットは、 
　前記動的に実行時間が変化する命令を取り込みデコードする第１制御部と、
　前記第１制御部から供給された命令を実行する第１実行部を有し、
　前記第２処理ユニットは、 
　前記静的に実行時間が決定する命令を取り込みデコードする第２制御部と、 
　前記第２制御部から供給された命令を実行する第２実行部を有し、
　前記第１処理ユニットにより前記レジスタに書き込まれた前記第１処理ユニットでの実行結果を前記第２処理ユニットが読み出すこと、又は前記第２処理ユニットにより前記レジスタに書き込まれた前記第２処理ユニットでの実行結果を前記第１処理ユニットが読み出すことにより、動的に実行時間が変化する命令と静的に実行時間が決定する命令との間の依存関係を伝達することを特徴とする、データ処理装置。」
　
（１）引用文献 
　原査定の拒絶の理由に引用された、引用文献およびその記載事項は、前記「第２．平成１９年１１月５日付けの手続補正についての補正却下の決定」の「２．補正の適否」の「２−３．独立特許要件」の「（２）引用文献」に記載したとおりである。
　
（２）対比・判断 
　本願発明は、前記「第２．平成１９年１１月５日付けの手続補正についての補正却下の決定」の「２．補正の適否」の「２−３．独立特許要件」の「（１）本願補正発明」に記載された本願補正発明の発明特定事項「プログラムによって生成される命令列を処理するデータ処理装置であって」、及び「更に前記レジスタは、前記各処理ユニットでの命令の処理演算によって直接データの参照及び更新が可能であること」を省いたものである。
　
　そうすると、前記「第２．平成１９年１１月５日付けの手続補正についての補正却下の決定」の「２．補正の適否」の「２−３．独立特許要件」の「（３）対比」に記載したとおり、本願発明の構成は、すべて引用文献に示されているものであって、本願発明は、引用発明と同一ということになる。
　
（３）むすび
　以上のとおり、本願の請求項１に係る発明は、その出願前日本国内又は外国において頒布された刊行物に記載された発明であるから、特許法第２９条第１項第３号に該当し、特許を受けることができない。
　よって、結論のとおり審決する。