Podtech/llm-jp-corpus-v4-ja_patent huggingface dataset:
【手続補正書】
【提出日】平成24年11月6日(2012.11.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体層を含む薄膜トランジスタであって、前記半導体層が、式（Ｉ）または（ＩＩ）から選択される半導体材料を含有する、薄膜トランジスタ。
【化１】
2010123952.tif 000001
（式中、
Ｘは、式（Ｉ）では、独立して、ＳおよびＳｅから選択され、式（ＩＩ）では、独立して、Ｓ、Ｓｅ、およびＯから選択され；
Ｒ１、Ｒ２、Ｒ３、Ｒ４、およびＲ５は、独立して、水素、アルキル、置換アルキル、アリール、置換アリール、ヘテロアリール、ハロゲン、−ＣＮ、および−ＮＯ２から選択され；
ＡｒおよびＡｒ’は、独立して、共役した２価の部分であり；
ａおよびｂは、０〜１０の整数であり；
ｎは、２以上の整数である。）
【請求項２】
式（Ｉ）または（ＩＩ）で表される化合物を含有する半導体組成物。
【化２】
2010123952.tif 000002
（式中、
Ｘは、式（Ｉ）では、独立して、ＳおよびＳｅから選択され、式（ＩＩ）では、独立して、Ｓ、Ｓｅ、およびＯから選択され；
Ｒ１、Ｒ２、Ｒ３、Ｒ４、およびＲ５は、独立して、水素、アルキル、置換アルキル、アリール、置換アリール、ヘテロアリール、ハロゲン、−ＣＮ、および−ＮＯ２から選択され；
ＡｒおよびＡｒ’は、独立して、共役した２価の部分であり；
ａおよびｂは、０〜１０の整数であり；
ｎは、２以上の整数である。）
【請求項３】
式（Ｉ）または式（ＩＩ）で表される化合物を含有する半導体組成物。
【化３】
2010123952.tif 000003
（式中、
Ｘは硫黄であり；
Ｒ１、Ｒ２、Ｒ３、Ｒ４、およびＲ５は、独立して、水素、アルキル、置換アルキル、アリール、置換アリール、ヘテロアリール、ハロゲン、−ＣＮ、および−ＮＯ２から選択され；
ＡｒおよびＡｒ’は、
【化４】
2010123952.tif 000004
であり、Ｒ’は、独立して、水素、アルキル、置換アルキル、アリール、置換アリール、ヘテロアリール、ハロゲン、−ＣＮ、および−ＮＯ２から選択され、
ａおよびｂは、それぞれ１〜５の整数であり；
ｎは、２以上の整数である。）
【請求項４】
請求項１に記載の半導体トランジスタであって、ＡｒおよびＡｒ’は、
【化４】
2010123952.tif 000005
であり、Ｒ’は、独立して、水素、アルキル、置換アルキル、アリール、置換アリール、ヘテロアリール、ハロゲン、−ＣＮ、および−ＮＯ２から選択される、半導体トランジスタ。
【請求項５】
請求項１または４に記載の半導体トランジスタであって、ａおよびｂが、それぞれ１〜５の整数である、半導体トランジスタ。
【手続補正書】
【提出日】平成24年11月6日(2012.11.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体層を含む薄膜トランジスタであって、前記半導体層が、式（Ａ）で表される半導体材料を含有する、薄膜トランジスタ。
【化１】
2010123951.tif 000001
（式中、
Ｘは、独立して、Ｓ、Ｓｅ、Ｏ、およびＮＲ６から選択され；
Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、およびＲ６は、独立して、水素、アルキル、置換アルキル、アリール、置換アリール、ヘテロアリール、ハロゲン、−ＣＮ、および−ＮＯ２から選択され；
ＡｒおよびＡｒ’は、独立して、共役した２価の部分であり；
ａおよびｂは、０〜１０の整数であり；
ｍは、０または１であり；
ｎは、２以上の整数である。）
【請求項２】
半導体層を含む薄膜トランジスタであって、前記半導体層が、式（Ｉ）、（ＩＩ）、（ＩＩＩ）、または（ＩＶ）で表される半導体材料を含有する、薄膜トランジスタ。
【化２】
2010123951.tif 000002
（式中、Ｘは、独立して、Ｓ、Ｓｅ、Ｏ、およびＮＲ６から選択され；
Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、およびＲ６は、独立して、水素、アルキル、置換アルキル、アリール、置換アリール、ヘテロアリール、ハロゲン、−ＣＮ、および−ＮＯ２から選択され；
ＡｒおよびＡｒ’は、独立して、共役した２価の部分であり；
ａおよびｂは、０〜１０の整数であり；
ｎは、２以上の整数である。）
【請求項３】
式（Ａ）で表される半導体材料を含む、半導体組成物。
【化３】
2010123951.tif 000003
（式中、Ｘは、独立して、Ｓ、Ｓｅ、Ｏ、およびＮＲ６から選択され；
Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、およびＲ６は、独立して、水素、アルキル、置換アルキル、アリール、置換アリール、ヘテロアリール、ハロゲン、−ＣＮ、および−ＮＯ２から選択され；
ＡｒおよびＡｒ’は、独立して、共役した２価の部分であり；
ａおよびｂは、０〜１０の整数であり；
ｍは、０または１であり；
ｎは、２以上の整数である。）
【請求項４】
式（Ｉ）、（ＩＩ）、（ＩＩＩ）、または（ＩＶ）で表される半導体材料を含む半導体組成物。
【化４】
2010123951.tif 000004
（式中、Ｘは、独立して、Ｓ、Ｓｅ、Ｏ、およびＮＲ６から選択され；
Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、およびＲ６は、独立して、水素、アルキル、置換アルキル、アリール、置換アリール、ヘテロアリール、ハロゲン、−ＣＮ、および−ＮＯ２から選択され；
ＡｒおよびＡｒ’は、独立して、共役した２価の部分であり；
ａおよびｂは、０〜１０の整数であり；
ｎは、２以上の整数である。）
【請求項５】
各Ｘが硫黄である、請求項１または請求項２に記載の薄膜トランジスタ。
【請求項６】
各Ｘが硫黄である、請求項３または請求項４に記載の半導体組成物。
【手続補正書】
【提出日】平成24年9月7日(2012.9.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
チタン（Ｔｉ）の酸化物を含有する低熱膨張ガラス基板を研磨剤により研磨する工程と、
前記研磨したガラス基板を、フッ酸を含む水溶液を用いて処理する工程と、
前記フッ酸を含む水溶液を用いて処理されたガラス基板を、ｐＨが４以下であり、かつフッ酸を実質的に含まない酸性溶液を用いて洗浄処理する工程と、
前記フッ酸を実質的に含まない酸性溶液を用いて洗浄処理されたガラス基板を、アルカリ性溶液を用いて洗浄処理する工程と
を備えることを特徴とするマスクブランク用基板の製造方法。
【請求項２】
前記酸性溶液は、塩酸、リン酸、シュウ酸のうちのいずれかを含むことを特徴とする請求項１に記載のマスクブランク用基板の製造方法。
【請求項３】
前記アルカリ性溶液は、ｐＨが９以上であることを特徴とする請求項１又は２に記載のマスクブランク用基板の製造方法。
【請求項４】
前記低熱膨張ガラス基板は、０±１．０×１０−７／℃の範囲内の熱膨張係数を有するＳｉＯ２−ＴｉＯ２系ガラス基板であることを特徴とする請求項１乃至３のいずれかに記載のマスクブランク用基板の製造方法。
【請求項５】
前記研磨剤は、コロイダルシリカ砥粒であることを特徴とする請求項１乃至４のいずれかに記載のマスクブランク用基板の製造方法。
【請求項６】
前記コロイダルシリカ砥粒をアルカリ水溶液中に含有させた研磨液の状態で、前記低熱膨張ガラス基板の研磨に使用されることを特徴とする請求項５に記載のマスクブランク用基板の製造方法。
【請求項７】
前記酸性溶液を用いてガラス基板を洗浄処理する工程は、前記ガラス基板を回転させながら、前記酸性溶液をノズルで吹き付けることにより行われることを特徴とする請求項１乃至６のいずれかに記載のマスクブランク用基板の製造方法。
【請求項８】
前記酸性溶液を用いてガラス基板を洗浄処理する工程は、ＭＨｚオーダーの超音波を印加した酸性溶液を使用することを特徴とする請求項７に記載のマスクブランク用基板の製造方法。
【請求項９】
請求項１乃至８のいずれかに記載の製造方法により製造したマスクブランク用基板上に、露光光を反射する多層反射膜と、露光光を吸収する吸収体膜とを形成することを特徴とする反射型マスクブランクの製造方法。
【請求項１０】
請求項９に記載の製造方法により製造した反射型マスクブランクを用い、前記吸収体膜に転写パターンを形成することを特徴とする反射型マスクの製造方法。
【請求項１１】
チタン（Ｔｉ）の酸化物を含有する低熱膨張ガラス基板に対し、基板主表面の平坦度が０．０５μｍ以下、かつ表面粗さがＲｍｓで０．１５ｎｍ以下となるように研磨を行って製造されるマスクブランク用基板であって、
基板主表面上に存在する凸状欠陥のうち、当該凸状欠陥中のチタン（Ｔｉ）含有率が、基板の平均のチタン（Ｔｉ）含有率よりも高く、かつ６０ｎｍ相当以上のものの数が１０個以下であることを特徴とするマスクブランク用基板。
【請求項１２】
前記ガラス基板は、０±１．０×１０−７／℃の範囲内の熱膨張係数を有することを特徴とする請求項１１に記載のマスクブランク用基板。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】マスクブランク用基板の製造方法、反射型マスクブランクの製造方法及び反射型マスクの製造方法  並びにマスクブランク用基板
【手続補正書】
【提出日】平成24年10月18日(2012.10.18)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ゲート電極と、ゲート絶縁層と、酸化物半導体層と、第１の導電層と、第２の導電層と、絶縁層とを有し、
前記酸化物半導体層は、前記第１の導電層と前記第２の導電層との間に位置する凹部を有し、
前記第１の導電層の端部と、前記第２の導電層の端部と、前記酸化物半導体層の前記凹部の端部とは、同じ工程で形成された傾斜を有する領域を有し、
前記絶縁層は、前記凹部及び前記傾斜を有する領域に接する領域を有し、
前記酸化物半導体層は、インジウムと、ガリウムと、亜鉛と、を含むことを特徴とする半導体装置。
【請求項２】
ゲート電極と、ゲート絶縁層と、酸化物半導体層と、第１の導電層と、第２の導電層と、絶縁層とを有し、
前記酸化物半導体層は、前記第１の導電層と前記第２の導電層との間に位置する凹部を有し、
前記第１の導電層の端部と、前記第２の導電層の端部と、前記酸化物半導体層の前記凹部の端部とは、同じ工程で形成された傾斜を有する領域を有し、
前記絶縁層は、前記凹部及び前記傾斜を有する領域に接する領域を有し、
前記第１の導電層の端部の傾斜を有する領域と、前記酸化物半導体層の前記凹部の端部の傾斜を有する領域とは、異なる傾斜角を有しており、
前記酸化物半導体層は、インジウムと、ガリウムと、亜鉛と、を含むことを特徴とする半導体装置。
【手続補正書】
【提出日】平成24年10月18日(2012.10.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
絶縁表面を有する基板上にゲート電極を形成し、
前記ゲート電極上に、ゲート絶縁層、酸化物半導体膜、及び導電膜を積層し、
前記ゲート絶縁層、前記酸化物半導体膜、及び前記導電膜上に、第１のマスク層を形成し、
前記第１のマスク層を用いて、前記酸化物半導体膜、及び前記導電膜を第１のエッチング工程によりエッチングして、酸化物半導体層及び導電層を形成し、
前記第１のマスク層をアッシングして第２のマスク層を形成し、
前記第２のマスク層を用いて、前記酸化物半導体層、及び前記導電層を第２のエッチング工程によりエッチングして、凹部を有する酸化物半導体層、ソース電極、及びドレイン電極を形成し、
前記第２のエッチング工程は、ウエットエッチングを用いて行い、
前記凹部を有する酸化物半導体層は、前記ソース電極と重なる領域及び前記ドレイン電極と重なる領域の膜厚より薄い膜厚の領域を有することを特徴とする半導体装置の作製方法。
【請求項２】
絶縁表面を有する基板上にゲート電極を形成し、
前記ゲート電極上に、ゲート絶縁層、第１の酸化物半導体膜、第２の酸化物半導体膜、及び導電膜を積層し、
前記ゲート絶縁層、前記第１の酸化物半導体膜、前記第２の酸化物半導体膜、及び前記導電膜上に、第１のマスク層を形成し、
前記第１のマスク層を用いて、前記第１の酸化物半導体膜、前記第２の酸化物半導体膜、及び前記導電膜を第１のエッチング工程によりエッチングして、第１の酸化物半導体層、第２の酸化物半導体層、及び導電層を形成し、
前記第１のマスク層をアッシングして第２のマスク層を形成し、
前記第２のマスク層を用いて、前記第１の酸化物半導体層、前記第２の酸化物半導体層、及び前記導電層を第２のエッチング工程によりエッチングして、凹部を有する酸化物半導体層、ソース電極及びドレイン電極を形成し、
前記第２のエッチング工程は、ウエットエッチングを用いて行い、
前記凹部を有する酸化物半導体層は、前記ソース電極と重なる領域及び前記ドレイン電極と重なる領域の膜厚より薄い膜厚の領域を有することを特徴とする半導体装置の作製方法。
【手続補正書】
【提出日】平成24年9月5日(2012.9.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１のトランジスタと、第２のトランジスタと、を有し、
前記第１のトランジスタは、第１のゲート電極と、前記第１のゲート電極と重なる第１の酸化物半導体層と、第１のソース電極と、第１のドレイン電極と、を有し、
前記第２のトランジスタは、第２のゲート電極と、前記第２のゲート電極の上方の第２の酸化物半導体層と、前記第２の酸化物半導体層の上方の第３のゲート電極と、第２のソース電極及と、第２のドレイン電極と、を有し、
前記第３のゲート電極は、前記第２の酸化物半導体層を間に挟んで前記第２のゲート電極と重なり、
前記第２のソース電極及び前記第２のドレイン電極は、前記第２の酸化物半導体層の下方に有し、
前記第１のトランジスタまたは前記第２のトランジスタの一方は、エンハンスメント型トランジスタとして機能させることができ、
前記第１のトランジスタまたは前記第２のトランジスタの他方は、デプレッション型トランジスタとして機能させることができることを特徴とする半導体装置。
【請求項２】
画素部と、駆動回路と、を有し、
前記駆動回路は、第１のトランジスタと、第２のトランジスタと、を有し、
前記画素部は、第３のトランジスタを有し、
前記第１のトランジスタは、第１のゲート電極と、前記第１のゲート電極と重なる第１の酸化物半導体層と、第１のソース電極と、第１のドレイン電極と、を有し、
前記第２のトランジスタは、第２のゲート電極と、前記第２のゲート電極の上方の第２の酸化物半導体層と、前記第２の酸化物半導体層の上方の第３のゲート電極と、第２のソース電極と、第２のドレイン電極と、を有し、
前記第３のゲート電極は、前記第２の酸化物半導体層を間に挟んで前記第２のゲート電極と重なり、
前記第２のソース電極及び前記第２のドレイン電極は、前記第２の酸化物半導体層の下方に有し、
前記第３のトランジスタは、第４のゲート電極と、前記第４のゲート電極と重なる第３の酸化物半導体層と、第３のソース電極と、第３のドレイン電極と、を有し、
前記第１のトランジスタまたは前記第２のトランジスタの一方は、エンハンスメント型トランジスタとして機能させることができ、
前記第１のトランジスタまたは前記第２のトランジスタの他方は、デプレッション型トランジスタとして機能させることができることを特徴とする半導体装置。
【請求項３】
請求項２において、
前記画素部は、画素電極を有し、
前記画素電極は、前記第３のトランジスタと電気的に接続され、
前記第３のゲート電極と、前記画素電極とは、同じ材料を有することを特徴とする半導体装置。
【請求項４】
請求項２において、
前記画素部は、画素電極を有し、
前記画素電極は、前記第３のトランジスタと電気的に接続され、
前記第３のゲート電極と、前記画素電極とは、異なる材料を有することを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記第２のゲート電極と前記第３のゲート電極には、同じ電位が与えられることを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項４のいずれか一において、
前記第２のゲート電極と前記第３のゲート電極には、異なる電位が与えられることを特徴とする半導体装置。
【請求項７】
請求項１乃至請求項６のいずれか一において、
前記第１のソース電極または前記第１のドレイン電極は、前記第２のソース電極または前記第２のドレイン電極と電気的に接続され、
前記第１のゲート電極は、前記第１のソース電極または前記第１のドレイン電極と電気的に接続されることを特徴とする半導体装置。
【手続補正書】
【提出日】平成24年10月15日(2012.10.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１のトランジスタと、第２のトランジスタと、を有し、
前記第１のトランジスタは、第１のゲート電極と、前記第１のゲート電極と重なる第１の酸化物半導体層と、を有し、
前記第２のトランジスタは、第２のゲート電極と、前記第２のゲート電極上に設けられた第２の酸化物半導体層と、前記第２の酸化物半導体層上に設けられ前記第２の酸化物半導体層を間に挟んで前記第２のゲート電極と重なる第３のゲート電極と、を有することを特徴とする半導体装置。
【請求項２】
請求項１において、
前記第２のトランジスタは、エンハンスメント型トランジスタとして機能させることができることを特徴とする半導体装置。
【請求項３】
請求項１または請求項２において、
前記第１のトランジスタまたは前記第２のトランジスタの一方は、エンハンスメント型トランジスタとして機能させることができ、
前記第１のトランジスタまたは前記第２のトランジスタの他方は、デプレッション型トランジスタとして機能させることができることを特徴とする半導体装置。
【請求項４】
画素部と、駆動回路と、を有し、
前記駆動回路は、第１のトランジスタと、第２のトランジスタと、を有し、
前記画素部は、第３のトランジスタを有し、
前記第１のトランジスタは、第１のゲート電極と、前記第１のゲート電極と重なる第１の酸化物半導体層と、を有し、
前記第２のトランジスタは、第２のゲート電極と、前記第２のゲート電極上に設けられた第２の酸化物半導体層と、前記第２の酸化物半導体層上に設けられ前記第２の酸化物半導体層を間に挟んで前記第２のゲート電極と重なる第３のゲート電極と、を有し、
前記第３のトランジスタは、第４のゲート電極と、前記第４のゲート電極と重なる第３の酸化物半導体層と、を有することを特徴とする半導体装置。
【請求項５】
請求項４において、
前記第２のトランジスタは、エンハンスメント型トランジスタとして機能させることができることを特徴とする半導体装置。
【請求項６】
請求項４または請求項５において、
前記第１のトランジスタまたは前記第２のトランジスタの一方は、エンハンスメント型トランジスタとして機能させることができ、
前記第１のトランジスタまたは前記第２のトランジスタの他方は、デプレッション型トランジスタとして機能させることができることを特徴とする半導体装置。
【請求項７】
請求項４乃至請求項６のいずれか一において、
前記画素部は、画素電極を有し、
前記画素電極は、前記第３のトランジスタと電気的に接続され、
前記第３のゲート電極と、前記画素電極とは、同じ材料を用いて形成されることを特徴とする半導体装置。
【請求項８】
請求項４乃至請求項６のいずれか一において、
前記画素部は、画素電極を有し、
前記画素電極は、前記第３のトランジスタと電気的に接続され、
前記第３のゲート電極と、前記画素電極とは、異なる材料を用いて形成されることを特徴とする半導体装置。
【請求項９】
請求項１乃至請求項８のいずれか一において、
前記第１の酸化物半導体層及び前記第２の酸化物半導体層は、インジウム、ガリウム、亜鉛から選ばれる少なくとも一を含むことを特徴とする半導体装置。
【請求項１０】
請求項４乃至請求項８のいずれか一において、
前記第１の酸化物半導体層、前記第２の酸化物半導体層及び前記第３の酸化物半導体層は、インジウム、ガリウム、亜鉛から選ばれる少なくとも一を含むことを特徴とする半導体装置。
【請求項１１】
請求項１乃至請求項１０のいずれか一において、
前記第１のトランジスタのソースまたはドレインは、前記第２のトランジスタのソースまたはドレインと電気的に接続され、
前記第１のゲート電極は、前記第１のトランジスタのソースまたはドレインと電気的に接続されることを特徴とする半導体装置。
【請求項１２】
請求項１乃至請求項１１のいずれか一において、
前記第２の酸化物半導体層は、第１の領域と、第２の領域とを有し、
前記第２の領域は、前記第２のトランジスタのソース電極またはドレイン電極と重なり、
前記第１の領域は、前記第２の領域よりも膜厚が薄いことを特徴とする半導体装置。
【請求項１３】
請求項１乃至請求項１１のいずれか一において、
前記第２の酸化物半導体層は、第１の領域と、第２の領域とを有し、第１の絶縁層を介して前記第２のゲート電極と重なり、且つ第２の絶縁層を介して前記第３のゲート電極と重なり、
前記第２の領域は、前記第２のトランジスタのソース電極またはドレイン電極と重なり、
前記第１の領域は、前記第２の領域よりも膜厚が薄く、前記第２の絶縁層と接することを特徴とする半導体装置。
【請求項１４】
請求項１乃至請求項１３のいずれか一において、
前記第２のゲート電極と前記第３のゲート電極には、同じ電位が与えられることを特徴とする半導体装置。
【請求項１５】
請求項１乃至請求項１３のいずれか一において、
前記第２のゲート電極と前記第３のゲート電極には、異なる電位が与えられることを特徴とする半導体装置。
【請求項１６】
請求項１乃至請求項１５のいずれか一において、
前記第１のトランジスタと前記第２のトランジスタを含むインバータ回路を有することを特徴とする半導体装置。
【請求項１７】
請求項１乃至請求項１６のいずれか一に記載の前記半導体装置を用いた表示装置。
【請求項１８】
請求項１乃至請求項１６のいずれか一に記載の前記半導体装置を用いたモジュール。
【請求項１９】
請求項１乃至請求項１６のいずれか一に記載の前記半導体装置を用いた電子機器。
【手続補正書】
【提出日】平成24年9月20日(2012.9.20)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】ＳＯＩ基板の作製方法
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
単結晶半導体基板に水素を添加することにより、前記単結晶半導体基板の表面から所定の深さの領域に脆化領域を形成し、
前記単結晶半導体基板とベース基板とを絶縁層を介して貼り合わせ、
前記単結晶半導体基板を加熱し、前記脆化領域を境として分離することにより、前記ベース基板上に前記絶縁層を介して半導体層を形成し、
前記半導体層の表面にレーザー光を照射して前記半導体層の少なくとも表層部を溶融させる半導体装置の作製方法であって、
前記レーザー光を照射する際に窒素と酸素を前記半導体層に添加して、前記半導体層中の窒素の濃度を５×１０１５ａｔｏｍｓ／ｃｍ３以上とし、かつ、前記半導体層中に酸素の濃度が２×１０１８ａｔｏｍｓ／ｃｍ３以上となる領域を形成することを特徴とするＳＯＩ基板の作製方法。
【請求項２】
単結晶半導体基板に水素を添加することにより、前記単結晶半導体基板の表面から所定の深さの領域に脆化領域を形成し、
前記単結晶半導体基板とベース基板とを絶縁層を介して貼り合わせ、
前記単結晶半導体基板を加熱し、前記脆化領域を境として分離することにより、前記ベース基板上に前記絶縁層を介して半導体層を形成し、
前記半導体層の表面にレーザー光を照射して前記半導体層の少なくとも表層部を溶融させる半導体装置の作製方法であって、
前記レーザー光を照射する際に窒素を前記半導体層に添加して、前記半導体層中の窒素の濃度を５×１０１５ａｔｏｍｓ／ｃｍ３以上とすることを特徴とするＳＯＩ基板の作製方法。
【請求項３】
単結晶半導体基板に水素を添加することにより、前記単結晶半導体基板の表面から所定の深さの領域に脆化領域を形成し、
前記単結晶半導体基板とベース基板とを絶縁層を介して貼り合わせ、
前記単結晶半導体基板を加熱し、前記脆化領域を境として分離することにより、前記ベース基板上に前記絶縁層を介して半導体層を形成し、
前記半導体層の表面にレーザー光を照射して前記半導体層の少なくとも表層部を溶融させる半導体装置の作製方法であって、
前記レーザー光を照射する際に酸素を前記半導体層に添加して、前記半導体層に酸素の濃度が２×１０１８ａｔｏｍｓ／ｃｍ３以上となる領域を形成することを特徴とするＳＯＩ基板の作製方法。
【請求項４】
請求項１乃至３のいずれか一において、
前記レーザー光を照射する際にさらに炭素を前記半導体層に添加し、前記半導体層中の炭素の濃度を１×１０１７ａｔｏｍｓ／ｃｍ３以上とすることを特徴とするＳＯＩ基板の作製方法。
【請求項５】
請求項１乃至４のいずれか一において、
前記水素を添加すると同時に、窒素、酸素、又は炭素の少なくともいずれか一を前記単結晶半導体基板に添加することを特徴とするＳＯＩ基板の作製方法。
【請求項６】
請求項１乃至５のいずれか一において、
前記半導体層に向かって窒素、酸素、又は炭素の少なくともいずれか一を含むガスを吹き付けながら、前記半導体層の表面に前記レーザー光を照射することを特徴とするＳＯＩ基板の作製方法。
【請求項７】
請求項１乃至６のいずれか一において、
前記半導体層の表面にレーザー光を照射する前に、前記半導体層上に窒化シリコン膜、酸化シリコン膜、酸化窒化シリコン膜又は窒化酸化シリコン膜を形成することを特徴とするＳＯＩ基板の作製方法。
【手続補正書】
【提出日】平成23年11月18日(2011.11.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ビアホールに充填された導電性ペーストにより形成された複数の第１のビアを有する絶縁層と前記絶縁層上に形成された配線パターンとを備えたコア基板と、
前記コア基板の表層に形成されたビルドアップ層と、
前記ビルドアップ層の表層に形成された配線パターンと、
前記ビルドアップ層に形成された第２のビアとを備え、
前記導電性ペーストは粒径範囲が異なる導電性粒子と熱硬化性樹脂を主成分とするバインダーとからなり、
前記複数の第１のビアの少なくとも１つはその直上に前記第２のビアが形成され、
前記第１のビアと前記第２のビアとの接触界面は、前記導電性ペースト中のバインダーを介することなく接続されていることを特徴とするプリント配線板。
【請求項２】
前記第１のビアと前記第２のビアとの接触界面は、前記第２のビアと導電性ペースト中の導電性粒子とが接触していることを特徴とする請求項１に記載のプリント配線板。
【請求項３】
前記第１のビアと前記第２のビアとの接触界面は凹凸を有し、前記凹凸面は導電性ペーストの導電性粒子の形状に起因して界面形状が形成されたものであることを特徴とする請求項２に記載のプリント配線板。
【請求項４】
粒径範囲が異なる導電性粒子は、少なくとも０．２〜１０μｍの粒径範囲の導電性粒子と０．６〜２０μｍの粒径範囲の導電性粒子で構成されていることを特徴とする請求項１に記載のプリント配線板。
【請求項５】
コア基板の絶縁層上に形成された配線パターンは、前記第１のビア上の領域を除いて前記絶縁層に形成されたものであることを特徴とする請求項１に記載のプリント配線板。
【請求項６】
前記第１のビア上の領域は、前記ビアの中心を含みかつ前記第１のビアの直径の１／２以上の領域であることを特徴とする請求項５に記載のプリント配線板。
【請求項７】
絶縁層にビアホールを形成する工程と、
前記ビアホール内に導電性ペーストを充填した第１のビアを形成する工程と、
前記第１のビア上の領域を除いて前記絶縁層に配線パターンを形成して表面が露出した第１のビアを有するコア基板を準備する工程と、
前記配線パターンを含む前記コア基板上にビルドアップ層を積層する工程と、
前記ビルドアップ層に前記第１のビア直上を含めてビアホールを形成する工程と、
前記ビルドアップ層のビアホールに第２のビアを形成する工程と、
前記ビルドアップ層の表層に配線パターンを形成する工程とを備え、
前記導電性ペーストは粒径範囲が異なる導電性粒子と熱硬化性樹脂を主成分とするバインダーとからなり、
前記第１のビアの表面は、前記コア基板を準備する工程あるいは前記ビルドアップ層にビアホールを形成する工程において前記導電性ペースト中のバインダーが除去されることを特徴とするプリント配線板の製造方法。
【請求項８】
粒径範囲が異なる導電性粒子は、少なくとも０．２〜１０μｍの粒径範囲の導電性粒子と０．６〜２０μｍの粒径範囲の導電性粒子で構成されていることを特徴とする請求項７に記載のプリント配線板の製造方法。
【請求項９】
前記導電性ペースト中のバインダーが除去されると同時に一部の導電性粒子も除去されるものであって、０．２〜１０μｍの粒径範囲の導電性粒子は０．６〜２０μｍの粒径範囲の導電性粒子よりも多く除去されることを特徴とする請求項７に記載のプリント配線板の製造方法。
【請求項１０】
前記ビルドアップ層の前記第１のビア直上を含めてビアホールを形成する工程は、前記ビアホール内および第１のビアの表面を酸化剤で処理する工程を含むことを特徴とする請求項７に記載のプリント配線板の製造方法。
【手続補正書】
【提出日】平成24年10月19日(2012.10.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
重ね合わされる二つの基板を位置合わせするアライメント装置であって、
前記二つの基板の一方を保持する第一のステージと、
前記二つの基板の他方を保持し、移動可能な第二のステージと、
前記第二のステージを駆動する駆動部と、
前記駆動部により前記第二のステージと共に移動し、前記一方の基板を観察する観察部と、
前記駆動部により前記第二のステージと共に移動し、前記観察部の観察対象領域を照明する照明光を発生する光源を有する照明部と、
を備えるアライメント装置。
【請求項２】
前記観察部及び前記照明部は、それぞれ前記第二のステージに設けられている請求項１に記載のアライメント装置。
【請求項３】
前記照明部から発生する熱を放出するための放熱手段を備える請求項１または２に記載のアライメント装置。
【請求項４】
前記放熱手段は、
前記光源に接して配された放熱器と、
前記放熱器の少なくとも一部を収容し、内部に冷媒を流通させる放熱器ケースと
を有する請求項３に記載のアライメント装置。
【請求項５】
前記照明部は、
前記光源の出射光を前記観察部に導く光導波路と、
前記光源から前記光導波路まで前記出射光を導く光学系と
前記光源、前記光学系および前記放熱器ケースの周囲を覆う外ケースと
を有し、前記放熱手段は、前記放熱器ケースとは別系統で前記外ケースに冷媒を流通させる
請求項４に記載のアライメント装置。
【請求項６】
前記放熱手段は、前記外ケースに設けられ、前記光源から前記光導波路までの前記照明光の光路に前記冷媒を供給する冷媒供給口を有する請求項５に記載のアライメント装置。
【請求項７】
前記冷媒供給口は、前記光導波路と前記光学系との間に前記冷媒を供給するように開放する請求項６に記載のアライメント装置。
【請求項８】
前記冷媒は、前記駆動部に供給される流体であり、前記流体の流路が前記放熱器ケースおよび前記外ケースに接続されている請求項５から７までのいずれか一項に記載のアライメント装置。
【請求項９】
前記流体は加圧空気である請求項８に記載のアライメント装置。
【請求項１０】
前記照明部は、前記観察部が前記基板を撮像する期間に前記光源を点灯し、前記観察部が前記基板を撮像していない期間に前記光源を消灯する制御部を更に備える請求項１から請求項９までのいずれか一項に記載のアライメント装置。
【請求項１１】
前記光源は発光ダイオードを含む請求項１から１０のいずれか一項に記載のアライメント装置。
【請求項１２】
請求項１から請求項１１までのいずれか一項に記載のアライメント装置を備え、前記アライメント装置により位置合わせされた前記二つの基板を接合する基板接合装置。
【請求項１３】
請求項１から請求項１１までのいずれか一項に記載のアライメント装置を用いて二つの基板を位置合わせする位置合わせ工程と、
前記位置合わせ工程で位置合わせされた前記二つの基板を互いに接合する接合工程と
を含む積層型半導体装置の製造方法。
【請求項１４】
基板を保持する保持部と、
前記保持部に保持された基板を観察する観察部と、
前記観察部の観察対象領域を照明する照明部と、
前記照明部及び前記観察部を移動させる駆動部と、
前記照明部の熱を放出するための放熱手段と、
を備える観察装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】アライメント装置、基板接合装置、積層型半導体装置の製造方法および観察装置
【手続補正書】
【提出日】平成24年6月21日(2012.6.21)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
シースルー・ディスプレイ上で現実世界の対象物の位置をマークする方法であって、
イメージング・デバイスを用いて現実世界の対象物の画像を取り込むステップと、
前記対象物に対するビューイング・アングルを決定するステップ（６０２）と、
前記対象物までの距離を決定するステップ（６０４）と、
前記対象物に対する前記ビューイング・アングル及び前記対象物までの前記距離に基づいて前記対象物の現実世界の位置を計算するステップ（６０８）と、
前記対象物の前記現実世界の位置に対応する前記シースルー・ディスプレイ上の位置を決定するステップ（４０６及び４０８）と、
前記シースルー・ディスプレイ上で前記現実世界の対象物に対応する前記位置にマークを表示するステップ（４１０）と
を備える方法。
【請求項２】
シースルー・ディスプレイ上で現実世界の対象物の位置をマークするシステムであって、
プロセッサ（１０６）と、
前記プロセッサと通信可能に結合されるシースルー・ディスプレイ（１０４）と、
前記プロセッサと通信可能に結合されるイメージング・デバイス（１０２）と、
前記プロセッサと通信可能に結合される距離測定デバイス（１１０）と
を備え、
前記イメージング・デバイスが、
前記イメージング・デバイスを用いて現実世界の対象物の画像を取り込む
ように構成され、
前記プロセッサが、
前記対象物に対するビューイング・アングルを決定し、
前記対象物までの距離を決定し、
前記対象物に対する前記ビューイング・アングル及び前記対象物までの前記距離に基づいて前記対象物の現実世界の位置を計算し、
前記対象物の前記現実世界の位置に対応する前記シースルー・ディスプレイ上の位置を決定し、
前記シースルー・ディスプレイ上の前記現実世界の対象物に対応する前記位置にマークを表示する
ように構成される、
システム。
【請求項３】
処理装置（１０６）と、
前記処理装置と結合されるレーザー（１１０）であって、前記レーザーからのレーザー・ビームを特定の方向へ向けることができるようにステアリング可能である、レーザー（１１０）と、
前記処理装置と結合されるイメージング・デバイス（１０２）と、
を備える装置であって、
前記処理部が、
イメージング・デバイスの視野内の点を識別し、
前記イメージング・デバイスの前記視野内の前記点の位置に基づいて、前記イメージング・デバイスと前記イメージング・デバイスの前記視野内の前記点との間での向きを決定し、
決定された前記向きを前記レーザーに伝え、
前記レーザーからの情報に基づいて、前記レーザーから前記の決定された向きに位置する対象物までの距離を決定する
ように構成される、
装置。
【手続補正書】
【提出日】平成23年11月17日(2011.11.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
表面に、互いに離間して設けられたソースまたはドレインとなる拡散領域を有する半導
体基板と、
前記拡散領域の間の前記半導体基板の表面に、電荷蓄積絶縁膜を有する第１の絶縁膜が配
設され、前記第１の絶縁膜の上に接して、不純物がドープされたシリコン及び金属系導電
性材料から選択される材料が配置された第１のゲート電極を備えたメモリセルトランジス
タと、
前記拡散領域の間の前記半導体基板の表面に、第２の絶縁膜が配設され、前記第２の絶縁
膜の上に接して、前記第１の絶縁膜に接する前記第１のゲート電極の材料とは異なる材料
であって、前記不純物がドープされたシリコン及び前記金属系導電性材料から選択される
材料が配置された第２のゲート電極を備えた選択トランジスタと、
を具備していることを特徴とする不揮発性半導体記憶装置。
【請求項２】
前記第１の絶縁膜に接する前記第１のゲート電極は、金属窒化膜であり、前記第２の絶
縁膜に接する前記第２のゲート電極は、不純物ドープがドープされたシリコンであること
を特徴とする請求項１に記載の不揮発性半導体記憶装置。
【請求項３】
前記第１の絶縁膜に接する前記第１のゲート電極は、不純物ドープがドープされたシリ
コンであり、前記第２の絶縁膜に接する前記第２のゲート電極は、金属窒化膜であること
を特徴とする請求項１に記載の不揮発性半導体記憶装置。
【請求項４】
前記第１の絶縁膜に接する前記第１のゲート電極は、金属窒化膜であり、前記第２の絶
縁膜に接する前記第２のゲート電極は、金属膜であることを特徴とする請求項１に記載の
不揮発性半導体記憶装置。
【請求項５】
表面に、互いに離間して設けられたソースまたはドレインとなる拡散領域を有する半導
体基板と、
前記拡散領域の間の前記半導体基板の表面に、電荷蓄積絶縁膜を有する第１の絶縁膜が配
設され、前記第１の絶縁膜の上に接して、第１の幅を有するシリサイドが配置された第１
のゲート電極を備えたメモリセルトランジスタと、
前記拡散領域の間の前記半導体基板の表面に、第２の絶縁膜が配設され、前記第２の絶縁
膜の上に接して、順に、第１の幅より大きい第２の幅を有する不純物がドープされたシリ
コン及び前記シリサイドが配置された第２のゲート電極を備えた選択トランジスタと、
を具備していることを特徴とする不揮発性半導体記憶装置。
【手続補正書】
【提出日】平成23年11月17日(2011.11.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
回転する基板の表面と裏面に液体を供給して前記基板を処理する基板処理装置であって、
前記基板の裏面に対して揺動させながら前記液体を供給する揺動ノズル装置と、
複数の種類の前記液体を前記基板の裏面に対して供給する液体供給ノズル装置と、を備え、
前記液体供給ノズル装置は、
前記基板の裏面に対面して配置される円板を有し、前記円板には、複数の種類の前記液体を吐出すための複数のノズルが形成されており、
前記複数のノズルは、前記円板の中心軸を中心とする直径の異なる複数の円周方向に配列されていることを特徴とする基板処理装置。
【請求項２】
前記液体を吐出す複数の前記ノズルは、前記円板の同じ前記円周方向に配列されていることを特徴とする請求項１記載の基板処理装置。
【請求項３】
前記揺動ノズル装置は、
前記基板の裏面に前記液体を吐出す揺動ノズルと、
前記揺動ノズルを前記基板の裏面に対して揺動させる駆動部と、を有することを特徴とする請求項１または請求項２に記載の基板処理装置。
【請求項４】
前記基板の裏面外周側の前記円周方向の前記ノズルから、前記基板の内周側の前記ノズルに順番に供給されることを特徴とする請求項１に記載の基板処理装置。
【請求項５】
前記液体は、前記基板の表面に対して液体を供給する上部ノズルを有することを特徴とする請求項１〜請求項４のいずれか１つの項に記載の基板処理装置。
【請求項６】
回転する基板の表面と裏面に液体を供給して前記基板を処理する基板処理方法であって、
揺動ノズル装置は、前記基板の裏面に対して揺動させながら前記液体を供給し、
液体供給ノズル装置は、前記基板の裏面に対面して配置される円板を有し、前記円板には、複数の種類の前記液体を吐出すための複数のノズルが形成されており、前記複数のノズルは、前記円板の円周方向に配列され、前記液体供給ノズル装置は、複数の種類の前記液体を前記基板の裏面に対して供給することを特徴とする基板処理方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
本発明の基板処理装置は、回転する基板の表面と裏面に液体を供給して前記基板を処理する基板処理装置であって、前記基板の裏面に対して揺動させながら前記液体を供給する揺動ノズル装置と、複数の種類の前記液体を前記基板の裏面に対して供給する液体供給ノズル装置と、を備え、前記液体供給ノズル装置は、前記の裏面に対面して配置される円板を有し、前記円板には、複数の種類の前記液体を吐出すための複数のノズルが形成されており、前記複数のノズルは、前記円板の円周方向に等間隔で配列され、前記液体供給ノズル装置は、複数の種類の前記液体を前記基板の裏面に対して供給することを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
本発明の基板処理方法は、回転する基板の表面と裏面に液体を供給して前記基板を処理する基板処理方法であって、揺動ノズル装置は、前記基板の裏面に対して揺動させながら前記液体を供給し、液体供給ノズル装置は、前記基板の裏面に対面して配置される円板を有し、前記円板には、複数の種類の前記液体を吐出すための複数ノズルが形成されており、前記複数ノズルは、前記円板の円周方向に等間隔で配列され、前記液体供給ノズル装置は、複数の種類の前記液体を前記基板の裏面に対して供給することを特徴とする。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正の内容】
【００５１】
本発明の基板処理方法は、回転する基板の表面と裏面に液体を供給して前記基板を処理する基板処理方法であって、揺動ノズル装置は、前記基板の裏面に対して揺動させながら前記液体を供給し、液体供給ノズル装置は、前記基板の裏面に対面して配置される円板を有し、前記円板には、複数の種類の前記液体を吐出すための複数のノズルが形成されており、前記複数ノズルは、前記円板の円周方向に配列され、前記液体供給ノズル装置は、複数の種類の前記液体を前記基板の裏面に対して供給することを特徴とする。これにより、基板の裏面の内周部から外周部の周縁部分に至る領域に対して均一に処理することが出来る。
【手続補正書】
【提出日】平成23年11月24日(2011.11.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
二つのウエハを位置合わせするアライメント工程と、
二つのウエハを加圧加熱して接合する加圧加熱工程と、
前記アライメント工程および前記加圧加熱工程の少なくとも一方の工程で前記二つのウエハの少なくとも一方に生じた亀裂の有無を検出する検出工程と
を含む半導体装置の製造方法。
【請求項２】
前記検出工程は、前記アライメント工程の実施後に実施される請求項１に記載の半導体装置の製造方法。
【請求項３】
前記検出工程は、前記加圧加熱工程の実施後に実施される請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記アライメント工程では、前記位置合わせした前記二つのウエハを互いに重ね合わせる請求項１から３のいずれか一項に記載の半導体装置の製造方法。
【請求項５】
スクライブラインにより区画された複数のダイを前記ウエハに形成するダイ形成工程と、
前記複数のダイが形成された状態で、前記スクライブラインに沿って複数の区画に亘って延びる損傷試験用の信号線路を形成する信号線路形成工程と
をさらに備え、
前記検出工程では、重ね合わされた前記二つのウエハに形成された前記信号線路における信号の導通の状態を検査する請求項１から４のいずれか一項に記載の半導体装置の製造方法。
【請求項６】
前記検出工程では、前記信号線路における信号の導通の有無を検出する請求項５に記載の半導体装置の製造方法。
【請求項７】
前記検出工程では、重ね合わされた前記二つのウエハに形成された前記信号線路の電気抵抗を測定する請求項５または６に記載の半導体装置の製造方法。
【請求項８】
前記検出工程で前記二つのウエハの少なくとも一方に亀裂が発生していることが検出された場合、少なくとも亀裂が生じた前記ウエハを不良ウエハ用のウエハラックに搬送する請求項１から７のいずれか一項に記載の半導体装置の製造方法。
【請求項９】
前記検出工程は、前記アライメント工程の後であって前記加圧加熱工程の前に実施され、前記検出工程で前記二つのウエハの少なくとも一方に亀裂が発生していることが検出された場合、少なくとも亀裂が生じた前記ウエハを製造工程から取り除く請求項１から８のいずれか一項に記載の半導体装置の製造方法。
【請求項１０】
二つのウエハを位置合わせるアライメント部と、
二つのウエハを加圧加熱して接合する加圧加熱部と、
前記アライメント部および前記加圧加熱部の少なくとも一方で前記二つのウエハに生じた亀裂の有無を検出する検出部と、
を備える半導体装置の製造装置。
【請求項１１】
前記検出部は、前記アライメント部による位置合わせ後に、前記亀裂の有無を検出する請求項１０に記載の半導体装置の製造装置。
【請求項１２】
前記検出部は、前記加圧加熱部による加圧加熱処理の実施後に、前記亀裂の有無を検出する請求項１０または１１に記載の半導体装置の製造装置。
【請求項１３】
前記アライメント部は、前記位置合わせした前記二つのウエハを互いに重ね合わせる請求項１０から１１のいずれか一項に記載の半導体装置の製造装置。
【請求項１４】
スクライブラインにより区画された複数のダイを前記ウエハに形成するダイ形成部と、
前記複数のダイが形成された状態で、前記スクライブラインに沿って複数の区画に亘って延びる損傷試験用の信号線路を形成する信号線路形成部と
をさらに備え、
前記検出部は、重ね合わされた前記二つのウエハに形成された前記信号線路における信号の導通の状態を検査する請求項１０から１２のいずれか一項に記載の半導体装置の製造装置。
【請求項１５】
前記検出部は、前記信号線路における信号の導通の有無を検出する請求項１４に記載の半導体装置の製造装置。
【請求項１６】
前記検出部は、前記信号線路の電気抵抗を測定する請求項１４または１５に記載の半導体装置の製造装置。
【請求項１７】
前記検出部で前記二つのウエハの少なくとも一方に亀裂が発生していることが検出された場合、少なくとも亀裂が生じた前記ウエハを不良ウエハ用のウエハラックに搬送する搬送部を備える請求項１０から１６のいずれか一項に記載の半導体装置の製造装置。
【請求項１８】
前記検出部は、前記アライメント部による位置合わせ後であって前記加圧加熱部による加熱加圧前に前記亀裂の有無を検出し、前記検出部により前記二つのウエハの少なくとも一方に亀裂が発生していることが検出された場合、少なくとも亀裂が生じた前記ウエハは製造工程から取り除かれる請求項１０から１７のいずれか一項に記載の半導体装置の製造装置。
【請求項１９】
スクライブラインにより区画された複数のダイが形成されるウエハであって、
前記複数のダイが形成された状態で、前記スクライブラインに沿って複数の区画に亘って延びる損傷試験用の信号線路が形成されているウエハ。
【請求項２０】
前記信号線路が、前記複数のダイが形成された状態で、区画の間をぬって蛇行しながら延びる請求項１９に記載のウエハ。
【請求項２１】
前記信号線路が、前記複数のダイが形成された状態で、複数の区画を有する区画群毎に配される請求項１９または２０に記載のウエハ。
【請求項２２】
前記信号線路が、前記複数のダイが形成された状態で、最外周の区画における周縁部に沿って延びる請求項１９から２１のいずれか一項に記載のウエハ。
【請求項２３】
複数のダイが形成されるウエハであって、
板面の周縁部に沿って延びる損傷試験用の信号線路が形成されているウエハ。
【手続補正書】
【提出日】平成24年10月19日(2012.10.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電子素子が形成された素子領域を有する第１半導体装置と、
前記第１半導体装置に積層され、前記素子領域の作動を制御する制御回路が形成された第２半導体装置と、
前記第１半導体装置及び前記第２半導体装置の少なくとも一方に形成され、前記素子領域と前記制御回路とを互いに電気的に結合する貫通結合部と、
を備える積層半導体装置。
【請求項２】
前記貫通結合部は、前記素子領域から前記第１半導体装置の内部を前記第２半導体装置に向けて伸び、前記第２半導体装置は、前記貫通結合部に接続される外部接続部を有し、前記外部接続部および前記貫通結合部を介して前記第１半導体装置の前記素子領域の作動を制御する請求項１に記載の積層半導体装置。
【請求項３】
前記第１半導体装置は、
単結晶シリコンのベース部と、
前記ベース部の上の絶縁層と、
前記絶縁層の上の単結晶シリコン層と、
前記単結晶シリコン層に形成され前記絶縁層に達する分離溝構造とを有し、
前記素子領域は、前記分離溝構造で囲まれた前記単結晶シリコン層の領域であり、
前記貫通結合部は、少なくとも前記ベース部および前記絶縁層を貫通し、前記素子領域に電気的に結合する請求項２に記載の積層半導体装置。
【請求項４】
前記貫通結合部と前記素子領域とは、直接および中間層の少なくとも一方を介して接触する請求項１から３のいずれか一項に記載の積層半導体装置。
【請求項５】
前記第１半導体装置は、前記電子素子を構成する部材および前記電子素子より後に形成される部材の少なくとも一方と同一の工程で形成される配線を有し、
前記貫通結合部と前記素子領域とは、前記配線を介して接触する請求項１から４のいずれか一項に記載の積層半導体装置。
【請求項６】
前記貫通結合部は、前記電子素子の形成前に形成され、高濃度に不純物がドープされた半導体を含む請求項１から５の何れか一項に記載の積層半導体装置。
【請求項７】
前記貫通結合部は、前記電子素子の形成後に形成され、金属を含む請求項１から６の何れか一項に記載の積層半導体装置。
【請求項８】
前記素子領域に形成された前記電子素子は、トランジスタである請求項１から７のいずれか一項に記載の積層半導体装置。
【請求項９】
電子素子が形成された素子領域を有する第１半導体装置を準備する段階と、
前記素子領域の作動を制御する制御回路が形成された第２半導体装置を準備する段階と、
前記第１半導体装置と前記第２半導体装置とを互いに積層する段階と、
前記第１半導体装置及び前記第２半導体装置の少なくとも一方に、前記素子領域と前記制御回路とを互いに電気的に結合する貫通結合部を形成する段階とを有する積層半導体装置の製造方法。
【請求項１０】
前記第１半導体装置を準備する段階は、
前記素子領域から前記第１半導体装置の内部を前記第２半導体装置に向けて伸びるように前記貫通結合部を形成する段階を有し、
前記第２半導体装置を準備する段階は、前記貫通結合部に接続される外部接続部を前記第２半導体装置に形成する段階を有し、
前記積層する段階では、前記第２半導体装置の前記外部接続部と前記貫通結合部とが接触するよう、前記第１半導体装置と前記第２半導体装置とを積層する請求項９に記載の積層半導体装置の製造方法。
【請求項１１】
前記第１半導体装置を準備する段階は、
単結晶シリコンのベース部、前記ベース部の上の絶縁層、および、前記絶縁層の上の単結晶シリコン層を有するＳＯＩ基板を準備する段階と、
前記単結晶シリコン層に前記絶縁層に達する分離溝構造を形成して、前記単結晶シリコン層の前記素子領域を画定する段階とを有する請求項９または１０に記載の積層半導体装置の製造方法。
【請求項１２】
前記第１半導体装置を準備する段階は、
少なくとも前記ベース部および前記絶縁層を貫通し、前記素子領域に電気的に結合するように、前記貫通結合部を形成する段階を有する請求項１１に記載の積層半導体装置の製造方法。
【請求項１３】
前記第１半導体装置を準備する段階は、
少なくとも前記ベース部および前記絶縁層を貫通することとなる孔を形成する段階と、
前記孔に金属を埋め込む段階と、
前記電子素子が形成されていない側の前記ベース部を薄化して前記金属を露出させ、前記貫通結合部を形成する段階とを有する請求項１２に記載の積層半導体装置の製造方法。
【請求項１４】
前記素子領域を画定する段階は、前記孔に形成した金属が直接および中間層の少なくとも一方を介して前記素子領域に接触するよう、前記素子領域を画定する請求項１３に記載の積層半導体装置の製造方法。
【請求項１５】
前記素子領域と前記孔に形成した金属とを電気的に結合する配線を形成する工程を更に有する請求項１３に記載の積層半導体装置の製造方法。
【請求項１６】
前記電子素子を構成する部材の形成工程において、前記素子領域と前記孔に形成した金属とを電気的に結合する配線を同時に形成する請求項１３に記載の積層半導体装置の製造方法。
【請求項１７】
前記第１半導体装置を準備する段階は、
少なくとも前記ベース部および前記絶縁層を貫通し、前記素子領域に電気的に結合する、不純物が高濃度にドープされた半導体の前記貫通結合部を形成する段階を有する請求項１１に記載の積層半導体装置の製造方法。
【請求項１８】
前記貫通結合部を形成する段階において、前記貫通結合部が直接および中間層の少なくとも一方を介して前記素子領域に接触するよう、前記貫通結合部を形成する請求項１６に記載の積層半導体装置の製造方法。
【請求項１９】
前記素子領域と前記貫通結合部とを電気的に結合する配線を形成する工程を更に有する請求項１７に記載の積層半導体装置の製造方法。
【請求項２０】
前記電子素子を構成する部材の形成工程において配線を同時に形成する請求項１７に記載の積層半導体装置の製造方法。
【請求項２１】
前記第１半導体装置を準備する段階は、
前記素子領域に前記電子素子としてトランジスタを形成する段階を有する請求項９から２０のいずれか一項に記載の積層半導体装置の製造方法。