【事件の表示】
　特願２００１−　８３９３８「光空洞からなる物品」拒絶査定不服審判事件〔平成１３年１０月２６日出願公開、特開２００１−２９６４８３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成１３年３月２３日（パリ条約による優先権主張　２０００年３月２５日、米国）に特許出願したものであって、平成１４年７月１６日、平成１７年９月２６日及び平成１８年１２月２１日に手続補正がなされたが、平成１９年２月２８日付けで拒絶査定がなされ、これに対し、同年６月４日に拒絶査定不服審判の請求がなされるとともに、同年７月４日に手続補正がなされたものである。
　
第２　本願発明
　本願の請求項に係る発明は、平成１９年７月４日になされた手続補正後の明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし請求項１０に記載された事項によって特定されるものと認められるところ、特許請求の範囲の記載は、次のとおりである。
　
「　　【請求項１】　光信号を受信するように動作可能な光空洞からなる物品であって、上記光空洞は、
　単結晶シリコンが形成されている第１の絶縁物上の単結晶シリコン（SOI）の一部よりなる第１の可動ミラーと、ここで、前記単結晶シリコンは増大した応力を有さない、
　前記第1の可動ミラーから間隔が置かれてそれと平行関係にある、単結晶シリコンからなる第２のミラーとを含む物品。
　　【請求項２】ないし【請求項７】　省略
　　【請求項８】　第１の絶縁物上シリコン（ＳＯＩ）ウェハの、増大した応力を有さない薄いシリコン層で構成される第１のミラー、
　第２のＳＯＩウェハの、増大した応力を有さない薄いシリコン層で形成された第２の可動ミラー、
　上記第１のＳＯＩウェハの上記薄いシリコン層または上記第２のＳＯＩウェハの上記薄いシリコン層のうちの一方に配置された支柱、
　上記支柱を介して上記第１及び第２のＳＯＩウェハが連結されていることを特徴とする物品。
　　【請求項９】　光空洞を有する物品を形成する方法であって、
　第１のＳＯＩウェハの薄いシリコン層に第１のミラーを形成するステップと、
　第２のＳＯＩウェハの薄いシリコン層に第２のミラーを形成するステップと、
　上記第１のＳＯＩウェハまたは第２のＳＯＩウェハ上に支柱を形成し、該支柱を上記第１または第２のＳＯＩウェハのうちの少なくとも一方のＳＯＩウェハの上記薄いシリコン層に連結することによって、薄いシリコン層を有する第２のＳＯＩウェハを上記第１のＳＯＩウェハに取り付けるステップとからなる方法。
　　【請求項１０】　省略」（以下、請求項１に係る発明、請求項８に係る発明、請求項９に係る発明を、それぞれ「本願発明１」、「本願発明８」及び「本願発明９」という。）
　
第３　原査定の拒絶の理由の概要
　原査定の拒絶の理由の概要は、以下のとおりである。
　
１　本願の請求項（平成１８年１２月２１日になされた手続補正後のものをいう。以下、「第３」において同じ。）１ないし５及び８ないし１０に係る発明は、その出願前に日本国内又は外国において、頒布された下記（１）ないし（３）の刊行物に記載された発明であるから、特許法第２９条第１項第３号に該当し、特許を受けることができない。
　
　　　　　　　　　　　　　　　　　記
（１）米国特許第５８７０２２１号明細書
（２）1997 International Conference on Solid -State Sensors and Actuators,TRANDUCERS'97(1997),4D3.06P,1469-1472
（３）特開平１１−１６７０７６号公報
　
２　本願の請求項１ないし１０に係る発明は、その出願前日本国内又は外国において頒布された下記（１）ないし（７）の刊行物に記載された発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　　　　　　　　　　　　　　　　　記
（１）米国特許第５８７０２２１号明細書
（２）1997 International Conference on Solid -State Sensors and Actuators,TRANDUCERS'97(1997),4D3.06P,1469-1472
（３）特開平１１−１６７０７６号公報
（４）独国特許出願公開第１９８５７９４６号明細書
（５）Micro Electro Mechanical Systems, 1998. MEMS 98. Proceedings., The Eleventh Annual International Workshop,25-29 Jan. 1998,p.110 - 115
（６）特開平１０−２５３９１２号公報
（７）国際公開第００／１３２１０号パンフレット
　
３　本願は、明細書又は図面の記載が下記の点で、特許法第３６条第４項並びに第６項第１号及び第２号に規定する要件を満たしていない。
　
　　　　　　　　　　　　　　　　　記
　
（１）請求項１や請求項８の記載において、「実質的」の技術的意味・内容が不明であり、依然として、請求項１の「実質的に応力がかかっていない単結晶シリコン」、請求項８の「実質的に応力のかからない薄いシリコン膜」という記載によって、どのような単結晶シリコンや薄いシリコン層が特定されるのか、その構成・内容・範囲について明確に把握することができない。
　よって、請求項１ないし８に係る発明は明確でない。
　
（２）請求項１の「実質的に応力がかかっていない単結晶シリコン」、請求項８の「実質的に応力のかからない薄いシリコン膜」の構成・内容・範囲が明確でなく、請求項１ないし８に記載された事項と発明の詳細な説明に記載された事項との対応について明確に把握することができない。
　また、技術的にみて、発明の実施の形態の内容（ＳＯＩから埋設された絶縁物層や厚いシリコン層を除去することにより、単結晶からなる第１の可動ミラーや第２のミラーを形成する）を、請求項１や請求項８に記載されたような、請求項１の「実質的に応力がかかっていない単結晶シリコン」、請求項８の「実質的に応力のかからない薄いシリコン膜」にまで拡張・一般化できる程度に、発明の詳細な説明に十分に記載・説明されていない。
　よって、請求項１ないし８に係る発明は、発明の詳細な説明に記載されたものではない。
　
（３）請求項７に係る発明において、１のＳＯＩ上に別の単結晶シリコンを成長させることと、発明の詳細な説明に記載された事項との対応について明確に把握することができず、また、どのようにして、この第１のＳＯＩ上に実質的に応力のかかっていない単結晶シリコンを「成長」させることができるのか明確に把握することができない。
　よって、請求項７に係る発明は、発明の詳細な説明に記載されたものではないし、発明の詳細な説明には、請求項７に係る発明を当業者が実施できる程度に明確かつ十分に記載されていない。
　
第４　当審の判断
１　特許法第２９条第２項について
（１）刊行物の記載
　ア　原査定の拒絶の理由に引用した、本願優先日前に頒布された刊行物である特開平１１−１６７０７６号公報（以下「刊行物１」という。）には、以下の記載がある。
　
（ア）「【請求項１２】  同調可能なファブリペロット形干渉計の製造方法であって、
−第１ミラーと該第１ミラーに取り付けられた浮遊電極とを備えた第１アセンブリを形成するステージと、
−反射領域を有した第２ミラーと該第２ミラーに取り付けられた第１および第２制御電極とを備えた第２アセンブリを形成するステージと、
−前記第１アセンブリおよび前記第２アセンブリを組み合わせることによって、前記第１および第２ミラーによって画定され長さがｄとされた共鳴キャビティを形成するステージと、を具備してなり、
前記第１および第２ミラーのうちの一方を固定し、かつ、他方を移動可能とし、
前記制御電極どうしの間に電圧を印加することにより、前記移動可能なミラーの前記反射領域を、前記固定ミラーに対して変位させ、それにより、前記共鳴キャビティの長さを変え得るようになっていることを特徴とする方法。
【請求項１３】  前記浮遊電極および該浮遊電極が取り付けられたミラーを、第１基板の表面上に形成することを特徴とする請求項１２記載の方法。
・・・
【請求項１５】  前記第１ミラーに対して、前記固定されたミラーおよび前記移動可能とされたミラーを休止状態において距離ｄに維持するための手段を設けるというステージを適用することを特徴とする請求項１２または１３記載の方法。
【請求項１６】  前記固定されたミラーおよび前記移動可能とされたミラーを距離ｄに維持するための前記手段が、係止体であることを特徴とする請求項１５記載の方法。
・・・
【請求項１９】  前記第２ミラーおよび前記第１および第２制御電極を、第２基板の表面上に形成することを特徴とする請求項１２記載の方法。」
　
（イ）「【００３０】図３は、本発明による干渉計の実施形態を示している。干渉計は、例えば、ＳＯＩ（Silicon On Insulator）から形成された２つの基板２０，２２に構成されている。・・・」
　
　イ　同じく1997 International Conference on Solid -State Sensors and Actuators,TRANDUCERS'97(1997),4D3.06P,1469-1472（以下「刊行物２」という。）には、以下の記載がある（当審訳をかっこ書で付し、下線は、当審で付した。）。
　
（ア）「　The single-crystal silicon Fabry-Perot pressure sensor, which is shown schematically in Figure 2, consists of a square membrane suspended above an evacuated cavity with the etalon being formed between lower surface of the pressure sensing membrane and the bottom of the etched cavity. Single-crystal silicon construction was chosen because its elastic properties are well known, facilitating accurate modeling of the sensor performance, and its properties are uniform over an entire wafer, allowing large, uniform arrays of devices to be fabricated. The anti-reflective coating on the top surface of the device, which consists of a half-wave layer of SiO, reduces the reflective losses at this surface and prevents interferences within the membrane.」（１４６９頁右欄第１段落）
（第２図に概略的に示される
単結晶シリコンファブリ−ペロー圧力検知器は、圧力検知薄膜の下面と食刻された空洞の底との間に形成されたエタロン空洞上に懸架された、四角形の薄膜からなる
単結晶シリコン構造は検知動作の正確な設計を容易にする弾力的特性がよく知られている、特性がウェハ全面上で一様であり製造されるデバイスアレイを大きく一様にできる、との理由により選択された
（イ）「　The sensor srrays are fabricated using a combination of bulk micromachining and wafer  bonding with silicon-on-insulator(SOI) wafers being used as the working material from which the devices are formed. This type of wafer was being chosen because 1) tight tolerances on the thickness of the upper Si layer can be acquired,leading to high quality devices and arrays; and 2) the “buried” SiO2 layer acts as a natural etch stop for the chemical etching steps,simplifying the overall fabirication process. For the prototype devices, 10cm diameter,0.55 mm thick SOI wafers prepared by ATT Microelectronics with a 55μm thick upper Si layer and 0.4 μm thick buried SiO2 layer were used to form both the etalon cavity and the perssure-sensing membrane.
　The Fabrication process starts with growing a 100 nm layer of SiO2 around the entire bottom wafer in an oxidizing furnace. Portions of the oxide layer on the upper surface of the wafer are patterned to define the etalon cavity locations. The wafer is then placed in a KOH etch bath which anisotropically etches the silicon where the oxide has been removed, stopping when the buried oxide layer is exposed. The remaining oxide is then stripped from the wafer. An important advantage of using SOI wafers to form the etalon cavities is that the quality of the bottom surface of the etched cavities is equivalent to that of a polished wafer, resulting in very good optical performance. The bottom wafer is then cleaned and contacted with a unprocessed SOI wafer under ambient conditions with the two 55 μm upper Si layers facing each other. The assembly is heated to 1000℃ for 1 hour in a steam ambient to form a fusion bond, with a layer of oxide being formed around the assembly in the process. The oxide layer on the top surface of the assembly is then removed, and the upper wafer thickness etched back, leaving a 55  μm thick Si membrane suspended above the cavities. Finally, an anti-reflective coating, consisting of a half-wave (λ/2) layer of SiO, is applied to the top surface of the device, and the individual arrays are diced from the wafer using a standard wafer saw.」（１４７０頁左欄第２段落〜右欄第１段落）
（センサーアレイは、装置が形成される作業材料として使用されているシリコン・オン・インシュレーター(ＳＯＩ)ウェハを備えた大量のミクロ機械加工およびウェハ・ボンディングのコンビネーションを使用して製造される。1)高品質の装置及びアレイを導く、上部のSi層の厚さのきつい許容誤差を得ることができる、また、2)「埋め込まれた」SiO2層は、全面的な組立てプロセスを単純化する、化学エッチングステップの自然なエッチストップとして働くので、この種のウェハが選ばれた。 プロトタイプ装置のために、
55μm厚の上部Si層及び0.4μm厚の埋め込まれたSiO
2
層を備えたATTマイクロエレクトロニクスによって準備された直径10cm、0.55mm厚のＳＯＩウェハがエタロン空洞及び圧力検知薄膜の両方を形成するために使用された
　製造プロセスは、酸化炉の中で
下部ウェハ
酸化物が除去されたところで埋め込まれた酸化物層が露出すると止まるように、異方性でシリコンをエッチングする
エタロン空洞を形成するためにＳＯＩウェハを使用する
互いに面する二つの55μmの上部Si層が取り囲む状態で、加工されていないＳＯＩウェハと接合される
空洞上に懸架される55μm厚のSi薄膜を残して上部のウェハがエッチングされる。最後に、酸化シリコンの半波 (λ/2)層から成る反射防止膜は、デバイスの最表面に適用され、個々のアレイは標準的なウェハ切断装置を用いて、ウェハからさいの目に切られる
　
（２）引用発明
　ア（ア）　上記（１）ア（ア）によれば、刊行物１には、次の発明が記載されているものと認められる。
　
　「浮遊電極及び該浮遊電極が取り付けられたミラーを、第１基板の表面上に形成し、第１ミラーと該第１ミラーに取り付けられた浮遊電極とを備えた第１アセンブリを形成するステージと、
　第２ミラー並びに第１及び第２制御電極を、第２基板の表面上に形成し、反射領域を有した第２ミラーと該第２ミラーに取り付けられた前記第１及び第２制御電極とを備えた第２アセンブリを形成するステージと、
　前記第１アセンブリ及び前記第２アセンブリを組み合わせることによって、前記第１および第２ミラーによって画定され長さがｄとされた共鳴キャビティを形成するステージと、を具備してなり、
　前記第１及び第２ミラーのうちの一方を固定し、かつ、他方を移動可能とし、
　前記制御電極どうしの間に電圧を印加することにより、前記移動可能なミラーの前記反射領域を、前記固定ミラーに対して変位させ、それにより、前記共鳴キャビティの長さを変え得るようになっている同調可能なファブリペロット形干渉計の製造方法であって、
　前記第１ミラーに対して、前記固定されたミラー及び前記移動可能とされたミラーを休止状態において距離ｄに維持するための係止体を設けるというステージを適用する前記方法。」
　
（イ）上記（１）ア（イ）によれば、上記アの発明における第１基板及び第２基板は、例えば、ＳＯＩから形成された基板であるものと認められる。
　
（ウ）上記（ア）及び（イ）によれば、刊行物１には、次の発明が記載されているものと認められる。
　
　「浮遊電極及び該浮遊電極が取り付けられたミラーを、ＳＯＩから形成された第１基板の表面上に形成し、第１ミラーと該第１ミラーに取り付けられた浮遊電極とを備えた第１アセンブリを形成するステージと、
　第２ミラー並びに第１及び第２制御電極を、ＳＯＩから形成された第２基板の表面上に形成し、反射領域を有した第２ミラーと該第２ミラーに取り付けられた前記第１及び第２制御電極とを備えた第２アセンブリを形成するステージと、
　前記第１アセンブリ及び前記第２アセンブリを組み合わせることによって、前記第１および第２ミラーによって画定され長さがｄとされた共鳴キャビティを形成するステージと、を具備してなり、
　前記第１及び第２ミラーのうちの一方を固定し、かつ、他方を移動可能とし、
　前記制御電極どうしの間に電圧を印加することにより、前記移動可能なミラーの前記反射領域を、前記固定ミラーに対して変位させ、それにより、前記共鳴キャビティの長さを変え得るようになっている同調可能なファブリペロット形干渉計の製造方法であって、
　前記第１ミラーに対して、前記固定されたミラー及び前記移動可能とされたミラーを休止状態において距離ｄに維持するための係止体を設けるというステージを適用する前記方法。」（以下「引用発明１」という。）
　
　イ　前記（１）イによれば、刊行物２には、次の発明が記載されているものと認められる。
　
「圧力検知薄膜の下面と食刻された空洞の底との間に形成されたエタロン空洞上に懸架された、四角形の薄膜からなる単結晶シリコンファブリ−ペロー圧力検知器を製造する方法であって、55μm厚の上部Si層及び0.4μm厚の埋め込まれたSiO2層を備えた0.55mm厚のＳＯＩウェハをエタロン空洞及び圧力検知薄膜の両方を形成するために使用し、エタロン空洞を形成するために埋め込まれた酸化物層が露出するまで下部ウェハをエッチングした後、互いに面する二つの55μmの上部Si層が取り囲む状態で、下部ウェハを加工されていないＳＯＩウェハと接合し、空洞上に懸架される55μm厚のSi薄膜を残して上部ウェハをエッチングし、最後に、反射防止膜をデバイスの最表面に適用して、ウェハからさいの目に切る、前記方法。」（以下「引用発明２」という。）
　
（３）対比
　本願発明９と引用発明１とを対比する。
　
　ア　引用発明１の「共鳴キャビティ」は、本願発明９の「空洞」に相当し、引用発明１の「ファブリペロット形干渉計」は、本願発明９の「光空洞を有する物品」に相当する。
　そして、引用発明１の「ファブリペロット形干渉計の製造方法」は、本願発明９の「光空洞を有する物品を形成する方法」に相当する。
　
　イ　引用発明１の「浮遊電極及び該浮遊電極が取り付けられたミラーを、ＳＯＩから形成された第１基板の表面上に形成し、第１ミラーと該第１ミラーに取り付けられた浮遊電極とを備えた第１アセンブリを形成するステージ」は、「第１のＳＯＩウェハに第１のミラーを形成するステップ」である点において、本願発明９の「第１のＳＯＩウェハの薄いシリコン層に第１のミラーを形成するステップ」と一致する。
　
　ウ　引用発明１の「第２ミラー並びに第１及び第２制御電極を、ＳＯＩから形成された第２基板の表面上に形成し、反射領域を有した第２ミラーと該第２ミラーに取り付けられた前記第１及び第２制御電極とを備えた第２アセンブリを形成するステージ」は、「第２のＳＯＩウェハに第２のミラーを形成するステップ」である点において、本願発明９の「第２のＳＯＩウェハの薄いシリコン層に第２のミラーを形成するステップ」と一致する。
　
　エ　引用発明１の「係止体」は、本願発明９の「支柱」に相当し、引用発明１は「前記第１ミラーに対して、前記固定されたミラー及び前記移動可能とされたミラーを休止状態において距離ｄに維持するための係止体を設けるというステージを適用する」ものであるところ、前記第１ミラーは、第１基板の表面上に形成されたものであるから、引用発明１は、本願発明９の「上記第１のＳＯＩウェハまたは第２のＳＯＩウェハ上に支柱を形成し」との事項を備える。
　そして、引用発明１の第１アセンブリ及び第２アセンブリは、それぞれ、第１基板及び第２基板を備えるものである。
　そうすると、引用発明１の「（上記係止体が設けられた第１ミラーが表面上に形成された第１基板を備える）前記第１アセンブリ及び前記第２アセンブリを組み合わせることによって、前記第１および第２ミラーによって画定され長さがｄとされた共鳴キャビティを形成するステージ」は、「上記第１のＳＯＩウェハまたは第２のＳＯＩウェハ上に支柱を形成し、該支柱を上記第１または第２のＳＯＩウェハのうちの少なくとも一方のＳＯＩウェハに連結することによって、第２のＳＯＩウェハを上記第１のＳＯＩウェハに取り付けるステップ」である点において、本願発明９の「上記第１のＳＯＩウェハまたは第２のＳＯＩウェハ上に支柱を形成し、該支柱を上記第１または第２のＳＯＩウェハのうちの少なくとも一方のＳＯＩウェハの上記薄いシリコン層に連結することによって、薄いシリコン層を有する第２のＳＯＩウェハを上記第１のＳＯＩウェハに取り付けるステップ」と一致する。
　
　オ　以上によれば、両者は、
　「　光空洞を有する物品を形成する方法であって、
　第１のＳＯＩウェハに第１のミラーを形成するステップと、
　第２のＳＯＩウェハに第２のミラーを形成するステップと、
　上記第１のＳＯＩウェハまたは第２のＳＯＩウェハ上に支柱を形成し、該支柱を上記第１または第２のＳＯＩウェハのうちの少なくとも一方のＳＯＩウェハに連結することによって、第２のＳＯＩウェハを上記第１のＳＯＩウェハに取り付けるステップとからなる方法。」
である点で一致し、次の点で相違するものと認められる。
　
「本願発明は、第１のＳＯＩウェハ及び第２のＳＯＩウェハが薄いシリコン層を有するものであって、第１のミラー及び第２のミラーを、それぞれ、第１のＳＯＩウェハの薄いシリコン層及び第２のＳＯＩウェハの薄いシリコン層に形成し、第１のＳＯＩウェハまたは第２のＳＯＩウェハ上に形成された支柱を、第１または第２のＳＯＩウェハのうちの少なくとも一方のＳＯＩウェハの上記薄いシリコン層に連結することによって、薄いシリコン層を有する第２のＳＯＩウェハを上記第１のＳＯＩウェハに取り付けるのに対し、引用発明１は、第１のＳＯＩウェハ及び第２のＳＯＩウェハが薄いシリコン層を有するかどうか明らかでなく、第１のミラー及び第２のミラーを、それぞれ、第１のＳＯＩウェハの薄いシリコン層及び第２のＳＯＩウェハの薄いシリコン層に形成するのかどうか、また、第１のＳＯＩウェハまたは第２のＳＯＩウェハ上に形成された支柱を、第１または第２のＳＯＩウェハのうちの少なくとも一方のＳＯＩウェハの上記薄いシリコン層に連結することによって、薄いシリコン層を有する第２のＳＯＩウェハを上記第１のＳＯＩウェハに取り付けるのかどうか明らかでない点。」（以下「相違点」という。）。
　
（４）相違点についての判断
　ア　刊行物２には、前記（２）イのとおりの引用発明２が記載されるところ、同発明は、55μm厚の上部Si層及び0.4μm厚の埋め込まれたSiO2層を備えた0.55mm厚のＳＯＩウェハをエタロン空洞及び圧力検知薄膜の両方を形成するために使用し、互いに面する二つの55μmの上部Si層が取り囲む状態で、上下のＳＯＩウェハが接合されるようにして、圧力検知薄膜の下面と食刻された空洞の底との間に形成されたエタロン空洞上に懸架された、四角形の薄膜からなる単結晶シリコンファブリ−ペロー圧力検知器を製造する技術を開示するものと認められる。
　
　イ　刊行物２に開示された上記アの技術は、二つの基板を組み合わせてキャビティを形成するファブリ−ペロー形のデバイスに関する点で、引用発明１と共通するものであるから、引用発明１において、第１基板及び第２基板を、55μm厚の上部Si層及び0.4μm厚の埋め込まれたSiO2層を備えた0.55mm厚のＳＯＩウェハとし、二つの55μmの上部Si層が互いに面するようにしてこれらの上部Si層を第１ミラー及び第２ミラーとすること、すなわち、第１のＳＯＩウェハ及び第２のＳＯＩウェハが薄いシリコン層を有するものとし、第１のミラー及び第２のミラーを、それぞれ、第１のＳＯＩウェハの薄いシリコン層及び第２のＳＯＩウェハの薄いシリコン層に形成することは、当業者が容易になし得る程度のことである。
　そして、この結果、第１のＳＯＩウェハまたは第２のＳＯＩウェハ上に形成された支柱を、第１または第２のＳＯＩウェハのうちの少なくとも一方のＳＯＩウェハの上記薄いシリコン層に連結することによって、薄いシリコン層を有する第２のＳＯＩウェハを上記第１のＳＯＩウェハに取り付ける、との構成に至るものと認められる。
　
　エ　してみると、引用発明１において、相違点に係る本願発明９の構成とすることは、当業者が容易に想到し得たものというべきである。
　
（５）本願発明９の奏する効果
　本願発明９の奏する効果についてみても、引用発明１及び引用発明２から当業者が予測し得る域を超えるほどの格別顕著なものとは認められない。
　
（６）小括
　以上の検討によれば、本願発明９は、刊行物１に記載された発明及び刊行物２に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許を受けることができない。
　
２　特許法第２９条第１項第３号について
（１）刊行物の記載及び引用発明
　前記１（１）イ及び（２）イのとおりである。
　
（２）対比・判断
　本願発明９と引用発明２とを対比する。
　
　ア　引用発明２の「エタロン空洞」は、本願発明９の「空洞」に相当し、引用発明２の「単結晶シリコンファブリ−ペロー圧力検知器」は、本願発明９の「光空洞を有する物品」に相当する。
　そして、引用発明２の「単結晶シリコンファブリ−ペロー圧力検知器を製造する方法」は、本願発明９の「光空洞を有する物品を形成する方法」に相当する。
　
　イ　引用発明２の「55μm厚の上部Si層及び0.4μm厚の埋め込まれたSiO2層を備えた0.55mm厚のＳＯＩウェハ」を使用する「上部ウェハ」及び「下部ウェハ」は、本願発明９の「（薄いシリコン層を有する）第１のＳＯＩウェハ」及び「（薄いシリコン層を有する）第２のＳＯＩウェハ」に相当し、引用発明２は、「互いに面する二つの55μmの上部Si層が取り囲む状態」で「上部ウェハ」及び「下部ウェハ」を「接合」して「ファブリ−ペロー圧力検知器を製造する」ものであるから、本願発明９の「第１のＳＯＩウェハの薄いシリコン層に第１のミラーを形成するステップ」及び「第２のＳＯＩウェハの薄いシリコン層に第２のミラーを形成するステップ」を備えることは明らかである。
　
　ウ　引用発明２において、「エタロン空洞を形成するために埋め込まれた酸化物層が露出するまで下部ウェハをエッチングした後」に、エッチングして形成されたエタロン空洞の周囲に残された下部ウェハの部分は、本願発明９の「支柱」に相当する。
　そして、引用発明２の「エタロン空洞を形成するために埋め込まれた酸化物層が露出するまで下部ウェハをエッチングした後、互いに面する二つの55μmの上部Si層が取り囲む状態で、下部ウェハを加工されていないSOIウェハと接合」するとの事項は、本願発明９の「上記第１のＳＯＩウェハまたは第２のＳＯＩウェハ上に支柱を形成し、該支柱を上記第１または第２のＳＯＩウェハのうちの少なくとも一方のＳＯＩウェハの上記薄いシリコン層に連結することによって、薄いシリコン層を有する第２のＳＯＩウェハを上記第１のＳＯＩウェハに取り付けるステップ」に相当する。
　
　エ　以上によれば、本願発明９と引用発明２との間に相違するところはないから、本願発明９は、刊行物２に記載された発明である。
　
（３）小括
　以上のとおり、本願発明９は、刊行物２に記載された発明であるから、特許法第２９条第１項第３号に該当し、特許を受けることができない。
　
３　特許法第３６条第６項第２号について
（１）本願発明１について
　ア　前記第２のとおり、本願発明１は、「単結晶シリコンが形成されている第１の絶縁物上の単結晶シリコン（SOI）の一部よりなる第１の可動ミラーと、ここで、前記単結晶シリコンは増大した応力を有さない」との特定事項を備えるものである。
　
　イ　「応力」とは、一般に「物体の内部に考えた任意の単位面積を通して、その両側の物体部分が互いに相手に及ぼす力をその面に関する応力という。」（岩波理化学辞典第４版）、「物体が荷重を受けたとき荷重に応じて物体の内部に生ずる抵抗力。その強さは物体内部に取った任意の単位面積を通して両側の部分が互いに及ぼしあう力で表される。現れ方により、圧力・張力・ずれ応力などがある。」（広辞苑第４版）などの意味内容を表すものとされていることが認められる。
　
　ウ　しかるに、本願発明１における「応力」とはどのような意味内容であるのか、請求項１の記載では不明である。
　加えて、「増大した応力」とは、ある状態と比較して増大した応力をいうものと解されるところ、本願発明１の「前記単結晶シリコンは増大した応力を有さない」とは、単結晶シリコンが、どのような状態と比較して増大した応力を有さないことを意味するのか、請求項１の記載では不明である。
　
　エ　本願明細書の【０００５】ないし【００１１】には、従来の技術及び発明が解決しようとする課題の説明として、多数のポリシリコン層、シリコン窒化物層および犠牲層（たとえば、酸化物）の、堆積と典型的にフォトリソグラフィ技術による選択的除去とを含む、従来の光空洞を備えたデバイスの製造工程においては、下にある犠牲層（たとえば、シリコン二酸化物等）上へのポリシリコンまたはシリコン窒化物の堆積／成長の間に起こる温度循環から生じる応力が、解放された構造を“曲げたり”または“ゆがませたり”する傾向があり、その結果、デバイス応答が予測できなくなったり、信頼性の問題が生じたりする旨の記載が認められる。
　しかし、請求項１においては、「応力」が上記の製造工程において生じるものであることが特定されているものでもないし、上記の製造工程において生じる「応力」を有さない「単結晶シリコン」について検討してみても、そのような「単結晶シリコン」が「物」としてどのように特定されるものであるのか不明である。
　
　オ　また、本願明細書の【００１７】ないし【００１１】には、課題を解決する手段の説明として、「一実施例の方法では、不可動ミラーは、第１のＳＯＩウェハの薄いシリコン層にパターンが描かれる。ミラー近くの薄いシリコン層の上に、支柱が配置される。第２のＳＯＩウェハの薄いシリコン層は、２つの間隔を置いた薄いシリコン層の間にギャップがあるように、支柱に取り付けられる」との記載が認められる。
　しかし、請求項１においては、本願発明１に係る物品が上記の方法によって製造されるものであることが特定されているものでもない。
　
　カ　してみると、本願発明１における、「単結晶シリコンが形成されている第１の絶縁物上の単結晶シリコン（SOI）の一部よりなる第１の可動ミラーと、ここで、前記単結晶シリコンは増大した応力を有さない」との特定事項は、第１の絶縁物上に形成されている単結晶シリコンがどのようなものであることを特定するものであるのか、不明といわざるを得ない。
　
（２）本願発明８について
　上記（１）イないしオと同様の理由により、本願発明８における、「増大した応力を有さない薄いシリコン層」との特定事項は、薄いシリコン層がどのようなものであることを特定するものであるのか、不明である。
　
（３）小括
　以上の検討によれば、本願発明１及び本願発明８は明確でないから、本願は、特許請求の範囲の記載が、特許法第３６条第６項第２号（平成１４年法律第２４号による改正前のもの。）に規定する要件を満たしていない。
　
第５　むすび
　以上のとおり、本願発明９は、刊行物１に記載された発明及び刊行物２に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許を受けることができない。
　また、本願発明９は、刊行物２に記載された発明であるから、特許法第２９条第１項第３号に該当し、特許を受けることができない。
　さらに、本願は、特許請求の範囲の記載が、特許法第３６条第６項第２号（平成１４年法律第２４号による改正前のもの。）に規定する要件を満たしていない。
　よって、結論のとおり、審決する。