【事件の表示】
　平成　５年特許願第１０９３２７号「４ブロックキャッシュメモリへのアクセスを最適化するためのキャッシュ論理システムおよびメインフレームコンピュータの高速キャッシュメモリへのアクセス時のダブルミスを防ぐ方法」拒絶査定不服審判事件〔平成　６年　３月１１日出願公開、特開平　６−　６７９８０〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続きの経緯・本願発明  
　本願は、平成５年５月１１日の出願（パリ条約による優先権主張１９９２年５月１２日、米国）であって、平成１５年１２月１日に拒絶理由が通知され、これに対し、平成１６年６月７日に手続補正がなされたが、平成１６年７月２２日付けで拒絶査定がなされ、これに対し、同年１０月２２日付けで審判請求がなされるとともに、同年１１月１９日付けで手続補正がなされたものである。  
　 そして、その請求項１１に係る発明は、平成１６年１１月１９日付けの手続補正により補正された特許請求の範囲の請求項１１に記載された次のとおりのものと認める。（以下「本願発明」という。）
　
「メインフレームコンピュータの高速キャッシュメモリへのアクセス時の連続的なミスを防ぐ方法であって、
　命令プロセッサ（ＩＰ）からキャッシュメモリの情報ブロックを示すキャッシュセットアドレスを発生するステップと、
　前記キャッシュセットアドレスでタグ関連メモリにアクセスして、キャッシュメモリが前記命令プロセッサによってアクセスされるメモリ内でアドレスを含むかどうかを決定されるべきキャッシュメモリのブロックアドレスを発生するステップと、
　前記セットアドレスで無効に関連するメモリと有効に関連するメモリとにアクセスして、アクセスされたアドレスのキャッシュメモリの内容の無効および有効情報を発生するステップと、
　前記キャッシュメモリが前記アドレスを含み、かつ前記キャッシュメモリにおいて前記アドレスに記憶されたデータが有効であって無効化されていないことを前記有効および無効情報が示す場合に、キャッシュヒットが発生したかどうかを判定するステップと、
　前記キャッシュセットアドレスでメモリの最も近く使用されたブロックを表わす二進情報を最も新しく使用された（ＭＲＵ）情報メモリのバッファレジスタから論理的に読出すステップと、
　前記バッファレジスタから読出された前記二進情報を論理的に変更するステップと、　変更された情報を、前記キャッシュヒットが起きた場合にアクセスされるキャッシュセットアドレスの前記ＭＲＵメモリに論理的に書込むステップとを含み、さらに、
　論理的な読出、変更および書込の前記最後の３つのステップが論理回路によって行なわれる一方で、前記キャッシュヒットが起きた場合にＩＰがキャッシュセットアドレスで前記キャッシュメモリへのアクセスを得ている、方法。」  
　  
２．引用例 
　Ａ．原査定の拒絶の理由に引用された特開昭５７−１８９３８７号公報（以下、「引用例１」という。）には図面とともに、以下の事項が記載されている。  
　  
（ア）「この発明はバッファメモリの制御装置に関し、特にバッファメモリに新しい情報を格納する場合、従来存在するどの情報と置換するかいう置換セット位置を決定するための制御装置に関するものである。
　大容量の主記憶とＣＰＵ（中央処理装置）との間に高速小容量のバッファメモリを設け、ＣＰＵが当面必要とする情報はあらかじめバッファメモリに格納しておき、ＣＰＵとしては主記憶にアクセスする必要なく、バッファメモリだけにアクセスして作業を実行することができるように設計されている。」（１頁右下欄９行目〜１９行目）
　
（イ）「バッファメモリはたとえば４個のブロックを有し、バッファメモリに新しい情報を格納するときはブロック単位に行っているが、４個のブロックが格納されているバッファメモリ内の位置をセット位置と称し、セット位置には＃０、＃１、＃２、＃３の番号を付しどのセット位置のブロックを置換するかは置換アレイと称する６個のビットのビットパターンにより決定した。」（２頁左上欄９行目〜１６行目）
　
（ウ）「置換アレイの各ビットはセット位置間の優先順位を示し、たとえば（０１）はセット位置＃０，＃１間の優先順位を示し矢印が＃０から＃１に向うときは＃０のほうが優先であることを示し、この場合（０１）のビットの論理は「１」とする。第１図に示す場合はセット位置＃３が優先順位が最も低く置換セット位置としてして指定され、新しい情報を格納するときはそのブロックをセット位置＃３に格納する。第１図における優先順位は、たとえば、ＬＲＵ（Ｌｅａｓｔ　Ｒｅｃｅｎｔｌｙ　Ｕｓｅｄ）論理に従って決定され、したがってセット位置＃３へ新しい情報が入るとその位置が優先順位最高となり、第１図に点線で示すように矢印の方向を反転する。」（２頁右上欄１行目〜１４行目）
　
（エ）「第３図は従来の置換セット位置指定装置を示し、（１）は置換アレイで１ビット記憶回路６個から構成され各記憶回路には任意の論理を設定することができ、また設定されている論理を反転することができるものとする。（このための回路は図示していない。）（２）は置換セット番号指定部で（３）〜（６）はそれぞれアンド回路である。・・・（中略）・・・　第２図の説明から明らかなようにアンド回路（３）〜（６）の出力が論理「１」となることはそれぞれ＃０〜＃３を置換セット位置として指定することを意味する。
　・・・（中略）・・・　所定のセット位置番号（単一のセット位置番号又は複数のセット位置番号）に格納されている情報は今後は使用されない、又は今後使用すべきでないということが明らかになる場合がある。このような情報を無効化された情報ということにすると、置換に際してはこの無効化された情報を追い出すべきであるのに、従来の装置では無効化されているか否かは考慮しないで置換セット位置を指定するという欠点があった。
　この発明は、・・・（中略）・・・無効化されているセット位置が存在する場合には、新しいブロックをバッファメモリ上に転送する必要が生じた場合には、無効化されているセット位置を置換セット位置として指定する置換セット位置指定装置を提供することを目的としている。」（２頁左下欄１１行目〜３頁左上欄３行目）
　
（オ）「第４図はこの発明の一実施例を示すブロック図で、第３図と同一符号は同一又は相当部分を示し、（７）はアドレスアレイで１ビットの記憶装置４個すなわち（０ｖ）、（１ｖ）、（２ｖ）、（３ｖ）から構成され任意の論理を設定することができる。（入力に関する回路は図示していない）。その論理が「１」のときは当該番号のセット位置は有効であり、「０」のときは無効化されていることを示す。」（３頁左上欄５行目〜１２行目）
　
（カ）「アドレスアレイ（７）の各ビットの出力論理をＧ、Ｈ、Ｊ、Ｋとし、・・・（中略）・・・　たとえばＧ＝０，Ｈ＝Ｊ＝Ｋ＝１とすると・・・（中略）・・・＃０のセット位置が置換セット位置として指定され・・・（中略）・・・たとえばＧ＝Ｈ＝Ｋ＝１，Ｊ＝０とする・・・（中略）・・・＃２のセット位置が置換セット位置として指定される。・・・（中略）・・・
　なお、以上はバッファメモリの置換制御装置について説明したが、置換制御を行うどのようなメモリ装置に対してもこの発明の装置を利用することができる。
　以上のように、この発明によれば無効化したセット位置が存在する場合、無効化されていないセット位置が置換セット位置として選択されることはなく、各セットをより効率よく使用することができる。」（３頁左上欄１７行目〜右下欄最下行）
　
　上記（ア）〜（カ）の記載及び関連する図面を参照すると、引用例１には、
　 
　中央処理装置の高速小容量のバッファメモリへのアクセス時のバッファメモリへのアクセスを得る方法であって、
　バッファメモリは、４個のブロックを有し、ブロック単位で情報が格納され、各ブロックはセット位置と称して管理され、
　中央処理装置は、バッファメモリのブロックのセット位置に必要とする情報を含むかどうか、を決定するステップと、
　前記ブロックのセット位置に対応するメモリが今後使用されない、又は今後使用すべきでないかどうか、図示されていない回路によってアドレスアレイに設定され、アドレスアレイにアクセスして、該ブロックのセット位置に対応するメモリの内容の今後使用されない、又は今後使用すべきでないかどうかに関する情報を発生させるステップと、
　前記バッファメモリでブロックの最も近く置換されたブロックを表す二進情報を置換アレイのブロックに対応する記憶回路から、読み出し、前記読み出された前記二進情報をもとに新しい情報を格納するブロックを決定するステップと、
　前記置換アレイ（１）から読み出された前記二進情報を新しい情報を格納するブロックのセット位置を優先順位が最高となるように論理的に書き込むステップとを含み、さらに、
　論理的な読み出し、および書込の前記最後の２つのステップが図示されない回路と置換アレイによって行われる一方で、キャッシュヒットが起きた場合に、中央処理装置がブロック単位で前記バッファメモリへのアクセスを得る、方法　 
　に関する発明（以下、「引用発明」という）が記載されていると認められる。 
　  
　Ｂ．原査定の拒絶の理由に引用された特開昭５１−１１５３３号公報（以下、「引用例２」という。）には図面とともに以下の事項が記載されている。  
　
（キ）「従来一般に、バッファ・メモリを有する記憶制御方式においては、例えば各カラム毎に４つのブロックを格納できるようにしたバッファ・メモリ、該バッファ・メモリに格納されたブロックのアドレス情報を保持するアドレス・アレイ、および上記ブロックが格納されているセット位置に対し優先順位を与える置換アレイよりなり、新しいブロックをバッファ・メモリ上に転送する必要性が生じた際、上記置換アレイの内容にしたがってセット位置を抽出し、当該セット位置に格納されているブロックを置換するよう制御される。」（１頁右下欄１１行目〜２頁左上欄１行目）
　
（ク）「本発明は、・・・（中略）・・・　障害によってあるセット位置が退化せしめられた場合、置換アレイ上の情報中の退化されたセット位置に関連した情報を、当該セット位置が置換のために指定されないようなパターンに固定せしめるよう制御せしめることを目的としている。そして、そのため・・・（中略）・・・、上記１つまたはそれ以上のセット位置を退化せしめる指示に対応して、上記置換アレイにおける情報中における当該セット位置を置換のために指定する情報を、当該セット位置が置換のために指定されない形に固定せしめるよう制御することを特徴としている。・・・（中略）・・・
　図示を省略したが、バッファ・メモリは各カラムに対応して例えば４個のセット位置＃０ないし＃３が用意され、例えばＬＲＵ論理（Ｌｅａｓｔ　Ｒｅｃｅｎｔｌｙ　Ｕｓｅｄ　）にしたがって置換されるべきセット位置にあるブロックが指定される。この置換セット指定のために置換アレイが用意され、該置換アレイは第１図図示の如き”０１”、”０２”、”０３”、”１２”、”１３”、”２３”の計６ビットをそなえるようにされる。そして、該置換アレイの”０１”ビット、”０２”ビット、”０３”ビットが例えば「０，０，０」で表わされるパターンをとるとき第１図図示の如く＃０セット位置が置換のために指定される。そして新しいブロックをバッファ・メモリ上に転送する必要が生じた場合、上記＃０セット位置にあるブロックが追出されるようにされる。ついで新しいブロックが上記＃０セット位置に転送されてきたとき、置換アレイにおいてはビット”０１”、”０２”、”０３”、を第１図図示のパターン「０，０，０」と反対即ち「１，１，１」とせしめ、当該＃０セット位置が置換のために指定される状態からもっとも遠いパターン状態に置くようにされる。」（２頁左上欄１５行目〜右下欄４行目）
　
（ケ）「第２図は置換アレイの内容にしたがってどのセット位置を置換のために指定せしめるかを決定する構成を示している。」（３ページ左上欄１行目〜３行目）
　
（コ）「このため、本発明においては、退化されたセット位置が置換のために指定されないように制御しており、第４図はその一実施例を示す。
　図中の符号１、２は第２図に対応し、７は＃０セット切離しフリップ・フロップ、８は＃１セット切離しフリップ・フロップ、９は＃２セット切離しフリップ・フロップ、１０は＃３セット切離しフリップ・フロップ、・・・（中略）・・・を表わしている。
　そして、４つのセット位置がすべて健全状態にあるとき、各フリップ・フロップ７ないし１０はすべてリセット状態に置かれ、・・・（中略）・・・　第２図に示したものと全く同じ動作が行われる。
　しかし、今仮に＃０セットを切離すべくフリップ・フロップ７がセットされると、　・・・（中略）・・・　＃０セット位置が置換のために指定されることはなくなる。」（３頁左下欄１８行目〜４頁左上欄８行目）
　
（サ）「以上説明した如く、・・・（中略）・・・　あるセット位置を切離すには対応したフリップ・フロップをセットせしめるだけで足りる。」（５頁左上欄２行目〜８行目）
　
　　上記（キ）〜（サ）の記載及び関連する図面を参照すると、引用例２には、
　
　各カラムごとに４つのブロックを格納できるようにしたバッファ・メモリを有する記憶制御方式において
　該バッファ・メモリに格納されたブロックのアドレス情報を保持するアドレス・アレイ、および上記ブロックが格納されているセット位置に対し優先順位を与える置換アレイよりなり、新しいブロックをバッファ・メモリ上に転送する必要性が生じた際、上記置換アレイの内容にしたがってセット位置を抽出し、当該セット位置に格納されているブロックを置換するよう制御する制御方式であって、
　前記セット位置に対応するブロックが退化せしめられたかどうか、フリップフロップ回路に設定され、フリップフロップ回路にアクセスして、セット位置に対応するブロックの内容の退化せしめられたかどうかに関する情報を発生させるステップと、
　退化されたセット位置が置換のために指定されないように制御するステップとを含み、
　ブロック単位で前記バッファメモリへのアクセスを得る、方法
　
　に関する発明（以下、「引用例２記載の発明」という）が記載されていると認められる。
　
３．対比  
　引用発明の中央処理装置、及び高速小容量のバッファメモリは、それぞれ、本願発明の「メインフレームコンピュータ」、及び「高速キャッシュメモリ」に対応する。また、引用発明が、命令プロセッサ（ＩＰ）を有し、命令プロセッサ（ＩＰ）が、アクセスするためのアドレス、すなわちバッファメモリのブロックにアクセスするために必要なアドレスを決定することは、自明である。そして、そのアドレスによって、バッファメモリへのアクセスをすることから、本願発明のキャッシュセットアドレスに対応する。
　また、引用発明におけるブロックは、本願発明の「ブロック」に対応する。
　
  また、引用発明は、前記ブロックのセット位置に対応するメモリが今後使用されない、又は今後使用すべきでないかどうか、図示されていない回路によってアドレスアレイに設定され、アドレスアレイにアクセスして、該ブロックのセット位置に対応するメモリの内容の今後使用されない、又は今後使用すべきでないかどうかに関する情報を発生させるステップを含み、引用発明の今後使用されない、又は今後使用すべきでないかどうか、は本願発明の「有効かどうか」に対応することから、引用発明のアドレスアレイは、本願発明の「有効に関連するメモリ」に対応するとともに、引用発明の上記ステップは、本願発明の「前記セットアドレス」で「有効に関連するメモリ」に「アクセスして」、「アクセスされたアドレスのキャッシュメモリの内容」の「有効情報を発生する」ステップに対応する。
　
　また、引用発明の置換アレイは、どのブロックが最も新しく置換されたか、を示す情報であって、これをブロックの優先順位として使用することから、本願発明の「最も新しく使用された（ＭＲＵ）情報メモリ」とは、ブロックの優先順位を示すホット情報メモリである点で共通する。また、置換アレイの記憶回路は、対応するブロックを表す二進情報を示すことから、引用発明における、置換アレイの記憶回路は、本願発明の「バッファレジスタ」に対応する。
　また、引用発明において、図示されていない回路により、置換アレイの各ビットメモリを設定する旨の記載があり、該図示されていない回路は、置換アレイの情報を論理的に変更するためのものとして作用すると認められる。したがって、引用発明において、置換アレイの上記ビットメモリに記憶された二進情報を論理的に変更するステップを含むものと認められる。
　また、引用発明における上記図示しない回路及び置換アレイは、本願発明の「論理回路」に対応する。
　
　よって、本願発明と引用発明とは、  
　
　メインフレームコンピュータの高速キャッシュメモリへのアクセス時のキャッシュメモリを使用する方法であって、
　命令プロセッサ（ＩＰ）からキャッシュメモリの情報ブロックを示すキャッシュセットアドレスを発生するステップと、
　前記キャッシュセットアドレスで、キャッシュメモリにアクセスするステップと、
　前記セットアドレスで有効に関連するメモリにアクセスして、アクセスされたアドレスのキャッシュメモリの内容の有効情報を発生するステップと、
　前記アドレスでメモリのブロックの優先順位を表わす二進情報をホット情報メモリのバッファレジスタから論理的に読出すステップと、
　前記バッファレジスタから読出された前記二進情報を論理的に変更するステップと、
　変更された情報を前記ホット情報メモリのアドレスに論理的に書込むステップとを含み、さらに、
　論理的な読出、変更および書込の前記最後の３つのステップが論理回路によって行なわれる一方で、キャッシュヒットが起きた場合にＩＰがキャッシュメモリの情報ブロックを示すアドレスで前記キャッシュメモリへのアクセスを得ている、方法。
　
　の点で一致し、以下の点で相違している。  
　 
(相違点１）
　本願発明は、「セットアドレス」で「無効に関連するメモリ」に「アクセスして」、「アクセスされたアドレスのキャッシュメモリの内容」の「無効情報を発生する」ステップを有するのに対して、引用発明は、セットアドレスで無効に関連するメモリにアクセスして、アクセスされたアドレスのキャッシュメモリの内容の無効情報を発生するステップを有するかどうか、明らかでない点。
　
（相違点２） 
  　本願発明が「アクセス時の連続的なミスを防ぐ」のに対して、引用発明は、アクセス時の連続的なミスを防ぐかどうか、明らかでない点。
　
（相違点３） 
　「ホット情報メモリ」について、本願発明は、「メモリの最も近く使用されたブロックを表わす二進情報を」を、「バッファレジスタから論理的に読出」し、「論理的に変更」し、「前記キャッシュヒットが起きた場合にアクセスされるキャッシュセットアドレス」を「論理的に書込む」ものであるのに対して、引用発明は、メモリの最も近く置換されたブロックを表わす二進情報を、バッファレジスタから論理的に読出し、論理的に変更し、置換が発生した場合に新しい情報を格納するブロックのセット位置を論理的に書込む点。  
　
（相違点４）
　「キャッシュメモリ」へのアクセスについて、本願発明は、「キャッシュセットアドレスでタグ関連メモリにアクセスして、キャッシュメモリが前記命令プロセッサによってアクセスされるメモリ内でアドレスを含むかどうかを決定されるべきキャッシュメモリのブロックアドレスを発生する」ものであるのに対して、引用発明は、キャッシュセットアドレスでタグ関連メモリにアクセスして、キャッシュメモリが前記命令プロセッサによってアクセスされるメモリ内でアドレスを含むかどうかを決定されるべきキャッシュメモリのブロックアドレスを発生するステップを含むかどうか、明らかでない点。 　
（相違点５） 
　本願発明は、「キャッシュメモリが前記アドレスを含み、かつ前記キャッシュメモリにおいて前記アドレスに記憶されたデータが有効であって無効化されていないことを前記有効および無効情報が示す場合に、キャッシュヒットが発生したかどうかを判定するステップ」を有するのに対して、引用発明は、キャッシュメモリが前記アドレスを含み、かつ前記キャッシュメモリにおいて前記アドレスに記憶されたデータが有効であって無効化されていないことを前記有効および無効情報が示す場合に、キャッシュヒットが発生したかどうかを判定するかどうか、明らかでない点。
　
４．判断
　まず、相違点１、２について、検討する。
　引用例２記載の発明は、前記セット位置に対応するブロックが退化せしめられたかどうか、フリップフロップ回路に設定され、フリップフロップ回路にアクセスして、セット位置に対応するブロックの内容の退化せしめられたかどうかに関する情報を発生させるステップを含み、引用例２記載の発明の退化せしめられたかどうか、は本願発明の「無効かどうか」に対応することから、引用例２記載の発明のフリップフロップ回路は、本願発明の「無効に関連するメモリ」に対応するとともに、、引用例２記載の発明の上記ステップは、本願発明の「前記セットアドレス」で「無効に関連するメモリ」に「アクセスして」、「アクセスされたアドレスのキャッシュメモリの内容」の「無効情報を発生する」ステップに対応する。
　したがって、引用例２記載の発明の上記ステップを引用発明に適用することで、引用発明を本願発明のように、セットアドレスで無効に関連するメモリにアクセスして、アクセスされたアドレスのキャッシュメモリの内容の無効情報を発生するように構成することは、当業者にとって適宜なすことができる。
　そして、そのことで、引用発明が、本願発明のように「アクセス時の連続的なミスを防ぐ」ことは必然的帰結である。
　よって、相違点１，２は格別なものではない。
　
　次に相違点３、及び相違点４について検討する。
　例えば、特開昭６３−１６３５１号公報の発明の詳細な説明の［従来の技術］に
「ここでは、（１）のＬＲＵ方式の従来例の一つとして、４ウェイ・セット・アソシアティブ方式のＬＲＵ制御の従来例を示す。」（２頁左上欄１４行目〜１６行目）と記載され、
　また、特開平３−２３２０３４号公報の発明の詳細な説明の（従来の技術）に
「第２図は、従来のキャッシュ制御装置の構成を示すブロック図である。
　従来、キャッシュメモリの容量をそれほど大きくしなくても、キャッシュメモリによるアクセス効率を向上させるために、第２図に示すＮウェイセットアソシアティブ方式が一般に用いられている。・・・（中略）・・・
　そして、選択されたＮ個のタグアレイ５０のブロックアドレス５１と、論理アドレス９１中の上位の桁にあるブロックアドレス９３の部分とが、Ｎ個の比較器で並列に比較される。この比較の結果、一致するものがあった場合はデータアレイの対応するブロックデータを参照する。一致するものがなかった場合は主記憶を参照すると同時に、その内容を対応する列のＮ個のブロックのうち１つと置き換える。この置き換えの際は、ＬＲＵアルゴリズムが一般的に用いられている。」（１頁右下欄７行目〜２頁右上欄１３行目）と記載があるように、
　キャッシュメモリの制御方式としてキャッシュメモリのブロックの最も近く使用されたブロックを表す情報を用いるＬＲＵ制御方式を、また、キャッシュメモリをアクセスする方式としてセットアソシアティブ方式を、採用することは、当業者にとって周知事項である。
　そして、ＬＲＵ制御方式においては、上記特開昭６３−１６３５１号公報の発明の詳細な説明の［従来の技術］に
「第４図の参照順序状態記憶手段１３０には、第３図（ｂ）、（ｄ）に示すような参照状態ベクタが保持されている。ブロックの参照が発生すると、このベクタが１５０ａ−１５０ｆの経路を通じて状態遷移計算セル１０１ａ　〜１０１ｆに伝えられる。各セル１０１ａ　〜１０１ｆ内では、上述した論理演算が入力Ｓ、Ｈに基づいて行なわれ、出力が再び１５０ａ〜１５０ｆの経路を通じて記憶手段１３０に返される。」（２頁右下欄１４行目〜３頁左上欄１行目）とあるように、メモリの最も近く使用されたブロックを表す二進情報を、論理的に読出し、論理的に変更し、置換が発生した場合に新しい情報を格納するような参照順序状態記憶手段（最も近く使用された情報メモリ）を有する。
　したがって、引用発明のバッファメモリの制御方式は、メモリの最も近く置換されたブロックを表わす二進情報による制御方式を採用しているが、これに代えて、上記周知技術のＬＲＵ方式を適用して、本願発明のように、「メモリの最も近く使用されたブロックを表わす二進情報」を、「バッファレジスタから論理的に読出」し、「論理的に変更」し、「前記キャッシュヒットが起きた場合にアクセスされるキャッシュセットアドレス」を「論理的に書込む」ように構成することは当業者にとって適宜なすことができる。
　よって、相違点３は格別なものではない。
　
　また、引用発明のバッファメモリへのアクセス方式として、上記周知技術のセットアソシアティブ方式を適用することで、本願発明のように、「キャッシュセットアドレスでタグ関連メモリにアクセスして、キャッシュメモリが前記命令プロセッサによってアクセスされるメモリ内でアドレスを含むかどうかを決定されるべきキャッシュメモリのブロックアドレスを発生するステップ」を含むように構成することは当業者にとって適宜なすことができる。
　よって相違点４は格別なものではない。
　
　最後に、相違点５について検討する。
　例えば、特開昭６３−２６５３４５号公報に、
　「ヒット検出回路７、９はアドレスレジスタ１からの比較アドレス１０３と、アドレスブロック部２１、３１からの読出しアドレス１０６、１０９と、有効ビット部２２、３２からの有効信号１０７、１１０と、デグレードビット部２３、３３からのデグレード信号１０８、１１１とによりキャッシュヒットかキャッシュミスヒットかを判定し」（２頁左下欄１１行目〜左下欄１７行目）と記載されているように、キャッシュヒットの判定において、キャッシュメモリに書き込まれたデータが有効か否かを示す有効ビット部とエントリが障害によって切離されているか否かを示すデグレードビット部を用いて、キャッシュヒットが発生したかどうかを判定することは、当業者にとっては、周知技術である。
　そして、上記有効、及びデグレードが、それぞれ、本願発明の「有効」、及び「無効」に対応することから、引用発明のキャッシュヒットの判定方式として、上記周知技術を適用することで、本願発明のように、「キャッシュメモリが前記アドレスを含み、かつ前記キャッシュメモリにおいて前記アドレスに記憶されたデータが有効であって無効化されていないことを前記有効および無効情報が示す場合に、キャッシュヒットが発生したかどうかを判定するステップ」を含むように構成することは当業者にとって適宜なすことができる。
　よって相違点５は格別なものではない。　
　上記で検討したごとく、相違点１〜５はいずれも格別のものではなく、そして、本願発明の構成によってもたらされる効果も、当業者であれば当然に予測可能なものに過ぎず格別なものとは認められない。
　
５．むすび  
　以上のとおり、本願発明は、引用発明、引用例２記載の発明、及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。  
　よって、結論のとおり審決する。