【事件の表示】
　特願２００６−　　７３０２「マルチプロセッサシステム、マルチプロセッサシステムの制御方法をコンピュータに実行させるためのプログラム。」拒絶査定不服審判事件〔平成１９年　７月２６日出願公開、特開２００７−１８８３９８〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、
　平成１８年１月１６日付けの出願であって、
　平成１９年４月６日付けで最初の拒絶理由通知（同年同月１０日発送）がなされ、
　同年６月１１日付けで意見書が提出されるとともに、手続補正がなされ、
　同年１１月３０日付けで拒絶査定（同年１２月４日発送）がなされ、
　同年同月２８日付けで審判請求がされ、
　平成２０年１月２８日付けで手続補正がなされたものである。
　なお、同年２月１９日付けで審査官により前置報告がなされ、平成２１年１０月１５日付けで当審より審尋（同年同月２０日発送）がなされ、これに対して、同年１２月４日付けで回答書が提出されている。
　さらに、
　平成２２年５月１９日付けで当審により最初の拒絶理由通知（同年同月２５日発送）がなされ、
　同年７月２６日付けで意見書が提出されるとともに、手続補正がなされたものである。
　
第２．本願発明の認定
　本願の請求項１に係る発明（以下、「本願発明１」という。）は、上記平成２２年７月２６日付けの手続補正により補正された明細書、特許請求の範囲及び図面の記載からみて、下記のものと認められる。
　
「複数の単位プロセッサを備えたマルチプロセッサシステムであって、
　前記単位プロセッサに対するプログラムの実行要求を受付ける要求受付手段と、
　前記要求受付手段が、ＯＳによってスケジュールが管理できない外部からの割込み処理としてプログラムの実行要求を受付けた場合、当該実行要求が、前記単位プロセッサのいずれにおいても実行可能なプログラムの実行要求である第１要求であるか、または前記単位プロセッサのうち指定された単位プロセッサにおいてのみ実行可能なプログラムの実行要求である第２要求であるかを特定するスタティック／ダイナミック設定部と、
　前記スタティック／ダイナミック設定部によって実行要求が前記第１要求であると特定された場合、全ての前記単位プロセッサで動作しているタスク及び割込みハンドラの優先度を判定するダイナミック割込み優先度判定部と、
　前記スタティック／ダイナミック設定部によって実行要求が前記第２要求であると特定された場合、前記指定された単位プロセッサで動作しているタスク及び割込みハンドラの優先度を判定するスタティック割込み優先度判定部と、
　前記スタティック／ダイナミック設定部によって実行要求が前記第１要求であると特定された場合には、前記第１要求を、前記ダイナミック割込み優先度判定部によって判定された優先度と前記第１要求の優先度とにしたがって前記単位プロセッサに割り当て、前記スタティック／ダイナミック設定部によって実行要求が第２要求であると特定された場合には、前記第２要求を、前記スタティック割込み優先度判定部によって判定された優先度と前記第２要求の優先度とにしたがって前記単位プロセッサに割り当てる単位プロセッサ割当手段と、
　を備えることを特徴とするマルチプロセッサシステム。」
　
　なお、本願の特許請求の範囲の請求項１には「ダイナミック割込みに優先度判定部」と記載されている箇所があるが、これは明らかに誤記であるので「ダイナミック割込み優先度判定部」を示すものであるとして上記の認定を行った。
　
　また、本願の請求項７に係る発明（以下、「本願発明７」という。）は、上記平成２２年７月２６日付けの手続補正により補正された明細書、特許請求の範囲及び図面の記載からみて、下記のものと認められる。
　
「複数の単位プロセッサを備えたマルチプロセッサシステムに適用されるマルチプロセッサシステム制御方法をコンピュータに実行させるためのプログラムであって、
　前記単位プロセッサに対するプログラムの実行要求を受付ける要求受付ステップと、
　前記要求受付ステップにおいて、ＯＳによってスケジュールが管理できない外部からの割込み処理としてプログラムの実行要求が受付けられた場合、当該実行要求が、前記単位プロセッサのいずれにおいても実行可能なプログラムの実行要求である第１要求であるか、または前記単位プロセッサのうち指定された単位プロセッサにおいてのみ実行可能なプログラムの実行要求である第２要求であるかを特定するスタティック／ダイナミック設定ステップと、
　前記スタティック／ダイナミック設定ステップにおいて実行要求が第１要求であると特定された場合、全ての前記単位プロセッサで動作しているタスク及び割込みハンドラの優先度を判定するダイナミック割込み優先度判定ステップと、
　前記スタティック／ダイナミック設定ステップにおいて実行要求が第２要求であると特定された場合、前記指定された単位プロセッサで動作しているタスク及び割込みハンドラの優先度を判定するスタティック割込み優先度判定ステップと、
　前記スタティック／ダイナミック設定ステップにおいて実行要求が前記第１要求であると特定された場合には、前記第１要求を、前記ダイナミック割込み優先度判定ステップによって判定された優先度と第１要求の優先度とにしたがって前記単位プロセッサに割り当て、前記スタティック／ダイナミック設定ステップにおいて実行要求が第２要求であると特定された場合には、前記第２要求を、前記スタティック割込み優先度判定ステップによって判定された優先度と前記第２要求の優先度とにしたがって前記単位プロセッサに割り当てる単位プロセッサ割当ステップと、
　を含むことを特徴とするマルチプロセッサシステムの制御方法をコンピュータに実行させるためのプログラム。」
　
　なお、本願の特許請求の範囲の請求項７には「ダイナミック割込みに優先度判定部」及び「スタティック割込み優先度判定部」と記載されている箇所があるが、これは明らかに誤記であるので、それぞれ「ダイナミック割込み優先度判定ステップ」及び「スタティック割込み優先度判定ステップ」を示すものであるとして上記の認定を行った。
　
第３．引用発明の認定
　当審が上記平成２２年５月１９日付けの最初の拒絶理由通知において引用した特開平８−５５０３８号公報（平成８年２月２７日出願公開。以下、「引用例１」という。）には、図面とともに以下の技術事項が記載されている。
　
（１−１）
「図２を参照すると、集中割込制御装置機構を含む対称多重処理システム２００のブロック図が示される。システム２００は、〜（中略）〜複数の処理ユニット２０２−１から２０２−ｍを含む。〜（中略）〜Ｉ／Ｏ装置２１２−１から２１２−ｎは中央割込制御ユニット２２０に結合される。」（【００２３】）
　
（１−２）
「中央割込制御ユニット２２０は、Ｉ／Ｏ装置２１２−１から２１２−ｎと割込制御装置２１６とから受取った割込を管理し、その割込を処理ユニット２０２−１から２０２−ｍの間に分散させるために設けられる。」（【００２４】）
　
（１−３）
「次に図３を参照して、中央割込制御ユニット２２０についての詳細を次に考察する。図３は、Ｉ／Ｏ割込制御装置３０４とプロセッサ割込発生器３０６とに結合される中央制御装置３０２を含む中央制御ユニット２２０の１つの実施例のブロック図である。」（【００３１】）
　
（１−４）
「中央割込制御ユニット２２０は様々な異なるＩ／Ｏ装置からの割込を受付けることができる。これらの割込は、ＩＮＴＲ１−ＩＮＴＲｎとラベルづけされる複数の割込ピンで受取られてＩ／Ｏ割込制御装置３０４に与えられる。中央割込制御ユニット２２０は、各割込ＩＮＴＲ１−ＩＮＴＲｎが割込の特定のタイプを指定し、特定のデリバリモードを特定し、それの優先順位レベルを示すように個々にプログラムされ得るよう構成される。」（【００３３】）
　
（１−５）
「中央制御装置３０２は、様々な割込信号に優先順位をつけてそれらをプロセッサ割込発生器３０６に送り、プロセッサ割込発生器３０６はそれに応答し、特に各割込に対するデリバリモードと各処理ユニットの現在のタスク優先順位とに基づいて割込信号を処理ユニット２０２−１から２０２−ｍのうちの１つ以上に送る。中央制御装置３０２は、システムのための割込スタックおよび装置テーブルを維持し、さらにすべての処理ユニットの現在のタスク優先順位を維持する。」（【００３４】）
　
（１−６）
「図４はＩ／Ｏ割込制御装置３０４のブロック図である。Ｉ／Ｏ割込制御装置３０４はＩ／Ｏ装置からピンＩＮＴＲ１、ＩＮＴＲ２、…ＩＮＴＲｎを介して割込を受取る。Ｉ／Ｏ割込制御装置３０４は、ピンＩＮＴＲ１−ＩＮＴＲｎにそれぞれ結合される複数の割込チャネル４０２−１から４０２−ｎを含む。」（【００３６】）
　
（１−７）
「各割込チャネル４０２−１から４０２−ｎは、その関連する入力ピンＩＮＴＲ１−ＩＮＴＲｎでの割込信号のアサーションを検知しその割込信号を処理して、割込が処理ユニットにディスパッチされるべきかどうかをベリファイする。」（【００３８】）
　
（１−８）
「図５は割込チャネル４０２−１から４０２−ｎの各々を示すブロック図である。図５の割込チャネル４０２は、レジスタユニット５０４に結合される割込入力プロセッサ５０２と割込受入ユニット５０６とを含む。割込入力プロセッサ５０２は、ＩＮＴＲピン上の割込信号（カスケードモードがプログラムされる場合は、複数の割込信号）を処理し、カスケードされる割込に対する転送のモードを判断する。ピンがカスケードされるピンであるようにプログラムされる場合には、現在のカスケードされる割込のインデックスはカスケード割込アドレス（ＣＩＡ）レジスタで判断されストアされる。割込チャネル４０２がカスケードモードで動作される場合には、レジスタユニット５０４の数と割込受入ユニット５０６の数とは効果的に１５回重複されて、別個の割込サブチャネルが各可能なカスケードされる割込信号に対して設けられることが注目される。これらのサブチャネルは図５内に非常に細い線で示される。」（【００３９】）
　
（１−９）
「各割込信号は、プログラマブル制御レジスタ５０４Ａと、宛先ＣＰＵレジスタ５０４Ｂと、アフィニティＣＰＵレジスタ５０４Ｃと、ＩＤ（ベクトル）レジスタ５０４Ｄとに関連する。制御レジスタ５０４Ａ内の情報に基づいて、割込受入ユニット５０６はＩＮＴＲピン上の信号を処理する。割込が純粋な、可能化された、かつ受容可能な信号である場合には、それは、処理ユニットの１つ以上に送られるよう、（図４の）中央制御装置インタフェース４０４に送られる。」（【００４０】）
　
（１−１０）
「レジスタの個々のセットは各可能な割込信号の各々に対して設けられる。これらのレジスタは、制御レジスタ５０４Ａ、宛先ＣＰＵレジスタ５０４Ｂ、アフィニティＣＰＵレジスタ５０４Ｃ、およびＩＤレジスタ５０４Ｄとラベルづけされる。」（【００４２】）
　
（１−１１）
「図６は制御レジスタ５０４Ａに関連するフィールドを示し、表１は制御レジスタ５０４Ａの様々なフィールドを記載する。〜（中略）〜表３はデリバリモード符号化を示し〜（中略）〜。表１−表４に示されるように、制御レジスタ５０４Ａは、〜（中略）〜割込に関連する優先順位レベル、デリバリモード〜（中略）〜をストアする。」（【００４２】）
　
（１−１２）
「ＩＣＣ制御レジスタフィールド
　フィールド　名称　　　　　　ビット　説明
　〜（中略）〜
　ＰＬ　　　　優先順位レベル　４　　　割込に割当てられる
　　　　　　　　　　　　　　　　　　　優先順位レベル
　ＤＭ　　　　デリバリモード　３　　　割込を送るモード−表２参照
　〜（後略）〜」
（【００４３】の【表１】。ただし、この記載事項のうち”表２参照”は誤記であり、正しくは”表３参照”であると認められる。）
　
（１−１３）
「デリバリモード定義
　ＣＭ（２：０）　定義
　０００　　　　　固定化：割込を宛先ＣＰＵレジスタにある単数／複数の
　　　　　　　　　　　　　ＣＰＵに送る
　００１　　　　　最下位優先順位：最も低い優先順位で実行しているプロ
　　　　　　　　　　　　　　　　　セッサに割込を送る
　〜（後略）〜」
（【００４５】の【表３】。ただし、この記載事項のうち”ＣＭ（２：０）”は誤記であり、正しくは”ＤＭ（２：０）であると認められる。）
　
（１−１４）
「図５を再び参照すると、宛先ＣＰＵレジスタ５０４Ｂの定義は、関連する割込信号のデリバリモードと現在のステータスとに依存する。割込が処理中でない場合には、宛先ＣＰＵレジスタ５０４Ｂは、割込が向けられる処理ユニットまたは処理ユニットのグループのＩＤを有する。〜（中略）〜デリバリモードが〜（中略）〜最下位優先順位である場合には、このレジスタは関連の意味を全く伝えない。」（【００４７】）
　
（１−１５）
「割込は、中央制御装置インタフェース４０４を介して中央制御装置３０２に送られる前に、それぞれの割込受入ユニット５０６によって処理される。割込が可能化され（ＩＣＲのＥＮ）かつマスクされない場合には（ＩＣＲのＭＳＫ）、それはデリバリモード、宛先処理ユニット（もしあれば）、優先順位レベル、および割込ＩＤについての情報とともに中央制御装置３０２に送られる。」（【００４９】）
　
（１−１６）
「図９を参照すると、プロセッサ割込発生器３０６を示すブロック図が示される。既に述べたように、プロセッサ割込発生器３０６は、中央制御装置３０２から割込情報を受取って、処理ユニットに送られるべき、ＩＮＴ１−ＩＮＴｍとラベルづけされるプロセッサ割込信号を発生する。図に示されるように、プロセッサ割込発生器３０６は、中央制御装置インタフェース６０２と、〜（中略）〜ＣＰＵチャネル６０６−１から６０６−ｍの組とを含む。システムの各処理ユニットは、プロセッサ割込発生器３０６の関連するＣＰＵチャネル６０６−１から６０６−ｍから割込を受取る。ＣＰＵチャネル６０６−１から６０６−ｍは、中央制御装置３０２（図３）から中央制御装置インタフェース６０２を介して割込を受取って、それらを適当な処理ユニット（または複数の処理ユニット）にディスパッチする。」（【００６０】）
　
（１−１７）
「図１０はプロセッサチャネル６０６−１から６０６−ｍの各々を示すブロック図である。図１０のＣＰＵチャネル６０６は、割込ディスパッチ制御ユニット６５４に結合されるＣＰＵチャネルレジスタユニット６５０と割込待ち行列６５２とを含む。割込ディスパッチ制御ユニット６５４は対応する処理ユニットに保留割込をディスパッチする。」（【００６１】）
　
（１−１８）
「ＣＰＵチャネルレジスタユニット６５０は、現在のタスク優先レジスタ６５０Ａと、現在の割込ＩＤレジスタ６０５Ｂと、プロセッサＩＤレジスタ６５０Ｃと、制御レジスタ６５０Ｄとを含む。」（【００６２】）
　
（１−１９）
「システム内の各処理ユニットは、中央割込制御ユニット２２０によって見られるような機能性を司るために、専用の制御レジスタ６５０Ｄを割当てられる。〜（中略）〜図１１（ａ）は、ＣＰＵチャネル制御（ＣＩＧ）レジスタ６５０Ｄをその関連するフィールドとともに示し、表５から表７にかけては制御レジスタ内の各フィールドを記載する。」（【００６３】）
　
（１−２０）
「ＣＩＧ制御レジスタフィールド
　フィールド　名称　　　　　　ビット　説明
　〜（中略）〜
　ＩＳＴ　　　割込ステータス　２　　　このチャネル上の割込の
　　　　　　　　　　　　　　　　　　　ステータスを反映する−表７参照」
　（【００６４】の【表５】）
　
（１−２１）
「割込ステータス定義
　ＩＳＴ（１：０）　定義
　００　　　　　　　処理中の割込はない
　０１　　　　　　　割込はＣＰＵによって処理中である。
　１０　　　　　　　割込はＣＰＵにディスパッチされたが
　　　　　　　　　　まだ肯定応答されていない
　〜（後略）〜」（【００６６】の【表７】）
　
（１−２２）
「プロセッサＩＤレジスタ６５０Ｃは、特定のチャネルに関連する処理ユニット２０２−１から２０２−ｍのＩＤを含む。現在の割込ＩＤレジスタ６５０Ｂは、チャネルに接続される処理ユニットによって処理中の割込のＩＤ（ベクトル）をストアするために設けられる。割込が処理中であることを制御レジスタのステータスフィールドが示す場合にのみ、現在の割込ＩＤレジスタ６５０Ｂは有効である。現在のタスク優先レジスタ６５０Ａは、チャネルに関連する処理ユニットによって実行中のタスクの優先順位を反映する。」（【００６７】）
　
（１−２３）
「中央制御装置３０２による割込の優先順位づけについて次に考察する。図１９は、Ｉ／Ｏ割込制御装置３０４と中央制御装置３０２とプロセッサ割込発生器３０６とを含む、中央割込制御ユニット２２０の一部を示すブロック図である。〜（中略）〜優先順位は割込チャネルのための関連する制御レジスタ５０４ＡのＰＬフィールド内にストアされる。〜（中略）〜一旦特定の割込要求がＩ／Ｏ割込制御装置３０４によって受付けられると、割込ベクトルおよび優先順位データは中央制御装置３０２の割込スケジューラ３０５によって処理され、それは応答してプロセッサ割込発生器３０６の指定されるＣＰＵチャネルの保留割込待ち行列６５２（図１０）内の各割込に対し割込ベクトルと優先順位データとを与える。割込は、割込制御レジスタにより示される優先順位レベルに基づき、および利用可能な処理ユニットの現在のタスク優先順位に基づいて、優先順位づけされる態様で、ＣＰＵチャネルの様々な割込待ち行列に与えられる。」（【００８５】）
　
　当審が上記最初の拒絶理由通知において引用した特開平９−２８２１８８号公報（平成９年１０月３１日出願公開。以下、「引用例２」という。）には、図面とともに以下の技術事項が記載されている。
　
（２−１）
「オペレーティングシステムはさらに、各プロセッサで実行されているプロセスの優先度を示す優先度ステータスをステータス記憶領域に登録し、
割込処理装置は、この優先度ステータスも参照することにより、再スケジューリングが可能なプロセッサのうち、起動すべき割込スレッドよりも優先度が低いプロセスを実行中のプロセッサを検索する」（【請求項２】）
　
（２−２）
「実施形態２．図４は実施形態２に係る割込処理システムの概略構成図である。〜（中略）〜
　同図における新たな構成は、インタフェース部１２ａ〜ｄに併設された第二のインタフェース部３０ａ〜ｄであり、これらから割込処理装置１４に対して第二のステータスであるＳＴＡＴＵＳ２が出力されている。ＳＴＡＴＵＳ２は、各プロセッサで現在実行されているプロセスの優先度（プライオリティ）を示すステータスである。」（【００４８】〜【００４９】）
　
（２−３）
「図５は実施形態２の動作を示すフローチャートのうち、割込処理装置１４による処理を抜き出したものである。〜（中略）〜
　割込処理装置１４がＩＮＴ−ＲＥＱ０を参照して割込要求を認識したとき（Ｓ１２）、〜（中略）〜再スケジューリング可能なプロセッサが見つかったきは（Ｓ１６のＹ）、そのプロセッサからＳＴＡＴＵＳ２を取得する（Ｓ５０）。つづいてＳＴＡＴＵＳ２と、起動されるべき割込スレッドの優先度を比較し、前者の優先度のほうが高ければ（Ｓ５２のＹ）、そのプロセッサに割込要求を提示する（Ｓ１８）。前者の優先度のほうが低い場合（Ｓ５２のＮ）は、Ｓ１４に戻り、別のプロセッサを検索する。以下、ＳＴＡＴＵＳ１と２の条件をともに満たすプロセッサが見つかれば、そのプロセッサに割込要求を提示し、割込処理を行う。」（【００５０】〜【００５１】。ただし、引用例２の図５の記載事項を鑑みれば、この（２−３）の記載事項のうち、”前者の優先度のほうが高ければ（Ｓ５２のＹ）”の部分は誤記であり、正しくは”後者（起動されるべき割込スレッドの優先度）のほうが高ければ（Ｓ５２のＹ）”である。また、同様に、この（２−３）の記載事項のうち、”前者の優先度のほうが低い場合（Ｓ５２のＮ）”の部分は誤記であり、正しくは”後者（起動されるべき割込スレッドの優先度）のほうが低い場合（Ｓ５２のＮ）”である。）
　
　当審が上記最初の拒絶理由通知において引用した特開２００５−４５６２号公報（平成１７年１月６日出願公開。以下、「引用例３」という。）には、図面とともに以下の技術事項が記載されている。
　
（３−１）
「外部割り込み要求を受け付ける割り込み機能を備えた複数のプロセッサを持つマルチプロセッサシステムにおいて、
〜（中略）〜
割り込み状態に有る時に現在実行している割り込みの優先度をプロセッサ外部に通知する割り込み優先度通知手段と、
〜（中略）〜前記割り込み優先度通知手段によって得られた各々のプロセッサの割り込み優先度から〜（中略）〜すべてのプロセッサが割り込み状態に有る時は最も低い割り込み優先度の割り込みを実行しているプロセッサを選択するプロセッサ選択手段と、
発生した外部割り込みの要求をすべて受け付ける割り込み受付手段と、
前記割り込み受付手段で受け付けた割り込み要求を前記プロセッサ選択手段により決定したプロセッサに通知する割り込み通知手段を有し、
前記プロセッサ選択手段により選択されたプロセッサに、外部割り込み要求に対応した割り込み処理を実行させることを特徴とするマルチプロセッサシステム。」（【請求項５】）
　
（３−２）
「（第４実施形態）
図５において、符号１１０１、１１０２…１１０３は第１〜第３実施形態同様のプロセッサで、割り込み機能を有している。」（【００５１】）
　
（３−３）
「符号１１０７、１１０８…１１０９は、プロセッサ１１０１、１１０２…１１０３にそれぞれ含まれ、プロセッサ１１０１、１１０２…１１０３で実行している割り込み処理の優先度をプロセッサ外部に通知する割り込み優先度通知部である。
〜（中略）〜割り込み優先度通知部１１０７〜１１０９は、ハードウェア的に可能であればプロセッサ１１０１〜１１０３のハードウェア信号線を介して上記の〜（中略）〜優先度の情報を出力する構成とする。」（【００５３】〜【００５４】）
　
（３−４）
「符号１１１０はプロセッサ選択部で、次のように動作する。すなわち、プロセッサ選択部１１１０は、〜（中略）〜割り込み優先度通知部１１０７、１１０８…１１０９から通知される割り込み優先度を利用して、〜（中略）〜プロセッサ１１０１、１１０２…１１０３がすべて割り込み状態である時は、最も優先度の低い割り込みを実行しているプロセッサを１つ選択する。」（【００５６】）
　
（３−５）
「ステップＳ１２０５ですべてのプロセッサ１１０１、１１０２…１１０３が割り込み状態にあれば、割り込み優先度通知部１１０７、１１０８…１１０９からプロセッサ１１０１、１１０２…１１０３で実行している割り込み処理の優先度をそれぞれ獲得し（ステップＳ１２０７）、獲得した割り込みの優先度を比較することにより、最も低い優先度の割り込みをを実行しているプロセッサをプロセッサ１１０１、１１０２…１１０３の中から１つ選択し（ステップＳ１２０８）、ステップＳ１２０９へ進む。
ステップＳ１２０９では、〜（中略）〜ステップＳ１２０８で選択したプロセッサを割り込み通知部１１１４へ通知し、ステップＳ１２１０へ進む。
割り込みすべきプロセッサの通知を受けた割り込み通知部１１１４は、通知された割り込みすべきプロセッサヘ割り込み受付部１１１３で受け付けた外部割り込み要求を通知する（ステップＳ１２１０）。割り込み通知部１１１４から割り込み要求を受けたプロセッサは割り込み処理を実行する（ステップＳ１２１１）。」（【００６４】〜【００６６】）
　
　上記（１−３）に「図３は、Ｉ／Ｏ割込制御装置３０４とプロセッサ割込発生器３０６とに結合される中央制御装置３０２を含む中央制御ユニット２２０の１つの実施例のブロック図である。」と記載されていることから明らかなように、中央割込制御ユニット２２０は、Ｉ／Ｏ割込制御装置３０４と中央制御装置３０２とプロセッサ割込発生器３０６を備えるものであると認められる。
　
　上記（１−４）に「中央割込制御ユニット２２０は様々な異なるＩ／Ｏ装置からの割込を受付けることができる。これらの割込は、ＩＮＴＲ１−ＩＮＴＲｎとラベルづけされる複数の割込ピンで受取られてＩ／Ｏ割込制御装置３０４に与えられる。」と記載されていることから明らかなように、Ｉ／Ｏ割込制御装置３０４は、Ｉ／Ｏ装置２１２−１〜２１２−ｎから割込ピンＩＮＴＲ１〜ＩＮＴＲｎを介して割込を受け付けるものであると認められる。
　
　上記（１−９）に「各割込信号は、プログラマブル制御レジスタ５０４Ａと、宛先ＣＰＵレジスタ５０４Ｂと、アフィニティＣＰＵレジスタ５０４Ｃと、ＩＤ（ベクトル）レジスタ５０４Ｄとに関連する。制御レジスタ５０４Ａ内の情報に基づいて、割込受入ユニット５０６はＩＮＴＲピン上の信号を処理する。割込が純粋な、可能化された、かつ受容可能な信号である場合には、それは、処理ユニットの１つ以上に送られるよう、（図４の）中央制御装置インタフェース４０４に送られる。」と記載され、（１−１０）に「レジスタの個々のセットは各可能な割込信号の各々に対して設けられる。これらのレジスタは、制御レジスタ５０４Ａ、宛先ＣＰＵレジスタ５０４Ｂ、アフィニティＣＰＵレジスタ５０４Ｃ、およびＩＤレジスタ５０４Ｄとラベルづけされる。」と記載されていることから明らかなように、受け付けた割込には、制御レジスタ５０４Ａと宛先ＣＰＵレジスタ５０４Ｂが対応している。
　また、制御レジスタ５０４Ａの有するフィールドのひとつとして、上記（１−１２）には「ＰＬ　　　　優先順位レベル　４　　　割込に割当てられる優先順位レベル」が記載されていることから明らかなように、制御レジスタ５０４Ａは、受け付けた割込に割り当てられる優先順位レベルの情報が保持されているＰＬ（優先順位レベル）フィールドを有するものである。
　さらに、制御レジスタ５０４Ａの有するフィールドのひとつとして、上記（１−１２）には「ＤＭ　　　　デリバリモード　３　　　割込を送るモード−表２参照」が記載されており、このＤＭ（デリバリモード）フィールドの取り得る値について、上記（１−１３）に「０００　　　　　固定化：割込を宛先ＣＰＵレジスタにある単数／複数のＣＰＵに送る」（つまりは、割込信号に対応する制御レジスタ５０４ＡのデリバリモードＤＭの値が”０００”の場合は、割込信号に係る割込は、宛先ＣＰＵレジスタ５０４Ｂが示す処理ユニットに送るべきであるものである。）と「００１　　　　　最下位優先順位：最も低い優先順位で実行しているプロセッサに割込を送る」（つまりは、割込信号に対応する制御レジスタ５０４ＡのデリバリモードＤＭの値が”００１”の場合は、割込信号に係る割込は、複数の処理ユニットのうち最も低い優先順位のタスクを実行している処理ユニットに送るべきものである。）が記載されていることから明らかなように、制御レジスタ５０４Ａは、受け付けた割込を最も低い優先順位のタスクを実行している処理ユニットに送るべきであるのか、または、受け付けた割込を宛先ＣＰＵレジスタ５０４Ｂが示す処理ユニットに送るべきであるのかを示す情報が保持されているＤＭ（デリバリモード）フィールドを有するものである。
　そして、上記（１−９）に「制御レジスタ５０４Ａ内の情報に基づいて、割込受入ユニット５０６はＩＮＴＲピン上の信号を処理する。割込が純粋な、可能化された、かつ受容可能な信号である場合には、それは、処理ユニットの１つ以上に送られるよう、（図４の）中央制御装置インタフェース４０４に送られる。」と記載され、上記（１−１５）に「割込は、中央制御装置インタフェース４０４を介して中央制御装置３０２に送られる前に、それぞれの割込受入ユニット５０６によって処理される。割込が可能化され（ＩＣＲのＥＮ）かつマスクされない場合には（ＩＣＲのＭＳＫ）、それはデリバリモード、宛先処理ユニット（もしあれば）、優先順位レベル、および割込ＩＤについての情報とともに中央制御装置３０２に送られる。」と記載され、引用例１の図３、図４及び図５には、割込受付（受入）ユニット５０６と中央制御装置インタフェース４０４はいずれも、Ｉ／Ｏ割込制御装置３０４の内部構成であることが示されているから、Ｉ／Ｏ割込制御装置３０４は、少なくとも制御レジスタ５０４Ａを参照することにより、受け付けた割込に関する判断を行い、その判断結果を中央制御装置３０２に送るものであると認められる。
　よって、上記した各記載事項から、Ｉ／Ｏ割込制御装置３０４は、制御レジスタ５０４ＡのＰＬ（優先順位レベル）フィールド及びＤＭ（デリバリモード）フィールドと、宛先ＣＰＵレジスタ５０４Ｂとを参照することにより、受け付けた割込に割り当てられる優先順位レベルを判断するとともに、受け付けた割込を最も低い優先順位のタスクを実行している処理ユニットに送るべきであるのか、または、受け付けた割込を宛先ＣＰＵレジスタ５０４Ｂが示す処理ユニットに送るべきなのかを判断し、その判断結果を中央制御装置３０２に送るものであると認められる。
　
　上記（１−１６）に「プロセッサ割込発生器３０６は、中央制御装置インタフェース６０２と、〜（中略）〜ＣＰＵチャネル６０６−１から６０６−ｍの組とを含む。」と記載され、上記（１−１６）に「システムの各処理ユニットは、プロセッサ割込発生器３０６の関連するＣＰＵチャネル６０６−１から６０６−ｍから割込を受取る。」と記載され、上記（１−１７）に「図１０のＣＰＵチャネル６０６は、割込ディスパッチ制御ユニット６５４に結合されるＣＰＵチャネルレジスタユニット６５０と割込待ち行列６５２とを含む。」と記載され、上記（１−１８）に「ＣＰＵチャネルレジスタユニット６５０は、現在のタスク優先レジスタ６５０Ａと、現在の割込ＩＤレジスタ６０５Ｂと、プロセッサＩＤレジスタ６５０Ｃと、制御レジスタ６５０Ｄとを含む。」と記載され、上記（１−２２）に「現在のタスク優先レジスタ６５０Ａは、チャネルに関連する処理ユニットによって実行中のタスクの優先順位を反映する。」と記載されていることから明らかなように、プロセッサ割込発生器３０６内の現在のタスク優先レジスタ６５０Ａに、各処理ユニットによって実行中のタスクの優先順位に関する情報を保持している。
　上記（１−１５）に「割込は、中央制御装置インタフェース４０４を介して中央制御装置３０２に送られる前に、それぞれの割込受入ユニット５０６によって処理される。割込が可能化され（ＩＣＲのＥＮ）かつマスクされない場合には（ＩＣＲのＭＳＫ）、それはデリバリモード、宛先処理ユニット（もしあれば）、優先順位レベル、および割込ＩＤについての情報とともに中央制御装置３０２に送られる。」と記載され、上記（１−５）に「中央制御装置３０２は、様々な割込信号に優先順位をつけてそれらをプロセッサ割込発生器３０６に送り、プロセッサ割込発生器３０６はそれに応答し、特に各割込に対するデリバリモードと各処理ユニットの現在のタスク優先順位とに基づいて割込信号を処理ユニット２０２−１から２０２−ｍのうちの１つ以上に送る。中央制御装置３０２は、システムのための割込スタックおよび装置テーブルを維持し、さらにすべての処理ユニットの現在のタスク優先順位を維持する。」と記載され、上記（１−２３）に「一旦特定の割込要求がＩ／Ｏ割込制御装置３０４によって受付けられると、割込ベクトルおよび優先順位データは中央制御装置３０２の割込スケジューラ３０５によって処理され、それは応答してプロセッサ割込発生器３０６の指定されるＣＰＵチャネルの保留割込待ち行列６５２（図１０）内の各割込に対し割込ベクトルと優先順位データとを与える。割込は、割込制御レジスタにより示される優先順位レベルに基づき、および利用可能な処理ユニットの現在のタスク優先順位に基づいて、優先順位づけされる態様で、ＣＰＵチャネルの様々な割込待ち行列に与えられる。」と記載されていることから明らかなように、中央制御装置３０２とプロセッサ割込発生器３０６は協働して、Ｉ／Ｏ割込制御装置３０４が受け付けた割込を最も低い優先順位のタスクを実行している処理ユニットに送るべきであると（デリバリモードに基づき）判断した場合には、複数の処理ユニットのうち最も低い優先順位のタスクを実行している処理ユニットに割込を送り、Ｉ／Ｏ割込制御装置３０４が受け付けた割込を宛先ＣＰＵレジスタ５０４Ｂが示す処理ユニットに送るべきであると（デリバリモードに基づき）判断した場合には、宛先ＣＰＵレジスタ５０４Ｂが示す処理ユニットに割込を送るものである。
　よって、上記した各記載事項から、中央制御装置３０２とプロセッサ割込発生器３０６は協働して、各処理ユニットで実行されているタスクの優先順位を判定するとともに、Ｉ／Ｏ割込制御装置３０４が受け付けた割込を最も低い優先順位のタスクを実行している処理ユニットに送るべきであると判断した場合には、複数の処理ユニットのうち最も低い優先順位のタスクを実行している処理ユニットに割込を送り、Ｉ／Ｏ割込制御装置３０４が受け付けた割込を宛先ＣＰＵレジスタ５０４Ｂが示す処理ユニットに送るべきであると判断した場合には、宛先ＣＰＵレジスタ５０４Ｂが示す処理ユニットに割込を送るものであると認められる。
　
　上記引用例１の記載事項及び図面を総合勘案すると、引用例１には、次の発明（以下、「引用例１発明」という。）が記載されていると認められる。
　
「複数の処理ユニット２０２−１〜２０２−ｍを備えた多重処理システム２００であって、
　中央割込制御ユニット２２０を備え、
　中央割込制御ユニット２２０は、Ｉ／Ｏ割込制御装置３０４と中央制御装置３０２とプロセッサ割込発生器３０６を備え、
　Ｉ／Ｏ割込制御装置３０４は、Ｉ／Ｏ装置２１２−１〜２１２−ｎから割込ピンＩＮＴＲ１〜ＩＮＴＲｎを介して割込を受け付け、
　Ｉ／Ｏ割込制御装置３０４は、制御レジスタ５０４ＡのＰＬ（優先順位レベル）フィールド及びＤＭ（デリバリモード）フィールドと、宛先ＣＰＵレジスタ５０４Ｂとを参照することにより、受け付けた割込に割り当てられる優先順位レベルを判断するとともに、受け付けた割込を最も低い優先順位のタスクを実行している処理ユニットに送るべきであるのか、または、受け付けた割込を宛先ＣＰＵレジスタ５０４Ｂが示す処理ユニットに送るべきなのかを判断し、
　中央制御装置３０２とプロセッサ割込発生器３０６は協働して、各処理ユニットで実行されているタスクの優先順位を判定するとともに、Ｉ／Ｏ割込制御装置３０４が受け付けた割込を最も低い優先順位のタスクを実行している処理ユニットに送るべきであると判断した場合には、複数の処理ユニットのうち最も低い優先順位のタスクを実行している処理ユニットに割込を送り、Ｉ／Ｏ割込制御装置３０４が受け付けた割込を宛先ＣＰＵレジスタ５０４Ｂが示す処理ユニットに送るべきであると判断した場合には、宛先ＣＰＵレジスタ５０４Ｂが示す処理ユニットに割込を送る、多重処理システム２００。」
　
第４．対比
　本願発明１と引用例１発明とを比較する。
　
　引用例１発明における「処理ユニット」は本願発明１における「単位プロセッサ」に相当する。
　引用例１発明における「多重処理システム」は、複数の処理ユニット（単位プロセッサ）を備えている点で、本願発明１における「マルチプロセッサシステム」に一致する。
　引用例１発明における「Ｉ／Ｏ装置２１２−１〜２１２−ｎから割込ピンＩＮＴＲ１〜ＩＮＴＲｎを介して」受け付ける「割込」は、本願発明１における「ＯＳによってスケジュール管理できない外部からの割込み処理として」の「プログラムの実行要求」に相当する。
　引用例１発明において、「受け付けた割込を最も低い優先順位のタスクを実行している処理ユニットに送るべき」と判断した場合における、その「割込」は、本願発明１における「単位プロセッサのいずれにおいても実行可能なプログラムの実行要求である第１要求」に相当する。
　引用例１発明において、「受け付けた割込を宛先ＣＰＵレジスタ５０４Ｂが示す処理ユニットに送るべき」であると判断した場合における、その「割込」は、本願発明１における「単位プロセッサのうち指定された単位プロセッサにおいてのみ実行可能なプログラムの実行要求である第２要求」に相当する。
　引用例１発明における「Ｉ／Ｏ割込制御装置」は、Ｉ／Ｏ装置からの割込を受け付けて、その割込を割り当てうる処理ユニットの範囲（複数の処理ユニットのうち最も低い優先順位のタスクを実行している処理ユニットか、または、宛先ＣＰＵレジスタ５０４Ｂが示す処理ユニットか）を判断するものであるから、この「Ｉ／Ｏ割当制御装置」は、本願発明１における「要求受付手段」と「スタティック／ダイナミック設定部」を併せた構成に相当する。
　引用例１発明における「中央制御装置３０２」と「プロセッサ割込発生器３０６」は協働して、各処理ユニットで実行されているタスクの優先順位を判定するとともに、Ｉ／Ｏ割込制御装置３０４が受け付けた割込を最も低い優先順位のタスクを実行している処理ユニットに送るべきであると判断した場合には、複数の処理ユニットのうち最も低い優先順位のタスクを実行している処理ユニットに割込を送り、Ｉ／Ｏ割込制御装置３０４が受け付けた割込を宛先ＣＰＵレジスタ５０４Ｂが示す処理ユニットに送るべきであると判断した場合には、宛先ＣＰＵレジスタ５０４Ｂが示す処理ユニットに割込を送るものであるから、この「中央制御装置３０２」と「プロセッサ割込発生器３０６」を併せた構成は、割込（実行要求）が複数の処理ユニットのうち最も低い優先順位のタスクを実行している処理ユニットに送るべきである（単位プロセッサのいずれにおいても実行可能なプログラムの実行要求である第１要求である）と特定された場合に、全ての処理ユニット（単位プロセッサ）で動作しているタスクの優先度を判定するという点では本願発明１における「ダイナミック割込み優先度判定部」と一致し、各種の優先度に基づいて割込（実行要求）を処理ユニット（単位プロセッサ）に割り当てるという点では本願発明１における「単位プロセッサ割当手段」に一致するものである。
　
　すると、本願発明１と引用例１発明とは、次の点で一致する。
　
＜一致点＞
　複数の単位プロセッサを備えたマルチプロセッサシステムであって、
　前記単位プロセッサに対するプログラムの実行要求を受付ける要求受付手段と、
　前記要求受付手段が、ＯＳによってスケジュールが管理できない外部からの割込み処理としてプログラムの実行要求を受付けた場合、当該実行要求が、前記単位プロセッサのいずれにおいても実行可能なプログラムの実行要求である第１要求か、または前記単位プロセッサのうち指定された単位プロセッサにおいてのみ実行可能なプログラムの実行要求である第２要求であるかを特定するスタティック／ダイナミック設定部と、
　前記スタティック／ダイナミック設定部によって実行要求が第１要求であると特定された場合、全ての前記単位プロセッサで動作しているタスクの優先度を判定するダイナミック割込み優先度判定部と、
　第１要求を、前記ダイナミック割込み優先度判定部によって判定された優先度にしたがって前記単位プロセッサに割り当てる単位プロセッサ割当手段と、
　を備えることを特徴とするマルチプロセッサシステム。
　
　一方で、両者は、次の点で相違する。
　
＜相違点＞
　本願発明１は
「前記スタティック／ダイナミック設定部によって実行要求が前記第１要求であると特定された場合、全ての前記単位プロセッサで動作しているタスク及び割込みハンドラの優先度を判定するダイナミック割込み優先度判定部と、
　前記スタティック／ダイナミック設定部によって実行要求が前記第２要求であると特定された場合、前記指定された単位プロセッサで動作しているタスク及び割込みハンドラの優先度を判定するスタティック割込み優先度判定部と、
　前記スタティック／ダイナミック設定部によって実行要求が前記第１要求であると特定された場合には、前記第１要求を、前記ダイナミック割込み優先度判定部によって判定された優先度と前記第１要求の優先度とにしたがって前記単位プロセッサに割り当て、前記スタティック／ダイナミック設定部によって実行要求が第２要求であると特定された場合には、前記第２要求を、前記スタティック割込み優先度判定部によって判定された優先度と前記第２要求の優先度とにしたがって前記単位プロセッサに割り当てる単位プロセッサ割当手段と、
　を備える」のに対し、
　引用例１発明においては、
（Ａ）割り当てる先の処理ユニット（単位プロセッサ）を定める際において、中央制御装置３０２とプロセッサ割込発生器３０６は協働して、処理ユニット（単位プロセッサ）で実行されている処理の優先度は考慮するものの、処理ユニット（単位プロセッサ）に新規に割り当てようとしている外部からの割込に対応する優先度を考慮するものではなく、つまり、本願発明１でいうところの「前記第１要求を、」「前記第１要求の優先度」「にしたがって前記単位プロセッサに割り当て」たり、「前記第２要求を、」「前記第２要求の優先度」「にしたがって前記単位プロセッサに割り当てる」ものではなく、
（Ｂ）外部割込が指定された処理ユニット（単位プロセッサ）においてのみ実行可能であるプログラムの実行要求である場合に、中央制御装置３０２とプロセッサ割込発生器３０６は協働して、指定された処理ユニット（単位プロセッサ）に割込を割り当てるものの、その割当の際に処理ユニット（単位プロセッサ）で実行されている処理の優先度や新規に割り当てようとしている外部からの割込に対応する優先度を考慮するものではなく、つまり、本願発明１でいうところの「前記スタティック／ダイナミック設定部によって実行要求が前記第２要求であると特定された場合、前記指定された単位プロセッサで動作しているタスク及び割込みハンドラの優先度を判定」し、「前記第２要求を、前記スタティック割込み優先度判定部によって判定された優先度と前記第２要求の優先度とにしたがって前記単位プロセッサに割り当てる」ものではなく、
（Ｃ）中央制御装置３０２とプロセッサ割込発生器３０６は協働して、処理ユニット（単位プロセッサ）で動作しているタスクの優先順位（優先度）を判定するものであるものの、処理ユニット（単位プロセッサ）で動作している割込みハンドラの優先順位（優先度）を判定するものではない、つまり、本願発明１でいうところの「前記スタティック／ダイナミック設定部によって実行要求が前記第１要求であると特定された場合、全ての前記単位プロセッサで動作している」「割込みハンドラの優先度を判定」したり、「前記スタティック／ダイナミック設定部によって実行要求が前記第２要求であると特定された場合、前記指定された単位プロセッサで動作している」「割込みハンドラの優先度を判定する」ものではない点。
　
第５．判断
　そこで、上記相違点について検討する。
　
　まず、一般に、新規の割込が発生して、その新規の割込をあるプロセッサに割り当てようとする際に、新規の割込が有する優先度と、プロセッサが実行しているタスクや割込処理が有する優先度とを比較して、比較の結果、新規の割込が有する優先度が高い場合のみ、新規の割込をプロセッサに割り当て、そうでない場合には、新規の割込の割り当てを一時的に保留することは、本願出願時において当業者に広く知られた周知慣用技術である。例えば、当該周知慣用技術を例示する周知例１乃至４として、下記の文献の指摘する箇所の記載を参照のこと。
　
＜周知例１＞
　山形孝雄編，「ＴＥＣＨ　Ｉ　ＳＨ−１＆ＳＨ−２マイコン入門（インターフェース増刊Ｖｏｌ．２２）」，ＣＱ出版株式会社，２００４年９月１日，Ｐａｇｅｓ：２２−２３（特に、第２２頁右欄第１２行目〜最終行、第２３頁の図１３）
　
「割り込み例外処理を起動させる要因として，マスク不可能なＮＭＩ割り込みや外部信号入力による割り込み，ＳｕｐｅｒＨ内蔵の周辺モジュールによる割り込みがあります．
　実行中のプログラムやそれぞれの割り込み要因には優先順位を設定することが可能で，それぞれのイベントが発生したときに優先順位の比較が行われます．実行中のプログラムの優先順位はＳＲ（ステータス・レジスタ）に設定しますが，割り込み要因の優先順位は割り込みコントローラで設定します．
　それでは，実際に割り込みを発生させる設定方法について簡単に解説します．優先度は割り込み要因ごと，割り込みコントローラのＩＰＲ（インタラプト・プライオリティ・レジスタ）に４ビット（０〜１５）で設定をします．初期状態では，それぞれの優先度は最低レベルの０になっています．また，ＣＰＵのＳＲの初期状態は最高レベルの１５に設定されています．したがって，この状態では割り込みが発生したとしても，割り込み処理は開始されません．割り込みを発生させるには，割り込みコントローラのＩＰＲの値がＣＰＵのＳＲの設定値より大きくなるように設定します．
　割り込み要求を受け付けると，ＳＰとＰＣを退避します．現在実行中の割り込み処理の優先度が，割り込みプログラムの優先度と等しくなります．現在実行中の割り込み処理中に，その優先度より高い割り込みを発生させた場合，現在実行中の割り込み処理を中断して優先度の高い割り込み処理を開始します．これを多重割り込みといい，優先度の設定が非常に重要になります（図１３）．」
　
＜周知例２＞
　永井正武、外２名，「実用　組込みＯＳ構築技法　情報通信を支える基礎技術ＲＴＯＳ入門」，初版，共立出版株式会社，２００１年１１月１日，Ｐａｇｅｓ：２０４−２０８（特に、第２０５頁下から３行目〜第２０７頁第４行目、第２０６頁の図９．２０と図９．２１、第２０７頁の図９．２２）
　
「図９．２０のように，後から入った割り込みの優先度が低い場合は，その割り込みをキューに記憶しておき，割り込みの処理が終わる都度，次の優先度の割り込み処理を実行するような，タスクスケジューリング同様のスケジューリングを行えば実現できる。
　これも一つの解決方法であるが，割り込み発生ごとにオーバヘッドがかかるのが難点である。より簡単な方法がハードウェアによって与えられている。ハードウェアでは，割り込み要求に優先度をもたせ，ある割り込みを発生させると，それ以下の優先度の割り込み発生を抑止することで実現する。図９．２１に示すように，ある割り込み処理中に発生する割り込みは，実行中のものより高いものだけであり，発生すれば，それを処理することで優先度順の処理順序が保たれる。
　これは図９．２２のようなハードウェアで実現されている。割り込みが発生すると，割り込み制御コントローラ（ＰＩＣ； Ｐｒｏｇｒａｍａｂｌｅ Ｉｎｔｅｒｒｕｐｔ Ｃｏｎｔｒｏｌｅｒ）に実行中の処理の優先度を設定する。すると，ＰＩＣは割り込み要求がある都度，その要求と実行中の優先度を比較し，図９．２２のように割り込み抑止制御を行う。」
　
＜周知例３＞
　特開昭５４−２３３４１号公報（昭和５４年２月２１日出願公開。特に、第２頁左上欄最終行〜同頁右上欄第７行目）
「このようにしてなるシーケンス制御装置において，レベルＭ（Ｍ≦ｎ）の割込み要求が生じたとき，割込み要求保持レジスタ６はこの割込み要求を保持する。割込み受付順位判定回路７はレベルＭの割込みと現行の処理レベルとの優先順位を比較し，レベルＭの割込みの方が優先順位が高いならば，シーケンス制御装置９に割込み要求信号（ＩＮＴ）を送出する。」
　
＜周知例４＞
　特開昭６２−１４５４３３号公報（昭和６２年６月２９日出願公開。特に、第３頁左下欄第１０行目〜第４頁右上欄第５行目）
　
「優先順位指定部１０−Ａには、各々の割込の受付優先順位をプログラム操作により書き込んでおく。
　判定部１１−Ａは、優先度記憶部２からの中央処理装置が実行しているプログラムの優先度情報１００と各優先順位指定部１０−Ａに記憶される優先順位指定情報とを比較し、優先順位指定が実行プログラムの優先度より高いと判定すると判定信号１０１−Ａを出力する。
　起動要求発生部１２−Ａは、判定信号１０１−Ａが出力され、且つ割込要求制御部１３−Ａが割込要求を許可状態にし、且つ割込要求記憶部１４−Ａが割込信号１０２−Ａの発生を記憶していることを検出すると、割込の起動要求信号１０３−Ａを出力する。
　尚、割込発生Ｂ、Ｃに対応する部分も同様の動作する。制御部３は、各割込発生源の起動要求信号１０３−Ａ、Ｂ、Ｃをもとに割込起動信号１０４を発生して中央処理装置１に割込装置１に割込処理を開始させるとともに、起動要求を出力している割込発生源のうち１つを選択して中央処理装置１からの割込開始信号１０５に同期した割込起動応答信号（１０６−Ａ、Ｂ、Ｃのいずれか）を発生する。優先順位導出部１５−Ａは、起動応答信号１０６−Ａが発生されると、優先順位指定部１０−Ａの内容をデータ線１０７に導出し、起動された割込プログラムの優先度情報として送り出す。
　優先度記憶部２は、この情報を中央処理装置からの割込起動の完了信号１０８が発生される時に記憶する。
　これによって、実行中のプログラムの優先度が優先度記憶部２に保持されることになり、以後の各判定部１１−Ａ、Ｂ、Ｃにおける優先順位判定の条件が変化し多重割込の起動制御がなされることになる。
　つまり、割込信号が発生してその割込要求が割込要求記憶部１４−Ａ、Ｂ、Ｃに保持され、割込要求制御部１３−Ａ、Ｂ、Ｃが割込許可状態であっても、優先順位記憶部１１−Ａ、Ｂ、Ｃ（注：これは誤記であり、正しくは”優先順位指定部１０−Ａ，Ｂ，Ｃ”である。）の指定内容が、実行中プログラムの優先度より高ければ判定信号１０１−Ａ、Ｂ、Ｃおよび起動要求信号１０３−Ａ、Ｂ、Ｃが発生され割込を起動できるが、実行中プログラムの優先度より低ければ判定信号１０１Ａ、Ｂ、Ｃおよび起動要求信号１０３−Ａ、Ｂ、Ｃが発生されず、割込起動信号１０４も出力されないため割込処理は開始されないで割込要求が保留されることになる。
　中央処理装置１が、一連の割込プログラム処理を終了して中断したプログラム処理を再開する時に、優先度記憶部２の優先度を、割込プログラム開始前つまり再開プログラムの優先度状態に復帰させる。ここで保留されていた割込要求は割込要求記憶部１１（注：これは誤記であり、正しくは”１４”である。）−Ａ、Ｂ、Ｃに保持されており復帰された優先度によって新たな割込起動の判定がなされることになる。」
　
　このように、新規の割込が発生して、その新規の割込をあるプロセッサに割り当てようとする際に、新規の割込が有する優先度と、プロセッサが実行しているタスクや割込処理が有する優先度とを比較して、比較の結果、新規の割込が有する優先度が高い場合のみ、新規の割込をプロセッサに割り当て、そうでない場合には、新規の割込の割り当てを一時的に保留することは、周知慣用技術であり、また、この周知慣用技術は、新規に発生した割り込みをプロセッサに割り当てる際の制御に関するものである点では引用例１発明と同様であるから、引用例１発明に当該周知慣用技術を適用することは当業者にとって通常の創作能力の発揮によりなし得たことである。
　
　上記した周知慣用技術を踏まえて、上記相違点における（Ａ）、（Ｂ）、（Ｃ）を検討する。
　
　上記（Ａ）は、引用例１発明では、割り当てる先の処理ユニット（単位プロセッサ）を定める際において、処理ユニット（単位プロセッサ）に新規に割り当てようとしている外部からの割込に対応する優先度を考慮するものではないこと、つまりは本願発明１でいうところの「前記第１要求を、」「前記第１要求の優先度」「にしたがって前記単位プロセッサに割り当て」たり、「前記第２要求を、」「前記第２要求の優先度」「にしたがって前記単位プロセッサに割り当てる」ものではないことを示すものである。
　しかしながら、既に示したように、割込をプロセッサに割り当てるか否かを定める際において、外部からの割込に対応する優先度を考慮対象に加えて、外部からの割込に対応する優先度と、プロセッサが実行しているタスク等の優先度とを比較するようにすること自体は周知慣用技術である。
　また、上記周知慣用技術に加えて、外部からの割込を複数のプロセッサのいずれに割り当てるかを定めるマルチプロセッサにおける割込の制御について記載されている引用例２があり、上記（２−１）、（２−２）、（２−３）の記載事項及び引用例２の【図４】、【図５】の記載事項からわかるように、引用例２には、外部からの割込を複数のプロセッサのいずれに割り当てるかを定める際に、プロセッサで実行されている処理の優先度と外部からの割込に伴い実行される処理（割込スレッド）の優先度を考慮する発明が記載されている。
　つまり、割込を割り当てる候補となるプロセッサが１つであれ複数であれ、プロセッサに新規に割り当てようとしている外部からの割込に対応する優先度を判定して、割り当ての際に当該判定した優先度を考慮することは知られている。
　さらにいえば、引用例１発明は「受け付けた割込に割り当てられる優先順位レベルを判断する」こと、つまり、外部からの割込に優先順位（優先度）を割り当てることは行っている。
　これらのことを考慮すれば、引用例１発明に上記周知慣用技術や引用例２に記載された発明を適用することにより、引用例１発明においても、外部からの割込を割り当てる先の処理ユニット（単位プロセッサ）を定める際において、処理ユニット（単位プロセッサ）で実行されている処理の優先度のみならず、処理ユニット（単位プロセッサ）に新規に割り当てようとしている外部からの割込に対応する優先度も考慮するように設計変更すること、つまり、本願発明１でいうところの「前記第１要求を、」「前記第１要求の優先度」「にしたがって前記単位プロセッサに割り当て」たり、「前記第２要求を、」「前記第２要求の優先度」「にしたがって前記単位プロセッサに割り当てる」ように設計変更することは当業者にとって容易である。よって、上記（Ａ）は格別のものではない。
　
　上記（Ｂ）は、引用例１発明では、外部からの割込が指定された処理ユニット（単位プロセッサ）においてのみ実行可能であるプログラムの実行要求である場合に、処理ユニット（単位プロセッサ）で実行されている処理の優先度や新規に割り当てようとしている外部からの割込に対応する優先度を考慮するものではないこと、つまり、本願発明１でいうところの「前記スタティック／ダイナミック設定部によって実行要求が前記第２要求であると特定された場合、前記指定された単位プロセッサで動作しているタスク及び割込みハンドラの優先度を判定」し、「前記第２要求を、前記スタティック割込み優先度判定部によって判定された優先度と前記第２要求の優先度とにしたがって前記単位プロセッサに割り当てる」ものではないことを示すものである。
　しかしながら、既に示したように、新規の割込が発生して、その新規の割込をあるプロセッサに割り当てようとする際に、新規の割込が有する優先度と、プロセッサが実行しているタスクや割込処理が有する優先度とを比較して、比較の結果、新規の割込が有する優先度が高い場合のみ、新規の割込をプロセッサに割り当て、そうでない場合には、新規の割込の割り当てを一時的に保留することは、周知慣用技術である。特に、上記した周知例１乃至４が割込を割り当てる候補となるプロセッサが一つであるシステムを前提として記載されていることからも明らかなように、上記周知慣用技術は、割込を割り当てる候補となるプロセッサが一つであるシステムにおいても適用されるものである。つまり、上記周知慣用技術が示すところは、外部からの割込を割り当てる候補となるプロセッサが一つしかなくても、当該プロセッサで実行されているタスクや割込処理の優先度が高い場合などの状況では外部からの割込を留保することを意味するものである。このことを考慮すれば、引用例１発明における、外部からの割込が指定された処理ユニット（単位プロセッサ）においてのみ実行可能であるプログラムの実行要求である場合について、上記周知慣用技術を適用して、処理ユニット（単位プロセッサ）で実行されているタスクや割込処理（例えば、割り込みハンドラ）の優先度や新規に割り当てようとしている外部からの割込に対応する優先度を考慮するように設計変更すること、つまりは、本願発明１でいうところの「前記スタティック／ダイナミック設定部によって実行要求が前記第２要求であると特定された場合、前記指定された単位プロセッサで動作しているタスク及び割込みハンドラの優先度を判定」し、「前記第２要求を、前記スタティック割込み優先度判定部によって判定された優先度と前記第２要求の優先度とにしたがって前記単位プロセッサに割り当てる」ように設計変更することは当業者にとって容易である。よって、上記（Ｂ）は格別のものではない。
　
　なお、この（Ｂ）に関して、平成２２年７月２６日付け意見書により、審判請求人（出願人）は下記のように主張している。
　
「拒絶理由通知（１０／２０頁、２０行〜）において、本願発明の第２要求に相当すると記載されている引用例１の構成（「宛先ＣＰＵレジスタが示す処理ユニットに送るべき割込み処理」）では、予めタスクの実行が要求される単位プロセッサが決まっています。これに対し、本願発明の第２要求（スタティック割込み）は、第２要求に基づいて割り込みが割り当てられる単位プロセッサを選択するものであるため、本願発明は割り込みを実行する単位プロセッサが決まっていない点で、引用例１記載の発明とは相違します。つまり、引用例１には本願発明でいう「スタティック割込みを実行する単位プロセッサを選択する」ことは記載されておりません。
　このような引用例１に、上記した引用例２〜４をどのように組み合わせたとしても、ダイナミック割込みとスタティック割込みの別によって割込み要求の対象となる単位プロセッサの範囲（一部の単位プロセッサ、または全ての単位プロセッサ）を変更し、この範囲内で割込みを要求すべき単位プロセッサを選択するものとはなりません。
　一方、本願発明は、上記したように、割込みがダイナミック割込みであるか、スタティック割込みであるかを判定し、この判定結果にしたがって単位プロセッサの全て、または一部を対象にして実行中のタスクと割込みの優先度とを比較して割込みの可否を判定するものです。このような本願発明によれば、ＯＳやマルチプロセッサのハードウェアに変更を加えることなく、ＯＳ等プログラム資産を流用しながらタスクの単位プロセッサの固定、非固定をも考慮した並列処理が可能なマルチプロセッサシステム等を提供することができます（本願明細書の段落［００１０］）。」
　
　しかしながら、本願発明１における「第２要求」は「前記単位プロセッサのうち指定された単位プロセッサにおいてのみ実行可能なプログラムの実行要求」であるので、「第２要求」を割り当てうる単位プロセッサは一つのみである。本願発明１における「前記第２要求を、前記スタティック割込み優先度判定部によって判定された優先度と前記第２要求の優先度とにしたがって前記単位プロセッサに割り当てる」という発明特定事項は、「第２要求」を割り当てうる単位プロセッサに実際に「第２要求」を割り当てるか、それとも「第２要求」を当該割り当てうる単位プロセッサに割り当てることを一時的に保留するか、のいずれを行うのかを、優先度比較により制御することを意味するものである。つまり、審判請求人（出願人）の上記主張において、特に「本願発明の第２要求（スタティック割込み）は、第２要求に基づいて割り込みが割り当てられる単位プロセッサを選択するものであるため、本願発明は割り込みを実行する単位プロセッサが決まっていない」との主張は、本願の明細書、特許請求の範囲及び図面の記載に基づくものではない。
　これに対し、引用例１発明における、「宛先ＣＰＵレジスタ５０４Ｂが示す処理ユニットに送るべきであると判断」された「割込」は、割り当てうる処理ユニット（単位プロセッサ）が一つのみである点では、本願発明の「第２要求」にまさに相当するものである。また、新規の割込を割り当てうるプロセッサが一つのみである場合においても、当該プロセッサの優先度と新規の割込の優先度を比較した結果、当該プロセッサの優先度が高ければ、新規の割込を当該プロセッサに割り当てることを一時的に保留することは、既に示したように周知慣用技術である。
　そのため、審判請求人（出願人）の同意見書における進歩性に関する主張は採用することができない。
　
　上記（Ｃ）は、引用例１発明では、処理ユニット（単位プロセッサ）で動作している割込みハンドラの優先順位（優先度）を判定するものではないこと、つまり、本願発明１でいうところの「前記スタティック／ダイナミック設定部によって実行要求が前記第１要求であると特定された場合、全ての前記単位プロセッサで動作している」「割込みハンドラの優先度を判定」したり、「前記スタティック／ダイナミック設定部によって実行要求が前記第２要求であると特定された場合、前記指定された単位プロセッサで動作している」「割込みハンドラの優先度を判定する」ものではないことを示すものである。
　しかしながら、既に示したように、新規の割込が発生して、その新規の割込をあるプロセッサに割り当てようとする際に、プロセッサが実行している割込処理の優先度を判定し、新規の割込の優先度と比較することは、周知慣用技術である。
　また、上記周知慣用技術に加えて、外部からの割込を複数のプロセッサのいずれに割り当てるかを定めるマルチプロセッサにおける割込の制御について記載されている引用例３があり、上記（３−１）〜（３−５）の記載事項及び引用例３の【図５】、【図６】の記載事項からわかるように、引用例３には、外部からの割込を複数のプロセッサのいずれに割り当てるかを定める際に、プロセッサで実行している割込処理の優先度を判定して、割り当ての際に割込処理の優先度を考慮する発明が記載されている。
　つまり、割込を割り当てる候補となるプロセッサが１つであれ複数であれ、その割込を割り当てる候補となるプロセッサで実行されている割込処理（例えば、割り込みハンドラ）の優先度を判定して、割り当ての際に当該判定した優先度を考慮することは知られている。
　これらのことを考慮すれば、引用例１発明に上記周知慣用技術や引用例３に記載された発明を適用することにより、引用例１発明においても、割り当てる先の処理ユニット（単位プロセッサ）を定める際において、処理ユニット（単位プロセッサ）で実行されている割込処理（例えば、割り込みハンドラ）の優先度を判定して、割り当ての際に当該判定した優先度を考慮するように設計変更すること、つまりは、本願発明１でいうところの「前記スタティック／ダイナミック設定部によって実行要求が前記第１要求であると特定された場合、全ての前記単位プロセッサで動作している」「割込みハンドラの優先度を判定」したり、「前記スタティック／ダイナミック設定部によって実行要求が前記第２要求であると特定された場合、前記指定された単位プロセッサで動作している」「割込みハンドラの優先度を判定する」ように設計変更することは当業者にとって容易である。よって、上記（Ｃ）は格別のものではない。
　
　また、本願発明１が有する作用効果は、引用例１発明、引用例２に記載された発明、及び、引用例３に記載された発明から当業者が予測できた範囲内のものである。
　
　よって、本願発明１は、引用例１発明、引用例２に記載された発明、及び、引用例３に記載された発明に基いて、当業者が容易に発明をすることができたものであり、特許法第２９条第２項の規定により特許を受けることができないものである。
　
第６．本願発明７について
　本願発明７はマルチプロセッサシステム制御方法をコンピュータに実行させるためのプログラムであるのに対し、本願発明１はマルチプロセッサシステムであるものの、本願発明７によりマルチプロセッサシステム上で行われる動作と本願発明１によりマルチプロセッサシステム上で行われる動作は同等である。
　既に本願発明１について示したように、本願発明１は、引用例１発明、引用例２に記載された発明、及び、引用例３に記載された発明に基いて、当業者が容易に発明をすることができたものであるから、本願発明７も、引用例１発明、引用例２に記載された発明、及び、引用例３に記載された発明に基いて、当業者が容易に発明をすることができたものであり、特許法第２９条第２項の規定により特許を受けることができないものである。
　
第７．委任省令要件について
　明細書の記載（特に、【０００２】〜【０００７】）を鑑みれば、”解決しようとする課題”は、従来のシングルプロセッサ用のソフトウェア（特にオペレーティングシステムＯＳ）をマルチプロセッサシステムに流用しつつも、外部からの割込のうち、対応する割込みハンドラを割り当てる単位プロセッサが指定されていないダイナミック割込みと、対応する割込みハンドラを割り当てる単位プロセッサが指定されているスタティック割込みとを区別して取り扱えるようにすることにある。
　このような課題を解決したといえるためには、（１）従来のシングルプロセッサ用のソフトウェア（特にオペレーティングシステムＯＳ）と、本願にて新規に発明したとするソフトウェアまたはハードウェアとが、どのように協働して所定の目的を達成するかを明細書等にて示し、（２）ソフトウェア及びハードウェアからなるマルチプロセッサシステム全体において、どの部分が従来のシングルプロセッサ用のソフトウェア（特にオペレーティングシステムＯＳ）であり、どの部分が本願にて新規に発明したとするソフトウェアまたはハードウェアであるかを明細書等にて示し、（３）従来のシングルプロセッサ用のソフトウェア（特にオペレーティングシステムＯＳ）について特段の改造を要せずにそのまま流用していることを明細書等にて示し、（４）上記（１）〜（３）が適切に明細書等に開示されているという前提で、上記（１）〜（３）の技術的事項を各請求項の記載に適切に反映させる、ことが少なくとも必要である。
　しかしながら、明細書等の全体の記載（特に、【図２】に関する記載）を鑑みても、明細書等に開示されたマルチプロセッサシステムの諸構成のうち、どの部分が従来のシングルプロセッサ用のソフトウェア（特にオペレーティングシステムＯＳ）であるのかが明確でないため、上記した（１）と（２）の要件が満たされているとはいえない。また、明細書等の全体の記載（特に、【図２】に関する記載）を鑑みても、従来のシングルプロセッサ用のソフトウェア（特にオペレーティングシステムＯＳ）について特段の改造を要せずにそのまま流用できるのか否かが明確でない（むしろ、かなりの改造を要すると推察される。）ため、上記した（３）の要件が満たされているとはいえない。上記（１）〜（３）の要件が満たされていないので、当然上記（４）の要件も満たされていない。
　つまり、明細書等に示されているところの”解決しようとする課題”は、明細書等における実施例等の技術的事項によっても各請求項に係る発明によっても解決されているとはいえない。すると、結局のところ、各請求項に係る発明に対応する”解決しようとする課題”が不明となり、明細書の発明の詳細な説明には当業者が各請求項に係る発明の技術上の意義を理解するために必要な事項が記載されているとはいえない。このように、本願は、特許法第３６条第４項第１号で委任する特許法施行規則第２４条の２の規定に違反するものである。
　
　なお、平成２２年７月２６日付けの意見書において、審判請求人（出願人）はこの委任省令要件について意見しているが、その意見では、各請求項に係る発明に対応する”解決しようとする課題”として、上記した”解決しようとする課題”（つまり、従来のシングルプロセッサ用のソフトウェア（特にオペレーティングシステムＯＳ）をマルチプロセッサシステムに流用しつつも、外部からの割込のうち、対応する割込みハンドラを割り当てる単位プロセッサが指定されていないダイナミック割込みと、対応する割込みハンドラを割り当てる単位プロセッサが指定されているスタティック割込みとを区別して取り扱えるようにすること。）以外のものを提示するものではない。
　また、同意見書による意見は、従来のシングルプロセッサ用のソフトウェア（特にオペレーティングシステムＯＳ）をマルチプロセッサシステムに流用しつつも、外部からの割込のうち、対応する割込みハンドラを割り当てる単位プロセッサが指定されていないダイナミック割込みと、対応する割込みハンドラを割り当てる単位プロセッサが指定されているスタティック割込みとを区別して取り扱えるようにすることという”解決しようとする課題”のために必要な、上記した（１）〜（４）の要件についても、何ら言及するものでもない。
　そのため、同意見書による審判請求人（出願人）の委任省令要件に関する主張は採用することができない。
　
第８．むすび
　したがって、本願の請求項１に係る発明は、その出願前に日本国内又は外国において頒布された刊行物に記載された発明に基いて、当業者が容易に発明をすることができたものであるから、本願は特許法第２９条第２項の規定により特許を受けることができない。
　また、本願の請求項７に係る発明は、その出願前に日本国内又は外国において頒布された刊行物に記載された発明に基いて、当業者が容易に発明をすることができたものであるから、本願は特許法第２９条第２項の規定により特許を受けることができない。
　さらに、本願の請求項１乃至７に関して、本願は、特許法第３６条第４項第１号で委任する特許法施行規則第２４条の２の規定に違反するものであるから、本願は特許を受けることができない。
　
　よって、結論のとおり審決する。