【事件の表示】
　平成　８年特許願第３１７６５２号「強誘電体キャパシタ及びその製造方法」拒絶査定不服審判事件〔平成　９年１１月　４日出願公開、特開平　９−２８９２９６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成８年１１月２８日（優先権主張　１９９５年１２月５日、韓国）の出願であって、平成１６年９月２日付けで拒絶査定がなされ、これに対して同年１２月６日に拒絶査定に対する審判請求がなされるとともに、平成１７年１月５日付けで手続補正がなされ、その後当審において、同年１２月２１日付けで審尋がなされ、その後平成１８年４月５日に回答書が提出されたものである。
　　
２．平成１７年１月５日付けの手続補正（以下、「本件補正」という。）について
　［補正却下の決定の結論］
　平成１７年１月５日付けの手続補正を却下する。
　
　［理由］
（１）本件補正の内容
　補正前の請求項７ないし８を削除するとともに、請求項１を以下のように補正している。
　
「【請求項１】
（ａ）トランジスタが形成された半導体基板上に層間絶縁膜によって取り囲まれたプラグを形成する工程と、
（ｂ）前記層間絶縁膜及び前記プラグの全面に食刻阻止用の窒化膜とコンタクトホ−ル形成用の酸化膜を順次蒸着する工程と、
（ｃ）前記プラグとのコンタクト及びストレ−ジノ−ドパタ−ンを形成するために前記コンタクトホ−ル形成用酸化膜及び前記窒化膜の一部を取り除いて前記プラグの上部表面を露出させるコンタクトホ−ルを形成する工程と、
（ｄ）前記コンタクトホ−ル内及び前記コンタクトホ−ル形成用酸化膜上に下部電極となる非酸化性の白金膜を蒸着する工程と、
（ｅ）前記白金膜上に酸化物を蒸着した後にエッチバックを通じて前記コンタクトホ−ル内に酸化物マスクを形成する工程と、
（ｆ）前記酸化物マスクを食刻マスクとして前記コンタクトホ−ルの外部に露出された前記白金膜を食刻する工程と、
（ｇ）前記食刻阻止用窒化膜を食刻阻止膜として前記コンタクトホ−ル内の酸化物マスク及び前記コンタクトホ−ル形成用の酸化膜を同時に取り除いて立体化された下部電極を形成する工程と、
（ｈ）酸素雰囲気下で前記下部電極の表面上に強誘電膜を形成し、該強誘電膜上に上部電極を形成する工程と、
　を含むことを特徴とする強誘電体キャパシタの製造方法。」
　
（２）本件補正の内容の整理
　（ａ）補正事項１
　補正前の請求項７、８を削除する。
　
　（ｂ）補正事項２
　補正事項２−１
　補正前の請求項１の「（ａ）トランジスタが形成された半導体基板上にプラグを形成する工程」を、「（ａ）トランジスタが形成された半導体基板上に層間絶縁膜によって取り囲まれたプラグを形成する工程」と補正すること。
　補正事項２−２
　補正前の請求項１の「（ｂ）結果物の全面に食刻阻止用の窒化膜とコンタクトホ−ル形成用の酸化膜を順次蒸着する工程」を、「（ｂ）前記層間絶縁膜及び前記プラグの全面に食刻阻止用の窒化膜とコンタクトホ−ル形成用の酸化膜を順次蒸着する工程」と補正すること。
　補正事項２−３
　補正前の請求項１の「（ｃ）前記プラグとのコンタクト及びストレ−ジノ−ドパタ−ンを形成するためのコンタクトホ−ルを形成する工程」を、「（ｃ）前記プラグとのコンタクト及びストレ−ジノ−ドパタ−ンを形成するために前記コンタクトホ−ル形成用酸化膜及び前記窒化膜の一部を取り除いて前記プラグの上部表面を露出させるコンタクトホ−ルを形成する工程」と補正すること。
　補正事項２−４
　補正前の請求項１の「（ｄ）下部電極となる白金膜を蒸着する工程」を、「（ｄ）前記コンタクトホ−ル内及び前記コンタクトホ−ル形成用酸化膜上に下部電極となる非酸化性の白金膜を蒸着する工程」と補正すること。
　補正事項２−５
　補正前の請求項１の「（ｅ）酸化膜の蒸着及びエッチバックを通じて前記コンタクトホ−ル内に酸化物マスクを形成する工程」を、「（ｅ）前記白金膜上に酸化物を蒸着した後にエッチバックを通じて前記コンタクトホ−ル内に酸化物マスクを形成する工程」と補正すること。
　補正事項２−６
　補正前の請求項１の「（ｆ）前記酸化物マスクを食刻マスクとして前記白金膜を食刻する工程」を、「（ｆ）前記酸化物マスクを食刻マスクとして前記コンタクトホ−ルの外部に露出された前記白金膜を食刻する工程」と補正すること。
　補正事項２−７
　補正前の請求項１の「（ｇ）前記コンタクトホ−ル内の酸化物マスク及び前記コンタクトホ−ル形成用の酸化膜を同時に取り除いて下部電極を形成する工程」を、「（ｇ）前記食刻阻止用窒化膜を食刻阻止膜として前記コンタクトホ−ル内の酸化物マスク及び前記コンタクトホ−ル形成用の酸化膜を同時に取り除いて立体化された下部電極を形成する工程」と補正すること。
　補正事項２−８
　補正前の請求項１の「（ｈ）強誘電膜及び上部電極を順次形成する工程」を、「（ｈ）酸素雰囲気下で前記下部電極の表面上に強誘電膜を形成し、該強誘電膜上に上部電極を形成する工程」と補正すること。
　
　
（３）本件補正についての検討
（３−１）補正の目的の適否及び新規事項の追加について
（ａ）補正事項１について
　補正事項１は、請求項の削除を目的とするものである。
　
（ｂ）補正事項２について
　補正事項２−１について
　補正事項２−１についての補正は、「トランジスタが形成された半導体基板上にプラグを形成する工程」の「プラグ」について、「層間絶縁膜によって取り囲まれたプラグ」と限定するものであって、特許請求の範囲の減縮を目的とするものである。
　また、本願明細書の００２５段落ないし００２７段落には、「次いで、その結果物の全面に層間絶縁膜１７を蒸着する。」、「次いで、図４に示すように、トランジスタのソ−ス領域との接続のためのコンタクトホ−ル１８ａを形成する。」、「図５は、ポリシリコンプラグ１９を形成する工程を示すものである。この工程では、コンタクトホ−ル１８ａを充分に埋め込む程度の厚さにポリシリコンを塗布した後に、エッチバックまたはＣＭＰ（化学機械的ポリッシング）技術を用いてプラグ１９を形成する。」ことが記載されており、当該記載とともに図３ないし図５には、プラグ１９の周囲に層間絶縁膜１７を形成することが示されているから、補正事項２−１についての補正は、願書に最初に添付した明細書又は図面に記載された事項の範囲内においてなされたものである。
　補正事項２−２について
　補正事項２−２についての補正は、「（ｂ）結果物の全面に食刻阻止用の窒化膜とコンタクトホ−ル形成用の酸化膜を順次蒸着する工程」の「結果物」を、「前記層間絶縁膜及び前記プラグ」と限定するものであって、特許請求の範囲の減縮を目的とするものである。
　また、本願明細書の００２８段落には、「図６は、結果物の全面に湿式食刻ストッパとして用いられる窒化膜（ＳｉＮ）２１と、コンタクトホ−ルを形成するための酸化膜２３を順次に蒸着する工程を示す。」と記載されており、当該記載とともに図６には、層間絶縁膜１７とプラグ１９の上に窒化膜２１及び酸化膜２３を形成することが示されているから、補正事項２−２についての補正は、願書に最初に添付した明細書又は図面に記載された事項の範囲内においてなされたものである。
　補正事項２−３について
　補正事項２−３についての補正は、「（ｃ）前記プラグとのコンタクト及びストレ−ジノ−ドパタ−ンを形成するためのコンタクトホ−ルを形成する工程」の「コンタクトホール」を、「前記コンタクトホ−ル形成用酸化膜及び前記窒化膜の一部を取り除いて前記プラグの上部表面を露出させるコンタクトホール」と限定するものであって、特許請求の範囲の減縮を目的とするものである。
　また、本願明細書の００３０段落ないし００３１段落には、「図７は、プラグ１９との接続のためのコンタクトホ−ル１８ｂを形成する工程を示す。」、「具体的には、この工程では、所定のマスクパタ−ンを用いて酸化膜２３と窒化膜２１を乾式食刻してコンタクトホ−ル１８ｂを形成する。」と記載されており、当該記載とともに図７にはプラグ１９の上部表面の窒化膜２１及び酸化膜２３が取り除かれていることが示されているから、補正事項２−３についての補正は、願書に最初に添付した明細書又は図面に記載された事項の範囲内においてなされたものである。
　補正事項２−４について
　補正事項２−４についての補正は、「（ｄ）下部電極となる白金膜を蒸着する工程」の蒸着する場所を、「前記コンタクトホ−ル内及び前記コンタクトホ−ル形成用酸化膜上」と限定するとともに、「白金膜」について「非酸化性」であると限定するものであって、特許請求の範囲の減縮を目的とするものである。
　また、本願明細書の００３３段落には、「図９は、下部電極となる白金２７を蒸着する工程を示す。」と記載されるとともに、図９には、コンタクトホール１８ｂ内及び酸化膜２３上に白金を形成することが示されており、「白金」が酸化されにくい「非酸化性」物質であることは自明であるから、補正事項２−４についての補正は、願書に最初に添付した明細書又は図面に記載された事項の範囲内においてなされたものである。
　補正事項２−５について
　補正事項２−５についての補正は、「（ｅ）酸化膜の蒸着及びエッチバックを通じて前記コンタクトホ−ル内に酸化物マスクを形成する工程」の酸化物マスクを形成する場所を、「前記白金膜上」と限定するものであって、特許請求の範囲の減縮を目的とするものである。
　また、本願明細書の００３４段落には、「図１０は、白金２７と障壁金属２５が形成されたコンタクトホ−ル１８ｂ内に酸化物（マスク）２９を形成する工程を示す。この工程では、ＣＶＤを用いて結果物の全面に酸化膜を蒸着した後に、コンタクトホ−ル１８ｂ以外の領域に蒸着された白金２７をストッパとして用いたエッチバック工程によりコンタクトホ−ル内に酸化物マスク２９を形成する。」と記載されており、当該記載とともに図１０には、コンタクトホール１８ｂ内の白金２７上に酸化物マスク２９を形成することが示されているから、補正事項２−５についての補正は、願書に最初に添付した明細書又は図面に記載された事項の範囲内においてなされたものである。
　補正事項２−６について
　補正事項２−６についての補正は、「（ｆ）前記酸化物マスクを食刻マスクとして前記白金膜を食刻する工程」の「白金膜」を、「前記コンタクトホ−ルの外部に露出された前記白金膜」と限定するものであって、特許請求の範囲の減縮を目的とするものである。
　また、本願明細書の００３５段落には、「図１１は、酸化物（マスク）２９を用いて白金２７及び障壁層２５を異方性食刻する工程を示す。」と記載されており、当該記載とともに図１０ないし１１には、酸化物マスク２９を用いて、コンタクトホール１８ｂの外部に露出された白金２７を除去することが示されているから、補正事項２−６についての補正は、願書に最初に添付した明細書又は図面に記載された事項の範囲内においてなされたものである。
　補正事項２−７について
　補正事項２−７についての補正は、「（ｇ）前記コンタクトホ−ル内の酸化物マスク及び前記コンタクトホ−ル形成用の酸化膜を同時に取り除いて下部電極を形成する工程」の「前記コンタクトホ−ル内の酸化物マスク及び前記コンタクトホ−ル形成用の酸化膜を同時に取り除いて」及び「下部電極」を、それぞれ「前記食刻阻止用窒化膜を食刻阻止膜として前記コンタクトホ−ル内の酸化物マスク及び前記コンタクトホ−ル形成用の酸化膜を同時に取り除いて」、「立体化された下部電極」と限定するものであって、特許請求の範囲の減縮を目的とするものである。
　また、本願明細書の００３７段落ないし００３８段落には、「図１２は、コンタクトホ−ル内の酸化物（マスク）２９とコンタクト形成用の酸化膜２３を同時に取り除いて、立体化された下部電極パタ−ン２７ａを形成する工程を示す。」、「酸化物（マスク）２９とコンタクトホ−ル形成用の酸化膜２３を同時に取り除く方法としては、工程の単純化を図るため、別途のマスクを用いず、窒化膜２１を食刻阻止膜として用いる湿式食刻法が好適である。」と記載されているから、補正事項２−７についての補正は、願書に最初に添付した明細書又は図面に記載された事項の範囲内においてなされたものである。
　補正事項２−８について
　補正事項２−８についての補正は、「（ｈ）強誘電膜及び上部電極を順次形成する工程」を、「酸素雰囲気下で前記下部電極の表面上に」強誘電体膜「を形成し、強誘電体膜上に」上部電極を形成すると限定するものであって、特許請求の範囲の減縮を目的とするものである。
　また、本願明細書の００３９段落ないし００４０段落には、「図１３は、下部電極パタ−ン２７ａが形成された結果物上に強誘電膜３１と上部電極３３を形成する工程を示す。」、「この工程では、まず、ＢＳＴまたはＳＴＯのような高誘電率の誘電物質を蒸着することにより強誘電膜３１を形成する。この蒸着工程は、通常の酸素雰囲気で約４５０℃の低温の金属有機物化学気相蒸着法（ＭＯＣＶＤ法）により行われ、蒸着後に高温の熱処理工程が行われる。」と記載されているから、補正事項２−８についての補正は、願書に最初に添付した明細書又は図面に記載された事項の範囲内においてなされたものである。
　
　したがって、補正事項２−１ないし補正事項２−８を含む補正事項２についての補正は、特許法第１７条の２第４項第２号に掲げる事項を目的とし、同法同条第３項の規定に適合する。
　
　ここで、補正事項２についての補正を含む本件補正は、特許法第１７条の２第３項の規定に適合し、かつ同法同条第４項第２号（特許請求の範囲の減縮）に掲げる事項を目的とするものであるから、本件補正について、同法同条第５項で準用する同法第１２６条第５項の規定に適合するか否かについて更に検討する。
　
（３−２）独立特許要件の検討
　（３−２−１）刊行物に記載された発明
　刊行物１．　特開平５−２１８３３２号公報
　本願の優先権主張日前に国内において頒布された特開平５−２１８３３２号公報には、図４ないし図５とともに以下の事項が記載されている。
「【請求項１１】　ソース領域、ドレーン領域およびゲート電極から構成されるトランジスタが形成された半導体基板にその表面が平坦化された第１絶縁層を形成する工程、ドレーン領域上の前記第１絶縁層を部分的に除去することにより第１コンタクトホールを形成する工程、第１コンタクトホールを通じてドレーン領域と接触するビットラインを形成する工程、結果物全面にその表面が平坦化された第２絶縁層を形成する工程、ソース領域上の前記第１および第２絶縁層を部分的に除去することにより第２コンタクトホールを形成する工程、および第２コンタクトホールを通じてソース領域と接触するストリッジ電極を形成する工程を含むことを特徴とする半導体メモリ装置の製造方法。」
「【０００２】
【従来の技術】最近、ＶＬＳＩの高集積化、高機能化の進歩が顕著で、ＭＯＳ型ＤＲＡＭにおいては１６Ｍｂ　ＤＲＡＭが量産初期に入り、研究開発の中心は６４Ｍｂ級およびそれ以上のＤＲＡＭに移り変わりつつある。６４Ｍｂ級およびそれ以上のＤＲＡＭ素子において、セルサイズは約１．５μｍ2以下で極小になるので、各種３次元キャパシタ構造あるいはＴａ2 Ｏ5 膜等高誘電率誘電体膜に対する検討が推進されている。」
「【００１７】前記ストリンガは前記図２のＢ部分のような表面の段差がひどい部分で発生しやすいが、これは電気的に絶縁されなければならない導電層と導電層の間を連結する橋の役割をするので素子の信頼性を低下させる大きな要因として作用する。本発明の前記図４Ｂでは、ビットライン３０の下部構造物（ビットラインが形成される前に形成され、所定の物質層で構成された構造物）の表面を平坦化にさせた後、ビットライン３０形成のための導電層を蒸着するのでストリンガ発生を防止することができる。次いで、前記ビットライン３０が形成されている半導体基板全面に、第１絶縁層２２を構成するために前記図３で言及された物質のうちいずれか１つの物質や組み合わされた物質（本発明では特にＢＰＳＧを用いる）を約３０００Å〜５０００Å程度の厚さでその表面が平坦になるように付加し第２絶縁層２４を形成した後、図１の前記マスクパターンＰ５を利用しトランジスタのソース領域１４上に積層されている物質等、すなわち誘電体層２０、第１絶縁層２２および第２絶縁層２４を部分的に食刻することにより第２コンタクトホール７を形成する。このとき、図示されたように、第２コンタクトホール７内部側壁にゲート電極の一側面が露出されることが判る。
【００１８】第２スペーサ４２は第２コンタクトホールが形成されている半導体基板全面に前記第１スペーサを構成するため前記図３で言及された物質等のうちいずれか１つの物質や組み合わされた物質（本発明では特にＣＶＤ酸化膜を用いる）を約５００Å〜２０００Å程度の厚さに付加した後（点線で表示）、異方性食刻を行なうことにより第２コンタクトホール７の内部側壁を包む形態で形成される。このとき、ゲート電極の露出された前記一側面は前記第２スペーサ４２により他の導電層、例えば以後の工程で形成されるストリッジ電極と絶縁できる。
【００１９】図４Ｃを参照すると、ストリッジ電極形成のための逆パターン２８を形成する工程を図示したもので、第２スペーサ４２が形成されている半導体基板にストリッジ電極形成のための導電物質、例えば前記ソース領域１４の導電形のようなタイプの不純物がドープされた多結晶シリコンを蒸着食刻する工程を何回か反復し、第２コンタクトホール７内部を完全に埋めることにより（第２コンタクトホールに導電物質を充填する工程）ストリッジ電極と前記ソース領域１４を連結する柱電極１００ａを形成した後、半導体基板全面に食刻阻止層２６を形成するための物質で、例えば窒化物（Nitride）のような物質を約１０００Å程度の厚さに付加し、半導体基板全面に前記逆パターン形成のための絶縁物質で、任意の湿式食刻に対して前記食刻阻止層２６を構成する物質とは食刻率が異なる物質２６を約６０００Å程度の厚さに付加する。前記逆パターン２８は所定のマスクパターン（前記図１で図示していない）を利用し前記食刻阻止層２６および逆パターン形成のための絶縁物質を部分的に食刻することにより完成される。
【００２０】図４Ｄを参照すると、ストリッジ電極１００を形成する工程を図示したもので、前記逆パターン２８が形成されている半導体基板全面にストリッジ電極１００を構成する導電物質で、例えば前記ソース領域１４の導電形と同様のタイプの不純物がドープされた多結晶シリコンのような導電物質を所定の厚さに蒸着し、前記導電物質が完全に覆われる程度の厚さにフォトレジストを平坦に付加した後、蒸着された前記導電物質の表面が部分的に現われるように前記フォトレジストをエッチバックすることにより前記逆パターン２８により形成されたトレンチを埋める形態のフォトレジストパターン７２を形成する。ストリッジ電極１００は前記フォトレジストパターン７２を食刻マスクとしその表面が部分的に現われた前記導電物質を食刻することにより完成される。
【００２１】図５を参照すると、誘電体膜１１０およびプレート電極１２０を形成する工程を図示したもので、前記フォトレジストパターンおよび逆パターン（前記図４Ｄ中の７２および２８）を湿式食刻で除去した後、半導体基板全面に誘電物質で、例えばＯＮＯ（Oxide/Nitride/Oxide ）またはＴａＯ5 （Tantalum Oxide）のような誘電物質を付加することにより前記誘電体膜１１０を形成し、前記誘電体膜が形成されている半導体基板全面に例えば不純物がドープされた多結晶シリコンのような物質を蒸着することにより前記プレート電極１２０を完成する。」
「【００２７】・・・前記第１実施例で説明したような方法でストリッジ電極１００、誘電体膜１１０およびプレート電極１２０を形成することにより１つのトランジスタと１つのキャパシタから構成されるメモリセル等が規則的な形で半導体基板全体にかけて形成される半導体メモリ装置を完成する（図８）。」
　そして、上記摘示事項によれば、半導体メモリ装置を製造する過程において、「キャパシタ」を形成していることは明らかであり、００２７段落の記載から、「キャパシタ」が「誘電体膜」を有していることも明らかである。
　
　したがって、刊行物１には、以下の発明が記載されている。
「（ａ）ソース領域、ドレーン領域およびゲート電極から構成されるトランジスタが形成された半導体基板にその表面が平坦化された第１絶縁層を形成する工程、ドレーン領域上の前記第１絶縁層を部分的に除去することにより第１コンタクトホールを形成する工程、第１コンタクトホールを通じてドレーン領域と接触するビットラインを形成する工程、結果物全面にその表面が平坦化された第２絶縁層を形成する工程、ソース領域上の前記第１および第２絶縁層を部分的に除去することにより第２コンタクトホールを形成し、ストリッジ電極形成のための前記ソース領域の導電形と同様のタイプの不純物がドープされた多結晶シリコンを蒸着食刻する工程を何回か反復し、第２コンタクトホール内部を完全に埋めることによりストリッジ電極と前記ソース領域を連結する柱電極を形成する工程
（ｂ）柱電極を形成した後、半導体基板全面に食刻阻止層を形成するための物質で、窒化物（Nitride）を付加し、半導体基板全面に前記逆パターン形成のための絶縁物質で、任意の湿式食刻に対して前記食刻阻止層を構成する物質とは食刻率が異なる物質を付加する工程と、
（ｃ）所定のマスクパターンを利用し前記食刻阻止層および逆パターン形成のための絶縁物質を部分的に食刻する工程と、
（ｄ）逆パターンが形成されている半導体基板全面にストリッジ電極を構成する、前記ソース領域の導電形と同様のタイプの不純物がドープされた多結晶シリコンを所定の厚さに蒸着する工程と、
（ｅ）前記多結晶シリコンが完全に覆われる程度の厚さにフォトレジストを平坦に付加した後、蒸着された前記多結晶シリコンの表面が部分的に現われるように前記フォトレジストをエッチバックすることにより前記逆パターンにより形成されたトレンチを埋める形態のフォトレジストパターンを形成する工程と、
（ｆ）前記フォトレジストパターンを食刻マスクとしその表面が部分的に現われた前記多結晶シリコンを食刻する工程と、
（ｇ）前記フォトレジストパターンおよび逆パターンを湿式食刻で除去し、ストリッジ電極を完成する工程と、
（ｈ）半導体基板全面に誘電物質で、ＯＮＯ（Oxide/Nitride/Oxide ）またはＴａＯ5 （Tantalum Oxide）のような誘電物質を付加することにより誘電体膜を形成し、前記誘電体膜が形成されている半導体基板全面に不純物がドープされた多結晶シリコンのような物質を蒸着することによりプレート電極を完成する工程と、
を含むことを特徴とする誘電体キャパシタの製造方法。」
　
　刊行物２．　特開平５−３０４２６９号公報
　本願の優先権主張日前に国内において頒布された特開平５−３０４２６９号公報には、図２ないし図３とともに以下の事項が記載されている。
「【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特に、メモリセルが、半導体基板上に積層したキャパシタを情報記憶素子として有している、スタックトキャパシタ型ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）に関する。」
「【００１３】次に、全面に膜厚約１００ｎｍの多結晶シリコン膜１０８ａを成長させ所望の濃度に不純物を添加した後、ＬＰＣＶＤ法により膜厚約５００ｎｍの酸化シリコン膜を成長させ全面をエッチバックすることにより開孔部内に酸化シリコン膜１１６を埋め込む［図３の（ａ）］。
【００１４】この酸化シリコン膜１１６をマスクにして多結晶シリコン膜１０８ａをエッチングすることにより電荷蓄積電極１０８のパターニングを行った後、酸化シリコン膜１１６をエッチング除去する［図３の（ｂ）］。この時電荷蓄積電極が形成される領域以外の領域は窒化シリコン膜１１３で覆われているため酸化膜エッチングにより層間絶縁膜がエッチングされることはない。」
　
　刊行物．３　特開平７−３０７３２６号公報
　本願の優先権主張日前に国内において頒布された特開平７−３０７３２６号公報には、図４とともに以下の事項が記載されている。
「【０００１】
【産業上の利用分野】本発明は半導体装置の製造プロセス等で使用するプラズマエッチング装置およびプラズマエッチング方法に関し、特に反応生成物の蒸気圧が小さい難エッチング材料層のエッチングに使用して好適なプラズマエッチング装置およびプラズマエッチング方法に関する。」
「【００２８】実施例４
本実施例は、前述したヘリコン波プラズマ／ＩＣＰハイブリッド型エッチング装置を用いてＰｔ金属層のパターニングをおこなった例であり、これを図４（ａ）〜（ｃ）を参照して説明する。
【００２９】図示しないＳｉ半導体等からなる基板２５上にＰＺＴ等からなる強誘電体材料層２６、Ｐｔ金属層２７、ＳｉＯ2 等からなる無機マスク層２３およびレジストマスク２４をこの順に順次形成する。基板上に電極層が形成されていてもよい。なおＰｔ金属層２７の厚さは例えば７００ｎｍ、無機マスク層２３の厚さは１００ｎｍでありともにスパッタリングで形成する。またレジストマスク２４はノボラック系ポジ型レジストとｉ線ステッパ露光でパターニングし、そのパターン幅は０．５μｍである。この状態を図４（ａ）に示す。
【００３０】次にレジストマスク２４をマスクに無機マスク層２３をエッチングして無機マスク層２３パターンを形成し、レジストマスク２４をアッシングないしは剥離する。無機マスク層２３は薄いので、０．５μｍ幅のパターン転写が正確におこなわれる。図４（ｂ）に示すこの段階まで形成したサンプルを被エッチング基板とする。
【００３１】　上記被エッチング基板１を図２に示すヘリコン波プラズマ／ＩＣＰハイブリッド型プラズマエッチング装置の基板ステージ２上に載置し一例として下記条件によりＰｔ金属層のエッチングを行う。・・・
【００３２】Ｐｔの塩化物は難昇華性ではあるが、上記エッチング過程においてはＣｌ* とＰｔとの反応生成物ＰｔＣｌx がＣｌ+ 、ＳＣｌx + やＮＨ+ 等の高密度のイオン照射を受けてスパッタ除去される。これは、赤外線照射を受ける被エッチング基板の表面温度は基板ステージ加熱温度４００℃より高くなるので、ＰｔＣｌx はスパッタの効果との相乗効果により速やかに昇華除去されるのである。また同時にＳ2 Ｃｌ2 とＮＨ3 との反応生成物でるＮＨ4Ｓがパターン側壁に付着してラジカルのアタックから側壁を防御し、サイドエッチングを防止する。この結果、基板ステージ加熱手段のみにより被エッチング基板を４００℃に加熱する従来のプロセスに比較しても、２倍以上のエッチングレートである１００ｎｍ／ｍｉｎの異方性エッチングが達成される。エッチング終了後のＰｔ金属層パターンは、図４（ｃ）に示すようにＰｔ金属の残渣は観察されなかった。」
　
　刊行物４．　特開平７−１６１８３４号公報
　本願の優先権主張日前に国内において頒布された特開平７−１６１８３４号公報には、図１３とともに以下の事項が記載されている。
「【０００３】メモリセルからの出力電圧はメモリセル内のキャパシタの値に比例するため、メモリセルを小型化、高集積化しても、安定な動作を保証するには、そのキャパシタの値を十分に大きくする必要がある。従来この様なキャパシタとして、ＩＥＥＥ　ＴＡＲＮＳＡＣＴＩＯＮＳ　ＯＮ　ＥＬＥＣＴＲＯＮ　ＰＥＶＩＣＥＳ，　ＶＯＬ．３８，　１９９１，　ＰＰ．２５５〜２６１に発表された多重円筒型キャパシタの構造とその製造方法がある。」
「【０００６】まず、図２（Ａ）に示すように、Ｐ型シリコン基板３０１上にいわゆるＬＯＣＯＳ法といわれている選択酸化法によって選択的にフィールド酸化膜３０２を形成し、化学気相成長（ＣＶＤ）法によってゲート酸化膜３０３を介して導電性のポリシリコン膜からなるゲート電極３０４を形成し、イオン注入によりＮ型のソース領域（もしくはドレイン領域）３０５およびドレイン領域（もしくはソース領域）３０６を形成し、これらの表面にシリコン酸化膜からなる膜厚３００ｎｍ程度の絶縁膜３０７を被着形成し、続いて、ＣＶＤ法によりシリコン窒化膜３０８を被着形成する。次に図１２（Ｂ）に示すように、第１シリコンの酸化膜３０９をＣＶＤ法により厚く堆積し、ソース領域（もしくはドレイン領域）３０５に達する様に、第１のシリコン酸化膜３０９，シリコン窒化膜３０８，絶縁膜３０７に開口３０７ａを設ける。次に図１２（Ｃ）に示すように、この開口３０７ａを含む表面に導電性の第１のポリシリコン膜３１０をＣＶＤ法で堆積する。次に図１２（Ｄ）に示すようにＣＶＤ法を用いて、第２のシリコン酸化膜３１１を第１のポリシリコン膜３１０の表面に被着する。この第２のシリコン酸化膜３１１を異方性エッチングし、図１２（Ｅ）に示すように、第１のスペーサ３１２を形成する。ひき続き、この第１のスペーサ３１２を含む全面にＣＶＤ法を用いて導電性の第２のポリシリコン膜３１３を被着する。この状態で、図１３（Ａ）に示すように、ＣＶＤ法により第３のシリコン酸化膜３１４を厚く全面に堆積して第２のポリシリコン膜３１３の垂直部を完全に埋め込む。次に、この第３のシリコン酸化膜３１４をドライエッチ技術を用いて、エッチバックし、第２のポリシリコン膜３１３の垂直部のみを埋め込み、その上表面部には残らない様に除去する。これにより、図１３（Ｂ）に示すように、第２のスペーサ３１５が得られる。この状態から異方性のドライエッチを行ない、第１のポリシリコン膜３１０及び第２のポリシリコン膜３１３をエッチバック除去して、第１のポリシリコン膜３１０から第１の円筒型電極３１６を形成し、第２のポリシリコン膜３１３から第２の円筒型電極３１７を形成して第１のスペーサ３１２、第２のスペーサ３１５の上部を露出させる（図１３（Ｃ））。　次に、図１３（Ｄ）に示すように、このシリコン酸化膜からなる第１のスペーサ３１２と第２のスペーサ３１５と第１のシリコン酸化膜３０９を同時に弗酸系水溶液を用いて、ウェットエッチングして除去する。これにより第１の円筒型電極３１６および第２の円筒型電極３１７よりなる多重円筒型の下部電極が形成できる。」
　
（３−２−２）対比・判断
　平成１７年１月５日付けで補正された請求項１に係る発明（以下、「補正発明」という。）と刊行物１に記載された発明（以下、「刊行物発明１」という。）とを対比検討する。
　
（１）刊行物発明１の「柱電極」は、「ソース領域上の前記第１および第２絶縁層を部分的に除去することにより第２コンタクトホールを形成し、ストリッジ電極形成のための前記ソース領域の導電形と同様のタイプの不純物がドープされた多結晶シリコンを蒸着食刻する工程を何回か反復し、第２コンタクトホール内部を完全に埋めることにより」形成されたものであるから、当該「柱電極」は第１絶縁層および第２絶縁層によって取り囲まれていることは明らかである。また、補正発明でいう「プラグ」は、「トランジスタが形成された半導体基板上に」形成されており、なおかつ、「前記プラグとのコンタクト　…　を形成するために前記コンタクトホ−ル形成用酸化膜及び前記窒化膜の一部を取り除いて前記プラグの上部表面を露出させるコンタクトホ−ルを形成する」こと、「前記コンタクトホ−ル内及び前記コンタクトホ−ル形成用酸化膜上に下部電極となる非酸化性の白金膜を蒸着する」ことから、下部電極とトランジスタが形成された半導体基板とをコンタクトさせる部材である。そして、刊行物１には、「ストリッジ電極」を形成後に、「前記フォトレジストパターンおよび逆パターン（前記図４Ｄ中の７２および２８）を湿式食刻で除去した後、半導体基板全面に誘電物質で、例えばＯＮＯ（Oxide/Nitride/Oxide ）またはＴａＯ5 （Tantalum Oxide）のような誘電物質を付加することにより前記誘電体膜１１０を形成し、前記誘電体膜が形成されている半導体基板全面に例えば不純物がドープされた多結晶シリコンのような物質を蒸着することにより前記プレート電極１２０を完成する。」（００２１段落）と記載されていることから、刊行物発明１における「ストリッジ電極」は補正発明の「下部電極」に相当し、刊行物発明１における「柱電極」は、「ストリッジ電極と前記ソース領域を連結する」電極であるから、補正発明の「プラグ」に相当する。
　また、刊行物発明１の「第１絶縁膜」及び「第２絶縁膜」は、「柱電極」を取り囲んでいるのであるから、補正発明の「層間絶縁膜」に相当する。
　したがって、刊行物発明１の「ソース領域、ドレーン領域およびゲート電極から構成されるトランジスタが形成された半導体基板にその表面が平坦化された第１絶縁層を形成する工程、ドレーン領域上の前記第１絶縁層を部分的に除去することにより第１コンタクトホールを形成する工程、第１コンタクトホールを通じてドレーン領域と接触するビットラインを形成する工程、結果物全面にその表面が平坦化された第２絶縁層を形成する工程、ソース領域上の前記第１および第２絶縁層を部分的に除去することにより第２コンタクトホールを形成し、ストリッジ電極形成のための前記ソース領域の導電形と同様のタイプの不純物がドープされた多結晶シリコンを蒸着食刻する工程を何回か反復し、第２コンタクトホール内部を完全に埋めることによりストリッジ電極と前記ソース領域を連結する柱電極を形成する工程」は、補正発明の「トランジスタが形成された半導体基板上に層間絶縁膜によって取り囲まれたプラグを形成する工程」に相当する。
　
（２）刊行物発明１の「食刻阻止層を形成するための物質で、窒化物（Nitride）」は、「柱電極を形成した後、半導体基板全面に」形成され、また、図４Ｃでも明らかなように当該「窒化物」上に「前記逆パターン形成のための絶縁物質で、任意の湿式食刻に対して前記食刻阻止層を構成する物質とは食刻率が異なる物質」が形成されているから、刊行物発明１の「食刻阻止層を形成するための物質で、窒化物（Nitride）」および「前記逆パターン形成のための絶縁物質で、任意の湿式食刻に対して前記食刻阻止層を構成する物質とは食刻率が異なる物質」は、「第１絶縁膜」および「第２絶縁膜」並びに「柱電極」上に順次形成されていることは明らかである。そして、上記（１）において検討したとおり、刊行物発明１の「第１絶縁膜」および「第２絶縁膜」は、補正発明の「層間絶縁膜」に相当し、刊行物発明１の「柱電極」は、補正発明の「プラグ」に相当する。
　また、「所定のマスクパターン（前記図１で図示していない）を利用し前記食刻阻止層２６および逆パターン形成のための絶縁物質を部分的に食刻することにより」「逆パターン２８」が「完成される」こと、「図４Ｄを参照すると、ストリッジ電極１００を形成する工程を図示したもので、前記逆パターン２８が形成されている半導体基板全面にストリッジ電極１００を構成する導電物質で、例えば前記ソース領域１４の導電形と同様のタイプの不純物がドープされた多結晶シリコンのような導電物質を所定の厚さに蒸着し、前記導電物質が完全に覆われる程度の厚さにフォトレジストを平坦に付加した後、蒸着された前記導電物質の表面が部分的に現われるように前記フォトレジストをエッチバックすることにより前記逆パターン２８により形成されたトレンチを埋める形態のフォトレジストパターン７２を形成する。ストリッジ電極１００は前記フォトレジストパターン７２を食刻マスクとしその表面が部分的に現われた前記導電物質を食刻することにより完成される」ことから、刊行物発明１の「前記逆パターンにより形成されたトレンチ」が補正発明の「コンタクトホール」に相当し、刊行物発明１の「前記逆パターン形成のための絶縁物質で、任意の湿式食刻に対して前記食刻阻止層を構成する物質とは食刻率が異なる物質」は、補正発明の「コンタクトホール形成用」「膜」に相当する。
　したがって、刊行物発明１の「柱電極を形成した後、半導体基板全面に食刻阻止層を形成するための物質で、窒化物（Nitride）を付加し、半導体基板全面に前記逆パターン形成のための絶縁物質で、任意の湿式食刻に対して前記食刻阻止層を構成する物質とは食刻率が異なる物質を付加する工程」は、「前記層間絶縁膜及び前記プラグの全面に食刻阻止用の窒化膜とコンタクトホール形成用の」「膜を順次蒸着する」ことに相当する。
　
（３）刊行物発明１の「所定のマスクパターンを利用し前記食刻阻止層および逆パターン形成のための絶縁物質を部分的に食刻する工程」は、「前記逆パターン２８は所定のマスクパターン（前記図１で図示していない）を利用し前記食刻阻止層２６および逆パターン形成のための絶縁物質を部分的に食刻することにより完成される」こと、「食刻阻止層２６」は、「食刻阻止層を形成するための物質で、窒化物（Nitride）」であること、「図４Ｄを参照すると、ストリッジ電極１００を形成する工程を図示したもので、前記逆パターン２８が形成されている半導体基板全面にストリッジ電極１００を構成する導電物質で、例えば前記ソース領域１４の導電形と同様のタイプの不純物がドープされた多結晶シリコンのような導電物質を所定の厚さに蒸着し、前記導電物質が完全に覆われる程度の厚さにフォトレジストを平坦に付加した後、蒸着された前記導電物質の表面が部分的に現われるように前記フォトレジストをエッチバックすることにより前記逆パターン２８により形成されたトレンチを埋める形態のフォトレジストパターン７２を形成する。ストリッジ電極１００は前記フォトレジストパターン７２を食刻マスクとしその表面が部分的に現われた前記導電物質を食刻することにより完成される」ことから、「柱電極」とのコンタクト及びストレッジ電極を形成するために「前記食刻阻止層」である「窒化物」「および逆パターン形成のための絶縁物質を部分的に食刻」することで「逆パターン」を形成していることは明らかである。そして、上記（２）において検討したとおり、刊行物発明１の「前記逆パターンにより形成されたトレンチ」は、補正発明の「コンタクトホール」に相当する。また、刊行物発明１の「ストリッジ電極」は、補正発明の「ストレージノードパターン」に相当することは明らかである。
　したがって、刊行物発明１の「所定のマスクパターンを利用し前記食刻阻止層および逆パターン形成のための絶縁物質を部分的に食刻する工程」は、補正発明の「前記プラグとのコンタクト及びストレ−ジノ−ドパタ−ンを形成するために前記コンタクトホ−ル形成用」「膜及び前記窒化膜の一部を取り除いて前記プラグの上部表面を露出させるコンタクトホ−ルを形成する工程」に相当する。
　
（４）刊行物発明１の「逆パターンが形成されている半導体基板」は、「前記逆パターン２８は所定のマスクパターン（前記図１で図示していない）を利用し前記食刻阻止層２６および逆パターン形成のための絶縁物質を部分的に食刻することにより完成される」ことから、当該「半導体基板」は、「逆パターン」及び「前記逆パターンにより形成されたトレンチ」を含むものである。そして、上記（２）において検討したとおり、刊行物発明１の「前記逆パターンにより形成されたトレンチ」、「前記逆パターン形成のための絶縁物質で、任意の湿式食刻に対して前記食刻阻止層を構成する物質とは食刻率が異なる物質」は、それぞれ補正発明の「コンタクトホール」、「コンタクトホール形成用」「膜」に相当する。また、上記（１）において検討したとおり、刊行物発明１の「ストリッジ電極」が補正発明の「下部電極」に相当する。
　したがって、刊行物発明１の「逆パターンが形成されている半導体基板全面にストリッジ電極を構成する、前記ソース領域の導電形と同様のタイプの不純物がドープされた多結晶シリコンを所定の厚さに蒸着する工程」は、補正発明の「前記コンタクトホ−ル内及び前記コンタクトホ−ル形成用」「膜上に下部電極となる」「膜を蒸着する工程」に相当する。
　
（５）刊行物発明１の「前記多結晶シリコンが完全に覆われる程度の厚さにフォトレジストを平坦に付加した後、蒸着された前記多結晶シリコンの表面が部分的に現われるように前記フォトレジストをエッチバックすることにより前記逆パターンにより形成されたトレンチを埋める形態のフォトレジストパターンを形成する工程」の「フォトレジストパターン」は、「ストリッジ電極１００は前記フォトレジストパターン７２を食刻マスクとしその表面が部分的に現われた前記導電物質を食刻することにより完成される。」のであるから、「マスク」としての機能を有することは明らかである。また、上記（２）において検討したとおり、刊行物発明１の「多結晶シリコン」が形成される「前記逆パターンにより形成されたトレンチ」は、補正発明の「コンタクトホール」に相当する。
　したがって、刊行物発明１の「前記多結晶シリコンが完全に覆われる程度の厚さにフォトレジストを平坦に付加した後、蒸着された前記多結晶シリコンの表面が部分的に現われるように前記フォトレジストをエッチバックすることにより前記逆パターンにより形成されたトレンチを埋める形態のフォトレジストパターンを形成する工程」は、補正発明の「前記」「膜上に」「前記コンタクトホ−ル内に」「マスクを形成する工程」に相当する。
　
（６）刊行物発明１の「前記フォトレジストパターンを食刻マスクとしその表面が部分的に現われた前記多結晶シリコンを食刻する工程」は、「フォトレジストパターン」が、「前記多結晶シリコンが完全に覆われる程度の厚さにフォトレジストを平坦に付加した後、蒸着された前記多結晶シリコンの表面が部分的に現われるように前記フォトレジストをエッチバックすることにより前記逆パターンにより形成されたトレンチを埋める形態」（００２０段落）で「形成」されているのであるから、補正発明の「前記」「マスクを食刻マスクとして前記コンタクトホ−ルの外部に露出された前記」「膜を食刻する工程」に相当する。
　
（７）刊行物１には、「半導体基板全面に食刻阻止層２６を形成するための物質で、例えば窒化物（Nitride）のような物質を約１０００Å程度の厚さに付加し、半導体基板全面に前記逆パターン形成のための絶縁物質で、任意の湿式食刻に対して前記食刻阻止層２６を構成する物質とは食刻率が異なる物質２６を約６０００Å程度の厚さに付加する。」（００１９段落）、「前記フォトレジストパターンおよび逆パターン（前記図４Ｄ中の７２および２８）を湿式食刻で除去」（００２１段落）することが記載されているから、「前記フォトレジストパターンおよび逆パターン」を湿式食刻する際に「前記逆パターン形成のための絶縁絶縁物質」とは食刻率が異なる窒化物が食刻阻止層となることは明らかである。
　また、上記（１）において検討したとおり、刊行物発明１の「ストリッジ電極」は、補正発明の「下部電極」に相当する。
　また、本願明細書の００３１段落には、「具体的には、この工程では、所定のマスクパタ−ンを用いて酸化膜２３と窒化膜２１を乾式食刻してコンタクトホ−ル１８ｂを形成する。このコンタクトホ−ル１８ｂの大きさは、後続のストレ−ジノ−ドパタ−ンの立体的な形状を決めることになる。」と記載されており、本願明細書の００３７段落には、「図１２は、コンタクトホ−ル内の酸化物（マスク）２９とコンタクト形成用の酸化膜２３を同時に取り除いて、立体化された下部電極パタ−ン２７ａを形成する工程を示す。」と記載されていることから、「立体化された下部電極」とは、コンタクトホール１８ｂによって形作られる形状を示しているものである。そして、刊行物発明１においても、「（ｄ）逆パターンが形成されている半導体基板全面にストリッジ電極を構成する、前記ソース領域の導電形と同様のタイプの不純物がドープされた多結晶シリコンを所定の厚さに蒸着する工程と、（ｅ）前記多結晶シリコンが完全に覆われる程度の厚さにフォトレジストを平坦に付加した後、蒸着された前記多結晶シリコンの表面が部分的に現われるように前記フォトレジストをエッチバックすることにより前記逆パターンにより形成されたトレンチを埋める形態のフォトレジストパターンを形成する工程と、（ｆ）前記フォトレジストパターンを食刻マスクとしその表面が部分的に現われた前記多結晶シリコンを食刻する工程と、（ｇ）前記フォトレジストパターンおよび逆パターンを湿式食刻で除去し、ストリッジ電極を完成する工程」とを有しており、上記（２）において検討したとおり、「逆パターンにより形成されたトレンチ」は、補正発明の「コンタクトホール」に相当し、当該「逆パターンにより形成されたトレンチ」内には、「ストリッジ電極」となる「多結晶シリコン」が形成され、「ストリッジ電極」となる「多結晶シリコン」を「フォトレジストパターン」を食刻マスクとして食刻した後に、当該「フォトレジストパターン」と「逆パターン」を除去することで「ストリッジ電極」を完成させていることから、刊行物発明１の「ストリッジ電極」も「立体化された」ものである。
　したがって、刊行物発明１の「前記フォトレジストパターンおよび逆パターンを湿式食刻で除去し、ストリッジ電極を完成する工程」は、補正発明の「前記食刻阻止用窒化膜を食刻阻止膜として前記コンタクトホ−ル内の」「マスク及び前記コンタクトホ−ル形成用」「膜を」「取り除いて立体化された下部電極を形成する工程」に相当する。
　
（８）刊行物１の図５からも明らかなように、「半導体基板全面」がストリッジ電極上でも包含するから、刊行物発明１の「半導体基板全面に誘電物質で、ＯＮＯ（Oxide/Nitride/Oxide ）またはＴａＯ5 （Tantalum Oxide）のような誘電物質を付加することにより誘電体膜を形成し、前記誘電体膜が形成されている半導体基板全面に不純物がドープされた多結晶シリコンのような物質を蒸着することによりプレート電極を完成する工程」は、補正発明の「前記下部電極の表面上に」「誘電膜」を形成し、「該」「誘電膜上に上部電極を形成する工程」に相当する。
　
　
　したがって、補正発明と刊行物発明１とは、
「（ａ）トランジスタが形成された半導体基板上に層間絶縁膜によって取り囲まれたプラグを形成する工程と、
（ｂ）前記層間絶縁膜及び前記プラグの全面に食刻阻止用の窒化膜とコンタクトホ−ル形成用の膜を順次蒸着する工程と、
（ｃ）前記プラグとのコンタクト及びストレ−ジノ−ドパタ−ンを形成するために前記コンタクトホ−ル形成用膜及び前記窒化膜の一部を取り除いて前記プラグの上部表面を露出させるコンタクトホ−ルを形成する工程と、
（ｄ）前記コンタクトホ−ル内及び前記コンタクトホ−ル形成用膜上に下部電極となる膜を蒸着する工程と、
（ｅ）前記下部電極となる膜上に前記コンタクトホ−ル内にマスクを形成する工程と、
（ｆ）前記マスクを食刻マスクとして前記コンタクトホ−ルの外部に露出された前記下部電極となる膜を食刻する工程と、
（ｇ）前記食刻阻止用窒化膜を食刻阻止膜として前記コンタクトホ−ル内のマスク及び前記コンタクトホ−ル形成用の膜を取り除いて立体化された下部電極を形成する工程と、
（ｈ）前記下部電極の表面上に誘電膜を形成し、該誘電膜上に上部電極を形成する工程と、
　を含むことを特徴とする誘電体キャパシタの製造方法。」
である点で一致し、以下の点で相違する。
　
　相違点１
　補正発明は、「前記層間絶縁膜及び前記プラグの全面に食刻阻止用の窒化膜とコンタクトホ−ル形成用の酸化膜を順次蒸着する工程」を有するのに対して、刊行物発明１は、「柱電極を形成した後、半導体基板全面に食刻阻止層を形成するための物質で、窒化物（Nitride）を付加し、半導体基板全面に前記逆パターン形成のための絶縁物質で、任意の湿式食刻に対して前記食刻阻止層を構成する物質とは食刻率が異なる物質を付加する工程」を有する点。
　相違点２
　補正発明は、「前記プラグとのコンタクト及びストレ−ジノ−ドパタ−ンを形成するために前記コンタクトホ−ル形成用酸化膜及び前記窒化膜の一部を取り除いて前記プラグの上部表面を露出させるコンタクトホ−ルを形成する工程」を有するのに対して、刊行物発明１は、「所定のマスクパターンを利用し前記食刻阻止層および逆パターン形成のための絶縁物質を部分的に食刻する工程」を有する点。
　相違点３
　補正発明は、「前記コンタクトホ−ル内及び前記コンタクトホ−ル形成用酸化膜上に下部電極となる非酸化性の白金膜を蒸着する工程」を有するのに対して、刊行物発明１は、「逆パターンが形成されている半導体基板全面にストリッジ電極を構成する、前記ソース領域の導電形と同様のタイプの不純物がドープされた多結晶シリコンを所定の厚さに蒸着する工程」を有する点。
　相違点４
　補正発明は、「前記白金膜上に酸化物を蒸着した後にエッチバックを通じて前記コンタクトホ−ル内に酸化物マスクを形成する工程」を有するのに対して、刊行物発明１は、「前記多結晶シリコンが完全に覆われる程度の厚さにフォトレジストを平坦に付加した後、蒸着された前記多結晶シリコンの表面が部分的に現われるように前記フォトレジストをエッチバックすることにより前記逆パターンにより形成されたトレンチを埋める形態のフォトレジストパターンを形成する工程」を有する点。
　相違点５
　補正発明は、「前記酸化物マスクを食刻マスクとして前記コンタクトホ−ルの外部に露出された前記白金膜を食刻する工程」を有するのに対して、刊行物発明１は、「前記フォトレジストパターンを食刻マスクとしその表面が部分的に現われた前記多結晶シリコンを食刻する工程」を有する点。
　相違点６
　補正発明は、「前記食刻阻止用窒化膜を食刻阻止膜として前記コンタクトホ−ル内の酸化物マスク及び前記コンタクトホ−ル形成用の酸化膜を同時に取り除いて立体化された下部電極を形成する工程」を有するのに対して、刊行物発明１は、「前記フォトレジストパターンおよび逆パターンを湿式食刻で除去し、ストリッジ電極を完成する工程」を有する点。
　相違点７
　補正発明は、「酸素雰囲気下で前記下部電極の表面上に強誘電膜を形成し、該強誘電膜上に上部電極を形成する工程」を有するのに対して、刊行物発明１は「半導体基板全面に誘電物質で、ＯＮＯ（Oxide/Nitride/Oxide ）またはＴａＯ5 （Tantalum Oxide）のような誘電物質を付加することにより誘電体膜を形成し、前記誘電体膜が形成されている半導体基板全面に不純物がドープされた多結晶シリコンのような物質を蒸着することによりプレート電極を完成する工程」を有する点。
　相違点８
　補正発明は、「強誘電体キャパシタの製造方法」であるのに対して、刊行物発明１は、「誘電体キャパシタの製造方法」である点
　
　以下、各相違点について検討する。
　相違点１について
　刊行物１においては、「任意の湿式食刻に対して前記食刻阻止層を構成する物質」である「窒化物」「とは食刻率が異なる物質」として具体的な物質の記載はない。しかしながら、特開平５−２１８２１１号公報には、「さらに全面にＢＰＳＧ膜からなる層間絶縁膜２０９ａが形成される。」（０００８段落）、「層間絶縁膜２０９ａがバッファード弗酸によりウェットエッチングされ、開口部２１１ａが形成される［図１１（Ｂ）］。このウェットエッチングでは、上記窒化シリコン膜２４４がエッチングストッパーとなる。」（０００９段落）ことが記載されており、また、特開平６−３３８５９２号公報には、「ＮＨ4Ｆのウェットエッチングでゲート電極５ａ上のＬＰＤのシリコン酸化膜１９をエッチングする。ここで、前記シリコン窒化膜１８はシリコン酸化膜２のエッチングストッパーとなる。」（００３８段落）ことが記載されているように、「窒化物」であるシリコン窒化膜が、「酸化物」である酸化シリコン膜をウェットエッチングする際のエッチングストッパとなること、つまり、酸化シリコン膜と窒化シリコン膜がウェットエッチング時に食刻率が異なる材料となることは、当業者にあっては従来周知の技術であるから、「任意の湿式食刻に対して前記食刻阻止層を構成する物質」である「窒化物」「とは食刻率が異なる物質」として、酸化シリコン膜を採用することは当業者が容易になし得たものである。
　また、上記（２）において検討したとおり、「半導体基板全面に前記逆パターン形成のための絶縁物質で、任意の湿式食刻に対して前記食刻阻止層を構成する物質とは食刻率が異なる物質」は、「逆パターン」を構成する物質であって、「逆パターンにより形成されたトレンチ」は、補正発明の「コンタクトホール」に相当するから、「コンタクトホール形成用」の物質であることは明らかである。
　したがって、刊行物発明１において、「柱電極を形成した後、半導体基板全面に食刻阻止層を形成するための物質で、窒化物（Nitride）を付加し、」「半導体基板全面に前記逆パターン形成のための絶縁物質で、任意の湿式食刻に対して前記食刻阻止層を構成する物質とは食刻率が異なる物質」として酸化物である酸化シリコン膜「を付加する工程」とすることは当業者が容易になし得たものである。
　
　相違点２について
　上記「相違点１について」において検討したとおり、刊行物発明１の「半導体基板全面に前記逆パターン形成のための絶縁物質で、任意の湿式食刻に対して前記食刻阻止層を構成する物質とは食刻率が異なる物質」は、補正発明の「コンタクトホール形成用」の物質であり、当該物質として、酸化物である酸化シリコン膜を採用することは当業者が容易になし得たものである。
　
　相違点３について
　刊行物１には、「６４Ｍｂ級およびそれ以上のＤＲＡＭ素子において、セルサイズは約１．５μｍ2以下で極小になるので、各種３次元キャパシタ構造あるいはＴａ2 Ｏ5 膜等高誘電率誘電体膜に対する検討が推進されている。」（０００２段落）ことが記載されており、ＤＲＡＭにおいて、高誘電率膜を用いることが示されている。また、特開平６−１８８３８６号公報には、「全体の概要；強誘電体のＤＲＡＭセル１０の回路を示す。」（００３４段落）、「底部電極１４Ａは、好ましくはプラチナで、また好ましくはＤＣマグネトロン−スパッタリングもしくはＲＦスパッタリングを使用して形成される。」（００３９段落）ことが、また、特開平６−２４４４３５号公報には、「ＰＺＴ（PbxZr1-xTiO4）やＢＳＴ（BaxSr1-xTiO3）等は高誘電定数を有しているだけでなく、その組成比により強誘電特性を調節できるので最近ではＤＲＡＭキャパシタの誘電体材料として脚光を浴びている。このような物質を誘電体膜として使用する時は、キャパシタの電極物質として酸化耐性の大きい白金Ｐｔを使用する。」（０００５段落）ことが、さらに、ＩＥＤＭ　Ｔｅｃｈｎｉｃａｌ　Ｄｉｇｅｓｔ，Ｄｅｃ．１９９１，ｐ．８３１−８３４には、「将来のＤＲＡＭに対して十分なメモリセル容量を確保する上で、現在用いられているキャパシタ絶縁物質では比誘電率の不足という厳しい問題に直面するであろう。強誘電性とともに、極めて高誘電率を有するという理由から、６４Mbitより大容量のＤＲＡＭにおいて代替適用可能なＰＺＴが注目されている。」（第１頁「INTORODUCTION」の欄の第１行〜第７行）、「Ｐｔ／ＰＺＴ／Ｐｔキャパシタ構造を用いて、ＭＯＣＶＤ−ＰＺＴの組成変化に対する電気的特性が、室温で測定されている。」（第２頁「RESULTS AND DISCUSSION 」の左欄第２８〜３０行）ことが記載されているように、ＤＲＡＭにおいて、高誘電率膜である強誘電体膜を誘電体膜として用いるとともに、必要とされる特性を備える白金を電極材料として用いることは従来周知の技術にすぎないものであり、「酸化耐性の大きい」とは補正発明の「非酸化性」を意味することは明らかであるから、刊行物発明１において、「下部電極」となる「膜」として「非酸化性の白金膜」を用いることは当業者が容易になし得たものである。
　
　相違点４について
　刊行物２には、「スタックトキャパシタ型ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）」の製造方法において、「次に、全面に膜厚約１００ｎｍの多結晶シリコン膜１０８ａを成長させ所望の濃度に不純物を添加した後、ＬＰＣＶＤ法により膜厚約５００ｎｍの酸化シリコン膜を成長させ全面をエッチバックすることにより開孔部内に酸化シリコン膜１１６を埋め込む［図３の（ａ）］。」（００１３段落）、「この酸化シリコン膜１１６をマスクにして多結晶シリコン膜１０８ａをエッチングすることにより電荷蓄積電極１０８のパターニングを行った」（００１４段落）との記載があるから、電荷蓄積電極のパターニングを開孔部内の酸化シリコン膜をマスクにして行うことが示されている。
　また、刊行物３には、「図示しないＳｉ半導体等からなる基板２５上にＰＺＴ等からなる強誘電体材料層２６、Ｐｔ金属層２７、ＳｉＯ2 等からなる無機マスク層２３およびレジストマスク２４をこの順に順次形成する。」（００２９段落）、「次にレジストマスク２４をマスクに無機マスク層２３をエッチングして無機マスク層２３パターンを形成し、レジストマスク２４をアッシングないしは剥離する。」（００３０段落）、「上記被エッチング基板１を図２に示すヘリコン波プラズマ／ＩＣＰハイブリッド型プラズマエッチング装置の基板ステージ２上に載置し一例として下記条件によりＰｔ金属層のエッチングを行う。」（００３１段落）ことが記載されており、Ｐｔ金属層のエッチングマスクとして酸化シリコン膜を用いることが示されている。
　そして、「相違点３について」において検討したとおり、刊行物発明１において、「下部電極」となる「膜として」、「多結晶シリコン」に代えて、「白金膜」を用いることは当業者が容易になし得たものであり、開口部内に形成された白金膜のエッチング加工のためのマスク材料として、「フォトレジスト」の代わりに周知の「酸化シリコン膜」を用いることは当業者が適宜選択し得たものである。
　
　相違点５について
　刊行物１には、「図４Ｄを参照すると、ストリッジ電極１００を形成する工程を図示したもので、前記逆パターン２８が形成されている半導体基板全面にストリッジ電極１００を構成する導電物質で、例えば前記ソース領域１４の導電形と同様のタイプの不純物がドープされた多結晶シリコンのような導電物質を所定の厚さに蒸着し、前記導電物質が完全に覆われる程度の厚さにフォトレジストを平坦に付加した後、蒸着された前記導電物質の表面が部分的に現われるように前記フォトレジストをエッチバックすることにより前記逆パターン２８により形成されたトレンチを埋める形態のフォトレジストパターン７２を形成する。ストリッジ電極１００は前記フォトレジストパターン７２を食刻マスクとしその表面が部分的に現われた前記導電物質を食刻することにより完成される。」（００２０段落）と記載されており、また、上記（２）において検討したとおり、刊行物発明１の「逆パターン２８により形成されたトレンチ」が、補正発明の「コンタクトホール」に相当するから、「逆パターン２８により形成されたトレンチを埋める形態のフォトレジストパターンを食刻マスクとしその表面が部分的に現れた前記導電物質を食刻する」ということは、当該「フォトレジストパターン」によってマスクされていない部分、つまり、補正発明の「コンタクトホール」に相当する「逆パターンにより形成されたトレンチ」の外部に露出された「導電物質」を食刻することを示している。
　そして、「相違点４について」において検討したとおり、刊行物発明１において、「下部電極」となる「膜として」、「多結晶シリコン」に代えて、「白金膜」を用いることは当業者が容易になし得たものであり、開口部内に形成された白金膜のエッチング加工のためのマスク材料として、「フォトレジスト」の代わりに周知の「酸化シリコン膜」を用いることは当業者が適宜選択し得たものである。
　
　相違点６について
　「相違点１について」及び「相違点４について」において検討したとおり、「任意の湿式食刻に対して前記食刻阻止層を構成する物質」である「窒化物」「とは食刻率が異なる物質」として「酸化膜」を用いることは当業者が容易になし得たものであって、さらには、「ストリッジ電極」を形成する際のマスク材料として「酸化膜」を用いることは当業者が適宜選択し得たものにすぎず、刊行物発明１においては、「任意の湿式食刻に対して前記食刻阻止層を構成する物質」である「窒化物」「とは食刻率が異なる物質」も、「フォトレジストパターン」も除去するものであるから、同じ材料を採用することで同時に除去できるものであり、２つの工程が同時に行うことができる場合に１つの工程で行うことは工程化の簡略化の観点から当業者が適宜なし得たものである。
　なお、仮に、工程の簡略化の観点から当業者が適宜なし得たものであるとは言えないとしても、刊行物４には、「多重円筒型キャパシタの構造」「の製造方法」において、「Ｐ型シリコン基板３０１上にいわゆるＬＯＣＯＳ法といわれている選択酸化法によって選択的にフィールド酸化膜３０２を形成し、化学気相成長（ＣＶＤ）法によってゲート酸化膜３０３を介して導電性のポリシリコン膜からなるゲート電極３０４を形成し、イオン注入によりＮ型のソース領域（もしくはドレイン領域）３０５およびドレイン領域（もしくはソース領域）３０６を形成し、これらの表面にシリコン酸化膜からなる膜厚３００ｎｍ程度の絶縁膜３０７を被着形成し、続いて、ＣＶＤ法によりシリコン窒化膜３０８を被着形成する。次に図１２（Ｂ）に示すように、第１シリコンの酸化膜３０９をＣＶＤ法により厚く堆積し、ソース領域（もしくはドレイン領域）３０５に達する様に、第１のシリコン酸化膜３０９，シリコン窒化膜３０８，絶縁膜３０７に開口３０７ａを設ける。次に図１２（Ｃ）に示すように、この開口３０７ａを含む表面に導電性の第１のポリシリコン膜３１０をＣＶＤ法で堆積する。次に図１２（Ｄ）に示すようにＣＶＤ法を用いて、第２のシリコン酸化膜３１１を第１のポリシリコン膜３１０の表面に被着する。この第２のシリコン酸化膜３１１を異方性エッチングし、図１２（Ｅ）に示すように、第１のスペーサ３１２を形成する。ひき続き、この第１のスペーサ３１２を含む全面にＣＶＤ法を用いて導電性の第２のポリシリコン膜３１３を被着する。この状態で、図１３（Ａ）に示すように、ＣＶＤ法により第３のシリコン酸化膜３１４を厚く全面に堆積して第２のポリシリコン膜３１３の垂直部を完全に埋め込む。次に、この第３のシリコン酸化膜３１４をドライエッチ技術を用いて、エッチバックし、第２のポリシリコン膜３１３の垂直部のみを埋め込み、その上表面部には残らない様に除去する。これにより、図１３（Ｂ）に示すように、第２のスペーサ３１５が得られる。この状態から異方性のドライエッチを行ない、第１のポリシリコン膜３１０及び第２のポリシリコン膜３１３をエッチバック除去して、第１のポリシリコン膜３１０から第１の円筒型電極３１６を形成し、第２のポリシリコン膜３１３から第２の円筒型電極３１７を形成して第１のスペーサ３１２、第２のスペーサ３１５の上部を露出させる（図１３（Ｃ））。」（０００６段落）ことが記載されており、「第１のスペーサ３１２」、「第２のスペーサ３１５」、「第１のシリコン酸化膜」は、円筒型電極を形成するための成型用の膜であることは明らかである。そして、「図１３（Ｄ）に示すように、このシリコン酸化膜からなる第１のスペーサ３１２と第２のスペーサ３１５と第１のシリコン酸化膜３０９を同時に弗酸系水溶液を用いて、ウェットエッチングして除去する。これにより第１の円筒型電極３１６および第２の円筒型電極３１７よりなる多重円筒型の下部電極が形成できる。」（０００６段落）ことが記載されており、円筒型電極を形成するための成型用の膜である「シリコン酸化膜からなる第１のスペーサ３１２と第２のスペーサ３１５」、「第１のシリコン酸化膜」を同時に除去することが示されているから、刊行物発明１において、「任意の湿式食刻に対して前記食刻阻止層を構成する物質」である「窒化物」「とは食刻率が異なる物質」として「酸化膜」を用いること、さらには、「ストリッジ電極」を形成する際のマスク材料として「酸化膜」を用いた際に、両者のエッチング除去を同時に行うことは当業者が適宜なし得たものである。
　
　相違点７について
　刊行物１には、「６４Ｍｂ級およびそれ以上のＤＲＡＭ素子において、セルサイズは約１．５μｍ2以下で極小になるので、各種３次元キャパシタ構造あるいはＴａ2 Ｏ5 膜等高誘電率誘電体膜に対する検討が推進されている。」（０００２段落）ことが記載されており、ＤＲＡＭにおいて、高誘電率膜を用いることが示されている。また、特開平６−１８８３８６号公報には、「全体の概要；強誘電体のＤＲＡＭセル１０の回路を示す。」（００３４段落）、「底部電極１４Ａは、好ましくはプラチナで、また好ましくはＤＣマグネトロン−スパッタリングもしくはＲＦスパッタリングを使用して形成される。」（００３９段落）ことが、特開平６−２４４４３５号公報には、「ＰＺＴ（PbxZr1-xTiO4）やＢＳＴ（BaxSr1-xTiO3）等は高誘電定数を有しているだけでなく、その組成比により強誘電特性を調節できるので最近ではＤＲＡＭキャパシタの誘電体材料として脚光を浴びている。このような物質を誘電体膜として使用する時は、キャパシタの電極物質として酸化耐性の大きい白金Ｐｔを使用する。」（０００５段落）ことが、さらに、ＩＥＤＭ　Ｔｅｃｈｎｉｃａｌ　Ｄｉｇｅｓｔ，Ｄｅｃ．１９９１，ｐ．８３１−８３４には、「将来のＤＲＡＭに対して十分なメモリセル容量を確保する上で、現在用いられているキャパシタ絶縁物質では比誘電率の不足という厳しい問題に直面するであろう。強誘電性とともに、極めて高誘電率を有するという理由から、６４Mbitより大容量のＤＲＡＭにおいて代替適用可能なＰＺＴが注目されている。」（第１頁「INTORODUCTION」の欄の第１行〜第７行）、「Ｐｔ／ＰＺＴ／Ｐｔキャパシタ構造を用いて、ＭＯＣＶＤ−ＰＺＴの組成変化に対する電気的特性が、室温で測定されている。」（第２頁「RESULTS AND DISCUSSION 」の左欄第２８〜３０行）ことが記載されているように、ＤＲＡＭにおいて、高誘電率膜である強誘電体膜を誘電体膜として用いるとともに、必要とされる特性を備える白金を電極材料として用いることは従来周知の技術にすぎないものであるから、刊行物発明１において、「誘電体膜」となる「強誘電体膜」を用いることは当業者が容易になし得たものである。
　また、特開平５−５５５１４号公報には、「本発明は強誘電体膜の製造方法及び該膜を用いた小型で大容量のコンデンサを有する半導体装置およびその製造方法に関する。」（０００１段落）、「図２にこの原料を用いたＭＯＣＶＤ装置の構成を示す。・・・なお、有機基を除去する反応を促進し、同時に膜中に化学量論組成に十分な酸素を供給するために、堆積時には酸素２１を添加している。」（００１５段落）との記載があり、さらに、ＩＥＤＭ　Ｔｅｃｈｎｉｃａｌ　Ｄｉｇｅｓｔ，Ｄｅｃ．１９９１，ｐ．８３１−８３４には、「ＰＺＴの形成は、６００〜７００℃の温度範囲で純酸素雰囲気中で気相の有機金属物質の熱酸化により行われる。Fig.2に示されている装置を用いて、ＰＺＴ膜は１〜２torrの減圧下で直径６インチの基板上に堆積される。」（第１頁「EXPEROMENTAL」の右上欄第６行〜第１０行）と記載されているように、強誘電体膜であるＰＺＴを形成する際に酸素雰囲気中で形成することは従来周知の技術にすぎないから、刊行物発明１において、強誘電体膜を形成する際に酸素雰囲気下で強誘電体膜を形成することは当業者が適宜なし得たものである。
　
　相違点８について
「相違点３について」及び「相違点７について」において検討したとおり、刊行物発明１において、「誘電体膜」として「強誘電体膜」を用いることは当業者が容易になし得たものであるから、結果として、刊行物発明１において、「誘電体キャパシタの製造方法」を「強誘電体キャパシタの製造方法」とすることは当業者が容易になし得たものである。
　
　よって、補正発明は、刊行物１ないし刊行物４に記載された発明及び従来周知の技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができず、補正発明は、特許出願の際独立して特許を受けることができるものではない。
　　
（３−３）むすび
　よって、補正発明を含む本件補正は、特許法第１７条の２第５項で準用する同法第１２６条第５項の規定に適合しないものであり、適法でない補正を含む本件補正は、特許法第１５９条第１項で読み替えて準用する同法第５３条第１項の規定により却下されるべきものである。
　
３．本願発明
　平成１７年１月５日付けの手続補正は上記のとおり却下されたので、本願の請求項１ないし８に係る発明は、平成１６年１月２７日付けの手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし８に記載された事項により特定されるものであり、そのうちの請求項７ないし８に係る発明（以下、それぞれ「本願発明１」、「本願発明２」という。）は、その請求項７ないし８に記載されている事項により特定される以下のとおりのものである。
　
「【請求項７】 強誘電体キャパシタの製造方法において、
　強誘電体キャパシタを成型するための相応の厚さを有する成型膜を形成する工程と、
　成型膜に開口部を形成する工程と、
　開口部が形成された成型膜に白金膜を蒸着する工程と、
　開口部にマスク用の物質を埋め込む工程と、
　前記マスク用の物質を蝕刻マスクとして白金膜の露出部分を蝕刻して強誘電体キャパシタの下部電極を形成する工程と、
　を含むことを特徴とする強誘電体キャパシタの製造方法。
【請求項８】 相応の厚さを有する成型用の膜に開口部を形成し、該成型用の膜に白金膜を蒸着し、該開口部にマスク用の物質を埋め込み、該マスク用の物質を蝕刻マスクとして前記白金膜の露出部分を蝕刻して得られる白金膜を下部電極としたことを特徴とする強誘電体キャパシタ。」
　
４．刊行物記載の発明
　刊行物１には、上記「（３−２−１）刊行物に記載された発明」の「刊行物１．」に記載されるとおりの事項が記載され、刊行物１には、以下の発明が記載されている。
　
「半導体基板全面に食刻阻止層を形成するための物質で、窒化物（Nitride）を付加し、半導体基板全面に前記逆パターン形成のための絶縁物質で、任意の湿式食刻に対して前記食刻阻止層を構成する物質とは食刻率が異なる物質を付加する工程と、
　所定のマスクパターンを利用し前記食刻阻止層および逆パターン形成のための絶縁物質を部分的に食刻する工程と、
　逆パターンが形成されている半導体基板全面にストリッジ電極を構成する、ソース領域の導電形と同様のタイプの不純物がドープされた多結晶シリコンを所定の厚さに蒸着する工程と、
　前記多結晶シリコンが完全に覆われる程度の厚さにフォトレジストを平坦に付加した後、蒸着された前記多結晶シリコンの表面が部分的に現われるように前記フォトレジストをエッチバックすることにより前記逆パターンにより形成されたトレンチを埋める形態のフォトレジストパターンを形成する工程と、
　前記フォトレジストパターンを食刻マスクとしその表面が部分的に現われた前記多結晶シリコンを食刻してストリッジ電極を形成する工程と、
　を含むことを特徴とする誘電体キャパシタの製造方法。」
（以下、「刊行物発明２」という）
　
「半導体基板全面に食刻阻止層を形成するための物質で、窒化物（Nitride）を付加し、半導体基板全面に前記逆パターン形成のための絶縁物質で、任意の湿式食刻に対して前記食刻阻止層を構成する物質とは食刻率が異なる物質を付加し、所定のマスクパターンを利用し前記食刻阻止層および逆パターン形成のための絶縁物質を部分的に食刻し、逆パターンが形成されている半導体基板全面にストリッジ電極を構成する、ソース領域の導電形と同様のタイプの不純物がドープされた多結晶シリコンを所定の厚さに蒸着し、前記多結晶シリコンが完全に覆われる程度の厚さにフォトレジストを平坦に付加した後、蒸着された前記多結晶シリコンの表面が部分的に現われるように前記フォトレジストをエッチバックすることにより前記逆パターンにより形成されたトレンチを埋める形態のフォトレジストパターンを形成し、前記フォトレジストパターンを食刻マスクとしその表面が部分的に現われた前記多結晶シリコンを食刻することで得られる多結晶シリコンをストリッジ電極とした誘電体キャパシタ。」
（以下、「刊行物発明３」という）
　
５．対比・判断
　
　５−１．本願発明１と刊行物発明２とを対比検討する。
　
（１）刊行物１には、「前記逆パターン２８は所定のマスクパターン（前記図１で図示していない）を利用し前記食刻阻止層２６および逆パターン形成のための絶縁物質を部分的に食刻することにより完成される。」（００１９段落）、「図４Ｄを参照すると、ストリッジ電極１００を形成する工程を図示したもので、前記逆パターン２８が形成されている半導体基板全面にストリッジ電極１００を構成する導電物質で、例えば前記ソース領域１４の導電形と同様のタイプの不純物がドープされた多結晶シリコンのような導電物質を所定の厚さに蒸着し、前記導電物質が完全に覆われる程度の厚さにフォトレジストを平坦に付加した後、蒸着された前記導電物質の表面が部分的に現われるように前記フォトレジストをエッチバックすることにより前記逆パターン２８により形成されたトレンチを埋める形態のフォトレジストパターン７２を形成する。ストリッジ電極１００は前記フォトレジストパターン７２を食刻マスクとしその表面が部分的に現われた前記導電物質を食刻することにより完成される。」（００２０段落）と記載されており、「逆パターン」は「食刻阻止層２６および逆パターン形成のための絶縁物質」から構成されることは明らかであるし、当該逆パターンによって、誘電体キャパシタの一方の電極となるストリッジ電極が完成されるものであるから、刊行物発明２の「半導体基板全面に食刻阻止層を形成するための物質で、窒化物（Nitride）」及び「前記逆パターン形成のための絶縁物質で、任意の湿式食刻に対して前記食刻阻止層を構成する物質とは食刻率が異なる物質」は、本願発明１の「誘電体キャパシタを成型するための相応の厚さを有する成型膜」に相当する。
　したがって、刊行物発明２の「半導体基板全面に食刻阻止層を形成するための物質で、窒化物（Nitride）を付加し、半導体基板全面に前記逆パターン形成のための絶縁物質で、任意の湿式食刻に対して前記食刻阻止層を構成する物質とは食刻率が異なる物質を付加する工程」は、「誘電体キャパシタを成型するための相応の厚さを有する成型膜を形成する工程」に相当する。
（２）刊行物発明２の「所定のマスクパターンを利用し前記食刻阻止層および逆パターン形成のための絶縁物質を部分的に食刻する工程」は、前記食刻阻止層および逆パターン形成のための絶縁物質を部分的に除去することを示しており、これにより「逆パターン」が形成され、「前記逆パターンにより形成されたトレンチ」内にストリッジ電極が形成されるものであるから、「前記食刻阻止層および逆パターン形成のための絶縁物質」を部分的に除去して形成された「前記逆パターンにより形成されたトレンチ」は、本願発明１の「開口部」に相当する。
（３）刊行物１には、「図４Ｄを参照すると、ストリッジ電極１００を形成する工程を図示したもので、前記逆パターン２８が形成されている半導体基板全面にストリッジ電極１００を構成する導電物質で、例えば前記ソース領域１４の導電形と同様のタイプの不純物がドープされた多結晶シリコンのような導電物質を所定の厚さに蒸着」（００２０段落）することが記載されており、「逆パターン」は「前記食刻阻止層および逆パターン形成のための絶縁物質」に開口部を設けることで形成しているから、刊行物発明２の「逆パターンが形成されている半導体基板全面にストリッジ電極を構成する、ソース領域の導電形と同様のタイプの不純物がドープされた多結晶シリコンを所定の厚さに蒸着する工程」は、本願発明１の「開口部が形成された成型膜に」「膜」「を蒸着する工程」に相当する。
（４）刊行物発明２では、「前記フォトレジストパターンを食刻マスクとしその表面が部分的に現われた前記多結晶シリコンを食刻する」ものであるから、当該「フォトレジストパターン」は、「マスク用の物質」であることは明らかであり、また、「フォトレジストパターン」は、「前記逆パターンにより形成されたトレンチ」内に埋め込むように形成されるものであり（００２０段落）、また、上記（２）において検討したとおり、「前記逆パターンにより形成されたトレンチ」は、本願発明１の「開口部」に相当する。
　したがって、刊行物発明２の「前記多結晶シリコンが完全に覆われる程度の厚さにフォトレジストを平坦に付加した後、蒸着された前記多結晶シリコンの表面が部分的に現われるように前記フォトレジストをエッチバックすることにより前記逆パターンにより形成されたトレンチを埋める形態のフォトレジストパターンを形成する工程」は、本願発明１の「開口部にマスク用の物質を埋め込む工程」に相当する。
（５）刊行物１には、「ストリッジ電極」を形成後に、「前記フォトレジストパターンおよび逆パターン（前記図４Ｄ中の７２および２８）を湿式食刻で除去した後、半導体基板全面に誘電物質で、例えばＯＮＯ（Oxide/Nitride/Oxide ）またはＴａＯ5 （Tantalum Oxide）のような誘電物質を付加することにより前記誘電体膜１１０を形成し、前記誘電体膜が形成されている半導体基板全面に例えば不純物がドープされた多結晶シリコンのような物質を蒸着することにより前記プレート電極１２０を完成する。」（００２１段落）ことから、刊行物発明２において、誘電体キャパシタが形成されていることは明らかであり、刊行物発明２の「ストリッジ電極」は、本願発明１の「下部電極」に相当する。
　したがって、刊行物発明２の「前記フォトレジストパターンを食刻マスクとしその表面が部分的に現われた前記多結晶シリコンを食刻してストリッジ電極を形成する工程」は、本願発明１の「前記マスク用の物質を蝕刻マスクとして」「膜の露出部分を蝕刻して」「誘電体キャパシタの下部電極を形成する工程」に相当する。
　
　よって、本願発明１と刊行物発明２とは、
「誘電体キャパシタの製造方法において、
　誘電体キャパシタを成型するための相応の厚さを有する成型膜を形成する工程と、
　成型膜に開口部を形成する工程と、
　開口部が形成された成型膜に膜を蒸着する工程と、
　開口部にマスク用の物質を埋め込む工程と、
　前記マスク用の物質を蝕刻マスクとして膜の露出部分を蝕刻して誘電体キャパシタの下部電極を形成する工程と、
　を含むことを特徴とする誘電体キャパシタの製造方法。」
である点で一致し、以下の点で相違する。
　
　相違点１
　本願発明１は、「強誘電体キャパシタの製造方法」であるのに対して、刊行物発明２は、「誘電体キャパシタの製造方法」である点。
　相違点２
　本願発明１は、「強誘電体キャパシタを成型するための相応の厚さを有する成型膜を形成する工程」を有しているのに対して、刊行物発明２は、「半導体基板全面に食刻阻止層を形成するための物質で、窒化物（Nitride）を付加し、半導体基板全面に前記逆パターン形成のための絶縁物質で、任意の湿式食刻に対して前記食刻阻止層を構成する物質とは食刻率が異なる物質を付加する工程」を有している点。
　相違点３
　本願発明１は、「開口部が形成された成型膜に白金膜を蒸着する工程」を有しているのに対して、刊行物発明２は、「逆パターンが形成されている半導体基板全面にストリッジ電極を構成する、ソース領域１４の導電形と同様のタイプの不純物がドープされた多結晶シリコンを所定の厚さに蒸着する工程」を有している点。
　相違点４
　本願発明１は、「前記マスク用の物質を蝕刻マスクとして白金膜の露出部分を蝕刻して強誘電体キャパシタの下部電極を形成する工程」を有しているのに対して、刊行物発明２は、「前記フォトレジストパターンを食刻マスクとしその表面が部分的に現われた前記多結晶シリコンを食刻してストリッジ電極を形成する工程」を有している点。
　
　以下、各相違点について検討する。
　相違点１について
　刊行物１には、「６４Ｍｂ級およびそれ以上のＤＲＡＭ素子において、セルサイズは約１．５μｍ2以下で極小になるので、各種３次元キャパシタ構造あるいはＴａ2 Ｏ5 膜等高誘電率誘電体膜に対する検討が推進されている。」（０００２段落）ことが記載されており、ＤＲＡＭにおいて、高誘電率膜を用いることが示されている。また、特開平６−１８８３８６号公報には、「全体の概要；強誘電体のＤＲＡＭセル１０の回路を示す。」（００３４段落）、「底部電極１４Ａは、好ましくはプラチナで、また好ましくはＤＣマグネトロン−スパッタリングもしくはＲＦスパッタリングを使用して形成される。」（００３９段落）ことが、特開平６−２４４４３５号公報には、「ＰＺＴ（PbxZr1-xTiO4）やＢＳＴ（BaxSr1-xTiO3）等は高誘電定数を有しているだけでなく、その組成比により強誘電特性を調節できるので最近ではＤＲＡＭキャパシタの誘電体材料として脚光を浴びている。このような物質を誘電体膜として使用する時は、キャパシタの電極物質として酸化耐性の大きい白金Ｐｔを使用する。」（０００５段落）ことが、さらに、ＩＥＤＭ　Ｔｅｃｈｎｉｃａｌ　Ｄｉｇｅｓｔ，Ｄｅｃ．１９９１，ｐ．８３１−８３４には、「将来のＤＲＡＭに対して十分なメモリセル容量を確保する上で、現在用いられているキャパシタ絶縁物質では比誘電率の不足という厳しい問題に直面するであろう。強誘電性とともに、極めて高誘電率を有するという理由から、６４Mbitより大容量のＤＲＡＭにおいて代替適用可能なＰＺＴが注目されている。」（第１頁「INTORODUCTION」の欄の第１行〜第７行）、「Ｐｔ／ＰＺＴ／Ｐｔキャパシタ構造を用いて、ＭＯＣＶＤ−ＰＺＴの組成変化に対する電気的特性が、室温で測定されている。」（第２頁「RESULTS AND DISCUSSION 」の左欄第２８〜３０行）ことが記載されているように、ＤＲＡＭにおいて、高誘電率膜である強誘電体膜を誘電体膜として用いるとともに、必要とされる特性を備える白金を電極材料として用いることは従来周知の技術にすぎないものであるから、刊行物発明２において、誘電体膜を高誘電率を有する「強誘電体膜」を用いるとともに、「下部電極」となる「膜」として「白金膜」を用いることにより「強誘電体キャパシタ」とすることは当業者が容易になし得たものである。
　したがって、刊行物発明２の「誘電体キャパシタの製造方法」を、「強誘電体キャパシタの製造方法」とすることは、当業者が容易になし得たものである。
　相違点２について
　上記（１）において検討したとおり、刊行物発明２の「半導体基板全面に食刻阻止層を形成するための物質で、窒化物（Nitride）」及び「前記逆パターン形成のための絶縁物質で、任意の湿式食刻に対して前記食刻阻止層を構成する物質とは食刻率が異なる物質」は、本願発明１の「誘電体キャパシタを成型するための相応の厚さを有する成型膜」に相当する。
　また、「相違点１について」において検討したとおり、ＤＲＡＭにおいて、高誘電率膜である強誘電体膜を誘電体膜として用いるとともに、必要とされる特性を備える白金を電極材料として用いることは従来周知の技術にすぎないものであるから、刊行物発明２において、誘電体膜を高誘電率を有する「強誘電体膜」を用いるとともに、「下部電極」となる「膜」として「白金膜」を用いることにより「強誘電体キャパシタ」とすることは当業者が容易になし得たものである。
　したがって、刊行物発明２の「半導体基板全面に食刻阻止層を形成するための物質で、窒化物（Nitride）」及び「前記逆パターン形成のための絶縁物質で、任意の湿式食刻に対して前記食刻阻止層を構成する物質とは食刻率が異なる物質」を、「強誘電体キャパシタ」を形成するための成型膜とすることは当業者が容易になし得たものである。
　相違点３について
　「相違点１について」において検討したとおり、ＤＲＡＭにおいて、高誘電率膜である強誘電体膜を誘電体膜として用いるとともに、必要とされる特性を備える白金を電極材料として用いることは従来周知の技術にすぎないものであるから、刊行物発明２において、「下部電極」となる「膜」として、「多結晶シリコン」に代えて、「白金膜」を用いることは当業者が容易になし得たものである。
　相違点４について
　刊行物１には、「図４Ｄを参照すると、ストリッジ電極１００を形成する工程を図示したもので、前記逆パターン２８が形成されている半導体基板全面にストリッジ電極１００を構成する導電物質で、例えば前記ソース領域１４の導電形と同様のタイプの不純物がドープされた多結晶シリコンのような導電物質を所定の厚さに蒸着し、前記導電物質が完全に覆われる程度の厚さにフォトレジストを平坦に付加した後、蒸着された前記導電物質の表面が部分的に現われるように前記フォトレジストをエッチバックすることにより前記逆パターン２８により形成されたトレンチを埋める形態のフォトレジストパターン７２を形成する。ストリッジ電極１００は前記フォトレジストパターン７２を食刻マスクとしその表面が部分的に現われた前記導電物質を食刻することにより完成される。」（００２０段落）と記載されており、また、上記（２）において検討したとおり、「逆パターンにより形成されたトレンチ」が、本願発明１の「開口部」に相当するから、「逆パターンにより形成されたトレンチを埋める形態のフォトレジストパターンを食刻マスクとしその表面が部分的に現れた前記導電物質を食刻する」ということは、当該「フォトレジストパターン」によってマスクされていない部分、つまり、本願発明１の「開口部」に相当する「逆パターンにより形成されたトレンチ」の外部に露出された「導電物質」を食刻することを示している。
　そして、「相違点３について」において検討したとおり、刊行物発明２において、「下部電極」となる「膜として」、「多結晶シリコン」に代えて、「白金膜」を用いることは当業者が容易になし得たものである。
　したがって、刊行物発明２において、「フォトレジストパターンを食刻マスクとしその表面が部分的に現われた」白金膜「を食刻してストリッジ電極を形成する工程」とすることは当業者が容易になし得たものである。
　
　したがって、本願の請求項７に係る発明は、刊行物１に記載された発明及び従来周知の技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　５−２．本願発明２と刊行物発明３とを対比検討する。
（１）刊行物１には、「前記逆パターン２８は所定のマスクパターン（前記図１で図示していない）を利用し前記食刻阻止層２６および逆パターン形成のための絶縁物質を部分的に食刻することにより完成される。」（００１９段落）、「図４Ｄを参照すると、ストリッジ電極１００を形成する工程を図示したもので、前記逆パターン２８が形成されている半導体基板全面にストリッジ電極１００を構成する導電物質で、例えば前記ソース領域１４の導電形と同様のタイプの不純物がドープされた多結晶シリコンのような導電物質を所定の厚さに蒸着し、前記導電物質が完全に覆われる程度の厚さにフォトレジストを平坦に付加した後、蒸着された前記導電物質の表面が部分的に現われるように前記フォトレジストをエッチバックすることにより前記逆パターン２８により形成されたトレンチを埋める形態のフォトレジストパターン７２を形成する。ストリッジ電極１００は前記フォトレジストパターン７２を食刻マスクとしその表面が部分的に現われた前記導電物質を食刻することにより完成される。」（００２０段落）と記載されており、「逆パターン」は「食刻阻止層２６および逆パターン形成のための絶縁物質」から構成されることは明らかであるし、当該逆パターンによって、ストリッジ電極が完成されるものであるから、刊行物発明３の「半導体基板全面に食刻阻止層を形成するための物質で、窒化物（Nitride）」及び「前記逆パターン形成のための絶縁物質で、任意の湿式食刻に対して前記食刻阻止層を構成する物質とは食刻率が異なる物質」は、本願発明２の「相応の厚さを有する成型膜」に相当する。
　また、刊行物発明３の「所定のマスクパターンを利用し前記食刻阻止層および逆パターン形成のための絶縁物質を部分的に食刻し」は、前記食刻阻止層および逆パターン形成のための絶縁物質を部分的に除去することを示しており、これにより「逆パターン」が形成され、「前記逆パターンにより形成されたトレンチ」内にストリッジ電極が形成されるものであるから、「前記食刻阻止層および逆パターン形成のための絶縁物質」を部分的に除去して形成された「前記逆パターンにより形成されたトレンチ」は本願発明２の「開口部」に相当する。
　さらに、刊行物１の「図４Ｄを参照すると、ストリッジ電極１００を形成する工程を図示したもので、前記逆パターン２８が形成されている半導体基板全面にストリッジ電極１００を構成する導電物質で、例えば前記ソース領域１４の導電形と同様のタイプの不純物がドープされた多結晶シリコンのような導電物質を所定の厚さに蒸着し、前記導電物質が完全に覆われる程度の厚さにフォトレジストを平坦に付加した後、蒸着された前記導電物質の表面が部分的に現われるように前記フォトレジストをエッチバックすることにより前記逆パターン２８により形成されたトレンチを埋める形態のフォトレジストパターン７２を形成する。ストリッジ電極１００は前記フォトレジストパターン７２を食刻マスクとしその表面が部分的に現われた前記導電物質を食刻することにより完成される。」（００２０段落）との記載から、刊行物発明３の「フォトレジスト」は、本願発明２の「マスク用の物質」に相当し、刊行物発明３の「フォトレジストパターン」は、本願発明２の「蝕刻マスク」に相当する。また、「逆パターンにより形成されたトレンチ」が、本願発明２の「開口部」に相当するから、「逆パターンにより形成されたトレンチを埋める形態のフォトレジストパターンを食刻マスクとしその表面が部分的に現れた前記導電物質を食刻する」ということは、「フォトレジストパターン」は、本願発明２の「開口部」に相当する「逆パターンにより形成されたトレンチ」を埋め込み、当該「フォトレジストパターン」によってマスクされていない部分、つまり、本願発明２の「開口部」に相当する「逆パターンにより形成されたトレンチ」の外部に露出された「導電物質」を食刻することでストリッジ電極を形成することを示している。
　そして、刊行物１には、「ストリッジ電極」を形成後に、「前記フォトレジストパターンおよび逆パターン（前記図４Ｄ中の７２および２８）を湿式食刻で除去した後、半導体基板全面に誘電物質で、例えばＯＮＯ（Oxide/Nitride/Oxide ）またはＴａＯ5 （Tantalum Oxide）のような誘電物質を付加することにより前記誘電体膜１１０を形成し、前記誘電体膜が形成されている半導体基板全面に例えば不純物がドープされた多結晶シリコンのような物質を蒸着することにより前記プレート電極１２０を完成する。」（００２１段落）ことから、刊行物発明３が誘電体キャパシタを形成していることは明らかであり、刊行物発明３の「ストリッジ電極」が本願発明２の「下部電極」に相当する。
　
　したがって、本願発明２と刊行物発明３とは、
「相応の厚さを有する成型用の膜に開口部を形成し、該成型用の膜に膜を蒸着し、該開口部にマスク用の物質を埋め込み、該マスク用の物質を蝕刻マスクとして前記膜の露出部分を蝕刻して得られる膜を下部電極としたことを特徴とする誘電体キャパシタ。」
である点で一致し、以下の点で相違する。
　
　相違点１
　本願発明２は、「相応の厚さを有する成型用の膜に開口部を形成し、該成型用の膜に白金膜を蒸着し、該開口部にマスク用の物質を埋め込み、該マスク用の物質を蝕刻マスクとして前記白金膜の露出部分を蝕刻して得られる白金膜を下部電極」としているのに対して、刊行物発明３は、「半導体基板全面に食刻阻止層を形成するための物質で、窒化物（Nitride）を付加し、半導体基板全面に前記逆パターン形成のための絶縁物質で、任意の湿式食刻に対して前記食刻阻止層を構成する物質とは食刻率が異なる物質を付加し、所定のマスクパターンを利用し前記食刻阻止層および逆パターン形成のための絶縁物質を部分的に食刻し、逆パターンが形成されている半導体基板全面にストリッジ電極を構成する、ソース領域の導電形と同様のタイプの不純物がドープされた多結晶シリコンを所定の厚さに蒸着し、前記多結晶シリコンが完全に覆われる程度の厚さにフォトレジストを平坦に付加した後、蒸着された前記多結晶シリコンの表面が部分的に現われるように前記フォトレジストをエッチバックすることにより前記逆パターンにより形成されたトレンチを埋める形態のフォトレジストパターンを形成し、前記フォトレジストパターンを食刻マスクとしその表面が部分的に現われた前記多結晶シリコンを食刻することで得られる多結晶シリコンをストリッジ電極」としている点
　相違点２
　本願発明２は、「強誘電体キャパシタ」であるのに対して、刊行物発明３は、「誘電体キャパシタ」である点。
　
　以下、各相違点について検討する。
　相違点１について
　上記（１）において検討したとおり、刊行物発明３の「半導体基板全面に食刻阻止層を形成するための物質で、窒化物（Nitride）」及び「前記逆パターン形成のための絶縁物質で、任意の湿式食刻に対して前記食刻阻止層を構成する物質とは食刻率が異なる物質」は、本願発明２の「相応の厚さを有する成型膜」に相当するものであり、刊行物発明３の「前記食刻阻止層および逆パターン形成のための絶縁物質」を部分的に除去して形成された「前記逆パターンにより形成されたトレンチ」は本願発明２の「開口部」に相当するものである。
　また、上記（１）において検討したとおり、「逆パターンにより形成されたトレンチ」が、本願発明２の「開口部」に相当し、「逆パターンにより形成されたトレンチを埋める形態のフォトレジストパターンを食刻マスクとしその表面が部分的に現れた前記導電物質を食刻する」ということは、当該「フォトレジストパターン」によってマスクされていない部分、つまり、本願発明２の「開口部」に相当する「逆パターンにより形成されたトレンチ」の外部に露出された「導電物質」を食刻することを示している。
　そうすると、実質的な相違点は、本願発明２は、下部電極が、「白金膜」からなるのに対して、刊行物発明３は、「多結晶シリコン」からなっている点にある。
　そして、刊行物１には、「６４Ｍｂ級およびそれ以上のＤＲＡＭ素子において、セルサイズは約１．５μｍ2以下で極小になるので、各種３次元キャパシタ構造あるいはＴａ2 Ｏ5 膜等高誘電率誘電体膜に対する検討が推進されている。」（０００２段落）ことが記載されており、ＤＲＡＭにおいて、高誘電率膜を用いることが示されている。また、特開平６−１８８３８６号公報には、「全体の概要；強誘電体のＤＲＡＭセル１０の回路を示す。」（００３４段落）、「底部電極１４Ａは、好ましくはプラチナで、また好ましくはＤＣマグネトロン−スパッタリングもしくはＲＦスパッタリングを使用して形成される。」（００３９段落）ことが、特開平６−２４４４３５号公報には、「ＰＺＴ（PbxZr1-xTiO4）やＢＳＴ（BaxSr1-xTiO3）等は高誘電定数を有しているだけでなく、その組成比により強誘電特性を調節できるので最近ではＤＲＡＭキャパシタの誘電体材料として脚光を浴びている。このような物質を誘電体膜として使用する時は、キャパシタの電極物質として酸化耐性の大きい白金Ｐｔを使用する。」（０００５段落）ことが、さらに、ＩＥＤＭ　Ｔｅｃｈｎｉｃａｌ　Ｄｉｇｅｓｔ，Ｄｅｃ．１９９１，ｐ．８３１−８３４には、「将来のＤＲＡＭに対して十分なメモリセル容量を確保する上で、現在用いられているキャパシタ絶縁物質では比誘電率の不足という厳しい問題に直面するであろう。強誘電性とともに、極めて高誘電率を有するという理由から、６４Mbitより大容量のＤＲＡＭにおいて代替適用可能なＰＺＴが注目されている。」（第１頁「INTORODUCTION」の欄の第１行〜第７行）、「Ｐｔ／ＰＺＴ／Ｐｔキャパシタ構造を用いて、ＭＯＣＶＤ−ＰＺＴの組成変化に対する電気的特性が、室温で測定されている。」（第２頁「RESULTS AND DISCUSSION 」の左欄第２８〜３０行）ことが記載されているように、ＤＲＡＭにおいて、高誘電率膜である強誘電体膜を誘電体膜として用いるとともに、必要とされる特性を備える白金を電極材料として用いることは従来周知の技術にすぎないものであるから、刊行物発明３において、「下部電極」となる「膜」として「白金膜」を用いることは当業者が容易になし得たものである。
　
　相違点２について
　「相違点１について」において検討したとおり、ＤＲＡＭにおいて、高誘電率膜である強誘電体膜を誘電体膜として用いるとともに、必要とされる特性を備える白金を電極材料として用いることは従来周知の技術にすぎないものであるから、刊行物発明３において、誘電体膜を高誘電率を有する「強誘電体膜」を用いるとともに、「下部電極」となる「膜」として「白金膜」を用いることにより「強誘電体キャパシタ」とすることは当業者が容易になし得たものである。
　
　したがって、本願の請求項８に係る発明は、刊行物１に記載された発明及び従来周知の技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
６．むすび
　以上のとおりであるから、本願は、請求項１ないし６に係る発明について検討するまでもなく、特許法第２９条第２項の規定により拒絶されるべきものである。
　よって、結論のとおり審決する。