【事件の表示】
　平成　６年特許願第２２８３３３号「集積回路」拒絶査定不服審判事件〔平成　７年　８月１１日出願公開、特開平　７−２１０４１３、請求項の数（９）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
１．手続の経緯
　本願は、平成６年９月２２日（パリ条約による優先権主張１９９３年９月２３日、英国）の出願であって、平成１６年６月２４日付で拒絶理由が通知され、同年９月２９日付で手続補正がなされたものの、平成１７年６月１６日付で拒絶査定がなされた。その後、同年９月２２日に拒絶査定不服審判請求がなされ、同年１０月２４日付で手続補正がなされたものである。
　
２．本願発明
　平成１７年１０月２４日付け手続補正は、補正前の請求項１を削除し、請求項２を新たな請求項１とし、補正前の請求項３−１０を請求項２−９に繰り上げるものであるから、特許法第１７条の２第４項第１号に規定する請求項の削除を目的とするものである。従って、上記手続補正は適法なものなので、その請求項１−９に係る発明は、上記手続補正書により補正された明細書及び図面の記載からみて、特許請求の範囲の請求項１−９に記載されたとおりの次のものである。
「【請求項１】　集積回路であって、
　第１の動作モードの間に、相互接続バスを介してデータの交換を行うように相互接続された複数のデータハンドリング装置、および　前記集積回路の外部にある診断装置に応答する診断制御手段であって、第２の動作モードである診断モードの間に、前記相互接続バスを介して前記診断装置との間で診断データを交換するように前記データハンドリング装置の１または複数の装置を制御するための診断制御手段、を有し；
　前記複数のデータハンドリング装置が１または複数のバスマスターデータハンドリング装置および１または複数のバススレーブデータハンドリング装置を含み、前記診断制御手段がバスマスターデータハンドリング装置を含み、前記集積回路は更に：
　前記バスマスターデータハンドリング装置の１または複数の装置による前記相互接続バスの制御要求に応答する調停手段であって、前記バスマスターデータハンドリング装置に関する予め定められた優先順位に従って前記相互接続バスの制御を１つのバスマスターデータハンドリング装置へ割り当てるための前記調停手段、を含む前記集積回路。
【請求項２】　請求項第１項記載の集積回路であって、前記診断制御手段が前記予め定められた優先順位のうちで、前記相互接続バスへつながれたその他のバスマスターデータハンドリング装置のいずれよりも高い優先度を有している集積回路。
【請求項３】　請求項第１項記載の集積回路であって、前記診断制御手段が、前記相互接続バスへつながれたすべての他のデータハンドリング装置をバススレーブ装置として動作するように選択的に制御するための手段を含んでいる集積回路。
【請求項４】　請求項第１項記載の集積回路であって、前記診断データが、試験されるデータハンドリング装置に関連する予め定められた診断手順に従った１または複数の逐次的診断ベクトルを含んでいる集積回路。
【請求項５】　請求項第４項記載の集積回路であって、前記１または複数の診断ベクトルが試験すべきデータハンドリング装置を選択するための番地ベクトルを含んでいる集積回路。
【請求項６】　請求項第１項記載の集積回路であって、前記集積回路がクロック信号の逐次的サイクルの制御下で動作するようになった集積回路。
【請求項７】　請求項第６項記載の集積回路であって、前記診断制御手段が、クロック信号の現在のサイクルの間に診断装置から受信された制御信号に応答して、前記クロック信号の次に続くサイクルの間に前記相互接続バスを介して前記診断装置との間で診断データを交換するように前記データハンドリング装置の１または複数の装置を制御するようになった集積回路。
【請求項８】　請求項第１項記載の集積回路であって、データバッファを含み、前記データバッファが前記集積回路の外部にあるデータハンドリング装置と前記相互接続バストの間でデータ転送を可能とする外部データバスを提供しており、また前記診断制御手段が前記外部データバスを高インピーダンス状態に設定するように動作するようになった集積回路。
【請求項９】　第１の動作モードの間に相互接続バスを介してデータの交換を行うように相互接続された複数のデータハンドリング装置を有する集積回路の動作方法であって、
　診断制御手段を用いて、第２の動作モードである診断モードの間に、前記相互接続バスを介して前記集積回路の外部にある診断装置との間で診断データを交換するように前記データハンドリング装置の１または複数の装置を制御するステップであって、前記複数のデータハンドリング装置が１または複数のバスマスターデータハンドリング装置および１または複数のバススレーブデータハンドリング装置を含み、前記診断制御手段がバスマスターデータハンドリング装置を含む前記ステップと、
　前記バスマスターデータハンドリング装置の、１または複数の装置による前記相互接続の制御のための調停ユニットへの要求に応答して、前記バスマスターデータハンドリング装置に関連する所定の優先順位に従って、前記相互接続の制御を一つのバスマスターデータハンドリング装置に割り当てるステップと、
　を有する、前記集積回路の動作方法。」
　
３．原査定の理由
　原審における拒絶査定の要旨は、本願発明は拒絶の理由に引用された特開平５−２４２２７３号公報（以下、「引用文献１」という。）、特開平３−５１７７９号公報（以下、「引用文献２」という。）に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができないというものである。
　
４．引用例
　原査定の拒絶の理由に引用された引用文献１には、以下の事項が図面と共に記載されている。
　
Ａ．「【０００１】
【産業上の利用分野】本発明は内部に中央処理装置（内部ＣＰＵ）及び各モジュールを備え、その内部ＣＰＵと各モジュールとがバスでつながっている半導体集積回路装置に係り、詳しくはその各モジュールのデバック試験を行うことがてきる半導体集積回路装置に関するものである。」
　
Ｂ．「【００１１】
【実施例】以下、本発明を具体化した一実施例を図１、図２に従って説明する。図１は半導体チップ上に形成された電気回路ブロックを示し、内部ＣＰＵ１１は内部データバス１２及び内部アドレス信号線１３を介して各モジュール１４，１５，１６に接続されている。そして、各モジュール１４，１５，１６は内部ＣＰＵ１１からのアドレスデータに基づいて選択され、同じく内部ＣＰＵ１１からの所定の命令データに基づいて所定の処理動作を実行する。
【００１２】ＭＰＵインターフェイス回路１７は８ビットのＭＰＵバス１８及び外部端子を介して外部ＭＰＵ（図示せず）に接続されるようになっている。そして、そのＭＰＵバス１８はＭＰＵインターフェイス回路１７を介して前記内部バス１２と接続する。また、本実施例ではＭＰＵインターフェイス回路１７はアドレス信号を外部アドレス端子及び外部アドレス信号線１９を介して入力するようになっている。そして、アドレス信号線１９は該ＭＰＵインターフェイス回路１７を介して内部アドレス信号線１３に接続されるようになっている。
【００１３】また、ＭＰＵインターフェイス回路１７は外部端子の一つとして形成されたモード入力外部端子２０及び試験モード制御線２１を介して試験モード信号が入力されるようになっている。この試験モード信号は内部ＣＰＵ１１に通常の処理動作を実行させるための通常モードと、各モジュールについて内部ＣＰＵ１１を介すことなく試験を行うエミュレートモードのいずれかを設定する信号であって、外部ＭＰＵから出力される。
【００１４】そして、ハイレベルの試験モード信号が入力されているとき、エミュレートモードとなり、ＭＰＵインターフェイス回路１７は外部ＭＰＵと内部ＣＰＵ１１との間の接続を遮断する。つまり、直接に各モジュール１４，１５，１６を指定し、試験データを該モジュールに入力する。そして、該試験データに基づいてモジュールを動作させ、その処理結果を直接に外部ＭＰＵに出力させるようになっている。」
　
Ｃ．「【００２４】次に、上記のように構成した半導体集積回路装置の作用について説明する。いま、外部ＭＰＵを使用して半導体集積回路装置の各モジュール１４，１５，１６の試験を行う場合、外部ＭＰＵからモード入力外部端子２０にハイレベルの試験モード信号が入力される。ハイレベルの試験モード信号（テストモード）に基づいて前記ＭＰＵインターフェイス回路１７の入力用セレクタ３１は試験用入力バッファ３４から出力されるデータ（試験データ）を選択する状態となる。また、出力用セレクタ３５は試験用出力バッフア３８から出力されるデータ（試験結果のデータ）を選択する状態となる。また、モジュール選択用スイッチ入力バッファ４０はハイレベルの試験モード信号に基づいて導通状態となり、外部アドレス信号線１９と内部アドレス信号線１３とが導通状態となる。
【００２５】この状態から、例えば最初にモジュール１４の試験を行う場合、外部ＭＰＵはモジュール１４を指定するためのアドレス信号を外部アドレス端子及び外部アドレス信号線１９を介してＭＰＵインターフェイス回路１７に出力する。この時、外部アドレス信号線１９と内部アドレス信号線１３とはモジュール選択用スイッチ入力バッファ４０を介して導通状態にあるため、そのアドレス信号によってモジュール１４が選択される。
【００２６】同時に、外部ＭＰＵは該モジュール１４の試験のための予め定めた試験データをＭＰＵバス１８を介してＭＰＵインターフェイス回路１７に出力するとともに、リードライト信号（ライト信号）をＭＰＵインターフェイス回路１７に出力する。その結果、ＭＰＵインターフェイス回路１７の入力用セレクタ３１は試験用入力バッファ３４を介して入力される試験データをライト信号にて導通状態となっているスイッチ入力用バッファ３３を介して内部バス１２に転送する。内部バス１２に転送された試験データは前記アドレス信号にて選択されたモジュール１４に入力され、モジュール１４は同試験データに基づく動作を行う。この試験データに基づく結果（試験結果のデータ）は外部ＭＰＵからのリードライト信号（リード信号）によって外部ＭＰＵに出力される。つまり、リードライト信号（リード信号）によって試験用出力バッファ３８を介して出力用セレクタ３５に入力される試験結果のデータはリード信号にて導通状態となっているスイッチ出力用バッファ３７を介してＭＰＵバス１８に転送し、外部ＭＰＵに出力される。」
　
Ｄ．「【００３０】このように本実施例では、各モジュール１４〜１６の試験を行う場合、内部ＣＰＵ１１を動作させないで直接各モジュールの試験を行うことができる。しかも、従来の内部ＣＰＵにエミュレート機能を持たせた試験に較べ、直接各モジュール１４〜１６に８ビットの試験データを入力することができる。従って、従来のエミュレート機能を持った内部ＣＰＵがＭＰＵバスを介して外部ＭＰＵからテストのための命令コードを３回に分けて入力し、その命令を解読し試験対象のモジュールにアクセスし試験を行うのに較べて、非常に短時間に試験結果を得ることができる。
【００３１】また、各モジュールに直接アクセスする試験用の外部端子を各モジュールに対応して設けるようにした半導体集積回路装置に較べ、１つのモード入力外部端子２０及び試験モード制御線２１と、ＭＰＵインターフェイス回路１７に試験用入力及び出力バッファ３４，３８及びモジュール選択入力バッファ４０を加えるだけなので半導体集積回路装置の小型化を図れることができる。」
　
　また、原査定の拒絶の理由に引用された引用文献２には、以下の事項が図面と共に記載されている。
　
Ｅ．「産業上の利用分野
　本発明は、半導体集積回路に関し、さらに詳しくは、演算処理動作を行う処理回路（略称ＣＰＵ）と、その処理回路とともに動作する周辺回路とを、たとえば１つの半導体チップ上に形成して構成される半導体集積回路に関する。」（公報１頁左下欄１７行〜右下欄２行）
　
Ｆ．「実施例
　第１図は、本発明の一実施例のブロック図である。単一の半導体チップ１上には、大規模集積回路などの半導体集積回路１が構成される。この半導体集積回路１内には、処理回路２と周辺回路３，４とが形成されており、さらに本発明に従う制御回路５が形成される。処理回路２と周辺回路３，４とは、制御回路５と、内部アドレスバス６ａと内部データバス６ｂと内部制御信号バス６ｃとによってそれぞれ相互に接続されている。さらにまた制御回路５には、アドレスバス７ａとデータバス７ｂと制御信号バス７ｃとが接続され、これらのバス７ａ，７ｂ，７ｃが、１または複数の各接続端子８ａ、８ｂ、８ｃにそれぞれ接続される。さらにまた制御回路５には、テスト信号線７ｄが接続されており、このテスト信号線７ｄは、外部から複数種類のうちの１つの試験動作を指定するためのテスト信号が与えられる接続端子８ｄに接続される。
　第２図は、制御回路５の具体的な構成を示すブロック図である。制御回路５は、内部アドレスバス６ａとアドレスバス７ａとに接続されるアドレスバスコントロール回路９ａと、内部データバス６ｂとデータバス７ｂとに接続されるデータバスコントロール回路９ｂと、内部制御信号バス６ｃと制御信号バス７ｃとに接続される制御信号コントロール回路９ｃとを有し、これらの回路９ａ，９ｂ，９ｃにはテスト信号線７ｄを介して、外部から試験動作を選択的に行うべきことを表す試験制御信号が与えられる。
　半導体集積回路１に形成されている処理回路２の試験を行うにあたっては、接続端子８ｄには試験動作を行うべきことを表す信号を与えるとともに、処理回路２のためのアドレス信号、データ信号および制御信号を接続端子８ａ、８ｂ、８ｃからバス７ａ、７ｂ、７ｃをそれぞれ介して、アドレスバスコントロール回路９ａ、データバスコントロール回路９ｂおよび制御信号コント−ロール回路９ｃを経て、内部バス６ａ、６ｂ、６ｃをさらに経て、処理回路２に与える。このときテスト信号線７ｄからの信号によって、データバスコントロール回路９ｂと制御信号コントロール回路９ｃとは休止したままとする。処理回路２は接続端子８ａ、８ｂ、８ｃから与えられる信号に応答して試験動作を行い、これによって処理した信号を内部バス６ａ，６ｂ，６ｃ、回路９ａ、９ｂ、９ｃおよびバス７ａ、７ｂ、７ｃを介して、接続端子８ａ、８ｂ、８ｃに導出する。これによって半導体集積回路１の外部では、処理回路２が正常に動作するかどうかなどの試験を行って確認することができる。
　また周辺回路３，４も同様にして個別的に試験動作させて、試験を行うことができる。」（公報２頁左下欄５行〜３頁左上欄１７行）
　
５．対比
　本願の請求項１に係る発明（以下、「本願発明」という。）と引用文献１、２に記載された発明とを比較すると、引用文献１、２には少なくとも次の点が記載されていない。
　
［相違点］
　バスに接続され、診断対象である処理モジュールがバスマスタと成りうるものであり、各処理モジュールからバスの制御要求は調停手段によって１つの処理モジュールに割り当てるシステムを前提とし、診断モードの間に診断データを交換するように処理モジュールを制御する診断制御手段がバスマスタとなる点
     　
６．当審の判断
　引用文献１、２に記載された半導体集積回路内のシステムは、内部ＣＰＵ又は処理回路がバスを介して各モジュール又は周辺回路とデータのやり取りしながら処理を実行するものであるが、処理要求を発するものは内部ＣＰＵ又は処理回路だけであり、各モジュールや周辺回路はバス使用要求を発することはないから、バスの使用について調停を行う必要がない。このように、引用文献１、２に記載された半導体集積回路内のシステムはバス調停を行うシステムではないから、そもそもシステムの前提が異なるものではあるが、ＣＰＵや処理回路だけでなく、バスの接続される他のモジュールがバス使用要求を発するシステムも周知であるから、そのようなシステムにおいて引用文献１，２の技術を適用する場合について考察してみる。引用文献１，２のものでは、試験モードのときに外部からの試験を可能とするものはＭＰＵインターフェース回路又は制御回路５であり、いずれも内部バスと外部バスを接続する部分である。これに対し、本願発明において試験モードのときに外部からの試験を可能とするものは、診断制御手段でありこれがバスマスタとなり他のデータハンドリング装置（その１つは外部バスインターフェースであり、バススレーブである）を制御して診断データを交換するようにしている。従って、引用文献１，２のものがバス調停を行うシステムであったとしても、内部バスと外部バスを接続する部分に外部からの試験を可能とする機能を持たせたシステムが想到されるだけであり、バスマスタとなる診断制御手段、調停回路およびデータハンドリング装置が協働して診断データを交換して診断を実行する構成までを容易に想到し得ると言うことはできない。
　よって、他の相違点について検討するまでもなく本願発明が上記の引用文献１、２に記載された発明から容易に発明することができたものということはできない。
　さらに、請求項２−８に係る発明は、請求項１に係る発明を更に限定するものであり、また、請求項９に係る発明は、請求項１に係る発明を「方法発明」として記載したものであるから、上記と同様の理由により引用文献１、２から容易に発明をすることができたものとすることはできない。
　
７．むすび
　以上のとおりであるから、本願発明は、特許法第２９条第２項の規定により特許を受けることができないとした原査定の判断は妥当でない。
  また、他に本願を拒絶すべき理由を発見しない。
  よって、結論のとおり審決する。