【事件の表示】
　特願２００３−１４３８３６「液晶表示装置用アレイ基板及びその製造方法、並びに薄膜トランジスタ」拒絶査定不服審判事件〔平成１５年１２月　５日出願公開、特開２００３−３４７５５８〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１５年５月２１日（パリ条約による優先権主張２００２年５月２３日、大韓民国）の出願であって、平成１８年９月１１日付けで拒絶査定がなされ、それに対して、同年１２月１８日に拒絶査定に対する審判請求がなされるとともに、同日付けで手続補正がなされ、その後当審において平成２１年３月３日付けで審尋がなされ、同年５月１２日付けで回答書が提出されたものである。
　
２．平成１８年１２月１８日付けの手続補正について
【補正の却下の決定の結論】
　平成１８年１２月１８日付けの手続補正を却下する。
　
【理由】
（１）補正の内容
　平成１８年１２月１８日付け手続補正（以下、「本件補正」という。）は、特許請求の範囲および発明の詳細な説明を補正するものであり、特許請求の範囲についての補正は、以下のとおりである。
　
（補正事項ａ）補正前の請求項１を、補正後の請求項１の
「　【請求項１】　基板と；
　上記基板上に相互交差して画素領域を定義するゲート配線とデータ配線と；
　上記二つの配線に連結して、ゲート電極、アクティブ層、オーミックコンタクト層、ソース及びドレーン電極で構成される薄膜トランジスタと、
　上記薄膜トランジスタと接触しながら上記画素領域上に構成された画素電極とを含む液晶表示装置用アレイ基板において、
　上記ゲート電極は、当該ゲート電極を覆う上記アクティブ層上部に形成される上記ドレーン電極と重なる重畳部を有し、
　上記重畳部にのみＶ字形状の凹部を含む
　ことを特徴とする液晶表示装置用アレイ基板。」
と補正したこと。
　
（補正事項ｂ）補正前の請求項５を削除したこと。
　
（補正事項ｃ）補正前の請求項７を、補正後の請求項６の
「　【請求項６】　第１辺と上記第１辺と向い合う第２辺を有し、上記第１辺にのみＶ字形状の凹部を有するゲート電極とゲート配線を基板上に形成する段階と；
　上記ゲート電極とゲート配線を覆うゲート絶縁膜を形成する段階と；
　上記ゲート絶縁膜上にアクティブ層を形成する段階と；
　上記アクティブ層上部にオーミックコンタクト層を形成する段階と；
　上記ゲート配線と垂直に交差して画素領域を定義するデータ配線と、上記ゲート電極の上記アクティブ層に覆われた第２辺と重なるソース電極と、上記ゲート電極の上記アクティブ層に覆われた上記Ｖ字形状の凹部を有する第１辺と重なるドレーン電極を上記オーミックコンタクト層上部に形成する段階と；
　上記データ配線とソース及びドレーン電極が構成された基板の全面に、上記ドレーン電極の一部を露出するドレーンコンタクトホールを有する保護膜を形成する段階と；
　上記ドレーンコンタクトホールを通して上記ドレーン電極と接触して上記画素領域上に配置する画素電極を形成する段階とを含むことを特徴とする液晶表示装置用アレイ基板の製造方法。」
と補正したこと。
　
（補正事項ｄ）補正前の請求項１１を削除したこと。
　
（補正事項ｅ）補正前の請求項１３を、補正後の請求項１１の
「　【請求項１１】　基板と；
　上記基板上部に形成されて第１辺と上記第１辺と向い合う第２辺を有し、上記第１辺にのみＶ字形状の凹部を有するゲート電極と；
　上記ゲート電極上部のアクティブ層と；
　上記アクティブ層上部に形成されて、上記ゲート電極の上記アクティブ層に覆われた上記Ｖ字形状の凹部を有する上記第１辺で重なるドレーン電極及び上記ゲート電極の上記アクティブ層に覆われた上記第２辺で重なるソース電極とを含むことを特徴とする薄膜トランジスタ。」
と補正したこと。
　
（補正事項ｆ）補正前の請求項１４を削除したこと。
　
（補正事項ｇ）補正前の請求項１５を、補正後の請求項１２の
「　【請求項１２】　上記第１辺はゲート配線から突出されてデータ配線の方向に第１長さを有して、上記凹部は上記データ配線の方向に第２長さを有し、上記第２長さは上記第１長さより小さく４μｍより大きいことを特徴とする請求項１１に記載の薄膜トランジスタ。」
と補正したこと。
　
（２）補正事項の整理
　本件補正における補正事項を整理すると、以下のとおりである。
　
（補正事項ａ）
（補正事項ａ−１）
　補正前の請求項１における「上記ゲート電極は、上記ドレーン電極と重なる重畳部を有し、」を、補正後の請求項１における「上記ゲート電極は、当該ゲート電極を覆う上記アクティブ層上部に形成される上記ドレーン電極と重なる重畳部を有し、」と補正すること。
　
（補正事項ａ−２）
　補正前の請求項１における「上記重畳部にのみ凹部を含む」を、補正後の請求項１における「上記重畳部にのみＶ字形状の凹部を含む」と補正すること。
　
（補正事項ｃ）
（補正事項ｃ−１）
　補正前の請求項７における「上記第１辺にのみ凹部を有するゲート電極とゲート配線を基板上に形成する段階と；」を、補正後の請求項６における「上記第１辺にのみＶ字形状の凹部を有するゲート電極とゲート配線を基板上に形成する段階と；」と補正すること。
　
（補正事項ｃ−２）
補正前の請求項７における「上記ゲート配線と垂直で交差して画素領域を定義するデータ配線と、上記ゲート電極の第２辺と重なるソース電極と、上記ゲート電極の第１辺と重なるドレーン電極を上記オーミックコンタクト層上部に形成する段階と；」を、補正後の請求項６における「上記ゲート配線と垂直に交差して画素領域を定義するデータ配線と、上記ゲート電極の上記アクティブ層に覆われた第２辺と重なるソース電極と、上記ゲート電極の上記アクティブ層に覆われた上記Ｖ字形状の凹部を有する第１辺と重なるドレーン電極を上記オーミックコンタクト層上部に形成する段階と；」と補正すること。
　
（補正事項ｅ）
（補正事項ｅ−１）
　補正前の請求項１３における「上記基板上部に形成されて第１辺と上記第１辺と向い合う第２辺を有し、上記第１辺にのみ凹部を有するゲート電極と；」を、補正後の請求項１１における「上記基板上部に形成されて第１辺と上記第１辺と向い合う第２辺を有し、上記第１辺にのみＶ字形状の凹部を有するゲート電極と；」と補正すること。
　
（補正事項ｅ−２）
補正前の請求項１３における「上記アクティブ層上部に形成されて、上記ゲート電極と上記第１辺で重なるドレーン電極と上記ゲート電極と上記第２辺で重なるソース電極と」を、補正後の請求項１１における「上記アクティブ層上部に形成されて、上記ゲート電極の上記アクティブ層に覆われた上記Ｖ字形状の凹部を有する上記第１辺で重なるドレーン電極及び上記ゲート電極の上記アクティブ層に覆われた上記第２辺で重なるソース電極と」と補正すること
　
（補正事項ｇ）
（補正事項ｇ−１）
　補正前の請求項１５における「上記第１辺は第１長さを有して、」を、補正後の請求項１２における「上記第１辺はゲート配線から突出されてデータ配線の方向に第１長さを有して、」と補正すること。
　
（補正事項ｇ−２）
補正前の請求項１５における「上記第１凹部は第２長さを有し、」を、補正後の請求項１２における「上記凹部は上記データ配線の方向に第２長さを有し、」と補正すること。
　
  （補正事項ｇ−３）
補正前の請求項１５における「上記第２長さは上記第１長さより小さく４μｍこと」を、補正後の請求項１２における「上記第２長さは上記第１長さより小さく４μｍより大きいこと」と補正すること。
　
（３）補正の目的の適否および新規事項の追加の有無についての検討
（３−１）補正事項ａについて
（３−１−１）補正事項ａ−１について
　補正事項ａ−１についての補正は、補正前の請求項１の「上記ドレーン電極と重なる重畳部」を、補正後の請求項１の「当該ゲート電極を覆う上記アクティブ層上部に形成される上記ドレーン電極と重なる重畳部を有し、」と限定的に減縮する補正である。
　そして、「当該ゲート電極を覆う上記アクティブ層上部に形成される」は、本願の願書に最初に添付した明細書の【発明の詳細な説明】の【００２４】段落、【００２５】段落及び図５、図６のゲート電極１０４、アクティブ層１０８、ドレーン電極１１６、第１及び第２重畳部１１６ａ、１１４ａの記載に基づく補正である。
　したがって、補正事項ａ−１についての補正は、平成１４年法律第２４号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項（以下、「特許法第１７条の２第３項」という。）に規定された新規事項の追加禁止の要件を満たしており、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項（以下、「特許法第１７条の２第４項」という。）第２号に掲げられた特許請求の範囲の減縮を目的とするものである。
　
（３−１−２）補正事項ａ−２について
　補正事項ａ−２についての補正は、補正前の請求項１の「凹部」を、補正後の請求項１における「Ｖ字形状の凹部」と限定的に減縮する補正である。
　そして、「Ｖ字形状の」は、本願の願書に最初に添付した明細書の【発明の詳細な説明】の【００２６】段落及び図５のＶ字形状の第１凹部１０５ａの記載に基づく補正である。
　したがって、補正事項ａ−２についての補正は、特許法第１７条の２第３項に規定された新規事項の追加禁止の要件を満たしており、特許法第１７条の２第４項第２号に掲げられた特許請求の範囲の減縮を目的とするものである。
　
（３−２）補正事項ｃについて
（３−２−１）補正事項ｃ−１について
　補正事項ｃ−１についての補正は、補正前の請求項７の「凹部」を、補正後の請求項６における「Ｖ字形状の凹部」と限定的に減縮する補正である。
　そして、「Ｖ字形状の」は、本願の願書に最初に添付した明細書の【発明の詳細な説明】の【００２６】段落、【００３０】段落及び図５のＶ字形状の第１凹部１０５ａの記載に基づく補正である。
　したがって、補正事項ｃ−１についての補正は、特許法第１７条の２第３項に規定された新規事項の追加禁止の要件を満たしており、特許法第１７条の２第４項第２号に掲げられた特許請求の範囲の減縮を目的とするものである。
　
（３−２−２）補正事項ｃ−２について
（３−２−２−１）
　補正前の請求項７の「垂直で交差して」を、補正後の請求項６の「垂直に交差して」と補正するものであり、誤記の訂正を目的とするものである。
　
（３−２−２−２）
　補正前の請求項７の「上記ゲート電極の第２辺」を、補正後の請求項６の「上記ゲート電極の上記アクティブ層に覆われた第２辺」と限定的に減縮する補正である。
　そして、「上記アクティブ層に覆われた」は、本願の願書に最初に添付した明細書の【発明の詳細な説明】の【００２４】段落、【００２５】段落、【００３５】段落及び図５、図６のゲート電極１０４、アクティブ層１０８、ソース電極１１４、第２重畳部１１４ａの記載に基づく補正である。
　
（３−２−２−３）
　補正前の請求項７の「上記ゲート電極の第１辺」を、補正後の請求項６の「上記ゲート電極の上記アクティブ層に覆われた上記Ｖ字形状の凹部を有する第１辺」と限定的に減縮する補正である。
　そして、「上記アクティブ層に覆われた上記Ｖ字形状の凹部を有する」は、本願の願書に最初に添付した明細書の【発明の詳細な説明】の【００２６】段落、【００３０】段落及び図５のＶ字形状の第１凹部１０５ａの記載に基づく補正である。
　
（３−２−２−４）
　したがって、補正事項ｃ−２についての補正は、特許法第１７条の２第３項に規定された新規事項の追加禁止の要件を満たしており、特許法第１７条の２第４項第２号に掲げられた特許請求の範囲の減縮及び特許法第１７条の２第４項第３号に掲げられた誤記の訂正を目的とするものである。
　
（３−３）補正事項ｅについて
（３−３−１）補正事項ｅ−１について
　補正事項ｅ−１についての補正は、補正前の請求項１３の「凹部」を、補正後の請求項１１における「Ｖ字形状の凹部」と限定的に減縮する補正である。
　そして、「Ｖ字形状の」は、本願の願書に最初に添付した明細書の【発明の詳細な説明】の【００２６】段落及び図５のＶ字形状の第１凹部１０５ａの記載に基づく補正である。
　したがって、補正事項ｅ−１についての補正は、特許法第１７条の２第３項に規定された新規事項の追加禁止の要件を満たしており、特許法第１７条の２第４項第２号に掲げられた特許請求の範囲の減縮を目的とするものである。
　
（３−３−２）補正事項ｅ−２について
　補正事項ｅ−２についての補正は、補正前の請求項１３の「上記ゲート電極と上記第１辺で重なるドレーン電極」及び「上記ゲート電極と上記第２辺で重なるソース電極」を、補正後の請求項１１の「上記ゲート電極の上記アクティブ層に覆われた上記Ｖ字形状の凹部を有する上記第１辺で重なるドレーン電極」及び「上記ゲート電極の上記アクティブ層に覆われた上記第２辺で重なるソース電極」とそれぞれ限定的に減縮する補正である。
　そして、「上記アクティブ層に覆われた上記Ｖ字形状の凹部を有する上記第１辺」、「上記アクティブ層に覆われた上記第２辺」は、本願の願書に最初に添付した明細書の【発明の詳細な説明】の【００２４】段落、【００２５】段落、【００２６】段落及び図５、図６のゲート電極１０４、アクティブ層１０８、ソース電極１１４、ドレーン電極１１６、第１及び第２重畳部１１６ａ、１１４ａ、Ｖ字形状の第１凹部１０５ａの記載に基づく補正である。
　したがって、補正事項ｅ−２についての補正は、特許法第１７条の２第３項に規定された新規事項の追加禁止の要件を満たしており、特許法第１７条の２第４項第２号に掲げられた特許請求の範囲の減縮を目的とするものである。
　
（３−４）補正事項ｇについて
（３−４−１）補正事項ｇ−１について
　補正事項ｇ−１についての補正は、補正前の請求項１５の「第１長さを有して」を、補正後の請求項１２の「ゲート配線から突出されてデータ配線の方向に第１長さを有して」と限定的に減縮する補正である。
　そして、「ゲート配線から突出されてデータ配線の方向に」は、本願の願書に最初に添付した明細書の【発明の詳細な説明】の【００２５】段落及び図５の第１長さｄ1の記載に基づく補正である。
　したがって、補正事項ｇ−１についての補正は、特許法第１７条の２第３項に規定された新規事項の追加禁止の要件を満たしており、特許法第１７条の２第４項第２号に掲げられた特許請求の範囲の減縮を目的とするものである。
　
（３−４−２）補正事項ｇ−２について
（補正事項ｇ−２）
　補正事項ｇ−２についての補正は、補正前の請求項１５の「第２長さを有し」を、補正後の請求項１２の「上記データ配線の方向に第２長さを有し」と限定的に減縮する補正である。
　そして、「上記データ配線の方向に」は、本願の願書に最初に添付した明細書の【発明の詳細な説明】の【００２５】段落及び図５の第２長さｄ2の記載に基づく補正である。
　したがって、補正事項ｇ−２についての補正は、特許法第１７条の２第３項に規定された新規事項の追加禁止の要件を満たしており、特許法第１７条の２第４項第２号に掲げられた特許請求の範囲の減縮を目的とするものである。
　
（３−４−３）補正事項ｇ−３について
　補正事項ｇ−３についての補正は、補正前の請求項１５の「４μｍこと」を、補正後の請求項１２の「４μｍより大きいこと」と補正するものであり、誤記の訂正を目的とするものである。
  そして、「４μｍより大きいこと」は、本願の願書に最初に添付した明細書の【発明の詳細な説明】の【００２６】段落の「第２長さは、４μｍより大きくて第１長さｄ1より小さな値を有する」の記載に基づく補正である。
　したがって、補正事項ｇ−３についての補正は、特許法第１７条の２第３項に規定された新規事項の追加禁止の要件を満たしており、特許法第１７条の２第４項第３号に掲げられた誤記の訂正を目的とするものである。
　
　したがって、補正事項ａ、補正事項ｃ、補正事項ｅ及び補正事項ｇについての補正を含む本件補正は特許法第１７条の２第３項及び特許法第１７条の２第４項に規定する要件を満たす。
　
（４）独立特許要件について
（４−１）検討の前提
　上記（３）において検討したとおり、本件補正は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものを含むものであるから、本件補正が、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項（以下、「特許法第１７条の２第５項」という。）において準用する同法第１２６条第５項の規定に適合するか否かについて検討する。
　
（４−２）補正後の請求項１に係る発明
　本件補正による補正後の請求項１に係る発明（以下、「補正後の発明」という。）は、平成１８年１２月１８日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載された事項により特定される上記２．（１）（補正事項ａ）の補正後の請求項１として記載したとおりのものである。
　
（４−３）引用刊行物に記載された発明
（４−３−１）刊行物１：特開平７−９４７５３号公報
（４−３−１−１）原査定の拒絶の理由に引用された、本願の出願前である平成７年４月７日に頒布された刊行物である特開平７−９４７５３号公報（以下「引用刊行物１」という。）には、図１ないし図４とともに、以下の事項が記載されている。
　
「【００１０】本発明は、さらに光リーク電流Ｉoffが低減されると共に、ＴＦＴのゲート・ソース間に生じる寄生容量Ｃgsあるいはゲート・ドレイン間に生じる寄生容量Ｃgdが低減されたＴＦＴを提供することを目的としている。
【００１１】本発明は、さらにＴＦＴの寄生容量Ｃgsに起因してＴＦＴがＯＮ状態からＯＦＦ状態に切り替わる瞬間に画素電極電位の電位低下ΔＶｐを低減させると共に、光リーク電流Ｉoffをも低減させることにより、フリッカ等の表示不良を招くことのない表示装置を提供することを目的としている。」、
「【００２７】
図１から図３に示す液晶表示装置３０１は、複数の画素電極１８１のマトリクスアレイおよびこれら画素電極に接続された複数のＴＦＴ１７１がガラス基板１００上に設けられたアレイ基板１０１と、ＩＴＯ（Indium Tin Oxide）からなる対向電極２１１がガラス基板２００上に設けられた対向基板２０１と、ネマチック液晶組成物から成る液晶層３３１とを備える。
【００２８】
アレイ基板１０１は、図１に示すように画素電極１８１の行および列に沿ってガラス基板１００上にそれぞれ形成されるｎ本の走査線１１１（Ｙj：j=1,2,…,n）およびｍ本の信号線１２１（Ｘi：i=1,2,…m）を備える。ＴＦＴ１７１は走査線１１１および信号線１２１の各交点近傍に配置される。ゲート電極１３１は走査線１１１と一体に形成され、ドレイン電極１４１は信号線１２１と一体に形成され、ソース電極１５１は画素電極１８１にコンタクトして形成される。
「【００３４】すなわち、このＴＦＴ１７１は、図４（ｂ）に示すような形状に形成されるゲート電極１３１を有する。ゲート電極１３１はＭｏ−Ｔａ合金からなり、１４ミクロンのゲート幅Ｌg1のゲート領域Ｇｓを含む。尚、Ｍｏ−Ｗ合金、Ｍｏ−Ｔａ合金や、Ｍｏ−Ｗ合金とアルミニウム（Ａｌ）との積層膜等がＭｏ−Ｔａ合金の他にゲート電極１３１の材料として用いることができる。
図２に示すように、ＴＦＴ１７１はさらに積層ゲート絶縁膜１３３、半導体膜１３５、ドレイン電極１４１およびソース電極１５１を有する。
ドレイン電極１４１およびソース電極１５１はそれぞれ低抵抗半導体薄膜１３７を介して半導体膜１３５上に形成され、この半導体膜１３５に電気的に接続される。各低抵抗半導体薄膜１３７は５００オングストロームの厚さで形成されたｎ+ 型のアモルファスシリコン（ｎ+ ａ−Ｓｉ：Ｈ）膜で構成され、ドレイン電極１４１およびソース電極１５１と半導体膜１３５との間に良好なオーミックコンタクトを得るために用いられる。
「【００３７】この設定は、ゲート電極１３１が図４（ａ）および図４（ｂ）に示すようにチャネル長Ｌｃよりも大きいゲート幅Ｌg1のゲート領域Ｇｓと、ゲート領域Ｇｓからゲート幅Ｌg1方向に６ミクロンの延長長α１だけ延長されドレイン電極１４１と重複するドレイン側延長領域ＧＤｓと、ゲート領域Ｇｓからゲート幅Ｌg1方向に６ミクロンの延長長α２だけ延長されソース電極１５１と重複するソース側延長領域ＧＳｓとを有し、ソース側延長領域ＧＳｓおよびドレイン側延長領域ＧＤｓがそれぞれソース電極１５１およびドレイン電極１４１との重複部分において、その重複部分よりも小さいゲート電極切り欠き部ＧＤｌおよびＧＳｌを有することによって得られる。
【００３８】これにより、チャネル長Ｌｃを変化させずに、ゲート電極１３１の実効的なゲート幅Ｌg2のみがドレイン側延長領域ＧＤｓおよびソース側延長領域ＧＳｓの延長長α１およびα２だけ延長されたことになる。
【００３９】この実施例では、図３に示すようにドレイン側延長領域ＧＤｓおよびソース側延長領域ＧＳｓが遮光層２１１表面で反射され半導体膜１３５に向かう不所望な斜め光を阻止する。これにより、この実施例のＴＦＴ１７１はドレイン側延長領域ＧＤｓおよびソース側延長領域ＧＳｓを持たない従来のＴＦＴに比べて不所望な斜め光を８０％多く遮断することができた。」、
「【００４３】さらに特徴的なことは、
ゲート電極１３１のソース側延長領域ＧＳｓおよびドレイン側延長領域ＧＤｓがそれぞれソース電極１５１およびドレイン電極１４１との重複部分において、その重複部分よりも小さいゲート電極切り欠き部ＧＤｌおよびＧＳｌを有していることである。
「【００４６】この図から分かるように、ＴＦＴ１７１がＮチャネルの場合、ゲートパルス（ＶＹｊ）の立ち下がりに伴い、画素電極電位Ｖ（Ｘｉ，Ｙｊ）は負側にそれぞれΔＶｐだけ電位低下している。そして、この電位低下ΔＶｐは次式で示されるように、走査線１１１（Ｙｊ）およびゲート電極１３１と画素電極１８１およびソース電極１４１との間のゲート・ソース間寄生容量Ｃgsによるところが大きい。
【００４７】
  ΔＶｐ＝ΔＶＸｉ×Ｃｇｓ／（Ｃlc＋Ｃｓ＋Ｃgs）
　しかしながら、この実施例によれば、ゲート電極１３１とソース電極１５１との間のゲート・ソース間寄生容量Ｃgsが従来に比べて実質的に変化しないため、電位低下ΔＶｐに伴うフリッカが発生することがない。」
　
（４−３−１−２）上記記載からみて、引用刊行物１には、以下の発明（以下、「刊行物発明」という。）が記載されているものと認められる。
「ガラス基板１００と、
画素電極１８１の行および列に沿ってガラス基板１００上にそれぞれ形成されるｎ本の走査線１１１およびｍ本の信号線１２１と、
　ゲート電極１３１、半導体膜１３５、オーミックコンタクトを得るための低抵抗半導体薄膜１３７、ドレイン電極１４１およびソース電極１５１を有するＴＦＴ１７１と、
　前記画素電極１８１に接続された複数のＴＦＴ１７１がガラス基板１００上に設けられたアレイ基板１０１において、
　上記ゲート電極１３１は、ソース電極１５１、ドレイン電極１４１との重複部分を有し、
　上記重複部分にゲート電極切り欠き部ＧＤ１及びＧＳ１を含む
ことを特徴とするアレイ基板１０１。」
  
（４−３−２）刊行物２：特開平５−２７５６９８号公報
（４−３−２−１）原査定の拒絶の理由に引用された、本願の出願前である平成５年１０月２２日に頒布された刊行物である特開平５−２７５６９８号公報（以下「引用刊行物２」という。）には、図１ないし図４とともに、以下の事項が記載されている。
　
「【０００２】
【従来の技術】薄膜トランジスタは絶縁基板上に成膜された半導体薄膜に形成される絶縁ゲート電界効果型のトランジスタであり、基本的な構成としてチャネル領域の上に絶縁膜を介して配置されたゲート電極とチャネル領域の両端に接続されるソース／ドレインとを有する。半導体薄膜材料としては多結晶シリコンや非晶質シリコンが用いられる。チャネル領域に対するゲート電極の相対的な位置によってトップゲート型とボトムゲート型がある。又、チャネル領域とソース／ドレインの配置関係によってプレーナ型とスタガ型がある。いずれの構造であっても平面的に見た場合、ゲート電極はチャネル領域の幅方向に延設されている。又理想的には、チャネル領域に連なるソース／ドレインの端部はゲート電極の端部と平面的に見て整合する事が好ましい。しかしながら、積層構造を有する薄膜トランジスタでは、ゲート電極とソース／ドレインとの間のアライメント誤差を吸収する為に、互いにオーバラップしている。オーバラップ部分には絶縁膜が介在している為、ゲート電極とソース／ドレインとの間に寄生容量が生じる。この寄生容量により薄膜トランジスタの高速動作が阻害される。この様な薄膜トランジスタをアクティブマトリクス型液晶表示装置の画素駆動用スイッチング素子に用いると画像品質に悪影響を与える。オーバラップを除去する為には、ゲート電極をマスクとしてセルフアライメントによりイオンインプランテーションを行ないソース／ドレイン領域を形成する方式がある。しかしながら、このセルフアライメント方式は薄膜トランジスタの構造によっては適用できない為必ずしも実際的なオーバラップ除去対策とはなり得ない。」、
「【０００８】
【実施例】以下図面を参照して本発明の好適な実施例を詳細に説明する。図１に本発明にかかる薄膜トランジスタの第１実施例を示す。図１の上部はチャネル長手方向に沿って切断した断面形状を示し、下部は平面形状を示す。本実施例はボトムゲート逆スタガ型のものである。絶縁基板１の上に所定の形状にパタニングされたゲート電極２が形成されている。ゲート電極２の上には絶縁膜３を介して所定の形状にパタニングされた半導体活性層４が設けられている。この活性層４は例えば多結晶シリコン薄膜あるいは非晶質シリコン薄膜からなる。活性層４の露出部分はストッパ５により被覆されておりこの下にチャネル領域が形成される。チャネル領域の一端部には介在層６を介してソース電極７が接続されている。同様に、チャネル領域の他端部には介在層６を介してドレイン電極８が接続されている。介在層６は電極と活性層とのオーミックコンタクトをとる為のものであり、例えば不純物が高濃度にドープされた多結晶シリコン薄膜からなる。
【０００９】平面的に見た場合、ゲート電極２はチャネル領域の幅方向に沿って凹凸端面形状を有する。本実施例では凹凸端面は矩形形状を有する。ソース電極７の端部あるいはエッジはゲート電極２の一方側に位置する凹凸状帯に整合している。又、ドレイン電極８の端部あるいはエッジはゲート電極２の他方側に位置する凹凸状帯に整合している。換言すると、各エッジ部は凸部でゲート電極２とオーバラップし凹部でゲート電極から離間している。
【００１０】図２を参照して本発明の機能を詳細に説明する。図２はゲート電極２とドレイン電極８の整合部分を拡大して示したものである。ドレイン電極８のエッジ９はゲート電極２の凸部１０を横切っており部分的にオーバラップしている。しかしながら隣接する凸部１０の間に位置する凹部１１ではエッジ９はゲート電極２から離間しておりオフセット構造となっている。従って、この部分ではゲート電極２とドレイン電極８との間の寄生容量は極めて少い。加えて、凹部１１ではドレイン端での電界強度が弱められるのでリーク電流を抑制できる。」、
「【００１３】図３に本発明にかかる薄膜トランジスタの第２実施例を示す。本実施例はトップゲート正スタガ型構造を有する。なお理解を容易にする為に、図１に示した第１実施例に対応する構成要素には対応する参照番号を付してある。絶縁基板１の上には互いに離間してソース電極７及びドレイン電極８が形成されている。これら電極の表面は介在層６により被覆されている。さらに半導体活性層４が成膜されている。この活性層４は例えば多結晶シリコン薄膜あるいは非晶質シリコン薄膜からなる。活性層４の上にはゲート絶縁膜３を介して所定の形状にパタニングされたゲート電極２が設けられている。ゲート電極２はチャネル領域の幅方向に沿って所定の凹凸端面形状を有する。
【００１４】図４は図３に示した第２実施例の平面形状を示したものである。この例ではゲート電極２は三角形状の凹凸部を有している。この凹凸部と整合する様にソース電極７及びドレイン電極８が形成されている。図１と図４を比較すれば明らかな様に、矩形の凹凸形状に比べて三角形の凹凸形状を用いた場合にはソース電極７及びドレイン電極８とゲート電極２のオーバラップ面積が少なくなっている。従ってより効果的にゲートとソース／ドレイン間の寄生容量を減らす事ができる。」
　
（４−４）対比
（４−４−１）刊行物発明における「ガラス基板１００」、「ゲート電極１３１」は、各々補正後の発明における「基板」、「ゲート電極」に相当する。
　
（４−４−２）刊行物発明における「半導体膜１３５」、「オーミックコンタクトを得るための低抵抗半導体膜１３７」、「ＴＦＴ１７１」、「アレイ基板１０１」は、各々補正後の発明における「アクティブ層」、「オーミックコンタクト層」、「薄膜トランジスタ」、「液晶表示装置用アレイ基板」であることは明らかである。
　
（４−４−３）引用刊行物１の「【００２８】・・・画素電極１８１の行および列に沿ってガラス基板１００上にそれぞれ形成されるｎ本の走査線１１１（Ｙj：j=1,2,…,n）およびｍ本の信号線１２１（Ｘi：i=1,2,…m）を備える。ＴＦＴ１７１は走査線１１１および信号線１２１の各交点近傍に配置される。ゲート電極１３１は走査線１１１と一体に形成され、ドレイン電極１４１は信号線１２１と一体に形成され、ソース電極１５１は画素電極１８１にコンタクトして形成される。」という記載からみて、刊行物発明における「走査線１１１」、「信号線１２１」は、各々補正後の発明における「ゲート配線」、「データ線」であることは明らかである。そして、画素電極１８１が形成される領域を「画素領域」と称すれば、「走査線１１１」と「信号線１２１」は、相互交差して、「画素領域」を定義しているものと認められる。
　また、図１を参照すれば、刊行物発明における「走査線１１１」、「信号線１２１」、「画素電極１８１」が、「ＴＦＴ１７１」に連結あるいは接触していることは明らかである。
　また、一般にＭＯＳ型の薄膜トランジスタを構成する２つの主電極のうちのどちらをソース電極又はドレイン電極（ドレーン電極）と呼ぶかは，当事者が適宜選択し得る事項であるところ、補正後の発明は、発明の詳細な説明及び図面の記載からみて、２つの主電極のうち、データ配線に接続されているものを「ソース電極」と呼び、画素電極に接続されているものを「ドレーン電極」と呼んでいることが明らかである。一方、刊行物発明については、「ＴＦＴ１７１」を構成する２つの電極のうち、「信号線１２１」に接続されているものを「ドレイン電極１４１」と呼び、「画素電極１８１」に接続されているものを「ソース電極１５１」と呼んでいることが明らかである。したがって、刊行物発明の「ソース電極１５１」、「ドレイン電極１４１」は、各々補正後の発明の「ドレーン電極」、「ソース電極」に相当する。
　
（４−４−４）引用刊行物１の「【００３４】・・・このＴＦＴ１７１は、図４（ｂ）に示すような形状に形成されるゲート電極１３１を有する。・・・図２に示すように、ＴＦＴ１７１はさらに積層ゲート絶縁膜１３３、半導体膜１３５、ドレイン電極１４１およびソース電極１５１を有する。・・・」という記載及び図２からみて、刊行物発明における「ドレイン電極１４１」、「ソース電極１５１」は、「ゲート電極１３１」を覆う「半導体膜１３５」上部に形成されているものと認められる。
　したがって、刊行物発明における「ソース電極１５１との重複部分」は、補正後の発明における「当該ゲート電極を覆う上記アクティブ層上部に形成される上記ドレーン電極と重なる重畳部」であると認められる。
　また、刊行物発明における「ゲート電極切り欠き部ＧＤ１」は、補正後の発明における「凹部」であると認められる。
　
（４−４−５）以上を勘案すると、補正後の発明と刊行物発明とは、
「基板と；
　上記基板上に相互交差して画素領域を定義するゲート配線とデータ配線と；
　上記二つの配線に連結して、ゲート電極、アクティブ層、オーミックコンタクト層、ソース及びドレーン電極で構成される薄膜トランジスタと、
　上記薄膜トランジスタと接触しながら上記画素領域上に構成された画素電極とを含む液晶表示装置用アレイ基板において、
　上記ゲート電極は、当該ゲート電極を覆う上記アクティブ層上部に形成される上記ドレーン電極と重なる重畳部を有し、
　上記重畳部に凹部を含む
　ことを特徴とする液晶表示装置用アレイ基板。」
である点で一致し、以下の２点で相違する。
　
（相違点１）
　補正後の発明では、「上記ゲート電極は、・・・上記ドレーン電極と重なる重畳部を有し、上記重畳部にのみ・・・凹部を含む」のに対して、刊行物発明では、「上記ゲート電極１３１」は、補正後の発明の「ドレーン電極」に相当する「ソース電極１５１」との重畳部に「ゲート電極切り欠き部」「ＧＳ１」を含むのみならず、補正後の発明の「ソース電極」に相当する「ドレイン電極１４１」との重畳部にも「ゲート電極切り欠き部ＧＤ１」を含む点。
　
（相違点２）
　補正後の発明では、「Ｖ字形状の凹部を含む」のに対して、刊行物発明では、「ゲート電極切り欠き部」「ＧＳ１」の形状が特定されていない点。
　
（４−５）判断
（４−５−１）相違点１について
（４−５−１−１）引用刊行物１の「【００３７】この設定は、ゲート電極１３１が図４（ａ）および図４（ｂ）に示すように・・・ゲート領域Ｇｓからゲート幅Ｌg1方向に６ミクロンの延長長α１だけ延長されドレイン電極１４１と重複するドレイン側延長領域ＧＤｓと、ゲート領域Ｇｓからゲート幅Ｌg1方向に６ミクロンの延長長α２だけ延長されソース電極１５１と重複するソース側延長領域ＧＳｓとを有し、ソース側延長領域ＧＳｓおよびドレイン側延長領域ＧＤｓがそれぞれソース電極１５１およびドレイン電極１４１との重複部分において、その重複部分よりも小さいゲート電極切り欠き部ＧＤｌおよびＧＳｌを有することによって得られる。・・・【００３９】この実施例では、図３に示すようにドレイン側延長領域ＧＤｓおよびソース側延長領域ＧＳｓが遮光層２１１表面で反射され半導体膜１３５に向かう不所望な斜め光を阻止する。これにより、この実施例のＴＦＴ１７１はドレイン側延長領域ＧＤｓおよびソース側延長領域ＧＳｓを持たない従来のＴＦＴに比べて不所望な斜め光を８０％多く遮断することができた。」、「【００４３】さらに特徴的なことは、ゲート電極１３１のソース側延長領域ＧＳｓおよびドレイン側延長領域ＧＤｓがそれぞれソース電極１５１およびドレイン電極１４１との重複部分において、その重複部分よりも小さいゲート電極切り欠き部ＧＤｌおよびＧＳｌを有していることである。これにより、各延長領域ＧＤｓおよびＧＳｓを含めた実効的なゲート幅Ｌg2が増大しても、ＴＦＴ１７１に必然的に形成されるゲート・ソース間寄生容量Ｃgsの増大が防止され、画素電極１８１の電位変動を小さく抑えることができる。」という記載からみて、ゲート電極切り欠き部ＧＤ１において、ドレイン側延長領域ＧＤｓと同様に、ゲート領域Ｇｓからゲート幅Ｌg1方向にドレイン電極１４１と重複するようにゲート電極１３１を延長した場合には、ゲート・ドレイン間寄生容量Ｃgdは増大するものの、遮光層２１１表面で反射され半導体膜１３５に向かう不所望な斜め光を阻止する割合もさらに高くなるものと認められる。
　
（４−５−１−２）そして、引用刊行物１の「【００４６】・・・ＴＦＴ１７１がＮチャネルの場合、ゲートパルス（ＶＹｊ）の立ち下がりに伴い、画素電極電位Ｖ（Ｘｉ，Ｙｊ）は負側にそれぞれΔＶｐだけ電位低下している。そして、この電位低下ΔＶｐは次式で示されるように、走査線１１１（Ｙｊ）およびゲート電極１３１と画素電極１８１およびソース電極１４１（「１５１」の誤記と認められる。）との間のゲート・ソース間寄生容量Ｃgsによるところが大きい。」という記載からすれば、画素電極の電位低下の主な原因となっているのは、ゲート・ドレイン間寄生容量Ｃgdではなく、ゲートソース間寄生容量Ｃgsであることが明らかであるから、刊行物発明において、不所望な斜め光の遮光割合をできるだけ高くするために、電位低下ΔＶｐの大きな要因となるゲート・ソース間寄生容量Ｃgsのみを低減すべく、ゲート電極１３１と補正後の発明の「ドレーン電極」に相当する「ソース電極１５１」との重複部分にのみに「ゲート電極切り欠き部」「ＧＳ１」を形成することは、当業者が容易になし得た事項であると認められる。
　したがって、相違点１は、当業者が容易に想到し得る範囲に含まれる程度のものである。
　
（４−５−２）相違点２について
（４−５−２−１）引用刊行物２には、「【０００８】【実施例】・・・図１に本発明にかかる薄膜トランジスタの第１実施例を示す。図１の上部はチャネル長手方向に沿って切断した断面形状を示し、下部は平面形状を示す。本実施例は
ボトムゲート逆スタガ型
ゲート電極２はチャネル領域の幅方向に沿って凹凸端面形状を有する。本実施例では凹凸端面は矩形形状を有する。ソース電極７の端部あるいはエッジはゲート電極２の一方側に位置する凹凸状帯に整合している。
トップゲート正スタガ型構造
この例ではゲート電極２は三角形状の凹凸部を有している。この凹凸部と整合する様にソース電極７及びドレイン電極８が形成されている。
　よって、相違点２は、当業者が容易に想到し得た範囲に含まれる程度のものである。
　
（４−６）独立特許要件についてのまとめ
　以上、検討したとおり、補正後の発明と刊行物発明との相違点は、いずれも、当業者が、公知技術を勘案することにより容易に想到し得た範囲に含まれる程度のものにすぎず、補正後の発明は、刊行物発明及び公知文献に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができない。
　したがって、本件補正は、補正後の発明が、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものであるから、特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しないものである。
　
（５）補正の却下についてのむすび
　本件補正は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当するが、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しないので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。 
　
３．本願発明
　平成１８年１２月１８日付け手続補正は上記のとおり却下されたので、本願の請求項１ないし１５に係る発明は、平成１８年１月１０日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし１５に記載された事項により特定されるとおりのものであって、そのうちの、請求項１に係る発明（以下、「本願発明」という。）は、その請求項１に記載された事項により特定される以下のとおりのものである。
　
【請求項１】　基板と；
　上記基板上に相互交差して画素領域を定義するゲート配線とデータ配線と；
　上記二つの配線に連結して、ゲート電極、アクティブ層、オーミックコンタクト層、ソース及びドレーン電極で構成される薄膜トランジスタと、
　上記薄膜トランジスタと接触しながら上記画素領域上に構成された画素電極とを含む液晶表示装置用アレイ基板において、
　上記ゲート電極は、上記ドレーン電極と重なる重畳部を有し、
　上記重畳部にのみ凹部を含む
　ことを特徴とする液晶表示装置用アレイ基板。
　
４．引用刊行物に記載された発明
　これに対して、原査定の拒絶の理由に引用された、引用刊行物には、上において検討したとおり、上記２．（４−３−１−１）及び（４−３−２−１）に記載したとおりの事項、及び上記２．（４−３−１−２）に記載したとおりの発明が記載されているものと認められる。
　
５．対比
（５−１）刊行物発明における「ガラス基板１００」、「ゲート電極１３１」は、各々補正後の発明における「基板」、「ゲート電極」に相当する。
　
（５−２）刊行物発明における「半導体膜１３５」、「オーミックコンタクトを得るための低抵抗半導体膜１３７」、「ＴＦＴ１７１」、「ドレイン電極１４１との重複部分」、「アレイ基板１０１」は、各々補正後の発明における「アクティブ層」、「オーミックコンタクト層」、「薄膜トランジスタ」、「上記ドレーン電極と重なる重畳部」、「液晶表示装置用アレイ基板」であることは明らかである。
　また、刊行物発明における「ゲート電極切り欠き部ＧＤ１」は、補正後の発明における「凹部」であると認められる。
　
（５−３）引用刊行物１の「【００２８】・・・画素電極１８１の行および列に沿ってガラス基板１００上にそれぞれ形成されるｎ本の走査線１１１（Ｙj：j=1,2,…,n）およびｍ本の信号線１２１（Ｘi：i=1,2,…m）を備える。ＴＦＴ１７１は走査線１１１および信号線１２１の各交点近傍に配置される。ゲート電極１３１は走査線１１１と一体に形成され、ドレイン電極１４１は信号線１２１と一体に形成され、ソース電極１５１は画素電極１８１にコンタクトして形成される。」という記載からみて、刊行物発明における「走査線１１１」、「信号線１２１」は、各々補正後の発明における「ゲート配線」、「データ線」であることは明らかである。そして、画素電極１８１が形成される領域を「画素領域」と称すれば、「走査線１１１」と「信号線１２１」は、相互交差して、「画素領域」を定義しているものと認められる。
　また、図１を参照すれば、刊行物発明における「走査線１１１」、「信号線１２１」、「画素電極１８１」が、「ＴＦＴ１７１」に連結あるいは接触していることは明らかである。
　また、一般にＭＯＳ型の薄膜トランジスタを構成する２つの主電極のうちのどちらをソース電極又はドレイン電極（ドレーン電極）と呼ぶかは，当事者が適宜選択し得る事項であるところ、補正後の発明は、発明の詳細な説明及び図面の記載からみて、２つの主電極のうち、データ配線に接続されているものを「ソース電極」と呼び、画素電極に接続されているものを「ドレーン電極」と呼んでいることが明らかである。一方、刊行物発明については、「ＴＦＴ１７１」を構成する２つの電極のうち、「信号線１２１」に接続されているものを「ドレイン電極１４１」と呼び、「画素電極１８１」に接続されているものを「ソース電極１５１」と呼んでいることが明らかである。したがって、刊行物発明の「ソース電極１５１」、「ドレイン電極１４１」は、各々補正後の発明の「ドレーン電極」、「ソース電極」に相当する。　
　
（５−４）以上を勘案すると、補正後の発明と刊行物発明とは、
「基板と；
　上記基板上に相互交差して画素領域を定義するゲート配線とデータ配線と；
　上記二つの配線に連結して、ゲート電極、アクティブ層、オーミックコンタクト層、ソース及びドレーン電極で構成される薄膜トランジスタと、
　上記薄膜トランジスタと接触しながら上記画素領域上に構成された画素電極とを含む液晶表示装置用アレイ基板において、
　上記ゲート電極は、上記ドレーン電極と重なる重畳部を有し、
　上記重畳部に凹部を含む
　ことを特徴とする液晶表示装置用アレイ基板。」
である点で一致し、以下の点で相違する。
　
（相違点）
　補正後の発明では、「上記ゲート電極は、・・・上記ドレーン電極と重なる重畳部を有し、上記重畳部にのみ・・・凹部を含む」のに対して、刊行物発明では、「上記ゲート電極１３１」は、補正後の発明の「ドレーン電極」に相当する「ソース電極１５１」との重畳部に「ゲート電極切り欠き部」「ＧＳ１」を含むのみならず、補正後の発明の「ソース電極」に相当する「ドレイン電極１４１」との重畳部にも「ゲート電極切り欠き部ＧＤ１」を含む点。
　
６．判断
（６−１）引用刊行物１の「【００３７】この設定は、ゲート電極１３１が図４（ａ）および図４（ｂ）に示すように・・・ゲート領域Ｇｓからゲート幅Ｌg1方向に６ミクロンの延長長α１だけ延長されドレイン電極１４１と重複するドレイン側延長領域ＧＤｓと、ゲート領域Ｇｓからゲート幅Ｌg1方向に６ミクロンの延長長α２だけ延長されソース電極１５１と重複するソース側延長領域ＧＳｓとを有し、ソース側延長領域ＧＳｓおよびドレイン側延長領域ＧＤｓがそれぞれソース電極１５１およびドレイン電極１４１との重複部分において、その重複部分よりも小さいゲート電極切り欠き部ＧＤｌおよびＧＳｌを有することによって得られる。・・・【００３９】この実施例では、図３に示すようにドレイン側延長領域ＧＤｓおよびソース側延長領域ＧＳｓが遮光層２１１表面で反射され半導体膜１３５に向かう不所望な斜め光を阻止する。これにより、この実施例のＴＦＴ１７１はドレイン側延長領域ＧＤｓおよびソース側延長領域ＧＳｓを持たない従来のＴＦＴに比べて不所望な斜め光を８０％多く遮断することができた。」、「【００４３】さらに特徴的なことは、ゲート電極１３１のソース側延長領域ＧＳｓおよびドレイン側延長領域ＧＤｓがそれぞれソース電極１５１およびドレイン電極１４１との重複部分において、その重複部分よりも小さいゲート電極切り欠き部ＧＤｌおよびＧＳｌを有していることである。これにより、各延長領域ＧＤｓおよびＧＳｓを含めた実効的なゲート幅Ｌg2が増大しても、ＴＦＴ１７１に必然的に形成されるゲート・ソース間寄生容量Ｃgsの増大が防止され、画素電極１８１の電位変動を小さく抑えることができる。」という記載からみて、ゲート電極切り欠き部ＧＤ１において、ドレイン側延長領域ＧＤｓと同様に、ゲート領域Ｇｓからゲート幅Ｌg1方向にドレイン電極１４１と重複するようにゲート電極１３１を延長した場合には、ゲート・ドレイン間寄生容量Ｃgdは増大するものの、遮光層２１１表面で反射され半導体膜１３５に向かう不所望な斜め光を阻止する割合もさらに高くなるものと認められる。
　
（６−２）そして、引用刊行物１の「【００４６】・・・ＴＦＴ１７１がＮチャネルの場合、ゲートパルス（ＶＹｊ）の立ち下がりに伴い、画素電極電位Ｖ（Ｘｉ，Ｙｊ）は負側にそれぞれΔＶｐだけ電位低下している。そして、この電位低下ΔＶｐは次式で示されるように、走査線１１１（Ｙｊ）およびゲート電極１３１と画素電極１８１およびソース電極１４１（「１５１」の誤記と認められる。）との間のゲート・ソース間寄生容量Ｃgsによるところが大きい。」という記載からすれば、画素電極の電位低下の主な原因となっているのは、ゲート・ドレイン間寄生容量Ｃgdではなく、ゲート・ソース間寄生容量Ｃgsであることが明らかであるから、刊行物発明において、不所望な斜め光の遮光割合をできるだけ高くするために、電位低下ΔＶｐの大きな要因となるゲート・ソース間寄生容量Ｃgsのみを低減すべく、ゲート電極１３１と補正後の発明の「ドレーン電極」に相当する「ソース電極１５１」との重複部分にのみに「ゲート電極切り欠き部」「ＧＳ１」を形成することは、当業者が容易になし得た事項であると認められる。
　したがって、上記相違点は、当業者が容易に想到し得る範囲に含まれる程度のものである。
　
（６−４）以上、検討したとおり、本願発明と刊行物発明との相違点は、当業者が容易に想到し得た範囲に含まれる程度のものにすぎない。
　したがって、本願発明は、刊行物発明及び公知文献に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
７．むすび
　以上のとおりであるから、本願は、他の請求項に係る発明について検討するまでもなく、拒絶されるべきものである。
　よって、結論のとおり審決する。