【手続補正書】
【提出日】平成24年5月29日(2012.5.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数のフリップフロップ回路を含むシフトレジスタを有し、
前記フリップフロップ回路は、第１の制御信号、第２の制御信号、第１のクロック信号、及び第２のクロック信号が入力され、出力信号を出力するフリップフロップ回路であり、
前記フリップフロップ回路は、
ゲート端子、ソース端子、及びドレイン端子を有し、前記ゲート端子に前記第１の制御信号の電位である第１の電位が与えられ、前記ソース端子及び前記ドレイン端子の一方に前記第１の電位または第２の電位が与えられる第１のトランジスタと、
ゲート端子、ソース端子、及びドレイン端子を有し、前記ゲート端子に前記第２の制御信号の電位である第３の電位が与えられ、前記ソース端子及び前記ドレイン端子の一方が前記第１のトランジスタの前記ソース端子及び前記ドレイン端子の他方に電気的に接続され、前記ソース端子及び前記ドレイン端子の他方に第４の電位が与えられる第２のトランジスタと、
それぞれゲート端子、ソース端子、及びドレイン端子を有するトランジスタであり、一方のトランジスタの前記ソース端子及び前記ドレイン端子の一方が前記第１のトランジスタの前記ソース端子及び前記ドレイン端子の他方に電気的に接続され、前記一方のトランジスタの前記ソース端子及び前記ドレイン端子の他方に前記第１の電位または前記第４の電位が与えられ、他方のトランジスタの前記ソース端子及び前記ドレイン端子の一方が前記第１のトランジスタの前記ソース端子及び前記ドレイン端子の他方に電気的に接続され、前記他方のトランジスタの前記ソース端子及び前記ドレイン端子の他方に前記第４の電位が与えられ、前記一方のトランジスタがオン状態のときに前記他方のトランジスタがオフ状態になり、前記他方のトランジスタがオン状態のときに前記一方のトランジスタがオフ状態になる第３のトランジスタ及び第４のトランジスタと、
ゲート端子、ソース端子、及びドレイン端子を有し、前記ゲート端子が前記第１のトランジスタの前記ソース端子及び前記ドレイン端子の他方に電気的に接続され、前記ソース端子及び前記ドレイン端子の一方に前記第１のクロック信号の電位である第５の電位が与えられ、前記ソース端子及び前記ドレイン端子の他方の電位が前記出力信号の電位となり、前記第３のトランジスタまたは前記第４のトランジスタがオン状態のときにオフ状態である第５のトランジスタと、
ゲート端子、ソース端子、及びドレイン端子を有し、前記ゲート端子が前記第３のトランジスタ及び前記第４のトランジスタの他方の前記ゲート端子に電気的に接続され、前記ソース端子及び前記ドレイン端子の一方が前記第５のトランジスタの前記ソース端子及び前記ドレイン端子の他方に電気的に接続され、前記ソース端子及び前記ドレイン端子の他方に前記第４の電位が与えられる第６のトランジスタと、
ゲート端子、ソース端子、及びドレイン端子を有し、前記ゲート端子に前記第２のクロック信号の電位である第６の電位が与えられ、前記ソース端子及び前記ドレイン端子の一方が前記第５のトランジスタの前記ソース端子及び前記ドレイン端子の他方に電気的に接続され、前記ソース端子及び前記ドレイン端子の他方に前記第４の電位が与えられる第７のトランジスタと、を有する駆動回路。
【請求項２】
請求項１において、
前記フリップフロップ回路は、
少なくとも２つの端子を有し、一方の端子に前記第５の電位が与えられ、他方の端子が前記第３のトランジスタ及び前記第４のトランジスタの他方の前記ゲート端子に電気的に接続された第１の容量素子と、
ゲート端子、ソース端子、及びドレイン端子を有し、前記ゲート端子が前記第５のトランジスタの前記ゲート端子に電気的に接続され、前記ソース端子及び前記ドレイン端子の一方が前記第３のトランジスタ及び前記第４のトランジスタの他方の前記ゲート端子に電気的に接続され、前記ソース端子及び前記ドレイン端子の他方に前記第４の電位が与えられる第８のトランジスタと、
少なくとも２つの端子を有し、一方の端子に前記第６の電位が与えられ、他方の端子が前記第３のトランジスタ及び前記第４のトランジスタの一方の前記ゲート端子に電気的に接続された第２の容量素子と、
ゲート端子、ソース端子、及びドレイン端子を有し、前記ゲート端子が前記第１のトランジスタの前記ゲート端子に電気的に接続され、前記ソース端子及び前記ドレイン端子の一方が前記第３のトランジスタ及び前記第４のトランジスタの一方の前記ゲート端子に電気的に接続され、前記ソース端子及び前記ドレイン端子の他方に前記第４の電位が与えられる第９のトランジスタと、を有する駆動回路。
【請求項３】
請求項１において、
前記フリップフロップ回路は、
少なくとも２つの端子を有し、一方の端子に前記第５の電位が与えられ、他方の端子が前記第３のトランジスタ及び前記第４のトランジスタの他方の前記ゲート端子に電気的に接続された第１の容量素子と、
ゲート端子、ソース端子、及びドレイン端子を有し、前記ゲート端子が前記第５のトランジスタの前記ゲート端子に電気的に接続され、前記ソース端子及び前記ドレイン端子の一方が前記第３のトランジスタ及び前記第４のトランジスタの他方の前記ゲート端子に電気的に接続され、前記ソース端子及び前記ドレイン端子の他方に前記第４の電位が与えられる第８のトランジスタと、を有する駆動回路。
【請求項４】
請求項２または請求項３において、
前記フリップフロップ回路は、
ゲート端子、ソース端子、及びドレイン端子を有し、前記ゲート端子に前記第１の電位が与えられ、前記ソース端子及び前記ドレイン端子の一方が前記第３のトランジスタ及び前記第４のトランジスタの他方の前記ゲート端子に電気的に接続され、前記ソース端子及び前記ドレイン端子の他方に前記第４の電位が与えられる第１０のトランジスタを有する駆動回路。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記フリップフロップ回路は、第２の出力信号を出力する機能を有し、
前記フリップフロップ回路は、
ゲート端子、ソース端子、及びドレイン端子を有し、前記ゲート端子が前記第１のトランジスタの前記ソース端子及び前記ドレイン端子の一方に電気的に接続され、前記ソース端子及び前記ドレイン端子の一方に前記第５の電位が与えられ、前記ソース端子及び前記ドレイン端子の他方の電位が第２の出力信号の電位となる第１１のトランジスタと、
ゲート端子、ソース端子、及びドレイン端子を有し、前記ゲート端子が前記第３のトランジスタ及び前記第４のトランジスタの他方の前記ゲート端子に電気的に接続され、前記ソース端子及び前記ドレイン端子の一方が前記第１１のトランジスタの前記ソース端子及び前記ドレイン端子の他方に電気的に接続され、前記ソース端子及び前記ドレイン端子の他方に前記第４の電位が与えられる第１２のトランジスタと、
ゲート端子、ソース端子、及びドレイン端子を有し、前記ゲート端子が前記第７のトランジスタの前記ゲート端子に電気的に接続され、前記ソース端子及び前記ドレイン端子の一方が前記第１１のトランジスタの前記ソース端子及び前記ドレイン端子の他方に電気的に接続され、前記ソース端子及び前記ドレイン端子の他方に前記第４の電位が与えられる第１３のトランジスタと、を有する駆動回路。
【請求項６】
請求項１乃至請求項５のいずれか一項において、
前記第１の制御信号及び前記第２の制御信号は、デジタル信号であり、
前記デジタル信号のハイ状態とロウ状態との電位差の絶対値は、前記フリップフロップ回路内のトランジスタの閾値電圧の絶対値より大きい駆動回路。
【請求項７】
請求項６において、
前記第４の電位は、前記第１の制御信号若しくは前記第２の制御信号、または前記第１のクロック信号若しくは前記第２のクロック信号のハイ状態またはロウ状態の電位と同等の値である駆動回路。
【請求項８】
請求項１乃至請求項７のいずれか一項において、
前記第１のクロック信号及び前記第２のクロック信号のハイ状態とロウ状態の電位差の絶対値は、前記フリップフロップ回路内のトランジスタの閾値電圧の絶対値より大きい駆動回路。
【請求項９】
請求項１乃至請求項８のいずれか一項において、
前記フリップフロップ回路内のトランジスタは、すべて同一の導電型である駆動回路。
【請求項１０】
請求項１乃至請求項９のいずれか一項において、
前記フリップフロップ回路内のトランジスタは、
ゲート電極と、
前記ゲート電極を覆うように設けられたゲート絶縁膜と、
前記ゲート絶縁膜を挟んで前記ゲート電極上に設けられた微結晶半導体層を含む第１の半導体層と、
前記第１の半導体層上に設けられたバッファ層と、
前記バッファ層上に設けられ、不純物元素を含む一対の第２の半導体層と、
前記一対の第２の半導体層の一方の上に設けられたソース電極と、
前記一対の第２の半導体層の他方の上に設けられたドレイン電極と、を有する駆動回路。
【請求項１１】
請求項１乃至請求項１０のいずれか一項に記載の駆動回路をいずれかに含む走査線駆動回路及び信号線駆動回路と、
複数の走査線と、
複数の信号線と、
画素部と、を有し、
前記画素部は、
複数の走査線のいずれかを介して前記走査線駆動回路に電気的に接続され、且つ前記複数の信号線のいずれかを介して前記信号線に電気的に接続された画素を複数有する表示装置。
【請求項１２】
請求項１１に記載の表示装置を表示部に有する電子機器。