(57)【要約】  ラッチングリレー駆動回路（１）は、操作スイッチ（ＳＷ）が開成するとオフするトランジスタ（Ｍ１）と、コンデンサ（Ｃ１）及び操作コイル（Ｌ１）に並列に接続され、トランジスタ（Ｍ１）がオフするとオンして操作コイル（Ｌ１）にリセット電流を流すトランジスタ（Ｍ２）とを備える。これにより、停電により電源が遮断されても十分なリセット電流を供給して１巻線ラッチングリレーを確実に復帰させる。
2015136797.tif 000002
【特許請求の範囲】
【請求項１】
１巻線ラッチングリレーに設けられた操作コイルと、
前記操作コイルに直列に接続されたコンデンサと、
電源に基づいて前記コンデンサを充電して前記操作コイルにセット電流を流すために設けられた操作スイッチと、
前記操作コイルおよび前記コンデンサの直列回路の両端に並列接続される単一の第１スイッチであって、当該第１スイッチ素子がオンしたときに、前記直列回路を含む閉回路を形成して前記コンデンサの放電電流を通過させる第１スイッチ素子と、
前記操作スイッチの開成または前記電源からの電力供給障害発生にしたがい、前記第１スイッチ素子の信号入力部に印加される前記コンデンサの放電電流が流れる第１スイッチ素子駆動回路と、
前記操作スイッチの開成期間または前記電源からの電力供給障害発生期間において、前記コンデンサの放電電流が前記第１スイッチ素子駆動回路以外へ流出することを抑止する放電抑止素子と
を備えたことを特徴とするラッチングリレー駆動回路。
【請求項２】
前記操作スイッチの開成または前記電源からの電力供給障害発生を検出し、前記第１スイッチ素子駆動回路に前記コンデンサの放電電流が流れるように該第１スイッチ素子駆動回路状態を変更する検出回路をさらに備えたことを特徴とする請求項１に記載のラッチングリレー駆動回路。
【請求項３】
前記第１スイッチ素子駆動回路が、前記操作コイルおよび前記コンデンサの直列回路に対して前記第１スイッチ素子と並列に接続された第２分圧回路によって構成されており、
前記第２分圧回路は一対の第２分圧素子を含み、
前記一対の第２分圧素子の間に、前記第１スイッチ素子の信号入力部、および、前記検出回路が接続されることを特徴とする請求項２に記載のラッチングリレー駆動回路。
【請求項４】
前記検出回路が第２スイッチ素子を備えており、
前記第２スイッチ素子の信号入力部に対して、前記操作スイッチの開成または前記電源からの電力供給障害発生に応じて変化する電圧が印加されており、
前記第２スイッチ素子のスイッチ動作によって、前記第１スイッチ素子駆動回路の状態を変更することを特徴とする請求項２に記載のラッチングリレー駆動回路。
【請求項５】
前記検出回路が、前記操作スイッチを介して前記電源に接続された第１分圧回路を備えており、
前記第１分圧回路は一対の第１分圧素子を含み、
前記一対の第１分圧素子の間に前記第２スイッチ素子の信号入力部が接続され、
前記操作スイッチの開成または前記電源からの電力供給障害発生時に、前記第２スイッチ素子がオン状態となるように前記一対の第１分圧素子の分圧比が定められていることを特徴とする請求項４記載のラッチングリレー駆動回路。
【請求項６】
前記検出回路が、コンパレータを備えており、
前記コンパレータの非反転入力端子および反転入力端子に対して、前記操作スイッチの開成または前記電源からの電力供給障害発生に応じて変化する電圧が印加されており、
前記コンパレータの出力変化によって、前記第１スイッチ素子駆動回路状態を変更することを特徴とする請求項２に記載のラッチングリレー駆動回路。
【請求項７】
操作スイッチを介して電源に接続された第１分圧回路と、
前記第１分圧回路の前記操作スイッチとの接続部からダイオードを介して接続された第２分圧回路と、
前記第２分圧回路と並列に接続された第１スイッチ素子と、
前記第２分圧回路と並列に接続されたＬＣ回路であって、１巻線ラッチングリレーの操作コイル及びコンデンサを含むＬＣ回路とを備え、
前記ダイオードは前記第１分圧回路から前記第２分圧回路に向かって順方向となるように配置され、
前記第１分圧回路は一対の第１分圧素子を含み、
前記第２分圧回路は一対の第２分圧素子を含み、
前記一対の第１分圧素子の間に第２スイッチ素子の信号入力部が接続され、
前記一対の第２分圧素子の間に前記第２スイッチ素子の電流入力部および前記第１スイッチ素子の信号入力部が接続され、
前記第２スイッチ素子の電流出力部が前記電源の前記操作スイッチと反対側に接続され、
前記操作スイッチが閉成すると前記第２スイッチ素子がオン状態となるように前記一対の第１分圧素子の分圧比が定められ、
前記コンデンサに充電された電荷に基づく充電電圧が前記第２分圧回路に印加されると前記第１スイッチ素子がオン状態となるように前記一対の第２分圧素子の分圧比が定められ、
前記操作スイッチが閉成状態から開成状態に切り替わったときに、前記第２スイッチ素子がオン状態からオフ状態に切り替わると共に、前記第１スイッチ素子がオフ状態からオン状態に切り替わり、前記コンデンサに充電された電荷を、前記第１スイッチ素子を介して放電させて前記操作コイルにリセット電流を流すことを特徴とするラッチングリレー駆動回路。
【請求項８】
前記一対の第２分圧素子のうちの前記操作スイッチ側の第２分圧素子が抵抗であり、
前記抵抗と前記コンデンサとにより定まる時定数が１秒以上であることを特徴とする請求項３または７に記載のラッチングリレー駆動回路。
【請求項９】
前記一対の第１分圧素子のうちの前記操作スイッチと反対側の第１分圧素子と並列に接続されたオフディレイコンデンサが設けられていることを特徴とする請求項５または７に記載のラッチングリレー駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コイルに励磁入力を加えたとき動作又は復帰し、励磁入力を除去した後もその状態を保つ１巻線ラッチングリレーを駆動するラッチングリレー駆動回路に関する。
【背景技術】
【０００２】
１巻線ラッチングリレーに設けられた操作コイルに対して直列にコンデンサを配置したラッチングリレー駆動回路が従来技術として知られている（特許文献１及び２）。【０００３】
（従来のラッチングリレー駆動回路の構成）
図９は、特許文献１に開示された従来のラッチングリレー駆動回路の構成を示す回路図である。ラッチングリレー駆動回路は、電源５１と電流制限抵抗５２と電源スイッチ５３と負荷５５と負荷５５を開閉制御するためのハイブリッドリレー５４とを備えている。このハイブリッドリレー５４は、シュミット回路５６の出力端子にラッチングリレーの操作コイル５７とコンデンサ５８との直列回路が接続されるとともに、この操作コイル５７に対する復帰用のトランジスタ５９が並列接続されて構成されている。ハイブリッドリレー５４には、トランジスタ５９のベース抵抗６０と、トランジスタ５９のオフ動作用のダイオード６１とが設けられている。電源スイッチ５３と負荷５５との間にはラッチングリレーのリレー接点６２が設けられている。【０００４】
（従来のラッチングリレー駆動回路の動作）
まず、電源スイッチ５３を閉成すると、電源５１からシュミット回路５６を介して操作コイル５７に通電され、その通電はコンデンサ５８の充電完了まで継続する。この操作コイル５７に対する通電で、そのリレー接点６２がオンし、負荷５５に電源５１からリレー接点６２を介して通電される。上記操作コイル５７への通電時に、ダイオード６１には順方向の電流が流れる。このため、トランジスタ５９のベース・エミッタ間に電位差が発生しないから、このトランジスタ５９がオン動作することはなく、操作コイル５７に通電される。【０００５】
次に、電源スイッチ５３が開放されると、コンデンサ５８の充電電圧がダイオード６１に逆方向に印加される。この逆方向電圧がトランジスタ５９のベース・エミッタ間に印加されることにより、このトランジスタ５９がオン動作し、ラッチングリレー５７に対してコンデンサ５８からの充電電流を逆方向に瞬時に流す。これにより、リレー接点６２がオフされ、負荷５５に対する通電が高速に遮断される。【０００６】
（従来の他のラッチングリレー駆動回路の構成）
図１０は、特許文献２に開示された従来の他のラッチングリレー駆動回路の構成を示す回路図である。この他のラッチングリレー駆動回路は、交流電源ＡＣを備えている。交流電源ＡＣの両端にはスイッチＳＷを介してサージ吸収器ＺＮが接続される。サージ吸収器ＺＮの両端に、サージ電流からの保護用の抵抗Ｒｓを介してダイオードブリッジからなる全波整流回路ＤＢが接続されている。【０００７】
この全波整流回路ＤＢの出力端子間には、定電圧回路を構成するトランジスタＴｒ７１・Ｔｒ７２のコレクタ及びエミッタ、ダイオードＤ７１、コンデンサＣ７１、及び、１巻線ラッチングリレーの操作コイルＬｙが順次直列に接続されている。トランジスタＴｒ７１のコレクタ・ベース間には抵抗Ｒ７１が接続されており、また、トランジスタＴｒ７１のベースとトランジスタＴｒ７２のベースとの間には抵抗Ｒ７２が接続されている。トランジスタＴｒ７２のベースと全波整流回路ＤＢの負極出力端との間にはツェナーダイオードＺＤが接続されている。【０００８】
トランジスタＴｒ７２のエミッタと全波整流回路ＤＢの負極出力端との間には、平滑用及び遅延回路を構成するコンデンサＣ７２と分圧用の抵抗Ｒ７３・Ｒ７４の直列回路とが並列に接続されている。抵抗Ｒ７３と抵抗Ｒ７４との間の接続点は、全波整流回路ＤＢの負極出力端にエミッタを接続してなるトランジスタＴｒ７３のベースに接続されている。【０００９】
コンデンサＣ７２の一端とトランジスタＴｒ７３のコレクタとの間には、ダイオードＤ７２、抵抗Ｒ７５、及び、トランジスタＴｒ４のベース・エミッタの直列回路と、ダイオードＤ７３、抵抗Ｒ７６、及び、トランジスタＴｒ７５のコレクタ・エミッタの直列回路とが接続されている。【００１０】
ダイオードＤ７３のカソードはトランジスタＴｒ７６のベースに接続されている。トランジスタＴｒ７６のエミッタは、ダイオードＤ７１のカソードに接続されている。トランジスタＴｒ７６のコレクタは、トランジスタＴｒ７５のベース及びトランジスタＴｒ７４のコレクタのそれぞれに接続されている。トランジスタＴｒ７６のエミッタ・コレクタ間には高抵抗としての抵抗Ｒ７７が接続されている。【００１１】
トランジスタＴｒ７４は、スイッチング回路を構成しており、トランジスタＴｒ７５及びＴｒ７６から成るサイリスタ構造を制御する。【００１２】
（従来の他のラッチングリレー駆動回路の動作）
まず、スイッチＳＷを閉成すると、交流電圧が全波整流回路ＤＢで整流される。整流された電圧は、トランジスタＴｒ７１・Ｔｒ７２、抵抗Ｒ７１・Ｒ７２、及び、ツェナーダイオードＺＤからなる定電圧回路を経てコンデンサＣ７２により平滑される。この直流電圧は抵抗Ｒ７３・Ｒ７４により分圧され、抵抗Ｒ７４の両端の電圧が０．６〜０．７Ｖに達すると、トランジスタＴｒ７３がオンする。そして、コンデンサＣ７２の充電電流が図１０に示す点ａからダイオードＤ７１、コンデンサＣ７１、及び、操作コイルＬｙを経由して、トランジスタＴｒ７３へ向って流れて、ラッチングリレーがセット、即ち、オン動作する。【００１３】
次に、スイッチＳＷを開くと、コンデンサＣ７２の電荷は抵抗Ｒ７３・Ｒ７４を介して放電するが、この間、抵抗Ｒ７４の両端の電圧が次第に降下し、トランジスタＴｒ７３はオフする。トランジスタＴｒ７３のオフとともに、スイッチング回路を構成するトランジスタＴｒ７４もオフし、トランジスタＴｒ７４のコレクタの電位は急激に上昇する。即ち、トランジスタＴｒ７５・Ｔｒ７６からなるサイリスタ構造のゲート（図１０に示す点ｂ）に正パルスが加わったことになり、トランジスタＴｒ７５・Ｔｒ７６は急速にオンし、コンデンサＣ７１の電荷はトランジスタＴｒ７５・Ｔｒ７６を介して放電される。【００１４】
従って、コンデンサＣ７１の放電電流（リセット電流）がトランジスタＴｒ７６・Ｔｒ７５を経由して操作コイルＬｙに向かって流れ、ラッチングリレーはリセット、即ち、オフ動作する。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】日本国公開特許公報「特開昭６２−５５８２６号公報（１９８７年３月１１日公開）」
【特許文献２】日本国公開特許公報「特開昭５８−１３７９３１号公報（１９８３年８月１６日公開）」
【発明の概要】
【発明が解決しようとする課題】
【００１６】
特許文献１によれば、図９に示すラッチングリレー駆動回路は、電源５１の電圧が徐々に上昇もしくは下降した場合でも、所定の電位に到達したとき、シュミット回路５６により、ラッチングリレーを急峻にオン・オフさせることができると記載されている。しかしながら、電源スイッチ５３を開放するのではなく、停電等による意図しない電源遮断時が起こった場合には、図９に示すラッチングリレー駆動回路は、電源５１の電圧が徐々に下降する影響を受けて、リセット電流が十分に流れなくなる。この結果、ラッチングリレーがオフしなくなるおそれがあるという課題を本発明者は見出した。以下、具体的に説明する。【００１７】
（従来のラッチングリレー駆動回路の詳細動作）
図１１の（ａ）は従来のラッチングリレー駆動回路の詳細動作を説明するための回路図であり、（ｂ）は上記ラッチングリレー駆動回路に入力される入力信号及びラッチングリレーの操作コイルに流れるコイル電流を示す波形図である。図１１の（ａ）に示す１巻線ラッチングリレーの操作コイルＬは、図９のラッチングリレーの操作コイル５７に対応する。コンデンサＣは、図９のコンデンサ５８に対応する。トランジスタＴＲは、図９のトランジスタ５９に対応する。ダイオードＤ２は図９のダイオード６１に対応し、抵抗Ｒは図９のベース抵抗６０に対応する。【００１８】
オン時の入力信号＝１２．０Ｖ、ダイオードＤ１のＶｆ＝０．７Ｖ、トランジスタＴＲのベース・エミッタ間飽和電圧Ｖｂｅ＝０．７Ｖ、即ち、エミッタ電圧に対してベース電圧が０．７Ｖ高い時にトランジスタＴＲがオンすると仮定して説明する。【００１９】
まず、端子ＩＮに入力する入力信号を零Ｖから１２Ｖにオンすると、コンデンサＣへの充電が完了するまで（コンデンサＣのプラス端子とマイナス端子との間の電位差が１１．３Ｖになるまで）、端子ＩＮから、コンデンサＣ、操作コイルＬ、及び、ダイオードＤ１を経由してグランドＧＮＤに向かってセット電流ｉＳが流れる。コンデンサＣは直流電流を流さないので、コンデンサＣへの充電が完了した後は、殆ど電流は回路に流れない。【００２０】
入力信号が零Ｖから１２Ｖにオンした瞬間は、コンデンサＣのプラス端子とマイナス端子は両方とも１２Ｖになる。従って、コンデンサＣのプラス端子とマイナス端子との間の電位差は零Ｖになる。【００２１】
このように、コンデンサＣのマイナス端子が１２．０Ｖなので、マイナス端子から、コイルＬ、ダイオードＤ１を経由してグランドＧＮＤに向かってセット電流ｉＳが流れる。そして、上記セット電流ｉＳが流れた結果、コンデンサＣのマイナス端子が１２．０Ｖから０．７Ｖに低下する。ここで、ダイオードＤ２のＶｆは０．７Ｖであるので、ダイオードＤ２のアノードが０．７Ｖとなると、コンデンサＣのマイナス端子とダイオードＤ１のアノードとの間の電位差が零Ｖになる。これにより、上記セット電流ｉＳが流れなくなる。【００２２】
この状態に至ると定常状態となる。トランジスタＴＲは、エミッタ電圧に対してベース電圧が０．７Ｖ高いときにオンする。しかるに、定常状態では、エミッタ電圧が０．７Ｖであるのに対してベース電圧は零Ｖであり、エミッタ電圧がベース電圧よりも高いので、トランジスタＴＲはオフになる。このため、入力信号がオン（１２Ｖ）の間、電流は、ＩＮ端子から、抵抗Ｒを経由してグランドＧＮＤに向かって流れる。【００２３】
次に、入力信号を１２Ｖから零Ｖにオフすると、トランジスタＴＲがオンするため、コンデンサＣが放電し、リセット電流ｉＲが、コンデンサＣのプラス端子からトランジスタＴＲ、操作コイルＬを経由してコンデンサＣのマイナス端子に向かって流れる。コンデンサＣが放電してトランジスタＴＲがオフになったら（トランジスタＴＲの状態が遮断領域に入ったら）、リセット電流ｉＲは流れなくなる。【００２４】
入力信号が１２Ｖから零Ｖにオフした瞬間は、コンデンサＣのプラス端子の電圧は１２．０Ｖから０．０Ｖになる。コンデンサＣのプラス端子とマイナス端子との間の電位差は１１．３Ｖなので、コンデンサＣのマイナス側の端子は−１１．３Ｖになる。ここで、このコンデンサＣのプラス端子が１２．０Ｖから０．０Ｖに下がる一瞬の時間における動作を細かく考察していく。【００２５】
入力信号の電圧が下がるとき、コンデンサＣのプラス端子とマイナス端子とは、電位差１１．３Ｖを維持したまま電圧が下がっていく。そして、上記電圧が１２．０Ｖから１．４Ｖ下がってプラス端子が１０．６Ｖになり、マイナス端子が−０．７Ｖになったとき、トランジスタＴＲのエミッタ電圧が−０．７Ｖになる。トランジスタＴＲのベース電圧は０．０Ｖであり、エミッタ電圧−０．７Ｖに対して０．７Ｖ高くなるので、トランジスタＴＲがオフからオンになる。【００２６】
引き続きコンデンサＣのプラス端子とマイナス端子とが、電位差１１．３Ｖを維持したまま電圧が下がって行き、入力電圧が０．０Ｖに下がったとき、コンデンサＣのプラス端子が０．０Ｖになり、マイナス端子が−１１．３Ｖになる。トランジスタＴＲがオンしているときはエミッタ電圧に対してベース電圧が０．７Ｖ高いままなので、エミッタ電圧は−０．７Ｖのまま維持される。【００２７】
そして、エミッタ電圧−０．７ＶとコンデンサＣのマイナス端子の電圧−１１．３Ｖとの間の電位差１０．６Ｖが無くなるまで、リセット電流ｉＲがコンデンサＣのプラス端子からトランジスタＴＲ、操作コイルＬを経由してコンデンサＣのマイナス端子に向かって流れる。【００２８】
しかしながら、入力信号が１２Ｖから零Ｖに至るまでの時間が長くかかる場合（入力信号の電圧降下速度が遅い場合）、リセット電流が流れ難くなるという問題がある。【００２９】
図１２の（ａ）は上記ラッチングリレー駆動回路に設けられたトランジスタＴＲのベース・エミッタ間電圧Ｖｂｅとベース電流ＩＢとの間の関係を示すグラフであり、（ｂ）は上記トランジスタＴＲのコレクタ・エミッタ間電圧ＶＣＥとコレクタ電流ＩＣ（リセット電流ｉＲ）との間の静特性を示すグラフである。【００３０】
トランジスタＴＲは、ベース・エミッタ間電圧Ｖｂｅが０．７Ｖよりも小さいとベース電流ＩＢがあまり流れない。ベース電流ＩＢがあまり流れない活性領域では、コレクタ電圧ＶＣＥが大きく、トランジスタＴＲの損失が大きくなり、コレクタ電流ＩＣはあまり流れない。コレクタ電流ＩＣが流れることにより、コンデンサＣに充電された電荷は時間と共に放電してゆき、負荷線が原点にシフトしてゆく。【００３１】
通常の電源スイッチ５３のオフ操作により入力電圧が急峻に低下するときは、トランジスタＴＲは活性領域内の状態Ｐｏｆｆから負荷線ｒ１に沿って飽和領域内の状態Ｐｏｎまで急峻に変化する。そして、コンデンサの放電による負荷線のシフトに伴い、飽和領域内の線ｒ２に沿ってトランジスタＴＲの状態が変化する。従って、通常の電源スイッチ５３のオフ操作により、十分なコレクタ電流ＩＣ（リセット電流）が流れる。【００３２】
しかしながら、入力電圧がゆっくりと降下するときは、ベース・エミッタ間電圧Ｖｂｅがゆっくりと変化するので、活性領域内を移動する時間が長くなり、コレクタ電圧ＶＣＥ（トランジスタＴＲの損失）が大きい時間が長くなる。トランジスタＴＲは活性領域内の状態Ｐｏｆｆから負荷線ｒ１の原点方向へのシフトに応じて線ｒ３に沿ってゆっくりと状態が変化する。【００３３】
トランジスタＴＲの損失が大きいと、リセット電流ｉＲが十分に流れなくなる。また、このトランジスタＴＲの損失が大きい時間が長い程、その間にコンデンサＣの電荷がトランジスタＴＲで消費され、益々コイルＬにリセット電流ｉＲが流れ難くなっていく。従って、入力電圧の電圧降下速度が遅くなる程リセット電流ｉＲが十分に流れないという問題がある。【００３４】
図１３は、上記ラッチングリレー駆動回路の通常オフ動作におけるシュミット回路の入力電圧と出力電圧を示す波形図である。図９に示すラッチングリレー駆動回路において、電源スイッチ５３の閉成開放によりシュミット回路５６への入力電圧Ｖｉｎがゆっくり変化したとしても、シュミット回路５６の効能により、シュミット回路５６の出力Ｖｏｕｔは急峻に変化する。なお、実際は、電源スイッチ５３の動作は急峻であるため、シュミット回路５６が無くても出力Ｖｏｕｔは急峻に変化する。【００３５】
図１４は、電源スイッチ５３を開放するのではなく、停電等による上記ラッチングリレー駆動回路の電源遮断時オフ動作におけるシュミット回路の入力電圧と出力電圧を示す波形図である。電源スイッチ５３は閉成したまま、停電により電源５１の電圧が緩やかに降下してゆくと、シュミット回路５６の電源電圧も緩やかに降下する為、シュミット回路５６の出力Ｖｏｕｔは、電源５１の緩やかな電圧降下カーブの影響を受けて緩やかに電圧が降下してゆく。尚、電源遮断時オフによる電源５１の電圧降下時間は、システムによって異なるが、一般的には２５０ｍｓｅｃ（９０％−１０％立下り時間が２００ｍｓｅｃ）程度であった。【００３６】
操作コイル５７、コンデンサ５８、トランジスタ５９、ベース抵抗６０、及び、ダイオード６１を有する回路への入力は、電源遮断時オフにおいて、シュミット回路５６の有無にかかわらず緩やかに電圧降下してゆくため、上記回路にはリセット電流ｉＲがあまり流れない。【００３７】
図１５の（ａ）は上記ラッチングリレー駆動回路の操作スイッチ５３を開放する通常オフ動作におけるハイブリッドリレー５４への入力電圧とリセット電流を示す波形図であり、（ｂ）は電源遮断時オフ動作における入力電圧とリセット電流を示す波形図である。電源スイッチ５３をオフする通常オフ動作ではリセット電流ｉＲのピーク値が２２９ｍＡであるが、停電による電源遮断時オフ動作ではリセット電流ｉＲのピーク値が１３２ｍＡに減少してしまう。【００３８】
図１６の（ａ）は上記他のラッチングリレー駆動回路の通常オフ動作における入力電圧（図１０の点ａにおける電圧）とリセット電流を示す波形図であり、（ｂ）は電源遮断時オフ動作における入力電圧（図１０の点ａにおける電圧）とリセット電流を示す波形図である。【００３９】
図１０で前述した従来の他のラッチングリレー駆動回路では、通常オフ動作におけるリセット電流ｉＲのピーク値が１１８ｍＡであり、図９、図１５で前述した従来のラッチングリレー回路よりも少ないリセット電流しか流れない。電源遮断時オフ動作におけるリセット電流ｉＲのピーク値は１１７ｍＡであり、通常オフ動作におけるピーク値と同程度である。【００４０】
上記他のラッチングリレー駆動回路は、電源遮断時オフ動作においてリセット電流が減少してラッチングリレーがオフしなくなるという課題に対しては改善効果がある。しかしながら、トランジスタＴｒ７３とサイリスタ（トランジスタＴｒ７５・Ｔｒ７６）との損失があるため、リセット電流が、図９に示すラッチングリレー駆動回路よりも小さくなるという問題がある。また、サイリスタの構成として、トランジスタＴｒ７５のベースに大電流が流れるため、ベース電流の定格が大きい高性能なトランジスタを使用する必要があり、トランジスタＴｒ７５をＦＥＴでは構成することができないという問題がある。さらに、図１０の上記他のラッチングリレー駆動回路は、部品点数が多いという問題もある。【００４１】
本発明の目的は、停電等により電源が遮断されても十分なリセット電流を供給して１巻線ラッチングリレーを確実に復帰させることができるラッチングリレー駆動回路を提供することにある。
【課題を解決するための手段】
【００４２】
上記の課題を解決するために、本発明に係るラッチングリレー駆動回路は、１巻線ラッチングリレーに設けられた操作コイルと、前記操作コイルに直列に接続されたコンデンサと、電源に基づいて前記コンデンサを充電して前記操作コイルにセット電流を流すために設けられた操作スイッチと、前記操作コイルおよび前記コンデンサの直列回路の両端に並列接続され、当該第１スイッチ素子がオンしたときに該直列回路を含む閉回路を形成し、前記コンデンサの放電電流を通過させる単一の第１スイッチ素子と、前記操作スイッチの開成または前記電源からの電力供給障害発生にしたがい、前記第１スイッチ素子の信号入力部に印加される前記コンデンサの放電電流が流れる第１スイッチ素子駆動回路と、前記操作スイッチの開成期間または前記電源からの電力供給障害発生期間において、前記コンデンサの放電電流が前記第１スイッチ素子駆動回路以外へ流出することを抑止する放電抑止素子とを備えたことを特徴とする。【００４３】
上記の放電抑止素子によれば、操作スイッチの開成期間または電源からの電力供給障害発生期間において、コンデンサの放電電流が第１スイッチ素子駆動回路のみに供給されることになる。よって、第１スイッチ素子駆動回路は、電源から供給される電圧の降下速度の影響を受けることなく、第１スイッチ素子の信号入力部に対してコンデンサの放電電流を安定して供給することができる。すなわち、電源から供給される電圧の降下速度が遅い場合でも、第１スイッチ素子の信号入力部に対して、急峻に立ち上がる電圧を印加することが可能となる。これにより、第１スイッチ素子における電荷の損失を低く抑えることができ、リセット電流の低下を防止することができる。【００４４】
また、コンデンサの放電電流は単一の第１スイッチ素子を通過する構成となっている。よって、複数のスイッチ素子を通過する回路と比較して、より大きなリセット電流が得られる。【００４５】
なお、「電源からの電力供給障害発生」の例としては、停電、サーキットブレーカーの遮断、などが挙げられる。停電とは、発電・送電側の事故・故障・メンテナンスのため、使用者への電力供給が止まることを示す。また、停電に限らず、電源電圧の変動が大きい地域の場合、ゆっくりと電源電圧が降下するような状況も含まれる。【００４６】
また、上記の課題を解決するために、本発明に係るラッチングリレー駆動回路は、操作スイッチを介して電源に接続された第１分圧回路と、前記第１分圧回路の前記操作スイッチとの接続部からダイオードを介して接続された第２分圧回路と、前記第２分圧回路と並列に接続された第１スイッチ素子と、前記第２分圧回路と並列に接続されたＬＣ回路であって、１巻線ラッチングリレーの操作コイル及びコンデンサを含むＬＣ回路とを備え、前記ダイオードは前記第１分圧回路から前記第２分圧回路に向かって順方向となるように配置され、前記第１分圧回路は一対の第１分圧素子を含み、前記第２分圧回路は一対の第２分圧素子を含み、前記一対の第１分圧素子の間に第２スイッチ素子の信号入力部が接続され、前記一対の第２分圧素子の間に前記第２スイッチ素子の電流入力部および前記第１スイッチ素子の信号入力部が接続され、前記第２スイッチ素子の電流出力部が前記電源の前記操作スイッチと反対側に接続され、前記操作スイッチが閉成すると前記第２スイッチ素子がオン状態となるように前記一対の第１分圧素子の分圧比が定められ、前記コンデンサに充電された電荷に基づく充電電圧が前記第２分圧回路に印加されると前記第１スイッチ素子がオン状態となるように前記一対の第２分圧素子の分圧比が定められ、前記操作スイッチが閉成状態から開成状態に切り替わったときに、前記第２スイッチ素子がオン状態からオフ状態に切り替わると共に、前記第１スイッチ素子がオフ状態からオン状態に切り替わり、前記コンデンサに充電された電荷を、前記第１スイッチ素子を介して放電させて前記操作コイルにリセット電流を流すことを特徴とする。【００４７】
この特徴により、停電により入力電圧の電圧降下速度が遅くなっても、第１スイッチ素子を急峻に変化させることができる。第１スイッチ素子が急峻に変化すると、第２スイッチ素子も急峻に変化させることができるので、コンデンサに充電された電荷を第２スイッチ素子を介して放電させて操作コイルに十分なリセット電流を供給することができ、１巻線ラッチングリレーを確実に復帰させることができる。
【発明の効果】
【００４８】
本発明に係るラッチングリレー駆動回路は、電源遮断によって操作スイッチが閉成したまま電源電圧が降下してしまうとき、電源電圧降下の影響を受けにくいように、第１スイッチ素子とダイオードとを設けたので、停電等により電源が遮断されても十分なリセット電流を供給して１巻線ラッチングリレーを確実に復帰させることができる。
【図面の簡単な説明】
【００４９】
【図１】実施形態１に係るラッチングリレー駆動回路の構成を示す回路図である。
【図２】（ａ）は上記ラッチングリレー駆動回路の通常オフ動作における入力電圧とリセット電流を示す波形図であり、（ｂ）は電源遮断時オフ動作における入力電圧とリセット電流を示す波形図である。
【図３】上記電源遮断時オフ動作における入力電圧と第１スイッチ素子の出力電圧を示す波形図である。
【図４】上記ラッチングリレー駆動回路及び従来の駆動回路の電圧降下時間とリセット電流のピークとの関係を示すグラフである。
【図５】実施形態２に係るラッチングリレー駆動回路の構成を示す回路図である。
【図６】上記ラッチングリレー駆動回路の電源遮断時オフ動作における入力電圧とリセット電流を説明するための波形図である。
【図７】上記ラッチングリレー駆動回路及び従来の駆動回路の電圧降下時間とリセット電流のピークとの関係を示すグラフである。
【図８】実施形態３に係るラッチングリレー駆動回路の構成を示す回路図である。
【図９】従来のラッチングリレー駆動回路の構成を示す回路図である。
【図１０】従来の他のラッチングリレー駆動回路の構成を示す回路図である。
【図１１】（ａ）は従来のラッチングリレー駆動回路の動作を説明するための回路図であり、（ｂ）は上記ラッチングリレー駆動回路に入力される入力信号及びラッチングリレーのコイルに流れるコイル電流を示す波形図である。
【図１２】（ａ）は上記ラッチングリレー駆動回路に設けられたトランジスタのベース・エミッタ間電圧とベース電流との間の関係を示すグラフであり、（ｂ）は上記トランジスタのコレクタ電圧とコレクタ電流との静特性を示すグラフである。
【図１３】上記ラッチングリレー駆動回路の通常オフ動作におけるシュミット回路の入力電圧と出力電圧を示す波形図である。
【図１４】上記ラッチングリレー駆動回路の電源遮断時オフ動作におけるシュミット回路の入力電圧と出力電圧を示す波形図である。
【図１５】（ａ）はバイポーラトランジスタを用いた上記ラッチングリレー駆動回路の通常オフ動作における入力電圧とリセット電流を示す波形図であり、（ｂ）は電源遮断時オフ動作における入力電圧とリセット電流を示す波形図である。
【図１６】（ａ）は上記他のラッチングリレー駆動回路の通常オフ動作における入力電圧とリセット電流を示す波形図であり、（ｂ）は電源遮断時オフ動作における入力電圧とリセット電流を示す波形図である。
【図１７】実施形態４に係るラッチングリレー駆動回路の構成を示す回路図である。
【発明を実施するための形態】
【００５０】
（実施形態１）
（ラッチングリレー駆動回路１の構成）
図１は、実施形態１に係るラッチングリレー駆動回路１の構成を示す回路図である。ラッチングリレー駆動回路１は、１巻線ラッチングリレーに設けられた操作コイルＬ１とその内部抵抗Ｒ５とを備えている。操作コイルＬ１にはコンデンサＣ１が直列に接続されている。
【００５１】
ラッチングリレー駆動回路１には、コンデンサＣ１及び操作コイルＬ１に並列に接続されたトランジスタＭ２（第１スイッチ素子）が設けられている。トランジスタＭ２のドレイン端子は一定電位、例えばグランドＧに接続されている。
【００５２】
ラッチングリレー駆動回路１は、電源２と、電源２に基づいてコンデンサＣ１を充電して操作コイルＬ１にセット電流を流すために設けられたスイッチＳＷとを有している。スイッチＳＷとコンデンサＣ１との間には、ダイオードＤ１が設けられている。
【００５３】
コンデンサＣ１は、電源２のプラス端子に対応するプラスコンデンサ端子と、電源２のマイナス端子に対応するマイナスコンデンサ端子とを有している。コンデンサＣ１のマイナスコンデンサ端子は、操作コイルＬ１及び内部抵抗Ｒ５を介してグランドＧに接続されており、一定電位に保持されている。
【００５４】
ラッチングリレー駆動回路１には、一端がダイオードＤ１に結合され、他端がトランジスタＭ２のゲート端子に結合された分圧抵抗Ｒ２と、一端がトランジスタＭ２のゲート端子に結合され、他端がグランドＧに結合された分圧抵抗Ｒ４とが設けられている。
【００５５】
ラッチングリレー駆動回路１は、スイッチＳＷが閉成するとオンし、スイッチＳＷが開成するとオフするトランジスタＭ１（第２スイッチ素子）を有している。トランジスタＭ１のソース端子は、トランジスタＭ２のゲート端子に結合されている。トランジスタＭ２のドレイン端子は、グランドＧに接続されている。
【００５６】
ラッチングリレー駆動回路１には、一端がダイオードＤ１に結合され、他端がトランジスタＭ１のゲート端子に結合された分圧抵抗Ｒ１と、一端がトランジスタＭ１のゲート端子に結合され、他端がグランドＧに結合された分圧抵抗Ｒ３とが設けられている。
【００５７】
操作コイルＬ１のインダクタンスと内部抵抗Ｒ５の値はラッチングリレーの品種により異なるが、操作コイルＬ１は例えばインダクタンス４０ｍＨであり、内部抵抗は４０ｏｈｍの品種を用いたとして説明する。
【００５８】
コンデンサＣ１の静電容量値は、セット電流とリセット電流のパルス幅が、ラッチングリレーを動作させるために十分長い時間幅となるように決定する。例えば、次の式により静電容量値を決定する。
【００５９】
Ｃ１＝３ＡＡ／Ｒ５
ここで、ＡＡは、ラッチングリレーの動作に必要な電流のパルス幅であり、ラッチングリレーの品種により異なる。例えば、ＡＡ＝１０ｍｓｅｃの品種とする。パルス幅ＡＡと内部抵抗Ｒ５との値を上式に代入すると、Ｃ１＝３×０．０１÷４０＝０．７５ｍＦが目安となる。ここでは、Ｃ１＝１ｍＦとした。
【００６０】
分圧抵抗Ｒ１・Ｒ３は、分圧抵抗Ｒ１・Ｒ３により分圧される電圧が、トランジスタＭ１の駆動電圧以上となるように定める。例えば、電源電圧１２Ｖのシステムにおいて駆動電圧１．５ＶのタイプのトランジスタＭ１を使用する場合、Ｒ１：Ｒ３＝７：１の比率よりもＲ３の比率が大きくなるようにＲ１及びＲ３を定める。例えば、分圧抵抗Ｒ１に２００ｋｏｈｍを用い、分圧抵抗Ｒ３に４７０ｋｏｈｍを用いると、Ｒ１とＲ２とで分圧される電圧は、１２Ｖ×４７０ｋ／（２００ｋ＋４７０ｋ）＝８．４Ｖとなる。この場合、駆動電圧１．５Ｖ以上となるため、トランジスタＭ１を動作させることができる。分圧抵抗Ｒ２・Ｒ４も、分圧抵抗Ｒ１・Ｒ３の定め方と同様にして定める。
【００６１】
（ラッチングリレー駆動回路１の動作）
まず、スイッチＳＷが閉成されて入力電圧Ｖｉｎがオフからオンになった瞬間に、分圧抵抗Ｒ１・Ｒ３により入力電圧Ｖｉｎが分圧されトランジスタＭ１がオンする。トランジスタＭ１がオンすると、トランジスタＭ２のゲートがトランジスタＭ１を介してグランドＧと接続され、トランジスタＭ２がオフする。この結果、セット電流は、電源２から、スイッチＳＷ、ダイオードＤ１、コンデンサＣ１、操作コイルＬ１を経由してグランドＧに向かって流れる。
【００６２】
次に、スイッチＳＷを開成して入力電圧Ｖｉｎをオンからオフにすると、トランジスタＭ１のゲート・ソース間電圧が駆動電圧以下になってトランジスタＭ１がオフになる。トランジスタＭ１がオフになると、点Ａの電圧は、コンデンサＣ１の充電電圧を分圧抵抗Ｒ２・Ｒ４により分圧した電圧になり、トランジスタＭ２がオンする。トランジスタＭ２がオンすると、コンデンサＣ１に充電された電荷が放電して操作コイルＬ１にリセット電流が流れる。即ち、リセット電流が、コンデンサＣ１のプラス端子から、トランジスタＭ２、操作コイルＬ１を経由してコンデンサＣ１のマイナス端子に向かって流れる。
【００６３】
図１１で前述した従来のラッチングリレー駆動回路では、入力電圧Ｖｉｎがオンからオフになると、コンデンサＣのプラス端子とマイナス端子とは、入力電圧Ｖｉｎと同期しながら電位差を維持したまま電圧が下がっていく為、トランジスタがオンにスイッチングするまでの間に損失が発生していた。一方、本実施の形態のラッチングリレー駆動回路１では、トランジスタＭ１がオフしてトランジスタＭ２がオンするまでの間は、コンデンサＣ１のマイナス端子はグランドＧにより電位が確定し、かつ、コンデンサＣ１のプラス端子はダイオードＤ１によって電源２およびスイッチＳＷ側の回路と分離される。よって、コンデンサＣ１のプラス端子とマイナス端子とにおける電圧が、入力電圧Ｖｉｎに同期して電位差を維持したまま下がるのではなく、コンデンサＣ１のプラス端子の電圧が分圧抵抗Ｒ２を介して放電しながら徐々に下がっていくことになる。コンデンサＣ１のプラス端子の電圧降下速度は、コンデンサＣ１と分圧抵抗Ｒ２とからなる時定数によって決まる。よって、電源遮断時におけるシステムの電圧降下時間（システムによって異なるが、一般的には２５０ｍｓｅｃ、あるいは、それよりも短い）に対して、コンデンサＣ１と分圧抵抗Ｒ２とからなる時定数が十分に長くなるように設計すれば（例えば１秒以上）、リセット電流を流すまでの間のコンデンサの放電を抑えることができる。
【００６４】
入力電圧Ｖｉｎの電圧が下がり、トランジスタＭ１がオフした時、コンデンサに十分に電荷が保持されているので、トランジスタＭ２は瞬時にオンにスイッチングする。よって、トランジスタＭ２における損失を抑えることができる。
【００６５】
図２の（ａ）はラッチングリレー駆動回路１の通常オフ動作における入力電圧Ｖｉｎとリセット電流ｉＲを示す波形図であり、（ｂ）は電源遮断時オフ動作における入力電圧Ｖｉｎとリセット電流ｉＲを示す波形図である。
【００６６】
図２の（ａ）を参照すると、時間０．１ｓにおいてスイッチＳＷを閉成することにより入力電圧Ｖｉｎを零Ｖから１２Ｖに急峻に変化させると、セット電流ｉＳが流れる。そして、時間１．１ｓにおいてスイッチＳＷを開成することにより入力電圧Ｖｉｎを１２Ｖから零Ｖに急峻に変化させると、リセット電流ｉＲが流れる。このリセット電流ｉＲのピーク値は２２７ｍＡである。
【００６７】
即ち、スイッチＳＷが閉成状態から開成状態に切り替わったときに、トランジスタＭ１がオン状態からオフ状態に切り替わると共に、トランジスタＭ２がオフ状態からオン状態に切り替わる。このとき、コンデンサＣ１に充電された電荷が、トランジスタＭ２を介して放電され、操作コイルＬ１にリセット電流ｉＲが流れる。
【００６８】
図２の（ｂ）を参照すると、図２の（ａ）と同様に、時間０．１ｓにおいてスイッチＳＷを閉成することにより入力電圧Ｖｉｎを零Ｖから１２Ｖに急峻に変化させると、セット電流ｉＳが流れる。そして、時間１．１ｓにおいてスイッチＳＷは閉成したまま、停電により電源が遮断されると、入力電圧Ｖｉｎが１２Ｖから緩やかに減少を開始し、時間１．３５ｓにおいて入力電圧Ｖｉｎが零Ｖに到達する。分圧抵抗Ｒ１・Ｒ２による入力電圧Ｖｉｎの分圧電圧がトランジスタＭ１の駆動電圧を下回ると、トランジスタＭ１がオフし、トランジスタＭ２がオンしてリセット電流ｉＲが流れる。このリセット電流ｉＲのピーク値は、２１３ｍＡであり、従来の構成のように、通常オフ動作におけるリセット電流ｉＲのピーク値から大きく減少しない。従って、停電により電源が遮断されても十分なリセット電流を供給して１巻線ラッチングリレーを確実に復帰させることができる。
【００６９】
図３は、上記電源遮断時オフ動作における入力電圧Ｖｉｎと、図１のＡ点における電圧ＯｕｔＡとを示す波形図である。時間２０ｍｓにおいてスイッチＳＷは閉成したまま、停電により電源が遮断され、入力電圧Ｖｉｎが１２Ｖから降下を開始し、時間２７０ｍｓにおいて入力電圧Ｖｉｎが零Ｖに到達した場合が示されている。即ち、入力電圧Ｖｉｎの１２Ｖから零Ｖへの電圧降下時間が２５０ｍｓｅｃのとき（９０％−１０％立下り時間が２００ｍｓｅｃのとき）、電圧ＯｕｔＡは５ｍｓｅｃ（１０％−９０％立ち上がり時間）で急峻に応答する。ここで、電圧降下時間の２５０ｍｓｅｃは、トランジスタＭ１の応答時間（一般的に１００ナノ秒程度）よりも十分に長い為、この５ｍｓｅｃは、トランジスタＭ１の入出力特性（静特性）によって決まる値である。即ち、トランジスタＭ１の立ち上がり時間はトランジスタＭ１の性能に依存して決まる。
【００７０】
実施の形態１に係るラッチングリレー駆動回路１によれば、停電により電源が遮断されて入力電圧Ｖｉｎの電圧降下速度が遅くても、トランジスタＭ１が急峻に変化する。これにより、次段のトランジスタＭ２のゲート端子に対する入力電圧も急峻になるため、トランジスタＭ２は更に急峻にスイッチングができる。
【００７１】
（ラッチングリレー駆動回路１の効果）
図４は、上記ラッチングリレー駆動回路及び従来の駆動回路の電圧降下時間とリセット電流のピークとの関係を示すグラフである。線Ｘは、実施の形態１のラッチングリレー駆動回路１によるリセット電流のピーク値と電圧降下時間との関係を示している。線Ａ１は、図９の従来のラッチングリレー駆動回路による上記関係を示している。線Ａ２は、図１０に示す従来の他のラッチングリレー駆動回路による上記関係を示している。
【００７２】
実施の形態１に係るラッチングリレー駆動回路１は、通常オフ動作（電圧降下時間０ｍｓｅｃ）において、リセット電流が従来と同等に流れる。そして、停電等により電源電圧が緩やかに下降してゆく場合でも（電圧降下時間（停電前の電源電圧を１００％とすると、電源電圧が９０％から１０％に降下するまでの時間）２００ｍｓｅｃ）、ラッチングリレー駆動回路１は、図９及び図１０に示す従来の駆動回路と比較して、リセット電流が多く流れるようになった。
【００７３】
（実施形態２）
図５は、実施形態２に係るラッチングリレー駆動回路１Ａの構成を示す回路図である。実施の形態１で前述した構成要素と同一の構成要素には同一の参照符号を付し、これらの構成要素について詳細な説明は繰り返さない。
【００７４】
ラッチングリレー駆動回路１Ａには、分圧抵抗Ｒ３と並列に接続されたオフディレイコンデンサＣ２が設けられている。オフディレイコンデンサＣ２の一端は、分圧抵抗Ｒ１と分圧抵抗Ｒ３との間の点Ｂに結合されており、他端はグランドＧに結合されている。
【００７５】
図６は、ラッチングリレー駆動回路１Ａの電源遮断時オフ動作における入力電圧とリセット電流を説明するための波形図である。停電により電源が遮断されてからトランジスタＭ２をオンして操作コイルＬ１へのリセット電流の供給を開始するまでの時間は、分圧抵抗Ｒ１・Ｒ３及びオフディレイコンデンサＣ２により定まる時定数により設定することができる。
【００７６】
時間１．０ｓｅｃにおいて停電により入力電圧Ｖｉｎは１２Ｖから下降を開始し、時間１．２５ｓｅｃにおいて零Ｖに到達する。オフディレイコンデンサＣ２の静電容量を０．１μＦにすると、分圧抵抗Ｒ１・Ｒ３及びオフディレイコンデンサＣ２により定まる時定数により、オフディレイコンデンサが無い場合と比較して、１４ｍｓｅｃ遅延した後にリセット電流ｉＲ１が流れる。
【００７７】
オフディレイコンデンサＣ２の静電容量を１μＦにすると、分圧抵抗Ｒ１・Ｒ３及びオフディレイコンデンサＣ２により定まる時定数により、オフディレイコンデンサが無い場合と比較して、２８０ｍｓｅｃ遅延した後にリセット電流ｉＲ２が流れる。一方、オフディレイコンデンサＣ２の静電容量を１０μＦにすると、オフディレイコンデンサが無い場合と比較して、３．５ｓｅｃ遅延した後にリセット電流ｉＲ３が流れる。
【００７８】
図７は、ラッチングリレー駆動回路１Ａ及び従来の駆動回路の電圧降下時間とリセット電流のピークとの関係を示すグラフである。線Ｘ、線Ａ１〜Ａ３は前述した図４と同様である。
【００７９】
点Ｄ１は、オフディレイコンデンサＣ２を０．１μＦとし、１４ｍｓｅｃ遅延させた場合のリセット電流のピークと電圧降下時間との関係を示している。点Ｄ２は、オフディレイコンデンサＣ２を１μＦとし、２８０ｍｓｅｃ遅延させた場合の上記関係を示している。点Ｄ３は、オフディレイコンデンサＣ２を１０μＦとし、３．５ｓｅｃ遅延させた場合の上記関係を示している。遅延時間を過大に設定すると、点Ｄ３に示すようにリセット電流のピークが減少するが、遅延時間を適切に設定することにより、点Ｄ１・Ｄ２に示すように、遅延時間を設けながら十分なリセット電流を確保することができる。
【００８０】
リセット電流の供給タイミングを遅延させると、リレーがオフするタイミングを遅延させることができる。よって、例えばラッチングリレー駆動回路を電源リレーとして使用する場合、リレーがオフして後段回路への電源供給が遮断される前に、ラッチングリレー駆動回路のシステムとして必要な動作を行うことができる。
【００８１】
（実施形態３）
図８は、実施形態３に係るラッチングリレー駆動回路１Ｂの構成を示す回路図である。実施の形態１で前述した構成要素と同一の構成要素には同一の参照符号を付し、これらの構成要素について詳細な説明は繰り返さない。
【００８２】
ラッチングリレー駆動回路１Ｂは、シュミット回路３を有している。シュミット回路３の一対の入力は、それぞれスイッチＳＷ及び電源２のマイナス端子に結合されている。シュミット回路３の一対の出力は、それぞれダイオードＤ１及びグランドＧに結合されている。このように、ラッチングリレー駆動回路はシュミット回路と組み合わせてもよい。
【００８３】
（実施形態４）
図１７は、実施形態４に係るラッチングリレー駆動回路１Ｃの構成を示す回路図である。実施の形態１で前述した構成要素と同一の構成要素には同一の参照符号を付し、これらの構成要素について詳細な説明は繰り返さない。
【００８４】
ラッチングリレー駆動回路１Ｃは、実施形態１に係るラッチングリレー駆動回路１におけるトランジスタＭ１、分圧抵抗Ｒ１、および、分圧抵抗Ｒ３の代わりに、コンパレータＵ１Ａ、抵抗Ｒ６、抵抗Ｒ７、抵抗Ｒ８、および、ツェナーダイオードＤ２が設けられている。
【００８５】
抵抗Ｒ６の一端はダイオードＤ１およびスイッチＳＷに結合され、抵抗Ｒ６の他端がコンパレータＵ１Ａの反転入力端子に結合されている。抵抗Ｒ７の一端はダイオードＤ１およびスイッチＳＷに結合され、抵抗Ｒ７の他端がコンパレータＵ１Ａの非反転入力端子に結合されている。
【００８６】
抵抗Ｒ８の一端は抵抗Ｒ６およびコンパレータＵ１Ａの反転入力端子に結合され、抵抗Ｒ８の他端がグランドＧに結合されている。ツェナーダイオードＤ２のカソードは抵抗Ｒ７およびコンパレータＵ１Ａの非反転入力端子に結合され、ツェナーダイオードＤ２のアノードがグランドＧに結合されている。
【００８７】
コンパレータＵ１Ａの出力端子は、トランジスタＭ２のゲート端子に接続されている。また、コンパレータＵ１Ａの正の供給電圧端子は、ダイオードＤ１のカソードおよびコンデンサＣ１に結合されており、コンパレータＵ１Ａの負の供給電圧端子は、グランドＧに結合されている。
【００８８】
スイッチＳＷが閉成されて電源２からの電力供給が正常に行われている状態において、ツェナーダイオードＤ２の降伏電圧Ｖｚが、抵抗Ｒ６と抵抗Ｒ８との間の電圧Ｖｒ、すなわち、電源電圧を抵抗Ｒ６および抵抗Ｒ８で分圧した電圧Ｖｒよりも低くなるように、抵抗Ｒ６および抵抗Ｒ８の各抵抗値が設定されている。
【００８９】
（ラッチングリレー駆動回路１Ｃの動作）
まず、スイッチＳＷが閉成されて入力電圧Ｖｉｎがオフからオンになった瞬間に、コンパレータＵ１Ａの非反転入力端子の電圧は、ツェナーダイオードＤ２の降伏電圧Ｖｚとなる。一方、コンパレータＵ１Ａの反転入力端子の電圧は、抵抗Ｒ６と抵抗Ｒ８との間の電圧Ｖｒとなる。
【００９０】
ここで、上記のように、スイッチＳＷが閉成されて電源２からの電力供給が正常に行われている状態では、降伏電圧Ｖｚは、抵抗Ｒ６と抵抗Ｒ８との間の電圧Ｖｒよりも低くなっている。よって、コンパレータＵ１Ａの非反転入力端子の電圧よりも、反転入力端子の電圧の方が高くなるので、コンパレータＵ１Ａの出力はＬｏｗとなり、出力電圧はグランドＧレベルとなる。これにより、トランジスタＭ２のゲートがグランドＧレベルとなり、トランジスタＭ２がオフする。この結果、セット電流は、電源２から、スイッチＳＷ、ダイオードＤ１、コンデンサＣ１、操作コイルＬ１を経由してグランドＧに向かって流れる。
【００９１】
次に、スイッチＳＷを開成して入力電圧Ｖｉｎをオンからオフにすると、コンパレータＵ１Ａの非反転入力端子の電圧は、ツェナーダイオードＤ２の降伏電圧Ｖｚが維持される一方、コンパレータＵ１Ａの反転入力端子の電圧、すなわち、抵抗Ｒ６と抵抗Ｒ８との間の電圧Ｖｒは、供給される電圧の低下に伴って下がっていく。そして、降伏電圧Ｖｚが、抵抗Ｒ６と抵抗Ｒ８との間の電圧Ｖｒよりも高くなった時点で、コンパレータＵ１Ａの出力はＨｉｇｈとなり、出力電圧はコンデンサＣ１の充電電圧となる。このコンパレータＵ１Ａの出力電圧により、トランジスタＭ２がオンする。トランジスタＭ２がオンすると、コンデンサＣ１に充電された電荷が放電して操作コイルＬ１にリセット電流が流れる。即ち、リセット電流が、コンデンサＣ１のプラス端子から、トランジスタＭ２、操作コイルＬ１を経由してコンデンサＣ１のマイナス端子に向かって流れる。
【００９２】
以上のように、実施形態４に係るラッチングリレー駆動回路１Ｃによっても、実施形態１に係るラッチングリレー駆動回路１と同様の動作を実現することができる。
【００９３】
（構成のバリエーション）
スイッチＳＷは、半導体スイッチにより構成してもよい。また、スイッチＳＷを電源２のプラス端子側に配置した例を示したが、本発明はこれに限定されず、スイッチＳＷは電源２のマイナス端子側に配置してもよい。実施の形態１及び２のラッチングリレー駆動回路１・１Ａについても同様である。
【００９４】
コンデンサＣ１・Ｃ２は、有極性コンデンサの例を挙げて説明したが、本発明はこれに限定されない。無極性コンデンサも本発明に適用することができる。無極性コンデンサは一般的に高信頼性を有するが、容量が大きくなるとコストが増大する。容量の大きい有極性コンデンサは低コストであるが、多少コストが高くても信頼性が高い無極性コンデンサで構成する場合もある。また、駆動回路の電磁継電器が、リセット電流を流す時間（ラッチングリレーの動作に必要な前述した電流パルス幅ＡＡ）が短くても良い品種の電磁継電器であれば、無極性コンデンサでも駆動回路を構成することができる。
【００９５】
リセット電流は、リセットするために必要な電流値と時間幅（ラッチングリレーの動作に必要な電流のパルス幅ＡＡ）により評価するべきだが、時間幅はコンデンサの容量次第でどのようにでも設計することができるため、リセット電流のピーク値により評価した。リセットするために必要な電流に対してリセット電流のピーク値が小さいと、コンデンサの容量を幾らに設計してもリセットができない。また、リセット電流のピーク値が大きいと、時間幅（上記必要な電流のパルス幅ＡＡ）を満たすコンデンサの容量は小さくすることができるメリットがある。即ち、コンデンサの容量が小さくなる程、小サイズ化、低コスト化につながる。このように、リセット電流のピーク値を大きくすることが設計要素となるため、リセット電流のピーク値により従来技術と比較評価している。
【００９６】
分圧抵抗Ｒ１、Ｒ３、又は、Ｒ４は、ツェナーダイオードに変更してもよい。また、分圧抵抗Ｒ１及びＲ４をツェナーダイオードに変更してもよいし、分圧抵抗Ｒ３及びＲ４をツェナーダイオードに変更してもよい。また、トランジスタＭ１・Ｍ２は、ＦＥＴ（Field-Effect Transistor、電界効果トランジスタ）に限らず、他のスイッチング素子、例えばバイポーラトランジスタによって構成してもよい。
【００９７】
（まとめ）
本発明の態様に係るラッチングリレー駆動回路は、１巻線ラッチングリレーに設けられた操作コイル（操作コイルＬ１）と、前記操作コイルに直列に接続されたコンデンサ（コンデンサＣ１）と、電源（電源２）に基づいて前記コンデンサを充電して前記操作コイルにセット電流を流すために設けられた操作スイッチ（スイッチＳＷ）と、前記操作コイルおよび前記コンデンサの直列回路の両端に並列接続される単一の第１スイッチであって、当該第１スイッチ素子（トランジスタＭ２）がオンしたときに、該直列回路を含む閉回路を形成して前記コンデンサの放電電流を通過させる単一の第１スイッチ素子と、前記操作スイッチの開成または前記電源からの電力供給障害発生にしたがい、前記第１スイッチ素子の信号入力部（ゲート端子）に印加される前記コンデンサの放電電流が流れる第１スイッチ素子駆動回路と、前記操作スイッチの開成期間または前記電源からの電力供給障害発生期間において、前記コンデンサの放電電流が前記第１スイッチ素子駆動回路以外へ流出することを抑止する放電抑止素子（ダイオードＤ１）とを備えている。
【００９８】
また、本発明の態様に係るラッチングリレー駆動回路は、上記の構成において、前記操作スイッチの開成または前記電源からの電力供給障害発生を検出し、前記第１スイッチ素子駆動回路に前記コンデンサの放電電流が流れるように該第１スイッチ素子駆動回路状態を変更する検出回路をさらに備えた構成としてもよい。
【００９９】
また、本発明の態様に係るラッチングリレー駆動回路は、上記の構成において、前記第１スイッチ素子駆動回路が、前記操作コイルおよび前記コンデンサの直列回路に対して前記第１スイッチ素子と並列に接続された第２分圧回路によって構成されており、前記第２分圧回路は一対の第２分圧素子（分圧抵抗Ｒ２・Ｒ４）を含み、前記一対の第２分圧素子の間に、前記第１スイッチ素子の信号入力部、および、前記検出回路が接続される構成としてもよい。
【０１００】
上記の構成によれば、操作スイッチの開成または電源からの電力供給障害発生が検出回路によって検出されると、該検出回路の動作によって第１スイッチ素子の信号入力部の電位状態が変更される。これにより、電源から供給される電圧の降下速度の影響を受けることなく、コンデンサの放電電流が第１スイッチ素子の信号入力部に入力されるようにすることができる。
【０１０１】
また、本発明の態様に係るラッチングリレー駆動回路は、上記の構成において、前記検出回路が第２スイッチ素子（トランジスタＭ１）を備えており、前記第２スイッチ素子の信号入力部（ゲート端子）に対して、前記操作スイッチの開成または前記電源からの電力供給障害発生に応じて変化する電圧が印加されており、前記第２スイッチ素子のスイッチ動作によって、前記第１スイッチ素子駆動回路状態を変更する構成としてもよい。
【０１０２】
上記の構成によれば、例えば電源から供給される電圧の降下速度が遅い場合でも、第２スイッチ素子のスイッチ動作の速度は変わらないことになる。よって、電源から供給される電圧の降下速度の影響を受けることなく、第２スイッチ素子のスイッチ動作によって第１スイッチ素子駆動回路状態を変更することが可能となる。
【０１０３】
また、本発明の態様に係るラッチングリレー駆動回路は、上記の構成において、前記検出回路が、前記操作スイッチを介して前記電源に接続された第１分圧回路を備えており、前記第１分圧回路は一対の第１分圧素子（分圧抵抗Ｒ１・Ｒ３）を含み、前記一対の第１分圧素子の間に前記第２スイッチ素子の信号入力部が接続され、前記操作スイッチの開成または前記電源からの電力供給障害発生時に、前記第２スイッチ素子がオン状態となるように前記一対の第１分圧素子の分圧比が定められている構成としてもよい。
【０１０４】
上記の構成によれば、操作スイッチの開成または電源からの電力供給障害発生に伴って、的確に第２スイッチ素子をオン状態にすることが可能となる。
【０１０５】
また、本発明の態様に係るラッチングリレー駆動回路は、上記の構成において、前記検出回路が、コンパレータ（コンパレータＵ１Ａ）を備えており、前記コンパレータの非反転入力端子および反転入力端子に対して、前記操作スイッチの開成または前記電源からの電力供給障害発生に応じて変化する電圧が印加されており、前記コンパレータの出力変化によって、前記第１スイッチ素子駆動回路状態を変更する構成としてもよい。
【０１０６】
上記の構成によれば、例えば電源から供給される電圧の降下速度が遅い場合でも、コンパレータの出力変化の速度は変わらないことになる。よって、電源から供給される電圧の降下速度の影響を受けることなく、コンパレータの出力変化によって第１スイッチ素子駆動回路状態を変更することが可能となる。
【０１０７】
また、本発明に係るラッチングリレー駆動回路は、前記一対の第２分圧素子のうちの前記操作スイッチ側の第２分圧素子が抵抗であり、前記抵抗と前記コンデンサとにより定まる時定数が１秒以上である構成としてもよい。
【０１０８】
上記構成によれば、操作スイッチが閉成したまま電源電圧が降下した場合、第２スイッチ素子がオフする前に、即ち、リセット電流を流す前に、コンデンサが放電してしまわないようにすることができる。このため、操作コイルに十分なリセット電流を供給することができ、１巻線ラッチングリレーを確実に復帰させることができる。具体的には、操作スイッチを開成するのではなく、停電等による意図しない停電が発生した場合、ラッチングリレー駆動回路の電圧降下の時間（システムによって異なるが、一般的には２００ミリ秒、あるいはそれよりも短い）よりも、コンデンサに充電された電荷が第２分圧素子（抵抗）を介して放電する時間を長く取ることができる。従って、第２スイッチ素子がオフしたときに、リセット電流を操作コイルに供給することが可能になる。
【０１０９】
また、本発明に係るラッチングリレー駆動回路は、前記一対の第１分圧素子のうちの前記操作スイッチと反対側の第１分圧素子と並列に接続されたオフディレイコンデンサが設けられている構成としてもよい。
【０１１０】
上記構成によれば、停電により電源が遮断されてから、リセット電流を操作コイルに供給するタイミングを調整することができる。
【０１１１】
なお、本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０１１２】
本発明は、コイルに励磁入力を加えたとき動作又は復帰し,励磁入力を除去した後もその状態を保つ１巻線ラッチングリレーを駆動するラッチングリレー駆動回路に利用することができる。
【符号の説明】
【０１１３】
１、１Ａ、１Ｂ、１Ｃ  ラッチングリレー駆動回路
２  電源
３  シュミット回路
Ｌ１  操作コイル
Ｃ１  コンデンサ
ＳＷ  スイッチ
Ｍ１  トランジスタ（第２スイッチ素子）
Ｍ２  トランジスタ（第１スイッチ素子）
Ｒ１、Ｒ３  分圧抵抗
Ｒ２、Ｒ４  分圧抵抗
Ｒ６、Ｒ７、Ｒ８  抵抗
Ｃ２  オフディレイコンデンサ
Ｄ１  ダイオード
Ｄ２  ツェナーダイオード
Ｇ  グランド（一定電位）
Ｕ１Ａ  コンパレータ
【図１】
2015136797.tif 000003
【図２】
2015136797.tif 000004
【図３】
2015136797.tif 000005
【図４】
2015136797.tif 000006
【図５】
2015136797.tif 000007
【図６】
2015136797.tif 000008
【図７】
2015136797.tif 000009
【図８】
2015136797.tif 000010
【図９】
2015136797.tif 000011
【図１０】
2015136797.tif 000012
【図１１】
2015136797.tif 000013
【図１２】
2015136797.tif 000014
【図１３】
2015136797.tif 000015
【図１４】
2015136797.tif 000016
【図１５】
2015136797.tif 000017
【図１６】
2015136797.tif 000018
【図１７】
2015136797.tif 000019
【国際調査報告】
2015136797.tif 000020
2015136797.tif 000021
2015136797.tif 000022
2015136797.tif 000023