【事件の表示】
　特願２０００−２９４９８３「半導体装置」拒絶査定不服審判事件〔平成１４年　４月１２日出願公開、特開２００２−１１０９１８〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本件は平成１２年９月２７日の出願であって、平成１６年７月７日付けで拒絶査定がなされ、これに対し同年８月１２日に拒絶査定に対する審判請求がなされたものである。
　  
２．本願発明について
　本件の請求項１ないし３に係る発明は、平成１６年５月３１日提出の手続補正書により補正された特許請求の範囲の請求項１ないし３に記載された事項により特定されるものであって、その請求項１に係る発明（以下、「本願発明」という。）は、以下のとおりのものである。
　
「シリコン基板と、
　このシリコン基板の表面に形成されたＤＺ層と、
　前記シリコン基板の前記ＤＺ層の直下に形成されたＢＭＤ領域と、
　前記ＤＺ層上に形成され、情報を記憶するメモリセルを有するメモリ部と、
　前記ＤＺ層上に形成され、ノイズを発生するノイズ発生部と、
　前記メモリ部の前記メモリセルと前記ノイズ発生部との間の前記シリコン基板の表面に形成されたガードリングとを具備してなり、
　前記ＢＭＤ領域のＢＭＤ密度が１．０×１０8 ［個／ｃｍ3 ］以上、前記ＤＺ層の幅の値［μｍ］に対する、前記ＢＭＤ領域のＢＭＤ密度［個／ｃｍ3 ］の常用対数が０．２以上であることを特徴とする半導体装置。」
　  
３．刊行物に記載された発明
刊行物１．特開昭５６−１５５５６５号公報
　本願の出願日前に日本国内において頒布され、原審の拒絶の理由で引用された刊行物である特開昭５６−１５５５６５号公報には、第１図および第２図と共に以下の事項が記載されている。
　
「本発明は電荷蓄積機能を有する半導体装置の改良に関する。
　・・・この種の半導体装置としては、・・・ダイナミックＲＡＭなどがある。」（第１頁右下欄第６〜１０行）
「読み出し動作時、基板１周辺のプリチャージ用負荷ＭＯＳトランジスタ１１を動作させると、そのドレイン８付近に高電界が生じ、ドレイン電圧（ＶＤＤ）の上昇に伴ない衝突電離現象（インパクト・イオン化現象）が起こり、これによって発生した電子（少数キャリア）の一部は基板１中を拡散して、トランジスタ１０に近接したメモリ・セル部６の蓄積電極３下の電位井戸１１に流入する。このような不要な少数キャリアの電位井戸１１への流入が起こると、メモリ内容の反転が生じ、誤動作を招く等の不都合を生じる。」（第２頁右上欄第６〜１７行）
「第２図はこの電荷蓄積形半導体装置をダイナミックＲＡＭに適用した断面図であり、図中の２１は主表面層に結晶欠陥がないかもしくは少数存在する無欠陥領域２２を、内部に多数の結晶欠陥が存在する高密度欠陥領域２３を有するｐ型シリコン基板である。この基板２１上には絶縁膜２４を介して蓄積電極２５が設けられ、かつ該絶縁膜２４上には該蓄積電極２５と隣接して制御ゲート電極２６が設けられ、更に該制御ゲート電極２６と隣接する基板２１の無欠陥領域２２に基板２１と反対導電型（ｎ＋型）の不純物領域２７（ビットライン）が設けられている。このような蓄積電極２５、制御ゲート電極２６及び不純物領域２７によりメモリ・セル部２８が構成されている。また、同一基板２１のメモリ・セル部２８の周辺には周辺回路、例えば基板２１の無欠陥領域２２に形成されたｎ＋型のソース２９、ドレイン３０、及び絶縁膜２４上に形成されたゲート電極３１からなるプリチャージ用負荷ＭＯＳトランジスタ３２が設けられている。こうした構造のダイナミックＲＡＭによれば、読み出し動作時、基板２１周辺のプリチャージ用負荷ＭＯＳトランジスタ３２を動作させた場合、そのドレイン３０付近に高電界が生じ、ドレイン電圧（ＶＤＤ）の上昇に伴ない衝突電離現象（インパクト・イオン化現象）が起こり、これによって発生した電子（不要キャリア）の一部は基板２１中に拡散するが、基板２１内部の高密度欠陥領域２３の存在により少数キャリアの拡散距離を短かくでき、トランジスタ３２に近接したメモリ・セル部２８の蓄積電極２５下の電位井戸３３への不要な少数キャリアの流入を抑制できる。・・・かかる第２図図示のダイナミックＲＡＭにあっては、ｐ型シリコン基板２１の表層部に無欠陥領域２２を有し、この領域２２の深さはシリコン基板２１中の酸素濃度及び熱処理条件によりばらつき、数μｍ〜数１０μｍ程度となる。このため、無欠陥領域２２内を拡散する小数キャリアは第１図図示の構造と同様、メモリ・セル部２８に流入し誤動作を生じる。この誤動作を防止するには周辺回路としてのプリチャージ用負荷ＭＯＳトランジスタ３２とメモリ・セル部２８との距離を誤動作が生じない程度に大きくとる必要があり、基板面積が拡大するという欠点を生じる。」（第２頁左下欄第７行〜第３頁左上欄第１５行）
「・・・高密度欠陥領域・・・の結晶欠陥密度は１×１０５／cm２以上、無欠陥領域・・・は結晶欠陥がないかもしくは小数存在するもので、その結晶欠陥密度は１×１０４／ｃｍ２以下であり、かつ無欠陥領域・・・の深さは数μｍ〜数１０μｍである。」（第３頁右上欄第１１〜１７行）
　
　以上の事項によれば、刊行物１には以下の発明（以下、「刊行物発明」という。）が記載されている。
　
「主表面層に結晶欠陥がないかもしくは少数存在する数μｍ〜数１０μｍの深さの無欠陥領域と、前記無欠陥領域の直下に多数の結晶欠陥が存在する高密度欠陥領域とを有するシリコン基板と、
前記無欠陥領域上に絶縁膜を介して蓄積電極が設けられ、かつ前記絶縁膜上には前記蓄積電極と隣接して制御ゲート電極が設けられ、更に前記制御ゲート電極と隣接する前記シリコン基板の前記無欠陥領域にビットラインとなる不純物領域が設けられたメモリ・セル部を備え、
前記無欠陥領域上に形成されたソース、ドレイン、及び前記絶縁膜上に形成されたゲート電極からなるプリチャージ用負荷ＭＯＳトランジスタが設けられた周辺回路を備えた
ことを特徴とする半導体装置。」
　
４．対比・判断
　本願発明と刊行物発明とを対比する。
（ａ）本願の願書に最初に添付された明細書または図面（以下、「当初明細書等」という。）の０００８段落には「ＤＺ（Denuded Zone)層」と記載され、「Denuded Zone」が、結晶欠陥が無いかもしくは少数存在する領域であることは、当業者にとって明らかであるから、刊行物発明の「主表面層に結晶欠陥が無いかもしくは少数存在する無欠陥領域」は、シリコン基板の主表面層に形成された領域であって、本願発明の「シリコン基板の表面に形成されたＤＺ層」に相当する。
（ｂ）当初明細書等の０００８段落には「・・・ＢＭＤ（Bulk Micro Defect）密度（以下、＜ＢＭＤ＞と表記する。）・・・」と記載され、００２０段落には、「ＢＭＤ領域」について、「・・・ＢＭＤ領域６の＜ＢＭＤ＞は１．×１０８［個／ｃｍ３］以上である・・・」と記載され、００２４段落には「・・・ＢＭＤ領域９中の多数のＢＭＤ・・・」と記載されているから、本願発明の「ＢＭＤ領域」は「ＢＭＤ（Bulk Micro Defect）」が多数ある領域である。ここで、「ＢＭＤ（Bulk Micro Defect）」が、シリコン基板内部の「結晶欠陥」を示すことは当業者にとって明らかであるから、刊行物発明の「多数の結晶欠陥が存在する高密度欠陥領域」は、多数の結晶欠陥がある領域であって、本願発明の「ＢＭＤ領域」に相当する。
（ｃ）刊行物発明の「第１の絶縁膜を介して蓄積電極が設けられ、かつ前記第１の絶縁膜上には前記蓄積電極と隣接して制御ゲート電極が設けられ、更に前記制御ゲート電極と隣接する前記シリコン基板の前記無欠陥領域にビットラインとなる不純物領域が設けられたメモリ・セル」の、「第１の絶縁膜を介して蓄積電極が設けられ、かつ前記第１の絶縁膜上には前記蓄積電極と隣接して制御ゲート電極が設けられ、更に前記制御ゲート電極と隣接する前記シリコン基板の前記無欠陥領域にビットラインとなる不純物領域が設けられ」は、「メモリ・セル」の構造を具体的に特定する記載であり、また、「メモリ・セル」が、情報を記憶するものであることは当業者にとって自明な事項であるから、刊行物発明の「第１の絶縁膜を介して蓄積電極が設けられ、かつ前記第１の絶縁膜上には前記蓄積電極と隣接して制御ゲート電極が設けられ、更に前記制御ゲート電極と隣接する前記シリコン基板の前記無欠陥領域にビットラインとなる不純物領域が設けられたメモリ・セル」は、本願発明の「情報を記憶するメモリセル」に相当する。
　さらに、刊行物発明の「第１の絶縁膜を介して蓄積電極が設けられ、かつ前記第１の絶縁膜上には前記蓄積電極と隣接して制御ゲート電極が設けられ、更に前記制御ゲート電極と隣接する前記シリコン基板の前記無欠陥領域にビットラインとなる不純物領域が設けられたメモリ・セル部」は、メモリ・セルが設けられる部分を特定するものであって、本願発明の「情報を記憶するメモリセルを有するメモリ部」に相当する。
（ｄ）刊行物発明の「周辺回路」について、刊行物１には第２図と共に「読み出し動作時、基板２１周辺のプリチャージ用負荷ＭＯＳトランジスタ３２を動作させた場合、そのドレイン３０付近に高電界が生じ、ドレイン電圧（ＶＤＤ）の上昇に伴ない衝突電離現象（インパクト・イオン化現象）が起こり、これによって発生した電子（不要キャリア）の一部は基板２１中に拡散する・・・。」（第２頁右下欄第８〜１４行）、「第２図図示のダイナミックＲＡＭにあっては、ｐ型シリコン基板２１の表層部に無欠陥領域２２を有し、この領域２２の深さはシリコン基板２１中の酸素濃度及び熱処理条件によりばらつき、数μｍ〜数１０μｍ程度となる。このため、無欠陥領域２２内を拡散する少数キャリアは・・・、メモリ・セル部２８ｂに流入し誤動作を生じる。」（第３頁左上欄第４〜１１行）と記載されている。ここで、周辺回路のプリチャージ用負荷ＭＯＳトランジスタを動作させた際に、「衝突電離現象（インパクト・イオン化現象）が起こり、これによって発生した電子」が、ノイズであることは当業者にとって明らかである。
　したがって、刊行物発明の「前記無欠陥領域上に形成されたソース、ドレイン、及び第２の絶縁膜上に形成されたゲート電極からなるプリチャージ用負荷ＭＯＳトランジスタが設けられた周辺回路」は、周辺回路がノイズを発生するプリチャージ用負荷ＭＯＳトランジスタを備えることであるから、刊行物発明の「前記無欠陥領域上に形成されたソース、ドレイン、及び第２の絶縁膜上に形成されたゲート電極からなるプリチャージ用負荷ＭＯＳトランジスタが設けられた周辺回路」は、本願発明の「ノイズを発生するノイズ発生部」に相当する。
　
　よって、本願発明と刊行物発明は、
「シリコン基板と、このシリコン基板の表面に形成されたＤＺ層と、前記シリコン基板の前記ＤＺ層の直下に形成されたＢＭＤ領域と、前記ＤＺ層上に形成され、情報を記憶するメモリセルを有するメモリ部と、前記ＤＺ層上に形成され、ノイズを発生するノイズ発生部を具備する半導体装置」
である点で一致し、次の点で相違している。
　  
　相違点１
　本願発明は「前記メモリ部の前記メモリセルと前記ノイズ発生部との間の前記シリコン基板の表面に形成されたガードリング」を備えるのに対して、
　刊行物発明は、「メモリ・セル部」と「周辺回路」の間にガードリングを備えない点。
　
　相違点２
　本願発明は、「前記ＢＭＤ領域のＢＭＤ密度が１．０×１０8 ［個／ｃｍ3 ］以上、前記ＤＺ層の幅の値［μｍ］に対する、前記ＢＭＤ領域のＢＭＤ密度［個／ｃｍ3 ］の常用対数が０．２以上である」のに対して、
　刊行物発明は「無欠陥領域の幅」が「数μｍ〜数１０μｍ」であるが、「高密度欠陥領域」の単位堆積あたりの結晶欠陥の密度が明らかでない点。
　
［相違点１について］
　前記「４．対比・判断」の「（ｄ）」で検討したように、刊行物発明において周辺回路のプリチャージ用負荷ＭＯＳトランジスタを動作させた際に、「衝突電離現象（インパクト・イオン化現象）が起こり、これによって発生した電子」は、ノイズであるから、刊行物１の、周辺回路の「プリチャージ用負荷ＭＯＳトランジスタ３２を動作させた場合、そのドレイン３０付近に高電界が生じ、ドレイン電圧（ＶＤＤ）の上昇に伴ない衝突電離現象（インパクト・イオン化現象）が起こ」ること（第２頁右下欄第８〜１２行）、及び「・・・無欠陥領域２２内を拡散する小数キャリアは・・・、メモリ・セル部２８ｂに流入し誤動作を生じる。この誤動作を防止するには・・・」（第３頁左上欄第９〜１２行）との記載は、それぞれ周辺回路で発生したノイズが、メモリ・セル部に流入すると誤動作が生じること、及び誤動作を防止する必要性があることと技術的に同等である。
　一方、ノイズの伝搬を防ぐための手段として、ノイズによって影響を受ける回路部と、ノイズを発生する回路部との間の基板表面にガードリングを設けることは、例えば特開平１１−２１４６５４号公報の００９６段落〜００９７段落、０１０４段落（「ガードリングＧＲＤ」）及び第１０図（「ＧＲＤ」）、特開平４−５３２５５号公報の第３頁右上欄第６行〜同頁左下欄第５行（「ガードリング用のウエル３１」）及び第２図、特開昭６３−３４９７２号公報の特許請求の範囲（「ガードバンド」）、第１頁左下欄第１８行〜同頁右下欄第２行にも記載があるように従来周知の技術であるから、刊行物発明のノイズ発生部である周辺回路と、ノイズによって影響を受けるメモリ・セル部との間の基板表面に、誤動作防止のために従来周知のガードリングを設けることは当業者が何ら困難性なくなし得ることである。
　
［相違点２について］
　（ａ）当初明細書等の００２２段落と図３および００３０段落と図６の記載によれば、「＜ＢＭＤ＞≧１．×１０８ ［個／ｃｍ3 ］、Ｌｏｇ１０（＜ＢＭＤ＞）／（ＷDZ）≧０．２の領域では、データ化けが発生していないことが分かる。」としている。
　（ｂ）しかし、当初明細書等の図３の「データ化け有り」と「データ化け無し」の点を検討した場合、「Ｌｏｇ１０（＜ＢＭＤ＞）／（ＷDZ）＝０．２」の線を画定するには、境界部における「データ化け無し」と「データ化け有り」の点の数が少なすぎるため、一概に「Ｌｏｇ１０（＜ＢＭＤ＞）／（ＷDZ）＝０．２」の線で領域を分けることはできない。また、＜ＢＭＤ＞とＷＤＺとの関係についても、「Ｌｏｇ１０（＜ＢＭＤ＞）／（ＷDZ）」の他に、例えば、（ｂ１）曲線を設定することによって「データ化け無し」と「データ化け有り」の点を分けること、（ｂ２）「Ｌｏｇ１０（＜ＢＭＤ＞＋Ａ）／（ＷDZ）＝Ｂ（ここで、Ａ、Ｂは任意の定数）」のように、定数Ａ、Ｂを適宜設定した式によって「データ化け無し」と「データ化け有り」の点を分けること、（ｂ３）「＜ＢＭＤ＞［個／ｃｍ３］＝１．Ｅ＋０８」という条件で「データ化け無し」と「データ化け有り」の点を分けるならば、ＤＺ幅（横軸）に対して垂直な直線を引くこともできる。
　（ｃ）したがって、「Ｌｏｇ１０（＜ＢＭＤ＞）／（ＷDZ）＝０．２」という直線によって下限が設定される領域、即ち、本願発明の「前記ＤＺ層の幅の値［μｍ］に対する、前記ＢＭＤ領域のＢＭＤ密度［個／ｃｍ3 ］の常用対数が０．２以上である」という関係によって設定される領域に臨界的な意味があるとは認められない。
　（ｄ）さらに、ＢＭＤ密度の下限値について検討すると、ＢＭＤ密度の下限値で、「データ化け有り」の点を除くのであれば、図６については、「＜ＢＭＤ＞［個／ｃｍ３］」の値を、１Ｅ＋０８と１Ｅ＋０９の間、例えば、４Ｅ＋０８で区切ることもできるから「１．Ｅ＋０８」というＢＭＤ密度の下限値にも臨界的な意味を見いだすことはできない。
　（ｅ）以上のとおりであるから、本願発明の「ＢＭＤ領域のＢＭＤ密度が１．０×１０8 ［個／ｃｍ3 ］以上、前記ＤＺ層の幅の値［μｍ］に対する、前記ＢＭＤ領域のＢＭＤ密度［個／ｃｍ3 ］の常用対数が０．２以上である」という「ＢＭＤ領域のＢＭＤ密度」と「ＤＺ層の幅の値」の関係に、特段の臨界的な意味があるとは認められない。
　（ｆ）したがって、本願発明の課題を解決するために必要な「ＢＭＤ領域のＢＭＤ密度」と「ＤＺ層の幅の値」は、「ＢＭＤ領域のＢＭＤ密度が１．０×１０8 ［個／ｃｍ3 ］以上、前記ＤＺ層の幅の値［μｍ］に対する、前記ＢＭＤ領域のＢＭＤ密度［個／ｃｍ3 ］の常用対数が０．２以上である」という「ＢＭＤ領域のＢＭＤ密度」と「ＤＺ層の幅の値」の関係によって特定される必然性はなく、図３の斜線で示される領域内の「データ化け無し」の点がある領域に「ＢＭＤ領域のＢＭＤ密度」と「ＤＺ層の幅の値」の両者があれば良いものと認める。
（ｇ）さらに、ガードリングの形状、サイズや不純物濃度等が異なれば、「メモリ部」と「ノイズ発生部」の間の距離等が変化するため、当初明細書等の図３や図６に示された結果とは、異なる結果が得られると認められる。即ち、一般的に、ガードリングのサイズ等が大きい場合や、ガードリングがノイズ発生部（またはメモリ部）を囲む場合は、ノイズ発生部で発生したノイズがメモリ部へ伝搬し難くなるため、データ化けが生じにくくなると認められるから、当初明細書等の図３、図６で示されている「データ化け有り」の点と「データ化け無し」の点は、ガードリングが特定の形状、特定のサイズや特定の不純物濃度を備えた場合に限られると認められる。しかし、本願発明は、ガードリングの形状、サイズや不純物濃度等の限定はないから、この点においても「ＢＭＤ領域のＢＭＤ密度が１．０×１０8 ［個／ｃｍ3 ］以上」、「前記ＤＺ層の幅の値［μｍ］に対する、前記ＢＭＤ領域のＢＭＤ密度［個／ｃｍ3 ］の常用対数が０．２以上である」という関係に特段の臨界的な意味があるとは認められない。
（ｈ）一方、刊行物発明は、「数μｍ〜数１０μｍの深さの無欠陥領域」を備えており、当初明細書等のデータ化けの無い試料の「ＤＺ幅」の値である１０から４０μｍを含んでいる。
（ｉ）また、刊行物１には、「・・・基板２１周辺のプリチャージ用負荷ＭＯＳトランジスタ３２を動作させた場合、そのドレイン３０付近に高電界が生じ、ドレイン電圧（ＶＤＤ）の上昇に伴ない衝突電離現象（インパクト・イオン化現象）が起こり、これによって発生した電子（不良キャリア）の一部は基板２１中に拡散するが、基板２１内部の高密度欠陥領域２３の存在により・・・トランジスタ３２に近接したメモリ・セル部２８の蓄積電極２５下の電位井戸３３への不要な小数キャリアの流入を抑制できる。」（第２頁右下欄第８〜１９行）と記載され、プリチャージ用負荷ＭＯＳトランジスタが動作する際、衝突電離現象（インパクト・イオン化現象）が起こり、これによって発生した電子による誤動作を防止すること、即ち、プリチャージ用負荷ＭＯＳトランジスタが動作する際のノイズによる誤動作を防止することが課題として記載されている。
（ｊ）そして、刊行物１には、第３頁右上欄第１１〜１２行に「・・・高密度欠陥領域・・・の結晶欠陥密度は１×１０５／cm２以上」との例示もあるから、周辺回路にあるプリチャージ用負荷ＭＯＳトランジスタの動作時のノイズによる誤動作を防止するために、刊行物発明の「数μｍ〜数１０μｍの深さの無欠陥領域」に対応して、その中で、最も効果のあるＢＭＤ密度（欠陥密度）の値を適宜設定することによって、刊行物発明の無欠陥領域の深さと高密度欠陥領域の結晶欠陥密度を共に当初明細書等の図３の「データ化け無し」としている斜線部の領域内にあるようにすることは、当業者が容易になし得ることである。
　
　したがって、本願発明は、刊行物１に記載された発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　 
５．むすび
　以上のとおり、本願の請求項１に係る発明は、刊行物１に記載された発明および周知技術から、当業者が容易に発明をすることができたものであり、特許法第２９条第２項の規定により特許を受けることができないから、本願は、請求項２ないし３に係る発明について検討するまでもなく、拒絶されるべきものである。
　  
　よって、結論のとおり審決する。