【事件の表示】
　特願２０００−２９８９６９「レベルシフト回路」拒絶査定不服審判事件〔平成１４年　４月１２日出願公開、特開２００２−１１１４７９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１　手続の経緯・本願発明
　本願は、平成１２年９月２９日の出願であって、平成１８年５月１７日付けで拒絶査定がなされ、これに対し、平成１８年６月２２日に拒絶査定に対する審判請求がなされるとともに、平成１８年７月４日付けで手続補正がなされ、更に平成１８年７月２４日付けで手続補正がなされたものであり、その請求項１に係る発明は、平成１７年７月２４日付けの手続補正により補正された明細書の特許請求の範囲の請求項１に記載された事項により特定される次のとおりのものである。（以下、「本願発明１」という。）
　「【請求項１】　第１高電圧電源と第１低電圧電源とに接続されるインバータ回路を有し、入力信号に応じて、該第１高電圧電源の電圧レベルを高レベルとすると共に該第１低電圧電源の電圧レベルを低レベルとする信号を生成して出力する初段回路部と、
　上記第１高電圧電源と上記第１低電圧電源よりも低い電圧の第２低電圧電源とに接続されるインバータ回路を有し、該初段回路部の出力信号に応じて、上記第１高電圧電源の電圧レベルを高レベルとすると共に該第２低電圧電源の電圧レベルを低レベルとする信号を生成して出力する中段回路部と、
　上記第１高電圧電源よりも高い電圧の第２高電圧電源と上記第２低電圧電源とに接続されるインバータ回路を有し、該中段回路部の出力信号に応じて、該第２高電圧電源の電圧レベルを高レベルとすると共に上記第２低電圧電源の電圧レベルを低レベルとする信号を生成して出力する終段回路部と、
を備え、
　上記中段回路部は、
　上記第１高電圧電源と出力端との間に設けられ上記初段回路部の出力信号に応じて動作する第１トランジスタ、及び出力端と上記第２低電圧電源との間に設けられた第２トランジスタを有するインバータ回路と、
　該インバータ回路の各トランジスタがレシオ状態のときに、上記第１高電圧電源と該インバータ回路の出力端との間の抵抗値と、該インバータ回路の出力端と上記第２低電圧電源との間の抵抗値が所定の比になるように該インバータ回路の第２トランジスタの制御信号入力端に電圧を印加する電圧発生回路と、
を備え、
　２値の入力信号に対して、前記中段回路部が、低レベル側の電圧レベルをレベルシフトさせた後、更に、前記終段回路部が、高レベル側の電圧レベルをレベルシフトさせることを特徴とするレベルシフト回路。」
　
２　引用刊行物に記載された発明
　これに対して、原審における、平成１８年２月２０日付けで通知した拒絶の理由に引用した、平成１２年９月８日に頒布された「特開２０００−２４４３０６号公報」（以下、「引用刊行物１」という。）には、次の事項が記載されている。
　記載事項（１）
　「【０００２】
【従来の技術】従来、レベルシフト回路は、ＬＣＤ、ＥＬＤ（エレクトロルミネッセンス・ディスプレイ），ＰＤ（プラズマディスプレイ）などの表示装置を駆動するドライバー回路に用いられている。ドライバー回路において、低電圧系の回路によって所定の信号処理が行われた後、その信号レベルがレベルシフト回路によって高電圧の信号レベルに変換され、出力回路を経て表示デバイスへ出力される。
【０００３】従来例に係るレベルシフト回路を図５に示す。このレベルシフト回路は、第１のレベルシフト回路１と第２のレベルシフト回路２とから構成されている。第１のレベルシフト回路１において、入力信号Ｖｉｎは、ＰチャネルＭＯＳＦＥＴ（ＭＰ１）のゲートに印加され、インバータ（ＩＮ１）によって反転された信号がＰチャネル型ＭＯＳＦＥＴ（ＭＰ２）のゲートに印加される。ＭＯＳＦＥＴ（ＭＰ１、ＭＰ２）のソースはいずれも第１の電源電位（Ｖｄｄ１：＋５Ｖ）に接続され、ドレインは、Ｎチャネル型ＭＯＳＦＥＴ（ＭＮ１，ＭＮ２）が接続されている。
【０００４】Ｎチャネル型ＭＯＳＦＥＴ（ＭＮ１，ＭＮ２）のゲートとドレインは互いにクロス接続されており、ソースはいずれも第２の電源電位（Ｖｓｓ：−４０Ｖ）に接続されている。
【０００５】第１のレベルシフト回路の出力Ｘ，Ｙは、第２のレベルシフト回路２のＮチャネルＭＯＳＦＥＴ（ＭＮ３，ＭＮ４）のゲート（ＩＦ１，ＩＦ２）に入力される。ＮチャネルＭＯＳＦＥＴ（ＭＮ３，ＭＮ４）のソースは、いずれも負の高電位である第２の電源電位（Ｖｓｓ：−４０Ｖ）に接続され、ドレインにはＰチャネル型ＭＯＳＦＥＴ（ＭＰ３，ＭＰ４）が接続されている。Ｐチャネル型ＭＯＳＦＥＴ（ＭＰ３，ＭＰ４）のソースは正の高電位である第３の電源電位（Ｖｄｄ３：＋４０Ｖ）に接続されている。Ｐチャネル型ＭＯＳＦＥＴ（ＭＰ３，ＭＰ４）のゲートとドレインは互いにクロス接続されている。そして、これらのドレインから出力Ａ２，Ｂ２が取り出される。
【０００６】上記のレベルシフト回路は、５Ｖ系の信号レベルをまず第１のレベルシフト回路によって、５Ｖと−４０Ｖ間の電圧範囲でスイングするような信号レベルに変換し、次に第２のレベルシフト回路によって＋４０Ｖと−４０間の電圧範囲でスイングするような信号レベルに変換している。」（２頁１欄２５行〜２欄１７行）
　
３　対比  
　本願発明１と引用刊行物１に記載された発明を対比すると、
　両者は、「第１高電圧電源と第１低電圧電源とに接続されるインバータ回路を有し、入力信号に応じて、該第１高電圧電源の電圧レベルを高レベルとすると共に該第１低電圧電源の電圧レベルを低レベルとする信号を生成して出力する初段回路部と、
　上記第１高電圧電源と上記第１低電圧電源よりも低い電圧の第２低電圧電源とに接続されるインバータ回路を有し、該初段回路部の出力信号に応じて、上記第１高電圧電源の電圧レベルを高レベルとすると共に該第２低電圧電源の電圧レベルを低レベルとする信号を生成して出力する中段回路部と、
　上記第１高電圧電源よりも高い電圧の第２高電圧電源と上記第２低電圧電源とに接続されるインバータ回路を有し、該中段回路部の出力信号に応じて、該第２高電圧電源の電圧レベルを高レベルとすると共に上記第２低電圧電源の電圧レベルを低レベルとする信号を生成して出力する終段回路部と、
を備え、
　上記中段回路部は、
　上記第１高電圧電源と出力端との間に設けられ上記初段回路部の出力信号に応じて動作する第１トランジスタを有するインバータ回路と、
　を備え、
　２値の入力信号に対して、前記中段回路部が、低レベル側の電圧レベルをレベルシフトさせた後、更に、前記終段回路部が、高レベル側の電圧レベルをレベルシフトさせることを特徴とするレベルシフト回路。」である点で一致し、
　次の点で相違する。
　ａ）中段回路部のインバータ回路として、本願発明１は、第１トランジスタの他に「出力端と上記第２低電圧電源との間に設けられた第２トランジスタ」を設けているのに対し、引用刊行物１に記載された発明は、そのように構成されていない点。
　ｂ）中段回路部として、本願発明１は、インバータ回路部の他に「該インバータ回路の各トランジスタがレシオ状態のときに、上記第１高電圧電源と該インバータ回路の出力端との間の抵抗値と、該インバータ回路の出力端と上記第２低電圧電源との間の抵抗値が所定の比になるように該インバータ回路の第２トランジスタの制御信号入力端に電圧を印加する電圧発生回路」を設けているのに対し、引用刊行物１に記載された発明は、そのように構成されていない点。
　
４　当審の判断
　上記相違点ａ）ｂ）について検討する。
　レベルシフト回路において、中段回路部のインバータ回路として、第１トランジスタの他に、出力端と上記第２低電圧電源との間に設けられた第２トランジスタを設け、中段回路部として、インバータ回路部の他に、インバータ回路の各トランジスタがレシオ状態のときに、第１高電圧電源とインバータ回路の出力端との間の抵抗値と、インバータ回路の出力端と第２低電圧電源との間の抵抗値が所定の比になるようにインバータ回路の第２トランジスタの制御信号入力端に電圧を印加する電圧発生回路を設けることは、周知技術（特開平１−２２６２１８号公報（第３図及びその記載事項参照））であり、その周知技術を引用刊行物１に記載された発明に適用することには格別の困難性が存在しないため、上記相違点ａ）ｂ）は、当業者が容易に想到し得る程度のものである。
　そして、本願発明１の作用効果も、引用刊行物１及び周知技術から当業者が予測できる範囲のものである。
　
５　むすび
　したがって、本願発明１は、引用刊行物１に記載された発明に基づいて、当業者が容易に発明をすることができたものであるので、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。