【事件の表示】
　平成　５年特許願第３４５９７２号「半導体装置及びその製造方法」拒絶査定不服審判事件〔平成　６年　９月　２日出願公開、特開平　６−２４４１３６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成５年１２月２４日（優先権主張平成４年１２月２５日）の出願であって、平成１６年８月１２日付けで拒絶査定がなされ、これに対して同年９月２４日に拒絶査定に対する審判請求がなされるとともに同年１０月２２日付けで手続補正がなされ、その後、当審において、平成１７年１２月２１日付けで審尋がなされ、平成１８年２月２７日に回答書が提出されたものである。 　
　
　
第２　本願発明について
１　本願発明
　本願の請求項１ないし１１に係る発明は、平成１６年１０月２２日付け手続補正書により補正された特許請求の範囲の請求項１ないし１１に記載されたとおりのものであるところ、この内、本願の請求項１に係る発明は、以下のとおりのものである。
「半導体基板の上に形成されたゲート絶縁膜と、
　前記ゲート絶縁膜に対向して形成されたゲート電極膜と、を備え、
　前記ゲート電極膜は、アモルファス状態から結晶化されて形成された多結晶状態に形成された多結晶層が複数積層された積層構造を有し、
　隣接する前記多結晶層の間には隣接する層を隔てる結晶粒界が形成されることを特徴とする半導体装置。」
　
２　引用刊行物に記載の発明
　原査定において拒絶の理由に引用された、本願出願前日本国内において頒布された刊行物１（特開平４−１４２０８１号公報）には、
「ＭＯＳトランジスタ」（発明の名称）に関して、
「３層以上の多層構造からなるゲートを有するＭＯＳトランジスタ。」（特許請求の範囲）であり、
「〔従来の技術〕
　第４図は従来のＭＯＳトランジスタの構造を示す断面側面図である。ｐ型シリコン基板１の表面に、ｎ型不純物領域であるソース２，同じくｎ型不純物領域であるドレイン３が設けられ、ソース２とドレイン３の間のチャネル領域６上にはゲート酸化膜４，更にその上にゲート５が設けられている。ゲート５としては通常単層のポリシリコンが用いられる。」（第１頁左下欄第１１〜１９行）こと、「〔発明が解決しようとする課題〕
　従来のＭＯＳトランジスタは以上のように構成されており、ゲート５は通常単層のポリシリコンであったため、チャネル領域６中にもイオン注入がなされる場合があるという問題点があった。
　これを図面で説明すると、第５図において、ゲート酸化膜４，ポリシリコンのゲート５が形成されたｐ型シリコン基板１にイオン注入が行われる際、ポリシリコンのゲート５中に存在するグレイン境界７がポリシリコンのゲート５の上面から下面に到達しているため、イオン注入の不純物９はグレイン境界７を通ってゲート酸化膜４の下に達する。このため、第６図に示すように、チャネル領域６中にも不純物領域１０が形成され、ＭＯＳトランジスタの電気特性が変化してしまうという問題点があった。」（第１頁右下欄第１７行〜第２頁左上欄第１２行）こと、「〔課題を解決するための手段〕
　この発明に係るＭＯＳトランジスタはゲートを３層以上の多層構造としたものである。
　〔作用〕
　この発明におけるＭＯＳトランジスタではゲートの各層中の上面から下面に達するグレイン境界が全層で重なる確率は極めて低いので、イオン注入の不純物がグレイン境界を通ってチャネル領域に到達することはない。」（第２頁右上欄第１０〜１８行）こと、「〔実施例〕
　以下、この発明の一実施例を図について説明する。第１図において１〜４は上記従来ＭＯＳトランジスタと全く同一のものである。ゲート５は、ポリシリコン５１，５２，５３の３層で形成される。グレイン境界７１，７２，７３はポリシリコン５１，５２，５３のそれぞれにおいては上面から下面へ到達するが、ゲート５全体としてはその上面から下面へはほとんど到達しない。
　この理由を説明する。第３図はゲート５の平面図であり、破線はポリシリコン５１のグレイン境界７１を、実線はポリシリコン５２のグレイン境界７２をそれぞれ示す。ポリシリコン５３のグレイン境界７３は省いてある。グレイン境界７１とグレイン境界７２は交点１１を必ず作り、ここでグレイン境界７はポリシリコン５１，５２を貫く。即ち、２層のポリシリコンでは必ずそれを貫くグレイン境界７が存在する。しかし、第３図に示していないポリシリコン５３のグレイン境界７３が交点１１を通る確率は低く、従って３層のポリシリコン５１，５２，５３からなるゲート５の上面から下面に到達するグレイン境界７が存在する確率は極めて小さい。またポリシリコンの層数を増す程その確率は一層小さくなる。」（第２頁左下欄第４行〜同頁右下欄第７行）ことが、第１図、第３図〜第６図と共に記載されている。
　以上の記載から、刊行物１には、「ｐ型シリコン基板１の表面に、ｎ型不純物領域であるソース２，同じくｎ型不純物領域であるドレイン３が設けられ、ソース２とドレイン３の間のチャネル領域６上にはゲート酸化膜４，更にその上にゲート５が設けられており、ゲート５は、ポリシリコン５１，５２，５３の３層で形成され、またポリシリコンの層数を増すことができ、グレイン境界７１，７２，７３はポリシリコン５１，５２，５３のそれぞれにおいては上面から下面へ到達するが、ゲート５全体としてはその上面から下面へはほとんど到達しない、３層以上の多層構造からなるゲートを有するＭＯＳトランジスタ。」（以下、「刊行物１に記載の発明」という。）が示されている。
　
３　対比・判断
（１）新規性について
　本願の請求項１に係る発明と刊行物１に記載の発明とを対比すると、刊行物１に記載の発明の「ｐ型シリコン基板１」は、本願の請求項１に係る発明の「半導体基板」に相当し、刊行物１に記載の発明の「ゲート酸化膜４」は、本願の請求項１に係る発明の「ゲート絶縁膜」に相当し、刊行物１に記載の発明の「ゲート５」は、本願の請求項１に係る発明の「前記ゲート絶縁膜に対向して形成されたゲート電極膜」に相当し、また、刊行物１に記載の発明の「ポリシリコン５１，５２，５３の３層で形成され、またポリシリコンの層数を増すことができ」、「３層以上の多層構造からなるゲートを有する」ことは、本願の請求項１に係る発明の「前記ゲート電極膜は、多結晶状態に形成された多結晶層が複数積層された積層構造を有」することに相当し、刊行物１に記載の発明の「グレイン境界」は、本願の請求項１に係る発明の「結晶粒界」に相当し、刊行物１に記載の発明の「ＭＯＳトランジスタ」は、本願の請求項１に係る発明の「半導体装置」に相当するから、
本願の請求項１に係る発明と刊行物１に記載の発明とは、
「半導体基板の上に形成されたゲート絶縁膜と、
　前記ゲート絶縁膜に対向して形成されたゲート電極膜と、を備え、
　前記ゲート電極膜は、多結晶状態に形成された多結晶層が複数積層された積層構造を有することを特徴とする半導体装置。」の点で一致し、
本願の請求項１に係る発明では、前記ゲート電極膜は、アモルファス状態から結晶化されて形成された多結晶状態に形成された多結晶層が複数積層された積層構造を有するのに対して、刊行物１に記載の発明は、ゲート５は、ポリシリコン５１，５２，５３の３層で形成され、またポリシリコンの層数を増すことができ、３層以上の多層構造からなるゲートを有する点（以下、「相違点１」という。）、
本願の請求項１に係る発明は、隣接する前記多結晶層の間には隣接する層を隔てる結晶粒界が形成されるのに対して、刊行物１に記載の発明は、グレイン境界７１，７２，７３はポリシリコン５１，５２，５３のそれぞれにおいては上面から下面へ到達するが、ゲート５全体としてはその上面から下面へはほとんど到達しない点（以下、「相違点２」という。）、で相違している。
　そこで、上記相違点１、２について検討する。
（相違点１について）
　多結晶状態に形成された多結晶層が複数積層された積層構造を有するゲート電極膜における多結晶層として、本願の請求項１に係る発明は、アモルファス状態から結晶化されて形成された多結晶状態に形成された多結晶層を用いているが、刊行物１に記載の発明の、ポリシリコン５１，５２，５３の３層で形成され、またポリシリコンの層数を増すことができ、３層以上の多層構造からなるゲートにおける、多結晶層に相当するポリシリコン層も多結晶状態に形成されたものあり、アモルファス状態から結晶化されて形成された多結晶状態に形成された多結晶層と、多結晶層という点では、変わりがなく、物としての区別ができないので、多結晶状態に形成された多結晶層が複数積層された積層構造を有するゲート電極膜における多結晶層として、本願の請求項１に係る発明における、アモルファス状態から結晶化されて形成された多結晶状態に形成された多結晶層と、刊行物１に記載の発明のポリシリコン層とは、完成物としては、実質的に同一と認められる。
（相違点２について）
　刊行物１の第１図を参照すると、第１図のグレイン境界７は、第１図の断面側面図の略縦方向に伸びる、ポリシリコン５１，５２，５３のそれぞれにおいて上面から下面へ到達するグレイン境界７１，７２，７３と、横方向に伸びるグレイン境界（符号はない）とからなっている。そして、前記したように、刊行物１に記載の発明の「グレイン境界」は、本願の請求項１に係る発明の「結晶粒界」に相当しており、刊行物１の第１図の、横方向に伸びるグレイン境界は、多結晶層に相当するポリシリコン５１とポリシリコン５２の隣接する２層の間と、ポリシリコン５２とポリシリコン５３の隣接する２層の間に形成されているので、本願の請求項１に係る発明の、隣接する前記多結晶層の間には隣接する層を隔てる結晶粒界が形成されることに相当する。
　してみると、相違点２には、実質的な相違は認められない。
　以上検討したように、相違点１及び相違点２には、実質的な相違が認められないので、本願の請求項１に係る発明は、実質的に上記刊行物１に記載された発明である。
　
（２）進歩性について
　本願の請求項１に係る発明と刊行物１に記載の発明とを対比すると、刊行物１に記載の発明の「ｐ型シリコン基板１」は、本願の請求項１に係る発明の「半導体基板」に相当し、刊行物１に記載の発明の「ゲート酸化膜４」は、本願の請求項１に係る発明の「ゲート絶縁膜」に相当し、刊行物１に記載の発明の「ゲート５」は、本願の請求項１に係る発明の「前記ゲート絶縁膜に対向して形成されたゲート電極膜」に相当し、また、刊行物１に記載の発明の「ポリシリコン５１，５２，５３の３層で形成され、またポリシリコンの層数を増すことができ」、「３層以上の多層構造からなるゲートを有する」ことは、本願の請求項１に係る発明の「前記ゲート電極膜は、多結晶状態に形成された多結晶層が複数積層された積層構造を有」することに相当し、刊行物１に記載の発明の「グレイン境界」は、本願の請求項１に係る発明の「結晶粒界」に相当し、刊行物１に記載の発明の「ＭＯＳトランジスタ」は、本願の請求項１に係る発明の「半導体装置」に相当するから、
本願の請求項１に係る発明と刊行物１に記載の発明とは、
「半導体基板の上に形成されたゲート絶縁膜と、
　前記ゲート絶縁膜に対向して形成されたゲート電極膜と、を備え、
　前記ゲート電極膜は、多結晶状態に形成された多結晶層が複数積層された積層構造を有することを特徴とする半導体装置。」の点で一致し、
本願の請求項１に係る発明では、前記ゲート電極膜は、アモルファス状態から結晶化されて形成された多結晶状態に形成された多結晶層が複数積層された積層構造を有するのに対して、刊行物１に記載の発明は、ゲート５は、ポリシリコン５１，５２，５３の３層で形成され、またポリシリコンの層数を増すことができ、３層以上の多層構造からなるゲートを有する点（以下、「相違点３」という。）、
本願の請求項１に係る発明は、隣接する前記多結晶層の間には隣接する層を隔てる結晶粒界が形成されるのに対して、刊行物１に記載の発明は、グレイン境界７１，７２，７３はポリシリコン５１，５２，５３のそれぞれにおいては上面から下面へ到達するが、ゲート５全体としてはその上面から下面へはほとんど到達しない点（以下、「相違点４」という。）、で相違している。
　そこで、上記相違点３、４について検討する。
（相違点３について）
　多結晶状態に形成された多結晶層が複数積層された積層構造を有するゲート電極膜における多結晶層として、本願の請求項１に係る発明は、アモルファス状態から結晶化されて形成された多結晶状態に形成された多結晶層を用いているが、刊行物１に記載の発明の、ポリシリコン５１，５２，５３の３層で形成され、またポリシリコンの層数を増すことができ、３層以上の多層構造からなるゲートにおける、多結晶層に相当するポリシリコン層も多結晶状態に形成されたものあり、アモルファス状態から結晶化されて形成された多結晶状態に形成された多結晶層と、多結晶層という点では、変わりがなく、また、多結晶層を形成するにあたり、アモルファス状態から結晶化して形成することも、当該技術分野の周知技術であるから、刊行物１に記載の発明の、ポリシリコンの３層以上の多層構造からなるゲートにおいても、各層のポリシリコンを、アモルファス状態から結晶化して形成することは、当業者が適宜なし得た程度のことと認められる。
（相違点４について）
　刊行物１の第１図を参照すると、第１図のグレイン境界７は、第１図の断面側面図の略縦方向に伸びる、ポリシリコン５１，５２，５３のそれぞれにおいて上面から下面へ到達するグレイン境界７１，７２，７３と、横方向に伸びるグレイン境界（符号はない）とからなっている。そして、前記したように、刊行物１に記載の発明の「グレイン境界」は、本願の請求項１に係る発明の「結晶粒界」に相当しており、刊行物１の第１図の、横方向に伸びるグレイン境界は、多結晶層に相当するポリシリコン５１とポリシリコン５２の隣接する２層の間と、ポリシリコン５２とポリシリコン５３の隣接する２層の間に形成されているので、本願の請求項１に係る発明の、隣接する前記多結晶層の間には隣接する層を隔てる結晶粒界が形成されることに相当する。
　してみると、相違点４には、実質的な相違は認められない。
　したがって、本願の請求項１に係る発明は、上記刊行物１に記載された発明及び周知技術に基づいて、当業者が容易に発明をすることができたものである。
　
４　むすび
　以上のとおり、本願の請求項１に係る発明は、特許法第２９条第１項第３号、又は特許法第２９条第２項の規定により特許を受けることができないものであるので、他の請求項に係る発明についての判断をするまでもなく、本願は拒絶すべきものである。
　よって、結論のとおり審決する。