【事件の表示】
　特願２００８−　８６０８６「液晶表示装置」拒絶査定不服審判事件〔平成２０年　８月　７日出願公開、特開２００８−１８１１５４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成９年１２月１６日に出願した特願平９−３４５９９７号の一部を平成１７年１０月２４日に新たな特許出願とした特願２００５−３０８５８２号の一部を平成２０年３月２８日に新たな特許出願としたものであって、平成２０年１０月６日付けで手続補正がなされたところ、同年１０月３０日付けで拒絶査定がなされ、これに対し、同年１２月１１日に拒絶査定不服審判が請求されものである。
　
　
２．本願発明
　本願の請求項に係る発明は、平成２０年１０月６日付け手続補正により補正された特許請求の範囲の請求項１に記載された事項により特定されるものであると認められるところ、請求項１に係る発明は次のものである。
「基板に所定のピッチで複数の画素がマトリクス状に配列された画像表示領域と、
　前記基板の画像表示領域の周辺に設けられる余白領域と、
　前記画像表示領域における複数画素単位で構成される組毎にその組内の各画素への信号入力を時分割で切り換える複数のスイッチ回路と、
　前記複数のスイッチ回路へ信号を与える外部回路との接続を行うため、前記組毎に対応して前記余白領域に設けられる複数の接続端子とを備えており、
　前記複数のスイッチ回路がポリシリコンを用いて形成され、前記複数のスイッチ回路の各ゲート電極の位置が各スイッチ回路と対応する複数の画素の並びの方向において隣接するスイッチ回路の領域と重複しないよう配置されている液晶表示装置であって、
　前記複数の接続端子のピッチをＡ、前記複数のスイッチ回路のピッチをＢ、前記画像表示領域の複数の画素のピッチをＣ、前記複数の接続端子の１つから前記複数の画素へ時分割で信号を送る際の時分割数をｎ（ｎは２以上の自然数）とした場合、
　Ａ／ｎ≦Ｂ≦Ｃ
　の全ての関係を満足するとともに、
　前記複数の接続端子が前記基板の片側の余白領域に設けられており、
　前記複数の接続端子が設けられる接続領域の長さが前記画像表示領域の長さと等しくまたは短く設けられている
　ことを特徴とする液晶表示装置。」（以下「本願発明」という。）
　
　
３．刊行物の記載事項 
　原査定の拒絶理由に引用された、本願の出願日前に頒布された刊行物である特開平５−２０４３３１号公報（以下「引用例」という。）には、下記の事項が記載されている。
　
（１）「【００２１】
【実施例】以下、本発明の実施例について、図面を用いて説明する。
【００２２】図１は本発明の駆動法を用いたアクティブマトリクス型の液晶表示装置の１実施例を示したものである。
【００２３】同図で、液晶表示部８はマトリクス状に配置された複数の液晶セル（ＬＣ）に対して、それぞれＴＦＴを設け、このＴＦＴのスイッチング動作によって各液晶セルを駆動するようにしたものである。ここで、横方向に並んだＴＦＴの各ゲートから共通に引き出した電極であるゲートラインＧ１〜ＧＭに対して、ゲート駆動回路１から順次ゲート電圧を印加し、各ゲートライン毎にＴＦＴのゲートをオンしていく。
【００２４】一方、縦方向に並んだＴＦＴの各ドレインから共通に引き出した電極であるドレインラインＤ１〜ＤＮに対して、上記オンゲート電圧を印加されたゲートライン毎に、データ電圧をデータ駆動回路２からサンプリング回路３を経て順次印加し、各液晶セルに与えていく。また、サンプリング回路３は、上記各ドレインラインに対してサンプリング用ＴＦＴを持ち、サンプリング用ＴＦＴのゲ−ト端子に画素ＴＦＴゲートオン電圧が印加している間に、複数の電圧φ１，φ２を供給する。但し、この出力電圧φ１，φ２はサンプリング駆動回路９より供給されるが、画面制御回路１０（ゲート駆動回路１やデータ駆動回路２へも制御信号を送信する）にてフレームを、判定しフレーム毎にサンプリング駆動回路９（本回路は画面制御回路１０に内蔵してもよい）に極性反転指令を出す。また、サンプリング回路３に入力されるドレイン信号はサンプリングの信号数に応じてまとめることができるため、サンプリング回路３からデータ駆動回路２に接続されるドレインラインの数を低減できる。
【００２５】これらの回路の内、少なくともサンプリング回路３を画素ＴＦＴ同様にガラス等を材料とする基板上４に形成できれば、サンプリングＴＦＴのサンプリング信号数に対応して、サンプリング回路３とデータ駆動回路２間の接続数は低減できるため、ガラス基板上４に形成した表示装置本体と外部駆動回路間との接続線が低減できデータ駆動回路２も簡略化できる。図１０に示したようにサンプリング信号数が２の場合、ドレインラインＤ１とＤ２がひとまとめにされＤＫ１としてデータ駆動回路に接続され、結果として画素ＴＦＴ及びサンプリング回路３の形成された基板とデータ駆動回路２との接続数は半減、すなわちデータ駆動回路２を構成するドライバＩＣ数を半減できる。サンプリング回路３は画素ＴＦＴと同じ工程で容易に形成できるので、ドライバＩＣ数を半減にした効果により、液晶表示コストを低減できる効果がある。」
　
（２）「【００４０】次に第５の実施例として、本発明の第２の目的であるサンプリングトランジスタの特性不良対策の例を説明する。
【００４１】図１８にその回路の一例を示す。図１８において、サンプリングトランジスタＴＲ１，ＴＲ２を形成していない側のドレイン線Ｄ１端部にも、ドライバーＩＣから電圧を供給する予備端子ＴＤＲを設ける。前記構成にすれば、製造工程でドライバーＩＣの実装の前にサンプリングトランジスタの特性を検査し、不良の場合に、サンプリングトランジスタ側の端子だけでなく予備の端子側にもドライバーＩＣ（ＤＤ１，ＤＤ２）を接続する。例えば、サンプリングトランジスタのスイッチング特性が低下した不良（例えば導通抵抗が増大しかつ遮断抵抗の低下した）の場合の駆動を考える。サンプリング信号φ１をハイレベル、φ２をローレベルとし、トランジスタＴＲ１を導通，ＴＲ２を遮断しておく。この時、上側及び下側にそれぞれ設けたドライバーＩＣから、画素Ｅ１，Ｅ２に対応する電圧を端子ＴＤ，ＴＤＲに供給する。ドレイン線Ｄ１ついては、出力抵抗の低いドライバーＩＣのＤＤ２を直結することにより、ＴＲ１の遮断抵抗が若干低下していてもドレイン線Ｄ１の電圧はドライバーＩＣのＤＤ２から所定の電圧が供給されるためドライバーＩＣのＤＤ１は供給される電圧低下の影響を受けることがない。また、ドレイン線Ｄ２については、ＴＲ２が画素部のゲート選択時間全部を使って充電すれば良い（サンプリングトランジスタ駆動の場合の２倍）ので、ＴＲ２の導通抵抗が若干増加していても充分な充電が出来、問題無い。なお、この場合にはドライバーＩＣの個数が半減していないが、不良品の救済により最終的に製造コストを下げることが出来る。
【００４２】図１９は液晶表示装置の平面構造図であり、図１８の等価回路図に対応する。表示装置の左上角の８画素について示した。実際に画素は、ピッチが縦３３０μｍ横１１０μｍ、画素数が縦４８０横１９２０の行列状に配置したものである。本実施例では各画素（液晶容量）の電極Ｅには透明電極ＩＴＯ（酸化インジウム）を用いた。ＴＶＤ１，ＴＶＤ２は外部駆動回路からのドレイン電圧供給端子で、前者が正規の端子、後者が予備で、端子のピッチはいずれも１８０μｍである。サンプリングトランジスタＴＲ１，ＴＲ２は多結晶シリコン膜を能動層とする薄膜トランジスタ、画素トランジスタＴＥは非晶質シリコンを能動層とする薄膜トランジスタである。ドレイン線Ｄ１からＤ４、ゲート線Ｇ１，Ｇ２、サンプリングトランジスタのゲート線φ１，φ２線はＡｌ，Ｃｒ，ＩＴＯ等からなる積層配線である。図示していないが外部駆動回路としては、１６０出力のドライバーＩＣをＴＡＢ（tape automated bonding）法により実装して用いる。通常、外部駆動回路は端子ＴＶＤ１のみに実装し、製造途中の検査でＴＦＴ特性が不良と判定された液晶表示装置について、ＴＶＤ１，ＴＶＤ２の両方に外部駆動回路を実装する。なお、端子ピッチを正規と予備の端子で等しくし、かつドライバーＩＣの機能は等価ですれば、全く同じドライバーＩＣを用いることができる。ドライバーＩＣを両側の端子ＴＶＤ１，ＴＶＤ２に接続した場合にはサンプリングトランジスタＴＲ１，ＴＲ２をそれぞれ常時遮断、導通状態とする。これによりＴＶＤ１側のドライバーＩＣで偶数番目のドレイン線Ｄ２，Ｄ４を、ＴＶＤ２側のドライバーＩＣで奇数番目のドレイン線Ｄ１，Ｄ３を駆動できる。」
　
（３）上記（１）の段落【００２４】〜【００２５】及び上記（２）の段落【００４２】の記載を踏まえて図１９を見ると、縦方向に並んだＴＦＴの各ドレインから共通に引き出した電極であるドレインラインＤ１〜ＤＮは、液晶表示部外の基板上の片側において、サンプリングトランジスタＴＲ１、ＴＲ２を経て、ドレイン電圧供給端子ＴＶＤ１で、２本ずつひとまとめにされて外部のデータ駆動回路と接続されることが見てとれるとともに、サンプリングトランジスタＴＲ１、ＴＲ２は、データ駆動回路２から印加される、信号がまとめられたドレイン信号を、サンプリングして各ドレインラインＤ１〜ＤＮにデータ電圧を順次印加するサンプリング回路を構成するものであることが理解できる。
　
（４）図１９及び上記（２）の段落【００４２】の記載から、各サンプリングトランジスタＴＲ１，ＴＲ２は、縦方向に並んだ画素トランジスタのドレイン線と接続し、各サンプリングトランジスタＴＲ１，ＴＲ２のゲート電極は隣接するサンプリングトランジスタ及び対応するドレイン線とは横方向で重複しておらず、縦方向に並んだＴＦＴの各ドレイン線間の距離すなわち画素の横１１０μｍのピッチと等しいピッチで配置されていることが理解できる。
　
（５）上記（１）ないし（４）から、引用例には、次の発明（以下「引用発明」という。）が記載されているものと認められる。
「液晶表示装置であって、その液晶表示部は、マトリクス状に配置された複数の液晶セルに対して、それぞれＴＦＴを設け、このＴＦＴのスイッチング動作によって各液晶セルを駆動するようにしたもので、縦方向に並んだＴＦＴの各ドレインから共通に引き出した電極であるドレインラインＤ１〜ＤＮは、液晶表示部外の基板上の片側において、サンプリングトランジスタＴＲ１、ＴＲ２を経て、ドレイン電圧供給端子ＴＶＤ１で、２本ずつひとまとめにされて外部のデータ駆動回路と接続され、サンプリングトランジスタＴＲ１、ＴＲ２は、データ駆動回路から印加される、信号がまとめられたドレイン信号を、サンプリングして各ドレインラインＤ１〜ＤＮにデータ電圧を順次印加するサンプリング回路を構成するもので、前記各液晶セルにより構成される画素は、ピッチが縦３３０μｍ横１１０μｍで画素数が縦４８０横１９２０の行列状に配置したもので、前記ドレイン電圧供給端子ＴＶＤ１のピッチは１８０μｍで、サンプリングトランジスタＴＲ１，ＴＲ２は多結晶シリコン膜を能動層とする薄膜トランジスタで、それぞれのゲート電極は隣接するサンプリングトランジスタ及び対応するドレイン線とは横方向で重複しておらず、前記画素の横１１０μｍのピッチと等しいピッチで配置された液晶表示装置。」
　
　
４．対比 
　本願発明と引用発明とを対比する。
　
（１）引用発明の液晶表示部は、マトリクス状に配置された複数の液晶セルに対して、それぞれＴＦＴを設け、このＴＦＴのスイッチング動作によって各液晶セルを駆動するようにしたもので、各液晶セルにより画素が構成されるので、引用発明の「液晶表示部」は、本願発明の「基板に所定のピッチで複数の画素がマトリクス状に配列された画像表示領域」に相当する。
　
（２）引用発明の液晶表示装置の液晶表示部以外の基板上の領域は、本願発明の「前記基板の画像表示領域の周辺に設けられる余白領域」に相当する。
　
（３）引用発明のサンプリング回路は、サンプリングトランジスタＴＲ１，ＴＲ２を持ち、信号がまとめられたドレイン信号をサンプリングして、縦方向に並んだＴＦＴの各ドレインから共通に引き出した電極である各ドレインラインＤ１〜ＤＮにデータ電圧を順次印加するので、引用発明の「サンプリング回路」は、本願発明の「前記画像表示領域における複数画素単位で構成される組毎にその組内の各画素への信号入力を時分割で切り換える複数のスイッチ回路」に相当する。
　
（４）引用発明は、ドレインラインＤ１〜ＤＮが、サンプリング回路を構成するサンプリングトランジスタＴＲ１、ＴＲ２を経て、ドレイン電圧供給端子ＴＶＤ１で、２本ずつひとまとめにされて外部のデータ駆動回路と接続されるので、引用発明の「外部のデータ駆動回路」は、本願発明の「前記複数のスイッチ回路へ信号を与える外部回路」に相当する。
　
（５）引用発明は、ドレインラインＤ１〜ＤＮが、液晶表示部外の基板上の片側において、サンプリングトランジスタＴＲ１、ＴＲ２を経て、ドレイン電圧供給端子ＴＶＤ１で、２本ずつひとまとめにされて外部のデータ駆動回路と接続されるので、引用発明の「ドレイン電圧供給端子ＴＶＤ１」は、本願発明の「前記複数のスイッチ回路へ信号を与える外部回路との接続を行うため、前記組毎に対応して前記余白領域に設けられる複数の接続端子」に相当する。
　
（６）引用発明のドレイン電圧供給端子ＴＶＤ１は、液晶表示部外の基板上の片側にあるので、引用発明は、本願発明の「前記複数の接続端子が前記基板の片側の余白領域に設けられており」との構成を具備する。
　
（７）引用発明のサンプリング回路のサンプリングトランジスタＴＲ１，ＴＲ２は多結晶シリコン膜を能動層とする薄膜トランジスタで、それぞれのゲート電極は隣接するサンプリングトランジスタ及び対応するドレイン線とは横方向で重複しないので、引用発明は、本願発明の「前記複数のスイッチ回路がポリシリコンを用いて形成され、前記複数のスイッチ回路の各ゲート電極の位置が各スイッチ回路と対応する複数の画素の並びの方向において隣接するスイッチ回路の領域と重複しないよう配置されている」との構成を具備する。
　
（８）引用発明の「ドレイン電圧供給端子ＴＶＤ１のピッチ」、「サンプリングトランジスタＴＲ１，ＴＲ２が配置されるピッチ」及び「画素の横１１０μｍのピッチ」は、それぞれ本願発明の「前記複数の接続端子のピッチＡ」、「前記複数のスイッチ回路のピッチＢ」及び「前記画像表示領域の複数の画素のピッチＣ」に相当する。
　
（９）引用発明の「ドレイン電圧供給端子ＴＶＤ１で」「ひとまとめにされ」る「ドレインラインＤ１〜ＤＮ」は２本であって、引用発明の「外部のデータ駆動回路から印加される、ドレイン信号にまとめられた信号」の数は２であるから、引用発明は、本願発明の「前記複数の接続端子の１つから前記複数の画素へ時分割で信号を送る際の時分割数ｎ（ｎは２以上の自然数）」との構成を具備する。
　
（１０）引用発明は、「ドレイン電圧供給端子ＴＶＤ１のピッチ」が１８０μｍ、「サンプリングトランジスタＴＲ１，ＴＲ２が配置されるピッチ」が画素の横１１０μｍのピッチと等しく、「画素のピッチが横１１０μｍ」で、「ドレイン電圧供給端子ＴＶＤ１で、ドレインラインＤ１〜ＤＮがひとまとめにされる本数」であって「ドレイン信号にまとめられた信号の数」が２であるから、引用発明は、本願発明の「Ａ／ｎ≦Ｂ≦Ｃの全ての関係を満足する」との構成を具備する。
　
　したがって、本願発明と引用発明とは、
「基板に所定のピッチで複数の画素がマトリクス状に配列された画像表示領域と、
　前記基板の画像表示領域の周辺に設けられる余白領域と、
　前記画像表示領域における複数画素単位で構成される組毎にその組内の各画素への信号入力を時分割で切り換える複数のスイッチ回路と、
　前記複数のスイッチ回路へ信号を与える外部回路との接続を行うため、前記組毎に対応して前記余白領域に設けられる複数の接続端子とを備えており、
　前記複数のスイッチ回路がポリシリコンを用いて形成され、前記複数のスイッチ回路の各ゲート電極の位置が各スイッチ回路と対応する複数の画素の並びの方向において隣接するスイッチ回路の領域と重複しないよう配置されている液晶表示装置であって、
　前記複数の接続端子のピッチをＡ、前記複数のスイッチ回路のピッチをＢ、前記画像表示領域の複数の画素のピッチをＣ、前記複数の接続端子の１つから前記複数の画素へ時分割で信号を送る際の時分割数をｎ（ｎは２以上の自然数）とした場合、
　Ａ／ｎ≦Ｂ≦Ｃの全ての関係を満足するとともに、
　前記複数の接続端子が前記基板の片側の余白領域に設けられている液晶表示装置。」である点で一致し、下記の点で相違する。
　
相違点：
　本願発明は、「前記複数の接続端子が設けられる接続領域の長さが前記画像表示領域の長さと等しくまたは短く設けられている」ものであるのに対し、引用発明は、接続端子の寸法が明らかでないことからそのようなものであるのかどうか不明である点。
　
　
５．判断
　上記相違点について検討すると、液晶表示装置全体の小型化を図り、同じ面積の基板から数多くの液晶表示装置用パネルを製造して液晶表示装置の製造歩留りを向上させるために液晶表示装置の画像表示領域の周辺領域（余白領域）を小さくし、画像表示領域の周辺における無駄な部分を小さくするようにすべきことは、本願の出願時点で周知の技術的事項（例えば特開平９−３１１３４１号公報の段落【０００２】、特開平８−２８６２０２号公報の段落【００１１】参照。）であるから、引用発明において、液晶表示装置の画像表示領域の周辺領域（余白領域）を小さくし、画像表示領域の周辺における無駄な部分を小さくするために、引用発明を本願発明の前記相違点の構成とすることは、当業者が容易になし得る事項である。
　
　よって、本願発明は、引用発明及び上記周知技術に基づいて、当業者が容易に発明をすることができたものである。
　
　
６．むすび
　本願発明は、引用発明及び周知技術に基づいて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。