【事件の表示】
　特願２００２−５１７６４８「データ記憶システム」拒絶査定不服審判事件〔平成１４年　２月１４日国際公開、ＷＯ０２／１３０３３、平成１６年　２月２６日国内公表、特表２００４−５０６２６７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
Ｉ．手続の経緯・本願発明の要旨
　本願は、平成１３年８月３日（優先権主張外国庁受理２０００年８月４日、米国）を国際出願日とする出願であって、平成１８年１２月４日付けで拒絶査定がなされたところ、これに対し、平成１９年３月１２日に拒絶査定不服審判が請求されるとともに、平成１９年４月１１日付けで誤訳訂正書により補正がなされたものである。
　
ＩＩ． 平成１９年４月１１日付けの誤訳訂正書による補正についての補正却下の決定
 　平成１９年４月１１日付けの誤訳訂正書による補正（以下、「本件補正」という。）を却下する。
　
 ［理由］
１．補正後の本願発明
（１）本件補正は、本件補正前の特許請求の範囲（平成１８年９月１３日付け手続補正書）の請求項１に記載された
「データ記憶システムにおいて、
　複数の記憶装置と、
　前記記憶装置へのアクセスを提供するための複数のノードであって、各ノードは、
　　入力／出力バスであって、前記記憶装置のうちの１つの記憶装置へノードを結合するために動作可能なインタフェーススロットを備え、各記憶装置は、複数のノードのうちの２つのノードに独立して結合される、入力／出力バスと、
　　前記入力／出力バスに結合し、前記ノードに汎用計算機能を付与するために動作可能であり、プロセッサとシステムメモリとを備えるコンピュータ‐メモリコンプレックスと、
　　前記入力／出力バスに結合し、ノード間のデータを転送するために動作可能なノードコントローラと、
　　前記ノードコントローラに結合し、ノード間のデータ転送用にデータをキャッシュするために動作可能なキャッシュメモリと、を有する複数のノードと、
　前記ノードを相互接続するための前記ノードコントローラ間で結合される複数の最初のリンクであって、各ノードコントローラは、独立した最初のリンクによって他のすべてのノードコントローラに結合される、複数の最初のリンクと、
　を有するシステム。」を、
　
「データ記憶システムにおいて、
　複数の記憶装置と、
　前記記憶装置へのアクセスを提供するための
少なくとも３つの
　入力／出力バスであって、前記記憶装置のうちの
少なくとも
、２
　　前記入力／出力バスに結合し、前記ノードに汎用計算機能を付与するために動作可能であり、プロセッサとシステムメモリとを備えるコンピュータ‐メモリコンプレックスと、
　　前記入力／出力バスに結合し、ノード間のデータを転送するために動作可能なノードコントローラと、
　　前記ノードコントローラに結合し、ノード間のデータ転送用にデータをキャッシュするために動作可能なキャッシュメモリと、を有する
少なくとも３つの
　前記ノードを相互接続するため
に
ノードの
に
主
前記主
主
　を有するシステム。」
に補正することを含むものである。（なお、下線は補正箇所を示すために付したものである。）
　
　すなわち、本件補正は、請求項１においては
ａ．「複数のノード」を「少なくとも３つのノード」と補正し、
　
ｂ．「前記記憶装置のうちの１つの記憶装置」を、「前記記憶装置のうちの少なくとも１つの記憶装置」と補正し、
　
ｃ．「各記憶装置は、複数のノードのうちの２つのノード」を、「各記憶装置は、２つのノード」と補正し、
　
ｄ．「するための前記ノードコントローラ間で」を「するために前記ノードのノードコントローラ間に」と補正し、
　
ｅ．「最初のリンク」を「主リンク」と、「独立した最初のリンク」を「独立した前記主リンク」と補正するものである。
　
（２）次に、本件補正が、特許法第１７条の２に規定する各要件を満たしているか否かを検討する。
　
ａ．本件補正前の請求項１に記載した発明を特定するために必要な事項である「複数のノード」について、「少なくとも３つの」との限定を付加するものである。
　
ｂ．本件補正前の請求項１に記載した発明を特定するために必要な事項である「１つの記憶装置」について、「少なくとも１つの記憶装置」に補正するものであるが、本件補正前の請求項１には、「各記憶装置は、複数のノードのうちの２つのノードに独立して結合される」と、１つの記憶装置が２つのノードに接続することが記載され、本願の翻訳文の図８にも、ノードが複数の記憶装置と接続されていることが記載されているから、本件補正前の請求項１においても、インタフェーススロットに１つの記憶装置だけでなく複数の記憶装置を結合することも含むことは明らかであって、この補正は明瞭でない記載の釈明を目的とするものに該当する。
　
ｃ．ノードの数は請求項１の記載から明らかであり、冗長な記載となっていたのを訂正するものであるから、この補正は誤記の訂正を目的とするものに該当する。
　
ｄ．本件補正前の請求項１に記載した発明を特定するために必要な事項である「ノードコントローラ」について、「ノードの」との限定を付加するものである。そして、「するための」を「するために」と、「ノードコントローラ間で」を「ノードコントローラ間に」とする補正は、誤記の訂正を目的とするものに該当する。
　
ｅ．本件補正前の請求項１に記載した発明を特定するために必要な事項である「最初のリンク」を、「主リンク」と補正するものである。補正前の「最初のリンク」の「最初の」は単に請求項４に記載された「次のリンク」と区別するために用いられているが、補正後の「主リンク」は、請求項４の「他のリンク」と別のリンクであることを意味することに加えて、主要なリンクであることに限定している。
　
　以上のとおり、この補正は特許請求の範囲の減縮を目的とするものに該当する。
　
　そこで、本件補正後の前記請求項１に記載された発明（以下、「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）について以下に検討する。
　
２．引用例
（１）原査定の拒絶の理由に引用された特開平９−１４６８４２号公報（以下、「引用例１」という。）には、図面とともに以下の記載がある。
　
Ａ．「【請求項７】ホストコンピュータのデータを格納する複数の論理ボリュームを有する磁気ディスクと、
該ホストコンピュータと該ディスク装置との間を転送されるデータを一時的に保持する複数の領域を有するキャッシュメモリと、前記キャッシュメモリとが接続され、該データのデータ転送を制御するデータ転送制御部とを有する複数のコントローラと、複数のコントローラ間を接続するパスとを有し、該ホストコンピュータの指示に基づいて該磁気ディスク装置の制御を行う制御装置とを有する記憶サブシステムであって、
前記コントローラには、前記磁気ディスク装置の複数の論理ボリュームのうち少なくとも１つと該コントローラのキャッシュメモリの複数の領域のうち少なくとも１つと、他のコントローラのキャッシュメモリの複数の領域のうち少なくとも１つとが割当てられることを特徴とする記憶サブシステム。」
　
Ｂ．「【００２０】図２は、本発明をマルチコントローラ構成の磁気ディスクアレイサブシステムに適用した場合の構成図である。
【００２１】図２において、１０００、１１００、１２００、１３００はデータ処理を行う中央処理装置であるホストコンピュータ、２０００はマルチコントローラ構成をとりディスク装置の制御を行う制御装置、７０００，７１００はホストコンピュータのデータを格納するディスク装置である。ここで、制御装置２０００は、ホストバスに直結したスロットに差し込みホスト筐体内に組み込む場合もあるし、制御装置として独立した筐体に組み込む場合もあるし、ディスク装置を組み込んだ筐体として実現する場合もある。また、ディスク装置群７０００及び７１００は、データディスクとパリティディスクからなるパリティグループを含んでいる。さらに、ディスク装置群７０００は、論理ボリューム０と論理ボリューム１とに、ディスク装置群７１００は論理ボリューム２と論理ボリューム３とに分割されている。
【００２２】制御装置２０００は、ホストコンピュータ１０００、１１００とディスク装置７０００間のデータ転送を制御するコントローラ３０００、４０００及びホストコンピュータ１２００、１３００とディスク装置７１００間のデータ転送を制御するコントローラ５０００、６０００より構成される。
【００２３】コントローラ３０００は、ホストコンピュータ１０００とのプロトコル制御を行うホストＩ／Ｆ制御部３１００、コントローラ全体を制御するマイクロプロセッサ（以下「プロセッサ」という。）３２００、データの転送を実行するデータ転送制御部３３００、ホストコンピュータ１０００とディスク装置７０００のデータ転送時及びプロセッサ間通信時に用いられるキャッシュ３４００、各ディスク装置７０００とのプロトコル制御を行うＤＲＶＩ／Ｆ制御部３５００より構成される。コントローラ４０００、５０００、６０００はコントローラ３０００と同一の構成である。
【００２４】プロセッサ３２００は、後述の手段により、あらかじめプロセッサ毎に排他的に割り当てた担当論理ボリュームの処理を行う。このプロセッサ毎の担当論理ボリュームの指定は、ホストコンピュータから論理ボリューム毎の担当プロセッサ指定コマンドを受け取ることにより、ダイナミックに設定可能である。このプロセッサと担当論理ボリュームとの対応情報は、後述のキャッシュ上の共通メモリ領域３４１０、４４１０に格納する。
【００２５】データ転送制御部３３００はプロセッサ３２００からの指示により、ホストコンピュータ１０００からのライトデータを指定キャッシュに多重書きする機能を備えている。この実施例の構成では、キャッシュ３４００とキャッシュ４４００の間で２重書きを行い、また、キャッシュ５４００とキャッシュ６４００の間でも２重書きを行う。以下、キャッシュ３４００とキャッシュ４４００の２面に２重書きする方式について説明する。」
　
Ｃ．「【００３６】次にホストコンピュータ１０００からコントローラ４０００担当論理ボリュームへのＩ／Ｏ処理について説明する。
【００３７】ホストコンピュータ１０００からの書き込み要求時、プロセッサ３２００は、まず、共通メモリ領域３４１０内の論理ボリューム担当プロセッサ情報３４２０によって、処理要求論理ボリュームの担当プロセッサ情報を取得し、自処理担当論理ボリュームへの処理かの判定を行い（ステップ９０２）、処理担当外論理ボリュームへの処理であることを認識する。次に、処理種別の判定を行い（ステップ９０８）、書き込み処理であることを認識する。そして、ホストコンピュータ１０００からの書き込み論理データをキャッシュメモリのコントローラ３０００用領域３４８０に格納し、書き込み処理をこの論理ボリュームの担当であるコントローラ４０００へ要求する（ステップ９０９）。
【００３８】プロセッサ３２００は、プロセッサ４２００に書き込み処理を要求するために、、書き込みデータ論理アドレス、書き込みデータのキャッシュ上の格納アドレス、データ長及び処理種別情報をデータ転送制御部３３００により共通メモリ領域３４１０、４４１０内のプロセッサ３２００書き込み用メモリ内のプロセッサ４２００への要求用エリアに２重に格納する。ここで、処理種別情報とは、書き込み処理か読み込み処理かを判断する情報である。プロセッサ４２００は、例えば１０ｍｓといった一定時間で、共通メモリ領域３４１０、４４１０の自プロセッサへの要求用エリアを参照にいき、他プロセッサからの要求を認識する。
【００３９】図６は、プロセッサ３２００からの処理要求を受信したときのプロセッサ４２００の処理を示すフローチャートである。前述の方法により、プロセッサ３２００からの要求を認識（ステップ９３１）したプロセッサ４２００は、プロセッサ３２００書き込み用メモリ内のプロセッサ４２００への要求用エリア内の処理種別を参照し、書き込み処理要求であることを認識する（ステップ９３２）。そして、プロセッサ４２００は、プロセッサ３２００書き込み用メモリ内のプロセッサ４２００への要求用エリア内の書き込み論理アドレス、書き込みデータのキャッシュ上の格納アドレス、データ長を取得し（ステップ９３３）、キャッシュ３４００内の該格納アドレスからデータ長分の書き込みデータをプロセッサ４２００用領域３４９０と４４９０に、その管理情報である書き込み論理アドレスとデータ長と共に、２重に格納する（ステップ９３４）。そして、終了情報を共通メモリ領域３４１０、４４１０内のプロセッサ４２００書き込み用メモリ内のプロセッサ３２００からの要求に対する応答用エリアに設定することにより、プロセッサ３２００に処理終了を通信する（ステップ９３５）。
【００４０】プロセッサ３２００は、プロセッサ４２００に対する処理要求後は、プロセッサ４２００書き込み用メモリ内のプロセッサ３２００からの要求に対する応答用エリアを参照することにより、プロセッサ４２００の処理の終了を監視（ステップ９１０）しており（図４参照）、この処理終了の通信を受けて、ホストコンピュータ１０００に終了を報告する（ステップ９０５）。プロセッサ４２００は、この後、図５に従ってホストＩ／Ｏ処理とは非同期に、この書き込みデータのディスク装置７０００への書き込み処理を行う。」
　
Ｄ．「【００５６】キャッシュ多重書きの例を図１０に示す。（１）は、装置全体でキャッシュを共有しあい、２重書きする方式である。つまり、プロセッサ３２００はキャッシュ３４００、４４００を用いて、プロセッサ４２００はキャッシュ４４００、５４００を用いて、プロセッサ５２００はキャッシュ５４００、６４００を用いて、プロセッサ６２００はキャッシュ６４００、３４００を用いて２重書きを行っている。」
　
Ｅ．図２には、コントローラ３０００、４０００、５０００、６０００のデータ転送制御部３３００、４３００、５３００、６３００がパスで接続されていること、及び、ＤＲＶＩ／Ｆ制御部がデータ転送制御部に接続されていること、キャッシュがデータ転送制御部に接続されていることが記載されている。
　
 　以上の記載によれば、この引用例１には、以下のような発明（以下、「引用例１発明」という。）が開示されていると認められる。
　
「記憶サブシステムにおいて、制御装置２０００は、ホストコンピュータ１０００、１１００とディスク装置７０００間のデータ転送を制御するコントローラ３０００、４０００及びホストコンピュータ１２００、１３００とディスク装置７１００間のデータ転送を制御するコントローラ５０００、６０００より構成され、コントローラ３０００は、ホストコンピュータ１０００とのプロトコル制御を行うホストＩ／Ｆ制御部３１００、コントローラ全体を制御するマイクロプロセッサ３２００、プロセッサ３２００からの指示により、ホストコンピュータ１０００からのライトデータを指定キャッシュに多重書きする機能を備え、データの転送を実行するデータ転送制御部３３００、ホストコンピュータ１０００とディスク装置７０００のデータ転送時及びプロセッサ間通信時に用いられるキャッシュ３４００、各ディスク装置７０００とのプロトコル制御を行うＤＲＶＩ／Ｆ制御部３５００より構成され、コントローラ４０００、５０００、６０００はコントローラ３０００と同一の構成であり、コントローラ３０００、４０００、５０００、６０００のデータ転送制御部３３００、４３００、５３００、６３００がパスで接続され、
　ホストコンピュータ１０００からの書き込み要求時、プロセッサ３２００は、ホストコンピュータ１０００からの書き込み論理データをキャッシュメモリ３４００のコントローラ３０００用領域３４８０に格納し、プロセッサ４２００は、キャッシュ３４００内の該格納アドレスからデータ長分の書き込みデータをキャッシュ３４００のプロセッサ４２００用領域３４９０とキャッシュ４４００のプロセッサ４２００用領域４４９０に、２重に格納する記憶サブシステム。」
　
（２）原査定の拒絶の理由に引用された特開平１０−７８８５４号公報（以下、「引用例２」という。）には、図面とともに以下の記載がある。
　
Ａ．「【０００１】
【発明の属する技術分野】本発明は、複数のディスクドライブを備えたディスクアレイ装置に係り、特にディスクドライブとホスト装置との間の転送データを一時記憶しておくキャッシュメモリを備え、ディスクドライブのアクセスを制御するディスクアレイ制御装置に関する。」
　
Ｂ．「【００２４】ディスクアレイ制御装置２０は、制御部２１、外部入出力部２２、ディスク入出力部２３-0〜２３-5及びディスクキャッシュ部２４を備えている。この制御部２１、外部入出力部２２、ディスク入出力部２３-0〜２３-5及びディスクキャッシュ部２４は、ローカルバス、例えば標準バスとして知られているＰＣＩバス（Peripheral Component Interconnect Bus ）２５により相互接続されている。」
　
３．対　比
　本願補正発明と上記引用例１発明を対比する。
　
　引用例１発明の「記憶サブシステム」において、記憶するのはデータであるから、引用例１発明の「記憶サブシステム」は、本願補正発明の「データ記憶システム」に相当する。
　
　引用例１発明の「ディスク装置」は、本願補正発明の「記憶装置」に相当し、引用例１発明の「コントローラ３０００、４０００、５０００、６０００」は、ホストコンピュータとディスク装置間のデータ転送を制御するので、本願補正発明の「記憶装置へのアクセスを提供するための少なくとも３つのノード」に相当する。
　
　引用例１発明の「ＤＲＶＩ／Ｆ制御部」は、ディスク装置と接続されて、そのプロトコル制御を行うので、ディスク装置へのインタフェースであることは明らかであり、また、コントローラ３０００、４０００は、ホストコンピュータ１０００、１１００とディスク装置７０００間のデータ転送を制御することから、ディスク装置７０００は２つのコントローラ３０００、４０００と接続されていることは明らかである。引用例１発明の「ＤＲＶＩ／Ｆ制御部」は、本願補正発明の「インタフェーススロット」と、記憶装置のうちの少なくとも１つの記憶装置へノードを結合するために動作可能なインタフェースである点で共通する。
　
　引用例１発明の「マイクロプロセッサ」はコントローラ全体を制御するので、本願補正発明の「コンピュータ‐メモリコンプレックス」と、「ノードに汎用計算機能を付与するために動作可能であり、プロセッサ」を備えるコンピュータである点で共通する。
　
　引用例１発明の「データ転送制御部」はプロセッサからの指示により、ホストコンピュータからのライトデータを指定キャッシュに多重書きする機能を備えており、引用例１発明の「キャッシュ」はホストコンピュータとディスク装置のデータ転送時及びプロセッサ間通信に用いられるものである。そして、プロセッサ４２００は、キャッシュ３４００内の該格納アドレスからデータ長分の書き込みデータをキャッシュ３４００のプロセッサ４２００用領域３４９０とキャッシュ４４００のプロセッサ４２００用領域４４９０に、２重に格納する、すなわち、コントローラ３０００のキャッシュ３４００内に格納されたデータがコントローラ４０００のキャッシュ４４００に格納されるので、コントローラ間でデータが転送されていると言うことができ、キャッシュはデータ転送制御部にのみ接続されていることから、データ転送制御部がデータ転送を行っていることは明らかである。そうすると、引用例１発明の「データ転送制御部」は、本願補正発明の「ノード間のデータを転送するために動作可能なノードコントローラ」に相当し、引用例１発明の「キャッシュ」は、本願補正発明の「ノードコントローラに結合し、ノード間のデータ転送用にデータをキャッシュするために動作可能なキャッシュメモリ」に相当する。
　
　引用例１発明の「パス」は、本願補正発明の「主リンク」に相当し、引用例１発明の「コントローラ３０００、４０００、５０００、６０００のデータ転送制御部３３００、４３００、５３００、６３００がパスで接続され」ることと、本願補正発明の「ノードを相互接続するために前記ノードのノードコントローラ間に結合される複数の主リンクであって、各ノードコントローラは、独立した前記主リンクによって他のすべてのノードコントローラに結合される」こととは、データ記憶システムがノードを相互接続するために前記ノードのノードコントローラ間に結合される主リンクを有する点で共通する。
　
　  したがって、両者は、
「データ記憶システムにおいて、
　複数の記憶装置と、
　前記記憶装置へのアクセスを提供するための少なくとも３つのノードであって、各ノードは、
　前記記憶装置のうちの少なくとも１つの記憶装置へノードを結合するために動作可能なインタフェースを備え、各記憶装置は、２つのノードに独立して結合され、
　　前記ノードに汎用計算機能を付与するために動作可能であり、プロセッサを備えるコンピュータと、
　　ノード間のデータを転送するために動作可能なノードコントローラと、
　　前記ノードコントローラに結合し、ノード間のデータ転送用にデータをキャッシュするために動作可能なキャッシュメモリと、を有する少なくとも３つのノードと、
　前記ノードを相互接続するために前記ノードのノードコントローラ間に結合される主リンクと、
　を有するシステム。」
で一致するものであり、次の（１）〜（４）の点で相違している。
　
（１）本願補正発明では、入力／出力バスに、前記記憶装置のうちの少なくとも１つの記憶装置へノードを結合するために動作可能なインタフェーススロットを備えているのに対して、引用例１発明では、ＤＲＶＩ／Ｆ制御部のインタフェースはインタフェーススロットを備えているのかどうか明らかではない点。
　
（２）本願補正発明では、入力／出力バスに結合し、前記ノードに汎用計算機能を付与するために動作可能なプロセッサはシステムメモリとともに用いられてコンピュータ‐メモリコンプレックスを構成しているのに対し、引用例１発明では、プロセッサはシステムメモリとともに用いられるのか明らかではない点。
　
（３）本願補正発明では、入力／出力バスでインタフェーススロット及びコンピュータ‐メモリコンプレックス、ノードコントローラが結合しているのに対し、引用例１発明では、何によってＤＲＶＩ／Ｆ制御部及びマイクロプロセッサ、データ転送制御部が接続されているのか明らかではない点。
　
（４）本願補正発明では、ノードを相互接続するために前記ノードのノードコントローラ間に結合される複数の主リンクであって、各ノードコントローラは、独立した前記主リンクによって他のすべてのノードコントローラに結合されるのに対し、引用例１発明では、各コントローラはパスによって接続されているが、独立したパスによって他のすべてのコントローラに結合されていない点。
　
４．当審の判断
　そこで、上記相違点について検討する。
　
・相違点（１）について
　インタフェースにスロットを設けることは、コンピュータの技術分野において極めて一般的に行われている事項であり、引用例１発明において、ＤＲＶＩ／Ｆ制御部にインタフェーススロットを設けることに格別の困難性はない。
　
・相違点（２）について
　コンピュータの技術分野において、プロセッサをシステムメモリとともに用いることは、周知技術（例えば、特開平９−３４６５３号公報の【００１１】段落及び図１、特開平１１−１９４８９９号公報の図２３及び【００１４】段落、参照）であり、引用例１発明において、前記周知技術に記載された事項を適用して、キャッシュの他にプロセッサと共に用いられるシステムメモリを設けてコンピュータ‐メモリコンプレックス構成とすることに格別の困難性はない。
　
・相違点（３）について
　引用例２には、制御部、外部入出力部、ディスク入出力部及びディスクキャッシュ部が、標準バスとして知られているＰＣＩバス（本願補正発明の入力／出力バスに相当する。）により相互接続されていることが記載されている。引用例１発明と引用例２とはキャッシュメモリを有するディスクの制御装置という共通の技術分野に属しているので、引用例１発明において、引用例２に記載された事項を適用して、ＤＲＶＩ／Ｆ制御部及びマイクロプロセッサ、データ転送制御部を入力／出力バスで接続することは当業者が容易に想到し得たものである。
　
 ・相違点（４）について
　引用例１発明において、複数のコントローラ間を相互に接続する通信バスとして、どのような物理的な接続を採用するかは、当業者がコストや要求される性能等を考慮して適宜選択すべき設計的事項であり、コントローラ間を接続する通信バスの構成として周知のすべてのノードが独立したリンクで接続されるネットワーク構成（例えば、特表２０００−５０１５２５号公報、図１及び第２７頁第２８行〜第２８頁第２４行、雁部頴一著、「通信網・交換工学」、初版、株式会社コロナ社、１９７７年１１月、ｐ．１２−１４　１．２．１　専用設備による通信、ｐ．１２４−１２５、４．１．２　星状網と網状網（ａ）網状網、福富礼治郎著、「交換方式」、改訂版、社団法人電気通信協会、１９７７年６月、ｐ．７、図２．１交換網の一例、等参照）を採用することは当業者が容易に想到し得たものである。
　
　そして、本願補正発明の作用効果も、引用例１発明及び引用例２、周知技術から当業者が予測できる範囲のものである。
　
　したがって、本願補正発明は引用例１発明及び引用例２、周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際に独立して特許を受けることができない。
　
５．むすび
　したがって、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
ＩＩＩ．本願発明について
　
１．本願発明
　平成１９年４月１１日付けの誤訳訂正書による補正は却下されたので、本願の請求項１に係る発明（以下、「本願発明」という。）は、平成１８年９月１３日付けの手続補正書の特許請求の範囲の請求項１に記載された事項により特定される以下のとおりのものである。
　
「データ記憶システムにおいて、
　複数の記憶装置と、
　前記記憶装置へのアクセスを提供するための複数のノードであって、各ノードは、
　　入力／出力バスであって、前記記憶装置のうちの１つの記憶装置へノードを結合するために動作可能なインタフェーススロットを備え、各記憶装置は、複数のノードのうちの２つのノードに独立して結合される、入力／出力バスと、
　　前記入力／出力バスに結合し、前記ノードに汎用計算機能を付与するために動作可能であり、プロセッサとシステムメモリとを備えるコンピュータ‐メモリコンプレックスと、
　　前記入力／出力バスに結合し、ノード間のデータを転送するために動作可能なノードコントローラと、
　　前記ノードコントローラに結合し、ノード間のデータ転送用にデータをキャッシュするために動作可能なキャッシュメモリと、を有する複数のノードと、
　前記ノードを相互接続するための前記ノードコントローラ間で結合される複数の最初のリンクであって、各ノードコントローラは、独立した最初のリンクによって他のすべてのノードコントローラに結合される、複数の最初のリンクと、
　を有するシステム。」
　
２．引用例
　原査定の拒絶の理由に引用された引用例１及び引用例２、その記載事項は、前記「ＩＩ．２」に記載したとおりである。　
　
３．対比・判断
　本願発明は、前記ＩＩで検討した本願補正発明の「ノード」の限定事項である「少なくとも３つの」との限定を省き、本願補正発明の「少なくとも１つの記憶装置」を、実質的に同じと解釈できる「１つの記憶装置」に変更し、本願補正発明の「各記憶装置は、２つのノード」に、追加しても意味の変わらない「複数のノードのうちの」を挿入し、本願補正発明から「ノードのノードコントローラ」について「ノードの」との限定を省き、本願補正発明の「主リンク」を「最初のリンク」と、「主リンク」とする限定を省くものである。
　そうすると、本願発明の構成要素をすべて含み、さらに他の構成要件を付加したものに相当する本願補正発明が、前記ＩＩ．４に記載したとおり、引用例１発明及び引用例２、周知技術に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も同様の理由により、引用例１発明及び引用例２、周知技術に基づいて、当業者が容易に発明をすることができたものである。
　
４．むすび
　以上のとおり、本願発明は、引用例１発明及び引用例２、周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。