【事件の表示】
　平成　８年特許願第　２７１１４号「画像処理装置」拒絶査定不服審判事件〔平成　８年１１月　１日出願公開、特開平　８−２８９１４７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続きの経緯・本願発明
 　本願は、平成８年２月１４日（優先権主張平成７年２月１５日）に特許出願としたものであって、その請求項１に記載された発明（以下、「本願発明」という。） は、平成１５年１２月８日付けの手続補正書によって補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載された次のとおりのものである。
　「【請求項１】　Ｍ（Ｍ＜Ｎ、２≦Ｎ）ビット値で表される画像データを記憶する記憶手段と、
　Ｎビット値で表される画像データをＭ（Ｍ＜Ｎ）ビット値化し、得られたＭビット値画像データを前記記憶手段に記憶し、該記憶手段から読み出したＭビット値画像データに基づき画像を再構成するＭビット値化処理系と、
　Ｎビット値で表される画像データをｍ×ｎ（２≦ｍ、１≦ｎ）画素からなる画素ブロックに分割し、各々の画素ブロックを構成する画素の値の代表値を算出し、これをｐ（２≦ｐ≦ｍ×ｎ×Ｍ）ビットのビット列データとして出力するブロック処理手段と、前記記憶手段の記憶領域を前記画素ブロックに対応してｍ×ｎ画素からなる記憶ブロックに仮想的に分割し、前記各画素ブロックの代表値であるｐビットのビット列データに含まれる各ビット値を、前記各記憶ブロックに含まれるｍ×ｎの構成ビットの一部又は全部に対して１対１に割り当て、割り当て後のビット列データを出力するブロック割当手段と、前記ブロック割当手段から出力されるビット列データに含まれる各ビット値をそれぞれに割り当てられた構成ビットとして前記記憶手段に書き込む書込手段と、前記記憶手段からＭビット値データを順次読み出し、読み出したビット列データを出力する読出手段と、前記読出手段から出力されるビット列データを前記各画素ブロックの代表値からなるｐビット値の画像データとして再構成するブロック再構成手段とを有するブロック処理系と、
　前記Ｍビット値化処理系と前記ブロック処理系とを選択的に切り替えるモード切替手段と
　を具備することを特徴とする画像処理装置。」
 　 
２．引用例
（１）原査定の拒絶の理由に引用された特公平４−１１０６５号公報（以下、「刊行物１」という。）には、
　ア　「〔従来の技術〕
　第21図にディジタルカラー複写装置の一般的構成を示す。
　画像入力装置１は原稿読取センサ２およびＡ−Ｄ変換器３，４，５で構成され、原稿読取センサ２では赤（Ｒ）、緑（Ｇ）、青紫（Ｂ）の色分解フィルタを用いて３つの色成分に色分解した原稿の画像データを各色別に光電変換する。この光電変換データはＡ−Ｄ変換器３，４，５にそれぞれ入力され、Ａ−Ｄ変換されることにより、原稿の画像データの各色ごとの明度レベルに対応する多値明度データが各別に出力される。
　これらＲ，Ｇ，Ｂの多値明度データは画像処理部６へ入力され、ここで色修正、墨版計算および下色除去などが施されることによって、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、ブラック（ＢＫ）に対応するデータに変換される。これらＹ，Ｍ，Ｃ，ＢＫの多値明度データは各色別に各別に備えられたメモリＭ1・Ｍ2・Ｍ3およびＭ4に入力され、ここで１ページ分のデータがそれぞれ一時記憶される。
　画像出力装置７は順次駆動されるＹ，Ｍ，Ｃ，ＢＫの４つの画像出力モジュール７−Ｙ、７−Ｍ、７−Ｃ、７−ＢＫから成り、メモリＭ1，Ｍ2，Ｍ3およびＭ4からそれぞれ出力される各色毎の画像データに基づき、例えばレーザ光のオン・オフを行なうことにより感光ドラム上に画像を形成し、さらに４色の現像剤を用いて１枚の用紙に４色を刷り重ねることによりカラーのハードコピーを出力する。
　ところで、上述のような構成のディジタルカラー複写装置を用いてカラー印刷を行なう場合、一般に、文字印刷では２値記録で16ドット／mm以上の解像度が要求されることが多く、他方多階調網点印刷では７ビット／mm程度の解像度で十分なことが多い。しかしながら、通常の原稿画像には２値記録が適している文字部分と多階調記録が適した写真・絵部分とが混在することが多く、これらの相反する画像を各画像に適した記録方式を用い、別々に記録することで初めて高品質の記録画像を得ることができる。」（２頁左上欄１１行〜左下欄１２行）、
　イ　「〔実施例〕
　第１図にこの発明の一実施例を示す。
　この実施例では、先の第21図に示した構成の他に、画像処理部６から各色Ｙ（イエロー）、Ｍ（マゼンタ）、シアン（Ｃ）、ブラック（ＢＫ）別に入力される画像データを圧縮して各メモリＭ1，Ｍ2，Ｍ3，Ｍ4に入力するデータ変換部８−Ｙ，８−Ｍ，８−Ｃ，８−ＢＫを設けるようにした。これらデータ変換部のうち、Ｙ，Ｍ，Ｃに対応するデータ変換部８−Ｙ，８−Ｍ，８−Ｃのデータ圧縮方式は同一であり、ＢＫに対応するデータ変換部８−ＢＫのデータ圧縮方式のみが他と異なる。これらデータ変換部の内部構成は後述する。
　この場合、イメージ入力装置１の各Ａ／Ｄ変換器３，４，５では原稿読取センサ２で読取った画像データを６ビット（64階調）にＡ−Ｄ変換し、該６ビットのディジタルデータを画像処理部６に入力するとする。画像処理部６では、色補正などの画像処理の他に、入力された６ビット多値ピクセルデータを２値で記録するか多階調で記録するかを判別する。この判別方法としては、各種の方法が考えられるが、例えばｎ×ｎの画素マトリックスのうちの最大値と最小値との差によって２値か多値かを判別する方法（特開昭58−44861）などを提げることができる。」（３頁右上欄８行〜左下欄１２行）、
　ウ　「まず、第２図乃至第４図によってデータ変換部８−ＢＫでのデータ圧縮方式について説明する。第２図は同データ変換部８−ＢＫの内部構成例を示すものであり、ラッチ回路10には第３図(a)に示す如く３×３の画素マトリックスに対応する各６ビットのピクセルデータ（ブラック；ＢＫ）が９個ラッチされる。ラッチ回路10から出力される全54ビットのピクセルデータＤ1−54は平均化回路11およびコンパレータ12に入力される。
　平均化回路11では、第３図(b)に示すように３×３の画素マトリックスを１つのブロックと考え、これら９画素のピクセルデータを平均して６ビットの平均値データＰＣ1−6を出力する。他方、コンパレータ12ではラッチ回路10から入力された各６ビットの９画素分のピクセルデータを所定のスライスレベルＣとそれぞれ比較することにより、入力された各６ビットの１ブロック分のピクセルデータを第３図(C)に示す如く各１ビットの２値化データＰＤ1−9に変換して出力する。すなわち平均化回路11からは６ビットの平均化データＰＣ1-6が出力され、コンパレータ12からは９ビットの２値化データＰＤ1−9が出力されてセレクタ13に入力される。
　セレクタ13は、画像処理部６から入力された２値か多階調かの判定信号ＳＬに基づき、前記データＰＣ1−6およびＰＤ1−9のうちのいずれか一方を選択してラッチ回路14に出力する。判定信号ＳＬにより２値が指定された場合セレクタ13はコンパレータ12から出力されるデータＰＤ1−9を選択し、また多階調が指定された場合は平均化回路11から出力されるデータＰＣ1−6を選択する。
　ラッチ回路14は10ビットで構成されており、第４図に示す如くＭＳＢビットＰ10で前記判定信号ＳＬをラッチし、他のビットＰ1−9でセレクタ13から出力される平均化データＰＣ1−6または２値化データＰＤ1−9のいずれかをラッチする。
　ラッチ回路14でラッチされたデータＰ1−10はメモリＭ4に入力される。
　このように、このデータ圧縮方式によれば、従来９画素分記憶するのに54（６×９）ビット必要としていたメモリＭ4の容量を10ビットに削減することができ、これをページメモリとして考えた場合、メモリ容量の大幅な削減（10／54）を実現することができる。」（３頁左下欄１３行〜４頁左上欄１６行）、
　エ　「次に、第８図に、メモリＭ4に前記態様で圧縮格納されたデータを用いて２値多値混在画像を出力するための構成例を示す。
　この第８図に示す構成において、メモリＭ4内に第２図に示したラッチ回路14からの画像データＰ1−10が格納されている。第９図に、メモリＭ4の記憶内容例を模式的に示す。第９図に示すように、記憶された画像データは二次元的に配列されており、Ｘ(x)を主走査方向、Ｙ(y)を副走査方向とする。この場合、Ｘ1−6（ｘ１）およびＹ1−6（ｙ１）で指定される第１ブロックは６ビットの多値画像であるとし、またＸ7〜12（ｘ２）およびＹ7〜12（ｙ２）で指定される第２ブロックは各１ビットの３×３のマトリックスであらわされる２値画像であるとし、以下同様のブロックが２値画像と多値画像とが混在してＸ−Ｙ方向に配列されている。
　メモリＭ4は周波数のクロックで動作するｘアドレスカウンタ30と画像出力モジュール７−ＢＫが６ライン進む毎に更新されるｙアドレスカウンタ31とによってアドレス指定され、10ビットのデータＰ1−10を順次制御ゲート回路32に入力する。第10図は制御ゲート回路32の内部構成例を示すものであり、メモリＭ4から読出されたデータＰ1−10はラッチ回路40でラッチされる。
　次に、ＲＯＭテーブル33には第11に示すように６×６の異なる閾値から成るマトリックスデータが記憶されており、ＲＯＭテーブル33は周波数６のクロックで動作するＸアドレスカウンタ34と画像出力モジュール７−ＢＫのライン信号に同期して動作するＹアドレスカウンタ３５とによってアドレス指定される。なお、第11図はスクリーン角度が０度のときのマトリックス例である。例えば、Ｘアドレスカウンタ34およびＹアドレスカウンタ35によってＸ＝１，Ｙ＝１が指定されると、ＲＯＭテーブル33からは閾値「２０」が読出される。ＲＯＭテーブル33から出力される６ビットの閾値データｍ1〜6は制御ゲート回路32内のラッチ回路41でラッチされる。
次に、制御ゲート回路32において（第10図）、ラッチ40にラッチされた画像データＰ1-9はそれぞれ次段においてアンドゲートに入力される。これらアンドゲートの各他方の端子には信号Ｇ1〜Ｇ9がそれぞれ入力されている。第12図に該信号Ｇ1〜Ｇ9を発生する回路の具体構成例を示す。また、第13図には、第12図に示した６ステージリングカウンタのタイムチャート例を示す。かかる第12図に示した構成から発生される信号Ｇ1〜Ｇ9は、２値記録（判別信号ＳＬ”Ｌ”）のときには第１表のような値をとり、また多階調記録（ＳＬ”Ｈ”）のときには第２表に示すようにＧ1〜Ｇ6＝”Ｈ”およびＧ7〜Ｇ9＝”Ｌ”となる。
・・・（中略）・・・
　また、ラッチ回路41にラッチされた閾値データｍ1−6は次段においてアンドゲートに入力され、ラッチ40にラッチされていた２値か多階調かの判別信号ＳＬ（Ｐ１０）でゲート制御される。
　まず、ｘアドレスカウンタ30およびｙアドレスカウンタ31によりｘ＝１，ｙ＝１が指定され、メモリＭ4から第１ブロック（第９図参照）のデータすなわち６ビットの平均化データが出力された場合、このデータはラッチ回路40のＰ1〜Ｐ6にラッチされる。また２値／多値判定ビットＳＬがＰ10にラッチされる。このときＰ7〜Ｐ9は“Ｌ”となっている。この場合、第１ブロックのデータは多値なので、次段のアンドゲートに入力される信号Ｇ1〜Ｇ9は第２表を示す如くＧ1〜Ｇ6＝”Ｈ”，Ｇ7〜Ｇ9＝”Ｌ”となり、この結果Ｐ1〜Ｐ6の値が比較回路36のＡ端子に入力される。
　一方、ＲＯＭテーブル33から読出された閾値データｍ1−6はラッチ回路41にラッチされる。この際、ラッチ回路40のＰ10ビットは”Ｈ”であるので、次段のアンドゲートのアンド条件が成立し、閾値データｍ1−6は比較回路36のＢ端子に入力される。比較回路36はＡ＞Ｂのとき”Ｈ”信号を出力する。例えば、第11図に示す第１番目の閾値「20」がＢ端子に入力されたときは、Ａ端子入力が「21」以上である場合、比較回路36の出力は”Ｈ”となる。メモリＭ4のアドレスカウンタとＲＯＭテーブル33のアドレスカウンタとの動作速度比は主走査、副走査方向との１対６に設定されており、このため、第９図に示す第１ブロックのデーダと第11図に示した６×６の閾値が全て比較されることにより、画像出力モジュール７−ＢＫにおいて第14図に示すように階調レベル「１」〜「64」の64階調のうちのひとつの階調を再現することができる。
　次に、ｘアドレスカウンタ30およびｙアドレスカウンタ31によりｘ＝２，ｙ＝１が指定され、メモリＭ4から第２ブロック（第９図参照）のデータすなわち９ビットの２値化データが出力された場合、このデータはラッチ回路40のＰ1〜Ｐ9にラッチされる。またＰ10には”Ｌ”レベルの判定ビットＳＬがラッチされる。。この場合、Ｐ10の出力は”Ｌ”であるのでラッチ回路41の次段のアンドゲートのアンド条件は成立せず、このため、比較回路36のＢ端子は「０」固定される。一方、ラッチ回路40の次段のアンドゲートには、信号Ｇ1〜Ｇ9が第１表に示した態様で入力される。例えば、Ｙ＝１，Ｘ＝７，８のときには、信号Ｇ1のみが”Ｈ”となり、この結果比較回路36のＡ端子にはＰ1の値が入力される。Ｂ端子は「０」固定であるので、Ｐ1＝「０」であるならば比較回路36から”Ｈ”が出力され、またＰ1＝「１」であるならば比較回路36から”Ｈ”が出力される。すなわち、この場合比較回路36からはＰ1の値がそのままの形で出力される。以下、同様にＹ＝１でＸ＝９，10のときには、Ｐ2の値、Ｙ＝１でＸ＝11,12のときにはＰ3の値、Ｙ＝３でＸ＝７，８のときにはＰ4の値・・・・・・が比較回路36から出力される。例えば９ビットの２値化データの値が第15図左部に示すようなものであるとした場合、画像出力モジュール７−ＢＫによって記録される画像は第15図右部に示すようなものとなる。」（５頁右上欄１４行〜６頁右下欄１９行）が記載されている。
　これらの記載ア〜エ及び図面第１図〜第２１図によれば、刊行物１には、「データ圧縮を行いメモリＭ4に記憶し、メモリＭ4に圧縮格納されたデータを用いて２値多値混在画像を出力するカラー画像複写装置において、
　３×３の画素マトリックスに対応する各６ビットのピクセルデータ（ブラック；ＢＫ）を９個ラッチさせるラッチ回路10と、
　ラッチ回路10から入力された各６ビットの９画素分のピクセルデータを所定のスライスレベルＣとそれぞれ比較することにより、入力された各６ビットの１ブロック分のピクセルデータを各１ビットの２値化データＰＤ1−9に変換して出力するコンパレータ12と、
　ラッチ回路10から出力される全54ビットのピクセルデータＤ1−54を入力し、３×３の画素マトリックスを１つのブロックと考え、これら９画素のピクセルデータを平均して６ビットの平均値データＰＣ1−6を出力する平均化回路11と、
　画像処理部６から入力された２値か多階調かの判定信号ＳＬに基づき、前記データＰＣ1−6およびＰＤ1−9のうちのいずれか一方を選択してラッチ回路14に出力するセレクタ13と、
　ラッチ回路14でラッチされた画像データＰ1−10を記憶するメモリＭ4と、
　画像出力のための制御ゲート回路３２，ＲＯＭテーブル３３、比較回路３６，画像出力モジュール７ＢＫとを具備し、
　メモリＭ4に記憶された画像データは二次元的に配列されており、Ｘ(x)を主走査方向、Ｙ(y)を副走査方向とする場合、例えばＸ1−6（ｘ１）およびＹ1−6（ｙ１）で指定される第１ブロックは６ビットの多値画像、またＸ7〜12（ｘ２）およびＹ7〜12（ｙ２）で指定される第２ブロックは各１ビットの３×３のマトリックスで表される２値画像であるようにブロック毎に２値画像或いは多値画像として、混在しながらＸ−Ｙ方向に配列されていることを特徴とするカラー画像複写装置。」の発明（以下、「引用発明」という。）が記載されている。
　
３．対比
　そこで、本件発明と引用発明とを対比すると、引用発明の「メモリＭ4」、「ブロック」及び「９画素のピクセルデータを平均して平均値」は、本願発明の「記憶手段」、「画素ブロック」及び「画素の値の代表値」に相当する。
　引用発明の「ラッチ回路10から入力された各６ビットの９画素分のピクセルデータを所定のスライスレベルＣとそれぞれ比較することにより、入力された各６ビットの１ブロック分のピクセルデータを各１ビットの２値化データＰＤ1−9に変換して出力するコンパレータ12」、各１ビットの２値化データＰＤ1−9をメモリＭ４に記憶し読み出す部分、「画像出力のための制御ゲート回路３２，ＲＯＭテーブル３３、比較回路３６，画像出力モジュール７ＢＫ」の各１ビットの２値化データＰＤ1−9に係る部分は、６ビットのデータを１ビットのデータとして処理しているから、Ｍビット値化処理系（Ｍ＝１）といえる。
　引用発明の「ラッチ回路10から出力される全54ビットのピクセルデータＤ1−54を入力し、３×３の画素マトリックスを１つのブロックと考え、これら９画素のピクセルデータを平均して６ビットの平均値データＰＣ1−6を出力する平均化回路11」、９画素のピクセルデータを平均して６ビットの平均値データＰＣ1−6をメモリＭ４に記憶し読み出す部分、「画像出力のための制御ゲート回路３２，ＲＯＭテーブル３３、比較回路３６，画像出力モジュール７ＢＫ」の９画素のピクセルデータを平均して６ビットの平均値データＰＣ1−6に係る部分は、ブロックのデータとして処理しているから、ブロック処理系といえる。
　引用発明の「画像処理部６から入力された２値か多階調かの判定信号ＳＬに基づき、前記データＰＣ1−6およびＰＤ1−9のうちのいずれか一方を選択してラッチ回路14に出力するセレクタ13」、画像出力のための制御ゲート回路３２，ＲＯＭテーブル３３、比較回路３６，画像出力モジュール７ＢＫの判定信号ＳＬに基づき切り替わる部分は、引用発明のＭビット値化処理系（Ｍ＝１）とブロック処理系という２つのモードを選択的に切り替えているから、モード切替手段といえる。
　引用発明は、「各６ビットのピクセルデータ」を用いるものであるから、本願発明のＮビット値のＮ＝６に相当する。
　引用発明は、「入力された各６ビットの１ブロック分のピクセルデータを各１ビットの２値化データＰＤ1−9に変換して」いるものであるから、本願発明のＭビット値のＭ＝１に相当する。
　引用発明は、「３×３の画素マトリックスを１つのブロックと考え」ているものであるから、本願発明のｍ×ｎ画素のｍ＝３、ｎ＝３に相当する。
　引用発明は、「６ビットの平均値データＰＣ1−6を出力する」ものであるから、本願発明のｐビットのビットデータ列のｐ＝６に相当する。
　そして、引用発明のＮ＝６、Ｍ＝１、ｍ＝３、ｎ＝３、ｐ＝６は、本願発明の（Ｍ＜Ｎ、２≦Ｎ）、（２≦ｐ≦ｍ×ｎ×Ｍ）の条件を満たしている。
　引用発明のカラー画像複写装置は、画像データに対して、データ圧縮を行いメモリＭ4に記憶し、メモリＭ4に圧縮格納されたデータを用いて２値多値混在画像を出力する処理を行うものであるから、画像処理装置といえる。
　したがって、本願発明と引用発明は、Ｎ＝６、Ｍ＝１、ｍ＝３、ｎ＝３、ｐ＝６として「画像データを記憶する記憶手段と、
　Ｎビット値で表される画像データをＭ（Ｍ＜Ｎ）ビット値化し、得られたＭビット値画像データを前記記憶手段に記憶し、該記憶手段から読み出したＭビット値画像データに基づき画像を出力するＭビット値化処理系と、
　Ｎビット値で表される画像データをｍ×ｎ（２≦ｍ、１≦ｎ）画素からなる画素ブロックに分割し、各々の画素ブロックを構成する画素の値の代表値を算出し、これをｐ（２≦ｐ≦ｍ×ｎ×Ｍ）ビットのビット列データとして出力し、ビット列データに含まれる各ビット値を前記記憶手段に書き込み、前記記憶手段からＭビット値データを順次読み出し、読み出したビット列データを出力し、前記各画素ブロックの代表値からなるｐビット値の画像データとして出力するブロック処理系と、
　前記Ｍビット値化処理系と前記ブロック処理系とを選択的に切り替えるモード切替手段と
　を具備することを特徴とする画像処理装置」の点で一致し、以下の点１〜３で相違する。
　相違点１
　本願発明は、記憶手段が「Ｍ（Ｍ＜Ｎ、２≦Ｎ）ビット値で表される画像データ」を記憶するのに対して、引用発明は、その点が記載されていない点。
　相違点２
　本願発明のＭビット値化処理系は、「該記憶手段から読み出したＭビット値画像データに基づき画像を再構成する」のに対して、引用発明は、その点が記載されていない点。
　相違点３
　本願発明のブロック処理系は、「前記記憶手段の記憶領域を前記画素ブロックに対応してｍ×ｎ画素からなる記憶ブロックに仮想的に分割し、前記各画素ブロックの代表値であるｐビットのビット列データに含まれる各ビット値を、前記各記憶ブロックに含まれるｍ×ｎの構成ビットの一部又は全部に対して１対１に割り当て、割り当て後のビット列データを出力するブロック割当手段」と、「前記ブロック割当手段から出力されるビット列データに含まれる各ビット値をそれぞれに割り当てられた構成ビットとして前記記憶手段に書き込む書込手段」、「前記記憶手段からＭビット値データを順次読み出し、読み出したビット列データを出力する読出手段」とを有するのに対して、引用発明は、その点が記載されていない点。
　また、本願発明のブロック処理系は、「前記読出手段から出力されるビット列データを前記各画素ブロックの代表値からなるｐビット値の画像データとして再構成するブロック再構成手段」を有するのに対して、引用発明は、その点が記載されていない点。
  
４．当審の判断 
　以下、相違点１〜３について検討する。
　相違点１について
　引用発明のメモリＭ4は、ラッチ回路14でラッチされた画像データＰ1−10を記憶するものであるが、該ラッチ回路14には、各１ビットの２値化データＰＤ1−9或いは６ビットの平均値データＰＣ1−6がラッチされることを考慮すると、１ビット値で表される画像データ、或いは６ビットで表される平均値画像データを記憶する記憶手段といえる。そして、１ビット値で表される画像データと６ビットで表される平均値画像データを、同じラッチ回路14を使用して記憶させていることから、６ビットで表される平均値画像データを１ビット値で表される画像データを記憶する記憶手段に記憶させているといえる。
　また、複写装置において、２値画像が多い文書が一般的に多用されているから、これを前提として、記憶装置が、１ビット値で表される画像データを記憶するということは自然なことである。
　してみると、引用発明のメモリＭ4が、１ビット値で表される画像データを記憶するとしたことは、当業者が、容易に想到できたことである。
　相違点２について
　引用発明と同一技術分野において、記憶手段に圧縮して記憶された多値２値（Ｍ＝１）画像データを復調して、例えば多値画像データとして画像出力モジュールに入力することは、慣用手段である。そして、記憶手段に圧縮して記憶された画像データを復調する際、Ｍ（Ｍ＝１）ビット値化された画像データに基づき、画像を再構成することは、周知な技術事項である（例えば、特開平３−１６１８７８号公報、特開昭６３−５９６７４号公報参照）。
　してみると、引用発明に上記周知技術を採用し、Ｍ（Ｍ＝１）ビット値化処理系が、「該記憶手段から読み出したＭビット値画像データに基づき画像を再構成する」としたことは、当業者が、容易になし得たことである。　
相違点３について
　引用発明は、メモリＭ4に、「ラッチ回路14でラッチされた画像データＰ1−10」を記憶（書込）し、メモリＭ4から「読出されたデータＰ1−10」はラッチ回路40でラッチされるものであり、「メモリＭ4に記憶された画像データは二次元的に配列されており、Ｘ(x)を主走査方向、Ｙ(y)を副走査方向とする場合、例えばＸ1−6（ｘ１）およびＹ1−6（ｙ１）で指定される第１ブロックは６ビットの多値画像、またＸ7〜12（ｘ２）およびＹ7〜12（ｙ２）で指定される第２ブロックは各１ビットの３×３のマトリックスで表される２値画像であるようにブロック毎に２値画像或いは多値画像として、混在しながらＸ−Ｙ方向に配列されている」のである。そうすると、メモリＭ４をブロックに仮想的に分割し、６ビットのビット列データに含まれる各ビット値をこのブロックに含まれている構成ビットに１対１に割り当てていると解すのが、自然である。
　また、記憶装置の制御手段として、記憶ブロックとして仮想的に分割し、記憶すべきデータの各ビットを該記憶ブロックの構成ビットに割り当てる割当手段、所定のデータを記憶装置の書き込む書込手段、書き込んだデータを読み出す読出手段は、慣用手段にすぎない。
　してみると、引用発明に上記慣用技術を採用し、「前記記憶手段の記憶領域を前記画素ブロックに対応してｍ×ｎ画素からなる記憶ブロックに仮想的に分割し、前記各画素ブロックの代表値であるｐビットのビット列データに含まれる各ビット値を、前記各記憶ブロックに含まれるｍ×ｎの構成ビットの一部又は全部に対して１対１に割り当て、割り当て後のビット列データを出力するブロック割当手段」と、「前記ブロック割当手段から出力されるビット列データに含まれる各ビット値をそれぞれに割り当てられた構成ビットとして前記記憶手段に書き込む書込手段」、「前記記憶手段からＭビット値データを順次読み出し、読み出したビット列データを出力する読出手段」を有することとしたことは、当業者が、容易になし得たことである。
　引用発明において、記憶手段に圧縮して記憶された平均値データ（ｐ＝６）を復調して画像出力モジュールに入力している。そして、記憶手段に圧縮して記憶された画像データを復調する際、各画素ブロックの平均値からなる画像データとして再構成するブロック再構成手段を用いる構成は、周知である（例えば、特開平２−１３２９６９号公報、特開平３−１６１８７８号公報参照）。
　してみると、引用発明に上記周知技術を採用し、「前記読出手段から出力されるビット列データを前記各画素ブロックの代表値からなるｐビット値の画像データとして再構成するブロック再構成手段」を有することとすることは、当業者が、容易になし得たことである。
５．むすび
　以上のとおり、本願発明は、刊行物１に記載された発明に基づき当業者が容易に発明することができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、本願は、他の請求項に記載された発明について検討するまでもなく、拒絶されるべきものである。
　よって、結論のとおり審決する 。