【手続補正書】
【提出日】平成24年10月16日(2012.10.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板の上に、ゲート電極層と蓄積容量下部電極層とが形成され、
前記基板と前記ゲート電極層と前記蓄積容量下部電極層の上に、ゲート絶縁層が形成され、
前記ゲート絶縁層の上に、酸化物半導体層が形成され、
前記酸化物半導体層の上に、チャネル保護層が前記ゲート電極層に対して自己整合的に形成され、
前記酸化物半導体層と前記チャネル保護層の上に、水素含有保護層が形成され、
前記ゲート電極層は所定波長の光の透過率が３０％以下であり、前記蓄積容量下部電極層は前記所定波長の光の透過率が７０％以上であり、
前記酸化物半導体層が、前記チャネル保護層で覆われたチャネル領域と、前記水素含有保護層に接するソース領域、ドレイン領域及び蓄積容量上部電極とを有することを特徴とする回路。
【請求項２】
前記酸化物半導体層がＩｎ、Ｇａ、Ｚｎ、Ｓｎから選択される少なくとも１種類の元素を含むアモルファス酸化物半導体であることを特徴とする請求項１に記載の回路。
【請求項３】
前記所定波長の光が、波長４００ｎｍ未満の紫外光であることを特徴とする請求項１又は２に記載の回路。
【請求項４】
基板の上に、所定波長の光の透過率が３０％以下であるゲート電極層を形成する工程と、
前記基板の上に、前記所定波長の光の透過率が７０％以上である蓄積容量下部電極層を形成する工程と、
前記基板と前記ゲート電極層と前記蓄積容量下部電極層の上に、ゲート絶縁層を形成する工程と、
前記ゲート絶縁層の上に、酸化物半導体層を形成する工程と、
前記酸化物半導体層の上に、第１の保護層を形成し、前記所定波長の光を裏面露光し、
前記第１の保護層をエッチングして、前記ゲート電極層に対して自己整合的なチャネル保護層を形成する工程と、
前記チャネル保護層と前記酸化物半導体層の上に水素含有保護層を形成する工程と、
を含むことを特徴とする回路の製造方法。
【請求項５】
発光素子と駆動回路が接続されて成る表示装置であって、該駆動回路が請求項１乃至３のいずれか一項に記載の回路であることを特徴とする表示装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
本発明の回路は、基板の上に、ゲート電極層と蓄積容量下部電極層とが形成され、前記基板と前記ゲート電極層と前記蓄積容量下部電極層の上に、ゲート絶縁層が形成され、前記ゲート絶縁層の上に、酸化物半導体層が形成され、前記酸化物半導体層の上に、チャネル保護層が前記ゲート電極層に対して自己整合的に形成され、前記酸化物半導体層と前記チャネル保護層の上に、水素含有保護層が形成され、前記ゲート電極層は所定波長の光の透過率が３０％以下であり、前記蓄積容量下部電極層は前記所定波長の光の透過率が７０％以上であり、前記酸化物半導体層が、前記チャネル保護層で覆われたチャネル領域と、前記水素含有保護層に接するソース領域、ドレイン領域及び蓄積容量上部電極層とを有することを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
（第５工程）
次に酸化物半導体層１４の上にスパッタ法によりチャネル保護層１５を形成する。酸化物半導体層１４と直接接するチャネル保護層１５にはチャネル保護層形成の際に酸化物半導体を低抵抗化させない機能が要求される。さらにチャネル保護層１５の上に水素を含有する絶縁層（水素含有保護層１６）を形成した際にチャネル保護層の膜厚で水素の透過量を制御し、酸化物半導体の抵抗率を制御できる機能も必要である。具体的にはシリコン酸化膜やシリコン酸窒化膜などのＯを含有する絶縁層が望ましい。また、これらの絶縁層の組成がストイキオメトリーから外れていても何ら問題はない。チャネル保護層１５は、裏面露光を用いたフォトリソグラフィー法とエッチング法を用いてパターニングされる。このとき、ゲート電極層１１をマスクとして裏面露光が行われるので、チャネル保護層１５はゲート電極層１１が存在する領域上のみに自己整合的に形成される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
（第６工程）
次に水素含有保護層１６を成膜し、酸化物半導体層の所定領域を低抵抗化する。水素含有保護層１６には、酸化物半導体層上に直接形成した際に酸化物半導体層を低抵抗化させる機能が要求される。酸化物半導体は水素を添加することにより低抵抗化させることが可能である。よって、酸化物半導体層の上に水素を含む絶縁層を形成する。具体的には、水素を含むシリコン窒化膜、シリコン酸化膜、シリコン酸窒化膜、シリコン炭化膜およびこれらの積層膜などが望ましい。また、これらの絶縁層の組成がストイキオメトリーから外れていても何ら問題はない。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
形成方法としては水素を含む原料ガスを用いるプラズマＣＶＤ法が、プラズマによる酸化物半導体への水素拡散の促進効果もあるため望ましい。この際、原料中の水素が酸化物半導体層に拡散し、チャネル保護層がない領域の酸化物半導体層が低抵抗化する。これにより、ソース領域・ドレイン領域、酸化物半導体配線層および蓄積容量上部電極１４ａが形成される。また、自己整合的に形成されたチャネル保護層１５をマスクとしてドレイン領域・ソース領域１４ａが形成されるので、ゲート電極に対するドレイン領域・ソース領域の重なりを小さくすることができる。これにより、寄生容量の小さいＴＦＴの作製が可能である。また、ゲート電極層１１が存在しない領域上の酸化物半導体層の上にはチャネル保護層１５は形成されていないため、その領域上の酸化物半導体層はすべて低抵抗化する。
最後に外部と電気的な接続を行うために、フォトリソグラフィー法とエッチング法により、水素含有保護層１６にコンタクトホールを形成する。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
さらに水素含有保護層１６として、プラズマＣＶＤ法により、膜厚３００ｎｍのシリコン窒化膜を成膜する。このプラズマＣＶＤ法によるシリコン窒化膜の形成時の基板温度は１５０℃とする。また、プロセスガスには、ＳｉＨ４、ＮＨ３、Ｎ２を用い、ガス流量比はＳｉＨ４：ＮＨ３：Ｎ２＝１：２．５：２５とする。また、投入ＲＦパワー密度と圧力はそれぞれ０．９Ｗ／ｃｍ２、１５０Ｐａとする。
水素含有保護層１６の形成と同時にチャネル保護層１５の無い領域の酸化物半導体層が、水素添加処理によって低抵抗化し、ソース領域・ドレイン領域、酸化物半導体配線層および蓄積容量上部電極１４ａとなる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
最後に外部と電気的な接続を行うために、フォトリソグラフィー法とエッチング法により、水素含有保護層１６にコンタクトホール（図示せず）を形成する。
以上の工程により、本発明の酸化物半導体ＴＦＴを有する回路が完成する。
本発明の回路の構成により、電気特性や寄生容量の基板内でのバラツキが小さい酸化物半導体ＴＦＴを有する回路を作製することが可能である。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
次にフォトリソグラフィー法とエッチング法により、ゲート絶縁層１３に第１のコンタクトホール１８を形成する。（図９（ｄ））
その後、酸化物半導体層１４、チャネル保護層１５及び水素含有保護層１６を実施例１と同様に形成する。（図９（ｅ））
次にフォトリソグラフィー法とエッチング法により、水素含有保護層１６に第２のコンタクトホール１９を形成する。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
（実施例３）
本実施例ではボトムゲート型コプラナー構造の酸化物半導体ＴＦＴを用いた図４の表示装置について説明する。酸化物半導体ＴＦＴを有する回路（駆動回路）の製造工程は、前記実施例１と同様である。実施例１と同様の方法で、プラスチック基板１１０の上に酸化物半導体ＴＦＴ１２１を有する回路１２０を形成後、フォトリソグラフィー法とエッチング法により、水素含有保護層１６にコンタクトホールを形成する。
さらに、画素電極１４０をスパッタ法により成膜する。電極材料には、ＩＴＯを用い、膜厚は１００ｎｍである。この上にポリイミド膜１５０を塗布し、ラビング工程を施す。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
（実施例４）
本実施例ではボトムゲート型コプラナー構造の酸化物半導体ＴＦＴを有する回路を用いた図５の表示装置について説明する。酸化物半導体ＴＦＴを有する回路の製造工程は、前記実施例２と同様である。まず本発明の酸化物半導体ＴＦＴを有する回路１２０の上に平坦化層３１０を形成する。平坦化層３１０にはポリイミド膜を用いる。そして、保護層１６および平坦化層３１０にフォトリソグラフィー法とエッチング法を用いてコンタクトホールを形成する。そして、酸化物半導体配線層３００上に水素含有保護層１６および絶縁層３１０に形成されたコンタクトホールを介して電極３２０を形成する。電極３２０にはスパッタ法により形成したＩＴＯを用いる。次に電極３２０の上に正孔輸送層３３０、発光層３４０を蒸着法により形成する。正孔輸送層３３０、発光層３４０にはそれぞれα‐ＮＰＤ（4,4’-bis[N-(1-naphthyl)-N-phenyl-amino]biphenyl）、Ａｌｑ３（tris(8-hydroxyquinoline)）を用いる。さらに発光層３４０の上に電極３５０を蒸着法により形成する。電極材料にはＡｌを用いる。このようにして、図５に示す、ボトムエミッション型の有機ＥＬ素子を表示素子とする表示装置を作製する。
本発明の回路の構成では、画素回路内はゲート電極層以外、可視光に対して透明な材料で形成されているため、非常に開口率の高い画素回路を実現することが可能である。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正の内容】
【００４１】
１０  基板
１１  ゲート電極層
１１ａ  ゲート配線層
１２ａ  ゲート配線層および画素内配線層
１２ｂ  蓄積容量下部電極
１３  ゲート絶縁層
１４  酸化物半導体層
１４ａ  ソース・ドレイン領域、酸化物半導体配線層および蓄積容量上部電極
１５  チャネル保護層
１６  水素含有保護層