【事件の表示】
　特願２００４−　９５２５５「半導体装置及びその製造方法」拒絶査定不服審判事件〔平成１６年　７月２２日出願公開、特開２００４−２０７７５７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成９年１２月１１日に出願した特願平９−３４１５１６号の一部を平成１６年３月２９日に新たな特許出願としたものであって、平成１９年１月２４日付けの拒絶理由通知に対して、同年３月２９日付けで手続補正がなされたが、平成２０年１月２３日付けで拒絶査定がなされ、これに対して、平成２０年２月２７日付けで拒絶査定不服審判が請求されるとともに、手続補正がされたものである。
　
２．平成２０年２月２７日付けの手続補正についての補正却下の決定
　［補正却下の決定の結論］
　平成２０年２月２７日付けの手続補正（以下、「本件補正」という。）を却下する。
　
　［理由］
（ａ）本件補正は、特許請求の範囲及び発明の詳細な説明についてするもので、特許請求の範囲については、補正前の請求項１に、
「【請求項１】上面配線が形成されている上面、及び下面配線が形成されており、当該上面と対向する下面、前記上面配線と前記下面配線とを電気的に接続するための前記上面及び前記下面間を貫通するスルーホール及び前記下面に設けられている外部電極を有する基板と、
　複数の第１の電極が設けられている表面、及び裏面を有し、当該裏面を前記基板の前記上面に対向させて搭載されている第１の半導体素子と、
　複数の前記第１の電極の一部と前記上面配線とを接続する導電性ワイヤと、
　複数の第２の電極が設けられている表面及び裏面を有し、当該表面を前記第１の半導体素子の前記表面に対向させて搭載されている第２の半導体素子と、
　前記第２の電極と複数の前記第１の電極の残りの一部とを接続する導電体と、
　前記第１及び第２の半導体素子を封止する封止樹脂とを具え、
　前記スルーホールは、前記導電性ワイヤが接続されている前記上面配線の接続部分よりも内側に配置されていることを特徴とする半導体装置。」
とあったものを、
「【請求項１】上面配線が形成されている上面、及び下面配線が形成されており、当該上面と対向する下面、前記上面配線と前記下面配線とを電気的に接続するための前記上面及び前記下面間を貫通するスルーホール及び前記下面に設けられている外部電極を有する基板と、
　複数の第１の電極が設けられている表面、及び裏面を有し、当該裏面を前記基板の前記上面に対向させて搭載されている直方体状の第１の半導体素子と、
　複数の前記第１の電極の一部と前記上面配線とを接続する導電性ワイヤと、
　複数の第２の電極が設けられている表面及び裏面を有している直方体状の第２の半導体素子であって、当該表面を前記第１の半導体素子の前記表面に対向させ、かつ前記第１の半導体素子の長手方向と前記第２の半導体素子の長手方向とが直交するように搭載されている前記第２の半導体素子と、
　前記第２の電極と複数の前記第１の電極の残りの一部とを接続する導電体と、
　前記第１及び第２の半導体素子を封止する封止樹脂とを具え、
　前記スルーホールは、前記導電性ワイヤが接続されている前記上面配線の接続部分よりも内側に配置されていることを特徴とする半導体装置。」
と補正しようとする事項を含むものである。
　
（ｂ）すると、本件補正における、特許請求の範囲の請求項１についてする補正は、
（あ）補正前の請求項１に係る発明の「第１の半導体素子」、及び、「第２の半導体素子」について、「直方体状の」という事項を付加すると共に、
（い）補正前の請求項１に係る発明に「かつ前記第１の半導体素子の長手方向と前記第２の半導体素子の長手方向とが直交する」という新たな構成要素を付加する補正事項を含むものである。
　
（ｃ）そして、本件補正について、審判請求人は審判請求書において、「今回の補正は本願発明の特徴を明確に定義し、引用例との差異をより明確化するために、特許請求の範囲を限定的に減縮することを目的としています。」と主張するとともに、前記各補正事項を付加した補正後の請求項１に係る発明について、「また、本願発明の半導体装置によれば、第１の半導体素子の長手方向と第２の半導体素子の長手方向とが直交するように第１の半導体素子に第２の半導体素子を搭載した積み重ね体を具えています。よって、例えば第１の半導体素子と第２の半導体素子とが互いに同一形状かつ同一サイズであったとしても、下側に位置する第１の半導体素子の複数の電極のうち、少なくともこれらの一部を露出させることができるため、それぞれの半導体素子にかかる電気的な接続の干渉を防止することができます。従って、例えば、本願発明の半導体装置における導電性ワイヤによる電気的な接続をより確実に行うことができます。」という効果を主張している。
　
（ｄ）そこで、上記各補正事項を含む本件補正が、特許法第１７条の２第４項の各号に規定する、いずれかの事項を目的とした補正に該当するものといえるかについて検討する。
　
（ｅ）特許法第１７条の２第４項第２号は「特許請求の範囲の減縮（第三十六条第五項の規定により請求項に記載した発明を特定するために必要な事項を限定するものであつて、その補正前の当該請求項に記載された発明とその補正後の当該請求項に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるものに限る。）」と定めている。
　そうすると、同号の事項を目的とする補正とは、単に「特許請求の範囲」を減縮するものであるだけでは十分ではなく、特に「発明を特定するために必要な事項」を限定するものであることを要するといえる。
　そして、前記「発明を特定するために必要な事項」とは、特許法「第三十六条第五項の規定により請求項に記載した発明を特定するために必要な事項」とあることから、特許法第第三十六条第五項の「各請求項ごとに特許出願人が特許を受けようとする発明を特定するために必要と認める事項のすべてを記載しなければならない。」との規定により請求項に記載した事項の「すべて」のうちの「個々」の事項を意味するものと解される。
　そうすると、結局、「発明を特定するために必要な事項」を限定するものといえるためには、補正前の請求項における「発明を特定するために必要な事項」の一つ以上を、概念的により下位の「発明を特定するために必要な事項」とする補正であることを要すると解される。
　また、同号の事項を目的とする補正であるといえるためには、更に、補正前と補正後の対応する請求項に記載された発明の「産業上の利用分野及び解決しようとする課題」が同一であることを要するものである。
　
（ｆ）そこで、最初に、前記補正事項（い）を付加する補正が、特許法第１７条の２第４項第２号に規定する事項を目的とした補正に該当するものといえるかについて検討すると、補正前の請求項１には、第１の半導体素子の長手方向と第２の半導体素子の長手方向が特定の関係を有するということが、発明を特定するために必要な事項として記載されているとは認められない。
　してみると、前記補正事項（い）を付加する補正は、補正前の請求項における「発明を特定するために必要な事項」の一つ以上を、概念的により下位の「発明を特定するために必要な事項」とする補正であるとはいうことはできないから、前記補正は、発明を特定するために必要な事項を限定するものに該当しない。
　　したがって、補正事項（あ）について検討するまでもなく、本件補正は、特許法第１７条の２第４項第２号に掲げる事項を目的とする補正であるとは認められない。
　
（ｇ）更に、特許法第１７条の２第４項第２号の事項を目的とする補正とは、補正前と補正後の対応する請求項に記載された発明の産業上の利用分野及び解決しようとする課題が同一であることを要するところ、補正前の請求項１に係る発明の解決しようとする課題が「基板の上面側に、この基板上面に対して垂直の方向に２つの半導体素子からなる積み重ね体を積み重ねているので、スタック化が実現出来かつ従来に比べ、実装面積の割合を大きくすることができる。また、実装基板は小型にできるので、装置のコンパクト化が可能となる。」ことであるのに対して、これに対応する補正後の請求項１に係る発明の解決しようとする課題は「例えば第１の半導体素子と第２の半導体素子とが互いに同一形状かつ同一サイズであったとしても、下側に位置する第１の半導体素子の複数の電極のうち、少なくともこれらの一部を露出させることができるため、それぞれの半導体素子にかかる電気的な接続の干渉を防止することができます。従って、例えば、本願発明の半導体装置における導電性ワイヤによる電気的な接続をより確実に行うことができます。」という課題をも含むものといえるから、補正前の請求項１に係る発明の解決しようとする課題と、補正後の請求項１に係る発明の解決しようとする課題とが、同一であると認めることはできない。
　そうすると、本件補正は「その補正前の当該請求項に記載された発明とその補正後の当該請求項に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるものに限る。」という要件をも満たしていないといえる。
　したがって、この点においても、本件補正は、特許法第１７条の２第４項第２号に掲げる事項を目的とする補正であるとは認められない。
　
　なお、審判請求人は、平成２１年１０月２６日付けの回答書において、
「平面的な形状が同一である第１及び第２の半導体素子を積層する場合、下側に配置される第１の半導体素子の電極による電気的接続を妨害しないように、この第１の半導体素子上に第２の半導体素子を積層する必要があります。 
 　このとき、仮に第１及び第２の半導体素子の互いの長手方向を一致させて積層させた場合、第１の半導体素子に接続するボンディングワイヤ（出願当初の図３のボンディングワイヤ３９参照）が、第２の半導体素子と接触しないように、これら第１及び第２の半導体素子間の積層方向に沿った間隔を大きく確保する必要があります。 
 　ここで、第１及び第２の半導体素子間の間隔においてボンディングワイヤが存在する空間を小さく設定することで、これら第１及び第２の半導体素子間の間隔を小さくすることが考えられます。しかし、その場合には、ボンディングワイヤに対してストレスが加わります。 
 　このボンディングワイヤへのストレスを緩和するためには、ボンディングワイヤと基板（出願当初の図３のプリント配線基板１０参照）とを第１及び第２の半導体素子から大きく離間させて接続する必要があります。すなわち、ボンディングワイヤを第１の半導体素子から外周方向へ大きく引き出して基板と接続する必要があります。その結果、半導体装置全体としての平面的なサイズが大きくなります。 
 　以上説明したように、第１及び第２の半導体素子の互いの長手方向を一致させて積層させた場合には、これら第１及び第２の半導体素子間の間隔を小さくし、かつボンディングワイヤへのストレスを緩和するために、半導体装置全体としての平面的なサイズが大きくなります。 
 　これに対して、平成２０年２月２７日付け手続補正書において補正された請求項１、４、及び６に係る構造では、第１及び第２の半導体素子の互いの長手方向を直交させて積層します。そのため、請求項１、４、及び６に係る構造では、第１の半導体素子の平面方向に沿った領域のうち、第２の半導体素子と空間的に重なり合わない、すなわち第２の半導体素子から露出した領域が存在します。そして、この第２の半導体素子から露出した領域にボンディングワイヤを接続することによって、ボンディングワイヤと第２の半導体素子とが接触するのを防止しています（出願当初の例えば図３参照）。 
 　従って、補正後の請求項１、４、及び６に係る構造では、半導体装置の小型化を目的として第１及び第２の半導体素子間の間隔を小さく設定する場合において、ボンディングワイヤのストレス緩和のために平面的なサイズを拡大する必要がありません。 
 　そのため、補正後の請求項１、４、及び６に係る構造では、半導体装置の平面的なサイズの拡大を抑え、その結果、小型化を達成することができるため、補正前の請求項１、４、及び６に係る発明と解決しようとする課題が一致していると考えられます。 」
と主張する。
　しかしながら前記主張は、請求項において規定していない「平面的な形状が同一である第１及び第２の半導体素子を積層する場合」、及び、「半導体装置の小型化を目的として第１及び第２の半導体素子間の間隔を小さく設定する場合において」という構造を前提とした主張であるから採用し得ない。また、仮に、前記前提を認めたとしても、「第１の半導体素子の長手方向と第２の半導体素子の長手方向とが直交する」ように搭載することによって、基板寸法が、少なくとも（長手寸法）×（長手寸法）となることを鑑みれば、「第１の半導体素子の長手方向と第２の半導体素子の長手方向とが直交する」ことによる基板寸法の増大が、「半導体装置の平面的なサイズの拡大を抑え、その結果、小型化を達成することができる」という効果を滅却する（例えば、各半導体素子の寸法が、１ｃｍ×３ｃｍのとき、長手方向を直交させて搭載した場合、基板寸法は少なくとも３ｃｍ×３ｃｍとなるが、これは、各半導体素子を基板に並べて搭載した場合の２ｃｍ×３ｃｍよりも大きくなる。）と認められるから、請求人の前記主張は採用できない。
　
（ｈ）したがって、本件補正は、平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
３．本願発明について
　平成２０年２月２７日付けの手続補正は上記のとおり却下されたので、本願の請求項１−６に係る発明は、平成１９年３月２９日付けの手続補正により補正された特許請求の範囲の請求項１−６に記載された事項により特定されるとおりのものであると認められ、その請求項１に係る発明（以下、「本願発明１」という。）は、以下のとおりである。
「【請求項１】上面配線が形成されている上面、及び下面配線が形成されており、当該上面と対向する下面、前記上面配線と前記下面配線とを電気的に接続するための前記上面及び前記下面間を貫通するスルーホール及び前記下面に設けられている外部電極を有する基板と、
　複数の第１の電極が設けられている表面、及び裏面を有し、当該裏面を前記基板の前記上面に対向させて搭載されている第１の半導体素子と、
　複数の前記第１の電極の一部と前記上面配線とを接続する導電性ワイヤと、
　複数の第２の電極が設けられている表面及び裏面を有し、当該表面を前記第１の半導体素子の前記表面に対向させて搭載されている第２の半導体素子と、
　前記第２の電極と複数の前記第１の電極の残りの一部とを接続する導電体と、
　前記第１及び第２の半導体素子を封止する封止樹脂とを具え、
　前記スルーホールは、前記導電性ワイヤが接続されている前記上面配線の接続部分よりも内側に配置されていることを特徴とする半導体装置。」
　
（３−１）引用例
　原査定の拒絶の理由に引用された、本願の出願前に頒布された刊行物である、特開平７−２２１１３５号公報（以下、「引用例１」という。）、及び、特開平９−１６２３１９号（以下、「引用例３」という。）には、図面とともに以下の技術事項が記載されている。
　
　特開平９−２２１１３５号公報（引用例１）
（１ａ）「【請求項１】ふたつの半導体ベアチップの表面にチップ電極パッドを裏返すと一致するような配置になるように形成し、チップ電極同志を導体バンプによって結合し、一方のベアチップの裏面を基板、リ−ドフレ−ム、パッケ−ジ等の担体にダイボンドし、裏面を接着した方のチップの電極パッドと、基板のパッドとはワイヤボンデイングによって結合している事を特徴とする２層構造立体ベアチップＩＣ。」（【特許請求の範囲】）
 　 
（１ｂ）「ふたつのチップを実装する際に、信号遅延を最小にし、高速応答素子に最適な構造を提供することが本発明の第１の目的である。さらにチップの実装密度を高揚することが本発明の第２の目的である。実装操作の容易な構造を与えることが本発明の第３の目的である。」（【０００８】） 
 　 
（１ｃ）「本発明は、ふたつのベアチップを互いに導体バンプを用いて対向結合し、さらに一方のチップの裏面を基板にダイボンドしている。下側のチップの電極パッドは、基板のパッドとワイヤによって接続される。ふたつのチップの間に信号の伝達がなされる場合において、チップ間距離がきわめて短くなるので、信号の遅延や歪みが少なくなる。これにより回路の動作を高速化することができる。２つのチップを平行に設けるので、占有面積が半分近くに減少する。高密度実装が可能となる。これにより基板の小型化、装置の小型化が実現される。」（【００１０】） 
 　 
（１ｄ）「図１によって本発明の実施例に係るベアチップ実装構造を説明する。第１チップのパタ−ン面（表面）全体に、チップ接続用のパッド１３を設ける。第２チップにも、裏返しの位置にチップ接続用のパッド１４を設ける。つまり、第１チップ１のパッド１３と、第２チップ２のパッド１４は完全に面対称の配置をしている。第１チップ１のパッド１３の上にバンプ４を形成する。ハンダを印刷してこれを加熱すると、球形になる。これがバンプである。第１チップ１の上に裏返して第２チップを乗せて、パッド１３、１４同志を対向させる。熱圧着などの方法により、ふたつのチップを接着する。これにより２つのチップがバンプによって結合された２層構造体が得られる。この構造体の第１チップ１の底面を基板７のダイボンド用接着剤８に当ててダイボンドする。第１チップの周縁部にはワイヤボンド用電極パッド１０が形成される。基板７にも対応するパッド６が形成されている。電極パッド１０と基板のパッド６がワイヤ５によって接続される。基板７は適当なパッケ−ジに収容される。」（【００１１】−【００１２】） 
 　 
（１ｅ）「しかし本発明は、チップ同志は、バンプで結合し、チップの複合体を基板に付けるのは従来法と同じくダイボンデイングである。ために結合は堅牢で、ハンダ同志の融点の差別化などの問題を生じない。ここではチップを固定する担体を基板として説明したが、リ−ドフレ−ムや、パッケ−ジに固定する場合でも同様である。」（【００１４】）
　
　特開平９−１６２３１９号公報（引用例３）
（２ａ）「図３は従来の半導体パッケージの一例を示す概略構造断面図である。図３において、この半導体パッケージ５１はボールグリッドアレイのパッケージであり、符号５２は基板である。この基板５２はビスマレイミド樹脂（ＢＴ材）やセラミック材を基材５３として、この基材５３の一面側に配線パターン５４が形成されているとともに、接続部分を除いた部分にはソルダレジスト６１が塗布されている。さらに、この基板５２にはスルーホール５５やサーマルバイアホール５６が形成されている。一方、基板５２の一面側には銀（Ag）ペースト６２を介して半導体チップ５７が搭載され、さらに基板５２上のボンディングパターン５８と金線５９とをボンディングし、その後、半導体チップ５７と接続部（ボンディングパターン５８，金線５９等）の部分が樹脂コートやトランスファモールドで樹脂封止されている。これに対して、半導体チップ５７が実装されていない基板５２の他面（反対面）側には、他のプリント配線板と接続を行う電極として、ハンダボール６０が接続配置されている。また、ハンダボール６０が取り付けられた後からはソルダレジスト６１が塗布されている。」（【０００２】）
　
（３−２）当審の判断 
（３−２−１）引用例１に記載の発明 
　引用例１の上記摘記（１ａ）−（１ｅ）をまとめると、引用例１には、
「パッド６が形成されている基板７と、
　パタ−ン面（表面）全体に、チップ接続用のパッド１３を設け、周縁部にはワイヤボンド用電極パッド１０が形成され、底面を前記基板７のダイボンド用接着剤８に当ててダイボンドする、第１チップと、
　前記電極パッド１０と前記基板の前記パッド６とを接続するワイヤ５と、
　裏返しの位置にチップ接続用のパッド１４を設け、第１チップ１の上に裏返して第２チップを乗せて、パッド１３、１４同志を対向させる、第２チップと、
　熱圧着などの方法により、ふたつのチップを接着して、これにより２つのチップを結合する、ハンダを印刷してこれを加熱して球形となして形成したバンプと、
を具えた２層構造立体ベアチップＩＣ。」
の発明（以下、「引用例１発明」という。）が記載されていると認められる。
　
（３−２−２）対比 
　本願発明１と引用例１発明とを対比する。
（ａ）基板上のパッドに、これに接続する配線が付随することは技術常識である。そうすると、引用例１発明の基板の上面には、パッド６とともに、前記パッド６に接続された上面配線が形成されていることを認めることができる。
　
（ｂ）引用例１発明の「ワイヤボンド用電極パッド１０」、「第１チップ」、「ワイヤ５」、「チップ接続用のパッド１４」、「第２チップ」、「チップ接続用のパッド１３」、「バンプ」は、それぞれ本願発明１の「複数の第１の電極の一部」、「第１の半導体素子」、「導電性ワイヤ」、「複数の第２の電極」、「第２の半導体素子」、「複数の前記第１の電極の残りの一部」、「導電体」に相当する。
　
（ｃ）引用例１発明の「２層構造立体ベアチップＩＣ」は、本願発明１の「半導体装置」の一種であるということができる。
　
　そうすると、本願発明１と引用例１発明は、 
「上面配線が形成されている上面、及び、当該上面と対向する下面を有する基板と、
　複数の第１の電極が設けられている表面、及び裏面を有し、当該裏面を前記基板の前記上面に対向させて搭載されている第１の半導体素子と、
　複数の前記第１の電極の一部と前記上面配線とを接続する導電性ワイヤと、
　複数の第２の電極が設けられている表面及び裏面を有し、当該表面を前記第１の半導体素子の前記表面に対向させて搭載されている第２の半導体素子と、
　前記第２の電極と複数の前記第１の電極の残りの一部とを接続する導電体と、
を具えた半導体装置。」
の点で一致し、次の点で相違する。 
 　 
　相違点１：本願発明１の基板が「上面配線が形成されている上面、及び下面配線が形成されており、当該上面と対向する下面、前記上面配線と前記下面配線とを電気的に接続するための前記上面及び前記下面間を貫通するスルーホール及び前記下面に設けられている外部電極を有する基板」であり、また、本願発明１が「第１及び第２の半導体素子を封止する封止樹脂とを具え」るのに対して、引用例１には、これらの点が記載されていない点。
　
　相違点２：本願発明１では「スルーホールは、前記導電性ワイヤが接続されている前記上面配線の接続部分よりも内側に配置されている」のに対して、引用例１には、このような記載がない点。
　
（３−２−３）判断 　 
（ａ）相違点１について 
（あ）引用例３の上記摘記（２ａ）をまとめると、引用例３には、
「一面側に配線パターン５４が形成されているとともに、半導体チップ５７が実装されていない基板５２の他面（反対面）側には、他のプリント配線板と接続を行う電極として、ハンダボール６０が接続配置されており、スルーホール５５が形成されている基板５２と、
　基板５２の一面側に搭載された半導体チップ５７と、
　半導体チップ５７と基板５２上のボンディングパターン５８とをボンディングする金線５９とを備え、
　半導体チップ５７と接続部（ボンディングパターン５８，金線５９等）の部分を樹脂コートやトランスファモールドで樹脂封止した半導体パッケージ。」
の発明（以下、引用例３発明」という。）が記載されていると認められる。
　
（い）ここで、引用例３発明の「配線パターン５４」、「一面側」、「半導体チップ５７が実装されていない基板５２の他面（反対面）」、「スルーホール５５」、「他のプリント配線板と接続を行う電極」、「半導体チップ５７」、「金線５９」、「半導体チップ５７と接続部（ボンディングパターン５８，金線５９等）の部分を樹脂コートやトランスファモールドで樹脂封止」は、本願発明１の「上面配線」、「上面」、「当該上面と対向する下面」、「前記上面及び前記下面間を貫通するスルーホール」、「外部電極」、「半導体素子」、「導電性ワイヤ」、「半導体素子を封止する封止樹脂」に相当する。
　また、引用例３には、本願発明３の「下面配線」は明記されていないが、引用例３の「他のプリント配線板と接続を行う電極」は、引用例３発明の「半導体チップ」と「他のプリント配線板」とを接続する電極であることから、前記「他のプリント配線板と接続を行う電極」と、「スルーホール５５」を接続するための配線が、「半導体チップ５７が実装されていない基板５２の他面（反対面）」の、スルーホールと電極との間に存在することは、当業者であれば理解できるものである。
　
（う）そうすると、引用例３には、本願発明１の、「上面配線が形成されている上面、及び下面配線が形成されており、当該上面と対向する下面、前記上面配線と前記下面配線とを電気的に接続するための前記上面及び前記下面間を貫通するスルーホール及び前記下面に設けられている外部電極を有する基板」、及び、「第１及び第２の半導体素子を封止する封止樹脂とを具え」という構造を備えた半導体パッケージに係る発明が開示されているといえる。
　
（え）一方、引用例１の摘記（１ｅ）には、「しかし本発明は、・・・。ここではチップを固定する担体を基板として説明したが、リ−ドフレ−ムや、パッケ−ジに固定する場合でも同様である。」と記載されている。
　
（お）してみれば、引用例１と、引用例３に接した当業者であれば、前記（１ｅ）の示唆に基づいて、引用例１発明の基板に替えて、引用例３に記載されたパッケージを採用して、相違点１に係る相違点について本願発明１のようにすることは、容易に想到し得たものと認められる。また、このような構成を採用したことによる効果も当業者が予測し得る範囲のものと認められる。
　
（ｂ）相違点２について
　スルーホールを、基板のどの位置に設けるかは設計事項であり、「スルーホールは、前記導電性ワイヤが接続されている前記上面配線の接続部分よりも内側に配置」することも、周知例１−３にあるように、周知慣用の構造の構造にすぎない。したがって、引用例１発明において、「スルーホールを、前記導電性ワイヤが接続されている前記上面配線の接続部分よりも内側に配置」することは、当業者が適宜なし得たことである。
　また、このような配置としたことによる効果も当業者が予測し得る範囲のものと認められる。
　
　周知例１：特開平９−１８６２８９号公報（拒絶査定において周知例として示した文献）
（周１ａ）周知例１の図１は、周知例１に記載された発明の一実施例による多層積層化集積回路チップ組立体の断面図であって、同図からは、本願発明１の「スルーホール」に相当する周知例１の「マザーボード１０内のビアホール」が、本願発明１の「導電性ワイヤが接続されている前記上面配線の接続部分」に相当する周知例１の「ワイヤボンドが接続されているマザーボード１０の上部表面上のワイヤリングパッド」よりも内側に配置されている様子を看取することができる。
　
　周知例２：特開平９−１４８４７６号公報（拒絶査定において周知例として示した文献）
（周２ａ）「【請求項４】半導体素子がＢＧＡ基板の中央部に搭載され、半導体素子上の電極がボンディング・ワイヤなどによりＢＧＡ基板上のボンディング・パッドに電気的に接続され、ＢＧＡ基板上のボンディング・パッドがスルーホールを通して半田付けパッドに電気的に接続されてなるＢＧＡ型半導体装置において、スルーホールのうち電源あるいはグラウンドに接続されるものの少なくとも一部を、ＢＧＡ基板の中央付近に配置したことを特徴とするＢＧＡ型半導体装置。」（特許請求の範囲）
　
（周２ｂ）「図３に示すように、・・・。また、ＢＧＡ基板１の中央部では、半導体素子８の電極（電源電極ならびにグランド電極）と電源パッド１１とが、ボンディング・ワイヤ１６によって接続され、電源パッド１１→スルーホール１２→配線パターン１４を介して、半田付けパッド１３に接続される。この半田付けパッド１３には半田ボール１０などが接続される。これらは、電源あるいはグラウンドの配線の接続に使用される。」（【００２９】）
　
（周２ｃ）図３は、周知例２に記載された発明の実施例における、半導体素子を搭載した状態でのＢＧＡ基板の要部断面図であって、同図から、スルーホール１２が、導電性ワイヤであるボンディング・ワイヤ１６が接続されている電源パッドの接続部分よりも内側に配置されている様子を看取することができる。
　
　周知例３：特開平８−２５０６２０号公報（拒絶査定において周知例として示した文献）
（周３ａ）図１は、周知例３に記載された発明の一実施例における半導体装置を示す図であって、同図（ａ）から、スルーホール１２が、導電性ワイヤであるワイヤ６が接続されている電源パッド部の接続部分よりも内側に配置されている様子を看取することができる。　
　
　なお、審判請求人は、審判請求の理由において「本願発明の半導体装置によれば、半導体素子及び基板を電気的に接続する導電性ワイヤと、基板の上面配線との接続個所が、基板のスルーホールより外側、すなわち基板の端縁により近いところにあるため、スルーホールを設けるための領域をこの接続個所より外側に張り出して設ける必要がありません。よって、半導体装置、すなわちパッケージ全体としてのサイズ、特に平面的なサイズを、従来のパッケージと比較して、より小型化することができます。」と、格別の効果を主張するが、当該効果は明細書において主張されていない効果であるから、前記主張は採用できない。
　
４．むすび
　以上のとおり、本願発明１は、引用例１及び引用例３に記載された発明と周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　したがって、本願は、他の請求項について検討するまでもなく、拒絶すべきものである。
　
　よって、結論のとおり審決する。