【事件の表示】
　特願２００７−１５９６５３「メモリシステム」拒絶査定不服審判事件〔平成１９年１１月　８日出願公開、特開２００７−２９３８９８、請求項の数（３）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１．手続の経緯
　本願は、平成１４年２月７日に出願した特願２００２−３０１９１号の一部を平成１９年６月１８日に新たな特許出願としたものであって、
　平成１９年１０月１７日付けで最初の拒絶理由通知（同年同月２３日発送）がなされ、
　同年１２月２１日付けで意見書が提出されるとともに、手続補正がなされ、
　平成２０年１月２２日付けで拒絶査定（同年同月２９日発送）がなされ、
　同年２月２８日付けで審判請求がされ、
　同年３月３１日付けで手続補正がなされたものである。
　なお、同年４月１８日付けで出願人名義変更届が提出され、本願の出願人が株式会社ルネサステクノロジからソリッド　ステート　ストレージ　ソリューションズ　エルエルシーに変更されている。
　また、同年５月９日付けで審査官により前置報告がなされ、平成２１年１２月１５日付けで当審より審尋（同年同月２２日発送）がなされ、これに対して、平成２２年６月２２日付けで回答書が提出されている。
　
第２．原査定の理由
　原審における拒絶査定の趣旨は、本願の各請求項に係る発明は、拒絶理由通知において引用した特開平４−２８７２６１号公報（平成４年１０月１２日出願公開。以下、「引用例１」という。）に記載された発明に基いて、または、拒絶理由通知において引用した国際公開第０１／４４９５７号（２００１年６月２１日国際公開。以下、「引用例２」という。）に記載された発明及び拒絶理由通知において引用した特開平６−１０３０２６号公報（平成６年４月１５日出願公開。以下、「引用例３」という。）に記載された発明に基いて、本願出願前に当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない、というものである。
　
第３．平成２０年３月３１日付け手続補正の適否の検討
１．本件補正の内容
　上記平成２０年３月３１日付け手続補正（以下、「本件補正」という。）の内容は、
　平成１９年１２月２１日付けの手続補正により補正された特許請求の範囲の記載
「　【請求項１】
　書き換え可能な不揮発性メモリと、バッファメモリと、コントローラとを有し、
　前記コントローラは、外部装置からのアクセス要求に応答して、前記コントローラと前記外部装置との間の第１データ転送、前記コントローラと前記不揮発性メモリとの間の第２データ転送、及び前記コントローラと前記バッファメモリとの間の第３データ転送を制御し、前記第３データ転送における前記コントローラから前記バッファメモリへの転送と前記バッファメモリから前記コントローラへの転送とを時分割で制御し、この時分割による転送に並行して前記第１データ転送又は前記第２データ転送を可能にするメモリシステムであり、
　前記第１転送、第２転送および第３転送は、一定のデータ単位で行われ、
　前記バッファメモリには少なくとも上記一定のデータ単位の２以上の記憶容量を有し、
　前記不揮発性メモリは、前記コントローラの制御による第３転送によって前記バッファメモリから読み出され且つ前記コントローラの制御による第２転送によって転送されたデータを、前記コントローラからの書込みコマンドに応答して前記不揮発性メモリの内部に書き込む動作を行い、
　前記内部に書き込む動作において書き込みを正常に終了した場合、前記不揮発性メモリは書き込みの正常終了を前記コントローラに通知し、
　前記内部に書き込む動作において書き込みエラーを生じた場合、前記不揮発性メモリは書き込み失敗を前記コントローラに通知し、
　前記コントローラは、前記書き込み失敗が通知されると、前記不揮発性メモリに失敗に係る書き込み処理を要求し、前記不揮発性メモリがその要求に応答している間に前記外部装置からの後続の書き込みデータの転送を受ける、メモリシステム。
　　【請求項２】
　前記コントローラは、前記外部装置からのアクセス要求である書き込み要求に対する全ての処理を終了すると、前記外部装置に書き込み完了通知を与える、請求項２に記載のメモリシステム。
　　【請求項３】
　前記第２転送によって複数の前記一定のデータ単位が前記不揮発性メモリに転送された後、前記コントローラからの書込みコマンドに応答して前記不揮発性メモリの内部にデータの書き込み動作を行う、請求項２に記載のメモリシステム。」
（以下、この特許請求の範囲に記載された請求項を「補正前の請求項」という。）を、
「　【請求項１】
　書き換え可能な不揮発性メモリと、バッファメモリと、コントローラとを有し、
　前記コントローラは、外部装置からのアクセス要求に応答して、前記コントローラと前記外部装置との間の第１データ転送、前記コントローラと前記不揮発性メモリとの間の第２データ転送、及び前記コントローラと前記バッファメモリとの間の第３データ転送を制御し、前記第３データ転送における前記コントローラから前記バッファメモリへの転送と前記バッファメモリから前記コントローラへの転送とを時分割で制御し、この時分割による転送に並行して前記第１データ転送又は前記第２データ転送を可能にするメモリシステムであり、
　前記コントローラは、前記不揮発性メモリにデータを書き込む際、前記時分割による第３データ転送において、前記コントローラから前記バッファメモリへの転送に並行して前記第２データ転送のうちの前記コントローラから前記不揮発性メモリへの転送を行い、前記バッファメモリから前記コントローラへの転送に並行して前記第１データ転送のうちの前記外部装置から前記コントローラへの転送を行い、
　前記第３データ転送のデータ転送速度は、前記第１データ転送のデータ転送速度より速く、
　前記第１データ転送、第２データ転送および第３データ転送は、一定のデータ単位で行われ、
　前記バッファメモリには少なくとも上記一定のデータ単位の２以上の記憶容量を有し、
　前記不揮発性メモリは、前記コントローラの制御による第３データ転送によって前記バッファメモリから読み出され且つ前記コントローラの制御による第２データ転送によって転送されたデータを、前記コントローラからの書込みコマンドに応答して前記不揮発性メモリの内部に書き込む動作を行い、
　前記内部に書き込む動作において書き込みを正常に終了した場合、前記不揮発性メモリは書き込みの正常終了を前記コントローラに通知し、
　前記内部に書き込む動作において書き込みエラーを生じた場合、前記不揮発性メモリは書き込み失敗を前記コントローラに通知し、
　前記コントローラは、前記書き込み失敗が通知されると、前記不揮発性メモリに失敗に係る書き込み処理を要求し、前記不揮発性メモリがその要求に応答している間に前記外部装置からの後続の書き込みデータの転送である第１データ転送を受ける、メモリシステム。
　　【請求項２】
　前記コントローラは、前記外部装置からのアクセス要求である書き込み要求に対する全ての処理を終了すると、前記外部装置に書き込み完了通知を与える、請求項１に記載のメモリシステム。
　　【請求項３】
　前記第２データ転送によって複数の前記一定のデータ単位が前記不揮発性メモリに転送された後、前記コントローラからの書込みコマンドに応答して前記不揮発性メモリの内部にデータの書き込み動作を行う、請求項２に記載のメモリシステム。」
（以下、この特許請求の範囲に記載された請求項を「補正後の請求項」という。）
と補正するものである。
　
２．本件補正の目的及び新規事項の追加の有無の検討
　本件補正においては、補正前の請求項１と補正後の請求項１が対応し、補正前の請求項２と補正後の請求項２が対応し、補正前の請求項３と補正後の請求項３が対応しており、本件補正は、補正前の各請求項を下記の（補正事項１）乃至（補正事項６）に示される補正事項を含む。
　
　補正事項１．補正前の請求項１に「前記コントローラは、前記不揮発性メモリにデータを書き込む際、前記時分割による第３データ転送において、前記コントローラから前記バッファメモリへの転送に並行して前記第２データ転送のうちの前記コントローラから前記不揮発性メモリへの転送を行い、前記バッファメモリから前記コントローラへの転送に並行して前記第１データ転送のうちの前記外部装置から前記コントローラへの転送を行い、」という記載を追加する補正事項。
　
　補正事項２．補正前の請求項１に「前記第３データ転送のデータ転送速度は、前記第１データ転送のデータ転送速度より速く、」という記載を追加する補正事項。
　
　補正事項３．補正前の請求項１の一箇所にある「第１転送」という語を「第１データ転送」という語に変更し、補正前の請求項１の二箇所にある「第２転送」という語を「第２データ転送」という語に変更し、補正前の請求項１の二箇所にある「第３転送」という語を「第３データ転送」という語に変更する補正事項。
　
　補正事項４．補正前の請求項１の「前記外部装置からの後続の書き込みデータの転送」という記載を「前記外部装置からの後続の書き込みデータの転送である第１データ転送」という記載に変更する補正事項。
　
　補正事項５．補正前の請求項２の末尾の「請求項２に記載のメモリシステム。」という記載を「請求項１に記載のメモリシステム。」という記載に変更する補正事項。
　
　補正事項６．補正前の請求項３の一箇所にある「第２転送」という語を「第２データ転送」という語に変更する補正事項。
　
　上記補正事項１は、補正前の請求項１における「前記コントローラは、外部装置からのアクセス要求に応答して、前記コントローラと前記外部装置との間の第１データ転送、前記コントローラと前記不揮発性メモリとの間の第２データ転送、及び前記コントローラと前記バッファメモリとの間の第３データ転送を制御し、前記第３データ転送における前記コントローラから前記バッファメモリへの転送と前記バッファメモリから前記コントローラへの転送とを時分割で制御し、この時分割による転送に並行して前記第１データ転送又は前記第２データ転送を可能にする」という記載で示される、第３データ転送と第１データ転送の並行実行と第３データ転送と第２データ転送の並行実行の態様を、さらに限定するものであり、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号にいう”特許請求の範囲の減縮（第三十六条第五項の規定により請求項に記載した発明を特定するために必要な事項を限定するものであつて、その補正前の当該請求項に記載された発明とその補正後の当該請求項に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるものに限る。）”（以下、”限定的減縮”という。）を目的としたものである。また、本願の願書に最初に添付した明細書（及び、本願の原出願である特願２００２−３０１９１号の願書に最初に添付した明細書）の【００１０】に「上記より、外部からのライトアクセス要求に応答するときコントローラは、バッファメモリへの書込みデータの蓄積とバッファメモリに蓄積した書込みデータの出力とを時分割で行ない、その書き込みデータ蓄積処理に並行して第２データ転送による不揮発性メモリへの書込みデータの転送を行なうことができ、また、その書き込みデータ出力処理に並行して第１データ転送による外部装置からの次の書き込みデータの入力を行なうことができる。」と記載されていることから明らかなように、上記補正事項１は、本願の願書に最初に添付した明細書、特許請求の範囲又は図面（及び、本願の原出願である特願２００２−３０１９１号の願書に最初に添付した明細書又は図面）に記載した事項の範囲内のものである。
　
　上記補正事項２は、補正前の請求項１における「前記コントローラと前記外部装置との間の第１データ転送」と「前記コントローラと前記バッファメモリとの間の第３データ転送」との間のデータ転送速度の大小関係をさらに限定するものであり、限定的減縮を目的としたものである。また、本願の願書に最初に添付した明細書（及び、本願の原出願である特願２００２−３０１９１号の願書に最初に添付した明細書）の【００１２】に「本発明の望ましい一つの態様として、上記バッファリング機能を最大限発揮させるには前記第３データ転送の動作速度を、前記第１データ転送速度の大凡２倍よりも速くすることが望ましい。」と記載され、【００２８】（本願の原出願である特願２００２−３０１９１号では【００２４】）に「例えばホスト装置３とコントローラ４との間のバスを介するデータ転送（第１データ転送）の速度を１００ＭＢ（メガ・バイト）／ｓ（秒）とすると、ＳＤＲＡＭ５とコントローラ４との間のバスを介するデータ転送（第３データ転送）の速度はその２倍以上である２６６ＭＢ／ｓとされる。」と記載されていることから明らかなように、上記補正事項２は、本願の願書に最初に添付した明細書、特許請求の範囲又は図面（及び、本願の原出願である特願２００２−３０１９１号の願書に最初に添付した明細書又は図面）に記載した事項の範囲内のものである。
　
　補正前の請求項１においても、「第１転送」が「前記コントローラと前記外部装置との間の第１データ転送」を意味し、「第２転送」が「前記コントローラと前記不揮発性メモリとの間の第２データ転送」を意味し、「第３転送」が「前記コントローラと前記バッファメモリとの間の第３データ転送」を意味することは明らかであったので、上記補正事項３と上記補正事項６は実質的には発明特定事項を変更するものではない。
　
　補正前の請求項１においては、「前記コントローラと前記外部装置との間の第１データ転送」と記載されていることから、「前記外部装置からの後続の書き込みデータの転送」が「第１データ転送」であることは明らかであり、上記補正事項４はその旨を明確にするものであるので、上記補正事項４は平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第４号にいう”明りようでない記載の釈明（拒絶理由通知に係る拒絶の理由に示す事項についてするものに限る。）”（以下、”明りょうでない記載の釈明”という。）を目的としたものである。
　
　上記補正事項５は拒絶査定において尚書きとして示された補正前の請求項２の記載不備を正すものであり、その目的は明りょうでない記載の釈明に準じたものである。
　
　このように、本件補正の目的に限定的減縮が少なくとも含まれるものであるから、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定（以下、”独立特許要件”という。）を、補正後の各請求項が満たすものであるか否かを検討する。
　
３．引用文献
　原審が拒絶理由通知（及び、拒絶査定、前置報告）において引用した引用例１には、図面とともに以下の技術事項が記載されている。
　
（１−１）
「【００２５】図１は本実施例のデータ転送制御方式および磁気ディスク制御装置の構成の一例を示すブロック図である。
【００２６】本実施例の磁気ディスク制御装置は、全体の制御を行うマイクロプロセッサ（ＭＰＵ）１と、上位の図示しないホストコンピュータ（ＨＯＳＴ）との情報の授受を行うホストインタフェース制御回路２と、下位の図示しない磁気ディスク駆動装置（以下単にドライブと記す）との間における情報の授受を行うディスクインタフェース制御回路３と、ディスクインタフェース制御回路３およびホストインタフェース制御回路２との間で授受されるデータが一時的に格納されるバッファメモリ１１（ＤＲＡＭ）とを備えている。
【００２７】バッファメモリ１１に対するホストインタフェース制御回路２やディスクインタフェース制御回路３のアクセスは、バッファアクセス仲裁回路８（アクセス要求調停手段）によって制御され、アクセスは、アドレス選択回路１０を介して指定されるバッファメモリ１１のアドレスに対して実行される。
【００２８】また、ホストインタフェース制御回路２とバッファメモリ１１との間、およびディスクインタフェース制御回路３とバッファメモリ１１との間で授受されるデータ量は、それぞれ、転送カウンタ６および転送カウンタ７によって計数される。
【００２９】この実施例の場合、バッファメモリ１１は、ＤＲＡＭで構成されており、リフレッシュカウンタ９の値に基づいて、リフレッシュが実行されるが、実行の有無やタイミングは、バッファアクセス仲裁回路８によって管理されている。
【００３０】この場合、ホストインタフェース制御回路２とバッファメモリ１１、およびディスクインタフェース制御回路３と、バッファメモリ１１との間には、それぞれ、バッファメモリ１１よりも小容量のＦＩＦＯメモリ４（前段バッファ）およびＦＩＦＯメモリ５（前段バッファ）が設けられている。
【００３１】ＦＩＦＯメモリ４およびＦＩＦＯメモリ５の各々におけるデータ量は、ＦＩＦＯカウンタ３３およびＦＩＦＯカウンタ３４などにより、後述の図２に示されるように、バッファアクセス仲裁回路８によって把握されている。」
　
（１−２）
「【００３８】ホストコンピュータに対する転送のためのバッファアクセス要求ＨＲＥＱ２２、図示しないドライブに対する転送のためのバッファアクセス要求ＤＲＥＱ２６、本ディスクコントローラを制御するマイクロプロセッサ１のバッファアクセス要求ＭＲＥＱ２４、およびバッファメモリを構成するバッファメモリ（ＤＲＡＭ）１１をリフレッシュするリフレッシュカウンタ９によるバッファアクセス要求ＲＥＦＲＥＱ２９のアクセス仲裁は、バッファアクセス仲裁回路８にて行い、選択された要求に対しそれぞれ許可信号ＨＡＣＫ２３、ＤＡＣＫ２７、ＭＡＣＫ２５、およびＲＥＦＡＣＫ２８が返される。」
　
（１−３）
「【００４２】図２にバッファアクセス仲裁回路８の構成の一実施例を示す。
【００４３】本実施例のバッファアクセス仲裁回路８は、仲裁論理４５と、この仲裁論理４５とＦＩＦＯメモリ４および５との間に介在するＯＲ回路４０，４１およびＯＲ回路４２，４３と、ＯＲ回路６４およびＯＲ回路６５と、ＡＮＤ回路６２およびＡＮＤ回路６３と、仲裁論理４５の出力側に設けられたＯＲ回路４７およびＯＲ回路４８とで構成されている。」
　
（１−４）
「【００５２】上記ＦＩＦＯメモリ４および５のデータの貯まっている状況によって、ＨＯＳＴ側およびドライブ側それぞれ優先度の異なるバッファアクセス要求信号ＨＨＲＥＱ２２ａ（ＨＯＳＴ側高優先度）、ＨＬＲＥＱ２２ｂ（ＨＯＳＴ側低優先度）、ＤＨＲＥＱ２６ａ（ドライブ側高優先度）、ＤＬＲＥＱ２６ａ（ドライブ側低優先度）が仲裁論理４５により選択される。
【００５３】本仲裁論理４５によってこの他にマイクロプロセッサ１によるバッファアクセス要求ＭＲＥＱ２４およびリフレッシュカウンタによるリフレッシュのためのバッファアクセス要求ＲＥＦＲＥＱ２９も仲裁される。
【００５４】仲裁は、仲裁許可タイミング信号ＡＲＢＩＴＥＮ４６により設定されるタイミングで行われる。
【００５５】図２では、ＭＲＥＱ２４，ＤＨＲＥＱ２６ａ，ＲＥＦＲＥＱ２９，ＨＨＲＥＱ２２ａ，ＤＬＲＥＱ２６ｂ，ＨＬＲＥＱ２２ｂの順に優先順位をつけた場合の例を示す。」
　
（１−５）
「【００５６】図３によりディスクリード時、図４によりディスクライト時のＦＩＦＯメモリ４，５の状態とバッファアクセス優先度との関係を示す。
【００５７】ＨＯＳＴインタフェース回路より、ｍページのページモードでアクセスする場合を例にあげると、リード時にＦＩＦＯメモリ４が空〜（満杯−ｍ）である時（論理信号４ａがオンの時）、ＦＩＦＯメモリ４にｍバイト以上の空きエリアがあり、１ページ以上のデータをバッファから転送が可能であると判断できる。
【００５８】ライト時にＦＩＦＯメモリ４がｍ〜満杯である時（論理信号４ｂがオンの時）、ＦＩＦＯメモリ４にｍバイト以上のデータがＨＯＳＴより転送されており、バッファメモリ１１に書き込み可であると判断できる。
【００５９】上記２つの場合をホスト側の転送要求の優先度が高い方とし、ＯＲ回路４０によりＨＨＲＥＱ２２ａとしてバッファアクセス要求する。」
　
（１−６）
「【００６０】リード時にＦＩＦＯメモリ４が満杯〜（満杯−ｍ）である時（論理信号４ｃがオンの時）、ＦＩＦＯメモリ４にｍバイト分の空きエリアがなく、１ページ分のデータをバッファメモリ１１から転送ができないと判断できる。
【００６１】ライト時にＦＩＦＯメモリ４が空〜ｍである時（論理信号４ｄがオンの時）、ＦＩＦＯメモリ４にｍバイト分のデータがＨＯＳＴより転送されておらず、バッファメモリ１１に書き込み不可であると判断できる。
【００６２】上記２つの場合をＨＯＳＴ転送要求の優先度が低いとし、ＯＲ回路４１によりＨＯＳＴ転送要求ＨＬＲＥＱ２２ｂとする。」
　
（１−７）
「【００６３】ドライブにディスクインタフェース制御回路３より、ｎページのページモードでアクセスする場合を例にあげると、リード時にＦＩＦＯメモリ５がｎ〜満杯である時（論理信号５ａがオンの時）、ＦＩＦＯメモリ５にｎバイト以上のデータがドライブより転送されており、バッファメモリ１１に書き込み可能であると判断できる。
【００６４】ライト時にＦＩＦＯメモリ５が空〜（満杯−ｎ）である時（論理信号５ｂがオンの時）、ＦＩＦＯメモリ５にｎバイト以上の空きエリアがあり、バッファメモリ１１から転送可能であると判断できる。
【００６５】上記２つの場合をドライブの側の転送要求の優先度が高い方とし、ＯＲ回路４２を介してＤＨＲＥＱ２６ａとしてバッファアクセス要求する。」
　
（１−８）
「【００６６】リード時にＦＩＦＯメモリ５が空〜ｎである時（論理信号５ｃがオンの時）、ＦＩＦＯメモリ５にｎバイト分のデータがドライブより転送されておらず、バッファメモリ１１に書き込み不能であると判断できる。
【００６７】ライト時にＦＩＦＯメモリ５が（満杯−ｎ）〜満杯である時（論理信号５ｄがオンの時）、ＦＩＦＯメモリ５にｎバイト分の空きエリアがなく、バッファから転送不能であると判断できる。
【００６８】上記２つの場合を、ＯＲ回路４３により、ドライブ転送要求の優先度が低いドライブ転送要求ＤＬＲＥＱ２６ｂとする。」
　
（１−９）
「【００６９】図５にバッファメモリ１１に対するアクセスの仲裁タイミングの一実施例を示す。
【００７０】各信号のタイミングは基本クロックＣＬＫ５０を基準とする。
【００７１】本例においては、４ページのページモードでバッファメモリ１１をアクセスする場合を示す。
【００７２】ドライブの転送速度がホストコンピュータ側の転送速度より早い場合、リード時はバッファメモリ１１が満杯、ライト時はバッファメモリ１１が空に近い状態で転送する。
【００７３】その際、ＤＨＲＥＱ２６ａ（ＦＩＦＯメモリ５が４バイト以上貯まっている＝少なくとも１ページ分転送可）、ＨＬＲＥＱ２２ｂ（ＦＩＦＯメモリ４が（満杯−４）以上貯まっている＝１ページ分の空きすらない）がＯＮとなる。
【００７４】ＤＨＲＥＱ２６ａの方が優先度が高いのでＤＨＡＣＫ２７ａが返りバッファメモリ１１のアクセス権はドライブに与えられる。
【００７５】ドライブとの転送のためのバッファアクセスはＤＨＡＣＫ２７ａがＯＮの間行われる。
【００７６】本例では、４ページのページモードによるアクセスであるから、１ロウアドレス３９（ＲＯＷ　ＡＤＲ）に対する連続する４つのカラムアドレス３９ａ（ＣＯＬＵＭＮ　ＡＤＲ）（ＣＯＬ＃０〜＃３）により選択される。
【００７７】ＢＵＦＷＲ５３のタイミングでデータを書き込み、ＢＵＦＲＤ５４のタイミングでデータを読みだす、ＦＩＦＯメモリ５はＦＩＦＯＣＮＴ５５のタイミングでカウントをアップダウンする。
【００７８】最後のカラムアドレス（ＣＯＬ＃３）を選択した後、ＡＲＢＩＴＥＮ４６のタイミングで次のバッファアクセス権を選択する。本例ではＣＬＫ＝１のタイミングでＤＨＲＥＱ２６ａに優先度で負けるため、アクセス権を譲って選択待ちしていたＨＬＲＥＱ２２ｂがＣＬＫ＝１３のアクセス権仲裁では選択され、ＨＬＡＣＫ２３ｂが返る。
【００７９】この間にＨＯＳＴ側のＦＩＦＯメモリ４に対するＨＯＳＴからの転送が進み、ＨＬＲＥＱ２２ｂより優先度の高いＨＨＲＥＱ２２ａにＨＯＳＴ側の要求が変わっている場合も考えられる。
【００８０】この場合、ＨＨＲＥＱ２２ａに対するＨＨＡＣＫ２３ｂが返されるので、転送上問題はない（図６参照）。」
　
（１−１０）
「【００８３】最後の１バイトを転送するためのＤＬＲＥＱ２６ｂに対するバッファアクセス権仲裁のタイミングの例を図７に示す。
【００８４】ＤＬＲＥ２６ｂ自体はＨＨＲＥＱ２２ａより優先度が低いがＤＬＡＳＴ６１がＯＮしているため、ＤＨＲＥＱ２６ａと同等の優先度とみなされ、ＤＬＡＣＫ２７ａが返され、バッファアクセス権を得る。
【００８５】１つ目のカラムアドレスの転送終了時点でバッファアクセスを終了し、ＤＬＡＣＫ２７ｂがオフし、次のバッファアクセス権のためのＡＲＢＩＴＥＮ４６がオンする。」
　
　原審が拒絶理由通知（及び、拒絶査定）において引用した引用例２には、図面とともに以下の技術事項が記載されている。
　
（２−１）
「タイムスタンプ付加部５６および入力タイマー５７は、第１図のサイクルタイマ２７およびレシーバ２２と同様の処理、即ち、タイムスタンプ付加部５６は、入力タイマー５７が出力するクロックに基づくタイムスタンプを入力されたＴＳパケットに付加する。タイムスタンプ付加部５６によりタイムスタンプが付加されたＴＳパケットは、アービター５８に入力される。アービター５８に入力されたＴＳパケットは、ＳＤＲＡＭコントローラ５９の制御の下、ＳＤＲＡＭ６０の入力ＦＩＦＯ６１に記憶される。ＳＤＲＡＭコントローラ５９は、ＦＩＦＯコントローラ６３の指示により、ＳＤＲＡＭ６０の入力ＦＩＦＯ６１と出力ＦＩＦＯ６２のパケットの書き込み、および読み出しを制御する。
  入力ＦＩＦＯ６１に記憶されたＴＳパケットは、ＳＤＲＡＭコントローラ５９の制御の下で読み出され、アービター５８を介してインデックス付加部６４に出力される。インデックス付加部６４は、ハードディスクのアドレスを示すＬＢＡとその他の制御のために有効な情報をインデックスとして付加し、セレクタ６７に出力する。セレクタ６７には、バスインタフェース２９を介して入力されたデータや、ＤＭＡコントローラ６８からのコマンドなども入力される。セレクタ６７は、入力されたＴＳパケット、データ、コマンドなどを選択し、所定の装置に出力する。例えば、インデックス付加部６４から出力され、セレクタ６７に入力されたＴＳパケットは、ハードディスクＩＦ２４に出力され、さらに、ハードディスクドライブ１５に出力され、記録される。」（明細書第１３頁第１８行目〜第１４頁第１４行目）
　
（２−２）
「このようにしてハードディスクドライブ１５に記録されＴＳパケットを再生する場合、ハードディスクコントローラ４１において、ハードディスク４２に記録されたＴＳパケットのシーケンスとしての再生トランスポートストリームが読み出され、ハードディスク制御部５０に出力される。ハードディスク制御部５０に、ハードディスクＩＦ２４を介して入力された再生トランスポートストリームは、セレクタ６７を介してインデックス検出部６６に出力される。
  インデックス検出部６６は、入力された再生トランスポートストリームから、インデックス付加部６４において付加されたインデックスを検出する。検出されたインデックスは、ＤＭＡコントローラ６８内のレジスタに記憶され、ＤＭＡコントローラ６８は、その記憶されたインデックスをもとに、ＤＭＡコントローラ６８を制御することも可能である。
  インデックス検出部６６によりインデックスが検出され、インデックスが取り除かれた再生トランスポートストリームは、アービター５８、ＳＤＲＡＭコントローラ５９を介して、ＳＤＲＡＭ６０の出力ＦＩＦＯ６２に、一旦記憶される。出力ＦＩＦＯ６２に記憶された再生トランスポートストリームは、ＳＤＲＡＭコントローラ５９の制御の下、アービター５８に読み出され、さらに、タイムスタンプ検出部５４に出力される。タイムスタンプ検出部５４に入力された再生トランスポートストリームは、タイムスタンプが検出され、そのタイムスタンプに従って、出力ＰＩＤパーサ５２に出力される。さらに、上述したような処理が、ＭＵＸ５３およびスイッチ３１により行われることにより、ＭＶＬｉｎｋ−ＩＣ１６に出力される。」（明細書第１４頁第１５行目〜第１５頁第１２行目）
　
　原審が拒絶理由通知（及び、拒絶査定）において引用した引用例３には、図面とともに以下の技術事項が記載されている。
　
（３−１）
「【００１８】（ｉ）実施例の構成
図１は、本発明のメモリシステムを適用した一実施例の構成を示す図である。ＤＲＡＭ１０にＦＩＦＯコントローラ２０が接続されて、全体としてＦＩＦＯメモリとして機能する。ＤＲＡＭ１０は、例えば１Ｍｂｉｔの容量を有しており、一般に市販されているものをＦＩＦＯコントローラ２０に接続して使用することができる。
【００１９】ＦＩＦＯコントローラ２０は、入力バッファ２２，出力バッファ２４，アドレス制御部２６，リフレッシュ制御部３２，高速ペードモード制御部３６，アービタ部４０を含んで構成されている。アドレス制御部２６，リフレッシュ制御部３２，高速ページモード制御部３６，アービタ部４０がメモリ制御部に相当する。例えば、これらは１チップで構成されており、ＤＲＡＭ１０を外付けする形となっている。」
　
（３−２）
「【００２０】入力バッファ２２は、ＦＩＦＯメモリとしての入力データを一時格納するためのものである。入力バッファ２２の容量は、データを書き込む側の速度及びＤＲＡＭ１０のリフレッシュ時間等を考慮して決める必要があり、例えば、バイト単位のデータが入力され、２バイトの容量を有するものとする。ＤＲＡＭ１０は、リフレッシュ動作中はデータの書き込みを行うことができないが、入力バッファ２２は、この間にＦＩＦＯメモリに入力されたデータを一時格納する。これにより、ＦＩＦＯメモリの外部からはＤＲＡＭ１０のリフレッシュ動作を意識することなくデータを書き込むことが可能になる。」
　
（３−３）
「【００２２】出力バッファ２４は、ＦＩＦＯメモリとしての出力データを一時格納するためのものである。入力バッファ２２の容量は、データを読み出す側の速度及びＤＲＡＭ１０のリフレッシュ時間等を考慮して決める必要がある。例えば、入力バッファ２２と同様に、２バイトの容量を有するＦＩＦＯメモリで構成されており、データバスから取り込んだデータを一旦保持した後出力データとして出力する。
【００２３】ＤＲＡＭ１０のリフレッシュ動作時はデータの読み出しはできないが、その間は出力バッファ２４に格納されているデータをＦＩＦＯメモリのデータとして出力する。これにより、ＦＩＦＯメモリの外部からはＤＲＡＭ１０のリフレッシュ動作を意識することなくデータを読み出すことが可能になる。」
　
（３−４）
「【００５６】このように、本実施例によれば、入力バッファ２２及び出力バッファ２４に入出力データを一旦格納しておくことにより、ＦＩＦＯメモリの外部からはＤＲＡＭ１０のリフレッシュ動作を意識する必要がなくなる。従って、ＤＲＡＭ１０がリフレッシュ動作を行っている場合であっても、ＦＩＦＯメモリに対するデータの入出力タイミングに制約が生じるということもない。」
　
　上記（１−４）のうち「仲裁は、仲裁許可タイミング信号ＡＲＢＩＴＥＮ４６により設定されるタイミングで行われる。」との記載事項と、上記（１−９）のうち「最後のカラムアドレス（ＣＯＬ＃３）を選択した後、ＡＲＢＩＴＥＮ４６のタイミングで次のバッファアクセス権を選択する。」との記載事項と、上記（１−１０）のうち「１つ目のカラムアドレスの転送終了時点でバッファアクセスを終了し、ＤＬＡＣＫ２７ｂがオフし、次のバッファアクセス権のためのＡＲＢＩＴＥＮ４６がオンする。」との記載事項から、ＦＩＦＯメモリ４やＦＩＦＯメモリ５等からバッファメモリ１１へのアクセス権は、仲裁許可タイミング信号ＡＲＢＩＴＥＮ４６がオンになるタイミングにおいて定められるものと認められる。
　　
　上記（１−９）のうち「この間にＨＯＳＴ側のＦＩＦＯメモリ４に対するＨＯＳＴからの転送が進み、」との記載事項から、ＦＩＦＯメモリ５とバッファメモリ１１との間のデータ転送に並行して、ホストコンピュータＨＯＳＴとＦＩＦＯメモリ４との間のデータ転送を可能にしているものと認められる。
　
　上記（１−１）の記載事項から、バッファメモリ１１はＤＲＡＭであり、また、上記（１−９）の記載事項から、ＤＲＡＭであるバッファメモリ１１はロウアドレスとカラムアドレスによりアドレス指定される程度には大きな容量を有するものであるため、バッファメモリ１１は、ホストコンピュータＨＯＳＴと、磁気ディスク制御装置と、磁気ディスク駆動装置（ドライブ）との間のデータ転送における１回あたりのデータサイズの少なくとも２倍以上の容量を有するものと認められる。
　
　上記引用例１の記載事項及び図面を総合勘案すると、引用例１には、次の発明（以下、「引用例１発明」という。）が記載されていると認められる。
　
「磁気ディスク制御装置と磁気ディスク駆動装置（ドライブ）とを備えた物であって、
　磁気ディスク制御装置は、
　磁気ディスク駆動装置（ドライブ）との間でデータ転送を行うためのＦＩＦＯメモリ５と、ホストコンピュータＨＯＳＴとの間でデータ転送を行うためのＦＩＦＯ４と、バッファメモリ１１を有し、
　ホストコンピュータＨＯＳＴからのアクセス要求に応答して、ＦＩＦＯメモリ４とホストコンピュータＨＯＳＴとの間のデータ転送、ＦＩＦＯメモリ５と磁気ディスク駆動装置（ドライブ）との間のデータ転送、及び、ＦＩＦＯメモリ５またはＦＩＦＯメモリ４とバッファメモリ１１との間のデータ転送を制御し、ＦＩＦＯメモリ５またはＦＩＦＯメモリ４からバッファメモリ１１へのデータ転送と、バッファメモリ１１からＦＩＦＯメモリ５またはＦＩＦＯメモリ４へのデータ転送のアクセス権の設定を仲裁許可タイミング信号ＡＲＢＩＴＥＮ４６がオンになるタイミング毎に行い、ＦＩＦＯメモリ５とバッファメモリ１１との間のデータ転送に並行して、ホストコンピュータＨＯＳＴとＦＩＦＯメモリ４との間のデータ転送を可能にするものであり、
　バッファメモリ１１には、ＦＩＦＯメモリ４とホストコンピュータＨＯＳＴとの間のデータ転送のデータサイズや、ＦＩＦＯメモリ５と磁気ディスク駆動装置（ドライブ）との間のデータ転送のデータサイズや、ＦＩＦＯメモリ５またはＦＩＦＯメモリ４とバッファメモリ１１との間のデータ転送のデータサイズの、少なくとも２倍以上の記憶容量を有する、物。」
　
　引用例２の記載事項及び図面を総合勘案すると、引用例２には、次の発明（以下、「引用例２発明」という。）が記載されていると認められる。
　
「ハードディスクドライブ１５とＳＤＲＡＭ６０とＳＤＲＡＭコントローラ５９を備え、ＳＤＲＡＭ６０内に入力ＦＩＦＯ６１と出力ＦＩＦＯ６２を実現した上で、ハードディスクドライブ１５へＴＳパケットを記録する際には、外部からのＴＳパケットをＳＤＲＡＭコントローラ５９を経由して一旦入力ＦＩＦＯ６１に格納した上で、入力ＦＩＦＯ６１に格納したＴＳパケットをＳＤＲＡＭコントローラ５９を経由してハードディスクドライブ１５に転送するようにし、ハードディスクドライブ１５からＴＳパケットを読み出す際には、ハードディスクドライブ１５からのＴＳパケットをＳＤＲＡＭコントローラ５９を経由して一旦出力ＦＩＦＯ６２に格納した上で、出力ＦＩＦＯ６２に格納したＴＳパケットをＳＤＲＡＭコントローラ５９を経由して外部に転送するようにした、情報処理装置。」
　
　引用例３の記載事項及び図面を総合勘案すると、引用例３には、次の発明（以下、「引用例３発明」という。）が記載されていると認められる。
　
「ＦＩＦＯメモリとして用いるＤＲＡＭ１０と、ＤＲＡＭ１０へ入力されるデータを格納する入力バッファ２２と、ＤＲＡＭ１０から出力される出力バッファ２４とを備えることにより、ＤＲＡＭ１０のリフレッシュ動作を意識することなく、外部からのデータの読み書きを行うことを可能とするメモリシステム。」
　
４．対比及び判断
　補正後の請求項１に係る発明と、引用例１発明、引用例２発明及び引用例３発明を比較すると、少なくとも次の点で相違する。
　
＜相違点＞
　補正後の請求項１に係る発明は、「前記第３データ転送における前記コントローラから前記バッファメモリへの転送と前記バッファメモリから前記コントローラへの転送とを時分割で制御」すること、「この時分割による転送に並行して前記第１データ転送又は前記第２データ転送を可能にする」こと、「前記コントローラは、前記不揮発性メモリにデータを書き込む際、前記時分割による第３データ転送において、前記コントローラから前記バッファメモリへの転送に並行して前記第２データ転送のうちの前記コントローラから前記不揮発性メモリへの転送を行」うこと、「前記コントローラは、前記不揮発性メモリにデータを書き込む際、」「前記バッファメモリから前記コントローラへの転送に並行して前記第１データ転送のうちの前記外部装置から前記コントローラへの転送を行」うこと、「前記第３データ転送のデータ転送速度は、前記第１データ転送のデータ転送速度より速」くすることで示される各発明特定事項と、「前記コントローラは、前記書き込み失敗が通知されると、前記不揮発性メモリに失敗に係る書き込み処理を要求し、前記不揮発性メモリがその要求に応答している間に前記外部装置からの後続の書き込みデータの転送である第１データ転送を受ける」ことという発明特定事項とを、あわせて有するものであるのに対し、引用例１発明、引用例２発明及び引用例３発明のいずれも、これらの発明特定事項を兼ね備えるものではない点。
　
　特に、引用例１発明に関して言及すると、上記（１−９）と（１−１０）の記載事項から、引用例１発明における「仲裁許可タイミング信号ＡＲＢＩＴＥＮ４６がオンになるタイミング」は必ずしも一定時間間隔になるわけではないので、引用例１発明では補正後の請求項１に係る発明のような時分割による制御が行われているとはいえない。また、引用例１には、ＦＩＦＯメモリ５またはＦＩＦＯメモリ４とバッファメモリ１１との間のデータ転送の転送速度を、ＦＩＦＯメモリ４とホストコンピュータＨＯＳＴとの間との間のデータ転送の転送速度よりも大きくすることが記載されておらず、これらの転送速度の間の大小関係は不明である。更に言えば、引用例１には、そもそも（本願における不揮発性メモリに一応は対応するものである）磁気ディスク駆動装置（ドライブ）の書き込み失敗に関する取り扱いが示されておらず、磁気ディスク駆動装置（ドライブ）の書き込み失敗の通知に伴って、磁気ディスク駆動装置（ドライブ）に失敗に係る書き込み処理を要求し、磁気ディスク駆動装置（ドライブ）がその要求に応答している間にホストコンピュータＨＯＳＴからの後続の書き込みデータの転送を受けることが記載されていない。つまり、引用例１発明は、バッファメモリ１１への可変長なデータ転送が終了する毎に、ＦＩＦＯメモリ５側からのバッファメモリ１１へのアクセスと、ＦＩＦＯメモリ４側からバッファメモリ１１へのアクセスのいずれを次に行うかを調停して、ＦＩＦＯメモリ５またはＦＩＦＯメモリ４とバッファメモリ１１の間で、（書き込み失敗が関係しない）通常のデータ転送を行うという程度のものであり、補正後の請求項１に係る発明のような、バッファメモリへのアクセスを時分割で行い、バッファメモリへのデータ転送の転送速度を外部装置との間のデータ転送速度よりも速くし、不揮発性メモリの書き込み失敗に伴う書き込み処理と外部装置からの後続の書き込みデータの転送の並行処理を行う、といった技術的特徴を備えるものではない。
　
　そして、上記相違点で指摘した発明特定事項を兼ね備えることで、補正後の請求項１に係る発明は、本願明細書の【０００３】に示される「特に、フラッシュメモリへの書き込みを失敗した場合、例えば当初の書き込み動作を行ったセクタの不良により代替セクタへの再書き込みを行わなければならないとき、ホスト装置から次の書き込みデータをバッファメモリに受取ることができない。すなわち、フラッシュメモリとコントローラとの間の問題によりホスト装置とコントローラ間のデータ転送を待たせなければならない。これによって、ホスト装置の負担及び処理時間が増えて、データ処理効率が低下するとい（う）問題を生ずる。」（注：一箇所の誤記を訂正した。）という問題点を解消するという効果を有するものである。特に、補正後の請求項１に係る発明は、「前記第３データ転送における前記コントローラから前記バッファメモリへの転送と前記バッファメモリから前記コントローラへの転送とを時分割で制御」すること、「この時分割による転送に並行して前記第１データ転送又は前記第２データ転送を可能にする」こと、「前記コントローラは、前記不揮発性メモリにデータを書き込む際、前記時分割による第３データ転送において、前記コントローラから前記バッファメモリへの転送に並行して前記第２データ転送のうちの前記コントローラから前記不揮発性メモリへの転送を行」うこと、「前記コントローラは、前記不揮発性メモリにデータを書き込む際、」「前記バッファメモリから前記コントローラへの転送に並行して前記第１データ転送のうちの前記外部装置から前記コントローラへの転送を行」うこと、「前記第３データ転送のデータ転送速度は、前記第１データ転送のデータ転送速度より速」くすることで示される各発明特定事項により、外部装置からバッファメモリへのデータ転送の帯域の確保と、バッファメモリから不揮発性メモリへのデータ転送の帯域の確保の両立を比較的簡潔な構成により実現し、そのことにより「前記コントローラは、前記書き込み失敗が通知されると、前記不揮発性メモリに失敗に係る書き込み処理を要求し、前記不揮発性メモリがその要求に応答している間に前記外部装置からの後続の書き込みデータの転送である第１データ転送を受ける」ことを行う際の各データ転送の制御に支障を生じさせないようにするという引用例１、引用例２及び引用例３からは予期し得ない効果を奏するものである。
　
　また、当審が本件を審理するにあたり、引用例１乃至３に加え、特開平５−２６５９３９号公報（平成５年１０月１５日出願公開。以下、「追加引用例４」という。）、特開平９−７３７９８号公報（平成９年３月１８日出願公開、以下、「追加引用例５」という。）、特開２００１−３１９４８５号公報（平成１３年１１月１６日出願公開。以下、「追加引用例６」という。）も検討したが、上記相違点で示した発明特定事項を兼ね備えることについて、追加引用例４、追加引用例５、追加引用例６にも、記載も示唆もされておらず、補正後の請求項１に係る発明はこれらの追加引用例からの予期し得ない効果を奏するものである。
　
　以上のとおりであるから、補正後の請求項１に係る発明は、引用例１、引用例２、引用例３、追加引用例４、追加引用例５、追加引用例６のそれぞれに記載された発明に基いて、当業者が容易に想到し得たものではない。
　
　補正後の請求項２及び３は補正後の請求項１を引用するものであり、補正後の請求項２及び３に係る発明は補正後の請求項１に係る発明をさらに限定したものであるから、補正後の請求項２に係る発明及び補正後の請求項３に係る発明も、引用例１、引用例２、引用例３、追加引用例４、追加引用例５、追加引用例６のそれぞれに記載された発明に基いて、当業者が容易に想到し得たものではない。
　
５．小括
　上記で示したように、補正後の請求項１乃至３に係る発明について、引用例１、引用例２、引用例３、追加引用例４、追加引用例５、追加引用例６のそれぞれに記載された発明に基いて、当業者が容易に想到し得たものではない。
　また、この他に、補正後の請求項１乃至３に関して、本願が独立特許要件を満たさない理由を発見しない。
　よって、本件補正は特許法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものではない。 
　
第４．むすび
　したがって、本願については、原審の拒絶理由を検討してもその理由によって拒絶すべきものとすることはできない。
　また、上記で検討したように、本願の請求項１乃至３に係る発明は、引用例１、引用例２、引用例３、追加引用例４、追加引用例５、追加引用例６のそれぞれに記載された発明に基いて、当業者が容易に発明をすることができたものとすることはできない。
　さらには、本願を拒絶すべき他の理由を発見しない。
　よって、結論のとおり審決する。