【手続補正書】
【提出日】平成23年11月21日(2011.11.21)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
「どちらもその第１『主端子または主電極』と第２『主端子または主電極』の役割がその両『主端子または主電極』間の印加電圧方向によって互いに入れ換わることができ、しかも、互いに相補関係に有る２つのオン・オフ制御スイッチング手段」が有って、
その両オン・オフ制御スイッチング手段のうち、一方の第２「主端子または主電極」と他方の第１「主端子または主電極」を接続し、
一方の「第１『主端子または主電極』・『制御端子または制御電極』間」に一方のオン・オフ駆動手段を設け、
一方の第１「主端子または主電極」・他方の「制御端子または制御電極」間に他方のオン・オフ駆動手段を設け、
その２つのオン・オフ駆動手段を使ってその両オン・オフ制御スイッチング手段を同時にオン駆動したり、同時にオフ駆動したりし、
その両オン・オフ制御スイッチング手段の直列回路を双方向性スイッチとして使用することを特徴とする双方向性スイッチング手段。
【請求項２】
どちらも「その両『主端子または主電極』がソース『端子または電極』とドレイン『端子または電極』で、その『制御端子または制御電極』がゲート『端子または電極』である絶縁ゲート型ＦＥＴ」であり、
どちらの絶縁ゲート型ＦＥＴも「そのバックゲートとその第１『主端子または主電極』が接続された３端子」又は「そのバックゲート・ソース間もそのバックゲート・ドレイン間も導通しない様にそのバックゲート電位が保たれた４端子」であることを特徴とする請求項１記載の双方向性スイッチング手段。
【請求項３】
どちらも「その両『主端子または主電極』がエミッタ『端子または電極』とコレクタ『端子または電極』で、その『制御端子または制御電極』がベース『端子または電極』であるバイポーラ型トランジスタ」であることを特徴とする請求項１記載の双方向性スイッチング手段。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【発明の名称】双方向性スイッチング手段
【技術分野】
【０００１】
本発明は、そのオフ駆動時に双方向にオフとなり、一般的な双方向性スイッチング手段として利用できる双方向性スイッチング手段に関する。
【背景技術】
【０００２】


『一般的な双方向性スイッチング手段として利用できることはもちろん当然であるが、その双方向性スイッチ部がＣ・ＭＯＳ・ＦＥＴやＰＮＰ・ＮＰＮ相補型などの相補型スイッチである』ことが望まれていた。
なぜなら、そのオン・オフ駆動部に「Ｃ・ＭＯＳ・ＦＥＴやＰＮＰ・ＮＰＮ等の相補型３端子スイッチング手段を用いたオン・オフ駆動手段」を使用できた時に、全体でＣ・ＭＯＳ・ＦＥＴやＰＮＰ・ＮＰＮ相補型などの相補型スイッチング回路を構成することができる、からである。
特に、多値または多進法論理回路などではＣ・ＭＯＳ・ＦＥＴ回路構成の実現は省電力の面などから重要である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開昭５５−１３３１３２号のＦｉｇ．１とＦｉｇ．２（双方向性スイッチ）
【特許文献２】特開昭５５−１３６７２０号（双方向性スイッチ）
【特許文献３】特開昭６０−１７０３２２号のＦｉｇ．１とＦｉｇ．２（双方向性スイッチ）
【特許文献４】特開平６−２５２７２８（アナログスイッチ回路）
【特許文献５】特開平５−２７６００１（アナログスイッチ回路）
【特許文献６】特開平５−１８３４１１（アナログスイッチ回路）
【特許文献７】特許第３４２３７８０号（本発明者の双方向性絶縁型スイッチ）
【特許文献８】特開２００４−８８７６３（上記・双方向性絶縁型スイッチを用いた本発明者の多値論理回路）
【非特許文献】
【０００４】
【非特許文献１】『実務書シリーズ８  アナログ・スイッチの使い方』、著者：鈴木茂昭、ＣＱ出版（株）が昭和５５年５月５日に初版発行。  →→  ｐ．４８の『図２−２７  Ｃ−ＭＯＳアナログ・スイッチ』。  →→  ｐ．８９〜ｐ．９１の『Ｃ−ＭＯＳ型アナログ・スイッチ』の「●Ｃ−ＭＯＳス  イッチの概要」。
【非特許文献２】『ＯＨＭ大学講座  ディジタル回路』、著者：川又晃（あきら）、（株）オーム社が昭和６３年９月２５日に第１版第１刷発行。  →→  ｐ．６８〜ｐ．６９の『〔２〕  アナログゲート回路』。
【非特許文献３】『実践入門シリーズ  ＣＭＯＳ回路の使い方（１）』、著者：鈴木八十二（やそじ）、（株）工業調査会が１９９７年１０月１５日に初版第３刷発行。  →→  ｐ．９２〜ｐ．９３の『４．３  伝送ゲートとクロックドＣＭＯＳインバータ』中の『４．３．１  伝送ゲート』。
【発明の概要】
【発明が解決しようとする課題】
【０００５】




そういう訳で、『一般的な双方向性スイッチング手段として利用できることはもちろん当然であるが、その双方向性スイッチ部がＣ・ＭＯＳ・ＦＥＴやＰＮＰ・ＮＰＮ相補型などの相補型回路である、新しい双方向性スイッチング手段』が望まれていた。
（  課題  ）
なぜなら、そのオン・オフ駆動部に「Ｃ・ＭＯＳ・ＦＥＴやＰＮＰ・ＮＰＮ等の相補型３端子スイッチング手段を用いたオン・オフ駆動手段」を使用できた時に、全体でＣ・ＭＯＳ・ＦＥＴやＰＮＰ・ＮＰＮ相補型などの相補型スイッチング回路を構成することができる、からである。
特に、多値または多進法論理回路などではＣ・ＭＯＳ・ＦＥＴ回路構成の実現は省電力の面などから重要である。 
そこで、本発明は『その様な新しい双方向性スイッチング手段』を提供することを目的としている。                                                （  本発明の目的  ）
【課題を解決するための手段】
【０００６】



すなわち、本発明は、
「どちらもその第１『主端子または主電極』と第２『主端子または主電極』の役割がその両『主端子または主電極』間の印加電圧方向によって互いに入れ換わることができ、しかも、互いに相補関係に有る２つのオン・オフ制御スイッチング手段」が有って、
その両オン・オフ制御スイッチング手段のうち、一方の第２「主端子または主電極」と他方の第１「主端子または主電極」を接続し、
一方の「第１『主端子または主電極』・『制御端子または制御電極』間」に一方のオン・オフ駆動手段を設け、
一方の第１「主端子または主電極」・他方の「制御端子または制御電極」間に他方のオン・オフ駆動手段を設け、
その２つのオン・オフ駆動手段を使ってその両オン・オフ制御スイッチング手段を同時にオン駆動したり、同時にオフ駆動したりし、
その両オン・オフ制御スイッチング手段の直列回路を双方向性スイッチとして使用する双方向性スイッチング手段である。
【０００７】
【非特許文献４】『電気学会  電気専門用語集  Ｎｏ．９  半導体電力変換装置』、著者：電気学会の電気用語標準特別委員会・静止電力変換装置用語小委員会の両メンバー多数、編者：（社）電気学会、（株）コロナ社が昭和６１年１２月１０日に初版第１刷発行。  →→  ｐ．１４〜ｐ．１５の『３．０２  （半導体）バルブ』。  →→  ｐ．１８〜ｐ．１９の『３．１９  主端子（バルブデバイスの）』及び『３．２０  制御端子（バルブデバイスの）』。
【非特許文献５】『半導体電力変換回路』、著者：電気学会の半導体電力変換方式調査専門委員会のメンバー多数、編者：（社）電気学会、（株）オーム社が１９８７年３月３１日に初版発行。  →→  ｐ．７最終行からの『……半導体バルブあるいは半導体スイッチと呼ばれてきた。』という記載。  →→  ｐ．２０「下から１３〜１２行目」に『電界効果トランジスタは、ドレイン・ソース両電極間の電流通路（チャネル）の電気伝導特性が、ゲート電極の及ぼす電界効果によって制御されるトランジスタで、……。』という記載。
【非特許文献６】『ＯＨＭ１１月別冊  最新パワーデバイス活用読本』、監修：正田英介・天野比佐雄、著者：正田英介・天野比佐雄・一条正美・小林慎一・岩本英雄・龍田正隆・大橋弘通・岡土千尋・刈谷忠昭・末岡徹郎・鈴木俊昭・村岡公祐、（株）オーム社が１９８７年（昭和６２年）１１月３０日に初版発行。  →→  『第１章  パワーデバイスを使うには』の「自己消弧素子の使い方」中のｐ．１２左段の２行目から『しかしながら、電圧駆動形の素子でも制御電極と主電極との間に静電容量が存在して、……。』という記載。
【非特許文献７】『電気学会  電気専門用語集  Ｎｏ．９  パワーエレクトロニクス』、著者：電気学会の電気用語標準特別委員会・半導体電力変換装置用語小委員会の両メンバー多数、編者：（社）電気学会、（株）コロナ社が２０００年２月２８日に改正版第１刷発行。  →→  ｐ．２４〜ｐ．２５の『３．０５  オンオフ制御［バルブ］デバイス』。
【０００８】
つまり、両方の『スイッチングを制御できるスイッチ方向』を互いに正反対にして両方を直列接続し、他方のオン・オフ駆動を一方を介して行うことにより一方の第１「主端子または主電極」の所に両方のオン・オフ駆動手段を設けた。
なお、その各オン・オフ制御スイッチング手段には「双方向にオン・オフ制御可能な双方向性スイッチ（例：４端子のＭＯＳ・ＦＥＴ。）」と「１方向だけオン・オフ制御可能な逆導通型の双方向性スイッチ（例：内蔵ダイオードを持つＭＯＳ・ＦＥＴ。）」が有るが、当然の事ながら、前者の双方向性スイッチの場合、その「スイッチングを制御できるスイッチ方向」はその双方向のどちら方向でも良い。
【非特許文献４】『電気学会  電気専門用語集  Ｎｏ．９  半導体電力変換装置』、著者：電気学会の電気用語標準特別委員会・静止電力変換装置用語小委員会の両メンバー多数、編者：（社）電気学会、（株）コロナ社が昭和６１年１２月１０日に初版第１刷発行。  →→  ｐ．１４〜ｐ．１５の『３．０２  （半導体）バルブ』中の備考。
【０００９】
このことによって、その双方向性スイッチ部がオン駆動されたとき、その両オン・オフ制御スイッチング手段のうち、一方は一方のオン・オフ駆動手段によって直接オン駆動されてオンとなる為、一方のオンによって他方と他方のオン・オフ駆動手段は直接接続されるので、他方も他方のオン・オフ駆動手段によって直接オン駆動される様になってオンとなる。このため、その両オン・オフ制御スイッチング手段の直列回路である双方向性スイッチもオンとなる。
反対に、その双方向性スイッチ部がオフ駆動されたとき、一方は一方のオン・オフ駆動手段によって直接オフ駆動されてオフとなる為、一方のオフにより他方のオン・オフ駆動手段は他方を「直接」オフ駆動することはできない。しかし、他方がもし仮に僅（わず）か少しでも導通しようとすると、その漏洩電流が一方に電圧降下を生ずるが、その電圧降下は他方にとってオフ駆動電圧になるので、結局、他方はオフ駆動されてオフになる。
しかも、「一方がオフ制御できるスイッチング方向」と「他方がオフ制御できるスイッチング方向」が互いに正反対になる様に両方が直列接続されているので、その双方向性スイッチ部は双方向にオフを維持することができる。
その結果、本発明の双方向性スイッチング手段は双方向性スイッチング手段として機能することができる。
【００１０】
また、本発明の双方向性スイッチング手段の双方向性スイッチ部は「互いに相補関係に有る様な２つのオン・オフ制御スイッチング手段」の直列回路で構成されている為、その各オン・オフ駆動手段に「Ｃ・ＭＯＳ・ＦＥＴやＰＮＰ・ＮＰＮ等の相補型３端子スイッチング手段を用いたオン・オフ駆動手段」を使用できた時に、全体でＣ・ＭＯＳ・ＦＥＴやＰＮＰ・ＮＰＮ相補型などの相補型スイッチング回路を構成することができる。
【００１１】
■■  本発明が請求項２記載の双方向性スイッチング手段に対応する場合  ■■
どちらのオン・オフ制御スイッチング手段も「その両『主端子または主電極』がソース『端子または電極』とドレイン『端子または電極』で、その『制御端子または制御電極』がゲート『端子または電極』である絶縁ゲート型ＦＥＴ」であり、
どちらの絶縁ゲート型ＦＥＴも「そのバックゲートとその第１『主端子または主電極』が接続された３端子」又は「そのバックゲート・ソース間もそのバックゲート・ドレイン間も導通しない様にそのバックゲート電位が保たれた４端子」である。
もちろん、そのドレインとソースの役割はそのドレイン・ソース間の印加電圧方向によって互いに入れ換わることができる。
【００１２】
■■  本発明が請求項３記載の双方向性スイッチング手段に対応する場合  ■■
どちらのオン・オフ制御スイッチング手段も「その両『主端子または主電極』がエミッタ『端子または電極』とコレクタ『端子または電極』で、その『制御端子または制御電極』がベース『端子または電極』であるバイポーラ型トランジスタ」である。
もちろん、そのコレクタとエミッタの役割はそのコレクタ・エミッタ間の印加電圧方向によって互いに入れ換わることができる。
なお、トランジスタのベース端子の端子は、実際には端子として存在せず、単なる導線や電極などである場合が多く、ベース電極、ベース・リード線、あるいは、単にベースとも呼ばれる。
【発明の効果】
【００１３】
そんな訳で、『本発明の双方向性スイッチング手段は、一般的な双方向性スイッチング手段として利用できることはもちろん当然であるが、その双方向性スイッチ部がＣ・ＭＯＳ・ＦＥＴやＰＮＰ・ＮＰＮ相補型などの相補型スイッチである、新しい双方向性スイッチング手段である』。  
その結果、『その各オン・オフ駆動手段に［Ｃ・ＭＯＳ・ＦＥＴやＰＮＰ・ＮＰＮ等の相補型３端子スイッチング手段を用いたオン・オフ駆動手段］を使用できた時、当然の事ながら本発明の双方向性スイッチング手段は全体でＣ・ＭＯＳ・ＦＥＴやＰＮＰ・ＮＰＮ相補型などの相補型スイッチング回路を構成することができる』。
特に、多値論理回路等ではＣ・ＭＯＳ・ＦＥＴ回路構成を実現できるので、電力消費を少なくできる。
【図面の簡単な説明】
【００１４】
【図１】実施例１の回路を示す回路図である。
【図２】実施例１のオフ動作を説明する回路を示す説明回路図である。
【図３】実施例２の回路を示す回路図である。
【図４】実施例２のオフ動作を説明する回路を示す説明回路図である。
【図５】実施例３の回路を示す回路図である。
【図６】実施例４の回路を示す回路図である。
【図７】実施例５の回路を示す回路図である。
【図８】実施例６の回路を示す回路図である。
【図９】実施例７の回路を示す回路図である。
【図１０】実施例８の回路を示す回路図である。
【図１１】実施例９の回路を示す回路図である。
【図１２】実施例１０の回路を示す回路図である。
【図１３】実施例１１の回路を示す回路図である。
【図１４】実施例１２の回路を示す回路図である。
【発明を実施するための形態】
【００１５】
本発明をより詳細に説明する為に以下添付図面に従ってこれを説明する。 

【実施例１】
【００１６】
図１に示す実施例１は請求項１又は２記載の双方向性スイッチング手段に対応するが、図１中の各構成手段は以下の通り前述（段落番号［０００６］。請求項１に対応。）した各構成手段に相当する。
●ａ）ＮＭＯＳ１が前述した２つのオン・オフ制御スイッチング手段のうち、一方に。
｛また、ＮＭＯＳ１は段落番号［００１１］（請求項２に対応。）に記載した３端子の絶縁ゲート型ＦＥＴにも相当する。｝
●ｂ）ＰＭＯＳ２が前述した２つのオン・オフ制御スイッチング手段のうち、他方に。
｛また、ＰＭＯＳ２は段落番号［００１１］（請求項２に対応。）に記載した３端子の絶縁ゲート型ＦＥＴにも相当する。｝
●ｃ）ＮＭＯＳ１のソース「端子または電極」、ドレイン「端子または電極」及びゲート「端子または電極」が前述した一方の第１「主端子または主電極」、第２「主端子または主電極」及び「制御端子または制御電極」に。
●ｄ）ＰＭＯＳ２のソース「端子または電極」、ドレイン「端子または電極」及びゲート「端子または電極」が前述した他方の第１「主端子または主電極」、第２「主端子または主電極」及び「制御端子または制御電極」に。
●ｅ）「直流電源１１、切換えスイッチ１７及び抵抗１３、１４が構成するオン・オフ駆動手段」が前述した一方（ＮＭＯＳ１）のオン・オフ駆動手段に。
●ｆ）「直流電源１２、切換えスイッチ１８及び抵抗１５、１６が構成するオン・オフ駆動手段」が前述した他方（ＰＭＯＳ２）のオン・オフ駆動手段に。
●ｇ）「両端子９・１０間に直列接続されたＮＭＯＳ１とＰＭＯＳ２の直列回路」が前述した両オン・オフ制御スイッチング手段の直列回路（＝双方向性スイッチ部）に。
【００１７】
なお、ＮＭＯＳ１もＰＭＯＳ２も、そのドレインとソースの役割がそのドレイン・ソース間の印加電圧方向によって互いに入れ換わることができる。
また、ＮＭＯＳ１とＰＭＯＳ２は同時にオン駆動されたり、同時にオフ駆動されたりする。
【００１８】
先ず、図１の実施例１のオン駆動について説明する。ＮＭＯＳ１とＰＭＯＳ２が同時にオン駆動された時、ＮＭＯＳ１は「直流電源１１、切換えスイッチ１７及び抵抗１３、１４が構成するオン・オフ駆動手段」によって直接オン駆動されてオンとなる。
そして、ＮＭＯＳ１のオンによってＰＭＯＳ２と「直流電源１２、切換えスイッチ１８及び抵抗１５、１６が構成するオン・オフ駆動手段」は直接接続されるので、ＰＭＯＳ２もそのオン・オフ駆動手段によって直接オン駆動される様になってオンとなる。
このため、ＮＭＯＳ１とＰＭＯＳ２の直列回路である双方向性スイッチ部もオンとなる。
【００１９】
次に、図１の実施例１のオフ駆動については図２の回路を用いて説明する。図２は「図１の双方向性スイッチング手段の双方向性スイッチ部が双方向にオフ駆動されたとき、双方向にオフを維持できることを説明する説明回路図」である。
図２の回路では図右側の端子１０から図左側の端子９への電圧印加に対して『そのゲート・ソース間を短絡したＮＭＯＳ１』がオフを保つことができる。
一方、図左側の端子９から図右側の端子１０への電圧印加に対してＰＭＯＳ２がもし仮に僅（わず）か少しでも導通しようとすると、その漏洩電流がＮＭＯＳ１に電圧降下を生ずるが、その電圧降下はＰＭＯＳ２にとってゲート逆バイアス電圧になるので、ＰＭＯＳ２はオフ駆動されることになる。
結局、図２の回路は双方向にオフを維持することができることになる。従って、図１の実施例１においてもＮＭＯＳ１とＰＭＯＳ２の同時オフ駆動によりその双方向性スイッチ部はオフとなる。
【００２０】
このため、図１の実施例１においてＰＭＯＳ２とＮＭＯＳ１を同時にオン駆動したり、同時にオフ駆動したりできることが分かる。つまり、図１の実施例１の双方向性スイッチ部（＝ＮＭＯＳ１とＰＭＯＳ２の直列回路）を双方向にオン駆動したり、双方向にオフ駆動したりできることが分かる。
そして、２組の「３端子スイッチと抵抗２つの接続体」、つまり、「３端子スイッチ１７と抵抗１３、１４の接続体」と「３端子スイッチ１８と抵抗１５、１６の接続体」をＣＭＯＳ・ＦＥＴや「ベース電流制限用抵抗が付いたＰＮＰとＮＰＮ等の接続体」で置換できることは明白である。    
【実施例２】
【００２１】
図３に実施例２を示す。図３の実施例２はただ図１の実施例１においてＰチャネル型、Ｎチャネル型の両ＭＯＳ・ＦＥＴ１、２の接続位置を互いに入れ換えただけである。
図４も「図３の双方向性スイッチング手段の双方向性スイッチ部が双方向にオフ駆動されたとき、双方向にオフを維持できることを説明する説明回路図」であるが、図４の回路の作用効果や使用方法等は上述（段落番号［００１９］。）した図２の回路の場合と同様である。 
【００２２】
図３に示す実施例２も請求項１又は２記載の双方向性スイッチング手段に対応するが、図３中の各構成手段は以下の通り前述（段落番号［０００６］。請求項１に対応。）した各構成手段に相当する。
●ａ）ＰＭＯＳ２が前述した２つのオン・オフ制御スイッチング手段のうち、一方に。
｛また、ＰＭＯＳ２は段落番号［００１１］（請求項２に対応。）に記載した３端子の絶縁ゲート型ＦＥＴにも相当する。｝
●ｂ）ＮＭＯＳ１が前述した２つのオン・オフ制御スイッチング手段のうち、他方に。
｛また、ＮＭＯＳ１は段落番号［００１１］（請求項２に対応。）に記載した３端子の絶縁ゲート型ＦＥＴにも相当する。｝
●ｃ）ＰＭＯＳ２のソース「端子または電極」、ドレイン「端子または電極」及びゲート「端子または電極」が前述した一方の第１「主端子または主電極」、第２「主端子または主電極」及び「制御端子または制御電極」に。
●ｄ）ＮＭＯＳ１のソース「端子または電極」、ドレイン「端子または電極」及びゲート「端子または電極」が前述した他方の第１「主端子または主電極」、第２「主端子または主電極」及び「制御端子または制御電極」に。
●ｅ）「直流電源１２、切換えスイッチ１８及び抵抗１５、１６が構成するオン・オフ駆動手段」が前述した一方（ＰＭＯＳ２）のオン・オフ駆動手段に。
●ｆ）「直流電源１１、切換えスイッチ１７及び抵抗１３、１４が構成するオン・オフ駆動手段」が前述した他方（ＮＭＯＳ１）のオン・オフ駆動手段に。
●ｇ）「両端子９・１０間に直列接続されたＰＭＯＳ２とＮＭＯＳ１の直列回路」が前述した両オン・オフ制御スイッチング手段の直列回路（＝双方向性スイッチ部）に。
【００２３】
なお、図３の実施例２ではＰＭＯＳ２とＮＭＯＳ１どちらもオフ駆動用の抵抗１４、１５の代わりに「ゲート逆バイアス用直流電源と抵抗の直列回路」を使用できる。この場合、ＰＭＯＳ２のゲート順バイアス用直流電源１２をＮＭＯＳ１のゲート逆バイアス用直流電源としても使い、ＮＭＯＳ１のゲート順バイアス用直流電源１１をＰＭＯＳ２のゲート逆バイアス用直流電源としても使うことができる。
また、各バックゲートは各ソースに接続されているが、もちろん一旦その各接続を切り離し、各バックゲート・ソース間ＰＮ接合と各バックゲート・ドレイン間ＰＮ接合が導通しないよう各バックゲート電位を保つ様にしても構わない。この場合、ＰＭＯＳ２もＮＭＯＳ１も４端子の絶縁ゲート型ＦＥＴになり、どちらも段落番号［００１１］（請求項２に対応。）に記載した「そのバックゲート・ソース間もそのバックゲート・ドレイン間も導通しない様にそのバックゲート電位が保たれている４端子」の絶縁ゲート型ＦＥＴに相当する様になる。
この電源共有化とこの各バックゲート接続変更は図１の実施例１においても同様である。
【実施例３】
【００２４】
図５に示す実施例３は、図１の実施例１において前述［段落番号００２０］の通り２組の「３端子スイッチと抵抗２つの接続体」つまり「３端子スイッチ１７と抵抗１３、１４の接続体」と「３端子スイッチ１８と抵抗１５、１６の接続体」をＣＭＯＳ・ＦＥＴで１つずつ置換したものである。
当然の事ながら「直流電源１１、ＰＭＯＳ３１、ＮＭＯＳ３２及び入力端子３５が構成するオン・オフ駆動手段」が前述した一方（ＮＭＯＳ１）のオン・オフ駆動手段に相当し、「直流電源１２、ＰＭＯＳ３３、ＮＭＯＳ３４及び入力端子３６が構成するオン・オフ駆動手段」が前述した他方（ＰＭＯＳ２）のオン・オフ駆動手段に相当する。
【実施例４】
【００２５】
図６に示す実施例４は、図５の実施例３において、ただＰチャネル型、Ｎチャネル型の両ＭＯＳ・ＦＥＴ１、２の接続位置を互いに入れ換えただけである。
【実施例５】
【００２６】
図７に示す実施例５は、図１の実施例１において前述［段落番号００２０］の通り２組の「３端子スイッチと抵抗２つの接続体」つまり「３端子スイッチ１７と抵抗１３、１４の接続体」と「３端子スイッチ１８と抵抗１５、１６の接続体」を「ベース電流制限用抵抗が付いたＰＮＰとＮＰＮ等の接続体」で１つずつ置換する等したものである。
もちろん、図７に示す実施例５も請求項１記載の双方向性スイッチング手段に対応するが、この実施例は請求項３記載の双方向性スイッチング手段にも対応し、図７中の各構成手段は以下の通り前述（段落番号［０００６］。請求項１に対応。）した各構成手段に相当する。
●ａ）ＮＰＮ３が前述した２つのオン・オフ制御スイッチング手段のうち、一方に。
なお、ＮＰＮ３は段落番号［００１２］（請求項３に対応。）に記載したバイポーラ型トランジスタに相当する。また、そのコレクタとエミッタの役割はそのコレクタ・エミッタ間印加電圧の方向によって互いに入れ換わることができる。
●ｂ）ＰＮＰ４が前述した２つのオン・オフ制御スイッチング手段のうち、他方に。
なお、ＰＮＰ４は段落番号［００１２］（請求項３に対応。）に記載したバイポーラ型トランジスタに相当する。また、そのコレクタとエミッタの役割はそのコレクタ・エミッタ間印加電圧の方向によって互いに入れ換わることができる。
●ｃ）ＮＰＮ３のエミッタ「端子または電極」、コレクタ「端子または電極」及びベース「端子または電極」が前述した一方の第１「主端子または主電極」、第２「主端子または主電極」及び「制御端子または制御電極」に。
●ｄ）ＰＮＰ４のコレクタ「端子または電極」、エミッタ「端子または電極」及びベース「端子または電極」が前述した他方の第１「主端子または主電極」、第２「主端子または主電極」及び「制御端子または制御電極」に。
●ｅ）「直流電源１１、ＰＮＰ５、ＮＰＮ６、抵抗２１、２３、２４及び入力端子２７が構成するオン・オフ駆動手段」が前述した一方（ＮＰＮ３）のオン・オフ駆動手段に。
●ｆ）「直流電源１２、ＰＮＰ７、ＮＰＮ８、抵抗２２、２５、２６及び入力端子２８が構成するオン・オフ駆動手段」が前述した他方（ＰＮＰ４）のオン・オフ駆動手段に。
●ｇ）「両端子１９・２０間に直列接続されたＮＰＮ３とＰＮＰ４の直列回路」が前述した両オン・オフ制御スイッチング手段の直列回路（＝双方向性スイッチ部）に。
【実施例６】
【００２７】
図８に示す実施例６も請求項１又は３記載の双方向性スイッチング手段に対応するが、図８中の各構成手段は以下の通り前述（段落番号［０００６］。請求項１に対応。）した各構成手段に相当する。
●ａ）ＰＮＰ４が前述した２つのオン・オフ制御スイッチング手段のうち、一方に。
なお、ＰＮＰ４は段落番号［００１２］（請求項３に対応。）に記載したバイポーラ型トランジスタに相当する。また、そのコレクタとエミッタの役割はそのコレクタ・エミッタ間印加電圧の方向によって互いに入れ換わることができる。
●ｂ）ＮＰＮ３が前述した２つのオン・オフ制御スイッチング手段のうち、他方に。
なお、ＮＰＮ３は段落番号［００１２］（請求項３に対応。）に記載したバイポーラ型トランジスタに相当する。また、そのコレクタとエミッタの役割はそのコレクタ・エミッタ間印加電圧の方向によって互いに入れ換わることができる。
●ｃ）ＰＮＰ４のエミッタ「端子または電極」、コレクタ「端子または電極」及びベース「端子または電極」が前述した一方の第１「主端子または主電極」、第２「主端子または主電極」及び「制御端子または制御電極」に。
●ｄ）ＮＰＮ３のコレクタ「端子または電極」、エミッタ「端子または電極」及びベース「端子または電極」が前述した他方の第１「主端子または主電極」、第２「主端子または主電極」及び「制御端子または制御電極」に。
●ｅ）「直流電源１２、ＰＮＰ７、ＮＰＮ８、抵抗２２、２５、２６及び入力端子２８が構成するオン・オフ駆動手段」が前述した一方（ＰＮＰ４）のオン・オフ駆動手段に。
●ｆ）「直流電源１１、ＰＮＰ５、ＮＰＮ６、抵抗２１、２３、２４及び入力端子２７が構成するオン・オフ駆動手段」が前述した他方（ＮＰＮ３）のオン・オフ駆動手段に。
●ｇ）「両端子１９・２０間に直列接続されたＰＮＰ４とＮＰＮ３の直列回路」が前述した両オン・オフ制御スイッチング手段の直列回路（＝双方向性スイッチ部）に。
【実施例７】
【００２８】
図９に示す実施例７は、図８に示す実施例６においてトランジスタ３、４の両接続位置を互いにただ入れ換えた双方向性スイッチング手段である。
【実施例８】
【００２９】
図１０に示す実施例８は、図７に示す実施例５においてトランジスタ３、４の両接続位置を互いにただ入れ換えた双方向性スイッチング手段である。
【実施例９】
【００３０】
図１１に示す実施例９は、前述［段落番号００２３］した様に図１の実施例１においてＰＭＯＳ２とＮＭＯＳ１どちらもオフ駆動用の抵抗１４、１５の代わりに「ゲート逆バイアス用直流電源と抵抗の直列回路」を使用した上に、ＰＭＯＳ２のゲート順バイアス用直流電源１２をＮＭＯＳ１のゲート逆バイアス用直流電源としても使い、ＮＭＯＳ１のゲート順バイアス用直流電源１１をＰＭＯＳ２のゲート逆バイアス用直流電源としても使用したものである。
当然の事ながら「直流電源１１〜１２、切換えスイッチ１７及び抵抗１３、１４が構成するオン・オフ駆動手段」が前述した一方（ＮＭＯＳ１）のオン・オフ駆動手段に相当し、「直流電源１１〜１２、切換えスイッチ１８及び抵抗１５、１６が構成するオン・オフ駆動手段」が前述した他方（ＰＭＯＳ２）のオン・オフ駆動手段に相当する。
【実施例１０】
【００３１】
図１２に示す実施例１０は、図１１の実施例９において、ただＰチャネル型、Ｎチャネル型の両ＭＯＳ・ＦＥＴ１、２の接続位置を互いに入れ換えただけである。
【実施例１１】
【００３２】
図１３に実施例１１を示す。
＊＊＊
【実施例１２】
【００３３】
図１４に実施例１２を示す。
＊＊＊
【００３４】
■■  最後の補足説明  ■■
◆ａ）説明の便宜上、入力端子２７、２８、３５、３６と呼んだが、実際には端子として存在せず、単なる導線や電極などである場合が多い。これは例えばトランジスタのベース端子、ベース電極、ベース・リード線、あるいは、単にベースという呼び方がされるのと同様である。
◆ｂ）実施例３、４においてオン駆動電圧極性が各ＦＥＴと同じなら、各ＦＥＴの代わりに『両主電極の役割がその印加電圧の方向によって互いに入れ換わることができるノーマリィ・オフの制御電極・絶縁型スイッチング手段』を１つずつ使用できる。
◆ｃ）ＭＯＳ・ＦＥＴを使う各実施例においてＰＭＯＳ２とＮＭＯＳ１どちらも、そのドレイン・ソース間の印加電圧方向によりそのドレインとソースの役割が互いに入れ換わっているが、そのドレイン・バックゲート間ＰＮ接合を内蔵ダイオードとして積極的に利用しても構わない。
◆ｄ）図１、図３、図５、図６、図１１〜図１４の各実施例においてＮＭＯＳ１とＰＭＯＳ２の各バックゲートは各ソースに接続されているが、もちろん一旦その各接続を切り離し、各バックゲート・ソース間ＰＮ接合と各バックゲート・ドレイン間ＰＮ接合が導通しないよう各バックゲート電位を保つ様にしても構わない。
【産業上の利用可能性】
【００３５】
特に、『新しい基本構成の本発明の双方向性スイッチング手段』は産業上の利用可能性が高い。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2011172254.tif 000001
【図２】
2011172254.tif 000002
【図３】
2011172254.tif 000003
【図４】
2011172254.tif 000004
【図５】
2011172254.tif 000005
【図６】
2011172254.tif 000006
【図７】
2011172254.tif 000007
【図８】
2011172254.tif 000008
【図９】
2011172254.tif 000009
【図１０】
2011172254.tif 000010
【図１１】
2011172254.tif 000011
【図１２】
2011172254.tif 000012
【図１３】
2011172254.tif 000013
【図１４】
2011172254.tif 000014