【事件の表示】
　平成　８年特許願第　７３９４７号「低漏れ接点を有する半導体デバイスおよびその製造方法」拒絶査定不服審判事件〔平成　８年１１月　１日出願公開、特開平　８−２８８２３６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成８年３月２８日（パリ優先権主張：平成７年４月５日、アメリカ合衆国）に出願された特許出願であって、平成１４年１１月２９日付けで拒絶査定がなされ、これに対して平成１５年２月１８日に拒絶査定に対する審判請求がなされ、その後、当審において、平成１７年１２月１４日付けで拒絶の理由が通知され、３ヶ月の期間延長がされた指定期間内である平成１８年６月１９日に意見書及び手続補正書が提出されたものである。
　
２．本願発明
　本願の請求項１ないし請求項１７に係る発明は、平成１８年６月１９日付け手続補正書により補正された特許請求の範囲の請求項１ないし請求項１７に記載されたとおりのものであって、請求項１６に係る発明及び請求項１７に係る発明（以下、それぞれ「本願発明１６」及び「本願発明１７」という。）は、それぞれ以下のとおりのものである。
　
「第１の電子素子を備え、前記第１の電子素子が軽くドープされた領域を有する、半導体基板と、
　前記半導体基板上のパッシベーション層であって、前記第１の電子素子の上の第１のバイアを有し、前記第１のバイアが導電材料で充填されている、パッシベーション層と、
　前記第１の電子素子と同じドーパント型を有する第１のドーパント層であって、前記第１のバイア内の前記第１の電子素子の前記軽くドープされた領域と前記導電材料の間に位置し、前記第１のドーパント層は前記軽くドープされた領域の上面よりも下に位置する部分を有し、さらに前記第１のドーパント層は前記軽くドープされた領域と直接には接触しない、第１のドーパント層と、
　前記第１のドーパント層の部分と該部分に近い前記軽くドープされた領域の側壁との間に位置する第１の介在層であって、前記軽くドープされた領域のドーピング濃度よりも高いドーピング濃度の前記同じドーパント型を有する、第１の介在層と、を備える低漏れ接点を有する半導体デバイス。」
　
「第１の電子素子を備え、前記第１の電子素子が軽くドープされた領域を有する、半導体基板と、
　前記半導体基板上のパッシベーション層であって、前記第１の電子素子の上の第１のバイアを有し、前記第１のバイアが導電材料で充填されている、パッシベーション層と、
　前記第１の電子素子と同じドーパント型を有する第１のドーパント層であって、前記第１のバイア内の前記第１の電子素子の前記軽くドープされた領域と前記導電材料の間に位置し、前記第１のドーパント層は前記軽くドープされた領域の上面よりも下に位置する部分を有する、第１のドーパント層と、
　前記第１のドーパント層の部分と該部分に近い前記軽くドープされた領域の側壁との間に位置する第１の介在層であって、前記軽くドープされた領域のドーピング濃度よりも高いドーピング濃度の前記同じドーパント型を有する、第１の介在層とを備え、
　前記導電材料は前記軽くドープされた領域の上面よりも下の位置まで伸び、さらに前記第１のドーパント層の部分は前記軽くドープされた領域と直接には接触しないことを特徴とする、低漏れ接点を有する半導体デバイス。」
　
３．刊行物記載の発明
　特開平６−５３５０１号公報（以下、「刊行物」という。）
　当審において通知した拒絶の理由に引用され、本願の優先権主張日前に日本国内において頒布された刊行物には、図１ないし図５とともに、以下の事項が記載されている。
　
「【００１５】半導体装置の略平面図である図１（Ａ），および図１（Ａ）のＡ−Ａ線での断面図である図１（Ｂ）を参照すると、本発明の第１の実施例では・・・ゲート電極２０５ａ，２０５ｂ，およびゲート電極に自己整合的に形成された０．２μｍ程度の接合の深さを有するＮ- 型の拡散層２０６，およびゲート電極の側面に形成された０．１μｍ程度の幅のシリコン酸化膜からなるスペーサ２０７，およびスペーサ２０７に自己整合的に形成された０．１μｍ程度の接合の深さを有するＮ+ 型の拡散層２０８からなる２つのＮチャネルＭＯＳトランジスタが形成されている。」（００１５段落）
　
「これらの溝型コンタクト孔２１０，２１０ａ，２１０ｂはそれぞれ素子形成領域と溝型素子分離領域２０３との境界線をまたぐ位置に形成される。これらの溝型コンタクト孔２１０，２１０ａ，２１０ｂの底面はそれぞれ２つの部分からなる。溝型コンタクト孔２１０，２１０ａ，２１０ｂの一方の底面は溝型素子分離領域２０３中に設けられ、この底面では溝型素子分離領域２０３の埋め込み絶縁膜が露出し、この底面からシリコン基板２０１の上面（Ｎ+ 型の拡散層２０８の上面）までの高さ（この底面のシリコン基板２０１の上面からの深さ）はｈ11である。溝型コンタクト孔２１０，２１０ａ，２１０ｂの他方の底面は拡散層２０６の底面より深い位置のシリコン基板２０１中に設けられ、この底面ではシリコン基板２０１が露出し、この底面からＮ+ 型の拡散層２０８の上面までの高さ（この底面のシリコン基板２０１の上面からの深さ）はｈ21である。ここで、ｈ11＞ｈ21＞０．２μｍ（＝Ｎ- 型の拡散層２０６の接合の深さ）である。」（００１６段落）
　
「【００２１】図１（Ａ）のＢ−Ｂ線の部分での工程順の略断面図である図２，図３を併せて参照すると、本実施例の半導体装置は、まず・・・Ｐ型のシリコン基板２０１の表面に・・・ＬＯＣＯＳ型のフィールド酸化膜２０２を形成する。次に・・・溝型素子分離領域２０３を形成する。続いて、素子形成領域のシリコン基板２０１の表面に・・・ゲート酸化膜２０４を形成する〔図１，図２（Ａ）〕。
【００２２】次に・・・ゲート電極２０５ａ，２０５ｂを形成する。ゲート電極２０５ａ，２０５ｂに自己整合的に、０．２μｍ程度の接合の深さのＮ- 型の拡散層２０６を形成する。次に、ゲート電極２０５ａ，２０５ｂの側面に、シリコン酸化膜からなる０．１μｍ程度の幅のスペーサ２０７を形成する。このスペーサ２０７に自己整合的に、０．１μｍ程度の接合の深さのＮ+ 型の拡散層２０８ａを形成する〔図１，図２（Ｂ）〕。
【００２３】次に、全面に、０．５μｍ程度の膜厚の層間絶縁膜２０９ａを形成する。次に、フォトレジスト膜（図示せず）をマスクにした・・・異方性エッチングにより、層間絶縁膜２０９，および溝型素子分離領域２０３の埋め込み絶縁膜並びにシリコン基板２０１（拡散層２０８，２０６を含む）を順次エッチング除去し・・・溝型コンタクト孔２１０，２１０ａ，２１０ｂを形成する。・・・〔図１，図３（Ａ）〕。」（００２１段落ないし００２３段落）
　
「【００２５】工程順の略断面図である図４，図５を併せて参照すると、本発明の第２の実施例による半導体装置は、以下のように製造される。
【００２６】まず、溝型コンタクト孔２１０，２１０ａ，２１０ｂの形成までの工程は上記第１の実施例による半導体装置と同様である〔図１（Ａ），図４（Ａ）〕。次に、全面に第１の導電体膜２１２を堆積する。導電体膜２１２の膜厚は５〜１０ｎｍであり、これはノンドープ多結晶シリコン膜・・・からなる〔図４（Ｂ）〕。次に、砒素，もしくは燐のイオン注入を行ない、Ｎ+ 型の不純物を含む導電体膜２２２を形成する。続いて、非酸化性雰囲気での熱処理を施し、第２の拡散層であるＮ+ 型の拡散層２１１ｂを形成する。拡散層２１１ｂの接合の深さは、第１の実施例と同程度（Ｘ＝０．１５μｍ）である〔図５（Ａ）〕。次に、全面に・・・タングステン膜からなる第２の導電体膜２１３ａを堆積し、導電体膜２１３ａ，２２２のエッチバックを行ない、溝型コンタクト孔２１０，２１０ａ，２１０ｂの内部にのみ導電体膜２２２および導電体膜２１３ａを埋め込む。続いて、アルミニウム系の合金膜からなる金属配線２１４を形成し、本実施例による半導体装置を得る〔図５（Ｂ）〕。」（００２５段落及び００２６段落）
　
　また、上記の００１６段落の記載、００２１段落ないし００２３段落の記載、並びに００２５段落及び００２６段落の記載と、図５（Ｂ）を参酌すれば、刊行物に記載の「第２の実施例による半導体装置」において、
（１）「Ｎ+ 型の不純物を含む導電体膜２２２」は「Ｎ- 型の拡散層２０６」の上面よりも下に位置する部分を有すること、
（２）「Ｎ+ 型の不純物を含む導電体膜２２２」と「Ｎ- 型の拡散層２０６」は、間に「Ｎ+ 型の拡散層２１１ｂ」が介在しているので、直接には接触しないこと、
（３）「導電体膜２１３ａ」は「Ｎ- 型の拡散層２０６」の上面よりも下の位置まで伸びていること、及び
（４）「Ｎ+ 型の拡散層２１１ｂ」は「溝型コンタクト孔２１０」の底面の一部まで延在して形成されていることはいずれも明らかである。
　
　したがって、刊行物には以下の発明（以下、それぞれ「刊行物発明１」及び「刊行物発明２」という。）が記載されている。
　
「ＮチャネルＭＯＳトランジスタを備え、前記ＮチャネルＭＯＳトランジスタがＮ- 型の拡散層２０６及びＮ+ 型の拡散層２０８とを有する、シリコン基板２０１と、
　前記シリコン基板２０１上に形成された層間絶縁膜２０９と、
　前記層間絶縁膜２０９及び前記シリコン基板２０１に形成された溝型コンタクト孔２１０と、
　前記溝型コンタクト孔２１０の底面及び側面を覆って形成されたＮ+ 型の不純物を含む導電体膜２２２と、
　前記Ｎ+ 型の不純物を含む導電体膜２２２によって前記底面及び側面が覆われた前記溝型コンタクト孔２１０に埋め込まれた導電体膜２１３ａと、
　前記ＮチャネルＭＯＳトランジスタの前記Ｎ- 型の拡散層２０６及びＮ+ 型の拡散層２０８の側壁と前記Ｎ+ 型の不純物を含む導電体膜２２２との間に位置するとともに、前記溝型コンタクト孔２１０の底面の一部まで延在して形成されたＮ+ 型の拡散層２１１ｂとを備え、
　前記Ｎ+ 型の不純物を含む導電体膜２２２は前記Ｎ- 型の拡散層２０６の上面よりも下に位置する部分を有し、前記Ｎ- 型の拡散層２０６と直接には接触しないことを特徴とする半導体装置。」
　
「ＮチャネルＭＯＳトランジスタを備え、前記ＮチャネルＭＯＳトランジスタがＮ- 型の拡散層２０６及びＮ+ 型の拡散層２０８とを有する、シリコン基板２０１と、
　前記シリコン基板２０１上に形成された層間絶縁膜２０９と、
　前記層間絶縁膜２０９及び前記シリコン基板２０１に形成された溝型コンタクト孔２１０と、
　前記溝型コンタクト孔２１０の底面及び側面を覆って形成されたＮ+ 型の不純物を含む導電体膜２２２と、
　前記Ｎ+ 型の不純物を含む導電体膜２２２によって前記底面及び側面が覆われた前記溝型コンタクト孔２１０に埋め込まれ、前記Ｎ- 型の拡散層２０６の上面よりも下の位置まで伸びた導電体膜２１３ａと、
　前記ＮチャネルＭＯＳトランジスタの前記Ｎ- 型の拡散層２０６及びＮ+ 型の拡散層２０８の側壁と前記Ｎ+ 型の不純物を含む導電体膜２２２との間に位置するとともに、前記溝型コンタクト孔２１０の底面の一部まで延在して形成されたＮ+ 型の拡散層２１１ｂとを備え、
　前記Ｎ+ 型の不純物を含む導電体膜２２２は前記Ｎ- 型の拡散層２０６の上面よりも下に位置する部分を有し、前記Ｎ- 型の拡散層２０６と直接には接触しないことを特徴とする半導体装置。」
　
４．対比・判断
　
（１）本願発明１６について
　本願発明１６と刊行物発明１とを対比する。
（ａ）本願の願書に最初に添付した明細書又は図面（以下、「本願当初明細書等」という。）には「本明細書では、「電子素子」の語は、能動電子デバイスと受動電子部品の両方を指すものとする。」（００１５段落）と記載されているから、刊行物発明１の「ＮチャネルＭＯＳトランジスタ」は、本願発明１６の「第１の電子素子」に相当する。
（ｂ）刊行物発明１の「Ｎ- 型の拡散層２０６」及び「シリコン基板２０１」は、本願発明１６の「軽くドープされた領域」及び「半導体基板」にそれぞれ相当する。
（ｃ）刊行物発明１の「層間絶縁膜２０９」、「溝型コンタクト孔２１０」及び「導電体膜２１３ａ」は、本願発明１６の「パッシベーション層」、「第１のバイア」及び「導電材料」にそれぞれ相当する。
（ｄ）刊行物発明１において「層間絶縁膜２０９」が「溝型コンタクト孔２１０」を有するとともに「層間絶縁膜２０９」に形成された「溝型コンタクト孔２１０」が「導電体膜２１３ａ」で埋め込まれていることは明らかである。
（ｅ）刊行物発明１の「ＮチャネルＭＯＳトランジスタ」の導電型がＮ型であることは明らかであるから、刊行物発明１の「Ｎ+ 型の不純物を含む導電体膜２２２」は、本願発明１６の「前記第１の電子素子と同じドーパント型を有する第１のドーパント層」に相当する。
（ｆ）刊行物発明１の「Ｎ+ 型の拡散層２１１ｂ」の導電型が「ＮチャネルＭＯＳトランジスタ」と同じＮ型であり、「Ｎ+ 型の拡散層２１１ｂ」の不純物濃度が「Ｎ- 型の拡散層２０６」の不純物濃度よりも高いことは技術的に明らかであるから、刊行物発明１の「Ｎ+ 型の拡散層２１１ｂ」は、本願発明１６の「前記軽くドープされた領域のドーピング濃度よりも高いドーピング濃度の前記同じドーパント型を有する、第１の介在層」に相当する。
（ｇ）刊行物１発明において「Ｎ+ 型の不純物を含む導電体膜２２２」が「Ｎ- 型の拡散層２０６」と「導電体膜２１３ａ」の間に位置していることは明らかであるから、刊行物発明１の「溝型コンタクト孔２１０の底面及び側面を覆って形成されたＮ+ 型の不純物を含む導電体膜２２２」であって、「Ｎ- 型の拡散層２０６の上面よりも下に位置する部分を有し、前記Ｎ- 型の拡散層２０６と直接には接触しない」点は、本願発明１６の「第１のドーパント層であって、前記第１のバイア内の前記第１の電子素子の前記軽くドープされた領域と前記導電材料の間に位置し、前記第１のドーパント層は前記軽くドープされた領域の上面よりも下に位置する部分を有し、さらに前記第１のドーパント層は前記軽くドープされた領域と直接には接触しない」点に相当する。
（ｈ）刊行物発明１の「前記ＮチャネルＭＯＳトランジスタの前記Ｎ- 型の拡散層２０６」「の側壁と前記Ｎ+ 型の不純物を含む導電体膜２２２との間に位置する」「Ｎ+ 型の拡散層２１１ｂ」は、本願発明１６の「前記第１のドーパント層の部分と該部分に近い前記軽くドープされた領域の側壁との間に位置する第１の介在層であって、前記軽くドープされた領域のドーピング濃度よりも高いドーピング濃度の前記同じドーパント型を有する、第１の介在層」に相当する。
（ｉ）刊行物発明１の「半導体装置」が、本願発明１６の「半導体デバイス」に相当することは技術的に明らかである。
　
　したがって、本願発明１６と刊行物発明１は、
「第１の電子素子を備え、前記第１の電子素子が軽くドープされた領域を有する、半導体基板と、
　前記半導体基板上のパッシベーション層であって、第１のバイアを有し、前記第１のバイアが導電材料で充填されている、パッシベーション層と、
　前記第１の電子素子と同じドーパント型を有する第１のドーパント層であって、前記第１のバイア内の前記第１の電子素子の前記軽くドープされた領域と前記導電材料の間に位置し、前記第１のドーパント層は前記軽くドープされた領域の上面よりも下に位置する部分を有し、さらに前記第１のドーパント層は前記軽くドープされた領域と直接には接触しない、第１のドーパント層と、
　前記第１のドーパント層の部分と該部分に近い前記軽くドープされた領域の側壁との間に位置する第１の介在層であって、前記軽くドープされた領域のドーピング濃度よりも高いドーピング濃度の前記同じドーパント型を有する、第１の介在層と、を備える半導体デバイス。」
である点で一致し、以下の点で一応相違する。
［相違点１］
　本願発明１６は「第１の電子素子の上の第１のバイアを有」する「パッシベーション層」を備えるのに対して、刊行物発明１は「前記層間絶縁膜２０９及び前記シリコン基板２０１に形成された溝型コンタクト孔２１０」を備えるとともに「Ｎ+ 型の拡散層２１１ｂ」が「溝型コンタクト孔２１０の底面の一部まで延在して形成され」ている点。
［相違点２］
　本願発明１６は「低漏れ接点を有する半導体デバイス」であるのに対して、刊行物発明１は「半導体装置」である点。
　
　上記相違点について検討する。
［相違点１について］
　刊行物発明１の「層間絶縁膜２０９」が「溝型コンタクト孔２１０」を有することは、上記（ｄ）で検討したとおり明らかである。
　また、刊行物発明１の「Ｎ+ 型の拡散層２１１ｂ」は「溝型コンタクト孔２１０の底面の一部まで延在して形成され」ているから、「溝型コンタクト孔２１０」の底面の一部は「Ｎ+ 型の拡散層２１１ｂ」の上に設けられていることになり、さらに、刊行物発明１における「ＮチャネルＭＯＳトランジスタ」は「Ｎ+ 型の拡散層２１１ｂ」を有すると認定できるから、刊行物発明１においても「層間絶縁膜２０９」に設けられた「溝型コンタクト孔２１０」が「ＮチャネルＭＯＳトランジスタ」上に設けられているものと認められ、相違点１は実質的なものとはいえない。
　仮に、相違点１が実質的なものであるとしても、半導体基板に形成された不純物拡散層の上面及び側面と接触する配線層を設けて接触抵抗を低減する技術は、例えば、特開平２−２７７５３号公報の［実施例］、図１及び図２にも記載されているように従来周知であるから、刊行物発明１において、必要とする接触抵抗等に応じて、「溝型コンタクト孔２１０」を「ＮチャネルＭＯＳトランジスタ」上に設けることは、当業者であれば容易に想到できたことである。
［相違点２について］
　本願発明１６の「低漏れ接点」に関して、本願当初明細書等には「拡散領域など、電子素子の軽くドープされた半導体基板の露出は、それとメタライゼーション接点との電気結合がしばしば電気的「漏れ」接点を生じさせるので望ましくない。・・・通常は、高度にドープされた半導体材料が金属などの低抵抗接点と結合すると、良好な低漏れ接点が得られる。しかし、軽くドープされた半導体基板と金属が結合すると、不良な接点が得られ、したがって望ましくない」（０００４段落）と記載されている。
　一方、刊行物発明１においては、「導電体膜２１３ａ」は、「Ｎ+ 型の不純物を含む導電体膜２２」を介して「Ｎ+ 型の拡散層２１１ｂ」及び「Ｎ+ 型の拡散層２０８」に接続されているものの、「Ｎ- 型の拡散層２０６」には直接には接触していないから、刊行物発明１が本願発明１６の「低漏れ接点」に相当する発明特定事項を有することは明らかであり、相違点２は実質的なものとはいえない。
　
　したがって、刊行物発明１は本願発明１６と実質的に同一であり、本願発明１６は刊行物に記載された発明であるから、特許法第２９条第１項第３号に該当し、特許を受けることができない。
　また、仮に本願発明１６が刊行物に記載された発明ではないとしても、本願発明１６は刊行物に記載された発明及び従来周知の技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
（２）本願発明１７について
　本願発明１７と刊行物発明２とを対比する。
　上記「（１）本願発明１６について」の「（ａ）ないし（ｉ）」の「本願発明１６」及び「刊行物発明１」を、それぞれ「本願発明１７」及び「刊行物発明２」と読み替えるとともに、刊行物発明２が「Ｎ- 型の拡散層２０６の上面よりも下の位置まで伸びた導電体膜２１３ａ」を備える点を併せて判断すると、本願発明１７と刊行物発明２は、
「第１の電子素子を備え、前記第１の電子素子が軽くドープされた領域を有する、半導体基板と、
　前記半導体基板上のパッシベーション層であって、第１のバイアを有し、前記第１のバイアが導電材料で充填されている、パッシベーション層と、
　前記第１の電子素子と同じドーパント型を有する第１のドーパント層であって、前記第１のバイア内の前記第１の電子素子の前記軽くドープされた領域と前記導電材料の間に位置し、前記第１のドーパント層は前記軽くドープされた領域の上面よりも下に位置する部分を有する、第１のドーパント層と、
　前記第１のドーパント層の部分と該部分に近い前記軽くドープされた領域の側壁との間に位置する第１の介在層であって、前記軽くドープされた領域のドーピング濃度よりも高いドーピング濃度の前記同じドーパント型を有する、第１の介在層とを備え、
　前記導電材料は前記軽くドープされた領域の上面よりも下の位置まで伸び、さらに前記第１のドーパント層の部分は前記軽くドープされた領域と直接には接触しないことを特徴とする、半導体デバイス。」である点で一致し、以下の点で一応相違する。
［相違点１］
　本願発明１７は「第１の電子素子の上の第１のバイアを有」する「パッシベーション層」を備えるのに対して、刊行物発明２は「前記層間絶縁膜２０９及び前記シリコン基板２０１に形成された溝型コンタクト孔２１０」を備えるとともに「Ｎ+ 型の拡散層２１１ｂ」が「溝型コンタクト孔２１０の底面の一部まで延在して形成され」ている点。
［相違点２］
　本願発明１７は「低漏れ接点を有する半導体デバイス」であるのに対して、刊行物発明２は「半導体装置」である点。
　
　上記相違点について検討すると、相違点１及び相違点２のいずれに対しても、「（１）本願発明１６について」の［相違点１について］及び［相違点２について］の「本願発明１６」及び「刊行物発明１」を、それぞれ「本願発明１７」及び「刊行物発明２」と読み替えたとおりの理由により、相違点１は実質的なものとはいえず、仮に実質的なものであるとしても、半導体基板に形成された不純物拡散層の上面及び側面と接触する配線層を設けて接触抵抗を低減する技術は従来周知であるから、刊行物発明２において、必要とする接触抵抗等に応じて、「溝型コンタクト孔２１０」を「ＮチャネルＭＯＳトランジスタ」上に設けることは、当業者であれば容易に想到できたことであり、また、相違点２も実質的なものとはいえない。
　
　したがって、刊行物発明２は本願発明１７と実質的に同一であり、本願発明１７は刊行物に記載された発明であるから、特許法第２９条第１項第３号に該当し、特許を受けることができない。
　また、仮に本願発明１７が刊行物に記載された発明ではないとしても、本願発明１７は刊行物に記載された発明及び従来周知の技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
５．むすび
　以上のとおりであるから、本願は、請求項１ないし請求項１５に係る発明について判断するまでもなく、拒絶されるべきものである。
　よって、結論のとおり審決する。