【事件の表示】
　特願２００２−２９６４７８「半導体装置の製造方法」拒絶査定不服審判事件〔平成１６年　４月３０日出願公開、特開２００４−１３４５２１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯 
　 
　本願は、平成１４年１０月９日の出願であって、平成１７年８月２日付けで拒絶査定がなされ、これに対し、同年９月９日に拒絶査定に対する審判請求がなされるとともに、同年１０月４日付けで手続補正がなされたものである。 
　 
　 
２．平成１７年１０月４日付け手続補正についての補正却下の決定
　　
　　
［補正却下の決定の結論］
　　
　　平成１７年１０月４日付け手続補正を却下する。
　　
　　
［理由］
　　
（１）補正後の本願発明
　　
　本件補正により、特許請求の範囲は請求項１〜９に補正され、その請求項１は以下のとおりに補正された。
　 
「極薄の誘電体膜上で粒界をもつシリコン系導電性膜をパターニングするに際し、
平坦部の前記導電性膜の大部分が消失するまで異方性エッチングを行う第１のエッチング工程と、
前記第１のエッチング工程後、粒界直下の前記誘電体膜の厚さを酸化種が基板との界面に達しない程度に保持できるように、前記導電性膜を残留せしめた状態で、前記誘電体膜に対する選択比を高めて不要部の前記導電性膜をエッチングする第２のエッチング工程とを含む半導体装置の製造方法において、前記第２のエッチング工程は、前記第１のエッチング工程よりも、酸化種濃度が高くなるようなガス雰囲気下で実行されるとともに、前記酸化種と前記基板との反応により酸化シリコン膜を成長させつつエッチングを行うことを特徴とする半導体装置の製造方法。」 
　 
　上記補正は、補正前の請求項１の「第２のエッチング工程」について「前記第１のエッチング工程よりも、酸化種濃度が高くなるようなガス雰囲気下で実行されるとともに、」との限定を付加するものであって、特許法第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものに該当する。
　
　そこで、本件補正後の前記請求項１に記載された発明（以下、「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）について以下に検討する。
　 
　 
（２）引用例
　 
　原査定の拒絶の理由に引用された特開２００２−４３２８４号公報（以下、「刊行物」という。）には、次の事項が記載されている。 
　 
（ａ）「【従来の技術】従来、半導体装置の製造工程においては、半導体素子表面の加工処理、例えば半導体素子の表面に堆積したシリコン堆積膜をエッチング処理する処理工程を含んでいる。そして、このシリコン堆積膜のエッチング処理には、通常、プラズマエッチング装置を用いているもので、エッチング処理すべき半導体素子をプラズマエッチング装置内に入れ、プラズマ雰囲気中で所要のエッチング処理を行っているものである。
この場合、半導体素子表面のエッチング処理に使用されるプラズマエッチング装置には、主として高い加工精度を得るものとして、米国特許第４，４９０，２０９号明細書に開示されたプラズマエッチング装置が知られている。ここに開示されたプラズマエッチング装置は、プラズマとなるガスに臭化水素（ＨＢｒ）を添加したもので、臭化水素（ＨＢｒ）を添加したことにより、被加工物質であるシリコン（Ｓｉ）膜を異方性にエッチング処理することができるものである。」（段落【０００２】〜【０００３】）
　
（ｂ）「ところで、近年、各種の情報内容が高密度化したのに伴い、このような高密度情報を処理する半導体装置の構成も微細構造のものになっており、半導体装置内に形成される大規模集積回路（ＬＳＩ）についても、配線や電極を加工する際に高い加工精度が要求される。
このような微細構造の半導体装置において、例えば２５６ＭＢｉｔを超えるメモリ素子を構成する場合には、メモリ素子の構成要素となる各ＭＯＳトランジスタのゲート酸化膜の厚さを６ｎｍ以下に形成する必要がある。そして、このようなＭＯＳトランジスタは、異方性と下地のゲート酸化膜との選択比がトレードオフの関係になるため、エッチング処理によって得ることが極めて難しくなってきている。
これと同時に、近年、半導体装置においては、高速化及び低消費電力化が要望されるに伴い、ｎＭＯＳトランジスタ等のｎＭＯＳ素子とｐＭＯＳトランジスタ等のｐＭＯＳ素子とを組み合わせたＣＭＯＳ素子が多く用いられるようになっている。このＣＭＯＳ素子は、ｐＭＯＳ側のゲート電極領域となる多結晶シリコン内にｐ型不純物をドープし、ｎＭＯＳ側をゲート電極領域となる多結晶シリコン内にｎ型不純物をドープしたいわゆるヂュアルゲート構造を備えるものである。」（段落【０００４】〜【０００６】）
　
（ｃ）「【発明が解決しようとする課題】ＣＭＯＳ素子のように、導電性を異にするゲート電極、すなわちｐ型ゲート電極及びｎ型ゲート電極が混在した相補ゲート電極を備える場合、その相補ゲート電極部分をエッチングによって形成する際には、単一導電性のゲート電極部分をエッチングによってを形成する場合に比べて、以下に述べるように、加工上種々の制約が生じることになる。
すなわち、相補ゲート電極を形成する場合、例えばリソグラフィ工程を増加して、ｐ型ゲート電極領域とｎ型ゲート電極領域とを個別のエッチング処理によって形成すると、その分処理工程が増えることになり、全体の製造コストが増大するようになる。このため、ｐ型ゲート電極領域とｎ型ゲート電極領域とは、どうしても同時エッチング処理によって形成する必要がある。これに対し、ｐ型ゲート電極領域とｎ型ゲート電極領域とを同時エッチング処理によって形成すると、ｎ型ゲート電極となるｎ型多結晶シリコン部分のエッチング速度が、ｐ型ゲート電極となるｐ型多結晶シリコン部分のエッチング速度に比べて大きいため、ｎ型ゲート電極領域近傍の下地ゲート酸化膜が早く露出するようになり、露出したゲート酸化膜がエッチング処理され、その処理部分のゲート酸化膜が薄くなったり、その処理部分のゲート酸化膜に突き抜けが生じたりする場合があり、エッチング処理されたｎ型ゲート電極にサイドエッチが発生したりする場合もある。
図３（ａ）乃至（ｄ）は、ｎ型多結晶シリコン部分を既知の表面処理方法によってプラズマエッチング加工し、ｎ型ゲート電極パターンを得る際に、ｎ型ゲート電極パターンの変化状態を示す断面図であって、（ａ）は加工前の状態、（ｂ）乃至（ｄ）は加工後の種々の状態であり、その中で、（ｂ）はゲート酸化膜上にエッチング残渣がある状態、（ｃ）はｎ型ゲート電極パターンにサイドエッチが入った状態、（ｄ）はゲート酸化膜に突き抜けが生じた状態を示すものである。
図３（ａ）乃至（ｄ）において、３１はシリコン基板、３２はゲート酸化膜、３３はｎ型不純物をドープしたｎ型多結晶シリコン部、３４はマスク、３５はエッチング残渣、３６はサイドエッチ、３７はゲート酸化膜突き抜け部である。
まず、プラズマエッチング加工前の状態は、図３（ａ）に示されるように、シリコン基板３１の一面にゲート酸化膜３２が形成され、ゲート酸化膜３２上にｎ型多結晶シリコン部３３が設けられている。また、ｎ型多結晶シリコン部３３上のｎ型ゲート電極パターン形成部にマスク３４が装着されている。
この場合、既知の表面処理方法においては、プラズマエッチング加工を行う際に、臭化水素（ＨＢｒ）、塩素（Ｃｌ２ ）及び酸素（Ｏ２ ）の混合ガスを用い、エッチング条件として、エッチングトータルガス流量が５０乃至３００ｍＬ／ｍｉｎ、処理圧力が０．２乃至４．０Ｐａ、マイクロ波電力が４００乃至１０００Ｗで、その混合ガスのガス混合比及び高周波バイアスの電力値をそれぞれ選ぶことにより、好適なプラズマエッチング加工が行われるように設定している。
しかるに、このようなエッチング条件を設定したとしても、以下に述べるような種々の加工状態になることが多い。
その第１は、図３（ｂ）に示されるように、ゲート酸化膜３２上にエッチング残渣がある加工状態で、マスク３４の装着領域に該当するｎ型ゲート電極パターン（ｎ型多結晶シリコン部３３）を除いた大部分のｎ型多結晶シリコン部３３がエッチング除去されているものの、ゲート酸化膜３２上に僅かながらエッチング除去されないｎ型多結晶シリコン部３３のエッチング残渣３５が残留しているものである。
その第２は、図３（ｃ）に示されるように、加工されたｎ型ゲート電極パターンにサイドエッチ３６が入った加工状態で、マスク３４の装着領域に該当するｎ型ゲート電極パターン（ｎ型多結晶シリコン部３３）を除いた全てのｎ型多結晶シリコン部３３がエッチング除去されているものの、ｎ型ゲート電極パターンの側壁の保護が不十分であるため、ゲート酸化膜３２との接合領域に近いｎ型ゲート電極パターンがエッチング除去され、サイドエッチ３６が形成される。
その第３は、図３（ｄ）に示されるように、ゲート酸化膜３２に突き抜け部３７が形成された加工状態で、マスク３４の装着領域に該当するｎ型ゲート電極パターン（ｎ型多結晶シリコン部３３）を除いた全てのｎ型多結晶シリコン部３３がエッチング除去されているだけでなく、ｎ型ゲート電極パターン周辺のゲート酸化膜３２の露出が早かったため、露出したゲート酸化膜３２が順次エッチング除去されてしまい、ゲート酸化膜３２に突き抜け部３７が形成される。
このように、既知の表面処理方法は、プラズマエッチング加工を行うときのエッチング条件を厳密に設定しない限り、所要の高い加工精度による処理加工を行うことが難しいものであった。
そこで、ゲート電極パターンのエッチングにおいて、下地のゲート酸化膜が露出した時点で、エッチング時のプロセス、例えば臭化水素（ＨＢｒ）と塩素（Ｃｌ２ ）と酸素（Ｏ２ ）の混合ガスに代えて、臭化水素（ＨＢｒ）と酸素（Ｏ２ ）の混合ガスを用いてオーバーエッチングすることにより残渣やサイドエッチやゲート酸化膜の突き抜けを防止する手段が講じられている。この場合、例えば混合ガスの流量を１００／５（ｍｌ／ｍｉｎ）、処理圧力を１．２Ｐａ以上、マイクロ波電力を０．４乃至１．０ＫＷ、バイアス電力を３０乃至４０Ｗとしてオーバーエッチング処理を実行する。」（段落【０００７】〜【００１８】）
　 
　 
（３）対比 
　 
　摘記事項（ｂ）には、微細構造の半導体装置において、例えば２５６ＭＢｉｔを超えるメモリ素子を構成する場合には、メモリ素子の構成要素となる各ＭＯＳトランジスタのゲート酸化膜の厚さを６ｎｍ以下に形成する必要があり、異方性と下地のゲート酸化膜との選択比がトレードオフの関係になるため、エッチング処理によって得ることが極めて難しくなってきていること、これと同時に、ＣＭＯＳ素子が多く用いられるようになっていることが記載され、摘記事項（ｃ）には、ｎ型ゲート電極パターンを得る際に、既知の表面処理方法においては、シリコン基板３１の一面にゲート酸化膜３２が形成され、ゲート酸化膜３２上にｎ型多結晶シリコン部３３が設けられ、ｎ型多結晶シリコン部３３上のｎ型ゲート電極パターン形成部にマスク３４が装着された状態で、プラズマエッチング加工を行う際に、臭化水素（ＨＢｒ）、塩素（Ｃｌ２ ）及び酸素（Ｏ２ ）の混合ガスを用い、エッチング条件として、エッチングトータルガス流量が５０乃至３００ｍＬ／ｍｉｎ、処理圧力が０．２乃至４．０Ｐａ、マイクロ波電力が４００乃至１０００Ｗで、その混合ガスのガス混合比及び高周波バイアスの電力値をそれぞれ選ぶことにより、好適なプラズマエッチング加工が行われるように設定していること、このようなエッチング条件を設定したとしても、ゲート酸化膜上にエッチング残渣がある状態、ｎ型ゲート電極パターンにサイドエッチが入った状態、ゲート酸化膜が薄くなったり、突き抜けが生じた状態になることが多いこと、そこで、ゲート電極パターンのエッチングにおいて、下地のゲート酸化膜が露出した時点で、エッチング時のプロセス、例えば臭化水素（ＨＢｒ）と塩素（Ｃｌ２ ）と酸素（Ｏ２ ）の混合ガスに代えて、臭化水素（ＨＢｒ）と酸素（Ｏ２ ）の混合ガスを用いてオーバーエッチングすることにより残渣やサイドエッチやゲート酸化膜の突き抜けを防止する手段が講じられ、この場合、例えば混合ガスの流量を１００／５（ｍｌ／ｍｉｎ）、処理圧力を１．２Ｐａ以上、マイクロ波電力を０．４乃至１．０ＫＷ、バイアス電力を３０乃至４０Ｗとしてオーバーエッチング処理を実行することが記載されている。
　また、摘記事項（ｂ）に記載された「６ｎｍ以下のゲート酸化膜」の「６ｎｍ以下」は、２５６ＭＢｉｔを超えるメモリ素子を構成する場合のゲート酸化膜の厚さであるが、２５６ＭＢｉｔを超えるメモリ素子であるＧｂｉｔ級のメモリ素子では、５ｎｍや４ｎｍ以下のゲート酸化膜を用いること（野村滋・福田永著「極薄シリコン酸化膜の形成と界面評価技術」株式会社リアライズ社発行、第３頁第２７〜２８行、特開２０００−５８５１１号公報、段落【０００３】参照）が、本件特許出願時の技術常識であったと認められる。
　
　記載事項（ａ）〜（ｃ）及び上記技術常識を総合すると、刊行物には、「ｎ型ゲート電極パターンを得る際に、シリコン基板の一面に厚さ５ｎｍや４ｎｍ以下のゲート酸化膜が形成され、ゲート酸化膜上にｎ型多結晶シリコン部が設けられ、ｎ型多結晶シリコン部上のｎ型ゲート電極パターン形成部にマスクが装着された状態で、臭化水素（ＨＢｒ）、塩素（Ｃｌ２ ）及び酸素（Ｏ２ ）の混合ガスを用い、プラズマエッチング加工を行い、下地のゲート酸化膜が露出した時点で、エッチング時の混合ガスに代えて、混合ガスの流量を１００／５（ｍｌ／ｍｉｎ）である臭化水素（ＨＢｒ）と酸素（Ｏ２ ）の混合ガスを用いてオーバーエッチングする微細構造の半導体装置の製造方法。」の発明（以下、「刊行物発明」という。）が記載されていることになる。 
　 
　そこで、本願補正発明と刊行物発明とを対比する。 
　 
　刊行物発明の「パターンを得る」は、本願補正発明の「パターニングする」に相当し、以下同様に、「厚さ５ｎｍや４ｎｍ以下の」は「極薄の」に、「ゲート酸化膜」は「誘電体膜」に、「ｎ型多結晶シリコン部」は「粒界をもつシリコン系導電性膜」に、それぞれ相当する。
　また、刊行物発明の「プラズマエッチング加工」、「オーバーエッチング」は、技術常識からみて、本願補正発明の「平坦部の前記導電性膜の大部分が消失するまで異方性エッチングを行う第１のエッチング工程」、「誘電体膜に対する選択比を高めて不要部の前記導電性膜をエッチングする第２のエッチング工程」にそれぞれ相当するから、両者は、
「極薄の誘電体膜上で粒界をもつシリコン系導電性膜をパターニングするに際し、
平坦部の前記導電性膜の大部分が消失するまで異方性エッチングを行う第１のエッチング工程と、
前記第１のエッチング工程後、前記誘電体膜に対する選択比を高めて不要部の前記導電性膜をエッチングする第２のエッチング工程とを含む半導体装置の製造方法。」
の点で一致するものの、次の点で相違する。 
　 
［相違点１］
　本願補正発明では、粒界直下の誘電体膜の厚さを酸化種が基板との界面に達しない程度に保持できるように、導電性膜を残留せしめた状態で、誘電体膜に対する選択比を高めているのに対し、刊行物発明では、誘電体膜が露出した時点で、誘電体膜に対する選択比を高めている点。
　
［相違点２］
　本願補正発明では、第２のエッチング工程は、第１のエッチング工程よりも、酸化種濃度が高くなるようなガス雰囲気下で実行されるとともに、酸化種と基板との反応により酸化シリコン膜を成長させつつエッチングを行っているのに対し、刊行物発明では、この点が不明である点。
　 
　 
（４）判断  
　 
［相違点１］について 
　一般に、異方性エッチングを行う第１のエッチング工程と、ゲート酸化膜に対する選択比を高めてエッチングする第２のエッチング工程とを含むゲート酸化膜上で多結晶シリコン膜をパターニングする際に、ゲート酸化膜が露出する前に、ゲート酸化膜に対する選択比を高めてゲート酸化膜の突き抜けを防止することは周知であり（必要ならば、例えば特開２０００−５８５１１号公報、段落【００１６】、特開平１０−１５００４６号公報、段落【００３１】、特開２００１−２３７２１８号公報、段落【００２１】〜【００２３】参照）、刊行物発明は、ゲート酸化膜の突き抜けを防止するものであるから、刊行物発明において、誘電体膜の突き抜けを防止するために、誘電体膜が露出した時点で、誘電体膜に対する選択比を高めることに代えて、誘電体膜が露出する前に、誘電体膜に対する選択比を高めることは、当業者が容易に想到しえたものである。
　
　そして、上記構成を採用すれば、粒界直下の誘電体膜の厚さを酸化種が基板との界面に達しない程度に保持できるように、導電性膜を残留せしめた状態で、誘電体膜に対する選択比を高めていることになり、相違点１に係る本願補正発明の構成は、上記構成を採用することによって自ずから生じている構成にすぎない。
　
　
［相違点２］について 
　
　一般に、ゲート酸化膜上で多結晶シリコン膜をパターニングする際に、第１のエッチング工程後の第２のエッチング工程を、ハロゲン系ガスに酸素を添加あるいは添加量を増加したガス雰囲気下で行うことにより、ゲート酸化膜に対する多結晶シリコン膜の選択比を大きくすることは、例えば、次の特許公報に記載されているように周知のことである。 　
　 
（周知例１）特開２０００−５８５１１号公報 
　 
（周１ａ）「・・・前記の目的を達成するため、本発明は、基板上に形成された絶縁膜とシリコン系の半導体層とのうち、該半導体層に０．５μｍ以下のスペースパターンを含む素子パターンをエッチングにより形成する際に、高異方性を有する第１のエッチング工程と、絶縁膜に対する高選択比を有する第２のエッチング工程を設ける構成とする。」（段落【０００９】）
　
（周１ｂ）「まず、図１（ａ）に示すように、シリコンからなる基板１１の上面に、ＬＯＣＯＳからなる素子分離領域１２と、厚さが約４ｎｍの絶縁膜としてのゲート酸化膜１３とを形成する。その後、基板１１の上に全面にわたって厚さが約２５０ｎｍの多結晶シリコンからなる半導体層１４Ａを堆積し、続いて、半導体層１４Ａに対してｎ型不純物のリン（Ｐ）をドーピングして半導体層１４Ａをｎ型とする。その後、半導体層１４Ａ上の所定位置に、厚さが併せて約０．６５μｍの反射防止膜（ＡＲＣ：Ａｎｔｉ  Ｒｅｆｌｅｃｔｉｖｅ  Ｃｏａｔｉｎｇ）１５ａとレジスト膜１５ｂとを塗布する。続いて、フォトリソグラフィーを用いて、密な領域１Ａと疎な領域１Ｂとを有する反射防止膜１５ａ及びレジスト膜１５ｂからなるマスクパターン１５を形成する。・・・次に、図１（ｂ）の第１のエッチング工程に示すように、基板１１を誘導結合プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）エッチング装置に投入し、・・・その後、マスクパターン１５を用いて半導体層１４Ａにおけるマスクパターン１５の開口部の下側の領域の７０％程度を除去する第１のエッチング処理を行なう。エッチング条件は以下に示す通りである。
［第１のエッチング条件］
Ｃｌ２ 流量            ３０  ｓｃｃｍ
ＨＢｒ流量            ３０  ｓｃｃｍ
ガス圧                  ５  ｍＴｏｒｒ
ＩＣＰパワー        ２００  Ｗ
ＲＦバイアスパワー  ２００  Ｗ
基板温度              ５０  ℃
次に、図２（ａ）の第２のエッチング工程に示すように、第１のエッチング処理とエッチング条件を切り替え、半導体層１４Ａの第１のエッチング工程で残存した部分に対して、半導体層１４Ａのゲート酸化膜１３に対する選択性が高い第２のエッチング処理を行なうことにより、半導体層１４Ａからなるゲート電極１４Ｂをそれぞれ形成する。エッチング条件は以下に示す通りである。
［第２のエッチング条件］
Ｃｌ２ 流量            ２０  ｓｃｃｍ
ＨＢｒ流量          １８０  ｓｃｃｍ
Ｈｅ＋Ｏ２ 流量          ３  ｓｃｃｍ
（Ｈｅ：Ｏ２ ＝７：３）
ガス圧                １０  ｍＴｏｒｒ
ＩＣＰパワー        ２００  Ｗ
ＲＦバイアスパワー    ５０  Ｗ
基板温度              ５０  ℃
なお、酸素（Ｏ２ ）はその流量を制御しやすいようにヘリウム（Ｈｅ）で希釈して用いている。
第２のエッチング工程は、第１のエッチング工程と比べて、エッチングガス中の臭素（Ｂｒ）の割合を大きくすると共に、エッチングガスに微量の酸素（Ｏ２）を添加しているため、半導体層１４Ａのゲート酸化膜１３に対するエッチング選択比が大きくなる。その結果、酸化膜破れを防止することができる。
・・・次に、図２（ｂ）に示すように、第３のエッチング工程としてオーバエッチングを行なうことにより、残余部１４ａを除去する。オーバエッチングのエッチング条件は以下に示す通りである。
［第３のエッチング条件］
ＨＢｒ流量          １００  ｓｃｃｍ
Ｈｅ＋Ｏ２ 流量          ３  ｓｃｃｍ
（Ｈｅ：Ｏ２ ＝７：３）
ガス圧                ６０  ｍＴｏｒｒ
ＩＣＰパワー        ２００  Ｗ
ＲＦバイアスパワー  ２００  Ｗ
基板温度              ５０  ℃
第３のエッチング工程においては、エッチングガス中のハロゲンに臭素（Ｂｒ）のみを用いているため、ゲート酸化膜１３に対し極めて選択性が高いエッチングを行なえる。」（段落【００２４】〜【００３３】）
　 
　 
（周知例２）特開平１１−１１１６８９号公報 
　 
（周２ａ）「以下、ゲート電極にＷＳｉ２ ／ｐｏｌｙＳｉのポリサイド積層を用いた場合のパターニング工程を説明する。ＷＳｉ２ は、塩素を含有するガスと酸素ガスとの混合ガスでエッチングするのが一般的である。例えば、塩素含有ガスとしてＣｌ２ を用いる。酸素ガスの添加は、蒸気圧の比較的高いＷＯＣｌ４ を生成してエッチングを容易にするために行われる。また、ｐｏｌｙＳｉのエッチングにおいても、ＳｉＯ２ のゲート酸化膜との選択比を向上させるために酸素ガスを添加することが多い。
図５は、このような従来の技術によるＣｌ２ ／Ｏ２ プラズマを用いたＷＳｉ２／ｐｏｌｙＳｉ積層のエッチングを示す。Ｓｉ基板１０１の上に、ゲート酸化膜となる薄いＳｉＯ２ 層１０２が形成され、その上に多結晶（ｐｏｌｙ）Ｓｉ層１０３、ＷＳｉ２ 層１０４が積層されている。ＷＳｉ２ 層１０４の上に、レジストマスク１０７が形成される。レジストマスク１０７は、ゲート形状に合わせたパターンを有する。ＬＳＩの配線が微細になるに従って、配線間のスペース部分Ｓのアスペクト比（高さ／幅）は増大する。
図中上方の空間にＣｌ２ ／Ｏ２ ガスを供給し、例えば２．４５ＧＨｚのマイクロ波を供給してＣｌ２ ／Ｏ２ のプラズマ１０８を生成させる。また、シリコン基板１０１を載置するウエハサセプタに、例えば１３．５６ＭＨｚの高周波（ＲＦ）を印加する。
エッチング条件は、例えば圧力＝２ｍＴｏｒｒ、マイクロ波パワー＝１４００Ｗ、ＲＦパワー＝４０Ｗ、エッチングガスの流量はＣｌ２ ／Ｏ２ ＝２５／９ｓｃｃｍである。」（段落【０００４】〜【０００７】）
　
（周２ｂ）「図１（Ａ）に示すように、Ｓｉ基板１の表面上にゲート酸化膜等の薄いシリコン酸化膜２を形成し、その上に多結晶Ｓｉ層３とタングステンシリサイド層４の積層を堆積する。タングステンシリサイド層４の上に、ホトレジストパターン７を形成する。・・・」（段落【００４５】）
　
（周２ｃ）「図２（Ｄ）は、多結晶Ｓｉ層の異方性エッチング工程を示す。タングステンシリサイド層４のオーバーエッチングを終了した後、再びガスを切り換えて多結晶Ｓｉ層３の垂直なエッチングを行う。エッチングガスを例えばＣｌ２ ／Ｏ２ に切り換え、ＥＣＲプラズマエッチングを行う。Ｃｌ２ ／Ｏ２ プラズマ１０は、ＳｉＯ２ 層２に対して高い選択比を保ち、Ｓｉ層３を垂直にエッチングできる性質を有する。
なお、図２（Ｃ）に示すＣｌ２ ／Ｎ２ のプラズマエッチングによってもＳｉ層を垂直にエッチングすることができる。従ってＣｌ２ ／Ｎ２ のプラズマエッチングからＣｌ２ ／Ｏ２ のプラズマエッチングへの切替はＳｉ層の下地のＳｉＯ２ 層が露出した時でもよい。ＷＳｉ２ 層のオーバーエッチング終了からＳｉＯ２ 層露出までの間でもよい。・・・」（段落【００５１】〜【００５２】）
　
　
（周知例３）特開平１０−２２２７１号公報
　
（周３ａ）「・・・ポリＳｉ膜のエッチングにおいて、第一ステップのエッチングにおいてＣｌ２ ／Ｏ２ 流量比率を大きくしてパーティクルの発生を減少させ、続いて第二ステップとしてＣｌ２ ／Ｏ２ 流量比率を小さくしてゲート酸化膜の損傷を少なくするというように、Ｃｌ２ ／Ｏ２ 流量比率を変化させて、二ステップのドライエッチングを行なう。
・・・第２ステップのエッチングではＣｌ２ ／Ｏ２ 流量比率を小さくして、ポリＳｉ膜とＳｉＯ２膜２のエッチング選択比の向上によりゲート酸化膜の欠損（やぶれ）対策を実現し、問題点の解決が可能となる。」（段落【００１４】〜【００１５】）
　
（周３ｂ）「・・・図１は本発明の原理説明図兼一実施例の説明図である。図において、１はＳｉ基板、２はＳｉＯ２ 膜、３はポリＳｉ膜、４はレジスト膜である。
本発明の一実施例を図１により説明する。ポリＳｉ膜３のドライエッチングにはＥＣＲ装置を用いた。図１（ａ）に示すように、Ｓｉ基板１上にゲート絶縁膜としてＳｉＯ２ 膜２を１００Åの厚さに熱酸化により成長する。
次に、図１（ｂ）に示すように、多層配線の第１層のポリＳｉ膜３の成長を、４，０００Åの厚さに行なう。そして、図１（ｃ）に示すように、ポリＳｉ膜３上にドライエッチングのマスク用のレジスト膜４を塗布し、レジスト膜４をフォトリソグラフ法によりパターニングした後、このレジスト膜をマスクとして第１層目のポリＳｉ膜３の配線を形成する。
先ず、図１（ｄ）に示すように、ドライエッチングの装置としてＥＣＲを用い、第一ステップのエッチングを行う。条件としては、μ波出力１ＫＷ、ＲＦ出力３０Ｗ、ポリＳｉ膜エッチング終点はオーバーエッチなし、Ｃｌ２ ガスの流量を５０ｓｃｃｍ、Ｏ２ ガスの流量を１０ｓｃｃｍの、すなわちＣｌ２ ／Ｏ２ ガスの流量比率を、１０：１程度の高比率でポリＳｉ膜３が殆どエッチングされるまでエッチングを行なう。この結果、パーティクルは殆ど発生せず、パーティクル起因のパターン不良は大幅に減少した。  本エッチングは下地のＳｉＯ２ 膜２が露出した瞬間にストップするように、ＥＰＤ等の終点監視装置を用いる。
続いて、図１（ｅ）に示すように、レジスト膜４をマスクとして第１層目のポリＳｉ膜３の第二ステップのドライエッチングを実施する。この時は、ポリＳｉ膜３の残渣除去が目的のため、Ｃｌ２ ガスの流量を５０ｓｃｃｍ、Ｏ２ ガスの流量を５ｓｃｃｍに減らし、Ｃｌ２ ／Ｏ２ ガスの流量比率を、５：１程度に比率を低めて、エッチングを行なうため、残渣除去時の下地ＳｉＯ２ 膜２の欠損（やぶれ）はなく、従って下地のＳｉ基板１の掘損（やられ）もない。」（段落【００１６】〜【００２０】）
　
　なお、「Ｃｌ２ ガスの流量を５０ｓｃｃｍ、Ｏ２ ガスの流量を１０ｓｃｃｍの、すなわちＣｌ２ ／Ｏ２ ガスの流量比率を、１０：１程度の高比率で」の「Ｃｌ２ ガスの流量を５０ｓｃｃｍ、Ｏ２ ガスの流量を１０ｓｃｃｍ」、及び「Ｃｌ２ ガスの流量を５０ｓｃｃｍ、Ｏ２ ガスの流量を５ｓｃｃｍに減らし、Ｃｌ２ ／Ｏ２ ガスの流量比率を、５：１程度に比率を低めて」の「Ｃｌ２ ガスの流量を５０ｓｃｃｍ、Ｏ２ ガスの流量を５ｓｃｃｍに減らし」は、「酸素流量低下によりパーティクル抑制効果が多くなることが分かった。これはＳｉと酸素とが反応して、ＳｉＯｘとなり、ドライエッチング装置のチャンバ側壁に付着してプラズマのオン・オフの熱履歴でパーティクルが発生するメカニズムにより実証できる。」（段落【００１１】〜【００１２】）、「ポリＳｉ膜のエッチングにおいて、第一ステップのエッチングにおいてＣｌ２ ／Ｏ２ 流量比率を大きくしてパーティクルの発生を減少させ、続いて第二ステップとしてＣｌ２ ／Ｏ２ 流量比率を小さくしてゲート酸化膜の損傷を少なくする」（段落【００１４】）、「すなわちＣｌ２ ／Ｏ２ ガスの流量比率を、１０：１程度の高比率で」（段落【００１９】）、及び「Ｃｌ２ ／Ｏ２ ガスの流量比率を、５：１程度に比率を低めて」（段落【００２０】）の記載を参酌すると、誤記であると認められる。
　
　
（周知例４）特開平９−１７７７１号公報
　
（周４ａ）「・・・上述のように有機レジストマスクを用いてシリコン系電極材料をドライエッチングする場合、下地酸化膜に対するシリコン系材料層のエッチング選択性を高めるため、ハロゲン化ガスに少量の酸素ガスを添加する方法が知られており、一般にはハロゲン化ガスに酸素ガスを添加した混合ガスを用いてエッチングが行われていることが多い。
しかし、酸素ガスを添加すると、レジストマスクに対するシリコン系材料層のエッチング選択性が低下し、またマスク側壁への堆積物が増加して加工精度の劣化を招く。従って、加工寸法精度を優先して酸素ガスの添加量を極少量に制限すると、下地酸化膜に対するシリコン系材料層の選択性が不十分となり、逆に、下地酸化膜に対するシリコン系材料層の選択性を優先して酸素ガスの添加量を増加させると加工寸法精度が悪化するという問題がある。
これを防ぐために、下地酸化膜が露出してから行う追加エッチング時に酸素ガスを添加し、あるいは酸素ガスの添加量を増加するという方法も考えられる・・・」（段落【００１０】〜【００１２】）
　
（周４ｂ）そして、下地酸化膜に対する多結晶シリコン膜の高い選択性が得られる条件の一例として「ガス供給口６から酸素ガス（４ｓｃｃｍ）を、ガス供給口７から臭化水素（２４ｓｃｃｍ）と塩素（１２ｓｃｃｍ）との混合ガスを上記処理室９に導入し、マイクロ波入力パワー１１００Ｗ、放電ガス圧力０．２Ｐａ、高周波バイアスパワー２０Ｗ、ウェハ温度２０℃の条件で、上記処理室９内のウエハ搭載電極１０上に配置したウエハにプラズマエッチング処理を施す。」も記載されている。（段落【００４６】）
　
　
（周知例５）特開２００１−２３７２１８号公報
　
（周５ａ）「・・・本発明の半導体装置の製造方法は、基板上に酸化膜及びポリシリコン膜を順次に形成し、マスクを利用して前記ポリシリコン膜を選択的にドライエッチングするパターニング工程を有する、半導体装置の製造方法において、前記パターニング工程が、Ｃl２、ＨＢr及びＣＦ４の存在下でポリシリコン膜をドライエッチングするメインエッチング工程と、ＨＢr及びＯ２の存在下でポリシリコン膜をドライエッチングするオーバーエッチング工程とを順次に有することを特徴とする。本発明の半導体装置の製造方法では、ゲート電極膜を、メインエッチングによって寸法制御性よくエッチングし、オーバーエッチングによってゲート酸化膜との選択比を高くしてエッチングする。・・・」（段落【００１２】）
　
（周５ｂ）「・・・本実施形態例の製造方法では、まず、同図（ａ）に示すように、シリコン基板１０に、膜厚が６０Åのシリコン酸化膜１１及び膜厚が１５００Åのゲート電極膜１２を形成し、その上にフォトレジスト膜１３を塗布し、フォトリソグラフィ技術によって、フォトレジスト膜１３をパターニングする。ゲート電極膜１２には、例えばドープトポリシリコン（ＤＯＰＯＳ）膜が用いられる。
・・・次に、ゲート電極膜１２をドライエッチングするメインエッチング工程に移行する。メインエッチング工程は、Ｃl２の流量を５０ｓｃｃｍ、ＨＢrの流量を９０ｓｃｃｍ、ＣＦ４の流量を４０ｓｃｃｍとし、雰囲気圧力を５mTorr、ソースパワーを３００Ｗ、バイアスパワーを６０Ｗとして行う。この条件によると、ゲート電極膜１２のエッチレートは１７００Åで、均一性は±４．４％である。また、ゲート電極膜１２とゲート酸化膜１１との間の選択比は約４である。このように、ゲート酸化膜１１との選択比を小さくすることによって、得られるゲート電極１２の寸法制御性が高くなる。つまり、ゲート電極１２の側壁が垂直形状になり、例えば０．１μｍ幅以下のゲート電極も寸法制御性よく形成可能となる。
・・・メインエッチングを行いながら、ゲート電極膜１２の残りの膜厚を測定する。膜厚の測定は、光干渉計を利用してリアルタイムで行う。光干渉計の信号が所定の変化を示したときに、残存するゲート電極膜１２の膜厚が例えば最小で１００Å、最大で２３０Åであり、好ましい範囲にあるとして、オーバーエッチング工程に移行する。このオーバーエッチング工程では、ＨＢrの流量を１５０ｓｃｃｍ、Ｏ２の流量を１．５ｓｃｃｍとし、雰囲気圧力を６０mTorr、ソースパワーを２５０Ｗ、バイアスパワーを７５Ｗとして、約４５秒間行う。この条件によると、ゲート電極膜１２のエッチレートは１２００Åで、均一性が±３．４％である。また、ゲート電極膜１２とゲート酸化膜１１との間の選択比は、２００以上と高くなる。」（段落【００１８】〜【００２２】）
　
　
　ゲート酸化膜上で多結晶シリコン膜をパターニングする際に、第１のエッチング工程後の第２のエッチング工程を、ハロゲン系ガスに酸素を添加あるいは添加量を増加したガス雰囲気下で行うことにより、ゲート酸化膜に対する多結晶シリコン膜の選択比を大きくすることが周知であって、刊行物発明における第２のエッチング工程は、誘電体膜に対する選択比を高めて不要部の導電性膜をエッチングするためのものであるから、刊行物発明における第２のエッチング工程を上記周知のガス雰囲気下で行うことは、当業者が容易に想到しえたものである。
　
　そして、上記周知のガス雰囲気下において、極薄の酸化膜であれば、通常酸化種と基板との反応により酸化シリコン膜が成長するものと認められるから、刊行物発明の第２のエッチング工程において上記周知のガス雰囲気を採用すれば、第２のエッチング工程は、第１のエッチング工程よりも、酸化種濃度が高くなるようなガス雰囲気下で実行されるとともに、酸化種と基板との反応により酸化シリコン膜を成長させつつエッチングを行っていることになり、相違点２に係る本願補正発明の構成は、上記ガス雰囲気を採用することによって自ずから生じている構成にすぎない。
　 
　 
　また、本願補正発明のエッチング残渣がないという効果も、刊行物の上記摘記事項（ｃ）に記載されるように刊行物から当業者が予測できる範囲のものである。そして、本願補正発明のその他の効果を検討しても、刊行物及び周知技術から当業者が予測できる範囲のものである。
　 
　したがって、本願補正発明は、刊行物に記載された発明及び周知技術に基いて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができないものである。 
　 
　 
（５）むすび
　
　以上のとおり、本件補正は、特許法第１７条の２第５項で準用する同法第１２６条第５項の規定に違反するものであり、特許法第１５９条第１項で準用する特許法第５３条第１項の規定により却下されるべきものである。
　
　
３．本願発明について
　
　平成１７年１０月４日付けの手続補正は上記のとおり却下されたので、本願の請求項１〜１０に係る発明は、平成１７年１月１３日付け手続補正書の特許請求の範囲の請求項１〜１０に記載された事項により特定されるとおりのものであるところ、その請求項１に係る発明（以下、同項記載の発明を「本願発明」という。）は、以下のとおりのものである。
　
「極薄の誘電体膜上で粒界をもつシリコン系導電性膜をパターニングするに際し、
平坦部の前記導電性膜の大部分が消失するまで異方性エッチングを行う第１のエッチング工程と、
前記第１のエッチング工程後、粒界直下の前記誘電体膜の厚さを酸化種が基板との界面に達しない程度に保持できるように、前記導電性膜を残留せしめた状態で、前記誘電体膜に対する選択比を高めて不要部の前記導電性膜をエッチングする第２のエッチング工程とを含む半導体装置の製造方法において、前記第２のエッチング工程は、前記酸化種と前記基板との反応により酸化シリコン膜を成長させつつエッチングを行うことを特徴とする半導体装置の製造方法。」
　
　
（１）引用例
　
　原査定の拒絶の理由に引用された刊行物及びその記載事項は、前記「２．（２）」に記載したとおりである。
　
　
（２）対比・判断
　
　本願発明は、前記２．で検討した本願補正発明から「前記第１のエッチング工程よりも、酸化種濃度が高くなるようなガス雰囲気下で実行されるとともに、」との構成を省いたものである。
　そうすると、本願発明の構成要件を全て含み、さらに他の構成要件を付加したものに相当する本願補正発明が、前記「２．（４）」に記載したとおり、刊行物に記載された発明及び周知技術に基いて当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、刊行物及び周知技術に基いて、当業者が容易に発明をすることができたものである。
　
　
（３）むすび
　
　以上のとおり、本願発明は、刊行物及び周知技術に基いて、当業者が容易に発明をすることができたもの、特許法第２９条第２項の規定により特許を受けることができないものであり、他の請求項に係る発明について検討するまでもなく、本願は拒絶すべきものである。
　
　よって、結論のとおり審決する。