【事件の表示】
　平成１１年特許願第１２２７６４号「ウェハ上の複数のメモリチップを検査するための装置」拒絶査定不服審判事件〔平成１１年１２月１４日出願公開、特開平１１−３４５４９９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続きの経緯
　本願は、平成１１年４月２８日（パリ条約による優先権主張１９９８年４月３０日、独国）の出願であって、平成１６年１２月２日付で拒絶査定がされ、これに対し、平成１７年３月８日に拒絶査定に対する審判請求がされるとともに、同日付で手続補正（以下、「本件補正」という。）がなされたものである。
　
２．平成１７年３月８日付の手続補正についての補正却下の決定
　［補正却下の決定の結論］
　　平成１７年３月８日付の手続補正を却下する。
　
  [理由]
　（１）補正後の本願発明
　本件補正により、特許請求の範囲の請求項１は、
　
「【請求項１】　ウェハ上の複数のメモリチップ（１）を検査するための装置であって、
　針（６）を使用して前記メモリチップ（１）に給電電圧（ＶＤＤ，ＶＳＳ）、初期化信号（Ｉ）、読み出し信号（ＣＳ）、クロック信号（ＣＬＫ）が供給されならびにアドレス信号、データ信号及び制御信号が供給される、ウェハ上の複数のメモリチップ（１）を検査するための装置において、
　前記アドレス信号、前記データ信号及び前記制御信号のうちの少なくとも一部分が前記メモリチップ（１）のカーフ（鋸切断用周縁部）（２）に配置されたロジック（５）で発生され、前記メモリチップ（１）に直接供給され、前記ロジック（５）はアドレス信号、データ信号及び制御信号による検査機能を引き受け、この結果、必要とされる針（６）の数は相応に低減されることを特徴とするウェハ上の複数のメモリチップ（１）を検査するための装置。」
　
と補正された。
　上記補正は、請求項１に記載した発明を特定するために必要な事項である「ロジック（５）」について「アドレス信号、データ信号及び制御信号による検査機能を引き受け、この結果、必要とされる針（６）の数は相応に低減される」との限定を付加するものであって、特許法１７条の２第４項２号の特許請求の範囲の減縮を目的とするものに該当する。
　そこで、本件補正後の前記請求項１に記載された発明（以下、「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（特許法１７条の２第５項において準用する同法１２６条５項の規定に適合するか）について以下に検討する。
　
　（２）引用例
　原査定の拒絶の理由で引用された特開平１０−５０７８０号公報（以下、「引用例１」という。）には、図面と共に次の事項が記載されている。
　
１「【発明の属する技術分野】この発明は、半導体ウェハと半導体集積回路の試験方法に関し、主としてメモリ回路を内蔵した論理回路の回路試験技術に利用して有効な技術に関するものである。」（２ページ左欄４２行〜４５行）
　
２「【０００６】
【発明の実施の形態】図１には、この発明に係る半導体ウェハの一実施例の平面図が示されている。この実施例の半導体ウェハ上には、碁盤目状に複数の半導体集積回路（ＩＣチップ）が形成される。この実施例では、特に制限されないが、横方向のスクライブライン上に診断回路が形成される。
【０００７】診断回路を効率的に使用するために、特に制限されないが、診断回路は、それを挟んで上下に配置される２つの半導体集積回路に対して共通に用いられる。つまり、横方向の第１行目と第２行目、第３行目と第４行目及び第５行目と第６行目の半導体集積回路の間のそれぞれのスクライブライン上に診断回路が形成される。
【０００８】スクライブラインは、半導体集積回路を個々に分離する際に切断する箇所である。上記診断回路が形成される領域は、上記スクライブラインそのものよりも若干幅が広く形成される。かかるスクライブライン上に試験回路との電気的接続を行うためのプローブを押し当てるためのパッド及びかかるパッドとの信号の授受を行う試験回路が形成される。同図においては、縦方向に設けられるスクライブラインに対して、上記診断回路が形成されるスクライブラインが極端に広く示されているが、実際上は同図ほどの大きな差はなく、本来のスクライブラインを若干広めに形成する程度で上記診断回路を形成させることができる。」（２ページ右欄２５行〜末行）
　
３「【００１０】診断回路２は、インターフェイス部２ａと試験回路２ｂを備え、インターフェイス部２ａには、フローブが押し当てられるパッドと、かかるパッドからの信号を取り込む入力回路又は上記バッドに対して信号を出力させる出力回路から構成される。特に制限されないが、少ないパッド数により、多ビットからなるアドレス信号や書き込みデータ或いは読み出しデータを入力し、あるいは出力させるために、ＩＣテスターとの試験信号の入出力は、シリアルに行われて上記入力回路又は出力回路によりパラレル変換が行われる。
【００１１】試験回路２ｂは、上記入力されたアドレス信号やデータを記憶するための記憶回路を含み、アドレス信号及び書き込みデータと制御信号を配線手段を通してＲＡＭ部に直接入力せさ、読み出し信号を直接取り込むようにする。特に制限されないが、書き込み信号を期待値として保持しておいて、書き込み後の読み出しにおいて比較判定を行うようにし、一致／不一致の試験結果のみを出力させるものであってもよい。」（３ページ左欄１３行〜３０行）
　
４「【００１４】上記半導体集積回路の回路試験においては、上記診断回路を用いたＲＡＭ部とそれ以外の論理回路との試験を同時に行われる。つまり、上記診断回路を用いたＲＡＭ部の試験と、それ以外の試験を別々に行うことは効率的でない。そこで、２つの半導体集積回路と上記診断回路に対して同時にプローブが押し当てられ、２つの半導体集積回路のＲＡＭ部に対して同時に回路機能の試験を行う。読み出し信号を前記のような書き込みデータと比較する場合、個々のＲＡＭ部からの読み出し信号をそれぞれデータラッチに保持させ、それと上記書き込みデータを比較するようにすればよい。」（３ページ右欄２行〜１２行）
　
５「【００１６】上記半導体集積回路１は、後述するような入出力端子や電源端子に対応したボンディングパッドを備えており、上記ＲＡＭ部や論理回路の機能試験のためは電源供給がかかる電源端子用のパッドにプローブを当てて動作電圧の供給が行われる。また、上記論理回路の動作試験のために上記入出力端子に対応したパッドにも同様にプローブが当てられており、上記診断回路に対するプローブとともに図示しないＩＣテスターに接続され、上記のようなＲＡＭ部及び論理回路の回路試験動作が２つの半導体集積回路において同時並行的に行われる。」（３ページ右欄２３行〜３３行）
　
　以上の記載から、引用例１には、次の発明（以下「引用例１発明」という。）が記載されているものと認める。
　
「半導体ウェハ上に、碁盤目状に複数の半導体集積回路（ＩＣチップ）が形成され、横方向の、半導体集積回路を個々に分離する際に切断する箇所であるスクライブライン上に診断回路が形成されたものであって、
　半導体集積回路１は、入出力端子や電源端子に対応したボンディングパッドを備えており、上記ＲＡＭ部や論理回路の機能試験のために電源供給がかかる電源端子用のパッドにプローブを当てて動作電圧の供給が行われ、
　診断回路２は、インターフェイス部２ａと試験回路２ｂを備え、インターフェイス部２ａには、プローブが押し当てられるパッドと、かかるパッドからの信号を取り込む入力回路又は上記パッドに対して信号を出力させる出力回路から構成されたものにおいて、少ないパッド数により、多ビットからなるアドレス信号や書き込みデータ或いは読み出しデータを入力し、あるいは出力させるために、ＩＣテスターとの試験信号の入出力は、シリアルに行われて上記入力回路又は出力回路によりパラレル変換が行われ、試験回路２ｂは、上記入力されたアドレス信号やデータを記憶するための記憶回路を含み、アドレス信号及び書き込みデータと制御信号を配線手段を通してＲＡＭ部に直接入力させ、読み出し信号を直接取り込むようにし、
　上記半導体集積回路の回路試験においては、上記診断回路を用いたＲＡＭ部とそれ以外の論理回路との試験を同時に行われる
　半導体ウェハと半導体集積回路の試験方法。」
　
　同じく原査定の拒絶の理由で引用された特開平１０−８３６９５号公報（以下、「引用例２」という。）には、図面と共に次の事項が記載されている。
　
６「【００１０】
【発明の実施の形態】以下、図面を参照しながらこの出願に係わる発明の実施の形態が説明される。後述される種々の実施の形態の説明では、各実施の形態として代表的な部分が中心に説明されているが、説明が省略される部分または説明が簡略化される部分については他の実施の形態の説明を参酌すれば容易に理解できるであろう。また、この説明に用いられる図面は発明の理解を助けるために概略的に示されているものである。各図面において同様の構成要素には同一の番号、符号が付され、重複する説明は省略されることもある。
【００１１】まず、図１を用いながら第１の実施の形態が示される。この第１の実施の形態では、本発明の概略的な点が示されるのみで、個々の部分の詳細な説明は後述の他の実施の形態において説明される。
【００１２】この半導体装置１００は、外部のテスト手段１０１により種々のテスト項目についてテストされる。例えば、そのテストには、この半導体装置の動作の良否、あるいは、不良部位の特定についてのテストが考えられる。その他にも種々のテストが考えられるが、テスト項目についてはテストの実行者により適宜、選択される。以下の各実施の形態では、半導体装置が半導体記憶回路を有し、その記憶回路についてのテストが実行される例が示されるが、本発明は他の種々の半導体集積回路のテストに適用できる。
【００１３】このテスト手段１０１は、テストの開始を示す命令であるテスト開始コマンドの生成、テスト結果を受け取り最終的な処理を行なう等の機能を有する。
【００１４】半導体装置１００は、そのテスト手段１０１からのテスト開始コマンドに応答してテストの種類を示すテストパターン、アドレスの指定及び制御（各部に対する制御信号）の為のテストコマンド、及び判定部において比較の基準となる期待値を生成するテストパターンジェネレータ１０２と、そのテストパターン及びテストコマンドに基づいてデータの保持及びデータの読み書きのテストが行なわれる半導体記憶回路１０３と、この半導体記憶回路１０３からカラム毎に出力される結果と期待値とを比較し、その比較結果を出力する判定部１０４と、判定部１０４から出力される比較結果をアドレスワードに変換して転送する変換部１０５とから構成されている。」（６ページ左欄３６行〜右欄２６行）
　
７「【０１１０】次に、図１３乃至図１６を参照しながら第６の実施の形態が説明される。図１３は本発明の半導体装置のウェハ上のレイアウトに関する実施の形態を示すものであり、図１４はその半導体装置の内部の構成を具体的に示したものである。ここでの各部の詳細な構成及び動作については上述の実施の形態が参照できる。図１５は、この実施の形態における接続部を詳細に示したものである。図１６は、各部の動作の関係を示すタイミングチャートであり、このタイミングチャートは上述の実施の形態における動作を理解する上でも用いることができる。
【０１１１】図１３に示されるように半導体ウェハＳＵ上には、上述の半導体記憶回路１０３のようなテストの対象となるターゲットデバイスＤＵＴ１０、ＤＵＴ１１・・・が複数配置されている。このターゲットデバイスＤＵＴ１０、ＤＵＴ１１・・・の各々に隣接して、上述のテストパターンジェネレータ１０２、判定部１０４及び変換部１０５等から成るテストマネージメントデバイスＴＭＵ１０、ＴＭＵ１１・・・が配置されている。これらターゲットデバイスとテストマネージメントデバイスとは、後のスクライブ工程において切断領域となるスクライブラインＳＬ１０により区切られている。
【０１１２】これらターゲットデバイスとテストマネージメントデバイスとはスクライブラインＳＬ１０上を介して形成された接続手段Ｗにより各々接続され、両者間のデータ及び制御信号等の転送が行われる。
【０１１３】図１４にターゲットデバイスＤＵＴ１０とテストマネージメントデバイスＴＭＵ１０との構成が具体的に示される。
【０１１４】テストマネージメントデバイスＴＭＵ１０は、テスト手段１０１から入力パッドＰＩ１０、１１・・・を介して種々の命令を受け取るインターフェイスＥＩｎｔ１０とテスト手段１０１へ出力パッドＰＯ１０、１１・・・を介してデータを出力するインターフェイスＥＩｎｔ１１と、インターフェイスＥＩｎｔ１０から命令を受け取るテストパターンジェネレータ１０２と、テストパターンジェネレータ１０２からの命令をターゲットデバイスＤＵＴ１０へ与えるインターフェイスＴＩｎｔ１０と、ターゲットデバイスＤＵＴ１０からデータを受け取るインターフェイスＴＩｎｔ１１と、判定部１０４と、変換部１０５とから構成されている。
【０１１５】このテストパターンジェネレータ１０２は上述の説明のとおり、テスト手段１０１からのテスト開始コマンドに応答してテストパターン及びテストコマンドをインターフェイスＴＩｎｔ１０に与えると共に、期待値を判定部１０４に与える。
【０１１６】インターフェイスＴＩｎｔ１０は接続手段Ｗ１０によりターゲットデバイスＤＵＴ１０のインターフェイスＴＩ１０に接続される。このインターフェイスＴ１０に与えられたテストパターン及びテストコマンドに従って、半導体記憶回路１０３はテストされ、そのテストの結果を示すデータが上述の実施の形態において説明したとおり、インターフェイスＴＭ１０に与えられる。インターフェイスＴＭ１０に与えられたデータは接続手段Ｗ１１を介してインターフェイスＴＩｎｔ１１に与えられる。
【０１１７】インターフェイスＴＩｎｔ１１に与えられたデータは、判定部１０４により基準値と比較され、その結果が判定結果として変換部１０５に出力される。変換部１０５は、上述のようにアドレス変換等を行い、その結果をインターフェイスＥＩｎｔ１１へ与える。」（１４ページ左欄２６行〜右欄３６行）
　
　以上の記載から、引用例２には、次の発明（以下「引用例２発明」という。）が記載されているものと認める。
　
「外部のテスト手段１０１により種々のテスト項目についてテストされる半導体装置１００であって、
　半導体ウェハＳＵ上に、テストの対象となるターゲットデバイスＤＵＴ１０、ＤＵＴ１１・・・が複数配置され、このターゲットデバイスＤＵＴ１０、ＤＵＴ１１・・・の各々に隣接して、テストパターンジェネレータ１０２、判定部１０４及び変換部１０５等から成るテストマネージメントデバイスＴＭＵ１０、ＴＭＵ１１・・・が配置されており、これらターゲットデバイスとテストマネージメントデバイスとは、後のスクライブ工程において切断領域となるスクライブラインＳＬ１０により区切られており、
　これらターゲットデバイスとテストマネージメントデバイスとはスクライブラインＳＬ１０上を介して形成された接続手段Ｗにより各々接続され、両者間のデータ及び制御信号等の転送が行われ、
　テストマネージメントデバイスＴＭＵ１０は、テスト手段１０１から入力パッドＰＩ１０、１１・・・を介して種々の命令を受け取るインターフェイスＥＩｎｔ１０とテスト手段１０１へ出力パッドＰＯ１０、１１・・・を介してデータを出力するインターフェイスＥＩｎｔ１１と、インターフェイスＥＩｎｔ１０から命令を受け取るテストパターンジェネレータ１０２と、テストパターンジェネレータ１０２からの命令をターゲットデバイスＤＵＴ１０へ与えるインターフェイスＴＩｎｔ１０と、ターゲットデバイスＤＵＴ１０からデータを受け取るインターフェイスＴＩｎｔ１１と、判定部１０４と、変換部１０５とから構成され、
　このテストパターンジェネレータ１０２は、テスト手段１０１からのテスト開始コマンドに応答してテストパターン及びテストコマンドをインターフェイスＴＩｎｔ１０に与えると共に、期待値を判定部１０４に与え、
　インターフェイスＴＩｎｔ１０は接続手段Ｗ１０によりターゲットデバイスＤＵＴ１０のインターフェイスＴＩ１０に接続され、このインターフェイスＴ１０に与えられたテストパターン及びテストコマンドに従って、半導体記憶回路１０３はテストされ、そのテストの結果を示すデータが、インターフェイスＴＭ１０に与えられ、インターフェイスＴＭ１０に与えられたデータは接続手段Ｗ１１を介してインターフェイスＴＩｎｔ１１に与えられ、インターフェイスＴＩｎｔ１１に与えられたデータは、判定部１０４により基準値と比較され、その結果が判定結果として変換部１０５に出力され、変換部１０５は、アドレス変換等を行い、その結果をインターフェイスＥＩｎｔ１１へ与える
　半導体装置１００。」
　
　（３）対比
　そこで、本願補正発明と引用例１発明とを対比すると、引用例１発明の「半導体ウェハ」は、本願補正発明の「ウェハ」に相当し、以下同様に、「半導体集積回路（ＩＣチップ）１」は「メモリチップ（１）」に、「スクライブライン」は「カーフ（鋸切断用周縁部）（２）」に、「診断回路２」は「ロジック（５）」に、「プローブ」は「針（６）」にそれぞれ相当する。
　引用例１発明の「半導体ウェハと半導体集積回路の試験方法」に用いられる、「半導体ウェハ上に、碁盤目状に複数の半導体集積回路（ＩＣチップ）が形成され、横方向の、半導体集積回路を個々に分離する際に切断する箇所であるスクライブライン上に診断回路が形成されたもの」、すなわち半導体集積回路（ＩＣチップ）及び当該半導体集積回路を検査するための診断回路などが形成された半導体ウェハは、本願補正発明の「ウェハ上の複数のメモリチップ（１）を検査するための装置」であるといえる。
　引用例１発明の「試験回路２ｂ」は、「アドレス信号及び書き込みデータと制御信号を配線手段を通してＲＡＭ部に直接入力させ、読み出し信号を直接取り込むようにし」ていること、及び「インターフェイス部２ａには、プローブが押し当てられるパッドと、かかるパッドからの信号を取り込む入力回路又は上記パッドに対して信号を出力させる出力回路から構成され」ていること、並びに「半導体集積回路１は、入出力端子や電源端子に対応したボンディングパッドを備えており、上記ＲＡＭ部や論理回路の機能試験のために電源供給がかかる電源端子用のパッドにプローブを当てて動作電圧の供給が行われ」るものであるから、引用例１発明においては、針（６）を使用してメモリチップ（１）に給電電圧（ＶＤＤ，ＶＳＳ）が供給されならびにアドレス信号、データ信号及び制御信号が供給され、及び前記アドレス信号、前記データ信号及び前記制御信号のうちの少なくとも一部分が前記メモリチップ（１）のカーフ（鋸切断用周縁部）（２）に配置されたロジック（５）で発生され、前記メモリチップ（１）に直接供給されるといえる。
　また、引用例１発明は、「診断回路２は、インターフェイス部２ａと試験回路２ｂを備え、インターフェイス部２ａには、プローブが押し当てられるパッドと、かかるパッドからの信号を取り込む入力回路又は上記パッドに対して信号を出力させる出力回路から構成されたものにおいて、少ないパッド数により、多ビットからなるアドレス信号や書き込みデータ或いは読み出しデータを入力し、あるいは出力させる」ことから、この結果、必要とされる針（６）の数は相応に低減されるものであるといえる。
　以上を総合して、両者は、
　
「ウェハ上の複数のメモリチップ（１）を検査するための装置であって、
　針（６）を使用して前記メモリチップ（１）に給電電圧（ＶＤＤ，ＶＳＳ）が供給されならびにアドレス信号、データ信号及び制御信号が供給される、ウェハ上の複数のメモリチップ（１）を検査するための装置において、
　前記アドレス信号、前記データ信号及び前記制御信号のうちの少なくとも一部分が前記メモリチップ（１）のカーフ（鋸切断用周縁部）（２）に配置されたロジック（５）で発生され、前記メモリチップ（１）に直接供給され、この結果、必要とされる針（６）の数は相応に低減されるウェハ上の複数のメモリチップ（１）を検査するための装置。」の点で一致し、以下の点で相違している。
　
［相違点１］本願補正発明は、メモリチップ（１）に「給電電圧（ＶＤＤ，ＶＳＳ）」のほか、「初期化信号（Ｉ）、読み出し信号（ＣＳ）、クロック信号（ＣＬＫ）」が供給されるのに対し、引用例１発明ではそのような信号が供給されるか不明な点。
　
［相違点２］ロジック（５）が、本願補正発明では、「アドレス信号、データ信号及び制御信号による検査機能を引き受け」るのに対し、引用例１発明ではアドレス信号、データ信号及び制御信号による検査機能を引き受けるかどうか不明な点。
　
　（４）判断
［相違点１］
　まず、「読み出し信号（ＣＳ）」について検討する。半導体記憶装置の分野において、「読み出し信号」は、メモリセルから読み出した信号を指すことが一般的であり、本願補正発明のように、「針（６）を使用して前記メモリチップ（１）に、読み出し信号（ＣＳ）を供給する」ことの技術的意義は必ずしも明確でないため、本願明細書の「メモリチップ１には異なるパッド（接触クッション）３、４、７が設けられている。これら異なるパッド３、４、７には検査過程の際にプローブカードの針が接触する。従って、初期化信号Ｉ、クロック信号ＣＬＫ及びセレクト乃至は選択信号ＣＳ用のパッド３及び給電電圧ＶＤＤ乃至はＶＳＳ用のパッド７が存在する。さらにこのメモリチップ１はアドレス信号、データ信号及び制御信号用の針によって接触されるパッド４を有する。実際には検査過程では例えば１１個のアドレス信号、８〜１７個のデータ信号及び５個の制御信号が印加されるのだが、簡略化するためにこの図では３つのこのようなパッド４だけが示されている。従って、既述の通り、多数の針が必要とされ、この結果、比較的少数のメモリチップだけがグループで共にほぼ１０００針を有するプローブカードによって検査される。」（段落【００１１】）の記載を参酌すると、本願補正発明の「読み出し信号（ＣＳ）」は、「選択信号（ＣＳ）」の誤記と認められる。
　そして、メモリチップに選択信号やリセット（初期化）信号、クロック信号などを供給することは、従来周知の技術事項（特開平４−２３２６９３号公報「チップ選択信号入力ＣＥの５ピン」（８ページ左欄３１行）の記載、特開平８−６４６４８号公報「プローブ接触用パッドから入力されるチップ選択信号」（２ページ右欄１行〜２行）の記載、特開平５−２８９９５３号公報「リセット信号入力端子２４よりリセット信号を入力する…中略…クロック信号入力端子２２からは一定周期のクロック信号が供給される。」（３ページ右欄１行〜６行）の記載、特開平９−２８９２３４号公報「第１のクロックのパッド５１ｂ、第２のクロックのパッド５１ｃ、…中略…リセット端子のパッド５１ｅ」（４ページ右欄４６行〜４８行）の記載を参照。）であるから、引用例１発明において、メモリチップ（１）に「給電電圧（ＶＤＤ，ＶＳＳ）」のほか、「初期化信号（Ｉ）、読み出し信号（ＣＳ）、クロック信号（ＣＬＫ）」を供給するよう構成することは当業者が適宜なし得るものである。
　
［相違点２］
　引用例２発明の「半導体ウェハＳＵ」は、本願補正発明の「ウェハ」に相当し、以下同様に、「ターゲットデバイスＤＵＴ１０、ＤＵＴ１１・・・」は「メモリチップ（１）」に、「テストマネージメントデバイスＴＭＵ１０、ＴＭＵ１１・・・」は「ロジック（５）」にそれぞれ相当する。
　引用例２発明は、「半導体ウェハＳＵ上に、テストの対象となるターゲットデバイスＤＵＴ１０、ＤＵＴ１１・・・が複数配置され、このターゲットデバイスＤＵＴ１０、ＤＵＴ１１・・・の各々に隣接して、テストパターンジェネレータ１０２、判定部１０４及び変換部１０５等から成るテストマネージメントデバイスＴＭＵ１０、ＴＭＵ１１・・・が配置されて」おり、「ターゲットデバイスとテストマネージメントデバイスとは、後のスクライブ工程において切断領域となるスクライブラインＳＬ１０により区切られて」いることから、引用例２発明のロジック（５）は、本願補正発明同様「カーフ（鋸切断用周縁部）（２）に配置され」ているといえる。
　また、引用例２発明の「半導体装置１００」は、「外部のテスト手段１０１により種々のテスト項目についてテストされる」ものであって、「半導体ウェハＳＵ上に、テストの対象となるターゲットデバイスＤＵＴ１０、ＤＵＴ１１・・・が複数配置され」ることから、本願補正発明の「ウェハ上の複数のメモリチップ（１）を検査するための装置」に相当するといえる。
　さらに引用例２発明は、「ターゲットデバイスとテストマネージメントデバイスとはスクライブラインＳＬ１０上を介して形成された接続手段Ｗにより各々接続され、両者間のデータ及び制御信号等の転送が行われ」て、「テストパターンジェネレータ１０２は、テスト手段１０１からのテスト開始コマンドに応答してテストパターン及びテストコマンドをインターフェイスＴＩｎｔ１０に与えると共に、期待値を判定部１０４に与え」て、「テストパターン及びテストコマンドに従って、半導体記憶回路１０３はテストされ」ることから、「ロジック（５）はアドレス信号、データ信号及び制御信号による検査機能を引き受け」るものといえるから、引用例２発明は、本願補正発明の言葉で言い換えると、
　
「ウェハ上の複数のメモリチップ（１）を検査するための装置であって、前記メモリチップ（１）のカーフ（鋸切断用周縁部）（２）に配置されたロジック（５）が、アドレス信号、データ信号及び制御信号による検査機能を引き受けるウェハ上の複数のメモリチップ（１）を検査するための装置。」
　
であるといえる。
　一方、引用例１発明と引用例２発明は、共に半導体ウェハ上のメモリチップを検査するための装置であり、また引用例１発明のロジック（５）と引用例２発明のロジック（５）とは共にメモリチップ（１）のカーフ（鋸切断用周縁部）（２）に配置されていることで共通しているから、上記引用例１発明のロジック（５）において、上記引用例２発明のロジック（５）の、アドレス信号、データ信号及び制御信号による検査機能を引き受ける機能をもたせて、ロジック（５）がアドレス信号、データ信号及び制御信号による検査機能を引き受けるよう構成することは当業者にとって容易である。
　
　また、本願補正発明の効果も、引用例１及び２並びに周知技術に基づけば、当業者が普通に想起する範囲内のものである。
　
　（５）むすび
  したがって、本願補正発明は、引用例１及び２に記載された発明並びに周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法２９条２項の規定により特許出願の際独立して特許を受けることができない。
　以上のとおり、本件補正は、特許法１７条の２第５項において準用する同法１２６条５項の規定に適合せず、特許法１５９条１項において読み替えて準用する同法５３条１項の規定により却下されるべきものである。
　
３．本願発明について
　平成１７年３月８日付の手続補正は上記のとおり却下されたので、本願の請求項１に係る発明（以下、「本願発明」という。）は、願書に最初に添付した明細書の特許請求の範囲の請求項１に記載された事項により特定される、以下のとおりのものである。
　
「【請求項１】　ウェハ上の複数のメモリチップ（１）を検査するための装置であって、
　針（６）を使用して前記メモリチップ（１）に給電電圧（ＶＤＤ，ＶＳＳ）、初期化信号（Ｉ）、読み出し信号（ＣＳ）、クロック信号（ＣＬＫ）が供給されならびにアドレス信号、データ信号及び制御信号が供給される、ウェハ上の複数のメモリチップ（１）を検査するための装置において、
　前記アドレス信号、前記データ信号及び前記制御信号のうちの少なくとも一部分が前記メモリチップ（１）のカーフ（鋸切断用周縁部）（２）に配置されたロジック（５）で発生され、前記メモリチップ（１）に直接供給されることを特徴とするウェハ上の複数のメモリチップ（１）を検査するための装置。」
　
（１）引用例
　原査定の拒絶の理由に引用された引用例、及びその記載事項は、前記「２．（２）」に記載したとおりである。
　
（２）対比・判断
　本願発明は、前記２．で検討した本願補正発明から「ロジック（５）」の限定事項である「アドレス信号、データ信号及び制御信号による検査機能を引き受け、この結果、必要とされる針（６）の数は相応に低減される」との構成を省いたものである。
　そうすると、本願発明の構成要件をすべて含み、さらに他の構成要件を付加したものに相当する本願補正発明が、前記２．（４）に記載したとおり、引用例１及び引用例２に記載された発明並びに周知技術に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も同様の理由により、引用例１及び引用例２に記載された発明並びに周知技術に基づいて、当業者が容易に発明をすることができたものである。
　
（３）むすび
　以上のとおり、本願発明は、引用例１及び引用例２に記載された発明並びに周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法２９条２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。