【事件の表示】
　平成１０年特許願第３７１６４１号「半導体素子の駆動装置」拒絶査定不服審判事件〔平成１２年　２月　８日出願公開、特開２０００−　４０９５１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、平成１０年１２月２５日（優先権主張平成１０年５月１８日）の出願であって、平成１８年５月２６日付けで拒絶査定がなされ、これに対し、同年６月２９日に拒絶査定に対する審判請求がなされ、同年７月２６日付けで手続補正がなされ、その後当審において、平成１８年１１月１５日付けで拒絶の理由（最後）が通知され、これに対し、平成１９年１月２２日付けで手続補正がなされたものである。
　
第２．補正却下の決定
[補正却下の決定の結論]
　平成１９年１月２２日付けの手続補正を却下する。
　
[理由]
１．補正後の本願発明
　上記手続補正（以下、「本件補正」という。）は補正前の特許請求の範囲の請求項１に記載された発明を、下記の発明（以下、「補正後の発明」という。）に変更することを含むものである。
「高圧側主電極、低圧側主電極及び制御電極を有
し、互いに並列接続された
複数のバイポーラ半導体素子を駆動するための
　前記バイポーラ半導体素子をターンオフするとき、前記主電極間の電圧がオフ状態での印加電圧Ｖccの１／５以上に上昇する前に
上昇の途中で
　前記低下させる手段は、
　ゲートパルス信号の立上り時間と立下り時間を個別に設定可能なパルス発生回路と、
　前記パルス発生回路により発生したゲートパルス信号を増幅して前記制御電極に印加するゲート駆動回路とを備えていることを特徴とするバイポーラ半導体素子の駆動装置。」（下線は、補正により変更された部分を示す。）
　
２．新規事項の有無、補正の目的要件について
　本件補正は、当初明細書に記載した事項の範囲内において、補正前の特許請求の範囲の請求項１に記載された「バイポーラ半導体素子」を特定するため「有する」を「有し、互いに並列接続された」に限定し、「バイポーラ半導体素子の駆動装置」の前に「複数のバイポーラ半導体素子を駆動するための」を直列的に挿入するとともに、「１／５以上に上昇する前に」の後に「上昇の途中で」を直列的に挿入して、特許請求の範囲を減縮するものであるから、特許法第１７条の２第３項（新規事項）及び第４項第２号（補正の目的）の規定に適合する。
　
３．独立特許要件について
　本件補正は特許請求の範囲の減縮を目的とするものであるから、上記補正後の発明が特許出願の際独立して特許を受けることができるものであるかどうか、以下に検討する。
　
３−１）補正後の発明
　上記「１．補正後の本願発明」の項で認定したとおりである。
　
３−２）引用発明及び周知技術
　Ａ．これに対して、当審における、平成１８年１１月１５日付けで通知した拒絶の理由に引用した特開平８−３２２２４０号公報（以下、「引用例」という。）には、下記の記載がある。
　イ）「【請求項２】電圧制御形の自己消弧形電力用半導体素子をターンオフさせるための自己消弧形半導体素子のゲート制御方法において、
前記自己消弧形電力用半導体素子の温度を検出し、検出した温度に対応して該素子のターンオフ時のゲート電圧の立ち下がり波形を調整することを特徴とする自己消弧形電力用半導体素子のゲート制御方法。
【請求項３】請求項１又は請求項２に記載の自己消弧形半導体素子のゲート制御方法において、
前記ゲート電圧の立ち上がり又は立ち下がり波形の調整をするために、前記自己消弧形電力用半導体素子の検出した温度に対応して該素子のゲート駆動回路の出力電圧の立ち上がり又は立ち下がり時間をそれぞれ変化させることを特徴とする自己消弧形半導体素子のゲート制御方法。」（２頁１欄、特許請求の範囲）、
　ロ）「【０００１】
【産業上の利用分野】この発明は、電力変換装置に使用される絶縁ゲートバイポーラトランジスタ（以下、ＩＧＢＴと称する）などの電圧制御形の自己消弧形電力用半導体素子のゲート制御方法に関する。」（２頁１欄）、
　ハ）「【０００５】図６において、図７に示すようにＩＧＢＴ１１のゲート−エミッタ間電圧がしきい値レベル以下に減少すると、ＩＧＢＴ１１がターンオフ動作を開始し、ＩＧＢＴ１１のコレクタ−エミッタ間電圧が上昇し、これがほぼ主回路電源１０の電圧（Ｅ）に等しくなったところでコレクタ電流が減少を始める。」（２頁２欄）、
　ニ）「【００１８】
【実施例】図１は、この発明の自己消弧形半導体素子のゲート制御方法の第１の実施例を示すゲート駆動回路の構成図である。図１（イ）において、１はＩＧＢＴ、３０はゲート駆動回路、２０１はＩＧＢＴ１に取り付けられた温度センサである。
【００１９】ゲート駆動回路３０は、温度センサ２０１の検出した温度に対応した電圧に変換する変換器３１、外部により入力されるオン・オフ信号と変換器３１の出力とを乗算演算して正負の極性の電圧を出力する掛算器３２、掛算器３２の出力の正負の極性の電圧を積分演算する積分器３３、積分器３３の出力によりそれぞれのベース電流が制御されるトランジスタ３４，３５、トランジスタ３４，３５のエミッタとＩＧＢＴ１のゲートとの間に接続されてゲート駆動回路３０とＩＧＢＴ１のゲート間の過渡的な突入電流を抑制する抑制抵抗３６、トランジスタ３４，３５の電源３７，３８から構成される。
【００２０】図１（ロ）はゲート駆動回路３０の動作を示し、前記オン・オフ信号に基づくＡ点の波形は、変換器３１で変換されたＩＧＢＴ１のケース温度に対応し、該温度が高くなると掛算器３２の正負の出力値が大きくなり積分器３３の出力の傾斜が立つことにより図示の如くに変化する。なお、Ａ点の波形として、掛算器３２と積分器３３とにより立ち上がり，立ち下がりの傾斜を別々に調整することも可能である。
【００２１】図２に、図１で示したゲート駆動回路３０によるＩＧＢＴ１のターンオフ時の動作波形を、図３にＩＧＢＴ１のターンオン時の動作波形を示す。図２，図３に示すように、ＩＧＢＴ１のケース温度の上昇に応じてターンオン、ターンオフ時のゲート・エミッタ間の電圧変化の速度が速くなり、これによりターンオン、ターンオフ時のＩＧＢＴ１のコレクタ電流の変化率〔ｄｉ／ｄｔ〕がほぼ一定に調整されるため、ＩＧＢＴ１に印加される跳ね上がり電圧およびスイッチング損失エネルギーもほぼ一定にできる。」（３頁４欄〜４頁５欄）、
　ホ）「【００２６】
【発明の効果】この発明によれば、自己消弧形電力用半導体素子の温度が変化してもターンオン、ターンオフ時の該素子の電流の変化率〔ｄｉ／ｄｔ，−ｄｉ／ｄｔ〕をほぼ一定値に調整できるため、該素子の温度が低い時に印加電圧が過大になって該素子の許容値を越えて破損する、あるいは該素子の温度が高い時にスイッチング損失エネルギーが過大になって該素子が過熱することが無くなり、電力変換装置として高信頼性，小型化，軽量化が達成できる。」（４頁６欄）。
　　　　　　　　　　
　ここで、前記段落００２０の「なお、Ａ点の波形として、掛算器３２と積分器３３とにより立ち上がり，立ち下がりの傾斜を別々に調整することも可能である。」旨の記載、図１の（イ）の回路の図、及び（ロ）の波形の図を参照すれば、掛算器３２と積分器３３は「ゲートパルス信号の立上り時間と立下り時間を個別に設定可能なパルス発生回路」であるということができ、トランジスタ３４、３５は、「前記パルス発生回路により発生したゲートパルス信号を増幅して前記制御電極に印加するゲート駆動回路」であるということができる。
　また、段落０００５の「ゲート−エミッタ間電圧がしきい値レベル以下に減少すると、・・・（中略）・・・ＩＧＢＴ１１のコレクタ−エミッタ間電圧が上昇し」旨の記載、及び図７の波形、図２の波形を参照すると、ＩＧＢＴをターンオフするとき、前記コレクタ・エミッタ間の電圧がその上昇し始めであって、所定電圧以上に上昇する前に、前記ゲートの電圧を前記ＩＧＢＴのしきい値電圧Ｖth以下に低下させることが明らかである。
　すると、上記引用例１の記載及び図面、並びにこの分野における技術常識を考慮すれば、上記引用例には、
「コレクタ、エミッタ及びゲートを有するＩＧＢＴを駆動するための駆動装置であって、
　前記ＩＧＢＴをターンオフするとき、前記コレクタ・エミッタ間の電圧がその上昇し始めであって、所定電圧以上に上昇する前に、前記ゲートの電圧を前記ＩＧＢＴのしきい値電圧Ｖth以下に低下させる手段を含んでおり、
　前記低下させる手段は、
　ゲートパルス信号の立上り時間と立下り時間を個別に設定可能なパルス発生回路と、
　前記パルス発生回路により発生したゲートパルス信号を増幅して前記制御電極に印加するゲート駆動回路とを備えていることを特徴とするバイポーラ半導体素子の駆動装置。」の発明（以下、「引用発明」という。）が開示されているものと認められる。
　　　　　　　　
Ｂ．周知例として例示するものだが、特開平１０−４６７３号公報（以下、「周知例１」という。）には、下記イの記載があり、同じく特開平１０−４２５４８号公報（以下、「周知例２」という。）には、下記ロ〜ニの記載があり、同じく特開平９−２２３７８９号公報（以下、「周知例３」という。）には、下記ホ〜トの記載がある。
　イ）「【０００８】
【発明が解決しようとする課題】従来からインバータ等電力変換装置では、大容量の装置になると、複数のＩＧＢＴを並列接続して通電能力を増大するようにしている。」（周知例１、３頁４欄）。
　ロ）「【０００１】
【発明の属する技術分野】本発明は、例えばＢＪＴ（Bipolar  Junction  Transistor)、ＩＧＢＴ（Insulated  Gate  Bipolar Transistor)、ＧＴＯ（Gate  Turn  Off)サイリスタ等の電力用半導体素子を一アーム内に並列接続して構成される半導体電力変換装置に関する。」（周知例２、２頁１欄）、
　ハ）「【００２１】次に、図３を用いてターンオフ時の電流平衡原理を説明する。時刻ｔ０において、共通のゲート駆動回路ＧＤＵから逆バイアス電圧が与えられると、ＩＧＢＴ Ｑ１，Ｑ２のゲート電圧は下降してゆく。時刻ｔ１の時点でターンオフ時間が短い（ゲートしきい値電圧の高い）ＩＧＢＴ Ｑ１のゲート電圧がしきい値（ＶTh(Ｑ１））に到達すると、そのコレクタ電流は下降を始める。これにより、リアクトルＬ１の両端電位はＩＧＢＴ Ｑ１のエミッタ側が負となる。これと同時にＩＧＢＴ Ｑ２のコレクタ電流のうち、一部は図１に矢印２で示した経路にも分流するようになる。」（周知例２、４頁５欄）、
　ニ）上記周知例２の段落００２１が引用する図３を参照すると、ＩＧＢＴ Ｑ１のゲート電圧（制御電極の電圧）がしきい値ＶＴＨ（Ｑ１）に達するｔ１の時点で、そのコレクタ電圧は上昇の途中であること、及び同様に、ＩＧＢＴ Ｑ２のゲート電圧（制御電極の電圧）がしきい値ＶＴＨ（Ｑ２）に達するｔ２の時点で、そのコレクタ電圧は上昇の途中であることを読み取ることができる。
　ホ）「【０００１】
【発明の属する技術分野】本発明は、絶縁ゲートによりターンオフ制御を行う絶縁ゲート型半導体素子に関する。」（周知例３、２頁２欄）、
　ヘ）「【００６０】本実施形態のＩＧＢＴは，プロトンのイオン注入による局所的ライフタイム低減層２０が設けられている点が図１５に示したＩＧＢＴとは異なっている。このＩＧＢＴは、図９に示すようなタイムチャートに従ったゲート駆動法によりスイッチング動作させることができる。すなわちターンオフ開始前に、オン状態のときにＶ1 のゲート電圧がかかっていたキャリア注入用ゲート電極１４の電圧を，Ｖ1 よりも小さいがしきい値電圧よりは大きい電圧Ｖ2 まで低下させた後、一定時間（Δｔ）後に、キャリア注入用ＭＯＳＦＥＴをオフ状態にする。このようなゲート駆動法によれば、ターンオフに先立って一時的にｎ型ベース層１への電子注入が絞られて、ソース電極１８側のキャリア密度が低減されるため、ターンオフ損失が大幅に低減される。」（周知例３、７頁１２欄〜８頁１３欄）、
　ト）上記周知例３の段落００６０が引用する図９を参照すると、ゲート電圧ＶＧを、Ｖ1 よりも小さいがしきい値電圧よりは大きい電圧Ｖ2 まで低下させた状態で、主電極間の電圧が少し上昇することを読み取ることができる。
　
　上記上記周知例１の「イ」の項の記載、及び周知例２の「ロ」の項の記載によれば、複数のＩＧＢＴを並列接続して駆動することは周知（周知技術１）である。　
　また、上記周知例２の「ニ」の項で述べたとおり、周知例２では、「ＩＧＢＴをターンオフするとき、制御電極の電圧の低下に伴い、主電極間の電圧は徐々に上昇し、制御電極の電圧がしきい値電圧Ｖthに至ったときには、主電極間の電圧は上昇の途中である」ことが明らかである。同様のことが、上記周知例３の「ト」の項の記載からも明らかである。すると、「ＩＧＢＴをターンオフするとき、制御電極の電圧の低下に伴い、主電極間の電圧は徐々に上昇し、制御電極の電圧がしきい値電圧Ｖthに至ったときには、主電極間の電圧は上昇の途中である」ことは周知（周知技術２）であるということができる。
　
３−３）対比
　補正後の発明と引用発明とを比較する。
　
　ａ）引用発明の「コレクタ」、「エミッタ」、「ゲート」は、それぞれ補正後の発明の「高圧側主電極」、「低圧側主電極」、「制御電極」に相当する。
　ｂ）引用発明の「ＩＧＢＴ」、「コレクタ・エミッタ間」は、それぞれ補正後の発明の「絶縁ゲート型のバイポーラ半導体素子」、「主電極間」に相当する。
　ｃ）引用発明の「所定電圧」と補正後の発明の「オフ状態での印加電圧Ｖccの１／５」は、「所定電圧」という点で一致する。
　　　　　　　　　　　　
　したがって、補正後の発明と引用発明は、次の点で一致し、相違する。
　　　　　　　　　　　　　　　
（一致点）
　「高圧側主電極、低圧側主電極及び制御電極を有する絶縁ゲート型のバイポーラ半導体素子の駆動装置であって、
　前記バイポーラ半導体素子をターンオフするとき、前記主電極間の電圧が所定電圧以上に上昇する前に、前記制御電極の電圧を前記バイポーラ半導体素子のしきい値電圧Ｖth以下に低下させる手段を含んでおり、
　前記低下させる手段は、
　ゲートパルス信号の立上り時間と立下り時間を個別に設定可能なパルス発生回路と、
　前記パルス発生回路により発生したゲートパルス信号を増幅して前記制御電極に印加するゲート駆動回路とを備えているバイポーラ半導体素子の駆動装置。」
　　　　　　　　　　
（相違点１）
　絶縁ゲート型のバイポーラ半導体素子が、補正後の発明では、互いに並列接続された複数のもので構成されるのに対して、引用発明では、単数のもので構成される点。
　　　
（相違点２）
　しきい値電圧Ｖth以下に低下させる時点で、補正後の発明では、主電極間の電圧がオフ状態での印加電圧Ｖccの１／５以上に上昇する前に上昇の途中であるのに対し、引用発明では、主電極間の電圧がその上昇し始めであって、所定電圧以上に上昇する前であるものの、所定電圧がオフ状態での印加電圧Ｖccの１／５かどうか、そして、上昇の途中かどうか不明な点。
　
（３−４）当審の判断
　
（相違点１について）
　前記「３−２）引用発明及び周知技術」の「Ｂ．」の項で述べたように、複数のＩＧＢＴを並列接続して駆動することは周知（周知技術１）である。
　そして、当該周知技術を引用発明に適用することに特段の阻害要因は見あたらないから、当該周知技術を引用発明に適用して、引用発明の絶縁ゲート型のバイポーラ半導体素子を並列接続して複数設け、補正後の発明のように構成することは、当業者が容易になし得ることである。
　　　　　　　　　　　　　　　
（相違点２について）
　前記「３−２）引用発明及び周知技術」の「Ｂ．」の項で述べたように、「ＩＧＢＴをターンオフするとき、制御電極の電圧の低下に伴い、主電極間の電圧は徐々に上昇し、制御電極の電圧がしきい値電圧Ｖthに至ったときには、主電極間の電圧は上昇の途中である」ことは周知（周知技術２）である。
　当該周知技術に照らせば、前記引用例の段落０００５の「しきい値レベル以下に減少すると、・・・（中略）・・・ＩＧＢＴ１１のコレクタ−エミッタ間電圧が上昇し、」という記載における、「電圧が上昇し、」は、この時点で主電極間の電圧が急速に立ち上がる様を示すものであって、ミクロ的に見れば、しきい値レベルに到達する前から主電極間の電圧は徐々に立ち上がること、即ち、しきい値電圧Ｖth以下に低下させる時点では、主電極間の電圧が上昇の途中であると解釈することが自然である。
　そこで、この上昇の途中の電圧を、補正後の発明のように「印加電圧Ｖccの１／５以上に上昇する前に」と特定することについて検討する。
　補正後の発明が「印加電圧Ｖccの１／５以上に上昇する前に」と特定する目的は、本願明細書の段落０１０４の記載によれば、「発熱を低下させる観点」であるとされている。
　一方、引用例の段落００２１の「ＩＧＢＴ１のケース温度の上昇に応じてターンオン、ターンオフ時のゲート・エミッタ間の電圧変化の速度が速くなり、これによりターンオン、ターンオフ時のＩＧＢＴ１のコレクタ電流の変化率〔ｄｉ／ｄｔ〕がほぼ一定に調整されるため、・・・（中略）・・・スイッチング損失エネルギーもほぼ一定にできる。」旨の記載、及び段落００２６の「【発明の効果】この発明によれば、自己消弧形電力用半導体素子の温度が変化してもターンオン、ターンオフ時の該素子の電流の変化率〔ｄｉ／ｄｔ，−ｄｉ／ｄｔ〕をほぼ一定値に調整できるため、・・・（中略）・・・あるいは該素子の温度が高い時にスイッチング損失エネルギーが過大になって該素子が過熱することが無くなり、」旨の記載によれば、引用発明でターンオフする際に、制御電極の電圧（ゲート−エミッタ間電圧）の下げ方を急峻にし、しきい値電圧Ｖth以下に下げるタイミングを前倒しする目的は、素子の過熱を抑えることであるということができる。
　そして、このように、引用発明において、しきい値電圧Ｖth以下に下げるタイミングを前倒しすることは、ＩＧＢＴの主電極間の電圧は制御電極の電圧により制御されるという因果関係から見て、しきい値電圧Ｖth以下に下げるタイミングを主電極間の電圧立ち上がりに対し、更に先行させる方向に制御することに他ならない。
　すると、補正後の発明のように「印加電圧Ｖccの１／５以上に上昇する前に」と特定することと、引用発明において、制御電極の電圧の下げ方を急峻にし、しきい値電圧Ｖth以下に下げるタイミングを前倒しすることは、共通の課題を有すると言うことができる。そして、補正後の発明の「印加電圧Ｖccの１／５」という数値限定に基づく有利な効果は、その数値限定の内と外で量的に顕著な差異があるというものでもないから、当該数値限定は当業者が容易になし得るものである。
　
　以上により、補正後の発明のように「主電極間の電圧がオフ状態での印加電圧Ｖccの１／５以上に上昇する前に上昇の途中で、制御電極の電圧をバイポーラ半導体素子のしきい値電圧Ｖth以下に低下させる」よう構成することは、当業者が容易になし得るものである。
　
　また、上記相違点１、２についての判断に加え、補正後の発明が奏する効果も、上記引用発明及び周知技術から当業者が予測できる範囲のものである。
　
　以上のとおり、補正後の発明は引用発明及び周知技術に基づいて容易に発明できたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができるものではない。
　
４．結語
　以上のとおり、本件補正は、補正後の発明が特許出願の際独立して特許を受けることができるものではないから、特許法第１７条の２第５項の規定により準用する特許法第１２６条第５項の規定に違反するので、同法第１５９条第１項において準用する同法第５３条第１項の規定により却下すべきものである。
　
第３．本願発明について
１．本願発明
　平成１９年１月２２日付けの手続補正は上記のとおり却下されたので、本願の請求項１に係る発明（以下、「本願発明」という。）は、平成１８年７月２６日付けの手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載されたとおりのものと認める。
　
２．引用発明及び周知技術
　引用発明及び周知技術は、前記「第２．補正却下の決定」の「３．独立特許要件について」の「３−２）引用発明及び周知技術」の項中で認定したとおりである。
　
３．対比・判断
　本願発明は前記補正後の発明の構成から、「互いに並列接続された」、「複数の」、「駆動するためのバイポーラ半導体素子」、及び「上昇の途中で、」という構成に係る限定を省いたものである。
　そうすると、本願発明の構成を全て含み、さらに他の構成要件を付加した構成を有する補正後の発明が、上記「第２．補正却下の決定」の項中の「３．独立特許要件について」の項で検討したとおり、引用発明及び周知技術に基いて容易に発明できたものであるから、本願発明も同様の理由により、前記引用発明及び周知技術に基いて容易に発明できたものである。
　
４．むすび
　以上のとおり、本願発明は、上記引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。