【事件の表示】
　特願２００５−３４３７４６「アクティブマトリクス表示装置及びその駆動制御方法」拒絶査定不服審判事件〔平成１８年　３月３０日出願公開、特開２００６−　８５１９９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成１５年１２月４日（優先日：平成１５年３月７日）に出願した特願２００３−４０５６４２号の一部を、平成１７年１１月２９日（優先日：平成１５年３月７日）に新たに特許出願としたものであって、平成１９年７月１３日付け（送達日：平成１９年７月２４日）で拒絶査定がなされ、これに対して同年８月２３日に拒絶査定不服審判の請求がなされるとともに、同年９月２５日付けで特許請求の範囲、明細書を対象とする手続補正がなされたものである。その後、当審において、平成２１年１０月１４日付け（発送日：同年１０月２０日）で拒絶の理由（以下、「当審拒絶理由」という。）を通知したところ、同年１２月２１日付けで意見書が提出されるとともに、同日付けで特許請求の範囲、明細書を対象とする手続補正がなされた。
　
第２　当審拒絶理由の概要
　本件出願の請求項１−８に係る発明は、その優先日前に日本国内又は外国において頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その優先日前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　　　　　記　　　（引用文献等については引用文献等一覧参照）
　
（中略）
　
・請求項　　　４−５、８
・引用文献等　１−５
・備考
　
（中略）
　
　　　　　　　　　　　　引　用　文　献　等　一　覧
　
１．国際公開０２／３９４２０号
２．特開平１１−３３８４１３号公報
３．特表平１０−５０３２９２号公報
４．特開平１１−３３８５６１号公報
５．特開平１１−２８２４２０号公報
　
第３　当審の判断
１　本願発明
　本願の請求項４に係る発明（以下「本願発明」という。）は、平成２１年１２月２１日付けの手続補正により補正された特許請求の範囲、明細書及び図面の記載からみて、その特許請求の範囲の請求項４に記載された以下のとおりのものと認める。
　
「　　【請求項４】
　エレクトロルミネッセンス素子の発光を制御するための第１薄膜トランジスタと、前記第１薄膜トランジスタのゲートに設けられた第１容量と、を有する画素回路であって、入力された電流信号に応じた電圧が前記第１容量に保持され、前記電流信号に基づいて前記エレクトロルミネッセンス素子を発光させる画素回路が、行列状に複数配されたアクティブマトリクス表示装置において、
　入力されたアナログ映像信号電圧を保持するための第２容量と、
ゲートが前記第２容量に接続され、前記第２容量に保持された電圧に応じて、前記複数の画素回路のそれぞれにデータ線を介して入力する前記電流信号を出力するための第２薄膜トランジスタと、
前記電流信号を出力する前に、一旦前記第２薄膜トランジスタのゲートとドレインを短絡するための第３薄膜トランジスタと、
を有するアナログ式の複数の電流信号発生回路と、
　前記複数の電流信号発生回路から出力される電流信号のばらつきを補正するための補正値を記憶する記憶回路と、
　前記記憶回路に記憶された補正値に基づいて、前記電流信号発生回路に入力されるアナログ映像信号電圧を補正するための補正回路と、
を具備することを特徴とするアクティブマトリクス表示装置。」
　
２　引用刊行物に記載された発明
（１）当審拒絶理由で引用文献１として引用され、本願の優先日前の２００２年５月１６日に頒布された刊行物である国際公開０２／３９４２０号（以下、「引用刊行物１」という。）には、「アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置」の発明に関して、図面とともに以下の事項が記載されている。
　
＜記載事項１＞
「ところで、アクティブマトリクス型有機ＥＬディスプレイにおいては、能動素子として一般に、ガラス基板上に形成された絶縁ゲート型薄膜電界効果トランジスタ（ＴＦＴ）が利用される。ところが、このＴＦＴの形成に使用されるアモルファスシリコン（非晶質シリコン）やポリシリコン（多結晶シリコン）は、単結晶シリコンに比べて結晶性が悪く、導電機構の制御性が悪いために、形成されたＴＦＴは特性のばらつきが大きいことが良く知られている。
　特に、比較的大型のガラス基板上にポリシリコンＴＦＴを形成する場合には、ガラス基板の熱変形等の問題を避けるため、通常、アモルファスシリコン膜の形成後、レーザアニール法によって結晶化が行われる。しかしながら、大きなガラス基板に均一にレーザエネルギーを照射することは難しく、ポリシリコンの結晶化の状態が基板内の場所によってばらつきを生ずることが避けられない。この結果、同一基板上に形成したＴＦＴでも、そのしきい値Ｖｔｈが画素によって数百ｍＶ、場合によっては１Ｖ以上ばらつくこともまれではない。
　この場合、例えば異なる画素に対して同じ電位Ｖｗを書き込んでも、画素によってＴＦＴのしきい値Ｖｔｈがばらつくことになる。これにより、ＯＬＥＤに流れる電流Ｉｄｓは画素毎に大きくばらついて全く所望の値からはずれる結果となり、ディスプレイとして高い画質を期待することはできない。このことは、しきい値Ｖｔｈのみではなく、キャリアの移動度μなどのばらつきについても同様のことが言える。」（第３頁第２０行−第４頁第１２行）
　
＜記載事項２＞
「図３５に示す画素回路が、図３３に示す画素回路と決定的に異なる点は、次の通りである。すなわち、図３３に示す画素回路においては輝度データが電圧の形で画素に与えられるのに対し、図３５に示す画素回路においては電流の形で画素に与えられる点にある。その動作は次の通りである。
　先ず、輝度情報を書き込む際は、走査線１２７を選択状態にし、データ線１２８に、輝度情報に応じた電流Ｉｗを流す。この電流Ｉｗは、ＴＦＴ１２５を通してＴＦＴ１２４に流れる。このとき、ＴＦＴ１２４に生ずるゲート・ソース間電圧をＶｇｓとする。書き込み時は、ＴＦＴ１２６によってＴＦＴ１２４のゲート・ドレイン間が短絡されているので、ＴＦＴ１２４は飽和領域で動作する。
　よって、良く知られたＭＯＳトランジスタの式にしたがって
    Ｉｗ＝μ１Ｃｏｘ１Ｗ１／Ｌ１／２（Ｖｇｓ−Ｖｔｈ１）2   ……（１）
が成立する。（１）式において、Ｖｔｈ１はＴＦＴ１２４のしきい値、μ１はキャリアの移動度、Ｃｏｘ１は単位面積当たりのゲート容量、Ｗ１はチャネル幅、Ｌ１はチャネル長である。
　次に、ＯＬＥＤ１２１に流れる電流をＩｄｒｖとすると、この電流ＩｄｒｖはＯＬＥＤ１２１と直列に接続されたＴＦＴｌ２２によって電流値が制御される。図３５に示す画素回路では、ＴＦＴｌ２２のゲート・ソース間電圧が（１）式のＶｇｓに一致するので、ＴＦＴｌ２２が飽和領域で動作すると仮定すれば、
    Ｉｄｒｖ＝μ２Ｃｏｘ２Ｗ２／Ｌ２／２（Ｖｇｓ−Ｖｔｈ２）2 …（２）
となる。」（第５頁第３−２２行）
　
＜記載事項３＞
「本発明によるアクティブマトリクス型表示装置は、電流によって画像情報の書き込みを行う電流書き込み型の画素回路がマトリクス状に配置されるとともに、これら各画素回路を選択する複数本の走査線および各画素回路に画像情報を供給する複数本のデータ線が配線されてなる表示部と、画像情報を一旦保持した後電流の形で複数本のデータ線の各々に与えることによって各画素回路に対する画像情報の書き込み駆動を行う駆動回路とを備えた構成となっている。
　上記構成のアクティブマトリクス型表示装置において、画素回路が電流書き込み型の場合には、画素回路内の能動素子の特性が画素毎にばらついたとしても、表示素子に流れる電流が正確に書き込み電流に比例するので、表示素子の発光輝度を正確に制御できる。一方、駆動回路は画像情報を一旦保持し、しかる後データ線の各々に画像情報を電流の形で与える。これにより、駆動回路による各画素回路への画像情報の書き込みが線順次にて行われる。」（第９頁第１０−２１行）
　
＜記載事項４＞
「［第１実施形態］
　図１は、本発明の第１実施形態に係るアクティブマトリクス型表示装置の構成例を示すブロック図である。図１において、画素回路１１がマトリクス状に多数配置されて表示領域（表示部）を構成している。ここでは、ｍ列ｎ行の画素配列を例に採って示している。この表示領域には、画素回路１１の各々に対して、各画素（画素回路）を選択するｎ本の走査線１２−１〜１２−ｎと、各画素に画像データ、例えば輝度データを供給するｍ本のデータ線１３−１〜１３−ｍとが配線されている。」（第１２頁第１３−２０行）
　
＜記載事項５＞
「上記構成の第１実施形態に係るアクティブマトリクス型表示装置において、画素回路１１としては、例えば図３５に示した電流書き込み型の画素回路が用いられる。この電流書き込み型画素回路は、先述したように、画素回路１１の表示素子として、電流値によって輝度が制御される発光素子、例えば有機ＥＬ素子（ＯＬＥＤ）を用いるとともに、４つのＴＦＴ（絶縁ゲート型薄膜電界効果トランジスタ）および１つのキャパシタを有し、輝度データが電流の形でデータ線から与えられるようになっている。なお、画素回路１１としては、図３５に示した回路構成のものに限定されるものではなく、要は、電流書き込み型の画素回路であれば良い。」（第１３頁第１９行−第１４頁第１行）
　
＜記載事項６＞
「［第３実施形態］
　図１８は、本発明の第３実施形態に係るアクティブマトリクス型表示装置の構成例を示すブロック図であり、図中、図１と同等部分には同一部号を付して示している。本実施形態に係るアクティブマトリクス型表示装置において、第１実施形態に係るアクティブマトリクス型表示装置との違いは、データ線を駆動するデータ線ドライバ回路の構成にある。
　すなわち、第１実施形態ではデータ線ドライバ回路１５として電流書き込み型の電流ドライバ回路を用いているのに対し、本実施形態ではデータ線ドライバ回路１９として電圧書き込み型の電流ドライバ回路（ＣＤ）１９−１〜１９−ｍを用いている。電圧書き込み型の電流ドライバ回路（以下、単に「電流ドライバ回路」と記す）１９−１〜１９−ｍは、各出力端がデータ線１３−１〜１３−ｍの各一端に接続されている。」（第３３頁第１２−２３行）
　
＜記載事項７＞
「［第８回路例］
　図２２は、電圧書き込み型電流ドライバ回路のさらに他の回路例を示す回路図であり、図中、図２１と同等部分には同一符号を付して示している。本例に係る電流ドライバ回路では、図２１の回路に、ＴＦＴ５１のゲートとドレインとの間に接続されたリセットＴＦＴ５７と、ＴＦＴ５１のゲートとＴＦＴ５２のソースとの間に接続されたデータ書き込みキャパシタ５８とを追加した構成となっている。
　ところで、図２１の回路例では、輝度データが電圧の形で与えられ、それがそのままキャパシタ５３に保持され、その保持された電圧に基づいてＴＦＴ５１がデータ線に電流を流す構成となっているが、この構成では、ＴＦＴ５１のしきい値がばらつくと、（１）式に従って駆動電流がばらつき、画像の品位を損ねる可能性がある。
　これに対し、本回路例に係る電圧書き込み型電流ドライバ回路では、リセットＴＦＴ５７によってＴＦＴ５１のゲート・ドレインを所定の期間電気的に短絡させる動作を行った後、ＴＦＴ５１のゲートと信号入力線１６とをデータ書き込みキャパシタ５８によって容量結合させる構成を採ることにより、ＴＦＴ５１のしきい値がばらついても、駆動電流がばらつかないため、画像の品位を損ねることはない。以下に、図２３（Ａ）〜（Ｄ）のタイミングチャートを用いてその具体的な動作説明を行う。
　先ず、ＴＦＴ５４がオン状態であるとき、リセットＴＦＴ５７のゲートに高レベルのリセット信号ｒｓｔを与えることによって当該ＴＦＴ５７をオン状態とする。すると、ＴＦＴ５１のゲート・ドレインが電気的に短絡されるが、このときＴＦＴ５４がオン状態であって、データ線からＴＦＴ５４およびＴＦＴ５１を介してグランドに向かって電流が流れているため、ＴＦＴ５１のゲート・ソース間電圧は、そのしきい値Ｖｔｈよりも高くなっている。
　次に、ＴＦＴ５４のゲートに与えられる駆動信号ｄｅが低レベルになることによってＴＦＴ５４がオフ状態になると、ＴＦＴ５１を流れる電流は、所定の時間を経過した後にゼロになる。このとき、そのドレイン・ゲート間がＴＦＴ５７によって短絡されているため、ＴＦＴ５１のドレインおよびゲートの電位は次第に低下していき、その値がＴＦＴ５１のしきい値Ｖｔｈとなった状態で安定する。このとき、ＴＦＴ５２のゲートに高レベルの書き込み制御信号ｗｅが印加されることで、信号入力線１６は所定の電位（本例では、グランドレベル）にされている（以下、この動作をリセット動作と称する）。その後に、信号入力線１６に信号電圧Ｖｗを印加する。
　信号入力線１６とＴＦＴ５１のゲートとは、データ書き込みキャパシタ５８を介して、即ち容量結合で接続されているため、キャパシタ５３，５８の容量値をＣｏ，Ｃｄとすると、ＴＦＴ５１のゲート電位は概ね
    ΔＶｇ＝Ｖｗ×Ｃｄ／（Ｃｄ＋Ｃｏ）                    ……（１９）
だけ上昇する。信号電圧Ｖｗの印加前にはＶｇ＝Ｖｔｈであったから、ＴＦＴ５１のゲート・ソース間電圧Ｖｇｓは、
    Ｖｇｓ＝Ｖｔｈ＋ΔＶｇ
          ＝Ｖｔｈ＋Ｖｗ×Ｃｄ／（Ｃｄ＋Ｃｏ）            ……（２０）
となる（以下、この動作を被書き込み動作と称する）。
　信号電圧Ｖｗの印加後はＴＦＴ５２をオフ状態とし、ＴＦＴ５４のゲートに駆動制御信号ｄｅを与えることによって当該ＴＦＴ５４をオン状態とすれば、ＴＦＴ５１によってデータ線に電流が流れる。このとき、その電流値Ｉｄは（１）式および（２０）式から
    Ｉｄ＝μＣｏｘＷ／Ｌ／２｛Ｖｗ×Ｃｄ/(Ｃｄ＋Ｃｏ)｝2 ……（２１）
となる（以下、この動作を駆動動作と称する）。（２１）式はしきい値Ｖｔｈを含まないことから、駆動電流値ＩｄはＴＦＴ５１のしきい値Ｖｔｈのばらつきによらないことがわかる。」（第３５頁第１４行−第３７頁第１２行）
　
　上記記載事項６及び図１８の第３実施形態からみて、電流書き込み型画素回路１１がマトリクス状に多数配置されたアクティブマトリクス型表示装置において、複数の電圧書き込み型の電流ドライバ回路１９−１〜１９−ｍを具備するアクティブマトリクス型表示装置が読み取れる。
　
　上記記載事項６には、第３実施形態の構成例を示す図１８は、図中、図１と同等部分に同一部号が付して示していると記載されているから、図１８に示された電流書き込み型画素回路１１と、図１に示された電流書き込み型画素回路１１とは、同一部号が付された同等部分であることが読み取れる。また、上記記載事項４、５からみて、図１に示された電流書き込み型画素回路１１としては、例えば図３５に示した電流書き込み型の画素回路が用いられていることが読み取れる。
　したがって、上記記載事項６及び図１８の第３実施形態における電流書き込み型画素回路１１についても、図１に示された電流書き込み型画素回路１１と同様、例えば図３５に示した画素回路が用いられていることが読み取れる。
　上記記載事項２、５及び図３５からみて、ＯＬＥＤ１２１の輝度を制御する電流Ｉｄｒｖを供給するＴＦＴ１２２と、前記ＴＦＴ１２２のゲートに接続されたキャパシタ１２３と、を有する電流書き込み型の画素回路１１が読み取れる。
　上記記載事項２からみて、ＴＦＴ１２４に生ずるゲート・ソース間電圧Ｖｇｓと、輝度データが電流の形で画素に与えられる電流Ｉｗとは、（１）式に示す関係にあるから、前記電圧Ｖｇｓは、前記電流Ｉｗに応じた電圧であることが読み取れる。また、ＯＬＥＤ１２１に流れる電流Ｉｄｒｖと前記電圧Ｖｇｓとは、（２）式に示す関係にあり、前記電圧Ｖｇｓと前記電流Ｉｗとは、（１）式に示す関係にあるから、前記電流Ｉｄｒｖは前記電流Ｉｗに基づくことが読み取れる。また、図３５のキャパシタ１２３とＴＦＴ１２４との接続関係からみて、ＴＦＴ１２４に生ずるゲート・ソース間電圧Ｖｇｓは、キャパシタ１２３に保持されることが見て取れる。
　したがって、上記記載事項６及び図１８の第３実施形態のアクティブマトリクス型表示装置は、ＯＬＥＤ１２１の輝度を制御する電流Ｉｄｒｖを供給するＴＦＴ１２２と、前記ＴＦＴ１２２のゲートに接続されたキャパシタ１２３と、を有する電流書き込み型の画素回路１１であって、輝度データが電流の形で画素に与えられる電流Ｉｗに応じたゲート・ソース間電圧Ｖｇｓが前記キャパシタ１２１に保持され、前記電流Ｉｗに基づいた電流Ｉｄｒｖを前記ＯＬＥＤ１２１に流す電流書き込み型の画素回路１１が、マトリクス状に多数配置されたものであることが読み取れる。
　
　上記記載事項６及び７からみて、上記記載事項７及び図２２には、第３実施形態のアクティブマトリクス型表示装置の電圧書き込み型の電流ドライバ回路の回路例の一つが示されていることが読み取れる。
　上記記載事項７及び図２２、２３からみて、信号電圧Ｖｗは、信号入力線１６に印加される電圧、つまり電圧書き込み型の電流ドライバ回路に入力される電圧であることが読み取れる。また、上記記載事項７の（２０）式や、図２２に示されたＴＦＴ５１とキャパシタ５３の接続関係からみて、ＴＦＴ５１のゲート・ソース間電圧Ｖｇｓは、信号電圧Ｖｗに応じた電圧であり、キャパシタ５３に保持される電圧であることが読み取れる。
　上記記載事項７及び図２２からみて、ゲートがキャパシタ５３に接続され、前記キャパシタ５３に保持された前記電圧Ｖｇｓに応じた電流をデータ線に流すＴＦＴ５１が読み取れる。
　上記記載事項３には、駆動回路は、画像情報を一旦保持した後、電流の形でデータ線に与えると記載されており、当該記載を踏まえて、上記記載事項７及び図２２に示された電流ドライバ回路をみた場合、前記電圧Ｖｗ及び前記電圧Ｖｇｓは、画像情報を示す電圧であることは明らかである。
　上記記載事項７及び図２２、２３からみて、駆動制御信号ｄｅにより、ＴＦＴ５１とデータ線を接続して、ＴＦＴ５１がデータ線に電流を流す前に、リセット信号ｒｓｔにより、ＴＦＴ５１のゲート・ドレインを、所定の時間、電気的に短絡する動作を行うリセットＴＦＴ５７が読み取れる。
　したがって、上記記載事項６及び図１８の第３実施形態のアクティブマトリクス型表示装置の電圧書き込み型の電流ドライバ回路は、入力された画像情報を示す信号電圧Ｖｗに応じたゲートソース間電圧Ｖｇｓを保持するキャパシタ５３と、ゲートがキャパシタ５３に接続され、前記キャパシタ５３に保持された前記電圧Ｖｇｓに応じて、データ線に電流を流すＴＦＴ５１と、データ線に電流を流す前に、ＴＦＴ５１のゲート・ドレインを、所定の時間、電気的に短絡させる動作を行うリセットＴＦＴ５７とを有していることが読み取れる。
　
　よって、上記記載事項２−７及び図面の記載からみて、引用刊行物１には、以下の発明が記載されているものと認められる。（以下、「引用発明１」という。）
　
「ＯＬＥＤ１２１の輝度を制御する電流Ｉｄｒｖを供給するＴＦＴ１２２と、前記ＴＦＴ１２２のゲートに接続されたキャパシタ１２３と、を有する電流書き込み型の画素回路１１であって、輝度データが電流の形で画素に与えられる電流Ｉｗに応じたゲート・ソース間電圧Ｖｇｓが前記キャパシタ１２１に保持され、前記電流Ｉｗに基づいた電流Ｉｄｒｖを前記ＯＬＥＤ１２１に流す電流書き込み型の画素回路１１が、マトリクス状に多数配置されたアクティブマトリクス型表示装置において、
　入力された画像情報を示す信号電圧Ｖｗに応じたゲート・ソース間電圧Ｖｇｓを保持するキャパシタ５３と、
ゲートがキャパシタ５３に接続され、前記キャパシタ５３に保持された前記電圧Ｖｇｓに応じて、データ線に電流を流すＴＦＴ５１と、
データ線に電流を流す前に、ＴＦＴ５１のゲート・ドレインを、所定の時間、電気的に短絡させる動作を行うリセットＴＦＴ５７と
を有する複数の電圧書き込み型の電流ドライバ回路１９−１〜１９−ｍと、
を具備するアクティブマトリクス型表示装置。」
　
（２）当審拒絶理由で引用文献２として引用され、本願の優先日前の平成１１年１２月１０日に頒布された刊行物である特開平１１−３３８４１３号公報（以下、「引用刊行物２」という。）には、図面とともに以下の事項が記載されている。
　
＜記載事項８＞
「【００３３】（３）定電流駆動回路のばらつき
図１１のようなｍ×ｎ個の単純マトリクス配線されたマルチ電子源に列方向配線から駆動電流を与える場合、画素の点灯時間を稼いで明るい表示を得るために、同じ行になるｎ個の素子は１行の走査時間（１Ｈ）中に同時に駆動される１行同時駆動を採用すると、定電流回路はｎ個必要となる。特に、画像表示装置に応用する場合には列方向配線の数、すなわち定電流回路の数は、数百〜数千になり、それらすべての回路の入出力特性（指令値に対する出力値）を全く同じになるようにすることは大変難しい。よって、それぞれの定電流回路に同じ指令値を与えたとしても、実際に素子に流れる電流がばらついてしまう。ひいては、画像表示装置を作成した場合の発光輝度にばらつきがでることになる。
【００３４】本発明は、かかる従来の問題点に鑑みてなされたもので、素子特性のばらつきに加えて、駆動回路のばらつきをも補正することにより、電子線放出量を均一にし、ひいては、例えば画像表示装置を作成した場合等において発光輝度を均一にさせることを可能ならしめる電子発生装置、画像形成装置及びそれらの駆動方法を提供しようとするものである。」
　
＜記載事項９＞
「【００４８】ＬＵＴａ１０９〜ＬＵＴｃ１１１は、画像表示にあわせて高速で内容を読み出すことのできるＲＡＭやＲＯＭなどの半導体メモリである。ＬＵＴａ１０９には、電流駆動回路１０８に関わる補正情報が、ＬＵＴｂ１１１０，ＬＵＴｃ１１１にマトリクス配線された表面伝導型放出素子に関わる補正情報が補正テーブルの形で格納されている。演算回路１１２は、ＬＵＴａ１０９〜ＬＵＴｃ１１１に格納されたデータを用いて、全ての表面伝導型放出素子からの電子放出電流が入力される目標Ｉｅ値になるように素子に流す電流値を計算し、電流駆動回路１０８に入力する。」
　
＜記載事項１０＞
「【００５１】以上が、画像形成時の動作の概要であるが、次に、補正テーブルの作成方法について説明する。
【００５２】図２は、電流駆動回路１０８に関わる補正情報を取得するときのブロック図である。同図において１０３〜１０８については図１で説明したものと同一のものである。電流駆動回路１０８の出力である電流パルス信号は、電流検出回路１１３を通して、既知の抵抗値を持つ負荷抵抗Ｒｆ１〜Ｒｆｎに供給される電流検出回路１１３はｎチャンネルの電流検出器を内蔵し、個々の電流検出器は、負荷抵抗Ｒｆ１〜Ｒｆｎに比べて十分小さい抵抗値を持つ電流検出抵抗とアンプ、タイミング信号発生回路１０４から発するタイミングｙ信号によってサンプリングするためのサンプル／ホールド回路を備え、電流検出抵抗の両端に生ずる電位差によって、流れる電流を検出する。負荷抵抗Ｒｆ１〜Ｒｆｎの抵抗値は、選択された表面伝導型放出素子の抵抗値に近い値（数＋ｋΩ）が望ましい。
【００５３】補正情報の取得手順は、電流駆動回路１０８に、実際の画像表示の際に表面伝導型放出素子に流れる電流値とほぼ同等の設定電流値を与え、デコーダ１０３には、電流駆動回路１０８の全てのチャネルに同時もしくは順次、特定のパルス幅の電流パルス信号が出力されるような画像信号を与える。そして、その電流パルス信号と同期して電流検出回路１１３で電流駆動回路１０８の各チャンネルから流れる電流を計測する。
【００５４】１つの設定電流値について計測し、電流駆動回路１０８の設定電流値に対する出力電流値の特性を、チャンネルごとに、原点を通る直線で近似してもよいが、設定電流値を０［ｍＡ］としたときにもある程度の電流が流れてしまうことが考えられるので、複数の設定電流値について同様に計測し、
設定電流値＝ａ×出力電流値＋ｂ        …（１）
と近似する方がよい。ここで、ａ，ｂはチャンネル毎に異なる補正情報である。
【００５５】そして、ＬＵＴａ１０９に、上記補正情報ａ，ｂを格納する。したがって、ＬＵＴａ１０９は、タイミング信号発生回路１０４が発生するアドレス信号により、対応するチャンネル用の補正情報ａ，ｂを出力する。」
　
＜記載事項１１＞
「【００６７】続いて、上記手法で取得した補正情報を用いて、演算回路１１２が電流駆動回路１０８に与える設定電流値を求める方法について、図５を参照しながら説明する。
【００６８】まず、ステップＳ５０１で、目標放出電流Ｉｅの値を取得する。これは、画像表示パネル１０１の全面で均一な輝度を得るために設定する。全ての素子で同一の目標値である。この値は、あらかじめ設定されていてメモリに格納されていてもよいし、マイクロコンピュータやホストコンピュータから与えられるようにしてもよい。
　
（中略）
　
【００７１】こうして求められた電流値を実際に列方向配線に流せば、全ての素子に所望の電流が流れ、均一な放出電流が得られるので、ステップＳ５０４では、電流駆動回路１０８のチャンネル毎の入出力特性を補正して、電流駆動回路１０８に設定する電流値を求める。すなわち、ステップＳ５０３で求められた、列方向配線に流す電流値を出力するような設定電流値を、ＬＵＴａ１０９から出力される、前述の式１の係数である補正情報ａ，ｂを用いて式１に代入することで求められる。
【００７２】最後に、ステップＳ５０５で、電流駆動回路１０８に、ステップＳ５０４で求められた設定電流値を設定することで処理を終了する。」
　
＜記載事項１２＞
「【００７９】また、階調表現の方法として、パルス幅変調方式を説明したが、振幅変調方式を用いてもよく、その場合は、画像信号に応じて演算回路１１２に与えられる目標放出電流Ｉｅが変化することになる。」
　
　上記記載事項９−１０及び図１−２からみて、電流駆動回路に関わる補正情報は、電流駆動回路が出力する電流を計測することにより、チャンネルごとの電流駆動回路の設定電流値に対する出力電流値の特性を表す補正情報ａ、ｂとして求められ、当該補正情報ａ、ｂはＬＵＴａ１０９に格納されることが読み取れる。また、上記記載事項１１及び図５からみて、演算回路１１２は、入力される目標放出電流Ｉｅを、ＬＵＴａ１０９から出力された補正情報ａ、ｂを用いて補正していることが読み取れる。
　
　上記記載事項１１の段落【００７１】の「ステップＳ５０４では、…電流駆動回路１０８に設定する電流値を求める。」という記載と、図５のＳ５０４に示されている「Ｖ／Ｉ変換回路に設定する電流を求める。」との関係、上記記載事項１１の段落【００７２】の「ステップＳ５０５で、電流駆動回路１０８に、…設定電流値を設定する…」という記載と、図５のＳ５０５に示されている「設定電流値をＶ／Ｉ変換回路に設定する」の関係からみて、電流駆動回路１０８はＶ／Ｉ変換回路、すなわちアナログ電圧信号が入力され、入力された電圧に応じたアナログ電流信号を出力する回路であることが読み取れる。
　
　上記記載事項１２の「また、階調表現の方法として、パルス幅変調方式を説明したが、振幅変調方式を用いてもよく、その場合は、画像信号に応じて演算回路１１２に与えられる目標放出電流Ｉｅが変化することになる。」という記載からみて、階調表現の方法として振幅変調方式を用いた場合は、電流駆動回路が表示素子に出力する電流の電流値により、画像信号に応じた輝度となるように制御されることになり、電流駆動回路が出力する電流は、マイクロコンピュータやホストコンピュータから演算回路に入力される目標放出電流Ｉｅにより制御されるのであるから、振幅変調方式を用いて表示素子の輝度を制御する際には、画像信号に応じた目標放出電流Ｉｅを演算回路に入力することになることが読み取れる。その場合、演算回路は、画像信号に応じた目標放出電流Ｉｅを、補正情報ａ、ｂを用いて補正することが読み取れる。
　
　よって、上記記載事項８−１２及び図面の記載からみて、引用刊行物２には、以下の発明が記載されているものと認められる。（以下、「引用発明２」という。）
　
「電流駆動回路１０８の出力する電流のばらつきを補正する補正情報ａ、ｂを格納するＬＵＴａ１０９と、
　前記ＬＵＴａ１０９に格納された補正情報ａ、ｂを用いて、前記電流駆動回路１０８に入力される画像信号を補正する演算回路１１２と、
を具備する装置。」
　
３　対比
　本願発明と引用発明１とを対比する。
　
　引用発明１の「ＯＬＥＤ１２１」は、本願発明の「エレクトロルミネッセンス素子」に相当し、以下同様に、「ＯＬＥＤ１２１の輝度を制御する」は「エレクトロルミネッセンス素子の発光を制御する」に、「ＴＦＴ１２２」は「第１薄膜トランジスタ」に、「キャパシタ１２３」は「第１容量」に、「電流書き込み型の画素回路１１」は「画素回路」に相当する。
　したがって、引用発明１の「ＯＬＥＤ１２１の輝度を制御する電流Ｉｄｒｖを供給するＴＦＴ１２２と、前記ＴＦＴ１２２のゲートに接続されたキャパシタ１２３と、を有する電流書き込み型の画素回路１１」は、本願発明の「エレクトロルミネッセンス素子の発光を制御するための第１薄膜トランジスタと、前記第１薄膜トランジスタのゲートに設けられた第１容量と、を有する画素回路」に相当する。
　
　引用発明１の「輝度データが電流の形で画素に与えられる電流Ｉｗ」、「ゲート・ソース間電圧Ｖｇｓ」は、それぞれ本願発明の「入力された電流信号」、「電圧」に相当する。
　引用発明１の「電流Ｉｗに基づいた電流Ｉｄｒｖを前記ＯＬＥＤ１２１に流す」は、電流Ｉｗに基づいた電流ＩｄｒｖによりＯＬＥＤ１２１の発光を制御しているから、本願発明の「電流信号に基づいて前記エレクトロルミネッセンス素子を発光させる」に相当する。
　したがって、引用発明１の「輝度データが電流の形で画素に与えられる電流Ｉｗに応じたゲート・ソース間電圧Ｖｇｓが前記キャパシタ１２１に保持され、前記電流Ｉｗに基づいた電流Ｉｄｒｖを前記ＯＬＥＤ１２１に流す電流書き込み型の画素回路１１」は、本願発明の「入力された電流信号に応じた電圧が前記第１容量に保持され、前記電流信号に基づいて前記エレクトロルミネッセンス素子を発光させる画素回路」に相当する。
　
　引用発明１の「マトリクス状に多数配置されたアクティブマトリクス型表示装置」は、本願発明の「行列状に複数配されたアクティブマトリクス表示装置」に相当する。
　
　引用発明１の「入力された画像情報を示す信号電圧Ｖｗ」について、信号電圧Ｖｗの電圧値が、電流ドライバ回路がデータ線に出力する電流Ｉｄの電流値を制御し、電流Ｉｄの電流値が、ＯＬＥＤ１２１の輝度を制御しており、信号電圧Ｖｗは、その電圧値がＯＬＥＤ１２１の輝度を示すアナログ信号電圧と認められる。よって、引用発明１の「入力された画像情報を示す信号電圧Ｖｗ」は、本願発明の「入力されたアナログ映像信号電圧」に相当する。
　引用発明１の「信号電圧Ｖｗに応じたゲート・ソース間電圧Ｖｇｓを保持する」は、電気的にみて、信号電圧Ｖｗを保持することと等価であるから、本願発明の「アナログ映像信号電圧を保持する」に相当する。
　引用発明１の「キャパシタ５３」は、本願発明の「第２容量」に相当する。
　したがって、引用発明１の「入力された画像情報を示す信号電圧Ｖｗに応じたゲート・ソース間電圧Ｖｇｓを保持するキャパシタ５３」は、本願発明の「入力されたアナログ映像信号電圧を保持するための第２容量」に相当する。
　
　引用発明１の「電圧Ｖｇｓ」、「ＴＦＴ５１」は、それぞれ本願発明の「電圧」、「第２薄膜トランジスタ」に相当する。
　引用発明１の「データ線に電流を流す」は、上記記載事項２及び図３５からみて、データ線に流した電流は電流書き込み型の画素回路１１に流れるものであるから、本願発明の「複数の画素回路のそれぞれにデータ線を介して入力する前記電流信号を出力する」に相当する。
　したがって、引用発明１の「ゲートがキャパシタ５３に接続され、前記キャパシタ５３に保持された前記電圧Ｖｇｓに応じて、データ線に電流を流すＴＦＴ５１」は、本願発明の「ゲートが前記第２容量に接続され、前記第２容量に保持された電圧に応じて、前記複数の画素回路のそれぞれにデータ線を介して入力する前記電流信号を出力するための第２薄膜トランジスタ」に相当する。
　
　引用発明１の「データ線に電流を流す」、「リセットＴＦＴ５７」は、それぞれ本願発明の「電流信号を出力する」、「第３薄膜トランジスタ」に相当するから、引用発明１の「データ線に電流を流す前に、ＴＦＴ５１のゲート・ドレインを、所定の時間、電気的に短絡させる動作を行うリセットＴＦＴ５７」は、本願発明の「電流信号を出力する前に、一旦前記第２薄膜トランジスタのゲートとドレインを短絡するための第３薄膜トランジスタ」に相当する。
　
　引用発明１の「複数の電圧書き込み型の電流ドライバ回路１９−１〜１９−ｍ」は、電流ドライバ回路が出力する電流Ｉｄは、その電流値がＯＬＥＤ１２１の輝度を示しており、アナログ電流信号であると認められるから、本願発明の「アナログ式の複数の電流信号発生回路」に相当する。
　
　引用発明１の対象である「アクティブマトリクス型表示装置」は、本願発明の対象である「アクティブマトリクス表示装置」に相当する。
　
　したがって、本願発明と引用発明１の両者は、以下の一致点で一致し、以下の相違点で相違する。
　
＜一致点＞
「エレクトロルミネッセンス素子の発光を制御するための第１薄膜トランジスタと、前記第１薄膜トランジスタのゲートに設けられた第１容量と、を有する画素回路であって、入力された電流信号に応じた電圧が前記第１容量に保持され、前記電流信号に基づいて前記エレクトロルミネッセンス素子を発光させる画素回路が、行列状に複数配されたアクティブマトリクス表示装置において、
　入力されたアナログ映像信号電圧を保持するための第２容量と、
ゲートが前記第２容量に接続され、前記第２容量に保持された電圧に応じて、前記複数の画素回路のそれぞれにデータ線を介して入力する前記電流信号を出力するための第２薄膜トランジスタと、
前記電流信号を出力する前に、一旦前記第２薄膜トランジスタのゲートとドレインを短絡するための第３薄膜トランジスタと、
を有するアナログ式の複数の電流信号発生回路と、
を具備することを特徴とするアクティブマトリクス表示装置。」
　
＜相違点＞
　本願発明では、複数の電流信号発生回路から出力される電流信号のばらつきを補正するための補正値を記憶する記憶回路と、前記記憶回路に記憶された補正値に基づいて、前記電流信号発生回路に入力されるアナログ映像信号電圧を補正するための補正回路とを備えているのに対して、引用発明１では、そのような構成を備えていない点。
　
４　判断
　上記相違点について検討する。
　引用刊行物１の上記記載事項７及び図２２からみて、引用発明１の電圧書き込み型の電流ドライバ回路が出力する電流の電流値Ｉｄは、当該電流値Ｉｄを示す（２１）式にしきい値Ｖｔｈが含まれていないことからも分かるように、電流ドライバ回路を構成するＴＦＴ５１のしきい値Ｖｔｈに基づくものでないから、引用発明１の電流ドライバ回路の駆動電流は、ＴＦＴ５１のしきい値のばらつきによっては、ばらつかないことが読み取れる。
　しかしながら、引用刊行物１の上記記載事項１によれば、ＴＦＴは、その材料や製造過程に起因して、「しきい値Ｖｔｈ」だけでなく、「キャリア移動度μ」などもばらつくものといえ、引用発明１の電流ドライバ回路の駆動電流は、その電流値を示す上記（２１）式に移動度μの項が含まれているから、ＴＦＴ５１の移動度μのばらつきに応じて、ばらつくものであると解される。つまり、引用発明１の電流ドライバ回路には、駆動電流のばらつきをなくすという課題が、依然として残っているといえる。
　
　一方、引用刊行物２の上記記載事項８からみて、引用発明２は、各列毎に定電流回路を接続して、１行同時に電流駆動を行う場合、すべての定電流回路の入出力特性（指令値に対する出力値）を全く同じにすることが難しいため、補正により駆動回路のばらつきを補正する発明である。そして、電流駆動回路をトランジスタを用いて構成すること、及びトランジスタの移動度を含む各特性は一般にばらつくものであり、その結果トランジスタが出力する電流がばらつくことはいずれも技術常識であるから、引用刊行物２には明記こそされていないが、引用発明２の電流駆動回路のばらつきを補正することの中に、電流駆動回路を構成するトランジスタの移動度を含む各特性のばらつきによる駆動電流のばらつきを補正することが想定されていることは、当業者にとって明らかである。
　
　してみると、引用発明１に依然として残っている上記課題を解決するためには、引用発明２を引用発明１に適用すれば良いことは当業者にとって明らかであり、また、表示装置の駆動回路として、デジタル信号により駆動されるものや、アナログ信号により駆動されるものは周知であるから、引用発明２の演算回路１１２により補正された画像信号を、デジタル信号、アナログ信号のいずれで、表示装置の駆動回路に供給するかは、当該駆動回路がデジタル信号、アナログ信号のいずれで駆動されるかに合わせて、当業者が適宜に変更し得ることに過ぎない。
　よって、引用発明１に、複数の電流信号発生回路から出力される電流信号のばらつきを補正するための補正値を記憶する記憶回路と、前記記憶回路に記憶された補正値に基づいて、前記電流信号発生回路に入力されるアナログ映像信号電圧を補正するための補正回路とを備えることは、当業者が容易に想到し得ることである。
　
　したがって、上記相違点に係る本願発明の発明特定事項は、引用発明１、２及び技術常識に基づいて、当業者が容易に想到し得るものである。
　
　そして、本願発明によって奏される効果は、引用刊行物１、２の記載及び技術常識から、当業者が予測し得る程度のものに過ぎない。
　
　したがって、本願発明は、引用発明１、２及び技術常識に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
第４　むすび
　以上のとおり、本願発明は、引用発明１、２及び技術常識に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、他の請求項に係る発明について審理するまでもなく、本願は拒絶すべきものである。
　
　よって、結論のとおり審決する。