【事件の表示】
　特願２００３−１１４３９２「閾値電圧レベルのプログラミング方法及びシステムと半導体記憶装置」拒絶査定不服審判事件〔平成１５年１１月１４日出願公開、特開２００３−３２３７９３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯 
　本願は、平成１５年４月１８日（パリ条約に基づく優先権主張　２００２年４月２９日、アメリカ合衆国）の出願であって、平成１８年１１月１３日付けで手続補正がなされ、平成１９年２月２日付けで拒絶査定がなされ、それに対して同年４月１７日に拒絶査定不服審判が請求されるとともに、同日付けで手続補正がなされ、その後、平成２１年６月１８日付けで審尋がなされ、それに対する回答はなされなかったものである。 
　
第２．補正の却下の決定
［補正の却下の決定の結論］ 
　平成１９年４月１７日付けの手続補正を却下する。
　
［理由］ 
１．本件補正の内容 
　平成１９年４月１７日付けの手続補正（以下「本件補正」という。）は、補正前の特許請求の範囲の請求項１〜８を、補正後の特許請求の範囲の請求項１〜８と補正するものであり、補正前後の請求項１は、各々以下のとおりである。
（補正前） 
　「【請求項１】　記憶装置におけるコアセルの閾値電圧レベルをプログラミングする方法であって、
　コアセルの望ましい閾値電圧を決定する手順と、
　選択されたプログラミングの強さを用いてコアセルの閾値電圧の一部をプログラミングする手順と、
　前記コアセルの前記閾値電圧が所定の電圧レベルまで到達したかを判定することにより閾値電圧の一部のプログラミングが成功したかどうかを検証する手順と、
　前記コアセルのワード線に印加する電圧のみを調整することにより選択されたプログラミングの強さを調整する手順と、
　コアセルの閾値電圧が望ましい閾値電圧と実質的に一致するまで、プログラミングする手順、検証する手順、及び、調整する手順を繰り返す手順と、を有する方法。」　
　
（補正後）
　「【請求項１】　記憶装置におけるコアセルの閾値電圧レベルをプログラミングする方法であって、
　コアセルの望ましい閾値電圧を決定する手順と、
　選択されたプログラミングの強さを用いてコアセルの閾値電圧の一部をプログラミングする手順と、
　前記コアセルの前記閾値電圧が所定の電圧レベルまで到達したかを判定することにより閾値電圧の一部のプログラミングが成功したかどうかを検証する手順と、
　前記閾値電圧の一部のプログラミングが成功したかどうかを検証する手順において検証された前記コアセルのプログラミングされたレベルに応じて、前記コアセルのワード線に印加する電圧のみを調整することにより選択されたプログラミングの強さを調整する手順と、
　コアセルの閾値電圧が望ましい閾値電圧と実質的に一致するまで、プログラミングする手順、検証する手順、及び、調整する手順を繰り返す手順と、をする方法。」
　
　なお、ここにおいて、補正後の請求項１の「・・・を繰り返す手順と、
をする方法
を有する方法
　
２．補正事項の整理 
　本件補正の補正事項を整理すると、以下のとおりである。 
（補正事項）
　補正前の請求項１の「前記コアセルのワード線に印加する電圧のみを調整することにより選択されたプログラミングの強さを調整する手順と」を、補正後の請求項１の「前記閾値電圧の一部のプログラミングが成功したかどうかを検証する手順において検証された前記コアセルのプログラミングされたレベルに応じて、前記コアセルのワード線に印加する電圧のみを調整することにより選択されたプログラミングの強さを調整する手順と」と補正すること。
　
３．補正の目的の適否、及び新規事項の追加の有無について 
（１）本件補正は、補正前の請求項１に係る発明の発明特定事項である「前記コアセルのワード線に印加する電圧のみを調整することにより選択されたプログラミングの強さを調整する手順」に対して、当該手順が「前記閾値電圧の一部のプログラミングが成功したかどうかを検証する手順において検証された前記コアセルのプログラミングされたレベルに応じて」行われるものであるという技術的限定を加えたものであるから、特許法第１７条の２第４項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同じ。）第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　したがって、本件補正は、特許法第１７条の２第４項に規定する要件を満たすものである。
　また、補正後の請求項１の「前記閾値電圧の一部のプログラミングが成功したかどうかを検証する手順において検証された前記コアセルのプログラミングされたレベルに応じて、前記コアセルのワード線に印加する電圧のみを調整することにより選択されたプログラミングの強さを調整する手順」は、本願の願書に最初に添付した明細書の００１５段落〜００１７段落に記載されているものと認められるから、本件補正は本願の願書に最初に添付した明細書及び図面（以下「当初明細書等」という。）のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって、本件補正は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項（平成１４年法律第２４号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項をいう。以下同じ。）に規定する要件を満たすものである。
　
（２）以上検討したとおりであるから、本件補正は特許法第１７条の２第３項及び第４項に規定する要件を満たすものである。
　そして、本件補正は、特許法第１７条の２第４項第２号に掲げる事項を目的とするものに該当するから、本件補正による補正後の特許請求の範囲に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができるものであるか否か、すなわち、本件補正がいわゆる独立特許要件を満たすものであるか否かにつき、以下において更に検討する。
　
４．独立特許要件について
（１）補正後の発明 
　本件補正による補正後の請求項１〜８に係る発明は、本件補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１〜８に記載されている事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下「補正発明」という。）は、請求項１に記載されている事項により特定される、以下のとおりのものである。
　「【請求項１】　記憶装置におけるコアセルの閾値電圧レベルをプログラミングする方法であって、
　コアセルの望ましい閾値電圧を決定する手順と、
　選択されたプログラミングの強さを用いてコアセルの閾値電圧の一部をプログラミングする手順と、
　前記コアセルの前記閾値電圧が所定の電圧レベルまで到達したかを判定することにより閾値電圧の一部のプログラミングが成功したかどうかを検証する手順と、
　前記閾値電圧の一部のプログラミングが成功したかどうかを検証する手順において検証された前記コアセルのプログラミングされたレベルに応じて、前記コアセルのワード線に印加する電圧のみを調整することにより選択されたプログラミングの強さを調整する手順と、
　コアセルの閾値電圧が望ましい閾値電圧と実質的に一致するまで、プログラミングする手順、検証する手順、及び、調整する手順を繰り返す手順と、を有する方法。」
　
（２）引用刊行物に記載された発明　
（２−１）本願の優先権主張の日前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された特開平１０−２２８７８６号公報（以下「引用例」という。）には、図１、２及び３１〜４０と共に以下の記載がある（なお、下線は当合議体にて付加したものである。）。　
　「【０００１】
【発明の属する技術分野】この発明は、不揮発性半導体記憶装置に関し、特に、電気的な情報の書き込み及び消去が可能な不揮発性半導体記憶装置に関するものである
　
　「【００２２】
【発明の実施の形態】
以下、この発明による不揮発性半導体記憶装置及びその閾値制御方法の実施の形態について、図に基づき説明をする
【００２３】図１は、後述するこの発明の実施の形態１〜３における不揮発性半導体記憶装置の回路構成を示すブロック図である。図２は、図１中に示す不揮発性半導体記憶装置のシーケンスコントローラの処理手順を示すフローチャートである。
【００２４】図１に示すように、モード制御回路１にはシーケンスコントローラ２が接続されている。このシーケンスコントローラ２は、可変書き込み／消去ベリファイ電圧発生器３、可変書き込み／消去パルス発生器４及びコラムデコーダ５を制御できるように接続さている。
可変書き込み／消去ベリファイ電圧発生器３はメモリセルアレイ６のメモリセルの書き込みあるいは消去をベリファイするための電圧を発生し、この電圧をロウデコーダ７を介して選択ワード線のメモリセルに与える。また、可変書き込み／消去パルス発生器４はメモリセルの書き込みあるいは消去を行うためのパルスを発生し、このパルスをコラムデコーダ５を介して選択ビット線のメモリセルあるいはロウデコーダ７を介して選択ワード線のメモリセルに与える。
【００２５】
モード制御回路１は、書き込みモード、消去モード、読み出しモードをシーケンスコントローラ２に指示する。以下には、書き込みあるいは消去モード時のシーケンスコントローラ２の１ビットの書き込みあるいは消去処理手順について図２に基づき説明する
【００２６】
先ず、シーケンスコントローラ２により可変書き込み／消去ベリファイ電圧発生器３、可変書き込み／消去パルス発生器４に指示を与えることでベリファイ電圧レベル、書き込みあるいは消去パルス電圧の絶対値／パルス時間の初期設定を行う（ステップＳ１）
【００２７】
次に、コラムデコーダ５とロウデコーダ７によりメモリセルアレイ６中の書き込みあるいは消去の対象となるメモリセルを選択する（ステップＳ２）
【００２８】
次に、可変書き込み／消去パルス発生器４によりコラムデコーダ５及びロウデコーダ７を介してステップＳ２で選択されたセルに書き込みあるいは消去パルス電圧を印加する（ステップＳ３）。これにより選択セルのメモリセルトランジスタの閾値が変化する
【００２９】
そして、可変書き込み／消去ベリファイ電圧発生器４により、ロウデコーダ７を介して選択ワード線に書き込みあるいは消去ベリファイ電圧を印加し、選択セルのオン／オフにより流れる／流れない電流をコラムデコーダ５のセンスアンプを介して読み出す。これにより、シーケンスコントローラ２では選択セルの現閾値が現ベリファイ電圧レベルを満足するかどうかの判定を行う。この判定により、現ベリファイ電圧レベルを満足しなければステップＳ３へ戻り、満足する場合には次のステップへと進む（ステップＳ４）
【００３０】
次に、シーケンスコントローラ２により現ベリファイ電圧レベルが最終ベリファイ電圧レベルであるかどうかの判定を行い、最終ベリファイ電圧レベルである場合は、選択セル（ビット）への書き込みあるいは消去が終了する（ステップＳ５）
【００３１】もし、ステップＳ５で最終ベリファイ電圧レベルでないのであれば、シーケンスコントローラ２により可変書き込み／消去パルス発生器４へ書き込みあるいは消去の印加パルス電圧（絶対値）及び／又はパルス時間を減少させるように制御を行う（ステップＳ６）
【００３２】そして、シーケンスコントローラ２により可変書き込み／消去ベリファイ電圧発生器３へベリファイ電圧レベルを更新するように制御してステップＳ３へと戻る（ステップＳ７）。」
　
　「【００６９】（実施の形態３）次に、この発明の実施の形態３における不揮発性半導体記憶装置及びその閾値制御方法について、図３１〜図４０を用いて説明する。なお、本実施の形態３は、図１、図２の構成をＮＡＮＤ型のフラッシュメモリの書き込みについて適用したものであり、実施の形態１、２のＤＩＮＯＲ（ＡＮＤ）型、ＮＯＲ型とは異なり、
コントロールゲート端子のみに電圧を印加することにより書き込みを行っている
【００７０】図３１〜図４０において、奇数番の図は書き込み動作時のコントロールゲート電圧Ｖｇの印加の手順（すなわち選択セルのメモリセルトランジスタのコントロールゲートに対する書き込みパルスの印加手順）を示す図であり、偶数番の図は書き込みパルスの印加に伴うメモリトランジスタの閾値Ｖｔｈの変化をベリファイ電圧レベルＶｖ１２、Ｖｖ２２（およびＶｖ３２）と共に示す図である。
【００７１】ＮＡＮＤ型フラッシュメモリでは、ＮＯＲ型フラッシュメモリと同等に、書き込み動作において電子の注入をフローティングゲート１０４（図４５）へ行っているため、選択セルの閾値電圧は増加する。従って、図２のステップＳ７のベリファイ電圧レベルの更新において、ベリファイ電圧レベルは順次高い値に変更される。
【００７２】
図２のステップＳ６に至るまでの動作は実施の形態１と同様である。ステップＳ６では、図３１に示すように、書き込みパルスにおけるゲート電圧の絶対値を減少して、次にベリファイ電圧レベルＶｖ１２からＶｖ２２へ更新し（ステップＳ７）、再び書き込みパルス電圧の印加を行う（ステップＳ３）。こうすることで、図３２に示すように、閾値２５ａ、２５ｂ、２５ｃが得られ、従来の技術の閾値２４がオーバープログラムレベルＶｏ２以上に達していたものが、Ｖｏ２に達することなく、Ｖｖ２２とＶｏ２との間に正確に収まった閾値２５ｃで書き込みが終了する。
　
　「【００７７】（実施の形態３の変形例）以上、ＮＡＮＤ型の不揮発性半導体記憶装置及びその閾値制御方法における、ベリファイ電圧レベルが２値存在する場合について述べてきたが、
ベリファイ電圧レベルが３値以上存在する場合でも本発明の目的は同様に達成できる。３値の場合について以下に説明する
【００７８】
図３７に示すように、書き込みパルスにおけるゲート電圧の絶対値が徐々に減少している。このようにして書き込みパルス電圧印加を行っていくと、図３８の閾値２９ａ、２９ｂ、２９ｃとなり、書き込みが終了する。従来の場合の閾値２８がオーバープログラムレベルＶｏ２以上になっていたものが、Ｖｏ２以上とはならず、Ｖｏ２とＶｖ３２との間に正確に収まった閾値２９ｃで書き込みが終了する。このことで、多値メモリにおいてオーバープログラム不良を回避できる
【００７９】
なお、図３９及び図４０に示すように、書き込みパルスにおいてゲート電圧の絶対値、印加時間の両方を減少していってもよい。
　
（２−２）ここにおいて、００７７段落に記載された「実施の形態３の変形例」についてみると、「実施の形態３」についての００７２段落の「図２のステップＳ６に至るまでの動作は実施の形態１と同様である。」という記載から、当該「実施の形態３の変形例」においても、図２のステップＳ６に至るまでの動作は「実施の形態１」と同様であるものと認められる。
　また、００７８段落の「図３７に示すように、書き込みパルスにおけるゲート電圧の絶対値が徐々に減少している。」という記載、及び００７９段落の「なお、図３９及び図４０に示すように、書き込みパルスにおいてゲート電圧の絶対値、印加時間の両方を減少していってもよい。」という記載から、図３７に記載された「実施の形態３の変形例」においては、書き込みパルスにおける印加時間は一定であり、ゲート電圧の絶対値のみを徐々に減少させていることが明らかである。
　そして、図２は、消去動作と書き込み動作が並列的に記載されているので、書き込み動作のみに注目すると、引用例には、「実施の形態３の変形例」として、以下の発明（以下「引用発明」という。）が記載されているものと認められる。
　
　「不揮発性半導体記憶装置のメモリセルアレイ６における選択セルのメモリセルトランジスタの閾値を変化させてメモリセルの書き込みを行う閾値制御方法であって、
　シーケンスコントローラ２により可変書き込み／消去ベリファイ電圧発生器３、可変書き込み／消去パルス発生器４に指示を与えることでベリファイ電圧レベル、書き込み電圧の絶対値／パルス時間の初期設定を行い（ステップＳ１）、
　次いで、コラムデコーダ５とロウデコーダ７によりメモリセルアレイ６中の書き込みの対象となるメモリセルを選択し（ステップＳ２）、
　次いで、可変書き込み／消去パルス発生器４によりコラムデコーダ５及びロウデコーダ７を介してステップＳ２で選択されたセルに書き込みパルス電圧を印加して、選択セルのメモリセルトランジスタの閾値を変化させ（ステップＳ３）、
　そして、可変書き込み／消去ベリファイ電圧発生器４により、ロウデコーダ７を介して選択ワード線に書き込みベリファイ電圧を印加し、選択セルのオン／オフにより流れる／流れない電流をコラムデコーダ５のセンスアンプを介して読み出し、これにより、シーケンスコントローラ２では選択セルの現閾値が現ベリファイ電圧レベルを満足するかどうかの判定を行い、この判定により、現ベリファイ電圧レベルを満足しなければステップＳ３へ戻り、満足する場合には次のステップへと進み（ステップＳ４）、
　最後に、シーケンスコントローラ２により現ベリファイ電圧レベルが最終ベリファイ電圧レベルであるかどうかの判定を行い、最終ベリファイ電圧レベルである場合は、選択セル（ビット）への書き込みを終了するが（ステップＳ５）、もし、ステップＳ５で最終ベリファイ電圧レベルでないのであれば、書き込みパルスにおけるゲート電圧の絶対値のみを徐々に減少して、次にベリファイ電圧レベルを更新し（ステップＳ７）、再び書き込みパルス電圧の印加を行う（ステップＳ３）ことを特徴とする、方法。」
　
（３）補正発明と引用発明との対比 
（３−１）引用発明の「不揮発性半導体記憶装置」、「メモリセルアレイ６における選択セル」、「閾値」は、各々補正発明の「記憶装置」、「コアセル」、「閾値電圧」に相当する。
　そして、引用発明において、「メモリセルアレイ６における選択セルのメモリセルトランジスタの閾値を変化させてメモリセルの書き込みを行う」ことは、当該「選択セル」の閾値電圧レベルをプログラミングすることにほかならないから、引用発明の「不揮発性半導体記憶装置のメモリセルアレイ６における選択セルのメモリセルトランジスタの閾値を変化させてメモリセルの書き込みを行う閾値制御方法」は、補正発明の「記憶装置におけるコアセルの閾値電圧レベルをプログラミングする方法」に相当する。
　
（３−２）引用発明の「次いで、可変書き込み／消去パルス発生器４によりコラムデコーダ５及びロウデコーダ７を介してステップＳ２で選択されたセルに書き込みパルス電圧を印加して、選択セルのメモリセルトランジスタの閾値を変化させ（ステップＳ３）」というステップについてみると、当該ステップにおいては、「選択セルのメモリセルトランジスタ」に対して、閾値が一気に最終目標値に到達するような強さの「書き込みパルス電圧」を印加しているのではなく、図３８に記載されているように、閾値が徐々に最終目標値に近づくよう、適当な「書き込みパルス電圧」を選択して印加していることが明らかである。
　したがって、引用発明の「ステップＳ３」は、補正発明の「選択されたプログラミングの強さを用いてコアセルの閾値電圧の一部をプログラミングする手順」に相当する。
　
（３−３）引用発明の「そして、可変書き込み／消去ベリファイ電圧発生器４により、ロウデコーダ７を介して選択ワード線に書き込みベリファイ電圧を印加し、選択セルのオン／オフにより流れる／流れない電流をコラムデコーダ５のセンスアンプを介して読み出し、これにより、シーケンスコントローラ２では選択セルの現閾値が現ベリファイ電圧レベルを満足するかどうかの判定を行い、この判定により、現ベリファイ電圧レベルを満足しなければステップＳ３へ戻り、満足する場合には次のステップへと進み（ステップＳ４）、　最後に、シーケンスコントローラ２により現ベリファイ電圧レベルが最終ベリファイ電圧レベルであるかどうかの判定を行い、最終ベリファイ電圧レベルである場合は、選択セル（ビット）への書き込みを終了するが（ステップＳ５）、もし、ステップＳ５で最終ベリファイ電圧レベルでないのであれば、書き込みパルスにおけるゲート電圧の絶対値のみを徐々に減少して、次にベリファイ電圧レベルを更新し（ステップＳ７）、再び書き込みパルス電圧の印加を行う（ステップＳ３）」という一連のステップについて分析する。
　まず、当該一連のステップにおける「選択セルのオン／オフにより流れる／流れない電流をコラムデコーダ５のセンスアンプを介して読み出し、これにより、シーケンスコントローラ２では選択セルの現閾値が現ベリファイ電圧レベルを満足するかどうかの判定を行い」という部分が、補正発明の「前記コアセルの前記閾値電圧が所定の電圧レベルまで到達したかを判定することにより閾値電圧の一部のプログラミングが成功したかどうかを検証する手順」に相当することは明らかである。
　
　そして、引用発明は、「この判定」、すなわち「選択セルの現閾値が現ベリファイ電圧レベルを満足するかどうかの判定」の結果、「選択セル」の現閾値が「現ベリファイレベル」を満足したときに、「もし、ステップＳ５で最終ベリファイ電圧レベルでないのであれば、書き込みパルスにおけるゲート電圧の絶対値のみを徐々に減少して、次にベリファイ電圧レベルを更新し（ステップＳ７）、再び書き込みパルス電圧の印加を行う（ステップＳ３）」構成となっているから、引用発明においては、「選択セルの現閾値が現ベリファイ電圧レベルを満足するかどうかの判定」の結果、「選択セル」の現閾値が「現ベリファイレベル」を満足したとき、すなわち、「選択セル」について、「現ベリファイレベル」までの閾値電圧のプログラミングが成功したことが検証されたとき、「現ベリファイレベル」に応じて「選択セル」のゲートに印加する電圧のみを調整することにより、プログラミングの強さを調整していることが明らかである。そして、引用発明において、各メモリセルのゲートがワード線に接続されていることは、当業者における技術常識である。
　したがって、引用発明は、補正発明の「前記閾値電圧の一部のプログラミングが成功したかどうかを検証する手順において検証された前記コアセルのプログラミングされたレベルに応じて、前記コアセルのワード線に印加する電圧のみを調整することにより選択されたプログラミングの強さを調整する手順」に相当する手順を備えているものと認められる。
　
　さらに、引用発明は、「最後に、シーケンスコントローラ２により現ベリファイ電圧レベルが最終ベリファイ電圧レベルであるかどうかの判定を行い、最終ベリファイ電圧レベルである場合は、選択セル（ビット）への書き込みを終了」し、「最終ベリファイ電圧レベルでないのであれば、書き込みパルスにおけるゲート電圧の絶対値のみを徐々に減少して、次にベリファイ電圧レベルを更新し（ステップＳ７）、再び書き込みパルス電圧の印加を行う（ステップＳ３）」ものであるから、引用発明は、「選択セル」の閾値が、補正発明の「望ましい閾値電圧」に相当する「最終ベリファイ電圧レベル」に達するまで、「選択セル」に「書き込みパルス電圧」を印加するステップ、「現閾値が現ベリファイ電圧レベルを満足するかどうかの判定」を行うステップ、及び「ゲート電圧の絶対値のみを徐々に減少」させるステップを繰り返す手順を備えていることが明らかである。
　したがって、引用発明は、補正発明の「コアセルの閾値電圧が望ましい閾値電圧と実質的に一致するまで、プログラミングする手順、検証する手順、及び、調整する手順を繰り返す手順」に相当する手順を備えているものと認められる。
　
（３−４）以上のことを踏まえると、補正発明と引用発明とは、 
　「記憶装置におけるコアセルの閾値電圧レベルをプログラミングする方法であって、
　選択されたプログラミングの強さを用いてコアセルの閾値電圧の一部をプログラミングする手順と、
　前記コアセルの前記閾値電圧が所定の電圧レベルまで到達したかを判定することにより閾値電圧の一部のプログラミングが成功したかどうかを検証する手順と、
　前記閾値電圧の一部のプログラミングが成功したかどうかを検証する手順において検証された前記コアセルのプログラミングされたレベルに応じて、前記コアセルのワード線に印加する電圧のみを調整することにより選択されたプログラミングの強さを調整する手順と、
　コアセルの閾値電圧が望ましい閾値電圧と実質的に一致するまで、プログラミングする手順、検証する手順、及び、調整する手順を繰り返す手順と、を有する方法。」
　
　である点で一致し、以下の点で相違する。 
（相違点）
　補正発明は、「コアセルの望ましい閾値電圧を決定する手順」を備えているのに対して、引用発明は、そのような手順を備えることが特定されていない点。
　
（４）相違点についての当審の判断 
　引用例には、補正発明の「望ましい閾値電圧」に相当する「最終ベリファイ電圧レベル」を決定する手順については明記されていないが、引用発明において、「最終ベリファイ電圧レベル」、すなわち、プログラミング後のメモリセルが有する閾値電圧をどのような値とするかによって、不揮発性半導体記憶装置の性能や信頼性が大きな影響を受けることは当業者にとって自明であるから、引用発明において、「ステップＳ１」を実行するに先立って、不揮発性半導体装置に対して望まれる性能や信頼性を考慮しつつ、「最終ベリファイ電圧レベル」を最適な値に設定すること、すなわち、補正発明のように「コアセルの望ましい閾値電圧を決定する手順」を設けることは、当業者が容易になし得たことである。
　したがって、補正発明は、引用発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができない。 
　
（５）独立特許要件についてのまとめ 
　本件補正は、補正後の特許請求の範囲の請求項１に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができないものであるから、特許法第１７条の２第５項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項をいう。以下同じ。）において準用する同法第１２６条第５項の規定に適合しない。 
　
５．補正の却下の決定についてのむすび 
　以上検討したとおり、本件補正は、特許法第１２６条第５項の規定に適合しないものであるから、同法第１５９条第１項で読み替えて準用する同法第５３条第１項の規定により却下すべきものである。 
　
第３．本願発明について
　平成１９年４月１７日付けの手続補正は上記のとおり却下されたので、本願の請求項１〜８に係る発明は、平成１８年１１月１３日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１〜８に記載されている事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下「本願発明」という。）は、請求項１に記載されている事項により特定される、上記第２．１．における「（補正前）」の箇所に記載したとおりのものである。
　一方、本願の優先権主張の日前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された特開平１０−２２８７８６号公報（引用例）には、上記第２．４．（２）に記載したとおりの事項、及び発明（引用発明）が記載されているものと認められる。
　そして、本願発明に対して技術的限定を加えた発明である補正発明は、上記第２．４．において検討したとおり、引用発明に基づいて当業者が容易に発明をすることができたものであるから、本願発明も当然に、引用発明に基づいて当業者が容易に発明をすることができたものである。
　
　したがって、本願発明は特許法第２９条第２項の規定により特許を受けることができない。
　
第４．むすび 
　以上のとおりであるから、他の請求項について検討するまでもなく、本願は拒絶をすべきものである。 
　よって、結論のとおり審決する。