【事件の表示】
　平成　８年特許願第１４１７００号「高集積ＤＲＡＭセルの製造方法」拒絶査定不服審判事件〔平成　９年　３月２８日出願公開、特開平　９−　８２９２０〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成８年６月４日の出願（パリ条約による優先権主張１９９５年９月１９日、韓国）であって、平成１６年３月１９日付けで拒絶査定がなされ、これに対して同年６月２４日に拒絶査定に対する審判請求がなされるとともに、同年７月２６日付けで手続補正がなされ、その後当審において、平成１７年４月２５日付けで審尋がなされ、その後同年１０月２５日に回答書が提出されたのものである。
　　           
第２　平成１６年７月２６日付けの手続補正（以下、「本件補正」という。）について
　［補正却下の決定の結論］
　平成１６年７月２６日付けの手続補正を却下する。
　［理由］
１．本件補正の内容      　
　本件補正は、補正前の請求項１を補正するものであって、補正後の請求項１に係る発明は以下のとおりである。
　「【請求項１】　半導体基板上にゲ−ト酸化膜、第１導電層、第２導電層及びシリコン窒化膜を順次に積層した後にパターニングしてその上部にキャッピング層の形成されたワ−ドラインを形成する工程と、
　前記キャッピング層の形成されたワ−ドラインをマスクとしてイオン注入によりセルトランジスタのソ−ス及びドレイン領域を形成する工程と、
　前記ワ−ドラインの両側壁にワ−ドラインスペ−サを形成する工程と、
　前記半導体基板上に第１層間絶縁膜を形成する工程と、
　前記第１層間絶縁膜の所定部分を食刻してコンタクトホ−ルを形成する工程と、
　前記第１層間絶縁膜上にシリコン窒化膜によってキャッピング層の形成されたビットラインを形成する工程と、
　前記ビットラインの両側壁にスペ−サを形成する工程と、
　前記半導体基板上に第２層間絶縁膜を形成する工程と、
　前記ビットラインのキャッピング層とワ−ドラインのキャッピング層に対する第２層間絶縁膜と第１層間絶縁膜との食刻比率が２０：１以上である食刻ガスを用いて、前記第２層間絶縁膜及び第１層間絶縁膜を食刻してストレ−ジ電極と前記セルトランジスタのソ−スを連結するためのコンタクトホ−ルを形成する工程と、
　前記セルトランジスタの前記ソ−スに直接的に接続されるストレ−ジ電極を形成する工程とを具備することを特徴とするＤＲＡＭセルの製造方法。」
　
２．補正事項の整理
　本件補正は、実質的に、補正前の請求項１の「イオン注入によりセルトランジスタのソ−ス及びドレイン領域を形成する工程」を補正後の請求項１の「前記キャッピング層の形成されたワ−ドラインをマスクとしてイオン注入によりセルトランジスタのソ−ス及びドレイン領域を形成する工程」とするものである。
　　
３．本件補正についての検討
（１）補正の目的の適否及び新規事項の追加について
　本件補正は、補正前の請求項１の「イオン注入によりセルトランジスタのソ−ス及びドレイン領域を形成する工程」において、イオン注入する際のマスクについて、「前記キャッピング層の形成されたワ−ドラインをマスクとして」という構成を追加して、「イオン注入によりセルトランジスタのソ−ス及びドレイン領域を形成する工程」を限定するものであり、特許請求の範囲の減縮を目的とするものであるから、特許法第１７条の２第４項に規定する要件を満たしている。
　また、本願の願書に最初に添付された明細書の００１６段落に「前記ワードラインをマスクとして用いるイオン注入工程によりソース及びドレイン領域１１８，１１９を形成する。」と記載されており、本件補正は、本願の願書に最初に添付した明細書又は図面に記載した事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たしている。
　　
　以上のとおり、本件補正は、特許法第１７条の２第３項及び第４項の要件を満たしているから、以下において、同条第５項の要件について検討する。
　　
（２）独立特許要件について
（２−１）特許法第３６条に関して
　補正後の請求項１について
（ａ）「・・工程」と、「・・工程」と、・・「・・工程とを具備する」「ＤＲＡＭセルの製造方法」では、それぞれの工程をどのような順序で実施するか不明りょうであるから、補正後の請求項１に係る発明の構成は明りょうでない。
　特に、「前記半導体基板上に第１層間絶縁膜を形成する工程」及び「前記半導体基板上に第２層間絶縁膜を形成する工程」では、「第１層間絶縁膜」及び「第２層間絶縁膜」のいずれもが、「前記半導体基板上」に形成されており、且つ、それぞれの「工程」の順序が不明りょうであるから、「第１層間絶縁膜」及び「第２層間絶縁膜」をそれぞれどこに形成するか明りょうでない。
　したがって、補正後の請求項１に係る発明は、特許法第３６条第６項第２号に規定する要件を満たしていない。
（ｂ）「前記第１層間絶縁膜の所定部分を食刻してコンタクトホ−ルを形成する工程」の「所定の部分」と、「ストレ−ジ電極と前記セルトランジスタのソ−スを連結するためのコンタクトホ−ルを形成する工程」の「ソース」との位置関連が不明りょうである。仮に、「所定の部分」が「ソース」に対応したとすると、「ストレ−ジ電極と前記セルトランジスタのソ−スを連結するためのコンタクトホ−ルを形成する工程」をどのように実施するか明りょうでなく、補正後の請求項１に係る発明の構成が明りょうでない。
　したがって、補正後の請求項１に係る発明は、特許法第３６条第６項第２号に規定する要件を満たしていない。
（ｃ）補正後の請求項１に記載される各工程で形成される各構成要素の相互の位置関係が明りょうでなく、例えば、「前記第１層間絶縁膜の所定部分を食刻してコンタクトホ−ルを形成する工程」の「コンタクトホール」と「前記第１層間絶縁膜上にシリコン窒化膜によってキャッピング層の形成されたビットラインを形成する工程」の「ビットライン」の位置関係が明りょうでないから、補正後の請求項１に係る発明の構成が明りょうでない。
　したがって、補正後の請求項１に係る発明は、特許法第３６条第６項第２号に規定する要件を満たしていない。
（ｄ）「前記ビットラインのキャッピング層とワ−ドラインのキャッピング層に対する第２層間絶縁膜と第１層間絶縁膜との食刻比率が２０：１以上である食刻ガスを用いて」において、「前記ビットラインのキャッピング層とワ−ドラインのキャッピング層」がシリコン窒化膜であることは、「半導体基板上にゲ−ト酸化膜、第１導電層、第２導電層及びシリコン窒化膜を順次に積層した後にパターニングしてその上部にキャッピング層の形成されたワ−ドラインを形成する工程」及び「前記第１層間絶縁膜上にシリコン窒化膜によってキャッピング層の形成されたビットラインを形成する工程」から明らかであるが、「第２層間絶縁膜と第１層間絶縁膜」がどのような材質であるか明確でなく、シリコン窒化膜からなる「前記ビットラインのキャッピング層とワ−ドラインのキャッピング層」と材質が限定されていない「第２層間絶縁膜と第１層間絶縁膜」との「食刻比率が２０：１以上である食刻ガスを用い」ることについては、願書に添付した明細書の特許請求の範囲の請求項１及び請求項１に対応する００１１段落のみに文言上記載されているとしても、００１１段落以外には、願書に最初に添付した明細書（特許請求の範囲を除く）又は図面には記載がないから、補正後の請求項１に係る発明は、実質的に、願書に最初に添付した明細書又は図面には記載されたものではない。
　したがって、補正後の請求項１に係る発明は、特許法第３６条第６項第１号に規定する要件を満たしていない。
　　
　請求項２について
　請求項２には、「前記第１絶縁層はシリコン窒化膜よりなること」と記載されているが、請求項２が引用する補正後の請求項１には、「第１絶縁層」は記載されていないから、請求項２に記載される「前記第１絶縁層」がどのような構成であるか明りょうでない。
　仮に、「前記第１絶縁層」が「前記第１層間絶縁膜」の誤記であるとすると、「前記第１層間絶縁膜」は「シリコン窒化膜よりなる」ことになる。この場合には、例えば、「前記ビットラインのキャッピング層とワ−ドラインのキャッピング層に対する第２層間絶縁膜と第１層間絶縁膜との食刻比率が２０：１以上である食刻ガスを用いて、前記第２層間絶縁膜及び第１層間絶縁膜を食刻してストレ−ジ電極と前記セルトランジスタのソ−スを連結するためのコンタクトホ−ルを形成する工程」において、「前記ビットラインのキャッピング層とワ−ドラインのキャッピング層に対する第２層間絶縁膜と第１層間絶縁膜との食刻比率が２０：１以上である食刻ガスを用い」るとの記載に関し、「前記ビットラインのキャッピング層とワ−ドラインのキャッピング層」が「シリコン窒化膜」であって、且つ、「第１層間絶縁膜」も「シリコン窒化膜」となり、上記工程において「食刻比率が２０：１以上」とのエッチング条件は実現できないから、誤記であるともいえない。
　したがって、請求項２に係る発明は、特許法第３６条第６項第２号に規定する要件を満たしていない。
　　
　よって、補正後の請求項１に係る発明及び補正後の請求項１を引用する請求項２ないし９に係る発明は、特許法第３６条第６項第１号及び第２号に規定する要件を満たしておらず、その特許出願の際、独立して特許を受けることができないから、特許法第１７条の２第５項で準用する同法第１２６条第５項の規定に適合しない。
　　
（２−２）特許法第２９条第２項に関して
　仮に、本件補正が、上記（２−１）で検討した特許法第３６条第６項に規定する要件を満たしているものとして、特許法第２９条第２項について検討する。
（２−２−１）［補正後の発明］
　本件補正後の請求項１に係る発明は、上記「１．本件補正の内容」に記載したとおりである。
　　　
（２−２−２）［刊行物に記載された発明］
（ａ）刊行物１．特開平５−２１８２１１号公報
　本願の優先権主張日前に日本国内において頒布され、平成１５年１１月２６日付けの拒絶理由通知で引用された特開平５−２１８２１１号公報には、図５ないし図７、図１１とともに以下の事項が記載されている。
「【請求項１】　シリコン系の絶縁膜を介して半導体基板上に導電体膜，マスク用の酸化アルミニウム膜を順次形成し、前記マスク用の酸化アルミニウム膜と前記導電体膜とを所定の同一形状にパターニングして前記導電体膜からなる配線と前記配線の上面に前記マスク用の酸化アルミニウム膜からなる酸化アルミニウム膜マスクとを形成し、全面にスペーサ用の酸化アルミニウム膜を形成し、前記スペーサ用の酸化アルミニウム膜をエッチバックして前記配線の側面に前記スペーサ用の酸化アルミニウム膜からなる酸化アルミニウム膜スペーサを形成する工程と、
前記半導体基板表面の所定の領域に所定の導電型を有する拡散層を形成する工程と、
全面に酸化シリコン系の層間絶縁膜を形成し、フロロカーボン系のガスによる異方性ドライエッチングを行なって前記拡散層に達するセルフアライン・コンタクト孔を形成する工程と、を有することを特徴とするセルフアライン・コンタクト孔の形成方法。」（請求項１）
「【請求項５】　前記シリコン系の絶縁膜が選択的に形成されたフィールド酸化膜，およびゲート酸化膜であり、前記配線がゲート電極であり、前記拡散層が前記ゲート電極と前記フィールド酸化膜とに対して自己整合的に形成されたソース・ドレイン領域となる拡散層であることを特徴とする請求項１・・・記載のセルフアライン・コンタクト孔の形成方法。」（請求項５）
「【産業上の利用分野】本発明は半導体装置におけるセルフアライン・コンタクト孔の形成方法に関し、特に半導体装置の微細な配線と微細な拡散層とを接続するためのセルフアライン・コンタクト孔の形成方法に関する。」（０００１段落）
「この報告では、スタックド型の情報蓄積容量を有するＤＲＡＭにおいて、ビット線が第２層の配線で形成され、このビット線とＭＯＳトランジスタのソース・ドレイン領域の一方の拡散層との接続がセルフアライン・コンタクト孔によりなされている。セルフアライン・コンタクト孔の製造工程を示す略断面図である図１１を参照すると、上記報告によるセルフアライン・コンタクト孔の第１の形成方法は、以下のようになっている。
【０００７】まず、Ｐ型のシリコン基板２０１表面にフィールド酸化膜２０２とゲート酸化膜２０３とが形成される。・・・多結晶シリコン膜からなるゲート電極（ワード線）２０４ａと、このゲート電極２０４ａの上面を覆い，上記酸化シリコン膜からなる酸化シリコン膜マスク２４１ａとが形成される。酸化シリコン膜マスク２４１ａ，ゲート電極２０４ａ，およびフィールド酸化膜２０２をマスクにしたイオン注入が行なわれ、シリコン基板表面には低濃度のＮ型の拡散層が形成される。次に、・・・ゲート電極２０４ａの側面を覆う酸化シリコン膜スペーサ２４２ａが形成される。このとき、酸化シリコン膜スペーサ２４２ａ並びにゲート電極２０４ａにより覆われていない部分のゲート酸化膜２０３は除去される。
【０００８】次に・・・全面に膜厚５０ｎｍ程度の酸化シリコン膜（ＨＴＯ膜）２４３が形成される。酸化シリコン膜スペーサ２４２ａ，酸化シリコン膜マスク２４１ａ，ゲート電極２０４ａ，およびフィールド酸化膜２０２をマスクにしたイオン注入が行なわれ、シリコン基板２０１表面には低濃度のＮ型の領域と高濃度のＮ型の領域とを併せ持つ拡散層（ソース・ドレイン領域）２０８ａが形成される。全面に膜厚２０ｎｍ程度の窒化シリコン膜２４４が形成され、さらに全面にＢＰＳＧ膜からなる層間絶縁膜２０９ａが形成される〔図１１（Ａ）〕。
【０００９】次に、フォトレジスト膜２１０ａが形成される。・・・このフォトレジスト膜２１０ａをマスクにして、層間絶縁膜２０９ａが・・・ウェットエッチングされ、開口部２１１ａが形成される〔図１１（Ｂ）〕。このウェットエッチングでは、上記窒化シリコン膜２４４がエッチングストッパーとなる。さらにこのフォトレジスト膜２１０ａをマスクにして、上記窒化シリコン膜２４４，並びに酸化シリコン膜２４３がフロロカーボン系の同一のエッチングガスにより異方性ドライエッチングされる。これにより、セルフアライン・コンタクト孔２１１ａａが形成される〔図１１（Ｃ）〕。」（０００６段落〜０００９段落）
「【００１４】層間絶縁膜が形成される前段階において、ゲート電極の側面には、酸化シリコン膜スペーサとＨＴＯ膜と窒化シリコン膜とからなる３層の絶縁膜が形成されている。２つのゲート電極の間にはこの３層の絶縁膜が２つ形成されていることになる。・・・このＨＴＯ膜は、窒化シリコン膜の形成時に拡散層表面がアンモニアにより侵食されるのを防止するために設けられている。
【００１５】前述のように、層間絶縁膜のウェットエッチングのマスクとして用いたフォトレジスト膜が再びマスクとして用いられて、同一のエッチングガスにより窒化シリコン膜，およびＨＴＯ膜が異方性ドライエッチングされる。これによりセルフアライン・コンタクト孔が形成される。・・・セルフアライン・コンタクト孔の占有面積の増大を多少なりとも抑止するためには、例えばこのＨＴＯ膜の膜厚を薄く・・・すると、この異方性ドライエッチングの際に、第２の問題点が生じる。この異方性ドライエッチングでは、酸化シリコン膜のエッチングレートと窒化シリコン膜のエッチングレートの差はあまりない。このため、この場合には、ゲート電極の上面の縁近傍における上記酸化シリコン膜サペーサ，および上記酸化シリコン膜マスクもエッチングされやすくなる。」（００１４段落及び００１５段落）
「【００２０】本発明の目的は、微細化された拡散層と微細化された多層配線とを有する半導体装置において、上層配線と拡散層とを直接に接続する占有面積の小さなセルフアライン・コンタクト孔の形成方法を提供することにあり、かつ、配線間の絶縁性の劣化のないセルフアライン・コンタクト孔の形成方法を提供することにあり、さらに、３層以上の上層配線に対しても適用できるセルフアライン・コンタクト孔の形成方法を提供することにある。」（００２０段落）
「【００４５】セルフアライン・コンタクト孔の略平面図である図５，図５のＸＸ線での製造工程を示す略断面図である図６，および図５のＹＹ線での製造工程を示す略断面図である図７を参照すると、上記第３の実施例の第１の応用例は、スタックド型の情報蓄積容量を有するＤＲＡＭへの応用例であり、ノード・コンタクト孔，およびビット・コンタクト孔が共にセルフアライン・コンタクト孔により形成され、ビット線が第２層の配線により形成されている。上記第１の応用例は、以下のようになっている。
【００４６】まず、Ｐ型のシリコン基板１０１表面に選択的にフィールド酸化膜１０２，ゲート酸化膜１０３が形成される。次に、全面に例えばポリサイド膜からなる導電体膜が形成され、さらにマスク用のシリコン酸化膜，マスク用の酸化アルミニウム膜が形成される。その後、一連のエッチング，イオン注入等が行なわれ、Ｎ型の拡散層１０８ａ，１０８ｂとワード線１２４ａ，１２４ｂ，１２４ｃ，１２４ｄ，１２４ｅ等とが形成される。それぞれのワード線１２４ａ等の上面は、酸化シリコン膜マスク１１３ａａと酸化アルミニウム膜マスク１０５ａａとにより覆われる。また、それぞれのワード線１２４ａ等の側面は、酸化アルミニウマ膜スペーサ１０７ａａにより覆われる。次に、全面にリフローされたＢＰＳＧ膜からなる層間絶縁膜１０９ａが形成さる。続いて、拡散層１０８ｂに達するセルフアライン・コンタクト孔１１１ｃが開口される〔図５，図６（Ａ），図７（Ａ）〕。このセルフアライン・コンタクト孔１１１ｃは、ビット・コンタクト孔であり、２本のワード線（例えば、ワード線１２４ｂ，１２４ｃ）に対して自己整合的に形成される。
【００４７】次に、第２の導電体膜からなるビット線１２５ａａ，１２５ａｂ，１２５ａｃ等が形成される。これらビット線１２５ａａ等は、それぞれセルフアライン・コンタクト孔１１１ｃを介してそれぞれ拡散層１０８ｂに接続される。それぞれのビット線１２５ａａ等の上面は、酸化シリコン膜マスク１１３ｂａと酸化アルミニウム膜マスク１０５ｂａとにより覆われる。また、それぞれのビット線１２５ａａ等の側面は、酸化アルミニウマ膜スペーサ１０７ｂａにより覆われる。次に、全面にリフローされたＢＰＳＧ膜からなる層間絶縁膜１０９ｂが形成さる。続いて、層間絶縁膜１０９ｂ，１０９ａ，およびゲート酸化膜１０３が順次エッチングされ、拡散層１０８ａに達するセルフアライン・コンタクト孔１２１ｄが開口される〔図５，図６（Ｂ），図７（Ｂ）〕。このセルフアライン・コンタクト孔１２１ｄは、ノード・コンタクト孔であり、２本のワード線（例えば、ワード線１２４ａ，１２４ｂ）と２本のビット線（例えば、ビット線１２５ａａ，１２５ａｂ）とに対して自己整合的に形成される。
【００４８】次に、セルフアライン・コンタクト孔１２１ｄを介して拡散層１０８ａに接続されるストレージノード電極１３１ａが形成され、このストレージノード電極１３１ａを覆う誘電体膜１３２ａが形成され、さらにセルプレート電極１３３ａが形成される〔図５，図６（Ｃ），図７（Ｃ）〕。これらストレージノード電極１３１ａ，誘電体膜１３２ａ，およびセルプレート電極１３３ａの形成により、本応用例のスタックド型の情報蓄積容量の形成が完了する。」（００４５段落〜００４８段落）
「【発明の効果】以上説明したように、本発明のセルフアライン・コンタクト孔の形成方法によると、配線の上面，および側面は、それぞれ酸化アルミニウム膜マスク，および酸化アルミニウム膜スペーサにより覆われる。フロロカーボン系のガスを用いた異方性ドライエッチングにより拡散層に達するセルフアライン・コンタクト孔を開口するに際して、これら酸化アルミニウム膜マスク，および酸化アルミニウム膜スペーサはほとんどエッチングされない。すなわち、このエッチングに対して、酸化アルミニウム膜マスク，および酸化アルミニウム膜スペーサは良好なエッチングストッパーとして機能する。このため、この配線とこのセルフアライン・コンタクト孔に埋め込まれる上層配線との間の絶縁性，あるいは隣接したセルフアライン・コンタクト孔にそれぞれに埋め込まれる２本の上層配線の間の絶縁性は良好になる。さらに、層間絶縁膜を形成する前段階において、配線を覆う絶縁膜は１層の酸化アルミニウム膜のみでよいことになり、従来の方法に比べて２つの配線の間の間隔を狭くすることが可能となり、セルフアライン・コンタクト孔の占有面積を小さくすることができる。さらにまた、上述の構造により上層の配線を形成するならば、２つ以上の層の配線に対してそれぞれに自己整合的なコンタクト孔が容易に形成できる。これは、このセルフアライン・コンタクト孔開口するためのエッチングが、単一のフロロカーボン系のガスを用いた異方性ドライエッチングでよいためである。」（００６０段落）
　　
　また、図１（Ｂ）、「続いて、上記フィールド酸化膜１０２，上記酸化アルミニウム膜マスク１０５ａａ，および上記ゲート電極１０４ｂ，１０４ｃ等をマスクにしたイオン注入が行なわれ、シリコン基板１０１表面に低濃度のＮ型の拡散層１０６が形成される。次に、全面に膜厚１００ｎｍ程度のスペーサ用の酸化アルミニウム膜１０７ａが形成される〔図１（Ｂ）〕。」（００３０段落）、「前記拡散層が前記ゲート電極と前記フィールド酸化膜とに対して自己整合的に形成されたソース・ドレイン領域となる拡散層である」（請求項５）、図６（Ｂ）及び００４６段落の記載より、図６（Ｂ）においても、シリコン酸化膜１１３ａａ及び酸化アルミニウム膜１０５ａａが上部に形成されたワード線をマスクとしたイオン注入によりソース・ドレイン領域１０８ａ及び１０８ｂを形成する工程の後に、前記ワード線の両側の側壁にスペーサ用の酸化アルミニウム膜１０７ａａを形成する工程を行なうと記載されており、また、ゲート電極として機能する「ワード線１２４ｂ、１２４ｃ」とその両側にソース・ドレイン領域１０８ａ及び１０８ｂを備えた素子が、ＭＯＳトランジスタであることは明らかである。
　　
　よって、刊行物１には以下の発明が記載されている。　
　「Ｐ型シリコン基板上１０１にゲート酸化膜１０３、ポリサイド膜、シリコン酸化膜、酸化アルミニウム膜を順次形成し、パターニングしてその上部にシリコン酸化膜１１３ａａ及び酸化アルミニウム膜１０５ａａが形成された前記ポリサイド膜からなるワード線１２４ｂ、１２４ｃを形成する工程と、
　前記シリコン酸化膜１１３ａａ及び前記酸化アルミニウム膜１０５ａａが上部に形成された前記ワード線をマスクとしてイオン注入によりＭＯＳトランジスタのソース・ドレイン領域１０８ａ及び１０８ｂを形成する工程と、
　前記ワード線の両側の側面にスペーサ用の酸化アルミニウム膜１０７ａａを形成する工程と、
　前記ゲート酸化膜１０３、前記酸化アルミニウム膜１０５ａａ及び前記酸化アルミニウム膜１０７ａａ上にＢＰＳＧからなる層間絶縁膜１０９ａを形成する工程と、
　前記層間絶縁膜１０９ａにソース・ドレイン領域１０８ｂに達するセルフアライン・コンタクト孔１１１ｃを形成する工程と、
　前記層間絶縁膜１０９ａ上を含む部分に、その上部が酸化アルミニウム膜１０５ｂａで覆われたビット線１２５ａａ、１２５ａｂ及び１２５ａｃを形成する工程と、
　前記ビット線１２５ａａ、１２５ａｂ及び１２５ａｃの両側の側面に酸化アルミニウム膜１０７ｂａを形成する工程と、
　前記層間絶縁膜１０９ａ及び前記酸化アルミニウム膜１０５ｂａ及び１０７ｂａ上にＢＰＳＧからなる層間絶縁膜１０９ｂを形成する工程と、
　前記ワード線の上部及び側面に形成された前記酸化アルミニウム膜１０５ａａ及びスペーサ用の前記酸化アルミニウム膜１０７ａａと、前記ビット線の上部及び側面に形成された前記酸化アルミニウム膜１０５ｂａ及び前記酸化アルミニウム膜１０７ｂａをマスクとして、前記層間絶縁膜１０９ｂ、１０９ａ及び前記ゲート絶縁膜１０３を順次エッチングすることにより、ソース・ドレイン領域１０８ａに達するセルフアライン・コンタクト孔１２１ｄを形成する工程と、
　前記トランジスタの前記ソース・ドレイン領域１０８ａに前記セルフアライン・コンタクト孔１２１ｄを介して接続されるストレージノード電極１３１ａを形成する工程とを備えた情報蓄積容量を備えたＤＲＡＭの製造方法。」
　
（ｂ）刊行物２．特開平５−２９１５２６号公報
　本願の優先権主張日前に日本国内において頒布され、平成１５年１１月２６日付けの拒絶理由通知で引用された特開平５−２１８２１１号公報には、図４ないし図１２とともに以下の事項が記載されている。　
「【産業上の利用分野】本発明は、微細化が可能な半導体記憶装置に関する。特に、高集積化に好適なな、ダイナミックランダムアクセスメモリで、積層容量型セルに関する。」（０００１段落）
「ワード線（８）やビット線（１２）を被う絶縁膜と、層間絶縁膜（１１、１５、１７、２０）の種類を変え、エッチングの選択比の違いで、自己整合プロセスを行う。」（００１５段落）
「【作用】・・・ワード線（８）やビット線（１２）を被う絶縁膜と、層間絶縁膜（１１、１５、１７、２０）の種類を変えると、エッチングの選択比の違いが効果的に利用できるようになるので、自己整合プロセスが使え、セル面積の縮小が可能となる。」（００１７段落）
「【実施例】本発明の実施例を図４乃至図１６を用いて説明する。
【００２０】まず、図４に示したように、半導体基板（１）に素子間分離酸化膜（２）を形成する。・・・素子間分離酸化膜（２）を形成した後に、表面全体に、予め拡散層（３）領域を形成する。・・・この拡散層（３）はその後、溝で分離されることによりＤＲＡＭセルのスイッチング用ＭＯＳトランジスタのソース・ドレイン領域を構成するものである。
【００２１】次に・・・この表面に酸化膜（４）を・・・堆積させる。・・・この酸化膜に、溝型ゲートを掘るための穴を開ける。・・・開口後、さらに・・・酸化膜（５）を堆積して・・・異方性エッチングで全面エッチすると・・・酸化膜（４）の側壁にのみ酸化膜（５）が残る。
【００２２】次に、図６に示したように、この酸化膜（４、５）をマスクにして、基板に溝（６）を掘り、この溝（６）で拡散層（３）を分離する。・・・
【００２３】次に、図７に示したように、溝の表面にゲート絶縁膜（７）を成長させ、さらに、ゲート電極（８）を堆積し、このゲート電極（８）を、その上に堆積した窒化膜（９）をマスクにしてパターニングする。・・・
【００２４】さらに、図８に示したように、ゲート電極（８）の表面に０．０５から０．１μｍの窒化膜（１０）を堆積し、これを公知の異方性エッチで全面エッチする。その結果、ゲート電極（８）の側壁に側壁窒化膜（１０）が残る。さらに、この窒化膜をマスクにして、酸化膜と窒化膜の選択比を利用したエッチング法で、ワード電極（８）の下にある酸化膜（４）をエッチングして基板の拡散層表面を露出させる。
【００２５】次に、図９に示したように、基板表面全体に酸化膜を堆積して・・・平坦化する。その結果、ワード線の表面を被う窒化膜（９）が露出するとともに、基板表面が平坦化する。
【００２６】次に、図１０に示したように、隣接するワード線間の酸化膜（１１）だけを除去して、ビット線（１２）が基板の拡散層と接する領域を開口する。この上に、ビット線（１２）となるタングステンを・・・堆積する。・・・タングステンのビット線（１３）も、ワード線と同様に、表面に窒化膜（１３）を堆積して、これをマスクに加工し、さらに、側壁窒化膜（１４）で被う。
【００２７】さらに、図１１に示したように、基板上に酸化膜（１５）を堆積して平坦化する。・・・配線（１６）・・・その配線の上に酸化膜（１７）を堆積して平坦化する。
【００２８】次に、図１２に示したように、基板に達する蓄積容量部のコンタクトを開口する。・・・この際、ワード線（８）もビット線（１２）も表面は窒化膜（９、１３）で被われているので、コンタクトが図のようにワード線に掛かっても、ワード線が露出する心配はない。次に、ここで開口したコンタクト孔に、不純物を含んだ多結晶シリコン（１８）を埋めて、拡散層を上に持ち上げる。」（００１９段落〜００２８段落）
　よって、刊行物２には、以下の発明が記載されている。
　「基板上に、窒化膜（９）をその上に堆積したワード電極（８）を形成する工程と、
　前記ワード電極（８）の側壁に窒化膜（１０）を形成する工程と、
　前記基板上に酸化膜（１１）を堆積して平坦化する工程と、
　前記窒化膜（９）及び前記窒化膜（１０）をマスクとして、隣接するワード電極間の前記酸化膜（１１）だけを除去して、ビット線（１２）が基板の拡散層と接する領域を開口する工程と、
　前記ビット線（１２）となるタングステン上に窒化膜（１３）を堆積し、マスクで加工して前記ビット線（１２）を形成し、前記ビット線（１２）の側壁に窒化膜（１４）を形成する工程と、
　前記基板上に酸化膜（１５）を堆積して平坦化する工程と、
　その上に前記窒化膜（９）及びその側壁に前記窒化膜（１０）を形成した前記ワード電極（８）及びその上に前記窒化膜（１３）及びその側壁に前記窒化膜（１４）を形成した前記ビット線（１２）をマスクとして、前記基板に達する蓄積容量部のコンタクトを開口する工程と、
　開口したコンタクト孔に、不純物を含んだ多結晶シリコン（１８）を埋める工程とを備えたダイナミックアクセスメモリの製造方法。」　 
　また、上記において「窒化膜」が「シリコン窒化膜」を意味することは当業者に明らかである。　　
　　
（２−２−３）対比
　本件補正後の請求項１に係る発明（以下、「補正発明」という。）と刊行物１に記載された発明（以下、「刊行物発明」という。）とを対比する。
（ａ）「Ｐ型シリコン基板」が半導体基板であることは明らかであるから、刊行物発明の「Ｐ型シリコン基板」は、補正発明の「半導体基板」に相当する。
（ｂ）「ポリサイド膜」が「ポリシリコン膜」と「シリサイド膜」との２層からなることは明らかであるから、刊行物発明の「ポリサイド膜」は、補正発明の「第１導電層」及び「第２導電層」に相当する。
（ｃ）刊行物発明の「ワード線」、「ＭＯＳトランジスタ」、「層間絶縁膜１０９ａ」及び「層間絶縁膜１０９ｂ」は、それぞれ、補正発明の「ワードライン」、「セルトランジスタ」、「第１層間絶縁膜」及び「第２層間絶縁膜」に相当する。　
（ｄ）刊行物発明において、刊行物１の「フロロカーボン系のガスを用いた異方性ドライエッチングにより拡散層に達するセルフアライン・コンタクト孔を開口するに際して、これら酸化アルミニウム膜マスク，および酸化アルミニウム膜スペーサはほとんどエッチングされない。すなわち、このエッチングに対して、酸化アルミニウム膜マスク，および酸化アルミニウム膜スペーサは良好なエッチングストッパーとして機能する。」（００６０段落）の記載から、酸化アルミニウム膜１０５ａａがワード線の上部に形成され、酸化アルミニウム膜１０５ａａがワード線を保護する膜であることは明らかであり、刊行物発明の「酸化アルミニウム膜１０５ａａ」は補正発明の「キャッピング層」に相当するから、刊行物発明の「その上部に」「酸化アルミニウム膜１０５ａａが形成された前記ポリサイド膜からなるワード線」は、補正発明の「その上部にキャッピング層の形成されたワ−ドライン」に相当する。
（ｅ）上記（ｃ）及び（ｄ）を参照すると、刊行物発明の「前記酸化アルミニウム膜１０５ａａが上部に形成された前記ワード線をマスクとしてイオン注入によりＭＯＳトランジスタのソース・ドレイン領域１０８ａ及び１０８ｂを形成する工程」は、補正発明の「前記キャッピング層の形成されたワ−ドラインをマスクとしてイオン注入によりセルトランジスタのソ−ス及びドレイン領域を形成する工程」に相当する。　
（ｆ）刊行物発明の「スペーサ用の酸化アルミニウム膜１０７ａａ」は、補正発明の「ワ−ドラインスペ−サ」に相当するから、刊行物発明の「前記ワード線の両側の側面にスペーサ用の酸化アルミニウム膜１０７ａａを形成する工程」は、補正発明の「前記ワ−ドラインの両側壁にワ−ドラインスペ−サを形成する工程」に相当する。　　
（ｇ）補正発明において「前記半導体基板上に第１層間絶縁膜を形成する工程」が、「前記キャッピング層の形成されたワ−ドラインをマスクとしてイオン注入によりセルトランジスタのソ−ス及びドレイン領域を形成する工程」と「前記ワ−ドラインの両側壁にワ−ドラインスペ−サを形成する工程」の後に実施されるとすると、補正発明の「前記半導体基板上に第１層間絶縁膜を形成する工程」において、「第１層間絶縁膜」は「半導体基板」上でなく、「ゲート絶縁膜」、「キャッピング層」及び「ワードラインスペーサ」上に形成されることが明らかであるから、刊行物発明の「前記ゲート酸化膜１０３、前記酸化アルミニウム膜１０５ａａ及び前記酸化アルミニウム膜１０７ａａ上にＢＰＳＧからなる層間絶縁膜１０９ａを形成する工程」は、補正発明の「前記半導体基板上に第１層間絶縁膜を形成する工程」に相当する。
（ｈ）刊行物発明の「セルフアライン・コンタクト孔１１１ｃ」は、補正発明の「コンタクトホール」に相当するから、刊行物発明の「前記層間絶縁膜１０９ａにソース・ドレイン領域１０８ｂに達するセルフアライン・コンタクト孔１１１ｃを形成する工程」は、補正発明の「前記第１層間絶縁膜の所定部分を食刻してコンタクトホ−ルを形成する工程」に相当する。
（ｉ）刊行物発明において、酸化アルミニウム膜１０５ｂａがビット線の上部に形成され、酸化アルミニウム膜１０５ｂａがビット線を保護する膜であることは明らかであって、刊行物発明の「酸化アルミニウム膜１０５ｂａ」は補正発明の「キャッピング層」に相当するから、刊行物発明の「前記層間絶縁膜１０９ａ上」に、「その上部」が「酸化アルミニウム膜１０５ｂａで覆われたビット線１２５ａａ、１２５ａｂ及び１２５ａｃを形成する工程」は、補正発明の「前記第１層間絶縁膜上に」「キャッピング層の形成されたビットラインを形成する工程」に相当する。
（ｊ）刊行物発明において、ビット線の「両側の側面に」形成された「酸化アルミニウム膜１０７ｂａ」がスペーサ層であることは明らかであるから、刊行物発明の「前記ビット線１２５ａａ、１２５ａｂ及び１２５ａｃの両側の側面に酸化アルミニウム膜１０７ｂａを形成する工程」は、補正発明の「前記ビットラインの両側壁にスペ−サを形成する工程」に相当する。
（ｋ）補正発明において、各工程が記載の順序に実施されるとすると、補正発明の「前記半導体基板上に第２層間絶縁膜を形成する工程」の「第２層間絶縁膜」は、「第１層間絶縁膜」、「キャッピング層」及び「スペーサ」上に形成されることが明らかであるから、刊行物発明の「前記層間絶縁膜１０９ａ及び前記酸化アルミニウム膜１０５ｂａ及び１０７ｂａ上にＢＰＳＧからなる層間絶縁膜１０９ｂを形成する工程」は、補正発明の「前記半導体基板上に第２層間絶縁膜を形成する工程」に相当する。
（ｌ）刊行物発明において、「ストレージノード電極１３１ａ」が、「前記セルフアライン・コンタクト孔１２１ｄを介して」「ソース・ドレイン領域１０８ａに」「接続される」から、刊行物発明の「ソース・ドレイン領域１０８ａに達するセルフアライン・コンタクト孔１２１ｄ」は、補正発明の「ストレ−ジ電極と前記セルトランジスタのソ−スを連結するためのコンタクトホ−ル」に相当し、刊行物発明の「前記層間絶縁膜１０９ｂ、１０９ａ及び前記ゲート絶縁膜１０３を順次エッチングすることにより、ソース・ドレイン領域１０８ａに達するセルフアライン・コンタクト孔１２１ｄを形成する工程」は、補正発明の「前記第２層間絶縁膜及び第１層間絶縁膜を食刻してストレ−ジ電極と前記セルトランジスタのソ−スを連結するためのコンタクトホ−ルを形成する工程」に相当する。
（ｍ）補正発明において、「ストレージ電極」が「ストレ−ジ電極と前記セルトランジスタのソ−スを連結するためのコンタクトホ−ル」内にも形成されることは明らかであるから、刊行物発明の「前記トランジスタの前記ソース・ドレイン領域１０８ａに前記セルフアライン・コンタクト孔１２１ｄを介して接続されるストレージノード電極１３１ａを形成する工程」は、補正発明の「前記セルトランジスタの前記ソ−スに直接的に接続されるストレ−ジ電極を形成する工程」に相当する。
　
　よって、補正発明と刊行物発明とは、
　「半導体基板上にゲ−ト酸化膜、第１導電層、第２導電層を順次に積層した後にパターニングしてその上部にキャッピング層の形成されたワ−ドラインを形成する工程と、
　前記キャッピング層の形成されたワ−ドラインをマスクとしてイオン注入によりセルトランジスタのソ−ス及びドレイン領域を形成する工程と、
　前記ワ−ドラインの両側壁にワ−ドラインスペ−サを形成する工程と、
　前記半導体基板上に第１層間絶縁膜を形成する工程と、
　前記第１層間絶縁膜の所定部分を食刻してコンタクトホ−ルを形成する工程と、
　前記第１層間絶縁膜上にキャッピング層の形成されたビットラインを形成する工程と、
　前記ビットラインの両側壁にスペ−サを形成する工程と、
　前記半導体基板上に第２層間絶縁膜を形成する工程と、
　前記第２層間絶縁膜及び第１層間絶縁膜を食刻してストレ−ジ電極と前記セルトランジスタのソ−スを連結するためのコンタクトホ−ルを形成する工程と、
　前記セルトランジスタの前記ソ−スに直接的に接続されるストレ−ジ電極を形成する工程とを具備することを特徴とするＤＲＡＭセルの製造方法。」である点で一致し、以下の各点で相違する。
　相違点１
　補正発明は、「半導体基板上にゲ−ト酸化膜、第１導電層、第２導電層及びシリコン窒化膜を順次に積層した後にパターニングしてその上部にキャッピング層の形成されたワ−ドラインを形成する工程」を備えるのに対して、刊行物発明は、「Ｐ型シリコン基板上１０１にゲート酸化膜１０３、ポリサイド膜、シリコン酸化膜、酸化アルミニウム膜を順次形成し、パターニングしてその上部にシリコン酸化膜１１３ａａ及び酸化アルミニウム膜１０５ａａが形成された前記ポリサイド膜からなるワード線１２４ｂ、１２４ｃを形成する工程」を備える点。
　相違点２
　補正発明は、「前記キャッピング層の形成されたワ−ドラインをマスクとしてイオン注入によりセルトランジスタのソ−ス及びドレイン領域を形成する工程」を備えるのに対して、刊行物発明は、「前記シリコン酸化膜１１３ａａ及び前記酸化アルミニウム膜１０５ａａが上部に形成された前記ワード線をマスクとしてイオン注入によりＭＯＳトランジスタのソース・ドレイン領域１０８ａ及び１０８ｂを形成する工程」を備える点。
　相違点３
　補正発明は、「前記ワ−ドラインの両側壁にワ−ドラインスペ−サを形成する工程」を備えるのに対して、刊行物発明は、「前記ワード線の両側の側面にスペーサ用の酸化アルミニウム膜１０７ａａを形成する工程」を備える点。
　相違点４
　補正発明は、「前記第１層間絶縁膜上にシリコン窒化膜によってキャッピング層の形成されたビットラインを形成する工程」を備えるのに対して、刊行物発明は、「前記層間絶縁膜１０９ａ上を含む部分に、その上部が酸化アルミニウム膜１０５ｂａで覆われたビット線１２５ａａ、１２５ａｂ及び１２５ａｃを形成する工程」を備える点。
　相違点５
　補正発明は、「前記ビットラインの両側壁にスペ−サを形成する工程」を備えるのに対して、刊行物発明は、「前記ビット線１２５ａａ、１２５ａｂ及び１２５ａｃの両側の側面に酸化アルミニウム膜１０７ｂａを形成する工程」を備える点。
　相違点６
　補正発明は、「前記ビットラインのキャッピング層とワ−ドラインのキャッピング層に対する第２層間絶縁膜と第１層間絶縁膜との食刻比率が２０：１以上である食刻ガスを用いて、前記第２層間絶縁膜及び第１層間絶縁膜を食刻してストレ−ジ電極と前記セルトランジスタのソ−スを連結するためのコンタクトホ−ルを形成する工程」を備えるのに対して、刊行物発明は、「前記ワード線の上部及び側面に形成された前記酸化アルミニウム膜１０５ａａ及びスペーサ用の前記酸化アルミニウム膜１０７ａａと、前記ビット線の上部及び側面に形成された前記酸化アルミニウム膜１０５ｂａ及び前記酸化アルミニウム膜１０７ｂａをマスクとして、前記層間絶縁膜１０９ｂ、１０９ａ及び前記ゲート絶縁膜１０３を順次エッチングすることにより、ソース・ドレイン領域１０８ａに達するセルフアライン・コンタクト孔１２１ｄを形成する工程」を備える点。
　
（２−２−４）相違点の検討
　以下、各相違点について検討する。
　［相違点１について］
（ａ）刊行物２には、「本発明は、微細化が可能な半導体記憶装置に関する。特に、高集積化に好適なな、ダイナミックランダムアクセスメモリで、積層容量型セルに関する。」（０００１段落）ものであり、「課題を解決するための手段」として、「ワード線（８）やビット線（１２）を被う絶縁膜と、層間絶縁膜（１１、１５、１７、２０）の種類を変え、エッチングの選択比の違いで、自己整合プロセスを行う。」（００１５段落）ものであって、「ワード線（８）やビット線（１２）を被う絶縁膜と、層間絶縁膜（１１、１５、１７、２０）の種類を変えると、エッチングの選択比の違いが効果的に利用できるようになるので、自己整合プロセスが使え、セル面積の縮小が可能となる。」（００１７段落）との作用効果を奏する発明が記載されている。
　また、「（２−２−２）（ｂ）」に記載したとおり、刊行物２に記載された発明は、「前記窒化膜（９）及び前記窒化膜（１０）をマスクとして、隣接するワード電極間の前記酸化膜（１１）だけを除去して、ビット線（１２）が基板の拡散層と接する領域を開口する工程」を備えるとともに、「その上に前記窒化膜（９）及びその側壁に前記窒化膜（１０）を形成した前記ワード電極（８）及びその上に前記窒化膜（１３）及びその側壁に前記窒化膜（１４）を形成した前記ビット線（１２）をマスクとして、前記基板に達する蓄積容量部のコンタクトを開口する工程」を備えている。
　即ち、刊行物２に記載された発明において、「ビット線（１２）が基板の拡散層と接する領域を開口する工程」では、「ワード電極（８）」上及び側壁にそれぞれ形成した「窒化膜（９）」及び「窒化膜（１０）」をマスクにしたエッチングにより行うとともに、蓄積容量部のコンタクトを開口する工程においては、「ワード電極（８）」及び「ビット線（１２）」の上部及び側壁にそれぞれ形成した「窒化膜（９）」、「窒化膜（１０）」、「窒化膜（１３）」及び「窒化膜（１４）」をマスクとしたエッチングを行っている。　
（ｂ）そもそも、刊行物１において、 図１１及び０００６段落から０００９段落、００１４段落及び００１５段落に記載されているように、ワード線（ゲート電極）上及び側面に酸化シリコン膜２４１，２４２，ＨＴＯ膜２４３、窒化シリコン膜２４４が形成されているが、「このＨＴＯ膜は、窒化シリコン膜の形成時に拡散層表面がアンモニアにより侵食されるのを防止するために設けられて」おり（００１４段落）、さらに、「ＨＴＯ膜の膜厚を薄くすると、この異方性ドライエッチングの際に、・・・この異方性ドライエッチングでは、酸化シリコン膜のエッチングレートと窒化シリコン膜のエッチングレートの差はあまりない・・・ため、この場合には、ゲート電極の上面の縁近傍における上記酸化シリコン膜サペーサ，および上記酸化シリコン膜マスクもエッチングされやすくなる。」（００１５段落）との課題が指摘されている。
　即ち、図１１、０００６段落から０００９段落、００１４段落及び００１５段落の記載を参照すると、窒化シリコン膜を形成する際に、その上に酸化シリコン膜が形成されていない基板保護のために、ＨＴＯ膜を形成するのであり、また、刊行物１に記載された発明を出願する際に、「酸化シリコン膜のエッチングレートと窒化シリコン膜のエッチングレートの差」が十分となる選択比のエッチング条件を見いだせなかったために、ゲート電極（ワード電極）上及び側面に形成した絶縁膜をマスクとして層間絶縁膜をエッチング除去するためのマスク用の絶縁膜として、酸化アルミニウム膜を採用したのであって、「窒化シリコン膜」自体がゲート電極（ワード電極）上及び側面に形成した絶縁膜をマスクとして層間絶縁膜をエッチング除去するためのマスク用の絶縁膜として利用できないとは記載されていない。
（ｃ）また、シリコン窒化膜とシリコン酸化膜のエッチング選択比が２０以上のエッチングが実現できることは、例えば、特開平７−８６２３６号公報の００１８段落に、「コンタクトエッチング用のマスクであるレジスト３０７をリソグラフィ工程により形成し、図３（ａ）を得る。窒化膜と高選択比を有する本発明の酸化膜エッチングを施すことにより、酸化膜エッチングは窒化膜３０５で止まり、図３（ｂ）を得る。本実施例で用いたのは、マグネトロン反応性イオンエッチング（ＭＲＩＥ）である。この時のエッチングガスには、Ｃ4 Ｆ8 とＣＯとの混合ガスを用い、エッチング条件としては、ガス流量Ｃ4 Ｆ8 ：１０ｓｃｃｍ、ＣＯ：１００ｓｃｃｍ、エッチング圧力：４０ｍＴｏｒｒ、高周波電力：６００Ｗとした。この時、酸化膜のエッチング速度は、４５００オングストローム／ｍｉｎ、シリコン窒化膜との選択比は、４０が得られる。このエッチングにより、自己整合的にコンタクトが形成される。」と記載され、また、平成１５年１１月２６日付けの拒絶理由通知で引用した特開平６−２４４１５２号公報の００４２段落及び００４３段落に、「図６に示した装置を使用し、エッチングガス２６にＣ4 Ｆ8 ＋Ｏ2 を用い、励磁コイル２７に直流電流（２４〜３２Ａ）を通電してミラー的に磁場を形成した・・・結果について説明する。
　試料には図２に示した２種類の試料２５ａ、２５ｂを用い、またエッチングガス２６はＦ／Ｃ比が２のＣ4 Ｆ8 （４０ｓｃｃｍ）にＯ2 （１２ｓｃｃｍ）を混合したものを用い、圧力を１ｍＴｏｒｒに設定した。またマイクロ波パワーは１ｋＷを供給した。・・・
【００４３】図７は励磁コイル２７に直流電流を流し、試料台１７上の略中心部における磁場の強度、ＳｉＯ2 のエッチング速度、対ＳｉＮ選択比を測定した結果を示したグラフである。図７から明らかなように、試料台１７上の略中心部における磁場の強度を略３２０〜３８０Ｇａｕｓｓにすると、ＳｉＯ2 膜３３のエッチング速度は速く、かつＳｉＮ膜３１に対するＳｉＯ2 膜３３のエッチング速度比を１０〜２５にすることができた。」と記載され、また、図７に、「ミラー的磁場形成用　励磁コイル電流値（Ａ）」が３０Ａ及び３２Ａの時に、「ＳｉＯ2 膜」に対する「対ＳｉＮ選択比」は、２０以上であることが記載されているように従来周知である。  　
　即ち、エッチング条件を調整することにより、シリコン窒化膜とシリコン酸化膜のエッチング選択比が２０以上のエッチングが実現できることは、本願の出願時において周知の技術的事項である。　
（ｄ）刊行物発明においても、その目的は、刊行物１の００２０段落に記載されるように、「微細化された拡散層と微細化された多層配線とを有する半導体装置において、上層配線と拡散層とを直接に接続する占有面積の小さなセルフアライン・コンタクト孔の形成方法を提供すること」であって、これは、刊行物２に記載される目的である、「ワード線（８）やビット線（１２）を被う絶縁膜と、層間絶縁膜（１１、１５、１７、２０）の種類を変え、エッチングの選択比の違いで、自己整合プロセスを行う。」（００１５段落）ことと同等であり、さらに、上記（ｂ）で検討したとおり、刊行物１で窒化シリコン膜をワード電極のエッチングマスクとして用いなかった理由は、窒化シリコン膜と酸化シリコン膜のエッチング選択比が十分得られるエッチング条件が見いだせなかったからであって、窒化シリコン膜そのものがワード電極のエッチングマスクとして利用できないとは記載されておらず、さらに、上記（ｃ）で検討したとおり、エッチング条件を調整することにより、シリコン窒化膜とシリコン酸化膜のエッチング選択比が２０以上のエッチングが実現できることは従来周知である。
（ｅ）また、刊行物２に記載される発明において、ワード電極はその一部が半導体基板に埋め込まれた形状であるのに対して、刊行物１に記載された発明においてはＤＲＡＭのワード線全体が半導体基板上に形成された形状であって、ワード線の形状が異なるとしても、ワード線の上に形成したエッチングマスクとして用いる絶縁膜のマスクが奏する作用効果には、何ら変わりがないことは明らかである。
（ｆ）さらに、刊行物発明において、ポリサイド膜からなるワード線上に形成する絶縁膜として、パターニングのマスクとなる絶縁膜のみで充分である場合には、さらに、シリコン酸化膜を形成することは不要であることも明らかである。
（ｇ）したがって、刊行物発明において、パターニングによりワード線となるポリサイド膜の上に形成する絶縁膜として、酸化アルミニウム膜及び酸化シリコン膜に代えて、刊行物２に記載される窒化膜を用いることにより、刊行物発明において、「Ｐ型シリコン基板上１０１にゲート酸化膜１０３、ポリサイド膜」、シリコン窒化膜を「順次形成し、パターニングしてその上部に」シリコン窒化膜が「形成された前記ポリサイド膜からなるワード線１２４ｂ、１２４ｃを形成する工程」とすることは、当業者が何ら困難性なくなし得たものである。
　　
　［相違点２について］
　［相違点１について］において検討したとおり、刊行物発明の「Ｐ型シリコン基板上１０１にゲート酸化膜１０３、ポリサイド膜、シリコン酸化膜、酸化アルミニウム膜を順次形成し、パターニングしてその上部にシリコン酸化膜１１３ａａ及び酸化アルミニウム膜１０５ａａが形成された前記ポリサイド膜からなるワード線１２４ｂ、１２４ｃを形成する工程」において、「シリコン酸化膜１１３ａ」及び「酸化アルミニウム膜」を「シリコン窒化膜」に置き換えることは当業者が容易になし得たものである。
　また、上記工程において、「シリコン酸化膜１１３ａ」及び「酸化アルミニウム膜」を「シリコン窒化膜」に置き換えた場合には、上記工程に引き続いて実行される工程の「前記シリコン酸化膜１１３ａａ及び前記酸化アルミニウム膜１０５ａａが上部に形成された前記ワード線をマスクとしてイオン注入によりＭＯＳトランジスタのソース・ドレイン領域１０８ａ及び１０８ｂを形成する工程」における、「シリコン酸化膜１１３ａ」及び「酸化アルミニウム膜」が「シリコン窒化膜」となることは明らかである。　
　［相違点３について］
　［相違点１について］において検討したと同様の理由により、刊行物発明の「前記ワード線の両側の側面にスペーサ用の酸化アルミニウム膜１０７ａａを形成する工程」における、「スペーサ用の酸化アルミニウム膜１０７ａａ」に代えて、「ワードラインスペーサ」として「窒化シリコン膜」を用いることは、当業者が容易になし得たものである。　
　［相違点４について］
　［相違点１について］において検討したと同様の理由により、刊行物発明の「前記層間絶縁膜１０９ａ上を含む部分に、その上部が酸化アルミニウム膜１０５ｂａで覆われたビット線１２５ａａ、１２５ａｂ及び１２５ａｃを形成する工程」における、「酸化アルミニウム膜１０５ｂａ」に代えて、「窒化シリコン膜」を用いることは、当業者が容易になし得たものである。　
　［相違点５について］
　［相違点１について］において検討したと同様の理由により、刊行物発明の「前記ビット線１２５ａａ、１２５ａｂ及び１２５ａｃの両側の側面に酸化アルミニウム膜１０７ｂａを形成する工程」における、「酸化アルミニウム膜１０７ｂａ」に代えて、「スペーサ」として「窒化シリコン膜」を用いることは、当業者が容易になし得たものである。　
　［相違点６について］
　［相違点１について］において検討したと同様の理由により、［相違点１について］及び［相違点４について］において検討したとおり、「ワード線」及び「ビット線」上及び側面に形成するマスク層として「シリコン窒化膜」を用いることは、当業者が容易になし得たものであって、その際に、マスク層としての「リシコン窒化膜」と「層間絶縁膜１０９ａ」及び「層間絶縁膜１０９ｂ」のシリコン酸化膜のエッチング選択比を２０以上とするエッチングは、［相違点１について］の（ｃ）において検討したとおり従来周知であるから、刊行物発明の「セルフアライン・コンタクト孔１２１ｄを形成する工程」において、上記の如きエッチング条件でエッチングすることは、当業者が容易になし得たものである。
　
　したがって、補正発明は、刊行物１及び刊行物２に記載された発明及び従来周知の技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定する要件を満たさず、その特許出願の際、独立して特許を受けることができないから、特許法第１７条の２第５項により準用する同法第１２６条第５項の規定に適合しない。
　
４．むすび　
　以上のとおりであるから、補正後の請求項１に係る発明及び補正後の請求項１を引用する請求項２ないし９に係る発明は、特許法第３６条第６項第１号及び第２号に規定する要件を満たしておらず、その特許出願の際、独立して特許を受けることができず、また、補正後の請求項１に係る発明は、特許法第２９条第２項の規定する要件を満たさず、その特許出願の際、独立して特許を受けることができないから、特許法第１７条の２第５項により準用する同法第１２６条第５項の規定に適合しない。
　よって、本件補正は、特許法第１５９条第１項で読み替えて準用する同法第５９条第１項の規定により却下すべきものである。
　
第３　本願発明　
　平成１６年７月２６日付けの手続補正は上記のとおり却下されたので、本願の請求項１ないし９に係る発明は、同年３月１日付けの手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１ない９に記載された事項により特定されるものであり、その請求項１に係る発明（以下、「本願発明」という。）は、その請求項１に記載されている事項により特定される以下のとおりのものである。　
　
  「【請求項１】　半導体基板上にゲ−ト酸化膜、第１導電層、第２導電層及びシリコン窒化膜を順次に積層した後にパターニングしてその上部にキャッピング層の形成されたワ−ドラインを形成する工程と、
　イオン注入によりセルトランジスタのソ−ス及びドレイン領域を形成する工程と、
　前記ワ−ドラインの両側壁にワ−ドラインスペ−サを形成する工程と、
　前記半導体基板上に第１層間絶縁膜を形成する工程と、
　前記第１層間絶縁膜の所定部分を食刻してコンタクトホ−ルを形成する工程と、
　前記第１層間絶縁膜上にシリコン窒化膜によってキャッピング層の形成されたビットラインを形成する工程と、
　前記ビットラインの両側壁にスペ−サを形成する工程と、
　前記半導体基板上に第２層間絶縁膜を形成する工程と、
　前記ビットラインのキャッピング層とワ−ドラインのキャッピング層に対する第２層間絶縁膜と第１層間絶縁膜との食刻比率が２０：１以上である食刻ガスを用いて、前記第２層間絶縁膜及び第１層間絶縁膜を食刻してストレ−ジ電極と前記セルトランジスタのソ−スを連結するためのコンタクトホ−ルを形成する工程と、
　前記セルトランジスタの前記ソ−スに直接的に接続されるストレ−ジ電極を形成する工程とを具備することを特徴とするＤＲＡＭセルの製造方法。」
　
第４　刊行物に記載された発明
　刊行物１及び刊行物２に記載される事項は、「第３　（２−２−２）［刊行物に発明記載された発明］」に記載したとおりであり、刊行物１には、以下の発明（以下、「刊行物発明２」という。）が記載されている。
　
「Ｐ型シリコン基板上１０１にゲート酸化膜１０３、ポリサイド膜、シリコン酸化膜、酸化アルミニウム膜を順次形成し、パターニングしてその上部にシリコン酸化膜１１３ａａ及び酸化アルミニウム膜１０５ａａが形成された前記ポリサイド膜からなるワード線１２４ｂ、１２４ｃを形成する工程と、
　イオン注入によりＭＯＳトランジスタのソース・ドレイン領域１０８ａ及び１０８ｂを形成する工程と、
　前記ワード線の両側の側面にスペーサ用の酸化アルミニウム膜１０７ａａを形成する工程と、
　前記ゲート酸化膜１０３、前記酸化アルミニウム膜１０５ａａ及び前記酸化アルミニウム膜１０７ａａ上にＢＰＳＧからなる層間絶縁膜１０９ａを形成する工程と、
　前記層間絶縁膜１０９ａにソース・ドレイン領域１０８ｂに達するセルフアライン・コンタクト孔１１１ｃを形成する工程と、
　前記層間絶縁膜１０９ａ上を含む部分に、その上部が酸化アルミニウム膜１０５ｂａで覆われたビット線１２５ａａ、１２５ａｂ及び１２５ａｃを形成する工程と、
　前記ビット線１２５ａａ、１２５ａｂ及び１２５ａｃの両側の側面に酸化アルミニウム膜１０７ｂａを形成する工程と、
　前記層間絶縁膜１０９ａ及び前記酸化アルミニウム膜１０５ｂａ及び１０７ｂａ上にＢＰＳＧからなる層間絶縁膜１０９ｂを形成する工程と、
　前記ワード線の上部及び側面に形成された前記酸化アルミニウム膜１０５ａａ及びスペーサ用の前記酸化アルミニウム膜１０７ａａと、前記ビット線の上部及び側面に形成された前記酸化アルミニウム膜１０５ｂａ及び前記酸化アルミニウム膜１０７ｂａをマスクとして、前記層間絶縁膜１０９ｂ、１０９ａ及び前記ゲート絶縁膜１０３を順次エッチングすることにより、ソース・ドレイン領域１０８ａに達するセルフアライン・コンタクト孔１２１ｄを形成する工程と、
　前記トランジスタの前記ソース・ドレイン領域１０８ａに前記セルフアライン・コンタクト孔１２１ｄを介して接続されるストレージノード電極１３１ａを形成する工程とを備えた情報蓄積容量を備えたＤＲＡＭの製造方法。」
　
第５　対比
　本願の請求項１に係る発明（以下、「本願発明」という。）と刊行物発明２とを対比する。
（ａ）「Ｐ型シリコン基板」が半導体基板であることは明らかであるから、刊行物発明２の「Ｐ型シリコン基板」は、本願発明の「半導体基板」に相当する。
（ｂ）「ポリサイド膜」が「ポリシリコン膜」と「シリサイド膜」との２層からなることは明らかであるから、刊行物発明２の「ポリサイド膜」は、本願発明の「第１導電層」及び「第２導電層」に相当する。
（ｃ）刊行物発明２の「ワード線」、「ＭＯＳトランジスタ」、「層間絶縁膜１０９ａ」及び「層間絶縁膜１０９ｂ」は、それぞれ、本願発明の「ワードライン」、「セルトランジスタ」、「第１層間絶縁膜」及び「第２層間絶縁膜」に相当する。　
（ｄ）刊行物発明２において、刊行物１の「フロロカーボン系のガスを用いた異方性ドライエッチングにより拡散層に達するセルフアライン・コンタクト孔を開口するに際して、これら酸化アルミニウム膜マスク，および酸化アルミニウム膜スペーサはほとんどエッチングされない。すなわち、このエッチングに対して、酸化アルミニウム膜マスク，および酸化アルミニウム膜スペーサは良好なエッチングストッパーとして機能する。」（００６０段落）の記載から、酸化アルミニウム膜１０５ａａがワード線の上部に形成され、酸化アルミニウム膜１０５ａａがワード線を保護する膜であることは明らかであり、刊行物発明２の「酸化アルミニウム膜１０５ａａ」は本願発明の「キャッピング層」に相当するから、刊行物発明２の「その上部に」「酸化アルミニウム膜１０５ａａが形成された前記ポリサイド膜からなるワード線」は、本願発明の「その上部にキャッピング層の形成されたワ−ドライン」に相当する。
（ｅ）上記（ｃ）及び（ｄ）を参照すると、刊行物発明２の「イオン注入によりＭＯＳトランジスタのソース・ドレイン領域１０８ａ及び１０８ｂを形成する工程」は、本願発明の「イオン注入によりセルトランジスタのソ−ス及びドレイン領域を形成する工程」に相当する。　
（ｆ）刊行物発明２の「スペーサ用の酸化アルミニウム膜１０７ａａ」は、本願発明の「ワ−ドラインスペ−サ」に相当するから、刊行物発明２の「前記ワード線の両側の側面にスペーサ用の酸化アルミニウム膜１０７ａａを形成する工程」は、本願発明の「前記ワ−ドラインの両側壁にワ−ドラインスペ−サを形成する工程」に相当する。　　
（ｇ）本願発明において「前記半導体基板上に第１層間絶縁膜を形成する工程」が、「イオン注入によりセルトランジスタのソ−ス及びドレイン領域を形成する工程」と「前記ワ−ドラインの両側壁にワ−ドラインスペ−サを形成する工程」の後に実施されるとすると、本願発明の「前記半導体基板上に第１層間絶縁膜を形成する工程」において、「第１層間絶縁膜」は「半導体基板」上でなく、「ゲート絶縁膜」、「キャッピング層」及び「ワードラインスペーサ」上に形成されることが明らかであるから、刊行物発明２の「前記ゲート酸化膜１０３、前記酸化アルミニウム膜１０５ａａ及び前記酸化アルミニウム膜１０７ａａ上にＢＰＳＧからなる層間絶縁膜１０９ａを形成する工程」は、本願発明の「前記半導体基板上に第１層間絶縁膜を形成する工程」に相当する。
（ｈ）刊行物発明２の「セルフアライン・コンタクト孔１１１ｃ」は、本願発明の「コンタクトホール」に相当するから、刊行物発明２の「前記層間絶縁膜１０９ａにソース・ドレイン領域１０８ｂに達するセルフアライン・コンタクト孔１１１ｃを形成する工程」は、本願発明の「前記第１層間絶縁膜の所定部分を食刻してコンタクトホ−ルを形成する工程」に相当する。
（ｉ）刊行物発明２において、酸化アルミニウム膜１０５ｂａがビット線の上部に形成され、酸化アルミニウム膜１０５ｂａがビット線を保護する膜であることは明らかであって、刊行物発明の「酸化アルミニウム膜１０５ｂａ」は本願発明の「キャッピング層」に相当するから、刊行物発明２の「前記層間絶縁膜１０９ａ上」に、「その上部」が「酸化アルミニウム膜１０５ｂａで覆われたビット線１２５ａａ、１２５ａｂ及び１２５ａｃを形成する工程」は、本願発明の「前記第１層間絶縁膜上に」「キャッピング層の形成されたビットラインを形成する工程」に相当する。
（ｊ）刊行物発明２において、ビット線の「両側の側面に」形成された「酸化アルミニウム膜１０７ｂａ」がスペーサ層であることは明らかであるから、刊行物発明２の「前記ビット線１２５ａａ、１２５ａｂ及び１２５ａｃの両側の側面に酸化アルミニウム膜１０７ｂａを形成する工程」は、本願発明の「前記ビットラインの両側壁にスペ−サを形成する工程」に相当する。
（ｋ）本願発明において、各工程が記載の順序に実施されるとすると、本願発明の「前記半導体基板上に第２層間絶縁膜を形成する工程」の「第２層間絶縁膜」は、「第１層間絶縁膜」、「キャッピング層」及び「スペーサ」上に形成されることが明らかであるから、刊行物発明２の「前記層間絶縁膜１０９ａ及び前記酸化アルミニウム膜１０５ｂａ及び１０７ｂａ上にＢＰＳＧからなる層間絶縁膜１０９ｂを形成する工程」は、本願発明の「前記半導体基板上に第２層間絶縁膜を形成する工程」に相当する。
（ｌ）刊行物発明２において、「ストレージノード電極１３１ａ」が、「前記セルフアライン・コンタクト孔１２１ｄを介して」「ソース・ドレイン領域１０８ａに」「接続される」から、刊行物発明の「ソース・ドレイン領域１０８ａに達するセルフアライン・コンタクト孔１２１ｄ」は、本願発明の「ストレ−ジ電極と前記セルトランジスタのソ−スを連結するためのコンタクトホ−ル」に相当し、刊行物発明２の「前記層間絶縁膜１０９ｂ、１０９ａ及び前記ゲート絶縁膜１０３を順次エッチングすることにより、ソース・ドレイン領域１０８ａに達するセルフアライン・コンタクト孔１２１ｄを形成する工程」は、本願発明の「前記第２層間絶縁膜及び第１層間絶縁膜を食刻してストレ−ジ電極と前記セルトランジスタのソ−スを連結するためのコンタクトホ−ルを形成する工程」に相当する。
（ｍ）本願発明において、「ストレージ電極」が「ストレ−ジ電極と前記セルトランジスタのソ−スを連結するためのコンタクトホ−ル」内にも形成されることは明らかであるから、刊行物発明２の「前記トランジスタの前記ソース・ドレイン領域１０８ａに前記セルフアライン・コンタクト孔１２１ｄを介して接続されるストレージノード電極１３１ａを形成する工程」は、本願発明の「前記セルトランジスタの前記ソ−スに直接的に接続されるストレ−ジ電極を形成する工程」に相当する。
　
　よって、本願発明と刊行物発明２とは、
　「半導体基板上にゲ−ト酸化膜、第１導電層、第２導電層を順次に積層した後にパターニングしてその上部にキャッピング層の形成されたワ−ドラインを形成する工程と、
　イオン注入によりセルトランジスタのソ−ス及びドレイン領域を形成する工程と、
　前記ワ−ドラインの両側壁にワ−ドラインスペ−サを形成する工程と、
　前記半導体基板上に第１層間絶縁膜を形成する工程と、
　前記第１層間絶縁膜の所定部分を食刻してコンタクトホ−ルを形成する工程と、
　前記第１層間絶縁膜上にキャッピング層の形成されたビットラインを形成する工程と、
　前記ビットラインの両側壁にスペ−サを形成する工程と、
　前記半導体基板上に第２層間絶縁膜を形成する工程と、
　前記第２層間絶縁膜及び第１層間絶縁膜を食刻してストレ−ジ電極と前記セルトランジスタのソ−スを連結するためのコンタクトホ−ルを形成する工程と、
　前記セルトランジスタの前記ソ−スに直接的に接続されるストレ−ジ電極を形成する工程とを具備することを特徴とするＤＲＡＭセルの製造方法。」である点で一致し、以下の各点で相違する。
　相違点１
　本願発明は、「半導体基板上にゲ−ト酸化膜、第１導電層、第２導電層及びシリコン窒化膜を順次に積層した後にパターニングしてその上部にキャッピング層の形成されたワ−ドラインを形成する工程」を備えるのに対して、刊行物発明２は、「Ｐ型シリコン基板上１０１にゲート酸化膜１０３、ポリサイド膜、シリコン酸化膜、酸化アルミニウム膜を順次形成し、パターニングしてその上部にシリコン酸化膜１１３ａａ及び酸化アルミニウム膜１０５ａａが形成された前記ポリサイド膜からなるワード線１２４ｂ、１２４ｃを形成する工程」を備える点。
　相違点２
　本願発明は、「イオン注入によりセルトランジスタのソ−ス及びドレイン領域を形成する工程」を備えるのに対して、刊行物発明２は、「イオン注入によりＭＯＳトランジスタのソース・ドレイン領域１０８ａ及び１０８ｂを形成する工程」を備える点。
　相違点３
　本願発明は、「前記ワ−ドラインの両側壁にワ−ドラインスペ−サを形成する工程」を備えるのに対して、刊行物発明２は、「前記ワード線の両側の側面にスペーサ用の酸化アルミニウム膜１０７ａａを形成する工程」を備える点。
　相違点４
　本願発明は、「前記第１層間絶縁膜上にシリコン窒化膜によってキャッピング層の形成されたビットラインを形成する工程」を備えるのに対して、刊行物発明２は、「前記層間絶縁膜１０９ａ上を含む部分に、その上部が酸化アルミニウム膜１０５ｂａで覆われたビット線１２５ａａ、１２５ａｂ及び１２５ａｃを形成する工程」を備える点。
　相違点５
　本願発明は、「前記ビットラインの両側壁にスペ−サを形成する工程」を備えるのに対して、刊行物発明２は、「前記ビット線１２５ａａ、１２５ａｂ及び１２５ａｃの両側の側面に酸化アルミニウム膜１０７ｂａを形成する工程」を備える点。
　相違点６
　本願発明は、「前記ビットラインのキャッピング層とワ−ドラインのキャッピング層に対する第２層間絶縁膜と第１層間絶縁膜との食刻比率が２０：１以上である食刻ガスを用いて、前記第２層間絶縁膜及び第１層間絶縁膜を食刻してストレ−ジ電極と前記セルトランジスタのソ−スを連結するためのコンタクトホ−ルを形成する工程」を備えるのに対して、刊行物発明２は、「前記ワード線の上部及び側面に形成された前記酸化アルミニウム膜１０５ａａ及びスペーサ用の前記酸化アルミニウム膜１０７ａａと、前記ビット線の上部及び側面に形成された前記酸化アルミニウム膜１０５ｂａ及び前記酸化アルミニウム膜１０７ｂａをマスクとして、前記層間絶縁膜１０９ｂ、１０９ａ及び前記ゲート絶縁膜１０３を順次エッチングすることにより、ソース・ドレイン領域１０８ａに達するセルフアライン・コンタクト孔１２１ｄを形成する工程」を備える点。
　
第６　当審の判断
　以下、各相違点について検討する。
［相違点１について］
（ａ）刊行物２には、「本発明は、微細化が可能な半導体記憶装置に関する。特に、高集積化に好適なな、ダイナミックランダムアクセスメモリで、積層容量型セルに関する。」（０００１段落）ものであり、「課題を解決するための手段」として、「ワード線（８）やビット線（１２）を被う絶縁膜と、層間絶縁膜（１１、１５、１７、２０）の種類を変え、エッチングの選択比の違いで、自己整合プロセスを行う。」（００１５段落）ものであって、「ワード線（８）やビット線（１２）を被う絶縁膜と、層間絶縁膜（１１、１５、１７、２０）の種類を変えると、エッチングの選択比の違いが効果的に利用できるようになるので、自己整合プロセスが使え、セル面積の縮小が可能となる。」（００１７段落）との作用効果を奏する発明が記載されている。
　また、「（２−２−２）（ｂ）」に記載したとおり、刊行物２に記載された発明は、「前記窒化膜（９）及び前記窒化膜（１０）をマスクとして、隣接するワード電極間の前記酸化膜（１１）だけを除去して、ビット線（１２）が基板の拡散層と接する領域を開口する工程」を備えるとともに、「その上に前記窒化膜（９）及びその側壁に前記窒化膜（１０）を形成した前記ワード電極（８）及びその上に前記窒化膜（１３）及びその側壁に前記窒化膜（１４）を形成した前記ビット線（１２）をマスクとして、前記基板に達する蓄積容量部のコンタクトを開口する工程」を備えている。
　即ち、刊行物２に記載された発明において、「ビット線（１２）が基板の拡散層と接する領域を開口する工程」では、「ワード電極（８）」上及び側壁にそれぞれ形成した「窒化膜（９）」及び「窒化膜（１０）」をマスクにしたエッチングにより行うとともに、蓄積容量部のコンタクトを開口する工程においては、「ワード電極（８）」及び「ビット線（１２）」の上部及び側壁にそれぞれ形成した「窒化膜（９）」、「窒化膜（１０）」、「窒化膜（１３）」及び「窒化膜（１４）」をマスクとしたエッチングを行っている。　
（ｂ）そもそも、刊行物１において、 図１１及び０００６段落から０００９段落、００１４段落及び００１５段落に記載されているように、ワード線（ゲート電極）上及び側面に酸化シリコン膜２４１，２４２，ＨＴＯ膜２４３、窒化シリコン膜２４４が形成されているが、「このＨＴＯ膜は、窒化シリコン膜の形成時に拡散層表面がアンモニアにより侵食されるのを防止するために設けられて」おり（００１４段落）、さらに、「ＨＴＯ膜の膜厚を薄くすると、この異方性ドライエッチングの際に、・・・この異方性ドライエッチングでは、酸化シリコン膜のエッチングレートと窒化シリコン膜のエッチングレートの差はあまりない・・・ため、この場合には、ゲート電極の上面の縁近傍における上記酸化シリコン膜サペーサ，および上記酸化シリコン膜マスクもエッチングされやすくなる。」（００１５段落）との課題が指摘されている。
　即ち、図１１、０００６段落から０００９段落、００１４段落及び００１５段落の記載を参照すると、窒化シリコン膜を形成する際に、その上に酸化シリコン膜が形成されていない基板保護のために、ＨＴＯ膜を形成するのであり、また、刊行物１に記載された発明を出願する際に、「酸化シリコン膜のエッチングレートと窒化シリコン膜のエッチングレートの差」が十分となる選択比のエッチング条件を見いだせなかったために、ゲート電極（ワード電極）上及び側面に形成した絶縁膜をマスクとして層間絶縁膜をエッチング除去するためのマスク用の絶縁膜として、酸化アルミニウム膜を採用したのであって、「窒化シリコン膜」自体がゲート電極（ワード電極）上及び側面に形成した絶縁膜をマスクとして層間絶縁膜をエッチング除去するためのマスク用の絶縁膜として利用できないとは記載されていない。
（ｃ）また、シリコン窒化膜とシリコン酸化膜のエッチング選択比が２０以上のエッチングが実現できることは、例えば、特開平７−８６２３６号公報の００１８段落に、「コンタクトエッチング用のマスクであるレジスト３０７をリソグラフィ工程により形成し、図３（ａ）を得る。窒化膜と高選択比を有する本発明の酸化膜エッチングを施すことにより、酸化膜エッチングは窒化膜３０５で止まり、図３（ｂ）を得る。本実施例で用いたのは、マグネトロン反応性イオンエッチング（ＭＲＩＥ）である。この時のエッチングガスには、Ｃ4 Ｆ8 とＣＯとの混合ガスを用い、エッチング条件としては、ガス流量Ｃ4 Ｆ8 ：１０ｓｃｃｍ、ＣＯ：１００ｓｃｃｍ、エッチング圧力：４０ｍＴｏｒｒ、高周波電力：６００Ｗとした。この時、酸化膜のエッチング速度は、４５００オングストローム／ｍｉｎ、シリコン窒化膜との選択比は、４０が得られる。このエッチングにより、自己整合的にコンタクトが形成される。」と記載され、また、平成１５年１１月２６日付けの拒絶理由通知で引用した特開平６−２４４１５２号公報の００４２段落及び００４３段落に、「図６に示した装置を使用し、エッチングガス２６にＣ4 Ｆ8 ＋Ｏ2 を用い、励磁コイル２７に直流電流（２４〜３２Ａ）を通電してミラー的に磁場を形成した・・・結果について説明する。
　試料には図２に示した２種類の試料２５ａ、２５ｂを用い、またエッチングガス２６はＦ／Ｃ比が２のＣ4 Ｆ8 （４０ｓｃｃｍ）にＯ2 （１２ｓｃｃｍ）を混合したものを用い、圧力を１ｍＴｏｒｒに設定した。またマイクロ波パワーは１ｋＷを供給した。・・・
【００４３】図７は励磁コイル２７に直流電流を流し、試料台１７上の略中心部における磁場の強度、ＳｉＯ2 のエッチング速度、対ＳｉＮ選択比を測定した結果を示したグラフである。図７から明らかなように、試料台１７上の略中心部における磁場の強度を略３２０〜３８０Ｇａｕｓｓにすると、ＳｉＯ2 膜３３のエッチング速度は速く、かつＳｉＮ膜３１に対するＳｉＯ2 膜３３のエッチング速度比を１０〜２５にすることができた。」と記載され、また、図７に、「ミラー的磁場形成用　励磁コイル電流値（Ａ）」が３０Ａ及び３２Ａの時に、「ＳｉＯ2 膜」に対する「対ＳｉＮ選択比」は、２０以上であることが記載されているように従来周知である。  　
　即ち、エッチング条件を調整することにより、シリコン窒化膜とシリコン酸化膜のエッチング選択比が２０以上のエッチングが実現できることは、本願の出願時において周知の技術的事項である。　
（ｄ）刊行物発明においても、その目的は、刊行物１の００２０段落に記載されるように、「微細化された拡散層と微細化された多層配線とを有する半導体装置において、上層配線と拡散層とを直接に接続する占有面積の小さなセルフアライン・コンタクト孔の形成方法を提供すること」であって、これは、刊行物２に記載される目的である、「ワード線（８）やビット線（１２）を被う絶縁膜と、層間絶縁膜（１１、１５、１７、２０）の種類を変え、エッチングの選択比の違いで、自己整合プロセスを行う。」（００１５段落）ことと同等であり、さらに、上記（ｂ）で検討したとおり、刊行物１で窒化シリコン膜をワード電極のエッチングマスクとして用いなかった理由は、窒化シリコン膜と酸化シリコン膜のエッチング選択比が十分得られるエッチング条件が見いだせなかったからであって、窒化シリコン膜そのものがワード電極のエッチングマスクとして利用できないとは記載されておらず、さらに、上記（ｃ）で検討したとおり、エッチング条件を調整することにより、シリコン窒化膜とシリコン酸化膜のエッチング選択比が２０以上のエッチングが実現できることは従来周知である。
（ｅ）また、刊行物２に記載される発明において、ワード電極はその一部が半導体基板に埋め込まれた形状であるのに対して、刊行物１に記載された発明においてはＤＲＡＭのワード線全体が半導体基板上に形成された形状であって、ワード線の形状が異なるとしても、ワード線の上に形成したエッチングマスクとして用いる絶縁膜のマスクが奏する作用効果には、何ら変わりがないことは明らかである。
（ｆ）さらに、刊行物発明２において、ポリサイド膜からなるワード線上に形成する絶縁膜として、パターニングのマスクとなる絶縁膜のみで充分である場合には、さらに、シリコン酸化膜を形成することは不要であることも明らかである。
（ｇ）したがって、刊行物発明２において、パターニングによりワード線となるポリサイド膜の上に形成する絶縁膜として、酸化アルミニウム膜及び酸化シリコン膜に代えて、刊行物２に記載される窒化膜を用いることにより、刊行物発明２において、「Ｐ型シリコン基板上１０１にゲート酸化膜１０３、ポリサイド膜」、シリコン窒化膜を「順次形成し、パターニングしてその上部に」シリコン窒化膜が「形成された前記ポリサイド膜からなるワード線１２４ｂ、１２４ｃを形成する工程」とすることは、当業者が何ら困難性なくなし得たものである。　
　［相違点２について］
　［相違点１について］において検討したとおり、刊行物発明２の「Ｐ型シリコン基板上１０１にゲート酸化膜１０３、ポリサイド膜、シリコン酸化膜、酸化アルミニウム膜を順次形成し、パターニングしてその上部にシリコン酸化膜１１３ａａ及び酸化アルミニウム膜１０５ａａが形成された前記ポリサイド膜からなるワード線１２４ｂ、１２４ｃを形成する工程」において、「シリコン酸化膜１１３ａ」及び「酸化アルミニウム膜」を「シリコン窒化膜」に置き換えることは当業者が容易になし得たものである。
　また、上記工程において、「シリコン酸化膜１１３ａ」及び「酸化アルミニウム膜」を「シリコン窒化膜」に置き換えた場合には、上記工程に引き続いて実行される工程の「前記シリコン酸化膜１１３ａａ及び前記酸化アルミニウム膜１０５ａａが上部に形成された前記ワード線をマスクとしてイオン注入によりＭＯＳトランジスタのソース・ドレイン領域１０８ａ及び１０８ｂを形成する工程」における、「シリコン酸化膜１１３ａ」及び「酸化アルミニウム膜」が「シリコン窒化膜」となることは明らかである。　
　［相違点３について］
　［相違点１について］において検討したと同様の理由により、刊行物発明２の「前記ワード線の両側の側面にスペーサ用の酸化アルミニウム膜１０７ａａを形成する工程」における、「スペーサ用の酸化アルミニウム膜１０７ａａ」に代えて、「ワードラインスペーサ」として「窒化シリコン膜」を用いることは、当業者が容易になし得たものである。　
　［相違点４について］
　［相違点１について］において検討したと同様の理由により、刊行物発明２の「前記層間絶縁膜１０９ａ上を含む部分に、その上部が酸化アルミニウム膜１０５ｂａで覆われたビット線１２５ａａ、１２５ａｂ及び１２５ａｃを形成する工程」における、「酸化アルミニウム膜１０５ｂａ」に代えて、「窒化シリコン膜」を用いることは、当業者が容易になし得たものである。
　［相違点５について］
　［相違点１について］において検討したと同様の理由により、刊行物発明２の「前記ビット線１２５ａａ、１２５ａｂ及び１２５ａｃの両側の側面に酸化アルミニウム膜１０７ｂａを形成する工程」における、「酸化アルミニウム膜１０７ｂａ」に代えて、「スペーサ」として「窒化シリコン膜」を用いることは、当業者が容易になし得たものである。　
　［相違点６について］
　［相違点１について］において検討したと同様の理由により、［相違点１について］及び［相違点４について］において検討したとおり、「ワード線」及び「ビット線」上に形成するマスク層として「シリコン窒化膜」を用いることは、当業者が容易になし得たものであって、その際に、マスク層としての「リシコン窒化膜」と「層間絶縁膜１０９ａ」及び「層間絶縁膜１０９ｂ」のシリコン酸化膜のエッチング選択比を２０以上とするエッチングは、［相違点１について］の（ｃ）において検討したとおり従来周知であるから、刊行物発明２の「セルフアライン・コンタクト孔１２１ｄを形成する工程」において、上記の如きエッチング条件でエッチングすることは、当業者が容易になし得たものである。
　
　したがって、本願発明は、刊行物１及び刊行物２に記載された発明及び従来周知の技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定するにより特許を受けることができない。
　
第７　むすび
　以上のとおりであるから、本願は、請求項２ないし請求項９に係る発明について判断するまでもなく、拒絶されるべきものである。
　よって、結論のとおり審決する。