【事件の表示】
　平成１０年特許願第５０８３７７号「データ伝送方法、データ伝送用インターフェースおよびデータ受信用インターフェース」拒絶査定不服審判事件〔平成１０年　２月　５日国際公開、ＷＯ９８／０５１３９、平成１１年１１月　９日国内公表、特表平１１−５１３２３１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、１９９７年７月２２日（パリ条約による優先権主張外国庁受理１９９６年７月２４日、１９９６年９月２３日、ドイツ連邦共和国）を国際出願日とする出願であって、平成１８年７月２８日付け拒絶理由通知に対して、平成１９年２月７日付けで手続補正がされたが、同年８月１５日付けで拒絶査定がなされ、これに対し、同年１１月２６日に拒絶査定不服の審判が請求され、同年１２月２５日付けで手続補正がされたものである。
　
第２　補正却下の決定
［補正却下の決定の結論］
　　平成１９年１２月２５日付けの手続補正を却下する。
　
［理由］
１．補正後の本願発明
　上記手続補正（以下、「本件補正」という。）は補正前の特許請求の範囲の請求項１に記載された
　
　「データを伝送線路（１５）を介して伝送する方法であって、
　伝送線路上で第１または第２の相互に区別可能な状態のシーケンスを伝送することによって前記伝送を行い、
　前記第１の状態はハイビットに相当し、前記第２の状態はロービットに相当し、
　第３の状態が伝送線路（１５）上で形成可能であり、
　該第３の状態は最初の２つの状態から区別可能であり、
　第３の状態を同期信号として使用する形式の伝送方法において、
　前記３つの状態はパルス持続時間によって表され、
　当該パルス持続時間は３つの状態すべてにおいて相互に異なる、
ことを特徴とする伝送方法。」
　
という発明を、
　
　「データを伝送線路（１５）を介して伝送する方法であって、
　前記伝送線路上で相互に区別可能な第１の状態または第２の状態のシーケンスを伝送することによって前記伝送を行い、
　前記第１の状態はハイビットに相当し、前記第２の状態はロービットに相当し、
　第３の状態が伝送線路（１５）上で形成可能であり、
　該第３の状態は最初の２つの状態から区別可能であり、
　第３の状態を同期信号として使用する形式の伝送方法において、
　前記第１、第２、および第３の３つの異なる状態を、前記伝送線路に異なる電圧レベルを形成することと、当該３つの異なる状態におけるパルス持続時間が相互に異なっていることによって実現し、
　前記同期信号を、前記伝送線路を所定の最小時間の間、第３の状態にもたらすことによって形成し、
　前記伝送線路を所定の最小時間の間、第１または第２の状態にもたらし、これによりハイビットまたはロービットを指示し、
　前記各ハイビットまたは各ロービットの前に前記同期信号を伝送する、
ことを特徴とする伝送方法。」
　
という発明（以下、「補正後の発明」という。）に変更することを含むものである。
　
２．新規事項の有無、補正の目的要件について
　本件補正は、願書に最初に添付した明細書又は図面に記載した事項の範囲内において、補正前の特許請求の範囲の請求項１に記載された発明特定事項に、「前記第１、第２、および第３の３つの異なる状態を、前記伝送線路に異なる電圧レベルを形成することと、当該３つの異なる状態におけるパルス持続時間が相互に異なっていることによって実現し、前記同期信号を、前記伝送線路を所定の最小時間の間、第３の状態にもたらすことによって形成し、前記伝送線路を所定の最小時間の間、第１または第２の状態にもたらし、これによりハイビットまたはロービットを指示し、前記各ハイビットまたは各ロービットの前に前記同期信号を伝送する」と限定を付加して、特許請求の範囲を減縮するものであるから、特許法第１７条の２第３項（新規事項）及び平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号（補正の目的）の規定に適合している。
　
３．独立特許要件について
　本件補正は特許請求の範囲の減縮を目的とするものであるから、上記補正後の発明が特許出願の際独立して特許を受けることができるものであるのかどうかについて以下に検討する。
　
（１）補正後の発明
　上記「１．補正後の本願発明」の項で認定したとおりである。
　
（２）引用発明
Ａ　原審の拒絶理由に引用された特開平７−２６４２５０号公報（以下、「引用例１」という。）には、「シリアルデータ伝送装置」として、図面とともに以下の事項が記載されている。
　
イ．「【０００１】
【産業上の利用分野】本発明は、データ信号とクロック信号とを一本の伝送線で伝送するシリアルデータ伝送装置に関する。」（２頁２欄）
　
ロ．「【００１６】
【実施例】以下、本発明の実施例を図面に基づいて説明する。図１に本発明に係るシリアルデータ伝送装置の第１実施例のネットワーク構成を示す。図１において、第１の伝送制御装置としての親局10は、１本の伝送線20により複数（本実施例では３つ）の第２の伝送制御装置としての子局30と接続されている。
【００１７】前記親局10は、例えば水晶発振子等からなる発振源11と、該発振源11からの原発振を所定の周波数に分周してクロック（ＣＬＫ）信号を生成する分周回路12と、該分周回路12からのクロック信号に基づいて動作する送受信回路13と、送受信回路13で受信した受信信号からデータ信号を抽出してデコードするデコーダ14と、デコーダ14からのデータ信号を取り入れて所定の処理動作を行うと共に、子局30側に送信するデータ信号を前記送受信回路13に出力する通信ＩＣやマイクロコンピュータ等から構成される伝送制御部15とを備えて構成されている。前記送受信回路13は、データ信号の送受信と共に、クロック信号を伝送線20上に出力する。ここで、前記送受信回路13がクロック信号出力手段及びデータ信号出力手段に相当し、デコーダ14と伝送制御部15が信号処理手段に相当する。
【００１８】一方、複数の子局30は、同じ構成であり、伝送線30上の信号を受信し、また、子局30側からのデータ信号の送信を行う送受信回路31と、該送受信回路31で受信したクロック信号とデータ信号の重畳した受信信号からクロック信号を抽出するクロック信号抽出手段としてのクロック抽出部32と、受信信号からデータ信号を抽出してデコードするデコーダ33と、前記クロック抽出部32で抽出した抽出クロック信号に同期して、前記デコーダ33からのデータ信号を取り入れて処理すると共に、親局10や他の子局30に送信するデータ信号を前記送受信回路31に出力する親局10と同様の通信ＩＣやマイクロコンピュータ等から構成される伝送制御部34とを備えて構成されている。ここで、送受信回路31が第２の伝送制御装置におけるデータ信号出力手段に相当し、伝送制御部34とデコーダ33が第２の伝送制御装置における信号処理手段に相当する。
【００１９】このように、本実施例のシリアルデータ伝送システムでは、親局10のみがクロック信号生成のための発振源11を有し、子局30側は発振源を持たない構成となっている。次に、図２に親局10側に内蔵される送受信回路13の一例を示す。図２において、伝送線20は、プルアップ抵抗Ｒ１を介して定電圧Ｖddの定電圧源に接続されている。また、伝送線20とアースとの間には、分周回路12からのクロック信号（図中ＴＸ−ＣＬＫで示されている）をインバータ41で反転した信号によりＯＮ／ＯＦＦする第１のトランジスタとしてのトランジスタＴｒ１が接続されている。更に、伝送線20とアースとの間には、前記トランジスタＴｒ１に対して並列に第２のトランジスタとしてのトランジスタＴｒ２と前記プルアップ抵抗Ｒ１と同程度の抵抗値を有するプルダウン抵抗Ｒ２の直列回路が接続している。前記トランジスタＴｒ２は、伝送制御部15からのＮＲＺ符号のデータ信号（図中ＴＸ−ＮＲＺで示されている）によってＯＮ／ＯＦＦする構成である。また、伝送線20から抵抗Ｒ３、コンデンサＣ１で構成したフィルタを介して受信信号（図中ＲＸで示されている）が取り込まれ、デコーダ14に入力する。
【００２０】一方、図３に子局30側に内蔵される送受信回路31の一例を示す。子局30側の送受信回路31の構成は、伝送制御部34からのデータ信号（図中ＴＸ−ＮＲＺで示されている）に基づいてＯＮ／ＯＦＦする第２のトランジスタとしてのトランジスタＴｒ３とプルダウン抵抗Ｒ４との直列回路が伝送線20とアースとの間に接続している。また、伝送線20から抵抗Ｒ５、コンデンサＣ２で構成したフィルタを介して受信信号（図中ＲＸで示されている）が取り込まれ、クロック抽出部32に入力する。
【００２１】この子局30側の送受信回路31は、親局10側の送受信回路13に設けられている、クロック信号を伝送線20に送信するためのプルアップ抵抗Ｒ１とトランジスタＴｒ１の回路部分を取り除いた構成となっている。図４に、本実施例の伝送装置に適用する「０」と「１」の２値のデータに対応する送信データの符号の一例を示す。
【００２２】ＶH とＶL （ＶH ＞ＶL ＞０）という２つの判定レベルを設け、ＶH 以上の電位を持つパルスを「０」、ＶL 以上ＶH 未満の電位を持つパルスを「１」と判定する。即ち、親局10側におけるデータ伝送を例にして説明すると、伝送制御部15から論理値「０」のデータがトランジスタＴｒ２のベースに入力した場合は、トランジスタＴｒ２がＯＦＦとなり、伝送線20は高い定電圧Ｖddとなる。一方、伝送制御部15から論理値「１」のデータがトランジスタＴｒ２のベースに入力した場合は、トランジスタＴｒ２がＯＮとなり、伝送線20の電位は、定電圧Ｖddを抵抗Ｒ１と抵抗Ｒ２で分圧した中間の電圧値となる。従って、前記ＶH を定電圧Ｖddと前記分圧との間の値に設定し、前記ＶH を分圧値より低い値に設定すれば、データ値を伝送線20上の電位に対応させて符号化して伝送でき、受信側でデータの識別が可能となる。
【００２３】次に、図５は子局30のクロック抽出部とデコーダの回路の一例であり、図２や図３の送受信回路で受信される受信信号ＲＸをＮＲＺ符号に変換するものである。図５において、受信信号ＲＸは、コンパレータＣｍｐ１，Ｃｍｐ２の非反転入力に入力されており、各コンパレータＣｍｐ１，Ｃｍｐ２の反転入力側には抵抗Ｒ６，Ｒ７の分圧による電圧値ＶH と、抵抗Ｒ８，Ｒ９の分圧による電圧値ＶLが、それぞれ基準値として入力されている。ただし、ＶH 、ＶL は図４で説明した判定レベルであり、ＶH ＞ＶL である。
【００２４】コンパレータＣｍｐ１の出力は遅延回路５１に入力され、遅延回路５１の出力はフリップフロップＦＦ１のリセット端子に入力されている。また、コンパレータＣｍｐ２の出力は、受信信号ＲＸが図４に示すようなパルスからなっているため、データ値に関係なく一定周期のパルスとなり、これが抽出クロック信号ＲＸ−ＣＬＫとして取り込まれると同時にフリップフロップＦＦ１のクロック端子に入力されている。更に、フリップフロップＦＦ１の入力端子には常時Ｈｉレベルの信号が入力されており、出力はフリップフロップＦＦ２の入力に接続されている。フリップフロップＦＦ２のクロック端子には抽出クロック信号ＲＸ−ＣＬＫが入力されており、抽出クロック信号ＲＸ−ＣＬＫの立ち下がりで動作し、出力はデコード後のＮＲＺ符号のデータ信号ＲＸ−ＮＲＺとして取り込まれる。
【００２５】従って、コンパレータＣｍｐ２が比較手段に相当し、このコンパレータＣｍｐ２と抵抗Ｒ８，Ｒ９でクロック抽出部32を構成しており、コンパレータＣｍｐ１、抵抗Ｒ６，Ｒ７、遅延回路５１、フリップフロップＦＦ１，ＦＦ2 でデコーダ32を構成している。尚、親局10側のデコーダ14も、子局30のデコーダ32と同様の構成である。そして、親局10側では、抵抗Ｒ８，Ｒ９及びコンパレータＣｍｐ２で構成されるクロック抽出部32に相当する回路部分は不要である。
【００２６】次に、図６のタイミングチャートを参照しながら動作を説明する。親局10の送受信回路13には、発振源11の原発振を分周した図示のような同期のためのクロック信号ＴＸ−ＣＬＫが常時入力され、トランジスタＴｒ１がＯＮ／ＯＦＦする。トランジスタＴｒ１がＯＮの時は、伝送線20は接地されて低電位となり、ＯＦＦの時は定電圧源に接続されて略定電圧Ｖddと等しく高電圧となる。従って、データ信号の有無に拘らず伝送線20上には、クロック信号ＴＸ−ＣＬＫと同じ周波数のＶL 以上の電位を持つパルスが常時出力される。
【００２７】親局10のデータ送信時は、クロック信号ＴＸ−ＣＬＫの立ち下がりでデータを変化させるようなＮＲＺ符号のデータ信号ＴＸ−ＮＲＺが、送受信回路13のトランジスタＴｒ２のベースに与えられる。そして、クロック信号ＴＸ−ＣＬＫがＬo （ロー）レベルの時はトランジスタＴｒ１はＯＮとなり、伝送線20は接地されるため、送信データ信号ＴＸ−ＮＲＺの状態、即ちトランジスタＴｒ２のＯＮ／ＯＦＦに関係なく、伝送線20上の信号はＬo レベルとなる。これに対し、同期クロック（１００１）がＨi レベルの時は、トランジスタＴｒ１はＯＦＦとなるため、送信データ信号ＴＸ−ＮＲＺの状態により、伝送線20上の信号レベルは変化することになる。即ち、ＮＲＺ符号による送信データ信号ＴＸ−ＮＲＺが「０」即ちＬo レベルの時、トランジスタＴｒ２はＯＦＦとなり、プルアップ抵抗Ｒ１により伝送線20の出力はＶddに略等しくなる。また、送信データ信号ＴＸ−ＮＲＺが「１」即ちＨｉレベルの時、トランジスタＴｒ２はＯＮとなり、プルアップ抵抗Ｒ１とプルダウン抵抗Ｒ２の分圧により、約１／２Ｖddの中間電位が伝送線に出力される。
【００２８】図６の受信信号は、このようなデータ信号がクロック信号に重畳された状態の時のものを示している。伝送線20上からの受信信号ＲＸを受信した子局30側は、図５の回路によってクロック信号の抽出及び受信信号のデコードを行う。受信信号ＲＸは、コンパレータＣｍｐ１，Ｃｍｐ２にそれぞれ入力する。基準電位がＶL であるコンパレータＣｍｐ２からは、受信信号ＲＸの電位に関係なく、即ち受信データの値に関係なく一定周期のパルスが出力し、これが抽出クロック信号ＲＸ−ＣＬＫとして受信データのサンプリングや内部の論理動作に使用される。一方、コンパレータＣｍｐ１は基準電位がＶH であるため、受信信号ＲＸが高電位、即ち受信データが「０」の時のみパルスが出力される。このコンパレータＣｍｐ１の出力は遅延回路５１を通して遅延されて信号ＦとしてフリップフロップＦＦ１のリセット端子に入力される。このため、抽出クロック信号ＲＸ−ＣＬＫの立ち上がりによりフリップフロップＦＦ１の出力信号ＧがＨｉレベルとなっても、受信データが「０」の時には一定の遅延時間後にＬｏレベルとなる。このフリップフロップＦＦ１の出力信号Ｇを抽出クロック信号ＲＸ−ＣＬＫの立ち下がりによりサンプリングするのがフリップフロップＦＦ２である。即ち、フリップフロップＦＦ２は、抽出クロック信号ＲＸ−ＣＬＫが立ち下がった時の入力（信号Ｇ）状態に保持して出力する。このフリップフロップＦＦ２の出力が、デコード後のＮＲＺ符号による受信データ信号ＲＸ−ＮＲＺとなり、伝送制御部34に取り込まれる。そして、抽出クロック信号ＲＸ−ＣＬＫは、上述したように、受信信号のデコードの他に、伝送制御部34にも出力され、子局30側における制御動作、送信動作等全ての論理動作に使用される。」（４頁５欄〜５頁８欄）
　
　上記引用例１の記載及び図面ならびにこの分野における技術常識を考慮すると、上記摘記事項ロ．の【００１６】の記載、図１乃至図６によれば、シリアル伝送装置の親局（１０）は、データを伝送線（２０）を介して子局（３０）に伝送しており、これを伝送方法ということができる。
　また、上記摘記事項ロ．の【００２２】、【００２６】〜【００２８】の記載、図４及び図６によれば、親局（１０）は、伝送線（２０）上で相互に区別可能なＶｄｄの電位または約１／２Ｖｄｄの中間電位のパルス列を伝送することによって伝送を行っている。
　ここで、前述のＶｄｄの電位は「０」に相当し、前述の約１／２Ｖｄｄの中間電位は「１」に相当する。
　また、上記摘記事項ロ．の【００２６】、【００２７】の記載、図２、図４及び図６によれば、前述の伝送方法は、Ｌｏレベルが伝送線（２０）上で形成可能である。
　また、前述のＬｏレベルは、前述のＶｄｄの電位および約１／２Ｖｄｄの中間電位から区別可能である。
　また、前述の伝送方法は、Ｌｏレベルを同期信号として使用する形式の伝送方法であることが読み取れる。
　また、前述の伝送方法は、Ｖｄｄの電位、約１／２Ｖｄｄの中間電位、およびＬｏレベルの３つの異なる状態を、伝送線（２０）に異なる電圧レベルを形成することによって実現している。
　そして、これら電位及びレベルは、それぞれの状態を確実に識別し得る程度の所定の時間長を有することが明らかであり、これを所定の最小時間と称することは適宜である。
　よって、前述の同期信号は、伝送線（２０）を所定の最小時間の間、Ｌｏレベルにもたらすことによって形成しているということができる。
　また、前述の伝送方法は、伝送線（２０）を所定の最小時間の間、Ｖｄｄの電位または約１／２Ｖｄｄの中間電位にもたらすといえ、これにより「０」または「１」を指示するものである。
　また、前述の各「０」または各「１」の前に同期信号を伝送していることが読み取れる。
　
　したがって、上記引用例１には、以下の発明（以下、「引用発明１」という。）が開示されている。
　
　「データを伝送線（２０）を介して伝送する方法であって、
　前記伝送線（２０）上で相互に区別可能なＶｄｄの電位または約１／２Ｖｄｄの中間電位のパルス列を伝送することによって前記伝送を行い、
　前記Ｖｄｄの電位は「０」に相当し、前記約１／２Ｖｄｄの中間電位は「１」に相当し、
　Ｌｏレベルが伝送線（２０）上で形成可能であり、
　該Ｌｏレベルは前記Ｖｄｄの電位および約１／２Ｖｄｄの中間電位から区別可能であり、
　Ｌｏレベルを同期信号として使用する形式の伝送方法において、
　前記Ｖｄｄの電位、約１／２Ｖｄｄの中間電位、およびＬｏレベルの３つの異なる状態を、前記伝送線（２０）に異なる電圧レベルを形成することによって実現し、
　前記同期信号を、前記伝送線（２０）を所定の最小時間の間、Ｌｏレベルにもたらすことによって形成し、
　前記伝送線（２０）を所定の最小時間の間、Ｖｄｄの電位または約１／２Ｖｄｄの中間電位にもたらし、これにより「０」または「１」を指示し、
　前記各「０」または各「１」の前に前記同期信号を伝送する、
伝送方法。」
　
Ｂ　原審の拒絶理由に引用された特開昭５６−６１０１３号公報（以下、「引用例２」という。）には、「ディジタル信号変調・復調回路」として、図面とともに以下の事項が記載されている。
　
ハ．「この発明はディジタル信号の変調・復調回路に関する。」（１頁左下欄１３〜１４行）
　
ニ．「第１図（ａ）はＰＥ方式を示すもので、一定時間Ｔ内で、信号”０”はＬ（Ｌｏｗ）→Ｈ（Ｈｉｇｈ）と出力し、信号”１”はＨ→Ｌと出力する。第１図（ｂ）はＲＢ方式を示すもので、一定時間Ｔ内で、信号”０”はＬを出力し、信号”１”はＨ→Ｌと出力する。第１図（ｃ）は本発明方式を示すもので、２個の信号が１個の出力単位に対応している。すなわち、信号”００”にはＬ又はＨの出力を一定時間Ｖだけ持続させ、信号”０１”にはＬ又はＨの出力を一定時間Ｖ＋ｖだけ持続させ、以下同様に信号”１０”及び信号”１１”にはＬ又はＨの出力をそれぞれ一定時間Ｖ＋２ｖ及びＶ＋３ｖだけ持続させる。
　第２図（ａ），（ｂ），（ｃ）には同一のディジタル信号列に対して各方式による変調例を示した。各方式での出力がＬ又はＨのまま持続する時間ｔを比較すると、第２図（ａ）に示すＰＥ方式ではｔｍａｘ＝Ｔ，ｔｍｉｎ＝Ｔ／２となる。第２図（ｂ）に示すＲＢ方式ではｔｍａｘは入力信号によっては限りなく長く、ｔｍｉｎ＝Ｔ／２である。これに対し、第２図（ｃ）に示す本発明方式ではｔｍａｘ＝Ｖ＋３ｖ，ｔｍｉｎ＝Ｖである。」（１頁右下欄１７行〜２頁左上欄１６行）
　
　上記引用例２の記載及び図面ならびにこの分野における技術常識を考慮すると、上記摘記事項ニ．の記載、第１図及び第２図によれば、ディジタル信号変調方式は、信号”００”におけるパルス持続時間をＶ、信号”０１”におけるパルス持続時間をＶ＋ｖ、信号”１０”におけるパルス持続時間をＶ＋２ｖ、信号”１１”におけるパルス持続時間をＶ＋３ｖとすることが読み取れる。
　ここで、前述のディジタル信号変調方式は、伝送線路を介して伝送することは明らかであるから、伝送方法ということができる。そして、信号”００”、信号”０１”、信号”１０”、及び信号”１１”は、複数の異なる信号であり、当該複数の異なる信号におけるパルス持続時間は相互に異なっている。
　
　したがって、上記引用例２には、以下の発明（以下、「引用発明２」という。）が開示されている。
　
　「複数の異なる信号におけるパルス持続時間が相互に異なっている伝送方法。」
　
（３）対比・判断
　補正後の発明と引用発明１とを対比する。
ａ．引用発明１の「伝送線（２０）」、「Ｖｄｄの電位」、「約１／２Ｖｄｄの中間電位」、「パルス列」、「Ｌｏレベル」、及び「前記Ｖｄｄの電位および約１／２Ｖｄｄの中間電位」は、その機能において、補正後の発明の「伝送線路（１５）」、「第１の状態」、「第２の状態」、「シーケンス」、「第３の状態」、及び「最初の２つの状態」にそれぞれ相当する。
ｂ．引用発明１の「０」及び「１」と、補正後の発明の「ハイビット」及び「ロービット」とは、いずれも、「一方のビット」及び「他方のビット」という点で一致する。
　
　したがって、補正後の発明と引用発明１は、以下の点で一致ないし相違している。
　
（一致点）
　
　「データを伝送線路を介して伝送する方法であって、
　前記伝送線路上で相互に区別可能な第１の状態または第２の状態のシーケンスを伝送することによって前記伝送を行い、
　前記第１の状態は一方のビットに相当し、前記第２の状態は他方のビットに相当し、
　第３の状態が伝送線路上で形成可能であり、
　該第３の状態は最初の２つの状態から区別可能であり、
　第３の状態を同期信号として使用する形式の伝送方法において、
　前記第１、第２、および第３の３つの異なる状態を、前記伝送線路に異なる電圧レベルを形成することによって実現し、
　前記同期信号を、前記伝送線路を所定の最小時間の間、第３の状態にもたらすことによって形成し、
　前記伝送線路を所定の最小時間の間、第１または第２の状態にもたらし、これにより一方のビットまたは他方のビットを指示し、
　前記各一方のビットまたは各他方のビットの前に前記同期信号を伝送する、
伝送方法。」
　
（相違点１）
　
　「前記第１、第２、および第３の３つの異なる状態」に関し、
　補正後の発明は、前記第１、第２、および第３の３つの異なる状態を、前記伝送線路に異なる電圧レベルを形成することに加えて、「当該３つの異なる状態におけるパルス持続時間が相互に異なっていること」によって実現しているのに対し、
　引用発明１は、「当該３つの異なる状態におけるパルス持続時間が相互に異なっていること」を備えていない点。
　
（相違点２）
　
　「一方のビット」及び「他方のビット」に関し、
　補正後の発明は、「ハイビット」及び「ロービット」であるのに対し、
　引用発明１は、「０」及び「１」である点。
　
　そこで、上記相違点１及び２について検討する。
　引用発明２の「複数の異なる信号」は、その機能において、補正後の発明の「３つの異なる状態」に相当し、引用発明１に引用発明２を採用することに格別の困難性もないから、引用発明１の「前記Ｖｄｄの電位、約１／２Ｖｄｄの中間電位、およびＬｏレベル」（３つの異なる状態）に引用発明２を適用して、補正後の発明のように「前記第１、第２、および第３の３つの異なる状態を、前記伝送線路に異なる電圧レベルを形成することと、当該３つの異なる状態におけるパルス持続時間が相互に異なっていることによって実現す」ることは当業者が容易に成し得ることである。また、その際、引用発明１の「０」及び「１」を、補正後の発明のように、「ハイビット」及び「ロービット」とすることは当業者が必要に応じ適宜成し得ることである。
　
　そして、補正後の発明の作用効果も、引用発明１及び２から当業者が容易に予測できる範囲のものである。
　
　以上のとおり、補正後の発明は引用発明１及び２に基づいて容易に発明できたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。
　
４．結語
　したがって、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。 
　
第３　本願発明について
１．本願発明
　平成１９年１２月２５日付けの手続補正は上記のとおり却下されたので、本願の請求項１に係る発明（以下、「本願発明」という。）は、平成１９年２月７日付けの手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載されたとおりのものと認める。（上記「第２　補正却下の決定　１．補正後の本願発明」の項参照。）
　
２．引用発明
　引用発明は、上記「第２　補正却下の決定」の項中の「３．独立特許要件について」の項中の「（２）引用発明」の項で認定したとおりである。
　
３．対比・判断
　本願発明は上記補正後の発明から当該本件補正に係る限定を省いたものである。
　そうすると、本願発明の構成に当該本件補正に係る限定を付加した補正後の発明が、上記「第２　補正却下の決定」の項中の「３．独立特許要件について」の項で検討したとおり、引用発明１に基づいて容易に発明できたものであるから、本願発明も同様の理由により、容易に発明できたものである。
　
４．むすび
　以上のとおり、本願発明は、引用発明１に基づいて当業者が容易に発明をすることができたものと認められるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。