【事件の表示】
　特願２００４−　７１３９０「磁気ランダムアクセスメモリ」拒絶査定不服審判事件〔平成１７年　９月２２日出願公開、特開２００５−２６００８２〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
第１　手続の経緯
　本願は，平成１６年３月１２日の出願であって，平成１８年７月２１日付けの拒絶理由通知に対して，同年９月２５日に手続補正書及び意見書が提出されたが，平成１９年１０月２９日に拒絶査定がされ，これに対し，同年１２月６日に拒絶査定不服審判が請求されるとともに，平成２０年１月７日付けで手続補正がされ，平成２２年４月７日付けで審尋がされ，同年６月１１日に回答がされたものである。
　
第２　平成２０年１月７日付けの手続補正について
　
［補正却下の決定の結論］
　平成２０年１月７日付けの手続補正を却下する。
　
［理由］
１　本件補正の内容
　平成２０年１月７日付けの手続補正（以下「本件補正」という）のうち，特許請求の範囲についての補正は，補正前の特許請求の範囲の請求項１〜５を，補正後の特許請求の範囲の請求項１〜５とするものであり，次の補正内容からなる。
　
（１）補正事項１
　請求項１を補正するものであり，本件補正前後の請求項１の記載は次のとおりである。
　
ア　補正前の請求項１
「【請求項１】
　磁気抵抗効果素子と，前記磁気抵抗効果素子の側面を覆う第１絶縁層と，前記第１絶縁層上に配置され，前記磁気抵抗効果素子上に第１溝を有する第２絶縁層と，前記第１溝を満たし，前記磁気抵抗効果素子に接続される書き込み線と，前記第１溝の底部を除き，前記第１及び第２絶縁層の間に配置され，アルミニウムの酸化物から構成される第３絶縁層とを具備することを特徴とする磁気ランダムアクセスメモリ。」
　
イ　補正後の請求項１
「【請求項１】
　磁気抵抗効果素子と，前記磁気抵抗効果素子の側面を覆う第１絶縁層と，前記第１絶縁層上に配置され，前記磁気抵抗効果素子上に第１溝を有する第２絶縁層と，前記第１溝を満たし，前記磁気抵抗効果素子に接続される書き込み線と，前記第１溝の底部を除き，前記第１及び第２絶縁層の間に配置され，アルミニウムの酸化物から構成されるエッチングストッパとしての第３絶縁層とを具備することを特徴とする磁気ランダムアクセスメモリ。」
　
（２）補正事項２
　本件補正前の請求項５における「前記第３絶縁層をエッチングし」との事項を，「前記第２絶縁層をエッチングストッパとして前記第３絶縁層をエッチングし」と補正する。
　
２　補正目的の適否について
　上記の補正事項が，平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項（以下「特許法第１７条の２第４項」という。）各号に掲げる事項を目的とするものであるか否かについて，以下で検討する。
（１）補正事項１は，本件補正前の請求項１における「第３絶縁層」との事項に「エッチングストッパとしての」との限定を付加するものであるから，特許請求の範囲を減縮するものといえる。
　
（２）補正事項２は，本件補正前の請求項５における「前記第３絶縁層をエッチングし」との事項を「前記第２絶縁層をエッチングストッパとして」と限定するものであるから，特許請求の範囲を減縮するものといえる。
　
（３）したがって，補正事項１，２は，いずれも特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　
３　独立特許要件の検討
　以上のとおり，請求項１に係る補正事項１は，特許法第１７条の２第４項第２号に掲げる事項を目的とするものである。
　そこで，次に，本件補正後の特許請求の範囲の請求項１に記載されている事項により特定される発明が，特許出願の際独立して特許を受けることができるものであるか否かについて検討する。
　
３−１　本件補正後の請求項１に係る発明
　本件補正後の請求項１に係る発明（以下「補正発明」という。）は，本件補正により補正された特許請求の範囲の請求項１に記載されたとおりのものである（上記１（１）イ）。
　
３−２　引用例に記載された事項と引用発明
（１）原査定の拒絶の理由に引用された，本願の出願前に日本国内において頒布された刊行物である，特表２００２−５３８６１４号公報（以下「引用例」という。）には，図４〜１０とともに，次の記載がある（下線は当審で付加。以下同じ。）。
　
「【０００８】
  本発明の課題は，半導体プロセス工学の枠内で製造可能である，
磁気抵抗記憶素子を備える記憶セル構造
　
「【００４０】
  次に，図４〜図１０を参照しながら３層プロセスによる記憶セル構造の製造を説明する。これらの図面中では，セルフィールドＺと周辺部Ｐとが垂直方向の破線によって示されている。
 【００４１】
  シリコンからなる半導体基板４０の表面に，第１のＳｉＯ2 層４１を５０〜１００ｎｍの厚さで塗布し，第１のＳｉ3 Ｎ4 層４２を３０〜５０ｎｍの厚さで塗布し，第３のＳｉＯ2 層４３を４００〜８００ｎｍの厚さで塗布する（図４参照）。レジストマスク（図示せず）と異方性エッチングによって，第２のＳｉＯ2層４３を構造化して，第１のＳｉ3 Ｎ4 層４２の表面が部分的に露出するようにする。
 【００４２】
  このとき第２のＳｉＯ2 層４３の側方に，第１の溝４４が生じる。第１の溝４４は，基板４０の表面に対して平行に，後で製造されるべき第１の回線および第１の金属被覆面の形状を規定する断面を有している。
 【００４３】
  第１のＴａＮ／Ｔａ層４５を約５０ｎｍの厚さで析出し，第１の溝４４が充填される厚さで第１の銅層４６を析出し，次いで第２のＳｉＯ2 層４３の表面まで化学的・機械的な研磨をすることによって，溝４４に埋設された第１の回線および第１の金属被覆面が形成される（図５参照）。
 【００４４】
  次いで，Ｔａ，Ｔｉ，Ｗ，ＭｏまたはＮｂからなる第１のバリヤ層４７を１０〜３０ｎｍの厚さで全面的に塗布し，
連続層４８と，Ｔａ，Ｔｉ，Ｗ，ＭｏまたはＮｂからなる第２のバリヤ層４９とを１０〜３０ｎｍの厚さで塗布する。連続層４８は，ＣｏまたはＦｅ，Ｎｉ，Ｃｒ，Ｍｎ，Ｇｄ，Ｄｙを含む第１の強磁性層と，Ａｌ
2
 Ｏ
3
 ，ＮｉＯ，ＨｆＯ
2
 ，ＴｉＯ
2
 ，ＮｂＯ，ＳｉＯ
2
 ，Ｃｕ，Ａｕ，ＡｇまたはＡｌからなる非磁性層と，ＮｉＦｅ，ＣｏまたはＦｅ等を含む第２の強磁性層とを含んでいる
　【００４５】
  フォトリソグラフィーで構造化されたレジストマスク（図示せず）をエッチングマスクとして利用して，第１のバリヤ層４７と，連続層４８と，第２のバリヤ層４９とを，銅およびＳｉＯ2 に対する選択的な異方性エッチングにより，Ｃｌ含有および／またはＦ含有エッチングガスで構造化する。
このとき連続層４８から，網目状に配置された磁気抵抗記憶素子が生成される（図６参照）
 【００４６】
  次いで，第３のＳｉＯ2層４１１をＣＶＤによって析出し，化学的・機械的な平坦化によって，第２のバリヤ層４９に対して選択的に平坦化する。
第３のＳｉＯ
2
 層４１１は，磁気抵抗記憶素子を側方で完全に包囲する
 【００４７】
  第２のＳｉ3 Ｎ4 層４１２を３０〜５０ｎｍの層厚で塗布し，フォトレジストマスク（図示せず）と異方性エッチングによってＦ含有エッチング混合ガス（たとえばＣＦ4 ／Ｏ2 ，ＳＦ6 ／Ｈｅ）で構造化して，第３のＳｉＯ2 層４１１の表面が周辺部Ｐの領域で露出するようにする。つまり
第２のＳｉ
3
 Ｎ
4
 層４１２はセルフィールドＺの領域でしか残されず，第２のバリヤ層４９および第３のＳｉＯ
2
 層４１１を被覆する（図７参照）
 【００４８】
  次いで，
第４のＳｉＯ
2
 層４１３を４００〜８００ｎｍの厚さで析出する。第４のＳｉＯ
2
 層４１３の表面に，フォトリソグラフィーのプロセス段階によって，セルフィールドＺの領域では第２の回線を規定するとともに周辺部Ｐの領域では接触部の配置を規定するレジストマスク４１４を生成させる。このとき第４のＳｉＯ
2
 層４１３の表面は，後で第２の回線ないし接触部が形成される領域で露出させられる。レジストマスク４１４をエッチングマスクとして利用しながら，ＣおよびＦ含有エッチングガス（たとえばＣＨＦ3 ／ＣＦ
4
 またはＣ
4
 Ｆ
8
 ／Ｃｏ）でＳｉ
3
 Ｎ
4
 に対して選択的に異方性エッチングすることにより，周辺部Ｐで第４のＳｉＯ
2
 層４１３および第３のＳｉＯ
2
 層が構造化される。このとき第２の溝４１５が形成される。第２の溝４１５は，後で第２のＴａＮ／Ｔａ層４１６が約５０ｎｍの厚さで析出されることにより，および，第２の銅層４１７が３００〜１０００ｎｍの厚さで析出されることにより，充填される（図８参照）
 【００４９】
  
化学的・機械的な研磨により，第２の銅層４１７および第２のＴａＮ／Ｔａ層４１６を構造化する。このときセルフィールドに第２の回線４１８が形成され
　
「【００５２】
  ３層金属被覆プロセスに統合されるこのような記憶セル構造の製造は，次のように改良できることが好ましい。
すなわち，第２のバリヤ層４９，連続層４８，および第１のバリヤ層４７を構造化した後，第３のＳｉＯ2 層４１１を異方性ＲＩＥプロセスによって（たとえばＣ含有およびＦ含有エッチングガスを用いて）エッチバックして，記憶素子がＳｉＯ2 スペーサによって横向きに絶縁されるようにする。次いで，第２のＳｉ3 Ｎ4 層４１２をできるだけ同形に析出する。この第２のＳｉ3 Ｎ4 層４１２を構造化することなく，第４のＳｉＯ2 層４１３を析出させ，短いＣＭＰステップによって平坦化する。そして，
すでに略述したプロセス進行と同じようにして，第４のＳｉＯ
2
 層４１３を第２のＳｉ
3
 Ｎ
4
 層４１２に対して選択的に構造化し，第２のＳｉ
3
 Ｎ
4
 層４１２を層４１１のＳｉＯ
2
 スペーサに対して，および第２のＳｉＯ
2
 層４３に対して，選択的に構造化する
　
（２）以上を整理すると，引用例には次の事項が記載されている。
　
・段落【０００８】から，引用例には「磁気抵抗記憶素子を備える記憶セル構造」が記載されている。
・段落【００４５】の「このとき連続層４８から，網目状に配置された磁気抵抗記憶素子が生成される（図６参照）。」及び段落【００４６】の「第３のＳｉＯ2 層４１１は，磁気抵抗記憶素子を側方で完全に包囲する。」との記載及び図６，９からみて，引用例には「磁気抵抗記憶素子と，前記磁気抵抗記憶素子を側方で完全に包囲する第３のＳｉＯ2 層４１１」が記載されている。
・図９には，「第４のＳｉＯ2 層４１３」が「第３のＳｉＯ2 層４１１」の上に配置されることが示されている。
・図７〜８には，「第４のＳｉＯ2層４１３」が「第２の溝４１５」を有すること，及び「第２の溝４１５」が磁気抵抗記憶素子上にあることが示されている。
・段落【００４８】の「第２の溝４１５は，後で第２のＴａＮ／Ｔａ層４１６が約５０ｎｍの厚さで析出されることにより，および，第２の銅層４１７が３００〜１０００ｎｍの厚さで析出されることにより，充填される（図８参照）。」との記載，段落【００４９】の「化学的・機械的な研磨により，第２の銅層４１７および第２のＴａＮ／Ｔａ層４１６を構造化する。このときセルフィールドに第２の回線４１８が形成され」との記載から，引用例には，「前記第２の溝４１５を充填する第２の回線４１８」が記載されている。
・図９には，「第２の回線４１８」が，「第２のバリア層４９」を介して「連続層４８」と接続されていることが示されている。ここで，段落【００４４】の「Ｔａ，Ｔｉ，Ｗ，ＭｏまたはＮｂからなる第２のバリヤ層４９」との記載から，「第２のバリア層４９」は導電層であり，さらに，段落【００４５】に「このとき連続層４８から，網目状に配置された磁気抵抗記憶素子が生成される（図６参照）。」と記載されていることから，引用例には「第２の回線４１８」が「磁気抵抗記憶素子」に接続されることが記載されているといえる。
・図８〜９には，「第２のＳｉ3 Ｎ4 層４１２」が，「第２の溝４１５」の底部を除き，「第３のＳｉＯ2 層４１１」及び「第４のＳｉＯ2 層４１３」の間に配置されることが示されている。
・段落【００４７】の「第２のＳｉ3Ｎ4層４１２はセルフィールドＺの領域でしか残されず，第２のバリヤ層４９および第３のＳｉＯ2層４１１を被覆する（図７参照）。」との記載，段落【００４８】の「レジストマスク４１４をエッチングマスクとして利用しながら，ＣおよびＦ含有エッチングガス（たとえばＣＨＦ3／ＣＦ4 またはＣ4 Ｆ8／Ｃｏ）でＳｉ3 Ｎ4 に対して選択的に異方性エッチングすることにより，周辺部Ｐで第４のＳｉＯ2 層４１３および第３のＳｉＯ2層が構造化される。このとき第２の溝４１５が形成される。」との記載，段落【００５２】の「すでに略述したプロセス進行と同じようにして，第４のＳｉＯ2 層４１３を第２のＳｉ3 Ｎ4 層４１２に対して選択的に構造化し，第２のＳｉ3 Ｎ4 層４１２を層４１１のＳｉＯ2 スペーサに対して，および第２のＳｉＯ2 層４３に対して，選択的に構造化する。」との記載，及び図７〜８によれば，当該異方性エッチングにより，「第２のＳｉ3Ｎ4 層４１２」が被覆されていない周辺部Ｐでは，「第４のＳｉＯ2層４１３および第３のＳｉＯ2層」がエッチングされ，「第２のＳｉ3Ｎ4 層４１２」で「第２のバリヤ層４９および第３のＳｉＯ2層４１１を被覆」されたセルフィールドＺの領域では，「第４のＳｉＯ2層４１３」がエッチングされるものと理解できる。したがって，引用例には「第２のＳｉ3 Ｎ4 層４１２」がエッチングストッパとして形成されていることが開示されているといえる。
　
（３）上記（２）によれば，引用例には次の発明（以下「引用発明」という。）が記載されているものと認められる。
「磁気抵抗記憶素子と，前記磁気抵抗記憶素子を側方で完全に包囲する第３のＳｉＯ2 層４１１と，前記第３のＳｉＯ2 層４１１上に配置され，前記磁気抵抗記憶素子上に第２の溝４１５を有する第４のＳｉＯ2 層４１３と，前記第２の溝４１５を充填し，前記磁気抵抗記憶素子に接続される第２の回線４１８と，前記第２の溝４１５の底部を除き，第３のＳｉＯ2 層４１１及び第４のＳｉＯ2 層４１３の間に配置され，エッチングストッパとして形成された第２のＳｉ3 Ｎ4 層４１２とを具備する記憶セル構造。」
　
３−３　補正発明と引用発明との対比
　補正発明と，引用発明を対比する。
（１）引用発明における「磁気抵抗記憶素子」及び「記憶セル構造」は，補正発明における「磁気抵抗効果素子」及び「磁気ランダムアクセスメモリ」に相当する。
　
（２）引用発明における「第３のＳｉＯ2層４１１」は，補正発明における「第１絶縁層」に相当し，引用発明において，「第３のＳｉＯ2層４１１」が「前記磁気抵抗記憶素子を側方で完全に包囲する」ことは，補正発明における「第１絶縁層」が「前記磁気抵抗効果素子の側面を覆う」ことに相当する。
　
（３）引用発明における「溝４１５」，「第４のＳｉＯ2 層４１３」及び「第２の回線４１８」は，補正発明における「第１溝」，「第２絶縁層」及び「書き込み線」に相当する。
　したがって，引用発明における「前記第３のＳｉＯ2 層４１１上に配置され，前記磁気抵抗記憶素子上に第２の溝４１５を有する第４のＳｉＯ2 層４１３と，前記第２の溝４１５を充填し，前記磁気抵抗記憶素子に接続される第２の回線４１８」は，補正発明における「前記第１絶縁層上に配置され，前記磁気抵抗効果素子上に第１溝を有する第２絶縁層と，前記第１溝を満たし，前記磁気抵抗効果素子に接続される書き込み線」に相当する。
　
（４）引用発明の「エッチングストッパとして形成された第２のＳｉ3Ｎ4層４１２」は，補正発明における「エッチングストッパとしての第３絶縁層」に相当し，両者は，「前記第１溝の底部を除き，前記第１及び第２絶縁層の間に配置され」ている点で共通する。
　
　そうすると，補正発明と引用発明の一致点及び相違点は，次のとおりである。
　
＜一致点＞
　「磁気抵抗効果素子と，前記磁気抵抗効果素子の側面を覆う第１絶縁層と，前記第１絶縁層上に配置され，前記磁気抵抗効果素子上に第１溝を有する第２絶縁層と，前記第１溝を満たし，前記磁気抵抗効果素子に接続される書き込み線と，前記第１溝の底部を除き，前記第１及び第２絶縁層の間に配置され，エッチングストッパとしての第３絶縁層とを具備することを特徴とする磁気ランダムアクセスメモリ。」である点。
＜相違点＞
　補正発明では，「エッチングストッパとしての第３絶縁膜」が「アルミニウムの酸化物から構成される」のに対し，引用発明では，「Ｓｉ3 Ｎ4 」から構成されている点。
　
３−４　相違点についての判断
（１）シリコン酸化膜のエッチングにおいて，窒化シリコン又はアルミニウムの酸化物をエッチングストッパの材料として用いることは，以下の周知例１〜３にも記載されているように，本願の出願前に周知の技術である。
　周知例１：特開２０００−３５３７９１号公報
　周知例１には，次の記載がある。
「【００１８】部分的に作成されたＭＲＡＭ装置１０が形成された後，磁気メモリ・エレメントがデジット線およびワード線に沿って装置１０上に形成される。図２に示されるように，
エッチ・ストップ層２１は，ＡｌＮ，ＡｌＯおよびＳｉＮのような材料を使用するが
【００１９】次のステップで，マスク層が二酸化シリコン層２２上に堆積され，標準のリソグラフィ法を使用してエッチング・マスクとしてパターン化して画定される。図２に示されるように，
二酸化シリコン２０はエッチ・ストップ層２１までエッチングで取り除かれ，二酸化シリコン層２２中にトレンチ２３ａ−２３ｄを作成し，そして表面に現れたエッチ・ストップ層がトレンチ２３ａ−２３ｄから除去される
　
　周知例２：特開２００３−３１６８４号公報
　周知例２には，次の記載がある。
「【０１５６】次いで，半導体基板１の全面に，例えば
窒化シリコン膜からなる層間絶縁膜１１ａ
層間絶縁膜１１ａは層間絶縁膜１０ｃのエッチング時のエッチングストッパーとして用いる
【０１５７】
酸化シリコン膜のエッチストッパーとしては，例えばアルミナ（Ａｌ
2
Ｏ
3
）
　
　周知例３：特開平１０−７９４９１号公報
　周知例３には，次の記載がある。
「【０２４１】図２７Ｂは，本実施形態の半導体装置の断面図である。図２７Ｂを参照して，ゲート電極８形成後，Ｓｉ3 Ｎ4 膜１２ａ，酸化膜１３ａ，Ｓｉ3 Ｎ4 膜１２ｂ，酸化膜１３ｂをＣＶＤ法によりそれぞれ１０ｎｍ，５０ｎｍ，７０ｎｍ，３００ｎｍ形成する。」
「【０２４４】さらに，図２７Ｂの実施形態では上層の
Ｓｉ
3
 Ｎ
4
 膜１２ｂを用いて，厚い酸化膜１３ｂをエッチングする際のストッパ膜として使用している
「【０２５０】また，本実施形態では，
ストッパ膜としてＳｉ
3
 Ｎ
4
 膜を用いた場合について説明したが，ストッパ膜としては，ポリシリコンや金属酸化物，例えばアルミナ等を用いることも可能である
　
　そうすると，引用発明において，エッチングストッパとして形成された層の材料を，ともに周知のエッチングストッパ材料である「Ｓｉ3 Ｎ4 」から「アルミニウムの酸化物」に変更することは，当業者が適宜なし得たことである。
　よって，補正発明は，引用発明及び周知の技術に基いて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　
（２）なお，審判請求人は，平成２０年１月７日に提出した，審判請求書の請求の理由を補充する手続補正書において，
「本発明では、キャップ層を薄くしてＭＴＪ素子と書き込み線との距離を近づけて書き込み効率の向上を図ってもＭＴＪ素子のショートが発生しない」という磁気ランダムアクセスメモリに特有の効果を得ることができます（例えば、本願明細書の００４３−００４４段落、００６２段落）。
　このように、本発明は、単にエッチングストッパとしてのアルミニウムの酸化物を磁気ランダムアクセスメモリに適用したものではなく、ＭＴＪ素子上の絶縁層のエッチングストッパとして用いることによる顕著な効果を見出したものであり、新規性及び進歩性ともに有します。」と主張している。
　しかしながら，本願明細書の段落【００４３】〜【００４４】，【００５１】，及び【００６２】の記載によれば，上記「ＭＴＪ素子のショートが発生しない」という効果は，ＭＴＪ素子上にエッチングストッパを形成することにより配線溝形成時のオーバーエッチングが防止されることの効果であると理解できるところ，エッチングストッパを形成することによりストッパ形成部位のオーバーエッチングが防止されることは，当業者にとって自明の作用効果であり，引用発明においても，磁気抵抗記憶素子（上記の「ＭＴＪ素子」に相当。）上にエッチングストッパとして「第２のＳｉ3Ｎ4層４１２」を形成しているから，審判請求人が主張する効果は，引用発明も有している効果であって，本願による顕著な効果とはいえない。よって，審判請求人の上記主張は採用できない。
　
３−５　独立特許要件についてのまとめ
　以上のとおり，本件補正は，本件補正後の特許請求の範囲の請求項１に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができないものであるから，平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項（以下「特許法第１７条の２第５項」という。）において準用する同法第１２６条第５項の規定に適合しない。
　
４　補正却下の決定についてのまとめ
　以上検討したとおり，本件補正は，特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しないものであるから，同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明について
１　本願発明
　平成２０年１月７日付けの手続補正は上記のとおり却下されたので，本願の請求項１〜５に係る発明は，平成１８年９月２５日付けの手続補正により補正された願書に最初に添付した明細書及び図面の記載からみて，その特許請求の範囲の請求項１〜５に記載された事項により特定されるものであり，その内の請求項１に係る発明（以下「本願発明」という。）は，上記第２，１（１）に本件補正前の請求項１として摘記したとおりのものである。
　
２　引用発明
　引用発明は，上記第２，３−２（３）で認定したとおりのものである。
　
３　対比・判断
　上記第２，２（１）で検討したように，補正発明は，本件補正前の請求項１の「第３絶縁層」との事項に「エッチングストッパとしての」との限定を付加したものである。
　そうすると，本願発明の構成要件をすべて含み，これをより限定したものである補正発明が，上記第２，３において検討したとおり，引用発明及び周知の事項に基いて当業者が容易に発明をすることができたものであるから，本願発明も，同様の理由により，当業者が容易に発明をすることができたものということができる。
　
４　本願発明についての結論
　以上検討したとおり，本願発明は，引用発明及び周知の技術に基いて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　
第４　結言
　以上のとおりであるから，本願は，他の請求項に係る発明について検討するまでもなく，拒絶をすべきものである。
　よって，結論のとおり審決する。