【事件の表示】
　特願２００４−　７４４２０「スイッチ回路」拒絶査定不服審判事件〔平成１７年　９月２９日出願公開、特開２００５−２６８８９５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本件は，平成１６年３月１６日の出願であって，平成１８年４月１１日付けで拒絶査定がなされ，これに対し，同年５月１８日に拒絶査定に対する審判請求がなされるとともに，同年６月１５日付けで手続補正がなされたものである。
　
第２　補正却下の決定
［補正却下の決定の結論］
　平成１８年６月１５日付けの手続補正（以下，「本件補正」という。）を却下する。
［理由］
　（１）補正後の本願発明
　本件補正により，平成１８年３月８日付け手続補正書で補正された特許請求の範囲の請求項１である
「【請求項１】
　グラウンド電位と電源電圧との間で時間的に変化する信号電圧が入力される第１の端子と前記信号電圧を出力する第２の端子との間に接続されたスイッチ回路において：
　前記グラウンド電位と電源電圧との間で遷移する制御信号が入力されるゲート，及び前記第１の端子に接続されたドレインを有する第１のＮＭＯＳトランジスタと；
　前記制御信号が入力されるゲート，前記第１のＮＭＯＳトランジスタのソースに接続されたドレイン，及び前記第２の端子に接続されたソースを有する第２のＮＭＯＳトランジスタと；
　前記第１のＮＭＯＳトランジスタのソース及び前記第２のＮＭＯＳトランジスタのドレインに一端が接続され，他端が前記電源電圧の電位点に接続され，前記制御信号により制御されるスイッチ素子とを具備するスイッチ回路。」が，
「【請求項１】
　グラウンド電位と電源電圧との間で時間的に変化する信号電圧が入力される第１の端子と前記信号電圧を出力する第２の端子との間に接続されたスイッチ回路において：
　前記グラウンド電位と電源電圧との間で遷移する制御信号が入力されるゲート，前記第１の端子に接続されたドレイン，
及び前記グラウンド電位の基板
　前記制御信号が入力されるゲート，前記第１のＮＭＯＳトランジスタのソースに接続されたドレイン，前記第２の端子に接続されたソース，
及び前記グラウンド電位の基板
　前記第１のＮＭＯＳトランジスタのソース及び前記第２のＮＭＯＳトランジスタのドレインに一端が接続され，他端が前記電源電圧の電位点に接続され，前記制御信号により制御されるスイッチ素子とを具備するスイッチ回路。」と補正された。
　なお，下線部は補正箇所である。
　
　したがって，本件補正によれば，
　補正後の請求項１では，補正前の請求項１の「第１のＮＭＯＳトランジスタ」及び「第２のＮＭＯＳトランジスタ」が
グラウンド電位の基板
　そして，この付加事項により，より具体化され，発明が限定されたものということができるから，本件補正は，特許法第１７条の２第４項第２号に規定する特許請求の範囲の減縮を目的とするものである。
　そこで，本件補正後の請求項１に係る発明（以下，「補正後発明」という。）が，特許出願の際独立して特許を受けることができるものであるか（特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）について以下に検討する。
　
　（２）引用発明
　原査定の拒絶の理由に引用された，本件出願前公知の刊行物である特開平２−４０１１号公報（以下，「引用文献」という。）には，
（ア）「〔産業上の利用分野〕
　本発明はアナログスイッチ回路に関し，特にＣＭＯＳ構造を持つアナログスイッチ回路に関する。
〔従来の技術〕
　・・・
　従来のアナログスイッチ回路をマルチプレクサに適用したときの一例を第３図に示す。
　この回路は，入力端子ＴＡ〜ＴＭと出力端子ＴＯとの間に，それぞれＰ型及びＮ型のトランジスタＱ１１，Ｑ１２を並列接続しこれらトランジスタＱ１１，Ｑ１２のゲート電極にデコーダ２からの制御信号ΦＡ〜ΦＭとその反転信号とを入力して順次オン・オフするアナログスイッチ回路１０Ａ〜１０Ｈを設けた構成となっている。
　これらアナログスイッチ回路１０Ａ〜１０Ｈの断面構造を第４図に示す。
　第４図において，Ｐ−型の半導体基板１１内にＮ−型のＮウエル１２が設けられ，このＮウェル１２内にＰ型のトランジスタＱｌ１が構成され，半導体基板１１内に直接Ｎ型のトランジスタＱ１２が設けられている。そして半導体基板１１は基板接地電極を介して接地され・・・ている。」（第１頁右下欄第８行〜第２頁左上欄第１５行）
（イ）「〔実施例〕
　次に，本発明の実施例について図面を参照して説明する。
　第１図は本発明の第１の実施例のアナログスイッチ回路をマルチプレクサに適用したときの回路図である。
　この実施例のアナログスイッチ回路１Ａ〜１Ｍはそれぞれ，・・・入力端子ＴＡ〜ＴＭと出力端子ＴＯとの間に直列接続されゲート電極に共に対応する制御信号ΦＡ〜ΦＭの反転信号をインバータ３Ａ〜３Ｍを介して入力してこれら制御信号ΦＡ〜ΦＭの反転信号に応じてオン・オフし入力端子ＴＡ〜ＴＭ・出力端子ＴＯ間をトランジスタＱ１，Ｑ２と同期してオン・オフするＮ型の第４及び第５のトランジスタＱ４，Ｑ５と，これらトランジスタＱ４，Ｑ５の直列接続点と電源電位ＶＤＤ端子との間に接続されゲート電極に対応する制御信号ΦＡ〜ΦＭの反転信号をインバータ３Ａ〜３Ｍを介して入力してこれら制御信号ΦＡ〜ΦＭの反転信号に応じてこれらトランジスタＱ４，Ｑ５のオン・オフとは逆のオン・オフ動作をするＰ型の第６のトランジスタＱ６とを備えた構成となっている。」（第３頁左下欄第１６行〜同頁左下欄第８行）と記載されている。
　
　そこで，上記摘記事項（イ）に開示された実施例について検討する。
　上記摘記事項（イ）中の「入力端子ＴＡ」には，当然，時間的に変化する信号電圧が入力されるものであり，
　同「トランジスタＱ４」の左側の配線（ドレイン側）は「入力端子ＴＡ」からの前記信号を入力するものであるから，入力する端子ということができ，
　同「トランジスタＱ５」の右側の配線（ソース側）は「出力端子ＴＯ」に出力するものであるから，出力する端子ということができ，
　前記「入力する端子」「出力する端子」の端子を識別するために，各々「第１の端子」，「第２の端子」と称することができ，
　同「制御信号ΦＡ〜ΦＭの反転信号」は反転信号であるが，「トランジスタＱ１」，「トランジスタＱ２」を制御しているから制御信号であり，
　同「トランジスタＱ４」，「トランジスタＱ５」は第１図のトランジスタのシンボル記号から，ＮＭＯＳトランジスタであって，各々「第１のＮＭＯＳトランジスタ」，「第２のＮＭＯＳトランジスタ」と称することができ，
　同「電源電位ＶＤＤ」は電源電圧の電位のことである。
　したがって，当業者の技術常識を加味すると，引用文献の摘記事項（イ）に開示された実施例には，次の発明が開示されているということができる。
「時間的に変化する信号電圧が入力される第１の端子と前記信号電圧を出力する第２の端子との間に接続されたアナログスイッチ回路において：
　制御信号が入力されるゲート，前記第１の端子に接続されたドレイン，を有する第１のＮＭＯＳトランジスタと；
　前記制御信号が入力されるゲート，前記第１のＮＭＯＳトランジスタのソースに接続されたドレイン，前記第２の端子に接続されたソースを有する第２のＮＭＯＳトランジスタと；
　前記第１のＮＭＯＳトランジスタのソース及び前記第２のＮＭＯＳトランジスタのドレインに一端が接続され，他端が前記電源電圧の電位点に接続され，前記制御信号により制御されるトランジスタＱ６とを具備するアナログスイッチ回路。」（以下，「引用発明」という。）が記載されている。
　
　（３）対比
　そこで，補正後発明と引用発明とを比較する。　　
　補正後発明は，再掲すると，
「グラウンド電位と電源電圧との間で時間的に変化する信号電圧が入力される第１の端子と前記信号電圧を出力する第２の端子との間に接続されたスイッチ回路において：
　前記グラウンド電位と電源電圧との間で遷移する制御信号が入力されるゲート，前記第１の端子に接続されたドレイン，及び前記グラウンド電位の基板を有する第１のＮＭＯＳトランジスタと；
　前記制御信号が入力されるゲート，前記第１のＮＭＯＳトランジスタのソースに接続されたドレイン，前記第２の端子に接続されたソース，及び前記グラウンド電位の基板を有する第２のＮＭＯＳトランジスタと；
　前記第１のＮＭＯＳトランジスタのソース及び前記第２のＮＭＯＳトランジスタのドレインに一端が接続され，他端が前記電源電圧の電位点に接続され，前記制御信号により制御されるスイッチ素子とを具備するスイッチ回路。」である。
　
　引用発明中の「アナログスイッチ回路」はスイッチ回路の一種ということができ，同「トランジスタＱ６」は，「制御信号ΦＡ〜ΦＭの反転信号」によって制御されるスイッチ素子であるから，
　両者は，
「時間的に変化する信号電圧が入力される第１の端子と前記信号電圧を出力する第２の端子との間に接続されたスイッチ回路において：
　制御信号が入力されるゲート，前記第１の端子に接続されたドレイン，を有する第１のＮＭＯＳトランジスタと；
　前記制御信号が入力されるゲート，前記第１のＮＭＯＳトランジスタのソースに接続されたドレイン，前記第２の端子に接続されたソース，を有する第２のＮＭＯＳトランジスタと；
　前記第１のＮＭＯＳトランジスタのソース及び前記第２のＮＭＯＳトランジスタのドレインに一端が接続され，他端が前記電源電圧の電位点に接続され，前記制御信号により制御されるスイッチ素子とを具備するスイッチ回路。」の点で一致し，以下の点で相違する。
　
（相違点１） 
　第１の端子に入力される，時間的に変化する信号電圧に関し，補正後発明では「グラウンド電位と電源電圧との間」と，その変化幅が規定されているのに対し，引用発明では，変化幅は不明である。
　
（相違点２）
　制御信号に関し，補正後発明では，「グラウンド電位と電源電圧との間で遷移する」と規定されているのに対し，引用発明では，遷移幅は不明である。
　
（相違点３）
　第１のＮＭＯＳトランジスタ及び第２のＮＭＯＳトランジスタに関して，補正後発明では，両トランジスタが，「グラウンド電位の基板」を有していると規定されているのに対し，引用発明では，基板を有していることは自明であるものの，その基板をグラウンド電位にしているのか不明である。
　
　（４）判断
　そこで，上記相違点について検討する。
・（相違点１）について
　引用発明のスイッチ回路を，入力信号がグラウンド電位と電源電圧との間で時間的に変化するものに利用できることは，技術的に明らかであって，しかも，このようなグラウンド電位と電源電圧との間で時間的に変化する入力信号自体も，例えば，原審の拒絶理由で引用された特開２０００−１６５２２２号公報に記載されているように，普通のことにすぎないから，「グラウンド電位と電源電圧との間」とすることに格別な創意工夫を見出すことはできない。
　
・（相違点２）について
　引用発明において，第１のＮＭＯＳトランジスタ，第２のＮＭＯＳトランジスタ等がＯＮ，ＯＦＦできるように，制御信号の遷移幅を設定することは技術的に当然のことであり，また，ゲートの駆動電圧を，グラウンド電位と電源電圧とすることは，スイッチング回路において最も一般的なものであるから，制御信号を「グラウンド電位と電源電圧との間で遷移する」ように設定することは単なる設計的事項にすぎない。
　
・（相違点３）について
　上記「第２　補正却下の決定」の「（１）補正後の本願発明」にも記載したが，請求人も認めているように，ＮＭＯＳトランジスタ回路において，基板をグラウンド電位にすることは自明の事項であって，引用文献についての上記摘記事項（ア）にもそのことが記載されているから，引用発明で，基板をグラウンド電位とすることは，ほとんど自明ともいえる事項の付加にすぎない。
　
　そして，上記相違点１〜３に係る変更によって格別な作用・効果を奏するに至ったともいえない。
　
　（５）むすび
　以上のとおり，本件補正は，特許法第１７条の２第５項で準用する同法第１２６条第５項の規定に違反するものであり，特許法第１５９条第１項で準用する特許法第５３条第１項の規定により却下されるべきものである。
　
第３　本願発明について
　（１）平成１８年６月１５日付けの手続補正は上記のとおり却下されたので，本願の請求項１に係る発明は，平成１８年３月８日付付け手続補正書で補正された特許請求の範囲の請求項１に記載された事項により特定される，上記「２．（１）」の冒頭に記載したとおりの
「グラウンド電位と電源電圧との間で時間的に変化する信号電圧が入力される第１の端子と前記信号電圧を出力する第２の端子との間に接続されたスイッチ回路において：
　前記グラウンド電位と電源電圧との間で遷移する制御信号が入力されるゲート，及び前記第１の端子に接続されたドレインを有する第１のＮＭＯＳトランジスタと；
　前記制御信号が入力されるゲート，前記第１のＮＭＯＳトランジスタのソースに接続されたドレイン，及び前記第２の端子に接続されたソースを有する第２のＮＭＯＳトランジスタと；
　前記第１のＮＭＯＳトランジスタのソース及び前記第２のＮＭＯＳトランジスタのドレインに一端が接続され，他端が前記電源電圧の電位点に接続され，前記制御信号により制御されるスイッチ素子とを具備するスイッチ回路。」（以下，「本願発明」という。）である。
　
　（２）引用発明
　原査定の拒絶の理由に引用された刊行物，及び，その記載事項は，前記「第２　（２）」に記載したとおりである。
　
　（３）対比・判断
　本願発明は，前記「第２　（１）」で検討したように，
補正後発明から，第１のＮＭＯＳトランジスタ及び第２のＮＭＯＳトランジスタにおける，「前記グラウンド電位の基板」を有するとの構成を削除したものであるから，本願発明の構成要件にさらに限定要件である上記構成を付加したものに相当する補正後発明が，前記「第２　（４）」に記載したとおり，引用発明に基づいて，当業者が容易に発明をすることができたものである以上，本願発明も，同様の理由により，引用発明に基づいて，当業者が容易に発明をすることができたものである。
　そして，本願発明に関する作用・効果も，引用発明から当業者が予測できる範囲のものである。　　　　　　
　
第４　むすび
　以上のとおり，本願の請求項１に係る発明は，引用発明に基づいて，当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　よって，結論のとおり審決する。