【事件の表示】
　特願２００４−２１９１７９「メモリカードおよびメモリカードに搭載されるカード用コントローラ」拒絶査定不服審判事件〔平成１８年　２月　９日出願公開、特開２００６−　３９９６６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、
平成１６年７月２７日付けの出願であって、
平成１７年３月２３日付けで審査請求がなされ、
平成２０年４月３日付けで最初の拒絶理由通知（同年４月８日発送）がなされ、
同年６月９日付けで意見書が提出されるとともに、手続補正書が提出され、
同年７月４日付けで拒絶査定（同年７月８日発送）がなされ、
同年８月７日付けで審判請求がされ、
平成２２年３月１日付けで拒絶理由通知（同年３月２日発送。以下「当審拒絶理由通知」と記す。）がなされ、
同年４月２７日付けで意見書が提出されるとともに、手続補正書が提出されたものである。
　
　
２．本願発明の認定
　本願の請求項２に係る発明（以下「本願発明」と言う。）は、上記平成２２年４月２７日付けの手続補正書により補正された明細書及び図面の記載からみて、本願の特許請求の範囲の請求項２に記載されたとおりの次のものと認める。
　
「データの消去が可能なＮＡＮＤ型フラッシュメモリと、
　処理装置からの第１のコマンドを受け付ける第１のインタフェース、前記ＮＡＮＤ型フラッシュメモリに対し、前記第１のインタフェースにて受け付けた前記第１のコマンドに対応する第２のコマンドを出力する第２のインタフェース、および、前記第２のインタフェースより、前記第２のコマンドとして、前記ＮＡＮＤ型フラッシュメモリに格納されているデータのうち、ファイル管理情報を除く、すべてのユーザデータを消去するためのユーザデータイレーズコマンドを出力する制御回路を含むカード用コントローラとを具備し、
　前記ＮＡＮＤ型フラッシュメモリは、前記ユーザデータの物理アドレスに基づくブロック単位での消去が可能であり、
　前記ユーザデータイレーズコマンドは、前記ユーザデータが格納されるユーザデータ領域内の、少なくとも有効なユーザデータを、前記ブロック単位で繰り返し消去させるものであることを特徴とするメモリカード。」
　
　
３．先行技術
（１）引用文献
　上記平成２２年３月１日付け拒絶理由通知において引用された文献である下記の引用文献には、それぞれ、下記の引用文献記載事項が記載されている。
　
＜引用文献１＞
特開２００４−０５４９０４号公報（平成１６年２月１９日出願公開）
　
　＜引用文献記載事項１−１＞
「【特許請求の範囲】
【請求項１】
データを記憶するデータ領域、前記データ領域に記憶されるデータを管理する情報を記憶する管理情報領域を持つメモリと、
外部から供給されるコマンドにより前記メモリ内の各領域に対する動作を制御するコントローラとを有し、
前記コマンドとして、前記メモリ内の前記データ領域と前記管理情報領域との全ての情報を消去する動作を実行させるコマンドを有することを特徴とするメモリカード。」
　
　＜引用文献記載事項１−２＞
「【請求項２】
請求項１記載のメモリカードにおいて、
前記コントローラは、前記コマンドが１回入力されることにより、前記メモリ内の前記データ領域と前記管理情報領域とを所定のブロック単位で消去する動作を繰り返して実行する機能を有することを特徴とするメモリカード。」
　
　＜引用文献記載事項１−３＞
「【請求項３】
請求項１記載のメモリカードにおいて、
前記メモリは、フラッシュメモリであることを特徴とするメモリカード。」
　
　＜引用文献記載事項１−４＞
「【００２８】
図１により、本発明の一実施の形態のメモリカードを用いたシステムの構成の一例を説明する。図１は本実施の形態のメモリカードを用いたシステムの構成図を示す。
【００２９】
本実施の形態のシステムは、たとえばメモリカードの一例としてのフラッシュメモリカードを用いたシステムとされ、フラッシュメモリカード１と、このフラッシュメモリカード１に電気的に接続され、フラッシュメモリカード１にコマンドを供給して、このフラッシュメモリカード１の動作を制御するホスト機器２などから構成される。
【００３０】
フラッシュメモリカード１は、各種情報を記憶するフラッシュメモリ１１と、このフラッシュメモリ１１に対する動作を制御するコントローラ１２などから構成される。特に、このフラッシュメモリカード１には、ホスト機器２から、フラッシュメモリ１１内のデータ領域の情報を消去する動作を実行させるコマンド（消去コマンドと呼ぶ）の他に、フラッシュメモリ１１内のデータ領域と管理情報領域との全ての情報を消去する動作を実行させるコマンド（パージコマンドと呼ぶ）が発行されるようになっている。
【００３１】
コントローラ１２には、カード全体の演算処理を司るＣＰＵ２１と、ホスト機器２と接続する信号およびホスト機器２がアクセスするレジスタを制御する機能や、ＥＣＣ生成およびエラー検出／訂正の制御機能や、データバッファ、レジスタなどから構成されるユーザ論理２２と、ホスト機器２とのインタフェースを司るホストインタフェース２３と、フラッシュメモリ１１とのインタフェースを司るフラッシュインタフェース２４などが備えられている。」
　
　＜引用文献記載事項１−５＞
「【００４１】
パージコマンドによる処理の場合は、ホスト機器２からフラッシュメモリカード１に対してパージコマンドが１回だけ発行される。これを受けて、フラッシュメモリカード１においては、コントローラ１２がフラッシュメモリ１１に対して、消去コマンドを発行する。この際に、コントローラ１２は、所定のブロック単位で処理を繰り返し、該当ブロックの処理が終了したら、次のブロックの処理を順に行うために、前記と同様にして、消去コマンドを繰り返して発行する。これにより、フラッシュメモリ１１においては、ホスト機器２からの１回のパージコマンドの発行によって、コントローラ１２とフラッシュメモリ１１との間で消去コマンドが繰り返し発行されることにより、フラッシュメモリ１１のライト処理がブロック単位で順次実行される。」
　
　＜引用文献記載事項１−６＞
「【００４８】
次に、図６により、パージコマンドによる処理フローの一例を詳細に説明する。図６はパージコマンドによる処理のフロー図を示す。
【００４９】
まず、パージコマンドの発行により処理が開始されると、消去中か否かを判定し（ステップＳ２１）、消去中でない場合は管理情報領域３２の該当ブロックの管理情報をリードする（ステップＳ２２）。一方、消去中の場合は、終了するのを待って、該当ブロックの管理情報をリードする。その後、フラッシュメモリ１１に消去コマンドを発行する（ステップＳ２３）。これにより、フラッシュメモリ１１の消去対象セクタに対する消去処理が行われる。
【００５０】
続けて、次のセクタがあるか否かを判定し（ステップＳ２４）、次のセクタがある場合（ＹＥＳ）にはステップＳ２１からの処理を繰り返し、次のセクタがない場合（ＮＯ）には終了となる。」
　
　
＜引用文献２＞
特開平０９−２２３０６１号公報（平成９年８月２６日出願公開）
　
　＜引用文献記載事項２−１＞
「【請求項１】　所定情報を格納領域に格納する格納工程と、前記所定情報が格納された前記格納領域上の位置を特定する管理情報を記憶する管理情報記憶工程と、前記記憶された管理情報により特定される前記格納領域上の位置に格納された所定情報を読み出す読み出し工程と、前記格納領域に格納された所定情報を消去する消去工程とを含むことを特徴とする情報処理方法。」
　
　＜引用文献記載事項２−２＞
「【００６６】なお、ＦＡＴは消去することが望ましいが、ＦＡＴを残したまま画像データのみを消去するようにしてもよく、これによっても機密保持の目的は達成できる。」
　
　
＜引用文献３＞
特開２００３−２４４６１０号公報（平成１５年８月２９日出願公開）
　
　＜引用文献記載事項３−１＞
「【請求項１】　撮像部と、
メモリを装着する装着部と、
前記装着部に装着されたメモリに前記撮像部により撮像した画像データの記録を指示する記録手段と、
前記記録手段により記録した画像データの削除を指示する削除手段と、
前記装着部に装着されたメモリが書換え制限メモリであるか判別する判別手段とを備え、
前記判別手段により装着されたメモリが書換え制限メモリであると判別したとき、前記削除手段は、書換え制限メモリの画像データ領域を無効にするよう指示することを特徴とするデジタルカメラ。
・・・＜中略＞・・・
【請求項９】　撮像部と、
メモリを装着する装着部と、
前記装着部に装着されたメモリに前記撮像部により撮像した画像データの記録を指示する記録手段と、
前記記録手段により記録した画像データの削除を指示する削除手段と、
前記装着部に装着されたメモリのメモリ容量を検出する検出手段と、
前記装着部に装着されたメモリが書換え制限メモリであるか判別する判別手段とを備え、
前記削除手段は、前記判別手段によるメモリ判別に応じて異なる削除方法を指示することを特徴とするデジタルカメラ。
【請求項１０】　撮像部と、
メモリを装着する装着部と、
前記装着部に装着されたメモリに前記撮像部により撮像した画像データの記録を指示する記録手段と、
前記記録手段により記録した画像データの削除を指示する削除手段と、
前記装着部に装着されたメモリが書換え制限メモリであるか判別する判別手段とを備え、
前記判別手段により装着されたメモリが書換え制限メモリであると判別した場合に、前記削除手段は、書換え制限メモリのメモリ残容量に応じて異なる削除方法を指示することを特徴とするデジタルカメラ。
【請求項１１】　請求項１０に記載のデジタルカメラにおいて、
前記削除手段は、書換え制限メモリに新たにデータ管理情報を記録するメモリ残容量が無い場合には、画像データ領域を無効にするよう指示することを特徴とするデジタルカメラ。
【請求項１２】　撮像部と、
メモリを装着する装着部と、
前記装着部に装着されたメモリに前記撮像部により撮像した画像データの記録を指示する記録手段と、
前記装着部に装着されたメモリを初期化するよう指示する初期化手段と、
前記装着部に装着されたメモリが書換え制限メモリであるか判別する判別手段とを備え、
前記初期化手段は、前記判別手段によるメモリ判別に応じて異なる初期化方法を指示することを特徴とするデジタルカメラ。」
　
　＜引用文献記載事項３−２＞
「【００１９】
【発明の実施の形態】以下、この発明における実施の形態について説明する。図１は、この発明におけるの第一の実施の形態によるデジタルカメラシステムのブロック図である。デジタルカメラ１は固体メモリカードからなる記憶媒体の挿入部となるカードスロット２を有している。このカードスロット２には、通常の書換え可能記憶媒体３または一度だけ書き込みが可能なライトワンス記憶媒体４が挿入可能である。図１では、ライトワンス記憶媒体４が挿入された状態を示す。」
　
　＜引用文献記載事項３−３＞
「【０１９９】上述したようにライトワンス記憶媒体４に記録された画像データを削除する処理を施すとき、旧ＦＡＴ情報を無効にして、新ＦＡＴを追加記録することが必要となる。しかし、ライトワンス記憶媒体４のメモリ残容量がなく、新たに作成するＦＡＴ情報を記録することができなければ画像データは削除することができない。このような不都合を防ぐために、複数回のＦＡＴ情報の書換えに備えてメモリ容量を必ず保つよう記録制御することが考えられる。しかし、ＦＡＴ情報を書換えのために画像データを記録する容量を減らすことは使用者にとって好ましいものではない。そこで、本実施形態のデジタルカメラでは、ＦＡＴ情報の書換えのために空き容量を用意しておくことなく、残容量がない場合でも画像データを削除できるようにする。以下に削除制御について詳細に説明する。
【０２００】削除対象画像データが記録されている情報のままのＦＡＴ情報を残して、削除対象の画像データの記録領域に所定データを上書きしてデータを無効にする処理を施す。
【０２０１】図３４は、デジタルカメラ３１で実行する削除制御を示すフローチャート図である。本フローは、ライトワンス記憶媒体４内の画像データを削除する操作がされることによりスタートする。
【０２０２】先ず、ステップＳ１７０１では、ライトワンス記憶媒体４の残容量が新たに作成するＦＡＴ情報を記録するための容量分あるか否かを検出する。記録できる容量がない場合にはステップＳ１７０２に進み、記録できる容量がある場合にはステップＳ１７０７に進む。そして、ステップＳ１７０２では、ファイル管理上不都合が生じる旨を警告するともに、実行するか問い合わせる。図３５に表示例を示す。次に、ステップＳ１７０３では、削除操作がされたか否かを検出し、削除操作された場合にはステップＳ１７０４に進み、削除操作されない場合にはステップＳ１７０５に進む。
【０２０３】ステップＳ１７０４では、ＦＡＴ情報はそのままに、削除対象の画像データ領域に所定データを上書きして無効にする。当然、画像データとともにサムネイル画像、付加情報のデータも無効にする。一方、ステップＳ１７０５では、キャンセル操作がされたか否かを検出し、キャンセル操作された場合には本フローを終了し、キャンセル操作されない場合にはステップＳ１７０２に戻る。
【０２０４】また、ＦＡＴ情報を記録できる容量がある場合に、ステップＳ１７０６では、削除対象の画像データを削除したことを示す新たなＦＡＴ情報を生成する。そして、ステップＳ１７０７では、旧ＦＡＴ情報を無効化して、新ＦＡＴを記録する。
【０２０５】この処理で削除された画像データは、ＦＡＴ情報では存在することになっているので、デジタルカメラ、その他の機器では再生を試みる。しかし、画像データが存在しないため画像ファイルが壊れている旨表示し、再生されることはない。従って、ファイル管理上不都合が生じるが削除すべき画像データが削除できないより好適である。」
　
　
＜引用文献４＞
特開平１１−２２４４９２号公報（平成１１年８月１７日出願公開）
　
　＜引用文献記載事項４−１＞
「【請求項１３】　半導体基板上に形成された電気的に書き換え可能なメモリセルが複数個直列接続されてＮＡＮＤセル列が構成され、このＮＡＮＤセル列がマトリックス配列されたメモリセルアレイと、
前記メモリセルアレイ中の各メモリセルが行毎に接続されたワード線と、
前記メモリセルアレイ中の各ＮＡＮＤセル列が列毎に接続されたビット線と、
前記各ＮＡＮＤセル列と前記各ビット線との間に設けられ、前記各ＮＡＮＤセル列を選択するための選択ゲートと、
前記ビット線と交差して配設され、前記各選択ゲートを制御して前記各ＮＡＮＤセル列を前記ビット線に選択的に接続する選択ゲート線と、
前記ワード線及び前記選択ゲート線を選択する行選択手段と、
前記ビット線を選択する列選択手段と、
前記メモリセルアレイが複数に分割されて形成されたブロック毎に前記行選択手段を選択するブロック選択手段と、
前記ビット線に前記選択ゲートを介して接続されたメモリセルへのデータの書き込みを行うためのバッファ回路とを具備し、
前記電気的に書き換え可能なメモリセルのデータの消去の際、消去するブロックサイズ及び一組のブロックアドレスの入力で指定された複数のブロックを前記ブロック選択手段により同時に選択し、この選択したブロック内の全てのメモリセルのデータを消去することを特徴とする不揮発性半導体記憶装置。」
　
　＜引用文献記載事項４−２＞
「【０００２】
【従来の技術】従来、半導体記憶装置の一種として、電気的な書き換えを可能としたＥＥＰＲＯＭが知られている。なかでも、メモリセルを複数個直列接続してＮＡＮＤセルを構成するＮＡＮＤセル型ＥＥＰＲＯＭは、高集積化ができるものとして注目されている。
【０００３】ＮＡＮＤセル型ＥＥＰＲＯＭにおける１つのメモリセルは、半導体基板上に絶縁膜を介して浮遊ゲート（電荷蓄積層）と制御ゲートが積層されたＦＥＴＭＯＳ構造を有している。そして、複数個のメモリセルが隣接するもの同士でソース・ドレインを共有する形で直列接続されてＮＡＮＤセルを形成している。このようなＮＡＮＤセルがマトリックス配列されてメモリセルアレイが構成される。」
　
　＜引用文献記載事項４−３＞
「【０１０８】なお、以上の説明では、不揮発性半導体記憶装置として、ＮＡＮＤ型ＥＥＰＲＯＭを例にとって本発明を説明したが、ＮＯＲ型ＥＥＰＲＯＭ、ＤＩＮＯＲ型ＥＥＰＲＯＭ、ＡＮＤ型ＥＥＰＲＯＭ、あるいは一般的な他のフラッシュメモリにおいても本発明は有効である。また、主に消去動作を例にとって説明したが、書き込みやテスト等において複数ブロックを同時に選択する場合にも同様にして適用可能である。」
　
　
＜引用文献５＞
特開２００４−１３３６７７号公報（平成１６年４月３０日出願公開）
　
　＜引用文献記載事項５−１＞
「【請求項１】
複数のページによって構成されるブロック単位で消去が行なわれ、消去済みのページに対してページ単位で書込みが行なわれる不揮発性半導体メモリと、
前記不揮発性半導体メモリを制御する制御手段とを含んだ記憶装置であって、
前記不揮発性半導体メモリは、ユーザデータを格納するユーザブロックと、
代替用に予め確保された代替ブロックと、
論理アドレスに対応する前記ユーザブロックの物理アドレスを格納する変換テーブルと、
前記代替ブロックの物理アドレスを格納する代替テーブルとを含み、
前記制御手段は、前記変換テーブルを参照してユーザブロック内のページにユーザデータを書込む際、当該ページが書込み済みの場合には、前記代替テーブルを参照して前記代替ブロック内のページにユーザデータを書込んで新たなユーザブロックとし、元のユーザブロックを代替ブロックとする、記憶装置。」
　
　＜引用文献記載事項５−２＞
「【０００２】
【従来の技術】
近年、不揮発性半導体メモリのうち、大容量のデータ蓄積用の不揮発性半導体メモリとして、ＮＡＮＤ型フラッシュメモリが普及しつつある。ＮＡＮＤ型フラッシュメモリにおいては、データの消去は複数のページによって構成されるブロック単位で行なわれ、データの書込みは消去済みのページに対してページ単位でのみ行なわれる。」
　
　＜引用文献記載事項５−３＞
「【００１１】
不揮発性半導体メモリは、ユーザデータを格納するユーザブロックと、代替用に予め確保された代替ブロックと、論理アドレスに対応するユーザブロックの物理アドレスを格納する変換テーブルと、代替ブロックの物理アドレスを格納する代替テーブルとを含む。」
　
　＜引用文献記載事項５−４＞
「【００１４】
図１は、本発明の実施の形態における記憶装置の概略構成を示すブロック図である。この記憶装置は、ＮＡＮＤ型フラッシュメモリ１と、プロセッサ３と、プロセッサ３からフラッシュメモリ１へのアクセスに対して、フラッシュメモリ１への制御信号の生成や誤り訂正処理などの制御を行なうコントローラ２と、ＲＯＭ（Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）４と、ＲＡＭ（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）５とを含む。」
　
　
（２）参考文献
　また、本願出願前に頒布された文献である下記の参考文献には、それぞれ、下記の参考文献記載事項が記載されている。
　
　
＜参考文献１＞
特開平１１−０５３２４８号公報（平成１１年２月２６日出願公開）
　
　＜参考文献記載事項１−１＞
「【請求項７】複数のブロックから構成され、記憶データを前記ブロック単位で一括して消去可能なブロック消去型記憶媒体に接続可能に構成された接続部と、
整数個の前記ブロックとクラスタとを実質的に一致させるフォーマット情報を前記接続部を介して前記ブロック消去型記憶媒体に書き込むことにより、前記ブロック消去型記憶媒体をフォーマットするフォーマット手段と、
を備えることを特徴とするデータ処理システム。
・・・＜中略＞・・・
【請求項１１】前記フォーマット手段は、前記フォーマット情報を書き込むブロック以外のブロックの記憶データを物理的に消去する手段を含む、
ことを特徴とする請求項７に記載のデータ処理システム。」
　
　＜参考文献記載事項１−２＞
「【０００３】フラッシュメモリをＭＳ−ＤＯＳ（マイクロソフト社商標）などのディスクオペレーティングシステムの制御の下で使用する場合、フロッピーディスクと同様に扱うために、従来よりフロッピーディスクに施されていたフォーマットに従ってフォーマットされている。このフォーマットでは、図２１に示すように、記憶領域は、ブート領域、ＦＡＴ（ファイルアロケーションテーブル）領域、ディレクトリ領域及びデータ領域に分けられている。データ領域は、ブート領域に記憶された定義に従ってクラスタに論理的に分割され、フラッシュメモリ内に記憶されるファイルは、クラスタを単位として記憶されている。」
　
　＜参考文献記載事項１−３＞
「【０１５７】ステップＳ７０２において、一致していると判断された場合には、フラッシュメモリ１のブロック１以外のブロックについて、順次ステップＳ３０１〜Ｓ３０７の処理を行う。これによって、フラッシュメモリ１のブロック１（ブート領域）以外のブロックのメモリセルに記憶されたデータを消去する（ステップＳ７０３）。そして、このフローチャートの処理を終了する。これにより、図４に示したようにフラッシュメモリ１がフォーマットされる。」
　
＜参考文献２＞
特開２０００−２８５００１号公報（平成１２年１０月１３日出願公開）
　
　＜参考文献記載事項２−１＞
「【請求項１】ホストコンピュータシステムに接続して用いられ、ブロック単位でアドレス可能なタイプの半導体フラッシュメモリ装置において、電気的に書込み・読み出しが可能な不揮発性メモリからなり、管理情報部、ブランク領域を含むデータ部、代替えデータ部を内蔵しているフラッシュメモリ部と、前記ホストコンピュータシステムと接続して、データの授受とアクセス要求を受け取るインタフェース部と、揮発性のワークメモリにて構成され、前記フラッシュメモリ部のデータや、ホストコンピュータから受信したデータを一時的に記憶しておくバッファーメモリ部と、論理ブロックアドレスを物理ブロックアドレスに変換する際にアドレスの変位を与える第１の可変パラメータと、物理メモリ空間上のブランク領域の位置を指し示す第２の可変パラメータを使って、論理ブロックアドレスを物理ブロックアドレスに一意的に演算して変換するアドレス演算部と、揮発性のワークメモリで構成され、前記アドレス演算部に使用する前記２つの可変パラメータを格納するレジスタ部と、マイクロコントローラや相当のハードウェアーロジックで構成され、ホストコンピュータからアクセス要求があった場合のフラッシュメモリ部のデータのアクセス等、本装置の主要な手段を実行する制御部と、前記フラッシュメモリ部の中の管理情報部に一括して格納されている前記２つの可変パラメータを揮発性のワークメモリの前記レジスタ部に展開する手段と、一定周期毎に、前記第２の可変パラメータを一定量減算し、同時に前記フラッシュメモリ部上の一定幅のデータとブランク領域を交換すること、及び、前記第２の可変パラメータの値と前記第１の可変パラメータの値が一致する場合は、第１の可変パラメータの値を一定量加算し、これら２つの可変パラメータを、前記フラッシュメモリ部の管理情報部に格納する手段を具備する半導体フラッシュメモリ装置。
・・・＜中略＞・・・
【請求項４】前記請求項１，２、３に記載の手段に於いて、一定周期毎に、上記第２の可変パラメータを一定量加算し、同時に前記フラッシュメモリ部上の一定幅のデータとブランク領域を交換すること、及び、前記第２の可変パラメータの値と前記第１の可変パラメータの値が一致する場合は、更に第１の可変パラメータの値を一定量減算し、これら２つの可変パラメータを、前記フラッシュメモリ部の管理情報部に格納する手段を具備する半導体フラッシュメモリ装置。
【請求項５】前記請求項２、３記載の不良ブロックの代替えを行うアドレス変換部は、不良ブロックの検出手順として、当該ブロックのデータを読み出した後、そのブロックのデータを解析して不良ブロックであることを判別して後、ブロックアドレスの一致検出と代替えのブロックアドレスを出力するようにした、半導体フラッシュメモリ装置及びその制御方法。」
　
　＜参考文献記載事項２−２＞
「【０００３】従来、前記ホストコンピュータ等の外部記憶装置には、ハードディスク装置（以後ＨＤＤと呼ぶ）やフロッピーディスク装置（以後ＦＤＤと呼ぶ）が一般的に使われてきた。しかしながら、ＨＤＤは大容量で、ビット単価は安いが、容積・重量が大きく、駆動部分を持っているため、衝撃に弱く、携帯に適さない。他方、ＦＤＤは、容量が小さく、また、動作時には駆動装置が必要で、そのために消費電力が多いという欠点がある。
【０００４】近年、これに変わるものとしてＳＲＡＭやＤＲＡＭなどの半導体メモリカードも検討されてきたが、これらのカードは揮発性であり、データを保持するためにバッテリーバックアップが必要である。また、ＳＲＡＭカードは、ＤＲＡＭカードに比べ、集積度があがらず、ビット単価が高くなる欠点がある。ＤＲＡＭカードは、ビット単価が安く、大容量であるが、動作時、及びデータ保持時の消費電力が大きく、携帯機器の外部記憶装置に不向きである。
【０００５】最近ではこれらの外部記憶装置に変わるものとしてフラッシュＥＥＰＲＯＭを内蔵した半導体フラッシュメモリ装置（フラッシュメモリカードともいう）が使用されるようになってきた。この半導体フラッシュメモリ装置は、不揮発性でかつ、書き換え可能、高集積・軽量、また、半導体素子で構成され、駆動部分がないため対衝撃性にも強く携帯性に富んでいる。データ保持時は電圧の印加が不要であるため、低消費電力である。また、フロッピーディスクより大容量である。」
　
　＜参考文献記載事項２−３＞
「【００１１】これを、回避するための概念は、ホストコンピュータがアクセスするセクターアドレス（これを論理アドレスと呼ぶ）を変換して、フラッシュメモリの実質的なセクタアドレス（これを物理アドレスと呼ぶ）へアクセスする方法である。論理アドレスを物理アドレスに変換するにあたり、積算されてきているそれぞれの物理アドレス毎の書き換え回数を参照して、書き換え回数の少ない物理アドレスへ優先的に書き込みを行う方法である。アドレスの変換方法は、テーブルが用いられてきた。このテーブルによって、論理アドレスから物理アドレスに即座に参照可能となる。」
　
　
４．引用発明の認定
　
（１）引用文献１には上記引用文献記載事項１−１記載のとおり「データを記憶するデータ領域、前記データ領域に記憶されるデータを管理する情報を記憶する管理情報領域を持つメモリと、
外部から供給されるコマンドにより前記メモリ内の各領域に対する動作を制御するコントローラとを有し、
前記コマンドとして、前記メモリ内の前記データ領域と前記管理情報領域との全ての情報を消去する動作を実行させるコマンドを有することを特徴とするメモリカード。」が記載されている。
　
（２）上記引用文献記載事項１−２等の記載から「前記コントローラは、前記コマンドが１回入力されることにより、前記メモリ内の前記データ領域と前記管理情報領域とを所定のブロック単位で消去する動作を繰り返して実行する機能を有する」ものであると言える。
　
（３）上記引用文献記載事項１−３等の記載から「前記メモリは、フラッシュメモリである」と言える。
　
（４）上記引用文献記載事項１−４の「コントローラ１２には、カード全体の演算処理を司るＣＰＵ２１と、ホスト機器２と接続する信号およびホスト機器２がアクセスするレジスタを制御する機能や、ＥＣＣ生成およびエラー検出／訂正の制御機能や、データバッファ、レジスタなどから構成されるユーザ論理２２と、ホスト機器２とのインタフェースを司るホストインタフェース２３と、フラッシュメモリ１１とのインタフェースを司るフラッシュインタフェース２４などが備えられている。」との記載から、
「前記コントローラには、カード全体の演算処理を司るＣＰＵと、ホスト機器と接続する信号およびホスト機器がアクセスするレジスタを制御する機能や、ＥＣＣ生成およびエラー検出／訂正の制御機能や、データバッファ、レジスタなどから構成されるユーザ論理と、ホスト機器とのインタフェースを司るホストインタフェースと、フラッシュメモリとのインタフェースを司るフラッシュインタフェースが備えられて」いると言える。
　
（５）引用文献記載事項１−５、１−６の記載等から、上記（２）の「ブロック単位で消去する動作」は前記「コントローラ」が前記「フラッシュメモリ」に対して、「消去コマンド」を「発行」することでなされるものである。
　
（６）上記の（１）〜（５）をまとめると、引用文献には下記の引用発明が記載されていると認められる。
　
　
＜引用発明＞
「データを記憶するデータ領域、前記データ領域に記憶されるデータを管理する情報を記憶する管理情報領域を持つメモリと、
外部から供給されるコマンドにより前記メモリ内の各領域に対する動作を制御するコントローラとを有し、
　前記コマンドとして、前記メモリ内の前記データ領域と前記管理情報領域との全ての情報を消去する動作を実行させるコマンドを有するメモリカードであって
　前記コントローラは、前記コマンドが１回入力されることにより、前記メモリ内の前記データ領域と前記管理情報領域とを所定のブロック単位で消去する動作を繰り返して実行する機能を有し、
　前記メモリは、フラッシュメモリであり、
前記コントローラには、カード全体の演算処理を司るＣＰＵと、ホスト機器と接続する信号およびホスト機器がアクセスするレジスタを制御する機能や、ＥＣＣ生成およびエラー検出／訂正の制御機能や、データバッファ、レジスタなどから構成されるユーザ論理と、ホスト機器とのインタフェースを司るホストインタフェースと、フラッシュメモリとのインタフェースを司るフラッシュインタフェースが備えられており
　上記ブロック単位で消去する動作は前記コントローラが前記フラッシュメモリに対して、消去コマンドを発行することでなされるものである
　メモリカード。」
　
　
５．対比
　以下に、本願発明と引用発明とを比較する。
　
（１）引用発明における「メモリ」は本願発明における「フラッシュメモリ」に対応付けられるものであるところ、前者も「フラッシュメモリ」であり、また該フラッシュメモリ「内の前記データ領域と前記管理情報領域」はコントローラによって「消去」されるのであるから、両者は「データの消去が可能な」「フラッシュメモリ」である点で共通する。
　
（２）引用発明における「コントローラ」内の「ホストインタフェース」は、本願発明における「カード用コントローラ」内の「第１のインタフェース」に対応付けられるものであるところ、前者が「外部から供給されるコマンド」を受け付けることは明らかであり、両者は「処理装置からの第１のコマンドを受け付ける第１のインタフェース」である点で共通すると言える。
　
（３）引用発明における「コントローラ」内の「フラッシュインタフェース」は、本願発明における「カード用コントローラ」内の「第２のインタフェース」に対応付けられるものであるところ、前者が「外部から供給されるコマンド」に対応する「消去コマンド」を出力することは明らかであり、両者は「前記」「フラッシュメモリに対し、前記第１のインタフェースにて受け付けた前記第１のコマンドに対応する第２のコマンドを出力する第２のインタフェース」である点で共通すると言える。
　
（４）引用発明における「コントローラ」はさらに「ＣＰＵ」を有しており、該「コントローラ」は「前記コマンドが１回入力されることにより、前記メモリ内の前記データ領域と前記管理情報領域とを所定のブロック単位で消去する動作を繰り返して実行する機能」を有し、該機能は「上記ブロック単位で消去する動作はコントローラがフラッシュメモリに対して、消去コマンドを発行する」ことでなされるものであるから、引用発明における「ＣＰＵ」が該「消去コマンド」を上記「フラッシュインタフェース」より出力する制御を行うものと認められる。してみると、引用発明における「ＣＰＵ」と本願発明における「制御回路」とは「前記第２のインタフェースより、前記第２のコマンドとして、前記」「フラッシュメモリに格納されているデータ」「を消去するためのユーザデータイレーズコマンドを出力する制御回路」である点で共通すると言える。
　
（５）上記（２）〜（４）より、引用発明における「コントローラ」と本願発明における「カード用コントローラ」とは
「処理装置からの第１のコマンドを受け付ける第１のインタフェース、前記」「フラッシュメモリに対し、前記第１のインタフェースにて受け付けた前記第１のコマンドに対応する第２のコマンドを出力する第２のインタフェース、および、前記第２のインタフェースより、前記第２のコマンドとして、前記」「フラッシュメモリに格納されているデータ」「を消去するためのユーザデータイレーズコマンドを出力する制御回路を含むカード用コントローラ」である点で共通すると言える。
　
（６）引用発明におけるコントローラは「前記メモリ内の前記データ領域と前記管理情報領域とを所定のブロック単位で消去する動作を繰り返して実行する機能を有し」ているのであるから、引用発明における「メモリ」と本願発明における「フラッシュメモリ」とは、「前記ユーザデータの」「ブロック単位での消去が可能であ」る点でも共通すると言える。
　
（７）引用発明における「上記ブロック単位で消去する動作」は「前記コントローラが前記フラッシュメモリに対して、消去コマンドを発行することでなされるものである」から、引用発明における「消去コマンド」と本願発明における「ユーザデータイレーズコマンド」とは「前記ユーザデータが格納されるユーザデータ領域内の、少なくとも有効なユーザデータを、前記ブロック単位で繰り返し消去させるもの」と言えるものである点で共通する。
　
（８）そして、引用発明と本願発明とは、ともに「メモリカード」である。
　
　
（９）上記（１）〜（８）より、本願発明は、下記の一致点で引用発明と一致し、下記の相違点を有する点で引用発明と相違すると言える。
　
＜一致点＞
「データの消去が可能な」「フラッシュメモリと、
　処理装置からの第１のコマンドを受け付ける第１のインタフェース、前記」「フラッシュメモリに対し、前記第１のインタフェースにて受け付けた前記第１のコマンドに対応する第２のコマンドを出力する第２のインタフェース、および、前記第２のインタフェースより、前記第２のコマンドとして、前記」「フラッシュメモリに格納されているデータ」「を消去するためのユーザデータイレーズコマンドを出力する制御回路を含むカード用コントローラとを具備し、
　前記」「フラッシュメモリは、前記ユーザデータの」「ブロック単位での消去が可能であり、
　前記ユーザデータイレーズコマンドは、前記ユーザデータが格納されるユーザデータ領域内の、少なくとも有効なユーザデータを、前記ブロック単位で繰り返し消去させるものであることを特徴とするメモリカード。」
　
＜相違点１＞
　本願発明は、消去対象から「ファイル管理情報を除く」ものである点。
（これに対し、引用発明は「前記メモリ内の前記データ領域と前記管理情報領域との全て」を消去する、換言すれば消去対象から「ファイル管理情報を除く」ことはしていない。）
　
＜相違点２＞
　本件補正発明におけるフラッシュメモリは「ＮＡＮＤ型」である点。
（これに対し、引用発明におけるフラッシュメモリは「ＮＡＮＤ型」であるか否かは不明である。）
　
＜相違点３＞
　本件補正発明におけるブロック単位での消去は、ユーザデータの「物理アドレスに基づく」ものである点。
（これに対し、引用文献１には、ブロック単位での消去が「物理アドレスに基づく」ものであるか否かの直接的な明示は無い。）
　
　
６．判断
　以下に、上記相違点について検討する。
　
＜相違点１について＞
　該相違点について検討するに、記憶されたデータの消去時にファイル管理情報を残すことも、必要に応じて当業者が適宜採用している設計的事項である（例えば、引用文献記載事項上記２−１、２−２、３−１、３−３参照）から、引用発明の消去対象から「ファイル管理情報を除く」ことも、当業者であれば適宜なし得た設計変更に過ぎないものである。
　
　なお、請求人は、上記平成２２年４月２７日付けの意見書において、「ファイル管理情報だけを消去せずに残す」ことの効果に関し、「ファイル管理情報としては、例えば、ブート情報などが含まれることは当業者であれば自明であり」、本願発明は「メモリカードの継続的な使用が可能」である旨主張しているが、「ファイル管理情報としてブート情報を含む」ことは、本願の特許請求の範囲にも発明の詳細な説明にも記載されてはおらず、この主張は明細書の記載に基づかないものであり、到底認め得るものではない。しかも、消去に際してＢＭＲ等のブート情報を削除しないことも、当業者にとっては周知慣用技術に過ぎないものである（例えば、参考文献記載事項１−３等参照。）から、仮に本願発明が「ファイル管理情報としてブート情報を含む」ものであるとしても、この点に進歩性を認め得るものではない。
　また、同意見書においては、
「引用文献２，３につきましては、記憶媒体（メモリ）に関し、本願の補正後に係る発明が「ＮＡＮＤ型フラッシュメモリ」であるのに対して、引用文献２、３では「ＨＤＤ（ハードディスクドライブ）等」である点で、相違いたします。例えば、引用文献２の図１、［００３７］段落等には、ハードディスク３１０である旨が記載されております。
　加えて、記憶媒体に行う”消去”は、本願の補正後に係る発明が物理アドレスに基づく「（ブロック単位）消去」であるのに対して、引用文献２、３では論理アドレスに基づく「上書き」である点で、相違いたします。この相違は、記憶媒体の相違およびＮＡＮＤ型フラッシュメモリを制御するコントローラの存在に起因するものであります。」
との主張もなされている。
　しかしながら、ＨＤＤ等の磁気記録とメモリカードとは、何れも情報を記憶する為の装置である点で共通し、その用途やデータ構造の共通性等（上記参考文献文献記載事項２−２、１−３等参照）を考慮すれば、引用文献２記載のものと引用発明とは極めて関連性の深い技術分野に属するものであると言える。また、引用文献３は記憶媒体として「固体メモリカード」を用いるものであり（上記引用文献記載事項３−２参照）、これも引用発明とは極めて関連性の深い技術分野に属するものであると言える。してみると、引用発明の如きメモリカードに対して、引用文献２、３記載の如きＨＤＤや固体メモリカードの技術の適用を試みる事は、当業者の通常の創作力の発揮に他ならないものである。そして、「ファイル管理情報を除く」と言う事項の引用発明への適用に際して記録原理等の相違に基づく格別な阻害要因が有るわけでもない。
　従って、意見書の上記引用文献２、３に関する主張も相違点１の進歩性を認めるに足る根拠にはなり得ない。
　
＜相違点２について＞
　フラッシュメモリを用いる際に如何なるセルの型を採用するかは、費用等を考慮して適宜に選択し得る設計的事項であり、ＮＡＮＤ型のセルを採用することも周知慣用技術に過ぎないものである（必要が有れば上記引用文献記載事項４−１、４−２、４−３、５−１、５−２、５−４等参照）から、引用文献１記載のものにおけるフラッシュメモリのセルをＮＡＮＤ型とすることも、当業者であれば適宜に採用し得た設計的事項に過ぎないものである。
　
＜相違点３について＞
　記憶媒体の管理が物理的なアドレスに基づいて行われるものであることは、説示するまでもない技術常識であり（必要があれば上記引用文献記載事項５−１、５−３、上記参考文献記載事項２−１、２−３等参照）、これは引用発明に於いても当然に採用されている事項と認められるので、上記相違点３は、表現上の相違点にすぎないものであって、実質的な相違点ではない。
　
　してみると、本願発明の構成は引用発明に基づいて、当業者が容易に想到し得たものである。
　そして、当該構成の採用によって奏される作用効果も、当業者であれば容易に予測し得る程度のものであって、格別顕著なものではない。
　よって、本願発明は、引用発明に基づいて、当業者が容易に発明をすることができたものである。
　
７．むすび
　以上のとおり、本願請求項２に係る発明は、その出願前に日本国内において頒布された刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基づいて、当業者が容易に発明をすることができたものであるから、他の請求項についての検討をするまでもなく、本願は、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。