Podtech/llm-jp-corpus-v4-ja_patent huggingface dataset:
【手続補正書】
【提出日】平成24年7月19日(2012.7.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
制御されたドーパントプロファイルを有する接合を作製するための方法であって、
第１ドーパントでドープされた第１半導体材料を形成する工程と、次に、
第１ドーパントとは異なる第２ドーパントのための前駆体の単分子層の少なくとも断片を、原子層エピタキシまたは気相ドーピングにより第１半導体材料の上に直接堆積する工程であって、第２ドーパントのための前駆体の堆積は、半導体材料の付随した堆積無しに行われる工程と、次に、
第２ドーパントでドープされた第２半導体材料を、第２ドーパントの前駆体と第１半導体材料の上に形成する工程と、次に、
第２ドーパントでドープされた第２半導体材料の形成後に高速熱処理を行う工程とを含む方法。
【請求項２】
第１半導体材料と第２半導体材料とは、同じ組成を有し、これによりホモ接合を形成する請求項１に記載の方法。
【請求項３】
第１半導体材料と第２半導体材料とは異なる組成を有し、これによりヘテロ接合を形成する請求項１に記載の方法。
【請求項４】
第２ドーパントでドープされた第２半導体材料を形成する工程は、
第２半導体材料の層をエピタキシャル成長させる工程と、次に、
原子層成長により、第２半導体材料の層の上に、第２ドーパントの形成に適した単分子層の前駆体を堆積する工程と、
からなるシーケンスを行う工程と、
このシーケンスを少なくとも２回繰り返し、これにより第２半導体材料中の置換型サイトに第２ドーパントを入れる工程と、を含む請求項１に記載の方法。
【請求項５】
バルクの第２半導体材料中の第２ドーパントの濃度は、１×１０２０原子／ｃｍ３と等しいか、より高い請求項１に記載の方法。
【請求項６】
第１ドーパントはｎ型ドーパントで第２ドーパントはｐ型ドーパントであり、または第１ドーパントはｐ型ドーパントで第２ドーパントはｎ型ドーパントである請求項１に記載の方法。
【請求項７】
ｎ型ドーパントは、ヒ素（Ａｓ）またはリン（Ｐ）である請求項６に記載の方法。
【請求項８】
ｎ型ドーパントの形成に適した前駆体は、アルシン（ＡｓＨ３）またはフォスフィン（ＰＨ３）である請求項７に記載の方法。
【請求項９】
ｐ型ドーパントはホウ素である請求項６に記載の方法。
【請求項１０】
第１ドーパントはｐ型ドーパントで、第２ドーパントはｎ型ドーパントである請求項６に記載の方法。
【請求項１１】
第２半導体材料は、Ｓｉ、Ｇｅ、またはそれらの組み合わせを含む請求項１に記載の方法。
【請求項１２】
第２半導体材料はバイポーラトランジスタのエミッタ領域であり、接合は半導体接合である請求項１に記載の方法。
【請求項１３】
第１半導体材料は、Ｓｉ、Ｇｅ、またはそれらの組み合わせを含む請求項１に記載の方法。
【請求項１４】
第１半導体材料は、バイポーラトランジスタのベース領域である請求項１に記載の方法。
【請求項１５】
更に、第２ドーパントでドープされた第２半導体材料の形成後に行われる、高速熱処理を含む請求項１に記載の方法。
【請求項１６】
高速熱処理において、第１半導体材料中への第２ドーパントの拡散深さは、１５ｎｍと等しいか、またはより浅い請求項１５に記載の方法。
【請求項１７】
バイポーラＣＭＯＳ（ＢｉＣＭＯＳ）デバイスを作製するための、請求項１に記載の方法の使用。
【請求項１８】
光起電デバイスを作製するための、請求項１に記載の方法の使用。
【手続補正書】
【提出日】平成24年1月13日(2012.1.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
シリコン結晶基板の表面にヨウ素アルコール溶液を接触させてケミカルパッシベーションを行い、前記シリコン結晶基板の再結合ライフタイムをμ−ＰＣＤ法により測定する半導体ウエハの再結合ライフタイム測定方法において、
前記ケミカルパッシベーションが行われている間に、前記シリコン結晶基板上の所定の複数の測定点において再結合ライフタイムの測定を実行する第１のステップと、
前記第１のステップでの測定中における各測定点の測定時刻を決定する第２のステップと、
再結合ライフタイム測定値の経時的な変化を補正するための所定の補正式を用いて、前記第１のステップで得られた各測定点の前記再結合ライフタイム測定値を補正する第３のステップと
を含む、半導体ウエハの再結合ライフタイム測定方法。
【請求項２】
請求項１記載の半導体ウエハの再結合ライフタイム測定方法において、
前記補正式は、再結合ライフタイム測定値の極大値に対する各時点での再結合ライフタイム測定値の比率を、時間の関数として表しており、
前記第３のステップでは、前記第２のステップで取得された各測定点の測定時刻を、前記補正式に適用することで、各測定点の前記補正値を計算し、該補正値を用いて前記第１のステップで得られた各測定点の前記再結合ライフタイム測定値を補正する、半導体ウエハの再結合ライフタイム測定方法。
【請求項３】
請求項２記載の半導体ウエハの再結合ライフタイム測定方法において、
前記極大値に対する再結合ライフタイム測定値の比率ｙは、
ｘを再結合ライフタイムが前記極大値に達してからの経過時間、ａ、ｂ、ｃ、Ｄを所定の係数としたとき、
ｙ＝ａ×ｅｘｐ（-ｂｘ＋ｃ）＋Ｄ
で表わされる、半導体ウエハの再結合ライフタイム測定方法。
【請求項４】
請求項１乃至３のいずれか１項記載の半導体ウエハの再結合ライフタイム測定方法において、
前記補正式が、シリコン結晶基板に対して前記第１と第２のステップを行うことで得られた複数の測定点の再結合ライフタイム測定値と測定時刻とに基づいて決定されたものである、半導体ウエハの再結合ライフタイム測定方法。
【請求項５】
請求項１乃至４の何れか１項記載の半導体ウエハの再結合ライフタイム測定方法において、
前記ケミカルパッシベーションの開始時刻からほぼ５分経過後に前記再結合ライフタイムの測定を開始する、半導体ウエハの再結合ライフタイム測定方法。
【請求項６】
請求項１乃至５の何れか１項記載の半導体ウエハの再結合ライフタイム測定方法において、
前記ヨウ素アルコール溶液は、ヨウ素エタノール溶液又はヨウ素メタノール溶液である、半導体ウエハの再結合ライフタイム測定方法。
【請求項７】
請求項６項記載の半導体ウエハの再結合ライフタイム測定方法において、
前記ヨウ素アルコール溶液は、ヨウ素濃度が０．０５ｍｏｌ／Ｌであるヨウ素エタノール溶液である、半導体ウエハの再結合ライフタイム測定方法。
【手続補正書】
【提出日】平成24年4月3日(2012.4.3)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１配線層、絶縁層、及び金属膜又は金属酸化膜からなる多孔質薄膜を順次積層形成する第１工程と、
前記多孔質薄膜及び前記絶縁層に前記第１配線層を露出する開口部を形成する第２工程と、
前記開口部内に露出する前記第１配線層上の残渣を除去するとともに、前記多孔質薄膜をマスクとして、前記絶縁層の前記多孔質薄膜が形成されている面にナノメートルオーダーの多数の凹凸を形成する第３工程と、
前記多孔質薄膜を除去する第４工程と、
前記絶縁層の前記ナノメートルオーダーの多数の凹凸が形成されている面に第２配線層を形成する第５工程と、を有し、
前記第３工程において、前記ナノメートルオーダーの多数の凹凸は、前記多孔質薄膜の有する多数の微細孔を介して、前記絶縁層の前記多孔質薄膜が形成されている面をエッチングすることにより形成される多層配線基板の製造方法。
【請求項２】
前記第１工程において、前記多孔質薄膜の厚さを５０ｎｍ〜１００ｎｍに形成する請求項１記載の多層配線基板の製造方法。
【請求項３】
前記第１工程において、前記多孔質薄膜は、前記絶縁層の一方の面に金属微粒子又は金属酸化物微粒子を成膜することにより形成される請求項１又は２記載の多層配線基板の製造方法。
【請求項４】
前記多孔質薄膜の有する多数の微細孔の孔径は、ＣＶＤ法において結晶析出温度、圧力、及び基板間距離の成膜条件を調節することにより、ナノメートルオーダーに制御される請求項１乃至３の何れか一項記載の多層配線基板の製造方法。
【請求項５】
前記第２工程において、前記開口部は、前記多孔質薄膜及び前記絶縁層にレーザ光を照射することにより形成される請求項１乃至４の何れか一項記載の多層配線基板の製造方法。
【請求項６】
前記第１配線層と前記多孔質薄膜とは同一の金属材料から形成されており、
前記第４工程は、前記開口部内に露出する前記第１配線層の表面をエッチングするソフトエッチング工程であり、
前記多孔質薄膜は、前記ソフトエッチング工程により除去される請求項１乃至５の何れか一項記載の多層配線基板の製造方法。
【請求項７】
前記同一の金属材料は、Ｃｕである請求項６記載の多層配線基板の製造方法。
【請求項８】
前記第５工程において、前記第２配線層は、前記絶縁層の前記ナノメートルオーダーの多数の凹凸が形成されている面に無電解めっき法により形成され、前記ソフトエッチング工程は、前記無電解めっき法の一工程である請求項６又は７記載の多層配線基板の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
本多層配線基板の製造方法は、第１配線層、絶縁層、及び金属膜又は金属酸化膜からなる多孔質薄膜を順次積層形成する第１工程と、前記多孔質薄膜及び前記絶縁層に前記第１配線層を露出する開口部を形成する第２工程と、前記開口部内に露出する前記第１配線層上の残渣を除去するとともに、前記多孔質薄膜をマスクとして、前記絶縁層の前記多孔質薄膜が形成されている面にナノメートルオーダーの多数の凹凸を形成する第３工程と、前記多孔質薄膜を除去する第４工程と、前記絶縁層の前記ナノメートルオーダーの多数の凹凸が形成されている面に第２配線層を形成する第５工程と、を有し、前記第３工程において、前記ナノメートルオーダーの多数の凹凸は、前記多孔質薄膜の有する多数の微細孔を介して、前記絶縁層の前記多孔質薄膜が形成されている面をエッチングすることにより形成されることを要件とする。
【手続補正書】
【提出日】平成24年1月11日(2012.1.11)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
成長基板上に窒化物半導体層を形成してウエハを得る積層工程と、
前記ウエハを窒化物半導体層側から膜厚方向に一部除去して複数の溝部を形成する溝部形成工程と、
前記複数の溝部に埋込層を形成する工程と、
前記ウエハの前記成長基板側の一部を除去し、一部の埋込層の底面を露出させ、一部の埋込層の底面は成長基板又は窒化物半導体層により被覆された状態にする第１工程と、該第１工程で被覆されていた底面を露出させる第２工程と、からなる除去工程と、
を具備する窒化物半導体素子の製造方法。
【請求項２】
前記除去工程は、化学機械研磨により行われる請求項１に記載の窒化物半導体素子の製造方法。
【請求項３】
前記除去工程はアルカリ性溶媒を用いて行われ、前記埋込層は、前記窒化物半導体層よりもアルカリ性溶媒に溶けにくい材料で形成される請求項１または２に記載の窒化物半導体素子の製造方法。
【請求項４】
前記埋込層は、窒化シリコン、酸化ニオブ、酸化シリコンのいずれか１つを含む材料で形成される請求項３に記載の窒化物半導体素子の製造方法。
【請求項５】
前記第１工程において、前記ウエハの外周部における厚さが、中心部における厚さよりも薄くなるように研磨する１乃至４のいずれか１項に記載の窒化物半導体素子の製造方法。
【請求項６】
前記第２工程において、前記ウエハの外周部における厚さを保持したまま、前記ウエハの中心部と外周部の膜厚差が小さくなるように研磨する請求項５に記載の窒化物半導体素子の製造方法。
【請求項７】
前記積層工程は、前記成長基板上に、第１導電型半導体層、活性層及び第２導電型半導体層の順に窒化物半導体層を積層し、前記溝部形成工程において、第１導電型半導体層が露出するように窒化物半導体層を除去する請求項１乃至６のいずれか１項に記載の窒化物半導体素子の製造方法。
【請求項８】
前記除去工程の後、除去工程で露出した面を除去するエッチング工程を具備する請求項１乃至７のいずれか１項に記載の窒化物半導体素子の製造方法。
【請求項９】
前記第１導電型半導体層はＡｌ含有層を有し、成長基板及び該Ａｌ含有層よりも成長基板側の第１導電型半導体層は、Ａｌ含有層よりも低混晶のＡｌを含有するかＡｌを含有せず、前記溝部形成工程において前記Ａｌ含有層よりも深く溝部を形成し、前記エッチング工程においてＡｌ含有層を露出させる請求項８に記載の窒化物半導体素子の製造方法。
【請求項１０】
前記窒化物半導体素子は、前記エッチング工程により露出された面及び前記窒化物半導体層の表面を共振器面とする垂直共振器型面発光レーザである請求項８又は９に記載の窒化物半導体素子の製造方法。
【請求項１１】
前記成長基板は窒化物半導体又はシリコンからなる請求項１乃至１０のいずれか１項に記載の窒化物半導体素子の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
本発明の窒化物半導体レーザ素子の製造方法は、成長基板上に窒化物半導体層を形成してウエハを得る積層工程と、ウエハを窒化物半導体層側から膜厚方向に一部除去して複数の溝部を形成する溝部形成工程と、複数の溝部に埋込層を形成する工程と、ウエハの成長基板側の一部を除去し、一部の埋込層の底面を露出させ、一部の埋込層の底面は成長基板又は窒化物半導体層により被覆された状態にする第１工程と、該第１工程で被覆されていた底面を露出させる第２工程と、からなる除去工程と、を具備することを特徴とする。
また、本発明の窒化物半導体レーザ素子の他の製造方法は、成長基板上に窒化物半導体層を形成してウエハを得る積層工程と、ウエハを窒化物半導体層側から膜厚方向に一部除去して複数の溝部を形成する溝部形成工程と、複数の溝部に埋込層を形成する工程と、成長基板側から一部の埋込層の底面を露出させ、一部の埋込層の底面は成長基板又は窒化物半導体層により被覆された状態にする第１工程と、第１工程で露出させた底面とは異なる底面を露出させる第２工程と、からなる除去工程と、を具備することを特徴とする。
除去工程は、化学機械研磨により行われることが好ましい。
埋込層は、窒化シリコン、酸化ニオブ、酸化シリコンのいずれか１つを含む材料で形成され、除去工程はアルカリ性溶媒を用いて行われることが好ましい。
成長基板は窒化物半導体又はシリコンからなることが好ましい。
第１工程において、ウエハの外周部における厚さが、中心部における厚さよりも薄くなるように研磨してもよい。
第２工程において、ウエハの外周部における厚さを保持したまま、ウエハの中心部と外周部の膜厚差が小さくなるように研磨してもよい。
積層工程は、成長基板上に、第１導電型半導体層、活性層及び第２導電型半導体層の順に窒化物半導体層を積層し、溝部形成工程において、第１導電型半導体層が露出するように窒化物半導体層を除去することもできる。
窒化物半導体素子は、除去工程により露出された面及び窒化物半導体層の表面を共振器面とする垂直共振器型面発光レーザとしてもよい。
除去工程の後、除去工程で露出した面を除去するエッチング工程を具備することもできる。
第１導電型半導体層はＡｌ含有層を有し、成長基板及び該Ａｌ含有層よりも成長基板側の第１導電型半導体層は、Ａｌ含有層よりも低混晶のＡｌを含有するかＡｌを含有せず、溝部形成工程においてＡｌ含有層よりも深く溝部を形成し、エッチング工程においてＡｌ含有層を露出させることもできる。
窒化物半導体素子は、エッチング工程により露出された面及び窒化物半導体層の表面を共振器面とする垂直共振器型面発光レーザとしてもよい。
【手続補正書】
【提出日】平成23年4月12日(2011.4.12)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
１つの面に開口部を有する筐体と、
前記開口部を有する面と対向する前記筐体内部の面に配設され、前記開口部へ向けて光を放射するＬＥＤと、
同心円状の複数の溝が形成されたフレネルレンズであって、前記開口部の少なくとも一部を閉塞する位置であり前記同心円状の複数の溝の中心が前記ＬＥＤの配光の中心からずれる位置に設置され、前記ＬＥＤから放射された光を前記ＬＥＤの配光の方向と異なる方向に屈折させるフレネルレンズとを備えることを特徴とする照明装置。
【請求項２】
内部にＬＥＤが配置され、前記ＬＥＤからの光を出射させる開口部が形成された筐体と、
前記開口部の全面を覆い、前記ＬＥＤの発光中心に対して、中心をずらして配置されたフレネルレンズとを備えることを特徴とする照明装置。
【請求項３】
前記フレネルレンズは、前記位置に変位自在に設置され、変位することで前記ＬＥＤから放射された光を屈折させる方向を調節することを特徴とする請求項１又は２に記載の照明装置。
【請求項４】
前記筐体は、前記開口部を有する面と隣り合う面の互いに対向する位置に溝を有し、
前記レンズは、前記筐体の溝に係合して支持されるとともに、前記筐体の溝内をスライドして変位することを特徴とする請求項１から３までのいずれかに記載の照明装置。
【手続補正書】
【提出日】平成24年2月13日(2012.2.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１のカバー部材に形成された係止部が第２のカバー部材に形成された係止部に係止することで外装カバーとして内部構成部品を覆う構造を有する電子機器において、
前記第１のカバー部材は、前記第１のカバー部材に形成された係止部が前記第２のカバー部材に形成された係止部に係止されたときに前記第２のカバー部材に付勢力を与えるように形成された付勢部をさらに備え、
前記第２のカバー部材は、前記第１のカバー部材に形成された係止部が前記第２のカバー部材に形成された係止部に係止されたときに前記付勢部が当接するように形成された当接部をさらに備え、
前記付勢部と前記当接部は、前記第１のカバー部材に形成された係止部が前記第２のカバー部材に形成された係止部に係止された状態のときに、前記付勢部から前記当接部に受ける前記付勢力が、前記第２のカバー部材を前記外装カバーの外側に押圧する力と、前記第２のカバー部材を前記第１のカバー部材側に引込む力との合力になるように形成されていることを特徴とする電子機器。
【請求項２】
前記付勢部は弾性部材であり、
前記当接部は前記第２のカバー部材に形成された孔または凹部の縁であり、
前記第１のカバー部材に形成された係止部が前記第２のカバー部材に形成された係止部に係止された状態のときに、弾性変形した前記付勢部が、前記孔または凹部に入り込んで前記弾性変形の一部が復元されることで、前記当接部が前記付勢部から前記付勢力を受けることを特徴とする請求項１に記載の電子機器。
【請求項３】
前記付勢部は、前記第１のカバー部材に形成された係止部が前記第２のカバー部材に形成された係止部に係止された状態のときに、前記当接部よりも外側となる位置で前記第１のカバー部材に支持されており、前記付勢部が内側から前記孔または凹部に入り込むことで、前記付勢力を生じさせることを特徴とする請求項２に記載の電子機器。
【請求項４】
前記付勢部は、前記第２のカバー部材を挟み込むように挟持形状を有することを特徴とする請求項１乃至３のいずれか１項に記載の電子機器。
【請求項５】
前記付勢部の前記当接部との接触部における法線が、前記第２のカバー部材を前記第１のカバー部材に引込む方向と、該方向に直交し前記電子機器の外側となる方向と、の間に位置することを特徴とする請求項１乃至４のいずれか１項に記載の電子機器。
【請求項６】
前記付勢部の前記当接部との接触部は、前記第２のカバー部材を前記第１のカバー部材側に引込む方向に対して、傾斜を持たせた面で形成されていることを特徴とする請求項１乃至５のいずれか１項に記載の電子機器。
【請求項７】
前記付勢部は、前記第１のカバー部材の縁部に固定され、前記当接部は、前記第２のカバー部材の縁部に固定されていることを特徴とする請求項１乃至６のいずれか１項に記載の電子機器。
【請求項８】
前記付勢部は高分子材料で構成されることを特徴とする請求項１乃至７のいずれか１項に記載の電子機器。
【請求項９】
前記第１のカバー部材に形成された引っ掛け爪が前記第２のカバー部材に形成された突起に係止されることで前記第１のカバー部材と前記第２のカバー部材とが係合され、
前記付勢部は前記第１のカバー部材の引っ掛け爪の近傍に形成されており、前記当接部は前記第２のカバー部材の突起の近傍に形成されていることを特徴とする請求項１乃至８のいずれか１項に記載の電子機器。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
上記目的を達成するために、本発明の電子機器は、第１のカバー部材に形成された係止部が第２のカバー部材に形成された係止部に係止することで外装カバーとして内部構成部品を覆う構造を有する電子機器において、前記第１のカバー部材は、前記第１のカバー部材に形成された係止部が前記第２のカバー部材に形成された係止部に係止されたときに前記第２のカバー部材に付勢力を与えるように形成された付勢部をさらに備え、前記第２のカバー部材は、前記第１のカバー部材に形成された係止部が前記第２のカバー部材に形成された係止部に係止されたときに前記付勢部が当接するように形成された当接部をさらに備え、前記付勢部と前記当接部は、前記第１のカバー部材に形成された係止部が前記第２のカバー部材に形成された係止部に係止された状態のときに、前記付勢部から前記当接部に受ける前記付勢力が、前記第２のカバー部材を前記外装カバーの外側に押圧する力と、前記第２のカバー部材を前記第１のカバー部材側に引込む力との合力になるように形成されていることを特徴とする。
【手続補正書】
【提出日】平成23年12月13日(2011.12.13)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００５７
【補正方法】変更
【補正の内容】
【００５７】
よって、第３ｐ型クラッド層２８のドーピングプロファイルは、第３ｐ型クラッド層２８全体の直列抵抗をモードホップが起こりにくい所定範囲になるようにするとともに、活性層２４、導波路層２６に近い下層領域（厚さ方向の始点部分）では低くする必要がある。
【手続補正書】
【提出日】平成24年2月13日(2012.2.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板に液体を供給して前記基板の処理をする基板処理装置であって、
液体と気体を混合させて微小気泡を含む液体を生成する微小気泡生成器と、
前記微小気泡を含む液体を溜める貯蔵部と、
前記貯蔵部内の前記微小気泡を含む液体を加圧した状態で通す液体案内部、前記液体案内部内を通る前記微小気泡を含む液体に対して電場を付与する電場付与部を有して、前記電場付与部を通過した前記微小気泡を含む液体を前記基板に供給する微小気泡分離器と、
を備えることを特徴とする基板処理装置。
【請求項２】
前記液体案内部内は、前記微小気泡に含まれるマイクロバブルを多く含む液体を通す第１室と、前記微小気泡に含まれるナノバブルを多く含む液体を通す第２室とに分けて形成されていることを特徴とする請求項１に記載の基板処理装置。
【請求項３】
前記マイクロバブルを含む液体を前記微小気泡生成器に戻すための配管が、前記第１室と前記微小気泡生成器を接続していることを特徴とする請求項２に記載の基板処理装置。
【請求項４】
前記微小気泡を含む液体を加圧して前記液体案内部内に送液するポンプを備えることを特徴とする請求項３に記載の基板処理装置。
【請求項５】
基板に液体を供給して前記基板の処理をする基板処理方法であって、
微小気泡生成器では、液体と気体を混合させて微小気泡を含む液体を生成し、
前記微小気泡を含む液体を貯蔵部に溜めて、
前記貯蔵部内の前記微小気泡を含む液体を加圧した状態で液体案内部に通す際に前記微小気泡を含む液体に対して電場を付与し、前記電場付与部を通過した前記微小気泡を含む液体を前記基板に供給することを特徴とする基板処理方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
本発明の基板処理装置は、基板に液体を供給して前記基板の処理をする基板処理装置であって、液体と気体を混合させて微小気泡を含む液体を生成する微小気泡生成器と、前記微小気泡を含む液体を溜める貯蔵部と、前記貯蔵部内の前記微小気泡を含む液体を加圧した状態で通す液体案内部、前記液体案内部内を通る前記微小気泡を含む液体に対して電場を付与する電場付与部を有して、前記電場付与部を通過した前記微小気泡を含む液体を前記基板に供給する微小気泡分離器と、を備えることを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
本発明の基板処理方法は、基板に液体を供給して前記基板の処理をする基板処理方法であって、微小気泡生成器では、液体と気体を混合させて微小気泡を含む液体を生成し、前記微小気泡を含む液体を貯蔵部に溜めて、前記貯蔵部内の前記微小気泡を含む液体を加圧した状態で液体案内部に通す際に前記微小気泡を含む液体に対して電場を付与し、前記電場付与部を通過した前記微小気泡を含む液体を前記基板に供給することを特徴とする。
【手続補正書】
【提出日】平成23年12月5日(2011.12.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ＳＲＡＭメモリセル及びＳＲＡＭロジック回路をそれぞれ備えた複数のＳＲＡＭマクロとロジック回路とを有する半導体集積回路であって、
該半導体集積回路の外部から供給された第１の電源電圧を受け、該第１の電源電圧よりも低い生成電圧を生成する電源回路を備え、
前記ロジック回路には、前記第１の電源電圧より低い第２の電源電圧が該半導体集積回路の外部から供給され、
前記複数のＳＲＡＭマクロは、ＳＲＡＭメモリセルに、前記電源回路によって生成された生成電圧が供給されているとともに、ＳＲＡＭロジック回路に、前記第２の電源電圧が供給されていることを特徴とする半導体集積回路。
【請求項２】
請求項１に記載の半導体集積回路において、
前記複数のＳＲＡＭマクロのうち少なくとも１つは、ＳＲＡＭロジック回路に、前記第２の電源電圧に代えて前記生成電圧が供給されていることを特徴とする半導体集積回路。
【請求項３】
請求項１に記載の半導体集積回路において、
前記生成電圧は、該半導体集積回路の外部の接続経路を介して、前記複数のＳＲＡＭマクロに供給されていることを特徴とする半導体集積回路。
【請求項４】
請求項３に記載の半導体集積回路において、
前記接続経路は、該半導体集積回路を封止するパッケージ内部の配線を含むことを特徴とする半導体集積回路。
【請求項５】
請求項３に記載の半導体集積回路において、
前記接続経路は、該半導体集積回路を封止するパッケージ内部の導体面を含むことを特徴とする半導体集積回路。
【請求項６】
請求項１に記載の半導体集積回路において、
メッシュ状に構成されており、前記生成電圧を供給するメタル配線を備えていることを特徴とする半導体集積回路。
【請求項７】
請求項６に記載の半導体集積回路において、
前記第２の電源電圧及び生成電圧を供給する配線と、グランド電圧を供給する配線とが前記半導体集積回路内部でメッシュ状に配置され、
前記第２の電源電圧を供給する配線と生成電圧を供給する配線の配線幅の和が、前記グランド電圧を供給する配線の配線幅の和と実質的に等しいことを特徴とする半導体集積回路。
【請求項８】
請求項１に記載の半導体集積回路において、
前記生成電圧は、前記第２の電源電圧以上であることを特徴とする半導体集積回路。
【請求項９】
請求項１に記載の半導体集積回路において、
前記電源回路を複数個備え、該複数の電源回路に同一の電源配線から前記第１の電源電圧が供給されていることを特徴とする半導体集積回路。
【請求項１０】
請求項１に記載の半導体集積回路において、
第３の電源電圧が供給されるＩ／Ｏ回路をさらに備え、
前記第１の電源電圧が、前記第３の電源電圧と実質的に同一であることを特徴とする半導体集積回路。
【請求項１１】
請求項１に記載の半導体集積回路において、
第３の電源電圧が供給されるＩ／Ｏ回路をさらに備え、
前記第１の電源電圧が、前記第２の電源電圧より高く、前記第３の電源電圧より低いことを特徴とする半導体集積回路。
【請求項１２】
請求項１に記載の半導体集積回路において、
前記電源回路がＨｉ−Ｚを出力するモードを有することを特徴とする半導体集積回路。
【請求項１３】
請求項１２に記載の半導体集積回路において、
前記電源回路がＨｉ−Ｚを出力するモードにおいて、前記複数のＳＲＡＭマクロに前記生成電圧の代わりの電圧を該半導体集積回路の外部から印加することが可能であることを特徴とする半導体集積回路。
【請求項１４】
ＳＲＡＭメモリセル及びＳＲＡＭロジック回路を備えた複数のＳＲＡＭマクロとロジック回路とを有する半導体集積回路であって、
前記複数のＳＲＡＭマクロは、ＳＲＡＭメモリセルに、第１の電源電圧が該半導体集積回路の外部から供給されているとともに、ＳＲＡＭロジック回路に、前記第１の電源電圧より低い第２の電源電圧が該半導体集積回路の外部から供給され、
前記ロジック回路には、第２の電源電圧が該半導体集積回路の外部から供給されていることを特徴とする半導体集積回路。
【手続補正書】
【提出日】平成23年12月5日(2011.12.5)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】データ読出回路及び半導体記憶装置
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第一電源端子と第二電源端子との間に設けられる不揮発性記憶素子のデータを読出端子から読み出すデータ読出回路において、
前記不揮発性記憶素子と前記読出端子との間に設けられた第一スイッチと、
前記読出端子と第二電源端子との間に設けられた第二スイッチと、
前記読出端子に設けられた、前記データを保持するラッチ回路と、を備え
前記ラッチ回路は、前記第二スイッチがオンしている期間にリセットされ、前記第一スイッチがオンしている読出期間に前記データがラッチされる、
ことを特徴とするデータ読出回路。
【請求項２】
第一電源端子と前記不揮発性記憶素子との間に設けられた第三スイッチ、
をさらに備えることを特徴とする請求項１記載のデータ読出回路。
【請求項３】
第一電源端子と第二電源端子との間に設けられる不揮発性記憶素子と、
前記不揮発性記憶素子のデータを読出端子から読み出す請求項１または２に記載のデータ読出回路と、
を備えることを特徴とする半導体記憶装置。
【手続補正書】
【提出日】平成24年2月9日(2012.2.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項３
【補正方法】変更
【補正の内容】
【請求項３】
前記装置を利用しているユーザを識別する識別手段をさらに有し、
前記提示手段は、前記識別手段により識別されたユーザが新たに記録しようとしているコンテンツが装置の容量が不足して記録できない場合に、前記削除候補のコンテンツの一覧を提示し、
前記削除候補のコンテンツの一覧から所定のコンテンツが選択された場合、前記設定手段は、前記識別手段により識別されたユーザが新たに記録したコンテンツに対して禁止情報を設定することを特徴とする請求項１に記載のコンテンツ記録再生装置。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項５
【補正方法】変更
【補正の内容】
【請求項５】
前記装置を利用しているユーザを識別する識別手段と、
前記識別手段により識別されたユーザが前記受信手段により受信するコンテンツの記録を予約する予約手段と、をさらに有し、
前記設定手段は、前記予約手段により予約されたコンテンツについて、禁止情報を設定することを特徴とする請求項１に記載のコンテンツ記録再生装置。
【手続補正書】
【提出日】平成23年12月9日(2011.12.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
一つの半導体チップ上に形成されたメモリブロックを含む半導体装置であって、
前記メモリブロックは、
それぞれが、複数のワード線、複数のビット線、および前記複数のワード線と前記複数のビット線の交点に配置された互いに同一種類の複数のメモリセルを含み、第１方向に向けて順次並んで配置された複数のメモリアレイと、
前記メモリブロックの端縁部に配置され、外部からのメモリアクセス命令に伴う外部制御信号が入力され、これに応じた内部制御信号を出力する第１インタフェース部と、
前記第１インタフェース部から前記第１方向に延伸し、前記第１インタフェース部からの前記内部制御信号を伝送する第１配線と、
前記第１配線を介して入力された前記内部制御信号に応じて対応する前記メモリアレイを制御する制御部、
を備え、
前記第１インタフェース部から前記メモリアレイへの前記外部制御信号の伝達に生じる前記メモリアレイ間での遅延時間の差分を相殺するように前記メモリアレイのサイズを前記第１方向において前記第１インタフェース部に近接配置されたメモリアレイで大きく前記第１インタフェース部から遠ざかる方向に順次小さく設定したことを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記メモリアレイのサイズの設定は、前記メモリアレイに含まれる前記ワード線の本数を、それぞれ、前記第１インタフェース部に近接するメモリアレイで多く前記第１インタフェース部から遠ざかる方向に順次少なく設定するものであることを特徴とする半導体装置。
【請求項３】
請求項２記載の半導体装置において、
前記ワード線の本数は、少なくとも前記メモリアレイのいずれか一つにおいて２のｎ乗（ｎは自然数）の値でないことを特徴とする半導体装置。
【請求項４】
請求項３記載の半導体装置において、
前記第１インタフェース部は、前記外部制御信号の一部となるアドレス信号に基づいて、前記内部制御信号の一部となるメモリアレイ選択信号を出力するデコーダ回路を備え、
前記メモリアレイ選択信号は、対応する前記メモリアレイに含まれる前記ワード線が選択された際に活性化され、前記メモリアレイに含まれる前記ビット線を選択または駆動する際に用いられることを特徴とする半導体装置。
【請求項５】
請求項１乃至４のいずれか１項に記載の半導体装置において、
前記複数のメモリセルは、ＳＲＡＭメモリセルであることを特徴とする半導体装置。
【請求項６】
請求項２記載の半導体装置において、さらに、
前記メモリブロックの端縁部に配置され、前記メモリアレイのいずれかから読み出したリードデータを外部に向けて出力する第２インタフェース部と、
前記第１方向の反対方向となる第２方向に延伸し、前記リードデータを前記第２インタフェース部に伝送する第２配線とを有することを特徴とする半導体装置。
【請求項７】
一つの半導体チップ上に形成されたメモリブロックを含む半導体装置であって、
前記メモリブロックは、
外部から制御信号が入力される接続部となる第１ノードと、
複数のメモリアレイと、
前記第１ノードから前記メモリブロック内に延伸して配置され、前記複数のメモリアレイに向けて制御信号を伝送する第１配線と、
を備え、
前記複数のメモリアレイのそれぞれは、
複数のワード線と、
複数のビット線と、
前記複数のワード線と前記複数のビット線の交点に配置された互いに同一種類の複数のメモリセルと、
を含み、
前記メモリアレイはそれぞれ前記第１ノードから互いに異なった距離にある位置に配置され、前記第１ノードと前記メモリアレイとの間を接続する前記第１配線の配線長は、前記第１ノードに近接配置されたメモリアレイとの間で短く、前記第１ノードから遠い位置に配置されたメモリアレイとの間で長く、それぞれ配設されており、
前記第１ノードから前記メモリアレイへ前記第１配線を介して伝達される制御信号に生じる前記メモリアレイ間での遅延時間の差分を相殺するように前記メモリアレイの面積を前記第１ノードに近接配置された前記メモリアレイにおいて大きく、前記第１ノードから遠ざかる方向に配置された前記メモリアレイにおいて順次小さくすることで前記メモリアレイのサイズをそれぞれ設定したことを特徴とする半導体装置。
【請求項８】
請求項７記載の半導体装置において、
前記メモリアレイのサイズの設定は、前記メモリアレイに含まれる前記ワード線の本数を、前記第１ノードに近接する前記メモリアレイで多く、前記第１ノードから遠ざかる方向に順次少なく設定することを含むものであることを特徴とする半導体装置。
【請求項９】
請求項８記載の半導体装置において、
前記複数のワード線の本数は、少なくとも前記メモリアレイのいずれかにおいて、２のｎ乗（ｎは自然数）の値でないことを特徴とする半導体装置。
【請求項１０】
請求項７記載の半導体装置において、
前記メモリアレイのサイズの設定は、前記メモリアレイに含まれる前記ビット線の本数を、前記第１ノードに近接する前記メモリアレイで少なく、前記第１ノードから遠ざかる方向に順次多く設定することを含むものであることを特徴とする半導体装置。
【請求項１１】
一つの半導体チップ上に形成されメモリブロックを含む半導体装置であって、
前記メモリブロックは、
それぞれが、サブ駆動線と、前記サブ駆動線に接続される複数のメモリセルを含んだ複数のメモリアレイと、
前記メモリアレイのそれぞれに対応して配置され、対応する前記メモリアレイに含まれる前記サブ駆動線を駆動するサブドライバ回路と、
前記サブドライバ回路それぞれの活性化・非活性化を制御するメインドライバ回路と、
を備え、
前記サブドライバ回路はそれぞれ前記メインドライバ回路から互いに異なった距離にある位置に配置されており、
前記サブ駆動線の長さは、前記メインドライバ回路に近接して配置された前記メモリアレイ内で長く、前記メインドライバ回路から遠ざかる方向に配置されたメモリアレイ内で順次短く設定されてなることを特徴とする半導体装置。
【請求項１２】
請求項１１記載の半導体装置において、
前記サブ駆動線は、ワード線であることを特徴とする半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
ＡＲＹ［ｍ］（ｍ＝０〜３）は、Ｘ方向に延伸する複数のワード線ＷＬと、Ｙ方向に延伸する複数の相補ビット線（ビット線対）ＢＬと、これらの交点に配置される複数のメモリセルＭＣＬを含み、その上層（Ｚ方向）には、グローバルリード線ＧＲおよびグローバルライト線ＧＷがＹ方向に延伸している。この実施例では、特に限定はされないが、例えば、ＷＬはメタル第３層、ＢＬはメタル第２層、ＧＲおよびＧＷはメタル第４層でそれぞれ形成される。また、ＡＲＹ［０］〜ＡＲＹ［３］は、それぞれＹ方向に向けて順次配置される。
【手続補正書】
【提出日】平成24年1月13日(2012.1.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
不揮発性メモリ装置であって、
制御ユニットと、
前記不揮発性メモリ装置の主記憶媒体であって、複数の電気的に書き換え可能な不揮発性メモリ装置を該主記憶媒体が含み、該不揮発性メモリ装置はそれぞれ、複数のメモリセルを有しており、該不揮発性メモリ装置は、不良メモリセルがその中に存在する場合であっても動作可能となるよう構成されていることからなる、主記憶媒体と、
前記不良メモリセルを中に含んでいる前記主記憶媒体の不良領域のアドレス値を登録するための書き換え可能な不良登録メモリ
とを備え、
前記電気的に書き換え可能な不揮発性メモリ装置内に格納されるデータは、複数のブロックに分けられており、該ブロックの各々は、管理されることとなる複数のデータを有しており、該データは、前記制御ユニットによるアクセスアドレスが割り当てられており、管理情報領域が、各ブロックに提供されており、及び、
前記制御ユニットが、
（i）前記主記憶媒体のアクセス要求と、
（ii）不良領域と、前記主記憶媒体内の前記電気的に書き換え可能な不揮発性メモリ装置の前記メモリセルのうちの幾つかのそれぞれの書き換えの書き換え発生回数との前記管理
とを実行するよう構成されていることからなる、不揮発性メモリ装置。
【請求項２】
各ブロックに関連付けられた不良メモリセルを前記制御ユニットが検出した時には、該制御ユニットは、該不良メモリセルを含んでいるそのブロックのアクセスアドレスに、前記書き換え可能な不良登録メモリ内の登録されたアドレス値として入るよう構成され、及び、
前記制御ユニットが、アクセス要求を受け取った時には、該制御ユニットは、そこに伝達された該アクセス要求の内容を解読して、該アクセス要求と共にそこに伝達されたデータのアドレスを計算し、次いで、得られたアドレス値を管理アドレスとして認識し、該制御ユニットは次いで、前記主記憶媒体内の不良メモリセルに該アクセス値が関連付けられているか否かを、前記書き換え可能な不良登録メモリの内容から突き止め、及び、不良メモリセルであることが決定された場合には、前記不良メモリセルのアドレス値が置換されることとなる置換アドレス値が、前記書き換え可能な不良登録メモリ内において指定されることからなる、請求項１に記載の不揮発性メモリ装置。
【請求項３】
前記書き換え可能な不良登録メモリは、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）か又はスタティックランダムアクセスメモリ（ＳＲＡＭ）を含む、請求項２に記載の不揮発性メモリ装置。
【請求項４】
前記書き換え可能な不良登録メモリは、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）か又はスタティックランダムアクセスメモリ（ＳＲＡＭ）を含む、請求項１に記載の不揮発性メモリ装置。
【請求項５】
前記電気的に書き換え可能な不揮発性メモリは、複数のフラッシュメモリチップを含むことからなる、請求項１に記載の不揮発性メモリ装置。
【請求項６】
前記書き換え可能な不良登録メモリは、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）か又はスタティックランダムアクセスメモリ（ＳＲＡＭ）を含む、請求項５に記載の不揮発性メモリ装置。
【手続補正書】
【提出日】平成24年5月23日(2012.5.23)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
おねじみぞが形成されたねじ軸と、ねじ軸のおねじみぞに対向して主通路を形成するめねじみぞを有するナットと、主通路を転動する複数のボールと、主通路内のボールを循環させるための方向転換路を有するボール循環部材とを備えているボールねじにおいて、
ボール循環部材の方向転換路は、軸方向から見て、徐々に径が大きくなる曲線状に形成されていることを特徴とするボールねじ。
【請求項２】
ボール循環部材の方向転換路は、主通路と戻し通路とを連通しており、軸方向から見て徐々に径が大きくなる曲線のみで形成されている請求項１のボールねじ。
【請求項３】
方向転換路は、回転するナット内を移動するボールがコリオリの力を受けて移動する際の軌跡とされている請求項１または２のボールねじ。
【請求項４】
方向転換路の内周側に、ボールをおねじみぞからすくい上げて方向転換路内に導くためのボールすくい上げ部が形成されている請求項１から３までのいずれかに記載のボールねじ。
【手続補正書】
【提出日】平成24年7月10日(2012.7.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
少なくとも１つの流体吸引／分配用部材を有する試験装置において、
前記少なくとも１つの流体吸引／分配用部材は、
ａ）内部体積と流体連通している第１ポートと、
ｂ）前記内部体積と流体連通している第２ポートであって、前記第２ポートは、前記第１ポートと対向している、第２ポートと、
ｃ）前記第１ポートと前記第２ポートとの間に配された前記内部体積のサンプル用空洞部と、
ｄ）前記第２ポートと前記サンプル用空洞部との間に配された前記内部体積のシール可能な空洞部と、
ｅ）前記第１ポートに隣接して取り付けられるキャップであって、前記キャップが前記第１ポート上に設置されると、前記キャップは、前記第１ポートを閉じるように構成されている、キャップと、
を含み、
前記試験装置は、管部、および前記シール可能な空洞部をシールするシールデバイスを含み、
前記管部は、前記試験装置のサンプル貯蔵器から流体サンプルを吸引するため、前記第１ポートに取り付くように構成され、前記流体サンプルは、前記第２ポートを通って前記サンプル用空洞部内に吸引され、
空気が、前記流体吸引／分配用部材の前記内部体積の中の前記シール可能な空洞部内にさらに吸引され、
前記シール可能な空洞部をシールすることにより、前記流体サンプルの吸引後に前記第２ポートをシールして流体容器を作り出し、前記シール可能な空洞部が前記シールデバイスを使用してシールされる間、前記サンプルを隔離するため空気が供給されており、
前記容器は、前記サンプル用空洞部内に前記流体サンプルを保持し、前記少なくとも１つの流体吸引／分配用部材が遠心分離機の内部に設置されることができるようにし、前記サンプル中に懸濁されている粒子を前記流体サンプルの残部から分離することを可能にする、装置。
【請求項２】
請求項１に記載の装置において、
前記流体吸引／分配用部材の前記シール可能な空洞部は、前記シール可能な空洞部をヒートシール可能とすることができる材料から作られている、装置。
【請求項３】
請求項１に記載の装置において、
前記キャップは、取り外し可能に取り付けられる、装置。
【請求項４】
請求項１に記載の装置において、
前記サンプルは、細胞懸濁液および血液のうちの少なくとも一方を含む、装置。
【請求項５】
請求項１に記載の装置において、
前記粒子は、細胞である、装置。
【請求項６】
請求項１に記載の装置において、
前記流体吸引／分配用部材の前記内部体積の中に配される分離障壁、
をさらに含む、装置。
【請求項７】
請求項１に記載の装置において、
前記サンプルは、粒子凝集のための試薬をさらに含む、装置。
【請求項８】
請求項１に記載の装置において、
離間した複数の開口部を有する固体プレート様支持体、および、前記固体支持体の前記開口部内に配された、請求項１に記載の流体吸引／分配用部材のアレイを含む、流体吸引／分配用プレート、
をさらに含み、
前記吸引／分配用部材の各々の前記シール可能な空洞部をシールすることにより、前記部材の各々の前記第２ポートをシールして複数の流体容器を作り出すことを可能にし、前記容器の各々は、前記第２ポートがシールされる際に前記サンプルを保護するため前記シール可能な空洞部内に吸引された空気と共に、前記管部により前記サンプル用空洞部内に吸引された流体サンプルを保持するように、かつ前記サンプル中に懸濁されている粒子を前記サンプルの残部から分離することを可能にするように、構成されている、装置。
【請求項９】
請求項８に記載の装置において、
カバーであって、前記カバーが取り付けられると、前記カバーは、前記部材の前記第１ポートの各々を閉じる、カバー、
をさらに含む、装置。
【請求項１０】
請求項８に記載の装置において、
前記流体吸引／分配用部材の各々は、光学的に透明な材料から作られる、装置。
【請求項１１】
流体サンプル中の粒子を分離する方法において、
前記方法は、
ａ）少なくとも１つの流体吸引／分配用部材を試験装置内へ装填するステップであって、各前記部材は、第１ポート、その反対側の第２ポート、ならびに、前記第１ポートおよび前記第２ポートの各々と流体連通しているサンプル用空洞部を含む、ステップと、
ｂ）管部を前記第１ポートに取り付けるステップと、
ｃ）サンプルを、前記流体吸引／分配用部材の前記第２ポートを通して、前記サンプル用空洞部内へ吸引するステップと、
ｄ）前記第２ポートを通して、前記サンプルと共に、ある体積の空気を吸引するステップであって、前記空気の吸引により、前記サンプルが前記第２ポートから離されて前記サンプル用空洞部内に転位される、ステップと、
ｅ）流体容器を作り出すために前記流体吸引／分配用部材の前記第２ポートをシールするステップと、
ｆ）前記第１ポートに解放可能に係合して前記第１ポートを覆うように寸法付けられたキャップを用いて前記第１ポートを閉じるステップと、
ｇ）前記サンプル中の粒子を前記サンプルの残部から分離するステップと、
を含み、
前記分離された粒子およびサンプルは、前記粒子またはサンプルの検出のために、前記流体吸引／分配用部材の前記サンプル用空洞部の内部に保持される、方法。
【請求項１２】
請求項１１に記載の方法において、
前記流体吸引／分配用部材は、計量先端部である、方法、
【請求項１３】
請求項１１に記載の方法において、
前記試験装置は、臨床分析器である、方法。
【請求項１４】
請求項１１に記載の方法において、
前記分離するステップは、遠心分離によって行なわれる、方法。
【請求項１５】
請求項１１に記載の方法において、
前記シールするステップは、前記部材の前記第２ポートをヒートシールすることによって行なわれる、方法。
【請求項１６】
請求項１１に記載の方法において、
（ａ）流体吸引／分配用プレートを前記試験装置内に装填するステップであって、前記プレートは、複数の前記流体吸引／分配用部材を含む、ステップと、
（ｂ）複数のサンプルを、前記流体吸引／分配用部材の各々の前記第２ポートを通して、前記サンプル用空洞部内へ吸引するステップと、
（ｃ）複数の流体容器を作り出すために前記流体吸引／分配用部材の各々の前記第２ポートをシールするステップと、
（ｄ）前記容器の各々の中で、前記サンプル中の粒子を前記サンプルの残部から分離するステップと、
をさらに含み、
前記分離された粒子およびサンプルは、前記粒子またはサンプルの検出のために、前記流体吸引／分配用部材の各々の前記サンプル用空洞部の内部に保持される、方法。
【請求項１７】
請求項１６に記載の方法において、
前記装填するステップは、前記流体吸引／分配用プレートを前記試験装置の複数の管部へ取り付けることを必要とし、各前記管部は、計量機構の一部である、方法。
【請求項１８】
請求項１６に記載の方法において、
前記吸引するステップの後に、前記部材の各々の前記第１ポートが蓋によって閉ざされるステップであって、前記蓋が前記第１ポートの上に設置されると、前記蓋は、前記部材の各々の前記第１ポートを閉じるように構成されている、ステップ、
をさらに含む、方法。