【事件の表示】
　特願２００１−　２７４３２「システムＬＳＩ開発装置およびシステムＬＳＩ開発方法」拒絶査定不服審判事件〔平成１４年　８月１６日出願公開、特開２００２−２３００６５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１３年２月２日の出願であって、平成２０年３月２８日付けで拒絶査定がなされ、これに対し、同年５月１日に拒絶査定に対する審判請求がなされるとともに、同年５月２７日付けで手続補正がなされたものである。
　
２．平成２０年５月２７日付けの手続補正についての補正却下の決定
[補正却下の決定の結論]
　平成２０年５月２７日付けの手続補正を却下する。
[理由]
（１）補正後の本願発明
　本件補正により、特許請求の範囲の請求項１は、
「オプション命令が定義されたプロセッサを含むシステムＬＳＩの開発設計に利用されるコンピュータシステム上で動作する複数のソフトウェアから成るシステムＬＳＩ開発装置であって、
　システムＬＳＩの開発設計に関わる可変項目定義情報に基づいて前記ソフトウェアを動作させ、システムＬＳＩのハードウェア記述、検証環境および開発設計ツールを生成するシステムＬＳＩ開発環境生成部を具備し、
　前記可変項目定義情報は、オプション命令情報、ユーザ定義モジュールおよびマルチプロセッサ構成に関する情報
、Ｃモデルにより記述されたユーザ定義の命令に関する情報、デバイスのオン／オフ情報、デバイスのアドレス情報、デバイスのサイズ情報およびキャッシュのサイズ情報に関する情報
　上記補正は、請求項１に係る発明を特定するために必要な事項について限定を付加するものであって、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前特許法
（以下、「平成１８年改正前特許法」という）第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものに該当する。
　そこで、本件補正後の前記請求項１に係る発明（以下、「本願補正発明」という）が特許出願の際独立して特許を受けることができるものであるか（平成１８年改正前特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）について以下に検討する。
　
（２）刊行物
　原審拒絶理由で引用された、本願の出願日前である２０００年８月１０日に頒布された「国際公開第００／０４６７０４号」（以下、「刊行物」という）には、次の事項が記載されている（日本語訳を付記する）。
ア　「The present invention overcomes these problems of the prior art and has an object of providing a system which can automatically configure a processor by generating both a description of a hardware implementation of the processor and a set of software development tools for programming the processor from the same configuration specification.
  It is another object of the present invention to provide such a system which can optimize the hardware implementation and the software tools for various performance criteria.
  It is still another object of the present invention to provide such a system that permits various types for configurability for the processor, including extensibility, binary selection and parametric modification. 」（８頁１７行ないし２５行）
（本発明は、従来技術のこれらの問題を解決し、プロセッサのハードウェアインプリメンテーションの記述および同じ構成仕様からプロセッサをプログラミングするソフトウェア開発ツールのセットの両方を生成することによってプロセッサを自動的に構成できるシステムを提供する目的を有する。
　本発明の他の目的は、ハードウェアインプリメンテーションおよび様々な性能基準のためのソフトウェアツールを最適化できるこのようなシステムを提供することにある。
　本発明のもう一つの目的は、拡張性、２進選択およびパラメータ変更を含む、プロセッサのための様々な種類の構成可能性を可能にするこのようなシステムを提供することにある）
　
イ　「The above objects are achieved by providing an automated processor generation system which uses a description of customized processor instruction set options and extensions in a standardized language to develop a configured definition of a target instruction set, a Hardware Description Language description of circuitry necessary to implement the instruction set, and development tools such as a compiler, assembler, debugger and simulator which can be used to generate software for the processor and to verify the processor.  Implementation of the processor circuitry can be optimized for various criteria such as area, power consumption and speed.  Once a processor configuration is developed, it can be tested and inputs to the system modified to iteratively optimize the processor implementation.」（８頁３４行ないし９頁４行）
（上記の目的は、カストマイズされたプロセッサ命令セットオプションおよび標準化言語の拡張の記述を使用し、ターゲット命令セットの構成定義、命令セットを実行するのに必要な回路のハードウェア記述言語記述、およびプロセッサのためのソフトウェアを生成し、プロセッサを検証するために使用できるコンパイラ、アセンブラ、デバッガおよびシミュレータのような開発ツールを開発する自動プロセッサ生成システムを提供することによって達成される。プロセッサ回路のインプリメンテーションは、領域、電力消費および速度のような様々な基準に対して最適化できる。一旦プロセッサ構成が開発されると、プロセッサ構成は、試験でき、プロセッサインプリメンテーションを繰り返して最適化するように変更されるシステムに対して入力する）
　
ウ　「In this embodiment, the following configuration options are available for each section:
（中略）
ISA Options
  Numeric Options
    MAC16 with 40-bit accumulator: yes, no
    16-bit multiplier: yes, no
  Exception Options
    Number of interrupts: 0-32
    High Priority interrupt levels: 0-14
    Enable Debugging: yes, no
    Number of Timers: 0-3
  Other
    Byte Ordering: little endian, big endian
（中略）
Processor Cache  Memory
    Processor interface read width(bits): 32,64,128
    Write-buffer entries(address/value pairs): 4,8,16,32
  Processor Cache
    Instruction/Data cache size(kB): 1,2,4,8,16
    Instruction/Data cache line size(kB): 16,32,64
（中略）
System Memory Addresses
    Vector and address calculation method: XTOS, manual
  Configuration Parameters
    RAM size, start address: arbitrary
    ROM size, start address: arbitrary
    XTOS: arbitrary
  Configuration Specific Address
    User exception vector: arbitrary
    Kernel Exception vector: arbitrary
    Register window over/underflow vector base: arbitrary
    Reset vector: arbitrary
    XTOS start address: arbitrary
    Application start address: arbitrary
（中略）
Additionally, the system 10 may provide options for adding other functional units such as a 32-bit integer multiply/divide unit or a floating point arithmetic unit; a memory management unit; on-chip RAM and ROM options; cache associativity; enhanced DSP and coprocessor instruction set; a write-back cache; multiprocessor synchronization; compiler-directed speculation; and support for additional CAD packages.  Whatever configuration options are available for a given configurable processor, they are preferably listed in a definition file（中略）which the system 10 uses for syntax checking and the like once the user has selected appropriate options.
  From the above, one can see that the automated processor configuration system 10 provides two broad types of configurability 300 to the user as shown in FIG. 5: extensibility 302, which permits the user to define arbitrary functions and structures from scratch, and modifiability 304, which permits the user to select from a predetermined, constrained set of options.  Within modifiability the system permits binary selection 306 of certain features, e.g., whether a MAC16 or a DSP should be added to the processor 60 and parametric specification 308 of other processor features, e.g., number of interrupts and cache size.」（１５頁５行ないし１６頁３０行）
（本実施例では、下記の構成オプションは各セクションに対して使用可能である。
（中略）
ＩＳＡオプション
　数値オプション
　　４０ビットアキュムレータを有するＭＡＣ１６：イエス、ノー
　　１６ビット乗算器：イエス、ノー
　例外オプション
　　割り込み数：０〜３２
　　高優先順位割り込みレベル：０〜１４
　　イネーブルデバッギング：イエス、ノー
　　タイマ数：０〜３
　その他
　　バイト配列：リトル・エンディアン、ビッグ・エンディアン
　（中略）
プロセッサキャッシュ＆メモリ
　プロセッサインターフェース読み出し幅（ビット）：３２、６４、１２８
　　書き込みバッファエントリ（アドレス／値対）：４、８、１６、３２
　プロセッサキャッシュ
　　命令／データキャッシュサイズ（ｋＢ）：１、２、４、８、１６
　　命令／データキャッシュラインサイズ（ｋＢ）：１６、３２、６４
（中略）
システムメモリアドレス
　　ベクトルおよびアドレス計算法：ＸＴＯＳ、マニュアル
　構成パラメータ
　　ＲＡＭサイズ、開始アドレス：任意
　　ＲＯＭサイズ、開始アドレス：任意
　　ＸＴＯＳ：任意
　構成特定アドレス
　　ユーザ例外ベクトル：任意
　　カーネル例外ベクトル：任意
　　レジスタウィンドウオーバーフロー／アンダーフローベクトルベース：任意
　　リセットベクトル：任意
　　ＸＴＯＳ開始アドレス：任意
　　アプリケーション開始アドレス：任意
（中略）
さらに、システム１０は、３２ビット整数乗算／除算装置あるいは浮動小数点演算装置、メモリ管理装置、オンチップＲＡＭおよびＲＯＭオプション、キャッシュ連想性、機能拡張ＤＳＰおよびコプロセッサ命令セット、ライトバックキャッシュ、マルチプロセサ同期化、コンパイラ指向推測、および付加ＣＡＤパッケージのためのサポートのような他の付加装置を追加するためのオプションを提供する。たとえどんな構成オプションが所与の構成プロ
セッサのために使用可能であっても、この構成オプションは好ましくは、一旦ユーザが適切なオプションを選択したとしてもシステム１０がシンタックスチェック等のために使用する定義ファイル（中略）に列挙される。
　前述から、自動プロセッサ構成システム１０は、図５に示されるように
ユーザに２つの一般的な種類の構成性３００、すなわちユーザがスクラッチからの任意の機能および構造を規定できる拡張性３０２およびユーザが所定の制約されたオプションのセットから選択できる変更可能性３０４を提供する。変更可能性内で、システムは、所定の機能、例えばＭＡＣ１６あるいはＤＳＰが、プロセッサ６０に付加されるべきであるかどうかおよび他のプロセッサの機能、例えば割り込み数およびキャッシュサイズのパラメータ仕様３０８の２進選択３０６を可能にする）
　
エ　してみると、刊行物１には、以下の発明（以下、「刊行物発明」とい
う）が記載されている。
「ＩＳＡオプション、プロセッサキャッシュの命令／データキャッシュサイズ、ＲＡＭサイズ、開始アドレス、ＲＯＭサイズ、開始アドレス等を使用可能な構成オプションに含み、
　３２ビット整数乗算／除算装置あるいは浮動小数点演算装置、メモリ管理装置、オンチップＲＡＭおよびＲＯＭオプション、キャッシュ連想性、機能拡張ＤＳＰおよびコプロセッサ命令セット、ライトバックキャッシュ、マルチプロセサ同期化、コンパイラ指向推測、および付加ＣＡＤパッケージのためのサポートのような他の付加装置を追加するためのオプションを提供するものであり、
　ユーザが所定の制約されたオプションのセットから選択できる変更可能性３０４を提供し、変更可能性内で、所定の機能、例えばＭＡＣ１６あるいはＤＳＰが、プロセッサ６０に付加されるべきであるかどうかおよび他のプロセッサの機能、例えば割り込み数およびキャッシュサイズのパラメータ仕様３０８の２進選択３０６を可能にするものであり、
　プロセッサのハードウェアインプリメンテーションの記述および同じ構成仕様からプロセッサをプログラミングするソフトウェア開発ツールのセットの両方を生成することによってプロセッサを自動的に構成でき、ハードウェアインプリメンテーションおよび様々な性能基準のためのソフトウェアツールを最適化でき、拡張性、２進選択およびパラメータ変更を含む、プロセッサのための様々な種類の構成可能性を可能にするシステムを提供するものであって、
　カストマイズされたプロセッサ命令セットオプションおよび標準化言語の拡張の記述を使用し、ターゲット命令セットの構成定義、命令セットを実行するのに必要な回路のハードウェア記述言語記述、およびプロセッサのためのソフトウェアを生成し、プロセッサを検証するために使用できるコンパイラ、アセンブラ、デバッガおよびシミュレータのような開発ツールを開発する自動プロセッサ生成システム。」
　　
（３）対比・判断
ア　本願補正発明と刊行物発明との対比
（ア）刊行物発明のシステムには、使用可能な構成オプション（本願発明の「可変項目定義情報」に相当）に少なくとも以下のものを含むものである。すなわち、ＩＳＡオプション（本願発明の「オプション命令情報」に相
当）、プロセッサキャッシュの命令／データキャッシュサイズ（本願発明の「キャッシュのサイズ情報」に相当）、ＲＡＭサイズ、開始アドレス、ＲＯＭサイズ、開始アドレス（本願発明の「デバイスのアドレス情報、デバイスのサイズ情報」に相当）等が使用可能な構成オプションに含まれている。してみると、本願補正発明と刊行物発明とは、「前記可変項目定義情報は、オプション命令情報、ユーザ定義モジュールおよびマルチプロセッサ構成に関する情報、Ｃモデルにより記述されたユーザ定義の命令に関する情報、デバイスのオン／オフ情報、デバイスのアドレス情報、デバイスのサイズ情報およびキャッシュのサイズ情報に関する情報の少なくとも１つを含む」点で一致している。
　刊行物発明は、自動プロセッサ生成システムが、ユーザが所定の制約されたオプションのセットから選択できる変更可能性３０４を提供し、変更可能性内で、システムは、所定の機能、例えばＭＡＣ１６あるいはＤＳＰが、プロセッサ６０に付加されるべきであるかどうかおよび他のプロセッサの機
能、例えば割り込み数およびキャッシュサイズのパラメータ仕様３０８の２進選択３０６を可能にするものであり、プロセッサのハードウェアインプリメンテーションの記述（本願発明の「プロセッサのハードウェア記述」に相当）および同じ構成仕様からプロセッサをプログラミングするソフトウェア開発ツールのセットの両方を生成することによってプロセッサを自動的に構成でき、ハードウェアインプリメンテーションおよび様々な性能基準のためのソフトウェアツールを最適化でき、拡張性、２進選択およびパラメータ変更を含む、プロセッサのための様々な種類の構成可能性を可能にするシステムを提供するものであって、カストマイズされたプロセッサ命令セットオプションおよび標準化言語の拡張の記述を使用し、ターゲット命令セットの構成定義、命令セットを実行するのに必要な回路のハードウェア記述言語記
述、およびプロセッサのためのソフトウェアを生成し、プロセッサを検証するために使用できるコンパイラ、アセンブラ、デバッガおよびシミュレータのような開発ツール（これらは本願発明の「複数のソフトウェア」及び「検証環境および開発設計ツール」に相当する）を開発する自動プロセッサ生成システムである。そして、本願発明の「プロセッサを含むシステムＬＳＩ」はやはりプロセッサといえ、この点で刊行物発明と共通する。
　してみると、本願補正発明と刊行物発明とは、「プロセッサの開発設計に関わる可変項目定義情報に基づいて前記ソフトウェアを動作させ、プロセッサのハードウェア記述、検証環境および開発設計ツールを生成するプロセッサ開発環境生成部を具備」する点、及び、「オプション命令が定義されたプロセッサの開発設計に利用されるコンピュータシステム上で動作する複数のソフトウェアから成るプロセッサ開発装置」である点で一致している。
（イ）したがって、両者は
「オプション命令が定義されたプロセッサの開発設計に利用されるコン
ピュータシステム上で動作する複数のソフトウェアから成るプロセッサ開発装置であって、
　プロセッサの開発設計に関わる可変項目定義情報に基づいて前記ソフト
ウェアを動作させ、プロセッサのハードウェア記述、検証環境および開発設計ツールを生成するプロセッサ開発環境生成部を具備し、
　前記可変項目定義情報は、オプション命令情報、ユーザ定義モジュールおよびマルチプロセッサ構成に関する情報、Ｃモデルにより記述されたユーザ定義の命令に関する情報、デバイスのオン／オフ情報、デバイスのアドレス情報、デバイスのサイズ情報およびキャッシュのサイズ情報に関する情報の少なくとも１つを含むことを特徴とするプロセッサ開発装置。」である点で一致し、次の点で相違しているものと認められる。
ａ　開発設計の対象について、本願補正発明は、「プロセッサを含むシステムＬＳＩ」であるのに対し、刊行物発明は、「プロセッサ」である点
　　
イ　相違点ａについての検討
プロセッサを含むシステムＬＳＩは周知のものであるところ、刊行物発明もＤＳＰ、コプロセッサ等他の付加装置を追加するオプションを有するものであるから、プロセッサを含むシステムＬＳＩの開発設計をなす開発設計装置とすることは当業者にとって容易に推考できたものであり、また、上記相違点に基づく本願補正発明の効果に格別顕著なものがあるともいえない。
　したがって、本願補正発明は、刊行物発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。
　
（４）むすび
　以上のとおり、本件補正は、平成１８年改正前特許法第１７条の２第５項で準用する同法第１２６条第５項の規定に違反するものであり、特許法第
１５９条第１項において読み替えて準用する特許法第５３条第１項の規定により却下されるべきものである。
　
３．本願発明について
（１）本願発明
　平成２０年５月２７日付けの手続補正は上記のとおり却下されたので、本願の請求項１ないし５に係る発明は、平成２０年２月２６日付け手続補正書において補正された明細書の特許請求の範囲の請求項１ないし１６に記載された事項により特定されるものと認められるところ、その請求項１に係る発明（以下、「本願発明」という）は以下のとおりのものである。
「【請求項１】　オプション命令が定義されたプロセッサを含むシステムＬＳＩの開発設計に利用されるコンピュータシステム上で動作する複数のソフトウェアから成るシステムＬＳＩ開発装置であって、
　システムＬＳＩの開発設計に関わる可変項目定義情報に基づいて前記ソフトウェアを動作させ、システムＬＳＩのハードウェア記述、検証環境および開発設計ツールを生成するシステムＬＳＩ開発環境生成部を具備し、
　前記可変項目定義情報は、オプション命令情報、ユーザ定義モジュールおよびマルチプロセッサ構成に関する情報の少なくとも１つを含むことを特徴とするシステムＬＳＩ開発装置。」
　
（２）刊行物
　原審拒絶理由に引用された刊行物、および、その記載事項は、前記「２．（２）」に記載したとおりである。
　
（３）対比・判断
　本願発明は、前記２．で検討した本願補正発明の限定事項である構成を省いたものである。
　そうすると、本願発明の特定事項を全て含み、さらに他の特定事項を付加したものに相当する本願補正発明が、前記「２．（３）」に記載したとお
り、刊行物発明に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、刊行物発明に基づいて、当業者が容易に発明をすることができたものである。
　
（４）むすび
　したがって、本願発明は、刊行物発明に基いて当業者が容易に発明をすることができたものであるので、本願は、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。