【事件の表示】
　特願２００３−１９９７２８「ＴＦＴ基板」拒絶査定不服審判事件〔平成１６年　１月　８日出願公開、特開２００４−　　６９３６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成８年１１月２０日に出願された平成８年特許願第３０９４７２号の一部を、平成１５年７月２２日に平成５年改正前特許法第４４条第１項の規定による新たな特許出願として出願されたものであって、原審において平成１６年１２月１０日付けで通知された拒絶理由に対して、平成１７年６月１４日付けで手続補正書が提出された後、同年８月１８日付けで拒絶査定がなされたものであり、これに対し、平成１７年１１月２１日付けで拒絶査定に対する審判請求がなされるとともに、同年１２月２１日付けで手続補正がなされたものである。
　
２．本願発明
　本願の請求項に係る発明は、手続補正がなされた明細書及び図面の記載からみて、その特許請求の範囲の請求項１〜２９に記載された事項により特定されるとおりのものであると認められるところ、請求項１に係る発明は、以下のものである。
　「透明基板上に形成されたゲート電極、ゲートパッド及びゲートラインと、
　前記ゲート電極上に形成され、前記ゲートパッドの一部を露出させる絶縁膜パターンと、
　前記ゲート電極及び前記絶縁膜パターン上に形成された半導体膜パターンと、
　前記半導体膜パターン上に形成される不純物注入半導体膜パターンであって、前記ゲート電極上に形成された前記半導体膜パターンの上面と接触する不純物注入半導体膜パターンと、
　前記不純物注入半導体膜パターンの一部上に形成されたソース電極、ドレイン電極及びデータラインと、
　前記ソース電極及びドレイン電極上に形成され、ゲートパッド領域で前記絶縁膜パターン上に形成された保護膜パターンであって、前記ドレイン電極上にコンタクトホールを有し、前記ゲートパッドの上面を露出させる保護膜パターンと、
　前記保護膜パターン上で前記ドレイン電極に電気的に連結された第１画素電極パターンと、
　前記ゲートパッドの露出された上面に直接に連結された第２画素電極パターンと、
を備え、
　前記絶縁膜パターンと前記保護膜パターンとは前記ゲートパッド領域で重なっており、
　前記ゲート電極、前記ゲートパッド及び前記ゲートラインは、基板上に形成された第１金属膜パターンと前記第１金属膜パターン上に形成された第２金属膜パターンとを含み、
　前記第２金属膜パターンの厚さは前記第１金属膜パターンと同じ又は前記第１金属膜パターンより薄いことを特徴とするＴＦＴ基板。」（以下、「本願発明」という。）
　
３．刊行物記載の発明
　これに対して、原査定の拒絶の理由に引用された本願出願前に日本国内において頒布された刊行物である特開平６−２０２１５３号公報（以下、「引用例」という。）には、図面とともに、以下の事項が記載されている。
　
　（１）「【００３３】
【実施例】以下、本発明を実施例に基づいて具体的に説明する。図１は本発明の第１の実施例による逆スタガード型ＴＦＴマトリクス装置を示す平面図、図２（ａ）、（ｂ）、（ｃ）、（ｄ）はそれぞれそのドレイン端子部を示すＡＡ′線断面図、ＴＦＴ部を示すＢＢ′線断面図、画素部及び蓄積容量部を示すＣＣ′線断面図、並びにゲート端子部を示すＤＤ′線断面図である。
【００３４】ＴＦＴマトリクス装置のＴＦＴ部においては、透明絶縁基板１０上に、例えばＡｌ又はＣｒ等の金属層からなるゲート電極１２ａが形成されている。また、このゲート電極１２ａ上には、ＳｉＮ膜又はＳｉＯ2 膜とＳｉＮ膜との２層膜等からなるゲート絶縁膜１４ａを介して、ａ−Ｓｉ活性層１６ａが形成されている。そしてこのａ−Ｓｉ活性層１６ａ上には、チャネル保護膜１８ａが形成されているが、このチャネル保護膜１８ａの両側には、ｎ+ 型ａ−Ｓｉ接合層２０ａ、２０ｂを介してそれぞれａ−Ｓｉ活性層１６ａに接続するソース電極２２ａ及びドレイン電極２２ｂが相対して形成されている。更に、このように構成されたＴＦＴをパッシベーション膜３０が覆っている。」
　（２）「【００３５】また、画素部においては、ＴＦＴを覆っているパッシベーション膜３０に開口されたコンタクトホール３２ａを介して、ソース電極２２ａに接続されたＩＴＯ等の透明導電膜からなる画素電極３４ａが形成されている。……」
　（３）「【００３６】……また、ドレイン端子部においては、ドレイン端子下部電極２８が、ｎ+ 型ａ−Ｓｉ接合層２０ｂ及びドレイン電極２２ｂと共通の層をなすｎ+ 型ａ−Ｓｉ層２０及び金属層２２から形成されている。そしてこのドレイン端子下部電極２８は、ＴＦＴマトリクス装置の複数のドレイン電極２２ｂにドレインバスライン３６を介して接続されている。」
　（４）「【００３８】また、ゲート端子部においては、ゲート端子下部電極１２ｄが、ゲート電極１２ａ及びゲートバスライン１２ｃと共通の層をなす金属層から形成されている。そしてこのゲート端子下部電極１２ｄは、ＴＦＴマトリクス装置の複数のゲート電極１２ａにゲートバスライン１２ｃを介して接続されている。また、このゲート端子下部電極１２ｄ上には、ゲート絶縁膜１４ａと共通の層をなす絶縁膜１４及びパッシベーション膜３０に開口されたコンタクトホール３２ｄを介して、画素電極３４ａと同一材料の酸化導電膜からなるゲート端子上部電極３４ｃが積層され、ゲート端子下部電極１２ｄの酸化を防止している。」
　（５）図１及び図２から、絶縁膜１４とパッシベーション膜３０とがゲート端子下部電極１２ｄの領域で重なっている構成がみてとれる。
　
　したがって、上記（１）〜（５）により、引用例には次の発明が記載されていると認める。
　「透明絶縁基板上に形成されたゲート電極、ゲート端子下部電極及びゲートバスラインと、
　前記ゲート電極上に形成され、前記ゲート端子下部電極の一部を露出させる絶縁膜と、
　前記ゲート電極及び前記絶縁膜上に形成されたａ−Ｓｉ活性層と、
　前記ａ−Ｓｉ活性層上に形成されるｎ+ 型ａ−Ｓｉ接合層であって、前記ゲート電極上に形成された前記ａ−Ｓｉ活性層の上面と接触するｎ+型ａ−Ｓｉ接合層と、
　前記ｎ+ 型ａ−Ｓｉ接合層の一部上に形成されたドレイン電極、ソース電極及びドレインバスラインと、
　前記ドレイン電極及びソース電極上に形成され、ゲート端子下部電極領域で前記絶縁膜上に形成されたパッシベーション膜であって、前記ソース電極上にコンタクトホールを有し、前記ゲート端子下部電極の上面を露出させるパッシベーション膜と、
　前記パッシベーション膜上で前記ソース電極に電気的に連結された画素電極と、
　前記ゲート端子下部電極の露出された上面に直接に連結されたゲート端子上部電極と、
を備え、
　前記絶縁膜と前記パッシベーション膜とは前記ゲート端子電極下部領域で重なっており、
　前記ゲート電極、前記ゲート端子下部電極及び前記ゲートバスラインは、基板上に形成された金属層からなるＴＦＴ基板。」（以下、「引用発明」という。）
　
４．対比
　次に、本願発明と引用発明とを対比すると、  
　（１）引用発明における「透明絶縁基板」，「ゲート端子下部電極」，「ゲートバスライン」，「絶縁膜」，「ａ−Ｓｉ活性層」，「ｎ+ 型ａ−Ｓｉ接合層」，「ドレインバスライン」，「パッシベーション膜」，「画素電極」，「ゲート端子上部電極」及び「金属層」は、それぞれ、本願発明における「透明基板」，「ゲートパッド」，「ゲートライン」，「絶縁膜パターン」，「半導体膜パターン」，「不純物注入半導体膜パターン」，「データライン」，「保護膜パターン」，「第１画素電極パターン」，「第２画素電極パターン」及び「金属膜」に相当する。
　（２）引用例には、「ｎ+ 型ａ−Ｓｉ接合層２０ａ、２０ｂを介してそれぞれａ−Ｓｉ活性層１６ａに接続するソース電極２２ａ及びドレイン電極２２ｂが相対して形成されている」と記載されており（上記「３．（１）」）、ｎ+ 型ａ−Ｓｉ接合層がａ−Ｓｉ活性層の上面と接触していることは明らかである。
　
　したがって、本願発明と引用発明とは、
　「透明基板上に形成されたゲート電極、ゲートパッド及びゲートラインと、
　前記ゲート電極上に形成され、前記ゲートパッドの一部を露出させる絶縁膜パターンと、
　前記ゲート電極及び前記絶縁膜パターン上に形成された半導体膜パターンと、
　前記半導体膜パターン上に形成される不純物注入半導体膜パターンであって、前記ゲート電極上に形成された前記半導体膜パターンの上面と接触する不純物注入半導体膜パターンと、
　前記不純物注入半導体膜パターンの一部上に形成されたソース電極、ドレイン電極及びデータラインと、
　前記ソース電極及びドレイン電極上に形成され、ゲートパッド領域で前記絶縁膜パターン上に形成された保護膜パターンであって、前記ドレイン電極又は前記ソース電極上にコンタクトホールを有し、前記ゲートパッドの上面を露出させる保護膜パターンと、
　前記保護膜パターン上で前記ドレイン電極又は前記ソース電極に電気的に連結された第１画素電極パターンと、
　前記ゲートパッドの露出された上面に直接に連結された第２画素電極パターンと、
を備え、
　前記絶縁膜パターンと前記保護膜パターンとは前記ゲートパッド領域で重なっており、
　前記ゲート電極、前記ゲートパッド及び前記ゲートラインは、基板上に形成された金属膜からなるＴＦＴ基板。」である点で一致し、次の点で相違している。  
　［相違点］  
・相違点１
　本願発明では、保護膜パターンはドレイン電極上にコンタクトホールを有し、第１画素電極パターンはドレイン電極に電気的に連結されているのに対して、引用発明では、保護膜パターンはソース電極上にコンタクトホールを有し、第１画素電極パターンはソース電極に電気的に連結されている点。
・相違点２
　本願発明では、ゲート電極、ゲートパッド及びゲートラインは、基板上に形成された第１金属膜パターンと前記第１金属膜パターン上に形成された第２金属膜パターンとを含み、前記第２金属膜パターンの厚さは前記第１金属膜パターンと同じ又は前記第１金属膜パターンより薄く構成されているのに対して、引用発明では、ゲート電極、ゲートパッド及びゲートラインは、基板上に形成された１つの金属膜パターンである点。
　
５．判断
　以下、上記相違点１，２について検討する。 
・相違点１について
　引用発明の「ソース電極」及び「ドレイン電極」は構造的に違いはなく、単にキャリアの導通方向により区別して呼称されるに過ぎず、また、ＴＦＴのドレイン電極を保護膜パターンのコンタクトホールを介して画素電極パターンに接続する構成とＴＦＴのソース電極を保護膜パターンのコンタクトホールを介して画素電極パターンに接続する構成とは、両者とも周知な構成（前者の例として、例えば特開平４−３２６３３０号公報参照）であるから、引用発明のソース電極をドレイン電極として構成することになんら困難性はなく、当業者が適宜なし得る設計事項である。
・相違点２について
　例えば、原査定の拒絶の理由に引用された特開平５−３２３３７３号公報、或いは、特開平４−２１３４２７号公報，特開平４−２０９３０号公報及び特開昭６４−８４６６８号公報に開示されているように、ＴＦＴのゲート電極を第１金属膜パターンとその上に形成された第２金属膜パターンとの２層で形成する構成は周知であり、引用発明のゲート電極として当該周知な構成を適用することは当業者であれば容易に想到し得る事項である。
　そして、第１金属膜パターン及び第２金属膜パターンの厚みは当業者が適宜設計し得るものであるから、第２金属膜パターンの厚さを第１金属膜パターンと同じ又は第１金属膜パターンより薄い構成とすることは当業者が適宜なし得る設計事項（上記周知技術には当該構成も開示されている）に過ぎない。
　なお、審判請求人は審判請求書（平成１８年１月２６日付け手続補正書）において、「第２金属膜パターンの厚さが第１金属膜パターンと同じ又は第１金属膜パターンより薄い」構成によって「アンダーカットの発生を防止する」と効果を主張しており、本件の第１実施例は「【００１８】　詳しくは、透明な基板２０上に例えばアルミニウム又はアルミニウム合金を２，０００Å−４，０００Å程度の厚さで蒸着して第１金属膜２２を形成する。次に、前記第１金属膜２２上に耐火金属を５００Å−２，０００Åの厚さで蒸着して第２金属膜２４を形成する。」構成であって「第２金属膜パターンの厚さが第１金属膜パターンと同じ又は第１金属膜パターンより薄い」ものである。
　しかしながら、本件明細書の【００２６】には「一方、本発明の第１実施例におけるゲート電極を構成する前記第１金属膜２２及び第２金属膜２４は一つのマスクを用いて蝕刻される。従って、図１２に示すようにゲート電極にアンダーカットが発生し得る。」と記載されており、「第２金属膜パターンの厚さが第１金属膜パターンと同じ又は第１金属膜パターンより薄い」ものにおいて「アンダーカットが発生する」と記載されていることから、上記審判請求人の主張は信憑性を持たず、よって、請求人の主張する上記構成の技術的意義は認められない。
　
　そして、本願発明の構成による作用効果も引用発明及び周知技術から当業者が予測し得る程度のものに過ぎない。
　
６．むすび
　以上のとおり、本願発明は、引用例に記載された発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。  
　よって、結論のとおり審決する。