【事件の表示】
　特願２００３−５２１４９４「移動端末機におけるモデムとメモリとの間のインターフェース装置及び方法」拒絶査定不服審判事件〔平成１５年　２月２７日国際公開、ＷＯ０３／１７５１７、平成１７年　１月　６日国内公表、特表２００５−５００６０４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１４年８月２０日（パリ条約による優先権主張２００１年８月２０日、大韓民国）の出願であって、出願後の手続きの経緯は次のとおりである。
審査請求　　　　　　　　平成１５年１２月２２日
拒絶理由通知　　　　　　平成１７年９月２日
意見書　　　　　　　　　平成１８年３月６日
手続補正　　　　　　　　平成１８年３月６日
拒絶査定（起案）　　　　平成１８年６月１日
拒絶査定（送達日）　　　平成１８年６月６日
審判請求　　　　　　　　平成１８年９月４日
手続補正　　　　　　　　平成１８年９月２５日
　
２．平成１８年９月２５日付の手続補正についての補正却下の決定
［補正却下の決定の結論］
　平成１８年９月２５日付の手続補正を却下する。
　
［理由］
（１）本件補正
　本件補正（平成１８年９月２５日付の手続補正を、以下「本件補正」という。）により、次のとおり補正された。
「【請求項１】
　目的物の動作のために必要な情報を貯蔵し、読み出し命令及びアドレスを受信し、前記アドレスに対応する貯蔵された情報を出力する複数のデータ入出力ピンを有するＮＡＮＤフラッシュメモリを備える回路において、
　前記ＮＡＮＤフラッシュメモリの容量より小さい容量を有し、前記ＮＡＮＤフラッシュメモリに貯蔵された情報の一部分をコピーし、前記ＮＡＮＤフラッシュメモリの第１アドレスと異なる第２アドレスを有する作業メモリと、
　
前記ＮＡＮＤフラッシュメモリと、前記ＮＡＮＤフラッシュメモリに書き込むための所定のデータを処理するモデムとの間をインターフェースする装置と、を備え、　前記インターフェースする装置は、
であって初期化に要求される基本データ
　前記プログラム可能メモリと接続され、前記作業メモリに貯蔵された前記一部分の情報を前記第２アドレスを使用してランダムに読み出すように制御する制御器と、
を含むことを特徴とする回路。
…（中略）…
【請求項１３】
　所定のデータを貯蔵するＮＡＮＤフラッシュメモリ、初期駆動時に読み取られる基本データを有するプログラム可能メモリ、前記ＮＡＮＤフラッシュメモリと異なるアドレスを有する作業メモリ、及び前記ＮＡＮＤフラッシュメモリから所定のデータを読み取るモデムを備
えるとともに、前記ＮＡＮＤフラッシュメモリと前記モデムとの間をインターフェースする装置に備
　前記プログラム可能メモリからの基本データに基づいて前記モデムを初期化する過程と、
　前記プログラム可能メモリからの基本データに基づいて前記ＮＡＮＤフラッシュメモリからデータを読み出し、前記読み出されたデータを前記作業メモリに書き込む過程と、
を含むことを特徴とする方法。
…（中略）…
【請求項１６】
　所定のデータを貯蔵するＮＡＮＤフラッシュメモリ、初期駆動時に読み取られる基本データを有するプログラム可能メモリ、前記モデムと前記ＮＡＮＤフラッシュメモリとの間に送受信されるデータのエラー訂正コードを生成するエラー訂正コード生成部、前記ＮＡＮＤフラッシュメモリと異なるアドレスを有する作業メモリ、及び前記ＮＡＮＤフラッシュメモリから所定のデータを読み出すためのモデムを備
えるとともに、前記ＮＡＮＤフラ-ッシュメモリと前記モデムとの間をインターフェースする装置を備
　前記プログラム可能メモリからの基本データに基づいて前記モデムの初期化を遂行する過程と、
　前記基本データに基づいて前記ＮＡＮＤフラッシュメモリからデータを読み出し、前記読み取られたデータを前記作業メモリに書き込む過程と、
を含む方法。
…（後略）…」
　
（２）補正の適否の判断
（２．１）
　本件補正は、請求項１についてみると、「ＮＡＮＤフラッシュメモリと、前記ＮＡＮＤフラッシュメモリに書き込むための所定のデータを処理するモデムとの間をインターフェースする装置」を構成要素として追加することを含み、前記「インターフェースする装置は、」…（中略）…プログラム可能メモリと、…（中略）…制御器と、を含む、インターフェースする装置とするものである。
　
　前記請求項１，１３，１６についての補正は、当初明細書の段落【００２５】〜【００２８】および図２などに基づくもので、当初明細書又は図面に記載した事項の範囲内においてされたものと認められる。
　　よって、本件補正は、当初明細書に記載した事項の範囲内においてしたものであるから、特許法第１７条の２第３項の規定に適合する。
　
（２．２）前記「ＮＡＮＤフラッシュメモリと、前記ＮＡＮＤフラッシュメモリに書き込むための所定のデータを処理するモデムとの間をインターフェースする装置」を構成要素として追加することを含む補正は、補正前の、ＮＡＮＤフラッシュメモリ、作業メモリ、プログラム可能メモリ、制御器モデムのいずれかに限定を加えるものではなく、実質的に、モデムとの間をインターフェースする装置を発明特定事項として追加することを含むものである。
　請求項１３，１６についても実質的に「モデムとの間をインターフェースする装置」を構成要素として追加することを含むものである。
　したがって、本件補正は、特許請求の範囲の減縮を目的とするものではあるものの請求項に記載した発明を特定するために必要な事項に限定を加えるものではない。しかも、本件補正は、請求項の削除、誤記の訂正、明りょうでない記載の釈明のいずれにも該当しない。
　よって、本件補正は、平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる、同法による改正前の特許法第１７条の２第４項第２号の規定に違反するので、同法第１５９条第１項において読みかえて準用する同法第５３条第１項の規定により却下すべきものである。
　
（２．３）独立特許要件について
　次に、仮に、本件補正が、特許請求の範囲の限定的な減縮を目的とするものであるとして、本件補正後の前記請求項１に記載された発明（以下、「本件補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）について以下に検討を付け加える。
　
（２．３．１）本件補正発明について
　本件補正後の請求項１に係る発明（以下、「本件補正発明」という。）は前記に記載されたとおりのものである。
（２．３．２）引用刊行物
　原審の拒絶の理由に引用された、本願優先権主張日前頒布された刊行物である、特開平６−１３９１４０号公報（以下、「刊行物１」という。）には、図面とともに次の事項が記載されている。
Ａ．「【００３０】
【発明が解決しようとする課題】本発明の目的の１つは、ブロック単位でのみ消去可能であり且つあらかじめ消去せずにビットを第１の論理状態から第２の論理状態に重ね書きすることは不可能である不揮発性半導体メモリのファイル構造を提供することである。」
Ｂ．「【０００６】ＭＳ‐ＤＯＳ  ＢＩＯＳは（１）  ＲＯＭ  ＢＩＯＳのドライバの構成要素を拡張し且つ使用する新たなドライバと；（２）  ＭＳ‐ＤＯＳ  ＢＩＯＳドライバの初期設定ルーチンと；（３）  別のローダプログラムとを含む。
【０００７】ＭＳ‐ＤＯＳ  ＢＩＯＳの新たなドライバをＢＩＯＳ拡張又はＢＩＯＳ  ＲＯＭ拡張ともいう。」
Ｃ．「【００３６】
【実施例】図２は、１つの好ましいファイルシステム（ファイル構造ともいう）３２を含むパーソナルコンピュータシステム１０を示す。ファイルシステム３２は１つのフラッシュＥＥＰＲＯＭ又はフラッシュメモリアレイ３４を形成する複数のフラッシュＥＥＰＲＯＭを含む。…（中略）…ファイル構造３２は、システムＲＡＭ２２に記憶されているソフトウェアファイルシステムドライバ２８をさらに含む。パーソナルコンピュータシステム１０は中央処理装置（「ＣＰＵ」１２）と、バス１８とをさらに含む。
…（中略）…
【００４０】システムＲＡＭ２２がアプリケーションプログラム２４，オペレーティングシステム２６及びファイルシステムドライバソフトウェア２８を記憶するのみならず、アプリケーションプログラム２４，オペレーティングシステム２６及びファイルシステムドライバソフトウェア２８は、パーソナルコンピュータシステム１０がオフ又はオンである間に、フラッシュメモリアレイ３４にも記憶される。フラッシュメモリアレイ３４は２つ以上のアプリケーションプログラムと、２つ以上のオペレーティングシステムと、２つ以上のファイルシステムドライバソフトウェアとを記憶できる。フラッシュメモリアレイ３４はデータファイルと、ディレクトリ情報とをさらに記憶する。ウォームブート又はコールドブートのいずれかの時点で、ファイルシステムドライバソフトウェア２８はフラッシュメモリアレイ３４からシステムＲＡＭ２２へロードされる。要するに、フラッシュメモリアレイはハードディスクの代わりとなる大容量記憶装置として動作する。」
Ｄ．「【００４１】パーソナルコンピュータシステム１０は、自身に関わるＢＩＯＳソフトウェアを記憶するＲＯＭ１４をさらに含む。本発明の一実施例では、ＲＯＭ１４に記憶されるＢＩＯＳは、それぞれ２キロバイトの追加ＢＩＯＳ  ＲＯＭ拡張部を伴う６４キロバイトＢＩＯＳを含む。ファイルシステムドライバソフトウェア２８は、実行に先立って、ＲＯＭ１４ではなくフラッシュメモリアレイ３４に記憶される。
【００４２】コンピュータシステム１０のパワーアップ後、ＲＯＭ１４のＢＩＯＳプログラムを実行する時点で、ファイルシステムドライバソフトウェア２８とオペレーティングシステム２６はフラッシュメモリアレイ３４からバス１８を介してシステムＲＡＭ２へロードされる。そこで、コンピュータシステム１０のユーザーはオペレーティングシステム２６を使用して、アプリケーションプログラム２４をシステムＲＡＭ２２にロードする。コンピュータシステム１０のユーザーは、さらに、データ、他のアプリケーションプログラム及び他のオペレーティングシステムをシステムＲＡＭ２２にロードすることができる。」
Ｅ．「【００５９】図４は、さらに別の好ましいファイル構造９４を有するパーソナルコンピュータシステム７０を示す。パーソナルコンピュータシステムは中央処理装置１２と、システムＲＡＭ７２とを含む。好ましい一実施例では、システムＲＡＭ７２はアプリケーションプログラム２４と、オペレーティングシステム２６とを記憶している。パーソナルコンピュータシステム７０はバス８８と、ＲＯＭ７８とをさらに含む。ＲＯＭ７８はＢＩＯＳソフトウェア７９と、ＢＩＯＳ拡張ソフトウェア８０とを記憶している。
【００６０】パーソナルコンピュータシステム７０は制御装置９２と、フラッシュメモリアレイ９６とをさらに含む。フラッシュメモリアレイ９６は複数のフラッシュＥＥＰＲＯＭから構成されている。フラッシュメモリアレイ９６はアプリケーションプログラム２４と、オペレーティングシステム２６と、データと、他のアプリケーションプログラムと、他のオペレーティングシステムとを記憶し、それらをバス８８を介してシステムＲＡＭ７２にロードすることができる。ファイル構造９４は制御装置９２と、フラッシュメモリアレイ９６と、ＲＯＭＢＩＯＳ拡張ソフトウェア８０と、ＲＯＭ  ＢＩＯＳソフトウェア７９の一部とから構成されている。
【００６１】図４に示すパーソナルコンピュータシステム７０は、フラッシュメモリアレイ９６に関して完全ハードウェア駆動形ファイル構造を有する。制御装置９２は、フラッシュメモリアレイ９６のファイル構造を規定し且つ制御するための特定専用装置である。制御装置９２は、制御を監督するマイクロコントローラ１００を含む。
【００６２】制御装置９２は制御論理１０６をさらに含む。本発明の好ましい一実施例においては、制御論理１０６はプログラマブル論理アレイ（「ＰＬＡ」）から構成される。制御論理１０６は、制御装置９２の動作を制御するデジタル論理を含む回路である。
【００６３】一実施例では、制御装置９２は、ファイルシステムドライバソフトウェアを記憶するＲＯＭ９８を含む。ファイルシステムドライバソフトウェアはマイクロコントローラ１００により実行可能であり、フラッシュメモリアレイ９６のファイル構造を規定する。
【００６４】別の実施例によれば、フラッシュメモリアレイ９６のファイル構造を規定する実行可能なファイルシステムドライバソフトウェアは、ＲＯＭ  ＢＩＯＳソフトウェア７９の一部及びＲＯＭ  ＢＩＯＳ拡張ソフトウェア８０を形成する。
【００６５】制御装置９２はバッファＲＡＭ１０２を含む。バッファＲＡＭ１０２はファイルの転送と、ディレクトリの作成及び更新とに関して緩衝を実行する。」
Ｆ．（【００７０】〜【００７２】から抽出）
「【００７０】図４のパーソナルコンピュータシステム７０は、対応するフラッシュメモリアレイのファイル構造を制御するための専用のハードウェアをそれぞれ含んでいる。パーソナルコンピュータシステム７０の場合には、その追加ハードウェアは制御装置９２である。図４の制御装置９２は、ファイルシステム制御コードをシステムＲＡＭ７２又はフラッシュメモリアレイ９６にそれぞれ記憶する必要をなくすための手段を構成している。
【００７１】制御装置９２は図４のシステムＲＡＭ７２がそれぞれファイル構造５８，９４に対するデータバッファとして動作する必要がないように、それぞれデータを緩衝する働きをする。
【００７２】図４の制御装置９２を設けたため、ファイル構造９６を、パーソナルコンピュータシステムに関する基本システムハードウェアの一部であるブート可能記憶領域を含むものとして認識することができる。その結果、制御装置９２はパーソナルコンピュータシステムのフラッシュメモリアレイのファイル構造の総体的な性能を向上させる働きをする。」
Ｇ．「【００７５】これに対し、コンピュータシステム７０のハードウェア制御装置９２はファイルシステムドライバを記憶し、これにより、フラッシュメモリアレイ９６，ＲＯＭ７８及びシステムＲＡＭ７２に関するメモリ要件は緩和される。さらに、ハードウェア制御装置９２はファイルシステム制御指令を簡略化する。たとえば、ハードウェア制御装置９２は、ファイルシステム制御指令を、他のいずれかのメモリスペースにあるコードを参照するラベルによりソフトウェアアクセス可能である高レベル手順呼出しに変換する。本発明の一実施例においては、簡略化されたファイルシステム制御指令又はファイルドライバ制御指令は従来のＢＩＯＳ型制御コードとしてハードウェア制御装置９２のＲＯＭ８９に記憶される。これにより、ソリッドステートファイルシステム９４を基本ブート可能装置として認識することができる。その結果、ファイルシステムの呼出しは簡単になる。ファイルシステムを呼出すたびに、ファイルシステムドライバ（ファイルシステム制御コードともいう）が実行されることになる。
【００７６】一実施例では、図４のパーソナルコンピュータシステム７０の場合の各ファイルシステム呼出しは、ＲＯＭ７８に記憶されている主ＢＩＯＳ及び直接マッピング方式ＢＩＯＳ拡張ソフトウェアからＣＰＵ１２が命令を取出すことによって、直接実行される。別の実施例では、各ファイルシステム呼出しは、ＲＯＭ９８に記憶されているＢＩＯＳ拡張メモリブロックにあるメモリページからＣＰＵ１２により実行される。さらに別の実施例においては、各ファイルシステム呼出しはハードウェア制御装置９２のＲＯＭ９８に記憶されているファイルシステムドライバからマイクロコントローラ１００により実行される。
【００７７】好ましい実施例では、ハードウェア制御装置９２は各ファイル関連タスクをホストＣＰＵ１２からの単一の指令に短縮し、これがＣＰＵ１２のオフローディングを増加させるのを助ける。」
Ｈ．「【００８３】図２〜図４に示す実施例の場合、固定ディスクドライブ又はフロッピーディスクドライブに代わるものとしてフラッシュメモリアレイ３４，６４及び９６を使用できるであろうということを理解すべきである。」
Ｉ．図２には、ＣＰＵ、ＲＯＭＢＩＯＳ、システムＲＡＭ、フラッシュアレイのそれぞれがバス１８（通常アドレスバスとデータバスを含む）に接続されたパーソナルコンピュータシステムが示されている。
　図４には、ホストＣＰＵ、ＲＯＭＢＩＯＳ、システムＲＡＭ、制御装置を含むソリッドステートファイルシステム９４、フラッシュアレイのそれぞれがバス１８（アドレスバスやデータバスを含む）により接続されたパーソナルコンピュータシステムが示されている。
　
（Ａ）Ｇ．Ｅ．と図４によれば、制御装置９２を含むソリッドステートファイルシステム９４にあるフラッシュメモリアレイ９６は、アプリケーションプログラムと、オペレーティングシステムと、データなどを記憶し、それらをバス８８を介してシステムＲＡＭ７２にロードすることができ、Ｆ．によれば、制御装置は、ホストＣＰＵからのファイルシステム制御指令を受ける。この指令はホストＣＰＵからバス（アドレスバス、データバス）を介して制御装置に受信される（図４参照）と解されるから、ホストＣＰＵからの読み出し指令（命令）及びアドレスを受信して行うものが読み取れる。
（Ｂ）Ｇ．によれば、制御装置は各ファイル関連タスクをホストＣＰＵからの指令により行い、ホストＣＰＵのオフローディングができる旨ある。フラッシュメモリアレイはハードディスクの代わりとなる大容量記憶装置として動作する（Ｃ．参照）ことから、前記ファイル関連タスクには、ホストＣＰＵが制御装置に指令し、ホストＣＰＵが処理したデータをシステムＲＡＭから大容量記憶装置として動作するフラッシュメモリアレイに書き込み記憶させることが含まれると解される。
（Ｃ）Ｃ．に記載された、ハードディスクの代わりとなる大容量記憶装置として動作するフラッシュメモリアレイは、そのフラッシュメモリアレイの大容量についてみると、外部補助記憶（前記大容量記憶装置であるハードディスクは外部補助記憶と解される。）の方が主記憶（前記システムＲＡＭ２）の記憶容量より何倍も大きいのが通常であることをふまえると、前記フラッシュメモリアレイとシステムＲＡＭ２の記憶容量を比較した場合にも、大容量記憶装置として動作する前記フラッシュメモリアレイの容量の方がシステムＲＡＭの容量より何倍も大きく、システムＲＡＭはフラッシュメモリアレイより小さい容量であるといえる。
　システムＲＡＭは、アドレスバスとデータバスを含むことが通常のバスに接続されているので、アドレスを有するシステムＲＡＭといえる。
（Ｄ）Ｅ．によれば、ファイル構造９４（図４参照、ソリッドステートファイルシステム）には、ＲＯＭＢＩＯＳ拡張ソフトウェア８０と、ＲＯＭ  ＢＩＯＳソフトウェア７９の一部とから構成されているＲＯＭ７８が含まれる。Ｂ．によれば、ＢＩＯＳ  ＲＯＭ拡張部を伴うＲＯＭＢＩＯＳは、ＲＯＭＢＩＯＳのドライバの構成要素を拡張し且つ使用する新たなドライバと、ＭＳ‐ＤＯＳ  ＢＩＯＳドライバの初期設定ルーチンと、別のローダプログラムとを含む。
（Ｅ）ＲＯＭＢＩＯＳとＣＰＵはバスを介して接続されており、Ｃ．によれば、フラッシュメモリアレイはハードディスクの代わりとなる大容量記憶装置として動作するので、外部補助記憶装置であるハードディスクの場合のように、システムＲＡＭに記憶されたアプリケーションプログラム、オペレーティングシステムなどは（ランダムに）読み出されて、パーソナルコンピュータシステム１０がオフ又はオンである間に、フラッシュメモリアレイに記憶されることが読み取れる。即ち、少なくとも、ホストＣＰＵがシステムＲＡＭにロードされたオペレーティングシステムやファイルドライバをアドレスを使用してランダムに（システムＲＡＭであるから自明）読み出すように制御されることが示されている。この際、図４の制御装置も前記読み出しの制御に関連した制御がされるといえる。
　
　（Ａ）〜（Ｅ）の点をふまえると、刊行物１には、不揮発性半導体メモリのファイル構造を提供することを目的とした次の発明（以下「刊行物１の発明」という。）が示されている。
　
　ホストＣＰＵにアドレスバスとデータバスを含むバスにより接続され、オペレーティングシステムと、アプリケーションプログラムとデータとを記憶するフラッシュメモリアレイを備えるシステムにおいて、
　ハードディスクの代わりとなる大容量記憶装置として動作する前記フラッシュメモリアレイより小さい容量を有し、前記フラッシュメモリアレイに記憶されたオペレーティングシステムとアプリケーションプログラムとデータは前記フラッシュメモリアレイから前記バスを介してシステムＲＡＭにロードされ、アドレスを有する前記システムＲＡＭと、
　前記フラッシュメモリアレイと、前記フラッシュメモリアレイに書き込むための所定のデータを処理するホストＣＰＵとの間のソリッドステートファイルシステムと、を備え、
　前記ソリッドステートファイルシステムは、
　前記フラッシュメモリアレイに記憶されたオペレーティングシステムと、アプリケーションプログラムとデータとを前記システムＲＡＭへロードするために必要な、ＲＯＭＢＩＯＳ拡張ソフトウェア８０と、ＲＯＭ  ＢＩＯＳソフトウェア７９の一部を有するＲＯＭ７８と、
　前記ＲＯＭ７８とバスで接続され、前記システムＲＡＭにロードされたオペレーティングシステムとアプリケーションプログラムとデータをバスからアドレスを使用してランダムに読み出すようにホストＣＰＵが制御するのに関連して制御する制御装置と、
を含むことを特徴とするシステム。
　
　同じく、原審の拒絶の理由に引用された、本願優先権主張日前頒布された刊行物である、米国特許第６２６３３９９号明細書（以下、「刊行物２」という。）には、図面とともに次の事項が記載されている。
ａ．「It would therefore be beneficial to provide a CPU-memory combination which allows for expansion of memory without having to redesign the surrounding circuitry.
　Another drawback of the prior art system is the cost of the available memory. In common use today is conventional flash memory. The present invention provides an apparatus which, in a preferred embodiment, uses NAND flash memory which provides a six-fold cost improvement over prior art conventional memory.」（第２欄７行〜１６行）
当審訳；したがって、周囲の回路類のデザインを変更する必要なしに、メモリの拡張を許容するCPUメモリ組合せを提供することは有益である。
　先行技術システムの別の欠点は利用可能なメモリのコストである。この共通の使用には従来のフラッシュ・メモリーがある。この発明は、好ましい具体化中で、先行技術の従来のメモリーの６倍のコスト改良を提供するNAND型フラッシュメモリーを使用する装置を提供する。
ｂ．「The heart of this invention is the interfacing of a NAND flash or other similar memory with a conventional CPU through a memory interface. An optional conventional ROM memory may also be coupled to the memory interface, through control lines, address lines, and data lines provided for that purpose.
　Here, a conventional CPU is one which has separate address and data lines, and which addresses randomly accessible memory segments, typically one to four bytes at a time, and which typically requires that all bits of a complete address for a given memory segment be presented simultaneously on the CPU address lines.
　A NAND flash memory is a page-oriented memory which is read from and written to using sequential data byte blocks. Further, a NAND Flash memory receives command, data, and address information on the same I/O lines. In order for a conventional CPU to effectively communicate with a NAND flash memory or other similar memory, it is necessary for an interfacing apparatus to translate the address information received from the CPU into a form usable by the NAND flash memory, and to reorganize byte-level data at the CPU into page or block form. Further, the memory interface properly operates the NAND flash memory control lines, a task which would be impossible for conventional CPU's without external circuitry.」（第２欄５４行〜第３欄１１行）
当審訳；この発明の中心は、メモリインターフェースを通して従来のCPUを備えたNANDフラッシュあるいは他の同様のメモリのインターフェース操作をすることにある。オプションの従来のROMメモリも、その目的に提供される制御線、アドレス線、およびデータ線によってメモリインターフェースにつながれるであろう。
　ここで、従来のCPUは、分離したアドレスおよびデータ線を持っており、典型的には一度に1〜4バイトずつランダムにアクセス可能なメモリーセグメントをアドレスするもので、そしてそれは与えられたメモリーセグメントのための完全なアドレスの全ビットがCPUアドレスライン上に同時に示されることを典型的には要求する。
　NANDフラッシュメモリーは、連続データ・バイト・ブロックを使用するために書き込まれ、読み出される、ページ指向のメモリである。さらに、NAND型フラッシュメモリーは、同じI/Oライン上で、コマンド、データおよびアドレス情報を受け取る。従来のCPUがNAND型フラッシュメモリーあるいは他の同様のメモリと有効に通信するために、CPUから受け取られたアドレス情報をNANDフラッシュメモリーによって使用可能な形式へ翻訳し、かつページまたはブロック・フォームへCPUでバイト-レベル・データを再編成する、インターフェース装置が必要である。さらに、メモリインターフェースは適切にNANDフラッシュメモリー制御線、外部回路類のない従来のCPUには不可能なタスクを操作する。」
ｃ．ＦＩＧ．３には、ＣＰＵとＮＡＮＤフラッシュメモリとの間のメモリインターフェースが示され、ＦＩＧ．４（特にステップ６２、６４〜７４、８４）には、ステップ６２で分岐してそれぞれのアドレスの送受がされることが示されている。ステップ６２で分岐し、ステップ８４の経路でメモリインターフェースをパスしてアドレス情報が従来のメモリに送られることと、ステップ６４の経路で、Ｉ／Ｏラインからアドレスサイクルでアドレスが送られる様子がみてとれる。
　
（ａ）ｂ．によれば、NANDフラッシュメモリーは、同じI/Oライン上で、コマンド、データおよびアドレス情報を受け取るが、このI/Oライン上で受け取るアドレスは、「ＮＡＮＤフラッシュメモリの第１のアドレス」に相当する。また、ｂ．によれば、分離したアドレスおよびデータ線を持っており、ランダムにアクセス可能なメモリーセグメントをアドレスするアドレス、即ち、与えられたメモリーセグメントのための完全なアドレスの全ビットがCPUアドレスライン上に同時に示されるアドレスは、前記I/Oライン上の「ＮＡＮＤフラッシュメモリの第１のアドレス」とは異なる第２のアドレスに相当する。
　
（２．３．３）対比・判断
　本件補正発明と刊行物１の発明とを対比すると
（ア）本件補正発明の「目的物の動作のために必要な情報」は、具体的にはオペレーティングシステムなどの情報であって、制御対象を操作するオペレーティングシステムと同義であるから、刊行物１の発明のオペレーティングシステムなど（情報）と比べ単なる表現の違いでしかない点、バスにより命令、アドレス、データが送受されることは通常のことである点、刊行物１の発明のフラッシュメモリなどのメモリが複数のデータ入出力端子（ピン）を有することは記載されているに等しい事項である点、Ｅ．によればフラッシュメモリに関しては完全ハードウェア駆動形ファイル構造を有することからハードウェアである回路が把握できるので刊行物１の「システム」は回路とみることもできる点、及び、本件補正発明の「ＮＡＮＤフラッシュメモリ」も上位概念ではフラッシュメモリである点をふまえれば、刊行物１の発明の「ホストＣＰＵにアドレスバスとデータバスを含むバスにより接続され、オペレーティングシステムと、アプリケーションプログラムとデータとを記憶するフラッシュメモリアレイを備えるシステム」と、本件補正発明の「目的物の動作のために必要な情報を貯蔵し、読み出し命令及びアドレスを受信し、前記アドレスに対応する貯蔵された情報を出力する複数のデータ入出力ピンを有するＮＡＮＤフラッシュメモリを備える回路」とは、「目的物の動作のために必要な情報を貯蔵し、読み出し命令及びアドレスを受信し、前記アドレスに対応する貯蔵された情報を出力する複数のデータ入出力ピンを有するフラッシュメモリを備える回路」を特定事項として有する点で共通する。
（イ）刊行物１の発明の「システムＲＡＭ」は、第１アドレスと異なる第２アドレスを有するシステムＲＡＭとまではいえないまでも、アドレスを有するシステムＲＡＭであり、一方、本件補正発明の「ＮＡＮＤフラッシュメモリの第１アドレスと異なる第２アドレスを有する作業メモリ」は上位概念ではアドレスを有する作業メモリである。
　ゆえに、刊行物１の発明の「ハードディスクの代わりとなる大容量記憶装置として動作する前記フラッシュメモリアレイより小さい容量を有し、前記フラッシュメモリアレイに記憶されたオペレーティングシステムとアプリケーションプログラムとデータが前記フラッシュメモリアレイから前記バスを介してシステムＲＡＭにロードされ、アドレスを有する前記システムＲＡＭ」と本件補正発明の「ＮＡＮＤフラッシュメモリの容量より小さい容量を有し、前記ＮＡＮＤフラッシュメモリに貯蔵された情報の一部分をコピーし、前記ＮＡＮＤフラッシュメモリの第１アドレスと異なる第２アドレスを有する作業メモリ」とは、「フラッシュメモリの容量より小さい容量を有し、前記フラッシュメモリに貯蔵された情報の一部分をコピーし、第２アドレスを有する作業メモリ」を特定事項として有する点で共通する。
（ウ）刊行物１の発明の「ホストＣＰＵ」「ソリッドステートファイルシステム」は「モデム」「インターフェースする装置」とまではいえないまでも処理装置、間にある装置ということができ、一方、本件補正発明の「モデム」「インターフェースする装置」も上位概念では処理装置、間にある装置といえる。
　これらをふまえると、刊行物１の発明「フラッシュメモリアレイと、前記フラッシュメモリアレイに書き込むための所定のデータを処理するホストＣＰＵとの間のソリッドステートファイルシステム」と本件補正発明の「ＮＡＮＤフラッシュメモリと、前記ＮＡＮＤフラッシュメモリに書き込むための所定のデータを処理するモデムとの間をインターフェースする装置」とは、「フラッシュメモリと、前記フラッシュメモリに書き込むための所定のデータを処理する処理装置との間にある装置」を有する点で共通する。
（エ）刊行物１の、「ソリッドステートファイルシステムは、
　前記フラッシュメモリアレイに記憶されたオペレーティングシステムと、アプリケーションプログラムとデータとを前記システムＲＡＭへロードするために必要な、ＲＯＭＢＩＯＳ拡張ソフトウェア８０と、ＲＯＭ  ＢＩＯＳソフトウェア７９の一部を有するＲＯＭ７８」と、本件補正発明の、「インターフェースする装置は、
前記ＮＡＮＤフラッシュメモリに貯蔵された情報の前記一部分を前記作業メモリにコピーするために必要な基本データであって初期化に要求される基本データを有するプログラム可能メモリ」とは、Ｂ．によれば、ＲＯＭＢＩＯＳ拡張ソフトウェア８０と、ＲＯＭ  ＢＩＯＳソフトウェア７９の一部が初期化に要求される基本データを有すると解されるので、この点をふまえれば、両発明は「間にある装置は、
前記フラッシュメモリに貯蔵された情報の前記一部分を前記作業メモリにコピーするために必要な基本データであって初期化に要求される基本データを有するプログラム可能メモリ」を有する点で共通する。
（オ）刊行物１の発明の「ＲＯＭ７８とバスで接続され、前記システムＲＡＭにロードされたオペレーティングシステムとアプリケーションプログラムとデータをバスからアドレスを使用してランダムに読み出すようにホストＣＰＵが制御するのに関連して制御する制御装置」と本件補正発明の「プログラム可能メモリと接続され、前記作業メモリに貯蔵された前記一部分の情報を前記第２アドレスを使用してランダムに読み出すように制御する制御器」とは実質的な差異はない。
　
（ア）〜（オ）をふまえると、刊行物１の発明と本件補正発明とは、次の事項を有する発明である点で一致し、そして、次の点で相違する。
〈一致点〉
　目的物の動作のために必要な情報を貯蔵し、読み出し命令及びアドレスを受信し、前記アドレスに対応する貯蔵された情報を出力する複数のデータ入出力ピンを有するフラッシュメモリを備える回路において、
　フラッシュメモリの容量より小さい容量を有し、前記フラッシュメモリに貯蔵された情報の一部分をコピーし、第２アドレスを有する作業メモリと、
　フラッシュメモリと、前記フラッシュメモリに書き込むための所定のデータを処理する処理装置との間にある装置と、
　前記間にある装置は、
前記フラッシュメモリに貯蔵された情報の前記一部分を前記作業メモリにコピーするために必要な基本データであって初期化に要求される基本データを有するプログラム可能メモリと、
　プログラム可能メモリと接続され、前記作業メモリに貯蔵された前記一部分の情報を前記第２アドレスを使用してランダムに読み出すように制御する制御器と、
を含むことを特徴とする回路。
　
〈相違点１〉フラッシュメモリが、本件補正発明は、ＮＡＮＤフラッシュメモリであるのに対し、刊行物１の発明は、ＮＡＮＤであるとは記載されていない点。
〈相違点２〉作業メモリが有する第２アドレスが、本件補正発明は、ＮＡＮＤフラッシュメモリの第１アドレスと異なるのに対し、刊行物１の発明はそのように異なるとは記載されていない点。
〈相違点３〉所定のデータを処理する処理装置との間にある装置に関して、本件補正発明は処理装置がモデムであり、間にある装置がインターフェースする装置であるのに対し、刊行物１の発明は、ホストＣＰＵであり、ソリッドステートファイルシステムである点。
　
〈当審判断〉
〈相違点１〉について
 フラッシュメモリとしてＮＡＮＤフラッシュメモリは本願優先権主張日前周知（例えば、刊行物２ＦＩＧ．３にもＮＡＮＤフラッシュメモリ２６が記載されている。）であり、刊行物１の発明において、フラッシュメモリをＮＡＮＤフラッシュメモリとすることは当業者が容易になし得ることである。  
〈相違点２〉について
　作業メモリが有するアドレスが、ＮＡＮＤフラッシュメモリの第１アドレスと異なるアドレスである技術は、本願優先権主張日前周知の技術にすぎない。例えば、刊行物２には、ランダムにアクセス可能なメモリーセグメントをアドレスするアドレス（即ち、与えられたメモリーセグメントのための完全なアドレスの全ビットがCPUアドレスライン上に同時に示されるアドレス）が、「ＮＡＮＤフラッシュメモリの第１のアドレス」とは異なる第２のアドレスに相当する技術が示されており、また、本願優先権主張日前に頒布された特開平１０−６３４４２号公報にも同様の技術が示されている。即ち該公報【００２８】段落には、マイクロプロセッサ１４（図１参照）は、ＲＯＭ１６に格納されたファームウェアを実行してこの半導体ディスク装置１０全体の動作を制御するものであり、パーソナルコンピュ−タのＣＰＵ１から送られるディスクアクセスのためのホストアドレスを、フラッシュＥＥＰＲＯＭ１１−１〜１１−１６をアクセスするためのメモリアドレスに変換するアドレス変換処理などを行う旨記載され、【００３１】段落には、ＲＡＭ１３（図１参照）は、マイクロプロセッサ１４の作業領域として使用され、ここには、ホストシステムからのディスクアドレスをメモリアドレスに変換するためのアドレス変換テーブル１３２、フラッシュＥＥＰＲＯＭに書き込むべき１ブロック分のブロックデータの格納位置を管理するヘッダテーブル１３３などが格納される旨記載されており、これらの記載によれば、作業メモリが有するアドレスが、ＮＡＮＤフラッシュメモリの第１アドレスと異なるアドレスであることに相当する技術が示されている。
　刊行物１の発明において、システムＲＡＭ（作業メモリ）が有するアドレスが、フラッシュメモリアレイのアドレスと異なるアドレスであると成すことは、前記周知の技術を参酌することにより当業者が容易になし得ることである。
〈相違点３〉について
　処理装置がモデムであり、間にある装置がインターフェースする装置である技術は本願優先権主張日前に周知の技術にすぎない。例えば、特開平２０００−１９４６００号公報図１には、ＣＰＵ用メモリ（フラッシュメモリ）、Ｉ／Ｆ回路（インターフェース）、データ通信制御ＣＰＵとモデム、携帯情報端末が接続されており、前記周知の技術が読み取れる。また、刊行物２には、間にある装置がインターフェースする装置（ＦＩＧ．３のメモリインターフェース２４参照）である技術が示されている。
　刊行物１の発明において、ホストＣＰＵであり、ソリッドステートファイルシステムであるところを、モデムであり、インターフェースする装置であると成すことは、前記周知技術を参酌することにより当業者が容易になし得ることである。
　そして、本件補正発明により奏する効果も、刊行物１に記載された発明、刊行物２に記載された発明及び前記周知技術から当業者が予測できる範囲内のものにすぎない。
　したがって、本件補正発明は、刊行物１に記載された発明、刊行物２に記載された発明及び前記周知技術に基いて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。
　
（２．３．４）小結
　以上のとおり、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定によっても却下すべきものである。
　
（３）むすび
　よって、上記補正却下の決定の結論の通り決定する。
　
３．本願請求項１の発明について
（１）平成１８年９月２５日付の手続補正は前記のとおり却下されたので、本願の請求項１に係る発明（以下、「本願発明」という。）は、平成１８年３月６日付けの手続補正書における特許請求の範囲の請求項１に記載されたとおりの次の事項により特定されるものである。
　
　目的物の動作のために必要な情報を貯蔵し、読み出し命令及びアドレスを受信し、前記アドレスに対応する貯蔵された情報を出力する複数のデータ入出力ピンを有するＮＡＮＤフラッシュメモリを備える回路において、
　前記ＮＡＮＤフラッシュメモリの容量より小さい容量を有し、前記ＮＡＮＤフラッシュメモリに貯蔵された情報の一部分をコピーし、前記ＮＡＮＤフラッシュメモリの第１アドレスと異なる第２アドレスを有する作業メモリと、
　前記ＮＡＮＤフラッシュメモリに貯蔵された情報の前記一部分を前記作業メモリにコピーするために必要な基本データを有するプログラム可能メモリと、
　前記プログラム可能メモリと接続され、前記作業メモリに貯蔵された前記一部分の情報を前記第２アドレスを使用してランダムに読み出すように制御する制御器と、
を含むことを特徴とする回路。
 （２）引用刊行物
　引用刊行物とその記載事項は、前記２．（２．３．２）に記載したとおりである。
  刊行物１には、特に、図２と、図２に関連する記載を参照すると、次のことがいえる。
 （Ａ）システムＲＡＭ２の記憶容量は、大容量記憶装置として動作する前記フラッシュメモリアレイの容量よりは小さい容量であるものが読み取れる。
（Ｂ）システムＲＡＭ２は、アドレスバスとデータバスを含むことが通常のバス１８に接続されているので、アドレスを有するシステムＲＡＭである。
（Ｃ）Ｅ．によれば、ＲＯＭ（ＲＯＭＢＩＯＳ）１４に記憶されるＢＩＯＳは、追加ＢＩＯＳ  ＲＯＭ拡張部を伴う。Ｂ．によれば、ＢＩＯＳ  ＲＯＭ拡張部を伴うＲＯＭＢＩＯＳは、ＲＯＭＢＩＯＳのドライバの構成要素を拡張し且つ使用する新たなドライバと、ＭＳ‐ＤＯＳ  ＢＩＯＳドライバの初期設定ルーチンと、別のローダプログラムとを含む。
（Ｄ）ＲＯＭＢＩＯＳとＣＰＵ１２はバスを介して接続されており、ＣＰＵ１２がシステムＲＡＭにロードされたオペレーティングシステムやファイルドライバをバスを介してアドレスを使用して該システムＲＡＭ（ランダムアクセスメモリ）をランダムに読み出すように制御できることは記載されているに等しい技術的事項である。
　
　これらをふまえると、刊行物１には、不揮発性半導体メモリのファイル構造を提供することを目的とした次の発明（以下「刊行物１の発明」という。）が示されている。
　
　ＣＰＵにアドレスバスとデータバスを含むバスにより接続され、アプリケーションプログラムと、オペレーティングシステムと、ファイルシステムドライバソフトウェアとを記憶できるフラッシュメモリアレイを備えるパーソナルコンピュータシステムにおいて、
　ハードディスクの代わりとなる大容量記憶装置として動作する前記フラッシュメモリアレイより小さい容量を有し、前記フラッシュメモリアレイに記憶されたファイルシステムドライバソフトウェアとオペレーティングシステムはフラッシュメモリアレイからバスを介してシステムＲＡＭへロードされる、アドレスを有するシステムＲＡＭと、
　ＲＯＭ  ＢＩＯＳのドライバの構成要素を拡張し且つ使用する新たなドライバと、ＭＳ‐ＤＯＳ  ＢＩＯＳドライバの初期設定ルーチンと、別のローダプログラムとを含むＢＩＯＳ  ＲＯＭ拡張部を伴うＲＯＭ　ＢＩＯＳと、
　前記ＲＯＭ　ＢＩＯＳとバスを介して接続され、前記システムＲＡＭにロードされたファイルシステムドライバソフトウェアとオペレーティングシステムをアドレスを使用してランダムに読み出すように制御するＣＰＵと、
を含むことを特徴とするパーソナルコンピュータシステム。
 （３）対比
（３．１）刊行物１の発明のオペレーティングシステムと、ファイルシステムドライバソフトウェアは、制御の操作に関わるソフトウェアであるから、対象物（オブジェクト）を操作するために必要な情報と換言できる。また、フラッシュメモリアレイは、ＮＡＮＤフラッシュメモリとまでは言えないまでもフラッシュメモリであり、該フラッシュメモリは、図２に示されたようにバスに接続され、ＣＰＵからの命令やアドレスを受信でき、データやアドレスを入出力するための入出力端子（ピン）を有すると解され、前記フラッシュメモリアレイは、記憶されたオペレーティングシステムと、ファイルシステムドライバソフトウェアの情報を出力するデータ入出力端子（ピン）を備えることは記載されているに等しい事項である。さらに、刊行物１の発明のパーソナルコンピュータシステムは、ハードウェア的にみることができ（図２参照）、フラッシュメモリアレイを備える回路とみれる。
　これらの点をふまえると、刊行物１の発明の「ＣＰＵにアドレスバスとデータバスを含むバスにより接続され、アプリケーションプログラムと、オペレーティングシステムと、ファイルシステムドライバソフトウェアとを記憶できるフラッシュメモリアレイを備えるパーソナルコンピュータシステムにおいて、」と本願発明の「目的物の動作のために必要な情報を貯蔵し、読み出し命令及びアドレスを受信し、前記アドレスに対応する貯蔵された情報を出力する複数のデータ入出力ピンを有するＮＡＮＤフラッシュメモリを備える回路において、」とは、「目的物の動作のために必要な情報を貯蔵し、読み出し命令及びアドレスを受信し、前記アドレスに対応する貯蔵された情報を出力する複数のデータ入出力ピンを有するフラッシュメモリを備える回路において」の事項を有する点で共通する。
（３．２）刊行物１発明の「システムＲＡＭ」は、フラッシュメモリアレイの第１アドレスとは異なる第２のアドレスを有するとまではいえないまでもアドレスを有しており、一方本願発明の「作業メモリ」が有する「ＮＡＮＤフラッシュメモリの第１アドレスと異なる第２アドレス」に係る第２アドレスも、上位概念ではアドレスであるから、この点で両発明は共通する。
　これをふまえると、刊行物１の発明の「ハードディスクの代わりとなる大容量記憶装置として動作する前記フラッシュメモリアレイより小さい容量を有し、前記フラッシュメモリアレイに記憶されたファイルシステムドライバソフトウェアとオペレーティングシステムはフラッシュメモリアレイからバスを介してシステムＲＡＭへロードされ、アドレスを有するシステムＲＡＭ」と本願発明の「ＮＡＮＤフラッシュメモリの容量より小さい容量を有し、前記ＮＡＮＤフラッシュメモリに貯蔵された情報の一部分をコピーし、前記ＮＡＮＤフラッシュメモリの第１アドレスと異なる第２アドレスを有する作業メモリ」とは、「フラッシュメモリの容量より小さい容量を有し、前記フラッシュメモリに貯蔵された情報の一部分をコピーし、第２アドレスを有する作業メモリ」を備える点で共通する。
（３．３）刊行物１の発明の「ＲＯＭ  ＢＩＯＳのドライバの構成要素を拡張し且つ使用する新たなドライバと、ＭＳ‐ＤＯＳ  ＢＩＯＳドライバの初期設定ルーチンと、別のローダプログラムとを含むＢＩＯＳ  ＲＯＭ拡張部を伴うＲＯＭ　ＢＩＯＳ」と本願発明の「ＮＡＮＤフラッシュメモリに貯蔵された情報の前記一部分を前記作業メモリにコピーするために必要な基本データであって初期化に要求される基本データを有するプログラム可能メモリ」とは、ＲＯＭ　ＢＩＯＳが（２）で言及のオペレーティングシステムをフラッシュメモリアレイからシステムＲＡＭへロードするために必要な基本データであることをふまえると、両発明は、「フラッシュメモリに貯蔵された情報の前記一部分を前記作業メモリにコピーするために必要な基本データであって初期化に要求される基本データを有するプログラム可能メモリ」を備える点で共通する。
（３．４）刊行物１の発明の「ＲＯＭＢＩＯＳとバスを介して接続され、システムＲＡＭにロードされたオペレーティングシステムやファイルドライバをアドレスを使用してランダムに読み出すように制御するＣＰＵ」と本願発明の「プログラム可能メモリと接続され、前記作業メモリに貯蔵された前記一部分の情報を前記第２アドレスを使用してランダムに読み出すように制御する制御器」と実質的な差異はない。
 　
 以上の対比によれば、本願発明と刊行物１の発明とは、次の事項を備える発明である点で一致し、そして、次の点で相違する。
〈一致点〉
　目的物の動作のために必要な情報を貯蔵し、読み出し命令及びアドレスを受信し、前記アドレスに対応する貯蔵された情報を出力する複数のデータ入出力ピンを有するフラッシュメモリを備える回路において、
　前記フラッシュメモリの容量より小さい容量を有し、前記フラッシュメモリに貯蔵された情報の一部分をコピーし、第２アドレスを有する作業メモリと、　
　前記フラッシュメモリに貯蔵された情報の前記一部分を前記作業メモリにコピーするために必要な基本データであって初期化に要求される基本データを有するプログラム可能メモリと、
　前記プログラム可能メモリと接続され、前記作業メモリに貯蔵された前記一部分の情報を前記第２アドレスを使用してランダムに読み出すように制御する制御器と、
を含むことを特徴とする回路。
　
〈相違点１〉フラッシュメモリに関し、本願発明が「ＮＡＮＤ」フラッシュメモリに係るのに対し、刊行物１の発明は、ＮＡＮＤフラッシュメモリに係ることは記載されていない点。
〈相違点２〉作業メモリが有するアドレスが、本願発明は、ＮＡＮＤフラッシュメモリの第１アドレスと異なるのに対し、刊行物１の発明は、フラッシュメモリアレイのアドレスと異なるアドレスであることは記載されていない点。
　
当審判断
〈相違点１〉について
 フラッシュメモリとしてＮＡＮＤフラッシュメモリは本願優先権主張日前周知（例えば、刊行物２ＦＩＧ．３にもＮＡＮＤフラッシュメモリ２６が記載されている。）であり、刊行物１の発明において、フラッシュメモリをＮＡＮＤフラッシュメモリとすることは当業者が容易になし得ることである。  
〈相違点２〉について
　作業メモリが有するアドレスが、ＮＡＮＤフラッシュメモリの第１アドレスと異なるアドレスである技術は、本願優先権主張日前周知の技術にすぎない。例えば、刊行物２には、ランダムにアクセス可能なメモリーセグメントをアドレスするアドレス（即ち、与えられたメモリーセグメントのための完全なアドレスの全ビットがCPUアドレスライン上に同時に示されるアドレス）が、「ＮＡＮＤフラッシュメモリの第１のアドレス」とは異なる第２のアドレスに相当する技術が示されており、また、本願優先権主張日前に頒布された特開平１０−６３４４２号公報にも同様の技術が示されている。即ち該公報【００２８】段落には、マイクロプロセッサ１４（図１参照）は、ＲＯＭ１６に格納されたファームウェアを実行してこの半導体ディスク装置１０全体の動作を制御するものであり、パーソナルコンピュ−タのＣＰＵ１から送られるディスクアクセスのためのホストアドレスを、フラッシュＥＥＰＲＯＭ１１−１〜１１−１６をアクセスするためのメモリアドレスに変換するアドレス変換処理などを行う旨記載され、【００３１】段落には、ＲＡＭ１３（図１参照）は、マイクロプロセッサ１４の作業領域として使用され、ここには、ホストシステムからのディスクアドレスをメモリアドレスに変換するためのアドレス変換テーブル１３２、フラッシュＥＥＰＲＯＭに書き込むべき１ブロック分のブロックデータの格納位置を管理するヘッダテーブル１３３などが格納される旨記載されており、これらの記載によれば、作業メモリが有するアドレスが、ＮＡＮＤフラッシュメモリの第１アドレスと異なるアドレスであることに相当する技術が示されている。
　刊行物１の発明において、システムＲＡＭ（作業メモリ）が有するアドレスが、フラッシュメモリアレイのアドレスと異なるアドレスであると成すことは、前記周知の技術を参酌することにより当業者が容易になし得ることである。
　
　そして、本願発明により奏する効果も、刊行物１に記載された発明、刊行物２に記載された発明及び周知技術から当業者が予測できる範囲内のものにすぎない。
　
（４）むすび
　以上のとおり、本願発明は、刊行物１に記載された発明、刊行物２に記載された発明及び周知技術に基いて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する