【事件の表示】
　平成１１年特許願第　６１０１２号「１−ＴＳＲＡＭ互換性メモリのための方法及び装置」拒絶査定不服審判事件〔平成１１年１０月２９日出願公開、特開平１１−２９７０６７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯 
　本願は、平成１１年３月９日（パリ条約に基づく優先権主張　１９９８年３月９日、アメリカ合衆国）の出願であって、平成１７年５月１１日付け、及び平成１８年７月２１日付けで手続補正がなされ、平成１９年１月２３日付けで平成１８年７月２１日付けの手続補正の却下の決定がなされるとともに、同日付けで拒絶査定がなされた。
　これに対して、平成１９年４月３０日に拒絶査定に対する審判の請求がなされるとともに、同日付けで手続補正がなされ、その後、平成２１年６月１８日付けで審尋がなされ、それに対して同年９月２１日に回答書が提出された。
　
２．平成１９年４月３０日付けの手続補正について
［補正の却下の決定の結論］ 
　平成１９年４月３０日付けの手続補正を却下する。 　
　
［理由］ 
（１）本件補正の内容 
　平成１９年４月３０日付けの手続補正（以下「本件補正」という。）は、補正前の特許請求の範囲の請求項１〜１３を、補正後の特許請求の範囲の請求項１〜１３と補正するものであり、補正前後の請求項１は以下のとおりである。
　
（補正前）
　「【請求項１】　周期的にリフレッシュする必要がある複数のメモリセルを備えるメモリアレイを動作させるための方法であって、
　前記メモリアレイに対する外部アクセスが未処理であるか否かを判定する過程と、
　外部アクセスが未処理であると判定された場合、即座に前記外部アクセスを実行する過程と、
　リフレッシュ要求を周期的に発生する過程と、
　前記メモリアレイに対する外部アクセスが未処理でない場合にのみ、リフレッシュ要求に応じたリフレッシュサイクルを開始する過程と、
　前記メモリアレイに対する外部アクセスが未処理である場合に、リフレッシュ要求に応じたリフレッシュサイクルを禁止する過程と、
　禁止されたリフレッシュサイクルに対応するリフレッシュ要求を蓄積する過程と、
　前記メモリアレイに対する外部アクセスが未処理でない場合にのみ、蓄積されたリフレッシュ要求に応じたリフレッシュサイクルを開始する過程であって、前記蓄積されたリフレッシュ要求に応じたリフレッシュサイクルは中断されない、該過程とを有することを特徴とする方法。」
　
（補正後）
　「【請求項１】　周期的にリフレッシュする必要がある複数のメモリセルを備えるメモリアレイを動作させるための方法であって、
　各メモリサイクルの開始時に前記メモリアレイに対する外部アクセスが未処理であるか否かを判定する過程と、
　メモリサイクルの開始時に外部アクセスが未処理であると判定された場合、即座に前記外部アクセスを実行する過程であって、前記外部アクセスはそのメモリサイクルの間に完了する、該過程と、
　リフレッシュ要求を周期的に発生する過程と、
　メモリサイクルの開始時に前記メモリアレイに対する外部アクセスが未処理でない場合にのみ、リフレッシュ要求に応じたリフレッシュサイクルを開始する過程と、
　メモリサイクルの開始時に前記メモリアレイに対する外部アクセスが未処理である場合に、リフレッシュ要求に応じたリフレッシュサイクルを禁止する過程と、
　禁止されたリフレッシュサイクルに対応するリフレッシュ要求を蓄積する過程と、
　メモリサイクルの開始時に前記メモリアレイに対する外部アクセスが未処理でない場合にのみ、蓄積された複数のリフレッシュ要求に応じた複数のリフレッシュサイクルを開始する過程であって、前記蓄積された複数のリフレッシュ要求に応じた複数のリフレッシュサイクルは、それらが開始されたメモリサイクル中に完了し、中断されない、該過程とを有することを特徴とする方法。」
　
（２）補正事項の整理 
　本件補正における補正事項を整理すると、以下のとおりである。
　
（２−１）補正事項１−１ 
　補正前の請求項１の「前記メモリアレイに対する外部アクセスが未処理であるか否かを判定する過程と」を、補正後の請求項１の「各メモリサイクルの開始時に前記メモリアレイに対する外部アクセスが未処理であるか否かを判定する過程と」と補正すること。
　
（２−２）補正事項１−２ 
　補正前の請求項１の「外部アクセスが未処理であると判定された場合、即座に前記外部アクセスを実行する過程と」を、補正後の請求項１の「メモリサイクルの開始時に外部アクセスが未処理であると判定された場合、即座に前記外部アクセスを実行する過程であって、前記外部アクセスはそのメモリサイクルの間に完了する、該過程と」と補正すること。
　
（２−３）補正事項１−３
　補正前の請求項１の「前記メモリアレイに対する外部アクセスが未処理でない場合にのみ、リフレッシュ要求に応じたリフレッシュサイクルを開始する過程と」を、補正後の請求項１の「メモリサイクルの開始時に前記メモリアレイに対する外部アクセスが未処理でない場合にのみ、リフレッシュ要求に応じたリフレッシュサイクルを開始する過程と」と補正すること。
　
（２−４）補正事項１−４
　補正前の請求項１の「前記メモリアレイに対する外部アクセスが未処理である場合に、リフレッシュ要求に応じたリフレッシュサイクルを禁止する過程と」を、補正後の請求項１の「メモリサイクルの開始時に前記メモリアレイに対する外部アクセスが未処理である場合に、リフレッシュ要求に応じたリフレッシュサイクルを禁止する過程と」と補正すること。
　
（２−５）補正事項１−５
　補正前の請求項１の「前記メモリアレイに対する外部アクセスが未処理でない場合にのみ、蓄積されたリフレッシュ要求に応じたリフレッシュサイクルを開始する過程であって、前記蓄積されたリフレッシュ要求に応じたリフレッシュサイクルは中断されない、該過程」を、補正後の請求項１の「メモリサイクルの開始時に前記メモリアレイに対する外部アクセスが未処理でない場合にのみ、蓄積された複数のリフレッシュ要求に応じた複数のリフレッシュサイクルを開始する過程であって、前記蓄積された複数のリフレッシュ要求に応じた複数のリフレッシュサイクルは、それらが開始されたメモリサイクル中に完了し、中断されない、該過程」と補正すること。
　
（２−６）補正事項２ 
　補正前の請求項２の「１クロックサイクルにおいて各外部アクセスと各リフレッシュサイクルを実行する過程をさらに含むこと」を、補正後の請求項２の「各外部アクセスが行われるサイクル時間、及び各リフレッシュサイクルが行われるサイクル時間がそれぞれ前記クロック信号の１つのサイクルに一致するように、１クロックサイクルにおいて、各外部アクセスが実行されるか、または各リフレッシュサイクルが実行されること」と補正すること。
　
（２−７）補正事項３
　補正前の請求項６の「クロック信号に応じて前記メモリアレイを動作させる過程をさらに有し、　前記メモリアレイのメモリサイクル時間が前記クロック信号の周期に等しいこと」を、補正後の請求項６の「クロック信号に応じて前記メモリアレイを動作させる過程をさらに有し、　前記メモリアレイの各メモリサイクルの時間が前記クロック信号のサイクル時間に等しいこと」と補正すること。
　
（２−８）補正事項４−１
　補正前の請求項７の「外部アクセス要求に応じて外部アクセス要求信号を活動状態にする、前記メモリアレイに接続されたアクセスコントローラと」を、補正後の請求項７の「メモリサイクルの開始時に検出された外部アクセス要求に応じて外部アクセス要求信号を活動状態にする、前記メモリアレイに接続されたアクセスコントローラと」と補正すること。
　
（２−９）補正事項４−２
　補正前の請求項７の「周期的に活動状態にされるリフレッシュ信号に応じてリフレッシュ要求信号を活動状態にする、前記メモリアレイに接続されたリフレッシュコントローラと」を、補正後の請求項７の「周期的に活動状態にされるリフレッシュ信号に応じてリフレッシュ要求信号を活動状態にする、前記メモリアレイに接続されたリフレッシュコントローラであって、前記リフレッシュ信号の１以上の検出された活動状態を蓄積するように構成されている、該リフレッシュコントローラと」と補正すること。
　
（２−１０）補正事項４−３
　補正前の請求項７の「前記アービタは、前記外部アクセス要求信号が活動状態になると即座に前記メモリアレイに対する外部アクセスを可能にし」を、補正後の請求項７の「前記アービタは、前記外部アクセス要求が検出されたメモリサイクルにおいてその外部アクセスが完了するように、前記外部アクセス要求信号が活動状態になると即座に前記メモリアレイに対する外部アクセスを可能にし」と補正すること。
　
（２−１１）補正事項４−４
　補正前の請求項７の「前記アービタは、前記外部アクセス要求信号が活動状態でなく、かつ前記リフレッシュ要求信号が活動状態であるときにのみ、前記メモリアレイに対するリフレッシュアクセスを可能にし」を、補正後の請求項７の「前記アービタは、前記外部アクセス要求信号が活動状態でなく、かつ前記リフレッシュ要求信号が活動状態であるときにのみ、前記メモリアレイに対するリフレッシュアクセスを可能にし、各リフレッシュアクセスは、それが可能にされたメモリサイクルにおいて完了されるようにし」と補正すること。
　
（３）補正の目的の適否、及び新規事項の追加の有無について
（３−１）補正事項１−１
　補正事項１−１は、補正前の請求項１に係る発明の発明特定事項である「前記メモリアレイに対する外部アクセスが未処理であるか否かを判定する過程」に対して、当該過程が「各メモリサイクルの開始時」に行われるものであるという技術的限定を加えるものであるから、特許法第１７条の２第４項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同様。）第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　また、「各メモリサイクルの開始時に前記メモリアレイに対する外部アクセスが未処理であるか否かを判定する過程」は、本願の願書に最初に添付した明細書（以下、本願の願書に最初に添付した明細書及び図面を、各々「当初明細書」及び「当初図面」といい、これらをまとめて「当初明細書等」という。）の００１１段落〜００１５段落、及び当初図面の図１〜３に記載されているものと認められるから、補正事項１−１は特許法第１７条の２第３項（平成１４年法律第２４号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項をいう。以下同じ。）に規定する要件を満たすものである。
　
（３−２）補正事項１−２
　補正事項１−２は、補正前の請求項１に係る発明の発明特定事項である「外部アクセスが未処理であると判定された場合、即座に前記外部アクセスを実行する過程」に対して、当該過程が「各メモリサイクルの開始時」に行われ、「外部アクセスはそのメモリサイクルの間に完了する」ものであるという技術的限定を加えるものであるから、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　また、「メモリサイクルの開始時に外部アクセスが未処理であると判定された場合、即座に前記外部アクセスを実行する過程であって、前記外部アクセスはそのメモリサイクルの間に完了する、該過程」は、当初明細書の００１１段落〜００１５段落、及び当初図面の図１〜３に記載されているものと認められるから、補正事項１−２は特許法第１７条の２第３項に規定する要件を満たすものである。
　
（３−３）補正事項１−３
　補正事項１−３は、補正前の請求項１に係る発明の発明特定事項である「前記メモリアレイに対する外部アクセスが未処理でない場合にのみ、リフレッシュ要求に応じたリフレッシュサイクルを開始する過程」に対して、当該過程が「各メモリサイクルの開始時」に行われるものであるという技術的限定を加えるものであるから、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　また、「メモリサイクルの開始時に前記メモリアレイに対する外部アクセスが未処理でない場合にのみ、リフレッシュ要求に応じたリフレッシュサイクルを開始する過程」は、当初明細書の００１１段落〜００１５段落、及び当初図面の図１〜３に記載されているものと認められるから、補正事項１−３は特許法第１７条の２第３項に規定する要件を満たすものである。
　
（３−４）補正事項１−４
　補正事項１−４は、補正前の請求項１に係る発明の発明特定事項である「前記メモリアレイに対する外部アクセスが未処理である場合に、リフレッシュ要求に応じたリフレッシュサイクルを禁止する過程」に対して、当該過程が「各メモリサイクルの開始時」に行われるものであるという技術的限定を加えるものであるから、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　また、「メモリサイクルの開始時に前記メモリアレイに対する外部アクセスが未処理である場合に、リフレッシュ要求に応じたリフレッシュサイクルを禁止する過程」は、当初明細書の００１１段落〜００１５段落、及び当初図面の図１〜３に記載されているものと認められるから、補正事項１−４は特許法第１７条の２第３項に規定する要件を満たすものである。
　
（３−５）補正事項１−５
　補正事項１−５は、補正前の請求項１に係る発明の発明特定事項である「前記メモリアレイに対する外部アクセスが未処理でない場合にのみ、蓄積されたリフレッシュ要求に応じたリフレッシュサイクルを開始する過程であって、前記蓄積されたリフレッシュ要求に応じたリフレッシュサイクルは中断されない、該過程」に対して、当該過程が「各メモリサイクルの開始時」に行われ、「それらが開始されたメモリサイクル中に完了」するものであり、かつ、「リフレッシュ要求」及び「リフレッシュサイクル」が複数存在するものであるという技術的限定を加えるものであるから、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　また、「メモリサイクルの開始時に前記メモリアレイに対する外部アクセスが未処理でない場合にのみ、蓄積された複数のリフレッシュ要求に応じた複数のリフレッシュサイクルを開始する過程であって、前記蓄積された複数のリフレッシュ要求に応じた複数のリフレッシュサイクルは、それらが開始されたメモリサイクル中に完了し、中断されない、該過程」は、当初明細書の００１１段落〜００１５段落、及び当初図面の図１〜３に記載されているものと認められるから、補正事項１−５は特許法第１７条の２第３項に規定する要件を満たすものである。
　
（３−６）補正事項２
　補正事項２は、補正前の請求項２に係る発明の発明特定事項である「１クロックサイクルにおいて各外部アクセスと各リフレッシュサイクルを実行する過程」に対して、「各外部アクセスが行われるサイクル時間、及び各リフレッシュサイクルが行われるサイクル時間がそれぞれ前記クロック信号の１つのサイクルに一致するように、１クロックサイクルにおいて、各外部アクセスが実行されるか、または各リフレッシュサイクルが実行される」ものであるという技術的限定を加えるものであるから、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　また、「各外部アクセスが行われるサイクル時間、及び各リフレッシュサイクルが行われるサイクル時間がそれぞれ前記クロック信号の１つのサイクルに一致するように、１クロックサイクルにおいて、各外部アクセスが実行されるか、または各リフレッシュサイクルが実行されること」は、当初明細書の００１１段落〜００１５段落、及び当初図面の図１〜３に記載されているものと認められるから、補正事項２は特許法第１７条の２第３項に規定する要件を満たすものである。
　
（３−７）補正事項３
　補正事項３は、補正前の請求項６に係る発明の発明特定事項である「前記メモリアレイのメモリサイクル時間が前記クロック信号の周期に等しい」という構成に対して、「前記メモリアレイの各メモリサイクルの時間が前記クロック信号のサイクル時間に等しい」ものであるという技術的限定を加えるものであるから、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　また、「前記メモリアレイの各メモリサイクルの時間が前記クロック信号のサイクル時間に等しいこと」は、当初明細書の００１１段落〜００１５段落、及び当初図面の図１〜３に記載されているものと認められるから、補正事項３は特許法第１７条の２第３項に規定する要件を満たすものである。
　
（３−８）補正事項４−１
　補正事項４−１は、補正前の請求項７に係る発明の発明特定事項である「外部アクセス要求に応じて外部アクセス要求信号を活動状態にする、前記メモリアレイに接続されたアクセスコントローラ」に対して、「外部アクセス要求」が「メモリサイクルの開始時に検出された」ものであるという技術的限定を加えるものであるから、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　また、「メモリサイクルの開始時に検出された外部アクセス要求に応じて外部アクセス要求信号を活動状態にする、前記メモリアレイに接続されたアクセスコントローラ」は、当初明細書の００１１段落〜００１５段落、及び当初図面の図１〜３に記載されているものと認められるから、補正事項４−１は特許法第１７条の２第３項に規定する要件を満たすものである。
　
（３−９）補正事項４−２
　補正事項４−２は、補正前の請求項７に係る発明の発明特定事項である「周期的に活動状態にされるリフレッシュ信号に応じてリフレッシュ要求信号を活動状態にする、前記メモリアレイに接続されたリフレッシュコントローラ」に対して、「前記リフレッシュ信号の１以上の検出された活動状態を蓄積するように構成されている」ものであるという技術的限定を加えるものであるから、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　また、「周期的に活動状態にされるリフレッシュ信号に応じてリフレッシュ要求信号を活動状態にする、前記メモリアレイに接続されたリフレッシュコントローラであって、前記リフレッシュ信号の１以上の検出された活動状態を蓄積するように構成されている、該リフレッシュコントローラ」は、当初明細書の００１１段落〜００１５段落、及び当初図面の図１〜３に記載されているものと認められるから、補正事項４−２は特許法第１７条の２第３項に規定する要件を満たすものである。
　
（３−１０）補正事項４−３
　補正事項４−３は、補正前の請求項７に係る発明の発明特定事項である「前記アービタは、前記外部アクセス要求信号が活動状態になると即座に前記メモリアレイに対する外部アクセスを可能に」するという構成に対して、「前記外部アクセス要求が検出されたメモリサイクルにおいてその外部アクセスが完了するように」行われるものであるという技術的限定を加えるものであるから、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　また、「前記アービタは、前記外部アクセス要求が検出されたメモリサイクルにおいてその外部アクセスが完了するように、前記外部アクセス要求信号が活動状態になると即座に前記メモリアレイに対する外部アクセスを可能に」する構成は、当初明細書の００１１段落〜００１５段落、及び当初図面の図１〜３に記載されているものと認められるから、補正事項４−３は特許法第１７条の２第３項に規定する要件を満たすものである。
　
（３−１１）補正事項４−４
　補正事項４−４は、補正前の請求項７に係る発明の発明特定事項である「前記アービタは、前記外部アクセス要求信号が活動状態でなく、かつ前記リフレッシュ要求信号が活動状態であるときにのみ、前記メモリアレイに対するリフレッシュアクセスを可能に」する構成に対して、「、各リフレッシュアクセスは、それが可能にされたメモリサイクルにおいて完了されるように」行われるものであるという技術的限定を加えるものであるから、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　また、「前記アービタは、前記外部アクセス要求信号が活動状態でなく、かつ前記リフレッシュ要求信号が活動状態であるときにのみ、前記メモリアレイに対するリフレッシュアクセスを可能にし、各リフレッシュアクセスは、それが可能にされたメモリサイクルにおいて完了されるように」する構成は、当初明細書の００１１段落〜００１５段落、及び当初図面の図１〜３に記載されているものと認められるから、補正事項４−４は特許法第１７条の２第３項に規定する要件を満たすものである。
　
（３−１２）補正の目的の適否、及び新規事項の追加の有無についてのまとめ
　以上のとおりであるから、本件補正は、特許法第１７条の２第３項及び第４項に規定する要件を満たすものであり、かつ、同法同条第４項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含むものである。
　そこで、本件補正による補正後の特許請求の範囲に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができるものであるか否か、すなわち本件補正がいわゆる独立特許要件を満たすものであるか否かにつき、以下において更に検討する。
　
（４）独立特許要件について
（４−１）本件補正後の請求項１に係る発明 
　本件補正後の請求項１〜１３に係る発明は、本件補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１〜１３に記載されている事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下「補正発明」という。）は、請求項１に記載されている事項により特定される上記（１）の「補正後」の箇所に記載したとおりのものである。
　
（４−２）引用刊行物に記載された発明　
（４−２−１）引用例１：特開昭５３−３７３３７号公報
　本願の優先権主張の日前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された特開昭５３−３７３３７号公報（以下「引用例１」という。）には、第１図及び第２図とともに、次の記載がある。
（ａ）「３．発明の詳細な説明
　
本発明はダイナミック型ＭＯＳメモリ素子を記憶素子として用いた記憶装置のリフレッシュ制御方式に関する
　
一般に，ダイナミック型ＭＯＳメモリ素子を用いた記憶装置においてはリフレッシュが不可欠であり，従来では，一定の間隔を定め，その間の特定の時間をリフレッシュ時間として優先的にリフレッシュに割当てるか，あるいはリフレッシュを要求する割込み信号を記憶装置側からこの記憶装置をアクセスするＣＰＵに送り，このＣＰＵからリフレッシュ指定信号をもらってリフレッシュするという方式をとっているが，これらの方式はリフレッシュ時間中はＣＰＵから記憶装置へのアクセスが遮断されてしまうこと，及びリフレッシュ処理のためにＣＰＵの他の機器に対する処理が中断されてしまうこと等の欠点を有している。
　
（ｂ）「本発明の目的はこのような欠点を解消するために，
ＣＰＵに記憶装置をアクセスしない空きサイクルが生じた時に記憶装置で自動的にリフレッシュを行わしめるようなリフレッシュ制御方式を提供することである
　
（ｃ）「以下，本発明を図面を参照して説明する。第１図は本発明の一実施例をブロック図で示した図であり，
信号線１０から入力があると，一定時間負極性の信号を発生する制御回路１及び前記入力を遅延させる回路２と，記憶装置がリフレッシュを行ってもよい時間には正レベルの信号を，リフレッシュに入った後の一定時間内は負レベルの信号をそれぞれ発生するリフレッシュ間隔制御回路３と，これら３つの回路における出力信号の積をとるアンド回路４とで，記憶装置がＣＰＵから続けてアクセスされたかどうかを検出すると共にリフレッシュを行ってもよい時間を規定する手段を構成し，これらは信号線１０又はアンド回路４からの信号に応じた出力信号を送るタイミング制御回路５と共に記憶装置に設置される。
　（なお、ここにおいて、２ページ左下欄１３行及び１４行の部分は文字が不鮮明であるが、後記（ｇ）の「また，リフレッシュ間隔制御回路３は記憶装置のリフレッシュ状況を制御し，記号５００で示したように，
記憶装置がリフレッシュを行ってもよい時間には正レベルの信号を信号線１３に出力するので
　
（ｄ）「第２図は第１図のブロック図における各部の入出力信号波形図であり，
本実施例では記憶装置の書込／読出サイクルタイムＴ
Ｍ
はＣＰＵのサイクルタイムＴ
Ｃ
の２倍（整数倍に限ることはない）とし，リフレッシュサイクルタイムＴ
Ｒ
はサイクルタイムＴ
Ｃ
に等しい
　
（ｅ）「本実施例の動作を説明すると，
ＣＰＵからのクロック信号１００に同期して，記憶装置がアクセスされる毎に信号線１０には記憶装置スタート信号２００が送られ，制御回路１，遅延回路２，タイミング制御回路５に入力されるが，これにより制御回路１ではスタート信号２００よりもパルス幅の広い負極性のスタート受付信号４００を信号線１１に出力し，遅延回路２ではスタート信号２００を書込／読出サイクルタイムＴ
Ｍ
分だけ遅延させた制御信号３００を信号線１２に出力する。
　
（ｆ）「
ここで，記憶装置がＣＰＵから要求された動作を完了した直後に，時刻ｔ
２
に示されているように続けてアクセスされれば，この時点で信号線１１と信号線１２にあらわれる信号レベルは信号線１１側が必ず負レベルとなるので一致しないが，時刻ｔ
４
及び時刻ｔ
７
に示されているようにＣＰＵが記憶装置を続けてアクセスしないサイクル，すなわちＣＰＵの空きサイクル（これは記憶装置の動作がＣＰＵのクロックに同期しているので必ず１ＣＰＵサイクル以上になる）が生ずれば信号線１１と信号線１２にあらわれる信号レベルは両方共正レベルとなって一致し，記憶装置がＣＰＵから続けてアクセスされなかったこと，即ち，ＣＰＵに記憶装置を使用しない空きサイクルが生じたことが検出されうる状態になる。」
　
（ｇ）「
また，リフレッシュ間隔制御回路３は記憶装置のリフレッシュ状況を制御し，記号５００で示したように，記憶装置がリフレッシュを行ってもよい時間には正レベルの信号を信号線１３に出力するので時刻ｔ
４
でアンド回路４からは信号線１４に自動リフレッシュスタート信号６００が出力される。」
　
（ｈ）「
タイミング制御回路５では信号線１０からスタート信号２００が入力された場合には，ＣＰＵからのコマンド信号（図示せず）に応じた制御信号を信号線１５から記憶装置における記憶部６に送るが，信号線１４から自動リフレッシュスタート信号６００が入力された場合には，リフレッシュ動作に必要な制御信号を信号線１５から記憶部６に送るので，ＣＰＵの１サイクルタイムＴ
Ｃ
の時間で記憶装置ではリフレッシュを自動的に行なう。
　
（ｉ）「リフレッシュ動作に入るとリフレッシュ間隔制御回路３の出力信号は次のリフレッシュを行なってもよい時間までの一定時間，負レベルとなるので，時刻ｔ７においてもＣＰＵが記憶装置を使用しない空きサイクルが存在するがリフレッシュスタート信号６００が発生されることは無い。すなわち，リフレッシュ制御回路３からの負レベルの信号は，リフレッシュを必要としない時にリフレッシュしてしまうという不要な動作を防ぐためであり，ＣＰＵが記憶装置を使用していない時間を斜線で示した記号５０の図からも明らかなように，時刻ｔ４から時刻ｔ５の間及び時刻ｔ７から時刻ｔ９の間にＣＰＵの空きサイクルが存在するが，
時刻ｔ
４
においてのみ自動リフレッシュスタート信号６００が出され，時刻ｔ
４
から時刻ｔ
５
の間，つまりＣＰＵの１サイクルタイムにリフレッシュが行なわれる。
　
（ｊ）「なお，
リフレッシュをしなければならない時間内に必ずこのような空きサイクルが存在するとは限らないので，リフレッシュをしなければならない時間内に自動的にリフレッシュが行なわれたかどうかを検出し，リフレッシュされてなければＣＰＵにリフレッシュ要求を出して，ＣＰＵからリフレッシュ指定をする制御が必要となるが，このような制御は公知であり
　
　以上を総合すると、引用例１には以下の発明（以下「引用発明」という。）が記載されているものと認められる。
　「ダイナミック型ＭＯＳメモリ素子を記憶素子として用いた記憶装置のリフレッシュ制御方式において、
　信号線１０から入力があると、一定時間負極性の信号を発生する制御回路１及び前記入力を遅延させる遅延回路２と、前記記憶装置がリフレッシュを行ってもよい時間には正レベルの信号を、リフレッシュに入った後の一定時間内は負レベルの信号をそれぞれ発生するリフレッシュ間隔制御回路３と、これら３つの回路における出力信号の積をとるアンド回路４とで、前記記憶装置がＣＰＵから続けてアクセスされたかどうかを検出すると共にリフレッシュを行ってもよい時間を規定する手段を構成し、これらは前記信号線１０又は前記アンド回路４からの信号に応じた出力信号を送るタイミング制御回路５と共に前記記憶装置に設置され、
　前記ＣＰＵからのクロック信号１００に同期して、前記記憶装置がアクセスされる毎に前記信号線１０には記憶装置スタート信号２００が送られ、前記制御回路１、前記遅延回路２、前記タイミング制御回路５に入力され、前記制御回路１では前記スタート信号２００よりもパルス幅の広い負極性のスタート受付信号４００を信号線１１に出力し、前記遅延回路２では前記スタート信号２００を書込／読出サイクルタイムＴＭ分だけ遅延させた制御信号３００を信号線１２に出力し、
　前記記憶装置が前記ＣＰＵから要求された動作を完了した直後に、続けてアクセスされれば、この時点で前記信号線１１と前記信号線１２に現れる信号レベルは前記信号線１１側が必ず負レベルとなるので一致しないが、前記ＣＰＵが前記記憶装置を続けてアクセスしない前記ＣＰＵの空きサイクルが生ずれば前記信号線１１と前記信号線１２にあらわれる信号レベルは両方共正レベルとなって一致し、前記記憶装置が前記ＣＰＵから続けてアクセスされなかったこと、すなわち、前記ＣＰＵに前記記憶装置を使用しない空きサイクルが生じたことが検出され、
　前記リフレッシュ間隔制御回路３は前記記憶装置のリフレッシュ状況を制御し、前記記憶装置がリフレッシュを行ってもよい時間には前記自動リフレッシュスタート信号６００が出力され、
　前記タイミング制御回路５では前記信号線１０から前記スタート信号２００が入力された場合には、前記ＣＰＵからのコマンド信号に応じた制御信号を前記信号線１５から前記記憶装置における記憶部６に送るが、前記信号線１４から前記自動リフレッシュスタート信号６００が入力された場合には、リフレッシュ動作に必要な制御信号を前記信号線１５から前記記憶部６に送るので、前記ＣＰＵの１サイクルタイムＴＣの時間で前記記憶装置ではリフレッシュを自動的に行なう、
　ことを特徴とする方式。」
　
（４−２−２）引用例２：特開昭６０−１０３５９０号公報
　本願の優先権主張の日前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された特開昭６０−１０３５９０号公報（以下「引用例２」という。）には、第３図と共に、次の記載がある。
　
（ａ）「本発明は、ダイナミックメモリのリフレッシュ制御装置に関し、特に中央処理装置やダイレクトメモリアクセス装置（以下ＤＭＡＣと略す）からのダイナミック・メモリへのアクセス頻度の高い情報処理装置に適用されるリフレッシュ制御装置に関する。」（１ページ右下欄８〜１３行）
　
（ｂ）「
以上のように、従来のリフレッシュ制御装置は、一定時間間隔にリフレッシュ要求を出力し、そのリフレッシュ処理が次のリフレッシュ要求が発生するまでに処理する必要がある。したがって高速データ転送を行いかつ連続メモリアクセスを必要とするシステムには適用できない欠点を有している
　本発明の目的は、ホストシステムによってメモリ装置が、一定時間専有されても、ダイナミックメモリのリフレッシュ要求を満足してリフレッシュサービスを行いメモリアクセスの頻度の高い情報処理装置に適用できるリフレッシュ制御装置を提供することにある。
　
（ｃ）「第３図は、本発明のリフレッシュ制御装置の一実施例を示すブロック図である。
第３図のリフレッシュ制御装置は一定時間間隔でパルス（第１のリフレッシュ要求信号）を発生するタイマ３０と、タイマ３０から出力されるパルスによって＋１カウントし、タイミング発生回路３４からのリフレッシュ動作終了信号によって−１カウントするアップダウンカウンタ３１と、アップダウンカウンタ３１が“０”でないときアクティブ信号（第２のリフレッシュ要求信号）を出力する非ゼロ検出回路３２と、タイミング発生回路３３からのリフレッシュ動作終了信号によって＋１カウントアップするリフレッシュアドレスカウンタ３３と、メモリ装置または中央処理装置に対してリフレッシュサイクルの挿入を要求し、リフレッシュに必要なリフレッシュ要求信号（第３のリフレッシュ要求信号）等のタイミングを発生するタイミング発生回路３４とから構成される。
　
（ｄ）「このような構成のリフレッシュ制御装置における、リフレッシュのタイミングについて順をおって説明する。
　タイマ３０は、一定時間間隔でパルスを発生し、アップダウンカウンタ３１をカウントアップする。アップダウンカウンタ３１の初期値を“０”とするとこのパルスによってカウント値は“１”となり、非ゼロ検出回路３２は、アップダウンカウンタ３１が“０”でないことを検出し、出力信号をアクティブにする。この出力信号によってタイミング発生回路３４は、メモリ装置または、中央処理装置に対し、リフレッシュ要求信号を出力する。」（３ページ右下欄３行〜１４行）
　
（ｅ）「
このとき、メモリ装置または中央処理装置がバスを使用していないときは、メモリ装置は、リフレッシュ許可信号をタイミング発生回路３４に出力するとともにリフレッシュアドレスカウンタ３３から供給されているリフレッシュアドレスを採用する。
メモリ装置に対してリフレッシュが終了した時点で、タイミング発生回路３４は、アップダウンカウンタ３１とリフレッシュアドレスカウンタ３３にリフレッシュ動作終了信号を出力する。こ
一方アップダウンカウンタ３１は−１カウントし、カウント値は“０”となり、かつ非ゼロ検出回路は“０”を検出し出力信号をインアクティブにするこ
　
（ｆ）「
次に、中央処理装置やＤＭＡＣなどにメモリ装置を専有されていてタイミング発生回路３４からのリフレッシュ要求信号に応答してタイマ３０のパルス間隔以内にリフレッシュ許可信号が返ってこない場合について説明する。
このリフレッシュリフレッシュ要求に対し、メモリ装置または、中央処理装置がタイマ３０のパルス間隔以内にリフレッシュ許可信号を与えなかったときは、タイマ３０のパルスによってアップダウンカウンタ３１は“２”となる。
　
（ｇ）「
ここでは説明を簡単にするためにアップダウンカウンタ３１のカウント値が“２”のときリフレッシュ要求が許可されたとする。リフレッシュ許可信号によってタイミング発生回路３４は、リフレッシュアドレスカウンタ３３からのリフレッシュアドレスとメモリ装置に必要なリフレッシュタイミングとを出力する。メモリ装置に対してリフレッシュが終了した時点で、タイミング発生回路３４は、リフレッシュアドレスカウンタ３３とアップダウンカウンタ３１とにリフレッシュ動作終了信号を出力する、この時、リフレッシュアドレスカウンタ３３はカウント値を＋１し、リフレッシュアドレスを更新する。一方アップダウンカウンタ３１は−１をカウントし、カウント値は“１”となる。このとき、非ゼロ検出回路は“０”を検出できないため出力信号をアクティブにした状態をつづける。この出力信号によってタイミング発生回路３４は引き続きリフレッシュ要求状態をつづける。このときまだリフレッシュ許可信号が出力されていれば、リフレッシュ動作をつづけ、またリフレッシュ許可信号がインアクティブなら、リフレッシュ許可信号が出力されしだいリフレッシュ動作を行なう。このリフレッシュ動作の終了によってタイミング発生回路３４は、リフレッシュ動作終了信号をリフレッシュアドレスカウンタ３３とアップダウンカウンタ３１に出力する。このときリフレッシュアドレスカウンタ３３はカウント値を更新して次のリフレッシュ要求にそなえる。一方アップダウンカウンタ３１は−１カウントしカウント値を“０”とする。非ゼロ検出回路３２は、アップダウンカウンタ３１が“０”であることを検出し、出力信号をインアクティブにする。この出力信号は、タイミング発生回路３４に入力され、タイミング発生回路３４は、リフレッシュ要求信号をインアクティブにする。
　
（ｈ）「
本発明は、以上のように、タイマ３０からの出力をアップダウンカウンタによってカウントアップし、タイマ３０のパルス間隔内にタイミング発生回路３４がリフレッシュサービスを実行できなくても、タイマ３０からの要求に対し、リフレッシュサービス要求を行なうことのできなかった回数を記録し、リフレッシュサービスの実行を許可されたとき、アップダウンカウンタ３１のカウント値で示されたリフレッシュサービスの保留分をまとめて実行することにより特に一定時間、メモリを専有しなければならないデータ転送を必要とするシステムやメモリアクセスの頻度の高いシステムに適用できるという効果がある
　
　以上を総合すると、引用例２には、以下の発明が記載されているものと認められる。
　「ダイナミックメモリのリフレッシュ制御方法において、リフレッシュ許可信号を与えなかったリフレッシュサイクルに対応するリフレッシュ要求があるとアップダウンカウンタ３１のカウント値を＋１カウントし、メモリ装置または中央処理装置がバスを使用していないときは、該メモリ装置に対して、リフレッシュサイクルを開始し、該リフレッシュサイクルが終了した時点で、前記アップダウンカウンタ３１のカウント値を−１カウントして、該アップダウンカウンタ３１のカウント値が“０”になるまでリフレッシュサイクルを継続して行うリフレッシュ制御方法。」
　
（４−３）補正発明と引用発明との対比 
（４−３−１）引用発明の「記憶素子」が補正発明の「メモリセル」に相当することは明らかである。
　そして、ダイナミック型ＭＯＳメモリ素子を記憶素子として用いた記憶装置が周期的にリフレッシュする必要がある複数のメモリセルを備えていることは当業者の技術常識であるから、引用発明の「ダイナミック型ＭＯＳメモリ素子を記憶素子として用いた記憶装置のリフレッシュ制御方式」は、補正発明の「周期的にリフレッシュする必要がある複数のメモリセルを備えるメモリアレイを動作させるための方法」に対応するものであり、両者は、「周期的にリフレッシュする必要がある複数のメモリセルを備える」メモリ部「を動作させるための方法」である点で共通する。
　
（４−３−２）引用発明においては、メモリサイクルは「クロック信号１００」に同期して開始されるものであり、当該「クロック信号１００」と同期して「前記信号線１０から前記スタート信号２００が入力された場合には、前記ＣＰＵからのコマンド信号に応じた制御信号を前記信号線１５から記憶装置における記憶部６に送る」構成となっている。
　ここにおいて、「前記信号線１０から前記スタート信号２００が入力され」るということは、記憶装置により処理されるべき外部アクセスが存在すること、すなわち、記憶装置により処理されるべき外部アクセスが未処理の状態であることにほかならない。
　そして、「前記信号線１５」の「制御信号」を受けた「記憶部６」において外部アクセスが実行されることは自明であり、かつ、当該外部アクセスは、引用例１の摘記事項（ｄ）「本実施例では記憶装置の書込／読出サイクルタイムＴＭはＣＰＵのサイクルタイムＴＣの２倍（整数倍に限ることはない）とし，リフレッシュサイクルタイムＴＲはサイクルタイムＴＣに等しい（ＴＲ≦ＴＣであればよい）とする。」という記載から、「記憶装置の書込／読出サイクルタイムＴＭ」の間に終了することが明らかである。
　したがって、引用発明は、補正発明の「各メモリサイクルの開始時に前記メモリアレイに対する外部アクセスが未処理であるか否かを判定する過程と、
　メモリサイクルの開始時に外部アクセスが未処理であると判定された場合、即座に前記外部アクセスを実行する過程であって、前記外部アクセスはそのメモリサイクルの間に完了する、該過程」に対応する、「各メモリサイクルの開始時に前記」メモリ部「に対する外部アクセスが未処理であるか否かを判定する過程と、　メモリサイクルの開始時に外部アクセスが未処理であると判定された場合、即座に前記外部アクセスを実行する過程であって、前記外部アクセスはそのメモリサイクルの間に完了する、該過程」を備えているものと認められる。
　
（４−３−３）引用発明においては、「リフレッシュ間隔制御回路３」により、「前記記憶装置がリフレッシュを行ってもよい時間には正レベルの信号を、リフレッシュに入った後の一定時間内は負レベルの信号をそれぞれ発生」しているから、当該「リフレッシュ間隔制御回路３」において、補正発明のように、「リフレッシュ要求を周期的に発生する過程」が実現されていることは明らかである。
　
（４−３−４）引用発明においては、「リフレッシュ間隔制御回路３」から「前記記憶装置がリフレッシュを行ってもよい」との信号が出力されている場合であって、かつ、「制御回路１」から「前記スタート信号２００よりもパルス幅の広い負極性のスタート受付信号４００を信号線１１に出力」されていない場合にのみ、「クロック信号１００」と同期して「自動リフレッシュスタート信号６００が出力され」てリフレッシュが自動的に行われ、「制御回路１」から「前記スタート信号２００よりもパルス幅の広い負極性のスタート受付信号４００を信号線１１に出力」されている場合には、「自動リフレッシュスタート信号６００が出力され」ない構成、すなわち自動リフレッシュを禁止する構成となっているが、当該「スタート受付信号４００」は、「前記ＣＰＵからのクロック信号１００に同期して、前記記憶装置がアクセスされる毎に信号線１０に」「記憶装置スタート信号２００が送られ」た場合、すなわち、外部アクセスが未処理である場合に出力されるものであるから、引用発明は、補正発明の「メモリサイクルの開始時に前記メモリアレイに対する外部アクセスが未処理でない場合にのみ、リフレッシュ要求に応じたリフレッシュサイクルを開始する過程と、　メモリサイクルの開始時に前記メモリアレイに対する外部アクセスが未処理である場合に、リフレッシュ要求に応じたリフレッシュサイクルを禁止する過程」に対応する、「メモリサイクルの開始時に」メモリ部「に対する外部アクセスが未処理でない場合にのみ、リフレッシュ要求に応じたリフレッシュサイクルを開始する過程と、メモリサイクルの開始時に」メモリ部「に対する外部アクセスが未処理である場合に、リフレッシュ要求に応じたリフレッシュサイクルを禁止する過程」を備えているものと認められる。
　
（４−３−５）以上を総合すると、補正発明と引用発明とは、
　「周期的にリフレッシュする必要がある複数のメモリセルを備えるメモリ部を動作させるための方法であって、
　各メモリサイクルの開始時に前記メモリ部に対する外部アクセスが未処理であるか否かを判定する過程と、
　メモリサイクルの開始時に外部アクセスが未処理であると判定された場合、即座に前記外部アクセスを実行する過程であって、前記外部アクセスはそのメモリサイクルの間に完了する、該過程と、
　リフレッシュ要求を周期的に発生する過程と、
　メモリサイクルの開始時に前記メモリ部に対する外部アクセスが未処理でない場合にのみ、リフレッシュ要求に応じたリフレッシュサイクルを開始する過程と、
　メモリサイクルの開始時に前記メモリ部に対する外部アクセスが未処理である場合に、リフレッシュ要求に応じたリフレッシュサイクルを禁止する過程と、　
　を有することを特徴とする方法。」
　
　である点で一致し、以下の点で相違する。
（相違点１）
　「メモリ部」が、補正発明では「メモリアレイ」であるのに対して、引用発明では「記憶部６」である点。
　
（相違点２）
　補正発明は、「禁止されたリフレッシュサイクルに対応するリフレッシュ要求を蓄積する過程と、メモリサイクルの開始時に前記メモリアレイに対する外部アクセスが未処理でない場合にのみ、蓄積された複数のリフレッシュ要求に応じた複数のリフレッシュサイクルを開始する過程であって、前記蓄積された複数のリフレッシュ要求に応じた複数のリフレッシュサイクルは、それらが開始されたメモリサイクル中に完了し、中断されない、該過程」を備えているのに対して、引用発明は、そのような構成を備えていない点。
　
（４−４）当審の判断 
（４−４−１）相違点１について
　一般に、半導体メモリ装置において、メモリ部をメモリアレイで実現することは当業者における周知技術であるから、引用発明において、「記憶部６」を「メモリアレイ」で実現することは当業者が適宜なし得たことである。
　
（４−４−２）相違点２について
（４−４−２−１）引用例２には、上記（４−２−２）において認定したとおり、「ダイナミックメモリのリフレッシュ制御方法において、リフレッシュ許可信号を与えなかったリフレッシュサイクルに対応するリフレッシュ要求があるとアップダウンカウンタ３１のカウント値を＋１カウントし、メモリ装置または中央処理装置がバスを使用していないときは、該メモリ装置に対して、リフレッシュサイクルを開始し、該リフレッシュサイクルが終了した時点で、前記アップダウンカウンタ３１のカウント値を−１カウントして、該アップダウンカウンタ３１のカウント値が“０”になるまでリフレッシュサイクルを継続して行うリフレッシュ制御方法。」という発明が記載されているものと認められる。
　
　したがって、引用発明と引用例２に記載された発明とは、ともに、リフレッシュを必要とする記憶装置におけるリフレッシュの制御方法という共通の技術分野に属するものであることが明らかである。
　そして、引用例１の「従来では・・・という方式をとっているが，これらの方式はリフレッシュ時間中はＣＰＵから記憶装置へのアクセスが遮断されてしまうこと，及びリフレッシュ処理のためにＣＰＵの他の機器に対する処理が中断されてしまうこと等の欠点を有している。」（１ページ右下欄８行〜１９行）という記載、及び引用例２の「以上のように、従来のリフレッシュ制御装置は、一定時間間隔にリフレッシュ要求を出力し、そのリフレッシュ処理が次のリフレッシュ要求が発生するまでに処理する必要がある。したがって高速データ転送を行いかつ連続メモリアクセスを必要とするシステムには適用できない欠点を有している。」（３ページ左上欄１２〜１８行）という記載等から明らかなように、引用発明及び引用例２に記載された発明は、ともに、リフレッシュ処理により記憶装置へのアクセスが中断されてしまうという問題点を解決することを目的としている点で共通するものであるから、引用発明に対して引用例２に記載された発明を組み合わせ、「リフレッシュ許可信号を与えなかったリフレッシュサイクルに対応するリフレッシュ要求があるとアップダウンカウンタ３１のカウント値を＋１カウントし、メモリ装置または中央処理装置がバスを使用していないときは、該メモリ装置に対して、リフレッシュサイクルを開始し、該リフレッシュサイクルが終了した時点で、前記アップダウンカウンタ３１のカウント値を−１カウントして、該アップダウンカウンタ３１のカウント値が“０”になるまでリフレッシュサイクルを継続して行う」構成を付加することは、当業者が容易になし得たことである。
　
（４−４−２−２）ここにおいて、引用例２に記載された発明の「リフレッシュ許可信号を与えなかったリフレッシュサイクルに対応するリフレッシュ要求があるとアップダウンカウンタ３１のカウント値を＋１カウント」する構成は、補正発明の「禁止されたリフレッシュサイクルに対応するリフレッシュ要求を蓄積する過程」に相当するものと認められる。
　また、引用例２に記載された発明の「メモリ装置または中央処理装置がバスを使用していないときは、該メモリ装置に対して、リフレッシュサイクルを開始」する構成は、補正発明の「メモリサイクルの開始時に前記メモリアレイに対する外部アクセスが未処理でない場合にのみ、蓄積された複数のリフレッシュ要求に応じた複数のリフレッシュサイクルを開始する過程」に対応する、「メモリサイクルの開始時に」メモリ部「に対する外部アクセスが未処理でない場合にのみ、蓄積された複数のリフレッシュ要求に応じた複数のリフレッシュサイクルを開始する過程」であるものと認められる。
　さらに、引用例２に記載された発明の「該リフレッシュサイクルが終了した時点で、前記アップダウンカウンタ３１のカウント値を−１カウントして、該アップダウンカウンタ３１のカウント値が“０”になるまでリフレッシュサイクルを継続して行う」構成は、補正発明の「前記蓄積された複数のリフレッシュ要求に応じた複数のリフレッシュサイクルは、それらが開始されたメモリサイクル中に完了し、中断されない、該過程」に相当するものと認められる。
　
　そして、上記（４−４−１）において検討したとおり、メモリ部を「メモリセルアレイ」で構成することは、当業者が適宜なし得ることであるから、引用発明に対して、補正発明のように「禁止されたリフレッシュサイクルに対応するリフレッシュ要求を蓄積する過程と、　メモリサイクルの開始時に前記メモリアレイに対する外部アクセスが未処理でない場合にのみ、蓄積された複数のリフレッシュ要求に応じた複数のリフレッシュサイクルを開始する過程であって、前記蓄積された複数のリフレッシュ要求に応じた複数のリフレッシュサイクルは、それらが開始されたメモリサイクル中に完了し、中断されない、該過程」を付加することは当業者が容易になし得たことである。
　
　したがって、相違点２は当業者が容易になし得た範囲に含まれる程度のものである。
　
（４−４−３）判断についてのまとめ
　以上検討したとおりであるから、補正発明は引用発明及び引用例２に記載された発明に基づいて当業者が容易に発明をすることができたものである。
　したがって、補正発明は特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができない。
　
（４−５）独立特許要件についてのまとめ 
　本件補正は、補正後の特許請求の範囲の請求項１に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができないものであるから、特許法第１７条の２第５項において準用する同法第１２６条第５項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項をいう。以下同じ。）の規定に適合しない。 
　
（５）補正の却下の決定のむすび 
　以上検討したとおり、本件補正は、特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しないものであるから、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
３．本願発明について 
　平成１９年４月３０日付けの手続補正は上記のとおり却下され、平成１８年７月２１日付けの手続補正は原審において却下されているから、本願の請求項１〜１３に係る発明は、平成１７年５月１１日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１〜１３に記載されている事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下「本願発明」という。）は、請求項１に記載されている事項により特定される上記２．（１）の「補正前」の箇所に記載したとおりのものである。
　一方、本願の優先権主張の日前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された特開昭５３−３７３３７号公報（引用例１）には、上記２．（４−２−１）に記載したとおりの事項及び発明（引用発明）が記載されており、本願の優先権主張の日前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された特開昭６０−１０３５９０号公報（引用例２）には、上記２．（４−２−２）に記載したとおりの事項及び発明が記載されているものと認められる。
　そして、本願発明に対して技術的な限定を加えた発明である補正発明は、上記２．（４）において検討したとおり、引用発明及び引用例２に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、本願発明も当然に、引用発明及び引用例２に記載された発明に基づいて当業者が容易に発明をすることができたものである。
　したがって、本願発明は特許法第２９条第２項の規定により特許を受けることができない。
　
４．むすび
　以上のとおりであるから、他の請求項について検討するまでもなく、本願は拒絶をすべきものである。
　よって、上記結論のとおり審決する。