【事件の表示】
　特願２００２−　５１９９５「光半導体集積回路装置の製造方法」拒絶査定不服審判事件〔平成１５年　９月１２日出願公開、特開２００３−２５８２１６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１４年２月２７日の出願であって、平成１９年４月２４日付けで手続補正がなされ、同年１０月５日付けで拒絶査定がなされ、それに対して、同年１１月１５日に拒絶査定に対する審判請求がなされ、同年１２月１４日付けで手続補正がなされ、その後当審において、平成２２年４月１９日付けで審尋がなされたものである。
　
２．平成１９年１２月１４日付けの手続補正について
【補正の却下の決定の結論】
　平成１９年１２月１４日付けの手続補正を却下する。
　
【理由】
（１）補正の内容
　平成１９年１２月１４日付け手続補正（以下「本件補正」という。）は、特許請求の範囲の請求項１を補正するものであって、その補正前の請求項１及び補正後の請求項１は各々以下のとおりである。
　
（補正前）
「【請求項１】　Ｐ型の半導体基板上に積層されたノンドープの２層のエピタキシャル層をＰ型の分離領域により複数の素子形成領域に区画し、前記複数の素子形成領域の一領域に縦型ＰＮＰトランジスタを形成し、前記複数の素子形成領域の他の一領域にホトダイオードを形成する光半導体集積回路装置の製造方法において、
　前記半導体基板上に前記１層目のエピタキシャル層を形成し、前記１層目のエピタキシャル層上に前記２層目のエピタキシャル層を形成し、前記縦型ＰＮＰトランジスタのＮ型の埋込拡散層の上面側に前記縦型ＰＮＰトランジスタのＰ型の埋込拡散層が導出するように前記１層目及び２層目のエピタキシャル層に前記Ｎ型の埋込拡散層及び前記Ｐ型の埋込拡散層を重畳して形成する工程と、
　前記２層目のエピタキシャル層に前記縦型ＰＮＰトランジスタの第１のＮ型の拡散層を形成し、前記２層目のエピタキシャル層の前記第１のＮ型の拡散層に囲まれた領域に前記縦型ＰＮＰトランジスタのコレクタ領域としての第１のＰ型の拡散層を前記Ｐ型の埋込拡散層と連結するように形成する工程と、
　前記第１のＰ型の拡散層に前記縦型ＰＮＰトランジスタのベース領域としての第２のＮ型の拡散層を形成した後、前記縦型ＰＮＰトランジスタのベース導出領域としての第３のＮ型の拡散層と前記ホトダイオードのカソード領域としての第４のＮ型の拡散層とを同一のイオン注入工程で形成する工程と、
　前記第２のＮ型の拡散層に前記縦型ＰＮＰトランジスタのエミッタ領域としての第２のＰ型の拡散層を形成する工程とを有することを特徴とする光半導体集積回路装置の製造方法。」
　
（補正後）
「【請求項１】　Ｐ型の半導体基板上に積層されたノンドープの２層のエピタキシャル層をＰ型の分離領域により複数の素子形成領域に区画し、前記複数の素子形成領域の一領域に縦型ＰＮＰトランジスタを形成し、前記複数の素子形成領域の他の一領域にホトダイオードを形成する光半導体集積回路装置の製造方法において、
　前記半導体基板上に前記１層目のエピタキシャル層を形成し、前記１層目のエピタキシャル層上に前記２層目のエピタキシャル層を形成し、前記縦型ＰＮＰトランジスタのＮ型の埋込拡散層の上面側に前記縦型ＰＮＰトランジスタのＰ型の埋込拡散層が導出するように前記１層目及び２層目のエピタキシャル層に前記Ｎ型の埋込拡散層及び前記Ｐ型の埋込拡散層を重畳して形成する工程と、
　前記２層目のエピタキシャル層に前記縦型ＰＮＰトランジスタの第１のＮ型の拡散層を形成し、前記第１のＮ型の拡散層は、
ＰＮＰ型の縦型トランジスタのコレクタ領域としての第１のＰ型の拡散層と離間して配置され、
前記Ｐ型の拡散領域よりも前記Ｐ型の分離領域側に配置され、
前記２層目のエピタキシャル層の前記第１のＮ型の拡散層に囲まれた領域に前記縦型ＰＮＰトランジスタのコレクタ領域としての前記第１のＰ型の拡散層を前記Ｐ型の埋込拡散層と連結するように形成する工程と、
　前記第１のＰ型の拡散層に前記縦型ＰＮＰトランジスタのベース領域としての第２のＮ型の拡散層を形成した後、前記縦型ＰＮＰトランジスタのベース導出領域としての第３のＮ型の拡散層と前記ホトダイオードのカソード領域としての第４のＮ型の拡散層とを同一のイオン注入工程で形成する工程と、
　前記第２のＮ型の拡散層に前記縦型ＰＮＰトランジスタのエミッタ領域としての第２のＰ型の拡散層を形成する工程とを有することを特徴とする光半導体集積回路装置の製造方法。」
　
（２）補正事項の整理
　本件補正における補正事項を整理すると、以下のとおりである。
　
（補正事項ａ）
　補正前の請求項１の「前記２層目のエピタキシャル層に前記縦型ＰＮＰトランジスタの第１のＮ型の拡散層を形成し、」を、補正後の請求項１の「前記２層目のエピタキシャル層に前記縦型ＰＮＰトランジスタの第１のＮ型の拡散層を形成し、前記第１のＮ型の拡散層は、ＰＮＰ型の縦型トランジスタのコレクタ領域としての第１のＰ型の拡散層と離間して配置され、前記Ｐ型の拡散領域よりも前記Ｐ型の分離領域側に配置され、」と補正すること。
　
（補正事項ｂ）
  補正前の請求項１の「コレクタ領域としての第１のＰ型の拡散層を前記Ｐ型の埋込拡散層と連結するように形成する工程」を、補正後の請求項１の「コレクタ領域としての前記第１のＰ型の拡散層を前記Ｐ型の埋込拡散層と連結するように形成する工程」と補正すること。
　
（３）新規事項追加の有無及び補正の目的の適否についての検討
（３−１）補正事項ａについて
　補正事項ａは、補正前の請求項１に係る発明の発明特定事項である「第１のＮ型の拡散層」について、「ＰＮＰ型の縦型トランジスタのコレクタ領域としての第１のＰ型の拡散層と離間して配置され、前記Ｐ型の拡散領域よりも前記Ｐ型の分離領域側に配置され、」と限定的に減縮する事項を付加する補正である。
　そして、「ＰＮＰ型の縦型トランジスタのコレクタ領域としての第１のＰ型の拡散層と離間して配置され、前記Ｐ型の拡散領域よりも前記Ｐ型の分離領域側に配置され、」は、本願の願書に最初に添付した明細書の【発明の詳細な説明】の【００２２】段落及び図１の記載に基づく補正である。
　したがって、補正事項ａは、平成１４年法律第２４号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項（以下「特許法第１７条の２第３項」という。）に規定された新規事項の追加禁止の要件を満たしており、平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項（以下「特許法第１７条の２第４項」という。）第２号に掲げられた特許請求の範囲の減縮を目的とするものである。
　
（３−２）補正事項ｂについて
　補正事項ｂは、補正前の請求項１に係る発明の発明特定事項である「コレクタ領域としての第１のＰ型の拡散層を前記Ｐ型の埋込拡散層と連結するように形成する工程」を「コレクタ領域としての前記第１のＰ型の拡散層を前記Ｐ型の埋込拡散層と連結するように形成する工程」とする補正であり、明りょうでない記載の釈明に該当する。
　そして、当該補正は、本願の願書に最初に添付した明細書に記載した事項の範囲内においてしたものであることは明らかである。
　したがって、補正事項ｂは、特許法第１７条の２第３項に規定された新規事項の追加禁止の要件を満たしており、特許法第１７条の２第４項第４号に掲げられた明りょうでない記載の釈明を目的とするものである。
　
（４）独立特許要件について
（４−１）はじめに
　上記（３）において検討したとおり、本件補正は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから、本件補正が、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項（以下「特許法第１７条の２第５項」という。）において準用する同法第１２６条第５項の規定に適合するか否かについて、検討する。
　
（４−２）補正後の請求項１に係る発明
　本件補正による補正後の請求項１及び２に係る発明は、平成１９年１２月１４日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１及び２に記載された事項により特定されるとおりのものであって、そのうちの補正後の請求項１に係る発明（以下「補正後の発明」という。）は、その特許請求の範囲の請求項１に記載された事項により特定される上記２．（１）の補正後の請求項１として記載したとおりのものである。
　
（４−３）引用刊行物に記載された発明
（４−３−１）原査定の拒絶の理由に引用され、本願の出願前に日本国内で頒布された特開平９−１８１２８６号公報（以下「引用刊行物」という。）には、以下の事項が記載されている。なお、下線は、当合議体において付加したものである。
　
「【００１２】図２は、半導体基板上に本実施形態を実現した光半導体装置の主要部を示す断面図である。
Ｐ型半導体基板（１１）上には真性半導体（以下、Ｉ型半導体という）層（１２）が形成されており、このＩ型半導体層（１２）上にはＮ型エピタキシャル層（１３）が形成されている。ここではＮ型エピタキシャル層（１３）は、真性半導体層でも良く、この真性半導体層も含めてエピタキシャル層（１３）と総称する。これらのＩ型半導体層（１２）及びエピタキシャル層（１３）は、エピタキシャル層（１３）の表面に形成されたフィールド酸化膜（１８）により、フォトダイオード形成領域（３１）及び縦型ＰＮＰトランジスタ形成領域（３２）等の複数の素子領域に分割されている。また、フィールド酸化膜（１８）の下方には、Ｐ
+ 
型の第１拡散層（１４）、第２拡散層（１５）及び第３拡散層（１６）が積層して構成される素子分離領域（１７）が設けられており、この素子分離領域（１７）により、フォトダイオード形成領域（３１）及び縦型ＰＮＰトランジスタ形成領域（３２）等はそれぞれ他の素子領域と分離されている。
【００１３】フォトダイオード形成領域（３１）においては、エピタキシャル層（１３）の表面にＮ+ 型拡散領域（１９）が形成されている。一方、縦型ＰＮＰトランジスタ形成領域（３２）においては、Ｉ型半導体層（１２）とエピタキシャル層（１３）との間にＮ+ 型埋め込み層（２１）が形成されている。そして、この埋め込み層（２１）の上側にはＰ+ 型コレクタ領域（２２）が形成されている。また、このコレクタ領域（２２）上のエピタキシャル層（１３）には、リング状にＰ+ 型コレクタコンタクト領域（２３）が形成されており、このコレクタコンタクト領域（２３）の内側にはＮ型ベース領域（２４）が形成されている。そして、このベース領域（２４）の表面には、Ｐ+ 型エミッタ領域（２５）及びＮ+ 型ベースコンタクト領域（２６）が相互に離隔して形成されている。
【００１４】各素子領域のエピタキシャル層（１３）上には絶縁膜（２７）が形成されている。そして、この絶縁膜（２７）のＮ+ 型拡散領域（１９）、エミッタ領域（２５）、ベースコンタクト領域（２６）及びコレクタコンタクト領域（２３）上にはコンタクトホールが開孔され、電極（２９）が形成されている。そして、Ｎ+ 型拡散領域（１９）上の電極（２９）とベースコンタクト領域（２６）上の電極（２９）とは、絶縁膜（２７）上に形成された配線（２８）を介して相互に電気的に接続されている。つまりベースコンタクト領域（２６）からＮ＋型拡散領域（１９）のコンタクトまで配線（２８）が延在されている。」
「【００１８】以下、
本実施形態の光半導体装置の製造方法について説明する。
【００１９】次に、図４に示すように、
基板（１）（当審注：「半導体基板（１１）」の誤記と認められる。）上に、周知の気相成長法によって、ノンドープ（Ｉ型）の半導体層（１２）を７〜１５μｍの厚さに形成する。
Ｉ型半導体層（１２）の上に、Ｎ型埋め込み層（２１）形成予定領域に対応する部分が開口されたマスク（図示せず）を形成し、該マスクを介してＩ型半導体層（１２）の表面にアンチモン（Ｓｂ）等のＮ型不純物をドープする。
Ｉ型半導体層（１２）上に、第２拡散層（１５）形成予定領域及びコレクタ領域（２２）形成予定領域に対応する部分が開口されたマスク（図示せず）を形成し、該マスクを介して半導体層（１２）の表面にボロン等のＰ型不純物をドープする。
【００２０】次に、図５に示すように、周知の方法により、
Ｉ型半導体層（１２）上にＮ型エピタキシャル層（１３）を４〜６μｍの厚さに形成する。このとき、Ｉ型半導体層（１２）の表面にドープされた不純物が上下方向に拡散する。
エピタキシャル層（１３）上に、第３拡散層（１６）形成予定領域及びコレクタコンタクト領域（２３）形成予定領域に対応する部分が開口されたマスク（図示せず）を形成し、その開口部を介してエピタキシャル層（１３）の表面にボロン等のＰ型不純物をドープする。
【００２１】次に、
熱処理を施して、図６に示すように、コレクタコンタクト領域（２３）をコレクタ領域（２２）に接続させるとともに、第３拡散層（１６）を第２拡散層（１５）に接続させる。
エピタキシャル層（１３）の表面のベース領域（２４）形成予定領域にＮ型不純物を導入する。
【００２２】次に、図９に示すように、
フォトダイオード形成領域（３１）及びトランジスタ形成領域（３２）のエピタキシャル層（１３）の表面上に絶縁膜（２７）を形成した後、全面にレジスト膜（図示せず）を形成し、エミッタ領域（２５）形成予定領域に対応する部分を開口する。そして、この開口部分を介してベース領域（２４）の表面にＰ型不純物を導入する。
【００２３】次に、
全面にレジスト膜（３０）を形成し、Ｎ
+ 
型拡散領域（１９）及びベースコンタクト領域（２６）に対応する部分を開口する。その後、この開口部を介してエピタキシャル層（１３）の表面にＮ型不純物を導入して、Ｎ
+ 
型拡散領域（１９）及びベースコンタクト領域（２６）を形成する。
【００２４】次いで、図２に示すように、フォトエッチング法により絶縁膜（２７）にコンタクトホールを形成した後、全面に金属膜を形成し、この金属膜をパターニングすることにより配線（２８）を得る。このようにして、本実施形態の光半導体装置が完成する。なお、上述の実施形態においては、フォトダイオードがＰＩＮ型の場合について説明したが、本発明は、図１２に示すように、ＰＮ接合を有するフォトダイオードに適用することもできる。この図１２に示す光半導体装置は、Ｉ型半導体層を有しないこと以外は基本的には図２に示す光半導体装置と同様の構造であるので、同一物には同一符号を付して、その詳しい説明は省略する。この光半導体装置においても、フォトダイオードの動作速度を向上させることができる。」
　
（４−３−２）そうすると、引用刊行物には、以下の発明（以下「刊行物発明」という。）が記載されているものと認められる。
　
「Ｐ型半導体基板（１１）上に形成されたＩ型半導体層（１２）及び真性半導体（Ｉ型半導体）層からなるエピタキシャル層（１３）が、エピタキシャル層（１３）の表面に形成されたフィールド酸化膜（１８）により、フォトダイオード形成領域（３１）及び縦型ＰＮＰトランジスタ形成領域（３２）等の複数の素子領域に分割されており、フィールド酸化膜（１８）の下方に設けられたＰ＋型の素子分離領域（１７）により、フォトダイオード形成領域（３１）及び縦型ＰＮＰトランジスタ形成領域（３２）等がそれぞれ他の素子領域と分離されている光半導体装置の製造方法において、
　半導体基板（１１）上に気相成長法によってノンドープ（Ｉ型）の半導体層（１２）を形成する工程と、
　Ｉ型半導体層（１２）の上に、Ｎ型埋め込み層（２１）形成予定領域に対応する部分が開口されたマスクを形成し、該マスクを介してＩ型半導体層（１２）の表面にＮ型不純物をドープし、
　Ｉ型半導体層（１２）上に、コレクタ領域（２２）形成予定領域に対応する部分が開口されたマスクを形成し、該マスクを介して半導体層（１２）の表面にＰ型不純物をドープし、
　Ｉ型半導体層（１２）上にＮ型エピタキシャル層（１３）を形成するとともに、Ｉ型半導体層（１２）の表面にドープされた不純物を上下方向に拡散させる工程と、
　エピタキシャル層（１３）上に、コレクタコンタクト領域（２３）形成予定領域に対応する部分が開口されたマスクを形成し、
　その開口部を介してエピタキシャル層（１３）の表面にＰ型不純物をドープし、熱処理を施して、コレクタコンタクト領域（２３）をコレクタ領域（２２）に接続させる工程と、
　エピタキシャル層（１３）の表面のベース領域（２４）形成予定領域にＮ型不純物を導入する工程と、
　フォトダイオード形成領域（３１）及びトランジスタ形成領域（３２）のエピタキシャル層（１３）の表面上に絶縁膜（２７）を形成した後、全面にレジスト膜を形成し、エミッタ領域（２５）形成予定領域に対応する部分を開口し、この開口部分を介してベース領域（２４）の表面にＰ型不純物を導入する工程と、
　全面にレジスト膜（３０）を形成し、Ｎ+ 型拡散領域（１９）及びベースコンタクト領域（２６）に対応する部分を開口し、この開口部を介してエピタキシャル層（１３）の表面にＮ型不純物を導入して、Ｎ+ 型拡散領域（１９）及びベースコンタクト領域（２６）を形成する工程とからなる光半導体装置の製造方法。」
　
（４−４）対比
（４−４−１）刊行物発明の「Ｐ型半導体基板（１１）」、「Ｐ＋型の素子分離領域（１７）」、「複数の素子領域」及び「光半導体装置の製造方法」は、各々補正後の発明の「Ｐ型の半導体基板」、「Ｐ型の分離領域」、「複数の素子形成領域」及び「光半導体集積回路装置の製造方法」に相当する。
　
（４−４−２）刊行物発明の「Ｉ型半導体層（１２）」と補正後の発明の「ノンドープの２層のエピタキシャル層」のうちの「１層目のエピタキシャル層」とは、「ノンドープの」「層」という点で共通する。また、刊行物発明の「真性半導体（Ｉ型半導体）層からなるエピタキシャル層（１３）」は、補正後の発明の「ノンドープの２層のエピタキシャル層」のうちの「２層目のエピタキシャル層」に相当する。
  
（４−４−３）刊行物発明の「Ｎ＋型埋め込み層（２１）」及び「コレクタ領域（２２）」は、各々補正後の発明の「Ｎ型の埋込拡散層」及び「Ｐ型の埋込拡散層」に相当する。
　そして、引用刊行物の図２、４及び５並びに「【００１２】図２は、半導体基板上に本実施形態を実現した光半導体装置の主要部を示す断面図である。・・・　【００１３】・・・一方、縦型ＰＮＰトランジスタ形成領域（３２）においては、Ｉ型半導体層（１２）とエピタキシャル層（１３）との間にＮ+ 型埋め込み層（２１）が形成されている。そして、この埋め込み層（２１）の上側にはＰ+ 型コレクタ領域（２２）が形成されている。・・・　【００１９】次に、図４に示すように、・・・Ｉ型半導体層（１２）の上に、Ｎ型埋め込み層（２１）形成予定領域に対応する部分が開口されたマスク・・・を形成し、該マスクを介してＩ型半導体層（１２）の表面に・・・Ｎ型不純物をドープする。次いで、・・・Ｉ型半導体層（１２）上に、第２拡散層（１５）形成予定領域及びコレクタ領域（２２）形成予定領域に対応する部分が開口されたマスク・・・を形成し、該マスクを介して半導体層（１２）の表面に・・・Ｐ型不純物をドープする。・・・　【００２０】次に、図５に示すように、周知の方法により、Ｉ型半導体層（１２）上にＮ型エピタキシャル層（１３）を・・・形成する。このとき、Ｉ型半導体層（１２）の表面にドープされた不純物が上下方向に拡散する。・・・」の記載から、刊行物発明において、「Ｎ＋型埋め込み層（２１）」の上面側に「コレクタ領域（２２）」が導出するように、「Ｉ型半導体層（１２）」及び「エピタキシャル層（１３）」に「Ｎ＋型埋め込み層（２１）」及び「コレクタ領域（２２）」が重畳して形成されていることは明らかである。
　
（４−４−４）刊行物発明の「ベース領域（２４）」、「エミッタ領域（２５）」、「ベースコンタクト領域（２６）」及び「Ｎ＋型拡散領域（１９）」は、各々補正後の発明の「ベース領域としての第２のＮ型の拡散層」、「エミッタ領域としての第２のＰ型の拡散層」、「ベース導出領域としての第３のＮ型の拡散層」及び「カソード領域としての第４のＮ型の拡散層」に相当する。
　
（４−４−５）すると、補正後の発明と刊行物発明とは、
「Ｐ型の半導体基板上に積層されたノンドープの層及びエピタキシャル層をＰ型の分離領域により複数の素子形成領域に区画し、前記複数の素子形成領域の一領域に縦型ＰＮＰトランジスタを形成し、前記複数の素子形成領域の他の一領域にホトダイオードを形成する光半導体集積回路装置の製造方法において、
　前記半導体基板上に前記１層目の層を形成し、前記１層目の層上に前記２層目のエピタキシャル層を形成し、前記縦型ＰＮＰトランジスタのＮ型の埋込拡散層の上面側に前記縦型ＰＮＰトランジスタのＰ型の埋込拡散層が導出するように前記１層目の層及び２層目のエピタキシャル層に前記Ｎ型の埋込拡散層及び前記Ｐ型の埋込拡散層を重畳して形成する工程と、
　前記縦型ＰＮＰトランジスタのベース領域としての第２のＮ型の拡散層を形成した後、前記縦型ＰＮＰトランジスタのベース導出領域としての第３のＮ型の拡散層と前記ホトダイオードのカソード領域としての第４のＮ型の拡散層とを形成する工程と、
　前記第２のＮ型の拡散層に前記縦型ＰＮＰトランジスタのエミッタ領域としての第２のＰ型の拡散層を形成する工程とを有することを特徴とする光半導体集積回路装置の製造方法。」である点で一致し、次の５点で相違する。
　
（相違点１）補正後の発明では、「Ｐ型の半導体基板上に積層されたノンドープの２層の」うち、「１層目」を「エピタキシャル層」で「形成し」ているのに対し、刊行物発明では、「半導体基板（１１）上に気相成長法によってノンドープ（Ｉ型）の半導体層（１２）を形成」しているものの、形成された「ノンドープ（Ｉ型）の半導体層（１２）」がエピタキシャル層かどうかが明らかでない点。
　
（相違点２）補正後の発明では、「２層目のエピタキシャル層に」「縦型ＰＮＰトランジスタの第１のＮ型の拡散層を形成し、前記第１のＮ型の拡散層は、ＰＮＰ型の縦型トランジスタのコレクタ領域としての第１のＰ型の拡散層と離間して配置され、前記Ｐ型の拡散領域（当審注：「第１のＰ型の拡散層」の誤記と認められる。）よりも」「Ｐ型の分離領域側に配置され」ているのに対し、刊行物発明では、補正後の発明の「第１のＮ型の拡散層」に相当するものが形成されていない点。
　
（相違点３）補正後の発明では、「２層目のエピタキシャル層の」「第１のＮ型の拡散層に囲まれた領域に」「縦型ＰＮＰトランジスタのコレクタ領域としての」「第１のＰ型の拡散層を」「Ｐ型の埋込拡散層と連結するように形成」しているのに対し、刊行物発明では、補正後の発明の「Ｐ型の埋込拡散層と連結するように形成」された「コレクタ領域としての」「第１のＰ型の拡散層」に相当するものが形成されていない点。
　
（相違点４）補正後の発明では、「第１のＰ型の拡散層に」「縦型ＰＮＰトランジスタのベース領域としての第２のＮ型の拡散層を形成し」ているのに対し、刊行物発明では、上記（相違点３）で述べたように、補正後の発明の「Ｐ型の埋込拡散層と連結するように形成」された「コレクタ領域としての」「第１のＰ型の拡散層」に相当するものが形成されていない点。
　
（相違点５）補正後の発明では、「縦型ＰＮＰトランジスタのベース導出領域としての第３のＮ型の拡散層と」「ホトダイオードのカソード領域としての第４のＮ型の拡散層とを同一のイオン注入工程で形成」しているのに対し、刊行物発明では、「エピタキシャル層（１３）の表面にＮ型不純物を導入して、Ｎ+ 型拡散領域（１９）及びベースコンタクト領域（２６）を形成」する際に、「同一のイオン注入工程」で行っているかどうかが明らかでない点。
　
（４−５）判断
（４−５−１）相違点１について
  半導体基板上に形成された素子領域となる半導体層を２層のエピタキシャル層で構成することは、例えば、以下の周知例１、２に記載されるように、従来から周知の技術である。
　
（周知例１）：特開平１１−２１４７０８号公報には、図１とともに、以下の記載がなされている。
「【００１０】
【発明の実施の形態】以下に本発明の１実施の形態を、図１を参照しながら詳細に説明する。この集積回路は、共通のＰ型半導体基板２１上にＮＰＮトランジスタ２２、縦型ＰＮＰトランジスタ２３、およびダイオード２４を集積化した例である。Ｐ型半導体基板２１の上にＮ型の第１と第２のエピタキシャル層２５、２６が積層されている。このエピタキシャル層２５、２６は、気相成長法によって形成されたものであり、合計膜厚が８〜１６μｍ程度被着されている。第１のエピタキシャル層２５と前記半導体基板２１との間には、Ｎ＋型の埋込み層２７が設けられている。各埋め込み層２７を囲むように、第１の第２のエピタキシャル層２５、２６を貫通するＰ＋型分離領域２８が形成されている。この分離領域２８によって、第１と第２のエピタキシャル層２５、２６が第１、第２、第３の島領域２９ａ、２９ｂ、２９ｃにＰＮ接合分離されている。」
「【００１２】第２の島領域２９ｂに形成した縦型ＰＮＰトランジスタ２３は、第１と第２のエピタキシャル層２５、２６の境界部分にＰ＋型のコレクタ埋め込み層３３を形成し、第２のエピタキシャル層２６表面からコレクタ埋め込み層３３に達するＰ＋コレクタ導出領域３４を形成し、コレクタ導出領域３４で囲まれたＮ型の領域の表面にＰ型のエミッタ領域３５を形成し、コレクタ導出領域３４で囲まれたＮ型の領域をベースにすることで構成される。前記ベース領域となる箇所にＮ型のウェル領域３６を形成して電界加速による高ｈｆｅ化とベース幅減による高ｆｔ化、および高耐圧化（ＶCEO）を図っても良い。また、ベースとなる箇所には電極を配置するためのＮ＋ベースコンタクト領域３７を配置した。更にはコレクタ導出領域３４を囲む領域に第２のエピタキシャル層２６表面からＮ＋埋め込み層２７に達するＮ＋型領域３８を形成してこれを囲み、図示せぬ電極により電源電位ＶＣＣあるいはエミッタ領域３５の電位を印加した。これはコレクタ導出領域３４をエミッタ、島領域２９ｂをベース、分離領域２８をコレクタとする寄生ＰＮＰトランジスタの発生を抑制するためであり、この縦型ＰＮＰトランジスタを大電流用途に適したＰＮＰトランジスタとすることができる。」
　
（周知例２）：実願昭５４−１４１９４号（実開昭５５−１１５０６６号）の願書に添付した明細書及び図面の内容を撮影したマイクロフィルムには、第１図とともに、以下の記載がなされている。
「第１図はその断面図であり、ＰＮＰトランジスタＡとＮＰＮトランジスタＢが示されている。１は導電型がＰ型のシリコンからなる高比抵抗の半導体基板、２，３は夫々Ｎ型の高比抵抗のエピタキシアル層、４はＮ＋型の埋込層、10は分離層である。ＰＮＰトランジスタＡ，ＮＰＮトランジスタＢは分離層10により形成された分離領域内のエピタキシアル層２，３に形成され５，６，７は夫々拡散によって形成されたＰＮＰトランジスタＡのコレクタ領域，ベース領域，エミッタ領域であり、８はＮＰＮトランジスタＢのベース領域、９はエミッタ領域である。ＰＮＰトランジスタＡが形成されている分離領域のエピタキシアル層２，３とエミッタ領域７とは結線されている。第１図ではエピタキシアル層３上に設けられた電極11とエミッタ領域７に設けられた電極12とを線で結ぶことにより結線の状態を模型的に示してあるが、実際は省略されている絶縁膜上に設けられたAlの導電膜により行なわれることは言うまでもない。
　又ＮＰＮトランジスタＢが形成されている分離領域を形成する分離層10とエミッタ領域９も結線され、分離層の電極14とエミッタ領域の電極13を結ぶことにより示してある。
　なおエピタキシアル層を２層にした理由は、ＰＮＰトランジスタＡのコレクタ領域５の拡散をエピタキシアル層２の表面とエピタキシアル層３の表面から順次行ってコレクタ領域５の深さ方向の厚みを厚くしコレクタ抵抗を低くすることを目的としたものである。又第１図ではＰＮＰトランジスタＡのベース領域６、ＮＰＮトランジスタＢのコレクタ領域には夫々接触領域が設けられ、ＰＮＰトランジスタＡのベース領域６とコレクタ領域５及びＮＰＮトランジスタＢのコレクタ領域とベース領域８には夫々電極が設けられているが符号は付与されていない。」（第４頁第３行〜第５頁第１７行）
　したがって、刊行物発明に対して上記周知の技術を採用し、「ノンドープ（Ｉ型）の半導体層（１２）を」「
エピタキシャル層で
　よって、相違点１は、当業者が容易に想到し得た範囲に含まれる程度のものである。
　
（４−５−２）相違点３及び相違点４について
　「縦型ＰＮＰトランジスタのＮ型の埋込拡散層の上面側に前記縦型ＰＮＰトランジスタのＰ型の埋込拡散層が導出するように」、「Ｐ型の半導体基板上に積層された」「エピタキシャル層」に「前記Ｎ型の埋込拡散層及び前記Ｐ型の埋込拡散層を重畳して形成」し、「前記縦型ＰＮＰトランジスタのコレクタ領域としての」「Ｐ型の拡散層を前記Ｐ型の埋込拡散層と連結するように形成」すること、及び「前記」「Ｐ型の拡散層に前記縦型ＰＮＰトランジスタのベース領域としての」「Ｎ型の拡散層を形成」することは、例えば、以下の周知例３、４に記載されるように、従来から周知の技術である。
　
（周知例３）：特開平２−１３７２６２号公報には、第３図とともに、以下の記載がなされている。
「例えば第３図は、従来の半導体集積回路(101)の断面図を示し、(102)はＰ型半導体基板、(103)は基板(102)全面に積層して形成したＮ型エピタキシャル層、(104)は基板(102)表面に複数個設けたＮ＋型の埋込み層、(105) はバイポーラトランジスタ部の埋込み層(104)を各々取囲むようにしてエピタキシャル層(103)を貫通するＰ＋型分離領域、(106)は分離領域(105)によってエピタキシャル層(103)を島状に形成した島領域である。」（第２頁右下欄第１〜９行）
「(
111
　
（周知例４）：特開平７−７０９４号公報には、図７ないし１０、１９及び２０とともに、以下の記載がなされている。
「【００１９】図７及び図８は、ＢｉＣＤＭＯＳ構造の製造方法の次の段階を表している。・・・
【００２０】・・・３つのＮ＋埋め込み層領域２１Ａ、２１Ｂ、及び２１Ｃが基層内に存在することになる。これらのＮ＋埋め込み層は、基層とエピタキシャル層との間の境界１１から下向きに基層１０内に延出し、かつ基層エピタキシャル層の境界１１から上向きにエピタキシャル層４２内に延出している。エピタキシャル層４２が成長する間に、Ｎ＋埋め込み層領域は上向きに拡散する。・・・
【００２１】しかし、Ｎ＋埋め込み層領域２１Ｂの上側主面には、単一のＰ＋イオン注入が実施され、２つのＰ＋領域４３Ｂ及び４４Ｂが形成される。Ｐ型イオンはＮ型イオンよりも早く拡散するので、Ｐ＋イオン注入段階のＰ＋不純物は、埋め込み層領域２１ＢのＮ＋不純物よりも上向き及び下向きに早く拡散する。Ｐ＋イオンが、より高濃度にドープされたＮ＋領域２１Ｂの境界を超えて拡散したところで、Ｐ＋イオンがＰ＋領域を形成する。
・・・これらの注入されたＰ＋イオンは、Ｎ＋領域２１Ｂの縦方向の広がりを超えて縦方向に拡散する。こうして、Ｎ＋領域２１Ｂによって互いに隔てられたＰ＋領域４３Ｂ及び４４Ｂが形成される。
【００２２】図９及び図１０は、ＢｉＣＤＭＯＳ構造の製造方法の次の段階を表している。・・・
【００２３】次に、Ｐ−ウェルイオン注入段階（過程１３）が、開口部５２Ｅ、５２Ｄ、及び５２Ｂ内の薄い注入酸化膜を通して実施され、Ｐ−ウェル領域５１Ｅ、５１Ｄ、及び５１Ｂを形成する。・・・
【００２４】・・・Ｐ−ウェル拡散段階が、Ｐ−ウェル５１Ｂを、Ｐ＋埋め込み層領域４４Ｂの上部に接触するまで、エピタキシャル層内に下向きに拡散させる。・・・」
【００３７】図１９及び図２０は、ＢｉＣＤＭＯＳ構造の製造方法の次の段階を表している。・・・」
「【００４０】・・・Ｎ−ベースイオン注入段階（過程３７）が、開口部１０２Ｂを通して実施され、Ｐ−ウェル５１Ｂ内にベース領域１０３を注入する。・・・」
　したがって、刊行物発明に対して上記周知の技術を採用し、「Ｉ型半導体層（１２）上にＮ型エピタキシャル層（１３）を形成するとともに、Ｉ型半導体層（１２）の表面にドープされた不純物を上下方向に拡散させる工程」の後に、「
エピタキシャル層（１３）の表面に不純物を導入して、Ｐ型の拡散領域をコレクタ領域（２２）と連結するように形成し
　よって、相違点３及び４は、当業者が容易に想到し得た範囲に含まれる程度のものである。
　
（４−５−３）相違点２について
　「半導体基板上」の「エピタキシャル層に」「縦型ＰＮＰトランジスタの」「Ｎ型の拡散層を形成し、前記」「Ｎ型の拡散層は、ＰＮＰ型の縦型トランジスタのコレクタ領域としての」「Ｐ型の拡散層と離間して配置」し、「前記」「Ｐ型の拡散層よりもＰ型の分離領域側に配置」することは、例えば、前記周知例１及び以下の周知例５、６に記載されるように、従来から周知の技術である。
　
（周知例５）：特開平４−８５９７１号公報には、第１図及び第４図とともに、以下の記載がなされている。
「〔実施例〕
　次に実施例について説明する。第１図は、本発明に係る半導体装置の実施例を示す概略断面図であり、第４図に示した従来例と同一又は同等の部材には同一符号を付して示している。ホトダイオード11の構成は、第４図に示した従来例と同一なので、その説明は省略する。25は縦型ＰＮＰトランジスタであり、Ｎ＋型埋込層２上に形成したＰ＋型埋込層20及びＰ＋型拡散領域21でコレクタを構成している。ベースはＮ−型エピタキシャル層３、このエピタキシャル層３に形成したＮ型拡散層22及びこのＮ型拡散層22に形成したＮ＋型拡散層23から構成され、エミッタは前記Ｎ型拡散層22に形成したＰ＋型拡散層24で構成されている。ベース領域のエピタキシャル層３は完全空乏化するような不純物プロファイルであり、実質的なベース幅はＮ型拡散層22とエミッタを構成するＰ＋型拡散層24で決まる。
　この縦型ＰＮＰトランジスタ25はＮ＋型埋込層２，Ｎ＋型拡散領域８，Ｎ−型エピタキシャル層３からなるＮ型半導体領域で他の素子と分離される。」（第２頁右下欄第６行〜第３頁左上欄第７行）
　
（周知例６）：特開平９−１１６０２１号公報には、図１とともに、以下の記載がなされている。
「【０００７】
【発明の実施の形態】以下に本発明の１実施例を詳細に説明する。図１は本発明によって、第１、第２および第３の島領域２１ａ、２３ｂ、２３ｃに各々ＮＰＮトランジスタ２２、縦型ＰＮＰトランジスタ２３、およびダイオード２４を集積化したバイポーラＩＣを示す断面図である。
【０００８】同図において、２５はＰ型のシリコン半導体基板、２６はＮ＋型の埋め込み層、２７ａ、２７ｂはＰ＋分離領域、・・・３１はＰ＋コレクタ埋め込み層、３２はＰ＋コレクタ導出領域、３３はＮ型のウェル領域、３４はＰ＋型のエミッタ領域、３５はＮ＋ベースコンタクト領域、３６は縦型ＰＮＰトランジスタのＮ＋導出領域、３７はＰ＋アノード埋め込み層、３８はＰ＋アノード導出領域、３９はＰ＋アノード領域、４０はＮ＋カソードコンタクト領域、・・・である。
【０００９】第１、第２、第３の島領域２１ａ、２１ｂ、２１ｃは、基板２５の上に形成したエピタキシャル層をＰ＋分離領域２８ａ、２９ｂで接合分離することにより形成されている。・・・
【００１０】縦型ＰＮＰトランジスタ２３は、基板２５表面からＮ＋埋め込み層２６に重畳して設けたＰ＋コレクタ埋め込み層３１がコレクタとなり、コレクタ埋め込み層２６に達するコレクタ導出領域３２で囲まれたＮ型領域をベースとする。この例ではＮウェル領域３３を設けて、電界加速による高ｈｆｅ化とベース幅減による高ｆｔ化、および高耐圧化（ＶCEO）を図っている。コレクタ導出領域３２の外側にはＮ＋導出領域３６を設けてこれを囲み、図示せぬ電極により電源電位ＶＣＣあるいはエミッタ領域３４の電位を印加している。これはコレクタ導出領域３２をエミッタ、島領域２１ｂをベース、分離領域２７ａ、２７ｂをコレクタとする寄生ＰＮＰトランジスタの発生を抑制するためであり、この縦型ＰＮＰトランジスタを前記大電力ＮＰＮトランジスタと相補対にできる大電力型のＰＮＰトランジスタとすることができる。」
　
　したがって、刊行物発明に対して上記周知の技術を採用し、「エピタキシャル層（１３）の表面にＰ型不純物をドープし、熱処理を施して、コレクタコンタクト領域（２３）をコレクタ領域（２２）に接続させ」た後、「エピタキシャル層（１３）の表面にＮ型不純物を導入することにより、コレクタコンタクト領域（２３）と離間して配置され、前記コレクタコンタクト領域（２３）よりもＰ型の分離領域に配置されたＮ型の拡散層を形成する」ことにより、補正後の発明のように、「前記２層目のエピタキシャル層に前記縦型ＰＮＰトランジスタの第１のＮ型の拡散層を形成し、前記第１のＮ型の拡散層は、ＰＮＰ型の縦型トランジスタのコレクタ領域としての第１のＰ型の拡散層と離間して配置され、前記Ｐ型の拡散領域よりも前記Ｐ型の分離領域側に配置され」る構成とすることは、当業者が容易になし得たことである。
　よって、相違点２は、当業者が容易に想到し得た範囲に含まれる程度のものである。
　
（４−５−４）相違点５について
　引用刊行物には、「【００２３】次に、全面にレジスト膜（３０）を形成し、Ｎ+ 型拡散領域（１９）及びベースコンタクト領域（２６）に対応する部分を開口する。その後、
この開口部を介してエピタキシャル層（１３）の表面にＮ型不純物を導入して
　よって、相違点５は、実質的なものでなく、仮にそうとはいえないとしても、当業者が容易に想到し得た範囲に含まれる程度のものである。
　
（４−６）独立特許要件についてのまとめ
　以上、検討したとおり、補正後の発明と刊行物発明との相違点は、いずれも、実質的なものでないか、当業者が、周知例１ないし６に記載された周知技術を勘案することにより容易に想到し得た範囲に含まれる程度のものにすぎず、補正後の発明は、上記周知技術を勘案することにより、引用刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際、独立して特許を受けることができない。
　
（５）補正の却下についてのむすび
　本件補正は、平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるが、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しないものである。
　したがって、本件補正は、特許法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
３．本願発明
　平成１９年１２月１４日付けの手続補正は上記のとおり却下されたので、本願の請求項１及び２に係る発明は、平成１９年４月２４日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１及び２に記載された事項により特定されるとおりのものであって、そのうちの請求項１に係る発明（以下「本願発明」という。）は、その特許請求の範囲の請求項１に記載された事項により特定される上記２．（１）の補正前の請求項１として記載したとおりのものである。
　
４．刊行物に記載された発明
　これに対して、原査定の拒絶の理由に引用された刊行物には、上において検討したとおり、上記２．（４−３−１）に記載したとおりの事項及び上記２．（４−３−２）において認定したとおりの発明（刊行物発明）が記載されているものと認められる。
　
 ５．判断
　上記２．（３）において検討したとおり、補正後の発明は、本願発明を限定的に減縮したものであるところ、上記２．（４）において検討したように、補正後の発明が、周知技術を勘案することにより、引用刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものである以上、本願発明も、当然に周知技術を勘案することにより、引用刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものと認められるので、特許法第２９条第２項の規定により特許を受けることができない。
　
６．むすび
　以上のとおりであるから、本願は、他の請求項に係る発明について検討するまでもなく、拒絶されるべきものである。
　よって、結論のとおり審決する。