【事件の表示】
　特願２０００−１８９０２６「集積回路」拒絶査定不服審判事件〔平成１３年２月１６日出願公開，特開２００１−４４１４０〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
１　手続の経緯
　本願は，平成１２年６月２３日（パリ条約による優先権主張１９９６年１２月２３日，米国，１９９９年６月２５日，米国）の出願であって，平成１７年１２月２０日付けで手続補正がなされ，平成１８年５月２６日付けで拒絶査定がなされ，これに対し，同年８月２９日に拒絶査定不服審判が請求されるとともに，同年９月２８日付けで手続補正がなされ，その後当審において，平成２１年７月３日付けで拒絶の理由を通知したところ，平成２２年１月６日付けで手続補正がなされたものである。
　なお，本願は，「パリ条約による優先権主張１９９６年１２月２３日，米国」の出願から１２か月以内になされたものではないから，上記２件の優先権主張のうち「パリ条約による優先権主張１９９６年１２月２３日，米国」の優先権主張は，認めることができない。
　
２　本願発明について
　本願の請求項１〜５に係る発明は，平成２２年１月６日付けの手続補正により補正された明細書及び図面の記載からみて，その特許請求の範囲の請求項１〜５に記載された事項により特定されるものであり，その内の請求項５に係る発明（以下「本願発明５」という。）は，次のとおりのものである。 
「【請求項５】　基板と，
　前記基板の上に形成された少なくとも１つの高ｋ誘電体材料層と，
　前記高ｋ誘電体材料層の上に直接形成された電極と，
を有し，ストレスフリー酸化物層と，前記高ｋ誘電体材料層との間に，成長酸化物層が形成されている
ことを特徴とする集積回路。」
　
３　引用例に記載された発明
（１）当審における拒絶の理由に引用された特開平８−２６４７７７号公報（平成８年１０月１１日出願公開，以下「引用例１」という。）には，次の記載がある。
ア　「【０００１】
【産業上の利用分野】本発明は
半導体装置，特に電界効果型トランジスター
【０００２】
【従来の技術】図１１乃至図１３は，従来の技術に依る
半導体装置の一部としての電界効果型トランジスター
イ　図１及び図２を参照して，「【００２０】この，図１に示される電界効果型トランジスターは次のようにして製造される。すなわち，先ず，図２（ａ）に示されるように例えば
Ｐ型シリコン基板１
ＬＯＣＯＳ法に依り素子分離領域４を形成
ウ　図２及び図３を参照して，「【００２３】次に，図２（ｃ）に示される工程が行われる。すなわち例えば７５０℃の１０％ＨＣ１酸素雰囲気で
シリコン基板の表面を酸化する事に依り厚さ５ｎｍの酸化膜１８を形成
シリコン酸化膜１８の上に
厚さ２ｎｍのチタン酸ストロンチウム１９を堆積
【００２４】そして，図２（ｄ）に示される工程が行われる。すなわち，前記
チタン酸ストロンチウム膜１９の上に
タングステン８を堆積
タングステン膜８を切ってゲート電極９を形成
【００２５】次に，図３（ｂ）に示される工程が行われる。すなわち，
Ｎチャネル電界効果型トランジスター
Ｐチャネル電界効果型トランジスター
エ　「【００３２】また，
本実施例に於いてはゲート絶縁膜もゲート側壁も比較的誘電率の高い物質と比較的誘電率の低い物質との各々二種類の物質より形成されているが，ゲート絶縁膜およびゲート側壁の少なくとも一方を三種類以上の物質で形成しても，ゲート電極側が比較的誘電率の高い物質よりなり且つゲート電極と反対側が比較的誘電率の低い物質よりなるのであれば本発明と同様の効果が得られる
（２）上記（１）アによれば，引用例１に記載された発明は，半導体装置の一部としての電界効果型トランジスター，すなわち，電界効果型トランジスターを含む半導体装置に関するものである。
（３）上記（１）イ及びウによれば，引用例１には，Ｐ型シリコン基板１の表面を酸化することによりシリコン酸化膜１８を形成し，
シリコン酸化膜１８の上にチタン酸ストロンチウム１９を堆積
（４）上記（１）ウによれば，引用例１には，チタン酸ストロンチウム膜１９の上にタングステン８を堆積し，タングステン膜８を切ってゲート電極９を形成することが記載され，また，図３におけるチタン酸ストロンチウム１９とゲート電極９との位置関係を参酌すれば，引用例１には，チタン酸ストロンチウム膜１９の上に直接形成されたゲート電極９が開示されている。
（５）よって，引用例１には，以下の発明（以下「引用発明」という。）が記載されている。
「Ｐ型シリコン基板１と，
　Ｐ型シリコン基板１の表面を酸化して形成したシリコン酸化膜１８と，
　Ｐ型シリコン基板１の上に形成されたチタン酸ストロンチウム１９と，
　チタン酸ストロンチウム膜１９の上に直接形成されたゲート電極９と，
を有している
ことを特徴とする電界効果型トランジスターを含む半導体装置。」
　
４　本願発明５と引用発明との対比
（１）引用発明の「Ｐ型シリコン基板１」は，本願発明５の「基板」に相当する。
（２）例えば当審における拒絶の理由に引用された欧州特許出願公開第０８５１４７３号明細書（１９９８年７月１日出願公開）のＣｌａｉｍ３及び４に記載されているように，チタン酸ストロンチウム（ＳｒＴｉＯ３）は，ペロボスカイト型の材料であって，高ｋ誘電体材料である。そうすると，引用発明の「チタン酸ストロンチウム膜１９」は本願発明５の「高ｋ誘電体材料層」に相当するから，引用発明の「Ｐ型シリコン基板１の上に形成されたチタン酸ストロンチウム１９」は，本願発明５の「前記基板の上に形成された少なくとも１つの高ｋ誘電体材料層」に相当する。
（３）引用発明の「ゲート電極９」は本願発明５の「電極」に相当するから，引用発明の「チタン酸ストロンチウム膜１９の上に直接形成されたゲート電極９」は，本願発明５の「前記高ｋ誘電体材料層の上に直接形成された電極」に相当する。
（４）本願明細書には，成長酸化物層について，次の記載がある。
「【００１４】図１に戻って，モノクリスタラインシリコンである
酸化可能基板１０１は，その上に成長した，薄い二酸化シリコン層を有する
６５０−８５０℃で熱成長で形成
熱成長した二酸化シリコン層は，高速熱酸化により形成
成長酸化物層を形成
　この記載によれば，本願発明５の「成長酸化物層」は，熱酸化により形成される場合も含むものである。そうすると，引用発明の「シリコン酸化膜１８」は，Ｐ型シリコン基板１の表面を酸化して形成したものであり，また，上記３（３）によれば，シリコン酸化膜１８の上にはチタン酸ストロンチウム１９が堆積されていることから，引用発明の「シリコン酸化膜１８」は，本願発明５の成長酸化物層がストレスフリー酸化物層と高ｋ誘電体材料層との間に形成されることは別にして，本願発明５の「成長酸化物層」に対応する。
（５）上記３（１）イ及びウによれば，引用例１には，ＬＯＣＯＳ法により素子分離領域４を形成すること，及び，Ｎチャネル電界効果型トランジスターとＰチャネル電界効果型トランジスターを形成することが記載されているから，引用発明の「電界効果型トランジスターを含む半導体装置」が「集積回路」であることは，明らかである。
（６）以上のことを踏まえると，本願発明５と引用発明とは，
「基板と，
　前記基板の上に形成された少なくとも１つの高ｋ誘電体材料層と，
　前記高ｋ誘電体材料層の上に直接形成された電極と，
を有し，成長酸化物層が形成されている
ことを特徴とする集積回路。」
である点で一致し，以下の点で相違する。
相違点：本願発明５は，ストレスフリー酸化物層と前記高ｋ誘電体材料層との間に，成長酸化物層が形成されているのに対して，引用発明は，「ストレスフリー酸化物層」を有していないことから，チタン酸ストロンチウム膜１９の下にシリコン酸化膜１８が形成されてはいるものの，「ストレスフリー酸化物層」とチタン酸ストロンチウム膜１９との間に，シリコン酸化膜１８が形成されていない点。
　
５　当審の判断
（１）まず，本願明細書には，ストレスフリーの酸化物層について，次の記載がある。
「【００１１】薄い酸化物ゲート誘電体層の欠陥の主要なファクタは，成長の際導入される極小孔（micropores）と酸化物層内の本来的なストレスである。二酸化シリコン内に形成された，マイクロポアネットワークは，拡散マス位相とリーク電流に対する短絡パスを引き起こす。さらにまた，二酸化シリコン層内のストレスは，マイクロポアのサイズと密度の両方を増加させる。そのため，低欠陥密度を有する薄い誘電体層を開発する際には，
初期欠陥密度を減らすことばかりでなく，ストレス収納層を用いて，シリコンと二酸化シリコンのインタフェース近傍に，局部的ストレス傾斜を減少
ストレスのクッションと欠陥のシンク（取り込み）として機能
第１成長酸化物層の下に成長した二酸化シリコン層
ストレスフリー酸化物層
アニールされる（annealed out）トラップ
新たに成長したに酸化シリコンにより形成
ストレスフリーのシリコン−二酸化シリコンインタフェース
　この記載によれば，本願発明５の「ストレスフリーの酸化物層」は，初期欠陥密度を減らすことばかりでなく，ストレス収納層を用いて，シリコンと二酸化シリコンのインタフェース近傍に，局部的ストレス傾斜を減少させ，ストレスのクッションと欠陥のシンク（取り込み）として機能するものである。
（２）これに対し，当審における拒絶の理由に引用された特開平１−２０４４３５号公報（平成１年８月１７日出願公開，以下「引用例２」という。）には，次の記載がある。
ア　「一般的に，当業者ならば
電界効果トランジスタ
ゲート誘電体が薄くなるにつれて，低欠陥密度（Ｄ
０
）および誘電体加工性を含む誘電体の品質の重要性がデバイス性能に対して高まる
イ　「従って，本発明の目的は
ゲート誘電体
多層構造誘電体
ウ　第１図の符号９で示される膜について，「
アニーリング工程中に新たに成長するＳｉＯ
２
エ　「第１図を参照する。シリコン基板１を使用する。
厚さが約５ｎｍの薄膜，すなわち熱酸化物の第１の層３
厚さが約５ｎｍの酸化物層（すなわち，第２の層５）
オ　「
新たな酸化物層９
カ　「低Ｄ０を得るためには，欠陥密度を低下させなければならないばかりか，
誘電体膜中に応力吸収界面を形成
局部的な応力勾配を低下
キ　「新たに成長したＳｉＯ２は，
その成長が応力クッションとして機能する界面によりもたらされた応力吸収条件下で起こる
欠陥シンクとして
機能
界面応力勾配
も減少
ク　「
最終工程は緩和な酸化性雰囲気下における緻密化アニール
この処理工程中，ほぼ平衡な条件中で新たなＳｉＯ
２
層が成長
Ｓｉ／ＳｉＯ
２
界面中のトラップ，応力勾配
を減少
　これらの記載によれば，引用例２に記載された発明の「新たな酸化物層９」は，「その成長が応力クッションとして機能する界面によりもたらされた応力吸収条件下で起こる」ものであり，「欠陥シンク」として機能し，「界面応力勾配」を減少させるものであるから，本願発明５の「ストレスフリーの酸化物層」に相当するものである。
　また，上記ア，イ，エ，オの記載，及び，ＦＩＧ．１における新たな酸化膜９と第１の層３と第２の層５の位置関係を参酌すれば，引用例２には，新たな酸化膜９の上に形成された厚さが約５ｎｍの熱酸化物の第１の層３の上に，厚さが約５ｎｍの酸化物層の第２の層５が形成された多層構造のゲート誘電体を有する電界効果トランジスタが開示されている。
（３）ここで，上記３（１）エによれば，引用例１には，「本実施例に於いてはゲート絶縁膜もゲート側壁も比較的誘電率の高い物質と比較的誘電率の低い物質との各々二種類の物質より形成されているが，
ゲート絶縁膜
を三種類以上の物質で形成しても，ゲート電極側が比較的誘電率の高い物質よりなり且つゲート電極と反対側が比較的誘電率の低い物質よりなるのであれば本発明と同様の効果が得られる
比較的誘電率の低い三種類目の物質をゲート電極と反対側に形成してもよい
（４）そして，上記３（１）ウによれば，引用例１は，厚さ５ｎｍの酸化膜１８の上に厚さ２ｎｍのチタン酸ストロンチウム１９を堆積したゲート絶縁膜を有する電界効果型トランジスターに関するものであり，また，上記（２）によれば，引用例２は，厚さが約５ｎｍの熱酸化物の第１の層３と厚さが約５ｎｍの酸化物層の第２の層５が形成された多層構造のゲート誘電体を有する電界効果トランジスタに関するものであるから，引用発明と引用例２に記載された発明はともに，数ｎｍの絶縁膜の多層構造からなるゲート絶縁膜を有する電界効果型トランジスタに関連する技術である。そうすると，引用例２に記載された発明の「新たな酸化物層９」は，酸化物であって比較的誘電率の低い物質であるから，引用発明の「ゲート電極と反対側に形成してもよい比較的誘電率の低い三種類目の物質」として，引用発明と同様に多層構造のゲート絶縁膜を有する電界効果型トランジスタに関連する技術である引用例２に記載された発明の「新たな酸化物層９」を採用すれば，当該「新たな酸化物層９」と，引用発明の「チタン酸ストロンチウム膜１９」及び「シリコン酸化膜１８」との位置関係は，「新たな酸化物層９」と「チタン酸ストロンチウム膜１９」との間に「シリコン酸化膜１８」が形成されるものとなることは，明らかである。したがって，引用発明に，引用例２に記載された発明の「新たな酸化物層９」を適用し，本願発明５のごとく，「ストレスフリー酸化物層と，前記高ｋ誘電体材料層との間に，成長酸化物層が形成されている」構成とすることは，当業者が容易に想到し得るものである。
　
６　むすび
　以上検討したとおり，本願発明５は，引用発明及び引用例２に記載された発明に基づいて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。したがって，本願は，他の請求項に係る発明について検討するまでもなく，拒絶すべきものである。
　よって，結論のとおり審決する。