【手続補正書】
【提出日】平成24年1月13日(2012.1.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
記憶装置であって、
電気的に消去可能な不揮発性半導体メモリであって、第１及び第２のバスに結合された第１及び第２の部分を有する、不揮発性半導体メモリと、
外部ホストシステムに結合されたシステムインターフェースと、
前記システムインターフェースによって前記ホストシステムから受け取られたリードコマンドに応答して、前記不揮発性半導体メモリからデータを読み出して、前記システムインターフェースを介して該データを前記ホストシステムに伝達するコントローラ
とを備え、
連続するセクタデータに対する前記リードコマンドに応答して、前記第２のバスを介して前記不揮発性半導体メモリの前記第２の部分から読み出されたＮ番目のセクタデータを、前記コントローラが前記システムインターフェースを介して前記ホストシステムに伝達する間、前記コントローラは、前記第１のバスを介して前記不揮発性半導体メモリの前記第１の部分から（Ｎ＋ｎ）番目のセクタデータの読み出しを開始し、ここで、Ｎ及びｎは、整数であることからなる、記憶装置。
【請求項２】
前記コントローラは、連続するセクタデータに対する前記リードコマンドに応答して、
前記不揮発性半導体メモリから前記コントローラ内へと前記Ｎ番目のセクタデータを読み出し、
前記Ｎ番目のセクタデータに対するデータ処理を実施し、
前記データ処理の後に、前記システムインターフェースを介して前記Ｎ番目のセクタデータを前記ホストシステムに伝達し、
前記データ処理の後に、前記Ｎ番目のセクタデータを前記コントローラが前記システムインターフェースを介して前記ホストシステムに伝達する間、前記（Ｎ＋ｎ）番目のセクタに対して前記データ処理を行うために前記不揮発性半導体メモリから前記（Ｎ＋ｎ）番目のセクタデータの読み出しを開始し、
前記（Ｎ＋ｎ）番目のセクタデータに対する前記データ処理を実施し、及び、
前記データ処理の後に、前記（Ｎ＋ｎ）番目のセクタデータを前記システムインターフェースを介して前記ホストシステムに伝達することからなる、請求項１に記載の記憶装置。
【請求項３】
前記データ処理は、連続するセクタデータのエラー訂正処理である、請求項２に記載の記憶装置。
【請求項４】
前記連続するセクタデータに対するエラー訂正回路を前記記憶装置が備え、及び、
前記エラー訂正回路によりエラー訂正処理が実施された前記Ｎ番目のセクタデータを前記コントローラが、前記システムインターフェースを介して前記ホストシステムに伝達する間、前記コントローラは、前記不揮発性半導体メモリから前記エラー訂正回路への前記（Ｎ＋ｎ）番目のセクタデータの伝達を開始することからなる、請求項１に記載の記憶装置。
【請求項５】
前記「ｎ」が１である、請求項１に記載の記憶装置。
【請求項６】
前記セクタデータのサイズが５１２バイトである、請求項１に記載の記憶装置。
【請求項７】
前記不揮発性半導体メモリがフラッシュメモリである、請求項１に記載の記憶装置。
【請求項８】
前記不揮発性半導体メモリが、セクタ単位のサイズで電気的に消去可能である、請求項１に記載の記憶装置。
【請求項９】
記憶装置であって、
電気的に消去可能な不揮発性半導体メモリであって、第１及び第２のバスに結合された第１及び第２の部分を有する、不揮発性半導体メモリと、
外部ホストシステムに結合されたシステムインターフェースと、
前記システムインターフェースによって前記ホストシステムから受け取られたリードコマンドに応答して、前記不揮発性半導体メモリからデータを読み出して、前記システムインターフェースを介して該データを前記ホストシステムに対して伝達するコントローラ
とを備え、
前記コントローラは、前記不揮発性半導体メモリから読み出されたセクタデータに対してデータ処理を実施し、及び、
連続するセクタデータに対する前記リードコマンドに応答して、前記第２のバスを介して前記不揮発性半導体メモリの前記第２の部分から前もって読み出された後に、前記データ処理が実施されたＮ番目のセクタデータを、前記コントローラが前記システムインターフェースを介して前記ホストシステムに伝達する間、前記コントローラは、（Ｎ＋ｎ）番目のセクタデータに対する前記データ処理のために前記第１のバスを介して前記不揮発性半導体メモリの前記第１の部分から前記（Ｎ＋ｎ）番目のセクタデータの読み出しを開始し、ここで、Ｎ及びｎは、整数であることからなる、記憶装置。
【請求項１０】
記憶装置であって、
セクタデータ区分内にデータが格納される電気的に消去可能な不揮発性半導体メモリであって、交互のセクタの前記データをそれぞれ格納する第１のメモリセクション及び第２のメモリセクションを該不揮発性半導体メモリが有し、前記第１のメモリセクション及び前記第２のメモリセクションは、第１のバス、第２のバスによってそれぞれアクセスされることからなる、不揮発性半導体メモリと、
外部ホストシステムに結合されたシステムインターフェースと、
前記ホストシステムからの連続するセクタに対するリードコマンドに応答して、連続するセクタの前記データを、前記不揮発性半導体メモリから読み出して、前記データを前記システムインターフェースを介して前記ホストシステムに伝達するコントローラ
とを備え、
前記第２のバスを介して前記不揮発性半導体メモリの前記第２のメモリセクションから読み出された、前記データにおけるＮ番目のセクタデータを、前記システムインターフェースを介して前記ホストシステムに前記コントローラが伝達する間、連続するセクタデータに対する前記リードコマンドに応答して、前記コントローラは、前記データにおける（Ｎ＋ｎ）番目のセクタデータを、前記第１のバスを介して前記不揮発性半導体メモリの前記第１のメモリセクションから読み出し、ここで、Ｎ及びｎは、整数であることからなる、記憶装置。
【請求項１１】
前記コントローラは、連続するセクタに対する前記リードコマンドに応答して、
前記不揮発性半導体メモリから前記コントローラ内へと前記Ｎ番目のセクタを読み出し、
前記Ｎ番目のセクタに対するデータ処理を実施し、
前記データ処理の後に、前記システムインターフェースを介して前記Ｎ番目のセクタを前記ホストシステムに伝達し、
前記データ処理の後に、前記Ｎ番目のセクタを前記コントローラが前記システムインターフェースを介して前記ホストシステムに伝達する間、前記（Ｎ＋ｎ）番目のセクタに対して前記データ処理を行うために前記不揮発性半導体メモリから前記（Ｎ＋ｎ）番目のセクタを読み出し、
前記（Ｎ＋ｎ）番目のセクタに対する前記データ処理を実施し、及び、
前記データ処理の後に、前記（Ｎ＋ｎ）番目のセクタを前記システムインターフェースを介して前記ホストシステムに伝達することからなる、請求項１０に記載の記憶装置。
【請求項１２】
前記データ処理は、連続するセクタのエラー訂正処理である、請求項１１に記載の記憶装置。
【請求項１３】
前記連続するセクタに対するエラー訂正回路を前記記憶装置が備え、及び、
前記エラー訂正回路によってエラー訂正処理が完了した前記Ｎ番目のセクタデータを前記コントローラが、前記システムインターフェースを介して前記ホストシステムに伝達する間、前記コントローラは、前記不揮発性半導体メモリから前記エラー訂正回路への前記（Ｎ＋ｎ）番目のセクタの伝達を開始することからなる、請求項１０に記載の記憶装置。
【請求項１４】
前記「ｎ」が１である、請求項１０に記載の記憶装置。
【請求項１５】
前記セクタのサイズが５１２バイトである、請求項１０に記載の記憶装置。
【請求項１６】
前記不揮発性半導体メモリがフラッシュメモリである、請求項１０に記載の記憶装置。
【請求項１７】
前記不揮発性半導体メモリが、セクタデータ区分のサイズで電気的に消去可能である、請求項１０に記載の記憶装置。