【手続補正書】
【提出日】平成24年1月16日(2012.1.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数のピクセルがロー及びカラムに配列されたピクセルアレイを有するイメージセンサにおいて、
隣接するローにそれぞれ割り当てられる２個のフォトダイオード、及び該２個のフォトダイオードに共有される共通フローティング拡散領域を有する第１アクティブ領域と、
前記第１アクティブ領域と空間的に分離されて形成され、前記ピクセルをリセットさせるリセットトランジスタを有する第２アクティブ領域と、
前記第１及び第２アクティブ領域と空間的に分離されて形成され、前記共通フローティング拡散領域の電荷に応答してピクセル信号を出力する駆動トランジスタを有する第３アクティブ領域とを備えることを特徴とするイメージセンサ。
【請求項２】
前記第３アクティブ領域に形成されるローアドレス指定用のアドレス選択トランジスタをさらに備えることを特徴とする請求項１に記載のイメージセンサ。
【請求項３】
前記ピクセルアレイから選択されたローを構成する前記ピクセルの、前記第３アクティブ領域の一部である前記駆動トランジスタのソース領域にパルスを印加することにより、ローアドレス指定が行われることを特徴とする請求項１に記載のイメージセンサ。
【請求項４】
前記第３アクティブ領域の一部である前記駆動トランジスタのドレイン領域は、ピクセル出力信号ラインに接続されることを特徴とする請求項１または請求項３に記載のイメージセンサ。
【請求項５】
前記駆動トランジスタのソース領域と前記アドレス選択トランジスタのドレイン領域とは、前記第３アクティブ領域内の共通領域に形成されることを特徴とする請求項２に記載のイメージセンサ。
【請求項６】
前記第３アクティブ領域の一部である前記アドレス選択トランジスタのソース領域は、ピクセル出力信号ラインに接続されることを特徴とする請求項２に記載のイメージセンサ。
【請求項７】
前記駆動トランジスタのゲートは、前記共通フローティング拡散領域と電気的に相互接続されることを特徴とする請求項４または請求項６に記載のイメージセンサ。
【請求項８】
前記第２アクティブ領域の一部である前記リセットトランジスタのソース領域と前記駆動トランジスタのゲートとは、電気的に相互接続されることを特徴とする請求項７に記載のイメージセンサ。
【請求項９】
前記駆動トランジスタのドレイン領域と、前記第２アクティブ領域の一部である前記リセットトランジスタのドレイン領域とは、それぞれＶＤＤ電源線に接続されることを特徴とする請求項２に記載のイメージセンサ。
【請求項１０】
前記フォトダイオードは、ピンフォトダイオードであること特徴とする請求項１〜請求項３のいずれか一項に記載のイメージセンサ。
【請求項１１】
前記駆動トランジスタは、ＮチャネルＭＯＳトランジスタまたは空乏型ＰチャネルＭＯＳトランジスタであることを特徴とする請求項１〜請求項３のいずれか一項に記載のイメージセンサ。
【請求項１２】
複数のピクセルがロー及びカラムに配列されたピクセルアレイを有するイメージセンサにおいて、
隣接するローにそれぞれ割り当てられる２個のフォトダイオード、及び該２個のフォトダイオードに共有される共通フローティング拡散領域を有する第１アクティブ領域と、
前記第１アクティブ領域と空間的に分離されて形成され、前記共通フローティング拡散領域の電荷に応答してピクセル信号を出力する駆動トランジスタを有する第２アクティブ領域と、
前記駆動トランジスタのゲートから連続するように形成されたポリシリコンバスと、
前記第２アクティブ領域の一部である前記駆動トランジスタのドレイン領域と、前記ポリシリコンバスとがオーバーラップされて形成されたキャパシタと、を備えることを特徴とするイメージセンサ。
【請求項１３】
前記第１及び第２アクティブ領域と空間的に分離されて形成され、前記ピクセルをリセットするリセットトランジスタを有する第３アクティブ領域をさらに備えることを特徴とする請求項１２に記載のイメージセンサ。
【請求項１４】
前記第２アクティブ領域に形成されるローアドレス指定用のアドレス選択トランジスタをさらに備えることを特徴とする請求項１３に記載のイメージセンサ。
【請求項１５】
前記ピクセルアレイから選択されたローを構成する前記ピクセルの前記駆動トランジスタのソース領域にパルスを印加することにより、ローアドレス指定が行われることを特徴とする請求項１３に記載のイメージセンサ。
【請求項１６】
前記第２アクティブ領域の別の一部である前記駆動トランジスタのドレイン領域は、ピクセル出力信号ラインに接続されることを特徴とする請求項１３に記載のイメージセンサ。
【請求項１７】
前記駆動トランジスタのソース領域と、前記アドレス選択トランジスタのドレイン領域とは、前記第２アクティブ領域内の共通領域に形成されることを特徴とする請求項１４に記載のイメージセンサ。
【請求項１８】
前記第２アクティブ領域の一部である前記アドレス選択トランジスタのソース領域は、ピクセル出力信号ラインに接続されることを特徴とする請求項１４に記載のイメージセンサ。
【請求項１９】
前記ポリシリコンバスは、前記共通フローティング拡散領域及び前記第３アクティブ領域の一部である前記リセットトランジスタのソース領域と、電気的に接続することを特徴とする請求項１６または請求項１８に記載のイメージセンサ。
【請求項２０】
前記ポリシリコンバスと前記共通フローティング拡散領域とは、金属の第１接続線を介して接続され、
前記ポリシリコンバスと前記リセットトランジスタのソース領域とは、金属の第２接続線を介して接続されることを特徴とする請求項１９に記載のイメージセンサ。
【請求項２１】
前記駆動トランジスタのドレイン領域と前記第３アクティブ領域の別の一部である前記リセットトランジスタのドレイン領域とは、それぞれＶＤＤ電源線に接続されることを特徴とする請求項１９に記載のイメージセンサ。
【請求項２２】
前記フォトダイオードは、ピンフォトダイオードであることを特徴とする請求項１２〜請求項１４のいずれか一項に記載のイメージセンサ。
【請求項２３】
前記駆動トランジスタは、ＮチャネルＭＯＳトランジスタまたは空乏型ＰチャネルＭＯＳトランジスタであることを特徴とする請求項１２〜請求項１４のいずれか一項に記載のイメージセンサ。
【請求項２４】
第１及び第２のフォトダイオードと、該第１及び第２のフォトダイオードに共有される共通フローティング拡散領域とを有する第１アクティブ領域と、
前記第１アクティブ領域と分離され、リセットトランジスタを有する第２アクティブ領域と、
前記共通フローティング拡散領域に接続されるポリシリコンバスと
を備えることを特徴とするイメージセンサ。
【請求項２５】
前記第１アクティブ領域と分離され、前記共通フローティング拡散領域の電荷に応答してピクセル信号を出力するように構成された駆動トランジスタを有する第３アクティブ領域とを備えることを特徴とする請求項２４に記載のイメージセンサ。
【請求項２６】
アドレス選択トランジスタをさらに備えることを特徴とする請求項２４に記載のイメージセンサ。
【請求項２７】
駆動トランジスタをさらに備えることを特徴とする請求項２４に記載のイメージセンサ。
【請求項２８】
駆動トランジスタとアドレス選択トランジスタとをさらに備え、前記駆動トランジスタのソース領域と前記アドレス選択トランジスタのドレイン領域とは、共通領域内に形成されることを特徴とする請求項２４に記載のイメージセンサ。
【請求項２９】
前記共通フローティング拡散領域と電気的に接続される駆動トランジスタをさらに備えることを特徴とする請求項２４に記載のイメージセンサ。
【請求項３０】
前記リセットトランジスタは、駆動トランジスタのゲートと電気的に接続されるソース領域を有することを特徴とする請求項２４に記載のイメージセンサ。
【請求項３１】
前記駆動トランジスタのドレイン領域と、前記リセットトランジスタのドレイン領域とは、カラムバスラインに接続されることを特徴とする請求項３０に記載のイメージセンサ。
【請求項３２】
前記第１及び第２のフォトダイオードは、ピンフォトダイオードであること特徴とする請求項２４に記載のイメージセンサ。
【請求項３３】
イメージセンサの基板の第１アクティブ領域に、第１ピクセルローの第１フォトダイオードと、第２ピクセルローの第２フォトダイオードと、該第１フォトダイオードと該第２フォトダイオードとに共有されるフローティング拡散領域とを形成するステップと、
前記基板の第２アクティブ領域に、前記第１アクティブ領域から分離されてリセットトランジスタを形成するステップと、
前記フローティング拡散領域を前記リセットトランジスタのソース領域に接続するように構成されたポリシリコンバスを形成するステップと
を備えることを特徴とするイメージセンサの製造方法。
【請求項３４】
前記第１アクティブ領域から分離された第３アクティブ領域に、前記フローティング拡散領域の電荷に基づいてピクセル信号を生成するように構成された駆動トランジスタを形成するステップ
をさらに備えることを特徴とする請求項３３に記載の製造方法。
【請求項３５】
前記駆動トランジスタのドレイン領域を、ピクセルカラムに関連し、アドレス指定信号に応答して前記ピクセル信号を受信するように構成されたカラムバスに接続するステップと、
前記駆動トランジスタのソース領域を、前記第１ピクセルローと前記第２ピクセルローに関連し、前記アドレス指定信号を前記駆動トランジスタの前記ソース領域に印加するように構成されたローアドレスラインに接続するステップと
をさらに備えることを特徴とする請求項３４に記載の製造方法。
【請求項３６】
前記ポリシリコンバスを形成するステップは、前記ポリシリコンバスを前記駆動トランジスタのドレイン領域の一部の上方に形成することにより、前記フローティング拡散領域と前記駆動トランジスタとの間にキャパシタを形成するステップを備えることを特徴とする請求項３４に記載の製造方法。
【請求項３７】
前記第３アクティブ領域に、アドレス指定信号に応答して前記ピクセル信号を表す出力信号を生成するように構成されたアドレス選択トランジスタを形成するステップと
をさらに備えることを特徴とする請求項３４に記載の製造方法。
【請求項３８】
前記アドレス選択トランジスタのドレイン領域を、ピクセルカラムに関連し、前記アドレス選択トランジスタから前記出力信号を受信するように構成されたカラムバスに接続するステップと、
前記アドレス選択トランジスタのゲートを、前記第１ピクセルローと前記第２ピクセルローに関連し、前記アドレス選択トランジスタの前記ゲートに前記アドレス指定信号を印加するように構成されたローアドレスラインに接続するステップと
をさらに備えることを特徴とする請求項３７に記載の製造方法。
【請求項３９】
前記駆動トランジスタを形成するステップと前記アドレス選択トランジスタを形成するステップは、前記第３アクティブ領域に、前記駆動トランジスタのソース領域と前記アドレス選択トランジスタのドレイン領域を共通領域として形成するステップを備えることを特徴とする請求項３７に記載の製造方法。
【請求項４０】
前記第１アクティブ領域に、第１制御信号に応答して前記第１フォトダイオードから前記フローティング拡散領域に電荷を伝達するように構成された第１トランスファゲートを形成するステップと、
前記第１アクティブ領域に、第２制御信号に応答して前記第２フォトダイオードから前記フローティング拡散領域に電荷を伝達するように構成された第２トランスファゲートを形成するステップと、
をさらに備えることを特徴とする請求項３３に記載の製造方法。