【事件の表示】
　特願２０００−２５５５５３「車載用電子制御装置」拒絶査定不服審判事件〔平成１３年　５月２５日出願公開、特開２００１−１４３４８２〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明
　本願は、特許法第４１条に基づく優先権主張を伴う平成１２年８月２５日（優先日、平成１１年８月２７日）の出願であって、その請求項１に係る発明（以下、「本願発明」という。）は、平成１９年１月１２日付けの手続補正書によって補正された特許請求の範囲の請求項１に記載された事項により特定される、以下のとおりのものと認める。
　
【請求項１】　一つの書き換え電源回路と、複数のフラッシュメモリとを備え、前記書き換え電源回路にて前記各フラッシュメモリに書き換え電圧を供給する車載用電子制御装置であって、
　前記書き換え電源回路から各フラッシュメモリへの書き換え電圧印加ラインにおける各フラッシュメモリの書き換え電圧印加端子の直近に、書き換え電圧が変動して書き換え電圧規格から外れることを防止する変動抑制のためのコンデンサをそれぞれ配置したことを特徴とする車載用電子制御装置。
　
２．刊行物の記載
（１）刊行物１の記載
　平成１８年１１月１３日付けの当審の拒絶理由通知の「Ａ．進歩性の拒絶理由」において引用された、特開平１０−１７１６４４号公報（以下、「刊行物１」という。）には、電子制御装置に関して、図面と共に以下の記載がなされている。　
　
【００３５】　
【発明の実施の形態】以下、本発明の実施の形態について図面を用いて説明する。尚、本発明の実施の形態は、下記のものに何ら限定されることなく、本発明の技術的範囲に属する限り、種々の形態を採り得ることは言うまでもない。　
【００３６】［第１実施形態］まず図１は、自動車に搭載されて内燃機関型エンジン及び自動変速機の制御を行う電子制御装置（以下、ＥＣＵという）２と、ＥＣＵ２に内蔵されたエンジン制御用及び自動変速機制御用の制御プログラムや制御データを書き換える際にＥＣＵ２に接続されるメモリ書込装置４とからなる、第１実施形態の電子制御装置のメモリ書換システムの全体構成を表すブロック図である。　
【００３９】また、ＥＣＵ２は、メインマイコン１８とサブマイコン２６の夫々が外部装置との間でシリアルデータ通信を行うための通信回路２８を備えており、この通信回路２８は、外部装置に図示しないコネクタを介して接続されるシリアル通信ライン３０と、当該ＥＣＵ２内にて両マイコン１８，２６に共通して接続されたシリアル通信ライン３２との間に設けられている。尚、シリアル通信ライン３２は、通信回路２８から両マイコン１８，２６に至る経路の途中で、通信回路２８とメインマイコン１８を結ぶシリアル通信ライン３２ａと、通信回路２８とサブマイコン２６を結ぶシリアル通信ライン３２ｂとに分岐している。　
【００４０】そして、通信回路２８は、外部装置からシリアル通信ライン３０を介して送信されて来るシリアルデータを、シリアル通信ライン３２を介して両マイコン１８，２６に送り、両マイコン１８，２６からシリアル通信ライン３２を介して受けたシリアルデータを、シリアル通信ライン３０を介して外部装置に送信するように構成されている。　
【００４１】また更に、ＥＣＵ２は、車両に搭載されたバッテリＢＴから直接供給される電圧（以下、バッテリ電圧という）ＶＢと、バッテリＢＴから車両のイグニッションスイッチＩＧＳを介して供給される電圧（以下、ＩＧ電圧という）ＶＩＧとを受けて、後述するように、上記両マイコン１８，２６とその周辺回路（Ａ／Ｄ変換器１６や出力回路２０ａ，２０ｂなど）に様々な種類の電圧を供給すると共に、メインマイコン１８の動作を監視する電源回路３４も備えている。
【００４２】次に、ＥＣＵ２に搭載されたメインマイコン１８とサブマイコン２６の内部構成について、図２を用いて説明する。尚、本実施形態において、両マイコン１８，２６は、同一規格（同一品種）のものである。図２に示すように、両マイコン１８，２６の各々は、プログラムに従い動作する周知のＣＰＵ４０と、ＣＰＵ４０を動作させるのに必要なプログラム及びデータを格納する不揮発性のフラッシュメモリ４２及びマスクＲＯＭ４４と、ＣＰＵ４０の演算結果などを一時記憶するためのＲＡＭ４６と、信号の入出力を行うためのＩ／Ｏ（図示省略）とを備えている。　
【００４３】ここで、フラッシュメモリ４２は、所定の書込電圧（本実施形態では７．５Ｖ）ＶＰＰが印加された状態でデータの書き換え（詳しくは、データの消去及び書き込み）が可能な不揮発性ＲＯＭである。そして、メインマイコン１８では、このフラッシュメモリ４２に、エンジン制御用の制御プログラム及び制御データが既に格納されており、サブマイコン２６では、このフラッシュメモリ４２に、自動変速機制御用の制御プログラム及び制御データが既に格納されている。　
【００４４】また、本第１実施形態において、フラッシュメモリ４２には、上記制御プログラム及び制御データと共に、メインマイコン１８とサブマイコン２６とを識別可能な識別コードが格納されている。尚、この識別コードは、制御プログラム及び制御データの一部として、その先頭に配置されている。そして、本第１実施形態では、メインマイコン１８の識別コードは「０００１」であり、サブマイコン２６の識別コードは「００１０」である。
【００４５】一方、マスクＲＯＭ４４は、データの書き換えが不能な不揮発性ＲＯＭであり、このマスクＲＯＭ４４には、マイコン１８，２６のリセット（初期化）解除の直後に実行されるブートプログラムが既に格納されている。尚、両マイコン１８，２６のマスクＲＯＭ４４に夫々格納されているブートプログラムの処理内容は同一である。また、マスクＲＯＭ４４に代えて、フラッシュメモリ４２と同様に電気的にデータの書き換えが可能な不揮発性ＲＯＭを用いても、データの書き換えが禁止されていれば良い。　
【００４６】そして更に、両マイコン１８，２６の内部において、前述したシリアル通信ライン３２（詳しくは、メインマイコン１８の場合にはシリアル通信ライン３２ａであり、サブマイコン２６の場合にはシリアル通信ライン３２ｂである）にシリアルデータを送信するための電気的経路には、その経路をＣＰＵ４０からの指令に応じて連通又は遮断するスイッチ素子ＳＷ１が設けられており、同様に、シリアル通信ライン３２からシリアルデータを受信するための電気的経路には、その経路をＣＰＵ４０からの指令に応じて連通又は遮断するスイッチ素子ＳＷ２が設けられている。　
【００４７】また、図１に示すように、メインマイコン１８とサブマイコン２６には、電源回路３４から共通の電源ライン３８を介して、フラッシュメモリ４２内のデータを書き換える際に必要な上記書込電圧ＶＰＰが供給されるようになっている。そして、図２に示すように、両マイコン１８，２６の内部において、上記電源ライン３８から書込電圧ＶＰＰを受けるための電気的経路にも、その経路をＣＰＵ４０からの指令に応じて連通又は遮断するスイッチ素子ＳＷ３が設けられている。尚、上記スイッチ素子ＳＷ１〜ＳＷ３の初期状態は全て連通状態である。
【００４８】次に、ＥＣＵ２に設けられた電源回路３４の構成及び機能について、図３を用いて説明する。図３に示すように、電源回路３４は、定電圧出力用の２つのＰＮＰ型トランジスタＴｒ１，Ｔｒ２と、イグニッションスイッチＩＧＳのオン時に供給されるＩＧ電圧ＶＩＧを受けて、トランジスタＴｒ１から両マイコン１８，２６やＡ／Ｄ変換器１６などの各周辺回路へ、所定の動作電圧（本実施形態では５Ｖ）ＶＯＭを供給させるメイン電源作成部５０と、バッテリＢＴから常時供給されるバッテリ電圧ＶＢを受けて、トランジスタＴｒ２から両マイコン１８，２６へ、電源バックアップ用のバックアップ電圧（本実施形態では上記動作電圧ＶＯＭと同じ５Ｖ）ＶＯＳを常時供給させるサブ電源作成部５２とを備えている。　
　
　以上の記載により、刊行物１には、第１実施形態として、次の発明（以下、「刊行物１記載発明」という。）が記載されていると認められる。　
　
　外部装置に図示しないコネクタを介して接続されるシリアル通信ライン３０と、両マイコン１８，２６に共通して接続されたシリアル通信ライン３２との間に設けられ、メインマイコン１８とサブマイコン２６の夫々が外部装置との間でシリアルデータ通信を行うための通信回路２８と、　
　車両に搭載されたバッテリＢＴから直接供給される電圧（以下、バッテリ電圧という）ＶＢと、バッテリＢＴから車両のイグニッションスイッチＩＧＳを介して供給される電圧（以下、ＩＧ電圧という）ＶＩＧとを受けて、上記両マイコン１８，２６とその周辺回路（Ａ／Ｄ変換器１６や出力回路２０ａ，２０ｂなど）に様々な種類の電圧を供給すると共に、メインマイコン１８の動作を監視する電源回路３４とを備え、　
　シリアル通信ライン３２は、通信回路２８から両マイコン１８，２６に至る経路の途中で、通信回路２８とメインマイコン１８を結ぶシリアル通信ライン３２ａと、通信回路２８とサブマイコン２６を結ぶシリアル通信ライン３２ｂとに分岐し、　
　通信回路２８は、外部装置からシリアル通信ライン３０を介して送信されて来るシリアルデータを、シリアル通信ライン３２を介して両マイコン１８，２６に送り、両マイコン１８，２６からシリアル通信ライン３２を介して受けたシリアルデータを、シリアル通信ライン３０を介して外部装置に送信するように構成された自動車に搭載されて内燃機関型エンジン及び自動変速機の制御を行う電子制御装置（以下、ＥＣＵという）２であって、　
　メインマイコン１８とサブマイコン２６は、同一規格（同一品種）のものであって、各々は、プログラムに従い動作する周知のＣＰＵ４０と、ＣＰＵ４０を動作させるのに必要なプログラム及びデータを格納する不揮発性のフラッシュメモリ４２及びマスクＲＯＭ４４と、ＣＰＵ４０の演算結果などを一時記憶するためのＲＡＭ４６と、信号の入出力を行うためのＩ／Ｏとを備え、　
　フラッシュメモリ４２は、所定の書込電圧（本実施形態では７．５Ｖ）ＶＰＰが印加された状態でデータの書き換え（詳しくは、データの消去及び書き込み）が可能な不揮発性ＲＯＭであり、メインマイコン１８とサブマイコン２６には、電源回路３４から共通の電源ライン３８を介して、フラッシュメモリ４２内のデータを書き換える際に必要な上記書込電圧ＶＰＰが供給され、両マイコン１８，２６の内部において、上記電源ライン３８から書込電圧ＶＰＰを受けるための電気的経路にも、その経路をＣＰＵ４０からの指令に応じて連通又は遮断するスイッチ素子ＳＷ３が設けられ、　
　電源回路３４は、定電圧出力用の２つのＰＮＰ型トランジスタＴｒ１，Ｔｒ２と、イグニッションスイッチＩＧＳのオン時に供給されるＩＧ電圧ＶＩＧを受けて、トランジスタＴｒ１から両マイコン１８，２６やＡ／Ｄ変換器１６などの各周辺回路へ、所定の動作電圧（本実施形態では５Ｖ）ＶＯＭを供給させるメイン電源作成部５０と、バッテリＢＴから常時供給されるバッテリ電圧ＶＢを受けて、トランジスタＴｒ２から両マイコン１８，２６へ、電源バックアップ用のバックアップ電圧（本実施形態では上記動作電圧ＶＯＭと同じ５Ｖ）ＶＯＳを常時供給させるサブ電源作成部５２とを備えるＥＣＵ２。　
　
（２）刊行物２の記載
　上記拒絶理由通知の「Ａ．進歩性の拒絶理由」において引用された、特開平８−２８８４６２号公報（以下、「刊行物２」という。）には、半導体集積回路装置に関して、以下の記載がなされている。　
　
【０００４】
【発明が解決しようとする課題】このような半導体集積回路装置では、電源ライン１と接地ライン３との間の電位は、ＡＣ電源からのノイズにより揺らぐことがある。これを防止するため、一般に、電源端子パッド２と接地端子パッド４との間にバイパスコンデンサを挿入し、電源からのノイズを取り除くことが行われている。
　
３．対比　
　本願発明と刊行物１記載発明を対比すると、刊行物１記載発明において、メインマイコン１８とサブマイコン２６には、電源回路３４から共通の電源ライン３８を介して、フラッシュメモリ４２内のデータを書き換える際に必要な書込電圧ＶＰＰが供給されているから、刊行物１記載発明の「電源回路３４」は、本願発明の「一つの書き換え電源回路」に相当し、刊行物１記載発明の「電源ライン３８」は、本願発明の「前記書き換え電源回路から各フラッシュメモリへの書き換え電圧印加ライン」に相当する。
　また、刊行物１記載発明のメインマイコン１８とサブマイコン２６は、同一規格（同一品種）のものであって、各々は、ＣＰＵ４０を動作させるのに必要なプログラム及びデータを格納する不揮発性のフラッシュメモリ４２を備えているから、刊行物１記載発明の「フラッシュメモリ４２」は、本願発明の「複数のフラッシュメモリ」に相当する。
　また、刊行物１記載発明の「ＥＣＵ２」は、自動車に搭載されて内燃機関型エンジン及び自動変速機の制御を行う電子制御装置であるから、本願発明の「車載用電子制御装置」に相当する。
　
　したがって、両者の発明の一致点、相違点は、以下のとおりである。　
　　　
［一致点］　　
　「一つの書き換え電源回路と、複数のフラッシュメモリとを備え、前記書き換え電源回路にて前記各フラッシュメモリに書き換え電圧を供給する車載用電子制御装置であって、
　前記書き換え電源回路から各フラッシュメモリへの書き換え電圧印加ラインを有する車載用電子制御装置。」である点。　
　　　　　
［相違点］　
　本願発明では、書き換え電源回路から各フラッシュメモリへの書き換え電圧印加ラインにおける各フラッシュメモリの書き換え電圧印加端子の直近に、書き換え電圧が変動して書き換え電圧規格から外れることを防止する変動抑制のためのコンデンサをそれぞれ配置しているのに対して、刊行物１記載発明では、そのようなコンデンサがない点。
　
４．判断　
　特開平９−１３９０９４号公報（段落【００３８】の「Ｓ１４０にて、Ａ／Ｄ変換器１６からのデジタル信号に基づき、フラッシュＲＯＭ２４に実際に印加されているメモリ書換装置４からの書換電圧Ｖｆｐを検出し、その値が１２Ｖ±５％の規格範囲内（１１．４Ｖから１２．６Ｖまでの範囲内）にあるか否かを判定する。」、段落【００３９】の「Ｓ１４０で書換電圧Ｖｆｐが上記規格範囲内にないと判定した場合には、Ｓ１５０に進んで、フラッシュＲＯＭ２４に実際に印加される書換電圧Ｖｆｐが上記規格範囲内となるように、メモリ書換装置４に書換電圧Ｖｆｐの出力値を調整させるための調整指令としての調整信号を、メモリ書換装置４へ送信」参照）、特開平７−２１１０８７号公報（段落【００２３】の「ステップ１２０で前記Ａ／Ｄ変換値が予め設定された上限値と下限値との間の許容範囲内（本実施例では、１２Ｖ±０．６Ｖ）であるか否か、即ち書き替え電圧が正常域であるか否かを判別する。」、段落【００２８】の「本構成では、常に書き替え電圧の監視を行い不具合のおそれがある場合には書き替え処理を禁止する」、段落【００３２】の「前記実施例では、不揮発性メモリとしてフラッシュタイプのＥ２ＰＲＯＭを用いたが、フラッシュタイプ以外のＥ２ＰＲＯＭを用いてもよく、又、ＥＰＲＯＭに変更することもできる。」参照）等により、フラッシュメモリにおいて、書き換え電圧が変動して書き換え電圧規格から外れることを防止するという課題は、周知である。
　また、刊行物２や、特開昭６１−７３３６７号公報（第１頁右下欄第１３行〜第２頁左上欄第８行の「ダイナミックＲＡＭ（ランダム・アクセス・メモリ）のような半導体集積回路装置（以下ＩＣと称する）においては、…（中略）…ＩＣの電源端子にコンデンサを外付けしたり、ＩＣのパッケージ内にディスクリートのコンデンサを封入してＩＣチップの電源端子にコンデンサを接続することにより、外部電源のインピーダンスを下げてピークカレントによる電源電圧の変動を抑えることが行なわれる。」参照）等により、メモリの電圧印加端子の直近に、コンデンサを配置する電源電圧の変動抑制技術は、周知である。
　したがって、刊行物１記載発明のフラッシュメモリにおける、書き換え電源回路にてフラッシュメモリに供給される書き換え電圧の変動抑制という上記周知の課題を解決するために、上記周知の電源電圧の変動抑制技術を採用して、各フラッシュメモリの書き換え電圧印加端子の直近に変動抑制のためのコンデンサをそれぞれ配置することは、当業者が容易に想到し得る程度のことである。
　
　なお、請求人は、平成１９年１月１２日付け意見書の第２頁第８行〜同頁第１２行において、「本願発明が特許性を有する理由」として、「補正後の本願発明は、「２つのフラッシュメモリの同時書き換えを可能とする」ということを課題とし、例えば一方のフラッシュメモリが書き換え処理中で他方が電圧比較を行うベリファイ処理中であった場合に、一方のフラッシュメモリの書き換え開始時の突入電流による端子電圧変動がベリファイ処理中のフラッシュメモリ側へ伝搬しないように、端子近傍にコンデンサを配置して端子電圧変動を吸収するようにしたものです。」と主張している。
　しかし、刊行物１記載発明に上記周知の電源電圧の変動抑制技術を採用して、各フラッシュメモリの書き換え電圧印加端子の直近に変動抑制のためのコンデンサをそれぞれ配置すれば、一方のフラッシュメモリの書き換え開始時の突入電流による端子電圧変動も、電源電圧の変動と同様にベリファイ処理中のフラッシュメモリ側へ伝搬しない。
　したがって、請求人が主張する「２つのフラッシュメモリの同時書き換えを可能とする」という課題も、刊行物１記載発明に上記周知の電源電圧の変動抑制技術を採用すれば解決されるものであり、本願発明は格別の効果を奏するものとは認められない。
　
５．むすび
　以上のとおりであるから、本願発明は、刊行物１記載発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。