【事件の表示】
　特願２０００−１０１１９５「半導体装置およびその製造方法」拒絶査定不服審判事件〔平成１３年１０月１２日出願公開，特開２００１−２８４３６０〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
　
第１．手続の経緯
　本願は，平成１２年３月３１日の出願であって，平成１７年１０月２０日付けの拒絶理由通知に対して，同年１２月２６日に手続補正書及び意見書が提出されたが，平成１９年３月１４日付けで拒絶査定がされ，これに対し，同年４月１９日に審判請求がされるとともに，同年５月２１日に手続補正書が提出されたものである。
　
　
第２．平成１９年５月２１日に提出された手続補正書による補正（以下「本件補正」という。）についての補正却下の決定
　
［補正却下の決定の結論］
　本件補正を却下する。
　
［理由］
１．本件補正の内容
　本件補正は，特許請求の範囲と発明の名称を補正するものであり，特許請求の範囲については，以下のとおりである。
　
〈補正事項ａ〉
・補正前の請求項３，４，８，１０，１２を，削除する。
　
〈補正事項ｂ〉
・補正前の請求項１の「前記層間絶縁膜の表面に形成されたモリブデンを主要元素とした第一の導電性膜と，　前記第一の導電性膜の表面に形成されたタングステンを主要元素とした第二の導電性膜と，　前記第二の導電性膜の表面に形成されたモリブデンを主要元素とした第三の導電性膜と，を備え」を，補正後の請求項１の「前記層間絶縁膜の表面に形成されたモリブデン単体膜からなる第一の導電性膜と，　前記第一の導電性膜の表面に形成されたタングステン単体膜からなる第二の導電性膜と，　前記第二の導電性膜の表面に形成されたモリブデン単体膜からなる第三の導電性膜とを備え」と補正し，補正前の請求項１の「積層配線を形成してなる」を，補正後の請求項１の「積層配線を形成してなり，　前記積層配線の配線幅は２００ｎｍ以下であり，　前記積層配線の成膜処理後に６００℃以上の熱履歴を有する」と補正する。
　
〈補正事項ｃ〉
・補正前の請求項２の「前記第一の絶縁膜の表面に形成されたモリブデンを主要元素とした第一の導電性膜と，　前記第一の導電性膜の表面に形成されたタングステンを主要元素とした第二の導電性膜と，　前記第二の導電性膜の表面に形成されたモリブデンを主要元素とした第三の導電性膜と，を備え」を，補正後の請求項２の「前記第一の絶縁膜の表面に形成されたモリブデン単体膜からなる第一の導電性膜と，　前記第一の導電性膜の表面に形成されたタングステン単体膜からなる第二の導電性膜と，　前記第二の導電性膜の表面に形成されたモリブデン単体膜からなる第三の導電性膜とを備え」と補正し，補正前の請求項２の「前記第二の絶縁膜の前記積層配線とは反対側に容量素子用誘電体膜が堆積されている」を，補正後の請求項２の「前記第二の絶縁膜の前記積層配線とは反対側に容量素子用誘電体膜が堆積されており，　前記積層配線の配線幅は２００ｎｍ以下であり，　前記積層配線の成膜処理後に６００℃以上の熱履歴を有する」と補正する。
　
〈補正事項ｄ〉
・補正前の請求項５を，補正後の請求項３に繰り上げ，補正前の請求項５の「前記溝の内表面に沿って凹状に堆積された，主要元素がモリブデンである第六の導電性膜と，　前記第六の導電性膜の凹部内側表面に形成された主要元素をタングステンとする第二の導電性膜と，　前記第二の導電性膜の表面に堆積された主要元素をモリブデンとする第七の導電性膜と，を備え」を，補正後の請求項３の「前記溝の内表面に沿って凹状に堆積された，モリブデン単体膜からなる第六の導電性膜と，　前記第六の導電性膜の凹部内側表面に形成されたタングステン単体膜からなる第二の導電性膜と，　前記第二の導電性膜の表面に堆積されたモリブデン単体膜からなる第七の導電性膜とを備え」と補正し，補正前の請求項５の「配線が形成されている」を，補正後の請求項３の「配線が形成されており，　前記配線の配線幅は２００ｎｍ以下であり，　前記配線の成膜処理後に６００℃以上の熱履歴を有する」と補正する。
　
〈補正事項ｅ〉
・補正前の請求項６を，補正後の請求項４に繰り上げ，補正前の請求項６の「前記シリコン基板の上に表面堆積された溝が形成された第一の絶縁膜と，　前記第一の絶縁膜の溝内側に堆積された主要元素がタングステンである第二の導電性膜と，　前記第一の絶縁膜と前記第二の導電性膜の界面に堆積された，主要元素がモリブデンである第六の導電性膜と，　前記第二の導電性膜の表面に形成された主要元素がモリブデンである第七の導電性膜と，を備え」を，補正後の請求項４の「前記シリコン基板の表面上に堆積され，溝が形成された第一の絶縁膜と，　前記第一の絶縁膜の溝内側に堆積されたタングステン単体膜からなる第二の導電性膜と，　前記第一の絶縁膜と前記第二の導電性膜の界面に堆積された，モリブデン単体膜からなる第六の導電性膜と，　前記第二の導電性膜の表面に形成されたモリブデン単体膜からなる第七の導電性膜とを備え」と補正し，補正前の請求項６の「配線が形成されている」を，補正後の請求項４の「配線が形成されており，　前記配線の配線幅は２００ｎｍ以下であり，　前記配線の成膜処理後に６００℃以上の熱履歴を有する」と補正する。
　
〈補正事項ｆ〉
・補正前の請求項７を，補正後の請求項５に繰り上げ，補正前の請求項７の「シリコン基板の上に表面に溝が形成された第一の絶縁膜が堆積され，該第一の絶縁膜の溝内側には主要元素がタングステンである第二の導電性膜が堆積されており，該第一の絶縁膜と該第二の導電性膜の界面に主要元素がモリブデンである第六の導電性膜が形成されており，該第二の導電性膜の表面に該第二の導電性膜および該六の導電性膜と接するように主要元素がモリブデンである第七の導電性膜が形成されており」を，補正後の請求項５の「シリコン基板の表面上に，溝が形成された第一の絶縁膜が堆積され，該第一の絶縁膜の溝内側にはタングステン単体膜からなる第二の導電性膜が堆積されており，該第一の絶縁膜と該第二の導電性膜の界面にモリブデン単体膜からなる第六の導電性膜が形成されており，該第二の導電性膜の表面に該第二の導電性膜および該第六の導電性膜と接するようにモリブデン単体膜からなる第七の導電性膜が形成されており」と補正し，補正前の請求項７の「さらには該第二の絶縁膜の表面側に容量素子用誘電体膜が堆積されている」を，補正後の請求項５の「さらには該第二の絶縁膜の表面側に容量素子用誘電体膜が堆積されており，　前記配線の配線幅は２００ｎｍ以下であり，　前記配線の成膜処理後に６００℃以上の熱履歴を有する」と補正する。
　
〈補正事項ｇ〉
・補正前の請求項９を，補正後の請求項６に繰り上げ，補正前の請求項９の「前記層間絶縁膜の表面に形成されたモリブデンを主要元素とした第一の導電性膜と，　前記第一の導電性膜の表面に形成されたタングステンを主要元素とした第二の導電性膜と，　前記第二の導電性膜の表面に形成されたモリブデンを主要元素とした第三の導電性膜と，を備え」を，補正後の請求項６の「前記層間絶縁膜の表面に形成されたモリブデン単体膜からなる第一の導電性膜と，　前記第一の導電性膜の表面に形成されたタングステン単体膜からなる第二の導電性膜と，　前記第二の導電性膜の表面に形成されたモリブデン単体膜からなる第三の導電性膜とを備え」と補正し，補正前の請求項９の「前記第一の導電性膜と，前記第二の導電性膜と，前記第三の導電性膜と，で積層配線を形成してなる半導体装置の製造方法であって」を，補正後の請求項６の「前記第一の導電性膜と，前記第二の導電性膜と，前記第三の導電性膜と，で積層配線を形成し，前記積層配線の配線幅が２００ｎｍ以下である半導体装置の製造方法であって」と補正する。
　
〈補正事項ｈ〉
・補正前の請求項１１を，補正後の請求項７に繰り上げ，補正前の請求項１１の「前記シリコン基板上に形成された，第一電極と，誘電体膜を介して配置される第二の電極膜とを有する容量素子と，を備え」を，補正後の請求項７の「前記シリコン基板上に形成された，第一電極と，誘電体膜を介して配置される第二の電極膜とを有する容量素子とを備え，前記容量素子の位置よりも下層に前記第一の配線が配置され，前記容量素子の位置よりも上層に前記第二の配線が配置されている半導体装置であって」と補正し，補正前の請求項１１の「前記第一の導電性膜と前記第三の導線性膜との間に形成されたタングステンを主構成元素とする第二の導電性膜とを備え，　前記第一の導電性膜及び第三の導電性膜はモリブデンを有し」を，補正後の請求項７の「前記第一の導電性膜と前記第三の導電性膜との間に形成されたタングステン単体膜からなる第二の導電性膜とを備え，　前記第一の導電性膜及び第三の導電性膜はモリブデン単体膜から形成され」と補正し，補正前の請求項１１の「前記第二の配線はアルミニウムを有する」を，補正後の請求項７の「前記第二の配線はアルミニウムを有し，　前記第一の配線の配線幅は２００ｎｍ以下であり，　前記第一の配線の成膜処理後に６００℃以上の熱履歴を有する」と補正する。
　
〈補正事項ｉ〉
・補正前の請求項１３を，補正後の請求項８に繰り上げ，補正前の請求項１３の「前記第一の導電性膜と前記第三の導電性膜との間に形成されたタングステンを主構成元素とする第二の導電性膜とを備え，　前記第一の導電性膜及び前記第三の誘電性膜とはモリブデンを有し」を，補正後の請求項８の「前記第一の導電性膜と前記第三の導電性膜との間に形成されたタングステン単体膜からなる第二の導電性膜とを備え，　前記第一の導電性膜及び前記第三の導電性膜とはモリブデン単体膜から形成され」と補正し，補正前の請求項１３の「前記配線と前記シリコン基板とを電気的に連絡するタングステンを含むプラグを有する」を，補正後の請求項８の「前記配線と前記シリコン基板とを電気的に連絡するタングステンを含むプラグを有し，　前記配線の配線幅は２００ｎｍ以下であり，　前記配線の成膜処理後に６００℃以上の熱履歴を有する」と補正する。
　
〈補正事項ｊ〉
・補正前の請求項１４を，補正後の請求項９に繰り上げ，補正前の請求項１４の「請求項１３において，　前記シリコン基板上に形成された第一電極と，誘電体を介して配置される第二電極とを有する容量素子とを備える」を，補正後の請求項９の「請求項８において，　前記シリコン基板上に形成された第一電極と，誘電体を介して配置される第二電極とを有する容量素子とを備え，　前記容量素子の位置よりも下層に前記配線が配置されている」と補正する。
　
〈補正事項ｋ〉
・補正前の請求項１５を，補正後の請求項１０に繰り上げ，補正前の請求項１５の「請求項１４において」を，補正後の請求項１０の「請求項９において」と補正する。
　
２．補正目的の適否
（１）補正事項ａについて
　補正事項ａは，請求項の削除を目的とする補正に該当する。
　
（２）補正事項ｂについて
　補正事項ｂは，実質的に，「モリブデンを主要元素とした第一の導電性膜」，「タングステンを主要元素とした第二の導電性膜」，「モリブデンを主要元素とした第三の導電性膜」の材料を，それぞれ，「モリブデン単体膜からなる第一の導電性膜」，「タングステン単体膜からなる第二の導電性膜」，「モリブデン単体膜からなる第一の導電性膜」に限定するとともに，「積層配線」に対して，「配線幅は２００ｎｍ以下であ」ること及び「成膜処理後に６００℃以上の熱履歴を有する」ことを限定することにより，補正前の請求項を限定的に減縮したものであるから，補正事項ｂは，特許請求の範囲の減縮を目的とするものである。
　
（３）補正事項ｃ〜ｉについて
　補正事項ｃ〜ｉはいずれも，少なくとも，各「導電性膜」の材料に対する限定及び「積層配線」（補正事項ｄ〜ｆ，ｉでは「配線」，補正事項ｈでは「第一の配線」）に対する限定を行っており，上記（２）で検討したと同様に，補正前の請求項を限定的に減縮したものであるから，補正事項ｃ〜ｉは，特許請求の範囲の減縮を目的とするものである。
　
（４）補正事項ｊについて
　補正事項ｊは，特許請求の範囲の減縮を目的とするものであるとともに，明りょうでない記載の釈明を目的とするものである。
　
（５）補正事項ｋについて
　補正事項ｋは，明りょうでない記載の釈明を目的とするものである。
　
　したがって，特許請求の範囲についての本件補正は，平成１８年法律５５号改正附則３条１項によりなお従前の例によるとされる同法による改正前の特許法１７条の２第４項１号，２号及び４号に掲げる補正目的のいずれかに該当する。
　
　上で検討したように，請求項１についての本件補正は，補正前の請求項１を限定的に減縮したものである。
　そこで，以下，本件補正後の請求項１に係る発明（以下「本願補正発明」という。）が，特許出願の際独立して特許を受けることができるものか（平成１８年法律５５号改正附則３条１項によりなお従前の例によるとされる同法による改正前の特許法１７条の２第５項において準用する同法１２６条５項に規定する独立特許要件を満たすか）どうかを検討する。
　
３．独立特許要件を満たすかどうかの検討
（１）本願補正発明
　本件補正後の請求項１に係る発明（本願補正発明）は，次のとおりである。
　
【請求項１】
「シリコン基板と，
　前記シリコン基板の上に形成された層間絶縁膜と，
　前記層間絶縁膜の表面に形成されたモリブデン単体膜からなる第一の導電性膜と，
　前記第一の導電性膜の表面に形成されたタングステン単体膜からなる第二の導電性膜と，
　前記第二の導電性膜の表面に形成されたモリブデン単体膜からなる第三の導電性膜とを備え，
　前記第一の導電性膜と，前記第二の導電性膜と，前記第三の導電性膜と，で積層配線を形成してなり，
　前記積層配線の配線幅は２００ｎｍ以下であり，
　前記積層配線の成膜処理後に６００℃以上の熱履歴を有する半導体装置。」
　
（２）引用例の表示
　　引用例１：特開平２−２３０７３８号公報
　　引用例２：特開平１１−７４３５４号公報
　
（３）引用例１の記載，引用発明と，引用例２の記載
（３−１）引用例１の記載
　原査定の拒絶の理由に引用され，本願の出願前に日本国内において頒布された刊行物である，特開平２−２３０７３８号公報（以下「引用例１」という。）には，「タングステン配線」（発明の名称）に関して，第１図，第２図とともに，次の記載がある。（下線部は当合議体で付加したもの。以下同じ。）
　
ア．発明の背景等
・「［産業上の利用分野］
　本発明は，集積回路装置におけるタングステン配線構造に関する。
［従来の技術］
　従来，集積回路装置におけるタングステン配線は，ＳｉＯ２膜等の絶縁膜上にＷ膜をスパッタ蒸着法あるいはＣＶＤ法等により形成して成るのが通例であった。
［発明が解決しようとする課題］
　しかし，上記従来技術によると，Ｗ膜が下地ＳｉＯ２膜等との接着力が弱く，剥離すると云う課題があった。
　本発明は，かかる従来技術の課題を解決し，タングステン配線におけるＷ膜の下地ＳｉＯ２膜等の絶縁膜との接着力を向上する新しいタングステン配線構造を提供する事を目的とする。」（１頁左下欄９行〜同頁右下欄８行）
　
イ．実施例
・「［実施例］
　以下，実施例により本発明を詳述する。
　第１図及び第２図は本発明の実施例を示す
半導体集積回路装置
配線
　第１図では，
Ｓｉ基板１の表面に形成されたＳｉＯ
２
膜２の表面に，
Ｍｏ
膜から成る下地膜３が形成され，更にその上にＷ膜４が積層して形成されて成る
　第２図では，Ｓｉ基板１１の表面に形成されたＳｉＯ２膜１２の表面からコンタクト穴又はトレンチが形成され，該，コンタクト穴又はトレンチの側面を含む表面にＷＳｉ，ＴｉＷ，ＴｉＮ，Ｓｉ，Ｔｉ，Ｍｏ又はＭｏＳｉ膜から成る下地膜１３が形成され，更にその上にＷ膜１４が形成されて成る訳であるが，該，下地膜１３とＷ膜１４から成るタングステン配線では，ＳｉＯ２膜１２等の絶縁膜のコンタクト穴部あるいはトレンチ部を除く表面に延在して形成されても良く，又，Ｗ膜１４は必ずしもコンタクト穴部あるいはトレンチ部内部を埋め込む様に形成されなくても良い。
尚，下地膜３
はＷ膜４
の上面
にも形成されても良く
　
ウ．発明の効果
・「［発明の効果］
　本発明によりタングステン配線の下地絶縁膜との接着力を向上することができる効果がある。」（２頁右上欄２〜４行）
　
（３−２）引用発明
ア．上記（３−１）イによれば，「第１図及び第２図は本発明の実施例を示す
半導体集積回路装置
配線
配線を有する半導体集積回路装置
　
イ．上記（３−１）イによれば，「
Ｓｉ基板１の表面に形成されたＳｉＯ
２
膜２の表面に
Ｍｏ
膜から成る下地膜３が形成され，更にその上にＷ膜４が積層して形成されて成る
Ｓｉ基板１と，Ｓｉ基板１の表面に形成されたＳｉＯ
２
膜２と，ＳｉＯ
２
膜２の表面に形成されたＭｏ膜から成る下地膜３と，下地膜３の上に積層して形成されたＷ膜４
　
ウ．上記（３−１）イによれば，
「下地膜３
はＷ膜４
の上面
にも形成されても良く
Ｗ膜４の上面に形成されたＭｏ膜から成る下地膜３
　
エ．したがって，上記イにおける「下地膜３」を「第１の下地膜」，上記ウにおける「下地膜３」を「第２の下地膜」と称して，引用例１には，次の発明（以下「引用発明」という。）が記載されている。
　
「Ｓｉ基板と，前記Ｓｉ基板の表面に形成されたＳｉＯ２膜と，前記ＳｉＯ２膜の表面に形成されたＭｏ膜から成る第１の下地膜と，前記第１の下地膜の上に積層して形成されたＷ膜と，前記Ｗ膜の上面に形成されたＭｏ膜から成る第２の下地膜とを備えたことを特徴とする配線を有する半導体集積回路装置。」
　
（３−３）引用例２の記載
　原査定の拒絶の理由に引用され，本願の出願前に日本国内において頒布された刊行物である，特開平１１−７４３５４号公報（以下「引用例２」という。）には，「半導体集積回路装置およびその製造方法」（発明の名称）に関して，図１６〜１８，図２２〜２５，図３９，図４５とともに，次の記載がある。
　
ア．発明の背景等
・「【０００１】
【発明の属する技術分野】本発明は，半導体集積回路装置およびその製造技術に関し，特に，ハロゲン元素を含む金属ソースを用いたＣＶＤ法によって，半導体基板上に形成された上下層の配線間を接続するスルーホールの内部や容量絶縁膜の上部電極に窒化チタン（ＴｉＮ）膜を成膜した場合における上層配線の腐食防止に適用して有効な技術に関するものである。」
　
イ．実施例
・「【００２９】次に，本実施の形態のＤＲＡＭの製造方法を図３〜図４５を用いて工程順に説明する。」
・「【００４６】次に，
図１６
ＳＯＧ（スピンオングラス）膜２４
【００４７】次に，
図１７
酸化シリコン膜２５
【００４８】次に，
図１８
酸化シリコン膜２６
・「【００５４】次に，
図２２
酸化シリコン膜２６
酸化シリコン膜３１
【００５５】次に，図２３に示すように，フォトレジスト膜３２をマスクにしたドライエッチングで前記コンタクトホール２８の上部の酸化シリコン膜３１を除去してプラグ３０の表面を露出させる。次に，フォトレジスト膜３２を除去した後，図２４に示すように，フォトレジスト膜３３をマスクにしたドライエッチングで周辺回路領域の酸化シリコン膜３１，２６，２５，ＳＯＧ膜２４およびゲート酸化膜１３を除去することにより，ｎチャネル型ＭＩＳＦＥＴＱｎのｎ+ 型半導体領域２３（ソース，ドレイン）の上部にコンタクトホール３４，３５を形成し，ｐチャネル型ＭＩＳＦＥＴＱｐのｐ+ 型半導体領域２２（ソース，ドレイン）の上部にコンタクトホール３６，３７を形成する。
【００５６】次に，フォトレジスト膜３３を除去した後，
図２５に示すように，酸化シリコン膜３１の上部にビット線ＢＬおよび周辺回路の第１層配線３８，３９を形成する。ビット線ＢＬおよび第１層配線３８，３９を形成する
【００５７】酸化シリコン膜３１の上部にＴｉ膜を堆積した後，半導体基板１を８００℃程度で熱処理することにより，Ｔｉ膜とＳｉ基板とが反応し，ｎチャネル型ＭＩＳＦＥＴＱｎのｎ+ 型半導体領域２３（ソース，ドレイン）の表面とｐチャネル型ＭＩＳＦＥＴＱｐのｐ+ 型半導体領域２２（ソース，ドレイン）の表面とに低抵抗のＴｉＳｉ2 （チタンシリサイド）層４２が形成される。図示は省略するが，このとき，メモリセル選択用ＭＩＳＦＥＴＱｓのｎ型半導体領域１９の上部のコンタクトホール２８に埋め込まれたプラグ３０の表面にもＴｉＳｉ2 （チタンシリサイド）層４２が形成される。これにより，ｎ+ 型半導体領域２３およびｐ+型半導体領域２２に接続される配線（ビット線ＢＬ，第１層配線３８，３９）のコンタクト抵抗を低減することができる。また，ビット線ＢＬをＷ膜／ＴｉＮ膜／Ｔｉ膜で構成することにより，そのシート抵抗を２Ω／□以下にまで低減できるので，情報の読み出し速度および書き込み速度を向上させることができると共に，ビット線ＢＬと周辺回路の第１層配線３８，３９とを一つの工程で同時に形成することができるので，ＤＲＡＭの製造工程を短縮することができる。さらに，周辺回路の第１層配線（３８，３９）をビット線ＢＬと同層の配線で構成した場合には，第１層配線をメモリセルの上層のＡｌ配線で構成する場合に比べて周辺回路のＭＩＳＦＥＴ（ｎチャネル型ＭＩＳＦＥＴＱｎ，ｐチャネル型ＭＩＳＦＥＴＱｐ）と第１層配線とを接続するコンタクトホール（３４〜３７）のアスペクト比が低減されるため，第１層配線の接続信頼性が向上する。」
・「【００７３】次に，周辺回路領域を覆うフォトレジスト膜５８を除去し，次いで
下部電極６０を構成する多結晶シリコン膜（５６）の酸化を防止するために，半導体基板１をアンモニア雰囲気中，８００℃程度で熱処理して多結晶シリコン膜（５６）の表面を窒化
半導体基板１を８００℃程度で熱処理してＴａ
2
 Ｏ
5
 膜６１の欠陥を修復する
・「【００８０】次に，図４４に示すように，プラグ７３の表面を含む酸化シリコン膜６４の上部にスパッタリング法で膜厚５０nm程度のＴｉＮ膜７４を堆積する。続いて，図４５に示すように，ＴｉＮ膜７４の上部にスパッタリング法で膜厚５００nm程度のＡｌ合金膜７５と膜厚５０nm程度のＴｉ膜７６とを堆積した後，フォトレジスト膜をマスクにしたドライエッチングでＴｉ膜７６，Ａｌ合金膜７５およびＴｉＮ膜７４をパターニングして，酸化シリコン膜６４の上部に第２層配線７７，７８を形成する。
【００８１】このようにして形成された第２層配線７７，７８は，プラグ７３の一部を構成する（ＣＶＤ法で堆積した）ＴｉＮ膜７１と，第２層配線７７，７８の一部を構成するＡｌ合金膜７５とがスパッタリング法で堆積したＴｉＮ膜７４によって隔てられているので，ＣＶＤ法で堆積したＴｉＮ膜７１中に含まれる塩素による第２層配線７７，７８の腐食を防止することができる。
【００８２】上記のスパッタＴｉＮ膜７４の代わりにスパッタＴｉ膜を３０nm程度成膜した後，スパッタＴｉＮ膜を３０nm程度成膜した場合でも，ＣＶＤ法で堆積したＴｉＮ膜７１中に含まれる塩素による第２層配線７７，７８の腐食を防止することができる。スパッタＴｉ膜は塩素をトラップする効果がスパッタＴｉＮよりも優れている。」
　
ウ．発明の効果
・「【０１１５】本発明によれば，ＣＶＤ−ＴｉＮ膜を含むプラグを埋め込んだスルーホールの上部に形成されるＡｌ配線の腐食を確実に防止することができるので，特に高アスペクト比のスルーホールを有するＬＳＩの信頼性，製造歩留まりを向上させることができる。
【０１１６】また，本発明によれば，ＣＶＤ−ＴｉＮ膜からなる電極を有する容量素子の上層にＡｌ配線を形成する場合の配線腐食を防止することが可能となるので，容量絶縁膜の耐圧を劣化することなく，かつＡｌ配線の信頼性，製造歩留まりを向上させることができる。」
　
（４）対比
（４−１）次に，本願補正発明と引用発明とを対比する。
ア．引用発明の「Ｓｉ基板」は，本願補正発明の「シリコン基板」に相当する。
　
イ．引用発明の「ＳｉＯ２膜」は，本願補正発明の「絶縁膜」に対応するので，引用発明の「前記Ｓｉ基板の表面に形成されたＳｉＯ２膜」は，本願補正発明の「前記シリコン基板の上に形成された」「絶縁膜」に相当する。
　
ウ．引用発明の「Ｍｏ膜から成る第１の下地膜」は，本願補正発明の「モリブデン単体膜からなる第一の導電性膜」に対応するから，引用発明の「前記ＳｉＯ２膜の表面に形成されたＭｏ膜から成る第１の下地膜」は，本願補正発明の「前記」「絶縁膜の表面に形成されたモリブデン単体膜からなる第一の導電性膜」に相当する。
　
エ．引用発明の「Ｗ膜」は，本願補正発明の「タングステン単体膜からなる第二の導電性膜」に対応するから，引用発明の「前記第１の下地膜の上に積層して形成されたＷ膜」は，本願補正発明の「前記第一の導電性膜の表面に形成されたタングステン単体膜からなる第二の導電性膜」に相当する。
　
オ．引用発明の「Ｍｏ膜から成る第２の下地膜」は，本願補正発明の「モリブデン単体膜からなる第三の導電性膜」に対応するから，引用発明の「前記Ｗ膜の上面に形成されたＭｏ膜から成る第２の下地膜」は，本願補正発明の「前記第二の導電性膜の表面に形成されたモリブデン単体膜からなる第三の導電性膜」に相当する。
　
カ．引用発明の「Ｍｏ膜から成る第１の下地膜」と，「Ｗ膜」と，「Ｍｏ膜から成る第２の下地膜」とは，積層した配線となっていることは，明らかであるから，引用発明の「Ｍｏ膜から成る第１の下地膜」と，「Ｗ膜」と，「Ｍｏ膜から成る第２の下地膜」とを併せた構成は，本願補正発明の「前記第一の導電性膜と，前記第二の導電性膜と，前記第三の導電性膜と，で積層配線を形成してな」ることに相当する。
　
キ．引用発明の「配線を有する半導体集積回路装置」は，本願補正発明の「半導体装置」に相当する。
　
（４−２）そうすると，本願補正発明と引用発明の一致点と相違点は，次のとおりとなる。
　
《一致点》
「シリコン基板と，
　前記シリコン基板の上に形成された絶縁膜と，
　前記絶縁膜の表面に形成されたモリブデン単体膜からなる第一の導電性膜と，
　前記第一の導電性膜の表面に形成されたタングステン単体膜からなる第二の導電性膜と，
　前記第二の導電性膜の表面に形成されたモリブデン単体膜からなる第三の導電性膜とを備え，
　前記第一の導電性膜と，前記第二の導電性膜と，前記第三の導電性膜と，で積層配線を形成してなる半導体装置。」
　
《相違点》
《相違点１》
　本願補正発明は，「前記シリコン基板の上に形成された層間絶縁膜」を有し，「前記層間絶縁膜の表面に形成されたモリブデン単体膜からなる第一の導電性膜」を有しているのに対して，引用発明は，「前記Ｓｉ基板の表面に形成されたＳｉＯ２膜」を有し，「前記ＳｉＯ２膜の表面に形成されたＭｏ膜から成る第１の下地膜」を有しているものの，引用発明の「ＳｉＯ２膜」が，本願補正発明のように「層間絶縁膜」であることを明示しない点。
《相違点２》
　本願補正発明は，「前記積層配線の配線幅は２００ｎｍ以下であ」るのに対して，引用発明は，このような限定がない点。
《相違点３》
　本願補正発明は，「前記積層配線の成膜処理後に６００℃以上の熱履歴を有する」ものであるのに対して，引用発明は，このような限定がない点。
　
（５）相違点についての判断
（５−１）相違点１について
ア．半導体装置において，シリコン基板と配線との間に設ける絶縁膜を，層間絶縁膜として用いることは，周知技術であり，例えば，引用例２の図１６〜図１８に示される「ＳＯＧ膜２４」と「酸化シリコン膜２５」と「酸化シリコン膜２６」とから成る層，あるいは，引用例２の図２２に示される「ＳＯＧ膜２４」と「酸化シリコン膜２５」と「酸化シリコン膜２６」と「酸化シリコン膜３１」とから成る層が，層間絶縁膜としての役割を有していることは，明らかである。また，引用例２には，「図２５に示すように，酸化シリコン膜３１の上部にビット線ＢＬおよび周辺回路の第１層配線３８，３９を形成する」（段落【００５６】）ことも，記載されている。
　
イ．したがって，引用発明において，「前記Ｓｉ基板の表面に形成されたＳｉＯ２膜」を，シリコン基板と配線との間の層間絶縁膜として用いることにより，本願補正発明のように「前記シリコン基板の上に形成された層間絶縁膜」とすることは，当業者が適宜なし得たことである。
　
（５−２）相違点２について
ア．半導体集積回路装置は，技術の進歩に伴って微細化が進んでいるが，集積回路装置の微細化に伴って，集積回路装置に用いられる配線の微細化も，当然に要請されるものである。そして，本願の明細書の記載をみても，「前記積層配線の配線幅は２００ｎｍ以下」としたことにより，従来技術と対比した格別の効果が奏されるものとも認められない。
　
イ．したがって，引用発明において，具体的な配線幅を定めるにあたり，微細化が進む集積回路装置からの要請を満たすように，できるだけ小さな値となるよう配慮し，その結果として，本願補正発明のように「前記積層配線の配線幅は２００ｎｍ以下」とすることは，当業者が適宜なし得たことである。
　
（５−３）相違点３について
ア．集積回路装置においては，配線を成膜してから，６００℃以上の熱処理を行うことは，周知技術であり，例えば，引用例２には，「図２５に示すように，酸化シリコン膜３１の上部にビット線ＢＬおよび周辺回路の第１層配線３８，３９を形成」（段落【００５６】）した後に，「下部電極６０を構成する多結晶シリコン膜（５６）の酸化を防止するために，半導体基板１をアンモニア雰囲気中，
８００℃程度で熱処理
８００℃程度で熱処理
　
イ．また，引用発明の配線は，「半導体集積回路装置におけるタングステン配線」であり，多種多様な半導体集積回路装置に用いられ得るものであるから，上記アで示したような，配線を成膜してから６００℃以上の熱処理が行われる集積回路装置に用いることも，当業者が適宜なし得たことである。
　そして，そのような場合には，引用発明の配線を成膜してから６００℃以上の熱処理が行われることになるから，引用発明の配線が「成膜処理後に６００℃以上の熱履歴を有する」ものとなることは明らかである。
　
ウ．よって，引用発明において，上記アに示した周知技術を適用することにより，その結果として，本願補正発明のように「前記積層配線の成膜処理後に６００℃以上の熱履歴を有する」ものとすることは，当業者が適宜なし得たことである。
　
（６）以上のとおり，相違点１〜３は，当業者が容易に想到できたものである。
　
　したがって，本願補正発明は，引用発明及び引用例２の記載に基づいて当業者が容易に発明をすることができたものであるから，特許法２９条２項の規定により，特許出願の際独立して特許を受けることができないものである。
　
４．以上の次第で，本件補正は，平成１８年法律５５号改正附則３条１項によりなお従前の例によるとされる同法による改正前の特許法１７条の２第５項において準用する同法１２６条５項の規定に違反するので，同法１５９条１項において読み替えて準用する同法５３条１項の規定により，却下すべきものである。
　
　
第３．本願発明
１．以上のとおり，本件補正（平成１９年５月２１日に提出された手続補正書による補正）は却下されたので，本願の請求項１に係る発明（以下「本願発明」という。）は，本件補正前の請求項１（平成１７年１２月２６日に提出された手続補正書により補正された請求項１）に記載された，次のとおりのものである。
　
【請求項１】
「シリコン基板と，
　前記シリコン基板の上に形成された層間絶縁膜と，
　前記層間絶縁膜の表面に形成されたモリブデンを主要元素とした第一の導電性膜と，
　前記第一の導電性膜の表面に形成されたタングステンを主要元素とした第二の導電性膜と，
　前記第二の導電性膜の表面に形成されたモリブデンを主要元素とした第三の導電性膜と，を備え，
　前記第一の導電性膜と，前記第二の導電性膜と，前記第三の導電性膜と，で積層配線を形成してなる半導体装置。」
　
２．引用例１，２の記載と引用発明については，前記第２．３．（３−１）〜（３−３）において認定したとおりである。
　
３．対比・判断
　前記第２．１．〈補正事項ｂ〉及び前記第２．２．（２）で検討したように，本願補正発明は，本件補正前の発明の「前記層間絶縁膜の表面に形成されたモリブデンを主要元素とした第一の導電性膜と，　前記第一の導電性膜の表面に形成されたタングステンを主要元素とした第二の導電性膜と，　前記第二の導電性膜の表面に形成されたモリブデンを主要元素とした第三の導電性膜」について，「前記層間絶縁膜の表面に形成されたモリブデン単体膜からなる第一の導電性膜と，　前記第一の導電性膜の表面に形成されたタングステン単体膜からなる第二の導電性膜と，　前記第二の導電性膜の表面に形成されたモリブデン単体膜からなる第三の導電性膜」と限定し，また，本件補正前の発明の「積層配線を形成してなる」ことについて，「積層配線を形成してなり，　前記積層配線の配線幅は２００ｎｍ以下であり，　前記積層配線の成膜処理後に６００℃以上の熱履歴を有する」と限定したものである。逆に言えば，本件補正前の発明（本願発明）は，本願補正発明から，このような限定をなくしたものである。
　そうすると，本願発明の構成要件をすべて含み，これをより限定したものである本願補正発明が，前記第２．３．において検討したとおり，引用発明及び引用例２の記載に基づいて，当業者が容易に発明をすることができたものであるから，本願発明も，同様の理由により，当業者が容易に発明をすることができたものである。
　
第４．結言
　以上のとおり，本願発明（本願の請求項１に係る発明）は，引用発明（引用例１に記載された発明）及び引用例２の記載に基づいて当業者が容易に発明をすることができたものであるから，他の請求項に係る発明について検討するまでもなく，特許法２９条２項の規定により，特許を受けることができない。
　よって，結論のとおり審決する。