【事件の表示】
　平成１０年特許願第１８８７２６号「半導体装置」拒絶査定不服審判事件〔平成１２年１月２１日出願公開、特開２０００−２２０７４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
【１】手続の経緯
　本願は、平成１０年７月３日の出願であって、平成１６年１０月１２日付けで拒絶理由が通知され、その指定期間内の同年１２月１６日に意見書及び手続補正書が提出されたが、平成１７年１月１４日付けで拒絶査定がなされ、これに対し、平成１７年２月２４日に拒絶査定に対する審判請求がなされ、その後、法定期間内の平成１７年３月２４日にその明細書について手続補正がなされたものである。
　　　
【２】補正却下の決定
［補正却下の決定の結論］
　平成１７年３月２４日の手続補正を却下する。
［理由］
［１］補正内容
　本件補正は、明細書の特許請求の範囲について、
　補正前の請求項１の、
　「外部との間で信号の送受を行うための信号用の端子部」という発明特定事項を、
　補正後の、
　「外部との間で信号の送受を直接行うために上記第２の端子部と導通させられた信号用の端子部」と限定して減縮するものである。
　また、補正後の請求項１の従属項である請求項２以降の内容も前記限定により減縮されている。
　そして、補正後の請求項１は結果として、
　「第１の端子部を有する制御用の第１の半導体チップと、第２の端子部を有する上記第１の半導体チップよりも平面視面積の大きな第２の半導体チップと、所定の回路基板などに接続される外部接続用端子と、上記第１の半導体チップと半導体装置の外部との間で信号の送受を直接行うために上記第２の端子部と導通させられた信号用の端子部と、を備え、上記第２の半導体チップ上にその主面が隠れるようにして第１の半導体チップが積層されるとともに、これらの半導体チップの第１の端子部および第２の端子部がそれぞれ互いに対向配置されてこれらの端子部の間が電気的に接続された半導体装置であって、上記信号用の端子部は、平面視における上記第１の半導体チップの側方位置に形成されており、かつ上記第１の端子部および第２の端子部を介して上記第１の半導体チップと電気的に導通されているとともに上記外部接続用端子に導通されていることを特徴とする、半導体装置。」(以下、「本件発明」という)へと限定して減縮された。
　したがって、審判請求人が平成１７年３月２４日に明細書の特許請求の範囲についてした補正は、特許法第１７条の２第４項第２号に規定された事項を目的とするものに該当する。
　そこで、本件発明が特許出願の際独立して特許を受けることができるものであるか(特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか)について次で検討する。
　　　
［２］引用例の記載事項
　引用例；特開平１０−１０７０６５号公報(原審の拒絶理由通知で提示された引用文献２である)
　【特許請求の範囲】に、
(引ａ)「【請求項１】能動構成要素をそれぞれ有する一次チップおよび二次チップを含むシステムであって、前記一次チップおよび二次チップが、少なくとも二次チップ上の入出力パッドがシステム外部の接続手段にアクセスできるように互いに対向して接続されていることを特徴とするシステム。
【請求項２】一次チップと二次チップが、はんだボールを介して結合されることを特徴とする、請求項１に記載のシステム。
【請求項３】一次チップの面が、二次チップの面よりも面積が小さいことを特徴とする、請求項１に記載のシステム。」と記載され、
　段落【0001】に、
(引ｂ)「本発明は、集積回路のパッケージングに関し」と記載され、
　段落【0002】に、
(引ｃ)「フリップ・チップ技術は、しばしば崩壊制御チップ接続（Ｃ４：Controlled Collapse Chip Connection）技術と呼ばれ、十分に確立されており、チップを第２段パッケージ（基板）に接続するために広く利用されている。基本的に、この技術は、チップと基板とを相互接続するために、チップの入出力パッドにはんだボールを配置する段階と、チップを裏返す段階と、チップを同じパッド・パターンを有する基板にはんだ付けする段階とを必要とする。図１に、このタイプの製品の例を概略的に示す」と記載され、
　段落【0012】に、
(引ｄ)「本発明の他の目的は、一次基板上の大電力論理回路（たとえば、プロセッサ）に使用するために、二次基板上に他の小電力周辺ハードウェア（たとえば、ＤＲＡＭ）を提供することである」と記載され、
　段落【0014】〜【0016】に、
(引ｅ)「本発明の１つの態様によれば、２つの能動チップ（すなわち、両方とも能動的な回路を含む）を接合することができる。これを行うためには、以下の２つの前提条件がある。
１．すべてのチップから発生する熱の合計が、除去できる熱よりも少ない。
２．チップはサイズが異なり、あるいは互いにずれた状態で接合される。このため、他のパッケージの接続手段とのチップ外接続に入出力パッドがアクセスできるようになるという利益が得られる。チップが同じサイズで、それらのチップが位置合せされ対向して接合される場合、入出力パッドにアクセスできなくなる。小さなチップが大きなチップに接合される場合、または同じサイズのチップが互いにずらして接合される場合は、別の基板へのワイヤ・ボンディングのためにチップ表面の一部分にアクセスすることができる」と記載され、
　段落【0037】〜【0040】に、
(引ｆ)「図６ないし図８に、本発明による様々な実施形態を示す。
図６において、一次基板と二次基板は、サイズが同程度であるが、外部接続用の一次基板の入出力ピン６０２と二次基板の入出力ピン６０４が露出するように、はんだボール６００を介してずらせて結合されている。前述のように、一次基板と二次基板は共に能動回路を担持する。
図６において、一次基板は二次基板よりも少し小さく、外部接続用の二次基板の入出力ピンが露出している。この場合も、一次基板と二次基板は共に能動回路を担持する。
本発明は、図８に示したように、三次（およびさらに高次の）基板を含むように拡張することもできる。図８の実施形態は、一次基板８００、二次基板８０２および三次基板８０４を含む」と記載され、
　段落【0042】に、
(引ｇ)「本発明に従って作成されたプロセッサ／ＤＲＡＭシステムにおいては、第２段パッケージ自体はなく、ＤＲＡＭの二次基板が、プロセッサの一次基板の「キャリア」となっている」と記載されている。
　　　
［３］対比・判断
［３-1］引用発明
　前記［２］の(引ａ)〜(引ｄ)及び(引ｇ)の記載から、
　「能動構成要素をそれぞれ有する一次チップおよび二次チップを含むシステムであって、前記一次チップおよび二次チップが、・・・互いに対向して接続されている」、「集積回路のパッケージングに関し」、「チップの入出力パッドにはんだボールを配置する段階と、チップを裏返す段階と、チップを同じパッド・パターンを有する基板にはんだ付けする段階と」、「一次チップと二次チップが、はんだボールを介して結合されることを特徴とする」とともに、「一次基板上の大電力論理回路（たとえば、プロセッサ）に使用するために、二次基板上に他の小電力周辺ハードウェア（たとえば、ＤＲＡＭ）を提供する」ものであり、「ＤＲＡＭの二次基板が、プロセッサの一次基板の「キャリア」となっている」、いわゆるチップ・オン・チップ状態に構成されたシステム、すなわち半導体装置が開示され、
　また、前記(引ａ)の別の記載から、
　「一次チップの面が、二次チップの面よりも面積が小さい」、すなわち、二次チップの方が一次チップより面積的に大きいこと、これはつまり、二次チップの平面視面積が一次チップのそれより大きいことが開示され、
　そして、前記(引ｅ)及び(引ｆ)の記載において、まず、当該(引ｆ)の「図６において、一次基板は二次基板よりも少し小さく」という記載は、該(引ｆ)中の前後の記載内容からして、「図７において、一次基板は二次基板よりも少し小さく」の誤記であることが明らかであるので、前記両記載から、
　「他のパッケージの接続手段とのチップ外接続に入出力パッドがアクセスできるようになる・・・別の基板へのワイヤ・ボンディングのためにチップ表面の一部分にアクセスする」，「図７において、一次基板は二次基板よりも少し小さく、外部接続用の二次基板の入出力ピンが露出している」ことから、所定の回路基板や他のパッケージなどに接続される入出力パッドもしくは入出力ピンが外部接続用として二次基板(二次チップ)上に存在することが開示され、
　さらに、前記(引ａ)の他の記載及び前記(引ｅ)の記載から、
　「二次チップ上の入出力パッドがシステム外部の接続手段にアクセスできる」，「小さなチップが大きなチップに接合される場合、・・・別の基板へのワイヤ・ボンディングのためにチップ表面の一部分にアクセスすることができる」ことから、半導体装置の外部との間で信号の送受を行うための信号用の入出力パッドが、小さなチップに覆われない大きな二次チップの表面上に形成されていることが開示され、
　加えて、前記(引ｆ)及び引用例の図７の記載から、
　「外部接続用の入出力ピンは、二次基板上に存在するとともに、側面視における一次基板の側方位置に形成され」ており、これはシステム(半導体装置)を平面視しても同様に、「側方位置」になることは自明であるから、結局のところ、「二次基板上の入出力ピンは、平面視における一次基板の側方位置に形成されている」ことが開示されている。
　　　
　ところで、以上において、「一次チップ」及び「一次基板」と表現されているものは、プロセッサとしての半導体チップ、すなわち「制御用の第１の半導体チップ」であること、および、「二次チップ」及び「二次基板」と表現されているものは、メモリで具体的にはＤＲＡＭである「第２の半導体チップ」であること、さらに、「入出力パッド」及び「入出力ピン」はともに「端子部」であることは、当業者が当然に首肯できる事項である。
　　　
　したがって、前述の開示内容を総合的に勘案すれば、引用例において、
　「第１の端子部を有する制御用の第１の半導体チップと、第２の端子部を有する上記第１の半導体チップよりも平面視面積の大きな第２の半導体チップと、所定の回路基板などに接続される信号用の端子部が外部接続用として第２の半導体チップ上に存在し、半導体装置の外部との間で信号の送受を行うための前記信号用の端子部と、を備え、上記第２の半導体チップ上にその主面が隠れるようにして第１の半導体チップが積層されるとともに、これらの半導体チップの第１の端子部および第２の端子部がそれぞれ互いに対向配置されてこれらの端子部の間が電気的に接続された半導体装置であって、上記信号用の端子部は、平面視における上記第１の半導体チップの側方位置に形成されていることを特徴とする、半導体装置」の発明(以下、「引用発明」という)の開示が認定できる。
　　　
［３-2］本件発明と引用発明との対比
　本件発明と引用発明とを対比すると、
　両者は「第１の端子部を有する制御用の第１の半導体チップと、第２の端子部を有する上記第１の半導体チップよりも平面視面積の大きな第２の半導体チップと、半導体装置の外部との間で信号の送受を行うための信号用の端子部と、を備え、上記第２の半導体チップ上にその主面が隠れるようにして第１の半導体チップが積層されるとともに、これらの半導体チップの第１の端子部および第２の端子部がそれぞれ互いに対向配置されてこれらの端子部の間が電気的に接続された半導体装置であって、上記信号用の端子部は、平面視における上記第１の半導体チップの側方位置に形成されていることを特徴とする、半導体装置」であることで一致する。
　一方、次の点で相違する。
　相違点１；本件発明は「所定の回路基板などに接続される外部接続用端子」を備えるのに対して、引用発明では、「所定の回路基板などに接続される信号用の端子部が外部接続用として第２の半導体チップ上に存在し」てはいるものの、当該信号用の端子部と接続される「外部接続用端子」それ自体は記載されていない点。
　相違点２；本件発明は「第１の半導体チップと半導体装置の外部との間で信号の送受を直接行うために上記第２の端子部と導通させられた信号用の端子部」を備えるのに対して、引用発明では、「半導体装置の外部との間で信号の送受を行うための信号用の端子部」を備えるに留まる点。
　相違点３；本件発明では、「信号用の端子部は、(上記)第１の端子部および第２の端子部を介して(上記)第１の半導体チップと電気的に導通されているとともに(上記)外部接続用端子に導通されている」のに対して、引用発明では、「信号用の端子部は、平面視における(上記)第１の半導体チップの側方位置に形成されている」ものの、本件発明で特定されるような「導通(接続)」関係は明記されていない点。
　　　
［３-3］相違点の判断
（１）相違点１について、
　半導体装置(パッケージ)に外部接続用端子を設けて回路基板などに接続・実装することは周知であり、引用発明においても、パッケージングを完成するにあたり、外部接続用端子を具備させることは普通に行う事項であり、そのような構造とすることに格別の困難性があるとはいえないので、この相違点１は、当業者が容易に想到できたものと認められる。
　　　
（２）相違点２について、
　本件発明も引用発明もともに、第１の半導体チップと第２の半導体チップとは、これらの半導体チップの第１の端子部および第２の端子部がそれぞれ互いに対向配置されてこれらの端子部の間が電気的に接続されている。
　そして、チップ・オン・チップ構造の上側の小さい半導体チップと半導体装置外部の配線導体とを接続手段を介して直接に導通させている構成は、実開昭６４−５７６５６号公報(第１図)に記載されているように周知である。
　したがって、この相違点２は、当業者が適宜になし得た事項にあたり、容易に想到できたものと認められる。
　　　
（３）相違点３について、
　この相違点３については、半導体装置をいわゆる完成品としてのパッケージとするには、外部接続用端子を設けて回路基板などに接続・実装できるようにしなければならないこと、第１の半導体チップと半導体装置の外部との間で信号の送受を直接行うために第２の端子部と信号用の端子部とを導通させたこと、さらに、外部からの信号の送受には前記信号用の端子部と外部接続用端子とが導通されていることが必要である。
　したがって、この相違点３は、相違点１，２の結果として、派生したものでしかない。
　　　
［４］まとめ
　以上のとおり、本件発明は、引用例に記載された発明に基づいて、当業者が容易に発明をすることができたものと認められ、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができない。
　したがって、本件補正は、特許法第１７条の２第５項で準用する同法第１２６条第５項の規定に違反するものであり、特許法第１５９条第１項で準用する特許法第５３条第１項の規定により却下されるべきものである。
　　　
【３】この出願の発明
　平成１７年３月２４日の手続補正は上記のとおり却下されたので、本願の請求項１〜６に係る発明は、平成１６年１２月１６日付けの手続補正書により補正された明細書の、特許請求の範囲の請求項１〜６に記載された事項により特定されるとおりのものであり、
　そして、その請求項１に係る発明(以下、「本願発明」という)は、
「第１の端子部を有する制御用の第１の半導体チップと、第２の端子部を有する上記第１の半導体チップよりも平面視面積の大きな第２の半導体チップと、所定の回路基板などに接続される外部接続用端子と、上記第１の半導体チップと半導体装置の外部との間で信号の送受を行うための信号用の端子部と、を備え、上記第２の半導体チップ上にその主面が隠れるようにして第１の半導体チップが積層されるとともに、これらの半導体チップの第１の端子部および第２の端子部がそれぞれ互いに対向配置されてこれらの端子部の間が電気的に接続された半導体装置であって、上記信号用の端子部は、平面視における上記第１の半導体チップの側方位置に形成されており、かつ上記第１の端子部および第２の端子部を介して上記第１の半導体チップと電気的に導通されているとともに上記外部接続用端子に導通されていることを特徴とする、半導体装置。」である。
　　　
【４】原審における拒絶理由
　原審における拒絶理由の要点は、
　「 この出願の請求項１−６に係る発明は、その出願前国内において頒布された下記の刊行物に記載された発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　　　　　　　記
　１．特開平０９−１５２９７９号公報
　２．特開平１０−１０７０６５号公報(以下でも、「引用例」という) 」である。
　　　
【５】当審の判断
［１］引用発明
　引用例は、【２】段落の「補正却下の決定」中の、引用例と同じ文献であるから、その記載事項は、前記段落の［２］の内容を援用する。
　そうすると、引用例には、【２】段落の［３-1］で認定した、
　「第１の端子部を有する制御用の第１の半導体チップと、第２の端子部を有する上記第１の半導体チップよりも平面視面積の大きな第２の半導体チップと、所定の回路基板などに接続される信号用の端子部が外部接続用として第２の半導体チップ上に存在し、半導体装置の外部との間で信号の送受を行うための前記信号用の端子部と、を備え、上記第２の半導体チップ上にその主面が隠れるようにして第１の半導体チップが積層されるとともに、これらの半導体チップの第１の端子部および第２の端子部がそれぞれ互いに対向配置されてこれらの端子部の間が電気的に接続された半導体装置であって、上記信号用の端子部は、平面視における上記第１の半導体チップの側方位置に形成されていることを特徴とする、半導体装置」の引用発明が開示されている。
　　　
［２］本願発明と引用発明との対比
　本願発明と引用発明とを対比すると、
　両者は「第１の端子部を有する制御用の第１の半導体チップと、第２の端子部を有する上記第１の半導体チップよりも平面視面積の大きな第２の半導体チップと、半導体装置の外部との間で信号の送受を行うための信号用の端子部と、を備え、上記第２の半導体チップ上にその主面が隠れるようにして第１の半導体チップが積層されるとともに、これらの半導体チップの第１の端子部および第２の端子部がそれぞれ互いに対向配置されてこれらの端子部の間が電気的に接続された半導体装置であって、上記信号用の端子部は、平面視における上記第１の半導体チップの側方位置に形成されていることを特徴とする、半導体装置」であることで一致する。
　一方、次の点で相違する。
　相違点ａ；本願発明は「所定の回路基板などに接続される外部接続用端子」を備えるのに対して、引用発明では、「所定の回路基板などに接続される信号用の端子部が外部接続用として第２の半導体チップ上に存在し」てはいるものの、当該信号用の端子部と接続される「外部接続用端子」それ自体は記載されていない点。
　相違点ｂ；本願発明は「第１の半導体チップと半導体装置の外部との間で信号の送受を行うための信号用の端子部」を備えるのに対して、引用発明では、「半導体装置の外部との間で信号の送受を行うための信号用の端子部」を備えるに留まる点。
　相違点ｃ；本願発明では、「信号用の端子部は、(上記)第１の端子部および第２の端子部を介して(上記)第１の半導体チップと電気的に導通されているとともに(上記)外部接続用端子に導通されている」のに対して、引用発明では、「信号用の端子部は、平面視における(上記)第１の半導体チップの側方位置に形成されている」ものの、本願発明で特定されるような「導通(接続)」関係は明記されていない点。
　　　
［３］相違点の判断
（１）相違点ａについて、
　半導体装置(パッケージ)に外部接続用端子を設けて回路基板などに接続・実装することは周知であり、引用発明においても、パッケージングを完成するにあたり、外部接続用端子を具備させることは普通に行う事項であり、そのような構造とすることに格別の困難性があるとはいえないので、この相違点ａは、当業者が容易に想到できたものと認められる。
　　　
（２）相違点ｂについて、
　この相違点ｂは、半導体チップの機能・性質上必要に応じて、第１の半導体チップと半導体装置の外部との間で信号の送受を行うために当業者が適宜になし得た事項にあたり、容易に想到できたものと認められる。
　　　
（３）相違点ｃについて、
　この相違点ｃについては、半導体装置をいわゆる完成品としてのパッケージとするには、外部接続用端子を設けて回路基板などに接続・実装できるようにしなければならないこと、また、第１の半導体チップと半導体装置の外部との間で信号の送受を行うためには、いわゆるチップ・オン・チップ構造を採用していることにより、第１の端子部および第２の端子部と信号用の端子部とを導通させることを要し、さらに、外部からの信号の送受には前記信号用の端子部と外部接続用端子とが導通されていることが必要である。
　したがって、この相違点ｃは、前記相違点ａ，ｂの結果として、派生したものでしかない。
　　　
【６】むすび
　以上のとおりであるから、本願発明(請求項１に係る発明)は、上記の引用例に記載された発明に基づいて、当業者が容易に発明をすることができたものと認められるから、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、その余の請求項に係る発明について検討するまでもなく、本願は拒絶されるべきものである。
　よって、結論のとおり審決する。