【事件の表示】
　特願２００２−１５８５１０「半導体装置およびそれを用いた電力変換装置」拒絶査定不服審判事件〔平成１５年１２月　５日出願公開、特開２００３−３４７５４９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
 第１．手続の経緯
　本願は、平成１４年５月３１日の出願であって、平成１９年１月４日付けで手続補正がなされ、同年２月２３日付けで拒絶査定がなされ、それに対して、同年３月２９日に拒絶査定に対する審判請求がなされるとともに、同年４月２７日付けで手続補正がなされ、その後、平成２１年１０月１４日付けで審尋がなされ、同年１２月２１日に回答書が提出され、かつ、平成２２年３月２日付けで技術説明を伴う面接を行ったものである。
　
第２．平成１９年４月２７日付けの手続補正についての却下の決定
　［補正の却下の決定の結論］
　平成１９年４月２７日付けの手続補正を却下する。
　
　［理由］
１．手続補正の内容
　平成１９年４月２７日付けの手続補正（以下、「本件補正」という。）は、補正前の特許請求の範囲の請求項１〜８を、補正後の特許請求の範囲の請求項１〜４と補正するものであり、補正前後の請求項１は以下のとおりである。
　
（補正前）
「　　【請求項１】
　一対の主表面を有する半導体基体と、
　該基体内に位置する第１導電形の第１の半導体領域と、
　前記第１の半導体領域に隣接し第１の半導体領域のキャリア濃度より低いキャリア濃度である第２導電形の第２の半導体領域と、
　前記第２の半導体領域の上に隣接し第２の半導体領域のキャリア濃度より低いキャリア濃度である第２導電形の第３の半導体領域と、
　前記第３の半導体領域内に伸び前記第３の半導体領域のキャリア濃度より高いキャリア濃度である複数個の第２導電形の第４の半導体領域と、
　該第４の半導体領域内に位置する第１の導電形の第５の半導体領域と、
　該第５の半導体領域内に位置する第２の導電形の第６の半導体領域と、
　前記第３，第４，第５及び第６の半導体領域の上に形成されたゲート絶縁膜と、
　該絶縁膜の上に形成されたゲート電極と、
　前記第５の半導体領域と第６の半導体領域に接したエミッタ電極と、
　前記第１の半導体領域に接したコレクタ電極とを備え、
　前記第１の半導体領域のキャリア濃度の最大値が、前記第２の半導体領域のキャリア濃度の最大値の１０倍から１００倍であり、
　前記第２の半導体領域のキャリア濃度の総和が１×１０12cm-2から１×１０13cm-2であることを特徴とすることを特徴とする半導体装置。」
　
（補正後）
「　　【請求項１】
　一対の主表面を有する半導体基体と、
　該基体内に位置する第１導電形の第１の半導体領域と、
　前記第１の半導体領域に隣接し第１の半導体領域のキャリア濃度より低いキャリア濃度である第２導電形の第２の半導体領域と、
　前記第２の半導体領域の上に隣接し第２の半導体領域のキャリア濃度より低いキャリア濃度である第２導電形の第３の半導体領域と、
　前記第３の半導体領域内に伸び前記第３の半導体領域のキャリア濃度より高いキャリア濃度である複数個の第２導電形の第４の半導体領域と、
　該第４の半導体領域内に位置する第１の導電形の第５の半導体領域と、
　該第５の半導体領域内に位置する複数個の第２の導電形の第６の半導体領域と、
　前記第３，第４，第５及び第６の半導体領域の上に形成されたゲート絶縁膜と、
　該絶縁膜の上に形成されたゲート電極と、
　前記第５の半導体領域と第６の半導体領域に接したエミッタ電極と、
　前記第１の半導体領域に接したコレクタ電極とを備え、
　前記第１の半導体領域のキャリア濃度の最大値が、前記第２の半導体領域のキャリア濃度の最大値の１０倍から１００倍であり、
　前記第２の半導体領域のキャリア濃度の総和が１×１０12cm-2から１×１０13cm-2であることを特徴とすることを特徴とする半導体装置。」
　
２．補正事項の整理
　本件補正による補正事項を整理すると以下のとおりである。
　
（１）補正事項１
　補正前の請求項１の「第２の導電形の第６の半導体領域」を、補正後の請求項１の「複数個の第２の導電形の第６の半導体領域」と補正すること。
　
（２）補正事項２                                          　
　補正前の請求項４ないし７を削除すること。
　
（３）補正事項３
　上記補正事項２についての補正に伴い、補正前の請求項８の項番を、請求項４と補正するとともに、補正前の請求項８における「前記電力半導体スイッチング素子が請求項１から請求項７の何れかに記載の半導体装置」を、補正後の請求項４における「前記電力半導体スイッチング素子が請求項１から請求項３の何れかに記載の半導体装置」と補正すること。
　
３．補正の目的及び新規事項の追加の有無についての検討
（１）補正事項１について
　補正事項１は、補正前の請求項１に係る発明の「第２の導電形の第６の半導体領域」を、補正後の請求項１に係る発明の「複数個の第２の導電形の第６の半導体領域」と補正するものであり、補正前の請求項１に係る発明の発明特定事項に対して技術的限定を付加するものであるから、当該補正事項１は、特許法第１７条の２第４項（平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同じ。）第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　また、当該補正が、本願の願書に最初に添付した明細書又は図面（以下、これらをまとめて「当初明細書等」という。）に記載された事項の範囲内においてなされたものであるか否かについて検討すると、「第２の導電形の第６の半導体領域」に対応して引用符号「１３０」の半導体領域が示される当初明細書等の図１または図７は、各「第５の半導体領域」ごと、それぞれ、２箇所に「第６の半導体領域」の断面が見られる態様となっており、これら図面に接した当業者であれば、「複数個の第２の導電形の第６の半導体領域」がそこに載されているのと同然であると理解するから、当該補正は、当初明細書等に記載された事項の範囲内においてなされたものであり、特許法第１７条の２第３項に規定する要件を満たしている。
　
（２）補正事項２について
　補正事項２についての補正は、特許法第１７条の２第４項第１号に掲げる請求項の削除を目的とするものに該当する。また、当該補正が特許法第１７条の２第３項に規定する要件を満たすものであることは明らかである。
　
（３）補正事項３について
　補正事項３についての補正は、上記補正事項２についての補正に伴い、請求項相互の記載の整合を取るためになされたものであるから、特許法第１７条の２第４項第１号に掲げる請求項の削除を目的とするものに該当する。また、当該補正が特許法第１７条の２第３項に規定する要件を満たすものであることは明らかである。
　
（４）補正の目的及び新規事項の追加の有無についてのまとめ
　以上のとおりであるから、本件補正は、特許法第１７条の２第３項及び第４項に規定する要件を満たすものであり、かつ、そのうちの補正事項１についての補正は、同法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　そこで、本件補正による補正後の特許請求の範囲に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができるものであるか否か、すなわち、本件補正がいわゆる独立特許要件を満たすものであるか否かを、請求項１に係る発明について更に検討する。
　
４．独立特許要件についての検討
（１）本件補正による補正後の発明
　本件補正による補正後の請求項１〜４に係る発明は、本件補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１〜４に記載されている事項により特定されるものであり、そのうちの請求項１に係る発明（以下、「補正発明」という。）は、上記第２．１．において「補正後」の箇所に記載した請求項１のうち、「該絶縁膜」と記載されている部分を「該ゲート絶縁膜」の誤記と認め、以下のとおり読替えて認定する。
　
「　　【請求項１】
　一対の主表面を有する半導体基体と、
　該基体内に位置する第１導電形の第１の半導体領域と、
　前記第１の半導体領域に隣接し第１の半導体領域のキャリア濃度より低いキャリア濃度である第２導電形の第２の半導体領域と、
　前記第２の半導体領域の上に隣接し第２の半導体領域のキャリア濃度より低いキャリア濃度である第２導電形の第３の半導体領域と、
　前記第３の半導体領域内に伸び前記第３の半導体領域のキャリア濃度より高いキャリア濃度である複数個の第２導電形の第４の半導体領域と、
　該第４の半導体領域内に位置する第１の導電形の第５の半導体領域と、
　該第５の半導体領域内に位置する複数個の第２の導電形の第６の半導体領域と、
　前記第３，第４，第５及び第６の半導体領域の上に形成されたゲート絶縁膜と、
　該ゲート絶縁膜の上に形成されたゲート電極と、
　前記第５の半導体領域と第６の半導体領域に接したエミッタ電極と、
　前記第１の半導体領域に接したコレクタ電極とを備え、
　前記第１の半導体領域のキャリア濃度の最大値が、前記第２の半導体領域のキャリア濃度の最大値の１０倍から１００倍であり、
　前記第２の半導体領域のキャリア濃度の総和が１×１０12cm-2から１×１０13cm-2であることを特徴とすることを特徴とする半導体装置。」
　
（２）引用例に記載された発明
（２−１）本願の出願前に日本国内において頒布され、原査定の根拠となった拒絶の理由に引用された特開平１０−１７８１７４号公報（以下、「引用例１」という。）には、図１ないし４及び図７ないし１０とともに、以下の事項が記載されている。なお、下線は当合議体が付加したものである。
　
「【請求項１】
一対の主表面を有する半導体基体と、該基体内に位置する第１導電形の第１の半導体領域と、前記第１の半導体領域上に位置する第２導電形の第２の半導体領域と、前記第２の半導体領域内に伸び、前記第２の半導体領域のキャリア濃度より高いキャリア濃度を有する複数個の第２導電形の第３の半導体領域と、該第３の半導体領域内に位置する第１の導電形の第４の半導体領域と、該第４の半導体領域内に位置する第２の導電形の第５の半導体領域と、前記第２，第３，第４及び第５の半導体領域の表面上に形成されたゲート絶縁膜と、さらに該絶縁膜上に形成されたゲート電極と、前記第４の半導体領域と第５の半導体領域に低抵抗接触したエミッタ電極と、前記第１の半導体領域に低抵抗接触したコレクタ電極とを有し、
であることを特徴とする半導体装置
　【請求項２】
請求項１において、前記第１の半導体領域と前記第２の半導体領域に挟まれ、前記第２の半導体領域のキャリア濃度より高いキャリア濃度を有する第２導電形の第６の半導体領域を有することを特徴とする半導体装置。
「　　　【００１５】
　　【課題を解決するための手段】
　上記目的を達成するために、本発明の半導体装置は、一対の主表面を有する半導体基体と、該基体内に位置する第１導電形の第１の半導体領域と、前記第１の半導体領域上に位置する第２導電形の第２の半導体領域と、前記第２の半導体領域内に伸び、前記第２の半導体領域のキャリア濃度より高いキャリア濃度を有する複数個の第２導電形の第３の半導体領域と、該第３の半導体領域内に位置する第１の導電形の第４の半導体領域と、該第４の半導体領域内に位置する第２の導電形の第５の半導体領域と、前記第２，第３，第４及び第５の半導体領域の表面上に形成されたゲート絶縁膜と、さらに該絶縁膜上に形成されたゲート電極と、前記第４の半導体領域と第５の半導体領域に低抵抗接触したエミッタ電極と、前記第１の半導体領域に低抵抗接触したコレクタ電極とを有し、前記第３の半導体領域のシートキャリア濃度が１×１０12cm-2以下である特徴を有する。
　　　【００１６】
　本発明によれば、第３の半導体領域が、第２の半導体領域内における少数キャリアのバリアとなるので、第２の半導体領域のキャリアの蓄積量が多くなりオン電圧が低減される。
　　　【００１７】
　　【発明の実施の形態】
　本発明の一実施例を図１を使って詳細に以下述べる。本実施例の半導体装置１００は、ほぼ平行で平坦な一対の主表面を持ち、一方の主表面に露出したｐ+ 層１０上にｎバッファ層２１が形成され、さらにその上にｎ- 層２２が形成されもう一方の主表面に露出している。もう一方の主表面からｎ- 層２２中にｎ- 層２２よりキャリア濃度の高いｎ層２３が拡散されている。さらにｎ層２３に取り囲まれるようにｐ層３１が拡散されている。ｐ層３１内にはｎ+ 層４０が導入されている。ｐ層３１とｎ層２３の表面には、ｎ+ 層４０とｎ- 層２２に跨ってもう一方の主表面上にゲート絶縁膜５１が形成され、その上にゲート電極３が設けられている。一方の主表面では、ｐ+ 層１０にコレクタ電極１が低抵抗接触している。また、もう一方の主表面では、エミッタ電極２がｎ+ 層４０およびｐ層３１内に形成されｎ+ 層４０下に達するｐ+ 層３２に低抵抗接触している。
　　　【００１８】
　図２は、耐圧１２００Ｖを有する場合の、図１の実施例におけるＡ−Ａ′間の断面のキャリア濃度分布を示す。
１×１０
18
cm
-3
以上の高濃度のキャリアを有するｐ
+
 層１０の上に、例えばエピタキシャル成長法を使って約１×１０
17
cm
-3
で厚さ約１０μｍのｎバッファ層２１が、さらにその上に５.０×１０
13
cm
-3
 以下で厚さ約１２０μｍのｎ
-
 層２２がもう一方の表面まで形成されている。
　　　【００１９】
　このような半導体装置１００をオン状態にするには、エミッタ電極２にマイナス電位，コレクタ電位１にプラス電位が印加された状態で、ゲート電極３にエミッタ電極より正の電位を与える。ゲート電極３下のｐ層３１表面にｎ形反転層が形成され、電子がｎ+ 層４０，反転層，ｎ層２３，ｎ- 層２２，ｎバッファ層２１を経由してｐ+ 層１０に注入する。注入した電子により、ｐ+ 層１０よりホールがｎバッファ層２１、さらにはｎ- 層２２へ注入される。これによりｎ- 層２２は伝導度変調し、低抵抗化され、半導体装置１００は低いオン電圧になる。このとき、ｎ層２３により注入したホールがｐ層３１へ拡散するのを抑制し、ホールをｎ- 層２２中に蓄積する効果があり、ｎ層２３がない一般的なＩＧＢＴに比べオン電圧がより一層下がるのは、図７で示した従来例と同じである。
　　　【００２０】
　図７と異なる点は、トレンチゲートによる接合形ＦＥＴ効果がないため、ｎ層２３を深く形成する必要がなく、むしろｎ層２３は浅く、キャリア濃度を高くする方が有効であることを本発明者等は見出した。図３は、その検討結果で、図２に示すｎ層２３のシートキャリア濃度Ｎ２３とオン電圧、及び降伏電圧の関係を示している。この図からシートキャリア濃度が高いほどオン電圧を低減できることが分かる。しかし、シートキャリア濃度が１×１０12cm-2以上になると降伏電圧が著しく低下することも分かる。このことから、ｎ層２３のシートキャリア濃度は１×１０12cm-2以下にすることが好ましい。一方、図４は、シートキャリア濃度が１×１０12cm-2の時のｎ層２３の厚さとオン電圧、及び降伏電圧の関係を示す。ｎ層２３の厚さは、図２で示すキャリア濃度２×１０14cm-3での厚さｔで規定されている。図４から、ｎ層２３は降伏電圧に関係なく、薄いほどオン電圧の低減に有効で、特に４μｍ以下にすることが好ましい。これは、同じシートキャリア濃度では薄いほど単位体積当たりのキャリア濃度が高くなり、ホールの蓄積効果が高まるためである。本発明者が検討した結果、ｎ層２３の単位体積当たりのキャリア濃度のピークは２.５×１０15cm-3 以上あることがオン電圧の低減に有効である。つまり、このキャリア濃度より低濃度では、ホールの蓄積効果が少ないためである。
　　　【００２１】
　このように本実施例は、ｎ層２３を薄く形成することができるため、ｎ層２３のゲート電極３と対向する面積を小さくすることができる。このため、ｎ- 層２２の高濃度化による帰還容量の増加を少なくできる特徴を合わせ持つ。また、図７のトレンチゲートのように、ｎ層２３０を設けたことにより空乏層が伸びにくくなり、ゲート絶縁膜５００の角にますます高電界が加わることによって、ゲート絶縁膜５００の信頼性が損なわれるような恐れが、本発明の半導体装置100ではない。さらに、トレンチゲートとｎ層２３０の深さ調整する難しさもなく、本実施例では、例えばイオン注入によりｎ層２３，ｐ層３１の濃度を精度良く制御でき、その深さも拡散温度と時間できめ細かく制御できるので、トレンチゲートのような製作上での難しさもないという特長を持つ。
　　　【００２２】
　また、図８で示した半導体装置２０２ではｎ+ 層２４を用いているため、伝導度変調は生じないが、本発明では伝導度変調をｎ層２３でより促進することができるため、低オン電圧化に有効である。さらに、半導体装置２０２では、耐圧を確保するための好適なｎ層２３１の条件が示されておらず、上述したように伝導度変調を有するＩＧＢＴでは低オン電圧と耐圧を確保する好適なｎ層２３の条件があることは本発明者が発見した新規な知見である。
　　　【００２３】
　一方、図９で示された半導体装置２０３に本実施例に似た従来例が示されているが、ｐｎｐｎｐｎの６層構造をしており、製作工程が複雑であること、及びターンオフ時にホールがｎ層２３１の表面がｐ反転したｐチャンネル層を通じて、カソード電極に流れるため、ｐチャンネル層の抵抗が大きく、ターンオフ時間が長くなるという不具合があるが、本発明の装置１００では、ｐ層３１とｎ層２３に逆バイアスが加わったターンオフ時には、ｎ層２３は空乏化するためにｎ- 層２２に蓄積されたホールは直接ｐ層３１に流れ込むことができるため、高速にターンオフできるという特長を合わせて持つ。
　　　【００２４】
　さらに、図１０で示された半導体装置２３２は、ゲート電極３０１及びｐ層　３１１下の全面にｎ層２３２が形成されているため、ｐ層３１１の接合面に沿ったｎ層２３２のシートキャリア濃度が異なるため、ホールの蓄積効果を高めようとｐ層３１１の底面下のｎ層２３２のシートキャリア濃度を高くすると、ｐ層　３１１の側面側のｎ層２３２のシートキャリア濃度が高くなりすぎ耐圧が低下する不具合がある。逆に耐圧を確保するために、側面側のｎ層２３２のシートキャリア濃度を適正化すると、ｐ層３１１底面側のｎ層２３２のシートキャリア濃度が低下し、ホールの蓄積効果が損なわれる。加えて、ＭＯＳゲートが高濃度のｎ層２３２に対向しているため、帰還容量が大きく、ノイズの原因となる危険性がある。これに対して、本実施例の半導体装置１００では、ｎ層２３のシートキャリア濃度がｐ層３１の接合面に沿ってほぼ均一であるため、耐圧を確保しながら良好なホールの蓄積効果を有する。また、ゲート電極３下で対向するｎ層２３の面積は少ないので、帰還容量の増大も少ない。また、本実施例では、ゲート絶縁膜５０の中央の一部を厚くしたゲート絶縁膜５２とすることが、帰還容量を少なくする。さらに、ホールの蓄積効果を有する本実施例では、ゲート絶縁膜５２を厚くすることでゲート直下のｎ- 層２２の電子の蓄積を抑え、ゲート直下でもホールの蓄積効果を促進し、低オン電圧化に有効なことを本発明者は発見した。
　　　【００２５】
　本実施例の半導体装置の耐圧をより確実に確保するには、ｎ層２３とｎ- 層２２のシートキャリアの和が１.５×１０12cm-2 以下にすることが好ましいことを本発明者は見出した。これにより、逆バイアス時にｎ層２３が空乏化し、ｎ- 層２２に十分空乏層が広がり、電界を緩和することができる。これは、本発明者の検討によれば、あらゆる定格電圧の本発明の半導体装置について当てはまり、耐圧Ｖｂ(Ｖ)を使った表現をすれば、ｎ-層２２のキャリア濃度は７.５×１０16／Ｖｂ以下で、かつその厚さがＶｂ／１２μｍ以上であることが好ましい。
　　　【００２６】
　一方、
本実施例では、ｎ層２３を追加しているため、一般的なＩＧＢＴに比べ空乏層が伸びにくい。このため、ｎバッファ層２１近傍のｎ
-
 層２２にキャリアが残留し、テール電流が発生し、ターンオフ損失が増加しやすい傾向にある。これを防ぐためには、ｎバッファ層２１近傍のｎ
- 
層２２，ｎバッファ層２１にプロトンやヘリウムなどの局所ライフタイム制御を施すことが効果的である。これにより、テール電流を増やすことがなく、高速のスイッチングが可能となる。
　　　【００２７】
　ここで、本実施例の半導体装置１００の好ましい製作方法について述べる。まず、ｐ+ 基板上に、エピタキシャル成長により、ｎバッファ層２１及びｎ- 層２２を形成する。これにエミッタ側平面上に厚いゲート酸化膜５２を形成し、所望の形状にパターン化する。さらに、ｎ- 層２２が露出した表面に薄いゲート酸化膜５１を形成する。それらの厚いゲート酸化膜５２と薄いゲート酸化膜５１の上にゲート電極３として、多結晶シリコンを堆積する。ここで、厚いゲート酸化膜５２が略左右対称になるように薄いゲート酸化膜５１上でゲート電極３とともに開口部を開ける。このとき、開口部の左右の薄いゲート酸化膜５１の平面方向の長さは、略等しくなり、予めｎ層２３の平面方向の拡散深さより長くなるように設定する。また、この開口部よりゲート電極３をマスクとして、ｎ層２３の不純物としてリンをイオン注入し、熱拡散する。次に同じ開口部よりゲート電極３をマスクとして、ｐ層３１の不純物としてホウ素をイオン注入し、熱拡散する。さらにｎ+ 層４０下のｐ層３１の横方向抵抗を低減するためにｎ+ 層４０下に達するようにホトレジストを使ってｐ+ 層３２の不純物ホウ素をイオン注入し拡散する。さらに次に、ホトレジストのパターンを使ってｎ+ 層４０の不純物である砒素をイオン注入し、熱拡散する。このときゲート電極３側はゲート電極３の端部をマスクとしてセルファラインで砒素が注入される。このように、薄いゲート酸化膜５１下に達するｎ層２３，ｐ層３１，ｎ+ 層４０が全て、ゲート電極３の端部をマスクとしてセルファラインで形成できるので、ゲートしきい値電圧が安定化する。その後、絶縁膜６０を堆積し、ゲート電極３を覆うようにホトレジストを使って開口部を開け、エミッタ電極２でｐ+ 層３２とｎ+ 層４０を短絡し、電気的に接触させる。さらに、ｐ+ 層１０にもコレクタ電極１を形成し、電気的に結合する。
　　　【００２８】
　図５は本発明の半導体装置１００を電力変換装置の一つであるインバータ装置に適用した応用例である。本発明の半導体装置を用いることにより、耐電圧特性を損なうことなく、従来の装置では不可能であった低損失性と、高速制御が可能で、かつ帰還容量を介してくるゲートノイズを低減でき、高効率で、信頼性の高いインバータ装置が実現できる。」
「　　【００４０】
　　【発明の効果】
　本発明によれば、作りやすく，ノイズの原因となる帰還容量が小さく、高耐圧化が容易で、オン電圧が低く、スイッチングが早いという優れた総合特性を有する半導体装置及びそれを使った電力変換装置を提供することができる。」
　
（２−２）本願の出願前に日本国内において頒布され、原査定の根拠となった拒絶の理由に引用された特開２００１−３３２７２９号公報（以下、「引用例２」という。）には、図１ないし４及び図９とともに、以下の事項が記載されている。なお、下線は当合議体が付加したものである。
　
「　【請求項１】　第１導電型のエミッタ層と、
　前記第１導電型のエミッタ層上に形成された第２導電型のバッファ層と、
　前記第２導電型のバッファ層上に形成された第２導電型のベース層と、
　前記第２導電型のベース層上部に選択的に形成された第１導電型のベース領域と、
　前記第１導電型のベース領域上部に選択的に形成された第２導電型のエミッタ領域と、
　前記第１導電型のベース領域をチャネル領域として、前記第２導電型のベース層と前記第２導電型のエミッタ領域との間を導通するためのゲート電極と、
　前記第１導電型のベース領域及び前記第２導電型のエミッタ領域上に形成されたエミッタ電極と、
　前記第１導電型エミッタ層の前記第２導電型のバッファ層形成面と反対の面上に形成されたコレクタ電極と、
　を有し、
　
前記第２導電型のバッファ層のピーク濃度が１×１０
１５
ｃｍ
−３
乃至１×１０
１６
ｃｍ
−３
であり、前記第２導電型のバッファ層のピーク濃度と前記第１導電型のエミッタ層のピーク濃度との差が２桁以下である
「　　【０００２】
　【従来の技術】
　従来の絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）について、図９にその断面を示している。従来のＩＧＢＴ構造について説明する。Ｎベース層１の上部をエミッタ側とし、該エミッタ上面を含む上部にＰベース領域２を選択的に形成している。Ｐベース領域２内にはＮエミッタ領域３を選択的に形成している。Ｎエミッタ領域３表面端部及びＰベース領域２表面端部及びＮベース層１表面上に、ゲート絶縁膜６を介してポリシリコンゲート電極７を有しており、電界効果トランジスタ（ＭＯＳ）を形成している。ゲート電極７上には絶縁酸化膜８を有し、エミッタ電極９はＮエミッタ領域３上面の一部及びＰベース領域２上面の一部に接して形成している。Ｎベース層１の下部をコレクタ側とし、該コレクタ側にはＮバッファ層４、Ｐエミッタ層５、コレクタ電極１０を順次形成している。Ｎバッファ層４の層厚は５０μｍ、不純物ピーク濃度は１×１０１７ｃｍ−３であり、Ｐエミッタ層５の層厚は２０μｍ、不純物ピーク濃度は５×１０１９ｃｍ−３である。
　　　【０００３】
　
上記構造において、Ｎバッファ層４の不純物濃度はＮベース層１の不純物濃度より高い。したがって、順方向電圧印加時に、Ｎベース層１とＰベース領域２の境界からＮベース層１に向かう空乏層の伸びを抑え、Ｐエミッタ層５へ達するのを防止する。これにより、素子耐圧の低下を防止することが可能となる。また、Ｎベース層１の層厚を小さくする事ができ、素子の導通時のオン抵抗（ＶＣＥ（ｓａｔ））を小さくする事が可能となる。
　　　【０００４】
　Ｐエミッタ層５の不純物濃度はＮバッファ層４の不純物濃度に対して２桁以上高い。したがって、導通時にＰエミッタ層５からＮバッファ層４を介してＮベース層１へ達したホールにより、Ｎベース層１のコレクタ側のキャリア濃度が高くなる。その結果ターンオフ損失（Ｅｏｆｆ）が増大してしまう。そこで、Ｎベース層１中へのホールの注入を制御するため、プロトン照射等による局所ライフタイム制御や、電子線照射や重金属拡散等の再結合中心の導入によるライフタイム制御を行っている。
　　　【０００５】
　　【発明が解決しようとする課題】
　
しかしながら、電子線照射等を用いたライフタイム制御は、導通時のオン抵抗ＶＣＥ（ｓａｔ）を増大させる原因となる。また、高温時にはライフタイム制御の効果が弱くなるため、ターンオフ損失（Ｅｏｆｆ）が増大してしまう。あるいはＮベース層１からＰエミッタ層５へ流れ込む多量の電子により、ターンオフ時にホールの再注入が発生し、ターンオフ損失の増大や遮断失敗を生じる可能性がある
　　　【０００６】
　そこで本発明は
ターンオフ損失を増大させることなくオン抵抗を低減できるバイポーラモードで動作する半導体装置、また、高温時でもターンオフ損失を減少できるバイポーラモードで動作する半導体装置
「　　　【０００９】
　第１の実施例について説明する。図１は本発明の第１の実施例におけるＩＧＢＴの断面構造を示す図である。本実施例はＮバッファ層４及びＰエミッタ層５の層厚及び濃度に特徴を有する。本実施例のＩＧＢＴ構造を以下に説明する。Ｎベース層１の上部をエミッタ側とし、該エミッタ側上面を含む上部にＰベース領域２を選択的に形成している。Ｐベース領域２内にはＮエミッタ領域３を選択的に形成している。Ｐベース領域２表面端部とそれに接するＮエミッタ領域３表面端部とＮベース層１表面上には、ゲート酸化膜６を介してポリシリコンゲート電極７を有しており、電界効果トランジスタ（ＭＯＳ）を形成している。ゲート電極７上には絶縁酸化膜８を有し、エミッタ電極９はＮエミッタ領域３上面及びＰベース領域２上面の一部に接して形成している。Ｎベース層１の下部をコレクタ側とし、該コレクタ側にはＮバッファ層４、Ｐエミッタ層５、更にコレクタ電極１０を順次形成している。
　　　【００１０】
　本実施例のＩＧＢＴの動作は以下の通りである。ゲート電極７及びエミッタ電極９間に電圧を印加することにより、Ｐベース領域をチャネル領域としてＮエミッタ領域３とＮベース層１との間に電流が流れる。これによりＮベース層１にはベース電流が供給されて、コレクタ電極１０及びエミッタ電極９間に電流が流れオン状態となる。また、ゲート電極７及びエミッタ電極９間の電圧を零バイアスあるいは負バイアスすることによりオフ状態となる。
　　　【００１１】
　図３はコレクタ側の不純物拡散濃度プロファイルを示している。Ｎベース層１のエミッタ側表面を基準として拡散深さを横軸、不純物濃度を縦軸に示している。
図３に示すように深さが４８５μｍから５２５μｍ付近、すなわち約４０μｍの層厚を有するＮバッファ層４のピーク濃度は１×１０
１６
ｃｍ
−３
である。そして深さが５２５μｍ以上にあるＰエミッタ層５のピーク濃度は７×１０
１７
ｃｍ
−３
である。
　　　【００１２】
　Ｎバッファ層４を上記構造とすることにより、導通時におけるＰエミッタ層５への空乏層の広がりを防止することができる。したがって所定の耐圧を得るためのＮベース層１の層厚を小さくすることができ、導通時のオン抵抗を低減することが可能となる。また、
Ｎバッファ層４のピーク濃度を上記濃度範囲とし、エミッタ層５とのピーク濃度の差を２桁より小さくすることにより、オン抵抗の増大を招くことはない。上記実施例の濃度差を保つことで、Ｐエミッタ層５からＮベース層４へのホールの注入量を適切に保つことができるためである。Ｎバッファ層４のピーク濃度が上記濃度より大きくなると、Ｐエミッタ層５からＮベース層４へのホール注入が阻害され、オン抵抗が増大してしまう
　　　【００１３】
　また、上記濃度差を有することにより、ターンオフ損失を低減することも可能になる。Ｎベース層１からＰエミッタ層５に流れる電子電流に対するＰエミッタ層５からＮベース層１へ注入するホール電流の比が小さいため、ベース層１のコレクタ側のキャリア濃度を低く制御でき、ターンオフ時に排出するコレクタ側のキャリア濃度を低減できるためである。上記濃度差に加えてＰエミッタ層５の層厚を５μｍ以下にすることで、電子電流に対するホール電流の比をより適切な値にすることができ、ターンオフ損失を低減することができる。
　　　【００１４】
　更に、上記濃度差を有することにより遮断失敗を生じる危険性がなくなる。ターンオフ時のホールの再注入を少なくできるためである。ピーク濃度差が２桁を超えている従来の構造では、ターンオフ中のＰエミッタ層５からのホールの再注入により遮断失敗を生じる可能性があった。
　　　【００１５】
　
従来のプロトン照射等の再結合中心の導入によるライフタイム制御の代わりに、本実施例ではＮバッファ層４及びＰエミッタ層５の濃度及び層厚を上記の値に設定している。
　　　【００１６】
　Ｎバッファ層４及びＰエミッタ層５の濃度及び層厚を上記の値とすることにより、オン抵抗を低減し、かつターンオフ損失を低減することが可能となる。また、再結合中心の導入によるライフタイム制御を行わないため、高温時においても、ターンオフ損失を低減することが可能となる。
　　　【００１７】
　第１の実施例において、Ｎバッファ層の層厚を４０μｍとしているが、２０μｍ乃至４０μｍの範囲であればよい。
　　　【００１８】
　次に第２の実施例について説明する。第２の実施例は第１の実施例と同様にＮバッファ層４及びエミッタ層５の濃度差が２桁以下であるが、Ｎバッファ層４の層厚を第１の実施例の範囲内において小さくしている。第２の実施例におけるＩＧＢＴの構造は第１の実施例と同様であるため、説明を省略する。
　　　【００１９】
　図4は第２の実施例におけるＩＧＢＴのコレクタ側の不純物拡散濃度プロファイルを示している。図３と同様にＮベース層１のエミッタ層表面を基準として深さを横軸、キャリア濃度を縦軸に示している。
図４に示すように深さが５０５μｍから５２５μｍ付近、すなわち約２０μｍの層厚を有するＮバッファ層４におけるキャリアピーク濃度は１×１０
１５
ｃｍ
−３
である。そして深さが５２５μｍ以上にあるＰエミッタ層５のピーク濃度は１×１０
１７
ｃｍ
−３
である。
　　　【００２０】
　第２の実施例において、Ｎバッファ層４の層厚を第１の実施例の範囲内において最小限にすることにより、高耐圧素子を製造するのに熱拡散時間が短くて済むという製造上の利点がある。また、第１の実施例と同様に、Ｎバッファ層４及びＰエミッタ層５の濃度及び層厚を上記の値とすることにより、オン抵抗を低減し、かつターンオフ損失を低減することが可能となる。また、再結合中心の導入によるライフタイム制御を行わないため、高温時においても、ターンオフ損失を低減することが可能となる。」
「　　【００４１】
　　【発明の効果】
　本発明はＮバッファ層4及びＰエミッタ層５の濃度及び層厚を所望の値とすることにより、オン抵抗を低減し、かつターンオフ損失を低減することが可能となる。また、再結合中心の導入によるライフタイム制御を行わないため、高温時においても、ターンオフ損失を低減することが可能となる。」
　
（２−３）ここで、引用例１の００１８段落の「１×１０18cm-3以上の高濃度のキャリアを有するｐ+ 層１０の上に、例えばエピタキシャル成長法を使って約１×１０17cm-3で厚さ約１０μｍのｎバッファ層２１が、さらにその上に５.０×１０13cm-3 以下で厚さ約１２０μｍのｎ- 層２２がもう一方の表面まで形成されている。」との記載及び当該記載に対応した図１の断面図に照らし、引用例１に記載された発明では、「ｐ+ 層１０」（引用例１の請求項１に記載された「第１導電形の第１の半導体領域」に相当）に「隣接」して「ｎバッファ層２１」（引用例１の請求項２に記載された「第２導電形の第６の半導体領域」に相当）が設けられ、また、「ｎバッファ層２１」の「上に隣接」して「ｎ- 層２２」（引用例１の請求項１に記載された「第２導電形の第２の半導体領域」に相当）が設けられ、「ｎバッファ層２１」の「約１×１０17cm-3」というキャリア濃度は、「ｐ+ 層１０」の「１×１０18cm-3以上」よりも明らかに「低いキャリア濃度」となっていることが理解できる。
　また、引用例１の請求項１に記載された「該第４の半導体領域内に位置する第２の導電形の第５の半導体領域」に対応し、図１に引用符号「１３０」として示される半導体領域は、当該図面から「複数個」存在しているものと理解できる。
　さらに、引用例１の請求項１全体の記載の整合性及び図１に記載された半導体装置の構造との対応関係から見て、引用例１の請求項１に記載された「該絶縁膜」が「該ゲート絶縁膜」の誤記であることも、明らかである。
　
（２−４）そして、引用例における請求項１を引用した請求項２に記載された発明の内容と、上記第２．４．（２−３）の検討結果とを総合すると、引用例には以下の発明（以下、「引用発明」という。）が記載されているものと認められる。
　
「一対の主表面を有する半導体基体と、
　該基体内に位置する第１導電形の第１の半導体領域と、
　前記第１の半導体領域に隣接し第１の半導体領域のキャリア濃度より低いキャリア濃度である第２導電形の第６の半導体領域と、
　前記第６の半導体領域の上に隣接し第６の半導体領域のキャリア濃度より低いキャリア濃度である第２導電形の第２の半導体領域と、
　前記第２の半導体領域内に伸び、前記第２の半導体領域のキャリア濃度より高いキャリア濃度を有する複数個の第２導電形の第３の半導体領域と、
　該第３の半導体領域内に位置する第１の導電形の第４の半導体領域と、
　該第４の半導体領域内に位置する複数個の第２の導電形の第５の半導体領域と、
　前記第２，第３，第４及び第５の半導体領域の表面上に形成されたゲート絶縁膜と、
　さらに該ゲート絶縁膜上に形成されたゲート電極と、
　前記第４の半導体領域と第５の半導体領域に低抵抗接触したエミッタ電極と、
　前記第１の半導体領域に低抵抗接触したコレクタ電極とを有し
ていることを特徴とする半導体装置。」
　
（３）補正発明と引用発明との対比
（３−１）引用発明の「第１の半導体領域」，「第６の半導体領域」，「第２の半導体領域」，「第３の半導体領域」，「第４の半導体領域」，「第５の半導体領域」，「表面上に」及び「低抵抗接触した」は、それぞれ、補正発明の「第１の半導体領域」，「第２の半導体領域」，「第３の半導体領域」，「第４の半導体領域」，「第５の半導体領域」，「第６の半導体領域」，「上に」及び「接した」に相当する。
　また、引用発明の「有し」という表現は、補正発明の「備え」という表現と同じ意味のものである。
　
（３−２）以上を総合すると、補正発明と引用発明とは、
　「　一対の主表面を有する半導体基体と、
　該基体内に位置する第１導電形の第１の半導体領域と、
　前記第１の半導体領域に隣接し第１の半導体領域のキャリア濃度より低いキャリア濃度である第２導電形の第２の半導体領域と、
　前記第２の半導体領域の上に隣接し第２の半導体領域のキャリア濃度より低いキャリア濃度である第２導電形の第３の半導体領域と、
　前記第３の半導体領域内に伸び前記第３の半導体領域のキャリア濃度より高いキャリア濃度である複数個の第２導電形の第４の半導体領域と、
　該第４の半導体領域内に位置する第１の導電形の第５の半導体領域と、
　該第５の半導体領域内に位置する複数個の第２の導電形の第６の半導体領域と、
　前記第３，第４，第５及び第６の半導体領域の上に形成されたゲート絶縁膜と、
　該ゲート絶縁膜の上に形成されたゲート電極と、
　前記第５の半導体領域と第６の半導体領域に接したエミッタ電極と、
　前記第１の半導体領域に接したコレクタ電極とを備える」
　ことを特徴とすることを特徴とする半導体装置。」
　である点で一致し、以下の点で相違する。
　
（相違点）
　補正発明は
「前記第１の半導体領域のキャリア濃度の最大値が、前記第２の半導体領域のキャリア濃度の最大値の１０倍から１００倍であり、
　前記第２の半導体領域のキャリア濃度の総和が１×１０12cm-2から１×１０13cm-2である」
との構成を備えているのに対し、引用発明はそのような構成を備えていない点。
　
（４）相違点についての当審の判断
（４−１）引用発明と引用例２に記載された発明とを組み合わせ容易性について
　引用例１の００２６段落には、
「本実施例では、ｎ層２３を追加しているため、一般的なＩＧＢＴに比べ空乏層が伸びにくい。このため、ｎバッファ層２１近傍のｎ- 層２２にキャリアが残留し、テール電流が発生し、ターンオフ損失が増加しやすい傾向にある。これを防ぐためには、ｎバッファ層２１近傍のｎ- 層２２，ｎバッファ層２１にプロトンやヘリウムなどの局所ライフタイム制御を施すことが効果的である。これにより、テール電流を増やすことがなく、高速のスイッチングが可能となる。」
と記載されているとおり、引用発明の「半導体装置」の「第２導電形の第６の半導体領域」（「ｎバッファ層２１」に相当）近傍の「第２導電形の第２の半導体領域」（「ｎ- 層２２」に相当）及び「第２導電形の第６の半導体領域」に相当する層とに、プロトンやヘリウムなどの局所ライフタイム制御を施すことが記載されている。
　しかしながらその一方で、引用例２の０００５段落に、
「しかしながら、電子線照射等を用いたライフタイム制御は、導通時のオン抵抗ＶＣＥ（ｓａｔ）を増大させる原因となる。また、高温時にはライフタイム制御の効果が弱くなるため、ターンオフ損失（Ｅｏｆｆ）が増大してしまう。あるいはＮベース層１からＰエミッタ層５へ流れ込む多量の電子により、ターンオフ時にホールの再注入が発生し、ターンオフ損失の増大や遮断失敗を生じる可能性がある。」
と記載されるように、引用例１に記載される「ライフタイム制御」が、導通時のオン抵抗を増大させる原因となったり、また、高温時にターンオフ損失を十分減少できない可能性があることも、本願出願前には公知である。
　そして、引用例２には、その０００６段落に記載されるような
「ターンオフ損失を増大させることなくオン抵抗を低減できるバイポーラモードで動作する半導体装置、また、高温時でもターンオフ損失を減少できるバイポーラモードで動作する半導体装置」
を提供すべく、図１を基に説明される００１５段落に
「従来のプロトン照射等の再結合中心の導入によるライフタイム制御の代わりに、本実施例ではＮバッファ層４及びＰエミッタ層５の濃度及び層厚を上記の値に設定している。」
と記載されるような工夫を行うことが示唆されており、このことは、引用例２の請求項１に記載された発明が、
「前記第２導電型のバッファ層のピーク濃度が１×１０１５ｃｍ−３乃至１×１０１６ｃｍ−３であり、前記第２導電型のバッファ層のピーク濃度と前記第１導電型のエミッタ層のピーク濃度との差が２桁以下である」
構成を備えることに対応している。
　そして、引用発明の「半導体装置」を、引用例２に記載された「ターンオフ損失を増大させることなくオン抵抗を低減できるバイポーラモードで動作する半導体装置、また、高温時でもターンオフ損失を減少できるバイポーラモードで動作する半導体装置」となすべく、引用例１に記載されるような「局所ライフタイム制御」を行う代わりに、引用例２の請求項１に記載された発明のように、
「前記第２導電型のバッファ層のピーク濃度が１×１０１５ｃｍ−３乃至１×１０１６ｃｍ−３であり、前記第２導電型のバッファ層のピーク濃度と前記第１導電型のエミッタ層のピーク濃度との差が２桁以下である」
との構成を備えるようにすること、すなわち、引用例２に記載された「第２導電型のバッファ層」に相当する引用発明の「第６の半導体領域」を「ピーク濃度が１×１０１５ｃｍ−３乃至１×１０１６ｃｍ−３」のものにするとともに、引用発明の「第６の半導体領域」のピーク濃度と、引用例２に記載された「第１導電型のエミッタ層」に相当する引用発明の「第１の半導体領域」のピーク濃度との差を「２桁以下」とすることは、当業者が容易になし得たことである。
　
（４−２）相違点に係る各数値限定の臨界的意義について
ア　数値限定の具体的内容
　補正発明の上記相違点に係る構成は、以下のａ）ないしｄ）に示す４つの点で数値限定がなされている。
　
ａ）第１の半導体領域のキャリア濃度の最大値が、第２の半導体領域のキャリア濃度の最大値の何倍に当たるかということについて、その下限値を「１０倍」としている点。
　
ｂ）第１の半導体領域のキャリア濃度の最大値が、第２の半導体領域のキャリア濃度の最大値の何倍に当たるかということについて、その上限値を「１００倍」としている点。
　
ｃ）第２の半導体領域のキャリア濃度の総和の範囲について、その下限値を「１×１０12cm-2」としている点。
　
ｄ）第２の半導体領域のキャリア濃度の総和の範囲について、その上限値を「１×１０13cm-2」としている点。
　
イ　本願の明細書及び図面における上記数値限定に関する説明
　本願の明細書及び図面には、補正発明における上記相違点に係る構成に関する説明として、図１〜３とともに、００１４段落ないし００１６段落に以下の記載がある。（なお、補正発明における上記相違点に係る構成に関する説明として、ここで摘記した以外に、対応する箇所は見当たらない。）
　
「　　　【００１４】
　　【発明の実施の形態】
　（実施例１）
　図１は、本実施例の断面構造図を示す。図９，図１０と同じ構成要素には同一の符号を付けてある。図１の特徴は、エミッタ電極６００側はｎ層１５０等を有する図９の構造をもち、コレクタ電極５００側はキャリア濃度の低いｐ層１００等を有する図１０の構造を合わせ持つことである。本願の発明者が図１の構造での短絡時の電界を解析した結果を図２に示す。図１に示す構造とすることによって、図２に示すようにＩＧＢＴ内部の電界を、コレクタ側，エミッタ側の片方に偏ることなく、分散でき、電力変換装置の短絡耐量を十分確保できる。
　　　【００１５】
　図３は、ｐ層１００の最大キャリア濃度とｎ層１１１の最大キャリア濃度の比と、短絡耐量の関係を示す。この場合の短絡耐量は、短絡時にＩＧＢＴが破壊するまでの時間ｔを示す。図３よりこの比を約１０〜１００とすることが好ましいことが分かった。１０以下とすると、コレクタ側のｐｎ接合の電界が高くなり短絡破壊しやすくなり、比が１００を超えるとエミッタ側のｐｎ接合がアバランシェ降伏しやすくなり、短絡耐量が低下することが分かった。また、比が１００を超えると、ホールの注入が増えスイッチング損失も増加する。
　　　【００１６】
　さらに本実施例のＩＧＢＴの短絡耐量の向上効果を高めるには、前記第２の半導体領域であるｎ層１１１のキャリア濃度の総和が１×１０12cm-2から１×１０13cm-2であることが望ましい。つまり、低いキャリア濃度のｐ層１００を使うが、ある程度注入効率を確保するためには、ｎ層１１１の濃度を下げることが好ましい。しかし、あまりｎ層１１１の濃度を下げると、ｐ層１２０から広がる空乏層がｐ層１００にパンチスルーしやすくなるため、静的な耐圧の低下を招く。その結果、ｎ層１１１のキャリア濃度の総和（シートキャリア濃度）は、１×１０12cm-2から１×１０13cm-2とすることが良い。またｐ層１００の厚さは、３μｍ以下であればさらに望ましく、ｐ層１００が低キャリア濃度でもある程度の注入を確保でき、本発明の半導体装置１の構造として好ましい。本願の発明者が詳細に実験した結果、ｐ層の最大のキャリア濃度を４×１０16cm-3から４×１０17cm-3で厚さ２μｍ以下、ｎ層１１１の最大のキャリア濃度を１×１０15cm-3から１×１０16cm-3で厚さ３０μｍ以下にすることがより好ましく、半導体装置１を低損失にし、かつ電力変換装置の短絡耐量を強固にできる。」
　
　ここで摘記をした一連の記載は、補正発明における上記相違点に係る構成が、００１４段落に記載されるような「ＩＧＢＴ内部の電界を、コレクタ側，エミッタ側の片方に偏ることなく、分散でき、電力変換装置の短絡耐量を十分確保できる。」との効果を奏する旨を説明した内容のものであって、さらに００１５段落の記載と００１６段落の記載をそれぞれより詳細に検討すると、上記アの数値限定と効果との関係は、以下のように整理をすることができる。
　
（ア）上記ａ）及び上記ｂ）の数値限定により数値範囲が規定されることによって、「コレクタ側のｐｎ接合の電界が高くなり短絡破壊しやすく」なることを防ぐ効果、「エミッタ側のｐｎ接合がアバランシェ降伏しやすくなり、短絡耐量が低下すること」を防ぐ効果、及び「ホールの注入が増えスイッチング損失も増加する」ことを防ぐ効果が同時に奏される。（００１５段落の記載を参照）
　
（イ）上記ｃ）及び上記ｄ）の数値限定により数値範囲が規定されることによって、「ある程度注入効率を確保する」（審決注：ホールの注入効率を確保する意と推定される）とともに、「ｐ層１２０から広がる空乏層がｐ層１００にパンチスルーしやすくなるため、静的な耐圧の低下を招く」（「ｐ層１２０」は補正発明の「第５の半導体領域」の一部、また、「ｐ層１００」は補正発明の「第１の半導体領域」に相当。）との不具合が抑制され、ＩＧＢＴの短絡耐量の向上効果が高められる。（００１６段落の記載を参照）
　
ウ　上記数値限定と効果との関係
　第一に、上記（ア）の関係について検討すると、その関係の説明根拠とされる図３は、「ｐ層１００」，「ｎ層１１１」，「ｎ層１５０」，「ｐ層１２０」等の各半導体領域の厚さやキャリア濃度分布が明らかにされていない半導体装置に関するものである。
　しかしながら、当業者の技術常識に照らし、コレクタ側のｐｎ接合が短絡破壊する時の電界値、エミッタ側のｐｎ接合がアバランシェ降伏する時の電界値、及び（コレクタ側からの）ホールの注入量は、これら「ｐ層１００」，「ｎ層１１１」，「ｎ層１５０」，「ｐ層１２０」など各半導体領域の厚さやキャリア濃度分布の諸条件に当然影響されるものと認められる。
　そして、００１５段落をはじめ本願明細書及び図面全体を精査しても、上記ａ）及び上記ｂ）の数値限定に基づいて数値範囲が規定されることにより、００１５段落に説明される所期の効果が上記した諸条件に依らず十分に期待できる根拠についての説明は見いだすことができず、また、出願人提出の意見書，請求人提出の審判請求書及び上記回答書、並びに上記面接での技術説明の内容などを総合的に検討しても、その点に関する十分な説明はなされていない。
　よって、上記（ア）の関係は、補正発明において十分に成立するものとはいえない。
　
　第二に、上記（イ）の関係について検討すると、そこでＩＧＢＴの短絡耐量の向上効果を高めるために着目されている（ホールの）「注入効率」及び「静的な耐圧」は、いずれも補正発明が属する半導体装置の分野において、その半導体装置特性の最適な設計を図る上で、当業者が当然に配慮をするような観点であると認められる。その裏付けとして、ホールの「注入効率」について配慮することについては、例えば、引用例２の００１２段落に、
「Ｎバッファ層４のピーク濃度を上記濃度範囲とし、エミッタ層５とのピーク濃度の差を２桁より小さくすることにより、オン抵抗の増大を招くことはない。上記実施例の濃度差を保つことで、Ｐエミッタ層５からＮベース層４へのホールの注入量を適切に保つことができるためである。Ｎバッファ層４のピーク濃度が上記濃度より大きくなると、Ｐエミッタ層５からＮベース層４へのホール注入が阻害され、オン抵抗が増大してしまう。」
と記載されていることからも示唆されるし、また、「静的な耐圧」について配慮することについては、引用例２の０００３段落に
「上記構造において、Ｎバッファ層４の不純物濃度はＮベース層１の不純物濃度より高い。したがって、順方向電圧印加時に、Ｎベース層１とＰベース領域２の境界からＮベース層１に向かう空乏層の伸びを抑え、Ｐエミッタ層５へ達するのを防止する。これにより、素子耐圧の低下を防止することが可能となる。また、Ｎベース層１の層厚を小さくする事ができ、素子の導通時のオン抵抗（ＶＣＥ（ｓａｔ））を小さくする事が可能となる。」
と記載されていることからも示唆される。
　そうすると、本願明細書の００１６段落に記載されるようなホールの「注入効率」や「静的な耐圧」の確保を単に図る程度の改良は、当業者が本願出願時の技術水準から当然になしうる範囲内のことであり、また、００１６段落をはじめ本願明細書及び図面全体を精査しても、その改良が、本願出願時の技術水準からでは想定しえない程度に顕著な効果を奏するものとも認められない。
　よって、（ホールの）「注入効率」及び「静的な耐圧」の確保によりＩＧＢＴの短絡耐量の向上効果が高められるという、上記（イ）の関係によりもたらされる効果は、当業者が本願出願時の技術水準から十分に想定し得た程度のものにすぎない。
　
　第三に、補正発明における上記相違点に係る構成が、上記ａ）ないし上記ｄ）の数値限定が同時になされることにより、何らか特有な相乗的効果を奏するものかどうかについて検討すると、００１４段落には、上記（ア）及び上記（イ）の関係をも踏まえた全体的な効果として、「図２に示すようにＩＧＢＴ内部の電界を、コレクタ側，エミッタ側の片方に偏ることなく、分散でき、電力変換装置の短絡耐量を十分確保できる」ことが記載されている。
また、そのような効果の説明根拠とされる図２は、「ｐ層１００」，「ｎ層１１１」，「ｎ- 層１１０」，「ｎ層１５０」，「ｐ層１２０」等の各半導体領域の厚さやキャリア濃度分布が明らかにされていない半導体装置に関するものである。
　しかしながら、当業者の技術常識に照らし、半導体装置内部の電界が、コレクタ側，エミッタ側の片方に偏ることなく、分散できるか否か、すなわち、電力変換装置の短絡耐量を十分確保できるか否かという点は、これら「ｐ層１００」，「ｎ層１１１」，「ｎ- 層１１０」，「ｎ層１５０」，「ｐ層１２０」など各半導体領域の厚さやキャリア濃度分布の諸条件に当然影響されるものと認められる。
　そして、００１４段落をはじめ明細書及び図面全体を精査しても、上記ａ）及び上記ｂ）並びに上記ｃ）及び上記ｄ）の数値限定に基づいて２つの数値範囲が規定されることにより、００１４段落に説明される所期の効果が上記した諸条件に依らず十分に期待できる根拠についての説明は見いだすことができず、また、出願人提出の意見書，請求人提出の審判請求書及び上記回答書、並びに上記面接での技術説明の内容などを総合的に検討しても、その点に関する満足な説明はなされていない。
　よって、上記ａ）ないし上記ｄ）の数値限定が同時になされることにより、補正発明に特有な相乗的効果が奏されるものともいえない。
　
エ　小括
　以上を総合すると、上記相違点に係る各数値限定は、臨界的意義を有するものではない。
　
（４−３）相違点に係る構成の２つの数値範囲の想到容易性 
　上記（４−１）で検討したように、引用発明と引用例２に記載された発明とを組み合わせ、引用発明の「第６の半導体領域」のピーク濃度と「第１の半導体領域」のピーク濃度との差を、引用例２に記載された発明のように「２桁以下」とすることは、当業者が容易になし得たことである。
　そして、上記相違点に係る構成において特定される、キャリア濃度の最大値に関する数値範囲及びキャリア濃度の総和に関する数値範囲は、それぞれ、特定領域のピーク濃度の差を「２桁以下」とした引用例２に記載された発明の実施例に開示された図３や図４のグラフが示唆する数値レベルに近いことが明らかであり、かつ、上記（４−２）で検討したとおり、上記相違点に係る各数値限定は、臨界的意義を有するものでもない。
　そうすると、補正発明における、これら数値範囲を特定する上記相違点に係る構成は、引用発明と引用例２に記載された発明とを組み合わせる際、当業者が適宜なしえた設計的事項の範囲内である。 
　
（４−４）小括
　以上のとおり、補正発明は、本願出願時の技術水準に照らし、引用発明及び引用例２に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができない。
　
（５）独立特許要件についてのまとめ
　本件補正は、補正後の請求項１に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができないものであるから、特許法第１７条の２第５項において準用する同法第１２６条第５項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項をいう。以下同じ。）の規定に適合しない。
　
５．補正の却下の決定のむすび
　以上のとおり、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。 
　
第３．本願発明について
　平成１９年４月２７日付けの手続補正は上記のとおり却下されたので、本願の請求項１〜８に係る発明は、平成１９年１月４日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１〜８に記載されている事項により特定されるものである。
　そして、そのうちの請求項１に係る発明（以下、「本願発明」という。）は、請求項１に記載されている事項により特定される、上記第２．１．において「補正前」の箇所に記載した請求項１のうち、「該絶縁膜」と記載されている部分を「該ゲート絶縁膜」の誤記と認め、以下のとおり読替えて認定する。
　
「　　【請求項１】
　一対の主表面を有する半導体基体と、
　該基体内に位置する第１導電形の第１の半導体領域と、
　前記第１の半導体領域に隣接し第１の半導体領域のキャリア濃度より低いキャリア濃度である第２導電形の第２の半導体領域と、
　前記第２の半導体領域の上に隣接し第２の半導体領域のキャリア濃度より低いキャリア濃度である第２導電形の第３の半導体領域と、
　前記第３の半導体領域内に伸び前記第３の半導体領域のキャリア濃度より高いキャリア濃度である複数個の第２導電形の第４の半導体領域と、
　該第４の半導体領域内に位置する第１の導電形の第５の半導体領域と、
　該第５の半導体領域内に位置する第２の導電形の第６の半導体領域と、
　前記第３，第４，第５及び第６の半導体領域の上に形成されたゲート絶縁膜と、
　該ゲート絶縁膜の上に形成されたゲート電極と、
　前記第５の半導体領域と第６の半導体領域に接したエミッタ電極と、
　前記第１の半導体領域に接したコレクタ電極とを備え、
　前記第１の半導体領域のキャリア濃度の最大値が、前記第２の半導体領域のキャリア濃度の最大値の１０倍から１００倍であり、
　前記第２の半導体領域のキャリア濃度の総和が１×１０12cm-2から１×１０13cm-2であることを特徴とすることを特徴とする半導体装置。」
　
　一方、原査定の根拠となった拒絶の理由に引用された引用例１（特開平１０−１７８１７４号公報）及び引用例２（特開２００１−３３２７２９号公報）には、上記第２．４．（２）で認定したとおりの事項、及び発明（引用発明）が記載されているものと認められる。
　そして、本願発明に対して技術的限定を付加した発明である補正発明は、上記第２．４．において検討したとおり、引用発明及び引用例２に記載された発明に基づいて当業者が容易に発明することができたものであるから、本願発明も、引用発明及び引用例２に基づいて当業者が容易に発明をすることができたものであることは明らかである。
　したがって、本願発明は特許法第２９条第２項の規定により特許を受けることができない。
　
第４．むすび
　以上のとおりであるから、他の請求項について検討するまでもなく、本願は拒絶をすべきものである。
　よって、上記結論のとおり審決する。