【手続補正書】
【提出日】平成24年3月27日(2012.3.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
インダクタに接続され、電源から前記インダクタに流れる電流をスイッチングする第１のトランジスタと、前記インダクタ及び前記第１のトランジスタが接続されたノードに接続され、前記第１のトランジスタのオフ期間の一部においてオンになる第２のトランジスタとを有するスイッチングレギュレータの電流検出回路であって、
前記第１のトランジスタを流れる電流に応じた検出電流を生成する電流生成回路と、
前記第１のトランジスタのオン期間において前記検出電流に応じた電圧を出力し、前記第１のトランジスタのオフ期間において前記検出電流に応じた電圧を保持して出力する保持回路と、
前記保持回路の出力電圧に応じた電流を生成する出力トランジスタとを備える
電流検出回路。
【請求項２】
請求項１に記載の電流検出回路において、
前記検出電流が流れる補助トランジスタを更に備え、
前記保持回路は、
一端が前記補助トランジスタの制御端子、又は前記検出電流に比例する電流が流れるように構成されたトランジスタの制御端子に接続され、前記第１のトランジスタのオン期間にオンになるスイッチと、
前記スイッチの他端に接続されたキャパシタとを有し、
前記出力トランジスタは、制御端子が前記スイッチの他端に接続されている
電流検出回路。
【請求項３】
インダクタに接続され、電源から前記インダクタに流れる電流をスイッチングする第１のトランジスタと、前記インダクタ及び前記第１のトランジスタが接続されたノードに接続され、前記第１のトランジスタのオフ期間の一部においてオンになる第２のトランジスタとを有するスイッチングレギュレータの電流検出回路であって、
前記第２のトランジスタを流れる電流に応じた検出電流を生成する電流生成回路と、
前記第２のトランジスタのオン期間において前記検出電流に応じた電圧を出力し、前記第２のトランジスタのオフ期間において前記検出電流に応じた電圧を保持して出力する保持回路と、
前記保持回路の出力電圧に応じた電流を生成する出力トランジスタとを備える
電流検出回路。
【請求項４】
請求項３に記載の電流検出回路において、
前記検出電流が流れる補助トランジスタを更に備え、
前記保持回路は、
一端が前記補助トランジスタの制御端子、又は前記検出電流に比例する電流が流れるように構成されたトランジスタの制御端子に接続され、前記第２のトランジスタのオン期間にオンになるスイッチと、
前記スイッチの他端に接続されたキャパシタとを有し、
前記出力トランジスタは、制御端子が前記スイッチの他端に接続されている
電流検出回路。
【請求項５】
インダクタに接続され、電源から前記インダクタに流れる電流をスイッチングする第１のトランジスタと、前記インダクタ及び前記第１のトランジスタが接続されたノードに接続され、前記第１のトランジスタのオフ期間の一部においてオンになる第２のトランジスタとを有するスイッチングレギュレータの電流検出回路であって、
前記第１のトランジスタを流れる電流に応じた第１の検出電流を生成する第１の電流生成回路と、
前記第１のトランジスタのオン期間において前記第１の検出電流に応じた電圧を出力し、前記第１及び第２のトランジスタがともにオフである期間において前記第１の検出電流に応じた電圧を保持して出力する第１の保持回路と、
前記第１の保持回路の出力電圧に応じた電流を生成する第１の出力トランジスタと、
前記第２のトランジスタを流れる電流に応じた第２の検出電流を生成する第２の電流生成回路と、
前記第２のトランジスタのオン期間において前記第２の検出電流に応じた電圧を出力し、前記第１及び第２のトランジスタがともにオフである期間において前記第２の検出電流に応じた電圧を保持して出力する第２の保持回路と、
前記第２の保持回路の出力電圧に応じた電流を生成する第２の出力トランジスタとを備え、
前記第１の出力トランジスタと前記第２の出力トランジスタとは並列に接続されている
電流検出回路。
【請求項６】
請求項５に記載の電流検出回路において、
前記第１の検出電流が流れる第１の補助トランジスタと、
前記第２の検出電流が流れる第２の補助トランジスタとを更に備え、
前記第１の保持回路は、
一端が前記第１の補助トランジスタの制御端子、又は前記第１の検出電流に比例する電流が流れるように構成されたトランジスタの制御端子に接続され、前記第１のトランジスタのオン期間にオンになる第１のスイッチと、
前記第１のスイッチの他端に接続された第１のキャパシタとを有し、
前記第１の出力トランジスタは、制御端子が前記第１のスイッチの他端に接続されており、
前記第２の保持回路は、
一端が前記第２の補助トランジスタの制御端子、又は前記第２の検出電流に比例する電流が流れるように構成されたトランジスタの制御端子に接続され、前記第２のトランジスタのオン期間にオンになる第２のスイッチと、
前記第２のスイッチの他端に接続された第２のキャパシタとを有し、
前記第２の出力トランジスタは、制御端子が前記第２のスイッチの他端に接続されている
電流検出回路。
【請求項７】
請求項６に記載の電流検出回路において、
前記第１の保持回路は、前記第２のスイッチと同様に動作する第１の補助スイッチを更に有し、
前記第２の保持回路は、前記第１のスイッチと同様に動作する第２の補助スイッチを更に有する
電流検出回路。
【請求項８】
インダクタと、
前記インダクタに接続され、電源から前記インダクタに流れる電流をスイッチングする第１のトランジスタと、
前記インダクタ及び前記第１のトランジスタが接続されたノードに接続され、前記第１のトランジスタのオフ期間の一部においてオンになる第２のトランジスタと、
電流検出回路とを備え、
前記電流検出回路は、
前記第１のトランジスタを流れる電流に応じた検出電流を生成する電流生成回路と、
前記第１のトランジスタのオン期間において前記検出電流に応じた電圧を出力し、前記第１のトランジスタのオフ期間において前記検出電流に応じた電圧を保持して出力する保持回路と、
前記保持回路の出力電圧に応じた電流を生成する出力トランジスタとを有する
スイッチングレギュレータ。
【請求項９】
請求項８に記載のスイッチングレギュレータにおいて、
前記出力トランジスタで生成された電流を平均化し、得られた平均化信号を出力する平均化回路と、
前記平均化信号に基づいて、前記第１のトランジスタを制御する駆動信号を生成する駆動信号生成部とを更に備える
スイッチングレギュレータ。
【請求項１０】
請求項９に記載のスイッチングレギュレータにおいて、
前記スイッチングレギュレータの出力電圧と目標電圧との間の誤差を示す誤差信号を生成する誤差増幅器を更に備え、
前記平均化回路は、前記出力トランジスタで生成された電流と前記誤差信号との和を平均化して前記平均化信号を生成し、
前記駆動信号生成部は、
三角波信号を生成する三角波発生器と、
前記平均化信号と前記三角波信号とを比較して前記駆動信号を生成する比較器とを有する
スイッチングレギュレータ。
【請求項１１】
請求項９に記載のスイッチングレギュレータにおいて、
前記駆動信号生成部は、前記第１のトランジスタのオン期間の長さが所定の閾値以上となるように前記駆動信号を生成する
スイッチングレギュレータ。
【請求項１２】
請求項１１に記載のスイッチングレギュレータにおいて、
前記駆動信号生成部は、前記スイッチングレギュレータの出力電圧が前記目標電圧より高い所定の電圧に達すると、前記第１のトランジスタを停止させるように前記駆動信号を生成する
スイッチングレギュレータ。
【請求項１３】
インダクタと、
前記インダクタに接続され、電源から前記インダクタに流れる電流をスイッチングする第１のトランジスタと、
前記インダクタ及び前記第１のトランジスタが接続されたノードに接続され、前記第１のトランジスタのオフ期間の一部においてオンになる第２のトランジスタと、
電流検出回路とを備え、
前記電流検出回路は、
前記第２のトランジスタを流れる電流に応じた検出電流を生成する電流生成回路と、
前記第２のトランジスタのオン期間において前記検出電流に応じた電圧を出力し、前記第２のトランジスタのオフ期間において前記検出電流に応じた電圧を保持して出力する保持回路と、
前記保持回路の出力電圧に応じた電流を生成する出力トランジスタとを有する
スイッチングレギュレータ。
【請求項１４】
請求項１３に記載のスイッチングレギュレータにおいて、
前記出力トランジスタで生成された電流を平均化し、得られた平均化信号を出力する平均化回路と、
前記平均化信号に基づいて、前記第１のトランジスタを制御する駆動信号を生成する駆動信号生成部とを更に備える
スイッチングレギュレータ。
【請求項１５】
請求項１４に記載のスイッチングレギュレータにおいて、
前記スイッチングレギュレータの出力電圧と目標電圧との間の誤差を示す誤差信号を生成する誤差増幅器を更に備え、
前記平均化回路は、前記出力トランジスタで生成された電流と前記誤差信号との和を平均化して前記平均化信号を生成し、
前記駆動信号生成部は、
三角波信号を生成する三角波発生器と、
前記平均化信号と前記三角波信号とを比較して前記駆動信号を生成する比較器とを有する
スイッチングレギュレータ。
【請求項１６】
請求項１４に記載のスイッチングレギュレータにおいて、
前記駆動信号生成部は、前記第１のトランジスタのオン期間の長さが所定の閾値以下となるように前記駆動信号を生成する
スイッチングレギュレータ。
【請求項１７】
インダクタと、
前記インダクタに接続され、電源から前記インダクタに流れる電流をスイッチングする第１のトランジスタと、
前記インダクタ及び前記第１のトランジスタが接続されたノードに接続され、前記第１のトランジスタのオフ期間の一部においてオンになる第２のトランジスタと、
電流検出回路とを備え、
前記電流検出回路は、
前記第１のトランジスタを流れる電流に応じた第１の検出電流を生成する第１の電流生成回路と、
前記第１のトランジスタのオン期間において前記第１の検出電流に応じた電圧を出力し、前記第１及び第２のトランジスタがともにオフである期間において前記第１の検出電流に応じた電圧を保持して出力する第１の保持回路と、
前記第１の保持回路の出力電圧に応じた電流を生成する第１の出力トランジスタと、
前記第２のトランジスタを流れる電流に応じた第２の検出電流を生成する第２の電流生成回路と、
前記第２のトランジスタのオン期間において前記第２の検出電流に応じた電圧を出力し、前記第１及び第２のトランジスタがともにオフである期間において前記第２の検出電流に応じた電圧を保持して出力する第２の保持回路と、
前記第２の保持回路の出力電圧に応じた電流を生成する第２の出力トランジスタとを有し、
前記第１の出力トランジスタと前記第２の出力トランジスタとは並列に接続されている
スイッチングレギュレータ。