【事件の表示】
　特願２０００−１２１８４５「半導体装置」拒絶査定不服審判事件〔平成１３年１１月　２日出願公開、特開２００１−３０６３１６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１２年４月２１日の出願であって、平成１５年９月１日付けで拒絶の理由が通知され、同年１０月２９日付けで手続補正がなされたものの、平成１６年４月１９日付けで拒絶の査定がなされた。その後、同年５月２４日に拒絶査定不服審判請求がなされ、同年６月２１日付けで手続補正がなされたものである。
   
２．平成１６年６月２１日付け手続補正についての補正却下の決定
［補正却下の決定の結論］
平成１６年６月２１日付けの手続補正を却下する。
　
［理由］
（１）上記平成１６年６月２１日付け手続補正により、特許請求の範囲は、
　
「　【請求項１】　外部から与えられる外部コマンドを認識する外部コマンド認識部と、
　複数のＲＯＭ領域から構成され、該外部コマンド認識部に認識された外部コマンドが指定する動作を実現するための内部コードを格納する内部ＲＯＭバンクと、
　該外部コマンド認識部に認識された外部コマンドにより、該内部ＲＯＭバンクから必要なＲＯＭ領域を選択する内部ＲＯＭ選択部と、
　該内部ＲＯＭバンクに格納されている内部コードのうち、次に実行される内部コマンドのアドレスを示すプログラムカウンタと、
　該内部ＲＯＭ選択部で選択されたＲＯＭ領域から該アドレスに対応して読み出された内部コマンドを格納する内部コマンドレジスタと、
　該内部コマンドレジスタに格納された内部コマンドを実行する内部コマンド実行部と
　を備えている制御回路。
　　【請求項２】　前記内部ＲＯＭ選択部は、前記プログラムカウンタが示すアドレスを特定のアドレスと比較した結果によっても、選択するＲＯＭ領域を切り替え可能である請求項１に記載の制御回路。
　　【請求項３】　前記内部ＲＯＭ選択部はアドレスレジスタをさらに備え、該アドレスレジスタに任意の値を設定することにより、前記特定のアドレスを変化させることが可能である請求項２に記載の制御回路。
　　【請求項４】　請求項１乃至請求項３のいずれかに記載の制御回路を内蔵した半導体装置。」
　
から、
　
「【請求項１】　外部から与えられる外部コマンドを認識する外部コマンド認識部と、
　複数のＲＯＭ領域から構成され、各ＲＯＭ領域に、該外部コマンド認識部に認識された外部コマンドが指定する動作を実現するための内部コードが格納され、該内部コードが固定命令長の複数の内部コマンドによって構成されている、内部ＲＯＭバンクと、
　該外部コマンド認識部に認識された外部コマンドにより、該内部ＲＯＭバンクから必要なＲＯＭ領域を選択する内部ＲＯＭ選択部と、
　該外部コマンド認識部にて認識された外部コマンドにより、該内部ＲＯＭ選択部にて選択された該内部ＲＯＭバンクのＲＯＭ領域に格納されている内部コードのうち、次に実行される内部コマンドのアドレスを示すプログラムカウンタと、
　該内部ＲＯＭ選択部で選択されたＲＯＭ領域から該プログラムカウンタにて示されたアドレスに対応して読み出された内部コマンドを格納する内部コマンドレジスタと、
　該内部コマンドレジスタに格納された内部コマンドを実行する内部コマンド実行部と　を備えている制御回路が内蔵されており、
　該制御回路がメモリアレイへの情報の書き込み、消去動作を制御することを特徴とする半導体装置。
　　【請求項２】　前記内部ＲＯＭ選択部は、前記プログラムカウンタが示すアドレスを特定のアドレスと比較した結果によっても、選択するＲＯＭ領域を切り替え可能である請求項１に記載の半導体装置。
　　【請求項３】　前記内部ＲＯＭ選択部はアドレスレジスタをさらに備え、該アドレスレジスタに任意の値を設定することにより、前記特定のアドレスを変化させることが可能である請求項２に記載の半導体装置。」
と補正された。
　
　上記請求項１についての補正は、補正前の請求項１を引用する請求項４において、発明を特定する事項である「内部コード」は、「固定命令長の複数の内部コマンドによって構成され各ＲＯＭ領域に格納される」と限定され、「プログラムカウンタの示す内部コマンドのアドレス」は、「外部コマンド認識部にて認識された外部コマンドにより」指定されるものに限定され、「半導体装置に内蔵された制御回路」は「メモリアレイへの情報の書き込み、消去動作を制御する」ものに限定されるものであって、特許法第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものに該当する。 また、上記補正は出願当初の明細書に記載された事項の範囲内でなされており、特許法第１７条の２第３項の規定に合致するものである。
 　そこで、本件手続補正後の上記請求項１に係る発明（以下、「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）について、以下に検討する。 
　
（２）引用文献
　原査定の拒絶の理由に引用された特開平９−２１８７８４号公報（以下、「引用文献１」という。）には、図面と共に以下の事項が記載されている。
　
Ａ．「 【００１９】
【発明の実施の形態】以下、この発明の実施の形態におけるマイクロコンピュータの命令解読部について図１、図２および図３を参照しながら説明する。最初に、マイクロコンピュータの命令解読部の構成を説明する前に、実施の形態において、第１のマイクロコンピュータ３０が第２のマイクロコンピュータの命令体系のマイクロコンピュータ命令を実行するときの動作を図２を用いて説明する。 」
　
Ｂ． 「【００２４】つぎに、図２における第１のマイクロコンピュータ２０Ａの命令解読部２２−１Ａの具体的な構成および動作について、図１および図３を用いて説明する。図１は図２の命令解読部２２−１Ａの具体的な構成を示すブロック図である。図１において、１Ａはマイクロ命令ＲＯＭであり、１−１〜１−３は３つに分割されたバンク領域であり、例えばバンク領域１−１には、第１のマイクロコンピュータ２０Ａの本来の命令体系の命令セットが記憶され、バンク領域１−２には、過去のソフトウェア資産を有効に利用するために第２のマイクロコンピュータの命令体系の命令セットが記憶され、同様にバンク領域１−３には、第３のマイクロコンピュータの命令体系の命令セットが記憶されている。２はステートカウンタで、マイクロコンピュータ命令を実現するマイクロ命令列の先頭からのオフセット値を示し、例えば０→１→２と更新される。３はマイクロコンピュータ命令のうちの命令部を記憶する命令レジスタ、４はバンク領域を指定する番号を記憶するバンク選択レジスタ、１３はバンク選択レジスタ４の出力に応じてバンク領域１−１〜１−３の何れか一つの出力を選択するセレクタ、１６はマイクロコンピュータ命令のうちのオペランド部を記憶するオペランドレジスタである。
【００２５】６，１７，１９は命令解読部２２−１Ａへの入力データであり、６は命令レジスタ入力データ、１７はオペランドレジスタ入力データ、１９は動作クロックである。動作クロック１９は、命令レジスタ３、オペランドレジスタ１６、ステートカウンタ２およびバンク選択レジスタ４に対して供給される。また、７は命令レジスタ３からの出力である命令レジスタ出力データで、８はステートカウンタ２の出力であるステートカウンタ出力データであり、ともにマイクロ命令ＲＯＭ１Ａの各バンク領域１−１〜１−３への入力データである。マイクロ命令ＲＯＭ１Ａの各バンク領域１−１〜１−３の出力は書込み許可信号および次実行ステート信号等の各種信号であり、セレクタ１３に入力され、マイクロ命令ＲＯＭ１Ａの各バンク領域１−１〜１−３の中から該当するバンク領域の出力のみが選択され、セレクタ１３より出力される。セレクタ１３の出力は、符号５，９，１０，１１，１５で示す５個の信号であり、５は命令レジスタ３への書込み許可信号、９は他ブロックへの制御信号、１０は次に実行するマイクロ命令列が格納されているオフセットアドレスを示す次実行ステート信号、１１はバンク選択指示信号、１５はオペランドレジスタ１６への書込み許可信号である。
【００２６】上記のマイクロ命令ＲＯＭ１Ａは、動作クロック１９に同期して命令レジスタ３の出力である命令レジスタ出力データ７とステートカウンタ２の出力であるステートカウンタ出力データ８が入力されると、それに対応するアドレスが指定され、そのアドレスのマイクロ命令列（命令レジスタ書込み許可信号５、オペランドレジスタ書込み許可信号１５、次実行ステート信号１０、バンク選択指示信号１１、他ブロックへの制御信号９）が出力される。
【００２７】バンク選択レジスタ４は、バンク選択指示信号１１がオンとなったとき、動作クロック１９に同期して、オペランドレジスタ出力データをセット（一時記憶）し、その記憶内容をバンク選択レジスタ出力データ１２として出力する。命令レジスタ３の内容更新は、命令レジスタ書込み許可信号５がオンとなった時に動作クロック１９に同期して行われ、命令レジスタ入力データ６の値が命令レジスタ３にセットされる。オペランドレジスタ１６の更新も同様であり、オペランドレジスタ書込み許可信号１５がオンとなった時に動作クロック１９に同期して行われ、オペランドレジスタ入力データ１７の値がオペランドレジスタ１６にセットされる。また、ステートカウンタ２は、動作クロック１９に同期して更新され、マイクロ命令ＲＯＭ１Ａの次実行ステート信号１０の値が、ステートカウンタ２にセットされる。
【００２８】以上の構成の実施の形態における命令解読部２２−１Ａの動作を説明する。ここで、マイクロコンピュータに対する命令入力は、図３に示すマイクロ命令ＲＯＭのバンク切替命令が入力された場合の動作について説明する。なお、マイクロ命令ＲＯＭのバンク切替命令は、ｎビットのマイクロＲＯＭバンク選択命令とｎビットのバンク指定オペランドの２ワード命令となっている。
【００２９】いま、前命令が命令解読部２２−１Ａで解読されているとすると、その命令解読の最終ステートでマイクロ命令ＲＯＭ１Ａの次実行ステート信号１０として、命令の第１ステートを示すステートの初期値が出力される。この次実行ステート信号１０によりステートカウンタ２は動作クロック１９に同期して次ステートで初期値がセットされる。
【００３０】また、命令レジスタ書込み許可信号５がオンになり、この命令レジスタ書込み許可信号５により、命令レジスタ３では命令レジスタ入力データ６より、動作クロック１９に同期して図３に示す２ワードのマイクロ命令ＲＯＭのバンク切替命令のうちの１ワード長の命令部（マイクロＲＯＭバンク選択指令）が命令レジスタ３にセットされる。そして、この命令レジスタ３から出力される命令レジスタ出力データ７とステートカウンタ２の出力であるステートカウンタ出力データ８により、対応するマイクロ命令ＲＯＭ１Ａのアドレスが選択されマイクロプログラムの実行がスタートする。
【００３１】まず、第１ステートで対応するマイクロ命令ＲＯＭ１Ａの内容が、命令レジスタ３への書込み許可信号５、他ブロックへの制御信号９、次実行ステート信号１０、バンク選択指示信号１１およびオペランドレジスタ１６への書込み許可信号１５として、出力される。次実行ステート信号１０としては第２ステートを示すステート値が出力される。また、図３に示すマイクロ命令ＲＯＭのバンク切替命令は、１ワード長のオペランド部（バンク指定オペランド）を有するので、オペランドレジスタ書込み許可信号１５はオンとなる。これにより、動作クロック１９に同期して第２ステートで、図３の２ワード命令のマイクロ命令ＲＯＭのバンク切替命令におけるオペランド部が、オペランドレジスタ入力データ１７を介して、オペランドレジスタ１６にセットされる。
【００３２】第２ステートでは、バンク選択レジスタ出力データ１１がオンとなり、動作クロック１９に同期して第３ステートでオペランドレジスタ出力データ１８の値がバンク選択レジスタに読み込まれる。これにより、オペランドレジスタ出力データ１８に対応したバンク領域のみに対してバンク選択レジスタ出力データ１２がオン、他のバンク領域はオフとなる。よって、以降に解読される命令に対しては、該当バンク領域１−ｉ（ｉ＝１〜３の何れか）が、マイクロ命令ＲＯＭ１Ａのアクセス対象領域となる。そして、第３ステートで最終ステートとなり、次実行ステート信号１０には、ステートの初期値が、また命令レジスタ３の書込み許可信号５がオンとなり、次ステートからは選択したバンク領域に対応する命令セットの命令実行をスタートする。 」
　
　以上の記載から、引用文献１には次の発明（以下、「引用発明」という。）が記載されている。
　
　外部から与えられるマイクロコンピュータ命令の命令部を格納する命令レジスタと、
　複数のバンク領域から構成され、各バンク領域に、マイクロコンピュータ命令が指定する動作を実現するためのマイクロ命令が格納されているマイクロ命令ＲＯＭと、
　マイクロコンピュータ命令により、マイクロ命令ＲＯＭの出力からバンクレジスタの指定するバンク領域の出力を選択するセレクタと、
　命令レジスタの命令部及びステータスカウンタの出力により、マイクロ命令のうち、次に実行されるマイクロ命令のアドレスを出力する機構と、
　前記マイクロ命令のアドレスを出力する機構にて示されたアドレスに対応して読み出されたマイクロ命令から他のブロックへの制御信号を選択するセレクタを備えている命令解読部
　
　また、原査定の拒絶の理由に引用された特開平８−２４９１７４号公報（以下、「引用文献２」という。）には、図面と共に以下の事項が記載されている。
　
Ｃ．「【特許請求の範囲】
【請求項２】  外部ソースからのマイクロコードに応答して単一集積回路チップ上に形成されたメモリー配列の動作を制御する回路であって、前記回路は、
前記チップ上の制御読み出し専用メモリー、前記制御読み出し専用メモリーは前記動作を達成するための指令を記憶しており、
前記外部ソースからの前記マイクロコードに応答して、前記制御読み出し専用メモリー中にプログラムされた前記指令に従って前記メモリー配列の前記動作を達成する、前記チップ上のマイクロシーケンサを有し、
前記マイクロシーケンサは、前記外部ソースからのマイクロコードを受けそして第１の信号を指令デコーダに結合するテストマルチプレクサを有し、前記指令デコーダはまた前記制御読み出し専用メモリーから動作コードを受け、前記指令デコーダはサブルーチンスタックを制御し、プログラムカウンタマルチプレクサは前記サブルーチンスタックからの第２の信号、およびインクリメンタからの第３の信号を受け、前記プログラムカウンタマルチプレクサは前記制御読み出し専用メモリーに第４の信号を供給し、前記インクリメンタは前記第４の信号を取り込み、そして次のマイクロコードアドレスとして前記第３の信号を発生する、前記の回路。」
　
Ｄ．「【００１８】本発明の素子は図１の読みだし／書き込み／消去制御回路２１の一部である。図２はブロック図で本発明の実施例を示している。図２の回路は以下のものを含んでいる。
イ）マイクロプログラム読み出し専用メモリーすなわち制御読み出し専用メモリーＣＲＯＭ。この例の具現化においては、マイクロプログラムメモリーＣＲＯＭは、マスクプログラム可能なメモリーセルの行列を含む２５６Ｘ７５の配列である。マスクプログラムＲＯＭ  ＣＲＯＭは不揮発性の消去可能なセルの配列または他のタイプの不揮発性配列でもよい。このような配列の構成およびその動作方法は、当業界ではよく知られている。この例においては、各ワードの１６ビットがマイクロ制御に使用され、残りのビットが図１のフラッシュＥＰＲＯＭの内部回路動作の制御に使用される。
（後略）」
　
　また、マイクロプログラム方式の制御においては、萩原宏著、コンピューターサイエンス・ライブラリー　マイクロプログラミング昭和５２年４月１９日初版発行、産業図書株式会社発行、ｐ．１−５、１３−１５，３５−３９，４５−４７（以下、周知文献」という。）に示されるように、以下の事項は周知のものである。
　
（ア）上記周知文献の図１．４には、機械命令と対応するマイクロプログラムが示され、機械命令に対応するマイクロプログラムは複数のマイクロプログラムによって構成されることは周知のこと（以下、「周知事項１」という。）である。
　
（イ）上記周知文献の図１．５には、マイクロプログラミング方式の制御部の構成が示され、それによれば、命令レジスタの操作部とマイクロプログラムのアドレス部が格納される制御記憶アドレスレジスタを有すること、制御記憶アドレスレジスタの指定するアドレスによりマイクロプログラムが読み出されること、読み出されたマイクロプログラムは制御記憶データ・レジスタに格納されることは、マイクロプログラミング方式の制御部の構成としてはいずれも周知のこと（以下、「周知事項２」という。）である。
　
（ウ）上記周知文献の図２．１には、水平型マイクロ命令における直接制御方式と符号化制御方式が示され、直接制御方式ではマイクロ命令を構成するビットが直接ゲートの制御点と対応しているが、符号化制御方式ではマイクロ操作信号をデコードして操作信号を作成しており、マイクロ命令の操作部は制御対象のハードウエアに依存することは周知のこと（以下、周知事項３」という。）である。
　
（エ）上記周知文献の２．３マイクロプログラムの順序制御の項には、正規順序のときはマイクロ命令を実行するたびにマイクロプログラム・カウンタの内容を１つずつ増加していくアドレス指定法が示されており、このアドレス指定法は周知のこと（以下、「周知事項４」という。）である。
　
（３）対比
　本願補正発明と引用発明とを対比すると、
引用発明における「マイクロコンピュータ命令」「複数のバンク領域から構成されるマイクロ命令ＲＯＭ」は、それぞれ、本願補正発明における「外部コマンド」「複数のＲＯＭ領域から構成される内部ＲＯＭバンク」に相当する。
　引用発明では、外部から与えられ、命令レジスタに格納される「マイクロコンピュータ命令」の命令部によって、マイクロコンピュータ命令に対応するマイクロ命令がマイクロ命令ＲＯＭから読み出されるのであるから、外部から与えられる「マイクロコンピュータ命令」がどのような命令であるかを認識していることになる。従って、引用発明は本願補正発明における「外部コマンド認識部」に相当する機能を有している。
　本願補正発明における、「内部コード」および「内部コマンド」は、発明の詳細な説明を参酌しても、実質的に同等のものと考えられ、引用発明の「マイクロ命令」に相当するものである。また、周知事項１からみて、引用発明のマイクロ命令が１つの機械命令に対して複数のマイクロ命令から構成されていることが通常の形態である。
　引用発明における「バンクレジスタの指定するバンク領域の出力を選択するセレクタ」と、本願発明の「内部ＲＯＭバンクから必要なＲＯＭ領域を選択する内部ＲＯＭ選択部」とは、複数のバンクに格納されている内部コマンドの内で求める内部コマンドを選択する選択部である点で一致している。　　引用発明の「命令レジスタの命令部及びステータスカウンタの出力により、マイクロ命令のうち、次に実行されるマイクロ命令のアドレスを出力する機構」において、ステータスカウンタはマイクロ命令を実行する毎に更新されるものであり、また、周知事項４のように正規順序ではマイクロプログラム・カウンタによってアドレス指定されるのが普通の形態であるから、次に実行されるマイクロ命令のアドレスを出力する機構は、本願補正発明の「プログラムカウンタ」と実質的に同等のものである。
　引用発明ではマイクロ命令ＲＯＭから読み出されたマイクロ命令はセレクタで各種制御信号が選択されているが、周知事項２に示されるように、制御記憶から読み出したマイクロプログラムは制御記憶データレジスタに格納されることが基本的な制御部の構成であるから、引用発明のセレクタは、本願補正発明の「内部コマンドレジスタ」の機能を有しているとみるのが妥当である。
　引用発明のセレクタは、マイクロ命令から他のブロックを制御する制御信号を取り出したり、次に実行するマイクロ命令のアドレスを取り出したりする働きをしているから、マイクロ命令を実行していることになり、本願補正発明の「内部コマンドを実行する内部コマンド実行部」と実質的に同等の働きをしている。
　引用発明の「命令解読部」は解読結果により他のブロックを制御するものであり、また回路によって構成されており「制御回路」と言ってよいものである。
　
  よって、本願補正発明と引用発明とは、
　
　外部から与えられる外部コマンドを認識する外部コマンド認識部と、
　複数のＲＯＭ領域から構成され、各ＲＯＭ領域に、該外部コマンド認識部に認識された外部コマンドが指定する動作を実現するための内部コードが格納され、該内部コードが複数の内部コマンドによって構成されている、内部ＲＯＭバンクと、
　該外部コマンド認識部に認識された外部コマンドにより、該内部ＲＯＭバンクから必要な内部コマンドを選択する選択部と、
　該外部コマンド認識部にて認識された外部コマンドにより、該内部ＲＯＭバンクのＲＯＭ領域に格納されている内部コードのうち、次に実行される内部コマンドのアドレスを示すプログラムカウンタと、
　該ＲＯＭ領域から該プログラムカウンタにて示されたアドレスに対応して読み出された内部コマンドを格納する内部コマンドレジスタと、
  該内部コマンドレジスタに格納された内部コマンドを実行する内部コマンド実行部と
を備えている制御回路
　
である点で一致し、次の点で相違する。
　
相違点１
　内部コマンドを選択する選択部が、本願補正発明では内部ＲＯＭバンクから必要なＲＯＭ領域を選択するものであるのに対し、引用発明ではバンクレジスタの指定するバンク領域の出力を選択するものである点
　
相違点２
　内部コードが、本願補正発明では固定命令長のものであるのに対し、引用発明では固定命令長かどうか明確でない点
　
相違点３
　制御回路が、本願補正発明ではメモリアレイへの情報の書き込み、消去動作を制御するものであるのに対し、引用発明では他のブロックを制御するものである点
　
（４）検討
相違点１について
　バンク構成のメモリからアクセスするデータを読み出す場合、バンクを選択した後に選択したバンクからデータを読み出す方式と、複数のバンクを並行してアクセスし、同時に読み出した複数のデータの中から目的としたバンクから読み出したデータを選択する方式があり、いずれの方式も周知である。そして、拒絶査定の備考欄で提示された特開昭６０−６８４４０号公報、特開平５−２３３２７２号公報のバンク選択方式は前者の方式を採っている。
　従って、相違点１を格別のものとすることはできない。
　
相違点２について
　周知事項３に示されるようなマイクロプログラムは基本的には固定命令長であり、また、引用文献２のものも１８段落の記載からみて、マイクロプログラムは固定命令長とみるのが至当であるから、内部コードを固定命令長とすることは格別のことではない。
　
相違点３について
　引用文献２には、フラッシュメモリの書き込みおよび消去動作の制御を半導体メモリ内部のマイクロコードで制御するものが示されており、引用発明ではマイクロ命令からの制御信号により他のブロックを制御するものが示されているから、マイクロ命令による制御対象をメモリアレイへの書き込み、消去動作とすることは格別のことではない。
　
　したがって、本願補正発明は、引用文献１、２に記載された発明および当該分野の周知事項に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。
　
（５）むすび
　よって、上記手続補正は、特許法第１７条の２第５項で準用する同法第１２６条第５項の規定に違反するものであり、特許法第１５９条第１項で準用する同法第５３条第１項の規定により却下されるべきものである。
　
３．本願発明について
　平成１６年６月２１日付けの手続補正は上記のとおり却下されたので、本願の請求項１に係る発明は、平成１５年１０月２９日付け手続補正書の特許請求の範囲の請求項１に記載された次のとおりのものである。
　
「【請求項１】
　外部から与えられる外部コマンドを認識する外部コマンド認識部と、
　複数のＲＯＭ領域から構成され、該外部コマンド認識部に認識された外部コマンドが指定する動作を実現するための内部コードを格納する内部ＲＯＭバンクと、
　該外部コマンド認識部に認識された外部コマンドにより、該内部ＲＯＭバンクから必要なＲＯＭ領域を選択する内部ＲＯＭ選択部と、
　該内部ＲＯＭバンクに格納されている内部コードのうち、次に実行される内部コマンドのアドレスを示すプログラムカウンタと、
　該内部ＲＯＭ選択部で選択されたＲＯＭ領域から該アドレスに対応して読み出された内部コマンドを格納する内部コマンドレジスタと、
　該内部コマンドレジスタに格納された内部コマンドを実行する内部コマンド実行部と
　を備えている制御回路。」
　
４．引用文献
　これに対して、原査定の拒絶の理由に引用された引用文献とその記載事項は、上記２．（２）に記載したとおりである。
　
５．対比・判断
　本願発明は、上記２．で検討したように本願補正発明における、「内部コード」について「固定命令長の複数の内部コマンドによって構成され各ＲＯＭ領域に格納される」とする限定、「プログラムカウンタの示す内部コマンドのアドレス」について「外部コマンド認識部にて認識された外部コマンドにより」指定されるとする限定、「半導体装置に内蔵された制御回路」について「メモリアレイへの情報の書き込み、消去動作を制御する」とする限定を除いたものである。
　そうすると、本願発明の構成要件を全て含み、さらに本願発明の構成要件に限定を加えたものに相当する本願補正発明が、上記２．（４）に記載したとおり、引用文献１、２に記載された発明および当該分野の周知事項に基づいて、当業者が容易に発明をすることができたものである以上、本願発明も、同様の理由により、引用文献１、２に記載された発明および当該分野の周知事項に基づいて、当業者が容易に発明をすることができたものである。
　
６．むすび
　したがって、本願発明は、引用文献１、２に記載された発明および当該分野の周知事項に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。