【事件の表示】
　平成１０年特許願第　７８５７３号「フォトセンサ素子の製造方法」拒絶査定不服審判事件〔平成１１年　９月２４日出願公開、特開平１１−２６１１０１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．本願発明
　本願は、平成１０年３月１２日に特許出願したものであって、本願の請求項に係る発明は、明細書及び図面の記載からみて、その特許請求の範囲の請求項１〜８に記載された事項により特定されるとおりのものであるところ、請求項１に係る発明（以下、「本願発明」という。）は、次のものである。
　　
「【請求項１】　基板と、この基板上に設けられたボトムゲート電極と、このボトムゲート電極上に設けられたボトムゲート絶縁膜と、このボトムゲート絶縁膜上に設けられた半導体層と、この半導体層上の中央部に設けられたブロッキング層兼第１のトップゲート絶縁膜と、このブロッキング層兼第１のトップゲート絶縁膜上の両側及び前記半導体層上の両側に設けられた２つのｎ+シリコン層と、この２つのｎ+シリコン層上に設けられたソース電極及びドレイン電極と、前記ソース電極、前記ドレイン電極及びその間の前記ブロッキング層兼第１のトップゲート絶縁膜上に設けられた第２のトップゲート絶縁膜と、この第２のトップゲート絶縁膜上に設けられたトップゲート電極とを具備するフォトセンサ素子の製造方法であって、前記ソース電極及び前記ドレイン電極を形成した後に、前記ブロッキング層兼第１のトップゲート絶縁膜の表面に対して汚染物除去処理を行い、この後前記第２のトップゲート絶縁膜を成膜することを特徴とするフォトセンサ素子の製造方法。」
　
２．刊行物記載の事項
　原査定の拒絶理由に引用した、本願出願日前公知の刊行物１：特開平８−１６７７２５号公報には、図面とともに以下の事項が記載されている。
　ａ．「【００２１】
　はじめに、図５（Ａ）を用いてダブルゲート構造のＭＯＳ型フォトセンサの製造方法を説明する。まず、同図に示すように、ガラス基板２１の上に例えばＡｌ−Ｔｉ膜（図示省略する）をスパッタ法にて所定膜厚に堆積させる。このＡｌ−Ｔｉ膜をフォトリソグラフィー技術およびエッチング技術を用いてパターニングして下部ゲート電極２２を形成し、さらにこの下部ゲート電極２２の表面を陽極酸化して陽極酸化膜２３を形成する。・・・通常のように陽極酸化を行わずに、断面矩形状の電極を形成してもよい。」
　ｂ．「【００２２】
　次に、図５（Ａ）に示すように、窒化シリコンでなる下部ゲート絶縁膜２４、光電変換半導体層としてのイントリンシック−アモルファスシリコン（以下、ｉ−Ｓｉという）膜２５、エッチングの際にブロッキング層としての機能を有するＳｉＮ膜２６をプラズマＣＶＤ法にて順次堆積させる。続いて、ＳｉＮ膜２６をｉ−Ｓｉ膜２５の受光部となる部分の上に残すようにパターニングした後、全面にｎ+のドープトポリシリコン膜２７を全面に堆積させる。次に、フォトリソグラフィー技術およびドライエッチング技術を用いて、ドープトポリシリコン膜２７がｉ−Ｓｉ膜２５の受光部の両側に位置するソース・ドレインとなるように加工すると共に、ｉ−Ｓｉ膜２５がデバイス形成領域分だけ残るように加工する。ここで、ＳｉＮ膜２６はエッチングからｉ−Ｓｉ膜２５の受光部２５Ａを保護する。」
　ｃ．「【００２３】
　次に、ソース・ドレイン電極のバリア層としてのクロム（Ｃｒ）膜２８と、ソース・ドレイン電極となるＡｌ−Ｔｉ膜２９と順次堆積させ、これらの膜をフォトリソグラフィー技術およびウェットエッチング技術を用いて、ソース・ドレインの上に積み重ねた形状に加工する。その後、全面にＳｉＮでなる上部ゲート絶縁膜３０を堆積させる。次いで、上部ゲート絶縁膜３０の上に、ＩＴＯ膜を例えばスパッタ法にて堆積させる。そして、このＩＴＯ膜を略凸レンズ形状に加工して上部ゲート電極３１にする。このようにして、ダブルゲート構造のＭＯＳ型フォトセンサが製造できる。」
　
　また、図５（Ａ）及び上記ａ〜ｃの記載からは、
「ガラス基板２１と、該ガラス基板２１上に設けられた下部ゲート電極２２と、該下部ゲート電極２２上に設けられた下部ゲート絶縁膜２４と、該下部ゲート絶縁膜２４上に設けられたｉ−Ｓｉ膜２５と、該ｉ−Ｓｉ膜２５の中央部に設けられたブロッキング層としての機能を有するＳｉＮ膜２６と、該ＳｉＮ膜２６上の両側及び前記ｉ−Ｓｉ膜２５上の両側に設けられた２つのｎ+のドープトポリシリコン膜２７、該ｎ+のドープトポリシリコン膜２７上にフォトリソグラフィー技術でパターン形成されたソース・ドレイン電極（Ａｌ−Ｔｉ膜２９）と、前記ソース・ドレイン電極と両電極間の前記ブロッキング層としての機能を有するＳｉＮ膜２６上に設けられた上部ゲート絶縁膜３０と、該上部ゲート絶縁膜３０上に設けられた上部ゲート電極３１を備えたダブルゲート構造のＭＯＳ型フォトセンサ。」
が見て取れる（以下、「引用発明」という。）。
　
　同じく、引用した刊行物２：特開平９−１５３４６２号公報には、従来技術として、感光性有機物を用いることで、炭素汚染の原因になるフォトリソ工程後に、酸素プラズマによるドライアッシング等の処理を行い有機物を取り除くこと（【０００３】及び【０００５】参照。）及び下記の事項が記載されている。
「【０２７３】
　ゲート絶縁膜１２０８を成膜したのち、再びＥＣＲプラズマ処理しつにて活性な酸素および活性な水素によってゲート絶縁膜１２０８の表面をクリーニングする。・・・ここで、ゲート絶縁膜１２０８を成膜後大気に基板を触れさせないまま基板を導電膜成膜室へ移送できる場合は、本発明によるクリーニングをせずに、ゲート絶縁膜１２０８成膜ご連続して導電膜成膜室へ、接続室を通して基板を搬送してもよい。
【０２７４】
　導電膜成膜室では、ゲート電極１２０９用の電極材料を成膜する。電極材料としては、アルミニウム・タンタル・チタン・クロムなどの金属材料・・・などを成膜する。・・・
【０２７７】
　ゲート電極１２０９用の導電膜が成膜されたのちに、大気中に取り出し、フォトリソグラフィーでレジストをパターニングして、アルミニウムをエッチングしゲート電極１２０９を形成する。・・・
【０２７８】
　・・・その後、基板上に層間絶縁膜１２１１の成膜を行う。ここで、層間絶縁膜１２１１を成膜する際に、本発明によるクリーニングを行う。ＥＣＲプラズマを利用して活性な酸素および活性な水素によって基板表面をクリーニングする。
【０２８７】
【発明の効果】以上説明してきたように、本発明は、半導体装置製造方法における、炭素汚染物除去に関し、炭素の一重結合を含む全ての炭素汚染による基板の表面の汚染を除去することで、半導体界面が特に重要となるＭＯＳ、ＭＩＳ型構造などの半導体の特性ならびに信頼性の向上に大きな効果がある。」
　
　上記によれば、刊行物２には、「半導体装置製造方法において、ゲート絶縁膜を成膜したのち、アルミニウム・タンタル・チタン・クロムなどの電極材料を成膜し、フォトリソグラフィーでレジストをパターニングして、前記電極材料をエッチングしてゲート電極を形成し、その後、基板上に層間絶縁膜を成膜する際に、ＥＣＲプラズマを利用してクリーニングを行うことにより、基板の表面の汚染物である有機物を取り除き、半導体の特性ならびに信頼性の向上を図ること」が記載されている。
３．対比
　本願発明と引用発明とを対比する。
　引用発明の「ガラス基板」、「下部ゲート電極」、「下部ゲート絶縁膜」、「ｉ−Ｓｉ膜」、「ブロッキング層としての機能を有するＳｉＮ膜」、「ｎ+のドープトポリシリコン膜」、「ソース・ドレイン電極」、「上部ゲート絶縁膜」、「上部ゲート電極」及び「フォトセンサ」は、それぞれ、本願発明の「基板」、「ボトムゲート電極」、「ボトムゲート絶縁膜」、「半導体層」、「ブロッキング層兼第１のトップゲート絶縁膜」、「ｎ+シリコン層」、「ソース電極及びドレイン電極」、「第２のトップゲート絶縁膜」、「トップゲート電極」及び「フォトセンサ素子」に相当する。
　
　よって、両者は、
「基板と、この基板上に設けられたボトムゲート電極と、このボトムゲート電極上に設けられたボトムゲート絶縁膜と、このボトムゲート絶縁膜上に設けられた半導体層と、この半導体層上の中央部に設けられたブロッキング層兼第１のトップゲート絶縁膜と、このブロッキング層兼第１のトップゲート絶縁膜上の両側及び前記半導体層上の両側に設けられた２つのｎ+シリコン層と、この２つのｎ+シリコン層上に設けられたソース電極及びドレイン電極と、前記ソース電極、前記ドレイン電極及びその間の前記ブロッキング層兼第１のトップゲート絶縁膜上に設けられた第２のトップゲート絶縁膜と、この第２のトップゲート絶縁膜上に設けられたトップゲート電極とを具備するフォトセンサ素子の製造方法。」
　で一致し、下記の点で相違する。
　
（相違点）
　本願発明は、前記ソース電極及び前記ドレイン電極を形成した後に、前記ブロッキング層兼第１のトップゲート絶縁膜の表面に対して汚染物除去処理を行い、この後前記第２のトップゲート絶縁膜を成膜するのに対して、引用発明は、この構成を有しない点。
４．判断
　上記相違点について検討する。
　先ず、本願発明の上記相違点における、前記ソース電極及び前記ドレイン電極は、本願発明の第１実施形態に係る本願明細書の【０００６】及び図１の記載から見て、ブロッキング層兼第１のトップゲート絶縁膜２５と２つのｎ+シリコン層２６，２６上に設けられたアルミニウム等の遮光材料からパターン形成されるものであり、このパターン形成の際、第１のトップゲート絶縁膜２５の露出された表面に有機汚染物が残留することは当業者に明らかである。そして、本願発明は、この残留した有機汚染物を除去するために、上記相違点の汚染物除去処理を行い、その後、第２のトップゲート絶縁膜２９を成膜するものであることが理解できる。
　これに対し、上記刊行物２には、「半導体装置製造方法において、ゲート絶縁膜を成膜したのち、アルミニウム・タンタル・チタン・クロムなどの電極材料を成膜し、フォトリソグラフィーでレジストをパターニングして、前記電極材料をエッチングしてゲート電極を形成し、その後、基板上に層間絶縁膜を成膜する際に、ＥＣＲプラズマを利用してクリーニングを行うことにより、基板の表面の汚染物である有機物を取り除くこと」が記載されている。
　そこで、両者を対比すると、両者は、半導体の特性ならびに信頼性の向上を図るべく、絶縁膜の上に金属材料からなる電極をパターン形成した後、前記絶縁膜上の汚染物除去処理を行い、その後、その上に別の絶縁膜を成膜する点で共通している。
　　
　一方、引用発明においても、絶縁膜（ＳｉＮ膜２６）上に金属材料からなるソース・ドレイン電極（Ａｌ−Ｔｉ膜）をフォトリソグラフィー技術によりパターン形成しているのであるから、本願発明及び刊行物２に記載のものと同様、絶縁膜表面には有機汚染物が残留していると解するのが相当である。
　してみると、ダブルゲート構造のフォトセンサの製造方法に係る引用発明の「ｉ−Ｓｉ膜２５の受光部２５Ａをエッチングから保護するＳｉＮ膜２６（本願発明の「ブロッキング層兼第１のトップゲート絶縁膜」に相当。）上に堆積させたＡｌ−Ｔｉ膜等をフォトリソグラフィー技術およびウェットエッチング技術を用いて、ソース・ドレイン電極に加工し、その後、全面に上部ゲート絶縁膜３０（本願発明の「第２のトップゲート絶縁膜」に相当。）を堆積させる」工程（前掲の【００２２】〜【００２３】の記載を参照。）において、上部ゲート絶縁膜３０を堆積する前に、上記刊行物２に記載された汚染物除去処理の技術を適用することには十分な動機があるというべきであり、本願発明は、当業者が容易に想到し得たものである。
　　
　また、本願発明によってもたらされる効果は、刊行物１及び刊行物２に記載されたものから予想し得る程度のものであり、格別とはいえない。
　
５．むすび
　したがって、本願発明は、刊行物１及び刊行物２に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。