【事件の表示】
　平成１１年特許願第１８８８４０号「強誘電性メモリデバイス及びその製造方法」拒絶査定不服審判事件〔平成１２年３月３日出願公開、特開２０００−６８４６９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、平成１１年７月２日（パリ条約に基づく優先権主張　１９９８年７月２日、大韓民国）の特許出願であって、平成１８年１１月２９日付けで手続補正がされ、平成１９年４月２３日付けで拒絶査定がなされ、これに対し、同年８月６日に審判請求がされるとともに、同日付けで手続補正がなされ、その後、平成２１年１２月１８日付けで審尋がなされ、平成２２年３月２３日に回答書が提出されたものである。
　
第２．平成１９年８月６日付けの手続補正についての却下の決定
［補正の却下の決定の結論］
　平成１９年８月６日付けの手続補正を却下する。
　
［理由］
１．補正の内容
　平成１９年８月６日付けの手続補正（以下「本件補正」という。）は、発明の名称、特許請求の範囲及び発明の詳細な説明を補正するものであり、補正前の請求項１及び１９、並びに補正後の請求項１及び１８は以下のとおりである。
　
（補正前）
　「【請求項１】　トランジスタ及び電荷蓄積ノードが形成された半導体基板を提供する段階、
　前記半導体基板表面に電荷蓄積電極用導電層を蒸着する段階、
　前記導電層の上部に強誘電性膜を蒸着する段階、
　前記強誘電性膜及び導電層を所定部分パターニングし、誘電体膜及び電荷蓄積電極を形成する段階、
　前記半導体基板の上部に誘電体膜及び電荷蓄積電極を覆うように誘電体保護膜を形成する段階、
　前記誘電体膜の所定部分が露出するように誘電体保護膜を所定部分パターニングする段階、
　及び前記誘電体保護膜間の誘電体膜の上部にプレート電極を形成する段階を含み、
　前記強誘電性膜はＳｒＢｉ２Ｔａ２Ｏ９膜（ＳＢＴ膜）であり、
　前記ＳＢＴ膜を形成する段階は、電荷蓄積電極用導電層の上部に第１ＳＢＴ膜を形成する段階、前記第１ＳＢＴ膜を乾燥させる段階、前記乾燥させた第１ＳＢＴ膜を急速熱処理する段階、前記第１ＳＢＴ膜上部に第２ＳＢＴ膜を形成する段階、前記第２ＳＢＴを乾燥させる段階、及び前記第２ＳＢＴ膜を急速熱処理する段階を含むことを特徴とする強誘電性メモリデバイスの製造方法。」
　「【請求項１９】　トランジスタ及び電荷蓄積ノードが形成された半導体基板、
　前記半導体基板上に形成された電荷蓄積電極、
　前記電荷蓄積電極の上部に形成された強誘電性膜、
　前記強誘電性膜の上部に形成されるプレート電極、
　及び前記強誘電性膜の側面を覆う誘電体保護膜を含み、
　前記強誘電性膜はＳｒＢｉ２Ｔａ２Ｏ９膜（ＳＢＴ膜）であり、
　前記ＳＢＴ膜を形成する段階は、電荷蓄積電極用導電層の上部に第１ＳＢＴ膜を形成する段階、前記第１ＳＢＴ膜を乾燥させる段階、前記乾燥させた第１ＳＢＴ膜を急速熱処理する段階、前記第１ＳＢＴ膜上部に第２ＳＢＴ膜を形成する段階、前記第２ＳＢＴを乾燥させる段階、及び前記第２ＳＢＴ膜を急速熱処理する段階を含むことを特徴とする、強誘電性メモリデバイス。」
　
（補正後）
　「【請求項１】　トランジスタ及び電荷蓄積ノードが形成された半導体基板を提供する段階、
　前記半導体基板表面に電荷蓄積電極用導電層を蒸着する段階、
　前記導電層の上部に強誘電性膜を蒸着する段階、
　前記強誘電性膜及び導電層を所定部分パターニングし、誘電体膜及び電荷蓄積電極を形成する段階、
　前記半導体基板の上部に誘電体膜及び電荷蓄積電極を覆うように誘電体保護膜を形成する段階、
　前記誘電体膜の所定部分が露出するように誘電体保護膜を所定部分パターニングする段階、
　及び前記誘電体保護膜間の誘電体膜の上部にプレート電極を形成する段階を含み、
　前記強誘電性膜はＳｒＢｉ２Ｔａ２Ｏ９膜（ＳＢＴ膜）であり、
　前記ＳＢＴ膜を形成する段階は、電荷蓄積電極用導電層の上部に第１ＳＢＴ膜を形成する段階、前記第１ＳＢＴ膜を乾燥させる段階、前記乾燥させた第１ＳＢＴ膜を急速熱処理する段階、前記第１ＳＢＴ膜上部に第２ＳＢＴ膜を形成する段階、前記第２ＳＢＴを乾燥させる段階、及び前記第２ＳＢＴ膜を急速熱処理する段階を含み、
前記誘電体保護膜はＳｒＴｉＯ３膜であることを特徴とする強誘電性メモリデバイスの製造方法。」
　「【請求項１８】　トランジスタ及び電荷蓄積ノードが形成された半導体基板、
　前記半導体基板上に形成された電荷蓄積電極、
　前記電荷蓄積電極の上部に形成された強誘電性膜、
　前記強誘電性膜の上部に形成されるプレート電極、
　及び前記強誘電性膜の側面を覆う誘電体保護膜を含み、
　前記強誘電性膜はＳｒＢｉ２Ｔａ２Ｏ９膜（ＳＢＴ膜）であり、
　前記ＳＢＴ膜を形成する段階は、電荷蓄積電極用導電層の上部に第１ＳＢＴ膜を形成する段階、前記第１ＳＢＴ膜を乾燥させる段階、前記乾燥させた第１ＳＢＴ膜を急速熱処理する段階、前記第１ＳＢＴ膜上部に第２ＳＢＴ膜を形成する段階、前記第２ＳＢＴを乾燥させる段階、及び前記第２ＳＢＴ膜を急速熱処理する段階を含み、
前記誘電体保護膜はＳｒＴｉＯ３膜であることを特徴とする強誘電性メモリデバイス。」
　
２．補正事項の整理
　本件補正のうち、特許請求の範囲についての補正を整理すると以下のとおりである。
　
（補正事項ａ）
　補正前の請求項１４及び２０を削除すること。
　
（補正事項ｂ）
　補正前の請求項１の「及び前記第２ＳＢＴ膜を急速熱処理する段階を含む」を、補正後の請求項１の「及び前記第２ＳＢＴ膜を急速熱処理する段階を含み、前記誘電体保護膜はＳｒＴｉＯ３膜である」と補正すること。
　
（補正事項ｃ）
　補正前の請求項１９の項番を請求項１８に繰り上げ、補正前の請求項１９の「及び前記第２ＳＢＴ膜を急速熱処理する段階を含む」を、補正後の請求項１８の「及び前記第２ＳＢＴ膜を急速熱処理する段階を含み、前記誘電体保護膜はＳｒＴｉＯ３膜である」と補正すること。
　
（補正事項ｄ）
　補正前の請求項１５の項番を請求項１４に繰り上げ、補正前の請求項１５の「請求項１４記載の」を、補正後の請求項１４の「請求項１記載の」と補正すること。
　
（補正事項ｅ）
　補正前の請求項１６の項番を請求項１５に繰り上げ、補正前の請求項１６の「請求項１４記載の」を、補正後の請求項１５の「請求項１記載の」と補正すること。
　
（補正事項ｆ）
　補正前の請求項１７を、内容を変更せずに補正後の請求項１６に繰り上げること。
　
（補正事項ｇ）
　補正前の請求項１８を、内容を変更せずに補正後の請求項１７に繰り上げること。
　
３．補正目的の適否、及び新規事項の追加の有無について
（１）補正事項ａについて
　補正事項ａは、特許法第１７条の２第４項（平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同じ。）第１号に掲げる請求項の削除を目的とするものに該当する。
　そして、補正事項ａが特許法第１７条の２第３項（平成１４年法律第２４号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項をいう。以下同じ。）に規定する要件を満たすことは自明である。
　
（２）補正事項ｂについて
　補正事項ｂは、補正前の請求項１に係る発明の発明特定事項である「誘電体保護膜」について、「ＳｒＴｉＯ３膜である」という技術的限定を加えるものであるから、特許法第１７条の２第４項に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　また、補正事項ｂにより新たに加えられた事項は、補正前の請求項１４に記載されていたものであるから、補正事項ｂは特許法第１７条の２第３項に規定する要件を満たす。
　
（３）補正事項ｃについて
　補正事項ｃは、補正前の請求項１９に係る発明の発明特定事項である「誘電体保護膜」について、「ＳｒＴｉＯ３膜である」という技術的限定を加えるものであるから、特許法第１７条の２第４項に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　また、補正事項ｃにより新たに加えられた事項は、補正前の請求項２０に記載されていたものであるから、補正事項ｃは特許法第１７条の２第３項に規定する要件を満たす。
　
（４）補正事項ｄ〜ｇについて
　補正事項ｄ〜ｇは、いずれも、補正事項ａによる請求項の削除に伴って、請求項を繰り上げ、必要に応じて引用する請求項を変更したものであるから、特許法第１７条の２第４項第１号に掲げる請求項の削除を目的とするものに該当する。
　
（５）補正目的の適否、及び新規事項の追加の有無についてのまとめ
　以上のとおりであるから、本件補正は、特許法第１７条の２第３項及び第４項に規定する要件を満たすものであり、かつ、同法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含むものである。
　そこで、本件補正後の特許請求の範囲に記載されている事項により特定される発明が、特許出願の際独立して特許を受けることができるものであるか否か、すなわち、本件補正がいわゆる独立特許要件を満たすものであるか否かにつき、以下において更に検討する。
　
４．独立特許要件について
（１）補正後の発明
　本件補正による補正後の請求項１〜１８に係る発明は、本件補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１〜１８に記載されている事項により特定されるとおりのものであり、そのうちの請求項１８に係る発明（以下「補正発明」という。）は、請求項１８に記載されている事項により特定される以下のとおりのものである。
　
　「【請求項１８】　トランジスタ及び電荷蓄積ノードが形成された半導体基板、
　前記半導体基板上に形成された電荷蓄積電極、
　前記電荷蓄積電極の上部に形成された強誘電性膜、
　前記強誘電性膜の上部に形成されるプレート電極、
　及び前記強誘電性膜の側面を覆う誘電体保護膜を含み、
　前記強誘電性膜はＳｒＢｉ２Ｔａ2Ｏ９膜（ＳＢＴ膜）であり、
　前記ＳＢＴ膜を形成する段階は、電荷蓄積電極用導電層の上部に第１ＳＢＴ膜を形成する段階、前記第１ＳＢＴ膜を乾燥させる段階、前記乾燥させた第１ＳＢＴ膜を急速熱処理する段階、前記第１ＳＢＴ膜上部に第２ＳＢＴ膜を形成する段階、前記第２ＳＢＴを乾燥させる段階、及び前記第２ＳＢＴ膜を急速熱処理する段階を含み、
前記誘電体保護膜はＳｒＴｉＯ３膜であることを特徴とする強誘電性メモリデバイス。」
　
　ここにおいて、「前記第２ＳＢＴを乾燥させる段階」は、「前記第２ＳＢＴ
膜
　
（２）引用刊行物に記載された発明
（２−１）引用例１：特開平９−１５３５９７号公報
（２−１−１）本願の優先権主張の日前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である特開平９−１５３５９７号公報（以下「引用例１」という。）には、「強誘電体薄膜素子の製造方法、強誘電体薄膜素子、及び強誘電体メモリ素子」（発明の名称）に関して、図１、２、１８及び１９とともに、次の記載がある。
　
ア．発明の背景等
　「【０００１】
【発明の属する技術分野】本発明は、メモリ素子、焦電センサ素子、圧電素子等に用いられる強誘電体薄膜素子の製造方法、強誘電体薄膜素子、強誘電体メモリ素子に関するものである。」
　「【０００６】これに対し、近年、ビスマス層状構造化合物材料の研究開発が行われている。ビスマス層状構造化合物材料は、１９５９年に、Smolenskiiらによって発見され（G.A.Smolenskii,V.A.Isupov and A.I.Agranovskaya,Soviet Phys.Solid State,1,149(1959)）、その後、Subbaraoにより詳細な検討がなされた（E.C.Subbarao,J.Phys.Chem.Solids,23,665(1962)）。最近、Carlos A.Paz de Araujoらは、このビスマス層状構造化合物薄膜が強誘電体及び高誘電体集積回路への応用に適していることを発見し、特に１０１２回以上の分極反転後も特性に変化が見られないという優れた疲労特性を報告している（International Application No.PCT/US92/10542）。
【０００７】また、強誘電体薄膜の製造方法には、真空蒸着法、スパッタリング法、レーザーアブレーション法等の物理的方法や、有機金属化合物を出発原料とし、これらを熱分解酸化して酸化物強誘電体を得るゾルゲル法又はＭＯＤ（Metal OrganicDecomposition）法、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法等の化学的方法が用いられている。
【０００８】上記成膜法の中で、ゾルゲル法又はＭＯＤ法は、原子レベルの均質な混合が可能であること、組成制御が容易で再現性に優れること、特別な真空装置が必要なく常圧で大面積の成膜が可能であること、工業的に低コストである等の利点から広く利用されている。
【０００９】
特に、上記ビスマス層状構造化合物薄膜の成膜方法としては、ＭＯＤ法が用いられており、従来のＭＯＤ法の成膜プロセスでは、下記のような工程で強誘電体薄膜又は誘電体薄膜が製造される（International Application No.PCT/US92/10542,PCT/US93/10021）。
【００１０】
１）複合アルキシド等からなる前駆体溶液をスピンコート法等で基板上に塗布成膜する工程。
【００１１】
２）溶媒や１）の工程において反応生成したアルコールや残留水分を膜中より離脱させるために、１５０℃で３０秒から数分間、得られた膜を加熱乾燥する工程。
【００１２】
３）膜中の有機物成分を熱分解除去するためにＲＴＡ（Rapid Thermal Annealing）法を用いて酸素雰囲気中で７２５℃で３０秒間、加熱処理する工程。
【００１３】
４）膜を結晶化させるために、酸素雰囲気中で８００℃で１時間、加熱処理する工程。
【００１４】
５）上部電極を形成した後、酸素雰囲気中で８００℃で３０分間、加熱処理する工程。
【００１５】
なお、所望の膜厚を得るためには、１）から３）の工程を繰り返し、最後に４）、５）の工程を行う。
【００１６】
以上のようにして、強誘電体薄膜又は誘電体薄膜を製造することができる。
【００１７】
【発明が解決しようとする課題】
しかしながら、上記のような従来のＭＯＤ法による強誘電体薄膜の製造方法において、上部電極を形成する前に結晶化を行う工程（工程４））による強誘電体薄膜は、６５０℃以下の焼成温度ではほとんど結晶化せず、高い残留分極値を得るためには、８００℃と極めて高温で、１時間もの長時間加熱処理する必要があった（International Application No.PCT/US93/10021）。このため、粒子径が２０００Å程度の大きさの粗な膜になり、リーク電流が増大すると共に絶縁耐性も低下し、さらに微細加工が困難になることから高集積化には適していなかった。
【００１８】また、従来のＭＯＤ法においては、一回のスピンコートで得られる膜厚を約１０００Å以上にすると、クラックが発生するなどの問題があるため、一回のスピンコートで得られる膜厚を１０００Å以下になるように前駆体溶液の濃度を調整していた。従って、約２０００Åの膜厚を得るためには数回の塗布工程が必要となり、かつ、スピンコーターで一回塗布する毎にＲＴＡでの熱処理が必要となり、素子の製造プロセス上極めて非生産的となっていた。
【００１９】一方、強誘電体不揮発性メモリを高集積化するためには、選択トランジスタと強誘電体キャパシタをコンタクトプラグで接続し、コンタクトプラグ上に強誘電体キャパシタを形成したスタック型構造を採用する必要がある（S.Onishi et al.,IEEE IEDM Technical Digest,p.843(1994)）。ところが、強誘電体薄膜を形成するための酸素雰囲気中での高温で長時間の加熱処理は、強誘電体薄膜と電極との界面における相互拡散や、ポリシリコン等のコンタクトプラグ材料の酸化、コンタクトプラグ材料と下部電極材料や強誘電体薄膜との相互拡散等によるコンタクト不良や特性劣化を引き起こすなどの問題がある。このため、高温に長時間耐える電極材料やバリアメタル材料を厚く形成する必要があるが、これによりキャパシタ部分の段差が大きくなり、素子を高集積化する場合の障害となっている。従って、キャパシタ全体の膜厚を薄くして高集積化を図るためには、強誘電体薄膜は、従来よりも少しでも低温の熱処理で良好な特性が得られることが望ましい。その目安として、強誘電体薄膜の熱処理温度は、６５０℃以下である必要がある。
【００２０】
本発明は、上記課題を解決するためになされたものであって、従来の強誘電体薄膜素子の製造方法と比べて成膜温度が低温化でき、製造プロセスが簡略化される強誘電体薄膜素子の製造方法、該製造方法によって製造された緻密でリーク電流が低減された強誘電体薄膜素子、及びスタック型構造を有する強誘電体メモリ素子を提供することを目的としている
　
イ．第１の実施の形態
　「【００３０】
【発明の実施の形態】以下、本発明による第１の実施の形態について、図面を参照して説明する。図１は、本発明の強誘電体薄膜の製造方法による第１の実施の形態による強誘電体薄膜素子の構造を示す断面図である。図１に示すように、この強誘電体薄膜素子は、ｎ型シリコン基板１の表面に膜厚２００ｎｍのシリコン熱酸化膜２を形成し、その上に、膜厚３０ｎｍのＴａ膜３、膜厚２００ｎｍのＰｔ膜４、膜厚２００ｎｍの強誘電体薄膜であるＳｒＢｉ
2
Ｔａ
2
Ｏ
9
薄膜（以下、ＳＢＴ薄膜と称す）５、膜厚１００ｎｍのＰｔ上部電極６が、それぞれ順次形成されている。
【００３１】次に、図１に示す強誘電体薄膜素子の製造方法について説明する。
【００３２】
まず、ｎ型シリコン基板１の表面に、膜厚が２００ｎｍのシリコン熱酸化膜２を形成する。なお、本実施の形態では、シリコン熱酸化膜の形成方法として、シリコン基板１表面を１０００℃で熱酸化することによって形成する。そして、このシリコン熱酸化膜２上に、膜厚が３０ｎｍのＴａ膜３をスパッタ法により形成し、さらにこの上に、厚さが２００ｎｍのＰｔ膜４を形成し、これを強誘電体薄膜形成基板として用いる。
【００３３】
以下、この基板上にＳＢＴ薄膜５を形成するために用いる前駆体溶液の合成方法、及びこの前駆体溶液を用いて基板上に強誘電体薄膜としてＳＢＴ薄膜を形成する工程を図２の工程図を参照しながら説明する。
【００３４】前駆体溶液合成の出発原料として、タンタルエトキシド（Ｔａ（ＯＣ2Ｈ5）5）、ビスマス−２−エチルヘキサネート（Ｂｉ（Ｃ7Ｈ15ＣＯＯ）2）、及びストロンチウム−２−エチルヘキサネート（Ｓｒ（Ｃ7Ｈ15ＣＯＯ）2）を使用する。タンタルエトキシドを秤量し（ステップＳ１）、２−エチルヘキサネート中に溶解させ（ステップＳ２）、反応を促進させるため、１００℃から最高温度１２０℃まで加熱しながら撹拌し、３０分間反応させる（ステップＳ３）。その後、１２℃で反応によって生成したエタノールと水分を除去する。その溶液に２０ｍｌ〜３０ｍｌのキシレンに溶解させたストロンチウム−２−エチルヘキサネートをＳｒ／Ｔａ＝１／２になるように適量加え（ステップＳ４）、１２５℃から最高温度１４０℃で３０分間加熱撹拌する（ステップＳ５）。その後、この溶液に１０ｍｌのキシレンに溶解させたビスマス−２−エタノールをＳｒ／Ｂｉ／Ｔａ＝１／２．４／２になるように適量加え（ステップＳ６）、１３０℃から最高温度１５０℃で１０時間加熱撹拌する（ステップＳ７）。
【００３５】次に、この溶液から低分子量のアルコールと水と溶媒として使用したキシレンとを除去するために、１３０℃〜１５０℃の温度で５時間蒸留する。この溶液からダストを除去するために、０．４５μｍ径のフィルタで瀘過する（ステップＳ８）。その後、溶液のＳｒＢｉ2.4Ｔａ2.0Ｏ9.6の濃度を０．１ｍｏｌ／ｌに調整し、これを前駆体溶液とする（ステップＳ９）。なお、これらの原料は上記のものに限定されるものではなく、溶媒は上記出発原料が十分溶解するものであればよい。
【００３６】
次いで、上記の前駆体溶液を使用し、以下のような工程で成膜を行う。前述した下部白金電極４を持つ基板上に、上記前駆体溶液を滴下し、２０秒間３０００ｒｐｍでスピン塗布する（ステップＳ１０）。その後、基板を１２０℃に加熱したホットプレーとに載せ、５分間大気中でベークし乾燥させる（ステップＳ１１）。その際、乾燥を均一に進ませるために温度範囲を１００℃〜１３０℃とすることが好ましく、最適な乾燥温度は１２０℃程度である。これは、この温度範囲より高い温度、例えば１５０℃で乾燥を行った場合、後述の積層する段階で膜応力によりクラックが発生するので、それを防止するためである。
【００３７】
その後、完全に溶媒を揮発させるため、ウエハを２５０℃に加熱したホットプレートに載せ、５分間大気中でベークし焼成する（ステップＳ１２）。この温度は溶媒の沸点以上であって、工程時間の短縮のため２５０℃〜３００℃程度の温度で行うことが好ましい。この成膜工程を３回繰り返し、膜厚２００ｎｍの強誘電体薄膜を成膜する。
【００３８】
その後、第１焼成としてＲＴＡ法を用いて、大気圧酸素雰囲気中６００℃で３０分間の熱処理を行い（ステップＳ１３）、ＥＢ（electron beam）蒸着法により、膜厚２００ｎｍのＰｔ上部電極６をマスク蒸着した（ステップＳ１４）。
　
ウ．第２の実施の形態
　「【００５９】
以下、本発明による第２の実施の形態について、図面を参照しながら説明する。図１８は、本発明による第２の実施の形態である強誘電体メモリセルの要部断面図である。図１８に示すように、本実施の形態の強誘電体メモリセルは、第１導電型シリコン基板５４の上に、素子間分離酸化膜３９と、ゲート酸化膜４０と、第２の導電型不純物拡散領域４１と、ポリシリコンワード線４２と、層間絶縁膜４３、４４、５１、５２と、メモリ部コンタクトプラグ４５と、ＴｉＮバリアメタル層４６と、Ｐｔ下部電極４７と、強誘電体薄膜４８と、Ｐｔプレート線４９と、Ｔａ
2
Ｏ
5
バリア絶縁膜５０と、Ａｌビット線５３とを備えている。
【００６０】次に、この強誘電体メモリセルの製造方法について、図１８に示した構造の強誘電体メモリの製造方法の例を示す説明図である図１９を用いて説明する。
【００６１】図１９（ａ）に示すように、スイッチ用トランジスタを公知のＭＯＳＦＥＴ形成工程により形成し、層間絶縁膜４３で覆った後、ビット線が基板の不純物拡散領域４１と接触する部分のみ公知のホトリソグラフィ法とドライエッチング法を用いてコンタクトホールを穿ち、不純物拡散したポリシリコンを埋め込んだ後、公知のＣＭＰ（Chemical Mechanical Polishing）法により、層間絶縁膜４３とポリシリコンプラグ４５の表面を平坦化する。
【００６２】
次に、図１９（ｂ）に示すように、ＴｉＮバリアメタル層４６を公知のスパッタ法により膜厚２０００Å堆積した後、Ｐｔ薄膜４７を公知のスパッタ法により膜厚１０００Å堆積して下部電極とする。この下部電極上に、強誘電体薄膜４８としてＳｒＢｉ
2
Ｔａ
2
Ｏ
9
薄膜（以下、ＳＢＴ薄膜と称す）を形成するのであるが、ＳＢＴ薄膜を形成するために用いる前駆体溶液の合成方法、及びこの前駆体溶液を用いてＳＢＴ薄膜を形成する工程のうち第１焼成までの工程は、前述の第１の実施の形態で説明した図２のステップＳ１からステップＳ１３までの工程と同じであるので説明を省略する
【００６３】第１焼成後のＳＢＴ膜４８とＰｔ下部電極４７とＴｉＮバリアメタル層４６を公知のホトリソグラフィ法とドライエッチング法を用いて、３．０μｍ角の大きさに加工して、図１９（ｂ）に示すような形状とする。ドライエッチングには、ＥＣＲエッチャーを用い、使用したガス種は、ＳＢＴ膜がＡｒとＣｌ2とＣＦ4との混合ガス、Ｐｔ下部電極がＣ2Ｆ6とＣＨＦ3とＣｌ2との混合ガス、ＴｉＮバリアメタルがＣｌ2ガスである。この時、ＳＢＴ膜及びＰｔ下部電極は非常に緻密で平坦であるので、精密な微細加工が可能であり、ＣＤロスは０．１μｍ以下に抑えることができる。
【００６４】次に、図１９（ｃ）に示すように、膜厚３００ÅのＴａ2Ｏ5バリア絶縁膜５０を公知のスパッタ法を用いて堆積し、続いて、層間絶縁膜５１として膜厚１５００Åのシリコン酸化膜を公知のＣＶＤ法にて堆積し、その後、ＳＢＴ膜上部に公知のホトリソグラフィ法とドライエッチング法を用いて、２．０μｍ角のコンタクトホールを形成する。
【００６５】次に、図１９（ｄ）に示すように、膜厚１０００ÅのＰｔ上部電極を公知のスパッタ法により形成し、公知のホトリソグラフィ法とドライエッチング法を用いて加工してプレート線４９とした後、第２の熱処理として、ＲＴＡ法を用いて１０Ｔｏｒｒの酸素雰囲気中で６００℃で３０分間の熱処理を行い、ＳＢＴ膜を結晶化させた。結晶化させた後のＳＢＴ膜の断面はやはり非常に平滑で緻密であり、強誘電体キャパシタの形状を損ねることはなかった。また、ＳＢＴ膜の膜厚を測定したところ、２０００Åであった。」
　
エ．発明の効果
　「【００８３】
【発明の効果】本発明の強誘電体薄膜素子の製造方法によれば、ゾルゲル法又はＭＯＤ法による強誘電体薄膜素子の製造方法において、強誘電体薄膜材料の成分元素から成る前駆体溶液を塗布して乾燥した後、膜中の有機物成分を熱分解除去するための加熱処理を省略して、塗布乾燥工程を数回繰り返して所定の膜厚とし、その後、第１の熱処理工程により強誘電体薄膜を形成した後、第２の熱処理工程として、１気圧より低いガス圧力雰囲気中にて加熱することにより、強誘電体薄膜を結晶化させており、従来の方法よりも成膜温度の低温化が可能となる。さらに、本発明の強誘電体薄膜の製造方法により作製された膜は、粒子径の小さい緻密な膜となり、リーク電流が小さく絶縁耐性の高い強誘電体薄膜を得ることができる。
【００８４】より詳細には、従来の製造方法のおいて６５０℃以下の焼成温度ではほとんど結晶化しない上に、強誘電体メモリとして必要な特性を得るためには７３０℃以上の焼成が必要であったが、本発明の製造方法では従来の製造方法より１００℃以上の低温化が可能となり、６００℃という低温の焼成温度でもメモリとして十分な特性が得られるので、強誘電体メモリのスタック構造を用いた集積化が可能となる。
【００８５】また、本発明の強誘電体薄膜素子の製造方法により作製された薄膜は、結晶粒子の粗大化を抑制して膜の緻密化、表面平坦化が実現でき、微細加工にも適しているので、より高密度なデバイスの製造が実現できる。」
　
オ．図面について
　図１８並びに図１９（ｃ）及び（ｄ）からは、Ｔａ2Ｏ5バリア絶縁膜５０が、強誘電体薄膜４８の少なくとも側面を覆っていることが見て取れる。
　
（２−１−２）引用発明
　上記ア〜オによれば、引用例１には、次の発明（以下「引用発明」という。）が記載されているものと認められる。
　
　「第１導電型シリコン基板５４の上に、ゲート酸化膜４０と、第２の導電型不純物拡散領域４１と、ポリシリコンワード線４２と、メモリ部コンタクトプラグ４５と、ＴｉＮバリアメタル層４６と、Ｐｔ下部電極４７と、前記Ｐｔ下部電極４７上に形成した強誘電体薄膜４８と、Ｐｔプレート線４９と、前記強誘電体薄膜４８の少なくとも側面を覆うＴａ2Ｏ5バリア絶縁膜５０とを備え、
　前記強誘電体薄膜４８はＳｒＢｉ2Ｔａ2Ｏ9薄膜であり、
　前記強誘電体薄膜４８の形成ステップは、強誘電体薄膜材料の成分元素から成る前駆体溶液を塗布するステップと、前記前駆体溶液を乾燥するステップと、前記塗布するステップと前記乾燥するステップとを数回繰り返して所定の膜厚とするステップと、ＲＴＡ法を用いた第１の熱処理ステップにより強誘電体薄膜を形成することを含むことを特徴とする強誘電体メモリセル。」
　
（２−２）引用例２：特表平９−５０４４１２号公報
　本願の優先権主張の日前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である特表平９−５０４４１２号公報（以下「引用例２」という。）には、「集積回路用コンデンサの構造およびその製造方法」（発明の名称）に関して、図３、４、６、７及び１２とともに、次の記載がある。
　
　「本発明の実施の形態１による集積回路において、メモリ素子のコンデンサ５０は、Ｐ型、＜１００＞半導体シリコン・ウエハの形式で、従来の集積回路用の基板５２の上に設けられ、その１部が図３に示される。この基板は、他の電子装置構造（図示せず）を含む、部分的な集積回路の要素から構成される。基板上に設けられた第１の導電層は、非導電誘電体層５３によって半導体基板から分離されたコンデンサの第１（下部）電極５４を形成する。適切な導電性金属、合金または導電性金属オキサイドの単一層５４が供給される。一方、電極５４は、導電性金属、または金属オキサイド層５６、導電性オキサイドなどの導電性障壁層５８を含む多層構造から成る。
その上に横たわる従来の誘電体６０は、貫通孔６２を形成する。この貫通孔はコンデンサ誘電体材料６６で埋められる。コンデンサ誘電体材料６６は、第１の誘電体よりも誘電体強度が高いという特徴があり、従来の高誘電体強度誘電体、または、好ましくは、強誘電体材料を含む。コンデンサ誘電体６６は、間に誘電体障壁層６４が入ることによって、側壁スペーサの形で第１の誘電体層６０から分離される。都合の良いことに、コンデンサ誘電体が強誘電体材料である場合、障壁層６４は拡散障壁として機能し、強誘電体６６と従来の誘電体６０の間の相互作用を防ぐ。
　実施の形態２によるコンデンサ構造から成る集積回路において、その構造は実施の形態１のものと同様であり、第１の電極１５４は基板１５２の上に設けられる。そしてコンデンサ誘電体１６６、すなわち、強誘電体材料は、側壁スペーサ１６４の形式で第１の誘電体層１６０内の孔の中に形成された誘電体障壁層１６４によって、周囲の従来の誘電体材料から分離される。しかし、この構造は、誘電体障壁１７０の第１の層を含む平らな誘電体層が設けられること、その上に横たわる従来の誘電体層１７２が強誘電体１６６の表面を覆い、隣の同一平面上の誘電体層１６０の表面上に延びているという点で異なっている。接触ホールは、誘電体層１７０、１７２の両方を貫通して設けられる。上に横たわる導電層１７６は、接触ホール１７４まで延び、コンデンサ誘電体と直接接触する。後者の構成は、相互接続金属被覆を形成する導電層１７６が、強誘電体材料と互換性のある金属あるいは金属合金を含む場合には実現可能である、それによって強誘電体層と直接接触することができる。したがって、実施の形態１のように第２の電極を別に形成する必要はなくなる。
　実施の形態１および２によるコンデンサ構造において、コンデンサ誘電体は、第１の誘電体の中に形成された貫通孔内に設けられる。このように、第２の誘電体層のパターン化およびエッチングが不要になる。コンデンサ誘電体が強誘電体材料であるところでは、この構造では、コンデンサ誘電体と電極が直接接蝕する以外に、コンデンサ誘電体が誘電体障壁層内に封じ込められる。この障壁層は、コンデンサ誘電体材料とあまり反応せず、不純物に対する拡散障壁として機能し、周囲の材料との反応を防ぐ非導電材料でつくられる。」（１３ページ２６行〜１５ページ１２行）
　
　「開口６２を形成した後、局所的な誘電体障壁層６４は、後述の開口内の誘電体層の側壁の上に形成される。その後、この開口の中はコンデンサ誘電体で埋められる。
　コンデンサ誘電体材料は、開口を埋めて誘電体層の表面と同じ高さにするために既知の方法で堆積される。たとえば、全体に第２の誘電体層を堆積した後、エッチングまたは研磨によってコンデンサ誘電体を除去し、第１の誘電体の表面と同一平面にする平面化を行うことによって、開口を埋めることができる。堆積は、既知の適切なプロセス（たとえば、ゾルゲル蒸着、ＣＶＤ、スパッタリング、レーザ除去、スピン・オン・ガラス）によって達成される。
好ましい強誘電体材料は、ゾルゲル・プロセスかＣＶＤによって堆積されたＰＺＴである。他に、ペロブスカイト強誘電体、強誘電オキサイド材料、および非強誘電体強度材料、すなわち、タンタルオキサイド等の選択された非導電性金属オキサイドが代用できる
　
　「堆積方法によっては、材料を結晶化させ高密度にするために、強誘電体コンデンサ誘電体のアニーリングが必要になる。強誘電体層の堆積後の適切なアニーリングステップとしては、必要なら、たとえば、６００〜７００度の酸素を含む雰囲気中での熱処理が含まれる。熱処理の間、側壁スペーサ６４を形成する障壁材料は、強誘電体層中の不純物に対する拡散障壁として作用し、強誘電体材料と第１の誘電体材料の相互作用を防ぐ。
　
このように、誘電体障壁層６４は、強誘電体材料と第１の誘電体材料の間に拡散障壁をつくる、たとえば、Ａｌ
2
Ｏ
3
のような、適切な誘電体材料の層でできた側壁スペーサ６４として形成される。
　コンデンサ構造を完成するために、第２の導電層６８が全面に設けられてパターン化され、コンデンサの第２の接点（最上）電極を強誘電体で満たされた領域の表面に形成する。この第２の電極は、たとえば、Ｐｔまたは他の適切な貴金属、金属合金またはＲｕＯ2のような導電性金属オキサイドで構成される。一方、この電極は、導電性障壁層、およびその上に横たわる、たとえば、Ｐｔ／ＲｕＯ2を含む複数の導電層の多層構造で構成され得る。後者は、強誘電体材料と導電性電極材料の間に横たわる障壁層を有する第１の電極と同様の構成である。第２の電極６８は、パターン化されて、強誘電体材料６６の平面化された表面上の領域に接点を形成する。その後、その上に、たとえば、側壁スペーサと同じＡｌ2Ｏ3などの誘電体障壁材料の層７０で構成された誘電体が全面に供給され、強誘電体層の露出している表面に覆い被さる。その上に横たわる従来の誘電体の層、たとえば、二酸化シリコンの層７２は、その上に従来の相互接続金属被覆が形成される前に、誘電体に厚さを付け加える。図１２で示すとおり、接触ホール７５は誘電体層７０、７２を通して形成され、その上の接蝕金属被覆７６はこの接触ホールの中で第２の電極６８と接触する。
　続いて、上部電極への接触は、誘電体層を異方性エッチングして接触ホールを開け、導電性金属層を堆積する、従来のステップによって供給される。適切な接触金属被覆は、Ａｌ合金、タングステン、銅、または他に知られた適当な導電性金属および合金で構成される。
　強誘電体層の堆積後のプロセスの早い段階で、強誘電体材料アニーリングおよび結晶化の処理ステップが含まれない場合、たとえば、高温処理が必要なタングステンのような高温での接蝕金属の堆積においてもコンデンサ誘電体をアニーリングすることが可能である。
　したがって、この結果生ずるコンデンサ構造は、簡単で非常にコンパクトであり、また、既知のバイポーラおよびＣＭＯＳ集積回路プロセスとも互換性のあるプロセスで製造できる。
　
Ａｌ
2
Ｏ
3
以外の非導電性誘電体材料で、側壁スペーサを形成するのに適しているのは、周囲の誘電体層と強誘電体層との不要な相互拡散や反応を防ぐ障壁を供給する誘電体材料、たとえば、Ｔａ
2
Ｏ
5
、ＡｌＮ、ＭｇＯ、ＳｒＴｉＯ
3
、シリコン・オキシニトライド等である
　
（２−３）引用例３：特表平８−５０２６２８号公報
　本願の優先権主張の日前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である特表平８−５０２６２８号公報（以下「引用例３」という。）には、「層状超格子物質を作製し、それを含む電子デバイスを作製する方法」（発明の名称）に関して、図１とともに、次の記載がある。
　
　「
次いで、混合、蒸留および調整済の前駆体溶液を基板１８に被覆する。この被覆処理はスピン・オン法で行うことが望ましい。
　スピン・オン処理と噴霧堆積処理により溶媒の一部は除去されるが、溶媒の一部は被覆処理後に残存する。
乾燥工程８８で、この溶媒を湿った膜から除去する。
　
乾燥工程８８に次いで、ＲＴＰベーク工程８９を任意に行う。
　スピン法その他による一回の被覆厚さは、続く加熱工程８８、８９、９２での体積収縮による亀裂を防止するために、非常に重要である。亀裂の無い膜を得るためには、１回分のスピン・コート層はベーク工程８９後に２０００Å未満でなくてはならない。したがって、２０００Åより厚い膜を得るには多数回の被覆が必要である。
望ましい膜形成工程ではスピン・オン被覆１回毎にＲＴＰベークを行う。すなわち、図１に示したように、基板を被覆、乾燥、およびＲＴＰベークした後、所望厚さを得るのに必要な回数だけ工程９０を繰り返す
　
　「
第１の実施例として、多数のキャパシタ１２、２４、１６等を含み層状超格子物質３０がタンタル酸ストロンチウムビスマス（ＳｒＢｉ
2
Ｔａ
2
Ｏ
9
）であるウェハ１０を作製した。
　
（３）対比
（３−１）補正発明と引用発明とを対比する。
　引用発明の「第１導電型シリコン基板５４の上に、ゲート酸化膜４０と、第２の導電型不純物拡散領域４１と、ポリシリコンワード線４２」を備えるという構成についてみると、「第１導電型シリコン基板５４の上」の「ゲート酸化膜４０と、第２の導電型不純物拡散領域４１と、ポリシリコンワード線４２」がトランジスタを構成するものであることは明らかであり、「第２の導電型不純物拡散領域４１」、「第１導電型シリコン基板５４」は、それぞれ、補正発明の「電荷蓄積ノード」、「半導体基板」に相当するから、引用発明の「第１導電型シリコン基板５４の上に、ゲート酸化膜４０と、第２の導電型不純物拡散領域４１と、ポリシリコンワード線４２」を備える構成は、補正発明の「トランジスタ及び電荷蓄積ノードが形成された半導体基板」を備える構成に相当する。
　
（３−２）引用発明の「第１導電型シリコン基板５４の上に、」「ＴｉＮバリアメタル層４６と、Ｐｔ下部電極４７」を備える構成において、「ＴｉＮバリアメタル層４６と、Ｐｔ下部電極４７」は、補正発明の「電荷蓄積電極」に相当するから、引用発明の「第１導電型シリコン基板５４の上に、」備えられた「ＴｉＮバリアメタル層４６と、Ｐｔ下部電極４７」は、補正発明の「前記半導体基板上に形成された電荷蓄積電極」に相当する。
　また、引用発明の「前記Ｐｔ下部電極４７上に形成した強誘電体薄膜４８」は、補正発明の「前記電荷蓄積電極の上部に形成された強誘電性膜」に相当する。
　また、引用例１の図１８及び１９の記載を参照すると、「強誘電体薄膜４８」の上側に形成されていることは明らかであるから、引用発明の「Ｐｔプレート線４９」は、補正発明の「前記強誘電性膜の上部に形成されるプレート電極」に相当する。
　また、引用発明の「前記強誘電体薄膜４８の少なくとも側面を覆うＴａ2Ｏ5バリア絶縁膜５０」は、補正発明の「前記強誘電性膜の側面を覆う誘電体保護膜」に相当する。
　また、引用発明の「前記強誘電体薄膜４８はＳｒＢｉ2Ｔａ2Ｏ9薄膜であ」るという構成は、補正発明の「前記強誘電性膜はＳｒＢｉ２Ｔａ2Ｏ９膜（ＳＢＴ膜）であ」るという構成に相当する。
　
（３−３）引用発明の「前記強誘電体薄膜４８の形成ステップ」は、補正発明の「前記ＳＢＴ膜を形成する段階」に相当し、引用発明の「強誘電体薄膜材料の成分元素から成る前駆体溶液を塗布するステップ」は、補正発明の「電荷蓄積電極用導電層の上部に第１ＳＢＴ膜を形成する段階」に相当し、引用発明の「前記前駆体溶液を乾燥するステップ」は、補正発明の「前記第１ＳＢＴ膜を乾燥させる段階」に相当し、引用発明の「ＲＴＡ法を用いた第１の熱処理ステップにより強誘電体薄膜を形成すること」は、補正発明の「前記乾燥させた」「ＳＢＴ膜を急速熱処理する段階」に相当する。
　また、引用発明の「強誘電体メモリセル」は、補正発明の「強誘電性メモリデバイス」に相当する。
　
（３−４）そうすると、補正発明と引用発明とは、
　
　「トランジスタ及び電荷蓄積ノードが形成された半導体基板、
　前記半導体基板上に形成された電荷蓄積電極、
　前記電荷蓄積電極の上部に形成された強誘電性膜、
　前記強誘電性膜の上部に形成されるプレート電極、
　及び前記強誘電性膜の側面を覆う誘電体保護膜を含み、
　前記強誘電性膜はＳｒＢｉ２Ｔａ2Ｏ９膜（ＳＢＴ膜）であることを特徴とする強誘電性メモリデバイス。」
　
　である点で一致し、以下の点で相違する。
　
（相違点１）
　「前記強誘電性膜の側面を覆う誘電体保護膜」が、補正発明では「ＳｒＴｉＯ３膜である」のに対して、引用発明は、「Ｔａ2Ｏ5バリア絶縁膜５０」である点。
　
（相違点２）
　補正発明は、「前記ＳＢＴ膜を形成する段階は、電荷蓄積電極用導電層の上部に第１ＳＢＴ膜を形成する段階、前記第１ＳＢＴ膜を乾燥させる段階、前記乾燥させた第１ＳＢＴ膜を急速熱処理する段階、前記第１ＳＢＴ膜上部に第２ＳＢＴ膜を形成する段階、前記第２ＳＢＴを乾燥させる段階、及び前記第２ＳＢＴ膜を急速熱処理する段階を含」むのに対して、引用発明は、補正発明の「前記ＳＢＴ膜を形成する段階」、「電荷蓄積電極用導電層の上部に第１ＳＢＴ膜を形成する段階」、「前記第１ＳＢＴ膜を乾燥させる段階」、「前記乾燥させた」「ＳＢＴ膜を急速熱処理する段階」に、各々相当する「前記強誘電体薄膜４８の形成ステップ」、「強誘電体薄膜材料の成分元素から成る前駆体溶液を塗布するステップ」、「前記前駆体溶液を乾燥するステップ」、「ＲＴＡ法を用いた第１の熱処理ステップ」を有するものの、補正発明の各段階と、引用発明の各ステップでは、その順序が異なる点。
　
（４）相違点についての当審の判断
（４−１）相違点１について
（４−１−１）引用例２には、「その上に横たわる従来の誘電体６０は、貫通孔６２を形成する。この貫通孔はコンデンサ誘電体材料６６で埋められる。コンデンサ誘電体材料６６は、第１の誘電体よりも誘電体強度が高いという特徴があり、従来の高誘電体強度誘電体、または、好ましくは、強誘電体材料を含む。コンデンサ誘電体６６は、間に誘電体障壁層６４が入ることによって、側壁スペーサの形で第１の誘電体層６０から分離される。都合の良いことに、コンデンサ誘電体が強誘電体材料である場合、障壁層６４は拡散障壁として機能し、強誘電体６６と従来の誘電体６０の間の相互作用を防ぐ。」（１４ページ６行〜１３行）、「好ましい強誘電体材料は、ゾルゲル・プロセスかＣＶＤによって堆積されたＰＺＴである。他に、ペロブスカイト強誘電体、強誘電オキサイド材料、および非強誘電体強度材料、すなわち、タンタルオキサイド等の選択された非導電性金属オキサイドが代用できる。」（１６ページ１８行〜２２行）、「このように、誘電体障壁層６４は、強誘電体材料と第１の誘電体材料の間に拡散障壁をつくる、たとえば、Ａｌ2Ｏ3のような、適切な誘電体材料の層でできた側壁スペーサ６４として形成される。」（１７ページ１２行〜１４行）及び「Ａｌ2Ｏ3以外の非導電性誘電体材料で、側壁スペーサを形成するのに適しているのは、周囲の誘電体層と強誘電体層との不要な相互拡散や反応を防ぐ障壁を供給する誘電体材料、たとえば、Ｔａ2Ｏ5、ＡｌＮ、ＭｇＯ、ＳｒＴｉＯ3、シリコン・オキシニトライド等である。」（１８ページ１６行〜１９行）という記載がある。
　
（４−１−２）したがって、引用例２には、「誘電体障壁層６４」が、「拡散障壁として機能し、強誘電体６６と従来の誘電体６０の間の相互作用を防ぐ」（１４ページ１２行〜１３行）機能を有するものであることが記載されているとともに、「誘電体障壁層６４」に適する材料として、「Ａｌ2Ｏ3」以外に、「Ｔａ2Ｏ5」及び「ＳｒＴｉＯ3」が同列に記載されているものと認められる。
　また、「障壁」という用語は、「バリア」と同義であることは当業者にとって自明である。
　したがって、引用発明の「前記強誘電体薄膜４８の少なくとも側面を覆う」膜として、「Ｔａ2Ｏ5バリア絶縁膜５０」に換えて、同様に誘電体障壁層としての機能を有するＳｒＴｉＯ3層を採用すること、すなわち、補正発明のように、「前記強誘電性膜の側面を覆う誘電体保護膜」を有し、「前記誘電体保護膜はＳｒＴｉＯ３膜である」構成とすることは、当業者が容易になし得たことである。
　したがって、相違点１は、当業者が容易になし得た範囲に含まれる程度のものである。
　
（４−２）相違点２について
（４−２−１）一般に、基板上に塗布成膜する工程、得られた膜を加熱乾燥する工程、膜中の有機物成分を熱分解除去するためにＲＴＡ（Rapid Thermal Annealing）法を用いて加熱処理する工程、を繰り返して、ＳｒＢｉ2Ｔａ2Ｏ9の所望の膜厚を得ること、すなわち、補正発明のように、「前記ＳＢＴ膜を形成する段階は、電荷蓄積電極用導電層の上部に第１ＳＢＴ膜を形成する段階、前記第１ＳＢＴ膜を乾燥させる段階、前記乾燥させた第１ＳＢＴ膜を急速熱処理する段階、前記第１ＳＢＴ膜上部に第２ＳＢＴ膜を形成する段階、前記第２ＳＢＴを乾燥させる段階、及び前記第２ＳＢＴ膜を急速熱処理する段階を含」むものとすることは、例えば、以下に示す引用例１の従来技術に関する記載、及び引用例３の記載からも分かるように、当業者における周知技術である。
　
ア．引用例１の従来技術に関する記載
　「【０００９】特に、上記ビスマス層状構造化合物薄膜の成膜方法としては、ＭＯＤ法が用いられており、従来のＭＯＤ法の成膜プロセスでは、下記のような工程で強誘電体薄膜又は誘電体薄膜が製造される（International Application No.PCT/US92/10542,PCT/US93/10021）。
【００１０】１）複合アルキシド等からなる前駆体溶液をスピンコート法等で基板上に塗布成膜する工程。
【００１１】２）溶媒や１）の工程において反応生成したアルコールや残留水分を膜中より離脱させるために、１５０℃で３０秒から数分間、得られた膜を加熱乾燥する工程。
【００１２】３）膜中の有機物成分を熱分解除去するためにＲＴＡ（Rapid Thermal Annealing）法を用いて酸素雰囲気中で７２５℃で３０秒間、加熱処理する工程。
【００１３】４）膜を結晶化させるために、酸素雰囲気中で８００℃で１時間、加熱処理する工程。
【００１４】５）上部電極を形成した後、酸素雰囲気中で８００℃で３０分間、加熱処理する工程。
【００１５】なお、所望の膜厚を得るためには、１）から３）の工程を繰り返し、最後に４）、５）の工程を行う。」
　
イ．引用例３の記載
　「混合、蒸留および調整済の前駆体溶液を基板１８に被覆する。この被覆処理はスピン・オン法で行うことが望ましい。」（２０ページ９行〜１０行）
　「乾燥工程８８で、この溶媒を湿った膜から除去する。」（２０ページ１４行〜１５行）
　「乾燥工程８８に次いで、ＲＴＰベーク工程８９を任意に行う。」（２０ページ２５行）
　「図１に示したように、基板を被覆、乾燥、およびＲＴＰベークした後、所望厚さを得るのに必要な回数だけ工程９０を繰り返す。」（２１ページ１４行〜１６行）
　「多数のキャパシタ１２、２４、１６等を含み層状超格子物質３０がタンタル酸ストロンチウムビスマス（ＳｒＢｉ2Ｔａ2Ｏ9）であるウェハ１０を作製した。」（２４ページ１５行〜１７行）
　
（４−２−２）そして、引用発明は、引用例１の００１７段落〜００２０段落の記載から、上記（４−２−１）に記載した周知技術における課題（引用例１の００１７段落〜００１９段落に記載）を解決することを目的として、「前記強誘電体薄膜４８の形成ステップは、強誘電体薄膜材料の成分元素から成る前駆体溶液を塗布するステップと、前記前駆体溶液を乾燥するステップと、前記塗布するステップと前記乾燥するステップとを数回繰り返して所定の膜厚とするステップと、ＲＴＡ法を用いた第１の熱処理ステップ」を採用したものであることが明らかである。
　したがって、強誘電性膜としてのＳｒＢｉ２Ｔａ2Ｏ９膜（ＳＢＴ膜）の形成方法としては、補正発明よりも引用発明の方が、より改良されたものということができるから、引用発明において、改良された手法である「前記強誘電体薄膜４８の形成ステップは、強誘電体薄膜材料の成分元素から成る前駆体溶液を塗布するステップと、前記前駆体溶液を乾燥するステップと、前記塗布するステップと前記乾燥するステップとを数回繰り返して所定の膜厚とするステップと、ＲＴＡ法を用いた第１の熱処理ステップ」に換えて、従来の手法である補正発明の「前記ＳＢＴ膜を形成する段階は、電荷蓄積電極用導電層の上部に第１ＳＢＴ膜を形成する段階、前記第１ＳＢＴ膜を乾燥させる段階、前記乾燥させた第１ＳＢＴ膜を急速熱処理する段階、前記第１ＳＢＴ膜上部に第２ＳＢＴ膜を形成する段階、前記第２ＳＢＴを乾燥させる段階、及び前記第２ＳＢＴ膜を急速熱処理する段階を含」む製造方法を採用すれば、従来からある強誘電体メモリセルを作成することができるということは、当業者であれば自明に察知し得たことである。
　したがって、相違点２は、引用例１及び３に記載された周知技術を勘案することにより、当業者が容易になし得た範囲に含まれる程度のものである。
　
（４−３）判断についてのまとめ
　以上のとおりであるから、上記相違点１及び２は、いずれも当業者が容易になし得た範囲に含まれる程度のものである。
　したがって、補正発明は、引用例１及び３に記載された周知技術を勘案することにより、引用発明及び引用例２に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができない。
　
（５）独立特許要件についてのまとめ
　以上検討したとおり、本件補正は、補正後の請求項１８に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができないものであるから、特許法第１７条の２第５項において準用する同法第１２６条第５項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項をいう。以下同じ。）の規定に適合しない。
　
５．補正の却下の決定についてのまとめ
　本件補正は、特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しないものであるから、同法１５９条１項において読み替えて準用する同法５３条１項の規定により、却下すべきものである。
　
第３．本願発明について
　以上のとおり、平成１９年８月６日付けの手続補正は却下されたので、本願の請求項１〜２０に係る発明は、平成１８年１１月２９日付けの手続補正により補正された明細書及び図面の記載からみて、その請求項１〜２０に記載されている事項により特定されるとおりのものであり、そのうちの請求項１９に係る発明（以下「本願発明」という。）は、請求項１９に記載された事項により特定される以下のとおりのものである。
　
　「【請求項１９】　トランジスタ及び電荷蓄積ノードが形成された半導体基板、
　前記半導体基板上に形成された電荷蓄積電極、
　前記電荷蓄積電極の上部に形成された強誘電性膜、
　前記強誘電性膜の上部に形成されるプレート電極、
　及び前記強誘電性膜の側面を覆う誘電体保護膜を含み、
　前記強誘電性膜はＳｒＢｉ２Ｔａ２Ｏ９膜（ＳＢＴ膜）であり、
　前記ＳＢＴ膜を形成する段階は、電荷蓄積電極用導電層の上部に第１ＳＢＴ膜を形成する段階、前記第１ＳＢＴ膜を乾燥させる段階、前記乾燥させた第１ＳＢＴ膜を急速熱処理する段階、前記第１ＳＢＴ膜上部に第２ＳＢＴ膜を形成する段階、前記第２ＳＢＴを乾燥させる段階、及び前記第２ＳＢＴ膜を急速熱処理する段階を含むことを特徴とする、強誘電性メモリデバイス。」
　
第４．引用刊行物に記載された発明
　引用例１〜３には、各々上記第２．４．（２−１）〜（２−３）に記載したとおりの事項が記載されており、また、引用例１には、上記第２．４．（２−１−２）に記載したとおり、以下の発明（引用発明）が記載されているものと認められる。
　
　「第１導電型シリコン基板５４の上に、ゲート酸化膜４０と、第２の導電型不純物拡散領域４１と、ポリシリコンワード線４２と、メモリ部コンタクトプラグ４５と、ＴｉＮバリアメタル層４６と、Ｐｔ下部電極４７と、前記Ｐｔ下部電極４７上に形成した強誘電体薄膜４８と、Ｐｔプレート線４９と、前記強誘電体薄膜４８の少なくとも側面を覆うＴａ2Ｏ5バリア絶縁膜５０とを備え、
　前記強誘電体薄膜４８はＳｒＢｉ2Ｔａ2Ｏ9薄膜であり、
　前記強誘電体薄膜４８の形成ステップは、強誘電体薄膜材料の成分元素から成る前駆体溶液を塗布するステップと、前記前駆体溶液を乾燥するステップと、前記塗布するステップと前記乾燥するステップとを数回繰り返して所定の膜厚とするステップと、ＲＴＡ法を用いた第１の熱処理ステップにより強誘電体薄膜を形成することを含むことを特徴とする強誘電体メモリセル。」
　
第５．本願発明と引用発明との対比
１．本願発明と引用発明とを対比する。
　引用発明の「第１導電型シリコン基板５４の上に、ゲート酸化膜４０と、第２の導電型不純物拡散領域４１と、ポリシリコンワード線４２」を備えるという構成についてみると、「第１導電型シリコン基板５４の上」の「ゲート酸化膜４０と、第２の導電型不純物拡散領域４１と、ポリシリコンワード線４２」がトランジスタを構成するものであることは明らかであり、「第２の導電型不純物拡散領域４１」、「第１導電型シリコン基板５４」は、それぞれ、本願発明の「電荷蓄積ノード」、「半導体基板」に相当するから、引用発明の「第１導電型シリコン基板５４の上に、ゲート酸化膜４０と、第２の導電型不純物拡散領域４１と、ポリシリコンワード線４２」を備える構成は、本願発明の「トランジスタ及び電荷蓄積ノードが形成された半導体基板」を備える構成に相当する。
　
２．引用発明の「第１導電型シリコン基板５４の上に、」「ＴｉＮバリアメタル層４６と、Ｐｔ下部電極４７」を備える構成において、「ＴｉＮバリアメタル層４６と、Ｐｔ下部電極４７」は、本願発明の「電荷蓄積電極」に相当するから、引用発明の「第１導電型シリコン基板５４の上に、」備えられた「ＴｉＮバリアメタル層４６と、Ｐｔ下部電極４７」は、本願発明の「前記半導体基板上に形成された電荷蓄積電極」に相当する。
　また、引用発明の「前記Ｐｔ下部電極４７上に形成した強誘電体薄膜４８」は、本願発明の「前記電荷蓄積電極の上部に形成された強誘電性膜」に相当する。
　また、引用例１の図１８及び１９の記載を参照すると、「強誘電体薄膜４８」の上側に形成されていることは明らかであるから、引用発明の「Ｐｔプレート線４９」は、本願発明の「前記強誘電性膜の上部に形成されるプレート電極」に相当する。
　また、引用発明の「前記強誘電体薄膜４８の少なくとも側面を覆うＴａ2Ｏ5バリア絶縁膜５０」は、本願発明の「前記強誘電性膜の側面を覆う誘電体保護膜」に相当する。
　また、引用発明の「前記強誘電体薄膜４８はＳｒＢｉ2Ｔａ2Ｏ9薄膜であ」るという構成は、本願発明の「前記強誘電性膜はＳｒＢｉ２Ｔａ2Ｏ９膜（ＳＢＴ膜）であ」るという構成に相当する。
　
３．引用発明の「前記強誘電体薄膜４８の形成ステップ」は、本願発明の「前記ＳＢＴ膜を形成する段階」に相当し、引用発明の「強誘電体薄膜材料の成分元素から成る前駆体溶液を塗布するステップ」は、本願発明の「電荷蓄積電極用導電層の上部に第１ＳＢＴ膜を形成する段階」に相当し、引用発明の「前記前駆体溶液を乾燥するステップ」は、本願発明の「前記第１ＳＢＴ膜を乾燥させる段階」に相当し、引用発明の「ＲＴＡ法を用いた第１の熱処理ステップにより強誘電体薄膜を形成すること」は、本願発明の「前記乾燥させた」「ＳＢＴ膜を急速熱処理する段階」に相当する。
　また、引用発明の「強誘電体メモリセル」は、本願発明の「強誘電性メモリデバイス」に相当する。
　
４．そうすると、本願発明と引用発明とは、
　
　「トランジスタ及び電荷蓄積ノードが形成された半導体基板、
　前記半導体基板上に形成された電荷蓄積電極、
　前記電荷蓄積電極の上部に形成された強誘電性膜、
　前記強誘電性膜の上部に形成されるプレート電極、
　及び前記強誘電性膜の側面を覆う誘電体保護膜を含み、
　前記強誘電性膜はＳｒＢｉ２Ｔａ2Ｏ９膜（ＳＢＴ膜）であることを特徴とする強誘電性メモリデバイス。」
　
　である点で一致し、以下の点で相違する。
　
（相違点４）
　本願発明は、「前記ＳＢＴ膜を形成する段階は、電荷蓄積電極用導電層の上部に第１ＳＢＴ膜を形成する段階、前記第１ＳＢＴ膜を乾燥させる段階、前記乾燥させた第１ＳＢＴ膜を急速熱処理する段階、前記第１ＳＢＴ膜上部に第２ＳＢＴ膜を形成する段階、前記第２ＳＢＴを乾燥させる段階、及び前記第２ＳＢＴ膜を急速熱処理する段階を含」むのに対して、引用発明は、本願発明の「前記ＳＢＴ膜を形成する段階」、「電荷蓄積電極用導電層の上部に第１ＳＢＴ膜を形成する段階」、「前記第１ＳＢＴ膜を乾燥させる段階」、「前記乾燥させた」「ＳＢＴ膜を急速熱処理する段階」に、各々相当する「前記強誘電体薄膜４８の形成ステップ」、「強誘電体薄膜材料の成分元素から成る前駆体溶液を塗布するステップ」、「前記前駆体溶液を乾燥するステップ」、「ＲＴＡ法を用いた第１の熱処理ステップ」を有するものの、本願発明の各段階と、引用発明の各ステップでは、その順序が異なる点。
　
第６．相違点についての当審の判断
　本願発明と引用発明との相違点である相違点４は、上記第２．４．（３）において検討した、補正発明と引用発明との相違点のうちの相違点２と同一である。
　そして、上記第２．４．（４−２）において検討したとおり、上記相違点２は、引用例１及び３に記載された周知技術を勘案することにより、当業者が容易になし得た範囲に含まれる程度のものであるから、相違点４も同様に、引用例１及び３に記載された周知技術を勘案することにより、当業者が容易になし得た範囲に含まれる程度のものである。
　したがって、本願発明は、引用例１及び３に記載された周知技術を勘案することにより、引用発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
第７．むすび 
　以上のとおりであるから、他の請求項について検討するまでもなく、本願は拒絶をすべきものである。
　
　よって、上記結論のとおり審決する。