【事件の表示】
　特願２００４−３７６８９１「半導体記憶装置」拒絶査定不服審判事件〔平成１８年　７月１３日出願公開、特開２００６−１８５４８８〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１６年１２月２７日に出願した特願２００４−３７６８９１号であって、平成２０年８月２２日付けで手続補正がなされ、同年９月１９日付けで拒絶査定がなされ、これに対して同年１０月２３日に拒絶査定に対する審判請求がなされたものである。
　
２．本願発明
　本願の請求項１〜１１に係る発明は、平成２０年８月２２日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲１〜１１に記載されている事項により特定されるとおりのものであり、そのうちの請求項１０に係る発明（以下「本願発明」という。）は、請求項１０に記載されている事項により特定される以下のとおりのものである。
　
　「【請求項１０】
　リダンダンシ置換判定回路において、リダンダンシ置換判定回路チェーンはフューズ判定スタート信号によりフューズのプログラム情報と入力される情報とを比較し、リダンダンシ置換判定信号を出力し、擬似リダンダンシ置換判定回路チェーンは前記リダンダンシ置換判定信号と略同一の遅延時間において擬似リダンダンシ置換判定リリース信号を出力し、判定結果リリース回路は前記リダンダンシ置換判定信号を前記リダンダンシ置換判定リリース信号によりリダンダンシ判定信号として出力することを特徴とするリダンダンシ置換判定回路。」
　
　ここにおいて、「前記リダンダンシ置換判定リリース信号」は「前記擬似リダンダンシ置換判定リリース信号」の誤記であることは自明であるから、そのように読み替えた上で検討を進める。
　
３．引用刊行物に記載された発明
　本願の出願前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である特開２０００−１４９５８７号公報（以下「引用例」という。）には、図１、図３〜図５とともに、以下の事項が記載されている。
　なお、以下の検討において、各引用箇所の下線は当審で付した。
　
　「【０００１】
【発明の属する技術分野】本発明は半導体記憶装置の動作速度の高速化に関し、特に、ＤＲＡＭのカラム選択制御及びデータ増幅制御に関する。」
　「【００２８】
前記カラム冗長判定回路（冗長判定手段）１０３は、前記カラムアドレスＡＹ及び冗長カラムアドレスを受け、冗長用クロックＲＣＬＫの入力毎に前記両アドレスの一致を比較判定し、その判定結果に応じた値の冗長カラムアドレスプリデコード信号ＳＹＰ、及びこの信号を反転した信号ＸＳＹＰを出力する。
前記冗長カラムアドレスＲＡＹは、製造検査時にフューズ等を用いて予め動作不良メモリセルのカラムアドレスが設定されたものである。
前記ダミー冗長判定回路１０５は、前記冗長用クロックＲＣＬＫを受けて、前記カラム冗長判定回路１０３でのアドレスの一致比較の終了を検出し、この検出時にＨレベルの冗長判定終了信号ＲＥＤを出力する。
　「【００３３】図１において、カラム選択出力制御回路（動作選択手段）１０６は、前記ダミー冗長判定回路１０５からの冗長判定終了信号ＲＥＤ、及び前記カラム冗長判定回路１０３からの反転冗長カラムアドレスプリデコード信号ＸＳＹＰを受け、冗長判定終了信号ＲＥＤのＨレベルへの遷移に同期して、反転冗長カラムアドレスプリデコード信号ＸＳＹＰがＨレベルの場合、即ち正規時に、Ｈレベルの正規カラム選択出力制御信号（正規動作選択信号）ＮＥＮを出力すると同時に、Ｌレベルの冗長カラム選択出力制御信号ＲＥＮを出力する。一方、反転冗長カラムアドレスプリデコード信号ＸＳＹＰがＬレベルの場合、即ち冗長時に、Ｈレベルの冗長カラム選択出力制御信号（冗長動作選択信号）ＲＥＮを出力すると同時にＬレベルの正規カラム選択出力制御信号ＮＥＮを出力する。
【００３４】前記カラム選択出力制御回路１０６の内部構成を図５に示す。
同図のカラム選択出力制御回路１０６では、ＮＡＮＤ回路５０１は、前記カラム冗長判定回路１０３からのカラム冗長本数分の反転冗長カラムアドレスプリデコード信号ＸＳＹＰ（0）,（1）・・（正規時にＨレベル）を受ける。第１のＡＮＤ回路５０２は、前記ダミー冗長判定回路１０５の冗長判定終了信号ＲＥＤと、前記ＮＡＮＤ回路５０１の出力とを受けて、冗長カラム選択出力制御信号ＲＥＮを生成する。
　
　以上によれば、引用例には、以下の発明（以下「引用発明」という。）が記載されているものと認められる。
　
　「カラム冗長判定回路１０３、ダミー冗長判定回路１０５及びカラム選択出力制御回路１０６からなる回路において、前記カラム冗長判定回路１０３は、冗長用クロックＲＣＬＫの入力毎に、カラムアドレスＡＹ及びフューズ等を用いて予め動作不良メモリセルのカラムアドレスが設定された冗長カラムアドレスＲＡＹを受け、前記両アドレスの一致を比較判定し、反転冗長カラムアドレスプリデコード信号ＸＳＹＰを出力し、前記カラム選択出力制御回路１０６では、ＮＡＮＤ回路５０１は、前記反転冗長カラムアドレスプリデコード信号ＸＳＹＰ（0）,（1）・・（正規時にＨレベル）を受け、前記ダミー冗長判定回路１０５は、前記冗長用クロックＲＣＬＫを受けて、前記カラム冗長判定回路１０３でのアドレスの一致比較の終了を検出し、この検出時に冗長判定終了信号ＲＥＤを出力し、前記カラム選択出力制御回路１０６では、第１のＡＮＤ回路５０２は、前記冗長判定終了信号ＲＥＤと、前記ＮＡＮＤ回路５０１の出力とを受けて、冗長カラム選択出力制御信号ＲＥＮを生成することを特徴とする、カラム冗長判定回路１０３、ダミー冗長判定回路１０５及びカラム選択出力制御回路１０６からなる回路。」
　
４．対比
（１）以下に本願発明と引用発明とを対比する。
　引用発明の「カラム冗長判定回路１０３、ダミー冗長判定回路１０５及びカラム選択出力制御回路１０６からなる回路」は、本願発明の「リダンダンシ置換判定回路」に相当する。
　また、引用発明の「冗長用クロックＲＣＬＫ」、「冗長カラムアドレスＲＡＹ」、「カラムアドレスＡＹ」、「ＮＡＮＤ回路５０１の出力」、「冗長判定終了信号ＲＥＤ」、「第１のＡＮＤ回路５０２」、「冗長カラム選択出力制御信号ＲＥＮ」は、それぞれ、本願発明の「フューズ判定スタート信号」、「フューズのプログラム情報」、「入力される情報」、「リダンダンシ置換判定信号」、「擬似リダンダンシ置換判定リリース信号」、「判定結果リリース回路」、「リダンダンシ判定信号」に相当する。
　そして、引用発明の「カラム冗長判定回路１０３」及び「ＮＡＮＤ回路５０１」は、「冗長用クロックＲＣＬＫ」により、「冗長カラムアドレスＲＡＹ」と「カラムアドレスＡＹ」とを比較し、それに基づいて「ＮＡＮＤ回路５０１の出力」が生成される構成であることから、本願発明の「リダンダンシ置換判定回路チェーン」に相当することは明らかである。
　引用発明の「ダミー冗長判定回路１０５」は、「カラム冗長判定回路１０３」の出力と
対応する
対応した
　
（２）したがって、本願発明と引用発明とは、
　「リダンダンシ置換判定回路において、リダンダンシ置換判定回路チェーンはフューズ判定スタート信号によりフューズのプログラム情報と入力される情報とを比較し、リダンダンシ置換判定信号を出力し、擬似リダンダンシ置換判定回路チェーンは前記リダンダンシ置換判定信号と対応した遅延時間において擬似リダンダンシ置換判定リリース信号を出力し、判定結果リリース回路は前記リダンダンシ置換判定信号を前記擬似リダンダンシ置換判定リリース信号によりリダンダンシ判定信号として出力することを特徴とするリダンダンシ置換判定回路。」
　である点で一致し、以下の点で相違する。
　
　本願発明は、擬似リダンダンシ置換判定回路チェーンが、擬似リダンダンシ置換判定リリース信号をリダンダンシ置換判定信号と
略同一の遅延時間
略同一の遅延時間
　
５．判断
　引用発明において、ダミー冗長判定回路１０５を設けている理由は、引用例の「カラム選択出力制御回路（動作選択手段）１０６は、前記ダミー冗長判定回路１０５からの冗長判定終了信号ＲＥＤ、及び前記カラム冗長判定回路１０３からの反転冗長カラムアドレスプリデコード信号ＸＳＹＰを受け、
冗長判定終了信号ＲＥＤのＨレベルへの遷移に同期して
　
　したがって、本願発明は、引用発明に基づいて当業者が容易に発明をすることができたものである。
　
　以上検討したとおり、本願発明は、引用例に記載された発明（引用発明）に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
５．むすび
　以上のとおり、本願の請求項１０に係る発明（本願発明）は特許法第２９条第２項の規定により特許を受けることができないものであるから、他の請求項について検討するまでもなく、本願は拒絶すべきものである。
　よって、結論のとおり審決する。