【事件の表示】
　特願２００１−２６９９４４「半導体装置の製造方法」拒絶査定不服審判事件〔平成１５年　３月１４日出願公開、特開２００３−　７８００１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１３年９月６日の出願であって、平成１８年９月２８日付けで拒絶査定がなされ、これに対して、同年１１月１７日に拒絶査定に対する審判請求がなされ、その後、当審において平成２１年８月２６日付けで拒絶理由通知がなされ、その指定期間内の同年１１月２日付けで意見書が提出されるとともに手続補正がなされたものである。
　
２．本願発明
　本願の請求項１、２に係る発明は、平成２１年１１月２日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲に記載された事項により特定されるとおりのものであって、そのうちの、請求項１に係る発明（以下「本願発明」という。）は、以下のとおりのものである。
　
「【請求項１】　トレンチ素子分離領域からなる第１領域と、前記第１領域によって分離された面積が異なる複数の第２領域と、を含む半導体装置の製造方法であって、以下の工程（ａ）〜工程（ｅ）を含む、半導体装置の製造方法。
　（ａ）半導体基板の上に、所定のパターンを有する研磨ストッパ層を形成する工程、
　（ｂ）少なくとも前記研磨ストッパ層をマスクとしてエッチングを行ない、前記半導体基板にトレンチを形成するとともに、前記トレンチによって分離された前記複数の第２領域を形成する工程、
　（ｃ）前記トレンチを充填するように、前記半導体基板の上に絶縁層を形成する工程、
　（ｄ）前記絶縁層のうち前記複数の第２領域に形成された部分をパターニングして、該前記複数の第２領域にそれぞれ開口部を形成する工程（ここで、開口部は、前記複数の第２領域の外周より内側に形成され、かつ、該複数の第２領域において該外周から同じ距離の範囲内に開口部禁止領域が設けられており、該複数の第２領域の少なくとも１つにおいて、千鳥格子状に配列した前記絶縁層からなる複数の凸部が形成されるように開口部が設けられている。）、および
　（ｅ）前記研磨ストッパ層をストッパとして前記絶縁層を研磨することにより、トレンチ素子分離領域からなる前記第１領域を形成する工程。」
　
３．当審の拒絶理由
　当審において平成２１年８月２６日付けで通知した拒絶の理由１の概要は、本願発明は、その出願前に日本国内において頒布された刊行物である特開平１１−２８３９４６号公報及び特開平１１−６７７６５号公報に記載された発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない、というものである。
　
４．刊行物に記載された発明
（１）特開平１１−２８３９４６号公報　
　当審の拒絶の理由に引用され、本願の出願前に日本国内で頒布された特開平１１−２８３９４６号公報（以下「刊行物１」という。）には、図４、５とともに以下の事項が記載されている。（下線は、当合議体にて付加したものである。以下同じ。）
　
「【０００１】
【発明の属する技術分野】本発明は被加工物表面の平坦化に関し、特に
凹凸を有する半導体表面の凹部に埋め込み絶縁膜材料を充填し、研磨することで、表面を平坦化する方法
「【０００９】
【発明の実施の形態】≪実施例１≫実施例１を図１を用いて説明する。
アクティブ領域となる凸部１０３，１０４とフィールド領域となる凹部１０２
「【００１２】≪実施例２≫実施例２を図４，図５を用いて説明する。
ＲＣＡ洗浄したシリコン基板４０１を酸化して、約５０ナノメートルのシリコン酸化膜４０２を形成した後に、CVD 法によって、膜厚１５０ナノメートルのシリコン窒化膜４０３を堆積した。次に上記シリコン窒化膜表面の素子形成領域にレジストパターンを形成し(図４(ａ))、このレジストパターンをエッチングマスクとしてシリコン窒化膜４０３，熱酸化膜４０２およびシリコン基板４０１を表面から約０.３ ミクロンの深さまでドライエッチングを行った（図４（ｂ））。
【００１３】上記基板表面を洗浄した後に
熱酸化によってシリコンの溝内に約３０ナノメートルの熱酸化膜４０４を形成し、更に膜厚３００ナノメートルのシリコン酸化膜４０８を堆積した（図４（ｃ））。次に膜厚１５０ナノメートルのシリコン窒化膜４０９を堆積し（図４（ｄ））、フォトリソグラフィー技術を用いて、図４（ｅ）に示すように凸部４０６に研磨ストッパー領域４１１（審決注：「４１７」の誤記）を形成するレジスト４１１をパターニングした。
【００１４】
その後、ドライエッチング技術を用いて、レジスト開口部４１２のシリコン窒化膜４０９，層間のシリコン酸化膜４０８をエッチングする（図５（ａ））。
レジスト４０９を除去し、クリーニングした（図５（ｂ））後に、化学的機械研磨を行い、平坦化した（図５（ｃ））。
【００１５】化学的機械研磨は発泡ポリウレタンパッドとアンモニア系ヒュームドシリカスラリーを用いて、研磨荷重が平方センチメートルあたり、５００グラム、定盤回転数が毎分２０回転（相対速度：毎分２０メートル）、研磨時間は４分で行った。この平坦化研磨では、基板凸部の角４１５が第１に除去される。その際、広い
フィールド領域４０７
【００１６】
化学的機械研磨は、アクティブ領域上のシリコン窒化膜４１８に達すると、研磨レートが大幅に低下する。この時点で、化学的機械研磨を中止した。
【００１７】本実施例で示した方法により、層間絶縁膜４２０が埋め込まれたアクティブ領域が形成できた。従来の方法で平坦化した場合、アクティブ領域のディッシングで、シリコン基板表面が露出してしまう問題、また、アクティブ領域とフィールド領域の段差４２１が大きく、微細ゲートを形成した場合、その段差上でゲートが切断してしまう問題があった。本発明の方法を用いることによって、上記問題を解決することが可能になった。」
「【符号の説明】
　・・・４０１…半導体基板、４０２…熱酸化で形成したシリコン酸化膜、４０３…小さなアクティブ領域上のシリコン窒化膜、４０４…広いフィールド領域、
４０５…小さなアクティブ領域、４０６…広いアクティブ領域、
　
　したがって、刊行物１には、以下の発明（以下「刊行物発明」という。）が記載されている。
　
「凹凸を有する半導体表面の凹部に埋め込み絶縁膜材料を充填し、研磨することで、表面を平坦化する方法であって、以下の工程を含む、半導体表面を平坦化する方法。
シリコン基板４０１を酸化して、シリコン酸化膜４０２を形成した後に、CVD 法によって、シリコン窒化膜４０３を堆積し、次に上記シリコン窒化膜表面の素子形成領域にレジストパターンを形成する工程、
このレジストパターンをエッチングマスクとしてシリコン窒化膜４０３，熱酸化膜４０２およびシリコン基板４０１を表面から約０.３ ミクロンの深さまでドライエッチングを行って、フィールド領域４０７となる凹部並びに小さなアクティブ領域４０５及び広いアクティブ領域４０６となる凸部を形成する工程、
熱酸化によってシリコンの溝内に熱酸化膜４０４を形成し、更にシリコン酸化膜４０８、シリコン窒化膜４０９を堆積する工程、
広いアクティブ領域４０６となる凸部に研磨ストッパー領域４１７を形成するレジスト４１１をパターニングし、その後、ドライエッチング技術を用いて、レジスト開口部４１２のシリコン窒化膜４０９，層間のシリコン酸化膜４０８をエッチングする工程、
レジスト４０９を除去し、アクティブ領域上のシリコン窒化膜４１８に達するまで、化学的機械研磨を行い、平坦化する工程。」
　
（２）特開平１１−６７７６５号公報　
　当審の拒絶の理由に引用され、本願の出願前に日本国内で頒布された特開平１１−６７７６５号公報（以下「刊行物２」という。）には、図１ないし図８及び図２０とともにとともに以下の事項が記載されている。
　
「【００１４】・・・すなわち、このＣＭＰ法による層間絶縁膜の平坦化方法においては、
図２０に示すように
メモリセル部素子領域２０２の周辺部近傍の領域に対応する部分に突起部２０６を形成する。
ＣＭＰ法により突起部２０６が除去されるように層間絶縁膜２０４を研磨する。これにより、層間絶縁膜２０４の表面が平坦化される。
【００１５】しかしながら、この層間絶縁膜の平坦化方法は、層間絶縁膜２０４のメモリセル部素子領域２０２の周辺部近傍の領域に対応する部分に形成された突起部２０６の研磨を開始したときに、層間絶縁膜２０４のメモリセル部素子領域２０２の中央部近傍の領域に対応する部分の研磨も同時に開始されるために、
ＣＭＰ法による研磨後に、層間絶縁膜２０４のうち、突起部２０６があったメモリセル部素子領域２０２の周辺部近傍の領域に対応する部分の表面に比べて、メモリセル部素子領域２０２の中央部近傍の領域に対応する部分の表面が凹むという問題があった。
【００１６】したがって、この発明の目的は、層間絶縁膜の表面を平坦化する際に、制御性および生産性が共に良好で、十分な平坦度を確保することができる半導体装置の製造方法を提供することにある。」
「【００２６】ずなわち、この第１の実施形態による半導体装置の製造方法においては、まず、図１に示すように、Ｓｉ基板１上に、通常のＤＲＡＭの製造方法に従って、メモリセル部素子領域２および周辺回路部素子領域３を形成する。ここで、
半導体基板１の表面からのメモリセル部素子領域２の表面の高さは、半導体基板１の表面からの周辺回路部素子領域３の表面の高さより、例えば１μｍ程度高くなっている。
【００２７】次に、図２に示すように、Ｓｉ基板１の全面に、例えば、
ＣＶＤ法により、ＳｉＯ
2 
膜のような層間絶縁膜４を形成する。
なお、この層間絶縁膜４は、Ｓｉ基板１の表面に沿ってコンフォーマル成長しており、メモリセル部素子領域２に対応する部分における層間絶縁膜４の表面は、周辺回路部素子領域３に対応する部分における層間絶縁膜の表面よりも高くなっており、層間絶縁膜４のメモリセル部素子領域２に対応する部分には凸部が形成されている。
【００２８】次に、図３に示すように、例えばリソグラフィー工程により、層間絶縁膜４上にレジストパターン５を形成する。このレジストパターン５は、メモリセル部素子領域２に対応する部分のうち、メモリセル部素子領域２の周辺部近傍の領域と、メモリセル部素子領域２の内部の領域に対応する部分の一部とを除く部分に開口部５ａを有している。
【００２９】図４は、このレジストパターン５を形成したときの状態を示す平面図である。この場合、図４に示すように、レジストパターン５は、メモリセル部素子領域２に対応する部分に格子状の開口部５ａを有し、メモリセル部素子領域２の内部の領域に対応する部分に複数の島状部５ｂを有している。ここで、レジストパターン５の開口部５ａの端部は、メモリセル部素子領域２の外周部上から、例えば１０μｍ程度メモリセル部素子領域２の内側に入ったメモリセル部素子領域２上に位置している。また、レジストパターン５の島状部５ｂは、ほぼ正方形状の平面形状を有し、その一辺の大きさは、例えば１００μｍ程度以上ないしはミリオーダー程度である。この場合、複数の島状部５ｂが、メモリセル部素子領域２の内部の領域に対応する部分に規則的に配列されている。なお、
レジストパターン５の開口部５ａの端部は、メモリセル部素子領域２上から外にはずれなければよい
「【００３１】
図６は、レジストパターン５をマスクとして層間絶縁膜４をエッチングしたときの状態を示す平面図である。
図６に示すように、層間絶縁膜４のうち、メモリセル部素子領域２の周辺部近傍の領域に対応する部分には、メモリセル部素子領域２に対応する部分の外周を縁取るように突起部７が形成され、メモリセル部素子領域２の内部の領域に対応する部分には複数の島状の突起部７が形成されている。
【００３２】次に、レジストパターン５を除去した後、
図７に示すように、ＣＭＰ法により、層間絶縁膜４を研磨することにより、この層間絶縁膜４の表面を平坦化する。
「【００３７】次に、この発明の第２の実施形態による半導体装置の製造方法について説明する。図８は、この第２の実施形態による半導体装置の製造方法を説明するための平面図である。
【００３８】すなわち、この第２の実施形態による半導体装置の製造方法においては、
図８に示すように、所定形状のレジストパターン（図示せず）をマスクとして層間絶縁膜４を選択的にエッチングすることにより、層間絶縁膜４のメモリセル部素子領域２の周辺部近傍の領域に対応する部分に突起部７を形成するとともに、層間絶縁膜４のメモリセル部素子領域２の内部の領域に対応する部分に、複数のストライプ状の突起部７を形成する。この場合、層間絶縁膜４のメモリセル部素子領域２の内部の領域に対応する部分に形成されたストライプ状の突起部７は、層間絶縁膜４のメモリセル部素子領域２の周辺部近傍の領域に対応する部分に形成された突起部７とつながっている。
　
５．対比
（１）刊行物発明における「フィールド領域４０７」、「シリコン基板４０１」、「シリコン窒化膜４０３（４１８）」、「凹部」および「シリコン酸化膜４０８およびシリコン窒化膜４０９」は、本願発明における「第１領域」、「半導体基板」、「研磨ストッパ層」、「トレンチ」および「絶縁層」に各々相当する。
（２）刊行物発明における「小さいアクティブ領域４０５」および「広いアクティブ領域４０６」は、本願発明における「第２領域」に相当し、前記「小さいアクティブ領域４０５」および「広いアクティブ領域４０６」が、「フィールド領域４０７」によって分離されていることは、明らかである。
（３）刊行物発明において、「アクティブ領域上のシリコン窒化膜４１８」を「ストッパ」として、「化学的機械研磨」を行っていることは明らかである。
（４）よって、本願発明と刊行物発明とは、
　
「トレンチ素子分離領域からなる第１領域と、前記第１領域によって分離された面積が異なる複数の第２領域と、を含む半導体装置の製造方法であって、以下の工程（ａ）〜工程（ｅ）を含む、半導体装置の製造方法。
　（ａ）半導体基板の上に、研磨ストッパ層を形成する工程、
　（ｂ）エッチングを行ない、前記半導体基板にトレンチを形成するとともに、前記トレンチによって分離された前記複数の第２領域を形成する工程、
　（ｃ）前記トレンチを充填するように、前記半導体基板の上に絶縁層を形成する工程、
　（ｄ）前記絶縁層のうち前記複数の第２領域に形成された部分をパターニングして、該第２領域に開口部を形成する工程、および
　（ｅ）前記研磨ストッパ層をストッパとして前記絶縁層を研磨することにより、トレンチ素子分離領域からなる前記第１領域を形成する工程。」である点で一致し、以下の２点で相違する。
　
（相違点１）本願発明では、「所定のパターンを有する」「研磨ストッパ層をマスクとしてエッチングを行ない」、「半導体基板にトレンチを形成する」のに対して、刊行物発明では、シリコン窒化膜４０３上に形成されたレジストパターンをマスクとして、シリコン基板に溝を形成している点。
（相違点２）本願発明では、「該前記複数の第２領域にそれぞれ開口部」「（ここで、開口部は、前記複数の第２領域の外周より内側に形成され、かつ、該複数の第２領域において該外周から同じ距離の範囲内に開口部禁止領域が設けられており、該複数の第２領域の少なくとも１つにおいて、千鳥格子状に配列した前記絶縁層からなる複数の凸部が形成されるように開口部が設けられている。）」を形成するのに対して、刊行物発明では、小さなアクティブ領域４０５には、開口部が形成されておらず、広いアクティブ領域４０６には、千鳥格子状に配列した前記絶縁層からなる複数の凸部が形成されるような開口部が設けられておらず、また、開口部禁止領域が設けられているのかどうかも明らかでない点。
　
６．判断
（１）相違点１について
　刊行物発明において、シリコン窒化膜４０３上に形成されたレジストパターンをマスクとして、一旦シリコン窒化膜４０３をパターニングし、その後、レジストマスクを除去して、パターニングされたシリコン窒化膜４０３をマスクとして、シリコン基板４０１に溝を形成することは、当業者が容易になし得る程度のことである。
　よって、相違点１は、当業者が容易に想到し得る範囲のものである。
　
（２）相違点２について
　刊行物２の「図６は、レジストパターン５をマスクとして層間絶縁膜４をエッチングしたときの状態を示す平面図である。なお、図６において、レジストパターン５は図示省略されている。この場合、
図６に示すように、層間絶縁膜４のうち、メモリセル部素子領域２の周辺部近傍の領域に対応する部分には、メモリセル部素子領域２に対応する部分の外周を縁取るように突起部７が形成され、メモリセル部素子領域２の内部の領域に対応する部分には複数の島状の突起部７が形成されている。層間絶縁膜４のメモリセル部素子領域２の内部の領域に対応する部分に形成された複数の島状の突起部７は、メモリセル部素子領域２の内部に対応する部分に、規則的に、かつ、平均的に分散して配列されている。
　したがって、刊行物２には、
「（１）メモリセル部素子領域２に対応する部分における層間絶縁膜４の表面が、周辺回路部素子領域３に対応する部分における層間絶縁膜の表面よりも高くなっており、層間絶縁膜４のメモリセル部素子領域２に対応する部分には凸部が形成されている層間絶縁膜４を形成する工程、
（２）層間絶縁膜４を選択的にエッチングすることにより、メモリ部素子領域２上の層間絶縁膜４に、メモリセル部素子領域２の外周を縁取る突起部７、及び、規則的に、かつ、平均的に分散して配列されている複数の島状の突起部７が形成されるように「開口部」を形成する工程（ここで、該「開口部」は、メモリ部素子領域２の外周より内側に形成されている。）、
（３）前記層間絶縁膜４を研磨することにより、層間絶縁膜４の表面を平坦化する工程、
からなる、半導体装置の製造方法。」が記載されているものと認められる。
　そして、刊行物発明における「広いアクティブ領域４０６となる凸部に研磨ストッパー領域４１７を形成するレジスト４１１をパターニングし、その後、ドライエッチング技術を用いて、レジスト開口部４１２のシリコン窒化膜４０９，層間のシリコン酸化膜４０８をエッチングする工程」に対して、刊行物２に記載された技術を適用して、「広いアクティブ領域４０６」に「開口部」（ここで、「開口部」は、前記「広いアクティブ領域４０６」の外周より内側に形成され、かつ、「広いアクティブ領域４０６」には、その外周を縁取る層間絶縁膜４からなる突起部、及び、規則的に、かつ平均的に分散して配列されている層間絶縁膜４からなる複数の突起部が形成されるように「開口部」が設けられている。）を形成することに、格別の困難性を認めることはできない。
　そして、その際、「小さなアクティブ領域４０５」にも「開口部」を形成すること、「広いアクティブ領域４０６」に形成する層間絶縁膜４からなる突起部の「規則的、かつ、平均的に分散」した配列として、千鳥格子状を選択すること、「広いアクティブ領域４０６」「の外周を縁取るように」形成されている「突起部」（本願発明の「開口部禁止領域」に相当）を、「広いアクティブ領域４０６」の外周から同じ距離の範囲内に形成することは、いずれも、当業者が必要に応じて、適宜なし得る単なる設計的事項であるから、本願発明のように、「前記絶縁層のうち前記複数の第２領域に形成された部分をパターニングして、該前記複数の第２領域にそれぞれ開口部を形成する工程（ここで、開口部は、前記複数の第２領域の外周より内側に形成され、かつ、該複数の第２領域において該外周から同じ距離の範囲内に開口部禁止領域が設けられており、該複数の第２領域の少なくとも１つにおいて、千鳥格子状に配列した前記絶縁層からなる複数の凸部が形成されるように開口部が設けられている。）」との構成を備えたものとすることは、当業者が容易になし得たことである。
　よって、相違点２は、当業者が容易に想到し得る範囲のものである。　
　
（３）まとめ
　したがって、本願発明は、その出願前に日本国内において頒布された刊行物１、刊行物２に記載された発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
７．むすび
　以上、検討したとおり、本願発明は、特許法第２９条第２項の規定により特許を受けることができないものであるから、本願は、他の請求項に係る発明について検討するまでもなく、拒絶されるべきものである。
　よって、結論のとおり審決する。