【事件の表示】
　平成　８年特許願第２４５９２９号「低雑音増幅器」拒絶査定不服審判事件〔平成１０年　４月１０日出願公開、特開平１０−　９３３５９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、平成８年９月１８日の出願であって、平成１６年１０月２９日付けで拒絶査定がなされ、これに対し、同年１１月３０日に拒絶査定に対する審判請求がなされるとともに、平成１７年１月４日付けで手続補正がなされたものである。
　
第２．補正却下の決定
［補正却下の決定の結論］
　　平成１７年１月４日付けの手続補正を却下する。
　
［理由］
１．本願発明と補正後の発明
　上記手続補正（以下、「本件補正」という。）は補正前の平成１６年１月１９日付けの手続補正書の特許請求の範囲の請求項１に記載された
　「インダクタンス、コンデンサからなる入力整合回路とインダクタンス、コンデンサからなる出力整合回路を有するトランジスタによる高周波増幅器において、入力整合回路を形成する配線の少なくとも１ヶ所以上の線幅を出力整合回路を形成する配線の線幅に比べ１を越え２０倍以下の範囲で広くし、前記入力整合回路の寄生抵抗を低減したことを特徴とする低雑音増幅器。」
という発明（以下、「本願発明」という。）を、
　「インダクタンス、コンデンサからなる入力整合回路とインダクタンス、コンデンサからなる出力整合回路を有するトランジスタによる高周波増幅器において、スパイラル状インダクタンスとコンデンサを有する入力整合回路の少なくともいずれかの配線の線幅を出力整合回路を形成する配線の線幅に比べ１を越え２０倍以下の範囲で広くし、前記入力整合回路の寄生抵抗を低減したことを特徴とする低雑音増幅器。」
という発明（以下、「補正後の発明」という。）に変更することを含むものである。
　
２．補正の適否
（１）新規事項の有無、補正の目的要件
　上記補正は、補正前の特許請求の範囲の請求項１に記載された「入力整合回路を形成する配線の少なくとも１ヶ所以上の線幅」という構成を、願書に最初に添付した明細書又は図面に記載した事項の範囲内において、「スパイラル状インダクタンスとコンデンサを有する入力整合回路の少なくともいずれかの配線の線幅」という構成に限定することにより、特許請求の範囲を減縮するものであるから、特許法第１７条の２第３項（新規事項）及び第４項第２号（補正の目的）の規定に適合している。
　
（２）独立特許要件
　上記補正は特許請求の範囲の減縮を目的とするものであるから、上記補正後の発明が特許出願の際独立して特許を受けることができるものであるのかどうかについて以下に検討する。
　
　［補正後の発明］
　上記「１．本願発明と補正後の発明」の項で認定したとおりである。
　
　［引用発明及び周知技術］
　Ａ．原審の拒絶理由に引用された特開昭５９−１３１２０８号公報（以下、「引用例」という。）には、図面とともに以下の事項が記載されている。
　イ．「分布定数線路、インダクタおよびキャパシタの内の１種類以上の回路素子からなる入力整合回路、段間整合回路および出力整合回路を備えたマイクロ波モノリシック増幅器において、前記入力整合回路の伝送線路の導体厚を表皮効果における高周波電流の流れる表皮厚さより厚くし、前記段間および出力整合回路の伝送線路の導体厚を前記表皮厚さより薄くしたことを特徴とするマイクロ波モノリシック増幅器。」（１頁左下欄、特許請求の範囲）
　ロ．「第１図は本発明の実施例の平面図であり、斜線部には金メッキが施されている。また、第４図は第１図の等価回路図を示している。この実施例は二段のＦＥＴを含むマイクロ波モノリシック増幅器で、初段のＦＥＴはゲート電極１、ソース電極２およびドレイン電極３を有し、二段目のＦＥＴはゲート電極４、ソース電極５およびドレイン電極を有し、入力整合回路、段間整合回路および出力整合回路と共に半絶縁性ＧａＡｓ基板３１上に設けられている。」（２頁左上欄１０〜１９行目）
　ハ．「本実施例において、入力整合回路の線路は第２図に示すように金メッキ層３３の厚さを、この表皮厚さより厚くしているが、その他の整合回路の線路は、第３図に示すように金属薄膜３６の厚さを表皮厚さより薄くしている。このため導体幅および金属の種類にもよるが、段面（審決注：「段間」の誤り）および出力整合回路の線路の直列抵抗を入力整合回路の線路の直列抵抗より大きくすることが可能であり、入力整合回路のＱより段間および出力整合回路のＱを低くすることができる。」（２頁右下欄１１〜２０行目）
　ニ．「一方、雑音特性に影響を与え易い入力整合回路は、表皮厚さより厚い導体金属を有するため直列抵抗が小さく低雑音特性を保つことが出来る。」（３頁左上欄３〜５行目）
　
　上記引用例の記載及び関連する図面ならびにこの分野における技術常識を考慮すると、上記「インダクタ」および「キャパシタ」はいわゆる「インダクタンス」と「コンデンサ」のことであり、上記「ＦＥＴ」は「（電界効果型）トランジスタ」であり、上記「マイクロ波モノリシック増幅器」は「高周波増幅器」であるから、上記「インダクタおよびキャパシタの内の１種類以上の回路素子からなる入力整合回路、段間整合回路および出力整合回路を備えたマイクロ波モノリシック増幅器」は、例えば、「インダクタンス、コンデンサからなる入力整合回路とインダクタンス、コンデンサからなる出力整合回路を有するトランジスタによる高周波増幅器」を含むものである。
　また、前記「増幅器」は「入力整合回路」の「直列抵抗」を小さくして「低雑音特性」を保つように構成されている。
　したがって、上記引用例には次の発明（以下、「引用発明」という。）が開示されている。
（引用発明）
　「インダクタンス、コンデンサからなる入力整合回路とインダクタンス、コンデンサからなる出力整合回路を有するトランジスタによる高周波増幅器において、インダクタンスとコンデンサを有する入力整合回路の伝送線路の導体厚を出力整合回路の伝送線路の導体厚に比べ厚くし、前記入力整合回路の直列抵抗を低減した低雑音増幅器。」
　
　Ｂ．例えば原審の拒絶理由に引用された特開平８−１７２１６１号公報（以下、「周知例１」という。）には、図面とともに以下の事項イ、ロが記載されており、また例えば特開平６−５７８５号公報（以下、「周知例２」という。）には、図面とともに以下の事項ハが記載されており、また例えば特開平４−２３９１０６号公報（以下、「周知例３」という。）には、図面とともに以下の事項ニが記載されている。
　イ．「【請求項５】半絶縁性半導体基板上に、層間絶縁膜を介して第１の配線金属層を設け、該第１の配線金属層上に、ポリイミド樹脂もしくはフッ素樹脂からなる比誘電率が１以上、４以下で膜厚が２μｍ以上の樹脂絶縁膜を設け、該樹脂絶縁膜上に、コンタクト孔を介して第１の配線金属層と電気的に接続される第２の配線金属層を少なくとも配設してなることを特徴とするインダクタ素子。
【請求項６】請求項５において、第２の配線金属層の形状が、スパイラルパターン状、ミアンダパターン状もしくはＳ字パターン状であることを特徴とするインダクタ素子。
【請求項７】（・・・中略・・・）
【請求項８】請求項１ないし請求項６のいずれか１項記載のインダクタ素子を用い、モノリシックマイクロ波集積回路を構成してなることを特徴とするモノリシックマイクロ波集積回路素子。」（周知例１、２頁１欄、請求項５〜８）
　ロ．「【００１１】
【発明が解決しようとする課題】理想的なインダクタ素子は、広い帯域に渡って等価インダクタンスＬ′が一定で、低い等価直列抵抗Ｒ′を有することである。さらに、寄生容量のため等価直列抵抗Ｒ′は寄生抵抗Ｒよりもさらに増加傾向が激しい。寄生抵抗Ｒの低減のためには、インダクタ素子の配線金属層の直流抵抗を低減すれば良く、電気伝導度の良い金属配線を用い、線幅ｌの拡大、配線厚みの最適化により解決できる。（・・・以下略・・・）」（周知例１、３頁４欄〜４頁５欄、段落１１）
　ハ．「【０００６】マイクロ波モノリシックＩＣにおいて、スパイラルインダクタの寄生抵抗は、通過信号の減衰等の性能劣化の原因となるので上記寄生抵抗をできるだけ低減する必要がある。寄生抵抗の低減には、金めっき層の幅や厚さを増大して断面積を増大する必要があるというものであった。
【０００７】
【発明が解決しようとする課題】上述した従来のスパイラルインダクタの製造方法は、寄生抵抗の低減を目的として金めっき層の断面積の増加を上記金めっき層の幅の増大で行なう場合には、形成されるスパイラルインダクタ所要面積が大きくなるという欠点があつた。」（周知例２、２頁１欄〜２欄、段落６〜７）
　ニ．「【０００６】
【課題を解決するための手段】上記目的は、通信用混成ＩＣ等半導体集積回路に用いるインダクタンス素子において、素子を構成する電導体線の線幅を、表皮効果における表皮深さの２倍と同等乃至はそれ以下とし、かつ該電導体線の厚さを表皮深さの２倍と同等乃至はそれ以上とした複数の電導体線を電気的に並列に接続して構成したインダクタンス素子とすることによって達成することができる。
【０００７】
【作用】上記構成とすることによって、表皮効果による損失なしに各電導体線の抵抗を低減することができ、インダクタンス素子の抵抗低減を図ることができる。ここで、電導体線の厚さを大きくするだけで電導体線の線幅を表皮深さの２倍と同等乃至はそれ以下としなければ、厚さを大きくすることによる抵抗低減効果は、表皮効果によって、十分有効には働かない。」（周知例３、２頁２欄、段落６〜７）
　
　例えば上記周知例１、２に記載されているように「マイクロ波モノリシックＩＣ用インダクタとして、スパイラル形状が用いられること」及び「当該スパイラルインダクタの寄生抵抗の低減が線幅の拡大、配線厚みの最適化により達成されること」は周知であり、例えば上記周知例２、３に開示されているように「回路面積上の制約、表皮効果による制約等により、インダクタンス素子を構成する電導体線の線幅には自ずと限界があること」も周知である。
　
　［対比・判断］
　補正後の発明の「スパイラル状インダクタンスとコンデンサを有する入力整合回路の少なくともいずれかの配線の線幅を出力整合回路を形成する配線の線幅に比べ１を越え２０倍以下の範囲で広くし」という構成と引用発明の「インダクタンスとコンデンサを有する入力整合回路の伝送線路の導体厚を出力整合回路の伝送線路の導体厚に比べ厚くし」という構成はいずれも「インダクタンスとコンデンサを有する入力整合回路を構成する配線の所定部位の断面積を出力整合回路を構成する配線の断面積に比べ広くし」という構成である点で一致している。
　また、補正後の発明の「寄生抵抗」と引用発明の「直列抵抗」は同じものである。
　したがって、補正後の発明と引用発明は、以下の点で一致し、また、相違している。
（一致点）
　「インダクタンス、コンデンサからなる入力整合回路とインダクタンス、コンデンサからなる出力整合回路を有するトランジスタによる高周波増幅器において、インダクタンスとコンデンサを有する入力整合回路を構成する配線の所定部位の断面積を出力整合回路を構成する配線の断面積に比べ広くし、前記入力整合回路の寄生抵抗を低減した低雑音増幅器。」
　
（相違点）「インダクタンスとコンデンサを有する入力整合回路を構成する配線の所定部位の断面積を出力整合回路を構成する配線の断面積に比べ広くし」という構成に関し、補正後の発明は「スパイラル状インダクタンスとコンデンサを有する入力整合回路の少なくともいずれかの配線の線幅を出力整合回路を形成する配線の線幅に比べ１を越え２０倍以下の範囲で広くし」という構成であるのに対し、引用発明は「インダクタンスとコンデンサを有する入力整合回路の伝送線路の導体厚を出力整合回路の伝送線路の導体厚に比べ厚くし」という構成である点。
　
　そこで、上記相違点について検討するに、例えば上記周知例１、２に記載されているように「マイクロ波モノリシックＩＣ用インダクタとして、スパイラル形状が用いられること」及び「当該スパイラルインダクタの寄生抵抗の低減が線幅の拡大、配線厚みの最適化により達成されること」は周知であり、当該周知技術を引用発明に適用する上での阻害要因は何ら見あたらないから、引用発明のインダクタをスパイラル状とし、その抵抗の低減手段として配線の厚さに代えてその幅を広くする程度のことは当業者であれば適宜なし得ることであり、その際、線幅を広くする部位は「入力整合回路」の全てでなくともそれなりの効果が期待できることは自明のことである。また、「回路面積上の制約、表皮効果による制約等により、インダクタンス素子を構成する電導体線の線幅には自ずと限界があること」も例えば上記周知例２、３に開示されているように周知であるから、その限界を例えば「１を越え２０倍以下の範囲」に設定する程度のことも当業者であれば適宜なし得ることである。
　したがって、引用発明の「インダクタンスとコンデンサを有する入力整合回路の伝送線路の導体厚を出力整合回路の伝送線路の導体厚に比べ厚くし」という構成を、補正後の発明のような「スパイラル状インダクタンスとコンデンサを有する入力整合回路の少なくともいずれかの配線の線幅を出力整合回路を形成する配線の線幅に比べ１を越え２０倍以下の範囲で広くし」という構成を得る程度のことは、当業者であれば容易になし得ることである。
　
　また、補正後の発明の効果も上記引用発明及び周知技術から当業者が予測可能な範囲のものである。
　
　以上のとおりであるから、補正後の発明は上記引用発明及び周知技術に基づいて容易に発明できたものであり、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。
　
３．結語
　以上のとおり、本件補正は、補正後の発明が特許出願の際独立して特許を受けることができないものであるから、特許法第１７条の２第５項の規定により準用する特許法第１２６条第５項の規定に適合していない。
　したがって、本件補正は、特許法第１５９条第１項において準用する同法第５３条第１項の規定により却下すべきものである。
　
第３．本願発明について
１．本願発明
　平成１７年１月４日付けの手続補正は上記のとおり却下されたので、本願発明は、平成１６年１月１９日付け手続補正書の特許請求の範囲の請求項１に記載されたとおりのものであり、上記「第２．補正却下の決定」の項中の「１．本願発明と補正後の発明」の項で認定したとおりである。
　
２．引用発明及び周知技術
　引用発明及び周知技術は、上記「第２．補正却下の決定」の項中の「２．補正の適否（２）独立特許要件」の項中で［引用発明及び周知技術］として認定したとおりである。
　
３．対比・判断
　そこで、本願発明と引用発明とを対比するに、本願発明は上記補正後の発明から当該補正に係る限定を省いたものである。
　そうすると、本願発明の構成に当該補正に係る限定を付加した補正後の発明が、上記「第２．補正却下の決定」の項中の「２．補正の適否（２）独立特許要件」の項で検討したとおり、引用発明及び周知技術に基づいて容易に発明できたものであるから、本願発明も同様の理由により、容易に発明できたものである。
　
４．むすび
　以上のとおり、本願発明は、上記引用例に記載された発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。