【事件の表示】
　特願２００３−２７４０２８「撮像装置」拒絶査定不服審判事件〔平成１６年　１月１５日出願公開、特開２００４−　１５８１７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　経緯
　１　経緯
　　本願は、平成１５年７月１４日の出願であって、平成１８年１１月９日付けで拒絶理由が通知され、これに対し、平成１９年１月１２日付けで意見書が提出されると同時に手続補正がなされたが、平成２０年２月７日付け（発送日同年２月１９日）で拒絶査定がなされたものである。
　本件は、本願についてなされた上記拒絶査定を不服として平成２０年３月２１日付けで請求された拒絶査定不服審判であって、平成２０年４月２１日付けで手続補正がなされたものである。
　　
　２　査定の概要
　　原査定の理由は、概略、次のとおりである。
　　
［査定の理由］
　請求項１〜４に係る発明は、下記の刊行物に記載された発明に基いて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　　　　　　　　　記
　引用文献１：特開平６−１０５１３５号公報
　引用文献２：特開昭６４−５７８１３号公報
　引用文献３：特開昭６２−１９６９１０号公報
　引用文献４：特開平６−１５２２８６号公報
　引用文献５：特開平４−３２６８７９号公報（拒絶査定における周知技術）
　
第２　補正却下の決定
　平成２０年４月２１日付けの手続補正について次のとおり決定する。
　　
［補正却下の決定の結論］
　　平成２０年４月２１日付けの手続補正を却下する。
　　
［理由］
　　本件補正のうち特許請求の範囲についてする補正は特許請求の範囲の減縮を目的とするところ、補正後の請求項１に記載された発明は特許の出願の際独立して特許を受けることができない。
　　本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
　　補正後の請求項１に記載された発明が特許出願の際独立して特許を受けることができないとする理由の詳細は、以下のとおりである。
　　
　１　補正後発明
　　補正後の請求項１に記載された発明（以下「補正後発明」という。）は、以下のとおりである。
　　
「被写体の光学像を電気的な信号に変換して出力する撮像素子と、
　前記撮像素子からの画素信号をサンプルアンドホールドするサンプルアンドホールド回路と、前記サンプルアンドホールド回路からの画素信号を可変増幅する複数のスイッチを有し入力信号を基準レベルにクランプしてから増幅するゲイン可変アンプと、前記ゲイン可変アンプからの信号をディジタル信号に変換するＡＤコンバータとを有し、前記サンプルアンドホールド回路、前記ゲイン可変アンプ及び前記ＡＤコンバータが、単一の半導体集積回路で構成されているディジタル化回路と、
　前記撮像素子から画素毎に信号を出力させるためのクロックに基づいて、前記サンプルアンドホールド回路及び前記ゲイン可変アンプを制御するためのクロックを発生するパルス発生回路と、
　を有することによって、画素毎にアナログ信号からディジタル信号に処理することを特徴とする撮像装置。」
　　
　２　刊行物の記載
　　原査定の拒絶の理由に引用された特開平６−１０５１３５号公報（以下「刊行物１」という。）には、図面と共に次に掲げる事項が記載されている。
　　
「　　【０００１】
　　【産業上の利用分野】
　この発明は、たとえばＣＣＤラインセンサの出力を受けて正規化した画像データを出力する画像信号処理用の素子として有用な集積回路装置、およびそれを用いて原稿上の画像情報の読み取りを行う画像読取装置、さらにはその読取結果を使って画像形成を行う画像形成装置に関する。」
　　
「　　【００２１】
　　【実施例】
　以下、この発明の一実施例について図面を参照して説明する。
　　　【００２２】
　図１は、本発明にかかるデジタル複写装置の構成を示すものである。
　　　【００２３】
　すなわち、このデジタル複写装置は、たとえば画像読取装置としてのスキャナ４１、および画像形成装置としてのプリンタ４３からなっている。
　　　【００２４】
　上記スキャナ４１は、図示矢印Ｂ方向に移動可能な第１キャリッジ２２１と第２キャリッジ２２２、結像レンズ２２７、ＣＣＤラインセンサ２２８、およびこれらの電気的／機械的な制御を行う制御ボード２２９などから構成されている。
　　　【００２５】
　図１において、原稿ＯＧは原稿台ガラス２２０上に下向きに置かれ、その原稿ＯＧの載置基準は原稿台ガラス２２０の短手方向の正面右側がセンタ基準になっている。その原稿ＯＧは、開閉自在に設けられた原稿固定カバー２１２によって原稿台ガラス２２０上に押え付けられる。
　　　【００２６】
　原稿ＯＧは蛍光灯ランプ（光源）２２３により照明され、その反射光はミラー２２４，２２５，２２６、および結像レンズ２２７を介して、列状に配置された複数の受光素子を有したＣＣＤラインセンサ２２８の面上に集光されるように構成されている。」
　　
「　　【００３１】
　以上のようにして、原稿台ガラス２２０上に載置された原稿ＯＧの画像は１ラインごとに順に読み取られ、上記制御ボード２２９より画像の濃淡を示す８ビットのデジタル画像データとして出力される。」
　　
「　　【００４６】
　次に、上記のデジタル複写装置の動作について説明する。
　　　【００４７】
　たとえば今、原稿台ガラス２２０上に原稿ＯＧがセットされ、オペレータによって動作開始の指示が与えられたとする。すると、まず、上記制御ボード２２９からの指示により図示していないステッピングモータなどが動作され、上記スキャナ４１による原稿画像の読み取りが行われる。
　　　【００４８】
　すなわち、第１キャリッジ２２１と第２キャリッジ２２２とが所定の速度にて原稿ＯＧの下面を図示矢印Ｂ方向に移動され、その副走査時に、原稿ＯＧが蛍光灯ランプ２２３により照明される。
　　　【００４９】
　そして、原稿ＯＧからの反射光が、ミラー２２４，２２５，２２６および結像レンズ２２７を介してＣＣＤラインセンサ２２８上に結像されることで、１ラインごとに光の明暗に応じたアナログ電気信号（イメージ信号）が出力される。
　　　【００５０】
　この電気信号は制御ボード２２９に供給され、ここで所定の処理、たとえばアナログ画像処理、デジタル画像処理、シェーディング補正処理、および各種の画像処理などが施される（詳細については後述する）ことにより、画像の濃淡を示す８ビットのデジタル画像データとして発生される。
　　　【００５１】
　こうして、上記スキャナ４１によって原稿ＯＧより画像データが読み取られると、上記制御ボード２４３からの指示により上記プリンタ４３による画像形成が行われる。」
　　
「　　【００５９】
　図２は、ＣＣＤラインセンサ（多出力型光電変換素子）２２８の一構成例を示すものである。
　　　【００６０】
　すなわち、このＣＣＤラインセンサ２２８は、中央にフォトダイオードアレイ２２８ａを有しており、その両側にそれぞれ蓄積電極２２８ｂ，２２８ｃ、シフトゲート２２８ｄ，２２８ｅ、およびＣＣＤアナログシフトレジスタ２２８ｆ，２２８ｇなどが設けられた構成となっている。
　　　【００６１】
　上記フォトダイオードアレイ２２８ａは、中央部の素子（フォトダイオード）Ｓ１〜Ｓ５０００が有効画像信号用として用いられ、その前後の素子Ｄ１３〜Ｄ６４，Ｄ６５〜Ｄ９２がダミー用となっている。
　　　【００６２】
　有効画像信号用の素子Ｓ１〜Ｓ５０００の全長は主走査幅に一致するよう、前記結像レンズ２２７などの光学系の倍率により定められている。たとえば、本実施例では、Ａ３サイズの原稿を、１６ｄｏｔ／ｍｍの解像度で読み取るようになっている。
　　　【００６３】
　ダミー用の素子Ｄ１３〜Ｄ６４のうち、素子Ｄ１３〜Ｄ２９のフォトダイオード受光面にはアルミ蒸着膜を付けて光を遮断してなり、センサ出力の基準電圧を作成するためのリファレンスビット（黒基準画素）となっている。
　　　【００６４】
　一方、２２８ｈは、ゲート信号の入力端子であり、上記蓄積電極２２８ｂ，２２８ｃの電荷を上記ＣＣＤアナログシフトレジタ２２８ｆ，２２８ｇへ転送するための、１周期が主走査周期の光蓄積時間と呼ばれる信号が加えられるものである。
　　　【００６５】
　２２８ｉ，２２８ｊは、転送クロック信号の入力端子であり、上記ＣＣＤアナログシフトレジスタ２２８ｆ，２２８ｇへ転送された前記電荷を出力端子方向へ転送するための信号が入力されるものである。
　　　【００６６】
　２２８ｋは、リセット信号の入力端子であり、出力ゲートに加えることによって出力段のフローティングキャパシタの電圧を初期化し、ＣＣＤアナログシフトレジスタ２２８ｆ，２２８ｇにより転送された画素信号にセンサ出力を正しく対応させるための信号が加えられるものである。
　　　【００６７】
　ここで、ＣＣＤアナログシフトレジスタ２２８ｆ，２２８ｇに加えられた上記端子２２８ｉ，２２８ｊからの転送クロック信号、および端子２２８ｋに加えられたリセット信号の各パルス信号は、上記フォトダイオードアレイ２２８ａの各素子に対応して時系列的に割り当てられるようになっている。
　　　【００６８】
　２２８ｍ，２２８ｎは、出力端子であり、このＣＣＤラインセンサ２２８で受光されて、その受光（入力光）に比例した電荷（電気信号）を時系列的に出力するものである。
　　　【００６９】
　このように、最近では、出力信号を高速で転送する目的で、フォトダイオードアレイの各素子を偶数画素と奇数画素とに分け、２系統（２ｃｈ）またはそれ以上の出力系統を有するＣＣＤラインセンサが主流となっている。
　　　【００７０】
　図３は、上記したＣＣＤラインセンサ２２８の出力信号波形の例を示すものである。
　　　【００７１】
　同図（ａ）は、電圧０Ｖ（ＧＮＤ）を基準に、直流出力電圧のある一定の直流成分のオフセットを履き、その直流出力電圧からＧＮＤ方向に光電変換されたアナログ信号の出力例であり、この形態の信号を発生するタイプを、負極性出力型のＣＣＤラインセンサとここでは記すことにする。
　　　【００７２】
　同図（ｂ）は、電圧０Ｖ（ＧＮＤ）を基準に、直流出力電圧のある一定の直流成分のオフセットを履き、その直流出力電圧からＧＮＤとは逆の方向に光電変換されたアナログ信号の出力例であり、この形態の信号を発生するタイプを、正極性出力型のＣＣＤラインセンサとここでは記すことにする。
　　　【００７３】
　図４は、２系統出力型のＣＣＤラインセンサの出力タイミングを示すものである。
　　　【００７４】
　同図（ａ）は、２系統出力型ＣＣＤラインセンサの出力信号ＯＳ１，ＯＳ２の位相が１８０度ずれている場合の出力信号波形の例を示すものであり、この形態の信号を発生するタイプを、逆位相出力型のＣＣＤラインセンサとここでは記すことにする。
　　　【００７５】
　同図（ｂ）は、２系統出力型ＣＣＤラインセンサの出力信号ＯＳ１，ＯＳ２の位相が一致している場合の出力信号波形の例を示すものであり、この形態の信号を発生するタイプを、同位相出力型のＣＣＤラインセンサとここでは記すことにする。
　　　【００７６】
　このように、本実施例での使用が可能なＣＣＤラインセンサは、その出力信号の極性や出力のタイミングにより、正極性／負極性、および逆位相／同位相に分類される。
　　　【００７７】
　図５は、上記スキャナ４１に配設された制御ボード２２９の構成を示すものである。
　　　【００７８】
　すなわち、この制御ボード２２９には、アナログ信号処理回路（画像処理用ＬＳＩ）１０と画像読取制御部２０とが設けられている。」
　　
「　　【０１２３】
　図６および図７は、上記したアナログ信号処理回路（画像処理用ＬＳＩ）１０の構成例を示すものである。
　　　【０１２４】
　図６において、このアナログ信号処理回路１０は、特に１系統（１ｃｈ）出力型のＣＣＤラインセンサの場合に使用されるものであり、クランプ補正回路１１、サンプル・ホールド回路１２、可変アンプ１３、Ａ／Ｄ変換器１４、ピーク検出回路１５、および直流信号成分演算・除去回路１６から構成されている。
　　　【０１２５】
　クランプ補正回路１１は、上記ＣＣＤラインセンサ２２８からのアナログ画像信号の直流信号成分の補正を行うものである。
　　　【０１２６】
　サンプル・ホールド回路１２は、上記クランプ補正回路１１からの出力信号をサンプルホールドするものである。
　　　【０１２７】
　可変アンプ１３は、上記サンプル・ホールド回路１２からの出力信号のゲインを調整するものであり、前記した画像読取制御部２０のＣＰＵ２１や画像信号制御回路３０などの外部制御回路からのゲイン設定信号によってゲインを設定すことが可能となっている。
　　　【０１２８】
　Ａ／Ｄ変換器１４は、上記可変アンプ１３からの出力信号をＡ／Ｄ変換し、前記した画像読取制御部２０のシェーディング補正回路２２などに出力するものである。」
　　
「　　【０１４２】
　図９は、上記した画像信号制御回路３０の概略構成を示すものである。
　　　【０１４３】
　すなわち、この画像信号制御回路３０は、バッファ３０ａ，３０ｂ，３０ｃ、各種タイミング発生回路３０ｄ、およびデコーダ回路３０ｅによって構成されている。」
　　
「　　【０１４７】
　各種タイミング発生回路３０ｄは、上記ＣＣＤラインセンサ２２８を駆動するための水平同期信号や、アナログ信号処理回路１０の動作を制御するためのタイミング信号を発生するものである。」
　　
「　　【０１４９】
　次に、上記図６に示したアナログ信号処理回路（１系統出力型）１０を例に、基本的動作について説明する。
　　　【０１５０】
　ＣＣＤラインセンサ２２８から出力されるアナログ画像信号は、アナログ信号理回路１０内のクランプ補正回路１１に入力され、上記アナログ画像信号に含まれる直流出力電圧が除去される。
　　　【０１５１】
　クランプ補正回路１１から出力される信号は、リセットノイズや誘導ノイズなどを含んだ安定していないアナログ信号であり、この信号がサンプル・ホールド回路１２に供給されることにより、安定したアナログ信号に変換される。
　　　【０１５２】
　このサンプル・ホールド回路１２から出力される安定したアナログ信号は、後段のＡ／Ｄ変換器１４の入力レンジに合うように、可変アンプ１３によってゲイン調整される。」
　　
「　　【０１５９】
　また、図１２（ｂ）に示すように、ピーク検出回路１５からの出力信号をバッファ３０ｂを介して出力させ、その出力に応じてディップスイッチなどで構成される外部設定回路スイッチ１９を手動にて切り換えることで、可変アンプ１３のゲイン設定を行う方法なども適用できる。
　　　【０１６０】
　さて、上記可変アンプ１３から出力される信号は、Ａ／Ｄ変換器１４に供給され、ここでデジタル信号に変換される。そして、後続のピーク検出回路１５、おたは上記画像読取制御部２０内のシェーディング補正回路２２に出力される。」
　　
　３　対比
　（１）刊行物発明
　　上記２によれば、刊行物１に記載された「スキャナ」は、
「スキャナ４１は、図示矢印Ｂ方向に移動可能な第１キャリッジ２２１と第２キャリッジ２２２、結像レンズ２２７、ＣＣＤラインセンサ２２８、およびこれらの電気的／機械的な制御を行う制御ボード２２９などから構成されて」（段落【００２４】）おり、
「原稿ＯＧは蛍光灯ランプ（光源）２２３により照明され、・・・列状に配置された複数の受光素子を有したＣＣＤラインセンサ２２８の面上に集光されるように構成され」（段落【００２６】）、
「原稿ＯＧの画像は１ラインごとに順に読み取られ、上記制御ボード２２９より画像の濃淡を示す８ビットのデジタル画像データとして出力され」（段落【００３１】）、
「ＣＣＤラインセンサ２２８は、中央にフォトダイオードアレイ２２８ａを有しており、その両側にそれぞれ蓄積電極２２８ｂ，２２８ｃ、シフトゲート２２８ｄ，２２８ｅ、およびＣＣＤアナログシフトレジスタ２２８ｆ，２２８ｇなどが設けられた構成となって」（段落【００６０】）おり、
「・・・ＣＣＤアナログシフトレジスタ２２８ｆ，２２８ｇにより転送された画素信号にセンサ出力を正しく対応させるための信号が加えられるものであ」（段落【００６６】）り、
「制御ボード２２９には、アナログ信号処理回路（画像処理用ＬＳＩ）１０と画像読取制御部２０とが設けられて」（段落【００７８】）おり、
「アナログ信号処理回路１０は、・・・クランプ補正回路１１、サンプル・ホールド回路１２、可変アンプ１３、Ａ／Ｄ変換器１４・・・から構成されて」（段落【０１２４】）おり、
「クランプ補正回路１１は、上記ＣＣＤラインセンサ２２８からのアナログ画像信号の直流信号成分の補正を行うものであ」（段落【０１２５】）り、
「サンプル・ホールド回路１２は、上記クランプ補正回路１１からの出力信号をサンプルホールドするものであ」（段落【０１２６】）り、
「可変アンプ１３は、上記サンプル・ホールド回路１２からの出力信号のゲインを調整するものであり、・・・外部制御回路からのゲイン設定信号によってゲインを設定すことが可能となって」（段落【０１２７】）おり、
「Ａ／Ｄ変換器１４は、上記可変アンプ１３からの出力信号をＡ／Ｄ変換・・・するものであ」（段落【０１２８】）り、
「各種タイミング発生回路３０ｄは、上記ＣＣＤラインセンサ２２８を駆動するための水平同期信号や、アナログ信号処理回路１０の動作を制御するためのタイミング信号を発生するものである。」（段落【０１４７】）
　　
　以上より、刊行物１には、次の発明（以下「刊行物発明」という。）が記載されていると認められる。
　　
「原稿ＯＧは蛍光灯ランプ（光源）２２３により照明され、列状に配置された複数の受光素子を有したＣＣＤラインセンサ２２８の面上に集光されるように構成され、
　ＣＣＤラインセンサ２２８は、中央にフォトダイオードアレイ２２８ａを有しており、その両側にそれぞれ蓄積電極２２８ｂ，２２８ｃ、シフトゲート２２８ｄ，２２８ｅ、およびＣＣＤアナログシフトレジスタ２２８ｆ，２２８ｇなどが設けられた構成となっており、ＣＣＤアナログシフトレジスタ２２８ｆ，２２８ｇにより転送された画素信号にセンサ出力を正しく対応させるための信号が加えられるものであり、
　制御ボード２２９には、アナログ信号処理回路（画像処理用ＬＳＩ）１０と画像読取制御部２０とが設けられており、
　アナログ信号処理回路１０は、クランプ補正回路１１、サンプル・ホールド回路１２、可変アンプ１３、Ａ／Ｄ変換器１４から構成されており、
　クランプ補正回路１１は、上記ＣＣＤラインセンサ２２８からのアナログ画像信号の直流信号成分の補正を行うものであり、
　サンプル・ホールド回路１２は、上記クランプ補正回路１１からの出力信号をサンプルホールドするものであり、
　可変アンプ１３は、上記サンプル・ホールド回路１２からの出力信号のゲインを調整するものであり、外部制御回路からのゲイン設定信号によってゲインを設定すことが可能となっており、
　Ａ／Ｄ変換器１４は、上記可変アンプ１３からの出力信号をＡ／Ｄ変換するものであり、
　各種タイミング発生回路３０ｄは、上記ＣＣＤラインセンサ２２８を駆動するための水平同期信号や、アナログ信号処理回路１０の動作を制御するためのタイミング信号を発生するものであり、
　原稿ＯＧの画像は１ラインごとに順に読み取られ、上記制御ボード２２９より画像の濃淡を示す８ビットのデジタル画像データとして出力される
　スキャナ。」
　　
　（２）対比
　　　補正後発明と刊行物発明とを対比する。
　　
　（ａ）被写体の光学像を電気的な信号に変換して出力する撮像素子
　　　刊行物発明の「ＣＣＤラインセンサ２２８」は、「原稿ＯＧは蛍光灯ランプ（光源）２２３により照明され、列状に配置された複数の受光素子を有したＣＣＤラインセンサ２２８の面上に集光されるように構成され、
　ＣＣＤラインセンサ２２８は、中央にフォトダイオードアレイ２２８ａを有しており、その両側にそれぞれ蓄積電極２２８ｂ，２２８ｃ、シフトゲート２２８ｄ，２２８ｅ、およびＣＣＤアナログシフトレジスタ２２８ｆ，２２８ｇなどが設けられた構成となっており、ＣＣＤアナログシフトレジスタ２２８ｆ，２２８ｇにより転送された画素信号にセンサ出力を正しく対応させるための信号が加えられるものであ」るから、補正後発明にいう「被写体の光学像を電気的な信号に変換して出力する撮像素子」といえる。
　　
　（ｂ）前記撮像素子からの画素信号をサンプルアンドホールドするサンプルアンドホールド回路
　　　刊行物発明の「サンプル・ホールド回路１２」は、「クランプ補正回路１１からの出力信号をサンプルホールドするものであり」、「クランプ補正回路１１」は、「ＣＣＤラインセンサ２２８からのアナログ画像信号の直流信号成分の補正を行うものであ」るから、「ＣＣＤラインセンサ２２８からのアナログ画像信号」を「サンプルホールドするものであ」る。
　また、「ＣＣＤラインセンサ２２８からのアナログ画像信号」は、「ＣＣＤアナログシフトレジスタ２２８ｆ，２２８ｇにより転送された画素信号」であり、「サンプル・ホールド」は、「サンプルアンドホールド」といえるから、刊行物発明の「サンプル・ホールド回路１２」は、補正後発明にいう「撮像素子からの画素信号をサンプルアンドホールドするサンプルアンドホールド回路」といえる。
　　
　（ｃ）前記サンプルアンドホールド回路からの画素信号を可変増幅する複数のスイッチを有し入力信号を基準レベルにクランプしてから増幅するゲイン可変アンプ
　　　刊行物発明の「可変アンプ１３」は、「上記サンプル・ホールド回路１２からの出力信号のゲインを調整するものであり、外部制御回路からのゲイン設定信号によってゲインを設定すことが可能となって」いるから、補正後発明にいう「前記サンプルアンドホールド回路からの画素信号を可変増幅するゲイン可変アンプ」といえる。
　もっとも、刊行物発明の「可変アンプ１３」は、「複数のスイッチを有し」ておらず、「入力信号を基準レベルにクランプしてから増幅する」ものでない点で補正後発明と相違する。
　　
　（ｄ）前記ゲイン可変アンプからの信号をディジタル信号に変換するＡＤコンバータ
　　　刊行物発明の「Ａ／Ｄ変換器１４」は、「上記可変アンプ１３からの出力信号をＡ／Ｄ変換するものであり」、補正後発明にいう「前記ゲイン可変アンプからの信号をディジタル信号に変換するＡＤコンバータ」といえる。
　　
　（ｅ）前記サンプルアンドホールド回路、前記ゲイン可変アンプ及び前記ＡＤコンバータが、単一の半導体集積回路で構成されているディジタル化回路
　　　刊行物発明の「アナログ信号処理回路１０」は、「画像処理用ＬＳＩ」であり、「クランプ補正回路１１、サンプル・ホールド回路１２、可変アンプ１３、Ａ／Ｄ変換器１４から構成されて」いるから、補正後発明にいう「前記サンプルアンドホールド回路、前記ゲイン可変アンプ及び前記ＡＤコンバータが、単一の半導体集積回路で構成されているディジタル化回路」といえる。
　　
　（ｆ）前記撮像素子から画素毎に信号を出力させるためのクロックに基づいて、前記サンプルアンドホールド回路及び前記ゲイン可変アンプを制御するためのクロックを発生するパルス発生回路
　　　刊行物発明の「各種タイミング発生回路３０ｄ」は、「上記ＣＣＤラインセンサ２２８を駆動するための水平同期信号や、アナログ信号処理回路１０の動作を制御するためのタイミング信号を発生するものであ」るので、「前記撮像素子から画素毎に信号を出力させるためのクロック」、「前記サンプルアンドホールド回路及び前記ゲイン可変アンプを制御するためのクロックを発生するパルス発生回路」といえるものの、補正後発明のように「前記撮像素子から画素毎に信号を出力させるためのクロックに基づいて」いない点で、補正後発明と相違する。
　　
　（ｇ）画素毎にアナログ信号からディジタル信号に処理することを特徴とする撮像装置
　　　刊行物発明の「スキャナ」は、「原稿ＯＧの画像は１ラインごとに順に読み取られ、上記制御ボード２２９より画像の濃淡を示す８ビットのデジタル画像データとして出力される」ものであり、　
「原稿ＯＧは蛍光灯ランプ（光源）２２３により照明され、列状に配置された複数の受光素子を有したＣＣＤラインセンサ２２８の面上に集光されるように構成され、
　ＣＣＤラインセンサ２２８は、中央にフォトダイオードアレイ２２８ａを有しており、その両側にそれぞれ蓄積電極２２８ｂ，２２８ｃ、シフトゲート２２８ｄ，２２８ｅ、およびＣＣＤアナログシフトレジスタ２２８ｆ，２２８ｇなどが設けられた構成となっており、ＣＣＤアナログシフトレジスタ２２８ｆ，２２８ｇにより転送された画素信号にセンサ出力を正しく対応させるための信号が加えられるものであ」るから、
補正後発明にいう「画素毎にアナログ信号からディジタル信号に処理することを特徴とする撮像装置」といえる。
　　
　４　一致点、相違点
　　上記３（２）より、補正後発明と刊行物発明との一致点、相違点は以下のとおりである。
　　
［一致点］
　被写体の光学像を電気的な信号に変換して出力する撮像素子と、
　前記撮像素子からの画素信号をサンプルアンドホールドするサンプルアンドホールド回路と、前記サンプルアンドホールド回路からの画素信号を可変増幅するゲイン可変アンプと、前記ゲイン可変アンプからの信号をディジタル信号に変換するＡＤコンバータとを有し、前記サンプルアンドホールド回路、前記ゲイン可変アンプ及び前記ＡＤコンバータが、単一の半導体集積回路で構成されているディジタル化回路と、
　前記撮像素子から画素毎に信号を出力させるためのクロック、前記サンプルアンドホールド回路及び前記ゲイン可変アンプを制御するためのクロックを発生するパルス発生回路と、
　を有することによって、画素毎にアナログ信号からディジタル信号に処理することを特徴とする撮像装置。
　　
［相違点１］
　「ゲイン可変アンプ」が、補正後発明においては、「複数のスイッチを有し入力信号を基準レベルにクランプしてから増幅する」のに対し、刊行物発明においては、「複数のスイッチを有し」ておらず、「入力信号を基準レベルにクランプしてから増幅」していない点。
　　
［相違点２］
　「パルス発生回路」が、補正後発明においては、「前記撮像素子から画素毎に信号を出力させるためのクロックに基づいて」クロックを発生しているのに対し、刊行物発明においては、「前記撮像素子から画素毎に信号を出力させるためのクロックに基づいて」クロックを発生していない点。
　　
　５　相違点等の判断
　（１）相違点１について
　　ア　刊行物２に記載されている事項
　　（ア）刊行物２：特開平６４−５７８１３号公報
　　　　原査定の拒絶の理由に引用された特開昭６４−５７８１３号公報（以下「刊行物２」という。）には、図面と共に次に掲げる事項が記載されている。
　　
「〔産業上の利用分野〕
　本発明は増巾器、特に入力信号電圧によって利得の異なる増幅器に関する。」（１頁右下欄８〜１０行）
　　
「〔実施例〕
　・・・
　第１図（ａ）および（ｂ）は、本発明の一実施例による回路図と、その入出力の伝達特性を示すグラフである。又、第２図は、第１図（ａ）の対応点の動作波形を示す波形図である。入力信号ＶＩＮが与えられる入力端子１はクロックφ１により閉じられるスイッチＳ１、容量素子Ｃ１およびクロックφ２により閉じられるスイッチＳ４を介して演算増幅器３の反転入力部に接続されている。この演算増幅器３の反転入力部と出力部との間には容量素子Ｃ３とスイッチＳ９との直列接続と容量素子Ｃ２とスイッチＳ７との直列接続とスイッチＳ８とが並列に接続されている。出力部は出力信号ＶＯＵＴを取り出す出力端子２に接続され、非反転入力部には基準電位として接地電位が与えられている。容量素子Ｃ１の入力端子１側端部はクロックφ２で閉じるスイッチＳ２を介して接地されており、他の端部はクロックφ１で閉じるスイッチＳ３を介して接地されている。この容量素子Ｃ１の他端部にはさらに容量素子Ｃ４が接続され、この容量素子Ｃ４の他端はクロックφ１で閉じるスイッチＳ１１で接地されるとともにスイッチＳ１２とＳ９とを介して参照電圧Ｖ１１に接続され、スイッチＳ１２とスイッチＳ１０とを介して参照電圧−Ｖ１１に接続されている。入力端子１はクロックφ１で閉じるスイッチＳ０を介してサンプリング容量Ｃ０と比較器４の非反転入力部および比較器５の反転入力部に接続されている。比較器４の反転入力部には参照電圧Ｖ１が支えられ、比較器５の非反転入力部には参照電圧−Ｖ１が与えられている。比較器４，５はサンプリング容量Ｃ０の電圧と参照電圧Ｖ１，−Ｖ１とをクロックφ２に応じて比較し、その出力ａ、βでスイッチＳ６，Ｓ７，Ｓ９，Ｓ１０，Ｓ１２を制御している。この時、スイッチＳ９は出力βで閉じ、スイッチＳ１０は出力αで閉じ、スイッチＳ１２は（α＋β）φ２で閉じ、スイッチＳ７はφ１＋（α＋β）φ２で閉じ、スイッチＳ６はφ１＋（α＋β）φ２で閉じるように制御される。」（２頁右下欄１行〜３頁左上欄１８行）
「次に、動作を説明する。期間ｔ１でクロックφ１がハイレベルの時、スイッチＳ０，Ｓ１，Ｓ３，Ｓ８，Ｓ１１が閉じ、出力ＶＯＵＴは零ボルトになり、回転点ＶＳ１は、入力信号ＶＩＮと同電圧に充電される。この時容量素子Ｃ２〜Ｃ４のすべて電荷を放電する。
　次に、期間ｔ２でクロックφ１がロウレベルとなると上記スイッチＳ０，Ｓ１，Ｓ３，Ｓ８，Ｓ１１はすべてオフとなる。そして容量素子Ｃ０，ＣＩは入力電圧ＶＩＮをホールドする。次に、φ２はハイレベルであり、比較器４，５は、参照電圧Ｖ１，−Ｖ１と回路点ＶＳ３の電圧とを比較する。回路点ＶＳ３の電圧が参照電圧Ｖ１より大きい時比較器４の出力αはハイレベル、比較器５の出力βはロウレベルで、回路点ＶＳ３の電圧が参照電圧−Ｖ１とＶ１との間では各比較器４，５の出力α、βは共にロウレベルとなり、回路点ＶＳ３の電圧が参照電圧−Ｖ１より負の時は比較器４の出力αはロウレベル、比較器５の出力βはハイレベルとなる。この期間ｔ２では各比較器４，５の出力α、βにロウレベルなのでスイッチＳ７〜Ｓ１０、Ｓ１２は開いており、スイッチＳ２，Ｓ４，Ｓ６は閉じている。従って、期間ｔ１で容量素子Ｃ１に貯えられた電荷は期間ｔ２で放電して容量素子Ｃ２に移動する。出力信号ＶＯＵＴは
　　
　　　ＶＯＵＴ＝Ｃ１／Ｃ２×ＶＩＮ　　　　(6)
　　
となる。
　次に、期間ｔ３でクロックφ２がロウレベルでクロックφ１がハイレベルになると前述の期間ｔ１と同じ動作をする。続いて期間ｔ４では、回路点ＶＳ３の電圧が参照電圧Ｖ１より大なので比較器４の出力αはハイレベルとなり、スイッチＳ１２，Ｓ２，Ｓ４，Ｓ１２が閉じ、Ｓ６，Ｓ８，Ｓ９は開く。このため、容量素子Ｃ４は参照電圧−Ｖ１１まで充電されるので、この時出力信号ＶＯＵＴは
　　
　　　ＶＯＵＴ＝Ｃ１／Ｃ３×ＶＩＮ＋Ｃ４／Ｃ３×Ｖ１１　　　　(7)
　　
となる。入力信号ＶＩＮが参照電圧Ｖ１に時には、(6),(7)式より参照電圧Ｖ１１を
　　
　　　Ｖ１１＝（Ｃ１／Ｃ２−Ｃ１／Ｃ３）Ｖ１×Ｃ３／Ｃ４　　　(8)
　　
のように選べば、第１図（ｂ）のように、出力ａ１×Ｖ１で入出力特性は連続となる。同図で利得ａ１，ａ２は次の値である。
　　
　　　ａ１＝Ｃ１／Ｃ２　　　　　　(9)
　　　ａ２＝Ｃ１／Ｃ３　　　　　　(10)
　　
期間ｔ５以降は入力信号ＶＩＮの電圧が負の場合で極性以外は前述の期間ｔ１からｔ４と同様の動作を行う。
　この利得ａ１，ａ２は（９），（１０）式のように容量素子Ｃ１，Ｃ２，Ｃ３の容量比で決まる。この容量の比は集積回路上では高精度に設定できる。また、この増幅器の利得可変動作が電荷の移動のみで達成されるので、過渡的な電力しか消費しないので、低電力消費となる。非常に演算増幅器３、比較器４および５をＣＭＯＳ回路で形成すると更に低消費電力となる。又全てがＣＭＯＳプロセスで容易に形成でき、ラッチアップ等もないので、ＣＭＯＳ集積回路用として望ましい可変利得増巾器ということができる。」（３頁左上欄１９行〜４頁左上欄１行）
　　
「〔発明の効果〕
　以上説明したように、本発明は容量素子の容量比の高精度性と、少ない定常電力消費性と高速動作性を有しており、ＣＭＯＳプロセスでラッチアップを起すことなく容易に実現でき、ＣＭＯＳ集積回路用として秀れた利得の変化する増巾器又は折線増巾器を得ることができる効果がある。・・・」（４頁右上欄７〜１３行）
　　
　　（イ）刊行物２に記載されている事項
　　　　上記（ア）より、刊行物２に記載されている可変利得増幅器は、
「入力信号ＶＩＮが与えられる入力端子１はクロックφ１により閉じられるスイッチＳ１、容量素子Ｃ１およびクロックφ２により閉じられるスイッチＳ４を介して演算増幅器３の反転入力部に接続されている。この演算増幅器３の反転入力部と出力部との間には容量素子Ｃ３とスイッチＳ９との直列接続と容量素子Ｃ２とスイッチＳ７との直列接続とスイッチＳ８とが並列に接続されている。出力部は出力信号ＶＯＵＴを取り出す出力端子２に接続され、非反転入力部には基準電位として接地電位が与えられている。容量素子Ｃ１の入力端子１側端部はクロックφ２で閉じるスイッチＳ２を介して接地されており、他の端部はクロックφ１で閉じるスイッチＳ３を介して接地されている。」（２頁右下欄６〜２０行）もので、図１からも明らかなように複数のスイッチを有している。
　また、可変利得増幅器の動作は、図２のｔ１、ｔ３においては、
「期間ｔ１でクロックφ１がハイレベルの時、スイッチＳ０，Ｓ１，Ｓ３，Ｓ８，Ｓ１１が閉じ、出力ＶＯＵＴは零ボルトになり、回転点〔審決注：回路点の誤記〕ＶＳ１は、入力信号ＶＩＮと同電圧に充電される。この時容量素子Ｃ２〜Ｃ４のすべて電荷を放電する。」（３頁左上欄１９行〜４頁右上欄４行）
「次に、期間ｔ３でクロックφ２がロウレベルでクロックφ１がハイレベルになると前述の期間ｔ１と同じ動作をする。」（３頁左上欄６〜８行）
ものであり、図２のｔ２、ｔ４において入力信号ＶＩＮを増幅している。
　この動作は、入力電圧を零ボルトにしてから増幅するものであり、零ボルトは基準レベルといえるから、入力レベルを基準レベルにしてから増幅するものである。
　そうすると、刊行物２には、「複数のスイッチを有し入力信号を基準レベルにしてから増幅する可変利得増幅器」が記載されているといえる。　　
  　
　　イ　判断
　　　刊行物発明の「可変アンプ」と、刊行物２に記載されている「複数のスイッチを有し入力信号を基準レベルにしてから増幅する可変利得増幅器」とは、ともに利得を可変できる増幅器であるから、刊行物発明の「可変アンプ」に代えて、刊行物２に記載されている「複数のスイッチを有し入力信号を基準レベルにしてから増幅する可変利得増幅器」を適用することに困難性はない。
　ここで、補正後発明における「入力信号を基準レベルにクランプしてから増幅する」ことについて明細書には、段落【００３９】に「入力信号がノイズ部分の時、クランプパルスによりスイッチ回路４８がオンして、コンデンサ４９の電荷が０になり、同時に反転アンプ５０の出力は、基準電圧ＶＲになる。その後、スイッチ回路４８がオフし、さらに後にＳＮＳの信号部分が入力されると、コンデンサ４１、４３、４５、４７のうち対応するスイッチ回路がオンしているものが充電されて、その電荷と同量の電荷がコンデンサ４９に流れ込み、反転アンプ５０の出力からはノイズ部分と信号部分との差分の電圧が得られる。」と記載されており、反転アンプ５０の入力端と出力端との間にコンデンサ４９とスイッチ回路が並列に接続され（【図６】）、クランプパルスによりスイッチ回路４８がオンして、コンデンサ４９の電荷が０になり、さらに後にスイッチ回路４８がオフして、電荷がコンデンサ４９に流れ込むという動作は、刊行物２の「可変利得増幅器」の動作と変わりない。
　そうすると、刊行物発明に刊行物２に記載されている事項を適用して、相違点１に係る構成にすることは、当業者が容易になし得ることである。
　　
　（２）相違点２について
　　　刊行物発明の「各種タイミング発生回路３０ｄ」は、「上記ＣＣＤラインセンサ２２８を駆動するための水平同期信号や、アナログ信号処理回路１０の動作を制御するためのタイミング信号を発生するものであ」（段落【０１４７】）り、「上記ＣＣＤラインセンサ２２８を駆動するための水平同期信号」と「アナログ信号処理回路１０の動作を制御するためのタイミング信号」とが１つの「各種タイミング発生回路３０ｄ」により発生するものである。２つのタイミング信号を作成するに際し、１つのタイミング信号をもう一つのタイミング信号に基づいて作成することは、当業者が適宜なし得ることであり、相違点２の構成とすることは、当業者が容易になし得ることである。
　　
　（３）まとめ
　　　以上のように、相違点１及び２に係る構成はいずれも当業者が容易になし得ることである。そして、これら相違点に係る構成を総合しても、補正後発明が奏する効果は、当業者が容易に予測できたものである。
　　
　６　まとめ
　　以上、補正後発明は、刊行物１及び２に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができない。
　　
第３　本願発明について
　１　本願発明
　　平成２０年４月２１日付けの手続補正は、上記のとおり却下されたので、本願の請求項１〜４に係る発明は、平成１９年１月１２日付け手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１〜４に記載した事項により特定されるとおりのものであるところ、請求項１に係る発明（以下「本願発明」という。）は次のとおりである。
　　
「被写体の光学像を電気的な信号に変換して出力する撮像素子と、
　前記撮像素子からの信号をサンプルアンドホールドするサンプルアンドホールド回路と、前記サンプルアンドホールド回路からの信号を可変増幅する複数のスイッチを有するゲイン可変アンプと、前記ゲイン可変アンプからの信号をディジタル信号に変換するＡＤコンバータとを有し、前記サンプルアンドホールド回路、前記ゲイン可変アンプ及び前記ＡＤコンバータが、単一の半導体集積回路で構成されているディジタル化回路と、
　前記撮像素子から画素毎に信号を出力させるためのクロックに基づいて、前記サンプルアンドホールド回路及び前記ゲイン可変アンプを制御するためのクロックを発生するパルス発生回路と、
　を有することを特徴とする撮像装置。」
　　
　２　引用文献１の記載
　　原査定の拒絶の理由に引用された引用文献１（特開平６−１０５１３５号公報）の記載事項は、上記第２の２に記載したとおりである。
　　
　３　対比
　（１）引用文献１に記載された発明
　　　引用文献１に記載された発明（以下「引用発明」という。）は、刊行物発明と同様である（上記第２の３（１））。
　　
　（２）対比
　　　本願発明と引用発明とを対比する。
　　
　（ａ）被写体の光学像を電気的な信号に変換して出力する撮像素子
　　　上記第２の３（２）（ａ）と同様である。
　　
　（ｂ）前記撮像素子からの信号をサンプルアンドホールドするサンプルアンドホールド回路
　　　上記第２の３（２）（ｂ）と同様である。
　　
　（ｃ）前記サンプルアンドホールド回路からの信号を可変増幅する複数のスイッチを有するゲイン可変アンプ
　　　引用発明の「可変アンプ１３」は、「上記サンプル・ホールド回路１２からの出力信号のゲインを調整するものであり、外部制御回路からのゲイン設定信号によってゲインを設定すことが可能となって」いるから、本願発明にいう「前記サンプルアンドホールド回路からの画素信号を可変増幅するゲイン可変アンプ」といえる。
　もっとも、引用発明の「可変アンプ１３」は、「複数のスイッチを有し」ていない点で本願発明と相違する。
　　
　（ｄ）前記ゲイン可変アンプからの信号をディジタル信号に変換するＡＤコンバータ
　　　上記第２の３（２）（ｄ）と同様である。
　　
　（ｅ）前記サンプルアンドホールド回路、前記ゲイン可変アンプ及び前記ＡＤコンバータが、単一の半導体集積回路で構成されているディジタル化回路
　　　上記第２の３（２）（ｅ）と同様である。
　　
　（ｆ）前記撮像素子から画素毎に信号を出力させるためのクロックに基づいて、前記サンプルアンドホールド回路及び前記ゲイン可変アンプを制御するためのクロックを発生するパルス発生回路
　　　上記第２の３（２）（ｆ）と同様である。
　　
　（ｇ）撮像装置
　　　引用発明の「スキャナ」は、本願発明にいう「撮像装置」といえる。
　　
　４　一致点、相違点
　　本願発明と引用発明との一致点、相違点は以下のとおりである。
　　
［一致点］
　被写体の光学像を電気的な信号に変換して出力する撮像素子と、
　前記撮像素子からの信号をサンプルアンドホールドするサンプルアンドホールド回路と、前記サンプルアンドホールド回路からの信号を可変増幅するゲイン可変アンプと、前記ゲイン可変アンプからの信号をディジタル信号に変換するＡＤコンバータとを有し、前記サンプルアンドホールド回路、前記ゲイン可変アンプ及び前記ＡＤコンバータが、単一の半導体集積回路で構成されているディジタル化回路と、
　前記撮像素子から画素毎に信号を出力させるためのクロック、前記サンプルアンドホールド回路及び前記ゲイン可変アンプを制御するためのクロックを発生するパルス発生回路と、
　を有することを特徴とする撮像装置。　　
　　
［相違点１］
　「ゲイン可変アンプ」が、本願発明においては、「複数のスイッチを有し」ているのに対し、引用発明においては、「複数のスイッチを有し」ていない点。
　　
［相違点２］
　「パルス発生回路」が、本願発明においては、「前記撮像素子から画素毎に信号を出力させるためのクロックに基づいて」クロックを発生しているのに対し、引用発明においては、「前記撮像素子から画素毎に信号を出力させるためのクロックに基づいて」クロックを発生していない点。
　　
　５　相違点等の判断
　（１）相違点１について
　　　原査定の拒絶の理由に引用された特開昭６４−５７８１３号公報（以下「引用文献２」という。）に記載されている事項は上記第２の５（１）ア（ア）のとおりであり、引用文献２に記載されている可変利得増幅器は、図１からも明らかなように複数のスイッチを有している。
　引用発明の「可変アンプ」と、引用文献２に記載されている「複数のスイッチを有」する可変利得増幅器とは、ともに利得を可変できる増幅器であるから、引用発明の「可変アンプ」に代えて、引用文献２に記載されている「複数のスイッチを有」する可変利得増幅器を適用することに困難性はなく、相違点１に係る構成にすることは、当業者が容易になし得ることである。
　　
　（２）相違点２について
　　　相違点２に判断については、上記第２の５（２）と同様である。
　　
　（３）まとめ
　　　以上のように、相違点１及び２に係る構成はいずれも当業者が容易になし得ることである。そして、これら相違点に係る構成を総合しても、本願発明が奏する効果は、当業者が容易に予測できたものである。
　　
　６　まとめ
　　以上のとおり、本願の請求項１に係る発明は、引用文献１及び２に記載された発明に基づいて、当業者が容易に発明することができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　　
第４　むすび
　以上のとおり、本願の請求項１に係る発明は、引用文献１及び２に記載された発明に基づいて、当業者が容易に発明することができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、残る請求項２〜４に係る発明について検討するまでもなく、本願は拒絶されるべきものである。
　　
　よって、結論のように審決する。