【事件の表示】
　平成６年特許願第５１５３９４号「フィールド酸化膜アイランドが除去されたメモリアレー及び方法」拒絶査定不服審判事件〔平成６年７月７日国際公開、ＷＯ９４／１５３４１、平成８年５月２８日国内公表、特表平８−５０４９９４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１　手続の経緯・本願発明
　本願は、１９９３年１２月２１日（パリ条約による優先権主張１９９２年１２月２１日、米国）を国際出願日とする出願であって、その特許請求の範囲の請求項１ないし１３に係る各発明は、平成１５年１０月１７日付けの手続補正書によって補正された明細書及び図面の記載からみて、それぞれ上記各請求項に記載されたものと認められるところ、これら発明のうち、請求項１に係る発明は次のとおりのものである。（以下、「本願発明」という。）
　「【請求項１】電気的にプログラム可能な不揮発性半導体メモリであって、Ｙ個の行とＸ個の列に配列され、メモリセルとして指定されるセルの少なくとも１つの列と、選択セルとして指定されるセルの少なくとも２つの列を含み、前記２つの列における各々のセルのゲートに接続している２つの選択線が隣接して配置される、プログラム可能なトランジスタセルのアレーと、前記選択セルがメモリセルの選択されたものに対してプログラム電圧を供給するようにせしめる制御手段と、からなり、プログラム可能なトランジスタが、低閾値状態か、高閾値状態のどちらかにプログラム可能であり、前記少なくとも２つの列及び行における前記選択セルが、高閾値状態と低閾値状態とで一つおきとなるようプログラムされているメモリ。」
　
２　引用刊行物記載の発明
　これに対して、原査定の拒絶の理由に引用された、本願の優先権主張の日前の他の出願であって、その出願後に出願公開された特願平３−３４２１５５号（特開平６−１１１５９２号参照）の願書に最初に添付した明細書及び図面（以下、「先願明細書」という。）には、図面とともに、次の事項が記載されている。
　(1)　「【０００１】【産業上の利用分野】この発明は、半導体記憶装置に関し、特にマスクＲＯＭ，ＥＰＲＯＭ，Ｅ2 ＰＲＯＭ等の不揮発性メモリの高速化を達成できる、メモリセルアレイのアーキテクチャの改良に関するものである。
【０００２】【従来の技術】図２はフラットセル型マスクＲＯＭのアレイ構造の一例である。図２において、Ｍｉｊは情報が固定記憶されたメモリセル、ＱＲ０〜ＱＲ９は右バンク選択トランジスタ、ＱＬ０〜ＱＬ９は左バンク選択トランジスタ、ＬＷＬ0 〜ＬＷＬMは横方向に並んだメモリセルのゲートに接続されたワード線、ＢＳＬi ，ＢＳＲi ，ＢＳＲi+1 はバンクセレクト線である。
【０００３】フラットセル型の特徴はメモリセル（Ｍｉｊ）が埋込拡散層（ソース，ドレイン）とポリシリコン（ゲート）の規則的な格子パターンにより形成され、図３に示すような、従来のＴセル構造のようにビットラインのコンタクトを必要としないため、高密度セルとなり高集積度メモリが実現できることにある。このような、フラットセル型ＲＯＭに関しては例えば特公昭５９−４４７８７号公報にその記載がある。」
　(2)　「【００１９】【実施例】以下、この発明の一実施例を図について説明する。図１はこの発明の一実施例による半導体記憶装置を示す。図１において、ＱＢ01，ＱＢ11，…，ＱＢ33はブロック選択のトランジスタであり、ブロック選択のデコード信号によりローカルビットラインをメタルビットラインＢＬ１，ＢＬ２，…に接続する。ＱＲ11，ＱＲ12，…は右バンク選択用トランジスタ、ＱＬ11，ＱＬ12，…は左バンク選択用トランジスタで、これらはメモリセルと同じくフラットセル・トランジスタとなっている。また、Ｍijはメモリトランジスタ（フラットセル・トランジスタ）、Ｓijが分離用トランジスタ（フラットセル・トランジスタ）、１００〜１１２は拡散のビット線である。なお、図中の×印はコア注入を行なったトランジスタを示し、これによりそのトランジスタは高ＶTH状態となる。
【００２０】一般に、フラット型セル構造のメモリは高密度セルが特徴であり、大容量メモリが実現できる。さらにＮＡＮＤ型セル構造と違い、本質的にＮＯＲ型であるためメモリセル電流が多くとれ高速化に向いている。しかし、コンベンショナルなＴ型セル（ＮＯＲ型）に比べ、
【００２１】(1) ビットラインが拡散であることによる寄生容量，抵抗の増大、(2) セル間干渉によるＯＮ／ＯＦＦ電流差の減少、
【００２２】という欠点（どちらも高速動作を妨げる）を持っている。
【００２３】これに対し、(1) の欠点は小ブロック分割による階層化により防ぐことができ、(2) の欠点を防ぐのが本発明の目的である。
【００２４】このような、セル間干渉による電流差の減少を防ぐため、本実施例では、メモリセル５列を１単位とする小ブロックを構成とし、その内の端の１列のメモリセルに対してコア注入を行って、高ＶTH状態とすることで横方向のセル間干渉を防止する。つまり記憶素子として働くメモリセル４列とブロック間分離用セル１列にて小ブロックを構成する。
【００２５】次に、この実施例を図１を用いて説明する。本実施例では、フラットセル構造において拡散のビット線（１００〜１１２）のピッチはメタルの最小ピッチよりも小さいため、拡散のローカルビット線２本に対し、メタルビット線１本を基本とする構成をとる。さらに本発明の特徴である分離用セル１つを加え、拡散のローカルビット線５本に対してメタルビット線２本の構成をとる。
【００２６】ターゲットセルをＭ01とする場合、バンクセレクト線ＢＳ１を選択（Ｈ），バンクセレクト線ＢＳｉ（ｉ≠１）を非選択（Ｌ），右バンク選択ラインＳＲ１を非選択（Ｈ），左バンク選択ラインＳＬ１を選択（Ｈ），ワードラインＬＷＬ０を選択（Ｈ），ＬＷＬｉ（ｉ≠１）を非選択（Ｌ）とする。
【００２７】このときセンス電流はビットラインＢＬ１→ブロック選択トランジスタＱＢ11→メモリトランジスタＭ01→左バンク選択用トランジスタＱＬ12→ＧＮＤ１の経路を流れ、メモリトランジスタＭ01はそのＶTHの状態（コア注入をしているか否か）によって、ＯＮ／ＯＦＦが決まる。」
　
　上記記載事項及び図１の記載によると、先願明細書には、電気的にコア注入可能な不揮発性メモリにおいて、コア注入可能な選択用トランジスタＱＲ11，ＱＲ12，…及びＱＬ11，ＱＬ12，…が、高ＶTH状態か、前記高ＶTHではない状態のどちらかにコア注入可能であり、前記少なくとも２つの列及び行における前記選択用トランジスタＱＲ11，ＱＲ12，…及びＱＬ11，ＱＬ12，…が選択ラインＳＲ１、ＳＬ１に接続され、また、前記選択用トランジスタＱＲ11，ＱＲ12，…及びＱＬ11，ＱＬ12，…が高ＶTH状態と前記高ＶTHではない状態とで一つおきとなるようコア注入されていることが当業者において明らかであることから、前記先願明細書には、「電気的にコア注入可能な不揮発性メモリであって、規則的な格子パターンに配列され、メモリセルとして指定されるセルの少なくとも１つの列と、選択用トランジスタとして指定されるセルの少なくとも２つの列を含み、前記２つの列における各々のセルのゲートに接続している２つの選択ラインが配置される、コア注入可能なフラットセル・トランジスタのアレイと、前記選択用トランジスタがメモリトランジスタの選択されたものに対して電圧を供給する手段と、からなり、コア注入可能なトランジスタが、高ＶTH状態か、前記高ＶTHではない状態のどちらかにコア注入可能であり、前記少なくとも２つの列及び行における前記選択用トランジスタが、高ＶTH状態と前記高ＶTHではない状態とで一つおきとなるようコア注入されている不揮発性メモリ。」の発明（以下、「先願発明」という。）が記載されていると認められる。
　
３　対比・判断
　本願発明と先願発明を対比すると、先願発明における「コア注入」「不揮発性メモリ」「規則的な格子パターン」「選択用トランジスタ」「選択ライン」「フラットセル・トランジスタ」「アレイ」「電圧」「高ＶTH状態」「高ＶTHではない状態」は、それぞれ本願発明における「プログラム」「不揮発性半導体メモリ」「Ｙ個の行とＸ個の列」「選択セル」「選択線」「トランジスタセル」「アレー」「プログラム電圧」「高閾値状態」「低閾値状態」に相当するものと認める。
　また、先願発明の「選択用トランジスタがメモリトランジスタの選択されたものに対して電圧を供給する手段」は、本願発明の「選択セルがメモリセルの選択されたものに対してプログラム電圧を供給するようにせしめる制御手段」に相当することは当業者において明らかである。
　
　したがって、本願発明と先願発明とはいずれも「電気的にプログラム可能な不揮発性半導体メモリであって、Ｙ個の行とＸ個の列に配列され、メモリセルとして指定されるセルの少なくとも１つの列と、選択セルとして指定されるセルの少なくとも２つの列を含み、前記２つの列における各々のセルのゲートに接続している２つの選択線が配置される、プログラム可能なトランジスタセルのアレーと、前記選択セルがメモリセルの選択されたものに対してプログラム電圧を供給するようにせしめる制御手段と、からなり、プログラム可能なトランジスタが、低閾値状態か、高閾値状態のどちらかにプログラム可能であり、前記少なくとも２つの列及び行における前記選択セルが、高閾値状態と低閾値状態とで一つおきとなるようプログラムされているメモリ。」である点で違いはないと認められる。
　もっとも、本願発明では、上記選択セルとして指定されるセルの少なくとも２つの列における各々のセルのゲートに接続している２つの選択線が、隣接して配置されているのに対して、先願発明では、隣接して配置されていない。
　
　しかしながら、選択セルとして指定されるセルの少なくとも２つの列について、前記２つの列における各々のセルに接続している２つの選択線を隣接して配置した半導体メモリは、不揮発性半導体メモリの１タイプとして常套のものにすぎず（特開平１−１１９９９２号公報の第３図に関する記載等を参照）、先願発明でも２つの選択線を隣接して配置することを特に排除しているわけではないから、本願発明が上記２つの選択線の配置についての特定事項において、先願発明とは別異の発明であるとすることはできない。
　
　また、「選択セルの２つの列は、選択セル間の電気的絶縁をもたらす目的で使用される、フィールド酸化膜（ＦＯＸ）アイランドの必要性を除去する。（明細書第７頁第１８〜２０行を参照）」という本願発明の効果についてみても、先願発明が本願発明と同様の作用効果を奏することは当業者において明らかであり、格別顕著なものがあるとは認められない。
　
４　むすび
　したがって、本願発明は、先願発明と同一であり、しかも、本願発明の発明者が上記先願発明の発明者と同一であるとも、また、本願の出願時に、その出願人が上記他の出願の出願人と同一であるとも認められないので、本願発明は、特許法第２９条の２の規定により特許を受けることができない。
　よって、結論のとおり審決する。