【事件の表示】
　特願２００３−５８０９５８「多相バック・コンバータ」拒絶査定不服審判事件〔平成１５年１０月　９日国際公開，ＷＯ０３／８３５９６，平成１７年　７月　７日国内公表，特表２００５−５２０４７５〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
１．手続の経緯
　本願は，２００３年３月１９日（パリ条約による優先権主張外国庁受理２００２年３月２２日，米国）を国際出願日とする出願であって，その請求項１に係る発明（以下「本願発明」という。）は，平成２０年４月９日付けの手続補正書により補正された明細書及び図面の記載からみて，特許請求の範囲の請求項１に記載された次の事項により特定されるとおりのものと認める。
「所望の電圧に従って入力電圧から生成される出力電圧を負荷に供給するためのバック・コンバータであって，
　前記出力電圧を供給する出力コンデンサと，
　該出力コンデンサに結合されたそれぞれの出力インダクタを有
し，
複数の出力スイッチ装置であって，該複数の出力スイッチ装置の各々は，高側スイッチと，該高側スイッチにそれぞれのスイッチ・ノードを介して結合された低側スイッチとを含み，前記複数の出力スイッチ装置の各々の前記出力インダクタは，前記それぞれのスイッチ・ノードに結合された
　該複数の出力スイッチ装置にそれぞれ結合された複数の相出力装置であって，前記複数の出力スイッチ装置によって供給されるそれぞれの相出力電流をセットするよう制御可能である前記複数の相出力装置と，
　該複数の相出力装置の各々に通信的に結合された相制御バスと，
　該相制御バスに通信的に結合された相制御装置であって，前記複数の相出力装置を制御して前記複数の出力スイッチ装置によって供給されるそれぞれの相出力電流をセットし，それにより前記出力電圧が前記所望の電圧に近づくように構成された前記相制御装置と，を備え，前記相制御装置及び前記複数の相出力装置は，それぞれの集積回路として提供され，前記相制御装置は，前記相制御バスを介して前記複数の相出力装置を制御するよう構成され
，前記相制御バスは，相タイミング信号，ＰＷＭ制御信号，及び平均インダクタ電流信号を含み，前記複数の相出力装置の各々は，前記相タイミング信号に従ってそれぞれの出力スイッチ装置の高側スイッチをオンに切換えるよう構成された開始時刻装置を含み，そして前記複数の相出力装置の各々は，前記ＰＷＭ制御信号に従ってそれぞれの出力スイッチ装置の高側スイッチをオフに切換えるよう構成された充電オン期間装置を含む
　　　
　なお，上記手続補正書による特許請求の範囲の請求項１についての補正は，実質的に，補正前の請求項１，２を削除し，補正前の請求項３を新たな請求項１とするものであって，請求項の削除を目的とするものであると解されるから，平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項の規定に適合するものである。
　
２．引用例
（１）これに対して，原査定の拒絶の理由に引用された特開昭５１−６５３４５号公報（以下「引用例１」という。）には，図面とともに次の事項が記載されている。
　
　・「本発明は，複数の開閉制御回路からなる電力供給装置に関するものである。」（１頁右下欄１５行〜２頁左上欄１行）
　
　・「第５図は電力供給回路の全体の構成を示すブロツク図であつて，出力電流(ＩＯ)を検出しこの検出電流を同期パルスを基準にして一定期間だけ積分する電流検出積分回路(9)(10)(11)と，この電流検出積分回路(9)(10)(11)の出力と出力電圧(ＶＯ)を検出して所定のレベル設定をする電圧制御回路(６a)からの出力とを比較して開閉制御素子(3)〜(5)を制御する出力を周期的に発生する比較制御回路(12)(13)(14)とが設けられている。又，・・・本発明の実施例では，負荷の両端に於いて共通に出力電圧ＶＯを検出しこれに基づいて夫々の電源ユニツト(ＰＵ１)〜(ＰＵ３)に共通の比較レベルを付与する様になつている。
　第６図は電源ユニツトの具体的回路を示すものであつて，・・・点線で囲んで示す(9)(10)(11)の部分は第５図の(9)(10)(11)の部分に対応し，点線で囲んで示す(12)(13)(14)の部分は第５図の(12)(13)(14)の部分に対応し，又(６a)の部分は第５図の(６a)の部分に対応している。第６図の(６a)の出力は総ての電源ユニツトの比較制御回路(12)(13)(14)に与えられる。
　上述の回路の動作を第７図に示す各部の波形図を伴なつて説明する。第６図に於いて，コンデンサ(Ｃ２)が変流器(ＣＴ)の出力と抵抗(Ｒ４)を介して印加される電圧とによつて充電され，時刻ｔ１でトランジスタ(Ｑ２)のベースに第７図(Ａ)に示す如く同期パルス(ＶＰ)が印加されたとすれば，コンデンサ(Ｃ２)の電荷がダイオード(Ｄ２)とトランジスタ(Ｑ２)とを介して放電する。時刻ｔ２で同期パルスがなくなれば，コンデンサ(Ｃ２)の充電が開始され，且つトランジスタ(Ｑ１)がオンになる。時刻ｔ３になつて電圧制御回路(６a)で設定された比較レベル(ＶＡ)よりもコンデンサ(Ｃ２)の充電々圧が高くなれば，比較増幅器(ＣＰ２)の出力が低レベルとなり，ＡＮＤ回路(ＡＮＤ)からトランジスタ(Ｑ１)のベースに電圧が印加されなくなる。従つてトランジスタ(Ｑ１)はオフとなる。・・・時刻ｔ４にて同期パルスＶＰが再び印加されると，コンデンサ(Ｃ２)がリセツトされて再び同じ動作が繰返される。この様な動作をなしているとき，出力電流が例えば増大したとすれば，コンデンサ(Ｃ２)の充電々圧(ＶＣ２)が第７図(Ｂ)に於いて点線で示す如くこれ迄よりは急に立上つて，時刻ｔ３′で電圧検出に基づいて設定されている比較レベル(ＶＡ)以上となり，ｔ３′でトランジスタ(Ｑ１)がオフになる。従つて，トランジスタ(Ｑ１)のベース電圧(ＶＢ)のパルス幅が第７図(Ｃ)に示す如く矢印の方向に狭くなり，結局，トランジスタ(Ｑ１)の出力パルスも狭くなり，出力電圧が低くなる。従つて，この電源ユニツトに於いては，出力が電圧と電流との両方で制御される。
　第５図に示す様に並列接続された回路に於いては，共通に検出された電圧(ＶＯ)に基づいて設定された比較レベル(ＶＡ)と出力電流ＩＯに基づく信号とで開閉制御素子(3)(4)(5)がオン・オフ制御され，負荷電流が３台の電源ユニツトで常に分担されている。即ち電圧検出が共通であるので３台とも常に同時に動作している。今，何んらかの原因で電源ユニツトの電流分担が変化すれば，例えば，(ＰＵ１)の電流が増大し，(ＰＵ２)の電流が減少すれば，(ＰＵ１)に於いては電流の増大に基づいてコンデンサ(Ｃ２)が速く充電され，速く比較レベル(ＶＡ)に達し，トランジスタ(Ｑ１)のオン期間が短かくなり，出力電圧が低下し，(ＰＵ１)の電流分担が減少する。又，電流が減少した(ＰＵ２)に於いては，電流の減少に基づいてコンデンサ(Ｃ２)の充電が遅くなり，比較レベル(ＶＡ)に達するのも遅くなり，トランジスタ(Ｑ１)のオン期間が長くなつて出力電圧が上昇し，電流分担が増大する。この様な動作により，常に３台の電源ユニツトがバランスした状態で電流を供給する。従つて，電源ユニツトの利用率が向上する。又，電圧検出回路が共通であるから負荷(ＲＬ)に供給する電流の大きさによつて出力電圧が変動することなく，第８図に示す如く常に一定の電圧を供給することが出来る。」（４頁左上欄１０行〜５頁右上欄１５行）
　
　・「又，出力電流をトランジスタ(Ｑ１)の後段で検出してもよい。」（５頁左下欄１４〜１５行）
　
　・「又，３台に限ることなく更に多くの電源ユニツトを並列接続してもよい。」（５頁右下欄６〜７行）
　
　・第５図及び第６図には，直流電源Ｅから生成される出力電圧ＶＯを負荷ＲＬに供給するための並列接続回路からなる電力供給装置の構成，それぞれの開閉制御素子3,4,5とリアクタＬ１を介してコンデンサＣ１に出力電流ＩＯを供給するよう制御可能である複数の開閉制御素子3,4,5であって，該複数の開閉制御素子3,4,5の各々は，エミッタ側を出力端とするトランジスタＱ１を含み，それぞれのトランジスタＱ１の出力端にリアクタＬ１が結合され，出力電流Ｉ１,Ｉ２,Ｉ３を出力する構成，及び，複数の比較制御回路12,13,14の各々に結合された制御ラインに電圧制御回路６aが結合された構成が示されている。
　
　・第７図には，同期パルスＶＰの立ち下がりでトランジスタＱ１をオンし，出力電流ＩＯに基づくコンデンサＣ２の充電々圧ＶＣ２が比較レベルＶＡよりも高くなればトランジスタＱ１をオフするような制御態様が示されている。
　
　これらの記載事項及び図示内容を総合すると，引用例１には，次の発明（以下「引用発明」という。）が記載されていると認めることができる。
「所定の比較レベルＶＡに従って直流電源Ｅから生成される出力電圧ＶＯを負荷ＲＬに供給するための並列接続回路からなる電力供給装置であって，
　前記出力電圧ＶＯを供給するコンデンサＣ１と，
　リアクタＬ１を介してコンデンサＣ１に出力電流ＩＯを供給するよう制御可能である複数の開閉制御素子3,4,5であって，該複数の開閉制御素子3,4,5の各々は，エミッタ側を出力端とするトランジスタＱ１を含み，前記リアクタＬ１は，前記それぞれのトランジスタＱ１の出力端に結合された前記複数の開閉制御素子3,4,5と，
　該複数の開閉制御素子3,4,5にそれぞれ結合された複数の比較制御回路12,13,14であって，前記複数の開閉制御素子3,4,5によって供給されるそれぞれの出力電流Ｉ１,Ｉ２,Ｉ３の電流分担を定めるよう制御可能である前記複数の比較制御回路12,13,14と，
　該複数の比較制御回路12,13,14の各々に結合された制御ラインと，
　該制御ラインに結合された電圧制御回路６aであって，前記複数の比較制御回路12,13,14を制御して前記複数の開閉制御素子3,4,5によって供給されるそれぞれの出力電流Ｉ１,Ｉ２,Ｉ３の電流分担を定め，それにより前記出力電圧ＶＯが前記所定の比較レベルＶＡに基づく一定電圧となるように構成された前記電圧制御回路６aと，を備え，前記電圧制御回路６aは，前記制御ラインを介して前記複数の比較制御回路12,13,14を制御するよう構成され，前記制御ラインは，比較レベルＶＡを供給し，前記複数の比較制御回路12,13,14の各々は，同期パルスＶＰの立ち下がりで開閉制御素子3,4,5のトランジスタＱ１をオンし，出力電流ＩＯに基づくコンデンサＣ２の充電々圧ＶＣ２が前記比較レベルＶＡよりも高くなれば前記トランジスタＱ１をオフするよう構成された並列接続回路からなる電力供給装置。」
　　
（２）同じく，引用された特開昭５８−２１８８６７号公報（以下「引用例２」という。）には，図面とともに次の事項が記載されている。
　　
　・「本発明は電源制御方式に関し，特に制御用にマイクロプロセサを使用した並列運転電源制御方式に関する。」（２頁左上欄９〜１１行）
　
　・「本発明による並列運転電源制御方式の一実施例は第１図に示すように，上位制御装置１と，論理装置２と，並列運転電源制御モジユール３と，第１および第２のスイツチング電源モジユール４，５とから成立つ。また，並列運転電源制御モジユール３は第１のマイクロプロセサ３１と，・・・第１のＩ／Ｏポート３５と・・・から成立つ。インターフエースを具備した上位制御装置１はこの並列運転電源制御モジユール３と，第１および第２のスイツチング電源モジユール４，５と，論理装置２とに接続してある。」（３頁左上欄８〜２０行）
　
　・「並列運転電源制御モジユール３では論理装置２の入力端子１０の電圧をＡ／Ｄ変換部３６によつて一定周期で監視する。また，第１のレジスタ部３３に格納されている基準電圧データと，この出力電圧とを比較し，入力端子１０の電圧を安定化するにふさわしい基本パルス幅データを帰還制御により発生する。並列運転電源制御モジユール３ではこれをレジスタ部３３に格納するとともに，第１および第２のスイツチング電源モジユール４，５に対して第２のデイジタルデータとして第１のＩ／Ｏポート３５を介して送出する。・・・並列運転電源制御モジユール３からのパルス幅データは第２のＩ／Ｏポート４５を介して受信される。・・・さらに，第１のスイツチング電源モジユール４は第２のＡ／Ｄ変換部４６を介して第１のＤＣ−ＤＣコンバータ４０の出力電流を監視し，第２のＩ／Ｏポート４５を通して定期的に並列運転電源制御モジユール３に対して出力電流に関するデータを第１のデイジタルデータとして送信する。
　並列運転電源制御モジユール３は第１のＩ／Ｏポート３５（注：「３６」は誤記）を介して定期的に第１および第２のスイツチング電源モジユール４，５からの出力電流に関する第１のデイジタルデータを受信すると，第１のマイクロプロセサ３１の制御により上記の出力電流Ｉ４ ，Ｉ５ に対応するデイジタルデータの和とそれぞれの出力電流Ｉ４ ，Ｉ５ に対応する第１のデイジタルデータを並列接続台数倍（ここでは２倍）したものとをそれぞれ比較する。後者が例えば前者よりも１Ａ以上大きければ，大きい値を示しているスイツチング電源モジユールに対する基本パルス幅データから１単位を差し引いて，該当するスイツチング電源モジユールに送出し，逆に後者が例えば前者よりも１Ａ以上小さければ，小さい値を示しているスイツチング電源モジユールに対して上記基本パルス幅データに１単位を加えて送出する。以下，この動作を繰返すことによつて定常状態ではスイツチング電源モジユールのスロースタート時にほぼ両電流が平衡するわけである。よつて，・・・安定な並列運転が可能である。」（３頁右上欄２０行〜４頁左上欄１３行）
　
　・第１図には，並列運転電源制御モジユール３と，第１，第２のスイツチング電源モジユール４，５と，それらの間を結合する第１のＩ／Ｏポート３５と第２，第３のＩ／Ｏポート４５，５５とを結ぶ制御バスを有する構成が示されている。
　
（３）同じく，引用された特開２００２−４４９４１号公報（平成１４年２月８日公開。以下「引用例３」という。）には，図面とともに次の事項が記載されている。
　
　・「【０００１】
【発明の属する技術分野】この発明はスイッチング制御方式のＤＣ−ＤＣコンバータに関し，たとえば低電圧大電流の直流電源を得るために使用される降圧用ＤＣ−ＤＣコンバータに適用して有効な技術である。」
　
　・「【００１９】
【発明の実施の形態】以下，本発明の代表的な実施形態を添付図面を参照しながら説明する。図１は，この発明によるＤＣ−ＤＣコンバータの一実施形態を示す。同図に示すＤＣ−ＤＣコンバータは，２つのスイッチング回路Ｓ１ａ，Ｓ２ａ，平滑回路２，電圧検出回路３，多相ＰＷＭ制御回路５，電流検出回路６，信号制御回路７などによって構成される。
【００２０】スイッチング回路Ｓ１ａ，Ｓ２ａは，リチウムイオン電池などの共通入力電源１から供給される入力電流をそれぞれにオン／オフ制御する。各スイッチング回路Ｓ１ａ，Ｓ２ａにてそれぞれにオン／オフ制御された電流ｉ１，ｉ２は，平滑回路２に入力されて集められる。各スイッチング回路（通電スイッチング回路）Ｓ１ａ，Ｓ２ａの出力側にはそれぞれ，フライホィール回路を形成するスイッチング回路（短絡スイッチング回路）Ｓ１ｂ，Ｓ２ｂが接続されている。
【００２１】平滑回路２は，２つの通電スイッチング回路Ｓ１ａ，Ｓ２ａの各出力側にそれぞれ直列に接続されたインダクタンス素子Ｌ１，Ｌ２と，各インダクタンス素子Ｌ１，Ｌ２の通過電流（ｉ１，ｌ２）を集めて充電する共通の容量素子Ｃｏによって構成され，スイッチング回路Ｓ１ａ，Ｓ２ａでオン／オフ制御された電流ｉ１，ｉ２を多重合成しながら平滑して負荷４へ供給する。
【００２２】多相ＰＷＭ制御回路５は，基準周波数信号発生回路５１，多相信号生成回路５２，ＰＷＭ制御回路５３，相補信号生成回路５４などによって構成され，上記２つのスイッチング回路Ｓ１ａ，Ｓ２ａを互いに同一周期かつ１８０度異なる位相でオン／オフ動作させるとともに，電圧検出回路３の検出出力Ｖｆに基づいて，上記平滑回路２の出力電圧Ｖｏが所定の目標値となるように各スイッチング回路Ｓ１ａ，Ｓ２ａのオン時間幅をフィードバック制御する。
【００２３】この場合，多相ＰＷＭ制御回路５は，上記相補信号生成回路５４により，上記通電スイッチング回路Ｓ１，ａ，Ｓ２ａを１８０度位相差でオン／オフ動作させる正相ＰＷＭ信号＋φｍ１，＋φｍ２と，上記短絡スイッチング回路Ｓ１ｂ，Ｓ２ｂを上記通電スイッチング回路Ｓ１ａ，Ｓ２ａに対して相補的にオン／オフ動作させる逆相ＰＷＭ信号−φｍ１，−φｍ２を出力する。」
　
　・「【００３０】以上，本発明をその代表的な実施形態に基づいて説明したが，本発明は上述した以外にも種々の態様が可能である。・・・さらに，上述した実施形態は，２組のスイッチング回路を１８０度位相差でオン／オフ動作させる２相駆動方式であったが，本発明では，３相以上の多相駆動方式も可能である。」
　
　・「【００３１】
【発明の効果】以上説明したように，本発明のＤＣ−ＤＣコンバータでは，複数のスイッチング回路を互いに同一周期かつ異なる位相でオン／オフ動作させることにより，大電流出力時のスイッチング周波数を実効的に高める・・・ことより，・・・リップルの少ない良質の変換出力を高効率に得ることができる。」
　
　・図１には，共通の容量素子（Ｃｏ）に結合されたそれぞれのインダクタンス素子（Ｌ１，Ｌ２）を有し，それぞれのインダクタンス素子を介して共通の容量素子にそれぞれの相出力電流を供給するよう制御可能である複数のスイッチング回路装置であって，該複数のスイッチング回路装置の各々は，通電スイッチング回路（Ｓ１ａ，Ｓ２ａ）と，該通電スイッチング回路にそれぞれのスイッチ・ノードを介して結合された短絡スイッチング回路（Ｓ１ｂ，Ｓ２ｂ）とを含み，前記複数のスイッチング回路装置の各々の前記インダクタンス素子は，前記それぞれのスイッチ・ノードに結合された構成としたものが示されている。
　
　これらの記載事項及び図示内容を総合すると，引用例３には，次の発明（以下「引用例３記載の発明」という。）が記載されていると認めることができる。
「所定の目標値となるように共通入力電源から生成される出力電圧を負荷に供給するための降圧用ＤＣ−ＤＣコンバータであって，
　前記出力電圧を供給する共通の容量素子と，
　該容量素子に結合されたそれぞれのインダクタンス素子を有し，それぞれのインダクタンス素子を介して共通の容量素子にそれぞれの相出力電流を供給するよう制御可能である複数のスイッチング回路装置であって，該複数のスイッチング回路装置の各々は，通電スイッチング回路と，該通電スイッチング回路にそれぞれのスイッチ・ノードを介して結合された短絡スイッチング回路とを含み，前記複数のスイッチング回路装置の各々の前記インダクタンス素子は，前記それぞれのスイッチ・ノードに結合された前記複数のスイッチング回路装置と，
　該複数のスイッチング回路装置にそれぞれ結合された多相ＰＷＭ制御回路であって，前記複数のスイッチング回路装置によって供給されるそれぞれの相出力電流をオン時間幅を制御して調整するよう制御可能であり，前記複数のスイッチング回路装置によって供給されるそれぞれの相出力電流をオン時間幅を制御して調整し，それにより前記出力電圧が前記所定の目標値となるように構成された前記多相ＰＷＭ制御回路と，を備え，前記多相ＰＷＭ制御回路は，正相ＰＷＭ信号＋φｍ１，＋φｍ２及び逆相ＰＷＭ信号−φｍ１，−φｍ２を含み，前記正相ＰＷＭ信号及び逆相ＰＷＭ信号に従ってそれぞれのスイッチング回路装置の通電スイッチング回路を異なる位相でオン／オフ動作させるよう構成された降圧用ＤＣ−ＤＣコンバータ。」
　
３．対比
　本願発明と引用発明とを対比すると，後者の「所定の比較レベルＶＡに従って直流電源Ｅから生成される出力電圧ＶＯを負荷ＲＬに供給するための並列接続回路からなる電力供給装置」と前者の「所望の電圧に従って入力電圧から生成される出力電圧を負荷に供給するためのバック・コンバータ」とは，「所望の電圧に従って入力電圧から生成される出力電圧を負荷に供給するための並列型ＤＣ−ＤＣコンバータ」との概念で共通している。
　
　次に，後者の「出力電圧ＶＯを供給するコンデンサＣ１」は前者の「出力電圧を供給する出力コンデンサ」に相当している。
　
　続いて，後者の「リアクタＬ１を介してコンデンサＣ１に出力電流ＩＯを供給するよう制御可能である複数の開閉制御素子3,4,5であって，該複数の開閉制御素子3,4,5の各々は，エミッタ側を出力端とするトランジスタＱ１を含み，前記リアクタＬ１は，前記それぞれのトランジスタＱ１の出力端に結合された前記複数の開閉制御素子3,4,5」と前者の「出力コンデンサに結合されたそれぞれの出力インダクタを有し，それぞれの出力インダクタを介して出力コンデンサにそれぞれの相出力電流を供給するよう制御可能である複数の出力スイッチ装置であって，該複数の出力スイッチ装置の各々は，高側スイッチと，該高側スイッチにそれぞれのスイッチ・ノードを介して結合された低側スイッチとを含み，前記複数の出力スイッチ装置の各々の前記出力インダクタは，前記それぞれのスイッチ・ノードに結合された前記複数の出力スイッチ装置」とは，「出力インダクタを介して出力コンデンサに出力電流を供給するよう制御可能である複数の出力スイッチ装置であって，該複数の出力スイッチ装置の各々は，スイッチ素子を含み，前記出力インダクタは，前記それぞれのスイッチ素子の所定部位に結合された前記複数の出力スイッチ装置」との概念で共通している。
　
　そして，後者の「複数の開閉制御素子3,4,5にそれぞれ結合された複数の比較制御回路12,13,14であって，前記複数の開閉制御素子3,4,5によって供給されるそれぞれの出力電流Ｉ１,Ｉ２,Ｉ３の電流分担を定めるよう制御可能である前記複数の比較制御回路12,13,14」と前者の「複数の出力スイッチ装置にそれぞれ結合された複数の相出力装置であって，前記複数の出力スイッチ装置によって供給されるそれぞれの相出力電流をセットするよう制御可能である前記複数の相出力装置」とは，「複数の出力スイッチ装置にそれぞれ結合された複数の出力装置であって，前記複数の出力スイッチ装置によって供給されるそれぞれの出力電流をセットするよう制御可能である前記複数の出力装置」との概念で共通している。
　
　また，後者の「複数の比較制御回路12,13,14の各々に結合された制御ライン」と前者の「複数の相出力装置の各々に通信的に結合された相制御バス」とは，「複数の出力装置の各々に結合された制御バス」との概念で共通している。
　
　さらに，後者の「制御ラインに結合された電圧制御回路６aであって，複数の比較制御回路12,13,14を制御して複数の開閉制御素子3,4,5によって供給されるそれぞれの出力電流Ｉ１,Ｉ２,Ｉ３の電流分担を定め，それにより出力電圧ＶＯが所定の比較レベルＶＡに基づく一定電圧となるように構成された前記電圧制御回路６a」と前者の「相制御バスに通信的に結合された相制御装置であって，複数の相出力装置を制御して複数の出力スイッチ装置によって供給されるそれぞれの相出力電流をセットし，それにより出力電圧が所望の電圧に近づくように構成された前記相制御装置」とは，「制御バスに結合された制御装置であって，複数の出力装置を制御して複数の出力スイッチ装置によって供給されるそれぞれの出力電流をセットし，それにより出力電圧が所望の電圧に近づくように構成された前記制御装置」との概念で共通している。
　
　加えて，後者の「電圧制御回路６aは，制御ラインを介して複数の比較制御回路12,13,14を制御する」態様と前者の「相制御装置は，相制御バスを介して複数の相出力装置を制御する」態様とは，「制御装置は，制御バスを介して複数の出力装置を制御する」との概念で共通し，後者の「制御ラインは，比較レベルＶＡを供給し」とする態様と前者の「相制御バスは，相タイミング信号，ＰＷＭ制御信号，及び平均インダクタ電流信号を含み」とする態様とは，「制御バスは，所定の制御信号を含み」との概念で共通し，後者の「複数の比較制御回路12,13,14の各々は，同期パルスＶＰの立ち下がりで開閉制御素子3,4,5のトランジスタＱ１をオンし，出力電流ＩＯに基づくコンデンサＣ２の充電々圧ＶＣ２が比較レベルＶＡよりも高くなれば前記トランジスタＱ１をオフするよう構成された」態様と前者の「複数の相出力装置の各々は，相タイミング信号に従ってそれぞれの出力スイッチ装置の高側スイッチをオンに切換えるよう構成された開始時刻装置を含み，そして前記複数の相出力装置の各々は，前記ＰＷＭ制御信号に従ってそれぞれの出力スイッチ装置の高側スイッチをオフに切換えるよう構成された充電オン期間装置を含む」態様とは，「複数の出力装置の各々は，所定のオン／オフ制御信号に従ってそれぞれの出力スイッチ装置のスイッチをオン／オフに切換えるよう構成された」との概念で共通している。
　
　したがって，両者は，
「所望の電圧に従って入力電圧から生成される出力電圧を負荷に供給するための並列型ＤＣ−ＤＣコンバータであって，
　前記出力電圧を供給する出力コンデンサと，
　出力インダクタを介して出力コンデンサに出力電流を供給するよう制御可能である複数の出力スイッチ装置であって，該複数の出力スイッチ装置の各々は，スイッチ素子を含み，前記出力インダクタは，前記それぞれのスイッチ素子の所定部位に結合された前記複数の出力スイッチ装置と，
　該複数の出力スイッチ装置にそれぞれ結合された複数の出力装置であって，前記複数の出力スイッチ装置によって供給されるそれぞれの出力電流をセットするよう制御可能である前記複数の出力装置と，
　該複数の出力装置の各々に結合された制御バスと，
　該制御バスに結合された制御装置であって，前記複数の出力装置を制御して前記複数の出力スイッチ装置によって供給されるそれぞれの出力電流をセットし，それにより前記出力電圧が前記所望の電圧に近づくように構成された前記制御装置と，を備え，前記制御装置は，前記制御バスを介して前記複数の出力装置を制御するよう構成され，前記制御バスは，所定の制御信号を含み，前記複数の出力装置の各々は，所定のオン／オフ制御信号に従ってそれぞれの出力スイッチ装置のスイッチをオン／オフに切換えるよう構成された並列型ＤＣ−ＤＣコンバータ。」
の点で一致し，以下の点で相違している。
　
［相違点１］
　「並列型ＤＣ−ＤＣコンバータ」に関し，本願発明は，「バック・コンバータ」であるのに対し，引用発明は，「並列接続回路からなる電力供給装置」である点。
［相違点２］
　出力スイッチ装置に関し，本願発明は，「出力コンデンサに結合されたそれぞれの出力インダクタを有し，それぞれの」出力インダクタを介して出力コンデンサに「それぞれの」出力電流を供給するよう制御可能である複数の出力スイッチ装置であって，該複数の出力スイッチ装置の各々は，「高側スイッチと，該高側スイッチにそれぞれのスイッチ・ノードを介して結合された低側スイッチと」を含み，「前記複数の出力スイッチ装置の各々の」前記出力インダクタは，前記それぞれの「スイッチ・ノード」に結合された構成としているのに対し，引用発明は，かかる構成の特定がなされていない点。
［相違点３］
　「出力電流」，「出力装置」，「制御バス」及び「制御装置」に関し，本願発明は，「相出力電流」，「相出力装置」，「相制御バス」及び「相制御装置」としているのに対し，引用発明は，かかる相構成の特定がなされていない点。
［相違点４］
　複数の出力装置の各々に制御バスが結合された態様，及び，制御バスに制御装置が結合された態様に関し，本願発明は，「通信的に」結合されたとしているのに対し，引用発明は，かかる特定がなされていない点。
［相違点５］
　制御装置及び複数の出力装置に関し，本願発明は，「それぞれの集積回路として提供され」ているのに対し，引用発明は，集積回路について明確にされていない点。
［相違点６］
　制御バスが含む「所定の制御信号」に関し，本願発明は，「相タイミング信号，ＰＷＭ制御信号，及び平均インダクタ電流信号」としているのに対し，引用発明は，「比較レベルＶＡ」である点。
［相違点７］
　複数の出力装置の各々が，「所定のオン／オフ制御信号」に従ってそれぞれの出力スイッチ装置の「スイッチをオン／オフに切換える」態様に関し，本願発明は，「相タイミング信号」に従ってそれぞれの出力スイッチ装置の「高側スイッチをオンに切換えるよう構成された開始時刻装置を含み」，かつ，「ＰＷＭ制御信号」に従ってそれぞれの出力スイッチ装置の「高側スイッチをオフに切換えるよう構成された充電オン期間装置を含む」構成であるのに対し，引用発明は，かかる構成を備えていない点。
　
４．判断
　上記相違点について以下検討する。
　
（１）相違点１ないし３について
　引用例３記載の発明は，所望の電圧に従って（「所定の目標値となるように」が相当）入力電圧（「共通入力電源」が相当）から生成される出力電圧を負荷に供給するためのバック・コンバータ（「降圧用ＤＣ−ＤＣコンバータ」が相当）であって，前記出力電圧を供給する出力コンデンサ（「共通の容量素子」が相当）と，該出力コンデンサに結合されたそれぞれの出力インダクタ（「インダクタンス素子」が相当）を有し，それぞれの出力インダクタを介して出力コンデンサにそれぞれの相出力電流を供給するよう制御可能である複数の出力スイッチ装置（「スイッチング回路装置」が相当）であって，該複数の出力スイッチ装置の各々は，高側スイッチ（「通電スイッチング回路」が相当）と，該高側スイッチにそれぞれのスイッチ・ノードを介して結合された低側スイッチ（「短絡スイッチング回路」が相当）とを含み，前記複数の出力スイッチ装置の各々の前記出力インダクタは，前記それぞれのスイッチ・ノードに結合された前記複数の出力スイッチ装置と，該複数の出力スイッチ装置にそれぞれ結合された相出力装置（「多相ＰＷＭ制御回路」が相当）であって，前記複数の出力スイッチ装置によって供給されるそれぞれの相出力電流をセット（「オン時間幅を制御して調整」が相当）するよう制御可能であり，前記複数の出力スイッチ装置によって供給されるそれぞれの相出力電流をセットし，それにより前記出力電圧が前記所望の電圧に近づく（「所定の目標値となる」が相当）ように構成し，所定の制御信号（「正相ＰＷＭ信号及び逆相ＰＷＭ信号」が相当）に従ってそれぞれの出力スイッチ装置の高側スイッチを異なる位相でオン／オフに切換える（「オン／オフ動作させる」が相当）よう構成することにより，大電流出力時のスイッチング周波数を実効的に高め，リップルの少ない良質の変換出力を高効率に得るようにしたものである。
　引用発明も，並列型ＤＣ−ＤＣコンバータである以上，良質の変換出力の高効率化は当然に要求されるべき課題であるから，かかる課題の下に，引用発明におけるスイッチ素子の構成，出力インダクタの結合構成，及び，出力電流や出力装置の構成を有する電力供給装置に，引用例３記載の発明の構成を採用し，相違点１ないし３に係る本願発明の構成とすることは，当業者が容易に想到し得たものというべきである。
　
（２）相違点４について
　例えば，引用例２にも開示されているように，２つの装置（「並列運転電源制御モジュール３」と「第１，第２のスイッチング電源モジュール４，５」が相当）と該装置間を結合する制御バスを有するものにおいて，それらを通信的に結合する（「基本パルスデータや出力電流に関するデイジタルデータを送受信する」が相当）ことは並列型の電力供給装置（「並列運転電源制御方式」が相当）の分野における周知慣用技術であるといえるから，引用発明において，制御装置と出力装置との結合関係にかかる周知慣用技術を採用することにより，相違点４に係る本願発明の構成とすることは，当業者にとって容易である。
　
（３）相違点５について
　回路の集積化は，種々の回路装置で採用されている周知慣用技術であるから，引用発明において，制御装置及び出力装置に，かかる周知慣用技術を採用することにより，相違点５に係る本願発明の構成とすることは，当業者にとって容易である。
　
（４）相違点６及び７について
　引用発明において，複数の出力装置の各々を，所定のオン／オフ制御信号に従ってそれぞれの出力スイッチ装置のスイッチをオン／オフに切換える態様とするための具体的な構成は，かかる態様を実現する範囲内のものとして，当業者が必要に応じて適宜設定し得るものであるというべきである。
　そして，引用例３記載の発明が開示するように，多相のＰＷＭ制御信号（「正相ＰＷＭ信号＋φｍ１，＋φｍ２」が相当）を用いて複数の出力スイッチ装置のスイッチのオン／オフ切換制御を行い得ることが明らかである以上，本願発明の如く，該スイッチをオンに切換えるための「相タイミング信号」を用いた「開始時刻装置」と称する装置と，該スイッチをオフに切換えるための「ＰＷＭ制御信号」を用いた「充電オン期間装置」と称する装置とにより構成することも任意であり，特にかかる構成としたことによる格別顕著な効果は何等認められない。
　また，例えば，引用例２にも開示されているように，各出力スイッチ装置（「第１，第２のスイッチング電源モジュール４，５」が相当）の平均電流と密接な関係にある「出力電流Ｉ４ ，Ｉ５ に対応するデイジタルデータの和」を用いて，出力電流を調整することは，並列型ＤＣ−ＤＣコンバータの分野における常套手段にすぎない（必要であれば，特開平１０−９４２５２号公報参照）から，制御バスが含む「所定の制御信号」として，上記所定のオン／オフ制御信号としての「相タイミング信号」と「ＰＷＭ制御信号」に，平均電流の信号としての「平均インダクタ電流信号」を加えることも任意である。
　そうすると，相違点６及び相違点７は格別のものとはいえない。
　
　そして，本願発明の全体構成により奏される効果も，引用発明，引用例３記載の発明，上記各周知慣用技術及び上記常套手段から当業者が予測し得る範囲内のものである。
　したがって，本願発明は，引用発明，引用例３記載の発明，上記各周知慣用技術及び上記常套手段に基いて当業者が容易に発明をすることができたものである。
　
５．むすび
　以上のとおり，本願発明は，引用発明，引用例３記載の発明，上記各周知慣用技術及び上記常套手段に基いて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができないため，本願は，同法第４９条第２号の規定に該当し，拒絶をされるべきものである。
　よって，結論のとおり審決する。