【手続補正書】
【提出日】平成24年5月7日(2012.5.7)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】レギュレータ回路、および非接触データキャリア
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の回路と、第２の回路と、第３の回路と、第４の回路と、を有し、第１の電位が入力されて第５の電位が出力されるレギュレータ回路であって、
前記第１の回路は、前記第１の電位が入力され、前記第１の電位に対応する第２の電位を生成する機能を有し、
前記第２の回路は、前記第２の電位および第３の電位が入力され、前記第２の電位と前記第３の電位の電位差を増幅することによって第４の電位を生成する機能を有し、
前記第３の回路は、前記第４の電位が入力され、前記第４の電位に対応する前記第５の電位を生成する機能を有し、
前記第４の回路は、前記第５の電位と基準電位との電位差を分圧し、前記第３の電位を生成する機能を有し、
前記第１の回路は、Ｎ型トランジスタを有し、
前記第４の回路は、ダイオード接続されたＰ型トランジスタを有し、
前記Ｎ型トランジスタのしきい値電圧Ｖｔｈｎ、および前記Ｐ型トランジスタのしきい値電圧Ｖｔｈｐについて、前記Ｖｔｈｎの標準偏差３σより、Ｖｔｈｎ＋｜Ｖｔｈｐ｜の標準偏差３σが小さいことを特徴とするレギュレータ回路。
【請求項２】
第１の回路と、第２の回路と、第３の回路と、第４の回路と、を有し、第１の電位が入力されて第５の電位が出力されるレギュレータ回路であって、
前記第１の回路は、前記第１の電位が入力され、前記第１の電位に対応する第２の電位を生成する機能を有し、
前記第２の回路は、前記第２の電位および第３の電位が入力され、前記第２の電位と前記第３の電位の電位差を増幅することによって第４の電位を生成する機能を有し、
前記第３の回路は、前記第４の電位が入力され、前記第４の電位に対応する前記第５の電位を生成する機能を有し、
前記第４の回路は、前記第５の電位と基準電位との電位差を分圧し、前記第３の電位を生成する機能を有し、
前記第１の回路は、Ｐ型トランジスタを有し、
前記第４の回路は、ダイオード接続されたＮ型トランジスタを有し、
前記Ｎ型トランジスタのしきい値電圧Ｖｔｈｎ、および前記Ｐ型トランジスタのしきい値電圧Ｖｔｈｐについて、前記Ｖｔｈｎの標準偏差３σより、Ｖｔｈｎ＋｜Ｖｔｈｐ｜の標準偏差３σが小さいことを特徴とするレギュレータ回路。
【請求項３】
第１の回路と、第２の回路と、第３の回路と、第４の回路と、を有し、第１の電位が入力されて第５の電位が出力されるレギュレータ回路であって、
前記第１の回路は、第１のＰ型トランジスタと、第２のＰ型トランジスタと、第１のＮ型トランジスタと、第２のＮ型トランジスタと、第１の抵抗と、を有し、
前記第１のＰ型トランジスタのゲートは、前記第２のＰ型トランジスタのゲートおよび前記第２のＰ型トランジスタのソースまたはドレインの一方と電気的に接続され、
前記第１のＰ型トランジスタのソースまたはドレインの一方は、第１の電位を供給することができる第１の配線と電気的に接続され、
前記第１のＰ型トランジスタのソースまたはドレインの他方は、前記第１のＮ型トランジスタのソースまたはドレインの一方と電気的に接続され、
前記第１のＮ型トランジスタのゲートは、前記第１の抵抗の一端と電気的に接続され、
前記第１のＮ型トランジスタのソースまたはドレインの他方は、基準電位を供給することができる第２の配線と電気的に接続され、
前記第２のＰ型トランジスタのソースまたはドレインの一方は、前記第２のＮ型トランジスタのソースまたはドレインの一方と電気的に接続され、
前記第２のＰ型トランジスタのソースまたはドレインの他方は、前記第１の配線と電気的に接続され、
前記第２のＮ型トランジスタのゲートは、前記第１のＰ型トランジスタのソースまたはドレインの他方と電気的に接続され、
前記第２のＮ型トランジスタのソースまたはドレインの他方は、前記第１の抵抗の一端と電気的に接続され、
前記第１の抵抗の他端は、前記第２の配線と電気的に接続され、
前記第２のＮ型トランジスタのゲートから、第２の電位を出力し、
前記第２の回路は、前記第２の電位および第３の電位が入力され、前記第２の電位と前記第３の電位の電位差を増幅することによって第４の電位を生成する機能を有し、
前記第３の回路は、前記第４の電位が入力され、前記第４の電位に対応する前記第５の電位を生成する機能を有し、
前記第４の回路は、前記第５の電位と基準電位との電位差を分圧し、前記第３の電位を生成する機能を有し、
前記第４の回路は、ダイオード接続された第３のＰ型トランジスタを有し、
前記第１のＮ型トランジスタおよび前記第２のＮ型トランジスタのしきい値電圧Ｖｔｈｎ、並びに前記第３のＰ型トランジスタのしきい値電圧Ｖｔｈｐについて、前記Ｖｔｈｎの標準偏差３σより、Ｖｔｈｎ＋｜Ｖｔｈｐ｜の標準偏差３σが小さいことを特徴とするレギュレータ回路。
【請求項４】
請求項３において、
前記第１のＮ型トランジスタと、前記第２のＮ型トランジスタと、前記第３のＰ型トランジスタとは、３０００μｍ以下の間隔をおいて配置されていることを特徴とするレギュレータ回路。
【請求項５】
第１の回路と、第２の回路と、第３の回路と、第４の回路と、を有し、第１の電位が入力されて第５の電位が出力されるレギュレータ回路であって、
前記第１の回路は、第１のＮ型トランジスタと、第２のＮ型トランジスタと、第１のＰ型トランジスタと、第２のＰ型トランジスタと、第１の抵抗と、を有し、
前記第１のＮ型トランジスタのゲートは、前記第２のＮ型トランジスタのゲートおよび前記第２のＮ型トランジスタのソースまたはドレインの一方と電気的に接続され、
前記第１のＮ型トランジスタのソースまたはドレインの一方は、第１の電位を供給することができる第１の配線と電気的に接続され、
前記第１のＮ型トランジスタのソースまたはドレインの他方は、前記第１のＰ型トランジスタのソースまたはドレインの一方と電気的に接続され、
前記第１のＰ型トランジスタのゲートは、前記第１の抵抗の一端と電気的に接続され、
前記第１のＰ型トランジスタのソースまたはドレインの他方は、基準電位を供給することができる第２の配線と電気的に接続され、
前記第２のＮ型トランジスタのソースまたはドレインの一方は、前記第２のＰ型トランジスタのソースまたはドレインの一方と電気的に接続され、
前記第２のＮ型トランジスタのソースまたはドレインの他方は、前記第１の配線と電気的に接続され、
前記第２のＰ型トランジスタのゲートは、前記第１のＮ型トランジスタのソースまたはドレインの他方と電気的に接続され、
前記第２のＰ型トランジスタのソースまたはドレインの他方は、前記第１の抵抗の一端と電気的に接続され、
前記第１の抵抗の他端は、前記第２の配線と電気的に接続され、
前記第２のＰ型トランジスタのゲートから、第２の電位を出力し、
前記第２の回路は、前記第２の電位および第３の電位が入力され、前記第２の電位と前記第３の電位の電位差を増幅することによって第４の電位を生成する機能を有し、
前記第３の回路は、前記第４の電位が入力され、前記第４の電位に対応する前記第５の電位を生成する機能を有し、
前記第４の回路は、前記第５の電位と基準電位との電位差を分圧し、前記第３の電位を生成する機能を有し、
前記第４の回路は、ダイオード接続された第３のＮ型トランジスタを有し、
前記第１のＰ型トランジスタおよび前記第２のＰ型トランジスタのしきい値電圧Ｖｔｈｐ、並びに前記第３のＮ型トランジスタのしきい値電圧Ｖｔｈｎについて、前記Ｖｔｈｎの標準偏差３σより、Ｖｔｈｎ＋｜Ｖｔｈｐ｜の標準偏差３σが小さいことを特徴とするレギュレータ回路。
【請求項６】
請求項５において、
前記第１のＰ型トランジスタと、前記第２のＰ型トランジスタと、前記第３のＮ型トランジスタとは、３０００μｍ以下の間隔をおいて配置されていることを特徴とするレギュレータ回路。
【請求項７】
請求項１乃至請求項６のいずれか一に記載の前記レギュレータ回路を具備した非接触データキャリア。