【事件の表示】
　特願２００１−３５９４８５「液晶表示装置及びデータ駆動回路」拒絶査定不服審判事件〔平成１５年　６月　６日出願公開、特開２００３−１６２２５８〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本件は、平成１３年１１月２６日にされた特許出願（特願２００１−３５９４８５号。以下、「本願」という。）であって、平成１９年６月２６日付け（平成１９年７月３日発送）で拒絶査定がされたところ、これに対して、平成１９年８月２日に拒絶査定不服審判が請求されるとともに、同年９月３日付けで明細書を補正対象とする手続補正書が提出され、当審において平成２１年６月２５日付け（同年７月７日発送。）で上記手続補正を却下するとともに、該手続補正の却下と同日付け（同年６月３０日発送。）で拒絶の理由を通知し、これに対して平成２１年８月３１日付けで意見書が提出されるとともに、同日付けで明細書を補正対象とする手続補正書が提出されたものである。
　
第２　当審において通知した拒絶理由通知の概要
　当審において平成２１年６月２５日付けで通知した拒絶の理由（以下「当審拒絶理由」という。）の概要は、
１）本願の請求項１ないし９に係る発明は、その出願前日本国内又は外国において頒布された特開平９−１１４４２０号公報、特開平７−１２３２４２号公報（周知例１）、特開２００１−１４７６７４号公報（周知例２）、特開２００１−２４９６４６号公報（周知例３）に記載された発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない、
２）本願は、特許請求の範囲の記載が下記の点で、特許法第３６条第６項第１号に規定する要件を満たしていない、
３）本願は、発明の詳細な説明の記載が下記の点で、平成１４年改正前特許法第３６条第４項に規定する要件を満たしていない、
というものである。
　
第３　本願発明
　本願の請求項１ないし７に係る発明は、平成２１年８月３１日付けの手続補正により補正された明細書（以下、「本願明細書」という。）及び図面の記載からみて、その特許請求の範囲の請求項１ないし７に記載された事項により特定されるとおりのものと認められるところ、その請求項１に係る発明（以下、「本願発明」という。）は、以下のとおりである。
「【請求項１】
　複数のデータラインを含み該データラインに供給される表示データを表示する液晶表示部と、
　隣り合うデータライン間で極性の異なる表示データを該データラインに供給するデータ駆動回路
を含み、該データ駆動回路は、
　各画素の表示データを順次受け取り順次出力する際に隣り合うデータラインに対応するデータ間で一定時間ごとに該表示データを入れ替えるデータ入力回路と、
　該データ入力回路から順次供給される表示データを順次格納していくことにより１水平周期分の表示データを格納するデータレジスタ回路と、
　該データレジスタ回路に格納された該１水平周期分の表示データをアナログ階調信号に変換する階調電圧作成回路と、
　該アナログ階調信号を隣り合うデータライン間で該一定時間ごとに入れ替えて該データラインに出力する出力クロス回路
を含み、前記データ入力回路は、クロック信号のあるタイミングに同期して３つの供給端からそれぞれ供給されるＲ、Ｇ、及びＢのデータを取り込む３つのフリップフロップと、該クロック信号の次のタイミングで前記３つの供給端からそれぞれ供給されるＲ、Ｇ、及びＢのデータ及び該３つのフリップフロップに格納されているＲ、Ｇ、及びＢのデータを受け取り極性反転信号に応じてデータ入れ替えを実行するセレクト回路とからなり、前記データ入力回路に前記Ｒ、Ｇ、及びＢのデータをそれぞれ供給する前記３つの供給端が前記３つのフリップフロップの入力端にそれぞれ接続され且つ前記セレクト回路の入力端に接続されており、該データ駆動回路は該液晶表示部と共に同一のガラス基板上にポリシリコントランジスタにより形成され、
　該階調電圧作成回路は、第１の極性に対応する電圧側に専用の第１のＤＡ変換回路と第２の極性に対応する電圧側に専用の第２のＤＡ変換回路とを含み、該第１のＤＡ変換回路と該第２のＤＡ変換回路とはそれぞれ隣り合うデータラインに対応することを特徴とする液晶表示装置。」
　
第4　引用例に記載された発明
　当審拒絶理由で引用され、本願の出願前に頒布された刊行物である特開平９−１１４４２０号公報（以下、「引用例１」という。）には、図面とともに、次の事項が記載されている。
（ア）「【請求項１】  液晶パネルに配列された各データラインを駆動するディジタル方式のデータライン・ドライバであって、外部からのクロック（ＣＬＫ）に応答してデータ（Ｄｎ）を取り込むデータ入力部（１０）と、
複数の階調レベルに応じた基準電圧を有する基準電源部（１５，１６；１５ａ，１６ａ）と、前記基準電源部から前記データに応じた規定の基準電圧を選択するセレクタ部（１７）と、前記セレクタ部で選択された基準電圧をそれぞれ表示データとして各データラインに出力する出力部（１８）とを具備し、前記データ入力部と前記出力部が、それぞれ外部からのデータ切り換え制御信号（ＰＯＬ）に基づいて、前記各データラインの異なるチャネル間でデータの入れ換えを行うデータクロス機能を有することを特徴とするデータライン・ドライバ。
【請求項２】  請求項１に記載のデータライン・ドライバにおいて、前記各データラインの異なるチャネル間でのデータの入れ換えが、前記各データラインの隣合う奇数チャネル（ＯＣＨ）及び偶数チャネル（ＥＣＨ）間で行われることを特徴とするデータライン・ドライバ。
【請求項３】  請求項２に記載のデータライン・ドライバにおいて、前記基準電源部は第１及び第２の基準電源部を有し、該第１及び第２の基準電源部の一方が奇数チャネルに割り当てられ、且つ、他方が偶数チャネルに割り当てられていることを特徴とするデータライン・ドライバ。」
　
（イ）「【請求項１０】  請求項１から９のいずれか一項に記載のデータライン・ドライバを液晶パネルの片側に配置したことを特徴とする液晶表示装置。」
　
（ウ）「【０００２】
【従来の技術】アクティブマトリクス型ＬＣＤの液晶パネルは、対向する電極基板間に液晶が封入された構造を持っている。すなわち、一方の基板には複数のデータラインから成るデータバスの電極（信号電極）と複数のスキャンラインから成るスキャンバスの電極（走査電極）がマトリクス状に交差し、その交差部の全てにＴＦＴ等のスイッチング素子が接続されており（この基板を「ＴＦＴ基板」と称する）、対向基板には電極が一面に形成されている（この基板を「共通（コモン）基板」と称する）。
【０００３】かかるＬＣＤを駆動する場合、ＴＦＴ基板と共通基板の間に電圧を印加する。すなわち、ＴＦＴ基板上の信号電極（データライン）に映像信号に応じたデータ電圧を印加する。スキャンバス中の選択されたスキャンラインにつながるＴＦＴがオンすることにより、対応する各データラインに印加されたデータ電圧と共通基板のコモン電圧との電位差が各画素に書き込まれ、次にそのライン（スキャンライン）が選択されるまで電荷を保持することで情報が保たれる。保持された情報に応じて液晶の電圧が決まるので、光の透過量が制御されて階調表示が可能となる。また、カラー表示を行うには、ＲＧＢのカラーフィルタを用いることで光の色分解／色合成を行い、実現している。
【０００４】ＬＣＤを駆動する回路は、各スキャンラインを駆動するスキャンライン・ドライバ及び各データラインを駆動するデータライン・ドライバとコモン電圧回路から構成されている。スキャンライン・ドライバがスキャンラインを選択すると、当該スキャンラインにつながる各画素に、データライン・ドライバから各データラインを通して映像信号に応じたデータ電圧がそれぞれ印加される。ＬＣＤでは一般に、同じ画素に同じ極性のデータ電圧を印加し続けるとＬＣＤの寿命に悪影響をきたし液晶の劣化を招くため、これを防ぐために一定の周期（１フレーム周期又は１水平周期）毎に正極性及び負極性の駆動電圧を交互に印加している。これを「交流駆動」という。また、かかる交流駆動を行うと画面のちらつき（フリッカ）が発生するため、これを抑えるためにデータライン毎の極性反転等を行っている。例えば、隣合うデータライン間に正負反対の極性の駆動電圧を印加し、隣接画素間に反対の極性の電圧を印加するといった方法を採用している。かかる駆動方法を「縦ライン反転」駆動と称する。
【０００５】図１３には典型的なデータライン・ドライバの構成が示される。図示のドライバは、シフトレジスタ部５１と、表示用ディジタルデータＤｎのビット数分の容量をそれぞれ有するデータレジスタ部５２及びラッチ部５３と、デコーダ部５４と、アナログスイッチ群から成るセレクタ部５５と、階調電圧作成部５６とを備えており、クロックＣＬＫと、データ取り込みの開始を指示するスタート信号ＳＴと、出力の切り換えのタイミングを指示するラッチ信号ＬＰとにより制御される。
【０００６】先ず、シフトレジスタ部５１は、表示ライン（１水平周期）毎に供給されるスタート信号ＳＴにより動作を開始し、クロックＣＬＫにより歩進してタイミング信号を生成する。データレジスタ部５２は、このタイミング信号に応答して表示用ディジタルデータＤｎを順次取り込む。ラッチ部５３は、データレジスタ部５２にデータが取り込まれた後、次の１ライン分のデータが到来する前に、データレジスタ部５２内のデータをラッチ信号ＬＰに応答して取り込む。次いで、デコーダ部５４は、ラッチ部５３に保持されたディジタルデータをデコードする。セレクタ部５５は、このデコード結果に基づいて、階調電圧作成部５６で作成される複数の階調電圧（図示の例では６４階調の電圧）の１つを選択出力する。選択出力された階調電圧は、駆動電圧として各チャネル（データラインＱ１〜Ｑ１９２）に送出される。
【０００７】なお、階調電圧作成部５６は、例えば図１４に示すように、抵抗アレイ型Ｄ／Ａコンバータの形態で構成される。図示の例では、基準電源として入力される９本の基準電圧Ｖ０〜Ｖ８から、６４個の抵抗器を用いてＶ０〜Ｖ１の間、Ｖ１〜Ｖ２の間、………、Ｖ７〜Ｖ８の間をそれぞれ８等分に分圧することで、Ｖ０及びＶＲ０１〜ＶＲ６３の６４階調の電圧を作成している。作成された６４個の階調電圧は、そのうちの一つが、上述したようにデコーダ部５４により制御されるセレクタ部５５内のアナログスイッチにより選択される。」
　
（エ）「【００１３】
【発明が解決しようとする課題】ＬＣＤに関して、これからの技術開発の目的の一つに、その液晶パネルの表示面積の拡大と共に額縁スペースの削減といったことが挙げられる。額縁スペースを考えた場合、ドライバ（特にデータライン・ドライバ）の占有面積を小さくするのが好ましく、そのためには、図１５（ｂ）に示したようにデータライン・ドライバを片側配置とするのが得策である。
【００１４】しかしながら、片側駆動を行う場合、図１６に関して説明したように、縦ライン反転駆動を実現するためにはドライバ出力の各チャネル（奇数チャネル及び偶数チャネル）毎に正極性の駆動電圧及び負極性の駆動電圧を出力できるようにドライバを構成する必要がある。このためには、基準電源数やアナログスイッチを倍に増やす（つまり、１６階調を実現するために３２個の階調電圧を作成する）必要があり、この結果、ドライバ内の階調電圧作成部及びセレクタ部の回路規模が増大するといった問題があった。これは、ドライバ全体の回路規模の増大につながり、ひいては額縁スペースの増大にもつながるので、好ましくない。
【００１５】また、片側駆動で縦ライン反転駆動を実現するための他の手法として、従来使用されている基準電源の数を半分ずつ正側と負側に振り分けるといったことも考えられる。しかしこの方法では、表示階調数が半分になってしまい、良好な表示の実現という観点から好ましくない。」
　
（オ）「【００３０】本実施形態に係るデータライン・ドライバの構成上の特徴は、一（※漢数字は、○にアラビア数字の代用として使用する。また、以下も同様である。）階調電圧作成部として、予め各データラインの奇数チャネルＯＣＨ及び偶数チャネルＥＣＨに対し専用に割り当てられた正側基準電源部１５及び負側基準電源部１６を設けたこと、二ドライバ外部からのデータ切り換え制御信号ＰＯＬに基づいて隣合うチャネル間でデータの入れ換えを行なうデータクロス機能をデータ入力部１０と出力部１８にそれぞれ持たせたこと、である。
【００３１】本実施形態では、正側及び負側の各基準電源部１５，１６は、それぞれ１６本の基準電圧Ｖ１６〜Ｖ３１，Ｖ０〜Ｖ１５を１６階調の階調電圧として、セレクタ部１７の対応する奇数チャネル及び偶数チャネルにつながる階調電圧ラインに直接出力している。１６階調の階調電圧は、そのうちの一つが、デコーダ部１４のデコード結果に基づいてセレクタ部１７内の対応するアナログスイッチにより選択出力される。
【００３２】なお、データ入力部１０とシフトレジスタ部１１に入力されている信号Ｒ／Ｌは、データのシフト方向を切り換えるための制御信号である。また、シフトレジスタ部１１から出力されている信号ＳＰは、データレジスタ部１２によるデータ取り込みのタイミングを制御するための信号である。図２にはデータ入力部１０の回路構成が示される。
【００３３】図示の回路は、データの１ビットについてデータクロス機能を実現する場合の構成例で、データを右シフト及び左シフトに対して使用可能な構成例を示している。図中、ＦＦ１〜ＦＦ６はクロックＣＬＫに応答するフリップフロップ、ＦＦ７〜ＦＦ１２はクロックＣＬＫ１（クロックＣＬＫを１／２分周したクロック）に応答するフリップフロップ、ＳＬ１〜ＳＬ６はシフト方向切り換え制御信号Ｒ／Ｌに応答するセレクタ、ＳＬ７〜ＳＬ１２はデータ切り換え制御信号ＰＯＬに応答するセレクタを示す。最終段のフリップフロップ群ＦＦ７〜ＦＦ１２から出力される各データ三及び四と各制御信号Ｒ／Ｌ及びＰＯＬとの関係については、図３に示される通りである。
【００３４】図４にはデータ入力部１０の回路動作のタイミングの一例が示される。図中、Ｒ１，Ｒ２，………，Ｒ８０は、それぞれ赤（Ｒ）の１クロック目のデータ、２クロック目のデータ、………、８０クロック目のデータといった具合に入力データを表している。緑（Ｇ）のＧ１，Ｇ２，………，Ｇ８０と、青（Ｂ）のＢ１，Ｂ２，………，Ｂ８０についても同様である。図４の例では、８０クロック分のデータをＲ，Ｇ，Ｂの３系統で入力した場合の２４０出力の場合が示されている。
【００３５】先ず、クロックＣＬＫにより取り込まれたデータは、１段目のフリップフロップ群ＦＦ１〜ＦＦ６を通り、動作タイミング図の一のようになる。更に２段目のフリップフロップ群ＦＦ７〜ＦＦ１２を通過すると、二のようになる。このようにして一と二でタイミング的に揃った６個のデータを、各セレクタＳＬ１〜ＳＬ１２においてシフト方向切り換え制御信号Ｒ／Ｌとデータ切り換え制御信号ＰＯＬによりそれぞれ選択する。選択されたデータは、最終段のフリップフロップ群ＦＦ７〜ＦＦ１２においてクロックＣＬＫ１のタイミングで取り込まれ（動作タイミング図の三，四参照）、データレジスタ部１２（図１参照）へ送られる。
【００３６】この時、図３に示すように、隣合うチャネルの出力は、データ切り換え制御信号ＰＯＬのレベル（１又は０）に応じて交互に入れ換えられている。図５には出力部１８の回路構成が示される。この回路は、データ切り換え制御信号ＰＯＬに応答するインバータＩＮＶと、セレクタ部１７から供給される隣合うチャネル間のデータを対応するチャネルにそのまま出力するか、或いは入れ換えて出力するかを選択するスイッチ群とから構成されている。このスイッチ群は、例えばデータＤ１，Ｄ２について見ると、データ切り換え制御信号ＰＯＬによりデータＤ１を対応するチャネル（データラインＱ１）に送出するスイッチＳＷ１１と、インバータＩＮＶの出力によりデータＤ１を隣のチャネル（データラインＱ２）に送出するスイッチＳＷ１２と、インバータＩＮＶの出力によりデータＤ２を隣のチャネル（データラインＱ１）に送出するスイッチＳＷ２１と、データ切り換え制御信号ＰＯＬによりデータＤ２を対応するチャネル（データラインＱ２）に送出するスイッチＳＷ２２とを有している。
【００３７】以上説明したように、本実施形態に係るデータライン・ドライバの構成によれば、データ入力部１０と出力部１８においてそれぞれデータ切り換え制御信号ＰＯＬにより隣合うチャネル間でデータの入れ換えを行なうようにしているので、同一チャネルのデータラインに対して正極性と負極性の駆動電圧を交互に出力することができる。つまり、交流駆動を行うことができ、これによって液晶の劣化防止を図ることができる。これは、液晶の長寿命化にも有効である。
【００３８】また、階調電圧を作成するための正側及び負側の各基準電源部１５，１６をそれぞれ各データラインの奇数チャネルＯＣＨ及び偶数チャネルＥＣＨに割り当てているので、隣合うチャネルのデータラインに対して異なる極性の駆動電圧を同時に出力することができる。つまり、縦ライン反転駆動を行うことができ、これによって画面のフリッカの抑制を図ることができる。これは、良好な表示の実現に寄与する。
【００３９】さらに、奇数チャネルＯＣＨと偶数チャネルＥＣＨにそれぞれ専用に基準電源部１５，１６を割り当てているので、従来形に見られたように基準電源数やアナログスイッチを増やすことなく、縦ライン反転駆動を片側駆動方式で実現することができる。つまり、片側駆動の実現により額縁スペースの削減を図ることが可能となる。」
　
　上記摘記事項（ア）及び（ウ）並びに図１５から、複数のデータラインを有し該データラインに出力された表示データを表示する液晶パネルを、読み取ることができる。
　
　上記摘記事項（ア）及び（オ）から、隣り合うデータライン間で異なる極性の表示データを該データラインに出力するデータ・ラインドライバを、読み取ることができる。
　
　上記摘記事項（ア）及び（ウ）並びに当該技術分野の技術常識から、外部からのクロック（ＣＬＫ）に応答して各画素に対応したデータを順次取り込み順次出力する際に、隣り合うデータラインに対応するデータ間で、１フレーム周期又は１水平周期毎に切り換わる外部からのデータ切り換え制御信号（ＰＯＬ）に基づいて、一定時間毎に該データの入れ替えを行うデータクロス機能を有するデータ入力部（１０）を、読み取ることができる。
　
　上記摘記事項（ウ）及び（オ）、図１並びに当該技術分野の技術常識から、データ入力部（１０）から順次供給されるデータを順次取り込み１水平周期分のデータを格納するデータレジスタ部（１２）を、読み取ることができる。
　
　上記摘記事項（ウ）及び（オ）、図１並びに当該技術分野の技術常識から、データレジスタ部（１２）に順次取り込まれた１水平周期分のデータをデコードしてアナログの階調電圧である表示データに変換する、デコーダ部（１４）とセレクタ部（１７）から構成される回路を、読み取ることができる。
　
　上記摘記事項（ウ）及び（オ）、図１並びに当該技術分野の技術常識から、アナログの階調電圧である表示データを、隣り合うデータライン間で、１フレーム周期又は１水平周期毎に切り換わるデータ切り換え制御信号（ＰＯＬ）に基づいて、一定時間毎に該表示データを入れ替えて該データラインに出力するデータクロス機能付出力部（１８）を、読み取ることができる。
　
　上記摘記事項（ア）の請求項１の記載や上記摘記事項（エ）の発明が解決しようとする課題に関する記載を参酌するに、引用例１に記載されている発明は、ドライバの占有面積を小さくするために、ドライバ出力において奇数チャネル（ＯＣＨ）と偶数チャネル（ＥＣＨ）を相互に共用することに技術的な主眼が置かれていることは明白である。してみると、【図２】に記載された発明の実施例において、シフト方向を切り換え制御するためのセレクタ（ＳＬ１〜ＳＬ６）は、単にドライバに汎用性を持たせる等のために設けた程度の構成にすぎず、奇数チャネル（ＯＣＨ）と偶数チャネル（ＥＣＨ）を相互に共用してドライバの占有面積を小さくするに際して、必須の構成要素ではない。よって、シフト方向を切り換え制御するためのセレクタ（ＳＬ１〜ＳＬ６）は、当業者が必要に応じて適宜設ける程度の構成要素の一つにすぎない。
　してみると、上記摘記事項（オ）及び図１、図２並びに当該技術分野の技術常識から、データ入力部（１０）は、クロック（ＣＬＫ）のあるタイミングに同期して３つの供給端からそれぞれ供給されるＲ、Ｇ、及びＢのデータを取り込む３つの前段のフリップフロップ（ＦＦ１〜ＦＦ３）と、該クロックの次のタイミングで該前段のフリップフロップ（ＦＦ１〜ＦＦ３）から後段のフリップフロップ（ＦＦ４〜ＦＦ６）に前記データを転送すると共に、該前段のフリップフロップ（ＦＦ１〜ＦＦ３）が新規にデータを取り込むことにより、前段と後段のフリップフロップ（ＦＦ１〜ＦＦ６）からの出力を受け取りデータ切り換え制御信号（ＰＯＬ）に基づいてデータ入れ替えを実行するセレクタ（ＳＬ７〜ＳＬ１２）を含んでなり、前記データ入力部（１０）に前記Ｒ、Ｇ、及びＢのデータのデータをそれぞれ供給する前記３つの供給端が前記３つの前段のフリップフロップ（ＦＦ１〜ＦＦ３）の入力端にそれぞれ接続され且つ前記セレクタ（ＳＬ７〜ＳＬ１２）の入力端は前段と後段のフリップフロップ（ＦＦ１〜ＦＦ６）の出力端に接続されていることを、読み取ることができる。
　
　上記摘記事項（オ）及び図１並びに当該技術分野の技術常識から、デコーダ部とセレクタ部から構成される回路は、正極性に対応する電圧側に専用の奇数チャネル（ＯＣＨ）と負極性に対応する電圧側に専用の偶数チャネル（ＥＣＨ）とを含み、該奇数チャネル（ＯＣＨ）と該偶数チャネル（ＥＣＨ）とはそれぞれ隣り合うデータラインに対応することを、読み取ることができる。
　
　上記摘記事項（ア）及び（イ）並びに図１から、表示パネルとデータライン・ドライバとを有し、該データライン・ドライバは、データ入力部（１０）と、データレジスタ部（１２）と、デコーダ部（１４）とセレクタ部（１７）から構成される回路と、データクロス機能付出力部（１８）を有する液晶表示装置を、読み取ることができる。
　
　したがって、上記摘記事項（ア）ないし（オ）並びに図面の記載、及び当該技術分野の技術常識からみて、引用例１には、以下の発明が記載されているものと認められる。
「複数のデータラインを有し該データラインに出力された表示データを表示する液晶パネルと、
　隣り合うデータライン間で異なる極性の表示データを該データラインに出力するデータ・ラインドライバと、
　を含み、該データ・ラインドライバは、
　外部からのクロック（ＣＬＫ）に応答して各画素に対応したデータを順次取り込み順次出力する際に、隣り合うデータラインに対応するデータ間で、１フレーム周期又は１水平周期毎に切り換わる外部からのデータ切り換え制御信号（ＰＯＬ）に基づいて、一定時間毎に該データの入れ替えを行うデータクロス機能を有するデータ入力部（１０）
　該データ入力部（１０）から順次供給されるデータを順次取り込み１水平周期分のデータを格納するデータレジスタ部（１２）と、
　該データレジスタ部（１２）に順次取り込まれた該１水平周期分のデータをデコードしてアナログの階調電圧である表示データに変換する、デコーダ部（１４）とセレクタ部（１７）から構成される回路と、
　アナログの階調電圧である表示データを、隣り合うデータライン間で、１フレーム周期又は１水平周期毎に切り換わるデータ切り換え制御信号（ＰＯＬ）に基づいて、該一定時間毎に該表示データを入れ替えて該データラインに出力するデータクロス機能付出力部（１８）と、
　を含み、前記データ入力部（１０）は、クロック（ＣＬＫ）のあるタイミングに同期して３つの供給端からそれぞれ供給されるＲ、Ｇ、及びＢのデータを取り込む３つの前段のフリップフロップ（ＦＦ１〜ＦＦ３）と、該クロック（ＣＬＫ）の次のタイミングで該前段のフリップフロップ（ＦＦ１〜ＦＦ３）から後段のフリップフロップ（ＦＦ４〜ＦＦ６）に前記データを転送すると共に、該前段のフリップフロップ（ＦＦ１〜ＦＦ３）が新規にデータを取り込むことにより、前段と後段のフリップフロップ（ＦＦ１〜ＦＦ６）からの出力を受け取りデータ切り換え制御信号（ＰＯＬ）に基づいてデータ入れ替えを実行するセレクタ（ＳＬ７〜ＳＬ１２）を含んでなり、前記データ入力部（１０）に前記Ｒ、Ｇ、及びＢのデータのデータをそれぞれ供給する前記３つの供給端が前記３つの前段のフリップフロップ（ＦＦ１〜ＦＦ３）の入力端にそれぞれ接続され且つ前記セレクタ（ＳＬ７〜ＳＬ１２）の入力端は前段と後段のフリップフロップ（ＦＦ１〜ＦＦ６）の出力端に接続されており、
　該デコーダ部（１４）とセレクタ部（１７）から構成される回路は、正極性に対応する電圧側に専用の奇数チャネル（ＯＣＨ）と負極性に対応する電圧側に専用の偶数チャネル（ＥＣＨ）とを含み、該奇数チャネル（ＯＣＨ）と該偶数チャネル（ＥＣＨ）とはそれぞれ隣り合うデータラインに対応する液晶表示装置。」（以下、「引用発明」という。）
　
第５　対比
　本願発明と引用発明とを対比する。
（ア）引用発明の「データライン」は、本願発明の「データライン」に相当し、以下同様に、「表示データ」は「表示データ」に、「液晶パネル」は「液晶表示部」に、それぞれ相当するから、引用発明の「複数のデータラインを有し該データラインに出力された表示データを表示する液晶パネル」は、本願発明の「複数のデータラインを含み該データラインに供給される表示データを表示する液晶表示部」に相当する。
　
（イ）引用発明の「異なる極性の表示データ」、「データ・ラインドライバ」は、それぞれ本願発明の「極性の異なる表示データ」、「データ駆動回路」に相当するから、引用発明の「隣り合うデータライン間で異なる極性の表示データを該データラインに出力するデータ・ラインドライバ」は、本願発明の「隣り合うデータライン間で極性の異なる表示データを該データラインに供給するデータ駆動回路」に相当する。
　
（ウ）引用発明の「外部からのクロック（ＣＬＫ）に応答して各画素に対応したデータを順次取り込み順次出力する際に、隣り合うデータラインに対応するデータ間で、１フレーム周期又は１水平周期毎に切り換わる外部からのデータ切り換え制御信号（ＰＯＬ）に基づいて、一定時間毎に該データの入れ替えを行うデータクロス機能を有するデータ入力部（１０）」は、本願発明の「各画素の表示データを順次受け取り順次出力する際に隣り合うデータラインに対応するデータ間で一定時間ごとに該表示データを入れ替えるデータ入力回路」に相当する。
　
（エ）引用発明の「該データ入力部（１０）から順次供給されるデータを順次取り込み１水平周期分のデータを格納するデータレジスタ部（１２）」は、本願発明の「該データ入力回路から順次供給される表示データを順次格納していくことにより１水平周期分の表示データを格納するデータレジスタ回路」に相当する。
　
（オ）引用発明の「アナログの階調電圧である表示データ」は、本願発明の「アナログ階調信号」に相当するから、引用発明の「該データレジスタ部（１０）に順次取り込まれた該１水平周期分のデータをデコードしてアナログの階調電圧である表示データに変換する、デコーダ部（１４）とセレクタ部（１７）から構成される回路」は、本願発明の「該データレジスタ回路に格納された該１水平周期分の表示データをアナログ階調信号に変換する階調電圧作成回路」に相当する。
　
（カ）引用発明の「アナログの階調電圧である表示データを、隣り合うデータライン間で、１フレーム周期又は１水平周期毎に切り換わるデータ切り換え制御信号（ＰＯＬ）に基づいて、該一定時間毎に該表示データを入れ替えて該データラインに出力するデータクロス機能付出力部（１８）」は、本願発明の「該アナログ階調信号を隣り合うデータライン間で該一定時間ごとに入れ替えて該データラインに出力する出力クロス回路」に相当する。
　
（キ）引用発明の「クロック（ＣＬＫ）」、「データ切り換え制御信号（ＰＯＬ）」、「セレクタ（ＳＬ７〜ＳＬ１２）」は、それぞれ本願発明の「クロック信号」、「極性反転信号」、「セレクト回路」に相当するから、引用発明の「前記データ入力部（１０）は、クロック（ＣＬＫ）のあるタイミングに同期して３つの供給端からそれぞれ供給されるＲ、Ｇ、及びＢのデータを取り込む３つの前段のフリップフロップ（ＦＦ１〜ＦＦ３）と、該クロック（ＣＬＫ）の次のタイミングで該前段のフリップフロップ（ＦＦ１〜ＦＦ３）から後段のフリップフロップ（ＦＦ４〜ＦＦ６）に前記データを転送すると共に、該前段のフリップフロップ（ＦＦ１〜ＦＦ３）が新規にデータを取り込むことにより、前段と後段のフリップフロップ（ＦＦ１〜ＦＦ６）からの出力を受け取りデータ切り換え制御信号（ＰＯＬ）に基づいてデータ入れ替えを実行するセレクタ（ＳＬ７〜ＳＬ１２）を含んでなり、前記データ入力部（１０）に前記Ｒ、Ｇ、及びＢのデータのデータをそれぞれ供給する前記３つの供給端が前記３つの前段のフリップフロップ（ＦＦ１〜ＦＦ３）の入力端にそれぞれ接続され且つ前記セレクタ（ＳＬ７〜ＳＬ１２）の入力端は前段と後段のフリップフロップ（ＦＦ１〜ＦＦ６）の出力端に接続されており」は、本願発明の「前記データ入力回路は、クロック信号のあるタイミングに同期して３つの供給端からそれぞれ供給されるＲ、Ｇ、及びＢのデータを取り込む３つのフリップフロップと、該クロック信号の次のタイミングで前記３つの供給端からそれぞれ供給されるＲ、Ｇ、及びＢのデータ及び該３つのフリップフロップに格納されているＲ、Ｇ、及びＢのデータを受け取り極性反転信号に応じてデータ入れ替えを実行するセレクト回路とからなり、前記データ入力回路に前記Ｒ、Ｇ、及びＢのデータをそれぞれ供給する前記３つの供給端が前記３つのフリップフロップの入力端にそれぞれ接続され且つ前記セレクト回路の入力端に接続されており」と、「前記データ入力回路は、データを受け取り極性反転信号に応じてＲ、Ｇ、及びＢのデータ入れ替えを実行するセレクト回路とからなり」との限りにおいて一致する。
　
（ク）引用発明の「正極性」は、本願発明の「第１の極性」に相当し、以下同様に、「専用の奇数チャネル（ＯＣＨ）」は「専用の第１のＤＡ変換回路」」に、「負極性」は「第２の極性」に、「専用の偶数チャネル（ＥＣＨ）」は「専用の第２のＤＡ変換回路」に、それぞれ相当するから、引用発明の「該デコーダ部（１４）とセレクタ部（１７）から構成される回路は、正極性に対応する電圧側に専用の奇数チャネル（ＯＣＨ）と負極性に対応する電圧側に専用の偶数チャネル（ＥＣＨ）とを含み、該奇数チャネル（ＯＣＨ）と該偶数チャネル（ＥＣＨ）とはそれぞれ隣り合うデータラインに対応する」は、本願発明の「該階調電圧作成回路は、第１の極性に対応する電圧側に専用の第１のＤＡ変換回路と第２の極性に対応する電圧側に専用の第２のＤＡ変換回路とを含み、該第１のＤＡ変換回路と該第２のＤＡ変換回路とはそれぞれ隣り合うデータラインに対応する」に相当する。
　
（ケ）引用発明の「液晶表示装置」は、本願発明の「液晶表示装置」に相当する。
　
　したがって、本願発明と引用発明の両者は、 以下の一致点で一致し、以下の相違点で相違する。
　
＜一致点＞
「複数のデータラインを含み該データラインに供給される表示データを表示する液晶表示部と、
　隣り合うデータライン間で極性の異なる表示データを該データラインに供給するデータ駆動回路
を含み、該データ駆動回路は、
　各画素の表示データを順次受け取り順次出力する際に隣り合うデータラインに対応するデータ間で一定時間ごとに該表示データを入れ替えるデータ入力回路と、
　該データ入力回路から順次供給される表示データを順次格納していくことにより１水平周期分の表示データを格納するデータレジスタ回路と、
　該データレジスタ回路に格納された該１水平周期分の表示データをアナログ階調信号に変換する階調電圧作成回路と、
　該アナログ階調信号を隣り合うデータライン間で該一定時間ごとに入れ替えて該データラインに出力する出力クロス回路
を含み、前記データ入力回路は、データを受け取り極性反転信号に応じてデータ入れ替えを実行するセレクト回路と、
　該階調電圧作成回路は、第１の極性に対応する電圧側に専用の第１のＤＡ変換回路と第２の極性に対応する電圧側に専用の第２のＤＡ変換回路とを含み、該第１のＤＡ変換回路と該第２のＤＡ変換回路とはそれぞれ隣り合うデータラインに対応する液晶表示装置。」
　
＜相違点１＞
　本願発明においては、データ入力回路は、「クロック信号のあるタイミングに同期して３つの供給端からそれぞれ供給されるＲ、Ｇ、及びＢのデータを取り込む３つのフリップフロップと、該クロック信号の次のタイミングで前記３つの供給端からそれぞれ供給されるＲ、Ｇ、及びＢのデータ及び該３つのフリップフロップに格納されているＲ、Ｇ、及びＢのデータを受け取り極性反転信号に応じてデータ入れ替えを実行するセレクト回路とからなり、前記データ入力回路に前記Ｒ、Ｇ、及びＢのデータをそれぞれ供給する前記３つの供給端が前記３つのフリップフロップの入力端にそれぞれ接続され且つ前記セレクト回路の入力端に接続され」ているのに対して、引用発明では、そのように限定されていない点。
　
＜相違点２＞
　本願発明においては、「データ駆動回路は該液晶表示部と共に同一のガラス基板上にポリシリコントランジスタにより形成され」ているのに対して、引用発明では、そのように限定されていない点。
　
第６　判断
　上記相違点１について検討する。
　当審拒絶理由で引用され、本願の出願前に頒布された刊行物である特開平７−１２３２４２号公報（以下、「周知例１」という。）には、図面とともに、次の事項が記載されている。
（ア）「【００１８】ラッチ３はＭビットのラッチで、バレルシフタ１からの出力を画像制御部５で生成されるラッチクロックによりラッチする。また、ラッチ２はＭビットのラッチで、ラッチ３の出力データを画像制御部５で生成されるラッチ３のラッチクロックを動作クロックで１段遅延させたタイミングのラッチクロックによりラッチする。
【００１９】データセレクタ４は、Ｍ個のセレクタを備える。その構成例を図４に示す。図４はＭ＝８ビットの場合の構成例を示す図であり、いま、シフトポジションコントロールパラメータによって４ビットシフトを行うように指定されている場合においてバレルシフタ１に、ＶＤ３n ，ＶＤ２n ，ＶＤ１n ，ＶＤ０n ，ＶＤ７n，ＶＤ６n ，ＶＤ５n ，ＶＤ４n の８ビットの画像データが書き込まれているとすると、ラッチ３にはその前のブロックのＶＤ３n-１ ，ＶＤ２n-１ ，ＶＤ１n-１，ＶＤ０n-１ ，ＶＤ７n-１ ，ＶＤ６n-１ ，ＶＤ５n-１ ，ＶＤ４n-１ の８ビットの画像データが書き込まれており、ラッチ２には更にその前のブロックのＶＤ３n-2 ，ＶＤ２n-2 ，ＶＤ１n-2 ，ＶＤ０n-2 ，ＶＤ７n-2 ，ＶＤ６n-2 ，ＶＤ５n-2 ，ＶＤ４n-2 の８ビットの画像データが書き込まれている。そして、データセレクタ４はＳ０〜Ｓ７の８個のセレクタを備えており、セレクタＳ７はラッチ２のＭＳＢであるＶＤ３n-2 とラッチ３のＭＳＢのＶＤ３n-１ 何れかを選択して出力する。以下同様であり、セレクタ０はラッチ２の最下位ビット（ＬＳＢ）であるＶＤ４n-2 とラッチ３のＬＳＢのＶＤ４n-１ 何れかを選択して出力する。
【００２０】そして、各セレクタがラッチ２のデータを選択するか、ラッチ３のデータを選択するかは画像制御部５から与えられるデータセレクト信号によって定められる。例えば、図４において、データセレクト信号により上位４ビットはラッチ２から選択し、下位４ビットはラッチ３から選択することを示しているものとすると、データセレクタ４からは図に示すように、ＶＤ３n-2 ，ＶＤ２n-2 ，ＶＤ１n-2 ，ＶＤ０n-2 ，ＶＤ７n-１ ，ＶＤ６n-１ ，ＶＤ５n-１ ，ＶＤ４n-１ の８ビットが出力されることになる。なお、この８ビットが主走査方向において連続する画素のデータであることは明らかである。」
　
（イ）「【００４３】なお、ラッチ３を省略してバレルシフタ１の出力をそのまま用いてもよく、要するにシフトしたデータと前回シフトされたデータとを用いればよいことは明らかである。
【００４４】以上述べたとことから明らかなように、モードの設定を変え、それに応じてバレルシフタのローテーションモード及びデータセレクタのデータセレクト信号を変更することによって一つの画像処理装置を抽出処理のために用いることもでき、またシフト処理のために用いることができるので、汎用性を持たせることができる。また、複数の階調ビット数に対応することができるので汎用性を持たせることができる。」
　
　引用発明においては、セレクタ（ＳＬ７〜ＳＬ１２）にデータを供給するに際して、クロック信号のあるタイミングに同期してデータを取り込む前段のフリップフロップ（ＦＦ１〜ＦＦ３）と、該クロック信号の次のタイミングで該前段のフリップフロップ（ＦＦ１〜ＦＦ３）から後段のフリップフロップ（ＦＦ４〜ＦＦ６）に前記データを転送すると共に、該前段のフリップフロップ（ＦＦ１〜ＦＦ３）が新規にデータを取り込むことにより、前段と後段のフリップフロップ（ＦＦ１〜ＦＦ６）を用いてセレクタ（ＳＬ７〜ＳＬ１２）にデータを出力する構成である。
　ところで、上記周知例１には、データセレクタ（４）に対してデータを供給する際に、クロック信号のあるタイミングに同期してデータを取り込む前段のラッチＢ（３）と、該クロック信号の次のタイミングで該前段のラッチＢ（３）から後段のラッチＡ（２）に前記データを転送すると共に、該前段のラッチＢ（３）において新規にデータを取り込むことにより、前段と後段のラッチＢ（３）、ラッチＡ（２）を用いてデータセレクタ（４）にデータを出力する構成において、前段のラッチＢ（３）を省略できる旨が記載されている。
　よって、前段と後段からなるラッチを用いてデータを出力する回路構成において、前段のラッチを省略した構成を採用するか否かは、実施時において、当業者が適宜決めうる単なる設計的事項にすぎないことである。
　してみると、前段のフリップフロップ（ＦＦ１〜ＦＦ３）及び後段のフリップフロップ（ＦＦ４〜ＦＦ６）からなる構成を有する上記引用発明において、前記周知例１に示される前段のラッチＢ（３）を省略することと同様に、上記引用発明において前段のフリップフロップ（ＦＦ１〜ＦＦ３）を省略した構成を採用することも、単なる設計事項にすぎない。
　よって、上記引用発明において、単に前段のフリップフロップ（ＦＦ１〜ＦＦ３）を省略した構成を採用した際には、データ入力部（１０）が、クロック（ＣＬＫ）のあるタイミングに同期してＲ、Ｇ、及びＢのデータを取り込む３つのフリップフロップ（ＦＦ４〜ＦＦ６）と、該クロック信号の次のタイミングで供給されるＲ、Ｇ、及びＢのデータ及び該３つのフリップフロップ（ＦＦ４〜ＦＦ６）に格納されているＲ、Ｇ、及びＢのデータを受け取るセレクタとからなり、データ入力部（１０）に前記Ｒ、Ｇ、及びＢのデータをそれぞれ供給する前記３つの供給端が前記３つのフリップフロップ（ＦＦ４〜ＦＦ６）の入力端にそれぞれ接続され且つ前記セレクタの入力端に接続される構成となることは、技術的に明白である。
　よって、上記相違点１に係る本願発明の発明特定事項は、上記引用発明に上記周知例1に記載された事項を適用することにより当業者が容易に想到し得たものである。
　
　上記相違点２について検討する。
　当審拒絶理由で引用され、本願の出願前の平成１３年５月２９日に頒布された刊行物である特開２００１−１４７６７４号公報（以下、「周知例２」という。）には、図面とともに、次の事項が記載されている。
（ア）「【請求項７】  表示画素がドットマトリックスに形成されたディスプレイパネルに対して、水平走査回路を用いて各表示画素を水平方向に走査し、垂直走査回路を用いて垂直方向に走査する場合に、表示モード信号により走査方向を制御するドットマトリックス表示装置であって、
前記水平走査回路及び前記垂直走査回路を前記ディスプレイパネルと同一基板上に同一プロセスで形成することを特徴とする請求項３〜６のいずれか１項記載のドットマトリックス表示装置。」
　
（イ）「【０００２】
【従来の技術】液晶表示装置（ＬＣＤ）に代表されるドットマトリックス表示装置は、薄型及び省電力といった特徴から注目され、より一層の低コスト化や高性能化の要求が高まっている。特に、駆動回路を一体形成するポリシリコンＴＦＴ−ＬＣＤは、高表示率、低コストのドットマトリックスディスプレイパネルとして期待されている。」
　
　当審拒絶理由で引用され、本願の出願前の平成１３年９月１４日に頒布された刊行物である特開２００１−２４９６４６号公報（以下、「周知例３」という。）には、図面とともに、次の事項が記載されている。
（ウ）「【０００１】
【発明の属する技術分野】本発明は液晶表示装置に係り、特に、透明絶縁基板上に駆動回路を一体に形成した構造において、駆動回路の特性を安定化する回路構成に関する。」
　
（エ）「【０００６】しかし、近年、ガラス基板上にポリシリコンを材料として、薄膜トランジスタを形成する製造技術が進歩してきており、この技術を利用することにより、画素アレイ部と駆動回路を、同一のガラス基板上に形成するという試みが盛んになされている。」
　
（オ）「【００１５】本発明は、上記のような従来技術の問題点を解消し、液晶表示装置の画素アレイと同一ガラス基板上に、信号線や走査線の駆動回路を配置した構成において、走査線駆動回路の出力部を構成するＣ−ＭＯＳインバータ回路と、電源を供給する配線との間に、スイッチ回路を設けることにより、電源投入時の不安定な状態を回避することを可能にした液晶表示装置を得ることを目的とする。」
　
　上記周知例２、３に示されているように、データ駆動回路を液晶表示部と共に同一のガラス基板上にポリシリコントランジスタにより形成する技術は、当該液晶表示装置の技術分野において、周知技術にすぎない。
　そして、上記引用発明と上記周知技術は、共に液晶表示装置の技術分野に関する発明である点で共通しており、上記引用発明において上記周知技術であるデータ駆動回路を液晶表示部と共に同一のガラス基板上にポリシリコントランジスタにより形成する技術を、単に採用することに特段の困難性はない。
　よって、上記相違点２に係る本願発明の発明特定事項は、引用発明に上記周知技術を適用することにより当業者が容易に想到し得たものである。
　
　平成２１年８月３１日付け提出の意見書において審判請求人は、「・・・このように本願発明では、データ入力回路に設けられるフリップフロップの個数は３つであり、データ入力回路に設けられるフリップフロップの個数が６つである引用発明と比較して、データ入力回路のレイアウトを小さくすることができるという格別な効果が得られます。」旨主張しているが、引用発明に上記周知例１に示された技術を適用した際には、「データ入力回路のレイアウトを小さくすることができるという」請求人の主張する効果と同等の効果が得られることは技術的に明白である。
　してみると、本願発明の奏する作用効果も、引用例１に記載された事項及び周知技術から当業者が予測可能な範囲内のものである。
　したがって、本願発明は、引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものである。
　
第７　むすび
　以上のとおりであるから、本願の請求項１に係る発明（本願発明）は特許法第２９条第２項の規定により特許を受けることができないものであり、その余の請求項２ないし７に係る発明についての判断を示すまでもなく、本願は、拒絶をすべきものである。
　よって、結論のとおり審決する。