【事件の表示】
　特願２００４−１１１４８７「ロジカル・パーティショニング」拒絶査定不服審判事件〔平成１６年１１月１８日出願公開、特開２００４−３２６７５１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯と本願発明
　本願は、平成１６年４月５日（パリ条約による優先権主張　２００３年４月２１日、米国）の出願であって、平成１８年４月１４日付けで拒絶理由の通知がなされ、同年９月２７日付けで意見書が提出されるとともに手続補正がなされたが、平成１９年３月１５日付けで拒絶査定がなされ、これに対し、同年６月１５日に審判請求がなされたものである。
　
 　そして、その請求項７に係る発明（以下「本願発明」という。）は、平成１８年９月２７日付けの手続補正書により補正された特許請求の範囲の請求項７に記載された次のとおりのものと認める。 
「ロジカル・パーティション・システムにおいてダイレクト・メモリ・アクセス（ＤＭＡ）をテストするシステムであって、
　Ｉ／Ｏアダプタと、
　少なくとも１つのロジカル・パーティション規則に背くように前記Ｉ／Ｏアダプタを構成する手段と、
　予期されるアドレスで予期されるエラーが発生するか否かをチェックする手段とを備えた
システム。」
　 
　 
２．引用文献
　原査定の拒絶の理由に引用され、本願の優先権主張の日前の２００３年２月２８日に頒布された刊行物である、特開２００３−０５８３８３号公報(以下「引用文献」という。)には、図面とともに、以下の事項が記載されている（下線は、参考のため、当審において付したものである。）。
　
Ａ．「【請求項２２】
ロジカル・パーティション・データ・システムにおいてロジカル・パーティショニングの実施をテストするためのロジカル・パーティショニング・テスト・システム
ロジカル・パーティション・データ・システム内のユニットの呼び出しを生成する呼び出し生成ユニットと、
前記ユニットからの応答を受け取るレシーバと、
前記応答を予期された応答と比較する比較ユニットと、
前記応答と前記予期された応答の不一致に応じて、ユーザに問題を知らせる通知ユニットとを含むシステム。
　……(中略)……
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は一般にコンピュータ・ソフトウエア関し、より詳細には
データ処理システムのロジカル・パーティショニング機構にストレスを与えてテストする
　
Ｂ．「【０００４】
【発明が解決しようとする課題】パーティショニングの管理はハードウエアの種類に応じて変えることができる。パーティショニングはハードウエアで実行される部分と、監視モードよりも高い特権レベルで起動するファームウエアで実行される部分とを含む。パーティショニングの管理における１つの挑戦は、ロジカル・パーティショニングの分離と隔離が厳しく実施されていることを確認するためのテストにある。このパーティションの分離が失敗に終わるとユーザにとって非常に高くつく。更に、実動レベルのオペレーティング・システムと全てのカスタマー・アプリケーションをもつカスタマー環境におけるこの失敗のデバッグは、かなり退屈で高くつく。それゆえ
ＬＰＡＲシステムの失敗の前に、パーテーションの分離と隔離が安全であることを保証するため悪質なアプリケーションに対してハードウエア及びファームウエアをテストし、ストレスを与える方法、システム及び装置を提供する
　
Ｃ．「【０００７】データ処理システム１００は論理的に区画化されたデータ処理システムである。したがってデータ処理システム１００は、同時に稼動する複数の異なるオペレーティング・システム（又は単一のオペレーティング・システムの複数のインスタンス）をもつ。これら複数のオペレーティング・システムの各々はその中で実行する任意の数のソフトウエア・プログラムをもつ。データ処理システム１００は論理的に区画化され、その結果異なるロジカル・パーティションには異なるＩ/Ｏアダプタ１２０−１２１、１２８−１２９、１３６及び１４８−１４９が割り当てられる。
【０００８】このように、例えば
データ処理システム１００が３つのロジカル・パーティションＰ１、Ｐ２及びＰ３に分けられたとする。Ｉ/Ｏアダプタ１２０−１２１、１２８−１２９、１３６及び１４８−１４９の各々、プロセッサ１０１−１０４の各々、ローカル・メモリ１６０−１６４の各々はその３つのパーティションの内の１つに割り当てられる。例えばプロセッサ１０１、メモリ１６０並びにＩ/Ｏアダプタ１２０、１２８及び１２９はロジカル・パーティションＰ１に割り当てられる。プロセッサ１０２−１０３、メモリ１６１並びにＩ/Ｏアダプタ１２１及び１３６はパーティションＰ２に割り当てられる。そしてプロセッサ１０４、メモリ１６２−１６３並びにＩ/Ｏアダプタ１４８−１４９はロジカル・パーティションＰ３に割り当てられる
【０００９】データ処理システム１００内で実行する各オペレーティング・システムは異なるロジカル・パーティションに割り当てられる。したがって、
データ処理システム１００内で稼動するオペレーティング・システムの各々は、そのロジカル・パーティション内にあるＩ/Ｏ装置にのみアクセスすることができる。
　
Ｄ．「【００１８】次に図２を参照すると本発明を実施し得る代表的なロジカル・パーティション・プラットフォームのブロック図が示されている。ロジカル・パーティション・プラットフォーム２００におけるハードウエアは例えば図１のサーバ１００として実装することができる。ロジカル・パーティション (LPAR)・プラットフォーム２００は区画化されたハードウエア２３０、ＬＰＡＲファームウエア（ＬＦ）２１０及びオペレーティング・システム２０２−２０８を含む。オペレーティング・システム２０２−２０８は、プラットフォーム２００上で同時に稼動する単一のオペレーティング・システムの複数のコピー又は複数の異なるオペレーティング・システムである。オペレーティング・システム２０２−２０８の少なくとも一つはテスト・ナノ・カーネル（ＴｎＫ）オペレーティング・システムである。ＴｎＫはストレス・エクササイザを容易にかつスピード、バリエーション及び失敗の再現に対する柔軟性をもって書くことができる環境を作り出すことを特に目的としたＯＳである。ＴｎＫ ＯＳはプログラマーが他のＯＳ、例えばＡＩＸ又はＬｉｎｕｘなどが稼動する他の区画に対して制御可能なやり方で、ソフトウエア及びハードウエアの刺激（irritation）を作るのを認める。
【００１９】区画化されたハードウエア２３０は複数のプロセッサ２３２−２３８、複数のシステム・メモリ２４０−２４６、複数の入出力（Ｉ/Ｏ）アダプタ２４８−２６２及びストレージ２７０を含む。
プロセッサ２４２−２４８、メモリ２４０−２４６、ＮＶＲＡＭ２９８及びＩ/Ｏアダプタ２４８−２６２の各々はロジカル・パーティション・プラットフォーム２００内の複数のパーティションの１つに割り当てられる。
【００２０】ＬＦ２１０は、オペレーティング・システム２０２−２０８がロジカル・パーティション・プラットフォーム２００のパーティショニングを実施できるように複数の機能及びサービスを実行する。ファームウエアは例えば、読み取り専用メモリー （ＲＯＭ）、プログラマブル読取専用メモリー（ＰＲＯＭ）、消去可能プログラマブル読み取り専用メモリー（ＥＰＲＯＭ）、電気的消去可能プログラマブル読み取り専用メモリー（ＥＥＰＲＯＭ）及び不揮発性ランダム・アクセス・メモリー（ＮＶＲＡＭ）などのように電力がなくてもその中身を保持できるメモリー・チップに保存されたソフトウエアである。
【００２１】ＬＦ２１０はその基礎ハードウエアに等しい、ファームウエアで実装された仮想マシンである。したがって、ＬＦ２１０は独立したＯＳ２０２−２０８の同時実行を、ロジカル・パーティション・プラットフォーム２００の全てのハードウエア資源を仮想化することによって可能にしている。
ＬＦ２１０は、ＯＳ２０２−２０８のうちの１つによる使用のための排他的モードで、Ｉ/Ｏ装置をＩ/Ｏアダプタ２４８−２６２を通して単一仮想マシンに接続することができる
【００２２】ＯＳ２０２−２０８はＬＰＡＲテスト・ユニット２２２−２２８を含む。
ＬＰＡＲテスト・ユニット２２２−２２８は要求を生成してＬＰＡＲハードウエア及びＬＦ２１０へ送信し、異なるパーティションへ割り当てられた資源へのアクセスを試みる。これら要求は、システムにストレスをかけて、システムに問題が存在しないかどうかを判断するためにＬＰＡＲテスト・ユニット２２２−２２８によってできる限り早く生成され、送信される。その問題とはＬＰＡＲハードウエア又はＬＦ２１０の欠陥であり、その欠陥はパーティションへの無許可アクセスを可能とするものである。
　
Ｅ．「【００２６】次に図３を参照すると、ＬＰＡＲテスト・ユニットを例示したブロック図が本発明にしたがって示されている。ＬＰＡＲテスト・ユニット３００は例えば図２の任意のＬＰＡＲテスト・ユニット２２２−２２８として実装することがでる。ＬＰＡＲテスト・ユニット３００は、ストレージ・モデル用テスト（ＴＰＳＭ）エクササイザ３０２、キャッシュ・ストレス・エクササイザ３０４（キャッシュ・チップに対する系統的なストレス・テスト）、ブランチ・エクササイザ３０６（ブランチ・ユニットに対する系統的なストレス・テスト）、ＩＦＵエクササイザ３０８（命令取り出しユニット（ＩＦＵ）に対する系統的なストレス・テスト）、モンティ（Ｍｏｎｔｙ）エクササイザ３１０（ＣＥＣに関係するＩＯサブシステムに対するストレス・テスト）及びＤＡＢＲエクササイザ３１２（データ・アクセス・ブレイクポイント・レジスタに対する系統的なストレス・テスト）を含む。ＬＰＡＲテスト・ユニット３００はまたスペシャル・エクササイザ３１４を含む。
【００２７】更に、
パーティションの外に行くよう特別に設計された他のエクササイザ３１６−３２０がある。Ｔｘｅクラッシュ・エクササイザ３１６は、そのパーティションの外部への無効なアクセスに、擬似ランダムにストレスをかける。Ｔｘｅ有効アドレス・エクササイザ３１８は、そのパーティションの外への無効なアクセスに、系統的にストレスをかける。
　
Ｆ．「【００３７】次に図５を参照すると、本発明に従って、ＬＰＡＲシステムにストレスをかけテストするための処理の流れとプログラム機能が示されている。図５に示された処理及び機能は、例えば図４に示されたエクササイザ４００内で実装される。初めにエクササイザは、ＬＰＡＲユニットの呼び出しに有効インターフェース・ルーチンを使うのか、無効インターフェース・ルーチンを使うのかを擬似ランダムに決定する（ステップ５０２）。無効ルーチンが選択された場合、無効インターフェース・ルーチン名及び引き数値が生成される（ステップ５２０）。エクササイザはその後ＬＰＡＲユニットを無効ルーチン名を使って呼び出す（ステップ５１０）。
【００３８】有効ルーチンが選択された場合、エクササイザは呼び出されるべき有効インターフェース・ルーチン名を擬似ランダムに選択する（ステップ５０４）。次にそのインターフェース・ルーチンの引き数として有効値を使用するか又は無効値を使用するかを決定する（ステップ５０６）。インターフェース・ルーチンの引き数として有効値が選択された場合、エクササイザは有効値を擬似ランダムに生成する（ステップ５０８）。無効値が選択された場合、無効引き数値を擬似ランダムに生成する。（ステップ５１０）。一旦引き数値が生成されると、選択されたＬＰＡＲシステム・ルーチン又はハードウエアはその選択された引き数値を使って呼び出される（ステップ５１０）。
【００３９】スペシャル・エクササイザはその後待機し呼び出されたＬＰＡＲユニット又は関連するＬＰＡＲユニットからの結果を受け取る（ステップ５１２）。これらの結果は予期された結果と比較される（ステップ５１４）。例えば、
エクササイザが異なるパーティションに属する資源にアクセスを試みた場合、アクセスが拒否されることが期待される。受け取った結果が期待された結果と一致した場合（ステップ５１６）、それ以上のアクションは取られず、エクササイザは改めてステップ５０２を開始し、ＬＰＡＲファームウエアにストレスをかけテストし続ける。
受け取られた結果が期待した結果と異なる場合（ステップ５１６）、ＬＰＡＲテスト・ユニットは問題を知らされ
　
Ｇ．「【図面の簡単な説明】
　……(中略)……
　【図５】本発明にしたがってＬＰＡＲシステムにストレスをかけテストを行うためのプロセスの流れとプログラム機能を示す図である。」
　
　
ａ．Ａの「ロジカル・パーティション・データ・システムにおいてロジカル・パーティショニングの実施をテストするためのロジカル・パーティショニング・テスト・システム」、Ｂの「ＬＰＡＲシステムの失敗の前に、パーテーションの分離と隔離が安全であることを保証するため悪質なアプリケーションに対してハードウエア及びファームウエアをテストし、ストレスを与える方法、システム及び装置を提供する」から、引用文献には、
　ロジカル・パーティション・データ・システムにおいてロジカル・パーティショニングの実施をテストするロジカル・パーティショニング・テスト・システム、
が記載されている。
　
ｂ．Ａの「データ処理システムのロジカル・パーティショニング機構にストレスを与えてテストする」、Ｄの「システムにストレスをかけて、システムに問題が存在しないかどうかを判断する」から、前記ロジカル・パーティショニング・テスト・システムが行うテストとは、前記ロジカル・パーティション・データ・システムにストレスをかけて、該システムに問題が存在しないかどうかを判断することであると解される。
　ところで、Ｃの「データ処理システム１００は論理的に区画化され、その結果異なるロジカル・パーティションには異なるＩ/Ｏアダプタ１２０−１２１、１２８−１２９、１３６及び１４８−１４９が割り当てられる。…(中略)…データ処理システム１００内で実行する各オペレーティング・システムは異なるロジカル・パーティションに割り当てられる。したがって、データ処理システム１００内で稼動するオペレーティング・システムの各々は、そのロジカル・パーティション内にあるＩ/Ｏ装置にのみアクセスすることができる。」から、前記ロジカル・パーティション・データ・システムが論理的に区画された結果、それぞれ異なるロジカル・パーティションに割り当てられた各オペレーティング・システムは、そのロジカル・パーティション内にあるＩ／Ｏ装置にのみアクセスすることができることが記載されている。
　してみれば、Ｄの「ＬＰＡＲテスト・ユニット２２２−２２８は要求を生成してＬＰＡＲハードウエア及びＬＦ２１０へ送信し、異なるパーティションへ割り当てられた資源へのアクセスを試みる。これら要求は、システムにストレスをかけて、システムに問題が存在しないかどうかを判断するためにＬＰＡＲテスト・ユニット２２２−２２８によってできる限り早く生成され、送信される。」、Ｅの「ＬＰＡＲテスト・ユニット３００はまたスペシャル・エクササイザ３１４を含む。…(中略)…更に、パーティションの外に行くよう特別に設計された他のエクササイザ３１６−３２０がある。Ｔｘｅクラッシュ・エクササイザ３１６は、そのパーティションの外部への無効なアクセスに、擬似ランダムにストレスをかける。Ｔｘｅ有効アドレス・エクササイザ３１８は、そのパーティションの外への無効なアクセスに、系統的にストレスをかける。」、及び、Ｆの「エクササイザが異なるパーティションに属する資源にアクセスを試みた場合、アクセスが拒否されることが期待される。」から、ロジカル・パーティション・データ・システムにかける前記ストレスとは、異なるロジカル・パーティションに割り当てられた資源であるＩ／Ｏ装置へのアクセスという、そのアクセスが拒否されることが期待される無許可アクセスの要求を行うことであると解され、そして、該要求はＬＰＡＲテスト・ユニットが生成することが記載されている。
　また、Ｄの「Ｉ/Ｏ装置をＩ/Ｏアダプタ２４８−２６２を通して単一仮想マシンに接続することができる。」から、Ｉ/Ｏ装置はＩ/Ｏアダプタを通して接続されるものである以上、前記Ｉ／Ｏ装置へのアクセスの要求は前記Ｉ／Ｏアダプタを仲介してなされるものと解される。
　以上から、引用文献には、
　異なるロジカル・パーティションに割り当てられた資源であるＩ／Ｏ装置へのアクセスという、アクセスが拒否されることが期待される無効なアクセスの要求を生成して、該要求をＩ／Ｏアダプタに仲介させるＬＰＡＲテスト・ユニット、
が記載されていると解される。
　
ｃ．Ｃの「データ処理システム１００が３つのロジカル・パーティションＰ１、Ｐ２及びＰ３に分けられたとする。Ｉ/Ｏアダプタ１２０−１２１、１２８−１２９、１３６及び１４８−１４９の各々、プロセッサ１０１−１０４の各々、ローカル・メモリ１６０−１６４の各々はその３つのパーティションの内の１つに割り当てられる。例えばプロセッサ１０１、メモリ１６０並びにＩ/Ｏアダプタ１２０、１２８及び１２９はロジカル・パーティションＰ１に割り当てられる。プロセッサ１０２−１０３、メモリ１６１並びにＩ/Ｏアダプタ１２１及び１３６はパーティションＰ２に割り当てられる。そしてプロセッサ１０４、メモリ１６２−１６３並びにＩ/Ｏアダプタ１４８−１４９はロジカル・パーティションＰ３に割り当てられる。」、Ｄの「プロセッサ２４２−２４８、メモリ２４０−２４６、ＮＶＲＡＭ２９８及びＩ/Ｏアダプタ２４８−２６２の各々はロジカル・パーティション・プラットフォーム２００内の複数のパーティションの１つに割り当てられる。」から、前記ロジカル・パーティショニング・テスト・システムがテストを行う前記ロジカル・パーティション・データ・システムは、Ｉ／Ｏアダプタを備えることが記載されている。
　前記ｂで認定したように、Ｉ／Ｏ装置へのアクセスの要求はＩ／Ｏアダプタを仲介してなされる。そして、前記ロジカル・パーティショニング・テスト・システムが行う前記ロジカル・パーティション・データ・システムにストレスをかけるテストにおいて、異なるロジカル・パーティションに割り当てられた資源であるＩ／Ｏ装置へのアクセスという要求は、前記Ｉ／Ｏアダプタが仲介するものである。すなわち、ロジカル・パーティショニング・テスト・システムが行うテストは前記Ｉ／Ｏアダプタを用いて行われるものであるから、引用文献において、
　前記ロジカル・パーティショニング・テスト・システムはＩ／Ｏアダプタを備えている、
と言いうるものである。
　
ｄ．Ｅの「ＬＰＡＲテスト・ユニット３００はまたスペシャル・エクササイザ３１４を含む。」、Ｆの「図５に示された処理及び機能は、例えば図４に示されたエクササイザ４００内で実装される。…(中略)…スペシャル・エクササイザはその後待機し呼び出されたＬＰＡＲユニット又は関連するＬＰＡＲユニットからの結果を受け取る（ステップ５１２）。これらの結果は予期された結果と比較される（ステップ５１４）。例えば、エクササイザが異なるパーティションに属する資源にアクセスを試みた場合、アクセスが拒否されることが期待される。受け取った結果が期待された結果と一致した場合（ステップ５１６）、それ以上のアクションは取られず、エクササイザは改めてステップ５０２を開始し、ＬＰＡＲファームウエアにストレスをかけテストし続ける。しかしながら受け取られた結果が期待した結果と異なる場合（ステップ５１６）、ＬＰＡＲテスト・ユニットは問題を知らされ」から、引用文献には、
　前記ＬＰＡＲテスト・ユニットは、前記要求の結果を受け取って予期された結果と比較することで、アクセスが拒否されることが期待される要求に対して期待された結果が得られるか否かを判断する、
ことが記載されている。
　
　
　以上、ａ〜ｄから、引用文献には、次の発明(以下「引用発明」という。)が記載されているものと認められる。
　
　ロジカル・パーティション・データ・システムにおいてロジカル・パーティショニングの実施をテストするロジカル・パーティショニング・テスト・システムであって、
　Ｉ／Ｏアダプタと、
　異なるロジカル・パーティションに割り当てられた資源であるＩ／Ｏ装置へのアクセスという、アクセスが拒否されることが期待される無効なアクセスの要求を生成して、該要求を前記Ｉ／Ｏアダプタに仲介させるとともに、前記要求の結果を受け取って予期された結果と比較することで、アクセスが拒否されることが期待される要求に対して期待された結果が得られるか否かを判断するＬＰＡＲテスト・ユニットと、
を備えた前記ロジカル・パーティショニング・テスト・システム。
　
　
３．対比 
　本願発明と引用発明とを比較する。
　
　引用発明における「ロジカル・パーティション・データ・システム」は、本願発明の「ロジカル・パーティション・システム」に相当する。
　そして、引用発明の「ロジカル・パーティション・データ・システムにおいてロジカル・パーティショニングの実施をテストするロジカル・パーティショニング・テスト・システム」と、本願発明の「ロジカル・パーティション・システムにおいてダイレクト・メモリ・アクセス（ＤＭＡ）をテストするシステム」とは、ロジカル・パーティション・システムにおいてテストするシステムである点で、共通している。
　
　引用発明における「異なるロジカル・パーティションに割り当てられた資源であるＩ／Ｏ装置へのアクセスという、アクセスが拒否されることが期待される無効なアクセスの要求を生成」する、との事項は、引用発明の「ロジカル・パーティション・データ・システム」においては、「異なるロジカル・パーティションに割り当てられた資源であるＩ／Ｏ装置へのアクセス」は「許可」されていないことを意味する。そして、前記「無効なアクセスの要求」は、「前記Ｉ／Ｏアダプタに仲介させる」ものであるから、当然に該「Ｉ／Ｏアダプタ」に対して投入されるものである。
　ところで、本願明細書には、「【背景技術】」において、
「【０００３】
…(中略)…パーティショニングを行ったシステムには、Ｉ／Ｏ（入出力）アダプタから行うすべてのＩ／Ｏ動作が従うべき規則がある。それらの規則には次に示すものがある。
（１）Ｉ／Ｏアダプタはそれらが割り当てられたパーティションに割り振られたすべてのシステム・メモリ領域に対してＤＭＡ（ダイレクト・メモリ・アクセス）を行える必要がある。
（２）Ｉ／Ｏアダプタはそれらが割り当てられたパーティションに属していないようなシステム・メモリ領域に対してＤＭＡを行えてはならない。
（３）各Ｉ／Ｏアダプタの親（ＰＣＩ−ＰＣＩブリッジ（ＰＰＢ）またはＰＣＩ−ホスト・ブリッジ（ＰＨＢ））は「ｉｂｍ，ｄｍａ−ｗｉｎｄｏｗ」プロパティを含んでいなければならない。
Ｉ／Ｏアダプタはその親の「ｉｂｍ，ｄｍａ−ｗｉｎｄｏｗ」プロパティで定義されているアドレス範囲にあるようなバス・アドレスしかバスに投入することができない。
（４）Ｉ／Ｏアダプタは二重アドレス・サイクル（Dual Address Cycle: ＤＡＣ）を使用することができない。」、
と記載されている。
　そして、本願発明の「少なくとも１つのロジカル・パーティション規則に背くように前記Ｉ／Ｏアダプタを構成する」の発明特定事項に関し、本願明細書の「【課題を解決するための手段】」に、
「【０００５】
　本発明はパーティショニング規則が守られない状況を発生させるとともに、パーティション間に設けられたファイアウォールのテストを可能にするアルゴリズムを開示するものである。
　【０００６】
　第１の好適な実例では、ＰＣＩ（Peripheral Connect Interface）カードを用いて当該ＰＣＩカード用の有効なアドレス範囲の外にあるアドレスをバスに投入する。無効なアドレスを投入したのち、ソフトウェアは投入した最後のアドレスと投入した最初のアドレスとを比較する。」、
と記載されている。
　してみれば、本願発明の「少なくとも１つのロジカル・パーティション規則に背くように前記Ｉ／Ｏアダプタを構成する」とは、Ｉ／Ｏアダプタに対し、該Ｉ／Ｏアダプタが割り当てられたパーティションの外の異なるパーティションに割り当てられた、該Ｉ／Ｏアダプタにとって無効なアドレスを投入することを意味するものと認められる。
　したがって、引用発明における、「異なるロジカル・パーティションに割り当てられた資源であるＩ／Ｏ装置へのアクセスという、アクセスが拒否されることが期待される無効なアクセスの要求を生成して、該要求を前記Ｉ／Ｏアダプタに仲介」させる「ＬＰＡＲテスト・ユニット」と、本願発明の「少なくとも１つのロジカル・パーティション規則に背くように前記Ｉ／Ｏアダプタを構成する手段」とは、ともに、少なくとも１つのロジカル・パーティション規則に背くようにＩ／Ｏアダプタを構成する手段である点で一致する。
　
　また、資源であるＩ／Ｏ装置へのアクセスの要求は、該Ｉ／Ｏ装置のアドレスを伴って行われることは、技術常識である。したがって、引用発明の「ＬＰＡＲテスト・ユニット」が行うＩ／Ｏ装置への「無効なアクセスの要求」は、該「Ｉ／Ｏ装置」のアドレスを伴って行うことは明らかである。
　してみれば、引用発明において、「アクセスが拒否されることが期待される要求に対して期待された結果が得られるか否かを判断する」ことは、アクセスが拒否されることが期待されるＩ／Ｏ装置のアドレスを伴う要求に対して、アクセス拒否という期待された結果が得られるか否かを判断するということである。
　ここで、引用発明の「期待」及び「判断」は、本願発明の「予期」及び「チェック」に相当する。また、引用発明の「ＬＰＡＲテスト・ユニット」は「前記要求の結果を受け取って予期された結果と比較することで、アクセスが拒否されることが期待される要求に対して期待された結果が得られるか否かを判断する」が、「アクセスが拒否されることが期待される要求」に対して「期待された結果」が得られるのがエラーがない正常な状態であり、「アクセスが拒否されることが期待される要求」に対して「期待された結果」が得られないのがエラーであることは明らかである。してみれば、引用発明の「ＬＰＡＲテスト・ユニット」は「前記要求の結果を受け取って予期された結果と比較する」ことで、予期されるエラーが発生しないか否かを判断していると認められる。
　したがって、引用発明の「前記要求の結果を受け取って予期された結果と比較することで、アクセスが拒否されることが期待される要求に対して期待された結果が得られるか否かを判断するＬＰＡＲテスト・ユニット」と、本願発明の「予期されるアドレスで予期されるエラーが発生するか否かをチェックする手段」とは、予期されるアドレスで予期されるエラーが発生するか否かをチェックする手段である点で一致する。
　
　以上から、本願発明と引用発明とは、以下の点で一致し、また、以下の点で相違する。
　
（一致点）
　ロジカル・パーティション・システムにおいてテストするシステムであって、
　Ｉ／Ｏアダプタと、
　少なくとも１つのロジカル・パーティション規則に背くように前記Ｉ／Ｏアダプタを構成する手段と、
　予期されるアドレスで予期されるエラーが発生するか否かをチェックする手段とを備えた
システム。
　
（相違点１）
　ロジカル・パーティション・システムにおいてするテストが、引用発明においては「ロジカル・パーティショニングの実施をテストする」ものであるのに対して、本願発明においては「ダイレクト・メモリ・アクセス（ＤＭＡ）をテストする」ものである点。
　
（相違点２）
　ロジカル・パーティションに課せられた規則に背くように前記Ｉ／Ｏアダプタを構成する手段と予期されるアドレスで予期されるエラーが発生するか否かをチェックする手段とが、引用発明においては、ともに「ＬＰＡＲテスト・ユニット」であるのに対して、本願発明においては、「少なくとも１つのロジカル・パーティション規則に背くように前記Ｉ／Ｏアダプタを構成する手段」と「予期されるアドレスで予期されるエラーが発生するか否かをチェックする手段」である点。
　
　
４．判断 
（相違点１について）
　本願の優先権主張の日前に頒布された刊行物である、特開２００２−２８７９９６号公報には、図面とともに、以下の事項が記載されている（下線は、参考のため、当審において付したものである。以下、同様。）。
ア．「【００１９】データ処理システム３００内で実行される各オペレーティング・システムは、異なる論理区画に割り当てられる。したがって、
データ処理システム３００内で実行される各オペレーティング・システムは、その論理区画内にある入出力ユニットだけにアクセスすることができる
イ．「【００２６】ファームウェアとして実装されるハイパーバイザ４１０は、オペレーティング・システム・イメージ４０２ないし４０８の複数の機能およびサービスを実行して、論理分割されたプラットフォーム４００の分割を作成し、実施する。
　……(中略)……
【００２７】ハイパーバイザ４１０は、たとえば図３の入出力アダプタ３２８などの入出力アダプタごとの、たとえば図３の入出力バス３１２などの共用される入出力バス上の、たとえば図４のオペレーティング・システム４０２イメージなどの関連するＯＳイメージに割り振られたメモリ・リソースへの、保護された直接メモリ・アクセス（ＤＭＡ）ウィンドウを提供する。
保護されたＤＭＡウィンドウは、入出力アダプタから、その入出力アダプタと同一の区画に割り振られたメモリへのアクセスを提供すると同時に、入出力アダプタが、異なる区画に割り振られたメモリへのアクセスを得られない
ウ．「【００３３】オペレーティング・システム４０２ないし４０８のイメージのうちの所有するイメージが、ＤＭＡ動作のためにそのメモリの一部をマッピングするように要求する時に、そのイメージは、入出力アダプタ、メモリ・アドレス範囲、およびマッピングされる関連する入出力バスＤＭＡアドレス範囲を示すパラメータを含む、ハイパーバイザ４１０への呼出しを行う。ハイパーバイザ４１０は、入出力アダプタおよびメモリ・アドレス範囲が、オペレーティング・システム４０２ないし４０８のイメージのうちのその所有するイメージに割り振られていることを検査する。ハイパーバイザ４１０は、
入出力バスＤＭＡ範囲が、入出力アダプタに割り振られた範囲内であることも検査する。これらの検査に合格する場合には、ハイパーバイザ４１０が、要求されたＴＣＥマッピングを実行する。これらの検査に合格しない場合には、ハイパーバイザは、その要求を拒否する
　
　同様に、本願の優先権主張の日前に頒布された刊行物である、特開２００２−３１８７０１号公報には、図面とともに、以下の事項が記載されている。
エ．「【０００４】
それぞれの別個のＯＳ、またはプラットフォーム内で実行されるＯＳのイメージは、論理区画上のソフトウェア・エラーが、他の区画の適正動作に影響しないようにお互いから保護される。これは各ＯＳイメージにより直接管理されるべき、プラットフォーム資源の互いに素なセット（disjoint set）を割当て、様々なイメージが、それらにまだ割当てられていない資源を制御できないように保証する
オ．「【０００７】
【課題を解決するための手段】
　……(中略)……
１実施例では、データ処理システムは複数の論理区画、複数のオペレーティング・システム（ＯＳ）、複数のメモリ・ロケーション、複数のＩ／Ｏアダプタ（ＩＯＡ）、及びハイパバイザを含む。オペレーティング・システム・イメージの各々は、論理区画の異なる１つに割当てられる。メモリ・ロケーションの各々、及び入出力アダプタの各々が論理区画の１つに割当てられる。ハイパバイザは、入出力アダプタの各々にＩ／ＯバスＤＭＡアドレス範囲を割当てることにより、直接メモリ・アクセス（ＤＭＡ）操作の間に、１論理区画内の入出力アダプタと、他の論理区画に割当てられたメモリ・ロケーションとの間のデータの伝送を防止する。
ＯＳイメージから、そのメモリの一部をＤＭＡ操作のためにマップする要求が受信されると、ハイパバイザは、メモリ・アドレス範囲及びＩ／Ｏアダプタが要求ＯＳイメージに割当てられており、Ｉ／ＯバスＤＭＡ範囲がＩ／Ｏアダプタに割当てられた範囲内にあることをチェックする。これらのチェックが合格すると、ハイパバイザは要求されたマッピングを実行するが、それ以外では要求が拒否される
　
　さらに、本願の優先権主張の日前に頒布された刊行物である、特開２００２−３０４３６４号公報には、図面とともに、以下の事項が記載されている。
カ．「【０００５】
【発明が解決しようとする課題】
【課題を解決するための手段】本発明は、データ処理システム内の入出力スロットの論理分割を実施する方法、システム、およびコンピュータ・プログラム製品を提供する。一実施形態では、このシステムに、ハイパーバイザ（hypervisor）と、少なくとも１つのＤＭＡアドレス検査コンポーネントが含まれる。
ハイパーバイザは、入出力スロットへのアクセスに関する非直接メモリ・アクセス要求を受け取り、ある論理区画内のデバイスが異なる論理区画に割り当てられた入出力スロットにアクセスすることを禁止する
ＤＭＡアドレス検査コンポーネントは、直接メモリ・アクセス要求を受け取り、要求元デバイスと同一の論理区画内にないアドレスに関する要求が完了されることを禁止する
　
　ア〜カの各記載において、前記「論理区画」とは、ロジカル・パーティションに他ならない。
　そして、前記アの「各オペレーティング・システムは、その論理区画内にある入出力ユニットだけにアクセスすることができる」という動作は、イ及びウの「直接メモリ・アクセス（ＤＭＡ）」における動作とは別に記載されていることから、カの「非直接メモリ・アクセス」と同様に、プロセッサを介してデータを転送する非直接アクセスについての動作であることは明らかである。
　
　したがって、前記ア〜カから、
　ロジカル・パーティション・システムにおいて、
　プロセッサを介してデータ転送する非直接アクセスの要求に対して、それぞれ異なるロジカル・パーティションに割り当てられた各オペレーティング・システムは、そのロジカル・パーティション内にあるＩ／Ｏ装置にのみアクセスできるようにし、
　プロセッサを介さずに直接にデータ転送するダイレクト・メモリ・アクセスの要求に対しては、一のロジカル・パーティション内のＩ／Ｏアダプタと異なるロジカル・パーティションに割り当てられたメモリアドレスに対する要求を禁止し、前記Ｉ／Ｏアダプタと同一のロジカル・パーティションに割り当てられたメモリアドレスに対する要求のみを許容する、
ことは本願の優先権主張の日前において、周知技術であった。
　
　さて、引用文献には、「ロジカル・パーティション・データ・システム」ないしデータ処理システム１００に、ダイレクト・メモリ・アクセス（ＤＭＡ）を実行させることは何ら記載されていない。したがって、引用発明の「Ｉ／Ｏ装置へのアクセス」は、プロセッサを介さずに直接にデータを転送するダイレクト・メモリ・アクセス（ＤＭＡ）ではなく、プロセッサを介してデータを転送するアクセスであると考えるのが妥当である。
　そして、前記「３．対比」の項において述べたように、引用発明における「異なるロジカル・パーティションに割り当てられた資源であるＩ／Ｏ装置へのアクセスという、アクセスが拒否されることが期待される無効なアクセスの要求を生成」するとの事項は、引用発明の「ロジカル・パーティション・データ・システム」においては、「異なるロジカル・パーティションに割り当てられた資源であるＩ／Ｏ装置へのアクセス」は「無効なアクセス」とされることを意味する。
　したがって、引用発明においては、プロセッサを介してデータ転送する非直接アクセスの要求に対して、同じロジカル・パーティション内にあるＩ／Ｏ装置にのみアクセスが許可されると認められる。
　
　してみれば、プロセッサを介してデータ転送する非直接アクセスの要求に対して、同じロジカル・パーティション内にあるＩ／Ｏ装置にのみアクセスが許可される引用発明の「ロジカル・パーティション・データ・システム」において、プロセッサを介さずに直接にデータ転送する周知のダイレクト・メモリ・アクセスの要求に対しては、前記周知技術のように、一のロジカル・パーティション内のＩ／Ｏアダプタと異なるロジカル・パーティションに割り当てられたメモリアドレスに対する要求を禁止し、前記Ｉ／Ｏアダプタと同一のロジカル・パーティションに割り当てられたメモリアドレスに対する要求のみを許容することは、当業者であれば当然になし得た事項にすぎないものであると認められる。
　そして、前記非直接アクセスであっても、前記ダイレクト・メモリ・アクセスであっても、その要求はＩ／Ｏアダプタを介してなされるものであるから、引用発明の「Ｉ／Ｏアダプタと、異なるロジカル・パーティションに割り当てられた資源であるＩ／Ｏ装置へのアクセスという、アクセスが拒否されることが期待される無効なアクセスの要求を生成して、該要求を前記Ｉ／Ｏアダプタに仲介させるとともに、前記要求の結果を受け取って予期された結果と比較することで、アクセスが拒否されることが期待される要求に対して期待された結果が得られるか否かを判断するＬＰＡＲテスト・ユニット」を、前記プロセッサを介さずに直接にデータ転送する周知のダイレクト・メモリ・アクセスの要求に対する引用発明の「ロジカル・パーティション・データ・システム」の振る舞いのテストに使用すること、すなわち、「ロジカル・パーティション・データ・システム」におけるダイレクト・メモリ・アクセスのテストに使用することは、当業者が容易に想到し得たものと認められる。
　よって、相違点１は格別のものではない。
　
（相違点２について）
　引用発明の「ＬＰＡＲテスト・ユニット」が行う「それぞれ異なるロジカル・パーティションに割り当てられた各オペレーティング・システムは、そのロジカル・パーティション内にあるＩ／Ｏ装置にのみアクセスすることができるという、前記ロジカル・パーティション・データ・システムが有する規則に反する、前記そのロジカル・パーティションの外にある資源であるＩ／Ｏ装置へのアクセスという要求を生成して、該要求を前記Ｉ／Ｏアダプタに仲介させるとともに、前記要求の結果を受け取って予期された結果と比較することで、アクセスが拒否されることが期待される要求に対して期待された結果が得られるか否かを判断する」という処理は、前記「２．引用文献」の項の前記「Ｇ」に記載したように、プログラムによる処理として実現されるものである。
　そして、ソフトウェア技術において、複雑な処理を、処理単位毎に分割して、複数の機能実現手段によって実現することは、普通に行われている常套手段にすぎない。
　したがって、引用発明において、前記「ＬＰＡＲテスト・ユニット」が行う「それぞれ異なるロジカル・パーティションに割り当てられた各オペレーティング・システムは、そのロジカル・パーティション内にあるＩ／Ｏ装置にのみアクセスすることができるという、前記ロジカル・パーティション・データ・システムが有する規則に反する、前記そのロジカル・パーティションの外にある資源であるＩ／Ｏ装置へのアクセスという要求を生成して、該要求を前記Ｉ／Ｏアダプタに仲介させるとともに、前記要求の結果を受け取って予期された結果と比較することで、アクセスが拒否されることが期待される要求に対して期待された結果が得られるか否かを判断する」という処理を、要求の生成出力という処理単位と該要求に基づく結果の判断という処理単位に分割して、分割された各処理単位の処理をそれぞれの機能実現手段によって実現することは、当業者が容易に想到し得たものと認められる。
　したがって、相違点２は格別のものではない。
　
　以上のとおりであるから、相違点１ないし相違点２は、いずれも格別のものではなく、また、本願発明によってもたらされる効果も、当業者であれば予測可能なものにすぎないものであり、格別のものとは認められない。
　 
　 
５．審判請求人の主張について
　平成１８年９月２７日付けの意見書において、「引用例１（特開２００３−５８３８３）は…(中略)…本願の補正した特許請求の範囲に記載されている、アダプタのアドレスの有効範囲を判定したり、その範囲を逸脱するようにアダプタを構成し、あるいは、それを逸脱するアドレス信号を与えてテストすることを開示するものではない。」と主張されている。
　しかしながら、前記「本願の補正した特許請求の範囲」である、平成１８年９月２７日付けの手続補正書により補正された特許請求の範囲の請求項７には前記「アダプタのアドレスの有効範囲を判定」することは記載されていない。一方、前記「その範囲を逸脱するようにアダプタを構成し、あるいは、それを逸脱するアドレス信号を与えてテストすること」が開示されているのは、前記「２．引用発明」の項で指摘した通りである。
　
　また、審判請求書においては、審判請求人は、引用文献には「［００２７］でも、その「そのパーティションの外への無効なアクセスに、系統的にストレスをかける」結果、何か具体的な判定を行う、という記述もない。」と主張している。
　しかしながら、前記「「そのパーティションの外への無効なアクセスに、系統的にストレスをかける」結果、何か具体的な判定を行う」ことが引用文献に記載されていることは、同様に、前記「２．引用発明」の項で指摘した通りである。
　
　したがって、前記各主張は、いずれも当を得ておらず、これらを採用することはできない。
　
　
６．まとめ 
　以上のとおり、本願発明は、引用発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるので、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり、審決する。