【事件の表示】
　平成　５年特許願第２９８４５５号「平坦な熱伝導体の背面層を有する半導体素子とその形成法」拒絶査定不服審判事件〔平成　７年　２月２１日出願公開、特開平　７−　５０３３９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成５年１１月２９日（パリ条約優先権主張　１９９２年１１月３０日、米国）の出願であって、平成１７年１２月２７日付けで拒絶査定がなされ、これに対して平成１８年４月６日に拒絶査定に対する審判請求がなされるとともに、同年５月８日付けで手続補正がなされたものである。
　
２．本願発明
　本願の請求項１及び２に係る発明は、平成１８年５月８日付けの手続補正書により補正された特許請求の範囲の請求項１及び２に記載されたとおりのものであるところ、その請求項１に係る発明（以下、「本願発明」という。）は、以下のとおりである。
　
「【請求項１】　半導体素子であって、
（ａ）溝領域と前記溝領域を囲む隔離領域とを含む第１の平坦な表面を持つシリコン基板を有し、ここで前記隔離領域はシリコン基板を通じて平坦な背面層にまで伸びており、かつこの平坦な背面層は、熱伝導体よりなり、かつ接着剤層によりシリコン基板へ接着されており、更に
（ｂ）それぞれ前記溝領域に配置された活性素子を有し、かつ
（ｃ）前記隔離領域上に配置され、溝領域の活性素子に結合された電気的に導電性の相互接続を有する、
ことを特徴とする半導体素子。」
　
３．刊行物記載事項
（１）米国特許第５、１０２、８２２号明細書　
　本願の優先権主張日前に米国内において頒布され、平成１６年５月２５日付けの拒絶理由通知において引用した米国特許第５、１０２、８２２号明細書（以下、「刊行物１」という。）には、図７ないし図１０とともに、以下の事項が記載されている。
　　
「１．発明の技術分野
　本発明は、プレーナ型であるが、メサ型の少なくとも１つのメサ型半導体要素を備えたマイクロ波集積回路に関するものである。」（第１欄第８〜１２行の訳文）
「本発明の適用できる材料は、３−５族材料・・・であるが、これらの材料には限定されない。本発明はシリコンにも適用できる・・・。」（第１欄第１５〜１８行の訳文）
「本発明の目的は、プレーナ型のマイクロ波集積回路、即ち、基板において素子の形成されていない（unoccupaied）反対側の面が実質的に平面である集積回路、即ち、半導体層の空洞化されたリセスに埋め込まれた少なくとも１つのメサ要素と、前記メサ要素の周辺の前記リセスを充填した誘電体材料とを備えることにより、相互接続線又はマイクロストリップラインを堆積される平滑表面を再構成（reconstitute）することができるようにする、集積回路を提案することである。」（第１欄第３８〜４７行の訳文）
「より正確には、発明は、半絶縁性で半導電性材料からなる基板に形成された、少なくとも１つのメサ型要素を含む、プレーナ型マイクロ波集積回路であって、その（基板）中で、該メサ型要素が集積回路のチップの空洞化されたリセスに位置し、該リセスは前記メサ要素周辺において、誘電体で埋め込まれており、その（誘電体）上表面はプレーナ要素の表面の平面上にあって、前記プレーナ要素と前記メサ要素間の相互接続はチップの上表面上に形成されており、マイクロストリップラインにより該要素と直接接続し、前記基板のメタライズされた下面はマイクロストリップラインのグランド面を形成しているものである。」（第１欄第６１行〜第２欄第１０行の訳文）
「メサ構造の新たに形成された面（flanks）は一般的にパッシベーション層で覆われる。層６、例えばシリコン窒化膜、の堆積が、図７に示される最初の工程である。この層は、上表面とともに、プレーナ領域の新たに形成された面(franks）も被覆する・・・。
　同図に示される第２のステップは、前記リセス１６をシンターガラス粉末（sintered　glass　powder）からなる誘電物質１０で、平面化のために堆積することである。」（第４欄第１６〜２６行の訳文）
「最後に、図８に示されるように、相互接続又はマイクロストリップライン１２は、集積回路のプレーナ平面３上への堆積及びエッチングにより形成される。」（第４欄第３９〜４１行の訳文）
「少なくとも１つのプレーナ要素がエピタキシャル成長により形成された層・・・である場合について、この発明による集積回路とその製造方法について説明した。図９及び図１０では、プレーナ要素がイオン注入により形成された場合の製造方法の最終ステップの説明である。
　前記方法は、最初のＮ層とＮ＋層のエピタキシャルの形成を除いて、図２ないし図６に対応して記載した最初のいくつかのステップにおいて対応している。プレーナ要素はイオン注入で形成するので、このエピタキシャルは最早不要である（there　are　no　longer　any　grounds）。これらの条件で、先行する例の図７に対応するものとして、前記方法により図９の構造が得られる。
　バリヤ層６のプレーナ表面１５，１８はマスクが形成され、エッチングされる。言い換えると、プレーナ表面１５が露出され、例えば、トランジスタの表面へイオン注入され、プレーナ表面１８が露出され、メサダイオード５へのコンタクトを再度形成する。その後、図１０で、少なくとも１つのプレーナトランジスタ４がイオン注入により形成される。・・・これらの領域は、例えば、ソース及びドレインアクセスのための２つのリセス１９及び２０と、チャネル２１である。対応するイオン注入領域に、従来技術にしたがって、ソースメタライゼーション２２，ゲートメタライゼーション２３及びドレンメタライゼーション２４が堆積される。
　マイクロストリップラインのインピーダンスを整合するために、基板２の厚さを薄くすること、及び、両表面へのメタライゼーション１２，１３の堆積及びエッチングにより、前記方法は終了する。必要ならば、裏面より、１４にコンタクトを再度形成することも含みうる。」（第５欄第１〜３３行の訳文）
　　
　ここで、図７、同図（７図）「に示される次のステップは、前記リセス１６をシンターガラス粉末（sintered　glass　powder）からなる誘電物質１０で、平面化のために堆積することである。」（第４欄第２４〜２６行の訳文）、図１０及び「バリヤ層６のプレーナ表面１５，１８はマスクが形成され、エッチングされる。言い換えると、プレーナ表面１５が露出され、例えば、トランジスタの表面へイオン注入され、プレーナ表面１８が露出され、メサダイオード５へのコンタクトを再度形成する。その後、図１０で、少なくとも１つのプレーナトランジスタ４がイオン注入により形成される。・・・マイクロストリップラインのインピーダンスを整合するために、基板２の厚さを薄くすること、及び、両表面へのメタライゼーション１２，１３の堆積及びエッチングにより、前記方法は終了する。」（第５欄第１６〜３２行の訳文）の記載より、プレーナトランジスタ４とリセス１６を含む半導体基板の表面及び半導体基板の裏面が平坦であることは明らかである。
　
　よって、刊行物１には、以下の発明（以下、「刊行物発明」という。）が記載されている。
　「プレーナ型の半導体集積回路であって、
　メサ領域４及びメサ領域５と、
　半導体基板で、前記メサ領域４及び前記メサ領域５の間に形成されたリセス１６であって、前記リセスと前記半導体基板との間に形成されたパッシベーション膜６を介して誘電物質１０で埋められたリセス１６と、
　前記半導体基板の前記メサ領域４に形成されたプレーナトランジスタ４と、
　前記半導体基板の前記メサ領域５に形成されたメサダイオード５と、
　前記誘電物質１０上に形成され、前記メサ領域４及び前記メサ領域５を接続するメタライゼーション１２と、
　前記半導体基板の裏面に形成されたメタライゼーション１３と、
　を備え、
　前記半導体基板の前記プレーナトランジスタ４が形成された前記メサ領域４、前記メサダイオード５が形成された前記メサ領域５、及び前記誘電物質１０の表面は平坦であるとともに、
　前記半導体基板の前記裏面も平坦である
ことを特徴する半導体集積回路。」
　
（２）特開昭５６−１７０３５号公報
　本願の優先権主張日前に日本国内において頒布され、平成１６年５月２５日付けの拒絶理由通知において引用した特開昭５６−１７０３５号公報（以下、「刊行物２」という。）には、第２図及び第３図とともに、以下の事項が記載されている。
　　
　「本発明の目的は、７６．２ミクロン・・・より薄いウエハに半導体装置を形成して、厚いウエハによつて生ずるような望ましくない熱的・・・作用を減少させ・・・得るようにすることである。」（第３頁左上欄第５〜１１行）
「ウエハ１０が薄ければ薄い程、熱はより効率良く伝導され、除去される。」（第４頁右上欄第１４〜１５行）
「ウエハ１０は、普通、シリコン・・・等の単一結晶半導体である。」（第５頁左上欄第１３〜１５行）
「必要ならば、パシベーシヨン層２３を能動半導体素子１１及びウエハ１０上に付着することができ・・・る。周知の如く、シリコン半導体装置のための適当なパシベーシヨン層は、ＳｉＯ２、Ｓｉ３Ｎ４・・・その他の・・・誘電物質によつて得られる。・・・ウエハがシリコンならば、多結晶層２１は多結晶シリコンである。」（第５頁右上欄第１６行〜同頁左下欄第１２行）
「金属化の後、半導体装置は第２図に示すようになつている。この方法の最後の工程は、第３図に示したような半導体装置３０となるまで、ウエハ１０を適当に薄くすることである。」（第６頁右上欄第１９行〜同頁左下欄第２行）
「この種の溝２０を形成した後、ウエハの裏面１２は、溝２０の底部が除去されて溝２０に、付着された多結晶物質２１が見えるようになるまで、エツチング、ラツピング、研磨・・・で除去される。」（第６頁右下欄第９〜１６行）
　
（３）特開平３−２６３３５１号公報
　本願の優先権主張日前に日本国内において頒布され、平成１６年５月２５日付けの拒絶理由通知において引用した特開平３−２６３３５１号公報（以下、「刊行物３」という。）には、第１図とともに、以下の事項が記載されている。
　　
「この発明の半導体基板の製造方法の実施例について図面に基づき説明する。第１図（ａ）ないし第１図（ｇ）はその第１実施例を説明する工程断面図である。」（第４頁右下欄第９〜１２行）
「上記第１の絶縁膜３を除去し、Ｎ＋半導体基板１の上記エッチング面を含む表面に、第１図（ｃ）に示すように、第２の絶縁膜４を形成する。・・・上記第２の絶縁膜４のパターンをマスクとして・・・Ｎ＋半導体基板１とＮ型半導体基板２をエッチングし、深いＶ溝５と浅いＶ溝６を形成する。
　次いで・・・第１図（ｄ）に示すように、Ｎ＋半導体基板１とＮ型半導体基板２の深いＶ溝５と浅いＶ溝６を含む表面に、分離絶縁膜７を被着形成する。
　次に、第１図（ｅ）に示すように・・・まず支持体となる多結晶Ｓｉ層８を・・・５００μｍ程度成長し・・・またＮ型半導体基板２の他方の主表面側を上記深いＶ溝５，浅いＶ溝６の先端が露見する・・・まで順次研磨除去する。
　このようにして、Ｎ＋埋込層９を有する複数の深い分離島１０と浅い分離島１１が形成される。」（第５頁左上欄第１６行〜同頁右上欄第１９行）
　
４．対比
　本願発明と刊行物発明とを比較検討する。
　
（１）本願発明の「シリコン基板」の「シリコン」が半導体であることは明らかであるから、刊行物発明の「半導体基板」は、本願発明の「基板」に相当する。
（２）刊行物発明の「プレーナトランジスタ」が活性素子であることは明らかであるから、刊行物発明の「プレーナトランジスタ」は、本願発明の「活性素子」に相当する。
（３）刊行物発明において、「プレーナトランジスタ」及び「メサダイオード」は、それぞれ「メサ領域４」及び「メサ領域５」に形成されており、一方、本願発明では、「活性素子」が「溝領域」に配置されているから、上記（２）を参照すると、刊行物発明の「メサ領域」は、本願発明の「溝領域」に相当し、刊行物発明の「前記半導体基板のメサ領域４に形成されたプレーナトランジスタ４」及び「前記半導体基板の前記メサ領域５に形成されたメサダイオード５」は、本願発明の「それぞれ前記溝領域に配置された活性素子」に相当する。
（４）刊行物発明において、誘電物質１０がメサ領域を囲んでいるか否か明らかではないが、誘電物質１０は、プレーナトランジスタ４とメサダイオード５との間に配置されているから、刊行物発明の「誘電物質１０」は、本願発明の「隔離領域」に相当する。
（５）刊行物発明の「メタライゼーション１２」は、メサ領域４及びメサ領域５を導電的に接続し、誘電物質１０上に形成されているから、上記（４）を参照すると、刊行物発明の「前記誘電物質１０上に形成され、前記メサ領域４及び前記メサ領域５を接続するメタライゼーション１２」は、本願発明の「前記隔離領域上に配置され、溝領域の活性素子に結合された電気的に導電性の相互接続を有する」ことに相当する。
（６）上記（１）、（３）及び（４）から、刊行物発明の「メサ領域」、「誘電物質」及び「半導体基板」は、それぞれ、本願発明の「溝領域」、「隔離領域」及び「基板」に相当するから、刊行物発明の「前記半導体基板の前記プレーナトランジスタが形成された前記メサ領域４、前記メサダイオード５が形成された前記メサ領域５、及び前記誘電物質１０の表面は平坦である」ことは、本願発明の「溝領域と前記溝領域を囲む隔離領域とを含む第１の平坦な表面を持つ」「基板を有」することに相当する。
（７）刊行物発明の「半導体集積回路」は、半導体素子を含むものであるから、刊行物発明の「半導体集積回路」は、本願発明の「半導体素子」に相当する。
　
　したがって、本願発明と刊行物発明は、
「半導体素子であって、
（ａ）溝領域と隔離領域とを含む第１の平坦な表面を持つ基板を有し、更に
（ｂ）それぞれ前記溝領域に配置された活性素子を有し、かつ
（ｃ）前記隔離領域上に配置され、溝領域の活性素子に結合された電気的に導電性の相互接続を有する、
ことを特徴とする半導体素子。」の点で一致し、以下の点で相違する。
　
　相違点１
　本願発明が、「溝領域と前記溝領域を囲む隔離領域とを含む第１の平坦な表面を持つシリコン基板を有し、ここで前記隔離領域はシリコン基板を通じて平坦な背面層にまで伸びており、かつこの平坦な背面層は、熱伝導体よりなり、かつ接着剤層によりシリコン基板へ接着されており、」との構成を備えるのに対して、
　刊行物発明が、「半導体基板で、前記メサ領域４及び前記メサ領域５の間に形成されたリセス１６であって、前記リセスと前記半導体基板との間に形成されたパッシベーション膜６を介して誘電物質１０で埋められたリセス１６」を備え、「前記半導体基板の前記裏面も平坦である」との構成を備えている点。　
　相違点２
　本願発明が、「半導体素子」であるのに対して、
　刊行物発明が、「プレーナ型の半導体集積回路」である点。　
　相違点３
　刊行物発明が、「前記半導体基板の裏面に形成されたメタライゼーション１３」を備えるのに対して、本願発明が上記構成を備えていない点。
　　
５．当審の判断
　各相違点について以下で検討する。
　［相違点１について］
　相違点１については、本願発明が「シリコン基板」を備えるのに対して、刊行物発明が「半導体基板」を備えること（相違点１−１）と、本願発明が「前記溝領域を囲む隔離領域」及び「ここで前記隔離領域はシリコン基板を通じて平坦な背面層にまで伸びて」いるとの構成を備えるのに対して、刊行物発明が「前記リセスと半導体基板との間に形成されたパッシベーション膜６を介して誘電物質１０で埋められたリセス１６」を備えるともに、「前記半導体基板の前記裏面も平坦である」との構成を備えている点（相違点１−２）と、本願発明が「平坦な背面層は、熱伝導体よりなり、かつ接着剤層によりシリコン基板へ接着され」るとの構成を備えるのに対して、刊行物発明は、「前記半導体基板の前記裏面も平坦である」との構成を備えているが、上記構成を備えていない点（相違点１−３）とに区分して検討する。
　
　相違点１−１について
　刊行物１には、「本発明の適用できる材料は、３−５族材料・・・、しかし、これらの材料に限定されない。本発明はシリコンにも適用できる・・・。」（第１欄第１５〜１８行の訳文）と記載されるとともに、半導体集積回路を形成するための半導体基板として「シリコン基板」は従来周知であるから、刊行物発明において「半導体基板」を「シリコン基板」とすることは、当業者が何ら困難性なくなし得たものである。　　
　相違点１−２について    
　刊行物発明においては、「メサ領域４」及び「メサ領域５」が「誘電物質１０で埋められたリセス１６」に囲まれているか否か明確でないが、半導体基板上に形成された半導体素子は、通常相互に「絶縁分離」されること、例えば、所定のトランジスタ等の能動素子を囲む絶縁領域を形成することは、半導体分野において周知慣用の技術手段であって、刊行物発明において、「半導体基板」を「シリコン基板」とした場合には、「メサ領域４」に形成された「プレーナトランジスタ４」と「メサ領域５」に形成された「メサダイオード」を絶縁分離するためには、「メサ領域４」と「メサ領域５」の間を「絶縁分離」するための領域を形成することが必要であることは、当業者に自明であり、そのために、「前記半導体基板の前記裏面も平坦である」との構成を備えた刊行物発明において、リセス１６を、例えば、刊行物２に記載されるように、その界面がＳｉＯ２、Ｓｉ３Ｎ４等の誘電物質からなるパシベーション層が形成された隔離領域を基板背面まで形成する（第３図及びその説明参照）こと、又は、刊行物３に記載されるように、その界面に分離絶縁膜７が形成された深いＶ溝６を半導体基板の裏面から表面まで形成する（第１図及びその説明参照）ことにより、本願発明の如く「隔離領域」で「溝領域」を囲むとともに、「前記隔離領域」を「シリコン基板を通じて平坦な背面層にまで伸び」る構成とすることは、当業者が何ら困難性なくなし得たものである。　
　相違点１−３について
　ここで、相違点１−３については、「熱伝導体」からなる「平坦な背面層」と「接着剤層」に区分して検討する。
　［熱伝導体からなる平坦な背面層について］
　半導体装置において、半導体基板の、ＭＯＳＦＥＴ及びバイポーラトランジスタのような能動素子を形成した表面と反対側の表面に、半導体装置で発生した熱を放散するためにヒートシンクを形成することは、例えば、特開平２−２７０３６７号公報（特に、第１図、第３図、第２頁右下欄〜第３頁左下欄（特に、ヒートシンク４）参照）及び米国特許第５，１４５，７９５号明細書（特に、FIG．８〜FIG．１４、第４欄第６１行〜第７欄第３０行（特に、メタライゼーション　レイヤー（Metallization　layer１６（１１６の誤記））参照）に記載されるように、半導体分野においては、従来周知である。
　また、刊行物２には、半導体ウエハの厚さを減少させることにより、半導体ウエハが厚い場合と比較して「熱的」な問題が減少することが記載されているように、半導体ウエハに形成した半導体素子の発熱が課題であることが記載されている（第３頁左上欄第５から１１行及び第４頁右上欄第１４及び１５行参照）から、半導体ウエハを薄くしてもなお、半導体素子からの発熱が問題となる場合には、従来周知のヒートシンクを半導体基板の能動素子を形成した表面と反対側の表面に形成すること、言い換えると、刊行物発明において、半導体基板の平坦な裏面に従来周知のヒートシンクを設けることは、当業者が何ら困難性なくなし得たものである。
　［接着剤層について］
　半導体装置に対して接着剤層により熱伝導体を接着することは、例えば、
特開平４−２６４７５８号公報（特に、図１、請求項１及び００１４段落（特に、接着材料４及びヒートスプレッダー２）参照）及び特開平４−１７９２９８号公報（特に、第１図、第２図、第２頁左上欄〜左下欄（導電接着剤１４，２４及びヒートシンク１３，２３）参照）に記載されるように、半導体分野においては、周知慣用手段であるから、刊行物発明において、従来周知の放熱板（ヒートシンク）を半導体集積回路の平坦な裏面に接着する際に、従来周知の接着剤を用いることは、当業者が必要に応じて適宜なし得たものである。
　
　［相違点２について］
　「プレーナ型」とは、半導体基板の表面上に半導体素子を形成する構造を意味するものであるから、本願発明も「プレーナ型」とは記載されていないものの、実質的に「プレーナ型」であるから、この点は、実質的な相違点ではない。
　
　［相違点３について］
　刊行物発明においては、メサ領域５にメサダイオードを備えることにより、裏面から電極を取り出すことが必要であるため、「前記半導体基板の裏面に形成されたメタライゼーション１３」を備えているものの、刊行物発明の「半導体集積回路」を構成する半導体素子が裏面から電極をとることが必要でなければ、当業者は、上記構成を適宜削除することができるものである。　　
　したがって、本願発明は、刊行物１ないし３に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。　
　
　なお、平成６年７月５日付けの手続補正書により補正された図面（図９ないし図１１）についての補正は、以下の理由で願書に最初に添付した明細書又は図面に記載されていない事項を含むものである。
　平成６年７月５日付けで補正された図面の図９ないし図１１において、シリコン基板の「Ｎ＋領域」の下に「右斜め上方向の斜線」を付した領域が記載されおり、図１ないし図１１において、「右斜め上方向の斜線」を付した領域は、「酸化物層５」、「酸化物層７」又は「酸化物層１１」、即ち、シリコン層を酸化した酸化物層、言い換えると、「シリコン酸化物層」を意味している。
　しかしながら、願書に最初に添付した図面（図９ないし図１１）には、上記『シリコン基板の「Ｎ＋領域」の下に「右斜め上方向の斜線」を付した領域』は記載がなく、また、願書に最初に添付した明細書の詳細な説明にも上記『シリコン基板の「Ｎ＋領域」の下に「右斜め上方向の斜線」を付した領域』を形成するための工程は記載されておらず、さらに、図８から図９までの工程においては、「シリコン２９のウエハーが、好適にはポリイミド３１の除去可能な接着剤によって図８の構造の活性面へ接着され」るとの工程を行っている（００１２段落）に過ぎず、上記「シリコンウエハー２９」を接着する工程において、上記『シリコン基板の「Ｎ＋領域」の下に「右斜め上方向の斜線」を付した領域』が形成できることはありえず、技術的にも正しくないものである。
　したがって、平成６年７月５日付けの手続補正書により補正された図面の図９ないし図１１に記載される『シリコン基板の「Ｎ＋領域」の下に「右斜め上方向の斜線」を付した領域』は、願書に最初に添付した明細書又は図面に記載されている事項とは言えない。
　
６．むすび
　以上のとおりであるから、本願は、請求項２に係る発明について検討するまでもなく、拒絶されるべきものである。
　よって、結論のとおり審決する。