【事件の表示】
　特願２００１−３３３７１２「ポリシリコン活性層を含む薄膜トランジスタ及び製造方法」拒絶査定不服審判事件〔平成１４年１０月１１日出願公開，特開２００２−２９９３４８〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
第１　手続の経緯
　本願は，平成１３年１０月３１日（パリ条約による優先権の主張２０００年１０月３１日，韓国）の出願であって，平成１７年７月８日付けの拒絶理由通知に対して，同年１０月１９日に手続補正書及び意見書が提出されたが，平成１８年６月１６日付けで拒絶査定がされ，これに対し，同年９月２５日に審判請求がされるとともに，同年１０月２５日に手続補正書が提出されたものである。
　
　
第２　平成１８年１０月２５日に提出された手続補正書による補正（以下「本件補正」という。）についての補正却下の決定
　
［補正却下の決定の結論］
　本件補正を却下する。
　
［理由］
１　本件補正の内容
（１）本件補正は，特許請求の範囲を補正するものであり，その補正内容は，補正前の請求項１４〜３０を削除し，請求項１の記載を補正するものである（請求項２〜１３は，請求項１を引用するもの）。
　
（２）補正の前後の請求項１の記載は，次のとおりである。
　
《補正前の請求項１》
　【請求項１】
「結晶化された活性層を有する薄膜トランジスタ（ＴＦＴ）の製造方法において，
　（ａ）基板を用意するステップと，
　（ｂ）ＴＦＴのソース領域，ドレイン領域及びチャンネル領域を含む活性層を設けるために，前記基板上に非晶質Ｓｉ層を蒸着させるステップと，
　（ｃ）前記基板と前記活性層の上にゲート絶縁層及びゲート電極を形成するステップと，
　（ｄ）前記活性層のソース領域及びドレイン領域に不純物を注入するステップと，
　（ｅ）前記基板，前記活性層，及び前記ゲートの上にコンタクト絶縁層を形成し，前記ソース領域とドレイン領域の一部が露出するように，前記コンタクト絶縁層にコンタクトホールを形成するステップと，
　（ｆ）前記コンタクトホールを介して前記ソース領域及びドレイン領域にＭＩＬＣソース金属を付与するステップと，
　（ｇ）前記基板及び基板上に形成された活性層を熱処理し，前記活性層を結晶化するステップと，
　（ｈ）前記コンタクトホールを介して前記ソース領域とドレイン領域とを電気的に接続させるコンタクト電極を形成するステップとを含み，前記コンタクトホールが，前記ゲート電極に対し非対称位置に形成され，また，前記ＭＩＬＣソース金属が，前記チャンネル領域に対し非対称位置に加えられることを特徴とするＴＦＴの製造方法。」
　
《補正後の請求項１》（下線は補正か所）　
　【請求項１】　結晶化された活性層を有する薄膜トランジスタ（ＴＦＴ）の製造方法において，
　（ａ）基板を用意するステップと，
　（ｂ）ＴＦＴのソース領域，ドレイン領域及びチャンネル領域を含む活性層を設けるために，前記基板上に非晶質Ｓｉ層を蒸着させるステップと，
　（ｃ）前記基板と前記活性層の上にゲート絶縁層及びゲート電極を形成するステップと，
　（ｄ）前記活性層のソース領域及びドレイン領域に不純物を注入するステップと，
　（ｅ）前記基板，前記活性層，及び前記ゲート
電極
一部と
複数の
　（ｆ）前記
複数の
露出した
の前記一部
　（ｇ）前記基板及び
前記
　（ｈ）前記
複数
それぞれ
れ
複数の
　
前記ＭＩＬＣソース金属の加えられた前記ソース領域及びドレイン領域からそれぞれ進行するＭＩＬＣ結晶化領域が互いに接する境界面が，前記チャンネル領域の外部に位置するように，
複数の
し，
を
える
　
２　補正目的の適否
（１）請求項１４〜３０を削除する補正が補正目的に適合することは明らかなので，以下，請求項１の補正が補正目的に適合するか否かについて検討する。
　
（２）補正前の請求項１の，
「（ｇ）前記基板及び基板上に形成された活性層を熱処理し，前記活性層を結晶化するステップ」
　との記載を，補正後の請求項１の，
「（ｇ）前記基板及び前記活性層を熱処理し，前記活性層を結晶化するステップ」
　とする補正は，明りょうでない記載の釈明を目的とするものといえる。
　
（３）補正前の請求項１の，
「（ｅ）前記基板，前記活性層，及び前記ゲートの上にコンタクト絶縁層を形成し，前記ソース領域とドレイン領域の一部が露出するように，前記コンタクト絶縁層にコンタクトホールを形成するステップ」，
「（ｆ）前記コンタクトホールを介して前記ソース領域及びドレイン領域にＭＩＬＣソース金属を付与するステップ」，
「（ｈ）前記コンタクトホールを介して前記ソース領域とドレイン領域とを電気的に接続させるコンタクト電極を形成するステップとを含み，前記コンタクトホールが，前記ゲート電極に対し非対称位置に形成され，また，前記ＭＩＬＣソース金属が，前記チャンネル領域に対し非対称位置に加えられること」
　との記載を，
　それぞれ，補正後の請求項１の，
「（ｅ）前記基板，前記活性層，及び前記ゲート電極の上にコンタクト絶縁層を形成し，前記ソース領域の一部とドレイン領域の一部が露出するように，前記コンタクト絶縁層に複数のコンタクトホールを形成するステップ」，
「（ｆ）前記複数のコンタクトホールを介して露出した前記ソース領域の前記一部及びドレイン領域の前記一部にＭＩＬＣソース金属を付与するステップ」，
「（ｈ）前記複数のコンタクトホールを介して，前記ソース領域とドレイン領域とにそれぞれ電気的に接続される複数のコンタクト電極を形成するステップとを含み，前記ＭＩＬＣソース金属の加えられた前記ソース領域及びドレイン領域からそれぞれ進行するＭＩＬＣ結晶化領域が互いに接する境界面が，前記チャンネル領域の外部に位置するように，前記複数のコンタクトホールを，前記ゲート電極に対し非対称位置に形成し，前記ＭＩＬＣソース金属を，前記チャンネル領域に対し非対称位置に加えること」
　とする補正は，いずれも，補正前の記載事項に更に限定を加えるものであり，特許請求の範囲の限定的減縮を目的とする補正に該当する。
　
（４）したがって，本件補正は，平成１８年法律５５号改正附則３条１項によりなお従前の例によるとされる同法による改正前の特許法１７条の２第４項１号，２号及び4号に掲げる補正目的に適合する。
　
（５）以上のとおり，本件補正は補正目的に適合するところ，請求項１の補正は，特許請求の範囲を減縮するものであるから，以下，本件補正後の特許請求の範囲に記載された発明が，特許出願の際独立して特許を受けることができるものか（同特許法１７条の２第５項で準用する同法１２６条５項に規定する独立特許要件を満たすか）について検討する。
　
３　独立特許要件を満たすかどうかの検討
（１）本願補正発明
　本件補正後の請求項１に係る発明（以下「本願補正発明」という。）を再掲すると，次のとおりである。
　
　【請求項１】
「結晶化された活性層を有する薄膜トランジスタ（ＴＦＴ）の製造方法において，
　（ａ）基板を用意するステップと，
　（ｂ）ＴＦＴのソース領域，ドレイン領域及びチャンネル領域を含む活性層を設けるために，前記基板上に非晶質Ｓｉ層を蒸着させるステップと，
　（ｃ）前記基板と前記活性層の上にゲート絶縁層及びゲート電極を形成するステップと，
　（ｄ）前記活性層のソース領域及びドレイン領域に不純物を注入するステップと，
　（ｅ）前記基板，前記活性層，及び前記ゲート電極の上にコンタクト絶縁層を形成し，前記ソース領域の一部とドレイン領域の一部が露出するように，前記コンタクト絶縁層に複数のコンタクトホールを形成するステップと，
　（ｆ）前記複数のコンタクトホールを介して露出した前記ソース領域の前記一部及びドレイン領域の前記一部にＭＩＬＣソース金属を付与するステップと，
　（ｇ）前記基板及び前記活性層を熱処理し，前記活性層を結晶化するステップと，
　（ｈ）前記複数のコンタクトホールを介して，前記ソース領域とドレイン領域とにそれぞれ電気的に接続される複数のコンタクト電極を形成するステップとを含み，
　前記ＭＩＬＣソース金属の加えられた前記ソース領域及びドレイン領域からそれぞれ進行するＭＩＬＣ結晶化領域が互いに接する境界面が，前記チャンネル領域の外部に位置するように，前記複数のコンタクトホールを，前記ゲート電極に対し非対称位置に形成し，前記ＭＩＬＣソース金属を，前記チャンネル領域に対し非対称位置に加えることを特徴とするＴＦＴの製造方法。」
　
　ここで，「ＭＩＬＣ」とは，金属誘導側方結晶化(Metal induced Lateral Crystallization)を意味する（本願明細書段落【０００５】の記載）。
　
（２）引用例の表示
　　引用例１：特開平１１−９７７１０号公報
　　引用例２：特開平６−２４４２０５号公報
　
（３）引用例１の記載と引用発明
（３−１）原査定の拒絶の理由に引用された，本願の優先権主張日前に日本国内において頒布された刊行物である特開平１１−９７７１０号公報（以下「引用例１」という。）には，図１〜図３，図８〜図１４とともに，次の記載がある（下線は当審で付加）。
　
　　ア　発明の背景等
・「【０００１】
【発明の属する技術分野】
本発明は
ＴＦＴ用多結晶膜と，ニッケルシリサイドなどの遷移金属半導体化合物を選択的に形成してアモルファス膜の結晶化を引き起こす方法とに関する
・「【００１０】また，シリコンの結晶化を促進するために，アルミニウム，インジウムスズ酸化物などの金属，およびニッケル，コバルト，パラジウムなどの遷移金属を使用することについても研究が進められている。ニッケルジシリサイドとシリコンとの間の格子不整合が３％のオーダーとわずかであるため，ニッケルは特に有望であると思われる。一般に，ニッケルは，ＬＣＤ基板を縮みにくくするように，従来の固相結晶化（ＳＰＣ）に典型的には必要とされるアニール温度を約６００℃から約５００℃〜約５５０℃の範囲に低下させるために用いられている。また，ニッケルの使用により，アニール処理時間が大幅に短縮される。このプロセスを通して作られるＴＦＴは，コストの面ではＳＰＣ法で作られるＴＦＴとほぼ同じであるが，金属により引き起こされるＴＦＴの移動度は，１００ｃｍ2／Ｖｓに近づき得る。Liuらの米国特許第5,147,826号は，アニール温度を約５５０℃〜約６５０℃の範囲に低下させることができるように，アモルファスシリコンの上に非連続性金属膜（non-continuous metal film）を堆積させることを開示している。Fornashらの米国特許第5,275,851号は，シリコンの選択された領域に非連続性金属膜を堆積させて，シリコンのこれらの選択領域を結晶化させる方法を開示している。しかし，いずれの方法も，非常に高い電子移動度を有する多結晶シリコンＴＦＴを製造するのに必要とされる，シリサイドにより高められる横方向結晶成長を促進するものではない。」
・「【００１２】アモルファスシリコンとともにニッケルシリサイドを高速熱アニールする方法は，本願の優先権主張の基礎となる米国出願と同一譲受人に譲渡された前川真司による「Thin-Film Transistor Polycrystalline Film Through Nickel Induced, Rapid Thermal Annealing and Method for Same」と題された1997年6月20日出願の同時係属中の米国特許出願シリアル番号第08/879,386号に示されている。同米国特許出願は，高速熱アニール（ＲＴＡ）処理を用いて多結晶膜の品質を向上し，アニール時間を低減することを開示している。しかし，同出願は，シリコンの上にニッケルを選択的に堆積させて，トランジスタのチャネル領域へのニッケルの侵入を防ぐ方法については開示していない。
【００１３】
【発明が解決しようとする課題】従って，
アモルファスシリコンをアニールして，ガラス基板上に，１００ｃｍ
2
／Ｖｓを上回る電子移動度を有する多結晶ＴＦＴを提供するという課題があった
【００１４】また，
サリサイドプロセスを用いて，高電子移動度を有しおよびリーク電流の小さいＴＦＴに適切な高品質の多結晶膜を製造する方法を提供するという課題があった
【００１５】また，
ソース／ドレイン領域の所定の領域にシリサイド金属を配置して，トランジスタのチャネル領域へのシリサイドの侵入を最小にする方法を提供するという課題があった
【００１６】また，
チャネル領域を汚染せずに高品質の結晶膜を形成する助けとなるように遷移金属の厚さおよび連続性を決定することができれば有用であ
【００１７】
本発明は上記課題を解決するためになされたものであり，高品質な結晶を形成することができる，制御された結晶化方法を提供することをその目的とする
　
　　イ　実施例
・「【００５６】
【発明の実施の形態】添付の図面を参照しながら，好適な実施形態についての以下の詳細な説明を考慮することにより，本発明がより良く理解される。
【００５７】
図１から図３Ｂは，完成された結晶化アモルファス膜の選択的シリサイド法の各段階を示す
図１は，約５００Åの膜厚１２を有するアモルファス膜１０の堆積層の部分断面図である
約３０Åの膜厚１６を有する連続性遷移金属の膜１４も堆積される
この連続性遷移金属膜１４は，アモルファス膜１０の選択された領域１８に接する
【００５８】ここで定義する「連続性遷移金属膜」とは，金属原子が互いに近接している状態，あるいは金属原子が密集した状態（density）の金属膜を指し，金属膜の導電性に直接関連する。低抵抗の遷移金属膜は，連続性であると考えられる。金属膜の連続性は，金属原子の堆積方法に依存する。室温のアモルファス膜上への電子ビーム蒸着は，連続性遷移金属膜を形成する方法である。スパッタリングも用いられるが，この場合，金属原子のアモルファス膜表面への移動を促進するために，アモルファス膜を２５０℃〜４００℃の範囲の温度に加熱なければならない。非連続性金属膜では，金属原子は，分離した小球体（isolated globule）を形成しやすく，そのため，金属膜の導電性は乏しくなる。膜の連続性はまた，遷移金属膜の膜厚に関連する。堆積された金属原子が自由にアモルファス膜表面上に移動しても，連続性遷移金属膜を形成するためには，十分な厚さの金属膜が必要である。
【００５９】
図２Ａは，アモルファス膜１０および連続性遷移金属膜１４を２５０℃〜５５０℃の範囲の温度でアニールした後の，図１の部分断面図である
好適な実施形態では，アモルファス膜１０は，ニッケルである連続性遷移金属膜１４とともにアニールされる
アモルファス膜のうちの，連続性遷移金属膜１４と接する選択領域１８が使われて，連続性の遷移金属半導体化合物膜２０を形成する
【００６０】
図２Ｂは，図２Ａに示される選択領域１８の上面図である
表面積領域２１は，実質的に丸いか，実質的に矩形であるか，あるいは任意の不規則な形状（図示せず）であってもよい
【００６１】図２Ｃは，図２Ａの連続性遷移金属半導体化合物２０を分子レベルで示す。図１の連続性遷移金属膜１４は，実質的に連続性の遷移金属半導体化合物膜２０がアニール後に形成されるように与えられる。連続性膜２０は，遷移金属半導体粒子２２の密接したグループによって表される。即ち，遷移金属半導体粒子２２は，反応していないアモルファス物質１０の原子によって分離されていない。
【００６２】
ここで定義する「連続性遷移金属半導体化合物膜」とは，図２Ｃの粒子２２で表されるように，遷移金属半導体化合物粒子が近接している状態を指す
遷移金属半導体化合物は，アニール後にアモルファス膜および遷移金属から形成される化合物である
このような化合物の例としては，ニッケルシリサイドおよびコバルトシリサイドなどがある
【００６３】
図３Ａは，約７３０℃の温度での（第２の）アニール後の，図２Ａの部分断面図である
アモルファス膜１０の少なくとも一部分は多結晶膜２４に変えられる
本発明の好適な局面では，アモルファス膜１０はシリコンであり，連続性遷移金属膜１４はニッケルであり，連続性遷移金属半導体化合物膜２０はニッケルシリサイドである
【００６４】
図３Ｂは，図３Ａの多結晶膜２４の均一な成長フロント２６を示す
連続性遷移金属半導体膜２０は，制御された成長フロントに沿って結晶化する際の助けとなる
・「【００７５】
図８から図１３は，完成された薄膜トランジスタの形成方法の各段階を示しており，この薄膜トランジスタでは，アニール処理中の結晶化成長フロントを制御するためにアモルファスシリコン膜の選択領域にニッケルが堆積されている
図８は，製造中の薄膜トランジスタ（ＴＦＴ）５０の部分断面図である
ＴＦＴ５０は，透明基板５２を含む。透明基板５２は典型的にはガラスである
【００７６】
図９は，アモルファス膜５６をソース／ドレイン領域にパターニングした後のＴＦＴ５０の部分断面図である
【００７７】
図１０は，酸化物層５８の上にゲート５９を形成した後のＴＦＴ５０の部分断面図である
【００７８】
図１１は，アモルファス膜５６の上に層間誘電体６０を堆積させた後のＴＦＴ５０の部分断面図である
層間誘電体６０は，パターニングされて，層間誘電体６０を貫通するコンタクトホール６２が形成される
このコンタクトホール６２は，アモルファス膜の選択領域６４にアクセスし，アモルファス膜の選択領域６４の場所および大きさを規定する
アモルファス膜５６の選択領域６４の上には，連続性遷移金属膜６６が堆積される
【００７９】連続性遷移金属膜６６の堆積方法は，スパッタリングおよび電子ビーム蒸着からなる群から選択される。電子ビーム蒸着を用いると，室温でアモルファス膜５６を用いて連続性遷移金属膜６６が生成される。それに対し，スパッタリングを用いると，アモルファス膜５６を２５０℃〜４００℃の範囲の温度に加熱することが必要となる。遷移金属膜６６の連続性は，アモルファス膜５６上の遷移金属の移動度の増加によって高められる。
連続性遷移金属膜６６は，ニッケル，コバルト，パラジウム，および白金からなる群から選択される
ニッケルおよびコバルトは特に有用であると考えられる。なぜなら，ニッケルおよびコバルトのジシリサイドとポリシリコンとの間の不整合が非常に小さいからである
【００８０】
図１２は，第１のアニール工程を行って，アモルファス膜５６の選択領域６４の上に連続性遷移金属膜６６を堆積させることから連続性遷移金属半導体化合物膜７２を形成した後のＴＦＴ５０の部分断面図である
【００８１】
図１３は，アモルファス膜の選択領域６４に接する連続性遷移金属半導体化合物膜７２をアニールして，ＴＦＴ用多結晶半導体膜７４を形成する第２のアニール工程後のＴＦＴ５０の部分断面図である
多結晶膜７４は，透明基板５４の上にあり，連続性遷移金属半導体化合物膜７２に接している
以前の工程において連続性遷移金属膜６６をアモルファス膜５６の選択領域６４に含めたことにより，結晶化成長フロントが制御される
・「【００８３】
本発明の１つの局面では，アモルファス膜５６はシリコンであり，第２のアニール工程は，５５０℃〜１４００℃の範囲の平均温度で，１ナノ秒（ｎｓ）〜１０，０００秒の間行われる
【００８４】本発明によって作られる多結晶膜７４の品質は，上で既に参考として援用した前川真司による「Thin-Film Transistor Polycrystalline Film Through NickelInduced, Rapid Thermal Annealing and Method for Same」と題された1997年6月20日出願の，本願の優先権の基礎となる米国出願と同時係属中の米国特許出願の高速熱アニール法を含めることによって，さらに高められる。迅速なアニール時間は，高速熱アニールを用いてアモルファス膜５６を結晶化する場合の別の利点である。図１４は，温度の変数に対する，ニッケルにより引き起こされる結晶化の横方向成長速度を示す。図１４は，８００℃の場合は，５５０℃の場合と比べて，アニール時間が約１０００分の１に短縮され，横方向成長速度が約１０００倍速くなることを示す。本発明では，金属により引き起こされる横方向の成長に応答して高品質の結晶膜を形成する場合，適切な機器を用いれば，８００℃〜１４００℃の範囲のアニール温度も有用であることを認識している。」
・「【００９５】
本発明は，遷移金属の配置および連続性を制御して，金属により引き起こされる結晶化のプロセスをより良いものにする役割を果たす
高温のアニール温度を用いることにより，連続性シリサイド膜が，ＴＦＴのための高移動度の結晶膜を形成するために必要な横方向の結晶成長が確実に促進するようになる
当業者には，本発明から得られるプロセス工程およびＩＣ構造の変形，ならびに本発明のその他の実施形態が思いつくであろう
　
　　ウ　発明の効果
・「【００９６】
【発明の効果】本発明による，アモルファスシリコン膜をアニールして，ガラス基板上に作られる薄膜トランジスタに適切な多結晶膜を作るための結晶化方法は，アモルファス膜（アモルファスシリコン膜等）の所定領域の上に連続性遷移金属（ニッケル等）を選択的に配置して，アモルファスが結晶化される際の横方向成長フロントのパターンを規定する。本発明の結晶化方法は，形成される連続性遷移金属半導体化合物（ニッケルシリサイド等）の抵抗率を規定する。本発明の結晶化方法はまた，連続性遷移金属半導体化合物を形成するために，連続性遷移金属の厚さの所定の範囲を規定する。下限の厚さの場合にも，成長フロントに連続性遷移金属半導体化合物が確実に存在し，等方性横方向成長フロントが促進されて，高電子移動度を有する結晶膜が形成される。上限の厚さの場合にも，リーク電流を悪化させる，結晶膜中に遷移金属化合物の偏析が生じる危険性が低減される。連続性遷移金属を計画的に配置することにより，トランジスタのチャネル領域の，連続性遷移金属半導体化合物による汚染が防がれる。また，制御された結晶化成長フロントを引き起こす連続性遷移金属半導体化合物を形成する上述のプロセスによって作られる薄膜トランジスタが提供される。」
　
（３−２）引用発明
　上記ア〜ウによれば，引用例１には，次の発明（以下「引用発明」という。）が開示されているといえる。
　
「シリコンからなるアモルファス膜が結晶化された多結晶半導体膜を有する薄膜トランジスタの製造方法において，
　透明基板５２を用意する工程と，
　前記透明基板５２の上にシリコンからなるアモルファス膜５６を堆積させる工程と，
　前記アモルファス膜５６の上に酸化物層５８が堆積され，前記酸化物層５８の上にゲート５９を形成する工程と，
　前記アモルファス膜５６にドーピング不純物が注入されて，ソース／ドレイン領域を形成する工程と，
　前記アモルファス膜５６の上に層間誘電体６０を堆積させ，前記層間誘電体６０は，パターニングされて，前記層間誘電体６０を貫通するコンタクトホール６２が形成され，前記コンタクトホール６２は，前記アモルファス膜５６の選択領域６４にアクセスする工程と，
　前記アモルファス膜５６の前記選択領域６４の上に連続性遷移金属膜６６を堆積する工程と，
　第１のアニールを行い，連続性遷移金属半導体化合物膜７２を形成する工程と，
　第２のアニールを行い，結晶化の横方向成長によりシリコンからなる多結晶半導体膜７４を形成する工程と，
　前記コンタクトホール６２を充填してソース／ドレイン領域に接続する金属層７６を形成する工程とを含むことを特徴とする薄膜トランジスタの製造方法。」
　
（４）引用例２の記載
　原査定の拒絶の理由に引用された，本願の優先権主張日前に日本国内において頒布された刊行物である特開平６−２４４２０５号公報（以下「引用例２」という。）には，図１，図２とともに，次の記載がある（下線は当審で付加）。
　
　　ア　発明の背景等
・「【０００１】
【産業上の利用分野】
本発明は，薄膜状の絶縁ゲイト型電界効果トランジスタ（薄膜トランジスタもしくはＴＦＴ）等の薄膜デバイスに用いられる結晶性半導体を得る方法に関する
【０００２】
【従来の技術】
従来，薄膜状の絶縁ゲイト型電界効果トランジスタ（ＴＦＴ）等の薄膜デバイスに用いられる結晶性シリコン半導体薄膜は，プラズマＣＶＤ法や熱ＣＶＤ法で形成されたアモルファスシリコン膜を電気炉等の装置の中で６００℃以上の温度で結晶化させて作製された
【０００３】
【発明が解決しようする課題】しかしながら，このような従来の方法は多くの課題を抱えていた。最大の問題点は得られる結晶性シリコン膜が多結晶質で，粒界の制御が困難なことから良品を得ることが難しく，また，その特性がばらつき，信頼性や歩留りはそれほど高くないことであった。すなわち，
従来の熱処理によって得られるシリコン結晶は全くランダムに生成するのでその結晶成長方位等を制御することはほとんど不可能であった
本発明はこのような問題点に鑑みてなされたもので，結晶成長の制御をおこなうことを目的とする
　
　　イ　実施例１
・「【００１０】
【実施例】〔
実施例１
基板（コーニング７０５９）１０上には，厚さ２０００Åの下地酸化珪素膜１１をプラズマＣＶＤ法によって形成した
アモルファスシリコン膜を厚さ２００〜３０００Å，好ましくは５００〜１５００Å，プラズマＣＶＤ法もしくは減圧ＣＶＤ法によって作製した
【００１１】次に，基板を３％の酒石酸のエチレングリコール溶液に浸し，白金を陰極，タンタル配線を陽極とし，これに電流を流して陽極酸化をおこなった。電流は最初は，２Ｖ／分で電圧が上昇するように印加し，２２０Ｖに達したところで電圧を一定とし，電流が１０μＡ／ｍ2 以下になったところで電流を停止した。この結果，厚さ２０００Åの陽極酸化物（酸化タンタル）１５が形成された。同様にゲイト電極としてチタン，アルミニウム，シリコンを用いた場合には陽極酸化物として酸化チタン，酸化アルミニウム，酸化珪素が得られる。（図１（Ａ））
【００１２】次に，プラズマドーピング法によって不純物ドープをおこなった。ドーピングガスとしては，例えば，Ｎ型にはフォスフィン（ＰＨ3 ）を，Ｐ型にはジボラン（Ｂ2 Ｈ6 ）を用いた。図ではＮ型ＴＦＴを示す。加速電圧は，フォスフィンは８０ｋｅＶ，ジボランは６５ｋｅＶとした。こうして，不純物領域１６Ａ，１６Ｂを形成した。このとき，不純物領域とゲイト電極とは，図から分かるようにオフセット状態になっている。さらに，
不純物領域上の酸化珪素膜１３に穴を形成し，この穴を通して半導体領域１２に密着するように珪化ニッケル（ニッケルでも可）膜１７Ａ，１７Ｂを形成した
そして，窒素雰囲気中で５５０℃，４時間のアニールをおこない，不純物領域１６とその他の半導体領域の結晶化をおこなった
（図１（Ｂ）
【００１３】最後に，通常のＴＦＴ作製と同様に層間絶縁物１８として，厚さ５０００Åの酸化珪素膜を堆積し，これにコンタクトホールを形成してソース領域，ドレイン領域に配線・電極１９Ａ，１９Ｂを形成した。配線・電極の材料としてはアルミニウム，チタン，窒化チタンやそれらの多層膜が適している。ここでは，窒化チタン（厚さ１０００Å）とアルミニウム（厚さ５０００Å）の多層膜を用いた。（図１（Ｃ））」
　
　　ウ　実施例２
・「【００１５】〔
実施例２
【００１６】その後，イオンドーピング法によって不純物を拡散させてＮ型の不純物領域２６ＡとＰ型の不純物領域２６Ｂを形成した。この際には，例えば，Ｎ型不純物として燐（ドーピングガスはフォスフィンＰＨ3 ）を用い，６０〜１１０ｋＶ，例えば８０ｋＶの加速電圧で全面にドーピングをおこない，次に，フォトレジストでＮチャネル型ＴＦＴの領域を覆って，Ｐ型不純物，例えばホウ素（ドーピングガスはジボランＢ2 Ｈ6 ）を用い，４０〜８０ｋＶ，例えば６５ｋＶの加速電圧でドーピングすればよい。
【００１７】さらに，
不純物領域上の酸化珪素膜２４に穴を形成し，この穴を通して不純物領域２６に密着するように厚さ２００〜１０００Å，例えば３００Åの珪化ニッケル（ニッケルでも可）膜２７Ａ，２７Ｂを形成した
そして，窒素雰囲気中で５５０℃，４時間のアニールをおこない，不純物領域２６とその他の半導体領域の結晶化をおこなった
この場合には，結晶成長は島状半導体領域の両端から進行して，その中間のあたりで終了する
したがって，チャネル形成領域には粒界は生成せず，ＴＦＴの特性には悪影響は少なかった
図２（Ｂ））あるいは図２（Ｃ）の様に，島状半導体領域の中央部に珪化ニッケル膜２７Ｃを設けてもよい。この場合には結晶化は中央から進行する。（図２（Ｃ））
　
　　エ　発明の効果
・「【００１９】
【発明の効果】
本発明では従来は困難であった結晶成長の方向を制御することができるので，薄膜トランジスタの信頼性・歩留りを著しく向上させることが可能となった
　
（５）対比
（５−１）次に，本願補正発明と引用発明とを対比する。
　　ア　引用発明の「結晶化された多結晶半導体膜」は，本願補正発明の「結晶化された活性層」に対応するから，引用発明の「シリコンからなるアモルファス膜が結晶化された多結晶半導体膜を有する薄膜トランジスタの製造方法」は，本願補正発明の「結晶化された活性層を有する薄膜トランジスタ（ＴＦＴ）の製造方法」に相当する。
　　イ　引用発明の「透明基板５２」は，本願補正発明の「基板」に対応するから，引用発明の「透明基板５２を用意する工程」は，本願補正発明の「（ａ）基板を用意するステップ」に相当する。
　　ウ　引用発明の「シリコンからなるアモルファス膜５６」，「堆積」は，それぞれ，本願補正発明の「非晶質Ｓｉ層」，「蒸着」に対応し，また，引用発明の「シリコンからなるアモルファス膜５６」は，薄膜トランジスタの完成時には活性層になり，かつ，薄膜トランジスタがソース領域，ドレイン領域及びチャンネル領域を有することは，当然のことであるから，引用発明の「前記透明基板５２の上にシリコンからなるアモルファス膜５６を堆積させる工程」は，本願補正発明の「（ｂ）ＴＦＴのソース領域，ドレイン領域及びチャンネル領域を含む活性層を設けるために，前記基板上に非晶質Ｓｉ層を蒸着させるステップ」に相当する。
　　エ　引用発明の「酸化物層５８」，「ゲート５９」は，それぞれ，本願補正発明の「ゲート絶縁層」，「ゲート電極」に対応するから，引用発明の「前記アモルファス膜５６の上に酸化物層５８が堆積され，前記酸化物層５８の上にゲート５９を形成する工程」は，本願補正発明の「（ｃ）前記基板と前記活性層の上にゲート絶縁層及びゲート電極を形成するステップ」に相当する。
　　オ　引用発明の「ソース／ドレイン領域」，「ドーピング不純物が注入され」ることは，それぞれ，本願補正発明の「活性層のソース領域及びドレイン領域」，「不純物を注入する」ことに対応するから，引用発明の「前記アモルファス膜５６にドーピング不純物が注入されて，ソース／ドレイン領域を形成する工程」は，本願補正発明の「（ｄ）前記活性層のソース領域及びドレイン領域に不純物を注入するステップ」に相当する。
　　カ　引用発明の「層間誘電体６０」，「コンタクトホール６２」，「アモルファス膜５６の選択領域６４」は，それぞれ，本願補正発明の「コンタクト絶縁層」，「複数のコンタクトホール」，「前記ソース領域の一部とドレイン領域の一部が露出する」部分に対応するから，引用発明の「前記アモルファス膜５６の上に層間誘電体６０を堆積させ，前記層間誘電体６０は，パターニングされて，前記層間誘電体６０を貫通するコンタクトホール６２が形成され，前記コンタクトホール６２は，前記アモルファス膜５６の選択領域６４にアクセスする工程」は，本願補正発明の「（ｅ）前記基板，前記活性層，及び前記ゲート電極の上にコンタクト絶縁層を形成し，前記ソース領域の一部とドレイン領域の一部が露出するように，前記コンタクト絶縁層に複数のコンタクトホールを形成するステップ」に相当する。
　　キ　引用発明の「連続性遷移金属膜６６」は，本願補正発明の「ＭＩＬＣソース金属」に対応するから，引用発明の「前記アモルファス膜５６の前記選択領域６４の上に連続性遷移金属膜６６を堆積する工程」は，本願補正発明の「（ｆ）前記複数のコンタクトホールを介して露出した前記ソース領域の前記一部及びドレイン領域の前記一部にＭＩＬＣソース金属を付与するステップ」に相当する。
　　ク　引用発明の「第１のアニール」と「第２のアニール」，「シリコンからなる多結晶半導体膜７４を形成する」ことは，それぞれ，本願補正発明の「熱処理」，「前記活性層を結晶化する」ことに対応するから，引用発明の「第１のアニールを行い，連続性遷移金属半導体化合物膜７２を形成する工程と，　第２のアニールを行い，結晶化の横方向成長によりシリコンからなる多結晶半導体膜７４を形成する工程」は，本願補正発明の「（ｇ）前記基板及び前記活性層を熱処理し，前記活性層を結晶化するステップ」に相当する。
　　ケ　引用発明の「金属層７６」は，本願補正発明の「コンタクト電極」に対応するから，引用発明の「前記コンタクトホール６２を充填してソース／ドレイン領域に接続する金属層７６を形成する工程」は，本願補正発明の「（ｈ）前記複数のコンタクトホールを介して，前記ソース領域とドレイン領域とにそれぞれ電気的に接続される複数のコンタクト電極を形成するステップ」に相当する。
　
（５−２）そうすると，本願補正発明と引用発明の一致点及び相違点は，次のとおりとなる。
　
《一致点》
「結晶化された活性層を有する薄膜トランジスタ（ＴＦＴ）の製造方法において，
　基板を用意するステップと，
　ＴＦＴのソース領域，ドレイン領域及びチャンネル領域を含む活性層を設けるために，前記基板上に非晶質Ｓｉ層を蒸着させるステップと，
　前記基板と前記活性層の上にゲート絶縁層及びゲート電極を形成するステップと，
　前記活性層のソース領域及びドレイン領域に不純物を注入するステップと，
　前記基板，前記活性層，及び前記ゲート電極の上にコンタクト絶縁層を形成し，前記ソース領域の一部とドレイン領域の一部が露出するように，前記コンタクト絶縁層に複数のコンタクトホールを形成するステップと，
　前記複数のコンタクトホールを介して露出した前記ソース領域の前記一部及びドレイン領域の前記一部にＭＩＬＣソース金属を付与するステップと，
　前記基板及び前記活性層を熱処理し，前記活性層を結晶化するステップと，
　前記複数のコンタクトホールを介して，前記ソース領域とドレイン領域とにそれぞれ電気的に接続される複数のコンタクト電極を形成するステップとを含むことを特徴とするＴＦＴの製造方法。」
　
《相違点》
　本願補正発明は，「前記ＭＩＬＣソース金属の加えられた前記ソース領域及びドレイン領域からそれぞれ進行するＭＩＬＣ結晶化領域が互いに接する境界面が，前記チャンネル領域の外部に位置するように，前記複数のコンタクトホールを，前記ゲート電極に対し非対称位置に形成し，前記ＭＩＬＣソース金属を，前記チャンネル領域に対し非対称位置に加える」のに対して，引用発明は，このような構成要件を有していない点。
　
（６）相違点についての検討
　　ア　引用例２の記載は，上記（４）ア〜エで摘示したとおりであるが，特に，「さらに，不純物領域上の酸化珪素膜２４に穴を形成し，この穴を通して不純物領域２６に密着するように厚さ２００〜１０００Å，例えば３００Åの珪化ニッケル（ニッケルでも可）膜２７Ａ，２７Ｂを形成した。そして，窒素雰囲気中で５５０℃，４時間のアニールをおこない，不純物領域２６とその他の半導体領域の結晶化をおこなった。
この場合には，結晶成長は島状半導体領域の両端から進行して，その中間のあたりで終了する
したがって，チャネル形成領域には粒界は生成せず，ＴＦＴの特性には悪影響は少なかった
　これらの記載から，基板に形成したアモルファスシリコン膜の２点に珪化ニッケル膜（遷移金属半導体化合物膜）を形成し，この部分から横方向に結晶化を進めて薄膜トランジスタ（ＴＦＴ）の活性層を作製する場合，（ａ）アモルファスシリコン膜上の２点（両端）から横方向に結晶化が進行し，その中間付近で結晶化が終了すること，（ｂ）中間付近では粒界が生成され，ＴＦＴの特性に悪影響を与えること，（ｃ）引用例２の実施例２の場合は，２点の中間付近がＴＦＴのチャネル形成領域から外れているため，粒界による悪影響を少なくできること，が理解できる。したがって，このような知識は，本願の優先日前に公知となっており，当業者が有する知識の一部を構成していたものと認められる。
　　イ　そこで引用発明をみると，引用発明においても，ソース及びドレイン領域に接する２つのコンタクトホールに形成された遷移金属半導体化合物膜から横方向に結晶化が進行することになるので，アモルファスシリコン膜上の２つのコンタクトホールの中間付近で結晶化が終了し，この付近では粒界が発生するであろうこと，そして，粒界がチャネル形成領域から外れていれば，その悪影響が少なくなるであろうことは，引用発明に接した当業者が容易に予測できることである。
　　ウ　そして，引用発明においては，薄膜トランジスタ（ＴＦＴ）のソース領域とドレイン領域は，ゲート電極とは独立に設けられるのであり，ソース領域とドレイン領域に形成されるコンタクトホールを，ゲート電極に対して対称に設けなければならない必然性はないから（例えば，ゲート・ドレイン間の耐圧を向上させるために，ソース領域とドレイン領域を非対称とすることは，古典的な技術である。），引用発明において，２つのコンタクトホールの中間付近がチャネル領域とならないようにゲート電極の位置を調節すること，見方を変えれば，２つのコンタクトホールをゲート電極に対して非対称に形成することは，粒界による悪影響を少なくするための一つの手段として，当業者が容易に考えつくことと判断される。
　もっとも，非対称とすると，薄膜トランジスタの特性や半導体基板の利用効率に影響を与えることが考えられるが，このこと自体は，２つのコンタクトホールをゲート電極に対して非対称に形成することの妨げとはならない。
　　エ　したがって，相違点に係る構成とすることは，当業者が容易に想到し得るものである。
　
（７）したがって，本願補正発明は，引用発明及び引用例２の記載に基づいて当業者が容易に発明をすることができたものであるから，特許法２９条２項の規定により，特許出願の際独立して特許を受けることができないものである。
　
４　以上の次第で，本件補正は，平成１８年法律第５５号改正附則３条１項によりなお従前の例によるとされる同法による改正前の特許法１７条の２第５項において準用する同法１２６条５項の規定に違反するので，同法１５９条１項において読み替えて準用する同法５３条１項の規定により，却下すべきものである。
　
　
第３　本願発明 
１　以上のとおり，本件補正（平成１８年１０月２５日に提出された手続補正書による補正）は却下されたので，本願の請求項１に係る発明（以下「本願発明」という。）は，本件補正前の請求項１（平成１７年１０月１９日に提出された手続補正書により補正された請求項１）に記載されたとおりのものであり，以下に再掲する。 
 　 
　【請求項１】
 「結晶化された活性層を有する薄膜トランジスタ（ＴＦＴ）の製造方法において，
　（ａ）基板を用意するステップと，
　（ｂ）ＴＦＴのソース領域，ドレイン領域及びチャンネル領域を含む活性層を設けるために，前記基板上に非晶質Ｓｉ層を蒸着させるステップと，
　（ｃ）前記基板と前記活性層の上にゲート絶縁層及びゲート電極を形成するステップと，
　（ｄ）前記活性層のソース領域及びドレイン領域に不純物を注入するステップと，
　（ｅ）前記基板，前記活性層，及び前記ゲートの上にコンタクト絶縁層を形成し，前記ソース領域とドレイン領域の一部が露出するように，前記コンタクト絶縁層にコンタクトホールを形成するステップと，
　（ｆ）前記コンタクトホールを介して前記ソース領域及びドレイン領域にＭＩＬＣソース金属を付与するステップと，
　（ｇ）前記基板及び基板上に形成された活性層を熱処理し，前記活性層を結晶化するステップと，
　（ｈ）前記コンタクトホールを介して前記ソース領域とドレイン領域とを電気的に接続させるコンタクト電極を形成するステップとを含み，前記コンタクトホールが，前記ゲート電極に対し非対称位置に形成され，また，前記ＭＩＬＣソース金属が，前記チャンネル領域に対し非対称位置に加えられることを特徴とするＴＦＴの製造方法。」
 　 
２　引用例１の記載，引用発明，引用例２の記載については，前記第２，３「独立特許要件を満たすかどうかの検討」の（３−１），（３−２），（４）において認定したとおりである。
　
３　対比・判断 
 　前記第２，２（２）〜（３）で検討したように，本願補正発明（本件補正後の請求項１に係る発明）は，補正前の請求項１の記載事項に更に限定を加えるものであり，特許請求の範囲を限定的に減縮したものである。逆に言えば，本願発明（本件補正前の請求項１に係る発明）の内容は，本願補正発明から，このような限定をなくしたものである。 
 そうすると，本願発明の構成要件をすべて含み，これをより限定したものである本願補正発明が，前記第２，３において検討したとおり，引用発明に基づいて，当業者が容易に発明をすることができたものであるから，本願発明も，同様の理由により，当業者が容易に発明をすることができたものである。 
 　 
　
第４　結言 
 　以上のとおり，本願発明は，引用発明及び引用例２の記載に基づいて当業者が容易に発明をすることができたものであるから，特許法２９条２項の規定により，特許を受けることができない。 
 　 
 　よって，結論のとおり審決する。