【事件の表示】
　平成１０年特許願第５１６１２２号「ステープルセルに対する保護バリアを有する半導体装置」拒絶査定不服審判事件〔平成１０年　４月　９日国際公開、ＷＯ９８／１５０１３、平成１３年　１月３０日国内公表、特表２００１−５０１３７５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続きの経緯
　本願は、１９９７年９月１９日（パリ条約による優先権主張外国受理１９９６年９月３０日、独国）を国際出願日とする出願であって、平成１７年２月８日付けで拒絶査定がなされ、これに対して、同年５月１６日に拒絶査定に対する審判請求がなされたものである。
　
２．本願発明
　本願請求項１に係る発明は、平成１６年１１月２２日付け手続補正書により補正された明細書及び図面の記載から見て、その特許請求の範囲の請求項１に記載された次の事項により特定されるとおりのものと認める。
「ＤＲＡＭ技術およびＦｅＲＡＭ技術での集積回路、とりわけメモリに対する半導体装置であって、
  積層セルが絶縁層（２）に、充填材料（１）の満たされた接点ホール（８）を有し、
  該接点ホールにはキャパシタが設けられており、
  該キャパシタは、充填材料（１）に向いた下側電極（５）と、スーパーエレクトリックまたはパラエレクトリックまたはフェロエレクトリック誘電体（６）と、上側電極
（５）
  充填材料（１）と下側電極（５）との間にはバリア層（３）が設けられており、
  該バリア層は窒化シリコンから成る領域によって側方が完全に取り囲まれている形式の半導体装置において、
  バリア層（３）は、接点ホール（８）の充填材料（１）の上に配置されており、
  前記窒化シリコンから成る領域は、絶縁層（２）の上側に配置された窒化シリコン層（４）によって形成され、
　該窒化シリコン層（４）は前記接点ホール（８）に接しており、別の窒化シリコン層（１６）が当該接点ホール（８）の壁に形成されており、
  バリア層（３）と窒化シリコン層（４）により形成された平面には、下側電極（５）、誘電体（６）、および上側電極（７）が配置されている、
ことを特徴とする半導体装置。」
（以下、「本願発明」という。なお、「上側電極
（５）
（７）
　
３．引用した刊行物に記載の発明
（１）米国特許第５５０６１６６号明細書
　原査定の拒絶の理由に引用された、本願優先権主張日の前である１９９６年４月９日に米国内において頒布された米国特許第５５０６１６６号明細書（以下、「刊行物１」という。）には、図２ないし図１３Ｂとともに以下の事項が記載されている。
「この発明は、半導体技術、特にダイナミック　ランダム　アクセス　メモリで用いられるストレージセルキャパシタに関する。」（第１欄第２２ないし２４行の訳文）
「発明の目的は、ストレージセルキャパシタの容量を増加させることにより、メモリ装置の集積度を高めることである。」（第２欄第３５ないし３７行の訳文）
「図２を参照すると、製造中のダイナミック　ランダム　アクセス　メモリ（ＤＲＡＭ）セルの断面図が示される・・・」（第４欄第１行及び第２行の訳文）
「図３では、非ドープ酸化物４０の厚い絶縁層が、ストレージノード領域を満たし、ＦＥＴ２２とワードライン２１を覆うように、一様に被着される。」（第４欄第３８ないし４０行の訳文）
「埋め込みディジット線が米国特許第５１６８０７３号に記載の方法で形成される場合、最初に厚い酸化物層が被着されて平坦化され、そして、同様に平坦化された比較的厚い窒化シリコン層がその上に被着される。これら２層は、酸化物層４０と同じ機能を果たし、埋め込みディジット線が形成されていない場合であっても、酸化物層４０に代えて使用されるであろう。埋め込みディジット線が形成されるときは、典型的には、ディジット線の製造に先んじて厚い酸化物が被着され、ディジット線の製造の後に窒化シリコンが被着される。厚い絶縁物層が酸化物のみからなる場合には、酸素がその酸化物を通して拡散する可能性がある。窒化シリコンとともに酸化物を被着することによって、酸化物を通して酸素が拡散することを防止できる。」（第４欄第６２行ないし第５欄第８行の訳文）
「図５を参照すると、基板７とストレージセルキャパシタとの間に電気信号路を与えるために、各開口６０内にポリシリコンプラグ６５が形成される。」（第５欄第１３ないし１５行の訳文）
「図６を参照すると、ポリシリコンプラグ６５の上の部分が、リセス７０を形成するためにドライエッチによって除去される・・・」（第５欄第２０ないし２２行の訳文）
「図７を参照すると、チタン６６の第１バリア層が、酸化物４０とポリシリコンプラグ６５を覆って被着される。熱処理が施され、ポリシリコンプラグに接するチタン６６がポリシリコンと反応し、チタンシリサイドを形成する。」（第５欄第２６ないし３０行の訳文）
「図９Ａと９Ｂを参照すると、第２バリア層である窒化チタン層７５がＣＶＤ法又は常温でのスパッタリング法により形成される。・・・チタンシリサイド層は、ポリシリコンプラグ６５と窒化チタン層７５との間の接触抵抗を低減させる。窒化チタン層７５は、その後の高温熱処理の間のポリシリコンプラグ６５及びチタンシリサイド層６７のシリコン拡散に対する障壁となる。シリコン拡散を防止可能な他の材料も、窒化チタンの代わりに使用することができる。これらの材料は、高融点金属、導電性の金属酸化物又は金属窒化物から選択され、シリコン拡散を防止することができる。例としては、タンタル，ＴａＮ，Ｔｉ，ＲｕＯ２そしてＲｕがある。」（第５欄第４９ないし６５行和訳）
「図１０Ａと１０Ｂを参照すると、図９Ａと９Ｂの窒化チタン層７５がそれぞれ、少なくとも酸化物層４０を露出させ、リセス７０内にチタンシリサイド層６７を覆って窒化チタン層７５を保留させるために、望ましくはＣＭＰ法によって平坦化される。酸化物層４０の部分も、この工程中に平坦化されるであろう。・・・窒化チタン層７５の上側表面のみが露出し、窒化チタンの側壁８０が酸化物層４０により保護されることが、理解される。」（第６欄第５ないし１５行の訳文）
「図１１Ａと１１ｂを参照すると、・・・白金層８５が、図１０Ａと１０Ｂに示される窒化チタン層７５をそれぞれ覆って形成される。白金層８５は酸化し難いので、高誘電率材料の被着のための優れた表面を提供する。加えて、白金層８５は、ＢＳＴ被着の間の強い酸化性条件から、窒化チタン層７５の上側表面を保護する。それ故、白金は、ＢＳＴ被着又はその後の熱処理の間に酸化しないから、第１電極の上側部分として使用される。」（第６欄第１６ないし２７行の訳文）
「図１２Ａと１２Ｂは、窒化チタンを覆う白金層８５をマスクし、ストレージセルキャパシタの完成されたストレージノード電極を形成するために、白金層８５のマスクされていない部分を除去した構造を描写している。」（第６欄第４５ないし４９行の訳文）
「図１３Ａと１３Ｂは、図１２Ａと１２Ｂの白金層８５をそれぞれ覆って、誘電体層９０の被着と熱処理を引き続いて行った、ストレージセルキャパシタを描写している。誘電体層は、高誘電率を有するのが代表的である。ストレージセルキャパシタの製造は、セルプレート電極形成のための５０から２００ｎｍ厚さのセルプレート層９５のスパッタ又はＣＶＤにより完了する。セルプレート層９５は、代表的には白金、ＴｉＮ又は他の導電材料である。
　高誘電率を有する誘電体層のために適した材料として、ＢａxＳｒ(1-x)ＴｉＯ３［ＢＳＴ］，ＢａＴｉＯ３，ＳｒＴｉＯ３，ＰｂＴｉＯ３，Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３［ＰＺＴ］，（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ３［ＰＬＺＴ］，（Ｐｂ，Ｌａ）ＴｉＯ３［ＰＬＴ］，ＫＮＯ３，及びＬｉＮｂＯ３がある。」（第６欄第５７行ないし第７欄第２行の訳文）
「窒化チタン層７５は、高温のアニール適用中に酸化しない。なぜならその側壁８０上では蒸気環境から酸化物層４０により保護されており、その上層は白金層８５により保護されているからである。図１１参照。」（第７欄第１１ないし１５行の訳文）
　
　ここで、刊行物１のダイナミック　ランダム　アクセス　メモリ（ＤＲＡＭ）セルの図面（図１３Ａ）を参照すると、酸化物層４０に設けた開口６０内にポリシリコンプラグ６５が形成され、その上に、チタンシリサイド層６７を介して窒化チタン層７５が形成され、更に、窒化チタン層７５を覆って、白金層８５からなるストレージノード電極、高誘電率を有する誘電体層９０、及びセルプレート層９５が順次積層されて、ストレージセルキャパシタが構成されていることは明らかであり、白金層８５からなるストレージノード電極は、ポリシリコンプラグ６５側に形成されている。
　そして、刊行物１の各図面には非ドープ酸化物４０の厚い絶縁層が示されているが、同刊行物１には「埋め込みディジット線が・・・形成される場合、最初に厚い酸化物層が被着されて平坦化され、そして、同様に平坦化された比較的厚い窒化シリコン層がその上に被着される。これら２層は、酸化物層４０と同じ機能を果たし、埋め込みディジット線が形成されていない場合であっても、酸化物層４０に代えて使用される」（第４欄第６２行ないし第５欄第８行の訳文）と記載されているから、刊行物１には、酸化物層４０に代えて、厚い酸化物層が被着されて平坦化され、平坦化された比較的厚い窒化シリコン層がその上に被着された２層を、絶縁層として用いることが記載されている。
　したがって、刊行物１には、
「ＤＲＡＭに関するメモリ装置であって、
　ＤＲＡＭセルは、絶縁層の開口内にポリシリコンプラグが形成され、
　前記開口の上部にストレージセルキャパシタが設けられると共に、前記ポリシリコンプラグは、基板と前記ストレージセルキャパシタとの間に電気信号路を与え、
　前記ストレージセルキャパシタは、前記ポリシリコンプラグ側に形成された白金層からなるストレージノード電極と、高誘電率を有する誘電体層と、セルプレート層とを有し、
　前記ポリシリコンプラグの上に、チタンシリサイド層を介して窒化チタン層が形成され、更に、前記窒化チタン層を覆って、白金層からなる前記ストレージノード電極が設けられ、
　前記窒化チタン層の上側表面のみが露出し、前記窒化チタン層の側壁が前記絶縁層により保護されているメモリ装置において、
　前記ポリシリコンプラグの上の部分が、リセスを形成するためにドライエッチによって除去され、前記リセス内に前記チタンシリサイド層を覆って前記窒化チタン層が保留されており、
　厚い酸化物層が被着されて平坦化され、平坦化された比較的厚い窒化シリコン層がその上に被着された２層が、前記絶縁層として機能し、
　ＣＭＰ法によって平坦化され、前記窒化チタン層の上側表面のみが露出した前記絶縁層の上に、白金層からなる前記ストレージノード電極、高誘電率を有する前記誘電体層と、前記セルプレート層とが配置されている、
メモリ装置」（以下、「引用発明」という。）
が記載されている。
　
（２）特開平５−１３６３６９号公報
　原査定の拒絶の理由に引用された、本願優先権主張日の前である平成５年６月１日に日本国内において頒布された特開平５−１３６３６９号公報（以下、「刊行物２」という。）には、図１ないし図１２、図１４とともに以下の事項が記載されている。
「【０００７】すなわち、この発明は、ビット線とセルトランジスタの１端子を接続するビット線コンタクトと前記キャパシタの下部電極と前記トランジスタの他の１端子を前記キャパシタの下部電極に接続する蓄積電極コンタクトホールの開口を同時に行い、これら２種類のコンタクトホールに絶縁膜による側壁を形成し、ビット線形成工程において、蓄積電極コンタクトホールを前記ビット線構成材料の一部によって埋め込むようにしたものである。」
「【００１４】以下の工程説明では図11中のＡ−Ａ’線の矢印の方向に見た蓄積電極コンタクト部を図１から図５に示し、Ｂ−Ｂ’線の矢印の方向に見たビット線コンタクト部を図６から図10に示す。まず、図６及び図１に示すように、層間絶縁膜５がＰ型Ｓｉ基板１上に同時に形成された後、ビット線コンタクトホール６と蓄積電極コンタクトホール７を同時に開口する（図７及び図２参照）。
【００１５】次に、２種類のコンタクトホール６、７を含む層間絶縁膜５の全面にＬＰＣＶＤ法により二酸化シリコン（ＳｉＯ2 ）膜８を堆積した後、異方性エッチング法でこれをエッチバックして点線で示した部分のＳｉＯ2膜８を除去し、２種類のコンタクトホール６、７にＳｉＯ2 の側壁9,10を形成する（図８及び図３参照）。
【００１６】この際、側壁に用いられる材料としては本実施例のように二酸化シリコン膜８に限らず、窒化シリコン（Ｓｉ3 Ｎ4 ）膜、酸窒化シリコン（ＳｉＯｘＮｙ）膜、酸化タンタル（ＴａＯｘ）等の絶縁膜であってもよい。次いで、側壁9,10を含む２種類のコンタクトホール６、７を有するＳｉ基板１上の全面に、ビット線となる多結晶シリコン（Ｐｏｌｙ−Ｓｉ）膜11とタングステンシリサイド（ＷＳｉｘ）膜12と二酸化シリコン膜（ＳｉＯ2 ）13を順次堆積する。
【００１７】この時、ビット線コンタクトホール６と蓄積電極コンタクトホール７は前記ｐｏｌｙ−Ｓｉ膜１１とＷＳｉｘ膜１２で完全に埋め込まれてしまう。・・・（図９及び図４参照）」
　
（２）特開平５−２１８３３２号公報
　原査定の拒絶の理由に引用された、本願優先権主張日の前である平成５年８月２７日に日本国内において頒布された特開平５−２１８３３２号公報（以下、「刊行物３」という。）には、図３及び図４とともに以下の事項が記載されている。
「【００１３】
【実施例】以下、本発明に係る実施例を添付図面に従って説明する。
第１実施例
図３〜図５は本発明による半導体メモリ装置の製造方法の第１実施例を図示した断面図である。
【００１４】まず図３を参照すると、図示しないビットラインをトランジスタのドレーン領域１６に接触させるための第１コンタクトホール５および前記第１コンタクトホールの内部側壁に第１スペーサ４０を形成する工程を図示したもので、・・・
【００１５】次いで、第１コンタクトホール５が形成されている半導体基板全面にスペーサ４０形成物質を付加する。この物質は、前記第１絶縁層２２を構成する物質と異方性食刻率が異なる絶縁物質、例えばＣＶＤ酸化膜、窒化物系絶縁体、不純物がドープされていない多結晶シリコン、単結晶シリコンおよびＰＥ−ＴＥＯＳ（Plasma Enhance Tetra-Ethyl-Ortho Silicate ）系酸化膜等のうちいずれか１つの物質や組み合わされた物質であって、これを約５００Å〜２０００Å程度の厚さに付加した後（点線で表示された表面部分）、半導体基板全面に異方性食刻を行なって第１コンタクトホール５の内部側壁に第１スペーサ４０を形成する。・・・
【００１６】図４Ｂを参照すると、ビットライン３０、第２コンタクトホール７および第２スペーサ４２を形成する工程を図示したもので、・・・
【００１７】・・・前記ビットライン３０が形成されている半導体基板全面に、・・・第２絶縁層２４を形成した後、図１の前記マスクパターンＰ５を利用しトランジスタのソース領域１４上に積層されている物質等、すなわち誘電体層２０、第１絶縁層２２および第２絶縁層２４を部分的に食刻することにより第２コンタクトホール７を形成する。・・・
【００１８】第２スペーサ４２は第２コンタクトホールが形成されている半導体基板全面に前記第１スペーサを構成するため前記図３で言及された物質等のうちいずれか１つの物質や組み合わされた物質（本発明では特にＣＶＤ酸化膜を用いる）を約５００Å〜２０００Å程度の厚さに付加した後（点線で表示）、異方性食刻を行なうことにより第２コンタクトホール７の内部側壁を包む形態で形成される。このとき、ゲート電極の露出された前記一側面は前記第２スペーサ４２により他の導電層、例えば以後の工程で形成されるストリッジ電極と絶縁できる。
【００１９】図４Ｃを参照すると、ストリッジ電極形成のための逆パターン２８を形成する工程を図示したもので、第２スペーサ４２が形成されている半導体基板にストリッジ電極形成のための導電物質、例えば前記ソース領域１４の導電形のようなタイプの不純物がドープされた多結晶シリコンを蒸着食刻する工程を何回か反復し、第２コンタクトホール７内部を完全に埋めることにより（第２コンタクトホールに導電物質を充填する工程）ストリッジ電極と前記ソース領域１４を連結する柱電極１００ａを形成した後、・・・前記逆パターン２８は所定のマスクパターン（前記図１で図示していない）を利用し前記食刻阻止層２６および逆パターン形成のための絶縁物質を部分的に食刻することにより完成される。
【００２０】図４Ｄを参照すると、ストリッジ電極１００を形成する工程を図示したもので、・・・ストリッジ電極１００は前記フォトレジストパターン７２を食刻マスクとしその表面が部分的に現われた前記導電物質を食刻することにより完成される。」
　
４．対比
　本願発明と引用発明について、以下で対比する。
　本願の明細書及び図面の記載から見て、「ＤＲＡＭ技術およびＦｅＲＡＭ技術での集積回路」とは、ＤＲＡＭの技術およびＦｅＲＡＭの技術を利用して製造された集積回路のことを意味し、これは、ＤＲＡＭおよびＦｅＲＡＭそのものを含むものである。また、「メモリに対する半導体装置」とは、メモリからなる又はメモリを含む半導体装置を意味するから、引用発明の「ＤＲＡＭ」、「メモリ装置」は、本願発明の「ＤＲＡＭ技術」「での集積回路」、「メモリに対する半導体装置」にそれぞれ相当する。
　刊行物１の図面（図１３Ａ）には、開口がポリシリコンプラグで満たされているＤＲＡＭセルが開示されているから、引用発明の「ポリシリコンプラグ」、「開口」は、本願発明の「充填材料（１）」、「接点ホール（８）」にそれぞれ相当する。そして、本願発明の「積層セル」は、本願の明細書及び図面の記載から見て、充填材料（プラグ１）の上にキャパシタが積層された構造のメモリセルを意味するから、積層構造を有する引用発明の「ＤＲＡＭセル」は、本願発明の「積層セル」に相当する。
　引用発明の「ストレージセルキャパシタ」は、本願発明の「キャパシタ」に相当する。そして、本願の明細書（第１，２ページ）には、キャパシタの誘電体を構成するフェロエレクトロニック材料またはパラエレクトロニック材料として、ＢＳＴ、ＰＺＴ等が例示されており、これは刊行物１における、高誘電率を有する誘電体層のために適した材料と同等であるから、引用発明の「高誘電率を有する誘電体層」は、本願発明の「スーパーエレクトリックまたはパラエレクトリックまたはフェロエレクトリック誘電体（６）」に相当し、引用発明の「白金層からなるストレージノード電極」、「セルプレート層」は、本願発明の「下側電極（５）」、「上側電極（７）」にそれぞれ相当する。なお、引用発明の「前記ポリシリコンプラグ側に形成された」ことは、本願発明の「充填材料（１）に向いた」ことに相当する。
　本願発明における「該接点ホールにはキャパシタが設けられて」いるとは、本願明細書及び図面の記載から見て、接点ホールの上部に接点ホール（の充填材料）に接続してキャパシタを設けることを意味するから、これは、引用発明の「前記開口の上部にストレージセルキャパシタが設けられると共に、前記ポリシリコンプラグは、基板と前記ストレージセルキャパシタとの間に電気信号路を与え」ることと、技術的に等価である。
　引用発明の「チタンシリサイド層」及び「窒化チタン層」は、ポリシリコンプラグ６５の上のリセス７０内に形成され、全体として本願発明の「バリア層（３）」に相当し、引用発明の「側壁が」絶縁層により「保護されている」ことは、本願発明の「側方が完全に取り囲まれている形式」に相当する。また、前述したように、引用発明の「ポリシリコンプラグ」は本願発明の「充填材料（１）」に相当するから、引用発明の「前記ポリシリコンプラグの上の部分が、リセスを形成するためにドライエッチによって除去され、リセス内に前記チタンシリサイド層を覆って前記窒化チタン層が保留され」ることは、本願発明の「バリア層（３）は、接点ホール（８）の充填材料（１）の上に配置され」ることに相当する。
　引用発明においては、絶縁層が、厚い酸化物層とその上に被着された窒化シリコン層の２層となっているから、引用発明の「ＣＭＰ法によって平坦化され、前記窒化チタン層の上側表面のみが露出した前記絶縁層」は、バリア層に相当する窒化チタン層と絶縁層表面側の窒化シリコン層が現れた平面を構成することは明らかであり、本願発明の「バリア層と窒化シリコン層により形成された平面」に相当する。また、本願発明において、バリア層（３）と窒化シリコン層（４）により形成された平面に、「下側電極（５）、誘電体（６）、および上側電極（７）が配置されている」とは、本願の各図面から見て、バリア層（３）の表面を覆うと共に窒化シリコン層（４）に跨って下側電極（５）を配置し、次いで、下側電極（５）の表面を覆うと共にその周囲の窒化シリコン層（４）に跨って誘電体（６）を配置し、更に、この誘電体（６）の上に上側電極（７）を配置することを意味する。そしてこの配置関係は、引用発明において、窒化チタン層と絶縁層表面側の窒化シリコン層が現れた平面上に、白金層からなるストレージノード電極、高誘電率を有する誘電体層、及び、セルプレート層が配置された位置関係（刊行物１の図１３Ａを参照）と同等であるから、引用発明の「ＣＭＰ法によって平坦化され、前記窒化チタン層の上側表面のみが露出した前記絶縁層の上に、白金層からなる前記ストレージノード電極、高誘電率を有する前記誘電体層と、前記セルプレート層とが配置されている」ことは、本願発明の「バリア層（３）と窒化シリコン層（４）により形成された平面には、下側電極（５）、誘電体（６）、および上側電極（７）が配置されている」ことに相当する。
　
　したがって、本願発明と引用発明は、
「ＤＲＡＭ技術での集積回路、とりわけメモリに対する半導体装置であって、
  積層セルが絶縁層に、充填材料の満たされた接点ホールを有し、
  該接点ホールにはキャパシタが設けられており、
  該キャパシタは、充填材料に向いた下側電極と、スーパーエレクトリックまたはパラエレクトリックまたはフェロエレクトリック誘電体と、上側電極とを有し、
  充填材料と下側電極との間にはバリア層が設けられており、
  該バリア層は側方が完全に取り囲まれている形式の半導体装置において、
  バリア層は、接点ホールの充填材料の上に配置されており、
  バリア層と窒化シリコン層により形成された平面には、下側電極、誘電体、および上側電極が配置されている、
半導体装置。」であることにおいて一致し、以下の３点において相違している。
（１）
　本願発明は、「ＤＲＡＭ技術およびＦｅＲＡＭ技術での集積回路」であるのに対し、引用発明は、「ＤＲＡＭ」である点（以下、「相違点１」という。）
（２）
　本願発明は、「該バリア層は窒化シリコンから成る領域によって側方が完全に取り囲まれている形式」であるのに対し、引用発明は、「前記窒化チタン層の上側表面のみが露出し、前記窒化チタン層の側壁が前記絶縁層により保護されている」ものである点。（以下、「相違点２」という。）
（３）
　本願発明は、「前記窒化シリコンから成る領域は、絶縁層（２）の上側に配置された窒化シリコン層（４）によって形成され、該窒化シリコン層（４）は前記接点ホール（８）に接しており、別の窒化シリコン層（１６）が当該接点ホール（８）の壁に形成されて」いるのに対し、引用発明は、「厚い酸化物層が被着されて平坦化され、平坦化された比較的厚い窒化シリコン層がその上に被着された２層が、前記絶縁層として機能し」ており、別の窒化シリコン層を有していない点。（以下、「相違点３」という。）
　
５．判断
　上記相違点について検討する。
（相違点１について）
　本願の明細書及び図面を参照すると、本願明細書においては、ＤＲＡＭとＦｅＲＡＭは、高い誘電率を有する材料をメモリ誘電体自体として利用する半導体記憶装置として、並列的に記載されており、ＤＲＡＭとＦｅＲＡＭとを共に同一基板に形成することや、ＤＲＡＭ技術とＦｅＲＡＭ技術とを同時に使用することを開示されていない。したがって、本願発明における「ＤＲＡＭ技術およびＦｅＲＡＭ技術での集積回路」の「および」は並列的な（即ち、少なくとも一方を満足する）意味であると解釈でき、引用発明の「ＤＲＡＭ」は少なくともその一方である「ＤＲＡＭ技術での集積回路」であるから、相違点１は、実質的なものではない。
（相違点２について）
　本願発明は、「該バリア層は窒化シリコンから成る領域によって側方が完全に取り囲まれている形式」であって、「前記窒化シリコンから成る領域は、絶縁層（２）の上側に配置された窒化シリコン層（４）によって形成され」るものである。したがって、本願発明において「該バリア層は窒化シリコンから成る領域によって側方が完全に取り囲まれている形式」とは、バリア層３の側方（側面）が窒化シリコンにより完全に覆われることであり、具体的には、バリア層３の側方がバリア層よりも厚い窒化シリコン層４により覆われること（本願の図１を参照。ただし、同図には後述する「別の窒化シリコン層」は記載されていない。）を意味する。
　一方、刊行物１には、バリア層に相当する窒化チタンの側壁８０が酸化物層４０により保護され（第６欄第５ないし１５行）、この目的は、窒化チタン層７５が、高誘電率材料被着時の高温のアニール中に蒸気環境により酸化されるのを防止するためである（第７欄第１１ないし１５行）と記載されている。
　ここで、窒化チタン層７５の側面の酸化防止のためには、窒化チタン層７５の側面を酸素が透過しない絶縁物で覆うことが望ましいことは自明のことであり、刊行物１の実施例においては、酸化物層４０により保護しているものの、一方で、刊行物１には、「厚い絶縁物層が酸化物のみからなる場合には、酸素がその酸化物を通して拡散する可能性がある。窒化シリコンとともに酸化物を被着することによって、酸化物を通して酸素が拡散することを防止できる。」（第５欄第４ないし８行）と記載されているから、酸化物（酸化シリコン）よりも酸素透過性の低い窒化シリコンを利用することが、酸化防止に適していることも開示されている。
　更に、引用発明の絶縁層は「厚い酸化物層が被着されて平坦化され、平坦化された比較的厚い窒化シリコン層がその上に被着された２層」であり、このような２層構造の絶縁膜は、一般に「ディジット線の製造の後に窒化シリコンが被着される」（刊行物１第５欄第４行）ことからみても、上記「平坦化された比較的厚い窒化シリコン層」は層間絶縁膜となり得る程度に十分厚いものであるから、該窒化シリコン層の厚さをバリア層に比較して厚く形成することは、当業者が必要に応じて適宜行い得ることである。
　したがって、引用発明において、バリア層である窒化チタン層に対する酸化防止効果をより高めるために、酸化物よりも酸素透過性の低い窒化シリコン層（絶縁層を構成する「平坦化された比較的厚い窒化シリコン層」）を窒化チタン層よりも十分厚く形成して、バリア層である窒化チタン層の側面を窒化シリコンにより完全に覆うこと、即ち、「該バリア層は窒化シリコンから成る領域によって側方が完全に取り囲まれている形式」とすることは、当業者が容易に想到し得ることである。
（相違点３について）
（ａ）
　引用発明の絶縁層は「厚い酸化物層が被着されて平坦化され、平坦化された比較的厚い窒化シリコン層がその上に被着された２層」であり、この「平坦化された比較的厚い窒化シリコン層」が本願発明の「絶縁層（２）の上側に配置された窒化シリコン層（４）」に相当する。そして、上記（相違点２について）で検討したとおり、絶縁層を構成する「平坦化された比較的厚い窒化シリコン層」を窒化チタン層よりも十分厚く形成して、バリア層である窒化チタン層の側面を窒化シリコンにより完全に覆うこと、換言すれば、本願発明のごとく「前記窒化シリコンから成る領域は、絶縁層（２）の上側に配置された窒化シリコン層（４）によって形成」することは、当業者が容易に想到し得ることである。
（ｂ）
　引用発明は、「厚い酸化物層が被着されて平坦化され、平坦化された比較的厚い窒化シリコン層がその上に被着された２層」を、絶縁層として使用するものであるから、この絶縁層に「開口」（本願発明の「接点ホール（８）」に相当）を形成した場合には、開口は窒化シリコン層と酸化物層とを貫通するものとなり、当然に窒化シリコン層は開口（接点ホール）に接する形状となることは明らかである。よって、引用発明においても、本願発明のごとく「該窒化シリコン層（４）は前記接点ホール（８）に接して」いることは、実質的に実現されている。
（ｃ）
　刊行物２には、蓄積電極コンタクトホール（本願発明の「接点ホール」に相当）に側壁を形成すること、及び、この側壁の材料として窒化シリコン膜であってよいことが記載されており、また、刊行物３には、ソース領域とストリッジ電極とを接続する第２コンタクトホール（本願発明の「接点ホール」に相当）の内部側壁に、第２スペーサを形成することが記載されると共に、この第２スペーサを構成する物質として窒化物系絶縁物が例示されているから、本願の優先権主張日において、メモリ装置のキャパシタに接続するコンタクトホール（接点ホール）の壁に、他の絶縁層とは独立した窒化シリコン層を形成することは、周知の技術的事項にすぎない。
　そして、本願の拒絶査定において提示された先行技術文献である特開平６−４５４６２号公報（Ｔｉ膜の酸化を防止するために、コンタクトホールの側壁にＳｉＮ膜を形成［段落【０００６】］）、及び特開平５−２９２５４号公報（ＳｉＯ2 系絶縁膜に開口される接続孔の少なくとも側壁部は放出された水分や酸素を透過させないか、もしくはこれらをトラップできるような材料層により構成することが有効で・・・かかる材料層として、本発明では窒化シリコン（ＳｉＮx ）に着目した。［段落【００１６】］、接続孔の側壁部のみならず、絶縁膜の上面にもＳｉＮx 層を形成すれば、下地層の酸化防止効果は一層向上する。［段落【００１７】］）等に記載されるように、絶縁膜に形成したコンタクトホールの壁に窒化シリコン層を形成することが、コンタクトホール内の材料層の酸化防止に有効な手段であることは、本願の優先権主張日において既によく知られたことである。
　よって、引用発明は、開口（コンタクトホール）内のバリア層の酸化防止を行うものであるから、コンタクトホール内の材料層の酸化防止に有効な手段として知られた、刊行物２，３に記載のキャパシタに接続するコンタクトホールの壁に、独立した窒化シリコン層を形成する技術を、引用発明に対して適用することは、当業者にとって何ら困難なことではない。
　したがって、上記（ａ）ないし（ｃ）における検討を併せ考慮すると、引用発明において、本願発明のごとく「前記窒化シリコンから成る領域は、絶縁層（２）の上側に配置された窒化シリコン層（４）によって形成され、該窒化シリコン層（４）は前記接点ホール（８）に接しており、別の窒化シリコン層（１６）が当該接点ホール（８）の壁に形成されて」いるように構成することは、当業者が容易になし得ることである。
　
　そして、本願発明の奏する効果も、引用発明及び周知技術に基づいて、当業者が予測し得る程度のものにすぎない。
　
　したがって、本願発明は、刊行物１ないし３に記載された発明及び周知の技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
６．むすび
　以上のとおりであるから、本願は、請求項２ないし７に係る発明について検討するまでもなく、拒絶されるべきものである。
　よって、結論のとおり審決する。