【事件の表示】
　特願２００３−１７７４９０「半導体装置用図形パターンの補正方法および半導体装置の製造方法」拒絶査定不服審判事件〔平成１６年　１月　８日出願公開、特開２００４−　　４９０４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１　手続の経緯 
　本願は、平成１０年７月８日に出願した特願平１０−１９２８８８号の一部を平成１５年６月２３日に新たな特許出願としたものであって、平成１８年２月２８日付けで手続補正書が提出されたが、平成１８年６月２日付けで拒絶査定がなされ、これに対して平成１８年７月６日に審判請求がなされたものである。
　
２　本願発明
　本願の請求項１に係る発明は、平成１８年２月２８日付けの手続補正により補正された明細書及び図面の記載からみて、特許請求の範囲の請求項１に記載された事項により特定される次のとおりのものと認める。（以下「本願発明」という。）
「半導体装置用図形パターンのゲート近傍に存在する別パターンに影響を与えない、凹形状拡散層相当部を有する半導体装置用図形パターンの補正方法であって、前記凹形状拡散層相当部を検出する工程と、前記凹形状拡散層相当部からのゲートの突出をコーナラウンディング現象に対して確保するように、前記凹形状拡散層相当部および前記凹形状拡散層相当部から突起しているトランジスタゲート相当部の少なくとも一方を補正する工程とを含む半導体装置用図形パターンの補正方法。」
　
３　引用刊行物に記載された発明
　原査定の拒絶の理由に引用され、本件のもとの出願の出願前（以下単に「本願の出願前」という。）に頒布された刊行物である特開平９−３１９０６７号公報（以下「引用刊行物１」という。）には、「光近接効果補正方法」の発明に関して以下の事項が記載されている。
＜記載事項１＞
「【０００１】
　【発明の属する技術分野】
　この発明は、光又はΧ線露光法に用いられる露光用マスクの製造技術に関し、特に、マスクパターンの設計データの補正（光近接効果補正）を改良し、微細パターン形成に適した縮小投影露光方用のマスクデータの作成方法に関する。」
＜記載事項２＞
「【請求項１０】　ＬＳＩパターン形成工程におけるパターン忠実度を制御するための光近接効果補正方法において、被補正パターンの外接矩形、または被補正パターンを光近接効果の及ぶ距離分リサイズしたレイアウトのいずれかをパターンマッチング領域と設定するステップと、
　前記設定されたパターンマッチング領域のレイアウトと、前記パターンマッチング領域内であって、前記被補正パターンを含む層と異なる１つ以上の層に含まれるレイアウトとを索引とし、パターンマッチング領域と、このパターンマッチング領域に含まれる被補正パターンの第１補正パターン、前記１つ以上の層に含まれるレイアウトの第２補正パターン、または、前記第１及び第２補正パターン、のいずれか示す補正情報を記憶するための補正テーブルを参照するステップと、
　前記パターンマッチング領域のレイアウト、及び前記１つ以上の層に含まれるレイアウトが前記補正テーブルに記憶されていない場合、前記パターンマッチング領域を光近接効果補正して補正情報を求めるステップと、
　前記パターンマッチング領域のレイアウトと、前記１層上の層に含まれるレイアウトと、前記求められた補正情報とを前記補正テーブルに追加登録するステップと、
　前記パターンマッチング領域のレイアウト、及び前記１つ以上の層に含まれるレイアウトが前記補正テーブルに記憶されている場合、対応する補正情報を読み出すステップと、
　前記求められた補正情報、または前記読み出された補正情報のいずれかに従って前記被補正パターンを補正するステップとを具備することを特徴とする光近接効果補正方法。」
＜記載事項３＞
「【０１６０】
　次に、この発明の第１３の実施の形態を図２９〜図３２を参照して説明する。
【０１６１】
　図２９には、現在処理対象としているゲート配線層の他に拡散層の図形Ｄ1 が含まれている。前記図２３と同様に、光近接効果の及ぶ範囲を矢印で、被補正図形の外接矩形を鎖線で、パターンマッチングゾーンを太い鎖線で示している。注目している図形を露光、現像した場合にｄＸ１が小さいと光近接効果に起因するショートニングにより下部のライン端が拡散層の上に来てしまう場合がある。この問題を回避する方法としては、ｄＸ１を伸ばすか（「ｄＸ１の伸ばすか」は誤記。）、その部分にセリフを付加するか、反対に拡散層をｄＸ２分小さくするか、以上の３つの方法を複合的に用いるか等が考えられる。」
　
　そして、第２９図の記載から、ｄＸ１は、ゲート配線層の下部のライン端が、拡散層の図形Ｄ１から突起している長さであることが読み取れる。
　また、第２９図の記載を参照すると、記載事項３の「その部分にセリフを付加する」とは、ゲート配線層の下部のライン端にセリフを付加することであることは明らかである。
　
　したがって、上記記載事項１ないし３及び図面に基づけば、引用刊行物１には、
「ＬＳＩパターン形成工程におけるパターン忠実度を制御するため、拡散層の図形Ｄ１を含むＬＳＩのマスクパターンの設計データの補正方法であって、光近接効果に起因するショートニングによりゲート配線層の下部のライン端が拡散層の上に来てしまう問題を回避する方法として、ゲート配線層の下部のライン端にセリフを付加するＬＳＩのマスクパターンの設計データの補正方法。」の発明（以下「引用発明」という。）が記載されている。
　
　同じく、原査定の拒絶の理由に引用され、本願の出願前に頒布された刊行物である特開昭５６−１６２７４７号公報（以下「引用刊行物２」という。）には、「光露光用マスク」の発明に関して以下の事項が記載されている。
＜記載事項４＞
　「半導体集積回路製造工程に用いる高密度かつ微細なパターン転写を行う光露光用マスクにおいて、転写後のパターンの角部の円形化を補償するように、あらかじめパターンに凸起部をもたせたことを特徴とする光露光用マスク」（特許請求の範囲の請求項１）
＜記載事項５＞
「第３図はこの発明の実施例を示す図である。この図において、２１はアクティブ領域パターン、２２ａ，２２ｂはアクティブ領域パターン２１とは別の層のポリシリコン配線パターン、ポリシリコンゲート電極パターンであり、ゲート電極パターン２２ｂのコーナー部には側方に矩形の突起（凸起部）２３が設けられている。また、２４はポリシリコン間隔、２５はゲートオーバーラップ、２６はポリシリコンアクティブ領域間隔であり、ポリシリコン間隔２４の最小値は約２μｍ、ゲートオーバーラップ２５の最小値は約１．５μｍである。さらに、ポリシリコンアクティブ領域間隔２６の値はポリシリコン間隔２４とゲートオーバーラップ２５の和で決まる。
　このような光露光用マスクを用いてパターンをウエハ上に転写し、エッチングを行った例を第４図（Ａ），（Ｂ）に示す。この図において、３１はアクティブ領域、３２ａはポリシリコン配線、３２ｂはポリシリコンゲート電極である。
　第４図（Ａ）から明らかなように、第３図の光露光用マスクでは、ゲート電極パターン２２ｂのコーナー部の突起２３により、ゲート電極コーナー３３において細りがなくなり、端部においても一定の幅が維持される。したがって、マスクずれにより、第４図（Ｂ）のように、フィールド領域とポリシリコンゲート電極３２ｂのオーバーラップが少なくなっても、ゲート電極３２ｂのくびれを生ぜず、ＭＯＳＦＥＴのリークが発生しない。」（第２ページ右上欄第１５行目〜右下欄第２行目）
　
　また同じく、原査定の拒絶の理由に引用され、本願の出願前に頒布された刊行物である特開平９−２２１０８号公報（以下「引用刊行物３」という。）には、「半導体装置の製造方法」の発明に関して以下の事項が記載されている。
＜記載事項６＞
「【００２８】
　図５は、ドッグボーン形状の活性領域１を有する狭チャネルのトランジスタを製造する方法において活性領域形成時に凹部８ａを有したパターン８を有するマスクを用いる方法を示した図であって、同図（ａ）は、上記パターン８等のレイアウトを示し、同図（ｂ）は当該レイアウトを有する諸マスクによって実際に形成されたゲート電極３や活性領域１を示している。」
　
＜記載事項７＞
「【００３８】
　また、半導体装置としては、ＭＯＳトランジスタ、ＭＩＳ（Metal Insulater Semiconductor）、ＳＯＳ（Silicon on Sapphire ）、ＳＯＩ（Silicon on Insulator）、ＴＦＴ（Thin Film Transistor）等の、ゲート電極を有し、マスクを用いてリソグラフィ工程によって該ゲート電極のパターニングを行う各種の種類の絶縁ゲート型トラジスタに限らず、バイポーラトランジスタ等、活性領域（不純物拡散領域）を有し、マスクを用いてリソグラフィ工程によって当該活性領域（不純物拡散領域）のパターニングを行う半導体装置が含まれる。」
　
４　対比
　本願発明と引用発明とを比較する。
（１）引用発明の「ＬＳＩパターン」または「ＬＳＩのマスクパターン」は、本願発明の「半導体装置用図形パターン」に相当する。
　引用発明の「拡散層の図形Ｄ１」と本願発明の「凹形状拡散層相当部」とは、拡散層相当部の点で一致する。
　また、引用発明の「ＬＳＩのマスクパターンの設計データの補正方法」と本願発明の「半導体装置用図形パターンの補正方法」とは、半導体装置用図形パターンに関する補正方法の点で一致する。
　したがって、引用発明の「拡散層の図形Ｄ１を含むＬＳＩのマスクパターンの設計データの補正方法」と本願発明の「凹形状拡散層相当部を有する半導体装置用図形パターンの補正方法」とは、拡散層相当部を有する半導体装置用図形パターンに関する補正方法の点で一致する。
　
（２）引用発明の「光近接効果に起因するショートニング」、「ゲート配線層の下部のライン」は、それぞれ本願発明の「コーナラウンディング現象」、「ゲート」に相当する。
　また、引用発明の「ゲート配線層の下部のライン端が拡散層の上に来てしまう問題を回避する」とは、ゲート配線層の下部のライン端が拡散層からの突出を確保することである。
　したがって、引用発明の「光近接効果に起因するショートニングによりゲート配線層の下部のライン端が拡散層の上に来てしまう問題を回避する」ことは、本願発明の「ゲートの突出をコーナラウンディング現象に対して確保する」ことに相当する。
　
（３）引用発明の「ゲート配線層の下部のライン端」と本願発明の「前記凹形状拡散層相当部から突起しているトランジスタゲート相当部」とは、拡散層相当部から突起しているトランジスタゲート相当部の点で一致する。
　引用発明の「ＬＳＩのマスクパターンの設計データの補正方法」と本願発明の「半導体装置用図形パターンの補正方法」とは、半導体装置用図形パターンに関する補正方法の点で一致する。
　引用発明の「セリフを付加する」ことは、本願発明の「補正方法」の補正に相当する。
　したがって、引用発明の「ゲート配線層の下部のライン端にセリフを付加するＬＳＩのマスクパターンの設計データの補正方法」と本願発明の「前記凹形状拡散層相当部および前記凹形状拡散層相当部から突起しているトランジスタゲート相当部の少なくとも一方を補正する工程とを含む半導体装置用図形パターンの補正方法」とは、拡散層相当部および前記拡散層相当部から突起しているトランジスタゲート相当部の少なくとも一方を補正する工程とを含む半導体装置用図形パターンに関する補正方法の点で一致する。
　
　したがって、両者は、
「拡散層相当部を有する半導体装置用図形パターンに関する補正方法あって、ゲートの突出をコーナラウンディング現象に対して確保するように、
前記拡散層相当部および前記拡散層相当部から突起しているトランジスタゲート相当部の少なくとも一方を補正する工程とを含む半導体装置用図形パターンに関する補正方法。」の点で一致し、以下の点で相違する。
　
[相違点１]
　半導体装置用図形パターンに関する補正対象が、本願発明は、半導体装置用図形パターンであるのに対して、引用発明は、半導体装置用図形パターン（マスクパターン）の設計データである点。
[相違点２]
　本願発明は、「半導体装置用図形パターンのゲート近傍に存在する別パターンに影響を与えない」補正方法であるのに対して、引用発明は、そのような限定がなされていない点。
[相違点３]
　拡散層相当部が、本願発明は、「凹形状」であるのに対して、引用発明は、そのような限定がなされていない点。
[相違点４]
　本願発明は、凹形状拡散層相当部を検出する工程を含むのに対して、引用発明は、そのような検出工程を含むとは規定されていない点。
　
５　当審の判断
　上記相違点について検討する。
（１）相違点１について
　本願明細書には以下の記載がある。
「【０００５】
　図２３および図２４は従来のゲート突き出し量確保の阻害対策の一例である。図２３に示す従来の対策としては、コーナーラウンディング現象により転写後ゲートの突き出し量確保が阻害されそうな箇所をマスク図形パターン設計段階で検出し、マスク図形パターン上でゲート突き出し量を増大させる修正を施していた。したがって、図２４に示す転写後のマスク図形パターンにおいては、コーナーラウンディング現象によりゲート突き出しが後退後も、適切なゲート突き出し量が確保されている。
　【０００６】
　　【発明が解決しようとする課題】
　しかしながら、上記従来の構成では、マスク図形パターン上でゲート突き出し量を増大させているため、その増大分のスペースには他のパターン５１２を配置できない。すなわち、ゲート突き出し量の確保の阻害対策を施さない場合に配置できていた図２１の他のパターン５１２が、対策後の図２３においては配置スペースがなくなっている。これは、スペースを有効に活用しチップ面積を小さく抑える上での障害となる。」
「【００２６】
　　【発明の実施の形態】
　この発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
　図１は、この発明の第１の実施の形態における半導体装置用マスク図形パターンの補正工程を示す。
　【００２７】
　図１に示すマスク図形パターン１０１が、凹形状拡散層検出工程１０２に入力され、その後、設計したマスク用図形パターンと転写後の図形パターンとの差異を補正する光近接効果補正（以降、Ｏｐｔｉｃａｌ Ｐｒｏｘｉｍｉｔｙ Ｃｏｒｒｅｃｔｉｏｎ 略してＯＰＣと称する）を行なうＯＰＣ工程１０３を経て、ＯＰＣ後マスク図形パターン１０４が出力される。
　【００２８】
　図２は、凹形状拡散層検出工程１０２の詳細な工程の説明である。図２に示すように、拡散層図形パターンに対して、辺移動工程（縮小）２０１、補正工程（縮小）２０２、論理演算工程（減算）２０３、間隔測定工程２０４を行ない、凹形状拡散層を検出する。これにより、凹形状拡散層検出工程１０２に適用する凹形状パターン図形の抽出方法を構成している。」
　
　本願明細書の上記記載によれば、本願明細書に記載された半導体装置用マスク図形パターンの補正工程は、マスク図形パターンの設計段階における補正なのか、設計に基づいて作成された半導体装置用マスク図形パターンを補正する補正なのか、明確とはいえない。
　一方、引用発明において、半導体装置用図形パターン（マスクパターン）の設計データを補正すれば、設計データに基づいて作成された半導体装置用図形パターンは、補正された半導体装置用図形パターン（マスクパターン）
となることは明らかである。
　してみると、本願発明も引用発明も、半導体装置用図形パターンが補正される点において同じである以上、相違点１に係る本願発明の発明特定事項は、当業者が引用刊行物１に記載された発明に基づいて容易に想到し得たものである。
　
（２）相違点２について
　引用刊行物１の図２９には、拡散層の図形Ｄ１のゲート配線層（ｄｘ１が付記されている）の上端の近傍に、水平方向に配設され、拡散層の図形Ｄ１のゲート配線層とは異なるパターンが図示されている。該異なるパターンは、本願発明の「半導体装置用図形パターンのゲート近傍に存在する別パターン」に相当するといえる。
　また、引用刊行物２には、半導体集積回路製造工程に用いる光露光用マスクのパターン（半導体装置用図形パターン）に関するものであって、ポリシリコンゲート電極パターン２２ｂ（図形パターンのゲート）と、当該ポリシリコンゲート電極パターン２２ｂから約２μｍの位置に存在する（近傍に存在する）ポリシリコン配線パターン２２ａ（別パターン）と、アクティブ領域パターン２１（拡散層相当部）とを有するパターンにおいて、当該ポリシリコンゲート電極パターン２２ｂに矩形の突起２３を設けること（補正方法）が記載されている（記載事項４及び５）。
　この記載からみて、引用刊行物２には、半導体装置用図形パターンのゲート近傍に別パターンが存在する、拡散層相当部を有する半導体装置図形パターンの補正方法が記載されている。
　
　したがって、引用刊行物１及び２に示されるように、半導体装置用図形パターンのゲート近傍に別パターンが存在する、拡散層相当部を有する半導体装置図形パターンの補正方法は周知技術である。
　ところで、本願発明の「別パターンに影響を与えない」では、具体的にいかかる影響か特定されておらず、格別なものとはいえない。
　また、「別パターンに影響を与えない」ことは、引用刊行物１に「パターン形成工程におけるパターン忠実度を制御するため」（記載事項２）と記載されていることから、引用発明に上記周知技術を適用した際には、「別パターン」もパターン忠実度を制御するパターンであることは明らかであるので、「別パターンに影響を与えない」ことは、当業者が当然考慮すべき程度の事項であるといえる。
　
　よって、引用発明の半導体装置用図形パターンの補正方法に「半導体装置用図形パターンのゲート近傍に存在する別パターンに影響を与えない」と付加することは、引用発明及び周知技術に基づいて当業者が容易に想到し得たことである。
　
（３）相違点３について
　引用刊行物３には、ドッグホーン形状の活性領域１（拡散層）を有するトランジスタを製造するためのマスクにおいて、ドッグホーン形状のパターン８（拡散層相当部）、つまり凹形状拡散層相当部を有する半導体装置用図形パターンが記載されている（上記記載事項６、７及び図５）。
　
　また、特開平８−２８６３５８号公報（以下、「周知例１」という）には、凹形状拡散層相当部を有する半導体装置用図形パターンが記載されている（【００１１】−【００１２】及び図１−２参照。）
　よって、引用刊行物３及び周知例１に示されるように、凹形状拡散層相当部を有する半導体装置用図形パターンは周知技術である。
　
　したがって、引用刊行物１に記載された発明において、「拡散層相当部」の形状として、前記周知技術である凹形状のものを用い、相違点３に係る本願発明の発明特定事項とすることは当業者が容易に想到しえたことである。
　
（４）相違点４について
　本願発明の「凹形状拡散層相当部を検出する工程」について検討する。
　拡散層相当部からのゲートの突出をコーナラウンディング現象に対して確保するためには、拡散層相当部とゲートとの配置関係を知ることが必要であり、その前提として拡散層相当部を検出することが必要であることは当業者ならば容易に推察できる事項である。
　そして、本願発明の上記凹形状拡散層相当部を検出する工程において、凹形状拡散層相当部を検出する具体的な手段が特定されていないので、凹形状拡散層相当部を検出する工程は、格別なものとはいえない。
　また、「相違点３について」の項で示したように、凹形状拡散層相当部を有する半導体装置用図形パターンは周知技術である。
　
　したがって、相違点４に係る本願発明の発明特定事項は、当業者が容易に想到しえたことである。
　　
　また、本願発明の効果は、引用刊行物１乃至３の記載及び周知技術から当業者が予測し得る範囲内のものである。
　
　６　むすび
　以上のとおり、本願発明は、引用刊行物１乃至３に記載された発明及び周知技術に基づいて当業者が容易に想到し得たものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。