【事件の表示】
　特願２００２−３７１７６９「半導体装置及びＬＥＤプリントヘッド」拒絶査定不服審判事件〔平成１６年　７月２２日出願公開、特開２００４−２０７３２５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成１４年１２月２４日の特許出願であって、平成１７年１月６日付けで手続補正がなされ、平成１９年１０月２２日付けで拒絶理由が通知され、同年１２月２７日付けで手続補正がなされ、平成２０年１月２３日付けで拒絶理由が通知され、同年３月２８日付けで手続補正がなされたところ、同年５月７日付けで拒絶査定がなされ、これに対し、同年６月１２日に拒絶査定不服審判の請求がなされるとともに同年７月１４日付けで手続補正がなされ、その後当審において平成２１年１０月１９日付で審尋がなされ、これに対し、同年１２月１７日に回答書が提出されたものである。
　
第２　平成２０年７月１４日付けの手続補正についての補正却下の決定
　
［補正却下の決定の結論］
　平成２０年７月１４日付けの手続補正を却下する。
　
［理由］
１．補正の内容  
　平成２０年７月１４日付けの手続補正（以下「本件補正」という。）は、補正前の請求項１を、以下のように補正することを含むものである。 
　 
「駆動回路を有する集積回路が形成された半導体基板と、 
　前記半導体基板上に各々が電気的に分離されて形成され、前記集積回路と各々接続されたｍ個（ｍは２以上の整数）の導通層と、 
　ｍ個の前記導通層の各々にｎ個（ｎは２以上の整数）ずつ貼り付けられ、各々ＬＥＤ素子が形成され、厚さが１０μｍ以下のＬＥＤフィルムとを備え、 
　前記ＬＥＤフィルムの各々は、前記半導体基板とは異なる成長基板表面にエピタキシャル成長させたＬＥＤエピタキシャル層を前記成長基板から剥離して形成されたものであり、 
　一の前記導通層に貼り付けられたｎ個のＬＥＤフィルムの各々は、 
当該導通層に面する側に設けられた一方の電極を介して前記導通層に接続されるとともに、所定の方向に配列され、前記一方の電極と反対側の面に設けられた他方の電極が前記ＬＥＤフィルムの表面に沿って形成された配線層を介して前記集積回路に接続された 
　ことを特徴とする半導体装置。」（以下「本願補正発明」という。） 
　 
２．独立特許要件 
　本件補正は、補正前の「基板」を、「駆動回路を有する集積回路が形成された半導体基板」に限定し、補正前の「導通層」を、「前記集積回路と各々接続された」ものに限定し、補正前の「薄膜状の積層半導体層」を、「ＬＥＤフィルム」に限定するとともに、「前記ＬＥＤフィルムの各々は、前記半導体基板とは異なる成長基板表面にエピタキシャル成長させたＬＥＤエピタキシャル層を前記成長基板から剥離して形成されたものであり、一の前記導通層に貼り付けられたｎ個のＬＥＤフィルムの各々は、当該導通層に面する側に設けられた一方の電極を介して前記導通層に接続されるとともに、所定の方向に配列され、前記一方の電極と反対側の面に設けられた他方の電極が前記ＬＥＤフィルムの表面に沿って形成された配線層を介して前記集積回路に接続された」との限定を行うものであるから、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものに該当する。 
　 
　そこで、本願補正発明が、特許出願の際独立して特許を受けることができるものであるか否かについて以下検討する。 
　 
（１）刊行物記載の発明 
　ア　引用刊行物１及び引用発明１ 
　本願の出願日前に頒布された刊行物である特開平４−３１３２８３号公報（以下「引用刊行物１」という。）には、図とともに以下の事項が記載されている。 
　 
（ア）「【０００１】 
【産業上の利用分野】本発明は半導体デバイスとＩＣの実装方法、特にハイブリッド型モジュールの高密度化を図る改良された接続方法に関する。 
【０００２】 
【従来の技術】従来より、光プリンタヘッド等にはＬＥＤ駆動用シリコンＩＣとＬＥＤアレイチップをボード上に表面実装し、ワイヤーボンディングにより電気的に接続されたヘッドが用いられている。・・・そして、光プリンタ用ＬＥＤアレイチップ１側のボンディングパッド３と駆動用ＩＣ側のボンディングパッド４を直径数十μｍの金ワイヤ１２でワイヤーボンディングすることにより接続し、駆動用ＩＣ６で発光素子部５を駆動して発光させるのである。 
【０００３】 
【発明が解決しようとする課題】・・・また、従来においては発光素子部５の両側に長さ１００μｍ以上の大きなボンディングパッドを配置しているためＬＥＤアレイチップ１の幅は６００μｍ以上となり、一個のＬＥＤアレイチップの面積が増大して一枚のウエーハから形成されるチップ数が減少して生産効率が低いという問題があった。 
【０００４】更に、ワイヤーボンディング工程においては、例えば４００ｄｐｉの密度でＡ４サイズの光プリンタ用ＬＥＤアレイヘッドを作製する場合、約４０００回のワイヤーボンディングが行われるため僅かな不良発生率でも歩留まりが下がり、コスト増を招く問題があった。 
【０００５】本発明は上記従来技術の有する課題に鑑みなされたものであり、その目的はハイブリッド型モジュールにおいて従来のワイヤーボンディング工程では不可能な高密度実装を低コストで行う方法を提供することにある。」 
　 
（イ）「【００１０】図１には本実施例により実装された光プリンタ用ＬＥＤアレイヘッドの平面図が示されている。半導体デバイスであるＬＥＤアレイチップ１のボンディングパッド３とＩＣチップである駆動用ＩＣチップ２のボンディングパッド４は蒸着金属７により接続され、高密度化が図られている。 
【００１１】図２より図６を用いて本実施例の実装方法を詳細に説明する。まず、図２の斜視図に示されるように集積回路形成プロセスが終了したＬＥＤ駆動用シリコンＩＣチップ２をダイシング等により切り離す前に、フォトリソグラフィー及びエッチングによりＬＥＤアレイチップ１が嵌入するようにほぼ同一サイズの溝９を形成する。そして、エッチングにより形成された溝９に金属を蒸着し、ＬＥＤアレイチップ１裏面に形成された電極と駆動用ＩＣ６との間を導通可能とする。 
【００１２】溝９が形成された後、図３に示されるようにこの溝９の中に銀エポキシ等の接着剤１０を塗り、ＬＥＤアレイチップ１を駆動用ＩＣチップ２に嵌入して固定する。以上の工程を一枚のウエーハ内で行うことにより、図４に示されるごとく一枚のウエーハ８内に複数のＬＥＤアレイチップ１と駆動用ＩＣチップ２とのハイブリッド型モジュールを形成する。」 
　 
（ウ）「【００１４】そこで、ウエーハ表面を平坦化すべく、ポリイミド等の絶縁膜１１を数μｍ程度の厚みになるようにスピンコートして図５に示されるように表面を平坦化する。なお、絶縁膜の材料としてはウエーハ表面に対して垂直方向に存在するＬＥＤアレイチップ１と駆動用ＩＣチップ２とのすきまを充分にうめることができる材料であればよい。なお、図中３，４はそれぞれＬＥＤアレイチップ１側及び駆動用ＩＣチップ２側のボンディングパッドである。」 
　 
（エ）「【００１６】次に、このウエーハ８表面に形成されたＬＥＤアレイチップ１と駆動用ＩＣチップ２のそれぞれのボンディングパッド３，４上に図６に示されるような接続用窓をエッチングにより形成する。また、ＬＥＤアレイチップの発光部５上の絶縁膜も同時にエッチングにより除去しておく。この時、ウエーハ８表面に塗布したポリイミド等の絶縁膜１１に感光性を有する材料を用いればフォトリソグラフィーにより容易に窓１８を形成することができる。 
【００１７】そして、窓１８が形成された後、フォトリソグラフィー、金属蒸着、リフトオフ工程を経て、図６に示されるようにＬＥＤアレイチップ１と駆動用ＩＣチップ２のそれぞれのボンディングパッド３，４が蒸着金属７により接続される。なお、隣合う素子間の最小間隔は理論的にはフォトリソグラフィーの最小解像線幅まで縮小することが可能であるが、リフトオフ工程を行なうことを考慮して３μｍとしても光プリンタ用ＬＥＤアレイヘッドとしては約４０００ｄｐｉ程度の密度まで集積度を向上させることが可能となる。」 
　 
（オ）「【００２０】図７には本発明の他の実施例の斜視図が示されており、本実施例においては駆動用ＩＣチップ２に形成した溝９の中にボンディングパッドのないＬＥＤアレイチップ１を嵌入して配列し、ポリイミド等の絶縁膜を用いて平坦化する。そして、絶縁膜上に接続用の窓を形成する。この時、ＬＥＤアレイチップ１上に形成された発光素子部５上の絶縁膜はすべて除去する。 
【００２１】更に、金属蒸着により各発光素子部５と対応する駆動用ＩＣのボンディングパッド４とを接続しメタルアロイを行う。 
【００２２】このように本実施例ではＬＥＤアレイチップ１上にボンディングパッドがなくても発光素子部５と駆動用ＩＣとを接続することができ、従ってＬＥＤアレイチップ１上にボンディングパッドを配置させる必要がないのでＬＥＤアレイチップ１の幅を従来に比べ格段に狭めることができ、生産コストを下げることができる。」 
　 
（カ）「【００２３】 
【発明の効果】以上説明したように、本発明の半導体デバイスとＩＣチップの実装方法によれば、ワイヤボンディング工程を不要とし高密度のモジュールを得ることができる効果がある。」 
　 
（キ）図１の光プリンタ用ＬＥＤアレイヘッドの平面図から、ＬＥＤアレイチップ１は、その長手方向に配列された複数の発光素子部５を備えることが見て取れる。
　
（ク）上記（オ）に記載された「他の実施例」の光プリンタ用ＬＥＤアレイヘッドは、「駆動用ＩＣチップ２に形成した溝９の中にボンディングパッドのないＬＥＤアレイチップ１を嵌入して配列し」、「ＬＥＤアレイチップ１上にボンディングパッドがなくても発光素子部５と駆動用ＩＣとを接続することができ」るものであるところ、上記（エ）の記載事項を踏まえて、上記（オ）の記載（及び図７）をみれば、前記「他の実施例」の光プリンタ用ＬＥＤアレイヘッドの「絶縁膜上に接続用の窓を形成する」工程で、「ＬＥＤアレイチップ１上に形成された発光素子部５上の絶縁膜はすべて除去する」ことに加えて、駆動用ＩＣチップ（ＬＥＤ駆動用シリコンＩＣチップ）２のそれぞれのボンディングパッド４上にも接続用窓をエッチングにより形成していることは明らかである。
　また、上記（エ）の記載事項を踏まえて、上記（オ）の記載（及び図７）をみれば、「他の実施例」の光プリンタ用ＬＥＤアレイヘッドの「金属蒸着により各発光素子部５と対応する駆動用ＩＣのボンディングパッド４とを接続しメタルアロイを行う」工程は、ＬＥＤアレイチップ１と駆動用ＩＣチップ２のそれぞれのボンディングパッド３，４とを接続する「蒸着金属７」を、フォトリソグラフィー、金属蒸着、リフトオフによって形成する工程であることも明らかである。
　
　上記摘記事項の記載を総合すると、引用刊行物１には、以下の発明（以下「引用発明１」という。）が記載されていると認められる。 
　 
「集積回路形成プロセスが終了したＬＥＤ駆動用シリコンＩＣチップに溝を形成し、
　前記形成された溝に金属を蒸着し、ＬＥＤアレイチップ裏面に形成された電極と駆動用ＩＣとの間を導通可能とし、
　前記溝の中に接着剤を塗り、ＬＥＤアレイチップをＬＥＤ駆動用シリコンＩＣチップに嵌入して固定し、
　以上の工程を一枚のウエーハ内で行うことにより、一枚のウエーハ内に複数のＬＥＤアレイチップとＬＥＤ駆動用シリコンＩＣチップとのハイブリッド型モジュールを形成し、
　次に、上記ウエーハ表面に絶縁膜を塗布して平坦化し、
　上記絶縁膜上に接続用の窓を形成し、この時、ＬＥＤアレイチップ上に形成された発光素子部上の絶縁膜はすべて除去し、かつ、ＬＥＤ駆動用シリコンＩＣチップのボンディングパッド上にも接続用窓を形成し、
　上記接続用の窓が形成された後、ＬＥＤアレイチップの各発光素子部と対応するＬＥＤ駆動用シリコンＩＣチップのボンディングパッドとを接続する蒸着金属を、フォトリソグラフィー、金属蒸着、リフトオフによって形成することによって製造された光プリンタ用ＬＥＤアレイヘッドであって、
　前記ＬＥＤアレイチップは、その長手方向に配列された複数の発光素子部を備えた
　光プリンタ用ＬＥＤアレイヘッド。」 
　 
　イ　引用刊行物２及び引用発明２ 
　本願の出願日前に頒布された刊行物である特開２００１−１８００３７号公報（以下「引用刊行物２」という。）には、図とともに以下の事項が記載されている。 
　 
（ア）「【請求項１】 シリコン基板上にシフトレジスタ回路とトランジスタ回路を形成すると共に、このトランジスタ回路から出力される駆動信号に基づいて発光する化合物半導体から成る複数の発光素子とを配列して形成した発光素子アレイにおいて、前記発光素子を複数個毎に同じ共通電極に接続し、前記駆動信号を前記同じ共通電極に接続した複数の発光素子毎に入力して駆動することを特徴とする発光素子アレイ。」 
　 
（イ）「【０００１】 
【発明の属する技術分野】本発明は発光素子アレイとその製造方法に関し、特に光プリンタヘッドなどに用いられる発光素子アレイとその製造方法に関する。」 
　 
（ウ）「【００４２】図１は、本発明の発光素子アレイの一実施形態を示す断面図である。Ｓｉ基板３０上に、アレイ状に配置されている発光素子５１をスイッチングするためのトランジスタ回路５２、トランジスタ回路５２の「ＯＮ」「ＯＦＦ」を制御するためのシフトレジスタ回路５３、素子分離と配線形成を行うための絶縁層５４、発光素子５１のオーミックコンタクトと抵抗領域を形成するための抵抗層５０、回路構成のための配線部５５、光プリントヘッド上の配線とボンディング接続するための電極パッド５６がモノリシックに形成されており、発光素子アレイ５７が形成されている。」 
　 
（エ）「【００５０】発光素子５１の駆動信号は、発光素子アレイ５７にアレイ状に配置されている６４〜１２８個の発光素子５１に、駆動信号の共通電極６０をもって印加される。若しくは８〜６４個の発光素子５１からなる発光素子群毎に、個別の共通電極６０から印加される。
【００５１】共通電極６０には、共通電極６０に接続されている発光素子５１の数と光プリントヘッド上の位置に対応した駆動信号が前記シフトレジスタ回路の転送（シフト）クロック信号にシンクロして、ドライバ７よりシリアルに印加される。」 
　 
（オ）「【００５４】ここで、発光素子アレイ５７内で分割される発光素子群の数が多い程、共通電極６０に接続されてシリアルに駆動される発光素子５１の数が減ることから、印画されるライン当りに要する時間が短くなり、プリンタの印画速度が向上することは明らかである。 
【００５５】例として、１２８個の発光素子を持つ発光素子アレイが用いられている光プリントヘッドで、１ドット当りの印画に要する感光ドラムの露光時間が１０μｓｅｃである場合、発光素子群の分割が無く、１２８個の発光素子をシリアルに駆動すると、１ラインの印画に要する時間は１．２８ｍｓｅｃとなり、６００ｄｐｉの解像度の印画を行う場合、６ｐｐｍ（枚／分）の印画速度となる。 
【００５６】上記の条件で、発光素子アレイ内の発光素子群を２分割、４分割、８分割とすれば、夫々印画速度は１３ｐｐｍ、２６ｐｐｍ、５３ｐｐｍとなる。 
【００５７】このように、発光素子アレイへの入力端子を増やすことで高速印画が容易に実現できる。また、上記の８分割以上の分割駆動においても、発光素子アレイ一つ当りに接続される入力端子数を１６本以内で構成することは十分可能である。」 
　 
（カ）「【００６０】 
【発明の効果】以上のように、本発明の発光素子アレイでは、駆動回路の一部を発光素子アレイにモノリシックに形成することによって、発光素子の駆動信号が発光素子アレイに共通電極をもってシリアルに入力できることから、従来、発光素子アレイの各発光素子毎に必要であった駆動信号の入力端子数を大幅に低減できる。このことから、アレイ状に配置される発光素子間の狭ピッチ化が容易になると同時に、光プリントヘッド１本当りに要するドライバチップの個数が最低１個にまで低減できる。」 
　 
（キ）上記（エ）の記載事項を踏まえて、上記（ア）の「発光素子を複数個ごとに同じ共通電極に接続」するとの記載事項を見れば、発光素子アレイは「発光素子群毎」の「個別の共通電極」を備えており、発光素子を複数個毎に前記「個別の共通電極」に接続していると認められる。
　
　上記摘記事項の記載を総合すると、引用刊行物２には、以下の発明（以下「引用発明２」という。）が記載されている、と認められる。 
　 
「光プリンタヘッドに用いられる発光素子アレイであって、 
　シリコン基板上にシフトレジスタ回路とトランジスタ回路を形成すると共に、このトランジスタ回路から出力される駆動信号に基づいて発光する化合物半導体から成る複数の発光素子とを配列して形成した発光素子アレイにおいて、 
　発光素子群毎の個別の共通電極を備え、前記発光素子を複数個毎に前記個別の共通電極に接続し、前記駆動信号を前記個別の共通電極に接続した複数の発光素子群毎に入力して駆動する発光素子アレイ。」 
　
ウ　引用刊行物３及び引用発明３ 
　本願の出願日前に頒布された刊行物である特開平１１−１９１６４２号公報（以下「引用刊行物３」という。）には、図とともに以下の事項が記載されている。 
　 
（ア）「【請求項１】 化合物半導体の結晶からなる半導体積層部をチップ状として備えた半導体発光素子であって、 
上記半導体積層部からその結晶成長に用いられた基板の全部またはその一部が除去された状態で、その半導体積層部を接合搭載する薄片状のベース部材と、 
上記ベース部材の上記半導体積層部を接合搭載する表面に、異なる極性の電極端子部を有して形成された導電膜と、 
上記導電膜の電極端子部それぞれと上記半導体積層部とを導通接続する導電部材と、 
を備えたことを特徴とする、半導体発光素子。」 
　 
（イ）「【請求項５】 請求項１ないし請求項４のいずれかに記載の半導体発光素子を、所定の平面パターンをもって複数配列した構造を有することを特徴とする、半導体発光モジュール。」 
　 
（ウ）「【０００８】本願発明は、このような事情のもとで考え出されたものであって、半導体発光素子本来の機能を悪化させることなく、素子全体の薄型化を実現することができる半導体発光素子、この半導体発光素子を複数配列した構造の半導体発光モジュール、ならびに半導体発光素子および半導体発光モジュールの製造方法を提供することをその課題としている。」 
　
（エ）「【００２８】図３は、図１に示すＬＥＤチップ１の一部分を拡大して示した拡大断面図であって、この図も参照して説明すると、ＬＥＤチップ１は、金属層１１、半導体積層部１２、および電極部１３が順次積層して設けられた構造を有しており、上記半導体積層部１２によって発光作用が発揮されるものである。このＬＥＤチップ１は、上記半導体積層部１２を構成する化合物半導体を結晶成長させるのに用いられた後述の基板がその半導体積層部１２から除去された構造となっている。また、ＬＥＤチップ１は、たとえば０．３ｍｍ角に形成されている。さらに、上記金属層１１、半導体積層部１２、および電極部１３のトータルの厚みは、５〜１０μｍ程度の極薄寸法とされている。」 
　
（オ）「【００５２】このようにして、半導体発光素子Ａの中間生成品として完成される半導体発光モジュールは、上記複数の半導体発光素子Ａをマトリクス状の平面パターンをもって配列した構造を有するものであり、その厚みが半導体発光素子Ａの厚みと同様に薄型化されたものである。この半導体発光モジュールにおける各半導体発光素子Ａに対して外部から選択的に駆動電圧を印加することで、モジュール全体において幾何学的な表示発光がされることとなる。」 
　 
　上記摘記事項の記載を総合すると、引用刊行物３には、以下の発明（以下「引用発明３」という。）が記載されている、と認められる。 
　 
「化合物半導体の結晶からなる半導体積層部をチップ状として備えた半導体発光素子を複数配列した構造の半導体発光モジュールにおいて、 
　上記半導体積層部を接合搭載する薄片状のベース部材と、 
　上記ベース部材の上記半導体積層部を接合搭載する表面に、異なる極性の電極端子部を有して形成された導電膜と、 
　上記導電膜の電極端子部それぞれと上記半導体積層部とを導通接続する導電部材と、を備え、 
　上記半導体発光素子は、金属層、半導体積層部、および電極部が順次積層して設けられた構造を有しており、上記半導体積層部を構成する化合物半導体を結晶成長させるのに用いられた基板が除去された構造となっており、上記金属層、半導体積層部、および電極部のトータルの厚みは、５〜１０μｍ程度の極薄寸法とされている 
半導体発光モジュール。」 
　 
（２）対比 
　本願補正発明と引用発明１とを対比する。 
　 
　ア　引用発明１の「光プリンタ用ＬＥＤアレイヘッド」は、半導体基板である「ＬＥＤ駆動用シリコンＩＣチップ」に積層半導体層を含む「ＬＥＤアレイチップ」を備えたものといえるから、本願補正発明の「半導体装置」に相当する。 
　 
　イ　引用発明１の「集積回路形成プロセスが終了したＬＥＤ駆動用シリコンＩＣチップ」は、本願補正発明の「駆動回路を有する集積回路が形成された半導体基板」に相当する。 
　 
　ウ　引用発明１のＬＥＤ駆動用シリコンＩＣチップに形成された溝に蒸着された「金属」は、「ＬＥＤアレイチップ裏面に形成された電極と駆動用ＩＣとの間を導通可能」とするものであるから、本願補正発明の「半導体基板上に形成され、前記集積回路と接続された『導通層』」に相当する。 
　 
　エ　引用発明１の「ＬＥＤアレイチップ」は、前記溝に金属を蒸着した後、該溝の中に接着剤を塗り、嵌入して固定されたものであり、また、複数の発光素子部を備えたものであるから、引用発明１の「ＬＥＤアレイチップ」と本願補正発明の「ＬＥＤフィルム」とは、「前記導通層に貼り付けられ、ＬＥＤ素子が形成された」「ＬＥＤ半導体素子」である点で一致する。 
　 
　オ　引用発明１の「蒸着金属」は、ＬＥＤアレイチップ（ＬＥＤ半導体素子）の各発光素子部と対応するＬＥＤ駆動用シリコンＩＣチップのボンディングパッドとを接続し、フォトリソグラフィー、金属蒸着、リフトオフ工程を経て形成されるものであるから、引用発明１の「蒸着金属」と本願補正発明の「配線層」とは、「ＬＥＤ半導体素子」の「表面に沿って形成された配線層」である点で一致する。
　そして、引用発明１において、ＬＥＤ駆動用シリコンＩＣチップに形成された溝に蒸着された「金属」は、ＬＥＤアレイチップ裏面に形成された電極と駆動用ＩＣとの間を導通可能とするものである。
　したがって、引用発明１と本願補正発明とは、「導通層に貼り付けられたＬＥＤ半導体素子」が、「当該導通層に面する側に設けられた一方の電極を介して前記導通層に接続されるとともに」、「ＬＥＤ半導体素子の表面に沿って形成された配線層を介して前記集積回路に接続された」との事項を備える点で一致する。 
　 
　よって、本願補正発明と引用発明１とは、 
「駆動回路を有する集積回路が形成された半導体基板と、 
　前記半導体基板上に形成され、前記集積回路と接続された導通層と、 
　前記導通層に貼り付けられ、ＬＥＤ素子が形成されたＬＥＤ半導体素子とを備え、 
　前記導通層に貼り付けられたＬＥＤ半導体素子は、 
当該導通層に面する側に設けられた一方の電極を介して前記導通層に接続されるとともに、前記ＬＥＤ半導体素子の表面に沿って形成された配線層を介して前記集積回路に接続された 
　半導体装置。」 
である点で一致し、以下の点で相違する。 
　 
相違点 
［相違点１］ 
　本願補正発明においては、導通層は、ｍ個（ｍは２以上の整数）に各々が電気的に分離されて形成されて各々集積回路と接続されており、ＬＥＤ半導体素子（ＬＥＤフィルム）は、ｍ個の前記導通層の各々に、ｎ個（ｎは２以上の整数）ずつ貼り付けられ、その各々が所定の方向に配列されているのに対して、引用発明１においては、導通層はｍ個に分離されたものではなく、一の導通層に一のＬＥＤ半導体素子（ＬＥＤアレイチップ）が貼り付けられている点。 
　 
［相違点２］ 
　本願補正発明のＬＥＤ半導体素子は、「厚さが１０μｍ以下のＬＥＤフィルム」であり、成長基板表面にエピタキシャル成長させたＬＥＤエピタキシャル層を前記成長基板から剥離して形成されたものであるに対して、引用発明１のＬＥＤ半導体素子（ＬＥＤアレイチップ）は、そのようなものであるか否か不明である点。 
　
［相違点３］
　本願補正発明のＬＥＤ半導体素子（ＬＥＤフィルム）は、「一方の電極と反対側の面に設けられた他方の電極」が、配線層を介して集積回路に接続されているのに対して、引用発明１のＬＥＤ半導体素子（ＬＥＤアレイチップ）は、そのような「他方の電極」が設けられているか否か不明である点。
　 
（３）判断 
　上記相違点につき検討する。 
　 
［相違点１］について 
　引用刊行物２には、上記（１）イのとおりの引用発明２が記載され、発光素子アレイを化合物半導体から成る複数個の発光素子をアレイ状に配列して形成すること、及び、発光素子群毎の個別の共通電極を備え、前記発光素子を複数個毎に前記個別の共通電極に接続することが示されており、引用発明１と引用発明２とは、ＬＥＤアレイを用いた光プリントヘッドをその用途とし、駆動回路を有する集積回路が形成された半導体基板にＬＥＤアレイを配置するものである点で共通し、引用発明１のＬＥＤ駆動用シリコンＩＣチップの溝上に蒸着によって形成され、集積回路と接続された「金属」は、引用発明２の「共通電極」に相当するところ、複数個の発光素子をアレイ状に配列して形成したＬＥＤアレイとして、複数個の（物理的に分離した）ＬＥＤの各々を一の共通電極に貼り付けたものは本願の出願日時点で周知である（必要なら、実願昭６１−２５００７号（実開昭６２−１３８４６８号）のマイクロフィルム（実用新案登録請求の範囲、第１図等）、実願平１−７８０４４号（実開平３−１７６５６号）のマイクロフィルム（実用新案登録請求の範囲、第１図等）等参照。）ことを考慮すると、引用発明１に引用発明２を適用し、導通層を各々が電気的に分離された複数のものとなし、その際、各導通層に複数個の(物理的に分離した）ＬＥＤ半導体素子を貼り付けるものとなし、その結果、複数個のＬＥＤ半導体素子の各々が所定の方向に配列されるようになして、上記［相違点１］に係る本願補正発明の構成となすことは、当業者が容易になし得たことである。
　 
［相違点２］について 
　引用刊行物３には、上記（１）ウのとおりの引用発明３が記載され、ＬＥＤアレイとして、化合物半導体の結晶からなる半導体積層部をチップ状として備えた半導体発光素子を複数配列した構造の半導体発光モジュールにおいて、上記半導体積層部の結晶成長に用いられた基板を除去することによって、金属層、半導体積層部、および電極部のトータルの厚みとして５〜１０μｍ程度の極薄寸法とすること、すなわち、半導体積層部の厚みとしては１０μｍ以下とすることが示されているところ、小型化・薄型化といった課題は半導体装置において共通する課題であり、引用発明１におけるＬＥＤアレイチップにおいて、上記引用発明３を適用し、ＬＥＤ半導体素子（ＬＥＤアレイチップ）をＬＥＤフィルムとなして、上記［相違点２］に係る本願補正発明の構成となすことは、当業者が容易になし得たことである。 
　
［相違点３］について
　ＬＥＤアレイチップにおいて、その両面に電極、あるいは電極領域となる半導体層が設けられたものは例を挙げるまでもなく本願の出願日時点で周知であるから、引用発明１において、発光素子部の上に電極を設けて、上記［相違点３］に係る本願補正発明の構成となすことは、当業者が容易になし得たことである。 
　
　したがって、本願補正発明は、引用刊行物１〜３記載の発明及び上記各周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。 
　
（４）むすび 
　以上のとおり、本件補正は、平成１８年改正前法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するものであるから、同法第１５９条第１項の規定において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。 
　
　
第３　本願発明について
１．本願発明
　平成２０年７月１４日付けの手続補正は上記のとおり却下されたので、本願の請求項に係る発明は、平成２０年３月２８日付け手続補正後の特許請求の範囲の請求項１〜８に記載された事項によって特定されるものであるところ、請求項１及び３に係る発明は、それぞれ、次のとおりのものである。
　
（１）請求項１に係る発明
「基板と、
　前記基板上に形成され、各々が電気的に分離されたｍ個（ｍは２以上の整数）の導通層と、
　ｍ個の前記導通層の各々に対応させて、その表面に貼り付けられｐｎ接合を有する厚さが１０μｍ以下の薄膜状の積層半導体層とを備え、
　前記積層半導体層の各々は、前記導通層に面する半導体層が共通電極領域を形成するとともに、所定の方向に配列された複数の半導体素子を有する
　ことを特徴とする半導体装置。」
　
（２）請求項３に係る発明
「前記積層半導体層は、該積層半導体層の略全域にわたって形成された第１導電型半導体層と、該第１導電型半導体層の表面に島状に形成された複数の第２導電型半導体領域を有し、
　前記複数の第２導電型半導体領域の各々と前記第１導電型半導体層との接合により半導体素子が構成され、
　前記複数の第２導電型半導体領域の各々は、個別に前記集積回路と接続された
　ことを特徴とする請求項２に記載の半導体装置。」
　
２．原査定の拒絶の理由
（１）平成２０年１月２３日付け拒絶理由通知書
　平成２０年１月２３日付けで通知した拒絶の理由は、次に抜粋して示すとおりのものである。
　
「１．平成１９年１２月２７日付けでした手続補正は、下記の点で願書に最初に添付した明細書又は図面に記載した事項の範囲内においてしたものでないから、特許法第１７条の２第３項に規定する要件を満たしていない。
・・・
２．この出願は、特許請求の範囲及び発明の詳細な説明の記載が下記の点で、特許法第３６条第４項及び第６項に規定する要件を満たしていない。
　　　　　　　　　　　　　　　　　記
・請求項１に係る発明に記載の構成のみから規定されるものにいかなる技術的意味があるのか不明である。
　請求項１を引用する請求項に係る発明についても同様である。
・請求項１に係る発明では、半導体素子に電力を供給するすることが可能な構成が「導電層」しかなく、半導体素子が機能し得ない。よって、発明の内容が不明瞭である。
　請求項１を引用する請求項に係る発明についても同様である。
・請求項１には「薄膜状」との構成があるが、具体的にいかなる状態のものを包含しているのか不明である。例えば、基板を剥離していない半導体素子は、薄膜状に含まれるのか不明である。
・請求項１には「前記積層半導体層の各々は、前記導通層に面する半導体層が共通接続され、所定の方向に配列された複数の半導体素子を有する」との構成がある。しかしながら、積層半導体層が半導体素子を有するとは具体的にいかなる状態を包含しているのか想定できない。よって、請求項１に係る発明は不明瞭である。
　また、請求項１を引用する請求項に係る発明についても同様である。
・・・
・請求項１−１０に係る発明は構成が不明確であるために、技術的に無意味なものを明らかに包含している。つまりは、発明の詳細な説明を請求項１−１０に係る発明の範囲まで拡張することはできない。
・・・
　
３．この出願の下記の請求項に係る発明は、その出願前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　　　　　記　　　（引用文献等については引用文献等一覧参照）
○請求項１−１０／引用文献１−５
・・・
・請求項１−１０に係る発明について
　引用文献１，２には、独立に電位を制御することができる複数の導電層上に、複数のＬＥＤを有する素子を貼り付けた半導体装置が記載されている。
　引用文献３には、複数のＬＥＤのｎ型半導体層が共通接続された半導体素子が記載されている。
　引用文献４には、成長基板を除去した薄膜半導体層を導電層に貼り付ける技術が記載されている。
　引用文献５には、駆動回路とＬＥＤの接続構造について記載されている。
　引用文献１−５に記載の発明から、請求項１−１０に係る発明の構成とすることは、当業者が容易に想到することに過ぎない。」
　
（２）平成２０年５月７日付け拒絶査定
　平成２０年５月７日付け拒絶査定は、本願は上記（１）の拒絶理由通知書に記載した理由によって拒絶をすべきものであるというものであって、その備考欄には、次に抜粋して示すとおり記載されている。
　
「＜理由１＞
・・・
・請求項３には「前記積層半導体層は、該積層半導体層の略全域にわたって形成された第１導電型半導体層と、該第１導電型半導体層の表面に島状に形成された複数の第２導電型半導体領域を有し、前記複数の第２導電型半導体領域の各々と前記第１導電型半導体層との接合により半導体素子が構成され」との構成がある。しかしながら、該構成は、明細書に記載はなく、図面から上記構成を作成抽出する技術思想の記載もなく、また、自明の事項でもない。
・・・
＜理由２＞
・請求項１に係る発明に記載の構成のみから規定されるものにいかなる技術的意味があるのか不明である。
　請求項１を引用する請求項に係る発明についても同様である。
　出願人は、請求項１−８に係る発明について、技術的意味・作用・効果について、意見書において、何ら主張をしていない。また、請求項１−８に記載の構成のみ備えることにいかなる技術的意味があるのか、発明の詳細な説明にも記載がない。
　したがって、請求項１−８に係る発明は、構成の羅列であって何ら技術思想を反映したものではないから、その技術的意味が不明ある。結果として、請求項１−８に係る発明は不明確である。また、同じ理由により、請求項１−８に係る発明は、発明の詳細な説明に記載されたものでもない。
・請求項１に係る発明では、半導体素子に電力を供給するすることが可能な構成が「導電層」しかなく、半導体素子が機能し得ない。よって、発明の内容が不明瞭である。
　請求項１を引用する請求項に係る発明についても同様である。
・請求項１には、「ｍ個の前記導通層の各々に対応させて、その表面に貼り付けられｐｎ接合を有する厚さが１０μｍ以下の薄膜状の積層半導体層とを備え、
　前記積層半導体層の各々は、前記導通層に面する半導体層が共通電極領域を形成するとともに、所定の方向に配列された複数の半導体素子」との構成がある。しかしながら、積層半導体層が具体的にいかなるものを包含しているのか不明であり、想定できない。
　よって、請求項１−８に係る発明は不明確である。
・請求項５に記載の構成は、意味不明である。
・請求項１−８に係る発明は構成が不明確であるために、技術的に無意味なものを明らかに包含している。つまりは、発明の詳細な説明を請求項１−８に係る発明の範囲まで拡張することはできない。
　出願人は、請求項１−８に係る発明の技術的意味について何ら主張をしていない。
・・・
＜理由３＞
○請求項１−８に係る発明について
　請求項１−８に係る発明は、上記に指摘のとおり、技術的意味を持たない構成の羅列に過ぎないから、当業者が適宜なしる単なる記載に過ぎない。」
　
３．当審の判断
（１）新規事項追加について
　ア　平成２０年３月２８日付け手続補正によって、本願の請求項３は、
「前記積層半導体層は、該積層半導体層の略全域にわたって形成された第１導電型半導体層と、該第１導電型半導体層の表面に
島状に形成された複数の第２導電型半導体領域
　
　イ　上記補正事項について検討する。
　上記下線部の記載事項に関し、本願の願書に最初に添付した明細書及び図面には、以下のような記載がある。
　
（ア）「【請求項４】
前記半導体薄膜の前記半導体素子が、第１導電型半導体領域と、前記第１導電型半導体領域と異なる導電型である第２導電型半導体領域とを有し、
前記第１導電型半導体領域が、前記導通層に接している
ことを特徴とする請求項１から３までのいずれかに記載の半導体装置。」
　
（イ）「【００１０】
【発明の実施の形態】
＜第１の実施形態＞
図１は、本発明の第１の実施形態に係る半導体装置であるＬＥＤ／駆動ＩＣ複合チップの一部を概略的に示す斜視図である。また、図２は、第１の実施形態に係るＬＥＤ／駆動ＩＣ複合チップの一部を概略的に示す平面図であり、図３は、図２をＳ３−Ｓ３線で切る面を概略的に示す断面図である。」
　
（ウ）「【００２０】
次に、第１の実施形態の断面構造を説明する。図３に示されるように、ＬＥＤ／駆動ＩＣ複合チップ１００は、Ｓｉ基板１０１と、メタル層１０３と、ＬＥＤエピフィルム１０４と、個別配線層１０６とを順に積層させた構造を持つ。図３に示されるように、ＬＥＤエピフィルム１０４は、ｎ型ＧａＡｓ層１１１と、ｎ型ＡｌｘＧａ１−ｘＡｓ層１１２（０≦ｘ≦１）と、ｎ型ＡｌｙＧａ１−ｙＡｓ層１１３（０≦ｙ≦１）と、ｎ型ＡｌｚＧａ１−ｚＡｓ層１１４（０≦ｚ≦１）と、ｎ型ＧａＡｓ層１１５とを順に積層させた構造を持つ。また、ｎ型ＡｌｙＧａ１−ｙＡｓ層１１３及びｎ型ＡｌｚＧａ１−ｚＡｓ層１１４にはＺｎ拡散領域１１６が形成されており、ｎ型ＡｌｚＧａ１−ｚＡｓ層１１４上には絶縁膜１１７が形成されている。」
　
（エ）「【００３２】
＜第２の実施形態＞
図１０は、本発明の第２の実施形態に係る半導体装置であるＬＥＤ／駆動ＩＣ複合チップの一部を概略的に示す斜視図であり、図１１は、ＬＥＤ／駆動ＩＣ複合チップの一部を概略的に示す平面図である。また、図１２は、図１１をＳ１２−Ｓ１２線で切る面を概略的に示す断面図である。」
　
（オ）「【００３４】
図１２に示されるように、ＬＥＤエピフィルム２０４は、ｐ型ＧａＡｓ層２１１上に、ｐ型ＡｌｘＧａ１−ｘＡｓ層２１２、ｐ型ＡｌｙＧａ１−ｙＡｓ層２１３、ｎ型ＡｌｚＧａ１−ｚＡｓ層２１４、及びｎ型ＧａＡｓ層２１５を順に形成した構造を持つ。ｎ型ＧａＡｓ層２１５上には層間絶縁膜１１７が成膜され、その開口部から集積回路１０３の個別電極領域１０７までの領域に個別配線層１０６が形成されている。上記各層のＡｌ組成は、ｘ＞ｙ且つｚ＞ｙ（例えば、ｘ＝ｚ＝０．４、ｙ＝０．１）とすることができる。ただし、ＬＥＤエピフィルム２０４の構造及び組成は上記したものに限定されない。例えば、シングルへテロ型でも、ホモ型でもよく、ダブルへテロ型においても、クラッド層の間にノンドープの活性層を設ける或いは、量子井戸層を挿入する等の種々の構造が可能である。また、上面をｐ型とし、下面をｎ型にする等の変形も可能である。」
　
（カ）「【００４０】
＜第３の実施形態＞
図１３は、本発明の第３の実施形態に係るＬＥＤ／駆動ＩＣ複合チップの一部を概略的に示す斜視図であり、図１４は、第３の実施形態に係るＬＥＤ／駆動ＩＣ複合チップの一部を概略的に示す平面図である。また、図１５及び図１６は、第３の実施形態に係るＬＥＤ／駆動ＩＣ複合チップの製造プロセスを概略的に示す斜視図である。
【００４１】
・・・次に、エッチングマスク（図示せず）を用いて、図１６に示されるように、ＬＥＤエピフィルム３１４及びその下のメタル層３１３を部分的に除去し、分離されたメタル層３０３と分離されたＬＥＤエピフィルム１０４を形成する。このようなプロセスにより、図１３及び図１４に示されるように、分離されたメタル層３０３の端部３０３ａと分離されたＬＥＤエピフィルム１０４の端部とを整列させることができる。」
　
（キ）「【００４５】
＜可能な変形例＞
なお、上記実施形態においては、Ｓｉ基板上にメタル層１０３を形成した場合を説明したが、メタル層１０３に代えてポリシリコンや、ＩＴＯ、ＺｎＯ等の導電性酸化物等の金属以外の導電性薄膜層を用いてもよい。
【００４６】
また、上記第実施形態においては、半導体薄膜に備えられた半導体素子が、ＬＥＤ１０５である場合を説明したが、半導体素子は、レーザー等の他の発光素子、受光素子、ホール素子、及びピエゾ素子等のような他の素子であってもよい。
【００４７】
また、上記実施形態においては、ＬＥＤエピフィルム１０４がエピタキシャル層から構成された場合を説明したが、ＬＥＤエピフィルムに代えてエピタキシャル層ではない半導体薄膜を採用してもよい。」
　
　ウ　上記イ及び図面によれば、本願の出願当初の明細書及び図面には、上記補正事項の「第１導電型半導体層の表面に
島状に形成された複数の第２導電型半導体領域
　すなわち、上記イの（ウ）に示すとおり、当初明細書の段落００２０及び図３にその断面構造が説明されている第１の実施形態には、「ｎ型ＡｌｙＧａ１−ｙＡｓ層１１３（０≦ｙ≦１）と、ｎ型ＡｌｚＧａ１−ｚＡｓ層１１４（０≦ｚ≦１）」（「第１導電型半導体層」）の複数の半導体層内に、Ｚｎ拡散領域（「第２導電型半導体領域」）が形成された積層半導体層の構造が示されてはいるが、上記Ｚｎ拡散領域は、「第１導電型半導体層の表面に」形成されたものではなく、また、図３の断面図に示されるような拡散領域の形状を、「島状」と呼ぶことも、当該技術分野において一般的ではない。
　また、上記イの（オ）に示すとおり、当初明細書の段落００３４及び図１２にその断面構造が説明されている第２の実施形態には、「ｐ型ＡｌｙＧａ１−ｙＡｓ層２１３」（「第１導電型半導体層」）の表面上に、「ｎ型ＡｌｚＧａ１−ｚＡｓ層２１４」（「第２導電型半導体領域」）を成膜したものが記載されているが、図１２の断面図から見て取れるように、第２の実施の形態の積層半導体層は、第１導電型半導体層の表面の
全面に
１つの
島状に形成された複数の第２導電型半導体領域
　また、上記イの（カ）に示される第３の実施形態には、ＬＥＤエピフィルムの積層半導体層の構造については記載されておらず、段落００４５−００４７に示される＜可能な変形例＞においても、「島状に形成された複数の第２導電型半導体領域」を有する積層半導体層の構造を示唆する記載はない。
　そして、出願当初の明細書及び図面の他の箇所には、積層半導体層の各導電型の半導体層(領域)の構造を説明する記載はない。
　したがって、上記補正事項は、出願当初の明細書及び図面に記載された事項の範囲内のものではなく、平成２０年３月２８日付けでした手続補正は、特許法第１７条の２第３項に規定する要件を満たしていない。
　
（２）記載要件について
　ア　本願発明が解決しようとする課題の一つは、［発明が解決しようとする課題］欄（段落０００５−０００８）に記載されたように、「図１８及び図１９に示されたＬＥＤプリントヘッド９００では、ＬＥＤアレイチップ９０２と駆動ＩＣチップ９０４とをボンディングワイヤ９０６によって接続していたので、ＬＥＤアレイチップ９０２と駆動ＩＣチップ９０４のそれぞれにワイヤボンド用の大きな（例えば、１００μｍ×１００μｍ）電極パッド９０３及び９０５を設ける必要があった。このため、ＬＥＤアレイチップ９０２及び駆動ＩＣチップ９０４の面積を小さくすることが困難であり、その結果、材料コストを削減することが困難であった。」（段落０００５）との従来技術の課題を解決し、小型化及び材料コストの低減を図ることができる半導体装置を提供することにあると認められる。
　ここで、本願の発明の詳細な説明の記載によると、上記課題に対応した「以上説明したように、第１の実施形態に係るＬＥＤ／駆動ＩＣ複合チップ１００によれば、ＬＥＤエピフィルム１０４にワイヤボンディング用の電極パッドを備える必要がないので、装置の小型化及び材料コストの低減を図ることができる。」（段落００２７）、「以上に説明したように、本発明によれば、半導体薄膜にワイヤボンディング用の電極パッドを備える必要がないので、半導体装置の小型化及び材料コストの低減を図ることができるという効果がある。」（段落００４８）との効果を得るためには、ワイヤボンディング用の電極パッドの代わりに、「薄膜のメタル配線であ」り、「フォトリソグラフィ技術を用いて一括形成することが望ましい」ものである「個別配線層」を有し、これによって「ＬＥＤエピフィルム１０４の複数のＬＥＤ１０５の発光領域上面と、Ｓｉ基板１０１の複数の個別電極領域１０７とのそれぞれを電気的に接続する」ことが必須の構成であるといえる（段落００１８−００２０、図１、２等参照。）から、本願明細書の発明の詳細な説明には、上記課題を解決するためには、少なくとも、ワイヤボンディングの代わりに、薄膜の個別配線層によってＬＥＤと駆動ＩＣとを電気的に接続することを必須の構成として備える必要があることが記載されていると認められる。
　しかしながら、本願の請求項１には、上記課題を解決するために必須の構成として発明の詳細な説明に記載されている事項である「薄膜の個別配線層」に関する記載はない。
　また、上記の課題は、ＬＥＤアレイチップの各発光部と駆動ＩＣチップとを（電気的に）接続することを前提としたときに生ずる課題であると認められるところ、本願の請求項１に係る発明は、「半導体素子」について、「ｐｎ接合を有する・・・積層半導体層」を備えること、「導通層に面する半導体層が共通電極領域を形成する」こと、及びその厚さ以外、どのような素子であるのか何ら特定されておらず、また、駆動ＩＣと接続する構成も有していないため、上記課題の前提条件となる事項を、発明特定事項として備えていない。
　
　イ　本願発明が解決しようとする課題の一つは、［発明が解決しようとする課題］欄（段落０００５−０００８）に記載されたように、「また、ＬＥＤアレイチップ９０２において発光部９０７として機能する領域は、表面から５μｍ程度の深さの領域である。しかし、図１８及び図１９に示されたＬＥＤプリントヘッド９００では、安定したワイヤボンドの歩留まりを確保するために、ＬＥＤアレイチップ９０２の厚さは駆動ＩＣチップ９０４の厚さ（例えば、２５０μｍ〜３００μｍ）と同程度にする必要があった。このため、ＬＥＤプリントヘッド９００においては、ＬＥＤアレイチップ９０２の材料コストを削減することが困難であった。」（段落０００６）との従来技術の課題を解決し、小型化及び材料コストの低減を図ることができる半導体装置を提供することにあると認められる。
　ここで、本願の発明の詳細な説明の記載によれば、「また、第１の実施形態に係るＬＥＤ／駆動ＩＣ複合チップ１００によれば、Ｓｉ基板１０１上に貼り付けられたＬＥＤエピフィルム１０４とＳｉ基板１０１に形成された集積回路１０２とをフォトリソグラフィ技術により形成された薄膜の個別配線層１０６により電気的に接続しているので、ＬＥＤエピフィルム１０４の厚さをワイヤボンドに対する強度を考慮して厚くする必要がない。このように、ＬＥＤエピフィルム１０４の厚さを薄くできるので、材料コストの低減を図ることができる。」（段落００２８）等の記載から、上記課題を解決するためには、ワイヤボンディングの代わりに、「（フォトリソグラフィ技術により形成された）薄膜の個別配線層」により、ＬＥＤエピフィルムと集積回路とを電気的に接続することが必須の構成であるといえるから、本願明細書の発明の詳細な説明には、上記課題を解決するためには、少なくとも、ワイヤボンディングの代わりに、薄膜の個別配線層によってＬＥＤと駆動ＩＣとを電気的に接続することを必須の構成として備える必要があることが記載されていると認められる。
　しかしながら、本願の請求項１には、上記課題を解決するために必須の構成として発明の詳細な説明に記載されている事項である「薄膜の個別配線層」に関する記載はない。
　また、上記課題は、「ＬＥＤアレイチップ９０２において発光部９０７として機能する領域は、表面から５μｍ程度の深さの領域である」こと、及び「ＬＥＤアレイチップ９０２の厚さは駆動ＩＣチップ９０４の厚さ（例えば、２５０μｍ〜３００μｍ）と同程度にする必要があった」ことをその前提条件とするものであると認められるところ、本願の請求項１に係る発明は、「半導体素子」あるいは「半導体装置」がどのような素子であるのか何ら特定されておらず、「駆動ＩＣチップ」に相当する特定事項も備えていないから、上記課題の前提条件となる事項を、発明特定事項として備えていない。
　
　ウ　本願発明が解決しようとする課題の一つは、［発明が解決しようとする課題］欄（段落０００５−０００８）に記載されたように、「さらにまた、特許文献１には、薄膜構造の発光素子が開示されているが、発光素子にはハンダボール用の電極パッドが備えられており、この電極パッドにハンダボールを介して個別電極が接続されている。このように、特許文献１の薄膜構造の発光素子は電極パッドを備えているので、その面積を縮小することが困難であった。」（段落０００７）との従来技術の課題を解決し、小型化及び材料コストの低減を図ることができる半導体装置を提供することにあると認められる。
　ここで、本願明細書の発明の詳細な説明の記載からは、本課題を解決するためには、上記アに示した課題と同様に、少なくとも、ハンダボール用の電極パッドを備える代わりに、薄膜の個別配線層によってＬＥＤと駆動ＩＣとを電気的に接続することを必須の構成として備える必要があると認められる。
　しかしながら、本願の請求項１には、上記課題を解決するために必須の構成として発明の詳細な説明に記載されている事項である「薄膜の個別配線層」に関する記載はない。
　また、上記の課題は、発光素子と電子回路とを（電気的に）接続することを前提としたときに生ずる課題であると認められるところ、本願の請求項１に係る発明は、「半導体素子」について、「ｐｎ接合を有する・・・積層半導体層」を備えること、「導通層に面する半導体層が共通電極領域を形成する」こと、及びその厚さ以外、どのような素子であるのか何ら特定されておらず、また、電子回路と接続する構成も有していないため、上記課題の前提条件となる事項を、発明特定事項として備えていない。
　
　エ　上記アないしウに示したとおり、本願の請求項１に係る発明は、［発明が解決しようとする課題］欄に記載された何れの課題に関しても、発明の詳細な説明に記載された、発明の課題を解決するための手段が反映されたものではないから、本願の請求項１に係る発明は、発明の詳細な説明に記載したものと実質的に対応しないものである。
　よって、本願の請求項１に係る発明は、発明の詳細な説明に記載したものということはできず、特許法第３６条第６項第１号に規定する要件を満たしていない。
　
（３）進歩性について
　ア　本願発明
　本願の請求項１に係る発明（以下「本願発明」という。）は、上記１．（１）に示したとおりのものである。
　
　イ　刊行物記載の発明
　原査定の拒絶の理由に引用された、本願の出願日前に頒布された刊行物である実願昭５９−１６８５２号（実開昭６０−１３００５０号）のマイクロフィルム（以下「引用刊行物４」という。）には、図とともに以下の事項が記載されている。 
　 
（ア）「（技術分野）
  本考案は光プリンタ用の発光素子アレイを用いた光プリントヘッドに関するものである。
　（従来技術）
  従来のこの種の光プリントヘツドを第１図に示す。第１図(a)は従来の光プリントヘッドの平面図、第１図(b)は従来の光プリントヘッドの一部を切欠いた斜視図である。ここで１は長尺の印刷基板、２は発光素子として発光ダイオード（以下LEDという）を用いたLEDアレイＩＣ、３は導体部、４は膜抵抗素子、５はLEDカソード用共通電極、６は導電ペースト材、７はボンディングワイヤ、８はデータバスライン、９はクロスオーバテープ状の複式化接続ケーブルを示す。
  このような光プリントヘツドの製造工程はまず、印刷基板１上に導体部３、膜抵抗素子４、共通電極５、データバスライン８を形成し、次にこの共通電極５上にLEDアレイＩＣ２を整列しながら導電ペースト材６でダイスボンドを行ない、次いでワイヤボンドを行ない各LEDアレイＩＣ２の干鳥状に配線されたアノード端子と印刷基板１上の導体３を接続する。次にLEDアレイＩＣ2の検査を行ない、LED全ドットが正常に動作することを確認する。次にLEDアレイICの各ドットの発光パワーを均一に調整するため膜抵抗素子４を抵抗トリミングする。次に導体部３は複式化接続ケーブル基板９によりクロスオーバ状にデータ出力バスライン８に接続され、このデータバスライン８により全てのLEDドットにデータ信号を供給する。このようにして、光プリントヘツドが構成されていた。この第１図に示した光プリントヘッドは時分割駆動によりLEDアレイＩＣをチップ単位で順次点灯させるとした場合、各LEDアレイ２の共通電極５はLEDアレイＩＣ２をダイスボンドした後でも電気的に独立しなければならない。」（第３頁第４行〜第４頁第１８行）
　
（イ）上記（ア）の記載を踏まえて第１図（ａ）及び（ｂ）を見れば、印刷基板１上には、電気的に独立した複数の「共通電極５」が形成されており、該複数の「共通電極５」の各々の上に、複数の「LEDアレイＩＣ２」が、一つずつ整列してダイスボンドされていることが見てとれる。
　
　上記摘記事項の記載を総合すると、引用刊行物４には、以下の発明（以下「引用発明４」という。）が記載されている、と認められる。 
　 
「印刷基板と、
　前記印刷基板上に形成され、各々が電気的に独立した複数の共通電極と、
　複数の前記共通電極の各々の上に、一つずつ整列してダイスボンドされた複数のLEDアレイＩＣとを備えた、
　光プリントヘッド。」
　
　イ　対比
　本願発明と引用発明４とを対比する。
　
（ア）引用発明４の「光プリントヘッド」は、「LEDアレイＩＣ」、すなわち、半導体素子を有する装置であるから、本願発明の「半導体装置」に相当する。
　
（イ）引用発明４の「印刷基板」は、本願発明の「基板」に相当する。
　
（ウ）引用発明４の「共通電極」は、半導体素子であるLEDアレイＩＣの駆動のための電極であるから、本願発明の「導通層」に相当する。
　
（エ）引用発明４の「LEDアレイＩＣ」は、その構成要素としてＬＥＤ（発光ダイオード）を有するものであるから、本願発明の「ｐｎ接合を有する」「積層半導体層」を備えるものであることは明らかである。
　また、引用発明４の「ダイスボンド」は、本願発明の「貼り付け」に相当する。
　したがって、引用発明４は、本願発明の「ｍ個の前記導通層の各々に対応させて、その表面に貼り付けられ（た）積層半導体層とを備え」との特定事項を備える。
　また、引用発明４の「LEDアレイＩＣ」は、半導体素子である「LED」の「アレイ」を備えるものであるから、引用発明は、「前記積層半導体の各々は、」「所定の方向に配列された複数の半導体素子を有する」との特定事項を備えている。
　
　よって、本願発明と引用発明４とは、 
「基板と、
　前記基板上に形成され、各々が電気的に分離されたｍ個（ｍは２以上の整数）の導通層と、
　ｍ個の前記導通層の各々に対応させて、その表面に貼り付けられたｐｎ接合を有する積層半導体層とを備え、
　前記積層半導体層の各々は、所定の方向に配列された複数の半導体素子を有する
　半導体装置。」
である点で一致し、以下の点で相違する。 
　 
相違点 
［相違点４］ 
　本願発明の「積層半導体層」は、「厚さが１０μｍ以下の薄膜状」のものとされているのに対して、引用発明４の「LEDアレイＩＣ」に備えられた「積層半導体層」の厚さは不明である点。
　
［相違点５］
　本願発明において、積層半導体層の各々は、「導通層に面する半導体層が共通電極領域を形成する」とされているのに対して、引用発明の「LEDアレイＩＣ」の積層半導体層は、そのようなものであるか否か不明である点。
　
　ウ　判断
　上記各相違点について検討する。
　
［相違点４］について 
　他の素子との接続、材料コスト等を勘案して、ＬＥＤ素子の厚さを所定以下とし薄膜状のものとすることは、当業者が適宜なし得る設計的事項と認められるところ、成長基板の除去等の手段によって、ＬＥＤ素子の厚さを１０μｍ程度以下のものとしたものも本願の出願時点で周知である（必要であれば、特開平１１−１９１６４２号公報の段落００２８等、米国特許第６１１１２７２号明細書の第７欄６０行〜第８欄６３行及び図１等、特開２００２−１７５９８５号公報の請求項３及び１０等参照。）から、引用発明のLEDアレイＩＣを、厚さが１０μｍ以下の薄膜状のものとし、本願発明の上記［相違点４］に係る特定事項とすることは、当業者が容易になし得たことである。
　
［相違点５］について
　ＬＥＤ素子を貼り付ける共通電極あるいは基板上の電極に、該電極に面したＬＥＤの半導体層を直接接触させる構成、すなわち、電極に面する半導体層が共通電極領域を形成する構成は、本願の出願時点で周知のものである（必要であれば、原査定の拒絶理由で引用した特開２００２−１４１４９２号公報の段落００２２及び図１等、上記米国特許第６１１１２７２号明細書の第７欄６０行〜第８欄６３行及び図１等参照。）から、引用発明のLEDアレイＩＣを共通電極に貼り付ける構成として上記周知のものを採用し、本願発明の上記［相違点５］に係る特定事項とすることは、当業者が容易になし得たことである。
　
　したがって、本願発明は、引用刊行物４に記載の発明及び上記各周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許を受けることができない。 
　
４．むすび
　以上のとおり、本願について平成２０年３月２８日付けでした手続補正は、特許法第１７条の２第３項に規定する要件を満たしていない。
　また、本願は、特許法第３６条第６項第１号に規定する要件を満たしていない。
　更に、本願発明は、引用刊行物４に記載された発明及び周知技術に基づいて当業者が容易に発明できたものであるから、特許法第２９条第２項の規定により、特許を受けることができない。
　
　よって、結論のとおり審決する。