【事件の表示】
　特願２０００−１８３１５「半導体集積回路および半導体集積回路の内部電源電圧発生方法」拒絶査定不服審判事件〔平成１３年８月３日出願公開，特開２００１−２１００７６〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
第１　手続の経緯
　本願は，平成１２年１月２７日の出願であって，平成１８年７月７日付けで手続補正がなされ，同年１２月２８日付けで拒絶査定がなされ，これに対し，平成１９年２月１５日に拒絶査定不服審判が請求されるとともに，同年３月１９日付けで手続補正がなされ，その後当審において，平成２１年１月１４日付けで審尋がなされ，同年３月２３日に回答書が提出されたものである。        　
　
第２　平成１９年３月１９日付けの手続補正について
［補正の却下の決定の結論］
　平成１９年３月１９日付けの手続補正（以下「本件補正」という。）を却下する。
　
［理由］
　本件補正は，本件補正前の特許請求の範囲の請求項１〜８を補正後の請求項１〜９とするものであって，
「請求項７記載の半導体集積回路において，
　前記差動増幅器は，前記パワーオンリセット信号の活性化時に，増幅動作を停止することを」
を，新たな本件補正後の請求項９とする補正を含むものである。
　この補正は，新たな請求項９を加えるものであるから，平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当しない。また，この補正が同法第１７条の２第４項のその余のいずれの号に掲げる事項を目的とするものにも該当しないことは明らかである。したがって，本件補正は，平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項の規定に違反するので，同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明について
１　本願発明
　平成１９年３月１９日付けの手続補正は，上記のとおり却下されたので，本願の請求項１〜８に係る発明は，平成１８年７月７日付けの手続補正により補正された明細書及び図面の記載からみて，その特許請求の範囲の請求項１〜８に記載された事項により特定されるとおりのものであり，その内の請求項１に係る発明（以下「本願発明」という。）は，次のとおりのものである。
「【請求項１】　基準電圧の制御を受け，外部から供給される外部電源電圧を使用して内部回路に供給する内部電源電圧を発生する電圧発生回路と，
　前記内部電源電圧が所定値を超えるときに，前記内部回路のいずれかをリセットするための第１リセット信号を非活性化する第１リセット信号発生回路と，
　前記外部電源電圧が前記所定値を超えるときに，前記内部回路のいずれかをリセットするための第２リセット信号を非活性化する第２リセット信号発生回路と，
　前記第１リセット信号および前記第２リセット信号がともに非活性化されるとき，パワーオンリセット信号を非活性化する論理回路とを備え，
　前記電圧発生回路は，前記パワーオンリセット信号の活性化時に，前記外部電源電圧を前記内部電源電圧として供給することを特徴とする半導体集積回路。」
　
２　引用例に記載された発明
（１）原査定の拒絶の理由に引用された特開平５−２２１００号公報（平成５年１月２９日出願公開，以下「引用例１」という。）には，次の記載がある。
ア　「【０００１】
【産業上の利用分野】本発明はパワーオン回路に関し，特に
内部電源降圧方式を用いた半導体装置
内部回路を初期化するためのパワーオン信号
イ　図６を参照して，「【０００３】
従来のパワーオン回路は
外部から供給される電源電圧Ｖｃｃを分圧して出力する分圧回路１１
所定のしきい値電圧をもち分圧回路１１の出力電圧がこのしきい値電圧より高いか低いかにより異なるレベルの検出信号を出力する
しきい値回路１２
このしきい値回路１２からの検出信号の波形成形等を行って検出信号ＰＯＮｘを出力する
電源電圧検出回路１を有する
【０００４】
このパワーオン回路においては，外部からの電源電圧Ｖｃｃがしきい値回路１２のしきい値電圧で定まる特定の電圧より低いときは検出信号ＰＯＮｘは高レベル，高くなると低レベルになる
ウ　図６を参照して，「【０００５】
【発明が解決しようとする課題】この従来のパワーオン回路においては，分圧回路１１でＰ型のトランジスタＱ１１，Ｑ１２及びＮ型のトランジスタＱ１３の抵抗を利用して電源電圧Ｖｃｃを分圧し，しきい値回路１２ではＰ型のトランジスタＱ１４及びＮ型のトランジスタＱ１５，Ｑ１６で定まるしきい値電圧により分圧回路１１の出力電圧の高い低いを検出しているので，Ｐ型のトランジスタ，Ｎ型のトランジスタのもつしき値値電圧や抵抗値が製造プロセス等で変動した場合，検出信号ＰＯＮｘ，すなわちパワーオン信号が高レベルから低レベルとなる電源電圧Ｖｃｃのレベルが変動してしまい，パワーオン信号による初期化のタイミングが速すぎると初期化後に初期状態が変化するなどの問題点があり特に半導体メモリにおいては，
外部からの電源電圧Ｖｃｃを降圧して内部電源電圧を発生して内部回路へ供給
エ　図１及び図６を参照して，「【００１２】電源電圧検出回路１は，図６に示された従来例と同様の機能，構成を有している。
【００１３】
比較回路２は
外部から供給された電源電圧Ｖｃｃを降圧して得た内部電源電圧Ｖｉｎｔ
内部電源電圧Ｖｉｎｔと基準電圧Ｖｒｅｆと比較し，内部電源電圧Ｖｉｎｔが基準電圧Ｖｒｅｆより低いときは高レベル，高いときは低レベルとなる比較結果信号ＣＲを出力
【００１４】
論理回路３は
比較結果信号が高レベルのときは高レベルに固定され低レベルのときは電源電圧検出回路１からの検出信号ＰＯＮｘのレベルと対応したレベルとなるパワーオン信号ＰＯＮを出力
（２）上記（１）アによれば，引用例１に記載された発明は，内部電源降圧方式を用いた半導体装置であるから，「半導体集積回路」に関するものであることは，明らかである。
（３）上記（１）ウ及びエによれば，引用例１には，外部からの電源電圧Ｖｃｃを降圧して内部電源電圧を発生して内部回路へ供給すること，及び，内部電源電圧Ｖｉｎｔは，外部から供給された電源電圧Ｖｃｃを降圧して得ることが記載されているから，同引用例１には，外部から供給された電源電圧Ｖｃｃを降圧して内部電源電圧Ｖｉｎｔを発生し，内部回路へ供給することが開示されている。そうすると，引用例１に記載された発明が，外部から供給された電源電圧Ｖｃｃを降圧して内部電源電圧Ｖｉｎｔを発生し，内部回路へ供給するための内部電源電圧発生回路に相当する構成を具備していることは明らかである。
（４）上記（１）エによれば，引用例１には，比較回路２が，内部電源電圧Ｖｉｎｔと基準電圧Ｖｒｅｆとを比較し，内部電源電圧Ｖｉｎｔが基準電圧Ｖｒｅｆより低いときは高レベル，高いときは低レベルとなる比較結果信号ＣＲを出力することが記載されているから，同引用例１には，内部電源電圧Ｖｉｎｔと基準電圧Ｖｒｅｆとを比較し，内部電源電圧Ｖｉｎｔが基準電圧Ｖｒｅｆより低いときは高レベル，高いときは低レベルとなる比較結果信号ＣＲを出力する比較回路２が開示されている。
（５）上記（１）イによれば，引用例１には，パワーオン回路は，しきい値回路１２からの検出信号の波形成形等を行って検出信号ＰＯＮｘを出力する電源電圧検出回路１を有すること，及び，パワーオン回路においては，外部からの電源電圧Ｖｃｃがしきい値回路１２のしきい値電圧で定まる特定の電圧より低いときは検出信号ＰＯＮｘは高レベル，高くなると低レベルになることが記載されているから，同引用例１には，外部からの電源電圧Ｖｃｃがしきい値回路１２のしきい値電圧で定まる特定の電圧より低いときは高レベル，高くなると低レベルになる検出信号ＰＯＮｘを出力する電源電圧検出回路１が開示されている。
（６）上記（１）エによれば，引用例１には，論理回路３は，比較結果信号ＣＲが高レベルのときは高レベルに固定され，低レベルのときは電源電圧検出回路１からの検出信号ＰＯＮｘのレベルに対応したレベルとなるパワーオン信号ＰＯＮを出力することが記載されているから，同引用例１には，
比較結果信号ＣＲが高レベルのときは高レベルに固定
低レベルのときは電源電圧検出回路１からの検出信号ＰＯＮｘのレベルに対応したレベルとなるパワーオン信号ＰＯＮを出力する論理回路３
（７）よって，引用例１には，以下の発明（以下「引用発明１」という。）が記載されている。
「外部から供給された電源電圧Ｖｃｃを降圧して内部電源電圧Ｖｉｎｔを発生し，内部回路へ供給するための内部電源電圧発生回路と，
　内部電源電圧Ｖｉｎｔと基準電圧Ｖｒｅｆとを比較し，内部電源電圧Ｖｉｎｔが基準電圧Ｖｒｅｆより低いときは高レベル，高いときは低レベルとなる比較結果信号ＣＲを出力する比較回路２と，
　外部からの電源電圧Ｖｃｃがしきい値回路１２のしきい値電圧で定まる特定の電圧より低いときは高レベル，高くなると低レベルになる検出信号ＰＯＮｘを出力する電源電圧検出回路１と，
　比較結果信号ＣＲが高レベルのときは高レベルに固定され，低レベルのときは電源電圧検出回路１からの検出信号ＰＯＮｘのレベルに対応したレベルとなるパワーオン信号ＰＯＮを出力する論理回路３とを備えたことを特徴とする半導体集積回路。」
　
３　本願発明と引用発明１との対比
（１）引用発明１の「電源電圧Ｖｃｃ」，「内部回路」，「内部電源電圧Ｖｉｎｔ」，「内部電源電圧発生回路」は，本願発明の「外部電源電圧」，「内部回路」，「内部電源電圧」，「電圧発生回路」にそれぞれ相当するから，引用発明１の「外部から供給された電源電圧Ｖｃｃを降圧して内部電源電圧Ｖｉｎｔを発生し，内部回路へ供給するための内部電源電圧発生回路」は，本願発明の「基準電圧の制御を受け，外部から供給される外部電源電圧を使用して内部回路に供給する内部電源電圧を発生する電圧発生回路」に対応し，本願発明と引用発明１とは，本願発明が，基準電圧の制御を受け，外部から供給される外部電源電圧を使用して内部電源電圧を発生することは別にして，「外部から供給される外部電源電圧を使用して内部回路に供給する内部電源電圧を発生する電圧発生回路」を具備する点で共通する。
（２）引用発明１の「基準電圧Ｖｒｅｆ」は，本願発明の「所定値」に相当する。そして，上記２（１）アによれば，引用発明１の
パワーオン信号
パワーオン信号ＰＯＮ
（３）引用発明１の「しきい値回路１２のしきい値電圧で定まる特定の電圧」は，本願発明の「所定値」に対応する。そして，引用発明１の「論理回路３」が，比較結果信号ＣＲが高レベルのときは高レベルに固定され，低レベルのときは電源電圧検出回路１からの検出信号ＰＯＮｘのレベルに対応したレベルとなる
パワーオン信号ＰＯＮ
（４）引用発明１の「比較結果信号ＣＲ」，「検出信号ＰＯＮｘ」が，本願発明の「第１リセット信号」，「第２リセット信号」にそれぞれ相当することは，前示（２）及び（３）のとおりである。そして，引用発明１の「論理回路３」は，比較結果信号ＣＲが低レベルのときは電源電圧検出回路１からの検出信号ＰＯＮｘのレベルに対応したレベルとなるパワーオン信号ＰＯＮを出力するから，「比較結果信号ＣＲ」と「検出信号ＰＯＮｘ」とがともに低レベル（すなわち非活性）の時に，「パワーオン信号ＰＯＮ」が低レベル（すなわち非活性）となることは明らかである。したがって，引用発明１の「比較結果信号ＣＲが高レベルのときは高レベルに固定され，低レベルのときは電源電圧検出回路１からの検出信号ＰＯＮｘのレベルに対応したレベルとなるパワーオン信号ＰＯＮを出力する論理回路３」は，本願発明の「前記第１リセット信号および前記第２リセット信号がともに非活性化されるとき，パワーオンリセット信号を非活性化する論理回路」に相当する。
（５）以上のことを踏まえると，本願発明と引用発明１とは，
「外部から供給される外部電源電圧を使用して内部回路に供給する内部電源電圧を発生する電圧発生回路と，
　前記内部電源電圧が所定値を超えるときに，前記内部回路のいずれかをリセットするための第１リセット信号を非活性化する第１リセット信号発生回路と，
　前記外部電源電圧が所定の値を超えるときに，前記内部回路のいずれかをリセットするための第２リセット信号を非活性化する第２リセット信号発生回路と，
　前記第１リセット信号および前記第２リセット信号がともに非活性化されるとき，パワーオンリセット信号を非活性化する論理回路とを備えたことを特徴とする半導体集積回路。」　
である点で一致し，以下の点で相違する。
相違点１：本願発明では，基準電圧の制御を受け，外部から供給される外部電源電圧を使用して内部電源電圧を発生するのに対して，引用発明１では，外部から供給された電源電圧Ｖｃｃを使用して内部電源電圧Ｖｉｎｔを発生している点。
相違点２：所定の値が，本願発明では，内部電源電圧と比較する「所定値」であるのに対し，引用発明１では，しきい値回路１２のしきい値電圧で定まる特定の電圧である点。
相違点３：本願発明では，「前記電圧発生回路は，前記パワーオンリセット信号の活性化時に，前記外部電源電圧を前記内部電源電圧として供給する」のに対して，引用発明１では，そのような構成がない点。
　
４　当審の判断
（１）相違点１について
　基準電圧と外部から供給される外部電源電圧を使用して内部電源電圧を発生させることは，例えば下記の周知例１又は周知例２に記載されているように，半導体集積回路の内部電源電圧の発生方法として従来周知の技術である。したがって，引用発明１において，外部から供給される電源電圧Ｖｃｃに加え，「基準電圧」を使用して内部電源電圧Ｖｉｎｔを発生する構成を採用し，本願発明の「基準電圧の制御を受け，外部から供給される外部電源電圧を使用して」「内部電源電圧を発生する」構成とすることは，当業者が容易に想到し得るものである。
　
周知例１：特開平６−１２４５９０号公報
「【０００８】図４は，従来の内部降圧回路の具体的構成を示す図である。図４において，
内部降圧回路１０２は，外部電源電圧ＶＣＣから所定の基準電圧ＶＲＥＦを発生するＶＲＥＦ発生回路１３と，基準電圧ＶＲＥＦと内部電源供給線１１６上の内部電源電圧ＶＤＤとを比較する比較手段としての差動増幅器１と，差動増幅器１の出力電圧ＶＧに応答して，外部電源電圧ＶＣＣから内部電源供給線１１６上へ電流を供給するｐチャネルＭＯＳトランジスタ２を含む
　
周知例２：特開平９−５５０８５号公報
「【００１９】（１）　実施の形態１
図１は，本発明の内部電源回路１００１の構成を示す図である
【００２０】
図１を参照して，内部電源回路１００１は，内部降圧回路１１３と，その制御用論理ゲート１１９とを含む
【００２１】
内部降圧回路１１３は，さらに，回路１１５，１１７を含む
「【００２３】インバータ１２１ｂの出力は回路１１５に入力され，インバータ１２３ｂの出力は回路１１７に入力され，それぞれの回路をオンまたはオフする。
回路１１５の入力端子と回路１１７の入力端子は内部電源ノード１３０に接続され，出力された電圧は内部電源に供給される
【００２４】図２は，図１の回路１１５（，１１７）の回路図である。図２を参照して，回路１１５は，感度を少し下げた差動増幅回路１００と，ＰＭＯＳトランジスタ１１０とを含む。
【００２５】
差動増幅回路１００は，外部電源に接続され，ＰＭＯＳトランジスタ１０３，１０４で構成されたカレントミラー回路１０１と，リファレンス電圧Ｖｒｅｆがゲート電極に印加されるＮチャネルＭＯＳトランジスタ
）１０５と，内部電源電圧ｉｎｔＶｃｃがゲート電極に印加されるＮＭＯＳトランジスタ１０６と，外部信号φ２がＨレベルのとき差動増幅回路１００をオンするＮＭＯＳトランジスタ１０７とを含む
【００２６】
差動増幅回路１００の出力はＰＭＯＳトランジスタ１１０のゲート電極に印加され，差動増幅回路１００の出力がＬレベルのときＰＭＯＳトランジスタ１１０がオンし，ソース電極から外部電源電圧ｅｘｔＶｃｃが与えられ，ドレイン電極に接続された内部電源ノード１３０を介して内部電源に供給される
　
（２）相違点２について
　上記２（１）イによれば，引用発明１の「電源電圧検出回路１」は，しきい値回路１２からの検出信号により検出信号ＰＯＮｘを出力するものであるが，ここで，しきい値回路１２は，所定のしきい値電圧をもち，分圧回路１１の出力電圧がこのしきい値電圧より高いか低いかにより異なるレベルの検出信号を出力するものであり，また，分圧回路１１は，外部から供給される電源電圧Ｖｃｃを分圧して出力するものである。そうすると，引用発明１の「しきい値回路１２のしきい値電圧で定まる特定の電圧」は，外部から供給される電源電圧Ｖｃｃを分圧して出力する分圧回路１１の分圧比と，所定のしきい値電圧により定められるものであるから，分圧回路１１の分圧比又は所定のしきい値電圧を適宜定めることにより，内部電源電圧Ｖｉｎｔと比較する基準電圧Ｖｒｅｆと同じ値とするも可能なものであって，当業者が必要により適宜行えばよい技術的な設計事項と認められる。したがって，引用発明１の「しきい値回路１２のしきい値電圧で定まる特定の電圧」を，内部電源電圧Ｖｉｎｔと比較する基準電圧Ｖｒｅｆと同じ値とし，本願発明と同様に内部電源電圧と比較する「所定値」とすることに，格別の困難性を認めることはできない。
（３）相違点３について
　原査定の拒絶の理由に引用された特開平１１−２９７０６９号公報（平成１１年１０月２９日出願公開，以下「引用例２」という。）には，次の記載がある。
「【００３８】
パワーアップ検出信号ＰＵＰＢ１は電源投入時に前記降圧回路３０及び昇圧回路３１の出力ノードのレベル立ち上げ速度を加速制御するのに用いられ
パワーアップ検出信号ＰＵＰＢ１のハイ（Ｈｉｇｈ）パルス期間に加速制御を行なう
加速制御とは，例えば降圧回路３０の電圧ＶＤＬ，ＶＰＥＲＩの出力ノードに電源電圧を一定期間（ＰＵＰＢ１のパルス期間）供給する制御
【００３９】上記
パワーアップ制御によれば，電源電圧投入時，降圧回路３０及び昇圧回路３１は電源投入直後から前記加速動作
制御信号バッファ２７は，降圧回路３０及び昇圧回路３１による電圧形成動作などが安定化される時間を更に経てから動作可能状態にされる。これにより，電源投入直後に内部回路が安定状態に達していないときに生ずる誤動作の発生を防止
　この記載によれば，引用例２には，パワーアップ検出信号ＰＵＰＢ１は電源投入時に前記降圧回路３０及び昇圧回路３１の出力ノードのレベル立ち上げ速度を加速制御するのに用いられ，パワーアップ検出信号ＰＵＰＢ１のハイ（Ｈｉｇｈ）パルス期間に加速制御を行うこと，及び，加速制御とは，例えば降圧回路３０の電圧ＶＤＬ，ＶＰＥＲＩの出力ノードに電源電圧を一定期間（ＰＵＰＢ１のパルス期間）供給する制御であることが開示されている。そして，引用例２に記載された「加速制御とは，例えば
降圧回路３０の電圧ＶＤＬ，ＶＰＥＲＩ
電源電圧
パワーアップ検出信号ＰＵＰＢ１のハイ（Ｈｉｇｈ）パルス期間
　そうすると，引用発明１と引用発明２はともに，半導体集積回路における内部電源電圧の発生方法に関するものであるから，引用発明１の「内部電源電圧発生回路」に，引用発明２の「パワーオンリセット信号の活性化時に，外部電源電圧を内部電源電圧として利用する」構成を適用し，「パワーオン信号ＰＯＮ」の活性化時に，「外部から供給される電源電圧Ｖｃｃ」を「内部電源電圧Ｖｉｎｔ」として供給するように変更し，本願発明の「前記電圧発生回路は，前記パワーオンリセット信号の活性化時に，前記外部電源電圧を前記内部電源電圧として供給する」構成とすることは，当業者が容易になし得ることである。
　
５　まとめ
　以上検討したとおり，本願発明は，従来周知の技術を勘案することにより，引用発明１及び引用発明２に基づいて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により，特許を受けることができない。
　
第４　むすび
　以上のとおりであるから，本願は，他の請求項に係る発明について検討するまでもなく，拒絶すべきものである。
　よって，結論のとおり審決する。