【事件の表示】
　平成１０年特許願第３７２５９１号「非揮発性半導体メモリ装置の冗長メモリセルの過消去保護方法」拒絶査定不服審判事件〔平成１１年１０月　８日出願公開、特開平１１−２７３３８９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１０年１２月２８日（パリ条約による優先権主張１９９７年１２月３１日、大韓民国）の出願であって、平成１９年１０月２６日付けで手続補正がなされ、平成２０年２月６日付けで拒絶査定がなされ、これに対し、同年５月１２日に拒絶査定不服審判が請求されたものである。
　
２．本願発明
　本願の請求項１及び２に係る発明は、平成１９年１０月２６日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１及び２に記載された事項により特定されるとおりのものであり、その内の請求項１に係る発明（以下「本願発明」という。）は、以下のとおりのものと認める。
　
　「【請求項１】　複数のセクターを含み、前記各セクターはメインフィールドと冗長フィールドを含む非揮発性メモリ装置の過消去保護方法において、
前記メインフィールド及び冗長フィールドを含むメモリセルをプログラムする段階と、
前記メインフィールド及び冗長フィールドを含むメモリセルを消去する段階と、
前記メインフィールドと冗長フィールドを含むメモリセルのスレショルド電圧が１Ｖ以下の過消去されたセルをプログラムして過消去されたセルのスレショルド電圧を１Ｖより高いレベルにシフトする段階を含み、前記メインフィールド及び冗長フィールドはセクター内に含まれる非揮発性メモリ装置の過消去保護方法。」
　
３．引用例に記載された発明
　引用例１：特開平６−１６３８５６号公報
（１）原査定の拒絶の理由に引用され、本願の優先権主張の日前に日本国内において頒布された特開平６−１６３８５６号公報（平成６年６月１０日出願公開、以下「引用例１」という。）には、図１，３と共に、次の記載がある。（なお、下線は引用箇所のうち特に強調する部分に付加した。以下同様。）
　
「【請求項２】  
通常のメモリセルアレイ
冗長メモリセルアレイ
一括消去型不揮発性半導体記憶装置の試験方法
前記通常のメモリセルアレイ中の全てのメモリセルに所定のデータを書き込む工程
記冗長メモリセルアレイ中の全てのメモリセルに前記所定のデータを書き込む工程
前記通常のメモリセルアレイ中の全てのメモリセルと前記冗長メモリセルアレイ中の全てのメモリセルとを一括消去する工程
　
「【０００１】
【産業上の利用分野】本発明は、一般に半導体記憶装置に関し、特に一括消去型不揮発性半導体記憶装置、いわゆるフラッシュメモリの改良に関する。」
　
「【００１６】
【作用】本発明によれば、前記冗長ビット線選択手段中に欠陥ビット線のアドレスが記憶されておらず従って冗長ビット線が全く選択されないような場合でも、書込み制御手段を介して冗長ビット線を選択することが可能になる。従って、一括消去を実行するに先立って、前記書込み制御手段を介して前記ビット線選択手段および前記冗長ビット線選択手段を順次活性化することにより、前記第１および第２のメモリセルアレイに確実にデータ０を書き込むことが可能になり、第２のメモリセルアレイ、すなわち冗長メモリセルアレイにおける過消去動作の問題が解決される。
すなわち、フラッシュメモリ装置の製造時に良品と不良品を選別するような場合においても、メモリセルの消去試験を過消去状態を招来することなく実行することが可能になる
　
（２）よって、引用例１には、以下の発明（以下「引用発明」という。）が記載されているものと認められる。
　
　「通常のメモリセルアレイの他に、冗長メモリセルアレイを備え、通常のメモリセルアレイ中において選択されたメモリセルコラムが不良であった場合に冗長メモリセルアレイ中の代替メモリセルコラムを選択する構成の一括消去型不揮発性半導体記憶装置の試験方法において、
前記通常のメモリセルアレイ中の全てのメモリセルに所定のデータを書き込む工程と；前記冗長メモリセルアレイ中の全てのメモリセルに前記所定のデータを書き込む工程と；前記通常のメモリセルアレイ中の全てのメモリセルと前記冗長メモリセルアレイ中の全てのメモリセルとを一括消去する工程とを有することにより、過消去状態を招来することなく実行することが可能な方法。」
　
　引用例２：特開平８−１３８３９４号公報
（１）原査定の拒絶の理由に引用され、本願の優先権主張の日前に日本国内において頒布された特開平８−１３８３９４号公報（平成８年５月３１日出願公開、以下「引用例２」という。）には、図３と共に、次の記載がある。
　
「【０００１】
【産業上の利用分野】この発明は半導体記憶装置に関し、例えば、ブロック消去機能を有するフラッシュメモリ等に利用して特に有効な技術に関するものである。」
　
「【００２８】図３において、
フラッシュメモリの全消去モード
まずステップＳＴ１によりメモリアレイＭＡＲＹを構成する全メモリセルに論理“０”の保持情報を書き込むプレライトから開始される。
　
「【００３０】次に、消去制御回路ＥＣは、ステップＳＴ２によりアドレスつまり消去Ｘアドレス信号ＥＸ０〜ＥＸｉならびに消去Ｙアドレス信号ＥＹ０〜ＥＹｊを初期値に設定した後、
ステップＳＴ３によりブロックつまりワード線を単位とする保持情報のブロック消去動作を行う。
　
「【００３５】すなわち、この実施例の消去制御回路ＥＣは、ステップＳＴ５による最終アドレス判定が行われた時点で、ステップＳＴ７により消去Ｘアドレス信号ＥＸ０〜ＥＸｉならびに消去Ｙアドレス信号ＥＹ０〜ＥＹｊの初期設定を再度行う。そして、
ステップＳＴ８により８個のメモリセルを順次選択し、これらのメモリセルが過消去つまりデプリート状態にないかを判定して、選択されたメモリセルがデプリート状態にある場合には、選択的にステップＳＴ９による弱書き込みを実行する。
【００３６】
これにより、メモリセルＭ１に代表されるデプリートセルでは、弱い書き込みが行われてそのしきい値電圧が例えば＋２．６Ｖ近傍に上昇する
　
（２）したがって、引用例２には以下の発明が記載されているものと認められる。。
　
　「ステップＳＴ１によりメモリアレイＭＡＲＹを構成する全メモリセルに論理“０”の保持情報を書き込み、
　ステップＳＴ３によりブロックつまりワード線を単位とする保持情報のブロック消去動作を行い、
　ステップＳＴ８により８個のメモリセルを順次選択し、これらのメモリセルが過消去つまりデプリート状態にないかを判定して、選択されたメモリセルがデプリート状態にある場合には、選択的にステップＳＴ９による弱書き込みを実行して、そのしきい値電圧が例えば＋２．６Ｖ近傍に上昇するフラッシュメモリの全消去モード」
　
４．対比
（１）引用発明の「通常のメモリセルアレイの他に、冗長メモリセルアレイを備え、通常のメモリセルアレイ中において選択されたメモリセルコラムが不良であった場合に冗長メモリセルアレイ中の代替メモリセルコラムを選択する構成の一括消去型不揮発性半導体記憶装置」は、本願発明の「メインフィールドと冗長フィールドを含む非揮発性メモリ装置」に相当する。
　そして、引用例１の００１６段落に「メモリセルの消去試験を過消去状態を招来することなく実行することが可能になる。」と記載されるように、引用発明の方法は過消去状態とならないようにするものであるから、引用発明の「試験方法」は本願発明の「過消去保護方法」に相当する。
　
（２）引用発明の「前記通常のメモリセルアレイ中の全てのメモリセルに所定のデータを書き込む工程と；前記冗長メモリセルアレイ中の全てのメモリセルに前記所定のデータを書き込む工程」は、２つの工程によって通常のメモリセルアレイと冗長メモリセルアレイの両方に書き込みを行っているから、本願発明の「前記メインフィールド及び冗長フィールドを含むメモリセルをプログラムする段階」に相当する。
　
（３）引用発明の「前記通常のメモリセルアレイ中の全てのメモリセルと前記冗長メモリセルアレイ中の全てのメモリセルとを一括消去する工程」は、本願発明の「前記メインフィールド及び冗長フィールドを含むメモリセルを消去する段階」に相当する。
　
（４）したがって、本願発明と引用発明とは、 
　「メインフィールドと冗長フィールドを含む非揮発性メモリ装置の過消去保護方法において、
前記メインフィールド及び冗長フィールドを含むメモリセルをプログラムする段階と、
前記メインフィールド及び冗長フィールドを含むメモリセルを消去する段階と、
を含む非揮発性メモリ装置の過消去保護方法。」
　
である点で一致し、以下の点で相違する。 
　
（相違点１）
　本願発明では、「複数のセクターを含み、」「前記メインフィールド及び冗長フィールドはセクター内に含まれる」のに対して、引用発明ではセクターについて特定されていない点。
　
（相違点２）
　本願発明では、「前記メインフィールドと冗長フィールドを含むメモリセルのスレショルド電圧が１Ｖ以下の過消去されたセルをプログラムして過消去されたセルのスレショルド電圧を１Ｖより高いレベルにシフトする段階を含」むのに対して、引用発明ではそのような段階が記載されていない点。
　
５．当審の判断 
（１）相違点１について
　引用発明では、セクターについて特定されていないが、一般にメモリを構成するに当たり、複数のセクターに分割された構造とするか、単一の構造とするかは、当業者が適宜選択し得る設計事項であるから、引用発明において、複数のセクターに分割された構造とすることは当業者が適宜なし得たことである。そして、複数のセクター構成としたならば、それぞれのセクターに通常のメモリセルアレイと冗長メモリセルアレイを設けなければ、良好な動作を行えないことは当業者が当然に察知し得たことであるから、引用発明において、本願発明の如く、「複数のセクターを含み、」「前記メインフィールド及び冗長フィールドはセクター内に含まれる」構成とすることは当業者が容易に想到し得た事項である。
　
（２）相違点２について
　引用例２には、「ステップＳＴ１によりメモリアレイＭＡＲＹを構成する全メモリセルに論理“０”の保持情報を書き込み、　ステップＳＴ３によりブロックつまりワード線を単位とする保持情報のブロック消去動作を行い、　ステップＳＴ８により８個のメモリセルを順次選択し、これらのメモリセルが過消去つまりデプリート状態にないかを判定して、選択されたメモリセルがデプリート状態にある場合には、選択的にステップＳＴ９による弱書き込みを実行して、そのしきい値電圧が例えば＋２．６Ｖ近傍に上昇するフラッシュメモリの全消去モード」が記載されている。
　引用発明と引用例２に記載の発明は、ともに不揮発性記憶装置の全消去動作において過消去を防止するものであるから、引用発明において、引用例２に記載の過消去状態のメモリセルに弱書き込みを実行する技術を適用することは当業者ならば容易である。
　ここで、本願発明では、高いレベルにシフトする段階を「前記メインフィールドと冗長フィールド」の両方に対して行っているが、引用例１においても、００１６段落に「本発明によれば、前記冗長ビット線選択手段中に欠陥ビット線のアドレスが記憶されておらず従って冗長ビット線が全く選択されないような場合でも、書込み制御手段を介して冗長ビット線を選択することが可能になる。従って、一括消去を実行するに先立って、前記書込み制御手段を介して前記ビット線選択手段および前記冗長ビット線選択手段を順次活性化することにより、前記第１および第２のメモリセルアレイに確実にデータ０を書き込むことが可能になり、第２のメモリセルアレイ、すなわち冗長メモリセルアレイにおける過消去動作の問題が解決される。」と記載されるように、引用発明は、従来冗長ビット線が全く選択されないために引き起こされていた過消去動作の問題を冗長ビット線も選択することを可能にすることにより解決しようとするものであるから、引用例２に記載の弱書き込みを実行する技術を採用する際には、通常のメモリセルアレイのみならず、冗長メモリセルについても弱書き込みを実行するようにすることは当業者が当然考慮する事項である。よって、引用発明に引用例２に記載の技術を適用して、「前記メインフィールドと冗長フィールドを含むメモリセルの過消去されたセルをプログラムして過消去されたセルのスレショルド電圧を高いレベルにシフトする段階を含」むようにすることは当業者が容易に想到し得た事項である。
　ところで、本願発明では、過消去されたセルとして、「スレショルド電圧が１Ｖ以下」のセルを対象としている。しかし、以下の周知文献１，２等に記載されるように、マージンを考慮して、過消去されたセルかどうかのスレショルド電圧の判定基準を０Ｖよりも高い正の電圧とすることは周知であり、引用発明に引用例２に記載の技術を適用するにあたって、スレショルド電圧の判定基準を所望のマージン応じた０Ｖよりも高い任意の正の電圧とし、それよりも高いレベルにシフトするようにすることは当業者が必要に応じて行えることである。一方、本願発明において、判定基準として１Ｖを選択したことによる顕著な効果は記載されておらず、臨界的意義は認められない。したがって、判定基準を０Ｖよりも高い任意の正の電圧のうちどのような電圧とするかは当業者が適宜選択し得る設計事項であり、引用発明において、本願発明の如く、「前記メインフィールドと冗長フィールドを含むメモリセルのスレショルド電圧が１Ｖ以下の過消去されたセルをプログラムして過消去されたセルのスレショルド電圧を１Ｖより高いレベルにシフトする段階を含」むようにすることは当業者が容易に想到し得た事項である。
　
周知文献１：特開平６−８４４００号公報
　「【００１４】従来、オーバーイレーズ状態にあるかどうかをテストする方法として、米国特許第４，８４１，４８２号及び第４，８６０，２６１号明細書等に示されるものが知られている。
これらは、オーバーイレーズ状態が発生しているか否かをテストする場合に、マージンを持たせるために、ワード線の電位を、例えば、０．５Ｖ程度浮かせている。
０．５Ｖのマージンを得ることができる
　
周知文献２：特開平８−１０２１９８号公報
　「【００２０】各回路に書込み・消去シーケンス制御回路と電圧供給回路９が供給される信号・電圧を受けて所定のルーチンにおいて所定の動作をする。特に、図２に示される
しきい値電圧下限値チェックルーチン２０３では、ワード線に与える電圧（メモリセルのしきい値電圧ＶDV約０．５Ｖに対応）
しきい値電圧下限チェック（しきい値電圧下限値ＶDVを０．５Ｖ程度）に対応させている。
　
　以上検討したとおり、本願発明は、従来周知の技術を勘案することにより、引用例１及び２に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。 
　
６．むすび
　以上のとおりであるから、本願は、他の請求項に係る発明について検討するまでもなく、拒絶すべきものである。 
　よって、結論のとおり審決する。