【事件の表示】
　特願２０００−３２２８７２「駆動用ＩＣ及び光プリントヘッド」拒絶査定不服審判事件〔平成１４年　５月　８日出願公開、特開２００２−１２７４９０〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１２年１０月２３日に出願したものであって、平成１７年４月２２日付けで拒絶査定がなされ、これに対し、同年５月２６日付けで拒絶査定に対する審判請求がなされたものである。
　
２．本願発明
　本願請求項１に係る発明（以下、「本願発明」という。）は、平成１６年１０月２２日付けの手続補正によって補正された特許請求の範囲の請求項１に記載された事項により特定される以下のとおりのものである。
「素子駆動用の駆動用ＩＣにおいて、
　１組のデータ信号群を構成するｎ個のデータ信号に基づいて、ｎ個の素子を駆動させるための駆動信号を生成する駆動回路と、
　ｘ組の前記データ信号群それぞれが格納されるｘ段のラッチ回路と、
　前記素子毎に対応するデータ信号を、ストロ−ブ信号で規定される共通の期間内に前記ｘ段のラッチ回路から個別に選択し、ｎ個のデータ信号によって１組のデータ信号群を形成するとともに、該１組のデータ信号群を駆動回路に送出する選択回路と、
　を有することを特徴とする駆動用ＩＣ。」
　
３．引用刊行物
　原査定の拒絶の理由に引用された刊行物である特開平７−３０４２１１号公報（以下、「刊行物」という。）には、以下の記載が図示とともにある。
ア．【０００６】
【課題を解決するための手段】上記課題を解決するために本発明は、記録ヘッドの傾きと傾き方向とに応じて画像デ−タを選択し、その画像デ−タを駆動素子に出力してカラ−画像を記録するカラ−記録方法であり、連続する複数ライン分の画像デ−タを記憶する画像デ−タ記憶手段と、記録ヘッドの傾きと傾き方向とに応じて記録素子と画像デ−タとを対応付けた画像補正値を予め設定する画像補正値設定手段と、その画像補正値設定手段の画像補正値に基づき画像デ−タ記憶手段から画像デ−タを選択して駆動素子に出力するデ−タ選択手段とを備えたものである。
イ．【０００９】図１は本発明の基本的構成を示す機能ブロック図である。記録ヘッド１はライン状に配列した記録素子２と記録素子２を駆動する駆動素子３とを有し、画像補正値設定手段４は記録ヘッド１の傾きと傾き方向とに応じて予め記録素子３と画像デ−タとを対応付けた補正情報を有する。また、画像デ−タ記憶手段５は連続する複数ライン分の画像デ−タを記憶する。デ−タ選択手段６は画像補正値設定手段４から補正情報を入力し、その補正情報に基づいて画像デ−タ記憶手段５から画像デ−タを入力して記録ヘッド１の駆動素子２に出力する。
ウ．【００１３】記録方法は１ライン分の発光ダイオ−ド素子Ｄ１〜Ｄ２４を８個の発光ダイオ−ド素子群Ｇ１〜Ｇ８（それぞれ３個の発光ダイオ−ド素子を有する）に分割するとともにし、１ライン分の画像デ−タも８個の記録デ−タ群Ｋ１〜Ｋ８（それぞれ３個の画像デ−タを有する）に分割する。発光ダイオ−ド素子群Ｇ１には記録位置（ｉ＋６）の記録デ−タ群Ｋ１をセットする。発光ダイオ−ド素子群Ｇ２、Ｇ３には記録位置（ｉ＋５）の記録デ−タ群Ｋ２、Ｋ３をセットする。発光ダイオ−ド素子群Ｇ４、Ｇ５には記録位置（ｉ＋４）の記録デ−タ群Ｋ４、Ｋ５をセットする。発光ダイオ−ド素子群Ｇ６、Ｇ７には記録位置（ｉ＋３）の記録デ−タ群Ｋ６、Ｋ７をセットする。発光ダイオ−ド素子群Ｇ８には記録位置（ｉ＋２）の記録デ−タ群Ｋ８をセットする。そして白丸のイエロ−で記録されたドット位置に重ねて記録すると、画像は赤色となる。
エ．【００１４】図６は図２に示したカラ−電子写真プリンタの制御ブロック図である。制御回路５１はマイクロプロセッサ５１ａ、ＲＯＭ（リ−ド・オンリ・メモリ）５１ｂ、ＲＡＭ（ランダム・アクセス・メモリ）５１ｃ、タイマ−５１ｄ等から構成されている。制御回路５１にはインタフェ−ス回路５２、画像補正値設定手段４としてのデイップスイッチ５３〜５５、センサ回路５６、モ−タドライバ５７、定着器ドライバ５８、メモリ回路５９、ヘッド制御回路６０、帯電回路６１、除電回路６２、転写回路６３、ドラム帯電回路６４、現像バイアス回路６５等が接続してある。
オ．【００１６】図７はＬＥＤヘッド回路を示すブロック図であり、図８は図７に示した発光ダイオ−ド素子Ｄ１の駆動回路を示す詳細図である。ＬＥＤヘッド回路は画像デ−タ記憶手段としてシフトレジスタ７１及びラッチ回路７２〜７７、デ−タ選択手段としてのセレクト回路７８、１ライン分の駆動素子としてＮＡＮＤ素子７９−１〜７９−２４、１ライン分の記録素子として発光ダイオ−ド素子Ｄ１〜Ｄ２４、保護抵抗素子ｒ１〜ｒ２４を有する。シフトレジスタ７１は、図８に示すように、２４個のフリップフロップ回路素子（以後Ｆ／Ｆと記す）７１−１〜７１−２４を有する。ラッチ回路７２は、図８に示すように、２４個のＦ／Ｆ７２−１〜７２−２４を有する。ラッチ回路７３〜７７もそれぞれ、２４個のＦ／Ｆ７３−１〜７３−２４、７４−１〜７４−２４、７５−１〜７５−２４、７６−１〜７６−２４、７７−１〜７７−２４を有する。セレクト回路７８は、図８に示すように、デコ−ダ回路８０と、２４個の６入力ＯＲ回路素子８１−１〜８１−２４と、６入力ＯＲ回路素子１個に対してそれぞれ６個のＡＮＤ回路素子８２ａ〜８２ｆを有する。
カ．【００１８】Ｆ／Ｆ７１−１〜７１−２４のクロック端子ＣＫにはヘッド制御回路６０に接続されたＣＬＯＣＫ信号線８３が接続され、入力端子Ｄにはヘッド制御回路６０に接続されたＤＡＴＡ信号線８４が接続されている。出力端子Ｑは隣接するＦ／Ｆ７１−２の入力端子Ｄとラッチ回路７２のＦ／Ｆ７２−１の入力端子Ｄとに接続されている。ラッチ回路７３〜７７のＦ／Ｆ７３−１、Ｆ／Ｆ７４−１、Ｆ／Ｆ７５−１、Ｆ／Ｆ７６−１、Ｆ／Ｆ７７−１のクロック端子ＣＫにはヘッド制御回路６０に接続されたＬＡＴＣＨ信号線８５が接続されている。Ｆ／Ｆ７２−１の出力端子ＱはＦ／Ｆ７３−１の入力端子ＤとＡＮＤ回路素子８２ｆの一方の入力端子とに接続されている。同様に、Ｆ／Ｆ７３−１、Ｆ／Ｆ７４−１、Ｆ／Ｆ７５−１、Ｆ／Ｆ７６−１の出力端子ＱはそれぞれＦ／Ｆ７４−１、Ｆ／Ｆ７５−１、Ｆ／Ｆ７６−１、Ｆ／Ｆ７７−１の入力端子ＤとＡＮＤ回路素子８２ｅ〜８２ｂの一方の入力端子とに接続され、Ｆ／Ｆ７７−１の出力端子ＱはＡＮＤ回路素子８２ａの一方の入力端子に接続されている。
キ．【００１９】デコ−ダ回路８０の入力端子Ａ〜Ｃにはヘッド制御回路６０に接続された３本の選択信号線８６〜８８が接続されており、出力端子Ｙ０〜Ｙ５はそれぞれＡＮＤ回路素子８２ｆ〜８２ａの他方の入力端子に接続されている。ＡＮＤ回路素子８２ｆ〜８２ａの出力端子は６入力ＯＲ回路素子８１−１の入力端子に接続されている。６入力ＯＲ回路素子８１−１の出力端子はＮＡＮＤ素子７９−１の一方の入力端子に接続されている。ＮＡＮＤ素子７９−１の他方の入力端子には制御ヘッド回路６０に接続されたストロ−ブ信号線ＳＴＢ０に接続されている。ＮＡＮＤ素子７９−１の出力端子は発光ダイオ−ド素子Ｄ１のカソ−ド端子に接続されている。発光ダイオ−ド素子Ｄ１のアノ−ド端子は保護抵抗素子ｒ１を介して電源線ＶＨに接続されている。
ク．【００２０】尚、ストロ−ブ信号線は、図７に示すように、ＳＴＢ０〜ＳＴＢ７の８本あり、図５で説明した発光ダイオ−ド素子群Ｇ１〜Ｇ８に対応してＮＡＮＤ素子７９−１〜７９−２４を８つのＮＡＮＤ素子群Ｎ１〜Ｎ８に分割し、各ＮＡＮＤ素子群のそれぞれ他方の入力側にストロ−ブ信号ＳＴＢ０〜ＳＴＢ７を接続する。即ち、ＮＡＮＤ素子群Ｎ１のＮＡＮＤ素子７９−１〜７９−３のそれぞれ他方の入力側にはストロ−ブ信号ＳＴＢ０を接続し、以下同様にしてＮＡＮＤ素子群Ｎ８のＮＡＮＤ素子７９−２２〜７９−２４のそれぞれ一方の入力側にはストロ−ブ信号ＳＴＢ７を接続する。
ケ．【００２１】図９は制御回路に記憶されているＬＥＤヘッド傾き補正テ−ブルの説明図である。ＬＥＤヘッドの傾きを補正するには傾き量に応じてデイップスイッチ５３〜５５に予め補正量を設定する。傾き方向はＬＥＤヘッドが左上りか右上りかを論理値「１」、又は「０」により入力する。傾き量は図４に示した（Ｄ＋Ｅ）の値で決まる絶対値である。本実施例では傾き量５ドットまで補正できる。ラッチ回路選択デ−タはデコ−ダ回路８０の選択信号線８６〜８８に入力する重みである。例えば重み「４」の場合には選択信号Ｓ２〜Ｓ０に「１００」を入力することになる。
コ．【００２２】図５で示したマゼンタ用のＬＥＤヘッド４５を例にとって説明すると、傾き方向は「１」、傾き量は４ドットであるから「１００」、即ちデイップスイッチ５４の各スイッチを操作して「１１００」を設定しておく。制御回路５１ではマイクロプロセッサ５１ａがデイップスイッチ５４の設置値「１１００」を参照してＲＯＭ５１ｂからラッチ回路選択デ−タ「４、３、３、２、２、１、１、０」をヘッド制御回路６０に出力する。ヘッド制御回路６０はＣＬＯＣＫ信号、ＤＡＴＡ信号、ＬＡＴＣＨ信号のタイミングをとりながら、シフトレジスタ７１、ラッチ回路７２〜７７に、図５に示した記録位置（ｉ＋１）〜（ｉ＋７）の連続した画像デ−タをラッチする。ヘッド制御回路６０はラッチ回路選択デ−タ「４、３、３、２、２、１、１、０」に基づく選択信号「１００、０１１、０１１、０１０、０１０、００１、００１、０００」を順次デコ−ダ回路８０に出力する。デコ−ダ回路８０は選択信号に合わせて出力端子Ｙ４、Ｙ３、Ｙ３、Ｙ２、Ｙ２、Ｙ１、Ｙ１、Ｙ０を順次論理値「１」にしてＮＡＮＤ素子群Ｎ１、Ｎ２、Ｎ３、Ｎ４、Ｎ５、Ｎ６、Ｎ７、Ｎ８にそれぞれラッチ回路７６、７５、７５、７４、７４、７３、７３、７２の記録デ−タを出力する。次いでヘッド制御回路６０はストロ−ブ信号ＳＴＢ０〜ＳＴＢ７を順次、論理値「１」にして各ＮＡＮＤ素子群の論理積をとり、図５で説明したように、発光ダイオ−ド素子群Ｇ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５、Ｇ６、Ｇ７、Ｇ８に記録位置（ｉ＋６）、（ｉ＋５）、（ｉ＋５）、（ｉ＋４）、（ｉ＋４）、（ｉ＋３）、（ｉ＋３）、（ｉ＋２）の記録デ−タをセットする。
サ．【００２８】時刻ｔ１０でヘッド制御回路６０はＣＬＯＣＫ信号線８３、ＤＡＴＡ信号線８４にそれぞれＣＬＯＣＫ信号、１ライン分のＤＡＴＡ信号を出力する。ヘッド制御回路６０はメモリ回路５９から入力した画像デ−タをＤＡＴＡ信号とし、ＣＬＯＣＫ信号に同期させてシフトレジスタ７１に入力する。
シ．【００２９】時刻ｔ１１でヘッド制御回路６０はＬＡＴＣＨ信号線８５にＬＡＴＣＨ信号を出力する。シフトレジスタ７１の画像デ−タはラッチ回路７２にラッチされ、ラッチ回路７２〜７６にそれぞれラッチされていた画像デ−タはラッチ回路７３〜７７にラッチされる。
ス．【００３０】時刻ｔ１２〜ｔ１９でそれぞれ、ヘッド制御回路６０はストロ−ブ信号ＳＴＢ０　〜ＳＴＢ７　に同期させ、図９で説明したように、デイップスイッチ５４のセット値に基ずく選択信号を選択信号線８６〜８８に出力する。選択信号「１００」によりラッチ回路７６の画像デ−タがＮＡＮＤ素子群Ｎ１に出力されるとともにストロ−ブ信号ＳＴＢ０によって発光ダイオ−ド素子群Ｇ１に出力される。選択信号「０１１」によりラッチ回路７５の記録デ−タがＮＡＮＤ素子群Ｎ２、Ｎ３に出力されるとともにストロ−ブ信号ＳＴＢ１、ＳＴＢ２によって発光ダイオ−ド素子群Ｇ２、Ｇ３に出力される。選択信号「０１０」によりラッチ回路７４の記録デ−タがＮＡＮＤ素子群Ｎ４、Ｎ５に出力されるとともにストロ−ブ信号ＳＴＢ３、ＳＴＢ４によって発光ダイオ−ド素子群Ｇ４、Ｇ５に出力される。選択信号「００１」によりラッチ回路７３の記録デ−タがＮＡＮＤ素子群Ｎ６、Ｎ７に出力されるとともにストロ−ブ信号ＳＴＢ５、ＳＴＢ６によって発光ダイオ−ド素子群Ｇ６、Ｇ７に出力される。選択信号「０００」によりラッチ回路７２の記録デ−タがＮＡＮＤ素子群Ｎ８に出力されるとともにストロ−ブ信号ＳＴＢ７によって発光ダイオ−ド素子群Ｇ８に出力される。
セ．【００３２】本実施例では画像補正値設定手段にデイップスイッチを使用したが、制御回路のメモリに記憶させておいてもよい。
　
　上記刊行物は、カラー記録方法とその装置に関するものであるが、カラー記録装置は、発光ダイオード素子を有しており、該発光ダイオード素子を駆動する駆動用回路を認識することができる。上記記載シ．から、６ライン分の画像データ信号のうちの１ライン分ずつの画像データ信号が６段のラッチ回路７２〜７７のそれぞれに格納されるといえる。上記キ．の「ＮＡＮＤ素子７９−１の出力端子は発光ダイオ−ド素子Ｄ１のカソ−ド端子に接続されている。」という記載から、ＮＡＮＤ素子は、信号を駆動回路に送出しているものといえ、上記コ．に論理積をとる旨記載されているから、該信号は選択されているといえ、よって、信号を駆動回路に送出する選択回路を有しているものといえる。上記記載及び図面を含む刊行物全体の記載から、刊行物には、以下の発明が開示されていると認められる。
「発光ダイオード素子駆動用回路において、
　１ライン分の画像データ信号を構成する２４個の画像データ信号に基づいて、２４個の発光ダイオード素子Ｄ１〜Ｄ２４を駆動させるための駆動信号を生成する駆動回路と、
　６ライン分の画像データ信号のうちの１ライン分ずつの画像データ信号が格納される６段のラッチ回路７２〜７７と、
　前記発光ダイオード素子Ｄ１〜Ｄ２４毎に対応する画像データ信号を駆動回路に送出する選択回路を有し、
　前記画像データ信号を送出する回路は、ＮＡＮＤ素子７９−１〜７９−２４を有し、ＮＡＮＤ素子７９−１〜７９−２４は、発光ダイオード素子Ｄ１〜Ｄ２４を８つの群に分割した発光ダイオ−ド素子群Ｇ１〜Ｇ８に対応して、８つのＮＡＮＤ素子群Ｎ１〜Ｎ８に分割され、各ＮＡＮＤ素子７９−１〜７９−２４の一方の入力端子には、６入力ＯＲ回路素子８１−１〜８１−２４の出力端子が接続され、ＮＡＮＤ素子群Ｎ１〜Ｎ８毎にＮＡＮＤ素子７９−１〜７９−２４の他方の入力側にはストロ−ブ信号ＳＴＢ０〜ＳＴＢ７のいずれかを入力し、６入力ＯＲ回路素子８１−１〜８１−２４の入力端子には、それぞれＡＮＤ回路素子８２ｆ〜８２ａの出力端子が接続され、ＡＮＤ回路素子８２ｆ〜８２ａの一方の入力端子にはラッチ回路７２〜７７のフリップフロップ回路素子の出力端子が接続され、ＡＮＤ回路素子８２ｆ〜８２ａの他方の入力端子には、デコ−ダ回路８０の出力端子Ｙ０〜Ｙ５が接続され、デコ−ダ回路８０の出力端子Ｙ０〜Ｙ５のいずれかが論理値「１」になると、それに対応するラッチ回路７２〜７７の画像データがＮＡＮＤ素子７９−１〜７９−２４に出力され、ストロ−ブ信号ＳＴＢ０〜ＳＴＢ７の論理値「１」と論理積をとり、発光ダイオード素子Ｄ１〜Ｄ２４毎に対応する２４の画像データ信号を送出するものである
　駆動用回路。」
　
４．対比
　本願発明と刊行物記載の発明とを比較すると、刊行物記載の発明の「発光ダイオード素子」、「１ライン分の画像データ信号」、「２４個の画像データ信号」、「２４個の発光ダイオード素子Ｄ１〜Ｄ２４」、「６ライン分の画像データ信号」、「６段のラッチ回路７２〜７７」及び「画像データ信号」は、それぞれ本願発明の「素子」、「１組のデータ信号群」、「ｎ個のデータ信号」、「ｎ個の素子」、「ｘ組の前記データ信号群」、「ｘ段のラッチ回路」及び「データ信号」に相当し、刊行物記載の発明の「駆動用回路」と、本願発明の「駆動用ＩＣ」とは、「駆動用回路」の限りにおいて一致し、刊行物記載の発明は、発光ダイオード素子Ｄ１〜Ｄ２４毎に対応する２４の画像データ信号が、論理積で選択されており、選択された２４の画像データ信号は１組のデータ信号群を形成しているといえるから、両者は、
「素子駆動用の駆動用回路において、
　１組のデータ信号群を構成するｎ個のデータ信号に基づいて、ｎ個の素子を駆動させるための駆動信号を生成する駆動回路と、
　ｘ組の前記データ信号群それぞれが格納されるｘ段のラッチ回路と、
　前記素子毎に対応するデータ信号を選択し、ｎ個のデータ信号によって１組のデータ信号群を形成するとともに、該１組のデータ信号群を駆動回路に送出する選択回路と、
　を有する駆動用回路。」
の点で一致し、以下の点で相違している。
［相違点１］駆動用回路に関し、本願発明は、駆動用ＩＣであるのに対し、刊行物記載の発明は、そのような特定がなされていない点。
［相違点２］１組のデータ信号群を駆動回路に送出する選択回路に関し、本願発明は、素子毎に対応するデータ信号を、ストロ−ブ信号で規定される共通の期間内にｘ段のラッチ回路から個別に選択するのに対し、刊行物記載の発明はそのような特定がなされていない点。
　
５．判断
　上記相違点１について検討する。
　電気回路を半導体製造技術でＩＣとすることは、例示するまでもなく周知技術であり、該周知技術を適用し、本願発明の上記相違点１のような構成とすることは当業者が容易になし得る程度のことである。
　
　上記相違点２について検討する。
　刊行物記載の発明は、６入力ＯＲ回路素子８１−１〜８１−２４全てにデコ−ダ回路８０の出力端子Ｙ０〜Ｙ５が接続されているから、デコ−ダ回路８０の出力端子Ｙ０〜Ｙ５のいずれかが論理値「１」になると、６入力ＯＲ回路素子８１−１〜８１−２４全てに同一のラッチ回路からの画像データが入力され、ストロ−ブ信号ＳＴＢ０〜ＳＴＢ７は、群毎にＮＡＮＤ素子７９−１　〜７９−２４に入力されているから、ストロ−ブ信号ＳＴＢ０〜ＳＴＢ７によって画像データ信号が群毎に選択されているといえる。刊行物は、記録ヘッドの傾きを修正することを目的としている（隣接する発光ダイオード素子間の修正値の変化はわずかで、一方向に増加あるいは減少している。）から、発光ダイオード素子を群に分け、群毎に６段のラッチ回路７２〜７７から画像データ信号を選択して位置ずれを修正しているものである。しかしながら、記録素子毎の位置ずれ修正が要求されることは周知（例えば、特開平８−２５８３２８号公報参照。）であり、記録素子毎の位置ずれを修正するのであれば、記録素子毎に選択して対応する２４の画像データ信号を送出しなくてはならないことは明らかである。刊行物記載の発明のストロ−ブ信号ＳＴＢ０〜ＳＴＢ７を発光ダイオード素子Ｄ１〜Ｄ２４の数に合わせ、ストロ−ブ信号で選択して画像データ信号を発光ダイオード素子Ｄ１〜Ｄ２４に送出することも可能ではあるが、ストロ−ブ信号は、タイミングをずらせて送出しなくてはならず、数を増やせば増やすほど時間がかかってしまう。
　一方、刊行物記載の発明は、６入力ＯＲ回路素子８１−１〜８１−２４を発光ダイオード素子Ｄ１〜Ｄ２４毎に有しており、６入力ＯＲ回路素子８１−１〜８１−２４には、それぞれＡＮＤ回路素子８２ｆ〜８２ａが接続されている。回路全体の中のどこで情報を選択するかは必要に応じ適宜決定し得ることであり、発光ダイオード素子Ｄ１〜Ｄ２４毎にＡＮＤ回路素子８２ｆ〜８２ａ素子のいずれかを選択して論理値「１」を入力して６段のラッチ回路７２〜７７を選択させることは当業者が容易になし得る程度のことである。そうすると、発光ダイオード素子Ｄ１〜Ｄ２４毎のＡＮＤ回路素子８２ｆ〜８２ａ素子の選択で２４個の画像データ信号が選択され、２４個の画像データ信号によって１組のデータ信号群が形成されることになるから、発光ダイオード素子Ｄ１〜Ｄ２４に画像データ信号群を送出するためのストローブ信号は１つで足り、ストローブ信号で規定される共通の期間内に６段のラッチ回路７２〜７７から個別に選択されることとなる。
　したがって、上記相違点２のようなものとすることは当業者が容易になし得る程度のことである。
　
　そして、本願発明の作用効果も、刊行物記載の発明及び周知技術から当業者が予測できる範囲のものである。
　
６．むすび
　以上のとおり、本願発明は、刊行物記載の発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができないから、他の請求項に係る発明を検討するまでもなく、本願は拒絶すべきものである。
　よって、結論のとおり審決する。