【事件の表示】
　特願２００２−１１９３３１「駆動用ＩＣ及び光プリントヘッド」拒絶査定不服審判事件〔平成１５年　１月１５日出願公開、特開２００３−　１１４２８〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯・本願発明の認定
　本願は、平成９年２月１３日に出願された特願平９−２９３３２号の一部を特許法４４条１項の規定により新たな特許出願としたものであって、平成１６年７月６日付けで拒絶の査定がされたため、これを不服として同年８月１１日付けで本件審判請求がされたものである。
　本願の請求項１に係る発明（以下「本願発明」という。）は、平成１６年６月１５日付けで補正された明細書の特許請求の範囲【請求項１】に記載された事項によって特定される次のとおりのものと認める。
「素子駆動用のｎ個の出力端子と、順次送られてくるデータ信号をｎ個単位に記憶するデータ信号記憶回路と、該データ信号記憶回路から出力されたデータ信号に基づき前記各駆動用出力端子に駆動信号を出力する駆動回路と、該駆動回路のｎ個の出力を個々に補正するために前記各駆動用出力端子に対してｍ（ｍ≧２）種類の補正データを記憶する補正データ記憶回路とを備え、該補正データ記憶回路は、記憶したｍ種類の補正データを前記データ信号記憶回路に供給されるｎ個のデータ信号の切り替えタイミングに同期して切り替えて出力するようにしたことを特徴とする駆動用ＩＣ。」
　
第２　当審の判断
１．引用刊行物の記載事項
　原査定の拒絶の理由に引用された特開平７−１４４４３１号公報（以下「引用例１」という。）には、以下のア〜コの記載が図示とともにある。
　ア．「一方向に並列した複数の発光素子をブロックに分け、１つの駆動回路で複数のブロックの発光素子駆動を行なう場合の各ブロック間の発光素子バラツキを補償するために駆動電流を補正する回路において、
各ブロックごとの駆動電流値に対応するデータを記憶したメモリと、
複数の抵抗から成り、その抵抗の組合せによって駆動電流値を異ならせる抵抗回路と、
前記メモリから読み出したデータに基いてブロックごとに前記抵抗の組合せを設定する制御回路と、
から成る発光素子の駆動電流補正回路。」（【請求項１】）
　イ．「各ブロックＢ１、・・・、Ｂｎにおいて、ＬＥＤＬ１、・・・、Ｌ６４のカソードは共通に接続され、ブロック選択回路２のブロック信号ＶＫ１、ＶＫ２、・・・、ＶＫｎにより時分割的にブロック選択される。また、各ブロックＢ１、・・・、Ｂｎの各ＬＥＤＬ１、・・・、Ｌ６４のアノードは、他のブロックの対応するＬＥＤのアノードと共通に接続されている。」（段落【００１２】）
　ウ．「図３は、駆動ＩＣ３ａ（及び３ｂ）の回路構成を示すブロック図である。このＩＣ３ａは、ビット記憶セル１１−１、１１−２、・・・、１１−６４からなり、ＤＩＮ端子から入力されるデータを記憶するシフトレジスタ１１、ラッチセル１２−１、１２−２、・・・、１２−６４からなり、シフトレジスタ１１の各ビット記憶セル出力をラッチするラッチ回路１２、アンドゲート１３−１、１３−２、・・・、１３−６４からなり、ＳＴＲ端子に加えられるストローブ信号に同期してラッチ回路１２の各ラッチ信号を出力するアンド回路部１３、アンドゲート１３−１、１３−２、・・・、１３−６４の出力が”１”の時に、Ｖ６端子の電位を出力する論理ゲート１４−１、１４−２、・・・、１４−６４からなる論理回路部１４、この論理回路部１４の各論理ゲートのＶ６出力を受けてオンする駆動用のＭＯＳＦＥＴ１５−１、１５−２、・・・、１５−６４からなる駆動回路部１５及びＭＯＳＦＥＴ１５−１、１５−２、・・・、１５−６４の各ゲートに入力されるＶ６端子の電位を調整設定するためのゲート電位設定回路１６から構成されている。なお、ＭＯＳＦＥＴ１５−１、１５−２、・・・、１５−６４の出力端子ＤＯ１，ＤＯ２、・・・、ＤＯ６４には、ＬＥＤヘッドの各ＬＥＤＬ１、Ｌ２、・・・、Ｌ６４がそれぞれ個別に接続される。」（段落【００１４】）
　エ．「上記ＩＣ３ａに、端子ＤＩＮより入力データが入力されると、シフトレジスタ１１の各ビット記憶セル１１−１、１１−２、・・・、１１−６４にデータがストアされる。このシフトレジスタ１１にストアされるデータは、ＬＥＤヘッドの各ＬＥＤに電流を流し、ドライブして印字動作を行わせるビットセルには”１”が、印字動作をさせないビットセルには”０”がそれぞれデータとして記憶される。このシフトレジスタ１１の各ビット記憶セルの出力は、ＬＡ端子にラッチ信号が入力されると、ラッチ回路１２の各ラッチセル１２−１、１２−２、・・・、１２−６４にラッチされる。そして、ＳＴＲ端子にストローブ信号が入力されるタイミングに各ラッチセル１２−１、１２−２、・・・、１２−６４のデータは、アンド回路部１３の各アンドゲート１３−１、１３−２、・・・、１３−６４を通して、論理回路部１４の論理ゲート１４−１、１４−２、・・・、１４−６４にそれぞれ入力される。そして、論理回路部１４の論理ゲート１４−１、１４−２、・・・、１４−６４は、各アンドゲート１３−１、１３−２、・・・、１３−６４より入力された信号のうち、データ”１”の場合のみ、端子Ｖ６に入力される電位を出力する。」（段落【００１５】）
　オ．「ＭＯＳＦＥＴ１５−１、１５−２、・・・、１５−６４を介して、各ＬＥＤに流れる駆動電流は、Ｑ点の電位ＶＱによって相違する。ＬＥＤヘッドの平均光量を一定にするため、電位ＶＱを電位設定回路１６とＣＰＵ４で設定する。」（段落【００１７】）
　カ．「電位設定回路１６は、図１に示すように抵抗回路５とシフトレジスタ６とから成っている。抵抗回路５は電源ＶＤＤに一端が接続された抵抗Ｒ０と、この抵抗Ｒ０の他端に共通に接続される８個の抵抗Ｒ１、Ｒ２、・・・、Ｒ８とから構成されており、抵抗Ｒ１、Ｒ２、・・・、Ｒ８の他端は、それぞれ個別にＭＯＳトランジスタＴ１、Ｔ２、・・・、Ｔ８のドレインに接続されている。」（段落【００１８】）
　キ．「７はＬＥＤアレイチップごとに駆動電流値に対応するデータを記憶しているメモリである。即ち、このメモリ７は各ＬＥＤアレイチップの発光量が所定の値になるような予め測定して得た電流値に対応するデータを記憶している。ＣＰＵ４はＬＥＤヘッドを駆動するに際してメモリ７から各ＬＥＤアレイチップに対応するデータを読み出し、そのデータをシフトレジスタ６へ与える。」（段落【００２０】）
　ク．「シフトレジスタ６は、そのデータに基いて出力を生じ、トランジスタＴ１、Ｔ２、・・・、Ｔ８のＯＮ、ＯＦＦを行なう。ＯＮしたトランジスタに接続されている抵抗は動作状態となり、ＯＦＦのトランジスタに接続されている抵抗は不動作状態となる。ＯＮする抵抗の組合せによってＱ点の電位ＶＱの値が決まり、１５−１のゲート電位が決まる。」（段落【００２１】）
　ケ．「各ＬＥＤアレイチップの駆動に伴い、そのＬＥＤアレイチップに対応するデータがメモリ７から読み出され、そのデータに基いて、そのＬＥＤアレイチップのＬＥＤに流れる電流が決まる。」（段落【００２２】）
　コ．「各ＬＥＤ１つ１つについて発光量を測定して、１つ１つのＬＥＤについての補正電流値を記憶し、これを使用するようにしてもよい。」（段落【００２４】）
　
２．引用例１記載の発明の認定
　引用例１記載の駆動ＩＣの出力端子（ＤＯ１〜ＤＯ６４）数、ビット記憶セル（１１−１〜１１−６４）数及びラッチセル（１２−１〜１２−６４）数はすべて等しい。以下、この数を本願発明で採用している文字を用いて「ｎ」と表記し、ビット記憶セルについては「ｎ段のシフトレジスタ」ということにする。
　引用例１の記載オ，カ，クによれば、「電位設定回路」により設定される電位により「ＬＥＤに流れる駆動電流」が定まるのだから、各ＬＥＤアレイチップの駆動に伴い、メモリ７内のデータに基いて、そのＬＥＤアレイチップのＬＥＤに流れる電流を制御し、出力端子に出力する手段（以下「電流制御手段」という。）が駆動ＩＣに存在するということができる。
　さらに、引用例１の記載コには、１つ１つのＬＥＤについての補正電流値を記憶することが記載されており、その場合、メモリ７には、各ＬＥＤアレイチップの１つ１つのＬＥＤについての補正電流値に対応するデータを記憶していると解さざるを得ない。
　記載コに従い、引用例１記載の駆動ＩＣ、ＣＰＵ及びメモリ（符番７で表されるもの）を併せた装置は次のようなものである。
「駆動ＩＣ、ＣＰＵ及びメモリからなり、複数のＬＥＤアレイチップを駆動する駆動装置であって、
　駆動ＩＣは、ｎ個の出力端子、ｎ段のシフトレジスタ、ｎ個のラッチセルからなるラッチ回路及び電流制御手段が設けられており、
　前記メモリには、各ＬＥＤアレイチップの１つ１つのＬＥＤについての補正電流値に対応するデータを記憶してあり、
　前記電流制御手段は、各ＬＥＤアレイチップの駆動に伴い、前記メモリ内のデータに基いて、そのＬＥＤアレイチップの１つ１つのＬＥＤに流れる電流を制御し、出力端子に出力する手段である駆動装置。」（以下「引用発明１」という。）
　
３．本願発明と引用発明１との一致点及び相違点の認定
　引用発明１の「ｎ個の出力端子」であること、及び引用発明１の「シフトレジスタ」にデータ信号が順次送られてくることは明らかであるから、引用発明１の「ｎ個のラッチセルからなるラッチ回路」は本願発明の「順次送られてくるデータ信号をｎ個単位に記憶するデータ信号記憶回路」に相当し、引用発明１が「該データ信号記憶回路から出力されたデータ信号に基づき前記各駆動用出力端子に駆動信号を出力する駆動回路」に相当する回路を有することは自明である。
　本願発明の「ｍ（ｍ≧２）」に相当するのは、引用発明１の「ＬＥＤアレイチップ」数であり、引用発明１の「各ＬＥＤアレイチップの１つ１つのＬＥＤについての補正電流値に対応するデータ」は、本願発明でいう「該駆動回路のｎ個の出力を個々に補正するために前記各駆動用出力端子に対してｍ（ｍ≧２）種類の補正データ」に該当するから、引用発明１の「メモリ」は機能上本願発明の「補正データ記憶回路」に相当する。
　引用発明１では「各ＬＥＤアレイチップの駆動に伴い、前記メモリ内のデータに基いて、そのＬＥＤアレイチップの１つ１つのＬＥＤに流れる電流を制御」するのだから、駆動すべきＬＥＤアレイチップごとに記憶したｍ種類の補正データを切り替えて出力すると認めることができ、「記憶したｍ種類の補正データを前記データ信号記憶回路に供給されるｎ個のデータ信号に対応するように切り替えて出力する」点において本願発明と引用発明１に相違はない。
　そして、本願発明は「駆動用ＩＣ」であるが、「駆動装置」の限度では引用発明１と一致する。
　したがって、本願発明と引用発明１とは、
「素子駆動用のｎ個の出力端子と、順次送られてくるデータ信号をｎ個単位に記憶するデータ信号記憶回路と、該データ信号記憶回路から出力されたデータ信号に基づき前記各駆動用出力端子に駆動信号を出力する駆動回路と、該駆動回路のｎ個の出力を個々に補正するために前記各駆動用出力端子に対してｍ（ｍ≧２）種類の補正データを記憶する補正データ記憶回路とを備え、該補正データ記憶回路は、記憶したｍ種類の補正データを前記データ信号記憶回路に供給されるｎ個のデータ信号に対応するように切り替えて出力するようにした駆動装置。」である点で一致し、以下の各点で相違する。
〈相違点１〉本願発明が「駆動用ＩＣ」であり、「データ信号記憶回路」も「駆動用ＩＣ」の一部であるのに対し、引用発明１の「データ信号記憶回路」（メモリ）は「駆動ＩＣ」の外部に設けられており、「駆動ＩＣ」内部には「ｍ（ｍ≧２）種類の補正データを記憶する補正データ記憶回路」は存在しない点。
〈相違点２〉ｍ種類の補正データの切り替えタイミングにつき、本願発明が「前記データ信号記憶回路に供給されるｎ個のデータ信号の切り替えタイミングに同期」としているのに対し、引用発明１には同限定がない点。
　
４．相違点についての判断及び本願発明の進歩性の判断
　以下、本審決では「発明を特定するための事項」という意味で「構成」との用語を用いる。
（１）相違点１について
　原査定の拒絶の理由に引用された特開平８−３４１３８号公報（以下「引用例２」という。）には、「本発明のプリントヘッド駆動回路によれば、補正データを予め補正データ保持手段に保持して、論理演算手段により印字データ保持手段の出力と補正データ保持手段の出力とのＡＮＤ出力を行ってＬＥＤ素子の発光量バラツキを補正し、１ライン分の印字データを読み出すごとに補正データを読み出す必要がないので、印字速度を高めることができる。」（段落【００１７】）、「第１実施例におけるＬＥＤヘッド駆動ＩＣにおける駆動回路１は、図１に示すように、６４ビットのシフトレジスタ１０と、６４ビットの第１ラッチ回路２０と、第１ＡＮＤ回路部３０と、第３スイッチ部５０とを有する。さらに、駆動回路１は、第２ラッチ回路２５と、第１スイッチ部７０と、第２スイッチ部７５と、第２ＡＮＤ回路部８０とを有している。」（段落【００２２】）、「ＲＯＭ６５には、各ＬＥＤ素子の発光量に基づいて定められた補正データが格納されている。」（段落【００３１】）及び「ＬＥＤプリンタの電源を入れた場合に、実際に印字を始めるまでの期間（これを「ウォームアップ時間」とする）があるが、この時間を利用してＲＯＭ６５に格納された補正データを第２ラッチ回路２５にラッチさせる。」（段落【００３２】）との各記載があり、「第２ラッチ回路２５」が段落【００１７】の「補正データ保持手段」の具体例であり、これは「ＬＥＤヘッド駆動ＩＣ」（本願発明の「駆動用ＩＣ」相当）内の「データ信号記憶回路」ということができるから、引用例２には、駆動用ＩＣの外部に記憶された補正データを駆動用ＩＣ内のデータ信号記憶回路（ラッチ回路）に記憶する技術（以下「引用例２記載の技術」という。）が記載されている。
　ところで、引用例１には、ＬＥＤアレイチップごとに駆動電流値に対応するデータを記憶した場合の実施例（引用発明１の実施例ではない）として、「メモリ７から各ＬＥＤアレイチップに対応するデータを読み出し、そのデータをシフトレジスタ６へ与える」（記載キ）ことが記載されている。１つ１つのＬＥＤについての補正電流値に対応するデータを記憶した場合（すなわち引用発明１）に、上記実施例同様の手段を採用すれば、１つ１つのＬＥＤアレイに対応するデータを読み出し、そのデータをシフトレジスタへ与えることになるから、データ転送量は個々のＬＥＤアレイチップのＬＥＤ数（本願発明の「ｎ」）に補正ビット数を乗じた数となり、駆動すべきＬＥＤアレイチップを変更するごとに、それだけのデータを転送すれば印字速度が遅くなるおそれが十分あることは明らかといえる。
　そうであれば、引用例１には、１つ１つのＬＥＤについての補正電流値に対応するデータを記憶した場合の補正手段について特段の記載はないけれども、印字速度を高めるために引用例２記載の技術を採用し、メモリ（引用例２記載のＲＯＭ６５がこれに相当）に記憶されたデータを駆動ＩＣに転送し、駆動ＩＣ内のラッチ回路（引用発明１の「ラッチ回路」とは別である。）にラッチする構成を採用することは当業者にとって想到容易である。同構成を採用した場合には、新たに設けたラッチ回路が機能上のみならず構造上も本願発明の「データ信号記憶回路」に相当し、引用発明１の「駆動ＩＣ」自体が本願発明の「駆動用ＩＣ」に相当することになるから、相違点１に係る本願発明の構成に至る。
　さらに、引用例２には、「第２実施例に基づくＬＥＤヘッド駆動ＩＣにおける駆動回路１´は、上記第１実施例とほぼ同様の構成であるが、補正データを保持するラッチ回路が複数設けられている点が異なる。」（段落【００４２】）及び「補正データ切換え回路１２０には、補正データ切換え用デコーダ１２２が接続され、この補正データ切換え用デコーダ１２２にはストローブ信号（ＳＴＲ）が入力される。」（段落【００４３】）との各記載があり、補正データを保持するラッチ回路が複数設けることの技術的意義や切り替えタイミングは本願発明と異なるけれども、引用発明１自体が補正データを切り替えるものであることを考慮すれば、補正データの切り替えを前提として、引用発明１に引用例２記載の技術を採用し、相違点１に係る本願発明の構成に至ることはなお一層容易というべきである。
　この点請求人は「引用例２（審決注；審決の引用例２）に記載の発明は印字時間を、引用例３（審決注；審決の引用例１）に記載の発明は駆動電流を補正の対象とします。このように、補正対象が時間と電流で全く相違するので、これらを組み合わせることの動機付けが存在しません。」（平成１６年９月９日付けで提出された審判請求書の請求の理由についての手続補正書３頁４０〜４３行）と主張するところ、具体的な補正対象が異なることは事実であるが、補正データをどのように管理し利用するかは、補正対象の相違とは直接関係しないから、上記主張を採用することはできない。
　
（２）相違点２について
　引用例１の記載エにあるとおり、引用発明１では、ラッチ信号が入力されることにより、シフトレジスタのデータがラッチ回路にラッチされるのだから、ラッチ信号入力時点が本願発明の「データ信号記憶回路に供給されるｎ個のデータ信号の切り替えタイミング」に相当する。
　そして、引用例１記載の実施例では、ｎ個のデータ信号（シフトレジスタ６の出力）はトランジスタＴ１、Ｔ２、・・・、Ｔ８をＯＮ、ＯＦＦするように接続されており（引用例１の記載ク）、引用例１の記載ウにあるとおり、ストローブ信号に同期してラッチ回路の各ラッチ信号を出力するのだから、前のストローブ信号の出力後から次のストローブ信号入力の時点までに、記憶したｍ種類の補正データを切り替えて出力しなければならない。
　ところで、引用発明１において、ｍ種類の補正データを駆動ＩＣ内のラッチ回路（引用発明１の「ラッチ回路」とは別である。）にラッチする場合（そのようにすることが容易であることは（１）で述べたとおりである）には、同ラッチ回路出力を読み出す時間は必要がなく、適宜の信号により出力を切り替えるだけである。また、引用発明１において、ｎ個のラッチセルにラッチするためのラッチ信号入力時点が前のストローブ信号の出力後から次のストローブ信号入力の時点の間にあることは明らかである。そうであれば、上記ラッチ回路（補正データ記憶回路）出力切り替えに要する上記適宜の信号として、ｎ個のラッチセルにラッチするためのラッチ信号入力を採用すれば、余分な切り替え信号が不要となるのだから、そのようにすることは設計事項というべきであり、引用発明１を出発点とした場合には、当業者にとって想到容易である。
　
（３）本願発明の進歩性の判断
　相違点１，２に係る本願発明の構成を採用することは当業者にとって想到容易であり、これら構成を採用したことによる格別の作用効果を認めることもできない。
　したがって、本願発明は引用発明１及び引用例２記載の技術に基づいて当業者が容易に発明をすることができたものであるから、特許法２９条２項の規定により特許を受けることができない。
　
第３　むすび
　本願発明が特許を受けることができない以上、本願のその余の請求項に係る発明について検討するまでもなく、本願は拒絶を免れない。
　よって、結論のとおり審決する。