【事件の表示】
　特願２００２−３８５５０「半導体装置及びその製造方法」拒絶査定不服審判事件〔平成１５年８月２９日出願公開，特開２００３−２４３６２１〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
第１　手続の経緯
　本願は，平成１４年２月１５日の出願であって，平成１８年７月１８日付けで手続補正がなされ，同年８月４日付けで拒絶査定がなされ，これに対して，同年９月２７日に拒絶査定不服審判が請求されるとともに，同日付けで手続補正がなされ，その後当審において，平成２０年１１月１１日付けで審尋がなされ，平成２１年１月３０日に回答書が提出されたものである。
　
第２　平成１８年９月２７日付けの手続補正について
［補正の却下の決定の結論］
　平成１８年９月２７日付けの手続補正（以下「本件補正」という。）を却下する。
　
［理由］
１　補正の内容
　本件補正の内，特許請求の範囲についての補正は，本件補正前の請求項１〜１０を，本件補正後の請求項１〜４とするものであって，その補正事項を整理すると，以下のようになる。
（１）補正事項１
　本件補正前の請求項１〜６を削除すること。
（２）補正事項２
ア　本件補正前の請求項６を引用する本件補正前の請求項７を，独立形式の請求項に補正して，本件補正後の請求項１に繰り上げるとともに，
イ　本件補正前の請求項６を引用する本件補正前の請求項７の「前記キャパシタの側面上の前記キャパシタ保護膜に接する第１のホールを前記第２の絶縁膜に形成する工程と，」を，本件補正後の請求項１の「前記キャパシタの側面上の前記キャパシタ保護膜が露出するまで前記第２の絶縁膜を選択的にエッチングし，第１のホールを前記第２の絶縁膜に形成する工程と，」と補正すること。
（３）補正事項３
　本件補正前の請求項８〜１０を，本件補正後の請求項２〜４に繰り上げると共に，それぞれが引用する請求項を，本件補正後の請求項の番号に合わせて補正すること。
　
２　補正の目的の適否及び新規事項の追加の有無
（１）補正事項１について
　補正事項１は，本件補正前の請求項１〜６をそれぞれ削除するものであるから，平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第１号に掲げる請求項の削除を目的とするものに該当することは明らかであり，また，本願の願書に最初に添付した明細書及び図面（以下「当初明細書等」という。）のすべての記載を総合することにより導かれる技術的事項との関係において，新たな技術的事項を導入しないものであって，当初明細書等の範囲内においてなされたものである。
（２）補正事項２について
ア　補正事項２のアは，本件補正前の請求項６を削除することに伴って，請求項を繰り上げ，また，独立形式の請求項にして，記載を明りょうにするものであるから，平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第４号に掲げる明りょうでない記載の釈明を目的とするものに該当し，また，当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において，新たな技術的事項を導入しないものであって，当初明細書等の範囲内においてなされたものである。
イ　補正事項２のイは，本件補正前の「前記キャパシタの側面上の前記キャパシタ保護膜に接する第１のホールを前記第２の絶縁膜に形成する工程」を，「前記キャパシタの側面上の前記キャパシタ保護膜が露出するまで前記第２の絶縁膜を選択的にエッチングし，第１のホールを前記第２の絶縁膜に形成する工程」に補正し，第１のホールを第２の絶縁膜に形成する工程を具体的に限定するものであるから，平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。また，「前記キャパシタの側面上の前記キャパシタ保護膜が露出するまで前記第２の絶縁膜を選択的にエッチングし，第１のホールを前記第２の絶縁膜に形成する工程」は，当初明細書等に，「次に，図７（ｂ）に示すように，レジスト２０の開口部２０ａを通してフッ素系反応ガスを用いて第２層間絶縁膜１９をエッチングして垂直方向に異方性エッチングを行うことにより，第３のコンタクトホール１９ａの上部を形成する。」（段落【００６８】）と記載され，図７（ｂ）に，キャパシタＱ１，Ｑ２の側面上のキャパシタ保護膜１８が露出するまで第２の絶縁膜１９を選択的にエッチングした断面図が図示されているから，当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において，新たな技術的事項を導入しないものであって，当初明細書等の範囲内においてなされたものである。
（３）補正事項３について
　補正事項３は，本件補正前の請求項１〜６を削除したことに伴って，それぞれ請求項を繰り上げ，必要に応じて引用する請求項を変更して，記載を明りょうにするものであるから，平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第４号に掲げる明りょうでない記載の釈明を目的とするものに該当し，また，当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において，新たな技術的事項を導入しないものであって，当初明細書等の範囲内においてなされたものである。
　
３　独立特許要件の検討
　以上で検討したとおり，補正事項２のイは，平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものであり，かつ，平成１４年法律第２４号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項の規定に適合するものであるから，本件補正後の特許請求の範囲に記載されている事項により特定される発明が，特許出願の際独立して特許を受けることができるものであるか否かについて，さらに検討を進める。
　
３−１　本件補正後の請求項に係る発明
　本件補正後の請求項１〜４に係る発明は，平成１８年９月２７日付けの手続補正により補正された明細書及び図面の記載からみて，その特許請求の範囲の請求項１〜４に記載された事項により特定されるとおりのものであり，その内の請求項１に係る発明（以下「補正発明」という。）は，次のとおりのものである。
「【請求項１】半導体基板に第１の不純物拡散領域を形成する工程と，
　前記半導体基板の上方に第１の絶縁膜を形成する工程と，
　前記第１の絶縁膜上に第１導電膜，強誘電体膜及び第２導電膜を順に形成する工程と，
　第１のマスクを用いて前記第２導電膜，前記強誘電体膜及び前記第１導電膜をパターニングしてキャパシタを形成する工程と，
　前記キャパシタの上面と側面の上に前記第１の絶縁膜とは異なる材料からなる絶縁性のキャパシタ保護膜を形成する工程と，
　前記キャパシタ保護膜と前記第１の絶縁膜の上に，前記キャパシタ保護膜に対して選択的にエッチングできる材料からなる第２の絶縁膜を形成する工程と，
　前記キャパシタの側面上の前記キャパシタ保護膜が露出するまで前記第２の絶縁膜を選択的にエッチングし，第１のホールを前記第２の絶縁膜に形成する工程と，
　前記第１の不純物拡散領域に電気的に接続される導電性プラグを前記第１のホール内に形成する工程と
を有し，
　前記キャパシタは，前記第１の不純物拡散領域の上方において間隔をおいて２つ形成され，前記第１のホールは，２つの前記キャパシタの間であってそれぞれの前記キャパシタの前記上面及び前記側面の上の前記キャパシタ保護膜によってセルフアライン的に形成されることを特徴とする半導体装置の製造方法。」
　
３−２　引用例に記載された発明
（１）原査定の拒絶の理由に引用された特開２００１−２１０７９８号公報（平成１３年８月３日出願公開，以下「引用例」という。）には，次の記載がある。
ア　「【００１７】
ＦｅＲＡＭの商業的な成功によっても，埋込み形メモリのコストを最小にする必要がある。合計のメモリコストは主としてセルサイズ，周辺比サイズ，歩留まりの影響，およびメモリに対応する付加プロセスコストによって左右される。埋込み形ＤＲＡＭおよびフラッシュのような標準の埋込み形メモリと比べてビット当たりのコストの利点を得るためには，標準の埋込み形メモリのテクノロジーで得られるのと同様なＦｅＲＡＭセルサイズをそなえることが望ましい。
イ　図１を参照して，「【００２１】
【発明の実施の形態】本発明の以下の説明は，チップ上のディジタル信号プロセッサ，マイクロプロセッサ，スマートカード，マイクロコンピュータ，マイクロコントローラ，またはシステムに見出すことができる論理デバイスおよび他のデバイスとともにＦｅＲＡＭデバイスを集積することを中心としているが，本発明を使用してスタンドアロンＦｅＲＡＭデバイス，または他の多くのデバイス型をそなえる
半導体チップに集積されたＦｅＲＡＭデバイスを製造する
構造１０２は
ｎ型またはｐ型にドーピングされた単結晶シリコン基板
ウ　図１を参照して，「【００２３】・・・
ソース／ドレイン領域１０８は
従来のドーパントおよび処理条件を使用してインプランテーション
【００２４】
誘電体層１１２が基板全体の上に形成
基板
に対するコンタクトのための開口が形成されるように，誘電体層１１２に対してパターン形成およびエッチング
開口は一つ以上の導電性の材料
プラグ１１４で充たされる
【００２５】
誘電体層１１２は
ＳｉＯ
２
で構成
エ　図１を参照して，「【００３８】コンデンサの側壁は好ましくはかなり急峻である。
側壁拡散障壁は
コンデンサスタック上に形成
コンデンサの中にほとんどの物質が拡散することからコンデンサを保護
コンデンサからの物質の外への拡散から構造の残りを保護
オ　図２及び図３ａを参照して，「【００５３】図３ａおよび図２のプロセスステップ２０２に示すように，標準の半導体処理手法を使用して
レベル間誘電体層１１２が形成
カ　図２及び図３ａを参照して，「【００５５】次に，
ステップ２０４で，下電極材料３０４（１２４）が形成
キ　図３ｂを参照して，「【００５７】図３ｂに示すように，
ステップ２０８でコンデンサ誘電体層３０６が形成
層３０６（１２６）
ＰＺＴ
で構成
【００５８】
ステップ２１０で，上電極３０８／３１０（１２８／１３０）が形成
ク　図２及び図３ｂを参照して，「【００６１】どの従来形式のパターン形成も使用することができるが，
フォトレジストマスクが好適
パターン形成マスクが形成
このエッチングは
上電極，ＰＺＴ，下電極
をエッチング
ケ　図３ｃを参照して，「【００６５】次のプロセスは図３ｃに示すように，
側壁拡散障壁３１４／３１６（１１８／１２０）
拡散層は酸化アルミニウムの層３１６（１１８）と窒化シリコンの層３１４（１２０）で構成
コ　図１及び図４ａを参照して，「【００８３】図４ａに示すように，半導体デバイス処理で普通に行われているように
ウェーハ全体の上にレベル間誘電体層４０８が形成
レベル間誘電体層４０８は図１の層１３４と同等
酸化物
で構成
層４０８は三つの材料で構成される拡散障壁の上に形成
層４０６は
Ｓｉ
ｘ
Ｎ
ｙ
この層は層４０８のエッチングの間，エッチストップとしての役目を果たす
【００８４】図４ｂに示すように，レベル間誘電体層４０８の上にＢＡＲＣ（bottomantireflective coating，下反射防止コーティング）層４１０が形成される。次に，
フォトレジスト層４１２
が形成
コンタクト４１４および４１６を形成すべきＢＡＲＣ層４１０の部分を露出するようにパターン形成
ＢＡＲＣ層４１０がエッチングされた後，層４０６に対する良好なエッチング選択度を与えるエッチング用試薬でレベル間誘電体層４０８がエッチング
サ　図４ｄを参照して，「【００９１】好ましくは，
層４０２および４０４をエッチングする
ステップは
相互接続孔１１６の中のプラグ１１４を露出
【００９２】図４ｄには導電性の相互接続が示されている。好ましくは，
導電性の相互接続はライナー／障壁層４３０と導電性プラグ４３２で形成
シ　図１には，
コンデンサ１２５が，ソース／ドレイン領域１０８の上方に，間隔をおいて２つ形成
デバイス１０３の導電性プラグ１３６が，２つのコンデンサ１２５の間に形成
（２）上記（１）イによれば，引用例に記載された発明は，半導体チップに集積されたＦｅＲＡＭデバイスを製造するのであるから，「半導体装置の製造方法」に関するものである。
（３）上記（１）イ及びウによれば，引用例には，構造１０２が，ｎ型またはｐ型にドーピングされた単結晶シリコン基板であること，及び，ソース／ドレイン領域１０８が，従来のドーパント及び処理条件を使用してインプランテーションされることが記載されているから，図１を参酌すると，単結晶シリコン基板である構造１０２に，ドーパントをインプランテーションしてソース／ドレイン領域１０８を形成する工程が開示されている。
（４）上記（１）ウ及びオによれば，引用例には，ＳｉＯ２で構成されたレベル間誘電体層１１２が基板全体の上に形成されることが記載されているから，構造１０２の上に，ＳｉＯ２で構成されたレベル間誘電体層１１２を形成する工程が開示されている。
（５）上記（１）カ及びキによれば，引用例には，ステップ２０４で下電極材料３０４（１２４）が形成され，ステップ２０８でＰＺＴで構成されるコンデンサ誘電体層３０６（１２６）が形成され，ステップ２１０で上電極３０８／３１０（１２８／１３０）が形成されることが記載されているから，図３ａ及び図３ｂを参酌すれば，レベル間誘電体層１１２の上に，下電極材料３０４（１２４），コンデンサ誘電体層３０６（１２６）及び上電極３０８／３１０（１２８／１３０）を順に形成する工程が開示されている。
（６）上記（１）クによれば，引用例には，フォトレジストマスクからなるパターン形成マスクで，上電極，ＰＺＴ（すなわち，コンデンサ誘電体層３０６（１２６）），下電極をエッチングすることが記載されており，また，このエッチングによりコンデンサ１２５を形成していることは明らかであるから，フォトレジストマスクからなるパターン形成マスクで，上電極３０８／３１０（１２８／１３０），コンデンサ誘電体層３０６（１２６），下電極材料３０４（１２４）をエッチングしてコンデンサ１２５を形成する工程が開示されている。
（７）上記（１）エ及びケによれば，引用例には，側壁拡散障壁３１４／３１６（１１８／１２０）は，コンデンサスタック上に形成され，酸化アルミニウムの層３１６（１１８）と窒化シリコンの層３１４（１２０）で構成されることが記載されているから，図１及び図３ｃにおけるコンデンサ１２５と側壁拡散障壁３１４／３１６（１１８／１２０）との位置関係を参酌すれば，コンデンサ１２５の上面と側面の上に，酸化アルミニウムの層３１６（１１８）と窒化シリコンの層３１４（１２０）で構成される側壁拡散障壁３１４／３１６（１１８／１２０）を形成する工程が開示されている。
（８）上記（１）コによれば，引用例には，酸化物等で構成されたレベル間誘電体層４０８（１３４）が，側壁拡散障壁３１４／３１６（１１８／１２０）を含むウェーハ全体の上に形成されること，及び，側壁拡散障壁３１４／３１６（１１８／１２０）のＳｉｘＮｙからなる層４０６が，レベル間誘電体層４０８（１３４）のエッチングの間，エッチストップとしての役目を果たすことが記載されている。したがって，図４ａにおける側壁拡散障壁３１４／３１６（１１８／１２０）及びレベル間誘電体層１１２と，レベル間誘電体層４０８（１３４）との位置関係を参酌すれば，引用例には，側壁拡散障壁３１４／３１６（１１８／１２０）とレベル間誘電体層１１２の上に，側壁拡散障壁３１４／３１６（１１８／１２０）に対して選択的にエッチングできる酸化物等からなるレベル間誘電体層４０８（１３４）を形成する工程が開示されている。
（９）上記（１）コによれば，引用例には，フォトレジスト層４１２が形成され，コンタクト（相互接続孔）４１６を形成すべきＢＡＲＣ層４１０の部分を露出するようにパターン形成され，ＢＡＲＣ層４１０がエッチングされた後，側壁拡散障壁３１４／３１６（１１８／１２０）の層４０６に対する良好なエッチング選択度を与えるエッチング用試薬でレベル間誘電体層４０８（１３４）がエッチングされることが記載されているから，側壁拡散障壁３１４／３１６（１１８／１２０）が露出するまでレベル間誘電体層４０８（１３４）を選択的にエッチングし，相互接続孔４１６をレベル間誘電体層４０８（１３４）に形成する工程が開示されている。
（１０）上記（１）ウ及びサによれば，引用例には，基板（すなわち，ソース／ドレイン領域１０８）に対するコンタクトのための開口（すなわち，相互接続孔１１６）が形成されるように，レベル間誘電体層１１２に対してパターン形成及びエッチングが行われ，開口（すなわち，相互接続孔１１６）は一つ以上の導電性の材料かならるプラグ１１４で充たされること，及び，側壁拡散障壁３１４／３１６（１１８／１２０）の層４０２及び４０４をエッチングするステップが，相互接続孔１１６の中のプラグ１１４を露出し，導電性の相互接続をライナー／障壁層４３０と導電性プラグ４３２で形成することが記載されている。したがって，図１及び図４ｄにおけるソース／ドレイン領域１０８と，プラグ１１４及び導電性プラグ４３２との接続関係を参酌すれば，引用例には，ソース／ドレイン領域１０８に電気的に接続される導電性プラグ４３２を相互接続孔４１６に形成する工程が開示されている。
（１１）上記（１）シによれば，引用例には，コンデンサ１２５が，ソース／ドレイン領域１０８の上方に，間隔をおいて２つ形成されていることが開示されている。
（１２）上記（１）シによれば，引用例には，デバイス１０３のプラグ１３６が，２つのコンデンサ１２５の間に形成されていることが図示され，また，デバイス１０３のプラグ１３６は，図４ｄでは相互接続孔４１６に形成された導電性プラグ４３２であるから，引用例には，相互接続孔４１６が，２つのコンデンサ１２５の間に形成されていることが開示されている。
（１３）よって，引用例には，以下の発明（以下「引用発明」という。）が記載されている。
「単結晶シリコン基板である構造１０２に，ドーパントをインプランテーションしてソース／ドレイン領域１０８を形成する工程と，
　構造１０２の上に，ＳｉＯ２で構成されたレベル間誘電体層１１２を形成する工程と，
　レベル間誘電体層１１２の上に，下電極材料３０４（１２４），コンデンサ誘電体層３０６（１２６）及び上電極３０８／３１０（１２８／１３０）を順に形成する工程と，
　フォトレジストマスクからなるパターン形成マスクで，上電極３０８／３１０（１２８／１３０），コンデンサ誘電体層３０６（１２６），下電極材料３０４（１２４）をエッチングしてコンデンサ１２５を形成する工程と，
　コンデンサ１２５の上面と側面の上に，酸化アルミニウムの層３１６（１１８）と窒化シリコンの層３１４（１２０）で構成される側壁拡散障壁３１４／３１６（１１８／１２０）を形成する工程と，
　側壁拡散障壁３１４／３１６（１１８／１２０）とレベル間誘電体層１１２の上に，側壁拡散障壁３１４／３１６（１１８／１２０）に対して選択的にエッチングできる酸化物等からなるレベル間誘電体層４０８（１３４）を形成する工程と，
　側壁拡散障壁３１４／３１６（１１８／１２０）が露出するまでレベル間誘電体層４０８（１３４）を選択的にエッチングし，相互接続孔４１６をレベル間誘電体層４０８（１３４）に形成する工程と，
　ソース／ドレイン領域１０８に電気的に接続される導電性プラグ４３２を相互接続孔４１６に形成する工程と
を有し，
　コンデンサ１２５は，ソース／ドレイン領域１０８の上方に，間隔をおいて２つ形成され，相互接続孔４１６は，２つのコンデンサ１２５の間に形成されていることを特徴とする半導体装置の製造方法。」
　
３−３　補正発明と引用発明との対比
（１）引用発明の「構造１０２」は，単結晶シリコン基板であるから，補正発明の「半導体基板」に相当し，引用発明の「ソース／ドレイン領域１０８」は，ドーパントをインプランテーションして形成するから，補正発明の「第１の不純物拡散領域」に相当する。したがって，引用発明の「単結晶シリコン基板である構造１０２に，ドーパントをインプランテーションしてソース／ドレイン領域１０８を形成する工程」は，補正発明の「半導体基板に第１の不純物拡散領域を形成する工程」に相当する。
（２）引用発明の「レベル間誘電体層１１２」は，補正発明の「第１の絶縁膜」に相当するから，引用発明の「構造１０２の上に，ＳｉＯ２で構成されたレベル間誘電体層１１２を形成する工程」は，補正発明の「前記半導体基板の上方に第１の絶縁膜を形成する工程」に相当する。
（３）引用発明の「下電極材料３０４（１２４）」，「コンデンサ誘電体層３０６（１２６）」，「上電極３０８／３１０（１２８／１３０）」は，補正発明の「第１導電膜」，「強誘電体膜」，「第２導電膜」にそれぞれ相当するから，引用発明の「レベル間誘電体層１１２の上に，下電極材料３０４（１２４），コンデンサ誘電体層３０６（１２６）及び上電極３０８／３１０（１２８／１３０）を順に形成する工程」は，補正発明の「前記第１の絶縁膜上に第１導電膜，強誘電体膜及び第２導電膜を順に形成する工程」に相当する。
（４）引用発明の「フォトレジストマスクからなるパターン形成マスク」，「コンデンサ１２５」は，補正発明の「第１のマスク」，「キャパシタ」にそれぞれ相当するから，引用発明の「フォトレジストマスクからなるパターン形成マスクで，上電極３０８／３１０（１２８／１３０），コンデンサ誘電体層３０６（１２６），下電極材料３０４（１２４）をエッチングしてコンデンサ１２５を形成する工程」は，補正発明の「第１のマスクを用いて前記第２導電膜，前記強誘電体膜及び前記第１導電膜をパターニングしてキャパシタを形成する工程」に相当する。
（５）上記３−２（１）エによれば，引用発明の「側壁拡散障壁３１４／３１６（１１８／１２０）」は，コンデンサの中にほとんどの物質が拡散することからコンデンサを保護し，コンデンサからの物質の外への拡散から構造の残りを保護するのであるから，コンデンサ１２５に対する保護膜であることは，明らかである。そうすると，引用発明の「側壁拡散障壁３１４／３１６（１１８／１２０）」は，補正発明の「第１の絶縁膜」に相当する「レベル間誘電体層１１２」のＳｉＯ２とは異なる材料である，「酸化アルミニウムの層３１６（１１８）と窒化シリコンの層３１４（１２０）」からなる絶縁性の層であるから，補正発明の「キャパシタ保護膜」に相当する。したがって，引用発明の「コンデンサ１２５の上面と側面の上に，酸化アルミニウムの層３１６（１１８）と窒化シリコンの層３１４（１２０）で構成される側壁拡散障壁３１４／３１６（１１８／１２０）を形成する工程」は，補正発明の「前記キャパシタの上面と側面の上に前記第１の絶縁膜とは異なる材料からなる絶縁性のキャパシタ保護膜を形成する工程」に相当する。
（６）引用発明の「レベル間誘電体層４０８（１３４）」は，補正発明の「キャパシタ保護膜」に相当する「側壁拡散障壁３１４／３１６（１１８／１２０）」に対して，選択的にエッチングできる酸化物等からなるから，補正発明の「第２の絶縁膜」に相当する。したがって，引用発明の「側壁拡散障壁３１４／３１６（１１８／１２０）とレベル間誘電体層１１２の上に，側壁拡散障壁３１４／３１６（１１８／１２０）に対して選択的にエッチングできる酸化物等からなるレベル間誘電体層４０８（１３４）を形成する工程」は，補正発明の「前記キャパシタ保護膜と前記第１の絶縁膜の上に，前記キャパシタ保護膜に対して選択的にエッチングできる材料からなる第２の絶縁膜を形成する工程」に相当する。
（７）引用発明の「相互接続孔４１６」は，「側壁拡散障壁３１４／３１６（１１８／１２０）が露出するまでレベル間誘電体層４０８（１３４）を選択的にエッチングし，」「レベル間誘電体層４０８（１３４）に形成する」のであるから，キャパシタの側面上のキャパシタ保護膜が露出するまで第２の絶縁膜を選択的にエッチングすることは別にして，補正発明の「第１のホール」に対応する。したがって，引用発明の「側壁拡散障壁３１４／３１６（１１８／１２０）が露出するまでレベル間誘電体層４０８（１３４）を選択的にエッチングし，相互接続孔４１６をレベル間誘電体層４０８（１３４）に形成する工程」は，補正発明の「前記キャパシタの側面上の前記キャパシタ保護膜が露出するまで前記第２の絶縁膜を選択的にエッチングし，第１のホールを前記第２の絶縁膜に形成する工程」に対応し，補正発明と引用発明は，補正発明が，キャパシタの側面上のキャパシタ保護膜が露出するまで第２の絶縁膜を選択的にエッチングすることは別にして，「前記キャパシタ保護膜が露出するまで前記第２の絶縁膜を選択的にエッチングし，第１のホールを前記第２の絶縁膜に形成する工程」を具備する点で共通する。
（８）引用発明の「導電性プラグ４３２」は，補正発明の「第１の不純物拡散領域」に相当する「ソース／ドレイン領域１０８」に電気的に接続されるのであるから，補正発明の「導電性プラグ」に相当する。したがって，引用発明の「ソース／ドレイン領域１０８に電気的に接続される導電性プラグ４３２を相互接続孔４１６に形成する工程」は，補正発明の「前記第１の不純物拡散領域に電気的に接続される導電性プラグを前記第１のホール内に形成する工程」に相当する。
（９）引用発明の「コンデンサ１２５は，ソース／ドレイン領域１０８の上方に，間隔をおいて２つ形成され」る構成は，補正発明の「前記キャパシタは，前記第１の不純物拡散領域の上方において間隔をおいて２つ形成され」る構成に相当する。
（１０）引用発明の「相互接続孔４１６は，２つのコンデンサ１２５の間に形成されている」構成は，補正発明の「前記第１のホールは，２つの前記キャパシタの間」に「形成される」構成に相当する。したがって，引用発明の「相互接続孔４１６は，２つのコンデンサ１２５の間に形成されていること」は，補正発明の「前記第１のホールは，２つの前記キャパシタの間であってそれぞれの前記キャパシタの前記上面及び前記側面の上の前記キャパシタ保護膜によってセルフアライン的に形成されること」に対応し，補正発明と引用発明は，補正発明の第１のホールが，それぞれのキャパシタの上面及び側面の上のキャパシタ保護膜によってセルフアライン的に形成されることは別にして，「前記第１のホールは，２つの前記キャパシタの間に形成されること」で共通する。
（１１）以上のことを踏まえると，補正発明と引用発明とは，
「半導体基板に第１の不純物拡散領域を形成する工程と，
　前記半導体基板の上方に第１の絶縁膜を形成する工程と，
　前記第１の絶縁膜上に第１導電膜，強誘電体膜及び第２導電膜を順に形成する工程と，
　第１のマスクを用いて前記第２導電膜，前記強誘電体膜及び前記第１導電膜をパターニングしてキャパシタを形成する工程と，
　前記キャパシタの上面と側面の上に前記第１の絶縁膜とは異なる材料からなる絶縁性のキャパシタ保護膜を形成する工程と，
　前記キャパシタ保護膜と前記第１の絶縁膜の上に，前記キャパシタ保護膜に対して選択的にエッチングできる材料からなる第２の絶縁膜を形成する工程と，
　前記キャパシタ保護膜が露出するまで前記第２の絶縁膜を選択的にエッチングし，第１のホールを前記第２の絶縁膜に形成する工程と，
　前記第１の不純物拡散領域に電気的に接続される導電性プラグを前記第１のホール内に形成する工程と
を有し，
　前記キャパシタは，前記第１の不純物拡散領域の上方において間隔をおいて２つ形成され，前記第１のホールは，２つの前記キャパシタの間に形成されることを特徴とする半導体装置の製造方法。」
である点で一致し，以下の点で相違する。
相違点１：補正発明では，キャパシタの側面上のキャパシタ保護膜が露出するまで第２の絶縁膜を選択的にエッチングするのに対して，引用発明は，側壁拡散障壁３１４／３１６（１１８／１２０）が露出するまでレベル間誘電体層４０８（１３４）を選択的にエッチングしているのであって，コンデンサ１２５の側面上の側壁拡散障壁３１４／３１６（１１８／１２０）が露出するまでレベル間誘電体層４０８（１３４）を選択的にエッチングしていない点。
相違点２：補正発明では，第１のホールが，それぞれのキャパシタの上面及び側面の上のキャパシタ保護膜によってセルフアライン的に形成されるのに対して，引用発明では，このような構成がない点。
　
３−４　当審の判断
（１）上記相違点１及び２について検討すると，絶縁膜を選択的にエッチングしてコンタクトホールをセルフアライン的に形成することは，例えば下記の周知例１又は周知例２に記載されているように，半導体装置の製造方法において従来周知の技術である。
　
周知例１：特開２０００−３２３６７９号公報
ア　「【０００１】
【発明の属する技術分野】この発明は，
シリコン窒化膜を用いたＳＡＣ（Self Aligned Contact）構造を有する半導体装置およびその製造方法
イ　「【００１９】図１に示すように，シリコン基板１の主表面に選択的に分離酸化膜２を形成する。この分離酸化膜２によって囲まれる活性領域内に間隔をあけて不純物拡散層３を形成する。
不純物拡散層３によって挟まれる領域上にゲート酸化膜４を介在してゲート電極（ワード線）５を形成
【００２０】
ゲート電極５を覆うようにシリコン窒化膜６を形成
・・・
【００２２】
シリコン窒化膜６を覆うように層間絶縁膜７および８が形成
シリコン酸化膜により構成
【００２３】
層間絶縁膜７はコンタクトホール９を有し，コンタクトホール９はシリコン窒化膜６およびシリコン基板１に達する
コンタクトホール９内にビット線１１を形成
ウ　「【００３２】図２に示すように，シリコン基板１の主表面に選択的に分離酸化膜２を形成した後，この分離酸化膜２によって囲まれる活性領域に不純物拡散層３を形成する。その後，熱酸化法等によりゲート酸化膜４を形成し，この
ゲート酸化膜４上にゲート電極５を形成
【００３３】その後，原料ガスとしてモノシラン（ＳｉＨ４）とアンモニア（ＮＨ３）を用い，たとえば６５０℃の温度でＬＰＣＶＤ法により，
ＳＡＣプロセス用のシリコン窒化膜６を成膜
【００３４】次に，
シリコン窒化膜６上に
層間絶縁膜７となるシリコン酸化膜を堆積
ビット線１１と不純物拡散層３を電気的に接続するためにドライエッチングプロセスにより層間絶縁膜７に自己整合的に開口部９ａを形成
シリコン窒化膜６をエッチングしてシリコン基板１に達するコンタクトホール９を形成
【００３５】その後，
コンタクトホール９内にビット線１１を形成
エ　上記ア〜ウによれば，周知例１には，ゲート電極５を覆うようにシリコン窒化膜６を形成し，シリコン窒化膜６を覆うように層間絶縁膜７が形成され，層間絶縁膜７に自己整合的に開口部９ａを形成し，シリコン窒化膜６をエッチングしてシリコン基板１に達するコンタクトホール９を形成し，コンタクトホール９内にビット線１１を形成するという，シリコン窒化膜を用いたＳＡＣ（Self Aligned Contact）構造を有する半導体装置の製造方法に関する技術が記載されている。
　
周知例２：特開２００１−１１８９９８号公報
ア　「【０００１】
【発明の属する技術分野】本発明は，半導体装置および半導体装置の製造方法に関し，とくに，
メモリセル端部にセルフアライン法で形成するダミーのパッドコンタクトによってゲート配線とビット線とが短絡する事態を避けることが可能な半導体装置
イ　「【００３２】次に，この実施の形態１の製造方法について説明する。まず，半導体基板１０に分離絶縁領域１９を熱酸化膜および熱酸化膜の埋込み法などにより形成する。分離絶縁領域１９以外の領域が活性領域１１となる。その後，図３に示すように，シリコン酸化膜１を形成し，次いで
ゲート配線を形成するシリコン膜２およびゲート配線の被覆膜である窒化膜３を順に積層
【００３３】次に，
フォトレジストのマスクにより
所望のゲート配線形状を形成
表面全体に窒化膜４を堆積
【００３４】次に，
層間絶縁膜となるシリコン酸化膜５を堆積
層間絶縁膜であるシリコン酸化膜５にＲＩＥ法等のドライエッチングを用いて
コンタクトホール１５を開口
ＲＩＥ法等のドライエッチングを用いて，コンタクトホール１５の底部の窒化膜を除去
コンタクトホールにシリコン膜をＣＶＤ法で堆積
ＲＩＥ法等のドライエッチングによりプラグ４６を形成
ウ　上記ア〜イによれば，周知例２には，所望のゲート配線形状の表面全体に窒化膜４を堆積し，次に層間絶縁膜となるシリコン酸化膜５を堆積し，層間絶縁膜であるシリコン酸化膜５にＲＩＥ法等のドライエッチングを用いてコンタクトホール１５を開口し，さらに，ＲＩＥ法等のドライエッチングを用いてコンタクトホール１５の底部の窒化膜を除去し，コンタクトホールにシリコン膜をＣＶＤ法で堆積しプラグ４６を形成するという，セルフアライン法で形成するコンタクトによってゲート配線とビット線とが短絡する事態を避けることが可能な半導体装置の製造方法に関する技術が記載されている。
　
（２）そして，上記第２，３−２（１）アによれば，引用例においても，「ＦｅＲＡＭの商業的な成功によっても，埋込み形メモリのコストを最小にする必要がある。合計のメモリコストは主としてセルサイズ，周辺比サイズ，歩留まりの影響，およびメモリに対応する付加プロセスコストによって左右される。埋込み形ＤＲＡＭおよびフラッシュのような標準の埋込み形メモリと比べてビット当たりのコストの利点を得るためには，標準の埋込み形メモリのテクノロジーで得られるのと同様なＦｅＲＡＭセルサイズをそなえることが望ましい。」と，セルサイズを小さくすること，すなわち微細化を目指していることは，明らかである。そうすると，引用発明において，微細化を達成するために，絶縁膜を選択的にエッチングしてコンタクトホールをセルフアライン的に形成するという，半導体装置の製造方法において従来周知の技術を採用し，コンデンサ１２５の側面上の側壁拡散障壁３１４／３１６（１１８／１２０）が露出するまでレベル間誘電体層４０８（１３４）を選択的にエッチングし，相互接続孔４１６がそれぞれのコンデンサ１２５の上面及び側面の上の側壁拡散障壁３１４／３１６（１１８／１２０）によってセルフアライン的に形成される構成，すなわち，補正発明のような「キャパシタの側面上のキャパシタ保護膜が露出するまで第２の絶縁膜を選択的にエッチング」し，「第１のホールが，それぞれのキャパシタの上面及び側面の上のキャパシタ保護膜によってセルフアライン的に形成される」という相違点１及び２からなる構成とすることは，当業者が容易に想到し得るものである。
（３）以上のとおり，補正発明は，従来周知の技術を勘案することにより，引用発明に基づいて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　
３−５　独立特許要件についてのまとめ
　以上のとおりであるから，本件補正は，本件補正後の特許請求の範囲の請求項１に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができないものであるから，平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しない。
　
４　本件補正についてのむすび
　以上検討したとおり，本件補正は，平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しないので，同法第１５９条第１項で読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明について
１　本願発明
　 平成１８年９月２７日付けの手続補正は，上記のとおり却下されたので，本願の請求項１〜１０に係る発明は，平成１８年７月１８日付けの手続補正により補正された明細書及び図面の記載からみて，その特許請求の範囲の請求項１〜１０に記載された事項により特定されるとおりのものであり，その内の請求項６に係る発明（以下「本願発明」という。）は，次のとおりのものである。
「【請求項６】半導体基板に第１の不純物拡散領域を形成する工程と，
　前記半導体基板の上方に第１の絶縁膜を形成する工程と，
　前記第１の絶縁膜上に第１導電膜，強誘電体膜及び第２導電膜を順に形成する工程と，
　第１のマスクを用いて前記第２導電膜，前記強誘電体膜及び前記第１導電膜をパターニングしてキャパシタを形成する工程と，
　前記キャパシタの上面と側面の上に前記第１の絶縁膜とは異なる材料からなる絶縁性のキャパシタ保護膜を形成する工程と，
　前記キャパシタ保護膜と前記第１の絶縁膜の上に，前記キャパシタ保護膜に対して選択的にエッチングできる材料からなる第２の絶縁膜を形成する工程と，
　前記キャパシタの側面上の前記キャパシタ保護膜に接する第１のホールを前記第２の絶縁膜に形成する工程と，
　前記第１の不純物拡散領域に電気的に接続される導電性プラグを前記第１のホール内に形成する工程と
を有することを特徴とする半導体装置の製造方法。」
　
２　引用発明
　引用発明は，上記第２，３−２（１３）で認定したとおりのものである。
　
３　対比・判断
　上記第２，２（２）で検討したように， 補正発明は，本件補正前の請求項６を引用する本件補正前の請求項７の「前記キャパシタは，前記第１の不純物拡散領域の上方において間隔をおいて２つ形成され，　前記第１のホールは，２つの前記キャパシタの間であってそれぞれの前記キャパシタの前記上面及び前記側面の上の前記キャパシタ保護膜によってセルフアライン的に形成されることを特徴とする請求項６に記載の半導体装置の製造方法。」を独立形式の請求項に補正して繰り上げるとともに，本件補正前の「第１のホールを第２の絶縁膜に形成する工程」を具体的に限定したものである。逆に言えば，本件補正前の発明（本願発明）は，補正発明から，本件補正前の請求項７で特定する構成をなくし，さらに前示の具体的な限定をなくしたものである。
　そうすると，本願発明の構成要件をすべて含み，これをより限定したものである補正発明が，上記第２，３−４において検討したとおり，従来周知の技術を勘案することにより，引用発明に基づいて当業者が容易に発明をすることができたものであるから，本願発明も，同様の理由により，当業者が容易に発明をすることができたものということができる。
　
４　まとめ
　以上検討したとおり，本願発明は，従来周知の技術を勘案することにより，引用発明に基づいて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　
第４　むすび
　以上のとおりであるから，本願は，他の請求項に係る発明について検討するまでもなく，拒絶すべきものである。
　よって，結論のとおり審決する。