【事件の表示】
　平成１１年特許願第２９９１９６号「情報処理装置」拒絶査定不服審判事件〔平成１３年　３月２３日出願公開、特開２００１−　７５９１９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯 
　本願は、平成１１年１０月２１日（国内優先権主張平成１１年６月２８日）の出願であって、平成１９年２月２８日付けで拒絶理由通知がなされ、同年５月２０日付けで意見書が提出されたが、同年５月２８日付けで拒絶査定がなされ、これに対して同年７月５日に拒絶査定に対する審判請求がなされるとともに同年７月３１日付けで手続補正書が提出されたものである。 
　
　
第２　補正却下の決定
１．結論
　平成１９年７月３１日付けの手続補正書による補正（以下、「本件補正」という。）を却下する。
　
２．理由
（２−１）補正の内容
　本件補正によると、その特許請求の範囲の請求項１は、
「【請求項１】第１のバスによって相互に接続された複数のノードと、前記複数のノードと第２のバスを介して接続され、前記複数のノードが前記第１のバスを使用する際に調停を行う調停ノードとを有する情報処理装置において、
前記調停ノードは、
調停の開始を前記複数のノードに対して通知する調停開始通知手段と、
前記第２のバスを“Ｈｉｇｈ”の状態に初期化する初期化手段と、を有し、
前記複数のノードは、
各ノード毎に
ユニークに
、その後は固定で変化しない
前記初期化手段によって前記第２のバスが初期化された後に、前記記憶手段に記憶されている
前記
前記設定手段が前記調停コードを出力した際の前記第２のバスが示す値を入力する入力手段と、
前記入力手段によって入力された前記第２のバスが示す値を参照し、前記第１のバスの使用権を獲得できたか否かを判定する判定手段と、を有する、
ことを特徴とする情報処理装置。」
と補正されている。なお、下線は補正箇所を示すために審判請求人が付記したものである。
　
　上記補正は、補正前の請求項１に係る発明の構成要件である「各ノード毎に割り当てられた調停コードを記憶する記憶手段」、「前記記憶手段に記憶されている調停コード」をそれぞれ「各ノード毎にユニークに割り当てられ、その後は固定で変化しない調停コードを記憶する記憶手段」、「前記記憶手段に記憶されている前記調停コード」と限定するものであり、本件補正は、特許法第１７条の２第４項第２号に規定する特許請求の範囲の減縮を目的とするものに該当するといえる。
　そこで、本件補正後の上記請求項１に記載された発明（以下、「本願補正発明」という。）が、特許出願の際独立して特許を受けることができるものであるか（特許法第１７条の２第５項において準用する同法第１２６条第５項の規程に適合するか）否かについて以下に検討する。
　
（２−２）引用例
　原査定の拒絶の理由に引用された特開平６−７５９２８号公報（以下、「引用例」という。）には、図面とともに以下の記載がある。
（ａ）「【０００１】
【産業上の利用分野】本発明は複数のプロセッシング・エレメントからなる並列計算機に係り、特に複数のプロセッシング・エレメントの間のプライオリティ制御回路に関する。
【０００２】
【従来の技術】計算機性能の飛躍的向上に関して、多数台のプロセッシング・エレメントを並列動作させる、並列計算機が有望視されている。以下ではプロセッシング・エレメントを略してＰＥと呼ぶ。こうした並列計算機では、複数のＰＥに共通な資源を同時に複数のＰＥが要求した場合、いずれか一つのＰＥに使用権を与えるプライオリティ回路が必要となる。こうしたプライオリティ制御が必要な場合としては、例えば複数のＰＥに共有されたバスの使用権の調停がある。
【０００３】また、プライオリティ制御において各ＰＥの優先順位を固定とすると、特定のＰＥに優先権が片寄り望ましくない。したがって、各々のＰＥに均等に優先権を与え、公平な資源の分配を実現するために、ラウンドロビン方式などを用いて各ＰＥの優先順位を変更する機能を設けることが必要とされる。
【０００４】プライオリティ制御回路には、全てのＰＥのプライオリティを一つのアービタ回路で制御する集中型プライオリティ回路と、各ＰＥの内部に設けられた回路でプライオリティを制御する分散型プライオリティ回路に分類できる。集中型のプライオリティ制御回路ではシステムのハードウェア量が少なくなるが、各ＰＥとは別にアービタ回路を設けなければならず、システムを構成するユニット数が増加するという欠点を持つ。それに対して分散制御型のプライオリティ制御回路は、各ＰＥにプライオリティを判定するための回路を設ける必要があり、システム全体の論理規模は増加する。しかし、ＰＥの外部のアービタ回路が不要であるため、システムを構成するユニットの種類を減らすことができる。特に、最近のＬＳＩを用いた設計においては、ＬＳＩの内部の回路は多少複雑になっても、ＬＳＩの種類を削減することが求められる。したがって分散型のプライオリティ回路を使用することが望ましい。
【０００５】従来提案された分散型プライオリティ制御回路は米国特許４５１１９５９に見られるように、可変プライオリティを実現するために、可変プライオリティエンコーダを使用した複雑な回路構成をとっている。図３に従来の分散型プライオリティ制御回路のブロック図を示す。各ＰＥから出力されたリクエスト信号１０ｅ〜４０ｅは各ＰＥ内のプライオリティエンコーダ１０ａ１１に入力され、優先順位の判断が行なわれる。その結果プライオリティエンコーダの出力１０ａ１３はリクエスト信号を出力しているＰＥの中で最も優先度の高いＰＥの番号を示す。したがって、１０ａ１３と各ＰＥのＰＥ番号１０ｋを比較器１０ａ１２で比較することにより、各ＰＥのプライオリティを判断できる。最も優先順位の高いＰＥに対しては、アクセプト信号１０ｈを通じて共有資源の使用を許可することが通知される。また可変プライオリティを実現するために、各ＰＥにはプライオリティレジスタ１０ｂを設け、１サイクルごとにプライオリティ値１０ｆを変更する。プライオリティ値１０ｆに応じてプライオリティエンコーダ１０ａ１１の優先順位を変更することにより、各ＰＥの優先順位を変更することができる。
」（段落【０００１】〜【０００５】）
　
（ｂ）「【００１４】
【実施例】図１、図２に本発明の１実施例を示す。図１は４台のＰＥのプライオリティを判定する回路である。図２は図１のマスク回路の詳細な動作を表わしたものである。図１において１０〜４０はＰＥ、９０はＰＥ間でリクエスト信号を伝達するためのプライオリティバスである。図１においてＰＥ１０の内部のみ詳細を記す。他のＰＥ２０〜ＰＥ４０についても内部の４進カウンタの初期値であるＰＥ番号２０ｋ〜４０ｋ以外全く同じ回路で構成される。図において１０ｄは計算処理を行うプロセッサ、１０ｅはプロセッサ１０の出力するリクエスト信号である。また、１０ｃは他のＰＥから出力されるリクエスト信号群である。１０ａはプライオリティ判定回路、１０ｄは自ＰＥが一番優先順位が高いことを示すアクセプト信号である。また、１０ｂは可変プライオリティ制御を行うためのプライオリティレジスタである。本実施例では、各ＰＥの内部にマスク回路１０ａ２、１０ａ３、マスク発生回路１０ａ１により構成されるプライオリティ判定回路１０ａ、及びプライオリティレジスタ１０ｂを設けたことに特徴がある。
」（段落【００１４】）
　
（ｃ）引用例の図３には、複数のプロセッシング・エレメント１０ｅ〜４０ｅ内のプロセッサ及びプライオリティエンコーダが接続されたプライオリティバス９０、及び、プライオリティエンコーダ１０ａ１１及び比較器１０ａ１２からなるプライオリティ判定回路、が図示されており、また、プライオリティバスは複数の信号線からなり、各プロセッサとプライオリティバスとは異なる信号線によって接続され、プロセッサ１０ｄが、プライオリティバス９０にリクエスト信号１０ｅを出力することが図示されている。
　ここで、引用例の図１、図３及び前記（２−２）（ｂ）の記載を参酌すると、プライオリティバス９０が、複数のプロセッシング・エレメント間でリクエスト信号を伝達し、バスの使用権の調停をおこなうためのバスであること、プライオリティレジスタ１０ｂから、プライオリティ値１０ｆが各ＰＥのリクエスト信号１０ｃと可変プライオリティエンコーダ１０ａ１１に入力され、プライオリティエンコーダ１０ａ１１から出力１０ａ１３を出力していることは明らかである。
　よって、引用例には、以下のような発明（以下、「引用発明」という。）が開示されていると認められる。
　
「複数のプロセッシング・エレメントを並列動作させる並列計算機における、複数のプロセッシング・エレメントに共有された資源であるバスの使用権の調停において、
複数のプロセッシング・エレメント間でリクエスト信号を伝達するプライオリティバス９０によって、複数のプロセッシング・エレメント１０〜４０が接続され、
プライオリティ判定回路は、プライオリティエンコーダ１０ａ１１及び比較器１０ａ１２からなり、
各プロセッシング・エレメント内のプロセッサから出力されたリクエスト信号１０ｅ〜４０ｅが各プロセッシング・エレメント内のプライオリティエンコーダ１０ａ１１に入力され、プライオリティレジスタのプライオリティ値とから優先順位の判断が行なわれ、
その結果プライオリティエンコーダの出力１０ａ１３がリクエスト信号を出力しているＰＥの中で最も優先度の高いプロセッシング・エレメントの番号を示し、
したがって、プライオリティエンコーダの出力１０ａ１３と各プロセッシング・エレメントのプロセッシング・エレメント番号１０ｋを比較器１０ａ１２で比較することにより、各プロセッシング・エレメントのプライオリティを判断でき、
最も優先順位の高いプロセッシング・エレメントに対しては、アクセプト信号１０ｈを通じて複数のプロセッシング・エレメントに共有された資源であるバスの使用を許可することが通知され、
また、可変プライオリティを実現するために、前記プロセッシング・エレメントにはプライオリティレジスタ１０ｂにおける、１サイクルごとにプライオリティ値１０ｆを変更し、
プライオリティ値１０ｆに応じてプライオリティエンコーダ１０ａ１１の優先順位を変更することにより、各プロセッシング・エレメントの優先順位を変更することができる、
分散型プライオリティ制御回路。」
　
（２−３）対比
　本願補正発明と引用発明とを対比する。
　引用発明の複数のプロセッシング・エレメントが共有する資源である「バス」は、本願補正発明の「第１のバス」に相当する。
　引用発明の「複数のプロセッシング・エレメント」は、前記「バス」を共有しているので、本願補正発明の「第１のバスによって相互に接続された複数のノード」に相当する。
　引用発明の「プライオリティバス９０」は、複数のプロセッシング・エレメント間でリクエスト信号を伝達し、バスの使用権の調停をおこなうためのバスであるから、本願補正発明の「複数のノード」を「接続」する「第２のバス」に相当する。
　引用発明の「プライオリティ値１０ｆ」は、各プロセッシング・エレメントに設けられたプライオリティレジスタに記憶されており、一般に「プライオリティ」とは優先順位のことをさすことから、この場合、各プロセッシング・エレメントの優先度を示す値をさすものであるので、本願補正発明の「各ノード毎に割り当てられ」た「調停コード」に相当する。
　引用発明の「プライオリティレジスタ１０ｂ」については、一般に、コンピュータ分野における「レジスタ」とは特定の目的に使用される一時的な記憶装置のことを意味し、この場合、プライオリティ値を一時的に記憶するものであるから、本願補正発明の「調停コードを記憶する記憶手段」に相当する。
　引用発明の「プロセッサ」及び本願補正発明の「設定手段」は、プライオリティバス（第２のバス）に信号を出力する点で共通するので、引用発明の「プロセッサ」は本願補正発明の「設定手段」に相当する。
　引用発明の「プライオリティ判定回路」には、プロセッシング・エレメント内のプロセッサからのリクエスト信号が入力されているから、設定手段が出力した信号を入力する点で本願補正発明の「入力手段」と共通する。また、引用発明の「プライオリティ判定回路」は、プロセッシング・エレメントのプライオリティを判断し、バスの使用を許可することを通知するから、「第１のバスの使用権を獲得できたか否かを判定する」点で本願補正発明の「判定手段」と共通する。よって、引用発明の「プライオリティ判定回路」は、本願発明の「入力手段」及び「第１のバスの使用権を獲得できたか否かを判定する判定手段」に相当する。
　引用発明の「分散型プライオリティ制御回路」は、バスの使用権の調停をおこなうための回路であるから、本願補正発明の「情報処理装置」に相当する。
　
  そうすると、両者は、
「第１のバスによって相互に接続された複数のノードを有する情報処理装置において、
前記複数のノードは、
各ノード毎に割り当てられた調停コードを記憶する記憶手段と、
第２のバスに信号を出力する設定手段と、
前記設定手段が出力した信号を入力する入力手段と、
前記第１のバスの使用権を獲得できたか否かを判定する判定手段と、
を有する情報処理装置。」
である点で一致し、以下の点で相違している。
　
（相違点１）本願補正発明は、複数のノードと第２のバスを介して接続され、複数のノードが第１のバスを使用する際に調停を行う調停ノードを備え、調停ノードは、調停の開始を複数のノードに対して通知する調停開始通知手段を備えているのに対し、引用発明にはこの点について明記されていない点。
　
（相違点２）本願補正発明は、調停ノードが、第２のバスを“Ｈｉｇｈ”の状態に初期化する初期化手段を備えているのに対し、引用発明にはこの点について明記されていない点。
　
（相違点３）本願補正発明では、調停コードが各ノードごとにユニークに割り当てられ、その後は固定で変化しないのに対し、引用発明には、ユニークに割り当てる点について明記されておらず、また、調停コード（プライオリティ値）が変更される点。
　
（相違点４）本願補正発明では、バスの使用権を得るために、複数のノードが、記憶手段に記憶されている調停コードに応じて、第２のバスの各ビットを“Ｌｏｗ”またはハイインピーダンスの何れかの状態に設定する設定手段を備えているのに対し、引用発明では、複数のノード（複数のプロセッシング・エレメント）がリクエスト信号を出力する点。
　
（相違点５）本願補正発明では、入力手段に、調停コードを出力した際の第２のバスが示す値が必ず入力されているのに対し、引用発明では、プライオリティバスは複数の信号線からなり、各プロセッサとプライオリティバスとは異なる信号線によって接続されており、プロセッシング・エレメントからリクエスト信号が出力された信号線にのみリクエスト信号が入力される点。
　
（相違点６）本願補正発明では、判定手段が、入力手段によって入力された第２のバスが示す値を参照するのに対し、引用発明では、プライオリティバスは複数の信号線からなり、各プロセッサとプライオリティバスとは異なる信号線によって接続されており、プロセッシング・エレメントからリクエスト信号が出力された信号線にのみリクエスト信号が入力され、これを参照する点。
　
（２−４）当審の判断
　上記相違点について検討する。
（ａ）相違点１について
　バスの調停に際して、各ノードに調停サイクルの開始を通知することは常とう手段である。また、バスの分散型調停において、所定のノードが各ノードに調停の開始を通知することは本願出願前に周知の技術（特開平７−７３１３８号公報段落【００１８】及び特開平４−３３５４５７号公報段落【００１０】、段落【００１１】の記載を参照）である。
　よって、引用発明において、複数のノードと第２のバスを介して接続された調停ノードを設け、調停ノードが調停の開始を通知するように構成することで、前記相違点１に係る本願発明の構成とすることは当業者が容易に想到し得ることである。
　
（ｂ）相違点２について
　特開平７−７３１３８号公報（段落【００６８】の記載を参照）には、否定論理のバスにおいて、アービトレーション開始時点で、アービトレーションバスの値をＨｉｇｈとする技術が記載されている。また、特開平７−７４６１４号公報（段落【０００３】の記載を参照）及び特開昭６３−１３１６１４号公報（第４ページ右上欄の記載を参照）には、バスをローレベル又はハイレベルに初期化することが記載されている。
　上記の記載にあるとおり、バスを”Ｈｉｇｈ”の状態に初期化することは常とう手段である。
　そして、このような初期化をどのような機能部がどのようなバスに対して行うかは当業者が適宜選択し得る程度のものにすぎない。
　よって、引用発明において、調停ノードを設け、第２のバスを“Ｈｉｇｈ”の状態に初期化する初期化手段を備えるように構成することで、前記相違点２に係る本願発明の構成とすることは当業者が容易に想到し得ることである。
　
（ｃ）相違点３について
　ノードの優先順位を各ノードごとにユニークに割り当てることは常とう手段である。
　また、バスの分散型調停において、各ノードの調停コードを固定とすることは常とう手段（特開平３−５２０５２号公報第４ページ右下欄、特開平４−２７９９５６号公報段落【００１６】及び特開平７−７３１３８号公報段落【０００９】の記載を参照）である。
　よって、引用発明において、各ノードの調停コードを各ノードごとにユニークとし、さらに固定とするように構成することで、前記相違点３に係る本願発明の構成とすることは当業者が容易に想到し得ることである。
　
（ｄ）相違点４ないし６について
  バスの分散型調停において、複数のノードが調停コードをバスに出力し、入力された調停コードを参照して、バスの使用権の判定をおこなうことは本願出願前に周知の技術（特開平７−７３１３８号公報段落【０００４】ないし【０００６】、特開平６−５２０９８号公報段落【０００６】及び【０００７】、及び特開平３−５２０５２号公報第２ページ右上欄を参照）である。
  また、バスへの信号出力にスリーステートバッファを用いて、Ｈｉｇｈ，Ｌｏｗ，ハイインピーダンスの出力をおこなうことは常とう手段（特開平４−１２５７６０号公報、特開平８−１４７２４０号公報、及び特開平９−２５９０７７号公報を参照）であり、当業者が適宜選択し得る設計的事項にすぎない。
　よって、引用発明において、バスの使用権を得るために、複数のノードが、記憶手段に記憶されている調停コードに応じて、第２のバスの各ビットを“Ｌｏｗ”またはハイインピーダンスの何れかの状態に設定する設定手段を備え、入力手段に、調停コードを出力した際の第２のバスが示す値を入力し、判定手段が、入力手段によって入力された第２のバスが示す値を参照して判定をおこなうように構成することで、前記相違点４ないし６に係る本願発明の構成とすることは当業者が容易に想到し得ることである。
　
　そして、本願補正発明が奏する効果は当業者が引用発明及び周知技術から予想できる範囲内のものである。
　
（２−５）むすび
　以上のとおり、本願補正発明は、引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。
　したがって、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例とされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
　
第３　本願発明について
１．本願発明
　以上のとおり、上記本件補正は却下されたので、本願の請求項１に係る発明（以下、「本願発明」という。）は、出願当初明細書の特許請求の範囲の請求項１に記載された以下のとおりのものである。
　
「【請求項１】  第１のバスによって相互に接続された複数のノードと、前記複数のノードと第２のバスを介して接続され、前記複数のノードが前記第１のバスを使用する際に調停を行う調停ノードとを有する情報処理装置において、
前記調停ノードは、
調停の開始を前記複数のノードに対して通知する調停開始通知手段と、
前記第２のバスを“Ｈｉｇｈ”の状態に初期化する初期化手段と、を有し、
前記複数のノードは、
各ノード毎に割り当てられた調停コードを記憶する記憶手段と、
前記初期化手段によって前記第２のバスが初期化された後に、前記記憶手段に記憶されている調停コードに応じて、前記第２のバスの各ビットを“Ｌｏｗ”またはハイインピーダンスの何れかの状態に設定する設定手段と、
前記設定手段が前記調停コードを出力した際の前記第２のバスが示す値を入力する入力手段と、
前記入力手段によって入力された前記第２のバスが示す値を参照し、前記第１のバスの使用権を獲得できたか否かを判定する判定手段と、を有する、
ことを特徴とする情報処理装置。」
　
２．引用例
  原査定の拒絶理由に引用された引用例、及びその記載事項は、前記「第２　２．（２−２）」に記載したとおりである。
　
３．対比、判断
　本願発明は、前記「第２」で検討した本願補正発明の「各ノード毎にユニークに割り当てられ、その後は固定で変化しない調停コードを記憶する記憶手段」を「各ノード毎に割り当てられた調停コードを記憶する記憶手段」とし、「前記記憶手段に記憶されている前記調停コード」を「前記記憶手段に記憶されている調停コード」としたものである。
　
　そうすると、本願発明の構成要件をすべて含み、さらに限定したものに相当する本願補正発明が、前記「第２」に記載したとおり、引用発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も同様の理由により、引用発明及び周知技術に基づいて、当業者が容易に発明をすることができたものである。
　
４．むすび
　以上のとおり、本願発明は、引用発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。