【事件の表示】
　特願２００３−３７３４９９「半導体装置」拒絶査定不服審判事件〔平成１７年５月２６日出願公開，特開２００５−１３６３５１〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
第１　手続の経緯
　本願は，平成１５年１０月３１日の出願であって，平成１９年５月１日付けで拒絶理由が通知され，同年７月６日に意見書及び手続補正書が提出されたが，同年１０月２９日付けで拒絶査定がされ，これに対し，同年１２月６日に審判請求がされるとともに，同年１２月２８日に手続補正書が提出されたものである。　
　
第２　平成１９年１２月２８日に提出された手続補正書による補正（以下「本件補正」という。）についての補正却下の決定
　
［補正却下の決定の結論］
　本件補正を却下する。
　
［理由］
１　本件補正の内容
　本件補正は，特許請求の範囲の請求項１についての補正及び明細書の記載についての補正を含むものであるところ，これらの補正内容は，次のとおりである（下線は補正箇所を示す。）。
　
（１）請求項１の記載を次のように補正すること。
「【請求項１】
　半導体領域上に絶縁膜を介して形成されたゲートと，
　前記半導体領域の表層において，前記ゲートに整合して形成されてなる第１の不純物拡散領域と，
　前記ゲートの両側面に形成された第１のサイドウォールと，
　前記表層において，前記第１のサイドウォールに整合して，前記第１の不純物拡散領域より深く形成されてなる第３の不純物拡散領域と，
　前記表層において，前記ゲートから前記第３の不純物拡散領域を介して離間し，前記第３の不純物拡散領域により前記第１の不純物拡散領域から隔てられてなる第２の不純物拡散領域と　
　を含み，
　前記第３の不純物拡散領域は，前記第２の不純物拡散領域の不純物の
前記第１の不純物拡散領域への
により
おり，導入されている不純物が前記拡散抑制元素のみ
　
（２）明細書の段落【０００６】の記載を次のように補正すること。
 「【０００６】
　本発明の半導体装置は，半導体領域上に絶縁膜を介して形成されたゲートと，前記半導体領域の表層において，前記ゲートに整合して形成されてなる第１の不純物拡散領域と，前記ゲートの両側面に形成された第１のサイドウォールと，前記表層において，前記第１のサイドウォールに整合して，前記第１の不純物拡散領域より深く形成されてなる第３の不純物拡散領域と，前記表層において，前記ゲートから前記第３の不純物拡散領域を介して離間し，前記第３の不純物拡散領域により前記第１の不純物拡散領域から隔てられてなる第２の不純物拡散領域とを含み，前記第３の不純物拡散領域は，前記第２の不純物拡散領域の不純物の
前記第１の不純物拡散領域への
により
おり，導入されている不純物が前記拡散抑制元素のみである
　
２　本件補正の適否について
（１）審判請求時の補正は，願書に最初に添付した明細書又は図面（以下，まとめて「当初明細書等」という。）に記載した事項の範囲内においてするものでなければならない（平成１８年法律第５５号改正附則３条１項によりなお従前の例によるとされる同法による改正前の特許法１７条の２第３項）。ここで，当初明細書に記載した事項の範囲内においてするものといえるためには，補正が，当業者によって明細書又は図面のすべての記載を総合することにより導かれる技術的事項との関係において，新たな技術的事項を導入しないものでなければならない。
　そこで，次に，本件補正の上記内容が，この要件を満たすかどうか検討する。
　
（２）「第３の不純物拡散領域は」「拡散抑制元素により形成されており，導入されている不純物が拡散抑制元素のみである」ことが，請求項１と明細書の段落【０００６】に共通する補正内容となっている。
　しかし，当初明細書等には，これに相当する記載は見当たらず，当初明細書等のすべての記載を総合しても，このような技術的事項は導かれない。
　その理由は，以下のとおりである。
　
（３）当初明細書等の記載内容
　　ア　本願の当初明細書等には，次の記載がある（下線は当審で付加したもの。以下同じ。）。
　　（ア）特許請求の範囲
「【請求項１】
　半導体領域上に絶縁膜を介して形成されたゲートと，
　前記半導体領域の表層において，前記ゲートに整合して形成されてなる第１の不純物拡散領域と，
　前記表層において，前記ゲートから離間して形成されてなる第３の不純物拡散領域と，
　前記表層において，前記ゲートから前記第３の不純物拡散領域を介して離間し，前記第３の不純物拡散領域により前記第１の不純物拡散領域から隔てられてなる第２の不純物拡散領域と　
　を含み，
　前記第３の不純物拡散領域は，前記第２の不純物拡散領域の不純物の拡散を抑制する拡散抑制元素を
含み
　　（イ）発明の詳細な説明の記載
 「【０００６】
　本発明の半導体装置は，半導体領域上に絶縁膜を介して形成されたゲートと，前記半導体領域の表層において，前記ゲートに整合して形成されてなる第１の不純物拡散領域と，前記表層において，前記ゲートから離間して形成されてなる第３の不純物拡散領域と，前記表層において，前記ゲートから前記第３の不純物拡散領域を介して離間し，前記第３の不純物拡散領域により前記第１の不純物拡散領域から隔てられてなる第２の不純物拡散領域とを含み，前記第３の不純物拡散領域は，前記第２の不純物拡散領域の不純物の拡散を抑制する拡散抑制元素を
含み
「【０００７】
　本発明の半導体装置の製造方法は，半導体領域上に絶縁膜を介してゲート形成する工程と，前記
ゲートをマスクとして前記半導体領域の表層に不純物を導入し，第１の不純物拡散領域を形成する工程
記ゲート及び前記第１のサイドウォールをマスクとして前記半導体領域の表層に拡散抑制元素を導入し，アモルファス状態の第３の不純物拡散領域を形成する
記ゲート，前記第１及び第２のサイドウォールをマスクとして前記半導体領域の表層に前記第１の不純物拡散領域よりも深く不純物を導入
「【００１１】
　これに対して本発明のＭＯＳトランジスタでは，
図１（ｂ）に示すように，ゲート電極２をマスクとしたイオン注入によりエクステンション領域３を形成した後，ゲート電極２及び第１のサイドウォール４をマスクとして，ソース／ドレイン５の不純物の拡散抑制機能を有する物質（拡散抑制元素）をイオン注入し，半導体基板１の表層のサイドウォール４に整合する部位を非晶質化してアモルファス状態の拡散抑制領域６を形成する
ゲート電極２，第１のサイドウォール４及び第２のサイドウォール７をマスクとしたイオン注入により，前記表層の第２のサイドウォール７に整合する部位にソース／ドレイン５を形成する
【００１２】
　拡散抑制元素としては，エクステンション領域３及びソース／ドレイン５の不純物がｎ型不純物である場合には，砒素（Ａｓ），ゲルマニウム（Ｇｅ），窒素（Ｎ），フッ素（Ｆ）及び炭素（Ｃ）から選ばれた少なくとも１種を，エクステンション領域３及びソース／ドレイン５の不純物がｐ型不純物である場合には，ゲルマニウム（Ｇｅ），窒素（Ｎ），フッ素（Ｆ），炭素（Ｃ）及びインジウム（Ｉｎ）から選ばれた少なくとも１種をそれぞれ用いることが好適である。
【００１３】
　このようにして，エクステンション領域３とソース／ドレイン４とが拡散抑制領域６で隔てられ，ソース／ドレインからの不純物の不純物の横方向拡散が拡散抑制領域６で確実に抑止される。従って，ソース／ドレインの比較的深く高不純物濃度に形成して，ロールオフ特性を劣化させることなく，ジャンクションリークの低減及びコンタクト抵抗及びシート抵抗の低減を可能とし，ＭＯＳトランジスタの更なる微細化及び高性能化を実現することができる。」
「【００１５】
　図２〜図５は，本実施形態によるＣＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。
　先ず，図２（ａ）に示すように，ｐ型のシリコン半導体基板１１の素子分離領域に素子分離構造，ここでは素子分離領域に溝を形成し，絶縁材料で埋め込むＳＴＩ（Shallow Trench Isolation）法による素子分離構造１２を形成し，活性領域１３ａ，１３ｂを画定する。ここで，活性領域１３ａがｎＭＯＳトランジスタの形成領域，活性領域１３ｂがｐＭＯＳトランジスタの形成領域となる。そして，活性領域１３ａにはｐ型不純物，活性領域１３ｂにはｎ型不純物をそれぞれイオン注入し，ｐ型ウェル１４ａ及びｎ型ウェル１４ｂをそれぞれ形成する。
【００１６】
　続いて，図２（ｂ）に示すように，ｐ型ウェル１４ａ及びｎ型ウェル１４ｂの表面に酸窒化法によりシリコン酸窒化からなるゲート絶縁膜１５を形成した後，ＣＶＤ法により多結晶シリコン膜を堆積し，この多結晶シリコン膜（及びゲート絶縁膜１５）をフォトリソグラフィー及びそれに続くドライエッチングにより加工して，ゲート電極１６をパターン形成する。なお，ゲート絶縁膜１５はシリコン酸化膜で形成しても良い。
【００１７】
　続いて，先ず活性領域１３ａにエクステンション領域及びポケット領域を形成する。
　具体的には，図２（ｃ）に示すように，活性領域１３ｂをフォトレジスト３１で覆い，ゲート電極１６及びフォトレジスト３１をマスクとして，活性領域１３ａの表層にｎ型不純物，ここでは砒素（Ａｓ）を加速エネルギーが１ｋｅＶ〜５ｋｅＶ，ドーズ量が５×１０14／ｃｍ2〜２×１０15／ｃｍ2，傾斜角（基板表面における法線からの傾斜角度）が０°の注入条件でイオン注入して，エクステンション領域１７ａを形成する。
【００１８】
　続いて，同様にゲート電極１６及びフォトレジスト３１をマスクとして，活性領域１３ａの表層にｐ型不純物，ここではインジウム（Ｉｎ）を加速エネルギーが３０ｋｅＶ〜１００ｋｅＶ，ドーズ量が５×１０12／ｃｍ2〜１．５×１０13／ｃｍ2，傾斜角が０°〜４５°の注入条件で４方向からイオン注入（４回のイオン注入）して，ポケット領域１８ａを形成する。その後，フォトレジスト３１を灰化処理等により除去する。
【００１９】
　続いて，今度は
活性領域１３ｂにエクステンション領域
を形成する
　
具体的には，図３（ａ）に示すように，活性領域１３ａをフォトレジスト３２で覆い，ゲート電極１６及びフォトレジスト３２をマスクとして，活性領域１３ｂの表層にｐ型不純物，ここではホウ素（Ｂ）を加速エネルギーが０．１ｋｅＶ〜１ｋｅＶ，ドーズ量が５×１０
14
／ｃｍ
2
〜２×１０
15
／ｃｍ
2
，傾斜角が０°の注入条件でイオン注入して，エクステンション領域１７ｂを形成する
【００２０】
　続いて，同様にゲート電極１６及びフォトレジスト３２をマスクとして，活性領域１３ｂの表層にｎ型不純物，ここではアンチモン（Ｓｂ）を加速エネルギーが３０ｋｅＶ〜１００ｋｅＶ，ドーズ量が５×１０12／ｃｍ2〜１．５×１０13／ｃｍ2，傾斜角が０°〜４５°の注入条件で４方向からイオン注入（４回のイオン注入）して，ポケット領域１８ｂを形成する。その後，フォトレジスト３２を灰化処理等により除去する。
【００２１】
　続いて，図３（ｂ）に示すように，活性領域１３ａ，１３ｂを含む半導体基板１の全面に絶縁膜を堆積し，このシリコン酸化膜の全面を異方性ドライエッチング（エッチバック）して，ゲート電極１６の両側面のみにシリコン酸化膜を堆積し，膜厚１０ｎｍ〜５０ｎｍ程度に第１のサイドウォール１９を形成する。ここで，第１のサイドウォール１９の絶縁膜は，事前に形成したエクステンション領域１７ａ，１７ｂ及びポケット領域１８ａ，１８ｂの不純物が拡散しない程度の温度条件による熱処理で成膜できる絶縁材料を用い，当該温度で成膜することが好適である。具体的には，例えばＢＴＢＡＳ（Bis Tertiary-Butylamino Silane：ビスターシャルブチルアミノシラン）及び酸素を原料として用い，熱ＣＶＤ法により５００℃〜５８０℃の範囲内の成膜温度，５分〜２０分間の成膜時間でシリコン酸化膜を形成する。
【００２２】
　
続いて，先ず活性領域１３ａに拡散抑制領域を形成する
　
具体的には，図３（ｃ）に示すように，活性領域１３ｂをフォトレジスト３３で覆い，ゲート電極１６，第１のサイドウォール１９及びフォトレジスト３３をマスクとして，活性領域１３ａの表層に拡散抑制元素，ここではここでは砒素（Ａｓ）を加速エネルギーが３ｋｅＶ〜１５ｋｅＶ，ドーズ量が５×１０
14
／ｃｍ
2
〜３×１０
15
／ｃｍ
2
，傾斜角が０°の注入条件でイオン注入して，アモルファス状態の拡散抑制領域２０ａを形成する
【００２３】
　続いて，今度は活性領域１３ｂに拡散抑制領域を形成する。
　具体的には，図４（ａ）に示すように，活性領域１３ａをフォトレジスト３４で覆い，ゲート電極１６，第１のサイドウォール１９及びフォトレジスト３４をマスクとして，活性領域１３ｂの表層に拡散抑制元素，ここではここではゲルマニウム（Ｇｅ）を加速エネルギーが３ｋｅＶ〜１５ｋｅＶ，ドーズ量が５×１０14／ｃｍ2〜３×１０15／ｃｍ2，傾斜角が０°の注入条件でイオン注入して，アモルファス状態の拡散抑制領域２０ｂを形成する。このとき，Ｇｅに加えて例えば砒素（Ａｓ）等のｐ型不純物をイオン注入するようにしても良い。その後，フォトレジスト３４を灰化処理等により除去する。
【００２４】
　続いて，図４（ｂ）に示すように，活性領域１３ａ，１３ｂを含む半導体基板１の全面に絶縁膜を堆積し，このシリコン酸化膜の全面を異方性ドライエッチング（エッチバック）して，ゲート電極１６の両側面のみに第１のサイドウォール１９を覆うようにシリコン酸化膜を堆積し，膜厚５０ｎｍ〜１００ｎｍ程度に第２のサイドウォール２１を形成する。ここで，第２のサイドウォール２１の絶縁膜は，事前に形成した拡散抑制領域２０ａ，２０ｂが再結晶化しない程度の温度条件による熱処理で成膜できる絶縁材料を用い，当該温度で成膜することが好適である。具体的には，例えばＢＴＢＡＳ（Bis Tertiary-Butylamino Silane：ビスターシャルブチルアミノシラン）及び酸素を原料として用い，熱ＣＶＤ法により５００℃〜５８０℃の範囲内の成膜温度，５分〜２０分間の成膜時間でシリコン酸化膜を形成する。
【００２５】
　
続いて，先ず活性領域１３ａに深接合となるソース／ドレインを形成する
　
具体的には，図４（ｃ）に示すように，活性領域１３ｂをフォトレジスト３５で覆い，ゲート電極１６，第１のサイドウォール１９，第２のサイドウォール２１及びフォトレジスト３５をマスクとして，活性領域１３ａの表層にｎ型不純物，ここではリン（Ｐ）を加速エネルギーが４ｋｅＶ〜１０ｋｅＶ，ドーズ量が４×１０
15
／ｃｍ
2
〜１．５×１０
16
／ｃｍ
2
，傾斜角が０°の注入条件で高濃度にイオン注入して，ソース／ドレイン２２ａを形成する
【００２６】
　続いて，今度は活性領域１３ｂに深接合となるソース／ドレインを形成する。
　具体的には，図５（ａ）に示すように，活性領域１３ａをフォトレジスト３６で覆い，ゲート電極１６，第１のサイドウォール１９，第２のサイドウォール２１及びフォトレジスト３６をマスクとして，活性領域１３ｂの表層にｐ型不純物，ここではホウ素（Ｂ）を加速エネルギーが２ｋｅＶ〜５ｋｅＶ，ドーズ量が４×１０15／ｃｍ2〜１．５×１０16／ｃｍ2，傾斜角が０°の注入条件で高濃度にイオン注入して，ソース／ドレイン２２ｂを形成する。ここで，Ｂの注入前に例えばゲルマニウム（Ｇｅ）をイオン注入するように
しても良い。その後，フォトレジスト３６を灰化処理等により除去する。
【００２７】
　続いて，１０００℃〜１０７０℃，Ｎ2雰囲気でスパイクアニール処理を実行し，イオン注入したｎ型不純物及びｐ型不純物を活性化する。
【００２８】
　続いて，図５（ｂ）に示すように，全面にシリサイド金属，例えばＣｏ又はＮｉを堆積し，熱処理によりシリコンと反応させてサリサイド化して，ゲート電極１６上及びソース／ドレイン２２ａ，２２ｂ上にＣｏＳｉ又はＮｉＳｉとなるシリサイド層２３を形成する。その後，未反応のシリサイド金属を除去する。
【００２９】
　しかる後，全面を覆う層間絶縁膜の形成，各種配線プロセス等を経て，ＭＯＳトランジスタを完成させる。」
　　イ　上に見たように，出願当初の特許請求の範囲の範囲の請求項１は，「第３の不純物拡散領域」について，「第３の不純物拡散領域は，前記第２の不純物拡散領域の不純物の拡散を抑制する拡散抑制元素を
含み
　発明の詳細な説明の記載をみても，「第３の不純物拡散領域」となる「拡散抑制領域（６），（２０ａ），（２０ｂ）」は，「エクステンション領域（３），（１７ａ），（１７ｂ）」をイオン注入により形成した後，「第１のサイドウォール（４），（１９）」で幅が広くなったゲート電極をマスクとしたイオン注入により形成しているから，「第３の不純物拡散領域」には，「エクステンション領域（３），（１７ａ），（１７ｂ）」を構成するイオンの元素と，「拡散抑制領域（６），（２０ａ），（２０ｂ）」を構成するイオンの元素が必然的に混在することになる。
　　ウ　本願の当初明細書等にはこのほかの製造方法の記載はなく，「第３の不純物拡散領域は」「拡散抑制元素により形成されており，導入されている不純物が拡散抑制元素のみである」ようにするための方法は，開示されていない。
　　エ　以上によれば，本願の当初明細書等には，「第３の不純物拡散領域は」「拡散抑制元素により形成されており，導入されている不純物が拡散抑制元素のみである」ことは開示されていないと言わざるをえない。
　　オ　技術常識に照らしてみても，「第３の不純物拡散領域は」「拡散抑制元素により形成されており，導入されている不純物が拡散抑制元素のみである」とした場合，本来，電気的に接続していなければならない「エクステンション領域（３），（１７ａ），（１７ｂ）」と「深いソース／ドレイン領域（５），（２２ａ），（２２ｂ）」が，「拡散抑制元素のみ」で形成された「第３の不純物拡散領域」を介して離間されてしまうから，例えば，拡散抑制元素として特別な元素を選択し，拡散抑制の効果と導電性を兼ね備えるような工夫をしなければ，半導体素子として機能することは困難であると考えられるところ，請求項１には，このような特別な元素を選択するといった記載も見あたらない。
　
（４）したがって，本件補正の上記内容は，当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において，新たな技術的事項を導入しないものということはできない。
　
３　補正却下のまとめ　
　以上のとおり，本件補正は，平成１８年法律第５５号改正附則３条１項によりなお従前の例によるとされる同法による改正前の特許法１７条の２第３項の規定に違反するので，同法１５９条１項において読み替えて準用する同法５３条１項の規定により却下すべきものである。
　
第３　本願発明の新規性
１　以上のとおり，本件補正は却下されたので，本件補正前の請求項６に係る発明（以下「本願発明」という。）の新規性について検討する。
　
２　本願発明は，本件補正前の平成１９年７月６日に提出された手続補正書の特許請求の範囲の請求項６に記載されたとおりのものである。その内容は，次のとおりである。
「【請求項６】
　半導体領域上に絶縁膜を介してゲート形成する工程と，
　前記ゲートをマスクとして前記半導体領域の表層に不純物を導入し，第１の不純物拡散領域を形成する工程と，
　前記ゲートの両側面に第１のサイドウォールを形成する工程と，
　前記ゲート及び前記第１のサイドウォールをマスクとして前記半導体領域の表層に拡散抑制元素を導入し，アモルファス状態の第３の不純物拡散領域を形成する工程と，
　前記ゲートの両側面で前記第１のサイドウォールを覆うように第２のサイドウォールを形成する工程と，
　前記ゲート，前記第１及び第２のサイドウォールをマスクとして前記半導体領域の表層に前記第１の不純物拡散領域よりも深く不純物を導入し，第２の不純物拡散領域を形成する工程と
　を含むことを特徴とする半導体装置の製造方法。」
　
３　引用例の記載と引用発明
（３−１）引用例の記載内容（下線は当審で付加）
　原査定の拒絶の理由に引用され，本願の出願前に日本国内において頒布された刊行物である，特開２００３−２２９５６８号公報（以下「引用例」という。）には，図１〜８，図１９〜２２とともに，次の記載がある。
　
　　ア　発明が解決しようとする課題等  
・「【０００１】
【発明の属する技術分野】
本発明は，半導体装置の製造方法および半導体装置技術に関し，特に，電界効果トランジスタを有する半導体装置の製造方法および半導体装置に適用して有効な技術に関するものである
・「【０００４】
【発明が解決しようとする課題】ところで，高濃度矩形不純物分布を実現し得る手法として接合内部の一定深さ領域のみをレーザー光照射により選択的に溶融，液相化させてから急速に固相化させる手法が原理的には考えられる。極短波長レーザー光はＳｉ基板内の数１０ｎｍ以内で減衰し，特に非晶質層においては単結晶領域に比べて吸収係数が大きいため，レーザー光エネルギー及びパルス幅の適当な設定によって，基板を加熱することなく非晶質層のみを選択的に溶融，液相化させることができる。これにより単結晶基板内部を加熱することなくイオン注入非晶質層のみを選択的に活性化することもできる。液相内における不純物の拡散速度は固相内の場合に比べて８桁以上も大きいことが知られており，液相化された領域での不純物分布は深さ方向にほぼ一様で矩形分布が実現される。不純物の溶融限界も液化温度で規定されるため，上記矩形分布内のキャリア濃度はほぼ不純物濃度と同程度にすることができる。その結果，得られる抵抗値は上記短時間高温熱処理法に基づく浅接合に比べて，例えばＰ+Ｎ接合では接合深さが２０ｎｍと更に浅接合化してもシート抵抗を３００Ω／□と短時間高温熱処理法に比べて１／５以下に低減することもできる。溶融化が行なわれなかった低濃度領域での不純物分布はレーザー光照射前と殆ど変わらない。
【０００５】しかしながら，上記レーザー光照射による選択的な溶融，液相化技術においては，以下の課題があることを本発明者は見出した。
【０００６】すなわち，被溶融化領域がゲート絶縁膜を介してゲート電極と隣接している構造では，不純物注入領域をレーザー光照射により溶融化することにより，隣接するゲート絶縁膜の破損または変質が発生する問題がある。ゲート絶縁膜の変質によりゲート電極を介した漏洩電流が増加し，極端な場合はゲート電極とチャネル間が短絡される不良も観測され，良品歩留まりが極端に低下する。良品歩留まりの低下はレーザー光照射条件の厳密な制御により，ある程度改善することが可能であるが，レーザー出力の変動および装置の経時劣化等により照射条件の許容範囲が極めて狭くなり実用化とは程遠い。
【０００７】
本発明の目的は，電界効果トランジスタを有する半導体装置の信頼性を向上させることのできる技術を提供することにある
　
　　イ　発明の実施の形態１
・「【００１９】（実施の形態１）現在のＭＩＳを有する半導体装置の製造技術において広く用いられているイオン注入とその後の短時間高温熱処理工程に基づくソースおよびドレイン用の浅接合形成技術では，ＭＩＳの微細化のためのスケーリング則で求められる浅接合化を推し進める上で限界に達しつつある。本実施の形態は，その現状を根本的に打破し，極浅接合にも拘らず，低抵抗の拡散層を実現することにある。より具体的にはイオン注入領域の熱拡散による接合深さの増大を招くことなく，極浅で，かつ，横方向にも矩形不純物分布のソースおよびドレイン用の拡散層を実現することにある。上記矩形不純物分布により不純物の固溶限界を上昇させ，活性化率を大幅に増加させる。低抵抗の矩形高濃度不純物拡散層を浅接合で実現させ，ソース・ドレイン直列抵抗の低下とパンチスルー抑制を同時に解決することも本実施の形態の１つの課題である。以下，具体的に本実施の形態１の半導体装置の製造方法を図１〜図８により説明する。
【００２０】
図１〜図８は，本実施の形態１の半導体装置の製造工程中における要部断面図を示している
単結晶シリコン（Ｓｉ）よりなる半導体基板（以下，単に基板という）１
基板１に対して熱酸化処理を施すことにより，例えば厚さ１．８ｎｍ程度の熱酸化膜を形成した後，その表面を酸化窒素（ＮＯ）ガスにより窒化することにより，例えば厚さ０．２ｎｍの窒化膜を積層形成し，ゲート絶縁膜３とした
【００２１】
続いて，ゲート絶縁膜３上に，例えばホウ素（Ｂ）が高濃度に添加された多結晶シリコン膜４を化学気相堆積法により１００ｎｍ程度の膜厚で堆積し
しかる後，上記積層膜を電子線リソグラフ法等を用いてパターニングし，例えばゲート長が６０ｎｍ程度の上記多結晶シリコン膜４からなるゲート電極を形成する
【００２２】
次に，例えば厚さ８ｎｍ程度のシリコン酸化膜を全面に堆積してから，そのシリコン酸化膜がゲート電極用の多結晶シリコン膜４の側壁部に選択的に残されるように異方性のドライエッチング処理を施し，第１ゲート側壁絶縁膜（側壁絶縁膜，第１側壁絶縁膜）８を形成する。この状態より，例えば加速エネルギー２ｋｅＶ，注入量５×１０
15
／ｃｍ
2
程度の条件で二フッ化ホウ素（ＢＦ
2
）イオンを注入した
上記イオン注入により
ゲート電極用の多結晶シリコン４膜の両側に，ソースおよびドレイン用の低不純物濃度のｐ型の拡散層（拡散層または第１拡散層）９ａ，９ａを形成する
このソースおよびドレイン用のｐ型の拡散層９ａ，９ａの領域内には，例えば基板１の主面から約１０ｎｍの深さにまで非晶質層（Amorphous；非晶質層または第１非晶質層）１０ａが形成されている
・「【００２５】次いで，図４に示すように，基板１の主面上に，例えばプラズマ補助堆積法により４００℃程度の低温で，例えば４５ｎｍ厚のシリコン酸化膜１１を全面に堆積する。続いて，例えばＸｅＣｌガスレーザー装置により波長３０８ｎｍ，パルス半値幅３０ｎ秒，エネルギー密度０．７５Ｊ／ｃｍ2の条件でレーザー光Ｌを基板１の主面に照射した。このレーザー光Ｌの照射により非晶質層１０ａは瞬間的に溶融した後，再結晶化されて拡散層９ａに対して相対的に高濃度の不純物を含む断面矩形分布状のｐ型の拡散層（第１領域）１２ａとされた。液相シリコン領域における不純物の拡散速度は固相中に比べて８桁以上速いことが知られている。また，溶融液相化の時間が数十ｎｓ程度と極短時間の場合は溶融領域直下の基板領域の昇温は放熱との釣合いで不純物拡散の観点では無視できる状態を形成し得る。従って，液相からの再固相化領域の不純物は深さ方向にほぼ平坦な矩形濃度分布となり，溶融領域直下では熱処理前とほぼ同等の不純物分布が維持される。本実施の形態１において溶融過程で不純物のホウ素（Ｂ）は溶融領域で５×１０20／ｃｍ3程度の均一濃度になるごとく再分布し，その厚さは，例えば約１５ｎｍであった。シート抵抗は，例えば約３５０W／ｃｍであった。上記高不純物均一濃度領域の下部でのソースおよびドレイン用のｐ型の拡散層９ａ，９ａの不純物分布は，上記レーザー光照射工程後においても殆ど変化がみられず，むしろ表面側に移動したごとき分布を示し，深さ方向に対して高濃度矩形分布のソースおよびドレイン用のｐ型の拡散層９ａ，９ａが得られた。拡散層１２ａの溶融の横方向広がり，または不純物分布は直接観察することはできなかった。しかし，溶融境界領域に発生するバブル状欠陥の分布状況から拡散層１２ａの横方向広がりは，第１ゲート側壁絶縁膜８の底部において端部からゲート電極側に向かっておよそ４ｎｍに及んだが，ゲート電極５下部には達していないことが推測された。」
・「【００３２】
次いで，上記レーザー光照射工程の後，基板１の主面上全面に堆積してあったシリコン酸化膜１１を選択除去し，更にその下層のシリコン酸化膜７も選択的に除去した
続いて，基板１の主面上に，例えば６０ｎｍ厚のシリコン酸化膜を全面に堆積した後，これを異方性ドライエッチングによってエッチバックすることにより，図５に示すように，ゲート電極用の多結晶シリコン膜４および第１ゲート側壁絶縁膜８の側壁に第２ゲート側壁絶縁膜（第２側壁絶縁膜）１３を選択的に形成した
この状態より，例えばＢＦ
2
を注入量３×１０
15
／ｃｍ
2
程度，加速エネルギー１５ｋｅＶ程度の条件でイオン注入することにより，図６に示すように，接合深さが約６０ｎｍの深いソースおよびドレイン用のｐ型の拡散層（第２拡散層）９ｂ，９ｂを形成した
しかる後，ゲート電極４上の導体膜６を選択除去した。続いて，例えば９５０℃，１秒の短時間高温熱処理を施して，注入イオンの活性化を施した
　
　　ウ　発明の実施の形態６
・「【００６２】（実施の形態６）本実施の形態６においては，ＭＩＳのチャネルの抵抗を下げる方法の一例を説明する。
【００６３】
図１９および図２０は，本実施の形態６の半導体装置の製造工程中における要部断面図である
本実施の形態６は，前記実施の形態４で説明したのとほぼ同じである
異なるのは，次の２つである
第１は，図１９に示すように，ゲート電極形成用の多結晶シリコン膜４のパターニング後，第１ゲート側壁絶縁膜８の形成の前に，多結晶シリコン膜４を注入阻止マスクとして，例えば二フッ化ホウ素（ＢＦ
2
）を注入量２×１０
14
／ｃｍ
2
，加速エネルギーを１ｋｅＶの条件でイオン注入することにより，非晶質層の形成を伴わない比較的高濃度で，かつ，極浅接合のソースおよびドレイン用のｐ型の拡散層２４，２４を基板１に別途形成したことである
そこで，本実施の形態６においては，第１ゲート側壁絶縁膜８の形成前に，ゲート電極をイオン注入マスクとする浅接合の中濃度イオン注入を予め施し，上記拡散層２４を形成しておく手法を用いる
ここで，上記拡散層２４を形成するための上記中濃度イオン注入においては，非晶質化が生じない程度の不純物濃度で可能な限り高濃度に設定することが望ましく，例えば１×１０
19
／ｃｍ
3
の表面不純物濃度が適当である
【００６４】第２に異なるのは，第１ゲート側壁絶縁膜８として，シリコン酸化膜の代わりにシリコン酸化膜より比誘電率の大きな絶縁膜であるアルミニウムの酸化膜を用いたことである。この高誘電率膜としては，例えばチタン（Ｔｉ），タンタル（Ｔａ），ジルコニウム（Ｚｒ），ハフニウム（Ｈｆ），パラジウム（Ｐｒ）またはランタン（Ｌａ）の酸化膜または窒化膜あるいはシリケート膜であっても良い。
【００６５】上記拡散層２４および第１ゲート側壁絶縁膜８の形成工程を経た後，前記実施の形態４と同様に，非晶質層１０ａを含む拡散層９ａの形成工程，第２ゲート側壁絶縁膜１３の形成工程，非晶質層１０ｂを含む拡散層９ｂの形成工程，シリコン酸化膜２２の形成工程および積層導体膜２３の形成工程を経て，前記実施の形態４と同様のレーザー光照射処理を基板１の主面に対して施す。これにより，非晶質層１０ａ，１０ｂを溶融，再結晶化して図２０に示すように拡散層１２ａ，１２ｂを形成する。続いて，前記実施の形態４と同様の工程を経て本実施の形態６のｐＭＩＳＱｐを有する半導体装置を製造した。
【００６６】このように本実施の形態６のｐＭＩＳＱｐにおいては，ゲート電極形成用の多結晶シリコン４の端部と重なるように基板１の主面にソースおよびドレイン用の極浅接合の拡散層２４，２４が形成されている。この拡散層２４は，レーザー光照射による溶融化に対しては何ら寄与しないが溶融化により形成された断面矩形状の高濃度分布を有するソースおよびドレイン用の拡散層１２ａとチャネルに至る領域の直列抵抗を低減する効果を有する。
【００６７】また，高誘電率絶縁膜による第１ゲート側壁絶縁膜８は，ゲート電界の電極側面回り込み成分，いわゆるフリンジ電界がより効率的に第１ゲート側壁絶縁膜８直下の基板１の主面へ印加され，ｐ導電領域の正孔密度上昇に寄与し，抵抗低減による大電流動作化に寄与する。極浅接合のソースおよびドレイン用の拡散層２４，２４の導入に関してはイオン注入条件の設定を最適化しなければ接合深さの増加により閾電圧値のゲート長依存性が劣化するので注意を要する。また，高誘電率絶縁膜による第１ゲート側壁絶縁膜８の配置は，その膜厚を厚くするとフリンジ容量の増加をもたらし，高速動作に対する阻害要因となる。従って，第１ゲート側壁絶縁膜８の膜厚は，例えば１０ｎｍ以下で，かつ，５ｎｍ以上であることが本発明者による動作速度の解析から明らかになった。極浅接合のソースおよびドレイン用の拡散層２４，２４の形成と，高誘電率絶縁膜による第１ゲート側壁絶縁膜８の形成は，同時に実施する必要はなく，何れか一方でもｐＭＩＳＱｐの大電流動作，すなわち，高速動作を可能にすることができる。」
　
　　エ　発明の実施の形態７
・「【００６８】（実施の形態７）本実施の形態７においては，非晶質層の深さの制御方法の一例を説明する。
【００６９】
図２１は，本実施の形態７の半導体装置の製造工程中における要部断面図である
本実施の形態７は，前記実施の形態６で説明したのとほぼ同じである
異なるのは，レーザー光照射により溶融化する非晶質層を，ＢＦ
2
等のような拡散層形成用の不純物の高濃度イオン注入のみにより形成するのではなく，例えばゲルマニウム（Ｇｅ）またはシリコン（Ｓｉ）等のような接合の特性に影響を及ぼさない材料を高濃度でイオン注入することにより形成した
具体的には非晶質層１０ａは，例えばゲルマニウム（Ｇｅ）イオンを加速エネルギーを５ｋｅＶ，注入量を１×１０
15
／ｃｍ
2
の条件で基板１に注入することにより形成した
【００７０】
本実施の形態７においては，ホウ素（Ｂ）のイオン注入に先立って（または後に）ゲルマニウム（Ｇｅ）の高濃度イオン注入による非晶質層形成処理を実施したことにより，ホウ素（Ｂ）のイオン注入におけるチャネリング現象に基づく低濃度領域の拡がりを抑制または防止することができ
　
（３−２）引用発明
　　ア　上記の「実施の形態１」についての記載から，実施の形態１に係る電界効果トランジスタは，次の製造方法を含むことが分かる。
　
「半導体基板１上に，ゲート絶縁膜３を介して多結晶シリコン膜４からなるゲート電極を形成する工程と，
　ゲート電極（多結晶シリコン膜４）の側壁部に第１側壁絶縁膜８を形成する工程と，
　ゲート電極及び第１側壁絶縁膜８をマスクとしてイオン注入をし，ゲート電極（多結晶シリコン膜４）の両側に，ソース及びドレイン用の低不純物濃度の拡散層９ａ並びに非晶質層１０ａを形成する工程と，
　ゲート電極（多結晶シリコン膜４）及び第１側壁絶縁膜８の側壁に第２側壁絶縁膜１３を形成する工程と，
　この状態で，イオン注入をすることにより，接合深さの深いソース及びドレイン用の拡散層９ｂを形成する工程。」
　
　　イ　上記の「実施の形態６」の記載から，実施の形態６に係る電界効果トランジスタは，実施の形態４（基本構成は実施の形態１と同じ）と２つの点で異なり，そのうちの１つは，図１９に示すように，ゲート電極形成用の多結晶シリコン膜の形成後，第１側壁絶縁膜８の形成前に，多結晶シリコン膜４をマスクとしてイオンを注入し，極浅接合のソース及びドレイン用の拡散層２４を別途形成した点であることが分かる。
　
　　ウ　上記の「実施の形態７」の記載から，実施の形態７に係る電界効果トランジスタは，実施の形態６とほぼ同じであるが，異なるのは，第１側壁絶縁膜８の形成後に，レーザー項照射により溶融する非晶質層１０ａを，ゲルマニウムのような接合の特性に影響を及ぼさない材料をイオン注入することによって形成したことであることが分かる。上記の記載によれば，これにより，低不純物領域の広がりを抑制又は防止することができる。　
　
　　エ　以上によれば，引用例には，電界効果トランジスタ（半導体装置）の製造方法について，次の発明が記載されている（以下，この発明を「引用発明」という。）。
　　
「半導体基板１上に，ゲート絶縁膜３を介して多結晶シリコン膜４からなるゲート電極を形成する工程と，
　ゲート電極（多結晶シリコン膜４）をマスクとしてイオン注入をし極浅接合のソース及びドレイン用の拡散層２４を形成する工程と，
　ゲート電極（多結晶シリコン膜４）の側壁部に第１側壁絶縁膜８を形成する工程と，
　ゲート電極及び第１側壁絶縁膜８をマスクとしてゲルマニウムのような接合の特性に影響を及ぼさない材料をイオン注入するイオンを注入し，非結晶質層１０ａを形成する工程と，
　ゲート電極（多結晶シリコン膜４）及び第１側壁絶縁膜８の側壁に第２側壁絶縁膜１３を形成する工程と，
　この状態で，イオンを注入することにより，接合深さの深いソース及びドレイン用の拡散層９ｂを形成する工程と
　を含むことを特徴とする半導体装置の製造方法。」
　
４　検討
（１）本願発明と引用発明とを対比する。
　　ア　引用発明においても，ゲート電極（多結晶シリコン膜４）は，半導体基板１上の，素子間分離絶縁領域２で確定された活性領域上に形成されている（本願明細書の段落【００２０】，【００２１】）から，引用発明の，「半導体基板１上に，ゲート絶縁膜３を介して多結晶シリコン膜４からなるゲート電極を形成する工程」は，本願発明の「半導体領域上に絶縁膜を介してゲート形成する工程」に相当する。
　　イ　引用発明の「ゲート電極（多結晶シリコン膜４）をマスクとしてイオン注入をし極浅接合のソース及びドレイン用の拡散層２４を形成する工程」は，本願発明の，「前記ゲートをマスクとして前記半導体領域の表層に不純物を導入し，第１の不純物拡散領域を形成する工程」に相当する。
　　ウ　引用発明の「ゲート電極（多結晶シリコン膜４）の側壁部に第１側壁絶縁膜８を形成する工程」は，本願発明の「前記ゲートの両側面に第１のサイドウォールを形成する工程」に相当する。
　　エ　引用発明の「ゲート電極及び第１側壁絶縁膜８をマスクとしてゲルマニウムのような接合の特性に影響を及ぼさない材料をイオン注入するイオンを注入し，非結晶質層１０ａを形成する工程」は，本願発明の「前記ゲート及び前記第１のサイドウォールをマスクとして前記半導体領域の表層に拡散抑制元素を導入し，アモルファス状態の第３の不純物拡散領域を形成する工程」に相当する。このことは，本願の明細書が，拡散抑制元素としてゲルマニウムを例示していることからも明らかである。　
　　オ　引用発明の「ゲート電極（多結晶シリコン膜４）及び第１側壁絶縁膜８の側壁に第２側壁絶縁膜１３を形成する工程」は，本願発明の「前記ゲートの両側面で前記第１のサイドウォールを覆うように第２のサイドウォールを形成する工程」に相当する。
　　カ　引用発明の「この状態で，イオンを注入することにより，接合深さの深いソース及びドレイン用の拡散層９ｂを形成する工程」は，本願発明の「前記ゲート，前記第１及び第２のサイドウォールをマスクとして前記半導体領域の表層に前記第１の不純物拡散領域よりも深く不純物を導入し，第２の不純物拡散領域を形成する工程」に相当する。
　
（２）以上のとおり，引用発明は，本願発明の相当する構成をすべて備えている。
　したがって，本願発明は引用発明と同一発明であることに帰着する。
　
第４　結言
　以上のとおり，本願発明は，引用発明（引用例に記載された発明）と同一発明であるので，特許法２９条１項３号に該当し，同条１項柱書きの規定により特許を受けることができない。　
　したがって，その余の請求項について検討するまでもなく，本願は拒絶をすべきものである。　
　よって，結論のとおり審決する。