【手続補正書】
【提出日】平成24年2月9日(2012.2.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
機能回路と、第１の抵抗素子と、第２の抵抗素子と、第３の抵抗素子と、Ｎ（Ｎは自然数）段のダイオードと、第１のトランジスタと、第２のトランジスタと、を有し、
前記第１の抵抗素子の第１の端子は、第１の電位供給端子と電気的に接続され、
前記１段目のダイオードのアノードは、前記第１の抵抗素子の第２の端子と電気的に接続され、
前記Ｋ（Ｋは２乃至Ｎ−１のいずれか一）段目のダイオードのアノードは、前記Ｋ−１段目のダイオードのカソードと電気的に接続され、
前記Ｎ段目のダイオードのアノードは、前記Ｎ−１段目のダイオードのカソードと電気的に接続され、
前記Ｎ段目のダイオードのカソードは、第２の電位供給端子と電気的に接続され、
前記第２の抵抗素子の第１の端子は、前記第１の電位供給端子と電気的に接続され、
前記第１のトランジスタの第１の端子は、前記第２の電位供給端子と電気的に接続され、
前記第１のトランジスタの第２の端子は、前記第２の抵抗素子の第２の端子と電気的に接続され、
前記第１のトランジスタの第３端子は、前記１段目乃至Ｋ段目のダイオードのいずれか一のカソードと電気的に接続され、
前記第３の抵抗素子の第１の端子は、前記第１の電位供給端子と電気的に接続され、
前記第２のトランジスタの第１の端子は、前記第３の抵抗素子の第１の端子と電気的に接続され、
前記第２のトランジスタの第２の端子は、前記第３の抵抗素子の第２の端子と電気的に接続され、
前記第２のトランジスタの第３の端子は、前記第１のトランジスタの第２の端子と電気的に接続され、
前記機能回路の第１の端子は、前記第３の抵抗素子の第２の端子と電気的に接続され、
前記機能回路の第２の端子は、前記第２の電位供給端子と電気的に接続されることを特徴とする半導体装置。
【請求項２】
機能回路と、第１の抵抗素子と、第２の抵抗素子と、第３の抵抗素子と、第４の抵抗素子と、第５の抵抗素子と、Ｎ（Ｎは自然数）段のダイオードと、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、を有し、
前記第１の抵抗素子は、第１の電位供給端子と電気的に接続され、
前記１段目のダイオードのアノードは、前記第１の抵抗素子の第２の端子と電気的に接続され、
前記Ｋ（Ｋは２乃至Ｎ−１のいずれか一）段目のダイオードのアノードは、前記Ｋ−１段目のダイオードのカソードと電気的に接続され、
前記Ｎ段目のダイオードのアノードは、前記Ｎ−１段目のダイオードのカソードと電気的に接続され、
前記Ｎ段目のダイオードのカソードは、第２の電位供給端子と電気的に接続され、
前記第２の抵抗素子の第１の端子は、前記第１の電位供給端子と電気的に接続され、
前記第１のトランジスタの第１の端子は、前記第２の電位供給線と電気的に接続され、
前記第１のトランジスタの第２の端子は、前記第２の抵抗素子の第２の端子と電気的に接続され、
前記第１のトランジスタの第３の端子は、前記１段目乃至Ｋ段目のダイオードのいずれか一のカソードと電気的に接続され、
前記第３の抵抗素子の第１の端子は、前記第１の電位供給端子と電気的に接続され、
前記第２のトランジスタの第１の端子は、前記第３の抵抗素子の第１の端子と電気的に接続され、
前記第２のトランジスタの第２の端子は、前記第３の抵抗素子の第２の端子と電気的に接続され、
前記第２のトランジスタの第３の端子は、前記第１のトランジスタの第２の端子と電気的に接続され、
前記第４の抵抗素子の第１の端子は、前記第１の電位供給端子と電気的に接続され、
前記第３のトランジスタの第１の端子は、前記第２の電位供給端子と電気的に接続され、
前記第３のトランジスタの第２の端子は、前記第４の抵抗素子の第２の端子と電気的に接続され、
前記第３のトランジスタの第３の端子は、前記第１のトランジスタの第１の端子と電気的に接続され、
前記第５の抵抗素子の第１の端子は、前記第２の電位供給端子と電気的に接続され、
前記第４のトランジスタの第１の端子は、前記第５の抵抗素子の第１の端子と電気的に接続され、
前記第４のトランジスタの第２の端子は、前記第５の抵抗素子の第２の端子と電気的に接続され、
前記第４のトランジスタの第３の端子は、前記第３のトランジスタの第２の端子と電気的に接続され、
前記機能回路の第１の端子は、前記第３の抵抗素子の第２の端子と電気的に接続され、
前記機能回路の第２の端子は、前記第５の抵抗素子の第２の端子と電気的に接続されることを特徴とする半導体装置。
【請求項３】
機能回路と、第１の抵抗素子と、第２の抵抗素子と、第３の抵抗素子と、Ｎ（Ｎは自然数）段のダイオードと、トランジスタと、を有し、
前記第１の抵抗素子の第１の端子は、第１の電位供給端子と電気的に接続され、
前記１段目のダイオードのアノードは、前記第１の抵抗素子の第２の端子と電気的に接続され、
前記Ｋ（Ｋは２乃至Ｎ−１のいずれか一）段目のダイオードのアノードは、前記Ｋ−１段目のダイオードのカソードと電気的に接続され、
前記Ｎ段目のダイオードのアノードは、前記Ｎ−１段目のダイオードのカソードと電気的に接続され、
前記Ｎ段目のダイオードのカソードは、第２の電位供給端子と電気的に接続され、
前記第２の抵抗素子の第１の端子は、前記第１の電位供給端子と電気的に接続され、
前記第３の抵抗素子の第１の端子は、前記第２の電位供給端子と電気的に接続され、
前記トランジスタの第１の端子は、前記第２の抵抗素子の第２の端子と電気的に接続され、
前記トランジスタの第２の端子は、前記第３の抵抗素子の第２の端子と電気的に接続され、
前記トランジスタの第３の端子は、前記１段目乃至Ｋ段目のダイオードのいずれか一のカソードと電気的に接続され、
前記機能回路の第１の端子は、前記第１の電位供給端子と電気的に接続され、
前記機能回路の第２の端子は、前記第２の電位供給端子と電気的に接続されることを特徴とする半導体装置。
【請求項４】
分圧回路と、制御回路と、機能回路と、抵抗素子と、スイッチング素子と、を有し、
前記分圧回路は、第１の電位供給端子と第２の電位供給端子との間の電圧を分圧し、分圧した電圧に応じた第１の電位を生成する機能を有し、
前記制御回路は、前記第１の電位に応じて、前記スイッチング素子のオン状態又はオフ状態を制御するための第２の電位を生成する機能を有し、
前記抵抗素子の第１の端子は、前記第１の電位供給端子と電気的に接続され、
前記スイッチング素子の第１の端子は、前記抵抗素子の第１の端子と電気的に接続され、
前記スイッチング素子の第２の端子は、前記抵抗素子の第２の端子と電気的に接続され、
前記機能回路の第１の端子は、前記抵抗素子の第２の端子と電気的に接続され、
前記機能回路の第２の端子は、前記第２の電位供給端子と電気的に接続されていることを特徴とする半導体装置。
【請求項５】
分圧回路と、機能回路と、第１の抵抗素子と、第２の抵抗素子と、スイッチング素子と、を有し、
前記分圧回路は、第１の電位供給端子と第２の電位供給端子との間の電圧を分圧し、分圧した電圧に応じて、前記スイッチング素子のオン状態又はオフ状態を制御するための第１の電位を生成する機能を有し、
前記第１の抵抗素子の第１の端子は、前記第１の電位供給端子と電気的に接続され、
前記第２の抵抗素子の第１の端子は、前記第２の電位供給端子と電気的に接続され、
前記スイッチング素子の第１の端子は、前記第１の抵抗素子の第１の端子と電気的に接続され、
前記スイッチング素子の第２の端子は、前記第２の抵抗素子の第２の端子と電気的に接続され、
前記機能回路の第１の端子は、前記第１の電位供給端子と電気的に接続され、
前記機能回路の第２の端子は、前記第２の電位供給端子と電気的に接続されることを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項５のいずれか一項において、
前記機能回路は、光電変換素子と、第６の抵抗素子と、第５のトランジスタと、複数の第６のトランジスタと、を有し、
前記光電変換素子のカソードは、前記機能回路の第１の端子と電気的に接続され、
前記第６の抵抗素子の第１の端子は、前記機能回路の第２の端子と電気的に接続され、
前記第５のトランジスタの第１の端子は、前記光電変換素子のアノードと接続され、
前記第５のトランジスタの第２の端子は、前記第６の抵抗素子の第２の端子と電気的に接続され、
前記第５のトランジスタの第３の端子は、前記第５のトランジスタの第１の端子と電気的に接続され、
前記複数の第６のトランジスタの第１の端子のそれぞれは、前記機能回路の第１の端子と電気的に接続され、
前記複数の第６のトランジスタの第２の端子のそれぞれは、前記第６の抵抗素子の第２の端子と電気的に接続され、
前記複数の第６のトランジスタの第３の端子のそれぞれは、前記第５のトランジスタの第３の端子と電気的に接続されていることを特徴とする半導体装置。