【事件の表示】
　特願２０００−３３４５１４「全電子フラッシュ・メモリ式外部記憶方法及びその装置」拒絶査定不服審判事件〔平成１３年　８月１０日出願公開、特開２００１−２１６０９９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明
　本願は平成１２年１１月１日（パリ条約による優先権主張１９９９年１１月１４日、中華人民共和国）の出願であって、その請求項１〜１４に係る発明は、平成１７年６月１４日付け手続補正書により補正された特許請求の範囲の請求項１〜１４に記載された通りのものと認められるところ、その請求項１に係る発明（以下「本願発明」と記す。）は、以下の通りのものである。
「データを記憶するための少なくとも一つのフラッシュ・メモリ（１）と、
前記フラッシュ・メモリ（１）におけるデータ読み出し操作及びデータ書き込み操作を制御するためのものであって、マイクロ・プロセッサ（２１）、ＵＳＢ又はＩＥＥＥ１３９４インタフェース・コントローラ（２２）及びＵＳＢ又はＩＥＥＥ１３９４タップ（２３）からなる記憶制御回路（２）と、
その電圧入力側が前記ＵＳＢ又はＩＥＥＥ１３９４タップ（２３）と接続し前記ＵＳＢ又はＩＥＥＥ１３９４タップ（２３）と前記フラッシュ・メモリ（１）との間における電圧変換を提供する直流電源変換器（３）と
からなるフラッシュ・メモリ式外部記憶装置であって、
前記マイクロ・プロセッサ（２１）は夫々ＵＳＢ又はＩＥＥＥ１３９４インタフェース・コントローラ（２２）及び前記フラッシュ・メモリ（１）に接続され、前記ＵＳＢ又はＩＥＥＥ１３９４インタフェース・コントローラ（２２）は夫々前記ＵＳＢ又はＩＥＥＥ１３９４タップ（２３）及び前記マイクロ・プロセッサ（２１）に接続され、前記ＵＳＢ又はＩＥＥＥ１３９４インタフェース・コントローラ（２２）はバス経由で外部のデータ処理システムのコンピュータに接続され、前記マイクロ・プロセッサ（２１）内部にインタフェース・スタンダード機能を実現させデータアクセスを制御するファームウェアが装着され、
直流電力は、前記ＵＳＢ又はＩＥＥＥ１３９４タップ（２３）経由で前記外部のデータ処理システムから導入され、前記マイクロ・プロセッサ（２１）と前記ＵＳＢ又はＩＥＥＥ１３９４インタフェース・コントローラ（２２）及び前記フラッシュ・メモリ（１）に提供されることを特徴とするフラッシュ・メモリ式外部記憶装置。」
　
　
２．引用例
　原査定の拒絶の理由に引用された
・特開平１１−２５９６０５号公報（平成１１年９月２４日出願公開。以下「引用文献１」と記す。）
・特開平１０−０６３８０４号公報（平成１０年３月６日出願公開。以下「引用文献２」と記す。）
には、それぞれ、以下の事項が記載されている。
　
（１）引用文献１
　
（１−１）「【請求項１】情報処理装置に対して所定の機能を提供する機能ブロックと、
前記機能ブロックと第１の情報処理装置との間でデータ転送を行う第１のインターフェース部と、
前記第１のインターフェース部と異なるインターフェース仕様を有し、前記機能ブロックと第２の情報処理装置との間でデータ転送を行う第２のインターフェース部とを少なくとも備えていることを特徴とするＰＣカード。」
　
（１−２）「【請求項５】請求項１乃至４のいずれかに記載のＰＣカードであって、
前記第２のインターフェース部は、
前記第２の情報処理装置と物理的に接続する第２の物理層インターフェースと、
前記第２の物理層インターフェースと前記機能ブロックとの間に設けられた第２のインターフェース制御部とを有していることを特徴とするＰＣカード。
　
（１−３）「【請求項６】請求項５記載のＰＣカードであって、
前記第２のインターフェース部は、
前記第２の情報処理装置と前記機能ブロックとの間で、前記第２のインターフェース制御部を介した制御手順を実現するための第２の付加回路を有していることを特徴とするＰＣカード。
　
（１−４）「【請求項７】請求項６記載のＰＣカードであって、
前記第２の付加回路は、
前記機能ブロックと前記第２のインターフェース制御部との間に設けられていることを特徴とするＰＣカード。」
　
（１−５）「【００２８】
【発明の実施の形態】［本発明の第１の実施の形態］本発明の第１の実施の形態によるＰＣカードを図１を用いて説明する。
・・・＜中略＞・・・
【００３８】また、ＰＣカード１内部の各回路を動作させる電源電圧（Ｖｃｃ）は、ＰＣＭＣＩＡ規格やＵＳＢ規格ではホスト側（情報処理装置側）からインターフェースを介して当該電源電圧が供給されるようになっている。」
　
（１−６）「【００４０】［本発明の第２の実施の形態］次に、本発明の第２の実施の形態によるＰＣカードを図２を用いて説明する。
・・・＜中略＞・・・
【００４２】ここでＰＣカード内の電源線の配置について説明すると、ＰＣカード物理層インターフェースである第１の物理層インターフェース３の６８ピンの端子のうち電源電圧Ｖｃｃ１が供給されるピン端子に電源線１２０が接続され、この電源線１２０は機能ブロック２に接続されて機能ブロック２に電力を供給すると共に、バスセレクタ制御用ロジック２４の他の入力端子に接続されている。一方、第２の物理層インターフェース６からの電源電圧Ｖｃｃ２は電源線１２４に供給され、電源線１２４は機能ブロック２に接続されて機能ブロック２に電力を供給すると共に、バスセレクタ制御用ロジック２４のさらに他の入力端子に接続されている。また、バスセレクタ制御用ロジック２４の出力端子は信号線１２６によりマルチプレクサ２１のバス・スイッチ・イネーブルピンＢＸに接続されている。」
　
（１−７）「【００５２】［本発明の第３の実施の形態］次に、本発明の第３の実施の形態によるＰＣカードを図３を用いて説明する。
・・・＜中略＞・・・
【００５７】また、ＰＣカード３０が携帯型ＰＣのＰＣカードドライブ装置のスロットに挿入されず、第２の物理層インタフェース６がデスクトップ型ＰＣのＵＳＢコネクタと接続された場合には、第２のインターフェース制御部７から電源電圧Ｖｃｃ２が電源制御回路３１に入力する。これにより電源制御回路３１から第２の付加回路８に対して電源電圧Ｖｃｃ２が出力され、また機能ブロック２に対して電源電圧ＶｃｃＦが出力される。これにより機能ブロック２、第２の付加回路８が活性状態となり、デスクトップ型ＰＣからＰＣカード３０にアクセスできるようになる。」
　
（１−８）「【００６１】［本発明の第４の実施の形態］次に、本発明の第４の実施の形態によるＰＣカードを図４を用いて説明する。本実施の形態では、近年、デジタル・スチル・カメラや携帯端末の記録メディアとして広く使用されているＰＣＭＣＩＡ  ＡＴＡ（ＡＴ  Ａｔｔａｃｈｍｅｎｔ）カードを例にとって説明する。図４は、平面方向から見たＰＣカード４０内部の概略構成を複数のブロックで示したものである。
【００６２】図４において、第１のインターフェース部１００は、ＰＣカード物理層インタフェース４２と共に、ＰＣＭＣＩＡ  ＡＴＡインターフェース４５を有している。一方、第２のインターフェース部１０１は、ＵＳＢ物理層インターフェース４３とＵＳＢインターフェース４４、及びＩＤＥ（Ｉｎｔｅｇｒａｔｅｄ  Ｄｒｉｖｅ  Ｅｌｅｃｔｒｏｎｉｃｓ）インターフェース４７とを有している。そして、これら第１及び第２のインターフェース部１００、１０１は、フラッシュコントローラ４６に接続されている。」
　
（１−９）「【００６３】ＰＣＭＣＩＡ  ＡＴＡインターフェース４５からＰＣカード物理層インタフェース４２ヘ接続された複数の信号線Ａ、Ｂのうち、データ／アドレスラインである共通信号線Ａは、分岐してＵＳＢインタフェース４４にも接続されている。ＵＳＢインタフェース４４からＵＳＢ物理層インターフェース４３及び接続ケーブルを介してデスクトップ型ＰＣのＵＳＢポートと接続することにより、デスクトップ型ＰＣはＰＣカード（ＰＣＭＣＩＡ  ＡＴＡカード）４０にアクセスできるようになる。」
　
（１−１０）「【００６４】図４に示すように、ＰＣカード４０にはフラッシュメモリ４１−１、４１−２、４１−３が設けられている。これらフラッシュメモリ４１−１、４１−２、４１−３は、フラッシュメモリ４１−３と、ＰＣＭＣＩＡ  ＡＴＡインターフェース４５及びＩＤＥインターフェース４７との間に設けられたフラッシュコントローラ４６に制御信号線Ｃで接続されている。また、ＵＳＢインタフェース４４にはＵＳＢラインドライバ／レシーバ４４−１、ＩＤＥコマンドデコーダ４４−２、ＩＤＥホストインタフェース４４−３が設けられている。」
　
（１−１１）「【００６５】ＰＣＭＣＩＡ  ＡＴＡインタフェース４５にはドライバ／レシーバが設けられ、ＰＣカード物理層インタフェース４２からの信号線のうちＩＤＥインタフェース４４−３と共用する共通信号線Ａと、共用しない非共通信号線Ｂとが接続されている。フラッシュコントローラ４６はＰＣカードインタフェースとして機能し、共通信号線Ａと非共通信号線Ｂとに入力された入力信号をデコードし、デコードした入力信号に基づいて制御信号線Ｃを介してフラッシュメモリ４１−１〜４１−３に対する処理を行ったり、またＩＤＥコマンドデコーダ４４−２によるデコード結果に基づいて共通信号線Ａを経由して伝達される制御信号によりフラッシュメモリ４１−１〜４１−３に対する処理を行う。ここで、表２を用いてＵＳＢインターフェース４４の信号線について説明する。表２に示すように、ＵＳＢインターフェース４４の信号線は、電源電圧Ｖｃｃ＝５Ｖ、ディファレンシャルのデータ用信号線Ｄ＋、Ｄ−、及び接地線の計４本が設けられている。なお、ＰＣカード４０のＵＳＢ物理層インターフェース４３は他の周辺装置とのシリアル接続のために接続ポートを２個有している。」
　
（１−１２）「【００６８】一方、デスクトップ型ＰＣのＵＳＢポートに接続されたＵＳＢ接続ケーブルのコネクタとＰＣカード４０のＵＳＢ物理層インタフェース４３とが接続された場合には、デスクトップ型ＰＣからの制御信号（シリアル信号）が入力されてＵＳＢラインドライバ／レシーバ４４−１のレシーバで受信され、次いで制御信号のシリアル／パラレル変換が行われる。
【００６９】パラレル信号に変換された制御信号はＩＤＥコマンドデコーダ４４−２でデコードされてＩＤＥホストインタフェース４４−３を経由して共通信号線Ａに出力される。共通信号線Ａに出力された制御信号はＩＤＥインタフェース４７を経由してフラッシュコントローラ４６に伝達され、所定の処理がフラッシュメモリ４１−１〜４１−３に対して行われる。以上説明した動作により、ＰＣカード４０をデスクトップ型ＰＣのＵＳＢポートに接続されたＩＤＥドライブとして動作させることができるようになる。」
　
（１−１３）「【００７０】なお本実施の形態によるＰＣカード４０においても、情報処理装置との接続は例えば赤外線通信をはじめとする無線での接続をすることもできるし、デスクトップ型ＰＣのキーボードの接続ケーブルから電源線を取得するようにすることも可能である。また、上記第１乃至第４の実施の形態によるＰＣカードにおいては、第２のインターフェース部１０１がＵＳＢ規格に対応している場合で説明したが、例えばデスクトップ型ＰＣがＩＥＥＥ１３９４規格に対応したインターフェース及びコネクタを有しているのであれば、上記実施の形態のＰＣカード１、２０、３０、４０の第２のインターフェース部１０１をＩＥＥＥ１３９４規格に対応したインターフェースにしてももちろんよい。」
　
（２）引用文献２
　
（２−１）「【００２５】ＭＰＵ１１は、ＰＣカード１００内部の動作を統括するための汎用プロセッサである。ＭＰＵ１１は、例えば、インターフェース回路１２経由で受理した外部コンピュータ・システム５００のホスト・コマンドの処理や、ＥＥＰＲＯＭ１３へのアクセス動作を制御するようになっている。」
　
（２−２）「【００２８】ＥＥＰＲＯＭ１３は、記憶内容を電気的に消去・書替え可能なタイプの読み出し専用メモリであり、ＰＣカード１０や外部コンピュータ・システム５００にとって必須のデータやプログラムであって書替えを要するものを不揮発的に格納するために用いられる。例えば、ＰＣカード１００自身のカード属性情報（「タプル」とも言う）や、ＭＰＵ１０がＰＣカード１００内部をハードウェア操作するためのファームウェアは、ＥＥＰＲＯＭ１３に格納されている。」
　
（２−３）「【００２９】ＥＥＰＲＯＭ１３は、消去・書き込み時には、読み出し時よりも高い電圧の印加が必要である（前述）。このため、ＥＥＰＲＯＭ１３は、昇圧回路（図示しない）を内蔵しており、読み出し時には外部より供給される比較的低い駆動電圧（例えば３Ｖ）によって駆動する一方、消去・書き込み時には、外部からは比較的高い駆動電圧（例えば５Ｖ）の供給を受けるとともに、内蔵昇圧回路により更に高い電圧（例えば１２Ｖ）に釣り上げて駆動するようになっている。」
　
＜引用発明＞
　引用文献１に［本発明の第４の実施の形態］として開示される「ＰＣカード４０」は、上記（１−８）記載の如く「ＵＳＢ物理層インターフェース４３」と、「ＵＳＢインターフェース４４及びＩＤＥインターフェース４７」（以下「インターフェース制御部」（引用文献１の【請求項５】〜【請求項７】（上記（１−１）〜（１−４）参照）で用いられている用語。）と記す。）と、「フラッシュコントローラ４６」を有しており、また、上記（１−１０）記載の如く「フラッシュメモリ４１−１、４１−２、４１−３」を有している。
　
　さらに、上記（１−８）の「これら第１及び第２のインターフェース部１００、１０１は、フラッシュコントローラ４６に接続されている。」との記載、上記（１−１０）の「これらフラッシュメモリ４１−１、４１−２、４１−３は、フラッシュメモリ４１−３と、ＰＣＭＣＩＡ  ＡＴＡインターフェース４５及びＩＤＥインターフェース４７との間に設けられたフラッシュコントローラ４６に制御信号線Ｃで接続されている。」との記載及び【図４】の記載等からみて、前記「フラッシュコントローラ４６」は前記「インターフェース制御部」及び前記「フラッシュメモリ４１−１、４１−２、４１−３」に接続されている。
　
　上記（１−８）の「これら第１及び第２のインターフェース部１００、１０１は、フラッシュコントローラ４６に接続されている。」との記載、上記（１−９）の「ＵＳＢインタフェース４４からＵＳＢ物理層インターフェース４３及び接続ケーブルを介してデスクトップ型ＰＣのＵＳＢポートと接続することにより、デスクトップ型ＰＣはＰＣカード（ＰＣＭＣＩＡ  ＡＴＡカード）４０にアクセスできるようになる。」との記載、及び【図４】の記載等からみて、前記「インターフェース制御部」は前記「ＵＳＢ物理層インターフェース４３」及び前記「フラッシュコントローラ４６」に接続されている。
　
　上記（１−９）の「ＵＳＢインタフェース４４からＵＳＢ物理層インターフェース４３及び接続ケーブルを介してデスクトップ型ＰＣのＵＳＢポートと接続することにより、デスクトップ型ＰＣはＰＣカード（ＰＣＭＣＩＡ  ＡＴＡカード）４０にアクセスできるようになる。」との記載からみて、
前記「インターフェース制御部」は前記「接続ケーブルを介して」「デスクトップ型ＰＣ」と「接続」されている。
　
　上記（１−１１）の「フラッシュコントローラ４６はＰＣカードインタフェースとして機能し、共通信号線Ａと非共通信号線Ｂとに入力された入力信号をデコードし、デコードした入力信号に基づいて制御信号線Ｃを介してフラッシュメモリ４１−１〜４１−３に対する処理を行ったり、またＩＤＥコマンドデコーダ４４−２によるデコード結果に基づいて共通信号線Ａを経由して伝達される制御信号によりフラッシュメモリ４１−１〜４１−３に対する処理を行う。」なる記載、及び、上記（１−１２）の「一方、デスクトップ型ＰＣのＵＳＢポートに接続されたＵＳＢ接続ケーブルのコネクタとＰＣカード４０のＵＳＢ物理層インタフェース４３とが接続された場合には、・・・＜中略＞・・・共通信号線Ａに出力された制御信号はＩＤＥインタフェース４７を経由してフラッシュコントローラ４６に伝達され、所定の処理がフラッシュメモリ４１−１〜４１−３に対して行われる。以上説明した動作により、ＰＣカード４０をデスクトップ型ＰＣのＵＳＢポートに接続されたＩＤＥドライブとして動作させることができるようになる。」なる記載から見て、前記「フラッシュコントローラ４６」は「前記ＰＣカードをＵＳＢポートに接続されたＩＤＥドライブとして動作させることができるようにするものであって、前記フラッシュメモリに対する処理を行うもの」であると言える。
　
　そして、上記（１−１３）記載のように、前記「インターフェース制御部」、および、前記「物理層インタフェース」は、ＵＳＢ規格のみならず「ＩＥＥＥ１３９４規格」に対応しているものでもよいものである。
　
　してみると、引用文献１には
「フラッシュ・メモリと、
　フラッシュコントローラと、
　ＵＳＢ又はＩＥＥＥ１３９４規格に対応しているインターフェース制御部と、
　ＵＳＢ又はＩＥＥＥ１３９４規格に対応している物理層インタフェースと、
を有するＰＣメモリであって、
　前記フラッシュコントローラは前記インターフェース制御部及び前記フラッシュ・メモリに接続され、前記インターフェース制御部は前記物理層インターフェース及び前記フラッシュコントローラに接続され、前記インターフェース制御部は接続ケーブルを介してデスクトップ型ＰＣと接続され、前記フラッシュコントローラは前記ＰＣカードをＵＳＢポートに接続されたＩＤＥドライブとして動作させることを実現させ、前記フラッシュメモリに対する処理を行うものである
ＰＣメモリ。」
の発明（以下「引用発明」と記す。）が記載されていると認められる。
　
　
３．対比
　本願発明と引用発明とを比較すると、
（１）引用発明における「ＰＣメモリ」は「フラッシュ・メモリ」を備え「ＵＳＢポートに接続されたＩＤＥドライブとして動作」するものであるから、本願発明と同様に「フラッシュ・メモリ式外部記憶装置」とも言えるものである。
　
（２）引用発明における「フラッシュ・メモリ」は、本願発明における「データを記憶するための少なくとも一つのフラッシュ・メモリ」に、
　引用発明における「ＵＳＢ又はＩＥＥＥ１３９４規格に対応しているインターフェース制御部」は本願発明における「ＵＳＢ又はＩＥＥＥ１３９４インタフェース・コントローラ」に、
　引用発明における「ＵＳＢ又はＩＥＥＥ１３９４規格に対応している物理層インタフェース」は、本願発明における「ＵＳＢ又はＩＥＥＥ１３９４タップ」に、
　それぞれ相当するものである。
　
（３）引用発明における「フラッシュコントローラ」は本願発明における「マイクロ・プロセッサ」に対応付けられるもので、これらはいずれも「処理手段」と言えるものである。
　
（４）引用発明における「フラッシュコントローラ」「ＵＳＢ又はＩＥＥＥ１３９４規格に対応しているインターフェース制御部」「ＵＳＢ又はＩＥＥＥ１３９４規格に対応している物理層インタフェース」よりなる回路が「前記フラッシュ・メモリにおけるデータ読み出し操作及びデータ書き込み操作を制御するためのもの」であることは明らかであり、これは「記憶制御回路」とも言えるものである。
　
（５）引用発明においては「前記フラッシュコントローラは前記インターフェース制御部及び前記フラッシュ・メモリに接続され、前記インターフェース制御部は前記物理層インターフェース及び前記フラッシュコントローラに接続され、前記インターフェース制御部は接続ケーブルを介してデスクトップ型ＰＣと接続され」ているのであるから、引用発明と本願発明とは「前記処理手段は夫々ＵＳＢ又はＩＥＥＥ１３９４インタフェース・コントローラ及び前記フラッシュ・メモリに接続され、前記ＵＳＢ又はＩＥＥＥ１３９４インタフェース・コントローラは夫々前記ＵＳＢ又はＩＥＥＥ１３９４タップ及び前記処理手段に接続され、前記ＵＳＢ又はＩＥＥＥ１３９４インタフェース・コントローラはバス経由で外部のデータ処理システムのコンピュータに接続され」ている点で一致する。
　
（６）そして、引用発明における「フラッシュコントローラ」の「ＵＳＢポートに接続されたＩＤＥドライブとして動作させる」なる事項は「インタフェース・スタンダード機能を実現させ」ることとも言えるものであり、また、「前記フラッシュメモリに対する処理を行う」ことは「データアクセスを制御する」とも言えることなので、引用発明における「フラッシュコントローラ」と本願発明における「マイクロ・プロセッサ」とは「インタフェース・スタンダード機能を実現させデータアクセスを制御する」ものである点で一致する。
　
＜一致点＞
　よって、本願発明と引用発明とは
「データを記憶するための少なくとも一つのフラッシュ・メモリと、
前記フラッシュ・メモリにおけるデータ読み出し操作及びデータ書き込み操作を制御するためのものであって、処理手段、ＵＳＢ又はＩＥＥＥ１３９４インタフェース・コントローラ及びＵＳＢ又はＩＥＥＥ１３９４タップからなる記憶制御回路と、
からなるフラッシュ・メモリ式外部記憶装置であって、
前記処理手段は夫々ＵＳＢ又はＩＥＥＥ１３９４インタフェース・コントローラ及び前記フラッシュ・メモリに接続され、前記ＵＳＢ又はＩＥＥＥ１３９４インタフェース・コントローラは夫々前記ＵＳＢ又はＩＥＥＥ１３９４タップ及び前記処理手段に接続され、前記ＵＳＢ又はＩＥＥＥ１３９４インタフェース・コントローラはバス経由で外部のデータ処理システムのコンピュータに接続され、前記処理手段はインタフェース・スタンダード機能を実現させデータアクセスを制御するものである、
フラッシュ・メモリ式外部記憶装置。」
である点で一致する。
　
＜相違点＞
　しかして、本願発明と引用発明との間には、以下の点に相違が認められる。
　
　・相違点１
　本願発明は、上記処理手段のインタフェース・スタンダード機能を実現させデータアクセスを制御すると言う機能を、その「内部に」インタフェース・スタンダード機能を実現させデータアクセスを制御する「ファームウェアが装着」された「マイクロ・プロセッサ」で実現しているのに対し、引用文献１においては「フラッシュコントローラ」の具体的な構成については明示されていない点。
　
　・相違点２
　本願発明においては、「直流電力は、前記ＵＳＢ又はＩＥＥＥ１３９４タップ経由で前記外部のデータ処理システムから導入され、前記マイクロ・プロセッサと前記ＵＳＢ又はＩＥＥＥ１３９４インタフェース・コントローラ及び前記フラッシュ・メモリに提供される」のに対し引用文献１の引用発明（第４の実施の形態）に関する説明部分では、電力の供給路に関する記載はない点。
　
　・相違点３
　本願発明においては、「その電圧入力側が前記ＵＳＢ又はＩＥＥＥ１３９４タップと接続し前記ＵＳＢ又はＩＥＥＥ１３９４タップと前記フラッシュ・メモリとの間における電圧変換を提供する直流電源変換器」が設けられているのに対し、引用文献１には電源変換器についての記載はない点。
　
　
４．判断
　以下に、上記相違点について検討する。
　
・相違点１について
　引用文献２（特に上記２．（２−１）、（２−２））には、ＰＣカード内部の動作を統括するための汎用プロセッサであって、インターフェース回路経由で受理した外部コンピュータ・システムのホスト・コマンドの処理やＥＥＰＲＯＭへのアクセス動作の制御を行うＭＰＵを設け、当該ＭＰＵがＰＣカード内部をハードウェア操作するためのファームウェアをＥＥＰＲＯＭに設けることが記載されている。そして、従来からプログラム用のメモリを内蔵するマイクロ・プロセッサ（所謂ワンチップマイコン）を種々の機能実現手段として採用することが一般的になされていたこと（必要があれば、大石克己，「ＵＳＢ用ワンチップ・マイコン」，トランジスタ技術，ＣＱ出版株式会社，平成９年７月１日，第３４巻，第７号，Ｐ．２５０〜２５８、渡辺照一，「フラッシュ・メモリの応用分野と今後　第２回　フラッシュ・メモリ内蔵マイコンの活用」，インターフェース，ＣＱ出版株式会社，平成７年８月１日，第２１巻，第８号，Ｐ．１７５〜１８５や特開平０６−１２４５９６号公報（特に【図１３】【図２４】）等参照）を考慮すれば、引用発明における「フラッシュコントローラ」を「内部に」インタフェース・スタンダード機能を実現させデータアクセスを制御する「ファームウェアが装着」された「マイクロ・プロセッサ」で実現することは、当業者であれば、容易に想到し得たことである。
　
・相違点２について
　ＵＳＢなどのインターフェースを介して接続される機器内の各回路を動作させるための電源電圧は、当該インターフェースを介して供給されるように構成するのが普通である（必要があれば引用文献１の上記（１−５）（１−６）（１−７）の記載参照）から、「直流電力は、前記ＵＳＢ又はＩＥＥＥ１３９４タップ経由で前記外部のデータ処理システムから導入され、前記マイクロ・プロセッサと前記ＵＳＢ又はＩＥＥＥ１３９４インタフェース・コントローラ及び前記フラッシュ・メモリに提供される」なる構成は、当業者が通常採用する技術常識的な構成に他ならない。
　
・相違点３について
　フラッシュメモリ等のＥＥＰＲＯＭへデータを書き込むためには、読み出し時より高電圧の電源電圧が必要になることは、技術常識的な事項であり当該高電圧を発生する回路を設けることも、当業者が通常採用している構成である（必要があれば引用文献２（特に上記（２−３）の記載）、特開平１０−２６１７７４号公報（特に「高電圧発生回路１３」）等参照）から、「その電圧入力側が前記ＵＳＢ又はＩＥＥＥ１３９４タップと接続し前記ＵＳＢ又はＩＥＥＥ１３９４タップと前記フラッシュ・メモリとの間における電圧変換を提供する直流電源変換器」を設けることも、当業者が通常採用する技術常識的な構成に他ならない。
　
　してみると、本願発明の構成は引用文献１、２記載の発明に基づいて、当業者が容易に想到し得たものである。
　そして、本願発明の効果も、当業者であれば容易に予測し得る程度のものであって、格別顕著なものではない。
　よって、本願発明は、引用文献１、２に記載された発明に基づいて、当業者が容易に発明をすることができたものである。
　
　
５．むすび
　以上のとおり、本願請求項１に係る発明は、引用文献１、２に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、他の請求項について検討するまでもなく、本願は特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、上記結論のとおり審決する。