【事件の表示】
　平成１０年特許願第１２０８７２号「カーオーディオシステム及びその制御方法並びに半導体集積回路」拒絶査定不服審判事件〔平成１１年１１月１６日出願公開、特開平１１−３１７０６２〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　
　本願は、平成１０年４月３０日の出願であって、平成１９年２月２３日付けで拒絶理由が通知され、同年６月２９日付けで拒絶査定され、これに対し、同年８月２日に拒絶査定不服審判が請求されるとともに、同年８月９日付けで手続補正がされた。
　そして、平成１９年１０月３０日付けで審査官から前置報告がなされ、平成２２年２月２２日付けで前記前置報告の内容を利用した審尋がなされ、同年４月２６日に回答書が提出されたものである。　
　
第２　平成１９年８月９日付けの手続補正についての補正却下の決定
　
〔補正却下の決定の結論〕
　平成１９年８月９日付けの手続補正を却下する。
　
〔理　由〕
１．本件補正
　平成１９年８月９日付けの手続補正（以下、「本件補正」という。）は、明細書についてするもので、そのうち特許請求の範囲については、本件補正前に、
「　　【請求項１】　第１のアドレスバスとアクセス対象を指定するためのチップセレクト信号とを使う第１のバスと、
　前記第１のアドレスバスよりも余分に上位ビットを持つ第２のアドレスバスを備えた第２のバスと、
　前記チップセレクト信号と前記上位ビットとの間で変換を行う手段を備えたことを特徴とするカーオーディオシステム。
　　【請求項２】　第１のバスと、
　複数のバイトを単位としてデータを転送するように構成された第２のバスと、
　前記第１のバスから第２のバスにアドレスを伝えるためのアドレスバスと、
　前記第２のバスから転送されるデータのうちどのバイトが有効かに応じて、前記アドレスバスの下位ビットを変化させる手段と、
　を備えたことを特徴とするカーオーディオシステム。
　　【請求項３】　第１のアドレスバスとアクセス対象を指定するためのチップセレクト信号とを使う第１のバスと、
　前記第１のアドレスバスよりも余分に上位ビットを持つ第２のアドレスバスを持つ第２のバスと、を備え、
　前記第２のバスは、複数のバイトを単位としてデータを読み出すように構成されたカーオーディオシステムにおいて、
　前記チップセレクト信号と前記上位ビットとの間で変換を行う手段と、
　前記第２のバスから転送されるデータのうちどのバイトが有効かに応じて、前記第１のアドレスバスの下位ビットを変化させる手段と、
　を備えたことを特徴とするカーオーディオシステム。
　　【請求項４】　前記第１又は第２のバスのコントローラと、
　前記第１又は第２のバスに接続されたパラレルインタフェースのコントローラと、
　前記第１又は第２のバスに接続されたシリアルバスのコントローラと、
　前記第１又は第２のバスの使用権を前記各コントローラの間で割り振る手段と、
　を備えたことを特徴とする請求項１から３のいずれか１つに記載のカーオーディオシステム。
　　【請求項５】　複数の信号線のそれぞれに対して、割り込みを有効とするか無効とするかを設定するためのレジスタを備えたことを特徴とする請求項１から４のいずれか１つに記載のカーオーディオシステム。
　　【請求項６】　信号の電圧が違うデバイスの間で信号の電圧を変換するための変換手段と、
　どのデバイスについてどの方向に信号を伝えるかに応じて、前記変換をするかどうかと、前記変換の方向を制御する手段と、
　を備えたことを特徴とする請求項１から５のいずれか１つに記載のカーオーディオシステム。
　　【請求項７】　ＣＰＵと、
　前記ＣＰＵのためのソフトウェアを格納するフラッシュＲＯＭと、
　各デバイスをリセットするリセット手段と、を備え、
　前記リセット手段は、前記フラッシュＲＯＭを前記ＣＰＵよりも先にリセットするように構成されたことを特徴とする請求項１から６のいずれか１つに記載のカーオーディオシステム。
　　【請求項８】　第１のアドレスバスとアクセス対象を指定するためのチップセレクト信号とを使う第１のバスと、
　前記第１のアドレスバスよりも余分に上位ビットを持つ第２のアドレスバスを持つ第２のバスと、を備え、
　前記第２のバスは、複数のバイトを単位としてデータを読み出すように構成された、カーオーディオシステムに使うための半導体集積回路において、
　前記チップセレクト信号と前記上位ビットとの間で変換を行う手段と、
　前記第２のバスで読み出されたデータのうちどのバイトが有効かに応じて、前記第１のアドレスバスの下位ビットを変化させる手段と、
　を備えたことを特徴とする半導体集積回路。
　　【請求項９】　第１のアドレスバスとアクセス対象を指定するためのチップセレクト信号とを使う第１のバスと、前記第１のアドレスバスよりも余分に上位ビットを持つ第２のアドレスバスを備えた第２のバスと、を使うカーオーディオシステムの制御方法において、
　前記チップセレクト信号と前記上位ビットとの間で変換を行うステップを含むことを特徴とするカーオーディオシステムの制御方法。
　　【請求項１０】　第１のバスと、複数のバイトを単位としてデータを転送するように構成された第２のバスと、前記第１のバスから第２のバスにアドレスを伝えるためのアドレスバスと、を使うカーオーディオシステムの制御方法において、
　前記第２のバスから転送されるデータのうちどのバイトが有効かに応じて、前記アドレスバスの下位ビットを変化させるステップを含むことを特徴とするカーオーディオシステムの制御方法。」
とあったところを、
　
　本件補正後
「【請求項１】
　第１のアドレスバスとアクセス信号を指定するためのチップセレクト信号を使う第１のバスと、
　前記第１のアドレスバスよりも余分に上位ビットを持つ第２のアドレスバスを備えた第２のバスと、
前記チップセレクト信号と前記上位ビットとの間で変換を行う手段を備え、
　前記第１のバスには、ＤＲＡＭ、ＰＣＩバスコントローラ、ＣＰＵホストＡＳＩＣを有するＣＰＵモジュールが接続され、
　前記第２のバスには、ＣＤ−ＲＯＭと、サポートＡＳＩＣと、このサポートＡＳＩＣに接続されたコーデック回路を有するサポートモジュールが接続され、
　このサポートモジュールには、前記コーデック回路を介してサポートＡＳＩＣに接続されたチューナー、アンプを有する外部ユニットが接続され、
　前記ＣＤ−ＲＯＭはパラレル／ＰＣＩドライバにより前記第１のバスに接続され、
ている
【請求項２】
　前記サポートモジュールに、シリアルバス及びシリアル／ＰＣＩドライバを介して第１のバスに接続されたＣＤ−ＲＯＭオートチェンジャ、前記サポートＡＳＩＣを介して第１のバスに接続されたＧＰＳユニット、同じく前記サポートＡＳＩＣを介して第１のバスに接続されたセキュリティコントロールユニット、同じく前記サポートＡＳＩＣを介して第１のバスに接続された電話ユニットの少なくとも１つを含むオプションユニットが接続され、前記外部ユニット及びこのオプションユニットを構成する複数の機器がＵＳＢのデイジーチェーン接続により、前記サポートモジュールに接続されていることを特徴とする請求項１に記載の
【請求項３】
　前記第２のバスにＰＣＭＣＩＡ用のＡＳＩＣが接続され、このＰＣＭＣＩＡ・ＡＳＩＣを介して第２のバスにコンパクトフラッシュカード等のＰＣＭＣＩＡ形式のカードが着脱自在に接続されることを特徴とする請求項１または請求項２に記載の
とするものである。
　
２．本件補正についての検討
　そこで、本件補正が適切なものであるか否かについて検討する。
　請求項１に対する本件補正は、補正前の請求項１に記載された発明特定事項の「第１のバス」「第２のバス」に接続される構成要素を、それぞれ「前記第１のバスには、ＤＲＡＭ、ＰＣＩバスコントローラ、ＣＰＵホストＡＳＩＣを有するＣＰＵモジュールが接続され」、「前記第２のバスには、ＣＤ−ＲＯＭと、サポートＡＳＩＣと、このサポートＡＳＩＣに接続されたコーデック回路を有するサポートモジュールが接続され」と特定すると共に、「このサポートモジュールには、前記コーデック回路を介してサポートＡＳＩＣに接続されたチューナー、アンプを有する外部ユニットが接続され」、「前記ＣＤ−ＲＯＭはパラレル／ＰＣＩドライバにより前記第１のバスに接続され」と、「サポートモジュール」「ＣＤ−ＲＯＭ」について特定するものである。
　
　すると、請求項１に対する本件補正は、「第１のバス」「第２のバス」に接続される構成要素を特定することにより特許請求の範囲を減縮するものであるが、本件補正前の発明特定事項である「第１のバス」「第２のバス」そのものを概念的に下位にするものではなく、また、接続される構成について何ら言及をせずに単に「第１のアドレスバスとアクセス対象を指定するためのチップセレクト信号とを使う第１のバスと、前記第１のアドレスバスよりも余分に上位ビットを持つ第２のアドレスバスを備えた第２のバスと、前記チップセレクト信号と前記上位ビットとの間で変換を行う手段を備えた」とした課題解決手段を概念的に下位にしたものでもないから、発明特定事項を限定するものとは認められない。
　よって、請求項１に対する本件補正は、補正前の請求項に記載された発明特定事項のいずれを概念的に下位にしたものといえないから、発明特定事項を限定するものではない。
　また、請求項１に対する本件補正は、請求項の削除、明りょうでない記載の釈明及び誤記の訂正のいずれにも該当しない。
　
　そして、補正後の請求項２及び３は、補正前の請求項１を引用する４ないし７のいずれかの請求項であるとも、前記各請求項を限定したものとも、解することができないから、本件補正により、実質的に、新たに追加された請求項であると解される。
　
　以上のとおりであるから、本件補正は、特許法第１７条の２第４項各号に掲げる事項を目的とするものに該当しない。
　
３．本件補正についての結び
　以上のとおり、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる改正前の特許法第１７条の２第４項の規定に違反するものであるから、同法第１５９条第１項で読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明について
　
１．本願発明
　平成１９年８月９日付けの手続補正は上記のとおり却下されたので、本願の請求項１ないし１０に係る発明は、出願時の明細書の特許請求の範囲の請求項１乃至ないし１０に記載されたとおりのものであるところ、請求項１に係る発明（以下、「本願発明」という。）は、上記「第２　〔理由〕１．」に本件補正前の請求項１として記載したとおりのものである。
　
２．引用例
　原査定の拒絶の理由に引用された、本願出願前に頒布された刊行物である特開平６−２９５２６２号公報（以下、「引用例」という）には、図面とともに以下の技術事項が記載されている。（なお、下線は当審で付与した。）
　
（ａ）
【０００１】
【産業上の利用分野】本発明はメモリアクセス制御回路に関し、特に半導体ランダムアクセスメモリを使用した
メモリ装置のアクセスシステムに関するものである
【０００２】
【従来の技術】従来のこの種のメモリアクセス制御回路は、図３に示す様に、アドレス発生回路１０から発生されたアクセスアドレスのうち、例えば上位２ビット１１をチップセレクト信号３０〜３３のためのアドレス信号としてアドレスデコーダ２０へ入力し、残余の下位ビット１２はバンク内アドレスとして各メモリバンク４０〜４３へ入力する構成となっている。
【０００３】尚、本例では、
メモリバンクを４個とし、これ等４個のメモリバンクの一つを選択してイネーブル状態とするチップセレクト信号３０〜３３を生成する上位アドレス信号１１を２ビット（ＡＤ１０，ＡＤ１１）としており、残余の下位ビット１２は１０ビット（ＡＤ０〜ＡＤ９）としている
【０００４】図４は図３のアドレス発生回路１０を具体的に示したメモリアクセス制御回路の例であり、図３と同等部分は同一符号にて示す。アクセスアドレス発生回路１０は一般にＣＰＵ１を主構成要素としており、
ＣＰＵ１から生成されるアクセスアドレスはアドレスレジスタ２に一時格納される。このアドレスレジスタ２内の上位２ビット１１がアドレスデコーダ２０へ入力され、チップセレクト信号３０〜３３を生成するために用いられ、下位１０ビット１２がメモリ４００の各バンク内アドレスとして用いられる
　
（ｂ）
【０００６】ここで、
メモリアクセス制御回路は、図３，４にて示した如くアクセスアドレスの上位ビットをデコードしてアクセスすべきメモリバンクの選択を行っており
　
（ｃ）
上記摘記事項（ａ）及び【図４】を参照すると、「ＣＰＵ１」と「アドレスレジスタ」間にアドレスを転送する信号線が存在すること、及び「メモリバンク４０」へアクセスを行う信号線として、「アドレスレジスタ２」の「下位１０ビット１２」、すなわち「アクセスアドレスの下位１０ビットの信号線」及び「チップセレクト信号３０〜３３」からなる信号線が存在することは明らかである。
　
　上記引用例記載事項及び図面を総合勘案すると、引用例には、次の発明（以下、「引用発明」という。）が記載されているものと認める。
　
「ＣＰＵから生成されるアクセスアドレスを転送する信号線と、
　アクセスアドレスの上位２ビットからチップセレクト信号を生成するアドレスデコーダと、
  アクセスアドレスの下位１０ビットの信号線とメモリバンクを選択するチップセレクト信号とを用いてメモリへアクセスを行う信号線とを備えた、
メモリ装置のアクセスシステム。」
　
３．対比
　そこで、本願発明を、引用発明と比較する。
　
　引用発明における「アクセスアドレスの下位１０ビットの信号線」「メモリバンクを選択するチップセレクト信号」は、本願発明のそれぞれ「第１のアドレスバス」「アクセス対象を指定するためのチップセレクト信号」に相当する。そして、引用発明における「アクセスアドレスの下位１０ビットの信号線とメモリバンクを選択するチップセレクト信号とを用いてメモリへアクセスを行う信号線」は、本願発明の「第１のアドレスバスとアクセス対象を指定するためのチップセレクト信号とを使う第１のバス」に相当する。
　
　引用発明における「アクセスアドレスの上位２ビット」は、本願発明の「第１のアドレスバスよりも余分」な「上位ビット」に相当する。
　すると、引用発明における「アクセスアドレスを転送する信号線」は、本願発明の「前記第１のアドレスバスよりも余分に上位ビットを持つ第２のアドレスバス」並びに「第２のバス」に相当し、引用発明における「アクセスアドレスの上位２ビットからチップセレクト信号を生成するアドレスデコーダ」は、本願発明の「前記チップセレクト信号と前記上位ビットとの間で変換を行う手段」に相当する。
　
　引用発明の「メモリ装置のアクセスシステム」は、一種の「システム」である点で本願発明の「カーオーディオシステム」と共通する。
　
　すると、本願発明と、引用発明とは、次の点で一致する。
＜一致点＞
「第１のアドレスバスとアクセス対象を指定するためのチップセレクト信号とを使う第１のバスと、
　前記第１のアドレスバスよりも余分に上位ビットを持つ第２のアドレスバスを備えた第２のバスと、
　前記チップセレクト信号と前記上位ビットとの間で変換を行う手段を備えたシステム。」
　
　一方で、以下の点で相違する。
＜相違点＞
（相違点）本願発明は「カーオーディオシステム」であるのに対し、引用発明の「システム」は「カーオーディオ」に用いられるとは特定されていない点。
　
４．判断
（相違点について）
　「メモリ装置のアクセスシステム」は、いわゆる「コンピュータ」の内部で利用されるものであるところ、コンピュータをカーオーディオシステムに用いることは周知技術（例えば、特開平８−３３０８６５号公報の、段落【００１２】「装置１１〜１３およびイコライザ回路１４の制御は、システム制御用のマイクロコンピュータ２０により行われる。」旨の記載を参照されたい）であるから、引用発明の「メモリ装置のアクセスシステム」を「カーオーディオシステム」に用いられる「コンピュータ」に採用することは、当業者が容易に想到できたものである。
　
　そして、上記相違点を総合的に判断しても、本願発明が奏する効果は、引用例に記載された発明及び周知技術から、当業者が十分に予測できたものであって、格別なものとはいえない。
　
　したがって、本願発明は、引用例に記載された発明及び周知技術に基づいて当業者が容易に発明をすることができたものである。
　
５．むすび
　以上のとおり、本願の請求項１に係る発明は、特許法第２９条第２項の規定により特許を受けることができないものであるから、その余の請求項について論及するまでもなく、本願は拒絶すべきものである。
　よって、結論のとおり審決する。