【事件の表示】
　平成　９年特許願第５２７０８６号「配列アクセス境界チェックを加速したプロセッサ」拒絶査定不服審判事件〔平成　９年　７月３１日国際公開、ＷＯ９７／２７５４４、平成１２年　２月　２日国内公表、特表２０００−５０１２１７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、１９９７年１月２３日（パリ条約による優先権主張外国庁受理：１９９６年１月２４日及び１９９６年５月２日，米国）を国際出願日とする出願であって、
平成１０年７月２３日付けで特許法第１８４条の５第１項の規定による書面、国際出願日における明細書、請求の範囲、図面の翻訳文、及び、１９９８年１月９日付けの特許協力条約第３４条に基づく補正の翻訳文が提出され、
平成１５年８月１１日付けで審査請求がなされ、
平成１８年１月２６日付けで拒絶理由通知（平成１８年２月７日発送）がなされ、
同年８月４日付けで手続補正書が提出されると共に、意見書が提出され、
同年９月８日付けで拒絶査定（同年９月１９日発送）がなされ、
同年１２月１４日付けで審判請求がなされると共に、手続補正書が提出されたものである。
　なお、平成１９年１月２９日付けで特許法第１６４条第３項に定める報告（前置報告）がなされ、
平成１９年１０月１０日付けで当該報告を考慮した補正案を提示する上申書が提出され、
平成２０年１１月２５日付けで上記報告に対する意見を求める旨の審尋（平成２０年１２月２日発送)がなされ、これに対して
平成２１年４月２０日付けで補正案を提示する回答書が提出されている。
　
　
第２．平成１８年１２月１４日付けの手続補正についての補正却下の決定
　
［補正却下の決定の結論］
　平成１８年１２月１４日付けの手続補正を却下する。
　
　
［理由］
１．本件補正の内容
　平成１８年１２月１４日付けの手続補正（以下「本件補正」と記す。）は、特許請求の範囲について、下記の補正前の特許請求の範囲から、下記補正後の特許請求の範囲に補正しようとするものである。
　
＜補正前の特許請求の範囲＞
「１．　各配列へのアクセスが、最大配列サイズ境界値と最小配列サイズ境界値との間にあることを照合するために構成される配列境界チェック装置であって、前記装置が、
　連想メモリ素子であって、複数の配列アクセス命令の１つに関連する配列サイズ値をストア、かつ回収するために構成され、前記各配列アクセス命令が前記配列内の要素の位置を参照する、該連想メモリ素子と、
　第１の比較素子であって、前記比較素子は前記連想メモリ素子の出力セクションに動作可能に接続され、また前記比較素子は、前記連想メモリからの所定最大配列サイズ値と前記配列内の前記参照された要素の位置の値とを比較し、さらに前記参照された要素の位置の値が前記所定最大配列サイズ値より大きい場合、最大値違反信号を供給するために構成される、該第１の比較素子と、
　第２の比較素子であって、前記比較素子は前記連想メモリ素子の前記出力セクションに動作可能に接続され、また前記比較素子は最小配列サイズ値と前記配列内の前記参照された要素の位置の値とを比較し、さらに前記参照された要素の位置の値が前記所定最小配列サイズ値より小さい場合、最小値違反信号を供給するために構成される、該第２の比較素子とを有することを特徴とする配列境界チェック装置。
２．　前記配列境界チェック装置がさらに、
　例外素子であって、前記第１及び第２の比較素子に動作可能に接続され、また前記例外素子は、前記最大値違反信号或いは前記最小値違反信号のいずれかの受信に応じて例外信号を供給するために構成される、該例外素子を有することを特徴とする請求項１に記載の配列境界チェック装置。
３．　前記連想メモリ素子がさらに、
　第１のメモリセクションであって、複数の配列参照エントリを受信し、かつストアするために構成される第１の複数のメモリ位置を含み、前記第１の複数のメモリ位置の各１つが、前記複数の配列参照エントリの１つをストアするために構成され、また前記複数の配列参照エントリの各１つが前記複数の配列アクセス命令の１つに対応する、該第１のメモリセクションと、
　入力セクションであって、前記第１のメモリセクションに動作可能に接続され、また前記入力セクションは配列アクセス命令識別子を受信し、かつ同時に前記配列アクセス命令識別子と、少なくとも前記ストアされた複数の配列参照エントリの一部とを比較するために構成され、前記配列アクセス命令識別子が配列アクセス命令を識別する、該入力セクションと、
　第２のメモリセクションであって、複数の配列サイズ値を受信、かつストアするために構成される第２の複数のメモリ位置を含み、前記第２の複数のメモリ位置の各１つは前記配列サイズ値の１つをストアするために構成され、前記第１の複数のメモリ位置に関連し、さらに前記複数の配列サイズ値の各１つは前記複数の配列アクセス命令の１つに関連し、最大配列サイズ値及び最小配列サイズ値を含む、該第２のメモリセクションとを有することを特徴とし、さらに
　　前記連想メモリ素子の前記出力セクションが前記第２のメモリセクションに動作可能に接続され、また前記出力セクションが、配列サイズ出力値として、前記配列アクセス命令識別子と一致する前記複数の配列参照エントリの１つがストアされる前記第１の複数のメモリ位置の１つに関連する前記第２の複数のメモリ位置の１つにストアされる前記複数の配列サイズの１つを与えることを特徴とする請求項１に記載の配列境界チェック装置。
４．　前記境界配列チェック装置がコンピュータシステムに含まれ、前記コンピュータシステムが、
　前記連想メモリ素子に接続され、ソフトウエアプログラムを受信し、かつ翻訳し、ソフトウエアプログラムに従って複数の翻訳された命令と複数の命令識別子を供給するために構成される翻訳ユニットであって、前記命令識別子の各１つが前記複数の翻訳された命令の１つに対応し、前記複数の翻訳された命令が複数の配列アクセス命令を含む、該翻訳ユニットと、
　前記複数の命令識別子に従って、前記複数の翻訳された命令を受信し、それにより受信した翻訳命令を実行するために構成された実行ユニットとを有することを特徴とし、
　　前記実行ユニットが、前記最大値違反信号或いは前記最小値違反信号のいずれかの発生に応じて、例外信号を受信するように構成されることを特徴とする請求項１に記載の配列境界チェック装置。
５．　前記境界配列チェック装置がコンピュータシステムに含まれ、前記コンピュータシステムが、
　前記連想メモリ素子に接続され、ソフトウエアプログラムを受信し、かつ翻訳し、ソフトウエアプログラムに従って複数の翻訳された命令と複数の命令識別子を供給するために構成される翻訳ユニットであって、前記命令識別子の各１つが前記複数の翻訳された命令の１つに対応し、前記複数の翻訳された命令が前記複数の配列アクセス命令を含む、該翻訳ユニットと、
　前記複数の命令識別子に従って、前記複数の翻訳された命令を受信し、それにより受信した翻訳命令を実行するために構成された実行ユニットとを有することを特徴とし、
　　前記実行ユニットが、配列アクセス境界例外サブルーチンを定義する一連の翻訳された信号を実行することにより、例外信号に対応するように構成されることを特徴とする請求項２に記載の配列境界チェック装置。
６．　前記境界配列チェック装置がコンピュータシステムに含まれ、前記コンピュータシステムが、
　前記連想メモリ素子に接続され、ソフトウエアプログラムを受信し、かつ翻訳し、ソフトウエアプログラムに従って複数の翻訳された命令と複数の命令識別子を供給するために構成される翻訳ユニットであって、前記命令識別子の各１つが前記複数の翻訳された命令の１つに対応し、前記複数の翻訳された命令が複数の配列アクセス命令を含む、該翻訳ユニットと、
　前記複数の命令識別子に従って、前記複数の翻訳された命令を受信し、それにより受信した翻訳命令を実行するために構成された実行ユニットであって、前記実行ユニットが、前記最大値違反信号或いは前記最小値違反信号のいずれかの発生に応じて例外信号を受信するように構成される、該実行ユニットと有するを特徴とする請求項３に記載の配列境界チェック装置。
７．　前記配列境界チェック装置がコンピュータシステムに含まれ、前記コンピュータシステムが、
　前記連想メモリ素子に接続される命令デコーダであって、前記命令デコーダはコンピュータ命令を受信し、それに応じて複数のデコードされた命令と複数の命令識別子とを与えるように構成され、前記命令識別子の各１つが前記複数のデコードされた命令の１つに対応し、前記複数のデコードされた命令が前記複数の配列アクセス命令を含む、該命令デコーダと、
　前記複数の命令識別子に従って、前記複数のデコードされた命令を受信し、それに応じて受信したデコード命令を実行するように構成される実行ユニットとを有することを特徴とする請求項１に記載の配列境界チェック装置。
８．　参照された配列の要素が、最大配列サイズ境界値と最小配列サイズ境界値との間にあることを照合するための方法であって、前記方法が、
　第１のメモリセクションにおける複数の配列参照エントリをストアする過程であって、前記第１のメモリセクションは第１の複数のメモリ位置を含み、前記第１の複数のメモリ位置の各１つが前記複数の配列参照エントリの１つをストアするために構成され、さらに前記複数の配列参照エントリの各１つが複数の配列アクセス命令の１つに対応する、該配列参照エントリストア過程と、
　第２のメモリセクションにおける複数の配列サイズ値をストアする過程であって、前記第２のメモリセクションは第２の複数のメモリ位置を含み、前記第２の複数のメモリ位置の各１つが前記配列サイズ値の１つをストアするために構成され、かつ前記第１の複数のメモリ位置の１つに関連し、さらに前記複数の配列サイズ値の各１つが前記複数の配列アクセス命令の１つに関連し、かつ最大配列サイズ値及び最小配列サイズ値を含む、該配列サイズ値ストア過程と、
　配列アクセス命令識別子を、少なくとも前記ストアされた各配列参照エントリの一部と同時に比較する過程であって、前記配列アクセス命令識別子が配列アクセス命令を識別する、該比較過程と、
　前記第２の複数のメモリ位置の１つにストアされた前記複数の配列サイズ値の１つを配列サイズ出力値として発生する過程であって、前記第２の複数のメモリ位置の１つが、前記配列アクセス命令識別子と一致する複数の配列参照エントリの１つがストアされる前記第１の複数のメモリ位置の１つに関連し、前記配列サイズ出力値が最大配列サイズ出力値としての前記最大配列サイズ値と最小配列サイズ出力値としての前記最小配列サイズ値とを含む、該配列サイズ出力値発生過程と、
　前記最大配列サイズ出力値と前記情報配列内の参照された要素の位置の値とを比較し、前記参照された要素の位置の値が前記最大配列サイズ出力値より大きい場合、最大値違反信号を発生する過程と、
　前記最小配列サイズ出力値と前記参照された要素の位置の値とを比較し、前記参照された要素の位置の値が前記最小配列サイズ出力値より小さい場合、最小値違反信号を発生する過程とを有することを特徴とする配列サイズ照合方法。
９．　前記最大値違反信号或いは前記最小値違反信号のいずれかの発生に応じて、例外出力信号を発生する過程をさらに有することを特徴とする請求項８に記載の方法。
１０．　前記演算ストア過程が、配列サイズ値をストアし、回収するように構成される連想メモリ素子を使用し、前記配列サイズ値が複数の配列アクセス命令の１つに関連し、各配列アクセス命令が前記配列内の要素の値を参照し、
　前記最大配列サイズ出力値を比較する過程が、前記連想メモリ素子の出力セクションに動作可能に接続される第１の比較素子を使用し、前記第１の比較素子は所定の最大配列サイズ値と、前記参照された要素の前記位置の値とを比較し、前記参照された要素の前記位置が前記所定の最大配列サイズ値より大きい場合に、前記最大値違反信号を供給するように構成され、
　前記最小配列サイズ出力値を比較する過程が、前記連想メモリ素子の前記出力セクションに動作可能に接続される第２の比較素子を使用し、前記第２の比較素子は前記所定の最小配列サイズ値と、前記参照された要素の位置の値とを比較し、前記参照された要素の位置の値が前記所定の最小配列サイズ値より小さい場合に、前記最小値違反信号を供給するように構成されることを特徴とする請求項８に記載の方法。
１１．　参照された配列の要素が、最大配列サイズ境界値と最小配列サイズ境界値との間にあることを照合するための方法であって、前記方法が、
　連想メモリ素子を与える過程であって、前記連想メモリ素子が複数の配列アクセス命令の１つに関連する配列サイズ値をストアし、かつ回収するために構成され、また各配列アクセス命令が前記配列内の要素の位置の値を参照する、該連想メモリ素子を与える過程と、
　第１の比較素子を与える過程であって、前記第１の比較素子が前記連想メモリ素子の出力セクションに動作可能に接続され、また前記第１の比較素子が所定の最大配列サイズ値と前記参照された要素の位置の値とを比較し、さらに前記参照された要素の位置の値が前記所定の最大配列サイズ値より大きい場合、最大値違反信号を供給するために構成される、該第１の比較素子を与える過程と、
　第２の比較素子を与える過程であって、前記第２の比較素子は前記メモリ素子の前記出力セクションに動作可能に接続され、また前記第２の比較素子が所定の最小配列サイズ値と前記参照された要素の位置の値とを比較し、さらに前記参照された要素の位置の値が前記所定の最小配列サイズ値より小さい場合、最小値違反信号を供給するために構成される、該第２の比較素子を与える過程と、
　例外素子を与える過程であって、前記例外素子は前記第１及び前記第２の比較素子に動作可能に接続され、また前記例外素子が、前記最大値違反信号或いは前記最小値違反信号の受信に応じて、例外信号を供給するために構成される、該例外素子を与える過程とを有することを特徴とする配列サイズ照合方法。
１２．　さらに第１の複数のメモリ位置を含む前記連想メモリ内の第１のメモリセクションを与える過程であって、前記第１の複数のメモリ位置が複数の配列参照エントリを受信し、かつストアするために構成され、前記第１の複数のメモリ位置の各１つが前記複数の配列参照エントリの１つをストアするために構成され、さらに前記複数の配列参照エントリの各１つが、前記複数の配列アクセス命令の１つに対応する、該第１のメモリセクションを与える過程と、
　入力セクションを与える過程であって、前記入力セクションは前記第１のメモリセクションに動作可能に接続され、また前記入力セクションは配列アクセス命令識別子を受信し、かつ同時に前記配列アクセス命令識別子を、少なくとも前記ストアされた各配列参照エントリの一部と比較するために構成され、前記配列アクセス命令識別子が配列アクセス命令を識別する、該入力セクションを与える過程と、
　第２の複数のメモリ位置を含む前記連想メモリ素子内の第２のメモリセクションを与える過程であって、前記第２のメモリ位置が複数の配列サイズ値を受信し、かつストアするために構成され、かつ前記第１の複数のメモリ位置の１つに関連し、さらに前記複数の配列サイズ値の各１つが前記複数の配列アクセス命令の１つに関連し、かつ最大配列サイズ値及び最小配列サイズ値を含む、該第２のメモリセクションを与える過程とを有することを特徴とし、
　前記連想メモリ素子の前記出力セクションが前記第２のメモリセクションに動作可能に接続され、かつ配列サイズ出力値として、前記配列アクセス命令識別子と一致する前記複数の配列参照エントリの１つがストアされる前記第１の複数のメモリ位置の１つに関連する前記第２の複数のメモリ位置の１つにストアされる前記複数の配列サイズ値の１つを与えることを特徴とする請求項１１に記載の方法。」
　
＜補正後の特許請求の範囲＞
「【請求項１】　各配列へのアクセスが、最大配列サイズ境界値と最小配列サイズ境界値との間にあることを照合するために構成される配列境界チェック装置であって、前記装置が、
　連想メモリ素子であって、複数の配列アクセス命令の１つに関連する配列サイズ値をストアし、かつプログラムの実行中に回収するために構成され、前記各配列アクセス命令が前記配列内の要素の位置を参照する、該連想メモリ素子と、
　第１の比較素子であって、前記比較素子は前記連想メモリ素子の出力セクションに動作可能に接続され、また前記比較素子は、前記連想メモリ素子からの所定最大配列サイズ値と前記配列内の前記参照された要素の位置の値とを比較し、さらに前記参照された要素の位置の値が前記所定最大配列サイズ値より大きい場合、最大値違反信号を供給するために構成される、該第１の比較素子と、
　第２の比較素子であって、前記比較素子は前記連想メモリ素子の前記出力セクションに動作可能に接続され、また前記比較素子は前記連想メモリ素子からの最小配列サイズ値と前記配列内の前記参照された要素の位置の値とを比較し、さらに前記参照された要素の位置の値が前記所定最小配列サイズ値より小さい場合、最小値違反信号を供給するために構成される、該第２の比較素子とを有することを特徴とする配列境界チェック装置。
【請求項２】　前記配列境界チェック装置がさらに、
　例外素子であって、前記第１及び第２の比較素子に動作可能に接続され、また前記例外素子は、前記最大値違反信号或いは前記最小値違反信号のいずれかの受信に応じて例外信号を供給するために構成される、該例外素子を有することを特徴とする請求項１に記載の配列境界チェック装置。
【請求項３】　前記連想メモリ素子がさらに、
　第１のメモリセクションであって、複数の配列参照エントリを受信し、かつストアするために構成される第１の複数のメモリ位置を含み、前記第１の複数のメモリ位置の各１つが、前記複数の配列参照エントリの１つをストアするために構成され、また前記複数の配列参照エントリの各１つが前記複数の配列アクセス命令の１つに対応する、該第１のメモリセクションと、
　入力セクションであって、前記第１のメモリセクションに動作可能に接続され、また前記入力セクションは配列アクセス命令識別子を受信し、かつ同時に前記配列アクセス命令識別子と、少なくとも前記ストアされた複数の配列参照エントリの一部とを比較するために構成され、前記配列アクセス命令識別子が配列アクセス命令を識別する、該入力セクションと、
　第２のメモリセクションであって、複数の配列サイズ値を受信、かつストアするために構成される第２の複数のメモリ位置を含み、前記第２の複数のメモリ位置の各１つは前記配列サイズ値の１つをストアするために構成され、前記第１の複数のメモリ位置に関連し、さらに前記複数の配列サイズ値の各１つは前記複数の配列アクセス命令の１つに関連し、最大配列サイズ値及び最小配列サイズ値を含む、該第２のメモリセクションとを有することを特徴とし、さらに
　前記連想メモリ素子の前記出力セクションが前記第２のメモリセクションに動作可能に接続され、また前記出力セクションが、配列サイズ出力値として、前記配列アクセス命令識別子と一致する前記複数の配列参照エントリの１つがストアされる前記第１の複数のメモリ位置の１つに関連する前記第２の複数のメモリ位置の１つにストアされる前記複数の配列サイズの１つを与えることを特徴とする請求項１に記載の配列境界チェック装置。
【請求項４】　前記境界配列チェック装置がコンピュータシステムに含まれ、前記コンピュータシステムが、
　前記連想メモリ素子に接続され、ソフトウエアプログラムを受信し、かつ翻訳し、ソフトウエアプログラムに従って複数の翻訳された命令と複数の命令識別子を供給するために構成される翻訳ユニットであって、前記命令識別子の各１つが前記複数の翻訳された命令の１つに対応し、前記複数の翻訳された命令が複数の配列アクセス命令を含む、該翻訳ユニットと、
　前記複数の命令識別子に従って、前記複数の翻訳された命令を受信し、それにより受信した翻訳命令を実行するために構成された実行ユニットとを有することを特徴とし、
　前記実行ユニットが、前記最大値違反信号或いは前記最小値違反信号のいずれかの発生に応じて、例外信号を受信するように構成されることを特徴とする請求項１に記載の配列境界チェック装置。
【請求項５】　前記境界配列チェック装置がコンピュータシステムに含まれ、前記コンピュータシステムが、
　前記連想メモリ素子に接続され、ソフトウエアプログラムを受信し、かつ翻訳し、ソフトウエアプログラムに従って複数の翻訳された命令と複数の命令識別子を供給するために構成される翻訳ユニットであって、前記命令識別子の各１つが前記複数の翻訳された命令の１つに対応し、前記複数の翻訳された命令が前記複数の配列アクセス命令を含む、該翻訳ユニットと、
　前記複数の命令識別子に従って、前記複数の翻訳された命令を受信し、それにより受信した翻訳命令を実行するために構成された実行ユニットとを有することを特徴とし、
　前記実行ユニットが、配列アクセス境界例外サブルーチンを定義する一連の翻訳された信号を実行することにより、例外信号に対応するように構成されることを特徴とする請求項２に記載の配列境界チェック装置。
【請求項６】　前記境界配列チェック装置がコンピュータシステムに含まれ、前記コンピュータシステムが、
　前記連想メモリ素子に接続され、ソフトウエアプログラムを受信し、かつ翻訳し、ソフトウエアプログラムに従って複数の翻訳された命令と複数の命令識別子を供給するために構成される翻訳ユニットであって、前記命令識別子の各１つが前記複数の翻訳された命令の１つに対応し、前記複数の翻訳された命令が複数の配列アクセス命令を含む、該翻訳ユニットと、
　前記複数の命令識別子に従って、前記複数の翻訳された命令を受信し、それにより受信した翻訳命令を実行するために構成された実行ユニットであって、前記実行ユニットが、前記最大値違反信号或いは前記最小値違反信号のいずれかの発生に応じて例外信号を受信するように構成される、該実行ユニットと有することを特徴とする請求項３に記載の配列境界チェック装置。
【請求項７】　前記配列境界チェック装置がコンピュータシステムに含まれ、前記コンピュータシステムが、
　前記連想メモリ素子に接続される命令デコーダであって、前記命令デコーダはコンピュータ命令を受信し、それに応じて複数のデコードされた命令と複数の命令識別子とを与えるように構成され、前記命令識別子の各１つが前記複数のデコードされた命令の１つに対応し、前記複数のデコードされた命令が前記複数の配列アクセス命令を含む、該命令デコーダと、
　前記複数の命令識別子に従って、前記複数のデコードされた命令を受信し、それに応じて受信したデコード命令を実行するように構成される実行ユニットとを有することを特徴とする請求項１に記載の配列境界チェック装置。
【請求項８】　参照された配列の要素が、最大配列サイズ境界値と最小配列サイズ境界値との間にあることを照合するための方法であって、前記方法が、
　第１のメモリセクションにおける複数の配列参照エントリをストアする工程であって、前記第１のメモリセクションは第１の複数のメモリ位置を含み、前記第１の複数のメモリ位置の各１つが前記複数の配列参照エントリの１つをストアするために構成され、さらに前記複数の配列参照エントリの各１つが複数の配列アクセス命令の１つに対応する、該配列参照エントリストア工程と、
　第２のメモリセクションにおける複数の配列サイズ値をストアする工程であって、前記第２のメモリセクションは第２の複数のメモリ位置を含み、前記第２の複数のメモリ位置の各１つが前記配列サイズ値の１つをストアするために構成され、かつ前記第１の複数のメモリ位置の１つに関連し、さらに前記複数の配列サイズ値の各１つが前記複数の配列アクセス命令の１つに関連し、かつ最大配列サイズ値及び最小配列サイズ値を含む、該配列サイズ値ストア工程と、
　配列アクセス命令識別子を、少なくとも前記ストアされた各配列参照エントリの一部と同時に比較する工程であって、前記配列アクセス命令識別子が配列アクセス命令を識別する、該比較工程と、
　前記第２の複数のメモリ位置の１つにストアされた前記複数の配列サイズ値の１つを配列サイズ出力値としてプログラムの実行中に発生する工程であって、前記第２の複数のメモリ位置の１つが、前記配列アクセス命令識別子と一致する複数の配列参照エントリの１つがストアされる前記第１の複数のメモリ位置の１つに関連し、前記配列サイズ出力値が最大配列サイズ出力値としての前記最大配列サイズ値と最小配列サイズ出力値としての前記最小配列サイズ値とを含む、該配列サイズ出力値発生工程と、
　前記最大配列サイズ出力値と前記配列内の参照された要素の位置の値とを比較し、前記参照された要素の位置の値が前記最大配列サイズ出力値より大きい場合、最大値違反信号を発生する工程と、
　前記最小配列サイズ出力値と前記配列内の参照された要素の位置の値とを比較し、前記参照された要素の位置の値が前記最小配列サイズ出力値より小さい場合、最小値違反信号を発生する工程とを有することを特徴とする配列サイズ照合方法。
【請求項９】　前記最大値違反信号或いは前記最小値違反信号のいずれかの発生に応じて、例外出力信号を発生する工程をさらに有することを特徴とする請求項８に記載の方法。
【請求項１０】　前記ストア工程が、配列サイズ値をストアし、回収するように構成される連想メモリ素子を使用し、前記配列サイズ値が複数の配列アクセス命令の１つに関連し、各配列アクセス命令が前記配列内の要素の位置の値を参照し、
　前記最大配列サイズ出力値を比較する工程が、前記連想メモリ素子の出力セクションに動作可能に接続される第１の比較素子を使用し、前記第１の比較素子は所定の最大配列サイズ値と、前記参照された要素の前記位置の値とを比較し、前記参照された要素の前記位置が前記所定の最大配列サイズ値より大きい場合に、前記最大値違反信号を供給するように構成され、
　前記最小配列サイズ出力値を比較する工程が、前記連想メモリ素子の前記出力セクションに動作可能に接続される第２の比較素子を使用し、前記第２の比較素子は前記所定の最小配列サイズ値と、前記参照された要素の位置の値とを比較し、前記参照された要素の位置の値が前記所定の最小配列サイズ値より小さい場合に、前記最小値違反信号を供給するように構成されることを特徴とする請求項８に記載の方法。
【請求項１１】　参照された配列の要素が、最大配列サイズ境界値と最小配列サイズ境界値との間にあることを照合するための方法であって、前記方法が、
　連想メモリ素子を与える工程であって、前記連想メモリ素子が複数の配列アクセス命令の１つに関連する配列サイズ値をストアし、かつプログラムの実行中に回収するために構成され、また各配列アクセス命令が前記配列内の要素の位置の値を参照する、該連想メモリ素子を与える工程と、
　第１の比較素子を与える工程であって、前記第１の比較素子が前記連想メモリ素子の出力セクションに動作可能に接続され、また前記第１の比較素子が所定の最大配列サイズ値と前記参照された要素の位置の値とを比較し、さらに前記参照された要素の位置の値が前記所定の最大配列サイズ値より大きい場合、最大値違反信号を供給するために構成される、該第１の比較素子を与える工程と、
　第２の比較素子を与える工程であって、前記第２の比較素子は前記メモリ素子の前記出力セクションに動作可能に接続され、また前記第２の比較素子が所定の最小配列サイズ値と前記参照された要素の位置の値とを比較し、さらに前記参照された要素の位置の値が前記所定の最小配列サイズ値より小さい場合、最小値違反信号を供給するために構成される、該第２の比較素子を与える工程と、
　例外素子を与える工程であって、前記例外素子は前記第１及び前記第２の比較素子に動作可能に接続され、また前記例外素子が、前記最大値違反信号或いは前記最小値違反信号の受信に応じて、例外信号を供給するために構成される、該例外素子を与える工程とを有することを特徴とする配列サイズ照合方法。
【請求項１２】　さらに第１の複数のメモリ位置を含む前記連想メモリ内の第１のメモリセクションを与える工程であって、前記第１の複数のメモリ位置が複数の配列参照エントリを受信し、かつストアするために構成され、前記第１の複数のメモリ位置の各１つが前記複数の配列参照エントリの１つをストアするために構成され、さらに前記複数の配列参照エントリの各１つが、前記複数の配列アクセス命令の１つに対応する、該第１のメモリセクションを与える工程と、
　入力セクションを与える工程であって、前記入力セクションは前記第１のメモリセクションに動作可能に接続され、また前記入力セクションは配列アクセス命令識別子を受信し、かつ同時に前記配列アクセス命令識別子を、少なくとも前記ストアされた各配列参照エントリの一部と比較するために構成され、前記配列アクセス命令識別子が配列アクセス命令を識別する、該入力セクションを与える工程と、
　第２の複数のメモリ位置を含む前記連想メモリ素子内の第２のメモリセクションを与える工程であって、前記第２のメモリ位置が複数の配列サイズ値を受信し、かつストアするために構成され、かつ前記第１の複数のメモリ位置の１つに関連し、さらに前記複数の配列サイズ値の各１つが前記複数の配列アクセス命令の１つに関連し、かつ最大配列サイズ値及び最小配列サイズ値を含む、該第２のメモリセクションを与える工程とを有することを特徴とし、
　前記連想メモリ素子の前記出力セクションが前記第２のメモリセクションに動作可能に接続され、かつ配列サイズ出力値として、前記配列アクセス命令識別子と一致する前記複数の配列参照エントリの１つがストアされる前記第１の複数のメモリ位置の１つに関連する前記第２の複数のメモリ位置の１つにストアされる前記複数の配列サイズ値の１つを与えることを特徴とする請求項１１に記載の方法。」
　
　
２．本件補正が新規事項の追加であるか否かについての検討
　本件補正について検討するに、補正後の請求項１記載の「連想メモリ素子であって、複数の配列アクセス命令の１つに関連する配列サイズ値をストアし、かつプログラムの実行中に回収するために構成され、前記各配列アクセス命令が前記配列内の要素の位置を参照する、該連想メモリ素子」、補正後の請求項８記載の「前記第２の複数のメモリ位置の１つにストアされた前記複数の配列サイズ値の１つを配列サイズ出力値としてプログラムの実行中に発生する工程であって、前記第２の複数のメモリ位置の１つが、前記配列アクセス命令識別子と一致する複数の配列参照エントリの１つがストアされる前記第１の複数のメモリ位置の１つに関連し、前記配列サイズ出力値が最大配列サイズ出力値としての前記最大配列サイズ値と最小配列サイズ出力値としての前記最小配列サイズ値とを含む、該配列サイズ出力値発生工程」、及び、補正後の請求項１１記載の「連想メモリ素子を与える工程であって、前記連想メモリ素子が複数の配列アクセス命令の１つに関連する配列サイズ値をストアし、かつプログラムの実行中に回収するために構成され、また各配列アクセス命令が前記配列内の要素の位置の値を参照する、該連想メモリ素子を与える工程」という技術的事項は、特許法第１８４条の６第３項の規定により願書に添付して提出した明細書、同明細書に記載した特許請求の範囲、同図面と見なされる、上記平成１０年７月２３日付けの国際出願日における明細書、請求の範囲、図面の翻訳文（以下「当初明細書等」と記す。）には記載されておらず、また当初明細書等の記載からみて自明な事項でもない。
　
　なお、請求人は審判請求書において当該補正の根拠として「請求項１では、連想メモリ素子は複数の配列アクセス命令の１つに関連する配列サイズ値をストアし、かつ“プログラムの実行中に”回収することを明記する補正をした。これは例えば明細書の第５３ページ第８〜１４行の記載及び第５４ページ第１４行〜第５６ページ第９行の記載に基づき、特許請求の範囲の減縮を目的としたものである。」、「請求項８では、第２の複数のメモリ位置の１つにストアされた複数の配列サイズ値の１つを配列サイズ出力値として“プログラムの実行中に”発生することを明記する補正をした。これは請求項１の補正に関連して上記したように、出願当初の明細書の記載に基づき、特許請求の範囲の減縮を目的としたものである。」、「請求項１１では、請求項１と同様に、連想メモリ素子が複数の配列アクセス命令の１つに関連する配列サイズ値をストアし、かつ「プログラムの実行中に」回収する旨明記する補正をした。これは請求項１について上記したように、出願当初の明細書の記載に基づき、特許請求の範囲の減縮を目的としたものである。」と説明している。
　しかしながら、当初明細書等の明細書の翻訳文第５３ページ第８〜１４行の記載及び第５４ページ第１４行〜第５６ページ第９行の記載を詳細に検討しても、配列サイズ値を「プログラムの実行中に回収する」旨の記載や「プログラムの実行中に発生する」旨の記載は見あたらない。（明細書の翻訳文第５４頁第１４行〜第１７行には「連想メモリ素子６１４は、配列内の要素がアクセスされるとき、その配列に対して、その要素が最小配列サイズ値ＭＩＮｉ　６１７Ａ（一般に０）と最大配列サイズ値ＭＡＸｉ　６１７Ｂとの間にあるということを照合するために構成される。」との記載があるが、「プログラムの実行中」なる用語を「配列内の要素がアクセスされるとき」を意味するものとする旨の記載があるわけではなく、また、「回収」や「発生」なる用語を「照合」を意味するものとする旨の記載があるわけでもない。）
　また、当初明細書等の他の箇所を参酌しても、配列サイズ値を「プログラムの実行中に回収する」ことや「プログラムの実行中に発生する」ことを直接的にも間接的にも示唆する記載は見あたらない。
　すなわち、当初明細書等のすべての記載を総合しても、上記の技術的事項を導き出し得るものではなく、本件補正は、当初明細書等の記載の範囲内においてするものではない。
　
　したがって、本件補正は、平成１４年法律第２４号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
　
３．本件補正の目的、独立特許要件についての検討
　次に、本件補正の目的について検討するに、本件補正における、補正前の請求項１及び１１記載の「かつ回収するために構成され」を「かつプログラムの実行中に回収するために構成され」とする補正事項、補正前の請求項８記載の「配列サイズ出力値として発生する」を「配列サイズ出力値としてプログラムの実行中に発生する」とする補正事項、及び補正前の請求項１記載の「最小配列サイズ値」を「前記連想メモリ素子からの最小配列サイズ値」とする補正事項は、それぞれ、補正前の請求項１及び１１に係る発明特定事項である「連想メモリ素子」、補正前の請求項８に係る発明特定事項である「配列サイズ出力値発生過程」、補正前の請求項１に係る発明特定事項である「第２の比較素子」にさらに限定を付すものであるから、これらの補正事項は、いずれも、特許請求の範囲の減縮（第３６条第５項の規定により請求項に記載した発明を特定するために必要な事項を限定するものであって、その補正前の当該請求項に記載された発明とその補正後の当該請求項に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるものに限る。）を目的とするものと認められる。
　
　そこで、本件補正後の特許請求の範囲に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができるものであるか否かについて、以下に検討する。
　
　
（１）進歩性（特許法第２９条第２項）について
　
ア．本件補正発明
　本件補正後の請求項１に係る発明（以下、「本件補正発明」という。）は、上記１．において、補正後の特許請求の範囲の【請求項１】として記載した通りのものである。
　
イ．引用文献の記載内容
　原審の拒絶の査定の理由である上記平成１８年１月２６日付けの拒絶理由通知において引用された、下記引用文献には、それぞれ、下記引用文献記載事項が記載されている。
　
＜引用文献１＞
特開昭５８−０１８７５７号公報（昭和５８年２月３日出願公開）
　
　＜引用文献記載事項１−１＞
「配列の次元を定義する第１のレジスタと、上記第１のレジスタの定義された内容に対応して配列の各次元に対する限界値を記憶する第２のレジスタと、上記第１のレジスタの出力と上記第２のレジスタの出力と配列にアクセスするためのアドレスとを入力とする組合せ論理回路とを有し、上記アドレスの値が上記第１のレジスタの内容に対応して上記第２のレジスタに記憶された各次元毎の限界値を越える時上記組合せ論理回路より配列に対するアクセスが誤まりであることを示す信号を出力するようにしたことを特徴とする配列限界検出装置。」（特許請求の範囲）
　
　＜引用文献記載事項１−２＞
「本発明は、情報処理装置が配列を扱う際、プログラム誤まりの大きな原因の一つとなる配列の限界値を越えた配列へのアクセスを効率よく検出しうる配列限界検査装置を提供することを目的とする。」（第１頁下左欄第１８行〜同頁下右欄第２行）
　
　＜引用文献記載事項１−３＞
「配列はプログラム記述の中で最も頻繁に使用されるデータ構造であり、一般に多次元の要素より構成される。」（第１頁下右欄第３行〜同頁同欄第５行）
　
　＜引用文献記載事項１−４＞
「本発明は、この様な問題点を解決するために、なされたものであり、ランダムアクセスメモリで構成される配列にアクセスするアドレス表現を、ビットフィールドを各次元のアドレスに割り当て、直接多次元で表現する様にして、配列がアクセスされると同時に各次元毎に限界値との大小比較が行なわれる様にしたもので以下図面に従ってその一実施例を詳細に説明する。」（第２頁上左欄第１３行〜同頁同欄第２０行）
　
　＜引用文献記載事項１−５＞
「第１図において、配列の次元を定義する配列定義レジスタ１の内容によって、各次元に対する限界値が格納されている配列限界値レジスタ２の内容が組合せ論理回路３によって解釈され、各次元毎の限界値が分離される。配列にアクセスするために配列アドレス信号４が入力されると配列定義レジスタ１の定義に従って各次元毎に配列限界レジスタ２の限界値と大小比較され、入力された配列アドレス４の各次元の一つでも定義された限界を越えるものが存在する場合、エラー検出信号６に論理「１」信号を出力する。配列に対するアクセスは図中に示されていない中央処理装置によって行なわれ、上記中央処理装置は常時上記エラー検出信号５を割り込み入力として監視することによって、配列に対するアクセスが正常に行なわれた時は、何の付加的処理を必要とせず、エラー検出信号５が論理「１」となって上記中央処理装置に割り込みが入力された時のみ、エラー回復のための付加的処理を行なえばよい。」（第２頁上右欄第８行〜同頁下左欄第６行）
　
　＜引用文献記載事項１−６＞
「以上説明した様に本発明によれば、配列に対するアクセスを行なう時、従来プログラムでしか実現できなかった配列の限界に対するチェックが、プログラムの介在なしに行なうことができる様になり、プログラムの実行効率を大幅に向上させることが可能となる。」（第３頁下左欄第１５行〜同頁同欄第２０行）
　
　
＜引用文献２＞
特開昭６３−０９８０３１号公報（昭和６３年４月２８日出願公開）
　
　＜引用文献記載事項２−１＞
「高級言語で記述された原始プログラムを入力しこの原始プログラムの中から配列の宣言を検出して宣言された配列の次元数ならびに各次元の添字式の上限値および下限値を配列データ格納テーブルに格納する宣言処理手段と、
　前記原始プログラム中に現れた配列要素の参照を含む実行文の直前でその配列要素の各次元の添字式の値が前記配列データ格納テーブルに格納された配列の各次元の添字式の上限値と下限値との間にあるか否かを検査し前記配列要素の各次元の添字式の値が前記配列データ格納テーブルに格納された配列の各次元の添字式の上限値と下限値との間にない場合にその配列要素の参照を含む実行文に対して診断メッセージを出力する添字式検査文を作成する配列参照処理手段と、
　この配列参照処理手段で作成された添字式検査文を前記原始プログラムの配列要素の参照を含む実行文の直前に挿入して添字式検査用原始プログラムを生成する添字式検査用原始プログラム生成手段と、
　を有することを特徴とする添字式の値検査方式。」（特許請求の範囲）
　
　＜引用文献記載事項２−２＞
「本発明の目的は、上述の点に鑑み、添字式の値の正当性をハードウェアに依存することなしに容易に検査可能な添字式の値検査方式を提供することにある。」（第２頁下右欄第２０行〜第３頁上左欄第３行）
　
　＜引用文献記載事項２−３＞
「配列要素参照処理手段１ｃでは、まず文Ｘ３が配列の参照を含む実行文か否かが調べられる（ステップ34）。文Ｘ３は配列ＡおよびＢの参照を含む実行文なので、配列データ格納テーブル１ｂ中から配列ＡおよびＢの配列名を検索して、配列データ格納テーブル１ｂ中の対応する配列Ａの１次元目の上限値100と実行文中の配列Ａの１次元目の添字式Ｌとを比較するとともに配列データ格納テーブル１ｂ中の配列Ａの１次元目の下限値１と添字式Ｌとを比較することにより１次元目の添字式Ｌの値が配列の宣言で定義された上限値と下限値との間にあるか否かを検査する添字式検査文Ｙ１が作成される。」（第４頁下左欄第４行〜同頁同欄第１６行）
　
　
ウ．引用発明の認定
　
（ア）引用文献１には上記引用文献記載事項１−１記載の通りの「配列の次元を定義する第１のレジスタと、上記第１のレジスタの定義された内容に対応して配列の各次元に対する限界値を記憶する第２のレジスタと、上記第１のレジスタの出力と上記第２のレジスタの出力と配列にアクセスするためのアドレスとを入力とする組合せ論理回路とを有し、上記アドレスの値が上記第１のレジスタの内容に対応して上記第２のレジスタに記憶された各次元毎の限界値を越える時上記組合せ論理回路より配列に対するアクセスが誤まりであることを示す信号を出力するようにしたことを特徴とする配列限界検出装置」が記載されている。
　
（イ）この「配列限界検出装置」は、上記引用文献記載事項１−４の通り「配列がアクセスされると同時に各次元毎に限界値との大小比較が行なわれる」ものである。
　
（ウ）また、上記引用文献記載事項１−５の「配列に対するアクセスは図中に示されていない中央処理装置によって行なわれ」との記載から見て、「配列に対するアクセスは」「中央処理装置によって行なわれ」るものである。
　
　従って、引用文献１には、下記引用発明が記載されていると認められる。
　
＜引用発明＞
「配列の次元を定義する第１のレジスタと、上記第１のレジスタの定義された内容に対応して配列の各次元に対する限界値を記憶する第２のレジスタと、上記第１のレジスタの出力と上記第２のレジスタの出力と配列にアクセスするためのアドレスとを入力とする組合せ論理回路とを有し、上記アドレスの値が上記第１のレジスタの内容に対応して上記第２のレジスタに記憶された各次元毎の限界値を越える時上記組合せ論理回路より配列に対するアクセスが誤まりであることを示す信号を出力するようにしたことを特徴とする配列限界検出装置であって
　上記配列がアクセスされると同時に各次元毎に限界値との大小比較が行なわれ、上記配列に対するアクセスは中央処理装置によって行なわれる配列限界検出装置。」
　
エ．対比
　以下、本件補正発明と引用発明とを比較する。
　
（ア）引用発明は「配列限界検出装置」であり、本件補正発明と同様に「配列境界チェック装置」とも言えるものである。
　
（イ）また、引用発明は「配列にアクセスするためのアドレス」「の値が」「上記第２のレジスタに記憶された各次元毎の限界値を越える時」「配列に対するアクセスが誤まりであることを示す信号を出力する」のであるから、本件補正発明とは「各配列へのアクセスが、最大配列サイズ境界値」を越えない「ことを照合するために構成される」ものである点で共通する。
　
（ウ）引用発明における「第２のレジスタ」に記憶される「限界値」は「配列の各次元に対する」ものであるから、この「限界値」は「複数」記憶されることは明らかである。
　従って、引用発明における「第２のレジスタ」も、本件補正発明における「連想メモリ素子」と同様に「複数の」「配列サイズ値をストアし」ている「メモリ素子」と言えるものである。
　
（エ）引用発明は「第２のレジスタの出力と配列にアクセスするためのアドレスとを入力とする組合せ論理回路」「より配列に対するアクセスが誤まりであることを示す信号を出力する」ものであり、しかも「各次元毎に限界値との大小比較が行なわれる様にした」ものであるから、該「第２のレジスタ」が「限界値」を「出力」することは明らかである。
　一方、本件補正発明における「回収」なる用語自体は、その技術的意味の明確なものではないものの、本願の発明の詳細な説明における「連想メモリ素子６１４内の行６９０は、配列参照エントリＡＲＲＡＹ３に関連する。入力セクション６２２は、バス６１３上の関連する配列アクセス命令識別子と配列参照エントリＡＲＲＡＹ３との間を一致させる。その一致により、配列参照エントリＡＲＲＡＹ３に関連する値ＭＩＮ３（この例では０）及びＭＡＸ３（この例では９９）が生じ、出力セクション６２４を介して、それぞれライン６３０及び６２１上に供給される。その後ＭＡＮ３値９９は、値２６と比較され（第６Ｂ図参照）、参照された値が参照された配列に対して確立された最大境界値より小さいということが照合される。同様にＭＩＮ３値０は、値２６と比較され、参照された要素が参照された配列に対して確立された最小境界値より大きいということが照合される。」（本願明細書の翻訳文第５６頁第１６行〜同頁第２４行）等の記載から見て、配列アクセス命令識別子と配列参照エントリーの一致により、この配列参照エントリーに関連する配列サイズ値を出力することを意味すると解される。
　してみると、引用発明の「第２のレジスタ」と本件補正発明における「連想メモリ素子」とは、配列サイズ値を「出力」するものである点でも共通すると言える。
　
（オ）上記（ウ）（エ）より、引用発明と本件補正発明とは「メモリ素子であって、複数の」「配列サイズ値をストアし、」出力「するために構成され」る「該」「メモリ素子」を有している点でも一致する。
　
　
（カ）引用発明における「組合せ論理回路」は本件補正発明における「第１の比較素子」に対応づけられるものであるところ、前者は「上記第１のレジスタの出力と上記第２のレジスタの出力と配列にアクセスするためのアドレスとを入力とする」ものであり「上記アドレスの値が上記第１のレジスタの内容に対応して上記第２のレジスタに記憶された各次元毎の限界値を越える時上記組合せ論理回路より配列に対するアクセスが誤まりであることを示す信号を出力する」ものであるから、両者は「第１の比較素子であって、前記比較素子は前記」「メモリ素子」「に動作可能に接続され、また前記比較素子は、前記」「メモリ素子からの所定最大配列サイズ値と前記配列内の」「参照された要素の位置の値とを比較し、さらに前記参照された要素の位置の値が前記所定最大配列サイズ値より大きい場合、最大値違反信号を供給するために構成される、該第１の比較素子」と言える点で共通する。
　
　よって、本件補正発明は下記一致点で引用発明と一致し、下記相違点で引用発明と相違する。
　
＜一致点＞
「各配列へのアクセスが、最大配列サイズ境界値」を越えない「ことを照合するために構成される配列境界チェック装置であって、前記装置が、
　「メモリ素子であって、複数の」「配列サイズ値をストアし、」出力「するために構成され」る「該」「メモリ素子と、
　第１の比較素子であって、前記比較素子は前記」「メモリ素子」「に動作可能に接続され、また前記比較素子は、前記」「メモリ素子からの所定最大配列サイズ値と前記配列内の」「参照された要素の位置の値とを比較し、さらに前記参照された要素の位置の値が前記所定最大配列サイズ値より大きい場合、最大値違反信号を供給するために構成される、該第１の比較素子と」「を有する」「配列境界チェック装置。」
　
＜相違点１＞
　本件補正発明におけるメモリ素子は「連想メモリ素子」であり、配列サイズ値を「回収」するために構成され、比較素子は当該「連想メモリ素子」の「出力セクション」に接続される点。
（これに対し、引用発明におけるメモリ素子は「レジスタ」であるから、配列サイズ値を「回収」することはなく、「出力セクション」も有していない。）
　
＜相違点２＞
　本件補正発明は「第２の比較素子であって、前記比較素子は前記連想メモリ素子の前記出力セクションに動作可能に接続され、また前記比較素子は前記連想メモリ素子からの最小配列サイズ値と前記配列内の前記参照された要素の位置の値とを比較し、さらに前記参照された要素の位置の値が前記所定最小配列サイズ値より小さい場合、最小値違反信号を供給するために構成される、該第２の比較素子」を有し、各配列へのアクセスが「最大配列サイズ境界値と最小配列サイズ境界値との間にある」ことを照合するものである点。
（これに対し、引用発明は「最小配列サイズ値より小さい」ことを照合することについては考慮されておらず、該「第２の比較素子」を備えていないため、「最大配列サイズ境界値と最小配列サイズ境界値との間にあることを照合」してはいない。）
　
＜相違点３＞
　本件補正発明においては、配列サイズ値の回収を「プログラムの実行中に」なされるものとし、該配列サイズ値を「配列アクセス命令の１つに関連する」ものとし、「前記各配列アクセス命令」を「前記配列内の要素の位置を参照する」ものとし、さらに、比較素子で比較される参照された要素の位置の値を「前記」されるもの、すなわち、「前記各配列アクセス命令」が参照する「前記配列内の要素の位置」としている点。
（これに対し、引用発明は「上記配列がアクセスされると同時に各次元毎に限界値との大小比較が行なわれ」「上記配列に対するアクセスは中央処理装置によって行なわれる」のであるから、この「大小比較」を行う「組合せ論理回路」に入力される「第２のレジスタ」からの「限界値」の「出力」も「中央処理装置によって行なわれる」「配列に対するアクセス」と同時であることは明らかであるものの、この「中央処理装置によって行なわれる」「配列に対するアクセス」が「プログラムの実行中」で「配列内の要素の位置を参照する」「配列アクセス命令」によるものである旨の明示は引用文献１には無い。）
　
オ．判断
　以下、上記相違点について検討する。
　
＜相違点１について＞
　上記引用文献２に記載のものは上記引用文献記載事項２−１記載の如く「配列の」「各次元の添字式の上限値および下限値を配列データ格納テーブルに格納する」「添字式の値検査方式」であり、上記引用文献記載事項２−３の「配列データ格納テーブル１ｂ中から配列ＡおよびＢの配列名を検索して、配列データ格納テーブル１ｂ中の対応する配列Ａの１次元目の上限値100と実行文中の配列Ａの１次元目の添字式Ｌとを比較するとともに配列データ格納テーブル１ｂ中の配列Ａの１次元目の下限値１と添字式Ｌとを比較することにより１次元目の添字式Ｌの値が配列の宣言で定義された上限値と下限値との間にあるか否かを検査する」等の記載からみて「配列名」と「上限値」及び「下限値」とを「連想記憶」しているものである。従って、引用文献２には「配列の各次元の添字式の上限値および下限値を配列データ格納テーブルに連想記憶する添字式の値検査方式」の発明が記載されていると言える。
　引用発明と引用文献２記載の発明の属する技術分野について検討するに、引用発明は「配列の限界値を越えた配列へのアクセス」（引用文献記載事項１−２より引用）を検出するものであり、引用文献２記載の発明は「添字式の値の正当性」（引用文献記載事項２−２より引用）を検査するものであるから、これらはいずれも「配列アクセス境界チェック」（明細書の翻訳文第１頁第１０行〜第１１行より引用）という本件補正発明と共通の技術分野に属するものであると言え、かかる引用文献２記載の発明の引用発明への適用を試みることは、当業者の通常の創作力の発揮に他ならない。
　また、「連想メモリ素子」を「連想記憶」を実現するための具体的な手段として採用することは、証拠を挙げるまでもなく、当業者にとっては周知慣用技術に他ならないものであり、当業者であれば適宜に採用し得る実現手段である。
　そして、かかる「連想メモリ素子」が周知慣用のものである以上、引用発明が「プログラムの介在なしに行なう」（上記引用文献記載事項１−６より引用）もので、引用文献２記載の発明が「ハードウェアに依存することなしに」（上記引用文献記載事項２−２より引用）行うものあるとしても、この相違が引用文献２記載の発明を引用発明に適用する際の格別な阻害要因となるものではない。
　してみると、引用発明における「レジスタ」に代えて「連想メモリ素子」を採用し、これを配列サイズ値を「回収」するためのものとすることは当業者であれば容易に想到し得たことであり、また、当該「連想メモリ素子」の「出力セクション」に比較素子が接続された構成とすることは、「連想メモリ素子」を採用した場合には必然的に採用される構成に過ぎない。
　従って、上記相違点１は格別なものではない。
　
＜相違点２について＞
　配列のアドレス（インデックス、添字）に上限のみならず下限も定めることは上記引用文献２の他にも本願の拒絶査定において示された特開昭６２−１６９２３７号公報（特に「下限値レジスタ２２」を有する点）等においても示される如く従来から適宜に採用されていることであるから、引用発明においても配列にアクセスするためのアドレスがその下限より小さいことを検出するようにすること、すなわち、上記相違点２における「第２の比較素子であって、前記比較素子は前記連想メモリ素子の前記出力セクションに動作可能に接続され、また前記比較素子は前記連想メモリ素子からの最小配列サイズ値と前記配列内の前記参照された要素の位置の値とを比較し、さらに前記参照された要素の位置の値が前記所定最小配列サイズ値より小さい場合、最小値違反信号を供給するために構成される、該第２の比較素子」を有するものとし、各配列へのアクセスが「最大配列サイズ境界値と最小配列サイズ境界値との間にある」ことを照合するものとすることは、当業者であれば必要に応じて適宜になし得た設計変更に過ぎないものである。
　
＜相違点３について＞
　メモリアクセスを、実行中のプログラムのメモリアクセス命令によって行うことは、当該分野においては極めて一般的に採用されているアーキテクチャである（必要があれば、上記特開昭６２−１６９２３７号公報（特に第３頁下右欄第７行〜第４頁上左欄第２０行の「次に、上記マイクロコンピュータにおけるプロダラム実行時の配列参照処理動作の一例を説明する。・・・＜中略＞・・・そして、上記各チェック回路２０１，２０２，２０３からエラー出力が生じないときには引き続き前記丸５（「丸５」は○内に数字５が配置された文字フォント。）の処理が行なわれ、チェック回路２０１，２０２，２０３のいずれか１つからでもエラー出力が発生するとＭＰＵによる割込処理が行なわれる。」との記載）等を参照）から、引用発明における「配列に対するアクセス」を、「プログラムの実行中」に行うことも、「配列内の要素の位置を参照する」「配列アクセス命令」によって行うことも、通常は必然的に採用される事項に過ぎないものである。
　従って、上記相違点３における、配列サイズ値の回収を「プログラムの実行中に」なされるものとし、該配列サイズ値を「配列アクセス命令の１つに関連する」ものとし、「前記各配列アクセス命令」を「前記配列内の要素の位置を参照する」ものとし、さらに、比較素子で比較される参照された要素の位置の値を「前記各配列アクセス命令」が参照する「前記配列内の要素の位置」とすることは、その実現に際しては当業者であれば通常採用する設計事項に過ぎないものである。
　
　してみると、本件補正発明の構成は引用文献１、２記載の発明に基づいて、当業者が容易に想到し得たものである。
　そして、当該構成の採用によって奏される作用効果も、当業者であれば容易に予測し得る程度のものであって、格別顕著なものではない。
　
　よって、本件補正発明は、引用文献１、２に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。
　また、本件補正後の請求項１１に係る発明は、同請求項１に係る発明と同一の技術思想を方法のカテゴリーで表現したものであるから、本件補正後の請求項１１に係る発明も、引用文献１、２に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。
　
カ．付記
　本件補正発明における「複数の配列アクセス命令の１つに関連する配列サイズ値」なる記載は、各語の修飾関係が必ずしも明確なものではなく、「複数の」は「配列アクセス命令」を修飾するものとも解釈し得るが、この「複数の配列アクセス命令」に続いて「の１つ」と記載されているため、結果的には「複数の」は構成の限定としては無意味なものとなる。これは極めて不自然な解釈であるから、上記エ．では、この解釈は採用していない。
　なお、このような解釈をしたとしても、「配列アクセス命令」が複数回用いられることは常識的な事項であるから、上記オ．での結論に影響を与えるものではない。
　
　また、上記「複数の配列アクセス命令の１つに関連する配列サイズ値」なる記載からは「配列」が「複数」である旨を限定しているとは、到底解釈し得るものでは無いが、仮にそのような解釈が可能であるとしても、引用文献１記載の如く「配列はプログラム記述の中で最も頻繁に使用されるデータ構造」（上記引用文献記載事項１−３より引用）であり、一のプログラム中で複数の配列を扱うことも、引用文献２（特に上記引用文献記載事項２−３等において「Ａ」及び「Ｂ」と言う２つの配列を用いている点）記載の如く、従来から当業者が適宜採用している事項であるから、引用発明における検出対象の配列を複数のものとすることは、当業者であれば当然の如く想到する課題であり、その解決手段として引用文献２記載の如く「連想記憶」を採用することで複数の配列に対応するものとすることは、当業者であれば容易になし得たことであり、この場合であっても、上記オ．での結論に影響を与えるものではない。
　
　また、上記第２．２．でも述べた如く「プログラムの実行中」なる用語を特別な意味で用いる旨の記載が明細書中にあるわけではないので、これを他の意味に解釈すべきではないが、仮にこれを本願明細書の翻訳文第５４頁第１４行の「配列内の要素がアクセスされるとき」と解釈した場合には、引用発明における「配列がアクセスされると同時に」と同義のものとなると認められ、上記相違点３は実質的な相違点ではないものとなり、やはり、上記オ．での結論に影響を与えるものではない。
　
　
（２）記載要件（特許法第３６条）について
　上記２．で述べた通り、配列サイズ値を「プログラムの実行中に回収する」ことは当初明細書等のすべての記載を総合しても、導き出し得るものではない。
　そして、平成１０年７月２３日付けの特許協力条約第３４条に基づく補正の翻訳文、平成１８年８月４日付けの手続補正書、同年１２月１４日付けの手続補正書において、「プログラムの実行中に回収する」ことを発明の詳細な説明に記載する補正はなされていない。
　してみると、本件補正後の請求項１〜１２に係る発明は、本件補正後の発明の詳細な説明に記載されていないものであり、また、本件補正後の発明の詳細な説明は、本件補正後の請求項１〜１２に係る発明の技術上の意義を理解するために必要な事項が十分に記載されておらず、特許法第３６条第４項の経済産業省令で定めるところによる記載がされていないものである。
　従って、本件補正後の発明の詳細な説明及び特許請求の範囲の記載は、特許法第３６条第４項及び第６項第１号に規定する要件を満たしておらず、本件補正後の請求項１〜１２に係る発明は、この理由によっても特許出願の際独立して特許を受けることができないものである。
　
（３）小結
　従って、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
４．上申書及び回答書で提示の補正案について
　上記上申書で提示される補正案について検討するに、当該補正案は、請求項１、１１記載の「回収」、請求項８記載の「発生」のみならず、請求項１、８、１１記載の「ストア」も「プログラムの実行中に」なされる旨を限定するものである。しかしながら、「プログラムの実行中に」「ストア」がなされることも、当初明細書等には記載も示唆もされておらず、当該補正案は当初明細書等の記載の範囲内においてするものではない。
　また、上記特開昭６２−１６９２３７号公報には「次に、上記マイクロコンピュータにおけるプロダラム実行時の配列参照処理動作の一例を説明する。・・・＜中略＞・・・この制御信号群の一部の信号は、前記配列インデックスチェック回路２０１のインデックスレジスタ２１、下限値レジスタ２２、上限値レジスタ２３に各対応してＫＫＫ，１，ＭＤＩＭ１のデータをセットする。」（第３頁下右欄第７行〜同頁同欄第１６行）等の記載、すなわち、「プログラムの実行中に」「上限値データ」、「下限値データ」をセットする旨の記載があり、これを上記引用発明に適用して、「ストア」も「プログラムの実行中に」行うものとすることも当業者が容易に想到しうることである。従って、上記上申書で提示される補正案の請求項１、１１に係る発明も、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。
　
　また、上記回答書で提示される補正案について検討するに、当該補正案は、請求項１にかかる発明を「プログラムの実行中に」「照合」する旨の限定のなされたものとする補正事項を含むものである。しかしながら、「プログラムの実行中に」「照合」がなされることも、当初明細書等には記載も示唆もされておらず、当該補正案は当初明細書等の記載の範囲内においてするものではない。
　また、引用発明の「大小比較」は「配列がアクセスされると同時に」なされるのであるから、上記＜相違点３について＞で述べたことと同様に、「照合」を「プログラムの実行中に」行うことも当業者であれば通常採用する事項に過ぎないものであり、上記回答書で提示される補正案の請求項１に係る発明も、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。
　
　従って、上記いずれの補正案の補正がなされたと仮定しても、その補正は補正却下の決定を免れることはできず、かかる補正の機会を設けることに益は無い。
　
５．むすび
　以上述べたように、本件補正は、平成１４年法律第２４号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものであり、しかも、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものでもある。
　
　よって、上記補正却下の決定の結論の通り決定する。
　
　
第３．本件審判請求の成否について
　
１．手続きの経緯・本願発明の認定
　本願の手続きの経緯の概略は上記第１．記載の通りのものであり、さらに、平成１８年１２月１４日付けの手続補正は上記第２．のとおり却下された。
　従って、本願の特許請求の範囲は、平成１８年８月４日付け手続補正書により補正された特許請求の範囲の通りのものであるところ、その請求項１に係る発明（以下「本願発明」と言う。）は、上記第２．１．に補正前の特許請求の範囲の１．として記載した通りのものである。
　
２．引用文献の記載内容・引用発明の認定
　原査定の拒絶の理由に引用された上記引用文献１、２には、それぞれ上記第２．３．（１）イ．記載の引用文献記載事項が記載されており、上記引用文献１には上記第２．３．（１）ウ．で認定した通りの引用発明が記載されていると認められる。
　
３．対比・判断
　以下、本願発明と引用発明とを比較する。
　本願発明は、上記第２．３．（１）で検討した本件補正発明から、「回収する」の限定事項である「プログラムの実行中に」、及び、「最小配列サイズ値」の限定事項である「前記連想メモリ素子からの」を省いたものである。
　なお、本件補正発明では「ストアし」とある記載が、本願発明では「ストア」となっているが、これは表現上の相違であって実質的な相違ではない。
　そうすると、本願発明の構成要件をすべて含み、さらに他の構成要件を付加したものに相当する本件補正発明が、上記第２．３．（１）に記載したとおり、引用文献１、２に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も同様の理由により、引用文献１、２に記載された発明に基づいて、当業者が容易に発明をすることができたものである。
　また、本願請求項１１に係る発明は、同請求項１に係る発明と同一の技術思想を方法のカテゴリーで表現したものであるから、本願請求項１１に係る発明も、引用文献１、２に記載された発明に基づいて、当業者が容易に発明をすることができたものである。
　
４．むすび
　以上のとおり、本願請求項１、１１に係る発明は、その出願前に日本国内又は外国において頒布された刊行物に記載された発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、他の請求項について検討するまでもなく、本願は特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、上記結論のとおり審決する。