【事件の表示】
　特願２００２−１９７８８０「薄膜トランジスタ装置の製造方法」拒絶査定不服審判事件〔平成１６年　２月　５日出願公開，特開２００４−　３９９９６，請求項の数（３）〕について，次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は，特許すべきものとする。
【理　由】
１　手続の経緯
　本願は，平成１４年７月５日の出願であって，平成１９年１０月１５日付けで拒絶査定がされ，これに対し，同年１１月２２日に審判請求がされるとともに，同日に手続補正書が提出されたものである。
　
２　補正の適否
　平成１９年１１月２２日に提出された手続補正書による補正内容は，補正前の請求項２に「前記第１の薄膜トランジスタのゲート電極上に前記第２及び第４の薄膜トランジスタの第２のゲート絶縁膜を形成し」とあるのを，「前記第１
及び第３
　そして，補正前に「「前記第１の」とあるのは，本来，「「前記第１
及び第３
　また，上記補正が，新規事項を導入するものでないことも明らかであるから，特許法１７条の２第３項の規定を満たす。
　以上のとおりであるから，上記補正は補正要件を満たす。
　
３　本願発明
　上記補正によれば，本願の特許請求の範囲の記載は，次のとおりである（以下，請求項１〜３に係る発明を，まとめて「本願発明」という。）。
　
「【請求項１】
　基板上に所定形状の半導体層を形成し，
　前記半導体層上に第１乃至第４の薄膜トランジスタの第１のゲート絶縁膜を形成し，
　前記第１のゲート絶縁膜上に第１の金属薄膜を形成し，
　前記第１の金属薄膜をパターニングして前記第１及び第３の薄膜トランジスタのゲート電極を形成し，
　前記第１及び第３の薄膜トランジスタのゲート電極上に前記第２及び第４の薄膜トランジスタの第２のゲート絶縁膜を形成し，
　前記第２のゲート絶縁膜上に第２の金属薄膜を形成し，
　前記第１の薄膜トランジスタ上と，前記第２の薄膜トランジスタのソース及びドレイン領域となる前記半導体層上の前記第２の金属薄膜を除去するようにパターニングし，
　前記第１の薄膜トランジスタのゲート電極と，パターニングされた前記第２の金属薄膜とをマスクとして第１導電型の不純物を前記半導体層に注入して，前記第１及び第２の薄膜トランジスタのソース及びドレイン領域を形成し，
　パターニングされた前記第２の金属薄膜をさらにパターニングして前記第２及び第４の薄膜トランジスタのゲート電極を形成し，
　前記第２の薄膜トランジスタのゲート電極をマスクとして第１導電型の不純物を前記半導体層に注入して，前記第２の薄膜トランジスタのソース及びドレイン領域とチャネル領域との間に低濃度不純物領域を形成し，
　前記第１及び第２の薄膜トランジスタを覆うようにレジストマスクを形成し，
　前記レジストマスク並びに前記第３及び第４の薄膜トランジスタのゲート電極をマスクとして第２導電型の不純物を前記半導体層に注入して，前記第３及び第４の薄膜トランジスタのソース及びドレイン領域を形成し，
　前記レジストマスクを除去した後に前記第１及び第２導電型の不純物を活性化すること　を特徴とする薄膜トランジスタ装置の製造方法。
【請求項２】
　基板上に所定形状の半導体層を形成し，
　前記半導体層上に第１乃至第４の薄膜トランジスタの第１のゲート絶縁膜を形成し，
　前記第１のゲート絶縁膜上に第１の金属薄膜を形成し，
　前記第１の金属薄膜をパターニングして前記第１及び第３の薄膜トランジスタのゲート電極を形成し，
　前記第１及び第３の薄膜トランジスタのゲート電極上に前記第２及び第４の薄膜トランジスタの第２のゲート絶縁膜を形成し，
　前記第２のゲート絶縁膜上に第２の金属薄膜を形成し，
　前記第１の薄膜トランジスタ上と，前記第２の薄膜トランジスタのソース及びドレイン領域となる前記半導体層上の前記第２の金属薄膜を除去するようにパターニングし，
　前記第１の薄膜トランジスタのゲート電極と，パターニングされた前記第２の金属薄膜とをマスクとして第２導電型の不純物を前記半導体層に注入して，前記第１及び第２の薄膜トランジスタのソース及びドレイン領域を形成し，
　前記第１及び第２の薄膜トランジスタ上と，前記第４の薄膜トランジスタのゲート電極となる領域の前記第２の金属薄膜上とにレジストマスクを形成し，
　パターニングされた前記第２の金属薄膜の前記第３の薄膜トランジスタ上と，前記第４の薄膜トランジスタのソース及びドレイン領域となる前記半導体層上とを除去するように，前記レジストマスクを用いてさらにパターニングし，
　さらにパターニングされた前記第２の金属薄膜の幅を前記レジストマスクの幅より狭く加工して，前記第４の薄膜トランジスタのゲート電極を形成し，
　前記レジストマスク及び前記第３の薄膜トランジスタのゲート電極をマスクとして第１導電型の不純物を前記半導体層に注入して，前記第３及び第４の薄膜トランジスタのソース及びドレイン領域を形成し，
　前記レジストマスクを除去し，
　前記第４の薄膜トランジスタのゲート電極をマスクとして第１導電型の不純物を前記半導体層に注入し，前記第４の薄膜トランジスタのソース及びドレイン領域とチャネル領域との間に低濃度不純物領域を形成し，
　前記第１及び第２導電型の不純物を活性化すること
　を特徴とする薄膜トランジスタ装置の製造方法。
【請求項３】
　基板上に所定形状の半導体層を形成し，
　前記半導体層上に第１乃至第４の薄膜トランジスタの第１のゲート絶縁膜を形成し，
　前記第１のゲート絶縁膜上に第１の金属薄膜を形成し，
　前記第１の金属薄膜をパターニングして前記第１及び第２の薄膜トランジスタのゲート電極を形成し，
　前記第１及び第２の薄膜トランジスタのゲート電極上に前記第３及び第４の薄膜トランジスタの第２のゲート絶縁膜を形成し，
　前記第２のゲート絶縁膜上に第２の金属薄膜を形成し，
　前記第２の金属薄膜上に第１のレジストマスクを形成し，
　前記第１及び第２の薄膜トランジスタ上と，前記第３及び第４の薄膜トランジスタのソース及びドレイン領域となる前記半導体層上の前記第２の金属薄膜を除去するように前記第１のレジストマスクを用いてパターニングし，
　前記第２の金属薄膜の幅を前記第１のレジストマスクの幅より狭く加工して，前記第３及び第４の薄膜トランジスタのゲート電極を形成し，
　前記第１のレジストマスクと前記第１及び第２の薄膜トランジスタのゲート電極とをマスクとして第１導電型の不純物を前記半導体層に注入して，前記第１及び第３の薄膜トランジスタのソース及びドレイン領域を形成し，
　前記第１のレジストマスクを除去し，
　前記第３の薄膜トランジスタのゲート電極をマスクとして第１導電型の不純物を前記半導体層に注入して，前記第３の薄膜トランジスタのソース及びドレイン領域とチャネル領域との間に低濃度不純物領域を形成し，
　前記第１及び第３の薄膜トランジスタを覆う第２のレジストマスクを形成し，
　前記第２のレジストマスクをマスクとして第２導電型の不純物を前記半導体層に注入して，前記第２及び第４の薄膜トランジスタのソース及びドレイン領域を形成し，
　前記第２のレジストマスクを除去した後に前記第１及び第２導電型の不純物を活性化すること
　を特徴とする薄膜トランジスタ装置の製造方法。」
　
４　原査定の拒絶の理由
　原査定の拒絶の理由の要点は，請求項１〜３の「第１及び第２導電型の不純物を活性化すること」との記載だけでは本願発明の課題を解決するのに十分でなく，例えば，「第１及び第２導電型の不純物を
レーザアニールにより
　
５　検討
（１）本願明細書には，次の記載がある。
　　ア　発明の目的及び課題解決手段
「【００２９】
　本発明の目的は，良好な特性及び高い信頼性の得られる薄膜トランジスタ装置及びその製造方法，並びにそれを備えた薄膜トランジスタ基板及び表示装置を提供することにある。
【００３０】
　【課題を解決するための手段】
　上記目的は，基板上に所定形状の半導体層を形成し，前記半導体層上にゲート絶縁膜を形成し，前記ゲート絶縁膜上に金属薄膜を形成し，第１導電型の薄膜トランジスタのソース及びドレイン領域となる前記半導体層上の前記金属薄膜を除去するようにパターニングし，パターニングされた前記金属薄膜をマスクとして第１導電型の不純物を前記半導体層に注入して，前記第１導電型の薄膜トランジスタのソース及びドレイン領域を形成し，パターニングされた前記金属薄膜をさらにパターニングして前記第１導電型の薄膜トランジスタのゲート電極を形成し，前記第１導電型の薄膜トランジスタのゲート電極をマスクとして第１導電型の不純物を前記半導体層に注入して，前記第１導電型の薄膜トランジスタのソース及びドレイン領域とチャネル領域との間に低濃度不純物領域を形成することを特
徴とする薄膜トランジスタ装置の製造方法によって達成される。」
　　イ　実施例１について
「【００４３】
　次に，図３（ｂ）に示すように，５００℃前後の熱処理あるいはエキシマレーザ等によるアニールにより，ｎ型及びｐ型の不純物を活性化する。」
　　ウ　実施例２について
「【００５７】
　その後レジストマスク２８ａ及び２８ｂを剥離する。次に，図５（ｂ）に示すように，５００℃前後の熱処理あるいはエキシマレーザ等によるアニールを行い，ｎ型及びｐ型の不純物を活性化する。」
  　エ　実施例３について
「【００７４】
　その後レジストマスク３９ａ，３９ｄ及び３９ｃを剥離する。次に，図７（ｂ）に示すように，５００℃前後の熱処理あるいはエキシマレーザ等によるアニールを行い，ｎ型及びｐ型の不純物を活性化する。」
　　オ　実施例４について
「【００８７】
　次に，図９（ｂ）に示すように，５００℃前後の熱処理あるいはエキシマレーザ等によるアニールを行い，ｎ型及びｐ型の不純物を活性化する。」
　　カ　発明の効果について
「【０１３２】
【発明の効果】
　以上の通り，本発明によれば，良好な特性及び高い信頼性の得られる薄膜トランジスタ装置を得ることができる。
【０１３３】
　また，注入した不純物の活性化エネルギーにＴＦＴのソース及びドレイン領域とＬＤＤ領域との間で差が出ないようになる。さらに，ＴＦＴのゲート電極と半導体層との間のリーク電流が抑制されるようになる。
【０１３４】
　また，低電圧用ＴＦＴのためにゲート絶縁膜を薄くしても問題が生じないようになる。さらに，ＴＦＴ毎のＬＤＤ長を容易に制御でき，選択的にＬＤＤを有さないＴＦＴを形成することもできる。
【０１３５】
　さらに，ゲート絶縁膜をエッチングせずに形成されるｎ型及びｐ型，低電圧用及び高電圧用ＴＦＴ若しくはこれらの組合せ，これらのＴＦＴを含むＴＦＴ基板，並びに当該ＴＦＴ基板を含む表示装置を実現できる。」
　
（２）以上の記載によれば，第１及び第２導電型の不純物は熱処理あるいはエキシマレーザ等により「活性化」しさえれば本願発明に十分であることが理解できる。「レーザアニール」によって活性化しなければならない理由は見いだせない。
　したがって，原査定の拒絶の理由は成り立たない。
　
６　以上の次第で，本願発明は原査定の拒絶の理由によっては拒絶をすることはできない。
　そして，他に本願を拒絶すべき理由は見当たらない。
　よって，結論のとおり審決する。