(57)【要約】      （修正有）【課題】めっき工程がなく、従って環境を汚染することなく製造される多層セラミック素子を提供する。【解決手段】本多層セラミック素子５０は、千鳥状になった複数の内部電極６５を内部に含み両端に該千鳥状の内部電極に電気的に接続された導電電極７０が設けられたセラミック本体６０を備える。該各導電電極はハンダペースト層７２で覆われている。従って、この多層セラミック素子は、めっき工程なしで製造されるので、めっき液による環境汚染を防ぎ、ニッケル廃液またはスズ廃液を処理するための時間と費用を省くことが出来、製造コストが低減され処理時間が短縮される。【選択図】図４
0003167399.tif 000002
【実用新案登録請求の範囲】
【請求項１】
千鳥状になった複数の内部電極を内部に含み両端に該千鳥状の内部電極に電気的に接続された導電電極が設けられたセラミック本体を備え、
該各導電電極はハンダペースト層で覆われていることを特徴とする多層セラミック素子の構造。
【請求項２】
前記導電電極は銀電極、銅電極、銀合金電極、銅合金電極、Ａｇ／Ｐｄ合金電極、及びＡｇ／Ｐｔ合金電極からなるグループから選択された１つである請求項１に記載の多層セラミック素子の構造。
【請求項３】
前記ハンダペースト層は、ハンダ付け用フラックスと、スズ粉末、銅粉末、スズ系合金粉末、及び銅系合金粉末のうち１つ以上とを含み、これら全ての粉末の粒子径は１〜５μｍである請求項１又は２に記載の多層セラミック素子の構造。
【請求項４】
前記ハンダ付け用フラックスは前記ハンダペースト層の２０〜３０体積％を占める請求項３に記載の多層セラミック素子の構造。
【考案の詳細な説明】
【技術分野】
【０００１】
本考案は、多層セラミック素子、特に、多層セラミック素子の外部電極の改善された構造であって、ニッケルめっきとスズめっきの両方を使用することなく作製される構造に関する。
【背景技術】
【０００２】
現在の一般的な多層チップ受動素子としては、セラミック電子素子、例えば多層セラミックコンデンサー（ＭＬＣＣ）、多層セラミックインダクター（ＭＬＣＩ）、多層バリスター（ＭＬＶ）、及び多層セラミックサーミスターがある。以下、これら全てのセラミック電子素子を「多層セラミック素子」と称する。
【０００３】
図１を参照すると、既存の多層セラミック素子１０は、両端に導電電極３０が設けられたセラミック本体２０と、セラミック本体２０内に配置され導電電極３０に電気的に接続された千鳥状の内部電極４０とを備える。
【０００４】
従来、多層セラミック素子１０の外部電極３０は、回路基板上に設けられたコンタクトに取り付けられる。従って、多層セラミック素子１０の外部電極３０はハンダ付け熱、腐食、及び酸化に良好な耐性を有する必要がある。
【０００５】
このために、製造プロセスにおいて、ニッケルめっきとスズめっきとが行われて、外部電極３０は最内導電電極３１、中間ニッケルめっき層３２、及び最外スズめっき層３３からなる層状構造を有するよう作製される。ニッケルめっき層３２は銀でできた導電電極３１を保護する中間シールドとして働く。ニッケルのハンダ付け熱への耐性が低いので、ニッケルめっき層３２をスズめっき層３３で被覆してハンダ付け熱への適切な耐性を持つようにする必要がある。
【０００６】
しかし、多層セラミック素子１０を製造するためのめっき工程は、環境を著しく汚染する有害な廃棄物を発生させる場合がある。
【０００７】
図２に示すように、表面実装技術（ＳＭＴ）が開発され、多層セラミック素子１０は現在、表面実装素子（ＳＭＤ）として入手可能である。成熟したＳＭＴ技術を使用して、多層セラミック素子１０を接着剤又はスズペースト９５を予め付けた回路基板９０上に直接配置して、ペースト９５を熱風又は赤外線でその溶融点まで加熱し次に冷却することで、回路基板９０のコンタクトに固定することが出来、従来のプロセスが必要としたハンダ付け工程を必要としない。
【０００８】
即ち、多層セラミック素子１０の外部電極３０は、回路基板９０に従来のハンダ付け工程を使用することなくＳＭＴにより取り付けられる。従って、ニッケルめっき層３２及びスズめっき層３３を被覆することで多層セラミック素子１０の外部電極３０にハンダ付け熱及び腐食への追加の耐性を付与する必要はもはやない。
【考案の概要】
【考案が解決しようとする課題】
【０００９】
この事実に鑑みて、本考案の主目的は、めっき工程がなく、従って環境を汚染することなく製造される多層セラミック素子を提供することである。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本考案の多層セラミック素子は、千鳥状になった複数の内部電極を内部に含み両端に該千鳥状の内部電極に電気的に接続された導電電極が設けられたセラミック本体を備える。該各導電電極はハンダペースト層で覆われている。
【００１１】
本考案によれば、多層セラミック素子の前記導電電極は、銀、銅、銀合金、又は銅合金でできた電極層である。該導電電極は、前記ハンダペースト層が該導電電極を被覆するのを助けるＡｇ／Ｐｄ合金又はＡｇ／Ｐｔ合金でできているのが好ましい。
【００１２】
本考案によれば、多層セラミック素子の前記ハンダペースト層はハンダ付け用フラックスと、スズ粉末、銅粉末、スズ系合金粉末、及び銅系合金粉末（粒子径は全て１〜５μｍ）のうち１つ以上とを含む。該ハンダ付け用フラックスは２０〜３０体積％を占める。
【００１３】
本考案によれば、この多層セラミック素子は、めっき工程なしで製造されるので、ニッケル廃液及びスズ廃液の処理の必要がなく、環境汚染を引き起こさず、製造コストが低減され処理時間が短縮されるメリットを有する。
本考案の好適な態様、他の目的及び利点は、下記の実施形態の詳細な説明と添付の図面を参照することで最も良く理解されるであろう。
【図面の簡単な説明】
【００１４】
【図１】従来の多層セラミック素子の断面図である。
【図２】図１の多層セラミック素子が回路基板上に設けられたスズペーストにより回路基板に固定されることを示す概略図である。
【図３】本考案の多層セラミック素子の断面図である。
【図４】図３の多層セラミック素子が自身のハンダペースト層により回路基板に固定されることを示す概略図である。
【考案を実施するための形態】
【００１５】
図３を参照すると、本考案に係る多層セラミック素子５０は、千鳥状の内部電極６５を内部に含み両端に内部電極６５に電気的に接続された導電電極７０が設けられたセラミック本体６０から構成される。各導電電極７０はハンダペースト層７２で覆われている。
【００１６】
導電電極７０は銀、銅、銀合金、又は銅合金でできた電極層である。特に、導電電極７０はＡｇ／Ｐｄ合金又はＡｇ／Ｐｔ合金でできているのが好ましい。Ａｇ／Ｐｄ合金又はＡｇ／Ｐｔ合金でできた導電電極７０の銀とパラジウム（又は銀とプラチナ）の比は、様々な比から選択することが出来るが、銀とパラジウム（又は銀とプラチナ）の重量比は、９５：５〜９９：１の範囲であることが好ましい。選択された材料はハンダペースト層７２が導電電極７０を被覆するのを助ける。
【００１７】
ハンダペースト層７２はハンダ付け用フラックスと、スズ粉末、銅粉末、スズ系合金粉末、及び銅系合金粉末（粒子径は全て１〜５μｍ）のうち１つ以上とから調製されたペーストである。一方、ハンダペースト層７２に適切な粘度を付与するために、該ハンダ付け用フラックスはハンダペースト層７２の全体積の２０〜３０％を占める。
【００１８】
ハンダペースト層７２を、浸漬、印刷、又は噴霧によるか又はスズ浸漬炉を使用して導電電極７０の外面に塗布してもよい。
【００１９】
例えば、粒子サイズ１〜５μｍのＳｎ、Ａｇ、及びＣｕの微粉末を、９４．５：５．０：０．５（＝Ｓｎ：Ａｇ：Ｃｕ）の重量比で混合し、次にハンダ付け用フラックスと混合して粘着性のハンダ・スズペーストを形成してもよい。ここで、ハンダ付け用フラックスはハンダ・スズペーストの２０〜３０体積％の濃度である。この調製されたハンダ・スズペーストを多層セラミック素子５０の各導電電極７０の外面に塗布しハンダペースト層７２を形成する。これにより多層セラミック素子５０の改善された構造が完成する。
【００２０】
図４に示すように、本考案の多層セラミック素子５０は粘着性のハンダペースト層７２を有しているので、回路基板９０に接着剤又はスズペーストを付ける必要がない。本考案の多層セラミック素子５０を回路基板９０のコンタクト上に直接配置し、ハンダペースト層７２を熱風又は赤外線でその溶融点まで加熱し次に冷却することで回路基板９０のコンタクトに固定できる。
【００２１】
これにより、硬化したハンダペースト層７２と導電電極７０とは接合され多層セラミック素子５０の外部電極７５を形成する。
【００２２】
従って、開示した多層セラミック素子５０は、めっき工程なしで製造されるので、めっき液による環境汚染を防ぎ、ニッケル廃液またはスズ廃液を処理するための時間と費用を省くことが出来、製造コストが低減され処理時間が短縮される。
【符号の説明】
【００２３】
５０  多層セラミック素子
６０  セラミック本体
６５  内部電極
７０  導電電極
７２  ハンダペースト層
７５  外部電極
９０  回路基板
【図１】
0003167399.tif 000003
【図２】
0003167399.tif 000004
【図３】
0003167399.tif 000005
【図４】
0003167399.tif 000006