【手続補正書】
【提出日】平成24年8月29日(2012.8.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電力コンバータでの使用のための制御回路であって、
変圧器の巻線に加えられることになる入力電圧に実質的に直接的に比例する第１の電流を有する第１の制御される電流源と、
前記変圧器の前記巻線に加えられることになるリセット電圧に実質的に直接的に比例する第２の電流を有する第２の制御される電流源と、
前記入力電圧が前記変圧器の前記巻線に加えられる間、積分キャパシタを前記第１の電流で充電するようにされる第１のスイッチと、
前記リセット電圧が前記変圧器の前記巻線に加えられる際に、前記第２の電流で前記積分キャパシタを放電するようにされる第２のスイッチと、
前記積分キャパシタ上の電圧が第１のしきい値電圧以上の場合に前記変圧器の前記巻線から前記入力電圧を取除くとともに、前記積分キャパシタが第２のしきい値電圧まで放電すると前記変圧器の前記巻線に前記入力電圧を加えることを防止するようにされる第３のスイッチとを含む、回路。
【請求項２】
前記電力コンバータは２スイッチフォワードコンバータである、請求項１に記載の回路。
【請求項３】
前記電力コンバータは単一スイッチフォワードコンバータである、請求項１に記載の回路。
【請求項４】
前記第３のスイッチは、前記積分キャパシタが前記第２のしきい値電圧まで放電すると始まる遅延時間の後まで、前記変圧器の前記巻線に前記入力電圧を加えることを防止する、請求項１に記載の回路。
【請求項５】
前記第２のスイッチは、前記第１のスイッチが閉じることに応答して開く、請求項１に記載の回路。
【請求項６】
前記第３のスイッチは、最大デューティ比信号がアサートされることに応答して開く、請求項１に記載の回路。
【請求項７】
前記積分キャパシタを充電するのに用いられる第１のサンプルホールド電流を作り出すよう前記第１の電流をサンプリングするための第１のサンプルホールド回路をさらに含む、請求項１に記載の回路。
【請求項８】
前記積分キャパシタを充電するのに用いられる第２のサンプルホールド電流を作り出すよう前記第２の電流をサンプリングするための第２のサンプルホールド回路をさらに含む、請求項７に記載の回路。
【請求項９】
前記第１の制御される電流源は、前記変圧器の前記巻線に加えられることになる前記リセット電圧と前記変圧器の巻線に加えられることになる前記入力電圧とに実質的に直接的に比例する第１の電流を有する、請求項１に記載の回路。
【請求項１０】
前記第２の制御される電流源は、前記変圧器の前記巻線に加えられることになる前記リセット電圧と前記変圧器の巻線に加えられることになる前記入力電圧とに実質的に直接的に比例する第２の電流を有する、請求項１に記載の回路。
【請求項１１】
電力コンバータにおける変圧器の飽和を防止する方法であって、
前記変圧器の巻線に加えられることになる入力電圧を示す第１の量を、前記入力電圧が
前記変圧器の前記巻線に加えられる間、積分して第１の積分値を得ることと、
前記変圧器の前記巻線に加えられることになるリセット電圧を示す第２の量を、前記リセット電圧が前記変圧器の前記巻線に加えられる間、積分して第２の積分値を得ることと、
前記第１の積分値を第１のしきい値と比較することと、
前記第１の積分値が前記第１のしきい値以上の際に前記変圧器の前記巻線から前記入力電圧を取除くことと、
前記第１の積分値から前記第２の積分値を減算することと、
前記第１の積分値と前記第２の積分値との差を第２のしきい値と比較することと、
前記第１の積分値と前記第２の積分値との差が前記第２のしきい値以下である際に始まる遅延時間の後まで、前記入力電圧を前記変圧器の前記巻線に加えることを防止することとを含む、方法。
【請求項１２】
前記第２のしきい値は前記第１のしきい値より小さい、請求項１１に記載の方法。
【請求項１３】
前記第１の量は、前記変圧器の前記巻線に加えられることになる入力電圧のサンプリングされた値である、請求項１１に記載の方法。
【請求項１４】
前記第２の量は、前記変圧器の前記巻線に加えられることになるリセット電圧のサンプリングされた値である、請求項１１に記載の方法。
【請求項１５】
電力コンバータに用いられる制御回路であって、
前記電力コンバータの出力を調節するために前記電力コンバータのスイッチをオンおよびオフするよう結合される論理回路と、
前記電力コンバータの入力電圧を示す第１の信号を受け取るとともに前記入力電圧に比例する第１の電流を作り出すよう結合される第１の制御される電流源と、
前記電力コンバータに含まれる変圧器のリセット電圧を示す第２の信号を受け取るとともに前記リセット電圧に比例する第２の電流を作り出すよう結合される第２の制御される電流源と、
前記スイッチがオンの間は前記第１の電流で充電され、前記スイッチがオフの際は前記第２の電流で放電されるよう結合される積分キャパシタとを含み、前記積分キャパシタ上の電圧は前記変圧器の磁束を示し、前記論理回路は、前記積分キャパシタ上の前記電圧が第１のしきい値電圧以上である際には前記スイッチをオフにするようにされ、前記積分キャパシタが第２のしきい値電圧まで放電すると開始する遅延時間の後、パルス幅変調信号に従って前記スイッチをオンおよびオフさせるようにされる、制御回路。
【請求項１６】
前記第２の制御される電流源は、前記論理回路が前記スイッチを開くことに応答して前記積分キャパシタを放電し始めるように結合される、請求項１５に記載の制御回路。
【請求項１７】
前記第２の制御される電流源は、前記スイッチが開いており、かつ前記積分キャパシタ上の前記電圧が前記第２のしきい値電圧以上である場合に前記積分キャパシタを放電するよう結合される、請求項１５に記載の制御回路。
【請求項１８】
前記第１の制御される電流源は、前記論理回路が前記スイッチを閉じることに応答して前記積分キャパシタを充電し始めるよう結合される、請求項１５に記載の制御回路。
【請求項１９】
前記第１の制御される電流源は、前記論理回路が前記スイッチを開くことに応答して、前記積分キャパシタを充電することを終了するよう結合される、請求項１８に記載の制御回路。
【請求項２０】
前記積分キャパシタ上の前記電圧を前記第１のしきい値電圧と比較するとともに、前記積分キャパシタ上の前記電圧が前記第１のしきい値電圧以上であるかどうかを示す第１の信号を出力するよう結合される第１のコンパレータと、
前記積分キャパシタ上の前記電圧を前記第２のしきい値電圧と比較するとともに、前記積分キャパシタ上の前記電圧が前記第２のしきい値電圧以下であるかどうか示す第２の信号を出力するよう結合される第２のコンパレータとをさらに含む、請求項１５〜１９のいずれか１項に記載の制御回路。
【請求項２１】
ラッチをさらに含み、前記ラッチは、前記ラッチがセットされると前記スイッチをオフのまま維持する信号を生成するよう結合され、前記ラッチは、最大デューティ比信号がアサートされることに応答してセットされ、前記積分キャパシタ上の前記電圧が前記第２のしきい値電圧まで放電することに応答してリセットされる、請求項１５に記載の制御回路。
【請求項２２】
前記第１のしきい値電圧は前記第２のしきい値電圧より大きい、請求項１５に記載の制御回路。
【請求項２３】
フィードバック信号を受け取るよう結合されるとともに、前記フィードバック信号に応答して前記パルス幅変調信号を生成するようにされるパルス幅モジュレータをさらに含む、請求項１５に記載の制御回路。
【請求項２４】
電力コンバータに用いられる制御回路であって、
フィードバック信号に応答してパルス幅変調信号を生成するよう結合されるパルス幅モジュレータと、
前記パルス幅変調信号に応答して前記電力コンバータの出力を調節するためにスイッチをオンおよびオフするよう結合される論理回路と、
前記電力コンバータの入力電圧の第１の積分値が第１のしきい値に到達すると第１の信号をアサートし、かつ前記第１の積分値と前記電力コンバータの変圧器のリセット電圧の第２の積分値との差が第２のしきい値まで下がると開始する遅延時間の後で第２の信号をアサートするよう前記論理回路に結合される飽和防止回路とを含み、前記論理回路は、前記第１の信号がアサートされると前記スイッチをオフにするようにされ、前記第２の信号がアサートされると前記パルス幅変調信号に従って前記スイッチをオンおよびオフさせるようにされる、制御回路。
【請求項２５】
前記入力電圧に直接的に比例する第１の電流を受け取るよう結合される線間電圧感知端子と、
前記リセット電圧に直接的に比例する第２の電流を受け取るよう結合されるリセット電圧感知端子とをさらに含む、請求項２４に記載の制御回路。
【請求項２６】
前記飽和防止回路は、
前記第１の電流に比例する充電電流を作り出すよう結合される第１の制御される電流源と、
前記第２の電流に比例する放電電流を作り出すよう結合される第２の制御される電流源と、
前記スイッチがオンの間は前記充電電流で充電されるとともに、前記スイッチがオフの際は前記放電電流で放電されるように結合される積分キャパシタとをさらに含み、前記積分キャパシタ上の電圧は前記変圧器の磁束を示し、前記飽和防止回路は、前記積分キャパシタ上の前記電圧が前記第１のしきい値以上である際は前記第１の信号をアサートするとともに、前記積分キャパシタが前記第２のしきい値まで放電すると開始する前記遅延時間の後で前記第２の信号をアサートするようにされる、請求項２５に記載の制御回路。
【請求項２７】
前記第２の制御される電流源は前記論理回路が前記スイッチをオフするのに応答して前記積分キャパシタを放電し始めるよう結合される、請求項２６に記載の制御回路。
【請求項２８】
前記第２の制御される電流源は、前記スイッチがオフされ、かつ前記積分キャパシタ上の前記電圧が前記第２のしきい値以上である場合に、前記積分キャパシタを放電するよう結合される、請求項２６に記載の制御回路。
【請求項２９】
前記第１の制御される電流源は、前記論理回路が前記スイッチをオンすることに応答して前記積分キャパシタを充電し始めるよう結合される、請求項２６に記載の制御回路。
【請求項３０】
前記第１の制御される電流源は、前記論理回路が前記スイッチをオフすることに応答して、前記積分キャパシタを充電することを終了するよう結合される、請求項２９に記載の制御回路。
【請求項３１】
前記飽和防止回路は、
前記積分キャパシタ上の前記電圧を前記第１のしきい値と比較するとともに、前記第１の信号を出力するよう結合される第１のコンパレータと、
前記積分キャパシタ上の前記電圧を前記第２のしきい値と比較するよう結合される第２のコンパレータと、
前記第２の信号を生成するよう前記第２のコンパレータの出力に結合される立ち上がり遅延回路とをさらに含む、請求項２６に記載の制御回路。
【請求項３２】
前記飽和防止回路はラッチをさらに含み、前記ラッチは、前記ラッチがセットされると、前記スイッチをオフのまま維持する第３の信号を生成するよう結合され、前記ラッチは、最大デューティ比信号がアサートされることに応答してセットされ、前記積分キャパシタ上の前記電圧が前記第２のしきい値まで放電することに応答してリセットされる、請求項２６に記載の制御回路。