【事件の表示】
　特願２０００−２４１０７８「薄膜トランジスタアレイ基板およびその製造方法」拒絶査定不服審判事件〔平成１３年　５月１１日出願公開、特開２００１−１２７３０３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯  
　本願は、平成９年１２月１７日（優先権主張平成８年１２月１８日）に出願した特願平９−３４８０１６号の一部を平成１２年８月９日に新たな特許出願としたものであって、平成１６年２月３日付で拒絶査定がなされ、これに対し同年３月１１日付で拒絶査定に対する審判請求がなされるとともに同年４月７日付で特許法第１７条の２第１項第３号の規定による手続補正がなされ、次いで前置審査において同年６月１１日付で拒絶理由が通知され、これに対し同年８月１６日付で手続補正がなされたものである。　 
　  
２．本願発明　 
　本願の請求項に係る発明は、平成１６年８月１６日付手続補正によって補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１〜９に記載された事項によって特定されるものと認められるところ、請求項５に係る発明は次のものである。　  
「【請求項５】　 ゲート・バス形成工程と、動作半導体形成工程と、機能素子・バス形成工程と、保護膜除去工程と、画素電極形成工程とを有する薄膜トランジスタアレイ基板の製造方法であって、薄膜トランジスタアレイ基板は、透明絶縁性基板上に、マトリクス状に配置された薄膜トランジスタと、前記薄膜トランジスタのゲート電極及びドレイン電極に接続されるゲートバスライン及びドレインバスラインと、前記薄膜トランジスタにより駆動される画素電極とを少なくとも含むものであり、前記薄膜トランジスタは、透明絶縁性基板上にゲート電極、ゲート絶縁膜、動作半導体膜、ソース・ドレイン電極を順に積層して形成するものであり、ゲート・バス形成工程は、透明絶縁性基板上にゲート電極と該ゲート電極に接続するゲートバスラインを形成する処理であり、動作半導体形成工程は、多層構造のゲート絶縁膜と動作半導体膜を形成した後、薄膜トランジスタとして動作する部分に動作半導体を形成する処理であり、機能素子・バス形成工程は前記ゲート絶縁膜及び動作半導体上に薄膜トランジスタのソース電極・ドレイン電極を形成し、かつ該ドレイン電極に接続されるドレインバスラインを形成する処理であり、保護膜除去工程は、基板全面に保護膜を形成した後、少なくとも、ゲートバスライン端子部上のゲート絶縁膜及び保護膜、ドレインバスライン端子部上の保護膜、薄膜トランジスタと画素電極を接続するためのコンタクトホール部の保護膜を除去する処理であり、当該処理はＳＦ6、ＣＦ4、ＣＨＦ3の少なくとも１つを含むガスを用い、２０Pａ以上４０Pａ以下の圧力下でのドライエッチングにより行うものであり、画素電極形成工程は、透明電極で画素電極を形成する処理であることを特徴とする薄膜トランジスタアレイ基板の製造方法。」（以下、「本願発明」という。） 　  
  　
３．引用刊行物記載の発明　  
　前置審査において引用された刊行物である特開平８−１８０５８号公報（以下、「引用刊行物」という。）には、図面とともに下記の事項が記載されている。　  
　  
（ア）「【請求項１】  基板上に、少なくとも、ゲート電極と、該ゲート電極を覆うゲート絶縁膜と、前記ゲート電極の上方に形成される半導体膜及びオーミックコンタクト膜と、該オーミックコンタクト膜に接続されたソース電極およびドレイン電極と、該ドレイン電極に接続された画素電極と、保護膜とが形成されてなる薄膜トランジスタアレイにおいて、
前記ソース電極およびドレイン電極が、シリサイドを形成する金属からなる下部層と、その上部に積層された銅からなる上部層とを有して構成され、
該ソース電極およびドレイン電極を覆う保護膜に形成されたコンタクトホールを通じて、保護膜上に形成された画素電極と、前記ドレイン電極の上部層とが接続されていることを特徴とする薄膜トランジスタアレイ。」　  
　  
（イ）「【０００１】
【産業上の利用分野】本発明は、液晶表示素子などに用いられる薄膜トランジスタアレイに関するもので、特にその電圧印加効率を高めたものである。」　 
　  
（ウ）「【００２７】
【実施例】本発明の薄膜トランジスタアレイの一実施例を図１を参照して説明する。図１に示す本実施例の薄膜トランジスタアレイ３８は、基板１２上に、液晶表示素子用のトランジスタとして必要な各層が積層されて構成されているもので、まず、ゲート電極１４と、そのゲート電極１４を覆うようにしてゲート絶縁膜１８が形成されている。ゲート電極１４には、導電性の金属材料が用いられ、ＣｒやＡｌが好適である。ゲート絶縁膜１８には、ＳｉＮxなどが用いられる。ゲート絶縁膜１８上であって、ゲート電極１４の上方には、ａ−Ｓｉ（ｉ）からなる半導体膜２０が形成され、その半導体膜２０の中央部を除く上部にはａ−Ｓｉ（ｎ+）からなるオーミックコンタクト膜２２が形成されている。
【００２８】さらに、そのオーミックコンタクト膜２２上と、半導体膜２０の周部であってゲート絶縁膜１８上には、ソース電極４４及びドレイン電極４５が積層されている。このソース電極４４及びドレイン電極４５は、それぞれ下部層４０とその上に積層された上部層４２とから構成されている。下部層４０は、シリサイドを形成する金属からなるもので、Ｃｒ、Ｔｉなどが適用できるが、中でもＣｒが好適である。上部層４２にはＣｕが用いられる。さらに、これら各層の上部には、ＳｉＮxからなるパッシベーション保護膜３４が積層されている。パッシベーション保護膜３４には、ドレイン電極４５の端部にあたる位置にコンタクトホール４６が形成されている。さらに、本実施例の薄膜トランジスタアレイ３８においては、パッシベーション保護膜３４上にＩＴＯ画素電極１６が積層されており、このＩＴＯ画素電極１６はコンタクトホール４６を通じてドレイン電極４５の上部層４２に接続されている。」　  
　  
（エ）「【００３０】この薄膜トランジスタアレイ３８は、以下のようにして製造することができる。まず、工程1において図２に示すガラスなどの透明の基板１２上にＣｒ、Ｔａ、Ｍｏ、Ａｌなどの導電材料からなる導電性金属薄膜から形成された第一の金属膜１４’を成膜する。ここで形成する第一の金属膜１４’の厚さは例えば１０００オングストローム程度とすることができる。次に、第一のフォトリソ工程2において第一の金属膜１４’付きの基板１２を以下のように加工する。まず、基板１２を洗浄し、第一の金属膜１４’上にレジストを塗布してからフォトマスクを介して上面全部に露光処理と現像処理を行い、フォトマスクのパターンをフォトレジストに書き移す。次に、第一の金属膜１４’がＣｒからなる膜である場合、例えば、（ＮＨ4）2［Ｃｅ（ＮＯ3）6］＋ＨＮＯ3＋Ｈ2Ｏなる配合組成のエッチング液を用いてウエットエッチング処理し、続いてレジストを剥離して基板１２上に図３に示すゲート電極１４とゲート配線１９を形成する。なお、図面ではゲート電極とゲート配線の一部のみを示しているが、実際には基板１２上に多数のゲート電極１４とゲート配線１９を形成するものとする。
【００３１】ゲート電極１４とゲート配線１９を形成したならば、工程3においてこれらを形成した基板１２を洗浄し、その表面に図４に示すように、ＳｉＮxからなる第一の絶縁膜１８と、ａ-Ｓｉ（ｉ）からなる半導体膜２０と、ａ-Ｓｉ（ｎ+）からなるオーミックコンタクト膜２２を積層する。ここで形成する第一の絶縁膜１８は例えば３０００オングストローム程度、半導体膜２０は１０００オングストローム程度、オーミックコンタクト膜２２は２００オングストローム程度の厚さにそれぞれ形成することができる。次に、第二のフォトリソ工程4において第一フォトリソ工程2と同じようにレジスト塗布、露光、現像、エッチングおよびレジスト剥離といった処理を施して半導体膜２０とオーミックコンタクト膜２２をパターニングしてゲート電極１４の上方に図５に示すように半導体部２１を形成する。この工程で用いるエッチング液は、例えば、ＨＦ＋ＨＮＯ3なる配合組成のものを用いることができる。
【００３２】第二フォトリソ工程4を施したならば工程5において基板１２を洗浄し、その上面に、Ｃｒなどからなる導電材料からなる金属膜４０’と、Ｃｕの膜４２’を順に図６に示すように形成する。
【００３３】Ｃｕの膜４２’を形成したならば、第三のフォトリソ工程6において金属膜４０’、Ｃｕの膜４２’とオーミックコンタクト膜２２をウエットエッチングなどの方法によりパターニングして、図７に示すようにソース電極４４とソース配線４７とドレイン電極４５とチャネル部４９を形成する。なお、前記ウエットエッチングを行う場合に用いるエッチング液として、ＨＦ＋ＨＮＯ3なる配合組成のものを用いることができる。
【００３４】続いて工程7において前記処理済みの基板１２を洗浄し、その表面にプラズマＣＶＤなどの方法で図８に示すようにパッシベーション膜３４を成膜する。ここで形成するパッシベーション膜３４は例えば厚さ４０００オングストローム程度に形成することができる。パッシベーション膜３４を形成したならば、処理済みの基板１２に対し、第四フォトリソ工程8においてＳＦ6＋Ｏ2ガスなどを用いたドライエッチングなどの方法により、パッシベーション膜３４をパターニングして図９に示すように、ドレイン電極４５に通じるコンタクトホール４６と、ゲート配線１９に通じるコンタクトホール５４と、ソース配線４７に通じるコンタクトホール５６を形成する。
【００３５】前記各コンタクトホールを形成した基板１２の表面に工程9においてＩＴＯからなる透明導電膜１６’を成膜する。この透明導電膜１６’の厚さは１５００オングストローム程度とすることができる。最後に、第五フォトリソ工程においてウエットエッチングにより透明導電膜１６’の一部を除去して図１に示すように透明画素電極１６と、ソース配線接続用の端子部２１を形成する。この際に用いるエッチング液は、例えばＨＣｌ＋ＨＮＯ3＋Ｈ2Ｏの配合組成のものを用いることができる。
【００３６】以上の工程を経ることにより図１に示す構造の薄膜トランジスタアレイ３８を得ることができる。この例の製造方法によれば、フォトリソ工程が全工程の中で５工程で良く、工程数が少なく、その分、製造工程の簡略化を図ることができ、歩留まりを向上させることができ、製造コストを削減できる。」　  
　  
　図１、８、９から、それぞれ以下の事項が見て取れる。　 
（オ）図８より、パッシベーション膜３４が基板１２全面に形成されていること。　 
（カ）図８、９より、コンタクトホール４６、５６においてパッシベーション膜３４が、コンタクトホール５４において、パッシベーション膜３４及び絶縁膜１８が除去されていること。
（キ）図１、９より、画素電極１６が、ドレイン電極４５とコンタクトホール４６を通じて接続されていること、及びソース配線接続用の端子部２１が、ソース配線４７とコンタクトホール５６を通じて接続されていること。
　　 
　これらの記載並びに図面に示された内容を総合すると、引用刊行物には、次の発明（以下、「引用発明」という。）が記載されていると認められる。
　 
「ゲート電極・配線形成工程と、半導体部形成工程と、ソース・ドレイン電極形成工程と、パッシベーション膜除去工程と、画素電極形成工程とを有する薄膜トランジスタアレイ基板の製造方法であって、薄膜トランジスタアレイ基板は、ガラスなどの透明基板上に、マトリクス状に配置された薄膜トランジスタと、前記薄膜トランジスタのゲート電極及びソース電極に接続されるゲート配線及びソース配線と、前記薄膜トランジスタにより駆動される画素電極とを少なくとも含むものであり、前記薄膜トランジスタは、透明基板上にゲート電極、絶縁膜、半導体部、ソース・ドレイン電極を順に積層して形成するものであり、ゲート電極・配線形成工程は、透明基板上にゲート電極と該ゲート電極に接続するゲート配線を形成する処理であり、半導体部形成工程は、絶縁膜と半導体膜を形成した後、薄膜トランジスタとして動作する部分に半導体部を形成する処理であり、ソース・ドレイン電極形成工程は前記絶縁膜及び半導体部上に薄膜トランジスタのソース電極・ドレイン電極を形成し、かつ該ソース電極に接続されるソース配線を形成する処理であり、パッシベーション膜除去工程は、基板全面にパッシベーション膜を形成した後、少なくとも、ゲート配線上の絶縁膜及びパッシベーション膜、ソース配線上のパッシベーション膜、薄膜トランジスタと画素電極を接続するためのコンタクトホール部のパッシベーション膜を除去する処理であり、当該処理はＳＦ6を含むガスを用い、ドライエッチングにより行うものであり、画素電極形成工程は、透明導電膜で画素電極を形成する処理である薄膜トランジスタアレイ基板の製造方法。」　 
　　 
４．対比　 
　本願発明と引用発明を対比する。　  
　  
（ａ）引用発明の「ゲート電極・配線形成工程」、「半導体部形成工程」、「ソース・ドレイン電極形成工程」、「パッシベーション膜除去工程」、「画素電極形成工程」が、それぞれ本願発明の「ゲート・バス形成工程」、「動作半導体形成工程」、「機能素子・バス形成工程」、「保護膜除去工程」、「画素電極形成工程」に相当する。　  
　  
（ｂ）引用発明の「透明基板」、「ゲート配線」、「パッシベーション膜」、「絶縁膜」、「半導体膜」、「透明導電膜」が、それぞれ本願発明の「透明絶縁性基板」、「ゲートバスライン」、「保護膜」、「ゲート絶縁膜」、「動作半導体膜」、「透明電極」に相当することは明らかである。　
　
（ｃ）摘記（エ）の「【００３３】　・・・　図７に示すようにソース電極４４とソース配線４７とドレイン電極４５とチャネル部４９を形成する。　・・・　【００３４】　・・・　ドレイン電極４５に通じるコンタクトホール４６と、ゲート配線１９に通じるコンタクトホール５４と、ソース配線４７に通じるコンタクトホール５６を形成する。【００３５】　・・・　最後に、第五フォトリソ工程においてウエットエッチングにより透明導電膜１６’の一部を除去して図１に示すように透明画素電極１６と、ソース配線接続用の端子部２１を形成する。・・・」、及び摘記（キ）の「画素電極１６が、ドレイン電極４５とコンタクトホール４６を通じて接続されている　・・・　ソース配線接続用の端子部２１が、ソース配線４７とコンタクトホール５６を通じて接続されている　・・・」の記載からみて、引用発明は、ソース電極、及びソース配線を有するとともに、ソース配線接続用の端子部２１が形成され、一方、ドレイン電極は画素電極と接続されていることがわかる。このような引用発明におけるソース電極、ドレイン電極の機能からみて、引用発明の「ソース電極」、「ソース配線」、「ドレイン電極」は、それぞれ本願発明の「ドレイン電極」、「ドレインバスライン」、「ソース電極」に相当すると理解できる。　
　
（ｄ）引用発明はＳＦ6を含むガスを用いてドライエッチングを行っているため、本願発明の「ＳＦ6、ＣＦ4、ＣＨＦ3の少なくとも１つを含むガスを用い」との技術的事項を有することは明らかである。
　
　したがって、両者は、　  
「ゲート・バス形成工程と、動作半導体形成工程と、機能素子・バス形成工程と、保護膜除去工程と、画素電極形成工程とを有する薄膜トランジスタアレイ基板の製造方法であって、薄膜トランジスタアレイ基板は、透明絶縁性基板上に、マトリクス状に配置された薄膜トランジスタと、前記薄膜トランジスタのゲート電極及びドレイン電極に接続されるゲートバスライン及びドレインバスラインと、前記薄膜トランジスタにより駆動される画素電極とを少なくとも含むものであり、前記薄膜トランジスタは、透明絶縁性基板上にゲート電極、ゲート絶縁膜、動作半導体膜、ソース・ドレイン電極を順に積層して形成するものであり、ゲート・バス形成工程は、透明絶縁性基板上にゲート電極と該ゲート電極に接続するゲートバスラインを形成する処理であり、動作半導体形成工程は、ゲート絶縁膜と動作半導体膜を形成した後、薄膜トランジスタとして動作する部分に動作半導体を形成する処理であり、機能素子・バス形成工程は前記ゲート絶縁膜及び動作半導体上に薄膜トランジスタのソース電極・ドレイン電極を形成し、かつ該ドレイン電極に接続されるドレインバスラインを形成する処理であり、保護膜除去工程は、基板全面に保護膜を形成した後、少なくとも、ゲートバスライン端子部上のゲート絶縁膜及び保護膜、ドレインバスライン端子部上の保護膜、薄膜トランジスタと画素電極を接続するためのコンタクトホール部の保護膜を除去する処理であり、当該処理はＳＦ6、ＣＦ4、ＣＨＦ3の少なくとも１つを含むガスを用い、ドライエッチングにより行うものであり、画素電極形成工程は、透明電極で画素電極を形成する処理である薄膜トランジスタアレイ基板の製造方法。」　  
である点で一致し、次の点で相違する。　  
　  
相違点１：　  
　本願発明が、「多層構造のゲート絶縁膜」を用いるのに対し、引用発明は単層のゲート絶縁膜を用いる点。  
　
相違点２：　
　本願発明が、「２０Ｐａ以上４０Ｐａ以下の圧力下でのドライエッチング」を行うのに対し、引用発明は圧力を規定していない点。  
　  
５．判断　　 
　上記相違点１につき検討すると、ゲート絶縁膜として、多層構造のものを用いることは周知であり（例えば、特開昭６３−１３３４７号公報、特開平１−１３３３７０号公報参照）、引用発明において当該周知事項を適用できない格別の阻害要因はないので、ゲート絶縁膜を多層構造とすることは、当業者が適宜なし得る程度のことに過ぎない。　
  　
　上記相違点２につき検討すると、薄膜トランジスタアレイ基板のゲート絶縁膜や保護膜を除去する際に２０Ｐａ〜４０Ｐａ程度の圧力でドライエッチングすることは周知であり（例えば、特開昭６３−１３３４７号公報、特開平１−１３３３７０号公報、特開平４−２４３２３２号公報（【００２８】〜【００３４】）、特開平６−１８９３０号公報（【００２５】、【００２６】）参照）、上記周知事項を、引用刊行物に記載されたものに適用し、ドライエッチングの際の圧力を２０Ｐａ〜４０Ｐａ程度にすることは、当業者が適宜なし得る程度のことに過ぎない。　
　
　また、本願発明によってもたらされる効果は、引用発明に上記周知技術を適用したものが当然に奏するものであり、格別のものとはいえない。　  
　なお、本願明細書の【００５９】において、本願発明の効果として「図２２から明らかなように、１〜１５Ｐａ程度の低圧力のドライエッチング条件では、上層金属表面に２００〜４００Å程度の変質層ができるのに対し、２０〜４０Ｐａ程度の高圧力のドライエッチング条件では変質量が抑制されていることがわかる。」と記載されているが、図２２を参酌しても、圧力の差異による効果の程度や内容が理解できない。　
  　
６．むすび 　  
　以上のとおり、本願発明は、引用刊行物記載の発明、及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。  
　  
　よって、結論のとおり審決する。