【事件の表示】
平成　９年特許願第２１５０４６号「論理回路用テストパターン作成方法及び装置、並びに、論理回路用試験方法及び装置」拒絶査定不服審判事件〔平成１１年　２月２６日出願公開、特開平１１−　５２０３０〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成９年８月８日を出願日とする出願であって、平成１７年３月２２日付（発送日：平成１７年３月２９日）で拒絶査定がされ、これに対し平成１７年４月２８日に拒絶査定不服審判の請求がされるとともに平成１７年５月２３日付で手続補正がなされたものである。
　
２．平成１７年５月２３日付の手続補正についての補正却下の決定
［補正却下の決定の結論］
　平成１７年５月２３日付の手続補正を却下する。
　
［理由］
２−１．本件補正の内容
　本件補正は、以下の（１）に示される本件補正前の特許請求の範囲の請求項１〜１６を、以下の（２）に示される本件補正後の特許請求の範囲の請求項１〜４に補正することを含むものである。
　
（１）「【請求項１】 論理回路の出力パターンに応じて該論理回路の故障を検出するために試験時に該論理回路に供給する試験用テストパターンを作成する論理回路用テストパターン作成方法において、ダイナミックコンパクションによりテストパターンを生成しつつ、圧縮を行う第１の過程と、前記第１の過程で生成された前記テストパターンに対してスタティックコンパクションにより前記テストパターンを並べ替えるとともに、不要なテストパターンを削除することにより、前記試験用テストパターンを抽出する第２の過程とを有することを特徴とする論理回路用テストパターン作成方法。
【請求項２】前記第２の過程は、前記論理回路のレイアウト上、故障を抽出すべき所定の配線が他の配線と交差する回数に応じて前記故障検出確率を推定し、前記試験用テストパターンを抽出することを特徴とする請求項１記載の論理回路用テストパターン作成方法。
【請求項３】前記第２の過程は、前記論理回路のレイアウト上、故障を抽出すべき所定の配線の実配線長に応じて前記故障検出確率を推定し、前記試験用テストパターンを抽出することを特徴とする請求項１又は２記載の論理回路用テストパターン作成方法。
【請求項４】前記第２の過程は、前記論理回路のレイアウト上、故障を抽出すべき所定の配線が配線途中で配線層を替える回数に応じて前記故障検出確率を推定し、前記試験用テストパターンを抽出することを特徴とする請求項１乃至３のいずれか一項記載の論理回路用テストパターン作成方法。
【請求項５】前記第２の過程は、前記論理回路のレイアウト上、故障を抽出すべき所定の配線の周囲の配線密度に応じて前記故障検出確率を推定し、前記試験用テストパターンを抽出することを特徴とする請求項１乃至４のいずれか一項記載の論理回路用テストパターン作成方法。
【請求項６】前記第２の過程は、前記スタティックコンパクションにより抽出された全テストパターンから上位のテストパターンで検出された故障が含まれる下位テストパターンを削除することを特徴とする請求項１乃至５のいずれか一項記載の論理回路用テストパターン作成方法。
【請求項７】 前記第２の過程は、前記故障検出確率に基づいて故障検出確率の高い順に順次故障が重複するパターンを圧縮しつつテストパターンを作成することを特徴とする請求項１記載の論理回路用テストパターン作成方法。
【請求項８】論理回路の出力パターンに応じて該論理回路の故障を検出するために試験時に該論理回路に供給する試験用テストパターンを作成する論理回路用テストパターン作成装置において、前記論理回路のレイアウト情報を記憶するレイアウト情報記憶手段と、ダイナミックコンパクションにより、前記レイアウト情報記憶手段に記憶された前記レイアウト情報に基づいてテストパターンを生成しつつ、圧縮を行い、該ダイナミックコンパクションにより生成された前記テストパターンに対してスタティックコンパクションによりテストパターンを並べ替えるとともに、不要なテストパターンを削除することにより、前記試験用テストパターンを抽出するテストパターン作成手段とを有することを特徴とする論理回路用テストパターン作成装置。
【請求項９】前記テストパターン作成手段は、前記論理回路のレイアウト上、故障を抽出すべき所定の配線が他の配線と交差する回数に応じて故障検出確率を推定し、前記試験用テストパターンを抽出することを特徴とする請求項８記載の論理回路用テストパターン作成装置。
【請求項１０】前記テストパターン作成手段は、前記論理回路のレイアウト上、故障を抽出すべき所定の配線の実配線長に応じて故障検出確率を推定し、前記試験用テストパターンを抽出することを特徴とする請求項８又は９記載の論理回路用テストパターン作成装置。
【請求項１１】前記テストパターン作成手段は、前記論理回路のレイアウト上、故障を抽出すべき所定の配線が配線途中で配線層を替える回数に応じて前記故障検出確率を推定し、前記試験用テストパターンを抽出することを特徴とする請求項９乃至１０のいずれか一項記載の論理回路用テストパターン作成装置。
【請求項１２】前記テストパターン作成手段は、前記論理回路のレイアウト上、故障を抽出すべき所定の配線の周囲の配線密度に応じて前記故障検出確率を推定し、前記試験用テストパターンを抽出することを特徴とする請求項９乃至１１のいずれか一項記載の論理回路用テストパターン作成装置。
【請求項１３】 前記テストパターン作成手段は、前記故障検出確率に基づいて全てのテストパターンを作成し、作成されたテストパターンのうち、上位のテストパターンに検出可能な故障がすべて含まれる下位のテストパターンを削除することにより圧縮を行うことを特徴とする請求項９乃至１１のいずれか一項記載の論理回路用テストパターン作成装置。
【請求項１４】 前記テストパターン作成手段は、前記故障検出確率に基づいて故障検出確率の高い順に順次故障が重複するパターンを圧縮しつつテストパターンを作成することを特徴とする請求項９乃至１１のいずれか一項記載の論理回路用テストパターン作成装置。
【請求項１５】 試験時に試験用テストパターンを供給し、該試験用テストパターンに応じて得られる出力パターンより該論理回路の故障を検出する論理回路用試験方法において、ダイナミックコンパクションにより、テストパターンを生成しつつ、圧縮を行い、該ダイナミックコンパクションにより生成された前記テストパターンに対してスタティックコンパクションによりテストパターンを並べ替えるとともに、不要なテストパターンを削除することにより抽出された前記試験用テストパターンを上位の試験用テストパターンから順に順次、前記論理回路に供給し、前記試験用テストパターンに対する前記論理回路の出力パターンを検出し、前記論理回路の出力パターンに応じて故障を判定し、前記論理回路から故障を検出したときに、前記テストパターンの供給を停止し、前記論理回路の試験を中止することを特徴とする論理回路用試験方法。
【請求項１６】 論理回路に試験用テストパターンを供給し、該試験用テストパターンに応じて得られる出力パターンより該論理回路の故障を検出する論理回路用試験装置において、ダイナミックコンパクションにより、テストパターンを生成しつつ、圧縮を行い、該ダイナミックコンパクションにより生成された前記テストパターンに対してスタティックコンパクションによりテストパターンを並べ替えるとともに、不要なテストパターンを削除することにより抽出された前記試験用テストパターンが記憶されたテストパターン記憶手段と、前記論理回路の出力パターンを検出する出力パターン検出手段と、前記テストパターン記憶手段に記憶された前記試験用テストパターンを順次前記論理回路に供給し、前記出力パターン検出手段で検出される出力パターンに応じて故障を判定し、前記論理回路から故障を検出したときに、前記試験用テストパターンの供給を停止し、前記論理回路の試験を中止する試験制御手段とを有することを特徴とする論理回路用試験装置。」
　
（２）「【請求項１】　論理回路の出力パターンに応じて該論理回路の故障を検出するための試験用テストパターンを作成する論理回路用テストパターン作成方法において、前記論理回路のレイアウト情報を読み出し、各信号線の故障発生度を検出しようとする故障毎に推定し、該各信号線に推定された故障発生度を割り付ける過程と、ダイナミックコンパクションにより、推定された故障発生度の大きい順にマージ可能なように各信号線の論理を割り付けテストパターンを生成する工程と、生成されたテストパターンに対してスタティックコンパクションにより不要なテストパターンを削除することにより、前記試験用テストパターンを抽出する過程とを有することを特徴とする論理回路用テストパターン作成方法。
【請求項２】　論理回路の出力パターンに応じて該論理回路の故障を検出するために試験時に該論理回路に供給する試験用テストパターンを作成する論理回路用テストパターン作成装置において、前記論理回路のレイアウト情報を記憶するレイアウト情報記憶手段と、前記レイアウト情報記憶手段に記憶された前記レイアウト情報に基づいて各信号線の故障発生度を検出しようとする故障毎に推定し、該各信号線に推定された故障発生度を割り付け、ダイナミックコンパクションにより、推定された故障発生度の大きい順にマージ可能なように各信号線の論理を割り付けテストパターンを生成し、生成されたテストパターンに対してスタティックコンパクションにより不要なテストパターンを削除することにより、前記試験用テストパターンを抽出するテストパターン作成手段とを有することを特徴とする論理回路用テストパターン作成装置。
【請求項３】　試験時に試験用テストパターンを供給し、該試験用テストパターンに応じて得られる出力パターンより該論理回路の故障を検出する論理回路用試験方法において、前記論理回路のレイアウト情報を読み出し、各信号線の故障発生度を検出しようとする故障毎に推定し、該各信号線に推定された故障発生度を割り付け、ダイナミックコンパクションにより、推定された故障発生度の大きい順にマージ可能なように各信号線の論理を割り付けテストパターンを生成し、生成されたテストパターンに対してスタティックコンパクションにより不要なテストパターンを削除することにより、前記試験用テストパターンを抽出し、抽出された試験用テストパターンを、上位の試験用テストパターンから順に順次、前記論理回路に供給し、前記試験用テストパターンに対する前記論理回路の出力パターンを検出し、前記論理回路の出力パターンに応じて故障を判定し、前記論理回路から故障を検出したときに、前記テストパターンの供給を停止し、前記論理回路の試験を中止することを特徴とする論理回路用試験方法。
【請求項４】　論理回路に試験用テストパターンを供給し、該試験用テストパターンに応じて得られる出力パターンより該論理回路の故障を検出する論理回路用試験装置において、前記論理回路のレイアウト情報を読み出し、各信号線の故障発生度を検出しようとする故障毎に推定し、該各信号線に推定された故障発生度を割り付け、ダイナミックコンパクションにより、推定された故障発生度の大きい順にマージ可能なように各信号線の論理を割り付けテストパターンを生成し、生成されたテストパターンに対してスタティックコンパクションにより不要なテストパターンを削除することにより、前記試験用テストパターンを抽出し、抽出された試験用テストパターンが記憶されたテストパターン記憶手段と、前記論理回路の出力パターンを検出する出力パターン検出手段と、前記テストパターン記憶手段に記憶された前記試験用テストパターンを順次前記論理回路に供給し、前記出力パターン検出手段で検出される出力パターンに応じて故障を判定し、前記論理回路から故障を検出したときに、前記試験用テストパターンの供給を停止し、前記論理回路の試験を中止する試験制御手段とを有することを特徴とする論理回路用試験装置。」
　
２−２．本件補正の適否について
 本件補正後の請求項１〜４は、本件補正前の請求項１〜１６を以下の〈１〉〜〈４〉の補正事項により補正したものである。
　
〈１〉　本件補正前の請求項２〜７、９〜１４は削除された。
〈２〉　本件補正後の請求項１〜４においては、それぞれ本件補正前の請求項１、８、１５および１６における「ダイナミックコンパクション」を行う過程の前に、「論理回路のレイアウト情報」から「各信号線の故障発生度を検出しようとする故障毎に推定し、該各信号線に推定された故障発生度を割り付ける」過程を付加するものとなっている。
〈３〉　本件補正後の請求項１〜４においては、それぞれの発明を特定するために必要な事項である「ダイナミックコンパクション」について、それぞれ本件補正前の請求項１、８、１５および１６において「テストパターンを生成しつつ、圧縮を行」うと記載されていたものを「推定された故障発生度の大きい順にマージ可能なように各信号線の論理を割り付けテストパターンを生成」するものに変更したものとなっている。
〈４〉　本件補正後の請求項１〜４においては、それぞれの発明を特定するために必要な事項である「スタティックコンパクション」について、それぞれ本件補正前の請求項１、８、１５および１６において「テストパターンを並べ替えるとともに、不要なテストパターンを削除する」とされていたものを、「不要なテストパターンを削除する」ものに変更したものとなっている。
　
　ここで、上記補正事項〈２〉〜〈４〉のそれぞれについて以下に検討する。
補正事項〈２〉について
　本件補正後の請求項１〜４における上記補正事項〈２〉は、本件補正前の請求項１、８、１５および１６に記載された発明を特定するために必要ないずれの事項をも限定したものではなく、新たな要素を付加するものであり、特許請求の範囲を減縮するものに当たらない。
　さらに、上記補正事項〈２〉は平成１８年改正前特許法第１７条の２第４項第１号、第３号、第４号に掲げる事項を目的とするものでもない。
　
補正事項〈３〉について
　上記補正事項〈２〉についての検討からみて、「ダイナミックコンパクション」における「テストパターンの生成」について、「推定された故障発生度の大きい順にマージ可能なように各信号線の論理を割り付け」るとすることは、本件補正後の請求項１〜４においては新たな要素の付加であって特許請求の範囲を減縮するものに当たらない。
　また、上記補正事項〈３〉は平成１８年改正前特許法第１７条の２第４項第１号、第３号、第４号に掲げる事項を目的とするものでもない。
　
補正事項〈４〉について
　上記補正事項〈４〉は、それぞれ本件補正前の請求項１、８〜１２、１５および１６において、「テストパターンを並べ替える」という事項を削除してテストパターンの削除に関する技術的事項のみにすることとなり、「スタティックコンパクション」に関する技術的範囲を実質的に拡張するものである。
　また、上記補正事項〈４〉は平成１８年改正前許法第１７条の２第４項第１号、第３号、第４号に掲げる事項を目的とするものでもない。
　
２−３．むすび
　以上のとおり、上記補正事項〈２〉〜〈４〉は、平成１８年改正前特許法１７条の２第４項各号のいずれを目的とするものでもないから、特許法１５９条第１項の規定において読み替えて準用する同法５３条第１項の規定により却下されるべきものである。
　
３．本願発明
３−１．本願発明
　平成１７年５月２３日付の手続補正は上記のとおり却下されたので、本願の請求項１〜４に係る発明は、平成１６年１２月２７日付の手続補正書により補正された明細書および図面の記載からみて、その特許請求の範囲の請求項１〜１６に記載された事項により特定されるとおりのものと認められるところ、その請求項１に係る発明（以下、「本願発明」という。）は、次のとおりのものである。
　
「　論理回路の出力パターンに応じて該論理回路の故障を検出するために試験時に該論理回路に供給する試験用テストパターンを作成する論理回路用テストパターン作成方法において、ダイナミックコンパクションによりテストパターンを生成しつつ、圧縮を行う第１の過程と、前記第１の過程で生成された前記テストパターンに対してスタティックコンパクションにより前記テストパターンを並べ替えるとともに、不要なテストパターンを削除することにより、前記試験用テストパターンを抽出する第２の過程とを有することを特徴とする論理回路用テストパターン作成方法。」
　
３−２−１．引用例１
　原査定の拒絶の理由に引用された本願の出願前に頒布された刊行物である特開平８−１１４６５６号公報（以下、「引用例１」という。）には、図面と共に以下の事項が記載されている。
　
「【００１１】
【実施例】以下、図面に基づいて本発明の実施例を説明する。
［第１実施例］図１において、量産される論理集積回路１１、１２、１３、・・・、１ｎに対し試験装置２０で機能試験を行う。すなわち、試験装置２０は、論理集積回路１１に対し入力パターンを供給し、このとき得られた出力パターンを期待値パターンと比較し、両者が一致すれば同様の処理を繰り返し、不一致が検出されると論理集積回路１１が不良であるとして試験を打切り、次の論理集積回路１２に対し同様の試験を行う。
【００１２】効率良く試験を行うために、すなわち、全試験所要時間を短縮するために、論理集積回路が出来上がる前に設計データを用いて、配線条件による信号線の断線又は短絡の故障発生度を推定し、推定故障発生度の順に、入力パターンと期待値パターンの組であるテストパターンを作成する。次に、推定故障発生度の算出方法を説明する。
【００１３】図２（Ａ）において、アンドゲート３０及びオアゲート３１の出力端とノアゲート３２の入力端との間の信号線Ａ１及びＢ１、並びに、オアゲート３１の出力端と非反転ゲート３３の入力端との間の信号線Ｃ１は、これらと異なる配線層の電源供給線ＶＣＣ及びＧＮＤ（グランド線）との交差回数が多いほど、電源供給線ＶＣＣ又はＧＮＤとの短絡による縮退故障が発生し易いと考えられる。縮退故障の主な原因は、信号線の電源供給線ＶＣＣ又はＧＮＤとの短絡である。
【００１４】図２（Ｂ）において、アンドゲート３４、インバータ３５、アンドゲート３６、インバータ３７、回路ブロック３８及び３９が配置され、アンドゲート３４の出力端とインバータ３５の入力端との間がストレートな信号線Ａ２で接続され、アンドゲート３６の出力端とインバータ３７の入力端との間が、回路ブロック３８及び３９を迂回した信号線Ｂ２で接続されている。信号線Ａ２より信号線Ｂ２の方が、信号線が長い。信号線が長い程、断線や他の配線との短絡が生じやすいと考えられる。
【００１５】図３（Ａ）において、オアゲート４０の出力端とアンドゲート４２の入力端及びオアゲート４１の出力端とアンドゲート４２の入力端との間がそれぞれ信号線Ａ３及びＢ３で接続され、信号線Ｂ３は、信号線Ｂ３１の一端がコンタクトホールを通って他の配線層の信号線Ｂ３２の一端に接続され、信号線Ｂ３２の他端がコンタクトホールを通って元の配線層の信号線Ｂ３３の一端に接続されている。配線に沿って見たときの配線層交替数は、信号線Ａ３が０で信号線Ｂ３が２である。配線層交替数が多いほど、主に断線が生じやすいと考えられる。
【００１６】図３（Ｂ）において、オアゲート４３〜４６の出力端がそれぞれ信号線Ａ４〜Ｄ４を介しインバータ４７〜５０の入力端に接続され、信号線Ａ４〜Ｃ４は回路ブロック５１を迂回することにより、ストレートな信号線Ｄ４よりも配線密度が高くなっている。配線密度が高いほど、主に短絡が生じやすいと考えられる。以上のことから、推定故障発生度Ｐを、例えば次の点数Ｐ１〜Ｐ４の合計値と定義する。
【００１７】（１）信号線の電源配線との交差回数を点数Ｐ１とする。但し、交差回数が１０回以上の場合は、大きくなり過ぎないように、点数Ｐ１を１０とする。
（２）｛（配線長）／（平均配線長）｝×５の小数を四捨五入して整数化したものを点数Ｐ２とする。
（３）配線層交替回数を点数Ｐ３とする。但し、配線層交替回数が１０回以上の場合は、大きくなり過ぎないように、点数を１０とする。
【００１８】（４）｛（配線密度）／（平均配線密度）｝×５の小数を四捨五入して整数化したものを点数Ｐ４とする。配線密度は、例えば単位面積当たりの配線面積、又は、信号線に直角な方向の単位長さ当たりの信号線通過本数とする。図４（Ａ）の配線信号線Ａ〜Ｅについて推定故障発生度Ｐを算出した例を、図４（Ｂ）の表に示す。図４（Ａ）では、推定故障発生度Ｐを求めるための他の配線を図示省略している。上記のように推定故障発生度Ｐを算出した後、推定故障発生度Ｐの値の順位を求める。
【００１９】次に、図１に基づいて論理集積回路の試験方法を説明する。
（６０）上記のようにして、設計データに基づき各信号線の推定故障発生度Ｐを求める。
（６１）各信号線について故障を仮定し、その仮定故障情報に推定仮定故障発生度Ｐを属性情報として付加する。この仮定故障情報は、信号線識別情報と故障種類とからなる。例えば、次のような場合を考える。
【００２０】
仮定故障情報　　推定仮定故障発生度
Ｆ１　　　　　　　１
Ｆ２　　　　　　　５
Ｆ３　　　　　　　９
Ｆ４　　　　　　　２
Ｆ５　　　　　　　４
Ｆ６　　　　　　　７
Ｆ７　　　　　　　６
Ｆ８　　　　　　　３
Ｆ９　　　　　　　８
（６２）推定故障発生度の降順に上記データを並び替える。上記例の場合には次のようになる。
【００２１】
仮定故障情報　　推定仮定故障発生度
Ｆ３　　　　　　　９
Ｆ９　　　　　　　８
Ｆ６　　　　　　　７
Ｆ７　　　　　　　６
Ｆ２　　　　　　　５
Ｆ５　　　　　　　４
Ｆ８　　　　　　　３
Ｆ４　　　　　　　２
Ｆ１　　　　　　　１
（６３）この順番に、その信号線の断線又は短絡の故障を検出するための入力パターンと、正常な場合の出力パターンである期待値パターンとを組にしたテストパターン作成し、仮定故障情報と対応させる。
【００２２】上記例の場合、まず故障Ｆ３を検出可能な入力パターンを決定する。入力パターンの数を低減して試験時間を短縮するために、この入力パターンで検出可能な他の仮定故障を求める。この故障を、例えばＦ７、Ｆ８及びＦ１とする。このような処理を推定仮定故障発生度の順に行う。但し、既に前記他の仮定故障として求められたものについては入力パターンを求める必要がないのでスキップする。このようにして、例えば、次のようなリストが得られる。
【００２３】
  入力パターン　　仮定故障情報　　　　　最大推定仮定故障発生度
    ０１０１　　　Ｆ３，Ｆ７，Ｆ８，Ｆ１　　　　　９
    １０００　　　Ｆ９　　　　　　　　　　　　　　８
    １１１０　　　Ｆ６，Ｆ４　　　　　　　　　　　７
    ００００　　　Ｆ２，Ｆ５　　　　　　　　　　　５
この最大推定仮定故障発生度の情報は、試験後の実際の故障検出率と比較して見るのに用いられる。次に、入力パターンに対する期待値パターンを求める。
【００２４】以上の処理は、論理集積回路の製造前に、計算機で自動的に行われる。このテストパターンを試験装置２０に与えて、製造された論理集積回路１１〜１ｎに対し順に機能試験を行う。すなわち、推定故障発生度Ｐの降順に、入力パターンを論理集積回路に供給し、このときの出力パターンと期待パターンとを比較する。出力パターンと期待パターンとの不一致が判定された時点で、その論理集積回路に対する試験を打切り、次の論理集積回路に対し同様の試験を行う。
【００２５】本第１実施例では、論理集積回路の製造前に、推定故障発生度Ｐの降順に並んだテストパターンを作成しておき、これを用い、量産されている、初期のものを含む全ての論理集積回路に対し試験を行うので、上述の従来法よりも効率良く試験を行うことが可能となる。」
　
　引用例１の上記記載から、以下の［１−１］および［１−２］の事項が読み取れる。
　
［１−１］　上記段落【００１１】、【００２４】および【００２５】の記載からみて、引用例１に記載のテストパターンは、論理集積回路の出力パターンに応じて論理集積回路の故障を検出するために試験時に論理集積回路に供給されるものであること。
［１−２］　上記段落【００２１】の記載、および段落【００２２】における「入力パターンの数を低減して試験時間を短縮するために、この入力パターンで検出可能な他の仮定故障を求める。」との記載からみて、一の仮定故障を検出するために作成された入力パターンに対して、複数の仮定故障を単一の入力パターンで検出可能なように処理が施されていること。
　
　してみると、これらの記載から引用例１には、以下の発明（以下「引用発明１」という。）が記載されていると認めることができる。
「　論理集積回路の出力パターンに応じて該論理集積回路の故障を検出するために試験時に該論理集積回路に供給する試験用テストパターンを作成する論理集積回路用テストパターン作成方法において、テストパターンを生成しつつ、処理を行う過程を有することを特徴とする論理回路用テストパターン作成方法。」
　
３−２−２．引用例２
　原査定の拒絶の理由に引用された本願の出願前に頒布された刊行物である特開平７−１８１２２８号公報（以下、「引用例２」という。）には、図面と共に以下の（２−１）および（２−２）の事項が記載されている。
　
（２−１）「【０００４】
【発明が解決しようとする課題】半導体検査装置によって半導体装置の機能テストを行う場合、所定の故障を検出するためのテスト信号を時系列的に配置した信号群からなる各種のテストパターンの実行は、テストプログラムに記述された順序に従って行われる。このプログラムは、半導体装置内の多数箇所を検査して総合的な故障検出を行い、不良半導体装置をできるだけ発見することに重点が置かれる。このため、なるべく多くのテストパターンを実行するようしにている。
【０００５】しかしながら、検査ステップ数の増加は必然的に検査時間の増大をもたらし、単位時間に検査処理できる半導体装置数が減少して、検査効率が低下する。このため、量産工程における検査の如き、テスト対象の個数が多い場合には、機能検査装置を増設する必要や、より高性能の高価なコンピュータ装置が必要になる等の不具合が生じている。
【０００６】よって、本発明は、テスト時間を可及的に短縮して半導体装置の機能検査を行うことを可能とする検査方法及び検査装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため、本発明の半導体装置の検査方法は、被測定回路に複数のテストパターンを入力して得られる上記被測定回路の出力と、上記テストパターンに対応する正常出力パターンと、を比較して、上記被測定回路内の複数の検査対象の故障を検査する半導体装置の検査方法において、上記複数のテストパターンの中から単位時間当たりの検査数が最も大きいものを１つ選択する第１の過程と、選択したテストパターンに順番な実行順位をつける第２の過程と、上記選択したテストパターンによって検査される検査対象を、選択したテストパターン以外の残りのテストパターンによって検査される検査対象から取り除く第３の過程と、検査対象が全て取り除かれたテストパターンを、上記複数のテストパターンの中から削除する第４の過程と、を備え、上記残りのテストパターンについて、上記第１乃至第４の過程を繰り返して上記複数のテストパターンに実行順位を付け、この順位に従って上記被測定回路に上記テストパターンを入力するようにしたことを特徴とする。
【０００８】また、本発明の半導体検査装置は、被測定回路に複数のテストパターンを入力して得られる上記被測定回路の出力と、上記テストパターンに対応する正常出力パターンとを比較して、上記被測定回路内の複数の検査対象の故障を検査する半導体検査装置において、上記複数のテストパターンの中から単位時間当たりの検査数が最も大きいものを１つ選択する第１の手段と、選択したテストパターンに順番な実行順位をつける第２の手段と、上記複数のテストパターンの中から、選択したテストパターンによって検査される検査対象を、選択したテストパターン以外のテストパターンによって検査される検査対象から取り除く第３の手段と、検査対象が全て取り除かれたテストパターンを、上記複数のテストパターンの中から削除する第４の手段と、を備えて、上記複数のテストパターンに実行順位を付ける、ことを特徴とする。」
（２−２）「【００２６】半導体検査装置の動作について説明する。まず、各テストパターンの性能（特性）を調べるべく、全てのテストパターンについて故障シミュレーションを行う。図２のフローチャートに示すように、機能テストで実行すべき全てのテストパターンを用意する（ステップＳ１１）。コンピュータに形成した試験対象となる半導体装置のシミュレーション回路にテストパターンの入力信号群を時系列的に与えて、故障シミュレーションを行う（ステップＳ１２）。故障シミュレーションの結果を各パターンに対応して蓄積する（ステップＳ１３）。このシミュレーション結果には、検査対象、検査数等が時系列的に記録される。全てのテストパターンについて、故障シミュレーションを行って、実行の結果データを得る（ステップＳ１４）。
【００２７】次に、テストパターンの最適の実行順序を決定すべく、図３に示す順序決定アルゴリズムによる処理を行う。まず、各テストパターンの実行結果データについて、そのテストパターンを実行して検査される検査対象（検出される故障）が存在するかどうかを判定する（ステップＳ２１）。もし、検査対象が存在しない実行結果データであれば、このデータのテストパターンを実行パターンから除外する（ステップＳ２２）。
【００２８】実行結果データに検査対象が存在するテストパターンの各々について、図１３に示すように、各テストパターンにおける検査曲線の傾き、すなわち、単位時間当たりの検査数（検査効率）を求める。その値が最大であるテストパターンを１つ選択する（ステップＳ２３）。なお、後述するステップＳ３０を経てステップＳ２３に至った場合には、先行するテストパターンによって検出された検査対象を再度検査する必要はないので、重複する検査対象が除かれた実行結果データから、各テストパターンの検査曲線の傾きが求められる。もし、値が最大であるテストパターンが複数存在する場合、図１４に示すように、傾斜が最大であるそれ等のデータのうち、故障検査最終時刻が最小となるテストパターンを１つ選択する（ステップＳ２４）。もし、故障検査最終時刻が最小となるテストパターンも複数存在する場合は、図１５に示すように、検査曲線による積分値（検査曲線、時間軸、検査終了時刻によって囲まれる面積）が最大となるテストパターンを１つ選択する（ステップＳ２５）。もし、積分値が最大となるテストパターンも複数あるときは、図１６に示すように、選別の対象となるテストパターンの検査曲線の最初の交点ｐの時刻ｔp までの、検査曲線の積分値が最大となるテストパターンを１つ選択する（ステップＳ２６）。
【００２９】こうして、テストパターンが１つ選択され、選択された１つのテストパターンに、順番に番号をつける。後述するように、ステップＳ２３〜Ｓ２６を繰り返して、除外されないで残っているテストパターンの全部に１番から順番に番号付けを行い、これをテストパターンの順位とする（ステップＳ２７）。順位を付けられたテストパターンの結果データを実行結果データ（ステップＳ１３）から除く。この順位付けが終わっていないテストパターンが存在する場合（ステップＳ２９）、順位を付けられたテストパターンによって検査される検査対象を、未だ、順位を付けられていないテストパターンの各々の結果データから取り除き、重複する検査を減らす（ステップＳ３０）。前述したように、全ての検査対象が既に順序付けされたテストパターンと重複する（新規の検査対象を含まない）ものは、実行テストパターンから除外され、実行パターンの減少、従って試験時間の短縮が図られる（ステップＳ２１，Ｓ２２）。ステップＳ２１〜Ｓ２９を繰り返し、テストパターンの順位付けを行う。」
　
　引用例２の上記記載から、以下の［２−１］および［２−２］の事項が読み取れる。
　
［２−１］　上記段落【０００４】および【０００７】の記載からみて、引用例２に記載のテストパターンは、半導体装置の出力に応じて半導体装置の故障を検出するために検査時に半導体装置に供給されるものであることは明らかである。
［２−２］　上記段落【００２６】における「ステップＳ１１」に関する記載、および、段落【００２９】における「ステップＳ２７」および「ステップＳ２１、ステップＳ２２」に関する記載からみて、引用例２に記載のテストパターンは用意されたテストパターンが順位にしたがって並び替えられ、新規の検査対象を含まない不要なテストパターンが除外されることは明らかである。
　
　してみると、これらの記載から引用例２には、以下の発明（以下「引用発明２」という。）が記載されていると認めることができる。
「　半導体装置の出力パターンに応じて該半導体装置の故障を検出するために検査時に該半導体装置に供給する検査用テストパターンを作成する半導体装置用テストパターン作成方法において、用意されたテストパターンに対して前記テストパターンを並べ替えるとともに、不要なテストパターンを削除することにより、前記試験用テストパターンを抽出する過程とを有することを特徴とする半導体装置用テストパターン作成方法。」
　
３−３．対比・判断
　そこで，本願発明と引用発明１とを対比すると、引用発明１の「論理集積回路」は本願発明の「論理回路」に相当する。
　また、引用発明１の「テストパターンを生成しつつ、処理を行う過程」と本願発明の「ダイナミックコンパクションによりテストパターンを生成しつつ、圧縮を行う第１の過程」とは、「テストパターンを生成しつつ、処理を行う第１の過程」である点で共通する。
　
　してみると、両者は
「　論理回路の出力パターンに応じて該論理回路の故障を検出するために試験時に該論理回路に供給する試験用テストパターンを作成する論理回路用テストパターン作成方法において、テストパターンを生成しつつ、処理を行う第１の過程を有することを特徴とする論理回路用テストパターン作成方法。」
　
の点で一致し，以下の点で相違している。
　
［相違点１］　本願発明においては「第１の過程」が「ダイナミックコンパクション」によりテストパターンの「圧縮」も行うものであるのに対して、引用発明１においてはこの点について明示されていない点。
［相違点２］　本願発明においては「前記第１の過程で生成された前記テストパターンに対してスタティックコンパクションにより前記テストパターンを並べ替えるとともに、不要なテストパターンを削除することにより、前記試験用テストパターンを抽出する第２の過程」を有するものであるのに対して、引用発明１においては「第２の過程」を有していない点。
　
　そこで、上記各相違点について検討する。
　
［相違点１について］
　本願発明の「ダイナミックコンパクション」は請求項１の記載からみて、「テストパターンを生成しつつ、圧縮を行う」ことであると認められるところ、「ダイナミックコンパクション」を行うことについては、本願の出願前に頒布された刊行物である特開平４−１４２４７５号公報（特に、第２頁左下欄第８行〜第３頁左上欄第１０行および第１図における「テストパタンマージ手段６」について参照）に示されており、当業者にとって慣用技術に過ぎないものであるから、引用発明１の「第１の過程」にこのような慣用技術を適用して「圧縮」も行うようにすることで、上記相違点１に係る構成とすることは当業者が容易に想到し得たものといえる。
［相違点２について］
　本願発明の「スタティックコンパクション」は請求項１の記載からみて、「テストパターンを並べ替えるとともに、不要なテストパターンを削除することにより、試験用テストパターンを抽出する」ことであると認められるところ、生成されたテストパターンに対してスタティックコンパクションを行う過程を設けることは、引用発明２に示されているとおり公知のことであるから、引用発明１に公知の引用発明２を適用して、上記相違点２に係る構成とすることは当業者が容易に想到し得たものといえる。
　
　そして、本願発明の奏する効果も引用例１、引用例２の記載事項および慣用技術から当業者が予測しうる範囲内のものである。
　したがって、本願発明は引用発明１、引用発明２および慣用技術に基づいて当業者が容易に発明をすることができたものである。
　
４．むすび
　以上のとおりであるから、本願の請求項１に係る発明は特許法第２９条第２項の規定により特許を受けることができない。そして、請求項１に係る発明が特許を受けることのできないものであるから、その余の請求項に係る発明について検討するまでもなく本願は拒絶すべきものである。
　よって，結論のとおり審決する。