【事件の表示】
　特願２００３−５３８８０９「薄膜トランジスタ基板及びその製造方法と液晶表示装置」拒絶査定不服審判事件〔平成１５年　５月　１日国際公開、ＷＯ０３／３６３７４、平成１７年　３月　３日国内公表、特表２００５−５０６５７５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１　手続の経緯・本願発明
　本願は、２００２年（平成１４年）２月２７日（パリ条約による優先権主張２００１年９月２６日及び同年１２月１０日、大韓民国）を国際出願日とする出願であって、平成２０年５月８日付けで手続補正がなされたところ、同年１２月１９日付けで拒絶査定がなされ、これに対し、平成２１年３月２４日に拒絶査定不服審判請求がなされるとともに同日付けで手続補正がなされたものである。
　
　そして、本願の請求項に係る発明は、平成２１年３月２４日付け手続補正による補正後の明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし１２に記載された事項によって特定されるものと認められるところ、請求項１は次のとおりである。
　
「絶縁基板と、
　前記絶縁基板上に形成されるゲート線及びゲート電極を含むゲート配線と、
　前記ゲート配線を覆うゲート絶縁膜と、
　前記ゲート絶縁膜上に形成される半導体パターンと、
　前記ゲート絶縁膜上に形成されていて、前記ゲート線と絶縁されて交差するデータ線、前記データ線に連結されて前記半導体パターンに連結されるソース電極、前記ソース電極に対応して前記半導体パターンに連結されるドレーン電極を含むデータ配線と、
　隣接した２つの前記データ線間に形成されていて、前記ゲート線と絶縁されて交差する維持キャパシタ電極線と、
　前記データ配線、前記維持キャパシタ電極線及び前記半導体パターンを覆っていて、前記ドレーン電極を露出する接触孔を有する保護膜と、
　前記保護膜上に形成されており、前記接触孔を通じて前記ドレーン電極に連結されており、前記維持キャパシタ電極線と重なる画素電極と、
　複数の前記維持キャパシタ電極線を１つに連結する共通連結線と、
　複数の前記維持キャパシタ電極線と連結され、前記ゲート線及び前記データ線とは交差していない補助連結線と、
を含むことを特徴とする薄膜トランジスタ基板。」（以下「本願発明」という。）
　
　
２　引用刊行物の記載事項
（１）引用刊行物１
　本願の優先日前に頒布され、原査定の拒絶の理由に引用された刊行物である特開平３−２９４８２４号公報（以下「引用刊行物１」という。）には、図とともに下記の事項が記載されている。
　
　ア　「２．特許請求の範囲
　２枚の基板間に液晶材が充填され、その一方の基板の内面に少なくとも下層から走査線、ゲート絶縁膜、信号線が形成され、さらに表面保護膜、画素電極が形成され、前記画素電極と電荷蓄積コンデンサ電極との間に電荷蓄積コンデンサが形成されたアクティブマトリックス型液晶表示装置において、前記電荷蓄積コンデンサ電極及び配線は、前記ゲート絶縁膜と前記表面保護膜との間に形成されていることを特徴とするアクティブマトリックス型液晶表示素子アレイ。」（第１頁左下欄第４〜１４行）
　
　イ　「〔産業上の利用分野〕
　本発明は、アクティブマトリックス型液晶表示素子アレイに関する。」（第１頁左下欄下から２行目行〜同頁右上欄第１行）
　
　ウ　「〔作用〕
　一般に、ディスプレイは横に長い形である。本発明によれば、走査線（横方向）と比較して長さの短い信号線（縦方向）と平行に電荷蓄積コンデンサ電極配線を配置するので、電荷蓄積コンデンサ電極配線における信号の伝搬遅延時間を短くできる。」（第３頁右上欄第１０〜１６行）
　
　エ　「〔実施例〕
　第１図は、本発明による電荷蓄積コンデンサ電極配線を信号線と平行に配置したアクティブマトリックス型液晶表示素子アレイの第１の実施例を示すパターンの平面図である。本実施例ではスイッチング素子として薄膜電界効果型トランジスタを使用している。第２図は、第１図の画素部（Ａ−Ａ′）の断面図である。第１図において、１は走査線、２は信号線、３は画素電極、４は電荷蓄積コンデンサ電極配線、１１は薄膜電界効果型トランジスタである。第２図において、５はゲート絶縁膜、６は表面保護膜、８はガラス基板、９は対向電極、１０は液晶、１６は水素化アモルファスシリコン層、１７は燐をドープした水素化アモルファスシリコン層、１８はドレイン電極、１９はソース電極である。電荷蓄積コンデンサ電極配線４は、信号線２の形成プロセスと同時に形成し、信号線２に平行して配置されている。
　第１図ないし第２図を用いて、本実施例のアクティブマトリックス型画像表示素子アレイの具体的な構造方法を述べることにより、構造の説明をする。まず、ガラス基板８上にスパッタリンク法によりクロムを成膜し、パターニングを施すことにより走査線１を形成する。続いてゲート絶縁膜５として窒化シリコン絶縁層、水素化アモルファスシリコン層１６、燐をドープした水素化アモルファスシリコン層１７を順に成膜する。そして、燐をド−プした水素化アモルファスシリコン層１７及び水素化アモルファスシリコン層１６をパターニングして島化を行なう。次に、スパッタリング法によりクロムを成膜した後、パターニングを行なうことにより、信号線２、薄膜電界効果型トランジスタのドレイン電極１８、ソース電極１９及び電荷蓄積コンデンサ電極配線４を同時に形成する。なお、この信号線２及び電荷蓄積コンデンサ電極配線４形成プロセスではさらに、島化した水素化アモルファスシリコン層１６上の燐をドープした水素化アモルファスシリコン層１７を除去することにより、薄膜電界効果型トランジスタ１１のチャネル部を形成する。さらに、このチャネル部を保護するための表面保護膜６として窒化シリコン膜を成膜する。そして、ソース電極１９上の表面保護膜６にコンタクトホールを開けた後、透明導電膜であるＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）をスパッタし、パターニングを行って画素電極３を形成する。
　以上のように、電荷蓄積コンデンサ電極配線を信号線と同時形成し、ゲート絶縁膜と表面保護膜間に配置した構造の対角１０インチの大きさのアクティブマトリックス型液晶表示素子アレイを作製した。画面の縦横比は３対４として、画素数は縦４００、横５５０とした。」（第３頁左下欄第３行〜第４頁左上欄第１４行）
　
　オ　画素電極３は、電荷蓄積コンデンサ電極配線４と重なったものであることが、第１図から見て取れる。
　
　よって、これらの記載を総合すると、引用刊行物１には、次の発明（以下「引用発明１」という。）が記載されていると認められる。
　
「ガラス基板８上にスパッタリング法によりクロムを成膜し、パターニングを施すことにより走査線１を形成し、続いてゲート絶縁膜５として窒化シリコン絶縁層、水素化アモルファスシリコン層１６、燐をドープした水素化アモルファスシリコン層１７を順に成膜し、燐をド−プした水素化アモルファスシリコン層１７及び水素化アモルファスシリコン層１６をパターニングして島化を行ない、次に、スパッタリング法によりクロムを成膜した後、パターニングを行なうことにより、信号線２、薄膜電界効果型トランジスタのドレイン電極１８、ソース電極１９及び電荷蓄積コンデンサ電極配線４を同時に形成し、なお、この信号線２及び電荷蓄積コンデンサ電極配線４形成プロセスではさらに、島化した水素化アモルファスシリコン層１６上の燐をドープした水素化アモルファスシリコン層１７を除去することにより、薄膜電界効果型トランジスタ１１のチャネル部を形成し、さらに、このチャネル部を保護するための表面保護膜６として窒化シリコン膜を成膜し、ソース電極１９上の表面保護膜６にコンタクトホールを開けた後、透明導電膜であるＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）をスパッタし、パターニングを行って電荷蓄積コンデンサ電極配線４と重なった画素電極３を形成することにより作製された、電荷蓄積コンデンサ電極配線４を信号線２と平行に配置しかつ同時形成し、ゲート絶縁膜５と表面保護膜６間に配置した構造の、画素数が縦４００、横５５０の、アクティブマトリックス型液晶表示素子アレイ。」
　
（２）引用刊行物２
　本願の優先日前に頒布され、原査定の拒絶の理由に引用された刊行物である特開平１０−２３９６９９号公報（以下「引用刊行物２」という。）には、図とともに下記の事項が記載されている。
　
　ア　「【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタをスイッチング素子として利用した液晶表示装置に関する。」
　
　イ　「【０００３】・・・液晶表示装置（liquid crystal display、以下、単にＬＣＤという）のうち、薄膜トランジスタ（thin film transistor、以下、単にＴＦＴという）をスイッチング素子として利用した液晶表示装置（以下、単にＴＦＴ−ＬＣＤという）は、ガラス基板上に、ゲートライン、ソースライン、画素電極、薄膜トランジスタ、および共通配線などが配設され、もう一枚の基板とのあいだに液晶が挟持されて構成されている。薄膜トランジスタは画素電極に印加する電圧をスイッチングするものであり、共通配線は画素電極とのあいだで静電容量を形成するものである。このようなＴＦＴ−ＬＣＤにおいては、画素電極の電圧保持性をよくするために、共通配線が形成されることが多い。
【０００４】従来の一般的なＴＦＴ−ＬＣＤの構成を、図４および図５を参照して説明する。図４は、従来のＴＦＴ−ＬＣＤにおける共通配線の全体の構成を示す平面説明図であり、図５は、従来のＴＦＴ−ＬＣＤにおけるある画素の周囲の共通配線の構成を示す平面説明図である。図４および図５において、１はガラス基板であり、２はゲートラインであり、３はソースラインであり、破線で囲んだ領域４は表示領域であり、６はコモン信号入力用パッドであり、破線で囲んだ領域７は画素電極であり、８はつの部であり、１５は共通配線である。画素電極７は、つの部８を有する共通配線５と平面上は一部重なるようにしてゲート絶縁膜（図示せず）上に設けられている。複数本のゲートライン２は、それぞれ互いに一定間隔を保って平行にガラス基板上に配設されている。この複数本のゲートライン２を覆ってゲート絶縁膜が形成され、このゲート絶縁膜の上に、複数本のソースライン３が、それぞれ互いに一定間隔を保って平行に、かつ複数本のゲートライン２に直交するように配設されている。ここで、ゲートラインとソースラインとで区画される個々の領域が画素であり、ゲートライン２とソースライン３とによって区画されてなる画素がマトリックス状に複数個配列される領域の全体が表示領域４である。共通配線５は、表示領域４内では、各ゲートラインと平行に形成され、これらが表示領域の外側かつ前記ガラス基板上で互いに接続されるといういわゆる梯子型の形状になっている。・・・この平面図でみてゲート端子の設けられる側を左側（左方向または単に左ともいう）、ソース端子の設けられる側を上側（上方向または単に上ともいう）といい、それぞれの反対側が右側（右方向、右）、下側（下方向、下）という。・・・コモン信号入力用パッド６は、共通配線への電圧印加が、このコモン信号入力用パッド６から、すなわち、ゲート端子側（左側）または右側からなされるための構成になっている。・・・画素電極７は、共通配線５との重なり部で静電容量を形成している。・・・」
　
　ウ　表示領域４内で各ゲートライン２と平行に形成される各共通配線５は、表示領域の外側の各端部において、コモン信号入力用パッド６と接続される配線と互いに接続されること、を図４から見て取れる。
　
　よって、これらの記載を総合すると、引用刊行物２には、次の発明（以下「引用発明２」という。）が記載されていると認められる。
　
「複数本のゲートライン２は、それぞれ互いに一定間隔を保って平行にガラス基板１上に配設されており、この複数本のゲートライン２を覆ってゲート絶縁膜が形成され、このゲート絶縁膜の上に、複数本のソースライン３が、それぞれ互いに一定間隔を保って平行に、かつ複数本のゲートライン２に直交するように配設されており、ここで、ゲートライン２とソースライン３とで区画される個々の領域が画素であり、ゲートライン２とソースライン３とによって区画されてなる画素がマトリックス状に複数個配列される領域の全体が表示領域４であり、各共通配線５は、表示領域４内では、各ゲートラインと平行に形成され、これらが表示領域の外側の各端部において、コモン信号入力用パッド６と接続される配線と互いに接続されるといういわゆる梯子型の形状になっており、コモン信号入力用パッド６は、共通配線への電圧印加が、このコモン信号入力用パッド６からなされるための構成になっており、画素電極７は、共通配線５との重なり部で静電容量を形成している、薄膜トランジスタをスイッチング素子として利用した液晶表示装置。」
　
　
３　対比
　本願発明と引用発明１を対比する。
　
（１）引用発明１の「アクティブマトリックス型液晶表示素子アレイ」は、「ガラス基板８上にスパッタリング法によりクロムを成膜し、パターニングを施すことにより走査線１を形成し、続いてゲート絶縁膜５として窒化シリコン絶縁層、水素化アモルファスシリコン層１６、燐をドープした水素化アモルファスシリコン層１７を順に成膜し、燐をド−プした水素化アモルファスシリコン層１７及び水素化アモルファスシリコン層１６をパターニングして島化を行ない、次に、スパッタリング法によりクロムを成膜した後、パターニングを行なうことにより、信号線２、薄膜電界効果型トランジスタのドレイン電極１８、ソース電極１９及び電荷蓄積コンデンサ電極配線４を同時に形成し、なお、この信号線２及び電荷蓄積コンデンサ電極配線４形成プロセスではさらに、島化した水素化アモルファスシリコン層１６上の燐をドープした水素化アモルファスシリコン層１７を除去することにより、薄膜電界効果型トランジスタ１１のチャネル部を形成」するとともに、「電荷蓄積コンデンサ電極配線を信号線と平行に配置してかつ同時形成し、ゲート絶縁膜と表面保護膜間に配置した構造の」ものであり、「（成膜したクロムをパターニングすることにより形成された）走査線１」は、「薄膜電界効果型トランジスタ」のゲート電極をも兼ねるものといえるから、
　ア　引用発明１の「ガラス基板８」、「走査線１」、「ゲート絶縁膜５」、「（バターニングして島化を行なった）水素化アモルファスシリコン層１６」、「信号線２」、「ドレイン電極１８」、「ソース電極１９」及び「『信号線２』、『ドレイン電極１８』及び『ソース電極１９』」は、それぞれ、本願発明の「絶縁基板」、「（前記絶縁基板上に形成される）ゲート線及びゲート電極を含むゲート配線」、「（前記ゲート配線を覆う）ゲート絶縁膜」、「（前記ゲート絶縁膜上に形成される）半導体パターン」、「（前記ゲート絶縁膜上に形成されていて、前記ゲート線と絶縁されて交差する）データ線」、「（前記データ線に連結されて前記半導体パターンに連結される）ソース電極」、「（前記ソース電極に対応して前記半導体パターンに連結される）ドレーン電極」及び「・・・データ線、・・・ソース電極、・・・ドレーン電極を含むデータ配線」に相当し、
　イ　引用発明１は、本願発明の「絶縁基板と、前記絶縁基板上に形成されるゲート線及びゲート電極を含むゲート配線と、前記ゲート配線を覆うゲート絶縁膜と、前記ゲート絶縁膜上に形成される半導体パターンと、前記ゲート絶縁膜上に形成されていて、前記ゲート線と絶縁されて交差するデータ線、前記データ線に連結されて前記半導体パターンに連結されるソース電極、前記ソース電極に対応して前記半導体パターンに連結されるドレーン電極を含むデータ配線と含む」との事項を備える。
　
（２）引用発明１の「電荷蓄積コンデンサ電極配線４」は、「信号線２と平行に配置しかつ同時形成し、ゲート絶縁膜５と表面保護膜６間に配置した」ものであるから、
　ア　引用発明１の「電荷蓄積コンデンサ電極配線４」は、本願発明の「（前記ゲート線と絶縁されて交差する）維持キャパシタ電極線」に相当し、
　イ　引用発明１は、本願発明の「隣接した２つの前記データ線間に形成されていて、前記ゲート線と絶縁されて交差する維持キャパシタ電極線を含む」との事項を備える。
　
（３）引用発明１は、「（薄膜電界効果型トランジスタ１１の）チャネル部を保護するための表面保護膜６として窒化シリコン膜を成膜し、ソース電極１９上の表面保護膜６にコンタクトホールを開けた後、透明導電膜であるＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）をスパッタし、パターニングを行って電荷蓄積コンデンサ電極配線４と重なった画素電極３を形成する」ものであるから、
　ア　引用発明１の「（ソース電極１９上にコンタクトホールを開けた）表面保護膜６」及び「画素電極３」は、それぞれ、本願発明の「（前記データ配線、前記維持キャパシタ電極線及び前記半導体パターンを覆っていて、前記ドレーン電極を露出する接触孔を有する）保護膜」及び「（前記保護膜上に形成されており、前記接触孔を通じて前記ドレーン電極に連結されており、前記維持キャパシタ電極線と重なる）画素電極」に相当し、
　イ　引用発明１は、本願発明の「前記データ配線、前記維持キャパシタ電極線及び前記半導体パターンを覆っていて、前記ドレーン電極を露出する接触孔を有する保護膜と、前記保護膜上に形成されており、前記接触孔を通じて前記ドレーン電極に連結されており、前記維持キャパシタ電極線と重なる画素電極とを含む」との事項を備える。
　
（４）引用発明１の「アクティブマトリックス型液晶表示素子アレイ」は、「ガラス基板８」上に形成した「薄膜電界効果型トランジスタ」を含むものであるから、本願発明の「薄膜トランジスタ基板」に相当する。
　
　したがって、両者は、　  
「絶縁基板と、
　前記絶縁基板上に形成されるゲート線及びゲート電極を含むゲート配線と、
　前記ゲート配線を覆うゲート絶縁膜と、
　前記ゲート絶縁膜上に形成される半導体パターンと、
　前記ゲート絶縁膜上に形成されていて、前記ゲート線と絶縁されて交差するデータ線、前記データ線に連結されて前記半導体パターンに連結されるソース電極、前記ソース電極に対応して前記半導体パターンに連結されるドレーン電極を含むデータ配線と、
　隣接した２つの前記データ線間に形成されていて、前記ゲート線と絶縁されて交差する維持キャパシタ電極線と、
　前記データ配線、前記維持キャパシタ電極線及び前記半導体パターンを覆っていて、前記ドレーン電極を露出する接触孔を有する保護膜と、
　前記保護膜上に形成されており、前記接触孔を通じて前記ドレーン電極に連結されており、前記維持キャパシタ電極線と重なる画素電極と、
を含む薄膜トランジスタ基板。」
である点で一致し、次の点で相違する。　  
 　 
相違点
　（複数の維持キャパシタ電極線の各端部において、）本願発明は、複数の維持キャパシタ電極線を１つに連結する共通連結線と、複数の前記維持キャパシタ電極線と連結され、ゲート線及びデータ線とは交差していない補助連結線とを含むのに対し、引用発明１は、そのような連結線を含むのか否か明らかではない点。
　
　
４　判断
　上記相違点につき検討する。
　
　引用刊行物２には、上記２（２）のとおりの引用発明２が記載され、ガラス基板１上に複数本のゲートライン２と、これに直交する複数本のソースライン３とを配設し、表示領域４内で各ゲートラインと平行に形成された各共通配線５が画素電極７と静電容量を形成する、薄膜トランジスタをスイッチング素子として利用した液晶表示装置であって、表示領域外側の各共通配線５を、その各両端部において、コモン信号入力用パッド６と接続される配線により互いに接続するものが示されているから、引用発明１において、各「電荷蓄積コンデンサ電極配線４」の各両端部を配線で接続して２本の連結線を設けるようになすことは当業者が容易になし得ることである。そして、液晶表示装置等の半導体装置において、複数の容量配線をその端部で接続する配線が走査線及び信号線と交差しないようにするものは、本願の優先日時点で周知であるから（例えば、特開２００１−１４４３０１号公報（【００６２】〜【００６４】、図２）、特開２００１−９４１１２号公報（【００５０】〜【００５２】、図２）、特開平８−３２８０３９号公報（【００１８】、図２の「基板１１」の右端の「補助容量電極ＣＬ」）、特開平３−７２３２１号公報（第２頁右上欄第１６行〜同頁左下欄第６行、第５図の「共通幹配線１９」）、特開平３−１６３５２９号公報（第５頁左下欄第１２行〜同頁右下欄下から４行目、第３図下方の、「付加容量共通配線８」に接続された配線）、国際公開第０１／４０８５７号（第１図右端の、「共通配線１０１２」に接続された配線）参照。）、各「電荷蓄積コンデンサ電極配線４」の各両端部を配線で接続して２本の連結線を設ける際、前記連結線の片方が走査線及び信号線と交差しないようになすことは当業者が適宜になし得ることである。よって、引用発明１において、上記相違点に係る本願発明の構成とすることは当業者が容易に想到し得たことである。
　
　したがって、本願発明は、引用刊行物１、２に記載された発明及び周知技術に基いて当業者が容易に発明をすることができたものである。
　
　
５　むすび
　以上のとおり、本願発明は、引用刊行物１及び２に記載された発明及び周知技術に基いて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。