【事件の表示】
　特願２００２−２３５７０２「薄膜半導体装置及び液晶表示装置」拒絶査定不服審判事件〔平成１６年　３月１１日出願公開、特開２００４−　７９６７０〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１４年８月１３日の出願であって、平成１９年６月２５日付けで手続補正がなされ、同年１０月２２日付けで拒絶査定がなされ、それに対して、同年１１月２６日に拒絶査定に対する審判請求がなされたものである。
　
２．本願発明
　本願の請求項１及び２に係る発明は、平成１９年６月２５日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１及び２に記載された事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下「本願発明」という。）は、請求項１に記載された事項により特定される以下のとおりのものである。
　
　「　【請求項１】
　絶縁性ガラス基板上に、駆動電圧の低いＮ型及びＰ型の薄膜トランジスタと駆動電圧の高いＮ型及びＰ型の薄膜トランジスタとからなる複数の薄膜トランジスタが混載されてなる薄膜半導体装置において、
　前記複数の薄膜トランジスタのゲート絶縁膜が、各々の駆動電圧におけるゲート絶縁膜の電界が１ＭＶ／ｃｍ〜２ＭＶ／ｃｍの範囲となる同一の膜厚で形成され、かつ、前記駆動電圧の低いＰ型の薄膜トランジスタ及び前記駆動電圧の高いＰ型の薄膜トランジスタのドレイン濃度が３Ｅ＋１９／ｃｍ３〜１Ｅ＋２０／ｃｍ３の範囲に設定され、かつ、前記駆動電圧の高いＮ型の薄膜トランジスタはＬＤＤ構造で形成され、前記駆動電圧の高いＮ型の薄膜トランジスタ以外の薄膜トランジスタはセルフアラインで形成されていることを特徴とする薄膜半導体装置。」
　
３．実施可能要件についての検討
　以下において、本願の発明の詳細な説明が、経済産業省令で定めるところにより、当業者が本願発明の実施をすることができる程度に明確かつ十分に記載されたものであるか否か、すなわち、本願の発明の詳細な説明が、特許法第３６条第４項に規定されたいわゆる実施可能要件を満たすものであるか否かにつき検討する。
　
（１）本願発明の課題について
（１−１）発明の詳細な説明において、本願発明の課題に関連すると認められる記載は、以下のとおりである。
　
　「　【０００１】
　　【発明の属する技術分野】
　本発明は、駆動電圧の異なる複数の薄膜トランジスタ（ＴＦＴ：Thin film transistor）を備える薄膜半導体装置及び液晶表示装置に関する。
　　　【０００２】
　　【従来の技術】
　携帯電話やモバイル機器等の携帯端末機器やノートパソコン等のモニタとして液晶表示装置や有機ＥＬ表示装置等の画像表示装置が用いられている。例えば、アクティブマトリクス型の液晶表示装置は、ガラス基板上にマトリクス状に配列された画素に多結晶シリコンを用いてＴＦＴを形成し、外付けされたゲートドライバやデータドライバ等の駆動回路を用いてＴＦＴを駆動することにより、液晶の配向方向を制御して画像を表示している。
　　　【０００３】
　近年、携帯端末機器の小型化に伴い、画像表示装置においても駆動回路や増幅回路等を外付けするのではなく、ガラス基板上に一体的に形成する方法が開発されつつある。駆動回路一体型の液晶表示装置の場合、上記回路はスイッチング素子として各画素に形成されるＴＦＴと同時に作り込まれることになる。
　　　【０００４】
　上記スイッチＴＦＴや駆動回路はＮチャネル型、Ｐチャネル型の２種類のＴＦＴを用いて構成されるが、ＴＦＴの駆動条件は様々であり、駆動電圧の高いＴＦＴもあれば駆動電圧の低いＴＦＴもある。例えば、ドライバ回路を例にすると、走査線側とデータ線側では印加する駆動電圧が異なり、それに伴ってＴＦＴに求められる耐圧も異なる。そのため、液晶表示装置としての性能を高めるためには各々の駆動電圧に適した構造のＴＦＴを高いスループットで作り込む必要がある。
　　　【０００５】
　ここで、トランジスタの耐圧を調整する方法として、ゲート絶縁膜の膜厚を変える方法がある。この方法について図面を参照して説明する。図３は、シリコン基板上に形成されるゲート絶縁膜厚の異なる２種類のトランジスタの構造を示す断面図である。図に示すように、ゲート電極２０３とトランジスタのチャネル活性層２０５の間に存在するゲート絶縁膜２０１の厚さは、ゲート電極２０４とトランジスタのチャネル活性層２０６の間に存在するゲート絶縁膜２０２の厚さと異なっており、後者（図の右側のトランジスタ）ではドレイン電圧が高いことからトランジスタのゲート及びドレイン耐圧を考慮すればゲート絶縁膜の膜厚を厚くする必要がある。
　　　【０００６】
　　【発明が解決しようとする課題】
　しかしながら、図３に示す従来の方法では、高圧Ｐ型トランジスタをセルフアライン構造で作製しようとすれば、耐圧の問題の観点からゲート絶縁膜の膜厚を高圧／低圧のそれぞれに分けて規定する必要があり、工程が複雑になってしまう。また、Ｎ型についても同様であり、さらに高圧トランジスタにはドレインに低濃度領域を含むＬＤＤ（Lightly Doped Drain）構造とする必要があり、さらに工程は複雑となってしまう。
　　　【０００７】
　以上のことから、工程をできる限り簡素化しスループットを向上させることが求められているが、一般的に実施されている図３の方法では、図３の２０２のように、耐圧の観点からドレインに他のトランジスタのゲート酸化膜とは異なる厚さの酸化膜を設ける必要があり、これによって工程が複雑となり、スループットが低下してしまうという問題があった。
　　　【０００８】
　本発明は、上記問題点に鑑みてなされたものであって、その主たる目的は、工程を複雑にすることなく、高いスループットで形成した高圧／低圧のＴＦＴを備える薄膜半導体装置及び液晶表示装置を提供することにある。」
　
（１−２）上記（１−１）をはじめとする発明の詳細な説明の記載を総合し、本願発明の課題がどのようなものであるのかについて検討する。
　まず、従来技術の問題点について検討すると、０００２段落〜０００７段落の「近年、携帯端末機器の小型化に伴い、画像表示装置においても駆動回路や増幅回路等を外付けするのではなく、ガラス基板上に一体的に形成する方法が開発されつつある。駆動回路一体型の液晶表示装置の場合、上記回路はスイッチング素子として各画素に形成されるＴＦＴと同時に作り込まれることになる。・・・ＴＦＴの駆動条件は様々であり、駆動電圧の高いＴＦＴもあれば駆動電圧の低いＴＦＴもある。・・・そのため、液晶表示装置としての性能を高めるためには各々の駆動電圧に適した構造のＴＦＴを高いスループットで作り込む必要がある。・・・ここで、トランジスタの耐圧を調整する方法として、ゲート絶縁膜の膜厚を変える方法がある。この方法について図面を参照して説明する。図３は、シリコン基板上に形成されるゲート絶縁膜厚の異なる２種類のトランジスタの構造を示す断面図である。図に示すように、ゲート電極２０３とトランジスタのチャネル活性層２０５の間に存在するゲート絶縁膜２０１の厚さは、ゲート電極２０４とトランジスタのチャネル活性層２０６の間に存在するゲート絶縁膜２０２の厚さと異なっており、後者（図の右側のトランジスタ）ではドレイン電圧が高いことからトランジスタのゲート及びドレイン耐圧を考慮すればゲート絶縁膜の膜厚を厚くする必要がある。・・・しかしながら、図３に示す従来の方法では、・・・耐圧の問題の観点からゲート絶縁膜の膜厚を高圧／低圧のそれぞれに分けて規定する必要があり、・・・これによって工程が複雑となり、スループットが低下してしまうという問題があった。」という記載から、本願発明の前提として、近年、携帯端末機器の小型化に伴い、駆動回路一体型の液晶表示装置を形成する方法が開発されつつあるが、液晶表示装置としての性能を高めるためには各々の駆動電圧に適した構造のＴＦＴを高いスループットで作り込む必要があるところ、従来は、耐圧の問題の観点からゲート絶縁膜の膜厚を高圧／低圧のそれぞれに分けていたため工程が複雑になり、スループットが低下するという問題点が存在していたことが明らかである。
　そして、０００８段落の「本発明は、上記問題点に鑑みてなされたものであって、その主たる目的は、工程を複雑にすることなく、高いスループットで形成した高圧／低圧のＴＦＴを備える薄膜半導体装置及び液晶表示装置を提供することにある。」という記載から、本願発明は、上記した従来技術の問題点を払拭するため、工程を複雑にすることなく、高いスループットで形成した高圧／低圧のＴＦＴを備える薄膜半導体装置及び液晶表示装置を提供することを課題としていることが明らかである。
　
（１−３）ここにおいて、従来、高圧／低圧のＴＦＴを備える半導体装置において、０００６段落に記載されているように、「耐圧の問題の観点からゲート絶縁膜の膜厚を高圧／低圧のそれぞれに分けて規定する必要」があったという点についてさらに検討する。
　一般に、ＴＦＴを含むＭＩＳＦＥＴにおいては、ゲート絶縁膜を厚くすれば耐圧が向上することは当業者における技術常識であるから、低圧／高圧のＴＦＴを備える半導体装置において、単に高圧部に印加される電圧に耐える耐圧を得るだけであれば、低圧／高圧の両ＴＦＴのゲート絶縁膜を高圧部に合わせて十分に厚いものとすれば足りることは当業者にとって自明な事項である。
　しかしながら、そのように、低圧／高圧の両ＴＦＴのゲート絶縁膜を高圧部に合わせて十分に厚いものとすれば、低圧部のＴＦＴの膜厚が過大になるため低速になってしまい、明細書の０００４段落に記載された「液晶表示装置としての性能を高める」ことが不可能であることは、例えば本願の出願前に日本国内において頒布された特開２０００−７７５３６号公報（以下「周知文献」という。）に、「【従来の技術】半導体装置を構成するＭＩＳＦＥＴ（Metal Insulator Semiconductor FieldEffect Transistor ）のうち入出力回路等を構成するものには外部からの供給電源および入出力の規格で決まる電圧が付加される一方で、内部回路を構成するものにはその性能を最適化するために異なる電圧を付加する必要が生じている。・・・この場合にＭＩＳＦＥＴのゲート絶縁破壊を防止するためにはゲート絶縁膜に加わる電界強度を所定の値に留めておく必要があるので、半導体基板上にゲート絶縁膜を１種類しか形成しない場合にはその厚さを高電圧部に要求される値に合わせて設計することになる。しかし、そのようにすると低電圧部においては電界強度が低下するのでＭＩＳＦＥＴの駆動能力が低下し、その結果、ＬＳＩの処理速度が低下するという問題が生ずる。」（０００２段落〜０００３段落）と記載されていることからも分かるように、当業者における技術常識である。
　
　したがって、本願の発明の詳細な説明の０００６段落に記載された「耐圧の問題の観点」とは、単に高電圧に耐えるという観点ではなく、
「液晶表示装置としての性能を高めるため」（明細書０００４段落）に十分な性能を有し、
液晶表示装置としての性能を高めるために十分な性能を有し、
　
（１−４）以上のような前提と、０００８段落の「本発明は、上記問題点に鑑みてなされたものであって、その主たる目的は、工程を複雑にすることなく、高いスループットで形成した高圧／低圧のＴＦＴを備える薄膜半導体装置及び液晶表示装置を提供することにある。」という記載とを合わせて判断すれば、本願発明は、「
液晶表示装置としての性能を高めるために十分な性能を有し、
液晶表示装置としての性能を高めるために十分な性能を有し、
　
（２）当業者が本願発明を実施するために最低限必要と認められる事項
（２−１）本願発明は、上記２．に記載したとおりであるが、構成要件に分節すると、以下のとおりである。
　
ａ．絶縁性ガラス基板上に、駆動電圧の低いＮ型及びＰ型の薄膜トランジスタと駆動電圧の高いＮ型及びＰ型の薄膜トランジスタとからなる複数の薄膜トランジスタが混載されてなる薄膜半導体装置である。
ｂ．前記複数の薄膜トランジスタのゲート絶縁膜が、各々の駆動電圧におけるゲート絶縁膜の電界が１ＭＶ／ｃｍ〜２ＭＶ／ｃｍの範囲となる同一の膜厚で形成されている。
ｃ．前記駆動電圧の低いＰ型の薄膜トランジスタ及び前記駆動電圧の高いＰ型の薄膜トランジスタのドレイン濃度が３Ｅ＋１９／ｃｍ３〜１Ｅ＋２０／ｃｍ３の範囲に設定されている。
ｄ．前記駆動電圧の高いＮ型の薄膜トランジスタはＬＤＤ構造で形成されている。
ｅ．前記駆動電圧の高いＮ型の薄膜トランジスタ以外の薄膜トランジスタはセルフアラインで形成されている。
　
（２−２）ここにおいて、薄膜トランジスタ（ＴＦＴ）についての当業者における技術常識についてみると、本願の出願前においては、薄膜トランジスタを含むＭＩＳＦＥＴにおいては、上記周知文献の０００３段落に「【０００３】この場合にＭＩＳＦＥＴのゲート絶縁破壊を防止するためにはゲート絶縁膜に加わる電界強度を所定の値に留めておく必要があるので、半導体基板上にゲート絶縁膜を１種類しか形成しない場合にはその厚さを高電圧部に要求される値に合わせて設計することになる。しかし、そのようにすると低電圧部においては電界強度が低下するのでＭＩＳＦＥＴの駆動能力が低下し、その結果、ＬＳＩの処理速度が低下するという問題が生ずる。これを防止するためには、高電圧部のゲート絶縁膜は相対的に厚くしたまま、低電圧部のゲート絶縁膜を相対的に薄くする必要がある。すなわち、半導体基板上に設計上の厚さが異なる２種以上のゲート絶縁膜を形成することになる。」と記載されているように、駆動電圧の高いＭＩＳＦＥＴのゲート絶縁膜と、駆動電圧の低いＭＩＳＦＥＴのゲート絶縁膜とを同一の膜厚とする（すなわち、両ＭＩＳＦＥＴのゲート絶縁膜の膜厚を、駆動電圧の高い方に合わせた単一の膜厚とする。）と、駆動電圧の低いＭＩＳＦＥＴにおいて速度の低下を来し、上記（１）において検討した本願発明の課題である「工程を複雑にすることなく、高いスループットで形成した、
液晶表示装置としての性能を高めるために十分な性能を有し、
　
　一方、本願発明は、ゲート絶縁膜の膜厚に関して、「ゲート絶縁膜の電界が１ＭＶ／ｃｍ〜２ＭＶ／ｃｍの範囲」（構成要件ｂ．）であり、「駆動電圧の低いＰ型の薄膜トランジスタ及び前記駆動電圧の高いＰ型の薄膜トランジスタのドレイン濃度が３Ｅ＋１９／ｃｍ３〜１Ｅ＋２０／ｃｍ３の範囲」（構成要件ｃ．）という条件の下で、駆動電圧の低い薄膜トランジスタ及び駆動電圧の高い薄膜トランジスタのゲート絶縁膜の膜厚を同一とするものであるが、当業者における技術常識は上記のとおりであるから、本願発明のような構成とすることで、上記（１）において検討した「工程を複雑にすることなく、高いスループットで形成した、
液晶表示装置としての性能を高めるために十分な性能を有し、
　特に、本願発明は、駆動電圧、ゲート絶縁膜の厚さ、ゲート長、ゲート幅等のパラメータに関する限定が何ら付されていないが、それらのパラメータは、いずれも薄膜トランジスタの特性に大きな影響を与えるものであることが当業者における技術常識であるから、「ゲート絶縁膜の電界が１ＭＶ／ｃｍ〜２ＭＶ／ｃｍの範囲」（構成要件ｂ．）であり、「駆動電圧の低いＰ型の薄膜トランジスタ及び前記駆動電圧の高いＰ型の薄膜トランジスタのドレイン濃度が３Ｅ＋１９／ｃｍ３〜１Ｅ＋２０／ｃｍ３の範囲」（構成要件ｃ．）という条件の下で、駆動電圧の低い薄膜トランジスタ及び駆動電圧の高い薄膜トランジスタのゲート絶縁膜の膜厚を同一としさえすれば、駆動電圧、ゲート絶縁膜の厚さ、ゲート長、ゲート幅等に関係なく、「工程を複雑にすることなく、高いスループットで形成した、
液晶表示装置としての性能を高めるために十分な性能を有し、
　
（２−３）したがって、当業者が本願発明を実施するためには、発明の詳細な説明において、「ゲート絶縁膜の電界が１ＭＶ／ｃｍ〜２ＭＶ／ｃｍの範囲」（構成要件ｂ．）であり、「駆動電圧の低いＰ型の薄膜トランジスタ及び前記駆動電圧の高いＰ型の薄膜トランジスタのドレイン濃度が３Ｅ＋１９／ｃｍ３〜１Ｅ＋２０／ｃｍ３の範囲」（構成要件ｃ．）という条件の下で、駆動電圧の低い薄膜トランジスタ及び駆動電圧の高い薄膜トランジスタのゲート絶縁膜の膜厚を同一とすることにより、駆動電圧、ゲート絶縁膜の厚さ、ゲート長、ゲート幅等のパラメータに関係なく、「工程を複雑にすることなく、高いスループットで形成した、
液晶表示装置としての性能を高めるために十分な性能を有し、
　
（３）発明の詳細な説明に記載された内容の検討
　上記（２−３）において検討したとおり、当業者が本願発明を実施するためには、発明の詳細な説明において、課題を解決できる根拠の説明、又は十分な具体的実施例が記載されていることが最低限必要であるが、本願の発明の詳細な説明にそれらが記載されているか否かについて、以下に検討する。
　
（３−１）課題を解決できる根拠の説明の記載の有無について
（３−１−１）発明の詳細な説明において、上記（２−１）の構成要件ｂ．又はｃ．に関連する記載は以下のとおりである。
　
　「　【０００９】
　　【問題を解決するための手段】
　上記目的を達成するため、本発明の薄膜半導体装置は、絶縁性ガラス基板上に、駆動電圧の低いＮ型及びＰ型の薄膜トランジスタと駆動電圧の高いＮ型及びＰ型の薄膜トランジスタとからなる複数の薄膜トランジスタが混載されてなる薄膜半導体装置において、前記複数の薄膜トランジスタのゲート絶縁膜が、各々の駆動電圧におけるゲート絶縁膜の電界が１ＭＶ／ｃｍ〜２ＭＶ／ｃｍの範囲となる同一の膜厚で形成され、かつ、前記駆動電圧の低いＰ型の薄膜トランジスタ及び前記駆動電圧の高いＰ型の薄膜トランジスタのドレイン濃度が３Ｅ＋１９／ｃｍ３〜１Ｅ＋２０／ｃｍ３の範囲に設定され、かつ、前記駆動電圧の高いＮ型の薄膜トランジスタはＬＤＤ構造で形成され、前記駆動電圧の高いＮ型の薄膜トランジスタ以外の薄膜トランジスタはセルフアラインで形成されているものである。」
　「　【００１４】
　このように、本発明の薄膜半導体装置の構造では、Ｐ型ＴＦＴのドレイン濃度を３Ｅ＋１９／ｃｍ３〜１Ｅ＋２０／ｃｍ３の範囲とし、かつ、ゲート絶縁膜の電界が１ＭＶ／ｃｍ〜２ＭＶ／ｃｍの範囲となるようにゲート絶縁膜の膜厚を定めることにより、単一の膜厚のゲート絶縁膜で高圧及び低圧のＰ型ＴＦＴをドレイン及びゲート耐圧を確保しつつ作製することが可能となる。また、高圧Ｎ型ＴＦＴにはドレインに低濃度領域を備えるＬＤＤ構造を採用することにより、ドレイン耐圧を確保しつつ、かつ、Ｐ型ＴＦＴと同一膜厚のゲート絶縁膜を用いることができる。従って、駆動電圧の異なる少なくとも２種類のＴＦＴを絶縁性ガラス基板上に作製する際の工程を簡略化することができ、その結果、スループットを大幅に改善することができる。
　【００１５】
　　【発明の実施の形態】
　本発明に係る薄膜半導体装置は、ドレイン及びゲート耐圧の問題をゲート絶縁膜の膜厚を調整するのではなく、ゲート絶縁膜の電界及びＰ型ＴＦＴのドレイン濃度を規定することにより解決できることに着目し、単一の膜厚のゲート絶縁膜を駆動電圧の異なる複数のＴＦＴに適用することを特徴としている。具体的には、絶縁性ガラス基板上に駆動電圧の異なる複数のＴＦＴが混載される薄膜半導体装置において、ゲート絶縁膜の膜厚を全てのＴＦＴでゲート絶縁膜の電界が１ＭＶ／ｃｍ〜２ＭＶ／ｃｍとなる膜厚条件に設定し、かつ、Ｐ型ＴＦＴのドレイン濃度を３Ｅ＋１９／ｃｍ３〜１Ｅ＋２０／ｃｍ３の範囲とし、高圧Ｎ型ＴＦＴにＬＤＤ構造を採用することにより、異なる駆動電圧のＴＦＴを同一膜厚のゲート絶縁膜で形成することを可能とするものである。」
　「　【００１９】
　ここで、従来の構造では耐圧の異なるＴＦＴを形成するためにゲート絶縁膜の膜厚を変えていたが、本実施例では、ドレイン及びゲート耐圧の問題をゲート絶縁膜の電界及びＰ型ＴＦＴのドレイン濃度を規定することにより、単一膜厚のゲート絶縁膜を用いることを可能としている。すなわち、Ｐ型、Ｎ型ＴＦＴを高圧用、低圧用ともにゲート絶縁膜の電界が１ＭＶ／ｃｍ〜２ＭＶ／ｃｍとなる膜厚のゲート絶縁膜１１４、１１５、１１６、１１７を用い、かつ、セルフアラインで製造するためにドレイン耐圧の観点から、ドレイン濃度を３Ｅ＋１９／ｃｍ３〜１Ｅ＋２０／ｃｍ３の範囲に設定している。
　【００２０】
　ここで、ドレイン濃度を３Ｅ＋１９／ｃｍ３〜１Ｅ＋２０／ｃｍ３の範囲に設定しているのは、ドレイン濃度が１Ｅ＋２０／ｃｍ３より大きい場合はリーク電流が無視できなくなり、また、逆に３Ｅ＋１９／ｃｍ３以下である場合はオーミック不良が起こり、トランジスタの寄生抵抗となり特性不良が起こり、いずれの場合も特性不良の原因となるからである。」
　「　【００２５】
　次に、レジストパターンを用いてＰ型ＴＦＴ形成領域を覆い、ゲート電極１１２、１１３をマスクとしてＮ型ＴＦＴにＰ（燐）をドーピングし、続いて、レジストパターンを用いてＮ型ＴＦＴ形成領域を覆い、同様にゲート電極１１０、１１１をマスクとしてＰ型ＴＦＴにＢをドーピングし、ソース／ドレイン領域を形成する。その際、上述したようにＰ型ＴＦＴのドレイン濃度を３Ｅ＋１９／ｃｍ３〜１Ｅ＋２０／ｃｍ３に設定する。なお、Ｎ型ＴＦＴのドーピングとＰ型ＴＦＴのドーピングの順番は任意であり、逆であっても良い。」
　「　【００３１】
　前記した第１の実施例では、ゲート絶縁膜の電界が１ＭＶ／ｃｍ〜２ＭＶ／ｃｍの範囲となるように規定し、さらに高圧Ｎ型ＴＦＴのみにドレインに低濃度領域１０１を設けることで単一ゲート絶縁膜厚で図１の４種類のＴＦＴを作製したが、さらにゲート絶縁膜の電界を０．２ＭＶ／ｃｍ〜０．８ＭＶ／ｃｍ程度、つまり上限を１ＭＶ／ｃｍ以下に下げることにより、さらに領域１０１を設けることなく、高圧、低圧のＮ型及びＰ型のトランジスタを単一ゲート絶縁膜を用いてセルフアラインで作製することができる。このような構造にすることにより、低濃度領域１０１を設けるのに要する工程をさらに削減することが可能となり、工程の更なる簡素化を図ることが可能である。」
　「　【００３５】
　その理由は、Ｐ型のドレイン濃度を３Ｅ＋１９／ｃｍ３〜１Ｅ＋２０／ｃｍ３の範囲とし、かつ、ゲート絶縁膜の電界が１ＭＶ／ｃｍ〜２ＭＶ／ｃｍ（又は、０．２ＭＶ／ｃｍ〜０．８ＭＶ／ｃｍ）の範囲となるようにゲート絶縁膜の膜厚を定め、また、高圧Ｎ型ＴＦＴにはドレインに低濃度領域を備えるＬＤＤ構造を採用しているからである。」
　
（３−１−２）ここにおいて、上記（３−１−１）で摘記した構成要件ｂ．又はｃ．に関連する記載、及び、それ以外の発明の詳細な説明及び図面のすべての記載を精査しても、「ゲート絶縁膜の電界が１ＭＶ／ｃｍ〜２ＭＶ／ｃｍの範囲」（構成要件ｂ．）であり、「駆動電圧の低いＰ型の薄膜トランジスタ及び前記駆動電圧の高いＰ型の薄膜トランジスタのドレイン濃度が３Ｅ＋１９／ｃｍ３〜１Ｅ＋２０／ｃｍ３の範囲」（構成要件ｃ．）という条件の下で、駆動電圧の低い薄膜トランジスタ及び駆動電圧の高い薄膜トランジスタのゲート絶縁膜の膜厚を同一とすることにより、駆動電圧、ゲート絶縁膜の厚さ、ゲート長、ゲート幅等のパラメータに関係なく、「工程を複雑にすることなく、高いスループットで形成した、
液晶表示装置としての性能を高めるために十分な性能を有し、
　また、当業者が技術常識を加味することにより、そのような説明が記載されているに等しいと解することができると認められる記載も見いだせない。
　
　したがって、本願の発明の詳細な説明には、課題を解決することができる根拠の説明は記載されていないものと認められる。
　
（３−１−３）なお、これに関連して、審判請求人は、平成１９年１２月１２日付けの手続補正により補正された審判請求書の「請求の理由」において、本願の発明の詳細な説明が特許法第３６条に規定する要件を満たすものであることについて、添付図１〜５を用いてるる主張している。
　しかしながら、「請求の理由」の記載を精査しても、本願発明が、「ゲート絶縁膜の電界が１ＭＶ／ｃｍ〜２ＭＶ／ｃｍの範囲」（構成要件ｂ．）であり、「駆動電圧の低いＰ型の薄膜トランジスタ及び前記駆動電圧の高いＰ型の薄膜トランジスタのドレイン濃度が３Ｅ＋１９／ｃｍ３〜１Ｅ＋２０／ｃｍ３の範囲」（構成要件ｃ．）という条件の下で、駆動電圧の低い薄膜トランジスタ及び駆動電圧の高い薄膜トランジスタのゲート絶縁膜の膜厚を同一とすることにより、駆動電圧、ゲート絶縁膜の厚さ、ゲート長、ゲート幅等のパラメータに関係なく、「工程を複雑にすることなく、高いスループットで形成した、
液晶表示装置としての性能を高めるために十分な性能を有し、
　
（３−２）十分な具体的実施例の記載の有無について
（３−２−１）発明の詳細な説明において、本願発明の実施例に関する記載は以下のとおりである。
　
　「　【００１６】
　　【実施例】
　上記した本発明の一実施の形態についてさらに詳細に説明すべく、本発明の実施例について図面を参照して説明する。
　　　【００１７】
　　［実施例１］
　まず、本発明の第１の実施例に係る薄膜半導体装置及び液晶表示装置について、図１を参照して説明する。図１は、本発明の第１の実施例に係る駆動電圧の異なる複数のＴＦＴを含む薄膜半導体装置の構造を示す断面図である。
　　　【００１８】
　図１に示すように、第１の実施例に係る薄膜半導体装置は、ガラス基板１００上にアンダーコート層１０２を介して形成されたアモルファス又は多結晶状のシリコン膜１０６〜１０９上に、同一膜厚のゲート絶縁膜１１４〜１１７を備え、チャネル領域上にはゲート電極１１０〜１１３が形成されている。シリコン膜１０６〜１０９の１０６ａ、１０６ｂ、１０７ａ、１０７ｂの領域にはＰ型のドーパントが、１０８ａ、１０８ｂ、１０９ａ、１０９ｂ、１０１の領域にはＮ型のドーパントがドーピングされて４種類（低圧Ｐ型、高圧Ｐ型、低圧Ｎ型、高圧Ｎ型）のＴＦＴが形成されている。１０１は低濃度領域であり高圧Ｎ型ＴＦＴのドレイン耐圧を確保する役目を担っている。この構造はＬＤＤ構造と呼ばれるものである。
　　　【００１９】
　ここで、従来の構造では耐圧の異なるＴＦＴを形成するためにゲート絶縁膜の膜厚を変えていたが、本実施例では、ドレイン及びゲート耐圧の問題をゲート絶縁膜の電界及びＰ型ＴＦＴのドレイン濃度を規定することにより、単一膜厚のゲート絶縁膜を用いることを可能としている。すなわち、Ｐ型、Ｎ型ＴＦＴを高圧用、低圧用ともにゲート絶縁膜の電界が１ＭＶ／ｃｍ〜２ＭＶ／ｃｍとなる膜厚のゲート絶縁膜１１４、１１５、１１６、１１７を用い、かつ、セルフアラインで製造するためにドレイン耐圧の観点から、ドレイン濃度を３Ｅ＋１９／ｃｍ３〜１Ｅ＋２０／ｃｍ３の範囲に設定している。
　　　【００２０】
　ここで、ドレイン濃度を３Ｅ＋１９／ｃｍ３〜１Ｅ＋２０／ｃｍ３の範囲に設定しているのは、ドレイン濃度が１Ｅ＋２０／ｃｍ３より大きい場合はリーク電流が無視できなくなり、また、逆に３Ｅ＋１９／ｃｍ３以下である場合はオーミック不良が起こり、トランジスタの寄生抵抗となり特性不良が起こり、いずれの場合も特性不良の原因となるからである。
　　　【００２１】
　更に、Ｎ型ＴＦＴは高圧用に前述のＬＤＤ構造を用いることにより、高圧用に対してもドレイン耐圧を確保し、その結果として、Ｐ型ＴＦＴと同じ膜厚のゲート絶縁膜を用いることを可能としている。
　　　【００２２】
　このような構成の薄膜半導体装置は以下の方法で製造することができる。まず、ガラス、プラスティック等の透明絶縁基板（以下、ガラス基板１００とする）上に、アンダーコート層１０２となるシリコン酸化膜（ＳｉＯｘ）、シリコン窒化膜（ＳｉＮｘ）等をＬＰＣＶＤ（減圧ＣＶＤ）法、ＰＣＶＤ（プラズマＣＶＤ）法、スパッタ法等を用いて形成する。このアンダーコート層１０２は、ガラス基板１００から活性層に不純物が拡散するのを防止するために設けるものであり、不純物の影響が問題とならない場合には必ずしも設ける必要はない。
　　　【００２３】
　その後、活性層となるアモルファスシリコン（以下、ａ−Ｓｉと略す）膜をＬＰＣＶＤ法、ＰＣＶＤ法、スパッタ法等を用いて形成し、必要に応じて、ａ−Ｓｉ膜上に、フォトリソグラフィ工程を用いてレジストパターンを形成し、イオン注入法もしくはイオンドーピング法を用いてチャネルドープを行う。その後、ａ−Ｓｉ膜をエキシマレーザ光を用いてアニール（ＥＬＡ）して結晶化し、多結晶のシリコン膜を形成し、フォトリソグラフィ工程を用いてアイランドパターンのシリコン膜１０６〜１０９を形成する。
　　　【００２４】
　次に、ＬＰＣＶＤ法、ＰＣＶＤ法、スパッタ法等を用いてゲート絶縁膜１１４〜１１７としてシリコン酸化膜を形成する。その際、従来の方法ではＴＦＴの駆動電圧に応じてゲート絶縁膜の膜厚を変える必要があったため、部分的にゲート絶縁膜を形成したり、エッチングする工程が必要であったが、本発明の方法では、ゲート絶縁膜の電界及びＰ型ＴＦＴのドレイン濃度を規定することにより実現するため、ゲート絶縁膜１１４〜１１７は同一の膜厚で形成することができる。その後、ＰＣＶＤ法、スパッタ法等を用いて、Ｎ型の不純物を含む材料を堆積し、フォトリソグラフィ工程を用いてパターニングしてゲート電極１１０〜１１３を形成する。
　　　【００２５】
　次に、レジストパターンを用いてＰ型ＴＦＴ形成領域を覆い、ゲート電極１１２、１１３をマスクとしてＮ型ＴＦＴにＰ（燐）をドーピングし、続いて、レジストパターンを用いてＮ型ＴＦＴ形成領域を覆い、同様にゲート電極１１０、１１１をマスクとしてＰ型ＴＦＴにＢをドーピングし、ソース／ドレイン領域を形成する。その際、上述したようにＰ型ＴＦＴのドレイン濃度を３Ｅ＋１９／ｃｍ３〜１Ｅ＋２０／ｃｍ３に設定する。なお、Ｎ型ＴＦＴのドーピングとＰ型ＴＦＴのドーピングの順番は任意であり、逆であっても良い。
　　　【００２６】
　ここで、ドレイン近傍の高電界領域におけるデバイスの信頼性低下を防止するためにＬＤＤ構造を形成する場合は、レジストパターンを用いてゲートにオフセットをつけて不純物を注入した後、ゲート電極１１３をマスクとして低濃度にＰを注入して低濃度領域１０１を形成し、その後、熱活性化法、レーザを用いたレーザ活性化法、ランプや高温Ｎ２を用いたＲＴＡ（Rapid Thermal Anneal）法等を用いて活性化を行う。
　　　【００２７】
　その後、水素プラズマ処理を行った後、層間絶縁膜としてシリコン酸化膜、シリコン窒化膜等を堆積し、ゲート及びソース／ドレイン上にコンタクトホールを形成し、電極としてメタルを形成して電極配線を行う。その後、シリコン窒化膜等のパッシベーションを成膜してパッドコンタクトホールを形成して薄膜半導体装置を形成する。
　　　【００２８】
　従来の構造と本発明の構造を比較すると、従来の構造では図３の２０１および２０２を形成するために高圧と低圧のＴＦＴでゲート絶縁膜の膜厚を変える必要があり、少なくともゲート絶縁膜の製膜を２回、エッチングを１回行わなければならなかったが、本発明ではこのような複雑な工程を回避することができ、異なる駆動電圧のＴＦＴを同一のゲート絶縁膜で形成することが可能となり、その結果、工程を簡略化することができる。さらに、高圧Ｎ型ＴＦＴのみをＬＤＤ構造としていることでＮ型ＴＦＴに関してもＰ型ＴＦＴと同じゲート絶縁膜を使用することができ、工程を簡略化することができる。これらの二点の特徴を用いた本発明を実施することでスループットの向上を達成している。
　　　【００２９】
　そして、このような異なる耐圧のＴＦＴを形成した基板を用いて液晶表示装置や有機ＥＬ表示装置等の画像表示装置を形成することにより、各々の回路の動作を最適に設定することができるため、画像表示装置の性能を向上させることができる。
　　　【００３０】
　　［実施例２］
　次に、本発明の第２の実施例に係る薄膜半導体装置及び液晶表示装置について、図２を参照して説明する。
　　　【００３１】
　前記した第１の実施例では、ゲート絶縁膜の電界が１ＭＶ／ｃｍ〜２ＭＶ／ｃｍの範囲となるように規定し、さらに高圧Ｎ型ＴＦＴのみにドレインに低濃度領域１０１を設けることで単一ゲート絶縁膜厚で図１の４種類のＴＦＴを作製したが、さらにゲート絶縁膜の電界を０．２ＭＶ／ｃｍ〜０．８ＭＶ／ｃｍ程度、つまり上限を１ＭＶ／ｃｍ以下に下げることにより、さらに領域１０１を設けることなく、高圧、低圧のＮ型及びＰ型のトランジスタを単一ゲート絶縁膜を用いてセルフアラインで作製することができる。このような構造にすることにより、低濃度領域１０１を設けるのに要する工程をさらに削減することが可能となり、工程の更なる簡素化を図ることが可能である。
　　　【００３２】
　なお、上記各実施例の構造においては、図１のゲート電極１１０、１１１、１１２、１１３はＮ型の不純物を含む材料で作製されているが、同様の構造の低圧、高圧のＰ型ＴＦＴ、つまり図１の左側のＴＦＴに対して、ゲート電極をＰ型の不純物を含むものにすることも可能であり、その際の構造は図３のようにゲート電極３０１、３０２がＰ型の不純物を含むものとなる。また、本発明の構造においてゲート電極の材料として、ポリシリコン、アルミ、クロム、タングステンシリサイド、クロム、モリブデン、銅、チタン、タンタルなどにすることもできる。
　　　【００３３】
　また、上記実施例では高圧Ｎ型ＴＦＴのドレインに低濃度不純物領域を設けたが、この低濃度不純物領域１０１をソース側にも設けることもできる。その場合でも追加の工程は必要ではないのでスループットの向上を妨げるものとはならない。」
　
（３−２−２）ここにおいて、上記（３−２−１）で摘記した実施例に関する記載、及び、それ以外の発明の詳細な説明及び図面のすべての記載を精査しても、薄膜半導体装置の特性に大きな影響を与えるパラメータである駆動電圧、ゲート絶縁膜の厚さ、ゲート長、又はゲート幅を具体的に規定している実施例の記載は見いたせない。
　また、当業者が、技術常識を加味することにより、駆動電圧、ゲート絶縁膜の厚さ、ゲート長、又はゲート幅が具体的に規定されているに等しいと解することができると認められる記載も見いだせない。
　
　したがって、本願発明の詳細な説明には、十分な具体的実施例は記載されていないものと認められる。
　
（３−３）発明の詳細な説明に記載された内容についてのまとめ
　以上のとおりであるから、本願の発明の詳細な説明には、当業者が本願発明を実施するために最低限必要と認められる、課題を解決できる根拠の説明又は十分な具体的実施例は、いずれも記載されていないものと認められる。
　
（４）実施可能要件についてのまとめ
　上記（３）において検討したとおり、本願の発明の詳細な説明には、当業者が本願発明を実施するために最低限必要と認められる事項が記載されていないから、本願の発明の詳細な説明に記載された内容に基づいて当業者が本願発明を実施することは困難であると認められる。
　したがって、本願は、原査定の理由のとおり、発明の詳細な説明の記載が、経済産業省令で定めるところにより、当業者が本願発明の実施をすることができる程度に明確かつ十分に記載されたものではないから、特許法第３６条第４項に規定された実施可能要件を満たしていない。
　
４．むすび
　以上のとおりであるから、本願は、他の理由について検討するまでもなく、拒絶をすべきものである。
　よって、結論のとおり審決する。