【事件の表示】
　平成　６年特許願第　９３７３８号「画像処理装置」拒絶査定不服審判事件〔平成　７年１０月２７日出願公開、特開平　７−２８１６５２〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯・本願発明  
　　　　本件は、平成６年４月７日にされた特許出願（特願平６−９３７３８号。以下、「本件出願」という。）につき、拒絶査定が平成１５年１０月２日付けでされ、同月１４日に発送されたところ、この拒絶査定に対する審判が同年１１月１３日に請求され、当審において平成１８年９月７日付けで通知した拒絶の理由に対し、意見書及び手続補正書が平成１８年１０月３１日に提出されたものであって、本件出願の請求項１〜請求項４に係る発明は、平成１５年６月１９日提出の手続補正書及び平成１８年１０月３１日提出の手続補正書により補正された明細書及び図面の記載からみて、特許請求の範囲の請求項１〜請求項４に記載されたとおりのものであって、その請求項１に係る発明（以下、「本願発明」という。）は次のとおりのものである。
 　　 
【請求項１】「　それぞれ１画面分の容量を有する第１の領域と第２の領域とを有し、前記第１および第２の領域は、いずれか一方が表示用領域として使用されているときは、他方が描画用領域として使用されるフレームメモリと、
　前記第１および第２の領域に書き込まれた画像データが、各画素が第１のビット数で書き込まれた画像データか、各画素が前記第１のビット数とは異なる第２のビット数で書き込まれた画像データかを認識する認識手段と、
　前記フレームメモリの表示用領域から、画像データを、各画素が第１のビット数であるとして該第１のビット数毎に読み出す第１の画像データ読み出し手段と、
　前記フレームメモリの表示用領域から、画像データを、各画素が第２のビット数であるとして該第２のビット数毎に読み出す第２の画像データ読み出し手段と、
　前記フレームメモリの表示用領域と描画用領域とを切り換える時に、前記認識手段からの認識情報に基づいて、前記第１の画像データ読み出し手段と、前記第２の画像データ読み出し手段とを切り換える手段と、を備えることを特徴とする画像処理装置。」
 　  
第２　当審の拒絶理由 
　　　　一方、当審において平成１８年９月７日付けで通知した拒絶の理由の概要は、本件出願の請求項１〜４に係る発明は、本件出願前の平成５年６月１８日に頒布された特開平５−１５０７６３号公報（以下、「引用刊行物Ａ」という。）に記載された発明、本件出願前の平成４年１１月４日に頒布された特開平４−３１２１８７号公報（以下、「引用刊行物Ｂ」という。）に記載された発明及び本件出願前の平成４年７月３日に頒布された特開平４−１８６２９４号公報に記載された発明に基づいて当業者が容易に発明をすることできたものであるから、特許法第２９条第２項の規定により特許を受けることができない、というものである。
  　　　　　　 
第３　引用刊行物に記載された発明  
　　　　上記引用刊行物Ａには、 
（Ａ−１）「【０００１】 
【産業上の利用分野】本発明は、画像データを表示装置に表示可能な信号に変換する画像データ変換装置に係り、特に、各画素を表わす画像データのビット数が画像によって異なる場合に用いて好適な画像データ変換装置に関する。」こと、 
（Ａ−２）「【０００２】 
【従来の技術】たとえば、VGA・・・ 画像、あるいはXGA・・・等を含む画像データをコンピュータなどの画像処理装置を用いて処理する画像処理システムにおいては、画像データを各種の諧調または色調に変換して表示装置に表示するものが知られている。この場合、処理装置は、１画素の諧調または色数を表現するビット数を２のｎ乗のビット数にて表わして、そのビット数を、たとえば1,2,4,8 ビットと変えて画像メモリに展開する。 
【０００３】この処理システムでは、ビットマップに展開されたメモリに対して特別の機能たとえば描画機能などを持つコンピュータなどによって色付きの図形などをその希望する色のコードとして書き込む。この場合、８ビットまでの色情報を表現できるカラールックアップテーブル、いわゆるカラーパケットを用いれば、１から８ビットまでの画素ビットを表現することができる。たとえば１画素を１ビットにて表わした場合は白黒表示、２ビットにて表わした場合は４色表示、４ビットにて表わした場合は16色表示、８ビットにて表わした場合は 256色表示を同時に行うことができる。これらはディスプレイの機能または必要とする画像によって選択される。・・・ 
【０００４】従来、このような処理システムにて画素のビット数を変えるには、たとえば２ビット／画素の場合、最上位ビット側から４画素分のデータとして割り付け、それを画素クロックに同期させ、順に８ビットに拡張しながらルックアップテーブルに転送する。カラールックアップテーブルでは、このデータを基に所定の色データに変換して、このデータは、DAコンバータによってアナログ信号に変換される。また、他のビット数においても同様なプロセスを用いてアナログ信号に変換されて表示される。具体的には、この処理システムは、画像メモリから読み出した８ビットの画像データをたとえば１ビット、２ビット、４ビットに変換するそれぞれのパラレルシリアル変換器を備えている。それぞれの変換器には、１ビット、２ビット、４ビットのデータを８ビットの拡張データに変換するビット拡張器が接続されている。これら拡張器および画像メモリから読み出された８ビットデータがマルチプレクサによって選択されて、このマルチプレクサの出力からルックアップテーブルにて所定の色データまたは諧調データに変換され、DAコンバータにてアナログ信号に変換されてディスプレイ等に表示される。 
【０００５】 
【発明が解決しようとする課題】しかしながら、上述した従来の技術では、画像メモリに蓄積された画像データをそのビット数に合わせてパラレルシリアル変換するための複数の変換器が必要となり、かつこれらのデータを拡張８ビットに変換するための複数の拡張器がそれぞれ必要となって、回路が複雑になる問題があった。特に、これらまたは画像メモリからの８ビットデータを選択してルックアップテーブルに出力するマルチプレクサが必要となって、このマルチプレクサはたとえば４種類の８ビットパラレルデータの中から１種類の８ビットデータを選択するものであるから、32ビットの入力と８ビットの出力を備えた大型かつ高価な回路となって、これを用いる装置が大型かつ高価になる問題があった。」こと、 
（Ａ−３）「【０００６】本発明はこのような従来技術の欠点を解消し、異なるビット数の画像データを大型のマルチプレクサを用いることなくルックアップテーブルに供給することができ、かつ回路構成を簡素化して装置を小型化かつ安価にすることができる画像データ変換装置を提供することを目的とする。・・・ 
【００１４】 
【実施例】次に添付図面を参照して本発明による画像データ変換装置の実施例を詳細に説明する。この実施例における画像データ変換装置は、図１に示すように、８ビット毎に供給される画像データPID0〜PID7をそれぞれのビット毎にアンド回路100 〜114 の一方の入力端子に読み込んで、これら画像データを画素毎にデータ変換器200 に供給して、このデータ変換器200 にてディスプレイ等の表示器に表示可能な信号として出力するデータ変換装置である。特に、この実施例における画像データ変換装置は、１画素を表わすビット数がたとえば1,2,4,8 ビットと複数のビット数にて表わされ、それらに応じてアンド回路100 〜114 の他方の端子にそれぞれ画素毎にタイミングデータを供給してタイミング制御を行うタイミング制御回路300 が備えられている。 
【００１５】詳しくは、アンド回路100 〜114 に供給される画像データPID0〜PID7は、図示しないフレームメモリに、画像処理装置によって１画素を1,2,4,8 ビットのいずれかにて表わされて格納され、ディスプレイ等への表示の際に、フレームメモリから８ビットづつ読み出されて、それぞれのビット毎にアンド回路100 〜114 に供給される。これとともに、表示の際にブランキング信号HBLKおよびドットクロックDCLKがタイミング制御回路300 に供給される。・・・ 
【００２４】以下、このような構成における本実施例の画像データ変換装置の動作を説明する。画像処理装置にて処理した画像データをディスプレイにて白黒表示を行う場合に、画像処理装置は、それぞれの画素を１ビットのビットマップデータとしてフレームメモリに展開する。このフレームメモリから１バイト（８ビット）毎に読み出されたデータは、それぞれのビット毎にアンド回路100 〜114 の一方の入力端子に供給される。これとともにタイミング制御回路300 には、ブランキング信号HBLKとともにドットクロックDCLKが供給される。 
【００２５】ブランキング信号BCLKは、ブランキング期間にてLow となって表示期間にてHighとなる。このブランキング信号BCLKがHighとなった後に、シフトレジスタ310 は、最初のドットクロックDCLK(C1)を受けると、図４に示すようにシリアルクロックSCLKを処理装置の制御回路に出力し、また、第１のタイミング信号T1をアンド回路100 および次段のシフトレジスタ320 に出力する。シリアルクロックSCLKを受けた処理装置の制御回路は、各シフトレジスタ320 〜380 に制御信号S0〜S7を供給して、カラールックアップテーブル700 に切替信号SDを供給する。この場合、白黒表示であるので、制御信号S0〜S7はすべてLow となって供給される。また、切替信号SDによりカラルックアップテーブル700 ではテーブルTB1が選択される。
【００２６】制御信号S0〜S7がすべてLow であるので、シフトレジスタ320 〜380 からは図４に示すように第１のシフトレジスタ310 のタイミング信号T1から１クロックづつ順次遅れたタイミング信号T2〜T8が出力される。シフトレジスタ310 のタイミング信号T1がアンド回路100 に供給されると、まず、このアンド回路100 に入力したドットデータPID7がデータ変換器200 に出力される。このデータPID はラッチ回路600 にラッチされて、次のドットクロックDCLKにてすべてのラッチ回路600 〜680 からルックアップテーブル700 にアドレスデータとして８ビットのデータが出力される。この場合は、ラッチ回路610 〜680 からは0 データ、つまりDon't careが出力される。これによりルックアップテーブル700 は、ドットデータPID7にて表わされる８ビットの入力をデータとして受け、テーブルTB1 から８ビットの出力を選択して処理することができる。この場合、ルックアップテーブルは白黒表示のテーブルTB1 であるので、データ０またはデータ１に応じた出力を行う。この出力により最初の画素データがアナログ変換器800 にてアナログ変換されてディスプレイに出力される。
【００２７】次に、第２のシフトレジスタ320 からのタイミング信号T2がアンド回路110 に供給されて、このドットデータPID6を含むデータがデータ変換器200 に供給されて、この画素の色がルックアップテーブル700 にて指定され、そのデータがD/A 変換されて出力される。同様にシフトレジスタ330 〜380 から順次タイミング信号T3〜T8がアンド回路130 〜170 に供給されて、これらに入力したドットデータPID5〜PID0がデータ変換器200 にそれぞれ供給されて、順次色指定およびアナログ変換されて出力される。
【００２８】シフトレジスタ380 から出力されたタイミング信号T8は、シフトレジスタ310 へフィードバックして、これにより次のタイミング信号がシフトレジスタ310 から出力されて上記と同様に、８ビットのデータが順次データ変換器200 にて変換されて出力される。この動作が８ビット毎に繰り返されて一水平走査のデータがディスプレイに表示される。
【００２９】次いで、ブランキング期間にてブランキング信号が供給されると、再びシフトレジスタ310 にてタイミング信号T1が生成されて、シフトレジスタ320 〜380 へとシフトして一水平走査線の画像データが出力される。これを繰り返して１画面の白黒画像がディスプレイに表示される。
【００３０】次に、ビットマップに展開された画像が各画素２ビットにて表わされる場合について説明する。まず、第１のシフトレジスタ310 からシリアルクロックSCLKが制御回路に供給されると、制御回路からシフトレジスタ320 〜380 に制御信号S0〜S6が供給される。この場合、制御信号S0,S2,S4,S6 がHighとなり、制御信号S1,S3,S5がLow となって供給される。これにより、図６に示すようにシフトレジスタ310,320 から同時にタイミング信号T1,T2 がアンド回路100,110 へそれぞれ供給され、次いで、シフトレジスタ330,340 から同時にタイミング信号T3,T4 がアンド回路120,130 へ供給され、続いて、シフトレジスタ350,360 、シフトレジスタ360,370 と順次タイミング信号T5〜T8が出力される。また、ルックアップテーブル700 は、制御回路から４色表示のテーブルTB2 を選択するように制御信号SDが送られているので、ラッチ回路600 〜670 を介して入力する８ビットデータによって、４色のうちの一色が指定されてDAコンバータ800 へ出力される。この結果、フレームメモリから読み出された８ビットデータが、４画素分の色データとして表示器に出力される。
【００３１】同様に、４ビット／画素の場合は、制御信号S3のみがLow となることによりシフトレジスタ350 にてタイミングデータをシフトして、２画素毎のデータとしてルックアップテーブル700 にて色指定されてDA変換されて表示される。８ビットの場合は、制御信号S0〜S7がすべてHighとなって、アンド回路100 〜114 に同時にタイミング信号T1〜T8が供給されて、８ビット同時にルックアップテーブル700 に供給されて256 色のデータとして表示器に表示される。」ことが記載されている。 
　上記（Ａ−１）〜（Ａ−３）の記載のうち特に（Ａ−１）及び（Ａ−２）を参照すると、上記引用刊行物Ａには、従来技術として、 
「画像メモリと、 
　画像メモリに、１画素のビット数をたとえば１，２，４，８ビットと変えて展開して書き込む処理装置と、 
　画像メモリから読み出した８ビットの画像データをたとえばそれぞれ１，２，４ビットに変換するパラレルシリアル変換器と、パラレルシリアル変換器から出力される１，２，４ビットのデータを８ビットに変換するビット拡張器と、 
　ビット拡張器及び画像メモリから読み出された８ビットデータを選択するマルチプレクサと、 
　を備え、マルチプレクサの出力を色データ又は階調データに変換するルックアップテーブル、ＤＡコンバータを介してディスプレイ等に表示されるようアナログ信号に変換して出力する画像データ変換装置。」の発明（以下「引用発明」という。）が記載されている。
　また、上記引用刊行物Ｂには 
（Ｂ−１）「【０００１】 
【産業上の利用分野】この発明は例えばフライトシミュレータやドライビングシミュレータや各種トレーナの表示装置に適用され、多次元視界データに対し座標変換、光源計算などの幾何計算を行い、その幾何計算結果を隠面消去、陰影処理などのレンダリング処理して、３次元物体や景色を、多角形のポリゴンの集合として表現した画像データを得る高次元グラフィックス処理装置に関する。」こと、 
（Ｂ−２）「【０００９】汎用プロセッサ２７、２８はそれぞれ共有メモリ２５、２６の幾何計算部２１が書込みに使用していない側の領域から幾何計算されたデータを読出し、そのデータに対しそれぞれ隠面消去、陰影処理などのレンダリング処理を施して画像データを作るものである。そのレンダリング処理に必要とする奥行情報などが記憶され、またレンダリング処理中のデータの一時格納バッファとされる隠面消去用のＺバッファメモリ２９、３１がそれぞれ汎用プロセッサ２７、２８に接続されている。Ｚバッファメモリ２９、３１もそれぞれ二つの領域２９Ａ、２９Ｂ、３１Ａ、３１Ｂに分けられている。更に汎用プロセッサ２７、２８にはそれぞれフレームメモリ３２、３３が接続され、それぞれ作られた画像データがフレームメモリ３２、３３に格納される。フレームメモリ３２、３３もそれぞれ二つの領域３２Ａ、３２Ｂ、３３Ａ、３３Ｂに分けられ、ダブルバッファとして用いられる。
【００１０】これらフレームメモリ３２、３３のそれぞれ画像データの書込みに用いられていない側の領域から、画像データが読出され、その読出された画像データは画面ごとに交互にマルチプレクサ３４で選択されてカラーテーブル３５に書込まれる。カラーテーブル３５は表示制御部３６により制御されて読出され、その読出された画像データはＤＡ変換器３７でアナログ信号に変換され、そのアナログ信号は表示器３８へ表示信号として供給されて画像表示される。表示器３８は表示制御部３６により制御される。 
【００１１】幾何計算部２１と汎用プロセッサ２７、２８との同期のために高速のＦＩＦＯメモリ３９、４１がそれぞれ用いられる。メモリ２５、２６、２９、３１、３２、３３はそれぞれ領域ＡとＢとを交互に書込み用とし、書込みに用いられない方が読出される。」ことが記載されている。 
 　　　　　　　　　
第４　本願発明と引用発明の対比 
　　　  本願発明と引用発明とを対比する。 
　(i)　引用発明の「画像データ変換装置」が本願発明の「画像処理装置」に相当する。 
　(ii） 引用発明の「画像メモリ」は１画素のビット数をたとえば１，２，４，８ビットと変えて展開して書き込まれ、８ビットの画像データとして読み出されることから、引用発明の「画像メモリ」と本願発明の「フレームメモリ」とは「書き込みと読み出しが可能な表示用のメモリ」で共通するものである。 
　(iii)　引用発明では画像メモリに１画素のビット数をたとえば１，２，４，８ビットと変えて展開して書き込むとともに、画像メモリから読み出した１画素のビット数が１ビット、２ビット、４ビット又は８ビットであるかに応じて、１ビットのパラレルシリアル変換器とビット拡張器、２ビットのパラレルシリアル変換器とビット拡張器又は４ビットのパラレルシリアル変換器とビット拡張器を介して出力されるか、あるいはそのまま８ビットのデータとして出力されることから、引用発明も「画像メモリ」に書き込まれた１画素のビット数が１，２，４，８ビットの何れかを認識する「認識手段」を有するとともに、この引用発明の「認識手段」は本願発明の「認識手段」と同様に「画像データが、各画素が第１のビット数で書き込まれた画像データか、各画素が前記第１のビット数とは異なる第２のビット数で書き込まれた画像データかを認識する認識手段」で共通するものである。
　(iv)　上記引用刊行物Ａの（Ａ−２）の段落番号【０００４】には「従来、このような処理システムにて画素のビット数を変えるには、たとえば２ビット／画素の場合、最上位ビット側から４画素分のデータとして割り付け、それを画素クロックに同期させ、順に８ビットに拡張しながらルックアップテーブルに転送する。・・・また、他のビット数においても同様なプロセスを用いてアナログ信号に変換されて表示される。具体的には、この処理システムは、画像メモリから読み出した８ビットの画像データをたとえば１ビット、２ビット、４ビットに変換するそれぞれのパラレルシリアル変換器を備えている。それぞれの変換器には、１ビット、２ビット、４ビットのデータを８ビットの拡張データに変換するビット拡張器が接続されている。これら拡張器および画像メモリから読み出された８ビットデータがマルチプレクサによって選択されて、このマルチプレクサの出力からルックアップテーブルにて所定の色データまたは諧調データに変換され、DAコンバータにてアナログ信号に変換されてディスプレイ等に表示される。」ことが記載されており、この記載によれば、画像メモリから読み出した８ビットの画像データが、例えば、２ビット／画素の場合、最上位ビット側から２ビット毎に４画素分のデータとして割り付け、それを画素クロックに同期させ、１画素分の２ビットを順に読み出し、呼び出した２ビットを８ビットに拡張しながらルックアップテーブルに転送されていることは明らかである。このことは、上記引用刊行物Ａの（Ａ−３）に、複数の変換器、拡張器、マルチプレクサを必要とする引用発明の画像データ変換装置の構成を複数の変換器、拡張器、マルチプレクサを必要としない画像データ変換装置の構成に変えた例として、画像データがフレームメモリから８ビットづつ読み出されて、読み出された８ビットから各画素が１ビットで表される場合は、順次１ビットづつ読み出されてラッチ回路でラッチされるとともに、読み出された以外のビットは″０″データが出力されてラッチ回路でラッチされて８ビットに拡張され、さらにルックアップテーブルで８ビットの出力に対応してテーブルで白黒表示のデータが処理されること、読み出された８ビットから各画素が２ビットで表される場合は、順次２ビットづつ読み出されてラッチ回路でラッチされるとともに、読み出された以外のビットは″０″データが出力されてラッチ回路でラッチされて８ビットに拡張され、さらにルックアップテーブルで８ビットの出力に対応してテーブルで４色のデータが処理されること、読み出された８ビットから各画素が４ビットで表される場合は、順次４ビットづつ読み出されてラッチ回路でラッチされるとともに、読み出された以外のビットは″０″データが出力されてラッチ回路でラッチされて８ビットに拡張され、さらにルックアップテーブルで８ビットの出力に対応してテーブルで１６色のデータが処理されること、及び、読み出された８ビットから各画素が８ビットで表される場合は、８ビットがそのまま読み出されてラッチ回路でラッチされ、さらにルックアップテーブルで８ビットの出力に対応してテーブルで２５６色のデータが処理される趣旨のことが記載されていることからも明らかである。したがって、引用発明の１ビットのパラレルシリアル変換器とビット拡張器、２ビットのパラレルシリアル変換器とビット拡張器又は４ビットのパラレルシリアル変換器と拡張器、あるいはそのまま８ビットのデータの出力の何れか１つが本願発明の「画像データを、各画素が第１のビット数であるとして該第１のビット数毎に読み出す第１の画像データ読み出し手段」に相当し、他の何れか１つが本願発明の「画像データを、各画素が第２のビット数であるとして該第２のビット数毎に読み出す第２の画像データ読み出し手段」に相当する。
　(v)　引用発明は１ビットのパラレルシリアル変換器とビット拡張器の出力、２ビットのパラレルシリアル変換器とビット拡張器の出力又は４ビットのパラレルシリアル変換器とビット拡張器の出力、あるいはそのまま８ビットのデータの出力をマルチプレクサで選択しているから、引用発明の「マルチプレクサ」と本願発明１の「切り換える手段」とは「認識手段からの認識情報に基づいて、前記第１の画像データ読み出し手段と、前記第２の画像データ読み出し手段とを切り換える手段」で共通するものである。
　そうすると本願発明と引用発明とは、
「書き込みと読み出しが可能な表示用のメモリと、 
　前記書き込みと読み出しが可能な表示用のメモリに書き込まれた画像データが、各画素が第１のビット数で書き込まれた画像データか、各画素が前記第１のビット数とは異なる第２のビット数で書き込まれた画像データかを認識する認識手段と、 
　画像データを、各画素が第１のビット数であるとして該第１のビット数毎に読み出す第１の画像データ読み出し手段と、 
　画像データを、各画素が第２のビット数であるとして該第２のビット数毎に読み出す第２の画像データ読み出し手段と、 
　前記認識手段からの認識情報に基づいて、前記第１の画像データ読み出し手段と、前記第２の画像データ読み出し手段とを切り換える手段と、を備えることを特徴とする画像処理装置。」である点で一致し、次の相違点（ア）で相違している。
・相違点（ア）
　本願発明では書き込みと読み出しが可能な表示用のメモリが「それぞれ１画面分の容量を有する第１の領域と第２の領域とを有し、前記第１および第２の領域は、いずれか一方が表示用領域として使用されているときは、他方が描画用領域として使用されるフレームメモリ」であり、認識手段が各画素が第１のビット数で書き込まれた画像データか、各画素が前記第１のビット数とは異なる第２のビット数で書き込まれた画像データかを認識する際の画像データがフレームメモリの「第１及び第２領域に書き込まれた画像データ」であり、第１及び第２の画像データ読み出し手段が読み出す画像データを「フレームメモリの表示領域」からであり、切り換える手段が認識手段からの認識情報に基づいて、第１の画像データ読み出し手段と第２の画像データ読み出し手段とを切り換える時が「フレームメモリの表示用領域と描画用領域とを切り換える時」であるのに対して、引用発明ではそのような構成を備えていない点。 
　　　　
第５　当審の判断
　　　　そこで、上記相違点（ア）について判断する。
　上記引用刊行物Ｂには、それぞれ１画面分の容量を有する第１の領域と第２の領域とを有し、第１および第２の領域は、いずれか一方が表示用領域として使用されているときは、他方が描画用領域として使用されるフレームメモリが記載されており、引用発明の画像メモリも上記引用刊行物Ｂの「フレームメモリ」もともに書き込みと読み出しが可能な表示用メモリとして共通するものであるから、書き込みと読み出しが可能な表示用メモリとして、引用発明の「画像メモリ」の代わりにそれぞれ１画面分の容量を有する第１の領域と第２の領域とを有し、第１及び第２の領域は、いずれか一方が表示用領域として使用されているときは、他方が描画用領域として使用されるフレームメモリを用いることは当業者であれば容易になし得るものであり、このような書き込みと読み出しが可能な表示用メモリとして、１画面分の容量を有する第１の領域と第２の領域とを有し、第１および第２の領域は、いずれか一方が表示用領域として使用されているときは、他方が描画用領域として使用されるフレームメモリを採用した場合、引用発明では１画素のビット数をたとえば１，２，４，８ビットと変えて展開して書き込む処理が行われるのはフレームメモリの第１及び第２領域であるから、認識手段が各画素が１画素のビット数をたとえば１，２，４，８ビットの何れであるかを認識する際、すなわち認識手段が各画素が第１のビット数で書き込まれた画像データか、各画素が前記第１のビット数とは異なる第２のビット数で書き込まれた画像データかを認識する際にはフレームメモリの「第１及び第２領域に書き込まれた画像データ」を認識することになるのは明らかである。さらに、引用発明では１画素が１，２，４，８ビットのうちの何れかの１つのビット数で表示される１画面分の画像データがフレームメモリの表示用領域と描画用領域のそれぞれに書き込まれるものであり、例えばフレームメモリの表示用領域に１画素のビット数が１ビットの１画面分の画像データが、描画用領域に１画素のビット数が２ビットの１画面分の画像データがそれぞれ書き込まれており、表示用領域の画像データが１ビットのパラレルシリアル変換器、拡張器から１ビットずつ読み出されて１画面分表示されていた場合には、次の画面では描画用領域が表示用領域、表示用領域が描画用領域に切り換えられるとともに、表示用領域に切り換えられた１画素のビット数が２ビットの１画面分の画像データが２ビットのパラレルシリアル変換器、拡張器から２ビットずつ読み出されることとなる。このことは、フレームメモリの描画用領域に１画素が１，２，４，８ビットのいずれが書き込まれたかを認識手段が認識しており、描画用領域が表示用領域に切り換えられた時にその認識情報に基づいて対応する読み出し手段に切り換えられることは明らかであるから、切り換える手段が認識手段からの認識情報に基づいて、第１の画像データ読み出し手段と第２の画像データ読み出し手段とを切り換える時が「フレームメモリの表示用領域と描画用領域とを切り換える時」となることは自明な事項である。
　また、各画素単位が第１のビット数であるとして第１のビット数毎に順次画像データを読み出し、各画素単位が第２のビット数であるとして第２のビット数毎に順次画像データを読み出す際、各画素単位に対応したビット数毎にフレームメモリから画像データを読み出すことも周知（例えば、特開平５−４６１６２号公報の段落番号【０００３】〜【０００５】、特開昭６１−２７２７９３号公報の３頁左上欄１９行〜４頁左上欄３行、第２図のバッファレジスタ６１、第３図の読み出しレジスタ１１参照）の技術事項であるから、書き込みと読み出しが可能な表示用メモリとして、引用発明の「画像メモリ」の代わりにそれぞれ１画面分の容量を有する第１の領域と第２の領域とを有し、第１及び第２の領域は、いずれか一方が表示用領域として使用されているときは、他方が描画用領域として使用されるフレームメモリを用いる場合においても、フレームメモリの表示領域から画像を読み出す際に、フレームメモリから引用発明のごとく画像データとして８ビットを読み出し、読み出した８ビットの画像データから１画素のビット数をたとえば１，２，４，８と変えて、１画素を１ビット数毎に順次読み出すか、１画素を２ビット数毎に順次読み出すか、１画素を４ビット数毎に順次読み出すか、又は１画素を８ビットそのまま順次読み出すか、あるいは周知の技術事項のごとく、フレームメモリから１画素のビット数をたとえば１、２，４，８ビットと変えて、１画素を１ビット数毎に順次読み出すか、１画素を２ビット数毎に順次読み出すか、１画素を４ビット数毎に順次読み出すか、又は１画素を８ビット数毎順次読み出すかは当業者が必要に応じて適宜採用する選択事項にすぎないものであるから、本願発明のごとく第１及び第２の画像データ読み出し手段が読み出す画像データを「フレームメモリの表示領域」からであるとすることに何ら困難性がないものである。
　そして、本願発明によってもたらされる効果は、引用発明、引用刊行物Ｂに記載された発明及び周知の技術事項から予測される範囲内のものであり、格別のものではない。 
　したがって、本願発明は、引用発明、引用刊行物Ｂに記載された発明及び周知の技術事項に基づき当業者が容易に発明をすることができたものである。 
　
第６　むすび
　　　　以上のとおりであるから、本願発明は特許法第２９条第２項の規定により特許を受けることができないものであるので、その余の請求項に係る発明について検討するまでもなく、本件出願は、当審で通知した上記拒絶の理由によって拒絶をすべきものである。
　よって、結論のとおり審決する。