【手続補正書】
【提出日】平成24年7月27日(2012.7.27)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
本発明の一実施例による半導体装置は以下の構成を備えている。第１層間絶縁膜と、第１層間絶縁膜の上に設けられ、第１の方向において相互に所定の間隙を有するように配置され、第１の方向に対して直交する第２の方向に延びる複数の第１ダミー層とを備える。第１ダミー層を覆い、表面が平坦化された第２層間絶縁膜を備える。第２層間絶縁膜の上に設けられ、第１の方向に延びる金属抵抗素子層を備える。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
複数の第１ダミー層Ｍｄおよびタップ層Ｍａ，Ｍｂは、表面が平坦化された第２層間絶縁膜ＳＯ１２に覆われ、この第２層間絶縁膜ＳＯ１２の上には、第１の方向（Ｘ方向）に延びる金属抵抗素子層Ｒｍ２が設けられている。金属抵抗素子層Ｒｍ２は、金属配線層Ｒｍと酸化防止膜層ＳＮ１との２層構造を有している。なお、金属とは、遷移金属および遷移金属以外の金属を含み、かつ、半金属、半導体、および、非金属を含まない。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００７５
【補正方法】変更
【補正の内容】
【００７５】
複数の第１ダミー層ＭＬｄ、タップ層ＭＬａ，ＭＬｂ、および下層配線層ＭＬは、表面が平坦化された第２層間絶縁膜ＳＯ２２に覆われ、この第２層間絶縁膜ＳＯ２２の上には、第１の方向（Ｘ方向）に延びる金属抵抗素子層ＲＬｍ２が設けられている。金属抵抗素子層ＲＬｍ２は、金属配線層ＲＬｍと酸化防止膜層ＳＮ２１との２層構造を有している。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０１１１
【補正方法】変更
【補正の内容】
【０１１１】
複数の第１ダミー層ＭＬｄおよび下層配線層ＭＬは、表面が平坦化された第２層間絶縁膜ＳＯ２２に覆われ、この第２層間絶縁膜ＳＯ２２の上には、第１の方向（Ｘ方向）に延びる金属抵抗素子層ＲＬｍ２が設けられている。金属抵抗素子層ＲＬｍ２は、金属配線層ＲＬｍと酸化防止膜層ＳＮ２１との２層構造を有している。
【手続補正５】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上に設けられた第１層間絶縁膜と、
前記第１層間絶縁膜の上に設けられ、第１の方向において相互に所定の間隙を有するように配置され、前記第１の方向に対して直交する第２の方向に延びる複数の第１ダミー層と、
前記第１ダミー層を覆い、表面が平坦化された第２層間絶縁膜と、
前記第２層間絶縁膜の上に設けられ、前記第１の方向に延びる金属抵抗素子層と、
を備える、半導体装置。
【請求項２】
複数の前記金属抵抗素子層を覆う第３層間絶縁膜と、
前記第３層間絶縁膜を覆うパッシベーション膜と、を備え、
複数の前記第１ダミー層は、当該半導体装置の最上層配線層と同一の製造工程により形成された層である、請求項１に記載の半導体装置。
【請求項３】
前記金属抵抗素子層は、金属配線層と酸化防止膜層との２層構造である、請求項２に記載の半導体装置。
【請求項４】
前記パッシベーション膜は、その表面が平坦である、請求項２または３に記載の半導体装置。
【請求項５】
前記第１層間絶縁膜の上に設けられ、複数の前記第１ダミー層を前記第１の方向において両側から挟む位置に配置され、前記第２の方向において所定の間隙を隔てて配置される複数のタップ層を含み、
前記金属抵抗素子層は、前記第１の方向に延び、それぞれ前記第２の方向のおいて相互に所定の間隙を有するように複数配置され、
複数の前記金属抵抗素子層は、直列接続となるように前記第２層間絶縁膜を貫通するコンタクトプラグにより前記タップ層と電気的に接続される、請求項２から４のいずれかに記載の半導体装置。
【請求項６】
当該半導体装置は、前記最上層配線層の表面が露出する複数のパッド開口部を含み、
複数の前記パッド開口部の縁部と、前記金属抵抗素子層との距離が、１００μｍ以上離れている、請求項２から５のいずれかに記載に半導体装置。
【請求項７】
複数の前記金属抵抗素子層を覆う第３層間絶縁膜と、
前記第３層間絶縁膜の上に、前記第１の方向において相互に所定の間隙を有するように配置され、前記第２の方向に延びる複数の第２ダミー層と、を備え、
複数の前記第１ダミー層は、前記第１層間絶縁膜の上に形成される第１配線層と同一の製造工程により形成された層であり、
複数の前記第２ダミー層は、前記第３層間絶縁膜の上に形成される第２配線層と同一の製造工程により形成された層である、請求項１に記載の半導体装置。
【請求項８】
前記金属抵抗素子層は、金属配線層と酸化防止膜層との２層構造である、請求項７に記載の半導体装置。
【請求項９】
前記第１層間絶縁膜の上に設けられ、複数の前記第１ダミー層を前記第１の方向において両側から挟む位置に配置され、前記第２の方向において所定の間隙を隔てて配置される複数のタップ層を含み、
前記金属抵抗素子層は、前記第１の方向に延び、それぞれ前記第２の方向において相互に所定の間隙を有するように複数配置され、
複数の前記金属抵抗素子層は、直列接続となるように前記第２層間絶縁膜を貫通するコンタクトプラグにより前記タップ層と電気的に接続される、請求項７または８のいずれかに記載の半導体装置。
【請求項１０】
複数の前記第１ダミー層と複数の前記第２ダミー層とは、平面視において交互に配置されている、請求項９に記載の半導体装置。
【請求項１１】
前記第３層間絶縁膜の上に設けられ、複数の前記第２ダミー層を前記第１の方向において両側から挟む位置に配置され、前記第２の方向において所定の間隙を隔てて配置される複数のタップ層を含み、
前記金属抵抗素子層は、前記第１の方向に延び、それぞれ前記第２の方向において相互に所定の間隙を有するように複数配置され、
複数の前記金属抵抗素子層は、直列接続となるように前記第３層間絶縁膜を貫通するコンタクトプラグにより前記タップ層と電気的に接続される、請求項７または８のいずれかに記載の半導体装置。
【請求項１２】
複数の前記第１ダミー層と複数の前記第２ダミー層とは、平面視において交互に配置されている、請求項１１に記載の半導体装置。
【請求項１３】
基板上に設けられた第１層間絶縁膜と、
前記第１層間絶縁膜の上に設けられる最上層配線層と、
前記最上層配線層を覆う第２層間絶縁膜と、
前記第２層間絶縁膜の上に設けられる金属抵抗素子層と、
前記金属抵抗素子層を覆う第３層間絶縁膜と、
前記第３層間絶縁膜を覆うパッシベーション膜と、
前記最上層配線層の表面が露出するパッド開口部と、を備え、
前記パッド開口部の縁部と、前記金属抵抗素子層との距離が、１００μｍ以上離れている、半導体装置。
【請求項１４】
基板上に第１層間絶縁膜を形成する工程と、
前記第１層間絶縁膜の上に配線層を形成する工程と、
前記配線層のパターニングを行ない、第１の方向において相互に所定の間隙を有するように配置され、前記第１の方向に対して直交する第２の方向に延びる複数の第１ダミー層と、複数の前記１ダミー層を前記第１の方向において両側から挟む位置に配置され、前記第２の方向において所定の間隙を隔てて配置される複数のタップ層と、複数のパッド領域層とを形成する工程と、
複数の前記第１ダミー層、複数の前記タップ層、および複数の前記パッド領域層を覆う第２層間絶縁膜を形成する工程と、
複数の前記タップ層のそれぞれに連通するコンタクトホールを、前記第２層間絶縁膜に形成する工程と、
前記コンタクトホール内に、コンタクトプラグを形成する工程と、
前記第２層間絶縁膜の上に金属抵抗素子層を形成する工程と、
前記金属抵抗素子層を、前記第１の方向に延び、それぞれ前記第２の方向のおいて相互に所定の間隙を有し、前記コンタクトプラグを介在させて前記タップ層と電気的に接続されることにより直列接続となるように複数のストライプ状にパターニングを行なう工程と、
複数の前記金属抵抗素子層を覆うように、前記第２層間絶縁膜の上に第３層間絶縁膜を形成する工程と、
前記第３層間絶縁膜の上にパッシベーション膜を形成する工程と、
前記第２層間絶縁膜、前記第３層間絶縁膜、および前記パッシベーション膜を選択的に除去し、前記パッド領域層の一部が露出するパッド開口部を形成する工程と、
を備える、半導体装置の製造方法。
【請求項１５】
基板上に第１層間絶縁膜を形成する工程と、
前記第１層間絶縁膜の上に第１配線層を形成する工程と、
前記第１配線層のパターニングを行ない、第１の方向において相互に所定の間隙を有するように配置され、前記第１の方向に対して直交する第２の方向に延びる複数の第１ダミー層と、複数の前記第１ダミー層を前記第１の方向において両側から挟む位置に配置され、前記第２の方向において所定の間隙を隔てて配置される複数のタップ層と、を形成する工程と、
複数の前記第１ダミー層および複数の前記タップ層を覆う第２層間絶縁膜を形成する工程と、
複数の前記タップ層のそれぞれに連通するコンタクトホールを、前記第２層間絶縁膜に形成する工程と、
前記コンタクトホール内に、コンタクトプラグを形成する工程と、
前記第２層間絶縁膜の上に金属抵抗素子層を形成する工程と、
前記金属抵抗素子層を、前記第１の方向に延び、それぞれ前記第２の方向において相互に所定の間隙を有し、前記コンタクトプラグを介在させて前記タップ層と電気的に接続されることにより直列接続となるように複数のストライプ状にパターニングを行なう工程と、
複数の前記金属抵抗素子層を覆うように、前記第２層間絶縁膜の上に第３層間絶縁膜を形成する工程と、
第３層間絶縁膜の上に、第２配線層を形成する工程と、
前記第２配線層のパターニングを行ない、平面視において前記第１ダミー層と交互に配置される、前記第２の方向に延びる複数の第２ダミー層を形成する工程と、
を備える、半導体装置の製造方法。
【請求項１６】
基板上に第１層間絶縁膜を形成する工程と、
前記第１層間絶縁膜の上に第１配線層を形成する工程と、
前記第１配線層のパターニングを行ない、第１の方向において相互に所定の間隙を有するように配置され、前記第１の方向に対して直交する第２の方向に延びる複数の第１ダミー層を形成する工程と、
複数の前記第１ダミー層を覆う第２層間絶縁膜を形成する工程と、
前記第２層間絶縁膜の上に金属抵抗素子層を形成する工程と、
前記金属抵抗素子層を、前記第１の方向に延び、それぞれ前記第２の方向において相互に所定の間隙を有する複数のストライプ状にパターニングを行なう工程と、
複数の前記金属抵抗素子層を覆うように、前記第２層間絶縁膜の上に第３層間絶縁膜を形成する工程と、
複数の前記金属抵抗素子層のそれぞれに連通するコンタクトホールを、前記第３層間絶縁膜に形成する工程と、
前記コンタクトホール内に、コンタクトプラグを形成する工程と、
第３層間絶縁膜の上に、第２配線層を形成する工程と、
第２配線層のパターニングを行ない、平面視において、下層に位置する前記第１ダミー層と交互に配置される、前記第２の方向に延びる複数の第２ダミー層と、複数の前記第１ダミー層を前記第１の方向において両側から挟む位置に配置され、前記第２の方向において所定の間隙を隔てて配置される複数のタップ層とを形成する工程と、を備え、
複数の前記金属抵抗素子層は、前記コンタクトプラグを介在させて前記タップ層と電気的に接続されることにより直列接続となる、半導体装置の製造方法。