【事件の表示】
　特願２００２−　７９３５６「コンピュータ・ネットワーク及びコンピュータ可読媒体」拒絶査定不服審判事件〔平成１４年１２月２０日出願公開、特開２００２−３６６５３３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１４年３月２０日の出願（パリ条約による優先権主張２００１年３月２２日、米国）であって、同年１２月１２日付け拒絶理由に対して平成１５年２月１７日付けで手続補正がなされたが、同年３月１０日付けで拒絶査定がなされ、これに対し同年４月１７日付けで拒絶査定に対する審判請求がなされるとともに、同年５月１５日付けで手続補正がなされたものである。
　
２．平成１５年５月１５日付けの手続補正についての補正却下の決定
［補正却下の決定の結論］
　　平成１５年５月１５日付けの手続補正を却下する。
［理由］
（１）補正後の本願発明
　平成１５年５月１５日付けの手続補正（以下、「本件補正」という）により、特許請求の範囲の請求項１は、
　
「【請求項１】　コンピュータ・ネットワークにおいて、当該ネットワークを構成する複数のプロセッサを有し、前記プロセッサの各々が、同じ命令セット・アーキテクチャを有する複数の第１の処理ユニットと、前記第１の処理ユニットを制御するための第２の処理ユニットとを有し、前記第１の処理ユニットが、前記ネットワークを介して伝送されるソフトウェア・セルを処理するために作動可能であり、前記ソフトウェア・セルの各々が、前記命令セット・アーキテクチャと互換性のあるプログラムと、前記プログラムと関連付けられたデータと、前記ネットワークを介して伝送される前記ソフトウェア・セルのすべての間で前記ソフトウェア・セルを一意的に識別するための識別子と、を有し、
　前記コンピュータ・ネットワークは、それぞれ前記プロセッサを少なくとも一つ備えたコンピュータが複数接続されて成るものであり、
　前記複数のコンピュータは、それぞれ同一もしくは異なる数の前記プロセッサを有するコンピュータから成るものであることを特徴とするコンピュータ・ネットワーク。」
　
と補正された。
　上記補正は、請求項１に記載した発明を特定するために必要な事項である「コンピュータ・ネットワーク」について「それぞれ前記プロセッサを少なくとも一つ備えたコンピュータが複数接続されて成るものであり、前記複数のコンピュータは、それぞれ同一もしくは異なる数の前記プロセッサを有するコンピュータから成るものである」との限定を付加するものであって、特許法第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものに該当する。
　
　そこで、本件補正後の前記請求項１に記載された発明（以下、「本願補正発明」という）が特許出願の際独立して特許を受けることができるものであるか（特許法第１７条の２第５項において準用する同法第１２６条第４項の規定に適合するか）について以下に検討する。
　
（２）引用文献
　原査定の拒絶の理由に引用された刊行物である特開平５−１５１１８３号公報（以下、引用文献１という）には、図面とともに次の事項が記載されている。
（ａ）「【００１３】以下、本発明の一実施例におけるシステム構成例を図１を用いて説明する。複数の演算プロセッサより構成される（１）から（ｎ）までｎ個（ｎは２以上の自然数）の並列演算集合体１が、計算機リンケイジ２により接続されている。計算機リンケイジ２は、複数の計算機を相互に接続できるものであれば、汎用ネットワーク，専用ネットワークのいずれでもよい。該汎用計算機リンケイジ２を介して複数の並列演算集合体１を相互接続することができる。ホストプロセッサ３は全ての並列演算集合体に対し初期プログラムのローデイング、演算パラメータおよびデータの付与、並列演算集合体内のプロセッサエレメント(以下ＰＥと称す)間接続形態，並列演算集合体にまたがるＰＥ間接続形態，各ＰＥ内プログラム動作の指定、各並列演算集合体の動作状態の管理、演算結果の読みだしのすべてまたはその一部を計算機リンケイジ２を介して実施する。ビデオ端末装置４はホストプロセッサ３に接続されシステム全体の運用、プログラム開発に関するマンマシンコミュニケーションに使用される。ＰＥ間情報交換伝送路５は、並列演算集合体を構成する各ＰＥより接続可能であり、主として並列演算集合体をまたがるＰＥ間の情報交換伝送路として使用される。並列演算集合体にまたがるＰＥ間情報交換伝送路網６は各ＰＥよりのＰＥ間情報交換伝送路５の集合であり、ＰＥ間情報伝送機能のほかに伝送路接続交換機能を有する。単数または複数の並列演算集合体に対する演算データの付与は計算機リンケイジ２あるいはＰＥ間情報交換伝送路５を介して行なうことができる。
【００１４】図２は並列演算集合体１の内部構成例を示した図である。ＰＥ１１((１）から（ｍ）までｍ個（ｍは２以上の自然数))が演算処理を担当するプロセッサであり、該並列演算集合体１は複数のＰＥより構成されている。管理プロセッサ７は、該並列演算集合体１の全体の動作を制御統括するものであり、一般の１６ビットあるいは３２ビットマイクロプロセッサを採用したマイクロプロセッサボードでよい。メモリ８は該管理プロセッサ７の処理プログラムとデータの格納、および作業領域として使用するものである。外部インターフェイス９は、該並列演算集合体１をホストプロセッサ３と連結するために使用する。同期制御部１０は並列・パイプライン処理を行なう複数ＰＥ１１に対し、ＰＥ同期制御信号線１３を介して、処理開始のタイミング制御を行なう。該処理開始タイミングは該並列演算集合体の内部処理状態から求められる場合と、外部同期信号線１８により外部同期による場合がある。バススイッチ網１２は、該複数ＰＥ１１の接続形態を任意に実現し、該並列演算集合体内のＰＥ群に対し所望の並列・パイプライン処理構造を実現する。接続制御部１３は処理対象のアルゴリズムに対応して決定されたＰＥ群の接続形態を実現するようにバススイッチ網接続制御信号線１５を介してバススイッチ網１２の内部接続状況を制御する。管理プロセッサバス１４は、管理プロセッサ７が処理の進行状態あるいは外部よりの指令に基づきＰＥ群、接続制御部１３他、バス１４に接続されている装置を制御するためのデータ経路であり、共通のアドレスバス，データバス及び制御信号線より構成され複数のプロセッサ，制御部，インターフェイス部を制御し情報交換することができればよく、広く知られている汎用のマイクロコンピュータ用入出力バスであればいずれでもよい。並列演算集合体内ＰＥ間インターフェイスバス１６はＰＥが相互に相手側のメモリをメモリバスにより直接読み書きするためのメモリバスである。
【００１５】図３は、ＰＥ１１の内部構造である。管理プロセッサリンケイジ２０は、管理プロセッサ７との情報交換用であり、管理プロセッサ７が処理の進行状態あるいは外部よりの指令に基づきＰＥ群などを制御するためのデータ経路であり、共通のアドレスバス，データバス及び制御信号線より構成され複数のプロセッサ制御部，インターフェイス部を制御し情報交換することができればよく、ひろく知られている汎用のマイクロコンピュータ用入出力バスであればいずれでもよい。管理プロツセサ７は管理プロセッサリンケイジ２０を介して、ＰＥ処理部１９に対する処理プログラムのローデイング、処理パラメータの設定変更，処理内容の変更制御を行なうほか、ＰＥ処理部１９の処理結果および内部状態を得ることができる。ＰＥ処理部１９は高速演算に適したプロセッサが好ましく、例えば汎用のデイジタル信号プロセッサ（以下ＤＳＰと略称する）でよい。演算プロセッサメモリバス３１はＰＥ処理部１９が高速メモリをアクセスするためのバスである。ＰＥ間インターフェイスバス（交替バッファメモリ不付）３２は、接続されている他のＰＥの交替バッファメモリを直接メモリアクセスするためのバスであり、データバスとアドレスバスより構成されている。図３では、バス３２が２本の場合を示しているが、バスの本数分だけ交替バッファメモリを介して接続可能な他のＰＥを接続できる。ＰＥ間インターフェイスバス(交替バッファメモリ付)３３は、他のＰＥより自ＰＥ内の交替バッファメモリをアクセスさせることによりＰＥ間のデータ伝送を実現させるためのものである。バス３３が２本である理由はバス３２の場合と同様である。交替バッファメモリ（１）２１、と交替バッファメモリ（２）２２は、メモリバス切り替えスイッチ２７を経由して自ＰＥ処理部１９と他のＰＥの処理部のＰＥ間インターフェイスバス（交替バッファメモリ不付）３２に接続される。メモリバス切り替えスイッチ２７にはそれぞれアドレスバスとデータバスより構成されるバスが４組接続可能であり、２組ずつのバス群に対し、メモリバス切り替えスイッチ制御信号線３０の状態により該内部接続状態を順接続と逆接続に切り替えることができる。この結果、２組ある交替バッファメモリを、交替バッファメモリの一方に前記プロセッサが情報交換用データを書き込んでいる間に、もう一方の交替バッファメモリの内容を情報交換伝送路経由で接続先のプロセッサの情報交換伝送路制御部交替バッファメモリに伝送する第１の処理フェーズと、前記交替バッファメモリの役割を入れ替え、前の処理フェーズでプロセッサがデータを書き込んだ交替バッファメモリの内容を情報交換伝送路経由で接続先のプロセッサの情報交換伝送路制御部交替バッファメモリに伝送し前記第１の処理フェーズで情報伝送した交替バッファメモリにプロセッサが情報交換用データを書き込む第２の処理フェーズという処理フェーズ毎に切り替え接続することができる。バス３２，バス３３によるＰＥ間接続は高速メモリをメモリバスによりパラレル信号として直接アクセスすることが可能である。すなわち、１語あたりメモリアクセスタイムと同等乃至６倍の時間でＰＥ間の情報伝送を行なうことができる。メモリアクセス時間が１語当り５���ｎｓとすると、２０ＭＷ／ｓのＰＥ間の情報伝送が可能である。
【００１６】ＰＥ間情報交換伝送路５は異なった並列演算集合体にまたがるＰＥ間情報交換伝送路であり、伝送路３２，３３に対比して長距離の伝送を行なうため、ビットシリアル形式の光フアイバ伝送路を使用する。シリアル伝送変換制御部３５はＰＥ処理部１９からの制御指令をシリアル伝送制御信号線３４で受け、交替バッファメモリ２３，２４のいずれか一方に格納されている情報を読みだしビットシリアルデータに変換した後、電子−光変換を施して伝送路５に送出する。伝送路５は極力高速伝送が可能であることが必要であるが、同時に小型かつ低コストであることが望ましく、たとえば汎用の時分割多重化光シリアル伝送路を採用することができる。シリアル伝送変換制御部３５に接続されるメモリバス切り替えスイッチ２８，交替バッファメモリ２３，２４の動作はすでに述べたメモリバス切り替えスイッチ２７，交替バッファメモリ２１，２２と同様である。伝送路５の信号はビットシリアル伝送であるため１００Ｍｂｐｓ程度の情報伝送が可能であり、２５ＭＢ／ｓ乃至６.２５ＭＷ／ｓ の伝送速度となる。
【００１７】以上のように、バス３２，バス３３の伝送速度は、伝送路５の伝送速度の３倍から５倍の速度であり、バス３２，バス３３における情報伝送を高速伝送とすれば、伝送路５による情報伝送は中速伝送といえる。また、バス３２，バス３３はパラレル伝送で有るため信号間のビット同期の問題が発生しやすく長距離伝送が困難である反面、伝送路５の伝送はビットシリアル伝送であり、信号間の同期の問題が起こりにくいため、バス３２及びバス３３に比較して長距離伝送が可能となる。」
　
（ｂ）「【００２１】ここで、並列・パイプライン処理の対象となる一まとまりの処理を一フェーズの処理と呼び図６ａの場合について以下記述する。なおここで言う「フェーズ」は図３におけるフェーズと同一の定義である。フェーズ１の処理では、演算プロセッサ（ａ）１９は交替バッファメモリ（ａ−４−１）２５に接続されており演算結果を格納することができる。バススイッチ網６の論理的動作を接続された２組のＰＥ間に着目してみると、データ送信側ＰＥでは、データ伝送形態をパレレルからシリアルへ変換し、さらに電子的信号から光学的信号に変換して光ファイバーに送出する。一方、データ受信側ＰＥでは送信側の逆変換をするので、論理的には図６ａのように直結ラインとして単純化できる。フェーズ１終了によりメモリバス切り替えスイッチ２９が切り替わり、フェーズ２の処理では、交替バッファメモリ（ａ−４−２）２６が演算プロセッサ（ａ）１９に接続され演算結果の格納と必要に応じ作業領域として使用される。フェーズ１で交替バッファメモリ２５に格納されたデータはフェーズ２では演算プロセッサ（ａ）１９より切り離され、バススイッチ網６を経由して接続先のＰＥの受信用交替バッファメモリ（ｂ−３−２）３８にシリアル伝送される。このシリアル伝送はフェーズ２に実施される。フェーズ２では演算プロセッサ（ｂ）３６が交替バッファメモリ（ｂ−３−１）３７に接続されているが、フェーズ３ではメモリバス切り替えスイッチ３９が切り替わり、交替バッファメモリ（ｂ−３−２）３８が演算プロセッサ（ｂ）３６に接続されるので、フェーズ１に演算プロセッサ（ａ）１９が処理した結果を用いて演算プロセッサ（ｂ）３６の処理が実施できる。以下、交替バッファメモリ２５，２６，３７，３９をメモリバス切り替えスイッチ２９，３９を用いて処理フェーズ毎に切り替えることにより、隣接して接続された２つのＰＥはパイプライン演算をすることができる。交替バッファメモリ２３，２４，４０，４１およびメモリバス切り替えスイッチ２８，４２も接続先のＰＥに対して同様にパイプライン処理を実施するために使用される。処理フェーズの切り替えは外部同期信号線１８により同期して実施される。」
　
　これらの記載によれば引用文献１には、
　
　複数の計算機を相互に接続できる汎用ネットワークないし専用ネットワークからなる計算機リンケイジに接続されている複数の並列演算集合体において、該並列演算集合体の各々が複数の演算プロセッサより構成され、前記並列演算集合体は、演算処理を担当するｍ個（ｍは２以上の自然数)のプロセッサエレメントと、該並列演算集合体の全体の動作を制御統括する管理プロセッサとを有し、前記ｍ個のプロセッサエレメントが、前記計算機リンケイジを介してローディングないし付与されるプログラム、演算パラメータおよびデータに基づいて並列・パイプライン処理するために作動可能であり、
　前記計算機リンケイジは、それぞれｍ個のプロセッサエレメントより構成される複数の並列演算集合体が接続されている、
　複数の計算機を相互に接続できる汎用ネットワークないし専用ネットワークからなる計算機リンケイジに接続されている複数の並列演算集合体。
　
の発明（以下「引用文献１記載の発明」という）が開示されていると認めることができる。
　
　同じく、原査定の拒絶の理由に引用された刊行物である特開平８−１８００１８号公報（以下、引用文献２という）には、図面とともに次の事項が記載されている。
　
（ｃ）「【請求項１】　通信媒体によって接続された複数のノードを含む分散処理システムにおいて、
各ノードが、
前記通信媒体を通じて他のノードと通信するための通信手段と、
他のノードに依頼すべきジョブを生成する生成手段と、
前記ジョブに、ジョブの命令の実行のための補助情報を付加する付加手段と、
前記ジョブを前記通信手段を通じて他のノードに送信して実行を依頼する依頼手段と、
他のノードから送信されたジョブを受任する受任手段と、
受任したジョブの前記補助情報に基づいて、当該ジョブの実行の準備を行う準備手段と、
ジョブの命令を実行する実行手段と、
前記実行の結果を処理する事後処理手段と、
を有することを特徴とする分散処理システム。」
　
（ｄ）「【００４６】ここで、図３はジョブ２の生成の手順を示すフローチャート、図４は生成されるジョブ２ごとのデータ構造を示す。すなわち、各ジョブ２はこの図４に示すようにヘッダ部、手続き部、データ部から構成される。このうちヘッダ部はジョブ２全体の属性を示す形式的情報、手続き部はジョブ２の内容として実行されるべき命令群、データ部は手続きの実行に要するデータであり、必要な場合にセットされる。」
　
（ｅ）「【００５０】次に、ヘッダ中の「制約条件」が決定される（図５）。制約条件は手続きを実行するための制約事項であり主にアクセスコントロールに関して実行ユーザＩＤ、実行ディレクトリを定義する。この内容となる値は、必要な場合にはアプリケ
ーション又はスケジューラによって与えられる。
【００５１】さらに、ヘッダ最後の「実行後の処理」がセットされる。通常、手続きが実行された結果を要求元に返送する場合にＲｅｔｕｒｎ（ステップ４６，４７）、他のノードに転送する場合はＳｅｎｄ（ステップ４８，４９）がセットされる。「実行後の処理」は、一定の目的を達成するため複数連続したものとして生成されるジョブ２（以下「複合ジョブ」という）の場合には次のようにセットされる。なお、図６は、複合ジョブのデータ構造を示す。複合ジョブを構成する各ジョブ２は上記のような手順の繰り返しによって生成される。
【００５２】複合ジョブの場合、次に継続手続きがあり次の手続きの結果の転送を待つ場合はＮｅｘｔＷａｉｔを（ステップ５０，５１，５３）、手続きの処理結果を次の手続きに引き渡す場合はＮｅｘｔＤａｔａをセットする（ステップ５１，５２）。なお、Sendの場合のみ、その直後に転送先ネットワークアドレスを定義する（ステップ４９）。この項目が設定されておらずデフォルトの場合、受任側ノードでは命令実行後何もせず終了となる。
【００５３】なお、ジョブ２には、ジョブ２をネットワーク上で一意に識別するためのジョブＩＤが生成・付加される。ジョブＩＤは図７に示すようにネットワーク上の位置を示すネットワークアドレス、要求ユーザのユーザＩＤ、要求コンピュータ内での要求シリアル番号の組み合わせを含む。図８は、ジョブＩＤが付加されたジョブ２の状態を示す。」
　
　これらの記載によれば引用文献２には、
　
　通信媒体によって接続された複数のノードを含む分散処理システムにおいて、他のノードに依頼すべきジョブをヘッダ部、手続き部、データ部から構成し、このうちヘッダ部はジョブ全体の属性を示す形式的情報、手続き部はジョブの内容として実行されるべき命令群、データ部は手続きの実行に要するデータで構成し、前記ジョブには、前記ジョブをネットワーク上で一意に識別するためのジョブＩＤが生成・付加されること
　
の発明（以下、「引用文献２記載の発明」という）が開示されている。
　
（３）対比
　そこで、本願補正発明と引用文献１記載の発明とを比較すると、引用文献１記載の発明の「ｍ個（ｍは２以上の自然数)のプロセッサエレメント」は本願補正発明の「複数の第１の処理ユニット」に相当する。
　ここで、引用文献１記載の発明における「並列演算集合体」は、管理プロセッサとｍ個のプロセッサエレメントからなる演算処理を行う計算機を構成するものであり、これが「汎用ネットワークないし専用ネットワークからなる計算機リンケイジに接続」されていることから、このようなネットワーク構成は本願補正発明の「コンピュータ・ネットワーク」に相当する。
　また、引用文献１記載の発明における「管理プロセッサ」は並列演算集合体の全体の動作を制御統括している点を勘案すれば、前記並列演算集合体を構成するプロセッサエレメントの動作も制御していることは自明であるから、前記「管理プロセッサ」は本願補正発明における「第１の処理ユニットを制御する」機能を備えた「第２の処理ユニット」に相当する。
　さらに、引用文献１記載の発明における「ｍ個のプロセッサエレメント」は、計算機リンケイジを介してローディングないし付与されるプログラム、演算パラメータおよびデータに基づくを並列・パイプライン処理にて行っているが、プログラムをローディングすることで協働動作するプロセッサ各々の命令セットを同じものとすることは本出願前において技術常識である点を勘案すれば、前記「ｍ個のプロセッサエレメント」は、本願補正発明の「プロセッサの各々が、同じ命令セット・アーキテクチャを有する」ことに相当する構成を有している。
　くわえて、引用文献１記載の発明における「複数の並列演算集合体」は、「それぞれｍ個のプロセッサエレメントと管理プロセッサとを有する」ことから、本願補正発明における「同一もしくは異なる数の前記プロセッサを有する」構成に包含される構成を有している。
　また、引用文献１記載の発明ではコンピュータ・ネットワークを介して伝送される対象を「プログラム、演算パラメータおよびデータ」としている一方、本願補正発明では「ソフトウェア・セル」としており、引用文献１記載の発明と本願補正発明はネットワークを介して伝送される対象が、情報であるという上位概念で一致する。
　
　してみると、引用文献１記載の発明と本願補正発明とは、
　
　コンピュータ・ネットワークにおいて、当該ネットワークを構成する複数のプロセッサを有し、前記プロセッサの各々が、同じ命令セット・アーキテクチャを有する複数の第１の処理ユニットと、前記第１の処理ユニットを制御するための第２の処理ユニットとを有し、前記第１の処理ユニットが、前記ネットワークを介して伝送される情報を処理するために作動可能であり、
　前記コンピュータ・ネットワークは、それぞれ前記プロセッサを少なくとも一つ備えたコンピュータが複数接続されて成るものであり、
　前記複数のコンピュータは、それぞれ同一もしくは異なる数の前記プロセッサを有するコンピュータから成るものであることを特徴とするコンピュータ・ネットワーク。
　
の点で一致し、以下の点で相違する。
　
（相違点）
　コンピュータ・ネットワークを介して伝送され第１の処理ユニットで処理される情報が、本願補正発明ではソフトウェア・セルであって、その各々が、命令セット・アーキテクチャと互換性のあるプログラムと、前記プログラムと関連付けられたデータと、ネットワークを介して伝送される前記ソフトウェア・セルのすべての間で前記ソフトウェア・セルを一意的に識別するための識別子とを有しているのに対し、引用文献１記載の発明ではプログラム、演算パラメータおよびデータではあるものの、これら情報の具体的な構成については開示されていない点。
　
（４）判断
　そこで、上記相違点について検討する。
　先ず、前記引用文献２記載の発明についてみると、前記引用文献２記載の発明における「手続きの実行に要するデータ」は、計算機における手続きの実行がプログラムによってなされるという技術常識を勘案すれば、本願補正発明の「前記プログラムと関連付けられたデータ」に相当し、また、前記引用文献２記載の発明における「ジョブの内容として実行されるべき命令群」は、該命令群を受け取った各ノードがこれら命令群を理解して実行できることを示唆するものであって、そのためには該命令群は各ノードに対して互換性を有する必要があることは当業者にとって自明なことであるから、本願補正発明の「命令セット・アーキテクチャと互換性のあるプログラム」に相当するものである。
　さらに、前記引用文献２記載の発明における「ジョブには、前記ジョブをネットワーク上で一意に識別するためのジョブＩＤが生成・付加される」構成は、ネットワークを介して伝送されるジョブのすべての間で各ジョブを一意的に識別するための識別子を各ジョブそれぞれに付加する構成を示すものであるから、このようなジョブＩＤを付加したジョブは、本願補正発明の「ソフトウェア・セル」に相当する構成を有している。
　してみると、前記引用文献２記載の発明は、コンピュータ・ネットワークを介して伝送されノードで処理される情報として、ソフトウェア・セルであって、その各々が、命令セット・アーキテクチャと互換性のあるプログラムと、前記プログラムと関連付けられたデータと、ネットワークを介して伝送される前記ソフトウェア・セルのすべての間で前記ソフトウェア・セルを一意的に識別するための識別子とを有しているものを開示している。
　そして、引用文献１，２記載の発明が、いずれも複数の計算機やノードを相互に接続できるネットワークを介して伝送したプログラムを含む情報に基づいて処理を行うコンピュータ・ネットワークに関するものであるから、引用文献１記載の発明におけるネットワークで伝送されるプログラム、演算パラメータおよびデータの構成として、引用文献２記載の発明を採用してソフトウェア・セルで構成し、該ソフトウェア・セルの各々を命令セット・アーキテクチャと互換性のあるプログラムと、前記プログラムと関連付けられたデータと、ネットワークを介して伝送される前記ソフトウェア・セルのすべての間で前記ソフトウェア・セルを一意的に識別するための識別子とを有する構成とすることは、当業者が容易になし得たことである。
　
　そして、本願補正発明の作用効果も、引用文献１、及び、引用文献２記載の発明から当業者が予測できる範囲のものである。
　
　したがって、本願補正発明は、引用文献１、及び、引用文献２記載の発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。
　
（５）むすび
　以上のとおり、本件補正は、特許法第１７条の２第５項で準用する同法第１２６条第４項の規定に違反するものであり、特許法第１５９条第１項で準用する特許法第５３条第１項の規定により却下されるべきものである。
　
３．本願発明について
　平成１５年５月１５日付けの手続補正は上記のとおり却下されたので、本願の請求項１に係る発明（以下、同項記載の発明を「本願発明」という）は、同年２月１７日付け手続補正書の特許請求の範囲の請求項１に記載された事項により特定される、以下のとおりのものである。
「【請求項１】　コンピュータ・ネットワークにおいて、
　当該ネットワークを構成する複数のプロセッサを有し、前記プロセッサの各々が、同じ命令セット・アーキテクチャを有する複数の第１の処理ユニットと、前記第１の処理ユニットを制御するための第２の処理ユニットとを有し、前記第１の処理ユニットが、前記ネットワークを介して伝送されるソフトウェア・セルを処理するために作動可能であり、前記ソフトウェア・セルの各々が、前記命令セット・アーキテクチャと互換性のあるプログラムと、前記プログラムと関連付けられたデータと、前記ネットワークを介して伝送される前記ソフトウェア・セルのすべての間で前記ソフトウェア・セルを一意的に識別するための識別子と、を有することを特徴とするコンピュータ・ネットワーク。」
　
（１）引用文献
　原査定の拒絶の理由に引用された引用文献１、及び、引用文献２の記載事項は、前記「２．（２）」に記載したとおりである。
　
（２）対比・判断
　本願発明は、前記２．で検討した本願補正発明から
「前記コンピュータ・ネットワークは、それぞれ前記プロセッサを少なくとも一つ備えたコンピュータが複数接続されて成るものであり、前記複数のコンピュータは、それぞれ同一もしくは異なる数の前記プロセッサを有するコンピュータから成るものである」を省いたものである。
　そうすると、本願発明の構成要件を全て含み、さらに他の構成要件を付加したものに相当する本願補正発明が、前記「２．（４）」に記載したとおり、引用文献１、及び、引用文献２に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、引用文献１、及び、引用文献２記載の発明に基づいて、当業者が容易に発明をすることができたものである。
　
（３）むすび
　以上のとおり、本願発明は、引用文献１、及び、引用文献２記載の発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。