【事件の表示】
　特願２００３−　５５６７２「電子的構造体およびその形成方法」拒絶査定不服審判事件〔平成１５年１０月　３日出願公開、特開２００３−２８２７８６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明 
　本願は、平成１５年３月３日（パリ条約による優先権主張２００２年３月２０日、米国）の出願であって、その請求項１〜２０に係る発明は、平成１６年１２月２０日付の手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１〜２０に記載された事項により特定されるとおりのものと認められるところ、そのうち、請求項１に係る発明（以下、「本願発明」という。）は、次のとおりのものである。 
　
「【 請求項１】複数のセグメントに分割された基板と、
　前記セグメントの各々に電気的に接続された半導体素子と
　を有する電子的構造体であって、
　前記基板がチップキャリヤであることを特徴とする
　電子的構造体。」
　
２．引用刊行物及びその摘記事項 
　原査定の拒絶の理由に引用した、本願の優先権主張の日前である平成８年２月２７日に頒布された特開平８−５５８７５号公報（以下、「刊行物」という。）には、次の事項が記載されている。 
  
（１）刊行物（特開平８−５５８７５号公報）
（１ａ）「【００１１】従来から半導体装置の不良は、接続点数に大きく依存し、半導体チップ内の素子そのものの不良よりも、半導体チップと配線基板との接続部の不良に起因するところが大きいとされている。この接続部の不良は、半導体チップと配線基板との熱膨張係数の相違に起因して半導体チップと配線基板との接続部で発生する歪が主な原因とされている。
【００１２】そして、この種の不良は、半導体チップの寸法が大形化し、電極数が増え、電極サイズが急速に微細化されつつあるフリップチップ実装方式の半導体装置において特に問題となりつつある。その接続部が大きければ多少の歪が発生してもその歪を接続部で吸収することができるが、その接続部が微細化されつつあるため、僅かな位置ずれ等でも歪の発生により接続部の破壊につながるからである。
【００１３】本発明はの目的は、フリップチップ実装方式を用いる半導体装置のバンプ接続部における信頼性を向上させることのできる技術を提供することにある。」
　
（１ｂ）「【００１６】すなわち、本発明の半導体装置は、複数に分割された各々の配線基板上に１つの半導体チップが重なるように第１バンプを介して実装されてなるものである。」
　
（１ｃ）「【００１８】【作用】半導体チップと配線基板とを接続する第１バンプに加わる歪は半導体チップにおける最大バンプ間距離に比例する。この最大バンプ間距離は、バンプ形成領域の対角線上において最も外側に配置されたバンプ間の距離である。
【００１９】上記した本発明の半導体装置によれば、配線基板が複数に分割されていることにより、最大バンプ間距離を小さくすることができるので、第１バンプに加わる歪を低減することが可能となる。」
　
（１ｄ）「【００２４】本実施例１の半導体装置は、例えば図１および図２に示すようなＢＧＡ（Ball Grid ArraY)１ａであり、半導体チップ２と、半導体チップ２を搭載するパッケージ基板（配線基板，熱歪緩和板）３と、半導体チップ２を封止するモールドレジン４とを有している。
・・・
【００２８】この半導体チップ２の主面上の外部端子２ａは、パッケージ基板３の主面上の端子３ａと第１バンプであるＣＣＢバンプ電極（以下、単にバンプ電極という）５ａを介して電気的に接続されている。すなわち、半導体チップ２は、バンプ電極５ａを介してパッケージ基板３のチップ搭載面上に実装されている。・・・
【００２９】パッケージ基板３は、例えばガラス布基材ポリイミド樹脂またはガラス布基材ビスマレイドトリアジン等を基体とした銅張積層プリント基板等からなり、その熱膨張係数は、例えば１３〜１６×１０-6／℃程度である。なお、図示はしないが、パッケージ基板３の各配線層には、例えば銅（Ｃｕ）からなる内層配線が形成されている。
・・・
【００３１】ところで、本実施例１においては、１個の半導体チップ２が実装されるパッケージ基板３が、例えば４個に等分割されている。個々のパッケージ基板３は、例えば四角形状である。ただし、半導体チップ２は、個々のパッケージ基板３に対して平面的に均等に重なるように配置されている。
【００３２】そして、これにより、本実施例１においては、半導体チップ２とパッケージ基板３との熱膨張係数差によりバンプ電極５ａに加わる歪を大幅に低減することが可能な構造となっている。」
　
（１ｅ）図１、及び図２には、複数に分割されたパッケージ基板３の各々に半導体チップ３が接続されていることが示されている。
　
３．対比・判断
　上記摘記事項（１ａ）〜（１ｅ）を総合すると、刊行物には、「複数に分割されたパッケージ基板と、当該分割されたパッケージ基板の各々に電気的に接続された半導体チップとを有する半導体装置」の発明（以下、「刊行物発明」という。）が記載されていることになる。
　そこで、本願発明と刊行物発明とを対比すると、刊行物発明の「半導体装置」は本願発明の「電子的構造体」に外ならず、刊行物発明の「複数に分割されたパッケージ基板」、及び「半導体チップ」は、本願発明の「複数のセグメントに分割された基板」、及び「半導体素子」にそれぞれ相当するから、両者は、「複数のセグメントに分割された基板と、前記セグメントの各々に電気的に接続された半導体素子とを有する電子的構造体」の点で一致し、次の点で一応相違する。 
　
　相違点： 本願発明では、基板がチップキャリヤであるのに対し、引用発明では、基板がパッケージ基板である点。
　
　そこで、上記相違点について検討する。
　一般にチップキャリヤとは、「ＬＳＩパッケージとして最も小型化を狙ったもの」であって、代表的なチップキャリヤとして、「(1)ＳＯＪ(Small Outline J-Bend Package), (2)PLCC(Plastic Leaded Chip Carrier),(3)LCC(Leadless Chip Carrier), (4)TAB(Tape Automated Bonding)などがある」（（社）ハイブリッドマイクロエレクトロニクス協会編，「エレクトロニクス実装技術用語辞典」，株式会社工業調査会，１９９２年１月２０日初版発行，第１２８頁、「チップキャリヤ」の項）とされており、チップキャリヤは、ＳＯＪのようなＪ字型のリードを一元的に配置したパッケージ以外にも、様々なパッケージにおいて用いられているものである。そして、ＢＧＡの技術分野において、チップキャリヤ（又はチップキャリア）とは、半導体素子を積載し、当該半導体素子と電気的に接続した基板部材を示すことは、例えば、特開平９−２７５１２３号公報（チップキャリア１２、【０００２】、【０００３】、第１２図参照）、特開平９−９２６８５号公報（チップキャリア２０、【０１１２】、【０１１３】、第１図、第５図参照）、特開平１１−１０２９３４号公報（チップ・キャリア２０，【０００２】、【０００５】、第１図参照）等を見れば分かるように周知である。
　してみると、刊行物発明のパッケージ基板は、ＢＧＡ技術を対象とし、半導体素子を積載し、当該半導体素子と電気的に接続されている（上記摘記事項（１ｄ）参照）から、チップキャリヤに相当するものといえるので、上記相違点は実質的な相違点ではない。
　
４．むすび
　以上のとおり、本願発明は、刊行物に記載された発明であるから、特許法第２９条第１項第３号に該当し、特許を受けることができない。 
　したがって、他の請求項に係る発明について検討するまでもなく、本願は拒絶すべきものである。
　よって、結論のとおり審決する。