【事件の表示】
　平成　６年特許願第５１１３７７号「不揮発性集積記憶回路」拒絶査定不服審判事件〔平成　６年　５月１１日国際公開、ＷＯ９４／１０６８６、平成　８年　８月　６日国内公表、特表平　８−５０７４１１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、１９９３年１１月２日（パリ条約による優先権主張外国庁受理１９９２年１１月２日、アメリカ合衆国）を国際出願日とする出願であって、平成１６年１１月８日付けで拒絶査定がなされ、これに対して、平成１７年２月１０日に拒絶査定に対する審判請求がなされるとともに、同年３月１１日に手続補正がなされ、その後、当審において、平成１８年３月７日付けで審尋がなされ、これに対して、同年６月１２日に回答書が提出され、その後、当審において、同年９月６日付けで拒絶理由が通知され、期間延長された指定期間内である平成１９年２月５日に手続補正書及び意見書が提出されたものである。
　
２．当審における平成１８年９月６日付けの拒絶理由通知
　当審において、平成１８年９月６日付けで通知した拒絶の理由のうち、「理由２）本件出願は、明細書及び図面の記載が下記の点で不備のため、特許法第３６条第５項第２号に規定する要件を満たしていない。」の内容は以下のとおりである。
「理由２．［特許法第３６条について］
　［請求項１について］
(a)「基板中に形成されてかつ該基板中にメモリー・トランジスターと誘電体記憶材料とバイアス回路と検知回路とを有しており」については、
「メモリー・トランジスターと誘電体記憶材料」は別の構成か、また、［誘電体記憶材料」が「メモリー・トランジスター」の構成の一部であるか明確でなく、さらに、両者の位置関係も明確でない。
(b)「該メモリー・トランジスターはソースとドレインとゲートとを具えており」については、
「該メモリー・トランジスター」が「ソースとドレインとゲートと」のみを具えるとすると、どのようにして、「消去」状態と、「プログラムされた」状態が発生するか明確でなく、「不揮発性集積記憶回路」の構成が明確でない。
(c)「該バイアス回路は選択された読出しバイアス電圧をメモリー・トランジスターのゲート、ドレインおよびソースに印加し」については、
「バイアス回路」は「読出しバイアス電圧」のみを印加するのか、また、基板電圧はどうするのかなど、印加電圧及び電圧を印加する「部分」についての記載が、明確でない。
(d)「検知回路は記憶回路がプログラムされた後において行われる読出し動作においてメモリー・トランジスターのソースとドレイン間に流れかつ誘電体記憶材料のプログラム可能な記憶状態に応じて変化する電流を検知し」については、
　(d1)「検知回路」の機能のみが記載されており、具体的構成が記載されていない。
　(d2)「誘電体記憶材料」と他の構成要素との位置関係が不明なため、「誘電体記憶材料のプログラム可能な記憶状態」がどのような具体的構成を意味するか不明である。
　(d3)「誘電体記憶材料のプログラム可能な記憶状態」では、具体的にどのような状態であるか明確でないから、「検知回路」は、「誘電体記憶材料のプログラム可能な記憶状態に応じて変化する電流を検知」するのではなく、２つの異なる記憶状態に応じて変化する電流を検知するのではないか。
(e)「メモリー・トランジスターが消去されたときには供給電圧Ｖccの絶対値より小さい絶対値を有した第１のトランジスターしきい値を発生するとともに、メモリー・トランジスターがプログラムされたときには第１のしきい値より異なる電流を読出し動作中に発生する異なるしきい値を発生するプログラム可能な記憶状態を有しており」なる構成が、「不揮発性集積記憶回路」のどのような構成を意味するか、また、どのような具体的構成に基づくものか明確でない。さらに、「第１のトランジスターしきい値」及び「異なるしきい値」が何のどのような「しきい値」を意味するか明確でない。
(f)「バイアス回路はドレインと基板との間に印加される供給電圧Ｖccの絶対値より小さい絶対値を有した読出しバイアス電圧Ｖrをソースとゲートとに印加すること」とあるが、どのような動作の時の印加電圧か不明であり、また、「不揮発性集積記憶回路」のどのような機能であるかも不明であるから明確でない。
　
　［請求項２について］
(g)「供給電圧Ｖccがドレインに印加されかつ基板に印加される基準電位Ｖssに対して正の電位である」とあるが、「供給電圧Ｖcc」、「基準電圧Ｖss」とは、どのような時にどこに印加する電圧であるか明確でない。
　［請求項４について］
(h)「基準電位Ｖssが読出しバイアス電圧Ｖrの絶対値以上の量だけアースより小さいこと」とあるが、「読出しバイアス電圧Ｖr」が、どこに印加される電圧であるか明確でない。
　［請求項５について］
(i)「読出しバイアス回路によりｐ−チャンネルメモリ−・トランジスターのドレインに印加される電位がｐ−チャンネルメモリー・トランジスターの基板に印可される基準電位Ｖssに対して負であること」なる記載において、「ドレインに印加される電位」が、請求項１に記載されるどの構成に対応するか明確でなく、「基板に印可される基準電位」とはどのようなものであるか明確でなく、「ｐ−チャンネルメモリー・トランジスターの基板に印可される基準電位Ｖssに対して負である」とはどのような意味であるか明確でないから、請求項５に係る発明の構成が明確でない。
　［請求項６について］
(j)「誘電体記憶材料が酸化物、オキシ窒化物、強誘電体材料、豊シリコン酸化物、窒化ケイ素、オキシ窒化ケイ素、豊シリコン二酸化ケイ素、五酸化タンタル、炭化物、セラミックス、酸化アルミニウム、炭化ケイ素からなる群から選ばれる」とあるが、「豊シリコン酸化物」及び「豊シリコン二酸化ケイ素」がどのようなものであるか技術用語として一般的でないため不明であり、また、「オキシ窒化物」、「豊シリコン酸化物」、「豊シリコン二酸化ケイ素」、「五酸化タンタル」、「炭化物」、「セラミックス」、「酸化アルミニウム」及び「炭化ケイ素」は、詳細な説明に「誘電体記憶材料」の実施例として記載されておらず、「誘電体記憶材料」として、明細書に記載された機能を持つか否か疑問であるから、請求項６に係る発明の構成が明確でない。
　［請求項９について］
(k)「供給電圧Ｖccがドレインに印加され、メモリー・トランジスターが新しく消去された後では読出しバイアス電圧Ｖrがメモリー・トランジスターのしきい値より大きい絶対値を有している」なる記載において、単に「供給電圧Ｖcc」を「ドレインに印加」したのみでは、「メモリー・トランジスター」を「消去」できず、「メモリー・トランジスターのしきい値」が何を意味するか明確でないから（［請求項１について］の(e)参照）、「バイアス電圧Ｖrがメモリー・トランジスターのしきい値より大きい絶対値を有している」がどのような構成を意味するか明確でないので、請求項９に係る発明に構成が明確でない。」
　
３．平成１９年２月５日に提出の手続補正書及び意見書
　これに対して、請求人は、平成１９年２月５日提出の手続補正書によって、特許請求の範囲の請求項１ないし請求項９を以下のとおりに補正するとともに、同日に提出の意見書において、以下の主張をしている。
「【特許請求の範囲】
　　【請求項１】　基板中にメモリートランジスターを有するタイプの半導体基板中の非揮発性集積メモリー回路であって、前記メモリートランジスターがソースとドレインとゲートおよび基板とゲート間に形成された誘電体記憶材料とを有しており、バイアス回路が読出し作業中に選択された読出しバイアス電圧を前記トランジスターのゲート、ドレインおよびソースに印加し、メモリー回路がプログラムされた後に前記読出し作業中に検知回路の検知増幅器がメモリートランジスターのソースとドレイン間に流れる電流を検知し、前記電流の流れが前記誘電体記憶材料の異なるプログラム可能な記憶状態に応じて変化し、前記誘電体記憶材料がプログラム可能な記憶状態を有しており、前記誘電体記憶状態が第１の状態と第２の状態とを含んでおり、第１の状態では、メモリートランジスターが消去されたときに供給電圧ＶCCの絶対値より小さな絶対値を有した第１のトランジスターしきい値が発生され、第２の状態では、メモリートランジスターがプログラムされたときに第２のトランジスターしきい値が発生され、読出し作業中に第２のトランジスターしきい値が第１のトランジスターしきい値とは異なる電流を発生し、前記バイアス回路が第１と第２の回路を有しており、第１の回路が前記ソースに読出しバイアス電圧Ｖrを印加し、第２の回路が読出し作業中に前記ゲートに前記読出しバイアス電圧を印加し、前記読出しバイアス電圧がゼロより大でかつドレインと基板間に印加された供給電圧ＶCCの絶対値より小さな絶対値を有していることを特徴とする非揮発性集積メモリー回路。
　　【請求項２】　前記メモリートランジスターがｎ−チャンネルメモリートランジスターであって、前記供給電圧Ｖccが読出し作業中にドレインに印加されかつ読出し作業中に基板に印加される基準電位Ｖssに対して正の電圧であることを特徴とする請求項１に記載の回路。
　　【請求項３】　前記基準電位Ｖssがアースであることを特徴とする請求項２に記載の回路。
　　【請求項４】　前記基準電位Ｖssが、読出し作業中のゲートとソースに印加される読出しバイアス電圧Ｖrの絶対値未満でない量だけ、アースより少ないことを特徴とする請求項２に記載の回路。
　　【請求項５】　前記メモリートランジスターがｐ―チャンネルメモリートランジスターであって、読出し作業中に前記読出しバイアス回路により該ｐ−チャンネルメモリートランジスターのドレインに印加されるドレインバイアス電位が読出し作業中にｐ−チャンネルメモリートランジスターの基板に印加される基準電位ＶSSより低い電圧であることを特徴とする請求項１に記載の回路。
　　【請求項６】　誘電体記憶材料が酸化物、オキシ窒化物、強誘電体材料、窒化ケイ素、オキシ窒化ケイ素、化学量論的二酸化ケイ素（ＳｉＯ2）よりケイ素濃度の大なる酸化ケイ素、五酸化タンタル、炭化物、セラミックス、酸化アルミニウムおよび炭化ケイ素からなる群から選ばれる材料を含んでいることを特徴とする請求項１に記載の回路。
　　【請求項７】　前記誘電体がＳＮＯＳ（Ｓｉｌｉｃｏｎ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｉｌｉｃｏｎ）構造であることを特徴とする請求項に記載１の回路。
　　【請求項８】　前記誘電体がＳＯＮＯＳ（Ｓｉｌｉｃｏｎ−Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｉｌｉｃｏｎ）構造であることを特徴とする請求項１に記載の回路。
　　【請求項９】　前記メモリートランジスターがｎ−チャンネル素子であって、前記供給電圧ＶCCが読出し作業中にドレインに印加され、前記読出しバイアス電圧Ｖrの絶対値が新しく消去された後のメモリートランジスターの初期しきい値電圧よりも大であり、初期しきい値電圧がソースドレイン間のｐ−タイプチャンネルをｎ―タイプチャンネルに反転するのに必要なゲート−ソース電圧であることを特徴とする請求項１に記載の回路。」
　
「【意見の内容】
 … 
【理由２（特許法第３６条）に関して】
　【請求項１について】
　　（ａ）補正後の請求項１の記載において、誘電記憶材料はメモリーセルの一部であることを明らかにした。さらに誘電体の位置も明らかにされた。
　　（ｂ）請求項１の発明には「いかに」消去しプログラムが起きるかは必要ないと思われる。請求項１は読出しバイアス回路に係るものであり、該回路は読出しバイアス電圧をプログラム可能な記憶状態を有した誘電体記憶材料に印加するものである。プログラム可能な記憶状態に拘わらず読出しバイアス電圧は同じであるので、そのような状態がいかに設定されるかは請求項に記載する必要がある。
　　（ｃ）請求項１の補正により、基準電位がいかに取り扱われるかを明らかにした。
　　（ｄ１）請求項１の補正により、検知回路のよりはっきりした構造を記載した。
　　（ｄ２）請求項１の補正により、第１・２の状態、第１・２のトランジスターしきい値を含む誘電体記憶材料をより詳しく記載した。
　　（ｄ３）請求項１の補正により、拒絶理由通知記載の説示通りにした。
　　（ｅ）請求項１の補正により、第１・２の状態および対応する第１・２のトランジスターしきい値との間の関係を明らかにした。
　　（ｆ）請求項１の補正により、読出し作業中に起きる電圧の印加のタイミングを明らかにした。
　【請求項２について】
　　（ｇ）請求項２を補正して、印加電圧のタイミングを明らかにした。
　【請求項４について】
　　（ｈ）請求項２を補正して、印加電圧のタイミングを明らかにした。
　【請求項５について】
　　（ｉ）請求項５を補正して、発明をより明らかに定義した。「ドレインに印加される電位」は「ドレインバイアス電位」とした。読出しバイアス電位と基準電位との相対電圧レベルを明らかにした。
　【請求項６について】
　　（ｊ）請求項６を補正して、用語「豊シリコン酸化物」および「豊シリコン二酸化ケイ素」を明らかにした。請求項には「化学量論的二酸化ケイ素（ＳｉＯ2）より大きなケイ素濃度を有した酸化ケイ素」の記載がある。化学量論的酸化ケイ素は各２個の酸素原子について１個のケイ素原子を有している。かくして「化学量論的二酸化ケイ素（ＳｉＯ2）より大きなケイ素濃度を有した酸化ケイ素」とは２個の酸素原子について１個を越えるケイ素原子を有している。その他の材料は明細書に記載されている（明細書第５頁中段〜６頁前段を参照）。
【請求項９について】
　　（ｋ）請求項９を補正して、消去作業ではなく、読出し作業において記載された作業を明らかにした。「しきい値電圧」については、当業界周知の用語である。」
　
４．当審の判断
　そこで、以下では、平成１９年２月５日に提出の手続補正書によって補正された本願の請求項１の記載が、特許法第３６条第５項第２号に規定する要件を満たしているか否かについて検討する。
（１）特許を受けようとする発明の構成に欠くことができない事項について
　まず初めに、本願の請求項１について、特許を受けようとする発明の構成に欠くことができない事項を、特許法第１８４条の６第２項の規定により本願の願書に添付して提出した明細書とみなされた外国語でされた国際特許出願に係る国際出願日における明細書及び請求の範囲の翻訳文、並びに同法同条同項の規定により願書に添付して提出した図面とみなされた外国語でされた国際特許出願に係る国際出願日における図面及び図面の中の説明の翻訳文である同法第１８６条の５第１項の規定による書面（以下、「本願明細書等」という。）に基づいて検討する。
《従来技術の問題点について》
　本願明細書等には、「誘電体が、電界効果トランジスタ（ＦＥＴ）デバイスのチャンネルとゲートの間に電界をつくるように配置されたタイプの不揮発性メモリー・セル」（第１頁第１１及び１２行）の問題点として、「従来の技術によるセルが経験した主な問題点の一つは、いわゆる“読出し擾乱”条件である。“擾乱”とは、セルのデータの質が悪化したり、又は、ある場合には、誘電体に保持されているデータが実際に変化する条件のことである。 … 擾乱条件は第一義的にはセルが読み出されるときに起きる。」（第１頁第２３ないし２７行）と記載されている。
《従来技術の問題点を解決するための手段について》
　上記の問題点を解決するための手段について、本願明細書等には、「回路は、半導体基板上に形成され、一個のソース、一個のドレイン、一個のゲートおよび一個の誘電体メモリー材料を含む一個のメモリー・トランジスタをもつ。誘電体メモリー材料は、メモリー・トランジスタが消去されるときにはＶｃｃよりも低い負のトランジスタしきい値をとり、メモリー・トランジスタがプログラムされるときには異なるしきい値をとる、プログラム可能なメモリー状態をもつ。バイアスする回路は、選択された読出しバイアス電圧を、トランジスタのゲート、ドレイン、ソースおよび基板に供給する。読出しバイアス電圧は、ドレインに印加される供給電圧Ｖｃｃ、および、ソースとゲートに印加され、供給電圧よりも低い電圧の読出し電圧Ｖｒを含む。検知回路は、誘電体メモリー材料のプログラムできる状態に従って、メモリー・トランジスタのドレインに誘起される電流を検知する。バイアス回路は、また、読出し動作の間、基板に基準電圧Ｖｓｓを印加することが出来る。」（第４頁第１７ないし２８行）と記載されており、さらに、表１とともに「本発明のセルのＮ−チャンネルをもつ実施例の望ましい動作が以下の表１にまとめられている。 … Ｎ型デバイスに対しては、Ｖｓｓは接地電位又はゼロ・電位のような基準電位であり、ＶｃｃはＶｓｓに対して正の電位で典型的３．０ボルト６．０ボルトの間の電圧であり … ＶｒはＶｓｓに対して正の電位であり、典型的には１．０ボルトと３．０ボルトの範囲にある。」（第８頁第１ないし１３行）、及び「本発明の回路と方法によって得られる利点のひとつは、ＶｒがＶｃｃよりも低いことである。ソース・電位を基板の電位からＶｒに持ち上げることにより、誘電体セル上でのゲートの選択ができることがわかっている。本デバイスは、ゲート・電位をＶｃｃからＶｒに変えることにより、選択されないようにでき、こうしてソース接合部を切断し、従って擾乱条件を引き起こすゲートと基板の間の電界を作れないようにする。Ｖｒの目的はアレイのセルへ、特にアドレスされたセルへ擾乱を与えることなしに、セル・アレイ … の個々のセルを読み出す方法又はシステムを可能にすることである。」（第８頁第１９行ないし第９頁第７行）と記載されている。
　
　上記の記載内容を踏まえて判断すると、本願の請求項１について、特許を受けようとする発明の構成に欠くことができない事項は、以下のとおりである。
［メモリー・トランジスタの構造］
　半導体基板上に形成され、一個のソース、一個のドレイン、一個のゲートおよび一個の誘電体メモリー材料を含む点。
［メモリー・トランジスタのしきい値］
　メモリー・トランジスタが消去されるときにはＶｃｃよりも低い負のトランジスタしきい値をとり、メモリー・トランジスタがプログラムされるときには異なるしきい値をとる点。
［読出しバイアス電圧］
　バイアスする回路は、選択された読出しバイアス電圧を、トランジスタのゲート、ドレイン、ソースおよび基板に供給する点。
　ドレインに印加される供給電圧Ｖｃｃ、および、ソースとゲートに印加され、供給電圧よりも低い電圧の読出し電圧Ｖｒを含む点。読出し動作の間、基板に基準電圧Ｖｓｓを印加する点。
　Ｎ型デバイスに対しては、Ｖｓｓは接地電位又はゼロ・電位のような基準電位であり、ＶｃｃはＶｓｓに対して正の電位で典型的３．０ボルト６．０ボルトの間の電圧であり、ＶｒはＶｓｓに対して正の電位であり、典型的には１．０ボルトと３．０ボルトの範囲にある点。
　
　そして、上記のように、読出しバイアス電圧の条件を、ソース・電位を基板の電位からＶｒに持ち上げるとともに、ゲート・電位をＶｃｃからＶｒに変えることにより、誘電体セル上でのゲートの選択ができるようにするとともに、擾乱条件を引き起こすゲートと基板の間の電界を作れないようにするという効果を奏することができる。
（２）メモリートランジスターのしきい値の記載について
　「メモリートランジスター」の「しきい値」に関して、当審における平成１８年９月６日付けの拒絶理由通知では、上記「２．」に記載したように、「(e)「メモリー・トランジスターが消去されたときには供給電圧Ｖccの絶対値より小さい絶対値を有した第１のトランジスターしきい値を発生するとともに、メモリー・トランジスターがプログラムされたときには第１のしきい値より異なる電流を読出し動作中に発生する異なるしきい値を発生するプログラム可能な記憶状態を有しており」なる構成が、「不揮発性集積記憶回路」のどのような構成を意味するか、また、どのような具体的構成に基づくものか明確でない。さらに、「第１のトランジスターしきい値」及び「異なるしきい値」が何のどのような「しきい値」を意味するか明確でない。」という指摘をした。
　これに対して、請求項１の「メモリートランジスター」の「しきい値」に関する記載は、「誘電体記憶状態が第１の状態と第２の状態とを含んでおり、第１の状態では、メモリートランジスターが消去されたときに供給電圧ＶCCの絶対値より小さな絶対値を有した第１のトランジスターしきい値が発生され、第２の状態では、メモリートランジスターがプログラムされたときに第２のトランジスターしきい値が発生され、読出し作業中に第２のトランジスターしきい値が第１のトランジスターしきい値とは異なる電流を発生し、」と補正された。
　しかしながら、「第１の状態では、メモリートランジスターが消去されたときに供給電圧ＶCCの絶対値より小さな絶対値を有した第１のトランジスターしきい値が発生され」という記載は、消去後のメモリートランジスターのしきい値の絶対値を限定しているのみで、メモリートランジスターのチャンネルの導電型（Ｎチャンネル型かＰチャンネル型か）に応じたしきい値電圧の極性（正か負か）については何ら限定していないから、上記記載のみでは依然として「メモリートランジスター」の読出し動作を行い得ることが明らかではない。。
　すなわち、メモリーセルトランジスターが「Ｎ型デバイス」である場合のみが具体的に記載されている本願明細書等の記載を参酌すると、「Ｎ型デバイスに対しては、Ｖｓｓは接地電位又はゼロ・電位のような基準電圧であり、 … ＶｒはＶｓｓに対して正の電位であり、典型的には１．０ボルトと３．０ボルトの範囲にあ」（第８頁第８ないし１３行）り、「読出し電圧Ｖｒは、新しく消去された後のメモリー・トランジスタのしきい値電圧の逆の極性で」（第５頁第５及び６行）あるから、メモリー・トランジスタがＮ型デバイスである場合には、消去された後のしきい値電圧の極性は負となり、したがって、読出し動作の際に、ソースとゲートの双方に読出し電圧Ｖｒが印加された状態、言い替えると、ソースとゲート間の電位差がゼロに保たれた状態でも、メモリー・トランジスタが「消去状態ならば、チャンネルは導電性で電流がドレイン … からソース … へ流れる」（第１１頁第２６及び２７行）こととなる。
　しかるに、請求項１の「第１の状態では、メモリートランジスターが消去されたときに供給電圧ＶCCの絶対値より小さな絶対値を有した第１のトランジスターしきい値が発生され」という記載は、「メモリートランジスター」の導電型を何ら限定することなく、単に「メモリートランジスターが消去されたとき」の「第１のトランジスターしきい値」の絶対値を限定するのみであるから、上記記載のみでは、「メモリートランジスター」の読出し動作を行い得ることが明らかではなく、請求項１の記載は依然として明りょうではない。
（３）読出しバイアス電圧の記載について
　「メモリートランジスター」の「読出しバイアス電圧」に関して、当審における平成１８年９月６日付けの拒絶理由通知では、上記「２．」に記載したように、「(c)「該バイアス回路は選択された読出しバイアス電圧をメモリー・トランジスターのゲート、ドレインおよびソースに印加し」については、「バイアス回路」は「読出しバイアス電圧」のみを印加するのか、また、基板電圧はどうするのかなど、印加電圧及び電圧を印加する「部分」についての記載が、明確でない。」という指摘をした。
　これに対して、請求項１の「メモリートランジスター」の「読出しバイアス電圧」に関する記載は、「バイアス回路が読出し作業中に選択された読出しバイアス電圧を前記トランジスターのゲート、ドレインおよびソースに印加し、」及び「前記バイアス回路が第１と第２の回路を有しており、第１の回路が前記ソースに読出しバイアス電圧Ｖｒを印加し、第２の回路が読出し作業中に前記ゲートに前記読出しバイアス電圧を印加し、前記読出しバイアス電圧がゼロより大でかつドレインと基板間に印加された供給電圧Ｖｃｃの絶対値より小さな絶対値を有している」と補正された。
　しかしながら、請求項１の上記各記載は、本願明細書等で区別して用いられている「読出しバイアス電圧」（第４頁第２２行）及び「読出し電圧Ｖｒ」（第４頁第２５行）を何ら区別することなく、両者を混在して「読出しバイアス電圧」と記載しているから、請求項１の記載は明りょうではない。
　すなわち、本願明細書等では、「読出し電圧Ｖｒ」（第４頁第２５行）は、読出し動作時に、ゲートとソースに印加する電圧を意味するのに対して、「読出しバイアス電圧」（第４頁第２２行）は、「バイアスする回路は、選択された読出しバイアス電圧を、トランジスタのゲート、ドレイン、ソースおよび基板に供給する。読出しバイアス電圧は、ドレインに印加される供給電圧Ｖｃｃ、および、ソースとゲートに印加され、供給電圧よりも低い電圧の読出し電圧Ｖｒを含む。 … バイアス回路は、また、読出し動作の間、基板に基準電圧Ｖｓｓを印加する。」（第４頁第２２ないし２８行）と記載されているように、読出し動作時にトランジスタのゲート、ドレイン、ソース及び基板にそれぞれ印加する電圧を総称したものであるにもかかわらず、請求項１の上記各記載は、両者を何ら区別することなく、混在して「読出しバイアス電圧」として記載しているから、請求項１の記載は依然として明りょうではない。
　また、当審の拒絶理由通知において、「印加電圧及び電圧を印加する「部分」についての記載が、明確でない。」と指摘したにもかかわらず、請求項１には、この点について、「前記バイアス回路が第１と第２の回路を有しており、第１の回路が前記ソースに読出しバイアス電圧Ｖｒを印加し、第２の回路が読出し作業中に前記ゲートに前記読出しバイアス電圧を印加し、前記読出しバイアス電圧がゼロより大でかつドレインと基板間に印加された供給電圧Ｖｃｃの絶対値より小さな絶対値を有している」と記載されているように、ソースとゲートに「読出しバイアス電圧Ｖｒ」を印加することが限定されているのみで、ドレイン及び基板のそれぞれに「供給電圧Ｖｃｃ」及び「基準電圧Ｖｓｓ」が印加されることは何ら限定されておらず、「バイアス回路が読出し作業中に選択された読出しバイアス電圧を前記トランジスターのゲート、ドレインおよびソースに印加し、」と記載されているのみである。
　しかしながら、「トランジスタのゲート、ドレイン、ソースおよび基板に供給する」各バイアス電圧は、相対的な電位差を特定することができて初めて技術的に意味を持つ、言い替えると、基準となるＶｓｓが基板に印加されるとともに、供給電圧Ｖｃｃがドレインに印加されることが限定されて初めて「読出しバイアス電圧Ｖｒ」が技術的に意味を持つから、請求項１の記載では、当審における拒絶理由の上記指摘事項は解消しておらず、請求項１の記載は依然として明りょうではない。
　さらに、本願明細書等には、「読出し電圧Ｖｒは、新しく消去された後のメモリー・トランジスタのしきい値電圧の逆の極性で」（第５頁第５及び６行）あることが記載されてているにもかかわらず、請求項１には、「メモリートランジスター」のチャンネルの導電型（Ｎチャンネル型かＰチャンネル型か）に応じた「読出しバイアス電圧Ｖｒ」の極性（正か負か）を何ら限定することなく、「ゼロより大でかつドレインと基板間に印加された供給電圧Ｖｃｃの絶対値より小さな絶対値を有している」と、単にその絶対値が限定されているのみであるから、上記記載のみでは依然として「メモリートランジスター」の読出し動作を行い得ることが明らかではなく、請求項１の記載は依然として明りょうではない。
　
　したがって、平成１９年２月５日に提出の手続補正書によって補正された本願の請求項１の記載は、当審における拒絶理由の「理由２）」のうち、少なくとも(e)及び(c)で指摘した点が依然として解消していないから、本願は、特許法第３６条第５項第２号に規定する要件を満たしていない。
　
５．むすび
　以上のとおり、本願は、特許法第３６条第５項第２号に規定する要件を満たしていないから、他の請求項に係る発明について検討するまでもなく、特許を受けることができず、拒絶されるべきものである。
　よって、結論のとおり審決する。