【事件の表示】
　平成　８年特許願第３３１３２１号「絶縁ゲート半導体装置」拒絶査定不服審判事件〔平成１０年　４月１４日出願公開，特開平１０−　９８１８８〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
第１　手続の経緯
　本願は，平成８年１２月１１日（特許法４１条に基づく優先権主張，平成８年８月１日）の出願であって，平成１９年１月９日に手続補正書が提出されたが，平成１９年３月１３日付けで拒絶査定がされ，これに対して，平成１９年４月１９日に審判の請求がされるとともに，平成１９年５月２１日に手続補正書が提出されたものである。
　
第２　平成１９年５月２１日に提出された手続補正書による補正（以下「本件補正」という。）についての補正却下の決定
　
〔補正却下の決定の結論〕
　本件補正を却下する。
　
〔理由〕　
１　本件補正の内容
（１）本件補正は，特許請求の範囲の請求項１を補正する補正内容を含むものとであるところ，補正前後の請求項１の記載は，次のとおりである。
　
　　ア【補正前の請求項１】
　第１の導電型をもつ半導体基板，
　前記半導体基板上に設けられ，第１の導電型と反対の第２の導電型をもち，半導体基板との間に接合を形成する第２の導電型の半導体層，
　前記の半導体層を貫通して前記半導体基板の一部までうがった少なくとも一つの凹部，
　前記凹部の底部において前記凹部の幅と略同じ幅を有するように前記半導体基板内に形成された第２の導電型の第１の半導体領域，
　前記凹部の内表面に形成した絶縁層，
　前記絶縁層によって前記基板及び前記半導体層と絶縁されて少なくとも一部が前記凹部内に設けられたゲート，
　前記半導体層の中で前記絶縁層に囲まれた前記ゲートの周囲部の領域において前記第２の導電型の半導体層の表面から所定の深さまで形成された第１の導電型の第２の半導体領域，
　前記第２の導電型の半導体層及び前記第２の半導体領域の上にこれらと導電的に設けた第１の電極，及び
　前記半導体基板の他の部分に設けた第２の電極，
　を備え，
　前記半導体基板の前記接合をもつ面とは反対側の面に第２の導電型の層を設けたことを特徴とするバイポーラ絶縁ゲート半導体装置。
　
　　イ【補正後の請求項１】（下線を付した部分が補正箇所）
　第１の導電型をもつ
ＳｉＣ
　前記半導体基板上に設けられ，第１の導電型と反対の第２の導電型をもち，半導体基板との間に接合を形成する第２の導電型の半導体層，
　前記の半導体層を貫通して前記半導体基板の一部までうがった少なくとも一つの凹部，
　前記凹部の底部において
この底部の両端部に渡って設けられると共にこの底部につながる側部に設けられない
　前記凹部の内表面に形成した絶縁層，
　前記絶縁層によって前記基板及び前記半導体層と絶縁されて少なくとも一部が前記凹部内に設けられたゲート，
　前記半導体層の中で前記絶縁層に囲まれた前記ゲートの周囲部の領域において前記第２の導電型の半導体層の表面から所定の深さまで形成された第１の導電型の第２の半導体領域，
　前記第２の導電型の半導体層及び前記第２の半導体領域の上にこれらと導電的に設けた第１の電極，及び
　前記半導体基板の他の部分に設けた第２の電極，
　を備え，
　前記半導体基板の前記接合をもつ面とは反対側の面に第２の導電型の層を設けたことを特徴とするバイポーラ絶縁ゲート半導体装置。
　
（２）補正目的の適否
　請求項１についての本件補正は，補正前には限定のなかった素材について，「ＳｉＣ」（炭化珪素）とする補正と，補正前は「凹部の底部において前記凹部の幅と略同じ幅を有するように」とされていた記載を「凹部の底部において
この底部の両端部に渡って設けられると共にこの底部につながる側部に設けられない
　そして，これらの補正は，補正前の請求の範囲に記載した発明特定事項を更に限定するものと理解できるから，平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法１７条の２第４項２号に掲げる特許請求の範囲の限定的減縮に該当し，補正目的に適合する。
　
（３）そこで，以下に，本件補正後の請求項１に係る発明（以下「本件補正発明」という。）が，特許出願の際独立して特許を受けることができるものであるか（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法１７条の２第５項で準用する同法１２６条５項の規定を満たすか）について，検討する。
　
２　本願補正発明の容易想到性
（１）本願補正発明
　本願補正発明は，上記１（１）イの請求項１の記載のとおりである。
　
（２）引用例１の記載と引用発明
（２−１）引用例１の記載
　原査定の拒絶の理由に引用された，本願の優先権主張日前に日本国内において頒布された刊行物である特開平１−３１０５７６号公報（以下「引用例１」という。）には，第１図，第３図，第１０図，第１１図とともに，次の記載がある（下線は当審で付加したもの。以下同じ）。
　　ア　発明の課題
「〔発明が解決しようとする課題〕従来のＵＭＯＳＦＥＴは以上のように構成されており，埋込みゲート構造を作るため，Ｐウェル領域３を貫通しＮ−エピタキシャル層２に達するＵ形の溝を掘り込まなければならない。
素子耐圧は，Ｐウェル領域３とＮ
−
エピタキシャル層２とで形成されるＰＮ接合の逆耐圧として規定される
オフ時には，Ｐウェル領域３からＮ
−
エピタキシャル層２中に空乏層が広がり，ソース，ドレイン端子S，D間の主電圧を阻止する
このとき，第１１図の円Ａ内に示すように，溝の角部および底部近辺のＮ
−
エピタキシャル層２において電界集中を招く
このため，ＵＭＯＳＦＥＴは，低いオン電圧を実現できるけれども，耐圧が低くなるという問題点があった
「
この発明は上記のような問題点を解消するためになされたもので，電界集中を緩和してより高い耐圧を得ることができる縦方向チャネルを有する半導体装置
を得ることを目的とする
　　イ　課題解決手段及び作用
「〔課題を解決するための手段〕
この発明に係る半導体装置は，第１導電型の半導体層と，前記半導体層上に形成された第２導電型の第１の半導体領域とを備え，前記第１の半導体領域は該第１の半導体領域を貫通し前記半導体層に達する溝を有し，前記溝の表面に形成された絶縁膜と，前記絶縁膜上に形成されたゲート電極層と，前記第１の半導体領域の前記溝に隣接する表面内に形成された第１導電型の第２の半導体領域とをさらに備え，前記第２の半導体領域と前記半導体層との間にありかつ前記溝に隣接する前記第１の半導体領域の部分はチャネル領域として規定され，前記溝の底部直下の前記半導体層内に形成された第２導電型のフローティング領域と，前記第１及び第２の半導体領域上に形成された第１の電極層と，前記半導体層の裏面側に設けられる第２の電極層とをさらに備えて構成されている
「〔作用〕この発明における
フローティング領域は，半導体装置がオフのときの，溝の角部および底部近辺の半導体層での電界集中を緩和する
　　ウ　実施例
「〔実施例〕
第１図は，この発明による半導体装置の一実施例であるＮチャネルＵＭＯＳＦＥＴを示す断面図である
従来のＮチャネルＵＭＯＳＦＥＴとの相違点は，ゲート電極５が埋込まれている溝の直下に，ウェル領域３と同じＰ型の不純物拡散層（以下フローティングウェル領域という）１０を設けたこと
「
このＵＭＯＳＦＥＴのフローティングウェル領域１０は，ブレーナ高耐圧素子に用いられるフィールドリミッティングリングと同様に作用する
すなわち，このＵＭＯＳＦＥＴのオフ時に，Ｐウェル領域３から延びる空乏層がフローティングウェル領域１０を越えてＮ
−
エピタキシャル層２内に広がるとき，フローティングウェル領域１０からＮ
−
エピタキシャル層２内に延びる空乏層の働きにより，第３図の円ＣおよびＤ内に示すように，フローティングウェル領域１０の端部および底面での電界集中が緩和され，電界強度が弱められる。その結果，ＵＭＯＳＦＥＴの耐圧が向上する
「なお，上記実施例では，縦方向チャネル構造のＮチャネルＭＯＳＦＥＴについて説明したが，この発明は縦方向チャネル構造のＰチャネルＭＯＳＦＥＴにも同様に適用できることは勿論である。
またＭＯＳ構造を有する電界効果型のトランジスタである絶縁ゲート型バイポーラトランジスタなどにおいても，セルの高集積化に伴い縦方向チャネル構造が採用される可能性があり，その場合にもこの発明によるフローティングウェル構造が適用できる
　
（２−２）引用発明
　上記ア〜エの記載と引用例１の１０頁の第１図を対応付けると，引用例１には，次の構造を有するＵＭＯＳＦＥＴ（絶縁ゲート電界効果トランジスタ）が開示されていることが理解できる（以下，引用例１に開示された発明を「引用発明」という。）。
　
「 第１導電型の半導体層（２）と，前記半導体層上に形成された第２導電型の第１の半導体領域（３）とを備え，前記第１の半導体領域（３）は該第１の半導体領域を貫通し前記半導体層に達する溝を有し，前記溝の表面に形成された絶縁膜（４）と，前記絶縁膜（４）上に形成されたゲート電極層（５）と，前記第１の半導体領域の前記溝に隣接する表面内に形成された第１導電型の第２の半導体領域（６）とをさらに備え，前記第２の半導体領域（６）と前記半導体層（２）との間にありかつ前記溝に隣接する前記第１の半導体領域の部分はチャネル領域として規定され，前記溝の底部直下の前記半導体層内に形成された
第２導電型のフローティング領域（１０）と
　
　引用発明によれば，フローティング領域（１０）が存在するため，溝の角部および底部近辺の半導体層での電界集中が緩和され，半導体装置の耐圧が向上する。
　
（３）本願補正発明と引用発明との一致点及び相違点
　　ア　本願補正発明と引用発明を対比する。
　　（ア）引用発明の，「第１導電型の半導体層（２）」は，本願補正発明の「第１の導電型をもつ」「半導体基板」に相当する。
　　（イ）引用発明の，「前記半導体層上に形成された第２導電型の第１の半導体領域（３）」は，本願補正発明の「半導体基板上に設けられ，第１の導電型と反対の第２の導電型をもち，半導体基板との間に接合を形成する第２の導電型の半導体層」に相当する。
　　（ウ）引用発明の，「前記第１の半導体領域（３）は該第１の半導体領域を貫通し前記半導体層に達する溝を有」することは，本願補正発明の「前記の半導体層を貫通して前記半導体基板の一部までうがった少なくとも一つの凹部」に相当する。
　　（エ）引用発明の，「前記溝の表面に形成された絶縁膜（４）」，「前記絶縁膜（４）上に形成されたゲート電極層（５）」は，それぞれ，本願補正発明の「前記凹部の内表面に形成した絶縁層」，「前記絶縁層によって前記基板及び前記半導体層と絶縁されて少なくとも一部が前記凹部内に設けられたゲート」に相当する。
　　（オ）引用発明の，「前記溝の底部直下の前記半導体層内に形成された第２導電型のフローティング領域（１０）」は，本願補正発明の「前記凹部の底部において」「前記半導体基板内に形成された第２の導電型の第１の半導体領域」に相当する。
　　（カ）引用発明の，「前記第１の半導体領域の前記溝に隣接する表面内に形成された第１導電型の第２の半導体領域（６）」は，本願補正発明の「前記半導体層の中で前記絶縁層に囲まれた前記ゲートの周囲部の領域において前記第２の導電型の半導体層の表面から所定の深さまで形成された第１の導電型の第２の半導体領域」に対応する。
　　（キ）引用発明の，「前記第１及び第２の半導体領域上に形成された第１の電極層（Ｓ）」，「前記半導体層の裏面側に設けられる第２の電極層（Ｄ）」は，それぞれ，本願補正発明の「前記第２の導電型の半導体層及び前記第２の半導体領域の上にこれらと導電的に設けた第１の電極」，「前記半導体基板の他の部分に設けた第２の電極」に相当する。
　　（ク）引用発明の「絶縁ゲート電界効果トランジスタ」も，本願補正発明の「バイポーラ絶縁ゲート半導体装置」も，「絶縁ゲート半導体装置」である点で，共通する。
　
　  イ　以上によれば，本願補正発明と引用発明とは，
　
「第１の導電型をもつ半導体基板，
　前記半導体基板上に設けられ，第１の導電型と反対の第２の導電型をもち，半導体基板との間に接合を形成する第２の導電型の半導体層，
　前記の半導体層を貫通して前記半導体基板の一部までうがった少なくとも一つの凹部，
　前記凹部の底部において前記半導体基板内に形成された第２の導電型の第１の半導体領域，
　前記凹部の内表面に形成した絶縁層，
　前記絶縁層によって前記基板及び前記半導体層と絶縁されて少なくとも一部が前記凹部内に設けられたゲート，
　前記半導体層の中で前記絶縁層に囲まれた前記ゲートの周囲部の領域において前記第２の導電型の半導体層の表面から所定の深さまで形成された第１の導電型の第２の半導体領域，
　前記第２の導電型の半導体層及び前記第２の半導体領域の上にこれらと導電的に設けた第１の電極，及び
　前記半導体基板の他の部分に設けた第２の電極，
　を備えた絶縁ゲート半導体装置。」
　
である点で一致し，次の点で相違する。
　
《相違点１》本願補正発明は，「前記半導体基板の前記接合をもつ面とは反対側の面に第２の導電型の層を設けたことを特徴とするバイポーラ絶縁ゲート半導体装置」であるのに対し，引用発明はこのような層のない「絶縁ゲート電界効果トランジスタ」である点。
《相違点２》本願補正発明では，前記半導体基板内に形成された第２の導電型の第１の半導体領域が，「この底部の両端部に渡って設けられると共にこの底部につながる側部に設けられないように」形成されているのに対し，引用発明では，このようになっているかどうか不明である点。　
《相違点３》本願補正発明は，半導体基板の材質が「ＳｉＣ」（炭化珪素）であるのに対し，引用発明は，「ＳｉＣ」について言及がない点。
　
（３）相違点についての検討
（３−１）相違点１
　　ア　本願の出願の時点で，バイポーラ絶縁ゲートトランジスタ（別名絶縁ゲート型バイポーラトランジスタ）は，絶縁ゲート電界効果トランジスタとともに，スイッチングに適した絶縁ゲート半導体装置としてよく知られていたものである。両者の構造上の差異は，絶縁ゲートトランジスタの基板の裏面に第２導電型の層を設けた点であり（例えば，特開平７−２６３６９２号公報の段落【００８６】の記載を参照。），これは，相違点１に係る構成にほかならない。
　　イ　そして，引用例１では，実施例として上げられているのは，絶縁ゲート電界効果トランジスタであるが，「
またＭＯＳ構造を有する電界効果型のトランジスタである絶縁ゲート型バイポーラトランジスタなどにおいても，セルの高集積化に伴い縦方向チャネル構造が採用される可能性があり，その場合にもこの発明によるフローティングウェル構造が適用できる
　　ウ　そうすると，相違点１は，引用例１における示唆及び技術常識に基づいて，当業者が容易に想到し得たものである。
　　エ　ちなみに，原審の拒絶の理由に引用された，本願の優先権主張日前に日本国内において頒布された刊行物である特表平５−５０６３３５号公報（以下「引用例２」という。）には，第１０図（FIG.10）とともに，次の記載がある。
「発明の概要
　
本発明に基づけば，溝を有する電力用ＭＯＳＦＥＴに於てゲートの真下のドリフト領域の層は，ドリフト領域のイオンのもつ導電型とは反対の導電型をもつイオンが添加されている
これはゲートの側面の角に隣接し，電界が最高のレベルに達する点のドリフト領域での電界の強さを減少させるバッファとして働くドリフト領域内の“フリーフローティング（ｆｒｅｅ　ｆｌｏａｔｉｎｇ　）″シールド領域を生み出
シールド領域は，ドリフト領域の導電型と反対の導電型をもつ
不純物を添加される
　
本発明に基づくシールド領域の導入は，その最大の強さに電界が達する点に於ける電界の強度を４分の１から５分の１に減少させる
　
本発明の原理は，ＭＯＳＦＥＴと同様に
絶縁されたゲートのバイポーラトランジスタにも適用することができる
　上記記載に照らしても，引用発明を絶縁ゲート型バイポーラトランジスタに適用することは，当業者が自然に考えついたことといえる。
　
（３−２）相違点２
  　ア　上にも述べたように，引用発明の課題は，「従来のＵＭＯＳＦＥＴは以上のように構成されており，埋込みゲート構造を作るため，Ｐウェル領域３を貫通しＮ−エピタキシャル層２に達するＵ形の溝を掘り込まなければならない。
素子耐圧は，Ｐウェル領域３とＮ
−
エピタキシャル層２とで形成されるＰＮ接合の逆耐圧として規定される
オフ時には，Ｐウェル領域３からＮ
−
エピタキシャル層２中に空乏層が広がり，ソース，ドレイン端子S，D間の主電圧を阻止する
このとき，第１１図の円Ａ内に示すように，溝の角部および底部近辺のＮ
−
エピタキシャル層２において電界集中を招く
このため，ＵＭＯＳＦＥＴは，低いオン電圧を実現できるけれども，耐圧が低くなるという問題点があった
このＵＭＯＳＦＥＴのフローティング領域１０は，ブレーナ高耐圧素子に用いられるフィールドリミッティングリングと同様に作用する
すなわち，このＵＭＯＳＦＥＴのオフ時に，Ｐウェル領域３から延びる空乏層がフローティングウェル領域１０を越えてＮ
−
エピタキシャル層２内に広がるとき，フローティングウェル領域１０からＮ
−
エピタキシャル層２内に延びる空乏層の働きにより，第３図の円ＣおよびＤ内に示すように，フローティングウェル領域１０の端部および底面での電界集中が緩和され，電界強度が弱められる。その結果，ＵＭＯＳＦＥＴの耐圧が向上する
　　イ　くわえて，本願補正発明にいう「
この底部の両端部に渡って設けられると共にこの底部につながる側部に設けられない
　　ウ　さらに言えば，本願明細書及び図面においては，「第２の導電型の第１の半導体領域」（電界緩和半導体領域１）が凹部直下に形成されたもの（図１）と，凹部底部に広がって形成されたもの（図８）が，同等なものとして説明されており（本願明細書の段落【００３０】の記載），このことも，引用発明のフローティング領域（１０）（本願補正発明の「第２の導電型の第１の半導体領域」に相当）を具体的にどのような広がりを持ったものとして形成するかが，当業者における技術上の設計事項であることを裏付けるものである。
　　エ　したがって，相違点２は，実質的な相違点でないか，相違点であるとしても，技術上の設計事項である。
　
（３−３）相違点３について
　　ア　引用例１には，絶縁ゲート半導体装置を構成する半導体基板の材料にＳｉＣが使えることは記載されていない。しかし，ＳｉＣ（炭化珪素）が，絶縁ゲート型バイポーラトランジスタの高速動作，高温動作に適していることは，以下の周知例からも分かるように本願の出願前に，当業者の技術常識となっていたものである。
　　イ　ＳｉＣを用いた絶縁ゲート型バイポーラトランジスタの周知例
　　（ア）周知例１（特開平７−２６３６９２号公報）
　トレンチゲート型ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）について，ＳｉＣが高温動作に適していることが記載されている（段落【０１１３】，【０１１４】）。
　　（イ）周知例２（特開平８−５５９６０号公報）
  ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）について，ＳｉＣが高速動作，高温動作に適していることが記載されている（段落【００３８】，【００３９】
　　（ウ）周知例３（特開平８−２８８５００号公報）
　ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）について，ＳｉＣが高速動作に適していることが記載されている（段落【００３４】）。
　　イ　よって，引用発明において，半導体装置を構成する材料にＳｉＣ（炭化珪素）を用いることは，当業者が直ちに想起することである。
　　ウ　したがって，相違点３は，当業者が容易に想到し得たものである。
　
（４）以上のとおりであるから，本願補正発明は，本願出願時の技術常識に照らし，引用発明（あるいは引用発明と引用例２に記載の事項）に基づいて当業者が容易に発明をすることができたものであり，特許法２９条２項の規定により特許を受けることができない。
　したがって，本願補正発明は，本願の出願時に独立して特許を受けることができるものではないから，本件補正は，平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法１７条の２第５項において準用する同法１２６条５項の規定に違反するので，同法１５９条１項において読み替えて準用する同法５３条１項の規定により，却下すべきものである。
　
第３　本願発明の容易想到性について
１　本願発明
　上記のとおり，本件補正は却下されたので，本願発明（本件補正前の特許請求の範囲の請求項１に係る発明）は，前記第２，１（１）アに摘記したとおりのものである。
　
２　引用発明
　引用発明は，前記第２，２，（２−２）で認定したとおりである。
　
３　対比・判断
　前記第２，１（２）で検討したように，本願補正発明は，本件補正前に記載した発明特定事項を更に限定するものである。
　そうすると，本願発明の構成要素をすべて含み，これを更に限定したものである本件補正発明が，前記第２，２（３）で検討したように，容易想到であるから，この限定をなくした本願発明も，同様の理由により，容易想到であるから，特許法２９条２項の規定により特許を受けることができない。　
　
第４　結言                                       
　以上のとおり，本願発明（請求項１に係る発明）は特許法２９条２項の規定により特許を受けることができないから，その余の請求項について検討するまでもなく，本願は拒絶をすべきものである。
　よって，結論のとおり審決する