【事件の表示】
　特願２００１−２３６００５「エミッタ−ベーススペーサ領域中に低Ｋ材料を有するバイポーラトランジスタの作製方法」拒絶査定不服審判事件〔平成１４年　４月１９日出願公開，特開２００２−１１８１１６〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
１　手続の経緯
　
  本願は，平成１３年８月３日（パリ条約による優先権主張２０００年８月３日，米国）の出願であって，平成１８年８月２３日付けの拒絶理由通知に対して，平成１９年２月２８日に手続補正書及び意見書が提出されたが，同年３月１９日付けで拒絶査定がされ，これに対し，同年６月２０日に審判請求がされるとともに，同年７月１９日に手続補正書が提出され，その後当審において，平成２１年１２月２１日付けで審尋がされ，平成２２年３月２４日に回答書が提出されたものである。
　
２　補正について
　
　平成１９年７月１９日に提出された手続補正書による特許請求の範囲についての補正は，補正前の請求項４の「であって」を「であって，」とする補正以外に変更はなく，実質的な補正がなされていない。
　そこで，以下では補正後の請求項１について検討する。
　
３　本願発明の容易想到性について
　
（１）　本願発明
　本願の請求項１に係る発明（以下，「本願発明」という。）は，平成１９年７月１９日に提出された手続補正書における特許請求の範囲の請求項１に記載された，次のとおりのものである。 
【請求項１】
　「半導体ウエハ基板中に配置されたコレクタ；
コレクタ中に配置されたベース及び
ベース上に直接配置され，ベースの少くとも一部と接触し，その中に配置された３．９より低い誘電率を有する低誘電率層を有するエミッタを含む半導体ウエハ基板上に配置されたバイポーラトランジスタ。」
　
（２）　引用例の記載と引用発明
　引用例１：特開平６−８９９００号公報
　引用例２：特開平７−２０２１６６号公報
（２−１）引用例１の記載
原査定の拒絶の理由に引用された，本願の優先権主張日前に日本国内において頒布された刊行物である特開平６−８９９００号公報（以下「引用例１」という。）には，図１〜８とともに，次の記載がある（下線は当審で付加）。
　
 「【０００６】
【発明の概要】
ＳＯＩ（絶縁体上のシリコン）基板上へ採用するための自己整合型のバイポーラ構造について述べている
　
「【００１０】望ましくは，本方法はメサの外部コレクタ部分に凹みを作るためにエッチングを行うが，外部ベースに対してはそれは行わない。また
本方法はエッチング用レジストのパターン加工を行ってエミッタコンタクト領域よりも大きな面積を持つエミッタポリを得ることを行い，それによってエミッタとベースの重なり領域を作り出している。本方法は更にＴＥＯＳを用いて前記エミッタとベースの重なり領域中の酸化物表面上に窒化物を形成し，それによってエミッタコンタクトと外部ベースとの間の容量を低減している
【００１１】本発明はまた，絶縁基板上に完全に自己整合されたバイポーラトランジスタであって，前記トランジスタは：絶縁体上のバイポーラメサ；前記メサ上のエミッタコンタクト；前記エミッタ上のベース側エミッタ側壁とコレクタ側エミッタ側壁；前記ベース側エミッタ側壁に位置合わせされたメサと共通の最上表面を有する外部ベース；外部ベースおよびメサ最上表面よりも低い最上表面を有するメサのコレクタコンタクト部分であって，前記コレクタ側エミッタ側壁に位置合わせされたコレクタコンタクト部分，を含んでいる。望ましくは，
本トランジスタはエミッタコンタクト領域よりも大きな面積を持つエミッタポリを有し，それによってエミッタとベースとの重なり領域を作りだし
本トランジスタは前記エミッタとベースとの重なり領域中の酸化物表面上に誘電体層（例えば，ＴＥＯＳ層および窒化物）を用いて，それによってエミッタと外部ベースとの間の容量を低減している
　
「【００１５】図１から図８は本発明の好適実施例を示し，またそれを作製するための方法を示す，断面図である。
図１はバイポーラトランジスタの断面図である
Ｐ形能動ベース４８，ＴＥＯＳ層５０，窒化物層５２，（層５０と５２はエミッタポリとベースとの間の誘電体厚さを増やすためのオプションである），Ｎ＋多結晶シリコンエミッタ６０
【００１６】１．０μｍ  ＣＭＯＳ／ＳＯＩプロセスの流れの中へバイポーラＮＰＮ構造を統合するためのプロセスが図２から図８に示されており，それらにはバイポーラ１３およびＮＭＯＳ１１トランジスタの断面が示されている。このプロセスは
ＳＯＩの母材料（埋め込み酸化物）１０からスタートし，その上に０．６ないし０．８μｍのエピタキシャル層１６が取り付けられる。
バイポーラコレクタ２６へ燐等のイオンが注入され，アニールされる
　
「【００１８】メサ表面から不要な酸化物を除去した後，２００オングストロームのゲート酸化物４４を成長させ，続いて２，０００オングストロームの多結晶シリコン４６を堆積させる。バイポーラベース４８とエミッタ窓５４が形成される間にＭＯＳゲート酸化物４４が保護されるように，分離した多結晶シリコン工程を採用していることを指摘しておく。ベース４８は，それの接合深さを制限するためにゲート酸化の後に形成される。バイポーラベース領域４８がパターン加工され，この領域からプラズマエッチングによって多結晶シリコンが除去される。次に，図５に示されたように，
バイポーラトランジスタのベースが，残っているゲート酸化物を通して注入される
ＴＥＯＳ層５０と窒化物層５２とはエミッタポリとベースとの間の誘電体厚さを増やすためのオプション層である。
【００１９】次に，短時間の酸化物除去の後，２，５００オングストロームの多結晶シリコン層が堆積され，砒素（例えば，５０ｋｅＶで１Ｅ１６／ｃｍ2 ）や燐（例えば，８０ｋｅＶで２Ｅ１５／ｃｍ2 ）のようなイオンを注入することによってドープされる。
この多結晶シリコン層はバイポーラエミッタ６０として作用
図７に示すように，ゲートとエミッタがパターン加工され，多結晶シリコンがエッチングされる
　
（２−２）引用例１の記載事項の整理
　ア　引用例１の段落【０００６】の「ＳＯＩ（絶縁体上のシリコン）基板上へ採用するための自己整合型のバイポーラ構造について述べている。」との記載，段落【００１５】の「図１はバイポーラトランジスタの断面図である。」との記載，及び，図１に照らして，引用例１には，
ＳＯＩ基板上にバイポーラトランジスタ１１が配置されていること
　イ　引用例１の段落【００１６】の「ＳＯＩの母材料（埋め込み酸化物）１０からスタートし，その上に０．６ないし０．８μｍのエピタキシャル層１６が取り付けられる。」，「バイポーラコレクタ２６へ燐等のイオンが注入され，アニールされる。」との記載，及び，図１に照らして，引用例１には，
ＳＯＩ基板中にバイポーラコレクタ２６が配置されていること
　ウ　引用例１の段落【００１５】の「Ｐ形能動ベース４８」との記載，段落【００１８】の「バイポーラトランジスタのベースが，残っているゲート酸化物を通して注入される。」との記載，及び図１，５に照らして，引用例１には，
バイポーラコレクタ２６中にバイポーラベース４８が配置されていること
　エ　引用例１の図１に照らして，引用例１には，
バイポーラベース４８上に直接配置され，バイポーラベース４８の少なくとも一部と接触するエミッタ６１，及び，エミッタ６１上に配置されたエミッタポリ６０
　オ　引用例１の段落【００１０】の「また本方法はエッチング用レジストのパターン加工を行ってエミッタコンタクト領域よりも大きな面積を持つエミッタポリを得ることを行い，それによってエミッタとベースの重なり領域を作り出している。本方法は更にＴＥＯＳを用いて前記エミッタとベースの重なり領域中の酸化物表面上に窒化物を形成し，それによってエミッタコンタクトと外部ベースとの間の容量を低減している。」との記載，段落【００１１】の「本トランジスタはエミッタコンタクト領域よりも大きな面積を持つエミッタポリを有し，それによってエミッタとベースとの重なり領域を作りだし，また酸化物表面が前記重なり領域中のエミッタポリよりも低くなっており，更に本トランジスタは前記エミッタとベースとの重なり領域中の酸化物表面上に誘電体層（例えば，ＴＥＯＳ層および窒化物）を用いて，それによってエミッタと外部ベースとの間の容量を低減している。」との記載，及び図１に照らして，引用例１には，
ＴＥＯＳ層５０及び窒化物層５２が，エミッタポリ６０の側部に配置されていること
　
（２−３）引用例１に記載された発明
　上記（２−２）ア〜オによれば，引用例１には次の発明が開示されている。
「ＳＯＩ基板中に配置されたバイポーラコレクタ２６，
バイポーラコレクタ２６中に配置されたバイポーラベース４８及び
バイポーラベース４８上に直接配置され，バイポーラベース４８の少なくとも一部と接触し，その側部に配置されたＴＥＯＳ層５０及び窒化物層５２を有するエミッタポリ６０及びエミッタ６１を含むＳＯＩ基板上に配置されたバイポーラトランジスタ。」
　
（２−４）引用例２の記載
　原査定の拒絶の理由に引用された，本願の優先権主張日前に日本国内において頒布された刊行物である特開平７−２０２１６６号公報（以下「引用例２」という。）には，図１とともに，次の記載がある（下線は当審で付加）。
「【００２４】次に，本発明の第２の実施例について説明する。図１に示す第１の実施例と異なる点はポリサイドベース電極上部および電極側面を覆う絶縁膜がボロンを含む窒化膜（以下ＳｉＢＮ膜と記す）で覆われたことである。窒化膜中にボロンを含ませることにより前記第１の実施例よりも更にＳｉＢＮ膜／タングステンシリサイド層界面でのボロンの凝集を抑制することができる。この結果タングステンシリサイド層／多結晶シリコン層界面の接触抵抗を低く保つことができ，窒化膜を用いた場合と同等或いはそれ以下の低ベース抵抗が得られる。一方，
バイポーラトランジスタの高速スイッチング特性を改善するには寄生容量の低減も重要である
Ｓｉ
0.1
 Ｂ
0.39
Ｎ
0.51
の誘電率は３．６で酸化膜の４よりも小さくすることができる
ＳｉＢＮ膜を用いればエミッタ・ベース間容量を低減でき，この寄生容量充放電時間も短縮できる
　
（２−５）引用例２の開示内容
　上記（２−４）によれば，引用例２には，誘電率が３．９より低い材料を採用することにより，エミッタ・ベース間の寄生容量を低減する技術が開示されている。
　
（３）対比
　本願発明と，引用例１に記載された発明（以下「引用発明」という。）とを対比する。
　ア　引用発明は，「基板上に配置されたバイポーラトランジスタ」である点で，本願発明と共通する。
　イ　引用発明における「バイポーラコレクタ２６」及び「バイポーラベース４８」は，それぞれ，本願発明における「コレクタ」及び「ベース」に相当する。また，引用発明はコレクタを基板中に配置している点で本願と共通する。
　ウ　引用例１の段落【００１１】の「本トランジスタはエミッタコンタクト領域よりも大きな面積を持つエミッタポリを有し，それによってエミッタとベースとの重なり領域を作りだし」との記載，及び，引用例１の段落【００１５】の「
この多結晶シリコン層はバイポーラエミッタ６０として作用し」との記載からみて，引用発明における「エミッタポリ６０」及び「エミッタ６１」は，併せてバイポーラトランジスタのエミッタとして作用する領域であると言えるから，本願発明における「エミッタ」に相当する
　エ　本願明細書段落【０００６】には，「一実施例において，バイポーラトランジスタは半導体ウエハ中に配置されたコレクタ，コレクタ中に配置されたベース，ベース中に配置され，ベースの少くとも一部と接触したエミッタを含み，
エミッタはその中に低Ｋ層を有する。一実施例において，低Ｋ層はエミッタの側部に近接して配置される
　
　そうすると，本願発明と引用発明の一致点及び相違点は，次のとおりとなる。
　
＜一致点＞
  「基板中に配置されたコレクタ，
コレクタ中に配置されたベース及び
ベース上に直接配置され，ベースの少くとも一部と接触し，その中に配置された誘電体層を有するエミッタを含む基板上に配置されたバイポーラトランジスタ。」
　
＜相違点１＞
　本願発明では「半導体ウエハ基板」を用いているのに対し，引用発明では「ＳＯＩ基板」を用いている点。
　
＜相違点２＞
　本願発明では，「誘電体層」が「３．９より低い誘電率を有する」のに対し，引用発明では，誘電率についての限定がなされていない点。
　
（４）相違点についての検討
（４−１）相違点１について
　引用例１には，次の記載がある（下線は当審で付加）。
「【００２３】ここに，本発明の特定の実施例について説明してきたが，それは本発明を制限する意図のものではないことを理解されたい。例えば，好適実施例に示されたＮＰＮバイポーラトランジスタはＰＮＰバイポーラトランジスタとして作製することも可能である。また，好適実施例はＢｉＣＭＯＳ／ＳＯＩプロセスについて述べてきたが，本発明はバイポーラ／ＳＯＩプロセスにも使用できる。更に，
本プロセスはＳＯＩプロセスを伴わないバルクプロセスにも使用できる
　すなわち，引用例１には，引用発明において「ＳＯＩ基板」を「半導体ウエハ基板」に変更することが示唆されているから，引用発明において相違点１に係る構成とすることは，当業者が適宜なし得たことに過ぎない。
　
（４−２）相違点２について
　エミッタ−ベース間の寄生容量の低減は，上記（２−１）で摘記した引用例１の段落【００１０】及び段落【００１１】の記載，上記（２−４）で摘記した引用例２の段落【００２４】の記載，及び，以下の周知例１〜３の記載からみて，バイポーラトランジスタの技術分野における周知の技術課題であると認められる。
・周知例１：特開平９−６４０５６号公報
　周知例１には，以下の記載がある（下線は当審で付加）。
「【０００９】本発明の目的は，エミッタ側壁の絶縁膜による寄生容量の増加を抑制することにより，
ベース・エミッタ間接合容量を低減して高速化を妨げる原因をなくす
・周知例２：特開平６−６９２１５号公報
　周知例２には，以下の記載がある（下線は当審で付加）。
「【０００８】近年，セルファライン技術の発達によりベース面積の著しい縮小化が図られたが，これに対しエミッタ面積の縮小化はそれ程進展していない。また，エミッタの不純物濃度がコレクタより高いため，ベース〜エミッタ間の単位面積当りの寄生容量はベース〜コレクタ間に比べ高く，この為面積的に広いベース〜コレクタ間の容量ＣCBが面積的に小さいベース〜エミッタ間の寄生容量ＣCEより大きくなる逆転現象が発生し，最近では
ベース〜エミッタ容量の低減が重要になってきている
・周知例３：特開平３−９９４４０号公報
　周知例３には，以下の記載がある（下線は当審で付加。）
「本第９実施例は第１０図に示す如く，第１実施例における薄い酸化膜１９に比べ厚い酸化膜７２を形成し，多結晶Ｓｉとベース層との間で生じる
ベースエミッタ間の寄生容量を小さくしてある
「本実施例の構造を採用すれば，
寄生容量が減少し，周波数特性が向上する効果がある
　また，誘電体と，誘電体をはさむ２つの導電体層とにより構成されたキャパシタの容量が，誘電体の厚さに反比例し，誘電体材料の誘電率に比例することは，当業者の技術常識である。
　一方，引用例１の段落【００１０】，【００１１】，【００１５】，及び【００１８】の記載からみて，引用発明では，ＴＥＯＳ層５０及び窒化物層５２を付加してエミッタとベースとの間の誘電体の厚さを増やすことで，エミッタ-ベース間容量を低減しているものと理解できる。
　また，上記（２−５）に記載したとおり，引用例２には，誘電率が３．９より低い誘電体材料を採用することにより寄生容量を低減する技術が記載されている。
　そうすると，引用発明の寄生容量をさらに低減するために，引用発明の「ＴＥＯＳ層５０及び窒化物層５２」に代えて，引用例２に開示された，誘電率が３．９より低い誘電体材料を採用することは，当業者が容易になし得たことである。
　
（４−３）回答書について
　なお，審判請求人は，平成２２年３月２４日提出の回答書において，
「本件発明においては，エミッタがベースに対抗するようにベースの上部表面上に直接配置されます。
　これに対して，引用文献１及び２は，エミッタがベース内に配置され，直接ベース上に配置されるものではありません。引用文献１においては，Ｎ＋エミッタ６１はＰベース４８内に配置され，引用文献２においては，エミッタ拡散層１２はベース拡散層８中に配置されます。これらの点において，本件発明と明確に異なります。」と主張している。
　しかしながら，平成１９年７月１９日に提出された手続補正書における特許請求の範囲の請求項１には，「半導体ウエハ
基板中
基板上
　よって，審判請求人の上記主張は採用できない。
　
（４−４）検討のまとめ
　したがって，本願発明は，引用発明及び引用例２の記載並びに周知技術に基いて当業者が容易に発明をすることができたものであるから，特許法２９条２項の規定により特許を受けることができない。
　
４　結言
　
　以上のとおり，本願の請求項１に係る発明は，特許法第２９条第２項の規定により特許を受けることができないから，その余の請求項に係る発明について検討するまでもなく，本願は拒絶をすべきものである。
　よって，結論のとおり審決する。