【事件の表示】
　特願２０００−２０４９５１「画像処理回路及び道路監視画像前処理回路」拒絶査定不服審判事件〔平成１４年　１月２５日出願公開、特開２００２−　２７４３３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
【第１】手続きの経緯  
　
［１］手続き
　本願は、平成１２年７月６日の出願であって、平成１６年１２月２日付けで拒絶査定がなされ、これに対し、平成１７年１月１３日に拒絶査定に対する審判請求がなされるとともに、同年２月１４日付けで手続補正がなされたものである。
　
［２］査定
　
　原査定の理由は、概略、以下のとおりである。
　
［査定の理由］
　本願の各請求項に係る発明は、下記に掲げる刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許を受けることができない。
　
　　　　　　記
　引用文献１：特開平７−１３５６０５号公報
　引用文献２：特開平４−２７４９４１号公報
　引用文献３：特開平６−１８１５３９号公報
　引用文献４：特開平８−３１５１１６号公報
　引用文献５：特開平１０−１０５６９０号公報
　
【第２】上記平成１７年２月１４日付けの手続補正（以下、「本件補正」という。）についての補正却下の決定
　
［補正却下の決定の結論］
　平成１７年２月１４日付けの手続補正を却下する。
　
［理由］
　
［１］本件補正の内容
　
　本件補正は、請求項に関する下記の補正事項を含んでいる。
　　　　　　　　　記
（１）請求項１，２，３，４，５の各々における
　「アドレスを順次出力するアドレス出力部」（補正前）を、
　「
前記画像メモリの書き込み時に前記入力画像データの画素データと同期して前記入力画像データの各画素データに対応する各アドレスを順次出力するとともに、前記画像メモリの読み出し時に前記画像メモリの書き込み時と同じ各
（２）請求項１，３各々における
　「該アドレス出力部が出力するアドレスに対応して前記画像メモリの読み出しアドレスを記憶し、前記アドレス出力部が出力するアドレスに応じた前記読み出しアドレスを出力するアドレス記憶部と」（補正前）を、
　「該アドレス出力部が出力する
各
を受けてこれ
（３）請求項１，２，３，４の各々のおける
　「前記アドレス出力部が出力するアドレスに対応して、当該アドレスに対応する前記変形画像データの画素データが前記所定の画素データと同一となるべきかそれとも前記入力画像データのいずれかの画素データと同一となるべきかを識別する識別データを記憶し、前記アドレス出力部が出力するアドレスに応じた識別データを出力し」（補正前）を、
　「前記アドレス出力部が出力する
各
を受けてこれ
（４）請求項２，４の各々における
　「該アドレス出力部が出力するアドレスに対応して前記画像メモリの書き込みアドレスを記憶し、前記アドレス出力部が出力するアドレスに応じた前記書き込みアドレスを出力するアドレス記憶部と」（補正前）を、
　「該アドレス出力部が出力する
各
を受けてこれ
（５）請求項５，６，７，８の各々における
　「並列的に入力される複数の入力画像データ」（補正前）を、
　「並列的に入力され
互いに同期した
（６）請求項５，６，７，８の各々における
　「アドレスを順次出力するアドレス出力部」（補正前）を、
　「
前記複数の画像メモリの書き込み時に前記複数の入力画像データの画素データと同期して前記複数の入力画像データの各画素データに対応する各アドレスを順次出力するとともに、前記複数の画像メモリの読み出し時に前記複数の画像メモリの書き込み時と同じ各
（７）請求項５，６，７，８の各々における
　「該アドレス出力部が出力するアドレスに対応して前記複数の画像メモリの読み出しアドレスを前記複数の画像メモリに対して共通して又は個別に記憶し、前記のアドレス出力部が出力するアドレスに応じた前記読み出しアドレスを出力するアドレス記憶部と」（補正前）を、
　「該アドレス出力部が出力する
各
を受けてこれ
（８）請求項５，６，７，８の各々における
　「アドレスに応じた第１の識別データ」（補正前）を、
　「アドレス
を受けてこれ
（９）請求項５，６，７，８の各々における
　「アドレスに応じた第２の識別データ」（補正前）を、
　「アドレス
を受けてこれ
（１０）請求項７における
　「前記アドレス出力部が出力するアドレスに対応して」（補正前）を、
　「前記アドレス出力部が出力する
各
　
［２］本件補正の適合性１　補正の範囲（第１７条の２第３項） 
　本件補正は、願書に最初に添付した明細書及び図面に記載した事項の範囲内においてする補正である。 
 　 
［３］本件補正の適合性２　補正の目的（第１７条の２第４項） 
　上記補正事項（１）ないし（１０）は、いずれも補正前請求項に記載のあった特定事項の内容を限定し減縮するものであって、補正の前後において、産業上の利用分野及び解決しようとする課題も同一である。
　したがって、本件補正は、特許法第１７条の２第４項第２号で規定する特許請求の範囲の減縮を目的とする補正に該当する。
　
［４］本件補正の適合性３　独立特許要件（第１７条の２第５項）
　そこで、本件補正後の請求項１から１３に記載される発明が独立特許要件（特許法第１７条の２第５項において準用する同法第１２６条第５項の規定）を満たすか否かについて以下に検討する。
　
［４.１］補正後発明
　
　本件補正後の請求項１から請求項１３までに係る発明のうち請求項２に記載された発明（以下「補正後発明２」という。）、および請求項４に記載された発明（以下「補正後発明４」という。）は、下記のとおりである。
　
　　　　　　　　　記
　《補正後発明２》
　入力画像データが示す入力画像を変形した変形画像を示す変形画像データであって、当該変形画像データの各画素データが所定の画素データ又は前記入力画像データのいずれかの画素データと同一である変形画像データを、出力する画像処理回路であって、
　画像メモリと、
　前記所定の画素データを出力する所定画素データ出力部と、
　前記入力画像データの画素データを前記画像メモリに書き込むとともに前記画像メモリに書き込まれた画素データを前記画像メモリから読み出すように、前記画像メモリのアドレスを制御するアドレス制御回路と、
　識別データ記憶部と、
　画素データ選択部とを備え、
　前記アドレス制御回路は、前記画像メモリの書き込み時に前記入力画像データの画素データと同期して前記入力画像データの各画素データに対応する各アドレスを順次出力するとともに、前記画像メモリの読み出し時に前記画像メモリの書き込み時と同じ各アドレスを順次出力するアドレス出力部と、該アドレス出力部が出力する各アドレスに対応して前記画像メモリの書き込みアドレスを記憶し、前記アドレス出力部が出力するアドレスを受けてこれに応じた前記書き込みアドレスを出力するアドレス記憶部と、前記画像メモリの読み出し時に前記アドレス出力部が出力したアドレスを読み出しアドレスとして前記画像メモリに選択的に供給するとともに、前記画像メモリの書き込み時に前記アドレス記憶部から出力された前記書き込みアドレスを前記画像メモリに選択的に供給するアドレス選択部とを有し、
　前記識別データ記憶部は、前記アドレス出力部が出力する各アドレスに対応して、当該アドレスに対応する前記変形画像データの画素データが前記所定の画素データと同一となるべきかそれとも前記入力画像データのいずれかの画素データと同一となるべきかを識別する識別データを記憶し、前記アドレス出力部が出力するアドレスを受けてこれに応じた識別データを出力し、
　前記画素データ選択部は、前記識別データ記憶部から出力された識別データに従って、前記所定画素データ出力部から出力された所定の画素データ又は前記画像メモリから読み出された画素データを選択的に出力させることを特徴とする画像処理回路。
　
　《補正後発明４》
　入力画像データが示す入力画像を変形した変形画像を示す変形画像データであって、当該変形画像データの各画素データが所定の画素データ又は前記入力画像データのいずれかの画素データと同一である変形画像データを、出力する画像処理回路であって、
　画像メモリと、
　前記所定の画素データを出力する所定画素データ出力部と、
　前記所定画素データから出力された所定の画素データ又は前記入力画像データの画素データを前記画像メモリに書き込むとともに前記画像メモリに書き込まれた画素データを前記画像メモリから読み出すように、前記画像メモリのアドレスを制御するアドレス制御回路と、
　識別データ記憶部と、
　画素データ選択部とを備え、
　前記アドレス制御回路は、前記画像メモリの書き込み時に前記入力画像データの画素データと同期して前記入力画像データの各画素データに対応する各アドレスを順次出力するとともに、前記画像メモリの読み出し時に前記画像メモリの書き込み時と同じ各アドレスを順次出力するアドレス出力部と、該アドレス出力部が出力する各アドレスに対応して前記画像メモリの書き込みアドレスを記憶し、前記アドレス出力部が出力するアドレスを受けてこれに応じた前記書き込みアドレスを出力するアドレス記憶部と、前記画像メモリの読み出し時に前記アドレス出力部が出力したアドレスを読み出しアドレスとして前記画像メモリに選択的に供給するとともに、前記画像メモリの書き込み時に前記アドレス記憶部から出力された前記書き込みアドレスを前記画像メモリに選択的に供給するアドレス選択部とを有し、
　前記識別データ記憶部は、前記アドレス出力部が出力する各アドレスに対応して、当該アドレスに対応する前記変形画像データの画素データが前記所定の画素データと同一となるべきかそれとも前記入力画像データのいずれかの画素データと同一となるべきかを識別する識別データを記憶し、前記アドレス出力部が出力するアドレスを受けてこれに応じた識別データを出力し、
　前記画素データ選択部は、前記識別データ記憶部から出力された識別データに従って、前記所定画素データ出力部から出力された所定の画素データ又は前記入力画像データの画素データを、前記画像メモリの書き込みデータとして、前記画像メモリに選択的に供給することを特徴とする画像処理回路。
　
［４.２］引用刊行物の記載
　
［４.２.１］刊行物１：特開平７−１３５６０５号公報
　原査定の拒絶の理由に引用された特開平７−１３５６０５号公報（以下、「刊行物１」という）には、「画像合成装置」（発明の名称）に関し、図面と共に次に掲げる事項が記載されている。             
　
〈請求の範囲〉
　(K1.1)「【請求項１】　複数方向からの画像を得る１台あるいは複数台の撮像装置を有し、前記撮像装置により得られた複数の画像を合成し１枚の画像とする画像合成装置において、前記撮像装置により得られる複数の画像の画面アドレスを発生するアドレス発生回路と、該画面アドレスを変換することにより前記撮像装置で撮影される領域の形状にそれぞれの画像を変形するアドレス変換回路と、前記アドレス変換回路で変形された複数の画像を合成するためのメモリを備えたことを特徴とする画像合成装置。」（請求項１）　
　(K1.2)「【請求項２】  複数方向からの画像を得る１台あるいは複数台の撮像装置を有し、前記撮像装置により得られた複数の画像を合成し１枚の画像とする画像合成装置において、前記撮像装置により得られる複数の画像の画面アドレスを発生するアドレス発生回路と、該画面アドレスを変換することにより該合成画像が単一の視点から見た場合の撮影領域の形に画像を変形するアドレス変換回路と、前記アドレス変換回路で変形された複数の画像を合成するためのメモリを備えたことを特徴とする画像合成装置。
【請求項３】  レンズと撮像素子を有する撮像装置と該撮像装置を回転駆動する回転駆動装置を有し、複数方向からの画像を得て該複数画像を合成し１枚の画像とする画像合成装置において、前記回転駆動装置が撮像装置を、撮像装置の底面に直交しかつレンズの主点を通る軸を中心として回転させ、複数の所定の位置で画像を取り込み、該取り込まれた画像を合成することを特徴とする画像合成装置。」（請求項２，３）
　
〈実施例１〉
(K1.3)「【００１７】
【実施例】
　実施例１．図１は請求項１の発明の一実施例による画像合成装置の構成を示すブロック回路図である。
　　　　・・・（中略）・・・
　すなわち２枚の画像をそのまま合成すると図３のように合成部分で直線が正しく再現されない。また、図４は本実施例による画像合成装置の出力の一例を示す図であり、１９はディスプレイの枠である。」（段落0017〜0018）
　
(K1.4)「【００１９】次に動作について説明する。第１のカメラ１と第２のカメラ２は同期駆動回路３により同じ位相で駆動される。第１のカメラ１および第２のカメラ２から出力される映像信号はそれぞれ第１のＡ／Ｄ変換器４、第２のＡ／Ｄ変換器５により１画素ごとのディジタル信号に変換され、以後の処理で折り返しノイズが出ないように第１のＬＰＦ６、第２のＬＰＦ７で帯域を制限される。
【００２０】アドレス発生回路８では同期駆動回路３からの撮像素子駆動クロック、および水平同期信号、垂直同期信号をもとに画面の走査順に撮像素子上の水平、垂直のアドレス（ｘ、ｙ）と、クロック毎に第１のカメラ１と第２のカメラ２の出力を交互に切り換えるカメラ選択信号１１を発生する。このカメラ選択信号１１は例えば、第１のカメラ１からの映像を選択するときは‘Ｈｉｇｈ’、第２のカメラ２からの映像を選択する場合は‘Ｌｏｗ’の信号となる。アドレス変換回路９はアドレス発生回路８から得られる撮像素子上のアドレスとカメラ選択信号１１の入力に対し、ＲＡＭ１２に映像信号を書き込むためのアドレスを出力するリードオンリーメモリ（以下、「ＲＯＭ」という）で構成されている。
【００２１】アドレス変換回路９内のＲＯＭには撮像素子上の画面アドレスに対応する撮影領域上の座標に相当する値をデータとして格納する。第１のカメラ１の撮像素子上の１点（ｘ1，ｙ1）に結像する撮影領域１５上の点の座標（Ｘ1，Ｙ1）は、撮像素子上の点（ｘ1，ｙ1）とレンズの主点を結ぶ直線が被写体面と交わる点であるので、カメラ１の被写体面に対する角度、被写体面からの距離と中央から左への振れ角、およびレンズの焦点距離、撮像素子の大きさから求めることができる。同様にして第２のカメラ２の撮像素子上の点（ｘ2，ｙ2）に結像する撮影領域１６上の点（Ｘ2，Ｙ2）も求めることができる。これにより撮像素子上の全画素に対応する撮影領域上の点を求め、得られた（Ｘ1，Ｙ1），（Ｘ2，Ｙ2）のすべてあるいは一部の領域が一画面上に表示できるように適当な大きさに縮小しＲＡＭ１２への映像信号の書き込みアドレスとなるデータを決定しＲ０Ｍに記憶しておく。
【００２２】第１のカメラ１と第２のカメラ２からの映像信号は映像信号選択回路１０に入力され、カメラ選択信号１１に従って１クロック毎に、すなわち１画素毎に交互にＲＡＭ１２に出力される。カメラ選択信号１１が‘Ｈｉｇｈ’の場合は第１のカメラ１からの映像信号が出力され、このときアドレス変換回路９には第１のカメラを示すカメラ選択信号１１とその画素に対応する画面アドレスが入力される。アドレス変換回路９ではカメラ選択信号１１に従い、それぞれの画面アドレスに対応するデータを出力する。アドレス変換回路９からの出力はＲＡＭ１２への書き込みアドレスとして用いられ、これに従い映像信号はＲＡＭ１２上の指定されたアドレスに書き込まれる。ＲＡＭ１２からは走査順に順次読み出されＤ／Ａ変換器１３でアナログ信号に変換された後、出力端子１４よりディスプレイやレコーダ等に出力される。これによりディスプレイ等には図４に示すように被写体面の格子状の模様がそのまま写し出される。」（段落0019〜0022）
　
〈実施例２〉
(K1.5)「【００２３】実施例２．図５は請求項２および請求項３の発明の一実施例による画像合成装置の構成を示すブロック回路図である。
　　　・・・（中略）・・・
【００２４】次に動作について説明する。カメラ３１はカメラ回転駆動回路３３により、カメラの底面に直交しかつレンズの主点３２を通る軸を中心として、左右に回転駆動される。またカメラ回転駆動回路３３はカメラ３１が所定の撮影位置にあるときにその事を示すカメラ位置情報３９を出力する。カメラ３１が中央より左に所定の角度回転し、実施例１と同様の俯角を持っており、その撮影領域が図２の１５の部分となった場合、そのままの状態でカメラ回転駆動回路３３により右に同じ角度回転した場合の撮影領域は図２の１６の部分となる。この部分が実施例１と同様に撮像素子上に図３のように結像する。この場合、回転駆動によりカメラ３１の光軸が撮影領域内に描く軌跡は直線となる。」（段落0023〜0024）
　
(K1.6)「【００２５】カメラ３１の撮像素子は撮像素子駆動回路３４により駆動され映像信号を出力する。前記出力信号はＡ／Ｄ変換器３５により１画素ごとのディジタル信号に変換され、以後の処理で折り返しノイズが出ないようにＬＰＦ３６で帯域を制限される。
【００２６】アドレス発生回３７では同期駆動回路３４からの撮像素子駆動クロック、水平同期信号、垂直同期信号をもとに画面の走査順に撮像素子上のアドレス（ｘ、ｙ）を発生する。アドレス変換回路３８はアドレス発生回路３７から得られる撮像素子上のアドレスとカメラ回転駆動回路３３から得られるカメラ位置情報３９の入力に対し、ＲＡＭ４０に映像信号を書き込むためのアドレスを出力するＲＯＭで構成されている。
【００２７】カメラ３１の撮像素子上の１点（ｘ，ｙ）に結像する撮影領域１５上の点（Ｘ，Ｙ）は、実施例１と同様にして求める事ができる。ここで、カメラ３１の水平画角をα度、垂直画角β度とすると、カメラが左に回転している場合の画像と、カメラが右に回転している場合の画像を合成して得られる画像は、垂直画角はそのままで水平画角はおおよそ２α度の横長画像となる。水平画角２α度、垂直画角β度で歪みを持たないレンズを使用した仮想のカメラを、カメラ３１と同じ状態で中央に向けて設置した場合には、図６の領域を撮影し、図７のように撮像素子上に結像される。ここで、図６上の直線ｐ，ｑ，ｒ，ｓおよび直線ｌ，ｍは図２と同様に被写体面上に格子状に描かれた直線である。また、図７上の直線ｐ’，ｑ’，ｒ’，ｓ’および直線ｌ’，ｍ’はそれぞれ、直線ｐ，ｑ，ｒ，ｓおよび直線ｌ，ｍが仮想カメラの撮像素子上に結像したものである。撮像素子上の１点（ｕ，ｖ）に結像する図６の撮影領域上の点（Ｕ，Ｖ）は実施例１と同様に一対一で求めることができる。実施例１で得られる撮影領域（図２）に対して、格子状の直線が一致するように仮想カメラの撮影領域（図６）を対応させる。これによりカメラ３１の撮像素子上の点（ｘ，ｙ）の撮影領域上の座標（Ｘ，Ｙ）に対応する、水兵画角２α度の仮想カメラで撮影される領域上の座標（Ｕ，Ｖ）の値を決定する。さらに前記座標（Ｕ，Ｖ）をこれと一対一に対応した仮想カメラの撮像素子上の座標（ｕ，ｖ）に変換する。アドレス変換回路３８内のＲＯＭにはカメラ３１の撮像素子の画面アドレス（ｘ、ｙ）とカメラ位置情報３９の入力に対して以上で求められた仮想カメラの座標（ｕ，ｖ）が出力されるようにあらかじめデータを記憶しておく。
【００２８】ＲＡＭ４０ではアドレス変換回路３８から出力されるアドレスに、相当するＬＰＦ３５からの映像信号出力を書き込んでいく。ＲＡＭ４０からは走査順に順次読み出されＤ／Ａ変換器４１でアナログ信号に変換された後、出力端子４２よりディスプレイやレコーダ等に出力される。これによりディスプレイ等には図７に示すように被写体面の格子状の模様が横方向には修正され、奥行方向の遠近感は残したまま写し出される。」（段落0025〜0028）
　
［４.２.２］刊行物３：特開平６−１８１５３９号公報
　同じく査定に引用された特開平６−１８１５３９号公報（以下、「刊行物３」という。）には、「画像合成装置」（発明の名称）に関し、図面と共に次に掲げる事項が記載されている。
　
〈産業上の利用分野〉
(K3.1)「本発明は、撮像装置の方位及び視野角を元に、特定の視野角に該当する映像のみを他映像でマスク処理する機能を有する画像合成装置に関するものである。」（段落0001）
　
〈発明が解決しようとする課題〉
(K3.2)「本発明は、かかる現状に鑑みてなされたものであり、監視機能を損なわずにプライバシー保護をなし得る監視映像を合成することが可能な画像合成装置を提供することを目的としている。」（段落0005））
　
〈実施例〉
(K3.3)「【実施例】以下、本発明の一実施例について、図面を参照しながら具体的に説明する。図１は本発明にかかる画像合成装置の構成を示すブロックである。この画像合成装置は、カメラ１と、カメラ１を支持し回転させる回転台装置２と、カメラ１の方位と視野角を検知する状態検出器３と、８行１２列配列のメモリー４と、状態検出器３からの検出信号を受けてメモリー４にデータを書き込み、また書き込んだデータを読み出すメモリーコントローラ５と、カメラ１からの映像信号と同期のとれた映像信号を出力する映像出力装置６と、メモリー４からの出力データを受け、カメラ１からの映像信号と映像出力装置６からの映像信号とを切り換える映像切換器７とから構成されている。
【００１１】例えば、この画像合成装置を消防署で使用する場合には、上記カメラ１は火の見櫓の目として高所に取付けられ、回転台装置２によって水平旋回され、周辺の状況をチルト角、ズーム率固定でもって旋回監視する。このカメラ監視を行うにあたっては、居住区等の特定視野領域を、水平方向と垂直方向の２方向の範囲としてメモリーコントローラ５に予め登録して、プライバシー保護のためのデータとして利用されるようになっている。そして、映像出力装置６から出力される映像信号により、カメラ１が映し出した居住区部分の映像に対して、プライバシー保護データに従ったマスクキング処理が行われるようになっている。」（段落0010，0011）
　
(K3.4)「【００３０】次に、図４に示すように、メモリー４に書き込まれたマスクデータについては、カメラ１の水平旋回に対応して、常時、メモリー４からのデータ読み出しが行われる（Ｓ１８）。更に、メモリー４からの読み出しデータを出力信号として、出力信号が０ならばカメラ１からの映像信号をそのまま出力し（Ｓ２０）、出力信号が１ならば映像出力装置６からの外部映像信号を出力する（Ｓ２１）。ここで、これらの映像信号の切り換えについては、映像切換器７によって行われる。なお、Ｓ２０及びＳ２１の処理の後は、Ｓ８の処理に戻ることになる。
【００３１】このように、プライバシー保護に係る特定視野範囲が、旋回するカメラ１の水平視野角範囲に入ると、予め作成しておいたプライバシー保護情報であるマスクデータがカメラ１の水平旋回動作のタイミングでもって逐次メモリ４に書き込まれ、更にこのデータがメモリ４から逐次読み出される。そして、読み出されたデータに従い、映像画面の垂直方向の１／８画面及び水平方向の１／１２画面を最小単位として、映像出力装置６から出力された他映像により、マスキングされた画像が合成される。
【００３２】本実施例の画像合成装置によれば、カメラ１を水平旋回中にカメラ１の水平方向視野中心データ Ho (i) のみをリアルタイムに取り込み、上記〔数７〕に示す単純な判定式を利用してメモリー４に８ビットのデータを書き込むだけで、映像画面の垂直方向の画角幅の１／８、水平方向の画角幅の１／１２を最小単位として、プライバシー保護として登録された視野範囲のみを外部映像（例えばモザイク映像）でマスキングした画像をカメラ水平旋回動作中に合成することができるようになる。そして、本実施例における画像合成処理は高速処理が可能であって、カメラ１の旋回速度を大きくした場合でもマスキングの追従性には全く影響を及ぼすものではない。
【００３３】なお、本実施例では、カメラの水平旋回動作に対してのマスキング処理について説明したが、垂直方向にカメラを回転動作させる場合のマスキング処理についても、同様な処理を行うことが可能である。また、カメラの垂直方向の回転動作に対応できるし、垂直回転動作と水平回転動作を組み合わせて監視を行う場合についても、同様にしてプライバシー情報は保護される。更に、マスキングの最小単位を映像画面の垂直方向の画角幅の１／８、水平方向の画角幅の１／１２として説明したが、勿論これに限定されるものではなく、更に細かく、或いは逆に大きくすることもまた可能である。」（段落0030〜0033）
　
(K3.5)「Ｓ１８：カメラの水平走査、垂直走査に対応して、メモリー４の行方向、列方向データを読み出す。　　　
　→　Ｓ１９：メモリー４からの出力信号＝１
　　　　　＝１　→　Ｓ２１：映像出力装置６からの外部信号を出力
     　　 ＝０　→　Ｓ２０：カメラ１の映像信号を出力」（図４）
　
　　　
［４.３］補正後発明２について
　
［４.３.１］対比（対応関係）
　
　補正後発明２と刊行物１に記載された発明とを対比する。
　
　（１）対比にあたり、便宜上、補正後発明２を、要件毎に記号を付して下記のように記述しておく。
　
　　　　　　　　　　記
　《補正後発明２（記号付き）》
　〔A〕入力画像データが示す入力画像を変形した変形画像を示す変形画像データであって、当該変形画像データの各画素データが所定の画素データ又は前記入力画像データのいずれかの画素データと同一である変形画像データを、出力する画像処理回路であって、
　〔B〕画像メモリと、
　〔C〕前記所定の画素データを出力する所定画素データ出力部と、
　〔D〕前記入力画像データの画素データを前記画像メモリに書き込むとともに前記画像メモリに書き込まれた画素データを前記画像メモリから読み出すように、前記画像メモリのアドレスを制御するアドレス制御回路と、
　〔E〕識別データ記憶部と、
　〔F〕画素データ選択部とを備え、
　前記アドレス制御回路は、
　〔D1〕前記画像メモリの書き込み時に前記入力画像データの画素データと同期して前記入力画像データの各画素データに対応する各アドレスを順次出力するとともに、前記画像メモリの読み出し時に前記画像メモリの書き込み時と同じ各アドレスを順次出力するアドレス出力部と、
　〔D2〕該アドレス出力部が出力する各アドレスに対応して前記画像メモリの書き込みアドレスを記憶し、前記アドレス出力部が出力するアドレスを受けてこれに応じた前記書き込みアドレスを出力するアドレス記憶部と、
　〔D3〕前記画像メモリの読み出し時に前記アドレス出力部が出力したアドレスを読み出しアドレスとして前記画像メモリに選択的に供給するとともに、前記画像メモリの書き込み時に前記アドレス記憶部から出力された前記書き込みアドレスを前記画像メモリに選択的に供給するアドレス選択部
　とを有し、
　〔E〕前記識別データ記憶部は、前記アドレス出力部が出力する各アドレスに対応して、当該アドレスに対応する前記変形画像データの画素データが前記所定の画素データと同一となるべきかそれとも前記入力画像データのいずれかの画素データと同一となるべきかを識別する識別データを記憶し、前記アドレス出力部が出力するアドレスを受けてこれに応じた識別データを出力し、
　〔F〕前記画素データ選択部は、前記識別データ記憶部から出力された識別データに従って、前記所定画素データ出力部から出力された所定の画素データ又は前記画像メモリから読み出された画素データを選択的に出力させる
　ことを特徴とする画像処理回路。
　
　（２）対比する刊行物１に記載された発明（以下、「引用発明」という）を、実施例として記載されたものに対応するものを認定し対比する。
　
《実施例１のもの》
　
　(a)全体構成
　前掲(K1.1)（実施例１に対応する請求項１）によれば、
　引用発明は、大要、
　複数方向からの画像を得る１台あるいは複数台の撮像装置を有し、前記撮像装置により得られた複数の画像を合成し１枚の画像とする画像合成装置において、
　前記撮像装置により得られる複数の画像の画面アドレスを発生するアドレス発生回路と、
　該画面アドレスを変換することにより前記撮像装置で撮影される領域の形状にそれぞれの画像を変形するアドレス変換回路と、
　前記アドレス変換回路で変形された複数の画像を合成するためのメモリを備えている。
　
　したがって、引用発明は、「入力画像データが示す入力画像を変形した変形画像を示す変形画像データを出力する画像処理回路」といい得るものである。
　
　(b)前掲(K1.3)(K1.4)によれば、実施例１のものは、以下のように動作する。
　(b1)〈入力〉
　第１のカメラ１と第２のカメラ２は同期駆動回路３により同じ位相で駆動され、カメラ１およびカメラ２から出力される映像信号はそれぞれＡ／Ｄ変換器４，Ａ／Ｄ変換器５により１画素ごとのディジタル映像信号（すなわち、画素データ）に変換され、以後の処理で折り返しノイズが出ないようにそれぞれＬＰＦ６、ＬＰＦ７で帯域を制限される。（段落0019）。
　(b2)〈アドレス発生回路８〉
　このとき、アドレス発生回路８は、同期駆動回路３からの撮像素子駆動クロック、および水平同期信号、垂直同期信号をもとに画面の走査順に撮像素子上の水平、垂直の画面アドレス（ｘ、ｙ）を発生する。また、クロック毎に第１のカメラ１と第２のカメラ２の出力を交互に切り換えるカメラ選択信号１１を発生する。（段落0020）
　(b3)〈ＲＡＭ１２に出力される映像信号〉
　カメラ１またはカメラ２からの映像信号であって、上記１画素ごとのディジタル映像信号（画素データ）は、撮影素子上の画面アドレス（ｘ、ｙ）の１画素ごと（１クロック毎に）に、カメラ選択信号１１に従い映像信号選択回路１０によって、交互にカメラ１またはカメラ２からの画素データが切り換えられて、ＲＡＭ１２に出力される（段落0022）。
　(b4)〈アドレス変換回路９〉〈ＲＡＭ１２への書き込み〉
　アドレス変換回路９内のＲＯＭは、撮像素子上の画面アドレスに対応する撮影領域上の座標に相当する値をデータとして格納したもので、撮像素子上の全画素に対応する撮影領域のすべてあるいは一部の領域が一画面上に表示できるように適当な大きさに縮小しＲＡＭ１２への映像信号の書き込みアドレスとなるデータをＲＯＭに記憶したものであり（段落0021）、
　アドレス変換回路９は、アドレス発生回路８で発生した上記画面アドレス（ｘ、ｙ）が入力されて、その画面アドレス（ｘ、ｙ）に対応する撮影領域上の座標に相当する値をデータを、ＲＡＭ１２への書き込みアドレスとして出力し、これに従い映像信号はＲＡＭ１２上の指定されたアドレスに書き込まれる（段落0022）。
　(b5)〈ＲＡＭ１２からの読み出し〉
　ＲＡＭ１２からは走査順に順次読み出されＤ／Ａ変換器１３でアナログ信号に変換された後、出力端子１４よりディスプレイやレコーダ等に出力される。これによりディスプレイ等には図４に示すように被写体面の格子状の模様がそのまま写し出される（段落0022）。
　
　(c)上記動作について、アドレスと画素データを示す記号を用いて具体的に考察すれば、以下のようになると理解される。
　
　(c1)カメラ１およびカメラ２の撮像素子上の走査順画面アドレスを、
　　　(1,1),(2,1),(3,1),(4,1)・・・(m,n)（総数mn個）とし、
　これらのアドレスに対応する、
　カメラ１の撮像素子からの（ＬＰＦ６通過後）の画素データを、
　　　p(1,1),p(2,1),p(3,1),p(4,1)・・・p(m,n)、　；（図３左半分に相当）
　カメラ２の撮像素子からの（ＬＰＦ７通過後）の画素データ（図３）を、
　　　q(1,1),q(2,1),q(3,1),q(4,1)・・・q(m,n)、　；（図３右半分に相当）
　と表記すれば、
　
　ＲＡＭ１２に書き込まれる画素データは、カメラ１およびカメラ２の撮像素子上の画面アドレス(1,1),(2,1),(3,1),(4,1)・・・(m,n)に対応してカメラ１またはカメラ２の撮像素子からの交互に供給される画素データであるp(1,1),q(2,1),p(3,1),q(4,1)・・・q(m,n)（総数mn個）となる。
　
　(c2)〈アドレス発生回路８〉
　これらの画素データがＲＡＭ１２に書き込まれるとき、まず、「アドレス発生回路８」で、撮像素子上の走査順の上記「画面アドレス（ｘ、ｙ）」、すなわち、上記アドレス(1,1),(2,1),(3,1),(4,1)・・・(m,n)が走査順に順次発生される。
　(c3)〈アドレス変換回路９〉
　この走査順アドレス(1,1),(2,1),(3,1),(4,1)・・・(m,n)が「アドレス変換回路９」により、走査順とはならないアドレス(X1,Y1),(X2,Y1),(X3,Y1),(X4,Y1)・・・(Xm,Yn)に変換されてＲＡＭ１２への書き込みアドレスとして供給される。
　(c4)〈ＲＡＭ１２への書き込み〉
　これにより、ＲＡＭ１２の、
　　　アドレス(X1,Y1)にはp(1,1)｛カメラ１の画素データ｝が、
　　　アドレス(X2,Y1)にはq(1,2)｛カメラ２の画素データ｝が、
　　　アドレス(X3,Y1)にはp(1,3)｛カメラ１の画素データ｝が、
　　　アドレス(X4,Y1)にはq(1,4)｛カメラ２の画素データ｝が、
　　　　　　　・・・
　　　アドレス(Xm-1,Yn)にはq(m-1,n)｛カメラ１の画素データ｝が、
　　　アドレス(Xm,Yn)にはq(m,n)｛カメラ２の画素データ｝が、
　順次書き込まれる。
　アドレス(X1,Y1)(X3,Y1)・・・(Xm-1,Yn)は、ＲＡＭ１２の左半分の範囲に位置するアドレスであり、アドレス(X2,Y1)(X4,Y1)・・・(Xm,Yn)は、ＲＡＭ１２の右半分の範囲に位置するアドレスである。
　書き込まれる画素データの総数はmn個であり、このときのＲＡＭ１２に書き込まれた画像に相当する画像は図４に示されるものである。
　
　(c5)〈ＲＡＭ１２のアドレス空間について〉
　上述のように、ＲＡＭ１２の左半分のアドレスに書き込まれたデータは、水平方向m/2個，垂直方向n個，総数mn/2個の画素データであり、これらの画素データは、カメラ１からの画像データの画素データ（これが示す画像は図３の左半分の画像）が水平方向に１／２に間引かれた画素データとなっており、同様に、
　ＲＡＭ１２の右半分のアドレスに書き込まれたデータも、水平方向m/2個，垂直方向n個，総数mn/2個の画素データであり、これらの画素データは、カメラ２からの画像データの画素データ（これが示す画像は図３の右半分の画像）が水平方向に１／２に間引かれた画素データとなっている。
　すなわち、ＲＡＭ１２に実際に書き込まれた画像は、カメラ１またはカメラ２のオリジナル画像に比べて、少なくとも、水平画素数が少なく水平方向に縮小され水平方向解像度が低く（略１／２）なっている。
　このことは、段落0021の「これにより撮像素子上の全画素に対応する撮影領域上の点を求め、得られた（Ｘ1，Ｙ1），（Ｘ2，Ｙ2）のすべてあるいは一部の領域が一画面上に表示できるように適当な大きさに縮小しＲＡＭ１２への映像信号の書き込みアドレスとなるデータを決定しＲＯＭに記憶しておく。」なる記載とも符合する。（なお、図４においては垂直方向にも縮小されている。）
　そして、ＬＰＦ６，７を用いているのは、
ＲＡＭ１２からの読み出し時に、水平方向解像度が低く（略１／２）なった画像を読み出すことになることにより生じると予想される折り返しノイズを前もって防止するため
　また、撮像素子の水平垂直画素数、Ａ／Ｄ変換器４，５でディジタル化された映像信号の水平垂直画素数、ＲＡＭ１２に書き込まれる映像信号の水平垂直画素数、ＲＡＭ１２から読み出される映像信号の水平垂直画素数を同一規格方式とし、モニタ等の周辺機器を含めて同一規格方式としてシステム構成することは、信号伝送経路中で方式変換する必要がなくメリットも大きいことからごく普通になされていることである。
　
　以上のことから、ＲＡＭ１２は、実際に書き込まれるとは限らない記憶セル（例えば、図４の矩形枠１９内の上部空白部に対応する記憶セル）も含めて、全画面の画像データ（図４の矩形枠１９内の全画像に相当する）を記憶するためのセルとして、水平方向画素数m，垂直方向画素数ｎの総数mn個の記憶セルを有し、そのアドレッシングに水平方向m，垂直方向ｎの総数mn個のアドレスを用いて読み出し書き込みするものと普通に想定されるものである。
　
　(c6)〈ＲＡＭ１２からの走査順読み出し〉
　「アドレス発生回路８」が発生する走査順アドレス(1,1),(2,1),(3,1),(4,1)・・・(m,n)を、「アドレス変換回路９」により走査順とはならないアドレス(X1,Y1),(X2,Y1),(X3,Y1),(X4,Y1)・・・(Xm,Yn)に変換したアドレス順に書き込み、これを走査順のアドレス順に読み出すことで画像を変形している。
　
　(c7)〈ＲＡＭ１２からの走査順読み出し時の各読み出しアドレス〉
　上記(c5)での考察から、ＲＡＭ１２に書き込まれる映像信号（カメラ１，２からの画像データ）とＲＡＭ１２から読み出される映像信号は、同一の水平垂直画素数の信号であると認めることができる。
　したがって、「ＲＡＭ１２からの
走査順
走査順
対応
　このことは、「アドレス変換回路９」が無い場合、もしくは、「アドレス変換回路９」が何らアドレスを変換しないものとした場合、ＲＡＭ１２に出力される映像信号とＲＡＭ１２から読み出される映像信号が、同一のものであるべきであることからもみても首肯されるところである。
　
　(d)《対応関係》
　以上を踏まえると、以下の対応を認めることができる。
　
　(d1)〔B〕「画像メモリ」
　上記「ＲＡＭ１２」は、補正後発明２の〔B〕「画像メモリ」に相当するものといえる。
　
　(d2)「入力画像データ」、「入力画像データが示す入力画像」
　カメラ１の撮像素子からのＡ／Ｄ変換後ＬＰＦ通過後のディジタル映像信号（画素データ）、および／または、カメラ２の撮像素子からのＡ／Ｄ変換後ＬＰＦ通過後のディジタル映像信号（画素データ）は、「入力画像データ」といい得るものである。
　このとき、図３の、左半分の画像および／または右半分の画像に相当する画像が「入力画像データが示す入力画像」となる。
　また、以後の処理での折り返しノイズを許容すれば、ＬＰＦを削除したもも認定でき、この場合は、上記「ＬＰＦ通過後のディジタル映像信号（画素データ）」ではなく、カメラ１の撮像素子からのＡ／Ｄ変換後のディジタル映像信号（画素データ）、および／または、カメラ２の撮像素子からのＡ／Ｄ変換後のディジタル映像信号（画素データ）を、補正後発明２の「入力画像データ」に対応させることができる。
　
　(d3)〔D1〕「アドレス出力部」
　
　(d3-i)上記「アドレス発生回路８」が、ＲＡＭ１２（「画像メモリ」）の書き込み時に前記「入力画像データ」の画素データと同期して順次出力するといい得る上記「アドレス（ｘ、ｙ）」は、「入力画像データの各画素データに対応する各アドレス」といい得る。
　したがって、上記「
アドレス発生回路８
　「
前記画像メモリの書き込み時に前記入力画像データの画素データと同期して前記入力画像データの各画素データに対応する各アドレス
入力画素対応の各アドレス
を順次出力する
　ものとして、補正後発明２の「アドレス出力部」と同じである。
　補正後発明２の上記要件〔D1〕のうちの後半部分「前記画像メモリの読み出し時に前記画像メモリの書き込み時と同じ各アドレスを順次出力する」点については、後記する。
　
　(d3-ii)ＲＡＭ１２の『
読み出しアドレス出力部
　上記（b5)(c6)（段落0022）からすれば、ＲＡＭ１２の読み出し時に、ＲＡＭ１２の読み出しアドレスを走査順に順次出力する『読み出しアドレス出力部』の存在が認められる。　
　そして、上記(c5)(c7)からすれば、その『読み出しアドレス出力部』が出力する「読み出しアドレス」の各々は、
　「アドレス発生回路８」が「前記画像メモリの書き込み時に発生する」「撮像素子上の走査順の各画面アドレス」｛(1,1),(2,1),(3,1),(4,1)・・・(m,n)、（総数mn個）、上記『入力画素対応の各アドレス』に同じ｝の各々に
対応し
同じ
　
　(d3-iii)そこで、上記「
アドレス発生回路８
読み出しアドレス出力部
アドレス出力部
　引用発明の『アドレス出力部』は、
　「上記『
入力画素対応の各アドレス
　「前記画像メモリの読み出し時に前記画像メモリの書き込み時
の各アドレスに対応しかつ走査順の
　もっとも、引用発明の『アドレス出力部』は、「前記画像メモリの読み出し時に前記画像メモリの書き込み時と
同じ
　
　(d4)〔D2〕「アドレス記憶部」
　補正後発明２の要件〔D2〕の「該アドレス出力部が出力する各アドレス」、「前記アドレス出力部が出力するアドレス」とは、「アドレス出力部」が出力する、要件〔D1〕の上記『
入力画素対応の各アドレス
　これは、引用発明の『アドレス出力部』が出力するアドレスである『入力画素対応の各アドレス』と同じである。
　したがって、上記(b2)(b4)(c2)(c3)からすれば、上記「アドレス変換回路９」は、「『アドレス出力部』が出力する各アドレスに対応して前記画像メモリの書き込みアドレスを記憶し、前記アドレス出力部が出力するアドレスを受けてこれに応じた前記書き込みアドレスを出力する」ものといえ、補正後発明２の「アドレス記憶部」に相当するものといえる。
　すなわち、補正後発明２の上記要件〔D2〕の存在が認められる。
　
 　(d5)〔D3〕「アドレス選択部」
　上記(b2)(d3-ii)(d3-iii)(d4)からすれば、
　引用発明も、『アドレス出力部』（に含まれる『読み出しアドレス出力部』）は、前記画像メモリの読み出し時に読み出しアドレスを前記画像メモリに供給するとともに、前記画像メモリの書き込み時に前記アドレス記憶部（「アドレス変換回路９」）から出力された前記書き込みアドレスを前記画像メモリに供給するものといえ、
　そのようなアドレスを読み出し時と書き込み時とで“選択的”に供給するか否かはともかくとして、「前記画像メモリの読み出し時に前記アドレス出力部が出力したアドレスを読み出しアドレスとして前記画像メモリに供給するとともに、前記画像メモリの書き込み時に前記アドレス記憶部から出力された前記書き込みアドレスを前記画像メモリに供給する『
アドレス供給部
　
　(d6)要件〔D〕（アドレス制御回路）
　補正後発明２では、「アドレス制御回路」として、「アドレス出力部」、「アドレス記憶部」、「アドレス選択部」を有し、「前記入力画像データの画素データを前記画像メモリに書き込むとともに前記画像メモリに書き込まれた画素データを前記画像メモリから読み出すように、前記画像メモリのアドレスを制御する」ものとしているところ、
　上記(b2)〜(b5)からすれば、引用発明でも、上記『アドレス出力部』（「
アドレス発生回路８
読み出しアドレス出力部
　したがって、上記『アドレス出力部』と「アドレス記憶部」と『アドレス供給部』とを合わせたものを補正後発明２と同じ用語の『アドレス制御回路』と称すれば、
　補正後発明２の「アドレス出力部」と引用発明の『アドレス出力部』、および、補正後発明２の「アドレス選択部」と引用発明の『アドレス供給部』とが個々に相違する点は別にして、「アドレス制御回路」としての相違はない。
　
　(d7)「変形画像データ」、要件〔A〕「画像処理回路」
　上記(a)(b5)(c1)(c4)(c6)からすれば、ＲＡＭ１２から読み出されるディジタル映像信号は、走査順に順次読み出された画素データであって、同画像データが示す画像に相当する図４の画像は、「入力画像データが示す入力画像」といい得る図３の左半分の画像および／または右半分の画像に相当する画像を変形した変形画像となっている。
　したがって、この「ＲＡＭ１２から読み出されるディジタル映像信号」は、補正後発明２の「入力画像データが示す入力画像を変形した変形画像を示す変形画像データ変形画像データ」といえる。
　また、そのデータの値自体は、ＲＡＭ１２に書き込まれたデータであるから、入力画像データの画素データの値と同一とはいい得るものの、補正後発明２が特定するように「当該変形画像データの各画素データが所定の画素データ又は前記入力画像データのいずれかの画素データと同一である」とはいえない。
　したがって、引用発明は、
　「変形画像データの各画素データが所定の画素データ又は前記入力画像データのいずれかの画素データと同一である」点は別として、「入力画像データが示す入力画像を変形した変形画像を示す変形画像データであって、当該変形画像データの各画素データが前記入力画像データのいずれかの画素データと同一である変形画像データを、出力する画像処理回路」といい得る点では補正後発明２と相違がない。
　
　(d8)要件〔C〕（所定画素データ出力部）、要件〔E〕（識別データ記憶部）、
要件〔F〕（画素データ選択部）
　引用発明は、これらの要件を有していない。
　
　
《実施例２のもの》（各項目記号に、「’」を付けて記述する。）
　
　(a’)全体構成
　前掲(K1.2)（実施例２に対応する請求項２、３）によれば、
　引用発明は、大要、
　複数方向からの画像を得る１台あるいは複数台の撮像装置を有し、前記撮像装置により得られた複数の画像を合成し１枚の画像とする画像合成装置において、
　前記撮像装置により得られる複数の画像の画面アドレスを発生するアドレス発生回路と、
　該画面アドレスを変換することにより該合成画像が単一の視点から見た場合の撮影領域の形に画像を変形するアドレス変換回路と、
　前記アドレス変換回路で変形された複数の画像を合成するためのメモリを備えている。
　複数の画像は、複数の所定の位置で画像を取り込むとし、該取り込まれた画像を合成するとする。（請求項３）
　
　したがって、引用発明は、「入力画像データが示す入力画像を変形した変形画像を示す変形画像データを出力する画像処理回路」といい得るものである。
　
　(b’)前掲(K1.2)(K1.5)(K1.6)によれば、実施例２のものの動作は、以下のようである。主として、実施例１のものと異なるところを記す。
　
　(b1’)〈入力〉
　実施例１とは最も異なる点は、１台のカメラ３１を左右に回転駆動して用いることであり、撮影領域が図２の１５の部分となった位置（実施例１のカメラ１の位置）で、撮像素子上の結像画像（図３の左半分となり）を取り込み、回転駆動して撮影領域が図２の１６の部分となった位置（実施例１のカメラ２の位置）で、撮像素子上の結像画像（図３の右半分）を取り込む。（段落0024）。これらを単一の視点から見た場合の撮影領域の形（図７）に画像を変形する点である。
　カメラ３１から出力される映像信号がＡ／Ｄ変換され１画素ごとのディジタル映像信号（すなわち、画素データ）に変換され、以後の処理で折り返しノイズが出ないようにＬＰＦ３６で帯域を制限される。（段落0025）。
　(b2’)〈アドレス発生回路３７〉
　このとき、アドレス発生回路３７は、同期駆動回路３４からの撮像素子駆動クロック、および水平同期信号、垂直同期信号をもとに画面の走査順に撮像素子上の水平、垂直の画面アドレス（ｘ、ｙ）を発生する。（段落0026）
　(b4’)〈アドレス変換回路３８〉〈ＲＡＭ４０への書き込み〉
　アドレス変換回路３８は、撮像素子上の画面アドレス（ｘ、ｙ）とカメラ回転駆動回路３３から得られるカメラ位置情報３９の入力に対し、対応する仮想カメラの撮像素子上の座標に相当するデータを、ＲＡＭ４０への書き込みアドレスとして出力し、これに従い映像信号はＲＡＭ４０上の指定されたアドレスに書き込まれる（段落0027、0028）。
　(b5’)〈ＲＡＭ４０からの読み出し〉
　ＲＡＭ４０からは走査順に順次読み出されＤ／Ａ変換されてアナログ信号に変換された後、出力端子よりディスプレイやレコーダ等に出力される。これによりディスプレイ等には図７に示すように被写体面の格子状の模様が写し出される（段落0028）。
　
　(c5’)〈ＲＡＭ４０のアドレス空間について〉
　ＲＡＭ４０の記憶セル数、アドレス数は、実施例１のＲＡＭ１２と想定され、ＲＡＭ４０の左半分のアドレス領域に実際に書き込まれる画像は、（実施例１のカメラ１の位置での）カメラ３１のオリジナル画像データの画素データ（これが示す画像は図３の左半分の画像）が水平方向に１／２に間引かれ水平画素数が少なく水平方向に縮小され水平方向解像度が低く（略１／２）なっているものといえる。同じく、ＲＡＭ４０の右半分のアドレス領域に実際に書き込まれる画像は、（実施例１のカメラ２の位置での）カメラ３１のオリジナル画像データの画素データが水平方向に１／２に間引かれ水平画素数が少なく水平方向に縮小され水平方向解像度が低く（略１／２）なっているものといえる。
　その理由は以下のとおりである。
　実施例１と同様に折り返しノイズ防止用のＬＰＦ３６を用いている。
　ＲＡＭ４０に書き込まれた画像に相当する画像である図７の外形形状は図３の左半分の外形形状または右半分の外形形状と同様であり、図３全体画像のような横長ではない。
　撮像素子の水平垂直画素数、Ａ／Ｄ変換でディジタル化された映像信号の水平垂直画素数、ＲＡＭ４０に書き込まれる映像信号の水平垂直画素数、ＲＡＭ４０から読み出される映像信号の水平垂直画素数を同一規格方式とし、モニタ等の周辺機器を含めて同一規格方式としてシステム構成することは、信号伝送経路中で方式変換する必要がなくメリットも大きいことからごく普通になされている。
　
　(c6’）〈ＲＡＭ４０からの走査順読み出し〉、および（c7’)〈走査順読み出し時の各読み出しアドレス〉については、実施例１の(c6)(c7)と同様といえる。
　
　(d’)《対応関係》
　以上を踏まえると、以下の対応を認めることができる。
　
　(d1’)〔B〕「画像メモリ」
　上記「ＲＡＭ４０」は、補正後発明２の〔B〕「画像メモリ」に相当するものといえる。
　
　(d2’)「入力画像データ」、「入力画像データが示す入力画像」
　カメラ３１の撮像素子からのＡ／Ｄ変換後ＬＰＦ通過後のディジタル映像信号（画素データ）は、「入力画像データ」といい得るものである。
　このとき、図３の、左半分の画像および／または右半分の画像に相当する画像が「入力画像データが示す入力画像」となる。
　また、以後の処理での折り返しノイズを許容すれば、ＬＰＦを削除したもも認定でき、この場合は、上記「ＬＰＦ通過後のディジタル映像信号（画素データ）」ではなく、カメラ３１の撮像素子からのＡ／Ｄ変換後のディジタル映像信号（画素データ）を、補正後発明２の「入力画像データ」に対応させることができる。
　
　(d3’)〔D1〕「アドレス出力部」
　
　(d3-i’)「
アドレス発生回路３７
　「
前記画像メモリの書き込み時に前記入力画像データの画素データと同期して前記入力画像データの各画素データに対応する各アドレス
入力画素対応の各アドレス
を順次出力する
　ものとして、補正後発明２の「アドレス出力部」と同じである。
　
　(d3-ii’)ＲＡＭ４０の『
読み出しアドレス出力部
　実施例１と同様、ＲＡＭ４０の読み出し時に、ＲＡＭ４０の読み出しアドレスを走査順に順次出力する『読み出しアドレス出力部』の存在が認められ、実施例１と同様、その『読み出しアドレス出力部』が出力する「読み出しアドレス」の各々は、「アドレス発生回路３７」が「前記画像メモリの書き込み時に発生する」「撮像素子上の走査順の各画面アドレス」の各々に対応しかつ走査順のアドレスといえるものである。ただ、「アドレス発生回路３７」が「前記画像メモリの書き込み時に発生する」上記『入力画素対応の各アドレス』と
同じ
　
　(d3-iii’)「
アドレス発生回路３７
読み出しアドレス出力部
アドレス出力部
　「上記『
入力画素対応の各アドレス
の各アドレスに対応しかつ走査順の
　もっとも、引用発明の『アドレス出力部』は、「前記画像メモリの読み出し時に前記画像メモリの書き込み時と
同じ
　
　(d4’)〔D2〕「アドレス記憶部」
　「アドレス変換回路３８」は、「『アドレス出力部』が出力する各アドレスに対応して前記画像メモリの書き込みアドレスを記憶し、前記アドレス出力部が出力するアドレスを受けてこれに応じた前記書き込みアドレスを出力する」ものといえ、補正後発明２の「アドレス記憶部」に相当するものといえる。
　すなわち、補正後発明２の上記要件〔D2〕の存在が認められる。
　
(d5’)〔D3〕「アドレス選択部」
　実施例１での(d5)と同じである。
　
(d6’)要件〔D〕（アドレス制御回路）
　上記『アドレス出力部』と「アドレス記憶部」と『アドレス供給部』とを合わせたものを補正後発明２と同じ用語の『アドレス制御回路』と称すれば、
　補正後発明２の「アドレス出力部」と引用発明の『アドレス出力部』、および、補正後発明２の「アドレス選択部」と引用発明の『アドレス供給部』とが個々に相違する点は別にして、「アドレス制御回路」としての相違はない。
　
　(d7’)「変形画像データ」、要件〔A〕「画像処理回路」
　ＲＡＭ４０から読み出されるディジタル映像信号は、走査順に順次読み出された画素データであって、同画像データが示す画像に相当する図７の画像は、「入力画像データが示す入力画像」といい得る図３の左半分の画像および／または右半分の画像に相当する画像を変形した変形画像となっている。
　したがって、この「ＲＡＭ４０から読み出されるディジタル映像信号」は、補正後発明２の「入力画像データが示す入力画像を変形した変形画像を示す変形画像データ変形画像データ」といえる。
　また、そのデータの値自体は、ＲＡＭ４０に書き込まれたデータであるから、入力画像データの画素データの値と同一とはいい得るものの、補正後発明２が特定するように「当該変形画像データの各画素データが所定の画素データ又は前記入力画像データのいずれかの画素データと同一である」とはいえない。
　したがって、引用発明は、
　「変形画像データの各画素データが所定の画素データ又は前記入力画像データのいずれかの画素データと同一である」点は別として、「入力画像データが示す入力画像を変形した変形画像を示す変形画像データであって、当該変形画像データの各画素データが前記入力画像データのいずれかの画素データと同一である変形画像データを、出力する画像処理回路」といい得る点では補正後発明２と相違がない。
　
　(d8’)要件〔C〕（所定画素データ出力部）、要件〔E〕（識別データ記憶部）、
要件〔F〕（画素データ選択部）
　引用発明は、これらの要件を有していない。
　
［４.３.２］一致点、相違点
　以上の対比結果によれば、引用発明として、実施例１として記載されたものに対応する発明、または、実施例２として記載されたものに対応する発明のいずれを認定しても、補正後発明２と引用発明との一致点および相違点は同じく以下のとおりである。
　
　【一致点】
　入力画像データが示す入力画像を変形した変形画像を示す変形画像データであって、当該変形画像データの各画素データが前記入力画像データの画素データと同一である変形画像データを、出力する画像処理回路（以下〔A’〕という）であって、
　画像メモリと、  
　前記入力画像データの画素データを前記画像メモリに書き込むとともに前記画像メモリに書き込まれた画素データを前記画像メモリから読み出すように、前記画像メモリのアドレスを制御するアドレス制御回路と、
　を備え、
　前記アドレス制御回路は、
　前記画像メモリの書き込み時に前記入力画像データの画素データと同期して前記入力画像データの各画素データに対応する各アドレスを順次出力するとともに、前記画像メモリの読み出し時に前記画像メモリの書き込み時
の各アドレスに対応しかつ走査順の
　該アドレス出力部が出力する各アドレスに対応して前記画像メモリの書き込みアドレスを記憶し、前記アドレス出力部が出力するアドレスを受けてこれに応じた前記書き込みアドレスを出力するアドレス記憶部と、
　前記画像メモリの読み出し時に前記アドレス出力部が出力したアドレスを読み出しアドレスとして前記画像メモリに供給するとともに、前記画像メモリの書き込み時に前記アドレス記憶部から出力された前記書き込みアドレスを前記画像メモリに供給するアドレス供給部（以下、〔D3’〕という）
　とを有する
　画像処理回路。
　
【相違点】
　
［相違点１］
　アドレス制御回路が有するアドレス出力部〔D1’〕の、前記画像メモリの読み出し時に順次出力する、前記画像メモリの書き込み時
の各アドレスに対応しかつ走査順の
  補正後発明２では、
　　前記画像メモリの書き込み時と「
同じ
　引用発明では、「同じ」かどうか不明である点。
　
［相違点２］
  アドレス制御回路が有するアドレス供給部〔D3’〕が、
　　補正後発明２では、「アドレス選択部」であるのに対して、
　　引用発明では、そうではなく、
　アドレス制御回路が有するアドレス供給部〔D3’〕における、
　前記画像メモリへの、画像メモリの読み出し時に前記アドレス出力部が出力した読み出しアドレスとしてのアドレスの供給と、前記画像メモリの書き込み時に前記アドレス記憶部から出力された前記書き込みアドレスの供給が、
　　補正後発明２では、「アドレス選択部」で「選択的」になされるとしたのに対して、
　　引用発明では、特に「選択的」とはしていない点
　
［相違点３］
　補正後発明２では、〔C〕「前記所定の画素データを出力する所定画素データ出力部」と、〔E〕「識別データ記憶部」と、〔F〕「画素データ選択部」とを備え、
　〔E〕「前記識別データ記憶部は、前記アドレス出力部が出力する各アドレスに対応して、当該アドレスに対応する前記変形画像データの画素データが前記所定の画素データと同一となるべきかそれとも前記入力画像データのいずれかの画素データと同一となるべきかを識別する識別データを記憶し、前記アドレス出力部が出力するアドレスを受けてこれに応じた識別データを出力し」、
　〔F〕「前記画素データ選択部は、前記識別データ記憶部から出力された識別データに従って、前記所定画素データ出力部から出力された所定の画素データ又は前記画像メモリから読み出された画素データを選択的に出力させる」
　とするのに対して、
　引用発明では、それら〔C〕「前記所定の画素データを出力する所定画素データ出力部」、〔E〕「識別データ記憶部」、〔F〕「画素データ選択部」を有していない点。
　
［相違点４］
　画像処理回路〔A’〕が、
　補正後発明２では、
　　当該変形画像データの各画素データが「所定の画素データ又は」前記入力画像データのいずれかの画素データと同一である変形画像データを出力するとするのに対して、
　引用発明では、所定の画素データを出力するとはしていない点。
　
［４.３.３］相違点の判断等
　
［４.３.３.１］相違点１について
　一般に、画像メモリのアドレス変換により画像変形するときに用いる画像メモリの読み出しアドレスを、画像メモリの書き込み時にアドレス変換部に入力するアドレスと
同じ
　そのため、画像メモリの書き込み時に、アドレス変換部に入力するアドレスを順次出力するとともに、画像メモリの読み出し時に、画像メモリの書き込み時と
同じ
　周知技術にすぎず｛例えば、下記周知例１〜３等参照｝、同周知技術を引用発明の『アドレス出力部』〔D1’〕に適用して、上記［相違点１］に係る補正後発明２の構成とすることは当業者が容易に想到し得ることである。
　
［４.３.３.２］［相違点２］について
　一般的な画像を記憶するＲＡＭとして、単一のアドレスポートを有し、これを読み出し時と書き込み時とで選択的に切り替えて兼用するメモリは周知慣用であり、刊行物１の画像メモリに接した当業者は、このようなメモリを、ごく普通に想起するものである。
　そして、そのような単一のアドレスポートを有し、これを読み出しアドレス用と書き込みアドレス用とで選択的に切り替えて兼用するメモリを画像メモリとして用いるとき、読み出しアドレスと書き込みアドレスは、画像メモリに“選択的”に供給しなければならず、補正後発明２でいう「アドレス選択部」は必須のものである。
　したがって、周知技術、技術常識からみて、引用発明の、アドレス制御回路が有するアドレス供給部〔D3’〕を、上記相違点２に係る補正後発明２の構成とすることは当業者が適宜容易になし得る設計事項程度のことである。
　また、画像メモリへのアドレス供給を、読み出し時の読み出しアドレスの供給と、書き込み時の書き込みアドレスの供給を、「アドレス選択部」を設けて「選択的」に行うことは周知技術｛例えば、下記周知例１等参照｝であることからみても、上記相違点２に係る補正後発明２の構成は容易想到でない格別の事項とはいえない。
　 
 （なお、画像メモリとして、アドレスポートを読み出しアドレス用と書き込みアドレス用に複数有するようなデュアルポートメモリも知られてはいるものの、そのようなデュアルポートメモリが一般的になる以前より、単一のアドレスポートを有するメモリはベーシックで一般的なメモリとして良く知られている。）
　
［４.３.３.３］［相違点３］について
　
　（１）刊行物３記載のマスク処理技術
　前掲(K3.1)〜(K3.5)によれば、刊行物３には、監視機能を損なわずにプライバシー保護をなし得る監視映像を合成することが可能な画像合成装置であって、撮像装置の特定の視野角に該当する映像のみを他映像でマスク処理する機能を有する画像合成装置（前掲(K3.1)(K3.2)）として、
　映像画面（撮像視野）を垂直方向に８分割水平方向に１２分割した小分割画面領域に区分して、各小分割画面領域に対応して０または１のマスクデータを記憶した８行１２列配列のメモリー４を設け、
　カメラの水平走査、垂直走査に対応してメモリー４から行方向、列方向データを読み出し（Ｓ１８）、メモリー４から読み出した出力信号が０ならばカメラ１からの映像信号をそのまま出力し（Ｓ２０）、メモリー４から読み出した出力信号が１ならば映像出力装置６からの外部映像信号（他映像）を出力する（Ｓ２１）ように切り換える映像切換器７によって（(K3.3)〜(K3.5)）、
　プライバシー保護領域を他映像でマスク処理された画像を合成する画像合成装置が記載されている。
　
　上記マスク処理は、アナログ映像信号をマスク処理しているから、アナログ的にマスク処理する画像処理といえ、また、上記外部映像信号（他映像）は所定映像信号といえ、メモリー４は、識別データといい得る０か１を記憶するものであるから「識別データ記憶部」といえる。
 　したがって、刊行物３には、下記技術（以下、「刊行物３記載のマスク処理技術」という。）が記載されているといえる。
　
　　　　　　　　記（「刊行物３記載のマスク処理技術」）
　撮像装置の特定の視野角（特定画面領域）に該当する映像のみを他映像でマスク処理する機能を有する画像処理技術であって、
　所定の映像信号を出力する所定映像信号出力部と、
　識別データ記憶部と、
　映像切換器とを備え、
　前記識別データ記憶部は、画面の走査位置に対応して、画面の走査位置のマスク処理後の映像信号が、所定の映像信号と同一となるべきかそれともマスク処理前の映像信号と同一となるべきかを識別する識別データを記憶し、画面の走査位置に対応して識別データを出力し、
　前記映像切換器は、識別データ記憶部から出力された識別データに従って、前記所定映像信号出力部から出力された所定の映像信号又はカメラからの入力映像信号を選択的に出力させる
　特定画面領域をアナログ的にマスクする画像処理技術
　
　（２）引用発明の、画像を変形する画像処理に、マスク処理なる基本的画像処理を組み合わせようとすることは、当業者が適宜容易に想到し得ることである。
　
《理由》
　一般に、補正後発明２や引用発明のような画像の変形処理（拡大・縮小・歪み補正等の幾何学的変換）自体は、ディジタル画像処理の基本的処理技術としてよく知られた処理である（下記周知例４、５等参照）が、
　画素毎のディジタルマスク処理自体も、他の種々の基本画像処理と適宜に組み合わせて画像処理に使用し得る、ディジタル画像処理の基本的処理技術として認識されている技術である。
　これには、例えば、下記周知例４が参照される。また、画素毎であることは記載されていないが、マスク処理を他の種々の基本画像処理と適宜に組み合わせて画像処理に使用することについては、例えば、下記周知例５も参照される。
　また、画素毎のディジタルマスク処理自体は周知慣用の技術にすぎないものである（例えば、下記周知例６〜１１等参照）。
　
　したがって、一般に、適宜組み合わせて用いることが想定されているといえる基本画像処理であるところの、画像変形処理とマスク処理を組み合わせることが当業者に想起できないとはいえないし、
　加えて、刊行物３には、引用発明と同じカメラからの映像を対象とする画像処理であって、カメラからの映像をマスク処理する上記（１）に記載した「刊行物３記載のマスク処理技術」が開示されているのであるから、
　引用発明の、画像を変形する画像処理に、マスク処理なる基本的画像処理を組み合わせようとすることは、これを妨げる特段の事情もなく、必要に応じて当業者が適宜容易に想到し得ることである。
　
　（３）引用発明に、刊行物３記載のマスク処理を組み合わせるに際し、刊行物３記載のアナログ的マスク処理を、周知の画素毎のディジタルマスク処理に変更修正して適用を図ることは、当業者であれば容易に想到することである。
　
《理由》
　引用発明にマスク処理を組み合わせようとするとき、
　(i)刊行物１のアナログ状態の画像に対してマスクする（刊行物３記載のアナログ的にマスクする技術をそのまま適用する）ことも考えられるが、当業者であれば、むしろ、ディジタル信号状態の画像に対してディジタル的にマスク処理することを想起するのであり、
　(ii)また、このとき、マスクメモリとして、画素毎にマスクするか否かのデータを記憶する「画素対応のマスクメモリ」を用いることも格別ではない。
　
　なぜならば、
　《上記(i)の点》
　・上記したように、画素毎のディジタルマスク処理は、ディジタル画像処理の基本的処理技術として認識されており、かつ周知慣用の技術にすぎないものである。
　・一般的に、本願出願当時の技術水準では、画像処理としてアナログ信号よりもディジタル信号を処理する方が、ソフトウエアでできるなど扱いやすくまた精度設定や設計上の自由度も高い。
　・引用発明では、画像メモリを用いて画像変形処理がディジタル的に行われていて、画像信号は画像メモリの入力または出力においてすでに画素毎のディジタル信号状態で用意されており、
　また、マスクメモリの読み出しに必要なアドレス信号であって画像信号の走査と同期したアドレス信号｛これが、画素毎のディジタルマスク処理を行うのに必要であることはディジタルマスク処理の技術常識である。刊行物３記載のものでも、（アナログ的マスクであって画素毎のマスクメモリを用いていないが）水平走査、垂直走査に対応してメモリー４から行方向、列方向データを読み出している。｝が、
　 既に、引用発明の『アドレス出力部』内の、「アドレス発生回路８」／「アドレス発生回路３７」または上記『走査順読み出しアドレス出力部』にて用意されていて利用可能であり、別途新たに追加する必要がなく、画像メモリ、Ａ／Ｄ変換器、Ｄ／Ａ変換器等も新たに追加する必要がない。すなわち、画素対応のディジタルマスク処理をするお膳立てがそろっているのである。
　「アドレス発生回路８」／「アドレス発生回路３７」の出力アドレスを利用する場合は、
その出力アドレスに対応する画像信号（画素データ）、すなわち「入力画像」を対象とするマスク処理
走査順読み出しアドレス出力部
その出力アドレスに対応する画像信号（画素データ）、すなわち、画像メモリの出力信号を対象とするマスク処理
　このように、ディジタルマスク処理とすることの種々メリットが存在し、かつ特段のデメリットが存在しない一方、アナログ処理とすることの特段の必要性もない
　
　《上記(ii)の点》
　・刊行物３記載のような、画素毎ではなく小画面領域毎にマスクするか否かのデータを記憶するマスクメモリを用いる技術は、
　画素毎にマスクするか否かのデータを記憶する「画素対応のマスクメモリ」を用いるディジタルマスク処理技術を基本とし前提とする技術であって、マスクメモリの削減や処理の高速化を図る技術として当業者によく知られている（例えば、下記周知例８、９）技術水準に照らせば、その基本技術である「画素対応のマスクメモリ」を用いることは格別であるとすることはできない。
　・刊行物３では、カメラを水平旋回しつつその旋回による瞬時瞬時の方向変位に応じてリアルタイムで高速にメモリー４の内容をすべて上書きする必要があり、特に速度が要求されることからマスク用メモリー４を画素対応ではなく小分割の画面領域対応の小容量とする必要があり、画素対応のマスク処理が困難であったのに対して、引用発明は刊行物３のようなリアルタイム性、高速性を特に必要とするものではない。
　からである。
　
　（４）上記（３）とする場合（引用発明に、刊行物３記載のアナログ的マスク処理を、周知の画素毎のディジタルマスク処理に変更修正して適用を図る場合）、
　上記『
走査順読み出しアドレス出力部
出力アドレスに対応する画像信号（画素データ）、すなわち、画像メモリの出力信号に対して
　
　《理由》
　上記（３）とする場合、引用発明におけるマスク処理対象信号・回路位置としては、
　マスクメモリの読み出しに必要なアドレス信号であって、マスク処理対象の画像信号の走査と同期したアドレス信号（これが、画素毎のディジタルマスク処理を行うのに必要であることはディジタルマスク処理の技術常識であることは、上記したとおりである。）が既に用意されている、そのようなマスクされるディジタル画像信号（画素信号、画素データ）・回路位置である、
　(i)引用発明の『
走査順読み出しアドレス出力部
力アドレスに対応する画像信号（画素データ）、すなわち、画像メモリの出力信号
　(ii)引用発明の「
アドレス発生回路８
カメラの撮像素子上の画面アドレスに対応する画像信号（画素データ）、すなわち、画像メモリの入力側であって、カメラ映像出力のＡ／Ｄ変換またはＬＰＦ出力信号（「入力画像データ」）
　の２つの選択肢があり、そのいずれも、当業者が適宜容易に選択し得るも　のである。
　
　また、マスク処理対象信号・位置として、画像メモリの出力信号・画像メモリの出力位置とすること（下記周知例６，７，１１、周知例１０の第５図実施例等参照）も、カメラ映像のＡ／Ｄ変換出力信号・Ａ／Ｄ変換出力信号位置とすること（下記周知例８，９，周知例１０の第２図実施例等参照）も、いずれも周知技術にすぎないことからみても、上記(i)(ii)のいずれも、当業者が適宜容易に選択し得るものである。
　
　（５）また、画素毎のディジタルマスク処理において、一定の画素値（補正後発明２でいう、「所定の画素データ」）でマスクすることは、ごく通常のことで何ら格別のことではない。｛例えば、下記周知例８、１２，１３等参照｝
　
　（６）引用発明に、上記（３）〜（５）を適用するとき
　｛上記「刊行物３記載のマスク処理技術」を、周知の画素毎のディジタルマスク処理に変更修正し（上記（３））、
　マスクを「所定の画素データ」でマスクするようにし（上記（５））、
　引用発明の画像メモリの出力信号に対してディジタルマスク処理をする（上記（４））ように適用するとき｝、
　画素毎のディジタルマスク処理を行うのにマスクメモリ（「識別データ記憶部」）が受け取る（ことが必要である）アドレスは、引用発明の上記『
走査順読み出しアドレス出力部
走査順読み出しアドレス出力部
　（なお、引用発明の『アドレス出力部』が内蔵する、引用発明の「アドレス発生回路８」／「アドレス発生回路３７」と引用発明の『読み出しアドレス出力部』の両者が出力するアドレスを同じアドレスとすることは当業者の容易想到であることは、上記「［相違点１］について」の項で既に判断したとおりである。）
　
　したがって、そのように適用すれば、
　
(i)「刊行物３記載のマスク処理技術」の、周知の画素毎のディジタルマスク処理への変更修正
　上記「刊行物３記載のマスク処理技術」における、
　上記「所定映像信号出力部」は、「所定の画素データを出力する所定画素データ出力部」となり、
　上記「映像切換器」は、「画素データ選択部」となり、「前記識別データ記憶部から出力された識別データに従って、前記所定画素データ出力部から出力された所定の画素データ（所定の映像信号）又はカメラからの入力画像データの画素データ（カメラからの入力映像信号）を選択的に出力させる」となり、
　上記「識別データ記憶部」は、
画面の各アドレス
マスク処理後の画像データの画素データ
マスク処理前の画像データの画素データ
　
(ii)そして、これが引用発明の画像メモリの出力信号に対してディジタルマスク処理をするように適用されたとき、
　
　「
マスク処理後の画像データの画素データ
　「
マスク処理前の画像データの画素データ
　
　上記「識別データ記憶部」は、「『アドレス出力部』が出力する各アドレス（
画面の各アドレス
マスク処理後の画像データの画素データ
マスク処理前の画像データの画素データ
　
　上記「画素データ選択部」は、「前記識別データ記憶部から出力された識別データに従って、前記所定画素データ出力部から出力された所定の画素データ又は前記画像メモリから読み出された画素データ（カメラからの入力画像データの画素データ）を選択的に出力させる」となって、補正後発明２の要件〔F〕に至り、
　
　上記［相違点３］に係る補正後発明２の構成に至ることとなる。
　
　なお、そのように適用するとき、画像メモリ（ＲＡＭ１２／ＲＡＭ４０）に書き込まれている画像データの示す画像は、図４／図７相当の画像であるから、マスクメモリである識別データ記憶部に設定するマスク領域は、同画像を対象として設定することになる。
　
　（７）結論（［相違点３］）
　上記［相違点３］に係る補正後発明２の構成は、当業者が容易に想到し得ることである。
　
［４.３.３.４］［相違点４］について
　上記［相違点４］に係る補正後発明２の構成は、上記［相違点３］に係る構成とすることに伴って生じる当然の事項をいうにすぎず、既に判断したとおり、上記［相違点３］に係る補正後発明２の構成とすることが当業者が容易に想到し得ることであるから、上記［相違点４］に係る補正後発明２の構成も当業者が容易に想到し得ることである。
　
［４.３.３.５］効果等
　以上のように、上記相違点１から４に係る補正後発明２の構成は、いずれも当業者に想到容易ではない格別のものであるとはいえず、また、補正後発明２の構成を全体としてみても格別のものはなく、その技術的効果も、上記刊行物１、３及び周知技術、技術常識から当業者に予測し得る範囲のものである。
　
［４.３.３.６］　　　　記（周知例１〜１３）
　周知例１：特開平６−２８４４２４号公報｛段落0024〜0028、図４，図６等参照｝
　周知例２：実願平３−９６４５５号（実開平５−４８０５１号）のＣＤＲＯＭ｛第２実施例，段落0015〜0017，図２等参照｝
　周知例３：特開平５−１７６２１６号公報｛段落0004，00005，図１等参照｝
　
　周知例４：テレビジョン学会編、「テレビジョン画像情報工学ハンドブック」、オーム社発行、１９９０年１１月３０日、３７９頁〜３８３頁（７編目次）、３８５頁（画像の変換）、３９７〜４００頁（２章画像の変換、マスク処理）、４０７頁（幾何学的変換）
　周知例５：特開平３−９１０８４号公報｛２頁右下欄１１行〜３頁左上欄２行、８頁右下欄１７行〜９頁左上欄５行、９頁右下欄８行〜１３行、第９図、第１０図｝
　
　周知例６：特開昭５３−１２４９４６号公報
　周知例７：特開昭６０−８１６８６号公報｛１頁特許請求の範囲、３頁右上欄１２行〜同頁左下欄１４行｝　　
　周知例８：特開平４−１７５９８４号公報｛１頁右下欄９行〜２頁左上欄１８行（従来技術）、２頁左下欄１９行〜同頁左下欄１８行（本発明）、７頁右上欄１７行〜２０行（所定画素データでマスク）等｝
　周知例９：特開平５−２５０４７０号公報｛段落0002（従来技術）、0003（解決しようとする課題）等｝
　周知例１０：特開昭６１−９５４７９号公報｛２頁右下欄７行〜１８行、４頁左上欄６行〜同頁右欄２行、第２図、４頁右上欄１９行〜同頁左下欄１０行、第５図｝　
　周知例１１：特開平４−３６０４７５号公報｛段落0003、0004｝
　
　周知例１２：特開平５−５８２９６号公報｛「監視域ＫＢのみの画像を残し、その他を除去（黒色にする）するマスキング」（段落0021）｝
　周知例１３：特開平９−２０６２７８号公報｛段落0017、0026、0027｝
　
　
［４.４］補正後発明４について
　
［４.４.１］対比（対応関係）
　
　補正後発明４と刊行物１に記載された発明とを対比する。
　
　（１）対比にあたり、補正後発明２としたのと同様、下記のように要件毎に記号を付しておく。補正後発明４は、下記要件〔DD〕〔FF〕のみで補正後発明２と異なり、下記要件〔A〕〔B〕〔C〕〔D1〕〔D2〕〔D3〕〔E〕についてはは補正後発明２と同じである。
　　
　　　　　　　　　　記
　《補正後発明４（記号付き）》
　〔A〕入力画像データが示す入力画像を変形した変形画像を示す変形画像データであって、当該変形画像データの各画素データが所定の画素データ又は前記入力画像データのいずれかの画素データと同一である変形画像データを、出力する画像処理回路であって、
　〔B〕画像メモリと、
　〔C〕前記所定の画素データを出力する所定画素データ出力部と、
　〔DD〕前記所定画素データから出力された所定の画素データ又は前記入力画像データの画素データを前記画像メモリに書き込むとともに前記画像メモリに書き込まれた画素データを前記画像メモリから読み出すように、前記画像メモリのアドレスを制御するアドレス制御回路と、
　〔E〕識別データ記憶部と、
　〔F〕画素データ選択部とを備え、
　前記アドレス制御回路は、
　〔D1〕前記画像メモリの書き込み時に前記入力画像データの画素データと同期して前記入力画像データの各画素データに対応する各アドレスを順次出力するとともに、前記画像メモリの読み出し時に前記画像メモリの書き込み時と同じ各アドレスを順次出力するアドレス出力部と、
　〔D2〕該アドレス出力部が出力する各アドレスに対応して前記画像メモリの書き込みアドレスを記憶し、前記アドレス出力部が出力するアドレスを受けてこれに応じた前記書き込みアドレスを出力するアドレス記憶部と、
　〔D3〕前記画像メモリの読み出し時に前記アドレス出力部が出力したアドレスを読み出しアドレスとして前記画像メモリに選択的に供給するとともに、前記画像メモリの書き込み時に前記アドレス記憶部から出力された前記書き込みアドレスを前記画像メモリに選択的に供給するアドレス選択部
　とを有し、
　〔E〕前記識別データ記憶部は、前記アドレス出力部が出力する各アドレスに対応して、当該アドレスに対応する前記変形画像データの画素データが前記所定の画素データと同一となるべきかそれとも前記入力画像データのいずれかの画素データと同一となるべきかを識別する識別データを記憶し、前記アドレス出力部が出力するアドレスを受けてこれに応じた識別データを出力し、
　〔FF〕前記画素データ選択部は、前記識別データ記憶部から出力された識別データに従って、前記所定画素データ出力部から出力された所定の画素データ又は前記入力画像データの画素データを、前記画像メモリの書き込みデータとして、前記画像メモリに選択的に供給することを特徴とする画像処理回路。
　
　（２）補正後発明４と刊行物１に記載された発明（以下、「引用発明」という）の対応関係については、補正後発明２についてした「［４.３.１］対比（対応関係）（２）について、「補正後発明２」を「補正後発明４」と読み替えてこれを援用し、異なる点について以下に記す。
　
　(d6)／(d6’)要件〔DD〕（アドレス制御回路）
　補正後発明４では、「アドレス制御回路」として、「アドレス出力部」、「アドレス記憶部」、「アドレス選択部」を有し、
　「前記所定画素データから出力された所定の画素データ又は前記入力画像データの画素データを前記画像メモリに書き込むとともに前記画像メモリに書き込まれた画素データを前記画像メモリから読み出すように、前記画像メモリのアドレスを制御する」ものとしているところ、
　上記(b2)〜(b5)／(b2’)〜(b5’)からすれば、引用発明でも、上記『アドレス出力部』（「
アドレス発生回路８
アドレス発生回路３７
読み出しアドレス出力部
　したがって、上記『アドレス出力部』と「アドレス記憶部」と『アドレス供給部』とを合わせたものを補正後発明４と同じ用語の『アドレス制御回路』と称すれば、
　補正後発明４の「アドレス出力部」と引用発明の『アドレス出力部』、および、補正後発明４の「アドレス選択部」と引用発明の『アドレス供給部』とが個々に相違するほか、
　引用発明の『アドレス制御回路』は、「前記所定画素データから出力された所定の画素データ又は前記入力画像データの画素データを前記画像メモリに書き込む」とはしていない点でも相違する。
　
　(d8)／(d8’)要件〔C〕（所定画素データ出力部）、要件〔E〕（識別データ記憶部）、要件〔FF〕（画素データ選択部）
　引用発明は、これらの要件を有していない。
　
［４.４.２］一致点、相違点
　以上の対比結果によれば、補正後発明４と引用発明との一致点および相違点は以下のとおりである。
　
　【一致点】
　入力画像データが示す入力画像を変形した変形画像を示す変形画像データであって、当該変形画像データの各画素データが前記入力画像データの画素データと同一である変形画像データを、出力する画像処理回路（以下〔A’〕という）であって、
　画像メモリと、  
　前記入力画像データの画素データを前記画像メモリに書き込むとともに前記画像メモリに書き込まれた画素データを前記画像メモリから読み出すように、前記画像メモリのアドレスを制御するアドレス制御回路（以下、〔D1’〕という）と、
　を備え、
　前記アドレス制御回路は、
　前記画像メモリの書き込み時に前記入力画像データの画素データと同期して前記入力画像データの各画素データに対応する各アドレスを順次出力するとともに、前記画像メモリの読み出し時に前記画像メモリの書き込み時
の各アドレスに対応しかつ走査順の
　該アドレス出力部が出力する各アドレスに対応して前記画像メモリの書き込みアドレスを記憶し、前記アドレス出力部が出力するアドレスを受けてこれに応じた前記書き込みアドレスを出力するアドレス記憶部と、
　前記画像メモリの読み出し時に前記アドレス出力部が出力したアドレスを読み出しアドレスとして前記画像メモリに供給するとともに、前記画像メモリの書き込み時に前記アドレス記憶部から出力された前記書き込みアドレスを前記画像メモリに供給するアドレス供給部（以下、〔D3’〕という）
　とを有する
　画像処理回路。
　
【相違点】
　
［相違点１］
　アドレス制御回路が有するアドレス出力部〔D1’〕の、前記画像メモリの読み出し時に順次出力する、前記画像メモリの書き込み時
の各アドレスに対応しかつ走査順の
  補正後発明４では、
　　前記画像メモリの書き込み時と「
同じ
　引用発明では、「同じ」かどうか不明である点。
　
［相違点２］
  アドレス制御回路が有するアドレス供給部〔D3’〕が、
　　補正後発明４では、「アドレス選択部」であるのに対して、
　　引用発明では、そうではなく、
　アドレス制御回路が有するアドレス供給部〔D3’〕における、
　前記画像メモリへの、画像メモリの読み出し時に前記アドレス出力部が出力した読み出しアドレスとしてのアドレスの供給と、前記画像メモリの書き込み時に前記アドレス記憶部から出力された前記書き込みアドレスの供給が、
　　補正後発明４では、「アドレス選択部」で「選択的」になされるとしたのに対して、
　　引用発明では、特に「選択的」とはしていない点
　
［相違点３］
　補正後発明４では、〔C〕「前記所定の画素データを出力する所定画素データ出力部」と、〔E〕「識別データ記憶部」と、〔FF〕「画素データ選択部」とを備え、
　〔E〕「前記識別データ記憶部は、前記アドレス出力部が出力する各アドレスに対応して、当該アドレスに対応する前記変形画像データの画素データが前記所定の画素データと同一となるべきかそれとも前記入力画像データのいずれかの画素データと同一となるべきかを識別する識別データを記憶し、前記アドレス出力部が出力するアドレスを受けてこれに応じた識別データを出力し」、
　〔FF〕「前記画素データ選択部は、前記識別データ記憶部から出力された識別データに従って、前記所定画素データ出力部から出力された所定の画素データ又は前記入力画像データの画素データを、前記画像メモリの書き込みデータとして、前記画像メモリに選択的に供給する」
　とするのに対して、
　引用発明では、それら〔C〕「前記所定の画素データを出力する所定画素データ出力部」、〔E〕「識別データ記憶部」、〔FF〕「画素データ選択部」を有していない点。
　
［相違点４］
　画像処理回路〔A’〕が、
　補正後発明４では、
　　当該変形画像データの各画素データが「所定の画素データ又は」前記入力画像データのいずれかの画素データと同一である変形画像データを出力するとするのに対して、
　引用発明では、所定の画素データを出力するとはしておらず、
　
　〔DD’〕アドレス制御回路による、画像メモリのアドレスの制御が、
　補正後発明４では、
　前記所定画素データから出力された所定の画素データ又は前記入力画像データの画素データを前記画像メモリに書き込むように制御するとするのに対して、
　引用発明では、
　前記所定画素データから出力された所定の画素データを前記画像メモリに書き込むように制御するとはしていない点
　で相違する。
　
　上記【一致点】、［相違点１］、［相違点２］は、
　上記「［４.３.２］一致点、相違点」の項で記載した、
　補正後発明２との【一致点】、［相違点１］、［相違点２］と同じであり、　上記［相違点３］、［相違点４］のみ補正後発明２のそれと相違する。
　
［４.４.３］相違点の判断等
　
［４.４.３.１］相違点１について
　上記「［４.３.３.１］相違点１について」（補正後発明２でした判断）の項と同じである。
　
［４.４.３.２］［相違点２］について
　上記「［４.３.３.２］相違点２について」（補正後発明２でした判断）の項と同じである。
　
［４.４.３.３］［相違点３］について
　
　（１）刊行物３記載のマスク処理技術
　上記「［４.３.３.３］［相違点３］について」の（１）を援用する。
　
　（２）引用発明の、画像を変形する画像処理に、マスク処理なる基本的画像処理を組み合わせようとすることは、当業者が適宜容易に想到し得ることである。
　その《理由》は、上記「［４.３.３.３］［相違点３］について」の（２）の《理由》と同じである。
　
　（３）引用発明に、刊行物３記載のマスク処理を組み合わせるに際し、刊行物３記載のアナログ的マスク処理を、周知の画素毎のディジタルマスク処理に変更修正して適用を図ることは、当業者であれば容易に想到することである。
　その《理由》は、上記「［４.３.３.３］［相違点３］について」の（３）の《理由》と同じである。
　
　（４）上記（３）とする場合（引用発明に、刊行物３記載のアナログ的マスク処理を、周知の画素毎のディジタルマスク処理に変更修正して適用を図る場合）、
　上記「
アドレス発生回路８
アドレス発生回路３７
出力アドレスであるカメラの撮像素子上の画面アドレスに対応する画像信号（画素データ）、すなわち、画像メモリのに入力側であって、カメラ映像出力のＡ／Ｄ変換またはＬＰＦ出力信号（「入力画像データ
　
　その《理由》は、上記「［４.３.３.３］［相違点３］について」の（４）の《理由》と同じである。
　
　（５）また、画素毎のディジタルマスク処理において、一定の画素値（補正後発明２でいう、「所定の画素データ」）でマスクすることは、ごく通常のことで何ら格別のことではない。｛例えば、上記周知例８、１２，１３等参照｝
　
　（６）引用発明に、上記（３）〜（５）を適用するとき
　｛上記「刊行物３記載のマスク処理技術」を、周知の画素毎のディジタルマスク処理に変更修正し（上記（３））、
　マスクを「所定の画素データ」でマスクするようにし（上記（５））、
　引用発明の、
画像メモリのに入力側であって、カメラ映像出力のＡ／Ｄ変換またはＬＰＦ出力信号（「入力画像データ
　
　画素毎のディジタルマスク処理を行うのにマスクメモリ（「識別データ記憶部」）が受け取る（ことが必要である）アドレス信号は、
　引用発明の上記「
アドレス発生回路８
アドレス発生回路３７
アドレス発生回路８
アドレス発生回路３７
アドレス発生回路８
アドレス発生回路３７
　（なお、引用発明の『アドレス出力部』が内蔵する、引用発明の「アドレス発生回路８」／「
アドレス発生回路３７
　
　したがって、そのように適用すれば、
　
(i)「刊行物３記載のマスク処理技術」の、周知の画素毎のディジタルマスク処理への変更修正
　これについては、上記「［４.３.３.３］［相違点３］について」の（６）の(i)と同様のことがいえる。
　すなわち、上記「刊行物３記載のマスク処理技術」における、
　上記「所定映像信号出力部」は、「所定の画素データを出力する所定画素データ出力部」となり、
　上記「映像切換器」は、「画素データ選択部」となり、「前記識別データ記憶部から出力された識別データに従って、前記所定画素データ出力部から出力された所定の画素データ（所定の映像信号）又は
カメラからの入力画像データの画素データ
　上記「識別データ記憶部」は、
画面の各アドレス
マスク処理後の画像データの画素データ
マスク処理前の画像データの画素データ
　
(ii)そして、これが引用発明の、画像メモリのに入力側であって、カメラ映像出力のＡ／Ｄ変換またはＬＰＦ出力信号（「入力画像データ」）に対してディジタルマスク処理をするように適用されたとき、
　
  「
カメラからの入力画像データの画素データ
マスク処理前の画像データの画素データ
　「
マスク処理後の画像データの画素データ
　
　上記「画素データ選択部」は、「前記識別データ記憶部から出力された識別データに従って、前記所定画素データ出力部から出力された所定の画素データ又は前記入力画像データの画素データを選択的に出力するものであって、その選択的出力は、画像メモリの書き込みデータとして前記画像メモリに選択的に供給することとなって、補正後発明４の要件〔FF〕に至り、
　
　上記「識別データ記憶部」は、
　「『アドレス出力部』が出力する各アドレス（
画面の各アドレス
マスク処理後の画像データの画素データ
　画像メモリから読み出されたとき変形画像データとなる前記変形画像データの画素データ
　が所定の画素データと同一となるべきかそれとも前記入力画像データのいずれかの画素データと同一（
マスク処理前の画像データの画素データ
　
　上記［相違点３］に係る補正後発明４の構成に至ることとなる。
　
　なお、引用発明に、そのように適用するとき、カメラ映像出力のＡ／Ｄ変換またはＬＰＦ出力信号（「入力画像データ」）の示す画像は、図３の左半分または右半分に相当の画像であるから、マスクメモリである識別データ記憶部に設定するマスク領域は、図３の左半分および／または右半分に相当の画像を対象として設定すればよい。
　例えば、入力画像がカメラ１からの画像の場合は、図３の左半分の画像領域を対象にその特定部分領域をマスク領域として設定すればよく、入力画像がカメラ２からの画像の場合は、図３の右半分の画像領域を対象にその特定部分領域をマスク領域として設定すればよく、図３の画像の左半分に属する特定部分領域と右半分に属する特定部分領域の両方をマスク領域として設定する場合には、「識別データ記憶部」、「画素データ選択部」を各系統に１つずつ設けて設定すればよい。
　また、入力画像がカメラ３２からの画像の場合は、例えば、カメラ位置がカメラ１と同じ位置のときの入力画像をマスク処理するようにすれば、図３の左半分の画像領域内に設定したマスク領域がマスクされ、カメラ２と同じ位置のときの入力画像をマスク処理するようにすれば、図３の右半分の画像領域内に設定したマスク領域がマスクされる。
　
　（７）結論（［相違点３］）
　上記［相違点３］に係る補正後発明４の構成は、当業者が容易に想到し得ることである。
　
［４.４.３.４］［相違点４］について
　上記［相違点４］に係る補正後発明４の構成は、上記［相違点３］に係る構成とすることに伴って生じる当然の事項をいうにすぎず、既に判断したとおり、上記［相違点３］に係る補正後発明４の構成とすることが当業者が容易に想到し得ることであるから、上記［相違点４］に係る補正後発明４の構成も当業者が容易に想到し得ることである。
　
［４.４.３.５］効果等
　以上のように、上記相違点１から４に係る補正後発明４の構成は、いずれも当業者に想到容易ではない格別のものであるとはいえず、また、補正後発明４の構成を全体としてみても格別のものはなく、その技術的効果も、上記刊行物１、３及び周知技術、技術常識から当業者に予測し得る範囲のものである。
　
［４.５］まとめ（独立特許要件）
　以上によれば、補正後発明２および補正後発明４は、上記刊行物１に記載された発明および刊行物３に記載された発明および周知技術、技術常識に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができない。
　
［４.６］むすび（補正却下）
  以上のとおり、本件補正は、特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合せず、特許法第１５９条第１項の規定において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
　
【第３】本願発明
　
［１］本願発明
　平成１７年２月１４日付けの手続補正は上記のとおり却下した。
　本願の特許請求の範囲に係る発明は、平成１６年１１月１２日付け手続補正書の特許請求の範囲の請求項１〜請求項１３に記載された事項によりそれぞれ特定される各発明であるところ、これら発明のうち、請求項２、および請求項４に係る発明（以下「本願発明２」、「本願発明４」という。）は、下記のとおりのものである。
　
　　　　　　　　　　　　記
　《本願発明２》
　入力画像データが示す入力画像を変形した変形画像を示す変形画像データであって、当該変形画像データの各画素データが所定の画素データ又は前記入力画像データのいずれかの画素データと同一である変形画像データを、出力する画像処理回路であって、
　画像メモリと、
　前記所定の画素データを出力する所定画素データ出力部と、
　前記入力画像データの画素データを前記画像メモリに書き込むとともに前記画像メモリに書き込まれた画素データを前記画像メモリから読み出すように、前記画像メモリのアドレスを制御するアドレス制御回路と、
　識別データ記憶部と、
　画素データ選択部とを備え、
　前記アドレス制御回路は、アドレスを順次出力するアドレス出力部と、該アドレス出力部が出力するアドレスに対応して前記画像メモリの書き込みアドレスを記憶し、前記アドレス出力部が出力するアドレスに応じた前記書き込みアドレスを出力するアドレス記憶部と、前記画像メモリの読み出し時に前記アドレス出力部が出力したアドレスを読み出しアドレスとして前記画像メモリに選択的に供給するとともに、前記画像メモリの書き込み時に前記アドレス記憶部から出力された前記書き込みアドレスを前記画像メモリに選択的に供給するアドレス選択部とを有し、
　前記識別データ記憶部は、前記アドレス出力部が出力するアドレスに対応して、当該アドレスに対応する前記変形画像データの画素データが前記所定の画素データと同一となるべきかそれとも前記入力画像データのいずれかの画素データと同一となるべきかを識別する識別データを記憶し、前記アドレス出力部が出力するアドレスに応じた識別データを出力し、
　前記画素データ選択部は、前記識別データ記憶部から出力された識別データに従って、前記所定画素データ出力部から出力された所定の画素データ又は前記画像メモリから読み出された画素データを選択的に出力させることを特徴とする画像処理回路。
　
　《本願発明４》
　入力画像データが示す入力画像を変形した変形画像を示す変形画像データであって、当該変形画像データの各画素データが所定の画素データ又は前記入力画像データのいずれかの画素データと同一である変形画像データを、出力する画像処理回路であって、
　画像メモリと、
　前記所定の画素データを出力する所定画素データ出力部と、
　前記所定画素データから出力された所定の画素データ又は前記入力画像データの画素データを前記画像メモリに書き込むとともに前記画像メモリに書き込まれた画素データを前記画像メモリから読み出すように、前記画像メモリのアドレスを制御するアドレス制御回路と、
　識別データ記憶部と、
　画素データ選択部とを備え、
　前記アドレス制御回路は、アドレスを順次出力するアドレス出力部と、該アドレス出力部が出力するアドレスに対応して前記画像メモリの書き込みアドレスを記憶し、前記アドレス出力部が出力するアドレスに応じた前記書き込みアドレスを出力するアドレス記憶部と、前記画像メモリの読み出し時に前記アドレス出力部が出力したアドレスを読み出しアドレスとして前記画像メモリに選択的に供給するとともに、前記画像メモリの書き込み時に前記アドレス記憶部から出力された前記書き込みアドレスを前記画像メモリに選択的に供給するアドレス選択部とを有し、
　前記識別データ記憶部は、前記アドレス出力部が出力するアドレスに対応して、当該アドレスに対応する前記変形画像データの画素データが前記所定の画素データと同一となるべきかそれとも前記入力画像データのいずれかの画素データと同一となるべきかを識別する識別データを記憶し、前記アドレス出力部が出力するアドレスに応じた識別データを出力し、
　前記画素データ選択部は、前記識別データ記憶部から出力された識別データに従って、前記所定画素データ出力部から出力された所定の画素データ又は前記入力画像データの画素データを、前記画像メモリの書き込みデータとして、前記画像メモリに選択的に供給することを特徴とする画像処理回路。
　
【第４】査定の検討
　査定の検討にあたり、補正後発明２および４についての独立特許要件について検討した前記「【第２】［４］」を適宜援用する。
　
［１］引用刊行物の記載
　原査定の拒絶の理由に引用された刊行物である、
　刊行物１：特開平７−１３５６０５号公報
　刊行物３：特開平６−１８１５３９号公報
　には、それぞれ、前記【第２】の［４.２.１］、［４.２.２］に掲げたとおりの記載がある。　
　
［２］本願発明２について
　
［２．１］対比（対応関係）
　
　（１）対比にあたり、便宜上、本願発明２を、要件毎に記号を付して下記のように記述しておく。
　
　　　　　　　　　　記
　《本願発明２（記号付き）》
　〔A〕入力画像データが示す入力画像を変形した変形画像を示す変形画像データであって、当該変形画像データの各画素データが所定の画素データ又は前記入力画像データのいずれかの画素データと同一である変形画像データを、出力する画像処理回路であって、
　〔B〕画像メモリと、
　〔C〕前記所定の画素データを出力する所定画素データ出力部と、
　〔D〕前記入力画像データの画素データを前記画像メモリに書き込むとともに前記画像メモリに書き込まれた画素データを前記画像メモリから読み出すように、前記画像メモリのアドレスを制御するアドレス制御回路と、
　〔E〕識別データ記憶部と、
　〔F〕画素データ選択部とを備え、
　前記アドレス制御回路は、
　〔D1〕アドレスを順次出力するアドレス出力部と、
　〔D2〕該アドレス出力部が出力するアドレスに対応して前記画像メモリの書き込みアドレスを記憶し、前記アドレス出力部が出力するアドレスに応じた前記書き込みアドレスを出力するアドレス記憶部と、
　〔D3〕前記画像メモリの読み出し時に前記アドレス出力部が出力したアドレスを読み出しアドレスとして前記画像メモリに選択的に供給するとともに、前記画像メモリの書き込み時に前記アドレス記憶部から出力された前記書き込みアドレスを前記画像メモリに選択的に供給するアドレス選択部
　とを有し、
　〔E〕前記識別データ記憶部は、前記アドレス出力部が出力するアドレスに対応して、当該アドレスに対応する前記変形画像データの画素データが前記所定の画素データと同一となるべきかそれとも前記入力画像データのいずれかの画素データと同一となるべきかを識別する識別データを記憶し、前記アドレス出力部が出力するアドレスに応じた識別データを出力し、
　〔F〕前記画素データ選択部は、前記識別データ記憶部から出力された識別データに従って、前記所定画素データ出力部から出力された所定の画素データ又は前記画像メモリから読み出された画素データを選択的に出力させることを特徴とする画像処理回路。
　
（２）補正後発明２と刊行物１に記載された発明（以下、引用発明という）との対応関係については、前記「【第２】の［４.３.１］の（２）」に記載したとおりであるところ、「アドレス出力部」についての以下の点を除き、これを援用する。
  
　(d3)〔D1〕「アドレス出力部」
　
　(d3-0)本願発明２の「アドレスを順次出力するアドレス出力部」について
　請求項２の「該アドレス出力部が出力するアドレスに対応して前記画像メモリの書き込みアドレスを記憶し、前記アドレス出力部が出力するアドレスに応じた前記書き込みアドレスを出力するアドレス記憶部と」なる記載、および「前記画像メモリの読み出し時に前記アドレス出力部が出力したアドレスを読み出しアドレスとして前記画像メモリに選択的に供給するとともに」なる記載からみて、
　上記「アドレスを順次出力するアドレス出力部」は、前記画像メモリの読み出し時にアドレスを出力し書き込み時にもアドレスを出力するものであり、その両者を同じ「アドレス」と称していることから、それらは、同じアドレスと解される。
　したがって、上記「アドレスを順次出力するアドレス出力部」は、「前記画像メモリの書き込み時にアドレスを順次出力するとともに、前記画像メモリの読み出し時に前記画像メモリの書き込み時と同じアドレスを順次出力するアドレス出力部」と解される。
　
　(d3-i)／(d3-i’)上記「アドレス発生回路８」／「アドレス発生回路３７」が、ＲＡＭ１２／ＲＡＭ４０（「画像メモリ」）の書き込み時に前記「入力画像データ」の画素データと同期して順次出力するといい得る上記「アドレス（ｘ、ｙ）」は、「入力画像データの各画素データに対応する各アドレス」といい得る。
　したがって、上記「
アドレス発生回路８
アドレス発生回路３７
　「前記画像メモリの書き込み時にアドレス（
前記入力画像データの画素データと同期して前記入力画像データの各画素データに対応する各アドレス
入力画素対応の各アドレス
　
　(d3-ii)／(d3-ii’)ＲＡＭ１２／ＲＡＭ４０の『
読み出しアドレス出力部
　上記（b5)(c6)（段落0022）／（b5’)(c6’)（段落0028）からすれば、ＲＡＭ１２／ＲＡＭ４０の読み出し時に、ＲＡＭ１２／ＲＡＭ４０の読み出しアドレスを走査順に順次出力する『読み出しアドレス出力部』の存在が認められる。　
　そして、上記(c5)(c7)からすれば、その『読み出しアドレス出力部』が出力する「読み出しアドレス」の各々は、
　「アドレス発生回路８」／「アドレス発生回路３７」が「前記画像メモリの書き込み時に発生する」「撮像素子上の走査順の各画面アドレス」｛(1,1),(2,1),(3,1),(4,1)・・・(m,n)、（総数mn個）、上記『入力画素対応の各アドレス』に同じ｝の各々に
対応し
同じ
　
　(d3-iii)／(d3-iii’)そこで、上記「
アドレス発生回路８
読み出しアドレス出力部
アドレス出力部
　引用発明の『アドレス出力部』は、
　「前記画像メモリの書き込み時にアドレス（上記『
入力画素対応の各アドレス
アドレスに対応しかつ走査順の
　もっとも、引用発明の『アドレス出力部』は、「前記画像メモリの読み出し時に前記画像メモリの書き込み時と
同じ
　
［２.２］一致点、相違点
　
　本願発明２と引用発明との一致点、相違点は、次のとおりである
　
　【一致点】
　入力画像データが示す入力画像を変形した変形画像を示す変形画像データであって、当該変形画像データの各画素データが前記入力画像データの画素データと同一である変形画像データを、出力する画像処理回路（以下〔A’〕という）であって、
　画像メモリと、  
　前記入力画像データの画素データを前記画像メモリに書き込むとともに前記画像メモリに書き込まれた画素データを前記画像メモリから読み出すように、前記画像メモリのアドレスを制御するアドレス制御回路と、
　を備え、
　前記アドレス制御回路は、
　アドレスを順次出力するアドレス出力部と
　該アドレス出力部が出力するアドレスに対応して前記画像メモリの書き込みアドレスを記憶し、前記アドレス出力部が出力するアドレスに応じた前記書き込みアドレスを出力するアドレス記憶部と、
　前記画像メモリの読み出し時に前記アドレス出力部が出力したアドレスを読み出しアドレスとして前記画像メモリに供給するとともに、前記画像メモリの書き込み時に前記アドレス記憶部から出力された前記書き込みアドレスを前記画像メモリに供給するアドレス供給部（以下、〔D3’〕という）
　とを有する
　画像処理回路。
　
【相違点】
　
［相違点１］
　アドレス制御回路が有するアドレス出力部が、
　本願発明２では、
   「前記画像メモリの書き込み時にアドレスを順次出力する」とともに、「前記画像メモリの読み出し時に前記画像メモリの書き込み時と同じアドレスを順次出力する」と解されるのに対して、
  引用発明では、
　　「前記画像メモリの書き込み時にアドレスを順次出力する」とともに、「前記画像メモリの読み出し時に前記画像メモリの書き込み時の
アドレスに対応しかつ走査順の
同じ
　
［相違点２］
  アドレス制御回路が有するアドレス供給部〔D3’〕が、
　　本願発明２では、「アドレス選択部」であるのに対して、
　　引用発明では、そうではなく、
　アドレス制御回路が有するアドレス供給部〔D3’〕における、
　前記画像メモリへの、画像メモリの読み出し時に前記アドレス出力部が出力した読み出しアドレスとしてのアドレスの供給と、前記画像メモリの書き込み時に前記アドレス記憶部から出力された前記書き込みアドレスの供給が、
　　本願発明２では、「アドレス選択部」で「選択的」になされるとしたのに対して、
　　引用発明では、特に「選択的」とはしていない点
　
［相違点３］
　本願発明２２では、〔C〕「前記所定の画素データを出力する所定画素データ出力部」と、〔E〕「識別データ記憶部」と、〔F〕「画素データ選択部」とを備え、
　〔E〕「前記識別データ記憶部は、前記アドレス出力部が出力するアドレスに対応して、当該アドレスに対応する前記変形画像データの画素データが前記所定の画素データと同一となるべきかそれとも前記入力画像データのいずれかの画素データと同一となるべきかを識別する識別データを記憶し、前記アドレス出力部が出力するアドレスに応じた識別データを出力し」、
　〔F〕「前記画素データ選択部は、前記識別データ記憶部から出力された識別データに従って、前記所定画素データ出力部から出力された所定の画素データ又は前記画像メモリから読み出された画素データを選択的に出力させる」
　とするのに対して、
　引用発明では、それら〔C〕「前記所定の画素データを出力する所定画素データ出力部」、〔E〕「識別データ記憶部」、〔F〕「画素データ選択部」を有していない点。
　
［相違点４］
　画像処理回路〔A’〕が、
　本願発明２では、
　　当該変形画像データの各画素データが「所定の画素データ又は」前記入力画像データのいずれかの画素データと同一である変形画像データを出力するとするのに対して、
　引用発明では、所定の画素データを出力するとはしていない点。
　
［２.３］相違点の判断等
　
［２.３.１］相違点１〜相違点４について
　上記補正後発明２に係る相違点１〜相違点４についてしたそれぞれの判断と同じである。
　
［２.３.２］効果等
　上記相違点１から４に係る本願発明２の構成は、いずれも当業者に想到容易ではない格別のものであるとはいえず、また、本願発明２の構成を全体としてみても格別のものはなく、その技術的効果も、上記刊行物１、３及び周知技術、技術常識から当業者に予測し得る範囲のものである。
　
［２.３.３］まとめ（本願発明２）
　したがって、本願発明２は、上記刊行物１記載の発明および刊行物３記載の発明および周知技術、技術常識に基づいて、当業者が容易に発明をすることができたものである。
　
［３］本願発明４について
　
［３．１］対比（対応関係）
　
　本願発明４と刊行物１に記載された発明とを対比する。
　
　（１）対比にあたり、本願発明２としたのと同様、下記のように要件毎に記号を付しておく。本願発明４は、下記要件〔DD〕〔FF〕のみで本願発明２と異なり、下記要件〔A〕〔B〕〔C〕〔D1〕〔D2〕〔D3〕〔E〕については本願発明２と同じである。　
　　　　　　　　　　記
　《本願発明４（記号付き）》
　〔A〕入力画像データが示す入力画像を変形した変形画像を示す変形画像データであって、当該変形画像データの各画素データが所定の画素データ又は前記入力画像データのいずれかの画素データと同一である変形画像データを、出力する画像処理回路であって、
　〔B〕画像メモリと、
　〔C〕前記所定の画素データを出力する所定画素データ出力部と、
　〔DD〕前記所定画素データから出力された所定の画素データ又は前記入力画像データの画素データを前記画像メモリに書き込むとともに前記画像メモリに書き込まれた画素データを前記画像メモリから読み出すように、前記画像メモリのアドレスを制御するアドレス制御回路と、
　〔E〕識別データ記憶部と、
　〔F〕画素データ選択部とを備え、
　前記アドレス制御回路は、
　〔D1〕アドレスを順次出力するアドレス出力部と、
　〔D2〕該アドレス出力部が出力するアドレスに対応して前記画像メモリの書き込みアドレスを記憶し、前記アドレス出力部が出力するアドレスに応じた前記書き込みアドレスを出力するアドレス記憶部と、
　〔D3〕前記画像メモリの読み出し時に前記アドレス出力部が出力したアドレスを読み出しアドレスとして前記画像メモリに選択的に供給するとともに、前記画像メモリの書き込み時に前記アドレス記憶部から出力された前記書き込みアドレスを前記画像メモリに選択的に供給するアドレス選択部
　とを有し、
　〔E〕前記識別データ記憶部は、前記アドレス出力部が出力するアドレスに対応して、当該アドレスに対応する前記変形画像データの画素データが前記所定の画素データと同一となるべきかそれとも前記入力画像データのいずれかの画素データと同一となるべきかを識別する識別データを記憶し、前記アドレス出力部が出力するアドレスに応じた識別データを出力し、
　〔FF〕前記画素データ選択部は、前記識別データ記憶部から出力された識別データに従って、前記所定画素データ出力部から出力された所定の画素データ又は前記入力画像データの画素データを、前記画像メモリの書き込みデータとして、前記画像メモリに選択的に供給することを特徴とする画像処理回路。
　
（２）本願発明４と刊行物１に記載された発明（以下、引用発明という）との対応関係については、本願発明２についての前記「【第３】の［２．１］対比（対応関係）の（２）」を読み替えて援用し、異なる点について以下に記す。
　
　(d6)／(d6’)要件〔DD〕（アドレス制御回路）
　本願発明４では、「アドレス制御回路」として、「アドレス出力部」、「アドレス記憶部」、「アドレス選択部」を有し、
　「前記所定画素データから出力された所定の画素データ又は前記入力画像データの画素データを前記画像メモリに書き込むとともに前記画像メモリに書き込まれた画素データを前記画像メモリから読み出すように、前記画像メモリのアドレスを制御する」ものとしているところ、
　上記(b2)〜(b5)／(b2’)〜(b5’)からすれば、引用発明でも、上記『アドレス出力部』（「
アドレス発生回路８
アドレス発生回路３７
読み出しアドレス出力部
　したがって、上記『アドレス出力部』と「アドレス記憶部」と『アドレス供給部』とを合わせたものを本願発明４と同じ用語の『アドレス制御回路』と称すれば、
　本願発明４の「アドレス出力部」と引用発明の『アドレス出力部』、および、本願発明４の「アドレス選択部」と引用発明の『アドレス供給部』とが個々に相違するほか、
　引用発明の『アドレス制御回路』は、「前記所定画素データから出力された所定の画素データ又は前記入力画像データの画素データを前記画像メモリに書き込む」とはしていない点でも相違する。
　
　(d8)／(d8’)要件〔C〕（所定画素データ出力部）、要件〔E〕（識別データ記憶部）、
要件〔FF〕（画素データ選択部）
　引用発明は、これらの要件を有していない。
　
［３.２］一致点、相違点
　
　本願発明４と引用発明との一致点、相違点は、次のとおりである
　
　【一致点】
　入力画像データが示す入力画像を変形した変形画像を示す変形画像データであって、当該変形画像データの各画素データが前記入力画像データの画素データと同一である変形画像データを、出力する画像処理回路（以下〔A’〕という）であって、
　画像メモリと、  
　前記入力画像データの画素データを前記画像メモリに書き込むとともに前記画像メモリに書き込まれた画素データを前記画像メモリから読み出すように、前記画像メモリのアドレスを制御するアドレス制御回路と、
　を備え、
　前記アドレス制御回路は、
　アドレスを順次出力するアドレス出力部と
　該アドレス出力部が出力するアドレスに対応して前記画像メモリの書き込みアドレスを記憶し、前記アドレス出力部が出力するアドレスに応じた前記書き込みアドレスを出力するアドレス記憶部と、
　前記画像メモリの読み出し時に前記アドレス出力部が出力したアドレスを読み出しアドレスとして前記画像メモリに供給するとともに、前記画像メモリの書き込み時に前記アドレス記憶部から出力された前記書き込みアドレスを前記画像メモリに供給するアドレス供給部（以下、〔D3’〕という）
　とを有する
　画像処理回路。
　
【相違点】
　
［相違点１］
　アドレス制御回路が有するアドレス出力部が、
　本願発明４では、
   「前記画像メモリの書き込み時にアドレスを順次出力する」とともに、「前記画像メモリの読み出し時に前記画像メモリの書き込み時と同じアドレスを順次出力する」と解されるのに対して、
  引用発明では、
　　「前記画像メモリの書き込み時にアドレスを順次出力する」とともに、「前記画像メモリの読み出し時に前記画像メモリの書き込み時の
アドレスに対応しかつ走査順の
同じ
　
［相違点２］
  アドレス制御回路が有するアドレス供給部〔D3’〕が、
　　本願発明４では、「アドレス選択部」であるのに対して、
　　引用発明では、そうではなく、
　アドレス制御回路が有するアドレス供給部〔D3’〕における、
　前記画像メモリへの、画像メモリの読み出し時に前記アドレス出力部が出力した読み出しアドレスとしてのアドレスの供給と、前記画像メモリの書き込み時に前記アドレス記憶部から出力された前記書き込みアドレスの供給が、
　　本願発明４では、「アドレス選択部」で「選択的」になされるとしたのに対して、
　　引用発明では、特に「選択的」とはしていない点
　
［相違点３］
　本願発明４では、〔C〕「前記所定の画素データを出力する所定画素データ出力部」と、〔E〕「識別データ記憶部」と、〔FF〕「画素データ選択部」とを備え、
　〔E〕「前記識別データ記憶部は、前記アドレス出力部が出力するアドレスに対応して、当該アドレスに対応する前記変形画像データの画素データが前記所定の画素データと同一となるべきかそれとも前記入力画像データのいずれかの画素データと同一となるべきかを識別する識別データを記憶し、前記アドレス出力部が出力するアドレスに応じた識別データを出力し」、
　〔FF〕「前記画素データ選択部は、前記識別データ記憶部から出力された識別データに従って、前記所定画素データ出力部から出力された所定の画素データ又は前記入力画像データの画素データを、前記画像メモリの書き込みデータとして、前記画像メモリに選択的に供給する」
　とするのに対して、
　引用発明では、それら〔C〕「前記所定の画素データを出力する所定画素データ出力部」、〔E〕「識別データ記憶部」、〔FF〕「画素データ選択部」を有していない点。
　
［相違点４］
　画像処理回路〔A’〕が、
　本願発明４では、
　　当該変形画像データの各画素データが「所定の画素データ又は」前記入力画像データのいずれかの画素データと同一である変形画像データを出力するとするのに対して、
　引用発明では、所定の画素データを出力するとはしておらず、
　
　〔DD’〕アドレス制御回路による、画像メモリのアドレスの制御が、
　本願発明４では、
　前記所定画素データから出力された所定の画素データ又は前記入力画像データの画素データを前記画像メモリに書き込むように制御するとするのに対して、
　引用発明では、
　前記所定画素データから出力された所定の画素データを前記画像メモリに書き込むように制御するとはしていない点
　で相違する。
　
　上記【一致点】、［相違点１］、［相違点２］は、
　上記「［２.２］一致点、相違点」の項で記載した、
　本願発明２との【一致点】、［相違点１］、［相違点２］と同じであり、
　上記［相違点３］、［相違点４］のみ本願発明２のそれと相違する。
　
［３.３］相違点の判断等
　
［３.３.１］相違点１〜相違点４について
　上記補正後発明４に係る相違点１〜相違点４についてしたそれぞれの判断と同じである。
　
［３.３.２］効果等
　上記相違点１から４に係る本願発明４の構成は、いずれも当業者に想到容易ではない格別のものであるとはいえず、また、本願発明４の構成を全体としてみても格別のものはなく、その技術的効果も、上記刊行物１、３及び周知技術、技術常識から当業者に予測し得る範囲のものである。
　
［３.３.３］まとめ（本願発明４）
　したがって、本願発明４は、上記刊行物１記載の発明および刊行物３記載の発明および周知技術、技術常識に基づいて、当業者が容易に発明をすることができたものである。
　
【第５】むすび
　以上のとおりであるから、
　本願の請求項２に係る発明および請求項４に係る発明は、前記刊行物１に記載された発明および前記刊行物３に記載された発明、および周知技術、技術常識に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　それ故、本願の他の請求項について検討するまでもなく、本願は拒絶すべきものである。
　
　よって、結論のとおり審決する。