【事件の表示】
　平成１０年特許願第３３０５０７号「選択回路並びにこれを備えた半導体装置、Ｄ／Ａ変換回路及び液晶表示装置」拒絶査定不服審判事件〔平成１２年　６月　６日出願公開、特開２０００−１５６６３９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本件は，平成１０年１１月２０日の出願であって，平成１６年１１月５日付けで拒絶査定がなされ，これに対し，同年１２月９日に拒絶査定に対する審判請求がなされるとともに，平成１７年１月１１日付けで手続補正がなされたものである。
　
第２　補正について
［補正却下の決定の結論］
　平成１７年１月１１日付けの手続補正（以下，「本件補正」という。）を却下する。
［理由］
　（１）補正後の本願発明
　本件補正により，平成１６年９月２７日付け手続補正書で補正された特許請求の範囲の請求項１である
「【請求項１】
　ｎビット選択信号のうちの第１のビット選択信号に応答して，前記入力信号のうちの２入力の一方を選択する２ｎ−１個の第１の入力選択回路と，
　前記ｎビット選択信号のうちの第２のビット選択信号に応答して，前記２ｎ−１個の第１の入力選択回路の各々で選択された信号の１つを選択する２ｎ−１個の第２の入力選択回路と
　を備えて，２ｎ個の入力信号の１つを選択し出力する選択回路において，
　前記第１の入力選択回路は，
　一端に前記２入力の一方が供給される第１スイッチ回路と，
　前記第１スイッチ回路と同一行に配置されるとともに，一端に前記２入力の他方が供給される第２スイッチ回路とを備え，
　前記第２の入力選択回路は，前記第２のビット選択信号によって制御される複数の第３のスイッチ回路を備える
　ことを特徴とする選択回路。」が，
「【請求項１】
　ｎビット選択信号のうちの第１のビット選択信号に応答して，２入力の一方を選択する２ｎ−１個の第１の入力選択回路と，
　前記ｎビット選択信号のうちの
複数ビットで構成される
　を備えて，２ｎ個の入力信号の１つを選択し出力する選択回路において，
　前記第１の入力選択回路は，
　一端に前記２入力の一方が供給される第１スイッチ回路と，
　前記第１スイッチ回路と同一行に配置されるとともに，一端に前記２入力の他方が供給される第２スイッチ回路とを備え，
　前記第２の入力選択回路は，前記第２のビット選択信号によって制御される複数の第３のスイッチ回路を備える
　ことを特徴とする選択回路。」（以下，「補正後発明」という。）と補正された。
　　
　したがって，本件補正によれば，
　補正後の請求項１は，「第２のビット選択信号」に関して，補正前の請求項１に「
複数ビットで構成される
　そこで，補正後発明が，特許出願の際独立して特許を受けることができるものであるか（特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）について以下に検討する。
　
　（２）引用発明
　原査定の拒絶の理由に引用された，本件出願前公知の刊行物である米国特許第４１４６８８２号明細書（以下，「引用文献」という。）の第３欄４８行〜第４欄第１５行には，概ね，次のことが記載されている。
「図２には，３ビットコンバータが図示されているが，この発明の回路を適用したものである。一般的に，この回路は，抵抗器ストリング２３，２４として示される多くの抵抗器ストリングと，横切って配置された，すなわち，クロスしている多くのライン，ライン２７，２８，２９，３０とを含んでいる。抵抗器ストリング２３の最下端は抵抗器ストリング２４の最上端に，ライン２５で結合されている。抵抗器ストリング２３の一終端は直流電位源”Ｖ”に結合されている；抵抗器ストリング２４の最下端は接地に結合されている。このようにして，抵抗器ストリング２３と２４は直列に結合される。各抵抗器ストリングは多くの抵抗器すなわち抵抗器３７や４２のような等抵抗値の抵抗手段を含んでいる。
　図２の回路は２つのスイッチセットを用いる。スイッチ手段の第１のセットは，ライン２７，２８，２９と３０を抵抗器ストリング２３か２４の１つに，すなわち抵抗器の部分セットなのであるが，接続するために使用される。特に，破線４０に沿ってのそれらのスイッチは，結合ライン２７，２８，２９，と３０を，抵抗器ストリング２３に沿った間隙を介したタップへ，同時に閉じられる。または，線分４１に沿ったスイッチが，ライン２７，２８，２９と３０を抵抗器ストリング２４に沿った間隙を介したタップを結合するために閉じられる。
　３ビットコンバータにおいて，線分４０に沿ったスイッチは最上位桁Ａ２　が２進数で１の時に閉じられる。線分４１に沿ったそれらのスイッチは，Ａ２が２進数で０の時，すなわち（ＮＯＴ）Ａ２の状態に応じて閉じられる。ライン２７，２８，２９と３０を出力線４４に結合するために使用されるスイッチは，入力デジタル信号の最下位２ビットによってコントロールされる。特に，スイッチ３２はＡ１，Ａ０の状態に応じて閉じられ，スイッチ３３はＡ１，（ＮＯＴ）Ａ０の状態に応じて閉じられ，スイッチ３４は（ＮＯＴ）Ａ１，Ａ０の状態に対して閉じられ，そして，スイッチ３５は（ＮＯＴ）Ａ１，（ＮＯＴ）Ａ０の状態に対して閉じられる。通常のデコード回路やゲートは，図２のスイッチをコンロールするために使用される。」（なお、引用文献原文においては、（ＮＯＴ）は英文字のアッパーラインで記載されている。）　
　上記摘記事項及び図２によれば，Ａ２，Ａ１，Ａ０は３ビットの信号であり，Ａ２を第１のビットということは任意であり，この第１のビットにより，ライン２７〜３０の各々に接続された破線４０に沿ってのスイッチと線分４１に沿ってのスイッチはそれぞれ相補的に開閉されているから，第１のビットは選択信号であり，また，破線４０に沿ってのスイッチと線分４１に沿ってのスイッチは，直流電位源”Ｖ”に結合されている抵抗器ストリング２３，２４からなる２入力の一方を選択してライン２７〜３０の各々に出力しているから，全体として第１の入力選択回路ということができ，
　Ａ１，Ａ０の２ビットの信号は複数ビットであり，これらを第２のビットということは任意であり，この第２のビットにより，スイッチ３２〜３５は，前記第１の入力選択回路の各々で選択された信号の１つを選択してライン４４に出力しているから，第２のビットは選択信号であり，また，スイッチ３２〜３５は全体として第２の入力選択回路ということができ，
　これら第１及び第２の入力選択回路は，２３　個の入力信号を選択して出力しており，
　破線４０に沿ってのスイッチは，２入力の一方が供給されており，
　線分４１に沿ってのスイッチは，２入力の他方が供給されており，破線４０に沿ってのスイッチと同一行に配置されており，
　スイッチ３２〜３５は前記第２のビット選択信号により制御されているから，
　引用文献には，次の発明が実質的に開示されているということができる。
「３ビット選択信号のうちの第１のビット選択信号に応答して，２入力の一方を選択する２３−１個の第１の入力選択回路と，
　前記３ビット選択信号のうちの複数ビットで構成される第２のビット選択信号に応答して，前記２３−１個の第１の入力選択回路の各々で選択された信号の１つを選択する２３−１個の第２の入力選択回路と　　
　を備えて，２３個の入力信号の１つを選択し出力する選択回路において，
　前記第１の入力選択回路は，
　一端に前記２入力の一方が供給される破線４０に沿ってのスイッチと，
　前記破線４０に沿ってのスイッチと同一行に配置されるとともに，一端に前記２入力の他方が供給される線分４１に沿ってのスイッチとを備え，
　前記第２の入力選択回路は，前記第２のビット選択信号によって制御されるスイッチ３２〜３５を備える選択回路。」（以下，「引用発明」という。）が記載されている。
　
　（３）対比
　そこで，補正後発明と引用発明とを比較する。　　
　なお，補正後発明は，再掲すると，
「ｎビット選択信号のうちの第１のビット選択信号に応答して，２入力の一方を選択する２ｎ−１個の第１の入力選択回路と，
　前記ｎビット選択信号のうちの複数ビットで構成される第２のビット選択信号に応答して，前記２ｎ−１個の第１の入力選択回路の各々で選択された信号の１つを選択する２ｎ−１個の第２の入力選択回路と　　
　を備えて，２ｎ個の入力信号の１つを選択し出力する選択回路において，
　前記第１の入力選択回路は，
　一端に前記２入力の一方が供給される第１スイッチ回路と，
　前記第１スイッチ回路と同一行に配置されるとともに，一端に前記２入力の他方が供給される第２スイッチ回路とを備え，
　前記第２の入力選択回路は，前記第２のビット選択信号によって制御される複数の第３のスイッチ回路を備える
　ことを特徴とする選択回路。」である。
　
　引用発明中の「破線４０に沿ってのスイッチ」は当然スイッチ回路であるから補正後発明の「第１スイッチ回路」に相当し，
　引用発明中の「線分４０に沿ってのスイッチ」も当然スイッチ回路であるから補正後発明の「第２スイッチ回路」に相当し，
　引用発明中の「スイッチ３２〜３５」も当然スイッチ回路であるから，複数である点を除いて，補正後発明の「第３のスイッチ回路」に相当し，
　補正後発明中の「ｎ」は３を含むものであるから，
　両者は，
「３ビット選択信号のうちの第１のビット選択信号に応答して，２入力の一方を選択する２３−１個の第１の入力選択回路と，
　前記３ビット選択信号のうちの複数ビットで構成される第２のビット選択信号に応答して，前記２３−１個の第１の入力選択回路の各々で選択された信号の１つを選択する２３−１個の第２の入力選択回路と　　
　を備えて，２３個の入力信号の１つを選択し出力する選択回路において，
　前記第１の入力選択回路は，
　一端に前記２入力の一方が供給される第１スイッチ回路と，
　前記第１スイッチ回路と同一行に配置されるとともに，一端に前記２入力の他方が供給される第２スイッチ回路とを備え，
　前記第２の入力選択回路は，前記第２のビット選択信号によって制御される第３のスイッチ回路を備える選択回路」の点で一致し，以下の点で相違する。
　
（相違点）　
　第３のスイッチ回路に関して，補正後発明では，その数が「複数」であるのに対して，引用発明では，１つのスイッチ回路である。
　
　（４）判断
　そこで，上記相違点について検討する。
　複数ビットで構成されるビット選択信号に応答して，複数の入力信号の１つを選択する入力選択回路において，ビット選択信号によって制御される複数のスイッチ回路を用いることは，原審の拒絶の理由で引用した特開平４−３５８４１８号公報に記載されているばかりでなく，例えば，特開昭６２−２６５８０９号公報の第７図他，国際公開第９７／３９５２８号の要約等に示されているように，周知技術というべきものである。
　してみると，引用発明中の，「第２のビット選択信号によって制御される第３のスイッチ回路」を備える「第２の入力選択回路」を，選択動作上は実質的に同じ作用をする，この周知技術で置き換える程度のことは，当業者であれば，当然想起できる程度のことであり，事実，原審の拒絶の理由で引用した上記特開平４−３５８４１８号公報にあっては，図６に係る従来例と図１の発明の関係が同様の置き換えになっており，そこでは置き換えることの示唆さえなされているから，このような置き換えをすることの１つの結果である「複数」とすることに，格別な創意工夫を見出すことはできない。
　
　そして，上記相違点に係る変更によって格別な作用・効果を奏するに至ったともいえない。
　したがって，補正後発明は，引用発明及び周知技術に基づいて，当業者が容易に発明することができたものであるから，特許法第２９条第２項の規定により，特許出願の際独立して特許を受けることができないものである。
　
　（５）むすび
　以上のとおり，本件補正は，特許法第１７条の２第５項で準用する同法第１２６条第５項の規定に違反するものであり，特許法第１５９条第１項で準用する特許法第５３条第１項の規定により却下されるべきものである。
　
第３　本願発明について
　（１）平成１７年１月１１日付けの手続補正は上記のとおり却下されたので，本願の請求項１に係る発明は，平成１６年９月２７日付付け手続補正書で補正された特許請求の範囲の請求項１に記載された事項により特定される，上記「第２　補正について」の項中の「（１）補正後の本願発明」の冒頭に記載したとおりの
「ｎビット選択信号のうちの第１のビット選択信号に応答して，前記入力信号のうちの２入力の一方を選択する２ｎ−１個の第１の入力選択回路と，
　前記ｎビット選択信号のうちの第２のビット選択信号に応答して，前記２ｎ−１個の第１の入力選択回路の各々で選択された信号の１つを選択する２ｎ−１個の第２の入力選択回路と
　を備えて，２ｎ個の入力信号の１つを選択し出力する選択回路において，
　前記第１の入力選択回路は，
　一端に前記２入力の一方が供給される第１スイッチ回路と，
　前記第１スイッチ回路と同一行に配置されるとともに，一端に前記２入力の他方が供給される第２スイッチ回路とを備え，
　前記第２の入力選択回路は，前記第２のビット選択信号によって制御される複数の第３のスイッチ回路を備える
　ことを特徴とする選択回路。」（以下，「本願発明」という。）である。
　
　（２）引用発明
　原査定の拒絶の理由に引用された刊行物，及び，その記載事項は，上記「第２　補正について」の項中の「（２）引用発明」に記載したとおりである。
　
　（３）対比・判断
　本願発明は，前記「第２　補正について」の項の「（１）補正後の本願発明」で検討したように，補正後発明から，「複数ビットで構成される」との構成を削除したものであるから，本願発明の構成要件にさらに限定要件である上記構成を付加したものに相当する補正後発明が，上記「第２　補正について」の項中の「（４）判断」に記載したとおり，引用発明及び周知技術に基づいて，当業者が容易に発明をすることができたものである以上，本願発明も，同様の理由により，引用発明に基づいて，当業者が容易に発明をすることができたものである。
　そして，本願発明に関する作用・効果も，引用発明から当業者が予測できる範囲のものである。　　　　　　
　
第４　むすび
　以上のとおり，本願の請求項１に係る発明は，引用発明及び周知技術に基づいて，当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　よって，結論のとおり審決する。