【事件の表示】
　平成１０年特許願第１１７３８９号「半導体記憶装置及び半導体記憶装置の書き換え制御方法」拒絶査定不服審判事件〔平成１１年１１月　５日出願公開、特開平１１−３０５９５４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１０年４月２７日の出願であって、平成２０年５月７日付けで拒絶査定され、これに対し、同年６月１２日に拒絶査定不服審判が請求されたものである。
　
２．本願発明について
　本願の請求項１に係る発明は、平成２０年４月１０日付けの手続補正により補正された特許請求の範囲の請求項１に記載された次のとおりのものと認める（以下、「本願発明」という。）。
　
「複数のセクタによって構成されるブロック単位で各々データ消去が可能な１対の不揮発性半導体メモリと、
　前記不揮発性半導体メモリの各々に記憶されたデータのブロック位置を示すブロック位置管理情報を記憶するブロック位置管理部と、
　データを一時的に記憶するセクタ単位での書き換えが可能な１つのバッファメモリと、
　一方の不揮発性半導体メモリのブロック内のセクタに対する書き換え命令が入力された場合に、前記ブロック位置管理部のブロック位置管理情報に基づいて書き換え対象のセクタを含むブロック位置を判断し、前記一方の不揮発性半導体メモリの書き換え対象のセクタを含むブロックのデータを前記バッファメモリへ転送し、前記書き換え対象のセクタのデータを前記バッファメモリ内で書き換え、前記バッファメモリ内で書き換えられた前記書き換え対象のセクタのデータと書き換え対象のセクタ以外のセクタのデータとを前記バッファメモリから他方の不揮発性半導体メモリの消去済みブロックへのデータの転送を行った後、前記一方の不揮発性半導体メモリにおける前記書き換え対象のセクタを含むブロックのデータをブロック単位で消去するように制御する制御部と、
　を有する半導体記憶装置。」
　
３．引用刊行物
　原査定の拒絶の理由で引用した刊行物である特開平９−２１３０６４号公報（以下、「刊行物」という。）には、図面とともに以下の技術事項が記載されている。
　
（ａ）「【０１１０】本発明は、上記のような従来技術の問題点およびフラッシュ・メモリの性質に着眼してなされたものであり、複数個のフラッシュ・メモリを同一バス上に接続してなるメモリシステムにおいて、任意の或るフラッシュ・メモリにデータを書き込みながら任意の別のフラッシュ・メモリからデータを読み出すようにして、処理時間を短縮し、システム性能を向上させるメモリ書込み／読出し方法およびメモリ制御装置を提供することを目的とする。」
　
（ｂ）「【０３１０】図３に、各フラッシュ・メモリＦＭi （ｉ＝０〜ｎ）内の記憶領域の区分フォーマットを示す。各フラッシュ・メモリＦＭi の全記憶領域は複数個たとえば５１２個のブロックＢＬ0 〜ＢＬ511 に分割され、各ブロックＢＬj （ｊ＝０〜５１１）は複数個たとえば１６個のページまたはセクタＰＧ0 〜ＰＧ15に分割されている。通常、プログラミング（書込み）や読出しはページ単位で行われ、消去はブロック単位で行われる。」
　
（ｃ）「【０６１０】ここで、アドレス変換テーブルは、各フラッシュ・メモリＦＭ0 〜ＦＭn 毎に現在データが書き込まれているブロックの物理アドレスとそのデータの書込みに際してホスト１４が指定してきたＬＢＡ（論理ブロックアドレス）モードの論理アドレスとを対応づけるテーブルである。また、空きブロックテーブルは、各フラッシュ・メモリＦＭ0 〜ＦＭn 毎に現在データが全然書き込まれていない１つまたは複数の空きブロックＢＬを登録しておくテーブルであり、これら空きブロックの中で最先に使用に供されるべきものを指定する物理ブロックアドレスまたはポインタを常時セットしている。
【０６２０】さて、図６において、本フラッシュ・ディスク・システムにデータを書き込むとき、ホスト１４はＣＨＳ（シリンダ・ヘッド・セクタ）モードの論理アドレス［ＡＤ］CHS をコントローラ１０に与える。このホスト１４からの論理アドレス［ＡＤ］CHS は、コントローラ１０内のアドレス変換部２４でＬＢＡ（論理ブロック・アドレス）モードの論理アドレス［ＡＤ］LBA に変換される。そして、このＬＢＡモードの論理アドレス［ＡＤ］LBA は、コントローラ１０内でフラッシュ・テーブル制御部２８に送られる。
【０６３０】フラッシュ・テーブル制御部２８は、この論理アドレス［ＡＤ］LBA を特定の１つのブロックＢＬj を指定する上位アドレス部つまり論理ブロックアドレス［ＡＤ］LBA,BLj と特定の１つのページＰＧj を指定する下位アドレス部つまり論理ページアドレス［ＡＤ］LBA,PGk とに分割する。そして、アドレス変換テーブル２８Ａを参照または検索して、この論理ブロックアドレス［ＡＤ］LBA,BLj に対応する物理ブロックアドレス＜ＡＤ＞PH,BLjがテーブル２８Ａに登録されていれば、この物理ブロックアドレス＜ＡＤ＞PH,BLjを発行（出力）する。」
　
（ｄ）「【０６７０】上記のようにして、データ書込みのためにホスト１４より指定された論理アドレスを割り付けられているフラッシュ・メモリＦＭ0 内のブロックＢＬj が割り出され、かつデータ書き換えのためのフラッシュ・メモリＦＭ0 （当審注：「ＦＭ1 」の誤記と認められる。）内の空きブロックＢＬh が決定される。
【０６８０】次に、図７に示すように、コントローラ１０は、フラッシュ・メモリＦＭ0 内のブロックＢＬj の先頭ページＰＧ0 から順に１ページずつ（ただし、書き換え対象のページＰＧk は除く）データを読み出し、読み出したデータをフラッシュ・メモリＦＭ1 内の空きブロックＢＬh の各対応するページへ書き込むというデータ移し替え操作を実行する。そして、今回の書き換え対象のページＰＧk については、フラッシュ・メモリＦＭ0 内のブロックＢＬj の該当ページＰＧk から旧データを読み出すことはしないで、ホスト１４からの書込みのデータ（新データ）をフラッシュ・メモリＦＭ1 内の空きブロックＢＬh の該当ページＰＧk へ書き込む。
【０６９０】このような一連のデータ移し替えおよび新規データ書き込み操作は、コントローラ１０において、コマンド処理部２６の制御の下でフラッシュ・コマンド発生部３０およびフラッシュ・インタフェース部３４により行われる。フラッシュ・インタフェース部３４には、移動元（旧）ブロックＢＬj から読み出した１ページ分のデータを移動先（新規）ブロックＢＬh へ書き込むまでいったん保持するためのバッファ３４Ａと、ホスト１４から送られてきた書込みデータ（新たなデータ）を新規ブロックＢＬh へ書き込むまで一時的に保持するためのバッファ３４Ｂが設けられている。
【０７００】図８の（Ａ）に、本実施例のフラッシュ・ディスク・システムにおけるデータ書き換え処理のタイムチャートを示す。
【０７１０】先ず、フラッシュ・メモリＦＭ0 においてブロックＢＬj の先頭ページＰＧ0から１ページ分のデータを読み出す読出しサイクルＴR が実行される。この読出しサイクルＴR は、図５に示したフラッシュ・メモリＦＭ0 における読出しサイクルＴR と同じシーケンスで、かつほぼ同じ時間をかけて行われる。この読出しサイクルＴR によってフラッシュ・メモリＦＭ0 のブロックＢＬj の先頭ページＰＧ0 より読み出された１ページ分のデータＤＡＴＡPG0 は、フラッシュ・インタフェース部３４内のバッファ３４Ａにいったん保持される。
【０７２０】フラッシュ・メモリＦＭ0 における上記の読出しサイクルＴR が終了すると、直ちに、該バッファ３４Ａに保持されている（先の読出しサイクルＴR でフラッシュ・メモリＦＭ0 のブロックＢＬj の先頭ページＰＧ0 より読み出された）１ページ分のデータＤＡＴＡPG0 をフラッシュ・メモリＦＭ1 における空きブロックＢＬh の先頭ページＰＧ0 に書き込む書込みサイクルＴW が開始される。この書込みサイクルＴW は、図５に示したフラッシュ・メモリＦＭ1 における書込みサイクルＴW と同じシーケンスで、かつほぼ同じ時間をかけて行われる。
【０７３０】本実施例では、このフラッシュ・メモリＦＭ1 における書込みサイクルＴW と同時的または並列的に、図５に示したタイミングとほぼ同じ仕方で、フラッシュ・メモリＦＭ0 においてブロックＢＬj の２番目のページＰＧ1 から１ページ分のデータＤＡＴＡPG1 を読み出す読出しサイクルＴR が実行される。この読出しサイクルＴR で該ブロックＢＬi のページＰＧ1 から読み出された１ページ分のデータＤＡＴＡPG1 は、やはりフラッシュ・インタフェース部３４内のバッファ３４Ａにいったん保持される。
【０７４０】この結果、フラッシュ・メモリＦＭ1 内の空きブロックＢＬh の先頭ページＰＧ0 に１ページ分のデータＤＡＴＡPG0 を書き込む書込みサイクルＴW が終了した時点で、バッファ３４Ａには該空きブロックＢＬh の次の（２番目）のページＰＧ1 に書き込むべきデータＤＡＴＡPG1 が用意されていることになる。したがって、フラッシュ・メモリＦＭ1 においては、直ちに、バッファ３４Ａに保持されている（先の読出しサイクルＴR でフラッシュ・メモリＦＭ0 のブロックＢＬj の２番目のページＰＧ1 より読み出された）１ページ分のデータＤＡＴＡPG1を空きブロックＢＬh の２番目のページＰＧ1 に書き込む書込みサイクルＴW を開始することができる。
【０７５０】そして、フラッシュ・メモリＦＭ1 における書込みサイクルＴW と同時的または並列的に、フラッシュ・メモリＦＭ0 においてブロックＢＬi の３番目のページＰＧ2 から１ページ分のデータＤＡＴＡPG2 を読み出す読出しサイクルＴR が実行される。
【０７６０】以下、後続のページＰＧ2 ，ＰＧ3 ，…について上記と同様の動作が繰り返される。ただし、フラッシュ・メモリＦＭ1 において空きブロックＢＬh のｋ番目のページＰＧk-1 に１ページ分のデータＤＡＴＡPGk-1 を書き込む書込みサイクルＴW が実行される期間中、フラッシュ・メモリＦＭ0 においてブロックＢＬjの書き換え対象である（ｋ＋１）番目のページＰＧk からデータＤＡＴＡPGk を読み出す読出しサイクルＴR は行われない。この旧データＤＡＴＡPGk に置き換わるホスト１４からの新たなデータＤＡＴＡPGk'が、コントローラ１０内のバッファ３４Ｂに用意されているためである。
【０７７０】また、フラッシュ・メモリＦＭ1 において空きブロックＢＬh の最後（１６番目）のページＰＧ15に１ページ分のデータＤＡＴＡPG15を書き込む書込みサイクルＴW が実行されるときも、フラッシュ・メモリＦＭ0 では既に移動元の全てのページから全てのデータが既に読み出されているため、読み出しサイクルＴR は不要である。
【０７８０】なお、上記のデータ書き換え処理の終了後に、後処理として、今回の書き換えでデータ移動元（旧）ブロックとされたフラッシュ・メモリＦＭ0 のブロックＢＬj 内のデータが全て一括消去される。このブロック消去のために、コントローラ１０は、所定のブロック消去用コマンドと当該ブロックＢＬj を指定するアドレスとを所定のタイミングでフラッシュ・メモリＦＭ0 に与える。そうすると、これに応答してフラッシュ・メモリＦＭ0 内でブロックＢＬj に対するブロック消去動作が実行される。
【０７９０】さらに、上記のデータ書き換えに伴う後処理として、フラッシュ・テーブル制御部２８内でアドレス変換テーブル２８Ａおよび空きブロック・テーブル２８Ｂがそれぞれ所定の操作により更新される。
【０８００】アドレス変換テーブル２８Ａの更新では、今回の書込みで指示された論理ブロックアドレス［ＡＤ］LBA,BLj に対応する物理ブロックアドレスとして、フラッシュ・メモリＦＭ0 内のブロックＢＬj を指示する物理アドレスがテーブル２８Ａから抹消され、代わりにフラッシュ・メモリＦＭ1 内のブロックＢＬh を指示する物理アドレスがテーブル２８Ａに登録される。
【０８１０】空きブロック・テーブル２８Ｂでは、現在データが入っていない空きブロックとして、フラッシュ・メモリＦＭ1 内のブロックＢＬh を指示する物理アドレスがテーブル２８Ｂから抹消され、代わりにフラッシュ・メモリＦＭ0 内のブロックＢＬj を指示する物理アドレスがテーブル２８Ｂに登録される。」
　
　これらの記載によれば、刊行物には、次の発明（以下、「刊行物記載発明」という。）が記載されている。
　
「各フラッシュ・メモリＦＭi （ｉ＝０〜ｎ）の全記憶領域は複数個のブロックＢＬ0 〜ＢＬ511 に分割され、各ブロックＢＬj （ｊ＝０〜５１１）は複数個のページまたはセクタＰＧ0 〜ＰＧ15に分割され、書込みや読出しはページ単位で行われ、消去はブロック単位で行われ、
　データを書き込むとき、ホスト１４はＣＨＳ（シリンダ・ヘッド・セクタ）モードの論理アドレス［ＡＤ］CHS をコントローラ１０に与え、このホスト１４からの論理アドレス［ＡＤ］CHS は、コントローラ１０内のアドレス変換部２４でＬＢＡ（論理ブロック・アドレス）モードの論理アドレス［ＡＤ］LBA に変換され、このＬＢＡモードの論理アドレス［ＡＤ］LBA は、コントローラ１０内でフラッシュ・テーブル制御部２８に送られ、フラッシュ・テーブル制御部２８は、この論理アドレス［ＡＤ］LBA を特定の１つのブロックＢＬj を指定する上位アドレス部つまり論理ブロックアドレス［ＡＤ］LBA,BLj と特定の１つのページＰＧj を指定する下位アドレス部つまり論理ページアドレス［ＡＤ］LBA,PGk とに分割し、各フラッシュ・メモリＦＭ0 〜ＦＭn 毎に現在データが書き込まれているブロックの物理アドレスとそのデータの書込みに際してホスト１４が指定してきたＬＢＡ（論理ブロックアドレス）モードの論理アドレスとを対応づけるアドレス変換テーブル２８Ａを参照または検索して、この論理ブロックアドレス［ＡＤ］LBA,BLj に対応する物理ブロックアドレス＜ＡＤ＞PH,BLjがテーブル２８Ａに登録されていれば、この物理ブロックアドレス＜ＡＤ＞PH,BLjを発行（出力）して、データ書込みのためにホスト１４より指定された論理アドレスを割り付けられているフラッシュ・メモリＦＭ0 内のブロックＢＬj が割り出され、かつデータ書き換えのためのフラッシュ・メモリＦＭ1 内の現在データが全然書き込まれていない１つまたは複数の空きブロックＢＬh が決定され、
　データ移し替えおよび新規データ書き込み操作は、コントローラ１０において、コマンド処理部２６の制御の下でフラッシュ・コマンド発生部３０およびフラッシュ・インタフェース部３４により行われ、
　フラッシュ・インタフェース部３４には、移動元（旧）ブロックＢＬj から読み出した１ページ分のデータを移動先（新規）ブロックＢＬh へ書き込むまでいったん保持するためのバッファ３４Ａと、ホスト１４から送られてきた書込みデータ（新たなデータ）を新規ブロックＢＬh へ書き込むまで一時的に保持するためのバッファ３４Ｂが設けられて、
　コントローラ１０は、フラッシュ・メモリＦＭ0 内のブロックＢＬj の先頭ページＰＧ0 から順に１ページずつ（ただし、書き換え対象のページＰＧk は除く）データを読み出し、読み出したデータをフラッシュ・メモリＦＭ1 内の空きブロックＢＬh の各対応するページへ書き込むというデータ移し替え操作を実行し、
　今回の書き換え対象のページＰＧk については、フラッシュ・メモリＦＭ0 内のブロックＢＬj の該当ページＰＧk から旧データを読み出すことはしないで、ホスト１４からの書込みのデータ（新データ）をフラッシュ・メモリＦＭ1 内の空きブロックＢＬh の該当ページＰＧk へ書き込み、
　上記のデータ書き換え処理の終了後に、コントローラ１０は、所定のブロック消去用コマンドと当該ブロックＢＬj を指定するアドレスとを所定のタイミングでフラッシュ・メモリＦＭ0 に与え、フラッシュ・メモリＦＭ0 内でブロックＢＬj に対するブロック消去動作が実行され、
　今回の書込みで指示された論理ブロックアドレス［ＡＤ］LBA,BLj に対応する物理ブロックアドレスとして、フラッシュ・メモリＦＭ0 内のブロックＢＬj を指示する物理アドレスがテーブル２８Ａから抹消され、代わりにフラッシュ・メモリＦＭ1 内のブロックＢＬh を指示する物理アドレスがアドレス変換テーブル２８Ａに登録される、
フラッシュ・メモリ。」
　
４．本願発明と刊行物記載発明との比較
　本願発明と刊行物記載発明と比較する。
　刊行物記載発明は、「各フラッシュ・メモリＦＭi （ｉ＝０〜ｎ）の全記憶領域は複数個のブロックＢＬ0 〜ＢＬ511 に分割され、各ブロックＢＬj （ｊ＝０〜５１１）は複数個のページまたはセクタＰＧ0 〜ＰＧ15に分割され、書込みや読出しはページ単位で行われ、消去はブロック単位で行われ」ることが記載されている。刊行物記載発明には、書込みや読出しは「ページ」単位で行われ、消去はブロック単位で行われることが記載されているから、刊行物記載発明の「ページ」は、本願発明の「セクタ」に相当する。
　刊行物記載発明の「フラッシュ・メモリ」は、本願発明の「不揮発性半導体メモリ」及び「半導体記憶装置」に相当する。
　刊行物記載発明では、「フラッシュ・メモリＦＭ0 内のブロックＢＬj の先頭ページＰＧ0 から順に１ページずつ（ただし、書き換え対象のページＰＧk は除く）データを読み出し、読み出したデータをフラッシュ・メモリＦＭ1 内の空きブロックＢＬh の各対応するページへ書き込むというデータ移し替え操作を実行」するから、フラッシュ・メモリＦＭ0とフラッシュ・メモリＦＭ1が、一対の不揮発性半導体メモリを形成しているといえ、刊行物記載発明の、「フラッシュ・メモリＦＭ0」、「フラッシュ・メモリＦＭ1」は、それぞれ、本願発明の「一方の不揮発性半導体メモリ」、「他方の不揮発性半導体メモリ」に相当する。
　
　刊行物記載発明は、「データを書き込むとき、ホスト１４はＣＨＳ（シリンダ・ヘッド・セクタ）モードの論理アドレス［ＡＤ］CHS をコントローラ１０に与え、このホスト１４からの論理アドレス［ＡＤ］CHS は、コントローラ１０内のアドレス変換部２４でＬＢＡ（論理ブロック・アドレス）モードの論理アドレス［ＡＤ］LBA に変換され、このＬＢＡモードの論理アドレス［ＡＤ］LBA は、コントローラ１０内でフラッシュ・テーブル制御部２８に送られ、フラッシュ・テーブル制御部２８は、この論理アドレス［ＡＤ］LBA を特定の１つのブロックＢＬj を指定する上位アドレス部つまり論理ブロックアドレス［ＡＤ］LBA,BLj と特定の１つのページＰＧj を指定する下位アドレス部つまり論理ページアドレス［ＡＤ］LBA,PGk とに分割し、各フラッシュ・メモリＦＭ0 〜ＦＭn 毎に現在データが書き込まれているブロックの物理アドレスとそのデータの書込みに際してホスト１４が指定してきたＬＢＡ（論理ブロックアドレス）モードの論理アドレスとを対応づけるアドレス変換テーブル２８Ａを参照または検索して、この論理ブロックアドレス［ＡＤ］LBA,BLj に対応する物理ブロックアドレス＜ＡＤ＞PH,BLjがテーブル２８Ａに登録されていれば、この物理ブロックアドレス＜ＡＤ＞PH,BLjを発行（出力）して、データ書込みのためにホスト１４より指定された論理アドレスを割り付けられているフラッシュ・メモリＦＭ0 内のブロックＢＬj が割り出され」る。
　すなわち、刊行物記載発明は、「アドレス変換部２４、フラッシュ・テーブル制御部２８及びアドレス変換テーブル２８Ａ」によって、ホスト１４の書き込むデータのＣＨＳ（シリンダ・ヘッド・セクタ）モードの論理アドレス［ＡＤ］CHS から、フラッシュ・メモリＦＭ0 内のブロックＢＬj を割り出している。
　そして、刊行物記載発明には、データ書き換え処理の終了後に、今回の書込みで指示された論理ブロックアドレス［ＡＤ］LBA,BLj に対応する物理ブロックアドレスとして、フラッシュ・メモリＦＭ0 内のブロックＢＬj を指示する物理アドレスがテーブル２８Ａから抹消され、代わりにフラッシュ・メモリＦＭ1 内のブロックＢＬh を指示する物理アドレスがアドレス変換テーブル２８Ａに登録されことも記載されているから、刊行物記載発明の「アドレス変換部２４、フラッシュ・テーブル制御部２８及びアドレス変換テーブル２８Ａ」は、本願発明の「不揮発性半導体メモリの各々に記憶されたデータのブロック位置を示すブロック位置管理情報を記憶するブロック位置管理部」に相当するものである。
　
　刊行物記載発明の「バッファ３４Ａ及びバッファ３４Ｂ」は、「移動元（旧）ブロックＢＬj から読み出した１ページ分のデータを移動先（新規）ブロックＢＬh へ書き込むまでいったん保持し、ホスト１４から送られてきた書込みデータ（新たなデータ）を新規ブロックＢＬh へ書き込むまで一時的に保持するためのものであるから、本願発明と「データを一時的に記憶するセクタ単位での書き換えが可能なバッファメモリ」の点で一致する。
　
　刊行物記載発明は、「データを書き込むとき、ホスト１４はＣＨＳ（シリンダ・ヘッド・セクタ）モードの論理アドレス［ＡＤ］CHS をコントローラ１０に与え」、「この論理ブロックアドレス［ＡＤ］LBA,BLj に対応する物理ブロックアドレス＜ＡＤ＞PH,BLjがテーブル２８Ａに登録されていれば、この物理ブロックアドレス＜ＡＤ＞PH,BLjを発行（出力）して、データ書込みのためにホスト１４より指定された論理アドレスを割り付けられているフラッシュ・メモリＦＭ0 内のブロックＢＬj が割り出され」るから、一方の不揮発性半導体メモリのブロック内のセクタに対する書き換え命令が入力された場合に、ブロック位置管理部のブロック位置管理情報に基づいて書き換え対象のセクタを含むブロック位置を判断しているといえる。
　
　刊行物記載発明の「フラッシュ・メモリＦＭ1 内の現在データが全然書き込まれていない１つまたは複数の空きブロックＢＬh」は、本願発明の「他方の不揮発性半導体メモリの消去済みのブロック」に相当する。
　刊行物記載発明は、「フラッシュ・インタフェース部３４には、移動元（旧）ブロックＢＬj から読み出した１ページ分のデータを移動先（新規）ブロックＢＬh へ書き込むまでいったん保持するためのバッファ３４Ａと、ホスト１４から送られてきた書込みデータ（新たなデータ）を新規ブロックＢＬh へ書き込むまで一時的に保持するためのバッファ３４Ｂが設けられて」、「コントローラ１０は、フラッシュ・メモリＦＭ0 内のブロックＢＬj の先頭ページＰＧ0 から順に１ページずつ（ただし、書き換え対象のページＰＧk は除く）データを読み出し、読み出したデータをフラッシュ・メモリＦＭ1 内の空きブロックＢＬh の各対応するページへ書き込むというデータ移し替え操作を実行し、今回の書き換え対象のページＰＧk については、フラッシュ・メモリＦＭ0 内のブロックＢＬj の該当ページＰＧk から旧データを読み出すことはしないで、ホスト１４からの書込みのデータ（新データ）をフラッシュ・メモリＦＭ1 内の空きブロックＢＬh の該当ページＰＧk へ書き込」んでいる。よって、刊行物記載発明において、フラッシュ・メモリＦＭ0 内のブロックＢＬjの、書き換え対象のページＰＧKを除くページデータをフラッシュ・メモリＦＭ1の空きブロックＢＬhの各対応ページに書き込むに際し、バッファ３４Ａを介して書き込んでいることは明らかであるから、書き換え対象のセクタ以外のセクタのデータをバッファメモリから他方の不揮発性半導体メモリの消去済みブロックへデータの転送を行っているといえる。
　
　刊行物記載発明は、「上記のデータ書き換え処理の終了後に、コントローラ１０は、所定のブロック消去用コマンドと当該ブロックＢＬj を指定するアドレスとを所定のタイミングでフラッシュ・メモリＦＭ0 に与え、フラッシュ・メモリＦＭ0 内でブロックＢＬj に対するブロック消去動作が実行され」るから、データの転送を行った後、一方の不揮発性半導体メモリにおける書き換え対象のセクタを含むブロックのデータをブロック単位で消去するように制御していることは、明らかである。
　
　刊行物記載発明において、フラッシュ・メモリＦＭ0 内のブロックＢＬjの割り出しとフラッシュ・メモリＦＭ1 内の空きブロックＢＬh の決定、データ移し替えおよび新規データ書き込み、並びに、フラッシュ・メモリＦＭ0 内でブロックＢＬj に対するブロック消去動作は、コントローラ１０の制御下で行われているから、刊行物記載発明の「コントローラ１０」は、本願発明の「制御部」に相当する。
　
　すると、本願発明と、刊行物記載発明とは、次の点で一致する。
　
［一致点］
「複数のセクタによって構成されるブロック単位で各々データ消去が可能な１対の不揮発性半導体メモリと、
　前記不揮発性半導体メモリの各々に記憶されたデータのブロック位置を示すブロック位置管理情報を記憶するブロック位置管理部と、
　データを一時的に記憶するセクタ単位での書き換えが可能な１つのバッファメモリと、
　一方の不揮発性半導体メモリのブロック内のセクタに対する書き換え命令が入力された場合に、前記ブロック位置管理部のブロック位置管理情報に基づいて書き換え対象のセクタを含むブロック位置を判断し、前記一方の不揮発性半導体メモリの書き換え対象のセクタを除くブロックのデータを前記バッファメモリへ転送し、前記書き換え対象のセクタのデータと書き換え対象のセクタ以外のセクタのデータとを前記バッファメモリから他方の不揮発性半導体メモリの消去済みブロックへのデータの転送を行った後、前記一方の不揮発性半導体メモリにおける前記書き換え対象のセクタを含むブロックのデータをブロック単位で消去するように制御する制御部と、
　を有する半導体記憶装置。」である点。
　
　一方で、両者は次の点で相違する。
　
［相違点］
　本願発明では、一方の不揮発性半導体メモリの書き換え対象のセクタを含むブロックのデータをバッファメモリへ転送し、前記書き換え対象のセクタのデータを前記バッファメモリ内で書き換え、書き換えられたセクタのデータと書き換え対象のセクタ以外のセクタのデータとを前記バッファメモリから他方の不揮発性半導体メモリの消去済みブロックへデータの転送を行うのに対して、刊行物記載発明には、一方の不揮発性半導体メモリの書き換え対象のセクタを除くブロックのデータをバッファメモリへ転送することは記載されているが、一方の不揮発性半導体メモリの書き換え対象のセクタのデータを、バッファメモリへ転送し、前記書き換え対象のセクタのデータを前記バッファメモリ内で書き換え、書き換えられたセクタのデータを前記バッファメモリから他方の不揮発性半導体メモリの消去済みブロックへデータの転送を行うことが記載されていない点。
　
５．相違点の検討
　特開平４−１４７４９５号公報の第１頁左下欄第６行〜右下欄第５行、特開平５−７４１７８号公報の段落【０００８】、【００１２】〜【００１８】、特開平７−２４４９９２号公報の【特許請求の範囲】の【請求項１】に記載されるように、不揮発性半導体メモリの書き換え対象のセクタを含むブロックのデータをバッファメモリへ転送し、前記書き換え対象のセクタのデータを前記バッファメモリ内で書き換え、書き換えられたセクタのデータと書き換え対象のセクタ以外のセクタのデータとを前記バッファメモリから不揮発性半導体メモリの消去済みブロックへデータの転送を行うことは、本願の出願日前に周知の技術であるから、刊行物記載発明に周知技術を適用して、本願発明のように、一方の不揮発性半導体メモリの書き換え対象のセクタを含むブロックのデータをバッファメモリへ転送し、前記書き換え対象のセクタのデータを前記バッファメモリ内で書き換え、書き換えられたセクタのデータと書き換え対象のセクタ以外のセクタのデータとを前記バッファメモリから他方の不揮発性半導体メモリの消去済みブロックへデータの転送を行うように構成することは、当業者が容易に想到し得たものである。
　
　また、本願発明の構成によって生じる効果も、刊行物記載発明及び周知技術から当業者が予測し得るものである。
　
６．むすび
　以上のとおり、本願発明は、刊行物記載発明及び周知技術に基づいて、当業者が容易に発明をすることができたものである。
　したがって、本願はその余の請求項について論及するまでもなく、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって結論のとおり審決する。