【事件の表示】
　平成１１年特許願第１８７０５３号「半導体装置の製造方法・半導体装置」拒絶査定不服審判事件〔平成１３年　１月１９日出願公開、特開２００１−　１５５９１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成１１年６月３０日の出願であって、平成１６年６月１５日付けで拒絶査定がなされ、これに対して、同年７月２２日に拒絶査定に対する審判請求がなされるとともに、同年８月２３日付けで手続補正がなされ、その後、当審において、平成１７年８月９日付けで審尋がなされ、同年１０月１４日に、回答書が提出されたものである。
　
　
第２　平成１６年８月２３日付の手続補正についての補正却下の決定
［補正却下の決定の結論］
　平成１６年８月２３日付の手続補正を却下する。
　
［理由］
１　本件補正の内容
　本件補正は、以下のとおりである。
補正事項ａ．
　補正前の請求項１「【請求項１】　半導体基板上に絶縁膜を形成する工程と、
　前記絶縁膜に開口部を形成し、前記半導体基板の表面の一部を露出させる工程と、
　この露出された部分を成長核に用いたエピタキシャル成長によって、前記開口部を充填し、かつ前記絶縁膜上にはみだす厚さの半導体層を形成する工程と、
　前記開口部外の前記半導体層を除去する工程と、
　前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程と
　を有することを特徴とする半導体装置の製造方法。」を
「【請求項１】　半導体基板上に絶縁膜を形成する工程と、
　前記絶縁膜に開口部を形成し、前記半導体基板の表面の一部を露出させる工程と、
　この露出された部分を成長核に用いたエピタキシャル成長によって、前記開口部を充填し、かつ前記絶縁膜上にはみだす厚さの半導体層を形成する工程と、
　前記開口部外の前記半導体層を除去する工程と、
　前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程と、
　水素を含む不活性ガス雰囲気中で前記半導体層を加熱する工程と
　を有することを特徴とする半導体装置の製造方法。」と補正した。
補正事項ｂ．
　補正前の請求項２「【請求項２】　半導体基板上に単結晶絶縁膜を形成する工程と、
　前記単結晶絶縁膜上に非単結晶絶縁膜を形成する工程と、
　前記非単結晶絶縁膜に開口部を形成し、前記単結晶絶縁膜の表面の一部を露出させる工程と、
　この露出された部分を成長核に用いたエピタキシャル成長によって、前記開口部を充填し、かつ前記非単結晶絶縁膜上にはみだす厚さの半導体層を形成する工程と、
　前記開口部外の前記半導体層を除去する工程と、
　前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程と
　を有することを特徴とする半導体装置の製造方法。」を、
　　【請求項２】　半導体基板上に単結晶絶縁膜を形成する工程と、
　前記単結晶絶縁膜上に素子分離絶縁膜としての非単結晶絶縁膜を形成する工程と、
　前記非単結晶絶縁膜に開口部を形成し、前記単結晶絶縁膜の表面の一部を露出させる工程と、
　この露出された部分を成長核に用いたエピタキシャル成長によって、前記開口部を充填し、かつ前記非単結晶絶縁膜上にはみだす厚さの半導体層を形成する工程と、
　前記開口部外の前記半導体層を除去する工程と、
　前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程と、
　水素を含む不活性ガス雰囲気中で前記半導体層を加熱する工程と
　を有することを特徴とする半導体装置の製造方法。」と補正した。
補正事項ｃ．
　補正前の請求項４を削除した。
補正事項ｄ
　補正前の請求項５の項番を１つ繰り上げ、請求項４と補正した。
補正事項ｅ
　補正前の請求項６の項番を１つ繰り上げ、請求項５と補正した。
補正事項ｆ
　補正前の請求項７の項番を１つ繰り上げ、請求項６と補正した。
補正事項ｇ．
　補正前の請求項８を削除した。
補正事項ｈ．
　補正前の明細書【００３６】段落の記載「【００３６】
　　【課題を解決するための手段】
　　［構成］
　上記目的を達成するために、本発明（請求項１）に係る半導体装置の製造方法は、半導体基板上に絶縁膜を形成する工程と、前記絶縁膜に開口部を形成し、前記半導体基板の表面の一部を露出させる工程と、この露出された部分を成長核に用いたエピタキシャル成長によって、前記開口部を充填し、かつ前記絶縁膜上にはみだす厚さの半導体層を形成する工程と、前記開口部外の前記半導体層を除去する工程と、前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程とを有している。」を、
「　　【００３６】
　　【課題を解決するための手段】
　　［構成］
　上記目的を達成するために、本発明（請求項１）に係る半導体装置の製造方法は、半導体基板上に絶縁膜を形成する工程と、前記絶縁膜に開口部を形成し、前記半導体基板の表面の一部を露出させる工程と、この露出された部分を成長核に用いたエピタキシャル成長によって、前記開口部を充填し、かつ前記絶縁膜上にはみだす厚さの半導体層を形成する工程と、前記開口部外の前記半導体層を除去する工程と、前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程と、水素を含む不活性ガス雰囲気中で前記半導体層を加熱する工程とを有している。」と補正した。
補正事項ｉ．
　補正前の明細書【００３７】段落の記載「【００３７】
　また、本発明（請求項２）に係る他の半導体装置の製造方法は、半導体基板上に単結晶絶縁膜を形成する工程と、前記単結晶絶縁膜上に非単結晶絶縁膜を形成する工程と、前記非単結晶絶縁膜に開口部を形成し、前記単結晶絶縁膜の表面の一部を露出させる工程と、この露出された部分を成長核に用いたエピタキシャル成長によって、前記開口部を充填し、かつ前記非単結晶絶縁膜上にはみだす厚さの半導体層を形成する工程と、前記開口部外の前記半導体層を除去する工程と、前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程とを有している。」を、
「　　【００３７】
　また、本発明（請求項２）に係る他の半導体装置の製造方法は、半導体基板上に単結晶絶縁膜を形成する工程と、前記単結晶絶縁膜上に素子分離絶縁膜としての非単結晶絶縁膜を形成する工程と、前記非単結晶絶縁膜に開口部を形成し、前記単結晶絶縁膜の表面の一部を露出させる工程と、この露出された部分を成長核に用いたエピタキシャル成長によって、前記開口部を充填し、かつ前記非単結晶絶縁膜上にはみだす厚さの半導体層を形成する工程と、前記開口部外の前記半導体層を除去する工程と、前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程と、水素を含む不活性ガス雰囲気中で前記半導体層を加熱する工程とを有している。」と補正した。
　
２　本件補正についての検討
２−１　補正事項の整理
　補正事項の内、補正事項ａとｂを整理すると以下のとおりである。
（補正事項ａ）
　本件補正前の請求項１の「前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程と
　を有すること」を、
「前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程と、
　水素を含む不活性ガス雰囲気中で前記半導体層を加熱する工程と
　を有すること」と補正する。
（補正事項ｂ）
　本件補正前の請求項２の「前記単結晶絶縁膜上に非単結晶絶縁膜を形成する工程」を、
「前記単結晶絶縁膜上に素子分離絶縁膜としての非単結晶絶縁膜を形成する工程」と補正し、
本件補正前の請求項２の「前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程と
　を有すること」を、
「前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程と、
　水素を含む不活性ガス雰囲気中で前記半導体層を加熱する工程と
　を有すること」と補正する。
　
２−２　補正の目的の適否及び新規事項の追加の有無についての検討
　以下、補正事項ａ〜ｉについて検討する。
２−２−１　補正事項ａについて
　補正事項ａについての補正は、本件補正前の請求項１の「前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程と
　を有すること」を、
「前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程と、
　水素を含む不活性ガス雰囲気中で前記半導体層を加熱する工程と
　を有すること」と補正するものであり、特許請求の範囲の減縮を目的とするものである。
　そして、補正事項ａについての補正の「水素を含む不活性ガス雰囲気中で前記半導体層を加熱する工程」については、本願の願書に最初に添付した明細書の特許請求の範囲請求項１０に、「前記不活性ガス雰囲気は、水素を含む雰囲気であることを特徴とする請求項１、請求項２および請求項９のいずれか１項に記載の半導体装置の製造方法。」が記載されており、また、本件補正前の請求項４に、「前記開口部内の前記半導体層の表面を前記開口部の開口面よりも低くする工程の後、不活性ガス雰囲気中で前記半導体層を加熱する工程をさらに有することを特徴とする請求項１または２に記載の半導体装置の製造方法。」、請求項８に、「前記不活性ガス雰囲気は、水素を含む雰囲気であることを特徴とする請求項１または２に記載の半導体装置の製造方法。」が記載されている。
　してみると、補正事項ａについての補正は、本願の願書に最初に添付した明細書又は図面に記載した事項の範囲内においてなされたものである。
　
２−２−２　補正事項ｂについて
　補正事項ｂについての補正は、本件補正前の請求項２の「前記単結晶絶縁膜上に非単結晶絶縁膜を形成する工程」を、
「前記単結晶絶縁膜上に素子分離絶縁膜としての非単結晶絶縁膜を形成する工程」と補正し、
本件補正前の請求項２の「前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程と
　を有すること」を、
「前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程と、
　水素を含む不活性ガス雰囲気中で前記半導体層を加熱する工程と
　を有すること」と補正するものであり、特許請求の範囲の減縮を目的とするものである。
　そして、補正事項ｂについての補正の「前記単結晶絶縁膜上に素子分離絶縁膜としての非単結晶絶縁膜を形成する工程」については、明細書【００６７】段落に、「まず、図４（ａ）に示すように、単結晶のシリコン基板１１上に、ＣｅＯ２、ＹＳＺ（Yttrium Stabilized Zirconia）、ＣａＦ２またはダイヤモンドなどの絶縁物からなる単結晶絶縁膜１２を形成した後、単結晶絶縁膜１２上に素子分離絶縁膜としての酸化膜１３を形成する。」と記載されており、また、補正事項ｂについての補正の「水素を含む不活性ガス雰囲気中で前記半導体層を加熱する工程」については、本願の願書に最初に添付した明細書の特許請求の範囲請求項１０に、「前記不活性ガス雰囲気は、水素を含む雰囲気であることを特徴とする請求項１、請求項２および請求項９のいずれか１項に記載の半導体装置の製造方法。」が記載されており、また、本件補正前の請求項４に、「前記開口部内の前記半導体層の表面を前記開口部の開口面よりも低くする工程の後、不活性ガス雰囲気中で前記半導体層を加熱する工程をさらに有することを特徴とする請求項１または２に記載の半導体装置の製造方法。」、請求項８に、「前記不活性ガス雰囲気は、水素を含む雰囲気であることを特徴とする請求項１または２に記載の半導体装置の製造方法。」が記載されている。
　してみると、補正事項ｂについての補正は、本願の願書に最初に添付した明細書又は図面に記載した事項の範囲内においてなされたものである。
　
２−２−３　補正事項ｃ、ｇについて
　補正事項ｃ、ｇについての補正は、請求項の削除を目的とするものである。
　
２−２−４　補正事項ｄ、ｅ、ｆについて
　補正事項ｄ、ｅ、ｆについての補正は、補正前の請求項の項番を繰り上げる補正であり、明りょうでない記載の釈明を目的としており、また、補正事項ｄ、ｅ、ｆに係る補正後の請求項４ないし６は、いずれも、「請求項１または２に記載の半導体装置の製造方法。」と、請求項１または２を引用しており、補正後の請求項１と請求項２は、前記「２−２−１」、「２−２−２」において述べたとおり、特許請求の範囲の減縮を目的とするものであるので、補正事項ｄ、ｅ、ｆについての補正は、補正事項ａ、ｂについての補正と同様に特許請求の範囲の減縮を目的とするものでもある。
　
２−２−５　補正事項ｈ、ｉについて
　補正事項ｈ、ｉについての補正は、請求項１及び２を補正することに伴い、明細書の記載内容を補正後の特許請求の範囲と対応させるものである、発明の詳細な説明の補正であり、明りょうでない記載の釈明を目的とするものである。
　
２−３　補正の目的の適否及び新規事項の追加の有無についてのむすび
　以上のとおり、補正事項ａないしｉを含む本件補正は、本願の願書に最初に添付した明細書又は図面に記載した事項の範囲内におけるものであるから、特許法第１７条の２第３項の規定に適合しており、また、特許法第１７条の２第４項第１号、第２号及び第４号に規定される事項を目的とするものである。
　
３　本件補正の独立特許要件についての検討
　本願の補正後の請求項１に係る発明は、「第２　１」に掲げた補正後の特許請求の範囲の請求項１に記載された事項により特定されるとおりのものである。
　
３−１　引用刊行物及び該引用刊行物記載の発明
刊行物１．特開昭６１−１８１４８号公報（原審拒絶理由通知において引用した引用文献３）
刊行物２．特開平６−５３３１３号公報（原審拒絶理由通知において引用した引用文献１）
刊行物３．特開平９−２８３４４０号公報（新たな刊行物）
刊行物４．特開平５−２１７８２１号公報（新たな刊行物）
刊行物５．特開平１０−２７０６５２号公報（新たな刊行物）
　
　本願出願前日本国内において頒布された刊行物１（特開昭６１−１８１４８号公報）には、
「半導体装置の製造方法」（発明の名称）に関して、
「１．半導体基板の主面上に絶縁膜とその上に耐磨耗性膜を形成する工程と、これら耐磨耗性膜と絶縁膜とを所定パターンに形成し前記半導体基板の主面を部分的に露出させる工程と、この露出された主面上に新たな単結晶半導体層を前記耐磨耗性膜上に張り出すように充分な厚さに形成する工程と、この単結晶半導体層をその表面が前記耐磨耗性膜ないし絶縁膜の表面に一致するまで研磨して平坦化する工程とを備えることを特徴とする半導体装置の製造方法。
２．平坦化研磨の後に耐磨耗性膜を除去してなる特許請求の範囲第１項記載の半導体装置の製造方法。
３．シリコン半導体基板の主面上に絶縁膜としてＳｉＯ２膜を形成し、耐磨耗性膜としてＳｉ３Ｎ４膜を形成し、露出された基板には単結晶シリコン層をエピタキシャル成長によって形成してなる特許請求の範囲第１項又は第２項記載の半導体装置の製造方法。」（特許請求の範囲）であり、
「この方法は、第１図に示すように、シリコン基板１の表面に形成した厚さ１〜２μｍの熱酸化ＳｉＯ２膜２をフォトエッチングして素子領域となるべき部分を開口し、その上で開口されたシリコン基板１の表面に単結晶シリコン層３をエピタキシャル成長させる方法である。こうして形成せしめた単結晶シリコン層３を素子領域として、前記ＳｉＯ２膜を２を素子間分離領域として使用する。
　この技術によれば、ＬＯＣＯＳ法におけるようなバースビークの発生が全くないため、素子間分離領域の微細化を図り、素子の集積度を向上できる。しかしながらこの技術では、同図のようにエピタキシャル成長された単結晶シリコン層３の上部側面にＳｉＯ２膜２と所要の角度をなす傾斜面、所謂ファセット４が発生し易く、このファセット４が形成されると単結晶シリコン層３とＳｉＯ２膜２の境界部にＶ字型の溝が形成され平坦度が著しく損なわれる。そして、Ｖ字溝の存在により、以後の工程でゲード電極のパターニングの後もゲート材料がエッチングされずに溝中に残り、ゲート間がショートする等の信頼性を低下させる問題が生じることになる。・・・ファセットの発生は結晶学的に避けられないものである。」（第２頁左上欄第１２行〜同頁左下欄第５行）こと、
「〔発明の概要〕
　本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
　すなわち、半導体基板の主面上に絶縁膜と耐磨耗性膜を形成した後これをパターニングし、その開口部に新たに単結晶層を充分厚く形成しかつこれを前記絶縁膜表面と一致するまで研磨して平坦化することにより、素子間分離領域を微細化して素子の集積度を向上すると共に、素子領域と素子間分離領域の上面を一致させてその平坦化を達成することができ、これにより信頼性の向上を図ることもできる。」（第２頁右下欄第８〜２０行）こと、
「［実施例］
　第２図は本発明をＮチャネルＭＯＳＯＬＳＩに適用した実施例を示し、特に素子間分離構造の製造プロセスを中心に示すものである。
　先ず、第２図（Ａ）のようにＰ型のシリコン（半導体）基板１１を熱酸化して主面に１〜２μｍ厚のＳｉＯ２膜１２を形成し、その上にＣＶＤ（・・・）法によりＳｉ３Ｎ４１３を形成する。このＳｉ３Ｎ４膜１３は後述するように研磨時のストッパ層として作用するものであり、ストッパとしての機能を損なわない範囲でできるだけ薄く形成し、例えば５００〜１０００Å程度とする。
　次に、同図（Ｂ）のようにフォトレジスト膜１４をパターニングし、これをマスクとして前記Ｓｉ３Ｎ４膜１３とＳｉＯ２膜１２をパターンエッチングする。このとき、ＳｉＯ２膜１２は垂直にエッチングされることが好ましく、このためＲＩＥ（反応性イオンエッチング）法等の異方性の強いエッチング法を使用する。これにより、残されたＳｉＯ２膜１２ａは素子間分離領域として形成されることになる。
　次に、フォトレジスト膜１４を除去した後に同図（Ｃ）に示すようにシリコン基板１１の融出している部分のみに選択的にＰ型の単結晶シリコン層１５をエピタキシャル成長させる。この選択エピタキシャル成長は反応ガスとしてＳｉＨ２Ｃｌ２−ＨＣｌ−Ｈ２系を用い、ジボラン（Ｂ２Ｈ６）等の不純物ソースガスを使用する。そして、単結晶シリコン層１５は前記ＳｉＯ２膜１２ａよりも充分に厚く、すなわちＳｉＯ２膜１２ａの上に張り出すように形成する。これにより、ファセット（Ｖ型の溝）の発生を未然に防止することができる。
　しかる上で、同図（Ｄ）のようにシリコン基板ｌｌの表面を研磨し、ＳｉＯ２膜１２ａ上に張り出た単結晶シリコン層１５を研磨する。この研磨は単結晶シリコン層１５の表面がＳｉＯ２膜１２ａの表面と一致するまで、正確にはＳｉ３Ｎ４膜１３ａの表面と一致するまで行なう。研磨法には通常のシリコンウェーハの鏡面仕上げに用いられている方法が利用でき、即ち回転される研磨布にウェーハを押しつければよい。研磨材としては通常ＫＯＨのようなアルカリ性溶液にＳｉＯ２の微粉末を混ぜたスラリ−を用いる。このとき、単結晶シリコン層１５とＳｉＯ２膜１２ａとの研磨速度の比は１５：１程度でありＳｉＯ２膜１２ａがシリコン層１５の研磨に対するストッパとして作用できるが、ＳｉＯ２膜１２ａ上に形成したＳｉ３Ｎ４膜１３ａに対するシリコン層１５の研磨比は５０：１であり、ＳｉＯ２膜１２ａ単独の場合よりも格段に高い研磨比が得られ、前述した表面の一致、つまり平坦化を極めて高精度に行なうことができる。
　次に、同図（Ｅ）のようにシリコン層１５の表面を軽く酸化して厚さ２００〜３００Å程度の薄いＳｉＯ２膜１６を形成し、続いて熱りん酸等を用いてＳｉ３Ｎ４膜１３ａを同図（Ｆ）のようにエッチング除去する。このとき、シリコン層１５はＳｉＯ２膜１６によって被われているためエッチング液がシリコン層１５の表面を冒すのを防止できる。そして、その後にＳｉＯ２膜１６を除去すれば、同図（Ｇ）のようにＳｉＯ２膜１２ａを素子間分離領域とし、シリコン層を素子領域とした構造が完成される。
　なお、第３図は以上のようにして形成されたウェーハの素子領域に通常プロセスに従ってゲート絶縁膜１７，ゲート電極１８，ソース・ドレイン領域１９からなるＮチャネルＭＯＳトランジスタを形成したものである。」（第３頁左上第１行〜同頁右下欄第８行）ことが、第１図、第２図と共に記載されている。
　以上の記載から、刊行物１には、「半導体基板の主面上に絶縁膜（ＳｉＯ２膜１２）を形成する工程と、その上に耐磨耗性膜（Ｓｉ３Ｎ４膜１３）を形成する工程と、これら耐磨耗性膜（Ｓｉ３Ｎ４膜１３）と絶縁膜（ＳｉＯ２膜１２ａ）とを所定パターンに形成して開口部とし前記半導体基板の主面を部分的に露出させる工程と、この露出された前記半導体基板の主面上の開口部に単結晶シリコン膜をエピタキシャル成長させた新たな単結晶半導体層を前記耐磨耗性膜（Ｓｉ３Ｎ４膜１３ａ）上に張り出すように充分な厚さに形成する工程と、この単結晶半導体層をその表面が前記耐磨耗性膜（Ｓｉ３Ｎ４膜１３ａ）ないし絶縁膜（ＳｉＯ２膜１２ａ）の表面に一致するまで研磨して平坦化する工程と、次に、単結晶半導体層の表面を軽く酸化して薄い絶縁膜（ＳｉＯ２膜１６）を形成し、続いて耐磨耗性膜（Ｓｉ３Ｎ４膜１３ａ）をエッチング除去し、その後にこの薄い絶縁膜（ＳｉＯ２膜１６）を除去し、絶縁膜（ＳｉＯ２膜１２ａ）を素子間分離領域とし、単結晶シリコン層を素子領域としたことを特徴とする半導体装置の製造方法。」が示されている（以下、「刊行物１に記載の発明」という。）。
　
　本願出願前日本国内において頒布された刊行物２（特開平６−５３３１３号公報）には、
「半導体装置の製造方法」（発明の名称）に関して、
「【請求項１】  シリコン基板上に絶縁膜のパターンを形成し、選択エピタキシャル成長法を用いて前記絶縁膜パターンの開孔部内に選択的に単結晶シリコン膜を堆積する半導体装置の製造方法において、前記単結晶シリコン膜を８８０℃以上９８０℃以下の温度で前記開口部内に絶縁膜パターンの表面を越える膜厚にまで選択成長せしめる工程と、前記単結晶シリコン膜の選択成長膜を前記絶縁膜パターンの高さに平坦化する単結晶シリコン膜の研磨工程とを含むことを特徴とする半導体装置の製造方法。」（請求項１）であり、
「【０００３】図５は従来の選択エピタキシャル法によって製造されたＮ型単結晶シリコン膜の断面図を示す。すなわち、Ｎ型単結晶シリコン膜３はＰ型シリコン基板１上に形成された絶縁膜パターン２の開口部を埋めるように絶縁膜の高さと等しい膜厚に堆積される。
【０００４】
【発明が解決しようとする課題】しかしながら、上述した従来の半導体装置の製造方法では、選択エピタキシャル成長された単結晶シリコン膜の分離絶縁酸化膜の近傍に多くの結晶欠陥が発生したり、或いは成長膜のコーナ部に異なる結晶面、すなわち、ファセット５が形成され段差を生じるので、分離絶縁酸化膜に接するようにＰＮ接合を形成すると、この接合のリーク電流は大きくなる。」こと、
「【００１３】図１及び図２は本発明の一実施例を示す工程順序図である。本実施例によれば、Ｐ型シリコン基板１上にＮ＋埋込層４がまず形成され、ついで膜厚１．５μｍの分離絶縁酸化膜パターン２がＮ＋埋込層４上に開口部を設けて形成される〔図１の分図（ａ）参照〕。つぎに、この開口部内のシリコン表面を適当な前処理により清浄化しＮ型シリコン単結晶膜３を選択成長せしめる。成長温度の一例として９００℃のときの成長条件は次の通りである。
【００１４】
【表２】
・・・省略・・・
【００１５】この際、単結晶シリコン膜３はコーナー部に発生するファセット５が図１の分図（ｂ）に示すように、膜厚１．５μｍの分離絶縁酸化膜３の表面より上になるように、例えば３μｍの厚さに成長される。またこのとき、抵抗率が０．８Ωｃｍになるようにフォスフィン・ガス（ＰＨ３）が添加される。ついでエチレン・ジアミン・ピロカテコール〔ＮＨ（ＣＨ２）４ＮＨ〕とシリカの微粉末を含む水溶液を研磨液として、ポリウレタン系の研磨パッドに圧力１００ｇ／ｃｍ２でウェハー表面を押しつけ、ウェハーを回転させながら研磨を行ない分離絶縁酸化膜２より上に出ているファセット５を含む単結晶シリコン膜３の部分をけずり落とす〔図２の分図（ａ）参照〕。以上の工程を経た単結晶シリコン膜３には既に述べた理由により結晶欠陥とファセットとが何れも生成されていない」ことが、図１、図２、図５と共に記載されている。
　以上の記載から、刊行物２には、「シリコン基板上に絶縁膜のパターンを形成して開口部を設け、選択エピタキシャル成長法を用いて前記絶縁膜パターンの開口部内に選択的に単結晶シリコン膜を堆積する半導体装置の製造方法において、前記単結晶シリコン膜を８８０℃以上９８０℃以下の温度で前記開口部内に絶縁膜パターンの表面を越える膜厚にまで選択成長せしめる工程と、前記単結晶シリコン膜の選択成長膜を前記絶縁膜パターンの高さに平坦化する単結晶シリコン膜の研磨工程とを含むことを特徴とする半導体装置の製造方法。」が示されている（以下、「刊行物２に記載の発明」という。）。
　
　本願出願前日本国内において頒布された刊行物３（特開平９−２８３４４０号公報）には、
「選択エピタキシャル膜の形成方法」（発明の名称）に関して、
「【０００２】
【従来の技術】通常、シリコンの選択エピタキシャル成長は、図４（Ａ）に示すように行っていた。まず、面方位（１００）面を表面とするシリコン基板（以下、（１００）シリコン基板と略記する）４１上に酸化膜４２を全面に形成する。この後、酸化膜４２の所望の部分にエッチングにより矩形状の開口部を設ける。ここで、矩形状の開口部の一辺は、結晶方位＜１００＞方向とする。この後、この開口部を埋めるように選択エピタキシャル膜４３を成長する。
【０００３】しかしこの方法では、酸化膜４２に接する選択エピタキシャル膜４３の端面に、表面が面方位（１１１）を有する（１１１）ファセット４４の形成が避けられない。」こと、
「【００１４】また、上記の問題を解決するため、本発明に係る選択エピタキシャル膜の形成方法では、表面の面方位が（１００）面である半導体基板上に窒化珪素膜、酸化珪素膜ないしそれらの積層膜の何れかよりなる絶縁薄膜を形成する工程、前記絶縁薄膜の所望の領域に開口部を形成する工程、前記開口部内に、選択エピタキシャル膜を成長する工程、次に、前記選択エピタキシャル膜の形成された半導体基板を圧力１０００（Ｐａ）以下の水素雰囲気下で、１０００（℃）以上の熱処理を行う事を特徴とする。」こと、
「【００１５】
【発明の実施の形態】以下、本発明の第１の実施の形態につき、図１に基づいて詳細に説明する。図１は、本発明にかかる選択エピタキシャル膜の製造工程を示したものである。  図１（Ａ）に示したように、（１００）シリコン基板１上全面に、シリコン基板の熱酸化により、膜厚２００（ｎｍ）の酸化膜２を形成する。引き続き、図示しないレジスト膜を酸化膜２上全面に形成し、通常の写真食刻法により、所望の部分に開口部を設ける。この開口部より露出した酸化膜をエッチング除去し、（１００）シリコン基板１上に開口部を有する酸化膜２を形成する（図１（Ａ））。
【００１６】引き続き、上記の酸化膜２をマスクとして、シリコンエピタキシャル成長を行い、７０（ｎｍ）のシリコン選択エピタキシャル膜３を形成する。この際、選択エピタキシャル膜３の、酸化膜２と接する界面の形状は、エピタキシャル成長の成長条件、酸化膜２の開口部側面形状に基づいて異なるが、一般には、下記のようになる。
【００１７】即ち、例えば、酸化膜２の開口部側面が（１００）シリコン基板１表面となす角αが９０°以上の時は、図６に示した場合と同様に選択エピタキシャル膜３と酸化膜２とは、密着して形成される。しかし、αが、９０°以下である場合、図１（Ｂ）に示したように、酸化膜２側の側面に（１１１）ファセット４を有するシリコン選択エピタキシャル膜３が得られる。この際、（１１１）ファセット４と酸化膜２の界面に、隙間２５が生ずることが多い。
【００１８】このときのシリコン選択エピタキシャル成長の条件は、キャリアガスをＨ２として１５（ｌ／ｍｉｎ）の流量で流し、ソースガスＳｉＨ２Ｃｌ２を流量０．４（ｌ／ｍｉｎ）で流し、温度７００（℃）、圧力１０００（Ｐａ）、の条件で行ったものである。
【００１９】次に、上記の選択エピタキシャル成長に引き続き、１０００（℃）の温度、Ｈ２ガス圧力１０００（Ｐａ）、かつ不純物ガス分圧が１×１０-4（Ｐａ）以下の雰囲気中で、３０（ｓｅｃ）の熱処理を施す。
【００２０】このとき、図１（Ｃ）に示すように、シリコン選択エピタキシャル層３と、酸化膜２との界面に生じた（１１１）ファセット４が埋め込まれ、隙間２５が消滅することが確認された。このようにして、選択エピタキシャル膜３と酸化膜２との界面形状にかかわらず、酸化膜２の側面と選択エピタキシャル膜３の側面とが面をなして接する選択エピタキシャル膜を得ることができる。この現象はＨ２ガス雰囲気で８００（℃）以上の熱処理を行った場合に観察された。この現象は、エピタキシャル成長層表面の原子が、８００（℃）以上の高温によって活性化され、エピタキシャル層表面を移動することにより生ずると考えられる。」こと、
「【００３２】次に本発明を素子分離に応用した本発明の第３の実施の形態につき、図３を用いて説明する。図３は、Ｐ型シリコン基板３１上に部分的に１０００（ｎｍ）の酸化膜２を形成し（図３（Ａ））、露出したＰ型シリコン基板３１表面上にＮ型の選択エピタキシャル膜３を比較的厚く１０００（ｎｍ）成長させ、電気的に分離されたデバイス形成領域としたものである（図３（Ｂ））。
【００３３】このままでは、図３に示すように酸化膜２の端面を垂直に形成した場合でも、例えばＰ型シリコン基板３１に（１００）基板を使用した場合には、Ｎ型選択エピタキシャル膜３と酸化膜２の界面に、（１１１）ファセット４の形成により段差が発生する。この後選択エピタキシャル膜３表面にデバイスを形成する際には、この段差が、フォトリソグラフィ工程時に、マスク合わせずれ、レジスト塗布むら等の不都合の原因となる。
【００３４】しかしながら、本発明に従い１０００（℃）の熱処理を行うことにより、上記の段差は平坦化され、デバイス作成に適した状態を得ることができる（図３（Ｃ））。
【００３５】上記の第３の実施の形態によれば、容易に、ファセットの低減した平坦な面を得ることが出来、選択エピタキシャル膜上への高精度の加工が可能となる。上記の各実施の形態ではシリコン基板上に選択エピタキシャル成長する場合について述べたが、本発明の実施は上述の各実施の形態に限ることはなく、広い条件範囲で適用し得る。
【００３６】例えば、熱処理条件として、８００（℃）以上の温度で熱処理すれば同様の効果が得られる。また、選択エピタキシャル膜は半導体基板と同一の材料である必要はなく、例えばシリコン基板上にシリコンゲルマニウム混晶よりなる選択エピタキシャル膜を形成してもよい。
【００３７】また、上記の熱処理はＨ２雰囲気に限るものではなく、半導体基板表面の酸化が防げるように、非酸化性雰囲気であればよく、Ｎ２、Ａｒ等を雰囲気としてもよい。また、上記各実施例では、選択成長マスクとしてシリコン酸化膜を用いたが、これに限るものではなく、窒化珪素膜等であっても良い。」ことが、図１、図３、図４と共に記載されている。
　
　本願出願前日本国内において頒布された刊行物４（特開平５−２１７８２１号公報）には、
「【００２４】図１（ａ）に示すように、先ず、Ｓｉ単結晶基板１１を用意して、その全部、ないしは、図４（ａ）のように一部を多孔質化する。」こと、
「【００３９】図１（ｂ）  、図４（ｂ）に示すように、基体として、たとえばシリコン基板などの下地材料の表面に絶縁層を配した基体、あるいは、ガラスに代表される光透過性絶縁物基体１３を用意して、多孔質Ｓｉ基板上の単結晶Ｓｉ層表面を基体表面に貼りつける。」こと、
「【００４１】この後に、多孔質Ｓｉ基板１５を全部化学エッチングにより除去して、図１（ｃ）に示すように、表面に絶縁層を有する基体上、ないしは、光透過性基体上に薄膜化した単結晶シリコン層を残存させ形成する。エッチングに先立ち、必要に応じてエッチング防止膜を形成する。・・・」こと、
「【００４２】図４（ａ）、（ｂ）の工程の様に、多孔質Ｓｉを基板の一部にのみ形成した場合は、多孔質層が露出するまで、Ｓｉウエハ作製工程で通常用いる研削、研磨、あるいは、弗酸、硝酸、酢酸の混合溶液等によるエッチングにより多孔質層を形成した基体の裏面側を非多孔質Ｓｉをあらかじめ除去したのち、上記した化学エッチングにより、多孔質シリコンを除去して、図４（ｃ）に示すように、表面に絶縁層を有する基体上、ないしは、光透過性基体上に薄膜化した単結晶シリコン層を残存させ形成する。
【００４３】この後、多孔質シリコンを除去して得られた絶縁層上に非多孔質単結晶シリコン層を有する基体を還元性雰囲気中で熱処理して、図１（ｄ）、ないしは、図４（ｄ）に示すように平坦な表面を有する単結晶シリコン層を表面に絶縁層を有する基体、ないしは、光透過性基体上に形成する。
【００４４】本発明者らは、エッチングして現われた非多孔質シリコン単結晶表面の微小な荒れの除去について、熱処理を用いる方法を検討した結果、還元性雰囲気中の熱処理では、デバイスプロセスと同程度以下の温度の熱処理で非多孔質シリコン単結晶表面の荒れを除去できることを見いだした。ここでいう還元性雰囲気とは、例えば水素を含む雰囲気、ないしは、水素雰囲気が挙げられる。しかし、これに限定されるものではない。雰囲気をかえて熱処理による表面荒れの変化を詳細に高分解能走査型電子顕微鏡や原子間力顕微鏡等を用いて観察したところ、図５に示すような熱処理前の表面の凹凸が、還元性雰囲気中での熱処理により減少し、平坦な表面を有する単結晶薄層が得られることを知見するに至った。しかも、研摩等で表面の荒れを除去する場合には、面内で単結晶層の膜厚に分布を生じせしめる場合があるが、本発明の還元性雰囲気での熱処理の場合は、微小な凹凸が除去されるのみで、膜厚分布は変化しない。
【００４５】エッチングにより得られた非多孔質シリコン単結晶層の表面の微細な構造を観察すると、数ｎｍから数十ｎｍの高さ、数ｎｍから数百ｎｍの周期の凹凸が観察されること（図５（ａ））があるが、還元性雰囲気中で熱処理することにより、少なくとも高低差が数ｎｍ以下、条件を整えれば、２ｎｍ以下の平坦な表面（図５（ｂ））が得られる。この現象は、エッチングというよりは、むしろ表面の再構成であると考えられる。即ち、荒れた表面ては、表面エネルギーの高い陵状の部分が無数に存在すること、結晶層の面方位に比して高次の面方位の面が多く表面に露出しているが、これらの領域の表面エネルギーは、第１の基板の表面の面方位における表面エネルギーにくらべて高い。還元性雰囲気の熱処理では、例えば水素の還元作用により表面の自然酸化膜が水素雰囲気の熱処理により除去され、熱処理中は常に除去され再付着しないために、表面Ｓｉ原子の移動のエネルギー障壁は下がる結果、熱エネルギーにより励起されたＳｉ原子が移動し、表面エネルギーの低い、平坦な表面を構成していくのだと考えられる。」ことが、図１、図４と共に記載されている。
　
　本願出願前日本国内において頒布された刊行物５（特開平１０−２７０６５２号公報）には、
　「半導体記憶装置の製造方法」（発明の名称）に関して、
「【００３７】
【発明の実施の形態】以下、本発明の実施形態を図面を参照しつつ詳細に説明する。
（第１の実施形態）図１は、本発明の第１の実施形態に係る半導体記憶装置の製造方法を示す工程断面図である。１は第１導電型半導体基板、２は素子間分離酸化膜、３はゲート酸化膜、４ａ、４ｂはワード線、５は単結晶Ｓｉエピタキシャル成長層、６は第２導電型不純物拡散層、７、９ａ、９ｂは層間絶縁膜、８はビット線、１１はコンタクトプラグ、１２はバリア金属層、１３は下部電極、１４は誘電体薄膜、１５は上部電極、１６はドライブ線、１７はヴィアプラグである。
【００３８】図１（ａ）は、メモリセルのトランジスタ部を形成した後、単結晶Ｓｉ層５の選択エピタキシャル成長を行い、化学的機械的研磨（ＣＭＰ）法により平坦化したところである。このとき、ワード線４ａ、４ｂの周囲を囲む絶縁膜として酸化シリコン膜を用いたが、窒化シリコン膜を用いることも可能である。また、Si基板上の電極に対して、ＲＩＥ工程で生じた表面の損傷層を取り除くため、フッ化水素蒸気を使用したエッチングを行った後、そのまま真空中でＣＶＤ室に搬送し、1mTorrの圧力のＳｉＨ４ガスとドナーとして加えた0.1mTorrのＡｓＨ３ガスを使用して750 ℃で選択エピタキシャル成長を行った。次に同図（ｂ）に示すように、単結晶Si層に対して、CMP 工程で生じた表面の損傷層を取り除くため、フッ化水素蒸気を使用したエッチングを行った後、バリア金属層１２として反応性スパッタ法（Ｔｉターゲットを使用。）若しくは通常のスパッタ法（ＴｉＮターゲットを使用。）により６００℃でＴｉＮを積層した。かかる両スパッタ法における雰囲気は、例えばＡｒとＮ２の混合ガス雰囲気とし、混合比は例えばＡｒ：Ｎ２ ＝１０：１とし、全圧は例えば数ミリＴｏｒｒとした。
【００３９】引き続き下部電極１３としてスパッタ法により６００℃で白金薄膜と、導電性ペロブスカイト膜、例えばＳＲＯ膜を積層した。白金薄膜の成膜の場合はＡｒガス雰囲気を用い、ＳＲＯ膜の成膜の場合はＡｒとＯ２の混合ガス雰囲気（例えばＡｒ：Ｏ２＝４：１。）を用いた。
【００４０】次に、既知のリソグラフィーおよびＲＩＥ法により、同一のマスクを用いて下部電極膜１３、バリア金属層１２、および単結晶Ｓｉ層５のパターニングを行った。単結晶Si層５のエッチングを行うときに、酸化膜４ａ、４ｂをエッチング・ストッパとして用いた。
【００４１】次に同図（ｃ）に示すように、パターニングした溝内にＴＥＯＳを原料ガスとして使用したプラズマＣＶＤ法により酸化シリコン絶縁膜７を埋め込み、下部電極１３であるＳＲＯ層をストッパーとして用いたＣＭＰ法により平坦化を行った。
【００４２】その後、同図（ｄ）に示すように、まずＳＲＯ電極の表面に対して、ＣＭＰによって生じた損傷層を除去するため、逆スパッタを行った後、Ｂａのモル分率７０％のＢＳＴ薄膜１４をスパッタ法により６００℃で４０ｎｍの厚さに成長させた。この成膜は、ＡｒとＯ２の混合ガス雰囲気（例えばＡｒ：Ｏ２ ＝４：１。）を用いた。
【００４３】その後、キャパシタ誘電体膜１４上には、上部電極１５としてＳＲＯ膜を上記した条件と同様に成膜温度６００℃でスパッタ法により形成し、さらにドライブ線１６としてＡｌ電極を室温でスパッタ法により形成後、パターニングを行った。また、既知の方法でヴィアプラグ１７およびビット線８を作製した。このような工程で作成した結果、下部電極１３とその下のバリア金属層１２及びコンタクトプラグ１１を同一形状かつ最大限の大きさで作製でき、さらに上部電極１５を下部電極１３よりやや大きめに作製することにより、下部電極との合わせ誤差を吸収することができた。また、セル面積に対する有効強誘電体キャパシタ面積を29％と大きくとることができた。」ことが、図１と共に記載されている。
　
３−２　対比・判断
３−２−１　補正後の請求項１に係る発明について
（１）刊行物１を主たる引用例とする場合。
　補正後の請求項１に係る発明と刊行物１に記載の発明とを対比すると、
・刊行物１に記載の発明の「半導体基板の主面上」は、補正後の請求項１に係る発明の「半導体基板上」に相当するので、刊行物１に記載の発明の「半導体基板の主面上に絶縁膜（ＳｉＯ２膜１２）を形成する工程」は、補正後の請求項１に係る発明の「半導体基板上に絶縁膜を形成する工程」に相当し、
・刊行物１に記載の発明の「これら耐磨耗性膜（Ｓｉ３Ｎ４膜１３）と絶縁膜（ＳｉＯ２膜１２ａ）とを所定パターンに形成して開口部とし前記半導体基板の主面を部分的に露出させる工程」の内の「絶縁膜（ＳｉＯ２膜１２ａ）を所定パターンに形成して開口部とし前記半導体基板の主面を部分的に露出させる工程」は、補正後の請求項１に係る発明の「前記絶縁膜に開口部を形成し、前記半導体基板の表面の一部を露出させる工程」に相当し、
・刊行物１に記載の発明の「この露出された前記半導体基板の主面上の開口部に単結晶シリコン膜をエピタキシャル成長させた新たな単結晶半導体層を前記耐磨耗性膜（Ｓｉ３Ｎ４膜１３ａ）上に張り出すように充分な厚さに形成する工程」において、この露出された前記半導体基板の主面上は、エピタキシャル成長の際の成長核になることは、当業者にとって明らかであり、また、前記耐磨耗性膜（Ｓｉ３Ｎ４膜１３ａ）の下側には、前記絶縁膜が設けられているので、単結晶半導体層を前記耐磨耗性膜（Ｓｉ３Ｎ４膜１３ａ）上に張り出すように充分な厚さに形成すると、単結晶半導体層は前記絶縁膜上にも張り出すように充分な厚さに形成することになり、「張り出す」ことと「はみだす」ことは、この場合には、同様の意味に解釈できるので、刊行物１に記載の発明の「この露出された前記半導体基板の主面上の開口部に単結晶シリコン膜をエピタキシャル成長させた新たな単結晶半導体層を前記耐磨耗性膜（Ｓｉ３Ｎ４膜１３ａ）上に張り出すように充分な厚さに形成する工程」は、補正後の請求項１に係る発明の「この露出された部分を成長核に用いたエピタキシャル成長によって、前記開口部を充填し、かつ前記絶縁膜上にはみだす厚さの半導体層を形成する工程」に相当しており、
・また、刊行物１に記載の発明の「この単結晶半導体層をその表面が前記耐磨耗性膜（Ｓｉ３Ｎ４膜１３ａ）ないし絶縁膜（ＳｉＯ２膜１２ａ）の表面に一致するまで研磨して平坦化する工程」において、前記耐磨耗性膜（Ｓｉ３Ｎ４膜１３ａ）ないし絶縁膜（ＳｉＯ２膜１２ａ）が存在している部分は、開口部以外の部分であり、この単結晶半導体層をその表面が前記耐磨耗性膜（Ｓｉ３Ｎ４膜１３ａ）ないし絶縁膜（ＳｉＯ２膜１２ａ）の表面に一致するまで研磨すると、前記耐磨耗性膜（Ｓｉ３Ｎ４膜１３ａ）ないし絶縁膜（ＳｉＯ２膜１２ａ）の表面から、単結晶半導体層がなくなるのであるから、前記耐磨耗性膜（Ｓｉ３Ｎ４膜１３ａ）ないし絶縁膜（ＳｉＯ２膜１２ａ）の表面の単結晶半導体層は除去されており、刊行物１に記載の発明の「この単結晶半導体層をその表面が前記耐磨耗性膜（Ｓｉ３Ｎ４膜１３ａ）ないし絶縁膜（ＳｉＯ２膜１２ａ）の表面に一致するまで研磨して平坦化する工程」は、補正後の請求項１に係る発明の「前記開口部外の前記半導体層を除去する工程」に相当し、
・また、刊行物１に記載の発明の「単結晶半導体層の表面を軽く酸化して薄い絶縁膜（ＳｉＯ２膜１６）を形成し、続いて耐磨耗性膜（Ｓｉ３Ｎ４膜１３ａ）をエッチング除去し、その後にこの薄い絶縁膜（ＳｉＯ２膜１６）を除去」する工程においては、単結晶半導体層の表面を軽く酸化して薄い絶縁膜（ＳｉＯ２膜１６）を形成し、その後にこの薄い絶縁膜（ＳｉＯ２膜１６）を除去することにより、単結晶半導体層の表面を結果的に除去して低くしているので、刊行物１に記載の発明の「単結晶半導体層の表面を軽く酸化して薄い絶縁膜（ＳｉＯ２膜１６）を形成し、続いて耐磨耗性膜（Ｓｉ３Ｎ４膜１３ａ）をエッチング除去し、その後にこの薄い絶縁膜（ＳｉＯ２膜１６）を除去」する工程は、補正後の請求項１に係る発明の「前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程」の内の「前記開口部内の前記半導体層の上面を低くする工程」に相当する。
　してみると、補正後の請求項１に係る発明と刊行物１に記載の発明とは、
「半導体基板上に絶縁膜を形成する工程と、
　前記絶縁膜に開口部を形成し、前記半導体基板の表面の一部を露出させる工程と、
　この露出された部分を成長核に用いたエピタキシャル成長によって、前記開口部を充填し、かつ前記絶縁膜上にはみだす厚さの半導体層を形成する工程と、
　前記開口部外の前記半導体層を除去する工程と、
　前記開口部内の前記半導体層の上面を低くする工程と
　を有することを特徴とする半導体装置の製造方法。」の点で一致し、
・補正後の請求項１に係る発明は、半導体基板上に絶縁膜を形成する工程を有するのに対して、刊行物１に記載の発明は、半導体基板の主面上に絶縁膜（ＳｉＯ２膜１２）を形成する工程と、その上に耐磨耗性膜（Ｓｉ３Ｎ４膜１３）を形成する工程を有する点（以下、「相違点１」という。）、
・補正後の請求項１に係る発明は、前記絶縁膜に開口部を形成し、前記半導体基板の表面の一部を露出させる工程を有するのに対して、刊行物１に記載の発明は、これら耐磨耗性膜（Ｓｉ３Ｎ４膜１３）と絶縁膜（ＳｉＯ２膜１２ａ）とを所定パターンに形成して開口部とし前記半導体基板の主面を部分的に露出させる工程を有する点（以下、「相違点２」という。）、
・補正後の請求項１に係る発明では、前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程を有するのに対して、刊行物１に記載の発明では、開口部において「単結晶半導体層の表面を軽く酸化して薄い絶縁膜（ＳｉＯ２膜１６）を形成し、続いて耐磨耗性膜（Ｓｉ３Ｎ４膜１３ａ）をエッチング除去し、その後にこの薄い絶縁膜（ＳｉＯ２膜１６）を除去」する工程を有しており、単結晶半導体層の表面を結果的に除去して低くしているが、低くする度合いが、開口部の開口面よりも低くするかどうか、わからない点（以下、「相違点３」という。）、
・補正後の請求項１に係る発明は、水素を含む不活性ガス雰囲気中で前記半導体層を加熱する工程を有するのに対して、刊行物１に記載の発明は、この工程を有していない点（以下、「相違点４」という。）、
で相違している。
　そこで、上記相違点１〜４について検討する。
ａ．相違点１について
　刊行物１に記載の発明は、半導体基板の主面上に絶縁膜（ＳｉＯ２膜１２）を形成する工程と、その上に耐磨耗性膜（Ｓｉ３Ｎ４膜１３）を形成する工程を有するが、耐磨耗性膜（Ｓｉ３Ｎ４膜１３）は、研磨に対するストッパとして作用できる膜であり、当該技術分野の慣用技術の膜である。また、刊行物１には、「単結晶シリコン層１５とＳｉＯ２膜１２ａとの研磨速度の比は１５：１程度でありＳｉＯ２膜１２ａがシリコン層１５の研磨に対するストッパとして作用できるが、ＳｉＯ２膜１２ａ上に形成したＳｉ３Ｎ４膜１３ａに対するシリコン層１５の研磨比は５０：１であり、ＳｉＯ２膜１２ａ単独の場合よりも格段に高い研磨比が得られ、前述した表面の一致、つまり平坦化を極めて高精度に行なうことができる。」（第３頁左下欄第４〜１２行）という記載があり、ＳｉＯ２膜１２ａが単独でもシリコン層１５の研磨に対するストッパとして作用できることが、記載されている。さらに、刊行物２に記載の発明は、シリコン基板上に絶縁膜のパターンを形成するものであり、明記はされていないものの、シリコン基板上に絶縁膜のパターンを形成する前の工程として、シリコン基板上に絶縁膜を形成する工程を有することは、当業者にとって明らかであり、当該技術分野の慣用技術であるが、研磨工程を有するものであるにもかかわらず、耐磨耗性膜（Ｓｉ３Ｎ４膜１３）を形成する工程は有していない。
　してみると、刊行物１に記載の発明のように、半導体基板の主面上に絶縁膜（ＳｉＯ２膜１２）を形成する工程と、その上に耐磨耗性膜（Ｓｉ３Ｎ４膜１３）を形成する工程を有することに代えて、刊行物１に記載の、ＳｉＯ２膜１２ａが単独でもシリコン層１５の研磨に対するストッパとして作用できること、すなわち、耐磨耗性膜を形成する工程を有しないこと、あるいは、刊行物２に記載の発明のように、当該技術分野の慣用技術であるシリコン基板上に絶縁膜を形成する工程の次の工程として、耐磨耗性膜（Ｓｉ３Ｎ４膜１３）を形成する工程を有しないことは、当業者が適宜選択できた程度のことと認められる。
ｂ．相違点２について
　刊行物１に記載の発明では、絶縁膜（ＳｉＯ２膜１２ａ）の上に耐磨耗性膜（Ｓｉ３Ｎ４膜１３）を有しているが、半導体基板の主面を部分的に露出させるための開口部を形成するにあたり、少なくとも、絶縁膜に開口部を形成する点では、補正後の請求項１に係る発明と一致している。そして、耐磨耗性膜（Ｓｉ３Ｎ４膜１３）は、研磨に対するストッパとして作用できる膜として、当該技術分野の慣用技術の膜であるが、この膜については、刊行物２に記載の発明のように、シリコン基板上に絶縁膜を形成する工程の次の工程として、耐磨耗性膜（Ｓｉ３Ｎ４膜１３）を形成する工程を有しないこともあり、また、刊行物１に記載の、ＳｉＯ２膜１２ａが単独でもシリコン層１５の研磨に対するストッパとして作用できること、すなわち、耐磨耗性膜が用いられないこともあるなど、必要に応じて用いられる膜であるから、所定パターンに形成して開口部とし前記半導体基板の主面を部分的に露出させる工程において、所定パターンに形成する膜として、刊行物１に記載の発明のように、絶縁膜（ＳｉＯ２膜１２ａ）と耐磨耗性膜（Ｓｉ３Ｎ４膜１３）とを用いるか、刊行物２に記載の発明のように、絶縁膜のみを用いるかは、当業者が必要により適宜選択できた程度のことと認められる。
ｃ．相違点３について
　刊行物１に記載の発明では、開口部において「単結晶半導体層の表面を軽く酸化して薄い絶縁膜（ＳｉＯ２膜１６）を形成し、続いて耐磨耗性膜（Ｓｉ３Ｎ４膜１３ａ）をエッチング除去し、その後にこの薄い絶縁膜（ＳｉＯ２膜１６）を除去」する工程を有しており、単結晶半導体層の表面を結果的に除去して低くしているが、低くする度合いが、開口部の開口面よりも低くするかどうか、わからない。
　この点に関して、本願明細書の【００６１】段落には、「なお、本実施形態では、エピタキシャル層３の表面が熱酸化膜２の表面よりも下に位置するようにしたが、逆に熱酸化膜２の表面のほうが低くても良く、あるいは両者が同じ高さであっても良い。要は、エピタキシャル層３を熱酸化膜２よりも厚く、かつ熱酸化膜２上にはみだすように選択成長させた後、余剰なエピタキシャル層３を除去すれば、特性ばらつきの原因となるボイドおよびファセットを防止できるので、最終的な素子分離構造は適宜選択すれば良い。」という記載があり、この記載によれば、エピタキシャル層３（エピタキシャル成長による半導体層に相当）の表面が熱酸化膜２（絶縁膜に相当）の表面よりも下に位置するようにしたが、逆に熱酸化膜２の表面のほうが低くても良く、あるいは両者が同じ高さであっても良いのであるから、刊行物１に記載の発明において、単結晶半導体層の表面を結果的に除去して低くしているが、低くする度合いは、当業者が適宜選択できた程度のものであり、開口部の開口面よりも低くすることも当業者が適宜なし得た程度のことと認められる。
　また、刊行物５には、「図１（ａ）は、メモリセルのトランジスタ部を形成した後、単結晶Ｓｉ層５の選択エピタキシャル成長を行い、化学的機械的研磨（ＣＭＰ）法により平坦化したところである。・・・単結晶Ｓｉ層に対して、CMP 工程で生じた表面の損傷層を取り除くため、フッ化水素蒸気を使用したエッチングを行った」（【００３８】段落）ことが記載されており、この記載によれば、選択エピタキシャル成長による単結晶Ｓｉ層を平坦化した後の表面の損傷層を取り除くためにエッチングを行うことが示されている。また、「同図（ｄ）に示すように、まずＳＲＯ電極の表面に対して、ＣＭＰによって生じた損傷層を除去するため、逆スパッタを行った」（【００４２】段落）ことも、記載されている。
　そして、刊行物１に記載の発明では、開口部において「単結晶半導体層の表面を軽く酸化して薄い絶縁膜（ＳｉＯ２膜１６）を形成し、続いて耐磨耗性膜（Ｓｉ３Ｎ４膜１３ａ）をエッチング除去し、その後にこの薄い絶縁膜（ＳｉＯ２膜１６）を除去」する工程を有しており、単結晶半導体層の表面を結果的に除去して低くしているが、刊行物１に記載の発明における、開口部において単結晶半導体層の表面を軽く酸化して薄い絶縁膜（ＳｉＯ２膜１６）を形成し、その後にこの薄い絶縁膜（ＳｉＯ２膜１６）を除去して低くする代わりに、刊行物５に記載のように、単結晶Ｓｉ層を平坦化した後の表面に、直接、エッチングを行うことにより、低くすることも、当業者が必要により適宜選択できた程度のことと認められる。
ｄ．相違点４について
　刊行物３に記載のものは、「【００１９】次に、上記の選択エピタキシャル成長に引き続き、１０００（℃）の温度、Ｈ２ガス圧力１０００（Ｐａ）、かつ不純物ガス分圧が１×１０-4（Ｐａ）以下の雰囲気中で、３０（ｓｅｃ）の熱処理を施す。
【００２０】このとき、図１（Ｃ）に示すように、シリコン選択エピタキシャル層３と、酸化膜２との界面に生じた（１１１）ファセット４が埋め込まれ、隙間２５が消滅することが確認された。このようにして、選択エピタキシャル膜３と酸化膜２との界面形状にかかわらず、酸化膜２の側面と選択エピタキシャル膜３の側面とが面をなして接する選択エピタキシャル膜を得ることができる。この現象はＨ２ガス雰囲気で８００（℃）以上の熱処理を行った場合に観察された。この現象は、エピタキシャル成長層表面の原子が、８００（℃）以上の高温によって活性化され、エピタキシャル層表面を移動することにより生ずると考えられる。」、「【００３２】次に本発明を素子分離に応用した本発明の第３の実施の形態につき、図３を用いて説明する。図３は、Ｐ型シリコン基板３１上に部分的に１０００（ｎｍ）の酸化膜２を形成し（図３（Ａ））、露出したＰ型シリコン基板３１表面上にＮ型の選択エピタキシャル膜３を比較的厚く１０００（ｎｍ）成長させ、電気的に分離されたデバイス形成領域としたものである（図３（Ｂ））。
【００３３】このままでは、図３に示すように酸化膜２の端面を垂直に形成した場合でも、例えばＰ型シリコン基板３１に（１００）基板を使用した場合には、Ｎ型選択エピタキシャル膜３と酸化膜２の界面に、（１１１）ファセット４の形成により段差が発生する。この後選択エピタキシャル膜３表面にデバイスを形成する際には、この段差が、フォトリソグラフィ工程時に、マスク合わせずれ、レジスト塗布むら等の不都合の原因となる。
【００３４】しかしながら、本発明に従い１０００（℃）の熱処理を行うことにより、上記の段差は平坦化され、デバイス作成に適した状態を得ることができる（図３（Ｃ））。
【００３５】上記の第３の実施の形態によれば、容易に、ファセットの低減した平坦な面を得ることが出来、選択エピタキシャル膜上への高精度の加工が可能となる。上記の各実施の形態ではシリコン基板上に選択エピタキシャル成長する場合について述べたが、本発明の実施は上述の各実施の形態に限ることはなく、広い条件範囲で適用し得る。
【００３６】・・・
【００３７】また、上記の熱処理はＨ２雰囲気に限るものではなく、半導体基板表面の酸化が防げるように、非酸化性雰囲気であればよく、Ｎ２、Ａｒ等を雰囲気としてもよい。また、上記各実施例では、選択成長マスクとしてシリコン酸化膜を用いたが、これに限るものではなく、窒化珪素膜等であっても良い。」ことが、記載されており、選択エピタキシャル膜３と酸化膜２の界面に、ファセット４の形成により段差が発生したときに、Ｈ２ガス雰囲気で１０００（℃）の熱処理を行うことにより、上記の段差は平坦化されるものである。その際に、熱処理はＨ２雰囲気に限るものではなく、半導体基板表面の酸化が防げるように、非酸化性雰囲気であればよく、Ｎ２、Ａｒ等を雰囲気としてもよいことも記載されている。
　また、刊行物４には、「【００４４】本発明者らは、エッチングして現われた非多孔質シリコン単結晶表面の微小な荒れの除去について、熱処理を用いる方法を検討した結果、還元性雰囲気中の熱処理では、デバイスプロセスと同程度以下の温度の熱処理で非多孔質シリコン単結晶表面の荒れを除去できることを見いだした。ここでいう還元性雰囲気とは、例えば水素を含む雰囲気、ないしは、水素雰囲気が挙げられる。」、「【００４５】エッチングにより得られた非多孔質シリコン単結晶層の表面の微細な構造を観察すると、数ｎｍから数十ｎｍの高さ、数ｎｍから数百ｎｍの周期の凹凸が観察されること（図５（ａ））があるが、還元性雰囲気中で熱処理することにより、少なくとも高低差が数ｎｍ以下、条件を整えれば、２ｎｍ以下の平坦な表面（図５（ｂ））が得られる。この現象は、エッチングというよりは、むしろ表面の再構成であると考えられる。即ち、荒れた表面ては、表面エネルギーの高い陵状の部分が無数に存在すること、結晶層の面方位に比して高次の面方位の面が多く表面に露出しているが、これらの領域の表面エネルギーは、第１の基板の表面の面方位における表面エネルギーにくらべて高い。還元性雰囲気の熱処理では、例えば水素の還元作用により表面の自然酸化膜が水素雰囲気の熱処理により除去され、熱処理中は常に除去され再付着しないために、表面Ｓｉ原子の移動のエネルギー障壁は下がる結果、熱エネルギーにより励起されたＳｉ原子が移動し、表面エネルギーの低い、平坦な表面を構成していくのだと考えられる。」ことが記載されている。
　上記刊行物３、４に記載のものは、少なくとも水素を含有する雰囲気で熱処理することにより、シリコンの表面を平坦化するための技術であり、刊行物１に記載の発明においても、さらに平坦化が必要な場合には、適用可能であり、適用できないという阻害要因もない。
　したがって、補正後の請求項１に係る発明は、その出願前に国内において頒布された上記刊行物１ないし５に記載された発明に基づいて、当業者が容易に発明をすることができたものである。
　
（２）刊行物２を主たる引用例とする場合。
　補正後の請求項１に係る発明と刊行物２に記載の発明とを対比すると、
・刊行物２に記載の発明の「シリコン基板」は、補正後の請求項１に係る発明の「半導体基板」に相当し、
・刊行物２に記載の発明の「シリコン基板上に絶縁膜のパターンを形成して開口部を設け」る点において、開口部の開口は、シリコン基板上に設けられているので、シリコン基板の表面の一部が露出していることは、当業者にとって明らかであるから、刊行物２に記載の発明の「シリコン基板上に絶縁膜のパターンを形成して開口部を設け」る点は、補正後の請求項１に係る発明の「前記絶縁膜に開口部を形成し、前記半導体基板の表面の一部を露出させる工程」に相当し、
・刊行物２に記載の発明の「選択エピタキシャル成長法を用いて前記絶縁膜パターンの開口部内に選択的に単結晶シリコン膜を堆積する半導体装置の製造方法において、前記単結晶シリコン膜を８８０℃以上９８０℃以下の温度で前記開口部内に絶縁膜パターンの表面を越える膜厚にまで選択成長せしめる工程」において、選択エピタキシャル成長法を用いて前記絶縁膜パターンの開口部内に選択的に単結晶シリコン膜を堆積することは、開口部内のシリコン基板の表面の一部が露出されており、この露出された部分が選択エピタキシャル成長の成長核になることは、当業者にとって明らかであり、また、単結晶シリコン膜を前記開口部内に絶縁膜パターンの表面を越える膜厚にまで選択成長せしめることは、図１（ａ）の記載も参照すると、補正後の請求項１に係る発明の「前記開口部を充填し、かつ前記絶縁膜上にはみだす厚さの半導体層を形成する」ことに相当するので、刊行物２に記載の発明の「選択エピタキシャル成長法を用いて前記絶縁膜パターンの開口部内に選択的に単結晶シリコン膜を堆積する半導体装置の製造方法において、前記単結晶シリコン膜を８８０℃以上９８０℃以下の温度で前記開口部内に絶縁膜パターンの表面を越える膜厚にまで選択成長せしめる工程」は、補正後の請求項１に係る発明の「この露出された部分を成長核に用いたエピタキシャル成長によって、前記開口部を充填し、かつ前記絶縁膜上にはみだす厚さの半導体層を形成する工程」に相当し、
・刊行物２に記載の発明の「前記単結晶シリコン膜の選択成長膜を前記絶縁膜パターンの高さに平坦化する単結晶シリコン膜の研磨工程」において、前記絶縁膜パターンの高さとは、開口部の高さのことであり、前記単結晶シリコン膜の選択成長膜を開口部の高さに平坦化するのであるから、開口部以外の単結晶シリコン膜は研磨により除去されてなくなることになり、刊行物２に記載の発明の「前記単結晶シリコン膜の選択成長膜を前記絶縁膜パターンの高さに平坦化する単結晶シリコン膜の研磨工程」は、補正後の請求項１に係る発明の「前記開口部外の前記半導体層を除去する工程」に相当する。
　してみると、補正後の請求項１に係る発明と刊行物２に記載の発明とは、
「絶縁膜に開口部を形成し、前記半導体基板の表面の一部を露出させる工程と、
　この露出された部分を成長核に用いたエピタキシャル成長によって、前記開口部を充填し、かつ前記絶縁膜上にはみだす厚さの半導体層を形成する工程と、
　前記開口部外の前記半導体層を除去する工程と
　を有することを特徴とする半導体装置の製造方法。」の点で一致し、
補正後の請求項１に係る発明では、半導体基板上に絶縁膜を形成する工程を有するのに対して、刊行物２に記載の発明では、半導体基板上に絶縁膜を形成する工程については明記されていない点（以下、「相違点５」という。）、補正後の請求項１に係る発明では、前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程を有するのに対して、刊行物２に記載の発明では、前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程を有してはいない点（以下、「相違点６」という。）、補正後の請求項１に係る発明では、水素を含む不活性ガス雰囲気中で前記半導体層を加熱する工程を有するのに対して、刊行物２に記載の発明では、水素を含む不活性ガス雰囲気中で前記半導体層を加熱する工程を有してはいない点（以下、「相違点７」という。）、で相違している。
　そこで、上記相違点５〜７について検討する。
ｅ．相違点５について
　刊行物２に記載の発明は、シリコン基板上に絶縁膜のパターンを形成するものであり、明記はされていないものの、シリコン基板上に絶縁膜のパターンを形成する前の工程として、シリコン基板上に絶縁膜を形成する工程を有することは、当業者にとって明らかであり、当該技術分野の慣用技術である。
　また、刊行物１に記載の発明には、絶縁膜（ＳｉＯ２膜１２ａ）を所定パターンに形成して開口部とし半導体基板の主面を部分的に露出させるにあたり、「半導体基板の主面上に絶縁膜（ＳｉＯ２膜１２）を形成する工程」が記載されている。
　さらに、刊行物３には、「【００１５】・・・図１は、本発明にかかる選択エピタキシャル膜の製造工程を示したものである。  図１（Ａ）に示したように、（１００）シリコン基板１上全面に、シリコン基板の熱酸化により、膜厚２００（ｎｍ）の酸化膜２を形成する。引き続き、図示しないレジスト膜を酸化膜２上全面に形成し、通常の写真食刻法により、所望の部分に開口部を設ける。この開口部より露出した酸化膜をエッチング除去し、（１００）シリコン基板１上に開口部を有する酸化膜２を形成する（図１（Ａ））。
【００１６】引き続き、上記の酸化膜２をマスクとして、シリコンエピタキシャル成長を行い、７０（ｎｍ）のシリコン選択エピタキシャル膜３を形成する。」という記載があり、この記載によれば、シリコン基板上に開口部を有する酸化膜を形成するにあたり（補正後の請求項１に記載の「前記絶縁膜に開口部を形成」することに相当）、シリコン基板上全面に、酸化膜を形成することが示されており、補正後の請求項１に係る発明の「半導体基板上に絶縁膜を形成する工程」に相当している。
ｆ．相違点６について
　刊行物１に記載の発明では、単結晶半導体層を絶縁膜の表面に一致するまで研磨して平坦化する工程の次に、（開口部内の）単結晶半導体層の表面を軽く酸化して薄い絶縁膜（ＳｉＯ２膜１６）を形成し、・・・その後にこの薄い絶縁膜（ＳｉＯ２膜１６）を除去することが、記載されており、単結晶半導体層の表面を結果的に低くしているので、刊行物２に記載の発明における、前記単結晶シリコン膜の選択成長膜を前記絶縁膜パターンの高さに平坦化する単結晶シリコン膜の研磨工程の後において、刊行物１に記載のように、単結晶シリコン膜の表面を低くすることは、当業者が必要に応じて適宜なし得たことであり、阻害要因もない。
　また、刊行物５には、「図１（ａ）は、メモリセルのトランジスタ部を形成した後、単結晶Ｓｉ層５の選択エピタキシャル成長を行い、化学的機械的研磨（ＣＭＰ）法により平坦化したところである。・・・単結晶Ｓｉ層に対して、CMP 工程で生じた表面の損傷層を取り除くため、フッ化水素蒸気を使用したエッチングを行った」（【００３８】段落）ことが記載されており、この記載によれば、選択エピタキシャル成長による単結晶Ｓｉ層を平坦化した後の表面の損傷層を取り除くためにエッチングを行うことが示されているし、また、「同図（ｄ）に示すように、まずＳＲＯ電極の表面に対して、ＣＭＰによって生じた損傷層を除去するため、逆スパッタを行った」（【００４２】段落）ことも、記載されているので、刊行物２に記載の発明における、前記単結晶シリコン膜の選択成長膜を前記絶縁膜パターンの高さに平坦化する単結晶シリコン膜の研磨工程の後において、刊行物５に記載のように、研磨により、単結晶シリコン膜の表面に損傷層が生じた場合に、単結晶Ｓｉ層の表面の損傷層を取り除くためにエッチングを行うことを適用すると、単結晶Ｓｉ層の表面は、開口部の開口面よりも低くなることになり、補正後の請求項１に係る発明における、前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程に相当することになり、このエッチングを行うことを適用することに、阻害要因はない。
ｇ．相違点７について
　刊行物３に記載のものは、「【００１９】次に、上記の選択エピタキシャル成長に引き続き、１０００（℃）の温度、Ｈ２ガス圧力１０００（Ｐａ）、かつ不純物ガス分圧が１×１０-4（Ｐａ）以下の雰囲気中で、３０（ｓｅｃ）の熱処理を施す。
【００２０】このとき、図１（Ｃ）に示すように、シリコン選択エピタキシャル層３と、酸化膜２との界面に生じた（１１１）ファセット４が埋め込まれ、隙間２５が消滅することが確認された。このようにして、選択エピタキシャル膜３と酸化膜２との界面形状にかかわらず、酸化膜２の側面と選択エピタキシャル膜３の側面とが面をなして接する選択エピタキシャル膜を得ることができる。この現象はＨ２ガス雰囲気で８００（℃）以上の熱処理を行った場合に観察された。この現象は、エピタキシャル成長層表面の原子が、８００（℃）以上の高温によって活性化され、エピタキシャル層表面を移動することにより生ずると考えられる。」、「【００３２】次に本発明を素子分離に応用した本発明の第３の実施の形態につき、図３を用いて説明する。図３は、Ｐ型シリコン基板３１上に部分的に１０００（ｎｍ）の酸化膜２を形成し（図３（Ａ））、露出したＰ型シリコン基板３１表面上にＮ型の選択エピタキシャル膜３を比較的厚く１０００（ｎｍ）成長させ、電気的に分離されたデバイス形成領域としたものである（図３（Ｂ））。
【００３３】このままでは、図３に示すように酸化膜２の端面を垂直に形成した場合でも、例えばＰ型シリコン基板３１に（１００）基板を使用した場合には、Ｎ型選択エピタキシャル膜３と酸化膜２の界面に、（１１１）ファセット４の形成により段差が発生する。この後選択エピタキシャル膜３表面にデバイスを形成する際には、この段差が、フォトリソグラフィ工程時に、マスク合わせずれ、レジスト塗布むら等の不都合の原因となる。
【００３４】しかしながら、本発明に従い１０００（℃）の熱処理を行うことにより、上記の段差は平坦化され、デバイス作成に適した状態を得ることができる（図３（Ｃ））。
【００３５】上記の第３の実施の形態によれば、容易に、ファセットの低減した平坦な面を得ることが出来、選択エピタキシャル膜上への高精度の加工が可能となる。上記の各実施の形態ではシリコン基板上に選択エピタキシャル成長する場合について述べたが、本発明の実施は上述の各実施の形態に限ることはなく、広い条件範囲で適用し得る。
【００３６】・・・
【００３７】また、上記の熱処理はＨ２雰囲気に限るものではなく、半導体基板表面の酸化が防げるように、非酸化性雰囲気であればよく、Ｎ２、Ａｒ等を雰囲気としてもよい。また、上記各実施例では、選択成長マスクとしてシリコン酸化膜を用いたが、これに限るものではなく、窒化珪素膜等であっても良い。」ことが、記載されており、選択エピタキシャル膜３と酸化膜２の界面に、ファセット４の形成により段差が発生したときに、Ｈ２ガス雰囲気で１０００（℃）の熱処理を行うことにより、上記の段差は平坦化されるものである。その際に、熱処理はＨ２雰囲気に限るものではなく、半導体基板表面の酸化が防げるように、非酸化性雰囲気であればよく、Ｎ２、Ａｒ等を雰囲気としてもよいことも記載されている。
　また、刊行物４には、「【００４４】本発明者らは、エッチングして現われた非多孔質シリコン単結晶表面の微小な荒れの除去について、熱処理を用いる方法を検討した結果、還元性雰囲気中の熱処理では、デバイスプロセスと同程度以下の温度の熱処理で非多孔質シリコン単結晶表面の荒れを除去できることを見いだした。ここでいう還元性雰囲気とは、例えば水素を含む雰囲気、ないしは、水素雰囲気が挙げられる。」、「【００４５】エッチングにより得られた非多孔質シリコン単結晶層の表面の微細な構造を観察すると、数ｎｍから数十ｎｍの高さ、数ｎｍから数百ｎｍの周期の凹凸が観察されること（図５（ａ））があるが、還元性雰囲気中で熱処理することにより、少なくとも高低差が数ｎｍ以下、条件を整えれば、２ｎｍ以下の平坦な表面（図５（ｂ））が得られる。この現象は、エッチングというよりは、むしろ表面の再構成であると考えられる。即ち、荒れた表面ては、表面エネルギーの高い陵状の部分が無数に存在すること、結晶層の面方位に比して高次の面方位の面が多く表面に露出しているが、これらの領域の表面エネルギーは、第１の基板の表面の面方位における表面エネルギーにくらべて高い。還元性雰囲気の熱処理では、例えば水素の還元作用により表面の自然酸化膜が水素雰囲気の熱処理により除去され、熱処理中は常に除去され再付着しないために、表面Ｓｉ原子の移動のエネルギー障壁は下がる結果、熱エネルギーにより励起されたＳｉ原子が移動し、表面エネルギーの低い、平坦な表面を構成していくのだと考えられる。」ことが記載されている。
　上記刊行物３、４に記載のものは、少なくとも水素を含有する雰囲気で熱処理することにより、シリコンの表面を平坦化するための技術であり、刊行物２に記載の発明においても、さらに平坦化が必要な場合には、適用可能であり、適用できないという阻害要因もない。
　したがって、補正後の請求項１に係る発明は、その出願前に国内において頒布された上記刊行物１ないし５に記載された発明に基づいて、当業者が容易に発明をすることができたものである。
　
３−３　独立特許要件についてのむすび
　以上のとおり、補正後の請求項１に係る発明は、特許法第２９条第２項の規定により特許を受けることができず、本願は、その特許出願の際独立して特許を受けることができないものであるので、他の請求項に係る発明についての検討をするまでもなく、本件補正は、特許法第１７条の２第５項において準用する特許法第１２６条第５項の規定に違反するものである。
　
４　まとめ
　よって、本件補正は、上記３−３に記載の理由により、特許法第１５９条第１項で準用する特許法第５３条第１項の規定により却下されるべきものである。
　
　
第３　本願発明について
　平成１６年８月２３日付の手続補正は上記のとおり却下されたので、本願の請求項１ないし８に係る発明は、平成１６年５月６日付手続補正書の特許請求の範囲の請求項１ないし８に記載された事項により特定されるとおりのものであるところ、この内、本願の請求項１に係る発明は、以下のとおりのものである。
「【請求項１】　半導体基板上に絶縁膜を形成する工程と、
　前記絶縁膜に開口部を形成し、前記半導体基板の表面の一部を露出させる工程と、
　この露出された部分を成長核に用いたエピタキシャル成長によって、前記開口部を充填し、かつ前記絶縁膜上にはみだす厚さの半導体層を形成する工程と、
　前記開口部外の前記半導体層を除去する工程と、
　前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程と
　を有することを特徴とする半導体装置の製造方法。」
　
１　引用刊行物記載の発明
　原査定において拒絶の理由に引用された、本願出願前日本国内において頒布された特開昭６１−１８１４８号公報（以下、「刊行物１」という。）には、
「半導体装置の製造方法」（発明の名称）に関して、
「１．半導体基板の主面上に絶縁膜とその上に耐磨耗性膜を形成する工程と、これら耐磨耗性膜と絶縁膜とを所定パターンに形成し前記半導体基板の主面を部分的に露出させる工程と、この露出された主面上に新たな単結晶半導体層を前記耐磨耗性膜上に張り出すように充分な厚さに形成する工程と、この単結晶半導体層をその表面が前記耐磨耗性膜ないし絶縁膜の表面に一致するまで研磨して平坦化する工程とを備えることを特徴とする半導体装置の製造方法。
２．平坦化研磨の後に耐磨耗性膜を除去してなる特許請求の範囲第１項記載の半導体装置の製造方法。
３．シリコン半導体基板の主面上に絶縁膜としてＳｉＯ２膜を形成し、耐磨耗性膜としてＳｉ３Ｎ４膜を形成し、露出された基板には単結晶シリコン層をエピタキシャル成長によって形成してなる特許請求の範囲第１項又は第２項記載の半導体装置の製造方法。」（特許請求の範囲）であり、
「この方法は、第１図に示すように、シリコン基板１の表面に形成した厚さ１〜２μｍの熱酸化ＳｉＯ２膜２をフォトエッチングして素子領域となるべき部分を開口し、その上で開口されたシリコン基板１の表面に単結晶シリコン層３をエピタキシャル成長させる方法である。こうして形成せしめた単結晶シリコン層３を素子領域として、前記ＳｉＯ２膜を２を素子間分離領域として使用する。
　この技術によれば、ＬＯＣＯＳ法におけるようなバースビークの発生が全くないため、素子間分離領域の微細化を図り、素子の集積度を向上できる。しかしながらこの技術では、同図のようにエピタキシャル成長された単結晶シリコン層３の上部側面にＳｉＯ２膜２と所要の角度をなす傾斜面、所謂ファセット４が発生し易く、このファセット４が形成されると単結晶シリコン層３とＳｉＯ２膜２の境界部にＶ字型の溝が形成され平坦度が著しく損なわれる。そして、Ｖ字溝の存在により、以後の工程でゲード電極のパターニングの後もゲート材料がエッチングされずに溝中に残り、ゲート間がショートする等の信頼性を低下させる問題が生じることになる。・・・ファセットの発生は結晶学的に避けられないものである。」（第２頁左上欄第１２行〜同頁左下欄第５行）こと、
「〔発明の概要〕
　本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
　すなわち、半導体基板の主面上に絶縁膜と耐磨耗性膜を形成した後これをパターニングし、その開口部に新たに単結晶層を充分厚く形成しかつこれを前記絶縁膜表面と一致するまで研磨して平坦化することにより、素子間分離領域を微細化して素子の集積度を向上すると共に、素子領域と素子間分離領域の上面を一致させてその平坦化を達成することができ、これにより信頼性の向上を図ることもできる。」（第２頁右下欄第８〜２０行）こと、
「［実施例］
　第２図は本発明をＮチャネルＭＯＳＯＬＳＩに適用した実施例を示し、特に素子間分離構造の製造プロセスを中心に示すものである。
　先ず、第２図（Ａ）のようにＰ型のシリコン（半導体）基板１１を熱酸化して主面に１〜２μｍ厚のＳｉＯ２膜１２を形成し、その上にＣＶＤ（・・・）法によりＳｉ３Ｎ４１３を形成する。このＳｉ３Ｎ４膜１３は後述するように研磨時のストッパ層として作用するものであり、ストッパとしての機能を損なわない範囲でできるだけ薄く形成し、例えば５００〜１０００Å程度とする。
　次に、同図（Ｂ）のようにフォトレジスト膜１４をパターニングし、これをマスクとして前記Ｓｉ３Ｎ４膜１３とＳｉＯ２膜１２をパターンエッチングする。このとき、ＳｉＯ２膜１２は垂直にエッチングされることが好ましく、このためＲＩＥ（反応性イオンエッチング）法等の異方性の強いエッチング法を使用する。これにより、残されたＳｉＯ２膜１２ａは素子間分離領域として形成されることになる。
　次に、フォトレジスト膜１４を除去した後に同図（Ｃ）に示すようにシリコン基板１１の融出している部分のみに選択的にＰ型の単結晶シリコン層１５をエピタキシャル成長させる。この選択エピタキシャル成長は反応ガスとしてＳｉＨ２Ｃｌ２−ＨＣｌ−Ｈ２系を用い、ジボラン（Ｂ２Ｈ６）等の不純物ソースガスを使用する。そして、単結晶シリコン層１５は前記ＳｉＯ２膜１２ａよりも充分に厚く、すなわちＳｉＯ２膜１２ａの上に張り出すように形成する。これにより、ファセット（Ｖ型の溝）の発生を未然に防止することができる。
　しかる上で、同図（Ｄ）のようにシリコン基板ｌｌの表面を研磨し、ＳｉＯ２膜１２ａ上に張り出た単結晶シリコン層１５を研磨する。この研磨は単結晶シリコン層１５の表面がＳｉＯ２膜１２ａの表面と一致するまで、正確にはＳｉ３Ｎ４膜１３ａの表面と一致するまで行なう。研磨法には通常のシリコンウェーハの鏡面仕上げに用いられている方法が利用でき、即ち回転される研磨布にウェーハを押しつければよい。研磨材としては通常ＫＯＨのようなアルカリ性溶液にＳｉＯ２の微粉末を混ぜたスラリ−を用いる。このとき、単結晶シリコン層１５とＳｉＯ２膜１２ａとの研磨速度の比は１５：１程度でありＳｉＯ２膜１２ａがシリコン層１５の研磨に対するストッパとして作用できるが、ＳｉＯ２膜１２ａ上に形成したＳｉ３Ｎ４膜１３ａに対するシリコン層１５の研磨比は５０：１であり、ＳｉＯ２膜１２ａ単独の場合よりも格段に高い研磨比が得られ、前述した表面の一致、つまり平坦化を極めて高精度に行なうことができる。
　次に、同図（Ｅ）のようにシリコン層１５の表面を軽く酸化して厚さ２００〜３００Å程度の薄いＳｉＯ２膜１６を形成し、続いて熱りん酸等を用いてＳｉ３Ｎ４膜１３ａを同図（Ｆ）のようにエッチング除去する。このとき、シリコン層１５はＳｉＯ２膜１６によって被われているためエッチング液がシリコン層１５の表面を冒すのを防止できる。そして、その後にＳｉＯ２膜１６を除去すれば、同図（Ｇ）のようにＳｉＯ２膜１２ａを素子間分離領域とし、シリコン層を素子領域とした構造が完成される。
　なお、第３図は以上のようにして形成されたウェーハの素子領域に通常プロセスに従ってゲート絶縁膜１７，ゲート電極１８，ソース・ドレイン領域１９からなるＮチャネルＭＯＳトランジスタを形成したものである。」（第３頁左上第１行〜同頁右下欄第８行）ことが、第１図、第２図と共に記載されている。
　以上の記載から、刊行物１には、「半導体基板の主面上に絶縁膜（ＳｉＯ２膜１２）を形成する工程と、その上に耐磨耗性膜（Ｓｉ３Ｎ４膜１３）を形成する工程と、これら耐磨耗性膜（Ｓｉ３Ｎ４膜１３）と絶縁膜（ＳｉＯ２膜１２ａ）とを所定パターンに形成して開口部とし前記半導体基板の主面を部分的に露出させる工程と、この露出された前記半導体基板の主面上の開口部に単結晶シリコン膜をエピタキシャル成長させた新たな単結晶半導体層を前記耐磨耗性膜（Ｓｉ３Ｎ４膜１３ａ）上に張り出すように充分な厚さに形成する工程と、この単結晶半導体層をその表面が前記耐磨耗性膜（Ｓｉ３Ｎ４膜１３ａ）ないし絶縁膜（ＳｉＯ２膜１２ａ）の表面に一致するまで研磨して平坦化する工程と、次に、単結晶半導体層の表面を軽く酸化して薄い絶縁膜（ＳｉＯ２膜１６）を形成し、続いて耐磨耗性膜（Ｓｉ３Ｎ４膜１３ａ）をエッチング除去し、その後にこの薄い絶縁膜（ＳｉＯ２膜１６）を除去し、絶縁膜（ＳｉＯ２膜１２ａ）を素子間分離領域とし、単結晶シリコン層を素子領域としたことを特徴とする半導体装置の製造方法。」が示されている（以下、「刊行物１に記載の発明」という。）。
　
　原査定において拒絶の理由に引用された、本願出願前日本国内において頒布された特開平６−５３３１３号公報（以下、「刊行物２」という。）には、
「半導体装置の製造方法」（発明の名称）に関して、
「【請求項１】  シリコン基板上に絶縁膜のパターンを形成し、選択エピタキシャル成長法を用いて前記絶縁膜パターンの開孔部内に選択的に単結晶シリコン膜を堆積する半導体装置の製造方法において、前記単結晶シリコン膜を８８０℃以上９８０℃以下の温度で前記開口部内に絶縁膜パターンの表面を越える膜厚にまで選択成長せしめる工程と、前記単結晶シリコン膜の選択成長膜を前記絶縁膜パターンの高さに平坦化する単結晶シリコン膜の研磨工程とを含むことを特徴とする半導体装置の製造方法。」（請求項１）であり、
「【０００３】図５は従来の選択エピタキシャル法によって製造されたＮ型単結晶シリコン膜の断面図を示す。すなわち、Ｎ型単結晶シリコン膜３はＰ型シリコン基板１上に形成された絶縁膜パターン２の開口部を埋めるように絶縁膜の高さと等しい膜厚に堆積される。
【０００４】
【発明が解決しようとする課題】しかしながら、上述した従来の半導体装置の製造方法では、選択エピタキシャル成長された単結晶シリコン膜の分離絶縁酸化膜の近傍に多くの結晶欠陥が発生したり、或いは成長膜のコーナ部に異なる結晶面、すなわち、ファセット５が形成され段差を生じるので、分離絶縁酸化膜に接するようにＰＮ接合を形成すると、この接合のリーク電流は大きくなる。」こと、
「【００１３】図１及び図２は本発明の一実施例を示す工程順序図である。本実施例によれば、Ｐ型シリコン基板１上にＮ＋埋込層４がまず形成され、ついで膜厚１．５μｍの分離絶縁酸化膜パターン２がＮ＋埋込層４上に開口部を設けて形成される〔図１の分図（ａ）参照〕。つぎに、この開口部内のシリコン表面を適当な前処理により清浄化しＮ型シリコン単結晶膜３を選択成長せしめる。成長温度の一例として９００℃のときの成長条件は次の通りである。
【００１４】
【表２】
・・・省略・・・
【００１５】この際、単結晶シリコン膜３はコーナー部に発生するファセット５が図１の分図（ｂ）に示すように、膜厚１．５μｍの分離絶縁酸化膜３の表面より上になるように、例えば３μｍの厚さに成長される。またこのとき、抵抗率が０．８Ωｃｍになるようにフォスフィン・ガス（ＰＨ３）が添加される。ついでエチレン・ジアミン・ピロカテコール〔ＮＨ（ＣＨ２）４ＮＨ〕とシリカの微粉末を含む水溶液を研磨液として、ポリウレタン系の研磨パッドに圧力１００ｇ／ｃｍ２でウェハー表面を押しつけ、ウェハーを回転させながら研磨を行ない分離絶縁酸化膜２より上に出ているファセット５を含む単結晶シリコン膜３の部分をけずり落とす〔図２の分図（ａ）参照〕。以上の工程を経た単結晶シリコン膜３には既に述べた理由により結晶欠陥とファセットとが何れも生成されていない」ことが、図１、図２、図５と共に記載されている。
　以上の記載から、刊行物２には、「シリコン基板上に絶縁膜のパターンを形成して開口部を設け、選択エピタキシャル成長法を用いて前記絶縁膜パターンの開口部内に選択的に単結晶シリコン膜を堆積する半導体装置の製造方法において、前記単結晶シリコン膜を８８０℃以上９８０℃以下の温度で前記開口部内に絶縁膜パターンの表面を越える膜厚にまで選択成長せしめる工程と、前記単結晶シリコン膜の選択成長膜を前記絶縁膜パターンの高さに平坦化する単結晶シリコン膜の研磨工程とを含むことを特徴とする半導体装置の製造方法。」が示されている（以下、「刊行物２に記載の発明」という。）。
　
２　対比・判断
（１）刊行物１を主たる引用例とする場合。
　本願の請求項１に係る発明と刊行物１に記載の発明とを対比すると、
・刊行物１に記載の発明の「半導体基板の主面上」は、本願の請求項１に係る発明の「半導体基板上」に相当するので、刊行物１に記載の発明の「半導体基板の主面上に絶縁膜（ＳｉＯ２膜１２）を形成する工程」は、本願の請求項１に係る発明の「半導体基板上に絶縁膜を形成する工程」に相当し、
・刊行物１に記載の発明の「これら耐磨耗性膜（Ｓｉ３Ｎ４膜１３）と絶縁膜（ＳｉＯ２膜１２ａ）とを所定パターンに形成して開口部とし前記半導体基板の主面を部分的に露出させる工程」の内の「絶縁膜（ＳｉＯ２膜１２ａ）を所定パターンに形成して開口部とし前記半導体基板の主面を部分的に露出させる工程」は、本願の請求項１に係る発明の「前記絶縁膜に開口部を形成し、前記半導体基板の表面の一部を露出させる工程」に相当し、
・刊行物１に記載の発明の「この露出された前記半導体基板の主面上の開口部に単結晶シリコン膜をエピタキシャル成長させた新たな単結晶半導体層を前記耐磨耗性膜（Ｓｉ３Ｎ４膜１３ａ）上に張り出すように充分な厚さに形成する工程」において、この露出された前記半導体基板の主面上は、エピタキシャル成長の際の成長核になることは、当業者にとって明らかであり、また、前記耐磨耗性膜（Ｓｉ３Ｎ４膜１３ａ）の下側には、前記絶縁膜が設けられているので、単結晶半導体層を前記耐磨耗性膜（Ｓｉ３Ｎ４膜１３ａ）上に張り出すように充分な厚さに形成すると、単結晶半導体層は前記絶縁膜上にも張り出すように充分な厚さに形成することになり、「張り出す」ことと「はみだす」ことは、この場合には、同様の意味に解釈できるので、刊行物１に記載の発明の「この露出された前記半導体基板の主面上の開口部に単結晶シリコン膜をエピタキシャル成長させた新たな単結晶半導体層を前記耐磨耗性膜（Ｓｉ３Ｎ４膜１３ａ）上に張り出すように充分な厚さに形成する工程」は、本願の請求項１に係る発明の「この露出された部分を成長核に用いたエピタキシャル成長によって、前記開口部を充填し、かつ前記絶縁膜上にはみだす厚さの半導体層を形成する工程」に相当しており、
・また、刊行物１に記載の発明の「この単結晶半導体層をその表面が前記耐磨耗性膜（Ｓｉ３Ｎ４膜１３ａ）ないし絶縁膜（ＳｉＯ２膜１２ａ）の表面に一致するまで研磨して平坦化する工程」において、前記耐磨耗性膜（Ｓｉ３Ｎ４膜１３ａ）ないし絶縁膜（ＳｉＯ２膜１２ａ）が存在している部分は、開口部以外の部分であり、この単結晶半導体層をその表面が前記耐磨耗性膜（Ｓｉ３Ｎ４膜１３ａ）ないし絶縁膜（ＳｉＯ２膜１２ａ）の表面に一致するまで研磨すると、前記耐磨耗性膜（Ｓｉ３Ｎ４膜１３ａ）ないし絶縁膜（ＳｉＯ２膜１２ａ）の表面から、単結晶半導体層がなくなるのであるから、前記耐磨耗性膜（Ｓｉ３Ｎ４膜１３ａ）ないし絶縁膜（ＳｉＯ２膜１２ａ）の表面の単結晶半導体層は除去されており、刊行物１に記載の発明の「この単結晶半導体層をその表面が前記耐磨耗性膜（Ｓｉ３Ｎ４膜１３ａ）ないし絶縁膜（ＳｉＯ２膜１２ａ）の表面に一致するまで研磨して平坦化する工程」は、本願の請求項１に係る発明の「前記開口部外の前記半導体層を除去する工程」に相当し、
・また、刊行物１に記載の発明の「単結晶半導体層の表面を軽く酸化して薄い絶縁膜（ＳｉＯ２膜１６）を形成し、続いて耐磨耗性膜（Ｓｉ３Ｎ４膜１３ａ）をエッチング除去し、その後にこの薄い絶縁膜（ＳｉＯ２膜１６）を除去」する工程においては、単結晶半導体層の表面を軽く酸化して薄い絶縁膜（ＳｉＯ２膜１６）を形成し、その後にこの薄い絶縁膜（ＳｉＯ２膜１６）を除去することにより、単結晶半導体層の表面を結果的に除去して低くしているので、刊行物１に記載の発明の「単結晶半導体層の表面を軽く酸化して薄い絶縁膜（ＳｉＯ２膜１６）を形成し、続いて耐磨耗性膜（Ｓｉ３Ｎ４膜１３ａ）をエッチング除去し、その後にこの薄い絶縁膜（ＳｉＯ２膜１６）を除去」する工程は、本願の請求項１に係る発明の「前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程」の内の「前記開口部内の前記半導体層の上面を低くする工程」に相当する。
　してみると、本願の請求項１に係る発明と刊行物１に記載の発明とは、
「半導体基板上に絶縁膜を形成する工程と、
　前記絶縁膜に開口部を形成し、前記半導体基板の表面の一部を露出させる工程と、
　この露出された部分を成長核に用いたエピタキシャル成長によって、前記開口部を充填し、かつ前記絶縁膜上にはみだす厚さの半導体層を形成する工程と、
　前記開口部外の前記半導体層を除去する工程と、
　前記開口部内の前記半導体層の上面を低くする工程と
　を有することを特徴とする半導体装置の製造方法。」の点で一致し、
・本願の請求項１に係る発明は、半導体基板上に絶縁膜を形成する工程を有するのに対して、刊行物１に記載の発明は、半導体基板の主面上に絶縁膜（ＳｉＯ２膜１２）を形成する工程と、その上に耐磨耗性膜（Ｓｉ３Ｎ４膜１３）を形成する工程を有する点（以下、「相違点ア」という。）、
・本願の請求項１に係る発明は、前記絶縁膜に開口部を形成し、前記半導体基板の表面の一部を露出させる工程を有するのに対して、刊行物１に記載の発明は、これら耐磨耗性膜（Ｓｉ３Ｎ４膜１３）と絶縁膜（ＳｉＯ２膜１２ａ）とを所定パターンに形成して開口部とし前記半導体基板の主面を部分的に露出させる工程を有する点（以下、「相違点イ」という。）、
・本願の請求項１に係る発明では、前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程を有するのに対して、刊行物１に記載の発明では、開口部において「単結晶半導体層の表面を軽く酸化して薄い絶縁膜（ＳｉＯ２膜１６）を形成し、続いて耐磨耗性膜（Ｓｉ３Ｎ４膜１３ａ）をエッチング除去し、その後にこの薄い絶縁膜（ＳｉＯ２膜１６）を除去」する工程を有しており、単結晶半導体層の表面を結果的に除去して低くしているが、低くする度合いが、開口部の開口面よりも低くするかどうか、わからない点（以下、「相違点ウ」という。）、
　そこで、上記相違点ア〜ウについて検討する。
ｈ．相違点アについて
　刊行物１に記載の発明は、半導体基板の主面上に絶縁膜（ＳｉＯ２膜１２）を形成する工程と、その上に耐磨耗性膜（Ｓｉ３Ｎ４膜１３）を形成する工程を有するが、耐磨耗性膜（Ｓｉ３Ｎ４膜１３）は、研磨に対するストッパとして作用できる膜であり、当該技術分野の慣用技術の膜である。また、刊行物１には、「単結晶シリコン層１５とＳｉＯ２膜１２ａとの研磨速度の比は１５：１程度でありＳｉＯ２膜１２ａがシリコン層１５の研磨に対するストッパとして作用できるが、ＳｉＯ２膜１２ａ上に形成したＳｉ３Ｎ４膜１３ａに対するシリコン層１５の研磨比は５０：１であり、ＳｉＯ２膜１２ａ単独の場合よりも格段に高い研磨比が得られ、前述した表面の一致、つまり平坦化を極めて高精度に行なうことができる。」（第３頁左下欄第４〜１２行）という記載があり、ＳｉＯ２膜１２ａが単独でもシリコン層１５の研磨に対するストッパとして作用できることが、記載されている。さらに、刊行物２に記載の発明は、シリコン基板上に絶縁膜のパターンを形成するものであり、明記はされていないものの、シリコン基板上に絶縁膜のパターンを形成する前の工程として、シリコン基板上に絶縁膜を形成する工程を有することは、当業者にとって明らかであり、当該技術分野の慣用技術であるが、研磨工程を有するものであるにもかかわらず、耐磨耗性膜（Ｓｉ３Ｎ４膜１３）を形成する工程は有していない。
　してみると、刊行物１に記載の発明のように、半導体基板の主面上に絶縁膜（ＳｉＯ２膜１２）を形成する工程と、その上に耐磨耗性膜（Ｓｉ３Ｎ４膜１３）を形成する工程を有することに代えて、刊行物１に記載の、ＳｉＯ２膜１２ａが単独でもシリコン層１５の研磨に対するストッパとして作用できること、すなわち、耐磨耗性膜を形成する工程を有しないこと、あるいは、刊行物２に記載の発明のように、当該技術分野の慣用技術であるシリコン基板上に絶縁膜を形成する工程の次の工程として、耐磨耗性膜（Ｓｉ３Ｎ４膜１３）を形成する工程を有しないことは、当業者が適宜選択できた程度のことと認められる。
ｉ．相違点イについて
　刊行物１に記載の発明では、絶縁膜（ＳｉＯ２膜１２ａ）の上に耐磨耗性膜（Ｓｉ３Ｎ４膜１３）を有しているが、半導体基板の主面を部分的に露出させるための開口部を形成するにあたり、少なくとも、絶縁膜に開口部を形成する点では、本願の請求項１に係る発明と一致している。そして、耐磨耗性膜（Ｓｉ３Ｎ４膜１３）は、研磨に対するストッパとして作用できる膜として、当該技術分野の慣用技術の膜であるが、この膜については、刊行物２に記載の発明のように、シリコン基板上に絶縁膜を形成する工程の次の工程として、耐磨耗性膜（Ｓｉ３Ｎ４膜１３）を形成する工程を有しないこともあり、また、刊行物１に記載の、ＳｉＯ２膜１２ａが単独でもシリコン層１５の研磨に対するストッパとして作用できること、すなわち、耐磨耗性膜が用いられないこともあるなど、必要に応じて用いられる膜であるから、所定パターンに形成して開口部とし前記半導体基板の主面を部分的に露出させる工程において、所定パターンに形成する膜として、刊行物１に記載の発明のように、絶縁膜（ＳｉＯ２膜１２ａ）と耐磨耗性膜（Ｓｉ３Ｎ４膜１３）とを用いるか、刊行物２に記載の発明のように、絶縁膜のみを用いるかは、当業者が必要により適宜選択できた程度のことと認められる。
ｊ．相違点ウについて
　刊行物１に記載の発明では、開口部において「単結晶半導体層の表面を軽く酸化して薄い絶縁膜（ＳｉＯ２膜１６）を形成し、続いて耐磨耗性膜（Ｓｉ３Ｎ４膜１３ａ）をエッチング除去し、その後にこの薄い絶縁膜（ＳｉＯ２膜１６）を除去」する工程を有しており、単結晶半導体層の表面を結果的に除去して低くしているが、低くする度合いが、開口部の開口面よりも低くするかどうか、わからない。
　この点に関して、本願明細書の【００６１】段落には、「なお、本実施形態では、エピタキシャル層３の表面が熱酸化膜２の表面よりも下に位置するようにしたが、逆に熱酸化膜２の表面のほうが低くても良く、あるいは両者が同じ高さであっても良い。要は、エピタキシャル層３を熱酸化膜２よりも厚く、かつ熱酸化膜２上にはみだすように選択成長させた後、余剰なエピタキシャル層３を除去すれば、特性ばらつきの原因となるボイドおよびファセットを防止できるので、最終的な素子分離構造は適宜選択すれば良い。」という記載があり、この記載によれば、エピタキシャル層３（エピタキシャル成長による半導体層に相当）の表面が熱酸化膜２（絶縁膜に相当）の表面よりも下に位置するようにしたが、逆に熱酸化膜２の表面のほうが低くても良く、あるいは両者が同じ高さであっても良いのであるから、刊行物１に記載の発明において、単結晶半導体層の表面を結果的に除去して低くしているが、低くする度合いは、当業者が適宜選択できた程度のものであり、開口部の開口面よりも低くすることも当業者が適宜なし得た程度のことと認められる。
　また、周知例として示す特開平１０−２７０６５２号公報には、「図１（ａ）は、メモリセルのトランジスタ部を形成した後、単結晶Ｓｉ層５の選択エピタキシャル成長を行い、化学的機械的研磨（ＣＭＰ）法により平坦化したところである。・・・単結晶Ｓｉ層に対して、CMP 工程で生じた表面の損傷層を取り除くため、フッ化水素蒸気を使用したエッチングを行った」（【００３８】段落）ことが記載されており、この記載によれば、選択エピタキシャル成長による単結晶Ｓｉ層を平坦化した後の表面の損傷層を取り除くためにエッチングを行うことが示されている。また、「同図（ｄ）に示すように、まずＳＲＯ電極の表面に対して、ＣＭＰによって生じた損傷層を除去するため、逆スパッタを行った」（【００４２】段落）ことも、記載されている。
　そして、刊行物１に記載の発明では、開口部において「単結晶半導体層の表面を軽く酸化して薄い絶縁膜（ＳｉＯ２膜１６）を形成し、続いて耐磨耗性膜（Ｓｉ３Ｎ４膜１３ａ）をエッチング除去し、その後にこの薄い絶縁膜（ＳｉＯ２膜１６）を除去」する工程を有しており、単結晶半導体層の表面を結果的に除去して低くしているが、刊行物１に記載の発明における、開口部において単結晶半導体層の表面を軽く酸化して薄い絶縁膜（ＳｉＯ２膜１６）を形成し、その後にこの薄い絶縁膜（ＳｉＯ２膜１６）を除去して低くする代わりに、周知例として示す特開平１０−２７０６５２号公報に記載のように、単結晶Ｓｉ層を平坦化した後の表面に、直接、エッチングを行うことにより、低くすることも、当業者が必要により適宜選択できた程度のことと認められる。
　したがって、本願の請求項１に係る発明は、その出願前に国内において頒布された上記刊行物１、２に記載された発明及び周知技術に基づいて、当業者が容易に発明をすることができたものである。
　
（２）刊行物２を主たる引用例とする場合。
　本願の請求項１に係る発明と刊行物２に記載の発明とを対比すると、
・刊行物２に記載の発明の「シリコン基板」は、本願の請求項１に係る発明の「半導体基板」に相当し、
・刊行物２に記載の発明の「シリコン基板上に絶縁膜のパターンを形成して開口部を設け」る点において、開口部の開口は、シリコン基板上に設けられているので、シリコン基板の表面の一部が露出していることは、当業者にとって自明であるから、刊行物２に記載の発明の「シリコン基板上に絶縁膜のパターンを形成して開口部を設け」る点は、本願の請求項１に係る発明の「前記絶縁膜に開口部を形成し、前記半導体基板の表面の一部を露出させる工程」に相当し、
・刊行物２に記載の発明の「選択エピタキシャル成長法を用いて前記絶縁膜パターンの開口部内に選択的に単結晶シリコン膜を堆積する半導体装置の製造方法において、前記単結晶シリコン膜を８８０℃以上９８０℃以下の温度で前記開口部内に絶縁膜パターンの表面を越える膜厚にまで選択成長せしめる工程」において、選択エピタキシャル成長法を用いて前記絶縁膜パターンの開口部内に選択的に単結晶シリコン膜を堆積することは、開口部内のシリコン基板の表面の一部が露出されており、この露出された部分が選択エピタキシャル成長の成長核になることは、当業者にとって自明であり、また、単結晶シリコン膜を前記開口部内に絶縁膜パターンの表面を越える膜厚にまで選択成長せしめることは、図１（ａ）の記載も参照すると、本願の請求項１に係る発明の「前記開口部を充填し、かつ前記絶縁膜上にはみだす厚さの半導体層を形成する」ことに相当するので、刊行物２に記載の発明の「選択エピタキシャル成長法を用いて前記絶縁膜パターンの開口部内に選択的に単結晶シリコン膜を堆積する半導体装置の製造方法において、前記単結晶シリコン膜を８８０℃以上９８０℃以下の温度で前記開口部内に絶縁膜パターンの表面を越える膜厚にまで選択成長せしめる工程」は、本願の請求項１に係る発明の「この露出された部分を成長核に用いたエピタキシャル成長によって、前記開口部を充填し、かつ前記絶縁膜上にはみだす厚さの半導体層を形成する工程」に相当し、
・刊行物２に記載の発明の「前記単結晶シリコン膜の選択成長膜を前記絶縁膜パターンの高さに平坦化する単結晶シリコン膜の研磨工程」において、前記絶縁膜パターンの高さとは、開口部の高さのことであり、前記単結晶シリコン膜の選択成長膜を開口部の高さに平坦化するのであるから、開口部以外の単結晶シリコン膜は研磨により除去されてなくなることになり、刊行物２に記載の発明の「前記単結晶シリコン膜の選択成長膜を前記絶縁膜パターンの高さに平坦化する単結晶シリコン膜の研磨工程」は、本願の請求項１に係る発明の「前記開口部外の前記半導体層を除去する工程」に相当する。
　してみると、本願の請求項１に係る発明と刊行物２に記載の発明とは、
「絶縁膜に開口部を形成し、前記半導体基板の表面の一部を露出させる工程と、
　この露出された部分を成長核に用いたエピタキシャル成長によって、前記開口部を充填し、かつ前記絶縁膜上にはみだす厚さの半導体層を形成する工程と、
　前記開口部外の前記半導体層を除去する工程と
　を有することを特徴とする半導体装置の製造方法。」の点で一致し、
本願の請求項１に係る発明では、半導体基板上に絶縁膜を形成する工程を有するのに対して、刊行物２に記載の発明では、半導体基板上に絶縁膜を形成する工程については明記されていない点（以下、「相違点エ」という。）、本願の請求項１に係る発明では、前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程を有するのに対して、刊行物２に記載の発明では、前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程を有してはいない点（以下、「相違点オ」という。）で相違している。
　そこで、上記相違点エ、オについて検討する。
ｋ．相違点エについて
　刊行物２に記載の発明は、シリコン基板上に絶縁膜のパターンを形成するものであり、明記はされていないものの、シリコン基板上に絶縁膜のパターンを形成する前の工程として、シリコン基板上に絶縁膜を形成する工程を有することは、当業者にとって明らかであり、当該技術分野の慣用技術である。
　また、刊行物１に記載の発明には、絶縁膜（ＳｉＯ２膜１２ａ）を所定パターンに形成して開口部とし半導体基板の主面を部分的に露出させるにあたり、「半導体基板の主面上に絶縁膜（ＳｉＯ２膜１２）を形成する工程」が記載されている。
　さらに、周知例として示す特開平９−２８３４４０号公報には、「【００１５】・・・図１は、本発明にかかる選択エピタキシャル膜の製造工程を示したものである。  図１（Ａ）に示したように、（１００）シリコン基板１上全面に、シリコン基板の熱酸化により、膜厚２００（ｎｍ）の酸化膜２を形成する。引き続き、図示しないレジスト膜を酸化膜２上全面に形成し、通常の写真食刻法により、所望の部分に開口部を設ける。この開口部より露出した酸化膜をエッチング除去し、（１００）シリコン基板１上に開口部を有する酸化膜２を形成する（図１（Ａ））。
【００１６】引き続き、上記の酸化膜２をマスクとして、シリコンエピタキシャル成長を行い、７０（ｎｍ）のシリコン選択エピタキシャル膜３を形成する。」という記載があり、この記載によれば、シリコン基板上に開口部を有する酸化膜を形成するにあたり（本願の請求項１に記載の「前記絶縁膜に開口部を形成」することに相当）、シリコン基板上全面に、酸化膜を形成することが示されており、本願の請求項１に係る発明の「半導体基板上に絶縁膜を形成する工程」に相当している。
ｌ．相違点オについて
　刊行物１に記載の発明では、単結晶半導体層を絶縁膜の表面に一致するまで研磨して平坦化する工程の次に、（開口部内の）単結晶半導体層の表面を軽く酸化して薄い絶縁膜（ＳｉＯ２膜１６）を形成し、・・・その後にこの薄い絶縁膜（ＳｉＯ２膜１６）を除去することが、記載されており、単結晶半導体層の表面を結果的に低くしているので、刊行物２に記載の発明における、前記単結晶シリコン膜の選択成長膜を前記絶縁膜パターンの高さに平坦化する単結晶シリコン膜の研磨工程の後において、刊行物１に記載のように、単結晶シリコン膜の表面を低くすることは、当業者が必要に応じて適宜なし得たことであり、阻害要因もない。
　また、周知例として示す特開平１０−２７０６５２号公報には、「図１（ａ）は、メモリセルのトランジスタ部を形成した後、単結晶Ｓｉ層５の選択エピタキシャル成長を行い、化学的機械的研磨（ＣＭＰ）法により平坦化したところである。・・・単結晶Ｓｉ層に対して、CMP 工程で生じた表面の損傷層を取り除くため、フッ化水素蒸気を使用したエッチングを行った」（【００３８】段落）ことが記載されており、この記載によれば、選択エピタキシャル成長による単結晶Ｓｉ層を平坦化した後の表面の損傷層を取り除くためにエッチングを行うことが示されているし、また、「同図（ｄ）に示すように、まずＳＲＯ電極の表面に対して、ＣＭＰによって生じた損傷層を除去するため、逆スパッタを行った」（【００４２】段落）ことも、記載されているので、刊行物２に記載の発明における、前記単結晶シリコン膜の選択成長膜を前記絶縁膜パターンの高さに平坦化する単結晶シリコン膜の研磨工程の後において、周知例として示す特開平１０−２７０６５２号公報に記載のように、研磨により、単結晶シリコン膜の表面に損傷層が生じた場合に、単結晶Ｓｉ層の表面の損傷層を取り除くためにエッチングを行うことを適用すると、単結晶Ｓｉ層の表面は、開口部の開口面よりも低くなることになり、本願の請求項１に係る発明における、前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程に相当することになり、このエッチングを行うことを適用することに、阻害要因はない。
　したがって、本願の請求項１に係る発明は、その出願前に国内において頒布された上記刊行物１、２に記載された発明及び周知技術に基づいて、当業者が容易に発明をすることができたものである。
　
３　むすび
　以上のとおり、本願の請求項１に係る発明は、特許法第２９条第２項の規定により特許を受けることができないものであるので、他の請求項に係る発明についての検討をするまでもなく、本願は拒絶すべきものである。
　よって、結論のとおり審決する。