(57)【要約】  高周波帯での周波数特性を良好にすることが可能な素子収納用パッケージおよび実装構造体を提供することを目的とする。素子収納用パッケージ２は、上面に素子３を実装する実装領域Ｒを有する基板４と、実装領域Ｒを取り囲むように基板４の上面に配置されているとともに、貫通部Ｔを有する枠体５と、貫通部Ｔに挿通された入出力端子６とを備えている。入出力端子６は、積層構造体61と、信号導体と、接地導体と、信号リード端子62および接地リード端子63を有している。積層構造体61は、信号導体の接続部の上方に、層間の接地導体が形成されていない接地導体非形成領域を有するとともに、枠体５の外側に位置する側面に、接地導体に電気的に接続された外部接地導体65を有している。
2015030093.tif 000002
【特許請求の範囲】
【請求項１】
上面に素子を実装する実装領域を有する基板と、前記実装領域を取り囲むように前記基板の上面に配置されているとともに、一部に内側および外側を貫通した貫通部を有する枠体と、前記貫通部に挿通された入出力端子とを備え、
前記入出力端子は、前記枠体の内側および前記枠体の外側に位置する、複数の絶縁層を積層した積層構造体と、前記積層構造体に設けられた、前記枠体の内側における上部から前記枠体の外側に位置する下部にまで設けられた信号導体と、前記積層構造体の層間に層状に設けられた接地導体と、前記枠体の外側に位置し、前記積層構造体の下部において前記信号導体に接続された、前記信号導体に高周波信号を入出力する信号リード端子と、前記積層構造体の下部において前記接地導体に接続された、前記信号リード端子に隣接する接地リード端子とを有し、
前記信号導体は、前記積層構造体の下面に前記信号リード端子との接続部を有し、
前記積層構造体は、前記信号導体の接続部の上方に、層間の前記接地導体が形成されていない接地導体非形成領域を有するとともに、前記枠体の外側に位置する側面に、前記接地導体に電気的に接続された外部接地導体を有していることを特徴とする素子収納用パッケージ。
【請求項２】
請求項１に記載の素子収納用パッケージであって、
前記外部接地導体は、前記接地導体非形成領域を取り囲む領域に設けられていることを特徴とする素子収納用パッケージ。
【請求項３】
請求項１または請求項２に記載の素子収納用パッケージであって、
前記積層構造体の前記枠体の外側に位置する側面には凹部が形成されており、前記外部接地導体が前記凹部内に設けられていることを特徴とする素子収納用パッケージ。
【請求項４】
請求項１に記載の素子収納用パッケージと、
前記素子収納用パッケージの前記実装領域に実装された素子とを備えたことを特徴とする実装構造体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、素子を実装することが可能な素子収納用パッケージ、および素子を実装した実装構造体に関する。
【背景技術】
【０００２】
近年、半導体素子、発光ダイオード、圧電素子、水晶振動子、レーザーダイオードまたはフォトダイオード等の素子を実装することが可能な小型の素子収納用パッケージが開発されている（例えば、特開２００４−１５３１６５号公報参照）。【０００３】
このような素子収納用パッケージは、基板と、貫通部を有し、基板の上面に配置された枠体と、枠体の貫通部に挿通され、枠体の内側に一部が配置された入出力端子と備え、入出力端子の下部に枠体の内側および枠体の外側を電気的に接続する信号リード端子が取り付けられている。【０００４】
特に、光通信、マイクロ波通信またはミリ波通信等の高周波信号を用いる高周波用の素子収納用パッケージでは、高周波帯になればなるほど、周波数特性を制御することが難しく、高周波回路設計が困難になるという技術的課題がある。具体的には、入出力端子における信号導体と接地導体との間で発生する寄生容量や電界分布が、高周波帯になればなるほど素子収納用パッケージの周波数特性に影響を与える。【０００５】
本発明は、上記の課題に鑑みてなされたものであり、高周波帯での周波数特性を良好なものにすることが可能な素子収納用パッケージおよび実装構造体を提供することを目的とする。
【発明の概要】
【０００６】
本発明の実施形態に係る素子収納用パッケージは、上面に素子を実装する実装領域を有する基板と、実装領域を取り囲むように基板の上面に配置されているとともに、一部に内側および外側を貫通した貫通部を有する枠体と、貫通部に挿通された入出力端子とを備えている。入出力端子は、枠体の内側および枠体の外側に位置する、複数の絶縁層を積層した積層構造体を有している。また、入出力端子は、積層構造体に設けられた、枠体の内側における上部から枠体の外側に位置する下部にまで設けられた信号導体と、積層構造体の層間に層状に設けられた接地導体を有している。さらに、入出力端子は、枠体の外側に位置し、積層構造体の下部において信号導体に接続された、信号導体に高周波信号を入出力する信号リード端子と、積層構造体の下部において接地導体に接続された、信号リード端子に隣接する接地リード端子とを有している。信号導体は、積層構造体の下面に信号リード端子との接続部を有し、積層構造体は、信号導体の接続部の上方に、層間の接地導体が形成されていない接地導体非形成領域を有するとともに、枠体の外側に位置する側面に、接地導体に電気的に接続された外部接地導体を有している。
【図面の簡単な説明】
【０００７】
【図１】本発明の実施形態に係る素子収納用パッケージおよび実装構造体を一方向から見た分解斜視図である。
【図２】図１の素子収納用パッケージであって、蓋体を外した状態で他方向から見た斜視図である。
【図３】図１の素子収納用パッケージであって、蓋体を外した状態での平面図である。
【図４】図４の素子収納用パッケージであって、蓋体を外した状態での側面図である。
【図５】入出力端子を一方向から見た斜視図である。
【図６】入出力端子を他方向から見た斜視図である。
【図７】図５および図６に示す入出力端子の部分拡大図である。
【図８】本発明の実施形態に係る実装構造体の周波数特性を示したグラフである。
【図９】本発明の実施形態に係る素子収納用パッケージの変形例を示した側面図である。
【図１０】図９の素子収納用パッケージの入出力端子を一方向から見た斜視図である。
【図１１】図９の素子収納用パッケージの要部を拡大した側面図である。
【図１２】本発明の実施形態に係る素子収納用パッケージの変形例を示した斜視図である。
【図１３】本発明の実施形態に係る素子収納用パッケージの要部を拡大した側面図である。
【図１４】積層構造体の内部における信号導体および接地導体の積層構造の一部を示した斜視図である。
【図１５】積層構造体の内部における信号導体および接地導体の積層構造の一部を示した斜視図である。
【図１６】積層構造体の内部における信号導体および接地導体の積層構造の一部を示した斜視図である。
【図１７】積層構造体の内部における信号導体および接地導体の積層構造の一部を示した斜視図である。
【図１８】積層構造体の内部における信号導体および接地導体の積層構造の一部を示した斜視図である。
【図１９】積層構造体の内部における信号導体および接地導体の積層構造の一部を示した斜視図である。
【図２０】積層構造体の内部における信号導体および接地導体の積層構造の一部を示した斜視図である。
【図２１】積層構造体の内部における信号導体および接地導体の積層構造の一部を示した斜視図である。
【発明を実施するための形態】
【０００８】
［素子収納用パッケージおよび実装構造体］
実装構造体１は、図１に示すように、素子収納用パッケージ２と、素子収納用パッケージ２の実装領域Ｒに配置された素子３とを備えている。
【０００９】
素子３は台座３ａに実装される。台座３ａは、素子収納用パッケージ２の内部の実装領域Ｒに配置されている。台座３ａは、素子３を実装するものであって、素子３の高さ位置を調整することができる。台座３ａは、絶縁材料からなり、台座３ａの上面に素子３と電気的に接続される電気配線が形成されている。
【００１０】
素子３としては、例えば、半導体素子、トランジスタ、レーザーダイオード、フォトダイオードまたはサイリスタ等の能動素子、あるいは抵抗器、コンデンサ、太陽電池、圧電素子、水晶振動子またはセラミック発振子等の受動素子が挙げられる。
【００１１】
素子収納用パッケージ２は、図１および図２に示すように、基板４と、枠体５と、入出力端子６とを備えている。素子収納用パッケージ２は、高耐圧化、大電流化や大電力化または高速・高周波化に対応している素子を実装して機能させるのに適している。本実施形態は、素子３の一例として半導体素子を実装するものである。
【００１２】
基板４は、上面に素子３を実装する実装領域Ｒを有している。基板４は、矩形状の金属板であって、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金からなる。なお、基板４の熱伝導率は、例えば１５Ｗ／（ｍ・Ｋ）〜４５０Ｗ／（ｍ・Ｋ）の範囲に設定できる。基板４の熱膨張係数は、例えば３×１０−６／Ｋ〜２８×１０−６／Ｋの範囲に設定できる。
【００１３】
また、基板４の表面は、酸化腐食を防止するために、電気めっき法または無電解めっき法を用いて、ニッケルまたは金等の金属層が形成されている。なお、金属層の厚みは、例えば０．５μｍ〜９μｍの範囲に設定できる。
【００１４】
枠体５は、実装領域Ｒを取り囲むように基板４の上面に配置されている。なお、枠体５は、基板４の上面に、ろう材などの接合部材を介して接合されている。また、枠体５には、一部に内側および外側を貫通した、複数の貫通部Ｔが形成されている。この貫通部Ｔには、入出力端子６が挿通されている。また、複数の貫通部Ｔのうち１個の貫通部Ｔには、光ファイバからの光を枠体５の内側まで通す筒状部材５ｃが挿入固定されている。
【００１５】
枠体５の材料は、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金が挙げられる。なお、枠体５の熱伝導率は、例えば１５Ｗ／（ｍ・Ｋ）〜４５０Ｗ／（ｍ・Ｋ）の範囲に設定されている。枠体５の熱膨張係数は、例えば３×１０−６／Ｋ〜２８×１０−６／Ｋの範囲に設定できる。
【００１６】
入出力端子６は、枠体５の内側および枠体５の外側を電気的に接続する機能を有する。入出力端子６は、枠体５の貫通部Ｔに挿通されている。すなわち、図２および図３に示すように、入出力端子６の一部は、枠体５の内側に位置しているとともに、入出力端子６の他の一部は枠体５の外側に位置している。
【００１７】
また、入出力端子６は、積層構造体61と、複数の信号リード端子62と、複数の接地リード端子63とを備えている。なお、信号リード端子62および接地リード端子63は、棒状であって、外部のマザーボード上に実装される箇所が平らであり、マザーボードの上面と入出力端子の下面とが接触しないように、一部が折れ曲がっている。
【００１８】
積層構造体61は、積層体61ａおよび複数の電極端子61ｂを有している。積層体61ａは、複数の絶縁層および複数の接地導体Ｇが交互に積層されてなる。
【００１９】
絶縁層は誘電体からなる。絶縁層としては、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミックス等のセラミック材料が用いられる。
【００２０】
接地導体Ｇは、接地電位に設定される導体層である。また、接地導体Ｇは、積層構造体61の層間に層状に設けられている。接地導体Ｇは導電性材料で形成され、導電性材料としては、例えば、タングステン、モリブデンまたはマンガン等の金属材料、あるいはこれらの金属材料を含有する合金が挙げられる。
【００２１】
積層体61ａの内部には、複数の信号導体Ｓが形成されている。信号導体Ｓは、接地導体Ｇに接触しないように積層構造体61の上部611から下部612にかけて形成されている。具体的には、信号導体Ｓは、積層構造体61において、枠体５の内側における上部611から枠体５の外側に位置する下部612にまで設けられている。信号導体Ｓは、積層構造体61の上部611に位置する複数の電極端子61ｂおよび積層構造体61の下部612に位置する複数の電極端子61ｂを接続している。ここで、積層構造体61の下部612に位置する複数の電極端子61ｂが、信号リード端子62との接続部Ｃである。なお、信号導体Ｓは接地導体Ｇと同じ材料で形成できる。
【００２２】
積層構造体61は、信号リード端子62との接続部Ｃである電極端子61ｂ上方に、層間の接地導体Ｇが形成されていない接地導体非形成領域Ｎを有している。ここで、図１４〜図２１を用いて、接地導体非形成領域Ｎを説明する。図１４〜図２０にかけて、積層構造体61内の信号導体Ｓが階段状に設けられるとともに接地導体Ｇの層数が増えている。なお、図２１は、図２０で示した構造に外部接地導体65を追加した構造を示している。
【００２３】
高周波用の素子収納用パッケージ２では、外部の電子機器、具体的にはマザーボード上に実装する際に、マザーボード上の電気配線に信号リード端子62および接地リード端子63を接続する。特に、４０ＧＨｚ以上の高周波帯で用いる素子収納用パッケージ２では、信号リード端子62をマザーボード上に直接実装して高周波信号を伝送する際に、信号リード端子62と電極端子61ｂとの接続部Ｃとマザーボードとの間や、信号リード端子62と電極端子61ｂとの接続部Ｃと積層体61ａの内部に設けられた接地導体Ｇとの間で寄生容量が大きくなることから、接続部Ｃにおいて特性インピーダンスが小さくなる。よって、入出力端子６は、高周波信号が接続部Ｃを伝送する際の挿入損失や反射損失が劣化するが、周波数特性の更なる向上を目指している。そこで、信号リード端子62と電極端子61ｂとの接続部Ｃの上方に、接地導体Ｇが設けられない接地導体非形成領域Ｎを設け、接続部Ｃの周囲における接地導体Ｇの面積を減らすことで、接続部Ｃにおける寄生容量成分を減らすとともに、接続部Ｃにおける特性インピーダンスを大きくしている。さらに、電極端子61ｂと信号リード端子62との接続部Ｃから積層体61ａを介して接地導体非形成領域Ｎ内を分布する電界を積層体61ａ内に閉じ込めるとともに、接続部Ｃの周囲における電界分布を安定化させるため、積層体61ａの枠体５の外側に位置する側部613に外部接地導体65を設けている。よって、枠体５の外側に位置する積層体61ａの側部613に、接地導体非形成領域Ｎの一部と、信号リード端子62、電極端子61ｂおよび接続部Ｃを取り囲むように、接地導体Ｇに電気的に接続された外部接地導体65を設けることにより、入出力端子６の内外の電界分布の影響によって、周波数特性が悪化するのを抑制することができる。即ち、信号リード端子62、電極端子61ｂ、接続部Ｃ、信号導体Ｓおよび接地導体非形成領域Ｎの間で生じる電界分布に起因する、積層体61ａ内の伝送線路に発生する不要な高周波信号の共振を抑制できる。
【００２４】
接地導体非形成領域Ｎは、図１５に示すように、信号リード端子62との接続部Ｃである電極端子61ｂの周囲であって、積層構造体61の側面から積層構造体61の内部にかけて設けられている。なお、接地導体非形成領域Ｎは、信号リード端子62に沿った方向の長さが０．１ｍｍ〜１ｍｍであって、信号リード端子62に直交した方向の長さが１ｍｍ〜１０ｍｍに設定されている。
【００２５】
また、本実施形態では、積層構造体61の上部611に立壁部64が配置されている。また、図５に示す一点鎖線Ｉは、積層体61ａ（積層構造体61）および立壁部64の区切を示す仮想線である（図６、図７、図１０、図１１および図１３についても同様である）。
【００２６】
複数の電極端子61ｂは、積層構造体61の上部611および下部612に配置されている。図３および図５に示すように、積層構造体61の上部611に位置する電極端子61ｂは、一定方向に配列している。同様に、積層構造体61の下部612に位置する電極端子61ｂも、一定方向に配列している。なお、電極端子61ｂは接地導体Ｇと同じ材料で形成できる。
【００２７】
積層構造体61の上部611に位置する複数の電極端子61ｂは、枠体５の内側に位置しており、例えば、ボンディングワイヤなどによって素子３、または台座３ａの上面に形成され、素子３に接続された電気配線と電気的に接続される。これによって、素子３は入出力端子６と電気的に接続される。一方、積層構造体61の下部612に位置する複数の電極端子61ｂは、枠体５の外側に位置しており、半田や銀ろう材等の導電性の接合部材を介して複数の信号リード端子62または接地リード端子63に接続されている。なお、各端子の間の距離は、ＧＳＳＧの配列であって、狭ピッチに設定されている。具体的には、信号リード端子62と隣接した信号リード端子62の間の距離は０．５ｍｍ〜５ｍｍに、信号リード端子62と隣接した接地リード端子63の間の距離は０．４ｍｍ〜４ｍｍに設定されている。
【００２８】
また、積層構造体61は、枠体５の外側に位置する側面としての側部613に、外部接地導体65が形成されている。なお、図３に示すように、この側部613は、平面視して信号リード端子62および接地リード端子63に交差する部分である。
【００２９】
外部接地導体65は積層構造体61の外部に形成されている。すなわち、外部接地導体65は、積層構造体61の外表面に露出している。外部接地導体65は接地電位に設定されている導体である。また、外部接地導体65は接地リード端子63に電気的に接続されている。また、外部接地導体65は接地導体Ｇと同じ材料で形成できる。なお、図７については、外部接地導体65の形成領域を斜線で示している（図１１および図１３についても、同様である）。
【００３０】
図６および図７に示すように、外部接地導体65は、積層構造体61の側部613において、信号リード端子62の直上に位置する領域Ｅを取り囲むように形成されている。また、本実施形態の外部接地導体65は、各々の信号リード端子62の直上に位置する各々の領域Ｅを取り囲むように形成されている。さらに、本実施形態では、各々の領域Ｅを取り囲む外部接地導体65同士が接続されていることで、積層構造体61の側部613に位置する外部接地導体65が連続して一体的に形成されている。
【００３１】
また、図６および図７に示すように、領域Ｅを取り囲む外部接地導体65の直下には接地リード端子63が配置されている。また、外部接地導体65は接地リード端子63に電気的に接続されている。これによって、外部接地導体65を接地電位にすることができる。
【００３２】
なお、本実施形態では、積層構造体61の側部613には凹部が形成されており、この凹部内に外部接地導体65を形成している（図１０、図１１、図１２および図１３についても同様である）。これによって、例えば導電性を有する外部部材が外部接地導体65に接触することを低減できる。外部部材が外部接地導体65に接触することを低減することで、外部接地導体65が損傷することを抑制できる。また、外部部材が信号リード端子62に接触している場合には、信号リード端子62および外部接地導体65が短絡することを抑制できる。なお、凹部は、図１３に示すように、側面視して、上下方向の長さが１ｍｍ〜１０ｍｍに、平面方向の長さが１ｍｍ〜１０ｍｍに、内部に窪んだ深さが０．１ｍｍ〜１ｍｍに設定されている。
【００３３】
信号リード端子62は、信号導体Ｓに高周波信号を入出力する。具体的には、外部の電子機器等から積層構造体61に高周波信号を供給する機能を有する。信号リード端子62は、半田、銀ろう材等の導電性接合部材を介して積層構造体61の下部612に位置する電極端子61ｂに接続されている。なお、本実施形態の信号リード端子62は、外部の電子機器等から印加された高周波信号を積層構造体61および台座３ａを介して素子３に印加している。
【００３４】
図７に示すように、複数の信号リード端子62は、１個または２個の接地リード端子63を挟んで一定方向に配列している。各々の信号リード端子62は各々の電極端子61ｂに接続されている。
【００３５】
接地リード端子63は、接地電位となる。具体的には、外部の電子機器等と共通の接地電位に接続する機能を有する。接地リード端子63は、半田、銀ろう材等の導電性接合部材を介して積層構造体61の下部612に位置する電極端子61ｂに接続されている。また、接地リード端子63は、電極端子61ｂおよび積層体61ａの接地導体Ｇを介して外部接地導体65に接続されている。また、図６および図７に示すように、接地リード端子63は、１個の信号リード端子62の両側に配置されている。
【００３６】
信号リード端子62および接地リード端子63の材料としては、導電性材料が挙げられ、導電性材料としては例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金からなる。
【００３７】
図８は、本実施形態に係る実装構造体１の周波数特性（Ｓパラメータ）（反射損失：Return Loss”S11”、挿入損失：Insertion Loss”S21”）のシミュレーション結果を示したグラフである。図８のグラフでは、本実施形態に係る実装構造体１の周波数特性は実線で、比較例の実装構造体は点線で示している。なお、比較例の実装構造体は、積層構造体61が、枠体５の外側に位置する側部613に外部接地導体65を有していない。
【００３８】
反射損失値は、周波数が０ＧＨｚから高周波数になるにつれて緩やかに０ｄＢに近付いていくが、45ＧＨｚ近傍の特定の周波数を超えると急激に０ｄＢに近付く。また、挿入損失値は、周波数が０ＧＨｚで０ｄＢであるが、高周波数になるにつれて、徐々に０ｄＢからのずれが大きくなり、45ＧＨｚ近傍の特定の周波数を超えると急激に０ｄＢからずれる。上記特定の周波数はいわゆる共振周波数である。
【００３９】
信号導体Ｓは、積層構造体61の内部で、複数の絶縁層および複数の接地導体Ｇを通過している。また、信号導体Ｓは、複数の接地導体Ｇにおいて、接地導体Ｇが形成されていない領域を通過することで、積層構造体61内に電気信号が伝送される伝送線路を形成することができる。
【００４０】
また、積層構造体61は、枠体５の外側に位置する側部613において、信号リード端子62の直上の領域Ｅを取り囲むように形成された外部接地導体65を有することで、信号リード端子62と電極端子61ｂとの接続部Ｃで発生する電界を接地導体非形成領域Ｎを介して接地導体Ｇおよび外部接地導体65に向かって分布させることができるとともに、積層構造体61の上部611から下部612にかけて積層体61ａの内部に形成される信号導体Ｓから発生する電界を外部接地導体65に向かって分布させることができる。これによって、信号リード端子62と電極端子61ｂとの接続部Ｃおよび信号導体Ｓからの電界分布が大きく広がることを抑制し、積層体61ａ内の伝送線路に生じる不要な共振を抑制できることから、入出力端子６の周波数特性を向上できる。したがって、高周波帯における信号リード端子62と電極端子61ｂとの接続部Ｃ、信号導体Ｓ、接地導体非形成領域Ｎおよび外部接地導体65の間の電界分布に依存して、積層体61ａ内の伝送線路に発生する高周波信号の不要な共振を抑制できる。
【００４１】
その結果、例えば30ＧＨｚ〜40ＧＨｚの高周波帯において反射損失値を低くすることができる。図８に示すように、外部接地導体65が形成されていない比較例では、周波数が30ＧＨｚ〜40ＧＨｚの高周波帯において、−17ｄＢより大きな反射損失値を示している。これに対して、本実施形態に係る実装構造体１では、周波数が例えば30ＧＨｚ〜40ＧＨｚの高周波帯において、−21ｄＢよりも小さな反射損失値を示しているので、本実施形態に係る実装構造体１は反射損失値が低くなっていることが確認できる。
【００４２】
また、積層構造体61は、枠体５の外側に位置する側部613において、信号リード端子62の直上の領域Ｅを取り囲むように形成された外部接地導体65を有することで、例えば30ＧＨｚ〜40ＧＨｚの高周波帯において挿入損失値を０ｄＢに近付けることができる。図８は、周波数が30ＧＨｚ〜40ＧＨｚの高周波帯において、外部接地導体65が形成されていない比較例の挿入損失値を示す曲線が、本実施形態に係る実装構造体１の挿入損失値を示す曲線よりも下方に位置しており、実装構造体１の挿入損失値を示す曲線が上方（０ｄＢ側）に位置していることを示している。したがって、本実施形態に係る実装構造体１は挿入損失値を０ｄＢに近付けられることが確認できる。
【００４３】
以上より、本実施形態に係る実装構造体１では、積層構造体61が、枠体５の外側に位置する側部613において、信号リード端子62の直上の領域Ｅを取り囲むように形成された外部接地導体65を有することで、高周波帯での周波数特性を良好にすることができる。
【００４４】
枠体５の上面には、シールリング７がろう材などの接合部材を介して配置されている。シールリング７は、枠体５および蓋体８を接続する機能を有する。なお、シールリング７は、蓋体８とのシーム溶接性に優れた、例えば銅、タングステン、鉄−ニッケル−コバルト等の金属、あるいはこれらの金属を複数種含む合金からなる。なお、シールリング７の熱膨張係数は、例えば４×１０−６／Ｋ〜１６×１０−６／Ｋの範囲に設定できる。
【００４５】
蓋体８は、枠体５で囲まれる領域を気密封止する機能を有する。また、蓋体８は、枠体５の内側に位置する素子３を覆うように、シールリング７の上面に配置されている。枠体５で囲まれた領域は、真空状態または窒素ガス等が充填されており、蓋体８をシールリング７上に配置することで、枠体５で囲まれる領域を気密封止された状態にすることができる。蓋体８は、所定雰囲気で、シールリング７上に載置され、シーム溶接を行なうことによりシールリング７上に接合される。
【００４６】
蓋体８は、例えば、銅、タングステン、鉄−ニッケル−コバルト等の金属、またはこれらの金属を複数種含む合金、もしくは酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体もしくはガラスセラミックス等のセラミックスからなる。
【００４７】
本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
【００４８】
上記実施形態では、積層構造体61の側部613に形成された外部接地導体65が一体的に形成されているが、これには限定されない。すなわち、図９〜図１３に示すように、外部接地導体65を分割させて各々の領域Ｅを取り囲んでいても、上記実施形態で説明した効果と同様の効果を奏する。
【００４９】
また、上記実施形態では、外部接地導体65が、信号リード端子62の直上に位置する領域Ｅの全周を取り囲むように形成されているが、これには限定されない。
【００５０】
すなわち、図９〜図１３に示すように、領域Ｅの周囲に位置する外部接地導体65の一部に隙間を形成させても、上記実施形態で説明した効果と同様の効果を奏する。なお、本変形例では、各領域Ｅの１個の角部近傍に外部接地導体65を形成していない。
【００５１】
さらに、積層構造体61は、信号リード端子62および接地リード端子63と電極端子61ｂとを接合する、半田や銀ろう材などの導電性接合部材が外部接地導体65を介して濡れ広がることを抑制できる。したがって、積層構造体61は、信号リード端子62および接地リード端子63と電極端子61ｂとの接合部に設けられる導電性接合部材が所望の量より少なくなることを抑制でき、信号リード端子62および接地リード端子63と電極端子61ｂとの接合信頼性を向上できる。
【００５２】
［素子収納用パッケージおよび実装構造体の製造方法］
図１に示す素子収納用パッケージ２および実装構造体１の製造方法を説明する。
【００５３】
まず、基板４、枠体５、信号リード端子62、接地リード端子63およびシールリング７を作製する。基板４、枠体５、信号リード端子62、接地リード端子63およびシールリング７は、溶融した金属材料を型枠に鋳込んで固化させたインゴットに対して、従来周知の圧延加工または打抜加工等の金属加工法を用いることで、所定形状に作製される。
【００５４】
次に、積層構造体61、信号リード端子62および接地リード端子63を有する入出力端子６を作製する。まず、酸化アルミニウム、酸化珪素、酸化マグネシウムおよび酸化カルシウム等の原料粉末に、有機バインダー、可塑剤または溶剤等を添加混合して混合物をシート状に形成し、グリーンシートを準備する。なお、この際、グリーンシートの所定箇所に貫通孔を形成しておく。
【００５５】
次に、電極端子61ｂ、接地導体Ｇ、信号導体Ｓおよび外部接地導体65の原料となる、タングステンまたはモリブデン等の高融点金属粉末を準備し、この粉末に有機バインダー、可塑剤または溶剤等を添加混合して金属ペーストを準備する。そして、この金属ペーストを未焼成のグリーンシートの所定位置に印刷する。この際に、金属ペーストを貫通孔にも印刷することで、金属ペーストを貫通孔の内面に形成する。
【００５６】
そして、グリーンシートの貫通孔を分断するように、未焼成のグリーンシートを所定形状に型抜きする。これによって、貫通孔の内面に形成された金属ペーストは、所定形状のグリーンシートの側面に形成された状態になる。
【００５７】
次に、上記グリーンシートを複数形成して、グリーンシートの側面に形成された金属ペーストが上下方向に配列するように、グリーンシートを複数積層させる。そして、グリーンシートの積層体を所定の温度で同時に焼成することで、側部613に領域Ｅ、外部接地導体65ならびに積層構造体61の上部611および下部612に電極端子61ｂを有する積層構造体61を作製できる。そして、信号リード端子62および接地リード端子63を積層構造体61の下部612に形成された電極端子61ｂにろう材で接合することで、入出力端子６を作製できる。
【００５８】
次に、枠体５の貫通部Ｔに筒状部材５ｃをろう材を介して嵌めて接続する。そして、基板４、枠体５および入出力端子６をろう材を介して接続する。このようにして、素子収納用パッケージ２を作製することができる。
【００５９】
次に、台座３ａおよび素子３を準備する。そして、素子収納用パッケージ２の実装領域Ｒに台座３ａをろう材を介して配置する。さらに、台座３ａ上に素子３を実装して、素子３の電極と枠体５内の入出力端子６の積層構造体61の上部611に設けられた電極端子61ｂとをボンディングワイヤを介して電気的に接続する。このようにして、実装構造体１を作製することができる。最後に、実装構造体１にシールリング７および蓋体８を取り付ける。
【図１】
2015030093.tif 000003
【図２】
2015030093.tif 000004
【図３】
2015030093.tif 000005
【図４】
2015030093.tif 000006
【図５】
2015030093.tif 000007
【図６】
2015030093.tif 000008
【図７】
2015030093.tif 000009
【図８】
2015030093.tif 000010
【図９】
2015030093.tif 000011
【図１０】
2015030093.tif 000012
【図１１】
2015030093.tif 000013
【図１２】
2015030093.tif 000014
【図１３】
2015030093.tif 000015
【図１４】
2015030093.tif 000016
【図１５】
2015030093.tif 000017
【図１６】
2015030093.tif 000018
【図１７】
2015030093.tif 000019
【図１８】
2015030093.tif 000020
【図１９】
2015030093.tif 000021
【図２０】
2015030093.tif 000022
【図２１】
2015030093.tif 000023
【手続補正書】
【提出日】平成28年11月2日(2016.11.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
上面に素子を実装する実装領域を有する基板と、前記実装領域を取り囲むように前記基板の上面に配置されているとともに、一部に内側および外側を貫通した貫通部を有する枠体と、前記貫通部に挿通された入出力端子とを備え、
前記入出力端子は、前記枠体の内側および前記枠体の外側に位置する、複数の絶縁層を積層した積層構造体と、前記積層構造体に設けられた、前記枠体の内側における上部から前記枠体の外側に位置する下部にまで設けられた信号導体と、前記積層構造体の層間に層状に設けられた接地導体と、前記枠体の外側に位置し、前記積層構造体の下部において前記信号導体に接続された、前記信号導体に高周波信号を入出力する信号リード端子と、前記積層構造体の下部において前記接地導体に接続された、前記信号リード端子に隣接する接地リード端子とを有し、
前記信号導体は、前記積層構造体の下面に前記信号リード端子との接続部を有し、
前記積層構造体は、前記信号導体の接続部の上方に、層間の前記接地導体が形成されていない接地導体非形成領域を有するとともに、前記枠体の外側に位置する側面に、前記接地導体に電気的に接続された外部接地導体を有しており、前記外部接地導体は、前記接地導体非形成領域を取り囲む領域に設けられていることを特徴とする素子収納用パッケージ。
【請求項２】
請求項１に記載の素子収納用パッケージであって、
前記積層構造体の前記枠体の外側に位置する側面には凹部が形成されており、前記外部接地導体が前記凹部内に設けられていることを特徴とする素子収納用パッケージ。
【請求項３】
請求項１に記載の素子収納用パッケージと、
前記素子収納用パッケージの前記実装領域に実装された素子とを備えたことを特徴とする実装構造体。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
本発明の実施形態に係る素子収納用パッケージは、上面に素子を実装する実装領域を有する基板と、実装領域を取り囲むように基板の上面に配置されているとともに、一部に内側および外側を貫通した貫通部を有する枠体と、貫通部に挿通された入出力端子とを備え
ている。入出力端子は、枠体の内側および枠体の外側に位置する、複数の絶縁層を積層した積層構造体を有している。また、入出力端子は、積層構造体に設けられた、枠体の内側における上部から枠体の外側に位置する下部にまで設けられた信号導体と、積層構造体の層間に層状に設けられた接地導体を有している。さらに、入出力端子は、枠体の外側に位置し、積層構造体の下部において信号導体に接続された、信号導体に高周波信号を入出力する信号リード端子と、積層構造体の下部において接地導体に接続された、信号リード端子に隣接する接地リード端子とを有している。信号導体は、積層構造体の下面に信号リード端子との接続部を有し、積層構造体は、信号導体の接続部の上方に、層間の接地導体が形成されていない接地導体非形成領域を有するとともに、枠体の外側に位置する側面に、接地導体に電気的に接続された外部接地導体を有しており、前記外部接地導体は、前記接地導体非形成領域を取り囲む領域に設けられている。
【国際調査報告】
2015030093.tif 000024
2015030093.tif 000025
2015030093.tif 000026
2015030093.tif 000027