【事件の表示】
　特願２００４−１８６６４４「逆多重化器を利用した表示装置」拒絶査定不服審判事件〔平成１７年　６月１６日出願公開、特開２００５−１５７２７３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１　手続の経緯  
　
 　本願は、平成１６年６月２４日（パリ条約による優先権主張２００３年１１月２７日、大韓民国）の出願であって、平成１９年１０月１１日付けで手続補正がなされ、平成２０年３月７日付けで拒絶査定がなされ、これに対して平成２０年６月２日に拒絶査定不服審判の請求がなされると共に、同日付けで手続補正がなされたものである。 
 　 
２　平成２０年６月２日付け手続補正についての補正却下の決定 
　
[補正却下の決定の結論] 
　
　平成２０年６月２日付け手続補正を却下する。 
　
[理由］独立特許要件違反 
　
 　平成２０年６月２日付け手続補正（以下「本件補正」という。）により、本件補正前の請求項１は、 
「【請求項１】 
　画像を示すデータ電流を伝達する複数のデータ線と前記データ線と電気的に連結されている複数の画素回路を含む表示領域と、
　複数の第１信号線と、
　前記複数の第１信号線に電気的に連結されて前記データ電流に対応する第１電流を時分割し、前記第１信号線に伝達するデータ駆動部と、
　前記複数の第１信号線から前記第１電流を各々受信する複数の逆多重化器と前記逆多重化器に各々電気的に連結され、制御信号に応答して前記複数の第１信号線に前記第１電流に対応するプレチャージ電流を伝達するプレチャージ部を含む逆多重化部と、
　を含み、
　前記逆多重化器は前記第１信号線から前記第１電流を受信して少なくとも二つの前記データ線に前記データ電流を伝達し、
　前記第１信号線に一つのデータ線に対応する前記第１電流が伝達される前に前記プレチャージ電流が伝達されることを特徴とする、表示装置。」から 
「【請求項１】 
　画像を示すデータ電流を伝達する複数のデータ線と前記データ線と電気的に連結されている複数の画素回路を含む表示領域と、
　複数の第１信号線と、
　前記複数の第１信号線に電気的に連結されて前記データ電流に対応する第１電流を時分割し、前記第１信号線に伝達するデータ駆動部と、
　前記複数の第１信号線から前記第１電流を各々受信する複数の逆多重化器と前記逆多重化器に各々電気的に連結され、制御信号に応答して前記複数の第１信号線に前記第１電流に対応するプレチャージ電流を伝達するプレチャージ部を含む逆多重化部と、
　を含み、
　
前記逆多重化部は、前記データ駆動部と前記複数の逆多重化器間の複数の並列な前記第１信号線に一つのデータ線に対応する前記第１電流が伝達される前に前記プレチャージ部によって前記プレチャージ電流を前記第１信号線に伝達し、その後に前記逆多重化器によって前記第１信号線から前記第１電流を受信して少なくとも二つの前記データ線に前記データ電流を伝達する
に補正された。 （下線は、補正箇所を明示するために請求人が付した。）
　
　そして、この補正は、「前記第１信号線から前記第１電流を受信して少なくとも二つの前記データ線に前記データ電流を伝達する」動作の主体を、補正前の「前記逆多重化器」から、「前記逆多重化部」が「前記逆多重化器」によって行うと補正すると共に、「プレチャージ電流を前記第１信号線に伝達する」動作の主体を「プレチャージ部」と限定し、第１電流が伝達される「第１信号線」として、「前記データ駆動部と前記複数の逆多重化器間の複数の並列な前記第１信号線」と限定するものである。 
　
　したがって、この補正は、特許請求の範囲の減縮を目的とするものに該当する。 
　そこで、本件補正後の請求項１に係る発明が特許出願の際独立して特許を受けることができるものであるか（平成１８年改正前特許法第１７条の２第５項において準用する特許法第１２６条第５項の規定に適合するか）について検討する。 
　
（１）本件補正後の本願発明 
　
　本願の請求項１に係る発明（以下「本願補正発明」という。）は、本件補正により補正された特許請求の範囲、明細書及び図面からみて、その請求項１に記載された以下のものと認める。 
　「画像を示すデータ電流を伝達する複数のデータ線と前記データ線と電気的に連結されている複数の画素回路を含む表示領域と、
　複数の第１信号線と、
　前記複数の第１信号線に電気的に連結されて前記データ電流に対応する第１電流を時分割し、前記第１信号線に伝達するデータ駆動部と、
　前記複数の第１信号線から前記第１電流を各々受信する複数の逆多重化器と前記逆多重化器に各々電気的に連結され、制御信号に応答して前記複数の第１信号線に前記第１電流に対応するプレチャージ電流を伝達するプレチャージ部を含む逆多重化部と、
　を含み、
　前記逆多重化部は、前記データ駆動部と前記複数の逆多重化器間の複数の並列な前記第１信号線に一つのデータ線に対応する前記第１電流が伝達される前に前記プレチャージ部によって前記プレチャージ電流を前記第１信号線に伝達し、その後に前記逆多重化器によって前記第１信号線から前記第１電流を受信して少なくとも二つの前記データ線に前記データ電流を伝達する
　ことを特徴とする、表示装置。」
　
（２）引用発明 
（２Ａ）引用刊行物１
（２Ａ−１）引用刊行物１の記載事項
　原査定の拒絶の理由に引用され、本願の優先日前である平成１５年７月９日に頒布された刊行物である特開２００３−１９５８１５号公報（以下「引用刊行物１」という。）には、「アクティブマトリクス型表示装置」の発明に関して、以下の事項が記載されている。 
　
＜記載事項１＞　　　　　　　　　　　　　　　　　　 
「【０００１】 
【発明の属する技術分野】本発明は、各画素毎に能動素子を有して当該能動素子によって画素単位で表示制御が行われるアクティブマトリクス型表示装置に関し、特に、流れる電流によって輝度が変化する電気光学素子を画素の表示素子として用いるアクティブマトリクス型表示装置および電気光学素子として有機材料のエレクトロルミネッセンス(以下、有機ＥＬ(electroluminescence) と記す)素子を用いるアクティブマトリクス型有機ＥＬ表示装置に関する。」 
　
　第１実施形態の説明として、以下の事項が記載されている。
 ＜記載事項２＞ 
「【００４０】［第１実施形態］図１は、本発明の第１実施形態に係るアクティブマトリクス型表示装置の構成例を示すブロック図である。図１において、画素回路１１がマトリクス状に多数配置されて表示領域（表示部）を構成している。ここでは、ｍ列ｎ行の画素配列を例に採って示している。この表示領域には、画素回路１１の各々に対して、各画素（画素回路）を選択するｎ本の走査線１２−１〜１２−ｎと、各画素に画像データ、例えば輝度データを供給するｍ本のデータ線１３−１〜１３−ｍとが配線されている。
【００４１】上記表示領域の外部には、走査線１２−１〜１２−ｎを選択駆動する走査線駆動回路１４が設けられるとともに、データ線１３−１〜１３−ｍを駆動するデータ線ドライバ回路１５が設けられている。走査線駆動回路１４は例えばシフトレジスタからなり、各転送段の出力端が走査線１２−１〜１２−ｎの各一端に接続されている。データ線ドライバ回路１５は、後述するように、ｍ個の電流書き込み型の電流ドライバ回路（ＣＤ）１５−１〜１５−ｍによって構成されている。電流書き込み型の電流ドライバ回路（以下、単に「電流ドライバ回路」と記す）１５−１〜１５−ｍは、各出力端がデータ線１３−１〜１３−ｍの各一端に接続されている。
【００４２】データ線ドライバ回路１５の電流ドライバ回路１５−１〜１５−ｍには、信号入力線１６を通して外部から画像データ（本例では、輝度データ）ｓｉｎが供給されるとともに、制御線１７を通して外部から駆動制御信号ｄｅが供給される。すなわち、データ線１３−１〜１３−ｍ毎に設けられた電流ドライバ回路１５−１〜１５−ｍは同一の信号入力線１６を共用し、これを時分割的に使用しつつ画像データの取り込みを行う。電流ドライバ回路１５−１〜１５−ｍにはさらに、水平スキャナ（ＨＳＣＡＮ）１８から、２系統の書き込み制御信号ｗｅＡ１〜ｗｅＡｍ，ｗｅＢ１〜ｗｅＢｍが供給される。」 
　
＜記載事項３＞ 
「【００４７】［第１回路例］図４は、データ線ドライバ回路１５を構成する電流ドライバ回路１５−１〜１５−ｍの具体的な回路例を示す回路図である。なお、電流ドライバ回路１５−１〜１５−ｍの各々は全く同じ回路構成となっている。
【００４８】図４から明らかなように、本例に係る電流ドライバ回路は、４つのＴＦＴ３１〜３４および１つのキャパシタ３５から構成されている。この回路例では、ＴＦＴ３１〜３４のすべてをＮＭＯＳで構成しているが、これは一例であって、これに限られるものではない。
【００４９】図４において、ＴＦＴ３１はそのソースが接地されて変換部を構成している。このＴＦＴ３１のドレインに、ＴＦＴ３２，３３の各ソースおよびＴＦＴ３４のドレインがそれぞれ接続されている。ＴＦＴ３２は、そのドレインが信号入力線１６に接続された第１のスイッチ素子であり、そのゲートには第１の書き込み制御信号ｗｅＡが与えられる。ＴＦＴ３３は、そのドレインがデータ線１３に接続されて駆動部を構成しており、そのゲートには制御線１７を介して駆動制御信号ｄｅが与えられる。ＴＦＴ３４は、そのソースがＴＦＴ３１のゲートに接続された第２のスイッチ素子であり、そのゲートには第２の書き込み制御信号ｗｅＢが与えられる。ＴＦＴ３１のゲートおよびＴＦＴ３４のソースとグランドとの間には、保持部を構成するキャパシタ３５が接続されている。
【００５０】次に、上記構成の電流ドライバ回路の回路動作について、図５の駆動波形図を用いて説明する。
【００５１】本電流ドライバ回路への書き込み時には第１の書き込み制御信号ｗｅＡおよび第２の書き込み制御信号ｗｅＢを共に選択状態とする。ここでは、両者が高レベルの状態を選択状態としている。さらに、駆動制御信号ｄｅを非選択状態（ここでは低レベル）とする。この状態で信号入力線１６に電流値Ｉｗの電流源ＣＳを接続することにより、ＴＦＴ３２のソースを通してＴＦＴ３１に書き込み電流Ｉｗが流れる。
【００５２】このとき、ＴＦＴ３ｌのゲート・ドレイン間はＴＦＴ３４によって電気的に短絡されているので（３）式が成立し、ＴＦＴ３ｌは飽和領域で動作する。したがって、そのゲート・ソース間には、
    Ｉｗ＝μＣｏｘＷ／Ｌ／２（ｖｇｓ−Ｖｔｈ）2             ……（５）
で与えられる電圧Ｖｇｓが生ずる。ここで、ＶｔｈはＴＦＴ３１のしきい値、μはキャリアの移動度、Ｃｏｘは単位面積当たりのゲート容量、Ｗはチャネル幅、Ｌはチャネル長である。
【００５３】次に、第１，第２の書き込み制御信号ｗｅＡ，ｗｅＢを非選択状態とする。詳しくは、先ず、第２の書き込み制御信号ｗｅＢを低レベルとしてＴＦＴ３４を非導通状態とする。これにより、ＴＦＴ３ｌのゲート・ソース間に生じた電圧Ｖｇｓがキャパシタ３５によって保持される。次いで、第１の書き込み制御信号ｗｅＡを低レベルとしてＴＦＴ３２を非導通状態とすることにより、本電流ドライバ回路と電流源ＣＳとが電気的に遮断されるので、その後は電流源ＣＳによって別の電流ドライバ回路に対して書き込みを行うことができる。ＴＥＴ３３は、キャパシタ３５の保持電圧Ｖｇｓに基づいてデータ線１３を駆動する。
【００５４】このように、本電流ドライバ回路への書き込み終了時、先ずＴＦＴ３４を非導通状態とし、しかる後ＴＦＴ３２を非導通状態とする、即ちＴＦＴ３２に先立ってＴＦＴ３４を非導通状態とすることで、輝度データの書き込みを確実に行うことができる。ここで、電流源ＣＳが駆動するデータは、第２の書き込み制御信号ＷｅＢが非選択となる時点では有効である必要があるが、その後は任意の値（例えば、次の電流ドライバ回路への書き込みデータ）とされて良い。
【００５５】次に、駆動制御信号ｄｅを選択状態（ここでは高レベル）とすると、ＴＦＴ３ｌが飽和領域で動作していれば、ＴＦＴ３ｌを流れる電流は、
    Ｉｄ＝μＣｏｘＷ／Ｌ／２（ｖｇｓ−Ｖｔｈ）2             ……（６）
で与えられる。これがデータ線１３に流れる電流となるが、これは先の書き込み電流Ｉｗに一致する。
【００５６】すなわち、図４に示す回路は、電流値の形で書き込まれた輝度データｓｉｎを一旦電圧値に変換してキャパシタ３５に保持し、書き込み終了後もキャパシタ３５の電圧値に基づいて、書き込まれた電流値とほぼ等しい電流値でデータ線１３を駆動する機能を有する。さらにこの動作において、（５）式、（６）式中のキャリアの移動度μや、しきい値Ｖｔｈ等の絶対値は問題とされない。すなわち、図４に示す回路は、ＴＦＴの特性ばらつきによらず、書き込まれた電流値と正確に等しい電流値でデータ線１３を駆動することができる。」 
　
　第１実施形態の派生形態である第２実施形態の変形例の説明として、以下の事項が記載されている。
＜記載事項４＞　 
「【００９３】また、本実施形態に係るアクティブマトリクス型表示装置において、１走査線周期の間にｍ個すべての電流ドライバ回路１５Ａ−１〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍに対する書き込み動作を完了することが難しい場合は、信号入力線１６を複数本設け、並列書き込みを行うようにすることも可能である（第２実施形態の変形例）。
【００９４】具体的には、図１１に示すように、例えば２本の信号入力線１６−１，１６−２を設けるとともに、電流ドライバ回路１５Ａ−１〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍを図の左側半分と右半分とにブロック化し、電流ドライバ回路１５Ａ−１〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍに対する図の左側半分のデータ書き込みを信号入力線１６−１に、図の右側半分のデータ書き込みを信号入力線１６−２にそれぞれ担わせるようにする。
【００９５】この構成を採ることで、電流ドライバ回路１５Ａ−１〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍに対して２個ずつ同時に（並列に）輝度データｓｉｎを書き込むことができることから、データ線ドライバ１個当たりの書き込み時間は２倍となるため、書き込み動作は容易になる。同様にして、信号入力線１６を３本以上設けることも可能である。」 
　
　第１実施形態の派生形態である第６実施形態の説明として、以下の事項が記載されている。
＜記載事項５＞　 
「【０１６５】［第６実施形態］図３１は、本発明の第６実施形態に係るアクティブマトリクス型表示装置の構成例を示すブロック図であり、図中、図１と同等部分には同一符号を付して示している。本実施形態に係るアクティブマトリクス型表示装置は、第１実施形態に係るアクティブマトリクス型表示装置と基本的な構成が全く同じであり、これに加えて、信号入力線１６と正電源Ｖｄｄとの間に、初期値設定用素子、例えばＰＭＯＳトランジスタからなるプリチャージ素子（ＰＣ）５６を接続した点を特徴としている。
【０１６６】以下に、プリチャージ素子５６の作用について説明する。電流書き込み型の画素回路において、黒に近いグレーを書き込む際に長い時間を要する場合がある。図３２では、書き込み開始時のデータ線の電位が０Ｖである場合を示している。これは、直前の書き込みサイクルにおいて「黒」を書いた場合で、書き込まれた電流ドライバ回路（例えば、図４の場合）のＴＦＴ３ｌのしきい値が０Ｖ程度と低い場合、あるいは同様に黒書き込みの場合であって、前述のような黒浮き対策用のリーク素子５５を備えた場合に起こり得る。
【０１６７】従来技術では、初期値の０Ｖから「黒」に近いグレー、即ち非常に小さな電流値を書き込んでいるため、平衡電位に達するのに長い時間がかかる。例えば、所定の書き込み時間内にＴＦＴ３ｌのしきい値に達しないことも考えられる。この場合、ＴＦＴ３ｌはデータ線１３の駆動時にオフ状態となり、表示画像はいわゆる黒潰れの状態となる。
【０１６８】本実施形態に係るアクティブマトリクス型表示装置では、データ線１３と電源電位Ｖｄｄとの間に、プリチャージ素子５６としてＰＭＯＳトランジスタを接続し、そのゲート電位Ｖｇとして、書き込みサイクルの最初にパルスを与えるようにしている。このパルス印加によって、信号入力線１６の電圧がＴＦＴ３ｌのしきい値以上に上昇し、その後は書き込み電流Ｉｗとデータ線ドライバ回路内部のＴＦＴの動作とのバランスで決まる平衡電位に向かって比較的高速に収束するので、正しい輝度データの書き込みが高速で可能になる。
【０１６９】このように、信号入力線１６と正電源Ｖｄｄとの間にプリチャージ素子５６を接続する構成は、データ線ドライバ回路として図４のような電流書き込み型のドライバ回路を用いた図１の構成のアクティブマトリクス型表示装置への適用に限られるものではなく、他の電流書き込み型のドライバ回路を用いた構成のアクティブマトリクス型表示装置にも同様に適用可能である。なお、プリチャージ素子５６としては、ＴＦＴで構成することも、ＴＦＴプロセスとは別個に外部部品で構成することも可能である。」
　
（２Ａ−２）引用刊行物１に記載された発明
（２Ａ−２−１）
　上記記載事項１には、「本発明は、・・・アクティブマトリクス型表示装置に関し、特に、・・・アクティブマトリクス型有機ＥＬ表示装置に関する。」と記載されている。
　この記載によれば、引用刊行物１には、「アクティブマトリクス型表示装置」の発明が記載されている。
　
（２Ａ−２−２）
　第１実施形態を説明する上記記載事項２には、「【００４０】・・・図１において、画素回路１１がマトリクス状に多数配置されて表示領域（表示部）を構成している。・・・この表示領域には、画素回路１１の各々に対して、各画素（画素回路）を選択するｎ本の走査線１２−１〜１２−ｎと、各画素に画像データ、例えば輝度データを供給するｍ本のデータ線１３−１〜１３−ｍとが配線されている。」、「【００４２】データ線ドライバ回路１５の電流ドライバ回路１５−１〜１５−ｍには、信号入力線１６を通して外部から画像データ（本例では、輝度データ）ｓｉｎが供給される・・・」、上記載事項３の「【００４７】［第１回路例］図４は、データ線ドライバ回路１５を構成する電流ドライバ回路１５−１〜１５−ｍの具体的な回路例を示す回路図である。・・・」、「【００５５】・・・ＴＦＴ３ｌを流れる電流は、
    Ｉｄ＝μＣｏｘＷ／Ｌ／２（ｖｇｓ−Ｖｔｈ）2             ……（６）
で与えられる。これがデータ線１３に流れる電流となるが、これは先の書き込み電流Ｉｗに一致する。」と記載されている。
　これらの記載によれば、引用刊行物１に記載された「アクティブマトリクス型表示装置」は、「各画素に画像データを示す電流値Ｉｄを持つ電流を供給するｍ本のデータ線（１３−１〜１３−ｍ）と前記データ線（１３−１〜１３−ｍ）に配線されている複数の画素回路（１１）が多数配置されている表示領域」を含むものである。
　
（２Ａ−２−３）
　第１実施形態を説明する上記記載事項２には、「【００４２】データ線ドライバ回路１５の電流ドライバ回路１５−１〜１５−ｍには、信号入力線１６を通して外部から画像データ（本例では、輝度データ）ｓｉｎが供給される・・・」と、第２実施形態を説明する上記記載事項４には「具体的には、図１１に示すように、例えば２本の信号入力線１６−１，１６−２を設ける」と記載されている。
　これらの記載によれば、引用刊行物１に記載された第１実施形態の「アクティブマトリクス型表示装置」は「１本の信号入力線（１６）」を、引用刊行物に記載された第２実施形態の変形例の「アクティブマトリクス型表示装置」は「２本の信号入力線（１６−１、１６−２）」を含むものである。
　
（２Ａ−２−４）
　第１実施形態を説明する上記記載事項３には「【００４２】データ線ドライバ回路１５の電流ドライバ回路１５−１〜１５−ｍには、信号入力線１６を通して外部から画像データ（本例では、輝度データ）ｓｉｎが供給される・・・すなわち、データ線１３−１〜１３−ｍ毎に設けられた電流ドライバ回路１５−１〜１５−ｍは同一の信号入力線１６を共用し、これを時分割的に使用しつつ画像データの取り込みを行う。」、「【００５１】・・・この状態で信号入力線１６に電流値Ｉｗの電流源ＣＳを接続することにより、ＴＦＴ３２のソースを通してＴＦＴ３１に書き込み電流Ｉｗが流れる。」、「【００５５】次に、駆動制御信号ｄｅを選択状態（ここでは高レベル）とすると、ＴＦＴ３ｌが飽和領域で動作していれば、ＴＦＴ３ｌを流れる電流は、
    Ｉｄ＝μＣｏｘＷ／Ｌ／２（ｖｇｓ−Ｖｔｈ）2             ……（６）
で与えられる。これがデータ線１３に流れる電流となるが、これは先の書き込み電流Ｉｗに一致する。」、「【００５６】すなわち、図４に示す回路は、電流値の形で書き込まれた輝度データｓｉｎを一旦電圧値に変換してキャパシタ３５に保持し、書き込み終了後もキャパシタ３５の電圧値に基づいて、書き込まれた電流値とほぼ等しい電流値でデータ線１３を駆動する機能を有する。」、と記載されている。
　これらの記載によれば、引用刊行物１に記載された第１実施形態において、電流値Ｉｗを持つ電流源ＣＳは信号入力線１６に接続され、信号入力線１６に接続されている電流ドライバ回路１５−１〜１５−ｍ内のキャパシタ３５に電流値Ｉｗに応じた電圧値を書き込み、この電圧値に基づいて、電流ドライバ回路１５−１〜１５−ｍ内のＴＦＴ３１は、電流ドライバ回路１５−１〜１５−ｍに接続されたデータ線１３−１〜１３−ｍを、電流値Ｉｗに一致する電流値Ｉｄで駆動するものである。そして、電流ドライバ回路１５−１〜１５−ｍは同一の信号入力線１６を共用し、これを時分割的に使用しつつ画像データの取り込みを行うのであるから、信号入力線１６に流れる電流は、時分割されてそれぞれの電流ドライバ回路１５−１〜１５−ｍに対応する電流値を有している。
　したがって、引用刊行物１に記載された第１実施形態の「アクティブマトリクス型表示装置」は、「前記１本の信号入力線（１６）に接続され、前記画像データを示す電流値Ｉｄを持つ電流に対応する電流値Ｉｗを持つ電流を時分割で前記１本の信号入力線（１６）に供給する電流源（ＣＳ）」、及び、「前記１本の信号入力線（１６）から電流値Ｉｗを一旦電圧値に変換して保持し、保持した電圧値に基づいて、書き込まれた電流値Ｉｗとほぼ等しい電流値Ｉｄで前記データ線（１３−１〜１３−ｍ）を駆動するｍ個の電流ドライバ回路（１５−１〜１５−ｍ）を含むデータ線ドライバ回路（１５）」を含むものである。
　
（２Ａ−２−５）
　第２実施形態の変形例を説明する上記記載事項４には「【００９４】具体的には、図１１に示すように、例えば２本の信号入力線１６−１，１６−２を設けるとともに、電流ドライバ回路１５Ａ−１〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍを図の左側半分と右半分とにブロック化し、電流ドライバ回路１５Ａ−１〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍに対する図の左側半分のデータ書き込みを信号入力線１６−１に、図の右側半分のデータ書き込みを信号入力線１６−２にそれぞれ担わせるようにする。」、「【００９５】この構成を採ることで、電流ドライバ回路１５Ａ−１〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍに対して２個ずつ同時に（並列に）輝度データｓｉｎを書き込むことができる・・・」と記載されている。
　これらの記載、及び、（２Ａ−２−４）によれば、引用刊行物１に記載された第２実施形態の変形例は、第１実施形態の派生形態であって、信号入力線を２本含むものであるから、引用刊行物１に記載された第２実施形態の変形例の「アクティブマトリクス型表示装置」は、「前記２本の信号入力線（１６−１、１６−２）に接続され、前記画像データを示す電流値Ｉｄを持つ電流に対応する電流値Ｉｗを持つ電流を時分割で２本の信号入力線（１６−１、１６−２）に供給する電流源（ＣＳ）」、及び、「前記２本の信号入力線（１６−１、１６−２）から電流値Ｉｗを一旦電圧値に変換して保持し、保持した電圧値に基づいて、書き込まれた電流値Ｉｗとほぼ等しい電流値Ｉｄで前記データ線（１３−１〜１３−ｍ）を駆動する２ｍ個の電流ドライバ回路（１５Ａ−１〜１５Ａ−ｍ、１５Ｂ−１〜１５Ｂ−ｍ）を含むデータ線ドライバ回路（１５）」を含むものである。
　
（２Ａ−２−６）
　第６実施形態を説明する上記記載事項５には、「【０１６５】・・・本実施形態に係るアクティブマトリクス型表示装置は、第１実施形態に係るアクティブマトリクス型表示装置と基本的な構成が全く同じであり、これに加えて、信号入力線１６と正電源Ｖｄｄとの間に、初期値設定用素子、例えばＰＭＯＳトランジスタからなるプリチャージ素子（ＰＣ）５６を接続した点を特徴としている。」、「【０１６８】本実施形態に係るアクティブマトリクス型表示装置では、データ線１３と電源電位Ｖｄｄとの間に、プリチャージ素子５６としてＰＭＯＳトランジスタを接続し、そのゲート電位Ｖｇとして、書き込みサイクルの最初にパルスを与えるようにしている。」と記載されている。
　ここで、プリチャージ素子５６にパルスを与えることは、プリチャージ素子５６をオンして、信号入力線１６に正電源Ｖｄｄの電圧を印加することである。また、（２Ａ−２−４）によれば、１回の書き込みサイクルは、データ線ドライバ回路１５内の電流ドライバ回路１５−１〜１５−ｍのいずれかに、一つのデータ線に対応する電流値Ｉｗを持つ電流源ＣＳを信号入力線１６に接続することによって、電流ドライバ回路１５−１〜１５−ｍのいずれか内のキャパシタ３５に電流値Ｉｗに応じた電圧を保持させるサイクルであり、電流ドライバ回路１５−１〜１５−ｍのいずれかに、一つのデータ線に対応する電流値Ｉｗを受信させるサイクルである。したがって、プリチャージ素子５６に書き込みサイクルの最初にパルスを与えることは、まず、最初にプリチャージ素子５６をオンして、信号入力線１６に正電源Ｖｄｄの電圧を印加し、その後に、上記書き込みサイクル（受信サイクル）を電流ドライバ回路１５−１〜１５−ｍのいずれかに対して行うことを意味する。そして、かかる動作が複数の電流ドライバ回路１５−１〜１５−ｍにくり返された後、電流ドライバ回路１５−１〜１５−ｍ内のＴＦＴ３１は、一括して、それぞれのキャパシタ３５に保持された電圧に応じて、電流ドライバ回路１５−１〜１５−ｍに接続されたデータ線１３−１〜１３−ｍを、それぞれの電流値Ｉｗに一致する電流値Ｉｄで駆動するものである。
　したがって、引用刊行物１に記載された第６実施形態の「アクティブマトリクス型表示装置」は、「前記信号入力線（１６）に電流値Ｉｗを持つ電流が印加される前に、前記信号入力線（１６）に正電源Ｖｄｄの電圧を印加するプリチャージ素子（５６）及び正電源（Ｖｄｄ）」を含み、「前記データ線ドライバ回路（１５）は、前記電流源ＣＳとｍ個の電流ドライバ回路（１５−１〜１５−ｍ）間の前記信号入力線（１６）に一つのデータ線に対応する電流値Ｉｗを持つ電流が印加される前（受信サイクルの前）に前記プリチャージ素子（５６）及び正電源（Ｖｄｄ）が前記信号入力線に正電源（Ｖｄｄ）の電圧を印加し、その後に、前記電流ドライバ回路（１５−１〜１５−ｍ）によって前記信号入力線（１６）から電流値Ｉｗを持つ電流を受信して複数のデータ線（１３−１〜１３−ｍ）に電流値Ｉｄを持つ電流を印加する」ものである。
　
（２Ａ−２−７）
　第６実施形態は、第１実施形態の派生形態であるところ、第６実施形態に関する（２Ａ−２−１）〜（２Ａ−２−４）、（２Ａ−２−６）によれば、引用刊行物１には、以下の引用発明１が記載されている。 
　「各画素に画像データを示す電流値Ｉｄを持つ電流を供給するｍ本のデータ線（１３−１〜１３−ｍ）と前記データ線（１３−１〜１３−ｍ）に配線されている複数の画素回路（１１）が多数配置されている表示領域と、
　１本の信号入力線（１６）と、
　前記１本の信号入力線（１６）に接続され、前記画像データを示す電流値Ｉｄを持つ電流に対応する電流値Ｉｗを持つ電流を時分割で前記１本の信号入力線（１６）に供給する電流源（ＣＳ）と、
　前記１本の信号入力線（１６）から電流値Ｉｗを一旦電圧値に変換して保持し、保持した電圧値に基づいて、書き込まれた電流値Ｉｗとほぼ等しい電流値Ｉｄで前記データ線（１３−１〜１３−ｍ）を駆動するｍ個の電流ドライバ回路（１５−１〜１５−ｍ）を含むデータ線ドライバ回路（１５）と、
　前記信号入力線（１６）に電流値Ｉｗを持つ電流が印加される前に、前記信号入力線（１６）に正電源Ｖｄｄの電圧を印加するプリチャージ素子（５６）及び正電源（Ｖｄｄ）を含み、
　前記データ線ドライバ回路（１５）は、前記電流源ＣＳとｍ個の電流ドライバ回路（１５−１〜１５−ｍ）間の前記信号入力線（１６）に一つのデータ線に対応する電流値Ｉｗを持つ電流が印加される前に前記プリチャージ素子（５６）及び正電源（Ｖｄｄ）が前記信号入力線（１６）に正電源（Ｖｄｄ）の電圧を印加し、その後に、前記電流ドライバ回路（１５−１〜１５−ｍ）によって前記信号入力線（１６）から電流値Ｉｗを持つ電流を受信して複数のデータ線（１３−１〜１３−ｍ）に電流値Ｉｄを持つ電流を印加する
　アクティブマトリクス型表示装置。」
　
（２Ａ−２−８）
　第２実施形態の変形例は、第１実施形態の派生形態であるところ、第２実施形態の変形例に関する（２Ａ−２−１）〜（２Ａ−２−５）によれば、引用刊行物１には、以下の引用発明２が記載されている。 
 「各画素に画像データを示す電流値Ｉｄを持つ電流を供給するｍ本のデータ線（１３−１〜１３−ｍ）と前記データ線（１３−１〜１３−ｍ）に配線されている複数の画素回路（１１）が多数配置されている表示領域と、
　信号入力線と、
　前記信号入力線に接続され、前記画像データを示す電流値Ｉｄを持つ電流に対応する電流値Ｉｗを持つ電流を時分割で前記信号入力線に供給する電流源（ＣＳ）と、
　前記信号入力線から電流値Ｉｗを一旦電圧値に変換して保持し、保持した電圧値に基づいて、書き込まれた電流値Ｉｗとほぼ等しい電流値Ｉｄで前記データ線（１３−１〜１３−ｍ）を駆動する２ｍ個の電流ドライバ回路（１５Ａ−１〜１５Ａ−ｍ、１５Ｂ−１〜１５Ｂ−ｍ）を含むデータ線ドライバ回路（１５）とを含むアクティブマトリクス型表示装置において、
　前記信号入力線を２本の信号入力線（１６−１、１６−２）とする
アクティブマトリクス型表示装置。」
　　
（２Ｂ）引用刊行物２
（２Ｂ−１）引用刊行物２の記載事項
　同じく、原査定の拒絶の理由に引用され、本願の優先日前である平成１５年３月１４日に頒布された刊行物である特開２００３−０７６３２７号公報（以下「引用刊行物２」という。）には、「画像表示装置」の発明に関して、以下の事項が記載されている。 
　
＜記載事項６＞　　
「【０００１】
【発明の属する技術分野】本発明は、有機ＥＬ（エレクトロルミネッセンス）素子などの電流駆動型の素子を駆動する駆動回路及び駆動方法と、このような電流駆動回路が組み込まれるとともに発光素子として電流駆動型の素子を使用する画像表示装置とに関する。」
　
＜記載事項７＞　　
「【００２４】第１の実施の形態：図１は、本発明の第１の実施の形態の駆動回路を示す回路図である。図１に示す駆動回路は、図２１に示す従来の駆動回路において、駆動トランジスタ７に並列に補助トランジスタ１２を設けるとともに、補助トランジスタ１２のドレイン電流をオン／オフ制御するためのスイッチ素子１３を設けた構成のものである。図１において、図２１と同じ参照符号が付与されたものは、図２１におけるものと同じ構成要素である。
【００２５】すなわち図１に示す駆動回路においては、ｐチャネルＭＯＳトランジスタである駆動トランジスタ７のソースは電源線１に接続し、駆動トランジスタ７のゲートと電源線１との間に保持容量６が設けられ、駆動トランジスタ７のゲートはスイッチ素子９の一端に接続しドレインはスイッチ素子９の他端に接続する。さらに、駆動トランジスタ７のこのドレインはスイッチ素子１０の一端に接続し、スイッチ素子１０の他端は電流駆動素子１１のアノードに接続する。電流駆動素子１１のカソードは接地線２に接続する。ここで、駆動トランジスタ７により電流駆動素子１１を流れる電流（駆動電流）をＩdrvで表すことにする。
【００２６】補助トランジスタ１２は、駆動トランジスタ７と同様にｐチャネルＭＯＳトランジスタで構成されるが、同じゲート−ソース間電圧を与えたときに、駆動トランジスタ７に比べてｎ倍のドレイン電流を流すような特性を有するトランジスタである。すなわち、補助トランジスタ１２は、駆動トランジスタのｎ倍の電流駆動能力を有するトランジスタである。ｎの上限については特に限定されるものではなく、ｎは、信号電流Ｉinの最小値、保持容量６や寄生容量４，５の容量値、選択期間の時間幅などに応じて適宜に定められるものである。典型的には、ｎは５以上とすることが好ましい。ただし、ｎを大きくしすぎると、補助トランジスタ１２が占める面積が大きくなりすぎ、また、消費電力増にもつながるので、極端に大きなｎの値は好ましくない。」
　
＜記載事項８＞　　
「【００２９】電流駆動素子１１を流れる駆動電流Ｉdrvを与えるための信号線３はスイッチ素子８の一端に接続し、スイッチ素子８の他端は、駆動トランジスタ７のドレインに接続している。信号線３を流れる電流をＩinで表すことにする。」
　
＜記載事項９＞　　
「【００３１】図１に示す駆動回路は１画素（ピクセル）分すなわち１個の電流駆動素子１１を駆動するための回路であるが、電流駆動素子１１として有機ＥＬ素子などを用いた画像表示装置を構成する場合には、上述したように複数の電流駆動素子１１をマトリックス状に配置するとともに、この駆動回路も、特に破線で囲んだ部分も電流駆動素子１１ごとに設けるようにする。図２は、複数の電流駆動素子１１をマトリクス状に配列するともに、各電流駆動素子１１ごとに駆動回路を設けた構成の画像表示装置を説明する回路図である。通常、画像表示装置は縦横それぞれ数百から数千画素の大きさのものものであるが、ここでは説明のため、縦２画素×横２画素の範囲が描かれている。
【００３２】図２に示す構成では、駆動トランジスタ７及び補助トランジスタ１２は、基板上に、同一導電型の薄膜トランジスタとして形成されている。また、スイッチ素子８，９は、ｐチャネルＭＯＳ電界効果トランジスタであり、スイッチ素子１０，１３は、ｎチャネルＭＯＳ電界効果トランジスタであるものとする。スイッチ素子８，９は、いずれも、薄膜トランジスタとして基板上に形成されることが好ましい。
【００３３】この画像表示装置では、電源線１及び接地線２は各駆動回路に共通に設けられ、信号線３は、図示上下方向に並ぶ駆動回路で、すなわち同じ列に属する駆動回路に対して、共通に設けられている。各信号線３の一端（図示下端）には、それぞれ、信号電流発生回路２１が接続されている。また、各行ごとに、その行に属する駆動回路に対して供給される制御信号を発生する制御信号発生回路２２が設けられている。
【００３４】信号電流発生回路２１には、接地線２に接続して信号電流Ｉinを発生する信号源２３と、接地線２に接続し、信号源２３が発生する信号電流Ｉinのｎ倍の電流ｎ×Ｉinを発生する信号源２４と、ｎチャネルＭＯＳ電界効果トランジスタなどで構成されたスイッチ素子１６と、を備えている。信号源２３は信号線３に直接接続しているのに対し、信号源２４は、スイッチ素子１６を介して信号線３に接続している。スイッチ素子１６を制御するために制御線３０が設けられている。それぞれの信号電流発生回路２１のスイッチ素子１６のゲートは、共通に制御線３０に接続している。このような構成のものにおいては、信号線３には、スイッチ素子１６がオン状態であれば（ｎ＋１）×Ｉinの信号電流が流れ、スイッチ素子１６がオフ状態であればＩinの信号電流が流れることになる。制御線３０上には、不図示の制御回路により、後述する加速期間に対応してスイッチ素子１６を導通状態とする制御信号が出力される。」
　
＜記載事項１０＞　　
「【００３７】次に、図１に示した駆動回路の動作について説明する。図１に示す駆動回路は、通常の場合、図２に示すような画像表示装置に組み込まれて使用されるから、ここでは、図２に示す画像表示装置において駆動回路が用いられているものとして、駆動回路の動作を説明する。
【００３８】各制御信号発生回路２２は不図示の制御回路によって制御されており、それぞれの制御信号発生回路２２は、画像表示装置における各行が１行ずつ順番に選択されるように制御信号を制御線３１，３２上に出力する。画像表示装置におけるある行について、制御信号によってその行が選択されている期間のことを選択期間と呼び、選択されていない期間のことを非選択期間と呼ぶ。画像表示装置の各行は、順番に選択されるから、ある行について考えると、選択期間は定期的・周期的に訪れることとなり、選択期間の占める割合は、画像表示装置における行の数をＮとすると、１／Ｎ程度となる。また、ある行の選択期間中に、列ごとの信号線３では、その信号線３の一端に設けられた信号電流発生回路２１において、その列における当該行の電流駆動素子１１に流すべき駆動電流Ｉdrvに対応する信号電流Ｉinが発生し、その信号線３には信号電流Ｉinが流れるようになる。その結果、選択された行の各駆動回路の駆動トランジスタ７には、それぞれ、対応する信号電流Ｉinが流れ、この信号電流に対応する電位が保持容量６に保持される。これらの駆動回路は、制御信号が次の行を選択したために非選択状態となった場合には、次に選択状態となるまで、保持容量６に保持された電圧に基づいて、信号電流Ｉinと同じ駆動電流Ｉdrvで電流駆動素子１１を駆動し続ける。
【００３９】特に本実施の形態の回路では、選択期間の最初の方のある所定の時間帯において、補助トランジスタ１２にも電流が流れるようにするとともに、信号線３に（１＋ｎ）・Ｉinの電流を流して信号線３に付随する寄生容量４，５の充放電が速やかに行われるようにし、選択期間の終了時点にまでに、駆動トランジスタ７のドレイン電流が信号電流Ｉinに確実に到達して、駆動トランジスタ７のゲート−ソース間電位も、信号電流Ｉinと等しいドレイン電流に対応する値に到達するようにしている。」
　
＜記載事項１１＞　　
「【００４２】図３に示した例では、選択期間の先頭の所定の短い期間をリセット期間とし、このリセット期間中は、信号線３の電位を例えば電源電位とすることによって、リセット期間の経過後に、寄生容量４及び保持容量６の充電と寄生容量５の放電とが滞りなく行われるようにしている。寄生容量４及び保持容量６の充電と寄生容量５の放電とを考慮して、信号線３に信号電流Ｉinを流すことによって速やかに駆動トランジスタ７のゲート−ソース間電圧を信号電流Ｉinに応じた値とすることができるのであれば、リセット期間を設けなくてもよい。また、リセット期間中は、信号線３において信号電流を流さないようにしてもよい。
【００４３】リセット期間の経過後、所定の時間（この所定の時間の期間のことを以下、加速期間と呼ぶ）だけ、スイッチ素子１３及びスイッチ素子１６を導通状態とする。スイッチ素子１６が導通状態となった結果、信号電流発生回路２１内の電流源１４にも電流が流れるようになり、信号線３には、（ｎ＋１）・Ｉinの電流、すなわち、電流駆動素子１１に流すべき電流値の（ｎ＋１）倍の電流が流れることになる。このときスイッチ素子１３も導通状態なので、この電流は、駆動トランジスタ７と補助トランジスタ１２とに分流して流れることとなり、駆動トランジスタ７と補助トランジスタ１２の上述した特性の差により、補助トランジスタ１２には、駆動トランジスタ７に流れるドレイン電流のｎ倍のドレイン電流が流れることになる。図２１に示す従来の駆動回路と比較すると、加速期間中は、信号線３を流れる電流は（ｎ＋１）倍となっており、この（ｎ＋１）倍の信号電流によって、寄生容量４及び保持容量６の充電と寄生容量５の放電とが急速に進行することとなる。それにより、駆動トランジスタ７のドレイン電流は信号電流Ｉinに近づき、補助トランジスタ１２のドレイン電流はｎ・Ｉinに近づく。このとき、駆動トランジスタ７と補助トランジスタ１２のゲート電位は、駆動トランジスタ７のソース−ドレイン間に信号電流Ｉinを流したときに発生する電位に充分に近い電位となる。このときの電位と駆動トランジスタ７に信号電流Ｉinを流したときに発生する電位との差電位は、上記各容量の充放電が完全には終了していないために発生する電位と、駆動トランジスタ７を流れる電流と補助トランジスタ１２を流れる電流との比ｎの誤差とによるものである。
【００４４】加速期間は選択期間が終了するよりも早く終了するが、ｎの値を充分に大きくした場合には、加速期間の終了時には、たとえ信号電流Ｉinの値が小さい場合であっても寄生容量４及び保持容量６の充電と寄生容量５の放電とはほぼ完了しており、上記の差電位は、主に、駆動トランジスタ７と補助トランジスタ１２を流れる電流の比ｎの誤差に起因することとなる。このときの差電位は、数十ｍＶから数百ｍＶ程度の小さな値となる。
【００４５】加速期間の終了とともに、スイッチ素子１３，１６をともに遮断状態とする。その結果、信号線３を流れる電流はＩinとなり、補助トランジスタ１２には電流が流れないようになる。上述したように、加速期間の終了時点での差電位は数十ｍＶから数百ｍＶ程度と小さい値であるので、加速期間が終了した後の選択期間の残余の期間中に信号線３に信号電流Ｉinを流すだけで、差電位を減殺することが可能となり、選択期間の終了時までには、駆動トランジスタ７のゲート電位は、信号電流Ｉinに対応した値となる。
【００４６】加速期間の長さは、適宜に設定されるものであるが、例えば、選択期間の長さの１０〜５０％程度の時間長に設定する。
【００４７】次に、非選択期間中の駆動回路の動作を説明する。
【００４８】選択期間から非選択期間に遷移した時点において、スイッチ素子８，９を導通状態から遮断状態とし、スイッチ素子１０を遮断状態から導通状態とする。スイッチ素子８、９を遮断状態とすることで、先に選択期間中に確定した駆動トランジスタ７のゲート電位は、保持容量６によって保持されることになる。よって、スイッチ素子８，９，１３が遮断状態でスイッチ素子１０が導通状態に保持されている非選択期間中は、駆動トランジスタ７は、保持容量６に保持されたゲート電位に対応した電流、すなわち信号電流Ｉinに等しい電流を駆動電流Ｉdrvとして電流駆動素子１１に流し続けるようにする。」
　
（２Ｂ−２）引用刊行物２に記載された発明
（２Ｂ−２−１）
　上記記載事項６には、「本発明は、・・・電流駆動型の素子を使用する画像表示装置に関する。」と記載されている。
　この記載によれば、引用刊行物２には、「画像表示装置」の発明が記載されている。
　
（２Ｂ−２−２）
　上記記載事項８には、「【００２９】電流駆動素子１１を流れる駆動電流Ｉdrvを与えるための信号線３はスイッチ素子８の一端に接続し、スイッチ素子８の他端は、駆動トランジスタ７のドレインに接続している。信号線３を流れる電流をＩinで表すことにする。」、上記記載事項９には、「図１に示す駆動回路は１画素（ピクセル）分すなわち１個の電流駆動素子１１を駆動するための回路であるが、電流駆動素子１１として有機ＥＬ素子などを用いた画像表示装置を構成する場合には、上述したように複数の電流駆動素子１１をマトリックス状に配置する・・・」、上記記載事項１０には、「【００３８】・・・その列における当該行の電流駆動素子１１に流すべき駆動電流Ｉdrvに対応する信号電流Ｉinが発生し、その信号線３には信号電流Ｉinが流れるようになる。・・・」と記載されている。
　これらの記載によれば、引用刊行物２に記載された「画像表示装置」は、「信号電流Ｉinが流れる複数の信号線（３）と前記信号線に接続された１画素分の駆動回路をマトリックス状に配列」している。
　
（２Ｂ−２−３）
　上記記載事項１０には、「【００３８】・・・ある行の選択期間中に、列ごとの信号線３では、その信号線３の一端に設けられた信号電流発生回路２１において、その列における当該行の電流駆動素子１１に流すべき駆動電流Ｉdrvに対応する信号電流Ｉinが発生し・・・」と記載されている。
　この記載によれば、引用刊行物２に記載された「画像表示装置」は、「信号線（３）の一端に設けられ、駆動電流Ｉdrvに対応する信号電流Ｉinを流す信号電流発生回路（２１）」を含むものである。
　
（２Ｂ−２−４）
　上記記載事項１０には、「【００３８】・・・その結果、選択された行の各駆動回路の駆動トランジスタ７には、それぞれ、対応する信号電流Ｉinが流れ、この信号電流に対応する電位が保持容量６に保持される。これらの駆動回路は、制御信号が次の行を選択したために非選択状態となった場合には、次に選択状態となるまで、保持容量６に保持された電圧に基づいて、信号電流Ｉinと同じ駆動電流Ｉdrvで電流駆動素子１１を駆動し続ける。」と記載されている。
　この記載によれば、引用刊行物２に記載された「画像表示装置」において、各画素の駆動回路は「信号線（３）から信号電流Ｉinが流れる複数の駆動トランジスタ（７）」を含むものである。
　
（２Ｂ−２−５）
　上記記載事項７には、「【００２４】・・・駆動トランジスタ７に並列に補助トランジスタ１２を設けるとともに、補助トランジスタ１２のドレイン電流をオン／オフ制御するためのスイッチ素子１３を設け・・・」、上記記載事項１１には、「【００４３】・・・信号線３には、（ｎ＋１）・Ｉinの電流、すなわち、電流駆動素子１１に流すべき電流値の（ｎ＋１）倍の電流が流れることになる。・・・」と記載されている。
　これらの記載によれば、引用刊行物２に記載された「画像表示装置」の各画素の駆動回路において、「補助トランジスタ（１２）及びスイッチ素子（１３）」は、「駆動トランジスタ７に並列に設けられ、信号線３に信号電流Ｉinに対して、（ｎ＋１）・Ｉinの電流を流す」ものである。
　
（２Ｂ−２−６）
　上記記載事項１１には、「【００４２】図３に示した例では、選択期間の先頭の所定の短い期間をリセット期間とし・・・」、「【００４３】リセット期間の経過後、所定の時間（この所定の時間の期間のことを以下、加速期間と呼ぶ）だけ、スイッチ素子１３及びスイッチ素子１６を導通状態とする。スイッチ素子１６が導通状態となった結果、信号電流発生回路２１内の電流源１４にも電流が流れるようになり、信号線３には、（ｎ＋１）・Ｉinの電流、すなわち、電流駆動素子１１に流すべき電流値の（ｎ＋１）倍の電流が流れることになる。・・・」、「【００４５】・・・加速期間が終了した後の選択期間の残余の期間中に信号線３に信号電流Ｉinを流すだけで、差電位を減殺することが可能となり、選択期間の終了時までには、駆動トランジスタ７のゲート電位は、信号電流Ｉinに対応した値となる。」と記載されている。
　これらの記載によれば、引用刊行物２に記載された「画像表示装置」は、選択期間内の先頭のリセット期間後の加速期間において、スイッチ素子１３を導通状態とするとともに、信号線３には、（ｎ＋１）・Ｉinの電流を流し、加速期間が終了した後の選択期間の残余の期間中に信号線３に信号電流Ｉinを流すことにより、駆動トランジスタ７のゲート電位を、信号電流Ｉinに対応した値とするものである。そして、（２Ｂ−２−３）で述べたように、信号線３の一端には、信号電流発生回路２１が設けられている。
　したがって、引用刊行物２に記載された「画像表示装置」は、「選択期間において信号電流発生回路（２１）と各画素の駆動トランジスタ（７）間の信号線（３）に、信号電流Ｉinを流す前に補助トランジスタ（１２）とスイッチ素子（１３）によって（ｎ＋１）・Ｉinの電流を流す」ものである。
　
（２Ｂ−２−７）
　上記記載事項１１には、「【００４８】選択期間から非選択期間に遷移した時点において、・・・先に選択期間中に確定した駆動トランジスタ７のゲート電位は、保持容量６によって保持されることになる。よって、・・・非選択期間中は、駆動トランジスタ７は、保持容量６に保持されたゲート電位に対応した電流、すなわち信号電流Ｉinに等しい電流を駆動電流Ｉdrvとして電流駆動素子１１に流し続けるようにする。」と記載されている。
　この記載によれば、引用刊行物２に記載された「画像表示装置」は、選択期間後の非選択期間において、駆動トランジスタ７によって、保持容量６に保持されたゲート電位に対応した電流、すなわち信号電流Ｉinに等しい電流を駆動電流Ｉdrvとして電流駆動素子１１に流し続けるようにするものである。
　したがって、引用刊行物２に記載された「画像表示装置」は、「選択期間において信号電流Ｉinに応じたゲート電位を保持容量（６）に保持し、その後の非選択期間において、駆動トランジスタ（７）を駆動して駆動電流Ｉdrvを流す」ものである。
　
（２Ｂ−２−８）
（２Ｂ−２−１）〜（２Ｂ−２−７）によれば、引用刊行物２には、以下の引用発明３が記載されている。 
 「信号電流Ｉinが流れる複数の信号線（３）と前記信号線（３）に接続された１画素分の駆動回路をマトリックス状に配列し、
　前記信号線（３）の一端に、駆動電流Ｉdrvに対応する前記信号電流Ｉinを流す信号電流発生回路（２１）を設け、
　前記各画素の駆動回路に、前記信号線（３）から前記信号電流Ｉinが流れる複数の駆動トランジスタ（７）を含む、画像表示装置において、
　前記信号線（３）に、前記信号電流Ｉinに対して、（ｎ＋１）・Ｉinの電流を流す、補助トランジスタ（１２）及びスイッチ素子（１３）を、前記各画素の駆動回路内の前記駆動トランジスタ（７）に並列に設け、
　選択期間において前記信号電流発生回路（２１）と前記各画素の駆動回路内の前記駆動トランジスタ（７）間の前記信号線（３）に、前記信号電流Ｉinを流す前に前記補助トランジスタ（１２）と前記スイッチ素子（１３）によって前記（ｎ＋１）・Ｉinの電流を流し、前記選択期間において前記信号電流Ｉinに応じたゲート電位を保持容量（６）に保持して、その後の非選択期間において、前記駆動トランジスタ（７）を駆動して駆動電流Ｉdrvを流す
画像表示装置。」
　
（３）対比 
　本願補正発明と引用発明１とを比較する。 
　
（３−１）
　引用発明１の「画像データを示す電流値Ｉｄを持つ電流」は本願補正発明の「画像を示すデータ電流」に相当し、以下同様に、「ｍ本のデータ線（１３−１〜１３−ｍ）」は「複数のデータ線」に、「画素回路」は「画素回路」に、「表示領域」は「表示領域」に、「電流値Ｉｗを持つ電流」は「第１電流」に、「アクティブマトリクス型表示装置」は「表示装置」に、それぞれ相当する。 また、引用発明１の「１本の信号入力線（１６）」と本願補正発明の「複数の第１信号線」とは、その本数に違いはあるが、共に、「第１信号線」である点で共通する。
　
（３−２）
　引用発明１の「電流源ＣＳ」は、「前記１本の信号入力線（１６）に接続され、前記画像データに対応する電流値Ｉｗを持つ電流を時分割で前記信号入力線に供給する」ものであるから、第１信号線の本数の違いを除いて、本願補正発明の「前記第１信号線に電気的に連結されて前記データ電流に対応する第１電流を時分割して前記第１信号線に伝達する」ものである「データ駆動部」に相当する。 
　
（３−３）
　引用発明１の各「電流ドライバ回路（１５−１〜１５−ｍ）」は、１本の信号入力線（１６）から時分割で供給される電流値Ｉｗをそれぞれ一旦電圧値に変換して保持するから、「第１信号線から前記第１電流を各々受信する」機能を有する。そして、引用発明１の「データ線ドライバ回路（１５）」は、複数の前記機能を有する「電流ドライバ回路（１５−１〜１５−ｍ）」から構成されるから、引用発明１の「電流ドライバ回路（１５−１〜１５−ｍ）」及び「データ線ドライバ回路（１５）はそれぞれ、第１信号線の本数の違いを除いて、本願補正発明の「逆多重化器」及び「逆多重化部」に相当する。
　　
（３−４）
　引用発明１の各「電流ドライバ回路（１５−１〜１５−ｍ）」は、「保持した電圧値に基づいて、書き込まれた電流値Ｉｗとほぼ等しい電流値Ｉｄで１本のデータ線（１３−１〜１３−ｍ）を駆動する」ものであるから、「第１信号線から前記第１電流を受信して前記データ線に前記データ電流を伝達する」機能を有している。よって、引用発明１の各「電流ドライバ回路（１５−１〜１５−ｍ）」が上記機能を有していること、及び、（３−３）から、本願補正発明の「逆多重化部」に相当する引用発明１の「データ線ドライバ回路（１５）」も、第１信号線の本数に違いはあるものの、「前記逆多重化器によって前記第１信号線から前記第１電流を受信して少なくとも二つの前記データ線に前記データ電流を伝達する」ものである。
　 
（３−５）
　（３−１）によれば、引用発明１の「信号入力線（１６）」は本願補正発明の「第１信号線」に相当するから、引用発明１の「前記信号入力線（１６）に正電源Ｖｄｄの電圧を印加する」ことと、本願補正発明の「前記第1信号線にプレチャージ電流を伝達する」こととは、「前記第１信号線にプレチャージ処理を行う」点で共通する。そして、「前記信号入力線（１６）に正電源Ｖｄｄの電圧を印加する」ことは、「プリチャージ素子（５６）及び正電源（Ｖｄｄ）」によって、行われることである。したがって、引用発明１の「プリチャージ素子（５６）及び正電源（Ｖｄｄ）」と、本願補正発明の「プレチャージ部」とは、「プレチャージ処理を行うプレチャージ部」である点で共通する。また、引用発明１の「前記信号入力線（１６）に一つのデータ線に対応する電流値Ｉｗを持つ電流が印加される前に前記プリチャージ素子（５６）及び正電源（Ｖｄｄ）が前記信号入力線に正電源（Ｖｄｄ）の電位を印加し」との処理の流れと、本願補正発明の「前記第１信号線に一つのデータ線に対応する前記第１電流が伝達される前に前記プレチャージ部によって前記プレチャージ電流を前記第１信号線に伝達し」との処理の流れとは、「前記第１信号線に一つのデータ線に対応する前記第１電流が伝達される前に前記プレチャージ部が前記第１信号線にプレチャージ処理を行い」との処理の流れの点で共通する。
　
（３−６）
 　したがって、本願補正発明と引用発明１の両者は、 
 「画像を示すデータ電流を伝達する複数のデータ線と前記データ線と電気的に連結されている複数の画素回路を含む表示領域と、
　第１信号線と、
　前記第１信号線に電気的に連結されて前記データ電流に対応する第１電流を時分割して前記第１信号線に伝達するデータ駆動部と、
　前記第１信号線から前記第１電流を各々受信する複数の逆多重化器を含む逆多重化部と、
　前記第１信号線にプレチャージ処理を行うプレチャージ部を含み、
　前記逆多重化部は、前記データ駆動部と前記複数の逆多重器間の前記第１信号線に一つのデータ線に対応する前記第１電流が伝達される前に前記プレチャージ部が前記第１信号線にプレチャージ処理を行い、その後に前記逆多重化器によって前記第１信号線から前記第１電流を受信して少なくとも二つの前記データ線に前記データ電流を伝達する表示装置」の点で一致し、以下の点で相違する。 
 　 
 [相違点１] 
 　第１信号線に関し、本願補正発明では第１信号線を「複数」含んでいるのに対して、引用発明１では「１本」からなる点。また、これに派生して、データ駆動部、逆多重化部、プレチャージ部に関しても、第１信号線の本数において相違している点、及び、データ駆動部と複数の逆多重器間の第１信号線に一つのデータ線に対応する第１電流を伝達する動作が複数の第１信号線に対して「並列に」行われている点。
　
［相違点２］ 
　プレチャージ部に関し、本願補正発明では、プレチャージ部が「前記逆多重化器に各々電気的に連結され」、「逆多重化部に含」まれており、プレチャージ部が行う「プレチャージ処理」が「前記第１信号線に前記第１電流に対応するプレチャージ電流を伝達する処理である」のに対し、引用発明１では、プレチャージ部が「逆多重化部」とは別体として設けられた「プリチャージ素子（５６）及び正電源（Ｖｄｄ）」であって、「プレチャージ処理」が「前記第１信号線に正電源（Ｖｄｄ）の電圧を印加する」処理である点。
　
 （４）当審の判断 
相違点１について 
　（２Ａ−２−８）で述べたように、引用刊行物１には、以下の引用発明２が記載されている。 
　「各画素に画像データを示す電流値Ｉｄを持つ電流を供給するｍ本のデータ線（１３−１〜１３−ｍ）と前記データ線（１３−１〜１３−ｍ）に配線されている複数の画素回路（１１）が多数配置されている表示領域と、
　信号入力線と、
　前記信号入力線に接続され、前記画像データを示す電流値Ｉｄを持つ電流に対応する電流値Ｉｗを持つ電流を時分割で前記信号入力線に供給する電流源（ＣＳ）と、
　前記信号入力線から電流値Ｉｗを一旦電圧値に変換して保持し、保持した電圧値に基づいて、書き込まれた電流値Ｉｗとほぼ等しい電流値Ｉｄで前記データ線（１３−１〜１３−ｍ）を駆動する２ｍ個の電流ドライバ回路（１５Ａ−１〜１５Ａ−ｍ、１５Ｂ−１〜１５Ｂ−ｍ）を含むデータ線ドライバ回路（１５）とを含むアクティブマトリクス型表示装置において、
　前記信号入力線を２本の信号入力線（１６−１、１６−２）とする
アクティブマトリクス型表示装置。」
　
　そして、「２本」は複数本である。
　
　してみると、（３−１）〜（３−４）に示した相当関係によれば、引用刊行物１には、
「画像を示すデータ電流を伝達する複数のデータ線と前記データ線と電気的に連結されている複数の画素回路を含む表示領域と、第１信号線と、前記第１信号線に電気的に連結されて前記データ電流に対応する第１電流を時分割して前記第１信号線に伝達するデータ駆動部と、前記第１信号線から前記第１電流を各々受信する複数の逆多重化器を含む逆多重化部とを含む表示装置において、
前記第１信号線を複数本とする表示装置」の発明、すなわち、引用発明２が記載されている。
　
　また、引用刊行物１には、引用発明２の認定の根拠となった第２実施形態の変形例について説明した上記記載事項４の【００９３】に、「１走査周期の間にｍ個すべての電流ドライバ回路１５Ａ−１〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍに対する書き込み動作を完了することが難しい場合は、信号入力線１６を複数本設け、並列書き込みを行うようにすることも可能である（第２実施形態の変形例）。」と記載されており、書き込みを高速化するために、第１信号線（信号入力線）を複数本とすることが記載されている。
　同じく、引用刊行物１には、引用発明１の認定の根拠となった第６実施形態について説明した上記記載事項５の【０１６８】に、「このパルス印加によって、信号入力線１６の電圧がＴＦＴ３ｌのしきい値以上に上昇し、その後は書き込み電流Ｉｗとデータ線ドライバ回路内部のＴＦＴの動作とのバランスで決まる平衡電位に向かって比較的高速に収束するので、正しい輝度データの書き込みが高速で可能になる。」と記載されており、書き込みを高速化するために、「プリチャージ処理」を行っていることが記載されている。
　よって、引用発明１及び引用発明２は、その解決すべき課題が同一であり、引用発明１に、上記引用発明２を適用することに、格別の困難性は認められない。そして、上記【００９３】には「信号入力線１６を複数本設け、並列書き込みを行うようにする」との記載されており、引用発明１に引用発明２を適用した発明においても、第１信号線（信号入力線１６）が複数本となることにより、書き込み動作である「前記データ駆動部と前記複数の逆多重器間の前記第１信号線に一つのデータ線に対応する前記第１電流が伝達される」動作は、複数の第１信号線に並列に行われることは明らかである。
　したがって、上記相違点１に係る本願補正発明の発明特定事項は、当業者が引用発明１及び引用発明２に基づいて容易に想到し得たことである。
 　 
相違点２
（２Ｂ−２−８）で述べたように、引用刊行物２には、以下の引用発明３が記載されている。 
　「信号電流Ｉinが流れる複数の信号線（３）と前記信号線（３）に接続された１画素分の駆動回路をマトリックス状に配列し、
　前記信号線（３）の一端に、駆動電流Ｉdrvに対応する前記信号電流Ｉinを流す信号電流発生回路（２１）を設け、
　前記各画素の駆動回路に、前記信号線（３）から前記信号電流Ｉinが流れる複数の駆動トランジスタ（７）を含む、画像表示装置において、
　前記信号線（３）に、前記信号電流Ｉinに対して、（ｎ＋１）・Ｉinの電流を流す補助トランジスタ（１２）及びスイッチ素子（１３）を、前記駆動トランジスタ（７）に並列に設け、
　選択期間において前記信号電流発生回路（２１）と各画素の前記駆動トランジスタ（７）間の前記信号線（３）に、前記信号電流Ｉinを流す前に前記補助トランジスタ（１２）と前記スイッチ素子（１３）によって前記（ｎ＋１）・Ｉinの電流を流し、前記選択期間において前記信号電流Ｉinに応じたゲート電位を保持容量（６）に保持して、その後の非選択期間において、駆動トランジスタ（７）を駆動して駆動電流Ｉdrvを流す
画像表示装置。」
　
　そして、引用発明３の「補助トランジスタ（１２）及びスイッチ素子（１３）」は、「前記駆動トランジスタ（７）に並列に設け」られ、「前記信号線（３）に、前記信号電流Ｉinに対して、（ｎ＋１）・Ｉinの電流を流す」ものである。したがって、その機能、作用において、引用発明３の「信号電流Ｉin」は、本願補正発明の「第１電流」に相当し、以下同様に、「（ｎ＋１）・Ｉinの電流」は「プレチャージ電流」、「補助トランジスタ（１２）及びスイッチ素子（１３）」は「プレチャージ部」に相当する。また、その作用において、引用発明３において「前記信号電流Ｉinに応じたゲート電位を保持容量（６）に保持」することは、本願補正発明の「第１電流を受信する」ことに相当する。さらに、引用発明３は「その後の非選択期間において、駆動トランジスタ（７）を駆動して駆動電流Ｉdrvを流す」のであるから、引用発明３の「駆動電流Ｉdrv」は、その機能、作用において、逆多重化器によって第１信号線から第１電流を受信した後にデータ線に伝達される、本願補正発明の「データ電流」に相当する。
　
　してみると、引用刊行物２には、
「第１電流が流れる複数の信号線（３）と前記信号線（３）に接続された１画素分の駆動回路をマトリックス状に配列し、
　前記信号線（３）の一端に、データ電流に対応する前記第１電流を流す信号電流発生回路（２１）を設け、
　前記各画素の駆動回路に、前記信号線（３）から前記第１電流が流れる複数の駆動トランジスタ（７）を含む、画像表示装置において、
　前記信号線（３）に、前記第１電流に対応するプリチャージ電流を流すプリチャージ部を、前記駆動トランジスタ（７）に並列に設け、
　選択期間において前記信号電流発生回路（２１）と各画素の前記駆動トランジスタ（７）間の前記信号線（３）に、前記第１電流を流す前に前記プリチャージ部によって前記プリチャージ電流を流し、前記選択期間において前記第１電流を受信して、その後に、駆動トランジスタ（７）を駆動して前記データ電流を流す
画像表示装置」の発明、すなわち、引用発明３が記載されている。
　
　そして、引用発明３を説明する引用刊行物２【００１９】には「そこで本発明の目的は、アクティブマトリクス駆動に適し、信号電流（入力信号）が微小なときでも適正な駆動電流を出力することができる駆動回路及び駆動方法と、このような駆動回路を有する画像表示装置とを提供することにある。」と記載されており、「微少な信号電流に対する駆動電流の適正化」、すなわち、駆動回路内の保持容量への充電の高速化を課題としている。
　一方、引用刊行物１の第１実施形態を説明する【００６６】には「信号入力線１６に信号電流を供給する電流源ＣＳは通常パネル外部の部品で構成されるため、データ線ドライバ回路１５から距離的に離れていることが多く、容量Ｃｓは大きな値になりやすい。・・・小さな電流の書き込みに要する長い書き込み時間は重大な問題である。」と記載されており、データ線ドライバ回路内の電流ドライバ回路１５−１〜１５−ｍに設けられたキャパシタに対する「小さな電流の書き込みに要する長い書き込み時間」が問題となることが記載されている。引用刊行物１の第６実施形態である引用発明１は第１実施形態の派生形態であるところ、引用発明１も、電流源ＣＳ及びデータ線ドライバ回路１５について、同様の関係を有しているのであるから、引用発明１においても、上記キャパシタに対する「小さな電流の書き込みに要する長い書き込み時間」が問題となることは明らかである。
　してみると、引用発明１と引用発明３とは、配線を流れる微少な信号電流を容量素子に書き込む時間を短縮する点で解決すべき共通の課題を有している。
　また、両者は、共に、書き込み処理の高速化のためにプレチャージ処理を行っているものである。
　さらに、引用発明１の『「データ駆動部」と「逆多重化器」間の「第１信号線」に「第１電流」を伝達して「逆多重化器」に「第１電流」を受信させる』関係と、引用発明３の『「信号電流発生回路（２１）」と「駆動トランジスタ（７）」間の「信号線（３）」に「第１電流」を伝達して「駆動トランジスタ（７）」に「第１電流」を受信させる』関係とは、共に、『一つの構成要素から他の構成要素間の配線に、所定の電流を伝達して、他の構成要素内の容量素子に所定の電流に応じた電圧を保持させ、その後に他の構成要素を所定の電流に応じた電流で駆動させる』関係である点で共通している。
　したがって、引用発明１の『「データ駆動部」と「逆多重化器」間の「第１信号線」に「第１電流」を伝達して「逆多重化器」に「第１電流」を受信させる』関係に対して、引用発明３の『「信号電流発生回路（２１）」と「駆動トランジスタ（７）」間の「信号線（３）」に「第１電流」を伝達して「駆動トランジスタ（７）」に「第１電流」を受信させる』関係において適用される『前記信号線（３）に、前記第１電流に対して、プリチャージ電流を流すプリチャージ部を、前記駆動トランジスタ（７）に並列に設け、選択期間において各画素の前記駆動トランジスタ（７）と前記信号電流発生回路（２１）間の前記信号線（３）に、前記第１電流を流す前に前記プリチャージ部によって前記プリチャージ電流を流し、前記選択期間において前記第１電流を受信して、その後に、駆動トランジスタ（７）を駆動して前記データ電流を流す』技術を適用することは、当業者が容易になし得たことである。この適用により、「第１信号線（信号線（３））に、前記第１電流に対して、プリチャージ電流を流すプリチャージ部」は、本願補正発明のように、「逆多重化器（駆動トランジスタ（７））」の各々に電気的に連結するように設けられ、「データ駆動部（信号電流発生回路（２１））と前記複数の逆多重器（駆動トランジスタ（７））間の前記第１信号線（信号線（３））に、一つのデータ線に対応する前記第１電流を流す前に前記プリチャージ部によって前記プリチャージ電流を流し、その後に逆多重化器（駆動トランジスタ（７））によって前記第１電流を受信して、少なくとも二つの前記データ線に前記データ電流を流す」こととなる。
　したがって、上記相違点２に係る本願補正発明の発明特定事項は、当業者が引用発明１及び引用発明３に基づいて容易に想到し得たことである。
　
　そして、本願補正発明によってもたらされる効果は、引用発明１ないし引用発明３から想定することができない格別のものと認めることもできない。
　
　したがって、本願補正発明は、引用発明１ないし引用発明３に基づいて当業者が容易に発明をすることができたものである。 
　
　よって、本願補正発明は、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができない。 
 　　　 
（５）まとめ 
　以上のとおり、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する特許法第１２６条第５項の規定に違反するから、特許法第１５９条第１項で読み替えて準用する特許法第５３条第１項の規定により却下されるべきものである。 
　
３　本願発明について 
　
 　平成２０年６月２日付け手続補正は上記のとおり却下されたので、本願の請求項１に係る発明（以下、「本願発明」という。）は、平成１９年１０月１１日付けの手続補正により補正された特許請求の範囲、明細書及び図面の記載からみて、請求項１に記載されたとおりのものと認める。（前記「２」の項参照。） 
 　 
４　引用刊行物 
　
　引用刊行物に記載された発明は、前記「２　（２Ａ−２−７）、（２Ａ−２−８）、（２Ｂ−２−８）」に記載されたとおりである。 
 　 
５　対比・判断
　
　本願発明は、前記「２」で検討した本願補正発明から、実質的に、「逆多重化部」についての限定事項である「前記データ駆動部と前記複数の逆多重化器間の複数の並列な前記第１信号線に一つのデータ線に対応する前記第１電流が伝達される前に前記プレチャージ部によって前記プレチャージ電流を前記第１信号線に伝達し、その後に前記逆多重化器によって前記第１信号線から前記第１電流を受信して少なくとも二つの前記データ線に前記データ電流を伝達する」との発明特定事項を省いたものである。
　そうすると、本願発明の発明特定事項をすべて含み、さらに他の発明特定事項を付加したものに相当する本願補正発明が、前記「２　（４）当審の判断」に記載したとおり引用発明１ないし引用発明３に基づいて当業者が容易に発明をすることができたものであるから、本願発明も同様の理由により、引用発明１ないし引用発明３に基づいて当業者が容易に発明をすることができたものである。
　　 
７　むすび 
　以上のとおり、本願発明は、引用発明１ないし引用発明３に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。 
　したがって、他の請求項に係る発明について審理するまでもなく、本願は拒絶すべきものである。
 　 
 　よって、結論のとおり審決する。