(57)【要約】  酸化物半導体層と、酸化物半導体層上に形成された絶縁層と、絶縁層上に少なくとも一部が位置し、かつ、絶縁層に形成された開口を介して酸化物半導体層に接続されたソース電極及びドレイン電極と、を備え、ソース電極又はドレイン電極に対するチャネル幅方向の酸化物半導体層の一方の張り出し幅をＬ１（μｍ）とし、酸化物半導体層におけるキャリア密度をＮ（ｃｍ−３）とすると、Ｌ１≧５．０４１ｅｘｐ（５×１０−１８Ｎ）の関係式を満たす。
2015068319.tif 000002
【特許請求の範囲】
【請求項１】
基板上に位置するゲート電極と、
前記ゲート電極上に位置するゲート絶縁膜と、
前記ゲート絶縁膜を間に介して、前記ゲート電極と対向する酸化物半導体層と、
前記酸化物半導体層上に形成された絶縁層と、
前記絶縁層上に少なくとも一部が位置し、かつ、前記絶縁層に形成された開口を介して前記酸化物半導体層に接続されたソース電極及びドレイン電極と、を備え、
前記ソース電極又は前記ドレイン電極に対するチャネル幅方向の前記酸化物半導体層の一方の張り出し幅をＬ１（μｍ）とし、前記酸化物半導体層におけるキャリア密度をＮ（ｃｍ−３）とすると、
Ｌ１≧５．０４１ｅｘｐ（５×１０−１８Ｎ）の関係式を満たす、
薄膜トランジスタ。
【請求項２】
前記酸化物半導体層のキャリア密度Ｎ（ｃｍ−３）は、さらに、１．１３×１０１３ｃｍ−３≦Ｎ≦１．１３×１０１６ｃｍ−３の関係式を満たす、
請求項１に記載の薄膜トランジスタ。
【請求項３】
前記酸化物半導体層は、透明アモルファス酸化物半導体によって構成される、
請求項１又は請求項２に記載の薄膜トランジスタ。
【請求項４】
前記酸化物半導体層は、ＩｎＧａＺｎＯによって構成される、
請求項３に記載の薄膜トランジスタ。
【請求項５】
請求項１から請求項４に記載の薄膜トランジスタを有する有機ＥＬ表示装置。
【請求項６】
酸化物半導体層を有する薄膜トランジスタの製造方法であって、
前記基板の上方にゲート電極を形成する工程と、
前記ゲート電極上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に酸化物半導体膜を成膜する工程と、
前記酸化物半導体膜を所定の形状に加工することで、前記酸化物半導体層を形成する工程と、
前記酸化物半導体層の一部を露出させるように、前記酸化物半導体層上に絶縁層を形成する工程と、
前記酸化物半導体層の露出した部分に接続されるように、前記絶縁層上にソース電極及びドレイン電極を形成する工程とを含み、
前記ソース電極又は前記ドレイン電極に対するチャネル幅方向の前記酸化物半導体層の一方の張り出し幅をＬ１（μｍ）とし、前記酸化物半導体層におけるキャリア密度をＮ（ｃｍ−３）とすると、
Ｌ１≧５．０４１ｅｘｐ（５×１０−１８Ｎ）の関係式を満たす、
薄膜トランジスタの製造方法。
【請求項７】
前記酸化物半導体層のキャリア密度Ｎ（ｃｍ−３）は、さらに、１．１３×１０１３ｃｍ−３≦Ｎ≦１．１３×１０１６ｃｍ−３の関係式を満たす、
請求項６に記載の薄膜トランジスタの製造方法。
【請求項８】
前記酸化物半導体膜は、透明アモルファス酸化物半導体によって構成される、
請求項６又は請求項７に記載の薄膜トランジスタの製造方法。
【請求項９】
前記酸化物半導体膜は、ＩｎＧａＺｎＯ膜である、
請求項８に記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、薄膜トランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
液晶表示装置又は有機ＥＬ（ＯＬＥＤ：Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）表示装置などのアクティブマトリクス方式の表示装置には、スイッチング素子又は駆動素子として薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）が広く用いられている。ＴＦＴの半導体層としては、アモルファスシリコン等が用いられる。半導体層はゲート電極に印加される電圧によってキャリアの移動が制御されるチャネル領域を有する。【０００３】
アクティブマトリクス型表示装置では、画面の高精細化及び高フレームレート化に対応し、表示装置のスイッチング及び駆動用ＴＦＴの高性能化が求められている。さらに表示装置のフレキシブル化又は透明化といった次世代の表示装置の実現を目指した研究開発が活発に行われている。このような背景により、ＴＦＴの半導体層材料には従来のシリコン系材料と比較して電気的特性の優位性に加えて、フレキシブル基板上に形成可能な低温成膜、及び透明な材料へ注目が集まる傾向にある。特にインジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）等の金属酸化物もしくはこれら金属酸化物の化合物を応用する試みが盛んである。【０００４】
例えば、特許文献１には、所定の条件の下で酸化物半導体膜を成膜した薄膜トランジスタが開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許第８３８９３１０号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来技術では、十分に安定な特性を有する薄膜トランジスタを製造することができない。【０００７】
例えば、特許文献１に開示された薄膜トランジスタの製造方法では、リーク電流を低くするために所定の条件で酸化物半導体膜を成膜している。しかしながら、従来の酸化物半導体を有する薄膜トランジスタでは、ストレス印加後のトランジスタ特性において、電流が急激に増加する領域においてハンプ現象が顕著に現れるという問題があった。【０００８】
そこで、本開示は、より安定な特性を有し、より信頼性の高い薄膜トランジスタ及びその製造方法を提供する。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、薄膜トランジスタの一態様は、基板上に位置するゲート電極と、前記ゲート電極上に位置するゲート絶縁膜と、前記ゲート絶縁膜を間に介して、前記ゲート電極と対向する酸化物半導体層と、前記酸化物半導体層上に位置する、前記酸化物半導体の一部が露出するように形成されたエッチストッパ層と、互いに対向して配置され、前記エッチストッパ層上に少なくとも一部が位置するソース電極及びドレイン電極と、を備え、前記ソース電極又は前記ドレイン電極に対するチャネル幅方向の前記酸化物半導体層の一方の張り出し幅をＬ１（μｍ）とし、前記酸化物半導体層におけるキャリア密度をＮ（ｃｍ−３）とすると、Ｌ１≧５．０４１ｅｘｐ（５×１０−１８Ｎ）の関係式を満たす。
【発明の効果】
【００１０】
本開示によれば、優れたトランジスタ特性を有する薄膜トランジスタを得ることができる。特に、閾値下領域におけるハンプ現象を抑制し、より安定な初期特性と、ゲート電極への負電圧印加に対する経時劣化の小さい、より高い信頼性の薄膜トランジスタを得ることができる。
【図面の簡単な説明】
【００１１】
【図１】図１は、実施の形態に係る有機ＥＬ表示装置の一部切り欠き斜視図である。
【図２】図２は、実施の形態に係る有機ＥＬ表示装置における画素回路の簡略な構成を示す電気回路図である。
【図３】図３は、実施の形態に係る薄膜トランジスタの概略断面図である。
【図４】図４は、実施の形態に係る薄膜トランジスタの製造方法を示す概略断面図である。
【図５Ａ】図５Ａは、実施の形態に係る薄膜トランジスタの上面からの概略図である。
【図５Ｂ】図５Ｂは、図５Ａの薄膜トランジスタをＡ−Ａ’線に沿って切断した断面図である。
【図５Ｃ】図５Ｃは、図５Ａの薄膜トランジスタをＢ−Ｂ’線に沿って切断した断面図である。
【図６Ａ】図６Ａは、実施の形態に係る薄膜トランジスタの酸化物半導体層についてのドレイン電圧印加時の電流密度分布を示す図である。
【図６Ｂ】図６Ｂは、実施の形態に係る薄膜トランジスタの酸化物半導体層の張り出し幅Ｌ１と電流密度分布との関係を示すグラフである。
【図７】図７は、実施の形態に係る薄膜トランジスタの酸化物半導体層の張り出し幅Ｌ１とキャリア密度との関係を示すグラフである。
【図８】図８は、実施の形態に係る薄膜トランジスタのＮＢＴＳ試験による電流とゲート電圧との関係及びキャリア移動度とゲート電圧との関係を示す図（（ａ）〜（ｃ））と、実施の形態に係る酸化物半導体膜の張り出し幅と閾値電圧のシフト量との関係を示す図（（ｄ））である。
【発明を実施するための形態】
【００１２】
（本開示の基礎となった知見）
発明者らは、ハンプと呼ばれる現象が、ストレス印加後のトランジスタ特性の電流が急激に増加する領域（subthresholdregion, 閾値下領域）において顕著に現れることに着目した。この領域は表示装置における低階調領域、すなわち黒表示領域に対応する。液晶ディスプレイとは異なり有機ＥＬディスプレイにおいては、この黒表示領域の特性が重要となる。
【００１３】
ここでいうハンプ現象とは、ＴＦＴのスイッチング特性を示すＩ−Ｖ特性において、流れる電流の異常のことである。通常は印加電圧に対して流れる電流を対数でプロットすると、電流が急激に増加し明確な１段階のＯＮ／ＯＦＦスイッチング特性を示し、その傾斜は一つの傾きで定義される。ハンプ現象とは、このＴＦＴのスイッチング特性の電流増加が階段状に数段階で生じることを指す。
【００１４】
ハンプ現象が発生すると、ＴＦＴ特性の閾値が小さくなり、明瞭なスイッチング特性が得られなくなり、かつ、電圧印加による中長期信頼性の劣化にもつながる。この信頼性の劣化とは、ＴＦＴがスイッチング特性を示さないこと、もしくは、閾値電圧が変化することである。信頼性が劣化すると、安定駆動が不可能になる。
【００１５】
このハンプ現象の発生は、次のことが原因であると推測される。ＴＦＴにおける半導体層の加工端がテーパ角をもつことで膜厚が異なる箇所が存在することになる。このため、このような半導体層の上に積層された電極に電圧を印加すると、電界にムラが生じる。これにより、半導体層に電流パスの不均一な領域が存在することとなり、主ＴＦＴとは異なる副ＴＦＴが形成されてしまう。このことが、ハンプ現象が発生する原因であると考えられる。
【００１６】
（本開示の概要）
本開示の一態様に係る薄膜トランジスタは、基板上に位置するゲート電極と、ゲート電極上に位置するゲート絶縁膜と、ゲート絶縁膜を間に介して、ゲート電極と対向する酸化物半導体層と、酸化物半導体層上に形成した絶縁層と、絶縁層上に少なくとも一部が位置し、かつ、当該絶縁層に形成された開口を介して酸化物半導体層に接続されたソース電極及びドレイン電極と、を備え、ソース電極又は前記ドレイン電極に対するチャネル幅方向の酸化物半導体層の張り出し幅をＬ１（μｍ）、酸化物半導体層におけるキャリア密度をＮ（ｃｍ−３）として、Ｌ１≧５．０４１ｅｘｐ（５×１０−１８Ｎ）を満たす。
【００１７】
本開示の一態様に係る薄膜トランジスタは、ソース電極及びドレイン電極が絶縁層の上方に形成されたチャネル保護型（トップコンタクト型）のトランジスタであって、酸化物半導体層の張り出し幅Ｌ１（μｍ）と酸化物半導体層のキャリア密度Ｎ（ｃｍ−３）とがＬ１＝５．０４１ｅｘｐ（５×１０−１８Ｎ）を境界としてＬ１≧５．０４１ｅｘｐ（５×１０−１８Ｎ）の関係式を満たしている。なお、このことをキャリア密度について書き直すと、Ｎ≦２×１０１７ｌｎ（Ｌ１）−３．２４×１０１７の関係式を満たすことになる。
【００１８】
この関係式を満たすころにより、酸化物半導体層の幅をソース電極（ドレイン電極）の幅よりも大きくすることができるので、酸化物半導体層の端部のテーパ部をチャネル領域外に位置させることができる。
【００１９】
これにより、酸化物半導体層の端部がチャネル領域から遠ざかるので、酸化物半導体層の端部に高い電流密度領域が生じることを抑制することができる。したがって、より安定な特性を有し、より信頼性の高い薄膜トランジスタを得ることができる。
【００２０】
また、本開示の一態様に係る薄膜トランジスタにおいて、酸化物半導体層のキャリア密度Ｎ（ｃｍ−３）は、さらに、１．１３×１０１３ｃｍ−３≦Ｎ≦１．１３×１０１６ｃｍ−３の関係式を満たすとよい。
【００２１】
また、本開示の一態様に係る薄膜トランジスタにおいて、酸化物半導体層は、透明アモルファス酸化物半導体によって構成されていてもよい。具体的には、酸化物半導体層は、ＩｎＧａＺｎＯによって構成されていてもよい。
【００２２】
このように、ＴＦＴのチャネル層として、ＩｎＧａＺｎＯ等の酸化物半導体層を用いることによって、キャリア移動度を高めることができる。
【００２３】
また、本開示の一態様に係る有機ＥＬ表示装置は、上記いずれかの薄膜トランジスタを有する。
【００２４】
また、本開示の一態様に係る薄膜トランジスタの製造方法は、基板の上方にゲート電極を形成する工程と、ゲート電極上にゲート絶縁膜を形成する工程と、ゲート絶縁膜上に酸化物半導体膜を成膜する工程と、酸化物半導体膜を所定の形状に加工することで酸化物半導体層を形成する工程と、酸化物半導体層の一部を露出させるように、酸化物半導体層上に絶縁層を形成する工程と、酸化物半導体層の露出した部分に接続されるように、絶縁層上にソース電極及びドレイン電極を形成する工程とを含み、ソース電極又はドレイン電極に対するチャネル幅方向の酸化物半導体層の一方の張り出し幅をＬ１（μｍ）とし、酸化物半導体層におけるキャリア密度をＮ（ｃｍ−３）とすると、Ｌ１≧５．０４１ｅｘｐ（５×１０−１８Ｎ）の関係式を満たす。
【００２５】
これにより、酸化物半導体層の端部がチャネル領域から遠ざかるので、酸化物半導体層の端部に高い電流密度領域が生じることを抑制することができる。したがって、より安定な特性を有し、より信頼性の高い薄膜トランジスタを製造することができる。
【００２６】
また、本開示の一態様に係る薄膜トランジスタの製造方法において、酸化物半導体層のキャリア密度Ｎ（ｃｍ−３）は、さらに、１．１３×１０１３ｃｍ−３≦Ｎ≦１．１３×１０１６ｃｍ−３の関係式を満たすとよい。
【００２７】
また、本開示の一態様に係る薄膜トランジスタの製造方法において、酸化物半導体膜は、透明アモルファス酸化物半導体によって構成されていてもよい。具体的には、酸化物半導体層は、ＩｎＧａＺｎＯ膜であってもよい。
【００２８】
このように、ＴＦＴのチャネル層として、ＩｎＧａＺｎＯ等の酸化物半導体層を用いることによって、キャリア移動度を高めることができる。
【００２９】
（実施の形態）
以下、薄膜トランジスタ及びその製造方法、並びに、薄膜トランジスタを用いた有機ＥＬ表示装置の一実施の形態について、図面を用いて説明する。なお、以下に説明する実施の形態は、いずれも本開示における好ましい一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、工程、並びに、工程の順序などは、一例であって本発明を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本発明における最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
【００３０】
なお、各図は、模式図であり、必ずしも厳密に図示されたものではない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。
【００３１】
［有機ＥＬ表示装置］
まず、本実施の形態に係る有機ＥＬ表示装置１０の構成について、図１を用いて説明する。図１は、本実施の形態に係る有機ＥＬ表示装置の一部切り欠き斜視図である。
【００３２】
図１に示すように、有機ＥＬ表示装置１０は、複数個の薄膜トランジスタが配置されたＴＦＴ基板（ＴＦＴアレイ基板）２０と、下部電極である陽極４１、有機材料からなる発光層であるＥＬ層４２及び透明な上部電極である陰極４３からなる有機ＥＬ素子（発光部）４０との積層構造により構成される。
【００３３】
ＴＦＴ基板２０には複数の画素３０がマトリクス状に配置されており、各画素３０には画素回路３１が設けられている。
【００３４】
有機ＥＬ素子４０は、複数の画素３０のそれぞれに対応して形成されており、各画素３０に設けられた画素回路３１によって各有機ＥＬ素子４０の発光の制御が行われる。有機ＥＬ素子４０は、複数の薄膜トランジスタを覆うように形成された層間絶縁膜（平坦化膜）の上に形成される。
【００３５】
また、有機ＥＬ素子４０は、陽極４１と陰極４３との間にＥＬ層４２が配置された構成となっている。陽極４１とＥＬ層４２との間にはさらに正孔輸送層が積層形成され、ＥＬ層４２と陰極４３との間にはさらに電子輸送層が積層形成されている。なお、陽極４１と陰極４３との間には、その他の電荷機能層が設けられていてもよい。
【００３６】
各画素３０は、それぞれの画素回路３１によって駆動制御される。また、ＴＦＴ基板２０には、画素３０の行方向に沿って配置される複数のゲート配線（走査線）５０と、ゲート配線５０と交差するように画素３０の列方向に沿って配置される複数のソース配線（信号配線）６０と、ソース配線６０と平行に配置される複数の電源配線（図１では省略）とが形成されている。各画素３０は、例えば、直交するゲート配線５０とソース配線６０とによって区画されている。
【００３７】
ゲート配線５０は、各画素回路３１に含まれるスイッチング素子として動作する薄膜トランジスタのゲート電極と行毎に接続されている。ソース配線６０は、各画素回路３１に含まれるスイッチング素子として動作する薄膜トランジスタのソース電極と列毎に接続されている。電源配線は、各画素回路３１に含まれる駆動素子として動作する薄膜トランジスタのドレイン電極と列毎に接続されている。
【００３８】
続いて、画素３０における画素回路３１の回路構成について、図２を用いて説明する。図２は、本実施の形態に係る有機ＥＬ表示装置における画素回路の簡略な構成を示す電気回路図である。
【００３９】
図２に示すように、画素回路３１は、駆動素子として動作する薄膜トランジスタ３２と、スイッチング素子として動作する薄膜トランジスタ３３と、対応する画素３０に表示するためのデータを記憶するキャパシタ３４とを備える。本実施の形態において、薄膜トランジスタ３２は、有機ＥＬ素子４０を駆動するための駆動トランジスタであり、薄膜トランジスタ３３は、画素３０を選択するためのスイッチングトランジスタである。
【００４０】
薄膜トランジスタ３２は、薄膜トランジスタ３３のドレイン電極３３ｄ及びキャパシタ３４の一端に接続されるゲート電極３２ｇと、電源配線７０に接続されるドレイン電極３２ｄと、有機ＥＬ素子４０の陽極４１及びキャパシタ３４の他端に接続されるソース電極３２ｓと、半導体膜（図示せず）とを備える。この薄膜トランジスタ３２は、キャパシタ３４が保持しているデータ電圧に対応する電流を電源配線７０からソース電極３２ｓを通じて有機ＥＬ素子４０の陽極４１に供給する。これにより、有機ＥＬ素子４０では、陽極４１から陰極４３へと駆動電流が流れてＥＬ層４２が発光する。
【００４１】
薄膜トランジスタ３３は、ゲート配線５０に接続されるゲート電極３３ｇと、ソース配線６０に接続されるソース電極３３ｓと、キャパシタ３４の一端及び薄膜トランジスタ３２のゲート電極３２ｇに接続されるドレイン電極３３ｄと、半導体膜（図示せず）とを備える。この薄膜トランジスタ３３は、接続されたゲート配線５０及びソース配線６０に所定の電圧が印加されると、当該ソース配線６０に印加された電圧がデータ電圧としてキャパシタ３４に保存される。
【００４２】
なお、上記構成の有機ＥＬ表示装置１０では、ゲート配線５０とソース配線６０との交点に位置する画素３０毎に表示制御を行うアクティブマトリクス方式が採用されている。これにより、各画素３０（各サブ画素Ｒ、Ｇ、Ｂ）の薄膜トランジスタ３２及び３３によって、対応する有機ＥＬ素子４０が選択的に発光し、所望の画像が表示される。
【００４３】
［薄膜トランジスタ］
以下では、本実施の形態に係る薄膜トランジスタについて説明する。なお、本実施の形態に係る薄膜トランジスタは、ボトムゲート型、かつ、チャネル保護型（トップコンタクト）の薄膜トランジスタである。
【００４４】
図３は、本実施の形態に係る薄膜トランジスタの概略断面図である。
【００４５】
図３に示すように、本実施の形態に係る薄膜トランジスタ１００は、基板１１０と、ゲート電極１２０と、ゲート絶縁膜１３０と、酸化物半導体層１４０と、チャネル保護層１５０と、ソース電極１６０ｓと、ドレイン電極１６０ｄとを備える。
【００４６】
基板１１０は、電気絶縁性を有する材料からなる基板である。例えば、基板１１０は、無アルカリガラス、石英ガラス、高耐熱性ガラスなどのガラス材料、ポリエチレン、ポリプロピレン、ポリイミドなどの樹脂材料、シリコン、ガリウムヒ素などの半導体材料、又は、絶縁層をコーティングしたステンレスなどの金属材料からなる基板である。
【００４７】
なお、基板１１０は、リジッド基板に限るものではなく、可撓性を有する樹脂基板などのフレキシブル基板でもよい。この場合、薄膜トランジスタ１００をフレキシブルディスプレイのＴＦＴとして利用することができる。
【００４８】
ゲート電極１２０は、基板１１０の上方に所定形状で形成される。ゲート電極１２０は、導電性を有する材料からなる電極である。例えば、ゲート電極１２０の材料として、モリブデン、アルミニウム、銅、タングステン、チタン、マンガン、クロム、タンタル、ニオブ、銀、金、プラチナ、パラジウム、インジウム、ニッケル、ネオジムなどの金属、これらの中から選ばれる金属の合金、酸化インジウム錫（ＩＴＯ）、アルミニウムドープ酸化亜鉛（ＡＺＯ）、ガリウムドープ酸化亜鉛（ＧＺＯ）などの導電性金属酸化物、又は、ポリチオフェン、ポリアセチレンなどの導電性高分子などを用いることができる。また、ゲート電極１２０は、これらの材料を積層した多層構造であってもよい。ゲート電極１２０は、例えば、モリブデン（Ｍｏ）膜及び銅（Ｃｕ）膜の積層構造であり、膜厚が２０ｎｍ〜５００ｎｍである。
【００４９】
ゲート絶縁膜（ゲート絶縁層）１３０は、ゲート電極１２０上に形成される。例えば、ゲート絶縁膜１３０は、ゲート電極１２０を覆うようにゲート電極１２０上及び基板１１０上に形成される。具体的には、ゲート絶縁膜１３０は、ゲート電極１２０を覆うように全面成膜されて、基板１１０上に形成される。
【００５０】
ゲート絶縁膜１３０は、電気絶縁性を有する材料から構成される。例えば、ゲート絶縁膜１３０は、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、酸化アルミニウム膜、酸化タンタル膜、酸化ハフニウム膜などの単層膜、又は、これらの積層膜である。ゲート絶縁膜１３０は、例えば、シリコン酸化膜及びシリコン窒化膜の積層構造であり、膜厚は５０ｎｍ〜３００ｎｍである。
【００５１】
酸化物半導体層１４０は、薄膜トランジスタ１００におけるチャネル層として用いられる。つまり、酸化物半導体層１４０は、ゲート絶縁膜１３０を挟んでゲート電極１２０と対向するチャネル領域を含む半導体層である。
【００５２】
酸化物半導体層１４０は、ゲート絶縁膜１３０上に所定形状で形成される。例えば、酸化物半導体層１４０は、ゲート電極１２０の上方に形成される。具体的には、酸化物半導体層１４０は、ゲート絶縁膜１３０を間に介して、ゲート電極１２０と対向する位置に形成される。例えば、酸化物半導体層１４０は、ゲート電極１２０の上方において、ゲート絶縁膜１３０上に島状に形成される。
【００５３】
酸化物半導体層１４０の材料として、インジウム（Ｉｎ）、ガリウム（Ｇａ）及び亜鉛（Ｚｎ）のうち、少なくとも１種を含む酸化物半導体材料を用いる。例えば、酸化物半導体層１４０は、アモルファス酸化インジウムガリウム亜鉛（ＩｎＧａＺｎＯ：ＩＧＺＯ）などの透明アモルファス酸化物半導体（ＴＡＯＳ：Ｔｒａｎｓｐａｒｅｎｔ  Ａｍｏｒｐｈｏｕｓ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）から構成される。酸化物半導体層１４０の膜厚は、例えば、２０ｎｍ〜２００ｎｍである。酸化物半導体層１４０のキャリア密度は、例えば、約１．１３×１０１３ｃｍ−３以上、約１．１３×１０１６ｃｍ−３以下の範囲である。
【００５４】
酸化物半導体層１４０におけるＩｎ：Ｇａ：Ｚｎの比率は、例えば、約１：１：１である。また、Ｉｎ：Ｇａ：Ｚｎの比率は、０．８〜１．２：０．８〜１．２：０．８〜１．２の範囲でもよいが、この範囲には限られない。
【００５５】
チャネル層が透明アモルファス酸化物半導体で構成される薄膜トランジスタは、キャリア移動度が高く、大画面及び高精細の表示装置に適している。また、透明アモルファス酸化物半導体は、低温成膜が可能であるため、プラスチック又はフィルムなどのフレキシブル基板上に容易に形成することができる。
【００５６】
チャネル保護層１５０は、酸化物半導体層１４０上に形成された絶縁層の一例である。したがって、チャネル保護層１５０は、電気絶縁性を有する材料から構成される。例えば、チャネル保護層１５０は、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、酸化アルミニウム膜などの無機材料から構成される膜、又は、シリコン、酸素及びカーボンを含む無機材料から構成される膜などの単層膜、又は、これらの積層膜である。チャネル保護層１５０の膜厚は、例えば、５０ｎｍ〜５００ｎｍである。
【００５７】
また、チャネル保護層１５０は、酸化物半導体層１４０の上方に形成するソース電極１６０ｓ及びドレイン電極１６０ｄをエッチングによってパターニングする際に、酸化物半導体層１４０がエッチングされることを防止するエッチストッパ層として機能する。
【００５８】
チャネル保護層１５０の一部は、貫通するように開口されている。つまり、チャネル保護層１５０には、酸化物半導体層１４０の一部を露出させるためのコンタクトホールが形成されている。
【００５９】
酸化物半導体層１４０は、チャネル保護層１５０の開口された部分（コンタクトホール）を介してソース電極１６０ｓ及びドレイン電極１６０ｄに接続されている。酸化物半導体層１４０のチャネル幅方向におけるコンタクトホールのサイズ（横幅）は、例えば酸化物半導体層１４０の幅よりも１０μｍ以上小さい。
【００６０】
ソース電極１６０ｓ及びドレイン電極１６０ｄは、チャネル保護層１５０の上方に少なくとも一部が位置し、かつ、チャネル保護層１５０に形成された開口を介して酸化物半導体層１４０に接続されている。つまり、ソース電極１６０ｓ及びドレイン電極１６０ｄは、チャネル保護層１５０において酸化物半導体層１４０の露出した部分と接続されるように、チャネル保護層１５０の上方に形成される。具体的には、ソース電極１６０ｓ及びドレイン電極１６０ｄは、チャネル保護層１５０に形成されたコンタクトホールを介して酸化物半導体層１４０に接続され、チャネル保護層１５０上において基板水平方向に離間して互いに対向して配置されている。
【００６１】
ソース電極１６０ｓ及びドレイン電極１６０ｄは、導電性を有する材料からなる電極である。ソース電極１６０ｓ及びドレイン電極１６０ｄの材料としては、例えば、ゲート電極１２０の材料と同一の材料を用いることができる。ソース電極１６０ｓ及びドレイン電極１６０ｄは、例えば、Ｍｏ膜とＣｕ膜とＣｕＭｎ膜との積層構造であり、膜厚は１００ｎｍ〜５００ｎｍである。
【００６２】
［薄膜トランジスタの製造方法］
続いて、本実施の形態に係る薄膜トランジスタの製造方法について、図４を用いて説明する。図４は、本実施の形態に係る薄膜トランジスタの製造方法を示す概略断面図である。
【００６３】
まず、図４の（ａ）に示すように、基板１１０を準備し、基板１１０の上方に所定形状のゲート電極１２０を形成する。例えば、基板１１０上に金属膜をスパッタリング法によって成膜し、フォトリソグラフィ法及びウェットエッチング法を用いて金属膜を加工することにより、所定形状のゲート電極１２０を形成する。なお、金属膜のウェットエッチングは、例えば、過酸化水素水（Ｈ２Ｏ２）及び有機酸を混合した薬液を用いて行うことができる。
【００６４】
次に、図４の（ｂ）に示すように、ゲート電極１２０上にゲート絶縁膜１３０を形成する。例えば、ゲート電極１２０を覆うように、ゲート電極１２０上及び基板１１０上にプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法によってシリコン窒化膜とシリコン酸化膜とを順に成膜することで、ゲート絶縁膜１３０を形成する。
【００６５】
シリコン窒化膜は、例えば、シランガス（ＳｉＨ４）、アンモニアガス（ＮＨ３）及び窒素ガス（Ｎ２）を導入ガスに用いることで成膜することができる。例えば、アンモニアガス（ＮＨ３）を用いて温度４００℃の条件でシリコン窒化膜を成膜する。また、シリコン酸化膜は、例えば、シランガス（ＳｉＨ４）と亜酸化窒素ガス（Ｎ２Ｏ）とを導入ガスに用いることで成膜することができる。
【００６６】
次に、図４の（ｃ）に示すように、基板１１０の上方に酸化物半導体膜１４０ａを成膜する。例えば、ゲート絶縁膜１３０上に酸化物半導体膜１４０ａをスパッタリング法によって成膜する。酸化物半導体膜１４０ａの膜厚は、例えば、約２０ｎｍ以上、約２００ｎｍ以下である。
【００６７】
具体的には、組成比Ｉｎ：Ｇａ：Ｚｎ＝１：１：１のターゲット材を用いた、酸素雰囲気でのスパッタリング法によって、ゲート絶縁膜１３０上にアモルファスＩｎＧａＺｎＯ膜を全面成膜する。酸化物半導体層１４０のキャリア密度は、例えば約１．１３×１０１３ｃｍ−３以上、かつ、約１．１３×１０１６ｃｍ−３以下の範囲である。
【００６８】
次に、図４の（ｄ）に示すように、酸化物半導体膜１４０ａを所定の形状に加工することで、酸化物半導体層１４０を形成する。つまり、酸化物半導体膜１４０ａをパターニングすることで、酸化物半導体層１４０を形成する。例えば、まず、酸化物半導体膜１４０ａ上に所定形状のレジストを形成する。具体的には、酸化物半導体膜１４０ａ上に、かつ、ゲート電極１２０に対向する位置に、レジストをフォトリソグラフィ法によって形成する。
【００６９】
そして、ウェットエッチング法によってレジストが形成されていない領域の酸化物半導体膜１４０ａを除去することで、ゲート電極１２０に対向する位置に酸化物半導体層１４０を形成する。例えば、酸化物半導体膜１４０ａがＩＧＺＯ膜である場合、ウェットエッチングは、例えば、リン酸（Ｈ３ＰＯ４）、硝酸（ＨＮＯ３）、酢酸（ＣＨ３ＣＯＯＨ）及び水を混合した薬液を用いて行うことができる。
【００７０】
次に、酸化物半導体層１４０の一部を露出させるように、酸化物半導体層１４０上に絶縁層を形成する。
【００７１】
具体的には、まず、図４の（ｅ）に示すように、酸化物半導体層１４０上にチャネル保護層１５０を形成する。例えば、酸化物半導体層１４０を覆うようにして酸化物半導体層１４０上及びゲート絶縁膜１３０上にチャネル保護層１５０を形成する。
【００７２】
例えば、酸化物半導体層１４０上及びゲート絶縁膜１３０上にシリコン酸化膜をプラズマＣＶＤ法によって成膜することで、チャネル保護層１５０を形成することができる。
【００７３】
その後、チャネル保護層１５０を所定形状にパターニングする。具体的には、酸化物半導体層１４０の一部を露出させるように、チャネル保護層１５０にコンタクトホールを形成する。
【００７４】
具体的には、まず、フォトリソグラフィ法及びドライエッチング法によってチャネル保護層１５０の一部をエッチングすることにより、酸化物半導体層１４０のソースコンタクト領域及びドレインコンタクト領域となる領域上に、コンタクトホールを形成する。例えば、チャネル保護層１５０がシリコン酸化膜である場合、ドライエッチング法として反応性イオンエッチング（ＲＩＥ）法を用いることができる。このとき、エッチングガスとしては、例えば、四フッ化炭素（ＣＦ４）及び酸素ガス（Ｏ２）を用いることができる。ガス流量、圧力、印加電力及び周波数などのパラメータは、基板サイズ、エッチングの膜厚などによって適宜設定される。
【００７５】
酸化物半導体層１４０のチャネル幅方向におけるコンタクトホールのサイズ（横幅）は、例えば酸化物半導体層１４０の幅よりも約１０μｍ以上小さい。また、ソース電極１６０ｓ側の酸化物半導体層１４０の張り出し幅又はドレイン電極１６０ｄ側の酸化物半導体層１４０の張り出し幅は、例えば、約５μｍ以上である。
【００７６】
次に、図４の（ｆ）に示すように、酸化物半導体層１４０に接続されたソース電極１６０ｓ及びドレイン電極１６０ｄを形成する。例えば、チャネル保護層１５０に形成したコンタクトホールを埋めるようにして、チャネル保護層１５０上に所定形状のソース電極１６０ｓ及びドレイン電極１６０ｄを形成する。
【００７７】
具体的には、チャネル保護層１５０上及びコンタクトホール内に、互いに間隔を空けてソース電極１６０ｓ及びドレイン電極１６０ｄを形成する。より具体的には、チャネル保護層１５０上及びコンタクトホール内に、Ｍｏ膜とＣｕ膜とＣｕＭｎ膜とをスパッタリング法によって順に成膜する。さらに、フォトリソグラフィ法及びウェットエッチング法によって、Ｍｏ膜、Ｃｕ膜及びＣｕＭｎ膜をパターニングすることで、ソース電極１６０ｓ及びドレイン電極１６０ｄを形成する。
【００７８】
ソース電極１６０ｓ及びドレイン電極１６０ｄの膜厚は、例えば、約１００ｎｍ以上かつ約５００ｎｍ以下である。Ｍｏ膜、Ｃｕ膜及びＣｕＭｎ膜のウェットエッチングは、例えば、過酸化水素水（Ｈ２Ｏ２）及び有機酸を混合した薬液を用いて行うことができる。また、本実施の形態において、ソース電極１６０ｓの幅及びドレイン電極１６０ｄの幅の一方又は両方は、酸化物半導体層１４０の幅より小さくしている。
【００７９】
以上のようにして、薄膜トランジスタ１００を製造することができる。
【００８０】
［酸化物半導体層の張り出し幅］
続いて、張り出し幅Ｌ１（μｍ）でソース電極１６０ｓ及びドレイン電極１６０ｄから張り出す酸化物半導体層１４０を備える薄膜トランジスタ１００において、張り出し幅Ｌ１（μｍ）と閾値電圧のシフト量との関係について、図５Ａ〜図５Ｃを用いて説明する。
【００８１】
図５Ａは、薄膜トランジスタ１００を上面から見た平面図、図５Ｂは、図５Ａの薄膜トランジスタ１００をＡ−Ａ’線に沿って切断した断面図であり、図５Ｃは、図５Ａの薄膜トランジスタ１００をＢ−Ｂ’線に沿って切断した断面図である。
【００８２】
図５Ａ〜図５Ｃに示すように、チャネル幅方向における酸化物半導体層１４０の張り出し幅Ｌ１（μｍ）は、酸化物半導体層１４０のチャネル幅方向の端部から、ドレイン電極１６０ｄ（又はソース電極１６０ｓ）と酸化物半導体層１４０とが接する線までの長さと定義される。
【００８３】
なお、酸化物半導体層１４０におけるチャネル領域（チャネル内領域）は、図５Ａの矩形状の太破線で示される領域である。つまり、酸化物半導体層１４０におけるチャネル領域、ソース電極１６０ｓとドレイン電極１６０ｄとで挟まれた領域であり、より具体的には、ソース電極１６０ｓと酸化物半導体層１４０とが接する部分とドレイン電極１６０ｄと酸化物半導体層１４０との間の領域である。また、チャネル外領域とは、チャネル領域以外の領域、つまり、チャネル領域の外側の領域のことである。
【００８４】
［張り出し幅と電流密度集中との関係］
次に、酸化物半導体層１４０の張り出し幅Ｌ１（μｍ）と酸化物半導体層１４０のキャリア密度（ｃｍ−３）とを制御した場合に酸化物半導体層の端部に生じる電流密度集中について、図６Ａ、図６Ｂ及び図７を用いて説明する。ここで、電流密度集中の計算は、デバイスシミュレーションソフトウェア（製品名：ＡＴＬＡＳ）を用いた。
【００８５】
図６Ａは、実施の形態に係る薄膜トランジスタの酸化物半導体層についてのドレイン電圧印加時の電流密度分布（酸化物半導体層を上部から見た場合）を示す図である。図６Ａに示される濃度分布は、ソース電極をグランドとし、ドレイン電極に４Ｖの電圧を印加した場合における酸化物半導体層１４０内の電流密度分布を示している。
【００８６】
なお、図６Ａでは、ゲート絶縁膜上に酸化物半導体層が配置され、さらにソース電極及びドレイン電極が２０μｍ離れて対向して配置されている。また、ソース電極及びドレイン電極は加工によって端部の角が曲率をもって形成されるため、これを再現して曲率＝０．５としている。
【００８７】
図６Ａから分かるように、チャネル外領域において、高い電流密度が生じている。つまり、チャネル外領域では、主ＴＦＴとは異なる電流パスが形成されて、ハンプ現象の原因となる副ＴＦＴが生じている。
【００８８】
図６Ｂは、図６Ａに示す電流密度分布をチャネル中央でＹ方向に二次元で抜き出して示した図である。図６Ｂにおいて、●（黒丸）は、チャネル領域の端部における電流密度を図示しており、▼（黒三角）は、酸化物半導体層の端部における電流密度を示している。
【００８９】
図６Ｂに示すように、チャネル外領域において、張り出し幅Ｌ１（μｍ）が小さい場合に、酸化物半導体層の端部に局所的に高い電流密度が生じていることが分かる。
【００９０】
このように、本願発明者らは、酸化物半導体層の張り出し幅Ｌ１が十分大きくない場合は、酸化物半導体層の端部にチャネル内領域と同等の高い電流密度領域が生じることを発見した。
【００９１】
このことが、チャネル内領域（●）における電流密度よりも高い場合に副ＴＦＴとなりハンプ現象が生じる原因であると考えられる。そして、▼点の電流密度から●点の電流密度を引いた値がゼロ（▼点の電流密度−●点の電流密度＝０）以下になる場合にハンプ現象が抑制されると考えられる。なお、張り出し幅Ｌ１が大きくなるにつれて、チャネル外領域での電流密度も小さくなっていくことが分かる。
【００９２】
電流密度分布がこのようになるのは、張り出し幅Ｌ１（μｍ）の影響だけではなく、酸化物半導体層のキャリア密度による影響も考えられる。そこで、酸化物半導体層のキャリア密度と張り出し幅Ｌ１（μｍ）とを変化させた場合に、▼点の電流密度から●点の電流密度を引いた値がゼロ以下になる条件を探索し、図７にプロットした。図７は、薄膜トランジスタの酸化物半導体層の張り出し幅Ｌ１とキャリア密度との関係を示すグラフである。
【００９３】
図７に示すように、上記条件でプロットした点を近似すると、張り出し幅Ｌ１（μｍ）とキャリア密度Ｎ（ｃｍ−３）とは、以下の（式１）の関係式になる。
【００９４】
（式１）  Ｌ１＝５．０４１ｅｘｐ（５×１０−１８Ｎ）
【００９５】
この（式１）を満たす線を境界線として、Ｌ１≧５．０４１ｅｘｐ（５×１０−１８Ｎ）の領域において、電流密度の局所的な集中が抑制され、ハンプ現象が消失すると考えられる。このように、Ｌ１≧５．０４１ｅｘｐ（５×１０−１８Ｎ）を満たすことによって、薄膜トランジスタの初期特性の安定化及びＮＢＴＳ（Ｎｅｇａｔｉｖｅ  Ｂｉａｓ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｓｔｒｅｓｓ）試験に対する信頼性が向上する。なお、Ｌ１≧５．０４１ｅｘｐ（５×１０−１８Ｎ）をキャリア密度Ｎについて書き直すと、Ｎ≦２×１０１７ｌｎ（Ｌ１）−３．２４×１０１７と表すことができる。
【００９６】
［実施例］
図８の（ａ）〜（ｃ）は、実施の形態に係る薄膜トランジスタのＮＢＴＳ試験による電流とゲート電圧との関係及びキャリア移動度とゲート電圧との関係を示す図である。具体的には、チャネル幅方向の酸化物半導体層１４０の張り出し幅Ｌ１（μｍ）を２．５μｍから５．５μｍまで変えて成膜した薄膜トランジスタ１００に対して、ＮＢＴＳ試験を行った。ＮＢＴＳ試験は、ゲート電極に負バイアスを印加するストレス印加試験である。
【００９７】
また、図８の（ｄ）は、図８の（ａ）〜（ｃ）の各張り出し幅Ｌ１（μｍ）に対してＮＢＴＳ試験時の閾値電圧Ｖｔｈ（Ｖ）のシフト量（変化量）ΔＶｔｈ（Ｖ）をプロットした図である。
【００９８】
なお、ＮＢＴＳ試験は、ゲート−ソース間電圧Ｖｇｓ＝−２０Ｖ、ドレイン−ソース間電圧Ｖｄｓ＝０Ｖ、温度Ｔ＝９０℃、期間ｔ＝２０００ｓｅｃのストレス条件の下で行った。また、閾値電圧Ｖｔｈのシフト量ΔＶｔｈは、ストレス印加前の閾値電圧（初期特性）と、ストレス印加後の閾値電圧との差（変化量）である。なお、ＮＢＴＳ試験の対象となった薄膜トランジスタのチャネルの幅（Ｗ）及びチャネルの長さ（Ｌ）は、それぞれ２０μｍ及び１１μｍである。図８の（ａ）〜（ｃ）において、初期特性（０ｓ）は点線で示され、ストレス印加後（２０００ｓ）の特性は実線で示されている。また、左横の軸はドレイン−ソース間電流Ｉｄｓ（Ａ）であり、右横の軸は移動度μ（ｃｍ２／Ｖ・ｓ）である。
【００９９】
図８の（ａ）及び（ｂ）に示すように、張り出し幅Ｌ１の酸化物半導体層１４０を備える薄膜トランジスタであっても、閾値下領域にハンプ現象が生じており、ＮＢＴＳ試験後では、さらにハンプが顕著になっている。
【０１００】
一方、図８の（ｃ）に示すように、張り出し幅Ｌ１が大きい薄膜トランジスタの場合は、初期特性においてもＮＢＴＳ試験後においてもハンプ現象がなく、また、ＮＢＴＳ試験による閾値電圧Ｖｔｈの変化量ΔＶｔｈ（Ｖ）も小さくなっている。
【０１０１】
このように、図８の（ａ）及び（ｂ）においてハンプ現象が生じた原因は、張り出し幅Ｌ１（μｍ）が小さいために、酸化物半導体層の端部において電流密度分布が不規則になり、局所的に高い電流密度が生じて主ＴＦＴと異なる電流パスが生じたためであると考えられる。
【０１０２】
また、エッチングによるダメージやテーパ角を有する酸化物半導体層の端部は、ＮＢＴＳ試験における劣化が顕著になる。このため、張り出し幅Ｌ１が小さいと、ＮＢＴＳ試験後において、ハンプが顕著になる。なお、張り出し幅Ｌ１が小さいほど、この影響が大きくなり、薄膜トランジスタの信頼性が悪化する。
【０１０３】
一方、図８の（ｃ）においてハンプ現象が生じなかった原因は、張り出し幅Ｌ１（μｍ）が大きいために、酸化物半導体層の端部において電流密度分布が規則的になり、チャネルの幅（Ｗ）方向のチャネル外領域において電流密度が減少したからであると考える。つまり、ハンプ現象を引き起こす電流密度の集中が生じなかったからである。なお、張り出し幅Ｌ１が大きくなればなるほど、チャネルの幅（Ｗ）方向のチャネル外領域において電流密度が減少していく。
【０１０４】
なお、図８の（ａ）〜（ｃ）において、酸化物半導体層１４０のキャリア密度Ｎは、約１．１３×１０１３ｃｍ−３以上、約１．１３×１０１６ｃｍ−３以下の範囲である。
【０１０５】
この実験の結果から、ハンプ現象を抑制し、かつ、ＮＢＴＳ試験の信頼性を向上させるためには、酸化物半導体層１４０の張り出し幅Ｌ１（μｍ）を制御すればよいことが分かる。例えば、図８の（ｄ）に示すように、チャネル幅方向の酸化物半導体層１４０の張り出し幅Ｌ１を５μｍ以上とすることによって、初期特性でハンプ現象が生じず、かつ、ＮＢＴＳ試験に対する信頼性も改善できる薄膜トランジスタを得ることができる。
【０１０６】
［まとめ］
以上、本実施の形態における薄膜トランジスタ１００及びその製造方法によれば、ソース電極１６０ｓ又はドレイン電極１６０ｄに対するチャネル幅方向の酸化物半導体層１４０の張り出し幅Ｌ１（μｍ）と酸化物半導体層１４０におけるキャリア密度Ｎ（ｃｍ−３）とが、Ｌ１≧５．０４１ｅｘｐ（５×１０−１８Ｎ）の関係式を満たしている。
【０１０７】
この関係式を満たすことによって、酸化物半導体層１４０の幅をソース電極１６０ｓ又はドレイン電極１６０ｄの幅よりも大きくすることができるので、酸化物半導体層１４０の端部のテーパ部をチャネル外領域に位置させることができる。これにより、酸化物半導体層１４０の端部がチャネル内領域から遠ざかるので、酸化物半導体層１４０の端部に高い電流密度領域が生じることを抑制することができる。
【０１０８】
この結果、薄膜トランジスタ１００では、初期特性のハンプ現象が抑制され、閾値電圧の負シフト量が低減される。したがって、より優れた特性を有し、より信頼性が高い薄膜トランジスタを得ることができる。
【０１０９】
（他の実施の形態）
以上のように、本出願において開示する技術の例示として、実施の形態を説明した。しかしながら、本開示における技術は、これらに限定されず、適宜、変更、置き換え、付加、省略などを行った実施の形態にも適用可能である。
【０１１０】
上記実施の形態では、薄膜トランジスタが、ボトムゲート型、かつ、チャネル保護型のＴＦＴである例について説明したが、これに限られない。例えば、薄膜トランジスタは、ボトムゲート型、かつ、チャネルエッチ型の薄膜トランジスタでもよく、あるいは、トップゲート型のＴＦＴでもよい。すなわち、薄膜トランジスタは、基板の上方に形成されたゲート電極と、ゲート電極に対向する位置に形成された酸化物半導体層と、ゲート電極と酸化物半導体層との間に形成されたゲート絶縁膜と、酸化物半導体層の一部に接続されたソース電極及びドレイン電極とを備え、酸化物半導体層の幅がソース電極及びドレイン電極幅より大きければよい。
【０１１１】
また、上記実施の形態では、酸化物半導体層に用いる酸化物半導体材料は、アモルファスのＩｎＧａＺｎＯに限られない。酸化物半導体材料としては、結晶構造では、例えば、多結晶半導体、微結晶半導体、あるいは、単結晶半導体などであってもよい。また、酸化物半導体材料として、例えば、ＩｎＧａＳｎＯ、ＩｎＧａＯ、ＩｎＺｎＯ、ＩｎＳｎＯ、ＺｎＯなどを用いてもよい。
【０１１２】
また、上記実施の形態では、薄膜トランジスタを用いた表示装置として有機ＥＬ表示装置について説明したが、上記実施の形態における薄膜トランジスタは、液晶表示装置など、アクティブマトリクス基板が用いられる他の表示装置にも適用することができる。
【０１１３】
また、上述した有機ＥＬ表示装置などの表示装置（表示パネル）については、フラットパネルディスプレイとして利用することができ、テレビジョンセット、パーソナルコンピュータ、携帯電話など、表示パネルを有するあらゆる電子機器に適用することができる。特に、大画面及び高精細の表示装置に適している。
【０１１４】
その他、各実施の形態及び変形例に対して当業者が思いつく各種変形を施して得られる形態や、本開示における発明の主旨を逸脱しない範囲で各実施の形態及び変形例における構成要素及び機能を任意に組み合わせることで実現される形態も本発明に含まれる。
【産業上の利用可能性】
【０１１５】
本開示に係る薄膜トランジスタ及びその製造方法は、例えば、有機ＥＬ表示装置などの表示装置に利用することができる。
【符号の説明】
【０１１６】
１０  有機ＥＬ表示装置
２０  ＴＦＴ基板
３０  画素
３１  画素回路
３２、３３、１００  薄膜トランジスタ
３２ｄ、３３ｄ、１６０ｄ  ドレイン電極
３２ｇ、３３ｇ、１２０  ゲート電極
３２ｓ、３３ｓ、１６０ｓ  ソース電極
３４  キャパシタ
４０  有機ＥＬ素子
４１  陽極
４２  ＥＬ層
４３  陰極
５０  ゲート配線
６０  ソース配線
７０  電源配線
１１０  基板
１３０  ゲート絶縁膜
１４０  酸化物半導体層
１４０ａ  酸化物半導体膜
１５０  チャネル保護層
【図１】
2015068319.tif 000003
【図２】
2015068319.tif 000004
【図３】
2015068319.tif 000005
【図４】
2015068319.tif 000006
【図５Ａ】
2015068319.tif 000007
【図５Ｂ】
2015068319.tif 000008
【図５Ｃ】
2015068319.tif 000009
【図６Ａ】
2015068319.tif 000010
【図６Ｂ】
2015068319.tif 000011
【図７】
2015068319.tif 000012
【図８】
2015068319.tif 000013
【国際調査報告】
2015068319.tif 000014
2015068319.tif 000015
2015068319.tif 000016
2015068319.tif 000017