【事件の表示】
　特願２００３−　　２４７６「半導体装置及びその製造方法」拒絶査定不服審判事件〔平成１６年　７月２９日出願公開、特開２００４−２１４５６１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続きの経緯
　本願は、平成１５年１月８日の出願であって、平成１６年１０月１４日付けで拒絶査定がなされ、これに対して、同年１１月１８日に拒絶査定に対する審判請求がなされたものである。
　
２．本願発明
　本願請求項１ないし１４に係る発明は、平成１６年９月２１日付け手続補正書により補正された明細書及び図面の記載から見て、その特許請求の範囲の請求項１ないし１４に記載されたとおりのものと認められるところ、その請求項１に係る発明（以下、「本願発明」という。）は、その請求項１に記載された事項により特定される以下のとおりのものである。
「【請求項１】半導体チップ上に形成された電極と、
　開口部を備え、該開口部により前記電極の上面を露出するように、前記半導体チップ上に形成された絶縁膜と、
　前記絶縁膜の上方に形成された外部端子と、
　前記開口部を介して前記電極と前記外部端子とを電気的に接続し、前記絶縁膜上に形成された第１配線とを備えた半導体装置において、
　前記半導体チップは、キャパシタを含む複数の電子素子が上面に形成された基板と、前記電子素子上及び前記基板上に形成された多層配線とを有し、
　前記多層配線は、それぞれが層間絶縁膜を介して積層された複数の層と、前記複数の層内にそれぞれ形成された第２配線とを有し、
　前記第２配線と前記電子素子とは電気的に接続して電子回路を構成し、
　前記複数の層のうち、最上位の層内において、前記第２配線が配置された領域以外の領域に形成され、かつ、前記キャパシタの上方に位置するメタル部材を有し、
　前記メタル部材は、所定電位が与えられるノードに電気的に接続されることを特徴とする半導体装置。」
　
３．引用した刊行物に記載の発明
（１）特開２０００−２３５９７９号公報
　原査定の拒絶の理由に引用された、本願出願日の前である平成１２年８月２９日に日本国内において頒布された特開２０００−２３５９７９号公報（以下、「刊行物１」という。）には、図１ないし図３とともに以下の事項が記載されている。
「【０００２】
【従来の技術】半導体装置には、例えばＣＳＰ(Chip Size Package)と呼ばれるものがある。・・・この半導体装置が液晶表示パネル駆動用のＬＳＩである場合、発振回路、レギュレータ回路、液晶ドライバ回路等が設けられている。」
「【０００５】
【発明が解決しようとする課題】ところで、従来のこのような半導体装置では、回路素子形成領域２上における保護膜５の上面に再配線７を設けているので、回路素子形成領域２内に設けられた発振回路等と再配線７との間でクロストークが発生しないようにする必要がある。」
「【０００７】
【発明の実施の形態】（第１実施形態）図１はこの発明の第１実施形態における半導体装置の断面図を示したものである。この半導体装置はシリコン基板（半導体基板）１１を備えている。シリコン基板１１は、図２（図１において接地電位層１６、接続パッド部１７及びその上側のものを省略した状態の平面図）に示すように、平面正方形状であって、同図において一点鎖線で示すように、上面の四辺部を除く中央部を回路素子形成領域１２とされている。回路素子形成領域１２内には、図示していないが、この半導体装置が液晶表示パネル駆動用のＬＳＩである場合、発振回路、レギュレータ回路、液晶ドライバ回路等が設けられている。
【０００８】シリコン基板１１の上面の回路素子形成領域１２の外側には複数の接続パッド１３が設けられている。接続パッド１３は、シリコン基板１１の上面に設けられた配線１３ａの一端部からなり、同配線１３ａを介して上記液晶ドライバ回路等と接続されている。接続パッド１３の中央部を除くシリコン基板１１の上面には酸化シリコン等からなる第１の絶縁膜１４が設けられ、接続パッド１３の中央部が第１の絶縁膜１４に形成された開口部１５を介して露出されている。
【０００９】この露出された接続パッド１３のうち接地電位の接続パッド１３の上面から回路素子形成領域１２上における第１の絶縁膜１４の上面にかけて接地電位層（バリア層）１６が設けられている。これにより、図３（図１において第２の絶縁膜１８及びその上側のものを省略した状態の平面図）に示すように、回路素子形成領域１２は接地電位層１６によって覆われている。この場合、接地電位層１６のうち接続パッド１３上に設けられた部分は接続パッド部１６ａとなっている。残りの接続パッド１３上には接続パッド部１７が設けられている。なお、残りの接続パッド１３のうち使用しない接続パッドがある場合、この使用しない接続パッドに接地電位層１６を接続するようにしてもよい。
【００１０】接続パッド部１６ａ、１７の中央部を除く第１の絶縁膜１４及び接地電位層１６の上面にはポリイミド等からなる第２の絶縁膜１８が設けられ、接続パッド部１６ａ、１７の中央部が第２の絶縁膜１８に形成された開口部１９を介して露出されている。この露出された接続パッド部１６ａ、１７の上面から接地電位層１６（つまり回路素子形成領域１２）上における第２の絶縁膜１８の上面にかけて再配線２０が設けられている。この場合、再配線２０の先端部は接続パッド部２０ａとなっている。接続パッド部２０ａの上面には柱状電極２１が設けられている。この場合、所定の１つの柱状電極２１は、接地用電極であり、接地電位層１６に接続されている。柱状電極２１を除く上面全体にはエポキシ系樹脂等からなる封止膜２２が設けられている。
【００１１】このように、この半導体装置では、回路素子形成領域１２上に第１の絶縁膜１４を介して設けられた接地電位層１６上に第２の絶縁膜１８を介して再配線２０を設けているので、回路素子形成領域１２内に設けられた発振回路等と再配線２０とがクロスしても、接地電位層１６によりクロストークが発生しないようにすることができ、ひいては再配線２０の配置に制約を受けないようにすることができる。」
　
　ここで、刊行物１に記載の「半導体装置」は、明細書段落【０００８】及び【０００９】の記載から、「シリコン基板１１の上面の回路素子形成領域１２の外側には複数の接続パッド１３が設けられ」、更に、この接続パッド１３上に「接続パッド部１６ａ」、「接続パッド部１７」が設けられている。
　明細書段落【００１０】及び図１の記載によれば、「ポリイミド等からなる第２の絶縁膜１８が設けられ、接続パッド部１６ａ、１７の中央部が第２の絶縁膜１８に形成された開口部１９を介して露出され」、更に、「露出された接続パッド部１６ａ、１７の上面から接地電位層１６（つまり回路素子形成領域１２）上における第２の絶縁膜１８の上面にかけて再配線２０が設けられ」、再配線２０の先端部の「接続パッド部２０ａの上面には柱状電極２１が設けられている」から、再配線２０は接続パッド部１６ａ、１７と柱状電極２１とを電気的に接続し、また、柱状電極２１は、実質的に第２の絶縁膜１８の上方に形成されていることは明らかである。
　また、この半導体装置の回路素子形成領域１２内には、「発振回路、レギュレータ回路、液晶ドライバ回路等が設けられ」（段落【０００７】）、接続パッド１３及び配線１３ａは、上記液晶ドライバ回路等と接続され（段落【０００８】）、全体として「液晶表示パネル駆動用のＬＳＩ」が構成されている。
　そして、明細書段落【０００８】、【０００９】及び図１には、シリコン基板１１の上面には、配線１３ａとその一端部である接続パッド１３が設けられ、その上面に酸化シリコン等からなる第１の絶縁膜１４が設けられ、更に、露出された接続パッド１３のうち接地電位の接続パッド１３の上面から回路素子形成領域１２上における第１の絶縁膜１４の上面にかけて接地電位層（バリア層）１６が設けられていることが記載されているから、シリコン基板１１の回路素子形成領域１２上には、配線１３ａと第１の絶縁膜１４と接地電位層１６からなる多層構造が形成されていることは明らかである。
　したがって、刊行物１には、
「シリコン基板１１の上面の接続パッド１３上に設けられた接続パッド部１６ａ、１７と、
　開口部１９が形成され、前記接続パッド部１６ａ、１７の中央部が前記開口部１９を介して露出されている、ポリイミド等からなる第２の絶縁膜１８と、
　前記第２の絶縁膜１８の上方に形成された柱状電極２１と、
　前記開口部１９を介して露出された前記接続パッド部１６ａ、１７の上面から回路素子形成領域１２上における前記第２の絶縁膜１８の上面にかけて設けられ、前記接続パッド部１６ａ、１７と前記柱状電極２１とを電気的に接続する再配線２０とを備えた半導体装置において、
　前記シリコン基板１１の上面の回路素子形成領域１２内には、発振回路、レギュレータ回路、液晶ドライバ回路等が設けられ、
　前記シリコン基板１１の前記回路素子形成領域１２上には、配線１３ａと第１の絶縁膜１４と接地電位層１６からなる多層構造が設けられ、
　前記接続パッド１３及び前記配線１３ａと、前記液晶ドライバ回路等とは、電気的に接続して液晶表示パネル駆動用のＬＳＩを構成し、
　前記接地電位層１６は、露出された前記接続パッド１３のうち接地電位の接続パッド１３の上面から前記回路素子形成領域１２上における前記第１の絶縁膜１４の上面にかけて設けられている半導体装置。」
　が記載されている。
　
（２）特開平４−１７９２３３号公報
　原査定の拒絶の理由に引用された、本願出願日の前である平成４年６月２５日に日本国内において頒布された特開平４−１７９２３３号公報（以下、「刊行物２」という。）には、第１図ないし第３図とともに以下の事項が記載されている。
「【特許請求の範囲】
　外部へ電磁波ノイズを放出するか又は外部からの電磁波ノイズで誤動作する可能性の高い第１の回路とこのような可能性の低い第２の回路とを基板に集積回路として形成した集積回路装置において、
　前記集積回路の配線を多層配線として形成し、この多層配線のうち最上層の配線を前記第２の回路の配線として用いると共に該最上層より下層の配線を前記第１の回路の配線として用い、前記最上層の配線と層レベルを同じくして電磁シールド用の導電層を形成し、この導電層を一対の電源端子のうちいずれか一方に接続したことを特徴とする集積回路装置。」（第１頁左下欄第３ないし１６行）
「パッケージの内部又は外部に電磁シールド手段を設けることが考えられるが、このようにすると構成が複雑化し、コスト上昇を招く不都合がある。
　この発明の目的は、コストをさほど上昇させることなく電磁波ノイズの出入りを抑制した新規な集積回路装置を提供することにある。」（第２頁左上欄第１２ないし１８行）
「［作用］
　この発明の構成によれば、第１の回路の配線として最上層より下層の配線を用いると共に最上層の配線と層レベルを同じくして電磁シールド用の導電層を形成したので、下層配線から放出される電磁波ノイズ又は下層配線へ入射する電磁波ノイズは導電層によりシールドされ、電磁波ノイズの出入りは大幅に抑制される。
　また、最上層の配線と電磁シールド用の導電層とは層レベルを同一とした平面的で簡単な配置であり、金属被着、パターニング等の処理工程を共通にして容易に製造可能であるから、コストはさほど上昇しない。」（第２頁右上欄第１２ないし左下欄第４行）
「１６は２層目配線１４Ａ〜１４Ｇと層レベルを同じくして絶縁膜１３上に形成された電磁シールド用の導電層」（第２頁左下欄第１７ないし１９行）
「電磁波ノイズを放出するか又は嫌う１２Ｃ，１２Ｄ等の第１の回路の配線は電磁シールド用の導電層１６で十分に覆われるようになり、電磁波ノイズの出入りを効果的に抑制することかできる。」（第２頁右下欄第１９行ないし第３頁左上欄第３行）
　
４．対比
　本願発明と刊行物１に記載された発明（以下、引用発明という。）について、以下で対比する。
　引用発明の「接続パッド部１６ａ、１７」、「ポリイミド等からなる第２の絶縁膜１８」は、本願発明の「電極」、「絶縁膜」にそれぞれ相当し、引用発明の「前記第２の絶縁膜１８の上面にかけて設けられ」た「再配線２０」は、本願発明の「前記絶縁膜上に形成された第１配線」に相当する。なお、引用発明の「柱状電極２１」は、「外部に接続する導電部材」という点で、本願発明の「外部端子」に対応する。
　引用発明の「発振回路、レギュレータ回路、液晶ドライバ回路等」、「液晶表示パネル駆動用のＬＳＩ」は、本願発明の「複数の電子素子」、「電子回路」にそれぞれ相当し、引用発明の「発振回路、レギュレータ回路、液晶ドライバ回路等」が設けられた「シリコン基板１１」は、本願発明の「複数の電子素子」が上面に形成された「基板」に相当する。
　刊行物１には、「接地電位層１６のうち接続パッド１３上に設けられた部分は接続パッド部１６ａとなっている。残りの接続パッド１３上には接続パッド部１７が設けられている。」（段落【０００９】）と記載されているから、「接地電位層１６」及び「接続パッド部１６ａ、１７」を構成する層は、導電体からなる層であることは明らかであり、同様に、刊行物１の「配線１３ａ」を構成する層も、導電体からなる層である。そして、この間にある「第１の絶縁膜１４」が層間絶縁膜として機能することは明らかである。したがって、引用発明の「第１の絶縁膜１４」、「配線１３ａ」が、本願発明の「層間絶縁膜」、「第２配線」にそれぞれ相当し、引用発明の「配線１３ａと第１の絶縁膜１４と接地電位層１６からなる多層構造」は、本願発明の「多層配線」に相当する。また、引用発明の「多層構造」は、上記のとおり、層間絶縁膜として機能する「第１の絶縁膜１４」を介して、「接地電位層１６」及び「接続パッド部１６ａ、１７」を構成する導電体からなる層と、「配線１３ａ」を構成する導電体からなる層とが積層されているから、実質的に、本願発明の「それぞれが層間絶縁膜を介して積層された複数の層」を備えている。
　そして、引用発明の、「発振回路、レギュレータ回路、液晶ドライバ回路等」が上面に設けられた「シリコン基板１１」と、「配線１３ａと第１の絶縁膜１４と接地電位層１６からなる多層構造」とを合わせたものは、本願発明の「半導体チップ」に相当する。
　引用発明の「接地電位層１６」は、「配線１３ａと第１の絶縁膜１４と接地電位層１６からなる多層構造」の最上位の層となっており、「発振回路、レギュレータ回路、液晶ドライバ回路等」が設けられた「回路素子形成領域１２」上に位置するものであって、「導電体からなる部材」という点で、本願発明の「メタル部材」に対応する。
　本願発明における「所定電位が与えられるノードに電気的に接続される」ことは、本願明細書の本実施の形態では、「グランド電位が与えられる電極２００に電気的に接続される」こと（明細書段落【００２４】）に対応するから、本願発明の「所定電位」は「グランド電位」を含むものである。そして、引用発明の「露出された前記接続パッド１３のうち接地電位の接続パッド１３の上面から前記回路素子形成領域１２上における前記第１の絶縁膜１４の上面にかけて設けられている」ことは、「接地電位の接続パッド１３」に電気的に接続されていることであるから、本願発明の「所定電位が与えられるノードに電気的に接続される」ことに相当する。
　したがって、本願発明と引用発明は、
「半導体チップ上に形成された電極と、
　開口部を備え、該開口部により前記電極の上面を露出するように、前記半導体チップ上に形成された絶縁膜と、
　前記絶縁膜の上方に形成された外部に接続する導電部材と、
　前記開口部を介して前記電極と前記外部に接続する導電部材とを電気的に接続し、前記絶縁膜上に形成された第１配線とを備えた半導体装置において、
　前記半導体チップは、複数の電子素子が上面に形成された基板と、前記電子素子上及び前記基板上に形成された多層配線とを有し、
　前記多層配線は、それぞれが層間絶縁膜を介して積層された複数の層と、前記複数の層内に形成された第２配線とを有し、
　前記第２配線と前記電子素子とは電気的に接続して電子回路を構成し、
　前記複数の層のうち、最上位の層内において、導電体からなる部材を有し、
　前記導電体からなる部材は、所定電位が与えられるノードに電気的に接続されることを特徴とする半導体装置。」
であることにおいて一致しており、以下の４点で相違している。
（１）
　本願発明は、「前記絶縁膜の上方に形成された外部端子」を備えているのに対して、引用発明は、外部に接続する導電部材として、「前記第２の絶縁膜１８の上方に形成された柱状電極２１」を備えている点。（以下、「相違点１」という。）
（２）
　本願発明は、半導体チップが「キャパシタを含む複数の電子素子が上面に形成された基板」を有するのに対して、引用発明は、「前記シリコン基板１１の上面の回路素子形成領域１２内には、発振回路、レギュレータ回路、液晶ドライバ回路等が設けられ」るが、「キャパシタを含む」ことが記載されていない点。（以下、「相違点２」という。）
（３）
　本願発明は、多層配線が「前記複数の層内にそれぞれ形成された第２配線」を有するのに対して、引用発明は、「配線１３ａと第１の絶縁膜１４と接地電位層１６からなる多層構造」が設けられ、下側の層内には配線１３ａが形成されるものの、複数の層内に「それぞれ」配線を形成することは記載されていない点。（以下、「相違点３」という。）
（４）
　本願発明は、「前記複数の層のうち、最上位の層内において、前記第２配線が配置された領域以外の領域に形成され、かつ、前記キャパシタの上方に位置するメタル部材」を有するのに対し、引用発明は、「前記接地電位層１６は、露出された前記接続パッド１３のうち接地電位の接続パッド１３の上面から前記回路素子形成領域１２上における前記第１の絶縁膜１４の上面にかけて設けられている」点。（以下、「相違点４」という。）
　
５．判断
　上記相違点について検討する。
（相違点１について）
　本願明細書（段落【００２７】）には、「外部端子４００は半田等を材料とする半球状のものである。」と記載され、「基板１００の中央部に位置する配線５００の端部５１０上に、例えばＣｕ（銅）を材料とする柱状電極５２０（ポストとも称される）が形成され、この柱状電極５２０上に外部端子４００が形成される。」と説明されている。
　一方、刊行物１には、「再配線２０の先端部は接続パッド部２０ａとなっている。接続パッド部２０ａの上面には柱状電極２１が設けられている。」（段落【００１０】）と記載されているから、引用発明の「柱状電極２１」は、本願明細書に記載の「柱状電極５２０」に相当しており、刊行物１には、半球状の「外部端子４００」については記載されていない。
　しかしながら、引用発明及び本願発明が前提としているＣＳＰ（チップサイズパッケージ）における実装手段として、半導体装置の上面に設けられた封止層から露出した柱状電極に対して、その上に半田等を材料とする半球状の部材を形成し、これを「外部端子」とすることは、先行技術文献を示すまでもなく周知・慣用の手段にすぎない。
　したがって、半導体装置の実装を容易にするために、引用発明に対して上記の周知・慣用の手段を適用し、本願発明のごとく、「前記絶縁膜の上方に形成された外部端子」を備えたものとすることは、当業者が容易になし得ることである。
（相違点２について）
　本願明細書には、「ＷＣＳＰ構造では、外部端子及び再配線と半導体チップとが数μｍ程度の薄い絶縁膜を介して形成され、さらに、電子回路の上方に外部端子、或いは再配線が位置する為、電子回路が外部端子、若しくは再配線からの電界ノイズの影響を受けてしまう可能性があった。特にキャパシタ、或いはアナログ回路を備える通信系の半導体装置では、この電界ノイズにより静電誘導が発生し、キャパシタの容量値が変化したり、アナログ回路の波形が変形して、通信特性に大きく影響してしまう可能性があった。」（段落【０００９】）と、本願発明の課題について記載され、「通信系の半導体装置の場合、キャパシタ１０１は、例えば、発振周波数を決定する素子の一つである電圧制御発振回路（ＶＣＯ：Voltage Controlled Oscillator）等の高周波回路を構成するのに用いられる。」（段落【００１８】）と説明されている。
　一方、刊行物１には、「従来のこのような半導体装置では、回路素子形成領域２上における保護膜５の上面に再配線７を設けているので、回路素子形成領域２内に設けられた発振回路等と再配線７との間でクロストークが発生しないようにする必要がある。」（段落【０００５】）と記載されており、通信系の半導体装置ではないものの、発振回路等が、再配線７との間のクロストーク、即ち、再配線からの電界ノイズの影響を受けてしまうという、本願発明と同様の技術課題が指摘されている。
　そして、発振回路には様々な回路があるとしても、代表的なものはキャパシタを利用した発振回路であり、また、電界ノイズやクロストークの影響として、キャパシタへの影響も当然に予想されるところである。
　したがって、引用発明において、再配線７との間のクロストークを避けるべき発振回路を、「キャパシタ」を含む回路として構成し、シリコン基板１１の上面の回路素子形成領域１２内に「キャパシタ」を含む回路を設けることにより、本願発明のごとく、半導体チップが「キャパシタを含む複数の電子素子が上面に形成された基板」を有するようにすることは、当業者が容易になし得ることである。
（相違点３及び相違点４について）
　相違点３及び相違点４について、併せて検討する。
　刊行物２には、「パッケージの内部又は外部に電磁シールド手段を設けることが考えられるが、このようにすると構成が複雑化し、コスト上昇を招く不都合がある」（第２頁左上欄第１２ないし１５行）という課題のもとで、「外部からの電磁波ノイズで誤動作する可能性の高い第１の回路・・・を基板に集積回路として形成した集積回路装置において、前記集積回路の配線を多層配線として形成し、この多層配線のうち最上層の配線を・・・第２の回路の配線として用い・・・、前記最上層の配線と層レベルを同じくして電磁シールド用の導電層を形成し、この導電層を一対の電源端子のうちいずれか一方に接続したこと」（第１頁左下欄第３ないし１５行）が記載されており、その結果、「入射する電磁波ノイズは導電層によりシールドされ、電磁波ノイズの出入りは大幅に抑制される。また、最上層の配線と電磁シールド用の導電層とは層レベルを同一とした平面的で簡単な配置であり、金属被着、パターニング等の処理工程を共通にして容易に製造可能である」という作用・効果が得られることが記載されている。
　ここで、刊行物１に記載の半導体装置は、「配線１３ａと第１の絶縁膜１４と接地電位層１６からなる多層構造」の内、最上層を、実質的に接地電位層１６（刊行物２の「電磁シールド用の導電層」に相当）のみに利用しており、パッケージの内部に電磁シールド手段を独立して設けていることに相当するから、刊行物２の記載に接した当業者であれば、「構成が複雑化し、コスト上昇を招く不都合」を避けるために、刊行物１に記載の半導体装置においても、刊行物２に記載の「最上層の配線と電磁シールド用の導電層とは層レベルを同一とした平面的で簡単な配置」を採用することは、直ちに想到し得ることである。
　そして、最上層の配線と電磁シールド用の導電層の層レベルを同一とすることは、最上位の層に「配線」を形成するとともに、最上位の層内において、「配線が配置された領域以外の領域」に電磁シールド用の導電層を形成することに外ならない。即ち、引用発明の多層構造において、配線１３ａを構成する導電体からなる層のみならず、接地電位層１６及び接続パッド部１６ａ、１７を構成する導電体からなる層にも、配線を形成することとなるから、これは、導体層からなる複数の層に配線（本願発明の「第２配線」に相当）を「それぞれ」形成することとなる。また、電磁シールド用の導電層は、再配線７との間のクロストークを避けるべき回路の上方に配置することは当然であるから、前記（相違点２について）において検討したことを併せて考慮すれば、電磁シールド用の導電層を「キャパシタの上方に」設けることは当然である。
　また、電磁シールド用の導電層である接地電位層１６及び接続パッド部１６ａ、１７を構成する導電体の材料として「メタル」を用いることは周知・慣用技術であるから、「接地電位層１６」を「メタル部材」とすることは、当業者にとって何ら困難なことではない。
　したがって、引用発明において、刊行物２に記載の技術的思想を適用し、最上位の層内に接地電位層１６を配線とともに設けることにより、本願発明のごとく、多層配線が「前記複数の層内にそれぞれ形成された第２配線」を有するようにし、また、「前記複数の層のうち、最上位の層内において、前記第２配線が配置された領域以外の領域に形成され、かつ、前記キャパシタの上方に位置するメタル部材」を有するようにすることは、当業者が容易になし得ることである。
　
　よって、本願発明は、刊行物１、２に記載された発明及び周知・慣用の技術に基づいて、当業者が容易に発明をすることができたものであるので、特許法第２９条第２項の規定により特許を受けることができない。
　
６．むすび
　以上のとおりであるから、本願は、請求項２ないし１４に係る発明について検討するまでもなく、拒絶されるべきものである。
　よって、結論のとおり審決する。