【事件の表示】
　特願２００１−５０２１４３「リカバリタイム保護機能が集積されたサイリスタ及びその製造方法」拒絶査定不服審判事件〔平成１２年１２月１４日国際公開，ＷＯ００／７５９６３，平成１５年　１月１４日国内公表，特表２００３−５０１８２５〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
第１　手続の経緯
　本願は，２０００年５月１９日（パリ条約による優先権主張外国庁受理１９９９年６月８日：独国）を国際出願とする出願であって，平成１８年５月１日付けの拒絶理由通知に対して，同年１１月８日に手続補正書及び意見書が提出されたが，平成１８年１１月２８日付けで拒絶査定がされ，これに対し，平成１９年３月１日に審判請求がされたものである。
　
　
第２　本願発明 
１　本願の請求項１に係る発明（以下「本願発明」という。）は，平成１８年１１月８日に提出された手続補正書により補正された請求項１に記載された，次のとおりのものである。 
　
「【請求項１】　第１の導電型を持つアノード側のベースゾーン（２）と，これとは逆の第２の導電型を持つカソード側のベースゾーン（３）と，
　カソード側及びアノード側のエミッタゾーン（４，５）とを備えた半導体基体（１）から成るサイリスタにおいて，
　前記アノード側のベースゾーン（２）内にのみ，少なくとも２０μｍの設定された厚さを有する，自由電荷キャリアのライフタイムが低減された欠陥領域（１０）がアノード側において前記エミッタゾーン（５）と直接に接して配置されており，
　前記欠陥領域（１０）の長さはサイリスタの長さよりも短いことを特徴とする，半導体基体（１）から成るサイリスタ。」
　
２　引用例の表示
　　引用例：国際公開第９８／１５０１０号パンフレット
　
３　引用例の記載と引用発明
３−１　原査定の拒絶の理由に引用された，本願の優先権主張日前に日本国内において頒布された刊行物である国際公開第９８／１５０１０号パンフレット（以下「引用例」という。）には，図１，図３，図５とともに，次の記載がある（訳文は，その対応日本出願の公表公報である特表２０００−５０３８１６号によった。）。なお，下線は，当審で付加したものである。
　
　　ア　発明の背景等
・「ブレークダウン領域をもつサイリスタ
  
本発明は，半導体基体から成るサイリスタに関する
この場合，第１の導電形をもつアノード側のベースゾーンと，これとは逆の第２の導電形をもつ少なくとも１つのカソード側のベースゾーンと，アノード側とカソード側に配置されたエミッタゾーンと，カソード側のベースゾーン内に配置された少なくとも１つの領域が設けられており，該領域はその形状によって，カソード側のベースゾーンおよび半導体基体の周辺部における他の領域よりも低減されたブレークダウン電圧を有する
  高電圧装置では，一般に複数のサイリスタが直列に接続されている。それらのサイリスタは常に同時に点弧されなければならない。それらのサイリスタのうちの１つが遅れて点弧されると，そのサイリスタに対しほぼ全部の電圧が加わることになり，そのサイリスタは破損してしまう。したがって，”いっぺんに（オーバヘッド）”点弧のできるサイリスタを開発すべく努力が払われてきた。その種のサイリスタは通常，他の領域や周辺部に比べて低いブレークダウン電圧をもつ中央領域を有している。この場合，電圧がサイリスタに加わると，この領域はアバランシェ降伏し，ブレークダウン電流によってサイリスタがダイレクトに点弧されるかまたは，１つまたは複数の補助サイリスタ構造体を介して点弧される。」（１頁５〜２７行の訳文）
・「しかしながら，
過電圧保護機能の集積されたサイリスタのオーバヘッド電圧は温度に強く依存する
その理由は１つには，ブレークダウン電圧が温度とともに増大することと，エミッタ−コレクタ増幅率α
pnp
 が温度とともに増大することである。高温時，トランジスタ増幅率α
pnp
 による阻止電流の増幅によって，オーバヘッド電圧が設定より低いときにサイリスタが予定よりも早く点弧されてしまい，これによって意図せずに過度に早くサイリスタが点弧してしまうことになる
  したがって
本発明の課題は，冒頭で述べた形式のサイリスタにおいて，サイリスタのオーバヘッド電圧がサイリスタ動作温度領域において十分に温度に依存しないように構成することにある
　
　　イ　実施例１
・「
図１には，本発明によるサイリスタの部分断面図が示されている
  カソード側において，ベースゾーン３内にｎ+ドーピングされたエミッタゾーン７が埋め込まれており，これはたとえば補助サイリスタの補助エミッタゾーンとすることができる。エミッタゾーン７はエミッタ電極１０と接触している。さらにこのエミッタ電極１０は，外側でベースゾーン３とも接触している。また，薄い層５は，付加的なゾーン６の領域内において表面でゲート電極１２と接触している。
  有利には，カソード側のベースゾーン３とエミッタゾーン７と薄い層５と付加的なゾーン６は，半導体基体１の表面の平面で環状または環状リング状に形成されている。本発明によるサイリスタは有利にはリング状サイリスタである。しかし，上述のゾーンおよび層３，５，６，７の図示の形状を，必ずしもそのようにしなくてもよい。それらを環状あるいは環状リング状にしなくてもよく，たとえば多角形状に構成してもよい。」（４頁１１行〜５頁１３行の訳文）
・「
アノード側において付加的なゾーン６の下に位置する半導体基休１の領域に，再結合ゾーン９が設けられている
この再結合ゾーン９は，ドーピングされていない高エネルギーの粒子たとえばα粒子またはプロトンを，半導体基体１に対しアノード側で照射することにより形成される
この照射により，アノード側に結晶格子の欠陥が発生する
このような欠陥はたとえばフレンケル欠陥および／またはショットキー欠陥であるが，他の欠陥も想定できる
その際，この欠陥の空間的な分布によって再結合ゾーン９が規定される
  
半導体基体１内におけるゾーン９の空間的な位置は，ｐｎ接合部１３に対応づけられる空間電荷領域が，中央のＢＯＤ構造４／５／６により設定された最大阻止電圧Ｕ
BOD
 が加わったときでも，損なわれた領域に達しないように選定されている。このことが保証されるのは，照射誘起された再結合中心が，主としてアノード側のエミッタゾーン８に局所化されており，つまり再結合ゾーン９がアノード側のベースゾーン２の中まで達していないか，ほとんど達していないときである
図示の実施例の場合，再結合ゾーン９の厚さｄはたとえばｄ≦１５０μｍであるのに対し，アノード側のベースゾーン２とアノード側のエミッタゾーン８を分離するｐｎ接合部１４は，典型的には７０〜１００μｍの深さにある
　
　　ウ　実施例２
・「
図３には，ｄＵ／ｄｔ保護機能の集積された光点弧可能なサイリスタの断面図が示されている
このサイリスタは，半導体基体２１の両方の主表面２２／２３に対し垂直な軸２４に関して，回転対称に構成されている
ディスク状の半導体基体２１における上方の主表面２２は，エミッタ短絡部の設けられた周辺に延在するカソード金属化部２５を担持しているのに対し，その裏側の主表面２３は，アノードとして用いられる金属化部２６によって完全に被覆されている
シリコンから成る半導体基体２１は，それぞれ異なるようにドーピングされ空間電荷領域により互いに分離された複数の領域２７〜３０を有している
種々の導電形をもつこれらの領域によって，ｎ
+
ドーピングされたカソード側のエミッタ２７，ｐドーピングされたベース２８，ごく弱く電子を伝導するアノード側のベース２９，ならびにアノード金属化部２６と接触するｐ
+
エミッタ３０が形成されている
  ＡＧ（Amplyfing Gate）と呼ばれカソード金属化部２５の内部に放射状に配置された補助サイリスタ１．ＡＧ〜５．ＡＧにより，主サイリスタのドライバ段が形成されている。これらはそれぞれ，カソード側のベース２８に埋め込まれたｎ+ドーピングされた補助エミッタ３１／３１′と，補助エミッタ３１／３１′にもベース２８にも接触している金属化部３２／３２′を有している。内側の３つの補助サイリスタ１．ＡＧ〜３．ＡＧをリング状に取り囲むゾーン３３では，横方向に隣接するカソード側のベース２８の領域よりも，ドーパント濃度が低減されている。このリング状ゾーン３３は抵抗Ｒとしてはたらき，これによってベース２８内を放射状に外側へ向かって流れる点弧電流が所定の最大値に制限され，そのようにすることでスイッチオンフェーズ中の構造の負荷が低減される。
  過度に大きなｄＵ／ｄｔ負荷により引き起こされる点弧を，所期のようにサイリスタの中央領域に移動させる目的で，カソード側のベース２８は，第１の補助サイリスタ１．ＡＧのｎ+ドーピング領域３１の下方に位置するリング状ゾーン３５内で，抵抗が高められている。リング状ゾーン３５の幅Ｌとドーパント濃度により定まる膜抵抗Ｒ□は，第１の補助サイリスタ１．ＡＧの点弧に必要とされる最小照射強度にもそのｄＵ／ｄｔ耐性にも，決定的な影響を与えるので，これらのパラメータの適切な選定により保証されて，中央に位置するサイリスタ構造体はシステムの最大のｄＵ／ｄｔ感度を有するようになり，したがって電圧勾配ｄＵ／ｄｔのクリティカルな値を超えてはじめて点弧するようになる。約２００〜６００μｍの幅をもつリング状ゾーン３５の膜抵抗Ｒ□は，典型的にはＲ□≒２０００〜５０００Ω□である。したがってこれは，隣接するベース領域の膜抵抗（Ｒ□（ｐ+）≒２００〜４００Ω□）の１０〜２０倍の大きさである。」（８頁３２行〜１０頁７行の訳文）
・「
ＢＯＤ構造の形状により定まる電圧Ｕ
BOD
 （”オーバヘッド電圧”）を，殊に動作温度Ｔが高くＴ≧８０〜９０°Ｃのときでも十分一定に保持する目的で，アノード側のベース２９はその中央の領域においてＢＯＤ構造の下方で，照射誘起された格子欠陥の密度が垂直方向に不均質に分布した部分を有している
この場合，比較的幅の狭い約２０μｍほどの幅をもつこのようなゾーン３６が半導体基体２１内においてとる位置は，つまりアノード側の主表面２３からのこのゾーンの垂直方向の間隔は，ｐｎ接合部３７に対応づけられた空間電荷領域が，阻止電圧Ｕ≦Ｕ
BOD
 でありおおよそＵ≒８．２ｋＶのときに損なわれた領域３６に達するように選定されている
阻止電圧Ｕがほとんどそれ以上上昇しなければ，損なわれた領域３６は完全に空間電荷域内に位置し，この場合，照射誘起された欠陥はもはや再結合中心としてではなく，自由な電荷キャリアの発生中心としてはたらく
阻止電流に寄与し温度とともに指数関数的に増大する空間電荷領域内の発生電流によって，層２８／２９／３０により形成されるトランジスタ構造体の増幅率α
pnp
 が大きくなり，望ましいブレークダウン電圧Ｕ
BOD
 とほとんど代わらない阻止電圧のときにサイリスタが点弧するようになる
アノード側のベース２９における垂直方向に不均質な欠陥密度の分布部分は，やはり半導体基体２１にプロトンまたはヘリウム核を照射することにより形成される。さらに既述の方法に，たとえば国際公開WO 92/17907により公知の照射技術を利用してもよい。ゾーン３６の周辺部と対称軸２４との間隔ｂ
D
／２は，典型的にはｂ
D
／２≦（１−２）ｄ
B
 であり，ここでｄ 
B
≒１〜２ｍｍはアノード側のベース２９の幅を表す
  
図５には，シミュレーションプログラムを用いて計算された，それそれ異なるサイリスタにおけるオーバヘッド電圧Ｕ
BOD
 の温度依存性が描かれている
予期されたとおり，プロトンによって照射されていないサイリスタの電圧Ｕ
BOD
 は，アバランシェ係数の正の温度係数に起因して最初は温度Ｔとともに連続的に上昇し，ついで温度Ｔ≒１２０°Ｃあたりから急激に降下している（阻止電流が高まったことによるトランジスタ増幅率α
pnp
 の負の温度係数）
ＢＯＤ電圧の温度特性が著しく改善されるのは，サイリスタがアノード側のエミッタ内にプロトンの照射により形成されたライフタイムの低減されたゾーンを有するときである（三角形で表されたシミュレーション値を参照）
アノード側のベース内においてライフタイムの低減されたゾーンが，加わる阻止電圧とは無関係に，ｐｎ接合部３７に対応づけられた空間電荷領域には達しない個所に局所化されている場合も，サイリスタのＢＯＤ電圧は同じように振る舞う
たとえばＵ
BOD
 ≒８．２ｋＶである望ましい阻止電圧が加わったとき，欠陥密度の高められたゾーンがｐベース／ｎベース接合部３７から出た空間電荷領域内に位置するとき，ＢＯＤ電圧は８０°Ｃ≦Ｔ≦１４０°Ｃの温度範囲内でほぼ一定である（四角形で表されたシミュレーション値を参照）
　
３−２ 引用発明
　上記ア〜ウによれば，引用例には，特に，実施例２に基づいて，次の発明（以下「引用発明」という。）が開示されているといえる。
　
「ｎ+ドーピングされたカソード側のエミッタ２７と，ｐドーピングされたベース２８と，ごく弱く電子を伝導するアノード側のベース２９と，ｐ+エミッタ３０とを備えた半導体基体２１からなるサイリスタにおいて，前記アノード側のベース２９はその中央の領域において照射誘起された格子欠陥の密度が垂直方向に不均質に分布した部分である約２０μｍほどの幅をもつ損なわれた領域３６を有することを特徴とする，半導体基体２１からなるサイリスタ。」
　
４　対比
（１）次に，本願発明と引用発明とを対比する。
　　ア　引用発明の「ごく弱く電子を伝導するアノード側のベース２９」，「ｐドーピングされたベース２８」，「ｎ+ドーピングされたカソード側のエミッタ２７」と「ｐ+エミッタ３０」を併せた構成，「半導体基体２１」は，それぞれ，本願発明の「第１の導電型を持つアノード側のベースゾーン（２）」，「第２の導電型を持つカソード側のベースゾーン（３）」，「カソード側及びアノード側のエミッタゾーン（４，５）」，「半導体基体（１）」に対応するので，引用発明の「ｎ+ドーピングされたカソード側のエミッタ２７と，ｐドーピングされたベース２８と，ごく弱く電子を伝導するアノード側のベース２９と，ｐ+エミッタ３０とを備えた半導体基体２１からなるサイリスタ」は，本願発明の「第１の導電型を持つアノード側のベースゾーン（２）と，これとは逆の第２の導電型を持つカソード側のベースゾーン（３）と，カソード側及びアノード側のエミッタゾーン（４，５）とを備えた半導体基体（１）から成るサイリスタ」に相当する。
　　イ　引用発明の「照射誘起された格子欠陥の密度が垂直方向に不均質に分布した部分である」「損なわれた領域３６」は，本願発明の「自由電荷キャリアのライフタイムが低減された欠陥領域（１０）」に対応し，引用発明の「照射誘起された格子欠陥の密度が垂直方向に不均質に分布した部分である」「損なわれた領域３６」は「前記アノード側のベース２９」に設けられているので，本願発明の「前記アノード側のベースゾーン（２）内にのみ」「配置されて」いることに対応し，引用発明の「２０μｍほどの幅」は，本願発明の「２０μｍの設定された厚さ」に対応するから，引用発明の「前記アノード側のベース２９は」「照射誘起された格子欠陥の密度が垂直方向に不均質に分布した部分である約２０μｍほどの幅をもつ損なわれた領域３６を有すること」は，本願発明の「前記アノード側のベースゾーン（２）内にのみ，」「２０μｍの設定された厚さを有する，自由電荷キャリアのライフタイムが低減された欠陥領域（１０）が」「配置されて」いることに相当する。
　　ウ　本願発明の「欠陥領域（１０）」に対応する引用発明の「損なわれた領域３６」は，「アノード側のベース２９」の「中央の領域」にあるので，引用発明の「半導体基体２１」の横幅よりも短いから，引用発明の「前記アノード側のベース２９はその中央の領域において」「損なわれた領域３６を有すること」は，本願発明の「前記欠陥領域（１０）の長さはサイリスタの長さよりも短いこと」に相当する。
　
（２）そうすると，本願発明と引用発明の一致点及び相違点は，次のとおりとなる。
　
《一致点》
「第１の導電型を持つアノード側のベースゾーンと，これとは逆の第２の導電型を持つカソード側のベースゾーンと，
　カソード側及びアノード側のエミッタゾーンとを備えた半導体基体から成るサイリスタにおいて，
　前記アノード側のベースゾーン内にのみ，２０μｍの設定された厚さを有する，自由電荷キャリアのライフタイムが低減された欠陥領域が配置されており，
　前記欠陥領域の長さはサイリスタの長さよりも短いことを特徴とする，半導体基体から成るサイリスタ。」
　
《相違点》
《相違点１》
　本願発明は，「欠陥領域（１０）」が「少なくとも２０μｍの設定された厚さを有する」のに対して，引用発明は，本願発明の「欠陥領域（１０）」に相当する「損なわれた領域３６」が，「約２０μｍほどの幅をもつ」点。
　
《相違点２》
　本願発明の「欠陥領域（１０）」は「アノード側において前記エミッタゾーン（５）と直接に接して配置されて」いるのに対して，引用発明は，本願発明の「欠陥領域（１０）」に相当する「損なわれた領域３６」が，本願発明の「エミッタゾーン（５）」に対応する「ｐ+エミッタ３０」と直接に接しているものではない点。
　
５　判断
（１）相違点についての検討
（１−１）相違点１について
　　ア　第２，４，イで述べたように，引用発明の「２０μｍほどの幅」は，本願発明の「２０μｍの設定された厚さ」に対応する。
　　イ　そうすると，引用発明の「２０μｍほどの幅」は，本願発明の「少なくとも２０μｍの設定された厚さ」のうちの「２０μｍの設定された厚さ」と同等の厚さであるから，引用発明の「２０μｍほどの幅」は，本願発明の「少なくとも２０μｍの設定された厚さ」と数値範囲が重なっている。
　　ウ　したがって，引用発明の「損なわれた領域３６」が，「約２０μｍほどの幅をもつ」ことは，本願発明の「欠陥領域（１０）」が「少なくとも２０μｍの設定された厚さを有する」ことと，実質的に相違しない。
　
（１−２）相違点２について
　　ア　引用例には，実施例２に関して，「ＢＯＤ電圧の温度特性が著しく改善されるのは，サイリスタがアノード側のエミッタ内にプロトンの照射により形成されたライフタイムの低減されたゾーンを有するときである（三角形で表されたシミュレーション値を参照）。アノード側のベース内においてライフタイムの低減されたゾーンが，加わる阻止電圧とは無関係に，ｐｎ接合部３７に対応づけられた空間電荷領域には達しない個所に局所化されている場合も，サイリスタのＢＯＤ電圧は同じように振る舞う。たとえばＵBOD ≒８．２ｋＶである望ましい阻止電圧が加わったとき，欠陥密度の高められたゾーンがｐベース／ｎベース接合部３７から出た空間電荷領域内に位置するとき，ＢＯＤ電圧は８０°Ｃ≦Ｔ≦１４０°Ｃの温度範囲内でほぼ一定である（四角形で表されたシミュレーション値を参照）。」（１１頁１９〜３４行の訳文）ことが，記載されている。
　　イ　また，引用例には，実施例１に関して，「半導体基体１内におけるゾーン９の空間的な位置は，ｐｎ接合部１３に対応づけられる空間電荷領域が，中央のＢＯＤ構造４／５／６により設定された最大阻止電圧ＵBOD が加わったときでも，損なわれた領域に達しないように選定されている。このことが保証されるのは，照射誘起された再結合中心が，主としてアノード側のエミッタゾーン８に局所化されており，つまり再結合ゾーン９がアノード側のベースゾーン２の中まで達していないか，ほとんど達していないときである。図示の実施例の場合，再結合ゾーン９の厚さｄはたとえばｄ≦１５０μｍであるのに対し，アノード側のベースゾーン２とアノード側のエミッタゾーン８を分離するｐｎ接合部１４は，典型的には７０〜１００μｍの深さにある。」（６頁１０〜２３行の訳文）ことが，記載されている。
　　ウ　上記アの記載から，引用発明の「損なわれた領域３６」に対応する「ゾーン」として，（ア−１）「アノード側のエミッタ内にプロトンの照射により形成されたライフタイムの低減されたゾーンを有するとき」，（ア−２）「アノード側のベース内においてライフタイムの低減されたゾーンが，加わる阻止電圧とは無関係に，ｐｎ接合部３７に対応づけられた空間電荷領域には達しない個所に局所化されている場合」，（ア−３）「欠陥密度の高められたゾーンがｐベース／ｎベース接合部３７から出た空間電荷領域内に位置するとき」の３つの場合があることが分かる。
　　エ　また，上記イの記載から，引用発明の「損なわれた領域３６」に対応する「再結合ゾーン９」の「再結合中心が，主としてアノード側のエミッタゾーン８に局所化されており，つまり再結合ゾーン９がアノード側のベースゾーン２の中まで達していないか，ほとんど達して」おらず，「再結合ゾーン９の厚さｄはたとえばｄ≦１５０μｍであるのに対し，アノード側のベースゾーン２とアノード側のエミッタゾーン８を分離するｐｎ接合部１４は，典型的には７０〜１００μｍの深さ」であることが分かる。
　　オ　上記ウ，エの検討から，引用例における，本願発明の「欠陥領域（１０）」に対応する「ゾーン」は，実施例２において，「アノード側のエミッタ内に」ある場合，「アノード側のベース内において」「空間電荷領域には達しない個所に局所化されている」場合，「空間電荷領域内に位置する」場合，及び実施例１において，「アノード側のエミッタゾーン８」と「アノード側のベースゾーン２」にまたがっている場合があり，「ゾーン」は，必要に応じて，「アノード側のベースゾーン」と「アノード側のエミッタゾーン」のうちの任意の部分に配置できるものであることが理解できる。
　　カ　そうすると，本願発明のように，「前記アノード側のベースゾーン（２）内にのみ」にある「欠陥領域（１０）がアノード側において前記エミッタゾーン（５）と直接に接して配置され」るようにすることは，引用発明と引用例の教示に基づいて，当業者が適宜なし得たことといえる。
　　キ　なお，審判請求人は，平成１９年５月２日に提出した，審判請求書の請求の理由を補充する手続補正書において，「欠陥領域をアノード側においてアノード側のエミッタゾーンに直接に接して配置するという特徴を採用することにより，所望の効果，すなわち発生電流の最大化を達成することができるという顕著な作用効果が得られます。そのように発生電流を高めることによって，サイリスタにおいては通常のリカバリタイムの間にサージ電圧により負荷が生じる場合でも電流のフィラメンティングが生じなくなります。」と主張し，「欠陥領域をアノード側においてアノード側のエミッタゾーンに直接に接して配置する」ことについての技術的意義を強調するが，上記のような作用効果は，本願の明細書で解明されておらず，また，本願の明細書の記載から自明でもないから，本願の明細書の記載に基づかない主張であり，採用できない。
　
（２）以上の次第で，相違点１は実質的には相違点でなく，また，相違点２に係る構成は，当業者が容易に想到し得るものであるから，本願発明は，引用発明に基づいて当業者が容易に発明をすることができたものである。
　
　
第３　結言 
 　以上のとおり，本願発明は，引用発明に基づいて当業者が容易に発明をすることができたものであるから，特許法２９条２項の規定により，特許を受けることができない。 
 　よって，結論のとおり審決する。