【事件の表示】
　特願２００１−１６４９３５「半導体デバイス」拒絶査定不服審判事件〔平成１４年１２月１３日出願公開、特開２００２−３５９３３７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
【１】手続の経緯
　本願は、平成１３年５月３１日の出願であって、平成１６年３月４日付けで拒絶理由が通知され、その指定期間内の同年５月１０日に意見書及び手続補正書が提出されたが、平成１６年１１月２日付けで拒絶査定がなされ、これに対し、平成１６年１２月９日に拒絶査定に対する審判請求がなされるとともに、同日付けで手続補正がされ、さらに法定期間内の平成１７年１月１１日付けで手続補正書が提出されたものである。
　　　
【２】補正却下の決定
［補正却下の決定の結論］
　平成１６年１２月９日付けの手続補正を却下する。
［理由］
［１］補正後の発明
　本件補正は、明細書の特許請求の範囲について、
　その一部の請求項を削除するとともに、補正前の請求項１の、
「半導体を含む回路と、この回路をシールドするシールドケースと、この回路からシールドケースの外へと導出された複数の端子ピンとを備える半導体デバイスにおいて、各端子ピン側に突出する突出部をシールドケースに設け、この突出部を各端子ピンのうちの基準電位が与えられる端子ピンに半田付けにて接続したことを特徴とする半導体デバイス。」を、補正後の、
「半導体を含む回路と、この回路をシールドするシールドケースと、この回路からシールドケースの外へと導出された複数の端子ピンとを備える半導体デバイスにおいて、各端子ピン側に突出する突出部をシールドケースに設け、この突出部を各端子ピンのうちの基準電位が与えられる端子ピンの一部を覆う様に突出させ、この突出部及び該端子ピンの一部を半田ディップにより一体に半田付けし、半導体を含む回路が光通信用の光学素子を含むことを特徴とする半導体デバイス。」(以下、「本件発明１」という)へと、その発明特定事項を限定して減縮するものである。
　また、もう一つの独立請求項である請求項２については、その補正前の請求項２に記載したとおりの「半導体を含む回路と、この回路をシールドするシールドケースと、この回路からシールドケースの外へと導出された複数の端子ピンとを備える半導体デバイスにおいて、各端子ピン側に突出する突出部をシールドケースに設け、この突出部を各端子ピンのうちの基準電位が与えられる端子ピンに接続し、半導体デバイスが搭載されるプリント基板の配線パターンに該突出部が端子ピンと共に半田付けされる様に、この突出部の長さを設定したことを特徴とする半導体デバイス。」(以下、「本件発明２」という)とするものである。(なお、以降の従属請求項については言及を省略する。)
　したがって、審判請求人が平成１６年１２月９日付けで、明細書の特許請求の範囲についてした補正は、特許法第１７条の２第４項第１号及び第２号に規定された事項を目的とするものに該当する。
　そこで、本件発明１，２が特許出願の際独立して特許を受けることができるものであるか(特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか)について次で検討する。
　　　
［２］刊行物の記載事項および、その開示内容
　刊行物１；特開平１１−７４５５５号公報(原審の拒絶理由通知で提示された引用文献２である)
　　　
［２-1］刊行物１の記載事項
　段落【0003】に、
(刊1a)「たとえば１０ｍ以上の送受信間距離を必要とする遠隔制御の受光装置では、上述のように信号増幅率が非常に大きい。したがって電磁ノイズの悪影響を受けやすくなる。したがって半導体チップをシールドする必要がある」と記載され、
　段落【0009】，【0010】に、
(刊1b)「本発明の目的は、耐ノイズ性能を向上し、構成を小形化し、しかも高密度実装が可能であり、さらに配線基板に挿入実装して自立性を確保することができるようにした電子回路素子を提供することである。
本発明は、ベース部と、ベース部と同一の金属板から成る第１リード部とを有するベースフレームと、ベース部上に搭載され、第１リード部に電気的に接続される電子回路チップと、ベース部上の電子回路チップを覆うシールド部と、シールド部と同一の金属板から成り、第１リード部に少なくとも部分的に重なる第２リード部とを有するシールドフレームと、第１リード部と第２リード部とを固定するはんだと、ベースフレームと電子回路チップとシールド部とを封止する合成樹脂製パッケージとを含むことを特徴とする電子回路素子である」と記載され、
　段落【0016】に、
(刊1c)「本発明に従えば、シールドフレームのシールド部は、ベース部および電子回路チップから距離をあけて上方を覆うシールド部本体と、電子回路チップの外周を覆う外周部とを有し、これによって耐シールド性能を向上することができる。このことは特に、電子回路チップ、たとえば半導体集積回路チップにおける電気信号の増幅率が大きい構成では、耐ノイズ性能を向上することが重要である」と記載され、
　段落【0031】に、
(刊1d)「本発明の受光装置に従えば、ホトダイオードなどの受光用半導体チップと、その受光用半導体チップからの光信号を電気信号に変換した出力を増幅および波形整形などして処理する処理用半導体チップとを、ベースフレームのベース部に搭載し、処理用半導体チップは受光用半導体チップよりも第１リード部寄り、すなわち第１リード部の基端部寄りに配置され、したがって処理用半導体チップは、シールド部によってシールドが容易に行われ、耐シールド性能を向上することができる」と記載され、
　段落【0039】，【0040】に、
(刊1e)「図４はベースフレーム１７の製造途中における平面図であり、図５は図４の切断面線Ｖ−Ｖから見た断面図である。ベースフレーム１７は、基本的にはベース部２１と、このベース部２１と同一の金属板から成り、ベース部２１とともに一平面内に形成される第１リード部２２とを有する。第１リード部２２は、完成後の状態が図１および図２に示されるように、ベース部２１に連なる第１中央リード部２４と、この第１中央リード部２４の図２における左右両側方に間隔をあけて配置される一対の第１側リード部２５ａ，２５ｂとを有する。以下の説明では、各参照符における添え字ａ，ｂを省略して総括的に数字だけで表す場合がある。
各第１側リード部２５は、第１中央リード部２４に平行であり、基端部２６寄りの第１側重なり部２７と、第１側重なり部２７に連なり、遊端部２８寄り（図４の下方）で外側方に延びる第１外側延在部２９と、第１外側延在部２９に連なり、第１中央リード部２４と平行に延びる第１挿入実装部３０とを有する。第１中央リード部２４と第１外側延在部２９とは、タイバー３１によって、第１リード部２２の長手方向、すなわち図４の上下方向である軸線方向に垂直に、すなわち幅方向に延びて一体的に連結されて形成されている。第１リード部２２の遊端部２８は、ガイドバー３２によって幅方向に連なって一体的な形成される」と記載され、
　段落【0046】に、
(刊1f)「第２リード部４４は、シールド部４３のシールド部本体４５に連なる立上り部５１と、この立上り部５１に連なり、前述のベースフレーム１７における第１中央リード部２４に全長にわたって重なる第２中央リード部５２と、第２中央リード部５２の図６における左右両側方に間隔をあけて配置される一対の第２側リード部５３とを有する」と記載され、
　段落【0059】，【0060】に、
(刊1g)「・・・ベース部２１およびシールド部４３は、第１および第２中央リード部２４，５２と電気的に接続された状態となり、これらの第１および第２中央リード部２４，５２は、接地電位とされる。
その後、パッケージ１９から露出している第１および第２リード部２２，４４の全体を、溶融はんだに浸漬してはんだディップ工程を行う。こうして第１および第２リード部２２，４４の重なり部分が電気的および機械的に接合され、また強度が向上される」と記載され、
　段落【0063】に、
(刊1h)「図１および図２に示されるように、配線基板２０に設けられる取付け孔１２０，１２１には第１挿入実装部３０ａ，３０ｂがそれぞれ挿通され、取付け孔１２２，１２３には第２挿入実装部６０ａ，６０ｂがそれぞれ挿通され、取付け孔１２４には第１および第２中央リード部２４，５２が重なった状態で挿通される。この状態で第１挿入実装部３０、第２挿入実装部６０、第１および第２中央リード部２４，５２は、配線基板２０のランド１３０，１３１，１３２，１３３，１３４にはんだ付けされる」と記載されている。
　　　
［２-2］刊行物１の開示内容の認定
　上記(刊1d)に、「本発明の受光装置に従えば、ホトダイオードなどの受光用半導体チップと、その受光用半導体チップからの光信号を電気信号に変換した出力を増幅および波形整形などして処理する処理用半導体チップとを、ベースフレームのベース部に搭載し」，「処理用半導体チップは、シールド部によってシールドが容易に行われ」と記載されていることから、
　(１)当該受光装置は、ホトダイオードなどの光学素子と信号処理用半導体チップとからなる、半導体を含む回路であってシールド部によってシールドされているものである。
　そして、上記(刊1a)に、「たとえば１０ｍ以上の送受信間距離を必要とする遠隔制御の受光装置」と記載されていることから、前記(１)の光学素子は光通信用のものである。
　さらに、上記(刊1e)に、「第１リード部２２は、完成後の状態が図１および図２に示されるように、ベース部２１に連なる第１中央リード部２４と、この第１中央リード部２４の図２における左右両側方に間隔をあけて配置される一対の第１側リード部２５ａ，２５ｂとを有する」と記載されていることから、
　前記内容は、上記(刊1b)の記載を参酌すると、
　(２)電子回路素子であって、ベース部に連なって導出される第１中央リード部２４と、この第１中央リード部の左右両側方に間隔をあけて配置される一対の第１側リード部２５ａ，２５ｂとを、有する複数の第１リード部を備えるものである。
　また、上記(刊1f)に、「シールド部４３のシールド部本体４５に連なる立上り部５１と、この立上り部５１に連なり、前述のベースフレーム１７における第１中央リード部２４に全長にわたって重なる第２中央リード部５２」と記載されていることから、
　(３)シールド部本体から、複数の第１リード部側に立上って連なり、突出して第１中央リード部２４に全長にわたって重なる第２中央リード部５２が存在する。
　くわえて、上記(刊1g)に、「ベース部２１およびシールド部４３は、第１および第２中央リード部２４，５２と電気的に接続された状態となり、これらの第１および第２中央リード部２４，５２は、接地電位とされる」，「露出している第１および第２リード部２２，４４の全体を、溶融はんだに浸漬してはんだディップ工程を行う。こうして第１および第２リード部２２，４４の重なり部分が電気的および機械的に接合され」と記載されていることから、
　(４)第２中央リード部５２は第１中央リード部２４と電気的に接続され、両者は基準電位である接地電位とされ、かつ、露出している第１および第２リード部の全体を、溶融はんだに浸漬してはんだディップ工程を行い第１および第２リード部の重なり部分が電気的および機械的に接合して一体にはんだ付けしたものとしている。
　以上のことから刊行物１には、
「半導体を含む回路と、この回路をシールドするシールド部本体と、この回路からシールド部本体の外へと導出された複数の第１リード部とを備える電子回路素子において、各第１リード部側に突出する第２中央リード部をシールド部本体に設け、この第２中央リード部を各第１リード部のうちの基準電位が与えられる第１リード部の全長にわたって重なる様に突出させ、この第２中央リード部及び該第１リード部の全長をはんだディップにより一体にはんだ付けし、半導体を含む回路が光通信用の光学素子を含むことを特徴とする電子回路素子」の発明(以下、「刊行物発明１」という)が開示されていると認められる。
　　　
　上記(刊1d)に、「本発明の受光装置に従えば、ホトダイオードなどの受光用半導体チップと、その受光用半導体チップからの光信号を電気信号に変換した出力を増幅および波形整形などして処理する処理用半導体チップとを、ベースフレームのベース部に搭載し」，「処理用半導体チップは、シールド部によってシールドが容易に行われ」と記載されていることから、
　(１)当該受光装置は、ホトダイオードなどの受光用半導体チップと信号処理用半導体チップとからなる、半導体を含む回路であってシールド部によってシールドされているものである。
　そして、上記(刊1e)に、「第１リード部２２は、完成後の状態が図１および図２に示されるように、ベース部２１に連なる第１中央リード部２４と、この第１中央リード部２４の図２における左右両側方に間隔をあけて配置される一対の第１側リード部２５ａ，２５ｂとを有する」と記載されていることから、
　前記内容は、上記(刊1b)の記載を参酌すると、
　(２)電子回路素子であって、ベース部に連なって導出される第１中央リード部２４と、この第１中央リード部の左右両側方に間隔をあけて配置される一対の第１側リード部２５ａ，２５ｂとを、有する複数の第１リード部を備えるものである。
　さらに、上記(刊1f)に、「シールド部４３のシールド部本体４５に連なる立上り部５１と、この立上り部５１に連なり、前述のベースフレーム１７における第１中央リード部２４に全長にわたって重なる第２中央リード部５２」と記載されていることから、
　(３)シールド部本体から、複数の第１リード部側に立上って連なり、突出して第１中央リード部２４に全長にわたって重なる第２中央リード部５２が存在する。
　また、上記(刊1g)に、「ベース部２１およびシールド部４３は、第１および第２中央リード部２４，５２と電気的に接続された状態となり、これらの第１および第２中央リード部２４，５２は、接地電位とされる」と記載されていることから、
　(４)第２中央リード部５２は第１中央リード部２４と電気的に接続され、両者は基準電位である接地電位とされている。
　くわえて、上記(刊1h)に、「図１および図２に示されるように、配線基板２０に設けられる取付け孔１２４には第１および第２中央リード部２４，５２が重なった状態で挿通される。この状態で第１および第２中央リード部２４，５２は、配線基板２０のランド１３４にはんだ付けされる」と記載されており、かつ、上記(刊1b)に、「本発明の目的は、耐ノイズ性能を向上し、構成を小形化し、しかも高密度実装が可能であり、さらに配線基板に挿入実装して自立性を確保することができるようにした電子回路素子を提供することである」と記載されていることから、
　(５)電子回路素子が挿入実装される配線基板のランドに、第２中央リード部が第１中央リード部と共にはんだ付けされる様に、この第２中央リード部が第１中央リード部と重なった状態に設定されている電子回路素子である。
　以上のことから刊行物１には、さらに、
「半導体を含む回路と、この回路をシールドするシールド部本体と、この回路からシールド部本体の外へと導出された複数の第１リード部とを備える電子回路素子において、各第１リード部側に突出する第２中央リード部をシールド部本体に設け、この第２中央リード部を各第１リード部のうちの基準電位が与えられる第１リード部に接続し、電子回路素子が実装される配線基板のランドに該第２中央リード部が第１リード部と共にはんだ付けされる様に、この第２中央リード部の長さを設定したことを特徴とする電子回路素子」の発明(以下、「刊行物発明２」という)が開示されていると認められる。
　　　
［３］本件発明と刊行物発明との対比
［３-1-1］本件発明１と刊行物発明１との対比
　本件発明１と刊行物発明１とを対比すると、
　刊行物発明１の「シールド部本体」，「第１リード部」，「電子回路素子」，「第２中央リード部」，「重なる様に」，「はんだ」は、
　本件発明１の「シールドケース」，「端子ピン」，「半導体デバイス」，「突出部」，「覆う様に」，「半田」に相当する。
　したがって、両者は「半導体を含む回路と、この回路をシールドするシールドケースと、この回路からシールドケースの外へと導出された複数の端子ピンとを備える半導体デバイスにおいて、各端子ピン側に突出する突出部をシールドケースに設け、この突出部を各端子ピンのうちの基準電位が与えられる端子ピンを覆う様に突出させ、この突出部及び該端子ピンを半田ディップにより一体に半田付けし、半導体を含む回路が光通信用の光学素子を含むことを特徴とする半導体デバイス」であることで一致する。
　一方、本件発明１では「基準電位が与えられる端子ピンの一部を覆う様に突出させ、この突出部及び該端子ピンの一部を半田ディップにより一体に半田付けし」ているのに対して、刊行物発明１では「基準電位が与えられる第１リード部の全長にわたって重なる様に突出させ、この第２中央リード部及び該第１リード部の全長をはんだディップにより一体にはんだ付けし」ている点(相違点１)で相違する。
　　　
［３-1-2］相違点１の検討
　この相違点１の本来的な相違は、「突出部の長さを端子ピンの一部までとするか、該端子ピンの全長にするか」の差異である。
　しかし、シールドケースから突出する突出部の長さをどの程度にするかは、当業者が適宜設計できた事項であるといえる。
　したがって、この相違点１は、当業者が適宜容易に想到できたものと認められる。
　　　
［３-2］本件発明２と刊行物発明２との対比
　本件発明２と刊行物発明２とを対比すると、
　刊行物発明２の「シールド部本体」，「第１リード部」，「電子回路素子」，「第２中央リード部」，「実装」，「配線基板」，「ランド」，「はんだ付け」は、
　本件発明２の「シールドケース」，「端子ピン」，「半導体デバイス」，「突出部」，「搭載」，「プリント基板」，「配線パターン」，「半田付け」に相当する。
　したがって、両者は同一である。
　　　
［４］まとめ
　以上のとおり、本件発明１は、刊行物１に記載された発明に基づいて、当業者が容易に発明をすることができたものと認められ、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができない。
　また、本件発明２は、刊行物１に記載された発明であるから、特許法第２９条第１項第３号の規定に該当し、特許出願の際独立して特許を受けることができない。
　よって、本件補正は、特許法第１７条の２第５項で準用する同法第１２６条第５項の規定に違反するものであり、特許法第１５９条第１項で準用する特許法第５３条第１項の規定により却下されるべきものである。
　　　
【３】この出願の発明
　平成１６年１２月９日付けの手続補正を上記のとおり却下したので、本願の請求項１〜１０に係る発明は、平成１６年５月１０日付けの手続補正書により補正された明細書の、特許請求の範囲の請求項１〜１０に記載された事項により特定されるとおりのものであり、
　そして、その請求項１に係る発明(以下、「本願発明１」という)は、
「半導体を含む回路と、この回路をシールドするシールドケースと、この回路からシールドケースの外へと導出された複数の端子ピンとを備える半導体デバイスにおいて、各端子ピン側に突出する突出部をシールドケースに設け、この突出部を各端子ピンのうちの基準電位が与えられる端子ピンに半田付けにて接続したことを特徴とする半導体デバイス。」である。
　　　
【４】原審における拒絶理由の要点
　原審における拒絶理由は、
「この出願の請求項１−１０に係る発明は、その出願前国内において頒布された次の刊行物に記載された発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　　　　　　　　　　　　引　用　文　献
１．特開昭５８−１２２７５９号公報
２．特開平１１−７４５５５号公報(以下、「刊行物１」という)」である。
　　　
【５】刊行物１の記載事項および、その開示内容
　刊行物１の記載事項は、上記【２】段落中［２-1］の(刊1a)〜(刊1h)に摘記したとおりである。
　　　
　ところで、刊行物１において、
　上記(刊1d)に、「本発明の受光装置に従えば、ホトダイオードなどの受光用半導体チップと、その受光用半導体チップからの光信号を電気信号に変換した出力を増幅および波形整形などして処理する処理用半導体チップとを、ベースフレームのベース部に搭載し」，「処理用半導体チップは、シールド部によってシールドが容易に行われ」と記載されていることから、
　(１)当該受光装置は、ホトダイオードなどの受光用半導体チップと信号処理用半導体チップとからなる、半導体を含む回路であってシールド部によってシールドされているものである。
　そして、上記(刊1e)に、「第１リード部２２は、完成後の状態が図１および図２に示されるように、ベース部２１に連なる第１中央リード部２４と、この第１中央リード部２４の図２における左右両側方に間隔をあけて配置される一対の第１側リード部２５ａ，２５ｂとを有する」と記載されていることから、
　前記内容は、上記(刊1b)の記載を参酌すると、
　(２)電子回路素子であって、ベース部に連なって導出される第１中央リード部２４と、この第１中央リード部の左右両側方に間隔をあけて配置される一対の第１側リード部２５ａ，２５ｂとを、有する複数の第１リード部を備えるものである。
　さらに、上記(刊1f)に、「シールド部４３のシールド部本体４５に連なる立上り部５１と、この立上り部５１に連なり、前述のベースフレーム１７における第１中央リード部２４に全長にわたって重なる第２中央リード部５２」と記載されていることから、
　(３)シールド部本体から、複数の第１リード部側に立上って連なり、突出して第１中央リード部２４に全長にわたって重なる第２中央リード部５２が存在する。
　また、上記(刊1g)に、「ベース部２１およびシールド部４３は、第１および第２中央リード部２４，５２と電気的に接続された状態となり、これらの第１および第２中央リード部２４，５２は、接地電位とされる」，「露出している第１および第２リード部２２，４４の全体を、溶融はんだに浸漬してはんだディップ工程を行う。こうして第１および第２リード部２２，４４の重なり部分が電気的および機械的に接合され」と記載されていることから、
　(４)第２中央リード部５２は第１中央リード部２４と電気的に接続され、両者は基準電位である接地電位とされ、かつ、露出している第１および第２リード部の全体を、溶融はんだに浸漬してはんだディップ工程を行い第１および第２リード部の重なり部分が電気的および機械的に接合して一体にはんだ付けしたものとしている。
　したがって、当該刊行物１には、
「半導体を含む回路と、この回路をシールドするシールド部本体と、この回路からシールド部本体の外へと導出された複数の第１リード部とを備える電子回路素子において、各第１リード部側に突出する第２中央リード部をシールド部本体に設け、この第２中央リード部を各第１リード部のうちの基準電位が与えられる第１リード部の全長にわたって重なる様に突出させ、この第２中央リード部及び該第１リード部の全長をはんだ付けにて接続したことを特徴とする電子回路素子」の発明(以下、「引用発明」という)が開示されていると認められる。
　　　
【６】本願発明１と引用発明との対比・判断
［１］本願発明１と引用発明との対比
　ここで、引用発明の「シールド部本体」，「第１リード部」，「電子回路素子」，「第２中央リード部」，「はんだ付け」は、
　本願発明１の「シールドケース」，「端子ピン」，「半導体デバイス」，「突出部」，「半田付け」に相当する。
　したがって、両者は「半導体を含む回路と、この回路をシールドするシールドケースと、この回路からシールドケースの外へと導出された複数の端子ピンとを備える半導体デバイスにおいて、各端子ピン側に突出する突出部をシールドケースに設け、この突出部を各端子ピンのうちの基準電位が与えられる端子ピンの所定長にわたって半田付けにて接続したことを特徴とする半導体デバイス」であることで一致する。
　一方、本願発明１では「突出部を各端子ピンのうちの基準電位が与えられる端子ピンに半田付けにて接続した」としているのに対して、引用発明では「第２中央リード部を各第１リード部のうちの基準電位が与えられる第１リード部の全長にわたって重なる様に突出させ、この第２中央リード部及び該第１リード部の全長をはんだ付けにて接続した」としている点(相違点１)で相違する。
　　　
［２］相違点１の検討
　ここで、引用発明では、「突出部を基準電位が与えられる端子ピンの全長にわたって重なる様に突出させ、両者の全長を半田付けにて接続し」ている訳であるが、この長さは当業者が適宜設計できた事項であるといえる。
　したがって、この相違点１は、当業者が適宜容易に想到できたものと認められる。
　　　
【７】むすび
　以上のとおりであるから、本願発明１(請求項１に係る発明)は、上記の刊行物１に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、その他の請求項に係る発明について検討するまでもなく、本願は拒絶されるべきものである。
　よって、結論のとおり審決する。