【事件の表示】
　特願２００１−３４７０９８「半導体装置」拒絶査定不服審判事件〔平成１５年５月２３日出願公開，特開２００３−１５１２６０〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
１　手続の経緯
　本願は，平成１３年１１月１３日の出願であって，平成１６年１１月１０日付け及び平成１９年８月１０日付けで手続補正がなされ，平成１９年８月２８日付けで拒絶査定がなされ，これに対して，同年１０月３日に拒絶査定不服審判が請求されたものである。
　
２　本願発明
　本願の請求項１〜６に係る発明は，平成１９年８月１０日付けの手続補正により補正された明細書及び図面の記載からみて，その特許請求の範囲の請求項１〜６に記載された事項により特定されるものであり，その内の請求項１に係る発明（以下「本願発明」という。）は，次のとおりのものである。
「【請求項１】　各々が，半導体集積回路に形成された薄膜磁性体を含んで構成された，第１および第２のデータ書込電流によって発生する所定のデータ書込磁界の印加に応答して書換可能な磁化方向に応じて電気抵抗が変化する磁気記憶部を有する複数のメモリセルと，
　前記第１のデータ書込電流を流すために第１の方向に沿って配置される第１のデータ書込配線と，
　前記第２のデータ書込電流を流すために第２の方向に沿って配置される第２のデータ書込配線とを備え，
　前記複数のメモリセルの磁気記憶部は，前記第１のデータ書込配線および前記第２のデータ書込配線の交点に配置され，
　前記第１のデータ書込電流は，前記第２のデータ書込電流よりも大きく，
　前記第１のデータ書込配線の断面積は，前記第２のデータ書込配線の断面積よりも大きく，
　前記交点において，前記磁気記憶部と前記第１のデータ書込配線との断面上の距離が，前記磁気記憶部と前記第２のデータ書込配線との断面上の距離よりも長く，
　前記第１のデータ書込配線の配線幅は，前記第２のデータ書込配線の配線幅よりも広い，半導体装置。」
　
３　引用例に記載された発明
（１）原査定の拒絶の理由に引用されたH.Asada, K.Matsuyama, 
K.Taniguchi, Micromagnetic study on write operation in submicron 
magnetic random access memory cell,American Institute of Physics, 
Journal of Applied Phisics, Vol.79, No.8, 1996年4月, P.6646-6648（以下「引用例１」という。）には，次の記載がある。
ア　「The influence of the write currents to the neighboring element
on a two-dimensional memory array with a 1×1 μm pitch was also 
simulated, in order to confirm the selective switching of the memory
element.『メモリ要素が選択的なスイッチングを行うことを確認するために，
1×1μmピッチの二次元メモリアレイ
イ　「Using a giant magnetoresistance material, a nonvolatile random
access memory has been proposed. In the memory cells proposed by
Ｄ.Ｄ. Tang et al.，the binary states of the storage cell are
determined by the magnetization direction in the free magnetic 
layer, which offer a static signal depending upon 
the magnetoresistive variation caused by the parallel and 
antiparallel states between both the pinned and the free magnetic 
layers. The write operation of the bit information is performed by 
applying the pulse currents into the two-dimensional array of 
conductors overlying the storage cell.『
巨大磁気抵抗効果材料を利用した不揮発性のランダムアクセスメモリ
記憶セルの２進状態は，自由磁化層の中の磁化方向によって決定
これにより，固定磁化層と自由磁化層とが平行状態であるのか反平行状態であるのかに起因した磁気抵抗の変化に依存する静的な信号を提示
ウ　図１を参照して，「Ａ schematic memory bit cell configuration 
assumed in the simulation is illustrated in Fig.1. Since the storage
cell was constituted with a noncoupled spin valve film, 
the magnetization state in the free layer was computed by 
the micromagnetic simulation representing a three-dimensional 
magnetization direction. A memory cell element of 0.5×0.25 μm2 
size was discretized into a two-dimensional array (32×16×1) of 
ａ tetragonal grid, assuming that the magnetization distribution was
uniform through the thickness of the material due to the negligible 
film thickness.『シミュレーションにおいて仮定された
メモリビットセルの構成図を，図１に示す
記憶セルが非結合なスピンバブル膜によって構成されている
エ　「The selective write operation was performed by applying 
the pulse currents into the two level conductors overlying 
the element, which consist of the write and assist conductors 
located along the short- and long-axis direction of the element, 
respectively. The magnetization direction in the free magnetic 
layer is determined by the direction of the longitudinal component 
of the magnetic field generated by the write current,Iw.The write 
conductor width and thickness were 0.7 and 0.3μm, respectively, 
and the assist conductor width and thickness were 0.5 and 0.3 μｍ, 
respectively. The spacer thickness between the free magnetic layer 
surface and the conductors were 0.1 μｍ for the first layer and 
0.5 μm for the second layer. The switching of the bit state is 
performed by the magnetization rotating towards the opposite state 
by the longitudinal magnetic field from the write current,Iw, 
with the assistance of the transverse magnetic field from the assist
current,Ia.『選択的な書き込み操作は，
セル要素の短軸及び長軸方向のそれぞれに沿って配置された書き込み導体とアシスト導体
自由磁化層の磁化方向は，書き込み電流Ｉｗによって発生した磁界の縦成分の方向で決定
書き込み導体の幅と膜厚は，それぞれ０．７及び０．３μｍ
アシスト導体の幅と膜厚は，それぞれ０．５及び０．３μｍ
自由磁化層の表面と二本の導体との間のスペーサの膜厚は，第１層が０．１μｍで第２層が０．５μｍ
ビット状態のスイッチングは，アシスト電流Ｉａによる横方向の磁界のアシストを受けて，書き込み電流Ｉｗによる縦方向の磁界により，反対の状態へと反転される磁化によって行なわれる
オ　「Closed circles also indicate the selective switching range 
when the write and assist currents were applied into the second and 
first conductors (case 2).『
書き込み電流とアシスト電流が第２導体と第１導体に適用された場合（ケース２）
カ　「The obtained current ranges are Iw=15-19 mA at Ia=10 mA and 
Iw=9-16 mA at Ia=20 mA for case l ,and Iw=16-38 mA at Ia=10 mA and 
Iw=11-26 mA at Ia=20 mA for case 2.『得られた電流範囲は，ケース１において，Ｉａ＝１０ｍＡの場合，Ｉｗ＝１５〜１９ｍＡであり，Ｉａ＝２０ｍＡの場合，Ｉｗ＝９〜１６ｍＡであり，そして，
ケース２において，Ｉａ＝１０ｍＡの場合，Ｉｗ＝１６〜３８ｍＡ
Ｉａ＝２０ｍＡの場合，Ｉｗ＝１１〜２６ｍＡ
キ　図１には，「Schematic memory cell element.『
メモリセル要素
書き込み電流Ｉｗ
を流す
書き込み導体
がｙ軸方向に配置
アシスト電流Ｉａ
を流す
アシスト導体
ｘ軸方向に配置
記憶セル
が
書き込み導体
アシスト導体
との交点に配置
ク　図４の説明書きとして，「FIG.4. Dependence of the write current 
range, Iw, of the selective switching upon the assist current, Ia, 
for both the case l (first layer, write conductor, second layer, 
assist conductor) and case 2 (first layer, assist conductor, second 
layer, write conductor).『図４．ケース１（第１層が書き込み導体で，第２層がアシスト導体）とケース２（第１層がアシスト導体で，第２層が書き込み導体）において，アシスト電流Ｉａに対する，選択的なスイッチングを行う書き込み電流Ｉｗの範囲』」
（２）上記（１）イによれば，引用例１に記載された発明は，巨大磁気抵抗効果材料を利用した不揮発性のランダムアクセスメモリに関するものである。
（３）ア　上記（１）ウによれば，引用例１には，記憶セルが非結合なスピンバブル膜によって構成されていることが記載されているから，スピンバブル膜によって構成された記憶セルが開示されている。
イ　上記（１）エによれば，引用例１には，
自由磁化層の磁化方向は，書き込み電流Ｉｗによって発生した磁界の縦成分の方向で決定される
アシスト電流Ｉａによる横方向の磁界のアシストを受けて，書き込み電流Ｉｗによる縦方向の磁界
ウ　上記（１）イによれば，引用例１には，
記憶セルの２進状態
固定磁化層と自由磁化層とが平行状態であるのか反平行状態であるのかに起因した磁気抵抗の変化に依存
エ　上記（１）ア及びウによれば，引用例１には，1×1μmピッチの
二次元メモリアレイ
メモリビットセル
記憶セルが非結合なスピンバブル膜によって構成
オ　上記ア〜エのとおりであるから，引用例１には，スピンバブル膜によって構成され，アシスト電流Ｉａによる横方向の磁界のアシストを受けて，書き込み電流Ｉｗによって発生した磁界の縦成分の方向で磁化方向が決定される自由磁化層と，固定磁化層から構成される記憶セルを有する複数のメモリビットセルが記載されている。
（４）上記（１）エ及びキによれば，引用例１には，書き込み導体とアシスト導体が，セル要素の短軸及び長軸方向のそれぞれに沿って配置されていること，及び，書き込み電流Ｉｗを流す書き込み導体がｙ軸方向に配置され，アシスト電流Ｉａを流すアシスト導体がｘ軸方向に配置されていることが記載されている。したがって，引用例１には，書き込み電流Ｉｗを流すためにセル要素の短軸方向（ｙ軸方向）に沿って配置された書き込み導体と，アシスト電流Ｉａを流すためにセル要素の長軸方向（ｘ軸方向）に沿って配置されたアシスト導体が開示されている。
（５）上記（１）キによれば，引用例１には，記憶セルが，書き込み導体とアシスト導体との交点に配置されていることが記載されている。
（６）上記（１）カによれば，引用例１には，ケース２において，
Ｉａ＝１０ｍＡの場合，Ｉｗ＝１６〜３８ｍＡ
（７）上記（１）エによれば，引用例１には，書き込み導体の幅と膜厚は，それぞれ０．７及び０．３μｍであり，アシスト導体の幅と膜厚は，それぞれ０．５及び０．３μｍであることが記載されている。したがって，書き込み導体の断面積は０．２１（＝０．７×０．３）μｍ２であり，アシスト導体の断面積は０．１５（＝０．５×０．３）μｍ２であるから，引用例１には，書き込み導体の断面積（０．２１μｍ２）がアシスト導体の断面積（０．１５μｍ２）よりも大きく，書き込み導体の幅（０．７μｍ）がアシスト導体の幅（０．５μｍ）よりも広いことが開示されている。
（８）上記（１）エによれば，引用例１には，自由磁化層の表面と二本の導体との間のスペーサの膜厚は，第１層が０．１μｍで第２層が０．５μｍであること，すなわち，記憶セルを構成する自由磁化層の表面と第２層との間隔（０．５μｍ）が，記憶セルを構成する自由磁化層の表面と第１層との間隔（０．１μｍ）よりも長いことが記載されている。そうすると，上記（１）オ及びクによれば，ケース２では，第１層がアシスト導体で，第２層が書き込み導体であり，また，上記（５）によれば，記憶セルは書き込み導体とアシスト導体との交点に配置されているから，引用例１には，交点において，記憶セルと第２層である書き込み導体との間隔が，記憶セルと第１層であるアシスト導体との間隔よりも長いことが開示されていることは明らかである。
（９）よって，引用例１には，ケース２として，以下の発明（以下「引用発明」という。）が記載されている。
「スピンバブル膜によって構成され，アシスト電流Ｉａによる横方向の磁界のアシストを受けて，書き込み電流Ｉｗによって発生した磁界の縦成分の方向で磁化方向が決定される自由磁化層と，固定磁化層から構成される記憶セルを有する複数のメモリビットセルと，
　書き込み電流Ｉｗを流すためにセル要素の短軸方向（ｙ軸方向）に沿って配置された書き込み導体と，
　アシスト電流Ｉａを流すためにセル要素の長軸方向（ｘ軸方向）に沿って配置されたアシスト導体とを備え，
　記憶セルが，書き込み導体とアシスト導体との交点に配置され，
　書き込み電流Ｉｗが，アシスト電流Ｉａよりも大きく，
　書き込み導体の断面積が，アシスト導体の断面積よりも大きく，
　交点において記憶セルと書き込み導体との間隔が，記憶セルとアシスト導体との間隔よりも長く，
　書き込み導体の幅が，アシスト導体の幅よりも広い，巨大磁気抵抗効果材料を利用した不揮発性のランダムアクセスメモリ。」
　
４　本願発明と引用発明との対比
（１）引用発明の「スピンバブル膜」は，本願発明の「薄膜磁性体」に対応するから，引用発明の「スピンバブル膜によって構成され」ることは，薄膜磁性体が半導体集積回路に形成されていることは別にして，本願発明の「半導体集積回路に形成された薄膜磁性体を含んで構成された」ことに対応する。
　そして，引用発明の「書き込み電流Ｉｗ」，「アシスト電流Ｉａ」は，本願発明の「第１のデータ書込電流」，「第２のデータ書込電流」にそれぞれ相当するから，引用発明の「アシスト電流Ｉａによる横方向の磁界のアシストを受けて，書き込み電流Ｉｗによって発生した磁界の縦成分の方向で」「決定される」「磁化方向」は，本願発明の「第１および第２のデータ書込電流によって発生する所定のデータ書込磁界の印加に応答して書換可能な磁化方向」に相当する。また，引用発明の「自由磁化層と，固定磁化層から構成される記憶セル」は，本願発明の「磁気記憶部」に対応する。したがって，引用発明の「アシスト電流Ｉａによる横方向の磁界のアシストを受けて，書き込み電流Ｉｗによって発生した磁界の縦成分の方向で磁化方向が決定される自由磁化層と，固定磁化層から構成される記憶セル」は，本願発明が書換可能な磁化方向に応じて電気抵抗が変化することは別にして，本願発明の「第１および第２のデータ書込電流によって発生する所定のデータ書込磁界の印加に応答して書換可能な磁化方向に応じて電気抵抗が変化する磁気記憶部」に対応する。
　そうすると，引用発明の「複数のメモリビットセル」は，本願発明の「複数のメモリセル」に対応するから，引用発明の「スピンバブル膜によって構成され，アシスト電流Ｉａによる横方向の磁界のアシストを受けて，書き込み電流Ｉｗによって発生した磁界の縦成分の方向で磁化方向が決定される自由磁化層と，固定磁化層から構成される記憶セルを有する複数のメモリビットセル」は，本願発明の「各々が，半導体集積回路に形成された薄膜磁性体を含んで構成された，第１および第２のデータ書込電流によって発生する所定のデータ書込磁界の印加に応答して書換可能な磁化方向に応じて電気抵抗が変化する磁気記憶部を有する複数のメモリセル」に対応し，本願発明と引用発明とは，本願発明の薄膜磁性体が半導体集積回路に形成されていること，及び，本願発明が書換可能な磁化方向に応じて電気抵抗が変化することは別にして，「各々が，薄膜磁性体を含んで構成された，第１および第２のデータ書込電流によって発生する所定のデータ書込磁界の印加に応答して書換可能な磁化方向が応じる磁気記憶部を有する複数のメモリセル」である点で共通する。
（２）引用発明の「セル要素の短軸方向（ｙ軸方向）」，「書き込み導体」は，本願発明の「第１の方向」，「第１のデータ書込配線」にそれぞれ相当するから，引用発明の「書き込み電流Ｉｗを流すためにセル要素の短軸方向（ｙ軸方向）に沿って配置された書き込み導体」は，本願発明の「前記第１のデータ書込電流を流すために第１の方向に沿って配置される第１のデータ書込配線」に相当する。
（３）引用発明の「セル要素の長軸方向（ｘ軸方向）」，「アシスト導体」は，本願発明の「第２の方向」，「第２のデータ書込配線」にそれぞれ相当するから，引用発明の「アシスト電流Ｉａを流すためにセル要素の長軸方向（ｘ軸方向）に沿って配置されたアシスト導体」は，本願発明の「前記第２のデータ書込電流を流すために第２の方向に沿って配置される第２のデータ書込配線」に相当する。
（４）引用発明の「記憶セルを有する複数のメモリビットセル」が，本願発明の「磁気記憶部を有する複数のメモリセル」に対応し，また，引用発明の「書き込み導体」，「アシスト導体」が，本願発明の「第１のデータ書込配線」，「第２のデータ書込配線」にそれぞれ相当することは，前示（１）〜（３）のとおりであるから，引用発明の「記憶セルが，書き込み導体とアシスト導体との交点に配置され」ていることは，本願発明の「前記複数のメモリセルの磁気記憶部は，前記第１のデータ書込配線および前記第２のデータ書込配線の交点に配置され」ていることに相当する。
（５）引用発明の「書き込み電流Ｉｗ」，「アシスト電流Ｉａ」が，本願発明の「第１のデータ書込電流」，「第２のデータ書込電流」にそれぞれ相当することは，前示（１）のとおりであるから，引用発明の「書き込み電流Ｉｗが，アシスト電流Ｉａよりも大き」いことは，本願発明の「前記第１のデータ書込電流は，前記第２のデータ書込電流よりも大き」いことに相当する。
（６）引用発明の「書き込み導体」，「アシスト導体」が，本願発明の「第１のデータ書込配線」，「第２のデータ書込配線」にそれぞれ相当することは，前示（２）及び（３）のとおりであるから，引用発明の「書き込み導体の断面積が，アシスト導体の断面積よりも大き」いことは，本願発明の「前記第１のデータ書込配線の断面積は，前記第２のデータ書込配線の断面積よりも大き」いことに相当する。
（７）引用発明の「記憶セル」が，本願発明の「磁気記憶部」に対応し，また，引用発明の「書き込み導体」，「アシスト導体」が，本願発明の「第１のデータ書込配線」，「第２のデータ書込配線」にそれぞれ相当することは，前示（１）〜（３）のとおりであるから，引用発明の「交点において記憶セルと書き込み導体との間隔が，記憶セルとアシスト導体との間隔よりも長」いことは，本願発明の「前記交点において，前記磁気記憶部と前記第１のデータ書込配線との断面上の距離が，前記磁気記憶部と前記第２のデータ書込配線との断面上の距離よりも長」いことに相当する。
（８）引用発明の「書き込み導体」，「アシスト導体」が，本願発明の「第１のデータ書込配線」，「第２のデータ書込配線」にそれぞれ相当することは，前示（２）及び（３）のとおりであるから，引用発明の「書き込み導体の幅が，アシスト導体の幅よりも広い」ことは，本願発明の「前記第１のデータ書込配線の配線幅は，前記第２のデータ書込配線の配線幅よりも広い」ことに相当する。
（９）引用発明の「巨大磁気抵抗効果材料を利用した不揮発性のランダムアクセスメモリ」は，本願発明の「半導体装置」に対応し，本願発明と引用発明とは，本願発明が「半導体装置」であることは別にして，少なくとも「装置」である点で共通する。
（１０）以上のことを踏まえると，本願発明と引用発明とは，
「各々が，薄膜磁性体を含んで構成された，第１および第２のデータ書込電流によって発生する所定のデータ書込磁界の印加に応答して書換可能な磁化方向が応じる磁気記憶部を有する複数のメモリセルと，
　前記第１のデータ書込電流を流すために第１の方向に沿って配置される第１のデータ書込配線と，
　前記第２のデータ書込電流を流すために第２の方向に沿って配置される第２のデータ書込配線とを備え，
　前記複数のメモリセルの磁気記憶部は，前記第１のデータ書込配線および前記第２のデータ書込配線の交点に配置され，
　前記第１のデータ書込電流は，前記第２のデータ書込電流よりも大きく，
　前記第１のデータ書込配線の断面積は，前記第２のデータ書込配線の断面積よりも大きく，
　前記交点において，前記磁気記憶部と前記第１のデータ書込配線との断面上の距離が，前記磁気記憶部と前記第２のデータ書込配線との断面上の距離よりも長く，
　前記第１のデータ書込配線の配線幅は，前記第２のデータ書込配線の配線幅よりも広い，装置。」
である点で一致し，以下の点で相違する。
相違点１：薄膜磁性体が，本願発明では，半導体集積回路に形成されているのに対し，引用発明では，そのような構成が明確ではない点。
相違点２：本願発明では，書換可能な磁化方向に応じて電気抵抗が変化するのに対し，引用発明では，そのような構成が明示されていない点。
相違点３：本願発明は，半導体装置であるのに対し，引用発明は，巨大磁気抵抗効果を利用した不揮発性のランダムアクセスメモリである点。
　
５　当審の判断 
（１）上記相違点１及び３について検討すると，原査定の拒絶の理由に引用された松山公秀，「磁性ランダムアクセスメモリの現状と課題」，日本応用磁気学会，日本応用磁気学会誌，Ｖｏｌ．２５，Ｎｏ．２，２００１年２月，５１〜５８頁（以下「引用例２」という。）には，次の記載がある。
ア　「１９９８年にはＡＭＲ抵抗効果に比べ１桁以上高い磁気抵抗変化率を示す
巨大磁気抵抗効果
の発見により，読み出し出力の飛躍的な増大が可能となった
その後，より低消費電力でのメモリ動作を可能とするスピンバルブ膜
が開発されＭＲＡＭ記録媒体としての検討が行われた
イ　「３．
ＭＲＡＭの概要
ＭＲＡＭ素子
記憶セルは，微細加工技術により基板上に集積されたスピンバルブ膜
のパタン群により構成され，対面する磁性層磁化の平行状態，反平行状態をビット情報の１，０に対応させる
磁化状態による抵抗値の違いを電気的に検出することによって情報の読み出しが行われる
情報読み出しの際のセル選択方法
ＭＯＳ−ＦＥＴを用いる方式
ＤＲＡＭのキャパシタを磁性体で置き換えた構成
　これらの記載によれば，引用例２には，巨大磁気抵抗効果の発見により，読み出し出力の飛躍的な増大が可能となった後，より低消費電力でのメモリ動作を可能とするスピンバルブ膜が開発されＭＲＡＭ記録媒体としての検討が行われたこと，ＭＲＡＭ素子の記憶セルは，微細加工技術により基板上に集積されたスピンバルブ膜のパタン群により構成され，対面する磁性層磁化の平行状態，反平行状態をビット情報の１，０に対応させること，及び，ＭＲＡＭ素子の情報読み出しの際のセル選択方法として，ＭＯＳ−ＦＥＴを用いる方式があり，基本的にはＤＲＡＭのキャパシタを磁性体で置き換えた構成になっていることが開示されている。そうすると，引用発明のような，記憶セルがスピンバルブ膜により構成された巨大磁気抵抗効果材料を利用した不揮発性のランダムアクセスメモリでは，情報読み出しの際のセル選択方法としてＭＯＳ−ＦＥＴを用いる方式があり，ＤＲＡＭのキャパシタを磁性体で置き換えた構成とすることが技術常識であったものと解される。
　したがって，このようなＭＲＡＭ素子における技術常識を勘案すれば，引用発明においても，「記憶セル」を構成する「スピンバブル膜」を，ＭＯＳ−ＦＥＴを用いる方式のＤＲＡＭのような半導体集積回路に形成して，本願発明の「半導体集積回路に形成された薄膜磁性体」とし，また，引用発明の「巨大磁気抵抗効果材料を利用した不揮発性のランダムアクセスメモリ」を，本願発明のような「半導体装置」とすることに，格別の困難性を認めることはできない。
（２）上記相違点２について検討すると，上記（１）イによれば，引用例２には，ＭＲＡＭ素子では，記憶セルをスピンバルブ膜により構成し，対面する磁性層磁化の平行状態，反平行状態をビット情報の１，０に対応させて，
磁化状態による抵抗値の違いを電気的に検出することによって，情報の読み出しが行われる
　したがって，上記相違点２は，本願発明と引用発明との格別な差異とは認めることはできない。
　
６　むすび
　以上検討したとおり，本願発明は，引用例２に記載されたようなＭＲＡＭ素子における技術常識を勘案することにより，引用発明に基づいて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。したがって，本願は，他の請求項に係る発明について検討するまでもなく，拒絶すべきものである。
　よって，結論のとおり審決する。