【事件の表示】
　特願２００２−３３１０５４「ダイナミックランダムアクセスメモリ」において、平成１８年７月１０日付けでした手続補正に対してされた補正却下決定不服審判事件について、次のとおり審決する。
【結　論】
　原決定を取り消す。
【理　由】
１．手続の経緯 
　本件出願は、平成３年４月６日に出願した特願平３−７３３７９号の一部を平成１４年１１月１４日に新たな特許出願としたものであって、平成１８年７月１０日付け手続補正により願書に添付した明細書についての補正（以下、「本件補正」という）がなされたところ、本件補正について平成１８年９月７日付けで特許法第５３条第１項の規定による補正の却下の決定（以下、「原決定」という。）がなされたものである。 
　 
２．原決定の理由 
　原決定の理由は、以下のとおりである。 
　
　補正後の請求項１に記載された技術的事項である「前記高レベル電圧は、全メモリ動作を通して、実質的に一定であり、かつ、前記高論理レベル電圧＋ＦＥＴの閾値電圧に等しいかまたはそれよりも高く、前記高論理レベル電圧＋ＦＥＴの閾値電圧の２倍よりも低い電圧であり」について検討する。
　願書に最初に添付した明細書には、「上記制御電圧が、メモリセルにおけるアクセストランジスタの少なくともＶｄｄと閾値電圧との加算値以上であり、トランジスタ破壊電圧よりも低い電圧値である」（【請求項９】）、「論理信号Ｖｄｄ＋Ｖｔｎを、アクセストランジスタ３Ａ、３Ｂ等のゲートに加える」（【００１２】）及び「電圧ＶｐｐをＶｄｄ＋Ｖｔｎに制御することによって」（【００２０】）と、
　高レベル電圧を、高論理レベル電圧＋ＦＥＴの閾値電圧に等しいかまたはそれよりも高くすることは記載されているが、高レベル電圧が、高論理レベル電圧＋ＦＥＴの閾値電圧の２倍よりも低い電圧であることは記載されおらず、かつ、上記記載から自明な事項とも認められない。
　また、当初明細書には、「従来技術に於いては、アクセストランジスタ３Ａ、３Ｂ等のゲートに於いてＶｄｄ＋Ｖｔｎ以上の電圧を保証する為に、Ｖｄｄ＋２Ｖｔｎ以上の電圧をＮ−チャンネルパストランジスタに印加しなければならなかった。」（【００１２】）と記載されているが、上記従来技術の欠点の記載をもってして、本願発明の高レベル電圧が、高論理レベル電圧＋ＦＥＴの閾値電圧の２倍よりも低い電圧であるとは直ちに言えず、かつ、自明な事項でもない。
　したがって、この補正は、明細書の要旨を変更するものと認められ、特許法第５３条第１項の規定により、上記結論の通り決定する。 
　
３．請求人の主張 
　請求人が主張している、原決定を取り消すべき理由は、以下のとおりである。
　
　当初明細書の【０００５】及び【００１２】の記載より、従来のメモリにおいては、ワード線又はＮ−チャンネルパストランジスタに印加すべき電圧はＶｄｄ＋２Ｖｔｎ以上であったということができる。
　当初明細書の【０００６】の記載より、従来のメモリにおいては、ブートストラッピング電圧回路がＶｄｄ＋２Ｖｔｎを越える高電圧を供給していたということが理解される。
　当初明細書の【０００７】の記載より、従来のメモリにおいては、ブートストラップ回路によって供給される高電圧、すなわち
Ｖｄｄ＋２Ｖｔｎを越える高電圧
信頼性が損な
　当初明細書の【０００８】の記載より、本発明の一特徴は、「信頼性を損なうような過剰電圧を防ぐこと」、すなわち【０００７】の記載より、「信頼性を損なうような、Ｖｄｄ＋２Ｖｔｎを越える高電圧を防ぐこと」にあることが理解される。
　当初明細書の【００２０】の記載より、本発明における
高レベル電圧Ｖｐｐ
Ｖｄｄ＋２Ｖｔｎより低い値
　従って、補正後の請求項１に記載された技術的事項である「高レベル電圧（Ｖｐｐ）は、前記高論理レベル電圧（Ｖｄｄ）＋ＦＥＴの閾値電圧の２倍（２Ｖｔｎ）よりも低い電圧であ」るという、高レベル電圧の上限値は、当初明細書に直接的に明示されているわけではないとしても、当初明細書のこれらの記載を総合的に判断すれば、「高レベル電圧（Ｖｐｐ）が高論理レベル電圧（Ｖｄｄ）＋ＦＥＴの閾値電圧の２倍（２Ｖｔｎ）よりも低い電圧であ」ることは、当業者にとって記載されているのと同然であると理解される自明な事項である。
　
４．当審の判断 
　補正後の請求項１に記載された「前記高レベル電圧は、全メモリ動作を通して、実質的に一定であり、かつ、前記高論理レベル電圧＋ＦＥＴの閾値電圧に等しいかまたはそれよりも高く、前記高論理レベル電圧＋ＦＥＴの閾値電圧の２倍よりも低い電圧であ」るという技術的事項が、願書に最初に添附した明細書又は図面（以下、「当初明細書等」という。）中に直接的な明記はないので、このような技術的事項が、「当初明細書等の記載から自明な事項」に該当するか否かについて、次の三つに分けて検討する。
　
［技術的事項ａ］
　「前記高レベル電圧は、全メモリ動作を通して、実質的に一定であ」るという技術的事項
［技術的事項ｂ］
　「前記高論理レベル電圧＋ＦＥＴの閾値電圧に等しいかまたはそれよりも高く」という高レベル電圧の下限値に関する技術的事項
［技術的事項ｃ］
　「前記高論理レベル電圧＋ＦＥＴの閾値電圧の２倍よりも低い」という高レベル電圧の上限値に関する技術的事項
　
（１）［技術的事項ａ］について
　補正後の請求項１に記載された「高レベル電圧」は、パスＦＥＴのソース・ドレイン回路を通じてワード線に印加されるものであるから、当初明細書等に記載されている本発明の実施例（図１参照）における高供給電圧Ｖｐｐ（以下、「本発明の高レベル電圧（Ｖｐｐ）」という。）に相当することは明らかであり、当初明細書等には、本発明の高レベル電圧（Ｖｐｐ）に関して、次の記載がある。
　
　【００２０】の「電圧ＶｐｐをＶｄｄ＋Ｖｔｎに制御する」
　
　そして、Ｖｄｄが高論理レベル電圧であり、ＶｔｎがＦＥＴの閾値電圧であって、全メモリ動作を通して、実質的に一定であることは技術常識であるから、Ｖｄｄ＋Ｖｔｎに制御された高レベル電圧（Ｖｐｐ）も、全メモリ動作を通して、実質的に一定であることは、「当初明細書等の記載から自明な事項」に該当する。
　
（２）［技術的事項ｂ］について
　当初明細書等には、本発明の高レベル電圧（Ｖｐｐ）の下限値に関して、次の記載がある。
　
　【００１５】の「論理レベルＶｄｄ＋Ｖｔｎ以上の電圧Ｖｐｐが利用されている。」
　
　そして、「以上」が「等しいかまたはそれよりも高く」を意味することは技術常識であるから、「前記高論理レベル電圧＋ＦＥＴの閾値電圧に等しいかまたはそれよりも高く」という高レベル電圧の下限値に関する技術的事項は、「当初明細書等の記載から自明な事項」に該当する。
　
（３）［技術的事項ｃ］について
　当初明細書等には、本発明の高レベル電圧（Ｖｐｐ）の上限値に関して、次の記載がある。
　
　【請求項１９】の「トランジスタ破壊電圧よりも小さい電圧を供給する高電圧Ｖｐｐ供給源」
　【００２０】の「電圧Ｖｐｐは、ＤＲＡＭの信頼性を損なう過剰電圧より低い値になるように選択される。」
　
　さらに、当初明細書等には、従来技術に関して、【０００６】の「ブートストラッピング電圧回路は、電圧Ｖｄｄ＋２Ｖｔｎを越えるように設計されている」、【０００７】の「ブートストラップ回路によって供給される高電圧が、該メモリの許容電圧を超えることができるので、そのため、該メモリの信頼性が損なわれた。」という記載があり、Ｖｄｄ＋２Ｖｔｎを越える高電圧が本発明のメモリの許容電圧も超えることは明らかである。
　そして、「メモリの許容電圧」が、メモリのトランジスタを破壊せず、メモリの信頼性を損なわない電圧の上限値を意味することは明らかであり、「本発明の高レベル電圧（Ｖｐｐ）の上限値」に相当するから、次の関係は「当初明細書等の記載から自明な事項」に該当する。
　
　本発明の高レベル電圧（Ｖｐｐ）の上限値＜Ｖｄｄ＋２Ｖｔｎを越える高電圧
　
　そして、本発明のような、ＣＭＯＳ型ダイナミックランダムアクセスメモリ（ＤＲＡＭ）において、記憶用キャパシタへ印加する電圧がＭＯＳＦＥＴのＶｔｎにより低下してしまうのを防止するために用いる昇圧電圧の変動範囲は、「Ｖｔｎ」程度のわずかなものであって、昇圧電圧の変動範囲をＶｄｄ＋Ｖｔｎ、Ｖｄｄ＋２ＶｔｎというＶｔｎ毎の電圧を用いて説明することは技術常識である（例えば、特開昭６３−２３９６７３号公報の第８頁左下欄第１６行〜同欄第１９行の「昇圧電圧は、約Ｖｃｃ＋２Ｖｔｈとなる。これにより、信号φＸは…（中略）…高い電圧（Ｖｃｃ十Ｖｔｈ）にされる。」、第１０頁左下欄第５行〜同欄第７行の「信号φＸのハイレベルはＶｃｃ＋２Ｖｔｈ…（中略）…に制限される。」、特開平３−８６９９５号公報の第６図に示されているブースト電圧出力端子６１における電圧範囲「Ｖｃｃ＋２Ｖｔｈ〜Ｖｃｃ＋３Ｖｔｈ」参照）。
　したがって、当初明細書等において、「Ｖｄｄ＋２Ｖｔｎを越える高電圧」といっても、「Ｖｄｄ＋２Ｖｔｎ」をわずかに越える電圧を意味するもので、上記関係を満たす「本発明の高レベル電圧（Ｖｐｐ）の上限値」となるＶｔｎ毎の電圧としては、「Ｖｄｄ＋２Ｖｔｎ」しか存在しないから、「前記高論理レベル電圧＋ＦＥＴの閾値電圧の２倍よりも低い」という高レベル電圧の上限値に関する技術的事項は、「当初明細書等の記載から自明な事項」に該当する。
　
（４）まとめ
　以上のとおり、補正後の請求項１に記載された「前記高レベル電圧は、全メモリ動作を通して、実質的に一定であり、かつ、前記高論理レベル電圧＋ＦＥＴの閾値電圧に等しいかまたはそれよりも高く、前記高論理レベル電圧＋ＦＥＴの閾値電圧の２倍よりも低い電圧であ」るという技術的事項は、「当初明細書等の記載から自明な事項」に該当するから、願書に最初に添附した明細書又は図面の要旨を変更するものでない。
　
５．むすび 
　したがって、本件補正についてなされた特許法第５３条第１項の規定による原決定は妥当ではない。
　
　よって、結論のとおり審決する。