【事件の表示】
　平成１１年特許願第　２８４３８号「半導体装置」拒絶査定不服審判事件〔平成１２年　８月１５日出願公開、特開２０００−２２７４５７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成１１年２月５日の出願であって、平成１７年３月１８日付で拒絶査定がなされ（発送日同年３月２９日）、これに対し、平成１７年４月２８日に拒絶査定に対する審判請求がなされるとともに、平成１７年５月１９日付で明細書を補正対象とする手続補正がなされたものである。
　
第２　平成１７年５月１９日付の手続補正（以下、「本件補正」という。）についての補正却下の決定
　
[補正却下の決定の結論]
本件補正を却下する。
　
[理由]
１．補正の内容
　本件補正は、特許請求の範囲の請求項１を、補正前の、
　「【請求項１】
　第１の半導体チップと第２の半導体チップとを接続して構成される半導体装置であって、
　上記第１の半導体チップに形成された第１の内部回路と、
　上記第２の半導体チップに形成された第２の内部回路とを含み、
　上記第１の内部回路は、上記第２の内部回路と接続されて機能補完されることにより一定の機能回路を形成するものであり、
　上記半導体装置は、さらに
　上記第１の内部回路と上記第２の内部回路とを接続するための装置間接続部と、
　上記第１の半導体チップに形成され、上記第２の半導体チップ以外の装置に対する信号の入出力のための外部接続部と、
　上記第１の半導体チップに形成され、上記第１の内部回路を上記外部接続部から開放するとともに上記第２の内部回路を上記外部接続部に接続する状態と、上記第１の内部回路を上記外部接続部に接続する状態とを切り換える切り換え回路とを含むことを特徴とする半導体装置。」
から、
　「【請求項１】
　第１の半導体チップと第２の半導体チップとを接続して構成される半導体装置であって、
　上記第１の半導体チップに形成された第１の内部回路と、
　上記第２の半導体チップに形成された第２の内部回路とを含み、
　上記第１の内部回路は、上記第２の内部回路と接続されて機能補完されることにより一定の機能回路を形成するものであり、
　上記半導体装置は、さらに
　上記第１の内部回路と上記第２の内部回路とを接続するための装置間接続部と、
　上記第１の半導体チップに形成され、上記第２の半導体チップ以外の装置に対する信号の入出力のための外部接続部と、
　上記第１の半導体チップに形成され、上記第１の内部回路を上記外部接続部から開放するとともに上記第２の内部回路を上記外部接続部に
接続して、この第２の内部回路の出力信号を上記外部接続部から出力させる状態
接続して、この第１の内部回路の出力信号を上記外部接続部から出力させる状態
に補正する事項を含むものである。
　
２．補正の適否
　上記の補正の内容は、請求項１に係る発明特定事項である「切り換え回路」について、その切り換えの状態が、補正前の「第２の内部回路を外部接続部に接続する状態」であることを補正後の「第２の内部回路の出力信号を上記外部接続部から出力させる状態」であることに、及び、補正前の「第１の内部回路を外部接続部に接続する状態」であることを、補正後の「第１の内部回路の出力信号を上記外部接続部から出力させる状態」であることに、それぞれ限定を付加した補正事項である。
　上記補正事項は、平成１８年法改正前特許法第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものに該当する。
　そこで、本件補正後の請求項１に記載された事項により特定される発明（以下、「本件補正発明１」という。）が特許出願の際独立して特許を受けることができるものであるか（平成１８年法改正前特許法第１７条の２第５項で準用する特許法第１２６条第５項の規定に適合するか）について以下に検討する。
　
３．刊行物記載の発明・事項
　原査定の拒絶の理由に引用された、本願の出願日前の昭和６１年５月６日に頒布された刊行物である特開昭６１−８８５３８号公報（以下「刊行物１」という。）には、図面とともに下記の事項が記載されている。
　　　　　　　　　　　　　　　　記
（１）　「本発明は半導体チップの上に半導体チップを搭載してなるChip on Chipの半導体装置に係り、チップ単体で、または両方のチップを結線した後の試験ができるようにした構成に関する。」（第１頁右下欄第１７〜２０行）
（２）　「大規模集積回路（ＬＳＩ）の高機能化、高集積化により、近年各種機能の回路を同一ＬＳＩ内に構成する場合が多くなってきた。例えばＣＭＯＳとＴＴＬ、またはアナログとＣＭＯＳのディジタル、さらにインタフェイス回路を設けてＣＭＯＳとＥＣＬ等の構成を有するＬＳＩの要求に対し、同一チップ内に構成することは困難である。無理をして強行しても製造工程上、またその歩留りの上からも極めて不利である。
　従って回路機能別に独立のチップを用いれば、それぞれに最適なプロセスが適用でき、各機能毎の特徴が生かせることになり、そのため２チップよりなる、所謂Chip on ChipのＬＳＩが検討されるようになった。
　この場合ＬＳＩは、各チップ単独で、および両チップ結線後の試験ができるような回路構成であることが望まれる。」（第２頁左上欄第１〜１７行）
（３）　「〔作用〕
　入力端子にＣＭＯＳインバータの代わりにデータ選択回路を接続し、その制御端子に外部より制御信号を与えて、チップ単独の場合にはデータ選択回路はこのチップの出力信号を選んでチップ内に戻してダミー回路（接続される他方のチップの回路に相当する）に入れ、出力信号が正常に出ているかどうかを試験することができ、またこの場合入力端子が開放になっても論理的に不定状態を発生しない。」（第２頁右下欄第１６行〜第３頁左上欄第５行）
（４）　「〔実施例〕
　第１図は第１の発明によるChip on Chip ＬＳＩの試験回路図である。
　図において、２点鎖線より右側は第１のチップ、左側は第２のチップを示す。
　第１のチップの入力端子をＩ１，出力端子をＯ１，制御端子をＣ１，データ選択回路をＳ１とし、第２のチップのそれらをＩ２，Ｏ２，Ｃ２，Ｓ２とする。
　各チップのデータ選択回路は入力信号Ｉまたは出力信号Ｏを選択する。ここでＩ，Ｏ，Ｃは端子記号と同時に入力信号、出力信号、制御信号を表す。
　１チップ時は、各チップの制御信号Ｃをハイレベル“Ｈ”にすると、データ選択回路Ｓは出力信号Ｏを選択して出力し、これをダミー回路に入れて試験することにより、両チップを結線しなくとも各チップの出力信号Ｏが正常に出ているかどうかが分かる。
　両チップ結線時は、各チップの制御信号Ｃをロウレベル“Ｌ”にすると、データ選択回路Ｓは入力信号Ｉを選択して出力する。」（第３頁左上欄第１４行〜同頁右上欄第１５行）
（５）　「第２図は第２の発明によるChip on Chip ＬＳＩの第１図に追加する部分を示す試験回路図である。
　図において、各チップの制御端子ＣとＶＤＤ間に挿入するインピーダンスとして、ＭΩ程度の高抵抗のプルアップ抵抗Ｒを挿入する。・・・２チップ結線時は、相手のチップに設けられた、Ｒより低い出力インピーダンスをもつドライバＤで駆動することにより、相手のチップよりの制御信号を、各チップの制御端子Ｃに伝えることができる。即ち、プルアップ抵抗Ｒにより“Ｈ”に固定された各チップの制御端子Ｃを、駆動力の大きいドライバＤにより“Ｌ”にして、入力信号Ｉを内部に伝える。」（第３頁右上欄第１６行〜同頁左下欄第１２行）
　
　半導体チップに係る技術常識からみて、第１のチップ、第２のチップは、それぞれその内部には回路が形成されていること、チップの試験はこれら内部の回路の試験をすることは明らかである。
　また、上記の摘記事項（２）より、Chip on Chip ＬＳＩが、機能補完されることにより一定の機能回路を形成するものであることが読み取れ、摘記事項（４）より、制御端子Ｃ１、データ選択回路Ｓ１は第１のチップに形成されていることが読み取れる。
　してみれば、刊行物１には、次の発明（以下、「刊行物１記載の発明」という。）が記載されているものと認める。
　
＜刊行物１記載の発明＞
「第１のチップと第２のチップとを結線して構成される半導体装置であって、
　第１のチップに形成された第１の内部回路と、
　第２のチップに形成された第２の内部回路とを含み、
　第１の内部回路は、第２の内部回路と結線されて機能補完されることにより一定の機能回路を形成するものであり、
　半導体装置は、さらに、
　第１の内部回路と第２の内部回路とを結線するための出力端子Ｏ１及び入力端子Ｉ２と、
　第１のチップに形成され、第１の内部回路を開放するとともに、第２の内部回路を接続して、この第２の内部回路の出力信号を出力端子Ｏ２及び入力端子Ｉ１を介して出力させる状態と、第１の内部回路を接続して、この第１の内部回路の出力信号を出力させる状態とを切り換える制御端子Ｃ１及びデータ選択回路Ｓ１とを含む半導体装置。」
　
４．対比
　本件補正発明１と刊行物１記載の発明を対比する。
　その技術的意義からみて、後者の「第１のチップ」、「第２のチップ」、「出力端子Ｏ１及び入力端子Ｉ２」は、前者の「第１の半導体チップ」、「第２の半導体チップ」、「装置間接続部」に相当し、後者の「第１の内部回路と第２の内部回路とを結線する」ことは、前者の「第１の内部回路と第２の内部回路とを接続する」ことに相当し、後者の「制御端子Ｃ１及びデータ選択回路Ｓ１」は、その切り換え機能からみて、前者の「切り換え回路」に相当する。
　また、後者の「第２の内部回路の出力信号を出力端子Ｏ２及び入力端子Ｉ１を介して出力させる」ことと、前者の「第２の内部回路の出力信号を外部接続部から出力させる状態」とは、「第２の内部回路の出力信号を出力させる状態」である限りで共通し、後者の「第１の内部回路の出力信号を出力させる状態」と、前者の「第１の内部回路の出力信号を上記外部接続部から出力させる状態」とは、「第１の内部回路の出力信号を出力させる状態」である限りで共通する。
　そうすると、両者は次の一致点及び相違点を有している。
＜一致点＞
　「第１の半導体チップと第２の半導体チップとを接続して構成される半導体装置であって、
　第１の半導体チップに形成された第１の内部回路と、
　第２の半導体チップに形成された第２の内部回路とを含み、
　第１の内部回路は、第２の内部回路と接続されて機能補完されることにより一定の機能回路を形成するものであり、
　半導体装置は、さらに、
　第１の内部回路と第２の内部回路とを接続するための装置間接続部と、
　第１の半導体チップに形成され、第１の内部回路を開放するとともに、第２の内部回路を接続して、この第２の内部回路の出力信号を出力させる状態と、第１の内部回路を接続して、この第１の内部回路の出力信号を出力させる状態とを切り換える切り換え回路とを含む半導体装置。」
＜相違点＞
　本件補正発明１は、「第１の半導体チップに形成され、第２の半導体チップ以外の装置に対する信号の入出力のための外部接続部」を具備するのに対し、刊行物１記載の発明は、第１の半導体チップに形成された制御端子Ｃ１及びデータ選択回路Ｓ１を具備するものの、当該データ選択回路Ｓ１から、外部へ信号を接続するための外部接続部の存否については明らかでない点。したがって、本件補正発明１は、各内部回路からの出力を切り換える際に、第１あるいは第２の内部回路を「外部接続部から開放」あるいは「外部接続部に接続」するのに対し、刊行物１記載の発明は、当該構成を備えていない点。
　
５．判断
　上記相違点について検討する。
　刊行物１の、「１チップ時は、・・・データ選択回路Ｓは出力信号Ｏを選択して出力し、・・・各チップの出力信号が正常に出ているかどうかが分かる」旨の記載、及び、「両チップ結線時は、・・・データ選択回路Ｓは入力信号Ｉを選択して出力する」旨の記載（上記「第２　３．（４）」における刊行物１に係る摘記事項を参照。）から、データ選択回路Ｓにおいて選択された信号が試験される対象の信号であることは明らかである。また、半導体チップの端子部に外部からプローブ等を接触させて試験を行うことは、例えばプローブカード技術にみられるように周知の技術である。
　してみれば、刊行物１記載の発明におけるデータ選択回路Ｓ１にて切り換え接続された出力に対し、半導体チップ外部に接続可能な接続部を設け、当該相違点に係る構成を得ることは当業者が容易に成し得たものである。
　そして、本件補正発明１の作用効果は、刊行物１記載の発明・事項及び上記周知の技術から当業者が予測可能な範囲内のものであって、格別なものではない。
　
　したがって、本件補正発明１は刊行物１記載の発明、同刊行物１に記載の事項、及び周知技術に基づいて当業者が容易に発明できたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。
　
６．むすび
　以上のとおり、本件補正は、平成１８年改正前特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するものであるから、同法第１５９条第１項の規定において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明についての検討
１．本願発明
　平成１７年５月１９日付の手続補正は上記のとおり却下されたので、本願の請求項１ないし７に係る発明は、平成１７年１月３１日付手続補正書によって補正された特許請求の範囲の請求項１ないし７にそれぞれ記載された事項により特定されるとおりのものと認められるところ、請求項１に係る発明（以下、「本願発明１」という。）は次のとおりである。
＜本願発明１＞
　「【請求項１】
　第１の半導体チップと第２の半導体チップとを接続して構成される半導体装置であって、
　上記第１の半導体チップに形成された第１の内部回路と、
　上記第２の半導体チップに形成された第２の内部回路とを含み、
　上記第１の内部回路は、上記第２の内部回路と接続されて機能補完されることにより一定の機能回路を形成するものであり、
　上記半導体装置は、さらに
　上記第１の内部回路と上記第２の内部回路とを接続するための装置間接続部と、
　上記第１の半導体チップに形成され、上記第２の半導体チップ以外の装置に対する信号の入出力のための外部接続部と、
　上記第１の半導体チップに形成され、上記第１の内部回路を上記外部接続部から開放するとともに上記第２の内部回路を上記外部接続部に接続する状態と、上記第１の内部回路を上記外部接続部に接続する状態とを切り換える切り換え回路とを含むことを特徴とする半導体装置。」
　
２．刊行物記載の発明・事項
　原査定の拒絶の理由に引用された刊行物及びその記載事項は、前記「第２　３．（１）ないし（５）」に記載したとおりのものである。
　
３．対比・判断
　本願発明１は、本件補正発明１からその発明特定事項である「切り換え回路」について「第２の内部回路の出力信号を上記外部接続部から出力させる状態」であるとの限定、及び、「第１の内部回路の出力信号を上記外部接続部から出力させる状態」であるとの限定を省いたものである。
　そうすると、本願発明１の構成要件を全て含み、更に他の構成要件を付加したものに相当する本件補正発明１が前記「第２　５．」に記載したとおり、刊行物１記載の発明、刊行物１に記載の事項、及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、本願発明１も同様の理由により、刊行物１記載の発明、同刊行物１に記載の事項、及び周知技術に基づいて当業者が容易に発明をすることができたものである。
　
４．むすび
　以上のとおりであるから、本願発明１は特許法第２９条第２項の規定により特許を受けることができない。そして、本願発明１が特許を受けることのできないものであるから、その余の請求項に係る発明について検討するまでもなく本願は拒絶すべきものである。
　よって、結論のとおり審決する。