【手続補正書】
【提出日】平成24年3月22日(2012.3.22)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ベース基板と、
前記ベース基板上で第１方向へ延長されたゲート線と、
前記ベース基板上で前記第１方向と交差する第２方向へ延長されたデータ線と、
各前記ゲート線及び各前記データ線に接続されるスイッチング素子と、
前記スイッチング素子に電気的に接続された画素電極を含み、
前記スイッチング素子及び前記画素電極は、単位画素を形成し、
互いに隣接する４つの単位画素が２行２列を有するマトリックスタイプに配置されて画素ユニットを形成し、前記画素ユニットは４つのドメインを有することを特徴とするアレイ基板。
【請求項２】
前記画素電極は、
第１スリットパターンを有する第１サブ画素電極と、第２スリットパターンを有して前記第１サブ画素電極と隣接する第２サブ画素電極を含む画素電極を有し、
前記第１スリットパターン及び前記第２スリットパターンは、前記スイッチング素子と電気的に接続され、
前記第１スリットパターンは前記第１方向及び第２方向と交差する第３方向に沿って配置され、
前記第２スリットパターンは前記第３方向と交差する第４方向に沿って配置されることを特徴とする請求項１に記載のアレイ基板。
【請求項３】
前記第２方向に沿って前記ベース基板上に配置された縦電極棒をさらに含み、
前記第１スリットパターンは前記第３方向に沿って延長されて前記縦電極棒に接続され、前記第２スリットパターンは前記第４方向へ延長されて前記縦電極棒に接続されることを特徴とする請求項２に記載のアレイ基板。
【請求項４】
前記ゲート線付近で前記縦電極棒と交差するように配置され、前記スイッチング素子の出力電極と電気的に接続された横電極棒をさらに含むことを特徴とする請求項に３記載のアレイ基板。
【請求項５】
前記第１スリットパターンと前記第２スリットパターンは各々前記第１スリット方向及び前記第２方向に沿って順次に単位画素に交互に配置されることを特徴とする請求項３記載のアレイ基板。
【請求項６】
前記スイッチング素子及び前記画素電極は単位画素を形成し、
互いに隣接する８つの単位画素が２行４例に配列されて前記単位画素を形成することを特徴とする請求項１記載のアレイ基板。
【請求項７】
前記第２方向に沿って前記ベース基板上に配置された縦電極棒をさらに含み、
前記第１スリットパターンと前記第２スリットパターンのうち、何れかの１つは前記第３方向と前記第４方向のうち、何れかの１つに沿って延長されて前記縦電極棒に接続されることを特徴とする請求項６記載のアレイ基板。
【請求項８】
複数の縦電極棒をさらに含み、縦電極棒のうち、第１縦電極棒はデータラインの左側周辺に隣接するように前記マトリックスの第１行に配置され、
縦電極棒のうち、第２縦電極棒はデータラインの右側周辺に隣接するように前記マトリックスの第２行に配置され、
前記第１スリットパターンと前記第２スリットパターンとは前記行方向及び前記列方向各々に沿って交互に配置されることを特徴とする請求項７記載のアレイ基板。
【請求項９】
ベース基板、前記ベース基板上で第１方向に延長されたゲート線、前記ベース基板上で前記第１方向と交差する第２方向に延長されたデータ線、各前記ゲート線及び各前記データ線を接続するスイッチング素子、前記スイッチング素子に電気的に接続された画素を含むアレイ基板と、
前記スイッチング素子及び前記画素電極は、単位画素を形成し、
互いに隣接する４つの単位画素が２行２列を有するマトリックスタイプに配置されて画素ユニットを形成し、前記画素ユニットは４つのドメインを有することを特徴とする表示装置。
【請求項１０】
前記画素電極は、
第１スリットパターンを有する第１サブ画素電極と、第２スリットパターンを有して、前記第１サブ画素電極と隣接する第２サブ画素電極を含む画素電極を有し、
前記第１スリットパターン及び前記第２スリットパターンは、前記スイッチング素子と電気的に接続され、
前記第１スリットパターンは前記第１方向及び第２方向と交差する第３方向に沿って配置され、
前記第２スリットパターンは前記第３方向と交差する第４方向に沿って配置されることを特徴とする請求項９に記載の表示装置。
【請求項１１】
前記単位画素に表示される画像の階調より高いレベルの第１画素電圧及び低いレベルの第２画素電圧を交互に印加して前記画素ユニットで前記スリットパターンによる液晶配列方向の数の倍であるドメインを具現する駆動装置をさらに含むことを特徴とする請求項１０に記載の表示装置。
【請求項１２】
各前記画素ユニットは、前記駆動装置によって前記液晶配列方向が互いに異なる８つのドメインを形成することを特徴とする請求項１１に記載の表示装置。
【請求項１３】
前記スリットパターンは、前記第１スリットパターン及び前記第２スリットパターンの境界に配置された縦電極棒をさらに含み、
前記第１スリットパターン及び第２スリットパターンは、液晶の方向子を前記縦電極棒に向かって整列することを特徴とする請求項１１に記載の表示装置。
【請求項１４】
前記第１スリットパターン及び前記第２スリットパターンのスリットの幅は、前記液晶層の厚さより小さいことを特徴とする請求項１３に記載の表示装置。
【請求項１５】
１行１列及び２行２列の単位画素では前記行方向に前記第２スリットパターン及び第１スリットパターンの順序に配置し、
１行２列及び２行１列の単位画素では前記行方向に前記第１スリットパターン及び第２スリットパターンの順序に配置したことを特徴とする請求項１３に記載の表示装置。
【請求項１６】
前記駆動装置が前記１行の単位画素を前記第１画素電圧でドット反転駆動し、前記２行の単位画素を前記第２画素電圧でドット反転駆動して前記画像の階調を表示することを特徴とする請求項１５に記載の表示装置。
【請求項１７】
前記対向基板は、各前記単位画素と対応して前記共通電極上に形成されたカラーフィルタをさらに含むことを特徴とする請求項１１に記載の表示装置。
【請求項１８】
前記カラーフィルタは、前記行方向に各前記単位画素と対応するように配置された赤色フィルタ、緑色フィルタ、及び青色フィルタを含むことを特徴とする請求項１７に記載の表示装置。
【請求項１９】
前記スイッチング素子及び前記画素電極は、単位画素を形成して、互いに隣接する８つの単位画素が２行４列に配列されて画素ユニットを形成し、
前記各画素電極に形成された前記スリットパターンは、第１方向に配列された第１スリットパターンまたは前記第１方向と交差する第２方向に配列された第２スリットパターンのうち、選択されたいずれか１つを含むことを特徴とする請求項９に記載の表示装置。
【請求項２０】
第１スリットパターンを有する第１サブ画素電極、第２スリットパターンを有して前記第１サブ画素電極と隣接する第２サブ画素電極を含む画素電極を含むアレイ基板、対向基板、及び前記アレイ基板と対向基板との間に介在された液晶層を含む表示装置の駆動方法であって、
前記画素電極には画像の階調電圧より高い第１画素電圧を印加する段階と、
前記画素電極には前記画像の階調電圧より低い第２画素電圧を印加する段階と、を含み、
単位画素によって表示されるドメインの数は前記液晶層のドメイン数の倍であり、
前記画素電極の前記第１スリットパターン及び前記第２スリットパターンは、画素ユニットを形成し、前記画素ユニットは２つのドメインを有することを特徴とする表示装置の駆動方法。
【請求項２１】
ベース基板と、
前記ベース基板の上で第１方向に伸びた複数のゲート線と、
前記ベース基板の上で前記第１方向と交差する第２方向に伸びた複数のデータ線と、
前記ゲートでは及び前記データ線に接続された第１スイッチング素子、及び第１スリットパターンを有する第１画素電極を含む第１単位画素と、
前記ゲートでは及び前記データ線に接続された第２スイッチング素子、及び第２スリットパターンを有する第２画素電極を含む第２単位画素を含み、
前記第１スリットパターン及び前記第２スリットパターンは、前記スイッチング素子と電気的に接続され、
前記第１スリットパターンは、前記第１方向及び第２方向と交差する第3方向に沿って配置され、
前記第２スリットパターンは、前記第３方向と交差する第４方向に沿って配置され、
互いに隣接する４つの単位が２行２列を有するマトリックスタイプに配置されて画素ユニットを形成することを特徴とするアレイ基板。