【事件の表示】
　平成　７年特許願第　１６３２０号「正規化データ生成回路」拒絶査定不服審判事件〔平成　８年　８月２０日出願公開、特開平　８−２１２０５２〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
【１】本願は、平成７年２月３日の出願であって、その発明を特定するために必要な事項は、特許請求の範囲の請求項１乃至２に記載されたものであって、その請求項１に記載された発明（以下、「本願発明」という。）は次のとおりのものと認められる。
「下位側に向かって、入力データの先頭ビットと論理状態の異なるビットが最初に現れるビット位置を検出し、前記入力データの小数点の位置から該ビット位置までの距離を表す情報を出力する情報出力手段と、
　前記情報出力手段の出力に基づいて前記入力データをシフトするシフト手段と、を備えたことを特徴とする正規化データ生成回路。」
　
【２】これに対して、原査定の拒絶の理由に引用された特開平４−３４６１９号公報（以下、「引例１」という。）には以下のことが記載されている。
（イ）本発明は算術シフト回路に関し、特に２の補数表現で表された符号付き固定小数点２進法の算術シフト回路に関する。（１頁左下段１８行〜同頁右下欄１行）
（ロ）第１図は本発明による算術シフト回路の一実施例の構成を示すブロック図であり、第２図と同等部分は同一符号により示されている。本例においても８ビットの符号付き固定小数点データＸ＝［ｘ0，ｘ1，ｘ2，ｘ3，ｘ4，ｘ5，ｘ6，ｘ7］を入力オペランドとして算術シフトする場合について説明する。（２頁左下欄５〜１１行）
（ハ）まず、レジスタ１０１，１０２にそれぞれシフト量ｎ、シフト対象オペランドＸを入力し格納する。（２頁左下欄１２〜１３行）
（ニ）リーディングゼロカウント手段１０５は、選択手段１０３の出力Ｂ０を入力とし、その先頭ビットから開始して“０”の値のビットの数を、“１”の値のビットが見つかるまで計数する。すなわち、先頭ビットと同一の値“０”を、その先頭ビットから異なる値 “１”のビットまで計数するのである。例えば、 Ａ０＝［０,０,０,０,０,１,０,０ ］のときは Ｂ０＝［ ０,０,０,０,０,１,０,０］であり、リーディングゼロカウント値Ｌ０は“
５”
　なお、このリーディングゼロカウント手段は、比較回路、フリップフロップ等を用いて、当業者に容易に実現できる。（２頁右下欄７行〜３頁左上欄２行、第１図）
（ホ）左論理シフタ１０４は、レジスタ１０２の出力をレジスタ１０１の出力の値に応じて左論理シフトを行い出力するものである。（３頁左上欄１３〜１５行）
　
　また、同じく、原査定の拒絶の理由に引用された特開平５−２６５６９７号公報（以下、「引例２」という。）には以下のことが記載されている。
（ヘ）本発明は、被正規化シフトデータのシフト数検出回路に関する。（段落０００１）
（ト）図３において、41はメモリ、42は第１アキュムレータ、43は第１レジスタ、44第２アキュムレータ、45は第２レジスタである。音声信号処理において、固定小数点の乗算を行う場合は、乗算結果がアキュムレータの有限桁の範囲外に失われて演算の精度が損なわれることを防ぐために、乗算の入力データの正規化（データシフト）を行う。
  また、正規化すべき複数のデータが組になっている場合（例えばベクトル成分の場合、或いは行列の成分の場合）には、複数のデータのシフト数を共通にする必要がある。
　従来のデータシフトは図３に示すように、(1) メモリ41より複数のデータを第１アキュムレータ42に転送1し、第１アキュムレータ42において転送1されてきた被シフトデータの絶対値演算2と第１レジスタ43に格納されている過去の最大絶対値との比較演算3を行うことにより、前記複数のデータの中からシフト数最小の最大絶対値のデータを探索して発見し、第１レジスタ43に最大絶対値格納4を行う。
 (2)更に、第１レジスタ43に格納されている最大絶対値のデータを第２アキュムレータ44へ転送5し、第２アキュムレータ44において定数0.5 との比較6と第２アキュムレータ44の内容が0.5 より小なら２倍（シフト）7を行い、第２アキュムレータ44の内容が0.5 以上になるまで処理6、7を反復し、第２アキュムレータ44に転送5されてきたデータに対するシフト数を検出してデータ全体のシフト数とし、該シフト回数格納8を第２レジスタ45に行うものであった。（段落０００３〜０００６、図３）
（チ）図１と図２に示す回路において、
 (1)メモリ１から転送1された入力データである複数の被正規化シフトデータを逐次にシフト数検出部２に転送し、被シフトデータが転送される毎に順次に、ビット加算部21a において固定少数点位置の上位側にある最上位ビット（ＭＳＢ）の符号ビットと２の０乗の桁ビットとのビット加算を求め、ビット加算部21bにおいて最上位ビット（ＭＳＢ）の符号ビットと２の−１乗の桁ビットとのビット加算を求め、さらに、ビット加算部21cにおいて最上位ビット（ＭＳＢ）の符号ビットと最下位ビット（ＬＳＢ）の２の−２乗の桁ビットとのビット加算を求める。
　そして、これらのビット加算演算を正規化シフトデータが全て転送1されるまで反復して行うことにより被正規化シフトデータが入力される毎のシフト数を検出し、それぞれのシフト数情報通知2を共通シフト数保持部３へ行う。
 (2)共通シフト数保持部３では、論理和部31a,31b,31c にてＦＦ32a,32b,32c が保持する前回演算結果のシフト数と今回新しく求めたシフト数との論理和を演算し、新しい演算結果の共通シフト数情報をＦＦ32a,32b,32c に保持する。
  プライオリティエンコーダ33は該ＦＦ32a,32b,32c が保持する共通シフト数情報を処理し、最もＭＳＢ側の１が立っているビット位置を検出して共通シフト数として出力する。（段落００１４〜００１７、図１，２）
　
【３】そこで、本願発明と引例１に記載された発明とを比較すると、引例１の「リーディングゼロカウント手段」は本願発明の「情報出力手段」に相当するから、両者は、
「下位側に向かって、入力データの先頭ビットと論理状態の異なるビットが最初に現れるビット位置を検出し、該ビット位置までの距離を表す情報を出力する情報出力手段及び入力データをシフトするシフト手段を備えた回路」である点で一致し、
（ａ）本願は、入力データの小数点の位置から該ビット位置までの距離を表す情報を出力するのに対して、引例１では入力データの先頭ビット位置までの距離を表す情報を出力している点。
（ｂ）本願は、情報出力手段からの出力に基づいて、入力データをシフトするシフト手段を備えているのに対して、引例１は入力データをシフトするシフト手段を備えているが、情報出力手段からの出力に基づいて入力データをシフトするものではなく、正規化データ生成回路ではない点。で相違する。
　
【４】次に、この相違点について検討する。
（ａ）の相違点について
　引例１は、固定小数点データ全体をシフトするについて、入力データ（固定小数点データ）の先頭位置から所定のビット位置までの距離を表す情報を出力しているが、シフト対象のデータをどのようなものとするかは設計的事項であって、小数点の位置からのデータをシフトする場合に、入力データの小数点の位置から所定のビット位置までの距離を表す情報を出力することは当業者が適宜になし得ることである。
（ｂ）の相違点について
　引例１には、入力データをシフトするについて、情報出力手段の出力によりオーバーフローせずにシフト可能なシフト数を求めており、情報出力手段の出力と実際のシフト量との比較を行い、オーバーフローか否かの判定を行っている。
　また、引例２には、被正規化シフトデータのシフト数検出回路、即ち、入力データのシフト数を検出する手段に関して、入力データの最上位ビットの値と、最上位ビットに続く各ビットとの加算値をそれぞれ求め、最上位ビット側に初めて１が立っているビットを検出して出力（入力データの先頭の位置から所定のビット位置までの距離を表す情報を出力することに相当する。）し、シフト数とすることが記載されている。
　そうすると、引例１に記載された入力データをシフトするシフト手段について、同じく入力データをシフトすることに関する引例２の発明を適用して、引例１の入力データをシフトするシフト手段について情報出力手段の出力に基づいて入力データをシフトするように構成し、正規化データ生成回路として構成することは当業者が容易になし得ることである。
　
【５】したがって、請求項１に記載された発明は、引例１乃至２に記載された発明に基づいて当業者が容易に発明をすることができたものであるので、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。