【事件の表示】
　平成　９年特許願第１９３０８０号「薄膜デバイスの転写方法」拒絶査定不服審判事件〔平成１１年　１月２９日出願公開、特開平１１−　２６７３３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
　
第１．手続の経緯
　本願は，平成９年７月３日の出願であって，平成１８年７月３１日付けの拒絶理由通知に対して，同年１０月１０日に手続補正書及び意見書が提出されたが，平成１９年３月５日付けで拒絶査定がされ，これに対し，同年４月１２日に審判請求がされるとともに，同年５月１４日付けで手続補正書が提出されたものである。
　
　
第２．平成１９年５月１４日に提出された手続補正書による補正（以下「本件補正」という。）についての補正却下の決定
　
［補正却下の決定の結論］
　本件補正を却下する。
　
［理由］
１．本件補正の内容
　本件補正は，特許請求の範囲を補正するものであり，以下のとおりである。
　
（１）補正事項ａ
　補正前の請求項１の「前記第１分離層上に薄膜トランジスタを有する薄膜デバイスを含む被転写層を形成する第２工程」を，補正後の請求項１の「前記第１分離層上に順にソース層，ドレイン層及びチャネル層を含む半導体層と，前記半導体層上を含む前記第１分離層上に配置されたゲート絶縁膜と，前記ゲート絶縁膜上に配置されたゲート電極と，前記ゲート電極上及び前記ゲート絶縁膜を含む第１分離層上に配置された層間絶縁膜と，前記層間絶縁膜に形成されたコンタクトホールを介して前記ソース層と電気的に接続されたソース電極と，前記層間絶縁膜に形成されたコンタクトホールを介して前記ドレイン層と電気的に接続されたドレイン電極と，を備えた薄膜トランジスタを有する薄膜デバイスを含む被転写層を形成する第２工程」と補正し，補正前の請求項１の「前記薄膜デバイスを含む前記被転写層を二次転写体に転写すること」を，補正後の請求項１の「前記薄膜デバイスを含む前記被転写層を前記第１分離層に形成された前記薄膜トランジスタと同じ層構造になるように二次転写体に転写すること」と補正する。（以下「補正事項ａ」という。）
（２）補正事項ｂ
　補正前の請求項１７の「前記分離層上に薄膜トランジスタを有する薄膜デバイスを含む被転写層を形成する第２工程」を，補正後の請求項１７の「前記分離層上に順にソース層，ドレイン層及びチャネル層を含む半導体層と，前記半導体層上を含む前記第１分離層上に配置されたゲート絶縁膜と，前記ゲート絶縁膜上に配置されたゲート電極と，前記ゲート電極上及び前記ゲート絶縁膜を含む第１分離層上に配置された層間絶縁膜と，前記層間絶縁膜に形成されたコンタクトホールを介して前記ソース層と電気的に接続されたソース電極と，前記層間絶縁膜に形成されたコンタクトホールを介して前記ドレイン層と電気的に接続されたドレイン電極と，を備えた薄膜トランジスタを有する薄膜デバイスを含む被転写層を形成する第２工程」と補正し，補正前の請求項１７の「前記薄膜デバイスを含む前記被転写層を前記転写体に転写すること」を，補正後の請求項１７の「前記薄膜デバイスを含む前記被転写層を前記第１分離層に形成された前記薄膜トランジスタと同じ層構造になるように前記転写体に転写すること」と補正する。（以下「補正事項ｂ」という。）
（３）補正事項ｃ
　補正前の請求項１４の「前記二次転写体上に，耐圧の異なる複数種の薄膜トランジスタを，薄膜デバイスの設計ルールのレベルが異なる複数の被転写層を複数の透光性の基板からそれぞれ転写する」を，補正後の請求項１４の「前記二次転写体上に，薄膜デバイスの設計ルールのレベルが異なる複数の被転写層を複数の透光性の基板からそれぞれ転写する」と補正する。（以下「補正事項ｃ」という。）
　
２．補正目的の適否
（１）補正事項ａについて
　補正事項ａは，補正前の請求項１の「前記第１分離層上に薄膜トランジスタを有する薄膜デバイスを含む被転写層を形成する第２工程」を，薄膜トランジスタの構造について限定して，補正後の請求項１の「前記第１分離層上に順にソース層，ドレイン層及びチャネル層を含む半導体層と，前記半導体層上を含む前記第１分離層上に配置されたゲート絶縁膜と，前記ゲート絶縁膜上に配置されたゲート電極と，前記ゲート電極上及び前記ゲート絶縁膜を含む第１分離層上に配置された層間絶縁膜と，前記層間絶縁膜に形成されたコンタクトホールを介して前記ソース層と電気的に接続されたソース電極と，前記層間絶縁膜に形成されたコンタクトホールを介して前記ドレイン層と電気的に接続されたドレイン電極と，を備えた薄膜トランジスタを有する薄膜デバイスを含む被転写層を形成する第２工程」に限定的に減縮し，また，補正前の請求項１の「前記薄膜デバイスを含む前記被転写層を二次転写体に転写すること」を，「前記第１分離層に形成された前記薄膜トランジスタと同じ層構造になるように」限定して，補正後の請求項１の「前記薄膜デバイスを含む前記被転写層を前記第１分離層に形成された前記薄膜トランジスタと同じ層構造になるように前記転写体に転写すること」に限定的に減縮したものであるから，補正事項ａは，平成１８年法律５５号改正附則３条１項によりなお従前の例によるとされる同法による改正前の特許法１７条の２第４項２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
（２）補正事項ｂについて
　補正事項ｂは，補正前の請求項１７の「前記分離層上に薄膜トランジスタを有する薄膜デバイスを含む被転写層を形成する第２工程」を，薄膜トランジスタの構造について限定して，補正後の請求項１７の「前記分離層上に順にソース層，ドレイン層及びチャネル層を含む半導体層と，前記半導体層上を含む前記第１分離層上に配置されたゲート絶縁膜と，前記ゲート絶縁膜上に配置されたゲート電極と，前記ゲート電極上及び前記ゲート絶縁膜を含む第１分離層上に配置された層間絶縁膜と，前記層間絶縁膜に形成されたコンタクトホールを介して前記ソース層と電気的に接続されたソース電極と，前記層間絶縁膜に形成されたコンタクトホールを介して前記ドレイン層と電気的に接続されたドレイン電極と，を備えた薄膜トランジスタを有する薄膜デバイスを含む被転写層を形成する第２工程」に限定的に減縮し，また，補正前の請求項１７の「前記薄膜デバイスを含む前記被転写層を前記転写体に転写すること」を，「前記第１分離層に形成された前記薄膜トランジスタと同じ層構造になるように」限定して，補正後の請求項１７の「前記薄膜デバイスを含む前記被転写層を前記第１分離層に形成された前記薄膜トランジスタと同じ層構造になるように前記転写体に転写すること」に限定的に減縮したものであるから，補正事項ｂは，平成１８年法律５５号改正附則３条１項によりなお従前の例によるとされる同法による改正前の特許法１７条の２第４項２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
（３）補正事項ｃについて
　補正事項ｃは，平成１９年３月５日付けの拒絶査定において，「＜以下の記載は拒絶査定を構成するものではない。＞」としながらも，「補正後の請求項１４には「耐圧の異なる複数種の薄膜トランジスタを，薄膜デバイスの設計ルールのレベルが異なる複数の被転写層を」と記載されているが，日本語として不明確である。　審判請求をする際には留意されたい。」という補正の示唆に対応するためにした補正であるから，補正事項ｃは，平成１８年法律５５号改正附則３条１項によりなお従前の例によるとされる同法による改正前の特許法１７条の２第４項４号に掲げる明りょうでない記載の釈明を目的とするものに該当する。
　
　したがって，特許請求の範囲についての本件補正は，平成１８年法律５５号改正附則３条１項によりなお従前の例によるとされる同法による改正前の特許法１７条の２第４項に規定する要件を満たす。
　
　そこで，以下，本件補正後の特許請求の範囲に記載された発明が，特許出願の際独立して特許を受けることができるものか（平成１８年法律５５号改正附則３条１項によりなお従前の例によるとされる同法による改正前の特許法１７条の２第５項において準用する同法１２６条５項に規定する独立特許要件を満たすか）どうかを，本件補正後の請求項１に係る発明（以下「本願補正発明」という。）について検討する。
　
３．独立特許要件を満たすかどうかの検討
３−１．本願補正発明
　本件補正後の請求項１に係る発明（本願補正発明）は，次のとおりである。
　
【請求項１】
「透光性の基板上に第１分離層を形成する第１工程と，
　前記第１分離層上に順にソース層，ドレイン層及びチャネル層を含む半導体層と，前記半導体層上を含む前記第１分離層上に配置されたゲート絶縁膜と，前記ゲート絶縁膜上に配置されたゲート電極と，前記ゲート電極上及び前記ゲート絶縁膜を含む第１分離層上に配置された層間絶縁膜と，前記層間絶縁膜に形成されたコンタクトホールを介して前記ソース層と電気的に接続されたソース電極と，前記層間絶縁膜に形成されたコンタクトホールを介して前記ドレイン層と電気的に接続されたドレイン電極と，を備えた薄膜トランジスタを有する薄膜デバイスを含む被転写層を形成する第２工程と，
　前記被転写層上に第２分離層を介して一次転写体を接合する第３工程と，
　前記透光性の基板側より前記第１分離層に光を照射し，前記第１分離層の層内および／または界面において剥離を生じさせて，前記被転写層より前記透光性の基板を除去する第４工程と，
　前記被転写層の下面に二次転写体を接合する第５工程と，
　前記被転写層より前記一次転写体を除去する第６工程と，
　を有し，前記薄膜デバイスを含む前記被転写層を前記第１分離層に形成された前記薄膜トランジスタと同じ層構造になるように二次転写体に転写することを特徴とする薄膜デバイスの転写方法。」
　
３−２．引用例の表示とその記載
（１）引用例１：特表平６−５０４１３９号公報
　原査定の拒絶の理由に引用された，本願の出願前に日本国内において頒布された刊行物である，特表平６−５０４１３９号公報（以下「引用例１」という。）には，「表示パネル用の単結晶シリコン配列素子」（発明の名称）に関して，図２，図９〜図１２とともに，次の記載がある。
　
ア．発明の背景等
「発明の背景
　高品質像を生成するために液晶又はエレクトロルミネセント材料を使用した平パネルディスプレイが，開発されている。これらのディスプレイは，陰極線管（ＣＲＴ）技術に取って代わり，より高精細テレビジョン映像を設けると期待される。例えば，大形高品質液晶ディスプレイ（ＬＣＤ）への最も有望な道は，アクティブマトリックスアプローチであり，この場合薄膜トランジスタ（ＴＦＴ）は，ＬＣＤピクセルと同じ場所に配置される。ＴＦＴを使用するアクティブマトリックスアプローチの主な利点は，ピクセル間のクロストークの除去と，ＴＦＴ互換ＬＣＤで達せられる優れたグレースケールである。
　ＬＣＤを使用する平パネルディスプレイは，一般に，５つの異なる層を含む。すなわち，白光源，ピクセルを形成するためにＴＦＴを配列した回路パネルの一方の側に取り付けた第１偏光フィルター，ピクセルに配置された少なくとも３つの原色を含むフィルター板，そして最後に，第２偏光フィルターである。回路パネルとフィルター板の間の容積は，液晶材料で充填される。この材料は，回路パネルとフィルター板に取り付けた接地の間に電界が印加される時，偏光を回転させる。こうして，ディスプレイの特別なピクセルがオンにされる時，液晶材料は，第２偏光フィルターを通過する如く材料を透過される偏光を回転させる。
　平パネルディスプレイに対して必要とされる大面積でのＴＦＴ形成への主なアプローチは，大面積光起電力素子に対して以前開発されたアモルファスシリコンの使用に係わった。ＴＦＴアプローチは，実現可能であることがわかったが，アモルファスシリコンの使用は，パネル性能の幾つかの見地を妥協する。例えば，アモルファスシリコンＴＦＴは，アモルファス材料に固有な低電子移動度のために大面積ディスプレイに対して必要とされる周波数応答に欠ける。こうして，アモルファスシリコンの使用は，表示速度を制限し，そしてまた，ディスプレイを駆動するために必要とされた高速論理に不適切である。
　アモルファスシリコンの限定性のために，他の代替的な材料としては，多結晶シリコン又はレーザー再結晶シリコンが挙げられる。これらの材料は，一般に続く回路処理を低温に制限するガラス上に既存のシリコンを使用するために，限定される。
　ＴＦＴを具備するアクティブマトリックスはまた，エレクトロルミネセント（ＥＬ）ディスプレイにおいて有益である。ＴＦＴは，シリコンから形成される。しかし，ＬＣＤアクティブマトリックスにおいて多結晶シリコンとアモルファスシリコンの使用を限定する同一因子はまた，ＥＬディスプレイにおいてこれらの形式のシリコンの使用を制限する。さらに，ＥＬディスプレイは，高速と低い漏れのみならず，エレクトロルミネセンスのために必要とされた電圧レベルをサポートすることができるＴＦＴを必要とする。
　こうして，所望の速度を有し，製造の容易さと低費用を設け，パネルディスプレイの各ピクセルにおいて高品質ＴＦＴを形成する方法の必要性が存在する。さらに，所望の速度を有し，製造の容易さと低費用を設けるとともに，発光のために必要な電圧において表示ピクセルを作動させる機構を設け，ＥＬパネルディスプレイの各ピクセルにおいて高品質ＴＦＴを形成する方法の必要性が存在する。」（３頁右上欄３行〜右下欄１行）
　
イ．発明の要約
（ア）「本発明の好ましい実施態様は，大面積半導体膜を使用し，膜を処理基板から分離し，膜をガラス又は他の適切な光透過性材料に取り付ける。２ミクロン以下の厚さの単結晶シリコン膜は，エピタキシャル基板から分離され，そして膜は，ガラスとセラミックスに取り付けられる。電界効果トランジスタ（“ＦＥＴ”）の如く機能性ｐ−ｎ接合素子は，分離前に少なくとも部分的に作製され，それからガラスに転移される。接着剤，静電結合，ファンデルワールス力又はボンディング用共晶合金を含む各種のボンディング手順が，基板への取り付けのために使用される。他の公知な方法も使用できる。
　プロセスの好ましい実施態様は，剥離基板において薄い本質的単結晶Ｓｉ膜を形成する段階と，ピクセル電極及び薄膜エンハンスメント形トランジスタの配列と関連ＣＭＯＳ回路を薄膜上に作製する段階とを含む。各トランジスタは，各ピクセルがトランジスタの一つによって独立に作動される如く，ピクセル電極の一つに電気的に連結される。ＣＭＯＳ回路は，ピクセル作動と表示結像を制御するために使用される。素子作製は，薄膜が，ソース，ドレイン，チャネル及びゲート領域の形成とピクセル電極との相互連結により剥離基板にまだ付着されている間，開始される。最終パネル基板への転移の前に，素子処理を実質的に完了することにより，低温ガラス又はポリマーが使用できる。代替的に，素子作製のすべて又は部分は，剥離後，あるいはガラス又はプラスチック板への処理膜の転移により行われる。転移後，カラーフィルターと液晶材料との一体化により，ＬＣＤを使用する実施態様に対してパネルが完成される。」（４頁左上欄１〜２３行）
（イ）「本発明は，再結晶化シリコン膜におけるＣＭＯＳ回路とピクセル電極の形成を含み，再結晶化シリコン膜は，第２転移基板に固定され，開始ウェーハ又は基板から除去され，そして回路パネルを形成するためにガラス又は他の適切な基板に取り付けられる。代替的に，最初に，回路を形成し，回路をガラスに結合し，それから，基板から回路を分離することもできる。ピクセルは，平面形状を有する行と列において位置付けられる。作製段階の順序は，これらの回路に対する高温処理が転移の前に行われるために，ガラス上の従来の高速ＣＭＯＳ（又は他の）論理の使用を許容する。」（４頁右上欄２３行〜左下欄７行）
　
ウ．実施例
（ア）「第２Ａ〜２Ｌ図は，回路パネル構成が形成された，シリコンオンインシュレータ（ＳＯＩ）膜を形成するために，絶縁シリコンエピタキシー（ＩＳＥ）プロセスの使用を示す。なお，任意の数の技術が，単結晶Ｓｉの薄膜を設けるために使用される。第２Ａ図に示されたものの如く，ＳＩＯ構造は，基板３０と，基板３０において成長又は堆積された（例えば，ＳｉＯ２等の）酸化物３４を含む。シリコンの薄単結晶層は，酸化物３４上に形成される。酸化物（又は絶縁体）は，こうして，Ｓｉ表面層の下に埋め込まれる。
ＩＳＥ　ＳＯＩ構造の場合に，頂部層は
実質的に単結晶の再結晶化シリコンである
　
第２Ｂ図に示された如く，膜３８は
各ピクセルに対するトランジスタ領域３７
を規定するためにパターン化される
酸化層４０は
各ピクセルの２つの領域３７，３９の間のチャネルを含むパターン化領域上に形成される
固有結晶化材料３８が，ｎチャネル素子を設けるためにホウ素又は他のｐ形ドーパント
を注入４４（第２Ｃ図）される
　それから，
多結晶シリコン層４２が，ピクセル上に堆積され
ポリシリコンは，第２Ｅ図に示された如くゲート５０を形成するためにパターン化され，続いて，トランジスタのｐ
＋
ソース及びドレイン領域を設けるためにホウ素を大きく注入５２される
第２Ｆ図に示された如く，酸化物５４は，トランジスタ上に形成され，そして開口６０，５６，５８が，それぞれ，ソース６６，ドレイン６４とゲートに接触するように酸化物５４を通して形成される
パターン化金属被膜７０は，露出ピクセル電極６２をソース６０に連結し，ゲートとドレインを他の回路パネル構成要素に連結するために使用される
（イ）「発明のこの実施態様は，
第９Ａ〜９Ｃ図の構造２００
エピタキシャル層又は素子が形成される適切な基板材料を含む基板２０２
剥離層２０４は，基板２０２において，好ましくはＣＶＤにより成長される
　
半導体層構造２０６は，同様にＣＶＤ又は他の前述の方法により，剥離層２０４において形成される
構造２０６は，好ましくは，発明によるトランジスタの配列の作製のために配置した材料を具備する
　例えば，ＣＶＤを使用することにより，構造２０６は，非常に薄く，すなわち，約５ミクロン未滴，好ましくは，２ミクロン未満にされ，接触層は，０．１ミクロン厚よりも小さい。
　
必要なドーパントは，一般に，ソース，ドレイン及びチャネル領域を規定するために，成長プロセスの後，拡散又は注入により導入される
構造２０６は，従来の技術を使用して，前面又は頂面において処理され，ゲートと各ピクセルが位置する金属接点と
を形成する
（ウ）「
これらの代替的なリフトオフプロセスは，第１０Ａ〜１０Ｅ図に関連して記載される。この場合第９図において対応する項目は，第１０図と同一参照番号を保持する
第１０Ａ図の部分斜視断面図に示された如く，基板２０２には，剥離層２０４を形成してあり，素子構造２０６によって従われ，すべては第９図に関連して記載された如くである
（エ）「溶解又はエッチング可能でない状態から溶解又はエッチング可能な状態（又は逆）に変換される材料は，前面処理構造２０６において形成される。例えば，ＵＶ硬化性エポキシ２３０は，構造２０６上に広げられる。このエポキシは，ＵＶ光への露出により溶解性でなくなるという特性を有する。
　材料のＵＶ光透過性マスク剥離層２３２は，エポキシ２３０上に形成され，そして開口２３６を有するパターン化不透明マスク２３４が層２３２上に添着される。
　マスク２３４は，ＵＶ光を照射され，マスク開口２３６の下側のエポキシの領域を硬化させ，未硬化状態よりも溶解性でなくする。剥離層２３２は除去され，そしてマスク２３４が除去される。次に，未硬化エポキシは，剥離層２０４（第１０Ｂ図参照）までの如く，溶剤によって除去される。
　硬化エポキシ２３０は，剥離層２０４からの分離後，薄膜構造２０６のための支持物として役立つために，構造上に残される。このように，エッチング前面は，剥離領域２０４までチャネル２４０をカットすることにより，構造の全頂面領域を小領域に分割することにより増大される。」（９頁左下欄７〜２３行）
（オ）「ウェーハサイズリフトオフのための第２方法は，引き上げられる全領域を小領域に分割することにより，エッチング前面の量を増大させる。チャネルが，引き上げられる材料の全領域にカットされ，これにより，剥離層を露出させる。これらのチャネルは，領域を完全に分離するか，又はリフトオフ領域に部分的に切り込むスリットから成る。
　第２方法は，互いに関して材料の小領域を登録し，同時に，露出された剥離層への大きな接近をエッチング媒体に許容しようとする問題を扱う。これを行う能力により，溶液からの容易な回収，裏面におけるウェーハスケール処理，及びエッチング前面の小領域と最大露出による短いリフトオフ時間が許容される。このアプローチの重要な特徴は，すべてのエッチング前面へのエッチング溶液アクセスを設けながら，全ウェーハ領域のレジストレーションを許容することである。
　素子間のレジストレーションが，トランジスタの配列における如く必要とされる場合に，第１０Ｃ〜１０Ｅ図の代替的実施態様のリフトオフ方法は，多数の利点を設ける。
　第１０Ｃ図のこの代替的プロセスは，互いに関して小素子又は材料のピクセル領域を登録し，同時に，露出剥離層へのエッチング媒体アクセスを許容しようとする問題を解決する。これを行う能力により，溶液からの容易な回収，裏面におけるウェーハスケール処理，小領域と最大エッチング前面による短いリフトオフ時間が許容される。このアプローチはまた，すべてのエッチング前面へのエッチング溶液アクセスを設けながら，全ウェーハ領域を通じて素子のレジストレーションを可能にする。第１０Ｃ図を参照すると，ウェーハの矩形部分区分が示される。ウェーハは，剥離層２０４がＣＶＤによって堆積された半導体基板２０２から形成され，続いて前面処理トランジスタパネル２０６によって従われ，すべては前述の如くである。
　未硬化液体ＵＶエポキシ２５０の如く，変形可能な材料が，構造２０６の頂面又は前面に広げられる。前実施態様からの逸脱点は，プラスチックの如く透明材料製の多孔プレーナー格子２５２が，エポキシ２５０の頂面に位置合せされる時，次の段階において発生する。孔２５６は，格子２５２の平面に直角に平面を貫通している。
　孔２５６を覆うように整列された不透明円２５６を有するフォトマスクが，それから，格子２５２上に添着される（第１０Ｃ図）。（オプションのＵＶ透明マスク剥離層（不図示）が，マスク除去を容易にするためにマスク２５８と格子２５２の間に形成しても良い。）ＵＶ光は，マスクに集束され，第１０Ｄ図に示された如く，不透明円２５６の下を除いてすべての場所で下側エポキシ２５４を硬化させる。この場合エポキシ２５０の硬化区分は陰影区分で示され，未硬化区分はブランクで示される。マスク２５８は除去される。未硬化エポキシ２５０は，適切な溶剤によって開口２５６から除去され，構造２０６は，開口を通して剥離層２０４までエッチング除去される。それから，剥離層は，上で設けられた如く，開口２５６を使用してエッチング除去される。エッチング液のアクセスは，こうして，ウェーハの多数の点において達成され，配列が硬化エポキシ２５４によって格子２５２に付着される（第１０Ｅ図参照）。
　レジストレーションへの別のアプローチは，剥離層２０４までエッチングすることにより素子材料において直接にチャネル２６０を形成し，これにより，材料のみにチャネルを形成することである（第１１Ａ図）。これらのチャネルはまた，第９図のＵＶ硬化エポキシパターンニング方法を使用し，剥離層２０４までエッチングすることにより（第１１Ｂ図参照），又は第１１Ｃ図の平面図に示された如く，分離される領域２７０の間にチャネル２６０又はアクセス路を形成する他の方法を使用することにより，より高くされる。支持物２８０は，チャネル２６０上の材料２７０に取り付けられ，それから，エッチング液が，チャネルに沿って流され，これにより，ウェーハの中心へのエッチング液のアクセスを与える（第１１Ｄ〜１１Ｅ図）。高いチャネルは，高速剥離を達するために毛細作用を加速するために役立つ。真空補助，超音波補助，等を含む他の方法もまた，チャネル２６０でのエッチング液の移動を加速するために使用される。
　同一線に沿って，チャネル２６０は，下の剥離層を霧出させるために素子材料において作られる。それから，多孔性材料が，スピン塗布され，あるいはそうでなければ，前面に形成又は付着される。この材料は，ＵＶ，熱，又は溶剤処理により硬化された時，剛性又は半剛性であり，このため，基板からの分離後，引き上げられた膜を支持することができる。材料は，エッチング液によって破壊的に作用されずに，エッチング液を通過するために十分に多孔性である。このようにして，エッチング液は，多孔性材料を通過し，露出点において剥離層へのアクセスを与えられる。」（９頁左下欄２４行〜１０頁右上欄１７行）
（カ）「
別の実施態様において，剥離層エッチング液は，下側支持構造が構造２０６に取り付けられる前に，剥離層と接触される
レジストレーションを保持する上側支持層は，詳細に記載された貼合せ方法により構造２０６の前面に付着される
上側支持物は，材料２０６に固定され，一方，ウェーハは浸され，あるいはエッチング液は，ウェーハの前面を覆い，チャネルを充填する
　
トラップされたエッチング液は，剥離層２０４を十分に溶解させ
（キ）「
上記の支持材料のほかに
ＵＶ剥離テープが
優れた支持選択である
（ク）「
ＵＶ剥離接着剤は，テープ裏張り材料の代わりに，他の支持材料に直接に塗布される
第１２Ａ〜１２Ｃ図に示された如く，両面ＵＶ剥離テープ２８２と組み合わせた支持物２８０が，使用される
テープ２８２の一方の側が，支持物に接着される
それから，他方の側が，エッチング液が塗布された後に，構造２０６の前面に接着される
それから，エッチング液は，素子２０６をアンダーカットすることを許容される
素子は，第１２Ａ図に示された如く，支持物２８０に剥離テープによって付着される
　このように，素子は，相互に関して登録され，そして裏面処理中支持物２８０によって支持される。」（１０頁右下欄５〜１５行）
（ケ）「
テープの接着力は，支持物を通したＵＶ照射によって剥離され
１２Ｃ図
テープは，素子を装着したまま，キャリヤ２８０から取り外される
いっそうのＵＶ露出は，素子を
基板２８８
第１２Ｃ図
に関するエポキシ２８６に直接に転移させるために十分な程度まで，テープへの素子の接着力を減少させる
（コ）「示された如く，代替的実施態様は，ＵＶ硬化接着性テープとエポキシの使用に係わる。接着剤は，薄膜トランジスタとＣＭＯＳ回路要素をガラスに貼合せるために使用される。接着剤は，１４”×１４”以上の板に塗布される。塗布方法としては，スピンコーティング，蒸気被覆，スプレー，必要な一様性と光学品質を設けるための標準厚膜塗布プロセスが挙げられる。」（１１頁左上欄１〜６行）
　
（２）引用例２：SAMESHIMA T.，Laser beam application to thin film transistors，Applied Surface Science，1996年4月，Vol. 96-98，PP. 352-358
　原査定の拒絶の理由に引用された，本願の出願前に日本国内において頒布された刊行物である，SAMESHIMA T.，Laser beam application to thin film transistors，Applied Surface Science，1996年4月，Vol. 96-98，PP. 352-358（以下「引用例２」という。）には，図５とともに，次の記載がある。
　
ア．発明の背景等
「レーザアブレーションは，誘電体，半導体，超電導体の材料の膜を形成するために，広く研究されている。その上，微細なパターニングの研究もなされている。レーザアブレーションは，ＴＦＴの製造にとって，興味ある技術である。特に，低温での膜の形成が期待されている。」（３５６頁右欄１０〜１５行）
　
イ．実施例
（ア）「我々は，最近，薄膜を形成するために，レーザ誘導前方転写と呼ばれる一種のレーザアブレーションを試みた。同様の技術は，すでに，何人かの研究者により報告されている。我々の方法のポイントは，レーザの加熱により気化できる，揮発しやすい原子を層内に含んでいる層の使用である。
図５に示されるように，アルミニウム膜が，１０原子％の濃度で水素原子を持つａ−Ｓｉ（アモルファスシリコン）：Ｈ層上と，レーザの照射により作成された，水素を含まないｐｏｌｙ−Ｓｉ（ポリシリコン）の領域上の両方に形成された。２００ｍＪ／ｃｍ
２
のエネルギーを持ったＸｅＣｌエキシマレーザが，透明なガラス基板の裏側から膜に照射された。ａ−ＳｉＨ上に形成されたアルミニウム層のみが，図５の差し込み写真により示されるように，除去されて，サンプルの前方に位置したもう一つの基板にくっついた。
（イ）「図５のこの結果は，水素の気化が，低いレーザエネルギーで，重なっている層を除去する役割を有していることを，示している。本方法は，ＴＦＴの製造のための金属電極の形成にとって有用であるかも知れない。その上，新しく簡単な製造工程を，可能とするだろう。例えば，
複数のＴＦＴが，揮発しやすい原子を持つ適当な膜により覆われたもう一つの基板上に高密度で製造された複数のＴＦＴの源から，ＬＣＤ（液晶表示装置）のための大きなサイズを持つパネルにスイッチ素子としてのすべての表示ピクセルへと，直接に，転写されることができるだろう
　
ウ．発明の効果
「表示パネルの上に複数のＴＦＴを形成するための工程の段階と時間が，このシステムを使うことにより減少されるであろう。」（３５７頁左欄１１〜１３行）
　
３−３．引用発明
（１）上記３−２．（１）ウ．（エ）の下線部によれば，第１０Ａ〜１０Ｅ図の「代替的なリフトオフプロセス」において，第９図に関する記載を参照しており，上記３−２．（１）ウ．（イ）の下線部によれば，「第９Ａ〜９Ｃ図の構造２００」に関するプロセスとして，「剥離層２０４は，基板２０２において，好ましくはＣＶＤにより成長され」，「半導体層構造２０６は，同様にＣＶＤ又は他の前述の方法により，剥離層２０４において形成される」から，第９Ａ図の積層関係も勘案すれば，引用例１には，
基板２０２上に剥離層２０４を形成する工程
剥離層２０４上に素子構造（半導体層構造）２０６を形成する工程
　
（２）上記（１）の「素子構造（半導体層構造）２０６」の具体的な構造については，上記３−２．（１）ウ．（イ）の下線部によれば，「構造２０６は，好ましくは，発明によるトランジスタの配列の作製のために配置した材料を具備」し，「必要なドーパントは，一般に，ソース，ドレイン及びチャネル領域を規定するために，成長プロセスの後，拡散又は注入により導入され」，「構造２０６は，従来の技術を使用して，前面又は頂面において処理され，ゲートと各ピクセルが位置する金属接点・・・を形成する」ものであるが，詳細については，第２Ａ〜２Ｇ図に関する上記３−２．（１）ウ．（ア）の下線部によれば，「ＩＳＥ　ＳＯＩ構造の場合に，頂部層は・・・実質的に単結晶の再結晶化シリコンであ」り，「膜３８は，各ピクセルに対するトランジスタ領域３７・・・を規定するためにパターン化され」，「酸化層４０は・・・各ピクセルの２つの領域３７，３９の間のチャネルを含むパターン化領域上に形成され」，「固有結晶化材料３８が，ｎチャネル素子を設けるためにホウ素又は他のｐ形ドーパント・・・を注入４４・・・され」，「多結晶シリコン層４２が，ピクセル上に堆積され」，「ポリシリコンは・・・ゲート５０を形成するためにパターン化され，続いて，トランジスタのｐ＋ソース及びドレイン領域を設けるためにホウ素を大きく注入５２され」，「酸化物５４は，トランジスタ上に形成され，そして開口６０，５６，５８が，それぞれ，ソース６６，ドレイン６４とゲートに接触するように酸化物５４を通して形成され」，「パターン化金属被膜７０は，露出ピクセル電極６２をソース６０に連結し，ゲートとドレインを他の回路パネル構成要素に連結するために使用され」て形成されるものである。
　よって，これらの記載に加えて，第９Ａ図及び第２Ａ〜２Ｇ図における各構成要素の配置関係，並びに，第２Ａ図の「膜３８」（「頂部層」の「実質的に単結晶の再結晶化シリコン」）をベースにして第９Ａ図の「素子構造（半導体層構造）２０６」が形成される点を勘案すれば，引用例１には，上記（１）の「剥離層２０４上に素子構造（半導体層構造）２０６を形成する工程」として，
剥離層２０４上のシリコン膜（３８）にソース（６６）領域，ドレイン（６４）領域，チャネル領域を設け，前記シリコン膜（３８）の上に酸化層（４０）を介してゲート（５０）を設け，前記酸化層（４０）と前記ゲート（５０）の上に設けた酸化物（５４）に前記ソース（６６）領域，前記ドレイン（６４）領域，前記ゲート（５０）にそれぞれ接触する複数の開口（６０，５６，５８）を設け，前記複数の開口（６０，５６，５８）によりパターン化金属被膜（７０）を少なくとも前記ソース（６６）領域とドレイン（６４）領域に接続してトランジスタの素子構造２０６を形成する工程
　
（３）上記３−２．（１）ウ．（カ）の下線部によれば，「別の実施態様において，剥離層エッチング液は，下側（審決注：「上側」の誤記）支持構造が構造２０６に取り付けられる前に，剥離層と接触され」，上記３−２．（１）ウ．（キ）の下線部によれば，「上記の支持材料のほかに・・・ＵＶ剥離テープが・・・優れた支持選択であ」り，上記３−２．（１）ウ．（ク）の下線部によれば，「ＵＶ剥離接着剤は，テープ裏張り材料の代わりに，他の支持材料に直接に塗布され」，「第１２Ａ〜１２Ｃ図に示された如く，両面ＵＶ剥離テープ２８２と組み合わせた支持物２８０が，使用される」から，「第１０Ａ〜１０Ｅ図に関連して記載され」た「代替的なリフトオフプロセス」の更なる別の実施態様として，「剥離層エッチング液は，上側支持構造が構造２０６に取り付けられる前に，剥離層と接触され」るとともに，「上側支持構造」として，「第１２Ａ〜１２Ｃ図に示された如く，両面ＵＶ剥離テープ２８２と組み合わせた支持物２８０が，使用される」ものが挙げられている。
　そして，上記３−２．（１）ウ．（ク）の下線部によれば，「テープ２８２の一方の側が，支持物に接着され」，「それから，他方の側が，エッチング液が塗布された後に，構造２０６の前面に接着され」，「それから，エッチング液は，素子２０６をアンダーカットすることを許容される」ことによって「素子は，第１２Ａ図に示された如く，支持物２８０に剥離テープによって付着される」が，上記「エッチング液は，素子２０６をアンダーカットする」に際しては，上記３−２．（１）ウ．（カ）の下線部によれば，「トラップされたエッチング液は，剥離層２０４を十分に溶解させ」るから，第１２Ａ図における各構成要素の配置関係を勘案すれば，引用例１には，
素子構造２０６の上に両面ＵＶ剥離テープ２８２を介して支持物２８０を取り付ける工程
剥離層２０４をエッチング液により十分に溶解させる工程
　
（４）上記３−２．（１）ウ．（ケ）の下線部によれば，「テープの接着力は，支持物を通したＵＶ照射によって剥離され」，「テープは，素子を装着したまま，キャリヤ２８０から取り外され」，「いっそうのＵＶ露出」によって「素子を」「基板２８８」「に関するエポキシ２８６に直接に転移させるために十分な程度まで，テープへの素子の接着力を減少させ」ており，第１２Ｃ図における各構成要素の配置関係によると，「素子構造２０６」がその下の「エポキシ２８６」を解して「基板２８８」に取り付けられた状態で「紫外線（ＵＶ）」が照射されているから，引用例１には，
素子構造２０６の下にエポキシ２８６を介して基板２８８を取り付ける工程
ＵＶ照射により両面ＵＶ剥離テープ２８２の接着力を減少させて剥離し，素子（素子構造２０６）をキャリヤ（支持物）２８０から取り外す工程
素子（素子構造２０６）を基板２８８に転移する方法
　
　したがって，引用例１には，次の発明（以下「引用発明」という。）が記載されている。
　
「基板２０２上に剥離層２０４を形成する工程と，
　前記剥離層２０４上のシリコン膜にソース領域，ドレイン領域，チャネル領域を設け，前記シリコン膜の上に酸化層を介してゲートを設け，前記酸化層と前記ゲートの上に設けた酸化物に前記ソース領域，前記ドレイン領域，前記ゲートにそれぞれ接触する複数の開口を設け，前記複数の開口によりパターン化金属被膜を少なくとも前記ソース領域とドレイン領域に接続してトランジスタの素子構造２０６を形成する工程と，
　前記素子構造２０６の上に両面ＵＶ剥離テープ２８２を介して支持物２８０を取り付ける工程と，
　前記剥離層２０４をエッチング液により十分に溶解させる工程と，
　前記素子構造２０６の下にエポキシ２８６を介して基板２８８を取り付ける工程と，
　ＵＶ照射により前記両面ＵＶ剥離テープ２８２の接着力を減少させて剥離し，前記素子構造２０６を前記支持物２８０から取り外す工程と，
　を有し，前記素子構造２０６を前記基板２８８に転移することを特徴とする転移方法。」
　
３−４．対比
（１）次に，本願補正発明と引用発明とを対比する。
ア．引用発明の「基板２０２」，「剥離層２０４」は，それぞれ，本願補正発明の「基板」，「第１分離層」に対応するので，引用発明の「基板２０２上に剥離層２０４を形成する工程」は，本願補正発明の「基板上に第１分離層を形成する第１工程」に相当する。
　
イ．引用発明の「ソース領域」，「ドレイン領域」，「チャネル領域」，「シリコン膜」，「酸化層」，「ゲート」，「酸化物」，「開口」，「トランジスタの素子構造２０６」は，それぞれ，本願補正発明の「ソース層」，「ドレイン層」，「チャネル層」，「半導体層」，「ゲート絶縁膜」，「ゲート電極」，「層間絶縁膜」，「コンタクトホール」，「薄膜トランジスタを有する薄膜デバイス」に対応し，引用発明の「酸化物に前記ソース領域，前記ドレイン領域，前記ゲートにそれぞれ接触する複数の開口を設け，前記複数の開口によりパターン化金属被膜を少なくとも前記ソース領域とドレイン領域に接続」したものは，本願補正発明の「前記層間絶縁膜に形成されたコンタクトホールを介して前記ソース層と電気的に接続されたソース電極と，前記層間絶縁膜に形成されたコンタクトホールを介して前記ドレイン層と電気的に接続されたドレイン電極」に対応する。また，引用発明の「前記素子構造２０６を前記基板２８８に転移すること」における「転移」が，本願補正発明の「転写」に対応するから，引用発明の「素子構造２０６」は，本願補正発明の「被転写層」にも対応する。
　そうすると，引用発明の「前記剥離層２０４上のシリコン膜にソース領域，ドレイン領域，チャネル領域を設け，前記シリコン膜の上に酸化層を介してゲートを設け，前記酸化層と前記ゲートの上に設けた酸化物に前記ソース領域，前記ドレイン領域，前記ゲートにそれぞれ接触する複数の開口を設け，前記複数の開口によりパターン化金属被膜を少なくとも前記ソース領域とドレイン領域に接続してトランジスタの素子構造２０６を形成する工程」は，本願補正発明の「前記第１分離層上に順にソース層，ドレイン層及びチャネル層を含む半導体層と，前記半導体層上を含む前記第１分離層上に配置されたゲート絶縁膜と，前記ゲート絶縁膜上に配置されたゲート電極と，前記ゲート電極上及び前記ゲート絶縁膜を含む第１分離層上に配置された層間絶縁膜と，前記層間絶縁膜に形成されたコンタクトホールを介して前記ソース層と電気的に接続されたソース電極と，前記層間絶縁膜に形成されたコンタクトホールを介して前記ドレイン層と電気的に接続されたドレイン電極と，を備えた薄膜トランジスタを有する薄膜デバイスを含む被転写層を形成する第２工程」に相当する。
　
ウ．引用発明の「両面ＵＶ剥離テープ２８２」，「支持物２８０」は，それぞれ，本願補正発明の「第２分離層」，「一次転写体」に対応するから，引用発明の「前記素子構造２０６の上に両面ＵＶ剥離テープ２８２を介して支持物２８０を取り付ける工程」は，本願補正発明の「前記被転写層上に第２分離層を介して一次転写体を接合する第３工程」に相当する。
　
エ．引用発明の「前記剥離層２０４をエッチング液により十分に溶解させる工程」において，「前記剥離層２０４を」「十分に溶解させる」と，「基板２０２」が除去されることは，明らかであるので，本願補正発明の「前記被転写層より前記」「基板を除去する」ことに対応し，また，引用発明の「前記剥離層２０４」の「溶解」は，「前記剥離層２０４」の層内および／または界面において進行し，本願補正発明の「前記第１分離層の層内および／または界面において剥離を生じさせ」ることに対応するから，引用発明の「前記剥離層２０４をエッチング液により十分に溶解させる工程」は，本願補正発明の「前記第１分離層の層内および／または界面において剥離を生じさせて，前記被転写層より前記」「基板を除去する第４工程」に相当する。
　
オ．引用発明の「基板２８８」は，本願補正発明の「二次転写体」に対応するから，引用発明の「前記素子構造２０６の下にエポキシ２８６を介して基板２８８を取り付ける工程」は，本願補正発明の「前記被転写層の下面に二次転写体を接合する第５工程」に相当する。
　
カ．引用発明の「ＵＶ照射により前記両面ＵＶ剥離テープ２８２の接着力を減少させて剥離し，前記素子構造２０６を前記支持物２８０から取り外す工程」において，「前記素子構造２０６を前記支持物２８０から取り外す」ことは，「素子構造２０６」からみれば「支持物２８０」を除去することになるから，引用発明の「ＵＶ照射により前記両面ＵＶ剥離テープ２８２の接着力を減少させて剥離し，前記素子構造２０６を前記支持物２８０から取り外す工程」は，本願補正発明の「前記被転写層より前記一次転写体を除去する第６工程」に相当する。
　
キ．引用発明の「前記素子構造２０６を前記基板２８８に転移する」は，「剥離層２０４」上に形成された時と同じ層構造になるように「素子構造２０６」を「基板２８８」に転移していることが明らかであるから，本願補正発明の「前記薄膜デバイスを含む前記被転写層を前記第１分離層に形成された前記薄膜トランジスタと同じ層構造になるように二次転写体に転写する」ことに相当する。また，引用発明の「転移方法」は，本願補正発明の「薄膜デバイスの転写方法」に相当する。
　
（２）そうすると，本願補正発明と引用発明の一致点と相違点は，次のとおりとなる。
　
《一致点》
「基板上に第１分離層を形成する第１工程と，
　前記第１分離層上に順にソース層，ドレイン層及びチャネル層を含む半導体層と，前記半導体層上を含む前記第１分離層上に配置されたゲート絶縁膜と，前記ゲート絶縁膜上に配置されたゲート電極と，前記ゲート電極上及び前記ゲート絶縁膜を含む第１分離層上に配置された層間絶縁膜と，前記層間絶縁膜に形成されたコンタクトホールを介して前記ソース層と電気的に接続されたソース電極と，前記層間絶縁膜に形成されたコンタクトホールを介して前記ドレイン層と電気的に接続されたドレイン電極と，を備えた薄膜トランジスタを有する薄膜デバイスを含む被転写層を形成する第２工程と，
　前記被転写層上に第２分離層を介して一次転写体を接合する第３工程と，
　前記第１分離層の層内および／または界面において剥離を生じさせて，前記被転写層より前記基板を除去する第４工程と，
　前記被転写層の下面に二次転写体を接合する第５工程と，
　前記被転写層より前記一次転写体を除去する第６工程と，
　を有し，前記薄膜デバイスを含む前記被転写層を前記第１分離層に形成された前記薄膜トランジスタと同じ層構造になるように二次転写体に転写することを特徴とする薄膜デバイスの転写方法。」
　
《相違点》
　本願補正発明は，「基板」として「透光性の基板」を用いるとともに，「前記被転写層より」「基板を除去する」にあたり，「前記透光性の基板側より前記第１分離層に光を照射し，前記第１分離層の層内および／または界面において剥離を生じさせて，前記被転写層より前記透光性の基板を除去する」のに対して，引用発明は，「基板２０２」が「エピタキシャル層又は素子が形成される適切な基板材料を含む」ものの，透光性の基板を用いることは特定されておらず，また，「素子構造２０６」より「基板を除去する」にあたり，「前記剥離層２０４をエッチングにより十分に溶解させる」点。
　
３−５．相違点についての判断
ア．上記３−２．（２）イ．（ア）によれば，引用例２には，「図５に示されるように，アルミニウム膜が，１０原子％の濃度で水素原子を持つａ−Ｓｉ（アモルファスシリコン）：Ｈ層上と，レーザの照射により作成された，水素を含まないｐｏｌｙ−Ｓｉ（ポリシリコン）の領域上の両方に形成された。２００ｍＪ／ｃｍ２のエネルギーを持ったＸｅＣｌエキシマレーザが，透明なガラス基板の裏側から膜に照射された。ａ−ＳｉＨ上に形成されたアルミニウム層のみが，図５の差し込み写真により示されるように，除去されて，サンプルの前方に位置したもう一つの基板にくっついた。」（３５６頁右欄２１〜３１行）という記載があり，「透明なガラス基板」の上に「１０原子％の濃度で水素原子を持つａ−Ｓｉ（アモルファスシリコン）：Ｈ層」を介して設けられた「アルミニウム膜」が，「透明なガラス基板の裏側から」「エキシマレーザ」を「照射」することにより，前記「ａ−Ｓｉ：Ｈ層」から「除去され」たことが，記載されている。
　すなわち，「アルミニウム膜」を例にして，膜が，「透明なガラス基板の裏側から」「エキシマレーザ」を「照射」することにより，前記「ａ−Ｓｉ：Ｈ層」から「除去」できることが，示されている。
　
イ．また，上記３−２．（２）イ．（イ）によれば，引用例２には，「複数のＴＦＴが，揮発しやすい原子を持つ適当な膜により覆われたもう一つの基板上に高密度で製造された複数のＴＦＴの源から，ＬＣＤ（液晶表示装置）のための大きなサイズを持つパネルにスイッチ素子としてのすべての表示ピクセルへと，直接に，転写されることができるだろう。」（３５７頁左欄６〜１１行）という記載がある。
　この記載における，「揮発しやすい原子を持つ適当な膜」は，上記ア．に記載の「１０％の濃度で水素原子を持つａ−Ｓｉ：Ｈ層」に対応し，「もう一つの基板」は，上記ア．に記載の「透明なガラス基板」に対応するから，上記ア．と同様に，この「もう一つの基板」に「エキシマレーザ」を「照射」することによって，上記ア．に記載の「アルミニウム膜」と同様に，「複数のＴＦＴの源」が，「もう一つの基板」から除去されることを示している。
　
ウ．そして，上記ア．及びイ．に記載の，「透明なガラス基板」，「１０％の濃度で水素原子を持つａ−Ｓｉ：Ｈ層」，「複数のＴＦＴの源」は，それぞれ，本願補正発明の「透光性の基板」，「第１分離層」，「被転写層」に対応することになるから，引用例２の記載は，本願補正発明の「前記透光性の基板側より前記第１分離層に光を照射し，前記第１分離層の層内および／または界面において剥離を生じさせて，」「前記透光性の基板を除去する」ことに対応する。
　
エ．したがって，引用発明の「前記剥離層２０４をエッチングにより十分に溶解させる」こと（エッチングの使用）に代えて，引用発明と同じく被転写層より基板を除去する手段である，上記引用例２に記載された技術（透明な基板の裏側からのレーザ照射の使用）を適用することにより，本願補正発明のように，「透光性の基板」を用いるとともに，「前記透光性の基板側より前記第１分離層に光を照射し，前記第１分離層の層内および／または界面において剥離を生じさせて，前記被転写層より前記透光性の基板を除去する」構成を備えたものとすることは，当業者が適宜なし得たことと認められる。
　
３−６．以上のとおり，相違点に係る構成とすることは，当業者が容易に想到できたものである。
　したがって，本願補正発明は，引用発明及び引用例２の記載に基づいて当業者が容易に発明をすることができたものであるから，特許法２９条２項の規定により，特許出願の際独立して特許を受けることができないものである。
　
４．以上の次第で，本件補正は，平成１８年法律５５号改正附則３条１項によりなお従前の例によるとされる同法による改正前の特許法１７条の２第５項において準用する同法１２６条５項の規定に違反するので，同法１５９条１項において読み替えて準用する同法５３条１項の規定により，却下すべきものである。
　
　
第３．本願発明
１．以上のとおり，本件補正（平成１９年５月１４日に提出された手続補正書による補正）は却下されたので，本願の請求項１に係る発明（以下「本願発明」という。）は，本件補正前の請求項１（平成１８年１０月１０日に提出された手続補正書により補正された請求項１）に記載された，次のとおりのものである。
　
【請求項１】
「透光性の基板上に第１分離層を形成する第１工程と，
　前記第１分離層上に薄膜トランジスタを有する薄膜デバイスを含む被転写層を形成する第２工程と，
　前記被転写層上に第２分離層を介して一次転写体を接合する第３工程と，
　前記透光性の基板側より前記第１分離層に光を照射し，前記第１分離層の層内および／または界面において剥離を生じさせて，前記被転写層より前記透光性の基板を除去する第４工程と，
　前記被転写層の下面に二次転写体を接合する第５工程と，
　前記被転写層より前記一次転写体を除去する第６工程と，
　を有し，前記薄膜デバイスを含む前記被転写層を二次転写体に転写することを特徴とする薄膜デバイスの転写方法。」
　
２．引用例１，２の記載については，前記第２．３−２．において，引用発明については，前記第２．３−３．において，それぞれ認定したとおりである。
　
３．対比・判断
　前記第２．１．及び２．で補正事項ａについて検討したように，本願補正発明は，本件補正前の発明の「前記第１分離層上に薄膜トランジスタを有する薄膜デバイスを含む被転写層を形成する第２工程」を，薄膜トランジスタの構造について限定して，「前記第１分離層上に順にソース層，ドレイン層及びチャネル層を含む半導体層と，前記半導体層上を含む前記第１分離層上に配置されたゲート絶縁膜と，前記ゲート絶縁膜上に配置されたゲート電極と，前記ゲート電極上及び前記ゲート絶縁膜を含む第１分離層上に配置された層間絶縁膜と，前記層間絶縁膜に形成されたコンタクトホールを介して前記ソース層と電気的に接続されたソース電極と，前記層間絶縁膜に形成されたコンタクトホールを介して前記ドレイン層と電気的に接続されたドレイン電極と，を備えた薄膜トランジスタを有する薄膜デバイスを含む被転写層を形成する第２工程」と限定し，また，本願補正発明は，本件補正前の発明の「前記薄膜デバイスを含む前記被転写層を二次転写体に転写すること」を，「前記第１分離層に形成された前記薄膜トランジスタと同じ層構造になるように」限定して，「前記薄膜デバイスを含む前記被転写層を前記第１分離層に形成された前記薄膜トランジスタと同じ層構造になるように二次転写体に転写すること」と限定したものである。逆に言えば，本件補正前の発明（本願発明）は，本願補正発明から，このような限定をなくしたものである。
　そうすると，本願発明の構成要件をすべて含み，これをより限定したものである本願補正発明が，前記第２．３．において検討したとおり，引用発明及び引用例２の記載に基づいて，当業者が容易に発明をすることができたものであるから，本願発明も，同様の理由により，当業者が容易に発明をすることができたものである。
　
　
第４．結言
　以上のとおり，本願発明は，引用発明及び引用例２の記載に基づいて当業者が容易に発明をすることができたものであるから，特許法２９条２項の規定により，特許を受けることができない。
　
　よって，結論のとおり審決する。