【事件の表示】
　平成　９年特許願第３２４５１５号「差動増幅回路」拒絶査定不服審判事件〔平成１１年　６月１８日出願公開、特開平１１−１６３６４４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続きの経緯 
　本願は、平成９年１１月２６日の特許出願であって、平成１８年８月３１日付けで拒絶理由が通知され、同年１１月６日付けで手続補正書が提出され、平成１９年８月２４日付けで拒絶査定され、これに対して同年９月２７日付けで拒絶査定不服審判の請求がなされるとともに、同年１０月２９日付けで手続補正書が提出されたものである。
　
　　　
２．平成１９年１０月２９日付けの手続補正についての補正却下の決定
［補正却下の決定の結論］
　平成１９年１０月２９日付けの手続補正を却下する。
［理由］　　　
（１）補正後の請求項１に係る発明 
　平成１９年１０月２９日付けの手続補正(以下,「本願補正」という)は、本願補正前の平成１８年１１月６日付け手続補正書により補正された請求項１の内容を、
「【請求項１】　一対の入力信号の電位差を増幅して出力する差動入力回路と、
　高電位側電源と出力端子との間に、ＰチャネルＭＯＳトランジスタを第一の出力トランジスタとして接続し、前記出力端子と低電位側電源との間にＮチャネルＭＯＳトランジスタを第二の出力トランジスタとして接続し、前記差動入力回路の出力信号に基づいて、前記第一の出力トランジスタを動作させて前記出力端子からソース電流を吐出するプルアップ動作と、前記第二の出力トランジスタを動作させて前記出力端子からシンク電流を吸入するプルダウン動作とを行う出力回路とを備えた差動増幅回路であって、
　前記差動入力回路の出力信号に基づいて前記プルアップ動作を行うとき、前記第一の出力トランジスタをオンさせるゲート電位を低電位側電源レベルとし、前記プルダウン動作を行うとき、前記第二の出力トランジスタをオンさせるゲート電位を高電位側電源レベルとするゲート電位制御回路を備え、
　前記第一の出力トランジスタのゲートに接続されるＭＯＳトランジスタのゲートを２段で構成されるカレントミラー回路で駆動すること、
を特徴とする差動増幅回路。」
から、
「【請求項１】　一対の入力信号の電位差を増幅して出力する差動入力回路と、
　高電位側電源と出力端子との間に、ＰチャネルＭＯＳトランジスタを第一の出力トランジスタとして接続し、前記出力端子と低電位側電源との間にＮチャネルＭＯＳトランジスタを第二の出力トランジスタとして接続し、前記差動入力回路の出力信号に基づいて、前記第一の出力トランジスタを動作させて前記出力端子からソース電流を吐出するプルアップ動作と、前記第二の出力トランジスタを動作させて前記出力端子からシンク電流を吸入するプルダウン動作とを行う出力回路とを備えた差動増幅回路であって、
　前記差動入力回路の出力信号に基づいて前記プルアップ動作を行うとき、前記第一の出力トランジスタをオンさせるゲート電位を低電位側電源レベルとし、前記プルダウン動作を行うとき、前記第二の出力トランジスタをオンさせるゲート電位を高電位側電源レベルとするゲート電位制御回路を備え、
　前記第一の出力トランジスタのゲートに接続されるＭＯＳトランジスタのゲートを、該ゲートにドレインが接続されるとともにソースが前記高電位側電源に接続されるＭＯＳトランジスタを含む２段で構成されるカレントミラー回路で駆動すること、
を特徴とする差動増幅回路。」
に、変更する補正を含むものである。
　
　上記補正は、補正前の請求項１における「２段で構成されるカレントミラー回路」について、「該ゲートにドレインが接続されるとともにソースが前記高電位側電源に接続されるＭＯＳトランジスタを含む」点を限定するものであって、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものに該当する。
　　　
　そこで、本願補正後の上記請求項１に係る発明（以下、「本願補正発明」という）が特許出願の際独立して特許を受けることができるものであるか（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）について、以下に検討する。
　　
　　　　 　　　
（２）引用例 
　原査定において引用された特開昭６２−２３０２０６号公報（以下、「引用例」という）には、下記の事項が記載されている。
　　
（あ）「４図(a)の回路は、第３図(a)の回路に比べて、トランジスタＱ５，Ｑ６，Ｑ１０，Ｑ３０５〜Ｑ３０８，Ｑ３１１，Ｑ３１２を省略し、ＮチャネルトランジスタＱ３１３，Ｑ３１４、ＰチャネルトランジスタＱ３１５，Ｑ３１６を付加し、トランジスタＱ２０１のドレインをトランジスタＱ３１３のドレインに接続した点が異なる。即ち、トランジスタＱ３１３をトランジスタＱ３０１にカレントミラー接続し、トランジスタＱ３１４をトランジスタＱ３０３にカレントミラー接続し、上記トランジスタＱ３１３，Ｑ３１４の負荷としてカレントミラー回路を形成するトランジスタＱ３１５，Ｑ３１６を接続し、このカレントミラー回路の出力トランジスタＱ３１６の出力端をトランジスタＱ１０２のゲートに接続している。
　上記第４図(a)の回路において、トランジスタＱ３１３〜Ｑ３１６の各電流をＩ３１３〜Ｉ３１６で表わすと、Ｉ１＝Ｉ３１３，Ｉ２＝Ｉ３１４である。そして、トランジスタＱ１０１のゲートの変位電流ＩＧｆは
　　　　　　　　　ＩＧｆ＝Ｉ３０４−Ｉ３１０　　
　　　　　　　　　　　　＝Ｉ２−Ｉ３０２　　　
　　　　　　　　　　　　＝Ｉ２−Ｉ１　　　　　・・・・・・(40)
である。」（公報第８頁右上欄第５行〜左下欄第６行）
　
（い）図面第４図(a)には、以下の回路構成が記載されている。
　差動入力電位ＩＮ＋、ＩＮ−が入力されて電流Ｉ１、Ｉ２が流れる差動増幅対を構成したＮチャネルトランジスタＱ１，Ｑ２と、ＮチャネルトランジスタＱ１，Ｑ２の共通ソースと接地端との間に接続された定電流源（ＮチャネルトランジスタＱ９）と、
　ドレインが出力端に接続されソースが電源端に接続されたＰチャネルトランジスタＱ１０１と、ドレインが出力端に接続されソースが接地端に接続されたＮチャネルトランジスタＱ１０２と、
　前記ＮチャネルトランジスタＱ１のドレインと電源端との間に接続されたＰチャネルトランジスタＱ３０１と、前記ＮチャネルトランジスタＱ２のドレインと電源端との間に接続されたＰチャネルトランジスタＱ３０３と、ゲートが前記ＰチャネルトランジスタＱ３０１のゲートとドレインに接続されソースが電源端に接続されたＰチャネルトランジスタＱ３０２と、ゲートが前記ＰチャネルトランジスタＱ３０３のゲートとドレインに接続されソースが電源端に接続されたＰチャネルトランジスタＱ３０４と、ゲートが前記ＰチャネルトランジスタＱ３０３のゲートとドレインに接続されソースが電源端に接続されドレインが前記ＮチャネルトランジスタＱ１０２のゲートに接続されたＰチャネルトランジスタＱ３１４と、ドレインが前記ＰチャネルトランジスタＱ３０２のドレインに接続されソースが接地端に接続されたＮチャネルトランジスタＱ３０９と、ゲートが前記ＮチャネルトランジスタＱ３０９のゲートとドレインに接続されソースが接地端に接続されドレインが前記ＰチャネルトランジスタＱ３０４のドレインと前記ＰチャネルトランジスタＱ１０１のゲートに接続されたＮチャネルトランジスタＱ３１０と、
からなる回路。
　
　上記（あ）及び（い）の記載から、引用例には、実質的に下記の発明（以下、「引用発明」という）が記載されている。
「差動入力電位ＩＮ＋、ＩＮ−が入力されて電流Ｉ１、Ｉ２が流れる差動増幅対を構成したＮチャネルトランジスタＱ１，Ｑ２と、ＮチャネルトランジスタＱ１，Ｑ２の共通ソースと接地端との間に接続された定電流源とから構成される回路と、
　ドレインが出力端に接続されソースが電源端に接続されたＰチャネルトランジスタＱ１０１と、ドレインが出力端に接続されソースが接地端に接続されたＮチャネルトランジスタＱ１０２とからなる回路と、
　前記ＮチャネルトランジスタＱ１のドレインと電源端との間に接続されたＰチャネルトランジスタＱ３０１と、前記ＮチャネルトランジスタＱ２のドレインと電源端との間に接続されたＰチャネルトランジスタＱ３０３と、ゲートが前記ＰチャネルトランジスタＱ３０１のゲートとドレインに接続されソースが電源端に接続されたＰチャネルトランジスタＱ３０２と、ゲートが前記ＰチャネルトランジスタＱ３０３のゲートとドレインに接続されソースが電源端に接続されたＰチャネルトランジスタＱ３０４と、ゲートが前記ＰチャネルトランジスタＱ３０３のゲートとドレインに接続されソースが電源端に接続されドレインが前記ＮチャネルトランジスタＱ１０２のゲートに接続されたＰチャネルトランジスタＱ３１４と、ドレインが前記ＰチャネルトランジスタＱ３０２のドレインに接続されソースが接地端に接続されたＮチャネルトランジスタＱ３０９と、ゲートが前記ＮチャネルトランジスタＱ３０９のゲートとドレインに接続されソースが接地端に接続されドレインが前記ＰチャネルトランジスタＱ３０４のドレインと前記ＰチャネルトランジスタＱ１０１のゲートに接続されたＮチャネルトランジスタＱ３１０とからなる回路と、
により構成された電力増幅回路。」
　　　
　　　
（３）対比 
（３−１）本願補正発明と引用発明との対応関係について
（ア）引用発明の「電源端」、「接地端」、「出力端」は、本願補正発明の「高電位側電源」、「低電位側電源」、「出力端子」に相当している。
　
（イ）引用発明において、「電源端」と「出力端」との間に「ＰチャネルトランジスタＱ１０１」を接続することは、本願補正発明において「高電位側電源」と「出力端子」との間に、「ＰチャネルＭＯＳトランジスタ」を「第一の出力トランジスタ」として接続することに相当し、同様に、引用発明において、「接地端」と「出力端」との間に「ＮチャネルトランジスタＱ１０２」を接続することは、本願補正発明において「低電位側電源」と「出力端子」との間に、「ＮチャネルＭＯＳトランジスタ」を「第二の出力トランジスタ」として接続することに相当している。
　　
（ウ）引用発明では、差動入力電位ＩＮ＋がＮチャネルトランジスタＱ１へ入力され、差動入力電位ＩＮ−がＮチャネルトランジスタＱ２へ入力され、その電位差に応じた電流が電流Ｉ１、Ｉ２として流れることから、引用発明の「差動入力電位ＩＮ＋、ＩＮ−が入力されて電流Ｉ１、Ｉ２が流れる差動増幅対を構成したＮチャネルトランジスタＱ１，Ｑ２と、ＮチャネルトランジスタＱ１，Ｑ２の共通ソースと接地端との間に接続された定電流源とから構成される回路」は、本願補正発明の「一対の入力信号の電位差を増幅して出力する差動入力回路」に相当している。
　　
（エ）引用発明では、電源端からの電流はＰチャネルトランジスタＱ１０１により出力端子へ流され、出力端子からの電流はＮチャネルトランジスタＱ１０２により接地端へ流されるので、ＰチャネルトランジスタＱ１０１はプルアップ動作を行い、ＮチャネルトランジスタＱ１０２はプルダウン動作を行っているといえるから、引用発明の「ドレインが出力端に接続されソースが電源端に接続されたＰチャネルトランジスタＱ１０１と、ドレインが出力端に接続されソースが接地端に接続されたＮチャネルトランジスタＱ１０２とからなる回路」は、本願補正発明の「高電位側電源と出力端子との間に、ＰチャネルＭＯＳトランジスタを第一の出力トランジスタとして接続し、前記出力端子と低電位側電源との間にＮチャネルＭＯＳトランジスタを第二の出力トランジスタとして接続し、前記差動入力回路の出力信号に基づいて、前記第一の出力トランジスタを動作させて前記出力端子からソース電流を吐出するプルアップ動作と、前記第二の出力トランジスタを動作させて前記出力端子からシンク電流を吸入するプルダウン動作とを行う出力回路」に相当している。
　　　
（オ）引用発明のＰチャネルトランジスタＱ１０１のゲートには、カレントミラー回路を構成するＮチャネルトランジスタＱ３０９とＮチャネルトランジスタＱ３１０のうちのＮチャネルトランジスタＱ３１０のドレインが接続され、ＮチャネルトランジスタＱ１０２のゲートには、カレントミラー回路を構成するＰチャネルトランジスタＱ３０３とＰチャネルトランジスタＱ３１４のうちのＰチャネルトランジスタＱ３１４のドレインが接続されている。
　また、引用例には、「第３図(a)の回路におけるトランジスタＱ１０１，Ｑ１０２のゲート（ａ点，ｂ点）はそれぞれカレントミラー回路で駆動されているので、ほぼ（ＶＤＤ−ＶＳＳ）の全範囲で線形に働らかせることができる」（公報第７頁右上欄第１７行〜左下欄第２行）と記載されているが、この事項は第３図(a)の回路構成だけではなく第４図(a)の回路構成においても該当するため、引用発明のＰチャネルトランジスタＱ１０１のゲートと、ＮチャネルトランジスタＱ１０２のゲートもほぼ（ＶＤＤ−ＶＳＳ）の全範囲で線形に働らかせることができるといえる。
　よって、引用発明の「前記ＮチャネルトランジスタＱ１のドレインと電源端との間に接続されたＰチャネルトランジスタＱ３０１と、前記ＮチャネルトランジスタＱ２のドレインと電源端との間に接続されたＰチャネルトランジスタＱ３０３と、ゲートが前記ＰチャネルトランジスタＱ３０１のゲートとドレインに接続されソースが電源端に接続されたＰチャネルトランジスタＱ３０２と、ゲートが前記ＰチャネルトランジスタＱ３０３のゲートとドレインに接続されソースが電源端に接続されたＰチャネルトランジスタＱ３０４と、ゲートが前記ＰチャネルトランジスタＱ３０３のゲートとドレインに接続されソースが電源端に接続されドレインが前記ＮチャネルトランジスタＱ１０２のゲートに接続されたＰチャネルトランジスタＱ３１４と、ドレインが前記ＰチャネルトランジスタＱ３０２のドレインに接続されソースが接地端に接続されたＮチャネルトランジスタＱ３０９と、ゲートが前記ＮチャネルトランジスタＱ３０９のゲートとドレインに接続されソースが接地端に接続されドレインが前記ＰチャネルトランジスタＱ３０４のドレインと前記ＰチャネルトランジスタＱ１０１のゲートに接続されたＮチャネルトランジスタＱ３１０とからなる回路」は、本願補正発明の「前記差動入力回路の出力信号に基づいて前記プルアップ動作を行うとき、前記第一の出力トランジスタをオンさせるゲート電位を低電位側電源レベルとし、前記プルダウン動作を行うとき、前記第二の出力トランジスタをオンさせるゲート電位を高電位側電源レベルとするゲート電位制御回路」に相当しており、また、引用発明と本願補正発明は、「前記第一の出力トランジスタのゲートに接続されるＭＯＳトランジスタのゲートを、該ゲートにドレインが接続されるとともにソースが前記高電位側電源に接続されるＭＯＳトランジスタを含むカレントミラー回路で駆動する」点で共通している。
　
（カ）引用発明の「電力増幅回路」は、差動入力電位の電圧差に応じた信号を出力するものであるから、本願補正発明の「差動増幅回路」に相当する。
　　
（３−２）本願補正発明と引用発明の一致点について
　上記の対応関係から、本願補正発明と引用発明は、下記の点で一致する。
「一対の入力信号の電位差を増幅して出力する差動入力回路と、
　高電位側電源と出力端子との間に、ＰチャネルＭＯＳトランジスタを第一の出力トランジスタとして接続し、前記出力端子と低電位側電源との間にＮチャネルＭＯＳトランジスタを第二の出力トランジスタとして接続し、前記差動入力回路の出力信号に基づいて、前記第一の出力トランジスタを動作させて前記出力端子からソース電流を吐出するプルアップ動作と、前記第二の出力トランジスタを動作させて前記出力端子からシンク電流を吸入するプルダウン動作とを行う出力回路とを備えた差動増幅回路であって、
　前記差動入力回路の出力信号に基づいて前記プルアップ動作を行うとき、前記第一の出力トランジスタをオンさせるゲート電位を低電位側電源レベルとし、前記プルダウン動作を行うとき、前記第二の出力トランジスタをオンさせるゲート電位を高電位側電源レベルとするゲート電位制御回路を備え、
　前記第一の出力トランジスタのゲートに接続されるＭＯＳトランジスタのゲートを、該ゲートにドレインが接続されるとともにソースが前記高電位側電源に接続されるＭＯＳトランジスタを含むカレントミラー回路で駆動すること、
を特徴とする差動増幅回路。」
　　　　　　　
（３−３）本願補正発明と引用発明の相違点について
　「前記第一の出力トランジスタのゲートに接続されるＭＯＳトランジスタのゲート」を駆動する構成として、本願補正発明は２段で構成されるカレントミラー回路としているのに対し、引用発明は１段で構成されるカレントミラー回路としている点で相違する。
　　　
　　
（４）当審の判断 
　差動入力電位が入力される差動入力回路の型式を差動増幅対のトランジスタのチャネルタイプで分けるとすると、引用発明のようなＮチャネルトランジスタからなる差動増幅対で構成される型式と、それ以外に、Ｐチャネルトランジスタからなる差動増幅対で構成される型式（例えば、特開平４−１１７０１０号公報等参照）があることは周知技術であり、引用発明において差動入力回路の型式をＮチャネルトランジスタからなる差動増幅対ではなく、Ｐチャネルトランジスタからなる差動増幅対に変更することに何ら阻害要因はみあたらない。
　引用発明では、カレントミラー回路を構成するＰチャネルトランジスタＱ３０３とＰチャネルトランジスタＱ３０４のうちのＰチャネルトランジスタＱ３０４のドレインがＰチャネルトランジスタＱ１０１のゲートに接続されているので、ＰチャネルトランジスタＱ３０４からＮチャネルトランジスタＱ２を流れる電流Ｉ２と同じ大きさの電流Ｉ３０４がＰチャネルトランジスタＱ１０１のゲートに供給される構成となっている。
　そこで、引用発明の差動入力回路の部分をＰチャネルトランジスタからなる差動増幅対の差動入力回路に変更した場合について検討すると、差動増幅対を構成するＰチャネルトランジスタの出力電流と同じ大きさの電流をカレントミラー回路を構成するＰチャネルトランジスタＱ３０４から流すための構成が必要となるが、そのような構成としてカレントミラー回路を利用することも同じ引用例に記載されている。即ち、引用例の第３図(ｂ)には、差動入力回路の差動増幅対を構成するＰチャネルトランジスタＱ５の出力電流Ｉ５と同じ大きさの電流Ｉ３１２をカレントミラー回路を構成するＰチャネルトランジスタＱ３１２から流すために、ＮチャネルトランジスタＱ３０５とＮチャネルトランジスタＱ３０６からなるカレントミラー回路を介する構成が記載されており、また、引用例の第５図(ａ)には、差動入力回路の差動増幅対を構成するＰチャネルトランジスタＱ５の出力電流Ｉ５に対応した電流Ｉ３０４をカレントミラー回路を構成するＰチャネルトランジスタＱ３０４から流すために、ＮチャネルトランジスタＱ３０５とＮチャネルトランジスタＱ３０６からなるカレントミラー回路を介する構成が記載されている。
　してみると、引用発明において、差動入力回路の部分をＰチャネルトランジスタからなる差動増幅対に変更し、２段構成のカレントミラー回路を設けて相違点の構成とすることは、当業者ならば容易に想到し得たものである。
　　
（５）本願補正発明の作用効果について　　　
　また、本願補正発明の作用効果も、引用発明及び周知技術から当業者が予測できる範囲のものである。　
　
　
（６）むすび 
　よって、本願補正発明は、引用発明及び周知技術から当業者が容易に発明をすることができたものであり、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものであるから、本願補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するものであり、特許法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下されるべきものである。
　　
　
　
３．補正却下の決定を踏まえた検討
（１）本願発明
　平成１９年１０月２９日付けの手続補正は、上記のとおり却下されたので、本願に係る発明は、平成１８年１１月６日付け手続補正書の特許請求の範囲に記載されたとおりのものであるところ、その請求項１に係る発明（以下、「本願発明」という）は、次のとおりのものである。
「【請求項１】　一対の入力信号の電位差を増幅して出力する差動入力回路と、
　高電位側電源と出力端子との間に、ＰチャネルＭＯＳトランジスタを第一の出力トランジスタとして接続し、前記出力端子と低電位側電源との間にＮチャネルＭＯＳトランジスタを第二の出力トランジスタとして接続し、前記差動入力回路の出力信号に基づいて、前記第一の出力トランジスタを動作させて前記出力端子からソース電流を吐出するプルアップ動作と、前記第二の出力トランジスタを動作させて前記出力端子からシンク電流を吸入するプルダウン動作とを行う出力回路とを備えた差動増幅回路であって、
　前記差動入力回路の出力信号に基づいて前記プルアップ動作を行うとき、前記第一の出力トランジスタをオンさせるゲート電位を低電位側電源レベルとし、前記プルダウン動作を行うとき、前記第二の出力トランジスタをオンさせるゲート電位を高電位側電源レベルとするゲート電位制御回路を備え、
　前記第一の出力トランジスタのゲートに接続されるＭＯＳトランジスタのゲートを２段で構成されるカレントミラー回路で駆動すること、
を特徴とする差動増幅回路。」
　　　
（２）引用例
　これに対して、原査定の拒絶の理由に引用された引用例の記載事項は、上記２．（２）に記載したとおりである。
　
　　
（３）対比・判断
　本願発明は、上記２．で検討した本願補正発明における「２段で構成されるカレントミラー回路」について、「該ゲートにドレインが接続されるとともにソースが前記高電位側電源に接続されるＭＯＳトランジスタを含む」とする限定を省いたものである。
　そうすると、本願発明の構成要素を全て含み、さらに特定の点に限定を施したものに相当する本願補正発明が、上記２．（４）に記載したとおり、引用発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、引用発明及び周知技術に基づいて、当業者が容易に発明をすることができたものである。
　　
　
（４）むすび
　以上のとおり、本願発明は、当業者が引用発明及び周知技術に基いて容易に発明することができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。 
　したがって、本願は、他の請求項について、検討するまでもなく拒絶されるべきものである。 
　よって、結論のとおり審決する。