【事件の表示】
　平成　５年特許願第２８０２７８号「半導体デバイスのエミッタ形成方法」拒絶査定不服審判事件〔平成　６年　７月２２日出願公開、特開平　６−２０４４１３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成５年１０月１４日（パリ優先権主張：１９９２年１０月１６日 、アメリカ合衆国）に出願された特許出願であって、平成１５年１０月１０日付けで拒絶査定がなされ、これに対して平成１６年１月１９日に拒絶査定に対する審判請求がなされるとともに同年２月１７日付けで手続補正がなされ、その後、前置審査において、同年４月２８日付けで拒絶理由が通知され、同年１１月１１日付けで意見書及び手続補正書が提出され、さらに、当審において、平成１７年１２月２１日付けで審尋がなされたが、回答書の提出がなかったものである。 
　
　
第２　本願発明
　本願の請求項１ないし９に係る発明は、平成１６年１１月１１日付け手続補正書により補正された特許請求の範囲の請求項１ないし９に記載されたとおりのものであって、その請求項１に係る発明（以下、「本願発明１」という。）は、以下のとおりのものである。
「【請求項１】
（ａ）半導体の基盤上に所定のドーパントでドープされたＳＯＧ層をスピン掛けするステップと、
（ｂ）前記基板上におけるエミッタ及びコレクタのコンタクトを形成するための第１領域をエマルジョンで覆うことにより確定するステップと、
（ｃ）前記基板上における前記ＳＯＧ層の第２領域を残して前記第１領域を除去するステップと、
（ｄ）前記ＳＯＧ層を前記ドープパントにより高濃度化するステップと、
（ｅ）前記ＳＯＧ層から前記ドーパントを前記基盤内に拡散させるステップと、
（ｆ）前記ＳＯＧ層の前記第２領域を取り除くステップと、
（ｇ）前記基盤上における半導体デバイスの形成領域にバリア層を形成するステップと、
（ｈ）前記バリア層の上にＢＰＳＧ層を形成するステップと、
（ｉ）前記半導体デバイスのエミッタ形成領域部に前記バリア層と前記ＢＰＳＧ層を貫通する穴を開けるステップと、
（ｊ）前記穴を通して前記エミッタに金属相互コネクト層を形成するステップと、
の各ステップにより構成されることを特徴とするコレクタ及びエミッタを有する半導体デバイスのエミッタ形成方法。」
　
　
第３　前置審査における拒絶理由の概要
「理　由
　
　１．この出願は、明細書及び図面の記載が下記の点で、特許法第３６条第４項に規定する要件を満たしていない。
　２．この出願は、特許請求の範囲の記載が下記の点で、特許法第３６条第５項第２号及び第６項に規定する要件を満たしていない。
　３．この出願の下記の請求項に係る発明は、その出願前日本国内又は外国において頒布された下記の刊行物に記載された発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　　　　　記　　　（引用文献等については引用文献等一覧参照）
　
【請求項１】
・理由１，２
・備考
　（１）本願の請求項１には、「ＳＯＧ層において除去されるべき第１領域をエマルジョンで覆うことにより確定する」という記載があるが、ＳＯＧ層において除去されるべき領域を何故エマルジョンで覆うのか、エマルジョンの機能は何か、これらの記載の意味が不明なため、本発明の構成に欠くことができない事項が不明瞭である。
  （２）本願の請求項１には、「基板上におけるＳＯＧ層の第２領域を残して第１領域をプラズマエッチングすることにより除去する」という記載があるが、エマルジョンで覆われている第１領域が何故プラズマエッチングにより除去されるのか、この記載の意味が不明なため、本発明の構成に欠くことができない事項が不明瞭である。
  （３）本願の請求項１には、「ＳＯＧ層を高濃度化する」という記載があるが、この高濃度化とは如何なることを示すか、この記載の意味が不明なため、本発明の構成に欠くことができない事項が不明瞭である。
　
【請求項１〜９】
・理由３
・引用文献等１〜５
・備考
　引用文献１には、半導体基板上にドープされたＳＯＧ層を形成する工程と、基板上におけるＳＯＧ層を選択的に除去し、所定領域にＳＯＧ層を残す工程と、ＳＯＧ層からドーパントを基板内に拡散させ、エミッタ領域を形成する半導体装置の製造方法が記載されており（特に、第１〜３図参照）、引用文献２には、基板上における半導体デバイスの形成領域に酸化膜を形成する工程と、酸化膜の上にＢＰＳＧ層を形成する工程と、半導体デバイスのエミッタ形成領域部に酸化膜とＢＰＳＧ層を貫通する穴をあける工程と、穴を通してエミッタにコンタクトを形成する工程とを有する半導体装置の製造方法が記載されており（特に、第１図参照）、上記引用文献２における酸化膜３１は、本願発明のバリア層に相当しているから、上記引用文献１，２を総合的に検討すると、本願の請求項１〜９に係る発明は、ＳＯＧ層からドーパントを基板に拡散させた後、ＳＯＧ層を基板から取り除く点で、同文献１、２と相違する。
　しかしながら、引用文献３には、ＳＯＧ層からドーパントを半導体基板に拡散させた後、ＳＯＧ層を基板から除去することが記載されており（特に、第１図参照）、引用文献４には、ＳＯＧ層にＢ，Ａｓ、Ｐ、Ｓｂ等をドープしたものが記載されており（特に、Ｆｉｇ．１〜３参照）、引用文献５には、ライフタイムキラーとしてＡｕが記載されているから（特に、第２頁左上欄第８〜１３行参照）、同文献１、２の記載のものにおいて、ＳＯＧ層からドーパントを基板に拡散させた後、ＳＯＧ層を基板から取り除くとともに、請求項１〜９のようにすることは、当業者が必要に応じて適宜なし得る程度のことである。
　したがって、本願の請求項１〜９に係る発明は、引用文献１〜５に記載された発明に基いて、当業者が容易に発明をすることができたものである。
　
引　用　文　献　等　一　覧
　１．特開昭５３−１４３１６２号公報
　２．特開平０１−１５７５６５号公報
　３．特開平０２−２６８４２１号公報
　４．特開昭４６−００１６１３号公報
　５．特開平０２−１３５７３７号公報」
　
　
第４　特許法第３６条についての当審の判断
　前置審査における拒絶理由では、前記したように、
「（１）本願の請求項１には、「ＳＯＧ層において除去されるべき第１領域をエマルジョンで覆うことにより確定する」という記載があるが、ＳＯＧ層において除去されるべき領域を何故エマルジョンで覆うのか、エマルジョンの機能は何か、これらの記載の意味が不明なため、本発明の構成に欠くことができない事項が不明瞭である。
  （２）本願の請求項１には、「基板上におけるＳＯＧ層の第２領域を残して第１領域をプラズマエッチングすることにより除去する」という記載があるが、エマルジョンで覆われている第１領域が何故プラズマエッチングにより除去されるのか、この記載の意味が不明なため、本発明の構成に欠くことができない事項が不明瞭である。」
としているが、上記（１）は、請求項１の「（ｂ）前記基板上におけるエミッタ及びコレクタのコンタクトを形成するための第１領域をエマルジョンで覆うことにより確定するステップ」部分、上記（２）は、請求項１の「（ｃ）前記基板上における前記ＳＯＧ層の第２領域を残して前記第１領域を除去するステップ」部分であり、確かに、「（ｂ）前記基板上におけるエミッタ及びコレクタのコンタクトを形成するための第１領域をエマルジョンで覆うことにより確定するステップ」部分では、ＳＯＧ層において除去されるべき領域を何故エマルジョンで覆うのか、エマルジョンの機能は何か、これらの記載の意味が不明りょうであり、「（ｃ）前記基板上における前記ＳＯＧ層の第２領域を残して前記第１領域を除去するステップ」部分では、エマルジョンで覆われている第１領域が何故プラズマエッチングにより除去されるのか、この記載の意味が不明りょうである。そして、「（ｂ）前記基板上におけるエミッタ及びコレクタのコンタクトを形成するための第１領域をエマルジョンで覆うことにより確定するステップ」部分と「（ｃ）前記基板上における前記ＳＯＧ層の第２領域を残して前記第１領域を除去するステップ」部分とは、それぞれのステップが、つながらない。
　請求人は、平成１６年１１月１１日付けの意見書において、「５．尚、本発明を構成する「前記基板上における前記ＳＯＧ層の第２領域を残して前記第１領域を除去するステップ」（ｃ）は、出願当初の明細書段落００１８及び００１９に記載のとおり、光リトグラフィーのステップで確定された領域を、プラズマエッチング技術又は湿式エッチプロセスにより行われます。」という意見を述べているが、本願の出願当初の明細書の発明の詳細な説明における【００１８】段落と【００１９】段落には、請求項１の「（ｂ）前記基板上におけるエミッタ及びコレクタのコンタクトを形成するための第１領域をエマルジョンで覆うことにより確定するステップ」部分と「（ｃ）前記基板上における前記ＳＯＧ層の第２領域を残して前記第１領域を除去するステップ」部分に関して、「　　【００１８】
　ブロック３６ではエミッタおよびコレクタのコンタクト領域が標準的光リトグラフィーのステップで確定される。この場合、層１２の除去すべき領域はエマルジョンで覆われる。このステップは任意選択的なものである。必要であればウェーハ全体を SOG で覆うことができる。
　　【００１９】
　ブロック３８では好ましくはプラズマエッチプロセスを使用し、エマルジョンで覆われた領域を除去する。この処理によりエミッタおよびコレクタのコンタクト領域にドープしたSOGが残る（図３）。 SOG層２８のエマルジョン化した領域も湿式エッチプロセスにより除去でき、このエッチングの結果非常に高濃度にドープしたSOG層２８が極めて高速に除去される。これは任意選択的ステップである。 必要であればウェーハ全体をSOG で覆うことができる。」と記載されているだけであり、これら【００１８】、【００１９】段落の記載を参照しても、請求項１の「（ｂ）前記基板上におけるエミッタ及びコレクタのコンタクトを形成するための第１領域をエマルジョンで覆うことにより確定するステップ」部分に関する、ＳＯＧ層において除去されるべき領域を何故エマルジョンで覆うのか、エマルジョンの機能は何か、これらの記載の意味がわからず、特許を受けようとする発明の構成に欠くことができない事項が依然として不明りょうであり、また、請求項１の「（ｃ）前記基板上における前記ＳＯＧ層の第２領域を残して前記第１領域を除去するステップ」部分に関する、エマルジョンで覆われている第１領域が何故プラズマエッチングにより除去されるのか、この記載の意味がわからず、特許を受けようとする発明の構成に欠くことができない事項が依然として不明りょうである。
　したがって、本願は、特許法第３６条第５項第２号に規定する要件を満たしていない。
　
　
第５　特許法第２９条第２項についての当審の判断
１　引用刊行物及び該引用刊行物記載の発明
　前置審査における拒絶の理由に引用された本願の優先権主張日前に国内において頒布された刊行物１（特開昭５３−１４３１６２号公報）には、「半導体装置の製造方法」（発明の名称）に関して、「半導体基板に絶縁膜を被覆する工程と、前記絶縁膜に不純物拡散窓を複数個形成する工程と、前記不純物拡散窓のうちの所定の不純物拡散窓に金及び一導電型の不純物を含むエマルジョン型ドープオキサイドを塗布する工程と、その後、全面に前記一導電型不純物のみを含むエマルジョン型ドープオキサイドを塗布する工程と、前記２つのドープオキサイドからそれぞれ前記金及び不純物を半導体基板内に熱拡散する工程を含むことを特徴とする半導体装置の製造方法。」（特許請求の範囲）であり、「エミッタＰＲ工程までは従来公知の半導体集積回路中のＮＰＮバイポーラトランジスタの製造方法と同様であり、第１図において、１はＰ型基板２，２’はＮ＋型コレクタ埋込層、３，３’はコレクタ領域であるＮ型エピタキシャル層、４，４’，４”はＰ＋型分離層、５，５’はＰ型ベース層、６はシリコン酸化膜、７，７’はエミッタ拡散窓、８，８’は　コレクタ・コンタクト拡散窓である。
　ここで、二酸化ケイ素５．９％のアルコール溶液１００ｃｃに、リンを１．６５ｇ、金を５ｍｇ含ませた市販のシリカフイルム（エマルジトン社製）をウェハー表面に塗布して、３５０℃空気中で３０分焼きしめた後フォトレジストを塗布して目合せ露光現像する（第２図）。ここで９はリン−金シリカフィルム、１０はフォトレジストである。次に、四フッ化炭素（ＣＦ４ガス）で、フォトレジスト１０で被われていない領域のシリカフィルム９をプラズマエッチングしたのち、酸素ガスに切り替えてフォトレジスト１０を灰化（剥離）する。シリカフィルム９は高温処理されていないのでプラズマエッチングでのエッチング速度は、熱酸化シリコン膜６やシリコン基板１などより１桁以上大きいので、エッチングをシリカフィルム９だけで止めるのは容易である。
　さらに、二酸化ケイ素５．９％のアルコール溶液にリンを１．６５ｇ含ませたシリカフィルムをウェハー表面に塗布して３５０℃空気中で３０分焼きしめた後１０９０℃窒素１０に対して酸素１の割合の雰囲気中で１５分熱拡散する（第３図）。ここで１１はリン・シリカフィルム、１２，１２’はＮ＋型エミッタ層、１３，１３’はＮ＋型コレクタコンタクト層である。」（第１頁右下欄第１９行〜第２頁右上欄第１０行）こと、「このようにして形成された、シリカフィルムは高濃度のリンを含んでいるので、アルカリイオンのゲッターとして働くので、そのままエミッタ酸化膜として使用することができる。このあと、コンタクトＰＲ、アルミ蒸着、電極ＰＲを行なうことにより、半導体集積回路が完成する。」（第２頁右上欄第１８行〜同頁左下欄第３行）こと、「エマルジョン型ドープオキサイドは上記シリカフィルムに限らず、例えばＯＣＤ（東京応化工業社製）などを用いることができる。
　以上詳細に説明したように、本発明は、所定の拡散窓上には金及び一導電型の不純物を含むエマルジョン型ドープオキサイドを、またその他の拡散窓を含む全面に一導電型の不純物を含むエマルジョン型ドープオキサイドを塗布し、前記不純物をそれぞれ拡散させることにより、半導体基板内に所要の不純物拡散領域の形成及び所望の金拡散を行うものである。」（第２頁左下欄第１１行〜同頁右下欄第１行）ことが、第１図〜第３図と共に記載されており、また、第１図〜第３図には、発明の詳細な説明中の記載も参照すると、左右２つのＮＰＮバイポーラトランジスタの製造工程が示されているが、左右２つのバイポーラトランジスタの内の右側のバイポーラトランジスタの領域に注目すると、この領域では、リン−金シリカフィルム９が、全く、フォトレジスト１０で被われていないので、四フッ化炭素（ＣＦ４ガス）で、このフォトレジスト１０で被われていない領域のリン−金シリカフィルム９を全てプラズマエッチングしたのち、さらに、二酸化ケイ素５．９％のアルコール溶液にリンを１．６５ｇ含ませたシリカフィルム（リン・シリカフィルム１１）をウェハー表面に塗布することにより、エミッタ拡散窓とコレクタ・コンタクト拡散窓の両方の拡散窓部分に、リン・シリカフィルム１１を塗布しており、３５０℃空気中で３０分焼きしめた後１０９０℃窒素１０に対して酸素１の割合の雰囲気中で１５分熱拡散する（第３図）ことにより、Ｎ＋型エミッタ層１２’とＮ＋型コレクタコンタクト層１３’を形成していることが示されている。すなわち、右側のＮＰＮバイポーラトランジスタの製造においては、エミッタ拡散窓１２’部分に、リン−金シリカフィルムは用いられていない。
　以上の記載から、刊行物１には、「リン・シリカフィルム１１をウェハー表面に塗布することにより、エミッタ拡散窓とコレクタ・コンタクト拡散窓の両方の拡散窓部分に、リン・シリカフィルム１１を塗布しており、３５０℃空気中で３０分焼きしめた後１０９０℃窒素１０に対して酸素１の割合の雰囲気中で１５分熱拡散することにより、Ｎ＋型エミッタ層１２’とＮ＋型コレクタコンタクト層１３’を形成しており、このようにして形成された、シリカフィルムは高濃度のリンを含んでいるので、アルカリイオンのゲッターとして働くので、そのままエミッタ酸化膜として使用することができ、このあと、コンタクトＰＲ、アルミ蒸着、電極ＰＲを行うことにより、半導体集積回路が完成する、半導体集積回路中のＮＰＮバイポーラトランジスタの製造方法。」が、示されている（以下、「刊行物１に記載の発明」という。）。
　
　同じく前置審査における拒絶の理由に引用された本願の優先権主張日前に国内において頒布された刊行物２（特開平１−１５７５６５号公報）には、「Ｂｉ−ＭＯＳ集積回路装置の製造方法」（発明の名称）に関して、「第３図（ａ）乃至（ｅ）はＢｉ−ＭＯＳ集積回路装置の従来の製造方法を工程順に示す断面図である。
　先ず、第３図（ａ）に示すように、Ｐ−型シリコン基板１の適宜領域にＮ＋型埋込領域２を形成した後、Ｐ＋型埋込領域３及びＰ＋型絶縁領域４を同時に形成する。次いで、基板表面の全域にＮ−型エピタキシャル層５を成長させた後、エピタキシャル層５内にＰ＋型埋込領域３に接続するようにしてＰ型ウエル領域６を形成し、同時に、Ｐ＋型絶縁領域４に接続するようにＰ型絶縁領域７を形成する。次に、選択的に素子分離用酸化膜８を形成した後、Ｐ型ウエル領域６の基板表面上にＮＭＯＳトランジスタのゲート酸化膜９と、第１多結晶シリコン層からなるゲート電極１０とをパターン形成する。
　次に、第３図（ｂ）に示すように、全面に第１パターン酸化膜１１を形成した後、ＮＰＮトランジスタのＰ型ベース領域１２を形成する。次いで、第１パターン酸化膜１１を選択的にエツチングして、ＮＰＮトランジスタのエミッタ拡散窓１６ａ及びコレクタ拡散窓１７ａを形成した後、全面に第２多結晶シリコン層１３を成長させる。
　次に、第３図（ｃ）に示すように、第２多結晶シリコン層１３をエミッタ拡散窓１６ａ近傍のエミッタ電極領域１６ｂ及びコレクタ拡散窓１７ａ近傍のコレクタ電極領域１７ｂにのみ残存させてパターニング除去する。次いで、露出している第１パターン酸化膜１１を全面除去して、新たに第２パターン酸化膜１４を形成する。
　次いで、第３図（ｄ）に示すように、レジスト１５をパターン形成し、レジスト１５をマスクとして、例えば、ヒ素をイオン注入した後熱拡散させることにより、表面濃度が１０２０乃至１０２１ｃｍ−３、深さが約０．２μｍのＮ＋型エミッタ領域１６及びＮ＋型コレクタコンタクト領域１７並びに表面濃度が１０２０乃至１０２１ｃｍ−３、深さが約０．４μｍのＮ＋型ソース・ドレイン領域１８を形成する。
　次に、第３図（ｅ）に示すように、全面にＢＰＳＧ膜（ＢとＰを含有する酸化シリコン膜）１９を形成した後、ＢＰＳＧ膜１９及び第２パターン酸化膜１４を選択的にエッチングして開孔し、この開孔部にアルミニウムを蒸着してＮＰＮトランジスタのエミッタ電極２０、ベース電極２１及びコレクタ電極２２並びにＮＭＯＳトランジスタのソース・ドレイン電極２３を形成する。」（第２頁左上欄第９行〜同頁左下欄第１５行）こと、「第１図（ａ）乃至（ｅ）は本発明の第１の実施例に係るＢｉ−ＭＯＳ集積回路装置の製造方法を工程順に示す断面図である。なお、以下の説明においては、上述した第１導電型をＮ型、第２導電型をＰ型とするが、極性を変えても同様の作用効果が得られることは勿論である。
　先ず、第１図（ａ）に示すように、濃度が１０１４乃至１０１６ｃｍ−３のＰ−型シリコン基板１の適宜領域に、例えば、ヒ素又はアンチモンをドープすることにより、層抵抗が１０乃至５０Ω／□のＮ＋型埋込領域２を形成する。次に、基板１の適宜領域に、例えば、ボロンをドープすることにより、層抵抗が１００乃至５００Ω／□のＰ＋型埋込領域３とＰ＋型絶縁領域４とを同時に形成する。次いで、基板１の表層部の全域に比抵抗が０．５乃至２Ω・ｃｍのＮ−型エピタキシャル層５を成長させる。
　次に、例えば、ボロンをイオン注入することにより、Ｐ＋型埋込領域３及びＰ＋型絶縁領域４に接続するように、夫々層抵抗が１乃至３ＫΩ／□のＰ型ウエル領域６及びＰ型絶縁領域７を同時に形成する。次いで、窒化膜をマスクにして選択的に厚さが約１μｍの素子分離用酸化膜８を形成する。
　次に、Ｐ型ウェル領域６の基板表面上に厚さが約４００ÅのＮＭＯＳトランジスタのゲート酸化膜９と、厚さが約４０００Åの第１多結晶シリコン層をパターニングして得たゲート電極１０とを形成する。
　次に、第１図（ｂ）に示すように、全面に厚さが約６００Åの第１パターン酸化膜１１を形成する。次いで、レジスト２４をパターン形成し、このレジスト２４をマスクにして、例えば、リンを酸化膜１１を介して基板にイオン注入することにより、表面濃度が１０１８乃至１０１９ｃｍ−３、深さが約０．６μｍのＮＰＮトランジスタのＮ型コレクタコンタクト領域２５及びＮＭＯＳトランジスタのＮ型ソース・ドレイン領域２６を自己整合的に同時に形成する。
　次に、第１図（ｃ）に示すように、レジスト２４を除去した後、第１パターン酸化膜１１を介して、例えば、ボロンをイオン注入することにより、層抵抗が１乃至３ＫΩ／□のＰ型ベース領域１２を形成する。次いで、第１パターン酸化膜１１を選択的にエッチングしてＮＰＮトランジスタのエミッタ拡散窓２８ａ及びコレクタ拡散窓２９ａ並びにＮＭＯＳトランジスタのソース・ドレイン拡散窓３０ａを形成する。次いで、これらの拡散窓２８ａ，２９ａ，３０ａを覆うようにして全面に厚さが１０００乃至３０００Åの第２多結晶シリコン層１３を成長させた後、例えば、ヒ素をイオン注入することにより、第２多結晶シリコン層１３の全域にＮ型の不純物をドープする。次いで、第２多結晶シリコン層１３上に、例えば、ＣＶＤ法を使用して、厚さが約３０００Åのヒ素押込用酸化膜２７を形成した後、温度が約９５０℃の窒素ガス雰囲気中において５０乃至１５０分間熱処理することにより、表面濃度が１０２０乃至１０２１ｃｍ−３、深さが約０．２μｍのＮ＋型エミッタ領域２８、Ｎ＋型コレクタコンタクト領域２９及びＮ＋型ソース・ドレイン領域３０を形成する。
　次に、第１図（ｄ）に示すように、第２多結晶シリコン層１３をパターニングして、エミッタ拡散窓２８ａ近傍のエミッタ電極領域２８ｂ及びコレクタ拡散窓２９ａ近傍のコレクタ電極領域２９ｂのみ残存させて他の領域をエッチンク除去した後、露出している第１パターン酸化膜１１を全面除去し、更に、全面を酸化して新たに厚さが約２００Åの第２パターン酸化膜３１を形成する。
　次いで、第１図（ｅ）に示すように、厚さが約１μｍの絶縁用のＢＰＳＧ膜１９を成長させた後、このＢＰＳＧ膜１９及び第２パターン酸化膜３１を選択的に開孔し、アルミニウムを蒸着することにより、ＮＰＮトランジスタのエミッタ電極２０、ベース電極２１及びコレクタ電極２２並びにＮＭＯＳトランジスタのソース・ドレイン電極２３を形成する。
　このように、ＮＰＮトランジスタ領域を形成するために、従来必要であったヒ素のイオン注入のためのＰＲが不要になるので、第２多結晶シリコン層１３のパターニング除去に際してはこのＰＲにおける目合わせずれを見込んで若干多く残存させる必要はなく、ＮＰＮトランジスタの微細化が可能である。また、エミッタ領域２８上の第２多結晶シリコン層１３のエミッタ電極領域２８ｂの広がりが小さい分だけ、エミッタ領域２８上のエミッタ電極領域２８ｂ、第１パターン酸化膜１１及びＰ型ベース領域１２により形成されるエミッタ・ベース間の寄生ＭＯＳ容量を減少させることができるので、更に、−層、高速動作が可能である。更に、不純物ヒ素は第２多結晶シリコン層１３中に全面打込みされるから、そのヒ素濃度が均一になるので、ｈＦＥ及びエミッタ抵抗のバラツキを低減することができる。また、低濃度であり、深いＮ型コレクタコンタクト領域２５内に、高濃度であって浅いＮ＋型コレクタコンタクト領域２９を形成することによって、コレクタ直列抵抗を低減することができる。これにより、大電流による飽和電圧を低減することができると共に、ｈＦＥの大電流領域における特性改善も可能である。
　一方、ＮＭＯＳトランジスタ領域の低濃度で深いＮ型ソース・ドレイン領域２６内に高濃度で浅い従来と同様のＮ＋型ソース・ドレイン領域３０を含むように形成することにより、二重拡散型ドレイン構造を実現することができる。これにより、ソース・ドレイン領域とＰ型ウエル領域６との接合によるソース・ドレイン領域の濃度勾配が従来の製造方法によるＢｉ−ＭＯＳ集積回路装置に比して緩和されるから、ドレイン近傍における電界強度が約１／２乃至１／３になり、ソース・ドレイン耐圧を高くすることが可能である。なお、Ｎ型ソース・ドレイン領域２６の形成のためには、１回のＰＲが必要であるが、ヒ素のイオン注入のための１ＰＲ工程が不要になるので、ＰＲ工数が実際上増加することなしに特性改善を図ることかできる。」（第４頁右上欄第２行〜第５頁左下欄第１７行）ことが、第１図、第３図と共に記載されている。
　
　同じく前置審査における拒絶の理由に引用された本願の優先権主張日前に国内において頒布された刊行物３（特開平２−２６８４２１号公報）には、「半導体装置の製造方法およびそれに用いるシリカ塗布剤」（発明の名称）に関して、「（１）シリコン基板に感光性を有するアンチモンシリカ塗布剤を塗布して塗布膜を形成する工程、前記アンチモンシリカ塗布膜を、フォトリソ技術を用いて、パターニングする工程、酸化性ガス雰囲気中で熱拡散する工程を備えたことを特徴とする半導体装置の製造方法。」（特許請求の範囲第１項）であって、「（従来の技術）
　塗布拡散法では、シリコン基板にシリコン酸化膜を成長させた後、フォトリソ技術でパターニングして、次に不純物を含む液体をスピンナ等で塗布してから、熱拡散するのが一般的である。以下に従来のアンチモン塗布拡散法について説明する。
　第２図は従来の塗布拡散法を示すものである。第２図において、１１はシリコン基板、１２はパターニングされたシリコン酸化膜、１３は不純物を含んだシリカ塗布膜、１４は不純物拡散層であり図○１〜○４は、半導体装置の断面図であり、塗布拡散法の順序が示されている。
　以上のように構成された半導体装置の製造法について、以下その方法を説明する。
　まず、○１　シリコン基板１１をＯ２雰囲気中で９００〜１１００℃に加熱し、シリコン酸化膜を成長させる。○２　シリコン酸化膜を所望の形に、露光、エツチングして、パターニングする。○３　その後、不純物を含んだシリカ塗布剤をスピンナ等で塗布し、不純物を含んだシリカ塗布膜１３を形成する。○４　更に、酸化性ガス雰囲気９００〜１２５０℃に加熱し、不純物拡散層１４を形成した後、不純物を含んだシリカ塗布膜１３をエッチングする。」（第１頁左下欄第２０行〜第２頁左上欄第２行）こと、「本発明（１）の一実施例について図面を参照しながら説明する。第１図は本発明の一実施例におけるアンチモンの塗布拡散法を示すものである。第１図において、１はシリコン基板、２はアンチモンを含んだシリカ塗布膜、３はシリコン酸化膜、４はアンチモン拡散層、図○１〜○４は、半導体装置の断面図で本発明による塗布拡散法の順序を示したものである。
　本発明（２）は、不純物シリカ塗布溶液に、レジスト等感光性を有する有機物を混入して、感光性を持つようにした不純物塗布剤である。本塗布剤は、塗布，乾燥した塗布膜に、フォトマスクを使用し、露光，エッチングすることにより、所望の形状にパターニングすることができる。
　以上のように構成されたアンチモンの塗布拡散法について、以下その方法を説明する。
　○１　シリコン基板１に感光性を有するアンチモンシリカ塗布剤を、スピンナ等で塗布し、充分乾燥させアンチモンを含んだシリカ塗布膜２を形成する。○２　次に前記アンチモンシリカ塗布膜をフォトマスクを用い露光、エッチングし、所望拡散領域上にアンチモンを含むシリカ塗布膜２を残す。○３　更に、酸化性ガス雰囲気中で高温に加熱し、アンチモン拡散層４を形成する。○４　その後、アンチモンを含んだシリカ塗布膜２とシリコン酸化膜３をエッチングする。
　以上のようにアンチモンを含んだ塗布膜を拡散領域のみ残し、その他の領域は除去する。これによりローゼットの発生を防止することができる。」（第２頁右上欄第１行〜同頁左下欄第９行）ことが、第１図、第２図と共に記載されている。
　
２　対比・判断
　本願の請求項１に係る発明と刊行物１に記載の発明とを対比すると、刊行物１に記載の発明の「リン・シリカフィルム１１をウェハー表面に塗布すること」部分における「ウェハー」は、本願発明１の「半導体の基盤」及び「半導体の基板」に相当し、「リン・シリカフィルム」は、本願発明１の「所定のドーパントでドープされたＳＯＧ層」に相当しているので、刊行物１に記載の発明の「リン・シリカフィルム１１をウェハー表面に塗布すること」は、本願発明１の「（ａ’）半導体の基盤上に所定のドーパントでドープされたＳＯＧ層を設けるステップ」に相当する。また、刊行物１に記載の発明の「リン・シリカフィルム１１」を、「３５０℃空気中で３０分焼きしめた後１０９０℃窒素１０に対して酸素１の割合の雰囲気中で１５分熱拡散すること」は、本願発明１の「（ｅ）前記ＳＯＧ層から前記ドーパントを前記基盤内に拡散させるステップ」に相当する。また、刊行物１に記載の発明の「コンタクトＰＲ・・・を行うこと」における、ＰＲとは、フォトレジストのことであるが、ＰＲを行うことは、ＰＲ工程、すなわち、フォト・リソグラフィーによりフォトレジスト膜を形成して行うエッチング工程のことであり、「コンタクトＰＲ」は、フォト・リソグラフィーによりフォトレジスト膜を形成して行うエッチング工程により、コンタクトの穴開けをすることに相当し、コンタクトは、コレクタ領域、エミッタ領域、ベース領域の各領域に設けられるものであるので、「コンタクトＰＲ・・・を行うこと」は、コレクタ領域、エミッタ領域、ベース領域の各領域の内のエミッタ領域については、本願発明１の（ｉ）のステップの一部である「前記半導体デバイスのエミッタ形成領域部に穴を開けるステップ」に相当する。また、刊行物１に記載の発明の「電極ＰＲを行うこと」における、ＰＲとは、フォトレジストのことであるが、ＰＲを行うことは、ＰＲ工程、すなわち、フォト・リソグラフィーによりフォトレジスト膜を形成して行うエッチング工程のことであり、「電極ＰＲを行うこと」は、フォト・リソグラフィーによりフォトレジスト膜を形成して行うエッチング工程により、電極パターンを形成することに相当し、刊行物１に記載の発明の「電極」は、本願発明１の「金属相互コネクト層」に相当し、刊行物１に記載の発明の「アルミ蒸着、電極ＰＲを行うこと」は、コレクタ領域、エミッタ領域、ベース領域の各領域に設けられたコンタクトに、アルミを蒸着し、電極をパターン形成することに相当するので、コレクタ領域、エミッタ領域、ベース領域の各領域の内のエミッタ領域については、本願発明１の「（ｊ）前記穴を通して前記エミッタに金属相互コネクト層を形成するステップ」に相当する。また、刊行物１に記載の発明の「半導体集積回路中のＮＰＮバイポーラトランジスタの製造方法」部分における「ＮＰＮバイポーラトランジスタ」は、コレクタ、ベース、エミッタを有する半導体デバイスであり、ＮＰＮバイポーラトランジスタを製造するにあたり、エミッタも形成しているので、刊行物１に記載の発明の「半導体集積回路中のＮＰＮバイポーラトランジスタの製造方法」は、本願発明１の「半導体デバイスのエミッタ形成方法」に相当する。
　そうすると、本願発明１と刊行物１に記載の発明とは、
「（ａ’）半導体の基盤上に所定のドーパントでドープされたＳＯＧ層を設けるステップと、
（ｅ）前記ＳＯＧ層から前記ドーパントを前記基盤内に拡散させるステップと、
（ｉ’）前記半導体デバイスのエミッタ形成領域部に穴を開けるステップと、
（ｊ）前記穴を通して前記エミッタに金属相互コネクト層を形成するステップと、
の各ステップにより構成されることを特徴とするコレクタ及びエミッタを有する半導体デバイスのエミッタ形成方法。」の点で一致しており、
ア）本願発明１が、「（ａ）半導体の基盤上に所定のドーパントでドープされたＳＯＧ層をスピン掛けするステップ」を有するのに対して、刊行物１に記載の発明は、リン・シリカフィルム１１をウェハー表面に塗布している点（以下、「相違点１」という。）、
イ）本願発明１が、「（ｂ）前記基板上におけるエミッタ及びコレクタのコンタクトを形成するための第１領域をエマルジョンで覆うことにより確定するステップと、
（ｃ）前記基板上における前記ＳＯＧ層の第２領域を残して前記第１領域を除去するステップと、
（ｄ）前記ＳＯＧ層を前記ドープパントにより高濃度化するステップ」を有するのに対して、刊行物１に記載の発明には、上記（ｂ）、（ｃ）、（ｄ）の各ステップについての記載がない点（以下、「相違点２」という。）、
ウ）本願発明１が、「（ｆ）前記ＳＯＧ層の前記第２領域を取り除くステップと、
（ｇ）前記基盤上における半導体デバイスの形成領域にバリア層を形成するステップと、
（ｈ）前記バリア層の上にＢＰＳＧ層を形成するステップと、
（ｉ）前記半導体デバイスのエミッタ形成領域部に前記バリア層と前記ＢＰＳＧ層を貫通する穴を開けるステップ」を有するのに対して、刊行物１に記載の発明は、シリカフィルムを、そのままエミッタ酸化膜として使用することができ、このあと、コンタクトＰＲを行う点（以下、「相違点３」という。）で相違している。
　
　そこで、上記相違点１〜３について検討する。
ア）相違点１について
　刊行物１に記載の発明には、リン・シリカフィルム１１をウェハー表面に塗布する具体的な方法については記載がないが、刊行物３には、「不純物を含む液体をスピンナ等で塗布」すること、「アンチモンシリカ塗布剤を、スピンナ等で塗布」することが記載されており、スピンナで塗布することは、本願発明１の「スピン掛け」に相当する。また、ドープされたＳＯＧ層の塗布を、スピン掛けにより行うことは、当該技術分野の慣用技術でもあるので、刊行物１に記載の発明におけるリン・シリカフィルム１１をウェハー表面に塗布することを、スピン掛けにより行うことは、当業者が、通常行うことと認められ、格別なことではない。
イ）相違点２について
　本願発明１の「（ｂ）前記基板上におけるエミッタ及びコレクタのコンタクトを形成するための第１領域をエマルジョンで覆うことにより確定するステップと、（ｃ）前記基板上における前記ＳＯＧ層の第２領域を残して前記第１領域を除去するステップ」とは、上記「第４」で判断したように、特許を受けようとする発明の構成に欠くことができない事項が不明りょうである。
　そのため、これら（ｂ）と（ｃ）のステップのうち、ある程度理解可能な部分について検討することにする。
　上記（ｂ）のステップでは、前記基板上におけるエミッタ及びコレクタのコンタクトを形成するための領域を確定しているが、刊行物１に記載の発明では、エミッタ拡散窓とコレクタ・コンタクト拡散窓を設けているので、実質的に、エミッタ及びコレクタのコンタクトを形成するための領域を確定していることになり、格別な差異は見当たらない。
　上記（ｃ）のステップでは、前記基板上における前記ＳＯＧ層の一部を残してその他の部分を除去しているが、刊行物１に記載の発明では、リン−金シリカフィルム９については、フォトレジスト１０で被われていない領域のリン−金シリカフィルム９をプラズマエッチングしているので、前記基板上における前記ＳＯＧ層の一部を残してその他の部分を除去していることに相当するので、格別な差異は見当たらないが、リン・シリカフィルム１１については、ウェハー表面に塗布するにあたり、エミッタ拡散窓とコレクタ・コンタクト拡散窓の両方の拡散窓部分に、塗布しているので、一部を残してその他の部分を除去してはいない。
　この点について、刊行物３には、「塗布拡散法では、シリコン基板にシリコン酸化膜を成長させた後、フォトリソ技術でパターニングして、次に不純物を含む液体をスピンナ等で塗布してから、熱拡散するのが一般的である。以下に従来のアンチモン塗布拡散法について説明する。
　第２図は従来の塗布拡散法を示すものである。第２図において、１１はシリコン基板、１２はパターニングされたシリコン酸化膜、１３は不純物を含んだシリカ塗布膜、１４は不純物拡散層であり図○１〜○４は、半導体装置の断面図であり、塗布拡散法の順序が示されている。
　以上のように構成された半導体装置の製造法について、以下その方法を説明する。
　まず、○１　シリコン基板１１をＯ２雰囲気中で９００〜１１００℃に加熱し、シリコン酸化膜を成長させる。○２　シリコン酸化膜を所望の形に、露光、エツチングして、パターニングする。○３　その後、不純物を含んだシリカ塗布剤をスピンナ等で塗布し、不純物を含んだシリカ塗布膜１３を形成する。○４　更に、酸化性ガス雰囲気９００〜１２５０℃に加熱し、不純物拡散層１４を形成した後、不純物を含んだシリカ塗布膜１３をエッチングする。」（第１頁左下欄第２０行〜第２頁左上欄第２行）ことが記載されており、この部分の記載は、塗布拡散法としては、刊行物１に記載の、「リン・シリカフィルム１１は、ウェハー表面に塗布するにあたり、エミッタ拡散窓とコレクタ・コンタクト拡散窓の両方の拡散窓部分に、塗布している」ことと、同様である。また、刊行物３には、「本発明（１）の一実施例について図面を参照しながら説明する。第１図は本発明の一実施例におけるアンチモンの塗布拡散法を示すものである。第１図において、１はシリコン基板、２はアンチモンを含んだシリカ塗布膜、３はシリコン酸化膜、４はアンチモン拡散層、図○１〜○４は、半導体装置の断面図で本発明による塗布拡散法の順序を示したものである。
　本発明（２）は、不純物シリカ塗布溶液に、レジスト等感光性を有する有機物を混入して、感光性を持つようにした不純物塗布剤である。本塗布剤は、塗布，乾燥した塗布膜に、フォトマスクを使用し、露光，エッチングすることにより、所望の形状にパターニングすることができる。
　以上のように構成されたアンチモンの塗布拡散法について、以下その方法を説明する。
　○１　シリコン基板１に感光性を有するアンチモンシリカ塗布剤を、スピンナ等で塗布し、充分乾燥させアンチモンを含んだシリカ塗布膜２を形成する。○２　次に前記アンチモンシリカ塗布膜をフォトマスクを用い露光、エッチングし、所望拡散領域上にアンチモンを含むシリカ塗布膜２を残す。○３　更に、酸化性ガス雰囲気中で高温に加熱し、アンチモン拡散層４を形成する。○４　その後、アンチモンを含んだシリカ塗布膜２とシリコン酸化膜３をエッチングする。
　以上のようにアンチモンを含んだ塗布膜を拡散領域のみ残し、その他の領域は除去する。これによりローゼットの発生を防止することができる。」（第２頁右上欄第１行〜同頁左下欄第９行）ことが記載されており、この部分の記載は、塗布拡散法としては、前記基板上における前記ＳＯＧ層の一部を残してその他の部分を除去している、本願発明１の上記（ｃ）のステップの一部と同様である。
　すなわち、塗布拡散法には、刊行物３の第１図に記載のように、塗布膜を拡散領域のみ残し、その他の領域は除去してから、熱拡散する方法と、刊行物３の第２図に記載のように、シリコン基板にシリコン酸化膜を成長させた後、フォトリソ技術でパターニングして、次に不純物を含む液体をスピンナ等で塗布してから、熱拡散する方法とがあり、いずれも、公知ないし周知である。
　したがって、熱拡散するにあたり、本願発明１の上記（ｃ）のステップのように、前記基板上における前記ＳＯＧ層の一部を残してその他の部分を除去するか、刊行物１の記載のように、リン・シリカフィルム１１を、ウェハー表面に塗布するにあたり、エミッタ拡散窓とコレクタ・コンタクト拡散窓の両方の拡散窓部分に、塗布するかは、当業者が適宜選択できた程度のことと認められる。
　また、本願発明１の「（ｄ）前記ＳＯＧ層を前記ドープパントにより高濃度化するステップ」については、刊行物１に記載の発明においては、「シリカフィルムは高濃度のリンを含んでいる」（第２頁右上欄第１８〜１９行）ものであり、このように、ドーパントがすでに必要とされる高濃度であれば、不要なステップであり、また、高濃度化の程度も不明であることから、当業者が、必要に応じて適宜選択できた程度のステップと認められる。
ウ）相違点３について
　刊行物１に記載の発明は、「シリカフィルムは高濃度のリンを含んでいるので、アルカリイオンのゲッターとして働くので、そのままエミッタ酸化膜として使用することができる。」（第２頁右上欄第１８行〜同頁左下欄第１行）ものであり、「このあと、コンタクトＰＲ・・・を行う」（第２頁左下欄第１〜２行）ので、本願発明１のエミッタ形成領域部に相当する部分に穴を開ける際に、シリカフィルムに穴を開けることになる。
　また、刊行物３には、「○３　更に、酸化性ガス雰囲気中で高温に加熱し、アンチモン拡散層４を形成する。○４　その後、アンチモンを含んだシリカ塗布膜２とシリコン酸化膜３をエッチングする。」（第２頁左下欄第３〜６行）ことが記載されており、第１図を参照すると、拡散層形成後のシリカ塗布膜２とシリコン酸化膜３のエッチングにより、シリカ塗布膜２とシリコン酸化膜３は、除去されていることが、示されている。
　さらに、刊行物２には、「第１図（ｃ）に示すように、・・・第１パターン酸化膜１１を選択的にエッチングしてＮＰＮトランジスタのエミッタ拡散窓２８ａ及びコレクタ拡散窓２９ａ並びにＮＭＯＳトランジスタのソース・ドレイン拡散窓３０ａを形成する。次いで、これらの拡散窓２８ａ，２９ａ，３０ａを覆うようにして全面に厚さが１０００乃至３０００Åの第２多結晶シリコン層１３を成長させた後、例えば、ヒ素をイオン注入することにより、第２多結晶シリコン層１３の全域にＮ型の不純物をドープする。次いで、第２多結晶シリコン層１３上に、例えば、ＣＶＤ法を使用して、厚さが約３０００Åのヒ素押込用酸化膜２７を形成した後、温度が約９５０℃の窒素ガス雰囲気中において５０乃至１５０分間熱処理することにより、表面濃度が１０２０乃至１０２１ｃｍ−３、深さが約０．２μｍのＮ＋型エミッタ領域２８、Ｎ＋型コレクタコンタクト領域２９及びＮ＋型ソース・ドレイン領域３０を形成する。
　次に、第１図（ｄ）に示すように、第２多結晶シリコン層１３をパターニングして、エミッタ拡散窓２８ａ近傍のエミッタ電極領域２８ｂ及びコレクタ拡散窓２９ａ近傍のコレクタ電極領域２９ｂのみ残存させて他の領域をエッチンク除去した後、露出している第１パターン酸化膜１１を全面除去し、更に、全面を酸化して新たに厚さが約２００Åの第２パターン酸化膜３１を形成する。
　次いで、第１図（ｅ）に示すように、厚さが約１μｍの絶縁用のＢＰＳＧ膜１９を成長させた後、このＢＰＳＧ膜１９及び第２パターン酸化膜３１を選択的に開孔し、アルミニウムを蒸着することにより、ＮＰＮトランジスタのエミッタ電極２０、ベース電極２１及びコレクタ電極２２並びにＮＭＯＳトランジスタのソース・ドレイン電極２３を形成する。」（第４頁右下欄第１行〜第５頁左上欄第１８行）ことが記載されており、特に、全面を酸化して新たに厚さが約２００Åの第２パターン酸化膜３１を形成し、厚さが約１μｍの絶縁用のＢＰＳＧ膜１９を成長させた後、このＢＰＳＧ膜１９及び第２パターン酸化膜３１を選択的に開孔することが示されている。ここで、第２パターン酸化膜３１は、第１図（ｄ）を参照すると、Ｐ型ベース領域１２部分等を有する半導体の基板に接して形成されており、本願発明１の「前記基盤上における半導体デバイスの形成領域」に相当する部分に形成されていることになり、第２パターン酸化膜３１が実質上バリア層の機能を有し、ＢＰＳＧ膜１９からリンと硼素が半導体の基盤に拡散することを防止できることは、当業者に明らかであり、この点は、例えば、特開平２−２００５７号公報にも、「ＢＰＳＧ膜１６の下にバリア用酸化膜２０が形成されているため、ＢＰＳＧ膜１６中のリンが酸化膜１０Ａを通して多結晶シリコン層１２やエピタキシャル層中に拡散することはなくなる」（第３頁右上欄第１７行〜同頁左下欄第１行）と記載されている。
　してみると、刊行物１に記載の発明のように、シリカフィルムを、そのままエミッタ酸化膜として使用し、本願発明１のエミッタ形成領域部に相当する部分に穴を開ける際に、シリカフィルムに穴を開けることに代えて、刊行物３に記載のように、シリカ塗布膜（シリカフィルムと同義語）を除去し、あらためて、刊行物２に記載のように、バリア層として機能する酸化膜を形成し、その上に絶縁用のＢＰＳＧ膜を成長させた後、このＢＰＳＧ膜及びバリア層として機能する酸化膜を選択的に開孔し、本願発明１の「（ｆ）前記ＳＯＧ層の前記第２領域を取り除くステップと、（ｇ）前記基盤上における半導体デバイスの形成領域にバリア層を形成するステップと、（ｈ）前記バリア層の上にＢＰＳＧ層を形成するステップと、（ｉ）前記半導体デバイスのエミッタ形成領域部に前記バリア層と前記ＢＰＳＧ層を貫通する穴を開けるステップ」を構成することは、当業者が適宜なし得た程度のことと認められる。
　したがって、本願発明１は、刊行物１ないし３に記載された発明に基づいて、当業者が容易に発明をすることができたものである。
　
　
第６　むすび
　以上のとおり、本願は、特許法第３６条第５項第２号に規定する要件を満たしておらず、また、本願の請求項１に係る発明は、刊行物１ないし３に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができないので、本願の請求項２ないし９に係る発明についての判断をするまでもなく、本願は、前置審査で通知した上記拒絶の理由によって拒絶をすべきものである。
　よって、結論のとおり審決する。