【手続補正書】
【提出日】平成24年6月27日(2012.6.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１乃至第４のトランジスタと、第１乃至第３のパッドと、第１乃至第４のアナログスイッチと、第１乃至第４のＮＯＲ回路と、第１乃至第８のインバータと、を有し、
前記第１のトランジスタのゲートは、前記第１のアナログスイッチの第１の端子と電気的に接続されており、
前記第２のトランジスタのゲートは、前記第２のアナログスイッチの第１の端子と電気的に接続されており、
前記第３のトランジスタのゲートは、前記第３のアナログスイッチの第１の端子と電気的に接続されており、
前記第４のトランジスタのゲートは、前記第４のアナログスイッチの第１の端子と電気的に接続されており、
前記第１のパッドは、前記第１のアナログスイッチの第２の端子と電気的に接続されており、
前記第１のパッドは、前記第２のアナログスイッチの第２の端子と電気的に接続されており、
前記第１のパッドは、前記第３のアナログスイッチの第２の端子と電気的に接続されており、
前記第１のパッドは、前記第４のアナログスイッチの第２の端子と電気的に接続されており、
前記第１のＮＯＲ回路の出力端子は、前記第１のアナログスイッチの非反転端子と電気的に接続されており、
前記第２のＮＯＲ回路の出力端子は、前記第２のアナログスイッチの非反転端子と電気的に接続されており、
前記第３のＮＯＲ回路の出力端子は、前記第３のアナログスイッチの非反転端子と電気的に接続されており、
前記第４のＮＯＲ回路の出力端子は、前記第４のアナログスイッチの非反転端子と電気的に接続されており、
前記第１のＮＯＲ回路の出力端子は、前記第１のインバータの入力端子と電気的に接続されており、
前記第２のＮＯＲ回路の出力端子は、前記第２のインバータの入力端子と電気的に接続されており、
前記第３のＮＯＲ回路の出力端子は、前記第３のインバータの入力端子と電気的に接続されており、
前記第４のＮＯＲ回路の出力端子は、前記第４のインバータの入力端子と電気的に接続されており、
前記第１のインバータの出力端子は、前記第１のアナログスイッチの反転端子と電気的に接続されており、
前記第２のインバータの出力端子は、前記第２のアナログスイッチの反転端子と電気的に接続されており、
前記第３のインバータの出力端子は、前記第３のアナログスイッチの反転端子と電気的に接続されており、
前記第４のインバータの出力端子は、前記第４のアナログスイッチの反転端子と電気的に接続されており、
前記第２のパッドは、前記第１のＮＯＲ回路の第１の入力端子と電気的に接続されており、
前記第３のパッドは、前記第１のＮＯＲ回路の第２の入力端子と電気的に接続されており、
前記第２のパッドは、前記第５のインバータの入力端子と電気的に接続されており、
前記第５のインバータの出力端子は、前記第２のＮＯＲ回路の第１の入力端子と電気的に接続されており、
前記第３のパッドは、前記第２のＮＯＲ回路の第２の入力端子と電気的に接続されており、
前記第２のパッドは、前記第３のＮＯＲ回路の第１の入力端子と電気的に接続されており、
前記第３のパッドは、前記第６のインバータの入力端子と電気的に接続されており、
前記第６のインバータの出力端子は、前記第３のＮＯＲ回路の第２の入力端子と電気的に接続されており、
前記第２のパッドは、前記第７のインバータの入力端子と電気的に接続されており、
前記第７のインバータの出力端子は、前記第４のＮＯＲ回路の第１の入力端子と電気的に接続されており、
前記第３のパッドは、前記第８のインバータの入力端子と電気的に接続されており、
前記第８のインバータの出力端子は、前記第４のＮＯＲ回路の第２の入力端子と電気的に接続されていることを特徴とする半導体装置。
【請求項２】
第１乃至第４のトランジスタと、第１乃至第３のパッドと、第１乃至第４のアナログスイッチと、第１乃至第４のＮＯＲ回路と、第１乃至第８のインバータと、を有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第１のアナログスイッチの第１の端子と電気的に接続されており、
前記第２のトランジスタのソース又はドレインの一方は、前記第２のアナログスイッチの第１の端子と電気的に接続されており、
前記第３のトランジスタのソース又はドレインの一方は、前記第３のアナログスイッチの第１の端子と電気的に接続されており、
前記第４のトランジスタのゲートは、前記第４のアナログスイッチの第１の端子と電気的に接続されており、
前記第１のパッドは、前記第１のアナログスイッチの第２の端子と電気的に接続されており、
前記第１のパッドは、前記第２のアナログスイッチの第２の端子と電気的に接続されており、
前記第１のパッドは、前記第３のアナログスイッチの第２の端子と電気的に接続されており、
前記第１のパッドは、前記第４のアナログスイッチの第２の端子と電気的に接続されており、
前記第１のＮＯＲ回路の出力端子は、前記第１のアナログスイッチの非反転端子と電気的に接続されており、
前記第２のＮＯＲ回路の出力端子は、前記第２のアナログスイッチの非反転端子と電気的に接続されており、
前記第３のＮＯＲ回路の出力端子は、前記第３のアナログスイッチの非反転端子と電気的に接続されており、
前記第４のＮＯＲ回路の出力端子は、前記第４のアナログスイッチの非反転端子と電気的に接続されており、
前記第１のＮＯＲ回路の出力端子は、前記第１のインバータの入力端子と電気的に接続されており、
前記第２のＮＯＲ回路の出力端子は、前記第２のインバータの入力端子と電気的に接続されており、
前記第３のＮＯＲ回路の出力端子は、前記第３のインバータの入力端子と電気的に接続されており、
前記第４のＮＯＲ回路の出力端子は、前記第４のインバータの入力端子と電気的に接続されており、
前記第１のインバータの出力端子は、前記第１のアナログスイッチの反転端子と電気的に接続されており、
前記第２のインバータの出力端子は、前記第２のアナログスイッチの反転端子と電気的に接続されており、
前記第３のインバータの出力端子は、前記第３のアナログスイッチの反転端子と電気的に接続されており、
前記第４のインバータの出力端子は、前記第４のアナログスイッチの反転端子と電気的に接続されており、
前記第２のパッドは、前記第１のＮＯＲ回路の第１の入力端子と電気的に接続されており、
前記第３のパッドは、前記第１のＮＯＲ回路の第２の入力端子と電気的に接続されており、
前記第２のパッドは、前記第５のインバータの入力端子と電気的に接続されており、
前記第５のインバータの出力端子は、前記第２のＮＯＲ回路の第１の入力端子と電気的に接続されており、
前記第３のパッドは、前記第２のＮＯＲ回路の第２の入力端子と電気的に接続されており、
前記第２のパッドは、前記第３のＮＯＲ回路の第１の入力端子と電気的に接続されており、
前記第３のパッドは、前記第６のインバータの入力端子と電気的に接続されており、
前記第６のインバータの出力端子は、前記第３のＮＯＲ回路の第２の入力端子と電気的に接続されており、
前記第２のパッドは、前記第７のインバータの入力端子と電気的に接続されており、
前記第７のインバータの出力端子は、前記第４のＮＯＲ回路の第１の入力端子と電気的に接続されており、
前記第３のパッドは、前記第８のインバータの入力端子と電気的に接続されており、
前記第８のインバータの出力端子は、前記第４のＮＯＲ回路の第２の入力端子と電気的に接続されていることを特徴とする半導体装置。
【請求項３】
第１乃至第４のトランジスタと、パッドと、第１乃至第４のアナログスイッチと、を有し、
前記第１のトランジスタのゲートは、前記第１のアナログスイッチの第１の端子と電気的に接続されており、
前記第２のトランジスタのゲートは、前記第２のアナログスイッチの第１の端子と電気的に接続されており、
前記第３のトランジスタのゲートは、前記第３のアナログスイッチの第１の端子と電気的に接続されており、
前記第４のトランジスタのゲートは、前記第４のアナログスイッチの第１の端子と電気的に接続されており、
前記パッドは、前記第１のアナログスイッチの第２の端子と電気的に接続されており、
前記パッドは、前記第２のアナログスイッチの第２の端子と電気的に接続されており、
前記パッドは、前記第３のアナログスイッチの第２の端子と電気的に接続されており、
前記パッドは、前記第４のアナログスイッチの第２の端子と電気的に接続されており、
前記第１のアナログスイッチが導通状態、前記第２のアナログスイッチが非導通状態、前記第３のアナログスイッチが非導通状態、前記第４のアナログスイッチが非導通状態となることができる機能を有し、
前記第１のアナログスイッチが非導通状態、前記第２のアナログスイッチが導通状態、前記第３のアナログスイッチが非導通状態、前記第４のアナログスイッチが非導通状態となることができる機能を有し、
前記第１のアナログスイッチが非導通状態、前記第２のアナログスイッチが非導通状態、前記第３のアナログスイッチが導通状態、前記第４のアナログスイッチが非導通状態となることができる機能を有し、
前記第１のアナログスイッチが非導通状態、前記第２のアナログスイッチが非導通状態、前記第３のアナログスイッチが非導通状態、前記第４のアナログスイッチが導通状態となることができる機能を有することを特徴とする半導体装置。
【請求項４】
第１乃至第４のトランジスタと、パッドと、第１乃至第４のアナログスイッチと、を有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第１のアナログスイッチの第１の端子と電気的に接続されており、
前記第２のトランジスタのソース又はドレインの一方は、前記第２のアナログスイッチの第１の端子と電気的に接続されており、
前記第３のトランジスタのソース又はドレインの一方は、前記第３のアナログスイッチの第１の端子と電気的に接続されており、
前記第４のトランジスタのソース又はドレインの一方は、前記第４のアナログスイッチの第１の端子と電気的に接続されており、
前記パッドは、前記第１のアナログスイッチの第２の端子と電気的に接続されており、
前記パッドは、前記第２のアナログスイッチの第２の端子と電気的に接続されており、
前記パッドは、前記第３のアナログスイッチの第２の端子と電気的に接続されており、
前記パッドは、前記第４のアナログスイッチの第２の端子と電気的に接続されており、
前記第１のアナログスイッチが導通状態、前記第２のアナログスイッチが非導通状態、前記第３のアナログスイッチが非導通状態、前記第４のアナログスイッチが非導通状態となることができる機能を有し、
前記第１のアナログスイッチが非導通状態、前記第２のアナログスイッチが導通状態、前記第３のアナログスイッチが非導通状態、前記第４のアナログスイッチが非導通状態となることができる機能を有し、
前記第１のアナログスイッチが非導通状態、前記第２のアナログスイッチが非導通状態、前記第３のアナログスイッチが導通状態、前記第４のアナログスイッチが非導通状態となることができる機能を有し、
前記第１のアナログスイッチが非導通状態、前記第２のアナログスイッチが非導通状態、前記第３のアナログスイッチが非導通状態、前記第４のアナログスイッチが導通状態となることができる機能を有することを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記第１のアナログスイッチは、複数の第１のＮ型トランジスタと、複数の第１のＰ型トランジスタと、を有し、
前記複数の第１のＮ型トランジスタは並列接続されており、
前記複数の第１のＰ型トランジスタは並列接続されており、
前記第２のアナログスイッチは、複数の第２のＮ型トランジスタと、複数の第２のＰ型トランジスタと、を有し、
前記複数の第２のＮ型トランジスタは並列接続されており、
前記複数の第２のＰ型トランジスタは並列接続されており、
前記第３のアナログスイッチは、複数の第３のＮ型トランジスタと、複数の第３のＰ型トランジスタと、を有し、
前記複数の第３のＮ型トランジスタは並列接続されており、
前記複数の第３のＰ型トランジスタは並列接続されており、
前記第４のアナログスイッチは、複数の第４のＮ型トランジスタと、複数の第４のＰ型トランジスタと、を有し、
前記複数の第４のＮ型トランジスタは並列接続されており、
前記複数の第４のＰ型トランジスタは並列接続されていることを特徴とする半導体装置。
【請求項６】
複数のトランジスタのゲートにそれぞれ振り分け回路を介して電気的に接続された１つのパッドを有し、
前記振り分け回路のうち１つが導通状態となるとき、他の前記振り分け回路は非導通状態となることを特徴とする半導体装置。
【請求項７】
複数のトランジスタのソース又はドレインの一方にそれぞれ振り分け回路を介して電気的に接続された１つのパッドを有し、
前記振り分け回路のうち１つが導通状態となるとき、他の前記振り分け回路は非導通状態となることを特徴とする半導体装置。
【請求項８】
複数のトランジスタのゲートにそれぞれ振り分け回路を介して電気的に接続された１つのパッドを有し、
前記振り分け回路は、少なくともアナログスイッチと、インバータ回路と、選択回路と、を有し、
前記選択回路の出力端子は、前記アナログスイッチの非反転素子と電気的に接続されているとともに、前記アナログスイッチの反転素子と前記インバータ回路を介して電気的に接続されており、
前記アナログスイッチの入力端子は、前記パッドと電気的に接続されており、
前記アナログスイッチの出力端子は、前記トランジスタと電気的に接続されており、
前記選択回路のうち１つの出力が１（Ｈｉｇｈ）となるとき、他の選択回路の出力は０（Ｌｏｗ）となることを特徴とする半導体装置。
【請求項９】
複数のトランジスタのソース又はドレインの一方にそれぞれ振り分け回路を介して電気的に接続された１つのパッドを有し、
前記振り分け回路は、少なくともアナログスイッチと、インバータ回路と、選択回路と、を有し、
前記選択回路の出力端子は、前記アナログスイッチの非反転素子と電気的に接続されているとともに、前記アナログスイッチの反転素子と前記インバータ回路を介して電気的に接続されており、
前記アナログスイッチの入力端子は、前記パッドと電気的に接続されており、
前記アナログスイッチの出力端子は、前記トランジスタと電気的に接続されており、
前記選択回路のうち１つの出力が１（Ｈｉｇｈ）となるとき、他の選択回路の出力は０（Ｌｏｗ）となることを特徴とする半導体装置。