【事件の表示】
　特願２００５−　４４０１３「画像処理装置」拒絶査定不服審判事件〔平成１８年　８月３１日出願公開、特開２００６−２２７４９８〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成１７年２月２１日の出願であって、平成１９年８月１０日付けで特許請求の範囲についての手続補正がなされ、平成１９年１２月４日付け（送達：同年同月１１日）で拒絶査定がなされ、これに対し、平成２０年１月１０日に拒絶査定不服審判が請求されるとともに、同年２月１２日付けで特許請求の範囲についての手続補正（以下「本件補正」という。）がなされたものである。
　
第２　本件補正についての補正却下の決定
［補正却下の決定の結論］
　　本件補正を却下する。
［理由］
１　本件補正の内容
　本件補正は、以下の（１）に示される本件補正前の特許請求の範囲を、以下の（２）に示される本件補正後の特許請求の範囲に補正するものである。
（１）本件補正前の特許請求の範囲
　「【請求項１】
　スプライト属性データに基づきスプライトを描画する際の元となる複数のスプライトパターンのデータを記憶するとともに、表示装置に表示するための表示データを記憶する記憶装置とデータ授受可能に接続された画像処理装置において、
　ラインバッファと、
　前記スプライトパターンのデータを前記記憶装置から読み出して該データに基づく表示データを前記ラインバッファに描画し、該描画した表示データを前記記憶装置に備わるフレームバッファに描画するスプライト処理回路と、
　前記記憶装置の前記フレームバッファに描画された表示データを取り出して前記表示装置に該表示データに基づく表示を行う表示処理回路と、
　を備え、
　前記スプライト処理回路は、前記表示装置の表示ラインごとに描画処理が行われるものであり、
　各表示ラインの描画処理は、
　前記スプライト属性データに基づいて、前記表示ラインの描画に使用されるスプライトパターンのデータを前記記憶装置から読み出し、該読み出したスプライトパターンのデータと前記スプライト属性データに基づいて表示データを前記ラインバッファに描画する処理と、
　当該表示ラインの描画処理が終了したときに前記ラインバッファ内の表示データを前記フレームバッファに転送する処理と、を含み、
　各表示ラインの描画処理は、前記表示装置の１表示ラインの表示時間とは非同期で行われる
　ことを特徴とする画像処理装置。
　　【請求項２】
　前記ラインバッファは２つのラインバッファから構成されていることを特徴とする請求項１記載の画像処理装置。」
　
（２）本件補正後の特許請求の範囲
　「【請求項１】
　スプライト属性データに基づきスプライトを描画する際の元となる複数のスプライトパターンのデータを記憶するとともに、表示装置に表示するための表示データを記憶
し、前記スプライトパターンのデータの読み出し、前記表示データの書き込み、及び前記表示データの読み出しが時分割で行われる
　ラインバッファと、
　前記スプライトパターンのデータを前記記憶装置から読み出して該データに基づく表示データを前記ラインバッファに描画し、該描画した表示データを前記記憶装置に備わるフレームバッファに描画するスプライト処理回路と、
　前記記憶装置の前記フレームバッファに描画された表示データを取り出して前記表示装置に該表示データに基づく表示を行う表示処理回路と、
　を備え、
　前記スプライト処理回路は、前記表示装置の表示ラインごとに描画処理が行われるものであり、
　各表示ラインの描画処理は、
　前記スプライト属性データに基づいて、前記表示ラインの描画に使用されるスプライトパターンのデータを前記記憶装置から読み出し、該読み出したスプライトパターンのデータと前記スプライト属性データに基づいて表示データを前記ラインバッファに描画する処理と、
　当該表示ラインの描画処理が終了したときに前記ラインバッファ内の表示データを前記フレームバッファに転送する処理と、を含み、
　各表示ラインの描画処理は、前記表示装置の１表示ラインの表示時間とは非同期で行われる
　ことを特徴とする画像処理装置。
　　【請求項２】
　前記ラインバッファは２つのラインバッファから構成されていることを特徴とする請求項１記載の画像処理装置。」
　
　なお、アンダーラインは、補正箇所を示すために請求人が付したものである。
　
２　本件補正についての当審の判断
　本件補正は、補正前の請求項１に記載された発明を特定するために必要な事項である「記憶装置」に関して、「前記スプライトパターンのデータの読み出し、前記表示データの書き込み、及び前記表示データの読み出しが時分割で行われる」との限定を付加するものである。
　したがって、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号に規定する特許請求の範囲の減縮を目的とするものと認められる。
　そこで、本件補正後の請求項１に記載された事項により特定される発明（以下、「本願補正発明」という。）が、特許出願の際独立して特許を受けることができるものであるかどうか（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する特許法第１２６条第５項の規定に適合するか）について、以下検討する。
　
（１）引用例の記載事項・引用発明
　原査定の拒絶の理由に引用され、本願の出願前に頒布された刊行物である特開２００５−２７７９７号公報（公開日：平成１７年２月３日　以下、「引用例」という。）には、図面とともに以下の事項が記載されている。
　
（ａ）　「【０００１】
【発明の属する技術分野】
本発明は、遊技機、および、その画像表示装置に関する。
【０００２】
【従来の技術】
・・・・・これらの遊技機の画像表示装置は、遊技の進行を制御する主制御装置からの指示に基づいて画像表示部における動画像の表示態様を選定する表示制御プロセッサ、選定された表示態様を画像表示部に表示するための描画データを生成する画像表示プロセッサ（Ｖｉｄｅｏ  Ｄｉｓｐｌａｙ  Ｐｒｏｃｅｓｓｏｒ、以下、ＶＤＰという）、ＶＤＰによって描画データの生成に用いられる複数の基本画像データを不揮発的に記憶するＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）を備える。」
　
（ｂ）　「【００１４】
【発明の実施の形態】
・・・・・以下本発明を適用した遊技機の一つとして、遊技の進行に応じて動画像を表示するパチンコ機について、次の順序で説明する。
目次
Ａ．実施例
Ａ−（１）．パチンコ機１０の構成
Ａ−（２）．表示制御部３０の構成
Ａ−（３）．表示制御部３０のメモリ構成
Ａ−（４）．表示制御プロセッサ部３１におけるＣＰＵ３１１の制御データ生成処理
Ａ−（５）．表示制御プロセッサ部３１におけるＣＰＵ３１１の外部画像データ生成処理
Ａ−（６）．ＶＤＰ部３３におけるＶＤＰ３３０の変形画像データ生成処理
Ａ−（７）．ＶＤＰ部３３におけるＶＤＰ３３０の描画データ生成処理
Ｂ．その他の実施形態」
　
（ｃ）　「【００１７】
・・・・・表示制御部３０は、主制御部２０の制御信号に基づいて、ＬＣＤ３５における画像表示を制御する画像表示装置である。・・・・・
【００１８】
Ａ−（２）．表示制御部３０の構成：
次に、表示制御部３０の構成について説明する。図３は、表示制御部３０の内部構成を示すブロック図である。表示制御部３０は、主制御部２０からの制御信号に基づいてＬＣＤ３５における表示態様を選定するＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）３１１を備えた表示制御プロセッサ部３１と、ＣＰＵ３１１が選定した表示態様をＬＣＤ３５に表示するための描画データを生成するＶＤＰ３３０を備えたＶＤＰ部３３とによって構成されている。・・・・・
【００１９】
表示制御プロセッサ部３１のＣＰＵ３１１は、選定した表示態様を実現する描画データの生成条件を規定した描画パラメータを生成する。描画パラメータとしては、描画の色彩情報を規定したカラーパレットデータ，スプライトの描画条件を規定したスプライト属性データ，バックグラウンドの描画条件を規定したバックグラウンド属性データを生成する。ＶＤＰ部３３のＶＤＰ３３０は、描画パラメータに基づいて、画像データを合成して描画データを生成する。この画像データとしては、不揮発的に記憶された基本画像データとして、スプライトの画像パターンであるキャラクタ画像データと、バックグラウンドの画像パターンであるバックグラウンド画像データとが記憶されている。本実施例のＶＤＰ３３０は、画像データとして、これらの基本画像データに加えて、表示制御プロセッサ部３１において生成される外部画像データ、および、ＶＤＰ部３３において生成される変形画像データを合成して描画データを生成することができる。外部画像データおよび変形画像データは、基本画像データを所定の画像処理によって変形した画像データである。」
　
（ｄ）　「【００２１】
表示制御部３０を構成するＶＤＰ部３３は、ＶＤＰ３３０の他，基本画像データを不揮発的に記憶するキャラクタＲＯＭ３４０を備える。ＶＤＰ３３０は、ＶＤＰ部３３における種々の制御処理を行うＶＤＰコントローラ３３１、カラーパレットデータを記憶するカラーパレットテーブル３３２ｃ、スプライト属性データを記憶するスプライト属性テーブル３３２ｓ、バックグラウンド属性データを記憶するバックグラウンド属性テーブル３３２ｂ、キャラクタＲＯＭ３４０とのインターフェースであるＲＯＭインターフェース３３３、変形画像データを揮発的に記憶する変形画像ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）３３４、外部画像データを揮発的に記憶する外部画像ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）３３５、生成した描画データをＬＣＤ３５における動画像表示の走査線（ライン）単位で蓄えるラインバッファ３３６、ラインバッファ３３６の描画データを映像信号に変換してＬＣＤ３５に出力するＲＡＭＤＡＣ（ＲＡＭ  Ｄｉｇｉｔａｌ  Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ）３３７を備える。・・・・・
【００２２】
ＶＤＰコントローラ３３１，カラーパレットテーブル３３２ｃ，スプライト属性テーブル３３２ｓ，バックグラウンド属性テーブル３３２ｂ，ＲＯＭインターフェース３３３を介したキャラクタＲＯＭ３４０，外部画像ＤＲＡＭ３３５，ＤＭＡコントローラ３８４は、ＶＤＰ３３０に設けられたバス３８２にそれぞれ接続され、このバス３８２を介して種々のデータのやり取りが可能とされている。」
　
（ｅ）　「【００２４】
ＶＤＰ部３３のキャラクタＲＯＭ３４０のメモリ構成を図５に示した。図５は、ＶＤＰ部のキャラクタＲＯＭ３４０のメモリ構成を模式的に示す説明図である。キャラクタＲＯＭ３４０には、基本画像データとしてキャラクタ画像データおよびバックグラウンド画像データが不揮発的に記憶されている。キャラクタ画像データとして３００個のキャラクタ画像データＧｃ１〜Ｇｃ３００が記憶され、バックグラウンド画像データとして５０個のバックグラウンド画像データＧｂ１〜Ｇｂ５０が記憶されている。」
　
（ｆ）　「【００２７】
ＶＤＰ部３３のスプライト属性テーブル３３２ｓのメモリ構成を図８に示した。図８は、ＶＤＰ部３３のスプライト属性テーブル３３２ｓのメモリ構成を模式的に示す説明図である。スプライト属性テーブル３３２ｓには、スプライト属性データとしてｎ個のスプライト属性データＡｓｊ（ｊ＝１，２，…，ｎ）が記憶される。それぞれのスプライト属性データには、垂直表示位置データＤＶｊ，表示画像識別データＤＰｊ，カラー識別データＤＣｊ，水平表示位置データＤＨｊなどが記憶される。垂直表示位置データＤＶｊは、そのスプライト画像のＬＣＤ３５上における垂直方向の表示位置を指定するデータである。表示画像識別データＤＰｊは、そのスプライト画像データの記憶場所、すなわち、キャラクタＲＯＭ３４０におけるキャラクタ画像データＧｃ１〜Ｇｃ３００、変形画像ＳＲＡＭ３３４における変形画像データＧｉ１〜Ｇｉ５、外部画像ＤＲＡＭ３３５における外部画像データＧｏ１〜Ｇｏ５のうちのいずれかを識別するためのデータである。カラー識別データＤＣｊは、そのスプライト画像のＬＣＤ３５上における画素のカラーデータとして、カラーパレットテーブル３３２ｃに記憶されたカラーパレットデータのカラーグループを指定するデータである。水平表示位置データＤＨｊは、そのスプライト画像のＬＣＤ３５上における水平方向の表示位置を指定するデータである。スプライト属性データＡｓｊには、これらのデータの他、拡大縮小，回転，反転などを指定するデータも記憶される。」
　
（ｇ）　「【００４１】
Ａ−（７）．ＶＤＰ部３３におけるＶＤＰ３３０の描画データ生成処理：
次に、ＶＤＰ部３３におけるＶＤＰ３３０の描画データ生成処理について説明する。図１４は、ＶＤＰ部３３におけるＶＤＰ３３０の描画データ生成処理を示すフローチャートである。ＶＤＰ３３０は、ＬＣＤ３５における表示タイミングの水平同期信号に基づいて、描画データ生成処理を開始する。処理を開始すると、スプライト属性テーブル３３２ｓに
記憶されたスプライト属性データＡｓｊ（ｊ＝１，２，…，ｎ）に基づいて、ラインバッファ３３６に描画データの書き込みを行う（ステップＳ４１０〜Ｓ４７０）。まず、垂直表示位置データＤＶｊと、描画データを生成する生成ラインの位置とを比較して、スプライト属性データＡｓｊの示すスプライトが生成ライン上にあるか否かを判断する（ステップＳ４２０）。
【００４２】
生成ライン上にあれば（ステップＳ４２０）、表示画像識別データＤＰｊに基づいて、キャラクタＲＯＭ３４０のキャラクタ画像データ，変形画像ＳＲＡＭ３３４の変形画像データ，外部画像ＤＲＡＭ３３５の外部画像データのいずれかから、画像データを読み出す（ステップＳ４３０）。その後、カラー識別データＤＣｊに基づいて、カラーパレットテーブル３３２ｃから、カラーパレットデータを読み出す（ステップＳ４４０）。その後、水平表示位置データＤＨｊに基づいて、これら読み出したデータ（ステップＳ４３０，Ｓ４４０）をラインバッファ３３６に書き込む（ステップＳ４５０）。
【００４３】
ひとつのスプライトの書き込みを終え（ステップＳ４５０）、または、そのスプライトが生成ライン上になければ（ステップＳ４２０）、全てのスプライトを処理したか否かを判断する（ステップＳ４６０）。全てのスプライトを処理していなければ（ステップＳ４６０）、次のスプライト属性データＡｓ（ｊ＋１）に基づいて同様の処理を行う。
【００４４】
一方、全てのスプライトを処理した場合には（ステップＳ４６０）、バックグラウンド処理（ステップＳ４８０）を行う。バックグラウンド処理（ステップＳ４８０）では、スプライトの処理（ステップＳ４１０〜Ｓ４７０）と同様に、バックグラウンド属性テーブル３３２ｂに記憶されたバックグラウンド属性データに基づいて、バックグラウンドのデータをラインバッファ３３６に書き込む。バックグラウンド処理（ステップＳ４８０）を行った後、描画データ生成処理を終了する。なお、これらのスプライトおよびバックグラウンドには、それぞれ表示の優先順位が設定されており、これらの表示位置が重なる場合には、ＶＤＰ３３０は、優先順位の高いものが表示されるようにラインバッファ３３６に書き込みを行う。
【００４５】
この描画データ生成処理におけるスプライトおよびバックグラウンドの書き込み（ステップＳ４５０，Ｓ４８０）によって、ラインバッファ３３６に描画データが生成される。このラインバッファ３３６に記憶された描画データは、ＲＡＭＤＡＣ３３７によって映像信号（ＲＧＢ）に変換され、ＬＣＤ３５における表示の同期信号（ＳＹＮＣ）とともに、ＬＣＤ３５へ出力される。この描画データの生成、映像信号への変換出力が、繰り返し行われることによって、ＬＣＤ３５において動画像が表示される。」
　
（ｈ）　「【００４９】
Ｂ．その他の実施形態：
以上、本発明の実施の形態について説明したが、本発明はこうした実施の形態に何ら限定されるものではなく、本発明の趣旨を逸脱しない範囲内において様々な形態で実施し得ることは勿論である。例えば、・・・・・また、ラインバッファ方式ではなく、フレームバッファ方式で描画データを生成しても良い。
【００５０】
また、ラインバッファ方式とフレームバッファ方式とを組み合わせた方式で描画データを生成しても良い。図１５は、その他の実施形態のＶＤＰ３９０の内部構成を示すブロック図である。ＶＤＰ３９０の構成は、図１５に示した通りであり、図３に示したＶＤＰ３３０の構成とほぼ同様であるが、ラインバッファ３３６とＲＡＭＤＡＣ３３７との間にフレームバッファ３９１を備えた点が異なる。このフレームバッファ３９１は、ＬＣＤ３５における動画像表示のフレーム単位で描画データを蓄えるバッファである。ＶＤＰ３９０では、ラインバッファ３３６には、１ライン分の小記憶容量ではあるが高速アクセス可能なＳＲＡＭを用いており、フレームバッファ３９１には、１フレーム分の大記憶容量であるＤＲＡＭを用いている。
【００５１】
ＶＤＰ３９０の動作は、前述のＶＤＰ３３０の動作とほぼ同様であるが、ライン単位の描画データを映像信号に変換するのではなく、フレームバッファ３９１に記憶されたフレーム単位の描画データを、映像信号に変換する点が異なる。ラインバッファ３３６において生成された１ライン分の描画データは、次々にフレームバッファ３９１に転送され、フレームバッファ３９１においてフレーム単位の描画データが生成される。このフレーム単位の描画データは、ＲＡＭＤＡＣ３３７によって映像信号に変換され、ＬＣＤ３５へ出力される。
【００５２】
かかるＶＤＰ３９０によれば、ラインバッファ方式のＶＤＰであっても、表示可能なキャラクタ（スプライトおよびバックグラウンド）の数の制約を、１ラインあたりではなく、１フレームあたりとすることができる。よって、ラインバッファ３３６のみの構成と比較して、より多くのキャラクタを表示することができる。例えば、あるラインにおいて表示されるキャラクタ数が多いため、そのラインの描画データの生成処理が１ラインの表示時間を超過したとしても、他のラインのキャラクタ数が少なければ、その処理時間の超過を１フレーム全体では相殺することができる。したがって、ラインバッファのみを備えた同じ処理速度のＶＤＰと比較して、描画性能を向上することができる。」
　
　
（ア）記載（ａ）〜（ｈ）、図面の記載からみて、引用例には、ＬＣＤ等の表示装置に表示する描画データを生成するための画像表示プロセッサ（ＶＤＰ）を備えた画像表示装置が記載されており、記載（ｃ）〜（ｇ）及び図面の図３〜図１４には、その「Ａ．実施例」として、ラインバッファ方式のＶＤＰ３３０を備えた画像表示装置が、記載（ｈ）及び図面の図１５には、「Ｂ．その他の実施形態」として、ラインバッファ方式とフレームバッファ方式とを組み合わせた方式のＶＤＰ３９０を備えた画像表示装置が記載されていると認められる。
　そして、その他の実施形態におけるＶＤＰ３９０に関して、記載（ｈ）には、その構成（図１５）は、図３に示したＶＤＰ３３０の構成とほぼ同様であるが、ラインバッファ３３６とＲＡＭＤＡＣ３３７との間にフレームバッファ３９１を備えた点が異なり、その動作については、ＶＤＰ３３０の動作とほぼ同様であるが、ライン単位の描画データを映像信号に変換するのではなく、フレームバッファ３９１に記憶されたフレーム単位の描画データを、映像信号に変換する点が異なると記載されている。
　したがって、上記ＶＤＰ３９０について理解するに当たり、ＶＤＰ３３０と異なるとした上記の構成及び動作の２点を除いて、ＶＤＰ３３０に関する記載（ｃ）〜（ｇ）及び図面の図３〜図１４の記載を参照することが許されることは明らかである。
　そこで、上記記載（ａ）〜（ｈ）及び図面に、ＶＤＰ３９０を備えた画像表示装置に関して、どのような事項が記載されているか検討する。
　
（イ）記載（ｃ）を参照すると、ＶＤＰ３９０は、スプライトの描画条件を規定したスプライト属性データを含む描画パラメータに基づいて、スプライトの画像パターンであるキャラクタ画像データを含む画像データを合成して描画データを生成することが読み取れる。
　
（ウ）記載（ｆ）、記載（ｇ）の【００４２】の記載及び図面の図１５の記載を参照すると、スプライト画像データである、キャラクタ画像データＧｃ１〜Ｇｃ３００、変形画像データＧｉ１〜Ｇｉ５及び外部画像データＧｏ１〜Ｇｏ５をそれぞれ記憶し、前記キャラクタ画像データＧｃ１〜Ｇｃ３００、変形画像データＧｉ１〜Ｇｉ５及び外部画像データＧｏ１〜Ｇｏ５の読み出しがそれぞれ行われるキャラクタＲＯＭ３４０、変形画像ＳＲＡＭ３３４及び外部画像ＤＲＡＭ３３５が読み取れる。
　
（エ）記載（ｈ）の【００５０】、【００５１】の記載から、フレームバッファ３９１は、ＬＣＤ３５における動画像表示のフレーム単位の描画データを蓄えるものであり、次々に転送される１ライン分の描画データをフレーム単位で蓄えるから、フレームバッファ３９１に、上記描画データが書き込まれることは明らかである。
　また、記載（ｈ）の【００５１】の記載によれば、フレームバッファ３９１において生成されたフレーム単位の描画データがＲＡＭＤＡＣ３３７によって映像信号に変換されるから、フレームバッファ３９１において、上記描画データの書き込み及び読み出しが順次行われることも明らかである。
　
（オ）図面の図１５の記載を参照すると、上記キャラクタＲＯＭ３４０、変形画像ＳＲＡＭ３３４、外部画像ＤＲＡＭ３３５及びフレームバッファ３９１のうちのキャラクタＲＯＭ３４０と接続され他を内蔵するＶＤＰ３９０が読み取れる。
　
（カ）上記（イ）〜（オ）で述べたことをまとめると、記載（ｃ）、（ｆ）、（ｇ）、（ｈ）、図面の図１５の記載から、
「スプライトの描画条件を規定したスプライト属性データを含む描画パラメータに基づいて描画データを生成するために合成されるスプライト画像データである、キャラクタ画像データＧｃ１〜Ｇｃ３００、変形画像データＧｉ１〜Ｇｉ５及び外部画像データＧｏ１〜Ｇｏ５をそれぞれ記憶し、前記キャラクタ画像データＧｃ１〜Ｇｃ３００、変形画像データＧｉ１〜Ｇｉ５及び外部画像データＧｏ１〜Ｇｏ５の読み出しがそれぞれ行われるキャラクタＲＯＭ３４０、変形画像ＳＲＡＭ３３４及び外部画像ＤＲＡＭ３３５、及び、ＬＣＤ３５における動画像表示のフレーム単位の描画データを記憶し、前記ＬＣＤ３５における動画像表示のフレーム単位の描画データの書き込み及び読み出しを順次行うフレームバッファ３９１のうちのキャラクタＲＯＭ３４０と接続され他を内蔵するＶＤＰ３９０」との技術事項が読み取れる。
　
（キ）記載（ｇ）、記載（ｈ）、図面の図３及び図１５の記載から、ＶＤＰ３９０は、ラインバッファ３３６、ＶＤＰコントローラ３３１を備えており、このＶＤＰコントローラ３３１は、記載（ｄ）にあるように「ＶＤＰ部３３における種々の制御処理を行う」ものであり、ＶＤＰコントローラ３３１以外のＶＤＰ部３３の構成要素はテーブル等の記憶手段、ＤＭＡコントローラ３８４、Ｉ／Ｆ、バス等であるから、ＶＤＰ３９０における処理・動作は実質的にＶＤＰコントローラ３３１によりなされるものであるということができる。
　そして、記載（ｇ）、記載（ｈ）から、ＶＤＰ３９０は、キャラクタ画像データＧｃ１〜Ｇｃ３００、変形画像データＧｉ１〜Ｇｉ５及び外部画像データＧｏ１〜Ｇｏ５をキャラクタＲＯＭ３４０、変形画像ＳＲＡＭ３３４、外部画像ＤＲＡＭ３３５からそれぞれ読み出して該各データに基づく描画データをラインバッファ３３６に描画し、該描画した描画データをフレームバッファ３９１に描画するものであり、これは上述のようにＶＤＰコントローラ３３１によりなされるから、「キャラクタ画像データＧｃ１〜Ｇｃ３００、変形画像データＧｉ１〜Ｇｉ５及び外部画像データＧｏ１〜Ｇｏ５をキャラクタＲＯＭ３４０、変形画像ＳＲＡＭ３３４、外部画像ＤＲＡＭ３３５からそれぞれ読み出して該データに基づく描画データをラインバッファ３３６に描画し、該描画した描画データをフレームバッファ３９１に描画するＶＤＰコントローラ３３１」との技術事項が読み取れる。
　
（ク）記載（ｇ）、記載（ｈ）及び図面の図１５の記載から、ＶＤＰ３９０は、フレームバッファ３９１に記憶されたフレーム単位の描画データをＲＡＭＤＡＣ３３７によって映像信号に変換し、ＬＣＤ３５における表示の同期信号（ＳＹＮＣ）とともにＬＣＤ３５へ出力することにより表示を行うこと、すなわち、「フレームバッファ３９１に記憶されたフレーム単位の描画データを映像信号に変換し、ＬＣＤ３５における表示の同期信号（ＳＹＮＣ）とともにＬＣＤ３５へ出力することにより表示を行う」との技術事項が読み取れる。
　
（ケ）記載（ｄ）には、ラインバッファ３３６に記憶される描画データについて、「生成した描画データをＬＣＤ３５における動画像表示の走査線（ライン）単位で蓄えるラインバッファ３３６」と記載されている。
　そして、このラインバッファ３３６に蓄えられる描画データ生成処理について、記載（ｇ）には、「ＶＤＰ３３０は、・・・描画データ生成処理を開始する。処理を開始すると、スプライト属性テーブル３３２ｓに記憶されたスプライト属性データＡｓｊ（ｊ＝１，２，…，ｎ）に基づいて、ラインバッファ３３６に描画データの書き込みを行う・・・スプライト属性データＡｓｊの示すスプライトが生成ライン上にあるか否かを判断する。・・・生成ライン上にあれば・・・キャラクタＲＯＭ３４０のキャラクタ画像データ，変形画像ＳＲＡＭ３３４の変形画像データ，外部画像ＤＲＡＭ３３５の外部画像データのいずれかから、画像データを読み出す・・・これら読み出したデータ・・・をラインバッファ３３６に書き込む・・・全てのスプライトを処理していなければ（ステップＳ４６０）、次のスプライト属性データＡｓ（ｊ＋１）に基づいて同様の処理を行う。・・・全てのスプライトを処理した場合には・・・描画データ生成処理を終了する。・・・この描画データ生成処理におけるスプライト・・・の書き込み（ステップＳ４５０，Ｓ４８０）によって、ラインバッファ３３６に描画データが生成される。」と記載されている。
　これらの記載から、ＬＣＤ３５における動画像表示のラインごとに描画処理が行われること、各ラインの描画処理は、スプライト属性データに基づいて、ラインの描画に使用されるキャラクタ画像データＧｃ１〜Ｇｃ３００、変形画像データＧｉ１〜Ｇｉ５及び外部画像データＧｏ１〜Ｇｏ５を、それぞれ、キャラクタＲＯＭ３４０、変形画像ＳＲＡＭ３３４、外部画像ＤＲＡＭ３３５から読み出し、該読み出したデータとスプライト属性データに基づいて描画データをラインバッファ３３６に描画する処理を含むことが読み取れる。
　また、記載（ｈ）の「ラインバッファ３３６において生成された１ライン分の描画データは、次々にフレームバッファ３９１に転送され、フレームバッファ３９１においてフレーム単位の描画データが生成される。」との記載から、ラインバッファ３３６において生成された１ライン分の描画データは、次々にフレームバッファ３９１に転送されることが読み取れる。
　そして、これらの描画処理は、上記（キ）において指摘したように、ＶＤＰコントローラ３３１によりなされるものである。
　以上のことから、「ＶＤＰコントローラ３３１は、ＬＣＤ３５における動画像表示のラインごとに描画処理が行われるものであり、各ラインの描画処理は、スプライト属性データに基づいて、ラインの描画に使用されるキャラクタ画像データＧｃ１〜Ｇｃ３００、変形画像データＧｉ１〜Ｇｉ５及び外部画像データＧｏ１〜Ｇｏ５を、それぞれ、キャラクタＲＯＭ３４０、変形画像ＳＲＡＭ３３４、外部画像ＤＲＡＭ３３５から読み出し、該読み出したデータとスプライト属性データに基づいて描画データをラインバッファ３３６に描画する処理と、ラインバッファ３３６において生成された１ライン分の描画データを、次々にフレームバッファ３９１に転送する処理と、を含む」との技術事項が読み取れる。
　
　ここで、上記「ラインバッファ３３６において生成された１ライン分の描画データを、次々にフレームバッファ３９１に転送する処理」がどのタイミングで行われるかについて検討する。
　この「転送」の処理については、上述のように、記載（ｈ）に「ラインバッファ３３６において生成された１ライン分の描画データは、次々にフレームバッファ３９１に転送され、フレームバッファ３９１においてフレーム単位の描画データが生成される。」と記載されている。
　一般に、フレームバッファへのデータの書き込みは、第１ラインのデータの書き込みからスタートして順次ラインを送り最終ラインのデータの書き込みにより１フレームのデータが書き込まれるから、上記「ラインバッファ３３６において生成された１ライン分の描画データ」が「次々にフレームバッファ３９１に転送され」るのは、各ラインにおいて、ラインバッファ３３６における１ライン分の描画データの生成が終了するごとであることは明らかである。
　そして、このことは次のことからも裏付けられる。
　すなわち、記載（ｇ）には、上記摘記したとおりの記載があり、この記載からみて、１ライン分の描画データ生成処理は、ラインにおける全てのスプライトをラインバッファ３３６に書き込むことにより終了するものである。
　そうすると、上記「ラインバッファ３３６において生成された１ライン分の描画データ」が、「次々にフレームバッファ３９１に転送され」るのは、各ラインにおいて、ラインにおける全てのスプライトをラインバッファ３３６に書き込むことにより１ライン分の描画データ生成処理が終了するごとであることは明らかである。
　以上のことから、上記「ラインバッファ３３６において生成された１ライン分の描画データを、次々にフレームバッファ３９１に転送する処理」が行われるのは、「各ラインにおいて、ラインバッファ３３６における１ライン分の描画データの生成が終了するごと」であると認められる。
　
（コ）記載（ｈ）には、「かかるＶＤＰ３９０によれば、ラインバッファ方式のＶＤＰであっても、表示可能なキャラクタ（スプライトおよびバックグラウンド）の数の制約を、１ラインあたりではなく、１フレームあたりとすることができる。よって、ラインバッファ３３６のみの構成と比較して、より多くのキャラクタを表示することができる。例えば、あるラインにおいて表示されるキャラクタ数が多いため、そのラインの描画データの生成処理が１ラインの表示時間を超過したとしても、他のラインのキャラクタ数が少なければ、その処理時間の超過を１フレーム全体では相殺することができる。」と記載されている。
　この記載によれば、ＶＤＰ３９０における各ラインの描画データの生成処理時間が１ラインの表示時間に比して長短があっても、１フレーム全体で相殺されていれば問題ないということである。
　そして、上記１ラインの表示時間は各ラインにおいて同じ時間であるから、上記各ラインの描画データの生成処理は１ラインの表示時間とは非同期の関係にあるといえる。
　したがって、「各ラインの描画データの生成処理は、１ラインの表示時間とは非同期で行われる」との技術事項が読み取れる。
　
（サ）以上のことから、引用例には、次の発明（以下、「引用発明」という。）が記載されているものと認められる。
　「スプライトの描画条件を規定したスプライト属性データを含む描画パラメータに基づいて描画データを生成するために合成されるスプライト画像データである、キャラクタ画像データＧｃ１〜Ｇｃ３００、変形画像データＧｉ１〜Ｇｉ５及び外部画像データＧｏ１〜Ｇｏ５をそれぞれ記憶し、前記キャラクタ画像データＧｃ１〜Ｇｃ３００、変形画像データＧｉ１〜Ｇｉ５及び外部画像データＧｏ１〜Ｇｏ５の読み出しがそれぞれ行われるキャラクタＲＯＭ３４０、変形画像ＳＲＡＭ３３４及び外部画像ＤＲＡＭ３３５、及び、ＬＣＤ３５における動画像表示のフレーム単位の描画データを記憶し、前記ＬＣＤ３５における動画像表示のフレーム単位の描画データの書き込み及び読み出しを順次行うフレームバッファ３９１のうちのキャラクタＲＯＭ３４０と接続され他を内蔵するＶＤＰ３９０において、
　ラインバッファ３３６と、
　前記キャラクタ画像データＧｃ１〜Ｇｃ３００、変形画像データＧｉ１〜Ｇｉ５及び外部画像データＧｏ１〜Ｇｏ５を前記キャラクタＲＯＭ３４０、変形画像ＳＲＡＭ３３４及び外部画像ＤＲＡＭ３３５からそれぞれ読み出して該データに基づく描画データを前記ラインバッファ３３６に描画し、該描画した描画データを前記フレームバッファ３９１に描画するＶＤＰコントローラ３３１とを備え、
　前記フレームバッファ３９１に記憶されたフレーム単位の描画データを映像信号に変換し、前記ＬＣＤ３５における表示の同期信号（ＳＹＮＣ）とともにＬＣＤ３５へ出力することにより表示を行い、
　前記ＶＤＰコントローラ３３１は、前記ＬＣＤ３５における動画像表示のラインごとに描画処理が行われるものであり、
　各ラインの描画処理は、
　前記スプライト属性データに基づいて、前記ラインの描画に使用されるキャラクタ画像データＧｃ１〜Ｇｃ３００、変形画像データＧｉ１〜Ｇｉ５及び外部画像データＧｏ１〜Ｇｏ５を、それぞれ、キャラクタＲＯＭ３４０、変形画像ＳＲＡＭ３３４、外部画像ＤＲＡＭ３３５から読み出し、該読み出したデータとスプライト属性データに基づいて描画データを前記ラインバッファ３３６に描画する処理と、
　各ラインにおいて、ラインバッファ３３６における１ライン分の描画データの生成が終了するごとに、前記ラインバッファ３３６において生成された１ライン分の描画データを、次々にフレームバッファ３９１に転送する処理と、を含み、
　各ラインの描画データの生成処理は、１ラインの表示時間とは非同期で行われる
　ことを特徴とするＶＤＰ３９０。」
　
（２）対比・判断
　本願補正発明と引用発明とを対比する。
（ア）引用発明における「スプライトの描画条件を規定したスプライト属性データを含む描画パラメータに基づいて描画データを生成するために合成されるスプライト画像データである、キャラクタ画像データＧｃ１〜Ｇｃ３００、変形画像データＧｉ１〜Ｇｉ５及び外部画像データＧｏ１〜Ｇｏ５」は、
本願補正発明における「スプライト属性データに基づきスプライトを描画する際の元となる複数のスプライトパターンのデータ」に相当し、同様に、
引用発明における「ＬＣＤ３５における動画像表示のフレーム単位の描画データ」は、
本願補正発明における「表示装置に表示するための表示データ」に相当する。
　
（イ）引用発明における「前記キャラクタ画像データＧｃ１〜Ｇｃ３００、変形画像データＧｉ１〜Ｇｉ５及び外部画像データＧｏ１〜Ｇｏ５の読み出し」と「前記ＬＣＤ３５における動画像表示のフレーム単位の描画データの書き込み及び読み出し」については、「ＶＤＰコントローラ３３１」が「前記キャラクタ画像データＧｃ１〜Ｇｃ３００、変形画像データＧｉ１〜Ｇｉ５及び外部画像データＧｏ１〜Ｇｏ５を前記キャラクタＲＯＭ３４０、変形画像ＳＲＡＭ３３４及び外部画像ＤＲＡＭ３３５からそれぞれ読み出して該データに基づく描画データを前記ラインバッファ３３６に描画し、該描画した描画データを前記フレームバッファ３９１に描画する」ことからみて、時系列で行われるものであることは明らかである。　
　したがって、上記（ア）の相当関係も勘案すると、引用発明における「スプライトの描画条件を規定したスプライト属性データを含む描画パラメータに基づいて描画データを生成するために合成されるスプライト画像データである、キャラクタ画像データＧｃ１〜Ｇｃ３００、変形画像データＧｉ１〜Ｇｉ５及び外部画像データＧｏ１〜Ｇｏ５をそれぞれ記憶し、前記キャラクタ画像データＧｃ１〜Ｇｃ３００、変形画像データＧｉ１〜Ｇｉ５及び外部画像データＧｏ１〜Ｇｏ５の読み出しがそれぞれ行われるキャラクタＲＯＭ３４０、変形画像ＳＲＡＭ３３４及び外部画像ＤＲＡＭ３３５、及び、ＬＣＤ３５における動画像表示のフレーム単位の描画データを記憶し、前記ＬＣＤ３５における動画像表示のフレーム単位の描画データの書き込み及び読み出しを順次行うフレームバッファ３９１」は、本願補正発明における「スプライト属性データに基づきスプライトを描画する際の元となる複数のスプライトパターンのデータを記憶するとともに、表示装置に表示するための表示データを記憶し、前記スプライトパターンのデータの読み出し、前記表示データの書き込み、及び前記表示データの読み出しが時分割で行われる記憶装置」と、「スプライト属性データに基づきスプライトを描画する際の元となる複数のスプライトパターンのデータを記憶するとともに、表示装置に表示するための表示データを記憶し、前記スプライトパターンのデータの読み出し、前記表示データの書き込み、及び前記表示データの読み出しが時系列で行われる記憶手段」である点で共通する。
　
（ウ）引用発明における「ＶＤＰ３９０」は、「キャラクタＲＯＭ３４０、変形画像ＳＲＡＭ３３４及び外部画像ＤＲＡＭ３３５」及び「フレームバッファ３９１」のうちの「キャラクタＲＯＭ３４０と接続され他を内蔵する」ものであり、これらの記憶手段に対してデータの読み出し又は書き込みを行い描画処理を行うものであるから、これらの記憶手段とデータ授受可能である画像処理手段であるといえる。
　したがって、引用発明における「ＶＤＰ３９０」と、本願補正発明における「記憶装置とデータ授受可能に接続された画像処理装置」とは、ともに「記憶手段とデータ授受可能である画像処理手段」である点で共通する。
　
（エ）引用発明における「ＬＣＤ３５」、「ラインバッファ３３６」、「ＶＤＰコントローラ３３１」は、それぞれ、本願補正発明における「表示装置」、「ラインバッファ」、「スプライト処理回路」に相当する。
　また、引用発明において、「ラインバッファ３３６」、「フレームバッファ３９１」に対して、それぞれ、書き込み又は読み出される「描画データ」は、本願補正発明において、「ラインバッファ」、「フレームバッファ」に対して、それぞれ、書き込み又は読み出される「表示データ」に相当する。
　　　
（オ）引用発明における「前記フレームバッファ３９１に記憶されたフレーム単位の描画データを映像信号に変換し、前記ＬＣＤ３５における表示の同期信号（ＳＹＮＣ）とともにＬＣＤ３５へ出力することにより表示を行い」は、本願補正発明における「前記記憶装置の前記フレームバッファに描画された表示データを取り出して前記表示装置に該表示データに基づく表示を行う」に相当し、引用発明は、このような機能を実現する手段、すなわち、本願補正発明でいう「表示処理回路」を備えることは明らかである。
　
（カ）引用発明における「ＬＣＤ３５における動画像表示のライン」は、本願補正発明における「表示ライン」に相当する。
　
（キ）引用発明における「各ラインにおいて、ラインバッファ３３６における１ライン分の描画データの生成が終了するごとに、前記ラインバッファ３３６において生成された１ライン分の描画データを、次々にフレームバッファ３９１に転送する処理」は、個々のラインに着目すると、当該ラインにおいてラインバッファ３３６における１ライン分の描画データの生成が終了したときに該描画データをフレームバッファ３９１に転送する処理を意味するから、本願補正発明における「当該表示ラインの描画処理が終了したときに前記ラインバッファ内の表示データを前記フレームバッファに転送する処理」に相当する。
　
　してみると、両者は
［一致点］
　「スプライト属性データに基づきスプライトを描画する際の元となる複数のスプライトパターンのデータを記憶するとともに、表示装置に表示するための表示データを記憶し、前記スプライトパターンのデータの読み出し、前記表示データの書き込み、及び前記表示データの読み出しが時系列で行われる記憶手段とデータ授受可能である画像処理手段において、
　ラインバッファと、
　前記スプライトパターンのデータを前記記憶手段から読み出して該データに基づく表示データを前記ラインバッファに描画し、該描画した表示データを前記記憶手段に備わるフレームバッファに描画するスプライト処理回路と、
　前記記憶手段の前記フレームバッファに描画された表示データを取り出して前記表示装置に該表示データに基づく表示を行う表示処理回路と、
　を備え、
　前記スプライト処理回路は、前記表示装置の表示ラインごとに描画処理が行われるものであり、
　各表示ラインの描画処理は、
　前記スプライト属性データに基づいて、前記表示ラインの描画に使用されるスプライトパターンのデータを前記記憶手段から読み出し、該読み出したスプライトパターンのデータと前記スプライト属性データに基づいて表示データを前記ラインバッファに描画する処理と、
　当該表示ラインの描画処理が終了したときに前記ラインバッファ内の表示データを前記フレームバッファに転送する処理と、を含み、
　各表示ラインの描画処理は、前記表示装置の１表示ラインの表示時間とは非同期で行われる
　ことを特徴とする画像処理手段。」
で一致し、次の相違点で相違する。
　
［相違点］
　記憶手段、画像処理手段のそれぞれの構成及び両者の接続に関して、
本願補正発明では、記憶手段が単一の記憶装置であって、データの読み出し、書き込みが時分割で行われるものであり、該記憶装置と画像処理装置がデータ授受可能に接続されているのに対し、引用発明では、記憶手段が、キャラクタＲＯＭ３４０、変形画像ＳＲＡＭ３３４、外部画像ＤＲＡＭ３３５、フレームバッファ３９１という複数の記憶装置からなるものであって、データの読み出し、書き込みが時系列で行われるものであり、ＶＤＰ３９０が、該複数の記憶装置のうちのキャラクタＲＯＭ３４０と接続され他を内蔵するものであるため、これら内蔵の記憶装置とＶＤＰ３９０とがデータ授受可能に接続されているとはいえない点。
　
　上記相違点について検討する。
　そもそも、上記相違点に係る本願補正発明の記憶装置、画像処理装置のそれぞれの構成及び両者の接続関係は、本願明細書の【背景技術】の欄の段落【００１５】〜【００２２】及び図面の図３に既に従来技術であるとして記載されているものである。
　ところで、引用発明において、上記記憶手段のうち、キャラクタＲＯＭ３４０はＶＤＰ３９０の外部に設けられ、変形画像ＳＲＡＭ３３４、外部画像ＤＲＡＭ３３５及びフレームバッファ３９１はＶＤＰ３９０に内蔵されている。
　これらの記憶装置は、いずれもＬＣＤ３５に画像を表示するために用いられるものであり、このように同じ目的で使用される記憶装置を単一の記憶装置として構成することは、複数の記憶装置を１つの記憶装置にすることによる構成の簡素化、小型化の度合い、各データに対するアクセスの簡素化等を考慮して当業者が適宜なし得る事項であるといえる。
　加えて、スプライトの表示に係る分野において、単一の記憶装置に、スプライトパターンのデータとフレーム単位の表示データを記憶させることは周知技術である。
（例えば、特開平１０−２０７７１３号公報（特に、「【００７４】図７は、ＲＡＭ１５の各メモリの領域を示すメモリマップである。・・・ＲＡＭ１５のメモリ領域は、・・・グラフィックデータ記憶領域１５ｄ・・・を含む。」、【００７８】グラフィックデータ記憶領域１５ｄは、・・・スプライトデータ・・・を記憶しており、かつ・・・フレームバッファ領域・・・を含む。」との記載及び図面の図７の記載参照。）、
　特表２００２−５３３８３７号公報（特に、「【００２３】フレームバッファに加えて、スプライト８２を記憶するためにＶＲＡＭ ７０が使われる。」との記載及び図面の図２の記載参照。）、
　特開２００４−３１３６２７号公報（特に、「【００５８】表示制御部８０には、・・・ＳＤＲＡＭ（ＶＲＡＭ）８４等の各種の記憶媒体が備えられている。・・・ＳＤＲＡＭ８４には、フレームバッファ、キャラクタのソースデータ・・・等の表示画像に関するデータが格納される。ソースデータは画像データであり、元画像のデータという意味で、ソースデータと表現する。」、「【０１２３】図１８は、ＶＲＡＭの使用方法の一例を示す説明図である。図１８に示すように、ＶＲＡＭ８４には、可変表示装置９の画面に相当する２つの領域（領域０，１）が確保されている。領域０，１を仮想表示領域またはフレームバッファと呼ぶことがある。領域０，１には、所定のタイミング（例えば遊技機への電源投入時や可変表示の開始時等）において、可変表示装置９に表示される背景画像（背景画像も部品画像の一つである。）に相当する画像データが展開される。また、適宜、キャラクタや識別情報などの部品画像が、仮想表示領域から展開される。」、「【０１２４】ＶＲＡＭ８４における領域０，１以外の領域には、部品画像のＶＲＡＭ８４の領域外の展開領域（ＣＧＲＯＭ８３ＡまたはＣＧＲＡＭ８３Ｂからの転送先領域）が確保されている。ＣＧＲＯＭ８３ＡまたはＣＧＲＡＭ８３Ｂからの転送先領域には、その時点で使用される可能性が高い、すなわちＶＲＡＭ８４の描画領域に描画される可能性が高い部品画像（具体的には部品画像のソースデータ）が格納される。」との記載及び図面の図１８の記載参照。）を参照。）
　
　してみると、引用発明に該周知技術を適用して、単一の記憶装置に、スプライトパターンのデータとフレーム単位の表示データを記憶させ、その読み出し、書き込みを時系列、すなわち、時分割で行うようにし、ＶＤＰ３９０と上記記憶装置をデータ授受可能に接続することは当業者が容易に想到し得ることである。
　そして、このように、引用発明において単一の記憶装置にスプライトパターンのデータとフレーム単位の表示データを記憶させる場合には、単一の記憶装置としてはＲＡＭを用いることになるから、
　（ｉ）キャラクタ画像データをキャラクタＲＯＭ３４０ではなく、変形画像データ、外部画像データ、フレームバッファ３９１の表示データとともに、単一のＲＡＭに記憶させるか、
　（ｉｉ）キャラクタ画像データをキャラクタＲＯＭ３４０から、ＲＡＭに転送し、該ＲＡＭに変形画像データ、外部画像データ、フレームバッファ３９１の表示データとともに記憶させるか
のいずれかの場合が想定される。
　（ｉ）については、ＲＯＭに変えてＲＡＭを用いることは、データの保存の安定性、データの読み出し速度等を考慮して当業者が適宜選択し得る事項であり、
　（ｉｉ）については、ＲＯＭに格納されているスプライトパターンのデータをＲＡＭに転送し、フレーム単位の表示データとともに単一のＲＡＭに記憶させることは、上記特開平１０−２０７７１３号公報、特開２００４−３１３６２７号公報に示されるように周知技術であるから当業者が適宜なし得ることである。
　
　したがって、引用発明に上記周知技術を適用して上記相違点の本願補正発明に係る構成とすることは当業者が容易に想到し得ることである。
　
　そして、本願補正発明の効果については、スプライトの描画、表示動作において引用発明と本願補正発明とは特段相違するところはないから、描画性能において引用発明に比べて格別のものであるとはいえず、また、上述したように、本願補正発明は、引用発明に上記周知技術を適用することにより当業者が容易に想到し得るものであるから、本願補正発明の効果もその結果必然的に得られるものにすぎない。
　
　よって、本願補正発明は、引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであり、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。
　
（３）むすび
　以上のとおり、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する特許法第１２６条第５項の規定に違反するものであり、特許法第１５９条第１項の規定において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明
　本件補正は、上記のとおり却下されたので、本願の請求項１、２に係る発明は、平成１９年８月１０日付けの手続補正により補正された特許請求の範囲、明細書及び図面の記載からみて、その特許請求の範囲の請求項１、２に記載された事項により特定されるとおりのものと認められるところ、本願の請求項１に係る発明（以下、「本願発明」という。）は、上記「第２」の「１」の「（１）」の本件補正前の特許請求の範囲の請求項１に記載されたとおりのものである。
　
第４　引用例の記載事項・引用発明
　原査定の拒絶の理由に引用された引用例の記載事項及び引用発明は、上記「第２」の「２」の「（１）」に記載したとおりのものである。
　
第５　本願発明と引用発明との対比・判断
　本願発明は、上記「第２」で検討した本願補正発明の発明特定事項から発明を特定するために必要な事項についての上記限定を省いたものである。
　そうすると、本願発明の発明特定事項をすべて含み、さらに他の限定事項を付加したものに相当する本願補正発明が前記「第２」の「２」の「（２）」に記載したとおり、引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものである。
　
第６　むすび
　以上のとおりであるから、本願発明は、特許法第２９条第２項の規定により特許を受けることができないものである。
　そして、本願発明（請求項１に係る発明）が特許を受けることができないものであるから、その余の請求項２に係る発明について検討するまでもなく、本願は、拒絶すべきものである。
　よって、結論のとおり審決する。