【手続補正書】
【提出日】平成23年12月28日(2011.12.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
少なくとも３つのポートを有したプログラム可能スイッチであって、
各ポートごとにシリアルなデータ入力信号を受け取るよう構成されたデータ入力信号接続部と、
各ポートごとにシリアルなデータ出力信号を出力するデータ出力信号接続部と、
コントロール及びアドレス入力信号を受け取るための、各ポートにおけるコントロール及びアドレス入力信号接続部、並びに、コントロール及びアドレス出力信号を出力するための、各ポートにおけるコントロール及びアドレス出力信号接続部と、
少なくとも第１のポートから第１のシリアルなコントロール及びアドレス入力信号を受け取って、第１のパラレル情報を提供するよう構成されたデシリアライザと、
前記パラレル情報に従って、前記少なくとも第１のポートから、少なくとも第２のポートへの前記データ入力信号の論理割り当てを行うために、前記パラレル情報を受け取って、第２のパラレル情報を出力する、論理制御部と、
前記第２のパラレル情報を受け取って、シリアルなコントロール及びアドレス出力信号を、少なくとも前記第２のポートに出力するよう構成されたシリアライザ
とを備え、
前記プログラム可能スイッチが、前記コントロール及びアドレス入力信号接続部上の情報から設定され、
前記コントロール及びアドレス入力信号が、前記データ入力信号接続部から分離されており、及び、前記コントロール及びアドレス出力接続部が、前記データ出力信号接続部から分離されており、及び、
前記データ入力信号が前記データ出力信号に転送されている間に、続くデータ入力信号を転送するためのセットアップ情報が前記論理制御部に送られ、及び、前記データ入力信号の前記転送が完了した時には、新規のセットアップ情報が直ちに前記論理制御部によって処理されることとなるように、該セットアップ情報が待機させられることからなる、プログラム可能スイッチ。
【請求項２】
１つのポートにおけるデータ入力信号接続部と、その他のポートにおける１つか又は複数のデータ出力信号接続部との間に構成された単一スイッチトランジスタを更に備え、  前記データ入力信号は、前記プログラム可能スイッチを通る時には、単一のオン−トランジスタスイッチ遅延のみを受けることからなる、請求項１に記載のプログラム可能スイッチ。
【請求項３】
１つのポートにおけるデータ入力信号と、その残りのポートのうちの１つか又は複数のポートにおける１つか又は複数のデータ出力信号との間に構成された時間遅延バッファを更に備える、請求項１に記載のプログラム可能スイッチ。
【請求項４】
前記データ入力信号、前記データ出力信号、前記コントロール及びアドレス入力信号、並びに前記コントロール及びアドレス出力信号は、それぞれ、１対のパラレルライン上の差動信号から構成される、請求項１に記載のプログラム可能スイッチ。
【請求項５】
第１の電気接続部を有する論理制御部アービトレータであって、該第１の電気接続部が、前記デシリアライザに接続されていることからなる、論理制御部アービトレータと、
前記デシリアライザのパラレル出力から前記論理制御部までの第２の電気接続部と、
前記論理制御部によって制御されるスイッチであって、前記データ入力信号を、複数のデータ出力信号接続部のうちの１つに接続することからなる、スイッチ
とを更に備えることからなる、請求項１に記載のプログラム可能スイッチ。
【請求項６】
前記データ入力信号が、全ての前記データ出力信号接続部上に転送され且つ出力される、すなわちブロードキャストされる、請求項１に記載のプログラム可能スイッチ。
【請求項７】
入力、出力、及びコントロール及びアドレスの接続部であって、シリアル形式で及びパラレル形式で情報を搬送する該接続部を画定する複数の電子システムを含むバックプレーン相互接続アセンブリを更に備え、
この情報は、前記バックプレーンにおいて利用可能であり、及び、
前記プログラム可能スイッチは、複数の前記データ信号接続部、及び前記コントロール及びアドレス信号接続部の入力と出力との両方に接続されることからなる、請求項１に記載のプログラム可能スイッチ。
【請求項８】
電子システムを互いに相互接続するための方法であって、
複数のシリアルなデータ入力信号を、データ入力信号接続部から受け取り、
複数のデータ出力接続部のうちの１つからシリアルなデータ出力信号を送り、
コントロール及びアドレス入力情報のシリアルストリームを受け取って、該シリアルストームをデシリアル化し、
前記コントロール及びアドレス入力情報を論理制御部に送り、及び、該コントロール及びアドレス入力情報に従って、前記複数のデータ出力接続部のうちの１つに前記シリアルなデータ入力信号を伝達するために前記電子システムを設定し及び相互接続し、
各ポートに関連付けられたコントロール及びアドレス入力信号を、各ポートに関連付けられた前記データ入力信号から分離し、並びに、各ポートに関連付けられた前記コントロール及びアドレス出力信号を、各ポートに関連付けられた前記データ出力信号から分離し、及び、
前記コントロール及びアドレス入力情報に従って、コントロール及びアドレス出力情報の第２のストリームをシリアル化し、及び、コントロール及びアドレス出力情報の該第２のストリームを、１つか又は複数のコントロール及びアドレス出力接続部に送る
ことを含み、
前記データ入力信号が前記データ出力信号接続部に転送されている間に、続くデータ入力信号を転送するためのセットアップ情報が、前記論理制御部に送られ、及び、前記データ入力信号の前記転送が完了した時には、新規のセットアップ情報が直ちに前記論理制御部によって処理されることとなるように、該セットアップ情報が待機させられることからなる、方法。
【請求項９】
前記コントロール及びアドレス出力信号接続部にシリアライザの出力部が接続されていることを更に含むことからなる、請求項８に記載の方法。
【請求項１０】
１つのポートにおけるデータ入力信号接続部と、その他のポートにおける１つか又は複数のデータ出力信号接続部との間に単一のバッファスイッチを構成することを更に含み、
前記データ入力信号は、前記バッファスイッチを通る時には、単一のオン−トランジスタスイッチか又はゲートの遅延のみを実質的に受けることからなる、請求項８に記載の方法。
【請求項１１】
１つのポートにおけるデータ入力信号接続部と、その他のポートにおける１つか又は複数のデータ出力信号接続部との間に遅延バッファを構成することを更に含み、
前記データ入力信号は、前記遅延バッファを通る時には、数クロックサイクルの遅延のみを受けることからなる、請求項８に記載の方法。
【請求項１２】
前記データ入力信号、前記データ出力信号、前記コントロール及びアドレス入力信号、並びに前記コントロール及びアドレス出力信号の接続部を、各々が１つか又は複数の差動パラレルラインからなるものとして構成することを更に含む、請求項８に記載の方法。
【請求項１３】
論理制御部アービトレータを画定し、
マイクロプロセッサから、前記デシリアライザへと、第１の電気的接続を行い、
前記デシリアライザの前記パラレルな出力信号を、前記論理制御部へと、第２の電気的接続を行い、及び、
前記論理制御部の制御下において、前記データ入力信号が、他のポートにおける選択されたデータ出力信号接続部に出力されることを可能にさせる
ことを更に含むことからなる、請求項８に記載の方法。
【請求項１４】
入力、出力、コントロール、及びアドレスの接続部であって、シリアル形式で及びパラレル形式で情報を搬送する該接続部を画定する複数の電子システムを含むバックプレーン相互接続アセンブリを画定することを更に含み、
前記情報は、前記バックプレーンで利用可能であり、
前記プログラム可能スイッチは、複数の前記データ信号接続部、及び前記コントロール及びアドレス信号接続部の入力と出力との両方に接続されることからなる、請求項８に記載の方法。