【事件の表示】
　特願２０００−１１６７００「薄膜トランジスタアレイ基板の製造方法および液晶表示装置」拒絶査定不服審判事件〔平成１３年１０月３１日出願公開、特開２００１−３０５５７５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明　　
　本願は、平成１２年４月１８日の出願であって、平成１６年１月２０日付で拒絶理由が通知され、これに対し、同年３月１９日付で手続補正がなされところ、同年４月２３日付で拒絶査定がなされた。そして、これに対し、平成１６年６月４日付で拒絶査定に対する審判請求がなされるとともに、同日付で手続補正がなされたものである。　
　そして、本願の請求項１に係る発明（以下、「本願発明」という。）は、平成１６年６月４日付手続補正書の特許請求の範囲の請求項１に記載された事項により特定される、以下のとおりのものである。　
　「複数の画素電極と、前記画素電極の各々に対応させて配置された複数の薄膜トランジスタと、隣接する前記画素電極の間隙に対応する領域に配置されたソース線と、前記ソース線と交差するように配置されたゲート線とを備えた基板を作製した後、隣接する前記画素電極の間隙に短絡部分が存在する場合は、前記短絡部分をレーザ照射により除去する工程を含む薄膜トランジスタアレイ基板の製造方法であって、
　前記ゲート線と交差する部分における前記ソース線幅をｄS0とし、前記交差部分以外における前記ソース線幅をｄSとし、前記レーザ照射によって除去される前記短絡部分の最小幅をｄLとしたとき、ｄS0＜ｄS、且つ、ｄS＞ｄLなる関係が成立し、前記ｄSが７〜２２μｍであることを特徴とする薄膜トランジスタアレイ基板の製造方法。」　
　
２．引用例　
　原査定の拒絶の理由に引用された特開平１０−２６７６８号公報（以下、「引用例１」という。）には、図面と共に、以下の事項が記載されている。　
　
ａ．「【０００２】　
【従来の技術】図９は、従来のアクティブマトリクス型の液晶表示装置の構成を示す回路図である。図中、１は行方向に配列される複数の走査線としてのゲート信号線、２は列方向に配列される複数の信号線としてのソース信号線、３は両信号線１，２の直交交差により形成されるマトリクス状の領域に設けられる複数の画素、４はコモン電極である。画素３は、主として画素電極５と薄膜トランジスタ（ＴＦＴ）などのスイッチング素子６とで構成されるが、ここでは保持容量７も付設した構成としている。また、８はゲート信号線１の引き出し端子、９はソース信号線２の引き出し端子である。　
【０００３】このような液晶表示装置の液晶パネルは、図示しないが、通常、二枚の基板を所要間隔の空間を隔てて平行に配置してこの空間に液晶を介在した構造になっている。この二枚の基板のうちの一方の基板がアクティブマトリクス基板と呼ばれるもので、上記ゲート信号線１、ソース信号線２、画素３が設けられ、また、他方の基板が対向基板と呼ばれるもので、上記コモン電極４が設けられる。なお、場合によっては他方の基板にＲＧＢまたはＹＭＣの三色カラーフィルタが設けられることがある。　
【０００４】前述のアクティブマトリクス基板として、本願出願人が既に特許出願している構造例を図１０ないし図１２に示す。この構造は、マトリクス状に配列される画素電極５それぞれの間に、ゲート信号線１とかあるいはソース信号線２を介在させないようにして、高開口率化および高精細化を図ったものである。図１０は、アクティブマトリクス基板に形成される多数の画素のうちの一画素を示す平面図、図１１は、図１０の（７）−（７）線断面図、図１２は、図１０の（８）−（８）線断面図である。　
【０００５】図例のアクティブマトリクス基板１０には、逆スタガ構造のスイッチング素子６を構成する要素として、透明絶縁性基板１１、ゲート電極１２、ゲート絶縁膜１３、半導体層１４、チャネル保護層１５、ソース電極１６、ドレイン電極１７、平坦化用の透明絶縁膜１８、透明導電膜１９が形成されている。なお、ゲート電極１２にはゲート信号線１が、ソース電極１６には第１導電膜２０を介してソース信号線２が、ドレイン電極１７には透明導電膜１９およびコンタクトホール１８ａを介して画素電極５が、それぞれ接続されている。また、保持容量７は、前述の透明導電膜１９とゲート絶縁膜１３と第２導電膜２１とで構成されている。さらに、ドレイン電極１７と透明導電膜１９との上には第３導電膜２２が設けられている。　
【０００６】　
【発明が解決しようとする課題】上記アクティブマトリクス基板１０では、マトリクス状に配列される多数の画素電極５それぞれの離間間隔が非常に狭くなってきている。ちなみに、アクティブマトリクス基板１０を画面サイズが１１．３型の液晶パネルや１２．１型の液晶パネルに用いる場合、前述の離間間隔は、わずか２〜５μｍ程度になる。　
【０００７】そのため、アクティブマトリクス基板１０の製造過程における画素電極５のパターニング不良によって隣り合う二つの画素３の画素電極５が完全に分離されずにつながった状態になって短絡したり、あるいは画素電極５のパターニングを良好にできてもそれらの離間部分に、スイッチング素子６の各電極用導電膜のパターニングにより生じるカスが付着して隣り合う二つの画素３の画素電極５を短絡してしまうといった不具合が生じることがある。　
【０００８】このような短絡が例えばゲート信号線１の長手方向で発生している場合、同じゲート信号のタイミングで書き込まれた二種類のソース信号が混ざり合い、短絡した二つの画素３が中間電位となるために、表示欠陥が発生する。このとき、液晶パネルの駆動形態として、多数のソース信号線２に交互に極性を反転した表示信号を与える場合では、極性の異なる二つのソース信号が印加されるため、前述の表示欠陥が際立って目立つことになる。一方、短絡がソース信号線２の長手方向で発生している場合、短絡している二つの画素３のうちゲート信号の入力タイミングの遅い方の画素３のスイッチング素子６からの書き込みにより短絡した二つの画素３が駆動されるが、ゲート信号の入力タイミングの早い方の画素３のスイッチング素子６から書き込まれたソース信号をキャンセルする必要があり、入力タイミングの遅い方の画素３のスイッチング素子６からの書き込みが厳しくなり、表示欠陥が発生する。　
【０００９】ところで、上記短絡については、アクティブマトリクス基板１０の製造後に検査を行い、この検査によって発見した短絡箇所の短絡原因物をレーザ照射でもって除去することができる。しかしながら、このような処置では、短絡原因物が存在する部位が画素電極５間の非常に狭い離間部分であるため、レーザ照射時の位置決めが煩雑で効率が悪く、また成功率が低いことが指摘される他、レーザ照射によって除去された短絡原因物が飛び散ったものが、画素電極５間の離間部分に付着して新たな短絡を引き起こしてしまうことが懸念されるなど、改良の余地がある。」　
　
ｂ．図１０及び図１１からは、隣接する画素電極５の間隙の下方にソース信号線２が配置されており、画素電極５の間隙の幅は、ソース信号線２の幅よりも狭いことが見て取れる。　
　
　以上の記載事項からみて、引用例１には、以下の発明（以下、「引用例１発明」という。）が記載されていると認められる。　
「複数の画素電極５と、前記画素電極５の各々に対応させて配置された複数の薄膜トランジスタと、隣接する前記画素電極５の間隙の下方に配置されたソース信号線２と、前記ソース信号線２と交差するように配置されたゲート信号線１とを備えたアクティブマトリクス基板１０の製造後に検査を行い、この検査によって発見した短絡箇所の短絡原因物をレーザ照射でもって除去する工程を含むアクティブマトリクス基板１０の製造方法であって、前記隣接する前記画素電極５の間隙は２〜５μｍ程度であり、その下方に配置された前記ソース信号線２の幅よりも狭いアクティブマトリクス基板１０の製造方法」　
　
　同じく、原査定の拒絶の理由に引用された特開平４−２７６７２３号公報（以下、「引用例２」という。）には、図面と共に、以下の事項が記載されている。　
　
ｃ．「【０００１】　
【産業上の利用分野】本発明は、対向基板と貼り合わせられて液晶表示装置を形成するアクティブマトリクス基板に関する。」　
　
ｄ．「【００１０】　
【課題を解決するための手段】本発明のアクティブマトリクス基板は、透明絶縁性基板上にゲートバスラインおよびソースバスラインを格子状に配線し、両バスラインで囲まれた領域に絵素電極をマトリクス状に配列すると共に、該絵素電極、該ゲートバスラインおよび該ソースバスラインにそれぞれ電気的に接続されたスイッチング素子を備えたアクティブマトリクス基板において、該ソースバスラインを該絵素電極を形成するための透明導電体膜の上に金属膜を積層した上下２層構造とし、且つ、上層の幅寸法を下層の幅寸法よりも広くしてなり、そのことにより上記目的が達成される。」　
　
ｅ.「【００２８】図４は本発明の他の実施例を示しており、この実施例では、ゲートバスライン１０との交差部におけるソースバスライン２０の幅寸法を狭くし、該交差部における寄生容量の増加を低減する構成をとる。すなわち、交差部８０においてソースバスライン上層部２０ａの幅寸法をソースバスライン下層部２０ｂの幅寸法と同一に設定し、これにより寄生容量の増加を低減する構成をとる。」　
　
　
３．対比　
　引用例１発明と本願発明とを比較すると、引用例１発明の「画素電極５」は本願発明の「画素電極」に、「ソース信号線２」は「配置されたソース線」に、「ゲート信号線１」は「ゲート線」に、「アクティブマトリクス基板１０」は「薄膜トランジスタアレイ基板」にそれぞれ相当する。　
　そして、引用例１発明の「マトリクス基板１０の製造後に検査を行い、この検査によって発見した短絡箇所の短絡原因物をレーザ照射でもって除去する工程」は、「基板を作製した後、隣接する前記画素電極の間隙に短絡部分が存在する場合は、前記短絡部分をレーザ照射により除去する工程」に相当することは明らかである。　
　また、引用例１発明においては、「ソース信号線２」は「隣接する前記画素電極５の間隙の下方に配置された」ものであるから、本願発明と同様に「隣接する前記画素電極の間隙に対応する領域に配置された」ものと認められる。　
　したがって、引用例１発明と本願発明とは、　
　「複数の画素電極と、前記画素電極の各々に対応させて配置された複数の薄膜トランジスタと、隣接する前記画素電極の間隙に対応する領域に配置されたソース線と、前記ソース線と交差するように配置されたゲート線とを備えた基板を作製した後、隣接する前記画素電極の間隙に短絡部分が存在する場合は、前記短絡部分をレーザ照射により除去する工程を含む薄膜トランジスタアレイ基板の製造方法」である点で一致し、次の点で相違する。　
［相違点］　
ア．本願発明においては、ゲート線と交差する部分以外におけるソース線幅ｄSが７〜２２μｍであるのに対し、引用例１発明においては、ソース線幅は、画素電極５の間隙の２〜５μｍ程度よりは広いものであるものの、どの程度であるのかは不明である点。　
　
イ．本願発明においては、ゲート線と交差する部分以外におけるソース線幅ｄSが、レーザ照射によって除去される短絡部分の最小幅ｄLよりも広い（ｄS＞ｄL）のに対し、引用例１発明においては、ソース線幅とレーザ照射によって除去される短絡部分の最小幅ｄLとの関係は不明である点。　
　
ウ．本願発明の液晶表示装置は、ゲート線と交差する部分におけるソース線幅ｄS0が、交差部分以外におけるソース線幅をｄSよりも狭い（ｄS0＜ｄS）のに対し、引用例１発明のソース線幅は、ゲート線と交差する部分とそれ以外の部分で特に差がない点。　
　
４．判断　
　上記相違点について検討する。　
（１）相違点ア．について　
　本願発明や引用例１発明と同様の、ソース線幅が画素電極の間隙よりも広く形成されている薄膜トランジスタアレイ基板において、ソース線幅が７〜２２μｍの範囲にある薄膜トランジスタアレイ基板は、例えば、この出願の出願日前に日本国内において頒布された刊行物である特開平１１−３５４８０６号公報（特に、【００１６】及び図３を参照。）、同じく特開平１１−４００３号公報（特に、【００７７】を参照。）に記載されているように、従来から周知であることは明らかであって、また、ソース線幅の７μｍ及び２２μｍという値が臨界的意義を持つものともいえないから、ソース線幅を７〜２２μｍの範囲とした点は、単なる設計事項である。　
　
（２）相違点イ．について　
　引用例１発明においても、本願発明と同様に画素電極の短絡部分をレーザ照射により除去する際に、その下方にあるソース線等にもレーザが照射され、ソース線等も同時に除去される可能性があることは、技術上明らかなことであるから、その際、もし「レーザ照射によって除去される幅」がソース線の幅よりも大きければ、ソース線がその幅全体にわたって除去され、断線してしまう可能性があることも、当業者であれば容易に予測し得ることである。　
　そして、引用例１発明において、レーザ照射により短絡部分を除去する際に、ソース線を断線してはならないことは当然のことであって、そのためには、ソース線幅ｄSがレーザ照射によって除去される短絡部分の最小幅ｄLよりも広く（ｄS＞ｄL）なければならないことは、当業者に自明であって、当然に行うべき設計事項である。　
　なお、上記相違点ア．及びイ．に関して、出願人は、審判請求の理由において、「レーザ照射によって除去される幅は、実際に使用可能なレーザ光の波長、パワー、レーザ照射装置を構成する光学系などによって決定される事項です。・・・本願発明においては、前述したような、レーザ照射によって除去される幅が画素電極の離間間隔よりも大きくなる傾向にあるという現状を鑑み、ソース線幅を、「画素電極の離間間隔」との関係だけでなく、「レーザ照射によって除去される幅」との関係を考慮に入れて、それよりも大きくなるように設定しています。この点を明確にするため、上記補正により、本願請求項１において、ソース線幅（ｄS）の具体的な数値を記載しました。」との主張をしているが、上記主張や本願の段落【００３４】の「・・・通常、欠落部１００の幅（ｄL）は、レーザの最小加工線幅と同等であることが多い。」との記載からも分かるとおり、ソース線における断線の発生は、ソース線幅と、「レーザ照射によって除去される幅」または「レーザの最小加工線幅」との大小関係によって決まるものであって、「ソース線幅」自体の大小や「画素電極の離間間隔」とは関係がないことは、明らかなことである。　
　
（３）相違点ウ．について　
　上記引用例２の記載事項ｃ．〜ｅ．によれば、引用例２記載の発明（以下、「引用例２発明」という。）は、スイッチング素子を備えたアクティブマトリクス基板において、ソースバスライン２０を広くする場合に、ゲートバスライン１０とソースバスライン２０との交差部における寄生容量の増加を低減することを目的として、ゲートバスライン１０との交差部におけるソースバスライン２０の幅寸法を狭くすることが記載されている。　
　そして、引用例１発明及び引用例２発明は、共に薄膜トランジスタアレイ基板に関する技術であって、引用例１発明もゲート線とソース線が交差するものであり、交差部において寄生容量が発生することは自明なことであるから、寄生容量の増加を防止することを目的として、引用例２発明を適用することは特に困難なことではない。　
　よって、引用例１発明に引用例２発明を適用して、ゲート線と交差する部分におけるソース線幅ｄS0が、交差部分以外におけるソース線幅をｄSよりも狭く（ｄS0＜ｄS）することは、当業者であれば容易になし得ることである。　
　
　そして、本願発明の作用効果も、引用例１、２及び前記周知技術から当業者が予測できる範囲のものである。　
　
５．むすび　
　以上のとおり、本願発明は、引用例１発明、引用例２発明及び上記周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条２項の規定により特許を受けることができない。　
　よって、結論のとおり審決する。