【事件の表示】
　特願２００２−５２９８４７「高電圧ダイオードおよびその製造方法」拒絶査定不服審判事件〔平成１４年３月２８日国際公開，ＷＯ０２／２５７４０，平成１６年４月２日国内公表，特表２００４−５１０３３３〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
第１　手続の経緯
　本願は，平成１３年８月２４日（パリ条約による優先権主張外国庁受理２０００年９月２２日，独国）を国際出願日とする出願であって，平成１９年２月２１日付けで誤訳訂正がなされ，同年４月２７日付けで拒絶査定がなされ，これに対し，同年７月２６日に拒絶査定不服審判が請求されるとともに，同日付けで手続補正がなされ，その後当審において，平成２１年１２月２１日付けで審尋がなされ，平成２２年３月１９日に回答書が提出されたものである。
　
第２　平成１９年７月２６日付けの手続補正（以下「本件補正」という。）について
［補正却下の決定の結論］
　本件補正を却下する。
　
［理由］
１　本件補正の内容
　本件補正は，平成１９年２月２１日付けで誤訳訂正された本件補正前の請求項１を，本件補正後の請求項１とする補正を含むものであって，本件補正前後の請求項１は，以下のとおりである。
（１）本件補正前の請求項１
「【請求項１】
　第１伝導型と反対の第２伝導型半導体基板（１）の第１主表面に備えられている第１伝導型ウェル型領域（８）と，
　上記ウェル型領域（８）に形成された少なくとも１つの窓（３，４，５）の上に備えられた金属接触部（１３）と，
　上記第１主表面と反対側に位置する半導体基板（１）の第２主表面に，金属接触部（１３）と向かい合って位置する裏面金属被膜（１５）と，
　チャネルストッパ（１４）を備えたエッジ終端部と，
　上記金属接触部（１３）とチャネルストッパ（１４）との間の領域，およびチャネルストッパの外側の領域の第１主表面上に備えられており，第１主表面に位置するｐｎ接合部を覆っている不動態化層（１２）とを，
備えた高電圧ダイオードにおいて，
　上記不動態化層（１２）は，水素をドーピングされたアモルファス炭素，またはアモルファスシリコンからなり，半導体基板（１）におけるチャネルストッパ（１４）の外側の領域では，チッピングストッパ（１２ａ）として機能し，
　第１主表面に位置するウェル型領域（８）には，上記窓（３，４，５）のエッジ（６）が，アライメント部として備えられていることを特徴とする高電圧ダイオード。」
（２）本件補正後の請求項１
「【請求項１】
　第１伝導型と反対の第２伝導型半導体基板（１）の第１主表面に備えられている第１伝導型ウェル型領域（８）と，
　上記ウェル型領域（８）に形成された少なくとも１つの窓（３，４，５）の上に備えられた金属接触部（１３）と，
　上記第１主表面と反対側に位置する半導体基板（１）の第２主表面に，金属接触部（１３）と向かい合って位置する裏面金属被膜（１５）と，
　チャネルストッパ（１４）を備えたエッジ終端部と，
　上記金属接触部（１３）とチャネルストッパ（１４）との間の領域，およびチャネルストッパの外側の領域の第１主表面上に備えられており，上記金属接触部（１３）と上記半導体基板（１）との間の第１主表面に位置するｐｎ接合部を覆っている不動態化層（１２）とを，
備えた高電圧ダイオードにおいて，
　上記不動態化層（１２）は，水素をドーピングされたアモルファス炭素，またはアモルファスシリコンからなり，半導体基板（１）におけるチャネルストッパ（１４）の外側の領域では，チッピングストッパ（１２ａ）として機能し，
　第１主表面に位置するウェル型領域（８）には，高さ１０〜１０００ｎｍのシリコンからなる段である上記窓（３，４，５）のエッジ（６）が，アライメント部として備えられていることを特徴とする高電圧ダイオード。」
　
２　補正事項の整理
　本件補正のうち，本件補正後の請求項１に関する補正事項を整理すると，以下のとおりとなる。
（１）補正事項１
　本件補正前の請求項１の「第１主表面に位置するｐｎ接合部を覆っている不動態化層（１２）とを，」を，本件補正後の請求項１の「上記金属接触部（１３）と上記半導体基板（１）との間の第１主表面に位置するｐｎ接合部を覆っている不動態化層（１２）とを，」と補正すること。
（２）補正事項２
　本件補正前の請求項１の「上記窓（３，４，５）のエッジ（６）が，」を，本件補正後の請求項１の「高さ１０〜１０００ｎｍのシリコンからなる段である上記窓（３，４，５）のエッジ（６）が，」と補正すること。
　
３　補正の目的の適否及び新規事項の有無
（１）補正事項１は，本件補正前の請求項１の「第１主表面に位置するｐｎ接合部」に，「上記金属接触部（１３）と上記半導体基板（１）との間の」という構成を付加して，本件補正前の請求項１の「第１主表面に位置するｐｎ接合部」を限定するものであるから，平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　また，補正事項１は，平成１５年３月１９日付け「特許法第１８４条の４第１項の国際出願日（以下「国際出願日」という。）における同法第１８４条の３第２項の国際特許出願（以下「国際特許出願」という。）の明細書若しくは図面（図面の中の説明に限る。）の同法第１８４条の４第１項の翻訳文，国際出願日における国際特許出願の請求の範囲の同項の翻訳文，又は国際出願日における国際特許出願の図面（図面の中の説明を除く。）」（以下「本願当初明細書等」という。）のすべての記載を総合することにより導かれる技術的事項との関係において，新たな技術的事項を導入しないものであって，本願当初明細書等の記載の範囲内においてなされたものである。
（２）補正事項２は，本件補正前の請求項１の「上記窓（３，４，５）のエッジ（６）」に，「高さ１０〜１０００ｎｍのシリコンからなる段である」という構成を付加して，本件補正前の請求項１の「上記窓（３，４，５）のエッジ（６）」を限定するものであるから，平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　また，補正事項２は，本願当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において，新たな技術的事項を導入しないものであって，本願当初明細書等の記載の範囲内においてなされたものである。
　
４　独立特許要件の検討
　以上で検討したとおり，補正事項１及び２は，平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものであるから，本件補正後の特許請求の範囲に記載されている事項により特定される発明が，特許出願の際独立して特許を受けることができるものであるか否かについて，さらに検討を進める。
　
４−１　本件補正後の請求項１に係る発明
　本件補正後の請求項１に係る発明（以下「補正発明」という。）は，本件補正により補正された本願当初明細書等の記載からみて，その特許請求の範囲の請求項１に記載された事項により特定されるものであって，上記１（２）に摘示したとおりのものである。
　
４−２　引用例に記載された発明
（１）原査定の拒絶の理由に引用された特開平１１−４６００３号公報（平成１１年２月１６日出願公開，以下「引用例」という。）には，次の記載がある。
ア　「【０００１】
【発明の属する技術分野】この発明は
プレーナ型ダイオードなどの半導体装置
イ　図１を参照して，「【００１３】
【発明の実施の形態】図１はこの発明の第１実施例のプレーナ型ダイオードを示す。同図（ａ）は要部断面図を示し，同図（ｂ）は不純物濃度プロフィールを示す。
ｎ
−
層１の一方の側にアノードｐ
＋
層２
がイオン注入とアニール（熱処理）により形成
アノードｐ
＋
層２上にアノード電極４が金属膜で形成
ｎ
−
層１の他方の側にはカソードｎ
＋
層５を介してカソード電極６が設けられている
【００１４】つぎにｎ−層１とカソードｎ＋層５を形成する方法について説明する。第１の方法は，
ｎ
−
層１となるＦＺ法（フローテングゾーン法）またはＭＣＺ法（マグネチックチョクラスキーゾーン法）で製作されたｎ
−
基板
ウ　「【００２２】
【発明の効果】この発明によれば，
アノードｐ
＋
層２の表面濃度を，１×１０
１６
ｃｍ
−３
ないし１×１０
１７
ｃｍ
−３
の範囲で調整することで，素子耐圧を確保しながら，良好な逆回復特性とサージ電流耐量を得ることができる
（２）上記（１）ア及びウによれば，引用例には，プレーナ型ダイオードなどの半導体装置であって，アノードｐ＋層２の表面濃度を，１×１０１６ｃｍ−３ないし１×１０１７ｃｍ−３の範囲で調整することで，素子耐圧を確保しながら，良好な逆回復特性とサージ電流耐量を得ることができることが記載されている。そして，図２及び図４を参照すると，アノードｐ＋層２の表面濃度が１×１０１６ｃｍ−３〜１×１０１７ｃｍ−３の範囲は，ボロンドーズ量が１×１０１３ｃｍ−２〜１×１０１４ｃｍ−２の範囲であって，素子耐圧は２９００〜３０００Ｖの範囲となることが図示されており，また一般に，高電圧ダイオードとは高耐圧のダイオードを意味するものである（この点に関しては，本願当初明細書等にも，「【０００１】従来，
特に約４００Ｖより高い高電圧用の高電圧ダイオード
約４００Ｖおよび好ましくは約５００Ｖ以上の逆電圧に適した高電圧ダイオード
（３）上記（１）イによれば，引用例には，ｎ−層１の一方の側にアノードｐ＋層２がイオン注入とアニール（熱処理）により形成されること，及び，ＦＺ法又はＭＣＺ法で製作されたｎ−基板がｎ−層１であることが記載されているから，ｎ−基板からなるｎ−層１の一方の側に，イオン注入とアニール（熱処理）により形成されたアノードｐ＋層２が開示されている。
（４）上記（１）イによれば，引用例には，アノードｐ＋層２上にアノード電極４が金属膜で形成されていることが記載されているから，アノードｐ＋層２上に，金属膜で形成されたアノード電極４が開示されている。
（５）上記（１）イによれば，引用例には，ｎ−層１の他方の側にはカソードｎ＋層５を介してカソード電極６が設けられていることが記載されているから，図１におけるアノード電極４とカソード電極６との位置関係を参酌すると，ｎ−層１の他方の側に，アノード電極４と向かい合って設けられたカソード電極６が開示されている。
（６）よって，引用例には，以下の発明（以下「引用発明」という。）が記載されている。
「ｎ−基板からなるｎ−層１の一方の側に，イオン注入とアニール（熱処理）により形成されたアノードｐ＋層２と，
　アノードｐ＋層２上に，金属膜で形成されたアノード電極４と，
　ｎ−層１の他方の側に，アノード電極４と向かい合って設けられたカソード電極６とを，
備えたことを特徴とする高電圧ダイオード。」
　
４−３　補正発明と引用発明との対比
（１）引用発明の「ｐ」，「ｎ」，「ｎ−基板からなるｎ−層１」，「一方の側」，「アノードｐ＋層２」は，補正発明の「第１伝導型」，「第２伝導型」，「半導体基板（１）」，「第１主表面」，「ウェル型領域（８）」にそれぞれ相当するから，引用発明の「ｎ−基板からなるｎ−層１の一方の側に，イオン注入とアニール（熱処理）により形成されたアノードｐ＋層２」は，補正発明の「第１伝導型と反対の第２伝導型半導体基板（１）の第１主表面に備えられている第１伝導型ウェル型領域（８）」に相当する。
（２）引用発明の「金属膜で形成されたアノード電極４」は，補正発明の「金属接触部（１３）」に対応するから，引用発明の「アノードｐ＋層２上に，金属膜で形成されたアノード電極４」は，補正発明の「上記ウェル型領域（８）に形成された少なくとも１つの窓（３，４，５）の上に備えられた金属接触部（１３）」に対応し，補正発明と引用発明とは，補正発明の金属接触部（１３）が，ウェル型領域（８）に形成された少なくとも１つの窓（３，４，５）の上に備えられていることは別にして，「上記ウェル型領域（８）の上に備えられた金属接触部（１３）」である点で共通する。
（３）引用発明の「カソード電極６」は，通常，アノード電極４と同様に金属膜で形成されるものであるから，引用発明の「ｎ−層１の他方の側」，「カソード電極６」は，補正発明の「第１主表面と反対側に位置する半導体基板（１）の第２主表面」，「裏面金属被膜（１５）」にそれぞれ相当する。したがって，引用発明の「ｎ−層１の他方の側に，アノード電極４と向かい合って設けられたカソード電極６」は，補正発明の「上記第１主表面と反対側に位置する半導体基板（１）の第２主表面に，金属接触部（１３）と向かい合って位置する裏面金属被膜（１５）」に相当する。
（４）以上のことを踏まえると，補正発明と引用発明とは，
「第１伝導型と反対の第２伝導型半導体基板（１）の第１主表面に備えられている第１伝導型ウェル型領域（８）と，
　上記ウェル型領域（８）の上に備えられた金属接触部（１３）と，
　上記第１主表面と反対側に位置する半導体基板（１）の第２主表面に，金属接触部（１３）と向かい合って位置する裏面金属被膜（１５）とを，
備えたことを特徴とする高電圧ダイオード。」
である点で一致し，以下の相違点１〜４で相違する。
相違点１：補正発明では，金属接触部（１３）が，ウェル型領域（８）に形成された少なくとも１つの窓（３，４，５）の上に備えられているのに対し，引用例には，そのような構成がない点。
相違点２：補正発明は，チャネルストッパ（１４）を備えたエッジ終端部を有するのに対し，引用例には，そのような構成がない点。
相違点３：補正発明では，金属接触部（１３）とチャネルストッパ（１４）との間の領域，及びチャネルストッパの外側の領域の第１主表面上に備えられており，金属接触部（１３）と半導体基板（１）との間の第１主表面に位置するｐｎ接合部を覆っている不動態化層（１２）を有し，不動態化層（１２）は，水素をドーピングされたアモルファス炭素又はアモルファスシリコンからなり，半導体基板（１）におけるチャネルストッパ（１４）の外側の領域では，チッピングストッパ（１２ａ）として機能するのに対し，引用発明では，そのような構成がない点。
相違点４：補正発明では，第１主表面に位置するウェル型領域（８）には，高さ１０〜１０００ｎｍのシリコンからなる段である窓（３，４，５）のエッジ（６）が，アライメント部として備えられているのに対し，引用発明では，そのような構成がない点。
　
４−４　当審の判断
（１）上記相違点１について検討する。
ア　まず，本願当初明細書等に，ウェル型領域（８）に形成された少なくとも１つの窓（３，４，５）については，次の記載のみがある。
「【請求項１２】
　請求項１〜１１のいずれかに記載の高電圧ダイオードの製造方法において，
　（ａ）半導体基板（１）の上にマスク絶縁層（２）の形成工程と，
　（ｂ）
少なくとも１つの窓（３・４・５）をウェル型領域（８）用に形成
　（ｃ）上記の
窓（３・４・５）
　（ｄ）上記半導体基板（１）の伝導型とは反対の伝導型を有する
窓（３・４・５）
　（ｅ）上記のパターン化されたマスク絶縁層（２）を除去する工程と，
　（ｆ）水素によってドーピングされたアモルファス炭素，またはアモルファスシリコンからなる不動態化層（１２）を塗布し，上記調整部（６）によって調整されたリソグラフィー工程によって，上記不動態化層（１２）をパターン化する工程と，
　（ｇ）上記ウェル型領域（８）または半導体基板（１）の表面において，パターン化された不動態化層（１２）の窓に，金属接触部（１３）とチャネルストッパ（１４）とを形成・パターン化する工程と，
　（ｈ）上記半導体基板（１）の裏面に金属被膜（１５）を形成する工程とを有することを特徴とする高電圧ダイオードの製造方法。」
「【請求項２５】
　上記調節部（６）は，
窓（３・４・５）
「【００１９】
　次に，この二酸化珪素層２の，ダイオードのアノード用に，場合によってはフィールド環用に縁領域において，フォトリソグラフィーによって構造を埋設する。このために，二酸化珪素層２にフォトレジスト層が形成・露光・現像される。
アノードと，場合によってはフィールド環とが後に形成されるフォトレジスト層の領域は，現像中に取り除かれる
こうして露出した二酸化珪素層２の上に，例えば湿気化学エッチング中に，エッチング液が作用することによって，この領域では二酸化珪素層が取り除かれる
【００２０】
　
次に，さらなる工程では，露出したシリコン基板１の表面，つまり二酸化珪素層２に埋設された「窓」の領域において，例えば１０〜１０００ｎｍ，好ましくは５０〜２００ｎｍのシリコン除去が行われる
アノード（窓３）
フィールド環（窓４）
各半導体チップの縁（図２の右縁）（窓５）
窓５
【００２１】
　
窓３〜５
窓３〜５
【００２２】
　本実施例では，シリコン除去は
窓３〜５
窓３
【００２３】
　図２の構造を形成するために，シリコン除去は，
窓３〜５
【００２４】
　次に，図３の構造が処理されるのだが，図２の構造を適切に処理することもできる。しかし，この場合，残存している二酸化珪素層２と調節部のエッジ６との間には，間隔７は存在せず，むしろ，調節部のエッジ６は
窓３〜５
「【００２６】
　図４の構造を処理するための様々な変型例がある。これらの変型例では，以下のようなプロセス工程が必要不可欠である。つまり，例えばイオン注入によってｎ＋型伝導シリコン層１１を形成するために，裏面エミッタ用に，半導体基板１の裏面（ウェハ裏面）上にｎ型不純物（例えばリン）を埋設し，
ウェハ表面上の残存している二酸化珪素層２（犠牲酸化物）をエッチングして除去
イ　これらの記載によれば，補正発明の「窓」は，高電圧ダイオードの製造工程においてのみ存在するものであって，完成した物としての高電圧ダイオードでは，エッチングして除去されており，既に存在していないことは明らかである。すなわち，「
アノード
が後に形成されるフォトレジスト層の領域は，現像中に取り除かれる
こうして露出した二酸化珪素層２の上に
エッチング液が作用することによって，この領域では二酸化珪素層が取り除かれる
露出したシリコン基板１の表面，つまり二酸化珪素層２に埋設された「窓」の領域
ウ　そうすると，引用発明においても，アノード電極４を形成するためには，少なくともそのための窓が製造工程において必要であることは明らかであるから，「補正発明では，金属接触部（１３）が，ウェル型領域（８）に形成された少なくとも１つの窓（３，４，５）の上に備えられている」という相違点１からなる構成自体は，物の発明である補正発明と引用発明との格別な差異と認めることはできない。
　
（２）上記相違点２について検討する。
ア　まず，本願当初明細書等に，エッジ終端部については，次の記載がある。
「【０００１】
　従来，特に約４００Ｖより高い高電圧用の高電圧ダイオードは，フィールド板，フィールド環，誘電性絶縁層，半絶縁性カバーおよび様々な不純物からなる
エッジ終端部（縁終端部）を縁領域に有するプレーナー型構造
　この記載によれば，補正発明の「エッジ終端部」とは，プレーナー型構造の縁領域に備えられた縁終端部を意味するものと解される。
イ　そして，プレーナー型構造の縁領域にフィールドプレート（補正発明の「チャネルストッパ」に相当）を設けることは，例えば原査定の拒絶の理由に引用された，周知例１（特開平９−１９９７０７号公報，平成９年７月３１日出願公開）の「外周を取囲む外側保護領域６２」（段落【００２９】及び図９），「最も外側の多結晶シリコンフイールドプレート１７１」（段落【００５０】及び図１４）及び「最も外側の周囲」に載せた「多結晶シリコンフイールドプレート２６１」（段落【００７０】及び図１９），又は周知例２（特開平１０−３３５６７９号公報，平成１０年１２月１８日出願公開）の「周縁電極１１」（段落【０００２】及び図３７，段落【００３４】及び図１，段落【００４５】及び図７，段落【００５８】及び図１５，段落【００６２】及び図１７）に記載されているように，従来周知の技術である。
　したがって，プレーナー型構造である引用発明において，縁領域にフィールドプレートを設けるという従来周知の技術を採用し，補正発明の「チャネルストッパ（１４）を備えたエッジ終端部を有する」構成とすることに，格別の困難性を認めることはできない。
　
（３）上記相違点３について検討する。
ア　半導体デバイス表面に位置するｐｎ接合部を覆って，水素をドーピングされたアモルファス炭素又はアモルファスシリコンからなる半導電性の電気的に活性な安定化層及び保護層を設けることは，例えば下記の周知例３又は４に記載されているように従来周知の技術である。そして，この従来周知の技術における半導電性の電気的に活性な安定化層及び保護層は，半導体デバイス表面に位置するｐｎ接合部を覆っており，また，補正発明と同様に，水素をドーピングされたアモルファス炭素又はアモルファスシリコンからなるのであるから，補正発明の「不動態化層（１２）」に対応するものである。
　さらに，この従来周知の技術における半導電性の電気的に活性な安定化層及び保護層は，半導体デバイスの表面を覆うのであるから，半導体基板に金属接触部やチャネルストッパが設けられている場合には，それらが設けられた領域を除いた，金属接触部とチャネルストッパとの間の領域，及びチャネルストッパの外側の領域の半導体デバイスの表面に設け，また，金属接触部と半導体基板との間の主表面に位置するｐｎ接合部を覆うようにすることは，当業者が必要により適宜行えばよい技術的な設計事項である。
イ　次に，本願当初明細書等には，次の記載がある。
「【０００５】
　いわゆる
チッピングストッパは，ウェハを個々のチップに切断するとき，切り込みエッジから各チップの活性領域への結晶欠陥の拡大を防止するためのもの
チップの機能的縁領域と切り込み線との間のフィールド酸化物によって実施
　この記載によれば，補正発明の「チッピングストッパ」は，ウェハを個々のチップに切断するとき，切り込みエッジから各チップの活性領域への結晶欠陥の拡大を防止するために，チップの機能的縁領域と切り込み線との間に設けた層である。そして，このようなチップの機能的縁領域と切り込み線との間に設けた層により，チッピングを防止することは，例えば特開平９−１３４８９３号公報（平成９年５月２０日出願公開），特開平７−２６３３８０号公報（平成７年１０月１３日出願公開），特開２０００−８２６８６号公報（平成１２年３月２１日出願公開）に記載されているように，従来周知の技術である。
　また，このチッピングを防止する層は，チップの機能的縁領域と切り込み線との間に設けるのであるから，半導体基板にチャネルストッパが形成されている場合には，その外側の領域に設けられることは明らかである。
ウ　そうすると，引用発明において，補正発明の「チャネルストッパ（１４）を備えたエッジ終端部を有する」構成とすることに格別の困難性がないことは，前示（２）のとおりであるから，引用発明に，上記ア及びイにおける従来周知の技術を適用することにより，アノード電極４とチャネルストッパとの間の領域，及びチャネルストッパの外側の領域の，ｎ−基板からなるｎ−層１の一方の側に備えられており，アノード電極４とｎ−基板からなるｎ−層１との間の一方の側に位置するｐｎ接合部を覆っている半導電性の電気的に活性な安定化層及び保護層を有し，半導電性の電気的に活性な安定化層及び保護層は，水素をドーピングされたアモルファス炭素又はアモルファスシリコンからなり，ｎ−基板からなるｎ−層１におけるチャネルストッパの外側の領域では，チッピングストッパとして機能する構成，すなわち，補正発明の「金属接触部（１３）とチャネルストッパ（１４）との間の領域，及びチャネルストッパの外側の領域の第１主表面上に備えられており，金属接触部（１３）と半導体基板（１）との間の第１主表面に位置するｐｎ接合部を覆っている不動態化層（１２）を有し，不動態化層（１２）は，水素をドーピングされたアモルファス炭素又はアモルファスシリコンからなり，半導体基板（１）におけるチャネルストッパ（１４）の外側の領域では，チッピングストッパ（１２ａ）として機能する」構成とすることは，当業者が容易に想到し得るものである。
　
・周知例３：原査定の拒絶の理由に引用された特開平２−２３９６２３号公報（平成２年９月２１日出願公開）
「〔従来の技術〕
　集積された個別半導体デバイス，特にＭＯＳ技術における半導体デバイスは，表面的な充電による障害に対して敏感であり，従って特に
その表面にｐｎ接合が生じる箇所に半導電性の電気的に活性な安定化層及び保護層を必要
従来の技術として，「現在
半導体デバイス用の電気的に活性な安定化層としては，無定形ケイ素（ａ−Ｓｉ）からなる層が適している
「〔課題を解決するための手段〕
　この課題は本発明によれば，
安定化層が無定形の水素含有炭素（ａ−Ｃ：Ｈ）からなる薄層
　
・周知例４：原査定の拒絶の理由に引用された特開平７−３０７３３６号公報（平成７年１１月２１日出願公開）
「【０００１】
【産業上の利用分野】本発明は，半導体基体の表面近くに少なくとも１つのｐｎ接合と，ホウ素をドープされた
無定形水素含有炭素（ａ−Ｃ：Ｈ）からなり少なくともｐｎ接合の表面近くの部分を覆うパッシベーション層
　
（４）上記相違点４について検討する。
ア　拡散層形成用マスクと同一のマスクを用いて形成したエッチング溝をアライメント部として用いることは，例えば下記の周知例５〜７に記載されているように，半導体装置において従来周知の技術である。
イ　また，本願当初明細書等に，窓（３，４，５）のエッジ（６）を高さ１０〜１０００ｎｍのシリコンからなる段とすることについては，次の記載のみがある。
「【請求項６】
　上記調整部（６）は，第１主表面に位置する
高さ約１０〜１０００ｎｍ
のシリコンからなる段
「【請求項２３】
　エッチングによって
深さ１０〜１０００ｎｍ
まで半導体基板（１）内に調節部（６）を埋設
「【００２０】
　次に，さらなる工程では，
露出したシリコン基板１の表面，つまり二酸化珪素層２に埋設された「窓」の領域において，例えば１０〜１０００ｎｍ
のシリコン除去
調整部（Justage-Strukturen）に形成された残存している窓５のエッジまたは段６を調整
　これらの記載によれば，補正発明において，窓（３，４，５）のエッジ（６）を高さ１０〜１０００ｎｍのシリコンからなる段とすることは，例示であって，高さ１０〜１０００ｎｍとすることに，臨界的意義を認めることはできないから，窓（３，４，５）のエッジ（６）を高さ１０〜１０００ｎｍのシリコンからなる段とすることは，当業者が必要により適宜決めればよい技術的な設計事項と解される。
ウ　したがって，引用発明においても，拡散層形成用マスクと同一のマスクを用いて形成したエッチング溝をアライメント部として用いるという半導体装置における従来周知の技術を採用し，補正発明の「第１主表面に位置するウェル型領域（８）には，高さ１０〜１０００ｎｍのシリコンからなる段である上記窓（３，４，５）のエッジ（６）が，アライメント部として備えられている」構成とすることは，当業者が容易になし得ることである。
　
・周知例５：特開平８−１１５８６５号公報（平成８年５月７日出願公開）
「【０００１】
【産業上の利用分野】本発明は，例えばバイポーラ（以下，Ｂｉｐと記す）トランジスタからなる
半導体装置の製造に用いるアライメントマーク
「【００１４】続いて図１（ｃ）に示すように，例えばＲＩＥによって
マスク１２および基体１１をエッチング
さらに少なくとも第２開孔部１２ｂから第２領域の基体１１表層を除去して，アライメントマーク１５を形成
「【００２６】なお，不純物の導入に熱拡散法を用いる場合にも，図１（ｃ）に示す
マスク１２および基体１１のエッチングにおいて，後にステッパがアライメントマーク１５を検出できる充分な深さまで基体１１を除去
例えばステッパの検出限界が溝の深さ＝５０ｎｍ程度である場合には，少なくも５０ｎｍ程度基体１１をエッチング
　
・周知例６：特開昭５８−１０３１２９号公報（昭和５８年６月２０日出願公開）
「本発明は
半導体装置
「第２図は本発明の一実施例を説明するための図面である。図面において，１１は半絶縁性ＧａＡｓ基板で，動作層および
パターン位置合わせマークとなる部分を除く領域を，例えば厚さ２μｍのポジティブ型ホトレジスト膜１２で覆い，例えばＨ
２
ＳＯ
４
，Ｈ
２
Ｏ
２
，Ｈ
２
Ｏの混合水溶液を用いてＧａＡｓ基板１１の表面を約０．１５μｍエッチング
ＧａＡｓ基板のエッチング
ホトレジスト膜１２を除去
ＧａＡｓ基板表面にエッチングによって形成されたパターン位置合わせマーク１３を用いて，例えば厚さ１μｍのポジティブ型オートレジスト膜によりオーム性電極のパターンを，所定の位置に形成
「また，ＧａＡｓＭＥＳＦＥＴの製造方法についてのみ示したが，
ショットキ障壁ダイオード等の半導体装置，あるいはＧａＡｓ以外の半導体についても同様に本発明が適用される
　
・周知例７：特開昭５４−５９８７３号公報（昭和５４年５月１４日出願公開）
「本発明は
半導体装置
「第１図に示すように，半導体基板１を用意しこの表面に例えばフォトレジスト膜からなるマスク層２を形成する。
　次に第２図に示すように周知の写真蝕刻技術により拡散層を形成すべき領域上のマスク層２を除去し，ここに半導体基板１表面の一部を露出させる。
　次に第３図に示すように
前記工程で残存したマスク層２をマスクとして，このマスクとともに半導体基板１を適当なエッチング液に浸して上記露出された半導体基板１表面の一部を軽くエッチングし，基板表面にくぼみ部及び段部５を形成
「次に第５図に示すように，
適当な除去液で残存しているマスク層２を全て除去し，くぼみ部表面を含む基板表面の全面を露出
　次に第６図に示すように，半導体基板１をたとえば加熱炉内で熱処理をすることにより前記工程でディポジションされた不純物を半導体基板内へ拡散させてここに拡散層８’を形成する。このとき拡散の際の熱処理で前記拡散層８’の表面および半導体基板１表面には酸化膜４が形成される。この時
前記くぼみ部表面にも酸化膜４が形成され，基板表面のくぼみの縁部の段部５に対応して酸化膜４にも段部５’が形成
　次に第７図に示すように，この酸化膜４上にフォトレジスト膜を形成し（図示せず），所謂写真蝕刻技術により上記酸化膜４の一部に開口部６を形成する。この時使用される
フォトレジマスクは上記段部をその位置合せの目印として使用して正確に所定の位置に位置合せされる
「以上説明した本実施例においては，
第３図に示した工程で拡散層形成領域をエッチングして基板表面にくぼみ部を形成しておくと，第６図に示した工程で判るように半導体基板表面が酸化膜４で被われていたとしても半導体基板と拡散層との境界部が段部によってはっきりと認識できるので，次工程のフォトレジマスク合せが簡単にできる
「また，
本発明は半導体装置の製造において拡散層を選択的に形成する場合全てに応用できる
　
（５）以上のとおり，補正発明は，従来周知の技術を勘案することにより，引用発明に基づいて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　
４−５　独立特許要件についてのまとめ
　以上のとおりであるから，本件補正は，本件補正後の特許請求の範囲の請求項１に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができないものであり，平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しない。
　
５　本件補正についてのむすび
　以上検討したとおり，本件補正は，平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しないので，特許法第１５９条第１項で読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明について
１　本願発明
　本件補正は，上記のとおり却下されたので，本願の請求項１〜２６に係る発明は，平成１９年２月２１日付けで誤訳訂正された明細書及び図面の記載からみて，その特許請求の範囲の請求項１〜２６に記載された事項により特定されるとおりのものであり，その内の請求項１に係る発明（以下「本願発明」という。）は，上記第２，１（１）に摘示したとおりのものである。
　
２　引用発明
　引用発明は，上記第２，４−２（６）で認定したとおりのものである。
　
３　対比・判断
 　上記第２，３で検討したように，補正発明は，本件補正前の請求項１を限定したものである。逆に言えば，本件補正前の請求項１に係る発明（本願発明）は，補正発明から，このような限定をなくしたものである。
　そうすると，本願発明の構成要件をすべて含み，これをより限定したものである補正発明が，上記第２，４において検討したとおり，従来周知の技術を勘案することにより，引用発明に基づいて当業者が容易に発明をすることができたものであるから，本願発明も，同様の理由により，当業者が容易に発明をすることができたものということができる。
　
４　まとめ
　以上検討したとおり，本願発明は，従来周知の技術を勘案することにより，引用発明に基づいて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　
第４　むすび
　以上のとおりであるから，本願は，他の請求項に係る発明について検討するまでもなく，拒絶すべきものである。
　よって，結論のとおり審決する。