【事件の表示】
　特願２００６−１９３２４１「半導体電子デバイス」拒絶査定不服審判事件〔平成１９年　４月　５日出願公開，特開２００７−　８８４２６〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
  第１　手続の経緯
　本願は，平成１８年７月１３日（優先権主張平成１７年８月２５日）の出願であって，平成１９年４月４日付けの拒絶理由通知に対して，同年６月７日に手続補正書及び意見書が提出されたが，同年８月３１日付けで拒絶査定がされ，これに対し，同年１０月４日に審判請求がされるとともに，同年１１月５日付けで手続補正書が提出されたものである。
　
第２　平成１９年１１月５日に提出された手続補正書による補正（以下「本件補正」という。）についての補正却下の決定
　
［補正却下の決定の結論］
　本件補正を却下する。
　
［理由］
１　本件補正の内容
　本件補正は，特許請求の範囲を補正するものであり，以下のとおりである。
　
〈補正事項ａ〉
　　・補正前の請求項１を補正後の請求項１とするものであり，具体的には，補正前の請求項１に，「第２の層」，「複合層を１層以上有し」，「前記第１の層と前記第２の層との格子定数差は，前記第１の層と前記第２の層との界面に，前記第１の層内に生じた貫通転位の前記第２の層への伝播を抑制する歪を発生させる大きさである」とあるのを，それぞれ，補正後の請求項１の，「該第１の層よりも厚さが小さい第２の層」，「複合層を１層以上有し，前記第１の層は厚さが２００ｎｍ以上，１０００ｎｍ以下であり，前記第２の層は厚さが０．５ｎｍ以上，２００ｎｍ以下であり」，「前記第１の層と前記第２の層との格子定数差は，０．２％以上である」と補正するものである。
　上記補正事項ａは，補正前の請求項２及び請求項３の内容を補正前の請求項１に取り込んで補正後の請求項１としたものと理解することもできる。
　
〈補正事項ｂ〉
　　・補正前の請求項２と請求項３を削除する。
　
〈補正事項ｃ〉
　　・補正前の請求項４の「前記バッファ層は，ＧａＮからなる前記第１の層とＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）からなる前記第２の層とが積層された前記複合層を４層以上有し，前記格子定数差は，０．２％以上であることを特徴とする請求項３に記載の半導体電子デバイス。」との規定の一部を取り出して，補正後の請求項２において「前記第１の層は，ＧａＮからなり，前記第２の層は，ＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）からなることを特徴とする請求項１に記載の半導体電子デバイス。」とし，また，補正前の請求項４の上記規定の他の一部を取り出して，補正後の請求項３において「前記複合層を４層以上有することを特徴とする請求項１または２に記載の半導体電子デバイス。」とする。
　
〈補正事項ｄ〉
　　・補正前の請求項５を補正後の請求項４に繰り上げるとともに，補正前の請求項５の「第３の層と第４の層」を，補正後の請求項４の「互いに格子定数が異なる第３の層と第４の層」と補正し，補正前の請求項５の「請求項１〜４のいずれか一つに記載の」を，補正後の請求項４の「請求項１〜３のいずれか一つに記載の」と補正する。
　
〈補正事項ｅ〉
　　・補正前の請求項６を補正後の請求項５に繰り上げるとともに，補正前の請求項６の「該所定値は，前記基板の基板径に応じて決定される」を，補正後の請求項５の「該所定値は，前記基板の基板径に応じて，該基板の反り量が所望値以下になるように決定される」と補正し，補正前の請求項６の「請求項１〜５のいずれか一つに記載の」を，補正後の請求項５の「請求項１〜４のいずれか一つに記載の」と補正する。
　
〈補正事項ｆ〉
　　・補正前の請求項７を補正後の請求項６に繰り上げるとともに，補正前の請求項７の「請求項１〜６のいずれか一つに記載の」を，補正後の請求項６の「請求項１〜５のいずれか一つに記載の」と補正する。
　
２　補正目的の適否
（１）補正事項ａについて
　補正事項ａは，補正前の請求項１において，「第２の層」とあるのを，補正後の請求項１の「該第１の層よりも厚さが小さい第２の層」と限定し，「複合層を１層以上有し」とあるのを，「複合層を１層以上有し，前記第１の層は厚さが２００ｎｍ以上，１０００ｎｍ以下であり，前記第２の層は厚さが０．５ｎｍ以上，２００ｎｍ以下であり」と限定し，「前記第１の層と前記第２の層との格子定数差は，前記第１の層と前記第２の層との界面に，前記第１の層内に生じた貫通転位の前記第２の層への伝播を抑制する歪を発生させる大きさである」とあるのを，「前記第１の層と前記第２の層との格子定数差は，０．２％以上である」と数値により限定ないし明確化する補正であり，全体として，特許請求の範囲の減縮を目的とする補正と理解することができる。
　
（２）補正事項ｂについて
　補正事項ｂは，請求項の削除を目的とする補正である。
　
（３）補正事項ｃについて
（３−１）補正事項ｃにおいて，補正前の請求項４の「前記バッファ層は，ＧａＮからなる前記第１の層とＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）からなる前記第２の層とが積層された前記複合層を４層以上有し，前記格子定数差は，０．２％以上であることを特徴とする請求項３に記載の半導体電子デバイス。」との記載から，その一部を取り出して，補正後の請求項２として「前記第１の層は，ＧａＮからなり，前記第２の層は，ＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）からなることを特徴とする請求項１に記載の半導体電子デバイス。」とする補正内容については，補正後の請求項２は，補正前の請求項４において直列的に規定されていた「前記複合層を４層以上有」するとの構成を欠くから，補正前の特許請求の範囲を拡張するものである。
　したがって，補正事項ｃは，請求項の削除，特許請求の範囲の減縮，誤記の訂正，明りょうでない記載の釈明の，いずれの補正目的にも該当しない。
（３−２）また，別の観点からみると，補正事項ｃは，補正前の請求項４を，補正後の請求項２と請求項３の２つに分けるものであり，請求項を増加する補正といえるから，この点からみても，補正事項ｃは，請求項の削除，特許請求の範囲の減縮，誤記の訂正，明りょうでない記載の釈明の，いずれの補正目的にも該当しない。
　
（４）補正事項ｄ〜ｆについて
　補正事項ｄ〜ｆは，補正事項ｂによる請求項の削除に伴って，請求項を繰り上げるものである。
　
（５）上記（３）で検討したとおり，上記補正事項ｃは，請求項の削除，特許請求の範囲の減縮，誤記の訂正，明りょうでない記載の釈明の，いずれの補正目的にも該当しないから，補正事項ｃを含む本件補正は，平成１８年法律５５号改正附則３条１項によりなお従前の例によるとされる同法による改正前の特許法１７条の２第４項の規定に適合しない。したがって，本件補正は，同法１５９条１項において読み替えて準用する同法５３条１項の規定により却下すべきものである。
　
（６）以上のとおり，本件補正は却下すべきものであるが，念のため，仮に，本件補正が，特許法１７条の２第４項に規定する要件を満たすとした場合に，本件補正後の特許請求の範囲の請求項１に係る発明（以下「補正発明」という。）が，特許出願の際独立して特許を受けることができるものか（平成１８年法律５５号改正附則３条１項によりなお従前の例によるとされる同法による改正前の特許法１７条の２第５項において準用する同法１２６条５項に規定する独立特許要件を満たすか）どうかについて，以下に検討する。
　
３　独立特許要件を満たすかどうかの検討
（１）本願の補正発明
　本件補正後の請求項１によれば，本願の補正発明は，次のとおりである。
　
【請求項１】
「基板上にバッファ層と，窒化物系化合物半導体からなる半導体動作層とを順次積層した半導体電子デバイスにおいて，
　前記バッファ層は，窒化物系化合物半導体からなる第１の層および該第１の層よりも厚さが小さい第２の層が積層された複合層を１層以上有し，前記第１の層は厚さが２００ｎｍ以上，１０００ｎｍ以下であり，前記第２の層は厚さが０．５ｎｍ以上，２００ｎｍ以下であり，前記第１の層と前記第２の層との格子定数差は，０．２％以上であることを特徴とする半導体電子デバイス。」
　
（２）引用例の表示
　　引用例：特開２００３−５９９４８号公報
　
（３）引用例の記載と引用発明
（３−１）引用例の記載
　原査定の拒絶の理由に引用された，本願の優先権主張日前に日本国内において頒布された刊行物である，特開２００３−５９９４８号公報（以下「引用例」という。）には，「半導体装置及びその製造方法」（発明の名称）に関して，図１〜図３とともに，次の記載がある（下線は当審で付加）。
　　ア　発明の背景等
・「【０００１】
【発明の属する技術分野】
本発明は窒化物系化合物半導体を用いたMESFETやHEMT等の半導体装置及びその製造方法に関する
　　イ　課題を解決するための手段
・「【０００８】
【課題を解決するための手段】上記課題を解決し，上記目的を達成するための本発明は，窒化物系化合物半導体を有する半導体装置であって，シリコン又はシリコン化合物から成る基板と，前記基板の一方の主面上に配置されバッファ層と，前記バッファ層の上に配置された少なくとも１つの窒化物系化合物半導体層を含んでいる半導体素子用半導体領域と，前記半導体素子用半導体領域の表面上に配置された第１の主電極，第２の主電極及び制御電極とを備え，・・・」
　　ウ　第１の実施形態
・「【００１１】
【第1の実施形態】次に，図１〜図３を参照して本発明の第1の実施形態に係る窒化ガリウム系化合物半導体を用いたHEMTについて説明する。
【００１２】
図1に示す本発明の第1の実施形態に係るHEMTは，シリコンから成るサブストレート即ち基板１とバッファ層２とHEMT素子用半導体領域３と第１の電極としてのソース電極４と第２の電極としてのドレイン電極５と制御電極としてのゲート電極６と絶縁膜７とから成る
【００１３】HEMT素子半導体領域３は，不純物非ドープのGaNから成る電子走行層１０と，非ドープのAl0.2Ga0.8Nから成るスペーサ層１１と，n形不純物としてSiのドープされているn形Al0.2Ga0.8Nから成る電子供給層１２とを有している。素子用半導体領域３の各層１０，１１，１２は窒素とガリウムをベースとした窒化ガリウム系化合物半導体から成る。バッファ層２の上に配置された電子走行層１０はチャネル層とも呼ぶことができるものであり，例えば，５００ｎｍの厚みを有する。電子走行層１０の上に配置されたスペーサ層１１は例えば７ｎｍの厚みを有し電子供給層１２のｎ形不純物としてのシリコンが電子走行層１０に拡散することを抑制する。スペーサ層１１の上に配置された電子供給層１２は活性層又は動作層又はチャネル層とも呼ぶことができるものであり，例えば１０ｎｍの厚みを有する。ソース電極４及びドレイン電極５は電子供給層１２にオーミック接触し，ゲート電極６は電子供給層１２にシヨットキー接触している。なお，ソース電極４及びドレイン電極５と電子供給層１２との間にｎ形不純物濃度の高いコンタクト層を設けることができる。ＳｉＯ２から成る絶縁膜７は半導体領域１０の表面を覆っている。
【００１４】電子供給層１２及びスペーサ層１１は極く薄い膜であるので，横方向には絶縁物として機能し，縦方向には導電体として機能する。従って，ＨＥＭＴの動作時には，ソース電極４，電子供給層１２，スペーサ層１１，電子走行層１０，スペーサ層１１，電子供給層１２，ドレイン電極５の経路で電子が流れる。この電子の流れ即ち電流の流れはゲート電極６に印加される制御電圧で調整される。
【００１５】
基板１は，導電形決定不純物としてＢ（ボロン）等の３族元素を含むｐ形シリコン単結晶から成る
【００１６】
基板１の一方の主面全体を被覆するように配置されたバッファ層２は，複数の第１の層８と複数の第２の層９とが交互に積層された複合層から成る
図１では，図示の都合上，バッファ層２の一部のみが示されているが，実際には，バッファ層２は，２０個の第１の層８と２０個の第２の層９とを有する
【００１７】
第１の層８は，
化学式  Ａｌ
x
Ｇａ
1-x
Ｎ
ここで，ｘは０＜ｘ≦１を満足する任意の数値，で示すことができる材料で形成される
即ち，第１の層８は，ＡｌＮ(窒化アルミニウム)又はＡｌＧａＮ（窒化ガリウム  アルミニウム）で形成される
図１及び図２の実施形態では，前記式のｘが１とされた材料に相当するＡｌＮ（窒化アルミニウム）が第１の層８に使用されている
【００１８】
第２の層９は，ＧａＮ（窒化ガリウム）
化学式  ＡｌyＧａ1-yＮ
ここで，ｙは，ｙ＜ｘ，
０＜ｙ＜１
を満足する任意の数値，で示すことができる材料
から成る極く薄い膜である
この第１の実施形態の第２の層９は，上記化学式におけるｙ＝０に相当するＧａＮから成る
【００１９】
バッファ層２の第１の層８の好ましい厚みは，０．５ｎｍ〜５０ｎｍ即ち５〜５００オングストロ−ムである
【００２０】
第２の層９の好ましい厚みは，０．５ｎｍ〜２００ｎｍ即ち５〜２０００オングストロ−ムである
【００２１】
次に，第１の層８がＡＩＮ，第２の層９がＧａＮとされた半導体半導体装置の製造方法を説明する
【００２２】まず，図３の（Ａ）に示すｐ形不純物が導入されたｐ形シリコン半導体から成る基板１を用意する。バッファ層２を形成するためのシリコン基板１の一方の主面１ａは，ミラー指数で示す結晶の面方位において（１１１）ジャスト面，即ち正確な（１１１）面である。しかし，図３において０で示す（１１１）ジャスト面に対して−θ〜+θで示す範囲で基板１の主面１ａを傾斜させることができる。−θ〜+θの範囲は−４°〜+４°であり，好ましくは−３°〜+３°であり，より好ましくは−２°〜+２°である。シリコン基板１の主面１ａの結晶方位を，（１１１）ジャスト面又は（１１１）ジャスト面からのオフ角度が小さい面とすることによって，バッファ層２及び素子用半導体領域３をエピタキシャル成長させる際の原子レベルでのステップを無くすこと又は小さくすることができる。
【００２３】次に，図３（Ｂ）に示すように基板１の主面１ａ上のバッファ層２は，周知のＭＯＣＶＤ（Metal  Organic  Chemical  Vapor  Deposition）即ち有機金属化学気相成長法によってＡｌＮから成る第１の層８とＧａＮから成る第２の層９とを繰返して積層することによって形成する。即ち，ＨＦ系エッチャントで前処理したｐ形シリコン単結晶の基板１をＭＯＣＶＤ装置の反応室内に配置し，まず，９５０℃で約１０分間のサーマルアニーリングを施して表面の酸化膜を除去する。次に，反応室内にＴＭＡ（トリメチルアルミニウム）ガスとＮＨ3（アンモニア）ガスを約６５秒間供給して，基板１の一方の主面に厚さ約１０ｎｍのＡｌＮ層から成る第１の層８を形成する。本実施例では基板１の加熱温度を１１２０℃とした後に，ＴＭＡガスの流量即ちＡｌの供給量を約６３μｍｏｌ／ｍｉｎ，ＮＨ3 ガスの流量即ちＮＨ3 の供給量を約０．１４ｍｏｌ／ｍｉｎとした。続いて，基板１の加熱温度を１１２０℃とし，ＴＭＡガスの供給を止めてから反応室内にＴＭＧ（トリメチルガリウム）ガスとＮＨ3 （アンモニア）ガスとを約９０秒間供給して，基板１の一方の主面に形成された上記ＡｌＮから成る第１の層８の上面に，厚さ約３０ｎｍのｎ形のＧａＮから成る第２の層９を形成する。本実施例では，ＴＭＧガスの流量即ちＧａの供給量を約６０μｍｏｌ／ｍｉｎ，ＮＨ3 ガスの流量即ちＮＨ3 の供給量を約０．１４ｍｏｌ／ｍｉｎとした。本実施例では，上述のＡｌＮから成る第１の層８とＧａＮから成る第２の層９の形成を２０回繰り返してＡｌＮから成る第１の層８とＧａＮから成る第２の層９との合計で４０層が積層されたバッファ層２を得る。勿論ＡｌＮから成る第１の層８，ＧａＮから成る第２の層９をそれぞれ５０層等の任意の数に変えることもできる。」
　　エ　発明の効果
・「【００３０】本実施形態のＨＥＭＴによれば，次の効果が得られる。
（１）低コストであり且つ加工性も良いシリコンから成る基板１を使用するので，材料コスト及び生産コストの削減が可能である。このため，ＨＥＭＴのコスト低減が可能である。
（２）基板１の一方の主面に形成された格子定数がシリコンとGaNとの間の値を有するＡｌＮから成る第１の層８と第２の層９とから成るバッファ層２は，シリコンから成る基板１の結晶方位を良好に引き継ぐことができる。この結果，バッファ層２の一方の主面に，ＧａＮ系半導体領域３を結晶方位を揃えて良好に形成することができる。このため，半導体領域３の平坦性が良くなり，ＨＥＭＴの電気的特性も良くなる。もし，シリコンから成る基板１の一方の主面に，ＧａＮ半導体のみによって低温でバッファ層を形成した場合，シリコンとＧａＮとは格子定数の差が大きいため，このバッファ層の上面に平坦性に優れたＧａＮ系半導体領域を形成することはできない。
（３）ＡｌＮから成る第１の層８とＧａＮから成る第２の層９との複合層から成るバッファ層２は，従来のＧａＮやＡｌＮの単一層から構成される低温バッファ層に比較して高温で結晶成長させることができる。このため，窒素源となるアンモニアを良好に分解させることができ，バッファ層２はアモルファス層とならない。このため，バッファ層２の上に形成されるエピタキシャル成長層即ち半導体領域３の結晶欠陥の密度を十分に小さくすることができ，リーク電流の発生を防止することができる。この結果，ピンチオフ特性の良好なＨＥＭＴを提供することができる。
（４）基板１がサファイアに比較して熱伝導率に優れるシリコンから形成されるので，デバイスの動作中に発生する熱を基板１を通じて良好に放熱させることができ，デバイスの耐圧，利得等の諸特性が良好に得られる。
（５）シリコン基板１は窒化物系化合物半導体に比べて熱膨張係数が小さい為，熱不整に起因した引っ張り歪がエピタキシャル層に加わる。このため，スペース層１１と電子走行層１０との間のＡｌＧａＮ／ＧａＮの界面の引っ張り応力を更に強めることができ，結果的にピエゾ電界効果を高めることができる。このため，電子走行層１０即ちチャネルの電子密度をサファイア基板を使用したＨＥＭＴに比較して高濃度にすることができ，電子走行層１０即ちチャネルのシート抵抗を減少してドレイン電流を増大することが可能となる。」
　
（３−２）引用発明
　上記ア〜エによれば，引用例には，次の発明（以下「引用発明」という。）が記載されているといえる。
　
「シリコン又はシリコン化合物から成る基板１と，前記基板１の一方の主面上に配置されバッファ層２と，前記バッファ層２の上に配置された少なくとも１つの窒化物系化合物半導体層を含んでいるHEMT素子用半導体領域３から成る半導体素子用半導体領域とを備えた半導体装置において，
　前記バッファ層２は，複数のＡｌＮ(窒化アルミニウム)から成る第１の層８と複数のＧａＮ（窒化ガリウム）から成る第２の層９とが交互に積層された複合層から成り，前記第１の層８の厚みは０．５ｎｍ〜５０ｎｍであり，前記第２の層９の厚みは０．５ｎｍ〜２００ｎｍであることを特徴とする半導体装置。」
　
（４）対比
（４−１）次に，補正発明と引用発明とを対比する。
　　ア　引用発明の「シリコン又はシリコン化合物から成る基板１」，「前記基板１の一方の主面上に配置されバッファ層２」，「前記バッファ層２の上に配置された少なくとも１つの窒化物系化合物半導体層を含んでいるHEMT素子用半導体領域３から成る半導体素子用半導体領域」，「半導体装置」は，それぞれ，補正発明の「基板」，「バッファ層」，「窒化物系化合物半導体からなる半導体動作層」，「半導体電子デバイス」に対応する。
　また，引用発明において，「シリコン又はシリコン化合物から成る基板１」と，「前記基板１の一方の主面上に配置されバッファ層２」と，「前記バッファ層２の上に配置された少なくとも１つの窒化物系化合物半導体層を含んでいるHEMT素子用半導体領域３から成る半導体素子用半導体領域」とが，積層されていることは明らかである。
　そうすると，引用発明の「シリコン又はシリコン化合物から成る基板１と，前記基板１の一方の主面上に配置されバッファ層２と，前記バッファ層２の上に配置された少なくとも１つの窒化物系化合物半導体層を含んでいるHEMT素子用半導体領域３から成る半導体素子用半導体領域とを備えた半導体装置」は，補正発明の「基板上にバッファ層と，窒化物系化合物半導体からなる半導体動作層とを順次積層した半導体電子デバイス」に相当する。
　　イ　引用発明の「ＡｌＮ(窒化アルミニウム)から成る第１の層８」，「ＧａＮ（窒化ガリウム）から成る第２の層９」は，それぞれ，補正発明の「第２の層」，「窒化物系化合物半導体からなる第１の層」に対応し，また，引用発明の「前記第１の層８の厚みは０．５ｎｍ〜５０ｎｍであり，前記第２の層９の厚みは０．５ｎｍ〜２００ｎｍである」ことから，引用発明の「ＡｌＮ(窒化アルミニウム)から成る第１の層８」の厚みが，例えば，５０ｎｍの場合に，引用発明の「ＧａＮ（窒化ガリウム）から成る第２の層９」の厚みを，より厚い２００ｎｍに設定することが可能であり，引用例の第１の実施形態においても，「厚さ約１０ｎｍのＡｌＮ層から成る第１の層８を形成する」，「厚さ約３０ｎｍのｎ形のＧａＮから成る第２の層９を形成する」（いずれも，段落【００２３】）と記載されているように，引用発明では，「第２の層９」の厚さよりも「第１の層８」の厚さが小さいものであるから，引用発明の「第１の層８」は，補正発明の「該第１の層よりも厚さが小さい第２の層」に対応する。
　また，引用発明の「前記バッファ層２は，」「交互に積層された複合層から成」ることは，補正発明の「前記バッファ層は，」「積層された複合層を１層以上有」することに対応する。
　したがって，引用発明の「前記バッファ層２は，複数のＡｌＮ(窒化アルミニウム)から成る第１の層８と複数のＧａＮ（窒化ガリウム）から成る第２の層９とが交互に積層された複合層から成」ることは，補正発明の「前記バッファ層は，窒化物系化合物半導体からなる第１の層および該第１の層よりも厚さが小さい第２の層が積層された複合層を１層以上有」することに相当する。
　　ウ　引用発明の「前記第２の層９の厚みは０．５ｎｍ〜２００ｎｍ」との数値範囲と，補正発明の「前記第１の層は厚さが２００ｎｍ以上，１０００ｎｍ以下」との数値範囲とは，厚さが２００ｎｍの点で重なっているから，少なくともこの点で両者は一致する。
　　エ　引用発明の「前記第１の層８の厚みは０．５ｎｍ〜５０ｎｍ」との数値範囲と，補正発明の「前記第２の層は厚さが０．５ｎｍ以上，２００ｎｍ以下」との数値範囲は，厚さが０．５ｎｍ〜５０ｎｍの範囲で重なっているから，少なくともこの範囲で両者は一致する。
　
（４−２）そうすると，本願補正発明と引用発明の一致点と相違点は，次のとおりとなる。
　
〈一致点〉
「基板上にバッファ層と，窒化物系化合物半導体からなる半導体動作層とを順次積層した半導体電子デバイスにおいて，
　前記バッファ層は，窒化物系化合物半導体からなる第１の層および該第１の層よりも厚さが小さい第２の層が積層された複合層を１層以上有し，前記第１の層は厚さが２００ｎｍであり，前記第２の層は厚さが０．５ｎｍ〜５０ｎｍであることを特徴とする半導体電子デバイス。」
　
〈相違点〉
　補正発明は，「前記第１の層と前記第２の層との格子定数差は，０．２％以上である」のに対して，引用発明は，補正発明の「第１の層」と「第２の層」にそれぞれ対応する「ＧａＮ（窒化ガリウム）から成る第２の層９」と「ＡｌＮ(窒化アルミニウム)から成る第１の層８」との格子定数差について明示していない点。
　
（５）相違点についての検討
　　ア　引用発明も，補正発明の「第１の層」と「第２の層」にそれぞれ対応する「ＧａＮ（窒化ガリウム）から成る第２の層９」と「ＡｌＮ(窒化アルミニウム)から成る第１の層８」とを有しているところ，「ＧａＮ（窒化ガリウム）」の格子定数は３．１９Å程度，「ＡｌＮ（窒化アルミニウム）」の格子定数は３．１１Å程度であることが知られている（応用物理学会編「応用物理データブック」平成６年９月３０日発行，４０２頁）。なお，本願明細書の発明の詳細な説明の段落【００２１】でも，それぞれ，３．１８９Å，３．１１２Åという数値が用いられている。
　そして，格子定数差Δａは，本願の明細書の発明の詳細な説明の段落【００２６】によれば，式「Δａ＝｜１−ａ２／ａ１｜×１００」（ただし，ａ１は第１の層の格子定数，ａ２は第２の層の格子定数である。）で計算できるから，この式に上記の格子定数の数値を代入して計算すると，「２．５％」程度となる。
　　ウ　このことは，引用発明においても，「複数のＡｌＮ(窒化アルミニウム)から成る第１の層８と複数のＧａＮ（窒化ガリウム）から成る第２の層９とが交互に積層された複合層から成」る「バッファ層２」における，「ＧａＮ（窒化ガリウム）から成る第２の層９」と「ＡｌＮ(窒化アルミニウム)から成る第１の層８」との格子定数差が２．５％程度となっていることを意味するから，引用発明も，補正発明の「前記第１の層と前記第２の層との格子定数差は，０．２％以上である」との条件を優に満たしている。
　　エ　そうすると，結局，本願の補正発明と引用発明は，同一発明であることに帰着する。
　
　したがって，補正発明は，引用例に記載された発明であるから，特許法２９条１項３号に該当し，特許出願の際独立して特許を受けることができないものである。
　
４　以上の次第で，本件補正は，平成１８年法律５５号改正附則３条１項によりなお従前の例によるとされる同法による改正前の特許法１７条の２第４項の規定する補正目的の要件を満たさず，また，仮に補正目的の要件を満たすとしても，本件補正後の請求項１に係る発明は，平成１８年法律５５号改正附則３条１項によりなお従前の例によるとされる同法による改正前の特許法１７条の２第５項において準用する同法１２６条５項に規定する要件（独立特許要件）を満たさないので，同法１５９条１項において読み替えて準用する同法５３条１項の規定により，却下すべきものである。
　
第３　本願発明
１　以上のとおり，本件補正（平成１９年１１月５日に提出された手続補正書による補正）は却下されたので，本願の請求項１〜７に係る発明は，平成１９年６月７日に提出された手続補正書の請求項１〜７に記載されたとおりのものであり，そのうち，請求項１に係る発明（以下「本願発明」という。）は，次のとおりである。
　
【請求項１】
「基板上にバッファ層と，窒化物系化合物半導体からなる半導体動作層とを順次積層した半導体電子デバイスにおいて，
　前記バッファ層は，窒化物系化合物半導体からなる第１の層および第２の層が積層された複合層を１層以上有し，前記第１の層と前記第２の層との格子定数差は，前記第１の層と前記第２の層との界面に，前記第１の層内に生じた貫通転位の前記第２の層への伝播を抑制する歪を発生させる大きさであることを特徴とする半導体電子デバイス。」
　
２　引用例の記載と引用発明
　引用例の記載と引用発明については，前記第２，３，（３−１）〜（３−２）において認定したとおりである。
　
３　対比・判断 
 　前記第２，１〈補正事項ａ〉，２，（１）で検討したように，本願の補正発明は，本件補正前の請求項１において，「第２の層」とあるのを，補正後の請求項１の「該第１の層よりも厚さが小さい第２の層」と限定し，「複合層を１層以上有し，前記第１の層と」とあるのを，「複合層を１層以上有し，前記第１の層は厚さが２００ｎｍ以上，１０００ｎｍ以下であり，前記第２の層は厚さが０．５ｎｍ以上，２００ｎｍ以下であり，前記第１の層と」と限定し，また，「前記第１の層と前記第２の層との格子定数差は，前記第１の層と前記第２の層との界面に，前記第１の層内に生じた貫通転位の前記第２の層への伝播を抑制する歪を発生させる大きさである」とあるのを，「前記第１の層と前記第２の層との格子定数差は，０．２％以上である」と数値により限定ないし明確化したものである。 
 　そうすると，本願発明の構成をより限定し，かつ，数値により限定ないし明確化したものである補正発明が，前記第２，３において検討したとおり，引用発明と同一発明なのであるから，これらの限定をなくした本願発明が引用発明（引用例に記載された発明）を包摂することは明らかである。
　したがって，本願発明は，引用例に記載された発明である。　
　
第４　結言 
　以上のとおり，本願発明は，引用例に記載された発明であるから，特許法２９条１項３号に該当し，特許を受けることができない。
　したがって，本願は，他の請求項について検討するまでもなく，拒絶すべきものである。
　よって，結論のとおり審決する。