【手続補正書】
【提出日】平成24年3月15日(2012.3.15)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
また、本発明の第３の側面は、メモリ情報保護システムであって、所定情報を記憶したメモリ装置と、前記メモリ装置に対応したメモリ制御装置とを備え、前記メモリ制御装置は、所定タイミングごとに、情報の暗復号化に用いる第１鍵情報を新たに生成する第１鍵生成手段と、前記メモリ装置に出力する情報を前記第１鍵情報に基づいて暗号化するとともに、前記メモリ装置から入力される暗号化された情報を前記第１鍵情報に基づいて復号化する第１データ変換手段とを有し、前記第１データ変換手段では、前記第１鍵生成手段によって新たな第１鍵情報が生成される度に、当該新たな第１鍵情報を前記第１鍵情報とする鍵情報の更新が行われ、前記メモリ装置は、前記所定タイミングに同期させて、前記第１鍵情報と同じ第２鍵情報を新たに生成する第２鍵生成手段と、所定情報を記憶した記憶手段と、前記所定情報のうち読出対象となった情報を前記第２鍵情報に基づいて暗号化するとともに、前記メモリ制御装置から入力される暗号化された情報を前記第２鍵情報に基づいて復号化する第２データ変換手段とを有し、前記第２データ変換手段では、前記第２鍵生成手段によって新たな第２鍵情報が生成される度に、当該新たな第２鍵情報を前記第２鍵情報とする鍵情報の更新が行われる。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
所定タイミングごとに、情報の暗復号化に用いる鍵情報を新たに生成する鍵生成手段と、
所定情報を記憶したメモリ装置に出力する情報を前記鍵情報に基づいて暗号化するとともに、前記メモリ装置から入力される暗号化された前記所定情報を前記鍵情報に基づいて復号化するデータ変換手段と、
を備え、
前記データ変換手段では、前記鍵生成手段によって新たな鍵情報が生成される度に、当該新たな鍵情報を前記鍵情報とする鍵情報の更新が行われるメモリコントローラ。
【請求項２】
前記鍵生成手段は、
前記所定タイミングごとに、前記鍵情報を構成するビット列をシフトさせて、前記新たな鍵情報を生成するシフト手段を有する請求項１に記載のメモリコントローラ。
【請求項３】
前記シフト手段は、シフトレジスタを含む請求項２に記載のメモリコントローラ。
【請求項４】
ハードウェアとして実装された固定的なハードウェア鍵、
をさらに備え、
前記鍵生成手段は、前記メモリ制御装置の起動の際に、前記ハードウェア鍵を用いて初期鍵情報を生成し、
前記新たな鍵情報は、前記所定タイミングごとに、前記初期鍵情報を構成するビット列を順次にシフトさせて取得される請求項２または請求項３に記載のメモリコントローラ。
【請求項５】
ハードウェアとして実装された固定的なハードウェア鍵と、
外部で生成された乱数値を取得する乱数取得手段と、
をさらに備え、
前記鍵生成手段は、前記メモリ制御装置の起動の際に、前記ハードウェア鍵と前記乱数値とを用いて初期鍵情報を生成し、
前記新たな鍵情報は、前記所定タイミングごとに、前記初期鍵情報を構成するビット列を順次にシフトさせて取得される請求項２または請求項３に記載のメモリコントローラ。
【請求項６】
前記鍵生成手段は、
前記所定タイミングごとに、ストリーム暗号方式またはブロック暗号方式を用いて前記新たな鍵情報を生成する請求項１に記載のメモリコントローラ。
【請求項７】
ハードウェアとして実装された固定的なハードウェア鍵、
をさらに備え、
前記鍵生成手段は、前記ストリーム暗号方式または前記ブロック暗号方式で暗号化を行い、前記ハードウェア鍵に基づいて前記鍵情報を生成する請求項６に記載のメモリコントローラ。
【請求項８】
ハードウェアとして実装された固定的なハードウェア鍵と、
外部で生成された乱数値を取得する乱数取得手段と、
をさらに備え、
前記鍵生成手段は、前記ストリーム暗号方式または前記ブロック暗号方式で暗号化を行い、前記ハードウェア鍵および前記乱数値に基づいて前記鍵情報を生成する請求項６に記載のメモリコントローラ。
【請求項９】
請求項１から請求項８のいずれかに記載のメモリコントローラを有するメモリ制御装置。
【請求項１０】
所定タイミングごとに、情報の暗復号化に用いる鍵情報の生成指示を行う指示手段と、
前記生成指示に応じて前記鍵情報を新たに生成する鍵生成手段と、
所定情報を記憶した記憶手段と、
前記所定情報のうち読出対象となった情報を前記鍵情報に基づいて暗号化するとともに、外部装置から入力される暗号化された情報を前記鍵情報に基づいて復号化するデータ変換手段と、
を備え、
前記データ変換手段では、前記鍵生成手段によって新たな鍵情報が生成される度に、当該新たな鍵情報を前記鍵情報とする鍵情報の更新が行われるメモリ装置。
【請求項１１】
前記鍵生成手段は、
前記所定タイミングごとに、前記鍵情報を構成するビット列をシフトさせて、前記新たな鍵情報を生成するシフト手段を有する請求項１０に記載のメモリ装置。
【請求項１２】
前記シフト手段は、シフトレジスタを含む請求項１１に記載のメモリ装置。
【請求項１３】
ハードウェアとして実装された固定的なハードウェア鍵、
をさらに備え、
前記指示手段は、前記外部装置からの初期化コマンドの入力に応じて前記鍵生成手段の初期化指示を行い、
前記鍵生成手段は、前記初期化指示に応じて、前記ハードウェア鍵を用いて初期鍵情報を生成し、
前記新たな鍵情報は、前記生成指示に応じて、前記初期鍵情報を構成するビット列を順次にシフトさせて取得される請求項１１または請求項１２に記載のメモリ装置。
【請求項１４】
ハードウェアとして実装された固定的なハードウェア鍵、
をさらに備え、
前記メモリ装置は、前記外部装置で生成された乱数値を取得し、
前記指示手段は、前記外部装置からの初期化コマンドの入力に応じて前記鍵生成手段の初期化指示を行い、
前記鍵生成手段は、前記初期化指示に応じて、前記ハードウェア鍵と前記乱数値とを用いて初期鍵情報を生成し、
前記新たな鍵情報は、前記生成指示に応じて、前記初期鍵情報を構成するビット列を順次にシフトさせて取得される請求項１１または請求項１２に記載のメモリ装置。
【請求項１５】
前記鍵生成手段は、
前記所定タイミングごとに、ストリーム暗号方式またはブロック暗号方式を用いて前記新たな鍵情報を生成する請求項１０に記載のメモリ装置。
【請求項１６】
ハードウェアとして実装された固定的なハードウェア鍵、
をさらに備え、
前記鍵生成手段は、前記ストリーム暗号方式または前記ブロック暗号方式で暗号化を行い、前記ハードウェア鍵に基づいて前記鍵情報を生成する請求項１５に記載のメモリ装置。
【請求項１７】
ハードウェアとして実装された固定的なハードウェア鍵と、
外部で生成された乱数値を取得する乱数取得手段と、
をさらに備え、
前記鍵生成手段は、前記ストリーム暗号方式または前記ブロック暗号方式で暗号化を行い、前記ハードウェア鍵および前記乱数値に基づいて前記鍵情報を生成する請求項１５に記載のメモリ装置。
【請求項１８】
前記指示手段は、前記外部装置からのコマンドの入力に応じて前記生成指示を行う請求項１０から請求項１７のいずれかに記載のメモリ装置。
【請求項１９】
所定情報を記憶したメモリ装置と、
前記メモリ装置に対応したメモリ制御装置と、
を備え、
前記メモリ制御装置は、
所定タイミングごとに、情報の暗復号化に用いる第１鍵情報を新たに生成する第１鍵生成手段と、
前記メモリ装置に出力する情報を前記第１鍵情報に基づいて暗号化するとともに、前記メモリ装置から入力される暗号化された情報を前記第１鍵情報に基づいて復号化する第１データ変換手段と、
を有し、
前記第１データ変換手段では、前記第１鍵生成手段によって新たな第１鍵情報が生成される度に、当該新たな第１鍵情報を前記第１鍵情報とする鍵情報の更新が行われ、
前記メモリ装置は、
前記所定タイミングに同期させて、前記第１鍵情報と同じ第２鍵情報を新たに生成する第２鍵生成手段と、
所定情報を記憶した記憶手段と、
前記所定情報のうち読出対象となった情報を前記第２鍵情報に基づいて暗号化するとともに、前記メモリ制御装置から入力される暗号化された情報を前記第２鍵情報に基づいて復号化する第２データ変換手段と、
を有し、
前記第２データ変換手段では、前記第２鍵生成手段によって新たな第２鍵情報が生成される度に、当該新たな第２鍵情報を前記第２鍵情報とする鍵情報の更新が行われるメモリ情報保護システム。
【請求項２０】
ａ）所定タイミングごとに、情報の暗復号化に用いる鍵情報を新たに生成する工程と、
ｂ）所定情報を記憶したメモリ装置に出力する情報を前記鍵情報に基づいて暗号化するとともに、前記メモリ装置から入力される暗号化された情報を前記鍵情報に基づいて復号化する工程と、
を備え、
前記ｂ）工程では、前記ａ）工程によって新たな鍵情報が生成される度に、当該新たな鍵情報を前記鍵情報とする鍵情報の更新が行われるメモリ制御装置の制御方法。