(57)【要約】  高画質化が可能で、サイズの低減や低コスト化を可能にする超音波プローブと素子回路、超音波診断装置を提供する。  複数の振動子を２次元に配置された２Ｄアレイ振動子と、前記２Ｄアレイ振動子の各振動子を所定の遅延量をもって異なるタイミングで駆動するため、それぞれに対して設けられた駆動回路と、当該２Ｄアレイ振動子の振動子に駆動電流を供給する共通電流源とを、ＩＣ基板上に形成した２ＤアレイＩＣとを備えた超音波プローブであって、前記ＩＣ基板上に形成された共通電流源の数ｎが、前記ＩＣ基板上に形成された駆動回路の数Ｎよりも小さい超音波プローブ。
2015093259.tif 000002
【特許請求の範囲】
【請求項１】
複数の振動子を２次元に配置された２Ｄアレイ振動子と、
前記２Ｄアレイ振動子の各振動子を所定の遅延量をもって異なるタイミングで駆動するため、それぞれに対して設けられた駆動回路と、当該２Ｄアレイ振動子の振動子に駆動電流を供給する共通電流源とを、ＩＣ基板上に形成した２ＤアレイＩＣとを備えた超音波プローブであって、
前記ＩＣ基板上に形成された共通電流源の数ｎが、前記ＩＣ基板上に形成された駆動回路の数Ｎよりも小さいことを特徴とする超音波プローブ。
【請求項２】
前記請求項１に記載した超音波プローブにおいて、前記ＩＣ基板上に形成された共通電流源の数ｎは、前記ＩＣ基板上に形成されたＮ個の駆動回路のうち、同一のタイミングで駆動される振動子を駆動する前記駆動回路の電流源として十分な容量を満たすように設定されていることを特徴とする超音波プローブ。
【請求項３】
前記請求項２に記載した超音波プローブにおいて、前記同一タイミングで駆動される振動子は複数個であり、前記ＩＣ基板上に形成された共通電流源の数ｎは、前記複数個の最大値に対応して設定されていることを特徴とする超音波プローブ。
【請求項４】
前記請求項３に記載した超音波プローブにおいて、前記異なるタイミングで駆動する前記振動子の数は、それぞれ、異なっていることを特徴とする超音波プローブ。
【請求項５】
前記請求項３に記載した超音波プローブにおいて、前記異なるタイミングで駆動する前記振動子の数は、同数であることを特徴とする超音波プローブ。
【請求項６】
複数の振動子を２次元に配置された２Ｄアレイ振動子の各振動子を所定の遅延量をもって異なるタイミングで駆動するための、ＩＣ基板上に形成された素子回路であって、
前記２Ｄアレイ振動子の各振動子に対してそれぞれ設けられた送波回路と、
前記所定の遅延量を与える遅延制御回路と、
前記各振動子からの信号を受信する受信回路と、
前記２Ｄアレイ振動子の振動子に駆動電流を供給する共通電流源を備えたものにおいて、
前記送波回路、前記遅延制御回路、及び、前記受信回路は、前記２Ｄアレイ振動子の振動子の数Ｎだけ形成され、
前記共通電流源は、前記２Ｄアレイ振動子の振動子の数Ｎよりも少ない数ｎだけ形成されていることを特徴とする素子回路。
【請求項７】
前記請求項６に記載した素子回路において、前記前記送波回路、前記遅延制御回路、及び、前記受信回路は、それぞれ、サブアレイとして形成されると共に、前記共通電流源は、前記サブアレイとは異なるＩＣ基板上の領域に形成されていることを特徴とする素子回路。
【請求項８】
前記請求項７に記載した素子回路において、前記共通電流源は、前記ＩＣ基板上において、前記サブアレイの中央部に配置されていることを特徴とする素子回路。
【請求項９】
前記請求項６に記載した素子回路において、前記共通電流源は、高圧ＭＯＳ素子により形成されていることを特徴とする素子回路。
【請求項１０】
少なくとも制御部を備えた装置本体と、
前記装置本体と電気的に接続された超音波プローブとを備えた超音波診断装置であって、
前記超音波プローブは、前記請求項１〜９の何れか一項に記載した超音波プローブ又は素子回路を備えていることを特徴とする超音波診断装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、超音波プローブとその素子回路、並びに、それを利用した超音波診断装置に関し、特に、超音波プローブとその素子回路の小型化のための技術に関する。
【背景技術】
【０００２】
超音波診断装置は、Ｘ線ＣＴ装置やＭＲＩ装置等と共に、生体内を容易かつリアルタイムに観察することが出来る装置として広く利用されており、更に、近年においては、従来の画像診断から、穿刺観察、造影剤観察などの治療支援への活用へもその用途を拡大しており、かかる背景からも、超音波診断装置では、従来にも増した高画質化が求められている。【０００３】
例えば、以下の特許文献１によれば、大規模な医療システムを構築することなく、超音波診断装置で使用される各種データを外部の装置で有効に活用できるようにする医療用の診断システムが提案されている。【０００４】
また、以下の特許文献２によれば、正電圧供給回路及び負電圧供給回路における消費電力を抑制することができる超音波振動子駆動回路として、パルサー回路において、振動子に流し込む電流を電流源で制御し、正負の対称性を向上する技術が既に開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−８５３５号公報
【特許文献２】特開２０１２−２３９４９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、超音波診断装置において検出部を構成する超音波プローブは、後にも詳細に述べるが、振動子と共に当該振動子を駆動する送波回路等を含む素子回路を、多数、２次元に配置された、所謂、２ＤアレイＩＣから構成されている。そのため、特に、高画質化が求められている超音波診断装置の超音波プローブでは、振動子の小型化と共に、当該素子回路の数は、約１万個にも達してしまい、このとこが、２ＤアレイＩＣのサイズが大幅に増大し、更には、高コスト化を招いてしまうなどの課題が指摘されていた。【０００７】
そこで、本発明は、上述した従来技術における問題点に鑑みて達成されたものであり、特に、高画質化が求められる超音波プローブにも適用可能であり、２ＤアレイＩＣのサイズを大幅に増大することなく、振動子やそれを駆動する送波回路を多数形成することを可能とし、もって、低コスト化を可能にする技術を提供するものであり、より具体的には、かかる技術を採用した超音波プローブとその素子回路、更には、それを利用した超音波診断装置を提供することをその目的とする。
【課題を解決するための手段】
【０００８】
上記の目的を達成するために、本発明によれば、まず、複数の振動子を２次元に配置された２Ｄアレイ振動子と、前記２Ｄアレイ振動子の各振動子を所定の遅延量をもって異なるタイミングで駆動するため、それぞれに対して設けられた駆動回路と、当該２Ｄアレイ振動子の振動子に駆動電流を供給する共通電流源とを、ＩＣ基板上に形成した２ＤアレイＩＣとを備えた超音波プローブであって、前記ＩＣ基板上に形成された共通電流源の数ｎが、前記ＩＣ基板上に形成された駆動回路の数Ｎよりも小さい超音波プローブが提供される。【０００９】
また、本発明によれば、上記の目的を達成するため、複数の振動子を２次元に配置された２Ｄアレイ振動子の各振動子を所定の遅延量をもって異なるタイミングで駆動するための、ＩＣ基板上に形成された素子回路であって、前記２Ｄアレイ振動子の各振動子に対してそれぞれ設けられた送波回路と、前記所定の遅延量を与える遅延制御回路と、前記各振動子からの信号を受信する受信回路と、前記２Ｄアレイ振動子の振動子に駆動電流を供給する共通電流源を備えたものにおいて、前記送波回路、前記遅延制御回路、及び、前記受信回路は、前記２Ｄアレイ振動子の振動子の数Ｎだけ形成され、前記共通電流源は、前記２Ｄアレイ振動子の振動子の数Ｎよりも少ない数ｎだけ形成されている素子回路が提供される。【００１０】
加えて、本発明によれば、上記の目的を達成するため、少なくとも制御部を備えた装置本体と、前記装置本体と電気的に接続された超音波プローブとを備えた超音波診断装置であって、前記超音波プローブは、前記に記載した超音波プローブ又は素子回路を備えている超音波診断装置が提供される。
【発明の効果】
【００１１】
上述した本発明によれば、高画質化が求められる超音波プローブにも適用可能であり、２ＤアレイＩＣのサイズを大幅に増大することなく、振動子やそれを駆動する送波回路を多数形成することを可能とし、もって、低コスト化を可能にする超音波プローブとその素子回路、更には、それを利用した超音波診断装置が提供される。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施の形態になる超音波診断装置の全体構成を示す図である。
【図２】上記超音波診断装置の２ＤアレイＩＣの詳細構造を示す図である。
【図３】上記２ＤアレイＩＣを含む超音波プローブによるビーム・フォーミングの概要を説明する図である。
【図４】上記超音波プローブを構成する２ＤアレイＩＣの動作を説明する図である。
【図５】上記２ＤアレイＩＣにおける共通電流源を含む動作を説明する図である。
【図６】上記２ＤアレイＩＣの変形例を示す図である。
【図７】上記２ＤアレイＩＣの他の変形例を示す図である。
【図８】上記２ＤアレイＩＣの更に他の変形例を示す図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態について、添付の図面を参照しながら、詳細に説明する。
【００１４】
添付の図１は、本発明の一実施例になる超音波診断装置の全体構成が示されている。図にも示すように、本発明になる超音波診断装置は、装置本体２００と、当該装置本体の外部に配置され、かつ、その間を電線等を介して電気的に接続された超音波プローブ２０１とから構成される。なお、当該装置本体２００の筺体内部には、図示しないが、当該装置全体の制御や個別の制御を行う演算処理部を構成するＣＰＵ（Central Processor Unit）や各種の記憶装置、各種の電源回路、超音波プローブの駆動信号を生成する駆動回路、超音波プローブからの信号を処理する画像処理回路等が設けられている。更には、やはり図示しないキーボードやマウス等を含む入力装置や、例えば、液晶ディスプレイ装置２０３等を含む出力装置を備えている。なお、この装置本体２００は、その底面に取り付けられたキャスタ等により、床面上を自在に移動可能な構造となっている。
【００１５】
当該装置本体２００の外部に配置された超音波プローブ２０１は、図からも明らかなように、その表面に多数（例えば、約１万個にも達する場合もある）の振動子を２次元に（平面状に）配置した２Ｄアレイ振動子２０２と、振動子を駆動する回路を２次元に（平面状に）配置多数した２ＤアレイＩＣ１０２を備えている。なお、当該２Ｄアレイ振動子２０２の２次元に配置した１つの振動子につき、１つの回路が電気的に接続されている。
【００１６】
続いて、図２には、上述した２ＤアレイＩＣ１０２の詳細構造を示す。図の下部に示すように、２ＤアレイＩＣ１０２は、例えば、半導体ＩＣ基板上に、制御回路、Ｉ／Ｆ回路１１０（本例では、２個）と共に、共通電流源部１００、そして、複数のサブアレイ１０３（本例では、５行×８列＝４０個：Ｓ００〜Ｓ３９）が、２次元に配置されている。そして、これらサブアレイＳ００〜Ｓ３９は、図の上部に示すように、それぞれ、（８×８＝）６４個の素子回路（ＥＬ００〜ＥＬ６３：図には、その一部のみが示されている）が形成されている。
【００１７】
そして、各素子回路（ＥＬ００〜ＥＬ６３）は、図からも明らかなように、受信回路１０４、送波回路１０５、遅延制御回路１０６を含んでおり、そして、同じ行の素子回路（ＥＬ００〜ＥＬ０７）は、一対の電流配線、即ち、正側電流配線１０１ａと負側電流配線１０１ｂにより、上述した共通電流源部１００へ電気的に接続されている。なお、この図中には、説明のため、送波回路１０５から駆動信号を入力すると共に、受信回路１０４に対して受信信号を出力する２Ｄアレイ振動子２０２の各振動子が、符号２０２１により示されているが、しかしながら、実際には、上述のように、２ＤアレイＩＣ１０２とは異なる２Ｄアレイ振動子２０２（図１を参照）に設けられている。また、共通電流源部１００は、以下の図５にもその一例が示されるように、通常、高圧ＭＯＳにより構成されている。また、送波回路１０５は、図示のように、例えば、レベルシフト回路とスイッチング素子等から構成されている。
【００１８】
次に、上記にその構成を説明した超音波プローブ２０１により行われるビーム・フォーミングの概要について図３を参照しながら説明する。この図からも明らかなように、複数の振動子２０１１を平面状に配置してなる２Ｄアレイ振動子２０２には、走波回路１０５からの駆動信号（図中の波を参照）が所定のタイミングで印加される。また、この走波回路１０５の後段には、外部から入力される信号（図中の波を参照）に基づき、それぞれ、所定の遅延量だけ遅延させて（図の矢印を参照）走波回路２０へ出力する遅延制御回路１０６が接続されている。
【００１９】
かかる超音波プローブの構成によれば、図にも示すように、２Ｄアレイ振動子２０２の各振動子２０２１の駆動タイミングを制御し、もって、フォーカス・ポイント（即ち、超音波が重なり合うポイント）を操作することが出来、そして、各フォーカス・ポイントからの超音波を受信して得られた信号に基づいて、画像を生成することが可能となる。
【００２０】
ここで、超音波プローブでは、上述したように、２Ｄアレイ振動子２０２の振動子２０２１から超音波を送信するタイミングは、それぞれの遅延制御回路１０６で遅延制御されることから、振動子を駆動するタイミングは、各素子回路（ＥＬ００〜ＥＬ６３）毎に異なる。その一例を、添付の図４に示すと共に、その動作について説明する。
【００２１】
まず、図４の上段には、時間Δｔ１で駆動する素子回路（ＥＬ００）が符号５０１で示されている。その後、時間Δｔ２で駆動する素子回路（ＥＬ０１、ＥＬ０８、ＥＬ０９）が符号５０２で示されている。更に、その後、時間Δｔ３で駆動する素子回路（ＥＬ０３、ＥＬ１０、ＥＬ１６、ＥＬ１７、ＥＬ１８）が符号５０３で示されている。
【００２２】
この時、時間Δｔ１では、図５にも示すように、素子回路（ＥＬ００）の働きにより、共通電流源部１００の正側電流源又は負側電流源が、正側電流配線１０１ａ又は負側電流配線１０１ｂを介して、送波回路１０５に電流を供給し、２Ｄアレイ振動子２０２の振動子２０２１に電圧を印加して、超音波を送信することとなる。また、図示はしないが、時間Δｔ２では、３個の素子回路（ＥＬ０１、ＥＬ０８、ＥＬ０９）の働きにより、更に、時間Δｔ３では、５個の素子回路（ＥＬ０３、ＥＬ１０、ＥＬ１６、ＥＬ１７、ＥＬ１８）の働きにより、共通電流源部１００の正側電流源又は負側電流源が、正側電流配線１０１ａ又は負側電流配線１０１ｂを介して、送波回路１０５に電流を供給し、２Ｄアレイ振動子２０２の振動子２０２１に電圧を印介して、超音波を送信することとなる。
【００２３】
このように、本発明になる超音波プローブでは、２Ｄアレイ振動子２０２を駆動するための２ＤアレイＩＣ１０２を、各振動子２０２１を駆動・制御するそれぞれの素子回路（ＥＬ００〜ＥＬ６２）と、これらの素子回路とは異なり、振動子に対して共通に設けられた共通電流源部１００により構成したことから、当該共通電流源部１００に設ける電流源を、従来のように、振動子に対して１対１で設ける場合と比較し、大幅に縮小することが可能となる。特に、電流源部１００は、通常、高圧ＭＯＳ素子により構成されることから、従来の構造では、回路基板の大半を示すこととなるが、それに比較し、本発明のように電流源を共通化することによれば、その数を減少させることができ、回路基板であるＩＣのサイズの縮小と共に、それにより、低コスト化を図ることが可能となる。
【００２４】
より具体的には、上記共通電流源部１００における電流源の数は、上述したビーム・フォーミング等を考慮に入れ、２Ｄアレイ振動子２０２を構成する振動子２０２１の総数Ｎのうち、換言すれば、上記２ＤアレイＩＣ１０２に形成される４０個のサブアレイ１０３（Ｓ００〜Ｓ３９）の全てに形成された６４個の素子回路（ＥＬ００〜ＥＬ６３）（全数：６４×４０＝２５６０個）のうち、同時に駆動される振動子の数ｎの分だけ、電流源の数を用意すればよいことが分かる（Ｎ＞ｎ）。また、特に、上述した実施例のように、共通電流源部１００を正側電流源と負側電流源で構成し、これらを選択的に使用する場合には、電流源の数を、更に、減少することが可能となることは、当業者であれば容易に理解されるであろう。或いは、振動子の特性によっては、共通電流源部１００を、正側電流源又は負側電流源だけで構成することも可能である。
【００２５】
また、上記の例では、特に、上記の図２に示したように、上記共通電流源部１００を、２ＤアレイＩＣ１０２において、サブアレイ１０３から取り出して形成したが、これに代えて、例えば、図６にも示すように、サブアレイ１０３の中央部に挿入するように設けることも可能である。なお、かかる回路構成によれば、各サブアレイ１０３から共通電流源部１００までの電気的な距離をより均一にすることが可能となり、より発信性能に優れた超音波プローブを得ることができる。
【００２６】
また、上記の例では、２Ｄアレイ振動子２０２の振動子２０２１から超音波を送信するタイミングを、上記図４に示すように、各サブアレイ１０３において、その左上の角部（５０１）から右下方向に向かって徐々に広がるものとして説明したが、本発明は、これにのみ限定することなく、その他、様々なタイミングでの超音波の送信にも適用することができる。
【００２７】
例えば、添付の図７には、同時に駆動される領域８０１、即ち、行方向において隣接する２個、そして、列方向に隣接する５個（全１０個）のサブアレイ１０３が、順次、図に矢印で示す方向に移動するタイミングで２Ｄアレイ振動子２０２の振動子２０２１を駆動することも可能である。この例では、共通電流源部１００は、それぞれ、行方向に配列された８個のサブアレイ１０３に定電流を供給するように構成されている。そして、この場合には、各行の共通電流源部１００は、２個のサブアレイ１０３、即ち、６４×２＝１２８個の素子回路分の容量を備えればよい。
【００２８】
また、図８は、３行３列分の９個のサブアレイ１０３からなる矩形の同時駆動領域８０１が順次移動する例を示しているが、この場合にも、各行の共通電流源部１００は、３個のサブアレイ１０３、即ち、６４×３＝１９２個の素子回路分の容量を備えればよい。
【００２９】
以上の例では、共通電流源部１００は、２Ｄアレイ振動子２０２の振動子２０２１に対応して設けられた素子回路を、サブアレイ１０３（即ち、素子回路（ＥＬ００〜ＥＬ６３）を単位として、行方向に並んだ複数のサブアレイに対して定電流を供給するものとして説明したが、本発明は、これに限定することなく、当該共通電流源部１００は、２Ｄアレイ振動子２０２の全ての振動子、換言すれば、２ＤアレイＩＣ１０２を構成する全ての素子回路に対し、同時に駆動される振動子又は素子回路の数の定電流源とし働くに十分な容量を備えていればよい。
【００３０】
即ち、以上に詳述した本発明になる超音波プローブとその素子回路によれば、従来は各送波（素子）回路毎に設けられていた電流源を、共通電流源として構成し、かつ、同時に駆動する振動子が消費する分の電流供給能力を持つようにすることにより、特に、ＩＣ基板上に大きな面積を占有する高圧ＭＯＳ素子の面積を低減する。これにより、回路サイズを縮小することで、その低コスト化を実現した。また、これに伴い、狭ピッチの振動子への接続を可能とし、もって、更なる小型化や高画質化が可能な超音波診断装置が実現される。
【００３１】
なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するためにシステム全体を詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。また、上記の各構成、機能、処理部、処理手段等は、それらの一部又は全部を、例えば集積回路で設計する等によりハードウェアで実現してもよい。また、上記の各構成、機能等は、プロセッサがそれぞれの機能を実現するプログラムを解釈し、実行することによりソフトウェアで実現してもよい。
【符号の説明】
【００３２】
２００…装置本体、２０１…超音波プローブ、２０２１…振動子、２０２…２Ｄアレイ振動子、１００…共通電流源部、１０１ａ…正側電流配線、１０１ｂ…負側電流配線、１０２…２ＤアレイＩＣ、１０３…サブアレイ、１０４…受信回路、１０５…送波回路、１０６…遅延制御回路、素子回路…ＥＬ００〜ＥＬ６３
【図１】
2015093259.tif 000003
【図２】
2015093259.tif 000004
【図３】
2015093259.tif 000005
【図４】
2015093259.tif 000006
【図５】
2015093259.tif 000007
【図６】
2015093259.tif 000008
【図７】
2015093259.tif 000009
【図８】
2015093259.tif 000010
【国際調査報告】
2015093259.tif 000011
2015093259.tif 000012
2015093259.tif 000013
2015093259.tif 000014