【手続補正書】
【提出日】平成24年8月21日(2012.8.21)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
以下の工程を含む半導体装置の製造方法：
（ａ）平面形状が四角形から成る上面、前記上面の第１基板辺に沿って形成された複数の第１ボンディングリード、前記第１基板辺と対向する第２基板辺に沿って形成された複数の第２ボンディングリード、および前記上面とは反対側の下面を有する基材を準備する工程；
（ｂ）前記（ａ）工程の後、平面形状が四角形から成る第１表面、前記第１表面の第１チップ主辺に沿って形成された複数の第１ボンディングパッド、および前記第１表面とは反対側の第１裏面を有する第１半導体チップを、平面視において、前記第１チップ主辺と前記第１基板辺との間隔が、前記第１チップ主辺と前記第２基板辺との間隔よりも小さくなるように、前記基材の前記上面上に配置する工程；
（ｃ）前記（ｂ）工程の後、平面形状が四角形から成る第２表面、前記第２表面の第２チップ主辺に沿って形成された複数の第２ボンディングパッド、および前記第２表面とは反対側の第２裏面を有する第２半導体チップを、平面視において、前記第２チップ主辺と前記第１基板辺との間隔が、前記第２チップ主辺と前記第２基板辺との間隔よりも小さく、かつ前記複数の第１ボンディングパッドが前記第２半導体チップから露出するように、かつ前記第２チップ主辺と対向する第２チップ対向辺が前記第１半導体チップの前記第１チップ主辺と対向する第１チップ対向辺から迫り出すように、前記第１半導体チップ上に配置する工程；
（ｄ）前記（ｃ）工程の後、平面形状が四角形から成る第３表面、前記第３表面の第３チップ主辺に沿って形成された複数の第３ボンディングパッド、および前記第３表面とは反対側の第３裏面を有する第３半導体チップを、平面視において、前記第３チップ主辺と前記第１基板辺との間隔が、前記第３チップ主辺と前記第２基板辺との間隔よりも小さく、かつ前記複数の第２ボンディングパッドが前記第３半導体チップから露出するように、かつ前記第３チップ主辺と対向する第３チップ対向辺が前記第２半導体チップの前記第２チップ対向辺から迫り出すように、前記第２半導体チップ上に配置する工程；
（ｅ）前記（ｄ）工程の後、平面形状が四角形から成る第４表面、前記第４表面の第４チップ主辺に沿って形成された複数の第４ボンディングパッド、および前記第４表面とは反対側の第４裏面を有する第４半導体チップを、平面視において、前記第４チップ主辺と前記第１基板辺との間隔が、前記第４チップ主辺と前記第２基板辺との間隔よりも小さく、かつ前記複数の第３ボンディングパッドが前記第４半導体チップから露出するように、かつ前記第４チップ主辺と対向する第４チップ対向辺が前記第３半導体チップの前記第３チップ対向辺から迫り出すように、前記第３半導体チップ上に配置する工程；
（ｆ）前記（ｅ）工程の後、前記複数の第１ボンディングパッドに複数の第１ワイヤをそれぞれ電気的に接続する工程；
（ｇ）前記（ｆ）工程の後、前記複数の第２ボンディングパッドに複数の第２ワイヤをそれぞれ電気的に接続する工程；
（ｈ）前記（ｇ）工程の後、前記複数の第３ボンディングパッドに複数の第３ワイヤをそれぞれ電気的に接続する工程；
（ｉ）前記（ｈ）工程の後、前記複数の第４ボンディングパッドに複数の第４ワイヤをそれぞれ電気的に接続する工程；
（ｊ）前記（ｉ）工程の後、平面形状が四角形から成る第５表面、前記第５表面の第５チップ主辺に沿って形成された複数の第５ボンディングパッド、および前記第５表面とは反対側の第５裏面を有する第５半導体チップを、平面視において、前記第５チップ主辺と前記第２基板辺との間隔が、前記第５チップ主辺と前記第１基板辺との間隔よりも小さく、かつ前記複数の第４ボンディングパッドが前記第５半導体チップから露出するように、かつ前記第５チップ主辺が前記第４半導体チップの前記第４チップ対向辺から迫り出すように、前記第４半導体チップ上に配置する工程；
（ｋ）前記（ｊ）工程の後、平面形状が四角形から成る第６表面、前記第６表面の第６チップ主辺に沿って形成された複数の第６ボンディングパッド、および前記第６表面とは反対側の第６裏面を有する第６半導体チップを、平面視において、前記第６チップ主辺と前記第２基板辺との間隔が、前記第６チップ主辺と前記第１基板辺との間隔よりも小さく、かつ平面視において、前記第４半導体チップの前記第４表面が前記第６半導体チップで覆われ、かつ前記複数の第５ボンディングパッドが前記第６半導体チップから露出するように、かつ前記第６チップ主辺と対向する第６チップ対向辺が前記第５半導体チップの前記第５チップ主辺と対向する第５チップ対向辺から迫り出すように、前記第５半導体チップ上に配置する工程；
（ｌ）前記（ｋ）工程の後、平面形状が四角形から成る第７表面、前記第７表面の第７チップ主辺に沿って形成された複数の第７ボンディングパッド、および前記第７表面とは反対側の第７裏面を有する第７半導体チップを、平面視において、前記第７チップ主辺と前記第２基板辺との間隔が、前記第７チップ主辺と前記第１基板辺との間隔よりも小さく、かつ平面視において、前記第３半導体チップの前記第３表面が前記第７半導体チップで覆われ、かつ前記複数の第６ボンディングパッドが前記第７半導体チップから露出するように、かつ前記第７チップ主辺と対向する第７チップ対向辺が前記第６半導体チップの前記第６チップ対向辺から迫り出すように、前記第６半導体チップ上に配置する工程；
（ｍ）前記（ｌ）工程の後、平面形状が四角形から成る第８表面、前記第８表面の第８チップ主辺に沿って形成された複数の第８ボンディングパッド、および前記第８表面とは反対側の第８裏面を有する第８半導体チップを、平面視において、前記第８チップ主辺と前記第２基板辺との間隔が、前記第８チップ主辺と前記第１基板辺との間隔よりも小さく、かつ平面視において、前記第２半導体チップの前記第２表面が前記第８半導体チップで覆われ、かつ前記複数の第７ボンディングパッドが前記第８半導体チップから露出するように、かつ前記第８チップ主辺と対向する第８チップ対向辺が前記第７半導体チップの前記第７チップ対向辺から迫り出すように、前記第７半導体チップ上に配置する工程；
（ｎ）前記（ｍ）工程の後、前記複数の第５ボンディングパッドに複数の第５ワイヤをそれぞれ電気的に接続する工程；
（ｏ）前記（ｎ）工程の後、前記複数の第６ボンディングパッドに複数の第６ワイヤをそれぞれ電気的に接続する工程；
（ｐ）前記（ｏ）工程の後、前記複数の第７ボンディングパッドに複数の第７ワイヤをそれぞれ電気的に接続する工程；
（ｑ）前記（ｐ）工程の後、前記複数の第８ボンディングパッドに複数の第８ワイヤをそれぞれ電気的に接続する工程；
ここで、
前記第５半導体チップの厚さは、前記第２、第３、第４、第６および第７半導体チップのそれぞれの厚さよりも厚い。
【請求項２】
請求項１において、
前記基材の前記上面には、さらに、複数の配線と、前記複数の配線を覆うソルダレジスト膜が形成されており、
前記第１半導体チップの厚さは、前記第２、第３、第４、第６および第７半導体チップのそれぞれの厚さよりも厚い、半導体装置の製造方法。
【請求項３】
請求項１において、
前記（ｑ）工程の後、前記第１乃至第８半導体チップと前記複数の第１乃至第８ワイヤを樹脂で封止し、
前記第８半導体チップは、前記基材の前記上面上に配置された複数の半導体チップのうちの最上段の半導体チップであり、
前記第８半導体チップの厚さは、前記第２、第３、第４、第６および第７半導体チップのそれぞれの厚さよりも厚い、半導体装置の製造方法。