【事件の表示】
　特願２００４−２５８３２１「半導体装置」拒絶査定不服審判事件〔平成１６年１２月１６日出願公開、特開２００４−３５６６５４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、平成９年１２月１１日に出願した特願平９−３４１５１６号の一部を平成１６年９月６日に新たな特許出願としたものであって、平成１９年１０月１１日付けの拒絶理由通知に対して、同年１２月１４日付けで意見書が提出されると共に、手続補正がなされたので、これに対して、平成２０年４月１日付けで拒絶理由を通知したところ、同年６月９日付けで意見書が提出されたが、同年１０月８日付けで拒絶査定されたので、同年１１月１３日付けで拒絶査定不服審判が請求されたものであり、その後、当審において平成２２年４月９日付けで最後の拒絶理由を通知したところ、同年６月１１日付けで、意見書が提出されると共に、手続補正がされたものである。
　
第２．平成２２年６月１１日付けの手続補正についての補正却下の決定
　［補正却下の決定の結論］
　平成２２年６月１１日付けの手続補正を却下する。
　
　［理由］
（ａ）平成２２年６月１１日付けの手続補正（以下、「本件補正」という。）は、特許請求の範囲及び発明の詳細な説明についてするものであって、このうち、特許請求の範囲についてする補正は、補正前の、
「【請求項１】第１の面と該第１の面と対向する第２の面と前記第１の面から前記第２の面に貫通しているスルーホールとを備え、該第２の面上に、前記スルーホールとは離間する複数の外部電極が設けられた基板と、
　複数の第１の電極が形成された第１の主表面を備えた第１の半導体素子と、
　複数の第２の電極が形成された第２の主表面を備えた第２の半導体素子とを有し、
　前記基板の前記第１の面側には前記第２の半導体素子が収納される開口部が設けられ、
　前記第１の半導体素子は、前記第１の主表面が前記基板の前記第１の面と対向し、かつ前記開口部を覆うように前記基板に搭載され、
　前記第２の半導体素子は、前記第２の主表面が前記第１の半導体素子の前記第１の主表面と対向するように前記第１の半導体素子に搭載され、かつ前記開口部に収納され、
　前記基板の前記第１の面上には、前記第１の半導体素子の前記第１の電極と電気的に接続される第１の配線が設けられ、
　前記基板の前記第２の面上には、前記スルーホールから前記開口部に対して遠ざかる方向に延在する部分領域を含み、当該部分領域で前記外部電極と電気的に接続される第２の配線が設けられ、
　前記スルーホールには第３の配線が設けられていて、
　前記第１の配線と前記第２の配線とは、前記第３の配線により電気的に接続されていることを特徴とする半導体装置。」
とあったものを、
「【請求項１】第１の面と該第１の面と対向する第２の面と前記第１の面から前記第２の面に貫通しているスルーホールとを備え、該第２の面上に、前記スルーホールとは離間する複数の外部電極が設けられた基板と、
　複数の第１の電極が形成された第１の主表面を備えた矩形板状の第１の半導体素子と、
　複数の第２の電極が形成された第２の主表面を備えた矩形板状の第２の半導体素子とを有し、
　前記基板の前記第１の面側には前記第２の半導体素子が収納される開口部が設けられ、
　前記第１の半導体素子は、前記第１の主表面が前記基板の前記第１の面と対向し、かつ前記開口部を覆うように前記基板に搭載され、
　前記第２の半導体素子は、前記第２の主表面が前記第１の半導体素子の前記第１の主表面と対向するとともに、前記第１の半導体素子と十字状に交差するように前記第１の半導体素子に搭載され、かつ前記開口部に収納され、
　前記基板の前記第１の面上には、前記第１の半導体素子の前記第１の電極と電気的に接続される第１の配線が設けられ、
　前記基板の前記第２の面上には、前記スルーホールから前記開口部に対して遠ざかる方向に延在する部分領域を含み、当該部分領域で前記外部電極と電気的に接続される第２の配線が設けられ、
　前記スルーホールには第３の配線が設けられていて、
　前記第１の配線と前記第２の配線とは、前記第３の配線により電気的に接続されていることを特徴とする半導体装置。」
と補正する事項を含むものである。
　
（ｂ）すると、本件補正における、特許請求の範囲の請求項１についてする補正は、
　補正前の請求項１に、「矩形板状の」という事項を付加することで、補正前の「複数の第１の電極が形成された第１の主表面を備えた第１の半導体素子」、「複数の第２の電極が形成された第２の主表面を備えた第２の半導体素子」を、「複数の第１の電極が形成された第１の主表面を備えた矩形板状の第１の半導体素子」、「複数の第２の電極が形成された第２の主表面を備えた矩形板状の第２の半導体素子」と補正すると共に、
　補正前の請求項１に「とともに、前記第１の半導体素子と十字状に交差する」という事項を付加することで、補正前の「第２の半導体素子は、前記第２の主表面が前記第１の半導体素子の前記第１の主表面と対向するように前記第１の半導体素子に搭載され、かつ前記開口部に収納され」を、「第２の半導体素子は、前記第２の主表面が前記第１の半導体素子の前記第１の主表面と対向するとともに、前記第１の半導体素子と十字状に交差するように前記第１の半導体素子に搭載され、かつ前記開口部に収納され」と補正するものである。
　
（ｃ）なお、本件補正について、審判請求人は平成２２年６月１１日付けの意見書において、
「［２−１］補正の概要
　旧請求項１、１０及び１３を発明の詳細な説明に記載されている技術的事項で減縮いたしました。」、及び、
「新請求項１，１０及び１３について
　本願は、新請求項１に記載のように、矩形板状の第１の半導体素子と矩形板状の第２の半導体素子とを、十字状に交差するように配置するという技術的な特徴を有しております。
　本願発明は、この構成により、明細書に明確な記述は無いものの、以下に示すような効果を奏します。
　すなわち、第１の半導体素子と第２の半導体素子を交差させないで完全に重ね合わせて配置した場合に比較して、第１の半導体素子と第２の半導体素子を十字状に交差させると、第１の半導体素子と第２の半導体素子とが重なり合う面積が減少いたします。その結果、平面的な実装面積を小さく維持しつつ、一方の半導体素子からの放熱が他方の半導体素子へ及ぶことを抑制することができ、素子間における放熱の影響を抑制することができます。」と主張している。
　
（ｄ）そこで、上記各補正事項を含む本件補正が、特許法第１７条の２第４項の各号に規定する、いずれかの事項を目的とした補正に該当するものといえるかについて検討する。
　
（ｅ）審判請求人が、意見書において「旧請求項１、１０及び１３を発明の詳細な説明に記載されている技術的事項で減縮いたしました。」と主張しているので、最初に、特許法第１７条の２第４項第２号の適用の適否について検討する。
　特許法第１７条の２第４項第２号は、拒絶理由通知を受けた後更に拒絶理由通知を受けた場合において、最後に受けた拒絶理由通知に係る特許法第５０条の規定により指定された期間内にする補正について、特許請求の範囲についてする補正が「特許請求の範囲の減縮（第三十六条第五項の規定により請求項に記載した発明を特定するために必要な事項を限定するものであつて、その補正前の当該請求項に記載された発明とその補正後の当該請求項に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるものに限る。）」という事項を目的とするものであるときに、補正をすることができることを規定したものである。
　すなわち、最後の拒絶理由に対して補正を行う場合において、特許請求の範囲についてする補正が、特許法第１７条の２第４項第２号に規定する事項を目的とする補正であるとして当該補正が認められるためには、この補正が、単に「特許請求の範囲」を減縮するものであるというだけでは十分ではなく、更に、「発明を特定するために必要な事項」を「限定」するものであり、かつ、補正前と補正後の対応する請求項に記載された発明の「産業上の利用分野及び解決しようとする課題」が同一であるという要件を同時に満たすことを要するものといえる。
　そして、前記「発明を特定するために必要な事項」とは、特許法「第三十六条第五項の規定により請求項に記載した発明を特定するために必要な事項」とあることから、特許法第三十六条第五項の「請求項に区分して、各請求項ごとに特許出願人が特許を受けようとする発明を特定するために必要と認める事項のすべてを記載しなければならない。」との規定により請求項に記載した「事項のすべて」のうちの「個々の事項」を意味するものと解される。
　また、「限定」とは、「事物の範囲や数量などを限り定めること。・・・概念に属性を付加してその意義を狭くすること。すなわち、内包を広くし外延を狭くすること。」（株式会社岩波書店「広辞苑第五版」）を意味するといえる。
　そうすると、結局、当該補正が、「発明を特定するために必要な事項」を「限定」するものであるといえるためには、当該補正が、補正前の請求項における「発明を特定するために必要な事項」の一つ以上について、「概念に属性を付加してその意義を狭く」すること、すなわち、概念的により下位の「発明を特定するために必要な事項」とする補正であることを要するものと解される。
　さらに、補正前と補正後の対応する請求項に記載された発明の解決しようとする課題が同一であるとは、（１）補正前後の発明の課題が一致する場合のほか、（２）補正後の発明の課題が補正前発明の課題をより概念的に下位にしたものである、又は、補正前後の発明の課題が同種のものである等であることによって、補正後の発明の課題が補正前発明の課題と技術的に密接に関連している場合をも含むものと解される。
　
（ｆ）そこで、本件補正の適否について検討すると、補正前の請求項１の「複数の第１の電極が形成された第１の主表面を備えた第１の半導体素子」、「複数の第２の電極が形成された第２の主表面を備えた第２の半導体素子」を、「複数の第１の電極が形成された第１の主表面を備えた矩形板状の第１の半導体素子」、「複数の第２の電極が形成された第２の主表面を備えた矩形板状の第２の半導体素子」と補正する際の、「矩形板状の」という事項の付加は、補正前の「複数の第１の電極が形成された第１の主表面」、「複数の第２の電極が形成された第２の主表面」という「発明を特定するために必要な事項」について、「概念に属性を付加してその意義を狭く」すること、すなわち、概念的により下位の「発明を特定するために必要な事項」とする補正であるとは認められない。
　また、この「矩形板状の」という事項の付加が、補正前の「第１の半導体素子」、「第２の半導体素子」という「発明を特定するために必要な事項」について、「概念に属性を付加してその意義を狭く」すること、すなわち、概念的により下位の「発明を特定するために必要な事項」とする補正であるとも認められない。
　すなわち、「半導体素子」が、物の電気的特性及び機能に係る概念であるのに対して、「矩形板状」は、物の形状に係る概念であるから、「半導体素子」に「矩形板状」という属性を付加したとしても、「半導体素子」という発明を特定するために必要な事項の具備する、物の電気的特性及び機能に係る概念を限定してその意義を狭くすることにはあたらないといえる。
　さらに、補正前の請求項１の「第２の半導体素子は、前記第２の主表面が前記第１の半導体素子の前記第１の主表面と対向するように前記第１の半導体素子に搭載され、かつ前記開口部に収納され」を、「第２の半導体素子は、前記第２の主表面が前記第１の半導体素子の前記第１の主表面と対向するとともに、前記第１の半導体素子と十字状に交差するように前記第１の半導体素子に搭載され、かつ前記開口部に収納され」と補正する際の、「とともに、前記第１の半導体素子と十字状に交差する」という事項の付加は、補正前の「第２の半導体素子は、前記第２の主表面が前記第１の半導体素子の前記第１の主表面と対向」、「第２の半導体素子は、第１の半導体素子に搭載、かつ前記開口部に収納され」という「発明を特定するために必要な事項」のいずれについても、「概念に属性を付加してその意義を狭く」すること、すなわち、概念的により下位の「発明を特定するために必要な事項」とする補正であるとは認められない。
　したがって、補正前の請求項１に、「矩形板状の」、及び、「とともに、前記第１の半導体素子と十字状に交差する」という事項を付加する補正は、特許法第１７条の２第４項第２号に規定する「第三十六条第五項の規定により請求項に記載した発明を特定するために必要な事項を限定するもの」とは認められない。
　
（ｇ）続いて、補正前と補正後の対応する請求項に記載された発明の産業上の利用分野及び解決しようとする課題が同一であるかについて検討する。
　本願明細書の【００１０】、【００１１】の「このように、基板の上面に対して垂直な方向に２つの半導体素子を積み重ねてあるので、従来に比べ、実装面積の割合（半導体素子の面積÷実装基板の面積）を大きくすることができる。従って、実装基板を小型化した状態で、実装基板上に２つの半導体素子を搭載することが可能となる。また、このような構成にすれば、２つの半導体素子を含む積み重ね体を構成している半導体素子の一方の素子の一部分を開口部中に収納することができるので、半導体素子の実装高さを低減することができる。」との記載に照らして、補正前の請求項１に係る発明の解決しようとする課題は「半導体素子の実装高さを低減しながら、実装面積の割合（半導体素子の面積÷実装基板の面積）を大きくすること」であると認められる。
　一方、補正前の請求項１に対応する補正後の請求項１に係る発明の解決しようとする課題は、平成２２年６月１１日付けの意見書に照らして、「平面的な実装面積を小さく維持しつつ、一方の半導体素子からの放熱が他方の半導体素子へ及ぶことを抑制することで、素子間における放熱の影響を抑制すること」という課題をも含むものといえる。
　そして、前記「素子間における放熱の影響の抑制」という課題を含む補正後の請求項１に係る発明の解決しようとする課題は、補正前の請求項１に係る発明の解決しようとする課題と一致せず、また、補正前の請求項１に係る発明の解決しようとする課題をより概念的に下位にしたものである場合等にも該当しないから、補正前と補正後の対応する請求項に記載された発明の「産業上の利用分野及び解決しようとする課題」が同一であるという要件を満たしているとも認められない。
　
（ｈ）したがって、上記補正事項を含む本件補正は、特許法第１７条の２第４項第２号に掲げる事項を目的とする補正であるとはいえない。
　
（ｉ）また、上記補正事項を含む本件補正が、特許法第１７条の２第４項第１号、第３号及び第４号に規定する、請求項の削除、誤記の訂正、明りょうでない記載の釈明のいずれにも該当しないことは明らかである。
　
（ｊ）したがって、上記補正事項を含む本件補正は、特許法第１７条の２第４項の各号に規定する、いずれの事項を目的とするものでもない。
　
（ｋ）したがって、本件補正は、平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　よって、結論のとおり決定する。
　
（ｌ）なお、仮に、本件補正が、上記の補正の要件を満たしていたとしても、補正後の請求項１に係る発明は特許出願の際独立して特許を受けることができないものであるから、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　その理由は、以下のとおりである。
　
１．補正後の本願発明 
　本件補正により請求項１は、
　「【請求項１】第１の面と該第１の面と対向する第２の面と前記第１の面から前記第２の面に貫通しているスルーホールとを備え、該第２の面上に、前記スルーホールとは離間する複数の外部電極が設けられた基板と、
　複数の第１の電極が形成された第１の主表面を備えた矩形板状の第１の半導体素子と、
　複数の第２の電極が形成された第２の主表面を備えた矩形板状の第２の半導体素子とを有し、
　前記基板の前記第１の面側には前記第２の半導体素子が収納される開口部が設けられ、
　前記第１の半導体素子は、前記第１の主表面が前記基板の前記第１の面と対向し、かつ前記開口部を覆うように前記基板に搭載され、
　前記第２の半導体素子は、前記第２の主表面が前記第１の半導体素子の前記第１の主表面と対向するとともに、前記第１の半導体素子と十字状に交差するように前記第１の半導体素子に搭載され、かつ前記開口部に収納され、
　前記基板の前記第１の面上には、前記第１の半導体素子の前記第１の電極と電気的に接続される第１の配線が設けられ、
　前記基板の前記第２の面上には、前記スルーホールから前記開口部に対して遠ざかる方向に延在する部分領域を含み、当該部分領域で前記外部電極と電気的に接続される第２の配線が設けられ、
　前記スルーホールには第３の配線が設けられていて、
　前記第１の配線と前記第２の配線とは、前記第３の配線により電気的に接続されていることを特徴とする半導体装置。」（以下、「本願補正発明１」という。）
　となる。
　
２．引用刊行物とその記載事項 
　平成２２年４月９日付けの拒絶の理由で引用した本願の出願前に頒布された刊行物である特開平５−１２９５１６号公報（以下、「引用例１」という。）、特開平９−２２３７５７号公報（以下、「引用例２」という。）、特開平９−２３２４６４号公報（以下、「引用例３」という。）には、次の事項が記載されている。 
　
　引用例１： 特開平５−１２９５１６号公報
（１ａ）「【請求項１】ベース基板の実装面上に半導体ペレットが実装される半導体装置において、前記ベース基板の実装面上に単一能動素子を主体に構成される第１回路を有する第１半導体ペレットを塔載し、この第１半導体ペレットの第１回路上に、この第１回路の能動素子と異なる他の単一能動素子を主体に構成される第２回路を有する第２半導体ペレットを、その第２回路と第１半導体ペレットの第１回路とが対向する状態で塔載し、前記第１半導体ペレットの第１回路、第２半導体ペレットの第２回路の夫々をバンプ電極を介在して電気的に接続したことを特徴とする半導体装置。」（【特許請求の範囲】）
　
（１ｂ）「本発明の目的は、ベース基板の実装面上に半導体ペレットが実装される半導体装置において、実装密度を高めることが可能な技術を提供することにある。」（【０００８】）
　
（１ｃ）「【実施例】本発明の一実施例であるフェースダウン方式を利用する半導体装置の概略構成を図１(断面図)で示す。
　図１に示すように、本発明の一実施例であるフェースダウン方式を利用する半導体装置は、ベース基板５のペレット塔載面(実装面)側に半導体ペレット１、半導体ペレット３の夫々を塔載し、この半導体ペレット１、半導体ペレット３の夫々を封止用キャップ１１で封止する。
　前記半導体ペレット１は、例えば単結晶珪素からなる半導体基板を主体に構成され、その素子形成面(図１中下面)に例えば論理回路システムを塔載している。この論理回路システムは、例えば高い駆動能力が得られるバイポーラトランジスタを主体に構成され、単一能動素子で構成される。半導体ペレット１の素子形成面側には外部端子(ボンディングパッド)２が複数個配列される。この外部端子２は、前記論理回路システムを構成するバイポーラトランジスタ間を接続する配線層のうち最上層の配線層で形成され、例えばアルミニウム合金膜で形成される。半導体ペレット１は、単一能動素子(バイポーラトランジスタ)で論理回路システムを構成しているので、多種類の能動素子（例えばバイポーラトランジスタ、ＭＩＳＦＥＴ等）で論理回路システムを構成する場合に比べて製造プロセス数を低減でき、最適な製造プロセスで形成できる。
　前記半導体ペレット３は、例えば単結晶珪素からなる半導体基板を主体に構成され、その素子形成面(図１中上面)に例えば記憶回路システムを塔載している。この記憶回路システムは、例えば高い集積度や低消費電力化が得られる相補型ＭＩＳＦＥＴ(ＣＭＯＳ)を主体に構成され、単一能動素子で構成される。半導体ペレット３の素子形成面側には外部端子(ボンディングパッド)４が複数個配列される。この外部端子４は、前記記憶回路システムを構成する相補型ＭＩＳＦＥＴ間を接続する配線層のうち最上層の配線層で形成され、例えばアルミニウム合金膜で形成される。半導体ペレット３は、単一能動素子（相補型ＭＩＳＦＥＴ）で記憶回路システムを構成しているので、多種類の能動素子で記憶回路システムを構成する場合に比べて製造プロセス数を低減でき、最適な製造プロセスで形成できる。
　前記ベース基板５は、例えばムライトで形成され、図示していないが多層配線構造で構成される。ベース基板５のペレット塔載面の中央部には凹部７が形成され、この凹部７内には前記半導体ペレット３が配置される。つまり、凹部７の開口サイズは半導体ペレット３の平面形状に比べてひとまわり大きなサイズで形成され、凹部７の底面の位置はベース基板５のペレット塔載面の位置よりも低く構成される。ベース基板５のペレット塔載面上には凹部７の周囲の領域において電極６が複数個配列され、ベース基板５のペレット塔載面と対向する裏面には電極９が複数個配列される。この電極６、電極９の夫々は前記多層配線構造の配線を介して電気的に接続される。
　前記ベース基板５の電極６、半導体ペレット１の外部端子２の夫々の間にはバンプ電極(ＣＣＢ電極、突起電極)１０が介在される。つまり、ベース基板５、半導体ペレット１の夫々は、バンプ電極１０を介在して電気的及び機械的に接続され、フェースダウン方式で接続される。半導体ペレット１はバンプ電極１０を介在してベース基板５のペレット塔載面上に実装される。つまり、半導体ペレット１はベース基板５の専有面積内に配置される。
　前記半導体ペレット１の外部端子２、半導体ペレット３の外部端子４の夫々の間にはバンプ電極１０が介在される。つまり、半導体ペレット１、半導体ペレット３の夫々は、バンプ電極１０を介在して電気的及び機械的に接続され、フェースダウン方式で接続される。」（【００２３】−【００２９】）
　
（１ｄ）「以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
」（【００４６】）
　
（１ｅ）図１は、引用例１に記載された発明の一実施例である半導体装置の断面図であって、同図から、凹部を覆うように半導体ペレット１がベース基板５に搭載されている様子を看取することができる。
　
（１ｆ）図２は、図１に示された半導体装置の要部拡大断面図であって、同図から、ベース基板５のペレット塔載面と対向する裏面に配列される電極９が、これとベース基板の多層配線構造の配線を介して電気的に接続される、ベース基板５のペレット塔載面上に配列された電極６に対して、前記凹部７から遠ざかる方向に位置していることを看取することができる。
　
　引用例２：特開平９−２２３７５７号公報
（２ａ）「【請求項１】ボールグリッドアレイパッケージによる半導体装置であって、前記ボールグリッドアレイパッケージにおけるパッケージ基板の一面に形成され、かつこの一面に実装される半導体チップに接続される配線と、前記パッケージ基板の他面に形成され、かつこの他面に配置されるはんだボール接続パッドに接続される配線とがスルーホールを通じて電気的に接続される構造において、前記パッケージ基板の他面に配置されるはんだボール接続パッドの周回数を考慮して前記スルーホールを配置することを特徴とする半導体装置。
【請求項２】請求項１記載の半導体装置であって、前記はんだボール接続パッドの周回数を考慮してスルーホールを配置する際に、このスルーホールのうち、前記パッケージ基板の最内周に配置されるはんだボール接続パッドに導通するスルーホールを、このはんだボール接続パッドに対して内外交互に振り分けて配置することを特徴とする半導体装置。」（【特許請求の範囲】）
　
（２ｂ）「また、ＰＧＡパッケージと構造が類似するＢＧＡパッケージ、特にプラスチックＢＧＡパッケージにおいては、電極位置であるはんだボール接続パッドにＢＧＡ基板のスルーホールを設けられないために、スルーホールを離れたところに設ける必要がある。」（【０００３】）
　
（２ｃ）図１は、引用例２に記載された発明の実施の形態１である半導体装置を示す底面図であり、図２は、その断面図であって、同図から、
　一面と、該一面と対向する他面と、前記一面から前記他面に貫通しているスルーホールとを備え、該他面に、前記スルーホールとは離間する複数のはんだボール接続パッドが設けられたパッケージ基板と、
　矩形板状の半導体素子と、
　前記半導体素子は前記パッケージ基板の一面に搭載され、
　前記パッケージ基板の前記一面には、前記半導体素子と電気的に接続される配線が設けられ、
　前記パッケージ基板の前記他面には、前記スルーホールから前記開口部に対して遠ざかる方向に延在する部分領域を含み、当該部分領域で前記はんだボール接続パッドと電気的に接続される配線が設けられ、
　前記スルーホールには配線が設けられていて、
　前記一面の配線と前記他面の配線とは、前記スルーホールの配線により電気的に接続されていることを特徴とする半導体装置
　の構造を看取することができる。
　
　引用例３：特開平９−２３２４６４号公報
（３ａ）「半導体パッケージのプラスチック系基板のスルーホールは中空であるので、スルーホール上に直接接続端子を設けることは困難であり、金属ボールを設ける際の手法として種々の工夫がなされている。図13（ａ）は金属ボールの設置例を示す断面図である。プラスチック系基板40のスルーホール41の周辺にボール接続用の電極パッド42を、スルーホール41の壁面に沿って形成された電極43の延長部分に接続させた態様にて形成し、その電極パッド42に金属ボールとしての半田ボール44を接続する。このような金属ボールの設置例は、図13（ｂ）の平面図で示すように、全体の設置形態が骨に似ているため、ドッグボーンと呼ばれている。」（【０００７】）
　
（３ｂ）図１３（ａ）、（ｂ）は、ＢＧＡ型パッケージの従来の半田ボールの取り付け例を示す断面図及び平面図であって、同図から、
　第１の面と該第１の面と対向する第２の面と前記第１の面から前記第２の面に貫通しているスルーホールとを備え、該第２の面上に、前記スルーホールとは離間する複数のボール接続用の電極パッドが設けられた半導体パッケージのプラスチック系基板と、
　ＩＣチップと、
　前記ＩＣチップは、前記プラスチック基板の前記第１の面に搭載され、
　前記プラスチック基板の前記第１の面上には、前記ＩＣチップと電気的に接続される、前記スルーホールの壁面に沿って形成された電極の延長部分が設けられ、
　前記基板の前記第２の面上には、前記スルーホールから前記開口部に対して遠ざかる方向に延在する部分領域を含み、当該部分領域で前記ボール接続用の電極パッドと電気的に接続される、前記スルーホールの壁面に沿って形成された電極の延長部分が設けられ、
　前記スルーホールには壁面に沿って電極が設けられていて、
　前記第１の面上に形成された前記スルーホールの壁面に沿って形成された電極の延長部分と、前記第２の面上に形成された前記スルーホールの壁面に沿って形成された電極の延長部分とは、前記スルーホールの壁面に沿って形成された電極により電気的に接続されていることを特徴とする半導体パッケージ
　の構造を看取することができる。
　
３．当審の判断 
３−１．引用例１に記載の発明 
　引用例１の上記摘記（１ａ）−（１ｆ）を総合勘案すれば、引用例１には、
「ペレット塔載面と、該ペレット塔載面と対向する裏面と、ペレット塔載面上に複数個配列された第１の電極とペレット塔載面と対向する裏面に複数個配列された第２の電極を備えたベース基板と、
　外部端子(ボンディングパッド)が複数個配列される、第１半導体ペレットの素子形成面を備えた第１半導体ペレットと、
　外部端子(ボンディングパッド)が複数個配列される、第２半導体ペレットの素子形成面を備えた第２半導体ペレットとを有し、
　前記ベース基板のペレット塔載面には前記第２半導体ペレットが配置される凹部が形成され、
　前記第１半導体ペレットは、フェースダウン方式で、ベース基板のペレット塔載面上に配列された第１の電極と、第１半導体ペレットの素子形成面に配列された外部端子の夫々との間にバンプ電極(ＣＣＢ電極、突起電極)を介在させて電気的及び機械的に接続され、かつ、前記凹部を覆うようにベース基板に搭載され、
　前記第２半導体ペレットは、第２半導体ペレットの素子形成面に配列された外部端子と、第１半導体ペレットの素子形成面に配列された外部端子の夫々との間にバンプ電極を介在させて電気的及び機械的に接続され、かつ、前記凹部に配置され、
　前記ベース基板には、ペレット塔載面上に複数個配列された前記第１の電極と、前記ペレット塔載面と対向する裏面に複数個配列された前記前記第２の電極の夫々とを電気的に接続する多層配線構造の配線が設けられ、
　前記第２の電極が、これとベース基板の多層配線構造の配線を介して電気的に接続される、ベース基板のペレット塔載面上に配列された前記第１の電極に対して、前記凹部から遠ざかる方向に位置するように配列された
　半導体装置」
　の発明（以下、「引用例１発明」という。）が記載されていると認められる。 
　
３−２．対比・判断 
（ａ）本願補正発明１と引用例１発明とを対比すると、引用例１発明の「ペレット塔載面」、「ペレット塔載面と対向する裏面」、「ペレット塔載面と対向する裏面上に複数個配列された第２の電極」、「ベース基板」、「第１半導体ペレットの素子形成面に配列された外部端子(ボンディングパッド)」、「第１半導体ペレットの素子形成面」、「第１半導体ペレット」、「第２半導体ペレットの素子形成面に配列された外部端子(ボンディングパッド)」、「第２半導体ペレットの素子形成面」、「第２半導体ペレット」、「第２半導体ペレットが配置される凹部」は、それぞれ本願補正発明１の「第１の面」、「第１の面と対向する第２の面」、「第２の面上の複数の外部電極」、「基板」、「第１の電極」、「第１の主表面」、「第１の半導体素子」、「第２の電極」、「第２の主表面」、「第２の半導体素子」、「第２の半導体素子が収納される開口部」に相当する。
　
（ｂ）引用例１発明の「ベース基板のペレット塔載面上に複数個配列された第１の電極」と、本願補正発明１の「基板の第１の面上に設けられた第１の配線」とは、「基板の前記第１の面上に設けられた、前記第１の半導体素子の前記第１の電極と電気的に接続される第１の導電部材」である点で一致するといえる。また、引用例１発明の「ベース基板のペレット塔載面と対向する裏面に複数個配列された第２の電極」と、本願補正発明１の「基板の第２の面上に設けられた、前記スルーホールから前記開口部に対して遠ざかる方向に延在する部分領域を含み、当該部分領域で前記スルーホールとは離間する外部電極と電気的に接続される第２の配線」とは、「基板の前記第２の面上に設けられた第２の導電部材」である点で一致するといえる。
　
（ｃ）引用例１発明の「多層配線構造の配線」と、本願補正発明１の「第３の配線」とは、「基板の第１の面上に設けられた第１の導電部材と、第２の面上に設けられた第２の導電部材とを電気的に接続する配線」である点で一致するといえる。
　
　そうすると、本願補正発明１と引用例１発明は、
「第１の面と該第１の面と対向する第２の面とを備え、該第２の面上に複数の外部電極が設けられた基板と、
　複数の第１の電極が形成された第１の主表面を備えた第１の半導体素子と、
　複数の第２の電極が形成された第２の主表面を備えた第２の半導体素子とを有し、
　前記基板の前記第１の面側には前記第２の半導体素子が収納される開口部が設けられ、
　前記第１の半導体素子は、前記第１の主表面が前記基板の前記第１の面と対向し、かつ前記開口部を覆うように前記基板に搭載され、
　前記第２の半導体素子は、前記第２の主表面が前記第１の半導体素子の前記第１の主表面と対向するように前記第１の半導体素子に搭載され、かつ前記開口部に収納され、
　前記基板の前記第１の面上には、前記第１の半導体素子の前記第１の電極と電気的に接続される第１の導電部材が設けられ、
　前記基板の前記第２の面上には、第２の導電部材が設けられ、
　前記第１の導電部材と前記第２の導電部材とは配線により電気的に接続されている
　半導体装置。」である点で一致し、次の点で相違する。 
　 
　相違点１： 本願補正発明１では、基板が、第１の面から前記第１の面と対向する第２の面に貫通しているスルーホールを備えており、前記基板の第１の面に設けられた第１の配線と、前記第２の面に設けられた第２の配線との電気的な接続が、前記スルーホールに設けられた第３の配線によって行われているのに対して、引用例１発明では、ペレット塔載面上に複数個配列された第１の電極とペレット塔載面と対向する裏面に複数個配列された第２の電極との電気的な接続が、ベース基板を構成する多層配線構造の配線によって行われている点。
　 
　相違点２：本願補正発明１では、基板の前記第１の面上には、前記第１の半導体素子の前記第１の電極と電気的に接続される第１の配線が設けられ、前記基板の前記第２の面上には、前記スルーホールから前記開口部に対して遠ざかる方向に延在する部分領域を含み、当該部分領域で前記スルーホールとは離間する外部電極と電気的に接続される第２の配線が設けられているのに対して、引用例１発明では、この点が明らかでない点。
　
　相違点３：本願補正発明１では、第１の半導体素子と、第２の半導体素子の形状が、「矩形板状」であり、第２の半導体素子が、第１の半導体素子と十字状に交差するように搭載されているのに対して、引用例１発明では、半導体ペレットの形状は特定されておらず、また、第２半導体ペレットが第１半導体ペレットに交差するように搭載されているか明らかでない点。
　
　上記各相違点について検討する。 
・相違点１について 
　引用例２及び引用例３には、いずれも引用例１発明と技術分野を共通とする半導体装置に係る発明が開示されている。
　そして、引用例２、引用例３の上記摘記事項に照らして、基板の第１の面に設けられた第１の導電部材と、これに対向する第２の面に設けられた第２の導電部材とを電気的に接続する方法として、基板を貫通するスルーホールと、このスルーホールに設けられた配線を用いることは、本願出願前に周知であったといえる。
　したがって、引用例１発明において、ベース基板の第１の面と第２の面との電気的な接続を、スルーホールに設けた配線によって行うことは適宜なし得たことである。また、このような構成を採用したことによる効果も当業者が予測する範囲内のものといえる。
　
・相違点２について
　引用例２の上記摘記（２ｂ）の「ＰＧＡパッケージと構造が類似するＢＧＡパッケージ、特にプラスチックＢＧＡパッケージにおいては、電極位置であるはんだボール接続パッドにＢＧＡ基板のスルーホールを設けられないために、スルーホールを離れたところに設ける必要がある。」との記載、及び、引用例３の上記摘記（３ａ）の「半導体パッケージのプラスチック系基板のスルーホールは中空であるので、スルーホール上に直接接続端子を設けることは困難であり」との記載に照らして、基板の第１の面上に設けられた第１の導電部材と第２の面上に設けられた第２の導電部材との電気的な接続をスルーホールを用いて行う場合に、スルーホール上に直接電極を設けず、スルーホールから離れた位置に、配線を介して電極を設けること、すなわち、基板の第１の面上に第１の配線を設け、前記基板の第２の面上に、外部電極と電気的に接続する第２の配線を設けることは当業者が容易に想到し得たことと認められる。
　そして、引用例１発明は、「第２の電極が、これとベース基板の多層配線構造の配線を介して電気的に接続される、ベース基板のペレット塔載面上に配列された第１の電極に対して、前記凹部から遠ざかる方向に位置するように配列され」という構造を有するのであるから、このような構造を実現するために、第２の配線を、スルーホールから前記開口部に対して遠ざかる方向に延在する部分領域を含み、当該部分領域で前記スルーホールとは離間する外部電極と電気的に接続されるものとすることは、引用例２の上記摘記（ｃ）、引用例３の上記摘記（３ｂ）に照らして、格別のこととは認められない。また、このような構造を採用したことによる効果も、当業者が予測し得た範囲内のものと認められる、したがって、この点において進歩性を認めることはできない。
　
・相違点３について
　半導体素子の形状として「矩形板状」はありふれたものであり、また、このような形状を備えた一の半導体素子を他の半導体素子に搭載する際に、「十字状に交差する」ように搭載する方法は下記の周知例１−３の記載からも明らかなように、本願出願前に周知の方法の一つとして知られていたものといえる。
　したがって、半導体素子の形状、及び、搭載方法が明らかでない引用例１発明において、第１半導体ペレット及び第２半導体ペレットの形状として、ありふれた「矩形板状」を採用し、第１半導体ペレットに第２半導体ペレットを搭載するにあたり、周知の「十字状に交差する」構造とすることは当業者が適宜なし得た設計事項といえる。また、このような構成を採用したことによる効果も当業者が予測する範囲内のものといえる。
　
　周知例１：特開平６−１３２４７４号公報
（周１ａ）「【請求項１】ボンデングパッド上に第１のバンプ電極を有する第１の半導体チップと、ボンデングパッド上に前記第１の半導体チップの厚および第１のバンプ電極の高さとの和よりも高い第２のバンプ電極を有し、かつ第２のバンプ電極が形成された面上において互いに能動素子領域形成面を対向させて少なくとも１個の第１の半導体チップをフリップチップ実装した第２の半導体チップと、ボンデングパッド上に前記第２の半導体チップの厚および第２のバンプ電極の高さとの和よりも高い第３のバンプ電極を有し、かつ第３のバンプ電極が形成された面上において互いに能動素子領域形成面を対向させて少なくとも１個の第２の半導体チップをフリップ実装した第３の半導体チップとを具備してなることを特徴とする半導体装置。」（【特許請求の範囲】）
　
（周１ｂ）「さらにまた、図５は本発明に係る半導体装置の異なる要部構成例を斜視的に示したもので、この構成例においては、たとえば第３の半導体チップ5c面上に、第１の半導体チップ5aを交差させた形でフリップチップ実装している。つまり、本発明に係る半導体装置においては、半導体チップ5a，5b，5cなどの形状に応じて（半導体チップの形状が制約されることなく）、任意な向きに（向きを揃えずに）フリップチップ実装した構成を採り得る。」（【００２４】）
　
（周１ｃ）「【発明の効果】本発明に係る半導体装置よれば、従来のフリップチップ実装によって半導体実装回路装置を構成する場合に比べて、配線基板面を立体的に利用し得るため、高密度実装回路装置の実現が可能となる。しかも、この高密度化達成に当たり、従来知られている方式に比べて繁雑な作業なども要せずに、信頼性の高い電気的な接続を達成し得るとともに、一方では良好な放熱性を呈するので、信頼性の高い、かつ高密度実装回路装置の構成を容易に図り得る。」（【００２６】）
　
（周１ｄ）図５は、周知例１に係る半導体装置の要部構成例を示す断面図であって、矩形板状の第３の半導体チップ５ｃが、矩形板状の第１半導体チップ５ａと十字状に交差するように前記第１の半導体チップ５ａに搭載されていることを看取することができる。
　
　周知例２：特開昭５３−３９０６８号公報
（周２ａ）「３．長方形の半導体ペレットが交叉するように球状電極を介して多重に重ねられてなることを特徴とする半導体装置。」（特許請求の範囲）
　
（周２ｂ）「実施例３　第４図は本発明の他の実施例の半導体装置で、・・・長方形の半導体ペレット３を・・・並べ・・・その上面に交叉するように他の長方形状の半導体ペレット５を重ねて球状電極を介して接続してある。この例において前記実施例と同様の理由で高密度化した集積度の高い半導体装置が得られる。」（第２頁左下欄第１３行−同頁右下欄第５行）
　
　周知例３：特開平２−３１２２６５号公報
（周３ａ）「第２図はこの発明の第２の実施例による半導体装置の平面図で、ふたは除いて示す。同一平面上に下層の半導体素子１１を複数個（図では２個）並置し、上層の複数個（図では２個）並置した半導体素子１１を円周方向に９０°ずらし、下層上に接着している。」（第２頁左下欄第７−１２行）
　
４．むすび 
　以上のとおりであるから、本願補正発明１は、引用例１に記載された発明と、引用例２、引用例３に記載された各発明、及び、周知例１〜３に記載された周知の事項に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。 
　
第３．本願発明について
１．本願発明
　平成２２年６月１１日付けの手続補正は上記のとおり却下されたので、本願の請求項１−１５に係る発明は、平成１９年１２月１４日付けの手続補正により補正された特許請求の範囲の請求項１−１５に記載された事項により特定されるとおりのものであると認められ、その請求項１に係る発明（以下、「本願発明１」という。）は、以下のとおりである。
「【請求項１】第１の面と該第１の面と対向する第２の面と前記第１の面から前記第２の面に貫通しているスルーホールとを備え、該第２の面上に、前記スルーホールとは離間する複数の外部電極が設けられた基板と、
　複数の第１の電極が形成された第１の主表面を備えた第１の半導体素子と、
　複数の第２の電極が形成された第２の主表面を備えた第２の半導体素子とを有し、
　前記基板の前記第１の面側には前記第２の半導体素子が収納される開口部が設けられ、
　前記第１の半導体素子は、前記第１の主表面が前記基板の前記第１の面と対向し、かつ前記開口部を覆うように前記基板に搭載され、
　前記第２の半導体素子は、前記第２の主表面が前記第１の半導体素子の前記第１の主表面と対向するように前記第１の半導体素子に搭載され、かつ前記開口部に収納され、
　前記基板の前記第１の面上には、前記第１の半導体素子の前記第１の電極と電気的に接続される第１の配線が設けられ、
　前記基板の前記第２の面上には、前記スルーホールから前記開口部に対して遠ざかる方向に延在する部分領域を含み、当該部分領域で前記外部電極と電気的に接続される第２の配線が設けられ、
　前記スルーホールには第３の配線が設けられていて、
　前記第１の配線と前記第２の配線とは、前記第３の配線により電気的に接続されていることを特徴とする半導体装置。」
　
２．引用刊行物及びその摘記事項
　当審において平成２２年４月９日付けで通知した最後の拒絶理由で引用した本願の出願前に頒布された刊行物及びその摘記事項は、上記「第２．［理由］（ｌ）２．引用刊行物とその記載事項」に記載されたとおりである。
　
３．対比・判断
　本願補正発明１は、上記本願発明１の発明を特定するために必要と認める事項（以下、「発明特定事項」という。）に、「矩形板状の」、「とともに、前記第１の半導体素子と十字状に交差する」という事項を付加したものである。
　そうすると、本願発明１と引用例１発明は、前記「第２．［理由］（ｌ）３．当審の判断」で検討した相違点１、相違点２において相違し、その他において一致するといえる。
　そして、上記相違点１、相違点２に係る構成については、前記「第２．［理由］（ｌ）３．当審の判断」に記載したとおり、引用例１に記載された発明、及び、引用例２、引用例３に記載された各発明から、当業者が容易に想到することができたものと認められるのであるから、本願発明１についても、同様の理由により、引用例１及び引用例２、引用例３に記載された発明に基いて当業者が容易に発明をすることができたものである。
　
４．むすび 
　以上のとおり、本願の請求項１に係る発明は、引用例１に記載された発明、及び、引用例２、引用例３に記載された各発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができないものであり、本願の他の請求項に係る発明については検討するまでもなく、本願は拒絶すべきものである。
　
　よって、結論のとおり審決する。