【事件の表示】
　特願２００４−１１０６６４「Ａ／Ｄ変換方式」拒絶査定不服審判事件〔平成１６年　７月１５日出願公開、特開２００４−２０１３５４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、平成１６年４月５日の出願であって、平成１７年３月３０日付けで拒絶査定がなされ、これに対し、同年４月２７日に拒絶査定に対する審判請求がなされるとともに、同年５月２６日付けで審判請求時の手続補正がなされ、平成１８年１１月１４日付けで当審よりなされた審尋に対して、平成１９年１月１７日付けで回答書の提出があったものである。
　
　
第２．補正却下の決定
［補正却下の決定の結論］
　　平成１７年５月２６日付けの手続補正を却下する。
　
［理由］
１．本願発明と補正後の発明
　上記手続補正（以下、「本件補正」という。）は補正前の平成１６年９月２４日付けの手続補正書の特許請求の範囲の請求項１に記載された
「マルチプレクサ及びＡ／Ｄ変換器を内蔵したＣＰＵに、外部のアナログ入力信号をアナログフィルタと前記マルチプレクサを通してＡ／Ｄ変換器の入力として該Ａ／Ｄ変換器でディジタル信号に変換し、このディジタル信号を使用した前記ＣＰＵのディジタル処理によって所期の演算・制御出力を得るためのＡ／Ｄ変換方式において、
　前記外部のアナログ入力信号を正負極性のアナログ入力信号として前記アナログフィルタに入力する入力変換器を設け、前記Ａ／Ｄ変換器のダイナミックレンジから決める仮想的なグランド（ＶＧ）となる電位をもつ基準電源を設け、この基準電源電圧を基準電位として前記アナログ入力信号を前記Ａ／Ｄ変換器の入力とし、
　前記ＣＰＵは、前記Ａ／Ｄ変換器の単一極性出力から前記基準電源電圧を減算して前記基準電源電圧を基準にプラス、マイナスと変化する両極性出力に変換したＡ／Ｄ変換値を得るソフトウェア処理手段を設けたことを特徴とするＡ／Ｄ変換方式。」
という発明（以下、「本願発明」という。）を、
　
「マルチプレクサ及びＡ／Ｄ変換器を内蔵したＣＰＵに、外部のアナログ入力信号をアナログフィルタと前記マルチプレクサを通してＡ／Ｄ変換器の入力として該Ａ／Ｄ変換器でディジタル信号に変換し、このディジタル信号を使用した前記ＣＰＵのディジタル処理によって所期の演算・制御出力を得るためのＡ／Ｄ変換方式において、
　前記外部のアナログ入力信号を正負極性のアナログ入力信号として前記アナログフィルタに絶縁して入力する入力変換器を設け、前記Ａ／Ｄ変換器のダイナミックレンジから決める仮想的なグランド（ＶＧ）となる電位をもつ基準電源を設け、この基準電源電圧を基準電位として前記アナログ入力信号を前記Ａ／Ｄ変換器の入力とし、
　前記ＣＰＵは、前記Ａ／Ｄ変換器の単一極性出力から前記基準電源電圧を減算して前記基準電源電圧を基準にプラス、マイナスと変化する両極性出力に変換したＡ／Ｄ変換値を得るソフトウェア処理手段を設けたことを特徴とするＡ／Ｄ変換方式。」
という発明（以下、「補正後の発明」という。）に補正することを含むものである。
　
　
２．補正の適否
（１）新規事項の有無、補正の目的要件
　上記補正は、補正前の特許請求の範囲の請求項１に記載された「入力変換器」に関し、願書に最初に添付した明細書又は図面に記載した事項の範囲内において、「絶縁して」という構成を追加して限定したものであるから、特許法第１７条の２第３項（新規事項）及び第４項第２号（補正の目的）の規定に適合している。
　
（２）独立特許要件
　上記補正は特許請求の範囲の減縮を目的とするものであるから、上記補正後の発明が特許出願の際独立して特許を受けることができるものであるのかどうかについて以下に検討する。
　
［補正後の発明］
　上記「１．本願発明と補正後の発明」の項で「補正後の発明」として認定したとおりである。
　
［引用発明及び周知技術］
Ａ．原審の拒絶理由に引用された特開平４−２５０７２０号公報（以下、「引用例」という。）には図面とともに以下の事項が記載されている。
　
イ．「【０００２】
【従来技術】従来、例えば、車両用電子メータで用いられている燃料残量計などのＡ／Ｄ変換装置の回路構成は図１１に示したようなブロックダイヤグラムとなる。センサ１からの入力信号Ｖinは、抵抗Ｒ１　及びコンデンサＣ１　から成る遅延回路３を介してＡ／Ｄ変換回路４に入力される。すると、アナログ信号である入力信号ＶinはＡ／Ｄ変換回路４にてディジタル信号に変換されＣＰＵ５に入力される。そして、ＣＰＵ５は表示駆動回路６に数字表示用データを出力し、表示駆動回路６からの出力により電子メータである表示器７は燃料残量を表示する。
（略）
ＣＰＵ５がＡ／Ｄ変換回路４を内蔵している場合においても同様である。
【０００３】
【発明が解決しようとする課題】ここで、上記センサ１からの入力信号Ｖｉｎが充放電電流や相対圧力などである場合には正負に変位するアナログ信号となる。」（２頁１〜２欄）
　
ロ．「【０００７】本発明は、上記の課題を解決するために成されたものであり、その目的とするところは、入力信号が正負に変位するアナログ信号をディジタル信号に変換することができるＡ／Ｄ変換装置を提供することである。」（２頁２欄）
　
ハ．「【００１３】図１は第１の発明に係るＡ／Ｄ変換装置の一部詳細回路を含む全体回路構成を示したブロックダイヤグラムである。
【００１４】センサ１０からは正負に変位するアナログ信号が出力されている。そのセンサ１０からの入力信号Ｖinが信号変換手段を達成する基本が反転増幅回路である差動増幅回路２０に入力される。その差動増幅回路２０の出力信号Ｖout　は後段の遅延回路３０に入力される。そして、遅延回路３０からのアナログ信号はＡ／Ｄ変換手段を達成するＡ／Ｄ変換回路４０を介してディジタル信号に変換され信号出力手段を達成するＣＰＵ５０に読み込まれる。そのＣＰＵ５０からの出力信号は表示駆動回路６０に入力され、最終的に表示器７０に表示データが表示される。尚、上記遅延回路３０、Ａ／Ｄ変換回路４０及びＣＰＵ５０は同一の電源電圧ＶDDにて駆動されている。
【００１５】差動増幅回路２０の＋入力ＶREFは、次式にて設定される。
ＶREF＝｛Ｒ12／（Ｒ11＋Ｒ12）｝ＶDD
（Ｒ11，Ｒ12：基準電圧の設定用抵抗）
そして、差動増幅回路２０の入力信号Ｖinと出力信号Ｖoutとの関係は次式のようになる。
Ｖout−ＶREF＝−（Ｒf1／Ｒs1）（Ｖin−ＶREF）
（Ｒs1，Ｒf1：増幅率の設定用抵抗）
【００１６】上記差動増幅回路２０は、図２に示したように、Ｖin＝０（Ｖ）　のときのＶout　＝（１／２）ＶDDを基準値とする。そして、その基準値（１／２）ＶDDの電圧より上側が放電、下側が充電となるような入出力特性となるように、上記Ｒ11，Ｒ12，Ｒs1，Ｒf1を次式のように設定する。尚、上式における（Ｒf1／Ｒs1）を増幅率ＡNFと表す。
　ＶREF＝｛Ｒ12／（Ｒ11＋Ｒ12）｝ＶDD＝（１／３）ＶDD
　ＡNF＝１／２
又、上記遅延回路３０は抵抗Ｒ１３とコンデンサＣ１１とから成り、差動増幅回路２０からの出力信号Ｖout　に対するＬＰＦ（ローパスフィルタ）である。」（３頁３〜４欄）
　
ニ．「【００１７】次に、第１の発明に係る実施例装置で使用されているＣＰＵ５０の処理手順を示した図３及び図４のフローチャートに基づき、表示器７０の表示データとして電流値を数字表示する場合について説明する。
【００１８】先ず、（略）
【００１９】そして、ステップ１１２　でｉ＝ｎｏ　となると、ステップ１１４　に移行し、ｉ＝０とクリアする。次にステップ１１６　に移行して、上述の積算データＸ１　の平均処理として、（１／ｎｏ）Ｘ１を求めデータＸ２　とする。次にステップ１１８　に移行して、ステップ１１６　で算出されたデータＸ２　から８ｂｉｔ　Ａ／Ｄ変換データの基準値（１／２）ＶDDに相当する８０Ｈ（Ｈは１６進データを示す。）を減算してデータＸ３　を算出する。即ち、上述の差動増幅回路２０ではＶin＝０（Ｖ）　のときの　Ｖout＝（１／２）ＶDDを基準値として対応させているので、８ｂｉｔ　Ａ／Ｄ変換データの中央値である８０Ｈ（２進データでは１０，０００，０００となる。）と比較することによりＶin＝０（Ｖ）　からの符号を含んだディジタル値が求められる。
【００２０】次にステップ１２０　に移行して、ステップ１１８　で算出されたデータＸ３　の正負が判定される。」（３頁３欄〜４頁５欄）
　
　
　上記引用例の記載及び関連する図面ならびにこの分野における技術常識を考慮すると、
「Ａ／Ｄ変換装置の回路構成は図１１に示したようなブロックダイヤグラムとなる。（略）ＣＰＵ５がＡ／Ｄ変換回路４を内蔵している場合においても同様である。」（上記イ）とあるから、引用例には「Ａ／Ｄ変換器を内蔵したＣＰＵによるＡ／Ｄ変換方式。」が開示されているということができる。
　
　また「【００１４】（略）センサ１０からの入力信号Ｖinが（略）差動増幅回路２０に入力される。（略）後段の遅延回路３０に入力される。そして、遅延回路３０からのアナログ信号はＡ／Ｄ変換手段を達成するＡ／Ｄ変換回路４０を介してディジタル信号に変換され」（上記ハ前段）とあり、この「遅延回路３０」は「上記遅延回路３０は抵抗Ｒ１３とコンデンサＣ１１とから成り、差動増幅回路２０からの出力信号Ｖout　に対するＬＰＦ（ローパスフィルタ）である。」（上記ハ後段）とあって、この「ＬＰＦ（ローパスフィルタ）」は「アナログフィルタ」であることは技術常識であるから、引用例には「外部のアナログ入力信号をアナログフィルタを通してＡ／Ｄ変換器の入力として該Ａ／Ｄ変換器でディジタル信号に変換」する「Ａ／Ｄ変換方式」が開示されているということができる。
　
　また「アナログ信号である入力信号ＶinはＡ／Ｄ変換回路４にてディジタル信号に変換されＣＰＵ５に入力される。そして、ＣＰＵ５は表示駆動回路６に数字表示用データを出力し、表示駆動回路６からの出力により電子メータである表示器７は燃料残量を表示する。」（上記イ）とあり、ＣＰＵ５はＡ／Ｄ変換回路４からのディジタル信号を使用して、ディジタル処理によって表示駆動回路６に数字表示用データ（制御データ）を演算出力しているから、引用例には「ディジタル信号を使用した前記ＣＰＵのディジタル処理によって所期の演算・制御出力を得るためのＡ／Ｄ変換方式」が開示されているということができる。
　
　また、「入力信号Ｖinが充放電電流や相対圧力などである場合には正負に変位するアナログ信号となる。」（上記イ末尾）、「その目的とするところは、入力信号が正負に変位するアナログ信号をディジタル信号に変換することができるＡ／Ｄ変換装置を提供することである。」（上記ロ）とあり、このアナログ信号は上記のようにアナログフィルタを経由するものであるから、引用例には「外部のアナログ入力信号を正負極性のアナログ入力信号として前記アナログフィルタ」に入力することが開示されているということができる。
　
　更に「【００１５】差動増幅回路２０の＋入力ＶREFは、次式にて設定される。
ＶREF＝｛Ｒ12／（Ｒ11＋Ｒ12）｝ＶDD
（略）
そして、差動増幅回路２０の入力信号Ｖinと出力信号Ｖoutとの関係は次式のようになる。
Ｖout−ＶREF＝−（Ｒf1／Ｒs1）（Ｖin−ＶREF）
（略）
【００１６】上記差動増幅回路２０は、図２に示したように、Ｖin＝０（Ｖ）　のときのＶout　＝（１／２）ＶDDを基準値とする。」（上記ハ）とあり、アナログ入力信号Ｖinは、図１のＲ11とＲ12でＶDDを分圧して得られるＶREFが基準電位となる基準電源と共に差動増幅回路２０に入力され、その差が増幅された出力がアナログフィルタである遅延回路３０を介してＡ／Ｄ変換回路４０に入力されているから、引用例は「基準電位をもつ基準電源を設け、この基準電源電圧を基準電位としてアナログ入力信号をＡ／Ｄ変換器の入力」するものであるということができる。
　
　そして、上記ニ、図３によれば、「ステップ１１８　に移行して、ステップ１１６　で算出されたデータＸ２　から８ｂｉｔ　Ａ／Ｄ変換データの基準値（１／２）ＶDDに相当する８０Ｈ（Ｈは１６進データを示す。）を減算してデータＸ３　を算出する。（略）Ｖin＝０（Ｖ）　からの符号を含んだディジタル値が求められる。
【００２０】次にステップ１２０　に移行して、ステップ１１８　で算出されたデータＸ３　の正負が判定される。」とあり、ＣＰＵ５０はソフトウェア処理によって、「基準値（１／２）ＶDDに相当する８０Ｈ」（本願発明の「基準電源電圧」に相当するデジタル値）をＡ／Ｄ変換データから減算して、「正負の符号を含んだディジタル値」（本願発明の「基準電源電圧を基準にプラス、マイナスと変化する両極性出力」に相当）に変換していることが読み取れるから、引用例には、「ＣＰＵは、前記Ａ／Ｄ変換器の単一極性出力から前記基準電源電圧を減算して前記基準電源電圧を基準にプラス、マイナスと変化する両極性出力に変換したＡ／Ｄ変換値を得るソフトウェア処理手段を設けたことを特徴とするＡ／Ｄ変換方式。」が開示されているということができる。
　
　したがって、上記引用例には以下の発明（以下、「引用発明」という。）が開示されている。
　
（引用発明）
「Ａ／Ｄ変換器を内蔵したＣＰＵに、外部のアナログ入力信号をアナログフィルタを通してＡ／Ｄ変換器の入力として該Ａ／Ｄ変換器でディジタル信号に変換し、このディジタル信号を使用した前記ＣＰＵのディジタル処理によって所期の演算・制御出力を得るためのＡ／Ｄ変換方式において、
　前記外部のアナログ入力信号を正負極性のアナログ入力信号として前記アナログフィルタに入力し、前記Ａ／Ｄ変換器の基準となる電位をもつ基準電源を設け、この基準電源電圧を基準電位として前記アナログ入力信号を前記Ａ／Ｄ変換器の入力とし、
　前記ＣＰＵは、前記Ａ／Ｄ変換器の単一極性出力から前記基準電源電圧を減算して前記基準電源電圧を基準にプラス、マイナスと変化する両極性出力に変換したＡ／Ｄ変換値を得るソフトウェア処理手段を設けたことを特徴とするＡ／Ｄ変換方式。」
　
　
［対比・判断］
　補正後の発明と引用発明を対比すると、両者は、以下の点で一致し、また、相違している。
　
（一致点）
「Ａ／Ｄ変換器を内蔵したＣＰＵに、外部のアナログ入力信号をアナログフィルタを通してＡ／Ｄ変換器の入力として該Ａ／Ｄ変換器でディジタル信号に変換し、このディジタル信号を使用した前記ＣＰＵのディジタル処理によって所期の演算・制御出力を得るためのＡ／Ｄ変換方式において、
　前記外部のアナログ入力信号を正負極性のアナログ入力信号として前記アナログフィルタに入力し、前記Ａ／Ｄ変換器の基準となる電位をもつ基準電源を設け、この基準電源電圧を基準電位として前記アナログ入力信号を前記Ａ／Ｄ変換器の入力とし、
　前記ＣＰＵは、前記Ａ／Ｄ変換器の単一極性出力から前記基準電源電圧を減算して前記基準電源電圧を基準にプラス、マイナスと変化する両極性出力に変換したＡ／Ｄ変換値を得るソフトウェア処理手段を設けたことを特徴とするＡ／Ｄ変換方式。」
　
（相違点１）
ＣＰＵが、補正後の発明では「マルチプレクサ」を内蔵し、外部のアナログ入力信号を「マルチプレクサを通して」Ａ／Ｄ変換器へ入力するのに対し、引用発明ではその様な構成を備えていない点。
　
（相違点２）
外部のアナログ入力信号に関し、補正後の発明では「絶縁して入力する入力変換器」を設けているのに対し、引用発明はその様な構成を備えていない点。
　
（相違点３）
基準電源に関し、その電位が、補正後の発明では「Ａ／Ｄ変換器のダイナミックレンジから決める仮想的なグランド（ＶＧ）となる電位」であるのに対し、引用発明ではその様な構成が無い点。
　
　そこで、まず、上記相違点１、２について検討するに、周知例（特開２０００−２３６６２０号公報（【０００２】、図７参照）、特開２０００−２９５７５７号公報（【００１０】、図１参照）、特開２００１−２５１７４９号公報（【０００８】、図１参照））によれば、Ａ／Ｄ変換器のアナログ信号入力側に「マルチプレクサ」を設け、「マルチプレクサを通して」Ａ／Ｄ変換器へ入力すること、及びのアナログ入力信号を「絶縁して入力する入力変換器」を設けることは周知技術と認められ、当業者であれば適宜なし得ることである。
　
　ついで、上記相違点３について検討するに、引用発明の基準電位も結局のところＡ／Ｄ変換器へ入力されるアナログ入力電圧に対するオフセット、バイアスを与えるものであるから、その電位を基点として入力電圧を測れば「仮想的なグランド」（接地）と見なせるものであり、その値も「Ａ／Ｄ変換器のダイナミックレンジ」を定める電圧（引用例におけるＶDD）から決められているのであるから、本願発明と対比した場合に格別の技術的意義のある相違点とは認められず、当業者であれば適宜なし得る程度のことである。
　
　また、補正後の発明が奏する効果も前記引用発明及び周知技術から容易に予測出来る範囲内のものである。
　そして、当審の審尋に対する回答書を参酌しても、上記認定を覆すに足りるものは見あたらない。
　
　よって、補正後の発明は引用発明及び周知技術に基づいて当業者が容易に発明できたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。
　
　
３．結語
　以上のとおり、本件補正は、補正後の発明が特許出願の際独立して特許を受けることができないものであるから、特許法第１７条の２第５項の規定により準用する特許法第１２６条第５項の規定に適合していない。
　したがって、本件補正は、特許法第１５９条第１項において準用する同法第５３条第１項の規定により却下すべきものである。
　
　
第３．本願発明について
１．本願発明
　平成１７年５月２６日付けの手続補正は上記のとおり却下されたので、本願発明は上記「第２．補正却下の決定」の項中の「１．本願発明と補正後の発明」の項で「本願発明」として認定したとおりである。
　
２．引用発明及び周知技術
　引用発明及び周知技術は、上記「第２．補正却下の決定」の項中の「（２）独立特許要件」の項中の［引用発明及び周知技術］で認定したとおりである。
　
３．対比・判断
　本願発明は上記補正後の発明から補正に係る限定を省いたものである。
　そうすると、本願発明の構成に補正に係る限定を付加した補正後の発明が、上記「第２．補正却下の決定」の項中の「（２）独立特許要件」の項で検討したとおり、引用発明及び周知技術に基づいて容易に発明できたものであるから、本願発明も同様の理由により、容易に発明できたものである。
　
４．むすび
　以上のとおり、本願発明は、上記引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものと認められるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。