【事件の表示】
　平成１１年特許願第５０５３２８号「予測不可能なマイクロプロセッサまたはマイクロコンピュータ」拒絶査定不服審判事件〔平成１１年　１月　７日国際公開、ＷＯ９９／００７１８、平成１２年　２月　８日国内公表、特表２０００−５０１５４１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明
　本願は、平成１０年６月２５日（パリ条約による優先権主張外国庁受理１９９７年６月２６日、仏国）を国際出願日とする出願であって、平成１３年２月１３日付けで拒絶査定がなされ、これに対し、同年５月２５日に審判請求がなされ、同年６月２２日に本件明細書について手続補正がなされたが、当審より、平成１７年８月２４日付けで、平成１３年６月２２日になされた上記手続補正を補正却下する旨の決定がなされると共に同日付けで拒絶理由が通知され、これに対し、平成１８年２月１３日に手続補正がなされたが、当審より同年２月２７日付けで最後の拒絶理由が通知され、これに対し、同年８月３０日に手続補正がなされたものである。
　
２．平成１８年８月３０日付けの手続補正についての補正却下の決定
　
［補正却下の決定の結論］
　平成１８年８月３０日付け手続補正（以下「本件補正」という。）を却下する。
　
［理由］
（１）補正後の請求項１に記載された発明
　本件補正により、特許請求の範囲の請求項１は、次のとおりに補正された。
　
　「オペレーティングシステム（ＯＳ）と、主プログラム（Ｐ１）と、主プログラム（Ｐ１）に関係しない二次プログラム（Ｐ２）とを含む主メモリ（６）と、
　第一の作業メモリ（５１）と、
　第二の作業メモリ（５２）と、
　切替手段と、
　ランダム割込み信号を生成する手段と、
にバス（３）によって接続されるプロセッサ（１）を備えるマイクロプロセッサまたはマイクロコンピュータであって、
　前記プロセッサ（１）が前記主メモリ（６）からの命令を実行するように構成され、前記切替手段が、主プログラム（Ｐ１）の順序付けを予測不可能にするために、ランダム割込み信号を生成する手段によりランダムに生成された割込み信号を受信したときに主プログラムと二次プログラムの間でプログラムの実行を切り替えるために設けられ、前記プログラムの実行の切り替えは、前記プログラム（Ｐ１、Ｐ２）の一方の実行中に、二つの作業メモリ（５１、５２）の内容を保持しながら、二つの作業メモリ（５１、５２）の一方の作業メモリから他方の作業メモリに、作業メモリとしての使用を切り替えるための切換手段の使用を含み、前記切替手段が、
　前記第一の作業メモリ（５１）に結合された第一のアクセスレジスタ（Ａ２、Ｄ２）と、
　前記第二の作業メモリ（５２）に結合された第二のアクセスレジスタ（Ａ３、Ｄ３）と、
　前記主メモリ（６）に結合された第三のアクセスレジスタ（Ａ１、Ｄ１）と、
　主メモリ（６）中の前記主プログラムと二次プログラム（Ｐ１、Ｐ２）の動作コンテキストデータを記憶する少なくとも１つのレジスタブロックと、
　作業メモリ（５１、５２）の一方を使用可能にし、主メモリ（６）、第一の作業メモリ（５１）、および第二の作業メモリ（５２）の各々に結合されたそれぞれのアクセスレジスタ（Ａ１〜Ａ３）（Ｄ１〜Ｄ３）を制御する切替回路（５３）と、を備えた、マイクロプロセッサまたはマイクロコンピュータ。」
　
　なお、「切換手段」は「切替手段」の誤記と認められる。
　
　上記補正後の請求項１は、その記載からして補正前の請求項１に対応したものであるから、本件補正は、補正前の請求項１を補正後の請求項１とする補正（以下、この補正を「請求項１に係る補正」という。）を含むものである。
　ここで、請求項１に係る補正が、特許法第１７条の２第３項及び同法第１７条の２第４項に適合するものであるか否かについて以下検討する。
　
（２）特許法第１７条の２第３項についての検討
　補正後の請求項１の記載「前記切替手段が、主プログラム（Ｐ１）の順序付けを予測不可能にするために、ランダム割込み信号を生成する手段によりランダムに生成された割込み信号を受信したときに…切り替えるための切替手段」からすると、「切替手段」は、「ランダム割込み信号を生成する手段」により生成された「割込み信号」を受信する機能を有し、該受信に応じて切替を行うものである。
　また、補正後の請求項１の記載からすると、「切替手段」は、複数の「アクセスレジスタ」（Ａ１〜Ａ３、Ｄ１〜Ｄ３）と、「レジスタブロック」を含み、２つの「作業メモリ」の切替を行う機能を有したものである。また、当該「作業メモリ」は、発明の詳細な説明に記載された「ＲＡＭ」（５１）と「ＤｕｍＲＡＭ」（５２）に対応したものである。
　ここで、上記の「切替手段」が、「割込み信号」を受信する機能を有することが、出願当初の明細書又は図面に記載されているか否かについて検討する。
　出願当初の明細書には、次のとおりの記載がある。
ア）「例えば規則的かつ予測不可能な瞬間にパルスを供給するランダムまたは疑似ランダム信号発生器（２）と、割込み回路（４）と、レジスタ回路（Ｒ２）と、タイマ（Ｒ３）と、…」（第１０頁第７−９行）
イ）「この切替回路はまた他の三つのコマンド線を含み、その内の一つ（５３３）は、二つの入力を有するＡＮＤゲートで終端し、そのうちの第二の入力は割込み回路からきたバス線（３１）を受ける。このＡＮＤゲートの出力は、割り込みイネーブルレジスタ（ＩＥＲ）ビットの一つに直接接続され、これにより切替回路が活動化されていないとき、したがって線（５３３）が活動状態でないときのみ、割込み回路（４）によってトリガされた割込みをマスクする。」（第１１頁第１１−１９行）
ウ）「またシーケンサ（８）と、レジスタ（Ｒ２）と、タイマ（Ｒ３）と、ランダム発生器（Ｒ１）とがバス（３）に接続され、これら三つの要素（Ｒ１、Ｒ２、Ｒ３）は、プロセッサの割込イネーブルレジスタ（ＩＥＲ）を使用して、プロセッサの割込み入力（１）に接続された割込み発生回路（４）に接続される。」（第１２頁第１３−１８行）
エ）「この場合、ダミーモードでの動作に対応する割込みマスクＩＥＲレジスタビットはマスク解除され、それによりランダム発生器によってかまたは前にランダム発生器によって乱数をロードされたタイマ（Ｒ３）によって割込みが生成される間に、またこの乱数によってかまたは特定の情報をロードされたレジスタ（Ｒ２）によって表された時間の実行が終了した時に使用可能になり、割込みがトリガされ、（３１）プログラム（Ｐ１）の制御下の通常動作からプログラム（Ｐ２）の制御下のダミーモードでの動作の切換が起こることは明らかである。」（第１６頁第４−１３行）
オ）「この場合、第二のパルスは処理装置（１）によって考慮され、この結果切替回路（５３）が切り替わり、したがって第二のレジスタブロック（５５）およびＤｕｍＲＡＭ（５２）が第一のブロック（５４）およびＲＡＭダミーメモリ（５１）の代わりに活動状態になる。」（第１７頁第４−８行）
　また、図１の記載からは、ランダム発生器（Ｒ１）とタイマ（Ｒ３）の出力が割込み発生器回路（４）に入力され、その出力が、直接又はＡＮＤ回路を介してプロセッサ（１）に入力されていること、及び、切替回路（５３）の出力が、アクセスレジスタ（Ａ１〜Ａ３、Ｄ１〜Ｄ３）及びレジスタブロック（５４、５５）に入力されると共に、プロセッサ（１）に接続されたＡＮＤ回路の一端に入力されることが見て取れる。
　よって、上記ア）乃至オ）及び図１の記載からして、出願当初の明細書及び図面には、
ａ．ランダム発生器（Ｒ１）又はタイマ（Ｒ３）から出力されるランダムな割込み信号が割込み発生回路（４）に入力され、その出力が、直接又はＡＮＤ回路を介してプロセッサに入力されること、
ｂ．切替回路の出力がＡＮＤ回路の一端に入力されることにより割込み信号をマスクすることができること、及び、
ｃ．プロセッサがバスを介して切替回路を制御し、切替回路が、アクセスレジスタ及びレジスタブロックを制御することにより、作業メモリの切替を行うこと、
が記載されている。
　よって、「切替手段」（切替回路、アクセスレジスタ、レジスタブロック）が、「割込み信号」を受信する機能を有することは、出願当初の明細書又は図面には記載されておらず、また、その記載から自明に導き出すこともできない。
　したがって、請求項１に係る補正は、出願当初の明細書又は図面に記載した事項の範囲内でしたものではないから、請求項１に係る補正を含む本件補正も、出願当初の明細書又は図面に記載した事項の範囲内でしたものではなく、特許法第１７条の２第３項に適合しない。
　
（３）特許法第１７条の２第４項についての検討
　補正前の請求項１は、次のとおりのものである。
　
「オペレーティングシステム（ＯＳ）と、主プログラム（Ｐ１）と、主プログラム（Ｐ１）に関係しない二次プログラム（Ｐ２）とを含む主メモリ（６）と、
　第一の作業メモリ（５１）と、
　第二の作業メモリ（５２）と、
　切替手段と、
　主プログラム（Ｐ１）の順序付けを予測不可能にするようにプロセッサ（１）により使用される信号を可変的に生成する手段（Ｒ１、Ｒ２、Ｒ３、ＯＳ、Ｐ１）と、
にバス（３）によって接続されるプロセッサ（１）を備えるマイクロプロセッサまたはマイクロコンピュータであって、
　前記プロセッサ（１）が前記主メモリ（６）、前記第一の作業メモリ（５１）、および前記第二の作業メモリ（５２）の一つまたはそれ以上からの命令を実行するように構成され、前記切替手段が、前記プログラム（Ｐ１、Ｐ２）の一方の実行中に、二つの作業メモリ（５１、５２）の内容を保持しながら二つの作業メモリ（５１、５２）の一方の作業メモリから他方の作業メモリに飛び移るために設けられ、前記切替手段が、
　前記第一の作業メモリ（５１）に結合された第一のアクセスレジスタ（Ａ２、Ｄ２）と、
　前記第二の作業メモリ（５２）に結合された第二のアクセスレジスタ（Ａ３、Ｄ３）と、
　前記主メモリ（６）に結合された第三のアクセスレジスタ（Ａ１、Ｄ１）と、
　主メモリ（６）中の前記主プログラムと二次プログラム（Ｐ１、Ｐ２）の動作コンテキストデータを記憶する少なくとも１つのレジスタブロック（５４、５５）と、
　作業メモリ（５１、５２）の一方を使用可能にし、主メモリ（６）、第一の作業メモリ（５１）、および第二の作業メモリ（５２）の各々に結合されたそれぞれのアクセスレジスタ（Ａ１〜Ａ３）（Ｄ１〜Ｄ３）を制御する切替回路（５３）と、を備え、
　前記切替回路（５３）は、プロセッサ（１）により制御される、マイクロプロセッサまたはマイクロコンピュータ。」
　
　補正前の請求項１の記載「主プログラム（Ｐ１）の順序付けを予測不可能にするようにプロセッサ（１）により使用される信号を可変的に生成する手段」からすると、「信号」は、主プログラムの順序付けを予測不可能にするための信号であり、「プロセッサ」により使用されるものである。また、「前記切替回路（５３）は、プロセッサ（１）により制御される」の記載からすると、「切替回路」は、「プロセッサ」により制御されるものである。
　よって、補正前の請求項１の記載からは、主プログラムの順序付けを予測不可能にするための信号がプロセッサに使用され、該プロセッサが、前記信号に基づいて切替回路を制御することが読み取れる。
　一方、補正後の請求項１の記載「前記切替手段が、主プログラム（Ｐ１）の順序付けを予測不可能にするために、ランダム割込み信号を生成する手段によりランダムに生成された割込み信号を受信したときに」によると、主プログラムの順序付けを予測不可能にするための信号である「ランダム割込み信号」は、「切替回路」を含む「切替手段」によって受信されており、該「切替手段」が、プロセッサを介することなく「ランダム割込み信号」により直接制御される態様を含んでいる。
　つまり、請求項１に係る補正は、主プログラムの順序付けを予測不可能にするための信号が、どの手段に入力され、どのように使用されるのかという観点において技術的事項を変更するものであるから、特許法第１７条の２第４項第２号の特許請求の範囲の減縮（請求項に記載した発明を特定するために必要な事項を限定するものであって、その補正前の当該請求項に記載された発明とその補正後の請求項に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるもの）を目的とするものではない。
　また、請求項１に係る補正は、特許法第１７条の２第４項第１号の請求項の削除、同第３号の誤記の訂正、または、特許法第１７条の２第４項第４号の明りょうでない記載の釈明（拒絶理由に係る拒絶の理由に示す事項についてするものに限る。）のいずれをも目的とするものではない。
　したがって、請求項１に係る補正を含む本件補正も、特許法第１７条の２第４項の各号のいずれの規定にも適合しない。
　
（４）むすび
　以上のとおり、本件補正は、特許法第１７条の２第３項の規定及び第１７条の２第４項の各号のいずれの規定にも適合しないので、同法第１５９条第１項で準用する同法第５３条第１項の規定により却下すべきものである。
　よって、上記のとおり決定する。
　
３．本願発明について
（１）本願発明
　平成１８年８月３０日付けの手続補正は上記のとおり却下されたので、本願の請求項１に係る発明（以下、「本願発明」という。）は、平成１８年２月１３日付けの手続補正書の特許請求の範囲の請求項１に記載された次のとおりのものである。
　
「オペレーティングシステム（ＯＳ）と、主プログラム（Ｐ１）と、主プログラム（Ｐ１）に関係しない二次プログラム（Ｐ２）とを含む主メモリ（６）と、
　第一の作業メモリ（５１）と、
　第二の作業メモリ（５２）と、
　切替手段と、
　主プログラム（Ｐ１）の順序付けを予測不可能にするようにプロセッサ（１）により使用される信号を可変的に生成する手段（Ｒ１、Ｒ２、Ｒ３、ＯＳ、Ｐ１）と、
にバス（３）によって接続されるプロセッサ（１）を備えるマイクロプロセッサまたはマイクロコンピュータであって、
　前記プロセッサ（１）が前記主メモリ（６）、前記第一の作業メモリ（５１）、および前記第二の作業メモリ（５２）の一つまたはそれ以上からの命令を実行するように構成され、前記切替手段が、前記プログラム（Ｐ１、Ｐ２）の一方の実行中に、二つの作業メモリ（５１、５２）の内容を保持しながら二つの作業メモリ（５１、５２）の一方の作業メモリから他方の作業メモリに飛び移るために設けられ、前記切替手段が、
　前記第一の作業メモリ（５１）に結合された第一のアクセスレジスタ（Ａ２、Ｄ２）と、
　前記第二の作業メモリ（５２）に結合された第二のアクセスレジスタ（Ａ３、Ｄ３）と、
　前記主メモリ（６）に結合された第三のアクセスレジスタ（Ａ１、Ｄ１）と、
　主メモリ（６）中の前記主プログラムと二次プログラム（Ｐ１、Ｐ２）の動作コンテキストデータを記憶する少なくとも１つのレジスタブロック（５４、５５）と、
　作業メモリ（５１、５２）の一方を使用可能にし、主メモリ（６）、第一の作業メモリ（５１）、および第二の作業メモリ（５２）の各々に結合されたそれぞれのアクセスレジスタ（Ａ１〜Ａ３）（Ｄ１〜Ｄ３）を制御する切替回路（５３）と、を備え、
　前記切替回路（５３）は、プロセッサ（１）により制御される、マイクロプロセッサまたはマイクロコンピュータ。」
　
（２）当審の拒絶理由
　当審より平成１８年２月２７日付けで通知した最後の拒絶理由は、
１．平成１８年２月１３日付けでした手続補正は、下記の点で願書に最初に添付した明細書又は図面に記載した事項の範囲内においてしたものではないから、特許法第１７条の２第３項に規定する要件を満たしていない。（以下、「理由１」という。）
２．本件出願は、明細書及び図面の記載が下記の点で不備のため、特許法第３６条第４項並びに第６項第１号及び第２号に規定する要件を満たしていない。（以下、「理由２」という。）
を趣旨とするものであり、具体的には次のとおりのものである。
　
「１．平成１８年２月１３日付けでした手続補正は、下記の点で願書に最初に添付した明細書又は図面に記載した事項の範囲内においてしたものではないから、特許法第１７条の２第３項に規定する要件を満たしていない。
　
　　　　　　　　　　　　　　　　　記
　
（１）補正後の請求項１に記載の「前記プロセッサ（１）が前記主メモリ（６）、前記第一の作業メモリ（５１）、および前記第二の作業メモリ（５２）の一つまたはそれ以上からの命令を実行するように構成され」は、「第一の作業メモリ」及び「第二の作業メモリ」に、「命令」が記憶されていることを前提としている。
　しかしながら、出願当初の明細書又は図面には、例えば、第１３頁第１１−１４行に「したがって、切替回路（５３）は主作業メモリ（５１）をダミーメモリ（５２）で置換し、それにより主作業メモリの代わりに専らダミーメモリを使用してプログラムが実行されるようにする。」と記載されているように、「第一の作業メモリ」に対応する「主作業メモリ（ＲＡＭ）」（５１）及び「第二の作業メモリ」に対応する「ダミーメモリ（ＤｕｍＲＡＭ）」（５２）のいずれも、プログラムの実行に使用されるデータが格納されていることがわかるが、「命令」が記憶されていることは記載されていない。
　また、技術常識からして、「作業メモリ」とは、プログラムの実行に必要なデータ、すなわち、作業用のデータが記憶されるものであるから、各「作業メモリ」に「命令」が記憶されていることは技術常識に反するものである。
　よって、出願当初の明細書又は図面の記載から、各「作業メモリ」に「命令」が記憶されていることを自明に導き出すことはできない。
（２）補正後の請求項１及び６に記載の「飛び移る」は、出願当初の明細書又は図面に記載された語句ではない。
　補正後の請求項１に記載の「二つの作業メモリ（５１、５２）の内容を保持しながら二つの作業メモリ（５１、５２）の一方の作業メモリから他方の作業メモリに飛び移る」と類似した記述として、出願当初の明細書の第５頁第１１−１４行に「その二つの作業メモリの内容を保持しながら作業メモリとしての使用をその二つの作業メモリの一方に切り替える」とあるが、「飛び移る」と「切り替える」とは異なる語句であること、わざわざ出願当初の明細書には記載されていない異なる語句を用いていること、及び、補正後の特許請求の範囲（例えば請求項８）には依然として「切り替える」という表現が残っていることからして、「飛び移る」は「切り替える」とは異なる意味を含むものと認められる。（そうでなければ、すべて「切り替える」又は「飛び移る」のいずれかの表現に統一されているはずである。）
　よって、補正後の請求項１の記載において、一方の作業メモリから他方の作業メモリに「飛び移る」ことは、出願当初の明細書又は図面には記載されておらず、かつ、その記載からは、技術常識を参酌したとしても自明に導き出すことはできない。
　請求項６に記載の「飛び移る」も同様である。
（３）請求項１の記載「前記切替手段が、…実行中に、…飛び移るために設けられ」からすると、「飛び移る」の主体は「切替手段」としか解釈し得ない。そして、補正後の請求項１の記載からすると、「切替手段」は、各「アクセスレジスタ」、「レジスタブロック」及び「切替回路」から構成されているが、これらの構成要素が、二つの作業メモリの一方から他方へ「飛び移る」ことは、出願当初の明細書又は図面には記載されておらず、かつ、その記載からは、技術常識を参酌したとしても自明に導き出すことはできない。
　
　このように、補正後の請求項１乃至１４に係る発明は、いわゆる新規事項を含むものであるので、新規性及び進歩性の判断を行っていない。
　
２．本件出願は、明細書及び図面の記載が下記の点で不備のため、特許法第３６条第４項並びに第６項第１号及び第２号に規定する要件を満たしていない。
　
　　　　　　　　　　　　　　　　　記
　
（１）発明の詳細な説明及び図面の記載が全体的に不明確であり、各請求項に記載された各手段がどのように作用して「主プログラムの順序付けを予測不可能」としているのか、技術的な裏付けが明確かつ十分になされていない。
　また、各請求項の記載も、抽象的であり、「主プログラムの順序付けを予測不可能」とするという本願の目的をどのように実現しているのか、その記載から具体的に想定することができない。少なくとも、ランダムに割込み信号を発生する手段を備え、ランダムに発生する割込信号により、切替手段が、主プログラムと二次プログラムの実行を切り替えることは、前記の目的を実現する上で、本願発明に欠くことのできない事項であると認められるが、現在の請求項１乃至１４の記載からは、そのような事項を明確に把握することができない。
　請求人は、平成１８年２月１３日付けの意見書（２−１）において、「本発明の目的が、プロセッサにより制御される特定の切替によって、主プログラムの実行を絶対に予測不可能な順序付け（シーケンシング）により達成させることであります。
　本発明は、特定の種類の割込みではなく、主プログラムの順序付けを予測不可能にするように、２つの作業メモリ間の飛び移りに向けられています。このような教示は、明瞭であり、当業者は補正後の請求項１により理解できると思料いたします。」と主張しているが、請求項１乃至１４（特に、独立項である請求項１）の記載においては、「主プログラム（Ｐ１）の順序付けを予測不可能にするように…信号を可変的に生成する手段」と記載されている程度であり、可変的に生成された信号が、その後、プロセッサによりどのように用いられるのか、例えば、当該信号をプロセッサが受信すると、他のどの回路に対してどのような制御を行うのかについて全く記載がない。
　また、請求人は、上記意見書において、発明の詳細な説明の記載をたびたび参照しているが、請求項に係る発明の明りょう性は、あくまでも請求項の記載に基づいて判断されるべきものであり、発明の詳細な説明に記載されていることのみをもって、請求項の記載が明確であるという主張は全く無意味であり、採用することはできない。
　個別な不備については、以下の（２）以降を参照されたい。
（２）上記理由１．で指摘した新規事項は、発明の詳細な説明又は図面に記載したものではない。
（３）請求項１の記載において、「切替回路（５３）は、プロセッサ（１）により制御される」と記載されているが、「プロセッサ」は、どのように「切替回路」を制御するのか全く不明である。したがって、「切替回路」は、「第一のアクセスレジスタ」、「第二のアクセスレジスタ」、「第三のアクセスレジスタ」、及び、「少なくとも一つのレジスタブロック」をどのように制御するのか、及び、何に基づいて（どのような場合に）いずれの「作業メモリ（５１、５２）」を「使用可能」にするように制御するのか不明である。
（４）請求項１には、「主プログラム（Ｐ１）の順序付けを予測不可能にするようにプロセッサ（１）により使用される信号を可変的に生成する手段（Ｒ１、Ｒ２、Ｒ３、ＯＳ、Ｐ１）」と記載されている点について、
（４−１）「信号を可変的に生成する手段」が生成する「信号」が、「プロセッサ」によって、どのように「使用」されるのか不明である。よって、「主プログラム（Ｐ１）の順序付けを予測不可能にするように」は、単なる願望に過ぎず、その願望をどのように実現しているのか不明である。
（４−２）「信号を可変的に生成する手段」に添付された括弧内の参照符号に、「ＯＳ」と「Ｐ１」が含まれている。そうすると、参照符号「ＯＳ」は、「オペレーティングシステム」と「信号を可変的に生成する手段」のいずれに対応しているのか不明である。また、参照符号「Ｐ１」は、「主プログラム」又は「信号を可変的に生成する手段」のいずれに対応しているのか不明である。
　逆に言えば、「オペレーティングシステム」、「主プログラム」及び「信号を可変的に生成する手段」の意味する技術的な範囲が不明である。
　なお、仮に、「オペレーティングシステム」と「主プログラム」が、「信号を可変的に生成する」ために機能するものであると仮定したとしても、どのように機能しているのか、因果関係が不明である。また、その際に、参照符号「Ｒ１」、「Ｒ２」及び「Ｒ３」とどのように協働しているのか具体的に想定することができない。
　よって、この点において、請求項１に記載は不明確である。
（４−３）括弧内の参照符号「Ｒ１」、「Ｒ２」、「Ｒ３」、「ＯＳ」及び「Ｐ１」は、このそれぞれが独立した「信号を可変的に生成する手段」であるのか（すなわち、該「手段」が複数あるのか）、又は、「Ｒ１」、「Ｒ２」、「Ｒ３」、「ＯＳ」及び「Ｐ１」が、協働して一つの「手段」を構成しているのか不明である。
　前者の態様は、請求項１の記載は、発明の詳細な説明又は図面に記載したものではなく、後者の場合は、請求項１の記載において、各構成要素（「Ｒ１」、「Ｒ２」、「Ｒ３」、「ＯＳ」及び「Ｐ１」）がどのように協働しているのか不明である。
　よって、この点において、請求項１の記載は不明確であり、かつ、発明の詳細な説明に記載したものではなく、さらに、発明の詳細な説明の記載も不明確である。
（４−４）括弧内の参照符号には「Ｐ１」が含まれているから、「主プログラム」は、「信号を可変に生成する」機能を有していると認められる。
　そうすると、請求項１に記載の「前記プログラム（Ｐ１、Ｐ２）の一方のプログラムの実行中に、…作業メモリに飛び移る」からすると、「主プログラム」（Ｐ１）の実行により、「信号を可変に生成する」機能を行っている最中に、前記の「飛び移る」ことが処理されるという態様が含まれることになるが、そのような態様は、発明の詳細な説明に記載されていない。
（５）請求人は、上記意見書の（２−１）において、「本発明は、特定の種類の割込みではなく、主プログラムの順序付けを予測不可能にするように、２つの作業メモリ間の飛び移りに向けられています。」と主張している。
　この主張によると、本願発明は、割り込みを用いずに「飛び移り」すなわち切り替えを実現していることになる。
　しかしながら、請求項１に記載の「信号を可変的に生成する手段」には、参照符号として、「Ｒ１」、「Ｒ２」及び「Ｒ３」が明記されている。そして、図１を参照すると、「Ｒ１」、「Ｒ２」及び「Ｒ３」からの信号はすべて「割込み発生器回路（ＩＴ）」（４）を介して「プロセッサ」（１）に入力されており、明細書の第１２頁第１４−１８行にも、「レジスタ（Ｒ２）と、タイマ（Ｒ３）と、ランダム発生器（Ｒ１）とがバス（３）に接続され、これら三つの要素（Ｒ１、Ｒ２、Ｒ３）は、プロセッサの割り込みイネーブルレジスタ（ＩＥＲ）を使用して、プロセッサの割込み入力（１）に接続された割込み発生器回路（４）に接続される。」と記載されている。この事実からして、本願発明において、「信号を可変的に生成する手段」は、実質的には、割込み信号を発生するものであり、かつ、当該割り込み信号をどのように処理するかは、「予測不可能にする」という目的を実現するために必須の構成である。
　よって、上記請求人の主張は、明細書及び図面の記載に基づいたものではないから、採用することができない。
（５−１）そこで、当該割り込み信号が、どのように処理されるかが、発明の詳細な説明に十分かつ明確に記載されているか否かについて検討する。
　上述した明細書の第１２頁以降において、割り込みについて言及があるのは、明細書の第２６頁であり、具体的には、第１３−１７行に「無秩序プログラム（Ｐ２）の実行中に、回路（４）を介した割込みが発生し、これは割込みプログラム（ＰＩＴ）に移る。このプログラムは、通常割込ベクトルを用いてアクセスされ、例えば現在のプログラムの実行コンテキストを分析する。このプログラムは、…」と記載されている。この記載からすると、割込みが発生すると、「割込みプログラム」に実行されるプログラムが替わるものと認められるが、該「割込みプログラム」は、そもそも、図１の構成のどこに存在しているのか、及び、「オペレーティングシステム」、「主プログラム」又は「二次プログラム」とのような関係にあるのか不明である。また、該「割込みプログラム」と、他のプログラムとの切替を、どのように実現しているのか不明である。
　よって、この点において、発明の詳細な説明の記載は不明確である。
（６）請求人は、上記意見書の（２−５）において、「オペレーティングシステムは、本願の明細書の第２８頁第１０行から第２９頁第４行に記載されている実施形態の１つであります。補正後の請求項１では、主プログラムＰ１に従い実行される機能に応じて、ＯＳは飛び移りを開始させるために、どのスクランブル装置（Ｒ１、Ｒ２、Ｒ３）を使用するか決定します。」と主張している。
　しかしながら、請求項１には、「オペレーティングシステム」（ＯＳ）は、「信号を可変的に生成する手段」の参照符号の一つとして括弧内に記述があるのみであり、何をどのように制御しているのかについて、その具体的な構成については全く記載がない。
　仮に、「オペレーティングシステム」が、「飛び移り」を制御していると仮定すると、請求項１に記載の「前記プログラム（Ｐ１、Ｐ２）の一方の実行中に…飛び移る」は実現不可能である。なぜなら、「オペレーティングシステム」も「主メモリ」に記憶されたプログラムであるため、「飛び移り」を行うためには、「プログラム」（Ｐ１、Ｐ２）の実行を中断しなければならないからである。
　よって、請求項１の記載は、この点において依然として不明確である。
　また、請求人が参照している明細書の第２８頁第１０行から第２９頁第４行には、「オペレーティングシステム」について、「オペレーティングシステムは、ランダム発生器からきた様々な信号、割込み、主プログラムおよび二次プログラムの起動を適宜管理する。」としか記載がない。この記載において、「適宜管理する」は、管理する機能を有しているといった意味しかないから、「オペレーティングシステム」が、どのようにして管理を行うのかについて、具体的に記載されているとは到底いえない。また、技術常識を参酌しても、図１のような構成において、「オペレーティングシステム」がどのように実行されるのかを具体的に想定することはできない。
　よって、この点において、発明の詳細な説明及び図面の記載は不明確である。
（７）請求項１には、「主プログラム」と「二次プログラム」とが、いつどのような場合（タイミング）に実行されるのかについて具体的に記載されていない。よって、請求項１に係る発明は、「主プログラム」を実行中に、一方の作業メモリから他方の作業メモリに飛び移り、そのまま「主プログラム」の実行を継続する態様を含んでいるが、そのような場合、「主プログラム」の順序付けに変化がないことは明らかである。
　よって、このような態様により「主プログラム」の順序付けを予測不可能にする」という目的が実現できることの技術的な根拠が、発明の詳細な説明又は図面には十分かつ明確に記載していない。
（ランダムに発生する割込により、実行するプログラムを主プログラムから二次プログラムに（又はその逆に）切り替えることは発明に欠くことのできない事項であると認められるが、請求項６以外の請求項の記載からは、そのことを全く把握することができない。）
（８）請求項１に記載の「少なくとも１つのレジスタブロック（５４、５５）」は、「レジスタブロック」が一つしかない場合も含むにもかかわらず、参照符号の中には「５４」と「５５」の２つの「レジスタブロック」が記載されている。
　よって、請求項１の記載において、「レジスタブロック」が１つの場合も含むのか、２つの場合に限られるのか、技術的な範囲が不明である。
（９）請求項３の記載「前記手段（Ｒ１、Ｒ２、Ｒ３）が、主プログラム（Ｐ１）の実行を、等時クロックから前記実行を相関解除することによりランダムとする」は、手段、即ち「Ｒ１」、「Ｒ２」及び「Ｒ３」が、主プログラムの実行をランダムとする機能を有していることになるが、上述したように、発明の詳細な説明及び図面の記載においては、「Ｒ１」、「Ｒ２」及び「Ｒ３」は、ランダムな割込信号をプロセッサに出力しているだけであり、それ自体が、主プログラムの実行制御しているわけではない。
　よって、この点において、請求項３は、発明の詳細な説明に記載したものではない。
（１０）請求項４に記載の「前記記憶レジスタブロック（５４、５５）」は、請求項１に記載の「レジスタブロック」を指していると認められるので、用語を統一されたい。
（１１）請求項４に記載の「各作業メモリ（５１、５２）に結合された前記記憶レジスタブロック（５４、５５）」は、「作業メモリ」と「レジスタブロック」とが「結合」されていることを前提しているが、図１の記載から明らかなように、発明の詳細な説明及び図面の記載においては、そのような態様は記載されていない。
（１２）請求項４に記載の「切替え」、請求項５に記載の「代わりに…いずれかを使用する」と、請求項１に記載の「飛び移る」との関係が不明である。
（１３）請求項４及び５の記載において、「切替回路」は、何に基づいて（どのようなタイミングで）「切替え」又は「代わりに…いずれかを使用することを可能にする」ことを行うのか不明である。
（１４）請求項６の記載において、「脱同期させる」とは、「プログラムの実行」と何とを「脱同期」させるという意味であるのか不明である。
（１５）請求項６の記載において、「二次プログラム（２）にランダムに飛び移る」主体は何か？
　文脈からすると、「飛び移る」の主体は「前記手段」又は「乱数発生器（２）のいずれかに限られるが、いずれであったとしても技術的に意味不明であり、かつ、そのような態様は、発明の詳細な説明に記載されていない。
（１６）請求項６及び１３の記載において、「前記手段」が含む「乱数発生器（２）」と、請求項１の記載において、「前記手段」の参照符号として記載された「Ｒ１」〜「Ｒ３」との関係が不明である。
（１７）請求項７に記載の「前記手段」は、請求項１において既に括弧の中で「Ｒ３」を含んでいるように記載されている。よって、請求項７に記載の「時間カウントシステム（Ｒ３）をさらに含む」は、意味不明である。
（１８）請求項８に記載の「作業メモリ（５１、５２）を切り替える手段（５３、５４、５５、Ａ２、Ａ３、Ｄ２、Ｄ３）」と「切替手段」又は「切替回路」との関係が不明である。
　また、当該「切り替える」と、請求項１に記載の「飛び移る」との関係が不明である。
（１９）請求項９に記載の「受信する手段」（受信手段）は、発明の詳細な説明又は図面（特に図１）に記載された何に対応しているのか不明である。
　また、当該受信手段と、請求項１に記載された「バス」との関係が不明である。
（２０）請求人は、前記意見書の（２−９）において、「本発明の目的を考慮すると、「使用可能」という文言は、読取および書込動作が可能であることを意味し」と主張している。
　そうすると、請求項９に記載の「前記切替手段が、…使用可能とされる」は、「切替手段」は読取および書込の対象であり、「有効データ」がロードされることにより初めて「使用可能」となるものである。
　しかしながら、請求項１の記載「プロセッサ（１）により…ロードされたときに使用可能とされる」は、「有効化データ」は、「使用可能」となる前に、「プロセッサ」により書込がなされていることになるから矛盾している。また、「切替手段」は、「プロセッサ」以外のどの手段により、読取又は書込がなされるのか不明である。
（２１）請求項１０及び１１に記載の「作業領域」とは、どのメモリに存在しているのか不明である。
なお、そもそも、請求項５には、「主メモリ」及び「二次プログラム」が、「作業メモリ」を使用することが記載されている、当該「作業メモリ」と前記「作業領域」との関係が不明であり、請求項１乃至４及び６乃至９の記載においては、そもそも、各プログラムがどの領域を使用するかについて一切記載されていない。
（２２）請求項１２には、どの命令の「実行サイクル」で「置換を実行する」のか全く特定されていない。したがって、請求項１２の記載は、すべての主プログラム命令の「実行サイクル」毎に、「置換を実行する」態様を含むが、そのような態様は、発明の詳細な説明に記載されていない。
（２３）請求項１２の記載において、「置換」とは置き換える、の意味である。そうすると、請求項１２の記載「第一および第二のアクセスレジスタ（…省略…）とレジスタブロック（５４、５５）の置換」は、アクセスレジスタとレジスタブロックを置き換える、という意味になるが、ハードウェアである、アクセスレジスタとレジスタブロックを置き換えることは、発明の詳細な説明に記載されておらず、かつ、技術常識からしても、どのように「置換」するのか不明である。
（２４）請求項１３の記載「前記切替手段を使用可能にするか又は抑止するように…データをロードする命令」は、データのロードが、「切替手段」の使用可能又は抑止（不能）のために行われていると把握できる。一方、請求項１３の記載「データローディングが前記切替回路（５３）から延びるコマンドライン（５３３）をそれぞれ、使用可能にする、または使用不能にする」は、データのロードが、「コマンドライン」の使用可能または不能のために行われていると把握できる。
　したがって、データのロードが何のために用いられるのか不明である。
（２５）請求項１３の記載において、「コマンドライン」は、どこに接続されているのか不明である。よって、どのようにして「相関解除割込みをマスクする」を実現しているのか不明である。
　
［付記］…（以下略）」
　
　以下、理由１及び理由２で指摘した各事項が解消したか否かについて検討する。
　
（３）理由１について
　平成１８年２月１３日付けの手続補正（以下、「本件手続補正」という。）は、特許請求の範囲を補正するものであり、請求項１についての補正を含んでいる。
　以下、理由１の各指摘事項のうち、請求項１についての補正に関する部分について検討する。
　
ａ．指摘事項（１）について
　本件手続補正後の請求項１の記載「前記プロセッサ（１）が前記主メモリ（６）、前記第一の作業メモリ（５１）、および前記第二の作業メモリ（５２）の一つまたはそれ以上からの命令を実行するように構成され」は、「第一の作業メモリ」及び「第二の作業メモリ」に、「命令」が記憶されていることを前提とした上で、「プロセッサ」が当該「命令」を、「第一の作業メモリ」及び「第二の作業メモリ」から読み出して実行することを意味している。
　ここで、「第一の作業メモリ」及び「第二の作業メモリ」は、出願当初の明細書及び図面の記載に記載された「主作業メモリ（ＲＡＭ）」（５１）及び「第二の作業メモリ（ダミーメモリ／ＤｕｍＲＡＭ）」（５２）に対応したものである。出願当初の明細書の第１３頁第１１−１４行に「したがって、切替回路（５３）は主作業メモリ（５１）をダミーメモリ（５２）で置換し、それにより主作業メモリの代わりに専らダミーメモリを使用してプログラムが実行されるようにする。」と記載されているように、出願当初の明細書において、プログラムを実行する際に、主作業メモリ及びダミーメモリが使用されることが記載されているが、主作業メモリ及びダミーメモリに「命令」が記憶されていることは記載されていない。
　また、出願当初の明細書の第１１頁第４−５行の記載「実行すべきプログラムを含む不揮発性メモリ」、及び、第１２頁第１０−１３行の記載「不揮発性メモリ（６）は、回路オペレーティングシステムと、以下主プログラムと呼ぶ第一のプログラム（Ｐ１）と、以下二次プログラムと呼ぶ第二のプログラム（Ｐ２）とを含み」からして、実行対象となるプログラムすなわち「命令」は、不揮発性メモリのみに記憶されていると考えるのが合理的であり、また、コンピュータの技術分野において、「作業メモリ」には、プログラムの実行に必要なデータ、例えば、作業用のデータが記憶され、「命令」は記憶されないことが技術常識であるから、出願当初の明細書において、主作業メモリ及びダミーメモリに「命令」が記憶されていることが自明ということはできない。
　よって、出願当初の明細書又は図面には、「第一の作業メモリ」及び「第２の作業メモリ」に「命令」が記憶されていること、及び、「プロセッサ」がこれらから「命令」を読み出して実行することは記載されておらず、かつ、その記載から自明ということもできない。
　したがって、本件手続補正は、この点において、請求項１に関し、出願当初の明細書又は図面に記載した事項の範囲内でしたものではない。
　
ｂ．指摘事項（２）について
　まず、本件手続補正後の請求項１に記載の「飛び移る」という語句自体は、出願当初の明細書又は図面に記載されていない。
　次に、前記「飛び移る」が、出願当初の明細書又は図面の記載から自明に導き出すことができるものであるかどうかについて検討する。
　本件手続補正後の請求項１に記載の「二つの作業メモリ（５１、５２）の内容を保持しながら二つの作業メモリ（５１、５２）の一方の作業メモリから他方の作業メモリに飛び移る」と類似した記述として、出願当初の明細書の第５頁第１１−１４行に「その二つの作業メモリの内容を保持しながら作業メモリとしての使用をその二つの作業メモリの一方に切り替える」とあるが、「飛び移る」と「切り替える」とは異なる語句であり、かつ、日本語として「飛び移る」と「切り替える」は異なる意味を有している。また、わざわざ出願当初の明細書には記載されていない異なる語句を用いて補正していること、及び、本件手続補正後の特許請求の範囲（例えば請求項８）には依然として「切り替える」及び「切替」という表現が残っていることからして、「飛び移る」が「切り替える」と同意義であるとは認められず、異なる意味を含むものと認められる。つまり、前記「飛び移る」は、出願当初の明細書又は図面の記載から自明に導き出すことができるものではない。
　よって、本件手続補正後の請求項１の記載において、一方の作業メモリから他方の作業メモリに「飛び移る」ことは、出願当初の明細書又は図面には記載されておらず、かつ、その記載から自明ということもできない。
　したがって、本件手続補正は、この点において、請求項１に関し、出願当初の明細書又は図面に記載した事項の範囲内でしたものではない。
　
ｃ．指摘事項（３）について
　本件手続補正後の請求項１の記載「前記切替手段が、…実行中に、…飛び移るために設けられ」からすると、「飛び移る」の主体は「切替手段」と解釈できる。そして、本件手続補正後の請求項１の記載からすると、「切替手段」は、各「アクセスレジスタ」、「レジスタブロック」及び「切替回路」から構成されているが、これらの構成要素が、二つの作業メモリの一方から他方へ「飛び移る」ことは、出願当初の明細書又は図面には記載されておらず、かつ、その記載から自明ということもできない。
　したがって、本件手続補正は、この点において、請求項１に関し、出願当初の明細書又は図面に記載した事項の範囲内でしたものではない。
　
　よって、本件手続補正は、出願当初の明細書又は図面に記載した事項の範囲内でしたものではなく、特許法第１７条の２第３項に規定する要件を満たしていないので、理由１は依然として解消していない。
　
（４）理由２について
　理由２は、特許請求の範囲の記載、及び、発明の詳細な説明の記載の不備に係るものであり、理由２が対象としている特許請求の範囲及び発明の詳細な説明は補正がなされていない。そして、前記拒絶理由は妥当なものである。また、平成１８年８月３０日付けの意見書における請求人の主張は、補正却下された同日付けの手続補正により補正された後の特許請求の範囲の記載に基づいてなされたものであるので、採用することができない。
　なお、指摘事項（５−１）に対して、請求人は、上記意見書において、
「　（３−５−１）　拒絶理由内で項目（５−１）として示された事項に関しては、明細書では、割込みプログラムＰＩＴ（すなわち、割込みルーチン）の特定の位置は明示されていません。しかしながら、そのような公知の特徴は、割込み信号がどのように処理されるかを理解するために必須ではありません。各請求項は主に「マイクロプロセッサ」に向けられています。したがって、当業者には、公知のマイクロプロセッサの実装については良く知られています。従って、割込み信号がどのように処理されるかは当業者には良く知られています。
　割込みの処理についての文献は、例えば、８２年から８４年の２件の文献１、２があります。
　文献１：「Ｍｉｓｅ　ｅｎ　ｏｅｕｖｒｅ　ｄｕ　６８０００（６８０００のインプリメンテーション、Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ　ｏｆ　６８０００）」、Ｃ．Ｖｉｅｉｌｌｅｆｏｎｄ，１９８４年；
　文献２：「Ｄｕ　ｃｏｍｐｏｓａｎｔ　ａｕ　ｓｙｓｔｅｍｅ（コンポーネントからシステムへ、Ｆｒｏｍ　Ｃｏｍｐｏｎｅｎｔ　ｔｏ　ｓｙｓｔｅｍ）」、Ｒｏｄｎａｙ　Ｚａｋｓ，１９８２年；
　例えば上述の文献１は、割込が、マイクロプロセッサＭＣ６８０００において、どのように処理されるかを示しています。
　また、例えば上述の文献２は、割込みルーチンは、ＯＳのサブルーチンでもよく、通常は、割込みのマネジメントは、ハードウェア、ソフトウェアまたはハードウェアとソフトウェアの組合せにより実行されることが示されています）。
　したがって、明細書の本文が、１９８２〜１９８４年に既に公知であったいくつかの特徴を説明していないとしても、マイクロプロセッサの割り込みについては、１９８２から１９８４年およびそれ以降に使用されたマイクロプロセッサについて少なくとも通常の知識を有する当業者にとっては、良く知られた技術であるので、本願の明細書の発明の詳細な説明の記載は、明確であると思料いたします。
　また、以下のＵＲＬ、ｈｔｔｐ：／／ｅｎ．ｗｉｋｉｐｅｄｉａ．ｏｒｇ／ｗｉｋｉ／Ｉｎｔｅｒｒｕｐｔ＿ｈａｎｄｌｅｒから、以下の「割込みハンドラは、または割込みサービスルーチンとして知られており、その実行が割込みの受信によりトリガされるオペレーティングシステム、またはディバイスドライバ上のサブルーチンである。割込みハンドラは多数の機能を有しており、それは割込みが発生される理由と、割込みハンドラがタスクを完了する速度に基づいて変化する。割込みハンドラは、オペレーティングシステム内のイベントハンドラの特殊なアプリケーションである。これらのハンドラは、ハードウェアの割込みか、ソフトウェア上の割込み命令により起動され、ハードウェア装置およびシステムコール等のオペレーションの保護モード間のトランジションを提供するために使用される。」ということが知られています。
　このような内容は公知の事項であると思料いたします。例えば、化学の分野では、この種の情報を必要とする場合もあると思料いたしますが、本願の属する技術分野の当業者は、既存のマイクロプロセッサの十分な知識を既に有しており、明細書に記載されていることを明確に理解することができると思料いたします。
　従いまして、割込みに関しては、本願の明細書の記載は明確であると思料いたします。」
と主張しているが、この主張は、割込み信号がどのように処理され、割込みプログラムがどのように実行されるかは周知のプロセッサにおける周知技術であるから、明細書に詳細に記載しなければならないほどのものではないと釈明するにとどまり、本願の如く、主プログラム、第２のプログラム、ＯＳが同じメモリに格納され、ランダムに割込み信号を発生する手段を有し、該割込み信号により割込みプログラムを実行するとともに、切替手段が、主プログラムと第２のプログラム並びに作業メモリを切り替えるという特殊な構成を有したマイクロプロセッサにおいて、前記の割込み信号がどのように処理され、割込みプログラムがどのように実行されるのかについて具体的に説明しておらず、また、一般的なプロセッサにおいて、割込み信号がどのように処理され、割込みプログラムがどのように実行されるのかが周知であることをもって、特殊な構成を有したマイクロプロセッサにおいても割込み信号がどのように処理され、割込みプログラムがどのように実行されるか自明ということはできない。
　よって、請求人の当該主張によっても、理由２の指摘事項（５−１）は解消していない。
　したがって、理由２は依然として解消しておらず、よって、本願発明は不明確であり、発明の詳細な説明に記載したものではなく、かつ、発明の詳細な説明は、本願発明を当業者が実施できる程度に明確かつ十分に記載されていない。
　
（５）むすび
　以上のとおり、本件手続補正は、特許法第１７条の２第３項に規定する要件を満たしておらず、本件出願は、明細書の記載が、特許法第３６条第４項並びに第６項第１号及び第２号に規定する要件を満たしていない。
　よって、結論のとおり審決する。