【事件の表示】
　特許第３１８７１２１号に関する訂正審判事件について、次のとおり審決する。
【結　論】
　特許第３１８７１２１号に係る明細書及び図面を本件審判請求書に添付された訂正明細書及び図面のとおり訂正することを認める。
【理　由】
１．審判請求の要旨 
　本件審判請求の要旨は、特許第３１８７１２１号（平成４年３月２７日出願、平成１３年５月１１日設定登録）の願書に添付した明細書（以下、「本件特許明細書」という。）を、本件審判請求書に添付された訂正明細書のとおり訂正することを求めるものである。
　
２．訂正事項 
（１）訂正事項１
　本件特許明細書の特許請求の範囲　 
「【請求項１】 
　マトリクス状に配列された複数のメモリセルと各列に対してデータを一時的に格納するデータレジスタとを有し、前記メモリセルの内の選択した行に並ぶページデータを前記データレジスタに格納し、前記データレジスタ内のデータを順次外部に出力するページ読みだしモードを備える半導体記憶装置において、選択された行が切り換ると第１の所定の列から順次前記データレジスタの内容が外部に出力される第１のモードと、
　選択された行が切り換ると第２の所定の列から順次前記データレジスタの内容が外部に出力される第２のモードとを具備することを特徴とする半導体記憶装置。
　【請求項２】
　マトリクス状に配列された複数のメモリセルと各列に対してデータを一時的に格納するデータレジスタとを有し、前記メモリセルの内の選択した行に並ぶページデータを前記データレジスタに格納し、前記データレジスタ内のデータを順次外部に出力するページ読みだしモードを備える半導体記憶装置において、
　第１のモードでは選択された行が切り換ると第１の所定の列から順次前記データレジスタの内容を外部に出力し、第２のモードでは選択された行が切り換ると第２の所定の列から順次前記データレジスタの内容を外部に出力する制御手段を具備することを特徴とする半導体記憶装置。
　【請求項３】
　マトリクス状に配列された複数のメモリセルと各列に対してデータを一時的に格納するデータレジスタとを有し、前記メモリセルの内の選択した行に並ぶページデータを前記データレジスタに格納し、前記データレジスタ内のデータを順次外部に出力するページ読み出しモードを備える半導体記憶装置において、
　前記半導体記憶装置を第１のモードに切り換えて、所定の列から順次データレジスタの内容を読み出し、前記半導体記憶装置を第２のモードに切り換えて、前記所定の列のアドレス以降に記憶された冗長メモリセルのデータを順次連続して読み出す制御装置とを具備することを特徴とする半導体記憶装置。」を、
「【請求項１】第１の所定の列に対応するメモリセルを有する本体セルの領域と第２の所定の列に対応するメモリセルを有する冗長セルの領域とを含むマトリクス状に配列された複数のメモリセルと各列に対してデータを一時的に格納するデータレジスタとを有し，前記メモリセルの内の選択した行に並ぶページデータを前記データレジスタに格納し，前記データレジスタ内のデータを順次Ｉ／Ｏピンから外部に出力するページ読みだしモードを備える不揮発性半導体記憶装置において，
前記Ｉ／Ｏピンから入力されるコマンドコードによって指定される第１のモードであって，この第１のモードを指定するコマンドコードが入力されてこの第１のモードに入った後に前記Ｉ／Ｏピンからカラムアドレスが入力され，最初のページ読みだしにおいては，この第１のモードにおいて入力されたカラムアドレスに対応する列から順次前記データレジスタの内容が前記Ｉ／Ｏピンから外部に出力され，その後のページ読みだしにおいては，選択された行が切り換ると前記第１の所定の列から順次前記データレジスタの内容が前記Ｉ／Ｏピンから外部に出力される第１のモードと，
前記Ｉ／Ｏピンから入力されるコマンドコードによって指定される第２のモードであって，この第２のモードを指定するコマンドコードが入力されてこの第２のモードに入った後に前記Ｉ／Ｏピンからカラムアドレスが入力され，最初のページ読みだしにおいては，この第２のモードにおいて入力されたカラムアドレスに対応する列から順次前記データレジスタの内容が前記Ｉ／Ｏピンから外部に出力され，その後のページ読みだしにおいては，選択された行が切り換ると前記第２の所定の列から順次前記データレジスタの内容が前記Ｉ／Ｏピンから外部に出力される第２のモードとを具備することを特徴とする不揮発性半導体記憶装置。
【請求項２】第１の所定の列に対応するメモリセルを有する本体セルの領域と第２の所定の列に対応するメモリセルを有する冗長セルの領域とを含むマトリクス状に配列された複数のメモリセルと各列に対してデータを一時的に格納するデータレジスタとを有し，前記メモリセルの内の選択した行に並ぶページデータを前記データレジスタに格納し，前記データレジスタ内のデータを順次Ｉ／Ｏピンから外部に出力するページ読みだしモードを備える不揮発性半導体記憶装置において，
前記Ｉ／Ｏピンから入力されるコマンドコードによって指定される第１のモードでは，この第１のモードを指定するコマンドコードが入力されてこの第１のモードに入った後に前記Ｉ／Ｏピンからカラムアドレスを取り込みＲｅａｄｙ／Ｂｕｓｙピンの出力をロウレベルとし，最初のページ読みだしにおいては，前記Ｒｅａｄｙ／Ｂｕｓｙピンの出力をハイレベルとした後にこの第１のモードにおいて取り込まれたカラムアドレスに対応する列から前記データレジスタの最終列まで順次前記データレジスタの内容を前記Ｉ／Ｏピンから外部に出力し，前記データレジスタの最終列まで出力が完了すると再び前記Ｒｅａｄｙ／Ｂｕｓｙピンの出力をロウレベルとし，その後のページ読みだしにおいては，選択された行が切り換ると前記Ｒｅａｄｙ／Ｂｕｓｙピンの出力をハイレベルとした後に前記第１の所定の列から順次前記データレジスタの内容を前記Ｉ／Ｏピンから外部に出力し，前記Ｉ／Ｏピンから入力されるコマンドコードによって指定される第２のモードでは，この第２のモードを指定するコマンドコードが入力されてこの第２のモードに入った後に前記Ｉ／Ｏピンからカラムアドレスを取り込み前記Ｒｅａｄｙ／Ｂｕｓｙピンの出力をロウレベルとし，最初のページ読みだしにおいては，前記Ｒｅａｄｙ／Ｂｕｓｙピンの出力をハイレベルとした後にこの第２のモードにおいて取り込まれたカラムアドレスに対応する列から前記データレジスタの最終列まで順次前記データレジスタの内容を前記Ｉ／Ｏピンから外部に出力し，前記データレジスタの最終列まで出力が完了すると再び前記Ｒｅａｄｙ／Ｂｕｓｙピンの出力をロウレベルとし，その後のページ読みだしにおいては，選択された行が切り換ると前記Ｒｅａｄｙ／Ｂｕｓｙピンの出力をハイレベルとした後に前記第２の所定の列から順次前記データレジスタの内容を前記Ｉ／Ｏピンから外部に出力する制御手段を具備することを特徴とする不揮発性半導体記憶装置。
【請求項３】第１の所定の列に対応するメモリセルを有する本体セルの領域と前記第１の所定の列以降である第２の所定の列に対応するメモリセルを有する冗長セルの領域とを含むマトリクス状に配列された複数のメモリセルと各列に対してデータを一時的に格納するデータレジスタとを有し，前記メモリセルの内の選択した行に並ぶページデータを前記データレジスタに格納し，前記データレジスタ内のデータを順次Ｉ／Ｏピンから外部に出力するページ読み出しモードを備える不揮発性半導体記憶装置において，
前記不揮発性半導体記憶装置を前記Ｉ／Ｏピンから入力されるコマンドコードによって指定される第１のモードに切り換えて，前記第１のモードを指定するコマンドコードが入力されて前記第１のモードに入った後に前記Ｉ／Ｏピンからカラムアドレスを取り込み，最初のページ読みだしにおいては，この第１のモードにおいて取り込まれたカラムアドレスに対応する列から前記データレジスタの最終列まで順次前記データレジスタの内容を前記Ｉ／Ｏピンから外部に出力し，その後のページ読みだしにおいては，選択された行が切り換わると前記第１の所定の列から順次前記データレジスタの内容を読み出し，
前記不揮発性半導体記憶装置を前記Ｉ／Ｏピンから入力されるコマンドコードによって指定される第２のモードに切り換えて，前記第２のモードを指定するコマンドコードが入力されて前記第２のモードに入った後に前記Ｉ／Ｏピンからカラムアドレスを取り込み，最初のページ読みだしにおいては，この第２のモードにおいて取り込まれたカラムアドレスに対応する列から前記データレジスタの最終列まで順次前記データレジスタの内容を前記Ｉ／Ｏピンから外部に出力し，その後のページ読みだしにおいては，選択された行が切り換わると前記第１の所定の列のアドレス以降である前記第２の所定の列から順に記憶された冗長メモリセルのデータを順次連続して読み出す制御装置とを具備することを特徴とする不揮発性半導体記憶装置。」
と訂正すること。
（２）訂正事項２
　本件特許明細書の段落【００１５】及び【００１６】の記載
「【００１５】
　【課題を解決するための手段】
　上記目的を達成するために、本発明では、マトリクス状に配列された複数のメモリセルと各列に対してデータを一時的に格納するデータレジスタとを有し、前記メモリセルの内の選択した行に並ぶページデータを前記データレジスタに格納し、前記データレジスタ内のデータを順次外部に出力するページ読みだしモードを備える半導体記憶装置において、
　選択された行が切り換ると第１の所定の列から順次前記データレジスタの内容が外部に出力される第１のモードと、
　選択された行が切り換ると第２の所定の列から順次前記データレジスタの内容が外部に出力される第２のモードとを具備することを特徴とする半導体記憶装置を提供する。
【００１６】また、マトリクス状に配列された複数のメモリセルと各列に対
してデータを一時的に格納するデータレジスタとを有し、前記メモリセルの内の選択した行に並ぶページデータを前記データレジスタに格納し、前記データレジスタ内のデータを順次外部に出力するページ読みだしモードを備える半導体記憶装置において、第１のモードでは選択された行が切り換ると第１の所定の列から順次前記データレジスタの内容を外部に出力し、第２のモードでは選択された行が切り換ると第２の所定の列から順次前記データレジスタの内容を外部に出力する制御手段を具備することを特徴とする半導体記憶装置を提供する。
　さらに、マトリクス状に配列された複数のメモリセルと各列に対してデータを一時的に格納するデータレジスタとを有し、前記メモリセルの内の選択した行に並ぶページデータを前記データレジスタに格納し、前記データレジスタ内のデータを順次外部に出力するページ読み出しモードを備える半導体記憶装置において、前記半導体記憶装置を第１のモードに切り換えて、所定の列から順次データレジスタの内容を読み出し、前記半導体記憶装置を第２のモードに切り換えて、前記所定の列のアドレス以降に記憶された冗長メモリセルのデータを順次連続して読み出す制御装置とを具備することを特徴とする半導体記憶装置を提供する。」を、
「【００１５】
【課題を解決するための手段】上記目的を達成するために，本発明では，第１の所定の列に対応するメモリセルを有する本体セルの領域と第２の所定の列に対応するメモリセルを有する冗長セルの領域とを含むマトリクス状に配列された複数のメモリセルと各列に対してデータを一時的に格納するデータレジスタとを有し，前記メモリセルの内の選択した行に並ぶページデータを前記データレジスタに格納し，前記データレジスタ内のデータを順次Ｉ／Ｏピンから外部に出力するページ読みだしモードを備える不揮発性半導体記憶装置において，前記Ｉ／Ｏピンから入力されるコマンドコードによって指定される第１のモードであって，この第１のモードを指定するコマンドコードが入力されてこの第１のモードに入った後に前記Ｉ／Ｏピンからカラムアドレスが入力され，最初のページ読みだしにおいては，この第１のモードにおいて入力されたカラムアドレスに対応する列から順次前記データレジスタの内容が前記Ｉ／Ｏピンから外部に出力され，その後のページ読みだしにおいては選択された行が切り換ると前記第１の所定の列から順次前記データレジスタの内容が前記Ｉ／Ｏピンから外部に出力される第１のモードと，前記Ｉ／Ｏピンから入力されるコマンドコードによって指定される第２のモードであって，この第２のモードを指定するコマンドコードが入力されてこの第２のモードに入った後に前記Ｉ／Ｏピンからカラムアドレスが入力され，最初のページ読みだしにおいては，この第２のモードにおいて入力された力ラムアドレスに対応する列から順次前記データレジスタの内容が前記Ｉ／Ｏピンから外部に出力され，その後のページ読みだしにおいては，選択された行が切り換ると前記第２の所定の列から順次前記データレジスタの内容が前記Ｉ／Ｏピンから外部に出力される第２のモードとを具備することを特徴とする不揮発性半導体記憶装置を提供する。
【００１６】また，第１の所定の列に対応するメモリセルを有する本体セルの領域と第２の所定の列に対応するメモリセルを有する冗長セルの領域とを含むマトリクス状に配列された複数のメモリセルと各列に対してデータを一時的に格納するデータレジスタとを有し，前記メモリセルの内の選択した行に並ぶページデータを前記データレジスタに格納し、前記データレジスタ内のデータを順次Ｉ／Ｏピンから外部に出力するページ読みだしモードを備える不揮発性半導体記憶装置において，
前記Ｉ／Ｏピンから入力されるコマンドコードによって指定される第１のモードでは，この第１のモードを指定するコマンドコードが入力されてこの第１のモードに入った後に前記Ｉ／Ｏピンからカラムアドレスを取り込みＲｅａｄｙ／Ｂｕｓｙピンの出力をロウレベルとし，最初のページ読みだしにおいては，前記Ｒｅａｄｙ／Ｂｕｓｙピンの出力をハイレベルとした後にこの第１のモードにおいて取り込まれたカラムアドレスに対応する列から前記データレジスタの最終列まで順次前記データレジスタの内容を前記Ｉ／Ｏピンから外部に出力し，前記データレジスタの最終列まで出力が完了すると再び前記Ｒｅａｄｙ／Ｂｕｓｙピンの出力をロウレベルとし，その後のページ読みだしにおいては，選択された行が切り換ると前記Ｒｅａｄｙ／Ｂｕｓｙピンの出力をハイレベルとした後に前記第１の所定の列から順次前記データレジスタの内容を前記Ｉ／Ｏピンから外部に出力し，前記Ｉ／Ｏピンから入力されるコマンドコードによって指定される第２のモードでは，この第２のモードを指定するコマンドコードが入力されてこの第２のモードに入った後に前記Ｉ／Ｏピンからカラムアドレスを取り込み前記Ｒｅａｄｙ／Ｂｕｓｙピンの出力をロウレベルとし，最初のページ読みだしにおいては，前記Ｒｅａｄy／Ｂｕｓｙピンの出力をハイレベルとした後にこの第２のモードにおいて取り込まれたカラムアドレスに対応する列から前記データレジスタの最終列まで順次前記データレジスタの内容を前記Ｉ／Ｏビンから外部に出力し，前記データレジスタの最終列まで出力が完了すると再び前記Ｒｅａｄｙ／Ｂｕｓｙピンの出力をロウレベルとし，その後のページ読みだしにおいては選択された行が切り換ると前記Ｒｅａｄｙ／Ｂｕｓｙピンの出力をハイレベルとした後に前記第２の所定の列から順次前記データレジスタの内容を前記Ｉ／Ｏピンから外部に出力する制御手段を具備することを特徴とする不揮発性半導体記憶装置を提供する。さらに，第１の所定の列に対応するメモリセルを有する本体セルの領域と前記第１の所定の列以降である第２の所定の列に対応するメモリセルを有する冗長セルの領域とを含むマトリクス状に配列された複数のメモリセルと各列に対してデータを一時的に格納するデータレジスタとを有し，前記メモリセルの内の選択した行に並ぶページデータを前記データレジスタに格納し，前記データレジスタ内のデータを順次Ｉ／Ｏピンから外部に出力するページ読み出しモードを備える不揮発性半導体記憶装置において，前記不揮発性半導体記憶装置を前記Ｉ／Ｏピンから入力されるコマンドコードによって指定される第１のモードに切り換えて，前記第１のモードを指定するコマンドコードが入力されて前記第１のモードに入った後に前記Ｉ／Ｏピンからカラムアドレスを取り込み，最初のページ読みだしにおいては，この第１のモードにおいて取り込まれたカラムアドレスに対応する列から前記データレジスタの最終列まで順次前記データレジスタの内容を前記Ｉ／Ｏピンから外部に出力し，その後のページ読みだしにおいては，選択された行が切り換わると前記第１の所定の列から順次前記データレジスタの内容を読み出し，前記不揮発性半導体記憶装置を前記Ｉ／Ｏピンから入力されるコマン��コードによって指定される第２のモードに切り換えて，前記第２のモードを指定するコマンドコードが入力されて前記第２のモードに入った後に前記Ｉ／Ｏピンからカラムアドレスを取り込み，最初のページ読みだしにおいては，この第２のモードにおいて取り込まれたカラムアドレスに対応する列から前記データレジスタの最終列まで順次前記データレジスタの内容を前記Ｉ／Ｏピンから外部に出力し，その後のページ読みだしにおいては，選択された行が切り換わると前記第１の所定の列のアドレス以降である前記第２の所定の列から順に記憶された冗長メモリセルのデータを順次連続して読み出す制御装置とを具備することを特徴とする不揮発性半導体記憶装置を提供する。」
と訂正すること。
　
３．訂正の目的の適否、新規事項の有無、拡張・変更の存否
（１）訂正事項１について
（１−１）請求項１について
（１−１−ａ）
　訂正前請求項１に係る発明の「マトリクス状に配列された複数のメモリセル」を、訂正後請求項１に係る発明の「第１の所定の列に対応するメモリセルを有する本体セルの領域と第２の所定の列に対応するメモリセルを有する冗長セルの領域とを含むマトリクス状に配列された複数のメモリセル」と訂正すること（訂正事項１１ａ）は、「マトリクス状に配列された複数のメモリセル」の具体的構成を限定したものであって、特許請求の範囲の減縮を目的とするものである。
　そして、本件特許明細書の段落【００１８】及び図１には、本体セルの領域と冗長セルの領域とを含むマトリクス状に配列された複数のメモリセルが記載され、また、本件特許明細書の段落【００１９】ないし【００２１】には、本体セルの領域が、第１の所定の列に対応するメモリセルを有し、冗長セルの領域が、第２の所定の列に対応するメモリセルを有することが実質的に記載されているから、訂正事項１１ａについての訂正は、本件特許の願書に添付した明細書又は図面に記載した事項の範囲内においてなされたものである。
（１−１−ｂ）
　訂正前請求項１に係る発明の「前記データレジスタ内のデータを順次外部に出力する」を、訂正後請求項１に係る発明の「前記データレジスタ内のデータを順次Ｉ／Ｏピンから外部に出力する」と訂正すること（訂正事項１１ｂ）は、データレジスタ内のデータを順次外部に出力する具体的手段として、「Ｉ／Ｏピン」を用いることを限定したものであって、特許請求の範囲の減縮を目的とするものである。
　そして、本件特許明細書の段落【００１８】及び図２、図４、図５には、データレジスタ内のデータを「Ｉ／Ｏピン」から外部に出力することが記載されているから、訂正事項１１ｂについての訂正は、本件特許の願書に添付した明細書又は図面に記載した事項の範囲内においてなされたものである。
（１−１−ｃ）
　訂正前請求項１に係る発明の「ページ読みだしモードを備える半導体記憶装置」を、訂正後請求項１に係る発明の「ページ読みだしモードを備える不揮発性半導体記憶装置」と訂正すること（訂正事項１１ｃ）は、「半導体記憶装置」の具体的構成として、「不揮発性」のもののみに限定したものであって、特許請求の範囲の減縮を目的とするものである。
　そして、本件特許明細書の段落【００１８】及び図１、図２には、半導体記憶装置が「不揮発性」であることが記載されているから、訂正事項１１ｃについての訂正は、本件特許の願書に添付した明細書又は図面に記載した事項の範囲内においてなされたものである。
（１−１−ｄ）
　訂正前請求項１に係る発明の「選択された行が切り換ると第１の所定の列から順次前記データレジスタの内容が外部に出力される第１のモード」を、訂正後請求項１に係る発明の「前記Ｉ／Ｏピンから入力されるコマンドコードによって指定される第１のモードであって，この第１のモードを指定するコマンドコードが入力されてこの第１のモードに入った後に前記Ｉ／Ｏピンからカラムアドレスが入力され，最初のページ読みだしにおいては，この第１のモードにおいて入力されたカラムアドレスに対応する列から順次前記データレジスタの内容が前記Ｉ／Ｏピンから外部に出力され，その後のページ読みだしにおいては，選択された行が切り換ると前記第１の所定の列から順次前記データレジスタの内容が前記Ｉ／Ｏピンから外部に出力される第１のモード」と訂正すること（訂正事項１１ｄ）は、「第１のモード」において、第１のモードを指定するコマンドコードが入力されてこの第１のモードに入った後の最初のページ読みだしにおける動作を限定すると共に、選択された行が切り換ると第１の所定の列から順次前記データレジスタの内容が外部に出力される動作が「その後のページ読みだしにおいて」のものであることを限定したものであって、特許請求の範囲の減縮を目的とするものであり、また、「選択された行が切り換ると第１の所定の列から」を「選択された行が切り換ると前記第１の所定の列から」と訂正することは、「第１の所定の列」が上記訂正事項１１ａの「第１の所定の列」を指すことを明りょうにしたものであって、明りょうでない記載の釈明を目的とするものである。
　そして、「前記Ｉ／Ｏピンから入力されるコマンドコードによって指定される第１のモード」は、本件特許明細書の段落【００１８】（「各モードの制御は、Ｉ／Ｏピンから入力されたコマンドコードをコマンドデコーダ１０９でデコードすることにより行われる。」という記載）及び【００３２】（「たとえば第一の読み出しモードと第二の読み出しモードは、外部からコマンド入力モードで所定のコマンドを入力することにより行うことが可能である。」という記載）の記載等に基づくものであり、また、訂正後の「第１のモード」における具体的動作は、本件特許明細書の段落【００１９】、【００２０】及び図４に記載されているから、訂正事項１１ｄについての訂正は、本件特許の願書に添付した明細書又は図面に記載した事項の範囲内においてなされたものである。
（１−１−ｅ）
　訂正前請求項１に係る発明の「選択された行が切り換ると第２の所定の列から順次前記データレジスタの内容が外部に出力される第２のモード」を、訂正後請求項１に係る発明の「前記Ｉ／Ｏピンから入力されるコマンドコードによって指定される第２のモードであって，この第２のモードを指定するコマンドコードが入力されてこの第２のモードに入った後に前記Ｉ／Ｏピンからカラムアドレスが入力され，最初のページ読みだしにおいては，この第２のモードにおいて入力されたカラムアドレスに対応する列から順次前記データレジスタの内容が前記Ｉ／Ｏピンから外部に出力され，その後のページ読みだしにおいては，選択された行が切り換ると前記第２の所定の列から順次前記データレジスタの内容が前記Ｉ／Ｏピンから外部に出力される第２のモード」と訂正すること（訂正事項１１ｅ）は、「第２のモード」において、第２のモードを指定するコマンドコードが入力されてこの第２のモードに入った後の最初のページ読みだしにおける動作を限定すると共に、選択された行が切り換ると第２の所定の列から順次前記データレジスタの内容が外部に出力される動作が「その後のページ読みだしにおいて」のものであることを限定したものであって、特許請求の範囲の減縮を目的とするものであり、また、「選択された行が切り換ると第２の所定の列から」を「選択された行が切り換ると前記第２の所定の列から」と訂正することは、「第２の所定の列」が上記訂正事項１１ａの「第２の所定の列」を指すことを明りょうにしたものであって、明りょうでない記載の釈明を目的とするものである。
　そして、「前記Ｉ／Ｏピンから入力されるコマンドコードによって指定される第２のモード」は、本件特許明細書の段落【００１８】（「各モードの制御は、Ｉ／Ｏピンから入力されたコマンドコードをコマンドデコーダ１０９でデコードすることにより行われる。」という記載）及び【００３２】（「たとえば第一の読み出しモードと第２の読み出しモードは、外部からコマンド入力モードで所定のコマンドを入力することにより行うことが可能である。」という記載）の記載等に基づくものであり、また、訂正後の「第２のモード」における具体的動作は、本件特許明細書の段落【００２１】及び図５に記載されているから、訂正事項１１ｅについての訂正は、本件特許の願書に添付した明細書又は図面に記載した事項の範囲内においてなされたものである。
（１−１−ｆ）
　訂正前請求項１に係る発明の「具備することを特徴とする半導体記憶装置」を、訂正後請求項１に係る発明の「具備することを特徴とする不揮発性半導体記憶装置」と訂正すること（訂正事項１１ｆ）は、「半導体記憶装置」の具体的構成として、「不揮発性」のもののみに限定したものであって、特許請求の範囲の減縮を目的とするものである。
　そして、本件特許明細書の段落【００１８】及び図１、図２には、半導体記憶装置が「不揮発性」であることが記載されているから、訂正事項１１ｆについての訂正は、本件特許の願書に添付した明細書又は図面に記載した事項の範囲内においてなされたものである。
（１−１のまとめ）
　訂正事項１１ａないし１１ｆについての訂正は、いずれも「特許請求の範囲の減縮」又は「明りょうでない記載の釈明」を目的とするものに該当し、また、願書に添付した明細書又は図面に記載した事項の範囲内においてしたものである。 
　そして、訂正事項１１ａないし１１ｆについての訂正は、全体として判断しても、実質上特許請求の範囲を拡張し、又は変更するものではないことは明らかである。
　
（１−２）請求項２について
（１−２−ａ）
　訂正前請求項２に係る発明の「マトリクス状に配列された複数のメモリセル」を、訂正後請求項２に係る発明の「第１の所定の列に対応するメモリセルを有する本体セルの領域と第２の所定の列に対応するメモリセルを有する冗長セルの領域とを含むマトリクス状に配列された複数のメモリセル」と訂正すること（訂正事項１２ａ）は、「マトリクス状に配列された複数のメモリセル」の具体的構成を限定したものであって、特許請求の範囲の減縮を目的とするものである。
　そして、本件特許明細書の段落【００１８】及び図１には、本体セルの領域と冗長セルの領域とを含むマトリクス状に配列された複数のメモリセルが記載され、また、本件特許明細書の段落【００１９】ないし【００２１】には、本体セルの領域が、第１の所定の列に対応するメモリセルを有し、冗長セルの領域が、第２の所定の列に対応するメモリセルを有することが実質的に記載されているから、訂正事項１２ａについての訂正は、本件特許の願書に添付した明細書又は図面に記載した事項の範囲内においてなされたものである。
（１−２−ｂ）
　訂正前請求項２に係る発明の「前記データレジスタ内のデータを順次外部に出力する」を、訂正後請求項２に係る発明の「前記データレジスタ内のデータを順次Ｉ／Ｏピンから外部に出力する」と訂正すること（訂正事項１２ｂ）は、データレジスタ内のデータを順次外部に出力する具体的手段として、「Ｉ／Ｏピン」を用いることを限定したものであって、特許請求の範囲の減縮を目的とするものである。
　そして、本件特許明細書の段落【００１８】及び図２、図４、図５には、データレジスタ内のデータを「Ｉ／Ｏピン」から外部に出力することが記載されているから、訂正事項１２ｂについての訂正は、本件特許の願書に添付した明細書又は図面に記載した事項の範囲内においてなされたものである。
（１−２−ｃ）
　訂正前請求項２に係る発明の「ページ読みだしモードを備える半導体記憶装置」を、訂正後請求項２に係る発明の「ページ読みだしモードを備える不揮発性半導体記憶装置」と訂正すること（訂正事項１２ｃ）は、「半導体記憶装置」の具体的構成として、「不揮発性」のもののみに限定したものであって、特許請求の範囲の減縮を目的とするものである。
　そして、本件特許明細書の段落【００１８】及び図１、図２には、半導体記憶装置が「不揮発性」であることが記載されているから、訂正事項１２ｃについての訂正は、本件特許の願書に添付した明細書又は図面に記載した事項の範囲内においてなされたものである。
（１−２−ｄ）
　訂正前請求項２に係る発明の「第１のモードでは選択された行が切り換ると第１の所定の列から順次前記データレジスタの内容を外部に出力し」を、訂正後請求項２に係る発明の「前記Ｉ／Ｏピンから入力されるコマンドコードによって指定される第１のモードでは，この第１のモードを指定するコマンドコードが入力されてこの第１のモードに入った後に前記Ｉ／Ｏピンからカラムアドレスを取り込みＲｅａｄｙ／Ｂｕｓｙピンの出力をロウレベルとし，最初のページ読みだしにおいては，前記Ｒｅａｄｙ／Ｂｕｓｙピンの出力をハイレベルとした後にこの第１のモードにおいて取り込まれたカラムアドレスに対応する列から前記データレジスタの最終列まで順次前記データレジスタの内容を前記Ｉ／Ｏピンから外部に出力し，前記データレジスタの最終列まで出力が完了すると再び前記Ｒｅａｄｙ／Ｂｕｓｙピンの出力をロウレベルとし，その後のページ読みだしにおいては，選択された行が切り換ると前記Ｒｅａｄｙ／Ｂｕｓｙピンの出力をハイレベルとした後に前記第１の所定の列から順次前記データレジスタの内容を前記Ｉ／Ｏピンから外部に出力し」と訂正すること（訂正事項１２ｄ）は、「第１のモード」においてＲｅａｄｙ／Ｂｕｓｙピンの出力動作を限定し、第１のモードを指定するコマンドコードが入力されてこの第１のモードに入った後の最初のページ読みだしにおける動作を限定すると共に、選択された行が切り換ると第１の所定の列から順次前記データレジスタの内容を外部に出力する動作が「その後のページ読みだしにおいて」のものであることを限定したものであって、特許請求の範囲の減縮を目的とするものであり、また、「第１の所定の列から」を「前記第１の所定の列から」と訂正することは、「第１の所定の列」が上記訂正事項１２ａの「第１の所定の列」を指すことを明りょうにしたものであって、明りょうでない記載の釈明を目的とするものである。
　そして、「前記Ｉ／Ｏピンから入力されるコマンドコードによって指定される第１のモード」は、本件特許明細書の段落【００１８】（「各モードの制御は、Ｉ／Ｏピンから入力されたコマンドコードをコマンドデコーダ１０９でデコードすることにより行われる。」という記載）及び【００３２】（「たとえば第一の読み出しモードと第二の読み出しモードは、外部からコマンド入力モードで所定のコマンドを入力することにより行うことが可能である。」という記載）の記載等に基づくものであり、また、訂正後の「第１のモード」におけるＲｅａｄｙ／Ｂｕｓｙピンの出力動作、及び「第１のモード」における読みだしと出力の具体的動作は、本件特許明細書の段落【００１９】、【００２０】及び図４に記載されているから、訂正事項１２ｄについての訂正は、本件特許の願書に添付した明細書又は図面に記載した事項の範囲内においてなされたものである。
（１−２−ｅ）
　訂正前請求項２に係る発明の「第２のモードでは選択された行が切り換ると第２の所定の列から順次前記データレジスタの内容を外部に出力する」を、訂正後請求項２に係る発明の「前記Ｉ／Ｏピンから入力されるコマンドコードによって指定される第２のモードでは，この第２のモードを指定するコマンドコードが入力されてこの第２のモードに入った後に前記Ｉ／Ｏピンからカラムアドレスを取り込み前記Ｒｅａｄｙ／Ｂｕｓｙピンの出力をロウレベルとし，最初のページ読みだしにおいては，前記Ｒｅａｄｙ／Ｂｕｓｙピンの出力をハイレベルとした後にこの第２のモードにおいて取り込まれたカラムアドレスに対応する列から前記データレジスタの最終列まで順次前記データレジスタの内容を前記Ｉ／Ｏピンから外部に出力し，前記データレジスタの最終列まで出力が完了すると再び前記Ｒｅａｄｙ／Ｂｕｓｙピンの出力をロウレベルとし，その後のページ読みだしにおいては，選択された行が切り換ると前記Ｒｅａｄｙ／Ｂｕｓｙピンの出力をハイレベルとした後に前記第２の所定の列から順次前記データレジスタの内容を前記Ｉ／Ｏピンから外部に出力する」と訂正すること（訂正事項１２ｅ）は、「第２のモード」においてＲｅａｄｙ／Ｂｕｓｙピンの出力動作を限定し、第２のモードを指定するコマンドコードが入力されてこの第２のモードに入った後の最初のページ読みだしにおける動作を限定すると共に、選択された行が切り換ると第２の所定の列から順次前記データレジスタの内容を外部に出力する動作が「その後のページ読みだしにおいて」のものであることを限定したものであって、特許請求の範囲の減縮を目的とするものであり、また、「第２の所定の列から」を「前記第２の所定の列から」と訂正することは、「第２の所定の列」が上記訂正事項１２ａの「第２の所定の列」を指すことを明りょうにしたものであって、明りょうでない記載の釈明を目的とするものである。
　そして、「前記Ｉ／Ｏピンから入力されるコマンドコードによって指定される第２のモード」は、本件特許明細書の段落【００１８】（「各モードの制御は、Ｉ／Ｏピンから入力されたコマンドコードをコマンドデコーダ１０９でデコードすることにより行われる。」という記載）及び【００３２】（「たとえば第一の読み出しモードと第２の読み出しモードは、外部からコマンド入力モードで所定のコマンドを入力することにより行うことが可能である。」という記載）の記載等に基づくものであり、また、訂正後の「第２のモード」におけるＲｅａｄｙ／Ｂｕｓｙピンの出力動作、及び「第２のモード」における読みだしと出力の具体的動作は、本件特許明細書の段落【００２１】及び図５に記載されているから、訂正事項１２ｅについての訂正は、本件特許の願書に添付した明細書又は図面に記載した事項の範囲内においてなされたものである。
（１−２−ｆ）
　訂正前請求項２に係る発明の「具備することを特徴とする半導体記憶装置」を、訂正後請求項２に係る発明の「具備することを特徴とする不揮発性半導体記憶装置」と訂正すること（訂正事項１２ｆ）は、「半導体記憶装置」の具体的構成として、「不揮発性」のもののみに限定したものであって、特許請求の範囲の減縮を目的とするものである。
　そして、本件特許明細書の段落【００１８】及び図１、図２には、半導体記憶装置が「不揮発性」であることが記載されているから、訂正事項１２ｆについての訂正は、本件特許の願書に添付した明細書又は図面に記載した事項の範囲内においてなされたものである。
（１−２のまとめ）
　訂正事項１２ａないし１２ｆについての訂正は、いずれも「特許請求の範囲の減縮」又は「明りょうでない記載の釈明」を目的とするものに該当し、また、願書に添付した明細書又は図面に記載した事項の範囲内においてしたものである。 
　そして、訂正事項１２ａないし１２ｆについての訂正は、全体として判断しても、実質上特許請求の範囲を拡張し、又は変更するものではないことは明らかである。
　
（１−３）請求項３について
（１−３−ａ）
　訂正前請求項３に係る発明の「マトリクス状に配列された複数のメモリセル」を、訂正後請求項３に係る発明の「第１の所定の列に対応するメモリセルを有する本体セルの領域と前記第１の所定の列以降である第２の所定の列に対応するメモリセルを有する冗長セルの領域とを含むマトリクス状に配列された複数のメモリセル」と訂正すること（訂正事項１３ａ）は、「マトリクス状に配列された複数のメモリセル」の具体的構成を限定したものであって、特許請求の範囲の減縮を目的とするものである。
　そして、本件特許明細書の段落【００１８】及び図１には、本体セルの領域と冗長セルの領域とを含むマトリクス状に配列された複数のメモリセルが記載され、また、本件特許明細書の段落【００１９】ないし【００２１】には、本体セルの領域が、第１の所定の列に対応するメモリセルを有し、冗長セルの領域が、前記第１の所定の列以降である第２の所定の列に対応するメモリセルを有することが実質的に記載されているから、訂正事項１３ａについての訂正は、本件特許の願書に添付した明細書又は図面に記載した事項の範囲内においてなされたものである。
（１−３−ｂ）
　訂正前請求項３に係る発明の「前記データレジスタ内のデータを順次外部に出力する」を、訂正後請求項３に係る発明の「前記データレジスタ内のデータを順次Ｉ／Ｏピンから外部に出力する」と訂正すること（訂正事項１３ｂ）は、データレジスタ内のデータを順次外部に出力する具体的手段として、「Ｉ／Ｏピン」を用いることを限定したものであって、特許請求の範囲の減縮を目的とするものである。
　そして、本件特許明細書の段落【００１８】及び図２、図４、図５には、データレジスタ内のデータを「Ｉ／Ｏピン」から外部に出力することが記載されているから、訂正事項１３ｂについての訂正は、本件特許の願書に添付した明細書又は図面に記載した事項の範囲内においてなされたものである。
（１−３−ｃ）
　訂正前請求項３に係る発明の「ページ読みだしモードを備える半導体記憶装置」を、訂正後請求項３に係る発明の「ページ読みだしモードを備える不揮発性半導体記憶装置」と訂正すること（訂正事項１３ｃ）は、「半導体記憶装置」の具体的構成として、「不揮発性」のもののみに限定したものであって、特許請求の範囲の減縮を目的とするものである。
　そして、本件特許明細書の段落【００１８】及び図１、図２には、半導体記憶装置が「不揮発性」であることが記載されているから、訂正事項１３ｃについての訂正は、本件特許の願書に添付した明細書又は図面に記載した事項の範囲内においてなされたものである。
（１−３−ｄ）
　訂正前請求項３に係る発明の「前記半導体記憶装置を第１のモードに切り換えて、所定の列から順次データレジスタの内容を読み出し」を、訂正後請求項３に係る発明の「前記不揮発性半導体記憶装置を前記Ｉ／Ｏピンから入力されるコマンドコードによって指定される第１のモードに切り換えて，前記第１のモードを指定するコマンドコードが入力されて前記第１のモードに入った後に前記Ｉ／Ｏピンからカラムアドレスを取り込み，最初のページ読みだしにおいては，この第１のモードにおいて取り込まれたカラムアドレスに対応する列から前記データレジスタの最終列まで順次前記データレジスタの内容を前記Ｉ／Ｏピンから外部に出力し，その後のページ読みだしにおいては，選択された行が切り換わると前記第１の所定の列から順次前記データレジスタの内容を読み出し」と訂正すること（訂正事項１３ｄ）は、「前記半導体記憶装置を第１のモードに切り換え」ることを「前記不揮発性半導体記憶装置を前記Ｉ／Ｏピンから入力されるコマンドコードによって指定される第１のモードに切り換え」ると限定し、第１のモードを指定するコマンドコードが入力されてこの第１のモードに入った後の最初のページ読みだしにおける動作を限定すると共に、所定の列から順次データレジスタの内容を読み出す動作が「その後のページ読みだしにおいて」「選択された行が切り換わると」なされるものであることを限定したものであって、特許請求の範囲の減縮を目的とするものであり、また、「所定の列から順次データレジスタの内容を読み出し」を「前記第１の所定の列から順次前記データレジスタの内容を読み出し」と訂正することは、「所定の列」が上記訂正事項１３ａの「第１の所定の列」を指すこと、「データレジスタ」が「データを一時的に格納するデータレジスタ」を指すことを明りょうにしたものであって、明りょうでない記載の釈明を目的とするものである。
　そして、「前記不揮発性半導体記憶装置を前記Ｉ／Ｏピンから入力されるコマンドコードによって指定される第１のモードに切り換え」ることは、本件特許明細書の段落【００１８】（「各モードの制御は、Ｉ／Ｏピンから入力されたコマンドコードをコマンドデコーダ１０９でデコードすることにより行われる。」という記載）及び【００３２】（「たとえば第一の読み出しモードと第二の読み出しモードは、外部からコマンド入力モードで所定のコマンドを入力することにより行うことが可能である。」という記載）の記載等に基づくものであり、また、訂正後の「第１のモード」における具体的動作は、本件特許明細書の段落【００１９】、【００２０】及び図４に記載されているから、訂正事項１３ｄについての訂正は、本件特許の願書に添付した明細書又は図面に記載した事項の範囲内においてなされたものである。
（１−３−ｅ）
　訂正前請求項３に係る発明の「前記半導体記憶装置を第２のモードに切り換えて、前記所定の列のアドレス以降に記憶された冗長メモリセルのデータを順次連続して読み出す」を、訂正後請求項３に係る発明の「前記不揮発性半導体記憶装置を前記Ｉ／Ｏピンから入力されるコマンドコードによって指定される第２のモードに切り換えて，前記第２のモードを指定するコマンドコードが入力されて前記第２のモードに入った後に前記Ｉ／Ｏピンからカラムアドレスを取り込み，最初のページ読みだしにおいては，この第２のモードにおいて取り込まれたカラムアドレスに対応する列から前記データレジスタの最終列まで順次前記データレジスタの内容を前記Ｉ／Ｏピンから外部に出力し，その後のページ読みだしにおいては，選択された行が切り換わると前記第１の所定の列のアドレス以降である前記第２の所定の列から順に記憶された冗長メモリセルのデータを順次連続して読み出す」と訂正すること（訂正事項１３ｅ）は、「前記半導体記憶装置を第２のモードに切り換え」ることを「前記不揮発性半導体記憶装置を前記Ｉ／Ｏピンから入力されるコマンドコードによって指定される第２のモードに切り換え」ると限定し、第２のモードを指定するコマンドコードが入力されてこの第２のモードに入った後の最初のページ読みだしにおける動作を限定すると共に、冗長メモリセルのデータを順次連続して読み出す動作が「その後のページ読みだしにおいて」「選択された行が切り換わると」なされるものであることを限定したものであって、特許請求の範囲の減縮を目的とするものであり、また、「前記所定の列のアドレス以降に記憶された冗長メモリセルのデータ」を「前記第１の所定の列のアドレス以降である前記第２の所定の列から順に記憶された冗長メモリセルのデータ」と訂正することは、「所定の列」が上記訂正事項１３ａの「第１の所定の列」を指すこと、「前記所定の列のアドレス以降に記憶された冗長メモリセルのデータ」が「前記第１の所定の列のアドレス以降である前記第２の所定の列から順に記憶された冗長メモリセルのデータ」を指すことを明りょうにしたものであって、明りょうでない記載の釈明を目的とするものである。
　そして、「前記不揮発性半導体記憶装置を前記Ｉ／Ｏピンから入力されるコマンドコードによって指定される第２のモードに切り換え」ることは、本件特許明細書の段落【００１８】（「各モードの制御は、Ｉ／Ｏピンから入力されたコマンドコードをコマンドデコーダ１０９でデコードすることにより行われる。」という記載）及び【００３２】（「たとえば第一の読み出しモードと第二の読み出しモードは、外部からコマンド入力モードで所定のコマンドを入力することにより行うことが可能である。」という記載）の記載等に基づくものであり、また、訂正後の「第２のモード」における具体的動作は、本件特許明細書の段落【００２１】及び図５に記載されているから、訂正事項１３ｅについての訂正は、本件特許の願書に添付した明細書又は図面に記載した事項の範囲内においてなされたものである。
（１−３−ｆ）
　訂正前請求項３に係る発明の「具備することを特徴とする半導体記憶装置」を、訂正後請求項３に係る発明の「具備することを特徴とする不揮発性半導体記憶装置」と訂正すること（訂正事項１３ｆ）は、「半導体記憶装置」の具体的構成として、「不揮発性」のもののみに限定したものであって、特許請求の範囲の減縮を目的とするものである。
　そして、本件特許明細書の段落【００１８】及び図１、図２には、半導体記憶装置が「不揮発性」であることが記載されているから、訂正事項１３ｆについての訂正は、本件特許の願書に添付した明細書又は図面に記載した事項の範囲内においてなされたものである。
（１−３のまとめ）
　訂正事項１３ａないし１３ｆについての訂正は、いずれも「特許請求の範囲の減縮」又は「明りょうでない記載の釈明」を目的とするものに該当し、また、願書に添付した明細書又は図面に記載した事項の範囲内においてしたものである。 
　そして、訂正事項１３ａないし１３ｆについての訂正は、全体として判断しても、実質上特許請求の範囲を拡張し、又は変更するものではないことは明らかである。
　
（２）訂正事項２について
（２−１）明細書段落【００１５】について
　明細書の段落【００１５】に関する訂正事項は、実質的に、訂正前請求項１に相当する記載（「マトリクス状に・・・特徴とする半導体記憶装置」）を、訂正後請求項１に相当する記載（「第１の所定の列に・・・特徴とする不揮発性半導体記憶装置」）と訂正するものであるから、この訂正は「明りょうでない記載の釈明」を目的とするものである。そして、既に（１−１）にて検討したとおり、明細書の段落【００１５】に関する訂正は、願書に添付した明細書又は図面に記載した事項の範囲内においてしたものであり、実質上特許請求の範囲を拡張し、又は変更するものではない。
（２−２）明細書段落【００１６】について
　明細書の段落【００１６】に関する訂正事項は、実質的に、訂正前請求項２に相当する記載（「マトリクス状に・・・特徴とする半導体記憶装置」）を、訂正後請求項２に相当する記載（「第１の所定の列に・・・特徴とする不揮発性半導体記憶装置」）と訂正すると共に、訂正前請求項３に相当する記載（「マトリクス状に・・・特徴とする半導体記憶装置」）を、訂正後請求項３に相当する記載（「第１の所定の列に・・・特徴とする不揮発性半導体記憶装置」）と訂正するものであるから、この訂正は「明りょうでない記載の釈明」を目的とするものである。そして、既に（１−２）及び（１−３）にて検討したとおり、明細書の段落【００１６】に関する訂正は、願書に添付した明細書又は図面に記載した事項の範囲内においてしたものであり、実質上特許請求の範囲を拡張し、又は変更するものではない。
　
　以上のとおり、本件訂正審判の請求は、平成６年改正前の特許法第１２６条第１項及び第２項の規定に適合し、特許請求の範囲を訂正する訂正事項１についての訂正は、同法同条第１項ただし書き第１号に掲げる「特許請求の範囲の減縮」をも目的とするものである。
　そこで、以下では、本件訂正後における特許請求の範囲に記載されている事項により構成される発明が同法同条第３項に規定された独立特許要件を満たすか否かについて検討する。
　
４．独立特許要件
（１）本件訂正後における特許請求の範囲に記載されている事項により構成される発明
　本件訂正後における特許請求の範囲に記載されている事項により構成される発明は以下のとおりである。
「【請求項１】第１の所定の列に対応するメモリセルを有する本体セルの領域と第２の所定の列に対応するメモリセルを有する冗長セルの領域とを含むマトリクス状に配列された複数のメモリセルと各列に対してデータを一時的に格納するデータレジスタとを有し，前記メモリセルの内の選択した行に並ぶページデータを前記データレジスタに格納し，前記データレジスタ内のデータを順次Ｉ／Ｏピンから外部に出力するページ読みだしモードを備える不揮発性半導体記憶装置において，
前記Ｉ／Ｏピンから入力されるコマンドコードによって指定される第１のモードであって，この第１のモードを指定するコマンドコードが入力されてこの第１のモードに入った後に前記Ｉ／Ｏピンからカラムアドレスが入力され，最初のページ読みだしにおいては，この第１のモードにおいて入力されたカラムアドレスに対応する列から順次前記データレジスタの内容が前記Ｉ／Ｏピンから外部に出力され，その後のページ読みだしにおいては，選択された行が切り換ると前記第１の所定の列から順次前記データレジスタの内容が前記Ｉ／Ｏピンから外部に出力される第１のモードと，
前記Ｉ／Ｏピンから入力されるコマンドコードによって指定される第２のモードであって，この第２のモードを指定するコマンドコードが入力されてこの第２のモードに入った後に前記Ｉ／Ｏピンからカラムアドレスが入力され，最初のページ読みだしにおいては，この第２のモードにおいて入力されたカラムアドレスに対応する列から順次前記データレジスタの内容が前記Ｉ／Ｏピンから外部に出力され，その後のページ読みだしにおいては，選択された行が切り換ると前記第２の所定の列から順次前記データレジスタの内容が前記Ｉ／Ｏピンから外部に出力される第２のモードとを具備することを特徴とする不揮発性半導体記憶装置。」（以下、「訂正発明１」という。）
「【請求項２】第１の所定の列に対応するメモリセルを有する本体セルの領域と第２の所定の列に対応するメモリセルを有する冗長セルの領域とを含むマトリクス状に配列された複数のメモリセルと各列に対してデータを一時的に格納するデータレジスタとを有し，前記メモリセルの内の選択した行に並ぶページデータを前記データレジスタに格納し，前記データレジスタ内のデータを順次Ｉ／Ｏピンから外部に出力するページ読みだしモードを備える不揮発性半導体記憶装置において，
前記Ｉ／Ｏピンから入力されるコマンドコードによって指定される第１のモードでは，この第１のモードを指定するコマンドコードが入力されてこの第１のモードに入った後に前記Ｉ／Ｏピンからカラムアドレスを取り込みＲｅａｄｙ／Ｂｕｓｙピンの出力をロウレベルとし，最初のページ読みだしにおいては，前記Ｒｅａｄｙ／Ｂｕｓｙピンの出力をハイレベルとした後にこの第１のモードにおいて取り込まれたカラムアドレスに対応する列から前記データレジスタの最終列まで順次前記データレジスタの内容を前記Ｉ／Ｏピンから外部に出力し，前記データレジスタの最終列まで出力が完了すると再び前記Ｒｅａｄｙ／Ｂｕｓｙピンの出力をロウレベルとし，その後のページ読みだしにおいては，選択された行が切り換ると前記Ｒｅａｄｙ／Ｂｕｓｙピンの出力をハイレベルとした後に前記第１の所定の列から順次前記データレジスタの内容を前記Ｉ／Ｏピンから外部に出力し，前記Ｉ／Ｏピンから入力されるコマンドコードによって指定される第２のモードでは，この第２のモードを指定するコマンドコードが入力されてこの第２のモードに入った後に前記Ｉ／Ｏピンからカラムアドレスを取り込み前記Ｒｅａｄｙ／Ｂｕｓｙピンの出力をロウレベルとし，最初のページ読みだしにおいては，前記Ｒｅａｄｙ／Ｂｕｓｙピンの出力をハイレベルとした後にこの第２のモードにおいて取り込まれたカラムアドレスに対応する列から前記データレジスタの最終列まで順次前記データレジスタの内容を前記Ｉ／Ｏピンから外部に出力し，前記データレジスタの最終列まで出力が完了すると再び前記Ｒｅａｄｙ／Ｂｕｓｙピンの出力をロウレベルとし，その後のページ読みだしにおいては，選択された行が切り換ると前記Ｒｅａｄｙ／Ｂｕｓｙピンの出力をハイレベルとした後に前記第２の所定の列から順次前記データレジスタの内容を前記Ｉ／Ｏピンから外部に出力する制御手段を具備することを特徴とする不揮発性半導体記憶装置。」（以下、「訂正発明２」という。）
「【請求項３】第１の所定の列に対応するメモリセルを有する本体セルの領域と前記第１の所定の列以降である第２の所定の列に対応するメモリセルを有する冗長セルの領域とを含むマトリクス状に配列された複数のメモリセルと各列に対してデータを一時的に格納するデータレジスタとを有し，前記メモリセルの内の選択した行に並ぶページデータを前記データレジスタに格納し，前記データレジスタ内のデータを順次Ｉ／Ｏピンから外部に出力するページ読み出しモードを備える不揮発性半導体記憶装置において，
前記不揮発性半導体記憶装置を前記Ｉ／Ｏピンから入力されるコマンドコードによって指定される第１のモードに切り換えて，前記第１のモードを指定するコマンドコードが入力されて前記第１のモードに入った後に前記Ｉ／Ｏピンからカラムアドレスを取り込み，最初のページ読みだしにおいては，この第１のモードにおいて取り込まれたカラムアドレスに対応する列から前記データレジスタの最終列まで順次前記データレジスタの内容を前記Ｉ／Ｏピンから外部に出力し，その後のページ読みだしにおいては，選択された行が切り換わると前記第１の所定の列から順次前記データレジスタの内容を読み出し，
前記不揮発性半導体記憶装置を前記Ｉ／Ｏピンから入力されるコマンドコードによって指定される第２のモードに切り換えて，前記第２のモードを指定するコマンドコードが入力されて前記第２のモードに入った後に前記Ｉ／Ｏピンからカラムアドレスを取り込み，最初のページ読みだしにおいては，この第２のモードにおいて取り込まれたカラムアドレスに対応する列から前記データレジスタの最終列まで順次前記データレジスタの内容を前記Ｉ／Ｏピンから外部に出力し，その後のページ読みだしにおいては，選択された行が切り換わると前記第１の所定の列のアドレス以降である前記第２の所定の列から順に記憶された冗長メモリセルのデータを順次連続して読み出す制御装置とを具備することを特徴とする不揮発性半導体記憶装置。」（以下、「訂正発明３」という。）
　
（２）刊行物に記載された発明
（ａ）刊行物１：特開昭６３−１３６３９４号公報
　本件特許の出願日前に日本国内において頒布された上記刊行物１には、第１図ないし第３図とともに、以下の事項が記載されている。
「１．複数のワード線と複数のデータ線及びこれらのワード線とデータ線の交点に格子状に配置される複数のメモリセルからなるメモリアレイと、上記メモリアレイの外部から指定されるアドレスから及び／又は外部から指定されるアドレスまでの所定の範囲内のワード線及び／又はデータ線を順次選択する選択回路とを含み、上記選択されたワード線及びデータ線に結合されるメモリセルの記憶データを外部から供給されるクロック信号に従ってシリアルに入出力することを特徴とする半導体記憶装置。」（特許請求の範囲第１項）
「第１図には、この発明が運用されたダイナミック型ＲＡＭの一実施例のブロック図が示されている。・・・この実施例のダイナミック型ＲＡＭは、メモリアレイＭ−ＡＲＹのワード線を順次選択・指定するためのロウアドレスカウンタＲＡＣと、選択されたワード線に結合される複数のメモリセルを順次選択・指定するためのポインタＰＮＴを含む。ロウアドレスカウンタＲＡＣ及びポインタＰＮＴの初期値すなわち選択するワード線及びデータ線の先頭アドレスは、ダイナミック型ＲＡＭの起動時に外部端子Ａ０〜Ａｉを介して指定することができる。これらの先頭アドレスは、ロウアドレスレジスタＲＡＲ及びカラムアドレスレジスタＣＡＲにそれぞれ保持される。ポインタＰＮＴは、カラムアドレスレジスタＣＡＲに保持される先頭カラムアドレスに対応するビットに書き込まれる論理“１”の選択信号を、外部から供給されるシリアルクロック信号ＳＣに従ってシフトする。この選択信号がポインタＰＮＴの最終ビットに達すると、最終カラムアドレス検出信号ｃａｆが形成され、ポインタＰＮＴは再度初期化される。また、この最終カラムアドレス検出信号ｃａｆにより、ロウアドレスカウンタＲＡＣが歩進され、次のワード線が自動的に選択される。ロウアドレスカウンタＲＡＣによって最終アドレスのワード線が選択されると、最終ロウアドレス検出信号ｒａｆが形成され、この最終アドレスのワード線において上述の最終カラムアドレス検出信号ｃａｆが形成された時点で、ロウアドレスカウンタＲＡＣが再度初期化される。これにより、この実施例のダイナミック型ＲＡＭは、選択を開始するワード線及びデータ線を先頭ロウアドレス及び先頭カラムアドレスとして指定することができ、任意のサイズの画像メモリを構成することができる。」（第２頁左下欄第１０行ないし第３頁左上欄第７行）
「第２図には、この実施例のダイナミック型ＲＡＭのシリアル読み出し動作モードの一実施例のタイミング図が示されている。・・・外部端子Ａ０〜Ａ１には、最初に選択すべきワード線を指定するための先頭ロウアドレス信号ＡＸ０〜ＡＸｉが供給される。この実施例において、先頭ロウアドレスは“ｘ１”とされる。
　ダイナミック型ＲＡＭでは、タイミング信号φａｒとともにタイミング信号φｃｓが所定の期間ハイレベルとされる。タイミング信号φａｒのハイレベルにより先頭ロウアドレス信号ＡＸ０〜ＡＸｉがロウアドレスレジスタＲＡＲに取り込まれ、保持される。また、タイミング信号φｃｓのハイレベルにより、ロウアドレスレジスタＲＡＲに取り込まれた先頭ロウアドレス信号が、さらにロウアドレスカウンタＲＡＣに取り込まれる。これにより、ロウアドレスカウンタＲＡＣは、先頭ロウアドレス“ｘ１”に初期設定される。
　・・・ワード線の選択動作が終了する時点で、タイミング信号φｐａがハイレベルとされ、センスアンプＳＡが動作状態とされる。これにより、選択されたワード線に結合されるｎ＋１個のメモリセルから対応する相補データ線に出力される微小読み出し信号が増幅され、ハイレベル／ロウレベルの２値読み出し信号とされる。相補データ線に２値読み出し信号が確立される時点で、タイミング信号φｄｔがハイレベルとされる。これにより、各相補データ線の読み出し信号はデータレジスタＤＲの対応するビットに一斉に入力され、保持される。
　次に、・・・外部端子Ａ０〜Ａｉには、ポインタＰＮＴが最初に選択すべき相補データ線を指定するための先頭カラムアドレス信号ＡＹ０〜ＡＹｉが供給される。この実施例において、先頭カラムアドレスは“ｙ１”とされる。
　ダイナミック型ＲＡＭでは、カラムアドレスストローブ信号／ＣＡＳの立ち下がりによって、タイミング信号φａｃがハイレベルとされ、先頭カラムアドレス信号ＡＹ０〜ＡＹｉがカラムアドレスレジスタＣＡＲに取り込まれる。また、タイミング信号φａｃにやや遅れて、データ線選択タイミング信号φｙがハイレベルとされ、カラムアドレスデコーダＣＤＣＲによりポインタＰＮＴの先頭カラムアドレス信号ＡＹ０〜ＡＹｉに対応するビットに論理“１”の選択信号が書き込まれる。これにより、まずデータレジスタＤＲの先頭カラムアドレス“ｙ１”に対応するビットが相補共通データ線ＣＤ・／ＣＤに接続される。
　ワード線及び相補データ線（データレジスタＤＲの単位回路）の選択動作が終了し最初の読み出しデータが入出力回路I／Ｏのメインアンプから出力される時点で、タイミング信号φｒがハイレベルとされる。これにより、データ出力端子Ｄｏｕｔには、アドレス“ｘ１・ｙ１”に対応するメモリセルの読み出しデータが出力される。・・・
　ポインタＰＮＴの先頭カラムアドレス“ｙ１”に対応するビットに書き込まれた論理“１”の選択信号は、シリアルクロック信号ＳＣに従って形成されるタイミング信号φｃの立ち下がりに同期してシフトされ、データレジスタＤＲの単位回路が順次選択される。また、これらのデータレジスタＤＲの単位回路に保持される読み出しデータが、順次相補共通データ線ＣＤ・／ＣＤを介してデータ入出力回路I／Ｏに送られ、さらにタイミング信号φｃの立ち上がりに同期してデータ出力端子Ｄｏｕｔから外部に送出される。
　ポインタＰＮＴが、データレジスタＤＲの先頭ロウアドレスの最終カラムアドレス“ｘ１・ｙｎ”に対応するビットを選択・指定すると、最終カラムアドレス検出信号ｃａｆがハイレベルとされる。これにより、データ線選択タイミング信号φｙがハイレベルとされ、ポインタＰＮＴの先頭カラムアドレス“ｙ１”に対応するビットに論理“１”の選択信号が再度書き込まれて、ポインタＰＮＴの初期化が行われるとともに、タイミング信号φｒｃがハイレベルとされ、ロウアドレスカウンタＲＡＣが歩進される。・・・先頭ロウアドレスの次のロウアドレス“ｘ＋１”に対応するワード線が選択状態とされ、このワード線に結合されるｎ＋１個のメモリセルの記憶データが、前記と同様にして、データレジスタＤＲの対応するビットにパラレルに入力され、保持される。
　以後、シリアルクロック信号ＳＣに同期して、同様なシリアル出力動作がワード線単位で繰り返され、データレジスタＤＲの最終カラムアドレスに対応するビットが選択されるたびに、最終力ラムアドレス検出信号ｃａｆがハイレベルとされ、ロウアドレスカウンタＲＡＣが歩進される。」［注：「／ＣＡＳ」は、「ＣＡＳ」の上に「−」を付したもの。「／ＣＤ」は、「ＣＤ」の上に「−」を付したもの。］（第５頁右上欄第１５行ないし第６頁右下欄第９行）
「第３図において、Ｘ軸アドレスｘ０〜ｘｍにダイナミック型ＲＡＭのメモリアレイの行すなわちワード線Ｗ０〜Ｗｍが対応され、Ｙ軸アドレスｙ０〜ｙｎにメモリアレイの列すなわち相補データ線Ｄ０・／Ｄ０〜Ｄｎ・／Ｄｎが対応される。ダイナミック型ＲＡＭのシリアル入出力動作を、先頭ロウアドレス“ｘ１”及び先頭カラムアドレス“ｙ１”を指定して行わせることによって、部分的なメモリエリアの記憶データのみをシリアルに入出力することができる。すなわち、ダイナミック型ＲＡＭのポインタＰＮＴは、先頭カラムアドレス“ｙ１”から最終カラムアドレス“ｙｎ”までのデータ線を繰り返し選択し、またロウアドレスカウンタＲＡＣは先頭ロウアドレス“ｘ１”から最終ロウアドレス“ｘｍ”までのワード線を繰り返し選択する。したがって、ダイナミック型ＲＡＭの全メモリエリアのうち、第３図に斜線で示される範囲のメモリセルに対して、記憶データをシリアルに入出力することができる。」［注：「／Ｄ０」は、「Ｄ０」の上に「−」を付したもの。「／Ｄｎ」は、「Ｄｎ」の上に「−」を付したもの。］（第７頁右上欄第１５行ないし左下欄第１３行）
　
　したがって、刊行物１には、
「マトリクス状に配列された複数のメモリセルと各列に対してデータを一時的に格納するデータレジスタとを有し、前記メモリセルの内の選択されたワード線に結合される複数のメモリセルから読み出された読み出しデータを前記データレジスタに格納し、前記データレジスタ内のデータを順次Ｄｏｕｔピンから外部に出力するシリアル読み出し動作を備える半導体記憶装置において、
　アドレスピン（Ａ０〜Ａｉ）からカラムアドレスが入力され、最初のシリアル読み出しにおいては、入力されたカラムアドレスに対応する列から順次前記データレジスタの内容が前記Ｄｏｕｔピンから外部に出力され、その後のシリアル読み出しにおいても、選択された行が切り換ると前記入力されたカラムアドレスに対応する列から順次前記データレジスタの内容が前記Ｄｏｕｔピンから外部に出力される半導体記憶装置。」（以下、「刊行物１発明」という。）
が記載されている。
　
（ｂ）刊行物２：特開昭５９−５６２７６号公報
　本件特許の出願日前に日本国内において頒布された上記刊行物２には、第１図ないし第５図とともに、「ランダムアクセス機能とシリアルアクセス機能とを持つ半導体記憶装置」（第２頁左上欄第１３ないし１４行）が記載されており、「半導体記憶装置に初期設定可能な内部アドレス発生回路が設けられ、この内部アドレス発生回路から連続的に変化される内部アドレス信号を発生させて、この半導体記憶装置に、ランダムアクセス機能の他に、シリアルアクセスをさせる機能をも持たせるようにされる。これにより任意のビット数のデータを外部からのアドレス信号の供給を受けることなく連続的に読み書きできるようにして、ＣＰＵ等の外部装置の負担を少なくし、使い易さを向上させることができる。」（第２頁右上欄第２ないし１２行）との記載がある。
　
（ｃ）刊行物３：特開昭６３−２２５９９５号公報
　本件特許の出願日前に日本国内において頒布された上記刊行物３には、第１図ないし第３図とともに、「シリアルアクセス機能を持つ新規な半導体記憶装置」（第２頁右上欄第１１ないし１２行）が記載されており、「メモリセルアレイＭ−ＡＲＹは、・・・ＥＰＲＯＭやマスクＲＯＭのように読み出し専用のメモリであっても良い。」（第８頁左上欄第７ないし１２行）との記載がある。
　
（ｄ）刊行物４：特開昭６３−２２５９９７号公報
　本件特許の出願日前に日本国内において頒布された上記刊行物４には、第１図ないし第２図とともに、「シリアルアクセス機能を持つ新規な半導体記憶装置」（第２頁右上欄第１１ないし１２行）が記載されており、「メモリセルアレイＭ−ＡＲＹは、・・・ＥＰＲＯＭやマスクＲＯＭのように読み出し専用のメモリであっても良い。」（第７頁右下欄第５ないし１０行）との記載がある。
　
（ｅ）刊行物５：特開昭６３−１４４４９０号公報
　本件特許の出願日前に日本国内において頒布された上記刊行物５には、第１図ないし第２図とともに、「画像用メモリに適当なシリアルセル付きの半導体記憶装置」（第１頁右下欄第９ないし１０行）が記載されており、「シリアルセル（シリアル　アクセスメモリ）付きの半導体記憶装置（ＲＯＭでもよいが通常はＲＡＭ。スタティックでもダイナミックでもよい）は多ビット一斉読出し／書き込みができるので画像用に好適である。」（第２頁左上欄第１１ないし１５行）との記載がある。
　
（ｆ）刊行物６：特開昭６２−２９８０９５号公報
　本件特許の出願日前に日本国内において頒布された上記刊行物６には、第１図ないし第２図とともに、「書き込み状態記録用エリア」（即ち、冗長部）を有する半導体記憶装置が記載されており、「電気的な書き込みが行われるプログラマブルＲＯＭに、書き込みデータに対応して、その書き込み済を示す情報ビットを格納するエリアを設けるものである。」（第２頁右上欄第４ないし７行）との記載がある。
　
（ｇ）刊行物７：特開平３−２５０４９８号公報
　本件特許の出願日前に日本国内において頒布された上記刊行物７には、第１図ないし第２図とともに、「書換え回数記憶エリア」（即ち、冗長部）を有する不揮発性メモリ装置が記載されており、「分割された一つのメモリアレイ内ページ（９）は記憶したいデータをおさめるデータ記憶エリア（３２）とそのページの書換え回数を記憶する書換え回数記憶エリア（１０）から成」る（第３頁左上欄第２ないし６行）との記載がある。
　
（３）対比・判断
（３−１）訂正発明１について
　訂正発明１と刊行物１発明とを対比すると、刊行物１発明の「選択されたワード線に結合される複数のメモリセルから読み出された読み出しデータ」は、訂正発明１の「選択した行に並ぶページデータ」に相当し、刊行物１発明の「シリアル読み出し動作」は、訂正発明１の「ページ読みだしモード」に相当する。
　よって、訂正発明１と刊行物１発明とは、
「マトリクス状に配列された複数のメモリセルと各列に対してデータを一時的に格納するデータレジスタとを有し，前記メモリセルの内の選択した行に並ぶページデータを前記データレジスタに格納し，前記データレジスタ内のデータを順次外部に出力するページ読みだしモ一ドを備える半導体記憶装置において、
　カラムアドレスが入力され，最初のページ読みだしにおいては、入力されたカラムアドレスに対応する列から順次前記データレジスタの内容が外部に出力される半導体記憶装置。」
であることにおいて一致し、両者は以下の点で相違する。
（相違点１）メモリセルの構成
　訂正発明１のメモリセルアレイ（複数のメモリセル）は、「第１の所定の列に対応するメモリセルを有する本体セルの領域と第２の所定の列に対応するメモリセルを有する冗長セルの領域とを含むマトリクス状に配列された複数のメモリセル」であるのに対して、刊行物１発明のメモリセルアレイ（複数のメモリセル）は、あらかじめ決まった「第１の所定の列」や「第２の所定の列」が存在せず、「冗長セル」の領域も存在しない点。
（相違点２）入出力ピン
　訂正発明１は、「前記データレジスタ内のデータを順次I／Ｏピンから外部に出力」し、第１のモード及び第２のモードが「前記I／Ｏピンから入力されるコマンドコードによって指定され」、「前記I／Ｏピンからカラムアドレスが入力」されるのに対して、刊行物１発明は、データの出力はＤｏｕｔを用い、カラムアドレスを入力するにはアドレスピン（Ａ０〜Ａｉ）を用いており、また、モードの指定に「I／Ｏピン」を用いることもない点。
（相違点３）不揮発性
　訂正発明１は、「不揮発性半導体記憶装置」であるのに対して、刊行物１発明は、一般的な「半導体記憶装置」であって、刊行物１にはダイナミック型ＲＡＭ（ランダム・アクセス・メモリ）が開示されている点。
（相違点４）モードの存在
　訂正発明１は、「前記I／Ｏピンから入力されるコマンドコードによって指定される第１のモードであって，この第１のモードを指定するコマンドコードが入力されてこの第１のモードに入った後に前記I／Ｏピンからカラムアドレスが入力され，最初のページ読みだしにおいては，この第１のモードにおいて入力されたカラムアドレスに対応する列から順次前記データレジスタの内容が前記I／Ｏピンから外部に出力され，その後のページ読みだしにおいては，選択された行が切り換ると前記第１の所定の列から順次前記データレジスタの内容が前記I／Ｏピンから外部に出力される第１のモード」と「前記I／Ｏピンから入力されるコマンドコードによって指定される第２のモードであって，この第２のモードを指定するコマンドコードが入力されてこの第２のモードに入った後に前記I／Ｏピンからカラムアドレスが入力され，最初のページ読みだしにおいては，この第２のモードにおいて入力されたカラムアドレスに対応する列から順次前記データレジスタの内容が前記I／Ｏピンから外部に出力され，その後のページ読みだしにおいては，選択された行が切り換ると前記第２の所定の列から順次前記データレジスタの内容が前記I／Ｏピンから外部に出力される第２のモード」とを具備するのに対して、刊行物１発明にはこのような「第１のモード」、「第２のモード」を具備していない点。
　
　そして、上記相違点４について検討すると、刊行物１発明の半導体記憶装置は、「アドレスピン（Ａ０〜Ａｉ）からカラムアドレスが入力され、最初のシリアル読み出しにおいては、入力されたカラムアドレスに対応する列から順次前記データレジスタの内容が前記Ｄｏｕｔピンから外部に出力され、その後のシリアル読み出しにおいても，選択された行が切り換ると前記入力されたカラムアドレスに対応する列から順次前記データレジスタの内容が前記Ｄｏｕｔピンから外部に出力される」ものに過ぎず、入力されたカラムアドレスを異ならせることにより、データレジスタの内容読み出しを開始する「入力されたカラムアドレスに対応する列」を変えることは可能であるとしても、ページが切り換わった時に、あらかじめ決まった第１、第２の所定のアドレスから読み出しを開始する訂正発明１のごとき「第１のモード」、「第２のモード」は存在しない。
　そして、少なくとも、この相違点４は、刊行物１の開示から自明のものではなく、他の刊行物２ないし７に記載された技術的思想を併せ考慮しても、当業者が容易になしえたこととはいえない。
　したがって、訂正発明１は、刊行物１ないし７に記載された発明に基づいて当業者が容易に発明をすることができたものであるとはいえない。
　
（３−２）訂正発明２について
　刊行物１発明は、実質的に「制御手段」を備えた半導体記憶装置であるから、訂正発明２と刊行物１発明とは、
「マトリクス状に配列された複数のメモリセルと各列に対してデータを一時的に格納するデータレジスタとを有し，前記メモリセルの内の選択した行に並ぶページデータを前記データレジスタに格納し，前記データレジスタ内のデータを順次外部に出力するページ読みだしモ一ドを備える半導体記憶装置において，
　カラムアドレスが入力され，最初のページ読みだしにおいては，入力されたカラムアドレスに対応する列から順次前記データレジスタの内容が外部に出力される制御手段を具備する半導体記憶装置。」
であることにおいて一致し、両者は以下の点で相違する。
（相違点１）メモリセルの構成
　訂正発明２のメモリセルアレイ（複数のメモリセル）は、「第１の所定の列に対応するメモリセルを有する本体セルの領域と第２の所定の列に対応するメモリセルを有する冗長セルの領域とを含むマトリクス状に配列された複数のメモリセル」であるのに対して、刊行物１発明のメモリセルアレイ（複数のメモリセル）は、あらかじめ決まった「第１の所定の列」や「第２の所定の列」が存在せず、「冗長セル」の領域も存在しない点。
（相違点２）入出力ピン
　訂正発明２は、「前記データレジスタ内のデータを順次I／Ｏピンから外部に出力」し、第１のモード及び第２のモードが「前記I／Ｏピンから入力されるコマンドコードによって指定され」、「前記I／Ｏピンからカラムアドレスが入力」されるのに対して、刊行物１発明は、データの出力はＤｏｕｔを用い、カラムアドレスを入力するにはアドレスピン（Ａ０〜Ａｉ）を用いており、また、モードの指定に「I／Ｏピン」を用いることもない点。
（相違点３）不揮発性
　訂正発明２は、「不揮発性半導体記憶装置」であるのに対して、刊行物１発明は、一般的な「半導体記憶装置」であって、刊行物１にはダイナミック型ＲＡＭ（ランダム・アクセス・メモリ）が開示されている点。
（相違点４）モードの存在
　訂正発明２は、「前記Ｉ／Ｏピンから入力されるコマンドコードによって指定される第１のモードでは，この第１のモードを指定するコマンドコードが入力されてこの第１のモードに入った後に前記Ｉ／Ｏピンからカラムアドレスを取り込みＲｅａｄｙ／Ｂｕｓｙピンの出力をロウレベルとし，最初のページ読みだしにおいては，前記Ｒｅａｄｙ／Ｂｕｓｙピンの出力をハイレベルとした後にこの第１のモードにおいて取り込まれたカラムアドレスに対応する列から前記データレジスタの最終列まで順次前記データレジスタの内容を前記Ｉ／Ｏピンから外部に出力し，前記データレジスタの最終列まで出力が完了すると再び前記Ｒｅａｄｙ／Ｂｕｓｙピンの出力をロウレベルとし，その後のページ読みだしにおいては，選択された行が切り換ると前記Ｒｅａｄｙ／Ｂｕｓｙピンの出力をハイレベルとした後に前記第１の所定の列から順次前記データレジスタの内容を前記Ｉ／Ｏピンから外部に出力し，前記Ｉ／Ｏピンから入力されるコマンドコードによって指定される第２のモードでは，この第２のモードを指定するコマンドコードが入力されてこの第２のモードに入った後に前記Ｉ／Ｏピンからカラムアドレスを取り込み前記Ｒｅａｄｙ／Ｂｕｓｙピンの出力をロウレベルとし，最初のページ読みだしにおいては，前記Ｒｅａｄｙ／Ｂｕｓｙピンの出力をハイレベルとした後にこの第２のモードにおいて取り込まれたカラムアドレスに対応する列から前記データレジスタの最終列まで順次前記データレジスタの内容を前記Ｉ／Ｏピンから外部に出力し，前記データレジスタの最終列まで出力が完了すると再び前記Ｒｅａｄｙ／Ｂｕｓｙピンの出力をロウレベルとし，その後のページ読みだしにおいては，選択された行が切り換ると前記Ｒｅａｄｙ／Ｂｕｓｙピンの出力をハイレベルとした後に前記第２の所定の列から順次前記データレジスタの内容を前記Ｉ／Ｏピンから外部に出力する制御手段」を具備するのに対して、刊行物１発明は、このような第１のモード及び第２のモードを制御する制御手段を具備していない点。
　
　そして、上記相違点４について検討すると、刊行物１発明の半導体記憶装置は、「アドレスピン（Ａ０〜Ａｉ）からカラムアドレスが入力され、最初のシリアル読み出しにおいては、入力されたカラムアドレスに対応する列から順次前記データレジスタの内容が前記Ｄｏｕｔピンから外部に出力され、その後のシリアル読み出しにおいても、選択された行が切り換ると前記入力されたカラムアドレスに対応する列から順次前記データレジスタの内容が前記Ｄｏｕｔピンから外部に出力される」ものに過ぎず、入力されたカラムアドレスを異ならせることにより、データレジスタの内容読み出しを開始する「入力されたカラムアドレスに対応する列」を変えることは可能であるとしても、ページが切り換わった時に、あらかじめ決まった第１、第２の所定のアドレスから読み出しを開始する訂正発明２のごとき「第１のモード」、「第２のモード」は存在せず、また、Ｒｅａｄｙ／Ｂｕｓｙピンへの状態出力も行っていない。よって、第１のモードと第２のモードを制御する「制御手段」は存在しない。
　そして、少なくとも、この相違点４は、刊行物１の開示から自明のものではなく、他の刊行物２ないし７に記載された技術的思想を併せ考慮しても、当業者が容易になしえたこととはいえない。
　したがって、訂正発明２は、刊行物１ないし７に記載された発明に基づいて当業者が容易に発明をすることができたものであるとはいえない。
　
（３−２）訂正発明３について
　刊行物１発明は、実質的に「制御装置」を備えた半導体記憶装置であるから、訂正発明３と刊行物１発明とは、
「マトリクス状に配列された複数のメモリセルと各列に対してデータを一時的に格納するデータレジスタとを有し，前記メモリセルの内の選択した行に並ぶページデータを前記データレジスタに格納し，前記データレジスタ内のデータを順次外部に出力するページ読みだしモ一ドを備える半導体記憶装置において，
　カラムアドレスを取り込み，最初のページ読みだしにおいては，この取り込まれたカラムアドレスに対応する列から前記データレジスタの最終列まで順次前記データレジスタの内容を外部に出力する制御装置を具備する半導体記憶装置。」
であることにおいて一致し、両者は以下の点で相違する。
（相違点１）メモリセルの構成
　訂正発明３のメモリセルアレイ（複数のメモリセル）は、「第１の所定の列に対応するメモリセルを有する本体セルの領域と前記第１の所定の列以降である第２の所定の列に対応するメモリセルを有する冗長セルの領域とを含むマトリクス状に配列された複数のメモリセル」であるのに対して、刊行物１発明のメモリセルアレイ（複数のメモリセル）は、あらかじめ決まった「第１の所定の列」や「第２の所定の列」が存在せず、「冗長セル」の領域も存在しない点。
（相違点２）入出力ピン
　訂正発明３は、「前記データレジスタ内のデータを順次I／Ｏピンから外部に出力」し、第１のモード及び第２のモードが「前記I／Ｏピンから入力されるコマンドコードによって指定され」、「前記I／Ｏピンからカラムアドレスが入力」されるのに対して、刊行物１発明は、データの出力はＤｏｕｔを用い、カラムアドレスを入力するにはアドレスピン（Ａ０〜Ａｉ）を用いており、また、モードの指定に「I／Ｏピン」を用いることもない点。
（相違点３）不揮発性
　訂正発明３は、「不揮発性半導体記憶装置」であるのに対して、刊行物１発明は、一般的な「半導体記憶装置」であって、刊行物１にはダイナミック型ＲＡＭ（ランダム・アクセス・メモリ）が開示されている点。
（相違点４）モードの存在
　訂正発明３は、「前記不揮発性半導体記憶装置を前記Ｉ／Ｏピンから入力されるコマンドコードによって指定される第１のモードに切り換えて，前記第１のモードを指定するコマンドコードが入力されて前記第１のモードに入った後に前記Ｉ／Ｏピンからカラムアドレスを取り込み，最初のページ読みだしにおいては，この第１のモードにおいて取り込まれたカラムアドレスに対応する列から前記データレジスタの最終列まで順次前記データレジスタの内容を前記Ｉ／Ｏピンから外部に出力し，その後のページ読みだしにおいては，選択された行が切り換わると前記第１の所定の列から順次前記データレジスタの内容を読み出し，
前記不揮発性半導体記憶装置を前記Ｉ／Ｏピンから入力されるコマンドコードによって指定される第２のモードに切り換えて，前記第２のモードを指定するコマンドコードが入力されて前記第２のモードに入った後に前記Ｉ／Ｏピンからカラムアドレスを取り込み，最初のページ読みだしにおいては，この第２のモードにおいて取り込まれたカラムアドレスに対応する列から前記データレジスタの最終列まで順次前記データレジスタの内容を前記Ｉ／Ｏピンから外部に出力し，その後のページ読みだしにおいては，選択された行が切り換わると前記第１の所定の列のアドレス以降である前記第２の所定の列から順に記憶された冗長メモリセルのデータを順次連続して読み出す制御装置」を具備するのに対して、刊行物１発明は、このような第１のモード及び第２のモードを制御する制御装置を具備していない点。
　
　そして、上記相違点４について検討すると、刊行物１発明の半導体記憶装置は、「アドレスピン（Ａ０〜Ａｉ）からカラムアドレスが入力され，最初のシリアル読み出しにおいては，入力されたカラムアドレスに対応する列から順次前記データレジスタの内容が前記Ｄｏｕｔピンから外部に出力され，その後のシリアル読み出しにおいても，選択された行が切り換ると前記入力されたカラムアドレスに対応する列から順次前記データレジスタの内容が前記Ｄｏｕｔピンから外部に出力される」ものに過ぎず、入力されたカラムアドレスを異ならせることにより、データレジスタの内容読み出しを開始する「入力されたカラムアドレスに対応する列」を変えることは可能であるとしても、ページが切り換わった時に、あらかじめ決まった第１、第２の所定のアドレスから読み出しを開始する訂正発明３のごとき「第１のモード」、「第２のモード」は存在せず、第１のモードと第２のモードを制御する「制御装置」は存在しない。
　そして、少なくとも、この相違点４は、刊行物１の開示から自明のものではなく、他の刊行物２ないし７に記載された技術的思想を併せ考慮しても、当業者が容易になしえたこととはいえない。
　したがって、訂正発明３は、刊行物１ないし７に記載された発明に基づいて当業者が容易に発明をすることができたものであるとはいえない。
　
（４）独立特許要件についてのまとめ
　以上のとおり、訂正発明１ないし３は、刊行物１ないし７に記載された発明に基づいて当業者が容易に発明をすることができたものであるとはいえず、また、他に訂正発明１ないし３が、特許出願の際独立して特許を受けることができないとする理由もないから、平成６年改正前の特許法第１２６条第３項に規定された独立特許要件を満たしている。
　
５．むすび
　以上のとおりであるから、本件訂正審判の請求は、平成６年改正前の特許法第１２６条第１項ないし第３項の規定に適合する。 
　よって、結論のとおり審決する。