【手続補正書】
【提出日】平成24年9月14日(2012.9.14)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
図４には、図２に示された縦型ＨＶＦＥＴ構造の（Ａ−Ａ′切断線に沿って取った）例示的な断面側面図が示されている。縦型ＨＶＦＥＴ３０は、Ｎ＋をドープされたシリコン基板２１上に形成されたＮ型シリコンからなる延長ドレイン領域２２を含む構造を有して示されている。基板２１は、高濃度にドープされて、ドレイン電極まで流通する電流に対する基板の抵抗を最小化する。このドレイン電極は、完成されたデバイスにおいて、基板の底部に位置する。１つの実施例において、延長ドレイン領域２２は、ピラー１０を含みかつ基板２１からシリコンウェハの最上面まで延在するエピタキシャル層の一部である。Ｐ型ボディ領域２３と、Ｐ型領域２６によって横方向に隔てられており、Ｎ＋をドープされたソース領域２４ａおよび２４ｂとは、エピタキシャル層の最上面近くに形成されている。理解されるように、Ｐ型ボディ領域２３は、延長ドレイン領域２２の上に配置されており、延長ドレイン領域２２を、Ｎ＋ソース領域２４ａおよび２４ｂならびにＰ型領域２６から縦方向に隔てる。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
別の実施例において、Ｐ型領域２６を（図４に示すように）Ｎ＋ソース領域２４ａと２４ｂとの間にピラー１０の横方向の幅に亘って配置するのではなく、Ｎ＋ソース領域とＰ型領域とを交互に、ピラー１０の最上部にピラー１０の横方向の長さに亘って形成してもよい。言い換えれば、図４に示されるような所与の断面図は、どこで断面が取られるかに応じて、ピラー１０の横方向の幅全体に亘って延在するＮ＋ソース領域２４か、Ｐ型領域２６かのいずれかを有するであろう。そのような実施例において、各Ｎ＋ソース領域２４は、両側に（ピラーの横方向の長さに沿って）Ｐ型領域２６が隣接している。同様に、各Ｐ型領域２６は、両側に（ピラーの横方向の長さに沿って）Ｎ＋ソース領域２４が隣接している。
【手続補正３】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
縦型高電圧電界効果トランジスタ（ＨＶＦＥＴ）であって、
ループレイアウトに配置された半導体材料からなるピラーを備え、前記ループレイアウトは、各々第１の幅を有する少なくとも２つの実質的に平行で実質的に線形のフィレット領域と、少なくとも２つの丸みのある領域とを有し、前記丸みのある領域は、前記第１の幅よりも狭い第２の幅を有し、前記ピラーの最上面または最上面の近くに第１の導電型のソース領域が配置されており、前記ピラーの中、前記ソース領域の下に第２の導電型のボディ領域が配置されており、さらに
前記ピラーの対向する側にそれぞれ配置された第１および第２の誘電体領域を備え、前記第１の誘電体領域は、前記ピラーによって横方向に囲まれており、前記第２の誘電体領域は、前記ピラーを横方向に囲んでおり、さらに
前記第１および第２の誘電体領域中にそれぞれ配置された第１および第２のフィールドプレートを備える、縦型ＨＶＦＥＴ。
【請求項２】
前記第１および第２の誘電体領域中にそれぞれ、前記ピラーの前記最上面にまたは前記最上面の近くに、前記ボディ領域に隣接して配置された第１および第２のゲート部材をさらに備え、前記第１および第２のゲート部材は、前記ボディ領域からゲート酸化物によって隔てられている、請求項１に記載の縦型ＨＶＦＥＴ。
【請求項３】
前記ピラーは、前記第１および第２のフィールドプレートの各々から、前記ピラーに沿ったすべての箇所で実質的に一定の第１の横方向距離を隔てられている、請求項１に記載の縦型ＨＶＦＥＴ。
【請求項４】
前記距離は、前記フィールドプレートを前記ピラーからそれぞれ隔てる前記第１および第２の誘電体領域の横方向の厚みと実質的に等しい、請求項３に記載の縦型ＨＶＦＥＴ。
【請求項５】
前記ピラーは、移行領域をさらに含み、各移行領域は、第２の横方向距離に亘って前記フィレット領域の一方の端部の前記第１の幅を前記第２の幅まで狭める少なくとも１つの先細になった端縁を有する、請求項１に記載の縦型ＨＶＦＥＴ。
【請求項６】
前記ピラーは、延長領域をさらに含み、各延長領域は、実質的に線形であり、前記第２の幅を有し、各延長領域は前記少なくとも２つの丸みのある領域のうち１つの一方の端部に結合される、請求項１に記載の縦型ＨＶＦＥＴ。
【請求項７】
前記第１および第２のゲート部材は、前記第１および第２のフィールドプレートから完全に絶縁されている、請求項２に記載の縦型ＨＶＦＥＴ。
【請求項８】
各移行領域は、１対の先細になった端縁を含む、請求項５に記載の縦型ＨＶＦＥＴ。
【請求項９】
前記少なくとも２つの丸みのある領域は、前記ループレイアウトの対向する端部に配置された１対の半円領域を含む、請求項１に記載の縦型ＨＶＦＥＴ。
【請求項１０】
縦型高電圧電界効果トランジスタ（ＨＶＦＥＴ）であって、
縦方向の厚みを有する半導体材料からなるピラーを備え、前記ピラーは、ループレイアウトに形成されており、前記ループレイアウトは、
１対の実質的に平行で実質的に線形のフィレット領域を含み、各前記フィレット領域は、第１の幅を有し、前記フィレット領域は、第１の横方向に延在し、さらに
１対の丸みのある先端領域を含み、前記丸みのある先端領域は、前記第１の幅よりも狭い第２の幅を有し、
前記ピラーの前記縦方向の厚みは、前記フィレット領域の前記第１の幅よりも少なくとも１２倍大きく、前記先端領域の前記第２の幅よりも少なくとも１５倍大きい、縦型ＨＶＦＥＴ。
【請求項１１】
前記ピラーは、各前記フィレット領域の各端部に移行領域をさらに含み、前記移行領域は、前記ピラーを前記第１の幅から前記第２の幅まで第１の横方向距離に亘って狭めている、請求項１０に記載の縦型ＨＶＦＥＴ。
【請求項１２】
前記移行領域は、少なくとも１つの先細になった端縁を有する、請求項１１に記載の縦型ＨＶＦＥＴ。
【請求項１３】
前記移行領域は、前記ピラーの対向する側に位置した１対の先細になった端縁を含む、請求項１１に記載の縦型ＨＶＦＥＴ。
【請求項１４】
各前記フィレット領域の各端部は、前記先端領域のうち１つの一方の端部と、前記第１の幅から前記第２の幅への急な段移行で直接結合されている、請求項１０に記載の縦型ＨＶＦＥＴ。
【請求項１５】
前記ピラーは、前記移行領域の端部を前記先端領域のうち１つの一方の端部と結合する実質的に線形の延長領域をさらに含み、前記延長領域は、第２の横方向距離に亘って延在する前記第２の幅を有する、請求項１１に記載の縦型ＨＶＦＥＴ。
【請求項１６】
前記１対の丸みのある先端領域の各々は、半円形状を有し、前記１対の丸みのある先端領域の各々は、前記ループレイアウトの対向する端部に配置されている、請求項１０に記載の縦型ＨＶＦＥＴ。
【請求項１７】
前記ループレイアウトは、レーストラック形状に形成されている、請求項１０に記載の縦型ＨＶＦＥＴ。
【請求項１８】
縦型高電圧電界効果トランジスタ（ＨＶＦＥＴ）であって、
第１の導電型の基板上に形成された半導体材料からなるピラーを備え、前記ピラーは、縦方向の厚みを有し、ループレイアウトに形成されており、前記ループレイアウトは、
１対の実質的に平行で実質的に線形のフィレット領域を含み、各前記フィレット領域は、第１の幅を有し、前記フィレット領域は、第１の横方向に延在し、さらに
１対の半円形先端領域を含み、前記先端領域は、前記第１の幅よりも狭い第２の幅を有し、
前記ピラーは、前記ピラーの最上面にまたは最上面の近くに配置された前記第１の導電型のソース領域と、前記ピラーの中、前記ソース領域の下に配置された第２の導電型のボディ領域と、前記ボディ領域から前記基板まで縦に延在する前記第１の導電型の延長ドレイン領域とをさらに含み、前記縦型ＨＶＦＥＴは、さらに
前記ピラーの対向する側にそれぞれ配置された第１および第２の誘電体領域を備え、前記第１の誘電体領域は、前記ピラーによって横方向に囲まれており、前記第２の誘電体領域は、前記ピラーを横方向に囲んでおり、さらに
前記第１および第２の誘電体領域中にそれぞれ配置された第１および第２のフィールドプレートを備え、前記ピラーは、前記第１および第２のフィールドプレートの各々から、前記ピラーに沿ってすべての箇所で実質的に一定の距離を隔てられている、縦型ＨＶＦＥＴ。
【請求項１９】
前記ループレイアウトは、レーストラック形状に形成されている、請求項１８に記載の縦型ＨＶＦＥＴ。
【請求項２０】
前記第１の幅の範囲は、２．４−３．０μｍ幅である、請求項１８に記載の縦型ＨＶＦＥＴ。
【請求項２１】
前記第２の幅の範囲は、１．５−２．２μｍ幅である、請求項１８に記載の縦型ＨＶＦＥＴ。
【請求項２２】
前記ピラーは、前記フィレット領域の前記第１の幅よりも少なくとも１２倍大きく、かつ前記先端領域の前記第２の幅よりも少なくとも１５倍大きい縦方向の厚みを有する、請求項１８に記載の縦型ＨＶＦＥＴ。
【請求項２３】
前記ピラーは、移行領域をさらに含み、各前記移行領域は、第１の横方向距離に亘って前記フィレット領域の前記第１の幅を前記第２の幅まで狭める少なくとも１つの先細になった端縁を有する、請求項１８に記載の縦型ＨＶＦＥＴ。
【請求項２４】
前記ピラーは、延長領域をさらに含み、各前記延長領域は、前記第２の幅を有し、前記移行領域のうち対応する１つを前記先端領域の一方の端部と結合する、請求項２３に記載の縦型ＨＶＦＥＴ。
【請求項２５】
縦型高電圧電界効果トランジスタ（ＨＶＦＥＴ）であって、
閉じたループレイアウトに配置された半導体材料からなるピラーを備え、前記ループレイアウトは、各々第１の幅を有する少なくとも２つの実質的に平行で実質的に線形のフィレット領域と、少なくとも２つの丸みのある領域とを有し、前記丸みのある領域は、前記第１の幅よりも狭い第２の幅を有し、前記ピラーの最上面または最上面の近くに第１の導電型のソース領域が配置されており、さらに
前記ピラーの対向する側にそれぞれ配置された第１および第２の誘電体領域を備え、前記第１の誘電体領域は、前記ピラーによって横方向に囲まれており、前記第２の誘電体領域は、前記ピラーを横方向に囲んでおり、さらに
前記第１および第２の誘電体領域中にそれぞれ配置された第１および第２のフィールドプレートを備える、縦型ＨＶＦＥＴ。
【請求項２６】
前記ピラーの中、前記ソース領域の下に配置される、第２の導電型のボディ領域をさらに備える、請求項２５に記載の縦型ＨＶＦＥＴ。
【請求項２７】
前記ループレイアウトは、レーストラック形状に形成されている、請求項２５に記載の縦型ＨＶＦＥＴ。
【請求項２８】
前記ピラーの中、基板より上に配置される第１導電型の延長ドレイン領域をさらに含み、前記ボディ領域は前記ソース領域を前記延長ドレイン領域から縦方向に分離する、請求項２６に記載の縦型ＨＶＦＥＴ。
【請求項２９】
前記第１および第２の誘電体領域中にそれぞれ、前記ピラーの前記最上面にまたは前記最上面の近くに、前記ボディ領域に隣接して配置された第１および第２のゲート部材をさらに備え、前記第１および第２のゲート部材は、前記ボディ領域からゲート酸化物によって隔てられている、請求項２６に記載の縦型ＨＶＦＥＴ。
【請求項３０】
前記ピラーは、前記第１および第２のフィールドプレートの各々から、前記ピラーに沿ったすべての箇所で実質的に一定の第１の横方向距離を隔てられている、請求項２５に記載の縦型ＨＶＦＥＴ。
【請求項３１】
前記第１の横方向距離は、前記フィールドプレートを前記ピラーからそれぞれ隔てる前記第１および第２の誘電体領域の横方向の厚みと実質的に等しい、請求項３０に記載の縦型ＨＶＦＥＴ。