【手続補正書】
【提出日】平成24年4月24日(2012.4.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板上に第１導電型チャネルＭＯＳＦＥＴと第２導電型チャネルＭＯＳＦＥＴを備える半導体装置の製造方法であって、
前記半導体基板の第１導電型チャネルＭＯＳＦＥＴ形成領域および第２導電型チャネルＭＯＳＦＥＴ形成領域にゲート絶縁膜を形成する工程と、
前記第１導電型チャネルＭＯＳＦＥＴ形成領域に形成された前記ゲート絶縁膜の上に開口部を有し、かつ、前記第２導電型チャネルＭＯＳＦＥＴ形成領域に形成された前記ゲート絶縁膜を覆うマスクを形成する工程と、
前記第１導電型チャネルＭＯＳＦＥＴ形成領域に位置する前記ゲート絶縁膜上、および第２導電型チャネルＭＯＳＦＥＴ形成領域に形成された前記マスク上に第１の金属層を形成する工程と、
前記第１導電型チャネルＭＯＳＦＥＴ形成領域に形成された前記ゲート絶縁膜中に、前記第１の金属層を形成する金属を熱処理により拡散させる工程と、
を含む、半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置の製造方法
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】変更
【補正の内容】
【００４６】
なお本発明による半導体装置は、上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、上記実施形態ではＮチャネルＭＯＳＦＥＴの高誘電率膜１８中にＬａを拡散させ、ＰチャネルＭＯＳＦＥＴの高誘電率膜１８中にはＬａを拡散させない実施形態を例示した。しかし、ＰチャネルＭＯＳＦＥＴの高誘電率膜１８中にＡｌを拡散させ、ＮチャネルＭＯＳＦＥＴの高誘電率膜１８中にはＡｌを拡散させない構成についても本発明は有効である。この場合には、ＮチャネルＭＯＳＦＥＴ形成領域の高誘電率膜１８をシリコン酸化膜からなるハードマスクで覆い、全面にＡｌ膜またはＡｌ２Ｏ３膜を形成した後、熱処理により、ＰチャネルＭＯＳＦＥＴの高誘電率膜１８中にＡｌを拡散させればよい。これにより、ＮチャネルＭＯＳＦＥＴの閾値電圧の上昇を防ぎつつ、ＰチャネルＭＯＳＦＥＴの閾値電圧の制御を確実に行うことができることは言うまでもない。上記実施形態によれば、以下の発明が開示されている。
（付記１）
半導体基板上に第１導電型チャネルＭＯＳＦＥＴと第２導電型チャネルＭＯＳＦＥＴを備える半導体装置の製造方法であって、
前記半導体基板の第１導電型チャネルＭＯＳＦＥＴ形成領域および第２導電型チャネルＭＯＳＦＥＴ形成領域にゲート絶縁膜を形成する工程と、
前記第１導電型チャネルＭＯＳＦＥＴ形成領域に形成された前記ゲート絶縁膜の上に開口部を有し、かつ、前記第２導電型チャネルＭＯＳＦＥＴ形成領域に形成された前記ゲート絶縁膜を覆うマスクを形成する工程と、
前記第１導電型チャネルＭＯＳＦＥＴ形成領域に位置する前記ゲート絶縁膜上、および第２導電型チャネルＭＯＳＦＥＴ形成領域に形成された前記マスク上に第１の金属層を形成する工程と、
前記第１導電型チャネルＭＯＳＦＥＴ形成領域に形成された前記ゲート絶縁膜中に、前記第１の金属層を形成する金属を熱処理により拡散させる工程と、
を含む、半導体装置の製造方法。
（付記２）
付記１に記載の半導体装置の製造方法において、
前記ゲート絶縁膜を形成する工程は、
第１の絶縁膜を形成する工程と、
前記第１の絶縁膜よりも誘電率の高い第２の絶縁膜を形成する工程と、
からなる半導体装置の製造方法。
（付記３）
付記１または２に記載の半導体装置の製造方法において、
前記第１導電型チャネルＭＯＳＦＥＴ形成領域および前記第２導電型チャネルＭＯＳＦＥＴ形成領域から、余剰の前記第１の金属層を除去する工程と、
前記第２導電型チャネルＭＯＳＦＥＴ形成領域から前記マスクを除去する工程と、
をさらに含む、半導体装置の製造方法。
（付記４）
付記３に記載の半導体装置の製造方法において、
前記半導体基板の前記第１導電型チャネルＭＯＳＦＥＴ形成領域および前記第２導電型チャネルＭＯＳＦＥＴ形成領域における前記ゲート絶縁膜上に、第１の金属層と異なる金属からなる第２の金属層を形成する工程と、
前記第２の金属層上に、シリコン層を形成する工程と、
をさらに含む、半導体装置の製造方法。
（付記５）
付記１乃至４いずれかに記載の半導体装置の製造方法において、
前記マスクは、ＳｉＯ２、シリコン窒化膜、及びアモルファスカーボンからなる群から選択される少なくとも一つである半導体装置の製造方法。
（付記６）
付記１乃至５いずれかに記載の半導体装置の製造方法において、
前記マスクを形成する工程は、
前記第１導電型チャネルＭＯＳＦＥＴ形成領域および前記第２導電型チャネルＭＯＳＦＥＴ形成領域における前記ゲート絶縁膜上全面に、前記マスクの構成材料からなる膜を形成する工程と、
前記膜の全面を覆うレジストを形成する工程と、
前記第１導電型チャネルＭＯＳＦＥＴ形成領域における前記レジストに開口部を形成し、前記膜を露出する工程と、
前記レジストの開口部から露出した前記膜を除去し、前記第１導電型チャネルＭＯＳＦＥＴ形成領域の前記ゲート絶縁膜を露出する工程と、
前記レジストをウエット処理により除去する工程と、
を含む半導体装置の製造方法。
（付記７）
付記１乃至６いずれかに記載の半導体装置の製造方法において、
前記ゲート絶縁膜を形成する工程の前に、
前記半導体基板の前記第１導電型チャネルＭＯＳＦＥＴ形成領域および前記第２導電型チャネルＭＯＳＦＥＴ形成領域にシリコン酸窒化膜を形成する工程を含む、半導体装置の製造方法。
（付記８）
付記１乃至７いずれかに記載の半導体装置の製造方法において、
前記第１導電型チャネルＭＯＳＦＥＴはＮチャネルＭＯＳＦＥＴであり、
前記第２導電型チャネルＭＯＳＦＥＴはＰチャネルＭＯＳＦＥＴであり、
前記第１の金属膜は、Ｌａ、Ｄｙ、Ｌａ２Ｏ３、及びＤｙ２Ｏ３からなる群から選択される少なくとも一つである半導体装置の製造方法。
（付記９）
付記１乃至８いずれかに記載の半導体装置の製造方法において、
前記ゲート絶縁膜は、ＨｆＯ２またはＺｒＯ２である半導体装置の製造方法。
（付記１０）
付記１乃至９いずれかに記載の半導体装置の製造方法において、
前記第２の金属層は、ＴｉＮ、Ｗ、ＴａＮ、ＴａＳｉＮ、Ｒｕ、ＴｉＡｌ、及びＡｌからなる群から選択される少なくとも一つである半導体装置の製造方法。
（付記１１）
半導体基板上に第１導電型チャネルＭＯＳＦＥＴと第２導電型チャネルＭＯＳＦＥＴを備える半導体装置であって、
前記第１導電型チャネルＭＯＳＦＥＴは、
前記半導体基板の上に第１の金属を含有する第１のゲート絶縁膜と、
前記第１のゲート絶縁膜の上に設けられた第２の金属からなる金属ゲート電極と、を備え、
前記第１のゲート絶縁膜中における前記第１の金属の濃度は、前記第１のゲート絶縁膜と前記第２の金属からなる金属ゲート電極との界面から前記半導体基板に向かって減少し、かつ前記第１のゲート絶縁膜中に極大値を持つプロファイルを有し、
前記第２導電型チャネルＭＯＳＦＥＴは、
前記半導体基板の上に形成された第２のゲート絶縁膜と、
前記ゲート絶縁膜の上に設けられた第２の金属からなる金属ゲート電極と、を備える半導体装置。
（付記１２）
付記１１に記載の半導体装置において、
前記第１導電型チャネルＭＯＳＦＥＴにおける前記第１のゲート絶縁膜は、
前記半導体基板上に設けられた第１の絶縁膜と、
前記第１の絶縁膜上に設けられ前記第１の絶縁膜よりも誘電率の高い第２の絶縁膜と、からなり、
前記第１の金属の濃度は、前記第２の絶縁膜中において、前記第２の絶縁膜と前記金属ゲート電極との界面から前記第１の絶縁膜に向かって減少し、前記第２の絶縁膜と前記第１の絶縁膜との界面において上昇して極大値を形成するプロファイルを有する、半導体装置。
（付記１３）
付記１１または１２に記載の半導体装置において、
前記第２導電型チャネルＭＯＳＦＥＴにおける前記第２のゲート絶縁膜は、
前記半導体基板上に設けられた第１の絶縁膜と、
前記第１の絶縁膜上に設けられ前記第１の絶縁膜よりも誘電率の高い第２の絶縁膜と、からなり、かつ前記第１の金属を含まないことを特徴とする半導体装置。
（付記１４）
付記１１乃至１３いずれかに記載の半導体装置において、
前記第１導電型チャネルＭＯＳＦＥＴはＮチャネルＭＯＳＦＥＴであり、
前記第２導電型チャネルＭＯＳＦＥＴはＰチャネルＭＯＳＦＥＴであり、
前記第１の金属は、Ｌａ、Ｄｙ、Ｌａ２Ｏ３、及びＤｙ２Ｏ３からなる群から選択される少なくとも一つである半導体装置。
（付記１５）
付記１１乃至１４いずれかに記載の半導体装置において、
前記第１および第２のゲート絶縁膜は、ＨｆＯ２またはＺｒＯ２である半導体装置。
（付記１６）
付記１１乃至１５いずれかに記載の半導体装置において、
前記第２の金属は、ＴｉＮ、Ｗ、ＴａＮ、ＴａＳｉＮ、Ｒｕ、ＴｉＡｌ、及びＡｌからなる群から選択される少なくとも一つである半導体装置。