【事件の表示】
　特願２００２−５８４３３３「強誘電体メモリおよびその動作方法」拒絶査定不服審判事件〔平成１４年１０月３１日国際公開、ＷＯ０２／８６９０５、平成１７年　２月　３日国内公表、特表２００５−５０３６３２〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、２００２年４月１５日（特許法第４１条に基づく優先権主張　平成１３年４月１９日）を国際出願日とする出願であって、平成１９年２月２７日付けで手続補正がなされ、同年１１月９日付けで拒絶査定がなされ、これに対し、同年１１月２８日に拒絶査定不服審判が請求されものである。
　
第２．本願発明について　　
　本願の請求項１〜１６に係る発明は、平成１９年２月２７日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１〜１６に記載されている事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下「本願発明」という。）は、請求項１に記載されている事項により特定される以下のとおりのものである。
　「【請求項１】
　強誘電体キャパシタを有するメモリセルがマトリックス状に配置されたメモリセルアレイと、
　前記強誘電体キャパシタに高い電圧を印加した場合には分極反転を生じるとともに、前記強誘電体キャパシタに低い電圧を印加した場合には実質的に分極反転を生じないような所定のパルス幅を有するパルスを前記メモリセルに印加するためのパルス印加手段とを備え、
　データの書き込み時および読み出し時の少なくともいずれか一方の時に、選択されたメモリセルには、前記所定のパルス幅を有する高い電圧のパルスを印加するとともに、非選択のメモリセルには、前記所定のパルス幅を有する低い電圧のパルスを前記パルス印加手段により印加し、
　前記パルス印加手段により印加されるパルスの所定のパルス幅は、前記選択されたメモリセルに印加する高い電圧と前記非選択のメモリセルに印加する低い電圧とをそれぞれ所定の値に決めた状態で、前記選択されたメモリセルには分極反転を生じるとともに、前記非選択のメモリセルには実質的に分極反転が生じないような、パルス幅を選択することにより設定されている、強誘電体メモリ。」
　
第３．引用刊行物に記載された発明
１．引用例１（特開平８−２７３３７１号公報）
（１）本願の優先権主張の日前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された特開平８−２７３３７１号公報（以下「引用例１」という。）には、図２８〜３０とともに、以下の記載がある。（なお、下線は当合議体にて付したものである。以下同じ。）
　
　「【０００１】
【産業上の利用分野】本発明は、電子回路等に使われる固体型記録装置に係り、特に固体型記録装置として強誘電体メモリとその駆動法及び製造方法に関する。
【０００２】
【従来の技術】一般に、多用されるようになった電子機器において、特にコンピュータと画像装置を利用する際に、高密度で高性能な記録装置が要求されている。このような要求に対して、従来、磁気テープ、フロッピーディスク、光磁気ディスク等の外部記録装置若しくは、半導体メモリ装置、例えばＤＲＡＭ、ＳＲＡＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリ等により対応している。
【０００３】しかし、現在実現しつつあるマルチメディアとコンピュータとの融合により、記録装置として、読み出しにより記憶された情報が消去されない不揮発性を有し、高速、低電圧で駆動し、機械的な動作をしない駆動レスの固体メモリで、さらに高性能でコンパクトなメモリ装置が必要とされている。しかし、このような要求を従来のメモリ装置では満たすことができず、種々の問題を抱えている。」
　「【０００９】
これに対して、ＵＳＰ５，０６０，１９１号に開示されているメモリ装置は、図２９に示されるように、強誘電体材料８３で単純マトリックス構造を作り、読み出しドライブ回路８４，８５で信号検出する方式である。このような単純マトリックスで構成されたメモリ装置の大きな問題は、選択しなかった他のセルに影響を与えることである
【００１０】例えば、あるセルを選択し、そのセルに書き込み／読み出しを行なう際に、電圧Ｖａを印加すると、選択セルの入力側／出力側の電極ラインに接続されている選択しない非選択セルにも、その電圧のＶａ／２が印加されてしまう。従って、セル数が大きくなるにつれて、影響される非選択セルの数が増加する。
【００１１】
そこで、ＵＳＰ５，０６０，１９１号では、選択セルに対する印加電圧Ｖａに対して、例えば、Ｖａ／３を非選択セルに印加されるよう工夫して、書き込み動作を行なう。
かし、書き込み時に選択セルの分極反転に必要な電圧Ｖａを印加すると、非選択セルの分極状態は、Ｖａ／３の電圧ですら多数回の印加により破壊されてしまう。
　「【００１４】
【発明が解決しようとする課題】しかし、前述した従来の強誘電体メモリの欠点として、まず、図２８に示した半導体素子との組み合わせでは、その実現性は比較的容易であるが、半導体基板上にスイッチング素子やＦＥＴを形成するため、集積度や製造コストは、従来のＤＲＡＭと変わらない。
【００１５】
また、図２９に示した単純マトリックス構成の強誘電体メモリは、書き込み時に、強誘電体セルの分極破壊に対する保証を具体的に開示していない。図３０に示した容量変化を使用する方法は、単純マトリックスに適用した場合、書き込み時には、図２９に示す構成の問題をそのまま抱える。また読み出し時においても、Ｓ／Ｎ比を良く読み出しを行なおうとすると、読み出し電圧Ｖｂを、ある程度、高い電圧にしなければならず、この様な印加を多数回行うと、強誘電体セルに分極の変化が起こり、非破壊読み出しにはならない
　
（２）ここにおいて、図２９に示されている従来技術に係る「単純マトリックス構成の強誘電体メモリ」についてみると、当該強誘電体メモリには、図２８に示されたものと同様に、強誘電体キャパシタを有するメモリセルがマトリックス状に配置されたメモリセルアレイが備えられていることは当業者にとって自明である。
　
　また、強誘電体キャパシタへの書き込み電圧の印加は、当該書き込み電圧を短時間だけ印加すること、すなわち書き込み電圧のパルスを印加することにより行われることは当業者における技術常識である。
　そして、そのような技術常識に基づいて「そこで、ＵＳＰ５，０６０，１９１号では、選択セルに対する印加電圧Ｖａに対して、例えば、Ｖａ／３を非選択セルに印加されるよう工夫して、書き込み動作を行なう。」（００１１段落）という記載を解釈すると、「選択セルに対する印加電圧Ｖａに対して、例えば、Ｖａ／３を非選択セルに印加されるよう工夫して、書き込み動作を行なう。」とは、選択メモリセルの強誘電体キャパシタには電圧Ｖａのパルスを印加するとともに、非選択メモリセルのキャパシタには電圧Ｖａ／３のパルスを印加することにより書き込みを行うことを意味するものであると解される。
　また、電圧のパルスを印加するためには、パルス印加手段が必要なことは、当業者にとって自明である。
　
（３）以上を総合すると、引用例１には、従来技術として、以下の発明（以下「引用発明」という。）が記載されているものと認められる。
　「強誘電体キャパシタを有するメモリセルがマトリックス状に配置されたメモリセルアレイと、パルス印加手段とを備え、
　前記パルス印加手段により、選択メモリセルの強誘電体キャパシタには電圧Ｖａのパルスを印加するとともに、非選択メモリセルの強誘電体キャパシタには電圧Ｖａ／３のパルスを印加することにより書き込みを行う強誘電体メモリ。」
　
２．引用例２（国際公開９９／００７９８号パンフレット）
　本願の優先権主張の日前に頒布され、原査定の根拠となった拒絶の理由において引用された国際公開９９／００７９８号パンフレット（以下「引用例２」という。）には、図７とともに以下の記載がある。
　
　「次に、本発明者らの実験で明らかになった強誘電体キャパシタの分極の書き込み，書き換えの際の印加電圧や温度に対する依存特性について説明する。
　図７は、書き込み，
書き換え動作時における電圧信号のパルス幅に対する分極差Ｐｎｖの変化について調べた結果を示す図である
同図において、横軸は、強誘電体キャパシタの両電極間に印加されるパルス信号のパルス幅（時間）を示し、縦軸は分極差Ｐｎｖを示す
　
　また、図７には、強誘電体キャパシタに印加する電圧及びパルス幅と分極差との関係を表すグラフが記載されており、同グラフからは、強誘電体キャパシタに印加するパルス幅を十分短くすることにより、高い電圧を印加した場合には分極反転を生じるが、低い電圧を印加した場合には分極反転をほとんど生じないことが見て取れる。
　
３．引用例３（国際公開９９／２６２５２号パンフレット）
　本願の優先権主張の日前に頒布され、原査定の根拠となった拒絶の理由において引用された国際公開９９／２６２５２号パンフレット（以下「引用例３」という。）には、図１０及び図１１とともに、以下の記載がある。
　
　「
つぎに、１回のディスターブパルスによるスイッチング電荷量の減少を低く抑えるため、パルス幅の依存性と電源電圧Ｖ
ＣＣ
の依存性を調べて最適値を検討した
図１０は、電源電圧が３．３Ｖの場合（Ａ）と、５Ｖの場合（Ｂ）において、１回のディスターブパルス（分極方向と反対方向）を印加することによりどれだけ蓄積電荷量が減少するかを、パルス幅を変化させて測定したものである。その結果、パルス幅を長くすることにより、減少が大きくなっていることが分る。Ｖ
ＣＣ
＝３．３Ｖ、パルス幅１０
−７
秒以下ではディスターブ（電荷量の減少）が非常に小さくなっていることが分る。
　
第４．本願発明と引用発明との対比
１．引用文献の「電圧Ｖａ」及び「電圧Ｖａ／３」は、各々本願発明の「高い電圧」、「低い電圧」に相当する。
　また、引用発明は、「前記パルス印加手段により、選択メモリセルの強誘電体キャパシタには電圧Ｖａのパルスを印加するとともに、非選択メモリセルの強誘電体キャパシタには電圧Ｖａ／３のパルスを印加することにより書き込みを行う」ものであるから、引用発明における「選択メモリセルの強誘電体キャパシタに」印加する「電圧Ｖａのパルス」のパルス幅は、当然「強誘電体キャパシタ」に分極反転を生じさせる所定の幅を有しているものと認められる。
　したがって、引用発明の「強誘電体キャパシタを有するメモリセルがマトリックス状に配置されたメモリセルアレイと、パルス印加手段とを備え」という構成は、本願発明の「強誘電体キャパシタを有するメモリセルがマトリックス状に配置されたメモリセルアレイと、　前記強誘電体キャパシタに高い電圧を印加した場合には分極反転を生じるとともに、前記強誘電体キャパシタに低い電圧を印加した場合には実質的に分極反転を生じないような所定のパルス幅を有するパルスを前記メモリセルに印加するためのパルス印加手段とを備え」という構成に対応しており、両者は、「強誘電体キャパシタを有するメモリセルがマトリックス状に配置されたメモリセルアレイと、　前記強誘電体キャパシタに高い電圧を印加した場合には分極反転を生じるような所定のパルス幅を有するパルスを前記メモリセルに印加するためのパルス印加手段とを備え」る構成である点で一致し、本願発明では、「所定のパルス幅」が、「前記強誘電体キャパシタに高い電圧を印加した場合には分極反転を生じるとともに、前記強誘電体キャパシタに低い電圧を印加した場合には実質的に分極反転を生じないような」パルス幅であるのに対して、引用発明では、「パルス」の幅が、「選択メモリセル」の強誘電体キャパシタに対して高い電圧である「Ｖａ」を印加した場合には本願発明と同様に分極反転を生じるものではあるが、「非選択メモリセル」に対して低い電圧である「１／３Ｖａ」を印加した場合に、実質的に分極反転を生じないようなパルス幅であることが特定されていない点で相違する。
　
２．引用発明の「選択メモリセル」、「非選択メモリセル」は、各々本願発明の「選択されたメモリセル」、「非選択のメモリセル」に相当する。
　したがって、上記１．において検討したとおり、本願発明では、「所定のパルス幅」が、「前記強誘電体キャパシタに高い電圧を印加した場合には分極反転を生じるとともに、前記強誘電体キャパシタに低い電圧を印加した場合には実質的に分極反転を生じないような」パルス幅であるのに対して、引用発明では、「パルス」の幅が、「選択メモリセル」の強誘電体キャパシタに対して高い電圧である「Ｖａ」を印加した場合には本願発明と同様に分極反転を生じるものではあるが、「非選択メモリセル」に対して低い電圧である「１／３Ｖａ」を印加した場合に、実質的に分極反転を生じないようなパルス幅であることが特定されていない点は別として、引用発明の「前記パルス印加手段により、選択メモリセルの強誘電体キャパシタには分極反転を生じさせるための電圧Ｖａのパルスを印加するとともに、非選択メモリセルの強誘電体キャパシタには電圧Ｖａ／３のパルスを印加することにより書き込みを行う」という構成は、本願発明の「データの書き込み時および読み出し時の少なくともいずれか一方の時に、選択されたメモリセルには、前記所定のパルス幅を有する高い電圧のパルスを印加するとともに、非選択のメモリセルには、前記所定のパルス幅を有する低い電圧のパルスを前記パルス印加手段により印加し」という構成に相当する。
　
３．以上のことを踏まえると、本願発明と引用発明とは、
　「強誘電体キャパシタを有するメモリセルがマトリックス状に配置されたメモリセルアレイと、
　前記強誘電体キャパシタに高い電圧を印加した場合には分極反転を生じるような所定のパルス幅を有するパルスを前記メモリセルに印加するためのパルス印加手段とを備え、
　データの書き込み時および読み出し時の少なくともいずれか一方の時に、選択されたメモリセルには、前記所定のパルス幅を有する高い電圧のパルスを印加するとともに、非選択のメモリセルには、前記所定のパルス幅を有する低い電圧のパルスを前記パルス印加手段により印加する強誘電体メモリ。」
　
　である点で一致し、次の点で相違する。
（相違点１）
　本願発明では、「所定のパルス幅」が、「前記強誘電体キャパシタに高い電圧を印加した場合には分極反転を生じるとともに、前記強誘電体キャパシタに低い電圧を印加した場合には実質的に分極反転を生じないような」パルス幅であるのに対して、引用発明では、「パルス」の幅が、「選択メモリセル」の強誘電体キャパシタに対して高い電圧である「Ｖａ」を印加した場合には本願発明と同様に分極反転を生じるものではあるが、「非選択メモリセル」に対して低い電圧である「１／３Ｖａ」を印加した場合に、実質的に分極反転を生じないようなパルス幅であることが特定されていない点。
　
（相違点２）
　本願発明は、「前記パルス印加手段により印加されるパルスの所定のパルス幅は、前記選択されたメモリセルに印加する高い電圧と前記非選択のメモリセルに印加する低い電圧とをそれぞれ所定の値に決めた状態で、前記選択されたメモリセルには分極反転を生じるとともに、前記非選択のメモリセルには実質的に分極反転が生じないような、パルス幅を選択することにより設定されている」のに対して、引用発明はそのような構成を備えていない点。
　
第５．相違点についての当審の判断
１．相違点１及び２は互いに関連するものであるから、まとめて検討する。
　まず、相違点２に相当する本願発明の「前記パルス印加手段により印加されるパルスの所定のパルス幅は、前記選択されたメモリセルに印加する高い電圧と前記非選択のメモリセルに印加する低い電圧とをそれぞれ所定の値に決めた状態で、前記選択されたメモリセルには分極反転を生じるとともに、前記非選択のメモリセルには実質的に分極反転が生じないような、パルス幅を選択することにより設定されている」という構成についてみると、本願発明は方法の発明ではなく物の発明であるから、「前記選択されたメモリセルには分極反転を生じるとともに、前記非選択のメモリセルには実質的に分極反転が生じないような」「前記選択されたメモリセルに印加する高い電圧と前記非選択のメモリセルに印加する低い電圧」及び「所定のパルス幅」を決定するに際し、本願発明のように「前記選択されたメモリセルに印加する高い電圧と前記非選択のメモリセルに印加する低い電圧とをそれぞれ所定の値に決めた状態で、前記選択されたメモリセルには分極反転を生じるとともに、前記非選択のメモリセルには実質的に分極反転が生じないような、パルス幅を選択する」することにより決定するか、「パルス幅」を所定の値に決めた状態で、「前記選択されたメモリセルには分極反転を生じるとともに、前記非選択のメモリセルには実質的に分極反転が生じないような」「前記選択されたメモリセルに印加する高い電圧と前記非選択のメモリセルに印加する低い電圧」を選択することにより決定するか、あるいは「前記選択されたメモリセルには分極反転を生じるとともに、前記非選択のメモリセルには実質的に分極反転が生じないような」「前記選択されたメモリセルに印加する高い電圧と前記非選択のメモリセルに印加する低い電圧」及び「パルス幅」の双方を選択することにより決定するかという、決定に至るまでの手順の相違は、物としてみた場合には相違点とはならない（最終的にできた物においては、互いに区別することができない）ことが明らかである。
　
　したがって、そのような前提に基づいて相違点１及び２を分析すると、物の発明である本願発明と引用発明との相違は、要するに、相違点１、すなわち、本願発明では、「所定のパルス幅」が、「前記強誘電体キャパシタに高い電圧を印加した場合には分極反転を生じるとともに、前記強誘電体キャパシタに低い電圧を印加した場合には実質的に分極反転を生じないような」パルス幅であるのに対して、引用発明では、「パルス」の幅が、「選択メモリセル」の強誘電体キャパシタに対して高い電圧である「Ｖａ」を印加した場合には本願発明と同様に分極反転を生じるものではあるが、「非選択メモリセル」に対して低い電圧である「１／３Ｖａ」を印加した場合に、実質的に分極反転を生じないようなパルス幅であることが特定されていないという相違に帰着するものと認められる。
　
２．そこで、この相違について検討すると、引用発明のような、いわゆる単純マトリックス型の強誘電体メモリにおいて、非選択メモリセルに印加する電圧を、選択メモリに印加する電圧の１／３程度の低い電圧としても、多数回の印加により最終的に分極状態が反転して記憶された情報が破壊されてしまうという問題点が存在することは、例えば、引用例１に「そこで、ＵＳＰ５，０６０，１９１号では、選択セルに対する印加電圧Ｖａに対して、例えば、Ｖａ／３を非選択セルに印加されるよう工夫して、書き込み動作を行なう。また読み出しは、低インピーダンスの電圧を読み出して、非選択セルからのノイズをカットしている。しかし、書き込み時に選択セルの分極反転に必要な電圧Ｖａを印加すると、非選択セルの分極状態は、Ｖａ／３の電圧ですら多数回の印加により破壊されてしまう。」（００１１段落）、「【発明が解決しようとする課題】・・・また、図２９に示した単純マトリックス構成の強誘電体メモリは、書き込み時に、強誘電体セルの分極破壊に対する保証を具体的に開示していない。図３０に示した容量変化を使用する方法は、単純マトリックスに適用した場合、書き込み時には、図２９に示す構成の問題をそのまま抱える。また読み出し時においても、Ｓ／Ｎ比を良く読み出しを行なおうとすると、読み出し電圧Ｖｂを、ある程度、高い電圧にしなければならず、この様な印加を多数回行うと、強誘電体セルに分極の変化が起こり、非破壊読み出しにはならない。」（００１４段落〜００１５段落）と記載されているように、当業者において周知である。
　
　したがって、引用発明に接した当業者であれば、非選択メモリセルに印加する電圧を、選択メモリに印加する電圧の１／３程度の低い電圧としても、多数回の印加により最終的に分極状態が反転して記憶された情報が破壊されてしまうという問題点が存在することを直ちに察知し得たものと認められる。
　
３．また、一般に、強誘電体キャパシタにおいて、印加する電圧のパルス幅を短くすれば、強誘電体キャパシタに高い電圧を印加した場合には分極反転を生じ、低い電圧を印加した場合には分極反転をほとんど生じないことも、例えば、引用例２の図７、並びに引用例３の図１０及び明細書の「つぎに、１回のディスターブパルスによるスイッチング電荷量の減少を低く抑えるため、パルス幅の依存性と電源電圧ＶＣＣの依存性を調べて最適値を検討した。その結果を図１０〜１１に示す。図１０は、電源電圧が３．３Ｖの場合（Ａ）と、５Ｖの場合（Ｂ）において、１回のディスターブパルス（分極方向と反対方向）を印加することによりどれだけ蓄積電荷量が減少するかを、パルス幅を変化させて測定したものである。その結果、パルス幅を長くすることにより、減少が大きくなっていることが分る。ＶＣＣ＝３．３Ｖ、パルス幅１０−７秒以下ではディスターブ（電荷量の減少）が非常に小さくなっていることが分る。」（１１ページ１４行〜２１行）という記載からも明らかなように当業者において周知の事実である。
　
　したがって、引用発明において、上記２．に記載した周知の問題点、すなわち、非選択メモリセルに印加する電圧を、選択メモリに印加する電圧の１／３程度の低い電圧としても、多数回の印加により最終的に分極状態が反転して記憶された情報が破壊されてしまうという問題点を解決するために、引用例２及び３に記載された周知の事実を勘案することにより、「パルス幅」を、「選択メモリセル」の強誘電体キャパシタに対して高い電圧である「Ｖａ」を印加した場合には分極反転を生じ、「非選択メモリセル」に対して低い電圧である「１／３Ｖａ」を印加した場合には分極反転をほとんど生じないような十分短いパルス幅とすること、すなわち、本願発明のように、「所定のパルス幅」を「前記強誘電体キャパシタに高い電圧を印加した場合には分極反転を生じるとともに、前記強誘電体キャパシタに低い電圧を印加した場合には実質的に分極反転を生じないような」パルス幅とすることは当業者が容易に想到し得たことである。
　
　以上のとおりであるから、本願発明は、当業者において周知の事項を勘案することにより、引用発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
第６．むすび
　以上検討したとおり、本願発明は、特許法第２９条第２項の規定により特許を受けることができないものであるから、他の請求項について検討するまでもなく本願は拒絶をすべきものである。
　よって、上記結論のとおり審決する。