【手続補正書】
【提出日】平成24年8月15日(2012.8.15)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
図１ａ−１ｃは、本発明の１つの実施形態による正常モード（図１ａ）および冗長モード（図１ｂ−１ｃ）で動作するＰＬＤの部分１００において選択される行に関する下流垂直ラインからのルーティングを示している。「下流」とは、単純に、これらのラインからの接続がライン・ドライバより下流（図の下方）に位置することを意味し、下流は冗長行をシフトする方向（冗長行シフトが現在行なわれているか否かに関係なく）に対して相対的に決定される。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
図１ａを参照すると、ＰＬＤの部分１００は、垂直ライン１１１ａ、１１１ｂ、１１２ａおよび１１２ｂ、マルチプレクサ（“ｍｕｘ”）１２１、１２２、１２３および１２４、ドライバ１３１、１３２、１３３および１３４、接続点１０１および接続点１０２を含む。図に示されるＰＬＤの部分１００は、部分１００を含むＰＬＤのロジック・アレイの１３の行（ＲからＲ＋１２までラベルが付けられる）を含む。この説明において「アレイ」という用語は、ＰＬＤ回路の少なくとも或るものが複数行のうちの１つとみなし得ることを言っているに過ぎない。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
同じく図１ｂにおいて、行Ｒ＋８より下にスペア行があるが、特には示されていない。修復を行うために、ルーティング接続点は行Ｒ＋８からスペア行へ下へシフトされる。同様に、スペア行より上に定められる修復可能領域内において、多数の「冗長モード」行（例えば、行Ｒ＋９、Ｒ＋１０、Ｒ＋１１など）は、対応する多数の「正常モード」の行（例えば、行Ｒ＋８、Ｒ＋９、Ｒ＋１０など）が正常モードで使用されたであろう方法と同じ方法で、冗長モードで使用される。行シフトは、第１の垂直ライン１１１ｂが横断する行（ただし、ライン・ドライバ１３１に該当する行より下の行）で始まる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
この例においては、行シフトは、第１の垂直ライン１１１ｂが駆動される行を含み、論理的ラインＬＤは第２の垂直ライン１１２ｂにシフトされる。この場合、論理的ラインＬＤは、行Ｒ＋７のドライバ１３２から接続点１０１およびルーティング入力マルチプレクサ１２４のＡｎ入力を通じて行Ｒ＋１１のドライバ１３４までの接続性を与える。この例における信号Ｓ１の経路が強調されている。図に示される通り、選択的なワイヤ・シフトは、ライン１１１ａが接続点１０２、マルチプレクサ１２２およびドライバ１３２を通じてライン１１２ｂへの接続性を持つように、マルチプレクサ１２２のＢｎ入力を有効にすることによって行われる。ラインＬＤの接続性の論理的長さはこの場合も４であり、行Ｒ＋７のライン１１２ｂの駆動ポイントと行Ｒ＋１１のルーティング接続点との間には使用不能の行はない。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
図２ａ−２ｃは、本発明の１つの実施形態による正常モード（図２ａ）および冗長モード（図２ｂ−２ｃ）で動作するＰＬＤの部分２００において選択される行に関する上流垂直ラインからのルーティングを示している。「上流」とは、単純に、これらのラインからの接続点がライン・ドライバより上流に位置することを意味し、上流は冗長行をシフトする方向（冗長行シフトが現在行なわれているか否かに関係なく）に対して相対的に決定される。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】
図３ａに示される通り、２つの論理的ラインＬＤ１およびＬＤ２は、ＰＬＤの部分３００の正常モードにおいて、第１の垂直ライン３１１および３１２においてそれぞれ実現される。ライン３１１は行Ｒ＋３から駆動され、図に示される通り、ルーティング入力マルチプレクサへのアクティブな接続点は行Ｒ＋４（行Ｒ＋４ルーティング入力マルチプレクサのＡｎ入力への接続点３０１を通じて）および行Ｒ＋８（行Ｒ＋８ルーティング入力マルチプレクサのＢｎ入力への接続点３０２を通じて）にある。図３ａに示される正常モードにおいて、スペア行Ｒ＋５は使用されず（修復が必要とされないので）、従って論理的長さの測定においてはカウントされない。従って、ドライバ行（Ｒ＋３）に関してラインＬＤ１において与えられる論理的接続長さは、１および４である。言い換えると、論理的ラインＬＤ１はドライバ行から１および４の使用可能行の接続を与える。ラインＬＤ２は、同様の接続特性を有するが、別の行において垂直ライン３１２において実現される。ライン３１２は行Ｒ＋４から駆動され、図に示される通り、ルーティング入力マルチプレクサへのアクティブな接続点は行Ｒ＋６（行Ｒ＋６ルーティング入力マルチプレクサのＢｎ入力への接続点３０２を通じて）および行Ｒ＋９（行Ｒ＋９ルーティング入力マルチプレクサのＢｎ入力への接続点３０２を通じて）にある。ラインＬＤ２において与えられる接続長さも１および４である（行Ｒ＋５は使用されないので、カウントされない）。信号経路は、例として信号Ｓ１およびＳ２に関して正常モードの時ＬＤ１およびＬＤ２によって与えられる接続性を示すために強調されている。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
図３ｂを参照すると、図３ａと同じＰＬＤの部分３００が示されているが、図３ｂにおいては行Ｒ＋４およびＲ＋９が不良である点が異なる。第１の修復可能領域はスペア行Ｒ＋５より上に定められる。スペア行Ｒ＋５より下に別のスペア行が存在するが、特に示されていない。このように、第２の修復可能領域がスペア行Ｒ＋５より下、かつ、図には示されないスペア行より上に定められる。従って、行Ｒ＋４および行Ｒ＋９の欠陥を考慮してＰＬＤを修復するために行Ｒ＋４および行Ｒ＋８より下の行をシフトするために、冗長スキームが呼び出される。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正の内容】
【００４０】
論理的ラインＬＤ１およびＬＤ２は、それぞれ、第２の垂直ライン３１２および３１３にシフトする。第２の垂直ライン３１２に実現される論理的ラインＬＤ１は、行Ｒ＋５マルチプレクサのＡｎ入力への接続点３０１を通じてスペア行Ｒ＋５（冗長モードにおいてはアクティブ）に、また行Ｒ＋８マルチプレクサのＡｎ入力への別の接続点３０１を通じて行Ｒ＋８に接続性を与える。従って、ラインＬＤ１は、この冗長モードにおいて行Ｒ＋４にあるラインの駆動ポイントから１および４の論理的長さの接続性を有する。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】変更
【補正の内容】
【００４６】
図４ｂを参照すると、図４ａと同じＰＬＤの部分４００が示されているが、図４ｂにおいては行Ｒ＋３が不良である点が異なる。修復可能領域はスペア行Ｒ＋５より上に定められる。従って、行Ｒ＋３の欠陥を考慮してＰＬＤを修復するために行Ｒ＋３およびＲ＋４をシフトするために、冗長スキームが呼び出される。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正の内容】
【００５０】
図４ｃを参照すると、図４ａ−４ｂと同じＰＬＤの部分４００が示されているが、図４ｃにおいては行Ｒ＋１およびＲ＋８が不良である点が異なる。第１の修復可能領域がスペア行Ｒ＋５より上に定められる。別のスペア行が存在するが、行Ｒ＋５より下には特に示されていない。従って第２の修復可能領域がスペア行Ｒ＋５より下に定められる。図に示される通り、行Ｒ＋１および行Ｒ＋８の欠陥を考慮してＰＬＤを修復するために行Ｒ＋１、Ｒ＋２、Ｒ＋３およびＲ＋４および行Ｒ＋７より下の行をシフトするために、冗長スキームが呼び出される。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００５７
【補正方法】変更
【補正の内容】
【００５７】
図５ｂを参照すると、図５ａと同じＰＬＤの部分５００が示されているが、図５ｂにおいては行ＲおよびＲ＋４が不良である点が異なる。第１の修復可能領域はスペア行Ｒ＋３より上に定められ、第２の修復可能領域は行Ｒ＋１１より上（かつ行Ｒ＋３より下）に定められる。従って、行ＲおよびＲ＋４の欠陥を考慮してＰＬＤを修復するために行Ｒ、Ｒ＋１およびＲ＋２および行Ｒ＋４、Ｒ＋５、Ｒ＋６、Ｒ＋７、Ｒ＋８、Ｒ＋９およびＲ＋１０をシフトするために、冗長スキームが呼び出される。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００６９
【補正方法】変更
【補正の内容】
【００６９】
図６ａ−６ｂは、図１ａ−５ｃに示されるルーティング冗長スキームの実現を容易にするように配列される入力およびコンフィギュレーション素子を有するルーティング入力マルチプレクサ（“ｍｕｘ”）６００を示している。図１ａ−５ｃを参照すると、垂直ラインからルーティング入力マルチプレクサまで示される様々なルーティング経路を、特定の入力を選択するためのルーティング入力マルチプレクサのプログラミングに基づいて選択できることが、当業者には分かるだろう。例えば、図１ａおよび１ｃを参照すると、図１ａの信号Ｓ１用の経路（論理的ラインＬＤを含めて）は、Ａｎ入力を選択するようにマルチプレクサ１２１をプログラムしかつＡｎ入力を選択するようにマルチプレクサ１２３をプログラムすることによって実現されるのに対して、図１ｃの信号Ｓ１用経路（同様に論理的ラインＬＤを含めて）は、Ｂｎ入力を選択するようにマルチプレクサ１２２をプログラムしかつＡｎ入力を選択するようにマルチプレクサ１２４をプログラムすることによって実現される。さらなる例として、図３ａおよび３ｃを参照すると、図３ａの信号Ｓ２用経路（論理的ラインＬＤ２を含めて）は、接続点３０２を通じてライン３１２に結合される行Ｒ＋６のルーティング入力マルチプレクサをＢｎ入力を選択するようにプログラムしかつ接続点３０２を通じてライン３１２に結合される行Ｒ＋９のルーティング入力マルチプレクサをＢｎ入力を選択するようにプログラムすることによって（ルーティング入力マルチプレクサは特に図に示されていない）実現され、図３ｃの信号Ｓ２用経路（同じく論理的ラインＬＤ２を含めて）は、接続点３０１を通じてライン３１３に結合される行Ｒ＋６のルーティング入力マルチプレクサをＡｎ入力を選択するようにプログラムしかつ接続点３０２を通じてライン３１３に結合される行Ｒ＋１０のルーティング入力マルチプレクサをＢｎ入力を選択するようにプログラムすることによって（マルチプレクサは特に示されていない）実現される。
【手続補正１３】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
回路アレイを有する電子デバイスであって、
前記回路アレイを形成する複数の行であって、各行は少なくとも一つのルーティング素子と少なくとも一つの出力を含む複数の行と、
それぞれが所定数の行を横断する複数の垂直ラインであって、その各々は、一つの駆動ポイントと、少なくとも一対の接続点とを有する複数の垂直ラインとを備え、
前記垂直ラインの駆動ポイントは、垂直ラインが横断する行のうちの一つの行の出力に接続され、
前記垂直ラインの一対の接続点の各々は、垂直ラインが横断する行のうちの一対の行にそれぞれ含まれる一対のルーティング素子の入力にそれぞれ接続される、電子回路。
【請求項２】
請求項１に記載の電子デバイスにおいて、前記一対の行は前記回路アレイにおいて互いに隣接しており、
前記一対の行にそれぞれ含まれる前記ルーティング素子の各々は、他の隣接する一対の行の出力にその駆動ポイントがそれぞれ接続された第１の垂直ラインおよび第２の垂直ラインからの信号の１つを選択可能に受信するために結合されるマルチプレクサを含む電子デバイス。
【請求項３】
請求項２に記載の電子デバイスにおいて、冗長に関連する少なくとも１つの規定条件に基づいて、前記一対の行のうちの一方の出力を使用することに代えて一対の行のうちの他方の出力が使用されるように、及び／又は、前記第１の垂直ラインからの信号を使用することに代えて前記第２の垂直ラインからの信号が使用されるように、前記ルーティング素子を構成することで、正常モード信号経路から不良行の使用を回避する冗長モード信号経路への変更を達成することが可能である電子デバイス。
【請求項４】
請求項３に記載の電子デバイスにおいて、該電子デバイスは、プログラマブル・ロジック・デバイスであって、さらに、
前記プログラマブル・ロジック・デバイスの機能を制御するコンフィギュレーション素子であって、該コンフィギュレーション素子は該コンフィギュレーション素子にロードされるコンフィギュレーション・ビットによってプログラムされるコンフィギュレーション素子、かつ、
正常モードにおいてアレイの１つの行に関係するコンフィギュレーション素子のコンフィギュレーション・ビットを、下の次の行に関係するコンフィギュレーション素子にシフトするように結合されるスイッチング回路であって、そのようなシフトは、前記不良行からスペア行までの前記デバイスの少なくとも一部が冗長モードである場合に、該不良行から該スペア行へ生じるスイッチング回路を備えることを特徴とする電子デバイス。
【請求項５】
請求項３に記載の電子デバイスにおいて、前記少なくとも１つの規定条件は、指定される不良行が、前記垂直ラインの駆動ポイントに関係する行と前記垂直ラインの一対の接続点の１つに関係する行との間にあるかどうかを含むことを特徴とする電子デバイス。
【請求項６】
請求項３に記載の電子デバイスにおいて、さらに、前記第１の垂直ラインと第２の垂直ラインの間で選択するための前記ルーティング素子を構成するために１つ以上のコンフィギュレーション・ビットを与えるように結合されるコンフィギュレーション・ロジック回路を備えることを特徴とする電子デバイス。
【請求項７】
請求項６に記載の電子デバイスにおいて、さらに、不良行データを保持するためのメモリ素子、および、該メモリ素子が前記コンフィギュレーション・ロジック回路に結合されるメモリ素子を備えることを特徴とする電子デバイス。
【請求項８】
請求項７に記載の電子デバイスにおいて、前記メモリ素子がレジスタ素子を含むことを特徴とする電子デバイス。
【請求項９】
請求項６に記載の電子デバイスにおいて、
前記電子デバイスは、プログラミング・データを受信するために接続可能であり、かつ、
前記コンフィギュレーション・ロジック回路は、冗長に関して受信したプログラミング・データに含まれる情報、および、冗長に関して前記電子デバイス上に記憶される他の情報に応答するようになっていることを特徴とする電子デバイス。
【請求項１０】
請求項９に記載の電子デバイスにおいて、前記コンフィギュレーション・ロジック回路は、前記プログラミング・データが、前記電子デバイスが適する冗長スキームに関係する第１および第２の垂直ラインに結合される１対のルーティング入力を構成するためのコンフィギュレーション・ビットの値を設定するためであるかどうか、を示す前記プログラミング・データ内の情報に応答するようになっていることを特徴とする電子デバイス。
【請求項１１】
請求項１０に記載の電子デバイスにおいて、前記コンフィギュレーション・ロジック回路は、垂直ラインの一対の接続点に関係する行が、垂直ラインの駆動ポイントに関係する行から上流又は下流であるかどうかを示す前記プログラミング・データ内の情報に応答するようになっていることを特徴とする電子デバイス。
【請求項１２】
請求項１０に記載の電子デバイスにおいて、前記コンフィギュレーション・ロジック回路は、垂直ラインの一対の接続点の１つに関係する行と、垂直ラインの駆動ポイントに関係する行の間の行の距離を示す前記プログラミング・データ内の情報に応答するようになっていることを特徴とする電子デバイス。
【請求項１３】
請求項９に記載の電子デバイスにおいて、前記コンフィギュレーション・ロジック回路は、前記プログラミング・データ内の情報および前記不良行データ内の情報に応答して該電子デバイスの冗長スキームに関係する前記第１および第２の垂直ラインに結合されるルーティング入力のペアを構成するためにコンフィギュレーション・ビットを生成するようになっていることを特徴とする電子デバイス。
【請求項１４】
請求項１１又は１３に記載の電子デバイスにおいて、前記冗長スキームは、該電子デバイスが適する複数の冗長スキームのうちの１つであることを特徴とする電子デバイス。
【請求項１５】
請求項９に記載の電子デバイスにおいて、前記コンフィギュレーション・ロジック回路は、前記プログラミング・データが、該電子デバイスが適する冗長スキームに関係する垂直ラインに結合されるルーティング入力を構成するために少なくとも１つのコンフィギュレーション・ビット値を設定するためかどうかを示すプログラミング・データ内の情報に応答するようになっていることを特徴とする電子デバイス。
【請求項１６】
請求項１５に記載の電子デバイスにおいて、前記コンフィギュレーション・ロジック回路は、前記ルーティング入力に関係する行が前記垂直ラインのドライバに関連する行から上流か下流かどうかを示すプログラミング・データ内の情報に応答するようになっていることを特徴とする電子デバイス。
【請求項１７】
請求項１５に記載の電子デバイスにおいて、前記コンフィギュレーション・ロジック回路は、前記不良行データ内の情報および前記プログラミング・データ内の情報に応答して、少なくとも１つの前記コンフィギュレーション・ビットの値を設定するために該プログラミング・データ内の複数の値のうちの１つを選択するようになっていることを特徴とする電子デバイス。
【請求項１８】
請求項１５に記載の電子デバイスにおいて、前記冗長スキームは、前記電子デバイスが適する複数の冗長スキームのうちの１つであることを特徴とする電子デバイス。
【請求項１９】
請求項１〜３のいずれかに記載の電子デバイスを含むプログラマブル・ロジック・デバイス。
【請求項２０】
請求項１９に記載のプログラマブル・ロジック・デバイスを含むデータ処理システム。
【請求項２１】
請求項１９に記載のプログラマブル・ロジック・デバイスをプログラムするためにプログラミング・データを生成するためのコンピュータ・プログラムにおいて、該コンピュータ・プログラムは、少なくとも、
前記プログラマブル・ロジック・デバイスが適する少なくとも１つの冗長スキームを実現するために前記電子デバイスによって使用可能な冗長情報を、前記プログラミング・データ内に含めるための電子的に読み取り可能なメディア内で実行可能なコードを備えることを特徴とするコンピュータ・プログラム。
【請求項２２】
請求項２１に記載のコンピュータ・プログラムにおいて、前記冗長情報は、前記少なくとも１つの冗長スキームを実現するために前記プログラマブル・ロジック・デバイスに記憶される他の冗長情報と組み合わせて使用可能であることを特徴とするコンピュータ・プログラム。
【請求項２３】
請求項１９に記載のプログラマブル・ロジック・デバイスをプログラムするためのプログラミング・データを生成するコンピュータ・プログラムにおいて、該コンピュータ・プログラムは、少なくとも、
構成される接続点は、前記プログラマブル・ロジック・デバイスが適する冗長スキームに関連する垂直ラインからのルーティング接続点かどうかを示す情報を前記プログラミング・データ内に含め、かつ、
前記構成される接続点は、前記冗長スキームに関係する垂直ラインからのルーティング接続点である場合、前記垂直ラインへの前記接続点が前記垂直ラインのドライバから上流か下流かどうかを示す情報、および、前記接続点と前記垂直ラインのドライバに関係する行の間の行における距離を示す情報を決定し、前記プログラミングデータ内に含めるための電子的に読み取り可能なメディアに実行可能なコードを備えることを特徴とするコンピュータ・プログラム。
【請求項２４】
請求項２３に記載のコンピュータ・プログラムにおいて、前記プログラミング・データは、前記プログラミング・データに基づいて、かつ、前記プログラマブル・ロジック・デバイスに記憶される不良行データに基づいて前記接続点を構成するための前記プログラマブル・ロジック・デバイスによって使用可能であることを特徴とするコンピュータ・プログラム。
【請求項２５】
請求項２４に記載のコンピュータ・プログラムにおいて、前記不良行情報は、前記ルーティング接続点に関係する行と前記垂直ラインのドライバに関係する行の間に不良行があるかどうかを示す、または、示すために使用可能な情報を含むことを特徴とするコンピュータ・プログラム。
【請求項２６】
請求項２３に記載のコンピュータ・プログラムにおいて、前記冗長スキームは、前記電子デバイスが適する複数の冗長スキームのうちの１つであることを特徴とするコンピュータ・プログラム。
【請求項２７】
請求項２４に記載のコンピュータ・プログラムにおいて、前記冗長スキームは、前記電子デバイスが適する複数の冗長スキームのうちの１つであることを特徴とするコンピュータ・プログラム。
【請求項２８】
請求項１９に記載のプログラマブル・ロジック・デバイスをプログラムするためのプログラミング・データを生成するコンピュータ・プログラムにおいて、該コンピュータ・プログラムは、少なくとも、
プログラムされる接続点は、前記プログラマブル・ロジック・デバイスが適する冗長スキームに関係する垂直ラインからのルーティング接続点であるかどうかを示す情報を前記プログラミング・データに含め、かつ、
前記プログラムされる接続点は、前記冗長スキームに関係する垂直ラインからのルーティング接続点である場合、前記接続点を構成するために可能なビット値を示し、かつ、不良行情報に基づいて前記可能なビット値から選択するために使用可能な情報を前記プログラミング・データに含めるための電子的に読み取り可能なメディアに実行可能なコードを備えることを特徴とするコンピュータ・プログラム。
【請求項２９】
請求項２８に記載のコンピュータ・プログラムにおいて、前記実行可能なコードは、少なくとも、プログラムされる前記接続点が前記冗長スキームに関係する垂直ラインからのルーティング接続点である場合、前記接続点が前記垂直ラインのドライバに関係する行の上流か下流にあるかどうかを示す情報を、前記プログラミング・データに含めることを特徴とするコンピュータ・プログラム。
【請求項３０】
請求項２８に記載のコンピュータ・プログラムにおいて、前記不良行情報は、前記接続点に関係する行と前記垂直ラインのドライバに関係する行の間に指定される不良行があるかどうかを示す、または、示すために使用可能な情報を含むことを特徴とするコンピュータ・プログラム。
【請求項３１】
請求項２８に記載のコンピュータ・プログラムにおいて、前記不良行情報は、前記接続点に関係する前記行と指定される不良行との間の距離を示す、または、示すために使用可能な情報を含むことを特徴とするコンピュータ・プログラム。
【請求項３２】
請求項２８に記載のコンピュータ・プログラムにおいて、前記不良行情報は、前記プログラマブル・ロジック・デバイスに記憶され、かつ、前記可能なビット値から選択するための前記プログラマブル・ロジック・デバイスによって前記プログラミング・データと組み合わせて使用されることを特徴とするコンピュータ・プログラム。
【請求項３３】
請求項２８に記載のコンピュータ・プログラムにおいて、前記冗長スキームは、前記電子デバイスが適する複数の冗長スキームのうちの１つであることを特徴とするコンピュータ・プログラム。
【請求項３４】
請求項３１または３２に記載のコンピュータ・プログラムにおいて、前記冗長スキームは、前記プログラマブル・ロジック・デバイスが適する複数の冗長スキームのうちの１つであることを特徴とするコンピュータ・プログラム。
【請求項３５】
請求項１９に記載のプログラマブル・ロジック・デバイスをプログラムするためにプログラミング・データを生成するためのコンピュータ・プログラムにおいて、該コンピュータ・プログラムは、少なくとも、
ルーティング素子に入力を与えるために前記プログラマブル・ロジック・デバイスが適する冗長スキームに関係する第１の垂直ラインと第２の垂直ラインとの間で選択を行い、かつ、
前記選択された垂直ラインから信号を受信するために前記ルーティング素子を構成するためのプログラミング・データを生成するための実行可能なコードを電子的に読み取り可能なメディアに備えることを特徴とするコンピュータ・プログラム。
【請求項３６】
請求項３５に記載のコンピュータ・プログラムにおいて、前記実行可能なコードは、少なくとも、
選択の一部として、垂直ラインのドライバに関係する行と前記ルーティング素子に関係する行との間に指定される不良行があるかどうかを決定することも特徴とするコンピュータ・プログラム。
【請求項３７】
請求項３６に記載のコンピュータ・プログラムにおいて、前記実行可能なコードは、少なくとも、
前記プログラマブル・ロジック・デバイスの指定される不良行を識別するためにデバイス・データに問い合わせるためのものでもあることを特徴とするコンピュータ・プログラム。
【請求項３８】
請求項３７に記載のコンピュータ・プログラムにおいて、前記デバイス・データは、前記プログラマブル・ロジック・デバイスに記憶されることを特徴とするコンピュータ・プログラム。
【請求項３９】
請求項３８に記載のコンピュータ・プログラムにおいて、前記デバイス・データは、前記実行可能なコードを実行するコンピュータに接続可能なメモリ装置に記憶されることを特徴とするコンピュータ・プログラム。
【請求項４０】
請求項３５又は３７に記載のコンピュータ・プログラムにおいて、前記冗長スキームは、前記電子デバイスが適する複数の冗長スキームのうちの１つであることを特徴とするコンピュータ・プログラム。
【請求項４１】
請求項３に記載の電子デバイス上に冗長を実現する方法において、
電子デバイスに合計Ｘ＋Ｓ［そこでＳは修復を行うために定義されるスペア行の位置の合計数］の行を与え、
前記電子デバイスの冗長モードにおいて、１以上の欠陥行の位置が検知された後に１以上のスペア行の位置を選択し、
前記電子デバイスを修復するために欠陥行からスペア行へ行をシフトすることを備えることを特徴とする方法。
【請求項４２】
請求項４１に記載の方法において、さらに、
前記電子デバイスは、Ｓ以下でゼロ以上の数Ｄの欠陥行を有する場合において、
Ｄのスペア行の位置を選択し、かつ、
前記電子デバイスの冗長修復バージョンと非修復バージョンの両方がＸの使用可能行を持つように、Ｄのスペア行を利用し、ＳマイナスＤの行をバイパスするように該電子デバイスを構成することを備えることを特徴とする方法。
【請求項４３】
請求項４１に記載の方法において、さらに、
前記電子デバイスは、欠陥行を持たない場合、全ての行をユーザ設計のために利用可能にし、Ｘ＋Ｓの使用可能な行を含む該電子デバイスの非修復バージョンを提供するように該電子デバイスを構成することを特徴とする方法。
【請求項４４】
請求項４３に記載の方法において、前記電子デバイスが欠陥行を持たない場合、前記デバイスの冗長修復バージョンにおいてユーザ設計に利用できない接続点は、該電子デバイスの前記非修復バージョンにおいてユーザ設計に利用できるようになることを特徴とする方法。