【事件の表示】
　特許第１７６１９４５号に関する訂正審判事件について、次のとおり審決する。
【結　論】
　特許第１７６１９４５号に係る明細書及び図面を本件審判請求書に添付された訂正明細書及び図面のとおり訂正することを認める。
【理　由】
１．審判請求の要旨
　本件審判請求の要旨は、特許第１７６１９４５号（昭和５７年７月５日特許出願、平成５年５月２８日設定登録、平成１４年７月５日存続期間満了により、権利登録抹消）の願書に添付した明細書及び図面を、本件審判請求書に添付した訂正明細書及び図面のとおりに訂正することを求めるものである。
　ただし、本件審判請求に先立って審判請求された訂正２００６−３９０５１号において、平成１８年６月１日に、訂正許可を要旨とする審決が確定しているから、本件の願書に添付した明細書及び図面は、特許法第１２８条の規定により、訂正２００６−３９０５１号において、平成１８年５月１６日に提出された手続補正書（審判請求書）に添付の訂正明細書及び図面（以下、「本件特許明細書等」という。）により訂正された明細書及び図面である。
　
２．訂正事項
［訂正事項１］
　本件特許明細書等の特許請求の範囲の
「（１００）面を有し、且つ、高濃度ｎ形基板(5)と、前記高濃度ｎ形基板(5)の上に形成された低濃度ｎ形層(4)と、前記低濃度ｎ形層(4)の上に形成されたｐ形層(3)と、前記ｐ形層(3)の上に形成された高濃度ｎ形層(2)とを有するシリコン基板の表面に、長手方向が＜１１０＞方向と４５°の角度をなす矩形状の凹部が形成され、前記矩形状の凹部の側面をなす（０１０）または（００１）面をチャンネルとして用い、前記高濃度ｎ形層(2)をソース領域として用い、前記高濃度ｎ形基板(5)に電極形成されたドレイン電極を備える縦型構造電界効果トランジスタ。」を
「（１００）面を有し、且つ、高濃度ｎ形基板(5)と、前記高濃度ｎ形基板(5)の上に形成された低濃度ｎ形層(4)と、前記低濃度ｎ形層(4)の上に形成されたｐ形層(3)と、前記ｐ形層(3)の上に形成された高濃度ｎ形層(2)とを有するシリコン基板の表面に、直方体にエッチング形成された矩形状の凹部であって前記直方体の長手方向が＜１１０＞方向と４５°の角度をなす矩形状の凹部が形成され、前記矩形状の凹部の側面をなす（０１０）または（００１）面をチャンネルとして用い、前記高濃度ｎ形層(2)をソース領域として用い、前記高濃度ｎ形基板(5)に電極形成されたドレイン電極を備える縦型構造電界効果トランジスタ。」と訂正する。
［訂正事項２］
　本件特許明細書等の第１頁下から第５ないし１行の
「（１００）面を有し、且つ、高濃度ｎ形基板(5)と、前記高濃度ｎ形基板(5)の上に形成された低濃度ｎ形層(4)と、前記低濃度ｎ形層(4)の上に形成されたｐ形層(3)と、前記ｐ形層(3)の上に形成された高濃度ｎ形層(2)とを有するシリコン基板の表面に、長手方向が＜１１０＞方向と４５°の角度をなす矩形状の凹部が形成され、」を
「（１００）面を有し、且つ、高濃度ｎ形基板(5)と、前記高濃度ｎ形基板(5)の上に形成された低濃度ｎ形層(4)と、前記低濃度ｎ形層(4)の上に形成されたｐ形層(3)と、前記ｐ形層(3)の上に形成された高濃度ｎ形層(2)とを有するシリコン基板の表面に、直方体にエッチング形成された矩形状の凹部であって前記直方体の長手方向が＜１１０＞方向と４５°の角度をなす矩形状の凹部が形成され、」と訂正する。
［訂正事項３］
　本件特許明細書等の第２頁第４ないし５行の
「この構造によれば、パワーＭＯＳＦＴのオン抵抗をさらに小さくすることができる効果がある。」を
「この構造によれば、パワーＭＯＳＦＥＴのオン抵抗をさらに小さくすることができる効果がある。」と訂正する。
［訂正事項４］
　本件特許明細書等の第２図（ａ）を本件審判請求書に添付した図面の第２図（ａ）に（訂正事項４−１）、本件特許明細書等の第２図（ｂ）を本件審判請求書に添付した図面の第２図（ｂ）に（訂正事項４−２）、それぞれ訂正する。
［訂正事項５］
　本件特許明細書等の第２頁第９ないし１０行の
「（１００）面を有し、（１１０）面を方位規正面とするシリコン基板上で、」を
「（１００）面を有し、（０１−１）面を方位規正面とするシリコン基板上で、」（ただし、実際の記載では上記「−１」は、「１」の直上に「−」が付されている。以下同様。）と訂正する。
［訂正事項６］
　本件特許明細書等の第２頁第１８行の
「次に、実際にパワーＭＯＳＦＴを作製する本発明の実施例について述べる。」を
「次に、実際にパワーＭＯＳＦＥＴを作製する本発明の実施例について述べる。」と訂正する。
　
３．訂正拒絶理由の概要
　一方、当審において平成１９年２月７日付けで通知した訂正拒絶理由では『４．むすび』において、『訂正事項４及び訂正事項５を含む本件訂正審判の請求は、願書に添付した明細書又は図面に記載した事項の範囲内においてなされたものではないから、平成６年改正前の特許法第１２６条第１項ただし書きの規定に適合しない。』と判断する根拠として、訂正事項４及び訂正事項５に対して以下の事項を通知した。
『［訂正事項４について］
　訂正事項４についての訂正は、実質的に、本件特許明細書等の第２図（ａ）における「シリコン基板」の「方位規正面」の表記を「（０１−１）」に訂正する（訂正事項４−１）とともに、第２図（ｂ）における「直方体にエッチングされた側面」の右上の結晶面の表記を「（００１）」に訂正する（訂正事項４−２）ものである。
《訂正事項４−１についての検討》
　本件特許明細書等で方位規正面とされる（１１０）面は、シリコン基板の（１００）面とは直交しないから、シリコン基板の面方位が（１００）面であることが正しいとすれば、（１１０）面が方位規正面として誤記であることは明らかである。
　しかし、本件特許明細書等には、上記「方位規正面」に関して、「（１００）面を有し、（１１０）面を方位規正面とするシリコン基板上で、第２図（ａ）に示すように、＜１１０＞方向と４５°の角度をなす矩形状の凹部ｐを作るようにエッチングを行う。」（第２頁第９ないし１１行）と記載されているのみであるから、本来の正しい「方位規正面」が「（０１−１）面」であることの明示的な記載は何らなされていない。
　また、本件特許明細書等の「長手方向が＜１１０＞方向と４５°の角度をなす矩形状の凹部」（特許請求の範囲）及び「＜１１０＞方向と４５°の角度をなす矩形状の凹部ｐを作るようにエッチングを行う」（第２頁第１０ないし１１行）という記載に基づいて、［１１０］方向と等価な方向を全て含む＜１１０＞方向を法線とする結晶面の集合体である｛１１０｝面について検討すると、上記｛１１０｝面のうちで（１００）面と直交する結晶面は、ｘ成分が０であればｙ成分及びｚ成分の値は任意でよいため、複数存在する一方で、これらの結晶面のうち他の結晶面を除外して（０１−１）面のみが本来の正しい方位規正面であることは、本件特許明細書等に根拠となる記載がされておらず、また、当業者の技術常識を勘案しても自明であるとはいえない。
　したがって、訂正事項４−１についての訂正は、願書に添付した明細書又は図面に記載した事項の範囲内においてなされたものとはいえない。
《訂正事項４−１及び訂正事項４−２についての検討》
　上記《訂正事項４−１について》の検討内容を踏まえると、本件特許明細書等の第２図（ａ）におけるシリコン基板の結晶面の表記である「（１００）」が正しいとすれば、方位規正面の表記である「（１１０）」は誤記であるから、本件特許明細書等の第２図（ａ）及び第２図（ｂ）に誤記である方位規正面の「（１１０）」を除いて記載された結晶面の面方位は以下のとおりである。
（１）シリコン基板の結晶面である「（１００）」（第２図（ａ）及び第２図（ｂ））
（２）直方体にエッチングされた側面のうち右下の結晶面である「（０１０）」（第２図（ｂ））
（３）直方体にエッチングされた側面のうち左下の結晶面である「（００１）」（第２図（ｂ））
　上記の（１）ないし（３）が同時に成り立つとすると、面方位を規定するためのｘ軸（［１００］軸）、ｙ軸（［０１０］軸）及びｚ軸（［００１］軸）の配置を右手系（右手の親指をｘ軸、人差指をｙ軸、中指をｚ軸とする座標系）にすることができないから、上記（１）ないし（３）のいずれか１つは誤りであるが、（１００）面のシリコン基板が通常よく用いられることは当業者の技術常識であるから、上記の（１）は誤記であるとはいえない。
　したがって、以下の検討では、
　・上記（１）及び（２）が正しいとした場合（以下、「条件Ａ」という。）、及び
　・上記（１）及び（３）が正しいとした場合（以下、「条件Ｂ」という。）
について、方位規正面及び直方体にエッチングされた側面のもう一方の結晶面を導出する。
［条件Ａ］（上記（１）及び（２）が正しいとした場合）
　（Ａ−１）上記（１）より、［１００］軸（ｘ軸）は、紙面に垂直な方向で、向きは紙面の裏側から表側となる。
　（Ａ−２）上記（２）より、［０１０］軸（ｙ軸）は、紙面に平行な方向で、向きは左斜め上４５°となる。
　（Ａ−３）上記（Ａ−１）及び（Ａ−２）で、［１００］軸（ｘ軸）及び［０１０］軸（ｙ軸）が決定したので、［００１］軸（ｚ軸）は、座標系が右手系になるように配慮すると、紙面に平行な方向で、向きは左斜め下４５°となる。
　（Ａ−４）上記（Ａ−１）ないし（Ａ−３）で決定した［１００］軸（ｘ軸）、［０１０］軸（ｙ軸）、及び［００１］軸（ｚ軸）に基づくと、
　・方位規正面：（０−１１）面
　・直方体にエッチングされた側面のうち左下の結晶面：（００−１）面（したがって、直方体にエッチングされた側面のうち右上の結晶面は（００１）面）
となる。
［条件Ｂ］（上記（１）及び（３）が正しいとした場合）
　（Ｂ−１）上記（１）より、［１００］軸（ｘ軸）は、紙面に垂直な方向で、向きは紙面の裏側から表側となる。
　（Ｂ−２）上記（３）より、［００１］軸（ｚ軸）は、紙面に平行な方向で、向きは右斜め上４５°となる。
　（Ｂ−３）上記（Ｂ−１）及び（Ｂ−２）で、［１００］軸（ｘ軸）及び［００１］軸（ｚ軸）が決定したので、［０１０］軸（ｙ軸）は、座標系が右手系になるように配慮すると、紙面に平行な方向で、向きは右斜め下４５°となる。
　（Ｂ−４）上記（Ｂ−１）ないし（Ｂ−３）で決定した［１００］軸（ｘ軸）、［０１０］軸（ｙ軸）、及び［００１］軸（ｚ軸）に基づくと、
　・方位規正面：（０１−１）面
　・直方体にエッチングされた側面のうち右下の結晶面：（０−１０）面
となる。（なお、（Ｂ−２）より、直方体にエッチングされた側面のうち右上の結晶面は（００−１）面となる。）
　上記の［条件Ａ］及び［条件Ｂ］のいずれの場合においても、本件審判請求書に添付した図面の第２図（ａ）及び第２図（ｂ）に記載の
　・方位規正面が「（０１−１）」面であって、かつ、
　・直方体にエッチングされた側面の右上の結晶面が「（００１）」面
とはならないから、訂正事項４−１及び補正事項４−２についての訂正は、願書に添付した明細書又は図面に記載した事項の範囲内においてなされたものとはいえない。
［訂正事項５について］
　訂正事項５についての訂正は、本件特許明細書等の第２頁第９ないし１０行の「（１００）面を有し、（１１０）面を方位規正面とするシリコン基板上で、」という記載における「（１１０）」を「（０１−１）」と訂正するものであるから、上記の［訂正事項４について］で検討したとおりの理由によって、願書に添付した明細書又は図面に記載した事項の範囲内においてなされたものとはいえない。』
　
４．手続補正の適否
　これに対して、平成１９年２月２３日付けの手続補正によって、上記訂正事項４及び訂正事項５が削除されるとともに、これに伴って、上記訂正事項６が訂正事項４に繰り上げられた。
　上記手続補正は、訂正事項を削除するものであり、訂正請求の要旨を変更するものではないから、上記手続補正を認める。
　
５．訂正の目的の適否、新規事項の有無、拡張・変更の存否
　以下、上記手続補正を認め、上記訂正事項４及び訂正事項５を削除し、上記訂正事項６を訂正事項４とした上で判断を行う。
［訂正事項１について］
　訂正事項１についての訂正は、訂正前の特許請求の範囲の第１項に記載された発明である「縦型構造電界効果トランジスタ」の「矩形状の凹部」が「直方体にエッチング形成された」ものであることを限定するとともに、「前記直方体の長手方向が＜１１０＞方向と４５°の角度をなす」ことを明確化するためのものであるから、特許請求の範囲の減縮及び明りょうでない記載の釈明を目的とするものである。
　そして、本件特許明細書等の「（１００）面を有し、（１１０）面を方位規正面とするシリコン基板上で、第２図（ａ）に示すように、＜１１０＞方向と４５°の角度をなす矩形状の凹部ｐを作るようにエッチングを行う。ただし、シリコン・エッチングは第２図（ｂ）（第２図（ｂ）は第２図（ａ）の凹部ｐの拡大図である。）に示すように、（１００）表面に対して垂直にエッチングを行う。この時、直方体にエッチングされた側面は、第２図（ｂ）に示すようにそれぞれ（０１０）、（００１）面となり、（１００）面と等価な面である。」（第２頁第９ないし１５行）という記載から、「矩形状の凹部ｐ」が「直方体にエッチングされた」ことは明らかであり、また、上記記載と併せて第２図（ｂ）を参酌すれば、「直方体にエッチングされた」「矩形状の凹部ｐ」の長手方向が「＜１１０＞方向と４５°の角度をなす」ことも明らかである。
　したがって、訂正事項１についての訂正は、願書に添付した明細書又は図面に記載した事項の範囲内においてなされたものであり、実質上特許請求の範囲を拡張し、又は変更するものでもない。
［訂正事項２について］
　訂正事項２についての訂正は、発明の詳細な説明の記載を訂正後の特許請求の範囲の記載に整合させるためのものであるから、明りょうでない記載の釈明を目的とするものであり、［訂正事項１について］で検討したとおりの理由により、願書に添付した明細書又は図面に記載した事項の範囲内においてなされたものであり、実質上特許請求の範囲を拡張し、又は変更するものでもない。
［訂正事項３について］
　訂正事項３についての訂正は、本件特許明細書等の第２頁第４ないし５行の「この構造によれば、パワーＭＯＳＦＴのオン抵抗をさらに小さくすることができる効果がある。」という記載における明らかな誤記である「ＭＯＳＦＴ」を「ＭＯＳＦＥＴ」に訂正するものであるから、誤記の訂正を目的とするものであって、実質上特許請求の範囲を拡張し、又は変更するものではないことも明らかである。
［訂正事項４について］
　訂正事項４についての訂正は、本件特許明細書等の第２頁第１８行の「次に、実際にパワーＭＯＳＦＴを作製する本発明の実施例について述べる。」という記載における明らかな誤記である「ＭＯＳＦＴ」を「ＭＯＳＦＥＴ」に訂正するものであるから、誤記の訂正を目的とするものであって、実質上特許請求の範囲を拡張し、又は変更するものではないことも明らかである。
　
　以上のとおり、本件訂正審判の請求は、平成６年改正前の特許法第１２６条第１項及び第２項の規定に適合し、特許請求の範囲を訂正する訂正事項１についての訂正は、同法同条第１項ただし書き第１号に掲げる特許請求の範囲の減縮を目的とするものである。
　そこで、以下では、本件訂正後における特許請求の範囲に記載されている事項により構成される発明が同法同条第３項に規定された独立特許要件を満たすか否かについて検討する。
　
６．独立特許要件
（１）本件訂正後における特許請求の範囲に記載されている事項により構成される発明
　本件訂正後における特許請求の範囲に記載されている事項により構成される発明（以下「本件訂正発明」という。）は、次のとおりのものである。
「（１００）面を有し、且つ、高濃度ｎ形基板(5)と、前記高濃度ｎ形基板(5)の上に形成された低濃度ｎ形層(4)と、前記低濃度ｎ形層(4)の上に形成されたｐ形層(3)と、前記ｐ形層(3)の上に形成された高濃度ｎ形層(2)とを有するシリコン基板の表面に、直方体にエッチング形成された矩形状の凹部であって前記直方体の長手方向が＜１１０＞方向と４５°の角度をなす矩形状の凹部が形成され、前記矩形状の凹部の側面をなす（０１０）または（００１）面をチャンネルとして用い、前記高濃度ｎ形層(2)をソース領域として用い、前記高濃度ｎ形基板(5)に電極形成されたドレイン電極を備える縦型構造電界効果トランジスタ。」
　
（２）刊行物記載の発明
（ａ）刊行物１：特開昭５５−１４８４３８号公報
　本件の出願日前に日本国内において頒布された上記刊行物１には、第１図ないし第５図とともに、以下の事項が記載されている。
「本発明による方法に従つて、複数の垂直な又は垂直線から僅かに傾斜したＵ形溝を有する、相互に誘電体分離されたＭＯＳＦＥＴの高密度のマトリツクスが達成される。」（第３頁左上欄第１６ないし１９行）
「本発明による方法に従つて形成された改良された構造体の密度はそのＶＭＯＳ型素子構造体の密度の約２倍であ … る。」（第３頁右上欄第１１ないし１４行）
「相互に誘電体分離された高密度のＭＯＳＦＥＴ素子のマトリツクスを形成するための本発明による方法は反応性イオン食刻技術を用いている。反応性イオン食刻技術は、ＶＭＯＳの製造方法に於て用いられている異方性食刻よりも相当に有利である。」（第３頁右上欄第１８行ないし同頁左下欄第３行）
「反応性イオン食刻方法は食刻されている単結晶シリコンの結晶方向に依存せず、Ｕ形溝の深さは所望の任意の深さでよい。」（第３頁左下欄第１２ないし１５行）
「第１図に示されている構造体は、説明のためＰ−型として示されている単結晶シリコン基板１０、該基板１０上のＰ型層１２、及び該Ｐ型層１２上のＮ＋型層１４を含む。 … 好ましい技術に於ては、 … ＜１００＞結晶方向のＰ−型単結晶シリコン基板１０が設けられる。 … 
　次に、第１図に示されている構造体に反応性イオン食刻方法が施される。 … その方法は、従来技術により層１４の表面上に付着された、２酸化シリコン層から成り得るマスク層（図示せず）又は２酸化シリコン層或は窒化シリコン層を含むマスク層の組合せを形成することを含む。Ｕ形の第１開孔が必要とされる領域に於て、上記マスク層中に開孔が形成される。 … 例えば塩素の種を含むことにより反応性にされた高周波誘導プラズマが用いられる。 … 反応性イオン食刻又はプラズマの雰囲気は、アルゴンの如き不活性ガスと塩素の種との組合せであることが好ましい。 … この食刻の所望の結果が第２図に示されており、少くとも部分的にＰ−型基板１０中に延びる実質的にＵ形の第１開孔又は溝１６が示されている。それらの第１開孔又は溝１６は … 垂直線から約２乃至２０度以上傾斜していることが重要である。それは、後にそれらの溝の充填のために付着が行われるとき、溝の上部付近に於て溝の底部よりも僅かに厚い付着が生じるためである。
　この方法に於ける次の工程は、誘電体分離領域１８を設けるために、開孔１６を誘電体材料で充填することである。 … 
　次に、第３図に示されている如く、誘電体表面層２０、層１４、及び層１２を経て基板１０中に延びる反応性イオン食刻された実質的にＵ形の第２開孔又は溝２２が形成される。反応性イオン食刻されたＵ形の第２開孔２２は前述の … 如き方法によつて形成される。 … その結果、垂直線から僅かに傾斜した、好ましくは２乃至１０度傾斜した、実質的にＵ形の第２開孔が形成される。 … それらの第２開孔２２内の表面上にゲート誘電体層２４を形成するために、基体が … 酸化雰囲気に対して曝される。 … 
　第４図は、本発明による１つの方法に従つて形成された構造体を示している。第４図に示されている構造体を形成するためには、ゲート誘電体層即ち２酸化シリコン層２４で被覆された第２開孔２２中に、ドープされた多結晶シリコン層２６を付着することが必要である。 … Ｎ＋型領域３０はＲＡＭセルのためのビツト線として働き得る。ＦＥＴのためのチヤンネルはＰ型領域３４である。ドープされた多結晶シリコン層で充填された第２開孔即ちドープされた多結晶シリコン層２６はゲート電極である。この１素子型ＭＯＳＦＥＴ・ＲＡＭセルのキヤパシタは、ゲート誘電体層２４及びゲート電極２６の周囲に於てＰ−型基板１０中に形成された空乏領域２５である。
　第５図は第４図の平面図であり、第４図は第５図の線４−４に於ける縦断面図である。」（第４頁右上欄第１２行ないし第６頁左上欄第４行）
　
　ここで、刊行物１には、上記「第２開孔２２」の形状について、「垂直線から僅かに傾斜した、好ましくは２乃至１０度傾斜した、実質的にＵ形の第２開孔が形成される。」（第５頁左下欄第６ないし８行）と記載されているものの、一方で「本発明による方法に従つて、複数の垂直な又は垂直線から僅かに傾斜したＵ形溝を有する、相互に誘電体分離されたＭＯＳＦＥＴの高密度のマトリツクスが達成される。」（第３頁左上欄第１６ないし１９行）という記載もされており、当該記載は「Ｕ形溝」の形状が「垂直」である場合と「垂直線から僅かに傾斜した」場合のいずれかを択一的に選択できることを意味する。
　また、第４図に示された「ＭＯＳＦＥＴ・ＲＡＭセル」完成後の段階においては、「Ｐ型層１２」が「ＦＥＴのためのチヤンネル」となる「Ｐ型領域３４」であり、「Ｎ＋型層１４」が「ＲＡＭセルのためのビツト線として働き得る」「Ｎ＋型領域３０」であることは明らかである。
　
　したがって、刊行物１には以下の発明（以下「刊行物発明」という。）が記載されている。
「＜１００＞結晶方向のＰ−型単結晶シリコン基板１０と、該シリコン基板１０の上に形成されたＰ型層１２と、該Ｐ型層１２の上に形成されたＮ＋型層１４と、前記Ｎ＋型層１４及びＰ型層１２を経て前記シリコン基板１０中に延びて形成された垂直なＵ形の開孔２２とを備え、前記Ｐ型層１２をチヤンネルとして用いるとともに、前記Ｎ＋型層１４をビツト線として用いたＭＯＳＦＥＴ・ＲＡＭセル。」
　
（ｂ）刊行物２：特公昭４２−２１４４６号公報
　本件の出願日前に日本国内において頒布された上記刊行物２には、以下の事項が記載されている。
「本発明の目的はキヤリア易動度の大きい、従がつて高周波特性の改善された絶縁ゲート型電界効果トランジスタを提供するにある。 … 
　そして本発明は半導体基体表面が絶縁物被膜で覆われて成る半導体装置において、前記被膜で覆われた前記基体の表面は｛１００｝面 … あるいはそれらの面の近傍の面に平行な結晶面を有し、該面の表面キヤリア密度は到達し得る最小の値を有することを基本的特徴とする。」（第２頁左欄第１３ないし２３行）
「電子移動度μｄが大きいことは、ゲート電圧変化に対するコンダクタンス変化の大きいこと即ち電圧感度が大なることを意味しており、特にＭＯＳ型の電界効果型トランジスタを製造する上に有利である。以上の実験から … ｛１００｝面結晶を半導体装置として用いた方が｛１１１｝面の半導体装置に比べて、優れた特性および効果を示すことが解釈できるであろう。」（第３頁左欄第９ないし１６行）
「本発明の思想は電界効果型トランジスタに限定されることなくプレーナートランジスタに応用した場合においては表面キャリア密度を極めて小さくすることができるので … 電気的特性が良好かつ安定なものを得ることができる。」（第３頁右欄下から第４行ないし第４頁左欄第２行）
「半導体表面の少なくとも一部が絶縁物被膜で覆われてなる半導体基板を含み、前記被膜で覆われた半導体表面は｛１００｝面に平行なあるいはその近傍の面に平行な結晶面を有し、前記被膜によつて前記表面に誘起されるキヤリアの表面密度は到達し得る最小の値を有することを特徴とする半導体装置。」（特許請求の範囲第１項）
　
（３）対比・判断
　本件訂正発明と刊行物発明とを対比する。
　なお、以下では、平成１９年２月２３日に提出された手続補正書（審判請求書）に添付の訂正明細書及び図面を「本件訂正明細書等」という。
（ａ）刊行物発明の「＜１００＞結晶方向」は、結晶面の法線方向を意味する表記であるから、刊行物発明の「＜１００＞結晶方向の」「単結晶シリコン基板」は、（１００）面を有する「単結晶シリコン基板」と技術的に同等である。
　したがって、刊行物発明の「＜１００＞結晶方向の」「単結晶シリコン基板」は、本件訂正発明の「（１００）面を有」する「基板」に相当する。
（ｂ）刊行物発明の「Ｐ型層」は、「チヤンネルとして用いる」ものであり、一方、本件訂正明細書等には、本件訂正発明の「ｐ型層」について、「ｐ型層 … は … チャネル領域 … を形成する。」（第２頁第２６ないし２７行）と記載されているから、刊行物発明の「Ｐ型層」は、本件訂正発明の「ｐ型層」に相当する。
（ｃ）刊行物発明の「Ｎ＋型層」は、「ビツト線として用い」るものであり、キャパシタに電荷が蓄積されているか否かで情報を記録するメモリセルでは、キャパシタに接続されるＭＯＳＦＥＴのゲート電極をワード線に、ソース電極又はドレイン電極のうち、いずれか一方をビット線に、他方をキャパシタにそれぞれ接続して用いることは当業者の技術常識であるから、前者の接続をした場合に、刊行物発明の「ビツト線として用い」る「Ｎ＋型層」がソース領域として用いられることは明らかである。
　一方、本件訂正発明の「高濃度ｎ型層」は、「ソース領域として用い」られるから、刊行物発明の「Ｎ＋型層」は、本件訂正発明の「高濃度ｎ型層」に相当する。
（ｄ）本件訂正発明では、「高濃度ｎ形基板(5)の上に形成された低濃度ｎ形層(4)と、前記低濃度ｎ形層(4)の上に形成されたｐ形層(3)」という積層構造、すなわち、「ｐ形層(3)」が「高濃度ｎ形基板(5)」に接することなく「低濃度ｎ形層(4)」を介して「高濃度ｎ形基板(5)の上に形成され」た積層構造を備えているが、このような場合でも、「ｐ形層(3)」は「高濃度ｎ形基板(5)の上に形成されて」いるから、上記（ａ）ないし（ｃ）で検討した対応関係も併せて判断すると、刊行物発明の「シリコン基板」「と、該シリコン基板」「の上に形成されたＰ型層」「と、該Ｐ型層」「の上に形成されたＮ＋型層」とを備える積層構造は、本件訂正発明の「基板」「と、前記」「基板」「の上に形成された」「ｐ型層」「と、前記ｐ型層」「の上に形成された高濃度ｎ型層」「とを有するシリコン基板」に相当する。
（ｅ）刊行物発明は、「Ｐ型層１２を経て」「シリコン基板１０中に延びて形成された垂直なＵ形の開孔２２を備え」た構造を備えており、また、刊行物１には、第４図とともに「第４図は、本発明による１つの方法に従つて形成された構造体を示している。第４図に示されている構造体を形成するためには、ゲート誘電体層即ち２酸化シリコン層２４で被覆された第２開孔２２中に、ドープされた多結晶シリコン層２６を付着することが必要である。 … ドープされた多結晶シリコン層で充填された第２開孔即ちドープされた多結晶シリコン層２６はゲート電極である。」と記載されているように、「Ｕ形の開孔２２」内に「ゲート誘電体層」を介して「ゲート電極」が形成されることが記載されているから、刊行物発明の「垂直なＵ形の開孔２２」の側面の一部を形成する「Ｐ型層１２」を「チヤンネルとして用いる」ことは明らかである。
　したがって、刊行物発明の「Ｕ形の開孔」は、本件訂正発明の「凹部」に相当し、刊行物発明において「Ｐ型層」「をチヤンネルとして用いる」ことは、本件訂正発明において「凹部の側面」「をチャンネルとして用い」ることに相当する。
（ｆ）刊行物発明の「ＭＯＳＦＥＴ・ＲＡＭセル」は、「ＭＯＳＦＥＴ」を備えており、また、「Ｐ型層１２を経て」「シリコン基板１０中に延びて形成された垂直なＵ形の開孔２２を備え」た構造を備えているから、「チヤンネルとして用いる」「Ｐ型層」中を流れる電子の方向が、「シリコン基板１０」の表面に「垂直な」方向であること、すなわち、刊行物発明の「ＭＯＳＦＥＴ・ＲＡＭセル」が備える「ＭＯＳＦＥＴ」が縦型であることは明らかである。
　したがって、刊行物発明の「ＭＯＳＦＥＴ・ＲＡＭセル」は、本件訂正発明の「縦型構造電界効果トランジスタ」に相当する。
　
　上記（ａ）ないし（ｆ）の検討内容を踏まえると、本件訂正発明と刊行物発明は、
「（１００）面を有する基板と、前記基板の上に形成されたｐ型層と、前記ｐ型層の上に形成された高濃度ｎ型とを有するシリコン基板の表面に凹部が形成され、前記凹部の側面をチャンネルとして用いた縦型電界効果トランジスタ。」
である点で一致し、以下の点で相違する。
　
［相違点１］
　本件訂正発明は、「高濃度ｎ形基板(5)と、前記高濃度ｎ形基板(5)の上に形成された低濃度ｎ形層(4)と、前記低濃度ｎ形層(4)の上に形成されたｐ形層(3)と」「を有する」とともに、「前記高濃度ｎ形基板(5)に電極形成されたドレイン電極を備える」のに対して、
　刊行物発明は、「Ｐ−型単結晶シリコン基板１０と、該シリコン基板１０の上に形成されたＰ型層１２と」を備える点。
［相違点２］
　本件訂正発明は、「シリコン基板の表面に、直方体にエッチング形成された矩形状の凹部であって前記直方体の長手方向が＜１１０＞方向と４５°の角度をなす矩形状の凹部が形成され、前記矩形状の凹部の側面をなす（０１０）または（００１）面をチャンネルとして用い」るのに対して、
　刊行物発明は、「Ｎ＋型層１４及びＰ型層１２を経て」「シリコン基板１０中に延びて形成された垂直なＵ形の開孔２２とを備え、前記Ｐ型層１２をチヤンネルとして用いた」点。
　
　上記相違点について検討する。
［相違点１について］
（ａ）相違点１は、実質的に、本件訂正発明は、「高濃度ｎ形基板(5)」と「前記高濃度ｎ形基板(5)に電極形成されたドレイン電極を備える」のに対して、刊行物発明は、「Ｐ−型単結晶シリコン基板１０」を備えるとともに「Ｐ−型単結晶シリコン基板１０」に直接接続された電極が設けられていない点、及び、本件訂正発明は「基板(5)の上に」「低濃度ｎ形層(4)」を介して「ｐ形層(3)」が形成されているのに対して、刊行物発明は、「単結晶シリコン基板１０」「の上に」他の層を介することなく「Ｐ型層１２」形成されている点に分けて整理することができる。
（ｂ）本件訂正発明が「高濃度ｎ形基板(5)」と「前記高濃度ｎ形基板(5)に電極形成されたドレイン電極を備える」のは、本件訂正発明が「縦型構造電界効果トランジスタ」として動作するために、ドレイン領域となる「高濃度ｎ形基板(5)」と「前記高濃度ｎ形基板(5)に電極形成されたドレイン電極」とを通じてドレイン電流を取り出す必要があるためであること、及び、本件訂正発明において「基板(5)の上に」「低濃度ｎ形層(4)」を介して「ｐ形層(3)」が形成されている、すなわち、「基板(5)」とチャネル領域である「ｐ形層(3)」との間に「低濃度ｎ形層(4)」を形成するのは、本件訂正明細書等に「本発明は … とりわけ大電力用の縦型ＭＯＳＦＥＴに関する。」（第１頁第１４ないし１５行）と記載されているように、「大電力用の縦型ＭＯＳＦＥＴ」としての使用を前提に高耐圧化の必要があるためであることは、いずれも当業者の技術常識を踏まえれば明らかなことである。
（ｃ）一方、刊行物発明が「Ｐ−型単結晶シリコン基板１０」を備えるとともに「Ｐ−型単結晶シリコン基板１０」に直接接続された電極が設けられていないのは、「ＭＯＳＦＥＴ・ＲＡＭセル」である刊行物発明が、高密度化のためにＭＯＳＦＥＴと電荷蓄積用のキャパシタとが一体に形成された特殊な構造であって、刊行物１に第４図とともに「この１素子型ＭＯＳＦＥＴ・ＲＡＭセルのキヤパシタは、ゲート誘電体層２４及びゲート電極２６の周囲に於てＰ−型基板１０中に形成された空乏領域２５である。」（第５頁右下欄第１９行ないし第６頁左上欄第２行）と記載されているように、キャパシタとして機能する「Ｐ−型基板１０中に形成された空乏領域２５」が、「Ｐ−型基板１０」に形成された「Ｕ形の開孔２２」の底面及び側面にわたって形成された「空乏領域２５」であるためであって、「Ｐ−型基板１０」に直接接続された電極を設けると、キャパシタとして機能する「Ｐ−型基板１０中に形成された空乏領域２５」に対して所望でない電荷の充放電が生じて刊行物発明がメモリセルとして機能しなくなるためである。
（ｄ）したがって、「ＭＯＳＦＥＴ・ＲＡＭセル」である刊行物発明おいて、「Ｐ−型単結晶シリコン基板１０」の導電型を高濃度のｎ型にするとともに、これに直接接続された電極を設けることは、このようにすると刊行物発明がメモリセルとして機能しなくなることは明らかである以上、当業者であっても容易になし得たこととはいえず、また、「ＭＯＳＦＥＴ・ＲＡＭセル」である刊行物発明には「大電力用の縦型ＭＯＳＦＥＴ」としての使用を前提とした本件訂正発明ほどの高耐圧化は要しないから、刊行物発明において「シリコン基板１０」と「チヤンネルとして用い」る「Ｐ型層１２」との間に、敢えて低濃度ｎ型層を設けることも当業者が容易になし得たこととはいえない。
［相違点２について］
（ａ）刊行物２には、プレーナー型の絶縁ゲート型電界効果トランジスタにおいて、「｛１００｝面結晶を半導体装置として用いた方が｛１１１｝面の半導体装置に比べて、優れた特性および効果を示すことが解釈できる」（第３頁左欄第１４ないし１６行）と記載されているものの、プレーナー型の絶縁ゲート型電界効果トランジスタが形成された｛１００｝面のシリコン基板表面と同等の結晶性と表面状態とを有する｛１００｝面をシリコン基板表面と垂直な面にも形成し得ることについては、何ら記載がない。
（ｂ）一方、刊行物１には「反応性イオン食刻方法は食刻されている単結晶シリコンの結晶方向に依存せず、Ｕ形溝の深さは所望の任意の深さでよい。」（第３頁左下欄第１２ないし１５行）と、シリコン基板のエッチング手段として反応性イオン食刻方法を用いれば結晶方向に依存せずに「Ｕ形溝」が形成できることが記載されているが、当該記載は、刊行物１に「本発明による方法に従つて形成された改良された構造体の密度はそのＶＭＯＳ型素子構造体の密度の約２倍であ … る。」（第３頁右上欄第１１ないし１４行）及び「相互に誘電体分離された高密度のＭＯＳＦＥＴ素子のマトリツクスを形成するための本発明による方法は反応性イオン食刻技術を用いている。反応性イオン食刻技術は、ＶＭＯＳの製造方法に於て用いられている異方性食刻よりも相当に有利である。」（第３頁右上欄第１８行ないし同頁左下欄第３行）と記載されているように、反応性イオン食刻方法は、従来のＶＭＯＳの製造方法で用いられていた異方性食刻に比べて基板に垂直なエッチングが可能である点において、より高密度の素子形成を行う際に有利であることを意味するのに止まり、反応性イオン食刻方法によって、実際に（１００）面のシリコン基板表面と同等の結晶性と表面状態とを有する（１００）面をシリコン基板表面と垂直な面にも形成し得ることまでは、刊行物１には記載されていない。
（ｃ）以上のとおり、刊行物１及び刊行物２のいずれにも、（１００）面のシリコン基板表面と同等の結晶性と表面状態とを有する（１００）面をシリコン基板表面と垂直な面にも形成し得ることは何ら記載されていないから、当業者が、刊行物２の記載に基づいて、刊行物発明の「垂直なＵ形の開孔２２」の側面を、反応性イオン食刻方法を用いて（１００）面のシリコン基板表面と同等の結晶性と表面状態とを有する（１００）面になるように試みることは可能であったとしても、実際に、（１００）面のシリコン基板表面と同等の結晶性と表面状態とを有する（１００）面をシリコン基板表面と垂直な面にも形成し得るか否かを見極めるとともに、可能である場合にはいかなる条件を要するのかを見出すことは、この点について刊行物１及び刊行物２に何ら具体的な指針となる記載がされていない以上、当業者に通常の創作能力を超えた過度の試行錯誤を要することとなる。
（ｄ）したがって、刊行物発明において、本件訂正発明の「シリコン基板の表面に、直方体にエッチング形成された矩形状の凹部であって前記直方体の長手方向が＜１１０＞方向と４５°の角度をなす矩形状の凹部が形成され、前記矩形状の凹部の側面をなす（０１０）または（００１）面をチャンネルとして用い」ることに相当する構成を備えるようにすることは、当業者であっても、容易になし得たこととはいえない。
　
　したがって、本件訂正発明は、刊行物１及び刊行物２に記載された発明に基づいて当業者が容易に発明をすることができたものとはいえず、また、他に本件訂正発明が特許出願の際、独立して特許を受けることができないとする理由もないから、平成６年改正前の特許法第１２６条第３項に規定された独立特許要件を満たしている。
　
７．むすび
　以上のとおりであるから、本件訂正審判の請求は、平成６年改正前の特許法第１２６条第１項ないし第３項の規定に適合する。
　よって、結論のとおり審決する。