【事件の表示】
　平成１１年特許願第２３３３４２号「薄膜トランジスタ」拒絶査定不服審判事件〔平成１２年　３月　３日出願公開、特開２０００−　６８５２３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続きの経緯　
　本願は、平成１１年８月２０日（優先権主張　１９９８年８月２０日、米国）の出願であって、平成１６年２月１０日付けで拒絶査定がなされ、これに対して同年５月１４日に拒絶査定に対する審判請求がなされるとともに、同日付けで手続補正がなされ、その後前置審査において、平成１６年１０月１８日付けで最後の拒絶の理由が通知され、その指定期間内である平成１７年４月２０日に意見書と手続補正書が提出されたものである。
　
２．本願発明
　平成１７年４月２０日付け手続補正書による補正は、補正前請求項７を削除し、補正前請求項７を引用していた補正前請求項８を独立請求項とするとともに、補正前請求項８乃至補正前請求項１１の請求項番号を１ずつ繰り上げるものであるから、これは特許法第１７条の２第４項第１号の「第３６条第５項に規定する請求項の削除」を目的とするものであり、適法なものである。
　よって、本件請求項１に係る発明は、平成１７年４月２０日付け手続補正書により補正された特許請求の範囲の請求項１に記載された次の事項により特定されるとおりのものである。
「集積回路であって、
ａ．その頂部面が絶縁材料を含む基板と、
ｂ．前記基板上の、少なくとも１つの相互接続レベルと、
ｃ．前記少なくとも一つの相互接続レベルを覆っている絶縁層と、
ｄ．前記絶縁層上に形成された複数の電界効果トランジスタとを備え、
それぞれの前記電界効果トランジスタが、
ｉ．ソースと、　　　　
ｉｉ．前記ソースから隔てられたドレインと、
ｉｉｉ．前記ソースとドレインの間のゲートと、
ｉｖ．前記ゲート上の有機半導体層とを有し、
ソース、ドレインおよびゲートの少なくとも
一つのは
　前記少なくとも１つの相互接続レベルの全てが前記複数の電界効果トランジスタの下方に位置している集積回路。」（以下、「本願発明」という。なお、下線部「一つのは」は、「一つは」の誤記と認める。）
　
３．引用した刊行物に記載の発明
（１）特開平１０−１８９７５９号公報
　前置審査における平成１６年１０月１８日付けで通知した最後の拒絶の理由に引用した本願の優先権主張の日前の平成１０年７月２１日に頒布された特開平１０−１８９７５９号公報（以下、「引用文献２」という。）には、図１乃至図１２とともに以下の事項が記載されている。
「【請求項１】  絶縁基板の上に配線層と層間絶縁膜との組み合わせによって多層配線層が形成されており、その多層配線層の上に絶縁膜が形成されており、前記絶縁膜に形成されている溝または孔に埋め込まれている配線層の一部をゲート電極とし、そのゲート電極を有するＭＯＳＦＥＴが前記絶縁膜の上に形成されていることを特徴とする半導体集積回路装置。」
「【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装置およびその製造方法に関し、特に絶縁基板の上に多層配線層を形成した後に、その上に、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor ）を形成し、微細加工を行うことができる半導体集積回路装置の製造方法およびそれによって製造した半導体集積回路装置に関するものである」
「【０００８】本発明の目的は、ＭＯＳＦＥＴのチャネル長を短縮でき、しかも容易に多層配線層を微細化できる半導体集積回路装置およびその製造方法を提供することにある。」
「【００１５】まず、図１に示すように、例えば酸化シリコンまたは窒化シリコンなどの材料からなる絶縁基板１の表面に・・・パターン化されたタングステン層からなる配線層２を形成する。・・・　
【００１６】次に、絶縁基板１の上に、ＣＶＤ（Chemical Vapor Deposition ）法を使用して・・・酸化シリコン膜からなる層間絶縁膜３を形成した後、フォトリソグラフィ技術と選択エッチング技術とを使用して、接続孔４を形成する（図２）。・・・
【００１７】その後、絶縁基板１の上に、・・・パターン化されたタングステン層からなる配線層５を形成する（図３）。
【００１８】・・・設計仕様に応じて、前述した層間絶縁膜３および配線層５の製造工程を繰り返して、配線層５の上に、層間絶縁膜および配線層を平坦化された多層配線構造をもって形成し、平坦化された多層配線を絶縁基板１の上に形成することができる。
【００１９】次に、絶縁基板１の上に、ＣＶＤ法を使用して・・・酸化シリコン膜からなる絶縁膜６を形成する。その後、・・・絶縁膜６に接続孔を形成した後、その接続孔に選択ＣＶＤ法を使用して例えばタングステンからなるプラグ７を形成する（図４）。
【００２０】この場合、絶縁膜６は、ＰＳＧ膜またはＢＰＳＧ膜などの絶縁膜を使用することができ、その製造工程として回転塗布法などを使用することができる。・・・
【００２１】次に、絶縁膜６の選択的な領域に、ＭＯＳＦＥＴのゲート電極などを配置するための溝８を形成する（図５）。・・・溝８を形成する領域の下部にゲート電極と電気的に接続する配線層などがある場合には、溝８を接続孔（コンタクトホール）などの孔の態様とすることができる。
【００２２】その後、絶縁基板１の上に、・・・タングステン層からなる配線層９を形成する（図６）。・・・
【００２３】次に、・・・エッチングを行い、溝８にＭＯＳＦＥＴのゲート電極となる配線層９ａのパターンを形成すると共に絶縁膜６の上にＭＯＳＦＥＴのソースおよびドレインのコンタクト領域となる配線層９ｂのパターンを形成する（図７）。
・・・
【００２７】その後、溝８の上に、配線層９ａおよび配線層９ｂとは異なる材料からなる保護膜１０を埋め込んで、配線層９ｂとの平坦化を行った保護膜１０を形成する（図８）。・・・
【００２８】次に、ソースおよびドレインのコンタクト領域である配線層９ｂの上に、選択ＣＶＤ法を使用して、ソースおよびドレインとなる半導体領域（シリコン層からなる半導体領域）１１を形成する（図９）。・・・
【００２９】その後、不要となった保護膜１０を取り除いた後、ゲート電極としての配線層９ａの表面にゲート絶縁膜１２を形成する（図１０）。
・・・
【００３１】次に、絶縁基板１の上に、ＣＶＤ法を使用して、チャネル領域となる半導体領域（シリコン層からなる半導体領域）１３を形成する（図１１）。・・・
【００３２】その後、絶縁基板１の上に、ＣＶＤ法を使用して、例えば窒化シリコン膜または酸化シリコン膜などからなるパッシベーション膜１４を形成することにより、本実施の形態１のＭＯＳＦＥＴを有する半導体集積回路装置の製造工程を終了する（図１２）。」
「【００３３】本実施の形態１の半導体集積回路装置およびその製造方法によれば、絶縁基板１の上に多層配線層を形成していることによって、従来のように半導体基板にＭＯＳＦＥＴなどの半導体素子を形成していて半導体基板の表面が凹凸化している場合と異なり、絶縁基板１の表面が平坦であり、その上に形成する配線層２および層間絶縁膜３などが平坦化できるので、配線層２および層間絶縁膜３などを微細加工をもって形成できる。したがって、必要に応じて多数の層からなる配線層を有する多層配線層を形成できると共に微細加工をもって高集積度の多層配線層を形成できる。」
　
　ここで、引用文献２のＭＯＳＦＥＴは、ゲート電極となる配線層９ａ、ソース及びドレインのコンタクト領域となる配線層９ｂ（段落【００２３】）、ソース及びドレインとなる半導体領域１１（段落【００２８】）、及びチャネル領域となる半導体領域（シリコン層からなる半導体領域）１３（段落【００３１】）を備えており、明細書及び図面（図７乃至図１２）の記載から、その構造として「ソース１１及びソースのコンタクト領域９ｂと、前記ソース１１及びソースのコンタクト領域９ｂから隔てられたドレイン１１及びドレインのコンタクト領域９ｂと、前記ソース１１及びソースのコンタクト領域９ｂとドレイン１１及びドレインのコンタクト領域９ｂとの間のゲート電極９ａと、前記ゲート電極９ａ上のシリコン層からなる半導体領域１３と」を有したものであることは明らかである。
　また、ゲート電極やソース及びドレインのコンタクト領域となる配線層は他の配線層と接続することも開示されており（段落【００２１】、図１２）、更に、図７乃至図１２を参照すると、ゲート電極としての配線層９ａが複数あることから、ＭＯＳＦＥＴが複数形成されていることは明らかである。
　したがって、引用文献２には、
「半導体集積回路装置であって、
絶縁基板と、
前記絶縁基板の上に配線層と層間絶縁膜との組み合わせによって多層配線層が形成されており、その多層配線層の上に形成された絶縁膜と、
前記絶縁膜上に形成されている複数のＭＯＳＦＥＴとを備え、
それぞれのＭＯＳＦＥＴが、
ソース及びソースのコンタクト領域と、
前記ソース及びソースのコンタクト領域から隔てられたドレイン及びドレインのコンタクト領域と、
前記ソース及びソースのコンタクト領域とドレイン及びドレインのコンタクト領域との間のゲート電極と、
前記ゲート電極上のシリコン層からなる半導体領域とを有し、
ソース及びソースのコンタクト領域、ドレイン及びドレインのコンタクト領域、及びゲート電極の少なくとも一つは前記配線層によって接続されており、
絶縁基板の上に多層配線層を形成した後に、その上に、ＭＯＳＦＥＴを形成している半導体集積回路装置。」（以下、これを「引用発明」という。）
が記載されている。
　
（２）特開平７−２２６７０号公報
　同じく、前置審査において通知した拒絶の理由に引用した本願の優先権主張の日前の平成７年１月２４日に頒布された特開平７−２２６７０号公報（以下、「引用文献４」という。）には、図２、図３とともに以下の事項が記載されている。
「【００４２】ＦＥＴ素子の構造は特に制限されないが、図１〜図３に示される絶縁ゲート型素子等が例示される。
【００４３】・・・図２に示すように、ゲート電極５と絶縁膜６とを基板１上に設け、その上に、ソース電極３、ドレイン電極４及び半導体層３を設けてもよい。
【００４４】また、目的に応じて、図３に示すように、ソース電極３またはドレイン電極４からのリード線７、８やゲート電極５として、金属膜を用いることもできる。
【００４５】基板１としては、ガラス、アルミナ焼結体やポリエステル、ポリイミド等のフィルム形成能を有する電気絶縁性ポリマー等を使用できる。
・・・
【００４７】ＦＥＴ素子において、半導体層２、ソース電極３、ドレイン電極４及びゲート電極５のうち少なくとも１つのエレメントは、前記共役系高分子を用いて形成することができる。
【００４８】本発明の共役系高分子は、ドーピングしない状態では、ｐ型半導体としての性質を有しており、そのまま半導体層に用いることができる。また、適当なドーパントを用いてドーピングすることによって、例えば、ｎ型半導体として用いることもできる。このような共役系高分子は、前記半導体層の材料として有用である。共役系高分子で半導体層を形成する場合、ソース電極、ドレイン電極、ゲート電極は、金属や導電性高分子で形成できる。」
　
（３）特開平７−２２１３１３号公報
　同じく、前置審査において通知した拒絶の理由に引用した本願の優先権主張の日前の平成７年８月１８日に頒布された特開平７−２２１３１３号公報（以下、「引用文献５」という。）には、図１とともに以下の事項が記載されている。
「【００３０】（実施例１）図１に本実施例におけるπ−共役系高分子電界効果型トランジスタの構造を示す。まず、無アルカリガラス基板１上にクロムを蒸着し、ゲート電極２とした。次にプラズマＣＶＤ法により、５０００オングストロームの窒化シリコン膜３を堆積させた後、クロム、金の順に蒸着を行い、通常の光リソグラフィー技術でソース電極４、ドレイン電極５を形成した。続いて、基板を１０％濃度のフッ酸に浸漬することにより表面親水化処理をした後、この基板をポリ［３−（ジメチルクロロシリル）ヘキシルチオフェン］の２ｗｔ％キシレン溶液に浸漬してからゆっくり引き上げることにより、半導体層６を形成した。
【００３１】以上の手順でチャネル長２０μm 、チャネル幅２mm、半導体層の厚さ約１μmのπ−共役系高分子電界効果型トランジスタを得た。」
　
（４）特開平６−２９１３１２号公報
　同じく、前置審査において通知した拒絶の理由に引用した本願の優先権主張の日前の平成６年１０月１８日に頒布された特開平６−２９１３１２号公報（以下、「引用文献６」という。）には、図１とともに以下の事項が記載されている。
「【０００２】
【従来の技術】従来の電界効果型トランジスタ（以下、ＦＥＴ素子と云う）は、半導体層としてシリコンやＧａＡｓ単結晶を用いたものが知られている。しかし、これらは高価であるため、より安価な有機半導体、例えば、ポリアセチレンを使用したＦＥＴ素子が報告されている・・・。」
「【００１９】図１は、本発明のＦＥＴ素子の一例を示す模式断面図である。透明ＩＴＯからなるゲート電極２を有する基板１上に、ゲ−ト絶縁膜３が形成されており、その上に通常の真空蒸着法、フォトリソグラフィ技術及びエッチング技術を用いて金等のソース電極４及びドレイン電極５が形成されている。
【００２０】上記ソース電極４及びドレイン電極５の上には前記式〔１〕で示される有機半導体層８が形成されている。
【００２１】基板１としては、例えば、ガラス、アルミナ燒結体等の無機材料、ポリイミド、ポリエステル、ポリエチレン、ポリフェニレンスルフィド、ポリパラキシレン等の有機材料が使用可能である。」
「【００２５】本発明のポイントである有機半導体層８としては、π電子系を確保できる化学構造を有し、かつ、剛直性を維持できる化合物である。」
「【００６７】また、上記有機半導体薄膜は、大面積の基板上にも多数，均一に形成することができるので、ＦＥＴ素子を有するマトリックス型の液晶表示装置を提供することが可能である。」
　
４．本願発明と引用発明との対比
　引用文献２（段落【０００１】）には、「ＭＯＳＦＥＴ（Metal Oxide 
Semiconductor Field Effect Transistor ）」と記載されており、「Field Effect Transistor」は一般に「電界効果トランジスタ」と翻訳することが技術常識であるから、引用発明の「ＭＯＳＦＥＴ」は「ＭＯＳ電界効果トランジスタ」のことである。そして、引用発明における「ソース及びソースのコンタクト領域」、「ドレイン及びドレインのコンタクト領域」及び「ゲート電極」は、本願発明における「ソース」、「ドレイン」及び「ゲート」にそれぞれ相当する。
　また、引用発明における「半導体集積回路装置」及び「絶縁基板」は、本願発明における「集積回路」及び「その頂部面が絶縁材料を含む基板」にそれぞれ相当する。
　次に、本願発明における「相互接続レベル」は、本願の発明の詳細な説明において、「熱による制約がなくなったので、『相互接続レベル』の製造に対する処理条件を広い範囲から選択できるようになった。」（本願明細書段落【０００９】、『』は付加。）、「電界効果トランジスタを形成する前に、『相互接続レベル』上に少なくとも一つの『相互接続レベル』を形成する」（同段落【００２８】、『』は付加。）のごとく使用される言葉であり、「第一のレベルの相互接続パターンの金属ランナ１４」（同段落【００１５】）、「第二のレベルの金属相互接続のランナ２２」（同段落【００１６】）等を意味するものと認められる。一方、引用発明の「配線層」は、多層配線層を形成するものであって、多層配線層中に少なくとも１つは存在するものである。よって、引用発明の「配線層」は、本願発明の「少なくとも１つの相互接続レベル」に相当し、配線層による「接続」は、少なくとも１つの相互接続レベルによる「相互接続」に相当する。また、引用発明の「多層配線層の上に形成された絶縁膜」は、ＣＶＤ法や回転塗布法により形成された絶縁膜であって、下層の配線層を覆っていることは明らかであるから、本願発明の「少なくとも一つの相互接続レベルを覆っている絶縁層」に相当する。
　そして、引用発明における「シリコン層からなる半導体領域」は「層」を構成しているから、「半導体層」である。
　したがって、本願発明と引用発明とは、
「集積回路であって、
ａ．その頂部面が絶縁材料を含む基板と、
ｂ．前記基板上の、少なくとも１つの相互接続レベルと、
ｃ．前記少なくとも一つの相互接続レベルを覆っている絶縁層と、
ｄ．前記絶縁層上に形成された複数の電界効果トランジスタとを備え、
それぞれの前記電界効果トランジスタが、
ｉ．ソースと、　　　　
ｉｉ．前記ソースから隔てられたドレインと、
ｉｉｉ．前記ソースとドレインの間のゲートと、
ｉｖ．前記ゲート上の半導体層とを有し、
ソース、ドレインおよびゲートの少なくとも一つは前記相互接続レベルによって相互接続されている、集積回路。」
であることで一致し、以下の２点においてのみ相違している。
（１）
　本願発明は、「前記少なくとも１つの相互接続レベルの全てが前記複数の電界効果トランジスタの下方に位置している」のに対して、引用発明は、「絶縁基板の上に多層配線層を形成した後に、その上に、ＭＯＳＦＥＴを形成している」点（以下、「相違点１」という。）
（２）
　本願発明は、電界効果トランジスタが「前記ゲート上の有機半導体層」を有しているのに対し、引用発明は、電界効果トランジスタがＭＯＳ電界効果トランジスタあって、「前記ゲート上のシリコン層からなる半導体領域」を有している点。（以下、「相違点２」という。）
　
５．判断
　上記相違点について検討する。
（相違点１について）
　引用文献２には、多層配線層を形成した後にＭＯＳＦＥＴを形成し、「その後、・・・パッシベーション膜１４を形成することにより、・・・ＭＯＳＦＥＴを有する半導体集積回路装置の製造工程を終了する（図１２）。」（段落【００３２】）と記載されているから、ＭＯＳＦＥＴの上には配線層が形成されていないことは明らかであり、引用発明は、複数のＭＯＳＦＥＴの下に多層配線層（即ち、配線層と層間絶縁膜との組み合わせ）が完成した形で設けられていることとなる。したがって、引用発明において「絶縁基板の上に多層配線層を形成した後に、その上に、ＭＯＳＦＥＴを形成している」ことは、全ての配線層が複数のＭＯＳＦＥＴの下方に位置していることとなるから、本願発明における「前記少なくとも１つの相互接続レベルの全てが前記複数の電界効果トランジスタの下方に位置している」ことと構造的に同等であり、相違点１は実質的なものではない。
（相違点２について）
　引用発明は、容易に多層配線層を微細化できるようにすることをその目的の一つとしており（引用文献２段落【０００８】）、絶縁基板の上に多層配線層を形成していることによって、多数の層からなる配線層を有する多層配線層を形成できると共に微細加工をもって高集積度の多層配線層を形成できるという効果を得るものであって（同段落【００３３】）、この目的・効果は、シリコンを用いた半導体集積回路装置に限られるものでないことは明らかである。
　そして、引用発明は、電界効果トランジスタ（ＭＯＳＦＥＴ）の構造として、ゲート電極としての配線層９ａを下部に設け、その上にゲート絶縁膜１２、該ゲート絶縁膜１２上にチャンネル領域となる半導体領域１３を形成した、下部ゲート型の構造を採用している。
　一方、引用文献６には、ゲート電極を有する基板上に、ゲ−ト絶縁膜が形成され、更にその上に「有機半導体層」が形成された電界効果トランジスタが記載されている。
　また、引用文献４には、ゲート電極と絶縁膜とを基板上に設け、その上に、ソース電極、ドレイン電極及び半導体層を設けた絶縁ゲート型の電界効果トランジスタ（ＦＥＴ素子）が記載され、この半導体層を共役系高分子で形成することが記載されており、更に、引用文献５にもπ−共役系高分子電界効果型トランジスタが記載され、無アルカリガラス基板上に、ゲート電極、窒化シリコン膜を形成した後、π−共役系高分子からなる半導体層、即ち、有機半導体層を形成することが記載されている。
　したがって、本願の優先権主張の時点において、半導体層として「有機半導体層」を用いた電界効果トランジスタは既に周知のものにすぎず、その構造として、ゲートを下部に設け、その上にゲート絶縁膜、有機半導体層を順次形成した、下部ゲート型の電界効果トランジスタ構造を採用し得ることも、引用文献４ないし６に記載されている。
　そして、引用文献６には、安価な有機半導体を使用した電界効果トランジスタが報告されていること（段落【０００２】）、有機半導体薄膜は、大面積の基板上にも多数，均一に形成することができること（段落【００６７】）が記載されているから、安価な有機半導体を使用した電界効果トランジスタを集積回路に利用することは、引用文献６の記載から直ちに想到し得ることであり、引用発明における、下部にゲートを設けた電界効果トランジスタとして、引用文献４ないし６に記載された、半導体層として「有機半導体層」を用いた電界効果トランジスタを使用すること、即ち、引用発明の「前記ゲート上のシリコン層からなる半導体領域」に代えて、ゲート上の半導体層を「前記ゲート上の有機半導体層」とすることは、当業者が容易になし得ることである。
　そして、高い歩留まりとより低いコストの達成という本願発明の効果は、当業者が容易に予測し得る程度のものにすぎない。
　なお、請求人が平成１７年４月２０日付け意見書で主張するように、本願発明が、有機半導体を伴うＴＦＴにおける２つの重要な特殊性、即ち、「有機半導体材料は例えばシリコンのように頑丈ではないこと」、「有機半導体を伴うＴＦＴ構造が上下逆のプロセスに適していること」を認識し、これらの技術的問題点を解決するものであるとしても、これらの認識及び副次的効果は、有機半導体に関する技術常識及び引用文献４ないし６に記載の技術的事項に基づいて、当業者が当然に予測し得ることである。
　したがって、本願発明は、引用文献２及び引用文献４ないし６に記載された発明に基づいて当業者が容易に発明をすることができたものであり、特許法第２９条第２項の規定により特許を受けることができない。
　
６．むすび
　以上のとおりであるから、本願は請求項２ないし請求項１０に係る発明について判断するまでもなく、拒絶されるべきものである。
　よって、結論のとおり審決する。