【事件の表示】
　特願２００１−３２６３６８「マイクロコンピュータ」拒絶査定不服審判事件〔平成１４年　８月　９日出願公開、特開２００２−２２２０２４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続きの経緯　
　本願は平成１３年１０月２４日（優先権主張平成１２年１１月１０日）に出願されたものであって、平成１９年８月１４日付けで拒絶査定がなされ、これに対して同年９月２０日に拒絶査定不服審判が請求されるとともに同年１０月１９日付けで手続補正がなされたものである。
　
第２　平成１９年１０月１９日付けの手続補正についての補正却下の決定
［補正却下の決定の結論］
　平成１９年１０月１９日付けの手続補正を却下する。
　
［理由］
１．補正後の本願発明
　平成１９年１０月１９日付けの手続補正により、特許請求の範囲の請求項１は、
　「【請求項１】　ホストとデバイスとの間で、ＵＳＢ信号線を介してデータ送受信する当該デバイスに内蔵されるマイクロコンピュータにおいて、
　前記ＵＳＢ信号線経由での電源投入により、リセット信号を発生するリセット信号発生回路と、
　前記リセット信号に応じて直ちに発振を開始する第１の発振器と、
　前記リセット信号に応じて発振を開始し、前記第１の発振器より発振が安定するまでに時間がかかると共に、ＵＳＢ通信に必要な同期クロックを発振する第２の発振器と、
　プログラムを記憶する不揮発性メモリと、を備え、
　前記ＵＳＢ信号線からの電源供給を受けると、前記プログラムに従って、前記第１の発振器の出力を前記マイクロコンピュータのシステムクロックとすると共に前記ＵＳＢ信号線を非接続状態のレベルに設定し、前記第２の発振器の状態が安定するのを待って、前記第２の発振器の出力を前記システムクロックに変更することを特徴とするマイクロコンピュータ。」
と補正された。
　
２．補正の適否について
　平成１９年１０月１９日付けの手続補正は、補正前の請求項１に記載された発明を特定するために必要な事項を限定するための補正であり、特許法第１７条の２第５項第２号の特許請求の範囲の減縮を目的とするものに該当する。
  そこで、平成１９年１０月１９日付けの手続補正後の請求項１に記載された発明（以下、「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか、すなわち平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するかどうかについて以下に検討する。
　
３．引用刊行物
（１）原審が拒絶の理由に引用した特開平１１−２８８３３８号公報(平成１１年１０月１９日出願公開。以下、「引用例１」という。）には、図面と共に次の各記載がある。
（ア）「【０００１】
【発明の属する技術分野】本発明は、ホストと周辺のデバイスとの間の通信インタフェースの一つであるＵＳＢ(Universal Serial Bus：ユニバーサルシリアルバス）インタフェースを提供するＵＳＢコントローラに関する。
【０００２】
【従来の技術】デバイスに搭載されるＵＳＢインタフェースは、ホストと双方向通信を行うための2本の信号線を有している。この信号線の一方はデバイス側おいてデバイスの電源ラインにプルアップ抵抗を介して接続されており、ケーブルで接続された状態で電源投入されると、デバイスの電源投入と同時にプルアップされる。これによりホスト側はデバイスの電源投入を知る。デバイスの電源投入の後、ホスト又はＵＳＢハブは通信に先立ってバスリセット信号を発行する。デバイスのＵＳＢインタフェースは、バスリセット信号を受けると、以後通信が正常に行えるようデフォルト状態になる必要がある。その際、ＵＳＢインタフェースを提供するＵＳＢコントローラは、ＵＳＢインタフェースの動作を安定に行うために初期化を行う必要がある。そこで、従来のＵＳＢインタフェースは、バスリセット信号が入ってからそれが解除されるまでの期間（バスリセット期間）に初期化を行なっている。バスリセット期間は１０ｍsec程度である。
【０００３】
【発明が解決しようとする課題】
デバイスが正常に通信を行えるようになるためには、上述したＵＳＢコントローラの初期化だけでなく、それ以前にデバイス自体のＣＰＵやレジスタやメモリ等の初期化なども完了させておく必要があり、それにはバスリセット期間以上の相当の時間がかかる
ホスト側からは、デバイスの電源投入を知ると直ちにバスリセット信号を発行し、それに間髪を入れずに通信データを送り出してくる可能性がある
デバイスでは、バスリセット期間だけでは全ての初期化が完了できず、よって、通信データが正常に受信できないという不具合が生じる
【０００４】従って、
本発明の目的は、デバイスの電源投入を知って直ちにホストがバスリセット信号を発行した場合でも、バスリセット解除直後から確実に通信ができる、デバイスのＵＳＢインタフェースを提供することにある
【０００５】
【課題を解決するための手段】本発明のＵＳＢコントローラは、ホストに電源オン、オフを知らせる信号線を制御して、デバイスの電源投入からＵＳＢコントローラの初期化が完了するまでの初期化期間中、ホストに対する擬似的な電源オフ状態を作り、初期化期間後に信号線を電源オン状態に移行させる。典型的には、前述のように
デバイスの電源で信号線がプルアップされると電源投入をホストに知らせることになるので、電源が投入されても初期化が終わるまで信号線をプルアップせず、初期化後にプルアップするようにする
デバイスの電源ラインと信号線とを、トランジスタなどのスイッチング素子で接続し、初期化期間中はスイッチング素子をオフ状態に維持し、初期化後にスイッチング素子をターンオンして信号線をプルアップする
【０００６】
本発明によれば、デバイスの電源投入後ＵＳＢコントローラの初期化が終了してから、ホスト側がデバイスの電源投入を知るので、ホスト側が電源投入を知って直ちにバスリセット信号を発行して通信を開始しても、ＵＳＢコントローラは確実にその通信を行うことができる
　なお、下線は審決に於いて附された。以下、同様。
　
（イ）「【０００７】
【発明の実施の形態】以下、図面に基づいて本発明の実施の形態を詳細に説明する。
【０００８】図１は、本発明の一実施形態にかかるデバイスの全体ブロック図である。
【０００９】図１に示すように、デバイスは、外部のホスト（図示せず）に対してＵＳＢインタフェースを提供するＵＳＢコントローラ１と、このデバイスのファンクションを実現する装置、典型的にはＣＰＵ３を有している。ＵＳＢコントローラ１とＣＰＵ３とはバスで接続され、アドレス信号、データ、割り込み信号などのやり取りが行なえる。デバイスの電源投入時には、デバイスで発生するシステムリセット信号がＣＰＵ３及びＵＳＢコントローラ１に入る。
【００１０】ＵＳＢコントローラ１は前記ホストと双方向通信を行うための２本の信号線Ｄ＋、Ｄ−を有しており、これら信号線Ｄ＋、Ｄ−は抵抗Ｒ１、Ｒ３をそれぞれ通して、ホスト又はＵＳＢハブなどからのＵＳＢケーブル（何れも図示せず）と結合するためのコネクタ５に接続されている。２本の信号線Ｄ＋、Ｄ−は、通信データの伝送路としての役割だけでなく、デバイスの種類や電源状態をホスト側に知らせる役割ももっている。すなわち、信号線Ｄ＋は、デバイス側でその電位がハイレベルにプルアップされると、デバイスは高速デバイスであって、そのデバイスの電源が投入されていることをホスト側へ通知することになる。もう一方の信号線Ｄ−は、これがデバイス側でハイレベルにプルアップされると、そのデバイスは低速デバイスであり、その電源が投入されていることをホスト側へ知らせることになる。
【００１１】本実施形態は、デバイスが高速デバイスである場合を例示しており、信号線Ｄ＋がプルアップ抵抗Ｒ５及びスイッチング素子、例えばＰＮＰトランジスタＱ１のコレクタ−エミッタパス、を通じてデバイスの電源ライン（直流プラスライン）に接続されている。また、ＰＮＰトランジスタＱ１のベースは、ベース抵抗Ｒ７を通してＵＳＢコントローラ１の制御端子LEDOUTに接続されている。従って、デバイスの電源が投入されただけでは信号線Ｄ＋はプルアップされず、その後ＵＳＢコントローラ１が制御端子LEDOUTからＰＮＰトランジスタＱ１をターンオンして初めて、信号線Ｄ＋がプルアップされホスト側にデバイスの電源投入が通知されるようになっている。なお、デバイスが低速デバイスである場合は、信号線Ｄ−に対して同様のプルアップ回路が結合される。両方の信号線Ｄ＋、Ｄ−に同様にプルアップ回路を設け、いずれか一方がデバイスの種類に応じて選択できるようになっていてもよい。」
　
（ウ）「【００１２】以下、上記構成の下でのデバイス電源投入後の動作を図２のフローチャートに従って説明する。
【００１３】デバイスの電源が投入されると、デバイスのシステムリセット信号がＣＰＵ３及びＵＳＢコントローラ１に入力される。システムリセット信号が解除された時点（Ｓ１）から、まずＣＰＵ３が初期化（Ｓ２）を開始する。このシステムリセット解除時点では、ＵＳＢコントローラ１においては、トランジスタＱ１はＯＦＦ状態であり、割り込み機能はマスクされて割り込みディゼーブル状態であり、また、ハードウェア自動処理機能ＣＰＵ３に処理を任せた場合、ＵＳＢインタフェースとして時間的に間に合わない一部の処理を、ＵＳＢコントローラ１内のハードウェアが自動的に処理する機能もこの時点ではディセーブル状態である。
【００１４】ＣＰＵ３は、自身の初期化を終了すると、ＵＳＢコントローラ１の初期化（Ｓ３）を開始する。このＵＳＢコントローラ１の初期化では、ＣＰＵ３は、ＵＳＢコントローラ１内に記録されている割り込みのゴミを消して割り込み機能を初期化し、ＵＳＢコントローラ１のモード設定を行ってハードウエア自動処理機能をイネーブルにする。
【００１５】その後、ＣＰＵ３は割り込み設定を行う（Ｓ４）。すなわち、ＣＰＵ３の割り込み受信をイネーブルにし、ＵＳＢコントローラ１の割り込み機能をイネーブルにする（Ｓ４）。以上でＵＳＢコントローラ１の初期化が完了する。すると、ＵＳＢコントローラ１は、制御端子LEDOUTを介してトランジスタＱ１がターンオンして、ホストに対して電源投入を知らせる（Ｓ５）。
【００１６】以上ように、
デバイスの電源が投入されても、ＵＳＢコントローラ１の初期化が完了するまでは、信号線Ｄ＋、Ｄ−をローレベルに保持して、ホスト側に対して擬似的な電源オフ状態を作っておく
ＵＳＢコントローラ１の初期化が完了したときに初めて、ホスト側に電源投入を知らせる。電源投入を知って、ホストが直ちにバスリセット信号を発行し通信を開始しても、デバイス側は既に通信準備が整っているから正常に通信を行うことができる
【００１７】以上説明した実施の形態は、あくまで本発明の説明のための例示であり、本発明の技術的範囲を上記実施形態にのみ限定する趣旨ではない。本発明はその趣旨を逸脱することなく、上述の具体的な構成以外の様々な形態でも実施することが出来る。例えば、信号線のプルアップ回路の具体構成は上記実施例のようである必要はなく、要するに初期化終了時点近くまでプルアップを遅延させ得るものであるならば、例えば初期化に要する時間分の遅延時間をもった遅延回路や、その他の構成であっても構わない。」
　
　以上の記載からみて、引用例１には、次のような発明が記載されているものと認められる。
　「ホストと周辺のデバイスとの間の通信インタフェースの一つであるＵＳＢ(Universal Serial Bus：ユニバーサルシリアルバス）インタフェースを提供するＵＳＢコントローラに関し、
　デバイスは、外部のホストに対してＵＳＢインタフェースを提供するＵＳＢコントローラ１と、このデバイスのファンクションを実現するＣＰＵ３を有し、
　デバイスの電源が投入されると、システムリセット信号がＣＰＵ３及びＵＳＢコントローラ１に入力され、デバイスのＣＰＵ３は自身の初期化とＵＳＢコントローラの初期化を行い、ＵＳＢコントローラ１の初期化が完了すると、ＵＳＢコントローラ１の制御端子ＬＥＤＯＵＴを介してトランジスタＱ１をターンオンし、ＵＳＢ信号線Ｄ＋をプルアップして、ホスト側に電源投入を通知するＵＳＢコントローラ１を含むデバイス。」
　
（２）原審が拒絶の理由に引用した特開平４−１５８４１９号公報(平成４年６月１日出願公開。以下、「引用例２」という。）には、図面と共に次の記載がある。
（エ）「〔従来の技術〕
近年、集積回路技術の進歩に伴い、電子応用機器の低消費電力化が進められている。特にマイクロコンピュータは相補型金属酸化膜半導体（以下、ＣＭＯＳという、）構成をとることが一般的になってきている。かかるＣＭＯＳ構成の特徴として、回路の論理状態が変化しなければ、電力をほとんど消費しないことが知られている。この特徴を利用してマイクロコンピュータが処理を行なう必要のない空き時間には、マイクロコンピュータの発振回路の発振を停止し、内部回路にクロツクを供給しないことがよく行なわれている（以下、この発振停止状態をストップモードという）。このストップモードは通常、外部入力信号によって解除されるが、クロック発振用素子として水晶発振子を使用していると、安定なクロックが得られるまで、外部入力により発振を開始してから数十ミリ秒の発振安定時間を要する。従って、発振が安定するまで、マイクロコンピュータの内部回路へはクロックを供給しないようにし、誤動作を防止する必要がある。
〔発明が解決しようとする課題〕
　上述した従来のマイクロコンピュータは、安定なクロックが得られるまで動作することができず、外部入力からの応答時間が重要な応用装置には使用することができないという欠点がある。また、コンデンサと抵抗を用いたＣＲ発振回路は、ストップモードを解除すると、ただちに正常発振するが、温度やコンデンサおよび抵抗の特性のばらつきにより大幅に発振周波数が変動するので、これも動作クロックとして使用することができないという欠点がある。
　本発明の目的は、かかるストップモード解除後の対応を迅速にすることのできるマイクロコンピュータを提供することにある。」（第１頁右下欄第１８行〜第２頁右上欄第６行）
　
（オ）「まず、ＣＰＵ３はストップモードを設定する命令が実行されると、ストップフラグ回路１５に内部バス５を用いて論理値“１”を設定する。これにより、ストップフラグ出力Ｓ３は論理値“１”となるので、水晶発振回路１１およびＣＲ発振回路１２は発振を停止し、クロック６も停止するため、マイクロコンピュータ１は低消費電力のストップモードになる。また、タイマ１７はストップフラグ回路１５に論理値“１”が設定されたとき、エツジ検出回路１６がこれを検出しクリアされるが、ＣＲ発振器回路１２は発振を停止しているため、計数動作は行なわれない。このとき、同時にＳ−ＲＦ／Ｆ１４はセットされるので、クロック６として、ＣＲ発振器１２に出力Ｓ２が選択された状態になる。
　次に、外部入力１０に論理値“１”が入力されると、ストップフラグ回路１５はリセットされ、ストップモードが解除される。これにより、水晶発振回路１１およびＣＲ発振回路１２は発振を開始し、クロック６としてＣＲ発振回路１２の出力Ｓ２が供給され、マイクロコンピュータ１はただちに動作を開始する。一方、タイマ１７はＣＲ発振回路１２の出力Ｓ２を計数し、５０ミリ秒経過した時にオーバーフローしてＳ−ＲＦ／Ｆ１４をリセットするので、Ｓ−ＲＦ／Ｆ１４の出力Ｓ４は論理値“０”になる。従って、クロック切換え回路１３はクロック６として、水晶発振回路１１の出力Ｓ１を選択し、ＣＰＵ３等にこれを供給する。」（第３頁左下欄第８行〜右下欄第１６行）
　
４．対比
　本願補正発明と引用例１に記載された発明（以下、「引用発明」という。）を対比する。
（１）引用発明の「ホスト」は、本願補正発明の「ホスト」に相当する。
（２）引用発明の「デバイス」は、本願補正発明の「デバイス」に相当する。
（３）引用発明の「ＵＳＢ信号線」は、本願補正発明の「ＵＳＢ信号線」に相当する。
（４）引用発明の「デバイスのＣＰＵ３」は、本願補正発明の「デバイスに内蔵されるマイクロコンピュータ」に相当する。
（５）引用発明の「システムリセット信号」は、本願補正発明の「リセット信号」に相当する。
（６）引用例１には、デバイスの電源が投入されると、デバイスはシステムリセット信号を発生し該システムリセット信号はＣＰＵ３及びＵＳＢコントローラ１に入力されることが記載されている（段落【０００９】及び【００１３】の記載参照。）から、引用発明は、システムリセット信号を発生する回路を有していることは明らかであり、引用発明のシステムリセット信号を発生する回路は、本願補正発明の「リセット信号発生回路」に相当することは明らかである。
（７）引用発明には、デバイスの電源が投入されただけではＵＳＢ信号線Ｄ＋はプルアップされず、ＣＰＵ３及びＵＳＢコントローラ１の初期化が完了したとき初めてＵＳＢコントローラ１がその制御端子ＬＥＤＯＵＴから制御信号を出力し、トランジスタＱ１をターンオンさせＵＳＢ信号線Ｄ＋をプルアップすることにより、ホスト側にデバイス電源投入を知らせることが記載されているから、本願補正発明と引用発明とは、
　「ＵＳＢ信号線から電源供給を受けると、ＵＳＢ信号線を非接続状態のレベルに設定し、状態が安定したとき初めてＵＳＢ信号線を接続状態のレベルに設定する」
点で両発明は一致する。
　
　そうすると、本願補正発明と引用発明とは、
（一致点）
　「ホストとデバイスとの間で、ＵＳＢ信号線を介してデータ送受信する当該デバイスに内蔵されるマイクロコンピュータにおいて、
　前記ＵＳＢ信号線経由での電源投入により、リセット信号を発生するリセット信号発生回路を備え、
　前記ＵＳＢ信号線からの電源供給を受けると、前記ＵＳＢ信号線を非接続状態のレベルに設定し、状態が安定したとき初めて前記ＵＳＢ信号線を接続状態のレベルに設定するマイクロコンピュータ。」
である点において一致し、次の各点で相違する。
（相違点１）
　本願補正発明は、リセット信号に応じて直ちに発振を開始する第１の発振器と、リセット信号に応じて発振を開始し第１の発振器より発振が安定するまでに時間がかかると共にＵＳＢ通信に必要な同期クロックを発振する第２の発振器とを備え、ＵＳＢ信号線からの電源供給を受けると、第１の発振器の出力をマイクロコンピュータのシステムクロックとし、第２の発振器の状態が安定するのを待って、第２の発振器の出力をシステムクロックに変更しているのに対し、
　引用発明は、デバイスの電源が投入され、システムリセット信号が出力されただけでは直ちに信号線Ｄ＋をプルアップさせず、ＣＰＵ３及びＵＳＢコントローラ１の初期化が完了し、全システムが安定したとき初めてＵＳＢ信号線Ｄ＋をプルアップするものではあるが、システムクロックを供給する第２の発振器の状態が安定するのを待って初めて第１の発振器の出力を第２の発振器の出力に切り換え、第２の発振器のクロックをシステムクロックとすることまでは明記されていない点。
　
（相違点２）
　本願補正発明のマイクロコンピュータは、プログラムを記憶する不揮発性メモリを備え、ＵＳＢ信号線からの電源供給を受けると、システムクロックの設定とＵＳＢ信号線のレベル設定を、前記プログラムに従って行っているのに対して、
　引用発明のＣＰＵ３は、システムクロックの設定とＵＳＢ信号線のレベル設定をプログラムに従ってソフト的に行うとは明記されていない点。
　
５．判断
（相違点１について）
　マイクロコンピュータが動作を開始するとき、初めに、直ちに発振を開始するＣＲ発振器等の出力をクロックとして用い、次に本来のクロックを供給する水晶発振器の発振出力が安定するのを待って、水晶発振器の出力に切り換えることは、原審が拒絶の理由に引用した引用例２にその旨が記載されているように、公知技術である。かかる公知技術を、引用発明においてマイクロコンピュータが動作を開始する初期化時に適用して本願補正発明の如く構成することは、当業者が容易に想到し得ることである。
　
（相違点２について）
(i)先ず、引用発明に於いても初期化はＣＰＵ３が行っていることから、引用発明に於いては、初期化はプログラムによりソフト的に行われていることは明白である。
(ii)また、プログラムを記憶する不揮発性メモリ自体は、当業者ならずとも一般のパーソナルコンピュータのユーザにも周知であり、かつマイクロコンピュータを初めとする各種制御装置にプログラムを記憶した不揮発性メモリを搭載することも、当業者ならずとも一般のパーソナルコンピュータのユーザにも周知（例えば、特開平４−３１９８１号公報の第１図及び第２ページ右上欄第１１行〜左下欄第５行、特開平１−１６３８５７号公報の第１ページ右下欄第１０行〜第２ページ左上欄第１５行）である。
(iii)そして、アルゴリズムが確定していることについては、直ちにプログラムを起こせる、すなわちプログラム化することができることも情報処理の技術分野に於いては自明な技術常識であるから、かかる周知技術及び技術常識を引用発明に適用して、本願補正発明の如く、「システムクロックの設定とＵＳＢ信号線のレベル設定という初期化を、プログラムにより行う」ようにすることは当業者が適宜なし得ることである。
　
　そして、本願補正発明の奏する効果は、引用発明、公知技術及び周知技術の奏する効果から予測される範囲内のものにすぎず、格別顕著なものということはできない。
　したがって、本願補正発明は、引用発明、公知技術及び周知技術に基づいて当業者が容易に発明をすることができたものである。
　
６．本件補正発明についてのむすび
　以上のとおり、本願補正発明は、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができるものではない。
　したがって、平成１９年１０月１９日付けの本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法１２６条第５項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明について
１．本願発明
　平成１９年１０月１９日付けの手続補正は、前記のとおり却下されたから、本願の特許請求の範囲の請求項１に係る発明（以下、「本願発明」という。）は、平成１９年７月１２日付けの手続補正により補正された特許請求の範囲の請求項１に記載された次のとおりのものである。
　
　「【請求項１】　ホストとデバイスとの間で、ＵＳＢ信号線を介してデータ送受信する当該デバイスに内蔵されるマイクロコンピュータにおいて、
　前記ＵＳＢ信号線経由での電源投入により、リセット信号を発生するリセット信号発生回路と、
　前記リセット信号に応じて直ちに発振を開始する第１の発振器と、
　前記リセット信号に応じて発振を開始し、前記第１の発振器より発振が安定するまでに時間がかかると共に、ＵＳＢ通信に必要な同期クロックを発振する第２の発振器と、を備え、
　前記ＵＳＢ信号線からの電源供給を受けると、前記第１の発振器の出力を前記マイクロコンピュータのシステムクロックとすると共に前記ＵＳＢ信号線を非接続状態のレベルに設定し、前記第２の発振器の状態が安定するのを待って、前記第２の発振器の出力を前記システムクロックに変更することを特徴とするマイクロコンピュータ。」
　
２．引用刊行物
　原査定の拒絶の理由に引用された引用例及びその記載事項は、前記「第２　３．」に記載したとおりである。
　
３．対比・判断
　本願発明は、前記「第２」で検討した本願補正発明から、発明を限定する事項である次の２つの事項、すなわち、
(1)「プログラムを記憶する不揮発性メモリと、」
(2)「前記プログラムに従って、」
を省いたものである。
　そうすると、本願発明を特定する事項をすべて含む本願補正発明が、前記「第２　４．」及び「第２　５．」に記載したとおり、引用発明、公知技術及び周知技術とに基づいて当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、引用発明、公知技術及び周知技術に基づいて当業者が容易に発明をすることができたものである。
　
４．むすび
　以上のとおり、本願発明は、引用発明、公知技術及び周知技術に基づいて当業者が容易に発明することができたものである。
　したがって、本願はその余の請求項について論及するまでもなく、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。