【事件の表示】
　特願２００５−１８６３７８「発光表示装置」拒絶査定不服審判事件〔平成１８年　１月１９日出願公開、特開２００６−　１８２７７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯　
　平成１７年　６月２７日　特許出願（パリ条約による優先権主張２００４年６月２９日、大韓民国）
　平成１９年１０月２９日　拒絶理由通知（同年１１月１３日発送）
　平成２０年　３月　７日　意見書・手続補正書
　平成２０年　４月　２日　拒絶査定（同年４月８日発送）
　平成２０年　７月　７日　本件審判請求、手続補正書
　平成２０年　８月　６日　手続補正書（審判請求書の請求の理由）
　平成２１年　５月　１日　審尋（同年５月１２日発送）
　平成２１年　８月１２日　回答書
　
２．平成２０年７月７日付け手続補正の適否
　平成２０年７月７日付け手続補正（以下、「本件補正」という。）は、本件補正前の特許請求の範囲の請求項１、１３〜１５の削除を目的とする補正であるから、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第１号に掲げる事項を目的とするものであるから、本件補正は適法な補正である。
　
３．本願発明について
　特許請求の範囲の請求項１の末尾に「…を備えていることを特徴とする，請求項１に記載の発光表示装置。」と記載されているが、自らの請求項を引用する記載となっており、その意味が不明である。したがって、自らの請求項を引用する記載部分は誤記と認め、請求項１に係る発明を以下のとおり認定する。
　
「第１方向に配置され,前記第１方向と交差する第２方向に配置される複数の画素と；
　前記第１方向に形成され，前記第１方向に配置される複数の画素にデータ信号を供給する複数のデータ線と；
　前記第２方向に形成され，前記第２方向に配置される複数の画素に選択信号を供給する複数の走査線と；
　前記複数の画素に第１電源電圧を供給する第１電源電圧線と；
　前記複数のデータ線の配置方向とは平行でありかつ前記複数の走査線の配置方向とは交差するように形成され，前記複数の画素に第２電源電圧を供給する複数の第２電源電圧線と；
　を備え，
　前記画素は：
　前記第１電源電圧線に連結される第１電極，及び発光素子に連結される第２電極を有する駆動トランジスタと；
　前記第１電源電圧線に連結される第１電極を有する第１キャパシタと；
　前記駆動トランジスタのゲートと前記第１キャパシタの第２電極との間に連結される第２キャパシタと；
　前記駆動トランジスタの前記第２電極と前記ゲートとの間に連結される第１スイッチング素子と；
　前記第２電源電圧線と前記第１キャパシタの前記第２電極との間に連結される第２スイッチング素子と；
　前記データ線と前記第１キャパシタの前記第２電極との間に連結される第３スイッチング素子と；を備えていることを特徴とする発光表示装置。」（以下、「本願発明」という。）
　
４．引用発明
４−１　引用刊行物の記載事項
　原査定の拒絶の理由に引用され、本願の優先日前である平成１６年４月３０日に日本国内において頒布された刊行物である特開２００４−１３３２４０号公報（以下、「引用刊行物」という。）には、以下の事項が図面とともに記載されている。
　
（Ａ）「【０００１】
【発明の属する技術分野】
本発明は、表示素子を有する画素（画素回路）がマトリクス状に配置され、走査線、信号線によって画像データの書き込み、表示を行うアクティブマトリクス型表示装置およびその駆動方法に関し、特に表示素子として例えば有機エレクトロルミネセンス（ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ；ＥＬ）素子を用いたアクティブマトリクス型有機ＥＬ表示装置およびその駆動方法に関する。」
　
（Ｂ）「【０００２】
【従来の技術】
……
【０００５】
このアクティブマトリクス型有機ＥＬディスプレイでは、アクティブ素子であるトランジスタには、ポリシリコンを活性層としたポリシリコン薄膜トランジスタ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ；ＴＦＴ）を用いるのが一般的である。その理由は、ポリシリコンＴＦＴは駆動能力が高く、画素サイズを小さく設計できることによって高精細化に有利だからである。このような特長を持つ反面、ポリシリコンＴＦＴは特性のばらつきが大きいことも広く知られている。
【０００６】
したがって、ポリシリコンＴＦＴを用いる場合、その特性ばらつきを抑えること、また回路的にＴＦＴの特性ばらつきを補償することは、ポリシリコンＴＦＴを用いたアクティブマトリクス型有機ＥＬディスプレイにおける大きな課題である。…」
　
（Ｃ）「【００２６】
【発明が解決しようとする課題】
ところで、上述した従来例に係るしきい値電圧補正型画素回路では、しきい値電圧補正期間において、第二のトランジスタ１１２はソース・ゲート間電圧がしきい値電圧Ｖｔｈに向けて変化するにしたがって徐々にオフ状態に近づき、これに伴って動作が緩慢になるため、第二のトランジスタ１１２のソース・ゲート間電圧がしきい値電圧Ｖｔｈに収束するのに時間がかかる。したがって、しきい値電圧補正期間としては十分に長い時間が必要となる。
……
【００３２】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、しきい値電圧補正型画素回路を用いることによって表示画像の均一性を向上させながら、１水平期間の長さに関わらず十分なしきい値電圧補正期間を確保することによって高精細化を可能としたアクティブマトリクス型表示装置およびその駆動方法を提供することにある。」
　
（Ｄ）「【００３６】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。図１は、本発明の一実施形態に係るアクティブマトリクス型表示装置の構成の概略を示すブロック図である。本実施形態では、例えば画素の表示素子として有機ＥＬ素子を、能動素子としてポリシリコン薄膜トランジスタ（ＴＦＴ）をそれぞれ用い、当該薄膜トランジスタを形成した基板上に有機ＥＬ素子を形成してなるアクティブマトリクス型有機ＥＬディスプレイに適用した場合を例に採って説明するものとする。
【００３７】
図１において、ｍ×ｎ個の画素（画素回路）１１の各々は表示素子として有機ＥＬ素子を持ち、マトリクス状に配列されている。これら画素１１のマトリクス配列に対し、信号線駆動回路であるデータドライバ１２によって駆動されるｍ列分の信号線（データ線）信号線１３−１〜１３−ｍが画素列毎に配線され、また走査線駆動回路であるスキャンドライバ１４によって駆動される複数系統、例えば４系統のｎ行分の走査線１５Ａ−１〜１５Ａ−ｎ，１５Ｂ−１〜１５Ｂ−ｎ，１５Ｃ−１〜１５Ｃ−ｎ，１５Ｄ−１〜１５Ｄ−ｎが画素行毎にそれぞれ配線されている。
【００３８】
上記構成のアクティブマトリクス型有機ＥＬディスプレイにおいて、本発明では、画素１１（画素回路）の具体的な回路構成およびその回路動作を特徴としている。以下に、画素１１について具体的な回路例をいくつか挙げ、それらについて詳細に説明する。」
　
（Ｅ）「【００５３】
［第二回路例］
図４は、第二回路例に係る画素回路１１Ｂの構成を示す回路図であり、図中、図２と同等部分には同一符号を付して示している。図４から明らかなように、本回路例に係る画素回路１１Ｂも、第一回路例に係る画素回路１１Ａと同様に、有機ＥＬ素子２０、５つのトランジスタ２１〜２５および２つのキャパシタ２６，２７を有する構成となっている。本回路例に係る画素回路１１Ｂが、構成上、第一回路例に係る画素回路１１Ａと異なるのは、第二のキャパシタ２７の接続位置の点だけである。
【００５４】
以下に、各回路素子の接続関係について具体的に説明する。第一のトランジスタ２１は、ソース端が信号線１３に、ゲート端が第一の走査線１５Ａにそれぞれ接続されている。第一のキャパシタ２６は、一端（入力端）が第一のトランジスタ１１のドレイン端に接続されている。第二のトランジスタ２２は、ゲート端が第一のキャパシタ２６の他端（出力端）に、ソース端が電源電圧ＶＣＣ１（例えば、正電源電圧）の第一の電源線３１にそれぞれ接続されている。
【００５５】
第二のキャパシタ２７は、一端が第一の電源線３１に、他端が第一のトランジスタ２１のドレイン端（第一のキャパシタ２６の他端）にそれぞれ接続されている。第三のトランジスタ２３は、ゲート端が第二の走査線１５Ｂに、ソース端が第二のトランジスタ２２のゲート端に接続され、ドレイン端が第二のトランジスタ２２のドレイン端にそれぞれ接続されている。第四のトランジスタ２４は、ゲート端が第三の走査線１５Ｃに、ソース端が第二のトランジスタ２２のドレイン端にそれぞれ接続されている。
【００５６】
第五のトランジスタ２５は、ゲート端が第四の走査線１５Ｄに、ソース端が電源電圧ＶＣＣ３（例えば、正電源電圧）の第三の電源線３３に、ドレイン端が第一のトランジスタ２１のドレイン端（第一のキャパシタ２６の一端）にそれぞれ接続されている。有機ＥＬ素子２０は、アノード端が第四のトランジスタ２４のドレイン端に、カソード端が電源電圧ＶＣＣ２（例えば、グランド電位）の第二の電源線３２にそれぞれ接続されている。
【００５７】
上記構成の第二回路例に係る画素回路１１Ｂにおいて、しきい値電圧補正、データ書き込みおよびデータ保持の各動作については第一回路例に係る画素回路１１Ａと基本的に同じである。また、第一回路例に係る画素回路１１Ａでは先の式（２），（３）が成り立つとしたが、第二回路例に係る画素回路１１Ｂにおいては次式（６），（７）が成り立つ。
Ｖｇｓ＝Ｖｔｈ＋Ｖｄａｔａ　　　　……（６）
Ｌｏｌｅｄ　∝　Ｉｏｌｅｄ＝　ｋ｛Ｖｄａｔａ｝２　　　……（７）
【００５８】
式（６），（７）から明らかなように、本回路例に係る画素回路１１Ｂでも、有機ＥＬ素子２０に流れる電流Ｉｏｌｅｄは、トランジスタのしきい値電圧Ｖｔｈに依存しないことがわかる。すなわち、画素毎の第二のトランジスタ２２のしきい値電圧Ｖｔｈが補正されていることがわかる。また、データの入力電圧振幅Ｖｄａｔａが、そのまま第二のトランジスタ２２のゲート電圧振幅となるため、信号線１３の振幅を小さくすることが可能であり、低消費電力化が可能である。
【００５９】
ところで、しきい値電圧補正型画素回路では、複数の走査線が必要となる。第一，第二回路例に係る画素回路１１Ａ，１１Ｂでは、４本の走査線１５Ａ，１５Ｂ，１５Ｃ，１５Ｄを用いている。しかし、このうち、第二の走査線１５Ｂと第四の走査線１５Ｄはしきい値電圧補正期間においてのみ第三，第五のトランジスタ２３，５をオン駆動し、第三の走査線１５Ｃはしきい値電圧補正期間においてのみ第四のトランジスタ２４をオフ駆動する必要がある。したがって、これら第二，第三，第四の走査線１５Ｂ，１５Ｃ，１５Ｄのうちの２本または３本全てを共通化することが可能である。
【００６０】
なお、第三の走査線１５Ｃを他の２本の走査線１５Ｂ，１５Ｄの少なくとも１本と共用するときには、第二，第三，第四の走査線１５Ｂ，１５Ｃ，１５Ｄで駆動制御される第三，第四，第五のトランジスタ２３，２４，２５のうち、第四のトランジスタ２４については、第三，第五のトランジスタ２３，２５と逆導電型であることが必要となる。
【００６１】
以下、これらの回路例に係る画素回路について説明する。以下に説明する各回路例に係る画素回路では、第二のキャパシタ２７を第一のキャパシタ２６の入力端側に接続した構成を採る第二回路例に係る画素回路１１Ｂを基本形として説明する。ただし、第一回路例に係る画素回路１１Ａを基本形として同様に構成することも可能である。」
　
（Ｆ）「【００６５】
［第六回路例］
図８は、第六回路例に係る画素回路１１Ｆの構成を示す回路図であり、図中、図４と同等部分については同一符号を付して示している。本回路例に係る画素回路１１Ｆにおいては、第二の走査線１５Ｂと第三の走査線１５Ｃと第四の走査線１５Ｄとを共通化し、共通の走査パルスＳＣＡＮ２によって第三のトランジスタ２３と第四のトランジスタ２４と第五のトランジスタ２５とを駆動する構成を採っている。この場合、第三，第五のトランジスタ２３，２５と第四のトランジスタ２４としては逆導電型のものを用いる。本回路例では、第三，第五のトランジスタ２３，２５としてＮチャネルトランジスタを、第四のトランジスタ２４としてＰチャネルトランジスタをそれぞれ用いている。
【００６６】
上述した第三乃至第六回路例に係る画素回路１１Ｃ〜１１Ｆにおいて、しきい値電圧補正、データ書き込みおよびデータ保持の各動作については、第二回路例に係る画素回路１１Ｂと同様である。したがって、しきい値電圧補正機能についても第二回路例に係る画素回路１１Ｂと同様に実現されることになる。
【００６７】
このように、第三乃至第六回路例に係る画素回路１１Ｃ〜１１Ｆにおいては、第二，第三，第四の走査線１５Ｂ，１５Ｃ，１５Ｄのうちの２本または３本全てを共通化する構成を採っているため、走査線の削減による画素回路の小型化が可能となる。また、走査線の共通化により、スキャンドライバ１４（図１参照）から出力する走査パルス数が少なくて済み、それに伴ってスキャンドライバ１４の出力バッファ等の削減が可能になるため、スキャンドライバ１４の構成の簡略化に寄与できる。
【００６８】
なお、以上説明した第一乃至第六回路例１１Ａ〜１１Ｆにおいて、第三の電源線３３の電源電圧ＶＣＣ３を第一の電源線３１の電源電圧ＶＣＣ１とは異なる電圧値に設定されることが前提となるが、その大小関係については特に規定されるものではない。」
　
（Ｇ）「【００６９】
［第七回路例］
図９は、第七回路例に係る画素回路１１Ｇの構成を示す回路図であり、図中、図４と同等部分については同一符号を付して示している。本回路例に係る画素回路１１Ｇにおいては、第一の電源線３１と第三の電源線３３とを共通化し、第一のキャパシタ２６に対して固定電位Ｖｏとして電源電圧ＶＣＣ１を与える構成を採っており、それ以外の構成については第二回路例に係る画素回路１１Ｂと同様である。したがって、しきい値電圧補正機能についても第二回路例に係る画素回路１１Ｂと同様に実現されることになる。
【００７０】
このように、第一の電源線３１と第三の電源線３３とを共通化した構成を採ることにより、電源線数を削減できるため、しきい値電圧補正機能を第二回路例に係る画素回路１１Ｂと同様に有しつつ、画素回路の小型化が可能となる。また、電源電圧が１つ減ることになるため、その分だけ電源回路の構成の簡略化に寄与できる。
【００７１】
また、本回路例に係る画素回路１１Ｇでは、第二回路例に係る画素回路１１Ｂの回路構成を前提として、第一の電源線３１と第三の電源線３３とを共通化するとしたが、第一の電源線３１と第三の電源線３３とを共通化した上でさらに、第三回路例に係る画素回路１１Ｃと同様に、第二の走査線１５Ｂと第四の走査線１５Ｄとを共通化する構成を採ることも可能である。」
　
４−２　引用刊行物に記載された発明
　
　引用刊行物には、画素１１（画素回路）の具体的な回路構成として［第一回路例］〜［第七回路例］が記載されている（段落【００３９】〜【００７５】参照）。このうち、画素回路として［第六回路例］を備える表示装置に基いて引用発明を認定するが、「【００６５】［第六回路例］図８は、第六回路例に係る画素回路１１Ｆの構成を示す回路図であり、図中、図４と同等部分については同一符号を付して示している。」と記載されていることから、第４図と第８図で同一符号が付されている限りにおいて、図４の説明箇所（段落【００５３】〜段落【００６１】）を引用する。
　
４−２−１　　
　上記記載事項（Ａ）の「本発明は、…特に表示素子として例えば有機エレクトロルミネセンス…素子を用いたアクティブマトリクス型有機ＥＬ表示装置…に関する。」との記載から、引用刊行物には、アクティブマトリクス型有機ＥＬ表示装置の発明が記載されている。
　
４−２−２
　上記記載事項（Ｄ）の「ｍ×ｎ個の画素（画素回路）１１の各々は表示素子として有機ＥＬ素子を持ち、マトリクス状に配列されている。」との記載と、図１から複数の画素１１が列方向に配置されるとともに、該列方向と交差する行方向に配置されていることが看て取れるから、引用刊行物に記載されたアクティブマトリクス型有機ＥＬ表示装置は、列方向に配置され、前記列方向と交差する行方向に配置される複数の画素を備えるものである。
　
４−２−３
　上記記載事項（Ｄ）の「【００３７】…これら画素１１のマトリクス配列に対し、信号線駆動回路であるデータドライバ１２によって駆動されるｍ列分の信号線（データ線）信号線１３−１〜１３−ｍが画素列毎に配線され、…」との記載、上記記載事項（Ｅ）における「【００５４】…第一のトランジスタ２１は、ソース端が信号線１３に、ゲート端が第一の走査線１５Ａにそれぞれ接続されている。」との記載、上記記載事項（Ｅ）における「【００５８】…データの入力電圧振幅Ｖｄａｔａが、そのまま第二のトランジスタ２２のゲート電圧振幅となる…」との記載と、図１から信号線１３−１〜１３−ｍが列方向に配線され、列方向に配置される複数の画素と接続していることが看て取れるから、前記刊行物に記載されたアクティブマトリクス型有機ＥＬ表示装置は、列方向に配線され、前記列方向に配置される複数の画素にデータの入力電圧振幅Ｖｄａｔａを供給する複数の信号線１３を備えている。
　
４−２−４
　上記記載事項（Ｄ）の「【００３７】…これら画素１１のマトリクス配列に対し、…走査線駆動回路であるスキャンドライバ１４によって駆動される複数系統、例えば４系統のｎ行分の走査線１５Ａ−１〜１５Ａ−ｎ，１５Ｂ−１〜１５Ｂ−ｎ，１５Ｃ−１〜１５Ｃ−ｎ，１５Ｄ−１〜１５Ｄ−ｎが画
素行毎にそれぞれ配線されている。」との記載、上記記載事項（Ｅ）における「【００５４】…第一のトランジスタ２１は、…ゲート端が第一の走査線１５Ａにそれぞれ接続されている。」との記載、上記記載事項（Ｆ）における「【００６７】…スキャンドライバ１４（図１参照）から出力する走査パルス数が少なくて済み、…」との記載と、図１から、複数の走査線が行方向に配線され、行方向に配置される複数の画素と接続していることが看て取れるから、前記刊行物に記載されたアクティブマトリクス型有機ＥＬ表示装置は、行方向に配線され、前記行方向に配置される複数の画素に走査パルスを供給する複数の走査線を備えている。
　
４−２−５
　上記記載事項（Ｅ）における「【００５４】…第二のトランジスタ２２は、ゲート端が第一のキャパシタ２６の他端（出力端）に、ソース端が電源電圧ＶＣＣ１（例えば、正電源電圧）の第一の電源線３１にそれぞれ接続されている。」との記載と、上記４−２−２から画素は複数であることから、前記刊行物に記載されたアクティブマトリクス型有機ＥＬ表示装置は、複数の画素に電源電圧ＶＣＣ１を供給する第一の電源線３１を備えている。
　
４−２−６
　上記記載事項（Ｅ）における「【００５６】第五のトランジスタ２５は、…ソース端が電源電圧ＶＣＣ３（例えば、正電源電圧）の第三の電源線３３に、…それぞれ接続されている。」との記載と、上記４−２−２から画素は複数であることから、前記刊行物に記載されたアクティブマトリクス型有機ＥＬ表示装置は、複数の画素に電源電圧ＶＣＣ３を供給する第三の電源線３３を備えている。
　
４−２−７
　上記記載事項（Ｅ）における「【００５４】…第二のトランジスタ２２は、…ソース端が電源電圧ＶＣＣ１（例えば、正電源電圧）の第一の電源線３１にそれぞれ接続されている。…【００５５】…第四のトランジスタ２４は、…ソース端が第二のトランジスタ２２のドレイン端にそれぞれ接続されている。【００５６】…有機ＥＬ素子２０は、アノード端が第四のトランジスタ２４のドレイン端に、カソード端が電源電圧ＶＣＣ２（例えば、グランド電位）の第二の電源線３２にそれぞれ接続されている。」との記載から、前記刊行物に記載されたアクティブマトリクス型有機ＥＬ表示装置の画素は、第一の電源線３１に接続されるソース端、第四のトランジスタ２４のソース端に接続されるドレイン端を有する第二のトランジスタ２２と、前記第二のトランジスタ２２のドレイン端に接続されるソース端、有機ＥＬ素子２０のアノード端に接続されるドレイン端を有する第四のトランジスタ２４を備えている。
　
４−２−８
　上記記載事項（Ｅ）における「【００５５】第二のキャパシタ２７は、一端が第一の電源線３１に、他端が第一のトランジスタ２１のドレイン端（第一のキャパシタ２６の他端）にそれぞれ接続されている。」との記載から、前記刊行物に記載されたアクティブマトリクス型有機ＥＬ表示装置の画素は、第一の電源線３１に接続される一端を有する第二のキャパシタ２７を備えている。
　
４−２−９
　上記記載事項（Ｅ）における「【００５４】…第一のキャパシタ２６は、一端（入力端）が第一のトランジスタ１１のドレイン端に接続されている。第二のトランジスタ２２は、ゲート端が第一のキャパシタ２６の他端（出力端）に、…それぞれ接続されている。【００５５】第二のキャパシタ２７は、…他端が第一のトランジスタ２１のドレイン端（第一のキャパシタ２６の他端）にそれぞれ接続されている。」（当審注：「第一のトランジスタ１１」とあるのは、「第一のトランジスタ２１」の誤記である。）との記載から、前記刊行物に記載されたアクティブマトリクス型有機ＥＬ表示装置の画素は、第二のトランジスタ２２のゲート端と第二のキャパシタ２７の他端との間に接続される第一のキャパシタ２６を備えている。
　
４−２−１０
　上記記載事項（Ｅ）における「【００５５】…第三のトランジスタ２３は、…ソース端が第二のトランジスタ２２のゲート端に接続され、ドレイン端が第二のトランジスタ２２のドレイン端にそれぞれ接続されている。」との記載から、前記刊行物に記載されたアクティブマトリクス型有機ＥＬ表示装置の画素回路は、第二のトランジスタ２２のドレイン端とゲート端との間にドレイン端とソース端が接続される第三のトランジスタ２３を備えている。
　
４−２−１１
　上記記載事項（Ｅ）における「【００５５】第二のキャパシタ２７は、…他端が第一のトランジスタ２１のドレイン端（第一のキャパシタ２６の他端）にそれぞれ接続されている。…【００５６】第五のトランジスタ２５は、…ソース端が電源電圧ＶＣＣ３（例えば、正電源電圧）の第三の電源線３３に、ドレイン端が第一のトランジスタ２１のドレイン端（第一のキャパシタ２６の一端）にそれぞれ接続されている。」との記載から、前記刊行物に記載されたアクティブマトリクス型有機ＥＬ表示装置の画素は、第三の電源線３３と第二のキャパシタ２７の他端との間にソース端とドレイン端が接続される第五のトランジスタ２５を備えている。
　
４−２−１２
　上記記載事項（Ｅ）における「【００５４】…第一のトランジスタ２１は、ソース端が信号線１３に、…それぞれ接続されている。…【００５５】第二のキャパシタ２７は、…他端が第一のトランジスタ２１のドレイン端（第一のキャパシタ２６の他端）にそれぞれ接続されている。」との記載から、前記刊行物に記載されたアクティブマトリクス型有機ＥＬ表示装置の画素は、信号線１３と第二のキャパシタ２７の他端との間にソース端、ドレイン端が接続される第一のトランジスタ２１を備えている。
　
４−２−１３
　以上から、上記引用刊行物には以下の発明が記載されている。
「列方向に配置され、前記列方向と交差する行方向に配置される複数の画素と、
　列方向に配線され、前記列方向に配置される複数の画素にデータの入力電圧振幅Ｖｄａｔａを供給する複数の信号線１３と、
　行方向に配線され、前記行方向に配置される複数の画素に走査パルスを供給する複数の走査線と、
　複数の画素に電源電圧ＶＣＣ１を供給する第一の電源線３１と、
　複数の画素に電源電圧ＶＣＣ３を供給する第三の電源線３３と
　を備え、
　前記画素は、
　第一の電源線３１に接続されるソース端、第四のトランジスタ２４のソース端に接続されるドレイン端を有する第二のトランジスタ２２と、
　前記第二のトランジスタ２２のドレイン端に接続されるソース端、有機ＥＬ素子２０のアノード端に接続されるドレイン端を有する第四のトランジスタ２４と、
　第一の電源線３１に接続される一端を有する第二のキャパシタ２７と、
　第二のトランジスタ２２のゲート端と第二のキャパシタ２７の他端との間に接続される第一のキャパシタ２６と、
　第二のトランジスタ２２のドレイン端とゲート端との間にドレイン端とソース端が接続される第三のトランジスタ２３と、
　第三の電源線３３と第二のキャパシタ２７の他端との間にソース端とドレイン端が接続される第五のトランジスタ２５と、
　信号線１３と第二のキャパシタ２７の他端との間にソース端とドレイン端が接続される第一のトランジスタ２１と
を備えるアクティブマトリクス型有機ＥＬ表示装置。」（以下、「引用発明」という。）
　
５．対比・判断
５−１　対比
　本願発明と引用発明とを対比する。
　引用発明の「列方向」は、本願発明の「第１方向」に相当し、以下同様に、「行方向」は「第２方向」に、「画素」は「画素」に、「信号線」は「データ線」に、「走査線」は「走査線」に、「電源電圧ＶＣＣ１」は「第１電源電圧」に、「第一の電源線３１」は「第１電源電圧線」に、「電源電圧ＶＣＣ３」は「第２電源電圧」に、「第三の電源線３３」は「第２電源電圧線」に、「第二のトランジスタ２２」は「駆動トランジスタ」に、「有機ＥＬ素子２０」は「発光素子」に、「第二のキャパシタ２７」は「第１キャパシタ」に、「第一のキャパシタ２６」は「第２キャパシタ」に、「第三のトランジスタ２３」は「第１スイッチング素子」に、「第五のトランジスタ２５」は「第２スイッチング素子」に、「第一のトランジスタ２１」は「第３スイッチング素子」に、「アクティブマトリクス型有機ＥＬ表示装置」は「発光表示装置」に相当する。
　また、引用発明における第二のトランジスタ２２のドレイン端は、第四のトランジスタのソース端、ドレイン端を介して有機ＥＬ素子２０のアノード端に接続されており、第二のトランジスタ２２のドレイン端に流れる電流が有機ＥＬ素子２０を駆動していることから、実質的に有機ＥＬ素子２０のアノード端に連結されていると言える。
　してみると、本願発明と引用発明は、
「第１方向に配置され,前記第１方向と交差する第２方向に配置される複数の画素と；
　前記第１方向に形成され，前記第１方向に配置される複数の画素にデータ信号を供給する複数のデータ線と；
　前記第２方向に形成され，前記第２方向に配置される複数の画素に選択信号を供給する複数の走査線と；
　前記複数の画素に第１電源電圧を供給する第１電源電圧線と；
　前記複数の画素に第２電源電圧を供給する第２電源電圧線と；
　を備え，
　前記画素は：
　前記第１電源電圧線に連結される第１電極，及び発光素子に連結される第２電極を有する駆動トランジスタと；
　前記第１電源電圧線に連結される第１電極を有する第１キャパシタと；
　前記駆動トランジスタのゲートと前記第１キャパシタの第２電極との間に連結される第２キャパシタと；
　前記駆動トランジスタの前記第２電極と前記ゲートとの間に連結される第１スイッチング素子と；
　前記第２電源電圧線と前記第１キャパシタの前記第２電極との間に連結される第２スイッチング素子と；
　前記データ線と前記第１キャパシタの前記第２電極との間に連結される第３スイッチング素子と；を備えていることを特徴とする発光表示装置。」と点で一致するものの、以下の点で相違する。
　
相違点：
　「複数の画素に第２電源電圧を供給する」「第２電源電圧線」が、本願発明では、「複数のデータ線の配置方向とは平行でありかつ前記複数の走査線の配置方向とは交差するように」「複数」「形成され」ているのに対し、引用発明ではどのように形成されているのか不明である点。
　
５−２　判断
５−２−１　相違点についての検討
　以下、上記相違点について検討する。
　ＥＬの画素に電源電圧を供給する電源電圧線を配置するに際し、データ線の配置方向と平行に配置すること、かつ、走査線の配置方向とは交差するように、複数配置することは、例えば原査定の備考で引用された特開２００４−１３９９７０号公報（【図５】には、電源供給線Ｖｄｄ（本願発明の「電源電圧線」に相当する。）がデータ線Ｉｄａｔ（本願発明の「信号線」に相当する。）の配置方向と平行に配置されており、かつ、走査線Ｖｓｅｌ（本願発明の「走査線」に相当する。）の配置方向とは交差するように、複数配置されている。また、従来の有機ＥＬディスプレイパネルに追加した配線である陰極補助配線１６も電源供給線Ｖｄｄと同様に配置されている。）に記載されるよう、当該技術分野における周知の技術手段である。そうすると、引用発明における第三の電源線を配置するに際し、上記周知の技術手段を用い、「複数のデータ線の配置方向とは平行でありかつ前記複数の走査線の配置方向とは交差するように」「複数」「形成」することに困難性はない。
　そして、上記相違点に係る本願発明の発明特定事項によって奏される作用効果が、引用発明及び周知の技術手段から想定することが出来ない格別のものと認めることもできない。
　
５−２−２　請求人の主張に対して
　請求人は、審判請求書の請求の理由において、
「本願請求項１に記載の発明は、第１電源電圧線の電圧降下を補償するための第２電源電圧（Ｖｓｕｓ）を供給する第２電源電圧線を含み、第１電源電圧線および第２電源電圧線からの電源を提供される画素の構成を本願当初明細書の図７と同様に形成することによって、上記数式６が示す結果を得ることができる、すなわち、発光素子（ＯＬＥＤ）に流れる電流が第１電源電圧(ＶＤＤ)の影響を受けず、第１電源電圧線における電圧降下による輝度偏差を補償することができます。」
「これに対して、引用文献１に記載の発明において電源線３３の電圧（Ｖｃｃ３）は、データ線と関係なくしきい値電圧補正期間の間に画素回路のキャパシタ２６の入力端に固定電位Ｖｏを与えるために用いられます（引用文献１の段落００４９参照）。さらに、引用文献１に記載の発明では、引用文献１の図９からも明らかなように、電源線３３は電源線３１に直接連結することができます（電源線３３の電圧と電源線３１の電圧とが同一電圧の場合）。
　上記のように、引用文献１に記載の発明は、本願請求項１に記載の発明が解決しようとする課題について全く考慮していないだけでなく、本願請求項１に記載の発明が解決しようとする課題に対する解決策について、何らの記載も示唆もされていません。さらに述べれば、引用文献１に記載されたしきい値電圧の補償は、複数の画素のうちの同一列上の他の画素にデータを伝達し、それによって表示装置に対するいわゆるリフレッシュタイムを減少させるものであるといえます。」
と主張するので、以下、上記主張について検討する。
　請求人が主張するように、引用刊行物には、第１電源電圧線における電圧降下による輝度偏差を補償するという本願発明の課題を示唆する記載はない。しかしながら、引用発明は、本願発明の画素の内部の回路構成と同様の回路構成を備えるものであるから、電源電圧ＶＣＣ３が実質的に補償電圧として機能するとともに、電源電圧ＶＣＣ３は電流パスを形成しないから全ての画素に実質的に同じ電源電圧ＶＣＣ３を印加できるものである。そして、引用発明の有機ＥＬ素子２０に流れる電流は、信号線のデータ電圧と電源電圧ＶＣＣ３で決まり、第一の電源線３１における電圧降下に起因する輝度偏差は補償されているものと認められる。したがって、引用発明は、本願発明の課題が解決されているから、課題が相違する旨の請求人の主張は採用できない。
　請求人は、引用発明は表示装置に対するリフレッシュタイムを減少させるものである旨主張するが、引用発明が表示装置に対するリフレッシュタイムを減少させるという作用効果を奏するとしても、本願発明の課題が解決されていることに変わりはなく、請求人の主張は採用できない。
　さらに、請求人は、引用刊行物の図９に関する記載を引用し、電源線３３は電源線３１に直接連結することができるから、課題が解決できない旨主張する。引用刊行物には、図９に関して「【００６９】［第七回路例］図９は、第七回路例に係る画素回路１１Ｇの構成を示す回路図であり、図中、図４と同等部分については同一符号を付して示している。本回路例に係る画素回路１１Ｇにおいては、第一の電源線３１と第三の電源線３３とを共通化し、第一のキャパシタ２６に対して固定電位Ｖｏとして電源電圧ＶＣＣ１を与える構成を採っており、それ以外の構成については第二回路例に係る画素回路１１Ｂと同様である。」（上記４−１（Ｇ）の摘記事項参照）と記載があり、また、図８に関して「【００６５】［第六回路例］図８は、第六回路例に係る画素回路１１Ｆの構成を示す回路図であり、図中、図４と同等部分については同一符号を付して示している。本回路例に係る画素回路１１Ｆにおいては、第二の走査線１５Ｂと第三の走査線１５Ｃと第四の走査線１５Ｄとを共通化し、共通の走査パルスＳＣＡＮ２によって第三のトランジスタ２３と第四のトランジスタ２４と第五のトランジスタ２５とを駆動する構成を採っている。この場合、第三，第五のトランジスタ２３，２５と第四のトランジスタ２４としては逆導電型のものを用いる。本回路例では、第三，第五のトランジスタ２３，２５としてＮチャネルトランジスタを、第四のトランジスタ２４としてＰチャネルトランジスタをそれぞれ用いている。」（上記４−１（Ｆ）の摘記事項参照）との記載がある。上記記載によると、図９の回路例は、第一の電源線３１と第三の電源線３３とを共通化した点で図４の回路例と相違し、図８の回路例は「第二の走査線１５Ｂと第三の走査線１５Ｃと第四の走査線１５Ｄとを共通化し」た点で図４の回路例と相違するものである。そうすると、第一の電源線３１と第三の電源線３３が共通化されているのは、図９に係る回路例のみであって、図８の回路例においては、第一の電源線３１と第三の電源線３３は共通化されていないものである。原査定の拒絶の理由（本審決においても同様）は、第一の電源線３１と第三の電源線３３が共通化されていない引用刊行物の図８の回路（第六回路例）を画素回路として備える表示装置を引用するものであるから、異なる回路例（図９）に基づく請求人の上記主張は採用できない。
　
５−２−３　判断のまとめ
　以上のとおりであるから、本願発明は、引用発明と周知の技術手段に基いて当業者が容易に発明をすることができたものと認める
　
６．むすび
　本願発明は、引用発明と周知の技術手段に基いて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、本願は、その余の請求項に係る発明について検討するまでもなく拒絶されるべきものである。
　
　よって、結論のとおり審決する。