【事件の表示】
　特願２００２−２４９０８１「半導体装置」拒絶査定不服審判事件〔平成１６年　３月１８日出願公開、特開２００４−　８８９５６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、特許法第４１条に基づく優先権主張を伴う平成１４年８月２８日（優先日、平成１４年７月４日）の出願であって、平成２０年７月８日付で拒絶査定（発送日：平成２０年７月１５日）がなされ、これに対し、平成２０年８月１３日に拒絶査定に対する審判請求がなされるとともに、平成２０年９月２日付で手続補正がなされたものである。
　
　
２．平成２０年９月２日付の手続補正についての補正の却下の決定 
［補正の却下の決定の結論］ 
　平成２０年９月２日付の手続補正（以下、「本件補正」という。）を却下する。 
 　 
［理由Ｉ］ 
（１）補正の適否 
　本件補正前の特許請求の範囲は、平成２０年２月２０日付の手続補正書に記載された以下のとおりである。 
「【請求項１】直流電源から入力される入力電圧から所定の定電圧を生成して出力端子から出力する電源回路を備えた半導体集積回路からなる半導体装置において、
　前記電源回路は、
　所定の基準電圧を生成して出力する基準電圧発生回路部と、
　前記出力端子からの出力電圧を分圧して出力する分圧回路部と、
　該分圧回路部から出力される分圧電圧が前記基準電圧になるように、前記入力電圧から定電圧を生成して前記出力端子に出力する電圧制御回路部と、
を備え、
　前記分圧回路部は、外部から入力される信号に応じて分圧比を変えることを特徴とする半導体装置。
【請求項２】前記分圧回路部は、
　前記出力端子と前記分圧電圧を出力する出力端との間に直列に接続された複数の第１抵抗からなる第１の抵抗回路と、
　入力される制御信号に応じて該第１の抵抗回路における少なくとも１つの第１抵抗を短絡する第１のスイッチ回路と、
　一端がそれぞれ接続された複数の第２抵抗からなる第２の抵抗回路と、
　該第２の抵抗回路における各第２抵抗の他端に一端が対応して接続され、他端がそれぞれ接続された各第２スイッチからなる第２のスイッチ回路と、
　外部から入力される制御信号に応じて前記第１及び第２の各スイッチ回路の動作制御を行って分圧比を切り換える切換制御回路と、
を備え、
　前記第２抵抗と前記第２スイッチが直列に接続された各直列回路が、前記分圧電圧を出力する出力端と前記直流電源の負側電源端子との間に並列に接続され、前記切換制御回路は、前記第２の抵抗回路における少なくとも１つの第２抵抗を、前記分圧電圧を出力する出力端と前記直流電源の負側電源端子との間に並列に接続するように、前記各第２スイッチの動作制御を行うことを特徴とする請求項１記載の半導体装置。
【請求項３】前記分圧回路部は、
　一端がそれぞれ接続された複数の第１抵抗からなる第１の抵抗回路と、
　該第１の抵抗回路における各第１抵抗の他端に一端が対応して接続され、他端がそれぞれ接続された各第１スイッチからなる第１のスイッチ回路と、
　前記分圧電圧を出力する出力端と前記直流電源の負側電源端子との間に直列に接続された複数の第２抵抗からなる第２の抵抗回路と、
　入力される制御信号に応じて該第２の抵抗回路における少なくとも１つの第２抵抗を短絡する第２のスイッチ回路と、
　外部から入力される制御信号に応じて前記第１及び第２の各スイッチ回路の動作制御を行って分圧比を切り換える切換制御回路と、
を備え、
　前記第１抵抗と前記第１スイッチが直列に接続された各直列回路が、前記出力端子と前記分圧電圧を出力する出力端との間に並列に接続され、前記切換制御回路は、前記第１の抵抗回路における少なくとも１つの第１抵抗を、前記出力端子と前記分圧電圧を出力する出力端との間に並列に接続するように、前記各第１スイッチの動作制御を行うことを特徴とする請求項１記載の半導体装置。
【請求項４】前記電圧制御回路部は、
　入力される制御信号に応じて、前記直流電源からの入力電圧を出力するスイッチングを行うスイッチングトランジスタと、
　前記基準電圧に対する前記分圧回路部からの分圧電圧の誤差を増幅する誤差増幅器と、
　該誤差増幅器からの出力信号に応じて前記スイッチングトランジスタのスイッチング制御を行う制御回路部と、
　前記スイッチングトランジスタからの出力信号を平滑して前記出力端子に出力する平滑回路部と、
を備えることを特徴とする請求項１、２又は３記載の半導体装置。」
　
　これに対し、本件補正により、特許請求の範囲は、以下のように補正された。
「【請求項１】直流電源から入力される入力電圧から所定の定電圧を生成して出力端子から出力する電源回路を備えた半導体集積回路からなる半導体装置において、
　前記電源回路は、
　所定の基準電圧を生成して出力する基準電圧発生回路部と、
　外部から入力される信号に応じて分圧比を変え、前記出力端子からの出力電圧を分圧して出力する分圧回路部と、
　該分圧回路部から出力される分圧電圧が前記基準電圧になるように、前記入力電圧から定電圧を生成して前記出力端子に出力する電圧制御回路部と、
を備え、
　前記分圧回路部は、
　前記出力端子と前記分圧電圧を出力する出力端との間に直列に接続された複数の第１抵抗からなる第１の抵抗回路と、
　入力される制御信号に応じて該第１の抵抗回路における少なくとも１つの第１抵抗を短絡する第１のスイッチ回路と、
　一端がそれぞれ接続された複数の第２抵抗からなる第２の抵抗回路と、
　該第２の抵抗回路における各第２抵抗の他端に一端が対応して接続され、他端がそれぞれ接続された各第２スイッチからなる第２のスイッチ回路と、
　外部から入力される制御信号に応じて前記第１及び第２の各スイッチ回路の動作制御を行って分圧比を切り換える切換制御回路と、
を備え、
　前記第２抵抗と前記第２スイッチが直列に接続された各直列回路が、前記分圧電圧を出力する出力端と前記直流電源の負側電源端子との間に並列に接続され、前記切換制御回路は、前記第２の抵抗回路における少なくとも１つの第２抵抗を、前記分圧電圧を出力する出力端と前記直流電源の負側電源端子との間に並列に接続するように、前記各第２スイッチの動作制御を行い、
　前記電圧制御回路部は、
　入力される制御信号に応じて、前記直流電源からの入力電圧を出力するスイッチングを行うスイッチングトランジスタと、
　前記基準電圧に対する前記分圧回路部からの分圧電圧の誤差を増幅する誤差増幅器と、
　該誤差増幅器からの出力信号に応じて前記スイッチングトランジスタのスイッチング制御を行う制御回路部と、
　前記スイッチングトランジスタからの出力信号を平滑して前記出力端子に出力する平滑回路部と、
を備え、
　前記基準電圧発生回路部、分圧回路部、誤差増幅器及び制御回路部は、１つのＩＣに集積されることを特徴とする半導体装置。
【請求項２】直流電源から入力される入力電圧から所定の定電圧を生成して出力端子から出力する電源回路を備えた半導体集積回路からなる半導体装置において、
　前記電源回路は、
　所定の基準電圧を生成して出力する基準電圧発生回路部と、
　外部から入力される信号に応じて分圧比を変え、前記出力端子からの出力電圧を分圧して出力する分圧回路部と、
　該分圧回路部から出力される分圧電圧が前記基準電圧になるように、前記入力電圧から定電圧を生成して前記出力端子に出力する電圧制御回路部と、
を備え、
　前記分圧回路部は、
　一端がそれぞれ接続された複数の第１抵抗からなる第１の抵抗回路と、
　該第１の抵抗回路における各第１抵抗の他端に一端が対応して接続され、他端がそれぞれ接続された各第１スイッチからなる第１のスイッチ回路と、
　前記分圧電圧を出力する出力端と前記直流電源の負側電源端子との間に直列に接続された複数の第２抵抗からなる第２の抵抗回路と、
　入力される制御信号に応じて該第２の抵抗回路における少なくとも１つの第２抵抗を短絡する第２のスイッチ回路と、
　外部から入力される制御信号に応じて前記第１及び第２の各スイッチ回路の動作制御を行って分圧比を切り換える切換制御回路と、
を備え、
　前記第１抵抗と前記第１スイッチが直列に接続された各直列回路が、前記出力端子と前記分圧電圧を出力する出力端との間に並列に接続され、前記切換制御回路は、前記第１の抵抗回路における少なくとも１つの第１抵抗を、前記出力端子と前記分圧電圧を出力する出力端との間に並列に接続するように、前記各第１スイッチの動作制御を行い、
　前記電圧制御回路部は、
　入力される制御信号に応じて、前記直流電源からの入力電圧を出力するスイッチングを行うスイッチングトランジスタと、
　前記基準電圧に対する前記分圧回路部からの分圧電圧の誤差を増幅する誤差増幅器と、
　該誤差増幅器からの出力信号に応じて前記スイッチングトランジスタのスイッチング制御を行う制御回路部と、
　前記スイッチングトランジスタからの出力信号を平滑して前記出力端子に出力する平滑回路部と、
を備え、
　前記基準電圧発生回路部、分圧回路部、誤差増幅器及び制御回路部は、１つのＩＣに集積されることを特徴とする半導体装置。
【請求項３】前記基準電圧発生回路部、分圧回路部、スイッチングトランジスタ、誤差増幅器及び制御回路部は、１つのＩＣに集積されることを特徴とする請求項１又は２記載の半導体装置。
【請求項４】前記平滑回路部は、制御回路部によって動作制御されフライホイールダイオードと同様の働きを行うトランジスタを備え、該トランジスタ、前記基準電圧発生回路部、分圧回路部、スイッチングトランジスタ、誤差増幅器及び制御回路部は、１つのＩＣに集積されることを特徴とする請求項１又は２記載の半導体装置。」
　
　そこで、本件補正が、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項の各号に掲げる事項を目的とするものに該当するかについて検討する。 
　本件補正後の請求項１に係る半導体装置は、電源回路が、基準電圧発生回路部、分圧回路部、電圧制御回路部を備え、分圧回路部は、直列に接続された複数の第１抵抗からなる第１の抵抗回路、複数の第２抵抗からなる第２の抵抗回路、第１及び第２のスイッチ回路、第１及び第２のスイッチ回路の動作制御を行う切換制御回路を備え、電圧制御回路部は、スイッチングトランジスタ、誤差増幅器、制御回路部、平滑回路部を備えており、これら全てを有する本件補正前の請求項は、本件補正前の請求項４のみであるから、本件補正前の請求項４に、本件補正後の請求項１が対応している。そして、本件補正前の請求項４を引用する他の請求項は、本件補正前には存在せず、又、本件補正前の請求項４には、構成要件が択一的なものとして記載されてもいない。 
　これに対し、本件補正後の請求項３ないし４は、何れも本件補正後の請求項１を引用している。 
　平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項２号の「特許請求の範囲の減縮」は、補正前の請求項と補正後の請求項との対応関係が明白であって、かつ、補正後の請求項が補正前の請求項を限定した関係になっていることが明確であることが要請され、補正前の請求項と補正後の請求項とは、一対一又はこれに準ずるような対応関係に立つものでなければならない。そして、本件補正後の請求項１ないし４は、本件補正後の各請求項の記載により特定される各発明が、全体として、本件補正前の請求項の記載により特定される発明よりも限定されたものとなっているとしても、上述したような一対一又はこれに準ずるような対応関係がないから、同号にいう「特許請求の範囲の減縮」には該当せず、本件補正後の請求項３ないし４が実質的に新たな請求項を追加したものであることは明らかである。 
　
　なお、この点に関し、審判請求人は、平成２０年９月１７日付手続補正書（請求の理由）において、
「（３−２）補正の根拠の明示
　平成２０年９月２日付けの手続補正書における各補正事項は、すべて明細書及び図面に基づくものである。
　すなわち、
　ａ）請求項１を削除し、請求項１に請求項２の内容を加えて更に減縮補正を行い新たな請求項１にした。この減縮補正は、明細書の段落［００１７］〜［００２４］及び［００２８］の記載、並びに図面の図１及び図２に基づくものである。」
と主張しているが、仮に請求人の主張どおりであるとしても、本件補正前の請求項２を引用するのは本件補正前の請求項４のみであるから、本件補正後の請求項１を引用している本件補正後の請求項３ないし４が、実質的に新たな請求項を追加したものであることは明らかである。 
　
　したがって、本件補正は、請求項数を増加する補正に該当し、特許請求の範囲の減縮を目的とする補正とは認められない。 
 　したがって、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項の規定に違反するものであるから、特許法第１５９条第１項の規定において読み替えて準用する特許法第５３条第１項の規定により却下すべきものである。 
　
　
［理由II］
　上記のとおり、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当しないが、仮に本件補正が、特許請求の範囲の減縮を目的とするものに該当するとして、本件補正後の前記請求項１に係る発明（以下、「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の前特許法第１７条の２第５項において準用する特許法第１２６条第５項の規定に適合するか）について以下に検討する。 
 
（１）引用例
　原査定の拒絶の理由に引用された特開平１０−３３７００８号公報（以下、「引用例１」という。）には、図面とともに、以下の事項が記載されている。
　
１−ａ「各種電子回路用電源としてスイッチングレギュレータが多用されている。電源としての所要電圧は５Ｖ、３．３Ｖ、２．５Ｖ等、各種が要求され、所定のスイッチングレギュレータの出力電圧を調整して対応している。
　図２は、従来技術に係るスイッチングレギュレータの一例を示している。この回路では、出力電圧Ｖｏをレギュレータ用集積回路（以下、ＩＣ）用の電源電圧とするとともに、Ｖｏを可変抵抗Ｒ１、Ｒ２による分割比（Ｒ２／（Ｒ１＋Ｒ２））で分割した電圧をＡＭＰ１において基準電圧Ｖａと比較する。その結果、分割された電圧がＶａより低い場合は、ＩＣ外に設けたスイッチング用トランジスタＱ１のオン時間比（デューティ比）を増加させトランジスタＱ２のデューティ比を減少させ、高い場合はトランジスタＱ１のデューティ比を減少させトランジスタＱ２のデューティ比を増加させることによりＶｏを一定値に保つ。出力電圧Ｖｏは基準電圧Ｖａに分割比の逆数を乗じた値になるから、可変抵抗Ｒ１、Ｒ２により出力電圧Ｖｏを調整することができる。なお、トランジスタＱ１が接続される電源電圧Ｖｃｃは、供給先の消費電流の急速な変化に追随できるようにＩＣ用内部電源電圧より高く設定されている。」（【0002】−【0003】）
　
　図２を参照すると、基準電圧Ｖａを出力する手段と、出力端子と接地との間に接続された可変抵抗Ｒ１、Ｒ２により分割比を変え、出力端子からの出力電圧Ｖｏの分割された電圧を取り出して比較増幅器ＡＭＰ１に出力する出力電圧分割回路部と、電源電圧Ｖｃｃから出力電圧Ｖｏを生成して出力端子に出力する電圧の制御回路部とを備える電圧調整回路が示されると共に、
出力電圧分割回路部は、出力端子と分割された電圧を出力する出力端との間に接続された可変抵抗Ｒ１からなる第１の抵抗回路と、分割された電圧を出力する出力端と接地との間に接続された可変抵抗Ｒ２からなる第２の抵抗回路からなり、前記電圧の制御回路部が、スイッチング用トランジスタＱ１、Ｑ２、比較増幅器ＡＭＰ１、制御回路、平滑用であるキャパシタＣ等を備える態様が示され、さらに、基準電圧Ｖａを出力する手段、比較増幅器ＡＭＰ１及び制御回路がレギュレータ用集積回路ＩＣとして構成される態様が示されている。
　
　上記記載事項からみて、引用例１には、
「入力される電源電圧Ｖｃｃから一定値に保たれる出力電圧Ｖｏを生成して出力端子から出力する電圧調整回路を備えたレギュレータ用集積回路ＩＣを有するスイッチングレギュレータにおいて、
　前記電圧調整回路は、
　基準電圧Ｖａを出力する手段と、
　可変抵抗Ｒ１、Ｒ２により分割比を変え、前記出力端子からの出力電圧Ｖｏの分割された電圧を取り出す出力電圧分割回路部と、
　該出力電圧分割回路から取り出される分割された電圧が前記基準電圧Ｖａに基づいて、前記電源電圧Ｖｃｃから一定値に保たれる出力電圧Ｖｏを生成して前記出力端子に出力する電圧の制御回路部と、
を備え、
　前記出力電圧分割回路部は、
　前記出力端子と前記分割された電圧を出力する出力端との間に接続された可変抵抗Ｒ１からなる第１の抵抗回路と、
　前記分割された電圧を出力する出力端と接地との間に接続された可変抵抗Ｒ２からなる第２の抵抗回路と、
を備え、
　前記電圧の制御回路部は、
　入力される制御信号に応じて、デューティ比を変化させるスイッチング用トランジスタＱ１、Ｑ２と、
　前記基準電圧Ｖａと前記出力電圧分割回路部からの分割された電圧を比較して増幅する比較増幅器ＡＭＰ１と、
　該比較増幅器ＡＭＰ１からの出力信号に応じて前記スイッチング用トランジスタＱ１、Ｑ２のデューティ比を変化させる制御回路と、
　前記スイッチング用トランジスタＱ１、Ｑ２からの出力信号を平滑して前記出力端子に出力するキャパシタＣと、
を備え、
　前記基準電圧Ｖａを出力する手段、比較増幅器ＡＭＰ１及び制御回路は、レギュレータ用集積回路ＩＣとして構成されるスイッチングレギュレータ。」
との発明（以下、「引用例１発明」という。）が記載されている。
　
　原査定の拒絶の理由に引用された特開平７−９５７６９号公報（以下、「引用例２」という。）には、図面とともに、以下の事項が記載されている。
　
２−ａ「本発明はスイッチング電源用の可変周波数発振回路に係わり、特にスイッチングレギュレータの制御回路に用いて好適な可変周波数発振回路に関する。」（【0001】）
　
２−ｂ「図１６に示すものは複数のスイッチＳ１ 〜Ｓ９ に対し直列に接続した抵抗ＲＳ と並列に接続した抵抗ＲＰ を互に並列接続し、抵抗ＲＳ 及びＲＰ の値とスイッチの開閉状態を適宜選択することで充放電電流を可変して充放電時間を調整する様にして可変電流回路としたものである。」（【0064】）
　
２−ｃ「さらにスイッチ３２，３２Ａ，３２Ｂ，Ｓ等はＦＥＴ等の半導体素子からなる電気的スイッチ或はリレー等の機械的スイッチであってもよいことは明らかである。」（【0066】）
　
　図１６を参照すると、一端がそれぞれ接続された複数の抵抗ＲＳ ，ＲＰ を直列及び並列に接続すると共に、各抵抗を短絡するスイッチＳ４ ，Ｓ５ あるいは各抵抗に直列接続するスイッチＳ１ 〜Ｓ３ を組み合わせてなる可変抵抗回路が示されている。
　
（２）対比
　そこで、本願補正発明と引用例１発明とを比較すると、引用例１発明の「入力される電源電圧Ｖｃｃ」、「一定値に保たれる出力電圧Ｖｏ」、「電圧調整回路」は、それぞれ本願補正発明の「直流電源から入力される入力電圧」、「所定の定電圧」、「電源回路」に相当している。
　引用例１発明の「レギュレータ用集積回路ＩＣ」は本願補正発明の「半導体集積回路」に相当するから、引用例１発明の「レギュレータ用集積回路ＩＣを有するスイッチングレギュレータ」は本願補正発明の「半導体集積回路からなる半導体装置」に相当しているといえる。
　引用例１発明の「基準電圧Ｖａを出力する手段」、「分割比」、「電圧の制御回路部」、「キャパシタＣ」は、それぞれ本願補正発明の「所定の基準電圧を生成して出力する基準電圧発生回路部」、「分圧比」、「電圧制御回路部」、「平滑回路部」に相当している。
　その機能をも考慮すると、引用例１発明の「出力端子からの出力電圧Ｖｏの分割された電圧を取り出す出力電圧分割回路部」は、本願補正発明の「出力端子からの出力電圧を分圧して出力する分圧回路部」に相当し、引用例１発明の「出力電圧分割回路から取り出される分割された電圧が基準電圧Ｖａに基づいて、電源電圧Ｖｃｃから一定値に保たれる出力電圧Ｖｏを生成」する態様は、本願補正発明の「分圧回路部から出力される分圧電圧が基準電圧になるように、入力電圧から定電圧を生成」する態様に相当し、引用例１発明の「入力される制御信号に応じて、デューティ比を変化させるスイッチン用グトランジスタＱ１、Ｑ２」は、本願補正発明の「入力される制御信号に応じて、直流電源からの入力電圧を出力するスイッチングを行うスイッチングトランジスタ」に相当し、引用例１発明の「基準電圧Ｖａと出力電圧分割回路部からの分割された電圧を比較して増幅する比較増幅器ＡＭＰ１」は、本願補正発明の「基準電圧に対する分圧回路部からの分圧電圧の誤差を増幅する誤差増幅器」に相当し、引用例１発明の「比較増幅器ＡＭＰ１からの出力信号に応じてスイッチング用トランジスタＱ１、Ｑ２のデューティ比を変化させる制御回路」は、本願補正発明の「誤差増幅器からの出力信号に応じてスイッチングトランジスタのスイッチング制御を行う制御回路部」に相当する。
　引用例１発明の「基準電圧Ｖａを出力する手段、比較増幅器ＡＭＰ１及び制御回路は、レギュレータ用集積回路ＩＣとして構成される」態様と、本願補正発明の「基準電圧発生回路部、分圧回路部、誤差増幅器及び制御回路部は、１つのＩＣに集積される」態様とは、「基準電圧発生回路部、誤差増幅器及び制御回路部は、１つのＩＣに集積される」との概念で共通している。
　
　したがって、両者は、
「直流電源から入力される入力電圧から所定の定電圧を生成して出力端子から出力する電源回路を備えた半導体集積回路からなる半導体装置において、
　前記電源回路は、
　所定の基準電圧を生成して出力する基準電圧発生回路部と、
　分圧比を変え、前記出力端子からの出力電圧を分圧して出力する分圧回路部と、
　該分圧回路部から出力される分圧電圧が前記基準電圧になるように、前記入力電圧から定電圧を生成して前記出力端子に出力する電圧制御回路部と、
を備え、
　前記電圧制御回路部は、
　入力される制御信号に応じて、前記直流電源からの入力電圧を出力するスイッチングを行うスイッチングトランジスタと、
　前記基準電圧に対する前記分圧回路部からの分圧電圧の誤差を増幅する誤差増幅器と、
　該誤差増幅器からの出力信号に応じて前記スイッチングトランジスタのスイッチング制御を行う制御回路部と、
　前記スイッチングトランジスタからの出力信号を平滑して前記出力端子に出力する平滑回路部と、
を備え、
　前記基準電圧発生回路部、誤差増幅器及び制御回路部は、１つのＩＣに集積される半導体装置。」
の点で一致し、以下の点で相違している。
　
〔相違点１〕
　分圧回路部の分圧比を変える態様に関し、本願補正発明は、「外部から入力される信号に応じて」なされるのに対し、引用例１発明は、この様な構成を備えていない点。
〔相違点２〕
　分圧回路部に関し、本願補正発明は、「出力端子と分圧電圧を出力する出力端との間に直列に接続された複数の第１抵抗からなる第１の抵抗回路と、入力される制御信号に応じて該第１の抵抗回路における少なくとも１つの第１抵抗を短絡する第１のスイッチ回路と、一端がそれぞれ接続された複数の第２抵抗からなる第２の抵抗回路と、該第２の抵抗回路における各第２抵抗の他端に一端が対応して接続され、他端がそれぞれ接続された各第２スイッチからなる第２のスイッチ回路と、外部から入力される制御信号に応じて前記第１及び第２の各スイッチ回路の動作制御を行って分圧比を切り換える切換制御回路と、を備え、前記第２抵抗と前記第２スイッチが直列に接続された各直列回路が、前記分圧電圧を出力する出力端と前記直流電源の負側電源端子との間に並列に接続され、前記切換制御回路は、前記第２の抵抗回路における少なくとも１つの第２抵抗を、前記分圧電圧を出力する出力端と直流電源の負側電源端子との間に並列に接続するように、前記各第２スイッチの動作制御を行」っているのに対し、引用例１発明は、「出力端子と分割された電圧を出力する出力端との間に接続された可変抵抗Ｒ１からなる第１の抵抗回路と、分割された電圧を出力する出力端と接地との間に接続された可変抵抗Ｒ２からなる第２の抵抗回路とを備え」る点。
〔相違点３〕
　ＩＣに集積される対象に関し、本願補正発明は、「分圧回路部」が含まれているのに対し、引用例１発明は、「分圧回路部」は含まれていない点。
　
（３）判断
〔相違点１〕、〔相違点２〕について
　一般に、電気回路の分野において、回路素子の切換等は手動で行うか自動−即ち外部入力で行うかの何れかであり、また、引用例２に示されるように、一端がそれぞれ接続された複数の抵抗（「ＲＳ ，ＲＰ 」が相当）を直列及び並列に接続すると共に、各抵抗を短絡するスイッチ（「Ｓ４ ，Ｓ５ 」が相当）及び各抵抗に直列接続するスイッチ（「Ｓ１ 〜Ｓ３ 」が相当）を、外部から入力される制御信号に応じて動作制御が行われるスイッチ（「ＦＥＴ等の半導体素子からなる電気的スイッチ」が相当）で構成することにより、抵抗値を適宜選択し得るようにすることは、可変抵抗回路の分野における周知の事項である。
　そうすると、引用例１発明において、分圧回路部を構成する、可変抵抗Ｒ１からなる第１の抵抗回路と、可変抵抗Ｒ２からなる第２の抵抗回路に対し、抵抗値を適宜選択するとの目的の範囲内で、上記周知の事項を適用し、相違点１、相違点２に係る本願補正発明の構成とすることは、当業者が容易に考えられたものである。
　その際、本願補正発明において、各抵抗、各スイッチ及び前記切換制御回路の具体的な接続態様による格別な作用効果も認められないから、この様な接続態様は、分圧比の切り換えを実現する範囲内のものとして、当業者が必要に応じて適宜設定し得る設計的事項にすぎない。
　
〔相違点３〕について
　ＩＣに集積される対象として何を含ませるかは、当業者が必要に応じて適宜選定し得る設計的事項にすぎず、引用例１発明において、分圧回路部を構成する、可変抵抗Ｒ１からなる第１の抵抗回路と、可変抵抗Ｒ２からなる第２の抵抗回路に対し、上記周知の事項を適用した場合に、上記分圧回路部をＩＣに集積される対象として含ませるようにすることは当業者が適宜なし得ることと認められる。
　
　そして、本願補正発明の作用効果も、引用例１発明及び周知の事項から当業者が予測できる範囲のものである。
　したがって、本願補正発明は、引用例１発明及び周知の事項に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。
　
（４）むすび
　以上のとおり、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するものであり、特許法第１５９条第１項で準用する特許法第５３条第１項の規定により却下されるべきものである。
　
　
３．本願発明について
　本件補正は上記のとおり却下されたので、本願の請求項１に係る発明（以下、同項記載の発明を「本願発明」という。）は、上記した本件補正前の特許請求の範囲（平成２０年２月２０日付手続補正書）の請求項１に記載された事項により特定されるとおりのものである。
　
（１）引用例
　原査定の拒絶の理由に引用された引用例１、引用例２、及び、その記載事項は、上記「２．［理由II］（１）」に記載したとおりである。
　
（２）対比・判断
　本願発明は、上記２．［理由II］で検討した本願補正発明から、
実質的に、「分圧回路部」について「出力端子と分圧電圧を出力する出力端との間に直列に接続された複数の第１抵抗からなる第１の抵抗回路と、入力される制御信号に応じて該第１の抵抗回路における少なくとも１つの第１抵抗を短絡する第１のスイッチ回路と、一端がそれぞれ接続された複数の第２抵抗からなる第２の抵抗回路と、該第２の抵抗回路における各第２抵抗の他端に一端が対応して接続され、他端がそれぞれ接続された各第２スイッチからなる第２のスイッチ回路と、外部から入力される制御信号に応じて前記第１及び第２の各スイッチ回路の動作制御を行って分圧比を切り換える切換制御回路と、を備え、前記第２抵抗と前記第２スイッチが直列に接続された各直列回路が、前記分圧電圧を出力する出力端と前記直流電源の負側電源端子との間に並列に接続され、前記切換制御回路は、前記第２の抵抗回路における少なくとも１つの第２抵抗を、前記分圧電圧を出力する出力端と前記直流電源の負側電源端子との間に並列に接続するように、前記各第２スイッチの動作制御を行い」との限定を省き、
「電圧制御回路部」について「入力される制御信号に応じて、直流電源からの入力電圧を出力するスイッチングを行うスイッチングトランジスタと、基準電圧に対する分圧回路部からの分圧電圧の誤差を増幅する誤差増幅器と、該誤差増幅器からの出力信号に応じて前記スイッチングトランジスタのスイッチング制御を行う制御回路部と、前記スイッチングトランジスタからの出力信号を平滑して出力端子に出力する平滑回路部と、を備え」るとの限定を省き、
さらに、「基準電圧発生回路部、分圧回路部、誤差増幅器及び制御回路部は、１つのＩＣに集積される」とする限定を省いたものである。
　そうすると、本願発明と引用例１発明とを対比した際の相違点は、上記「２．［理由II］（２）」で抽出した〔相違点１〕のみとなるため、上記「２．［理由II］（３）」での検討を踏まえれば、本願発明も、引用例１発明及び周知の事項に基づいて、当業者が容易に発明をすることができたものである。
　
（３）むすび
　以上のとおり、本願発明は、引用例１発明及び周知の事項に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。