【事件の表示】
　特願２００３−１６９２２４「周辺機器のインタフェース装置及び周辺機器の優先順位制御方法」拒絶査定不服審判事件〔平成１６年　１月２２日出願公開、特開２００４−　２１９９３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯 
　本願は、平成１５年６月１３日（パリ条約による優先権主張２００２年６月１４日、韓国）に特許出願されたものであって、平成１８年１月２６日付け拒絶理由通知に応答して平成１８年７月２８日付けで手続補正がなされたが、平成１８年８月２５日付けで拒絶査定がなされ、これに対し、平成１８年１１月２７日に拒絶査定不服審判が請求されるとともに、平成１８年１２月２７日付けで手続補正がなされたが、平成２２年１月１３日付けで平成１８年１２月２７日付けの手続補正について補正の却下の決定がなされるとともに、同日付で拒絶理由が通知され、平成２２年４月１９日に手続補正がされたものである。
　
２．本願発明 
　この出願の請求項１〜４に係る発明は、平成２２年４月１９日付け手続補正書により補正された特許請求の範囲の記載からみて、その特許請求の範囲の請求項１〜４に記載された事項により特定されるとおりのものであるところ、その請求項１に係る発明（以下、「本願発明」という。）は、次のとおりのものである。 
　
「【請求項１】
　それぞれのインタフェース方式に適した信号を入出力する複数のポートと，
　それぞれ対応するポートに接続され，対応するインタフェース方式の信号をハードディスクに適したインタフェース方式の信号に変換する複数のインタフェース変換器と，
　前記複数のポートから入力される各インタフェース信号に基づき，前記ポートが接続されているか否かを判別し，接続されているポートのうち優先順位の高いポートに対応する第１電源を発生させる優先順位制御部と，
　前記第１電源に応じて，前記優先順位が高いポートに対応するインタフェース変換器には第２電源を供給し、他のインタフェース変換器の電源を遮断するポート選択部と，
　前記複数のインタフェース変換器に接続されて前記第２電源が供給されたインタフェース変換器と通信する接続部とを含むことを特徴とする，ハードディスクインタフェース装置。」
　
３．引用例
　平成２２年１月１３日付けの当審の拒絶の理由に引用された、本願優先権主張日前に頒布された刊行物である、特開平１１−２５９６０５号公報（以下、「引用例」という。）には、図面とともに、次の技術事項が記載されている。 
（イ）「 【特許請求の範囲】
【請求項１】情報処理装置に対して所定の機能を提供する機能ブロックと、
前記機能ブロックと第１の情報処理装置との間でデータ転送を行う第１のインターフェース部と、
前記第１のインターフェース部と異なるインターフェース仕様を有し、前記機能ブロックと第２の情報処理装置との間でデータ転送を行う第２のインターフェース部とを少なくとも備えていることを特徴とするＰＣカード。」（【特許請求の範囲】【請求項１】、第１欄第１〜９行）、
（ロ）「【請求項１８】請求項１乃至１７のいずれかに記載のＰＣカードであって、前記機能ブロックは、前記第１及び第２の情報処理装置に対してデータ記憶機能を提供することを特徴とするＰＣカード。」（【特許請求の範囲】【請求項１８】、第３欄第４〜８行）、
（ハ）「【０００４】このようにＰＣカードは容易に着脱できて小型で携帯性に優れているため、その用途は補助記憶装置としての半導体メモリカードだけでなく、磁気ディスク等のハードディスク装置を備えた補助記憶装置、あるいはモデム機能やＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）機能等の通信、ネットワーク関連分野にも拡がってきている。」（段落【０００４】，第３欄第４４〜５０行）、 
（ニ）「【００１８】本発明のＰＣカードにおいて、第１のインターフェース部は、第１の情報処理装置と物理的に接続する第１の物理層インターフェースと、第１の物理層インターフェースと機能ブロックとの間に設けられた第１のインターフェース制御部とを有していることを特徴とする。また、第１のインターフェース部は、第１の情報処理装置と機能ブロックとの間で、第１のインターフェース制御部を介した制御手順を実現するための第１の付加回路を有していることを特徴とする。さらに、第１の付加回路は、機能ブロックと第１のインターフェース制御部との間に設けられていることを特徴とする。
【００１９】また本発明のＰＣカードにおいて、第２のインターフェース部は、第２の情報処理装置と物理的に接続する第２の物理層インターフェースと、第２の物理層インターフェースと機能ブロックとの間に設けられた第２のインターフェース制御部と  を有していることを特徴とする。また、第２のインターフェース部は、第２の情報処理装置と機能ブロックとの間で、第２のインターフェース制御部を介した制御手順を実現するための第２の付加回路を有していることを特徴とする。さらに、第２の付加回路は、機能ブロックと第２のインターフェース制御部との間に設けられていることを特徴とする。」（段落【００１８】〜【００１９】、第７欄第２１〜４２行）、
（ホ）「【００２１】このように本発明では、機能ブロックから第１及び第２のインターフェース部へ接続された複数の信号線の一部が、共通信号線として分岐部を介して第１のインターフェース部と第２のインターフェース部との双方に接続されているので、簡易な回路構成で複数種類のインタフェースを有するＰＣカードを実現することができる。また、第１及び第２の付加回路は、第１あるいは第２のインターフェース制御部から受け取ったデータから機能ブロックに対する制御用コマンド、データ等を取り出したり、機能ブロックから受け取ったデータや制御情報を第１あるいは第２のインターフェース制御部のフォーマットに変換したりする機能を有している。また、第１あるいは第２のインターフェース制御部と機能ブロックとの速度的な違いをバッファ処理、ＷＡＩＴ操作などで吸収したり、第１あるいは第２のインターフェース制御部と機能ブロックとのバス信号形式の違いをパラレル／シリアル変換器などで変換したりする機能を有している。」（段落【００２１】、第８欄第３〜２０行）、
（ヘ）「【００２５】また本発明のＰＣカードにおいて、切替手段が、第１のインターフェース部と第２のインターフェース部とに供給される電圧を制御して、第１及び第２のインターフェース部のいずれか一方を非活性状態にする電源制御回路を有していることを特徴とする。」（段落【００２５】、第９欄第１０〜１４行）、
（ト）「【００３８】また、ＰＣカード１内部の各回路を動作させる電源電圧（Ｖｃｃ）は、ＰＣＭＣＩＡ規格やＵＳＢ規格ではホスト側（情報処理装置側）からインターフェースを介して当該電源電圧が供給されるようになっている。」（段落【００３８】、第１２欄第２５〜２９行）、
（チ）「【００４８】表１において、［１］は第１のインターフェース部１００を、［２］は第２のインターフェース部１０１を示している。また、「ＳＷ」はバスセレクタ制御用ロジック２４へ入力する切替信号のレベルを示しており、「Ｌ」はスイッチ２３を閉（オン）状態にして接地電圧が印加されてロー状態であることを示し、「ＨｉＺ」はスイッチ２３を開（オフ）状態にしてハイ状態（ハイインピーダンス状態）であることを示している。この真理値表から明らかなように、携帯型ＰＣから電源電圧Ｖｃｃ１が入力され、デスクトップ型ＰＣのＵＳＢ用のコネクタから、あるいは上述のキーボード用の接続ケーブルから電源電圧Ｖｃｃ２が入力されたとき、スイッチ２３をオンにしてバスセレクタ制御用ロジック２４の入力（ＳＷ）をロー状態（Ｌ）にすれば出力端子（ＯＵＴ）には信号「０」が出力され、スイッチ２３をオフにしてバスセレクタ制御用ロジック２４の入力（ＳＷ）をハイ状態（ＨｉＺ）にすれば出力端子（ＯＵＴ）には信号「１」が出力される。」（段落【００４８】、第１５欄第１４行〜３１行、なお、行数は公報の表記に従った。また、丸数字の１，２を、それぞれ［１］、［２］と記した。）、
（リ）「【００５２】〔本発明の第３の実施の形態〕次に、本発明の第３の実施の形態によるＰＣカードを図３を用いて説明する。本実施の形態も第１及び第２の実施の形態と同様に、ＰＣＭＣＩＡの規格に基づいたＰＣカードを例にとって説明する。図３は、平面方向から見たＰＣカード３０内部の概略構成を複数のブロックで示したものである。図１及び図２に示した第１及び第２の実施の形態によるＰＣカード１、２０の構成要素と同一の機能作用を有する構成要素には同一の符号を付して詳細な説明は省略するものとする。また、図３においては、機能ブロック２からの共通信号線及び第１及び第２のインターフェース部１００、１０１に接続された信号線（制御信号線を含む）の図示は省略している。 
 【００５３】本実施の形態によるＰＣカード３０は、第１及び第２のインターフェース部１００、１０１のいずれか一方を選択して機能ブロック２に接続する切替手段として電源制御回路３１を設けた点に特徴を有している。この電源制御回路３１は、第１のインターフェース部１００と第２のインターフェース部１０１とに供給される電圧Ｖｃｃ１−ｉｎとＶｃｃ２−ｉｎを制御して、第１及び第２のインターフェース部１００、１０１のいずれか一方を非活性状態にするように動作することを特徴としている。また、本実施の形態によるＰＣカード３０の第１のインターフェース部１００は、第１のインターフェース制御部４と機能ブロック２との間に第１の付加回路５を有している。 
 【００５４】図３において、図示した電圧「Ｖｃｃ１−ｉｎ」は第１のインタフェース制御部４からの電源電圧Ｖｃｃ１が電源制御回路３１に入力することを示している。表記「ｉｎ」、「ｏｕｔ」は電源制御回路３１の入力、出力を示し、例えば「Ｖｃｃ１−ｉｎ」は電源制御回路３１に電源電圧Ｖｃｃ１が入力することを示し、「Ｖｃｃ１−ｏｕｔ」は電源制御回路３１から電源電圧Ｖｃｃ１が出力されることを示している。 
 【００５５】本実施の形態における電源制御回路３１は、電源電圧Ｖｃｃ１が入力されると電圧Ｖｃｃ１及びＶｃｃＦを出力し、電源電圧Ｖｃｃ２が入力されると電圧Ｖｃｃ２及びＶｃｃＦを出力する。そして電源電圧Ｖｃｃ１とＶｃｃ２の双方が入力されたときは、Ｖｃｃ１とＶｃｃＦを出力するように構成されている。なお、ＶｃｃＦは機能ブロック２に供給される電圧である。 
 【００５６】ＰＣカード３０が携帯型ＰＣのＰＣカードドライブ装置のスロットに挿入されると、第１のインタフェース制御部４から電源電圧Ｖｃｃ１が電源制御回路３１に入力される。これにより電源制御回路３１から第１の付加回路５に対して電源電圧Ｖｃｃ１が出力され、また機能ブロック２に対して電源電圧ＶｃｃＦが出力される。これにより機能ブロック２、第１の付加回路５が活性状態となり、携帯型ＰＣからＰＣカード３０にアクセスできるようになる。 
 【００５７】また、ＰＣカード３０が携帯型ＰＣのＰＣカードドライブ装置のスロットに挿入されず、第２の物理層インタフェース６がデスクトップ型ＰＣのＵＳＢコネクタと接続された場合には、第２のインターフェース制御部７から電源電圧Ｖｃｃ２が電源制御回路３１に入力する。これにより電源制御回路３１から第２の付加回路８に対して電源電圧Ｖｃｃ２が出力され、また機能ブロック２に対して電源電圧ＶｃｃＦが出力される。これにより機能ブロック２、第２の付加回路８が活性状態となり、デスクトップ型ＰＣからＰＣカード３０にアクセスできるようになる。 
 【００５８】ＰＣカード３０が携帯型ＰＣのＰＣカードドライブ装置のスロットに挿入されていて、第２の物理層インタフェース６がデスクトッブ型ＰＣのＵＳＢコネクタに接続されている場合には、電源制御回路３１には第１のインタフェース制御部４から電源電圧Ｖｃｃ１が入力され、且つ第２のインターフェース制御部７から電源電圧Ｖｃｃ２が入力されることになる。このときは前述のように電源制御回路３１は第１の付加回路５に対して電源電圧Ｖｃｃ１を出力し、機能ブロック２に対して電源電圧ＶｃｃＦを出力するので、機能ブロック２及び第１の付加回路５は活性状態になり、第２のインターフェース部１０１は非活性状態になる。 
 【００５９】このように本実施の形態では、機能ブロック２と第１又は第２のインターフェース部１００、１０１との間でデータ転送させる際、データ転送を行わない非活性状態にすべきインターフェース部側に電力を供給せずに、データ転送を行うインターフェース部側と機構ブロック２にのみ電力を供給する電源制御回路３１を設けるようにしたので、転送すべきデータを容易に且つ確実に伝送させることができるようになると共に、構成が複雑なマルチプレクサを使用するよりも簡単な構成でインターフェースの活性、非活性を切り替えることができるようになる。 
 【００６０】また、上記実施の形態では、第１及び第２のインターフェース部１００、１０１の双方に情報処理装置が接続されている場合には、第１のインターフェース部１００に接続された情報処理装置にアクセス権を与えるように決めていたが、もちろんこれに限られず、例えば、時間的に先に接続されている情報処理装置がＰＣカード３０とアクセスする優先権を持つように構成してもよいし、第２の実施の形態に示したようなスイッチ回路を設けて、ＰＣカード３０が携帯型ＰＣ及びデスクトップ型ＰＣの双方に接続されていても、利用者が任意に接続を切り替えて交互に携帯型ＰＣ及びデスクトップ型ＰＣに対してデータ転送を行えるようにしてももちろんよい。」（段落【００５２】〜【００６０】、第１６欄第４０行〜第１８欄第３６行）
　
　また、引用例第９頁の「表１　バスセレクタ・制御用ロジックの真理値表」
には、
　　　　
と記載されている。
 
　以上より、引用例には、次の発明（以下、「引用発明」という。）が記載されている（なお、引用例では「インターフェース」と「インタフェース」とが混用されているから、引用発明の認定にあたり、用語を「インターフェース」に統一した。）。
　「情報処理装置に対して所定の機能を提供する機能ブロックと、 
 前記機能ブロックと第１の情報処理装置との間でデータ転送を行う第１のインターフェース部と、前記第１のインターフェース部と異なるインターフェース仕様を有し、前記機能ブロックと第２の情報処理装置との間でデータ転送を行う第２のインターフェース部とを少なくとも備え、 
　第１及び第２のインターフェース部のいずれか一方を選択して機能ブロック２に接続する切替手段を設けたＰＣカードであって、 
　前記第１のインターフェース部は、第１の情報処理装置と物理的に接続する第１の物理層インターフェースと、前記第１の物理層インターフェースと前記機能ブロックとの間に設けられた第１のインターフェース制御部と、前記第１の情報処理装置と前記機能ブロックとの間で、前記第１のインターフェース制御部を介した制御手順を実現するための、前記機能ブロックと前記第１のインターフェース制御部との間に設けられた第１の付加回路を有し、　前記第２のインターフェース部は、前記第２の情報処理装置と物理的に接続する第２の物理層インターフェースと、前記第２の物理層インターフェースと前記機能ブロックとの間に設けられた第２のインターフェース制御部と、前記第２の情報処理装置と前記機能ブロックとの間で、前記第２のインターフェース制御部を介した制御手順を実現するための、前記機能ブロックと前記第２のインターフェース制御部との間に設けられた第２の付加回路を有し、
　前記第１及び第２の付加回路は、機能ブロックから受け取ったデータや制御情報を前記第１あるいは第２のインターフェース制御部のフォーマットに変換したり、前記第１あるいは第２のインターフェース制御部と前記機能ブロックとのバス信号形式の違いをパラレル／シリアル変換器などで変換したりする機能を有しており、
　ＰＣカード内部の各回路を動作させる電源電圧は、情報処理装置側からインターフェースを介して供給されるようになっており、
　前記切替手段は、前記第１のインターフェース部と前記第２のインターフェース部とに供給される電圧を制御して、前記第１及び第２のインターフェース部のいずれか一方を非活性状態にし、前記機能ブロックと前記第１又は第２のインターフェース部との間でデータ転送させる際、データ転送を行わない非活性状態にすべきインターフェース部側に電力を供給せずに、データ転送を行うインターフェース部側にのみ電力を供給するする電源制御回路を有し、
　第１のインターフェース制御部から電源電圧Ｖｃｃ１が電源制御回路に入力されると電源制御回路から第１の付加回路に対して電源電圧Ｖｃｃ１が出力され、第１の付加回路が活性状態となり、第２の物理層インターフェースが接続された場合には、第２のインターフェース制御部から電源電圧Ｖｃｃ２が電源制御回路３１に入力され、電源制御回路から第２の付加回路に対して電源電圧Ｖｃｃ２が出力され、これにより第２の付加回路８が活性状態となり、 
　電源制御回路に第１のインターフェース制御部から電源電圧Ｖｃｃ１が入力され、且つ第２のインターフェース制御部から電源電圧Ｖｃｃ２が入力されるときは、電源制御回路は第１の付加回路５に対して電源電圧Ｖｃｃ１を出力し、第１の付加回路は活性状態になり、第２のインターフェース部は非活性状態になり、 
　前記第１及び第２のインターフェース部の双方に情報処理装置が接続されている場合には、第１のインターフェース部に接続された情報処理装置にアクセス権を与えるように決めており、 前記機能ブロックは、前記第１及び第２の情報処理装置に対してデータ記憶機能を提供し、その用途は補助記憶装置としての半導体メモリカードだけでなく、磁気ディスク等のハードディスク装置を備えた補助記憶装置にも拡がってきているＰＣカード。」
　 　 
４．対比 
　インターフェース仕様はコネクタや入出力信号を規定するものであるから、引用発明の「第１のインターフェース部」の「第１の物理層インターフェース」及び、「前記第１のインターフェース部と異なるインターフェース仕様を有」する「第２のインターフェース部」の「第２の物理層インターフェース」が、本願発明の「それぞれのインタフェース方式に適した信号を入出力する複数のポート」に相当する。 
　次に、引用発明のＰＣカードの用途を「磁気ディスク等のハードディスク装置」とした場合、引用発明の「データ記憶機能を提供する」「機能ブロック」は、「ハードディスク」として機能するブロックになるから、引用発明のＰＣカードは、本願発明の「ハードディスクインタフェース装置」を含むものといえる。
　そして、引用発明において、「前記機能ブロックと前記第１のインターフェース制御部との間に設けられた第１の付加回路」、及び「前記機能ブロックと前記第２のインターフェース制御部との間に設けられた第２の付加回路」は、「機能ブロックから受け取ったデータや制御情報を第１あるいは第２のインターフェース制御部のフォーマットに変換したり、第１あるいは第２のインターフェース制御部と機能ブロックとのバス信号形式の違いをパラレル／シリアル変換器などで変換したりする機能を有して」いるから、本願発明の「それぞれ対応するポートに接続され，対応するインタフェース方式の信号をハードディスクに適したインタフェース方式の信号に変換する複数のインタフェース変換器」に相当する。 
　さらに、引用発明の「機能ブロック」は、「第１及び第２の付加回路」とデータ転送を行っているから、引用発明の「機能ブロック」は、本願発明の「インタフェース変換器と通信する接続部」を含んでいるといえる。
　次に、引用発明は、「ＰＣカード内部の各回路を動作させる電源電圧は、情報処理装置側からインターフェースを介して供給され」、「第１のインターフェース制御部から電源電圧Ｖｃｃ１が電源制御回路に入力されると電源制御回路から第１の付加回路に対して電源電圧Ｖｃｃ１が出力され、第１の付加回路が活性状態となり、第２の物理層インターフェースが接続された場合には、第２のインターフェース制御部から電源電圧Ｖｃｃ２が電源制御回路３１に入力され、電源制御回路から第２の付加回路に対して電源電圧Ｖｃｃ２が出力され、これにより第２の付加回路８が活性状態となり、電源制御回路に第１のインターフェース制御部から電源電圧Ｖｃｃ１が入力され、且つ第２のインターフェース制御部から電源電圧Ｖｃｃ２が入力されるときは、電源制御回路は第１の付加回路５に対して電源電圧Ｖｃｃ１を出力し、第１の付加回路は活性状態になり、第２のインターフェース部は非活性状態にな」るから、引用発明は、「情報処理装置側からインターフェースを介して供給され」る「電源電圧」、すなわち本願発明でいう「インタフェース信号」に基づき、「情報処理装置」と「インターフェース」との接続の有無、すなわち本願発明でいう「前記ポートが接続されているか否か」を判別しているものといえる。
　次に、引用発明では、「第１及び第２のインターフェース部の双方に情報処理装置が接続されている場合には、第１のインターフェース部に接続された情報処理装置にアクセス権を与えるように決め」られているから、引用発明において、「アクセス権」の与えられた情報処理装置に接続される「第１のインターフェース部」の「第１の物理層インターフェース」に対応する「第１の付加回路」が、本願発明の「接続されているポートのうち」「優先順位の高いポートに対応するインタフェース変換器」に相当する。
　次に、引用発明では「切替手段」により、「アクセス権」の与えられた情報処理装置に接続される「インターフェース部」、すなわち「データ転送を行うインターフェース部側」にのみ電力が「供給」され、「データ転送を行わない非活性状態にすべきインターフェース部側」には電力が「供給」されないから、引用発明のかかる「切替手段」と、本願発明の「優先順位制御部」及び「ポート選択部」とは、「接続されているポートのうち優先順位の高いポートを識別する優先順位制御部」及び「優先順位が高いポートに対応するインタフェース変換器には電源を供給し、他のインタフェース変換器の電源を遮断するポート選択部」を含む点で一致する。
 
　すると、本願発明と引用発明とは、次の点で一致する。
（一致点）
　それぞれのインタフェース方式に適した信号を入出力する複数のポートと，
　それぞれ対応するポートに接続され，対応するインタフェース方式の信号をハードディスクに適したインタフェース方式の信号に変換する複数のインタフェース変換器と，
　前記複数のポートから入力される各インタフェース信号に基づき，前記ポートが接続されているか否かを判別し，接続されているポートのうち優先順位の高いポートを識別する優先順位制御部と，
　前記優先順位が高いポートに対応するインタフェース変換器には電源を供給し、他のインタフェース変換器の電源を遮断するポート選択部と，
　前記複数のインタフェース変換器に接続されて前記電源が供給されたインタフェース変換器と通信する接続部とを含むことを特徴とする，ハードディスクインタフェース装置。
　
　一方で、両者は、次の点で相違する。 
 ＜相違点＞ 
　本願発明では、「優先順位制御部」が「接続されているポートのうち優先順位の高いポートに対応する第１電源を発生させ」，「ポート選択部」が「前記第１電源に応じて，前記優先順位が高いポートに対応するインタフェース変換器には第２電源」を供給しているのに対し、引用発明は、「第１及び第２のインターフェース部の双方に情報処理装置が接続されている場合」、「切替手段」が、「アクセス権」の与えられた情報処理装置に接続される「第１のインターフェース部」の「第１の物理層インターフェース」（本願発明の「接続されているポートのうち優先順位の高いポート」に相当する。以下同じ。）に対応する第１電源を発生させ、「アクセス権」の与えられた情報処理装置に接続される「第１のインターフェース部」の「第１の物理層インターフェース」に対応する「第１の付加回路」（前記優先順位が高いポートに対応するインタフェース変換器）への「電源」の供給を、前記第１電源に応じて行うものではない点。
　
５．判断 　 
　そこで、上記相違点について検討すると、引用例の前記摘記事項（チ）及び第９頁の真理値表には、「携帯型ＰＣから電源電圧Ｖｃｃ１が入力され、デスクトップ型ＰＣのＵＳＢ用のコネクタから、あるいは上述のキーボード用の接続ケーブルから電源電圧Ｖｃｃ２が入力されたとき、」「スイッチ２３をオフにしてバスセレクタ制御用ロジック２４の入力（ＳＷ）をハイ状態（ＨｉＺ）にすれば出力端子（ＯＵＴ）には信号「１」が出力され」、第１のインターフェース部１００が「選択される」ことが記載されている。
　そして、引用例の前記摘記事項（リ）第【００６０】には「第２の実施の形態に示したようなスイッチ回路を設け」ることによってインターフェースの選択を行うことが示唆されているから、かかる示唆に基づき、引用発明において、インターフェースの「切替手段」に「第２の実施の形態に示したようなスイッチ回路を設け」ること、すなわち、「第１及び第２のインターフェース部の双方に情報処理装置が接続されている場合」、「アクセス権」の与えられた情報処理装置に接続される「第１のインターフェース部」の「第１の物理層インターフェース」（接続されているポートのうち優先順位の高いポート）に対応する信号「１」（第１電源）を該スイッチ回路の出力端子（ＯＵＴ）に発生させ、該信号「１」（第１電源）に応じて、前記「第１の物理層インターフェース」に対応した「第１の付加回路」（前記優先順位が高いポートに対応するインタフェース変換器）に「電源」（第２電源）を供給するよう「切替手段」を構成することは、当業者が容易になし得たことである。
　また、本願発明の作用効果も引用発明及び引用例に記載された事項から、当業者が予測しうるものである。
　
６．結び 
　以上のとおり、本願の請求項１に係る発明は、引用例に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができないものである。
　従って、その余の請求項について論及するまでもなく本願は拒絶すべきものである。
　よって、結論のとおり審決する。