【事件の表示】
　平成　５年特許願第５０９１２６号「ビデオ／グラフィックメモリシステム」拒絶査定不服審判事件〔平成　５年　５月２７日国際公開、ＷＯ９３／１０５１８、平成　７年　２月　２日国内公表、特表平　７−５０１１６４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続きの経緯・本願発明
　本願は、平成４年１１月２３日（パリ条約による優先権主張１９９１年１１月２１日，ＧＢ；英国）を国際出願日とする出願であって、その請求項１に係る発明（以下、「本願発明」という。）は、平成１１年１１月１９日付け及び平成１６年５月６日付け手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載されたとおりの次の事項により特定されるものである。　
「グラフィックデータを発生するためのプロセッサと、ビデオデータ及びグラフィックデータが両方向的に転送されるビデオ信号ポートと、ビデオデータ及びグラフィックデータの統合流が出力されるディスプレイ信号出力ポートと、メモリ手段とを備えたビデオ／グラフィックシステムにおいて、上記メモリ手段は、
　複数のアクセス可能なデータ位置をもつと共に、ランダムアクセスポートを有する少なくとも１つのランダムアクセスメモリであって、上記データ位置は、ビデオデータと上記プロセッサからのグラフィックデータとの両方を選択的に記憶することができ、上記グラフィックデータ及び上記ビデオデータは、該ランダムアクセスメモリの上記ランダムアクセスポートを通して該データ位置へ書き込まれたり、該データ位置から読み出されるような少なくとも１つのランダムアクセスメモリと、
　グラフィックデータを転送するため上記ランダムアクセスメモリを上記プロセッサに接続するために上記ランダムアクセスメモリの上記ランダムアクセスポートに選択的に結合されるランダムアクセスポートと、
　外部ディスプレイ装置へ送るためビデオデータ及びグラフィックデータを上記ディスプレイ信号出力ポートへ転送するのに上記ランダムアクセスメモリを上記ディスプレイ信号出力ポートに接続するために上記ランダムアクセスメモリに結合されるシリアルアクセスポートと、
　ビデオデータを転送するため上記ビデオ信号ポートを上記ランダムアクセスメモリに接続するために上記ランダムアクセスメモリに結合される補助ポートであって、上記ランダムアクセスメモリへの及び上記ランダムアクセスメモリからのグラフィックデータ及びビデオデータの両方向転送を許し、グラフィックデータ及びビデオデータが該補助ポート及び上記ビデオ信号ポートを通して上記ランダムアクセスメモリにおける個々のデータ位置へ書き込まれたり、個々のデータ位置から読み出されたりするようにする補助ポートと、
　上記ランダムアクセスメモリの上記ランダムアクセスポート、上記メモリ手段の上記ランダムアクセスポート及び上記メモリ手段の上記補助ポートの間に結合される仲裁マルチプレクサであって、上記メモリ手段の上記ランダムアクセスポート及び上記メモリ手段の上記補助ポートの両者は、該仲裁マルチプレクサを介して上記ランダムアクセスメモリの上記ランダムアクセスポートに対して時間マルチプレクスアクセスをし、上記補助ポートは、該仲裁マルチプレクサを通して上記ランダムアクセスメモリへのグラフィックデータ及びビデオデータの両方向転送を許容されているような仲裁マルチプレクサと、
を備えることを特徴とするビデオ／グラフィックシステム。」
　
２．引用刊行物
（１）これに対して、原査定の拒絶の理由に引用された、本願優先権主張日前に頒布された刊行物である特開平２−９３５８６号公報（以下、「刊行物１」という。）には、第１図、第２図、第４図乃至第７図に関連して次の事項が記載されている。
 Ａ．「本発明は、上記課題に鑑みてなされたもので、ビデオ周波数やリフレッシュタイミングの異なる複数種類の画像情報を容易に合成するようにしたビデオ合成装置を提供することを目的とする。」（第２頁右上欄下５行〜下２行）
Ｂ．「まず第１図を参照して本発明に係るビデオ合成装置の構成を説明する。
　記憶部１は図示しないＣＰＵ等を有する画像処理装置と接続されており、コントロール信号１６、第１の画像情報１７およびアドレス情報１８のそれぞれを入力する。…（中略）…また、記憶部１はＦＩＦＯ（First In First Out）メモリ部３と接続されており、ＦＩＦＯメモリ部３からのビデオ信号２０を入力する。…（中略）…記憶部１は第１の画像情報１７と、この画像情報１７とはビデオ周波数が異なる第２の画像情報であるビデオ信号を記憶するための第１の記憶手段である。また、記憶部１は表示部２と接続されており、第１のリフレッシュタイミングで読出された画像情報が表示部２へ与えられる。…（中略）…
　ＦＩＦＯメモリ部３は外部装置と接続されており、この外部装置からのシリアルデータで成るビデオ信号３ａ、ビデオクロック信号３ｂおよびクロック信号３ｃのそれぞれを入力する。第２の画像情報であるビデオ信号３ａは、前記外部装置によって前記第１のリフレッシュタイミングとは異なる第２のリフレッシュタイミングでラスター（当審注；「ウスター」は「ラスター」の誤記と認めた。）スキャンされてシリアルデータとして送られてくる。…（中略）…
　次に第２図を参照して記憶部１の内部構成を説明する。
　メモリ制御部１２は第１の画像情報の書込みもしくは読出し用のコントロール信号１６を入力するとともに、書込み制御部４からのビデオ信号の書込み要求に関するコントロール１９を入力する。またメモリ制御部１２は表示メモリ１０のコントロールポートと接続されており、第１の画像情報の書込みもしくは読出、又は第２の画像情報の書込みに関するコントロール信号２４を出力する。すなわちメモリ制御部１２はコントロール信号１６または１９に基いて表示メモリ１０に対する画像情報の書込もしくは読出を制御する。またメモリ制御部１２はセレクタ１１および１５のそれぞれと接続されており、前述したコントロール信号１６または１９に基いてこれらのセレクタ１１および１５を制御する。…（中略）…
　すなわちメモリ制御部１２は第１の記憶手段である記憶部１に記憶された画像情報を第１のリフレッシュタイミングで読出すための読出手段として機能する。」（第３頁右上欄下４行〜第４頁右上欄３行）
Ｃ．「セレクタ１１は画像情報１７およびビデオ信号２０のそれぞれを入力する。またセレクタ１１は表示メモリ１０と接続されており、メモリ制御部１２からの制御指令に基いて画像情報１７またはビデオ信号２０のいずれか一方を選択し、この選択した情報を表示メモリ１０の入力ポートへ出力する。またセレクタ１５はＣＲＴコントローラ１４と接続されており、このＣＲＴコントローラ１４からのアドレス情報２３を入力する。また、セレクタ１５は図示しない画像処理装置からのアドレス情報１８を入力するとともに、書込制御部４からの書込アドレス情報２１を入力する。またセレクタ１５は表示メモリ１０のアドレスポートと接続されており、セレクタ１５はメモリ制御部１２からの制御指令に基いて選択したアドレス情報を表示メモリ１０のアドレスポートへ出力する。
　パラレル−シリアル変換部１３は表示メモリ１０の出力ポートと接続されるとともに、表示部２と接続されており…（中略）…シリアルデータである（当審注；「デアル」は「である」の誤記と認めた。）画像情報１３ａを表示部２へ出力する。」（第４頁右上欄４行〜第４頁左下欄５行）
Ｄ．「次に第１図に示した実施例の動作を説明する。
　まず、画像情報１７を表示メモリ１０へ書込む場合の動作を説明する。メモリ制御部１２が画像情報１７を書込むためのコントロール信号１６を入力すると、このコントロール信号１６に基いてセレクタ１１および１５を制御する。これにより、セレクタ１１は画像情報１７を選択して表示メモリ１０の入力ポートへ選択した画像情報１７を出力する。また、セレクタ１５はアドレス情報１８を選択し、この選択したアドレス情報１８を表示メモリ１０のアドレスポートへ出力する。またメモリ制御部１２はコントロール信号１６に基いて画像情報１７の書込みを制御するためのコントロール信号２４を表示メモリ１０へ出力する。これにより表示メモリ１０ではアドレス情報１８に対応するアドレス領域へ画像情報１７が書込まれる。
　次に表示メモリ１０から画像情報１７を読出す場合の動作を説明する。
　メモリ制御部１２が画像情報１７を読出すためのコントロール信号１６を入力すると、このコントロール信号１６に基いてセレクタ１１および１５を制御する。…（中略）…これにより表示メモリ１０ではアドレス情報１８に対応するアドレスの画像情報がセレクタ１１を介して読出される。
　次にビデオ信号２０、すなわち…（中略）…第２の画像情報を表示メモリ１０へ書込む場合の動作を説明する。
　メモリ制御部１２はビデオ信号２０の書込みを要求するためのコントロール信号１９を入力すると、このコントロール信号１９に基いてセレクタ１１およびセレクタ１５を制御する。これによりセレクタ１１はビデオ信号２０を選択するとともに、セレクタ１５は書込みアドレス情報２１を選択する。ここで表示メモリ１０には例えば複数種類の画像情報を合成するための合成領域を設定しており、この合成領域に対応するアドレスが書込みアドレス情報２１として与えられる。…（中略）…これにより表示メモリ１０では書込みアドレス情報２１に対応するアドレス領域へビデオ信号２０が書込まれる。」（第４頁右下欄下７行〜第５頁左下欄２行）
Ｅ．「次に表示メモリ１０に書込まれた画像情報を表示部２で表示させる場合の動作を説明する。
　ＣＲＴコントローラ１４は画像情報の表示に関する制御信号２２をメモリ制御部１２へ出力する。またＣＲＴコントローラ１４は表示すべき画像情報が記憶されている領域のアドレス情報２３をセレクタ１５へ出力する。…（中略）…これにより表示メモリ１０ではアドレス情報２３に対応するアドレスの画像情報が出力ポートを介して読出される。この時の画像情報の読出されるタイミングは表示部２の第１のリフレッシュタイミングと同一のタイミングに設定される。」（第５頁左下欄３行〜２０行）
Ｆ．「ここでアドレス情報２３によって指定されたアドレスが第１の画像情報の領域である場合には、第４図に示すように第１の画像情報が表示される。また、アドレス情報２３によって指定されたアドレスが第２の画像情報の領域である場合には、第５図に示すように第２の画像情報が表示される。従ってアドレス情報２３によって第１の画像情報の領域と、第２の画像情報の領域とを交互に指定することにより、第６図に示すような第１の画像情報と第２の画像情報との合成画像が得られる。」（第５頁右下欄６行〜下６行）
Ｇ．「次に第７図に示すように時刻ｔ３においてＣＲＴコントローラ１４から画像情報の表示に関する制御信号２２が出力されると、メモリ制御部１２は時刻ｔ３において入力した制御信号２２に基いて画像情報の表示に関する制御動作を優先して行う。すなわち時刻ｔ３においては表示メモリ１０に対するビデオ信号２０の書込み動作を中断するとともに、制御信号２２に基づく画像情報の読出しを行う。…（中略）…この表示メモリに対するビデオ信号の書込み要求と、表示メモリからの画像情報の読出し要求とが同時にまたは相前後してなされた場合においても、画像情報の表示に関する制御処理を優先して行ない、表示部２における表示画像の抜けを防止することができる。」（第６頁左上欄下２行〜左下欄７行）
Ｈ．「…（中略）…この入力した双方の画像情報を例えばＯＲ演算によって合成して表示部２へ出力する。」（第６頁右下欄１１行〜１２行）
Ｉ．「また第３の画像情報として…（中略）…第１の画像情報を表示メモリ１０又はフレームメモリ５０へ選択的に送出するように構成するとよい。
　以上のごとく構成すると、フレームメモリ５０を表示メモリ１０の補助記憶部として取扱うことができ、いわゆるハードウェアマルチウィンドウ機能等を容易に実現することができる。」（第８頁右上欄８行〜下５行）
　
（あ）Ａ．の記載を参照すると、ビデオ周波数やリフレッシュタイミング周波数種類の異なる画像情報の合成を容易に合成する目的としているので、ビデオ周波数やリフレッシュタイミングが異なっている場合のほか、ビデオ周波数やリフレッシュタイミングが同じ場合も当然含まれ、上位概念の目的として、複数種類の画像情報を容易に合成することを目的とするものが読み取れる。
（い）Ｂ．の記載によれば、第１図、第２図に示された記憶部１は、図示されていないＣＰＵ等を有する画像処理装置と接続されており、この画像処理装置から、第１の画像情報１７、この画像情報の書込みもしくは読出し用のコントロール信号１６、アドレス情報１８のそれぞれが入力され、Ｄ．の記載を参照すると、表示メモリからアドレス情報に対応するアドレスの画像情報がセレクタ１１を介して読出されるので、前記接続を介して、画像情報（画像データ）が両方向的に転送されることが読み取れる。
　また、記憶部１は、表示メモリ１０とパラレルシリアル変換部１３とを有し、出力端１３ａには画像情報及びビデオデータの合成画像のデータを出力するポート（ディスプレイ信号出力ポート）が存在すると解され、Ｆ．の記載を参照すると、第６図に示されるような第１の画像情報と第２の画像情報との合成画像が得られる画像情報が出力されることから、合成画像情報の統合流が出力されることが読み取れる。
　また、前記記憶部１の表示メモリは、セレクタ１１やＦＩＦＯメモリ部を介して外部装置と接続されており、この外部装置には、ビデオ信号を送出するための出力のポートとしてビデオ信号ポートを有することは技術的常識と認められる。
（う）記憶部１の表示メモリ１０は、アドレス情報によりアクセスされるから複数のアクセス可能なデータ位置をもつことは自明であり、アドレスポート、入力ポート、コントロールポートを有する表示メモリ１０（第２図参照）から、ランダムアクセスポート（アドレスポート、入力ポート、コントロールポート）を有するランダムアクセスメモリで構成されることが読み取れる。
　また、表示メモリの書込み読出しについては、Ｃ．の記載を参照すると、画像情報１７またはビデオ信号２０のいずれか一方がセレクタで選択されて表示メモリ１０の入力ポートへ入力され、アドレス情報がアドレスポートから入力され、アドレスで指定された位置へ前記画像情報が書込まれたり、読出されたりし、Ｄ．の記載を参照すると、ビデオ信号（ビデオデータ）２０が書込みアドレス情報２１に基いて当該アドレス情報２１の位置（合成領域）に書込まれるものが読み取れる。
（え）第１図、第２図において、図示されない画像処理装置と記憶部１とは、第１の画像情報１７、この画像情報の書込みもしくは読出し用のコントロール信号１６、アドレス情報１８のそれぞれが入力されるように接続されており、この接続における記憶部１の側に、記憶部１のランダムアクセスポートがあることが読み取れる。この記憶部１のランダムアクセスポートは、表示メモリのランダムアクセスポート（入力ポート、アドレスポート）に、セレクタを介して、選択的に結合されると解される。
（お）記憶部１は、表示部２への出力１３ａのポート（ディスプレイ信号出力ポート）を有し、この出力ポートは、パラレルシリアル変換部１３を介して表示部２に結合されているから、出力１３ａのポートはシリアルアクセスポートといえる。
（か）（あ）で述べたように、外部装置には、ビデオ信号を送出するための出力のポートとしてビデオ信号ポートを有し、このビデオ信号ポートは、記憶部１の入力ポートと接続され、Ｂ．Ｄ．の記載を参照すると、この記憶部１の入力ポート及び外部装置のビデオ信号ポートを通して、外部装置からのシリアルデータで成るビデオ信号３ａ（ビデオクロック信号３ｂおよびクロック信号３ｃ）が入力され、ビデオ制御信号４ａが書込制御部４に入力され、書込制御部４からメモリ制御部１２にコントロール１９が入力され、書込制御部４からの書込アドレス情報２１が入力され、前記シリアルデータで成るビデオ信号３ａが表示メモリ１０の領域へ書込まれる。
（き）第２図とＣ．の記載を参照すると、セレクタ１１とセレクタ１５は、表示メモリ１０のランダムアクセスポート（入力ポート、アドレスポート）に接続されるとともに、画像処理装置と記憶部１との接続における記憶部１のランダムアクセスポート、及び、外部装置と記憶部１との接続における記憶部１のランダムアクセスポートの間に結合されていると認められる。Ｂ．の記載を参照すると、第１の画像情報の書込みもしくは読出し（要求）、ビデオ信号（第２の画像情報）の書込み要求に基いて、表示メモリに対する画像情報の書込みもしくは読出しが制御され、前記要求に係るコントロール信号１６または１９に基いてセレクタ１１および１５が、画像情報１７またはビデオ信号のいずれか一方を選択し、この選択したものを表示メモリの入力ポートに出力する。このいずれか一方の選択とは時間的に択一することなので、時間選択アクセスがされているといえる。
　　
（あ）乃至（き）の点をふまえると、刊行物１には、複数種類の画像情報を容易に合成するようにした次のビデオ／画像システムの発明（以下、「刊行物１の発明」という。）が記載されていると認められる。
〈刊行物１の発明〉
「第１の画像情報を発生するためのプロセッサを有する画像処理装置と、ビデオデータが転送される外部装置のビデオ信号ポートと、ビデオデータ及び第１の画像情報の統合流が出力されるディスプレイ信号出力ポート（１３ａ）と、記憶部１（書込制御部４を含む）とを備えたビデオ／画像システムにおいて、上記記憶部１は、
　複数のアクセス可能なデータ位置をもつと共に、ランダムアクセスポート（入力ポートとアドレスポート）を有する少なくとも１つの表示メモリであって、上記データ位置は、ビデオデータ（第２の画像情報）と上記プロセッサを有する画像処理装置からの第１の画像情報との両方を選択的に記憶することができ、上記第１の画像情報及び上記ビデオデータは、該表示メモリの上記ランダムアクセスポートを通して該データ位置へ書き込まれたり、上記ビデオデータは該表示メモリの上記ランダムアクセスポートを通してではないが、上記第１の画像情報及び上記ビデオデータは、該データ位置から読み出されるような少なくとも１つの表示メモリと、
　第１の画像情報を転送するため上記表示メモリを上記プロセッサに接続するために上記表示メモリの上記ランダムアクセスポートに選択的に結合されるランダムアクセスポートと、
　表示部２（外部ディスプレイ装置）へ送るためビデオデータ及び第１の画像情報を上記ディスプレイ信号出力ポート（１３ａ）へ転送するのに上記表示メモリを上記ディスプレイ信号出力ポート（１３ａ）に接続するために上記表示メモリに結合されるシリアルアクセスポートと、
　ビデオデータを転送するため上記外部装置のビデオ信号ポートを上記表示メモリに接続するために上記表示メモリに結合されるポートであって、上記表示メモリへのビデオデータの転送を許し、ビデオデータが該ポート及び上記ビデオ信号ポートを通して上記表示メモリにおける個々のデータ位置へ書き込まれたり、するようにするポートと、
　上記表示メモリの上記ランダムアクセスポート、上記記憶部１の上記ランダムアクセスポート及び上記記憶部１の上記ポートの間に結合されるメモリ制御部１２を含むセレクタであって、上記記憶部１の上記ランダムアクセスポート及び上記記憶部１の上記ポートの両者は、該セレクタを介して上記表示メモリの上記ランダムアクセスポートに対して時間選択アクセスをし、上記ポートは、該セレクタを通して上記表示メモリへのビデオデータの転送を許容されているようなセレクタと、
を備えることを特徴とするビデオ／画像システム。」
　
（２）同じく、原査定の拒絶の理由に引用された、本願優先権主張日前に頒布された刊行物であるJeff  Mailloux，Multiport DRAM Trends，Wescon Conference Record，米国，１９９０年，vol.34，p.18−23（以下「刊行物２」という。）には、次の事項が記載されている。
ア．「
TRIPLE PORT DRAMs
reviewed with graphics , imaging, and communication systems designers. The feedback from this review was:
1.A second serial port was a useful concept. Increasing CRT video bandwidths and wider use of serial input mode(frame grabbing)were increasing the demand on the serial I/O port. Real-time imaging,multimedia and image compression applications promised even more need for serial bandwidth.
…（中略）…
3. High-speed disk and network controllers were just starting to adopt Dual Port DRAMs;a second serial I/O port was a natural for these systems that must deal with two continuous bit streams.」（第２０頁右欄１行〜下１６行）
（当審訳；
３ポートＤＲＡＭ
グラフィック、画像、通信システムの設計者により再検討された。この再検討からの帰還として
１．第２シリアルポートは有用なコンセプトである。ＣＲＴビデオ帯域幅を増したこととシリアル入力モード（フレーム横取り）のより広い利用は、シリアルＩ／Ｏポートの需要を増大した。実時間画像化、マルチメディア及び画像圧縮のアプリケーションはシリアル帯域幅をより一層必要なものにした。
…（中略）…
３．高速ディスクとネットワーク制御装置はデュアルポートＤＲＡＭの採用を丁度スタートさせ、第２シリアルＩ／Ｏポートは、２つの連続的なビットの流れを扱わねばならないこれらのシステムにとって自然なものであった。）
イ．「4.In many systems , the complexity and cost of the control logic needed to multiplex and buffer serial signals using one serial port was significantly reduced with the availability of two serial ports per memory chip.」（第２０頁右欄下１５行〜下１２行）
（当審訳；４．多くのシステムにおいて、制御ロジックが１つのシリアルポートを用いるシリアル信号においてマルチプレクサとバッファを必要とする複雑さとコストは、メモリチップ当たり２つのシリアルポートの有用性により顕著に減少した。）
ウ．「1.Two independent,asynchronous, and bidirectional serial I/O ports. Each port operates exactly（当審注；exacityはexactlyの誤記と認めた。）like the normal SAM port on Dual Port DRAMs.」（第２０頁右欄下３行〜下１行）
（当審訳；１．２つの、独立で、非同期で、双方向のシリアルＩ／Ｏポート。各ポートはデュアルポートＤＲＡＭ上のあたかもＳＡＭポートのように動作する。）
エ．「
TPDRAM APPLICATIONS OVERVIEW
Figure 4 is a block diagram of a TPDRAM-based imaging or video picture-in-picturesystem. Using the Serial Mask Input feature with SAMb and then performing Bit Masked Transfers would allow real-time capture and display of any size video window. Since the DRAM port is still available, image manipulations on the captured video and/or changes in the background graphics information can happen at the same time the image is being captured and displayed. …（中略）…
Since all three ports are bidirectional,a more complex design would allocate I/O as needed.」（第２２頁左欄下１６行〜右欄２行）
（当審訳；
ＴＰＤＲＡＭアプリケーション概観
図４は、ＴＰＤＲＡＭを基にした画像又はビデオの“ピクチャ・イン・ピクチャ”のブロック図である。ＳＡＭｂからのシリアルマスク入力形を用いそれからビットマスクされた転送がなされて実時間画像捕獲が許されそして任意の大きさのビデオウィンドウを表示する。ＤＲＡＭポートは依然有効なので、画像捕獲されたビデオの画像操作及び／又は背景グラフィック情報の変化を起こすことができ同時に画像は捕獲されて表示される。…（中略）…全ての３つのポートは双方向なので、もっと複雑な設計が必要に応じてＩ／Ｏに割り当てられる。）
　
（３）同じく、原査定の拒絶の理由に引用された、本願優先権主張日前に頒布された刊行物である特開昭６３−３０４３４４号公報（以下、「刊行物３」という。）には、第３図、第４図に関連して次の事項が記載されている。
（Ａ）「第３図は一般的なシングルポートメモリを用いた従来のマルチポートメモリ回路の構成を示すブロック図である。…（中略）…７はアドレスセレクタ、８はＲ／Ｗタイミング制御回路、９は双方向のデータセレクタ、…（中略）…次に、アドレスセレクタ７において、Ｒ／Ｗタイミング制御回路８から出力されるタイミング信号３に従い、各ポートのアドレスレジスタ（ＡＲ１〜ＡＲ３）１０を所定の順序で時分割に選択し、アドレス信号（ＡＤ）２を出力する。…（中略）…次に、データセレクタ９において、Ｒ／Ｗタイミング制御回路８から出力されるタイミング信号４に従い、各ポートのデータレジスタ（ＤＲ１〜ＤＲ３）１１を所定の順序で時分割に選択し、データ信号（Ｄ）６を出力する。読み出し動作の場合は、データの出力方向が上記の場合と逆になるのみであり、その動作は同一である。…（中略）…
異なるポートが同一のアドレスを指示した場合に、双方とも読み出し動作の場合は何ら問題はない。しかるに、いずれか一方のポート、又は双方のポートが書き込み動作の場合は、ランダムアクセスメモリ（ＲＡＭ）１へ記憶されたデータの時間順序性が問題となるため、ポートごとに書き込みの優先度を設定し、優先度の低いポートへビジー（Ｂｕｓｙ）信号を出力してアクセスを一時禁止する等の既知の制御手法が取られることが多い。」（第１頁右下欄１２行〜第３頁左上欄４行）
　
 ３．対比  
　本願発明と刊行物１の発明とを対比する。
（１）刊行物１の発明の「第１の画像情報を発生するためのプロセッサを有する画像処理装置と、ビデオデータが転送される外部装置のビデオ信号ポートと、ビデオデータ及び第１の画像情報の統合流が出力されるディスプレイ信号出力ポート（１３ａ）と、記憶部とを備えたビデオ／画像システム」において、
　本願発明の「グラフィックデータ」は上位概念では画像情報である点をふまえると、本願発明も刊行物１の発明も「画像情報」に係る点では共通し、また、刊行物１の発明の「ビデオデータが転送される外部装置のビデオ信号ポート」は、ビデオデータ及びグラフィックデータが両方向的に転送されるとまではいえないが、ビデオデータが転送される点では本願発明と共通し、刊行物１の発明の「記憶部１」は、本願発明の「メモリ手段」と対応し、刊行物１の発明の「ビデオ／画像システム」と本願発明の「ビデオ／グラフィックシステム」は、上位概念では「ビデオ／画像システム」である点で共通する。
　よって、刊行物１の前記構成と本願発明とは「画像情報を発生するためのプロセッサと、ビデオデータが転送されるビデオ信号ポートと、ビデオデータ及び画像情報の統合流が出力されるディスプレイ信号出力ポートと、メモリ手段とを備えたビデオ／画像システム」である点で共通する。
（２）刊行物１の発明の「記憶部１」が備える構成である、「複数のアクセス可能なデータ位置をもつと共に、ランダムアクセスポート（入力ポートとアドレスポート）を有する少なくとも１つの表示メモリであって、上記データ位置は、ビデオデータ（第２の画像情報）と上記プロセッサを有する画像処理装置からの第１の画像情報との両方を選択的に記憶することができ、上記第１の画像情報及び上記ビデオデータは、該表示メモリの上記ランダムアクセスポートを通して該データ位置へ書き込まれたり、上記ビデオデータは該表示メモリの上記ランダムアクセスポートを通してではないが、上記第１の画像情報及び上記ビデオデータは、該データ位置から読み出されるような少なくとも１つの表示メモリ」は、
　本願発明の「グラフィックデータ」が上位概念では画像情報といえることは前述のとおりである点、表示メモリが少なくとも１つのランダムアクセスメモリからなることは技術的常識である点、及び、上記ビデオデータは該表示メモリの上記ランダムアクセスポートを通してではないが、表示部２へ統合流として読み出されるので、前記表示メモリは、上記第１の画像情報及び上記ビデオデータが、該データ位置から読み出されるような少なくとも１つの表示メモリである点を加味すると、本願発明の「複数のアクセス可能なデータ位置をもつと共に、ランダムアクセスポートを有する少なくとも１つのランダムアクセスメモリであって、上記データ位置は、ビデオデータと上記プロセッサからの画像情報との両方を選択的に記憶することができ、上記画像情報及び上記ビデオデータは、該ランダムアクセスメモリの上記ランダムアクセスポートを通して該データ位置へ書き込まれたり、該データ位置から読み出されるような少なくとも１つのランダムアクセスメモリ」と対応する。
（３）刊行物１の発明の「記憶部」が備える構成である、「第１の画像情報を転送するため上記表示メモリを上記プロセッサに接続するために上記表示メモリの上記ランダムアクセスポートに選択的に結合されるランダムアクセスポート」は、
　本願発明の「グラフィックデータ」が上位概念では画像情報といえることは前述のとおりである点をふまえると、本願発明とは「画像情報を転送するため上記ランダムアクセスメモリを上記プロセッサに接続するために上記ランダムアクセスメモリの上記ランダムアクセスポートに選択的に結合されるランダムアクセスポート」である点で共通する。
（４）刊行物１の発明の「記憶部」が備える構成である、「表示部２（外部ディスプレイ装置）へ送るためビデオデータ及び第１の画像情報を上記ディスプレイ信号出力ポート（１３ａ）へ転送するのに上記表示メモリを上記ディスプレイ信号出力ポート（１３ａ）に接続するために上記表示メモリに結合されるシリアルアクセスポート」は、
　本願発明の「グラフィックデータ」が上位概念では画像情報といえることは前述のとおりである点を加味すると、本願発明とは「外部ディスプレイ装置へ送るためビデオデータ及び画像情報を上記ディスプレイ信号出力ポートへ転送するのに上記ランダムアクセスメモリを上記ディスプレイ信号出力ポートに接続するために上記ランダムアクセスメモリに結合されるシリアルアクセスポート」である点で共通する。
（５）刊行物１の発明の「記憶部」が備える構成である、「ビデオデータを転送するため上記外部装置のビデオ信号ポートを上記表示メモリに接続するために上記表示メモリに結合されるポートであって、上記表示メモリへのビデオデータの転送を許し、ビデオデータが該ポート及び上記ビデオ信号ポートを通して上記表示メモリにおける個々のデータ位置へ書き込まれたり、するようにするポート」は、
　本願発明の「補助ポート」も上位概念では「ポート」であり、「グラフィックデータ及びビデオデータの両方向転送」は上位概念では「ビデオデータの転送」をしており、これらの点をふまえると、刊行物１の前記構成は、本願発明とは「ビデオデータを転送するため上記ビデオ信号ポートを上記ランダムアクセスメモリに接続するために上記ランダムアクセスメモリに結合されるポートであって、上記ランダムアクセスメモリへのビデオデータの転送を許し、ビデオデータが該ポート及び上記ビデオ信号ポートを通して上記ランダムアクセスメモリにおける個々のデータ位置へ書き込まれたりするようにするポート」である点では共通する。
（６）刊行物１の発明の「記憶部」が備える構成としての、「上記表示メモリの上記ランダムアクセスポート、上記記憶部１の上記ランダムアクセスポート及び上記記憶部１の上記ポートの間に結合されるメモリ制御部１２を含むセレクタであって、上記記憶部１の上記ランダムアクセスポート及び上記記憶部１の上記ポートの両者は、該セレクタを介して上記表示メモリの上記ランダムアクセスポートに対して時間選択アクセスをし、上記ポートは、該セレクタを通して上記表示メモリへのビデオデータの転送を許容されているようなセレクタ」において、
　前記「セレクタ」は、要求に基いて、いずれか一方を選択し、時間選択アクセスをする作用をしている点において、本願発明の「仲裁マルチプレクサ」の時間マルチプレクスアクセスの作用と実質的な差異はなく、仲裁マルチプレクサも上位概念ではマルチプレクサであり、これらの点をふまえると、
　本願発明とは「上記ランダムアクセスメモリの上記ランダムアクセスポート、上記メモリ手段の上記ランダムアクセスポート及び上記メモリ手段の上記ポートの間に結合されるマルチプレクサであって、上記メモリ手段の上記ランダムアクセスポート及び上記メモリ手段の上記ポートの両者は、該マルチプレクサを介して上記ランダムアクセスメモリの上記ランダムアクセスポートに対して時間マルチプレクスアクセスをし、上記ポートは、該マルチプレクサを通して上記ランダムアクセスメモリへのビデオデータの転送を許容されているようなマルチプレクサ」である点では共通する。　
（７）グラフィックシステムは上位概念では画像システムといえるので、本願発明の「ビデオ／グラフィックシステム」は、上位概念において、「ビデオ／画像システム」である点で刊行物１の発明と共通する。
　
　したがって、刊行物１の発明と本願発明とは次の構成を備えた発明である点では一致しており、そして、次の点で相違している。
〈一致点〉
「画像情報を発生するためのプロセッサと、ビデオデータが転送されるビデオ信号ポートと、ビデオデータ及び画像情報の統合流が出力されるディスプレイ信号出力ポートと、メモリ手段とを備えたビデオ／画像システムにおいて、上記メモリ手段は、
　複数のアクセス可能なデータ位置をもつと共に、ランダムアクセスポートを有する少なくとも１つのランダムアクセスメモリであって、上記データ位置は、ビデオデータと上記プロセッサからの画像情報との両方を選択的に記憶することができ、上記画像情報及び上記ビデオデータは、該ランダムアクセスメモリの上記ランダムアクセスポートを通して該データ位置へ書き込まれたり、該データ位置から読み出されるような少なくとも１つのランダムアクセスメモリと、
　画像情報を転送するため上記ランダムアクセスメモリを上記プロセッサに接続するために上記ランダムアクセスメモリの上記ランダムアクセスポートに選択的に結合されるランダムアクセスポートと、
　外部ディスプレイ装置へ送るためビデオデータ及び画像情報を上記ディスプレイ信号出力ポートへ転送するのに上記ランダムアクセスメモリを上記ディスプレイ信号出力ポートに接続するために上記ランダムアクセスメモリに結合されるシリアルアクセスポートと、
　ビデオデータを転送するため上記ビデオ信号ポートを上記ランダムアクセスメモリに接続するために上記ランダムアクセスメモリに結合されるポートであって、上記ランダムアクセスメモリへのビデオデータの転送を許し、ビデオデータが該ポート及び上記ビデオ信号ポートを通して上記ランダムアクセスメモリにおける個々のデータ位置へ書き込まれたりするようにするポートと、
　上記ランダムアクセスメモリの上記ランダムアクセスポート、上記メモリ手段の上記ランダムアクセスポート及び上記メモリ手段の上記ポートの間に結合されるマルチプレクサであって、上記メモリ手段の上記ランダムアクセスポート及び上記メモリ手段の上記ポートの両者は、該マルチプレクサを介して上記ランダムアクセスメモリの上記ランダムアクセスポートに対して時間マルチプレクスアクセスをし、上記ポートは、該マルチプレクサを通して上記ランダムアクセスメモリへのビデオデータの転送を許容されているようなマルチプレクサと、
を備えることを特徴とするビデオ／画像システム。」
〈相違点〉
（１）ビデオ／画像システム、画像情報が、本願発明では「ビデオ／グラフィックシステム」「グラフィックデータ」であるのに対し、刊行物１の発明ではビデオ／グラフィックシステム、グラフィックデータであることは開示されていない点。
（２）ビデオ信号ポートが、本願発明は「ビデオデータ及びグラフィックデータが両方向的に転送される」のに対し、刊行物１の発明は、ビデオ信号（ビデオデータ）が転送される点。
（３）ビデオ信号ポートとランダムアクセスメモリに結合されるポートと、該ポートに係る転送が、本願発明は「補助ポート」であり、「ランダムアクセスメモリからのグラフィックデータ及びビデオデータの両方向転送を許し、グラフィックデータ及びビデオデータが該補助ポート及び上記ビデオ信号ポートを通して上記ランダムアクセスメモリにおける個々のデータ位置へ書き込まれたり、個々のデータ位置から読み出されたりするようにする補助ポート」であるのに対し、刊行物１の発明は、ポートであり、ビデオデータの転送を許し、ビデオデータがポート及び上記ビデオ信号ポートを通して上記ランダムアクセスメモリにおける個々のデータ位置へ書き込まれたりするようにするポートである点。
（４）ポートの間に結合されるマルチプレクサが、本願発明では「補助ポートの間に結合される仲裁マルチプレクサ」であって、補助ポートは「仲裁マルチプレクサを通してグラフィックデータ及びビデオデータの両方向転送を許容されているような仲裁マルチプレクサ」であるのに対し、刊行物１の発明では、上記ポートの間に結合されるセレクタであって、上記ポートは、前記セレクタを通して上記表示メモリへのビデオデータの転送を許容されているようなセレクタである点。
　
４．当審判断
相違点（１）について
　ビデオ／画像システムにおける画像情報が、グラフィックデータを含むことは、本願優先権主張日以前に周知である。
　例えば、特開平２−２１３８９５号公報の［従来の技術］には、ディジタルデータ化されたビデオ信号とパーソナルコンピュータ側のグラフィック画像と合成する旨記載されており、刊行物２には、ウ．の記載を参照すると、ＦＩＧＵＲＥ４に関連して、ＴＰＤＲＡＭベースの画像又はビデオ“picture−in−picture”システムにおいて、イメージ（画像）としてグラフィック情報とビデオ情報を扱う旨記載されている。これらは、ビデオ／画像システムにおける画像情報が、グラフィックデータを含むことを示すものであり、画像情報としてグラフィックデータは本願優先権主張日以前に周知である。
　よって、刊行物１の発明のビデオ／画像システム、画像情報を「ビデオ／グラフィックシステム」「グラフィックデータ」とすることは前記周知事項を参酌することにより当業者が容易になし得ることである。
相違点（２）について
　ビデオ信号ポートが、ビデオデータ及びグラフィックデータが両方向的に転送されるビデオポートであることは、刊行物２に開示されているように本願優先権主張日前に既知の事項である。
　即ち、刊行物２には、ア．の記載を参照すると、第２シリアルポートは有用なコンセプトであり、ＣＲＴビデオ帯域幅を増し、シリアルＩ／Ｏポートの需要を増大し、実時間画像化、マルチメディア及び画像圧縮のアプリケーションがシリアル帯域幅をより一層必要なものとして考慮されている旨あることから、前記第２のシリアルＩ／Ｏポートはビデオ信号ポートとして用いられるほか、グラフィックデータを含む画像データ、マルチメディアのデータ及びグラフィックデータを含む画像圧縮データを入出力する第２のシリアルＩ／Ｏポートとして用いられることが読み取れる。又、前記第２のシリアルＩ／Ｏポートが両方向的に転送されることは、ウ．とエ．の双方向のシリアルＩ／Ｏポートの記載から明らかである。これらの点から、刊行物２には、ビデオ信号ポート（第２のシリアルＩ／Ｏポート）が、ビデオデータ及びグラフィックデータが両方向的に転送されるビデオポートであるものが開示されている。
　よって、刊行物１の発明の、ビデオ信号が転送されるポートを、ビデオデータ及びグラフィックデータが両方向的に転送されるビデオポートとすることは、前記刊行物２のランダムアクセスメモリの第２のシリアルＩ／Ｏポートの技術的事項を参照することにより当業者が容易になし得ることである。
相違点（３）について
　ビデオ信号ポートとランダムアクセスメモリに結合されるポートと、該ポートに係る転送が、「補助ポート」であり、「ランダムアクセスメモリからのグラフィックデータ及びビデオデータの両方向転送を許し、グラフィックデータ及びビデオデータが該補助ポート及び上記ビデオ信号ポートを通して上記ランダムアクセスメモリにおける個々のデータ位置へ書き込まれたり、個々のデータ位置から読み出されたりするようにする補助ポート」であることは刊行物２に開示されているように本願優先権主張日以前に既知の技術である。
　即ち、刊行物２のア．エ．の記載と、この記載と関連するＦＩＧＵＲＥ４、ＦＩＧＵＲＥ５を参照すると、第２のシリアルＩ／Ｏポートは、３ポートＤＲＡＭにおいて付加された（ａｄｄｉｔｉｏｎ）補助的なポートであると解すことができ、相違点（２）で既述のように、グラフィックデータを含む画像データ、マルチメディアのデータ及びグラフィックデータを含む画像圧縮データを入出力する第２のシリアルＩ／Ｏポートとして用いられることが読み取れる。
　また、第２のシリアルＩ／Ｏポートは、ＦＩＧＵＲＥ４の、カメラ（撮像装置）やＦＩＧＵＲＥ５のディスク側のポートに結合でき、この第２のシリアルＩ／Ｏポートは、画像情報などの情報の双方向シリアル転送ができ、第２のシリアルＩ／Ｏポートは、ランダムアクセスメモリ（ＤＲＡＭ）に結合されているポートであることも自明である。すなわち、カメラのポート、第２のシリアルＩ／Ｏポート、ＤＲＡＭの間の転送が、グラフィックデータ（画像情報）及びビデオデータの両方向転送を許し、双方向の出力ポートでもあるから、グラフィックデータ及びビデオデータがランダムアクセスメモリにおける個々の位置から読み出されたりすることができることが読み取れる。
　よって、刊行物１の発明において、ポートであり、ビデオデータの転送を許し、ビデオデータがポート及び上記ビデオ信号ポートを通して上記ランダムアクセスメモリにおける個々のデータ位置へ書き込まれたりするようにするポートであるところを、「補助ポート」であるとともに、「グラフィックデータ及びビデオデータの両方向転送を許し、グラフィックデータ及びビデオデータがランダムアクセスメモリにおける個々の位置から読み出されたりする補助ポート」とすることは、刊行物２の前記第２のシリアルＩ／Ｏポートの技術的事項を参酌することにより当業者が容易になし得ることである。
相違点（４）について
　ポートの間に結合されるマルチプレクサが、本願発明では「補助ポートの間に結合される仲裁マルチプレクサ」であって、補助ポートは「仲裁マルチプレクサを通してグラフィックデータ及びビデオデータの両方向転送を許容されているような仲裁マルチプレクサ」であることは、下記のごとく本願優先権主張日以前に既知の技術である。
　即ち、刊行物２には、相違点（３）で論じたように第２のシリアルＩ／Ｏポートが、「補助ポート」であるとともに、「グラフィックデータ及びビデオデータの両方向転送を許し、グラフィックデータ及びビデオデータがランダムアクセスメモリにおける個々の位置から読み出されたりする補助ポート」が開示されており、また、一般的に、一つのポートを有するＲＡＭにセレクタを介して書き込み読み出しのアクセスをする場合に、同時のアクセス要求を解決するためにセレクタ（制御部を含む）で仲裁することは通常備える構成である（刊行物１のＧ．の記載を参照すると、書込み要求と読出し要求の要求が同時になされた場合ではあるが、２つの要求が同時に発生した場合にいずれかの要求を優先する、換言すれば仲裁されるセレクタであることが示されており、刊行物３には、シングルポートメモリに対する異なるポートからのアクセスに対して、セレクタにおいて所定の順序で時分割に選択したり、ポートごとに優先度を設定しておくことにより仲裁して制御する技術が示されており、仲裁マルチプレクサにあたる仲裁セレクタの技術が開示されている。）。
　よって、刊行物１の発明のセレクタにおいて、仲裁マルチプレクサとすることは格別工夫を要するものでなく、相違点（３）で論じたような「補助ポート」をセレクタと結合した場合、補助ポートからセレクタを介する転送や表示メモリへの書込み読出しについて補助ポートのものと整合させることは当然の設計的事項である点をふまえると、刊行物１の発明の上記ポートの間に結合されるセレクタであって、上記補助ポートは、前記セレクタを通して上記表示メモリへのビデオデータの転送を許容されているようなセレクタであるところを、「補助ポートの間に結合される仲裁マルチプレクサ」であって、補助ポートは「仲裁マルチプレクサを通してグラフィックデータ及びビデオデータの両方向転送を許容されているような仲裁マルチプレクサ」とすることは、前記刊行物２の技術的事項並びに前記仲裁されるセレクタの技術を参酌することにより当業者が容易になし得ることである。
　
　本願発明により奏する効果も、刊行物１、刊行物２、刊行物３に記載された発明及び周知技術を組み合わせることにより当然予想される範囲内のものにすぎず、格別顕著なものとも認められない。
　
５．むすび
　したがって、本願発明は、刊行物１、刊行物２、刊行物３に記載された発明及び周知技術に基いて、当業者が容易に発明をすることができたものであるので、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。