【事件の表示】
　特願２００２−２３７５６３「ロック判定回路及びＰＬＬ周波数シンセサイザ」拒絶査定不服審判事件〔平成１６年　３月１１日出願公開、特開２００４−　８０３５７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１４年８月１６日の出願であって、平成１８年１２月１８日付けで拒絶理由通知がなされ、平成１９年２月２６日付けで手続補正がなされたが、同年３月２０日付けで拒絶査定がなされ、これに対し、同年４月２５日に拒絶査定不服審判の請求がなされるとともに、同年５月２４日付けで手続補正がなされたものである。
　
２．平成１９年５月２４日の手続補正についての補正却下の決定
［補正却下の決定の結論］
　平成１９年５月２４日付けの手続補正を却下する。
　
［理由］
（１）補正後の請求項１に係る発明
　本件手続補正により、特許請求の範囲の請求項１は、
「電圧制御発振器の出力信号を設定周波数に分周した比較信号と所定の周波数の外部基準信号を基準周波数に分周した第一の基準信号との位相誤差に基づいて前記比較信号の位相が前記第一の基準信号にロックしたか否かを判定するロック判定回路において、
　前記外部基準信号を分周して生成される第二の基準信号が入力されている間は所定の電圧レベルの出力信号を生成し、該第二の基準信号の入力停止とともに該出力信号の電圧レベルを変化させる基準信号検出部と、
　前記基準信号検出部の出力信号に基づいて前記第二の基準信号が停止したことを検出した場合にはロック判定をアンロックに設定するロック検出部と、
　を具備することを特徴とするロック判定回路。」
と補正された。
　
　上記補正は、補正前の請求項１における「前記外部基準信号を分周して生成される第二の基準信号を監視し、該第二の基準信号が停止したか否かに応じた所定の出力信号を生成する基準信号検出部」を「前記外部基準信号を分周して生成される第二の基準信号
が入力されている間は所定の電圧レベルの出力信号を生成し、該第二の基準信号の入力停止とともに該出力信号の電圧レベルを変化させ
　そこで、本件手続補正後の上記請求項１に係る発明（以下、「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）について、以下に検討する。
　
（２）引用例
　原査定の拒絶の理由に引用された特開昭５６−５４１２９号公報（以下、「引用例」という。）には、図面とともに次の事項が記載されている。
　
Ａ．「本発明は、位相同期回路に係り、特に、同期はずれ検出機能を有する位相同期回路に関するものである。」（第１頁右下欄第２〜４行）
　
Ｂ．「本発明の特徴は、入力信号と出力信号との排他的論理和信号および入力信号に係る微分信号を論理回路によって処理し、入力断を含めて同期はずれの検出をすることができる機能を有する位相同期回路にある。」（第２頁左上欄第１３〜１７行）
　
Ｃ．「第２図は、本発明に係る位相同期回路の一実施例のブロック図、第３図は、そのタイムチャートで、その(a)は、同期状態に対するもの、(b)は、同期はずれ状態に対するものである。
　ここで、４０は、同期はずれ検出回路、４１，４２は、単安定マルチバイブレータ、４３〜４５は、インバータ、４６は、排他的論理和ゲート、４７，４８は、ナンドゲート、その他の符号は、第１図におけるそれと同様のものである。」（第２頁左上欄第２０行〜右上欄第８行）
　
Ｄ．「まず、ＰＬＬが同期状態の場合について説明をする。
　入力信号と出力信号は、位相比較回路１の排他的論理和ゲートＥＸＯＲを通り、第３図(a)に示すごとく、ＩＮ○＋（審決注：○囲み記号を表記することができないため、「○＋」と表記した。以下、同様。）ＯＵＴの波形となり、これがインバータ４３で反転されてナンドゲート４７の一方の入力となる。
　一方、入力信号は、インバータ４４，４５で２ゲート分遅延されたものとともに、排他的論理和ゲート４６へ入力され、その出力は、入力信号の微分信号となり、ナンドゲート４７の他の一方の入力となり、また、単安定マルチバイブレータ４２のトリガ端子Ｔ２のトリガ入力となる。
　したがって、ナンドゲート４７の出力は、常時、“１”となり、単安定マルチバイブレータ４１は、そのトリガ端子Ｔ１にトリガかからないので、その負極性出力／Ｑ１（審決注：アッパーラインを表記することができないため、「／Ｑ１」と表記した。以下、同様。）も、常時“１”である。
　また、単安定マルチバイブレータ４２は、リトリガラブル形のもので、上記のごとく、入力信号の微分信号により、常時、トリガされ、その出力時定数がトリガ間隔より充分長くしてあるので、その正極性出力Ｑ２は、常時、“１”である。
　そのため、ナンドゲート４８の出力は、常時、“０”であり、検出端子ＤＴからは、同期はずれ検出出力が送出されず、同期状態であることが示される。」（第２頁右上欄第９行〜左下欄第１４行）
　
Ｅ．「次に、非同期状態の場合について説明する。
　入力信号と出力信号は、位相比較回路１の排他的論理和ゲートＥＸＯＲを通り、第３図(b)に示すごとく、ＩＮ○＋ＯＵＴの波形となり、これがインバータ４３で反転されてナンドゲート４７の一方の入力となる。
　これは、要するに、入力信号と出力信号の周波数差｜f1−f2｜の繰返し周期をもつパルス幅変調信号である。
　また、ナンドゲート４７の他の一方の入力端子および単安定マルチバイブレータ４２のトリガ端子Ｔ２には、上述の第３図(a)と同様、入力信号の微分信号が入力される。
　これらの入力により、ナンドゲート４７の出力、すなわち、単安定マルチバイブレータ４１のトリガ端子Ｔ１の入力は、第３図(b)に示すごとく、上記周波数差｜f1−f2｜の繰返し周期により、間けつ的なパルス列となる。
　このパルス列により、単安定マルチバイブレータ４１は、その最初のパルスでトリガされ、その負極性出力／Ｑ１が“０”となる。
　一方、単安定マルチバイブレータ４２は、入力信号の微分信号により、常時、トリガされているので、その正極性出力Ｑ２は、常時、“１”である。
　したがって、ナンドゲート４８の出力、すなわち、検出端子ＤＴの出力は、単安定マルチバイブレータ４１がトリガされた時から“１”となり、外部に対して非同期状態であることを示す。
　なお、単安定マルチバイブレータ４１は、リトリガラブル形のもので、その出力パルス幅τが　
　　　　　τ＝１／｜f1−f2｜　
を満していれば、本回路は、同期はずれを検出することができる。」（第２頁左下欄第１５行〜第３頁左上欄第８行）
　
Ｆ．「最後に、入力信号が断となった場合、入力信号の微分信号が得られず、単安定マルチバイブレータ４２は、トリガがかからないので、その正極性出力Ｑ２が、常時、“０”であるので、ナンドゲート４８の出力、すなわち、検出端子ＤＴの出力は、常時、“１”であり、非同期状態として外部へ表示がなされる。」（第３頁左上欄第９〜１５行）
　
Ｇ．上記Ｄの記載及び第２図、第３図(a)を参照すると、引用例のものは、「位相比較回路１の排他的論理和ゲートＥＸＯＲの出力が“１”である期間」内に「入力信号の微分信号Ｔ２のパルス幅」が収まっている場合に同期状態であることが検出される構成となっているといえる。
　ここで、上記「位相比較回路１の排他的論理和ゲートＥＸＯＲの出力が“１”である期間」は、出力信号ＯＵＴと入力信号ＩＮとの位相誤差を表しているから、引用例の「同期はずれ検出回路４０」は、「電圧制御発振器３の周波数f2の出力信号と周波数f1の入力信号との位相誤差に基づいて前記出力信号が前記入力信号に同期したか否かを判定する」動作を行っているということができる。
　
　よって、上記Ａ〜Ｇの事項及び関連する図面を参照すると、引用例には、次の発明が記載されているものと認められる。（以下、「引用例記載の発明」という。）
「電圧制御発振器３の周波数f2の出力信号と周波数f1の入力信号との位相誤差に基づいて前記出力信号が前記入力信号に同期したか否かを判定する同期はずれ検出回路４０において、
　前記入力信号が入力されている間は常時“１”である正極性出力Ｑ２を生成し、該入力信号の入力が停止した場合には常時“０”である正極性出力Ｑ２を生成する単安定マルチバイブレータ４２と、
　前記単安定マルチバイブレータ４２の正極性出力Ｑ２に基づいて前記入力信号が停止したことを検出した場合には検出端子ＤＴの出力を常時“１”とするナンドゲート４８と、
　を具備する同期はずれ検出回路４０。」
　
（３）対比
　本願補正発明と引用例記載の発明とを対比すると、次のことがいえる。
　
（あ）本願補正発明における「電圧制御発振器の出力信号を設定周波数に分周した比較信号」と、引用例記載の発明における「電圧制御発振器３の周波数f2の出力信号」とは、ともに「電圧制御発振器の出力に基づく信号」である点で共通するものである。
　
（い）引用例のものは、「電圧制御発振器３の出力信号」の「周波数f2」を「入力信号」の「周波数f1」に一致させるようにＰＬＬ動作を行うものであり、「電圧制御発振器３の出力信号」にとって、「入力信号」の「周波数f1」は、基準となる周波数であるということができる。
　よって、本願補正発明における「所定の周波数の外部基準信号を基準周波数に分周した第一の基準信号」と、引用例記載の発明における「周波数f1の入力信号」とは、ともに「基準周波数を有する基準信号」である点で共通するものであるということができる。
　
（う）ある信号と基準信号の位相誤差に基づいてある信号が基準信号に同期したか否かを判定することと、ある信号と基準信号の位相誤差に基づいてある信号の位相が基準信号にロックしたか否かを判定することは、等価な事項である。
　また、上記（あ）、（い）で検討したように、本願補正発明における「比較信号」、「第一の基準信号」と、引用例記載の発明における「出力信号」、「入力信号」とは、ともに「電圧制御発振器の出力に基づく信号」、「基準周波数を有する基準信号」である点で共通するものである。
　よって、本願補正発明における「比較信号の位相が第一の基準信号にロックしたか否かを判定するロック判定回路」と、引用例記載の発明における「出力信号が前記入力信号に同期したか否かを判定する同期はずれ検出回路４０」とは、ともに「電圧制御発振器の出力に基づく信号の位相が基準周波数を有する基準信号にロックしたか否かを判定するロック判定回路」である点で共通するものであるということができる。
　
（え）本願補正発明における「外部基準信号を分周して生成される第二の基準信号」も、「基準信号」であることには変わりない。
　また、上記（あ）で検討したように、引用例記載の発明における「入力信号」は、「基準信号」と呼ぶことのできるものである。
　そして、引用例記載の発明における「単安定マルチバイブレータ４２」の「正極性出力Ｑ２」は、入力信号が入力されている間は常時“１”に対応する所定の電圧レベルとなっており、入力信号の入力が停止した場合には“０”に対応する電圧レベルに変化するものである。
　よって、本願補正発明における「外部基準信号を分周して生成される第二の基準信号が入力されている間は所定の電圧レベルの出力信号を生成し、該第二の基準信号の入力停止とともに該出力信号の電圧レベルを変化させる基準信号検出部」と、引用例記載の発明における「入力信号が入力されている間は常時“１”である正極性出力Ｑ２を生成し、該入力信号の入力が停止した場合には常時“０”である正極性出力Ｑ２を生成する単安定マルチバイブレータ４２」とは、ともに「基準信号が入力されている間は所定の電圧レベルの出力信号を生成し、基準信号の入力が停止した場合には該出力信号の電圧レベルが変化する基準信号検出部」である点で共通するものであるということができる。
　
（お）引用例記載の発明において「検出端子ＤＴの出力を常時“１”とする」ことは、本願補正発明において「ロック判定をアンロックに設定する」ことに相当する。
　よって、本願補正発明における「基準信号検出部の出力信号に基づいて前記第二の基準信号が停止したことを検出した場合にはロック判定をアンロックに設定するロック検出部」と、引用例記載の発明における「単安定マルチバイブレータ４２の正極性出力Ｑ２に基づいて入力信号が停止したことを検出した場合には検出端子ＤＴの出力を常時“１”とするナンドゲート４８」とは、ともに「基準信号検出部の出力信号に基づいて基準信号が停止したことを検出した場合にはロック判定をアンロックに設定するロック検出部」である点で共通するものであるということができる。
　
　上記（あ）〜（お）の事項を踏まえると、本願補正発明と引用例記載の発明とは、次の点で一致し、また、相違するものと認められる。
　
（一致点）
　本願補正発明と引用例記載の発明とは、ともに、
「電圧制御発振器の出力に基づく信号と基準周波数を有する基準信号との位相誤差に基づいて前記電圧制御発振器の出力に基づく信号の位相が前記基準周波数を有する基準信号にロックしたか否かを判定するロック判定回路において、
　基準信号が入力されている間は所定の電圧レベルの出力信号を生成し、基準信号の入力が停止した場合には該出力信号の電圧レベルが変化する基準信号検出部と、
　基準信号検出部の出力信号に基づいて基準信号が停止したことを検出した場合にはロック判定をアンロックに設定するロック検出部と、
　を具備するロック判定回路。」
である点。
　
（相違点）
　相違点１：「電圧制御発振器の出力に基づく信号」と「基準周波数を有する基準信号」とが、本願補正発明においては、「電圧制御発振器の出力信号を設定周波数に分周した比較信号」と「所定の周波数の外部基準信号を基準周波数に分周した第一の基準信号」であるのに対し、引用例記載の発明においては、「電圧制御発振器３の周波数f2の出力信号」と「周波数f1の入力信号」である点。
　
　相違点２：本願補正発明においては、比較信号との位相誤差を検出する対象となる基準信号を「第一の基準信号」と称し、基準信号検出部に入力される基準信号を「第二の基準信号」と称しているのに対し、引用例記載の発明においては、両者を区別することなく「入力信号」と称している点。
　
　相違点３：「基準信号検出部」が、本願補正発明においては、「外部基準信号を分周して生成される第二の基準信号が入力されている間は所定の電圧レベルの出力信号を生成し、該第二の基準信号の入力停止
とともに
入力が停止した場合
とともに
　
（４）判断
　そこで、上記相違点１〜３について検討する。
　
（相違点１について）
　比較信号と基準信号の位相比較を行うＰＬＬ回路において、「電圧制御発振器の出力信号を設定周波数に分周した比較信号」と「所定の周波数の外部基準信号を基準周波数に分周した基準信号」との比較を行うようにすることは、例えば、特開平１０−３２２１９９号公報の図３とその説明に記載のもの、あるいは、特開平１１−１２２１０１号公報の図２，８とその説明に記載のもの等により、周知技術にすぎない。
　よって、上記周知技術を参酌し、「電圧制御発振器の出力に基づく信号」と「基準周波数を有する基準信号」とを、「電圧制御発振器の出力信号を設定周波数に分周した比較信号」と「所定の周波数の外部基準信号を基準周波数に分周した第一の基準信号」にすることは、当業者が容易に想到し得ることである。
　
（相違点２について）
　引用例の第２図のものにおいて、本願補正発明における「第一の基準信号」に対応する信号は、位相比較回路１の排他的論理和ゲートＥＸＯＲに入力される信号であり、本願補正発明における「第二の基準信号」に対応する信号は、同期はずれ検出回路４０のインバータ４４及び排他的論理和ゲート４６に入力される信号である。
　上記「位相比較回路１の排他的論理和ゲートＥＸＯＲに入力される信号」と「同期はずれ検出回路４０のインバータ４４及び排他的論理和ゲート４６に入力される信号」は、いずれも「周波数f1の入力信号」が入力される入力端子から配線により分岐された信号であるが、分岐されたそれらの信号を区別して「周波数f1の第一の入力信号」及び「周波数f1の第二の入力信号」と称することは、当業者が適宜になし得ることにすぎない。
　そして、上記「（３）（い）」の項で検討したように、引用例記載の発明における「周波数f1の入力信号」は、「基準周波数を有する基準信号」ということができるものであり、さらに、上記「相違点１について」の項で検討したように、比較信号と基準信号の位相比較を行うＰＬＬ回路において、「電圧制御発振器の出力信号を設定周波数に分周した比較信号」と「所定の周波数の外部基準信号を基準周波数に分周した基準信号」との比較を行うようにすることは、周知技術にすぎないので、引用例記載の発明における「周波数f1の入力信号」を「所定の周波数の外部基準信号を基準周波数に分周した基準信号」とすることは、当業者が容易に想到し得ることである。
　よって、上記事項を参酌して、比較信号との位相誤差を検出する対象となる基準信号を「第一の基準信号」と称し、基準信号検出部に入力される基準信号を「第二の基準信号」と称するようにすることは、当業者が容易に想到し得ることである。
　
（相違点３について）
　引用例のものは、入力信号の入力が停止した後、最大で単安定マルチバイブレータ４２の出力パルス幅分の時間が経過した後に正極性出力Ｑ２が“０”となるものである。
　一方、本願補正発明における「基準信号検出部」の実施例として示されるものは、図４，図５のような時定数を持った回路構成であり、該「基準信号検出部」の出力波形である「基準信号検出信号ＤＸＡ」は、図３に示されるように、基準信号停止からある一定時間経過した後に“０”に収束するものである。
　すなわち、本願補正発明にいう「・・・該第二の基準信号の入力停止
とともに
　してみれば、引用例のものにおいても、入力信号の入力が停止した後、最大で単安定マルチバイブレータ４２の出力パルス幅分の時間が経過した後に正極性出力Ｑ２が“０”となるものであるといっても、「入力信号の入力停止」という事象に伴って「正極性出力Ｑ２が“０”となる」という事象が生じることには変わりないから、その点において、本願補正発明と引用例記載の発明との間に格別な差異があるものではない。
　そして、上記「相違点２について」の項で検討したように、基準信号検出部に入力される基準信号を「第二の基準信号」と称することは、当業者が容易に想到し得ることにすぎないから、「基準信号検出部」を、「外部基準信号を分周して生成される第二の基準信号が入力されている間は所定の電圧レベルの出力信号を生成し、該第二の基準信号の入力停止
とともに
　
（本願補正発明の作用効果について）
　そして、本願補正発明の構成によってもたらされる効果も、引用例記載の発明及び周知技術から当業者が容易に予測することができる程度のものであって、格別のものとはいえない。
　
　したがって、本願補正発明は、引用例記載の発明及び周知技術に基いて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。
　
（５）むすび
　よって、本件手続補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するものであり、特許法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下されるべきものである。
　
３．補正却下の決定を踏まえた検討
（１）本願発明
　平成１９年５月２４日付けの手続補正は、上記のとおり却下されたので、本願の請求項１に係る発明は、平成１９年２月２６日付け手続補正書の特許請求の範囲の請求項１に記載されたとおりの次のものと認める。（以下、「本願発明」という。）
「電圧制御発振器の出力信号を設定周波数に分周した比較信号と所定の周波数の外部基準信号を基準周波数に分周した第一の基準信号との位相誤差に基づいて前記比較信号の位相が前記第一の基準信号にロックしたか否かを判定するロック判定回路において、
　前記外部基準信号を分周して生成される第二の基準信号を監視し、該第二の基準信号が停止したか否かに応じた所定の出力信号を生成する基準信号検出部と、
　前記基準信号検出部の出力信号に基づいて前記第二の基準信号が停止したことを検出した場合にはロック判定をアンロックに設定するロック検出部と、
　を具備することを特徴とするロック判定回路。」
　
（２）引用例
　これに対して、原査定の拒絶の理由に引用された引用例とその記載事項は、上記２．（２）に記載したとおりである。
　
（３）対比・判断
　本願発明は、上記２．で検討した本願補正発明における「前記外部基準信号を分周して生成される第二の基準信号
が入力されている間は所定の電圧レベルの出力信号を生成し、該第二の基準信号の入力停止とともに該出力信号の電圧レベルを変化させ
　そうすると、本願発明の構成要件を全て含み、さらに特定の限定を施したものに相当する本願補正発明が、上記２．（４）に記載したとおり、引用例記載の発明及び周知技術に基いて、当業者が容易に発明をすることができたものであるから、上記特定の限定を省いた本願発明は、同様に、引用例記載の発明及び周知技術に基いて、当業者が容易に発明をすることができたものである。
　
（４）むすび
　以上のとおり、本願発明は、引用例記載の発明及び周知技術に基いて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、本願は、他の請求項について検討するまでもなく、拒絶されるべきものである。
　よって、結論のとおり審決する。