【事件の表示】
　特願２００２−２０５９６６「交換可能なプロセッサの取り付け機構を持つ計算機装置」拒絶査定不服審判事件〔平成１５年　４月１８日出願公開、特開２００３−１１４７３２〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明
　本願は、平成５年１０月２０日に出願した特願平５−２６２６１３号の一部を平成１４年７月１５日に新たな特許出願としたものであって、平成１６年１月２９日付けで拒絶査定がなされ、これに対して平成１６年３月１１日に拒絶査定に対する審判が請求されるとともに、同年４月１２日付けで手続補正がなされ、平成１８年１２月２０日付けで当審において拒絶理由通知がなされ、平成１９年３月９日付けで手続補正がなされたものである。
　
　本願の請求項１に係る発明は、平成１９年３月９日付け手続補正書により補正された明細書及び図面の記載からみて、特許請求の範囲の請求項１に記載された事項により特定される次のとおりのもの（以下「本願発明」という。）である。
「計算機装置の処理をおこなうプロセッサを装着する主回路基板において、
　動作速度の異なるプロセッサを取付け／取り外し可能に接続する接続部と、
　主回路基板のメモリ制御やバス制御をおこなうシステム制御回路と、
　少なくとも２ビットの周波数選択指示により複数の発振周波数のうち選択された周波数のクロック信号を出力する発振回路と
を備え、
　前記発振回路は、前記接続部からの周波数選択指示に基づきクロック信号を出力し、プロセッサとは別に当該主回路基板に設けられた前記システム制御回路に該クロック信号を供給すると共に、前記接続部を介してプロセッサに該クロック信号を供給し、
　前記システム制御回路は、前記発振回路から出力される異なる周波数のクロック信号に基づいて動作が可能であること
を特徴とする計算機装置の主回路基板。」
　
２．引用刊行物
　これに対して当審の拒絶理由通知に引用された、本願の出願日前に頒布された刊行物「特開平５−１４３１９５号公報」（以下、「引用刊行物１」という。）には図面とともに以下の記載がある。
（イ）「【特許請求の範囲】
【請求項１】一種類以上の演算処理装置によりグレードアップ／グレードダウン可能なコンピュータシステムであって、このコンピュータシステムが回路基板を含み、この回路基板が第１の演算処理装置を受容する第１のソケットと、この第１のソケットにおける前記第１の演算処理装置の種類を識別する信号を生成するための識別回路と、第１のソケットにおける演算処理装置のためのクロック周波数を生成するために前記識別信号に応答するクロックジェネレータと、第１のソケットにおける演算制御装置への信号を使用可能または使用禁止にするために識別信号に応答する使用可能化回路とを含むことからなるコンピュータシステム。
【請求項２】識別回路が、ソケットの出力の信号状態を検出するための手段を含む、請求項１記載のコンピュータシステム。」（第２頁左欄第１〜１６行）
　
（ロ）「【０００１】
【産業上の利用分野】本発明は、一般に、グレードアップ／グレードダウン可能なコンピュータに関するものであり、特に、一種類以上の中央処理装置（ＣＰＵ）に接続可能な回路を有するコンピュータに関するものである。
【０００２】
【従来の技術及び発明が解決しようとする課題】ＣＰＵ一般の価格が低下してくるにつれて、システム全体の総コスト中に占めるＣＰＵのコストは低減してきている。また、新しい種類の中央処理装置が次々と発売されるようになってきている。例えばほんの数年の間に、インテル社は、モデル８０８６、８０２８６、８０３８６、そして８０４８６を発売した。そこで、単に演算処理装置を取り替えることによりグレードアップ／グレードダウンすることが出来るコンピュータシステムを得ることが望ましい。特に、改変箇所なしに異なる種類の中央処理装置を受け入れる事が出来る回路(マザーボード)を有するコンピュータシステムを得ることが望ましい。」（第２頁左欄第２９〜３４行、右欄第１〜１３行）
　
（ハ）「【０００４】
【実施例】本発明は、一例として、インテル社の中央処理装置であるモデル８０４８６ＳＸ、８０４８６ＤＸ、及び８０４８７Ｘに関して述べられる。これらの異なる種類の演算処理装置は、異なる周波数で、そして、次のような異なるピン指定の下で作動する。」（第２頁右欄第２６〜３１行）
　
（ニ）「【０００８】図１は本発明が具体化されたコンピュータシステム１のブロック図である。このコンピュータシステム１は、第１の演算処理装置を受容するための第１のソケット１０と、第２の演算処理装置を受容するための第２のソケット１１とを含む。この第１のソケット１０及び第２のソケット１１は、アドレス、データ、及び制御信号が通るバス１２にそれぞれ接続されている。図１に示されていないものは、メモリと、入力／出力装置と、このシステムの他の構成部分である。これらの構成部分は当業者により周知であるため省略する。
【０００９】本発明の好ましい具体例によれば、第１のソケット１０は８０４８６ＤＸと８０４８７ＳＸのいずれのモデルの演算処理装置をも受容することが出来る。この第１のソケット１０は、後述されるように、差し込まれたモデルに適したクロック周波数を生成するだけでなくソケット１０に差し込まれている演算処理装置のモデルを識別することが出来る回路１４に接続されている。
【００１０】モデル８０４８７ＳＸが差し込まれていればＭＰ＃信号を出力するために用いられ、またモデル８０４８６ＤＸが差し込まれていれば開放される第１のソケット１０のピン３１は、抵抗を通して“ＨＩＧＨ”である電圧信号に連結されている。
【００１１】回路１４に入ったとき、信号３１はセレクタ１５を駆動するために用いられる。このセレクタ１５は２つの入力部、Ａ０とＡ１とを有する。Ａ０は、周波数が８０４８６ＤＸの作動に適するクロック源７からのクロック信号７１を受ける。Ａ１は、周波数が８０４８７ＳＸの作動に適するクロック源７からのクロック信号７２を受ける。出力信号３１によって制御される選択制御Ｓの論理レベルに依存して、これらのクロック信号のうちの１つが２２４から第１のソケット１０に入力される。８０４８６ＤＸが差し込まれていれば、ピン３１が開放されるためＳはＨＩＧＨとなる。８０４８７ＳＸが差し込まれていれば、ピン３１からのＭＰ＃信号のためＳはＬＯＷとなる。」（第３頁左欄第５〜４０行）
　
（ホ）「【００１６】
【発明の効果】本発明は上述のように、第１の演算処理装置を受容する第１のソケットと、この第１のソケットにおける前記第１の演算処理装置の種類を識別する信号を生成するための識別回路と、第１のソケットにおける演算処理装置のためのクロック周波数を生成するために前記識別信号に応答するクロックジェネレータと、そして、第１のソケットにおける演算制御装置への信号を使用可能及び使用禁止にするために識別信号に応答する使用可能化回路とを含む回路基板を含むものであり、このため、新しい種類の中央処理装置が次々と発売されるようになってきた現状であっても、単に演算処理装置を取り替えることにより、改変箇所なしにグレードアップ／グレードダウンを行うことが可能となる。」（第３頁右欄第３７〜５０行）
　
　これら引用刊行物１の記載から、引用刊行物１には以下の発明（以下、「引用発明」という。）が記載されているものと認められる。
「コンピュータシステムの回路基板は、２つのモデルの演算処理装置を受容することができる第１のソケットを有しており、
　クロック源は２つのモデルの演算処理装置にそれぞれ適した２つの周波数のクロック信号を発生し、
　第１のソケットに接続された回路１４は、第１のソケットに差し込まれた演算処理装置のモデルをソケットのピンの信号に応じて識別し、差し込まれた演算処理装置のモデルに適したクロック源の周波数を選択して第１のソケットに供給する、コンピュータシステム。」
　
　同じく、当審の拒絶理由通知に引用された、本願の出願日前に頒布された刊行物「特開平５−１５８５７５号公報」（以下、「引用刊行物２」という。）には図面とともに以下の記載がある。
（ヘ）「【０００１】
【産業上の利用分野】本発明はパーソナルコンピュータの回路基板のモジュール化に関するものであり、さらに詳しく言えば、ＣＰＵボードとＩＯボードを別々のモジュールとして設計し、各種のＣＰＵごとにＣＰＵボードを設計し、ＩＯボードはすべて共通とすることにより、数機種のパーソナルコンピュータを効率的にかつ短期間に開発することを可能にしたものである。又ＣＰＵボードの低電圧化に関するものである。
【０００２】
【従来の技術】従来のパーソナルコンピュータの例を図９に示す。パーソナルコンピュータの本体１０の内部を上から見たときの各ユニットが示してある。そして、電源２、ＦＤＤ（フロッピーディスクドライブ）３、ＨＤＤ（ハードディスクドライブ）４を備えている。メイン基板３００上にはＣＰＵ（マイクロプロセッサ）をはじめとして、数値演算コプロセッサ（ＮＰＸ）を拡張するためのソケット、ＢＩＯＳ（Ｂａｓｉｃ  ｉｎｐｕｔ  ｏｕｔｐｕｔ  ｓｙｓｔｅｍ）すなわち基本入出力プログラムを格納するＲＯＭ（Ｒｅａｄ  ｏｎｌｙ  ｍｅｍｏｒｙ）、メインメモリ、拡張メモリ用コネクタ、パラレルインターフェース（ＰＩＦ）、シリアルインターフェース（ＳＩＦ）、キーボードインターフェース（ＫＩＦ）、マウスインターフェース（ＭＩＦ）、ＦＤＤインターフェース（ＦＩＦ）、ＨＤＤインターフェース（ＨＩＦ）、リアルタイムクロック（ＲＴＣ）、ＤＭＡコントローラ、割込コントローラおよびタイマ等がマウントされている。
【０００３】マウスインターフェースコネクタ２０１にはマウスが接続され、キーボードインターフェースコネクタ２０２にはキーボードが接続され、シリアルインターフェースコネクタ２０３にはモデム等が接続される。パラレルインターフェースコネクタ２０４にはプリンタ等が接続される。オプションコネクタ２０５は一般的にはオプションスロットとも呼ばれており、ここには数多くの拡張ボードが接続される。パーソナルコンピュータ１０においては３枚までの拡張ボードを接続することができる。拡張ボードとは、メイン基板３００上の機能の他に、別の機能を拡張するためのボードのことであり、これにはビデオボードやＬＡＮ（ローカルエリアネットワーク）ボードがある。
【０００４】図９に示すように従来のパーソナルコンピュータにおいては、一枚のメイン基板３００上にすべての回路をマウントしていた。逆に言うと、パーソナルコンピュータの機能のすべてを一枚の基板で実現していた。一部のパーソナルコンピュータにおいては、機能の一部分（ビデオボードや、ＰＩＦ、ＦＩＦ、ＳＩＦ、メインメモリ等）を取り出して別の小さなボードで実現しているものもある。しかし、この場合もほとんどの機能はメイン基板３００上に設けられており、非常に規模の大きなメイン基板になっている。従来のパーソナルコンピュータで機能の一部分を別の基板で実現しているのは、主にスペース上、実装上の問題を解決するためであり、本来は一枚の基板上にすべての機能を備えてしまいたいが、メイン基板３００の大きさの制限から、一部の機能を別基板にすることが必要になっている。」（第３頁左欄第４３行〜右欄第４８行）
　
（ト）「【００１５】図１のＣＰＵボード１１０、１２０、１３０はいずれもＣＰＵボード１００のかわりにＩＯボード２００に接続できるものである。これらのＣＰＵボードの有するボード結合コネクタ１０１はすべて同じであり、互換性がある。ＣＰＵボード１１０のＣＰＵはインテル社製の８０３８６ＳＸの１６ＭＨｚバージョン品であり、ＣＰＵボード１２０のＣＰＵはインテル社製の８０３８６ＤＸの３３ＭＨｚバージョン品であり、ＣＰＵボード１３０のＣＰＵはインテル社製の８０４８６の２５ＭＨｚバージョン品である。ＣＰＵボード１１０、１２０、１３０にも、それぞれメインメモリ、拡張メモリ用コネクタおよびメモリコントローラがマウントされており、メインメモリ及び拡張メモリはそれぞれのＣＰＵクロックに同期して動作している。すなわち、ＣＰＵボード１１０上のメモリは１６ＭＨｚに同期して動作しており、ＣＰＵボード１２０上のメモリは３３ＭＨｚに同期して動作しており、ＣＰＵボード１３０上のメモリは２５ＭＨｚに同期して動作している。なお、ＣＰＵボード１１０、１２０、１３０のブロック図は特に示していないが、図２のＣＰＵボード１００とほとんど同じ構成である。ＣＰＵとコプロセッサが各ＣＰＵボードごとに異なる点と、メモリコントローラの方式が異なる点以外はほとんど同じである。」（第６頁左欄第２９行〜右欄第１行）
　
（チ）「【００４２】これを改善したのが図１０であり、これが請求項８に対応するものである。２種類以上のＢＩＯＳをひとつのＲＯＭに格納しておき、ＣＰＵボードの種類に合わせて、これに対応したＢＩＯＳを選択するというものである。図７にそって説明していく。１１００はＣＰＵボードでありこの中にＣＰＵボードの種類を識別するための手段（本例ではスイッチ）１１０９がある。これによって４種類のＣＰＵボードを識別することができる。１２００はＩＯボードであり、ＲＯＭ１１０４の中には４種類のＢＩＯＳが格納されている。ＲＯＭ１１０４は４Ｍビット（５１２Ｋバイト）の容量をもち、４種類のＢＩＯＳはそれぞれ１２８Ｋバイトに納まっている。４種類のＢＩＯＳの選択はＲＯＭのアドレス線の上位２ビット（Ａ１８とＡ１７）で行なわれている。この上位２ビットはＣＰＵボードの識別記号１１１０に接続されており、これによってＣＰＵボードの種類に対応したＢＩＯＳが選択される。」（第９頁右欄第３１〜４７行）
　
　また、図１０には、ＣＰＵボードの種類を識別するための信号を発生する手段（スイッチ）１１０９はそれぞれ一端が抵抗を介して＋５Ｖに接続され、他端がアースに接続された２個のスイッチからなり、当該スイッチの一端はそれぞれ、ＲＯＭ１１０４のアドレス線の上位２ビット（Ａ１８、Ａ１７）に接続することが記載されている。
　
３．対比
　本願発明と引用発明を対比すると、
　引用発明の「コンピュータシステム」、「演算処理装置」及び「第１のソケット」はそれぞれ、本願発明の「計算機装置」、「プロセッサ」及び「接続部」に相当し、引用発明の「回路１４」は第１のソケットに差し込まれた演算処理装置のモデルを識別して、演算処理装置のモデルに適した「クロック源」の周波数を選択して供給しているから、引用発明の「回路１４」及び「クロック源」は本願発明の複数の発振周波数のうち選択された周波数のクロック信号を出力する「発振回路」に相当する。
　
　したがって、両者は
「計算機装置の処理をおこなうプロセッサを装着する回路基板において、
　動作速度の異なるプロセッサを取付け／取り外し可能に接続する接続部を備え、
　周波数選択により複数の発振周波数のうち選択された周波数のクロック信号を出力する発振回路は、前記接続部からの周波数選択に基づきクロック信号を出力し、前記接続部を介してプロセッサに該クロック信号を供給する、
　計算機装置の回路基板。」の点で一致し、以下の点で相違する。
　
相違点１
　本願発明の基板はプロセッサを装着する主回路基板であって、主回路基板のメモリ制御やバス制御をおこなうシステム制御回路と、発振回路とを備えているのに対して、引用発明のプロセッサを装着する基板は主回路基板であるのかどうか明確ではなく、また引用発明にはシステム制御回路について記載がなく、発振回路については記載があるが、発振回路が主回路基板に備えられているものであるのかどうか必ずしも明確ではない点。
　
相違点２
　本願発明の発振回路は少なくとも２ビットの周波数選択指示により選択された周波数のクロック信号を出力するのに対して、引用発明には選択された周波数のクロック信号を出力することが記載されているが、少なくとも２ビットの周波数選択指示について記載がない点。
　
相違点３
　本願発明の発振回路は、プロセッサとは別に当該主回路基板に設けられた前記システム制御回路に該クロック信号を供給し、システム制御回路は、前記発振回路から出力される異なる周波数のクロック信号に基づいて動作が可能であるのに対して引用発明にはこれらの点について記載がない点。
　
４．当審の判断
　以下、上記相違点について検討する。
相違点１について
　引用発明には、「【従来の技術及び発明が解決しようとする課題】」の項（記載事項（ロ））に「特に、改変箇所なしに異なる種類の中央処理装置を受け入れる事が出来る回路(マザーボード)を有するコンピュータシステムを得ることが望ましい。」と記載され、段落【００８】（記載事項（ニ））には、「図１に示されていないものは、メモリと、入力／出力装置と、このシステムの他の構成部分である。これらの構成部分は当業者により周知であるため省略する。」と記載されており、引用発明には明示の記載はないが、引用発明の計算機装置（コンピュータシステム）が主回路基板のメモリ制御やバス制御をおこなうシステム制御回路を有することは当然のことであり、また引用発明には引用発明の回路基板が「主回路基板」であって、主回路基板にシステム制御回路、発振回路を設けることが示唆されているということができる。
　更に、引用刊行物２（記載事項（ヘ）段落【０００４】）にもパーソナルコンピュータにおいては、一枚のメイン基板に全ての回路をマウントすることが従来技術として記載され、本願明細書にも従来技術として記載されている（段落【０００７】、図５）ように、プロセッサを装着する主回路基板にメモリ制御やバス制御を行うシステム制御回路及びクロック信号を発生する発振回路を設けることは周知であるから、引用発明の回路基板を、主回路基板とし、主回路基板を主回路基板のメモリ制御やバス制御をおこなうシステム制御回路と発振回路とを備えたものとすることに格別の困難性はない。
　
相違点２について
　引用刊行物２には、異なる種類のＣＰＵを搭載した複数のＣＰＵボードを識別してＣＰＵボードに応じたＢＩＯＳを選択する為にＣＰＵボードに２個のスイッチを設け、当該スイッチにより、ＩＯボードのＲＯＭのアドレス線の２ビットを指定してＢＩＯＳを選択することが記載されており、引用発明のプロセッサのモデルを識別して選択した周波数を出力する発振回路に適用して、少なくとも２ビットの周波数選択指示により複数の発振周波数のうち選択された周波数のクロック信号を出力する発振回路とすることに格別の困難性はない。
　
相違点３について
　計算機装置においてプロセッサ（ＣＰＵ）以外の回路について、プロセッサに供給するクロックを供給して複数のクロックにより動作させることも、特開平３−５１９０２号公報（第１頁左下欄下から第３行〜第２頁左上欄第１行、第２頁左下欄第１行〜下から第５行、第３頁左上欄第２〜４行、第１図、パーソナルコンピュータのＣＰＵ及びＣＰＵ以外の装置全体に２つのクロックを切り替えて供給することが記載されている。）、特開平５−１８９０８０号公報（第２頁右欄第３８行〜第３頁左欄第３０行、図１、ＣＰＵを交換する際、ＣＰＵに適合したクロックをＣＰＵ以外の回路（ゲートアレイ）にも供給し、当該回路により生成される各種タイミング制御信号によりシステム処理動作が実行されることが記載されている。）、特開昭６４−５４５２２号公報（第２頁左上欄第６行〜右上欄第１行、第１図、複数のクロックを切り替えてコンピュータの動作部を動作させることが記載されている。）に記載されているように周知であるから、引用発明の発振回路をプロセッサとは別に当該主回路基板に設けられた前記システム制御回路に該クロック信号を供給するようにし、システム制御回路を発振回路から出力される異なる周波数のクロック信号に基づいて動作が可能であるように構成することは当業者が周知技術に基づいて容易になし得ることである。
　
　そして、本願発明のように構成したことによる効果も引用発明、引用刊行物２及び周知技術から予想できる程度のものであって格別のものではない。
　
　したがって、本願発明は、引用発明、引用刊行物２及び周知技術に基づいて当業者が容易に発明をすることができたものである。
　
５．むすび
　以上のとおり、本願発明は、引用発明、引用刊行物２及び周知技術に基づいて当業者が容易に発明をすることができたものであるので、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。