【事件の表示】
　特願２０００−３５７７４６「半導体装置およびその製造方法」拒絶査定不服審判事件〔平成１４年　６月　７日出願公開、特開２００２−１６４４３８〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成１２年１１月２４日の出願であって、平成１７年７月２６日付けで拒絶査定がなされ、これに対して同年８月３１日に拒絶査定に対する審判請求がなされるとともに、同年９月３０日付けで手続補正がなされたものである。
　そして、その後当審において、平成１８年８月２２日付けで審尋がなされ、同年１０月２６日に回答書が提出されている。
　　           
第２　平成１７年９月３０日付けの手続補正（以下、「本件補正」という。）について
［補正却下の決定の結論］
　平成１７年９月３０日付けの手続補正を却下する。
　
［理由］
１．本件補正の内容      　
　本件補正は、特許請求の範囲及び発明の詳細な説明を補正するものであって、補正後の請求項１に係る発明は以下のとおりである。
「【請求項１】
　ＳＯＩ基板上にインジェクタ、コレクタ、ベースおよびエミッタからなるＩＩＬ論理ゲートが複数形成された半導体装置において、複数のＩＩＬ論理ゲートが共通のエミッタを有してなり、ＩＩＬ論理ゲートを囲む領域の一部に、共通のエミッタに接続される高濃度不純物拡散領域が形成され、高濃度不純物拡散領域以外のＩＩＬ論理ゲートを囲む領域に、分離領域が形成され、前記エミッタの端子がＩＩＬ論理ゲートの外側に配置され、前記端子から前記ＳＯＩ基板の深さ方向に共通の埋め込み拡散領域からなる前記共通のエミッタにまで到達する前記高濃度不純物拡散領域を介して、前記端子と前記共通のエミッタとが電気的に接続されていることを特徴とする半導体装置。」
　
２．本件補正の内容の整理
　本件補正の内、請求項１についての補正の内容は、以下のように整理される。
（補正事項１）
　補正前の「高濃度不純物領域が形成され、高濃度不純物領域以外の」を、「高濃度不純物拡散領域が形成され、高濃度不純物拡散領域以外の」と補正すること。
（補正事項２）
　補正前の「分離領域が形成されていること」を、「分離領域が形成され、前記エミッタの端子がＩＩＬ論理ゲートの外側に配置され、前記端子から前記ＳＯＩ基板の深さ方向に共通の埋め込み拡散領域からなる前記共通のエミッタにまで到達する前記高濃度不純物拡散領域を介して、前記端子と前記共通のエミッタとが電気的に接続されていること」と補正すること。
　
３．本件補正についての検討
（補正事項１について）
　補正前の「高濃度不純物領域」は、発明の詳細な説明において、「７は高濃度不純物拡散領域」（段落【００１８】、【図面の簡単な説明】）と記載され、また、「ｎ＋高濃度不純物拡散領域２０６」（段落【００３０】、【図面の簡単な説明】）と記載されたものを意味しているから、これを「高濃度不純物拡散領域」と補正することは、「誤記の訂正」又は「明りょうでない記載の釈明」を目的とするものに該当し、且つ、本願の願書に最初に添付した明細書又は図面に記載した事項の範囲内においてなされたものである。
　よって、補正事項１は、特許法第１７条の２第３項及び第４項に規定する要件を満たしている。
（補正事項２について）
　補正後の「前記エミッタの端子がＩＩＬ論理ゲートの外側に配置され、前記端子から前記ＳＯＩ基板の深さ方向に共通の埋め込み拡散領域からなる前記共通のエミッタにまで到達する前記高濃度不純物拡散領域を介して、前記端子と前記共通のエミッタとが電気的に接続されていること」は、本願の願書に最初に添付した明細書の段落【００１８】、【００１９】、【００２２】、【００３０】及び図１等に実質的に記載されているから、補正事項２は、本願の願書に最初に添付した明細書又は図面に記載した事項の範囲内においてなされたものであり、特許法第１７条の２第３項に規定する要件を満たしている。
　しかしながら、補正前の請求項１に係る発明には、エミッタの「端子」については全く記載されていないから、エミッタの端子の配置や、端子と共通のエミッタとの接続関係を限定した補正事項２は、「第３６条第５項の規定により請求項に記載した発明を特定するために必要な事項を限定するもの」（即ち、補正前の請求項に記載された発明の発明特定事項の限定であるもの）ではなく、特許法第１７条の２第４項第２号に規定する「特許請求の範囲の減縮」に該当しない。
　そして、補正事項２は、特許法第１７条の２第４項に規定される「請求項の削除」、「誤記の訂正」又は「明りょうでない記載の釈明」のいずれを目的とするものでもないことは明らかである。
　よって、補正事項２は、特許法第１７条の２第４項に規定する要件を満たさない。
　したがって、上記補正事項２を含む、請求項１についての補正は、特許法第１７条の２第４項に規定する要件に適合しないから、請求項１についての補正を含む本件補正は、特許法第１７条の２第４項に規定する要件に適合しない。
　
４．むすび
　以上のとおりであるから、本件補正は、特許法第１５９条第１項で読み替えて準用する同法第５３条第１項の規定により却下されるべきものである。
　よって、上記結論のとおり決定する。
　
第３　本願発明
　平成１７年９月３０日付けの手続補正は上記のとおり却下されたので、本願の請求項１ないし６に係る発明は、平成１７年５月２０日付け手続補正書により補正された明細書及び図面の記載から見て、その特許請求の範囲の請求項１ないし６に記載された事項により特定されるとおりのものと認められるところ、その請求項１に係る発明（以下、「本願発明」という。）は、その請求項１に記載された事項により特定される以下のとおりのものである。
「【請求項１】
　ＳＯＩ基板上にインジェクタ、コレクタ、ベースおよびエミッタからなるＩＩＬ論理ゲートが複数形成された半導体装置において、複数のＩＩＬ論理ゲートが共通のエミッタを有してなり、ＩＩＬ論理ゲートを囲む領域の一部に、共通のエミッタに接続される高濃度不純物領域が形成され、高濃度不純物領域以外のＩＩＬ論理ゲートを囲む領域に、分離領域が形成されていることを特徴とする半導体装置。」
　
第４　引用した刊行物に記載の発明
（１）特開平８−２０４０１９号公報
　原査定の拒絶の理由に引用された、本願出願日の前である平成８年８月９日に日本国内において頒布された特開平８−２０４０１９号公報（以下、「刊行物１」という。）には、図４ないし図６とともに以下の事項が記載されている。
「【請求項１】  ラテラル型ＰＮＰトランジスタと逆方向型ＮＰＮトランジスタを組み合わせたＩＩＬ半導体装置において、
ラテラル型ＰＮＰのベース領域の不純物濃度を逆方向型ＮＰＮのエミッタ領域の不純物濃度より低くしたことを特徴とするＩＩＬ半導体装置。
【請求項２】  請求項１に記載する装置において、
全体の構造がＳＯＩ構造であることを特徴とするＩＩＬ半導体装置。」（請求項１，２）
「【０００２】
【従来の技術】ＩＩＬ半導体装置は、アナログ素子であるバイポーラ素子を利用したデジタル素子として広く使用されている。図６に従来のＩＩＬ半導体装置の断面構造を示す。・・・
【０００３】負荷として動作するラテラル型ＰＮＰトランジスタとバーチカル型である逆方向型ＮＰＮトランジスタとによってインバータ回路が構成されている。ＰＮＰトランジスタのベースを構成するＮ−well層１０４、Ｎ+ 分離層１０５は、逆方向型ＮＰＮトランジスタのエミッタを構成するＮ−well層１０４、Ｎ+ 分離層１０５と共有されている。・・・ＮＰＮトランジスタは、通常と逆に、Ｎ+ 埋め込み側をエミッタ、ベースＰ+ 中のＮ+ 拡散層をコレクタとして使用する。」
「【００１９】次に、本発明の第三の実施例について説明する。図４に全体の構造をＳＯＩ構造としたＩＩＬ半導体装置の構成を示す。第一の実施例と同じ構成要素には、同じ番号を使用している。すなわち、４はＮ−well層、６はＰ+ インジェクタ層、７はＰ+ ベース層、８はＮ+ コレクタ層、１０はインジェクタ電極、１１はベース電極、１２はコレクタ電極、１３はエミッタ電極、１４は絶縁層、１５はＮ+ 埋込層である。また、１６は支持基板、１７はＮ- 層、１８は深いトレンチからなる素子分離領域、１９は浅いトレンチからなる回路分離領域である。
【００２０】次に、第三実施例のＩＩＬ半導体装置を製造する方法について、図５に基づいて説明する。図５（ａ）に示すように、Ｎ- シリコン基板１７にフォトリソグラフィー法により、ＩＩＬ回路形成部にのみ、リンをイオン注入する。これによりＮ−well層４が形成される。その後、ウエハ全面にＡｓをイオン注入し、熱拡散することにより、Ｎ+ 埋込層１５が形成される。・・・
【００２１】次に、素子分離領域１８に・・・、所定の深さのトレンチを形成する。その後、エッチング面のダメージ層を除去し、酸化、ポリシリコンＣＶＤ、ドライエッチング、酸化の工程により、図５（ｂ）の状態となる。次に、支持基板１６に対して図５（ｂ）に示す構造の基板を、図５（ｃ）に示すように貼り合わせ、熱処理により接合する。・・・
【００２２】次に、ＩＩＬ回路の回路分離領域１９に、フォトリソグラフィー法及び反応性イオンエッチング法により、Ｎ+ 埋込層１５に接する深さのトレンチを形成する。その後、エッチング面のダメージ層を除去し、酸化を行い、フォトリソグラフィー法によりトレンチ底の酸化膜のみエッチングで除去し、リンドープのポリシリコンあるいはアモルファスシリコンをＣＶＤで堆積し、表面層ポリシリコン（アモルファスシリコン）ドライエッチングの後、表面酸化する。これにより、図５（ｅ）の状態となる。・・・次に、拡散層形成法により、Ｐ+ 拡散層（Ｐ+ インジェクタ層６、Ｐ+ ベース層７）を形成し、基板表面を熱酸化膜等の絶縁層１４で覆い、各コンタクト部にＡｌ電極、すなわち、インジェクタ電極１０、ベース電極１１、コレクタ電極１２、及びエミッタ電極１３を形成する。これにより、図４に示すＩＩＬ半導体装置が完成する。
【００２３】・・・さらに、ＩＩＬ半導体装置の全体構造をＳＯＩ構造としているので、隣接する回路間をＮ+ 埋込層１５に接触する浅い回路分離領域１９で分離することにより、寄生素子を無くすと共に、回路分離領域１９の面積を小さくすることができる。また、寄生素子を無くすことにより、逆方向型ＮＰＮトランジスタのベース、コレクタ面積を小さくし、接合容量を低減でき、ＩＩＬ回路素子の微細化、高速化が可能となった。」
　
　ここで、刊行物１に記載のものは、「ラテラル型ＰＮＰトランジスタと逆方向型ＮＰＮトランジスタを組み合わせたＩＩＬ半導体装置」（請求項１）であって、図４に記載の「全体の構造をＳＯＩ構造としたＩＩＬ半導体装置」は、その具体的構成として、Ｎ−well層４、Ｐ+ インジェクタ層６、Ｐ+ ベース層７、Ｎ+ コレクタ層８、インジェクタ電極１０、ベース電極１１、コレクタ電極１２、エミッタ電極１３、Ｎ+ 埋込層１５を備え、また、支持基板１６、深いトレンチからなる素子分離領域１８、及び浅いトレンチからなる回路分離領域１９を有している（段落【００１９】）。
　そして、「浅いトレンチからなる回路分離領域」は、「ＩＩＬ回路の回路分離領域１９」（段落【００２２】）であって、「隣接する回路間をＮ+ 埋込層１５に接触する浅い回路分離領域１９で分離する」（段落【００２３】）と説明されているから、図４には、それぞれが独立したインバータ回路として機能する２個のＩＩＬ回路が、図面中央部の回路分離領域１９で分離されている状態が開示されているものと認められる。
　また、回路分離領域１９は、その製造方法において、「Ｎ+ 埋込層１５に接する深さのトレンチを形成する。その後、・・・酸化を行い、フォトリソグラフィー法によりトレンチ底の酸化膜のみエッチングで除去し、リンドープのポリシリコンあるいはアモルファスシリコンをＣＶＤで堆積し、・・・エミッタ電極１３を形成する。」と記載されているから、回路分離領域１９は、その内部にリンドープのポリシリコンあるいはアモルファスシリコンを有しており、このリンドープのポリシリコンあるいはアモルファスシリコンは導電性を有するから、Ｎ+ 埋込層１５とエミッタ電極１３に電気的に接続されていることは明らかである。そして、図４において、Ｎ+ 埋込層１５は回路分離領域１９で区切られたＩＩＬ回路形成部全体にわたって一体に形成されており、Ｎ+ 埋込層１５に接続するエミッタ電極１３は、２個のＩＩＬ回路の中央に一個のみ設けられているから、左右の２個のＩＩＬ回路は、Ｎ+ 埋込層１５とエミッタ電極１３を共有していることは明らかである。
　
　したがって、刊行物１には、
「全体の構造がＳＯＩ構造であり、Ｐ+ インジェクタ層６とインジェクタ電極１０、Ｎ+ コレクタ層８とコレクタ電極１２、Ｐ+ ベース層７とベース電極１１、及び、Ｎ−well層４とＮ+ 埋込層１５とエミッタ電極１３からなるＩＩＬ回路が少なくとも２個形成されたＩＩＬ半導体装置において、
　２個のＩＩＬ回路がＮ+ 埋込層１５とエミッタ電極１３を共有し、
　Ｎ+ 埋込層１５に接触する浅い回路分離領域１９が形成され、前記回路分離領域１９は、Ｎ+ 埋込層１５とエミッタ電極１３に電気的に接続され、
　深いトレンチからなる素子分離領域１８が形成されているＩＩＬ半導体装置。」（以下、「引用発明」という。）
が記載されている。
　
（２）特開昭５３−１４８２８８号公報
　原査定の拒絶の理由に引用された、本願出願日の前である昭和５３年１２月２３日に日本国内において頒布された特開昭５３−１４８２８８号公報（以下、「刊行物２」という。）には、図１及び図２とともに以下の事項が記載されている。
「１．第１導電型の半導体基板の一主面上の所望の領域に形成した第２導電型の高不純物濃度の領域及びその上部に形成した同じ導電型のエピタキシャル層からなり、絶縁膜により絶縁分離された素子形成領域を有する半導体装置で上記絶縁分離領域を囲みかつ第１導電型の半導体基板まで達するように形成した第１導電型不純物濃度の第１領域と前記第１領域で囲まれる第１導電型の高濃度の第２領域及び同時に第１領域を一部含むように形成した第３領域及び第３領域内に形成した第２導電型の不純物濃度をもつ第４領域からなることを特徴とする半導体装置。」（特許請求の範囲）
「第１図は、本発明による集積回路の断面図である。・・・Ｎ＋埋込層２の上にＮ型のエピタキシャル層３を２〜３μｍ形成する。次に選択的に形成されたＳｉ３Ｎ４膜をマスクとして・・・このあと熱酸化を行う。この酸化膜４の深さはＰ基板１に達するまで行う。」（第２頁左上欄第１ないし１１行）
「第２図は、第１図の半導体装置の平面図である。・・・横方向ＰＮＰトランジスタ及び逆方向ＮＰＮトランジスタよりなる半導体装置を形成する。」（第２頁右上欄第３ないし７行）
　
（３）特開平７−２６３５６５号公報
　原査定の拒絶の理由に引用された、本願出願日の前である平成７年１０月１３日に日本国内において頒布された特開平７−２６３５６５号公報（以下、「刊行物３」という。）には、図１とともに以下の事項が記載されている。
「【００１２】
【作用及び発明の効果】第１発明のＩＩＬ装置において、入力端子給電コイル用の定電流負荷素子であるＰＮＰラテラルトランジスタと、そのコレクタをベースとし、そのベースをエミッタとするマルチコレクタの倒立型のトランジスタとからなる各ＩＩＬ単位論理ゲートが個別に形成されたＮ型の島状領域の側面及び底面が基板及び他の島状領域（他のＩＩＬ単位論理ゲート）から絶縁分離される。
【００１３】このようにすれば、以下の作用効果を奏することができる。まず、島状領域の側面が絶縁物分離されるので、互いに隣接するＰ型の各コレクタ兼ベース領域同士が寄生トランジスタ作用を生じることが根絶され、装置の耐ノイズ性が向上し、誘導電磁波ノイズ電圧などのインパルス性のノイズ電圧が混入したりしても、装置が誤動作することがなく、ノイズマージンが格段に改善される。また、上述した従来の接合分離型のＩＩＬ装置のように、互いに隣接するＰ型の各コレクタ兼ベース領域同士が寄生ラテラルトランジスタ作用を生じることを抑止するために、それらをを大きく離して配設し、それらの間に幅広のＰ+ インジェクタ領域やＮ+ コンタクト領域を配設しなくてもよいので、集積度が格段に向上する。」
「【００２３】
【実施例】
（実施例１）本発明のＩＩＬ装置の一実施例を図１を参照して説明する。１は単結晶シリコン基板、２は埋め込み酸化膜、３はＮ+ 埋め込み領域、４は側壁分離絶縁領域、５は側壁分離絶縁領域４及び埋め込み酸化膜２により基板１及び隣の島状領域５０から電気絶縁されるＮ- 島状領域、６はＰ+ インジェクタ領域、７はＰ+ コレクタ兼ベース領域、８はコレクタ兼ベース領域７の表面部に形成された３個のＮ+ 表面コレクタ領域、９はＮ+ 表面エミッタ領域であり、Ｎ- 島状領域５、Ｐ+ インジェクタ領域６、Ｐ+ コレクタ兼ベース領域７、Ｎ+ 表面コレクタ領域８及びＮ+ 表面エミッタ領域９は通常のＩＩＬ論理ゲートを構成している。
【００２４】島状領域５は、長方形の平面形状を有し、その表面部にはコレクタ兼ベース領域７を挟んで両端ぶにインジェクタ領域６及び表面エミッタ領域９が配置される。各図中、×の印の方形領域は配線コンタクト用の層間絶縁膜の開口部分である。」
　
第５　対比
　本願発明と引用発明とを、以下で対比する。
　引用発明の「ＩＩＬ半導体装置」は、本願発明の「半導体装置」に相当する。
　刊行物１には、図６に関して、「逆方向型ＮＰＮトランジスタのエミッタを構成するＮ−well層１０４、Ｎ+ 分離層１０５」、また、「ＮＰＮトランジスタは、通常と逆に、Ｎ+ 埋め込み側をエミッタ、ベースＰ+ 中のＮ+ 拡散層をコレクタとして使用する。」（段落【０００３】）と記載されており、図４のＩＩＬ半導体装置は、図６の従来のＩＩＬ半導体装置と回路的に同等であるから、図４のＮ−well層４、Ｎ+ 埋込層１５は、逆方向型ＮＰＮトランジスタのエミッタの一部を構成することは明らかである。
　よって、引用発明の「Ｐ+ インジェクタ層６とインジェクタ電極１０」、「Ｎ+ コレクタ層８とコレクタ電極１２」、「Ｐ+ ベース層７とベース電極１１」、「Ｎ−well層４とＮ+ 埋込層１５とエミッタ電極１３」は、それぞれ、本願発明の「インジェクタ」、「コレクタ」、「ベース」、「エミッタ」に相当し、引用発明の「ＩＩＬ回路」は、本願発明の「ＩＩＬ論理ゲート」に相当する。
　また、「少なくとも２個」は「複数」であるから、引用発明の「ＩＩＬ回路が少なくとも２個形成されたＩＩＬ半導体装置」は、本願発明の「ＩＩＬ論理ゲートが複数形成された半導体装置」に相当する。
　そして、引用発明の「全体の構造がＳＯＩ構造」であることは、通常、半導体装置を構成する回路や素子を「ＳＯＩ基板上に」形成することを意味するから、引用発明の「全体の構造がＳＯＩ構造であり、Ｐ+ インジェクタ層６とインジェクタ電極１０、Ｎ+ コレクタ層８とコレクタ電極１２、Ｐ+ ベース層７とベース電極１１、及び、Ｎ−well層４とＮ+ 埋込層１５とエミッタ電極１３からなるＩＩＬ回路が少なくとも２個形成されたＩＩＬ半導体装置」とは、本願発明の「ＳＯＩ基板上にインジェクタ、コレクタ、ベースおよびエミッタからなるＩＩＬ論理ゲートが複数形成された半導体装置」に相当する。
　引用発明において、「Ｎ+ 埋込層１５とエミッタ電極１３」は、エミッタの一部を構成すると共に２個のＩＩＬ回路に共通のものであるから、本願発明の「共通のエミッタ」に相当し、「２個」は「複数」であるから、引用発明の「２個のＩＩＬ回路がＮ+ 埋込層１５とエミッタ電極１３を共有」することは、本願発明の「複数のＩＩＬ論理ゲートが共通のエミッタを有して」なることに相当する。また、引用発明の「回路分離領域１９」は、「Ｎ+ 埋込層１５とエミッタ電極１３」に電気的に接続されるから、「共通のエミッタ」に接続される「領域」である。
そして、引用発明の「深いトレンチからなる素子分離領域１８」は、本願発明の「分離領域」に相当する。
　したがって、本願発明と引用発明とは、
「ＳＯＩ基板上にインジェクタ、コレクタ、ベースおよびエミッタからなるＩＩＬ論理ゲートが複数形成された半導体装置において、複数のＩＩＬ論理ゲートが共通のエミッタを有してなり、共通のエミッタに接続される領域が形成され、分離領域が形成されていることを特徴とする半導体装置。」
であることにおいて一致し、次の２点において相違している。
（１）
　本願発明は、「ＩＩＬ論理ゲートを囲む領域の一部に、共通のエミッタに接続される高濃度不純物領域が形成され」る構成を有するのに対し、引用発明は、「Ｎ+ 埋込層１５に接触する浅い回路分離領域１９が形成され、前記回路分離領域１９は、Ｎ+ 埋込層１５とエミッタ電極１３に電気的に接続され」る構成を有する点。（以下、「相違点１」という。）
（２）
　本願発明は、「高濃度不純物領域以外のＩＩＬ論理ゲートを囲む領域に、分離領域が形成されている」構成を有するのに対し、引用発明は、「深いトレンチからなる素子分離領域１８が形成されている」構成を有するものの、形成されている場所が明確ではない点。（以下、「相違点２」という。）
　
第６　判断
　上記相違点について検討する。
（相違点１について）
（ａ）刊行物１の図４に記載のＩＩＬ半導体装置は、「隣接する回路間をＮ+ 埋込層１５に接触する浅い回路分離領域１９で分離する」（段落【００２３】）ものであるから、回路分離領域１９が、分離された２個のＩＩＬ回路の境界となることは明らかである。そして、刊行物１のＩＩＬ回路が本願発明のＩＩＬ論理ゲートに相当するから、回路分離領域１９は、ＩＩＬ論理ゲートの境界の一部、即ち、「ＩＩＬ論理ゲートを囲む領域の一部」に設けられているものと認められる。
（ｂ）引用発明の認定の際に検討したとおり、回路分離領域１９は、その内部にリンドープのポリシリコンあるいはアモルファスシリコンを有しており、このリンドープのポリシリコンあるいはアモルファスシリコンは導電性を有するから、回路分離領域１９は、Ｎ+ 埋込層１５とエミッタ電極１３（即ち、共通のエミッタ）に電気的に接続されていることは明らかである。
（ｃ）刊行物１において、図４に記載の回路分離領域１９は、図６の２つのＩＩＬ回路の中央にあるＮ+ 分離層１０５と対応しており、ＩＩＬ回路間を分離し、且つ、Ｎ+ 埋込層とエミッタ電極に接続するという点において、両者は同等の機能を有している。そして、図４に記載のものにおいては、寄生素子を無くすと共に回路分離領域の面積を小さくすることを目的として回路分離領域１９を利用しているが（段落【００２３】参照）、ＩＩＬ回路間を分離し、且つ、Ｎ+ 埋込層とエミッタ電極に接続するという機能において、回路分離領域１９と不純物拡散層であるＮ+ 分離層１０５とは、相互に代替し得ることは明らかであるから、回路分離領域１９をＮ+ 分離層１０５、即ち、高濃度不純物領域で置き換えることは、当業者にとって格別困難なことではない。
　したがって、上記（ａ）ないし（ｃ）を併せ考慮すると、引用発明において、「Ｎ+ 埋込層１５に接触する浅い回路分離領域１９」をＮ+ 分離層１０５、即ち、高濃度不純物領域で置き換え、本願発明のごとく、「ＩＩＬ論理ゲートを囲む領域の一部に、共通のエミッタに接続される高濃度不純物領域が形成され」る構成とすることは、当業者が容易になし得ることである。
（相違点２について）
　刊行物１には、ＩＩＬ半導体装置の断面図（図４）が記載され、その平面形状については明示されていないが、少なくとも、図４のＩＩＬ回路形成部の左右の境界部に、深いトレンチからなる素子分離領域１８が形成され、中央部に浅い回路分離領域１９が形成されている。そして、これを独立したインバータ回路として機能する個別のＩＩＬ回路についてみると、ＩＩＬ回路を囲む領域の一方の側面部に浅い回路分離領域１９が形成され、他方の側面部に深いトレンチからなる素子分離領域１８が形成されていることは明らかである。
　更に、刊行物２及び刊行物３に記載されるように、ＩＩＬ論理ゲートの素子領域の周囲を絶縁分離領域で分離すること、及び、これにより寄生トランジスタ作用が防止され、集積度が向上することは、本願発明の出願時において周知の技術であるから、引用発明において、当該周知の技術を適用し、個々のＩＩＬ回路（本願発明の「ＩＩＬ論理ゲート」に相当）を囲む領域に、Ｎ+ 埋込層とエミッタ電極に接続する「浅い回路分離領域１９」が設けられている部分以外は、絶縁分離領域である「深いトレンチからなる素子分離領域１８」を形成して、集積度の向上等を図ることは、当業者が何の困難もなくなし得ることにすぎない。
　したがって、相違点１において検討した、「浅い回路分離領域１９」を高濃度不純物領域で置き換えることと併せて考慮すると、引用発明において、高濃度不純物領域で置換可能な「浅い回路分離領域１９」以外の、ＩＩＬ回路を囲む領域に、「深いトレンチからなる素子分離領域１８」（本願発明の「分離領域」に相当）を形成すること、即ち、本願発明のごとく、「高濃度不純物領域以外のＩＩＬ論理ゲートを囲む領域に、分離領域が形成されている」構成とすることは、当業者が容易になし得ることと認められる。
　そして、上記相違点１，２に基づいて、本願発明が奏する作用・効果も、当業者が予測し得る程度のものに過ぎない。
　
　したがって、本願発明は、刊行物１ないし３に記載された発明に基づいて、当業者が容易に発明をすることができたものであるので、特許法第２９条第２項の規定により特許を受けることができない。
　
第７　むすび
　以上のとおりであるから、本願は、請求項２ないし６に係る発明について検討するまでもなく、拒絶されるべきものである。
　よって、結論のとおり審決する。