【事件の表示】
　平成１１年特許願第１５３７０１号「接点用開口を有する半導体基板に接点を形成する方法」拒絶査定不服審判事件〔平成１１年１２月２４日出願公開、特開平１１−３５４４６６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１１年６月１日（パリ条約による優先権主張１９９８年６月５日、アメリカ合衆国）に出願され、平成１６年４月１６日付けで拒絶査定がなされ、これに対して、同年７月２０日に拒絶査定に対する審判請求がなされるとともに、同年８月１９日に手続補正がなされ、その後、当審において、平成１７年８月９日付けで審尋がなされ、これに対して、平成１８年２月１０日に回答書が提出されたものである。
　
２．平成１６年８月１９日付けの手続補正（以下、「本件補正」という。）について
　
［補正却下の決定の結論］
　平成１６年８月１９日付けの手続補正を却下する。
　
［理由］
（１）本件補正の内容
　本件補正は、特許請求の範囲を以下のとおりに補正するものである。
「【請求項１】　（Ａ）　半導体基板の一部と、半導体基板に形成された接点用開口（４１０）内にバリア層（４１４，４１５）をＰＶＤ法により堆積するステップと、ここで、前記バリア層の前記堆積が、チタン層の堆積及びそのチタン層上への窒化チタンの堆積を含み、前記バリア層の厚さが前記接点用開口内に５０ｎｍから２０ｎｍの範囲であり、前記半導体基板の上の前記バリア層のフィールド領域の厚さが７５ｎｍ以上であり、前記接点用開口内のバリア層の厚さが前記フィールド領域の厚さの５％ないし２０％であり、
　（Ｂ）　前記接点用開口（４１０）内のバリア層に接点用金属（４３５）を堆積するステップと、
　（Ｃ）　前記半導体基板から前記接点用金属の部分とバリア層を除去し、前記接点用開口内に接点プラグを形成するステップと、ここで、前記プラグは、前記基板の最上面へ伸び、
　（Ｄ）　前記バリア層をアニールするために、前記プラグを６００℃から７５０℃の温度に加熱するステップと
を有することを特徴とする接点用開口を有する半導体基板に接点を形成する方法。
　　【請求項２】　前記（Ｄ）のステップは、前記接点プラグを高速熱アニールプロセスに５乃至６０秒間さらすステップを含む
ことを特徴とする請求項１記載の方法。
【請求項３】　前記プラグの加熱温度が７５０℃で、前記接点プラグを高速熱アニールプロセスのさらす時間が５秒であることを特徴とする請求項２記載の方法。
【請求項４】　前記プラグの加熱温度が６００℃で、前記接点プラグを高速熱アニールプロセスのさらす時間が６０秒であることを特徴とする請求項２記載の方法。
【請求項５】　前記接触金属の堆積がＣＶＤ法によるタングステンの堆積を含み、ここで、前期ＣＶＤ方においては前記バリア層がフッ素にさらされ、前記バリア層がフッ化チタンを含むことを特徴とする請求項１記載の方法。
【請求項６】　前記バリア層の堆積は、前記誘電体層内に形成され、そのアスペクト比が３：１から５：１の範囲内にある接点用開口内にバリア層を堆積するステップを有することを特徴とする請求項1記載の方法。
【請求項７】　前記（Ｃ）のステップは、化学／機械研磨により前記フィールド領域の厚さから前記接点用金属と前記バリア層を除去するステップを含むことを特徴とする請求項１記載の方法。」
　
（２）本件補正の整理
　本件補正を整理すると以下のとおりである。
［補正事項１］
　本件補正前の請求項１の「ここで、前記バリア層の前記堆積が、チタン層の堆積及びそのチタン層上への窒化チタンの堆積を含み、」の後に「前記バリア層の厚さが前記接点用開口内に５０ｎｍから２０ｎｍの範囲であり、前記半導体基板の上の前記バリア層のフィールド領域の厚さが７５ｎｍ以上であり、前記接点用開口内のバリア層の厚さが前記フィールド領域の厚さの５％ないし２０％であり、」という記載を追加する。
［補正事項２］
　本件補正前の請求項７及び請求項８を削除する。
［補正事項３］
　本件補正前の請求項９の請求項番号を７に繰り上げる。
　
（３）補正の目的の適否及び新規事項追加の有無についての検討
［補正事項１について］
　補正事項１についての補正は、本件補正前の請求項１に記載された発明を特定するために必要な事項である「バリア層」の厚さを限定するものであるから、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものである。
　そして、本願の願書に最初に添付した明細書又は図面（以下、「当初明細書等」という。）には、
「【請求項１】　（Ａ）　半導体基板の一部と、半導体基板に形成された接点用開口（４１０）内にバリア層（４１４，４１５）を堆積するステップと…を有することを特徴とする接点用開口を有する半導体基板に接点を形成する方法。」（特許請求の範囲の請求項１）、
「【請求項８】　前記（Ａ）のステップは、前記接点用開口内に５０ｎｍから２０ｎｍの範囲の厚さのバリア層を形成し、前記半導体基板の上にフィールド領域の厚さが７５ｎｍ以上のバリア層を形成するステップを有することを特徴とする請求項１記載の方法。」（特許請求の範囲の請求項８）、及び
「【請求項９】　前記接点用開口内のバリア層の厚さは、前記フィールド領域の厚さの５％ないし２０％であることを特徴とする請求項８記載の方法。」（特許請求の範囲の請求項９）
と記載されているから、補正事項１についての補正は、当初明細書等に記載した事項の範囲内においてなされたものであり、特許法第１７条の２第３項の規定を満たしている。
［補正事項２について］
　補正事項２についての補正は、特許法第１７条の２第４項第１号に掲げる請求項の削除を目的とするものである。
［補正事項３について］
　補正事項３についての補正は、本件補正前の請求項７及び請求項８の削除に伴って、本件補正前の請求項９の請求項番号を７に繰り上げるものであるから、特許法第１７条の２第４項第４号に掲げる明りょうでない記載の釈明を目的とするものである。
　
　以上のとおり、補正事項１についての補正は、特許法第１７条の２第３項の規定を満たすとともに、同法同条第４項第２号に掲げる特許請求の範囲の減縮を目的とするものであるから、以下では、本件補正後の請求項１に係る発明が同法同条第５項において準用する同法第１２６条第５項に規定された独立特許要件を満たすか否かについて検討する。
　
（４）独立特許要件についての検討
　
（４−１）本件補正後の請求項１に係る発明
　本件補正後の請求項１に係る発明（以下、「本件補正後発明」という。）は、「（１）本件補正の内容」に掲げた特許請求の範囲の請求項１に記載された事項により特定されるとおりのものである。
　
（４−２）刊行物記載の発明
　刊行物：特開平９−４５７６４号公報
　原査定において拒絶の理由に引用され、本願のパリ条約による優先権主張日前に日本国内において頒布された刊行物には、図３及び図５とともに、以下の事項が記載されている。
「【請求項３】半導体基板上に形成された絶縁膜に開口部を形成する工程と、前記開口部の内壁、底面及び前記絶縁膜上に高融点金属を形成する工程と、前記高融点金属と前記シリコン基板の反応により高融点金属シリサイドを形成しない温度領域で少なくとも前記開口部内の前記高融点金属上に導電膜を形成する工程と、ドライエッチングまたは研磨により前記絶縁膜表面の前記導電膜または前記導電膜と高融点金属を除去し開口部内にのみ前記導電膜と前記高融点金属による電極を形成する工程と、その後熱処理によって前記高融点金属の一部を前記シリコン基板と反応させて高融点金属シリサイド膜を形成する工程とを有する半導体装置の製造方法。
【請求項４】高融点金属がチタンであることを特徴とする請求項２または３に記載の半導体装置の製造方法。
【請求項５】導電膜が窒化チタンと前記窒化チタン上に形成されたタングステンからなることを特徴とする請求項２〜４いずれかに記載の半導体装置の製造方法。」（特許請求の範囲の請求項３ないし請求項５）
「スパッタ法でＴｉ…を堆積した場合…Ｔｉ膜…は絶縁膜…上に堆積される膜厚に比べ、開口部…の底部では膜厚は薄くなる。この開口部…の底部に堆積されるＴｉ…の膜厚は、開口部…のアスペクト比が大きくなるに伴い薄くなる。」（００１０段落）
「微細化が進んだ開口部においては、３０ｎｍ程度の充分に厚いＴｉを開口部底部に形成することは困難である。また、一方でＴｉが厚すぎても、接合リークが発生するという課題がある。」（００１１段落）
「【００２８】（実施例２）以下本発明第２の半導体装置の製造方法について図面を参照しながら説明する。
【００２９】図３は本発明の半導体装置の製造方法を説明する工程断面図である。…
【００３０】図３（ａ）に示されるように…シリコン基板１上に絶縁膜４を堆積し、フォトリソグラフィー及びドライエッチング技術を用いて開口部５を形成する。
【００３１】次に、スパッタ法によってチタン（Ｔｉ）６を堆積する（図３（ｂ））。引き続き図３（ｃ）に示すように、スパッタ法によって窒化チタン（ＴｉＮ）７を堆積し、化学気相成長法（ＣＶＤ法）によってタングステン（Ｗ）８を堆積する。
【００３２】ここで、Ｔｉ６、ＴｉＮ７及びＷ８は、Ｔｉ６とシリコン基板１の反応によって単結晶あるいは多結晶のＴｉＳｉ２を形成する温度である約５００℃以下で形成し、ＴｉＳｉ２の形成を防止する。なぜなら、Ｔｉ形成中もしくは形成後に、約５００゜Ｃ以上に加熱されると、Ｔｉ６はシリコン基板１とシリサイド化反応し、ＴｉＳｉ２を形成する。その結果として、ＴｉＳｉ２９の凝集や接合破壊を引き起こすからである。
【００３３】次に、ＴｉＮ７とＷ８による金属電極を形成した後、ハロゲンランプなどによってシリコン基板１を少なくとも５５０℃以上に加熱し、ＴｉＳｉ２９を形成する（図３（ｄ））。ここで、Ｔｉ６とシリコンとの反応は、まず非晶質のＴｉＳｉを形成し、その後シリコン基板１側よりＴｉＳｉ２の成長が始まる。また、その反応は堆積膨張を伴う反応である。したがって、開口部５を金属電極で埋め込んだ後に熱処理を行うと、ＴｉＳｉ２を形成し堆積膨張しようとする力と金属電極で押さえる力が釣り合うところで反応は終了する。このように開口部５の底部のシリコン基板１と接する極薄い範囲のみでＴｉＳｉ２９が形成され、ＴｉＳｉ２の凝集や接合破壊を防止できる。コンタクト抵抗はこのＴｉＳｉ２９とシリコン基板１との界面で決まるため、抵抗低減の為には極薄いＴｉＳｉ２で十分である。
【００３４】最後に、Ｔｉ６、ＴｉＮ７及びＷ８をパターニングして低抵抗かつ接合リークのない半導体装置を得る。」（００２８段落ないし００３４段落）
「【００３６】（実施例３）以下本発明第３の実施例における半導体装置の製造方法について図面を参照しながら説明する。
【００３７】図５は本発明第３の実施例における半導体装置の製造方法を説明する工程断面図である。…
【００３８】図５（ａ）に示されるように…シリコン基板１上に絶縁膜４を堆積し、フォトリソグラフィー及びドライエッチング技術を用いて開口部５を形成する。
【００３９】次に、スパッタ法によってチタン（Ｔｉ）６を堆積する（図５（ｂ））。引き続き、図５（ｃ）に示すようにスパッタ法によって窒化チタン（ＴｉＮ）７を堆積し、化学気相成長法（ＣＶＤ法）によってタングステン（Ｗ）８を堆積する。そして、ドライエッチングあるいは研磨等によって開口部５内部以外の各膜を除去し、Ｔｉ６、ＴｉＮ７及びＷ８よりなる金属電極を形成する。…
【００４０】そして、開口部５内部に金属電極を形成した後、ハロゲンランプなどによってシリコン基板１を少なくとも５５０℃以上に加熱し、ＴｉＳｉ２９を形成する。このようにして、開口部５の底部のシリコン基板１と接する極薄い範囲でＴｉＳｉ２が形成される（図５（ｄ））。
【００４１】最後に、図５（ｅ）に示すように、アルミニウム合金をパターニングして低抵抗かつ接合リークのない半導体装置を得る。
【００４２】以上のように本実施例においても、上記の第２の実施例と同様に開口部５内をＴｉＮ７やＷ８により埋め込んだ後にＴｉＳｉ２９を形成しているため、ＴｉＳｉ２による凝集や接合破壊を防止できる。」（００３６段落ないし００４２段落）
　
　したがって、刊行物には以下の発明（以下、「刊行物発明」という。）が記載されている。
「シリコン基板上に形成された絶縁膜に開口部を形成する工程と、
　前記開口部の内壁、底面及び前記絶縁膜上にスパッタ法によりチタン及び窒化チタンを順次形成する工程と、
　前記開口部内の前記窒化チタン上に導電膜を形成する工程と、
　前記絶縁膜上の前記導電膜、窒化チタン及びチタンを除去し、前記開口部内にのみ前記導電膜、窒化チタン及びチタンによる電極を形成する工程と、
　その後５５０℃以上の熱処理によって前記チタンの一部を前記シリコン基板と反応させてチタンシリサイド膜を形成する工程と
を有する半導体装置の製造方法。」
　
（４−３）対比・判断
　
　本件補正後発明と刊行物発明とを対比する。
（ａ）本件補正後発明は「半導体基板に形成された接点用開口（４１０）」を備え「前記接点用開口内に接点プラグを形成ステップ」を有するとともに「前記プラグは、前記基板の最上面に伸び」ているから、本件補正後発明の「半導体基板」の解釈について検討する。
　当初明細書等には図３とともに「【発明の実施の形態】　図３には本発明により金属接点プラグを形成するステップを表すフローチャートを示す。本発明のプロセスは、ステップ３００で開始される。ステップ３１０においては、接点ホールが基板の誘電体層に形成され、半導体デバイスの能動素子の一部が露出する。次にステップ３２０においては、チタン（Ｔｉ）層が半導体ウェハの露出した表面上にＰＶＤ法により堆積される。ステップ３３０においては、窒化チタン（ＴｉＮ）層が露出したチタン（Ｔｉ）層表面上にＰＶＤ法により堆積される。」（００２３段落）と記載されているように、「基板」と「半導体ウェハ」が区別して用いられており、「接点ホールが基板の誘電体層に形成され」という記載の「基板の誘電体層」という記載を勘案すると、「基板」は「半導体ウェハ」に加えて「誘電体層」をも含む意味で用いられているものと解釈できる。
　さらに、当初明細書等には図４とともに「図４には本発明の方法により形成されたタングステン（Ｗ）製のプラグを具備するアスペクト比の大きな素子を示す。タングステン（Ｗ）プラグ４３０が接点用開口４１０内にＣＶＤ法により形成される。このタングステン（Ｗ）プラグ４３０は、窒化チタン（ＴｉＮ）層４１５とチタン（Ｔｉ）層４１４の上部に形成されたタングステン（Ｗ）層４３５と連続しているものである。」（００２６段落）と記載されており、図４を参酌すると「接点用開口４１０」は「半導体ウェハ」上の「誘電体層４０１」に形成されている。
　以上の点を踏まえると、本件補正後発明は、当初明細書等に記載された「誘電体層」に相当する発明特定事項を備えているのか否かが明らかではないものの、本件補正後発明の「半導体基板」が当初明細書等に記載された「半導体ウェハ」に相当すると解釈すると、本件補正後発明の「接点プラグ」が「半導体ウェハ」内に形成されることとなり、多層配線構造として機能しないことは当業者にとって技術的に明らかであるから、本件補正後発明の「半導体基板」は、実質的に、当初明細書等の「半導体ウェハ」に加えて「誘電体層」をも含む意味で用いられているものと解釈できる。
　したがって、刊行物発明の「シリコン基板上に形成された絶縁膜に」形成された「開口部」は、本件補正後発明の「半導体基板に形成された接点用開口（４１０）」に相当し、刊行物発明の「スパッタ法」が本件補正後発明の「ＰＶＤ法」に相当することも技術的に明らかであるから、刊行物発明の「シリコン基板上に形成された絶縁膜に開口部を形成する工程と、　前記開口部の内壁、底面及び前記絶縁膜上にスパッタ法によりチタン及び窒化チタンを順次形成する工程と、」は、本件補正後発明の「半導体基板の一部と、半導体基板に形成された接点用開口（４１０）内にバリア層（４１４，４１５）をＰＶＤ法により堆積するステップと、ここで、前記バリア層の前記堆積が、チタン層の堆積及びそのチタン層上への窒化チタンの堆積を含み」に相当する。
（ｂ）本件補正後発明では「バリア層の」「堆積が、チタン層の堆積及びそのチタン層上への窒化チタンの堆積を含」むから、刊行物発明の「順次形成」された「チタン及び窒化チタン」は、本件補正後発明の「バリア層」に相当し、また、刊行物発明の「導電膜」は、本件補正後発明の「接点用金属（４３５）」に相当する。
　したがって、刊行物発明の「開口部内の」「窒化チタン上に導電膜を形成する工程と、」は、本件補正後発明の「接点用開口（４１０）内のバリア層に接点用金属（４３５）を堆積するステップと、」に相当する。
（ｃ）刊行物発明の「金属電極」は、本件補正後発明の「接点プラグ」及び「プラグ」に相当し、刊行物発明の「開口部内にのみ」形成された「導電膜、窒化チタン及びチタンによる金属電極」は、「絶縁膜上の」「導電膜、窒化チタン及びチタンを除去し」て形成されたものであるから、「絶縁膜」の上面へ伸びていることは明らかである。
　したがって、上記（ａ）で検討した対応関係も踏まえると、刊行物発明の「絶縁膜上の」「導電膜、窒化チタン及びチタンを除去し、」「開口部内にのみ前記導電膜、窒化チタン及びチタンによる電極を形成する工程と、」は、本件補正後発明の「半導体基板から」「接点用金属の部分とバリア層を除去し、」「接点用開口内に接点プラグを形成するステップと、ここで、前記プラグは、前記基板の最上面へ伸び、」に相当する。
（ｄ）刊行物発明の「半導体装置の製造方法」は、「シリコン基板上」の「絶縁膜」に形成された「開口部」に「金属電極」を形成する方法であるから、上記（ａ）及び（ｃ）で検討した対応関係も踏まえると、本件補正後発明の「接点用開口を有する半導体基板に接点を形成する方法」に相当する。
　
　したがって、本件補正後発明と刊行物発明は、
「半導体基板の一部と、半導体基板に形成された接点用開口内にバリア層をＰＶＤ法により堆積するステップと、ここで、前記バリア層の前記堆積が、チタン層の堆積及びそのチタン層上への窒化チタンの堆積を含み、
　前記接点用開口内のバリア層に接点用金属を堆積するステップと、
　前記半導体基板から前記接点用金属の部分とバリア層を除去し、前記接点用開口内に接点プラグを形成するステップと、ここで、前記プラグは、前記基板の最上面へ伸び、
を有することを特徴とする接点用開口を有する半導体基板に接点を形成する方法。」
である点で一致し、以下の点で相違する。
［相違点１］
　本件補正後発明は「バリア層の厚さが」「接点用開口内に５０ｎｍから２０ｎｍの範囲であり、」「半導体基板の上の前記バリア層のフィールド領域の厚さが７５ｎｍ以上であり、前記接点用開口内のバリア層の厚さが前記フィールド領域の厚さの５％ないし２０％であ」るのに対して、刊行物発明では「チタン及び窒化チタン」の厚さが明らかでない点。
［相違点２］
　本件補正後発明は「バリア層をアニールするために、」「プラグを６００℃から７５０℃の温度に加熱するステップ」を備えているのに対して、刊行物発明は「５５０℃以上の熱処理によって」「チタンの一部を」「シリコン基板と反応させてチタンシリサイド膜を形成する工程」を備えている点。
　
　上記相違点について検討する。
［相違点１について］
　刊行物には「スパッタ法でＴｉ…を堆積した場合…Ｔｉ膜…は絶縁膜…上に堆積される膜厚に比べ、開口部…の底部では膜厚は薄くなる。この開口部…の底部に堆積されるＴｉ…の膜厚は、開口部…のアスペクト比が大きくなるに伴い薄くなる。」（００１０段落）と記載されているから、刊行物発明の「開口部の内壁、底面及び」「絶縁膜上にスパッタ法により」「順次形成」された「チタン及び窒化チタン」についても、その膜厚は「開口部」のアスペクト比が大きくなるに伴い「絶縁膜上」よりも「開口部の内壁、底面」の方が薄くなることは明らかである。
　また、刊行物には「微細化が進んだ開口部においては、３０ｎｍ程度の充分に厚いＴｉを開口部底部に形成することは困難である。また、一方でＴｉが厚すぎても、接合リークが発生するという課題がある。」（００１１段落）と開口部底部のＴｉ膜が厚すぎると接合リークが発生することが記載されている。
　上記の点を踏まえると、刊行物発明において接合リーク等の不具合の発生を防止するために、「開口部の内壁、底面」に「順次形成」される「チタン及び窒化チタン」の厚さを「３０ｎｍ程度」付近の「５０ｎｍから２０ｎｍの範囲」にするとともに、「絶縁膜上」に「順次形成」される「チタン及び窒化チタン」の厚さを「開口部」のアスペクト比を適宜定めることにより「７５ｎｍ以上」とし、これによって「開口部の内壁、底面」に「順次形成」される「チタン及び窒化チタン」の厚さが、「絶縁膜上」に「順次形成」される「チタン及び窒化チタン」の厚さの「５％ないし２０％」となるようにすることは、当業者が容易になし得たことである。
［相違点２について］
　本件補正後発明の「バリア層をアニールするために、」「プラグを６００℃から７５０℃の温度に加熱するステップ」において、いかなる根拠に基づいて加熱の温度を「６００℃から７５０℃」とするのかを検討する。
　当初明細書等には図３とともに「図３のステップ３６０にしたがって高速熱アニール処理が施される。このアニールプロセスの処理時間と温度は、従来の高速熱アニール（ＲＴＡ）プロセスに従うものである。本発明の一実施例においては、この高速熱アニールは、温度が６００℃〜７００℃の範囲でその加熱時間は５秒〜６０秒の間である。」（００２９段落）と、「温度が６００℃〜７００℃の範囲」の根拠が「従来の高速熱アニール（ＲＴＡ）プロセスに従うものである」ことが記載されており、「従来の高速熱アニール（ＲＴＡ）プロセス」については、「窒化チタン（ＴｉＮ）層…内の小さなピンホールをシールするために…ＲＴＡはチタン／誘電体の界面…に硅化チタン（ＴｉＳｉｘ）が形成されるという非常に好ましい効果を有する。硅化チタンが存在することにより接点用ウィンドウ…内での接触抵抗を改善することは知られている。」（００１６段落）と記載されている。（ただし、「チタン／誘電体の界面」は「チタン／半導体ウェハの界面」等の誤記と認められる。）
　したがって、本件補正後発明の「バリア層をアニールするために、」「プラグを６００℃から７５０℃の温度に加熱するステップ」において、加熱の温度を「６００℃から７５０℃」とする根拠は、「接点プラグ」の底部に「硅化チタン（ＴｉＳｉｘ）が形成される」ようにすることにあると認められる。
　一方、刊行物発明の「熱処理」の温度を「５５０℃以上」とする根拠は「開口部」の「底面」において「チタンの一部を」「シリコン基板と反応させてチタンシリサイド膜を形成する」ことにあるから、刊行物発明と本件補正後発明は、同じ根拠に基づいてそれぞれ「加熱」及び「熱処理」をしているものと認められ、温度範囲も「６００℃から７５０℃」の範囲で一致している。
　また、同一の根拠や観点に基づく熱処理条件の最適化であっても、昇温時や降温時の温度プロファイルや加熱時間等の条件の違いによって最適化後の温度範囲に差違が生じることは当業者にとって明らかな技術的事項であるから、このことも併せて判断すると、刊行物発明において「開口部」の「底面」における「チタンの一部を」「シリコン基板と反応させてチタンシリサイド膜を形成する」際の温度範囲を昇温時や降温時の温度プロファイルや加熱時間等の条件に応じて適宜定めることは、当業者が容易になし得たことである。
　
　したがって、本件補正後発明は、刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
（５）むすび
　以上のとおり、補正事項１についての補正は、特許法第１７条の２第３項の規定を満たすとともに、同法同条第４項第２号に掲げる特許請求の範囲の減縮を目的とするものであるが、本件補正後発明は、同法第２９条第２項の規定により、その特許出願の際独立して特許を受けることができないから、適法でない補正事項１についての補正を含む本件補正は、同法第１７条の２第５項において準用する同法第１２６条第５項の規定を満たさず、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下されるべきものである。
　
（６）「（２）本件補正の整理」とは異なる観点からの検討
　さらに「（１）本件補正の内容」は「（２）本件補正の整理」とは異なる観点から整理することもできるため、以下では「（１）本件補正の内容」を「（２）本件補正の整理」とは異なる観点から整理した上で本件補正の適否を検討する。
　
（６−１）本件補正の整理
　本件補正を「（２）本件補正の整理」とは異なる観点から整理すると以下のとおりである。
［補正事項Ａ］
　本件補正前の請求項１及び請求項７を削除する。
［補正事項Ｂ］
　本件補正前の引用形式で記載された請求項８を独立形式による記載とした上で本件補正後の請求項１とする。
［補正事項Ｃ］
　本件補正前の請求項９の請求項番号を７に繰り上げる。
　
（６−２）補正の目的の適否及び新規事項追加の有無についての検討
［補正事項Ａについて］
　補正事項Ａについての補正は、特許法第１７条の２第４項第１号に掲げる請求項の削除を目的とするものである。
［補正事項Ｂについて］
　補正事項Ｂについての補正は、本件補正前の請求項１及び請求項７の削除に伴って、引用形式で記載された本件補正前の請求項８を独立形式による記載とした上で本件補正後の請求項１とするものである。
　しかしながら、引用形式で記載された本件補正後の請求項２ないし請求項６について検討すると、本件補正前においては、請求項８を引用する請求項は存在しないにもかかわらず、本件補正後においては、本件補正前の請求項８である請求項１を請求項２、請求項５及び請求項６が引用し、さらに、請求項２を請求項３及び請求項４が引用しているから、補正事項Ｂについての補正は、本件補正後の引用形式で記載された請求項２ないし請求項６を新たに追加する補正であって、特許法第１７条の２第４項各号に掲げるいずれの事項を目的とするものでもない。
［補正事項Ｃについて］
　補正事項Ｃについての補正は、本件補正前の請求項９の請求項番号を７に繰り上げるものである。
　しかしながら、引用形式で記載された本件補正後の請求項７について検討すると、本件補正前においては、請求項８を引用する請求項は存在しないにもかかわらず、本件補正後においては、本件補正前の請求項８である請求項１を請求項７が引用しているから、補正事項Ｃについての補正は、本件補正後の引用形式で記載された請求項７を新たに追加する補正であって、特許法第１７条の２第４項各号に掲げるいずれの事項を目的とするものでもない。
　
（６−３）むすび
　以上のとおり、補正事項Ｂ及び補正事項Ｃについての補正は、本件補正後の引用形式で記載された請求項２ないし請求項７を新たに追加する補正であって、特許法第１７条の２第４項各号に掲げるいずれの事項を目的とするものでもないから、適法でない補正事項Ｂ及び補正事項Ｃについての補正を含む本件補正は、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下されるべきものである。
　
３．本願発明
　平成１６年８月１９日付けの手続補正は、上記のとおり「（２）本件補正の整理」及び「（６−１）本件補正の整理」に記載されたいずれの観点に基づいて検討した場合においても却下されたので、本願の請求項１ないし請求項９に係る発明は、平成１６年１月３０日付け手続補正書により補正された特許請求の範囲の請求項１ないし請求項９に記載された事項により特定されるとおりのものであって、その請求項１に係る発明（以下、「本願発明」という。）は、以下のとおりのものである。
「【請求項１】　（Ａ）　半導体基板の一部と、半導体基板に形成された接点用開口（４１０）内にバリア層（４１４，４１５）をＰＶＤ法により堆積するステップと、ここで、前記バリア層の前記堆積が、チタン層の堆積及びそのチタン層上への窒化チタンの堆積を含み、
　（Ｂ）　前記接点用開口（４１０）内のバリア層に接点用金属（４３５）を堆積するステップと、
　（Ｃ）　前記半導体基板から前記接点用金属の部分とバリア層を除去し、前記接点用開口内に接点プラグを形成するステップと、ここで、前記プラグは、前記基板の最上面へ伸び、
　（Ｄ）　前記バリア層をアニールするために、前記プラグを６００℃から７５０℃の温度に加熱するステップと
を有することを特徴とする接点用開口を有する半導体基板に接点を形成する方法。」
　
４．刊行物記載の発明
　刊行物：特開平９−４５７６４号公報
　原査定において拒絶の理由に引用され、本願のパリ条約による優先権主張日前に日本国内において頒布された刊行物には「２．［理由］（４）（４−２）」に記載されたとおりの事項及び刊行物発明が記載されている。
　
５．対比・判断
　
　本願発明と刊行物発明とを対比する。
（ａ）本願発明は「半導体基板に形成された接点用開口（４１０）」を備え「前記接点用開口内に接点プラグを形成ステップ」を有するとともに「前記プラグは、前記基板の最上面に伸び」ているから、本願発明の「半導体基板」の解釈について検討する。
　当初明細書等には図３とともに「【発明の実施の形態】　図３には本発明により金属接点プラグを形成するステップを表すフローチャートを示す。本発明のプロセスは、ステップ３００で開始される。ステップ３１０においては、接点ホールが基板の誘電体層に形成され、半導体デバイスの能動素子の一部が露出する。次にステップ３２０においては、チタン（Ｔｉ）層が半導体ウェハの露出した表面上にＰＶＤ法により堆積される。ステップ３３０においては、窒化チタン（ＴｉＮ）層が露出したチタン（Ｔｉ）層表面上にＰＶＤ法により堆積される。」（００２３段落）と記載されているように、「基板」と「半導体ウェハ」が区別して用いられており、「接点ホールが基板の誘電体層に形成され」という記載の「基板の誘電体層」という記載を勘案すると、「基板」は「半導体ウェハ」に加えて「誘電体層」をも含む意味で用いられているものと解釈できる。
　さらに、当初明細書等には図４とともに「図４には本発明の方法により形成されたタングステン（Ｗ）製のプラグを具備するアスペクト比の大きな素子を示す。タングステン（Ｗ）プラグ４３０が接点用開口４１０内にＣＶＤ法により形成される。このタングステン（Ｗ）プラグ４３０は、窒化チタン（ＴｉＮ）層４１５とチタン（Ｔｉ）層４１４の上部に形成されたタングステン（Ｗ）層４３５と連続しているものである。」（００２６段落）と記載されており、図４を参酌すると「接点用開口４１０」は「半導体ウェハ」上の「誘電体層４０１」に形成されている。
　以上の点を踏まえると、本願発明は、当初明細書等に記載された「誘電体層」に相当する発明特定事項を備えているのか否かが明らかではないものの、本願発明の「半導体基板」が当初明細書等に記載された「半導体ウェハ」に相当すると解釈すると、本願発明の「接点プラグ」が「半導体ウェハ」内に形成されることとなり、多層配線構造として機能しないことは当業者にとって技術的に明らかであるから、本願発明の「半導体基板」は、実質的に、当初明細書等の「半導体ウェハ」に加えて「誘電体層」をも含む意味で用いられているものと解釈できる。
　したがって、刊行物発明の「シリコン基板上に形成された絶縁膜に」形成された「開口部」は、本願発明の「半導体基板に形成された接点用開口（４１０）」に相当し、刊行物発明の「スパッタ法」が本願発明の「ＰＶＤ法」に相当することも技術的に明らかであるから、刊行物発明の「シリコン基板上に形成された絶縁膜に開口部を形成する工程と、　前記開口部の内壁、底面及び前記絶縁膜上にスパッタ法によりチタン及び窒化チタンを順次形成する工程と、」は、本願発明の「半導体基板の一部と、半導体基板に形成された接点用開口（４１０）内にバリア層（４１４，４１５）をＰＶＤ法により堆積するステップと、ここで、前記バリア層の前記堆積が、チタン層の堆積及びそのチタン層上への窒化チタンの堆積を含み」に相当する。
（ｂ）本願発明では「バリア層の」「堆積が、チタン層の堆積及びそのチタン層上への窒化チタンの堆積を含」むから、刊行物発明の「順次形成」された「チタン及び窒化チタン」は、本願発明の「バリア層」に相当し、また、刊行物発明の「導電膜」は、本願発明の「接点用金属（４３５）」に相当する。
　したがって、刊行物発明の「開口部内の」「窒化チタン上に導電膜を形成する工程と、」は、本願発明の「接点用開口（４１０）内のバリア層に接点用金属（４３５）を堆積するステップと、」に相当する。
（ｃ）刊行物発明の「金属電極」は、本願発明の「接点プラグ」及び「プラグ」に相当し、刊行物発明の「開口部内にのみ」形成された「導電膜、窒化チタン及びチタンによる金属電極」は、「絶縁膜上の」「導電膜、窒化チタン及びチタンを除去し」て形成されたものであるから、「絶縁膜」の上面へ伸びていることは明らかである。
　したがって、上記（ａ）で検討した対応関係も踏まえると、刊行物発明の「絶縁膜上の」「導電膜、窒化チタン及びチタンを除去し、」「開口部内にのみ前記導電膜、窒化チタン及びチタンによる電極を形成する工程と、」は、本願発明の「半導体基板から」「接点用金属の部分とバリア層を除去し、」「接点用開口内に接点プラグを形成するステップと、ここで、前記プラグは、前記基板の最上面へ伸び、」に相当する。
（ｄ）刊行物発明の「半導体装置の製造方法」は、「シリコン基板上」の「絶縁膜」に形成された「開口部」に「金属電極」を形成する方法であるから、上記（ａ）及び（ｃ）で検討した対応関係も踏まえると、本願発明の「接点用開口を有する半導体基板に接点を形成する方法」に相当する。
　
　したがって、本願発明と刊行物発明は、
「半導体基板の一部と、半導体基板に形成された接点用開口内にバリア層をＰＶＤ法により堆積するステップと、ここで、前記バリア層の前記堆積が、チタン層の堆積及びそのチタン層上への窒化チタンの堆積を含み、
　前記接点用開口内のバリア層に接点用金属を堆積するステップと、
　前記半導体基板から前記接点用金属の部分とバリア層を除去し、前記接点用開口内に接点プラグを形成するステップと、ここで、前記プラグは、前記基板の最上面へ伸び、
を有することを特徴とする接点用開口を有する半導体基板に接点を形成する方法。」
である点で一致し、以下の点で相違する。
［相違点］
　本願発明は「バリア層をアニールするために、」「プラグを６００℃から７５０℃の温度に加熱するステップ」を備えているのに対して、刊行物発明は「５５０℃以上の熱処理によって」「チタンの一部を」「シリコン基板と反応させてチタンシリサイド膜を形成する工程」を備えている点。
　
　上記相違点について検討する。
　本願発明の「バリア層をアニールするために、」「プラグを６００℃から７５０℃の温度に加熱するステップ」において、いかなる根拠に基づいて加熱の温度を「６００℃から７５０℃」とするのかを検討する。
　当初明細書等には図３とともに「図３のステップ３６０にしたがって高速熱アニール処理が施される。このアニールプロセスの処理時間と温度は、従来の高速熱アニール（ＲＴＡ）プロセスに従うものである。本発明の一実施例においては、この高速熱アニールは、温度が６００℃〜７００℃の範囲でその加熱時間は５秒〜６０秒の間である。」（００２９段落）と、「温度が６００℃〜７００℃の範囲」の根拠が「従来の高速熱アニール（ＲＴＡ）プロセスに従うものである」ことが記載されており、「従来の高速熱アニール（ＲＴＡ）プロセス」については、「窒化チタン（ＴｉＮ）層…内の小さなピンホールをシールするために…ＲＴＡはチタン／誘電体の界面…に硅化チタン（ＴｉＳｉｘ）が形成されるという非常に好ましい効果を有する。硅化チタンが存在することにより接点用ウィンドウ…内での接触抵抗を改善することは知られている。」（００１６段落）と記載されている。（ただし、「チタン／誘電体の界面」は「チタン／半導体ウェハの界面」等の誤記と認められる。）
　したがって、本願発明の「バリア層をアニールするために、」「プラグを６００℃から７５０℃の温度に加熱するステップ」において、加熱の温度を「６００℃から７５０℃」とする根拠は、「接点プラグ」の底部に「硅化チタン（ＴｉＳｉｘ）が形成される」ようにすることにあると認められる。
　一方、刊行物発明の「熱処理」の温度を「５５０℃以上」とする根拠は「開口部」の「底面」において「チタンの一部を」「シリコン基板と反応させてチタンシリサイド膜を形成する」ことにあるから、刊行物発明と本願発明は、同じ根拠に基づいてそれぞれ「加熱」及び「熱処理」をしているものと認められ、温度範囲も「６００℃から７５０℃」の範囲で一致している。
　また、同一の根拠や観点に基づく熱処理条件の最適化であっても、昇温時や降温時の温度プロファイルや加熱時間等の条件の違いによって最適化後の温度範囲に差違が生じることは当業者にとって明らかな技術的事項であるから、このことも併せて判断すると、刊行物発明において「開口部」の「底面」における「チタンの一部を」「シリコン基板と反応させてチタンシリサイド膜を形成する」際の温度範囲を昇温時や降温時の温度プロファイルや加熱時間等の条件に応じて適宜定めることは、当業者が容易になし得たことである。
　
　したがって、本願発明は、刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
６．むすび
　以上のとおりであるから、本願は、他の請求項に係る発明について検討するまでもなく、特許法第２９条第２項の規定により特許を受けることができず、拒絶されるべきものである。
　よって、結論のとおり審決する。