【事件の表示】
　平成　９年特許願第　８３０５０号「クロック供給回路及びそれを利用した集積回路装置」拒絶査定不服審判事件〔平成１０年１０月２３日出願公開、特開平１０−２８３０５９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は，平成９年４月１日の出願であって，平成１８年４月２８日付けの拒絶の理由の通知に対して，同年７月１３日付けで意見書及び手続補正書が提出されたが，同年１２月２６日付けで拒絶をすべき旨の査定をされ，これに対し，平成１９年２月８日に拒絶査定不服審判の請求がなされるとともに，同年３月７日付で手続補正がなされたものである。
　
２．本願発明
　本願の請求項１に係る発明（以下「本願発明」という。）は，平成１９年３月７日付手続補正書の特許請求の範囲の請求項１に記載された事項により特定される，以下のとおりのものである。
　
「それぞれ異なる位置に配置される複数の被制御回路にクロックを供給するクロック供給回路において、
　前記複数の被制御回路に沿って設けられた往復配線と、
　前記複数の被制御回路に沿って設けられた内部クロック供給配線と、
　前記往復配線の往路配線にＨレベルまたはＬレベルの期間が前記往復配線を伝播する時間よりも長い第一のクロックを出力し、前記内部クロック供給配線に前記第一のクロックよりも周期が短い第二のクロックを出力するメインクロック駆動回路と、
　前記被制御回路の近傍にそれぞれ配置され、前記第一のクロックが前記往復配線の往路配線を伝播してきたフォワードクロックと前記往復配線の復路配線を伝播してきたバッククロックとが与えられ、更に、前記内部クロック供給配線を伝播してきた第二のクロックが与えられ、前記フォワードクロックとバッククロックの中間の位相に前記与えられた第二のクロックの位相を合わせて生成したローカルクロックを、それぞれ対応する被制御回路に供給する複数のローカルクロック駆動回路と
を有することを特徴するクロック供給回路。」
　
３．引用例の記載
（１）引用例
　原査定の拒絶の理由に引用された特開平５−２６８２０６号公報 （平成５年１０月１５日出願公開。以下「引用例」という。）には，図面とともに次の事項が記載されている。
　
「【００１２】
【課題を解決するための手段】図１の（ａ）に本発明の同期制御信号供給方式の原理構成が示される。同図に示すように、本発明の同期制御信号供給方式は、高速で動作するディジタルシステムを構成する各回路ブロックＢ１〜Ｂｎに対して同期制御信号Ｓを供給する場合に、該同期制御信号を前記各回路ブロックに対してそれぞれ伝送するように一筆書きの経路で配設された往路用配線Ｗ１および該往路用配線の終端部で折り返されて該往路用配線と並行するように反対方向に配設された復路用配線Ｗ２と前記各回路ブロックとの間にそれぞれスキュー調整回路ＳＱ１〜ＳＱｎを設け、前記同期制御信号が前記往路用配線を伝播した時に生じる位相のずれと該同期制御信号が該往路用配線の終端部で折り返されて前記復路用配線を伝播した時に生じる位相のずれとの平均値を指示する基準タイミング情報を生成し、該生成した基準タイミング情報に基づいて前記同期制御信号の周波数をそれぞれ対応する回路ブロックに適合するように設定して供給するようにしたことを特徴とする。
【００１３】
【作用】往路用配線Ｗ１と復路用配線Ｗ２を伝播する同期制御信号（例えばクロック信号）は、それぞれの配線を伝搬する過程で伝送線路とスキュー調整回路ＳＱ１〜ＳＱｎの負荷による遅延を受けながら伝搬する。図１の（ｂ）には往路（Ｗ１）の同期制御信号と復路（Ｗ２）の同期制御信号の伝送線路上のＸ点，Ｙ点およびＺ点での信号波形が示される。
【００１４】同図に示すように、往路（Ｗ１）の同期制御信号がＸ点からＺ点まで伝搬する時間はＴａであり、また、復路（Ｗ２）の同期制御信号がＺ点からＸ点まで伝搬する時間もＴａである。一方、Ｙ点に注目してみると、往路（Ｗ１）の同期制御信号がＸ点からＹ点まで伝搬する時間はΔｔＡ、Ｙ点からＺ点まで伝搬する時間はΔｔＢである。ここで、（ΔｔＡ＋ΔｔＢ）は、同期制御信号がＸ点からＺ点まで伝搬するタイミングに相当するので、これはＴａと等しい。すなわち、往路（Ｗ１）のＸ点からＺ点の全ての領域で（ΔｔＡ＋ΔｔＢ）はＴａと等しく、一定である。
【００１５】同様に復路（Ｗ２）についても、復路（Ｗ２）の同期制御信号がＺ点からＹ点まで伝搬する時間はΔｔＢ、Ｙ点からＸ点まで伝搬する時間はΔｔＡであり、結局、復路（Ｗ２）のＺ点からＸ点の全ての領域で（ΔｔＢ＋ΔｔＡ）はＴａと等しくなり、しかも一定である。ここで、図１の（ｂ）からも容易に推察できるように、Ｘ点からＺ点の全ての領域で往路（Ｗ１）の同期制御信号と復路（Ｗ２）の同期制御信号のエッジの位置の中間の位置、すなわち時刻Ｔａ’は変わらない（つまり一定である）ことが分かる。そしてこの時刻は、Ｘ点における往路（Ｗ１）の同期制御信号のタイミングから時間Ｔａだけ遅れた時刻に等しい。
【００１６】従って、往路（Ｗ１）の同期制御信号と復路（Ｗ２）の同期制御信号の中間位置、すなわちＴａ’の時刻を求めることで、同期制御信号の伝送線路による遅延の影響を受けずにどの場所でも同じタイミング（つまりＴａ’）を検出することができる。つまり、この方法で検出されたタイミング（基準タイミング情報）に基づき各回路ブロックＢ１〜Ｂｎに必要な周波数の同期制御信号を発生すれば、当該同期制御信号は、各回路ブロック間でスキューの殆ど無い信号となる。
【００１７】これによって、スキュー低減のための調整作業が容易となり、またスキュー調整の自動化への対応が可能になる。なお、本発明の他の構成上の特徴および作用の詳細については、添付図面を参照しつつ以下に記述される実施例を用いて説明する。
【００１８】
【実施例】図２には本発明の同期制御信号供給方式が適用されるシステムの一構成例が示される。以下、図１の（ａ）に示した原理構成図の説明を補足する形で行う。なお、図２において、図１に示される符号と同じ符号は同一の構成要素を表しており、その説明については省略する。
【００１９】同図において、Ｍ１〜Ｍｎはそれぞれ回路基板上に形成された集積回路の形態を持つ回路モジュールを示し、各回路モジュールには、回路ブロックＢ１〜Ｂｎと本発明の特徴をなすスキュー調整回路ＳＱ１〜ＳＱｎが含まれている。また、本実施例では同期制御信号として２種類の信号、すなわちタイミング情報を持つクロック信号ＣＫと位相情報を持つ位相制御信号ＰＣ、が用いられている。
【００２０】クロック信号ＣＫは、駆動能力の大きなバッファ１１を用いて各回路モジュールＭ１〜Ｍｎ内のスキュー調整回路ＳＱ１〜ＳＱｎに供給される。この場合、後述するように、各スキュー調整回路ＳＱ１〜ＳＱｎに入力される時点でのクロック信号ＣＫの各位相は、それぞれ揃っていなくても（つまり不一致でも）構わない。
【００２１】一方、位相制御信号ＰＣは、クロック信号ＣＫに比して十分に低い周波数を有しており、例えば図１の（ｂ）に示したように、信号の立ち下がりエッジに位相情報を持たせている。位相制御信号ＰＣとして周波数の低い信号を使うのは、もし周波数の高い信号を使用した場合には往路（Ｗ１）と復路（Ｗ２）の２つの同期制御信号Ａ，Ｂの位相の遅進関係（前後関係）が１周期以上違ってしまう場合も起こり得るため、これを防止する観点からである。
【００２２】往路用配線Ｗ１と復路用配線Ｗ２については、前述したように互いに対向して並行するように配設されている。この場合、往路（Ｗ１）と復路（Ｗ２）の信号線路は、途中つながっている負荷を含めて電気的に等価な特性を有している。これに関連して、クロック信号ＣＫの往路の終端部１２では信号ラインの特性インピーダンスに応じて適宜終端処理が施され、同様に、位相制御信号ＰＣの復路の終端部１３でも信号ラインの特性インピーダンスに応じて適宜終端処理が施される。
【００２３】なお、１０はクロック信号ＣＫの発生源、ＲＳは各スキュー調整回路ＳＱ１〜ＳＱｎ内のカウンタ（後述）の値をクリアするためのリセット信号を示す。図３にはスキュー調整回路ＳＱｉの一構成例が示される。同図において、２０，２３はそれぞれ往路（Ｗ１）および復路（Ｗ２）からの同期制御信号（位相情報を持つ制御信号）Ａ，Ｂに応答するバッファを示し、該バッファは同等の回路構成で、交流的に同じ特性を有している。２１はバッファ２０を介して入力された往路の位相制御信号Ａに対しカウンタ２６のカウント値に応じた遅延量を与える可変遅延回路、２２は可変遅延回路２１の出力信号に対して同じくカウンタ２６のカウント値に応じた遅延量を与える可変遅延回路を示し、両者は同じ回路構成を有している。２４は可変遅延回路２２の出力を反転した信号とバッファ２３を介して入力された復路の位相制御信号Ｂとに応答するアンドゲート、２５はアンドゲート２４の出力が“Ｈ”レベルを指示した時に方形波を発振する発振器を示し、該発振器の出力（方形波信号）はカウンタ２６に入力される。カウンタ２６は、リセット信号ＲＳに応答してその内容をクリアした後、発振器２５から出力される方形波をカウントする。また、２７は可変遅延回路２１の出力に基づいてクロック信号ＣＫの周波数を対応する回路ブロックに必要な周波数に設定するための位相固定閉ループ（ＰＬＬ）回路を示す。
【００２４】上述したように２つの可変遅延回路２１，２２は同じ回路構成を有しているので、往路の位相制御信号Ａはこの２段の可変遅延回路を通過することにより、カウンタ２６の設定値（つまりカウント値）の２倍に相当する遅延を受ける。これによって、１段目の可変遅延回路２１の出力に応答するＰＬＬ回路２７は、検出した基準タイミングに同期するようにクロック信号ＣＫを位相制御し、内部の回路ブロックで使用するクロック信号を生成する。
【００２５】次に、本実施例の回路の動作について説明する。スキュー調整回路ＳＱｉにリセット信号ＲＳが入力されると、カウンタ２６の値がリセットされ、それによって内部発振器２５の出力（方形波）のカウント動作が開始される。このカウンタ２６のカウント値に応じて往路の位相制御信号Ａ（同期制御信号）に遅延が加えられ、２段構成の可変遅延回路２１，２２を通過した信号と復路の位相制御信号Ｂ（同期制御信号）の位相差が論理回路（アンドゲート２４）で比較される。この比較結果に基づき、可変遅延回路２２の出力信号の位相が復路の位相制御信号Ｂの位相に比べて進んでいる限り、アンドゲート２４の出力は“Ｈ”レベルとなり、発振器２５の発振動作が維持される。これによってカウンタ２６のカウントは進み、それによって可変遅延回路２１，２２で生成される遅延量は増加する。
【００２６】可変遅延回路２２の出力信号と復路の位相制御信号Ｂの位相差が無くなれば、アンドゲート２４の出力は“Ｌ”レベルとなり、それによって発振器２５の発振動作が停止され、カウンタ２６のカウントは停止する。この時、１段目の可変遅延回路２１の出力は、往路（Ｗ１）と復路（Ｗ２）の中間位置を指示する情報、すなわち図１の原理構成で説明したＴａ’のタイミングを指示する情報、を生成することになる。このタイミング情報はＰＬＬ回路２７に入力され、それによって当該タイミングに同期するようにクロック信号ＣＫが位相制御され、対応する内部の回路ブロックで使用するクロック信号が生成される。
【００２７】このように本実施例の方式によれば、各回路ブロックＢｉに対応して設けられたスキュー調整回路ＳＱｉにおいて、往路（Ｗ１）と復路（Ｗ２）の同期制御信号Ａ，Ｂを基にして検出した基準タイミング情報に基づき各回路ブロックＢｉに必要な周波数のクロック信号を生成するようにしているので、クロック信号ＣＫは各回路ブロック間でスキューの殆ど無い信号となる。この結果、スキュー低減のための調整作業が容易となり、また、スキュー調整の自動化への対応が可能になる。」（第３頁第４欄第３行目〜第５頁第７欄第２６行目）
　
　上記【００１９】及び図２の記載を参照すると，回路ブロックＢ１〜Ｂｎは，往路用配線Ｗ１及び復路用配線Ｗ２に沿ってそれぞれ異なる位置に配置されているといえる。また，上記【００２０】，【００２２】，【００２３】及び図２の記載を参照すると，クロック信号ＣＫは，発生源１０から往路用配線Ｗ１及び復路用配線Ｗ２とは別の配線に出力され，クロック信号ＣＫを供給するスキュー調整回路ＳＱ１〜ＳＱｎを経由して終端部１２まで伝搬しているといえる。
　
　以上の記載によれば，引用例には，次の発明（以下「引用発明」という。）が記載されている。
　
「それぞれ回路基板上に形成された集積回路の形態を持つ回路モジュールＭ１〜Ｍｎには，回路ブロックＢ１〜Ｂｎとスキュー調整回路ＳＱ１〜ＳＱｎが含まれ，
　往路用配線Ｗ１及び往路用配線Ｗ１の終端部で折り返されて往路用配線Ｗ１と互いに対向して並行するように配設された復路用配線Ｗ２と各回路ブロックＢ１〜Ｂｎとの間にそれぞれスキュー調整回路ＳＱ１〜ＳＱｎを設け，
　回路ブロックＢ１〜Ｂｎは，往路用配線Ｗ１及び復路用配線Ｗ２に沿ってそれぞれ異なる位置に配置され，
　クロック信号ＣＫは，発生源１０から往路用配線Ｗ１及び復路用配線Ｗ２とは別の配線に出力され，クロック信号ＣＫを供給するスキュー調整回路ＳＱ１〜ＳＱｎを経由して終端部１２まで伝搬し，
　位相制御信号ＰＣは，クロック信号ＣＫに比して十分に低い周波数を有しており，信号の立ち下がりエッジに位相情報を持たせ，位相制御信号ＰＣとして周波数の低い信号を使うのは，もし周波数の高い信号を使用した場合には往路用配線Ｗ１の位相制御信号Ａ及び復路用配線Ｗ２の位相制御信号Ｂの位相の遅進関係（前後関係）が１周期以上違ってしまう場合も起こり得るため，これを防止する観点からであり，
　スキュー調整回路ＳＱ１〜ＳＱｎにおいて，
　バッファ２０，２３は，それぞれ往路用配線Ｗ１及び復路用配線Ｗ２からの位相制御信号Ａ及び位相制御信号Ｂに応答し，
　位相制御信号ＰＣが往路用配線Ｗ１を伝播した時に生じる位相のずれと位相制御信号ＰＣが往路用配線Ｗ１の終端部で折り返されて復路用配線Ｗ２を伝播した時に生じる位相のずれとの平均値を指示する基準タイミング情報（Ｔａ’）を生成し，該生成した基準タイミング情報（Ｔａ’）に同期するようにクロック信号ＣＫが位相制御され，対応する回路ブロックＢ１〜Ｂｎで使用するクロック信号が生成され，当該クロック信号をそれぞれ対応する回路ブロックＢ１〜Ｂｎに供給する
同期制御信号供給方式。」
　
４．対比
　本願発明と引用発明を対比する。
　引用発明の「回路ブロックＢ１〜Ｂｎ」は，本願発明の「複数の被制御回路」に相当し，引用発明の「回路ブロックＢ１〜Ｂｎ」は，それぞれ異なる位置に配置されている。また，引用発明の「同期制御信号」は，本願発明の「クロック」に相当する。さらに，引用発明の「同期制御信号供給方式」において，「回路ブロックＢ１〜Ｂｎ」に「同期制御信号」が供給されていることは明らかである。したがって，引用発明は，本願発明の「それぞれ異なる位置に配置される複数の被制御回路にクロックを供給するクロック供給回路」に相当する構成を有しているといえる。
　引用発明において，回路ブロックＢ１〜Ｂｎは往路用配線Ｗ１及び復路用配線Ｗ２に沿ってそれぞれ異なる位置に配置されていることから，「往路用配線Ｗ１」及び「復路用配線Ｗ２」は，本願発明の「前記複数の被制御回路に沿って設けられた往復配線」に相当する。また，引用発明の「クロック信号ＣＫ」は，本願発明の「内部クロック」に相当するものであるから，引用発明の「クロック信号ＣＫ」に係る「別の配線」は，本願発明の「内部クロック供給配線」に相当する。
　引用発明の「位相制御信号ＰＣ」は，本願発明の「第一のクロック」に相当する。また，引用発明において，位相制御信号ＰＣが往路用配線Ｗ１に出力されていることは明らかであるから，引用発明は，本願発明の「前記往復配線の往路配線に第一のクロックを出力し」に相当する構成を有しているといえる。
　引用発明の「クロック信号ＣＫ」は，本願発明の「第二のクロック」に相当する。引用発明において，「位相制御信号ＰＣ」は，「クロック信号ＣＫ」に比して十分に低い周波数を有していることから，「クロック信号ＣＫ」は「位相制御信号ＰＣ」よりも周期が短いといえる。したがって，引用発明は，本願発明の「前記内部クロック供給配線に前記第一のクロックよりも周期が短い第二のクロックを出力する」に相当する構成を有しているといえる。
　引用発明の「位相制御信号Ａ」，「位相制御信号Ｂ」及び「スキュー調整回路ＳＱ１〜ＳＱｎ」は，本願発明の「フォワードクロック」，「バッククロック」及び「複数のローカルクロック供給回路」に相当する。また，引用発明において，「位相制御信号Ａ」，「位相制御信号Ｂ」及び「クロック信号ＣＫ」が，「スキュー調整回路ＳＱ１〜ＳＱｎ」に与えられていることは明らかであるから，引用発明は，本願発明の「前記第一のクロックが前記往復配線の往路配線を伝播してきたフォワードクロックと前記往復配線の復路配線を伝播してきたバッククロックとが与えられ、更に、前記内部クロック供給配線を伝播してきた第二のクロックが与えられ」に相当する構成を有しているといえる。
　引用発明の「位相制御信号ＰＣが往路用配線Ｗ１を伝播した時に生じる位相のずれと位相制御信号ＰＣが往路用配線Ｗ１の終端部で折り返されて復路用配線Ｗ２を伝播した時に生じる位相のずれとの平均値」は，本願発明の「前記フォワードクロックとバッククロックの中間の位相」に相当するから，引用発明において，位相制御信号ＰＣが往路用配線Ｗ１を伝播した時に生じる位相のずれと位相制御信号ＰＣが往路用配線Ｗ１の終端部で折り返されて復路用配線Ｗ２を伝播した時に生じる位相のずれとの平均値を指示する基準タイミング情報（Ｔａ’）を生成し，該生成した基準タイミング情報（Ｔａ’）に同期するようにクロック信号ＣＫが位相制御され，対応する回路ブロックＢ１〜Ｂｎで使用するクロック信号が生成され，当該クロック信号をそれぞれ対応する回路ブロックＢ１〜Ｂｎに供給する構成は，本願発明の「前記フォワードクロックとバッククロックの中間の位相に前記与えられた第二のクロックの位相を合わせて生成したローカルクロックを、それぞれ対応する被制御回路に供給する」構成に相当する。
　
　すると，本願発明と引用発明とは，次の点で一致する。
＜一致点＞
「それぞれ異なる位置に配置される複数の被制御回路にクロックを供給するクロック供給回路において，
　前記複数の被制御回路に沿って設けられた往復配線と，
　内部クロック供給配線と，
　前記往復配線の往路配線に第一のクロックを出力し，前記内部クロック供給配線に前記第一のクロックよりも周期が短い第二のクロックを出力し，
　前記第一のクロックが前記往復配線の往路配線を伝播してきたフォワードクロックと前記往復配線の復路配線を伝播してきたバッククロックとが与えられ，更に，前記内部クロック供給配線を伝播してきた第二のクロックが与えられ，前記フォワードクロックとバッククロックの中間の位相に前記与えられた第二のクロックの位相を合わせて生成したローカルクロックを，それぞれ対応する被制御回路に供給する複数のローカルクロック駆動回路と
を有することを特徴するクロック供給回路。」
　
　一方，両者は次の点で相違する。
＜相違点１＞
　本願発明では，内部クロック供給配線が複数の被制御回路に沿って設けられているのに対し，引用発明では，そのような構成が記載されていない点。
＜相違点２＞
　本願発明では，第一のクロックのＨレベルまたはＬレベルの期間が往復配線を伝播する時間よりも長いのに対し，引用発明では，往路（Ｗ１）と復路（Ｗ２）の２つの同期制御信号Ａ，Ｂの位相の遅進関係（前後関係）が１周期以上違ってしまう場合を防止するため，位相制御信号ＰＣは，クロック信号ＣＫに比して十分に低い周波数とすることが記載されている点。
＜相違点３＞
　本願発明では，メインクロック駆動回路が第一のクロック及び第二のクロックを出力するのに対し，引用発明では，そのような構成が記載されていない点。
＜相違点４＞
　本願発明では，複数のローカルクロック駆動回路が被制御回路の近傍にそれぞれ配置されるのに対し，引用発明では，回路ブロックＢ１〜Ｂｎで使用されるクロック信号が，スキュー調整回路ＳＱ１〜ＳＱｎから回路ブロックＢ１〜Ｂｎに与えられることは記載されているが，スキュー調整回路ＳＱ１〜ＳＱｎが近傍に配置されることについて明記されていない点。
　
５．当審の判断
　上記相違点について検討する。
＜相違点１についての検討＞
　複数の被制御回路に対し同一の信号を供給する際に，その信号の供給配線を複数の被制御回路に沿って設けるようにすることは，バス形の配線のように，通常行われていることである。したがって，引用発明において，内部クロック供給配線を複数の被制御回路に沿って設けるように構成することは，当業者が適宜なし得ることである。
　
＜相違点２についての検討＞
　クロック信号間の位相差を検出する際に用いる位相比較器としてエクスクルーシブ・オア回路（以下「ＥＸＯＲ回路」という。）がよく知られたところであるが，ＥＸＯＲ回路を使用して位相を比較する際に，比較するクロック信号のＨレベル又はＬレベルの期間を検出する位相差に相当する遅延時間よりも長い期間とするのが都合がよい。また，引用例の図１（ｂ）にも位相差を表すのに，クロック信号のＨレベル又はＬレベルの期間が往復配線を伝搬する時間よりも長い例が記載されている。したがって，引用発明において，第一のクロックのＨレベルまたはＬレベルの期間を往復配線を伝播する時間よりも長くするように構成して位相差を検出することは，当業者が容易に想到し得ることである。
　
＜相違点３についての検討＞
　複数のクロックを出力するクロック駆動回路は，本願出願前周知である。したがって，引用発明において，第一のクロック及び第二のクロックを出力するメインクロック駆動回路を設けるように構成することは，当業者が適宜なし得ることである。
　
＜相違点４についての検討＞
　引用発明において，回路ブロックＢ１〜Ｂｎとスキュー調整回路ＳＱ１〜ＳＱｎは，それぞれ回路モジュールＭ１〜Ｍｎ内に設けられており，かつ，回路ブロックＢ１〜Ｂｎとスキュー調整回路ＳＱ１〜ＳＱｎはそれぞれ直接に接続されていることから，実質的に，スキュー調整回路ＳＱ１〜ＳＱｎは，回路ブロックＢ１〜Ｂｎの近傍に各々配置されているといえる。したがって，本相違点は格別なものでない。
　
　また，本願発明の構成によって生じる効果も，当業者が予測できるものである。
　したがって，本願発明は，引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものである。
　
６．むすび
　以上のとおり，本願発明は，特許法２９条２項の規定により特許を受けることができないものである。
　よって，結論のとおり審決する。