【事件の表示】
　平成　９年特許願第３４１５１６号「半導体装置およびその製造方法」拒絶査定不服審判事件〔平成１１年　７月　２日出願公開、特開平１１−１７７０２０〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
Ｉ．手続の経緯 
　本願は、平成９年１２月１１日の出願であって、原審において平成１６年１月１９日付で拒絶理由がなされ、これに対し、同年３月２９日付で意見書及び手続補正書が提出されたところ、同年６月２８日付で拒絶理由通知がなされ、これに対し、同年９月６日付で意見書及び手続補正書が提出されたところ、同年１０月２５日付で同年９月６日付手続補正書でした補正の却下がなされるとともに拒絶査定がなされ、これに対し、同年１１月３０日に拒絶査定に対する審判請求がなされるとともに同年１２月２７日付で手続補正書が提出されたものである。
 　
II．平成１６年１２月２７日付の手続補正についての補正却下の決定 
 　
［補正却下の決定の結論］ 
　平成１６年１２月２７日付の手続補正を却下する。 
 　 
［理由］ 
１．補正後の本願発明 
　本件補正により特許請求の範囲の請求項１０は次のとおりに補正された。
「【請求項１０】上面、及び当該上面と対向する下面、前記上面に設けられている開口部、前記上面から前記下面に貫通しているスルーホール、前記上面のうち前記開口部が設けられていない領域に設けられている第１の配線部、前記下面に設けられている第２の配線部、前記スルーホールに設けられていて、前記第１及び第２の配線部を接続している第３の配線部、及び前記第２の配線部に接続されている外部電極を有する基板と、
　第２導電性バンプにより、前記第１の配線部に接続されて前記基板に搭載されている第１の半導体素子と、
　第１導電性バンプにより、前記第１の半導体素子に搭載されていて、かつ前記基板の前記開口部内に配置されている第２の半導体素子とを具え、
　前記スルーホールは前記第２導電性バンプとは離間して、当該第２導電性バンプの外側に設けられていることを特徴とする半導体装置。」 
　
　上記補正は、補正前の請求項１１において、基板の上面から下面に貫通しているスルーホールが「第２導電性バンプとは離間して、当該第２導電性バンプの外側に設けられていること」と補正することを含むものである。 
　そこで、上記補正を検討すると、スルーホールの位置関係を具体的に限定したものであって、特許法第１７条の２第４項第２号に規定する特許請求の範囲の減縮を目的とする補正に該当する。 
　そして、上記補正については、願書に最初に添付した明細書又は図面に記載した事項の範囲内である。
　
　次に、補正後の請求項１０に係る発明（以下、「本願補正発明１０」という。）が特許出願の際独立して特許を受けることができるものであるのかについて以下に検討する。 
 
２．引用刊行物とその記載事項 
　原査定の拒絶の理由に引用した本願の出願前に頒布された特開平５−１２９５１６号公報（以下、「刊行物１」という。）には、次の事項が記載されている。 
 
（１）刊行物１（特開平５−１２９５１６号公報）
（１ａ）「【０００８】　本発明の目的は、ベース基板の実装面上に半導体ペレットが実装される半導体装置において、実装密度を高めることが可能な技術を提供することにある。」
（１ｂ）「【００１６】　【作用】
　上述した手段(１)によれば、第１半導体ペレット、第２半導体ペレットのうち、いずれか一方の占有面積内に他方を配置したので、この他方の占有面積に相当する分、半導体装置の実装密度を向上できる。」
（１ｃ）「【００２５】　前記半導体ペレット１は、例えば単結晶珪素からなる半導体基板を主体に構成され、その素子形成面(図１中下面)に例えば論理回路システムを塔載している。・・・半導体ペレット１の素子形成面側には外部端子(ボンディングパッド)２が複数個配列される。この外部端子２は、前記論理回路システムを構成するバイポーラトランジスタ間を接続する配線層のうち最上層の配線層で形成され、例えばアルミニウム合金膜で形成される。・・・
　【００２６】　前記半導体ペレット３は、例えば単結晶珪素からなる半導体基板を主体に構成され、その素子形成面(図１中上面)に例えば記憶回路システムを塔載している。・・・半導体ペレット３の素子形成面側には外部端子(ボンディングパッド)４が複数個配列される。この外部端子４は、前記記憶回路システムを構成する相補型ＭＩＳＦＥＴ間を接続する配線層のうち最上層の配線層で形成され、例えばアルミニウム合金膜で形成される。・・・　【００２７】　前記ベース基板５は、例えばムライトで形成され、図示していないが多層配線構造で構成される。ベース基板５のペレット塔載面の中央部には凹部７が形成され、この凹部７内には前記半導体ペレット３が配置される。つまり、凹部７の開口サイズは半導体ペレット３の平面形状に比べてひとまわり大きなサイズで形成され、凹部７の底面の位置はベース基板５のペレット塔載面の位置よりも低く構成される。ベース基板５のペレット塔載面上には凹部７の周囲の領域において電極６が複数個配列され、ベース基板５のペレット塔載面と対向する裏面には電極９が複数個配列される。この電極６、電極９の夫々は前記多層配線構造の配線を介して電気的に接続される。・・・
　【００２８】　前記ベース基板５の電極６、半導体ペレット１の外部端子２の夫々の間にはバンプ電極(ＣＣＢ電極、突起電極)１０が介在される。つまり、ベース基板５、半導体ペレット１の夫々は、バンプ電極１０を介在して電気的及び機械的に接続され、フェースダウン方式で接続される。半導体ペレット１はバンプ電極１０を介在してベース基板５のペレット塔載面上に実装される。・・・
　【００２９】　前記半導体ペレット１の外部端子２、半導体ペレット３の外部端子４の夫々の間にはバンプ電極１０が介在される。つまり、半導体ペレット１、半導体ペレット３の夫々は、バンプ電極１０を介在して電気的及び機械的に接続され、フェースダウン方式で接続される。半導体ペレット３は、その素子形成面が半導体ペレット１の素子形成面と対向する状態でベース基板５のペレット塔載面側に塔載され、半導体ペレット１の素子形成面上に塔載される。・・・」
 
（１ｄ）「【００３３】　図２(図１に示す半導体装置の要部拡大断面図)に示すように、前記半導体ペレット１の外部端子２のうち、外部端子２Ａは、バンプ電極１０、ベース基板５の電極６の夫々を介在してベース基板５の多層配線構造の配線８Ａの一方に電気的に接続される。配線８Ａの他方はベース基板５の電極９に接続される。この電極９には電源が印加され、配線８Ａ、電極６、バンプ電極１０及び外部端子２Ａを通して半導体ペレット１の論理回路システムに供給される。」
　
（１ｅ）「【００３５】このように構成される半導体装置は、図３(システム構成図)に示すように、フェースダウン方式で冷却システム２０の実装基板（モジュール基板又はＰＣＢ基板）２３の実装面上に１個或は複数個実装される。つまり、半導体装置は、そのベース基板５の電極９にバンプ電極２５を介在して実装基板２３の電極２４に電気的及び機械的に接続することにより実装基板２３に実装される。・・・」
　
（１ｆ）図１及び図２には、電極６がベース基板のペレット搭載面のうち凹部７が設けられていない領域に設けられていること、ベース基板５と半導体ペレット１との間のバンプ電極１０により、半導体ペレット１がベース基板５に搭載されていること、及び、半導体ペレット１と半導体ペレット３との間のバンプ電極１０により、半導体ペレット３が半導体ペレット１に搭載されていることが示されている。
　
３．対比・判断 
　刊行物１には、摘記事項（１ｄ）によれば、ベース基板５の内部の多層配線構造の配線８Ａが、電極６を介して、半導体ペレット１とベース基板５の間のバンプ電極１０と接続されていることが記載され、摘記事項（１ｅ）によれば、ベース基板５の内部の多層配線構造の配線８Ａが、電極９を介して、バンプ電極２５と接続されていることが記載されている。 
　よって、摘記事項（１ａ）〜（１ｆ）を総合すると、刊行物１には、「ペレット塔載面、前記ペレット塔載面と対向する裏面、前記ペレット塔載面に設けられている凹部７、前記ペレット搭載面のうち前記凹部７が設けられていない領域に設けられている電極６、前記裏面に設けられている電極９、前記電極６及び前記電極９を接続する配線８Ａ、前記電極９に接続されているバンプ電極２５を有するベース基板５と、
　ベース基板５と半導体ペレット１との間のバンプ電極１０により、前記電極６に接続されて前記ベース基板５に搭載されている半導体ペレット１と、
　半導体ペレット１と半導体ペレット３との間のバンプ電極１０により、前記半導体ペレット１に搭載されて、かつ前記ベース基板５の凹部７に配置されている半導体ペレット３とを具えた半導体装置」の発明（以下、「刊行物１発明」という。）が記載されていることになる。
　
　そこで、本願補正発明１０と刊行物１発明とを対比する。 
　刊行物１発明の「ペレット搭載面」、「裏面」、「凹部７」、「配線８Ａ」、「バンプ電極２５」、「ベース基板５」、「半導体ペレット１」、「半導体ペレット３」、「ベース基板５と半導体ペレット１との間のバンプ電極１０」、及び、「半導体ペレット１と半導体ペレット３との間のバンプ電極１０」は、本願補正発明１０の「上面」、「下面」、「開口部」、「第３の配線部」、「外部電極」、「基板」、「第１の半導体素子」、「第２の半導体素子」、「第２導電性バンプ」、及び、「第１導電性バンプ」にそれぞれ相当しているから、両者は、「上面、及び当該上面と対向する下面、前記上面に設けられている開口部、第３の配線部、及び外部電極を有する基板と、
第２導電性バンプにより、前記基板に搭載されている第１の半導体素子と、第１導電性バンプにより、前記第１の半導体素子に搭載されていて、かつ前記基板の前記開口部内に配置されている第２の半導体素子とを具えた半導体装置」の点で一致するものの、本願補正発明１０と刊行物１発明との相違点は、基板の上面から下面に貫通しているスルーホールに関する点と、基板の上面と下面に設けられた配線部に関する点とに別けられるため、次の２点からなる相違点に整理することができる。
　
　相違点１：本願補正発明１０が、基板に、上面から下面に貫通しているスルーホールを設け、当該スルーホールにより第１及び第２の配線部を接続し、かつ、前記スルーホールは、第２導電性バンプとは離間して、当該第２導電性バンプの外側に設けられているのに対して、刊行物１発明では、基板に上面から下面に貫通しているスルーホールに関する構成がない点。
　
　相違点２：本願補正発明１０が、基板の上面のうち開口部が設けられていない領域に設けられている第１の配線部、基板の下面に設けられている第２の配線部を有し、これらの配線部と、外部電極との接続、第２導電性バンプを介した第１の半導体素子との接続、及び、第３の配線部との接続がなされているのに対し、刊行物１発明では、基板の上面のうち開口部が設けられていない領域に設けられている電極及び基板の下面に設けられた電極により、上記接続がなされている点。
　
　そこで、上記相違点について検討する。
　
［相違点１について］ 
　一般に、基板に上面から下面に貫通しているスルーホールを設け、当該スルーホールに設けられていて上下の配線部を接続している配線部を設け、かつ、当該スルーホールを、チップと基板を接続する導電性バンプとは離間して、当該導電性バンプの外側に設けている構成は、例えば、特開平９−１１５９５６号公報（第１、３〜７図のスルーホール２、基板電極３、【０００９】〜【００１３】参照）、特開平７−２２６４５５号公報（第２、３図のスルホール１０、接続パッド７ａ、外部接続用端子９、【００１７】〜【００２０】参照）、特開平９−１２９７７７号公報（第１６図のスルーホール５４、配線５３、【００７７】参照）に記載されるように周知のことである。
　更に、一般に、複数の半導体素子が搭載された半導体装置の基板において、低コストで生産できるように、スルーホールが形成され、かつ、上面と下面に配線部を有する印刷基板の如き基板を用いることも、例えば、特開平９−１８１２５６号公報（第２図の外部接続端子支持基板２０、【０００３】、【００１４】参照）、特開平８−２５０６５３号公報（第１２図の印刷回路ボード（ＰＷボード）１２５、貫通孔１２８、【０００４】、【００１４】〜【００１６】参照）を参酌するまでもなく周知のことである。
　そして、刊行物１発明では、基板が、ムライト等のセラミック多層配線構造で構成されたもの（摘記事項（１ｃ））であるが、そもそも刊行物１発明は、実装密度を高める目的（摘記事項（１ａ））のために、第１の半導体素子と第２の半導体素子のうち、いずれか一方の占有面積内に他方を配置したことによって、この他方の占有面積に相当する分、半導体装置の実装密度を向上させているものであり（摘記事項（１ｂ））、よって、刊行物１発明は本質的には基板に依らず適用可能なものであるということができる。したがって、刊行物１発明の基板において、上記のとおり周知の、スルーホールが形成され、かつ、上面と下面に配線部を有する基板を採用し、かつ、前記スルーホールを、第２導電性バンプとは離間して、当該第２導電性バンプの外側に設けている構成を採用して、上記相違点１なる構成とすることは、当業者ならば容易に想到し得ることである。
　
［相違点２について］
　一般に、基板の上面及び下面に形成された導電層を、目的に応じて、電極又は配線部として様々な接続に用いることは、例えば、前述の特開平９−１１５９５６号公報（第１、３〜７図の基板電極３、【０００９】〜【００１３】参照）、特開平９−１８１２５６号公報（特開平９−１８１２５６号公報（第２図の配線パターン２０ａ、【００１４】参照））に記載されているように周知のことであるから、刊行物１発明において、基板の上面及び下面に設けられた電極を配線部に代え、上記相違点２なる構成とすることは、当業者にとって格別な困難性を有するものではない。
　
　そして、本願補正発明１０による効果も刊行物１の記載、及び上記周知技術から予測することができる程度のものであって格別顕著なものとは認められない。
　
　したがって、本願補正発明１０は、刊行物１に記載された発明、及び上記周知技術に基いて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。  
 
４．むすび 
　以上のとおり、本件補正は、特許法第１７条の２第５項で準用する同法第１２６条第５項の規定に違反するものであり、同法第１５９条第１項において読み替えて準用する特許法第５３条第１項の規定により却下されるべきものである。 
　
III．本願発明について 
１．本願発明１ 
　平成１６年１２月２７日付の手続補正は上記のとおり却下されたので、本願の請求項１に係る発明（以下、「本願発明１」という。）は、平成１６年３月２９日付手続補正書で補正された明細書の特許請求の範囲の請求項１〜１６に記載された事項により特定されるとおりのものと認められるところ、請求項１については次のとおりのものである。 
「【請求項１】　第１の面と該第１の面と対向する第２の面とを備え、該第２の面上に複数の外部電極が設けられた基板と、
複数の第１の電極が形成された第１の主表面を備えた第１の半導体素子と、
複数の第２の電極が形成された第２の主表面を備えた第２の半導体素子とを有し、
　前記基板の前記第１の面側には前記第２の半導体素子が収納される開口部が設けられ、
　前記第１の半導体素子は、前記第１の主表面が前記基板の前記第１の面と対向し、かつ前記開口部を覆うように前記基板に搭載され、
　前記第２の半導体素子は、前記第２の主表面が前記第１の半導体素子の前記第１の主表面と対向するように前記第１の半導体素子に搭載され、かつ前記開口部に収納されている半導体装置。」 
　
２．引用刊行物とその記載事項 
　原査定の拒絶理由に引用した刊行物１及びその記載事項は、上記「II．２．引用刊行物とその記載事項」欄に記載されたとおりである。 
　
３．対比・判断 
　上記摘記事項（１ａ）〜（１ｆ）を総合すると、刊行物１には、「ペレット塔載面と前記ペレット塔載面と対向する裏面とを備え、前記裏面上に複数の電極９が設けられたベース基板５と、
　複数の外部端子２が形成された素子形成面を備えた半導体ペレット１と、
　複数の外部端子４が形成された素子形成面を備えた半導体ペレット３とを有し、
　前記ベース基板５の前記ペレット搭載面には前記半導体ペレット３が収納される凹部７が設けられ、
　前記半導体ペレット１は、素子形成面が前記ベース基板５の前記ペレット搭載面と対向し、かつ、前記凹部７を覆うように前記ベース基板に搭載され、
　前記半導体ペレット３は、素子形成面が前記半導体ペレット１の素子形成面と対向するように前記半導体ペレット１に搭載され、かつ前記凹部７に収納されている半導体装置」の発明（以下、「刊行物１記載発明」という。）が記載されていることになる。
　
　そこで、本願発明１と刊行物１記載発明とを対比する。
　刊行物１記載発明の「ペレット搭載面」、「裏面」、「電極９」、「ベース基板５」、「外部端子２」、「（半導体ペレット１の）素子形成面」、「半導体ペレット１」、「外部端子４」、「（半導体ペレット３）素子形成面」、「半導体ペレット３」、及び、「凹部７」は、本願発明１の「第１の面」、「第２の面」、「外部電極」、「基板」、「第１の電極」、「第１の主表面」、「第１の半導体素子」、「第２の電極」、「第２の主表面」、「第２の半導体素子」、及び、「開口部」にそれぞれ相当しているから、両者は、「第１の面と該第１の面と対向する第２の面とを備え、該第２の面上に複数の外部電極が設けられた基板と、
複数の第１の電極が形成された第１の主表面を備えた第１の半導体素子と、
複数の第２の電極が形成された第２の主表面を備えた第２の半導体素子とを有し、
　前記基板の前記第１の面側には前記第２の半導体素子が収納される開口部が設けられ、
　前記第１の半導体素子は、前記第１の主表面が前記基板の前記第１の面と対向し、かつ前記開口部を覆うように前記基板に搭載され、
　前記第２の半導体素子は、前記第２の主表面が前記第１の半導体素子の前記第１の主表面と対向するように前記第１の半導体素子に搭載され、かつ前記開口部に収納されている半導体装置。」の点で一致し、構成において異なる点がない。　 
　
　したがって、本願発明１は、刊行物１に記載された発明である。 
　
４．むすび
　以上のとおり、本願の請求項１に係る発明は、刊行物１に記載された発明であるから、特許法第２９条第１項第３号に該当し特許を受けることができないものである。したがって、他の請求項に係る発明について検討するまでもなく、本願は拒絶すべきものである。
　よって、結論のとおり審決する。