【事件の表示】
　平成１０年特許願第１９６１５０号「半導体装置の製造方法及び半導体装置」拒絶査定不服審判事件〔平成１２年　１月２８日出願公開、特開２０００−　３１４１２〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本件は平成１０年７月１０日の出願であって、平成１７年１月２５日付けで拒絶査定がなされ、これに対し同年２月２１日に拒絶査定に対する審判請求がなされたものである。
　  
第２　本願発明について
　本件の請求項１ないし８に係る発明は、平成１６年１２月２日付けの手続補正書により補正された特許請求の範囲の請求項１ないし８に記載された事項により特定されるものであって、その請求項６に係る発明（以下、「本願発明」という。）は、以下のとおりのものである。
「主表面を有する半導体基板と、
　前記半導体基板の主表面上に形成されたＤＲＡＭメモリセル用の第１のＭＯＳＦＥＴであって、該第１のＭＯＳＦＥＴが、チャネル領域を挟んで配置された第１導電型の２つの不純物拡散領域、該チャネル領域上のゲート電極を含み、前記半導体基板の表面層の前記第１導電型とは逆の第２導電型の不純物濃度が、ゲート長方向に関し、前記チャネル領域内で最大値をとり、前記２つの不純物拡散領域のうち少なくとも一方の不純物拡散領域の前記チャネル領域側のある範囲内では、前記チャネル領域側の方が高濃度になるように分布している前記第１のＭＯＳＦＥＴと
を有する半導体装置。」
　
第３　刊行物に記載された発明
刊行物１．特開平９−２４６５３９号公報
　本願の出願日前に日本国内において頒布され、原審の拒絶の理由で引用された刊行物である特開平９−２４６５３９号公報には、図１、図７ないし図９と共に以下の事項が記載されている。
「第１導電形の半導体基板主面上にゲート絶縁膜を介して設けられたゲート電極と、前記ゲート電極の両側の前記半導体基板主面に形成された第２導電形の第１半導体領域と、前記第１半導体領域と前記ゲート電極下部のチャネル領域との間に設けられた前記第１半導体領域よりも不純物濃度の低い第２導電形の第２半導体領域とを有するＭＩＳＦＥＴを含む半導体集積回路装置であって、
前記ＭＩＳＦＥＴは、前記ゲート電極下部における前記第１半導体領域および第２半導体領域の端部を取り囲むように設けられた前記半導体基板よりも不純物濃度の高い第１導電形の第３半導体領域を有し、
前記第３半導体領域のゲート長方向における端部は、一方が前記ゲート電極の下部に位置し、他方が前記ＭＩＳＦＥＴに隣接する他のＭＩＳＦＥＴの隣接ゲート電極と前記ゲート電極との間隔の中央よりも前記ゲート電極側に位置するものであることを特徴とする半導体集積回路装置。」（特許請求の範囲の請求項１）
「メモリやマイクロプロセッサに代表されるＬＳＩの高集積化、高性能化を実現するためには、ＬＳＩを構成する素子の微細化技術、高性能化技術が不可欠である。現在、ＬＳＩを構成する素子としては主にＭＩＳＦＥＴが使用されていることから、ＭＩＳＦＥＴの微細化および高性能化を実現する技術の検討が試みられている。」（０００２段落）
「【００３５】半導体基板１は、たとえばｐ形半導体を用いることができ、その半導体基板１の主面にはｎ−形ウエルおよびｐ−形ウェル３が形成され・・・ている。
【００３６】ＰＭＯＳＦＥＴＱｐ１，Ｑｐ２・・・は、ｎ-形ウェル２の活性領域に形成され、ゲート絶縁膜５を介して半導体基板１の主面上に形成されたゲート電極６と、ゲート電極６の両側の半導体基板１の主面に形成されたソース・ドレイン領域とから構成されるものである。
【００３７】Ｑｐ１、Ｑｐ２・・・のソース・ドレイン領域は、第２半導体領域である低不純物濃度のｐ-形半導体領域７と、第１半導体領域である高不純物濃度のｐ+形半導体領域８とを含むＬＤＤ（Lightly Doped Drain ）構造となっている。なお、Ｑｐ１とＱｐ２に挟まれたｐ+形半導体領域８・・・は、・・・Ｑｐ１、Ｑｐ２・・・に共有され、互いに接続するように作用している。
【００３８】また、Ｑｐ１、Ｑｐ２・・・のソース・ドレイン領域には、第３半導体領域であるｎ形半導体領域９（ポケット領域）が形成されている。
【００３９】このｎ形半導体領域９の一端はゲート電極６の下部に位置し、他端は隣接する素子との中央部に至らない距離に位置している。
【００４０】すなわち、Ｑｐ１に着目すれば、Ｑｐ２側に位置するＱｐ１のｎ形半導体領域９の一端はＱｐ１のゲート電極６の下部に位置し、その他端はＱｐ１とＱｐ２との中央部よりもＱｐ１側に位置する。また、Ｑｐ２に着目すれば、Ｑｐ１側に位置するＱｐ２のｎ形半導体領域９の一端はＱｐ２のゲート電極６の下部に位置し、その他端はＱｐ１とＱｐ２との中央部よりもＱｐ２側に位置する。つまり、Ｑｐ１とＱｐ２とに挟まれた領域には、第３半導体領域の存在しない領域（ポケットイオンが注入されない領域）が存在する。・・・」（００３５段落ないし００４０段落）
「【００４２】ＮＭＯＳＦＥＴＱｎ１，Ｑｎ２・・・は、ｐ-形ウェル３の活性領域に形成され、・・・ゲート絶縁膜５、ゲート電極６およびソース・ドレイン領域とから構成されるものである。 
【００４３】Ｑｎ１、Ｑｎ２・・・のソース・ドレイン領域は、第２半導体領域である低不純物濃度のｎ-形半導体領域１０と、第１半導体領域である高不純物濃度のｎ+形半導体領域１１とからなるＬＤＤ構造を有し、第３半導体領域であるｐ形半導体領域１２（ポケット領域）が形成されている。 
【００４４】なお、ｎ−形半導体領域１０、ｎ＋形半導体領域１１およびｐ形半導体領域１２については、前記ＰＭＯＳＦＥＴＱｐ１，Ｑｐ２・・・におけるｐ−形半導体領域７、ｐ＋形半導体領域８、ｎ形半導体領域９についてその導電形を逆にした場合と同様であるので説明を省略する。」（００４２段落ないし００４４段落） 
「【００５５】・・・フォトレジスト２０およびゲート電極６をマスクとして、Ｐイオンを、２０ｋｅＶのエネルギで２×１０13atoms/cm2程度イオン注入し、ｎ−形半導体領域１０を形成する（図８）。このときイオンの注入角度は半導体基板１に対して垂直とする。
【００５６】続いて、半導体基板１をイオンの注入方向に対して４５度に傾け、Ｂイオンを、４５ｋｅＶのエネルギで３×１０12atoms/cm2程度イオン注入し、ｐ形半導体領域１２を形成する（図９）。・・・ゲート電極６の中間に２００ｎｍのイオンが注入されない領域が形成される。」（００５５段落ないし００５６段落）
　
　以上の事項によれば、刊行物１には以下の発明（以下、「刊行物発明」という。）が記載されている。
「ｐ−形ウエルが形成された半導体基板主面上にゲート絶縁膜を介して設けられたゲート電極と、前記ゲート電極の両側の前記半導体基板主面に形成されたｎ形の第１半導体領域と、前記第１半導体領域と前記ゲート電極下部のチャネル領域との間に設けられた前記第１半導体領域よりも不純物濃度の低いｎ形の第２半導体領域とを有するＭＩＳＦＥＴを含む半導体集積回路装置であって、
前記ＭＩＳＦＥＴは、前記ゲート電極下部における前記第１半導体領域および第２半導体領域の端部を取り囲むように設けられたｐ形のポケット領域を有し、
前記ポケット領域のゲート長方向における端部は、一方が前記ゲート電極の下部に位置し、他方が前記ＭＩＳＦＥＴに隣接する他のＭＩＳＦＥＴの隣接ゲート電極と前記ゲート電極との間隔の中央よりも前記ゲート電極側に位置するものであることを特徴とする半導体集積回路装置。」
　  
第４　対比・判断
　本願発明と刊行物発明とを対比する。
（ａ）刊行物発明の「ｐ−形」と「ｐ形」、「ｎ形」、「半導体集積回路装置」は、それぞれ本願発明の「第１導電型」、「第２導電型」、「半導体装置」に相当する。
（ｂ）刊行物発明の「ＭＩＳＦＥＴ」は、本願発明の「第１のＭＯＳＦＥＴ」に相当し、さらに刊行物発明の「主面上に」「ＭＩＳＦＥＴ」が設けられる「ｐ−形ウエルが形成された半導体基板」は、本願発明の「主表面上に」「第１のＭＯＳＦＥＴ」が設けられる「半導体基板」に相当するから、刊行物発明の「ｐ−形ウエルが形成された半導体基板主面上に」「ＭＩＳＦＥＴ」を備えることは、本願発明の「主表面を有する半導体基板と、前記半導体基板の主表面上に形成された」「第１のＭＯＳＦＥＴ」を備えることに相当する。 
（ｃ）刊行物発明の「ゲート電極下部のチャネル領域」は、「ゲート電極」と「チャネル領域」の相互の位置関係を表すものであって、チャネル領域上にゲート電極を備えることと技術的に同等であるから、刊行物発明の「ゲート電極下部のチャネル領域」、即ち、刊行物発明が「ゲート電極」と「チャネル領域」を備え、「ゲート電極」の下部に「チャネル領域」を備えることは、本願発明の「チャネル領域上のゲート電極」に相当する。
（ｄ）刊行物１には、「ＮＭＯＳＦＥＴＱｎ１，Ｑｎ２・・・は、ｐ−形ウェル３の活性領域に形成され、・・・ゲート絶縁膜５、ゲート電極６およびソース・ドレイン領域とから構成されるものである。」（００４２段落）、「Ｑｎ１、Ｑｎ２・・・のソース・ドレイン領域は、第２半導体領域である低不純物濃度のｎ−形半導体領域１０と、第１半導体領域である高不純物濃度のｎ＋形半導体領域１１とからなるＬＤＤ構造を有」する（００４３段落）と記載されており、「ソース・ドレイン領域」は、「第２半導体領域である低不純物濃度のｎ−形半導体領域１０」と、「第１半導体領域である高不純物濃度のｎ＋形半導体領域１１」からなる領域であるから、刊行物発明の「前記ゲート電極の両側の前記半導体基板主面に形成されたｎ形の第１半導体領域と、前記第１半導体領域と前記ゲート電極下部のチャネル領域との間に設けられた前記第１半導体領域よりも不純物濃度の低いｎ形の第２半導体領域」からなる領域は、「前記ゲート電極の両側の前記半導体基板主面に形成された」「ｎ形のソース・ドレイン領域」である。
　一方、ＭＯＳＦＥＴが、チャネル領域を挟んでソース・ドレイン領域となる２つの不純物拡散領域を備えることは自明なことであるから、本願発明の「第１のＭＯＳＦＥＴが、チャネル領域を挟んで配置された第１導電型の２つの不純物拡散領域」を備えることは、「第１のＭＯＳＦＥＴが、チャネル領域を挟んで」「ソース・ドレイン領域」を備えることと技術的に同等である。
　したがって、刊行物発明の「前記ゲート電極の両側の前記半導体基板主面に形成されたｎ形の第１半導体領域と、前記第１半導体領域と前記ゲート電極下部のチャネル領域との間に設けられた前記第１半導体領域よりも不純物濃度の低いｎ形の第２半導体領域」は、「前記ゲート電極の両側の前記半導体基板主面に形成された」「ｎ形のソース・ドレイン領域」であって、本願発明の「チャネル領域を挟んで配置された第１導電型の２つの不純物拡散領域」に相当する。
（ｅ）前記（ｃ）及び（ｄ）で検討したように、刊行物発明の刊行物発明の「ゲート電極下部のチャネル領域」、「前記ゲート電極の両側の前記半導体基板主面に形成されたｎ形の第１半導体領域と、前記第１半導体領域と前記ゲート電極下部のチャネル領域との間に設けられた前記第１半導体領域よりも不純物濃度の低いｎ形の第２半導体領域」は、それぞれ本願発明の「チャネル領域上のゲート電極」、「チャネル領域を挟んで配置された第１導電型の２つの不純物拡散領域」に相当する。さらに、ＭＯＳトランジスタが、ゲート電極とチャネル領域の間に設けられるゲート絶縁膜を備えることは明らかであるから、本願発明の第１のＭＯＳトランジスタも、ゲート電極とチャネル領域の間にゲート絶縁膜を備えていることは明らかである。
　したがって、刊行物発明の「ゲート絶縁膜を介して設けられたゲート電極と、前記ゲート電極の両側の前記半導体基板主面に形成されたｎ形の第１半導体領域と、前記第１半導体領域と前記ゲート電極下部のチャネル領域との間に設けられた前記第１半導体領域よりも不純物濃度の低いｎ形の第２半導体領域とを有するＭＩＳＦＥＴ」は、本願発明の「チャネル領域を挟んで配置された第１導電型の２つの不純物拡散領域、該チャネル領域上のゲート電極を含」む「第１のＭＯＳＦＥＴ」に相当する。
（ｆ）刊行物１には、図８および図９と共に「フォトレジスト２０およびゲート電極６をマスクとして、Ｐイオンを、２０ｋｅＶのエネルギで２×１０13atoms/cm2程度イオン注入し、ｎ−形半導体領域１０を形成する（図８）。このときイオンの注入角度は半導体基板１に対して垂直とする。」（００５５段落）、「続いて、半導体基板１をイオンの注入方向に対して４５度に傾け、Ｂイオンを、４５ｋｅＶのエネルギで３×１０12atoms/cm2程度イオン注入し、ｐ形半導体領域１２を形成する（図９）。・・・ゲート電極６の中間に２００ｎｍのイオンが注入されない領域が形成される。」（００５６段落）、と記載されており、ゲート電極の近くにはＢイオン（ｐ形の不純物）が注入され、隣接するゲート間の中間にはｐ形不純物が注入されない領域が形成されている。 
　そして、前記（ｃ）で検討したように刊行物発明の「ゲート電極下部のチャネル領域」は、実質的に本願発明の「チャネル領域上のゲート電極」に相当するから、刊行物発明の「ポケット領域のゲート長方向における端部は」、「他方が前記ＭＩＳＦＥＴに隣接する他のＭＩＳＦＥＴの隣接ゲート電極と前記ゲート電極との間隔の中央よりも前記ゲート電極側に位置する」とは、ポケット領域を形成するｐ形の不純物が、ゲート電極に近い方に注入され、隣接するゲート電極との中間の領域には注入されていないこと、言い換えると、ゲート電極下部のチャネル領域に近い方のｐ形不純物の濃度が、隣接するゲート電極の中間点のｐ形不純物の濃度よりも高濃度であることである。
　したがって、刊行物発明の「ｐ形のポケット領域を有し、前記ポケット領域のゲート長における端部は、」「他方が前記ＭＩＳＦＥＴに隣接する他のＭＩＳＦＥＴの隣接ゲート電極と前記ゲート電極との間隔の中央よりも前記ゲート電極側に位置する」ことは、ゲート電極下部のチャネル領域に近い方のｐ形不純物の濃度が、隣接するゲート電極の中間のｐ形不純物の濃度よりも高濃度であることであって、本願発明の「前記半導体基板の表面層の前記第１導電型とは逆の第２導電型の不純物濃度が」、「前記２つの不純物拡散領域のうち」「一方の不純物拡散領域の前記チャネル領域側のある範囲内では、前記チャネル領域側の方が高濃度になるように分布している」ことに相当する。
　
　よって、本願発明１と刊行物発明は、
「主表面を有する半導体基板と、前記半導体基板の主表面上に形成された第１のＭＯＳＦＥＴであって、該第１のＭＯＳＦＥＴが、チャネル領域を挟んで配置された第１導電型の２つの不純物拡散領域、該チャネル領域上のゲート電極を含み、前記半導体基板の表面層の前記第１導電型とは逆の第２導電型の不純物濃度が、前記２つの不純物領域のうち一方の不純物拡散領域の前記チャネル領域側のある範囲内では、前記チャネル領域側の方が高濃度になるように分布している前記第１のＭＯＳＦＥＴとを有する半導体装置。」
である点で一致し、次の点で相違している。
　
　相違点１
　本願発明は「前記半導体基板の主面上に形成された第１のＭＯＳＦＥＴ」が「ＤＲＡＭメモリセル用」であるのに対して、
　刊行物発明は「半導体基板主面上」に形成された「ＭＩＳＦＥＴ」の用途が明らかでない点。
　 
　相違点２
　本願発明は、「前記半導体基板の表面層の前記第１導電型とは逆の第２導電型の不純物濃度が、ゲート長方向に関し、前記チャネル領域内で最大値をとり、前記２つの不純物拡散領域のうち少なくとも一方の不純物拡散領域の前記チャネル領域側のある範囲内では、前記チャネル領域側の方が高濃度になるように分布している前記第１のＭＯＳＦＥＴ」を備えているのに対して、
　刊行物発明は、「前記ＭＩＳＦＥＴは、前記ゲート電極下部における前記第１半導体領域および第２半導体領域の端部を取り囲むように設けられたｐ形のポケット領域を有し、前記ポケット領域のゲート長方向における端部は、一方が前記ゲート電極の下部に位置し、他方が前記ＭＩＳＦＥＴに隣接する他のＭＩＳＦＥＴの隣接ゲート電極と前記ゲート電極との間隔の中央よりも前記ゲート電極側に位置するもの」である点。
　 
　以下、上記相違点について検討する。
［相違点１について ］
　刊行物１の０００２段落には「メモリやマイクロプロセッサに代表されるＬＳＩの高集積化、高性能化を実現するためには、ＬＳＩを構成する素子の微細化技術、高性能化技術が不可欠である。」と記載されており、メモリに係る技術が示唆されるとともに、ＭＯＳＦＥＴ（ＭＩＳＦＥＴ）をＤＲＡＭメモリセルに用いることは従来周知の技術的事項である。そして、刊行物１には、メモリの一種であるＤＲＡＭのメモリセルに適用することを妨げる記載もないから、刊行物発明の「ＭＩＳＦＥＴ」をＤＲＡＭメモリセルに適用することは当業者が何ら困難性なくなし得ることである。
　 
［相違点２について］
　相違点２は、本願発明の「第１ＭＯＳＦＥＴ」が「前記半導体基板の表面層の前記第１導電型とは逆の第２導電型の不純物濃度が、ゲート長方向に関し、前記チャネル領域内で最大値をと」るのに対して、刊行物発明の「ＭＩＳＦＥＴ」は「ゲート電極下部における前記第１半導体領域および第２半導体領域の端部を取り囲むように設けられたｐ形のポケット領域を有し、前記ポケット領域のゲート長方向における端部は、一方が前記ゲート電極の下部に位置」する点（相違点２−１）と、
　本願発明の「第１のＭＯＳＦＥＴ」は、「前記半導体基板の表面層の前記第１導電型とは逆の第２導電型の不純物濃度が」、「前記２つの不純物拡散領域のうち少なくとも一方の不純物拡散領域の前記チャネル領域側のある範囲内では、前記チャネル領域側の方が高濃度になるように分布している」のに対して、刊行物発明の「ＭＩＳＦＥＴ」は、「ｐ形のポケット領域を有し、前記ポケット領域の」「他方が前記ＭＩＳＦＥＴに隣接する他のＭＩＳＦＥＴの隣接ゲート電極と前記ゲート電極との間隔の中央よりも前記ゲート電極側に位置する」点（相違点２−２）に区分して検討する。
　
［相違点２−１について］
　本願の願書に最初に添付した明細書又は図面（以下、「当初明細書等」という。）には、「積層構造体３２ａ及び３２ｂの側面に入射したイオンビームの一部は、それぞれ積層構造体３２ａ及び３２ｂを貫通して、ゲート電極３０の下方のチャネル領域にまで到達する。このため、不純物拡散領域３５ａ〜３５ｃへの添加量を抑制しつつ、チャネル領域３６にボロンを添加することができる。チャネル領域３６に添加されたボロンは、短チャネル効果の影響を軽減し、しきい値を高く維持する。」（００２８段落）、「 図４（Ｄ）に示すＤＲＡＭにおいては、図３（Ｂ）のイオン注入工程で、ゲート電極３０の下方のチャネル領域にボロンイオンが注入されている。このため、短チャネル効果によるしきい値の低下を抑制することができる。」（００３９段落）と記載され、チャネル内にボロン（第２導電型の不純物）を添加すれば、しきい値を高く維持できることが示されている。言い換えると、当初明細書等の記載によれば、チャネル領域内にボロン（第２導電型の不純物）があれば、しきい値の低下を抑制できるのであって、必ずしもゲート長方向に関し第２導電型不純物がチャネル領域内で最大値とならなければ、しきい値の低下を抑制できるという効果が得られない訳ではない。
　さらに、当初明細書等には、本願発明の「半導体基板の表面層の前記第１導電型とは逆の第２導電型の不純物濃度が、ゲート長方向に関し、前記チャネル領域内で最大値をと」るためのイオン注入の条件として、００５５段落に「積層構造体３２ｃの頂上近傍を通過したイオンビームにより注入された不純物の濃度が、シリコン基板１の表面もしくはそれよりも深い位置で最大値を示すように、注入角及びイオンビームエネルギを選択することが好ましい。」と記載されているだけで、イオン注入の際のエネルギー、ドーズ量や注入深さ等が具体的に開示されておらず、また、刊行物１に記載されたポケット領域を形成する方法である「半導体基板１をイオンの注入方向に対して４５度に傾け、Ｂイオンを、４５ｋｅＶのエネルギで３×１０12atoms/cm2 程度イオン注入し、ｐ形半導体領域１２を形成する」（００５６段落）ことと、当初明細書等の００５５段落の「シリコン基板１の表面・・・よりも深い位置で最大値を示すように、注入角及びイオンビームエネルギを選択」するイオン注入は、不純物を半導体基板内にある一定のエネルギーで斜めイオン注入により導入する点で技術的に同等である。
　一方、刊行物発明の「ＭＩＳＦＥＴ」は、「前記ゲート電極下部における前記第１半導体領域および第２半導体領域の端部を取り囲むように設けられたｐ形のポケット領域を有し、前記ポケット領域のゲート長方向における端部は、一方が前記ゲート電極の下部に位置」しているから、「ポケット領域」の一部は「前記ゲート電極下部」の領域、即ち、前記（ｃ）、（ｄ）で検討したチャネル領域の一部に位置している。
　また、一般的に、ＭＩＳトランジスタにソースドレイン領域と反対の導電型のポケット領域を形成するための不純物を導入すると、しきい値の低下が抑制されることは、例えば、特開平８−１３０１９３号公報の００１２段落に記載があるように当業者における技術常識であるから、刊行物発明の「ポケット領域」の一部が「チャネル領域」に位置していることを勘案すると、刊行物発明においても、ポケット領域を形成することによって、しきい値の低下が抑制されていることは明らかである。
　さらに、当初明細書等の記載を参酌しても本願発明の「第１のＭＯＳＦＥＴ」が「半導体基板の表面層の前記第１導電型とは逆の第２導電型の不純物濃度が、ゲート長方向に関し、前記チャネル領域内で最大値」とすることに格別な効果があるとは認められないから、刊行物発明において、ポケット領域を形成する為のイオンビームの分布のピークを適宜調整することで、刊行物発明のゲート電極を通過するイオンビームの分布のピークを「第１半導体領域よりも不純物濃度の低いｎ形の第２半導体領域」よりも内側のチャネル内とすること、言い換えると、刊行物発明の「ポケット領域のゲート長方向における端部」の「ゲート電極の下部に位置」する不純物濃度のピークを、本願発明のように「ゲート長方向に関し、前記チャネル領域内で最大値」とすることは、当業者が適宜なし得る設計的事項である。
　
［相違点２−２について］
　前記（ｆ）で検討したように、本願発明の「第１のＭＯＳＦＥＴ」において「前記半導体基板の表面層の前記第１導電型とは逆の第２導電型の不純物濃度が」、「前記２つの不純物拡散領域のうち」「一方の不純物拡散領域の前記チャネル領域側のある範囲内では、前記チャネル領域側の方が高濃度になるように分布している」ことは、刊行物発明の「ＭＩＳＦＥＴ」において、「ｐ形のポケット領域を有し、前記ポケット領域のゲート長における端部は」、「他方が前記ＭＩＳＦＥＴに隣接する他のＭＩＳＦＥＴの隣接ゲート電極と前記ゲート電極との間隔の中央よりも前記ゲート電極側に位置する」ことに相当しており、刊行物発明には、本願発明の「少なくとも」以外の構成が記載されているから、上記相違点２−２は、実質的なものではない。
　
　なお、当初明細書等の００３９段落および００４０段落には、ＤＲＡＭの作用効果として「不純物拡散領域３５ｃの不純物濃度上昇を抑制することにより、蓄積電荷のリークを低減し、保持時間を長くすることができる」ことが記載されている。しかし、このような作用効果を得るためには、電荷を蓄積するための構成であるコンデンサの構成が必須であるが、本願発明は、ＤＲＡＭのデータを保持するために必要なコンデンサの構成（蓄積電極等）を備えていないため、「蓄積電荷のリークを低減し、保持時間を長くすることができる」という作用効果を得ることはできない。
　
　したがって、本願発明は、刊行物１に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　 
第５　むすび
　以上のとおり、本願の請求項６に係る発明は、刊行物１に記載された発明および周知技術から、当業者が容易に発明をすることができたものであり、特許法第２９条第２項の規定により特許を受けることができないから、本願は、請求項７ないし９に係る発明について検討するまでもなく、拒絶されるべきものである。
　  
　よって、結論のとおり審決する。