【事件の表示】
　平成９年特許願第３５０９５５号「カウンタ及び非カウンタ・ドーパント要素を用いて形成されたＬＤＤ領域を有する電界効果トランジスタ」拒絶査定不服審判事件〔平成１０年７月２１日出願公開，特開平１０−１８９９７３〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
１　手続の経緯
　本願は，平成９年１２月１９日（パリ条約による優先権主張１９９６年１２月１９日，米国）の出願であって，平成１０年１月７日及び平成２０年１１月２６日付けで手続補正がなされ，平成２１年１０月８日付けで拒絶査定がなされ，これに対し，平成２２年２月１５日に拒絶査定不服審判が請求されたものである。
　
２　本願発明
　本願の請求項１〜４２に係る発明は，平成２０年１１月２６日付けの手続補正により補正された明細書及び図面の記載からみて，その特許請求の範囲の請求項１〜４２に記載された事項により特定されるものであり，その内の請求項１３に係る発明（以下「本願発明」という。）は，次のとおりのものである。 
「【請求項１３】
　結晶格子構造を有する半導体基板にドープされた領域を形成する方法であって，
　ドーパントを前記ドープされた領域の境界の内部において基板の中へ注入するステップと，
　カウンタ・ドーパントを前記ドープされた領域の前記境界の内部において前記基板の中へ注入するステップであって，前記カウンタ・ドーパントの濃度は前記基板の内部に存在する前記ドープされた領域の前記境界においてピークになり，前記カウンタ・ドーパントは前記基板がアニーリングされるときに前記ドーパントよりも容易に前記格子構造において開口を占有する，ステップと，
　前記基板をアニーリングするステップと，
　を含むことを特徴とする方法。」
　
３　引用例に記載された発明
（１）原査定の拒絶の理由に引用された特開平６−２１６１５０号公報（平成６年８月５日出願公開，以下「引用例」という。）には，次の記載がある。
ア　図２を参照して，「【００１１】上記実施例の半導体装置の製造方法の一具体例を図２を参照して説明する。まず
ｎ型シリコン基板１
Ａｓイオンを基板１にイオン注入することによって
深さが５０ｎｍの拡散層８を形成
Ｂイオンを基板１にイオン注入することによって，深さ５０ｎｍのところにピーク濃度
ｐ層９を形成
イ　「【符号の説明】
１
ｎ型シリコン基板
３　ｎウェル
５　ゲート酸化膜
６　ｐウェル
７　ゲート電極
８
拡散層（ｎ
−
層）
９
ｐ層
１０　ゲート側壁
１２　拡散層（ｎ＋層）」
（２）上記（１）ア及びイによれば，引用例には，Ａｓイオンをｎ型シリコン基板１にイオン注入することによって，深さが５０ｎｍの拡散層（ｎ−層）８を形成することが記載されている。
（３）上記（１）ア及びイによれば，引用例には，Ｂイオンをｎ型シリコン基板１にイオン注入することによって，深さ５０ｎｍのところにピーク濃度があるｐ層９を形成することが記載されている。
（４）そして，ｎ型シリコン基板１が結晶格子構造を有するものであることは，明らかであるから，引用例に記載された発明は，結晶格子構造を有するｎ型シリコン基板１に拡散層（ｎ−層）８を形成する方法に関するものである。
（５）よって，引用例には，以下の発明（以下「引用発明」という。）が記載されている。
「結晶格子構造を有するｎ型シリコン基板１に拡散層（ｎ−層）８を形成する方法であって，
　Ａｓイオンをｎ型シリコン基板１にイオン注入することによって，深さが５０ｎｍの拡散層（ｎ−層）８を形成し，
　Ｂイオンをｎ型シリコン基板１にイオン注入することによって，深さ５０ｎｍのところにピーク濃度があるｐ層９を形成すること，
　を含むことを特徴とする方法。」
　
４　本願発明と引用発明との対比
（１）引用発明の「ｎ型シリコン基板１」，「拡散層（ｎ−層）８」は，本願発明の「半導体基板」，「ドープされた領域」にそれぞれ相当するから，引用発明の「結晶格子構造を有するｎ型シリコン基板１に拡散層（ｎ−層）８を形成する方法」は，本願発明の「結晶格子構造を有する半導体基板にドープされた領域を形成する方法」に相当する。
（２）引用発明の「Ａｓイオン」，「深さが５０ｎｍ」は，本願発明の「ドーパント」，「境界」にそれぞれ相当し，引用発明では，Ａｓイオンをｎ型シリコン基板１にイオン注入することによって，深さが５０ｎｍの拡散層（ｎ−層）８を形成しているのであるから，Ａｓイオンを拡散層（ｎ−層）８の境界の内部に注入していることは，明らかである。したがって，引用発明の「Ａｓイオンをｎ型シリコン基板１にイオン注入することによって，深さが５０ｎｍの拡散層（ｎ−層）８を形成」することは，本願発明の「ドーパントを前記ドープされた領域の境界の内部において基板の中へ注入するステップ」に相当する。
（３）引用発明の「Ｂイオン」は，本願発明の「カウンタ・ドーパント」に相当する。そうすると，引用発明では，本願発明のドープされた領域に相当する拡散層（ｎ−層）８が，深さ５０ｎｍで形成されており，また，本願発明のカウンタ・ドーパントに相当するＢイオンを，深さ５０ｎｍのところにピーク濃度があるように，ｎ型シリコン基板１にイオン注入するのであるから，引用発明の「Ｂイオンをｎ型シリコン基板１にイオン注入することによって，深さ５０ｎｍのところにピーク濃度があるｐ層９を形成すること」は，本願発明の「カウンタ・ドーパントを前記ドープされた領域の前記境界の内部において前記基板の中へ注入するステップであって，前記カウンタ・ドーパントの濃度は前記基板の内部に存在する前記ドープされた領域の前記境界においてピークにな」ることに相当する。
（４）以上のことを踏まえると，本願発明と引用発明とは，
「結晶格子構造を有する半導体基板にドープされた領域を形成する方法であって，
　ドーパントを前記ドープされた領域の境界の内部において基板の中へ注入するステップと，
　カウンタ・ドーパントを前記ドープされた領域の前記境界の内部において前記基板の中へ注入するステップであって，前記カウンタ・ドーパントの濃度は前記基板の内部に存在する前記ドープされた領域の前記境界においてピークになる，ステップと，
　を含むことを特徴とする方法。」
である点で一致し，以下の点で相違する。
相違点１：本願発明では，カウンタ・ドーパントは，基板がアニーリングされるときにドーパントよりも容易に格子構造において開口を占有するのに対して，引用発明では，そのような構成が不明な点。
相違点２：本願発明は，基板をアニーリングするステップを含むのに対して，引用発明では，アニーリングするか否かが明確でない点。
　
５　当審の判断
（１）まず，相違点２について検討すると，例えば原査定の拒絶の理由に引用された特開平４−１１６８３４号公報（平成４年４月１７日出願公開）の従来の技術に，「この点を考慮すると
イオン注入後の熱処理
　
（２）次に，相違点１について検討する。
ア　まず，本願の願書に最初に添付した明細書及び図面（以下「当初明細書等」という。）の発明の詳細な説明に，「カウンタ・ドーパントは，基板がアニーリングされるときにドーパントよりも容易に格子構造において開口を占有する」ことについては，次の記載のみがある。
「【０００７】
【課題を解決するための手段】接合の形成に関連する問題は，本発明による方法によって克服される。ＦＥＴの基板にＬＤＤ領域を形成する方法は，ＬＤＤドーパントを前記ＬＤＤ領域の境界内部の基板の中へ注入するステップと，
カウンタ・ドーパントをＬＤＤ領域の境界において基板の中へ注入するステップと，基板をアニーリングするステップとを含む
カウンタ・ドーパントは，前記基板がアニーリングされるときには基板の格子構造において代替的な位置を占有
「【００１０】しかし，更に一般的に，半導体基板にドープされた領域を形成する方法は，
ドーパントをドープされた領域の境界内部の基板の中へ注入するステップ
カウンタ・ドーパント
をドープされた領域の境界において基板の中へ注入するステップであって，ホウ素
などのカウンタ・ドーパントは基板がアニーリングされるときには基板の格子構造における代替的な位置を占有するステップと，基板をアニーリングするステップとを含む
【００１１】ＭＯＳデバイスを製造する方法は，ゲート構造を基板上に形成するステップと，ゲート構造の対向する側面において基板の中へＬＤＤドーパントを注入するステップと，ゲート構造の対向する側面において前記
基板の中へカウンタ・ドーパント
を注入するステップであって，カウンタ・ドーパント
はＬＤＤ領域を定義する深さに注入されるステップ
基板をアニーリングするステップ
基板がアニーリングされるときに，カウンタ・ドーパントは，ドーパントよりも容易に，基板の格子構造における開口を占有
【００１２】ＦＥＴは，基板と，基板上のゲート構造と，基板内にあり，その間にチャネルを定義する複数のＬＤＤ領域と，基板の内部にありＬＤＤ領域と隣接するドレイン及びソース領域と，ソース及びドレイン領域に対する基板上の少なくとも１つのレベルの接点と，を含む。
それぞれのＬＤＤ領域は，そのＬＤＤ領域の境界内の基板における格子位置を占有するＬＤＤドーパント原子を含む
それぞれのＬＤＤ領域は，更に，そのＬＤＤ領域の境界において格子位置を占有するカウンタ・ドーパント原子を含む
【００１３】短チャネルＮＭＯＳデバイスは，基板と，基板上のゲート構造と，基板内にありその間にチャネルを定義する複数のＬＤＤ領域であって，それぞれのＬＤＤ領域と前記チャネルの一端とは急峻でない接合を定義するＬＤＤ領域と，基板の内部にありＬＤＤ領域と隣接するドレイン及びソース領域と，ソース及びドレイン領域に対する基板上の少なくとも１つのレベルの接点と，を備えている。
それぞれのＬＤＤ領域は，そのＬＤＤ領域の境界内の基板の格子位置を占有するＬＤＤドーパント原子を含む
それぞれのＬＤＤ領域は，更に，そのＬＤＤ領域の境界における格子位置を占有するカウンタ・ドーパント原子を含む
「【００２０】次に図２を参照すると，
ＬＤＤ領域２４が，電気的に活性なカウンタ・ドーパント３２を用いてカウンタ・ドープされ，ＬＤＤ領域２４の電気的に活性な境界を定義
このカウンタ・ドーパントは，ホウ素，ガリウム，アルミニウム又はインジウムなどのＩＩＩ族の元素
基板１２がアニーリングされるときには，ホウ素と例えばヒ素であるカウンタ・ドーパント３２との両方が，基板１２における結晶格子位置を求めて争う
「【００５４】以上で，半導体基板における電気的に活性な化学種（species）の活性化を修正し制御する方法を開示した。半導体基板のドープされた領域の中にカウンタ・ドーパントを注入することによって，ドープされた領域の電気的に活性な境界を，より正確に形成することができる。更に，
電気的に活性な境界は，後続の加熱ステップによるシフトを被りにくいが，その理由は，境界の周囲の格子空間が，カウンタ・ドーパントによって既に占有されているために，ドーパントが占有することができないからであ
　これらの記載によれば，本願発明の「カウンタ・ドーパントは，基板がアニーリングされるときにドーパントよりも容易に格子構造において開口を占有する」ことは，カウンタ・ドーパントをドープされた領域の境界において基板の中へ注入し，基板をアニーリングすることによりもたらされるものと認められる。そうすると，引用発明は，本願発明と同様に，「カウンタ・ドーパントを前記ドープされた領域の前記境界の内部において前記基板の中へ注入するステップであって，前記カウンタ・ドーパントの濃度は前記基板の内部に存在する前記ドープされた領域の前記境界においてピークにな」る構成を有するものであり，また，イオン注入後に基板をアニーリングすることは，従来周知の技術であって，イオン注入後に通常行われる処理であるから，引用発明において，イオン注入後に基板をアニーリングすることを採用すれば，本願発明のような「カウンタ・ドーパントは，基板がアニーリングされるときにドーパントよりも容易に格子構造において開口を占有する」構成となることは，当然にもたらされるものであると解するのが相当である。
イ　そして，本願当初明細書等には，カウンタ・ドーパント注入後のアニーリングに関し，具体的な条件（雰囲気，温度，時間等）についての記載はなく，次の記載がある。
「【００５７】
本発明の技術的思想及び技術的範囲から逸脱することなく，種々の改変や修正が可能
この方法は，上述した材料，ドーパント
などには，制限されない
むしろ，材料，ドーパント
などは，デバイスに依存するのであり，ＭＯＳデバイスの所望の動作仕様によって変動
広範囲の半導体製造技術を用いることができる
本発明は，上述した実施例の細部に限定されるのではなく，冒頭の特許請求の範囲によって定義
　そうすると，本願発明において，カウンタ・ドーパント注入後のアニーリングは，単にカウンタ・ドーパント注入後にアニーリングを行えばよいものであって，特別なアニーリングを行うことを意味するものではないことは明らかである。したがって，本願発明におけるカウンタ・ドーパント注入後のアニーリングとして，具体的な条件（雰囲気，温度，時間等）を有する特別なアニーリングを必要としないことは，「引用発明において，イオン注入後に基板をアニーリングすることを採用すれば，本願発明のような『カウンタ・ドーパントは，基板がアニーリングされるときにドーパントよりも容易に格子構造において開口を占有する』構成となることは，当然にもたらされるものである」とした，上記アにおける判断を支持するものである。
　
６　むすび
　以上検討したとおり，本願発明は，従来周知の技術を勘案することにより，引用発明に基づいて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。したがって，本願は，他の請求項に係る発明について検討するまでもなく，拒絶すべきものである。
　よって，結論のとおり審決する。