【手続補正書】
【提出日】平成24年3月15日(2012.3.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の設定データの読み出し及び書き込み可能に構成される第１の入力レジスターと、
第２の設定データの読み出し及び書き込み可能に構成される第２の入力レジスターと、
前記第１の入力レジスターに設定された前記第１の設定データと前記第２の入力レジスターに設定された前記第２の設定データとを用いた乗算処理の結果を、固定小数点フォーマットの第１の乗算データとして出力する第１の処理ユニットと、
前記第１の入力レジスターに設定された前記第１の設定データと前記第２の入力レジスターに設定された前記第２の設定データとを用いた乗算処理の結果を、浮動小数点フォーマットの第２の乗算データとして出力する第２の処理ユニットと、
前記第１の乗算データが格納される第１の出力レジスターと、
前記第２の乗算データが格納される第２の出力レジスターとを含み、
所与の実行サイクル毎に、前記第１の処理ユニットが、前記第１の乗算データを前記第１の出力レジスターに格納すると共に、前記第２の処理ユニットが、前記第２の乗算データを前記第２の出力レジスターに格納することを特徴とする情報処理装置。
【請求項２】
請求項１において、
第３の設定データの読み出し及び書き込み可能に構成される第３の入力レジスターと、
第４の設定データの読み出し及び書き込み可能に構成される第４の入力レジスターと、
前記第３の入力レジスターに設定された前記第３の設定データと前記第４の入力レジスターに設定された前記第４の設定データとを用いた乗算処理の結果を、固定小数点フォーマットの第３の乗算データとして出力する第３の処理ユニットと、
前記第３の入力レジスターに設定された前記第３の設定データと前記第４の入力レジスターに設定された前記第４の設定データとを用いた乗算処理の結果を、浮動小数点フォーマットの第４の乗算データとして出力する第４の処理ユニットと、
前記第３の乗算データが格納される第３の出力レジスターと、
前記第４の乗算データが格納される第４の出力レジスターとを含み、
所与の実行サイクル毎に、前記第３の処理ユニットが、前記第３の乗算データを前記第３の出力レジスターに格納し、前記第４の処理ユニットが、前記第４の乗算データを前記第４の出力レジスターに格納することを特徴とする情報処理装置。
【請求項３】
請求項２において、
前記第３の処理ユニットが、
前記第４の乗算データを、固定小数点フォーマットの前記第３の乗算データに変換する固定小数点出力フォーマット変換部を含み、
前記第４の処理ユニットが、
前記第３の設定データと前記第４の設定データとを用いた浮動小数点乗算処理を行い、前記第４の乗算データを出力する第１の浮動小数点乗算ユニットを含むことを特徴とする情報処理装置。
【請求項４】
請求項２において、
前記第３の処理ユニットが、
前記第３の設定データを固定小数点フォーマットの第３の入力データに変換する第１の固定小数点入力フォーマット変換部と、
前記第４の設定データを固定小数点フォーマットの第４の入力データに変換する第２の固定小数点入力フォーマット変換部と、
前記第３の入力データと前記第４の入力データとを用いた固定小数点乗算処理を行い、前記第３の乗算データを出力する第２の固定小数点乗算ユニットとを含むことを特徴とする情報処理装置。
【請求項５】
請求項２乃至４のいずれかにおいて、
前記第３の入力レジスターのビット数は、前記第４の入力レジスターのビット数と同じであり、
前記第３の出力レジスター及び前記第４の出力レジスターのうち少なくとも一方は、
前記第３の入力レジスターのビット数と同じ２つのアキュムレーターから構成されることを特徴とする情報処理装置。
【請求項６】
請求項１乃至５のいずれかにおいて、
前記第１の処理ユニットが、
前記第１の設定データと前記第２の設定データとを用いた固定小数点乗算処理を行い、
前記第１の乗算データを出力する第１の固定小数点乗算ユニットを含み、
前記第２の処理ユニットが、
前記第１の乗算データを、浮動小数点フォーマットの前記第２の乗算データに変換する
浮動小数点出力フォーマット変換部を含むことを特徴とする情報処理装置。
【請求項７】
請求項１乃至５のいずれかにおいて、
前記第１の処理ユニットが、
前記第１の設定データと前記第２の設定データとを用いた固定小数点乗算処理を行い、前記第２の乗算データを出力する第１の固定小数点乗算ユニットを含み、
前記第２の処理ユニットが、
前記第１の設定データを浮動小数点フォーマットの第１の入力データに変換する第１の浮動小数点入力フォーマット変換部と、
前記第２の設定データを浮動小数点フォーマットの第２の入力データに変換する第２の浮動小数点入力フォーマット変換部と、
前記第１の入力データと前記第２の入力データとを用いた浮動小数点乗算処理を行い、前記第２の乗算データを出力する第２の浮動小数点乗算ユニットを含むことを特徴とする情報処理装置。
【請求項８】
請求項１乃至７のいずれかにおいて、
前記第１の入力レジスターのビット数は、前記第２の入力レジスターのビット数と同じであり、
前記第１の出力レジスター及び前記第２の出力レジスターのうち少なくとも一方は、
前記第１の入力レジスターのビット数と同じ２つのアキュムレーターから構成されることを特徴とする情報処理装置。
【請求項９】
請求項１乃至８のいずれかにおいて、
フェッチされた命令データをデコードする命令デコード部を含み、
前記命令デコード部のデコード結果にかかわらず、各処理ユニットによる処理結果を、前記複数の出力レジスターのいずれかに格納することを特徴とする情報処理装置。
【請求項１０】
請求項９において、
前記命令デコード部が、
算術演算命令、論理演算命令及びシフト演算命令を除く、データ転送命令及び分岐命令をデコードすることを特徴とする情報処理装置。
【請求項１１】
請求項１乃至１０のいずれかにおいて、
前記出力レジスターに格納された乗算データが、前記入力レジスターのいずれかに転送可能に構成されることを特徴とする情報処理装置。
【請求項１２】
それぞれが、設定データの読み出し及び書き込み可能に構成される複数の入力レジスターと、
前記複数の入力レジスターのいずれかに設定された設定データを用いた乗算処理の結果を出力する第１の処理ユニット及び第２の処理ユニットと、
少なくとも前記第１の処理ユニットからの第１の乗算データ及び前記第２の処理ユニットからの第２の乗算データが格納される複数の出力レジスターとを含む情報処理装置の演算処理方法であって、
前記第１の処理ユニットが、固定小数点フォーマットの前記第１の乗算データを出力すると共に、前記第２の処理ユニットが、浮動小数点フォーマットの前記第２の乗算データを出力する処理ステップと、
所与の実行サイクル毎に、前記第１の処理ユニットが、前記第１の乗算データを前記第１の出力レジスターに格納すると共に、前記第２の処理ユニットが、前記第２の乗算データを前記第２の出力レジスターに格納する格納ステップとを含み、
前記処理ステップでは、
前記第１の処理ユニットが、前記複数の入力レジスターのうち前記第１の処理ユニットに割り当てられた第１のレジスターに設定された第１の設定データと、前記複数の入力レジスターのうち前記第２の処理ユニットに割り当てられた第２のレジスターに設定された第２の設定データとを用いた乗算処理の結果を、固定小数点フォーマットの第１の乗算データとして出力すると共に、
前記第２の処理ユニットが、前記第１の入力レジスターに設定された前記第１の設定データと前記第２の入力レジスターに設定された前記第２の設定データとを用いた乗算処理の結果を、浮動小数点フォーマットの第２の乗算データとして出力することを特徴とする演算処理方法。
【請求項１３】
プログラム及びデータを記憶するメモリーと、
前記プログラム及び前記データに対応した演算処理を行う請求項１乃至１１のいずれか記載の情報処理装置とを含むことを特徴とする電子機器。