【事件の表示】
　特願２００３−２０９６１８「半導体装置およびその製造方法」拒絶査定不服審判事件〔平成１７年　３月２４日出願公開、特開２００５−　７９１１０〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、平成１５年８月２９日の出願であって、平成１８年５月１０日付けで手続補正がなされ、同年１０月３０日付けで拒絶査定がなされ、これに対して、平成１９年１月１１日に拒絶査定に対する審判請求がなされるとともに、同年２月５日付けで手続補正がなされ、その後、平成２１年８月７日付けで審尋がなされたが、それに対して回答書は提出されなかったものである。
　
第２．平成１９年２月５日付けの手続補正についての却下の決定
　［補正の却下の決定の結論］
　平成１９年２月５日付けの手続補正を却下する。
　
　［理由］
１．手続補正の内容
　平成１９年２月５日付けの手続補正（以下、「本件補正」という。）は、補正前の特許請求の範囲の請求項１〜１５を、補正後の特許請求の範囲の請求項１〜１５と補正するものであり、そのうちの補正前後の請求項１、３、５、７、１１及び１２は以下のとおりである。
（補正前）
「【請求項１】　半導体基板の素子形成領域および素子分離領域が形成されている側の主面に電気的に不活性な第１の不純物を全面的に注入する工程と、
　前記第１の不純物が注入された前記半導体基板に光による加熱処理を施す工程と、
　を含むことを特徴とする半導体装置の製造方法。」
「【請求項３】　半導体基板の素子形成領域および素子分離領域が形成されている側の主面の前記素子形成領域上にゲート絶縁膜を有するゲート電極を設ける工程と、
　前記ゲート電極が設けられた前記主面に電気的に不活性な第１の不純物を全面的に注入するとともに、前記ゲート電極をマスクとして、前記半導体基板の前記ゲート電極に隣接する領域に、所定の導電型を有する電気的に活性な第２の不純物を注入する工程と、
　前記第１の不純物および前記第２の不純物が注入された前記半導体基板に光による加熱処理を施すことにより前記第２の不純物を活性化させて、前記所定の導電型を有する浅いソース・ドレイン拡散層を形成する工程と、
　前記ゲート電極の周囲にゲート側壁膜を設ける工程と、
　前記ゲート側壁膜が設けられた前記主面に前記第１の不純物を全面的に注入するとともに、前記ゲート電極および前記ゲート側壁膜をマスクとして、前記半導体基板の前記ゲート側壁膜に隣接する領域に、前記第２の不純物を注入する工程と、
　前記第１の不純物および前記第２の不純物が注入された前記半導体基板に前記加熱処理を施すことにより前記第２の不純物を活性化させて、前記所定の導電型を有するとともに、前記浅いソース・ドレイン拡散層に連続する深いソース・ドレイン拡散層を形成する工程と、
　を含むことを特徴とする半導体装置の製造方法。」
「【請求項５】　半導体基板が有する主面のうちｎＭＯＳ領域およびｐＭＯＳ領域からなる素子形成領域ならびにＳＴＩ構造からなる素子分離領域が形成されている側の主面の前記素子形成領域上にゲート絶縁膜を有するゲート電極を設ける工程と、
　前記ゲート電極が設けられた前記主面に電気的に不活性な第１の不純物を全面的に注入する工程と、
　前記ｎＭＯＳ領域および前記ｐＭＯＳ領域のそれぞれに対して、前記ゲート電極をマスクとして、前記半導体基板の前記ゲート電極に隣接する領域に、所定の導電型を有する電気的に活性な第２の不純物を注入する工程と、
　前記第１の不純物および前記第２の不純物が注入された前記半導体基板に光による加熱処理を施すことにより前記第２の不純物を活性化させて、前記所定の導電型を有する浅いソース・ドレイン拡散層を形成する工程と、
　前記ゲート電極の周囲にゲート側壁膜を設ける工程と、
　前記ゲート側壁膜が設けられた前記主面に前記第１の不純物を全面的に注入するとともに、前記ゲート電極および前記ゲート側壁膜をマスクとして、前記半導体基板の前記ゲート側壁膜に隣接する領域に、前記第２の不純物を注入する工程と、
　前記第１の不純物および前記第２の不純物が注入された前記半導体基板に前記加熱処理を施すことにより前記第２の不純物を活性化させて、前記所定の導電型を有するとともに、前記浅いソース・ドレイン拡散層に連続する深いソース・ドレイン拡散層を形成する工程と、
　を含むことを特徴とする半導体装置の製造方法。」
「【請求項７】　前記第１の不純物を、前記半導体基板の前記素子形成領域および前記素子分離領域が形成されている側の表層部に１×１０19ｃｍ-3以上の濃度でイオン注入することを特徴とする請求項１〜６のうちのいずれかに記載の半導体装置の製造方法。」
「【請求項１１】　素子形成領域および素子分離領域が形成されている側の主面に電気的に不活性な第１の不純物が全面的に注入されるとともに所定の導電型を有する電気的に活性な第２の不純物が注入された後、光による加熱処理が施されて前記第２の不純物が活性化されることにより、前記所定の導電型を有するソース・ドレイン拡散層が形成された半導体基板と、
　ゲート絶縁膜およびゲート側壁膜を有して前記ソース・ドレイン拡散層上に設けられたゲート電極と、
　を具備することを特徴とする半導体装置。」
「【請求項１２】　前記第１の不純物が、前記半導体基板の前記素子形成領域および前記素子分離領域が形成されている側の表層部に１×１０19ｃｍ-3以上の濃度でイオン注入されたことを特徴とする請求項１１に記載の半導体装置。」
　
（補正後）
「【請求項１】　半導体基板の素子形成領域および素子分離領域が形成されている側の主面に電気的に不活性な第１の不純物を全面的に注入する工程と、
　前記第１の不純物が注入された前記半導体基板に、シリコン（Ｓｉ）の吸収端よりも短波長側に主要なスペクトルを有するとともに発光時間が１００ｍｓ以下である光による加熱処理を施す工程と、
　を含むことを特徴とする半導体装置の製造方法。」
「【請求項３】　半導体基板の素子形成領域および素子分離領域が形成されている側の主面の前記素子形成領域上にゲート絶縁膜を有するゲート電極を設ける工程と、
　前記ゲート電極が設けられた前記主面に電気的に不活性な第１の不純物を全面的に注入するとともに、前記ゲート電極をマスクとして、前記半導体基板の前記ゲート電極に隣接する領域に、所定の導電型を有する電気的に活性な第２の不純物を注入する工程と、
　前記第１の不純物および前記第２の不純物が注入された前記半導体基板に、シリコン（Ｓｉ）の吸収端よりも短波長側に主要なスペクトルを有するとともに発光時間が１００ｍｓ以下である光による加熱処理を施すことにより前記第２の不純物を活性化させて、前記所定の導電型を有する浅いソース・ドレイン拡散層を形成する工程と、
　前記ゲート電極の周囲にゲート側壁膜を設ける工程と、
　前記ゲート側壁膜が設けられた前記主面に前記第１の不純物を全面的に注入するとともに、前記ゲート電極および前記ゲート側壁膜をマスクとして、前記半導体基板の前記ゲート側壁膜に隣接する領域に、前記第２の不純物を注入する工程と、
　前記第１の不純物および前記第２の不純物が注入された前記半導体基板に前記加熱処理を施すことにより前記第２の不純物を活性化させて、前記所定の導電型を有するとともに、前記浅いソース・ドレイン拡散層に連続する深いソース・ドレイン拡散層を形成する工程と、
　を含むことを特徴とする半導体装置の製造方法。」
「【請求項５】　半導体基板が有する主面のうちｎＭＯＳ領域およびｐＭＯＳ領域からなる素子形成領域ならびにＳＴＩ構造からなる素子分離領域が形成されている側の主面の前記素子形成領域上にゲート絶縁膜を有するゲート電極を設ける工程と、
　前記ゲート電極が設けられた前記主面に電気的に不活性な第１の不純物を全面的に注入する工程と、
　前記ｎＭＯＳ領域および前記ｐＭＯＳ領域のそれぞれに対して、前記ゲート電極をマスクとして、前記半導体基板の前記ゲート電極に隣接する領域に、所定の導電型を有する電気的に活性な第２の不純物を注入する工程と、
　前記第１の不純物および前記第２の不純物が注入された前記半導体基板に、シリコン（Ｓｉ）の吸収端よりも短波長側に主要なスペクトルを有するとともに発光時間が１００ｍｓ以下である光による加熱処理を施すことにより前記第２の不純物を活性化させて、前記所定の導電型を有する浅いソース・ドレイン拡散層を形成する工程と、
　前記ゲート電極の周囲にゲート側壁膜を設ける工程と、
　前記ゲート側壁膜が設けられた前記主面に前記第１の不純物を全面的に注入するとともに、前記ゲート電極および前記ゲート側壁膜をマスクとして、前記半導体基板の前記ゲート側壁膜に隣接する領域に、前記第２の不純物を注入する工程と、
　前記第１の不純物および前記第２の不純物が注入された前記半導体基板に前記加熱処理を施すことにより前記第２の不純物を活性化させて、前記所定の導電型を有するとともに、前記浅いソース・ドレイン拡散層に連続する深いソース・ドレイン拡散層を形成する工程と、
　を含むことを特徴とする半導体装置の製造方法。」
「【請求項７】　前記第１の不純物を、前記半導体基板の前記素子形成領域および前記素子分離領域が形成されている側の表層部に１×１０20ｃｍ-3以上の濃度でイオン注入することを特徴とする請求項１〜６のうちのいずれかに記載の半導体装置の製造方法。」
「【請求項１１】　素子形成領域および素子分離領域が形成されている側の主面に電気的に不活性な第１の不純物が全面的に注入されるとともに所定の導電型を有する電気的に活性な第２の不純物が注入された後、シリコン（Ｓｉ）の吸収端よりも短波長側に主要なスペクトルを有するとともに発光時間が１００ｍｓ以下である光による加熱処理が施されて前記第２の不純物が活性化されることにより、前記所定の導電型を有するソース・ドレイン拡散層が形成された半導体基板と、
　ゲート絶縁膜およびゲート側壁膜を有して前記ソース・ドレイン拡散層上に設けられたゲート電極と、
　を具備することを特徴とする半導体装置。」
「【請求項１２】　前記第１の不純物が、前記半導体基板の前記素子形成領域および前記素子分離領域が形成されている側の表層部に１×１０20ｃｍ-3以上の濃度でイオン注入されたことを特徴とする請求項１１に記載の半導体装置。」
　
２．補正事項の整理
　本件補正による補正事項を整理すると以下のとおりである。
（１）補正事項１
　補正前の請求項１の「前記第１の不純物が注入された前記半導体基板に光による加熱処理を施す工程」を、補正後の請求項１の「前記第１の不純物が注入された前記半導体基板に、シリコン（Ｓｉ）の吸収端よりも短波長側に主要なスペクトルを有するとともに発光時間が１００ｍｓ以下である光による加熱処理を施す工程」と補正すること。
　
（２）補正事項２                                          　
　補正前の請求項３の「前記第１の不純物および前記第２の不純物が注入された前記半導体基板に光による加熱処理を施すことにより前記第２の不純物を活性化させて、前記所定の導電型を有する浅いソース・ドレイン拡散層を形成する工程」を、補正後の請求項３の「前記第１の不純物および前記第２の不純物が注入された前記半導体基板に、シリコン（Ｓｉ）の吸収端よりも短波長側に主要なスペクトルを有するとともに発光時間が１００ｍｓ以下である光による加熱処理を施すことにより前記第２の不純物を活性化させて、前記所定の導電型を有する浅いソース・ドレイン拡散層を形成する工程」と補正すること。
　
（３）補正事項３
　補正前の請求項５の「前記第１の不純物および前記第２の不純物が注入された前記半導体基板に光による加熱処理を施すことにより前記第２の不純物を活性化させて、前記所定の導電型を有する浅いソース・ドレイン拡散層を形成する工程」を、補正後の請求項５の「前記第１の不純物および前記第２の不純物が注入された前記半導体基板に、シリコン（Ｓｉ）の吸収端よりも短波長側に主要なスペクトルを有するとともに発光時間が１００ｍｓ以下である光による加熱処理を施すことにより前記第２の不純物を活性化させて、前記所定の導電型を有する浅いソース・ドレイン拡散層を形成する工程」と補正すること。
　
（４）補正事項４
　補正前の請求項７の「前記第１の不純物を、前記半導体基板の前記素子形成領域および前記素子分離領域が形成されている側の表層部に１×１０19ｃｍ-3以上の濃度でイオン注入すること」を、補正後の請求項７の「前記第１の不純物を、前記半導体基板の前記素子形成領域および前記素子分離領域が形成されている側の表層部に１×１０20ｃｍ-3以上の濃度でイオン注入すること」と補正すること。
　
（５）補正事項５
　補正前の請求項１１の「光による加熱処理が施されて前記第２の不純物が活性化されることにより、」を、補正後の請求項１１の「シリコン（Ｓｉ）の吸収端よりも短波長側に主要なスペクトルを有するとともに発光時間が１００ｍｓ以下である光による加熱処理が施されて前記第２の不純物が活性化されることにより、」と補正すること。
　
（６）補正事項６
　補正前の請求項１２の「前記第１の不純物が、前記半導体基板の前記素子形成領域および前記素子分離領域が形成されている側の表層部に１×１０19ｃｍ-3以上の濃度でイオン注入されたこと」を、補正後の請求項１２の「前記第１の不純物が、前記半導体基板の前記素子形成領域および前記素子分離領域が形成されている側の表層部に１×１０20ｃｍ-3以上の濃度でイオン注入されたこと」と補正すること。
　
３．補正の目的及び新規事項の追加の有無についての検討
（１）補正事項１について
　補正事項１は、請求項１に係る発明の「第１の不純物が注入された」「半導体基板に」「加熱処理を施す工程」における「加熱処理」が、補正前に「光による」とされていた点を、「シリコン（Ｓｉ）の吸収端よりも短波長側に主要なスペクトルを有するとともに発光時間が１００ｍｓ以下である光による」と補正するものであり、補正前の請求項１に係る発明の発明特定事項に対して技術的限定を付加するものであるから、当該補正事項１は、特許法第１７条の２第４項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同じ。）第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　また、そのように「第１の不純物が注入された」「半導体基板に」「加熱処理を施す工程」における「加熱処理」を、「シリコン（Ｓｉ）の吸収端よりも短波長側に主要なスペクトルを有するとともに発光時間が１００ｍｓ以下である光による」ものに特定する補正が、本願の願書に最初に添付した明細書又は図面（以下、これらをまとめて「当初明細書等」という。）に記載された事項の範囲内においてなされたものであるか否かについて検討すると、当初明細書等には、当該工程の加熱処理に用いる光に関する００４７段落の「Ｘｅフラッシュランプは、シリコン（Ｓｉ）の吸収端よりも短波長側である可視光領域を主要な発光領域（ピーク波長領域：約３００〜５００ｎｍ）とする白色光ランプである。」及び００５６段落の「フラッシュランプのパルス幅は、約１００ｍｓ以下であれば適宜、適正な値に設定しても、前述した一実施形態と同等の効果を得ることができることが分かっている。」という記載からみて、「シリコン（Ｓｉ）の吸収端よりも短波長側である可視光領域を主要な発光領域」を有するとともに「パルス幅」が「約１００ｍｓ以下」である「Ｘｅフラッシュランプ」により加熱処理を施す工程が記載されていると認められる一方、補正後の請求項１に係る発明の発明特定事項である「主要なスペクトル」及び「発光時間が１００ｍｓ以下である光」という記載そのものは存在していない。
　ここで、補正後の請求項１に係る発明の発明特定事項である「主要なスペクトル」は、当初明細書等に明示的に記載されたものではないものの、出願時の技術常識に照らし、当初明細書等における「主要な発光領域」という記載が「主要なスペクトル」の意味であることは、この記載に接した当業者には明らかであり、それがそこに記載されているのと同然であるとも理解できるから、補正後の請求項１に係る発明の発明特定事項である「主要なスペクトル」は「当初明細書等の記載から自明な事項」である。また、補正後の請求項１に係る発明の発明特定事項である「発光時間が１００ｍｓ以下である光」も、当初明細書等に明示的に記載されたものではないものの、出願時の技術常識に照らし、当初明細書等に記載された「パルス幅」が「約１００ｍｓ以下」である「Ｘｅフラッシュランプ」の使用により得られるであろうことが、この記載に接した当業者には明らかであり、それがそこに記載されているのと同然であるとも理解できるから、補正後の請求項１に係る発明の発明特定事項である「発光時間が１００ｍｓ以下である光」も「当初明細書等の記載から自明な事項」である。そして、以上の検討を踏まえれば、補正事項１は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって、補正事項１は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項の規定をいう。以下同じ。）に規定する要件を満たすものである。
　
（２）補正事項２について
　補正事項２は、請求項３に係る発明の「第１の不純物および」「第２の不純物が注入された」「半導体基板に」「加熱処理を施すことにより前記第２の不純物を活性化させて、前記所定の導電型を有する浅いソース・ドレイン拡散層を形成する工程」における「加熱処理」が、補正前に「光による」とされていた点を、「シリコン（Ｓｉ）の吸収端よりも短波長側に主要なスペクトルを有するとともに発光時間が１００ｍｓ以下である光による」と補正するものであり、補正前の請求項３に係る発明の発明特定事項に対して技術的限定を付加するものであるから、当該補正事項２は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　また、そのように「第１の不純物および」「第２の不純物が注入された」「半導体基板に」「加熱処理を施すことにより前記第２の不純物を活性化させて、前記所定の導電型を有する浅いソース・ドレイン拡散層を形成する工程」を「シリコン（Ｓｉ）の吸収端よりも短波長側に主要なスペクトルを有するとともに発光時間が１００ｍｓ以下である光による」ものとする補正が、当初明細書等に記載された事項の範囲内においてなされたものであるか否かについて検討すると、当初明細書等には、当該工程の加熱処理に用いる光に関する００４７段落の「Ｘｅフラッシュランプは、シリコン（Ｓｉ）の吸収端よりも短波長側である可視光領域を主要な発光領域（ピーク波長領域：約３００〜５００ｎｍ）とする白色光ランプである。」及び００５６段落の「フラッシュランプのパルス幅は、約１００ｍｓ以下であれば適宜、適正な値に設定しても、前述した一実施形態と同等の効果を得ることができることが分かっている。」という記載からみて、「シリコン（Ｓｉ）の吸収端よりも短波長側である可視光領域を主要な発光領域」を有するとともに「パルス幅」が「約１００ｍｓ以下」である「Ｘｅフラッシュランプ」により加熱処理を施す工程が記載されていると認められる一方、補正後の請求項３に係る発明の発明特定事項である「主要なスペクトル」及び「発光時間が１００ｍｓ以下である光」という記載そのものは存在していない。
　しかし、既に上記第２．３．（１）でも検討したとおり、これら「主要なスペクトル」及び「発光時間が１００ｍｓ以下である光」は、いずれも「当初明細書等の記載から自明な事項」であるから、補正事項２は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって、補正事項２は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たすものである。
　
（３）補正事項３について
　補正事項３は、請求項５に係る発明の「第１の不純物および」「第２の不純物が注入された」「半導体基板に」「加熱処理を施すことにより前記第２の不純物を活性化させて、前記所定の導電型を有する浅いソース・ドレイン拡散層を形成する工程」における「加熱処理」が、補正前に「光による」とされていた点を、「シリコン（Ｓｉ）の吸収端よりも短波長側に主要なスペクトルを有するとともに発光時間が１００ｍｓ以下である光による」と補正するものであり、補正前の請求項５に係る発明の発明特定事項に対して技術的限定を付加するものであるから、当該補正事項３は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　また、そのように「第１の不純物および」「第２の不純物が注入された」「半導体基板に」「加熱処理を施すことにより前記第２の不純物を活性化させて、前記所定の導電型を有する浅いソース・ドレイン拡散層を形成する工程」を「シリコン（Ｓｉ）の吸収端よりも短波長側に主要なスペクトルを有するとともに発光時間が１００ｍｓ以下である光による」ものとする補正が、当初明細書等に記載された事項の範囲内においてなされたものであるか否かについて検討すると、当初明細書等には、当該工程の加熱処理に用いる光に関する００４７段落の「Ｘｅフラッシュランプは、シリコン（Ｓｉ）の吸収端よりも短波長側である可視光領域を主要な発光領域（ピーク波長領域：約３００〜５００ｎｍ）とする白色光ランプである。」及び００５６段落の「フラッシュランプのパルス幅は、約１００ｍｓ以下であれば適宜、適正な値に設定しても、前述した一実施形態と同等の効果を得ることができることが分かっている。」という記載からみて、「シリコン（Ｓｉ）の吸収端よりも短波長側である可視光領域を主要な発光領域」を有するとともに「パルス幅」が「約１００ｍｓ以下」である「Ｘｅフラッシュランプ」により加熱処理を施す工程が記載されていると認められる一方、補正後の請求項５に係る発明の発明特定事項である「主要なスペクトル」及び「発光時間が１００ｍｓ以下である光」という記載そのものは存在していない。
　しかし、既に上記第２．３．（１）でも検討したとおり、これら「主要なスペクトル」及び「発光時間が１００ｍｓ以下である光」は、いずれも「当初明細書等の記載から自明な事項」であるから、補正事項３は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって、補正事項３は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たすものである。
　
（４）補正事項４について
　補正事項４は、請求項７に係る発明の「半導体基板の」「素子形成領域および」「素子分離領域が形成されている側の表層部に」「イオン注入する」「第１の不純物濃度」が、補正前に「１×１０19ｃｍ-3以上」とされていた点を、「１×１０20ｃｍ-3以上」と補正するものであり、補正前の請求項７に係る発明の発明特定事項に対して技術的限定を付加するものであるから、当該補正事項４は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　また、そのような「１×１０20ｃｍ-3以上」という補正後の請求項７に係る発明の「半導体基板の」「素子形成領域および」「素子分離領域が形成されている側の表層部に」「イオン注入する」「第１の不純物濃度」は、当初明細書等の００６０段落に記載されていたものであり、補正事項４は当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たすものである。
　
（５）補正事項５について
　補正事項５は、請求項１１に係る発明の「第２の不純物が活性化される」「加熱処理」が、補正前に「光による」とされていた点を、「シリコン（Ｓｉ）の吸収端よりも短波長側に主要なスペクトルを有するとともに発光時間が１００ｍｓ以下である光による」と補正するものであり、補正前の請求項１１に係る発明の発明特定事項に対して技術的限定を付加するものであるから、当該補正事項５は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　また、そのように「第２の不純物が活性化される」「加熱処理」を「シリコン（Ｓｉ）の吸収端よりも短波長側に主要なスペクトルを有するとともに発光時間が１００ｍｓ以下である光による」ものとする補正が、当初明細書等に記載された事項の範囲内においてなされたものであるか否かについて検討すると、当初明細書等には、当該工程の加熱処理に用いる光に関する００４７段落の「Ｘｅフラッシュランプは、シリコン（Ｓｉ）の吸収端よりも短波長側である可視光領域を主要な発光領域（ピーク波長領域：約３００〜５００ｎｍ）とする白色光ランプである。」及び００５６段落の「フラッシュランプのパルス幅は、約１００ｍｓ以下であれば適宜、適正な値に設定しても、前述した一実施形態と同等の効果を得ることができることが分かっている。」という記載からみて、「シリコン（Ｓｉ）の吸収端よりも短波長側である可視光領域を主要な発光領域」を有するとともに「パルス幅」が「約１００ｍｓ以下」である「Ｘｅフラッシュランプ」により加熱処理を施す工程が記載されていると認められる一方、補正後の請求項１１に係る発明の発明特定事項である「主要なスペクトル」及び「発光時間が１００ｍｓ以下である光」という記載そのものは存在していない。
　しかし、既に上記第２．３．（１）でも検討したとおり、これら「主要なスペクトル」及び「発光時間が１００ｍｓ以下である光」は、いずれも「当初明細書等の記載から自明な事項」であるから、補正事項５は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって、補正事項５は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たすものである。
　
（６）補正事項６について
　補正事項６は、請求項１２に係る発明の「半導体基板の」「素子形成領域および」「素子分離領域が形成されている側の表層部に」「イオン注入された」「第１の不純物濃度」が、補正前に「１×１０19ｃｍ-3以上」とされていた点を、「１×１０20ｃｍ-3以上」と補正するものであり、補正前の請求項１２に係る発明の発明特定事項に対して技術的限定を付加するものであるから、当該補正事項６は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　また、そのような「１×１０20ｃｍ-3以上」という補正後の請求項１２に係る発明の「半導体基板の」「素子形成領域および」「素子分離領域が形成されている側の表層部に」「イオン注入された」「第１の不純物濃度」は、当初明細書等の００６０段落に記載されていたものであり、補正事項６は当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たすものである。
　
（７）補正の目的及び新規事項の追加の有無についてのまとめ
　以上のとおりであるから、本件補正は、特許法第１７条の２第３項及び第４項に規定する要件を満たすものであり、かつ、同法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　したがって、本件補正による補正後の特許請求の範囲に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができるものであるか否か、すなわち、本件補正がいわゆる独立特許要件を満たすものであるか否かにつき更に検討する。
　
４．独立特許要件についての検討
（１）本件補正による補正後の発明
　本件補正による補正後の請求項１〜１５に係る発明は、本件補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１〜１５に記載されている事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下、「補正発明」という。）は、請求項１に記載されている事項により特定される、上記第２．１．において補正後の請求項１として記載したとおりのものである。
　
（２）引用例に記載された発明
（２−１）本願の出願前に日本国内において頒布され、原査定の根拠となった拒絶の理由に引用された特開平１０−１５００００号公報（以下、「引用例」という。）には、図１とともに、以下の事項が記載されている（なお、下線は当合議体が付加したものである。）。
　
「【請求項１】  
以下の工程を備えたことを特徴とする半導体装置の製造方法
  （ａ）
シリコン基盤上にゲート絶縁膜を、前記ゲート絶縁膜の上にゲート領域を
形成する工程
  （ｂ）前記ゲート領域及びシリコン基盤に質量数が５０以上のホウ素を含む化合物イオンを注入する工程と、
  （ｃ）
前記ゲート領域及び前記シリコン基盤を加熱して、前記シリコン基盤内にソース領域及び／又はドレイン領域を形成するとともに、前記注入されたイオンを活性化させる工程
「【請求項３】  
前記工程（ｃ）において、
加熱時間を１秒以下とする
「【請求項４】  
前記工程（ｂ）の前
に、さらに、  前記ゲート領域及び／又は前記シリコン基盤にケイ素イオン若しくはゲルマニウムイオンをイオン注入してアモルファス化を行う工程
を備えた
「【００２３】
  第３の発明は、前記工程（ｃ）において、加熱温度を１１００℃以上１２００℃以下とし、加熱時間を１秒以下とすることを特徴とする半導体装置の製造方法である。本発明により、化合物イオンの活性化を図るとともに、
瞬時加熱によって半導体装置が破壊されることを防止することができる
　【００２４】
  第４の発明は、前記工程（ｂ）の前若しくは後に、さらに、前記ゲート領域及び／又は前記シリコン基盤にケイ素イオン若しくはゲルマニウムイオンをイオン注入してアモルファス化を行う工程を備えたことを特徴とする半導体装置の製造方法である。本発明により、化合物イオンの活性化を図ることができる。」
「【００３２】
  図１を参照して本発明の第１の実施例を説明する。まず、シリコン基盤１０１にＮ型ウェル１０２及びＰ型ウェル（図示せず）を熱拡散により形成する。この工程の後の様子を図１（ａ）に示す。
　【００３３】
  次に、熱酸化膜を７ｎｍ堆積してゲート絶縁膜１０３を形成する。この工程の後の様子を図１（ｂ）に示す。
　【００３４】
  ついで、ドープされていないポリシリコンを２５０ｎｍ堆積する。この工程の後の様子を図１（ｃ）に示す。
　【００３５】
  さらに、フォトリソグラフィー及びドライエッチング法により、それぞれのウェル上にポリシリコンを３５０ｎｍ幅に堆積させ、ゲート１０４を形成する。この工程の後の様子を図１（ｄ）に示す。
　【００３６】
  次に、フォトリソグラフィー法によりＮ型ウェル１０２の上に２塩化ホウ素を２０ＫｅＶ、１×１０14個／ｃｍ2の条件で注入して、Ｎ型エクステンション部１０５を形成する。この工程の後の様子を図１（ｅ）に示す。
　【００３７】
  さらに、同様にＰ型ウェルの上にヒ素イオンを２０ＫｅＶ、１×１０14個／ｃｍ2の条件で注入して、Ｐ型エクステンション部（図示せず）を形成する。
　【００３８】
  この後、ＣＶＤ法及びエッチバック法により、側壁１０６を形成する。この工程の後の様子を図１（ｆ）に示す。
　【００３９】
  ここからが本願発明の特徴とする点の一つである。すなわち、フォトリソグラフィー法によりＮ型ウェル１０２及びゲート領域１０４に、同時に２塩化ホウ素イオンを２０ＫｅＶ、４×１０15個／ｃｍ2の条件で注入する。この工程の様子を図１（ｇ）に示す。これにより、ソース領域及びドレイン領域１０７が形成される。
　【００４０】
  この後、ＲＴＡ法で１０４０℃、１０秒の熱処理を行ってこれらの領域を活性化させる。」
「【００４８】
  以下に説明する第２の実施例による製造方法の大部分は、第１の実施例と同様であるが、イオン活性化のための熱処理過程が異なる。すなわち、第１の実施例のように、２塩化ホウ素イオンを注入して１０００℃前後で１０秒の熱処理をした場合は、塩素の影響でイオンの活性化率が低くなる場合がある。このままでは、イオンを注入した部分の抵抗が高くなってしまう。
　【００４９】
  このため、第１の実施例の熱処理過程に代えて、１１００℃以上で１秒以下の
瞬時加熱
この手法では、サーマルバジェット（加えた総熱量に比例する）は従来手法と大差ないため、トランジスタが熱により悪影響を受けることはない。
　【００５０】
  第３の実施例による製造方法は、第１及び第２の実施例による製造方法に、以下の工程を加えたものである。すなわち、２塩化ホウ素イオンを注入する前、若しくは、注入した後に、
ケイ素イオン（Ｓｉ
+
）若しくはゲルマニウムイオン（Ｇｅ
+
）をイオン注入して、ゲート領域、ソース領域、ドレイン領域をアモルファス化する工程
　【００５１】
  このようなプレアモルファス化工程を追加することは、実際の製造工程でも使用されている。ただし、これらのアモルファス化工程が従来使用されてきた目的は、チャネリング現象を防止するためである。」
「【符号の説明】  
          
１０１     シリコン基盤
          
１０２     Ｎ型ウェル
          １０３     ゲート絶縁膜
          
１０４     ポリシリコンゲート領域
          １０５     エクステンション部
          １０６     側壁
          
１０７     ソース領域及びドレイン領域
　
（２−２）ここで、００５０段落の「ケイ素イオン（Ｓｉ+）若しくはゲルマニウムイオン（Ｇｅ+）をイオン注入して、ゲート領域、ソース領域、ドレイン領域をアモルファス化する工程」は、図１または２（それぞれに記入された引用符号が示すところは「符号の説明」欄の記載を参照）において「１０４」及び「１０７」で示される領域に「ケイ素イオン（Ｓｉ+）若しくはゲルマニウムイオン（Ｇｅ+）をイオン注入」するものであり、すなわち、当該「イオン注入」は、図１または２に示されるシリコン基盤「１０１」の「ゲート領域、ソース領域、ドレイン領域」を備えた素子が形成される領域であるＮ型ウェル「１０２」が形成されている側の主面に対してなされるものであることは明らかである。
　
（２−３）そして、引用例における請求項１を直接引用した請求項３をさらに引用した請求項４に記載された発明の内容と、上記第２．４．（２−２）の検討結果とを総合すると、引用例には以下の発明（以下、「引用発明」という。）が記載されているものと認められる。
　
　「シリコン基盤１０１のゲート領域、ソース領域、ドレイン領域を備えた素子が形成される領域であるＮ型ウェル１０２が形成されている側の主面にケイ素イオン若しくはゲルマニウムイオンをイオン注入する工程と、
　前記ケイ素イオン若しくはゲルマニウムイオンが注入された前記シリコン基盤に、１秒以下加熱する処理を施す工程と、
　を備えたことを特徴とする半導体装置の製造方法。」
　
（３）補正発明と引用発明との対比
（３−１）引用発明の「シリコン基盤１０１」，「Ｎ型ウェル１０２」及び「ケイ素イオン若しくはゲルマニウムイオン」は、それぞれ補正発明の「半導体基板」，「素子形成領域」及び「不活性な第１の不純物」に相当する。
　また、引用発明の「備えたことを特徴とする」は、補正発明の「含むことを特徴とする」に相当する。
　さらに、引用発明の「１秒以下加熱」する処理は、瞬時加熱である点において、補正発明の「発光時間が１００ｍｓ以下である光による加熱処理」と共通している。
　
（３−２）以上を総合すると、補正発明と引用発明とは、
　「半導体基板の素子形成領域が形成されている側の主面に電気的に不活性な第１の不純物を注入する工程と、
　前記第１の不純物が注入された前記半導体基板に、瞬時加熱による加熱処理を施す工程と、
　を含むことを特徴とする半導体装置の製造方法。」
　
　である点で一致し、以下の点で相違する。
　
（相違点１）
　素子形成領域が形成されている「半導体基板」について、補正発明は、「素子分離領域」をも形成されている構成になっているのに対して、引用発明はそのような構成になっていない点。
　
（相違点２）
　「不活性な第１の不純物」について、補正発明は、「半導体基板の素子形成領域および素子分離領域が形成されている側の主面に」「全面的に」「注入する」構成になっているのに対して、引用発明は「素子が形成される領域であるＮ型ウェル１０２が形成されている側の主面」のうち「素子が形成される領域」の少なくとも一部に「注入する」構成を備えるにとどまる点。
　
（相違点３）
　瞬時加熱による「加熱処理」について、補正発明は、「シリコン（Ｓｉ）の吸収端よりも短波長側に主要なスペクトルを有するとともに発光時間が１００ｍｓ以下である光による加熱処理を施す」という構成になっているのに対して、引用発明は「１秒以下加熱する処理を施す」構成を備えるにとどまる点。
　
（４）相違点についての当審の判断
（４−１）相違点１について
　半導体装置の製造方法に関する技術分野において、ウェルが形成される半導体基板に、素子分離領域を併せて設ける点は技術常識であり、たとえ引用発明に直接示唆はなくとも、引用発明の半導体基板に素子分離領域が形成されることは、当該技術分野の当業者にとって自明であるから、相違点１は実質的なものではない。また、仮に、ウェルが形成される半導体基板に素子分離領域を併せて設けることが自明とまではいえず、相違点１が実質的なものであったとしても、半導体基板に素子分離領域を形成することは、例えば本願の出願前に日本国内において頒布された特開平０８−１４８６７７号公報の図１６にフィールド酸化膜「２０６」（「素子分離領域」に相当）が示されるように、本願出願前に当業者における周知技術であるから、引用発明に当該周知技術を適用して、補正発明のように「半導体基板」に「素子形成領域」のみならず「素子分離領域」をも形成されている構成とすることは、当業者が容易になし得たことである。
　
（４−２）相違点２について
　上記第２．４．（４−１）で検討したように、補正発明のように「素子形成領域および素子分離領域が形成されている」「半導体基板」は、引用発明について当業者にとって自明なもの、又は当業者が周知技術を勘案することにより引用発明に基づいて容易になし得たものであるが、素子分離領域が設けられた半導体基板にイオン注入するに際して、当該素子分離領域にわざわざマスクを設けることなく、全面にイオン注入を行うことは、例えば本願の出願前に日本国内において頒布された特開平０８−１４８６７７号公報の図１６（Ｑ）及び当該図１６（Ｑ）に関する発明の詳細な説明の００８８段落の
「【００８８】
　まず、図１６（Ｑ）に示すように、フィールド酸化膜２０６とゲート電極３０５およびそのサイドスペーサ４１１をイオン注入マスクとして、導電性に寄与しないＳｉ+ イオン５０１のイオン注入を行い、非晶質イオン注入層５０２、５０３を得る。この工程は、不純物イオン注入領域を非晶質化する為に行われる。例えば、加速電圧６０ＫｅＶ、ドーズ量５．０×１０14ｉｏｎｓ／ｃｍ2 、注入角度７度のイオン注入条件を用いると、表面から約０．１０μｍの深さにａ／ｃ界面が形成される。」
という記載からも明らかなように、本願出願前に当業者における周知技術であるから、当該周知技術をも勘案し、引用発明において補正発明のように、「半導体基板の素子形成領域および素子分離領域が形成されている側の主面に電気的に不活性な第１の不純物を全面的に注入する」構成を採用することは、当業者が容易になし得たことである。
　
（４−３）相違点３について
　瞬時加熱による加熱処理の手段として、「シリコン（Ｓｉ）の吸収端よりも短波長側に主要なスペクトルを有するとともに発光時間が１００ｍｓ以下である光による加熱処理」は、例えば、本願の出願前に日本国内において頒布された特開２００２−２４６３２８号公報の発明の詳細な説明の０００５段落の
「　　　【０００５】
　フラッシュアニール装置で用いるＸｅガスフラッシュランプの発光特性は、図９に示すような可視光を中心とした分光分布を持ち、発光時間が数ミリ秒から数十ミリ秒と非常に短時間に高密度のエネルギーを照射できる。そのため、照射されたフラッシュランプ光は、被アニール基板の表層数μｍ程度の温度をこの発光時間と同程度の時間で急激に１０００℃以上に上昇させ、また、発光が終了した後はこの被アニール基板の表層数μｍ程度の温度は、基板深さ方向への熱伝導により急速に低下するため、例えば、到達時間１０００℃以上のアニールにおいてさえ、基板表層が７００℃以上になっている時間を数十ミリ秒以下に抑えることが可能である。例えば、タングステンハロゲンランプを用いたＲＴＡ装置で昇温レートを２５０℃／秒、降温レートが１００℃／秒を実現したとしても到達温度が１０００℃のアニールでも基板温度が７００℃以上になっている時間が４秒以上になる。」
という「Ｘｅガスフラッシュランプ」を用いた「フラッシュアニール装置」に関する記載及び当該「Ｘｅガスフラッシュランプ」の分光分布に関する図９の記載からも明らかなように、本願出願前に当業者における周知技術である。
　また、引用発明の「１秒以下」瞬時加熱する加熱処理について、引用例の発明の詳細な説明には、００２３段落に「瞬時加熱によって半導体装置が破壊されることを防止することができる」という記載と、００４９段落に「この手法では、サーマルバジェット（加えた総熱量に比例する）は従来手法と大差ないため、トランジスタが熱により悪影響を受けることはない。」という作用効果に関する記載とが存在する一方、そのように「１秒以下」瞬時加熱するための加熱処理方法は特定されていない。
　してみれば、そのような作用効果が奏される範囲内において、引用発明に「１秒以下」瞬時加熱するための加熱処理を当該周知技術により具体化する、すなわち、補正発明のように「シリコン（Ｓｉ）の吸収端よりも短波長側に主要なスペクトルを有するとともに発光時間が１００ｍｓ以下である光による加熱処理」として具体化することは、当業者が容易になし得たことである。
　
（４−４）判断についてのまとめ
　以上検討したとおり、補正発明は、当業者における周知技術を勘案することにより、引用発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができない。
　
（５）独立特許要件についてのまとめ
　本件補正は、補正後の請求項１に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができないものであるから、特許法第１７条の２第５項において準用する同法第１２６条第５項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項をいう。以下同じ。）の規定に適合しない。
　
５．補正の却下の決定のむすび
　以上のとおり、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。 
　
第３．本願発明について
　平成１９年２月５日付けの手続補正は上記のとおり却下されたので、本願の請求項１〜１５に係る発明は、平成１８年５月１０日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１〜１５に記載されている事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下、「本願発明」という。）は、請求項１に記載されている事項により特定される、上記第２．１．において補正前の請求項１として記載したとおりのものである。
　一方、原査定の根拠となった拒絶の理由に引用された引用例（特開平１０−１５００００号公報）には、上記第２．４．（２）で認定したとおりの事項、及び発明（引用発明）が記載されているものと認められる。
　そして、本願発明に対して技術的限定を付加した発明である補正発明は、上記第２．４．において検討したとおり、当業者における周知技術を勘案することにより引用発明に基づいて当業者が容易に発明することができたものであるから、本願発明も、当業者における周知技術を勘案することにより引用発明に基づいて当業者が容易に発明をすることができたものであることは明らかである。
　したがって、本願発明は特許法第２９条第２項の規定により特許を受けることができない。
　
第４．むすび
　以上のとおりであるから、他の請求項について検討するまでもなく、本願は拒絶をすべきものである。
　よって、上記結論のとおり審決する。