【事件の表示】
　平成１０年特許願第１４９４５５号「半導体集積回路装置及び半導体集積回路装置の開発方法」拒絶査定不服審判事件〔平成１１年１２月１４日出願公開、特開平１１−３４５９３９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１０年５月２９日の出願であって、平成１５年９月１０日付けで拒絶の理由が通知され、同年１１月１０日付けで手続補正がなされたものの、平成１６年１１月１日付けで拒絶の査定がなされた。その後、同年１２月９日に拒絶査定不服審判請求がなされ、同年１２月２８日付けで手続補正がなされたものである。
   
２．本願発明
　平成１６年１２月２８日付けの手続補正により、請求項８は補正されたが、これは誤記の訂正に該当するものであり、特許法第１７条の２第４項の補正の目的の規定を満たすものである。
　そこで本願の請求項１に係る発明は、平成１６年１２月２８日付け手続補正書によって補正された明細書又は図面の記載からみて、特許請求の範囲の請求項１に記載された次のとおりのものである。
　
「【請求項１】　１チップ上に、ハードウェア部と、ソフトウェア部と、前記ソフトウェア部に格納された処理プログラムに従って前記ハードウェア部の動作を制御する制御回路部とを備え、前記ソフトウェア部は、特定の用途における複数の機種に共通の処理プログラムが格納された第１のメモリ領域と、特定の用途における特定の機種に特化した処理プログラムのみが格納された第２のメモリ領域とを有することを特徴とした半導体集積回路装置。」
　
３．引用文献
　原査定の拒絶の理由に引用された実願昭５８−１４６１号（実開昭５９−１０８９４９号）のマイクロフィルム（以下、「引用文献１」という。）には、図面と共に以下の事項が記載されている。
　
Ａ．「本考案はＲＯＭと、ＰＲＯＭ又はＥＰＲＯＭと、Ｉ／Ｏやタイマや割り込み制御ブロックやＲＡＭの全部又は一部を同一チップ上に集積した半導体集積回路に関する。　
　第１図にコンピュータ・システム例を示す。この例において中央処理装置（以下ＣＰＵと記す）１はバス２を介してプログラム・メモリ３から命令を読み込み、その命令に応じてバス２を介してＩ／Ｏ４とデータ転送を行なう。タイマ５はＣＰＵ１からの命令に応じてＩ／Ｏ４からのパルス又は時間のカウントを行ない、割り込み制御部６に対して割り込みを要求する。割り込み制御部６はＩ／Ｏ４やタイマ５からの要求に応じてＣＰＵ１に割り込み要求を行なう。又データは必要に応じてＲＡＭ７に一時的に記憶される。
　従来の半導体集積回路を用いたコンピュータ・システム特にマイクロ・コンピュータ・システムにおいては各部が１つ又は複数の半導体集積回路により構成されており、要求される機能に比べて、必要とする半導体集積回路の数が多くなるという欠点があった。
　これに対してプログラムの共通化、ハードウェアを統一化することによりプログラムメモリ３の一部とＩ／Ｏ４、タイマ５、割り込み制御部６を１つの半導体集積回路で実現し、システムを構成する際に必要な部品の数を減少させる方法がとられている。この為の半導体集積回路の構成例を第２図に示す。第２図の構成例においてはプログラムメモリ３ａ，Ｉ／Ｏ４，タイマ５，割り込み制御部６及びバス２とのインターフェイス９を内部バス８で結んで１つの半導体集積回路１０を構成したものである。この様な半導体集積回路１０を用いたシステム構成例を第３図(a)および(b)に示す。」（公報１頁１７行〜３頁１２行）
　
Ｂ．「本考案による半導体集積回路の実施例を第４図に示す。この例において、１チップの半導体集積回路１１はプログラム・メモリとして固定プログラム・メモリ（ＲＯＭ）３ｂと変更可能なプログラム・メモリ（ＥＰＲＯＭ又はＰＲＯＭ）３ｃとを有している。
　この様にプログラム・メモリを分割することにより、十分に評価の終ったプログラムを固定プログラム・メモリ３ｂに評価が不十分なプログラムを変更可能なプログラム・メモリ３ｃに割り当てることができ、評価が不十分なプログラムにおいてエラーがあった場合に固定プログラム・メモリ３ｂは変更することなしに使用できる為に引き続いてその半導体メモリを使用できる。
（中略）
　もう一つの使用法として固定プログラム・メモリ３ｂに共通的に使用されるプログラムを、用途に応じて変わる部分を変更可能なプログラム・メモリ３ｃに割り当てることで、ちょっとした変更が必要な用途に対しても対応でき、しかも生産性の低下を少なくすることが可能となる。」（公報４頁１０行〜５頁１７行）
　
Ｃ． 第４図によれば、固定プログラムメモリ（ＲＯＭ）３ｃ、可変プログラムメモリ（ＥＰＲＯＭ又はＰＲＯＭ）３ｃ、Ｉ／Ｏ４、タイマ５，割り込み制御部６が内部バス８に接続され、１チップの半導体集積回路を構成している。
　
　上記Ｂの記載において、固定プログラム・メモリに割り当てられる共通的に使用されるプログラムというのは、後の文脈から判断して、各用途に対して共通的に使用されるプログラムと解される。
　
　以上の記載から、引用文献１には次の発明（以下、「引用発明」という。）が記載されている。
　
　タイマとＩ／Ｏと、プログラムが格納されたプログラム・メモリとを１チップ上に有する半導体集積回路と、前記半導体集積回路のプログラム・メモリに格納されたプログラムに従って少なくともタイマを制御するＣＰＵを備え、
　前記プログラム・メモリは、各用途に対して共通的に使用されるプログラムが格納された固定プログラム・メモリと、用途に応じて変わるプログラムを格納された可変プログラム・メモリとからなる半導体集積回路
　
　また、原査定の拒絶の理由に引用された特開平６−２７４４５９号公報（以下、「引用文献２」という。）には、以下の事項が図面と共に記載されている。
　
Ｄ．「【００１２】
【実施例】図１には本発明の一実施例であるマイクロコントローラが示される。
【００１３】図１に示されるマイクロコントローラ１２０は、特に制限されないが、公知の半導体集積回路製造技術により、単結晶シリコン基板などの一つの半導体基板に形成される。
【００１４】図１に示されるマイクロコントローラ１２０は、マスタプロセッサとしてのマスタＣＰＵ（中央処理装置）１００、データ処理用の３個のプロセッサ１０２乃至１０４、及び入出力用の３個のＩ／Ｏ（インプット／アウトプット）プロセッサ１０６乃至１０８を含む。マスタＣＰＵ１００は本実施例ＬＳＩの全体的な動作制御を司る。このマスタＣＰＵ１００とプロセッサ１０２乃至１０４とは、演算処理結果やその他のデータを格納するための専用のローカルメモリをそれぞれ備え、且つ、少なくとも２入出力ポートを有する共有メモリ１０１に結合されることによって、相互にデータのやり取りが可能とされる。共有メモリ１０１は特に制限されないが、ダイナミックＲＡＭ又はスタティックＲＡＭとされる。また、プロセッサ１０２乃至１０４とＩ／Ｏプロセッサ１０６乃至１０８とはプログラマブルスイッチアレイ１０５によって結合されており、このプログラムスイッチアレイ１０５の記憶情報を書換えることによって、プロセッサ間の相互接続の変更設定が可能とされる。同様にＩ／Ｏプロセッサ１０６乃至１０８と入出力回路（Ｉ／Ｏ）１１１乃至１１９とがプログラマブルスイッチアレイ１０９によって結合され、Ｉ／Ｏプロセッサ１０６乃至１０８と入出力回路（Ｉ／Ｏ）１１１乃至１１９との間の接続関係の変更設定が可能とされる。入出力回路は、図示されない外部端子に結合されており、この入出力回路を介して処理対象データの取込みや、処理結果の外部出力が可能とされる。
【００１５】図２には上記プロセッサ１０２の構成例が代表的に示される。
【００１６】図２に示されるように、データ処理用のプロセッサ１０２は、マイクロ命令が格納されたマイクロプログラムメモリ２０１と、このマイクロプログラムメモリ２０１から読出されたマイクロ命令を制御信号に基づいてデコードすることによって各部の制御信号を生成するデコーダ２１０と、このデコーダ２１０によって生成された制御信号によって動作制御される各種レジスタ及び演算ユニット２１１と、このレジスタ及び演算ユニット２１１での演算処理結果などを格納するためのローカルメモリ２１２と、レジスタ及び演算ユニット２１１に含まれるプログラムカウンタの出力を保持するための命令レジスタ２１３とを含む。上記マイクロプログラムメモリ２０１は、特に制限されないが、電気的に消去・書込み可能な不揮発性メモリとされ、特に制限されないが、以下のように構成される。 」
　
Ｅ．「【００３６】（１）電気的に情報の書換え可能な不揮発性メモリをマイクロプログラムメモリ２０１として備えているので、ＬＳＩ完成後において、例えば当該ＬＳＩをシステムに搭載した状態で、当該マイクロプログラムメモリ２０１の記憶内容の変更が可能であり、そのようなマイクロプログラムの変更により、当該プロセッサによって実現される処理機能の変更が可能とされ、また、複数のプロセッサ同士をプログラマブルに相互接続するための手段としてのプログラマブルスイッチアレイ１０５や、Ｉ／Ｏプロセッサ１０６〜１０８と入出力回路１１１〜１１９とをプログラマブルに相互接続するためのプログラマブルスイッチアレイ１０９を有することにより、ＬＳＩ完成後に複数のプロセッサ同士の結合関係の変更が可能とされるので、処理手順や処理結果のやり取りの経路変更が可能とされる。それによりＬＳＩの汎用性の向上が達成される。」
　
Ｆ．「【００５５】図１０には各プロセッサに機能を割付けた例が示される。
【００５６】特に制限されないが、プロセッサ１０２にはファジィ推論機能が割付けられ、プロセッサ１０３にはニューラルネット処理機能が割付けられ、プロセッサ１０４にはシーケンス制御機能が割付けられている。また、Ｉ／Ｏプロセッサ１０６にはパルス出力処理機能が割付けられ、Ｉ／Ｏプロセッサ１０７にはパルス入力処理機能が割付けられ、Ｉ／Ｏプロセッサ１０８には通信制御機能が割付けられている。そのようなマイクロコントローラでは、ニューラルネット処理でパターンを認識し、ファジィ制御で、パターンに対応した制御を行うことが可能とされる。例えば、圧延製品品質や操作効率の向上を図るための制御システムの場合、形状制御が重要な役割を果し、その場合に、ニューラルネット処理でパターンを認識し、ファジィ制御で、パターンに対応した制御を行うことが有効とされ、そのような場合に、本実施例が好適とされる。すなわち、入出力回路（Ｉ／Ｏ４，Ｉ／Ｏ５，Ｉ／Ｏ６）を介して制御対象の動作信号が取込まれ、それが、プログラマブルスイッチアレイ１０５を介してプロセッサ１０３に入力されると、ニューラルネット処理により、抽象化された特徴量として、共有メモリ１０１を介してプロセッサ１０２に入力され、そこでファジィルールが用いられることにより、制御対象に対する命令が発生される。この命令は、プログラマブルスイッチアレイ１０５、Ｉ／Ｏプロセッサ１０６、さらにはプログラマブルスイッチアレイ１０９、入出力回路（Ｉ／Ｏ１，Ｉ／Ｏ２，Ｉ／Ｏ３）を介して外部装置へ出力される。」
　
４．対比
　本願発明と引用発明とを対比すると、
　引用発明における「タイマとＩ／Ｏ」「プログラムが格納されたプログラム・メモリ」「プログラム」「固定プログラム・メモリ」「可変プログラム・メモリ」は、それぞれ、本願発明における「ハードウエア部」「ソフトウエア部」「処理プログラム」「第１のメモリ領域」「第２のメモリ領域」に相当する。
　引用発明において、ＣＰＵはプログラム・メモリから読み出したプログラムに従ってタイマを制御しているから、引用発明のＣＰＵは本願発明の「ハードウエア部の動作を制御する制御回路部」と同等の働きをしている。
　本願発明の第２のメモリ領域に格納される処理プログラムは、特定の機種に特化したもののみであるから、第１のメモリ領域に格納される複数の機種に共通の処理プログラムに対しては共通部分以外の処理プログラムである点で引用発明の第２のメモリ領域に格納される処理プログラムと一致している。
　
  よって、本願発明と引用発明とは、
　
　ハードウェア部と、ソフトウェア部とを１チップ上に有し、前記ソフトウェア部に格納された処理プログラムに従って前記ハードウェア部の動作を制御する制御回路部とを備え、前記ソフトウェア部は、共通の処理プログラムが格納された第１のメモリ領域と、前記共通部分以外の処理プログラムが格納された第２のメモリ領域とを有することを特徴とした半導体集積回路装置
　
である点で一致し、次の点で相違する。
　
相違点１
　制御回路部が、本願発明ではハードウエア部、ソフトウエア部と同じ１チップ上に存在するものであるのに対し、引用発明では１チップ上には存在しない点
　
相違点２
　第１のメモリ領域に格納される処理プログラムが、本願発明では特定用途における複数の機種に共通のものであるのに対し、引用発明では各用途に共通のものであり、また、第２のメモリ領域に格納される処理プログラムが、本願発明では特定用途における特定の機種に特化したもののみであるのに対し、引用発明では用途に応じて変わるものである点
　つまり、本願発明では異なる機種に対応すべく処理プログラムを共通部分と固有特有の部分に分けられているのに対し、引用発明では異なる用途に対応すべく処理プログラムを共通部分と固有特有の部分に分けられている点
　
５．検討
相違点１について
　引用文献１において、図２に示される半導体集積回路ではプログラム・メモリ、タイマ、Ｉ／Ｏ、割り込み制御部を１チップ化し、第３図に示されるように、中央処理装置とＲＡＭはバスで接続してコンピュータシステムを構成している。また、引用文献１には、１チップ化された半導体集積回路として、プログラム・メモリ、タイマ、Ｉ／Ｏ、割り込み制御部の他にＲＡＭを同一チップに有するものも記載されている。さらに、本願出願以前よりプロセッサを含む処理装置を１チップ上に集積回路として構成することは引用文献２に見られるように周知のことである。従って、コンピュータシステムのような複数の構成要素からなるシステムを１チップ化する場合、どの範囲の構成要素を１チップ化するかは適宜決定できる事項であるから、制御回路部を含めて１チップ化することは容易に想到されることであり、相違点１を格別のものということはできない。
　
相違点２について
　プログラム制御の分野では処理プログラムの生産性を向上するため、全体プログラムを共通部分と固有部分に分けることは普通のことである。引用発明では、用途によって固有部分を切り分けているが、例えば、特開昭６２−９０７２６号公報のものでは、装置仕様が複数ある場合、それぞれの仕様に共通な部分は基本仕様プログラムと、それぞれの装置仕様に固有な部分である拡張仕様プログラムで構成されており、装置に応じて固有部分を切り分けることも普通に行われていることである。
　本願発明の実施例をみると、ＭＰＥＧ１方式およびＭＰＥＧ２方式、地上波固有、ＢＳ−ＴＶ方式固有およびＣＳ−ＴＶ方式固有、ホームセキュリテイおよびホームオートメーション、ＰＤＡ，ＰＤＣおよびＰＨＳを「特定の機種」の具体例としているが、引用発明における「用途」と言った場合に、上記した具体例の使い方を想定することは当業者にとって普通に想到されることである。
　従って、引用発明において「用途」に応じて変更する部分を共通プログラムから切り分けているのを「機種」に応じて変更する部分を共通プログラムから切り分けるようにすることは当業者が容易に為し得ることである。
　
　なお、請求人は、本願発明では「用途」と「機種」とを明確に区別していると主張しているが、引用発明における「用途」は普通の意味で使われており、それほど厳格なものではない。そして、本願明細書の実施例において、ＭＰＥＧ１方式およびＭＰＥＧ２方式、地上波固有、ＢＳ−ＴＶ方式固有およびＣＳ−ＴＶ方式固有、ホームセキュリテイおよびホームオートメーション、ＰＤＡ，ＰＤＣおよびＰＨＳを「機種」と呼んでいるが、処理の方式は「機種」を表すものか「用途」を表すものかそれほど厳格に区別されるものではないから、これらのものは用途と呼んで差し支えないものであり、その点からも請求人の主張を採用することはできない。
　
６．むすび
　したがって、本願発明は、引用文献１、２に記載された発明および当該分野の周知事項に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。