【手続補正書】
【提出日】平成24年10月31日(2012.10.31)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
近赤外域に受光感度を持つ化合物半導体に受光素子が複数配列された受光素子アレイと、前記受光素子ごとに光電荷を読み出す読み出し回路とを備えたハイブリッド型の検出装置であって、
前記受光素子の電極、および／または、前記読み出し回路の読み出し電極に、凹部が、該凹部の底部と該凹部以外の前記電極の面である頂部との平均垂直距離が１００ｎｍ以上となるように、該電極の面にわたって形成されており、かつ、前記凹部がエッチングにより付されたものであり、
前記凹部が接合バンプによって、部分的または全面的に充填されていることを特徴とする、検出装置。
【請求項２】
前記受光素子アレイは、ＩｎＰ基板と、該ＩｎＰ基板上に形成された、バンドギャップ波長が１．６５μｍ〜３．０μｍの受光層とを有し、該受光層は、（ＧａＡｓＳｂ／ＩｎＧａＡｓ）のタイプ２の多重量子井戸構造、または、（ＧａＡｓＳｂ／ＩｎＧａＡｓＮ）、（ＧａＡｓＳｂ／ＩｎＧａＡｓＮＰ）、および（ＧａＡｓＳｂ／ＩｎＧａＡｓＮＳｂ）のうちのいずれかのタイプ２の多重量子井戸構造、であり、かつ、その受光層は、ＩｎＰ基板との格子整合条件、｜Δａ／ａ｜≦０．００２（ただし、ａｉを受光層内の各層の格子定数、ａをＩｎＰ基板の格子定数として、Δａ＝ａｉ−ａ、である）を満たすことを特徴とする、請求項１に記載の検出装置。
【請求項３】
前記受光素子アレイは、ＩｎＰ基板と、該ＩｎＰ基板上に形成された、バンドギャップ波長が１．６５μｍ〜３．０μｍの受光層とを有し、該受光層は、ＩｎＧａＡｓ、ＩｎＧａＡｓＮ、ＩｎＧａＡｓＮＰ、およびＩｎＧａＡｓＮＳｂのうちのいずれかであり、その受光層は、ＩｎＰ基板との格子整合条件、｜Δａ／ａ｜≦０．００２（ただし、ａｉを受光層の格子定数、ａをＩｎＰ基板の格子定数として、Δａ＝ａｉ−ａ、である）を満たすことを特徴とする、請求項１に記載の検出装置。
【請求項４】
近赤外域に受光感度を持つ化合物半導体に受光素子が複数配列された受光素子アレイであって、
前記受光素子は、前記化合物半導体のエピタキシャル積層体の表層からｐ型不純物を選択拡散して形成されたｐｎ接合を有し、非拡散領域によって隔てられており、
前記ｐ型不純物が選択拡散されたｐ型領域にオーミック接触するｐ側電極を受光素子ごとに備え、
前記ｐ側電極に、凹部が、該凹部の底部と該凹部以外の前記電極の面である頂部との平均垂直距離が１００ｎｍ以上となるように、該電極の面にわたって形成されており、かつ、前記凹部がエッチングにより付されたものであることを特徴とする、受光素子アレイ。
【請求項５】
前記ｐ側電極ごとに接合バンプを備え、前記凹部が前記接合バンプによって、部分的または全面的に充填されていることを特徴とする、請求項４に記載の受光素子アレイ。
【請求項６】
接合バンプに接合される電極を有する電子機器であって、
前記電極に、凹部が、該凹部の底部と該凹部以外の前記電極の面である頂部との平均垂直距離が１００ｎｍ以上となるように、該電極の面にわたって形成されており、かつ、前記凹部がエッチングにより付されたものであることを特徴とする、電子機器。
【請求項７】
第１の半導体チップと、第２の半導体チップとを備え、前記第１の半導体チップの電極と前記第２の半導体チップの電極とが接合バンプで接合された複合型電子機器であって、
前記第１の半導体チップの電極、および／または、前記第２の半導体チップの電極に、凹部が、該凹部の底部と該凹部以外の前記電極の面である頂部との平均垂直距離が１００ｎｍ以上となるように、該電極の面にわたって形成されており、かつ、前記凹部がエッチングにより付されたものであり、
前記凹部が前記接合バンプによって、部分的または全面的に充填されていることを特徴とする、複合型電子機器。
【請求項８】
前記凹部は、前記底部と底部との平均ピッチが３００ｎｍ以下または前記頂部と頂部との平均ピッチが３００ｎｍ以下、となるように形成されていることを特徴とする、請求項１〜３のいずれか１項に記載の検出装置、請求項４若しくは５に記載の受光素子アレイ、請求項６に記載の電子機器、または、請求項７に記載の複合型電子機器。
【請求項９】
接合バンプに接合される電極を有する電子機器の製造方法であって、
電子ビーム露光方法によって、レジストパターンを形成するための凹凸パターンが付された原版を作製する原版作製工程と、
前記電子機器の電極にレジスト膜を塗布する工程と、
前記電極上のレジスト膜に前記原版の凹凸パターンを押し当てて、前記レジストパターンを形成する工程と、
前記レジストパターンが付された前記電極にエッチングによって凹部を形成する工程とを備えることを特徴とする、電子機器の製造方法。
【請求項１０】
第１の半導体チップと、第２の半導体チップとを備え、前記第１の半導体チップの電極と前記第２の半導体チップの電極とが接合バンプで接合された複合型電子機器の製造方法であって、
電子ビーム露光方法によって、レジストパターンを形成するための凹凸パターンが付された原版を作製する原版作製工程と、
前記第１の半導体チップの電極、および／または、前記第２の半導体チップの電極、の面に、レジスト膜を塗布する工程と、
前記電極上のレジスト膜に前記原版の凹凸パターンを押し当てて、前記レジストパターンを形成する工程と、
前記レジストパターンが付された前記電極にエッチングによって凹部を形成する工程と、
前記第１の半導体チップの電極、および／または、前記第２の半導体チップの電極に、接合バンプを設ける工程と、
前記第１の半導体チップの電極および前記第２の半導体チップの電極を、前記接合バンプを介して導電接続することを特徴とする、複合型電子機器の製造方法。
【請求項１１】
近赤外域に受光感度を持つ化合物半導体に受光素子が複数配列された受光素子アレイと、前記受光素子ごとに光電荷を読み出す読み出し回路とが接合バンプで接合されたハイブリッド型の検出装置の製造方法であって、
電子ビーム露光方法によって、レジストパターンを形成するための凹凸パターンが付された原版を作製する原版作製工程と、
前記受光素子アレイの電極、および／または、前記読み出し回路の読み出し電極、の面に、レジスト膜を塗布する工程と、
前記電極上のレジスト膜に前記原版の凹凸パターンを押し当てて、前記レジストパターンを形成する工程と、
前記レジストパターンが付された前記電極にエッチングによって凹部を形成する工程と、
前記受光素子アレイの電極、および／または、前記読み出し回路の読み出し電極に、接合バンプを設ける工程と、
前記受光素子アレイの電極および前記読み出し回路の読み出し電極を、前記接合バンプを介して導電接続することを特徴とする、検出装置の製造方法。
【請求項１２】
近赤外域に受光感度を持つ化合物半導体に受光素子が複数配列された受光素子アレイの製造方法であって、
電子ビーム露光方法によって、レジストパターンを形成するための凹凸パターンが付された原版を作製する原版作製工程と、  
前記受光素子ごとに前記化合物半導体のエピタキシャル積層体の表層からｐ型不純物を選択拡散してｐｎ接合を、非拡散領域によって隔てられるように、形成する工程と、
前記ｐ型不純物が選択拡散されたｐ型領域にオーミック接触するｐ側電極を形成する工程と、
前記ｐ側電極、の面に、レジスト膜を塗布する工程と、
前記ｐ側電極上のレジスト膜に前記原版の凹凸パターンを押し当てて、前記レジストパターンを形成する工程と、
前記レジストパターンが付された前記ｐ側電極にエッチングによって凹部を形成する工程とを備えることを特徴とする、受光素子アレイの製造方法。
【請求項１３】
前記原版の凹凸パターンをレジスト膜に押し当ててレジストパターンを形成した後で、前記エッチングによって凹部を形成する前に、前記レジストパターンの凹部の底部に前記電極が露出するように、前記レジストパターンを限定的にエッチングする工程を備えることを特徴とする、請求項９に記載の電子機器の製造方法、請求項１０に記載の複合型電子機器の製造方法、請求項１１に記載の検出装置の製造方法、または、請求項１２に記載の受光素子アレイの製造方法。