【事件の表示】
　特願２００４−　７４１２１「バイポーラトランジスタ」拒絶査定不服審判事件〔平成１６年１１月　４日出願公開，特開２００４−３１１９７１〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
１　手続の経緯
　本願は，平成１６年３月１６日（優先権主張平成１５年３月２５日）の出願であって，平成１８年１１月２０日付けで手続補正がされ，平成１９年５月９日付けで拒絶査定がされ，これに対し，同年６月１日に拒絶査定不服審判が請求されるとともに，同日付けで手続補正がされ，その後当審において，平成２２年４月１５日付けで拒絶理由通知がされ，平成２２年６月１０日付けで手続補正がされたものである。
　
２　本願発明
　本願の請求項１〜３に係る発明は，平成２２年６月１０日に提出された手続補正書により補正された明細書及び図面の記載からみて，その特許請求の範囲の請求項１〜３に記載された事項により特定されるものであり，そのうちの請求項１に係る発明（以下「本願発明」という。）は，請求項１に記載された事項により特定される次のとおりのものである。 
「【請求項１】
　第１の半導体層と，
　上記第１の半導体層の上面領域に形成され，第１導電型不純物を含むコレクタ層と，
　上記コレクタ層を挟んで互いに離間して形成され，絶縁膜からなる２つの分離層と，
　上記第１の半導体層及び上記分離層の上に成長され，上記第１の半導体層とはバンドギャップが異なる，第２導電型不純物を含む第２の半導体層と，
　上記第２の半導体層の上に成長され，上記第２の半導体層とはバンドギャップが異なる第３の半導体層と，
　上記第３の半導体層の上に形成され，エミッタ開口部を有する第１の絶縁膜と，
　前記第１の絶縁膜の上に形成され，上記エミッタ開口部を有する多結晶半導体膜と，
　上記多結晶半導体膜の上に上記エミッタ開口部を埋めて形成され，第１導電型不純物を含む多結晶半導体からなるエミッタ電極とを備え，
　上記第３の半導体層のうち上記エミッタ電極に接する領域は，第１導電型不純物を含むエミッタ層であり，
　上記第２の半導体層及び第３の半導体層のうち上記エミッタ層と上記コレクタ層とによって挟まれる領域は，第２導電型不純物を含む真性ベース層であり，
　上記第２の半導体層及び上記第３の半導体層のうち上記真性ベース層を囲む部分は，第２導電型不純物を含む外部ベース層であり，
　上記外部ベース層は，上記分離層に跨っており，かつ，表面部にシリサイド層を有しており，
　上記第２の半導体層及び第３の半導体層のうち，上記第１の半導体層の上に形成された部分は単結晶の半導体層であり，上記分離層の上に形成された部分は多結晶の半導体層であり，
　上記第２の半導体層及び上記第３の半導体層のそれぞれにおいて，上記分離層の上に形成された上記外部ベース層である部分の膜厚は，上記第１の半導体層の上に形成された上記真性ベース層である部分の膜厚よりも薄く，
　上記第１の半導体層は，上面が（１００）面である単結晶のシリコンからなり，
　上記エミッタ電極は，上部にシリサイド層を有しており，
　上記エミッタ電極の厚みは，３００ｎｍ以上で５００ｎｍ以下の範囲にあり，
　上記エミッタ電極の上面における上記エミッタ開口部の上方に位置する部位には，アスペクト比が１／１０を越える凹みが存在しない，バイポーラトランジスタ。」
　
３　引用例の記載と引用発明
３−１　引用例の記載
　当審における平成２２年４月１５日付け拒絶理由において引用された，本願の出願日前に日本国内において頒布された刊行物である，特開２００１−３１９９３６号公報（以下「引用例」という。）には，図１〜４とともに，次の記載がある（下線は当審で付加。以下同じ。）。
・「【００４０】
【発明の実施の形態】（第１の実施の形態）
図１（ａ），（ｂ）は，本実施形態に係るＳｉエミッタ層とＳｉＧｅベース層とを有するヘテロバイポーラトランジスタ（ＨＢＴ）であって
【００４１】図１（ａ）に示すように，
Ｓｉ基板１のコレクタ埋め込み層５の上にはＳｉエピタキシャル層４が設けられており，このＳｉエピタキシャル層４には，活性領域を区画するためのシャロートレンチ２ａが設けられている
シャロートレンチ２ａにより，ＨＢＴ形成領域Ｒbtが第１の活性領域Ｒe1と第２の活性領域Ｒe2とに区画されている
Ｓｉエピタキシャル層４内のコレクタ埋め込み層５の上方に位置する領域において，第１の活性領域Ｒe1にはＳｉコレクタ層３ａが
ＳｉＧｅスペーサ層７の上には，Ｇｅ含有率が１５％から上方に向かって減少し上端で０％となっている傾斜ＳｉＧｅベース層８が設けられている
in-situ ドーピングにより，濃度が２×１０
18
atoms ・ｃｍ
-3
のボロンが導入されている
傾斜ＳｉＧｅベース層８の上には，エピタキシャル成長により形成されたＳｉキャップ層９が設けられている
Ｓｉキャップ層９の上には，厚みが約３０ｎｍのシリコン酸化膜からなる下敷き酸化膜１１が設けられており，下敷き酸化膜１１には，Ｓｉキャップ層９の一部を露出させるエミッタ開口部１１ａが形成されている
下敷き酸化膜１１のエミッタ開口部１１ａを埋めて，下敷き酸化膜１１上に延びるポリシリコンからなるエミッタ引き出し電極１０が設けられている。エミッタ引き出し電極１０には，濃度約５×１０
20
atoms ・ｃｍ
-3
のＮ型不純物であるリン（Ｐ）がドープされている
上記Ｓｉキャップ層９のうちエミッタ開口部１１ａの下方に位置する領域には，エミッタ引き出し電極１０からの拡散により，高濃度のリンがドープされたエミッタ拡散層９ａが形成されている
【００４２】そして，
傾斜ＳｉＧｅベース層８のうちエミッタ拡散層９ａの直下方に位置する領域が真性ベース層Ｂint である
Ｓｉエピタキシャル層４の表面部，ＳｉＧｅスペーサ層７，傾斜ＳｉＧｅベース層８及びＳｉキャップ層９のうち，エミッタ引き出し電極１０の外方に位置する領域には，イオン注入によりＰ型不純物であるボロン（Ｂ）がドープされた外部ベース注入領域Ｂexが形成されている。この外部ベース注入領域Ｂexが外部ベース層の一部になっている
【００４３】さらに，Ｓｉキャップ層９のうちエミッタ拡散層９ａの側方かつ下敷き酸化膜１１直下の領域には，傾斜ＳｉＧｅベース層８と同じ濃度のボロンがドープされている。そして，
真性ベース層Ｂint と外部ベース注入領域Ｂexとに挟まれる領域において，Ｓｉキャップ層９と傾斜ＳｉＧｅベース層８とに亘ってリンク領域Ｂlinkが形成されている
【００４４】なお，外部ベース注入領域ＢexのうちＳｉエピタキシャル層４の表面部は，濃度が約３×１０17atoms ・ｃｍ-3程度のボロンがドープされて，接合リーク防止層となっている。
【００４５】また，エミッタ引き出し電極１０の側面と，Ｓｉキャップ層９，ＳｉＧｅ傾斜ＳｉＧｅベース層８及びＳｉＧｅスペーサ層７からなる積層膜の側面とには，それぞれシリコン酸化膜からなるサイドウォール２０，２２が設けられている。
【００４６】さらに，ウエハ上には，ＢＳＧ（Boron Silicate Glass）膜からなる層間絶縁膜１３が設けられている。層間絶縁膜１３には，エミッタ引き出し電極１０，Ｓｉキャップ層９のうちの外部ベース層の一部となる領域９ｂ，コレクタウォール層３ｂにそれぞれ到達する接続孔が設けられており，各接続孔には，
エミッタ引き出し電極１０，Ｓｉキャップ層９のうち外部ベース層の一部となる領域９ｂ，コレクタウォール層３ｂの表面部に形成されたシリサイド層２１
　
・「【００５０】次に，本実施形態のＳｉＧｅ−ＨＢＴの製造工程について説明する。図２（ａ）〜図４（ｄ）は，本実施形態のＳｉＧｅ−ＨＢＴの製造工程を示す断面図である。そのうち，図２（ａ）〜（ｄ）は，工程のはじめからエミッタ引き出し電極用ポリシリコン膜を堆積するまでの工程を示す断面図，図３（ａ）〜（ｄ）は，エミッタ引き出し電極の形成から被覆酸化膜を堆積するまでの工程を示す断面図，図４（ａ）〜（ｄ）は，エミッタ引き出し電極などの側面へのサイドウォールの形成から配線の形成までの工程を示す断面図である。
【００５１】まず
，図２（ａ）に示す工程で，Ｓｉ基板１に，Ｎ型不純物（例えばリン）の注入によりコレクタ埋め込み層５を形成した後，エピタキシャル成長により，Ｓｉ基板１の上にＳｉエピタキシャル層４を形成する。このとき，コレクタ埋め込み層５内のリンなどの不純物がＳｉエピタキシャル層４に拡散する
シャロートレンチ２ａ，ディープトレンチ２ｂを形成し，ＨＢＴ形成領域Ｒbtを，エミッタ・ベース接合などを形成するための第１の活性領域Ｒe1と，コレクタ電極の引き出しを行なうための第２の活性領域Ｒe2とに区画する
Ｓｉエピタキシャル層４のうち第１の活性領域Ｒe1にはＳｉコレクタ層３ａが形成され
【００５２】次に，
図２（ｂ）に示す工程で，ＵＨＶ−ＣＶＤを用いたエピタキシャル成長法により，ウエハ上に，Ｇｅの含有率が１５％のアンドープＳｉＧｅ層と，Ｐ型不純物であるボロンを含みＧｅ含有率が１５％から０に漸次減少するドープト傾斜ＳｉＧｅ層と，Ｐ型不純物であるボロンを含むドープトＳｉ層とを，ガス種を変えながらほぼ連続して堆積する
【００５３】次に，図２（ｃ）に示す工程で，ウエハ上に厚みが約３０ｎｍのシリコン酸化膜１１ｘを堆積した後，ウエットエッチにより，シリコン酸化膜１１ｘの一部を選択的に除去してエミッタ開口部１１ａを形成し，エミッタ開口部１１ａの底部にＳｉキャップ層９の一部を露出させる。このとき，ウエットエッチによってシリコン酸化膜１１ｘをエッチングするので，Ｓｉキャップ層９にダメージを与えることはない。
【００５４】次に，図２（ｄ）に示す工程で，
ウエハ上に，in-situ ドーピングにより高濃度のリン（Ｐ）がドープされた厚みが約２５０ｎｍのＮ型のポリシリコン膜１０ｘと，注入保護膜となるシリコン窒化膜１６ｘとを堆積する
【００５５】次に，
図３（ａ）に示す工程で，フォトレジスト膜１７Ａを用いたドライエッチングにより，シリコン窒化膜１６ｘ，ポリシリコン膜１０ｘ及びシリコン酸化膜１１ｘをパターニングして，エミッタ開口部１１ａでＳｉキャップ層９に接触するエミッタ引き出し電極１０と，下敷き酸化膜１１と，エミッタ引き出し電極１０上の注入保護膜１６とを形成する
【００５６】次に，図３（ｂ）に示す工程で，フォトレジスト膜１７Ａを除去した後，ウエハ上に，コレクタウォール層３ｂを少なくとも覆うフォトレジスト膜１７Ｂを形成し，このフォトレジスト膜１７Ｂ及び注入保護膜１６をマスクとしてボロン（Ｂ）のイオン注入を行なう。これにより，Ｓｉキャップ層９，傾斜ＳｉＧｅベース層８及びＳｉＧｅスペーサ層７のうち，エミッタ引き出し電極１０の外側に位置する領域Ｂexにはボロンがドープされる。そして，この外部ベース注入領域ＢexのうちＳｉエピタキシャル層４の表面部には，約３×１０17atoms ・ｃｍ-3の濃度のボロンが導入されて，拡散リーク防止層が形成される。
【００５７】次に，図３（ｃ）に示す工程で，フォトレジスト膜１７Ｂ及び注入保護膜１６を除去した後，ウエハ上に，熱処理時における不純物の拡散防止用のシリコン酸化膜からなる被覆用酸化膜１８を堆積する。
【００５８】次に，図３（ｄ）に示す工程で，９００℃，１５秒間の条件で，急速加熱処理（ＲＴＡ）を行なって，エミッタ引き出し電極１０中のリンをＳｉキャップ層９内に拡散させて，Ｓｉキャップ層９のうちエミッタ開口部１１ａの下方に位置する領域にエミッタ拡散層９ａを形成する。
【００５９】次に，図４（ａ）に示す工程で，被覆用酸化膜１８及びシリコン酸化膜１１ｘを異方性エッチングによりエッチングして，エミッタ引き出し電極１０の側面と，Ｓｉキャップ層９，傾斜ＳｉＧｅベース層８及びＳｉＧｅスペーサ層７からなる積層膜の側面とに，それぞれシリコン酸化膜からなるサイドウォール２０，２２を形成する。
【００６０】次に，図４（ｂ）に示す工程で，ウエハ上に露出しているエミッタ引き出し電極１０と，Ｓｉキャップ層９のうちの外部ベース層の一部となる領域９ｂと，コレクタウォール層３ｂとの上に金属膜（例えばチタン膜）を堆積した後，熱処理により金属とシリコンとを反応させて，エミッタ引き出し電極１０，Ｓｉキャップ層９のうちの外部ベース層の一部となる領域９ｂ，及びコレクタウォール層３ｂの上に，シリサイド層（例えばチタンシリサイド層）２１を形成する。
【００６１】次に，図４（ｃ）に示す工程で，ウエハ上に，ＢＳＧ膜からなる層間絶縁膜１３を堆積する。
【００６２】次に，図４（ｄ）に示す工程で，層間絶縁膜１３に，エミッタ引き出し電極１０，Ｓｉキャップ層９のうちの外部ベース層の一部となる領域９ｂ，コレクタウォール層３ｂにそれぞれ到達する接続孔を形成した後，各接続孔にタングステンを埋め込んで，エミッタ引き出し電極１０，Ｓｉキャップ層９のうちの外部ベース層の一部となる領域９ｂ，コレクタウォール層３ｂの表面部に形成されたシリサイド層２１に接触するタングステンプラグ１２を形成する。その後，層間絶縁膜１３の上に，各タングステンプラグ１２に接続されるアルミニウムからなる金属配線１４を形成する。これにより，図１（ａ），（ｂ）に示すＨＢＴの構造が実現する。
【００６３】本実施形態の製造工程によれば，図２（ｂ）に示す工程で，比較的高濃度のＰ型不純物を含むＳｉキャップ層９を形成し，図３（ｄ）に示す工程で，このＳｉキャップ層９のうちエミッタ開口部１１ａの下方に位置する領域に高濃度のＮ型不純物であるリンを拡散させて，エミッタ拡散層９ａを形成している。つまり，Ｓｉキャップ層９のうち中央部はエミッタ拡散層９ａとなり，それ以外の領域９ｂは外部ベース層の一部となる。
【００６４】したがって，従来のＨＢＴのごとくアンドープのＳｉキャップ層が設けられているのに比べて，
外部ベース層のうち下敷き酸化膜１１の下方に位置する部分であるリンク領域Ｂlink
　
３−２　記載事項の整理
　以上を整理すると，引用例には次の事項が記載されている。
・段落【００４０】「図１（ａ），（ｂ）は，本実施形態に係るＳｉエミッタ層とＳｉＧｅベース層とを有するヘテロバイポーラトランジスタ（ＨＢＴ）であって」との記載から，引用例には「バイポーラトランジスタ」に関する発明が記載されている。
　
・段落【００４１】の「図１（ａ）に示すように，Ｓｉ基板１のコレクタ埋め込み層５の上にはＳｉエピタキシャル層４が設けられており，このＳｉエピタキシャル層４には，活性領域を区画するためのシャロートレンチ２ａが設けられている。」との記載，及び「シャロートレンチ２ａにより，ＨＢＴ形成領域Ｒbtが第１の活性領域Ｒe1と第２の活性領域Ｒe2とに区画されている。そして，Ｓｉエピタキシャル層４内のコレクタ埋め込み層５の上方に位置する領域において，第１の活性領域Ｒe1にはＳｉコレクタ層３ａが，第２の活性領域Ｒe2にはコレクタウォール層３ｂがそれぞれ設けられている」との記載によれば，図１（ａ）を参照して，「Ｓｉエピタキシャル層４と，Ｓｉエピタキシャル層の上面領域に形成され，Ｓｉコレクタ層３ａと，Ｓｉコレクタ層３ａを挟んで互いに離間して形成された，２つのシャロートレンチ２ａ」が記載されている。
　
・段落【００５２】の「図２（ｂ）に示す工程で，ＵＨＶ−ＣＶＤを用いたエピタキシャル成長法により，ウエハ上に，Ｇｅの含有率が１５％のアンドープＳｉＧｅ層と，Ｐ型不純物であるボロンを含みＧｅ含有率が１５％から０に漸次減少するドープト傾斜ＳｉＧｅ層と，Ｐ型不純物であるボロンを含むドープトＳｉ層とを，ガス種を変えながらほぼ連続して堆積する。」との記載によれば，図２（ｂ）を参照して，「Ｓｉエピタキシャル層４及びシャロートレンチ２ａの上に成長され，Ｐ型不純物が導入された傾斜ＳｉＧｅベース層８」が記載されている。また，傾斜ＳｉＧｅベース層がＰ型であること，及びバイポーラトランジスタにおける導電型の関係から「Ｓｉコレクタ層３ａ」がＮ型不純物を含むことは明らかである。
　
・段落【００４１】には「傾斜ＳｉＧｅベース層８の上には，エピタキシャル成長により形成されたＳｉキャップ層９が設けられている。」と記載されている。
　
・段落【００４１】の「Ｓｉキャップ層９の上には，厚みが約３０ｎｍのシリコン酸化膜からなる下敷き酸化膜１１が設けられており，下敷き酸化膜１１には，Ｓｉキャップ層９の一部を露出させるエミッタ開口部１１ａが形成されている。」との記載から，「Ｓｉキャップ層９の上に形成され，エミッタ開口部１１ａを有する下敷き酸化膜１１」が記載されている。
　
・段落【００４１】の「下敷き酸化膜１１のエミッタ開口部１１ａを埋めて，下敷き酸化膜１１上に延びるポリシリコンからなるエミッタ引き出し電極１０が設けられている。エミッタ引き出し電極１０には，濃度約５×１０20atoms ・ｃｍ-3のＮ型不純物であるリン（Ｐ）がドープされている。」との記載から，「エミッタ開口部を埋めて形成され，Ｎ型不純物を含むポリシリコンからなるエミッタ引き出し電極１０」が記載されている。
　
・段落【００４１】の「上記Ｓｉキャップ層９のうちエミッタ開口部１１ａの下方に位置する領域には，エミッタ引き出し電極１０からの拡散により，高濃度のリンがドープされたエミッタ拡散層９ａが形成されている。」との記載から，「Ｓｉキャップ層のうちエミッタ引き出し電極１０に接する領域は，Ｎ型不純物がドープされたエミッタ拡散層９ａ」であることが記載されている。
　
・段落【００４２】の「傾斜ＳｉＧｅベース層８のうちエミッタ拡散層９ａの直下方に位置する領域が真性ベース層Ｂint である。」との記載，及び段落【００４１】の「傾斜ＳｉＧｅベース層８内には，in-situ ドーピングにより，濃度が２×１０18atoms ・ｃｍ-3のボロンが導入されている。」との記載から，「傾斜ＳｉＧｅベース層８のうちエミッタ拡散層９ａの直下方に位置する領域は，ボロンが導入された真性ベース領域Ｂint」であることが記載されている。
　
・段落【００４２】の「Ｓｉエピタキシャル層４の表面部，ＳｉＧｅスペーサ層７，傾斜ＳｉＧｅベース層８及びＳｉキャップ層９のうち，エミッタ引き出し電極１０の外方に位置する領域には，イオン注入によりＰ型不純物であるボロン（Ｂ）がドープされた外部ベース注入領域Ｂexが形成されている。この外部ベース注入領域Ｂexが外部ベース層の一部になっている。」との記載から，「傾斜ＳｉＧｅベース層８及びＳｉキャップ層９のうち，エミッタ引き出し電極１０の外方に位置する領域は，外部ベース層の一部である外部ベース注入領域Ｂex」であることが記載されている。また，段落【００４２】の上記記載及び図１を参照して，「外部ベース層は，シャロートレンチ２ａに跨って」いることが記載されている。
　
・段落【００４３】の「真性ベース層Ｂint と外部ベース注入領域Ｂexとに挟まれる領域において，Ｓｉキャップ層９と傾斜ＳｉＧｅベース層８とに亘ってリンク領域Ｂlinkが形成されている。」との記載，及び「外部ベース層のうち下敷き酸化膜１１の下方に位置する部分であるリンク領域Ｂlink」との記載から，「真性ベース領域Ｂintと外部ベース注入領域Ｂexとに挟まれる領域は，外部ベース層のうちの下敷き酸化膜１１の下方に位置しているリンク領域Ｂlink」であることが記載されている。
　
・段落【００４６】の「エミッタ引き出し電極１０，Ｓｉキャップ層９のうち外部ベース層の一部となる領域９ｂ，コレクタウォール層３ｂの表面部に形成されたシリサイド層２１」との記載から，「外部ベース層は，表面にシリサイド層２１を有して」いること，及び「エミッタ引き出し電極１０は，上部にシリサイド層２１を有して」いることが記載されている。
　
・段落【００５１】の「図２（ａ）に示す工程で，Ｓｉ基板１に，Ｎ型不純物（例えばリン）の注入によりコレクタ埋め込み層５を形成した後，エピタキシャル成長により，Ｓｉ基板１の上にＳｉエピタキシャル層４を形成する。」との記載，及びＳｉ基板上にＳｉ層をエピタキシャル成長させていることから，「Ｓｉエピタキシャル層４」は「上面がＳｉ基板の主面の面方位である単結晶のシリコン」であるといえる。
　
・段落【００５４】の「ウエハ上に，in-situ ドーピングにより高濃度のリン（Ｐ）がドープされた厚みが約２５０ｎｍのＮ型のポリシリコン膜１０ｘと，注入保護膜となるシリコン窒化膜１６ｘとを堆積する。」との記載，及び段落【００５５】の「図３（ａ）に示す工程で，フォトレジスト膜１７Ａを用いたドライエッチングにより，シリコン窒化膜１６ｘ，ポリシリコン膜１０ｘ及びシリコン酸化膜１１ｘをパターニングして，エミッタ開口部１１ａでＳｉキャップ層９に接触するエミッタ引き出し電極１０と，下敷き酸化膜１１と，エミッタ引き出し電極１０上の注入保護膜１６とを形成する。」との記載から，「エミッタ引き出し電極１０の厚みは２５０ｎｍである」ことが記載されている。
　
３−３　引用例に記載された発明
　上記３−２によれば，引用例には次の発明（以下「引用発明」という。）が記載されているものと認められる。
「Ｓｉエピタキシャル層４と，
　Ｓｉエピタキシャル層の上面領域に形成され，Ｎ型不純物を含むＳｉコレクタ層３ａと，
　Ｓｉコレクタ層３ａを挟んで互いに離間して形成された，２つのシャロートレンチ２ａと，
　Ｓｉエピタキシャル層４及びシャロートレンチ２ａの上に成長され，Ｐ型不純物が導入された傾斜ＳｉＧｅベース層８と，
　傾斜ＳｉＧｅベース層８の上に成長された，Ｓｉキャップ層９と，
　Ｓｉキャップ層９の上に形成され，エミッタ開口部１１ａを有する下敷き酸化膜１１と，
　エミッタ開口部を埋めて形成され，Ｎ型不純物を含むポリシリコンからなるエミッタ引き出し電極１０とを備え，
　Ｓｉキャップ層のうちエミッタ引き出し電極１０に接する領域は，Ｎ型不純物がドープされたエミッタ拡散層９ａであり，
　傾斜ＳｉＧｅベース層８のうちエミッタ拡散層９ａの直下方に位置する領域は，Ｐ型不純物が導入された真性ベース領域Ｂintであり，
　傾斜ＳｉＧｅベース層８及びＳｉキャップ層９のうち，エミッタ引き出し電極１０の外方に位置する領域は，外部ベース層の一部である外部ベース注入領域Ｂexであり，
　真性ベース領域Ｂintと外部ベース注入領域Ｂexとに挟まれる領域は，外部ベース層のうちの下敷き酸化膜１１の下方に位置しているリンク領域Ｂlinkであり，
　外部ベース層は，シャロートレンチ２ａに跨っており，かつ，表面にシリサイド層２１を有しており，
　Ｓｉエピタキシャル層４は上面がＳｉ基板の主面の面方位である単結晶のシリコンからなり，
　エミッタ引き出し電極１０は，上部にシリサイド層２１を有しており，
　エミッタ引き出し電極１０の厚みは２５０ｎｍである，
バイポーラトランジスタ。」
　
４　対比・判断
４−１　本願発明と引用発明の対比
　本願発明と引用発明とを対比する。
ア　引用発明における「Ｓｉコレクタ層３ａ」は，本願発明における「コレクタ層」に相当し，以下同様にして，「エミッタ開口部１１ａ」は「エミッタ開口部」に，「エミッタ引き出し電極１０」は「エミッタ電極」に，「エミッタ拡散層９ａ」は「エミッタ層」に，「真性ベース層Ｂｉｎｔ」は「真性ベース層」に，「シリサイド層２１」は「シリサイド層」に，それぞれ相当する。
　
イ　引用発明における「Ｓｉエピタキシャル層４」は，本願発明における「第１の半導体層」に相当し，以下同様に，「シャロートレンチ２ａ」は「分離層」に，「下敷き酸化膜１１」は「第１の絶縁膜」に，「ポリシリコン」は「多結晶半導体」に，それぞれ相当する。また，引用発明における「N型不純物」及び「Ｐ型不純物」は，本願発明における「第１導電型不純物」及び「第２導電型不純物」に相当する。
　
ウ　引用発明において，「傾斜ＳｉＧｅベース層８」は「Ｓｉエピタキシャル層４」と異なるバンドギャップを有することは明らかであるから，引用発明における「Ｐ型不純物が導入された傾斜ＳｉＧｅベース層８」は，本願発明における「第１の半導体層とはバンドギャップが異なる，第２導電型不純物を含む第２の半導体層」に相当する。同様に，引用発明において，「Ｓｉキャップ層９」は「傾斜ＳｉＧｅベース層８」と異なるバンドギャップを有することは明らかであるから，引用発明における「Ｓｉキャップ層９」は，本願発明における「第２の半導体層とはバンドギャップが異なる第３の半導体層」に相当する。
　
エ　引用発明では，「傾斜ＳｉＧｅベース層８及びＳｉキャップ層９のうち，エミッタ引き出し電極１０の外方に位置する領域は，外部ベース層の一部である外部ベース注入領域Ｂexであり，真性ベース領域Ｂintと外部ベース注入領域Ｂexとに挟まれる領域は，外部ベース層のうちの下敷き酸化膜１１の下方に位置しているリンク領域Ｂlink」であるから，引用発明においても，「第２の半導体層及び上記第３の半導体層のうち上記真性ベース層を囲む部分は，第２導電型不純物を含む外部ベース層」であるといえる。
　
　そうすると，本願発明と引用発明の一致点及び相違点は，次のとおりである。
　
＜一致点＞
「第１の半導体層と，
　上記第１の半導体層の上面領域に形成され，第１導電型不純物を含むコレクタ層と，
　上記コレクタ層を挟んで互いに離間して形成され，絶縁膜からなる２つの分離層と，
　上記第１の半導体層及び上記分離層の上に成長され，上記第１の半導体層とはバンドギャップが異なる，第２導電型不純物を含む第２の半導体層と，
　上記第２の半導体層の上に成長され，上記第２の半導体層とはバンドギャップが異なる第３の半導体層と，
　上記第３の半導体層の上に形成され，エミッタ開口部を有する第１の絶縁膜と，
　第１導電型不純物を含む多結晶半導体からなるエミッタ電極とを備え，
　上記第３の半導体層のうち上記エミッタ電極に接する領域は，第１導電型不純物を含むエミッタ層であり，
　上記第２の半導体層のうち上記エミッタ層と上記コレクタ層とによって挟まれる領域は，第２導電型不純物を含む真性ベース層であり，
　上記第２の半導体層及び上記第３の半導体層のうち上記真性ベース層を囲む部分は，第２導電型不純物を含む外部ベース層であり，
　上記外部ベース層は，上記分離層に跨っており，かつ，表面部にシリサイド層を有しており，
　上記第２の半導体層及び第３の半導体層のうち，上記第１の半導体層の上に形成された部分は単結晶の半導体層であり，
　上記第１の半導体層は，単結晶のシリコンからなり，
　上記エミッタ電極は，上部にシリサイド層を有している，
バイポーラトランジスタ。」
　
＜相違点１＞
　本願発明では，「エミッタ電極」が「前記第１の絶縁膜の上に形成され，上記エミッタ開口部を有する多結晶半導体膜」及び「上記多結晶半導体膜の上に上記エミッタ開口部を埋めて形成され，第１導電型不純物を含む多結晶半導体からなる」のに対し，引用発明では「上記エミッタ開口部を埋めて形成され，第１導電型不純物を含む多結晶半導体からなる」点。
　
＜相違点２＞
　本願発明では，「真性ベース層」が「第２の半導体層及び第３の半導体層のうち上記エミッタ層と上記コレクタ層とによって挟まれる領域」であるのに対し，引用発明では「第２の半導体層のうち上記エミッタ層と上記コレクタ層とによって挟まれる領域」である点。
　
＜相違点３＞
　本願発明では，「上記第２の半導体層及び第３の半導体層のうち，上記分離層の上に形成された部分は多結晶の半導体層であり，
　上記第２の半導体層及び上記第３の半導体層のそれぞれにおいて，上記分離層の上に形成された上記外部ベース層である部分の膜厚は，上記第１の半導体層の上に形成された上記真性ベース層である部分の膜厚よりも薄い」のに対し，引用発明にはそのような教示がない点。
　
＜相違点４＞
　本願発明では，「上記第１の半導体層は，上面が（１００）面である単結晶のシリコン」からなるのに対し，引用発明では「第１の半導体層」の「上面がＳｉ基板の主面の面方位であること」は記載されているが，Ｓｉ基板の主面の面方位について教示がない点。
　
＜相違点５＞
　本願発明では，「エミッタ電極の厚みは，３００ｎｍ以上で５００ｎｍ以下の範囲」であり，かつ「上記エミッタ電極の上面における上記エミッタ開口部の上方に位置する部位には，アスペクト比が１／１０を越える凹みが存在しない」のに対し，引用発明ではエミッタ電極の厚みは２５０ｎｍであり，エミッタ引き出し電極の上面におけるエミッタ開口部の上方に位置する部位の凹みの有無について教示がない点。
　
４−２　相違点についての判断
（１）相違点１について
ア　本願発明における「エミッタ電極」は，多結晶半導体膜と，多結晶半導体膜上に形成した多結晶半導体からなるものであり，実体としては，全体が多結晶半導体で形成された電極であるといえる。よって，本願発明における「エミッタ電極」と，単一の多結晶半導体層からなる引用発明のエミッタ電極とは，区別のできないものである。
イ　本願当初明細書の段落【００５９】の「また、上記各実施形態においては、エミッタ開口部を有する酸化膜３１の上に、エミッタ開口部を有する，リンを含むポリシリコン膜３２を設けたが、ポリシリコン膜３２は、必ずしも必要ではない。しかし、
エミッタ電極と同じ導電型不純物を含むポリシリコン膜３２を設けることにより、エミッタ電極に注入されたボロンが下方及び内方に拡散する（突き抜ける）のをできるだけ阻止することができる利点がある
　しかしながら，上記「ポリシリコン膜３２」の効果は，特定の製造プロセスを採用した場合に奏される効果であり，また，本願当初明細書において，上記「ポリシリコン膜３２」がトランジスタにおけるエミッタ電極としての機能以外に特段の機能を有する旨の説明は見られない。よって，本願発明における「多結晶半導体膜」には，物の発明の構成上は，「エミッタ電極」の一部としての機能以上のものは認められない。
ウ　換言すれば，本願発明では，外部ベース層に対してボロンの追加注入を行うことは発明特定事項とされていないから，上記「エミッタ電極に注入されたボロンが下方及び内方に拡散する（突き抜ける）のをできるだけ阻止する」との効果は，本願発明とは直接関係ないものである。
エ　したがって，本願発明における「前記第１の絶縁膜の上に形成され，上記エミッタ開口部を有する多結晶半導体膜」及び「上記多結晶半導体膜の上に上記エミッタ開口部を埋めて形成され，第１導電型不純物を含む多結晶半導体からなる」「エミッタ電極」と，引用発明における「エミッタ開口部を埋めて形成され，第１導電型不純物を含む多結晶半導体からなる」「エミッタ電極」とは，物の発明の構成として差がないから，相違点１は実質的な相違点ではない。
　
（２）相違点２について
　エミッタ層とコレクタ層とに挟まれる領域（真性ベース領域）に，第２の半導体層のみが含まれるか，あるいは第２の半導体層と第３の半導体層が含まれるかは，第３の半導体層に形成されるエミッタ層の深さに依存して決定されるものであり，エミッタ層の深さは，形成するバイポーラトランジスタに必要とされる素子特性に応じて当業者が適宜選択する設計事項であるから，引用発明において，「真性ベース層」が「第２の半導体層及び第３の半導体層のうち上記エミッタ層と上記コレクタ層とによって挟まれる領域」となる程度のエミッタ層深さを選択することは，当業者が適宜なし得たことである。
　
（３）相違点３について
ア　引用例１の段落【００５１】によれば，引用発明における「Ｓｉエピタキシャル層４」は，Ｓｉ基板上にエピタキシャル成長により形成した層であるから，単結晶のシリコン層であると認められる。また，「シャロートレンチ」は通常，溝内にシリコン酸化膜を埋め込んで形成されるものであるから，引用例１の図２（ａ）において，ウエハ表面はＳｉ単結晶層及び酸化膜によりなるものであるといえる。そして，引用例１の段落【００５２】の「 図２（ｂ）に示す工程で，ＵＨＶ−ＣＶＤを用いたエピタキシャル成長法により，ウエハ上に，Ｇｅの含有率が１５％のアンドープＳｉＧｅ層と，Ｐ型不純物であるボロンを含みＧｅ含有率が１５％から０に漸次減少するドープト傾斜ＳｉＧｅ層と，Ｐ型不純物であるボロンを含むドープトＳｉ層とを，ガス種を変えながらほぼ連続して堆積する。」との記載，及び図２（ｂ）に照らして，引用発明における「傾斜ＳｉＧｅ層８」及び「Ｓｉキャップ層９」は，Ｓｉ単結晶上及び酸化膜上にＵＨＶ−ＣＶＤ法を用いて形成されたものと認められる。
イ　一方，本願当初明細書の段落【００２９】〜【００３０】によれば，本願発明における，
「上記第２の半導体層及び第３の半導体層のうち，上記分離層の上に形成された部分は多結晶の半導体層であり，
　上記第２の半導体層及び上記第３の半導体層のそれぞれにおいて，上記分離層の上に形成された上記外部ベース層である部分の膜厚は，上記第１の半導体層の上に形成された上記真性ベース層である部分の膜厚よりも薄い」
との構成は，Ｓｉ単結晶層及び酸化膜上にＵＨＶ−ＣＶＤ法を用いてＳｉ／ＳｉＧｅＣ層を形成することにより，ポリシリコンや酸化膜の表面での成長レートがＳｉ単結晶層の表面での成長レートよりも遅くなる現象が生じることで得られたものと理解できる。
ウ　そうすると，引用発明の「傾斜ＳｉＧｅベース層８」及び「Ｓｉキャップ層９」は，本願発明と同様の表面に対し，同様の材料層を同様の方法で形成したものであるから，本願発明と同様に，分離層の上に形成された外部ベース層である部分は多結晶の半導体層であり，また，分離層の上に形成された外部ベース層である部分の膜厚が真性ベース層である部分の膜厚よりも薄くなっているものと認められる。すなわち，上記相違点３は実質的な相違点ではない。
エ　仮にそうでないとしても，分離層の上に形成された外部ベース層である部分は多結晶の半導体層であり，また，分離層の上に形成された外部ベース層である部分の膜厚が真性ベース層である部分の膜厚よりも薄くなっている構成は，以下の周知例１（平成２２年４月１５日付け当審拒絶理由で引用）にも記載されているように，単結晶及び酸化物表面にＵＨＶ−ＣＶＤ等によりＳｉ層を形成した場合における，周知の構成である。
○周知例１：国際公開２００２／９７８９６号
（訳文は，対応日本出願の公表公報である特表２００４−５２７９２２号公報による。）
・「図２Ｃは，分離領域２０とコレクタ領域１４を含む基板の上にＳｉＧｅ含有層２２を形成した後に形成された構造を示す。このＳｉＧｅ含有層はＳｉＧｅまたはＳｉＧｅＣからなる。本発明の特に好ましい実施形態では，ＳｉＧｅ含有層２２はＳｉＧｅからなる。このＳｉＧｅ含有層は，（約５５０℃以下のオーダーの）低温付着プロセスを利用して形成される。適当な低温付着プロセスとしては，それだけに限らないが，
化学気相成長法（ＣＶＤ），プラズマアシストＣＶＤ，原子層成長法（ＡＬＤ）化学溶液堆積法，超高真空ＣＶＤ，および他の同様な付着プロセス
　
ＳｉＧｅ含有層２２の形成に用いられる付着プロセスは，単結晶ＳｉＧｅ含有領域および当接する多結晶ＳｉＧｅ含有領域を同時に付着することができることに留意されたい。好ましい実施形態によれば，多結晶領域は主として分離領域の上に形成され，一方単結晶領域は主としてコレクタ領域の上に形成される。
　ＳｉＧｅ含有層の形成後，単結晶領域，すなわち領域２６の一部に，イオン注入，あるいはドーピングされたポリシリコンまたはガラスからの拡散放出によってドーピングして，（このドーパントを含有する）外部ベース領域および真性ベース領域を単結晶領域内に形成する。わかりやすいように，外部および真性ベース領域は図面に明確に表示していないが，領域２６内に含まれていると考えてよい。」（第１２頁第２段落〜第４段落の訳文）
・図２Ｃには，分離領域上に形成された多結晶ＳｉＧｅ含有領域が単結晶ＳｉＧｅ含有領域よりも薄く形成された構成が示されている。
　よって，引用発明において相違点３に係る構成とすることは，当業者が適宜なし得たことである。
オ　以上のとおり，相違点３は実質的な相違点でないか，仮にそうでないとしても，当業者が適宜なし得たことである。
　
（４）相違点４について
　Ｓｉ基板上にＳｉ層をエピタキシャル成長させてコレクタ層を形成する際，主面が（１００）であるＳｉ基板を用いることは，以下の周知例２，３にも記載された，周知の技術である。
○周知例２：特開２００１−１５５２１号公報
「【００４１】（１）まず，図３（ａ）に示すように，
ｐ型不純物が添加された半導体単結晶からなり，面方位（１００）面が表出したｐ型基板１
ｐ型基板１の上にｎ型エピタキシャル成長層３を均一にエピタキシャル成長させる
「【００５７】次に，図８（ｒ）に示すように，エピタキシャル成長法を用いて，ｎ型エピタキシャル成長層３が露出した部分に選択的にベース領域１５をエピタキシャル成長させる。ベース領域１５は
面方位（１００）面が表出したｎ型エピタキシャル成長層３
　
○周知例３：特開平７−１８３３１０号公報
「【００１５】比抵抗１０〜１５Ω・ｃｍで（
１００）面方位のＰ
-1
型単結晶シリコン基板１
全面にリン濃度約１×１０
16
ｃｍ
-3
，厚さ約０．７μｍのＮ型単結晶エピタキシャル層３が形成されている
　
　よって，引用発明においてＳｉ基板の主面，すなわち「第１の半導体層」の上面を（１００）とすることは，当業者が普通になし得たことである。
　
（５）相違点５について
　エミッタ電極となる多結晶シリコンを，開口部内が完全に埋め込まれるような厚さに堆積してエミッタ電極上面をより平坦な面とすることで，その上に形成する配線のステップカバレッジ向上，断線防止を図ることは，以下の周知例４〜６に記載された，周知の技術である。
○周知例４：特開平５−１７５２０６号公報
・「【００２４】続いて, Si基板１を 1,150℃で30秒間の熱処理を行い, Si基板１に注入したイオンを活性化して, エミッタ領域12を形成する。図１（ｃ）に示すように，開口部６内に第２のポリSi膜13をＣＶＤ法により，3
,000Åの厚さに堆積して一杯に埋め込み
・「【００２９】
【発明の効果】本発明によれば，以上説明したように，
エミッタ電極窓の凹部をポリSi膜で完全に埋め込んでしまうため，エミッタ電極窓の表面が平坦化され, Al合金膜等のエミッタ電極配線膜のステップカバレッジが大幅に改善され
　
○周知例５：特開平１−２２５１６２号公報
・「上述した従来の半導体装置の製造方法においては，第３図（Ｃ）に示した様に，
エミッタ電極７が凹形に形成されるため
抵抗が大きくなったりまた断線を生じたりするため，半導体装置の信頼性を低下させる
・「まず第１図（ａ）に示すように，従来と同様の製造工程によりＮ型シリコン基板１に，Ｐ型多結晶シリコン膜３からの熱拡散及びその上のシリコン窒化膜４に設けたエミッタ形成用の開口部２０からのイオン注入により，Ｐ形ベース領域２を形成する。次で，
全面に厚さ３０００Åの第１の多結晶シリコン膜５Ａを形成したのちＡｓを導入しＮ型にする。　次に第１図（ｂ）に示す様に，厚さ約７０００Åの第２の多結晶シリコン膜１０を被着すると開口部２０にも充分その多結晶シリコンが埋設され，基板全面がほとんど平坦な状態になる
　このように第１の実施例によれば，エミッタ電極７Ａは開口部２０の全面に平坦な形状に形成されるため，その上にＡｌ配線９を形成しても，従来形成された空洞部や凹部は全くできない。」（第２頁右上欄第７行〜第１８行）
　
○周知例６：特開平７−３２１１２１号公報
・「【００６２】次に，従来例で示したものと同様にＴＥＯＳ酸化膜を全面に堆積した後，異方性ドライエッチングを施すことによって，凹部３０に面する外部ベース領域３３及びチタンシリサイド膜３４及び第１の絶縁膜１１の側壁に側壁酸化膜１２を形成する。続いて，
エミッタ電極３６となる膜厚約１００ｎｍのポリシリコン膜３６ａをＣＶＤ法にて全面に堆積した後，全面に砒素をイオン注入した後，スパッタ法にて膜厚約１００ｎｍのタングステンシリサイド膜３６ｂを堆積する。このとき，ポリシリコン膜３６ａの膜厚は，凹部３０の幅の１／２以上となるように設定することによって，ポリシリコン膜３６ａの上表面は平坦となる
　
　よって，引用発明においてエミッタ電極上面をより平坦なものとすること，すなわち，「エミッタ電極の上面における上記エミッタ開口部の上方に位置する部位には，アスペクト比が１／１０を越える凹みが存在しない」ようにすることは，当業者が普通になし得ることである。また，その際のエミッタ電極の膜厚として，３００ｎｍ程度のものは，上記周知例４〜６にも記載されているように，通常用いられる程度の膜厚であるから，膜厚の範囲を３００ｎｍ以上５００ｎｍ以下とすることは，当業者が適宜なし得たことであり，格別のものとはいえない。
　
４−３　小括
　したがって，本願発明は，引用発明及び周知の事項に基いて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　
５　結言
　以上のとおりであるから，本願は，他の請求項に係る発明について検討するまでもなく，拒絶をすべきものである。
　よって，結論のとおり審決する。