【事件の表示】
　平成１１年特許願第　７７７３６号「複数のプロセッサを有するデータ処理装置および方法」拒絶査定不服審判事件〔平成１１年１１月３０日出願公開、特開平１１−３２８１３３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１１年３月２３日（パリ条約による優先権主張１９９８年３月３１日、米国）の出願であって、平成１５年７月４日付けで拒絶理由通知がなされ、同年１０月７日付けで手続補正がなされたが、同年１０月２０日付けで拒絶査定がなされ、これに対し、平成１６年１月２０日に拒絶査定に対する審判請求がなされるとともに、同日付けで手続補正がなされたものである。
　
２．平成１６年１月２０日付けの手続補正についての補正却下の決定
［補正却下の決定の結論］
　平成１６年１月２０日付けの手続補正を却下する。
　
［理由］
（１）新規事項の追加の有無について
　平成１６年１月２０日付けの手続補正（以下、「本件手続補正」という。）の内容は、特許請求の範囲の請求項１の記載を、
「複数の処理エレメントが単一のシリコン・チップ上に実装された集積回路パッケージにおいて、
前記複数の処理エレメントが、夫々、複数のはんだボール、複数のはんだコラム、又は金属リードのアレイにより前記集積回路パッケージに接続されており、
前記複数の処理エレメントの各々に、一の組込み制御線を夫々介して接続された制御論理回路を含み、
前記制御論理回路は、外部ユーザからのプログラムされた入力に応答して、所定の処理エレメントを使用可能または使用不可にする信号を、前記組込み制御線を介して、前記所定の処理エレメントが接続されているところの複数のはんだボールの１つ、はんだコラムの１つ、又は金属リードの１つに送信し、
前記所定の処理エレメントは、前記はんだボールの１つ、はんだコラムの１つ、もしくは金属リードの１つに接続された、バイア、ジャンパもしくはヒューズを介して、集積回路パッケージの接地面、電力平面、又は所定の基準電圧面に接続されて使用可能又は使用不可になることを特徴とする、集積回路パッケージ。」
と補正するとともに、発明の詳細な説明の段落【００３３】を、
「（１）複数の処理エレメントが単一のシリコン・チップ上に実装された集積回路パッケージにおいて、
前記複数の処理エレメントが、夫々、複数のはんだボール、複数のはんだコラム、又は金属リードのアレイにより前記集積回路パッケージに接続されており、
前記複数の処理エレメントの各々に、一の組込み制御線を夫々介して接続された制御論理回路を含み、
前記制御論理回路は、外部ユーザからのプログラムされた入力に応答して、所定の処理エレメントを使用可能または使用不可にする信号を、前記組込み制御線を介して、前記所定の処理エレメントが接続されているところの複数のはんだボールの１つ、はんだコラムの１つ、又は金属リードの１つに送信し、
前記所定の処理エレメントは、前記はんだボールの１つ、はんだコラムの１つ、もしくは金属リードの１つに接続された、バイア、ジャンパもしくはヒューズを介して、集積回路パッケージの接地面、電力平面、又は所定の基準電圧面に接続されて使用可能又は使用不可になることを特徴とする、集積回路パッケージ。
　・・・（後略）・・・」
と補正することを含むものである。
　
　上記補正後の請求項１及び段落【００３３】における「前記制御論理回路は、外部ユーザからのプログラムされた入力に応答して、所定の処理エレメントを使用可能または使用不可にする信号を、前記組込み制御線を介して、前記所定の処理エレメントが接続されているところの複数のはんだボールの１つ、はんだコラムの１つ、又は金属リードの１つに送信し」との記載について検討する。
　
　出願当初の明細書の発明の詳細な説明の段落【００１９】〜【００２０】には、次の記載がなされている。
「【００１９】
　図２は、本発明の１実施形態による多重処理システム２０４を実装する集積回路第１レベル・パッケージ２００を示す斜視図である。図２に示すように、多重処理システム２０４は、複数のはんだボール２５０を介して集積回路第１レベル・パッケージ２００に結合される。代替の実施形態では、多重処理システム２０４は、複数のはんだコラム、金属リードのアレイ、および集積回路の製造で利用されるその他任意の周知の接続機構を介して集積回路第１レベル・パッケージ２００に結合することができる。
【００２０】
　動作中に、多重処理システム２０４の構成要素への信号入力はそれぞれ、集積回路第１レベル・パッケージ２００内の適当なトレースを介して、複数のはんだボール２５０の１つに送られる。したがって、禁止Ａ、禁止Ｂ、禁止Ｃ、禁止Ｄ、禁止Ｅ、および禁止Ｆ信号はそれぞれ、複数のはんだボール２５０の１つに結合される。・・・（後略）・・・」
　
　上記記載及び図２，３を併せて見ると、「複数のはんだボール２５０」の１つには、「集積回路第１レベル・パッケージ２００内の適当なトレースを介して」、「電力平面」あるいは「接地平面」から信号が送られてくることが見て取れる。
　一方、図２中の「多重処理システム２０４」に対応する図１の構成は「多重処理システム１０４」であり、該「多重処理システム１０４」内の構成として「制御論理回路１０６」が存在している。
　してみると、信号の流れは、「複数のはんだボール２５０」の１つに対して「集積回路第１レベル・パッケージ２００内の適当なトレース」を介して「電力平面」あるいは「接地平面」から信号が送られてきて、その信号が「複数のはんだボール２５０」の１つから「制御論理回路１０６」に送られると解するのが相当であり、「制御論理回路１０６」が「組込み制御線」を介して「複数のはんだボール２５０」の１つに対して信号を送信するものとはなっていない。
　そして、出願当初の明細書及び図面の他のいずれの箇所を見ても、「制御論理回路１０６」が「組込み制御線」を介して「複数のはんだボール２５０」の１つに対して信号を送信することは、記載も示唆もされないことである。
　よって、上記補正後の請求項１及び段落【００３３】における「前記制御論理回路は、外部ユーザからのプログラムされた入力に応答して、所定の処理エレメントを使用可能または使用不可にする信号を、前記組込み制御線を介して、前記所定の処理エレメントが接続されているところの複数のはんだボールの１つ、はんだコラムの１つ、又は金属リードの１つに送信し」との記載は、出願当初の明細書及び図面に記載されていた事項であるとは認められない。
　
　したがって、本件手続補正は、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてしたものであるとは認められず、特許法第１７条の２第３項に規定する要件を満たしていない。
　
（２）むすび
　以上のとおり、本件手続補正は、特許法第１７条の２第３項の規定に違反するものであり、特許法第１５９条第１項で準用する同法第５３条第１項の規定により却下されるべきものである。
　
３．補正却下の決定を踏まえた検討
（１）本願発明
　平成１６年１月２０日付けの手続補正は、上記のとおり却下されたので、本願の請求項１に係る発明は、平成１５年１０月７日付け手続補正書の特許請求の範囲の請求項１に記載されたとおりの次のものと認める。（以下、「本願発明」という。）
「複数の処理エレメントが単一のシリコン・チップ上に実装された集積回路パッケージにおいて、
前記複数の処理エレメントの各々に、一の組込み制御線を夫々介して接続された制御論理回路を含み、
前記制御論理回路は、外部ユーザからのプログラムされた入力に応答して、所定の処理エレメントを使用可能または使用不可にする信号を、前記所定の処理エレメントに供給し、
前記所定の処理エレメントは、前記信号を受信することによって、前記集積回路パッケージの接地面、電力平面、又は所定の基準電圧面に接続されて使用可能又は使用不可になることを特徴とする、集積回路パッケージ。」　
　
（２）引用例
　これに対して、原査定の拒絶の理由に引用された特開平７−１０５１７４号公報（以下、「引用例１」という。）、及び特開平８−１４８５７３号公報（以下、「引用例２」という。）には、それぞれ、図面とともに次の事項が記載されている。
　
（引用例１）
Ａ．「【０００１】
【産業上の利用分野】本発明は、中央処理装置及びメモリ，タイマ，シリアルインターフェース等の周辺機能装置を１チップ上に有する１チップマイクロコンピュータに関し、特に、自身が消費する電力を低減する機能を有する１チップマイクロコンピュータに関する。」
　
Ｂ．「【０００９】本発明は、ユーザーが容易に低消費電力化する機能モジュールを指定することができて、そのシステム全体についての消費電力を低減することができる１チップマイクロコンピュータを提供することを目的とする。」
　
Ｃ．「【００１７】第１実施例
図１は、本発明の第１実施例にかかる１チップマイクロコンピュータの主要部分を示すブロック図である。本実施例の１チップマイクロコンピュータ１は、消費電力モード制御回路２，３，４と、シリアルインターフェース５と、タイマ６，７と、デコーダ８と、入力端子Ａ，Ｂと、図示しない中央処理装置（以下、ＣＰＵと記す）及びメモリとを有して構成されている。ここで、シリアルインターフェース５、タイマ６及びタイマ７は、本１チップマイクロコンピュータにおける機能モジュールである。
【００１８】デコーダ８の３つの出力端は、それぞれ消費電力モード制御回路２，３，４の入力端に接続されている。消費電力モード制御回路２は、シリアルインターフェース５の動作を制御してシリアルインターフェース５における電力消費量を制御する。消費電力モード制御回路３は、タイマ６の動作を制御してタイマ６における電力消費量を制御する。消費電力モード制御回路４は、タイマ７の動作を制御してタイマ７における電力消費量を制御する。
【００１９】入力端子Ａ，Ｂは、それぞれデコーダ８の入力端に接続されている。更に入力端子Ａ，Ｂには、１チップマイクロコンピュータ１の外部に設けられたスイッチＳ１，Ｓ２の共通端子にそれぞれ接続されており、そのスイッチＳ１，Ｓ２からコード信号となる電圧がそれぞれ印加される。スイッチＳ１，Ｓ２の共通端子は、そのスイッチの切り替えによって、それぞれ電源又はグランドに接続される。
【００２０】次に、本実施例の動作について説明する。本実施例では、動作可能とする機能モジュールの選択をハードウェアであるスイッチＳ１，Ｓ２によって選択する。スイッチＳ１，Ｓ２によって入力端子Ａ，Ｂにコード信号を印加することで、動作可能とする機能モジュールを選択することができる。
【００２１】入力端子Ａ，Ｂそれぞれの電位状態ｘ，ｙを（Ａ，Ｂ）＝（ｘ，ｙ）のように表現し、ローレベルを「０」、ハイレベルを「１」とする。例えば、（Ａ，Ｂ）＝（０，０）のときは、デコーダ８は信号を全く出力しない。（Ａ，Ｂ）＝（０，１）のときは、デコーダ８は消費電力モード制御信号ａを出力する。（Ａ，Ｂ）＝（１，０）のときは、デコーダ８は消費電力モード制御信号ｂを出力する。（Ａ，Ｂ）＝（１，１）のときは、デコーダ８は消費電力モード制御信号ｃを出力するとする。これらのようにデコーダ８が入力端子Ａ，Ｂの電位状態をデコードする。
【００２２】消費電力モード制御回路４は、消費電力モード制御信号ａを入力することでタイマ７を動作状態にする。消費電力モード制御回路３は、消費電力モード制御信号ｂを入力することでタイマ６を動作状態にする。消費電力モード制御回路２は、消費電力モード制御信号ｃを入力することでシリアルインターフェース５を動作状態にする。
【００２３】従って、例えば、（Ａ，Ｂ）＝（０，１）のときは、デコーダ８から消費電力モード制御信号ａが出力するので、消費電力モード制御回路４がタイマ７を動作状態にし、タイマ６及びシリアルインターフェース５が停止状態になる。このとき、タイマ７だけが電力を消費し、タイマ６及びシリアルインターフェース５は電力を消費しないので、１チップマイクロコンピュータ１全体の消費する電力は、略タイマ７が消費する電力となる。
【００２４】これらにより、本実施例の１チップマイクロコンピュータは、ユーザが入力端子Ａ，Ｂに印加する電位を操作することによって、必要な機能モジュールだけを動作させて消費電力を最適化することができる。」
　
Ｄ．「【００４２】第４実施例
図４は、本発明の第４実施例にかかり、図１，図２，図３に示す１チップマイクロコンピュータの消費電力モード制御回路を示すブロック図である。本実施例の消費電力モード制御回路４１は、ＭＯＳトランジスタ（金属酸化物半導体トラスタ）４２，４３，４４から構成されている。そして、本実施例では、上位カウンタ４６と下位カウンタ４７とその他の回路４８との３つの回路群からなる機能モジュールであるタイマ４５の消費電力を、消費電力モード制御回路４１が制御する。
【００４３】ＭＯＳトランジスタ４２，４３，４４において、それぞれのゲートには消費電力モード制御信号ｅを伝送する信号線が共通に接続されており、それぞれのソースには電源が共通に接続されている。また、ＭＯＳトランジスタ４２のドレインには上位カウンタ４６の電源端が接続され、ＭＯＳトランジスタ４３のドレインには下位カウンタ４７の電源端が接続され、ＭＯＳトランジスタ４４のドレインにはその他の回路４８の電源端が接続されている。
【００４４】次に、本実施例の動作について説明する。先ず、ユーザがキーボードやソフトウェア等を用いてタイマ４５を起動させる信号を本実施例にかかる１チップマイクロコンピュータに入力すると、消費電力モード制御信号ｅがＭＯＳトランジスタ４２，４３，４４のゲートに共通に印加する。これにより、ＭＯＳトランジスタ４２，４３，４４はＯＮ状態となるので、上位カウンタ４６，下位カウンタ４７、その他の回路４８の電源端に電流が供給され、タイマ４５は起動する。
【００４５】一方、ユーザがキーボードやソフトウェア等を用いてタイマ４５を停止させる信号を本実施例にかかる１チップマイクロコンピュータに入力すると、ＭＯＳトランジスタ４２，４３，４４のゲートには消費電力モード制御信号ｅが印加されなくなる。これにより、ＭＯＳトランジスタ４２，４３，４４はＯＦＦ状態となるので、上位カウンタ４６，下位カウンタ４７、その他の回路４８の電源端と電源ラインとが切り離され、タイマ４５は低消費電力モードとなる。」
　
　上記Ｄの「第４実施例」に係る記載において、段落【００４２】に「図４は、本発明の第４実施例にかかり、図１，図２，図３に示す１チップマイクロコンピュータの消費電力モード制御回路を示すブロック図である。」との記載がなされており、図４に記載されている「第４実施例」の「消費電力モード制御回路４１」は、図１に記載されている「第１実施例」の「消費電力モード制御回路２，３，４」として適用されるものであると解される。
　ここで、上記Ｃに記載されている「第１実施例」の場合、上記段落【００２４】に記載されているように「ユーザが入力端子Ａ，Ｂに印加する電位を操作することによって、必要な機能モジュールだけを動作させ」ることは、上記段落【００２１】に記載されているように、「入力端子Ａ，Ｂそれぞれの電位状態ｘ，ｙ」を「デコーダ８」がデコードし、そのデコードされた信号が各「消費電力モード制御回路２，３，４」に加わることにより行われるのであるから、「第４実施例」の「消費電力モード制御回路４１」を「第１実施例」の「消費電力モード制御回路２，３，４」として適用した場合は、ユーザの操作により得られた入力端子Ａ，Ｂの印加電位をデコーダによりデコードし、そのデコードされた信号によって、機能モジュールと電源ラインの間が接続されるか否かにより、必要な機能モジュールだけが動作することになるものと解される。
　
　よって、上記Ａ〜Ｄの記載及び関連する図面を参照すると、引用例１には、実質的に、次の発明が記載されているものと認められる。（以下、「引用例１記載の発明」という。）
「複数の機能モジュールを有する１チップマイクロコンピュータにおいて、
前記複数の機能モジュールの各々に、一の制御信号線を夫々介して接続されたデコーダを含み、
前記デコーダは、ユーザの操作により得られた入力に応答して、所定の機能モジュールを動作状態または停止状態にする信号を、前記所定の機能モジュールに供給し、
前記所定の機能モジュールは、前記信号を受信することによって、電源ラインとの間が接続されるか否かにより、動作状態又は停止状態になるような１チップマイクロコンピュータ。」　
　
（引用例２）
Ｅ．「【０００１】
【産業上の利用分野】この発明は半導体装置に関し、例えば、１個のチップ（半導体基板）上に複数のマイクロプロセッサを搭載する高性能の大規模集積回路装置ならびにその製品歩留まりの向上に利用して特に有効な技術に関するものである。」
　
Ｆ．「【０００８】
【課題を解決するための手段】本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、次の通りである。すなわち、共通のバスに結合されかつそれぞれ論理的に独立して動作しうるマイクロプロセッサ等の複数のモジュールを同一チップ上に搭載する大規模集積回路装置等において、各モジュールに、対応するモジュールが正常に動作しうるときその出力信号を選択的に有効レベルとするバスイネーブル回路と、このバスイネーブル回路の出力信号に従って対応するモジュールとバスとの間を選択的に論理結合するバスインタフェース回路とを設けるとともに、各モジュールに対して最上層の金属配線層からなる電源供給配線を介して動作電源を供給し、この電源供給配線をフォーカスドイオンビーム等により選択的に切断することで、その内部に回避できない障害が生じたモジュールをバスから切り離し非動作状態とする。また、このような非動作状態にあるモジュールを含む大規模集積回路装置等を、比較的処理能力の低い部分製品として出荷する。」
　
Ｇ．「【００１０】
【実施例】図１には、この発明が適用された大規模集積回路装置ＬＳＩ（半導体装置）の一実施例のシステム構成図が示されている。また、図２には、図１の大規模集積回路装置ＬＳＩに搭載されるマイクロプロセッサＭＰＵ１の一実施例のブロック図が示されている。さらに、図３には、図２のマイクロプロセッサＭＰＵ１に含まれるバスイネーブル回路ＢＥ及びバスインタフェース回路ＢＩの一実施例の回路図が示され、図４には、図１の大規模集積回路装置ＬＳＩの電源供給配線の一実施例の部分的な断面構造図が示されている。これらの図をもとに、この実施例の大規模集積回路装置ＬＳＩ，マイクロプロセッサＭＰＵ１〜ＭＰＵ８ならびにバスイネーブル回路ＢＥ及びバスインタフェース回路ＢＩの構成及び動作ならびにその特徴について説明する。なお、図３の各回路素子ならびに図１及び図２の各ブロックを構成する回路素子は、公知の半導体集積回路の製造技術により、単結晶シリコンのような１個の半導体基板上に形成される。・・・（中略）・・・
【００１１】図１において、この実施例の大規模集積回路装置ＬＳＩは、それぞれ論理的に独立して動作しうる８個のモジュールつまりマイクロプロセッサＭＰＵ１〜ＭＰＵ８を備え、これらのマイクロプロセッサに共通に設けられる１個のバスコントローラＢＵＳＣを備える。・・・（中略）・・・また、大規模集積回路装置ＬＳＩには、図示されない外部の電源装置から、例えば＋５Ｖ（ボルト）の電源電圧ＶＣＣと０Ｖの接地電位ＶＳＳが動作電源として供給される。このうち、電源電圧ＶＣＣは、電源供給配線つまり電源電圧供給配線ＳＬＶＣを介してマイクロプロセッサＭＰＵ１〜ＭＰＵ８ならびにバスコントローラＢＵＳＣに供給され、接地電位ＶＳＳは、接地電位供給配線ＳＬＶＳを介して各装置に供給される。
　・・・（中略）・・・
【００１３】この実施例において、マイクロプロセッサＭＰＵ１〜ＭＰＵ８は、後述するように、対応するバスイネーブル回路ＢＥのヒューズＦ１が切断されることでそれぞれ選択的にシステムバスＳＢＵＳから切り離されるとともに、その電源電圧供給配線ＳＬＶＣが例えば図１の×印の部分で切断されることでそれぞれ選択的に非動作状態とされる。・・・（中略）・・・この結果、この実施例の大規模集積回路装置ＬＳＩは、その内部に回避できない何等かの障害を持つマイクロプロセッサを含んだまま部分製品として出荷でき、これによってその製品歩留まりが高められ、低コスト化が図られる。
【００１４】ところで、この実施例の大規模集積回路装置ＬＳＩでは、図４に例示されるように、チップ内の配線経路の形成に供するために３層のアルミニウム配線層（金属配線層）が用意される。このうち、半導体基板ＳＵＢに最も近い最下層つまり第１層のアルミニウム配線層ＡＬ１は、主に基板表面に形成されたＭＯＳＦＥＴ等の素子を結合する素子間信号配線ＳＬＩＤとして用いられる。また、第２層のアルミニウム配線層ＡＬ２は、主にマイクロプロセッサＭＰＵ１〜ＭＰＵ８に接地電位ＶＳＳを供給するための接地電位供給配線ＳＬＶＳとして用いられ、最上層つまり第３層のアルミニウム配線層ＡＬ３は、主にこれらのマイクロプロセッサに電源電圧ＶＣＣを供給するための電源電圧供給配線ＳＬＶＣとして用いられる。つまり、この実施例の大規模集積回路装置ＬＳＩでは、その内部に回避できない障害が発生したマイクロプロセッサを非動作状態とするために選択的に切断される電源電圧供給配線ＳＬＶＣが、フォーカスドイオンビームＦＩＢにより切断しやすい最上層のアルミニウム配線層ＡＬ３からなる訳であって、これによって電源電圧供給配線ＳＬＶＣの切断作業が効率化されるものとなる。」
　
　上記Ｅの記載において、「１個のチップ（半導体基板）上に複数のマイクロプロセッサを搭載する高性能の大規模集積回路装置」とあり、上記Ｇの段落【００１０】の記載において、「・・・各ブロックを構成する回路素子は、公知の半導体集積回路の製造技術により、単結晶シリコンのような１個の半導体基板上に形成される」とあることから、引用例のものは、「複数のマイクロプロセッサが単一のシリコン・チップ上に実装された集積回路装置」であるということができる。
　また、上記Ｇの記載において、電源電圧供給配線ＳＬＶＣの切断により「非動作状態」とされたマイクロプロセッサは「使用不可」になること、及びそれ以外のマイクロプロセッサは「使用可能」のままであることは、当業者にとって明らかなことである。
　さらに、上記「電源電圧供給配線ＳＬＶＣの切断」をすることは、「所定の操作」を施すことの一態様であるということができる。
　
　よって、上記Ｅ〜Ｇの記載及び関連する図面を参照すると、引用例２には、次の発明が記載されているものと認められる。（以下、「引用例２記載の発明」という。）
「複数のマイクロプロセッサが単一のシリコン・チップ上に実装された集積回路装置において、
前記複数のマイクロプロセッサのうちの所定のマイクロプロセッサは、所定の操作により使用不可又は使用可能になる集積回路装置。」
　
（３）対比
　そこで、本願発明と引用例１記載の発明とを対比すると、まず、引用例１記載の発明における「機能モジュール」も、本願発明における「処理エレメント」も、チップ上に実装された「構成要素」であるということができ、引用例１記載の発明における「複数の機能モジュールを有する１チップマイクロコンピュータ」と、本願発明における「複数の処理エレメントが単一のシリコン・チップ上に実装された集積回路パッケージ」とは、ともに、「複数の構成要素が単一のチップ上に実装された集積回路装置」であるということができる。
　次に、引用例１記載の発明における「制御信号線」、「デコーダ」は、それぞれ、本願発明における「組込み制御線」、「制御論理回路」に相当する。
　また、本願発明において、「外部ユーザからのプログラムされた入力」とは、例えば、本願の図３に示される、「禁止Ａ」信号としての「電力平面」からの信号、「禁止Ｂ」信号としての「接地平面」からの信号のような、外部ユーザの設定による入力をさすものと解され、引用例１記載の発明における「ユーザの操作により得られた入力」に相当する。
　そして、引用例１記載の発明において、所定の機能モジュールが「動作状態」であるときには「動作可能状態」であることは明らかであり、また、本願発明において、所定の処理エレメントが「使用可能」であるときには、やはり「動作可能状態」であるということができる。
　さらに、引用例１記載の発明において、所定の機能モジュールが「停止状態」であるときには「非動作状態」であることは明らかであり、また、本願発明において、所定の処理エレメントが「使用不可」であるときには、やはり「非動作状態」であるということができる。
　また、本願発明において、「前記所定の処理エレメントは、・・・前記集積回路パッケージの接地面、電力平面、又は所定の基準電圧面に接続されて使用可能又は使用不可になる」とあり、「所定の処理エレメント」が「集積回路パッケージ」の「電力平面」に接続されるか否かにより使用可能又は使用不可になるという態様を含むものと解されるから、そのような態様と、引用例１記載の発明において、「所定の機能モジュール」が「電源ライン」に「接続されるか否かにより動作状態又は停止状態になる」ことは、ともに、「所定の構成要素が電力供給源に接続されるか否かにより動作可能状態又は非動作状態になること」において共通するものであるということができる。
　
　よって、本願発明と引用例１記載の発明とは、ともに、
「複数の構成要素が単一のチップ上に実装された集積回路装置において、
前記複数の構成要素の各々に、一の組込み制御線を夫々介して接続された制御論理回路を含み、
前記制御論理回路は、外部ユーザからのプログラムされた入力に応答して、所定の構成要素を動作可能状態または非動作状態にする信号を、前記所定の構成要素に供給し、
前記所定の構成要素は、前記信号を受信することによって、電力供給源に接続されるか否かにより動作可能状態又は非動作状態になる集積回路装置。」　
である点で一致し、次の点で相違する。
　
　相違点１：本願発明においては、「構成要素」が「処理エレメント」であり、該構成要素が「動作可能状態または非動作状態」であることが「使用可能または使用不可」であるのに対し、引用例１記載の発明においては、「構成要素」が「機能モジュール」であり、該構成要素が「動作可能状態または非動作状態」であることが「動作状態または停止状態」である点。
　
　相違点２：「チップ」が、本願発明においては「シリコン・チップ」であるのに対し、引用例１記載の発明においては「シリコン・チップ」であるかどうか明らかでない点。
　
　相違点３：本願発明は「集積回路パッケージ」であるのに対し、引用例１記載の発明は、パッケージ化された「集積回路パッケージ」であるとはされていない点。
　
　相違点４：「所定の構成要素」が、本願発明においては、「信号を受信することによって、集積回路パッケージの接地面、電力平面、又は所定の基準電圧面に接続されて使用可能又は使用不可になる」ようなものであるのに対し、引用例１記載の発明においては、「信号を受信することによって、電源ラインとの間が接続されるか否かにより、動作状態又は停止状態になる」ようなものである点。
　
（４）判断
　次に、上記相違点１〜４について検討する。
　
（相違点１について）
　上記引用例２記載の発明において、「マイクロプロセッサ」は「処理エレメント」に相当することは明らかであり、上記引用例２記載の発明は、複数の処理エレメントのうちの所定の処理エレメントを、所定の操作により「使用不可又は使用可能」にするものである。
　してみれば、引用例１記載の発明に対して上記引用例２記載の発明を適用し、「構成要素」を「処理エレメント」とし、該構成要素を「動作可能状態または非動作状態」とすることを「使用可能または使用不可」とすることは、当業者が容易に想到し得ることと認められる。
　
（相違点２について）
　集積回路装置の「チップ」を「シリコン・チップ」とすることは、上記引用例２記載の発明にも見られるように、ごく普通のことにすぎず、相違点２が格別なこととは認められない。
　
（相違点３について）
　集積回路装置において、パッケージ化して「集積回路パッケージ」とすることは、ごく普通に行われることにすぎないから、相違点３が格別なこととは認められない。
　
（相違点４について）
　引用例１の図１に記載のものにおいて、１チップマイクロコンピュータ１の入力端子Ａ，Ｂを、電源電圧を供給するための構成に接続するか、あるいは接地電圧を供給するための構成に接続するかによって、上記１チップマイクロコンピュータ１の動作が規定されるように、一般に、電子装置において、所定の端子を、電源電圧や接地電圧、あるいは必要に応じて所定の基準電圧を供給するための構成に接続して動作を規定するようにことは、適宜に行われていることにすぎない。
　さらに、集積回路パッケージにおいて、電源電圧や接地電圧、あるいは必要に応じて所定の基準電圧を供給するための構成を「面」として形成することは、周知技術にすぎない。
　よって、引用例１記載の発明において、「所定の構成要素」を「信号を受信することによって、集積回路パッケージの接地面、電力平面、又は所定の基準電圧面に接続されて使用可能又は使用不可になる」ようなものとすることは、上記周知技術をも参酌し、当業者が適宜に設計できる事項にすぎないものと認められる。
　
　そして、本願発明の構成によってもたらされる効果も、引用例１，２に記載の発明及び上記周知技術から当業者ならば容易に予測することができる程度のものであって、格別のものとはいえない。
　
（５）むすび
　したがって、本願発明は、引用例１，２に記載の発明及び上記周知技術に基いて、当業者が容易に発明をすることができたものであるので、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。