【事件の表示】
　特願２００５−　６８３４１「光ディスク装置及びＰＬＬ回路」拒絶査定不服審判事件〔平成１８年　９月２１日出願公開、特開２００６−２５２６８１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　
　本願は、平成１７年３月１１日に出願したものであって、平成１９年７月２７日付け拒絶理由通知に対して同年９月２８日付けで手続補正がなされたが、同年１０月１９日付けで拒絶査定がされた。これに対し、同年１１月２８日付けで拒絶査定不服審判が請求されるとともに、同年１２月２５日付けで手続補正がなされた。
　その後、平成２２年４月１９日付けで前置報告書を利用した審尋がなされ、同年６月１６日付けで回答書が提出されたものである。
　
第２　平成１９年１２月２５日付けの手続補正についての補正却下の決定
　
［補正却下の決定の結論］
　平成１９年１２月２５日付けの手続補正を却下する。
　
［理由］
１．本件補正
　
　平成１９年１２月２５日付けの手続補正（以下「本件補正」という。）は、特許請求の範囲についてするもので、本件補正前に、
「　【請求項１】
　ビタビ復号器を備えた光ディスク装置であって、
　光ディスクから検出したRF信号の等化処理を行うアナログ等化器と、
　前記等化処理されたRF信号をデジタル変換するADコンバータと、
　前記ADコンバータの出力信号をデジタル等化するFIRフィルターと、
　デジタル方式のPLL回路と、
　前記PLL回路に内蔵される２つ以上の位相比較器とを備え、
　前記位相比較器の一つは、前記ADコンバータの出力信号の位相誤差を検出し、
　前記位相比較器の他の一つは、前記FIRフィルターの出力信号の位相誤差を検出し、
　前記FIRフィルターは、中心タップ前後に構成された少なくとも６つのタップを有する、全長が１３タップ以上のタップ構成を有し、
　前記PLL回路は、前記位相比較器の１つを選択するセレクターを有することを特徴とする光ディスク装置。
　　【請求項２】
　前記セレクターは、前記PLL回路の動作状況に応じて、前記位相比較器のうち適正なものを自動的に選択する機能を有することを特徴とする請求項１記載の光ディスク装置。
　　【請求項３】
　前記光ディスク装置は、前記位相誤差のRMS値を監視するロックモニターを有し、前記ロックモニターにより前記セレクターの動作を制御することを特徴とする請求項１記載の光ディスク装置。
　　【請求項４】
　前記光ディスク装置は、前記位相誤差の信号からロックモニター信号を出力するロックモニターを有し、前記ロックモニター信号は、前記位相誤差の絶対値の平均値をとることによって算出され、前記ロックモニターにより前記セレクターの動作を制御することを特徴とする請求項１記載の光ディスク装置。
　　【請求項５】
　光ディスクから得られた再生信号からクロックを抽出するデジタル方式のPLL回路であって、
　それぞれ等化条件の異なる再生信号から位相誤差情報を検出する複数の位相比較器を備え、
　前記位相比較器の一つは、中心タップ前後に構成された少なくとも６つのタップを有する、全長が１３タップ以上のFIRフィルターにより等化された再生信号に対応し、
　前記位相比較器のうち１つを選択するセレクターを有することを特徴とするPLL回路。
　　【請求項６】
　前記セレクターは、前記PLL回路の動作状況に応じて、前記位相比較器のうち適正なものを自動的に選択する機能を有することを特徴とする請求項５記載のPLL回路。」
とあったところを、
　
本件補正後、
「　【請求項１】
　
最短ラン長が２Ｔの再生信号を復号する
　光ディスクから検出したRF信号の等化処理を行うアナログ等化器と、
　前記等化処理されたRF信号をデジタル変換するADコンバータと、
　前記ADコンバータの出力信号をデジタル等化するFIRフィルターと、
　デジタル方式のPLL回路と、
　前記PLL回路に内蔵される２つ以上の位相比較器とを備え
、
　前記位相比較器の一つは、前記ADコンバータの出力信号の位相誤差を検出し、
　前記位相比較器の他の一つは、前記FIRフィルターの出力信号の位相誤差を検出し、
　前記FIRフィルターは、中心タップ前後に構成された少なくとも６つのタップを有する、全長が１３タップ以上のタップ構成を有し、
　前記PLL回路は、
該PLL回路の引き込み動作の際には
一つの
を
し、引き込み後の定常動作の際には前記他の一つの位相比較器を選択
　　【請求項２】
　前記セレクターは、前記PLL回路の動作状況に応じて、前記位相比較器のうち適正なものを自動的に選択する機能を有することを特徴とする請求項１記載の光ディスク装置。
　　【請求項３】
　
最短ラン長が２Ｔの再生信号を復号するビタビ復号器を備えた光ディスク装置であって、
　
光ディスクから検出したRF信号の等化処理を行うアナログ等化器と、
　
前記等化処理されたRF信号をデジタル変換するADコンバータと、
　
前記ADコンバータの出力信号をデジタル等化するFIRフィルターと、
　
デジタル方式のPLL回路と、
　
前記PLL回路に内蔵される２つ以上の位相比較器とを備え、
　
前記位相比較器の一つは、前記ADコンバータの出力信号の位相誤差を検出し、
　
前記位相比較器の他の一つは、前記FIRフィルターの出力信号の位相誤差を検出し、
　
更に、
を備え、
　
前記FIRフィルターは、中心タップ前後に構成された少なくとも６つのタップを有する、全長が１３タップ以上のタップ構成を有し、
　
前記PLL回路は、
観測される前記RMS値を元に前記位相比較器の１つを選択するセレクターを有することを特徴とする光ディスク装置。
　　【請求項４】
　前記光ディスク装置は、前記位相誤差の信号からロックモニター信号を出力するロックモニターを有し、前記ロックモニター信号は、前記位相誤差の絶対値の平均値をとることによって算出され、前記ロックモニターにより前記セレクターの動作を制御することを特徴とする請求項１記載の光ディスク装置。」
とするものである。
　
　請求項１についての補正は、発明特定事項である「ビタビ復号器」について「最短ラン長が２Ｔの再生信号を復号する」、「ＰＬＬ回路」について「該PLL回路の引き込み動作の際には前記一つの位相比較器を選択し、引き込み後の定常動作の際には前記他の一つの位相比較器を選択するセレクターを有する」と限定したものであるから、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　
　そこで、本件補正後の請求項１に係る発明（以下「本件補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項に規定する要件を満たすか）否かについて、以下検討する。
　
２．引用例
　
　原査定の拒絶の理由に引用された特開２００２−２５２０２号公報（平成１４年１月２５日公開、以下「引用例」という。）には、図面と共に、以下の記載がある。（なお、下線は当審で付与した。）
　
（１）「【０００１】
【発明の属する技術分野】本発明は、
光ディスク
の記録媒体に記録されたデジタルデータを再生するためのデジタル情報再生装置
　
（２）「【０００８】第１の位相誤差検出部２０において、２１はデジタルフィルタ１６の出力とクロック信号との位相誤差を検出して出力するための位相比較器、２２はデジタル量をアナログ量に変換するためのデジタル−アナログ変換器（ＤＡＣ）である。第２の位相誤差検出部３０において、３１はＡＤＣ１５の内部に設けられた比較器の出力を入力とし、位相誤差を検出するための位相比較器、３２はデジタル量をアナログ量に変換するためのＤＡＣ、３３は位相比較器３１のゲインを外部入力であるゲイン制御信号により制御するためのゲイン制御部である。
位相誤差の検出方式としては、再生信号がゼロクロスするポイントを検出し、その時のサンプル値を位相誤差として求める方法などが用いられる。
【０００９】図１の構成によれば、
記録媒体１１に記録されたデジタルデータは、再生ヘッド１２によりアナログの再生信号に変換される。この再生アナログ信号は、
アナログフィルタ１４により
ビタビ復号器１７の特性に対応した波形等化処理がなされる。
ＡＤＣ１５は、
アナログフィルタ１４の出力をサンプリングしデジタル信号に変換して出力する。ＡＤＣ１５の出力であるデジタル信号はデジタルフィルタ１６により波形補正され、ビタビ復号器１７により最尤復号が行われる。
　
（３）「【００１３】図２は、本発明に係る
クロック抽出回路
デジタルフィルタ１６の出力をもとに位相誤差を検出するためのフィードバック系位相誤差検出部（第１の位相誤差検出部）２０
ＡＤＣ１５の出力をもとに位相誤差を検出するためのフィードバック系位相誤差検出部（第２の位相誤差検出部）３０ａ
【００１４】図２の構成におけるクロック抽出回路の特徴は、
デジタルフィルタ１６の出力を用いて位相誤差を検出するためのフィードバック系の第１のループ
ＡＤＣ１５の出力を用いて位相誤差を検出するためのフィードバック系の第２のループ
デジタルフィルタ１６による波形補正を実施した後のデータ、つまり波形干渉成分
の除去
の補正演算が行われた後のデータ
【００１５】そこで、図２のクロック抽出回路では、記録媒体１１からの読み出し動作が開始すると同時に、これら２つのループを同時に動作させる。このとき、
第１のループのループゲインに対し第２のループのループゲインが十分大きくなるようにゲイン制御する。すなわち、粗い引き込み動作を行う。
ある程度時間が経過した後、第２のループのループゲインが第１のループのループゲインに対して小さくなるようにゲイン制御を行う。
　
（４）「【００２２】図５は、図１〜図３中のゲイン制御信号の他の生成例を示している。図５において、７１はユーザが予め設定するしきい値（＋側及び−側）を格納するためのしきい値設定器、７２は第２の位相誤差検出部３０，３０ａ，３０ｂで検出された位相誤差がしきい値設定器７１の値で決定された範囲内に収まっているときにＨＩを出力するための比較器、７３は比較器７２の出力がＨＩの期間であるサイクル数をカウントし、ＨＩの期間が予め設定された長さだけ続いた場合にＨＩを出力するためのシーケンサである。図５の例によれば、
粗い引き込み動作が完了して第２の位相誤差検出部３０，３０ａ，３０ｂにより検出された位相誤差が定常状態になった時点で、そのゲインを引き下げるように、ゲイン制御信号をＬＯＷからＨＩに変化させる。
　
　上記摘示事項及び図面の記載を総合勘案すると、引用例には、次の発明（以下「引用発明」という。）が記載されているものと認める。
　
「ビタビ復号器を備えた光ディスクに記録されたデジタルデータを再生するためのデジタル情報再生装置であって、
　光ディスクから再生された再生アナログ信号の波形等化処理を行うアナログフィルタと、
　波形等化処理された再生アナログ信号をデジタル信号に変換するＡＤＣと、
　ＡＤＣの出力であるデジタル信号の波形干渉成分の除去の補正演算を行うデジタルフィルタと、
　クロック抽出回路と、
　クロック抽出回路に設けられた２つの位相誤差検出部とを備え、
　第１の位相誤差検出部は、デジタルフィルタの出力をもとに位相誤差を検出する第１のループを構成し、
　第２の位相誤差検出部は、ＡＤＣの出力をもとに位相誤差を検出する第２のループを構成し、
　クロック抽出回路は、クロック抽出回路の粗い引き込み動作の際には第１のループのループゲインに対し第２のループのループゲインが十分大きくなるようにゲイン制御し、粗い引き込み動作が完了して第２の位相誤差検出部により検出された位相誤差が定常状態になった時点で第２のループのループゲインが第１のループのループゲインに対して小さくなるようにゲイン制御を行うデジタル情報再生装置。」
　
３．対比
　
　そこで、本件補正発明と引用発明とを対比する。
　
（１）引用発明と本件補正発明の「ビタビ復号器」は共通する。引用発明の「デジタル情報再生装置」は、光ディスクに記録されたデジタルデータを再生するものであるから、本件補正発明の「光ディスク装置」に相当する。
（２）引用発明の「再生アナログ信号」は、光ディスクから再生されたものであるから、本件補正発明の「ＲＦ信号」に相当する。引用発明の「アナログフィルタ」は、再生アナログ信号の波形等化処理を行うものであるから、本件補正発明の「アナログ等化器」に相当する。
（３）引用発明の「ＡＤＣ」は、波形等化処理された再生アナログ信号をデジタル信号に変換するものであるから、本件補正発明の「ＡＤコンバータ」に相当する。
（４）引用発明の「デジタルフィルタ」は、ＡＤＣの出力であるデジタル信号の波形干渉成分の除去の補正演算を行う」ものであるから、本件補正発明の「ＦＩＲフィルター」と「ＡＤコンバータの出力信号をデジタル等化する」点において共通する。
（５）引用発明の「クロック抽出回路」は、再生信号がゼロクロスするポイントを検出し、その時のサンプル値を位相誤差として求めるものであるから、本件補正発明の「ＰＬＬ回路」に相当する。
（６）引用発明の「位相誤差検出部」は、本件補正発明の「位相比較器」に相当する。
（７）引用発明の「第１の位相誤差検出部」は、デジタルフィルタの出力をもとに位相誤差を検出するものであるから、本件補正発明の「位相比較器の他の一つ」に相当する。
（８）引用発明の「第２の位相誤差検出部」は、ＡＤＣの出力をもとに位相誤差を検出するものであるから、本件補正発明の「位相比較器の一つ」に相当する。
　
　そうすると、本件補正発明と引用発明とは、次の点で一致する。
　
＜一致点＞
　
「ビタビ復号器を備えた光ディスク装置であって、
　光ディスクから検出したRF信号の等化処理を行うアナログ等化器と、
　前記等化処理されたRF信号をデジタル変換するADコンバータと、
　前記ADコンバータの出力信号をデジタル等化するフィルターと、
　デジタル方式のPLL回路と、
　前記PLL回路に内蔵される２つの位相比較器とを備え、
　前記位相比較器の一つは、前記ADコンバータの出力信号の位相誤差を検出し、
　前記位相比較器の他の一つは、前記フィルターの出力信号の位相誤差を検出する光ディスク装置。」の点。
　
　そして、次の点で相違する。
　
＜相違点＞
　
（１）「ビタビ復号器」について、本件補正発明は、「最短ラン長が２Ｔの再生信号を復号する」ものであるのに対し、引用発明は、そのようになされていない点。
　
（２）「ＡＤコンバータの出力信号をデジタル等化するフィルター」について、本件補正発明は、「中心タップ前後に構成された少なくとも６つのタップを有する、全長が１３タップ以上のタップ構成を有」する「ＦＩＲフィルター」であるのに対し、引用発明は、そのようになされていない点。
　
（３）「ＰＬＬ回路」について、本件補正発明は、「該ＰＬＬ回路の引き込み動作の際には前記一つの位相比較器を選択し、引き込み後の定常動作の際には前記他の一つの位相比較器を選択するセレクターを有する」ものであるのに対し、引用発明は、「クロック抽出回路の粗い引き込み動作の際には第１のループのループゲインに対し第２のループのループゲインが十分大きくなるようにゲイン制御し、粗い引き込み動作が完了して第２の位相誤差検出部により検出された位相誤差が定常状態になった時点で第２のループのループゲインが第１のループのループゲインに対して小さくなるようにゲイン制御を行う」ものである点。
　
４．判断
　
　そこで、上記相違点について検討する。
　
相違点（１）について
　最短ラン長が２Ｔの再生信号を復号するビタビ復号器を備えた光ディスク装置は周知である（例えば、特開平８−１９４９４９号公報【００１３】、【００１４】参照）から、引用発明を、最短ラン長が２Ｔの再生信号を復号するビタビ復号器を備えた光ディスク装置に適用することは、当業者が適宜なし得ることである。
　
相違点（２）について
　再生信号をパーシャルレスポンスに等化するために、通常５個から２０個程度までのタップからなるＦＩＲ（Ｆｉｎｉｔｅ  Ｉｍｐｕｌｓｅ  Ｒｅｓｐｏｎｓｅ）フィルタを用いることは周知である（例えば、特開２００４−３２７０１７号公報【０００７】、【００４９】、特開２００４−１９９７２７号公報【００５２】ないし【００５５】、【００９６】参照）から、引用発明における「デジタルフィルタ」として、「中心タップ前後に構成された少なくとも６つのタップを有する、全長が１３タップ以上のタップ構成を有」する「ＦＩＲフィルター」を採用することは、当業者が適宜なし得る。
　
相違点（３）について
　引用発明は、「クロック抽出回路の粗い引き込み動作の際には第１のループのループゲインに対し第２のループのループゲインが十分大きくなるようにゲイン制御し、粗い引き込み動作が完了して第２の位相誤差検出部により検出された位相誤差が定常状態になった時点で第２のループのループゲインが第１のループのループゲインに対して小さくなるようにゲイン制御を行う」ものであるから、クロック抽出回路の粗い引き込み動作の際には第１のループが支配的になり、粗い引き込み動作が完了して第２の位相誤差検出部により検出された位相誤差が定常状態になった時点で第２のループが支配的になるように切り替えている。当該切り替えをループゲインの制御により行うか、ループを選択するセレクターにより行うかは、当業者が任意に選択し得ることである。
　
　そして、上記相違点を総合的に判断しても、本件補正発明が奏する効果は引用例及び周知技術から、当業者が十分に予測できたものであって、格別なものとはいえない。
　
　したがって、本件補正発明は、引用例に記載された発明及び周知技術に基づいて当業者が容易に発明をすることができたものであり、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。
　
５．本件補正についてのむすび
　
　以上のとおり、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明について
　
１．本願発明
　
　平成１９年１２月２５日付けの手続補正は、上記のとおり却下されたので、本願の請求項１ないし６に係る発明は、平成１９年９月２８日付けの手続補正により補正された特許請求の範囲の請求項１ないし６に記載された事項により特定されるものであるところ、請求項１に係る発明（以下「本願発明」という。）は、上記「第２［理由」１．」に本件補正前の請求項１として記載したとおりのものである。
　
２．引用例
　
　原査定の拒絶の理由で引用された引用例及びその記載事項は、上記「第２［理由］２．」に記載したとおりである。
　
３．対比・判断
　
　本願発明は、上記「第２［理由］３．及び４．」で検討した本件補正発明から、発明特定事項である「ビタビ復号器」について「最短ラン長が２Ｔの再生信号を復号する」、「ＰＬＬ回路」について「該PLL回路の引き込み動作の際には前記一つの位相比較器を選択し、引き込み後の定常動作の際には前記他の一つの位相比較器を選択するセレクターを有する」との構成を削除したものである。
　そうすると、本願発明の構成要件を全て含み、さらに他の構成要件を付加したものに相当する本件補正発明が、上記「第２［理由］３．及び４．」に記載したとおり、引用例に記載された発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、引用例に記載された発明及び周知技術に基づいて当業者が容易に発明をすることができたものである。
　
４．むすび
　
　以上のとおり、本願の請求項１に係る発明は、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、本願は、その余の請求項について論及するまでもなく拒絶すべきものである。
　
　よって、結論のとおり審決する。