【事件の表示】
　特願２００４−１１２０６１「マルチプレクサ」拒絶査定不服審判事件〔平成１７年１０月２７日出願公開、特開２００５−３０３３４７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯 ・本願発明
　本願は、平成１６年４月６日の出願であって、特許請求の範囲の請求項１に係る発明（以下、「本願発明」という。）は、平成２０年５月７日付け手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載された以下のとおりのものと認める。
　
「入力端子（２）と出力端子（３）との間でアナログ信号の開閉を行なうアナログスイッチであって、前記入力端子と出力端子間に第１、第２のＮＭＯＳトランジスタ（Ｑ１ａ、Ｑ１ｂ）をソースを共通に直列接続して両トランジスタのゲートには選択信号（ＳＥＬ１）を印加し、
　更に前記入力端子と出力端子間に第１、第２のＰＭＯＳトランジスタ（Ｑ１ｃ、Ｑ１ｄ）をソースを共通に直列接続して両トランジスタのゲートには前記選択信号の反転信号を印加し、
　前記第１、第２のＮＭＯＳトランジスタの共通のソースと前記第１、第２のＰＭＯＳトランジスタの共通ソースとの間に、第３のＮＭＯＳトランジスタ（Ｑ１ｅ）と第３のＰＭＯＳトランジスタ（Ｑ１ｆ）とを並列接続した第１の並列回路（４）と、第４のＮＭＯＳトランジスタ（Ｑ１ｈ）と第４のＰＭＯＳトランジスタ（Ｑ１ｇ）とを並列接続した第２の並列回路（５）とを直列に接続し、
　前記第３、第４のＮＭＯＳトランジスタ（Ｑ１ｅ、Ｑ１ｈ）のゲートには前記選択信号の反転信号を印加し、
　前記第３、第４のＰＭＯＳトランジスタ（Ｑ１ｆ、Ｑ１ｇ）のゲートには前記選択信号を印加し、
　前記入力端子と出力端子間を導通状態とする場合には、前記選択信号として回路中の最高電位（Ｖdd）を、前記選択信号の反転信号として回路中の最低電位（Ｖss）を与え、
　前記入力端子と出力端子間を非導通状態とする場合には、前記選択信号として回路中の最低電位を、前記選択信号の反転信号として回路中の最高電位を与えるように構成されたアナログスイッチを、
　前記出力端子（３）を共通にして複数個接続し、各アナログスイッチの前記第１の並列回路（４）と第２の並列回路（５）の相互接続点（６）には、前記共通にした出力端子（３ｃ）の電圧を増幅率１の非反転バッファ回路（７ｃ）でバッファした電圧を印加する回路構成とし、
　導通状態とする選択アナログスイッチの前記選択信号（ＳＥＬ１）としては回路中の最高電位（Ｖdd）を、前記選択信号の反転信号としては回路中の最低電位（Ｖss）を与え、
　非導通状態とする非選択アナログスイッチの前記選択信号としては回路中の最低電位を、前記選択信号の反転信号としては回路中の最高電位を与えることを特徴とするマルチプレクサ。」
　
２．引用刊行物記載の発明
　これに対して、原査定の拒絶の理由に引用された、特開平３−２９５１２号公報（以下「引用例」という。）には、「半導体アナログスイッチ回路」として、次のア．に示す図面とともに、イ．〜エ．の事項が記載されている。
　
ア．
イ．「産業上の利用分野
　本発明は半導体アナログスイッチ回路に関し、例えば電気計測機器や電気音響装置の電子回路において、外部から与えられる制御信号により、アナログ電気信号の切換えや開閉動作を行なうアナログスイッチ回路に好適する。」
（第１頁左下欄第１４行−右下欄第２行）
　
ウ．「また、ＦＥＴによるアナログスイッチ素子は、電磁リレーと比較して、ＯＦＦ時のリーク電流が大きく、信号の漏洩や回り込みが生じるという間題があり、使用範囲が制限されている。
　本発明の目的は、上記問題点を解決する半導体アナログスイッチ回路を提供することにある。」
（第１頁右下欄第１８行−第２頁左上欄第３行）
　
エ．「第１図において、アナログスイッチ素子1(a)と1(b)とは、直列に配置され、外部から与えられる制御信号5によって同時に開閉動作し、入出力端子4(a)4(b)間に流れる信号電流を開閉する。
　アナログスイッチ素子2(a)は、アナログスイッチ素子1(a)1(b)相互の接続点8(a)と、外部に設けた補助電圧端子6(b)間に配置され、信号変換回路3により、アナログスイッチ素子1(a)1(b)とは逆の開閉動作を行なう。
　また、ボルテージフォロア7(a)は、入出力端子4(b)の電圧を高入力インピーダンスで受けて等しい電圧を低出力インピーダンスで補助入力端子6(b)に供給するために設けた。
　図の構成によれば、アナログスイッチ素子1(a)1(b)がＯＦＦしている時、アナログスイッチ素子2(a)はＯＮしているから、アナログスイッチ素子1(a)1(b)の接続点8(a)には、入出力端子4(b)と等しい電圧がボルテージフォロア7(a)とアナログスイッチ素子2(a)によって印加される。従ってアナログスイッチ素子1(b)の両端の電圧差は零ボルトとなり、アナログスイッチ素子1(b)及び入出力端子4(b)にはリーク電流は流れ無くなる。」
（第２頁左下欄第１７行−右下欄第２０行）
　
（ａ）引用例第１図に記載された半導体アナログスイッチ回路において、入出力端子(4a)を入力として、入出力端子(4b)を出力として用いた場合は、それぞれを“入力端子(4a)”、“出力端子(4b)”と言い換えることができる。
（ｂ）引用例第１図に記載されたアナログスイッチ素子(1a)及び(1b)には、上記ウ．の記載からしてＦＥＴ（電界効果トランジスタ）を使用することが想定されており、最も良く知られたＦＥＴのひとつであるＭＯＳＦＥＴ（ＭＯＳトランジスタ）を用いることは、技術的にみて明らかな一例といえる。この場合、接続点(8a)にそれぞれのＭＯＳＦＥＴのソースが共通接続されることは明らかである。
（ｃ）引用例第１図に記載された制御信号(5)は、アナログスイッチ素子(1a,1b,2a)の開閉状態を選択するもので、“選択信号”といえる。また、当該選択信号が入力された信号変換回路(3)は記号の表記からインバータであることをみてとれ、よって、その出力は、該選択信号の反転信号といえる。
（ｄ）上記（ｃ）に関し、アナログスイッチ素子(2a)において、選択信号の反転信号が入力される箇所を“制御入力”と称することができる。
（ｅ）引用例第１図において、アナログスイッチ素子(1a,1b,2a)を囲む点線のブロックを、“アナログスイッチ”と称することは適宜のことである。
（ｆ）引用例第１図におけるボルテージフォロア(7a)は、ゲインが＋１のバッファであることは明らかであり、増幅率１の非反転バッファ回路といえる。
　
　したがって、上記ア．〜エ．，（ａ）〜（ｆ）からして、引用例には次の発明（以下、「引用発明」という。）が開示されていると認められる。
　
「入力端子(4a)と出力端子(4b)との間でアナログ信号の開閉を行うアナログスイッチであって、前記入力端子と出力端子間に第１、第２のＭＯＳトランジスタ(1a,1b)のソースを共通に直列接続して両トランジスタのゲートには選択信号(5)を印加し、
　前記第１、第２のＭＯＳトランジスタの共通のソースにアナログスイッチ素子(2a)を接続し、
　前記アナログスイッチ素子(2a)の制御入力には前記選択信号(5)の反転信号を印加するように構成されたアナログスイッチを、
　前記アナログスイッチのアナログスイッチ素子(2a)に対しては、出力端子(4b)の電圧を増幅率１の非反転バッファ回路(7a)でバッファした電圧を印加する回路構成とした半導体アナログスイッチ回路。」
　
３．対比
　本願発明と引用発明を対比する。
ａ）本願発明の「第１、第２のＮＭＯＳトランジスタ（Ｑ１ａ、Ｑ１ｂ）」と、引用発明の「第１、第２のＭＯＳトランジスタ」とは、「第１、第２のＭＯＳトランジスタ」である点で共通する。
　
ｂ）引用発明の「アナログスイッチ素子(2a)」は、本願発明の「第３のＮＭＯＳトランジスタ（Ｑ１ｅ）と第３のＰＭＯＳトランジスタ（Ｑ１ｆ）とを並列接続した第１の並列回路（４）」に対応する構成であって、両者は「スイッチ手段」である点で共通する。
　
ｃ）上記ｂ）の「スイッチ手段」の制御入力に関する構成である、引用発明の「制御入力には前記選択信号(5)の反転信号を印加し」と、本願発明の「第３のＮＭＯＳトランジスタ（Ｑ１ｅ）のゲートには前記選択信号の反転信号を印加し、前記第３のＰＭＯＳトランジスタ（Ｑ１ｆ）のゲートには前記選択信号を印加し」とを対比すると、ＭＯＳトランジスタにおける制御入力とはそのゲートであるから、両者は少なくとも「制御入力には前記選択信号の反転信号を印加」する点で共通する。
　
ｄ）本願発明は「各アナログスイッチの前記第１の並列回路（４）と第２の並列回路（５）の相互接続点（６）には、前記共通にした出力端子（３ｃ）の電圧を増幅率１の非反転バッファ回路（７ｃ）でバッファした電圧を印加する回路構成」としたものであるから、「第１の並列回路（４）」（スイッチ手段）に対しては（相互接続点（６）を介して）、非反転バッファ回路でバッファした電圧を印加する回路構成を含んでおり、引用発明の「前記アナログスイッチのアナログスイッチ素子(2a)には、出力端子(4b)の電圧を増幅率１の非反転バッファ回路(7a)でバッファした電圧を印加する回路構成」と対比すると、「アナログスイッチのスイッチ手段に対しては、前記出力端子の電圧を増幅率１の非反転バッファ回路でバッファした電圧を印加する回路構成」である点で共通する。
　
ｅ）本願発明の「マルチプレクサ」は、複数個のアナログスイッチからなる回路であるから、アナログスイッチ回路の一種である。
　
　すると、引用発明と本願発明とは次の点で一致する。
　
（一致点）
「入力端子と出力端子との間でアナログ信号の開閉を行なうアナログスイッチであって、前記入力端子と出力端子間に第１、第２のＭＯＳトランジスタをソースを共通に直列接続して両トランジスタのゲートには選択信号を印加し、
　前記第１、第２のＭＯＳトランジスタの共通のソースにスイッチ手段を接続し、
　前記スイッチ手段の制御入力には前記選択信号の反転信号を印加するように構成されたアナログスイッチを、
　前記アナログスイッチのスイッチ手段に対しては、前記出力端子の電圧を増幅率１の非反転バッファ回路でバッファした電圧を印加する回路構成としたアナログスイッチ回路。」
　
　一方で、両者は、次の点で相違する。
　
（相違点）
（１）アナログスイッチの物的構成に関して
（１−１）本願発明のアナログスイッチは相補型ＭＯＳ（ＣＭＯＳ）で構成されており、すなわち、第１，第２のＭＯＳトランジスタが「ＮＭＯＳトランジスタ」であり、さらに、当該ＮＭＯＳトランジスタと対になるように「入力端子と出力端子間に第１、第２のＰＭＯＳトランジスタ（Ｑ１ｃ、Ｑ１ｄ）をソースを共通に直列接続」するのに対し、引用発明は非相補型ＭＯＳであり、「入力端子と出力端子間に第１、第２のＭＯＳトランジスタ(1a,1b)のソースを共通に直列接続」するものである点。
（１−２）「スイッチ手段」の具体的構成は、本願発明では「第３のＮＭＯＳトランジスタ（Ｑ１ｅ）と第３のＰＭＯＳトランジスタ（Ｑ１ｆ）とを並列接続した第１の並列回路（４）」であるのに対し、引用発明では「アナログスイッチ素子(2a)」である点。
（１−３）本願発明は、「第１、第２のＰＭＯＳトランジスタの共通ソース」に対しても「スイッチ手段」、すなわち「第４のＮＭＯＳトランジスタ（Ｑ１ｈ）と第４のＰＭＯＳトランジスタ（Ｑ１ｇ）とを並列接続した第２の並列回路（５）」が接続されるものであって、さらに、「第１、第２のＮＭＯＳトランジスタの共通のソースと前記第１、第２のＰＭＯＳトランジスタの共通ソースとの間に、」「第１の並列回路（４）と、」「第２の並列回路（５）とを直列に接続」するのに対し、引用発明ではそのような構成を備えていない点。
　
（２）アナログスイッチ回路の態様に関して
（２−１）アナログスイッチ回路の態様は、本願発明では「マルチプレクサ」であって、「アナログスイッチを、前記出力端子（３）を共通にして複数個接続し」た構成を備えるのに対し、引用発明は「半導体アナログスイッチ回路」であり、そのような構成を備えていない点。
（２−２）バッファされる電圧及びバッファした電圧の印加先は、本願発明では、「共通にした出力端子（３ｃ）の電圧」及び「第１の並列回路（４）と第２の並列回路（５）の相互接続点（６）」であるのに対し、引用発明では「出力端子(4b)の電圧」及び「アナログスイッチ素子(2a)」である点。
　
（３）選択信号及び選択信号の反転信号の印加に関して
（３−１）本願発明のアナログスイッチは、「両トランジスタ（「第１、第２のＰＭＯＳトランジスタ（Ｑ１ｃ、Ｑ１ｄ）」）のゲートには選択信号の反転信号を印加」するのに対し、引用発明ではそのような構成を備えていない点。
（３−２）本願発明のアナログスイッチは、「前記入力端子と出力端子間を導通状態とする場合には、前記選択信号として回路中の最高電位（Ｖdd）を、前記選択信号の反転信号として回路中の最低電位（Ｖss）を与え、」「前記入力端子と出力端子間を非導通状態とする場合には、前記選択信号として回路中の最低電位を、前記選択信号の反転信号として回路中の最高電位を与える」のに対し、引用発明では不明な点。
（３−３）本願発明のアナログスイッチは、「前記第３、第４のＮＭＯＳトランジスタ（Ｑ１ｅ、Ｑ１ｈ）のゲートには前記選択信号の反転信号を印加し、前記第３、第４のＰＭＯＳトランジスタ（Ｑ１ｆ、Ｑ１ｇ）のゲートには前記選択信号を印加」するのに対し、引用発明では「アナログスイッチ素子(2a)の制御入力には前記選択信号(5)の反転信号を印加」する点。
（３−４）本願発明のマルチプレクサは、「導通状態とする選択アナログスイッチの前記選択信号（ＳＥＬ１）としては回路中の最高電位（Ｖdd）を、前記選択信号の反転信号としては回路中の最低電位（Ｖss）を与え、
　非導通状態とする非選択アナログスイッチの前記選択信号としては回路中の最低電位を、前記選択信号の反転信号としては回路中の最高電位を与える」のに対し、引用発明ではそのような構成を備えていない点。
　
４．当審の判断
　まず、相違点（１−１），（１−２）及び（１−３）について検討する。
　一般に、アナログスイッチを相補型ＭＯＳ（ＣＭＯＳ）で構成することは、例えば、特開昭６１−５４７１１号公報（第１図；ＦＥＴ(Q11a,Q11b,Q12a,Q12b)参照。）に示されるように周知であり、引用発明のアナログスイッチを相補型ＭＯＳで構成することにも格別の困難性は認められない。よって、引用発明において、第１，第２のＭＯＳトランジスタを「ＮＭＯＳトランジスタ」とし、さらに、当該ＮＭＯＳトランジスタと対になるように「入力端子と出力端子間に第１、第２のＰＭＯＳトランジスタをソースを共通に直列接続」するようにすることは当業者が容易になし得るものである。
　そして、
・一般に、「スイッチ手段」としてのＣＭＯＳトランスファゲート（ＮＭＯＳＦＥＴ，ＰＭＯＳＦＥＴを１個ずつ並列につないだもの。）は慣用であること、
・引用例は上記ウ．エ．に示されるようにリーク電流の発生を防止することを前提としているから、引用発明で第２のＭＯＳトランジスタ(1b)に対応して「スイッチ手段」(アナログスイッチ素子(2a))を設けて、第２のＭＯＳトランジスタ(1b)でのリーク電流を防止するのと同様に、周知技術の適用によって得られた「第２のＰＭＯＳトランジスタ」についても、これに対応して新たな「スイッチ手段」を設けてリーク電流を防止するようにすることが明らかであること、
　を考慮すると、引用発明の「スイッチ手段」をＣＭＯＳトランスファゲート、すなわち、「第３のＮＭＯＳトランジスタと第３のＰＭＯＳトランジスタとを並列接続した第１の並列回路」とすることに困難はなく、また、「第１、第２のＰＭＯＳトランジスタの共通ソース」に対してもＣＭＯＳトランスファゲートからなる新たな「スイッチ手段」、すなわち「第４のＮＭＯＳトランジスタと第４のＰＭＯＳトランジスタとを並列接続した第２の並列回路」を接続することに困難はない。よって、見かけ上の接続関係として、「第１、第２のＮＭＯＳトランジスタの共通のソースと前記第１、第２のＰＭＯＳトランジスタの共通ソースとの間に、」「第１の並列回路と、」「第２の並列回路とを直列に接続」するようにすることは、当業者が容易になし得たものである。
　
　次に、相違点（２−１）及び（２−２）について検討する。
　一般に、複数個のアナログスイッチの出力端子を共通接続したマルチプレクサは、例えば、前掲の特開昭６１−５４７１１号公報（第１図，第５図）に示されるように周知であり、そして、当該周知のマルチプレクサの構成に鑑み、引用発明のアナログスイッチを複数個用いてマルチプレクサを構成することにも格別の困難性は認められない。したがって、引用発明において「アナログスイッチを、前記出力端子を共通にして複数個接続し」て、その態様を「マルチプレクサ」とすることは当業者が容易になし得るものである。
　また、この適用によって得られるマルチプレクサでは、バッファされるべき電圧が共通にした出力端子の電圧ただ一つとなるから、非反転バッファ回路は一つで足りることが自明（特に必要であれば、前掲の特開昭６１−５４７１１号公報，第１図のボルテージフォロワ（ＢＡ）を参照。）である。よって、引用発明において（一つの）非反転バッファ回路のバッファされる電圧及びバッファした電圧の印加先を、それぞれ、「共通にした出力端子の電圧」及び「第１の並列回路と第２の並列回路の相互接続点」とすることは、自明的に導きだせる事項である。
　
　最後に、相違点（３−１），（３−２），（３−３）及び（３−４）について検討する。
　引用発明に対して周知・慣用技術を適用して得られるマルチプレクサでは、文字通りマルチプレクサとして適正に動作させることを考慮すれば、選択信号、その反転信号のどちらを各ＭＯＳトランジスタのゲートに供給するかは従属的に定まり、また、選択信号及びその反転信号が表現するハイ及びローの論理レベルに関し、電圧として、回路内での最高電圧（例：電源のプラス側）及び最低電圧（例：グランド、電源のマイナス側など。）を用いることも、一般的な論理回路の信号振幅にかかる技術常識を考慮して適宜に採用し得る事項に過ぎない。よって、引用発明において、相違点（３−１），（３−２），（３−３）及び（３−４）に係る本願発明の構成を備えるようにすることは、選択信号及びその反転信号の与え方に関する設計の一例として、特段の創意工夫を要することなく当業者が適宜になし得るものである。
　そして、本願発明の作用効果も、引用発明及び周知・慣用の技術から容易に予測できる範囲のものである。
　
５．むすび
　以上のとおり、本願発明は、引用発明及び周知・慣用技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。