【事件の表示】
　特願２００４−３４５５９７「メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法」拒絶査定不服審判事件〔平成１８年　５月１８日出願公開、特開２００６−１２７４４１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯 
　本願は、平成１６年１１月３０日（優先権主張平成１６年９月３０日）の出願であって、平成１８年１０月１２日付けで拒絶理由が通知され、同年１２月１８日付けで手続補正がなされたものの、平成１９年１月１１日付けで拒絶査定がなされた。これに対し、同年２月２２日に拒絶査定に対する審判請求がなされるともに、同年５月１０日付けで審判請求の理由の補正がなされたものである。
  
２．本願発明
　本願の請求項１に係る発明（以下、「本願発明」という。）は、平成１８年１２月１８日付け手続補正書の特許請求の範囲の請求項１に記載されたとおりの次のものと認める。 
 　 
「  【請求項１】
　ホストシステムから与えられるコマンドに基づいて、データの書込み及び読み出しがページ単位で行われ、データの消去が複数ページからなるブロック単位で行われるフラッシュメモリにアクセスするメモリコントローラであって、
　前記ホストシステムから与えられるセクタ単位のデータを、前記フラッシュメモリ内のページのユーザー領域に書込むデータ書込み手段と、
　前記ホストシステムから与えられるセクタ単位のデータに対する誤り訂正符号として、リードソロモン符号による複数シンボルの誤り訂正符号を生成する誤り訂正符号生成手段と、
　前記誤り訂正符号生成手段によって生成された複数シンボルの誤り訂正符号に対して、シンボル毎に設定されているマスクデータによる排他的論理和の演算処理を施す第１の変換処理手段と、
　前記第１の変換処理手段によって演算処理が施された前記複数シンボルの誤り訂正符号を、前記ユーザー領域と対応する冗長領域に書込む訂正符号書込み手段とを備え、
　前記第１の変換処理手段の演算処理で用いた前記マスクデータは、前記ホストシステムから与えられるセクタ単位のデータに含まれる全ビットの論理値が前記フラッシュメモリにおける消去状態と一致するときに、該マスクデータによる排他的論理和の演算処理が施された後の前記複数シンボルの誤り訂正符号に含まれる全ビットの論理値が前記フラッシュメモリにおける消去状態と一致するように設定されていることを特徴とするメモリコントローラ。」
 　 
３．引用例
　原査定の拒絶の理由に引用された特開２００１−９２７２３号公報（以下、「引用文献」という。）には、次の事項が図面と共に記載されている。 
 　 
 Ａ．「【０００１】
【発明の属する技術分野】本発明は、書き込み前に電気的消去が必要な不揮発性メモリのデータ高信頼化を図る技術に関する。
（中略）
【０００３】従来の方式では、不揮発性メモリの高信頼化のために、ＥＣＣ（Error Checking and Correcting feature)機構が用いられていた。ＥＣＣ機構では、拡張ハミングコードを用いてデータビットよりチェックビットを生成し、データビットとチェックビットを不揮発性メモリに書き込み、読み出し時には不揮発性メモリから読み出したデータビットとチェックビットよりシンドロームを生成し、このシンドロームより１ビットの誤り訂正及び２ビットの誤り検出を行う。
【０００４】
【発明が解決しようとする課題】ＥＥＰＲＯＭやフラッシュメモリなどの不揮発性メモリは書き込み前に電気的に消去を行う必要が有る。不揮発性メモリでは、消去を行った領域は初期値をとる（ビット値１又は０）。消去はデータ格納用の不揮発性メモリとチェックビット格納用不揮発性メモリに対して同時に行う。通常、拡張ハミングコードでは、オール１又はオール０データに対するチェックビットはオール１またはオール０ではない。そのため、消去を行った領域にアクセスすると、ＥＣＣのエラーが検出される。」
 　 
Ｂ．「 【００１０】
【発明の実施の形態】以下、図面を用いて本発明の実施形態を説明する。書き込み前に電気的な消去が必要な不揮発性メモリはフラッシュメモリとし、フラッシュメモリの記憶セルの消去後の初期値は１、データバス幅は３２ビット、データ３２ビットに対し生成される、ＥＣＣのチェックビットは７ビットとする。
【００１１】図１は、本発明の一実施例であるＥＣＣ制御回路を用いたメモリシステムの構成図である。制御回路２は、ＣＰＵ１のアドレスバス８，データバス９，ＣＰＵ制御線１０の値やＣＰＵ１からの設定値をもとに制御線１１により、ＣＰＵ１からＲＯＭ３，ＲＡＭ４，フラッシュメモリへのアクセスが行われる際にそれらのデバイスと、ＥＣＣ制御回路５を制御する。ＲＯＭ３はプログラム格納、ＲＡＭ４はプログラムのワーク領域等に使用される。フラッシュメモリはデータ用フラッシュメモリ６とチェックビット用フラッシュメモリ７とからなる。本実施例では、データバス幅を３２ビット、それに対するＥＣＣチェックビットを７ビットとするため、データ用フラッシュメモリ６は少なくとも４個の８ビットデータ幅のフラッシュメモリ，チェックビット用フラッシュメモリ７は１個の８ビットデータ幅のフラッシュメモリから構成される。ＥＣＣ制御回路５はフラッシュメモリに対するＥＣＣ機構を実現する。書き込み時は、拡張ハミングコードを用いてデータバス９上のデータよりチェックビットを生成し、データとチェックビットをそれぞれ、フラッシュメモリデータバス１２，フラッシュメモリチェックビットバス１３を介してデータ用フラッシュメモリ６，チェックビット用フラッシュメモリ７に書き込む。読み出し時には、フラッシュメモリデータバス１２，フラッシュメモリチェックビットバス１３を介してデータ用フラッシュメモリ６，チェックビット用フラッシュメモリ７から読み出したデータとチェックビットよりシンドロームを生成し、このシンドロームより１ビットの誤り訂正及び２ビットの誤り検出を行う。１４はＥＣＣエラー報告線であり、フラッシュメモリ読み出し時にＥＣＣのエラーが発生した場合、ＥＣＣ制御回路５からＣＰＵ１に報告を行うために使用する。
【００１２】図２は従来のＥＣＣ制御回路構成図である。データ誤り訂正方向切り替え回路５１は、読み出し時と書き込み時のデータバス９とフラッシュメモリデータバス１２との間のデータの流れの制御、および読み出し時にＥＣＣシンドロームデコーダ５７から訂正ビット情報バス５８を介して送られる訂正ビット情報をもとにフラッシュメモリデータバス１２を介してデータ用フラッシュメモリ６から読み出されたデータの訂正を行いデータバス９への送出を行う。５２はチェックビット生成回路である。フラッシュメモリデータバス１２上の３２ビットデータに対し拡張ハミングコードをもとにチェックビット７ビットを生成し、チェックビットバス５３に送出する。チェックビットバス５３のビット０〜６へはチェックビットを、ビット７へはフラッシュメモリデータバス１２のビット７のデータをそのまま送出する。書き込みデータ切り替え回路５４は、フラッシュメモリチェックビットバス１３を介してチェックビット用フラッシュメモリ７に書き込むデータの切り替えを行う。フラッシュメモリの書き込みや消去を行う場合、フラッシュメモリに対して、書き込みや消去のコマンドが書き込まれる。書き込みデータ切り替え回路５４はチェックビット用フラッシュメモリ７への書き込みデータの切り替えを行い、コマンド書き込み時はフラッシュメモリデータバス１２のビット０〜７を、データの書き込み時はチェックビットバス５３上のチェックビットをフラッシュメモリチェックビットバス１３へ送る。シンドローム生成回路５５は、フラッシュメモリデータバス１２を介してデータ用フラッシュメモリ６から読み出されたデータに対しチェックビット生成回路５２により生成されたチェックビットと、フラッシュメモリチェックビットバス１３を介して、チェックビット用フラッシュメモリ７から読み出したチェックビットのビット毎の排他的論理和をとりシンドロームを生成し、シンドロームバス５６に送出する。シンドロームデコーダ５７は、シンドロームバス５６上のシンドロームをデコードし、３２ビットの訂正ビット情報を訂正ビット情報バス５８へ送出する。また、シンドロームをもとにＥＣＣエラーの有無の判定を行い、エラー発生時は、ＥＣＣエラー報告線１４によりＣＰＵ１に報告する。
【００１３】図３は、本発明の一実施例であるＥＣＣ制御回路の構成図である。図２の従来の方式に対し、２つのビット反転回路５９，６１が追加されている。第１のビット反転回路５９はデータ用フラッシュメモリ６消去後の初期値“$FFFFFFFFに対して生成されるチェックビットがチェックビット用フラッシュメモリ消去後の初期値と同じになるようにビット反転を行う。チェックビットバス５３上のチェックビットのビット反転を行い、反転チェックビットバス６０に送出する。第２のビット反転回路６１は第１のビット反転回路５９と同じビットの反転を行う。フラッシュメモリチェックビットバス１３上のチェックビット用フラッシュメモリ７から読み出したチェックビットのビット反転を行い、反転フラッシュメモリチェックビットバス６２に送出する。
【００１４】図４は、フラッシュメモリへの書き込み時のメモリシステムの動作説明図である。コマンド書き込み，データ書き込み時とも同じ構成になる。ＣＰＵ１によりアドレスバス８上にアクセスアドレス，データバス９上にコマンド，書き込みデータが送出される。コマンド書き込み時は、ＥＣＣ制御回路５はデータバス９上の書き込みコマンドをフラッシュメモリデータバス１２，フラッシュメモリチェックビットバス１３上に送出する。データ書き込み時は、ＥＣＣ制御回路５はデータバス９上の書き込みデータをフラッシュメモリデータバス１２に送出し、フラッシュメモリデータバス１２上のデータに対するチェックビットをフラッシュメモリチェックビットバス１３上に送出する。」　
　 
Ｃ．「【００２１】図１０に第２のビット反転回路６１の内部構造を示す。第２のビット反転回路６はデータ用フラッシュメモリ６消去後の初期値“$FFFFFFFFに対して生成されるチェックビットがチェックビット用フラッシュメモリ消去後の初期値と同じになるようにビット反転を行う。“$FFFFFFFFに対してチェックビット生成回路５２により生成されるチェックビットは“$33であり、チェックビット用フラッシュメモリ７のビット６からビット０の消去後の初期値は“$3Fであり、ビット２とビット３が異なる。そこで、第２のビット反転回路６１はビット２とビット３の値を反転する。
【００２２】図１１に第１のビット反転回路５９の内部構造を示す。第１のビット反転回路５９はデータ用フラッシュメモリ６消去後の初期値“$FFFFFFFFに対して生成されるチェックビットがチェックビット用フラッシュメモリ消去後の初期値と同じになるようにビット反転を行う。“$FFFFFFFFに対してチェックビット生成回路５２により生成されるチェックビットは“$33であり、チェックビット用フラッシュメモリ７のビット６からビット０の消去後の初期値は“$3Fであり、ビット２とビット３が異なる。そこで、第１のビット反転回路５９はビット２とビット３の値を反転する。
【００２３】図１２はフラッシュメモリへのデータ書き込み時の本発明の一実施例におけるＥＣＣ制御回路の動作説明図である。データバス９上の書き込みデータがデータ用フラッシュメモリ６の消去後の初期値“$FFFFFFFFと同じ場合、チェックビットバス５３のビット０〜６へは“$33が送出される。第１のビット反転回路５９はチェックビットバス５３上のビット２とビット３のチェックビットのビット反転を行い、反転チェックビットバスのビット０〜６へチェックビット用フラッシュメモリ７の消去後の初期値“$3Fを反転チェックビットバス６０に送出する。書き込みデータ切り替え回路５４は反転チェックビットバス６０上のチェックビットをフラッシュメモリチェックビットバス１３へ送りチェックビット用フラッシュメモリ７のビット０〜６へは消去後の初期値と同じ“$3F、データ用フラッシュメモリ６へは消去後の初期値と同じ“$FFFFFFFFが書き込まれる。
【００２４】図１３はフラッシュメモリ消去後の初期化データ読み出し時の本発明の一実施例におけるＥＣＣ制御回路５の動作説明図である。データ用フラッシュメモリ６，チェックビット用フラッシュメモリ７から消去後の初期値データである“$FFFFFFFFと、“$3Fが読み出されている。第２のビット反転回路６１はフラッシュメモリチェックビットバス１３上のビット２，ビット３の反転を行い、“$33を反転フラッシュメモリチェックビットバス６２のビット０〜６に送出する。
【００２５】データ“$FFFFFFFFに対するチェックビットは“$33であるため、フラッシュメモリデータバス１２を介してデータ用フラッシュメモリ６から読み出されたデータに対しチェックビット生成回路５２により生成されたチェックビットと、反転フラッシュメモリチェックビットバス６２上の、チェックビット用フラッシュメモリ７から読み出したチェックビットは一致する。これより、フラッシュメモリ消去後の初期化データ読み出し時もシンドロームデコーダ５７はエラーを検出しない。」
　
（ア）上記引用文献では、ＥＣＣ制御回路に関して、図２で従来のＥＣＣ制御回路について説明し、図３において追加された構成を説明しているので、引用文献に記載された新規のＥＣＣ制御回路としては図２の従来のＥＣＣ制御回路の説明を合わせて新規なＥＣＣ制御回路の構成を認定する。
（イ）上記Ｂによれば、「制御回路２は、ＣＰＵ１のアドレスバス８，データバス９，ＣＰＵ制御線１０の値やＣＰＵ１からの設定値をもとに制御線１１により、ＣＰＵ１からＲＯＭ３，ＲＡＭ４，フラッシュメモリへのアクセスが行われる際にそれらのデバイスと、ＥＣＣ制御回路５を制御する。」とされているから、制御回路２は、ＣＰＵからの指令に基づき、制御線１１によってフラッシュメモリとＥＣＣ制御回路を制御し、データの書き込みや読み出しのためにフラッシュメモリにアクセスするものである。
（ウ）上記Ｂによれば、「ＣＰＵ１によりアドレスバス８上にアクセスアドレス，データバス９上にコマンド，書き込みデータが送出される。・・・・・データ書き込み時は、ＥＣＣ制御回路５はデータバス９上の書き込みデータをフラッシュメモリデータバス１２に送出し、フラッシュメモリデータバス１２上のデータに対するチェックビットをフラッシュメモリチェックビットバス１３上に送出する。」とされているから、ＥＣＣ制御回路は 、ＣＰＵから送出された書き込みデータを受け、該書き込みデータをフラッシュメモリデータバス上に送出するものである。また、書き込みデータに対するチェックビットをフラッシュメモリチェックビットバスに送出するものである。そして、図２および上記Ｂの記載によれば、チェックビットはＥＣＣ制御回路内のチェックビット生成回路５２によって生成される。
　また、書き込み時に、フラッシュメモリデータバス上のデータはデータ用フラッシュメモリに書き込まれ、フラッシュメモリチェックビットバス上のチェックビットはチェックビット用フラッシュメモリに書き込まれる。
（エ）上記Ａによれば、引用文献のものは、不揮発性メモリにおいて、消去を行ったデータ格納領域とチェックビット格納領域の初期値（ビット値１又は０）と、拡張ハミングコードにおいて、オール１又はオール０に対するチェックビットがオール１又はオール０にならないことによる問題を解決することにあり、そのため、上記Ｂによれば、チェックビットを反転するビット反転回路を設けている。そして、ビット反転回路は、データ用フラッシュメモリ消去後の初期値に対して生成されるチェックビットがチェックビット用フラッシュメモリ消去後の初期値と同じになるようにビット反転を行っている。そして、上記Ｃによれば、ビット反転回路は、チェックビットの状態に応じてチェックビットの一部のビットを反転している。
 　 
　以上、上記Ａ−Ｃの記載から、引用文献には次の発明（以下、「引用発明」という。）が記載されている。 
 　 
　ＣＰＵからの指令に基づき、データの書き込みや読み出しのために制御線によってフラッシュメモリとＥＣＣ制御回路を制御し、フラッシュメモリにアクセスする制御回路であって、
　前記ＥＣＣ制御回路は、ＣＰＵから送出された書き込みデータを受け、該書き込みデータをフラッシュメモリデータバス上に送出すると共に、前記書き込みデータに対してチェックビットを生成するチェックビット生成回路と、
生成したチェックビットの一部を反転し、反転チェックビットバスに送出するビット反転回路とを有し、
　フラッシュメモリデータバス上の前記書き込みデータをデータ用フラッシュメモリに書き込み、反転チェックビットバス上のチェックビットをチェックビット用フラッシュメモリに書き込むものであり、
　前記ビット反転回路は、データ用フラッシュメモリ消去後の初期値に対して生成されるチェックビットがチェックビット用フラッシュメモリ消去後の初期値と同じになるようにビット反転を行う、
制御回路。
 　 
４．対比 
　本願発明と引用発明とを対比すると、 
　引用発明の「ＣＰＵ」「フラッシュメモリ」「制御回路」「チェックビット用フラッシュメモリ」「フラッシュメモリ消去後の初期値」は、それぞれ、本願発明の「ホストシステム」「フラッシュメモリ」「メモリコントローラ」「ユーザー領域と対応する冗長領域」「フラッシュメモリにおける消去状態」に相当する。 
　本願発明では、メモリコントローラはフラッシュメモリへのアクセスに際し、ホストシステムから与えられるコマンドに基づいているが、「コマンド」は指令を伝えるものであるから、引用発明の「ＣＰＵからの指令に基づき」と本願発明の「ホストシステムから与えられるコマンドに基づいて」とは、ホストシステムからの指令に基づく点で一致している。
　引用発明では、書き込みデータとチェックビットをフラッシュメモリに書き込んでいるから、引用発明が本願発明の「データ書き込み手段」および「訂正符号書き込み手段」に相当する手段を有していることは明らかである。
　引用発明の「チェックビット生成回路」と本願発明の「リードソロモン符号による複数シンボルの誤り訂正符号を生成する誤り訂正符号生成手段」とは、誤り訂正符号としてリードソロモン符号を用いている点を除いて、一致している。
　本願発明の「第１の変換処理手段」は、マスクデータによって排他的論理和の演算処理を施し誤り訂正符号を反転するものであるから、引用発明の一部のビットを反転する「ビット反転回路」とは、一部の誤り訂正符号を反転する変換手段である点で一致している。
　引用発明の「ビット反転回路」が、「データ用フラッシュメモリ消去後の初期値に対して生成されるチェックビットがチェックビット用フラッシュメモリ消去後の初期値と同じになるようにビット反転を行う」ことと、本願発明の「前記第１の変換処理手段の演算処理で用いた前記マスクデータは、前記ホストシステムから与えられるセクタ単位のデータに含まれる全ビットの論理値が前記フラッシュメモリにおける消去状態と一致するときに、該マスクデータによる排他的論理和の演算処理が施された後の前記複数シンボルの誤り訂正符号に含まれる全ビットの論理値が前記フラッシュメモリにおける消去状態と一致するように設定されている」こととは、一部の誤り訂正符号を反転する変換手段が、本願発明においてマスクデータによって排他的論理和の演算処理によりビット反転する点を除いて、データに含まれる全ビットの論理値が前記フラッシュメモリにおける消去状態と一致するときに、誤り訂正符号に含まれる全ビットの論理値が前記フラッシュメモリにおける消去状態と一致するようにする点で同等のものである。
 　 
　よって、本願発明と引用発明とは、 
 　 
　ホストシステムから指令に基づいて、データの書き込みや読み出しのためにフラッシュメモリにアクセスするメモリコントローラであって、
　前記ホストシステムから与えられる書き込みデータを、前記フラッシュメモリに書込むデータ書込み手段と、
　前記ホストシステムから与えられるデータに対する誤り訂正符号を生成する誤り訂正符号生成手段と、
　前記誤り訂正符号生成手段によって生成された誤り訂正符号に対して、一部の誤り訂正符号を反転する変換処理手段と、
　前記変換手段によって変換された誤り訂正符号生成手段を、前記フラッシュメモリの冗長領域に書込む訂正符号書込み手段とを備え、
　前記変換手段では、データに含まれる全ビットの論理値が前記フラッシュメモリにおける消去状態と一致するときに、誤り訂正符号に含まれる全ビットの論理値が前記フラッシュメモリにおける消去状態と一致するようにされていることを特徴とするメモリコントローラ　 
 　 
の点で一致し、次の点で相違している。 
 　 
相違点１ 
　ホストシステムからの指令が、本願発明では、コマンドによるものであるのに対し、引用発明では指令の形態が不明である点
 　 
 相違点２ 
 　本願発明では、フラッシュメモリがページ単位でデータの書き込み及び読み出しがページ単位で行われ、データの消去が複数ページからなるブロック単位で行われるものであるのに対し、引用発明では、フラッシュメモリにどのようなデータの単位で処理が行われるのか不明である点
　
相違点３
　本願発明では、セクタ単位のデータをフラッシュメモリ内のページのユーザー領域に書き込むものであるのに対し、引用発明ではどのようなデータ単位でフラッシュメモリのどこに書き込むものか不明である点
　
相違点４
　誤り訂正符号生成手段が、本願発明ではリードソロモン符号による複数シンボルの誤り訂正符号を生成するものであるのに対し、引用発明では用いられる誤り訂正符号が特定されていない点
　
相違点５
　一部の誤り訂正符号を反転する変換手段が、本願発明では複数シンボルの誤り訂正符号に対して、シンボル毎に設定されているマスクデータによる排他的論理和の演算処理を施すものであるのに対し、引用発明では一部の誤り訂正符号をどのように反転するのか不明である点
 　 
５．検討 
相違点１について 
　特開平７−１７５７２０号公報の【００２０】〜【００２４】には、リーダ・ライタからの書込コマンドまたは読出コマンドをメモリコントローラがコマンド解析し、書込動作または読出動作を実行するものが示されており、ホストシステムからの指令をコマンドの形式とすることはよく知られていることである。
　従って、相違点１を格別のものということはできない。
 　 
相違点２、３について 
　フラッシュメモリは、一般に書き込みや読み出しのデータ単位より大きなブロック単位で消去が行われるものであるから、複数のメモリセル単位であるページ単位で読み出しや書き込みが行われ、データの消去が複数ページからなるブロック単位で行われることはフラッシュメモリにおける通常の形態に過ぎない。
　また、フラッシュメモリを半導体ディスクとして用いる場合、特開２００２-２３６６１２号公報に示されるように、セクタ単位で受信されたデータをフラッシュメモリに書き込むことは通常のことであり、また、利用者のデータが書き込まれる領域を管理領域と区別してユーザー領域と呼ぶことも通常のことにすぎない。
　従って、相違点２，３を格別のものということはできない。
　
相違点４について
　誤り訂正符号については、種々のものがあり、それぞれの誤り訂正符号の特徴に応じてそれらが適する用途に用いられている。リードソロモン符号は、複数のビットをシンボル又はバイトとして扱い、シンボル単位又はバイト単位で誤りの検出と訂正を行うものであり、連続して起こるビット誤りに強い特性がある（社団法人　テレビジョン学会編「先端技術の手ほどきシリーズ　誤り訂正符号とその応用」平成８年１２月２５日、第１刷第１版発行、オーム社、ｐ１０７−ｐ１１０：なお、この文献では、複数ビットのあつまりをバイトと呼んでいる。）。
　特開２００３−６８０９６号公報の【００３７】【００３８】段落のものは、５１２バイトからなるデータは、１２８バイトの４つのコードワードに分けられ、各コードワードは３３の訂正符号のシンボルを含む１６０の８ビットシンボルで構成され、最大で１６シンボルの誤り訂正能力を有している。
　このように、リードソロモン符号は、誤り訂正の単位を複数ビットからなるシンボルとして扱い、シンボル単位で誤り訂正を行うものであり、また、リードソロモン符号はバースト誤りに強く、ディスクの誤り訂正に適するものであるから、ディスクの誤り訂正符号としてリードソロモン符号を用いることおよびその際にリードソロモン符号では複数シンボルの誤り訂正符号を生成することは周知のことであり、引用発明の誤り訂正符号生成手段として、リードソロモン符号による複数シンボルの誤り訂正符号を生成する手段を用いるようにすることは格別のことではない。
　
相違点５について
　特開２０００-２４２５１５号公報（図９及びそれに関する説明を参照）には、メモリへの書き込みデータのビットを反転させるビット反転回路として、書き込みデータ反転信号生成回路からの反転制御信号と書き込みデータとの排他的論理和を取ることにより任意のビットを反転させる回路が示されており、任意のビットを反転させる手段として、反転させたいビット位置に論理「１」を与えた排他的論理和を用いることは常套手段にすぎない。上記相違点４で検討したように、リードソロモン符号は、シンボルを単位として誤り検出訂正を行うものであるから、シンボル毎に排他的論理和によってマスクデータとの演算処理によりデータの変換を行うことはすることは容易に為し得ることである。
　従って、相違点５を格別のものということはできない。
　
　そして、本願発明の構成によってもたらされる効果も、引用例記載の発明から当業者ならば容易に予測することができる程度のものであって、格別のものとはいえない。 
 　 
６．むすび 
　したがって、本願発明は、引用文献に記載された発明及び周知の事項に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。 
　よって、結論のとおり審決する。