【手続補正書】
【提出日】平成24年2月27日(2012.2.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の第１のドライビング手段及び複数の第１の制御手段を備え、前記複数の第１のドライビング手段の一つは、入力クロック信号に応じて駆動される第１のプルアップデバイス及び第１のプルダウンデバイスを含み、前記複数の第１の制御手段の一つは、前記第１のプルアップデバイス及び前記第１のプルダウンデバイス間に連結し、前記複数の第１の制御手段の一つは、第１のプルアップ制御信号及び第１のプルダウン制御信号のそれぞれに応答する補助の第１のプルアップ素子及び補助の第１のプルダウン素子を含む第１のドライバ；及び、
複数の第２のドライビング手段及び複数の第２の制御手段を備え、前記複数の第２のドライビング手段の一つは、第１のドライパの出力信号に応じて駆動される第２のプルアップデバイス及び第２のプルダウンデバイスを含み、前記複数の第２の制御手段の一つは、前記第２のプルアップデバイス及び前記第２のプルダウンデバイス間に連結し、前記複数の第２の制御手段の一つは、第２のプルアップ制御信号及び第２のプルダウン制御信号のそれぞれに応答する補助の第２のプルアップ素子及び補助の第２のプルダウン素子を含み、補正クロックを生成する第２のドライバを含み、
前記第１のプルアップ制御信号及び第１のプルダウン制御信号の論理値は、デューティ比感知信号に応じて交互に変化し、前記第２のプルアップ制御信号及び第２のプルダウン制御信号の論理値も、前記デューティ比感知信号に応じて交互に変化することを特徴とする、デューティサイクル補正回路。
【請求項２】
前記複数ビットの第１のプルアップ制御信号及び第１のプルダウン制御信号と、前記複数ビットの第２のプルアップ制御信号及び第２のプルダウン制御信号とを生成するデューティ比制御手段をさらに含むことを特徴とする、請求項１に記載のデューティサイクル補正回路。
【請求項３】
前記デューティ比制御手段は、
前記デューティ比感知信号に応じて、複数ビットのカウンティング信号を生成するカウンティング手段；及び、
前記複数ビットのカウンティング信号をデコードして、前記複数ビットの第１のプルアップ制御信号及び第１のプルダウン制御信号と、前記複数ビットの第２のプルアップ制御信号及び第２のプルダウン制御信号とを生成するデコーディング手段を含むことを特徴とする、請求項２に記載のデューティサイクル補正回路。
【請求項４】
前記カウンティング手段は、前記デューティ比感知信号のイネーブル時、前記複数ビットのカウンティング信号の論理値を増加させ、前記デューティ比感知信号がディセーブルされると、前記複数ビットのカウンティング信号の論理値を固定させることを特徴とする、請求項３に記載のデューティサイクル補正回路。
【請求項５】
前記デコーディング手段は、前記第１のドライバの駆動力及び第２のドライバの駆動力が互いに相殺するように、前記複数ビットのカウンティング信号の最下位ビットの論理値を判別して、前記判別の結果により、前記複数ビットのプルアップ制御信号又は前記複数ビットのプルダウン制御信号の論理値を変化させることを特徴とする、請求項３に記載のデューティサイクル補正回路。
【請求項６】
前記デコーディング手段は、 前記第１のドライバの駆動力及び第２のドライバの駆動力が互いに相殺するように、前記複数ビットのカウンティング信号の２番目の下位ビットの論理値を判別して、前記判別の結果により、前記複数ビットのプルアップ制御信号又は前記複数ビットのプルダウン制御信号の論理値を変化させることを特徴とする、請求項３に記載のデューティサイクル補正回路。
【請求項７】
前記第１のドライバの駆動力及び第２のドライバの駆動力は、交互に増大するように構成されることを特徴とする、請求項１に記載のデューティサイクル補正回路。
【請求項８】
前記入力クロックを駆動して、前記第１のドライビング手段に提供されるデフォルトドライバをさらに含むことを特徴とする、請求項１に記載のデューティサイクル補正回路。
【請求項９】
前記第１のドライバの出力信号を駆動して、前記複数の第２のドライビング手段に提供されるデフォルトドライバをさらに含むことを特徴とする、請求項１に記載のデューティサイクル補正回路。
【請求項１０】
前記デューティ比感知手段は、補正クロックのデューティ比を感知して、前記デューティ比感知信号を生成することを特徴とする、請求項１に記載のデューティサイクル補正回路。
【請求項１１】
前記デューティ比感知手段は、前記補正クロックの第１のレベル区間が第２のレベル区間に比べて広いと、前記デューティ比感知信号のイネーブル状態を維持させ、前記第１のレベルの区間が前記第２のレベル区間に比べてこれ以上広くないと、前記デューティ比感知信号をディセーブルさせることを特徴とする、請求項９に記載のデューティサイクル補正回路。
【請求項１２】
前記第１のプルタウン制御信号が固定されると、前記第１のプルアップ信号が変化し、 前記２のプルタウン制御信号が変化すると、前記第２のプルアップ信号が固定され、 前記１のプルアップ制御信号及び前記第２のプルアップ信号の論理値が交互に変化することを特徴とする、請求項１に記載のデューティサイクル補正回路。
【請求項１３】
所定の単位に論理値が増加する複数ビットのカウンティング信号を生成するカウンティング手段；
前記複数ビットのカウンティング信号の最下位ビットの論理値を判別して、複数ビットのプルアップ制御信号又は複数ビットのプルダウン制御信号の論理値を変更するデコーディング手段；及び、
第１のドライバ及び第２のドライバを含み、前記複数ビットのプルアップ制御信号及び前記複数ビットのプルダウン制御信号に応じて、前記第１のドライバ及び前記第２のドライバの駆動力を調節して、補正クロックを出力するデューティ比補正手段を含み、
前記第１のドライバは、入力クロックが入力される第１のデフォルトドライバ及び第１のデフォルトドライバと並列に連結される複数のドライビングユニットを含み、
前記第２のドライバは、前記第１のドライバの出力信号が入力される第２のデフォルトドライバ及び前記第２のデフォルトドライバと並列に連結される複数の第１のドライビングユニットを含み、
前記プルアップ制御信号は、前記第１のドライバの第１のプルアップ制御信号及び第２のドライバの第２のプルアップ制御信号を含み、前記プルダウン制御信号は、前記第１のドライバの第１のプルダウン制御信号及び第２のドライバの第２のプルダウン制御信号を含み、
前記第１のプルダウン制御信号が固定又は変化する時、前記第１のプルアップ制御信号が変化又は固定され、 前記第２のプルダウン制御信号が固定又は変化する時、前記第２のプルアップ制御信号が変化又は固定され、前記第１のドライバの駆動力及び前記第２のドライバの駆動力が交互に増大されることを特徴とする、デューティサイクル補正回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
前記課題を達成するための本発明の一実施例によるデューティサイクル補正回路は、  複数の第１のドライビング手段及び複数の第１の制御手段を備え、複数の第１のドライビング手段の一つは、入力クロック信号に応じて駆動される第１のプルアップデバイス及び第１のプルダウンデバイスを含み、複数の第１の制御手段の一つは、第１のプルアップデバイス及び第１のプルダウンデバイス間に連結し、複数の第１の制御手段の一つは、第１のプルアップ制御信号及び第１のプルダウン制御信号のそれぞれに応答する補助の第１のプルアップ素子及び補助の第１のプルダウン素子を含む第１のドライバ；及び、複数の第２のドライビング手段及び複数の第２の制御手段を備え、複数の第２のドライビング手段の一つは、第１のドライパの出力信号に応じて駆動される第２のプルアップデバイス及び第２のプルダウンデバイスを含み、複数の第２の制御手段の一つは、第２のプルアップデバイス及び第２のプルダウンデバイス間に連結し、複数の第２の制御手段の一つは、第２のプルアップ制御信号及び第２のプルダウン制御信号のそれぞれに応答する補助の第２のプルアップ素子及び補助の第２のプルダウン素子を含み、補正クロックを生成する第２のドライバを含み、第１のプルアップ制御信号及び第１のプルダウン制御信号の論理値は、デューティ比感知信号に応じて交互に変化し、第２のプルアップ制御信号及び第２のプルダウン制御信号の論理値も、デューティ比感知信号に応じて交互に変化することを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
また、本発明の他の実施例によるデューティサイクル補正回路は、所定の単位に論理値が増加する複数ビットのカウンティング信号を生成するカウンティング手段；複数ビットのカウンティング信号の最下位ビットの論理値を判別して、複数ビットのプルアップ制御信号又は複数ビットのプルダウン制御信号の論理値を変更するデコーディング手段；及び、第１のドライバ及び第２のドライバを含み、複数ビットのプルアップ制御信号及び複数ビットのプルダウン制御信号に応じて、第１のドライバ及び第２のドライバの駆動力を調節して、補正クロックを出力するデューティ比補正手段を含み、第１のドライバは、入力クロックが入力される第１のデフォルトドライバ及び第１のデフォルトドライバと並列に連結される複数のドライビングユニットを含み、第２のドライバは、第１のドライバの出力信号が入力される第２のデフォルトドライバ及び第２のデフォルトドライバと並列に連結される複数の第１のドライビングユニットを含み、プルアップ制御信号は、第１のドライバの第１のプルアップ制御信号及び第２のドライバの第２のプルアップ制御信号を含み、プルダウン制御信号は、第１のドライバの第１のプルダウン制御信号及び第２のドライバの第２のプルダウン制御信号を含み、第１のプルダウン制御信号が固定又は変化する時、第１のプルアップ制御信号が変化又は固定され、 第２のプルダウン制御信号が固定又は変化する時、第２のプルアップ制御信号が変化又は固定され、第１のドライバの駆動力及び第２のドライバの駆動力が交互に増大されることを特徴とする。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】削除
【補正の内容】