【手続補正書】
【提出日】平成24年2月16日(2012.2.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数のセルが配列されたセル領域を含む基板と、
前記基板上の前記セル領域に形成され、第１の導電材料により構成されたゲート電極と、
前記基板上の前記セル領域が形成された領域とは異なる領域に、前記第１の導電材料により構成された第１の層、および前記第１の層上に形成された配線金属層との積層構造により構成されたゲート引出電極と、
前記ゲート電極および前記ゲート引出電極上に形成され、前記ゲート電極および前記ゲート引出電極を覆う単一の層間絶縁膜と、
前記層間絶縁膜上に形成されたソース電極と、
を備えることを特徴とする半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００６５
【補正方法】変更
【補正の内容】
【００６５】
また、上記実施形態では、配線金属層１０３ｂの材料としてアルミニウムを用いた場合について説明したが、アルミニウム、銅およびタングステンのうちの少なくとも１つを含むものであってもよい。また、アルミニウムを含む合金膜や銅を含む合金膜などでもよい。タングステンを用いることにより、マイグレーションやアルミスパイクの発生を防止できる。ただし、タングステンを用いる場合は、配線抵抗の増加が許容されることが望ましい。
なお、上記実施の形態によれば、以下の発明が開示されている。
（付記１）
複数のセルが配列されたセル領域を含む基板と、
前記基板上の前記セル領域に形成され、第１の導電材料により構成されたゲート電極と、
前記基板上の前記セル領域が形成された領域とは異なる領域に、前記第１の導電材料により構成された第１の層、および前記第１の層上に形成された配線金属層との積層構造により構成されたゲート引出電極と、
前記ゲート電極および前記ゲート引出電極上に形成され、前記ゲート電極および前記ゲート引出電極を覆う単一の層間絶縁膜と、
前記層間絶縁膜上に形成されたソース電極と、
を備えることを特徴とする半導体装置。
（付記２）
付記１に記載の半導体装置において、
前記第１の導電材料は、ポリシリコンであることを特徴とする半導体装置。
（付記３）
付記１または２に記載の半導体装置において、
前記ゲート引出電極は、前記第１の層と前記配線金属層との間でこれらに接して設けられた金属密着層をさらに含むことを特徴とする半導体装置。
（付記４）
付記３に記載の半導体装置において、
前記金属密着層は前記配線金属層と同一のパターンを有することを特徴とする半導体装置。
（付記５）
付記１乃至４いずれかに記載の半導体装置において、
前記ゲート電極は、前記ゲート引出電極の前記第１の層と一体形成されていることを特徴とする半導体装置。
（付記６）
付記３または５に記載の半導体装置において、
前記金属密着層は、窒化チタン膜およびチタン膜からなる積層膜により構成されることを特徴とする半導体装置。
（付記７）
付記１乃至６いずれかに記載の半導体装置において、
前記配線金属層は、前記第１の導電材料よりも抵抗が低い材料より形成されていることを特徴とする半導体装置。
（付記８）
付記１乃至７いずれかに記載の半導体装置において、
前記配線金属層は、アルミニウム、銅およびタングステンのうちの少なくとも１つを含むことを特徴とする半導体装置。
（付記９）
付記１乃至８いずれかに記載の半導体装置において、
前記ソース電極は、平面視で前記セル領域及び前記ゲート引出電極上の全面にわたって形成されていることを特徴とする半導体装置。
（付記１０）
付記１乃至９いずれかに記載の半導体装置において、
前記ゲート電極と前記ゲート引出電極の前記第１の層とが、同一の層に形成されていることを特徴とする半導体装置。
（付記１１）
付記１乃至１０いずれかに記載の半導体装置において、
前記層間絶縁膜は、複数の異なる材料からなる積層膜により構成されることを特徴とする半導体装置。
（付記１２）
付記１１に記載の半導体装置において、
前記層間絶縁膜は、ＮＳＧ膜からなる下層と、ＢＰＳＧ膜からなる上層との積層膜であることを特徴とする半導体装置。
（付記１３）
複数のセルが配列されたセル領域を含む基板上の前記セル領域に形成されたゲート電極と、前記セル領域が形成された領域とは異なる領域に形成されたゲート引出電極とを含む半導体装置の製造方法であって、
前記基板上に、第１の導電材料により構成された前記ゲート電極と前記第１の導電材料により構成され、ゲート引出電極のパターンを有する第１の層とを形成する工程と、
前記ゲート電極および前記第１の層上の全面にレジスト層を形成する工程と、
前記レジスト層に前記ゲート引出電極のパターンで開口した開口部を設け、当該開口部底面に前記第１の層の上面を露出させる工程と、
前記レジスト層をマスクとして、前記基板上の全面に配線金属層を形成し、前記レジスト層の前記開口部内の前記第１の層上に前記配線金属層を形成して前記ゲート引出電極を形成する工程と、
前記レジスト層を除去する工程と、
前記第１の層および前記配線金属層上に、前記ゲート電極および前記ゲート引出電極を覆う層間絶縁膜を形成する工程と、
前記層間絶縁膜を選択的に除去して、前記基板表面のソースコンタクト領域に対応する箇所に到達するコンタクトホールを形成する工程と、
前記層間絶縁膜上に、ソース電極を形成し、当該ソース電極を前記ソースコンタクト領域に電気的に接続する工程と、
を含むことを特徴とする半導体装置の製造方法。
（付記１４）
付記１３に記載の半導体装置の製造方法において、
前記ゲート引出電極を形成する工程の前に、前記レジスト層をマスクとして、前記基板上の全面に金属密着層を形成し、前記レジスト層の前記開口部から露出した前記第１の層の直上に当該金属密着層を付着する工程をさらに含み、
前記ゲート引出電極を形成する工程において、当該金属密着層の直上に前記配線金属層を付着させる
ことを特徴とする半導体装置の製造方法。
（付記１５）
付記１４に記載の半導体装置の製造方法において、
前記金属密着層を、チタン、窒化チタンをこの順にスパッタ法または蒸着法で付着させて形成することを特徴とする半導体装置の製造方法。
（付記１６）
付記１３乃至１５いずれかに記載の半導体装置の製造方法において、
前記第１の導電材料は、ポリシリコンであることを特徴とする半導体装置の製造方法。
（付記１７）
付記１３乃至１６いずれかに記載の半導体装置の製造方法において、
前記配線金属層は、アルミニウム、銅およびタングステンのうちの少なくとも１つを含むことを特徴とする半導体装置の製造方法。
（付記１８）
付記１３乃至１７いずれかに記載の半導体装置の製造方法において、
前記層間絶縁膜上に、前記ソース電極を形成し、当該ソース電極を前記ソースコンタクト領域に電気的に接続する前記工程は、
前記ソース電極を、平面視で前記セル領域及び前記ゲート引出電極上の全面にわたって前記層間絶縁膜上に形成することを特徴とする半導体装置の製造方法。
（付記１９）
付記１３乃至１８いずれかに記載の半導体装置の製造方法において、
前記層間絶縁膜は、複数の異なる材料からなる積層膜により構成されることを特徴とする半導体装置の製造方法。
（付記２０）
付記１９に記載の半導体装置の製造方法において、
前記層間絶縁膜は、ＮＳＧ膜からなる下層と、ＢＰＳＧ膜からなる上層との積層膜であることを特徴とする半導体装置の製造方法。