【事件の表示】
　特願２０００−８２７２３「ＡＣ型プラズマディスプレイパネルとその駆動方法」拒絶査定不服審判事件〔平成１３年１０月５日出願公開、特開２００１−２７２９４６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１　手続の経緯
　本件出願は、平成１２年３月２３日の出願であって、平成１５年１２月１９日付け（発送日：同月２４日）で拒絶査定がされ、これに対し、平成１６年１月２２日に審判請求がなされるとともに、同日に明細書についてする手続補正（以下「平成１６年１月２２日付けの手続補正」という。）がなされたものである。
　
２　平成１６年１月２２日付けの手続補正についての補正の却下の決定
［補正の却下の決定の結論］
　平成１６年１月２２日付けの手続補正を却下する。
［理由］
（１）補正の内容
　平成１６年１月２２日付けの手続補正（以下「本件補正」という。）は、補正前の特許請求の範囲
　
　「【請求項１】　互いに平行に配置された複数の走査電極と共通電極を有する前面基板と、前記複数の走査電極及び共通電極と直交するように配置された複数のデータ電極を有する背面基板と、前記複数の走査電極及び共通電極と前記データ電極の交点に配置されるセルを具備するＡＣ型プラズマディスプレイパネルであって、１画面を構成する時間である１フレームをサブフィールド（以下、ＳＦと称する）に分割し、任意のセルに書込放電を発生させるために各ＳＦにて少なくとも前記走査電極に線順次に走査パルスを印加しつつ選択する前記データ電極に前記走査パルスに同期したデータパルスを印加して選択した選択セルに書込放電を起こし、壁電荷を形成するアドレス期間と、前記アドレス期間に選択的に放電が発生した箇所に維持パルスを供給して維持放電を持続的に発生させる表示放電を行う維持期間とで駆動するＡＣ型プラズマディスプレイの駆動方法において、
　前記維持期間の終了後に表示を行った前記選択セルに形成された壁電荷を消去し、プラズマディスプレイパネル内の全セルの状態を均一化する電荷消去パルスを、前記維持パルスのうちの最終維持パルスの終了後０μｓ〜２００μｓの間に印加し、前記最終維持パルスの終了後０μｓ〜２００μｓの間、前記走査電極と共通電極には実質的に電位差を与えないことを特徴とするＡＣ型プラズマディスプレイの駆動方法。
　　【請求項２】　表示する画像の平均輝度レベルに応じて前記維持パルスの数を変化させることを特徴とする請求項１に記載のＡＣ型プラズマディスプレイの駆動方法。
　　【請求項３】　請求項１に記載されたＡＣ型プラズマディスプレイの駆動方法において、前記電荷消去パルスの印加終了後次のサブフィールドのプライミングパルスの印加開始時間を０〜２００μｓとすることを特徴とするＡＣ型プラズマディスプレイの駆動方法。
　　【請求項４】　請求項３に記載されたＡＣ型プラズマディスプレイの駆動方法において、前記プライミングパルスの印加終了後に供給される電荷調整パルスを、前記プライミングパルスの印加終了後０〜５０μｓに開始することを特徴とするＡＣ型プラズマディスプレイの駆動方法。
　　【請求項５】　請求項４に記載されたＡＣ型プラズマディスプレイの駆動方法において、前記電荷調整パルスの印加終了後に適用されるアドレス期間の開始時間は、前記電荷調整パルスの印加終了後０〜５０μｓに開始することを特徴とするＡＣ型プラズマディスプレイの駆動方法。
　　【請求項６】　請求項１乃至５のいずれかに記載されたＡＣ型プラズマディスプレイの駆動方法において、前記１フレーム中のサブフィールド期間を前記維持期間を圧縮して短縮することを特徴とするＡＣ型プラズマディスプレイの駆動方法。
　　【請求項７】　請求項１乃至５のいずれかに記載されたＡＣ型プラズマディスプレイの駆動方法において、前記アドレス期間の前にプライミング期間を設け、前記維持期間の後に電荷消去期間を設けて前記サブフィールド期間にプライミング期間、アドレス期間、維持期間、電荷消去期間を順次、プライミングパルス、アドレスパルス、維持パルス、電荷消去パルスを印加して繰り返し、駆動することに加え、前記フィールドの最後に電荷消去パルス、前記プライミングパルス、電荷調整パルスを印加することを特徴とするＡＣ型プラズマディスプレイの駆動方法。
　　【請求項８】　請求項７に記載されたＡＣ型プラズマディスプレイの駆動方法において、さらに次フィールドの先頭のサブフィールドのアドレス期間前に電荷消去パルス、プライミングパルス、電荷調整パルスを印加することを特徴とするＡＣ型プラズマディスプレイの駆動方法。
　　【請求項９】　互いに平行に配置された複数の走査電極と共通電極を有する前面基板と、前記複数の走査電極及び共通電極と直交するように配置された複数のデータ電極を有する背面基板と、前記複数の走査電極及び共通電極と前記データ電極の交点に配置されるセルを具備し、１画面を構成する時間である１フレームをサブフィールド（以下、ＳＦと称する）に分割し、任意のセルに書込放電を発生させるために各ＳＦにて前記走査電極と前記共通電極とにプライミングパルスを供給するプライミング期間と、少なくとも前記走査電極に線順次に走査パルスを印加しつつ選択する前記データ電極に前記走査パルスに同期したデータパルスを印加して選択した選択セルに書込放電を起こし、壁電荷を形成するアドレス期間と、前記アドレス期間に選択的に放電が発生した箇所に維持パルスを供給して維持放電を持続的に発生させる表示放電を行う維持期間と、前記走査電極と前記共通電極とに維持消去パルスを印加する電荷消去期間とを順次駆動するＡＣ型プラズマディスプレイにおいて、
　前記維持期間に前記走査電極と共通電極とに前記維持パルスを印加する維持ドライバと、前記維持期間の終了後の前記電荷消去期間に前記放電・表示を行った前記選択セルに形成された壁電荷を消去し、プラズマディスプレイパネル内の全セルの状態を均一化する電荷消去パルスを前記走査電極に印加する電荷消去ドライバとを備え、前記電荷消去パルスを前記維持パルスのうちの最終維持パルスの終了後０μｓ〜２００μｓの間に印加し、前記最終維持パルスの終了後０μｓ〜２００μｓの間、前記走査電極と共通電極には実質的に電位差を与えないことを特徴とするＡＣ型プラズマディスプレイ。
　　【請求項１０】　請求項９に記載されたＡＣ型プラズマディスプレイにおいて、更に前記プライミング期間に前記走査電極と前記共通電極とに前記プライミングパルスを印加するプライミングドライバを備え、前記プライミングドライバは、前記電荷消去パルスの印加終了後０〜２００μｓに次のサブフィールドの前記プライミングパルスを印加・開始することを特徴とするＡＣ型プラズマディスプレイ。
　　【請求項１１】　請求項１０に記載されたＡＣ型プラズマディスプレイにおいて、前記プライミングパルスの印加終了後に供給される電荷調整パルスを、前記プライミングパルスの印加終了後０〜５０μｓに開始することを特徴とするＡＣ型プラズマディスプレイ。
　　【請求項１２】　互いに平行に配置された複数の走査電極と共通電極を有する前面基板と、前記複数の走査電極及び共通電極と直交するように配置された複数のデータ電極を有する背面基板と、前記複数の走査電極及び共通電極と前記データ電極の交点に配置されるセルを具備し、１画面を構成する時間である１フレームはサブフィールド（以下、ＳＦと称する）に分割され、各ＳＦはプライミング期間、アドレス期間、維持期間、電荷消去期間に分割されるＡＣ型プラズマディスプレイにおいて、
　前記維持期間に前記走査電極と前記共通電極とに前記維持パルスを印加する維持ドライバと、前記維持期間の終了後の前記電荷消去期間に前記放電・表示を行った前記選択セルに形成された壁電荷を消去し、プラズマディスプレイパネル内の全セルの状態を均一化する電荷消失パルスを前記走査電極に印加する電荷消去ドライバとを備え、前記電荷消去パルスを前記維持パルスのうちの最終維持パルスの終了後０μｓ〜２００μｓの間に印加し、前記最終維持パルスの終了後０μｓ〜２００μｓの間、前記走査電極と共通電極には実質的に電位差を与えないことを特徴とするＡＣ型プラズマディスプレイ。」
　
を、
　
　「【請求項１】　互いに平行に配置された複数の走査電極と共通電極を有する前面基板と、前記複数の走査電極及び共通電極と直交するように配置された複数のデータ電極を有する背面基板と、前記複数の走査電極及び共通電極と前記データ電極の交点に配置されるセルを具備するＡＣ型プラズマディスプレイパネルであって、１画面を構成する時間である１フレームをサブフィールド（以下、ＳＦと称する）に分割し、任意のセルに書込放電を発生させるために各ＳＦにて少なくとも前記走査電極に線順次に走査パルスを印加しつつ選択する前記データ電極に前記走査パルスに同期したデータパルスを印加して選択した選択セルに書込放電を起こし、壁電荷を形成するアドレス期間と、前記アドレス期間に選択的に放電が発生した箇所に維持パルスを供給して維持放電を持続的に発生させる表示放電を行う維持期間とで駆動するＡＣ型プラズマディスプレイの駆動方法において、
　前記維持期間の終了後に表示を行った前記選択セルに形成された壁電荷を消去し、プラズマディスプレイパネル内の全セルの状態を均一化する電荷消去パルスを、前記維持パルスのうちの最終維持パルスの終了後０μｓ〜２００μｓの間に印加し、前記最終維持パルスの終了後０μｓ〜２００μｓの間、前記走査電極と共通電極には実質的に電位差を与えないことに
よって前記電荷消去パルスによる強放電の発生を防止すること
　　【請求項２】　表示する画像の平均輝度レベルに応じて前記維持パルスの数を変化させることを特徴とする請求項１に記載のＡＣ型プラズマディスプレイの駆動方法。
　　【請求項３】　請求項１に記載されたＡＣ型プラズマディスプレイの駆動方法において、前記電荷消去パルスの印加終了後次のサブフィールドのプライミングパルスの印加開始時間を０〜２００μｓとすることを特徴とするＡＣ型プラズマディスプレイの駆動方法。
　　【請求項４】　請求項３に記載されたＡＣ型プラズマディスプレイの駆動方法において、前記プライミングパルスの印加終了後に供給される電荷調整パルスを、前記プライミングパルスの印加終了後０〜５０μｓに開始することを特徴とするＡＣ型プラズマディスプレイの駆動方法。
　　【請求項５】　請求項４に記載されたＡＣ型プラズマディスプレイの駆動方法において、前記電荷調整パルスの印加終了後に適用されるアドレス期間の開始時間は、前記電荷調整パルスの印加終了後０〜５０μｓに開始することを特徴とするＡＣ型プラズマディスプレイの駆動方法。
　　【請求項６】　請求項１乃至５のいずれかに記載されたＡＣ型プラズマディスプレイの駆動方法において、前記１フレーム中のサブフィールド期間を前記維持期間を圧縮して短縮することを特徴とするＡＣ型プラズマディスプレイの駆動方法。
　　【請求項７】　請求項１乃至５のいずれかに記載されたＡＣ型プラズマディスプレイの駆動方法において、前記アドレス期間の前にプライミング期間を設け、前記維持期間の後に電荷消去期間を設けて前記サブフィールド期間にプライミング期間、アドレス期間、維持期間、電荷消去期間を順次、プライミングパルス、アドレスパルス、維持パルス、電荷消去パルスを印加して繰り返し、駆動することに加え、前記フィールドの最後に電荷消去パルス、前記プライミングパルス、電荷調整パルスを印加することを特徴とするＡＣ型プラズマディスプレイの駆動方法。
　　【請求項８】　請求項７に記載されたＡＣ型プラズマディスプレイの駆動方法において、さらに次フィールドの先頭のサブフィールドのアドレス期間前に電荷消去パルス、プライミングパルス、電荷調整パルスを印加することを特徴とするＡＣ型プラズマディスプレイの駆動方法。
　　【請求項９】　互いに平行に配置された複数の走査電極と共通電極を有する前面基板と、前記複数の走査電極及び共通電極と直交するように配置された複数のデータ電極を有する背面基板と、前記複数の走査電極及び共通電極と前記データ電極の交点に配置されるセルを具備し、１画面を構成する時間である１フレームをサブフィールド（以下、ＳＦと称する）に分割し、任意のセルに書込放電を発生させるために各ＳＦにて前記走査電極と前記共通電極とにプライミングパルスを供給するプライミング期間と、少なくとも前記走査電極に線順次に走査パルスを印加しつつ選択する前記データ電極に前記走査パルスに同期したデータパルスを印加して選択した選択セルに書込放電を起こし、壁電荷を形成するアドレス期間と、前記アドレス期間に選択的に放電が発生した箇所に維持パルスを供給して維持放電を持続的に発生させる表示放電を行う維持期間と、前記走査電極と前記共通電極とに維持消去パルスを印加する電荷消去期間とを順次駆動するＡＣ型プラズマディスプレイにおいて、
　前記維持期間に前記走査電極と共通電極とに前記維持パルスを印加する維持ドライバと、前記維持期間の終了後の前記電荷消去期間に前記放電・表示を行った前記選択セルに形成された壁電荷を消去し、プラズマディスプレイパネル内の全セルの状態を均一化する電荷消去パルスを前記走査電極に印加する電荷消去ドライバとを備え、前記電荷消去パルスを前記維持パルスのうちの最終維持パルスの終了後０μｓ〜２００μｓの間に印加し、前記最終維持パルスの終了後０μｓ〜２００μｓの間、前記走査電極と共通電極には実質的に電位差を与えないこと
よって前記電荷消去パルスによる強放電の発生を防止すること
　　【請求項１０】　請求項９に記載されたＡＣ型プラズマディスプレイにおいて、更に前記プライミング期間に前記走査電極と前記共通電極とに前記プライミングパルスを印加するプライミングドライバを備え、前記プライミングドライバは、前記電荷消去パルスの印加終了後０〜２００μｓに次のサブフィールドの前記プライミングパルスを印加・開始することを特徴とするＡＣ型プラズマディスプレイ。
　　【請求項１１】　請求項１０に記載されたＡＣ型プラズマディスプレイにおいて、前記プライミングパルスの印加終了後に供給される電荷調整パルスを、前記プライミングパルスの印加終了後０〜５０μｓに開始することを特徴とするＡＣ型プラズマディスプレイ。
　　【請求項１２】　互いに平行に配置された複数の走査電極と共通電極を有する前面基板と、前記複数の走査電極及び共通電極と直交するように配置された複数のデータ電極を有する背面基板と、前記複数の走査電極及び共通電極と前記データ電極の交点に配置されるセルを具備し、１画面を構成する時間である１フレームはサブフィールド（以下、ＳＦと称する）に分割され、各ＳＦはプライミング期間、アドレス期間、維持期間、電荷消去期間に分割されるＡＣ型プラズマディスプレイにおいて、
　前記維持期間に前記走査電極と前記共通電極とに前記維持パルスを印加する維持ドライバと、前記維持期間の終了後の前記電荷消去期間に前記放電・表示を行った前記選択セルに形成された壁電荷を消去し、プラズマディスプレイパネル内の全セルの状態を均一化する電荷消失パルスを前記走査電極に印加する電荷消去ドライバとを備え、前記電荷消去パルスを前記維持パルスのうちの最終維持パルスの終了後０μｓ〜２００μｓの間に印加し、前記最終維持パルスの終了後０μｓ〜２００μｓの間、前記走査電極と共通電極には実質的に電位差を与えないこと
よって前記電荷消去パルスによる強放電の発生を防止すること
　
と補正することを含むものである。
　なお、アンダーラインは、補正箇所を示すために請求人が付したものである。
　
（２）本件補正の適否について
　本件補正による特許請求の範囲の補正は、請求項１、９及び１２において、補正前の請求項１、９及び１２に係る発明を特定するために必要な事項である「前記最終維持パルスの終了後０μｓ〜２００μｓの間、前記走査電極と共通電極には実質的に電位差を与えないこと」について、それによって「前記電荷消去パルスによる強放電の発生を防止する」という限定を付加するものである。
　しかしながら、本件出願の願書に最初に添付した明細書又は図面には、最終維持パルスの終了後０μｓ〜２００μｓの間走査電極と共通電極に実質的に電位差を与えないことによって、電荷消去パルスによる強放電の発生を防止することについて記載されておらず、また、それらの記載から自明の事項であるともいえない。
　したがって、本件補正は、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてなされたものではないから、特許法第１７条の２第３項の規定に違反するものであり、平成１８年改正前特許法第１５９条第１項の規定において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
３　本願発明
　平成１６年１月２２日付けの手続補正は上記のとおり却下したので、本件出願の請求項１に係る発明（以下「本願発明」という。）は、平成１５年１０月６日付け手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載された事項により特定されるとおりのものである。（上記２（１）の「補正前の特許請求の範囲」の請求項１を参照。）
　
４　引用例
（１）引用例１
　原査定の拒絶の理由に引用され、本件出願の出願前に頒布された刊行物である特開平１０−２０７４１９号公報（以下「引用例１」という。）には、図面とともに次の事項が記載されている。
　
ア　「【０００１】
【発明の属する技術分野】　本発明は、メモリ機能を有する表示素子（セル）の集合によって構成されたマトリクス型表示パネル、特に、ＡＣ型プラズマディスプレイパネル（Plasma Display Panel ; ＰＤＰ）に係り、高品質な画像表示を可能とするその駆動方法に関する。」
　
イ　「【０００２】
【従来の技術】従来のＡＣ型プラズマディスプレイパネルにおいては、特開平6−186927号公報に示されるように、１フィールド期間が２以上のサブフィールドに分割され、それらサブフィールド夫々に全書込及び消去放電期間とアドレス放電期間と維持放電期間とが設定されている。
【０００３】各サブフィールドの維持放電期間は、例えば、２進符号で１：２：４：８：……：１２８の比として重み付けされた維持放電の繰り返し回数で決定され、１フィールド期間内でこれら発光回数を選択して組み合わせることにより、各階調を表示するようにしている。
【０００４】また、各サブフィールドの全書込及び消去放電期間では、全セルに対して全書込放電及び消去放電を行なって電荷の均一化を図り、アドレス放電期間では、そのサブフィールドで維持放電をさせたいセル（選択セル）のみにアドレス放電を行なってＹ電極近傍に正の電荷を蓄積し、その電荷を利用して維持放電を行なっている。そして、維持放電期間では、Ｘ電極及びＹ電極に同じ電圧の維持放電パルスが時間的に交互に等間隔で印加される。Ｘ電極１個及びＹ電極１個の維持放電パルスを１組とし、この組み合わせが各サブフィールドの重み付けに応じて繰り返し各電極に印加される。
【０００５】この維持放電期間の最後の維持放電パルスの印加が終わると、次のサブフィールドの全書込放電時に陽極となる電極に正の電圧が印加されて全書込放電及び消去放電が行なわれ、さらにアドレス放電期間，維持放電期間と続いて次のサブフィールドが繰り返される。」
　
ウ　「【０００６】
【発明が解決しようとする課題】ところで、上記従来技術での維持放電期間では、同じ電圧の維持放電パルスがＸ電極及びＹ電極に等時間間隔で繰り返し印加され、最後の維持放電パルスが印加された直後に、次のサブフィールドの全書込放電時に陽極となる電極に電圧が印加されて全書込放電がなされ、その後、消去放電が行なわれている。
【０００７】このようなプラズマディスプレイパネルの駆動方法では、特に高精細化に伴うセルの微細化により、このプラズマディスプレイパネル内の全セルの中には、全書込放電及び消去放電が確実に行なわれないセルが存在し、維持放電をさせない非選択セルの誤放電や発光（選択）セルの放電失敗などの誤動作が起こる場合がある。その原因としては、この全書込及び消去放電期間の１つ前のサブフィールドでの維持放電などで空間電荷が過剰に生じて存在し、かつ、電極上の壁電荷の不足乃至全書込放電時の実行電圧を低下させるような電荷が付着したことによるものであると考えられる。」
　
エ　「【００１５】
【発明の実施の形態】以下、本発明の実施形態を図面を用いて説明する。まず、図２により、本発明を適用可能なＡＣ型プラズマディスプレイパネルの構造について説明する。但し、４は前面ガラス基板、５ａはＸ透明電極、５ｂはＸバス電極、６ａはＹ透明電極、６ｂはＹバス電極、７は保護膜、８ａ，８ｂは誘電体層、９は隔壁、１０Ｒ，１０Ｇ，１０Ｂは蛍光体、１１はアドレス電極、１２は背面ガラス基板、１３は放電空間である。また、Ｘ透明電極５ａとＸバス電極とを含めてＸ電極５といい、Ｙ透明電極６ａとＹバス電極６ｂとを含めてＹ電極６という。
【００１６】なお、以下の説明では、先行のサブフィールドの維持放電期間において、最後の維持放電パルスはＹ電極６に印加され、これに続く後続のサブフィールドの全書込及び消去放電期間の全書込放電の陽極はＸ電極とするが、本発明がこれにのみ限定されるものでないことは明らかである。
【００１７】図２において、背面ガラス基板１２上には、アドレス電極１１が複数本互いに平行に配置されており、それらアドレス電極１１を完全に覆う形で誘電体層８ｂが形成されている。この誘電体層８ｂ上には、アドレス電極１１を挟む位置に、隔壁９がアドレス電極１１と平行に形成されており、これら隔壁９で仕切られるアドレス電極１１に平行な方向に伸延した空間が形成されている。そして、これら各空間では、その隔壁９の壁面と誘電体層８ｂの表面とに紫外線照射によって色光を発光する蛍光体が塗布されており、２つおきの空間に塗布されている蛍光体１０Ｒは赤色光を、他の２つおきの空間に塗布されている蛍光体１０Ｇは緑色光を、さらに他の２つおきの空間に塗布されている蛍光体１０Ｂは青色光を夫々発光する。
【００１８】一方、前面ガラス基板４上には、背面ガラス基板１２上に形成されているアドレス電極１１とは直交する方向に、Ｘ透明電極５ａとＹ透明電極６ａとが交互にかつ互いに平行に形成されており、さらに、Ｘ透明電極５ａとＹ透明電極６ａとの上には夫々、Ｘバス電極５ｂ，Ｙバス電極６ｂが形成されている。ここで、隣り合う１つずつのＸ透明電極５ａとＹ透明電極６ａとを１つの電極対とすると、同じ電極対において、Ｘバス電極５ｂはＸ透明電極５ａでのＹ透明電極６ａとは反対側の端部に形成され、また、Ｙバス電極６ｂはＹ透明電極６ａでのＸ透明電極５ａとは反対側の端部に形成されている。そして、これらＸ透明電極５ａ，Ｙ透明電極６ａとＸバス電極５ｂ，Ｙバス電極６ｂとを完全に覆うように誘電体層８ａが形成されており、さらに、この誘電体層８ａ上にＭｇＯなどからなる保護膜７が形成されている。
【００１９】このように各電極などが設けられた背面ガラス基板１２と前面ガラス基板４は矢印で示すように突き合わされて、背面ガラス基板１２の隔壁９上に前面ガラス基板４上の保護膜７が接するようにして、ブラズマディスプレイパネルが構成される。
【００２０】そして、保護膜７と蛍光体１０Ｒ，１０Ｇ，１０Ｂが塗布された隔壁９や誘電体層８ｂで形成される空間内には、所定のガスが封入されており、また、同じ電極対でのＸバス電極５ｂとＹバス電極６ｂと隣り合う２つの隔壁９とで区切られる空間が１つの放電セルの放電空間１３を形成している。
【００２１】図３は図２に示したプラズマディスプレイパネルでの各電極の配線を示す図であって、Ａ１，……，Ａｌ（但し、ｌは１以上の整数）は図２に示したアドレス電極１１、Ｘ１，Ｘ２，……，Ｘｍ（但し、ｍは１以上の整数）は図２に示したＸ透明電極５ａとＸバス電極５ｂとからなるＸ電極５、Ｙ１，Ｙ２，……，Ｙｍは図２に示したＹ透明電極６ａとＹバス電極６ｂとからなるＹ電極６である。
【００２２】同図において、夫々がｍ個のＸ電極Ｘ１，Ｘ２，……，ＸｍとＹ電極Ｙ１，Ｙ２，……，Ｙｍとは互いに平行に、かつ交互に配置されており、これらＸ電極Ｘ１，Ｘ２，……，Ｘｍの一端は共通に接続されて同じ駆動電圧が印加されるが、Ｙ電極Ｙ１，Ｙ２，……，Ｙｍは互いに独立に設けられて夫々に異なる駆動波形が印加される。また、ｌ個のアドレス電極Ａ１，……，Ａｌが互いに独立に、かつ、Ｘ電極Ｘ１，Ｘ２，……，ＸｍとＹ電極Ｙ１，Ｙ２，……，Ｙｍと直交するように配置され、これらに異なる駆動波形が印加される。」
　
オ　「【００２６】図５は図４におけるｎ番目（但し、ｎ＝１，２，……，８）のサブフィールドＳＦｎの構成を示す図である。しかし、このサブフィールドＳＦｎについての説明は全てのサブフィールドについて同様である。
【００２７】　同図において、サブフィールドＳＦｎは全書込及び消去放電期間１とアドレス放電期間２と維持放電期間３とから構成されている。全書込及び消去放電期間１及びアドレス放電期間２は夫々、全てのサブフィールドＳＦｎで同じ時間長が必要であり、例えば、アドレス期間２の時間長はＹ電極数ｍ（図３）と各Ｙ電極６に順番に印加されるスキャンパルスの周期で決まる。また、維持放電期間３は、パルス列をなす維持放電パルスのパルス周期とパルス数とで決まる。
【００２８】また、全書込及び消去放電期間１では、全セルについて、Ｘ電極５とＹ電極６との間で放電を行ない、荷電粒子を生成させて壁電荷を形成する。アドレス期間２では、維持放電期間３中に維持放電を行なうべきセルでのＹ電極６とアドレス電極１１との間で放電を行ない、維持放電期間３中に維持放電を行なう放電セルを選択する。そして、選択されたセルでは、サブフィールドの維持放電期間３に印加される維持放電パルス数だけ放電が繰り返し行なわれる。ここでは、図４に示したように、１フィールドでのサブフィールド数を８としており、上記のように、これらサブフィールドＳＦ１，ＳＦ２，……，ＳＦ８の維持放電期間３で維持放電パルス数には、例えば、２進符号で表わされる重み付けがなされている。いま、サブフィールドＳＦ１，ＳＦ２，……，ＳＦ８の維持放電期間３で印加される維持放電パルスのパルス数（即ち、維持放電回数）をＮＳＦ１〜ＮＳＦ８とすると、これら維持放電回数の比は上記重み付けの比、即ち、２進符号で形成されるＮＳＦ１:ＮＳＦ２:……:ＮＳＦ８＝１:２:４:８:……:１２８となり、維持放電期間３で維持放電が行なわれるサブフィールドの組み合わせにより、２５６種の階調表示が可能となる。例えば、ある放電セルにおいて、低輝度から数えて１０番目（階調０を除く）の階調を表示する場合には、維持放電パルス数の相対比が夫々２と８に相当するサブフィールドＳＦ２，ＳＦ４をアドレス放電によって選択し、夫々の維持放電期間３で維持放電を行なわせればよい。
【００２９】図６はかかる構成のプラズマディスプレイパネルの従来の駆動方法の一例の駆動波形の一部を示す図であって、横軸は時間を、縦軸は上から順にＸ電極５に印加する電圧、Ｙ電極６に印加する電圧、アドレス電極１１に印加する電圧を夫々表わしている。ここでは、全てのＸ電極Ｘ１〜Ｘｍには同じ電圧が印加され、Ｙ電極６については、Ｙ電極Ｙ１，Ｙｍに印加される電圧を示し、アドレス電極１１については、アドレス電極Ａ１に印加される電圧を示している。
【００３０】図６に示す例は、先行のサブフィールドＳＦｎの維持放電期間３で電圧Ｖｓの最後の維持放電パルス１７の印加が終了すると、Ｙ電極６に正の電圧が印加されることなく、次の後続のサブフィールドＳＦ（ｎ＋１）の全書込及び消去放電期間１において、全書込放電時に陽極となるＸ電極５に正の電圧Ｖｗの全書込放電パルス１９が印加され、全書込放電を行なうものである。このような駆動方法では、先に説明したように、全書込放電と消去放電とが確実に行なわれない放電セルが存在し、誤動作が発生することになる。」
　
カ　上記摘記事項エを参照しつつ図面の図２及び図３をみると、複数のＸ電極５とＹ電極６とは互いに平行に配置されていること、複数のアドレス電極１１はＸ電極５及びＹ電極６と直交するように配置されていること、及び、１つの放電セルの放電空間１３は、同じ電極対のＹ電極６及びＸ電極５と、アドレス電極１１との交点に形成されることになることがみてとれる。
　
キ　図面の図６からは、アドレス放電期間２において、Ｙ電極Ｙ１〜Ｙｍに印加されるスキャンパルス２９は線順次となっていること、及び、アドレス電極に印加されるアドレスパルス３０は上記スキャンパルス２９と同期して印加されることがみてとれ、また、維持放電期間３において、維持放電パルス１７のうちの最終の維持放電パルスの終了後、後続するサブフィールドまでの期間、Ｙ電極Ｙ１〜Ｙｍの電位とＸ電極の電位はいずれもＧＮＤであることから、当該期間において、Ｙ電極とＸ電極には実質的に電位差を与えないことがみてとれる。
　
　これらの事項によると、引用例１には、
　
　「互いに平行に形成された複数のＹ電極とＸ電極を有する前面ガラス基板と、前記複数のＹ電極及びＸ電極と直交するよう配置された複数のアドレス電極を有する背面ガラス基板と、前記複数のＹ電極及びＸ電極と前記アドレス電極との交点に配置される放電セルを具備するＡＣ型プラズマディスプレイパネルであって、１フィールド期間を複数のサブフィールドに分割し、維持放電をさせたい放電セルのみにアドレス放電を行うために各サブフィールドにて前記Ｙ電極に線順次にスキャンパルスを印加しつつ選択する前記アドレス電極に前記スキャンパルスに同期したアドレスパルスを印加して選択した選択セルにアドレス放電を起こし、前記Ｙ電極近傍に正の電荷を蓄積するアドレス期間と、前記アドレス期間に選択的に放電が発生した箇所に維持放電パルスを供給して維持放電を繰り返し行わせる維持放電期間とで駆動するＡＣ型プラズマディスプレイの駆動方法において、
　前記維持放電期間における最終の維持放電パルスの終了後、後続するサブフィールドまでの期間、前記Ｙ電極とＸ電極には実質的に電位差を与えないＡＣ型プラズマディスプレイの駆動方法。」
　
の発明（以下、「引用例１発明」という。）が記載されていると認められる。
　
（２）引用例２
　原査定の拒絶の理由に引用され、本件出願の出願前に頒布された特開平６−２５９０３４号公報（以下「引用例２」という。）には、図面とともに次の事項が記載されている。
　
　「【０００２】
【従来の技術】従来、この種の中間調画像表示方法には、ＪＡＰＡＮ　ＤＩＳＰＬＡＹ’９２の６０５から６０８までに「Ｓ１６-２　Ａ　Ｆｕｌｌ　Ｃｏｌｏｒ　ＡＣ　Ｐｌａｓｍａ　ｗｉｔｈ　２５６　Ｇｒａｙ　Ｓｃａｌｅ」として記載された方法が知られていた。
【０００３】すなわち、８ビット、２５６階調で中間調を表示の場合には、図３の（ａ）、（ｂ）に示すように、各画素についての１フィールド表示期間１Ｆ（例えば約１６．６ｍｓ）を８つのサブフィールド期間ＳＦ１〜ＳＦ８に時分割し、各サブフィールド期間ＳＦ１、…、ＳＦ８をさらにアドレス期間ＡＰと表示期間ＳＰに時分割し、この表示期間ＳＰに１：２：４：８：…：１２８の比率の重み付けをする。
【０００４】例えば、サブフィールド期間ＳＦ１の表示期間ＳＰに２個の表示パルスを割り当てたとすると、サブフィールド期間ＳＦ３、ＳＦ８の表示期間ＳＰには８（＝２×４）、２５６（＝２×１２８）個の表示パルスを割り当てる。また、アドレス期間ＡＰはサブフィールド期間ＳＦ１、…、ＳＦ８に関係なく一定（例えば１．５ｍｓ）で、ディスプレイパネルによって決まり、ステップ１、２、３、４の期間からなる。
【０００５】ステップ１の期間では、直前の表示期間の影響を排除して全ての放電ドットを同じ状態にするために、ドットマトリックス型のＰＤＰのＸ　Ｓｕｓｔａｉｎ電極に消去パルスが加えられる。ステップ２の期間では、前記ＰＤＰのＸ　Ｓｕｓｔａｉｎ電極とＹ１、Ｙ２、…、Ｙ４８０　Ｓｕｓｔａｉｎ電極の間に書き込みパルスを加え、０Ｖに維持されているアドレス電極によって螢光体の表面にイオンの一部が積み重ねられる。ステップ３の期間では、壁電荷を除去するためにＸ　Ｓｕｓｔａｉｎ電極に消去パルスが加えられる。ステップ４の期間では、前記ＰＤＰのアドレス電極にスキャンパルスが加えられる。」
　
５　対比
　本願発明と引用例１発明とを対比する。
　
（１）引用例１発明の「Ｙ電極」、「Ｘ電極」、「前面ガラス基板」、「アドレス電極」、「背面ガラス基板」、「放電セル」、「ＡＣ型プラズマディスプレイパネル」、「サブフィールド」、「維持放電をさせたい放電セル」、「アドレス放電」、「スキャンパルス」、「アドレスパルス」、「選択セル」、「維持放電パルス」及び「維持放電」は、それぞれ、本願発明の「走査電極」、「共通電極」、「前面基板」、「データ電極」、「背面基板」、「セル」、「ＡＣ型プラズマディスプレイパネル」、「サブフィールド（以下、ＳＦと称する）」、「任意のセル」、「書込放電」、「走査パルス」、「データパルス」、「選択セル」、「維持パルス」及び「維持放電」に相当する。
　
（２）引用例１発明の「１フィールド期間」が１つの画面を構成する期間であることは自明であるから、本願発明の「１画面を構成する時間である１フレーム」に相当する。
　
（３）引用例１発明の「前記Ｙ電極近傍に正の電荷を蓄積する」ことは、引用例１発明が「ＡＣ型プラズマディスプレイパネル」に係るもの、具体的には、Ｙ電極が誘電体層及び保護膜により覆われているもの（上記４（１）の引用例１についての摘記事項「エ」の段落００１８の記載を参照。）であることから、本願発明の「壁電荷を形成する」ことに相当する。
　そうすると、引用例１発明の「維持放電をさせたい放電セルのみにアドレス放電を行うために各サブフィールドにて前記Ｙ電極に線順次にスキャンパルスを印加しつつ選択する前記アドレス電極に前記スキャンパルスに同期したアドレスパルスを印加して選択した選択セルにアドレス放電を起こし、前記Ｙ電極近傍に正の電荷を蓄積するアドレス期間」は、上記相当関係を考慮すると、本願発明の「任意のセルに書込放電を発生させるために各ＳＦにて少なくとも前記走査電極に線順次に走査パルスを印加しつつ選択する前記データ電極に前記走査パルスに同期したデータパルスを印加して選択した選択セルに書込放電を起こし、壁電荷を形成するアドレス期間」に相当する。
　
（４）引用例１発明の「維持放電を繰り返し行わせる」ことは、当該維持放電により放電セルが発光して画像表示が行われることから、本願発明の「維持放電を持続的に発生させる表示放電を行う」ことに相当する。
　そうすると、引用例１発明の「前記アドレス期間に選択的に放電が発生した箇所に維持放電パルスを供給して維持放電を繰り返し行わせる維持放電期間」は、上記相当関係を考慮すると、本願発明の「前記アドレス期間に選択的に放電が発生した箇所に維持パルスを供給して維持放電を持続的に発生させる表示放電を行う維持期間」に相当する。
　
（５）引用例１発明の「前記維持放電期間における最終の維持放電パルスの終了後、後続するサブフィールドまでの期間、前記Ｙ電極とＸ電極には実質的に電位差を与えない」ことと、本願発明の「前記最終維持パルスの終了後０μｓ〜２００μｓの間、前記走査電極と共通電極には実質的に電位差を与えないこと」とは、どちらも「最終維持パルスの終了後の所定期間、前記走査電極と共通電極には実質的に電位差を与えないこと」で共通する。
　
　してみると、本願発明と引用例１発明とは、
　
　「互いに平行に配置された複数の走査電極と共通電極を有する前面基板と、前記複数の走査電極及び共通電極と直交するように配置された複数のデータ電極を有する背面基板と、前記複数の走査電極及び共通電極と前記データ電極の交点に配置されるセルを具備するＡＣ型プラズマディスプレイパネルであって、１画面を構成する時間である１フレームをサブフィールド（以下、ＳＦと称する）に分割し、任意のセルに書込放電を発生させるために各ＳＦにて少なくとも前記走査電極に線順次に走査パルスを印加しつつ選択する前記データ電極に前記走査パルスに同期したデータパルスを印加して選択した選択セルに書込放電を起こし、壁電荷を形成するアドレス期間と、前記アドレス期間に選択的に放電が発生した箇所に維持パルスを供給して維持放電を持続的に発生させる表示放電を行う維持期間とで駆動するＡＣ型プラズマディスプレイの駆動方法において、
　前記維持パルスのうちの最終維持パルスの終了後の所定期間、前記走査電極と共通電極には実質的に電位差を与えないことを特徴とするＡＣ型プラズマディスプレイの駆動方法。」
　
である点で一致し、以下の点で相違する。
　
　相違点　本願発明では「前記維持期間の終了後に表示を行った前記選択セルに形成された壁電荷を消去し、プラズマディスプレイパネル内の全セルの状態を均一化する電荷消去パルスを、前記維持パルスのうちの最終維持パルスの終了後０μｓ〜２００μｓの間に印加」するのに対し、引用例１発明では電荷消去パルスが印加されておらず、また、「走査電極と共通電極には実質的に電位差を与えない」期間である「最終維持パルスの終了後の所定期間」として、本願発明では「０μｓ〜２００μｓの間」であるのに対し、引用例１発明ではこれが明確ではない点。
　
６　判断
　以下の検討に当たり、参照される周知例及びその記載事項は次のとおりである。
　
（１）周知例１
　本件出願の出願前に頒布された、“S16-2 A Full Color AC Plasma Display with 256 Gray Scale”, Japan Display ’92 PROCEEDINGS OF THE 12TH INTERNATIONAL DISPLAY RESEARCH CONFERENCE, 1992, p.605-608（以下「周知例１」という。）には、図面とともに次の事項が記載されている。
　
ア　“Addressing is performed by the newly developed procedure as follows.
　　　(1)Whole-screen erasing
　　　(2)Whole-screen writing
　　　(3)Whole-screen erasing
　　　(4)and Sequential addressing by writing into display line.
--- 3us * 480 lines ---
Figure 3 shows the driving waveform. The whole-screen erasing of first step (1) is executed in order to make the all discharge dots into the same state without influence of last sustain period.”（第６０６頁右欄第５行〜第１６行、「アドレッシングは以下の新たに開発された手順により実行される。（１）全画面消去（２）全画面書込み（３）全画面消去（４）画面のラインへの書込みによる連続アドレッシング　−−−３μｓ×４８０ライン−−−　図３は駆動波形を示す。最初のステップ（１）の全画面消去は、直前の維持期間の影響をなくし全ての放電ドットを同じ状態にするために実行される。」）
　
イ　第６０６頁の図３の記載から、アドレス期間（Address Period）は、ステップ１（step 1）〜ステップ４（step 4）の各期間が連続したものから構成されること、維持期間（Sustain Period）における維持パルス（Sustain Pulse）の最終パルスはＹ電極（Y1〜Y480 Sustain Electrode）に印加されること、及び、上記アドレス期間のうちの上記ステップ１の期間において消去パルス（Erase Pulse）がＸ電極（X Sustain Electrode）に印加されることがみてとれる。
　
ウ　第６０６頁の図２の記載から、１フレーム（1 Frame）は、期間が１６．６ｍｓであり、連続する８つのサブフィールド（ＳＦ１〜ＳＦ８）に分割されていることがみてとれる。
　
エ　“Figure 4 shows the characteristic of dynamic margin, under driving condition of 3 us address cycle time per a line.・・・The period of sustain cycle is 8 us and its width is 3.5 us.”（第６０７頁左欄第２行〜第９行、「図４は、１ライン当たり３μｓのアドレスサイクルでの駆動条件における動的マージンの特性を示す。・・・維持サイクルの周期は８μｓ、幅は３．５μｓである。」）
　
オ　“Each sub-field is formed by address period and sustain period. Each address period takes 1.5 ms, then accumulated time for one frame takes 12 ms. The residual 4 ms of the frame period is assigned for sustain period. The total of 510 sustain cycles can be generated and assigned into 8 sub-fields, sustain cycle of the first subfield SF1 to be 2 cycles, SF2 to be 4 cycles ,,,the 8th SF8 to be 256 cycles.”（第６０７頁左欄第１４行〜第２１行、「各サブフィールドはアドレス期間と維持期間とにより構成される。各アドレス期間は１．５ｍｓであり、それ故１フレームでの積算時間は１２ｍｓとなる。１フレーム期間の残余の４ｍｓは維持期間として割り当てられる。全部で５１０の維持サイクルが生成されるとともに８つのサブフィールドに割り当てられる。すなわち、維持サイクルは、最初のサブフィールドＳＦ１は２サイクル、ＳＦ２は４サイクル、・・・８番目のＳＦ８は２５６サイクルとされる。」）
　
（２）周知例２
　本件出願の出願前に頒布された特開平６−２８９８１１号公報（以下「周知例２」という。）には、図面とともに次の事項が記載されている。
　
ア　「【００２５】図１に本発明の第１の実施例の駆動波形を示す。図１において、波形（Ａ）は維持電極Ｓ１，Ｓ３，・・・．Ｓｍ−２，Ｓｍに印加する電圧波形、波形（Ｂ）は、最初の走査電極Ｓ２に印加する電圧波形、波形（Ｃ）は、次の走査電極Ｓ４に印加する電圧波形、波形（Ｄ）は、最後の走査電極Ｓｍ−１に印加する電圧波形、波形（Ｅ）は、列電極Ｄｊ　に印加する電圧波形、である。維持電極Ｓ１，Ｓ３，・・・，Ｓｍ−２，Ｓｍには、維持パルス１（パルス幅２．５μ秒、周期６μ秒、電圧−１６０Ｖ）を印加する。また、走査電極Ｓ２，Ｓ４，・・・，Ｓｍ−３，Ｓｍ−１には、これらの電極に共通した維持パルス２（パルス幅、周期、電圧は維持パルス１に同じ）のほかに、各走査電極に独立したタイミングで走査パルス３を印加している。消去パルス４は、パルス幅は広い（５０μ秒）が電圧の低い（−１００Ｖ）、いわゆる太幅消去パルスを用いた。もちろん、このような消去パルスでなく、・・・なまった波形の消去パルス・・・でも良い。」
　
イ　上記摘記事項アを参照しつつ図面の図１をみると、最終の維持パルス２が走査電極に印加された後に、消去パルス４が維持電極に印加されていることがみてとれる。
　
（３）周知例３
　本件出願の出願前に頒布された特開平１０−３１９９００号公報（以下「周知例３」という。）には、図面とともに次の事項が記載されている。
　
　「【００１４】
【発明が解決しようとする課題】かかる従来のプラズマディスプレイ装置の不都合な点は、表示行の大幅な増大要求（例えば、４８０行→７６８行）に応じることができないことである。今、妥当な値で、１サスティン時間を６μｓ、１フレームあたりの全サスティン数を５１０サイクル、１アドレス時間を３μｓとし、１フレームの時間を１６．６ｍｓ（１／６０フィールド）とすると、１フレーム内の全サスティン期間の割当時間は６μｓ×５１０サイクル＝３．０６ｍｓとなるから、１フレーム内の全リセット期間と全アドレス期間の割当時間は１６．６ｍｓ−３．０６ｍｓ＝１３．５４ｍｓとなる。この時間（１３．５４ｍｓ）内で、８回（但し、図７のサブフィールド構成の場合）のリセット期間とアドレス期間を無事に終わらせなければならない。すなわち、１回のリセット期間とアドレス期間を１３．５４ｍｓ÷８≒１．７ｍｓで終わらせなければならない。
【００１５】表示行に関係するのはアドレス期間である。例えば、４８０行の場合は１サブフィールドあたり３μｓ×４８０行≒１．５ｍｓである。したがって、１回のリセット期間の割当時間は１．７ｍｓ−１．５ｍｓ≒２００μｓとなり、この時間は妥当な値であるから、４８０本程度の表示行の場合は何ら支障ない。」
　
（４）周知例４
　本件出願の出願前に頒布された特開２０００−７５８３５号公報（以下「周知例４」という。）には、図面とともに次の事項が記載されている。
　
　「【００７１】図５は、本発明の第３実施例を示す波形図であり、前サブフィールドにおける維持放電期間の最終パルスと次サブフィールドにおけるリセット期間とを示している。本実施例においては、第１及び第２の放電の際にＹ電極に印加するパルスを単位時間当たりの電圧変化量が変化する鈍りパルスとしており、この点では第１実施例と共通である。しかしながら本実施例では、前サブフィールドの維持放電期間における最終維持パルスの立ち下がりから次サブフィールドのリセット期間でのパルス印加までに十分な時間を空けるようにしている。
【００７２】維持パルスの印加により維持放電が生じると、放電の終了と共に、所定量の壁電荷が蓄積される。そして放電の終了からある程度の時間が経過すると、形成された壁電荷が放電空間に存在する空間電荷と中和を開始する。従って、最終維持パルスの印加から十分な時間を空けた後にリセット放電を行うようにすれば、維持放電期間終了時に残留していた壁電荷をある程度消去することが可能である。この結果、続くリセット放電を、残留壁電荷のより少ない状態で実施することができ、安定なリセット放電が可能となる。なお、最終維持パルスの立ち下がりから次のリセット放電の開始までの時間ｔ１は、少なくとも１μｓより長くすることが適当であり、好ましくは１０μｓである。
【００７３】また本実施例では、リセット期間における第１の放電の際に、Ｘ電極への負極性のパルスとＹ電極への正極性のパルスとをタイミングを異ならせて印加するようにしている。
【００７４】第１実施例のようにＸ電極への負極性パルスとＹ電極への正極性のパルスとを同時に印加した場合、鈍りパルスを用いているにも関わらず、強放電が生じる可能性がある。そこで本実施例では、Ｘ電極への負極性のパルスとＹ電極への負極性のパルスとをタイミングを異ならせて印加するようにしている。
【００７５】前述したように、第１の放電の際にＸ電極に印加する負極性のパルスは、アドレス電極上に残留する壁電荷を消去する効果を有しているが、この消去放電を先行させた場合、アドレス電極上の壁電荷が消去されるのに伴い、負極性パルスを印加しているＸ電極上には正の壁電荷が形成される。この状態でＹ電極に対して正極性の第２のパルスを印加すると、Ｘ−Ｙ電極間の実効電圧が低下して、強放電を防止することができるのである。なお、単に強放電を防止するためということであれば、Ｘ電極に印加する負極性の電圧を低くするという方法もあるが、この場合はアドレス電極との間で行う消去放電を十分に行うことが困難となるので好ましくない。
【００７６】なお、Ｘ電極へのパルス印加からＹ電極へのパルス印加までの遅延時間ｔ２は、少なくとも５μｓ程度とすることが適当である。」
　
　そこで、上記相違点について検討する。
　維持期間の終了後に表示を行った選択セルに形成された壁電荷を消去し、プラズマディスプレイパネル内の全セルの状態を均一化する電荷消去パルスを印加することは、例えば引用例２（上記４（２）の摘記事項を参照。）、周知例１（上記６（１）の摘記事項ア及びイを参照。）又は周知例２（上記６（２）の摘記事項ア及びイを参照。）に記載されているとおり周知技術に過ぎない。
　ここで、上記電荷消去パルスを印加するタイミングについて検討すると、例えば、周知例３（上記６（３）の摘記事項参照。）には、アドレス期間及び維持期間（サスティン期間）の割当時間から、「１回のリセット期間の割当時間は・・・２００μｓ」であることが記載されているし、また、維持期間における維持サイクル周期が長い（８μｓである）点で周知例３と異なる周知例１（上記６（１）の摘記事項ア〜オを参照。）では、上記アドレス期間及び維持期間以外の割当時間が周知例３の「２００μｓ」よりも更に短いものとなるといえるように、１フレームが８つのサブフィールドに分割され、かつ、アドレス期間と維持期間とが分離された周知のＡＣ型プラズマディスプレイパネルの駆動においては、あるサブフィールドの最終維持パルスから次のサブフィールドのアドレス期間まで、せいぜい２００μｓ程度の時間しかなく、その間に電荷消去パルス等の所要のパルスを印加する必要があることは周知の事項であるといえる。
　また、周知例４には、最終維持パルスの立ち下がりから次サブフィールドでのリセット期間でのパルス印加までの時間として、「十分な時間を空ける」としつつも「好ましくは１０μｓである」（上記６（４）の摘記事項を参照。）と記載されており、これも本願発明の数値範囲のものとなっている。
　そうすると、上記電荷消去パルスを最終維持パルスの終了後０μｓ〜２００μｓの間に印加するように設定することは、当業者であれば周知技術に基づいて容易に行い得た事項であると認められる。
　なお、この点に関し、請求人は、平成１９年３月１３日付けのファクシミリにおいて『「０〜２００μｓ」とは、ＡＰＬ（入力信号の平均輝度レベル）に拘わらず、２００μｓ以下という趣旨です。』（第２頁下から第７行〜下から第６行）と主張しているが、本願発明は、ＡＰＬに関する事項を発明特定事項とするものではないから、この主張は採用できない。
　また、上記周知技術を引用例１発明に適用して上記電荷消去パルスを最終維持パルスの終了後０μｓ〜２００μｓの間に印加すると、上記電荷消去パルスが印加されるまでの間、すなわち、上記最終維持パルスの終了後０μｓ〜２００μｓの間、走査電極と共通電極に実質的に電位差を与えないことになることは自明である。
　
　そして、本願発明の作用効果も、引用例１の記載及び周知技術から当業者が予測できる範囲のものである。
　したがって、本願発明は、引用例１発明及び周知技術に基いて、当業者が容易に発明をすることができたものである。
　
７　むすび
　以上のとおりであるから、本件出願の請求項１に係る発明は、特許法第２９条第２項の規定により特許を受けることができない。
　そして、請求項１に係る発明が特許を受けることができないものである以上、その余の請求項に係る発明について検討するまでもなく、本件出願は、拒絶すべきものである。
　よって、結論のとおり審決する。