【手続補正書】
【提出日】平成24年5月25日(2012.5.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体デバイスを形成する方法であって、
ＩＩＩ族窒化物半導体層上に誘電体層を形成する工程と、
前記半導体層において離間して設けられているソース領域およびドレイン領域上の前記誘電体層の一部を選択的に除去する工程と、
前記半導体層の前記ソース領域およびドレイン領域内へ直接第１の伝導度型を持つイオンをイオン注入する工程と、
前記注入されたイオンを活性化するために前記半導体層と前記誘電体層とをアニールする工程と、
前記半導体層の前記ソース領域およびドレイン領域上に金属電極を形成する工程と
を備えることを特徴とする方法。
【請求項２】
前記イオン注入エネルギーは、前記半導体層と前記半導体層の下にあるチャネル層との界面の近傍でイオン注入濃度のピークを備えるように選択されることを特徴とする請求項１に記載の方法。
【請求項３】
前記イオン注入濃度のピークは、前記半導体層と前記チャネル層との前記界面の１００Å以内に存在することを特徴とする請求項２に記載の方法。
【請求項４】
前記イオン注入濃度のピークは、約１×１０２０ｃｍ−３より大きいことを特徴とする請求項２に記載の方法。
【請求項５】
前記イオン注入濃度のピークは、約３×１０２０ｃｍ−３より大きいことを特徴とする請求項４に記載の方法。
【請求項６】
前記イオンは、約８０ｋｅＶ未満のイオン注入エネルギーと、約８×１０１４ｉｏｎｓ／ｃｍ２から約１×１０１６ｉｏｎｓ／ｃｍ２までの範囲のドーズ量でイオン注入されることを特徴とする請求項１に記載の方法。
【請求項７】
前記金属電極を形成する工程は、
前記誘電体層と前記ソース領域およびドレイン領域との上面にマスクを形成する工程と、
前記ソース領域およびドレイン領域のそれぞれソース電極およびドレイン電極領域を露出させるために前記マスクの一部を選択的に除去する工程と、
前記ソース電極およびドレイン電極領域上に金属を成膜する工程と、
前記マスクを除去する工程と
を備えることを特徴とする請求項１に記載の方法。
【請求項８】
前記ソース電極およびドレイン電極領域は、前記誘電体層から約０．１μｍから１μｍの間隔を置いて離れていることを特徴とする請求項７に記載の方法。
【請求項９】
前記誘電体層は第１の誘電体層を備えることを特徴とし、前記方法は、
前記ソース領域およびドレイン領域にイオン注入を行った後に、前記第１の誘電体層上に第２の誘電体層を形成する工程と、
前記ソース領域およびドレイン領域内のそれぞれソース電極およびドレイン電極領域を露出させるために、前記ソース領域およびドレイン領域内の前記第２の誘電体層の一部を選択的に除去する工程と
を更に備えることを特徴とする請求項１に記載の方法。
【請求項１０】
前記ソース電極およびドレイン電極領域内にソース電極およびドレイン電極を形成する工程を更に備え、前記ソース電極およびドレイン電極は、前記第２の誘電体層に直接接触していることを特徴とする請求項９に記載の方法。
【請求項１１】
前記ソース電極およびドレイン電極領域内にソース電極およびドレイン電極を形成する工程を更に備え、前記ソース電極およびドレイン電極は、前記第２の誘電体層から約０．１μｍから１μｍの間隔を置いて離れていることを特徴とする請求項９に記載の方法。
【請求項１２】
約４５０℃から約７００℃までの温度で前記ソース電極およびドレイン電極をアニールする工程を更に備えることを特徴とする請求項１に記載の方法。
【請求項１３】
前記誘電体層は、ＳｉＮを含むことを特徴とする請求項１に記載の方法。
【請求項１４】
前記半導体層と前記誘電体層とをアニールする工程は、ＮＨ３を含む雰囲気中でアニールを行う工程を含むことを特徴とする請求項１３に記載の方法。
【請求項１５】
前記半導体層と前記誘電体層とをアニールする工程は、約１０００℃から約１３００℃までの温度でアニールする工程を含むことを特徴とする請求項１３に記載の方法。
【請求項１６】
前記半導体層と前記誘電体層とをアニールする工程は、前記アニール中に前記誘電体層上にＳｉＮが形成されるようにＮＨ３とＳｉＨ４の雰囲気中でアニールを行う工程を含むことを特徴とする請求項１３に記載の方法。
【請求項１７】
前記誘電体層を形成する工程は、ＬＰＣＶＤまたはＭＯＣＶＤを用いて約７００℃より高い温度で前記誘電体層を形成する工程を含むことを特徴とする請求項１３に記載の方法。
【請求項１８】
前記誘電体層を形成する工程は、約９００℃から約１０００℃までの温度で前記誘電体層を形成する工程を含むことを特徴とする請求項１７に記載の方法。
【請求項１９】
前記誘電体層は第１の誘電体層を備えることを特徴とし、前記方法は、
前記第１の誘電体層を除去する工程と、
前記半導体層上に第２の誘電体層を形成する工程と、
前記半導体層において離間して設けられている分離しているソース電極およびドレイン電極領域上の前記第２の誘電体層の一部を選択的に除去する工程と、
前記半導体層の前記ソース電極およびドレイン電極領域上に金属電極を形成する工程と
を更に備えることを特徴とする請求項１に記載の方法。
【請求項２０】
前記ソース電極およびドレイン電極は、前記第２の誘電体層から約０．１μｍから１μｍの間隔を置いて離れていることを特徴とする請求項１９に記載の方法。
【請求項２１】
前記第２の誘電体層は、ＳｉＮを含むことを特徴とする請求項１９に記載の方法。
【請求項２２】
前記イオンは、約８０ｋｅＶ未満のイオン注入エネルギーと、約８×１０１４ｉｏｎｓ／ｃｍ２から約１×１０１６ｉｏｎｓ／ｃｍ２までの範囲のドーズ量でイオン注入されることを特徴とする請求項１９に記載の方法。
【請求項２３】
前記金属電極を形成する工程は、
前記第２の誘電体層と前記ソース領域およびドレイン領域との上面にマスクを形成する工程と、
前記ソース電極およびドレイン電極領域を露出させるために前記マスクの一部を選択的に除去する工程と、
前記ソース電極およびドレイン電極領域上に金属を成膜する工程と、
前記マスクを除去する工程と
を備えることを特徴とする請求項１９に記載の方法。
【請求項２４】
上面と、前記上面内にあって間隔をもって分離されたソース領域およびドレイン領域とを含むＩＩＩ族窒化物半導体層と、
前記半導体層の前記上面上の誘電体保護層と、
前記ＩＩＩ族窒化物半導体層とは反対側の前記誘電体保護層の表面上にあって、前記誘電体保護層を通して、前記ＩＩＩ族窒化物半導体層に接触するために伸びているゲート電極と、
前記半導体層の前記ソース領域およびドレイン領域内にあるイオン注入されたドーパントの分布と、
前記半導体層のそれぞれ前記ソース領域およびドレイン領域上にあるソースとドレインのオーミック電極であって、前記ソースとドレインのオーミック電極は、前記誘電体保護層から約０．１μｍから１μｍの間隔で横方向に離間されていることを特徴とするソースとドレインのオーミック電極と
を備えたことを特徴とするトランジスタ・デバイス。
【請求項２５】
前記ＩＩＩ族窒化物半導体層は、障壁層を備えることを特徴とし、前記デバイスは、前記ゲート電極とは反対側の前記障壁層に接したチャネル層を更に備え、イオン注入されたドーパントの前記分布は、前記チャネル層と前記障壁層との界面近傍でピーク濃度を有することを特徴とする請求項２４に記載のトランジスタ・デバイス。
【請求項２６】
前記誘電体保護層上に誘電体層を更に備え、前記ソースとドレインのオーミック電極は、前記誘電体層に直接接触していることを特徴とする請求項２４に記載のトランジスタ・デバイス。
【請求項２７】
イオン注入されたドーパントの前記分布は、前記半導体層と、前記半導体層の下にあるチャネル層との界面の１００Å以内にイオン注入濃度のピークを有することを特徴とする請求項２４に記載のトランジスタ・デバイス。
【請求項２８】
前記誘電体保護層は、前記ソース領域およびドレイン領域に自己整合していることを特徴とする請求項２４に記載のトランジスタ・デバイス。
【請求項２９】
半導体デバイスを形成する方法であって、
ＩＩＩ族窒化物半導体層上に第１の窒化シリコン層を形成する工程と、
前記半導体層において離間して設けられているソース領域およびドレイン領域上の前記第１の窒化シリコン層の一部を選択的に除去する工程と、
前記半導体層の前記ソース領域およびドレイン領域内へ直接、第１の伝導度型を有するイオンをイオン注入する工程と、
前記注入されたイオンを活性化するために、前記第１の窒化シリコン層と前記誘電体層とをアニールする工程と、
前記第１の窒化シリコン層を除去する工程と、
前記ＩＩＩ族窒化物半導体層上に第２の窒化シリコン層を形成する工程と、
前記半導体層において離間して設けられているソース領域およびドレイン電極領域上の前記第２の窒化シリコン層の一部を選択的に除去する工程と、
前記半導体層の前記ソース電極およびドレイン電極領域上に金属電極を形成する工程と、
前記金属電極をアニールする工程と、
前記第２の窒化シリコン層を通して貫通孔をエッチングする工程と、
前記貫通孔内にゲート電極を形成する工程と
を備えたことを特徴とする方法。