【事件の表示】
　特願２００１−８４３７５「多層プリント配線板」拒絶査定不服審判事件〔平成１３年１１月２日出願公開、特開２００１−３０８５３９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
Ｉ．手続の経緯
　本願は、平成９年８月９日に出願した特願平９−２２７２３２号の一部を平成１３年３月２３日に新たな出願としたものであって、平成１９年２月１５日付で拒絶査定がなされ、これに対し、平成１９年３月２２日に拒絶査定に対する審判請求がなされるとともに、平成１９年４月２３日付で手続補正がなされたものである。
　
II．平成１９年４月２３日付の手続補正についての補正却下の決定
［補正却下の決定の結論]
　平成１９年４月２３日付の手続補正を却下する。
　
［理由］
１．補正後の本願発明
　本件補正により、特許請求の範囲の請求項１は、次のとおりとなった。
　「【請求項１】銅張り積層板を積層してなり、集積回路が載置される多層プリント配線板において、
　内層の導体回路にチップコンデンサを実装されてなるとともに、該チップコンデンサは前記集積回路の直下であって、銅張り積層板と外層の導体回路を有する片面銅張り積層板との間に介在される層間絶縁フィルムの開口に収容されており、且つ、層間絶縁フィルム上には、前記外層の導体回路を有する片面銅張り積層板がプレスにより設けられており、前記外層の導体回路と前記内層の導体回路とはスルーホールを介して接続されており、前記外層の導体回路上には前記集積回路が実装される半田バンプが形成されていることを特徴とする多層プリント配線板。」（以下、「本願補正発明」という。）
　
　上記補正は、補正前の請求項１における「層間絶縁層を介在させて複数の導体回路を積層してなり」を、「銅張り積層板を積層してなり」とすると共に、補正前の請求項１における「該チップコンデンサは・・・基板と層間絶縁層との間に介在される層間絶縁フィルムの開口に収容される」を、「該チップコンデンサは・・・銅張り積層板と外層の導体回路を有する片面銅張り積層板との間に介在される層間絶縁フィルムの開口に収容されており」と限定し、更に「且つ、層間絶縁フィルム上には、前記外層の導体回路を有する片面銅張り積層板がプレスにより設けられており、前記外層の導体回路と前記内層の導体回路とはスルーホールを介して接続されており、前記外層の導体回路上には前記集積回路が実装される半田バンプが形成されている」を付加して限定するものであって、特許法第１７条の２第４項第２号に規定する特許請求の範囲の減縮を目的とするものに該当する。
　
　次に、本願補正発明が、特許出願の際独立して特許を受けることができるものであるか否か、すなわち特許法第１７条の２第５項で準用する同法第１２６条第５項の規定に適合するか否かについて、以下検討する。
　
２．引用刊行物とその記載事項
　原査定の拒絶の理由に引用された本願原出願前に頒布された刊行物である特開平２−１６４０９６号公報（以下、「引用例１」という。）、及び原査定時に周知例として引用された同じく特開平９−１１６２４７号公報（以下、「引用例２」という。）、原査定時に周知例として引用された同じく特開平９−７４２７６号公報（以下、「引用例３」という。）、更に新たに提示する同じく特開平４−１９６１９５号公報（以下、「引用例４」という。）、更に新たに提示する同じく特開平２−７４０９９号公報（以下、「引用例５」という。）には、次の事項が記載されている。
　
（１）引用例１（特開平２−１６４０９６号公報）
（１ａ）「（１）絶縁基板上に所望とする回路導体層を設けたプリント配線基板の所定の位置に回路素子を電気的に接続して構成した複数枚の電子回路基板を、少なくともその一枚は回路素子側を内側に向けて絶縁樹脂層を介して多層に積層するとともに、前記複数の電子回路基板の回路導体層を電気的に接続した多層電子回路基板。
（２）回路素子として半導体集積回路素子を用いた請求項１記載の多層電子回路基板。
（３）回路素子として平面接続型のチップ部品を使用し、そのチップ部品を導電性樹脂により回路導体層と電気的に接続した請求項１記載の多層電子回路基板。」（特許請求の範囲の請求項１〜３）
（１ｂ）「発明が解決しようとする課題
　しかしながらこのような多層電子回路基板は、電子回路を構成する各種回路素子６は多層プリント配線板１の最外層、すなわち多層プリント配線板の表裏両面層にのみ実装され、しかもそれらの回路素子６と回路導体層３とは全てはんだ７により接続されているので、電子回路の高密度化をはかるにはおのずから限界があると言う問題があった。
　本発明はこのような問題を解決し、高密度化に優れた電子回路基板を提供することを目的とするものである。」（２頁右上欄２〜１３行）
（１ｃ）「（実施例１）
　第１図に本発明の第一の実施例を示しており、第１図において、８は絶縁基板、９は回路導体層、１０は半導体集積回路素子（半導体チップ）、１１は金属ワイヤー、１２はモールド樹脂層、１３は絶縁樹脂層、１４は貫通孔である。
　この実施例によれば、絶縁基板８として耐熱性と耐湿性に優れたガラスエポキシ基板を使用し、この絶縁基板８の表面または表裏面層に例えば銅箔をエッチングして所望とする回路導体層９を形成した複数枚のプリント配線板を準備し、それぞれのプリント配線板には半導体集積回路素子（半導体チップ）１０をできるだけ薄く実装しやすいように例えば座ぐり加工を施して部分的に凹部を設け、その凹部に第一実施例では半導体集積回路素子１０としてベアーチップを搭載して固定し、そのアルミ電極端子と金めっきを施した回路導体層９とをワイヤーボンド法により金線などの金属ワイヤー１１で接続し、さらにこのベアーチップ１０の周辺部を・・・モールド樹脂層１２で被覆して所定の機能を有する電子回路基板を構成する。そして、これらの電子回路基板の複数枚を積層してその間を耐熱性や耐湿性に優れた絶縁樹脂１３・・・を使用し熱プレス法により接着し多層に積層することにより半導体集積回路素子１０が内蔵した多層電子回路基板を作る。しかる後に層間の回路導体層９を貫通する貫通孔１４をあけ、その内壁面をスルーホールめっき法等によって導通化して各層の回路導体層９を電気的に接続した多層電子回路基板を構成したものである。
　これにより半導体集積回路素子１０が多層配線の内層に埋設され、しかも多層に配置された構成になるため高密度電子回路が実現出来るとともに、半導体集積回路素子１０の耐湿性が著しく向上する効果が得られた。
　尚、本実施例では半導体集積回路素子１０とプリント配線板の回路導体層９との接続はワイヤーボンド法により行ったが、他の接続方法として例えば半導体集積回路素子１０の・・・電極端子部に金やはんだ等の金属によりバンプと呼ばれる突起状の導体層を設けこれをフェースダウン方式によりその突起状電極端子と回路導体層９を圧接して直接電気的に接続する方法・・・も試みた。」（２頁左下欄１０行〜３頁左上欄１５行）
（１ｄ）「（実施例２）
　第２図は本発明の第二の実施例を示すものであり、第２図の各部の名称は第１図と同じであるが、１５は電子回路を構成する回路素子として用いたチップ抵抗器やチップコンデンサー等の平面接続型のチップ部品、１６はチップ部品１５をプリント配線基板の回路導体層８と電気的にさせるための導電性接着剤である。」（２頁左上欄１６行〜右上欄３行）
（１ｅ）「以上説明した（実施例１，２）では半導体集積回路素子１０および平面接続型のチップ部品１５をそれぞれ個別に多層配線板に内蔵して実装したものであるが本発明では半導体集積回路素子と平面接続型のチップ部品を混載して多層に配置されるように実装してもよい。そうすることによりさらに高機能化された高密度電子回路装置が実現できることとなる。」（３頁右下欄３〜１０行）
（１ｆ）第１図には、絶縁基板の表側に半導体集積回路素子（半導体チップ）１０が、該表側の半導体集積回路素子（半導体チップ）１０のそれぞれ直下に内側の半導体集積回路素子（半導体チップ）が配置されていることが示され、第２図には、絶縁基板の表側にチップ部品１５が、該表側のチップ部品１５のそれぞれ直下に内側のチップ部品が配置されていることが示されている。
　
（２）引用例２（特開平９−１１６２４７号公報）
（２ａ）「【請求項２】絶縁体層を介して隣接する上下導体回路層間の電気的接続を行うポストを有するプリント回路基板において、
前記ポスト形成のために堆積したフォトレジストのコンデンサー形成用開口部にコンデンサー用ペーストを硬化して形成したコンデンサー部を埋設し、このコンデンサー部の上にコンデンサー上部電極を形成してコンデンサーを内蔵したことを特徴とするコンデンサー内蔵ビルドアップ型プリント配線基板。」
（２ｂ）「【００１０】【発明の実施の形態】
［第１の実施形態］図１、図２、図３及び図４は本発明の第１の実施形態を一連の工程フロー順に示す模式工程図である。この場合、図１には（ａ）〜（ｄ）、図２には（ｅ）〜（ｈ）、図３には（ｉ）〜（ｋ）、図４には（ｌ）〜（ｍ）の各工程段階がそれぞれ工程順に図示され、全体として図１から図４までの１３工程段階が、（ａ）〜（ｍ）の通し符号順に図示されている。以下、上述の工程符号順に製造手順及び製造状態について説明する。
　【００１１】始めに、図１の（ａ）に示すように、絶縁体層１０１上の所定位置に下部導体回路１０２及びコンデンサー下部電極１０３が形成されたプリント回路基板を用意する。ここで、絶縁体層１０１、下部導体回路１０２及びコンデンサー下部電極１０３は、いずれも従来の両面銅張板やプリプレグを用いて製造するプリント回路基板の製造方法により形成される部分であるところのコア基板部分である。・・・」
（２ｃ）「【００１７】さらに、基板内信号伝送の高速化や実装の高密度化に伴う、ノイズの低減化や反射対策において必要とされる素子近傍へのコンデンサーの実装に関しても、図５に示されるように、素子パッケージ３０１をコンデンサー上部電極１１４に設けた素子実装用パッド１１４ａの真下にコンデンサーを挿入することができる。このため、基板実装の高密度化、基板サイズの縮小化に対する寄与が大きい利点がある。・・・」
　
（３）引用例３（特開平９−７４２７６号公報）
（３ａ）「【請求項１】表面実装プリント配線基板の本体内にバイパスコンデンサーを内在せしめてなる、表面実装プリント配線基板。
　・・・・・
　【請求項３】バイパスコンデンサー部品は、プリント配線基板本体における電源線、またはグランド線となる内層のベタ面銅箔導体と、表面実装部品用パッドとの間の絶縁層内に設けてなる、請求項１または請求項２の何れか１に記載の表面実装プリント配線基板。」
（３ｂ）「【０００８】そこで、本発明の解決すべき課題は、表面実装プリント配線基板上に実装されるバイパスコンデンサーの実装エリアを最小限に抑え、かつ、バイパスコンデンサーを流れるノイズとなり得る高周波電流のルートを最短にして、電流経路面積を最少にする、表面実装プリント配線基板を提供することにある。」
（３ｃ）「【００１１】【発明の実施の形態】図１は、本発明にかかる表面実装プリント配線基板の実施例を示すもので、図３に同プリント配線基板を用いた表面実装例を示している。この実施例におけるプリント配線基板本体は４層構造からなる。即ち、基板（プリプレグ）１の両面に、電源線、またはグランド線となるベタ面状の銅箔層２を設け、各銅箔層２上に絶縁層または基板３，３（基板またはプリプレグも含み得る。）を設け、さらにその外面側に銅箔等の信号線層４，４を形成してなるものである。かかる銅箔等の信号線層４には、表面実装部品用パッドを含ませる。
　【００１２】しかして、銅箔パターン層２の外側に形成される絶縁層３（基板またはプリプレグ）は、紫外線硬化型樹脂等を使用すれば容易にフォトエッチングが可能であり、それによりバイパスコンデンサーを挟むスペースをも形成可能である。そこで、この絶縁層３において内外に通ずるスペースを作り、このスペース部分にバイパスコンデンサー６を設けてなるものである。
　【００１３】バイパスコンデンサー６は、銅箔パターン層２にはんだ付け接続等により固定され絶縁層３の所定スペース内に組み入れられる。この後に、無電解メッキ法等により銅箔等の信号線層（表面実装部品用パッド）４が形成される。これにより、バイパスコンデンサー６は、電源線、またはグランド線となるベタ面状の銅箔層２と、表面実装部品用パッドの層４との間に挿まれ、文字通りのバイパスコンデンサーの役目を果たすようにした。」と記載され、図１、図３、図５、図６には、表面実装部品用パッドを含む銅箔等の信号線層４、及びＬＳＩ５の真下に、バイパスコンデンサー６を設けていることが示されている。
　
（４）引用例４（特開平４−１９６１９５号公報）
（４ａ）「（産業上の利用分野）
　本発明はプリント抵抗器内蔵プリント回路板に関し、更に詳しくは、ノイズによる影響を低減することが可能なプリント抵抗器内蔵プリント回路板に関するものである。」（１頁右下欄１〜５行）
（４ｂ）「本発明の多層プリント回路板を図面に即して更に詳細に説明する。
　第１図は本発明の多層プリント回路板の製造過程及び構成を説明するための概略断面図である。第２図は本発明の多層プリント回路板の一例を示す概略断面図である。第３図は本発明のプリント抵抗器内蔵多層プリント回路板の内蔵するプリント抵抗器の配置図の一例を示す内層用プリント回路板の平面図である。
　第１図において、絶縁基板２の片面又は両面には銅はくをパターン形成してなる導体回路１を設け、その導体回路間の一部に抵抗器４をプリント形成し、その上部をオーバーコート５で保護している。そして、上記抵抗器４を搭載した絶縁基板２よりなる片面或いは両面のプリント回路板６の上下にプリプレグ３、更に銅はく１６を有する絶縁基板１５を重ね、加熱・加圧により、積層することにより抵抗器４を内蔵する銅張積層板を作成する。この場合、銅はく１６を有する絶縁基板１５の代わりに、既に導体回路を形成させてなるプリント回路板を積層することもできる。
　ここで内層される導体回路及び抵抗器は、絶縁層を介して多層に積層されてもよい。」（４頁右上欄６行〜左下欄９行）
　
（５）引用例５（特開平２−７４０９９号公報）
（５ａ）「凹部または貫通孔を有する基板を含む複数枚の樹脂板が積層されて成る多層樹脂基板と、
　多層樹脂基板内であって前記凹部または貫通孔で形成される空間内に収納されたチップ型電子部品と、
　多層樹脂基板の層間または前記貫通孔内に設けられていて前記チップ型電子部品を配線している導電パターンとを備えることを特徴とする電子部品内蔵多層樹脂基板。」（特許請求の範囲）
（５ｂ）「（産業上の利用分野）
　この発明は、多層樹脂基板内に、例えばコンデンサ、抵抗器、コイル等のチップ型電子部品を内蔵した電子部品内蔵多層樹脂基板に関する。」（１頁左下欄下から６〜下から３行）
（５ｃ）「次に、第１図に示した電子部品内蔵多層樹脂基板１の製造方法の一例を、第３図を主として説明する。前述した樹脂板２〜６は、たとえば、ガラス基材からなるエポキシ基板１０２，・・，１０６によって与えられる。そして、エポキシ基板１０４および１０５の一方の主表面上にフォトエツチング法によって、前述した導電パターン１６，・・，２０を形成する。
　次に、エポキシ基板１０３には、それぞれの厚み方向に貫通する貫通孔３３が設けられ、この貫通孔３３が前述した空間部２１となる。また、エポキシ基板１０４には、それぞれの厚み方向に貫通する貫通孔３４，３５が設けられ、この貫通孔３４および３５が前述した空間部２２および２３となる。
　次に、積層セラミックコンデンサ２４を導電パターン１６，１７間に、積層セラミックコンデンサ２５を導電パターン１８，１９間に、抵抗器２６を導電パターン１９，２０間に、それぞれ半田固定する。
　次に、第３図に示した配置状態で接着層（図示せず）を介して重ねあわされたエポキシ基板１０２〜１０６を加熱圧着することによって積層構造物９を形成する。
　次に、この積層構造物９の一方の主表面から他方に貫通するスルーホール３６，３７，３８を形成し、前述した電気的接続通路１０〜１２を与える。そして、スルーホール３６〜３８の内面全域に銅，錫などの材料で無電解メツキなどの方法によってメツキ層３９，４０，４１を形成し、前述した導電パターン１８〜１５を与えた。」（３頁左上欄８行〜右上欄１９行）
（５ｄ）「また、前記実施例の導電パターンとしては、電子部品内蔵多層樹脂基板の主表面上では、たとえば、予め主表面上に接着された銅箔が利用でき、スルーホール内では、たとえば、銅、・・のメツキ層を利用することができる。」（３頁左下欄１１〜１５行）
　
３．当審の判断
３−１．引用例１に記載の発明
　引用例１の摘記（１ｃ）によれば、（実施例１）は、絶縁基板８としてガラスエポキシ基板を使用し、この絶縁基板８の表面または表裏面層に例えば銅箔をエッチングして所望とする回路導体層９を形成した複数枚のプリント配線板を準備し、それぞれのプリント配線板には半導体集積回路素子１０をできるだけ薄く実装しやすいように部分的に凹部を設け、その凹部に半導体集積回路素子１０を搭載して固定し、その電極端子と回路導体層９とを接続し、所定の機能を有する電子回路基板を構成し、これらの電子回路基板の複数枚を積層してその間を絶縁樹脂１３を使用し熱プレス法により接着し多層に積層することにより半導体集積回路素子１０が内蔵した多層電子回路基板を作り、しかる後に層間の回路導体層９を貫通する貫通孔１４をあけ、その内壁面をスルーホールめっき法によって導通化して各層の回路導体層９を電気的に接続した多層電子回路基板を構成することが記載されている。ここで、多層電子回路基板の表面に半導体集積回路素子１０が載置されていることが理解できる。
　更に、摘記（１ｃ）によれば、半導体集積回路素子１０とプリント配線板の回路導体層９との接続は、半導体集積回路素子１０の電極端子部にはんだバンプを設け、これをフェースダウン方式によりその突起状電極端子と回路導体層９を圧接して直接電気的に接続する方法も試みたことが記載されており、又半導体チップが搭載される多層回路基板の表面には、はんだバンプを設けておくことも通常のことであるから、当該多層電子回路基板の表面には、はんだバンプを設けておくことも意味しているといえる。
　摘記（１ｄ）によれば、（実施例２）として、電子回路を構成する回路素子としてチップコンデンサーの平面接続型のチップ部品を用いたこと、が記載されている。
　摘記（１ｆ）によれば、第１図には、絶縁基板の表側に半導体集積回路素子（半導体チップ）１０が、該表側の半導体集積回路素子（半導体チップ）１０のそれぞれ直下に内側の半導体集積回路素子（半導体チップ）が配置されていることが示されており、内層の絶縁基板の回路導体層９に実装されている半導体集積回路素子は、表側の半導体集積回路素子１０の直下に配置されていることが理解できる。
　
　そうすると、引用例１の摘記（１ａ）〜（１ｆ）をまとめると、引用例１には、
「絶縁基板８の表面または表裏面層の銅箔をエッチングして所望とする回路導体層９を形成した複数枚のプリント配線板を積層して、その間を絶縁樹脂１３を使用し熱プレス法により接着し多層に積層してなり、半導体集積回路素子１０が載置される多層電子回路基板において、内層の絶縁樹脂層に配置され絶縁基板の回路導体層９に回路素子を実装されてなるとともに、該回路素子は半導体集積回路素子１０の直下に配置されており、層間の回路導体層９を貫通する貫通孔１４をあけ、その内壁面をスルーホールめっき法によって導通化して各層の回路導体層９を電気的に接続されており、外層の回路導体層９上には半導体集積回路素子１０が実装されるはんだバンプが形成される多層電子回路基板。」（以下、「引用例１発明」という。）が記載されているといえる。
　
３−２．対比・判断
　本願補正発明と引用例１発明とを対比する。
　引用例１発明では、絶縁基板８の表面または表裏面層の銅箔をエッチングして所望とする回路導体層９を形成した複数枚のプリント配線板を積層して、その間を絶縁樹脂１３を使用し熱プレス法により接着し多層に積層することにより半導体集積回路素子が内蔵した多層電子回路基板を形成し、その最表面には半導体集積回路素子１０が載置されるものであるから、当該半導体集積回路素子１０が載置される多層電子回路基板は、「銅張り積層板を積層してなり、半導体集積回路素子１０が載置される多層電子回路基板」であることも明らかである。
　そして、引用例１発明の「回路導体層」、「プリント配線板」、「半導体集積回路素子」、「多層電子回路基板」、「絶縁樹脂層」、「はんだバンプ」は、順に本願補正発明の「導体回路」、「銅張り積層板」、「集積回路」、「多層プリント配線板」、「層間絶縁フィルム」、「半田バンプ」にそれぞれ相当し、本願補正発明の「チップコンデンサ」は、「回路素子」といえるものであるから、
　両者は、
「銅張り積層板を積層してなり、集積回路が載置される多層プリント配線板において、
　内層の導体回路に回路素子を実装されてなるとともに、該回路素子は前記集積回路の直下であって、銅張り積層板と外層の導体回路を有する銅張り積層板との間に介在される層間絶縁フィルムにあり、且つ、層間絶縁フィルム上には、前記外層の導体回路を有する銅張り積層板がプレスにより設けられており、前記外層の導体回路と前記内層の導体回路とはスルーホールを介して接続されており、前記外層の導体回路上には前記集積回路が実装される半田バンプが形成されている多層プリント配線板。」で一致し、次の点で相違する。
　
相違点：
（イ）内層の導体回路に実装される回路素子が、本願補正発明は、チップコンデンサであるのに対し、引用例１発明は、回路素子としている点。
　
（ロ）本願補正発明は、チップコンデンサが、銅張り積層板と外層の導体回路を有する片面銅張り積層板との間に介在される層間絶縁フィルムの開口に収容されており、且つ、層間絶縁フィルム上には、前記外層の導体回路を有する片面銅張り積層板がプレスにより設けられているのに対して、引用例１発明は、回路素子が内層の絶縁樹脂層にあり、プリント配線板を積層して、その間を絶縁樹脂を使用し熱プレス法により積層しているものの、片面銅張り積層板を用いることが不明であり、回路素子が層間絶縁フィルムの開口に収容されていることが記載されていない点。
　
　次に、上記相違点（イ）、（ロ）について検討する。
相違点（イ）について
　引用例１の摘記（１ｃ）によれば、実施例１は、回路素子として、半導体集積回路素子（半導体チップ）が例示され、摘記（１ｄ）によれば、実施例２は、回路素子として、チップコンデンサーが例示され、更に、摘記（１ｅ）によれば、半導体集積回路素子と平面接続型のチップ部品を混載して多層に配置されるように実装してもよいことが記載されており、上記チップコンデンサーは、該平面接続型のチップ部品に該当する。
　一方、引用例２の摘記（２ｃ）には、基板内信号伝送の高速化や実装の高密度化に伴う、ノイズの低減化や反射対策において必要とされる素子近傍へのコンデンサーの実装に関して、図５に示されるように、素子パッケージ３０１をコンデンサー上部電極１１４に設けた素子実装用パッド１１４ａの真下にコンデンサーを挿入することができることが記載されている。
　また、引用例３の摘記（３ｃ）には、表面実装部品用パッドを含む銅箔等の信号線層４の真下に、バイパスコンデンサー６を設けていることが示されている。
　そして、上記のとおり引用例１発明の多層電子回路基板においては、半導体集積回路素子とチップコンデンサーを混載してもよいとしているから、引用例１の実施例１からは、最表面に半導体集積回路素子（半導体チップ）を搭載し、内層にチップコンデンサーを接続することができることも示唆されていることになる。そうすると、引用例２、３に示される表面から半導体集積回路素子（半導体チップ）とチップコンデンサの組み合わせを参酌すれば、引用例１発明の回路素子をチップコンデンサーとすることは、当業者ならば容易に想到し得ることである。
　
相違点（ロ）について
　引用例３の摘記（３ｃ）段落【００１２】によれば、銅箔パターン層２の外側に形成される絶縁層３（基板またはプリプレグ）は、紫外線硬化型樹脂等を使用すれば容易にフォトエッチングが可能であり、この絶縁層３において内外に通ずるスペースを作り、このスペース部分にバイパスコンデンサー６を設けてなることが記載され、
　引用例５の摘記（５ｃ）によれば、エポキシ基板１０３には、それぞれの厚み方向に貫通する貫通孔３３が設けられ、この貫通孔３３が前述した空間部２１となり、また、エポキシ基板１０４には、それぞれの厚み方向に貫通する貫通孔３４，３５が設けられ、この貫通孔３４および３５が前述した空間部２２および２３となり、次に、積層セラミックコンデンサ２４を導電パターン１６，１７間に、積層セラミックコンデンサ２５を導電パターン１８，１９間に、半田固定し、次に、第３図に示した配置状態で接着層を介して重ねあわされたエポキシ基板１０２〜１０６を加熱圧着することによって積層構造物９を形成することが記載されている。
　そうすると、上記引用例３、５の記載によれば、コンデンサーが、銅張り積層板と外層の導体回路を有する銅張り積層板との間に介在される層間絶縁フィルムの開口に収容されていることが示され、このことは周知の事項であるといえる。
　
　一方、引用例４には、摘記（４ｂ）によれば、抵抗器４を搭載した絶縁基板２よりなる片面或いは両面のプリント回路板６の上下にプリプレグ３、更に銅はく１６を有する絶縁基板１５を重ね、加熱・加圧により、積層することにより、抵抗器４を内蔵する銅張積層板を作成することが記載され、ここでの、銅はく１６を有する絶縁基板１５は、片面銅張り積層板であって、該片面銅張り積層板を重ね電子部品を内蔵する銅張積層板を作成することを意味し、
　引用例５には、摘記（５ｃ）によれば、第３図に示した配置状態で接着層（図示せず）を介して重ねあわされたエポキシ基板１０２〜１０６を加熱圧着することによって積層構造物９を形成すること、摘記（５ｄ）によれば、導電パターンとしては、電子部品内蔵多層樹脂基板の主表面上では、予め主表面上に接着された銅箔が利用できと記載されているから、最表面のエポキシ基板１０２は、片面銅張り積層板であるといえ、エポキシ基板１０２〜１０６を加熱圧着することによって積層構造物９を形成することが示されていることになる。
　上記のとおり、引用例４、５に記載された、銅張り積層板において、外層導体を有する片面銅張り積層板をプレスにより層間絶縁層上に設けることも周知の事項であるといえる。
　更に、引用例１発明において、プリント配線板として、絶縁基板８の表面層にだけ銅箔を有する場合には、その最表面は片面銅張り積層板であるともいえる。
　そして、上記周知の事項を前提にして上記引用例３、５の記載を参酌すれば、引用例１発明における回路素子を内層の絶縁樹脂層に配置することを、チップコンデンサが、銅張り積層板と外層の導体回路を有する片面銅張り積層板との間に介在される層間絶縁フィルムの開口に収容されており、且つ、層間絶縁フィルム上には、前記外層の導体回路を有する片面銅張り積層板がプレスにより設けるようにすることは、当業者にとって格別困難なことではない。
　してみると、上記相違点（ロ）なる構成とすることは、当業者ならば容易に想到し得ることである。
　
　そして、本願補正発明の奏する効果も、引用例１〜５の記載事項、及び上記周知の事項から予測することができる程度のものであって、格別顕著であるとは認められない。
　
　したがって、本願補正発明は、引用例１〜５に記載された発明、及び上記周知の事項に基いて当業者が容易に発明をすることができたものである。
　
４．むすび
　以上のとおりであるから、本願補正発明は、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。
　したがって、本件補正は、特許法第１７条の２第５項で準用する同法第１２６条第５項の規定に違反するものであるから、特許法第１５９条第１項の規定によって読み替えて準用する同法第５３条第１項の規定により却下されるべきものである。
　
５．審判請求人の主張について
　審判請求人は、審判請求書の平成１９年４月２３日付手続補正書において、「本願の技術的特徴は、・・・ことにある。この技術的特徴により、チップコンデンサ部分が膨らまず、基板の平坦性が確保され、良好な導体形成が可能となり、バンプの高さを一定にでき、接続信頼性の向上を図ることができる。」（３頁３〜９行）と主張しているが、当該作用効果については、本願明細書には記載されていないことであるから、採用することはできない。
　
III．本願発明について
１．本願発明
　平成１９年４月２３日付の手続補正は上記のとおり却下されたので、本願の請求項１、２に係る発明は、平成１８年９月１４日付手続補正書により補正された明細書の特許請求の範囲の請求項１、２に記載された事項により特定されるとおりのものであって、そのうち請求項１に係る発明（以下、「本願発明」という。）は、次のとおりのものである。
　「【請求項１】層間絶縁層を介在させて複数の導体回路を積層してなり、集積回路が載置される多層プリント配線板において、
　内層の導体回路にチップコンデンサを実装されてなるとともに、該チップコンデンサは前記集積回路の直下であって、基板と層間絶縁層との間に介在される層間絶縁フィルムの開口に収容されることを特徴とする多層プリント配線板。」
　
２．引用刊行物とその記載事項
　原査定の拒絶の理由に引用された引用例１、及び上記周知例である引用例２（特開平９−１１６２４７号公報）、同じく引用例３（特開平９−７４２７６号公報）、同じく引用例５（特開平２−７４０９９号公報）とその主な記載事項は、前記「II．２．」に記載したとおりである。
　
３．当審の判断
　本願発明を特定するために必要な事項を全て含み、さらに具体的に限定したものに相当する本願補正発明１は、前記「II．３．」に記載したとおり、引用例１〜５に記載された発明、及び上記周知の事項に基いて当業者が容易に発明をすることができたものであるから、本願発明も同様の理由で、引用例１に記載された発明、及び上記周知の事項に基いて当業者が容易に発明をすることができたものである。
　
４．むすび
　以上のとおり、本願の請求項１に係る発明は、特許法第２９条第２項の規定により特許を受けることができないから、他の請求項について検討するまでもなく、本願は拒絶すべきものである。
　よって、結論のとおり審決する。