【事件の表示】
　特許第３２４１７０８号に関する訂正審判事件について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
Ｉ．本件訂正審判の経緯 
　本件は、特許第３２４１７０８号の明細書を訂正することについて、平成１８年８月３０日に審判請求がなされたものであって、平成１８年９月２７日付けで訂正拒絶理由通知書を送付したところ、平成１８年１０月３０日に意見書の提出がなされたものである。
　なお、本件特許に係る経緯の大要及び本件訂正請求の内容は、次の訂正拒絶理由通知書の内容に記載したとおりであり、また、本件訂正審判について、平成１８年９月２８日付けでチーメイオプトエレクトロニクスコーポレーションより、また、平成１８年１０月２日付けでバイ・デザイン株式会社より上申書の提出がなされている。
　
II．訂正拒絶理由通知書の内容
　平成１８年９月２７日付け訂正拒絶理由通知書の内容は、次のとおりである。
　
『本件審判の手続において、平成１８年８月３０日に請求人が行った、願書に添付した明細書又は図面の訂正の請求は、合議の結果、以下の理由によって拒絶すべきものと認められます。これについて意見がありましたら、この通知の発送の日から３０日以内に意見書の正本１通及びその副本１通を提出して下さい。 
　
 　　　　　　　　　　　　　　　　理　由 
　
 １．本件特許の経緯 
　平成　３年　３月２５日　原出願（特願平３−８４６５３号）の特許出願
　平成１２年　８月　７日　本件特許の特許出願 
　平成１３年１０月１９日　設定登録 
　平成１７年　４月２５日　チーメイオプトエレクトロニクスコーポレーシ　　　　　　　　　　　　　ョンより特許無効審判（無効２００５−８０１　　　　　　　　　　　　　３１号事件）請求 
　平成１７年　６月２４日　バイ・デザイン株式会社より特許無効審判（無　　　　　　　　　　　　　効２００５−８０１９３号事件）請求 
　平成１８年　１月１９日　無効２００５−８０１３１号事件及び無効２０　　　　　　　　　　　　　０５−８０１９３号事件において訂正請求 
　平成１８年　５月２３日　無効２００５−８０１９３号事件につき、請求　　　　　　　　　　　　　項１ないし１７に係る特許を無効とするとの審　　　　　　　　　　　　　決 
　平成１８年　６月　２日　同審決書謄本送達 
　平成１８年　６月２９日　同審決に対する訴え提起 
　平成１８年　８月３０日　本件訂正審判請求 
　
２．訂正の内容 
　本件訂正審判は、特許第３２４１７０８号の明細書の特許請求の範囲を次のとおりに訂正することを求めるものである。 
「【請求項１】表示部及び保護回路を有するアクティブマトリクス型表示装置であって、
　
前記表示部は、画素電極と、前記画素電極に電気的に接続された駆動装置と、前記駆動装置に電気的に接続された信号線とを有し、
　前記保護回路は、薄膜トランジスタを有し、 
　該薄膜トランジスタのソース及びドレインの一方
に
がＩＴＯ膜
るとともに、前記ＩＴＯ膜を通じて前記信号線からの電圧が印加され、
　該薄膜トランジスタのソース及びドレインの他方は、基準の電圧の配線に電気的に接続され
、
　
前記ＩＴＯ膜と前記表示部の前記画素電極とは、同一の材料でなる
 【請求項２】表示部及び保護回路を有するアクティブマトリクス型表示装置であって、
　
前記表示部は、画素電極と、前記画素電極に電気的に接続された駆動装置と、前記駆動装置に電気的に接続された信号線とを有し、
　前記保護回路は、薄膜トランジスタを有し、 
　該薄膜トランジスタのソース及びドレインの一方
に
が
ＩＴＯ膜
るとともに、前記ＩＴＯ膜を通じて前記信号線からの電圧が印加され
　該薄膜トランジスタのソース及びドレインの他方は、基準の電圧の配線に電気的に接続され
、
　
前記ＩＴＯ膜と前記表示部の前記画素電極とは、同一の材料でなる
 【請求項３】表示部及び保護回路を有するアクティブマトリクス型表示装置であって、 
　
前記表示部は、画素電極と、前記画素電極に電気的に接続された駆動装置と、前記駆動装置に電気的に接続された走査線とを有し、
　前記保護回路は、薄膜トランジスタを有し、 
　該薄膜トランジスタのソース及びドレインの一方
に
前記
が
ＩＴＯ膜
るとともに、前記ＩＴＯ膜を通じて前記走査線からの電圧が印加され
　該薄膜トランジスタのソース及びドレインの他方は、基準の電圧の配線に電気的に接続され
、
　
前記ＩＴＯ膜と前記表示部の前記画素電極とは、同一の材料でなる
 【請求項４】表示部及び保護回路を有するアクティブマトリクス型表示装置であって、 
　
前記表示部は、画素電極と、前記画素電極に電気的に接続された駆動装置と、前記駆動装置に電気的に接続されたデータ線とを有し、
　前記保護回路は、薄膜トランジスタを有し、 
　該薄膜トランジスタのソース及びドレインの一方
に
前記
が
ＩＴＯ膜
るとともに、前記ＩＴＯ膜を通じて前記データ線からの電圧が印加され
　該薄膜トランジスタのソース及びドレインの他方は、基準の電圧の配線に電気的に接続され
、
　
前記ＩＴＯ膜と前記表示部の前記画素電極とは、同一の材料でなる
 【請求項
５
４
 【請求項
６
４
 【請求項
７
６
 【請求項
８
６
 【請求項
９
８
 【請求項
１０
８
 　 
　そして、本件訂正は、特許請求の範囲の減縮を目的とするものであると認められるので、以下、これらの発明が特許出願の際独立して特許を受けることができるものであるかについて検討する。 
 　 
３．特許法第２９条第２項の規定について 
（１）刊行物・引用発明 
　本件特許の出願前に頒布された刊行物である特開昭６３−１０５５８号公報（以下、「刊行物１」という）には、その第１図，第５図，第６図にフラットディスプレイの回路構成図が示されており、その第２頁右上欄第１５行〜同左下欄第１４行には、「第１図は本発明によるフラットディスプレイの一実施例を示す回路構成図である。同図において、Ｘは走査線、Ｙは信号線、ＴＦＴはアクティブ素子としての薄膜トランジスタ、ＬＣは例えば液晶表示素子等の表示素子であり、１個の薄膜トランジスタＴＦＴと表示素子ＬＣとで一画素ＰＩＸを構成している。また、これらの画素ＰＩＸが走査線Ｘと信号線Ｙとの間にマトリックス状に接続されて液晶表示装置ＬＣＤのパネルＰＮＬが構成されている。ＬＶＳはＬＣＤ垂直走査回路であり、各薄膜トランジスタＴＦＴのゲート電極に各走査線Ｘを介して走査スイッチング信号を印加する。ＬＨＳはＬＣＤ水平走査回路であり、薄膜トランジスタＴＦＴのソース・ドレイン電極に順次選択的にビデオ信号を印加する。ＥはパネルＰＮＬの周辺部に形成されたアースライン、ＴＦＴ１は各信号線ＹとアースラインＥとの間に接続された第１の保護用薄膜トランジスタ、ＴＦＴ２は各走査線ＸとアースラインＥとの間にそれぞれ接続された第２の保護用薄膜トランジスタである。」と記載されている。
　また、第２頁右下欄第１５行〜同第３頁左上欄第３行には、「このような構成において、第１および第２の保護用薄膜トランジスタＴＦＴ１およびＴＦＴ２は、そのゲート電極およびドレイン電極が共にゲート電極となり、そのソース電極がアースラインＥに接続されているので、走査線Ｘ、信号線Ｙに静電気等の高電圧が印加されると、この薄膜トランジスタＴＦＴ１およびＴＦＴ２はオン状態となってアースラインＥに導通され、アクティブ素子としての薄膜トランジスタＴＦＴは保護される。」と記載されている。  
 　 
　以上の記載から、刊行物１には、「走査線Ｘと信号線Ｙとの間にマトリックス状に接続されている薄膜トランジスタＴＦＴと表示素子ＬＣを有する液晶表示装置ＬＣＤのパネルＰＮＬと、各信号線Ｙにドレイン電極及びゲート電極が電気的に接続されるとともにソース電極がアースラインＥに電気的に接続された第１の保護用薄膜トランジスタＴＦＴ１と、各走査線Ｘにドレイン電極及びゲート電極が電気的に接続されるとともにソース電極がアースラインＥに電気的に接続された第２の保護用薄膜トランジスタＴＦＴ２を有するフラットディスプレイ。」の発明（以下、「引用発明」という。）が記載されているものと認められる。 
  
（２）対比 
　まず、本件訂正発明１について検討する。 
　引用発明がアクティブマトリクス型表示装置の発明であることは明らかであって、その液晶表示素子ＬＣにＩＴＯ膜の「画素電極」が設けられていることは当業者に周知であり、引用発明の「パネルＰＮＬ」、「パネルＰＮＬ部に設けられる薄膜トランジスタＴＦＴ」及び「走査線Ｘ，信号線Ｙ」が本件訂正発明１の「表示部」、「駆動装置」及び「信号線」にそれぞれ相当する。 
　また、引用発明の「第１の保護用薄膜トランジスタＴＦＴ１」や「第２の保護用薄膜トランジスタＴＦＴ２」が本件訂正発明１の「保護回路」の「薄膜トランジスタ」に、また、引用発明の「アースラインＥ」が本件訂正発明１の「基準の電圧の配線」に相当し、また、引用発明の「ＴＦＴ１，２のドレイン電極」、「ＴＦＴ１，２のソース電極」及び「ＴＦＴ１，２のゲート電極」が本件訂正発明１の「薄膜トランジスタのソース及びドレインの一方」、「薄膜トランジスタのソース及びドレインの他方」及び「薄膜トランジスタのゲート」にそれぞれ相当し、引用発明の「ＴＦＴ１，２のドレイン電極」には「ＴＦＴ１，２のゲート電極」が信号線Ｙや走査線Ｘとともに電気的に接続され、引用発明の「ＴＦＴ１、２のソース電極」はアースラインＥに電気的に接続されている。 
　 
　以上のことから、本件訂正発明１と引用発明はともに  
「表示部及び保護回路を有するアクティブマトリクス型表示装置であって、
　前記表示部は、画素電極と、前記画素電極に電気的に接続された駆動装置と、前記駆動装置に電気的に接続された信号線とを有し、 
　前記保護回路は、薄膜トランジスタを有し、 
　該薄膜トランジスタのソース及びドレインの一方には、該薄膜トランジスタのゲートが電気的に接続されるとともに、前記信号線からの電圧が印加され、 
　該薄膜トランジスタのソース及びドレインの他方は、基準の電圧の配線に電気的に接続されるアクティブマトリクス型表示装置。」の発明である点で一致する。 
　一方、本件訂正発明１は、薄膜トランジスタのソース及びドレインの一方には、該薄膜トランジスタのゲートがＩＴＯ膜を介して電気的に接続されるとともに、前記ＩＴＯ膜を通じて前記信号線からの電圧が印加され、前記ＩＴＯ膜と前記表示部の前記画素電極とは、同一の材料でなるとされているのに対し、引用発明はこのような構成となっていない点で相違する。 
　 
（３）判断 
　この点について検討するに、静電気等の過電圧をバイパスする保護用トランジスタにおいて、当該保護用トランジスタに過大な電流が流れることを防止するために、信号線と保護用トランジスタの間に制限抵抗要素を設けることは、例えば、特開昭６１−５３７６１号公報の第４図にＲｗとして記載されているように、また、特開平２−２７３９７１号公報のＦＩＧ．２７に抵抗素子９として記載されているように周知であるから、引用発明において、保護用トランジスタＴＦＴ１のソース及びドレインの一方と信号線Ｙの間、また、保護用トランジスタＴＦＴ２のソース及びドレインの一方と走査線Ｘの間に制限抵抗要素を設けることは当業者が容易に想到し得るものと認められ、また、その際、液晶表示装置の画素電極として用いられるＩＴＯ膜の抵抗率は、例えば特開平３−４４４６５号公報第１頁右下欄第１８〜１９行に記載されるように低いものでも１０−２〜１０−４Ω・ｃｍであり、引用発明において走査線Ｘや信号線Ｙとして用いられているクロムやアルミニウム（刊行物１第２頁右下欄第４〜１４行参照）の抵抗率（それぞれ、１２．９×１０−６Ω・ｃｍ及び２．６５５×１０−６Ω・ｃｍ、いずれも、理化学辞典による。）に比べれば桁違いに大きいことが周知であるから、制限抵抗要素を構成する抵抗材料として画素電極と同一材料のＩＴＯ膜を採用することも当業者が容易になし得ることであると認められる。 
 　 
　したがって、本件訂正発明１は、引用発明及び本件出願前に周知の技術事項に基づいて当業者が容易に発明できたものと認められるので、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができない。 
 　 
　本件訂正発明２は、薄膜トランジスタのソース及びドレインの一方に「表示部」がＩＴＯ膜を介して電気的に接続される点を限定するものであるが、本件訂正発明１は、薄膜トランジスタのソース及びドレインの一方に「前記ＩＴＯ膜を介して前記信号線からの電圧が印加され」ており、この信号線は表示部に接続されているから、結局、本件訂正発明１においても、薄膜トランジスタのソース及びドレインの一方には「表示部」がＩＴＯ膜を介して電気的に接続されているのであり、本件訂正発明２は本件訂正発明１と格別変わる点はない。 
　また、本件訂正発明３及び４は、本件訂正発明２における信号線を走査線及びデータ線にそれぞれ限定しているだけで、実質本件訂正発明１と格別変わる点はない。 
　したがって、本件訂正発明２ないし４についても、引用発明との相違点は本件訂正発明１と同様であるから、本件訂正発明１におけると同様の理由で特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができない。 
　また、引用発明の「アースラインＥ」が、本件訂正発明５の「固定電圧の配線」であり、本件訂正発明６の「接地電圧の配線」であることは明らかであり、また、引用発明は、「液晶表示ＬＣＤのパネルＰＮＬ」を用いるものであるから、本件訂正発明７の「液晶ディスプレイ」であり、本件訂正発明８の「電気的な信号によって光学特性を制御できる材料を用いた表示装置」であることも明らかであり、また、本件訂正発明９や１０のように液晶アクテイブマトリックス型表示装置を投写型装置やプロジェクターに用いることは周知であるから、本件発明５ないし１０についても、同様に特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができない。 
 　 
　以上のとおり、本件訂正は、特許法第１２６条第５項の規定に適合しない。 
 　 
４．平成６年改正前特許法第３６条第５項第１号の規定について 
　本件訂正発明１において、薄膜トランジスタのソース及びドレインの一方と該薄膜トランジスタのゲートを電気的に接続するＩＴＯ膜と信号線との間の電気的接続について格別の限定はなされておらず、また、本件訂正審判請求書の第１３頁第２６行〜第１４頁第６行に、本件訂正発明１の「ＩＴＯ膜」は、その抵抗によって薄膜トランジスタに印加される過大な電圧を緩和するものである旨記載されていることからすると、本件訂正発明１は、そのＩＴＯ膜と信号線の間に抵抗要素がないか、あっても、前記ＩＴＯ膜より抵抗値が小さいものであると考えられる。（「ＩＴＯ膜」と信号線の間に抵抗値の大きな抵抗要素が存在するならば、薄膜トランジスタに印加される過大な電圧は、この抵抗要素により緩和されることになり、「ＩＴＯ膜」による緩和効果はほとんどないと考えられるので。） 
　しかしながら、本件明細書の発明の詳細な説明には、本件図面の図６（Ａ）を参照して段落【００１７】に記載されるように、本件訂正発明１の「ＩＴＯ膜」に相当する抵抗Ｒ２と信号線の間に抵抗Ｒ１が挿入されるものが記載されるのみである。 
　そして、段落【００１７】には、Ｒ１の抵抗値はＲ２の抵抗値の１０倍であるとされている。段落【００２４】には、これらの抵抗の値は選択できる旨記載されているが、段落【００２４】の、トランジスタの許容値の１０倍高い電圧に対して耐えることができる旨の記載内容からすれば、Ｒ１が無いとか、Ｒ１の抵抗値がＲ２の抵抗値に比べて十分小さいものは、想定されていないものと認められる。 
　以上のことから、結局、薄膜トランジスタのソース及びドレインの一方と該薄膜トランジスタのゲートを電気的に接続するＩＴＯ膜がその抵抗によって薄膜トランジスタに印加される過大な電圧を緩和するような発明（すなわち、前記ＩＴＯ膜が直接信号線に接続される発明や非常に小さい抵抗を介して接続される発明）は、本件明細書の発明の詳細な説明に記載されているといえない。 
　したがって、本件訂正発明１は、特許請求の範囲の記載が平成６年改正前特許法第３６条第５項第１号に規定する要件を満たしていないので、特許出願の際独立して特許を受けることができない。 
　本件訂正発明２ないし１０についても同様である。 
　よって、本件訂正は、特許法第１２６条第５項の規定に適合しない。 
 　 
５．平成６年改正前特許法第３６条第４項の規定について 
　本件明細書の段落【００１７】には、「一方、Ａ点における電位が＋５０Ｖ以下であれば、薄膜トランジスタは高い抵抗として機能し、電圧はあまり低下しない。したがって、正常な信号電圧はバイパスされない。」と記載されているが、どうしてこれが可能となるのかその理由が不明である。 
　例えば、Ａ点における電位が４０Ｖであるとする。このとき、薄膜トランジスタが高い抵抗として機能しているならば、図６（Ａ）の薄膜トランジスタのゲートにはほぼ４０Ｖの電圧が印加されることとなり、トランジスタは導通すると思われる。 
　ちなみに、Ａ点における電位を４０Ｖ、トランジスタのしきい値電圧を５Ｖ、Ｒ１＝１０Ｒ２、薄膜トランジスタのソース・ドレイン間の抵抗をＲｔｒとして計算すると、（Ｒ２＋Ｒｔｒ）／（Ｒ１＋Ｒ２＋Ｒｔｒ）＝（５／４０）より、ＲｔｒがＲ２の３／７の状態で、ゲートに５Ｖが得られることが分かり、この時のＡ，Ｂ間の抵抗は、Ｒ１＋Ｒ２＋（３／７）Ｒ２＝（１１＋３／７）Ｒ２であって、これは、Ａ点の電位が５０Ｖである時のＡ，Ｂ間の抵抗Ｒ１＋Ｒ２＝１１Ｒ２とほとんど変わらない。 
　Ａ点の電位が２０Ｖであるとして計算しても、Ｒｔｒ＝（７／３）Ｒ２であり、Ａ，Ｂ間の抵抗は、Ｒ１＋Ｒ２の１．２倍程度であって到底高い抵抗とはいえない。 
　Ａ点が１０ＶとしてもＲｔｒ＝９Ｒ２であり、Ａ，Ｂ間の抵抗は、Ｒ１＋Ｒ２の２倍程度であって、到底高い抵抗とはいえない。 
　以上のとおりであって、本件訂正発明１ないし１０について、その保護回路が保護回路としての機能を果たすための技術事項が本件明細書の発明の詳細な説明において、当業者が容易にその実施をすることができる程度に記載されているとはいえず、本件明細書は、平成６年改正前特許法第３６条第４項に規定する要件を満たしていない。 
　したがって、本件訂正発明１ないし１０は、特許出願の際独立して特許を受けることができない。 
　よって、本件訂正は、特許法第１２６条第５項の規定に適合しない。』 
　
　
III．意見書における請求人の主張についての検討
１．訂正拒絶理由通知書３．特許法第２９条第２項の規定による独立特許要件違反（以下、「訂正拒絶理由１」という。）について
　この点について、請求人は、周知例１及び２（それぞれ、特開昭６１−５３７６１号公報及び特開平２−２７３９７１号公報）は、本件訂正発明１及び引用発明の属する技術分野における周知技術を開示したものではなく、また周知例３（特開平３−４４４６５号公報）は単にＩＴＯ膜の抵抗を開示しただけであって、ＩＴＯ膜を制限抵抗要素として使用することは記載も示唆もされていないのであるから、本件出願当時の当業者にとって、本件訂正発明と引用発明との相違点を想到することは容易になし得るものではない旨の主張をしている。
　この点について検討するに、周知例１も周知例２もともに、半導体装置を静電気から保護する入力保護回路に関するものであるから、同じく半導体装置を静電気から保護する入力保護回路に関する技術である引用発明と技術分野を同一としており、前記周知例の技術を引用発明に適用することに想到困難性はない。
　請求人は、周知例１の抵抗が半導体基板のウエル領域に設けられることを理由に周知例１の技術を引用例に適用できない旨の主張をするが、周知例１には、その第５頁左上欄７〜１２行に「（１）ボンディングパッドと、これに直接接続される半導体素子との間にスイッチング素子を接続し、このスイッチング素子によって前記半導体素子とは異なる部分にボンディングパッドからのエネルギを流すようにしている。これによって、前記半導体素子の破壊を防止できる。」と記載され、また、同頁同欄１３〜１７行に「（２）前記スイッチング素子とボンディングパッドとの間、および前記スイッチング素子と固定電位との間に、夫々、抵抗を直列に挿入している。これによって、スイッチング素子の導通時の電流を制限し、スイッチング素子の破壊を防止できる。」と記載されているように、周知例１における半導体素子の保護機能及び保護用スイッチング素子の破壊防止機能は、抵抗が半導体基板のウエル領域に設けられることとは関係なく、第４図に示される回路構成により果たされるものであるから、引用発明において、パネルＰＮＬ部に設けられる薄膜トランジスタＴＦＴを保護するための第１の保護用薄膜トランジスタＴＦＴ１や第２の保護用薄膜トランジスタＴＦＴ２の導通時の破壊を防止するために、周知例１第４図の入力ボンデイングパッド側に設けられる抵抗Ｒｗにならって、走査線Ｘと保護用薄膜トランジスタＴＦＴ２の間、また、信号線Ｙと保護用薄膜トランジスタＴＦＴ１の間に抵抗を設けることに想到困難性はない。
　また、その際、例えば特開昭６２−２０９５１４号公報に記載されるように、アクテイブ・マトリックス方式のフラットディスプレイにおいて画素電極に用いられるＩＴＯを配線材料として使用することが周知であり、また、ＩＴＯの抵抗率が周知例３に記載されている程度の値であることを併せ考えれば、上記走査線Ｘと保護用薄膜トランジスタＴＦＴ２の間や信号線Ｙと保護用薄膜トランジスタＴＦＴ１の間に設ける抵抗材料として、ＩＴＯは当業者が容易に採用し得るものである。
　
　なお、請求人は、引用発明の保護用トランジスタは、低インピーダンス化されているので、引用発明において、金属材料に比べて高抵抗の接続を適用することには阻害要因があるとの主張をしているが、引用発明の保護用トランジスタは、周知例１第４図のＭＯＳＦＥＴや周知例２ＦＩＧ．２７の保護素子８Ｂと同様のスイッチング素子であって、スイッチング素子のＯＮ状態の抵抗は小さいほど望ましいことが明らかであるから（スイッチであるから、オン状態での抵抗はゼロ、オフ状態での抵抗は∞というのが理想である。）、これを低インピーダンス化することは当然の事項である。
　したがって、スイッチング素子である保護用トランジスタを低インピーダンス化することと、オン状態でのスイッチング素子を保護すべく、周知例１、２のように抵抗を接続することは相反するものではなく、引用発明において保護用トランジスタが低インピーダンス化されていることは、スイッチング素子に周知例１、２のような保護用抵抗を接続することの阻害要因とはならない。
　
　以上のとおりであるから、訂正拒絶理由１についての請求人の主張は採用できない。
　よって、訂正拒絶理由１は撤回できず、本件訂正発明１ないし１０は、上記引用発明及び周知の技術事項に基づいて当業者が容易に発明できたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができない。
　
　
２．訂正拒絶理由通知書４．平成６年改正前特許法第３６条第５項第１号の規定による独立特許要件違反（以下、「訂正拒絶理由２」という。）について
　この点について、請求人は、本件訂正発明１では、薄膜トランジスタのソース又はドレインに印加される過大な電圧は、抵抗成分Ｒ１の存在に関わらず、必ずＩＴＯ膜（Ｒ２）によって緩和され、抵抗Ｒ２による電圧降下分だけ、ソース・ドレイン間の電位差Ｖが小さくなり、その分のジュール熱を減らすことができ、保護回路の薄膜トランジスタを保護する効果が得られるのであり、このことは、本件特許の明細書及び図面から当業者が容易に理解することであるから、本件訂正発明１において、そのＩＴＯ膜と信号線の間に抵抗要素（Ｒ１）が存在することなしにＩＴＯ膜（Ｒ２）が信号線に電気的に接続されるものについても、本件明細書の発明の詳細な説明に記載されている旨の主張をしているものと思われる。
　そして、請求人は、上記のＩＴＯ膜（Ｒ２）による電圧降下分だけジュール熱を減らすことにより、保護回路の薄膜トランジスタを保護する点について、本件明細書の発明の詳細な説明の段落【０００８】に「ソース・ドレイン間に過大な電圧がかかると薄膜トランジスタが破壊されること」が開示され、段落【００１７】に「抵抗Ｒ１およびＲ２を選択することによって、Ｎチャネル型薄膜トランジスタのゲイト電圧および、ソース・ドレイン間の電圧を適当な値となるように設計する」と記載されているとの主張をしている。　
　これについて検討するに、本件明細書の発明の詳細な説明の段落【０００１】ないし【０００８】は、図１ないし図４に示される表示部の薄膜トランジスタを保護することについての記載であって、保護回路の保護について記載するものではない。
　段落【０００７】及び【０００８】は、次のとおりである。
「【０００７】これらの回路に共通の問題点は各駆動回路と薄膜トランジスタの間にサージ（静電気）電圧が発生した場合に、薄膜トランジスタを保護する為の回路が設けられていないことである。特に、薄膜トランジスタのゲイト電極に高い電圧が加わると、ゲイト絶縁膜が破壊され、素子として機能しなくなる。
 【０００８】また、薄膜トランジスタのソース・ドレイン間に過大な電圧がかかることによっても、それはゲイト電極とチャネル形成領域との間の電圧が大きくなり、間接的にゲイト絶縁膜の破壊につながるため、薄膜トランジスタは大きなダメージを受け、場合によっては破壊に到る。このような過大な電圧の源泉としては何らかの理由によって生じた静電気が主な理由であり、電流量自体は決して大きくないことがほとんどであり、過大な電圧が発生した場合には速やかに取り除くことが望まれる。」
　この記載によれば、段落【０００７】は、表示部の薄膜トランジスタのゲイト電極に高い電圧が加わる場合について記載するものであり、段落【０００８】は、表示部の薄膜トランジスタのソース又はドレインに高い電圧が加わる場合について記載するものであり、いずれも、表示部の薄膜トランジスタが素子として機能しなくなることについて記載するものであって、請求人の主張のように、保護用薄膜トランジスタの保護について記載するものではない。
　また、段落【０００７】及び【０００８】は、双方とも、高電圧によるゲート絶縁膜の破壊を問題とするものであって、ジュール熱による素子の破壊について記載するものではない。
　次に、段落【００１７】の記載についてみるに、段落【００１７】は、表示部の薄膜トランジスタの保護を薄膜トランジスタを利用して実現することについて記載するものであって、保護回路の薄膜トランジスタを保護することについて記載するものではない。
　即ち、段落【００１７】には、「図６（Ａ）は、正の過大電圧がかかったときにのみ動作して過大電圧をバイパスする回路である。抵抗Ｒ１およびＲ２を選択することによって、Ｎチャネル型薄膜トランジスタのゲイト電圧および、ソース・ドレイン間の電圧を適当な値となるように設計する。例えば、Ｒ１／Ｒ２＝１０とすれば、図中のＡ点における電位が（Ｂ点における電位を基準として）＋５０Ｖであるときに、ゲイトの電位を＋５Ｖとすることができる。そして、この薄膜トランジスタのしきい値電圧が＋５Ｖならば、この薄膜トランジスタは動作し、ソース・ドレイン間に電流が流れる。Ａ点における電位が＋５０Ｖ以上であれば、ゲイト電極の電位は＋５Ｖ以上であるので、薄膜トランジスタは動作して、過大な電圧を除去する効果を示す。」と記載されており、請求人の引用する「抵抗Ｒ１およびＲ２を選択することによって、Ｎチャネル型薄膜トランジスタのゲイト電圧および、ソース・ドレイン間の電圧を適当な値となるように設計する」との記載は、除去すべき過大な電圧がＡ点に印加されたときに、薄膜トランジスタが動作するよう、薄膜トランジスタのゲイト電圧がそのしきい値電圧以上となるように設計するということを意味するものと考えられるところであり、この保護用薄膜トランジスタを保護することについて記載するものとはいえない。
　ましてや、Ｒ１やＲ２の電圧降下によって、保護用薄膜トランジスタをジュール熱から保護することについて記載するものではない。
　以上のとおり、本件明細書は、Ｒ１やＲ２の電圧降下によって、保護用薄膜トランジスタをジュール熱から保護することについて記載するものではないが、仮に、Ｒ１やＲ２の電圧降下によって、保護用薄膜トランジスタをジュール熱から保護するものであると考えたとしても、Ｒ１／Ｒ２＝１０となる例が挙げられていることからすれば、電圧降下はＲ１によって実質的に得られているのであって、Ｒ２による電圧降下分で素子をジュール熱から保護するなどということは、抵抗や電流についての知識を有する当業者であれば到底考えるものではない。
　
　なお、保護用薄膜トランジスタの保護については、本件特許明細書の段落【００２４】に、「【００２４】このような方式を採用する場合には、保護回路で使用される薄膜トランジスタの耐圧が保護回路の耐圧を決定する。薄膜トランジスタにおいて、ゲイト電極とソース電極との電圧の許容値が５０Ｖであれば、以上の回路は±５００Ｖまでの電圧に対して耐えることができ、かつ、保護回路として機能する。もちろん、抵抗の値を選択することによってこの値を変えることは容易にできる。」と記載されているところであるが、この記載も、Ｒ１とＲ２の接続点の電位、すなわちゲイト電圧を許容値以下にすることによって保護用薄膜トランジスタを保護することを記載するものであって、決して、Ｒ２の電圧降下分により保護用薄膜トランジスタをジュール熱から保護することを記載するものではない。
　Ｒ２の電圧降下によって保護用薄膜トランジスタの保護を行うものであるならば、Ｒ２の抵抗値が大きい方がその保護効果も大きいものとなるが、【００２４】の記載に係る方式では、Ｒ２の抵抗が大きいとＲ１とＲ２の接続点の電位が大きくなり、保護用薄膜トランジスタのゲイトに印加される電圧が大きくなるから、これにより保護用薄膜トランジスタは破壊されることになるのであって、この点から見ても、段落【００２４】の記載内容が、請求人の主張する、抵抗Ｒ２の電圧降下による保護用薄膜トランジスタの保護を意味するものではないことは明らかである。
　
　そもそも、本件特許明細書には、ＩＴＯ膜と信号線の間に抵抗要素（Ｒ１）を介することなくＩＴＯ膜（Ｒ２）が信号線に電気的に接続される構造についての記載は全く存在せず、さらに、上記のとおり、請求人が主張する、ＩＴＯ（抵抗Ｒ２）の電圧降下分により保護回路の薄膜トランジスタをジュール熱から保護するという発明についても、本件明細書の発明の詳細な説明に記載されていないのであるから、本件訂正発明１のＩＴＯ膜（Ｒ２）と信号線の間に抵抗要素（Ｒ１）が存在することなしにＩＴＯ膜（Ｒ２）が信号線に電気的に接続されるものについて、本件明細書の発明の詳細な説明に記載されているとは到底いえない。
　
　よって、訂正拒絶理由２は撤回できず、本件特許明細書は平成６年改正前特許法第３６条第５項第１項に規定する要件を満たしていないから、本件各訂正発明は、特許出願の際独立して特許を受けることができない。
　
　
３．訂正拒絶理由通知書５．平成６年改正前特許法第３６条第４項の規定による独立特許要件違反（以下、「訂正拒絶理由３」という。）について
　この点について、請求人は、本件訂正発明１は段落【００６９】〜【００７１】に実施例２として記載されており、審判官が指摘した明細書の記載は、上記本件訂正発明１の保護回路が保護回路としての機能を果たすための技術事項を示すものではないので、仮に不明であったとしても、本件明細書の発明の詳細な説明には、当業者が容易に実施できる程度に、本件訂正発明１の目的、構成及び効果が記載されていると主張する。
　これについて検討するに、段落【００６９】には、
「【００６９】〔実施例２〕実施例１と同様な手法によって、図１１（Ｅ）を得た。その後、図１５（Ｂ）に示されるように表面に平坦化用有機樹脂１５０４、例えば透光性ポリイミド樹脂を塗布形成し、周辺の保護回路を含む領域、および表示素子領域の必要な部分に第８のフォトマスクによって電極用穴を形成し、さらに、透明導電性材料の被膜、例えば、酸化錫、酸化インジウム、酸化ニッケル、酸化亜鉛、あるいはそれらの合金・化合物、例えば、酸化インジウム・錫（ＩＴＯ）の被膜を、スパッタ法によって形成した。そして、これを第９のフォトマスクを使用して、パターニングをおこなった。そして、表示素子領域において、画素電極１５０５を、周辺領域において、抵抗として機能する配線（図１３においては、１３０７や１３０８に対応する）を形成した。」と記載されており、実施例２においても、そのＩＴＯ皮膜で形成された抵抗として機能する配線は、図１３の１３０７や１３０８に対応するものであるから、その保護回路としての機能は、図６及び段落【００１７】に記載される抵抗Ｒ１及びＲ２が果たす機能と同じであると解せられる。
  　
　そして、本件訂正発明１は、「前記保護回路は、薄膜トランジスタを有し、該薄膜トランジスタのソース及びドレインの一方には、該薄膜トランジスタのゲートがＩＴＯ膜を介して電気的に接続されるとともに、前記ＩＴＯ膜を通じて前記信号線からの電圧が印加され、該薄膜トランジスタのソース及びドレインの他方は、基準の電圧の配線に電気的に接続され、」という構成を有し、これにより、段落【００１０】に記載されるように、「正常な駆動電圧は通過させるが、過大な電圧は通過させず、適切にバイパスさせる」という機能を果たす必要があるものである。
　この「正常な駆動電圧は通過させるが、過大な電圧は通過させず、適切にバイパスさせる」という機能を果たす保護回路としては、ダイオードを用いたものが本件明細書の段落【００１１】〜段落【００１６】に記載され、本件訂正発明１のように薄膜トランジスタを用いた保護回路については、段落【００１７】に「同じ効果を有する保護回路は薄膜トランジスタを利用しても作製することが可能である。その例を図６および図７に示す。図６（Ａ）は、正の過大電圧がかかったときにのみ動作して過大電圧をバイパスする回路である。抵抗Ｒ１およびＲ２を選択することによって、Ｎチャネル型薄膜トランジスタのゲイト電圧および、ソース・ドレイン間の電圧を適当な値となるように設計する。例えば、Ｒ１／Ｒ２＝１０とすれば、図中のＡ点における電位が（Ｂ点における電位を基準として）＋５０Ｖであるときに、ゲイトの電位を＋５Ｖとすることができる。そして、この薄膜トランジスタのしきい値電圧が＋５Ｖならば、この薄膜トランジスタは動作し、ソース・ドレイン間に電流が流れる。Ａ点における電位が＋５０Ｖ以上であれば、ゲイト電極の電位は＋５Ｖ以上であるので、薄膜トランジスタは動作して、過大な電圧を除去する効果を示す。ここで、薄膜トランジスタとして、Ｐチャネル型トランジスタとすれば、負の過大電圧がかかった場合にのみ動作する。一方、Ａ点における電位が＋５０Ｖ以下であれば、薄膜トランジスタは高い抵抗として機能し、電圧はあまり低下しない。したがって、正常な信号電圧はバイパスされない。」と記載されているところである。
　
　したがって、段落【００１７】は、本件訂正発明１のような薄膜トランジスタを用いた保護回路の機能を説明する部分というべきであって、この部分の記載内容が不明であるならば、その保護回路が保護回路としての機能を果たすための技術事項が不明となり、薄膜トランジスタを用いた保護回路を構成要件とする本件訂正発明１について当業者が容易に実施できる程度に記載されているとはいえないこととなる。　
　そして、図９（Ａ）を参照して段落【００１６】に、「今、Ａ点の電位がＶth以下の正または負であるとすれば、このツェナーダイオードＤ１は極めて大きな抵抗として機能し、Ｂ点の電位はＡ点の電位とほとんどかわらない。しかしながら、Ａ点の電位がＶthを越える過大な正または負の値であれば、Ｄ１は大きな（「小さな」の誤記：当審注）抵抗として機能し、その抵抗がＲ１に比べて、十分大きければ（「小さければ」の誤記：当審注）、電流はほとんどがＤ１を経由して流れ、Ｂ点の電位は低いままに保たれる。このような回路を複数直列に接続することによって、より効果的に過大電圧を阻止することができる。」と記載され、この記載を受けて段落【００１７】は、「同じ効果を有する保護回路は薄膜トランジスタを利用しても作製することが可能である。…。図６（Ａ）は、正の過大電圧がかかったときにのみ動作して過大電圧をバイパスする回路である。…。Ａ点における電位が＋５０Ｖ以上であれば、ゲイト電極の電位は＋５Ｖ以上であるので、薄膜トランジスタは動作して、過大な電圧を除去する効果を示す。…。一方、Ａ点における電位が＋５０Ｖ以下であれば、薄膜トランジスタは高い抵抗として機能し、電圧はあまり低下しない。したがって、正常な信号電圧はバイパスされない。」と記載しているのであるから、本件訂正発明１のように薄膜トランジスタを用いた保護回路は、図９（Ａ）のツェナーダイオードＤ１と同様の機能を果たすべく、Ａ点における電位が＋５０Ｖ以上の時には、薄膜トランジスタが動作して、図６（Ａ）のＡ、Ｂ間の抵抗は、ほぼ、Ｒ１＋Ｒ２程度の低い抵抗となり、Ａ点における電位が＋５０Ｖ以下の時には、Ａ、Ｂ間の抵抗は、Ｒ１＋Ｒ２に比べれば極めて高い抵抗とならなければならないものであると認められる。
　しかるに、訂正拒絶理由通知書で指摘したとおり、図６（Ａ）に示される回路では、Ａ点における電位が＋５０Ｖより小さい電位のときも、そのＡ、Ｂ間の抵抗は、Ｒ１＋Ｒ２程度の大きさであり、「高い抵抗」であるとはいえないから、本件訂正発明１のように薄膜トランジスタを用いた保護回路について、これが保護回路として機能するための事項が記載されているとはいえない。
　したがって、訂正拒絶理由３は撤回できず、本件明細書は平成６年改正前特許法第３６条第４項に規定する要件を満たしていないから、本件各訂正発明は、特許出願の際独立して特許を受けることができない。
　なお、請求人は、「審判官は、Ａ点の電位が５０Ｖである時のＡ、Ｂ間の抵抗Ｒ１＋Ｒ２と比較して、抵抗の増加量について高い抵抗とはいえないと評価するが、…、むしろＲ１及びＲ２を設けなかった場合におけるＡ、Ｂ間の抵抗と比較すべきである。…Ａ点の電位が４０Ｖであったとしても、…、Ａ、Ｂ間の抵抗は小さくなるのである」などというが、Ｒ１及びＲ２を設けない場合や、Ａ点の電位が４０Ｖで薄膜トランジスタが導通することなどは、本件明細書に記載がなく、採用できる主張とはいえない。
　また、「保護回路のトランジスタが正常な（信号）電圧によって駆動したとしても、…保護回路としての機能を果たすことができるのであるが、上述したとおり、保護回路に抵抗Ｒ１及びＲ２を設けることで、上述したとおり、正常な駆動電圧がバイパスされる量をより低減させることができるのである。」などともいうが、本件明細書に記載されている事項に基づく主張ではなく、この主張も採用できるものではない。
　
　
IV．むすび
　以上のとおりであるから、本件訂正発明１ないし１０は、上記引用発明及び周知の技術事項に基づいて当業者が容易に発明することができたものであって、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができない。
　また、本件訂正発明１ないし１０は、本件明細書の特許請求の範囲の記載が平成６年改正前特許法第３６条第５項第１号に規定する要件を満たしていないので、特許出願の際独立して特許を受けることができない。
　さらに、本件訂正発明１ないし１０は、本件明細書の発明の詳細な説明の記載が平成６年改正前特許法第３６条第４項に規定する要件を満たしていないので、特許出願の際独立して特許を受けることができない 
　したがって、本件訂正は、特許法第１２６条第５項の規定に適合しない。
　よって、結論のとおり審決する。