【事件の表示】
　平成　９年特許願第５４１１９２号「ウェーハレベルのバーンインおよびテスト」拒絶査定不服審判事件〔平成　９年１１月２０日国際公開、ＷＯ９７／４３６５６、平成１３年１２月１８日国内公表、特表２００１−５２６８３３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．出願の経緯、及び、本願発明
　本願は、平成９年５月１５日（１９９７．５．１５）を国際出願日とする出願であり、以下に示す１３件の第一国出願を基礎とするパリ条約による優先権主張（米国庁及び世界知的所有権機関受理）がされているものの、最先の優先権主張番号６０／００５１８９に係る第一国出願の出願書類には、少なくとも、本願の請求項１に記載の「能動電子部品」に相当する記載は認められないから、本願は、少なくとも、上記の「能動電子部品」に関して、当該最先の優先日が平成８年５月１７日（１９９６．５．１７）である第一国出願を基礎とする優先権主張の効果は認められない。したがって、本願の優先権主張の効果は、次先となる（２）の優先日である平成８年５月２４日以降である。
　
（１）優先権主張番号６０／００５１８９　（優先日：平成８年５月１７日　　（１９９６．５．１７）、米国）
（２）優先権主張番号ＰＣＴ／ＵＳ９６／０８１０７（優先日：平成８年５　　 月２４日（１９９６．５．２４）、世界知的所有権機関）
（３）優先権主張番号６０／０２０８６９　（優先日：平成８年６月２７日　　（１９９６．６．２７）、米国）
（４）優先権主張番号６０／０２４４０５　（優先日：平成８年８月２２日　　（１９９６．８．２２）、米国）
（５）優先権主張番号６０／０２４５５５　（優先日：平成８年８月２６日　　（１９９６．８．２６）、米国）
（６）優先権主張番号６０／０３０６９７（優先日：平成８年１１月１３日　　（１９９６．１１．１３）、米国）
（７）優先権主張番号６０／０３２６６６（優先日：平成８年１２月１３日　　（１９９６．１２．１３）、米国）
（８）優先権主張番号６０／０３４０５３（優先日：平成８年１２月３１日　　（１９９６．１２．３１）、米国）
（９）優先権主張番号０８／７８４８６２　（優先日：平成９年１月１５日　　（１９９７．１．１５）、米国）
（１０）優先権主張番号０８／７８８７４０（優先日：平成９年１月２４日　　（１９９７．１．２４）、米国）
（１１）優先権主張番号０８／８０２０５４（優先日：平成９年２月１８日　　（１９９７．２．１８）、米国）
（１２）優先権主張番号０８／８１９４６４（優先日：平成９年３月１７日　　（１９９７．３．１７）、米国）
（１３）優先権主張番号０８／８５２１５２　（優先日：平成９年５月６日　　（１９９７．５．６）、米国）
　
　本願の請求項１ないし５２に係る発明は、平成１６年２月１２日付の手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１〜５２に記載された事項により特定されるとおりのものと認められるところ、その請求項１に記載の発明（以下、「本願発明１」という。）は次のとおりである。
「　　【請求項１】
　半導体ウェーハ上にある、一つまたは複数の半導体デバイス（以下「DUT」という）のウェーハレベルのテストを実施するための方法であって、
　自身の表面に一つまたは複数の端子を有し、一つまたは複数のテスト信号を半導体デバイスとテスト回路に接続することができる、能動電子部品を設けること、
　半導体ウェーハ上の半導体デバイス（DUT）の一つまたは複数の対応する端子と、前記能動電子部品の対応する一つまたは複数の端子との間で、選択された直接の電気的接続を実現するための手段を設けることと、
　選択された直接の電気的接続を実現するための手段として、ひとつの半導体デバイスを他の半導体デバイスに直接接続するのに適した大きさの複数のスプリング接触エレメントを使用すること
とからなる方法。」
　
　　
２．引用刊行物及びその摘記事項
　原査定の拒絶の理由に引用した本願の優先権主張（平成８年５月２４日）前に国内に頒布された下記の刊行物１、２には、次の事項が記載されている。
　
　刊行物１：特開平８−３７２１５号公報（拒絶理由の引用例１）
　刊行物２：国際公開第９６／１５４５９号パンフレット（拒絶理由の引用　　　　　　例２）
　
（１）刊行物１（特開平８−３７２１５号公報）
ａ．「【請求項１】　複数のＩＣチップを有する被バーンインウェハに対し、前記複数のＩＣチップのそれぞれに対応した位置に複数のバーンイン専用チップが形成され、バーンインを行う時に前記被バーンインウェハと貼り合わせ固定されるバーンイン専用ウェハであって、
前記バーンイン専用チップのそれぞれは、前記被バーンインウェハが貼り合わされた時に、対応する位置のＩＣチップに電圧供給を行う電圧供給手段を有することを特徴とするバーンイン専用ウェハ。
　　【請求項２】　前記複数のバーンイン専用チップのそれぞれの表面に、バーンイン用の電圧を供給する配線パターンが形成されており、この配線パターンに前記電圧供給手段が電気的に接続されていることを特徴とする請求項１に記載のバーンイン専用ウェハ。
　　【請求項３】　前記電圧供給手段は、前記被バーンインウェハが貼り合わされた時に電気的に接触して前記ＩＣチップに電圧供給を行う電圧供給用バンプであることを特徴とする請求項１又は２に記載のバーンイン専用ウェハ。
　　【請求項４】　前記複数のバーンイン専用チップのそれぞれは、バーンイン信号を作成するバーンイン専用回路を内蔵しており、さらに前記被バーンインウェハが貼り合わされた時に電気的に接触して前記ＩＣチップに前記バーンイン信号を供給するバーンイン信号供給手段を有することを特徴とする請求項１乃至３のいずれか１つに記載のバーンイン専用ウェハ。
　　【請求項５】　請求項１乃至４のいずれか１つに記載のバーンイン専用ウェハを用いて前記被バーンインウェハのバーンインを行うバーンイン方法であって、
前記被バーンインウェハを前記バーンイン専用ウェハに貼り合わせ固定する工程と、
この貼り合わせ固定された状態にて前記バーンイン専用チップのそれぞれに前記電圧供給手段を介して電圧供給を行いバーンインを行う工程とを有することを特徴とするバーンイン方法。
　　【請求項６】　前記貼り合わせ工程は、前記被バーンインウェハと前記バーンイン専用ウェハの間に、異方性導電シートを介在させて両者を貼り合わせる工程であることを特徴とする請求項５に記載のバーンイン方法。」（特許請求の範囲）
　
ｂ．「【００１１】
　　【発明の作用効果】　請求項１に記載の発明にかかるバーンイン専用ウェハは、複数のＩＣチップを有する被バーンインウェハに対し、複数のＩＣチップのそれぞれに対応した位置に複数のバーンイン専用チップが形成されたものである。このバーンイン専用ウェハは、バーンインを行う時に被バーンインウェハと貼り合わせ固定される。この被バーンインウェハが貼り合わされた時に、バーンイン専用チップのそれぞれは、対応する位置のＩＣチップに電圧供給を行う。」（段落００１１）
　
ｃ．「【００１５】　また、被バーンインウェハのバーンインを行う時には、請求項５に記載の発明のように、被バーンインウェハをバーンイン専用ウェハに貼り合わせ固定し、バーンイン専用ウェハから被バーンインウェハに電圧供給を行ってバーンインを行う。その際、請求項６に記載のように、被バーンインウェハとバーンイン専用ウェハの間に、異方性導電シートを介在させて両者を貼り合わせることにより、両者の電気的接続を確実に行うことができる。
　　【００１６】
　　【実施例】　以下、本発明を図に示す実施例について説明する。図１はバーンイン専用ウェハをパターン面から見た図、図２はＡ部の拡大図、図３は図２中のＢ部の拡大図である。バーンイン専用ウェハ１上には、後述する被バーンインウェハ７と同じチップサイズ、ピッチのバーンイン専用チップ２が複数形成されており、これらのバーンイン専用チップ２上に電源Ａｌパターン３、グランドＡｌパターン４が図１に示すようなパターンにて形成されている。
　　【００１７】　それぞれのバーンイン専用チップ２には、電源バンプ６１、グランドバンプ６２および複数のバーンイン信号バンプ６３、６４が形成されており、またその内部にはバーンイン専用回路５が設けられている。なお、電源バンプ６１、グランドバンプ６２は、電源Ａｌパターン３、グランドＡｌパターン４とそれぞれ電気的に接続されており、後述する被バーンインウェハ７に電源、グランド電圧を供給する。
　　【００１８】　バーンイン専用回路５は、図３に示すように、発振回路５１、分周回路５２およびプログラマブルロジックアレイ回路（ＰＬＡ）５３等で構成されており、電源Ａｌパターン３、グランドＡｌパターン４からの電源供給を受けて動作する。・・・この分周信号のいくつかを用いてＰＬＡ５３よりクロック（ＣＬＫ）信号とテスト（ＴＥＳＴ）信号が出力される。これらの信号は、バーンイン信号バンプ６３、６４より後述する被バーンインウエハ７の対応するＩＣチップに供給される。
　　【００１９】　図５に、バーンイン専用ウェハ１を被バーンインウェハ７に貼り付けた状態を示す。また、図６に図５中のＣ部を拡大したものを示す。バーンイン専用ウェハ１は、被バーンインウェハ７より大きなサイズにて構成されており、バーンイン専用ウェハ１上に形成された電源Ａｌパターン３の電源コンタクト３１およびグランドＡｌパターン４のグランドコントクト４１が、被バーンインウェハ７の外周より外側に位置している。この電源コンタクト３１、グランドコントクト４１は、バーンイン時に、後述する図８のハウジング１１の電源コネクタ１５、グランドコネクタ１６とそれぞれ電気的に接続される。
　　【００２０】　被バーンインウェハ７には、バーンイン専用チップ２とほぼ同サイズの被バーンインチップ（以下単にＩＣチップという）８が複数形成されており、それぞれのＩＣチップ８には電源パッド８１、グランドパッド８２およびバーンイン信号パッド８３、８４が形成されている。そして、バーンイン専用ウェハ１を被バーンインウェハ７に貼りつけた状態において、ＩＣチップ８に電源パッド８１、グランドパッド８２を介して電源が供
給される。ここで、図６中のＤ−Ｄ’断面である図７に示すように、電源Ａｌパターン３から電源バンプ６１を介し、さらに異方性導電シート１０を介してＩＣチップ８の電源パッド８１に電気接続される。グランドパッド８２およびバーンイン信号パッド８３、８４に対しても同様にして電気接続される。なお、図中の９は保護膜である。
　　【００２１】　上記の異方性導電シート１０は縦方向にのみ電流を流すものであり、横方向に対してはハイインピーダンスになるものである。従って、各バンプ６１〜６４による電気的接続において異方性導電シート１０を用いてもそれらを電気的に分離した状態にすることができる。このように異方性導電シート１０を用いるのは、バーンイン専用ウェハ１の各バンプ６１〜６４に高さバラツキがあったり、ウェハに反りがあったりした場合でも確実な電気的コンタクトがとれるようにするためである。」（段落００１５〜段落００２１）
　
（２）刊行物２（国際公開第９６／１５４５９号パンフレット）
　「
USING CONTACTS MOUNTED ON SEMICONDUCTOR DEVICESBOTH FOR EXERCISING AND PACKAGING THE DEVICES
   An important feature of the present invention is that by mounting resilient contact structures (composite interconnection elements) directly to bond pads on semiconductor dies, prior to their being singulated (separated) from a wafer, the same resilient contact structures can be used to exercise (test and/or burn-in) the semiconductor devices and to package the semiconductor devices (after they have been singulated).
   Figure 7A illustrates a plurality (two of many shown) of semiconductor devices (dies) 702 and 704 prior to singulating the devices from a semiconductor wafer.  A boundary between the two devices is indicated by the notch 706.  (The notch may or may not actually exist, and represents the position of a kerf (line) where the wafer will be sawed to singulate the devices.)
   A plurality (two of many shown, on each device 702 and 704, respectively) of resilient contact structures 708 (compare 430) are directly mounted to the devices 702 and 704, respectively, in the manner described hereinabove, for example, with respect to Figures 3A-3C and 4A-4G.
   A test board 710 having a plurality (four of many shown) of contact pads (terminals) 712 is brought to bear against the wafer, or vice-versa, so that each of the contact pads effects a pressure connection with a corresponding one of the resilient contact structures.  In this manner, a technique is provided for performing socketless test and burn-in of unsingulated semiconductor devices.
   The test card 710 can be as straightforward (e.g., readily and inexpensively manufactured) printed circuit board (PCB) having a plurality of pads 712 disposed on its top (as viewed) surface.
   The wafer (devices 702, 704 and additional devices) are aligned with the card 710, using any suitable alignment means (such as locating pins, not shown) so that each resilient contact structure 708 bears upon a corresponding pad 712.  This effects a resillent, temporary connection between the card 710 and the electronic components 702 and 704.  The card 710 may be provided with edge connectors or the like (not shown) and optionally with built-in test circuitry (not shown), so that test and burn-in of the component is readily performed.
   Among the advantages of this technique are that a special probe card having its own resilient probe elements is not required, and need not be constructed in order to perform these testing (and burn-in) operations.
   An important advantage accruing to the technique illustrated in Figure 7A is that the resilient contact structures 708 each stand on their own (disassociated from one another), and can be fabricated to extend to a significant distance from the surface of the die (702, 704).  This is important, in that it provides an appreciable dead space both between the resilient contact structures and between the opposing surfaces of the die (e.g., 702) and the test card 710.  This dead space 714 is exemplified by and is illustrated in dashed lines between the opposing surfaces of the die 702 and the test card 710.  In many semiconductor applications, it is beneficial to provide decoupling capacitors as close to interconnections as possible.  According to the present invention, there is ample space for decoupling capacitors (not shown) to be located in the otherwise dead space 714.  Such decoupling capacitors can be mounted to either the semiconductor die (702) or to the test card.」（国際公開パンフレット第６０頁第１行〜第６１頁第１９行）
　
（ 「デバイスの訓練とパッケージング両方のために、半導体デバイス上に取り付けられた接触の使用
本発明の重要な特徴は、ダイがウエハから単一化（分離）される前に、弾性接触構造（複合相互接続要素）を直接半導体ダイ上の接続パッドに取り付けることによって、半導体デバイスの訓練（テスト、及び／またはバーンイン）を行い、及び半導体デバイスのパッケージングを（単一化された後で）行うために、同じ弾性接触構造が使用されうることである。
　図７Ａは、半導体ウエハからデバイスを単一化する前の、複数の（多くのうち２つが示されている）半導体デバイス（ダイ）７０２及び７０４を示している。２つのデバイスの境界は、刻み目７０６によって示されている。（刻み目は実際に存在するかもしれないし、存在しないかもしれないものであり、かつウエハがデバイスを単一化するために切り離される切断（線）の位置を示している。）
　複数の（各デバイス７０２及び７０４それぞれに関して、多くのうち２つが示されている）弾性接触構造７０８（４３０と比較）は、それぞれデバイス７０２及び７０４に、例えば、図３Ａないし３Ｃ、及び４Ａないし４Ｇに関して前述した方法で直接取り付けられている。
　複数の（多くのうち４つが示されている）接触パッド（ターミナル）７１２を有するテスト・ボード７１０が、接触パッドのそれぞれが対応する弾性接触構造の１つと圧縮接続するように、ウエハを支持する、またはその逆にされる。このように、「ソケットなし」のテストと、単一化されていない半導体デバイスのバーンインを実施する技法が提供される。
　テスト・カード７１０は、頂部表面（図において）に配置された複数のパッド７１２を有する簡単な（例えば、容易に、かつ安価に製造できる）プリント回路ボード（ＰＣＢ）とすることができる。
　ウエハ（デバイス７０２、７０４、及び追加デバイス）は、各弾性接触構造７０８が対応するパッド７１２上で支持を行なうように、任意の適当な調整手段（図示していないが、位置づけピンなど）を使用して、カード７１０に対して調整される。これは、カード７１０と電子素子７０２及び７０４の間の弾性「一時」接続として作用する。カード７１０には、端部コネクタその他（図示せず）が提供され、オプションとして組み込みテスト回路（図示せず）が提供され、素子のテスト及びバーンインが容易に行なわれる。
　この技法の利点においては、自身で弾性プローブ要素を有する「特別な」プローブ・カードが必要とはされず、これらのテスト（及びバーンイン）動作を実施するために構成される必要はない。
　図７Ａに示す技法に従う重要な利点は、弾性接触構造７０８がそれぞれそれら自身の上で立ち（互いに分離されて）、ダイ（７０２、７０４）の表面からかなりの距離だけ延びているように製造されることである。これはその技法が弾性接触構造の間、及びダイ（例えば、７０２）の反対側の表面とテスト・カード７１０の間の両方で、かなりデッド・スペースを提供するという点で重要である。このデッド・スペース７１４は、ダイ７０２の反対側表面とテスト・カード７１０の間の点線で例として示されている。多くの半導体適用例では、できるだけ相互接続に近くコンデンサの減結合（ｄｅｃｏｕｐｌｉｎｇ　ｃａｐａｃｉｔｏｒ）を提供することが有益である。本発明に従うと、別の「デッド・スペース」７１４に位置付けられたコンデンサ（図示せず）の減結合のための広いスペースがある。こうしたコンデンサの減結合は、半導体ダイ（７０２）またはテスト・カードのどちらかに取り付けられる。」（当該パンフレットに係る国内出願の特表平９−５１２１３９号公報（６０頁３行〜６１頁１９行）の対応頁を参照。））
　
３．対比・判断
　上記摘記事項ａによれば、刊行物１には、複数のバーンイン専用チップが形成されたバーンイン専用ウエハを用いて、複数のＩＣチップを有する被バーンインウェハに対しバーンインを行なうバーンイン方法が記載されている。
　そして、複数のバーンイン専用チップは、複数のＩＣチップのそれぞれに対応した位置に形成され、バーンイン専用チップのそれぞれの表面にバーンイン用の電圧を供給する配線パターンが形成されており、被バーンインウェハが貼り合わされた時に、電気的に接触してＩＣチップに電圧供給を行う電圧供給用バンプを有し、また、複数のバーンイン専用チップは、それぞれバーンイン信号を作成するバーンイン専用回路を内蔵しており、被バーンインウェハが貼り合わされた時に、電気的に接触してＩＣチップにバーンイン信号を供給するバーンイン信号供給手段を有することが記載されている。
　さらに、被バーンインウエハの貼り合わせの際には、被バーンインウェハとバーンイン専用ウェハの間に、異方性導電シートを介在させて両者を貼り合わせることが記載されている。
　上記摘記事項ａ〜ｃを総合すると、刊行物１には、「被バーンインウエハの複数のＩＣチップに対してバーンインを行なうバーンイン方法であって、バーンイン専用ウエハの複数のバーンイン専用チップのそれぞれが、バーンイン専用回路の電源バンプ、グランドバンプ、バーンイン信号バンプを有し、被バーンインウエハの複数のＩＣチップには、対応する電源パッド、グランドパッド、バーンイン信号パッドを有し、被バーンインウエハとバーンイン専用ウエハとを貼り合わせて、複数のＩＣチップの複数のパッドとバーンイン専用チップの対応する複数のバンプとの間で、異方性導電シートを介在させて、電気的接続するバーンイン方法」（以下、「刊行物１発明」という。）に関する発明が記載されていることになる。
　
　そこで、本願発明１と刊行物１発明とを対比すると、刊行物１発明の「ＩＣチップ」、「バーンイン専用回路」、「バーンイン信号」、「バーンイン専用チップ」は、それぞれ本願発明１の「半導体デバイス」、「テスト回路」、「テスト信号」、「能動電子部品」に相当する。
　よって、両者は、「半導体ウェーハ上にある、一つまたは複数の半導体デバイス（以下「DUT」という）のウェーハレベルのテストを実施するための方法であって、自身の表面に一つまたは複数の端子を有し、一つまたは複数のテスト信号を半導体デバイスとテスト回路に接続することができる、能動電子部品を設けること、半導体ウェーハ上の半導体デバイス（DUT）の一つまたは複数の対応する端子と、前記能動電子部品の対応する一つまたは複数の端子との間で、選択された直接の電気的接続を実現するための手段を設けることとからなる方法」の点で一致するものの、次の点で相違する。
　
相違点
　本願発明１は、対応する端子間の直接の電気的接続を実現するための手段として、スプリング接触エレメントを使用するのに対し、刊行物１発明では異方性導電シートを使用している点。
　
　そこで、上記相違点について検討する。
　上記刊行物２の図７Ａには、ダイがウエハから分離される前に、弾性接触構造を直接半導体ダイ上の接続パッドに取り付けることによって、半導体デバイスのバーンインを行う方法であって、接触パッドのそれぞれが対応する弾性接触構造の１つと圧縮接続するように、ウエハに支持された複数の接触パッド（ターミナル）を有するテスト・カード（ボード）において、カード（ボード）には、組み込みテスト回路が提供され、バーンインが容易に行なわれることが記載されている。
　
　そうすると、刊行物１発明の、被バーンインウエハの複数のＩＣチップの複数のパッドと、バーンイン専用ウエハのバーンイン専用チップの対応する複数のバンプとの間で電気的接続するために異方性導電シートを介在させて両者を直接接続する替わりに、刊行物２に記載の複数の接触パッド（ターミナル）と、半導体ダイ上の接続パッドとの間で、半導体ダイ上の接続パッドに取り付けた弾性接触構造（本願発明１の「スプリング接触エレメント」に相当する。）を介在させて直接の電気的接続を行なう方法を採用する程度のことは容易に想到することができたものである。
　したがって、上記のとおり、本願発明１は、刊行物１、２に記載された発明に基づいて当業者が容易に発明をすることができたものである。
　
４．むすび
　以上のとおり、本願の請求項１に係る発明は、特許法第２９条第２項の規定により特許を受けることができないものであり、他の請求項２〜５２に係る発明について検討するまでもなく、本願は拒絶すべきものである。
　よって、結論のとおり審決する。