【手続補正書】
【提出日】平成24年2月24日(2012.2.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の電圧を与える第１の給電端子とレベルシフト回路の出力端子との間に接続され、導通時、前記出力端子を前記第１の電圧とする第１の回路と、
第２の電圧を与える第２の給電端子と前記出力端子との間に接続され、導通時、前記出力端子を前記第２の電圧とする第２の回路と、
前記出力端子の出力信号を、帰還パスを介して、帰還させた信号を受け、前記帰還信号が、前記出力端子の出力信号が前記第２の電圧に対応した値であることを示しており、且つ、レベルシフト回路への入力信号が第３の電圧に対応した値のときに、前記第１の回路を導通させ、
前記帰還信号が、前記出力端子の出力信号が前記第１の電圧に対応した値であることを示しているときは、前記入力信号の値によらずに、前記第１の回路を非導通とする制御を行う第３の回路と、
を備え、
前記第２の回路は、前記入力信号が第４の電圧に対応した値のとき、導通し、前記第３の電圧に対応した値のときは、非導通とされ、
前記第１の電圧に対する前記第２の電圧の高低と、前記第３の電圧に対する前記第４の電圧の高低との関係が等しく、且つ、前記第３の電圧と前記第４の電圧を振幅範囲とする前記入力信号は、前記第１の電圧と前記第２の電圧を振幅範囲とする前記出力信号よりも低振幅である、レベルシフト回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】レベルシフト回路
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
本発明は、レベルシフト回路に関する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００７３
【補正方法】変更
【補正の内容】
【００７３】
図１０に示す構成において、レベルシフタ群８４は、前記実施例で説明したレベルシフト回路を備えている。本発明のレベルシフト回路を適用することで、低消費電力、高速動作のデータドライバを実現でき、省面積化による低コスト化も実現可能である。
上記した実施形態は以下のように付記される（ただし、以下に限定されない）。
（形態１）
第１の電圧を与える第１の給電端子とレベルシフト回路の出力端子との間に接続され、導通時、前記出力端子を前記第１の電圧とする第１の回路と、
第２の電圧を与える第２の給電端子と前記出力端子との間に接続され、導通時、前記出力端子を前記第２の電圧とする第２の回路と、
前記出力端子の出力信号を、帰還パスを介して、帰還させた信号を受け、前記帰還信号が、前記出力端子の出力信号が前記第２の電圧に対応した値であることを示しており、且つ、レベルシフト回路への入力信号が第３の電圧に対応した値のときに、前記第１の回路を導通させ、
前記帰還信号が、前記出力端子の出力信号が前記第１の電圧に対応した値であることを示しているときは、前記入力信号の値によらずに、前記第１の回路を非導通とする制御を行う第３の回路と、
を備え、
前記第２の回路は、前記入力信号が第４の電圧に対応した値のとき、導通し、前記第３の電圧に対応した値のときは、非導通とされ、
前記第１の電圧に対する前記第２の電圧の高低と、前記第３の電圧に対する前記第４の電圧の高低との関係が等しく、且つ、前記第３の電圧と前記第４の電圧を振幅範囲とする前記入力信号は、前記第１の電圧と前記第２の電圧を振幅範囲とする前記出力信号よりも低振幅である、レベルシフト回路。
（形態２）
前記第３の回路は、前記第１の給電端子と前記第２の給電端子間に直列形態に接続された第１乃至第３のトランジスタを備え、
前記第１のトランジスタは制御端子に前記帰還信号を受け、
前記第２及び第３のトランジスタのうち一方のトランジスタはその制御端子に前記入力信号を受け、他方のトランジスタはその制御端子に前記帰還信号を受け、
前記第１のトランジスタと前記第２のトランジスタの接続ノードが、前記第１の回路の導通と非導通を制御する制御端子に接続されている、形態１記載のレベルシフト回路。
（形態３）
前記第１のトランジスタは第１導電型とされ、前記帰還信号は、前記出力端子の出力信号を反転させたものであり、
前記第２及び第３のトランジスタは第１の導電型と逆導電型の第２導電型とされる、形態２記載のレベルシフト回路。
（形態４）
前記第１の回路が、前記第１の給電端子と前記出力端子間に接続され、制御端子が、前記第１のトランジスタと前記第２のトランジスタの接続ノードに接続された第１導電型の第４のトランジスタを備え、
前記第２の回路が、前記第２の給電端子と前記出力端子間に接続され、制御端子に前記入力信号と逆相の入力信号を受ける第２導電型の第５のトランジスタを備えている、ことを特徴とする形態３記載のレベルシフト回路。
（形態５）
前記帰還パスに、前記出力端子の出力信号を受け遅延させた信号を、前記帰還信号として、前記第３の回路に供給する第１の遅延回路を備えている、形態１乃至４のいずれか１に記載のレベルシフト回路。
（形態６）
前記第１の遅延回路は、前記出力端子の出力信号を逆相で遅延させた信号を、前記帰還信号として出力する、形態５記載のレベルシフト回路。
（形態７）
前記出力端子の前記出力信号を同相で遅延させる第２の遅延回路をさらに備え、
前記第２の回路は、前記入力信号が前記第４の電圧に対応した値であり、且つ、前記第２の遅延回路の出力が前記第１の電圧に対応した値のとき、導通し、
前記入力信号が前記第３の電圧に対応した値のとき、又は、前記第２の遅延回路の出力が前記第２の電圧に対応した値のとき、非導通とされる、形態５又は６に記載のレベルシフト回路。
（形態８）
前記出力端子の前記出力信号を同相で遅延させる第２の遅延回路をさらに備え、
前記第２の回路は、前記出力端子と前記第２の給電端子との間に、前記第５のトランジスタと直列形態に接続され、前記第２の遅延回路の出力信号を制御端子に受け、導通、非導通が制御される第２導電型の第６のトランジスタを備えている、形態４記載のレベルシフト回路。
（形態９）
前記第２の遅延回路の遅延時間は、前記第１の遅延回路の遅延時間よりも、インバータの１段又は３以上の奇数段分短い、形態７記載のレベルシフト回路。
（形態１０）
前記第１及び第２のトランジスタの接続ノードと、前記第１の回路の制御端子とを接続する接続ノードを、前記第１の電圧に保持する第１の電圧保持回路を備えている形態２乃至９のいずれか１に記載のレベルシフト回路。
（形態１１）
前記第１の電圧保持回路は、前記出力端子を前記第１の電圧に保持する形態１０記載のレベルシフト回路。
（形態１２）
前記第１の電圧保持回路は、
前記第１の給電端子と前記第１の回路の制御端子との間に接続された第１の電流源と、
前記第１の給電端子に接続された第２の電流源と、
前記第２の電流源の出力と前記出力端子の間に接続され、前記出力端子が前記第１の電圧のとき導通し、前記出力端子が前記第２の電圧のとき非導通とされる第１のスイッチと、
を備えた形態１１記載のレベルシフト回路。
（形態１３）
前記出力端子を前記第２の電圧に保持する第２の電圧保持回路を備えた形態１０又は１１記載のレベルシフト回路。
（形態１４）
前記第２の電圧保持回路は、
前記第２の給電端子に接続された第３の電流源と、
前記出力端子と前記第３の電流源の出力との間に接続され、前記出力端子が前記第２の電圧のとき導通し、前記出力端子が前記第１の電圧のとき、非導通とされる第２スイッチと、
を備えた形態１３記載のレベルシフト回路。
（形態１５）
第１の電圧を与える第１の給電端子と、第２の電圧を与える第２の給電端子間に直列形態に接続された第１乃至第３のトランジスタと、
前記第１の給電端子と前記第２の給電端子間に直列形態に接続された第４及び第５のトランジスタと、
前記第４及び第５のトランジスタの接続ノードに入力が接続され、入力した信号と逆相の遅延信号を出力する第１の遅延回路と、
を備え、
前記第４及び第５のトランジスタの接続ノードは前記レベルシフト回路の出力端子に接続され、
前記第２及び第３のトランジスタのうちの一方のトランジスタの制御端子と、前記第１のトランジスタの制御端子とは、前記第１の遅延回路の出力に共通に接続され、
前記第２及び第３のトランジスタのうちの他方のトランジスタの制御端子には、第３、第４の電圧を振幅範囲とする入力信号が入力され、
前記第１のトランジスタと前記第２のトランジスタの接続ノードが前記第４のトランジスタの制御端子に接続され、
前記第５のトランジスタの制御端子には、前記入力信号の相補信号が入力され、
前記第１のトランジスタ及び前記第４のトランジスタは第１導電型とされ、
前記第２のトランジスタ、前記第３のトランジスタ及び前記第５のトランジスタは第２導電型とされ、
前記第１の電圧に対する前記第２の電圧の高低と、前記第３の電圧に対する前記第４の電圧の高低との関係が等しく、且つ、前記第３の電圧と前記第４の電圧を振幅範囲とする前記入力信号は、前記第１の電圧と第２の電圧を振幅範囲とする前記出力信号よりも低振幅である、レベルシフト回路。
（形態１６）
前記第１の遅延回路が、
前記第４及び第５のトランジスタの接続ノードに入力が接続され、入力した信号と同相の遅延信号を出力する第２の遅延回路と、
前記第２の遅延回路の出力を受ける１段又は奇数段の反転回路と、
を備え、
前記出力端子と前記第２の給電端子間に、前記第５のトランジスタと直列形態に接続され、制御端子に、前記第２の遅延回路の出力を受ける第２導電型の第６のトランジスタを備えている、形態１５記載のレベルシフト回路。
（形態１７）
前記第１の給電端子と、前記第１のトランジスタの制御端子と、前記第４のトランジスタの制御端子の接続ノード間に接続された第１の電流源と、
前記第１の給電端子に接続された第２の電流源と、
前記第２の電流源の出力と前記出力端子の間に接続され、前記第１の遅延回路の出力を制御端子に受け、前記第１の遅延回路の出力が前記第２の電圧のとき導通し、前記第１の遅延回路の出力が前記第１の電圧のとき非導通とされる第１導電型の第７のトランジスタと、
を備えた形態１５又は１６記載のレベルシフト回路。
（形態１８）
前記第２の給電端子に接続された第３の電流源と、
前記出力端子と前記第３の電流源の出力との間に接続され、前記第２の遅延回路の出力を制御端子に受け、前記第２の遅延回路の出力が前記第１の電圧のとき導通し、前記第２の遅延回路の出力が前記第２の電圧のとき非導通とされる第２導電型の第８のトランジスタと、
を備えた形態１６記載のレベルシフト回路。
（形態１９）
入力信号を差動で受け差動で出力する差動回路と、
前記差動回路からの出力信号を前記入力信号として受ける形態１乃至１８のいずれか１に記載のレベルシフト回路と、
を備えたデータ受信回路。
（形態２０）
形態１乃至１８のいずれか１に記載のレベルシフト回路を備えた表示ドライバ。
（形態２１）
形態２０記載の表示ドライバを備え、
前記表示ドライバは、前記レベルシフト回路の出力をデジタルアナログ変換した信号を階調信号として、出力バッファを介して、表示パネルの信号線に出力する表示装置。