【事件の表示】
　平成　９年特許願第２８３３８８号「半導体装置」拒絶査定不服審判事件〔平成１０年　６月３０日出願公開、特開平１０−１７８１７４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成９年１０月１６日（特許法第４１条に基づく優先権主張　平成８年１０月１８日）の出願であって、平成１７年９月２日付けで手続補正がなされ、平成１８年１０月１２日付けで拒絶査定がなされ、それに対して、同年１１月１６日に拒絶査定に対する審判請求がなされるとともに、同年１２月１８日付けで手続補正がなされ、その後、平成２１年３月３日付けで審尋がなされ、同年４月２８日に回答書が提出されたものである。
　
２．平成１８年１２月１８日付けの手続補正について
（１）補正の内容
　平成１８年１２月１８日付けの手続補正（以下、「本件補正」という。）は、明細書の特許請求の範囲についての補正を行うものであって、その請求項１の記載のみを変更する内容であり、補正前後の請求項１は以下のとおりである。
　
（補正前）
【請求項１】
　一対の主表面を有する半導体基体と、
　該基体内に位置する第１導電形の第１の半導体領域と、
　前記第１の半導体領域上に位置する第２導電形の第２の半導体領域と、
　前記第２の半導体領域内に伸び、前記第２の半導体領域のキャリア濃度より高いキャリア濃度を有する複数個の第２導電形の第３の半導体領域と、
　該第３の半導体領域内に位置する第１の導電形の第４の半導体領域と、
　該第４の半導体領域内に位置する第２の導電形の第５の半導体領域と、
　前記第１の半導体領域と前記第２の半導体領域とに挟まれ、前記第２の半導体領域のキャリア濃度より高いキャリア濃度を有する第２導電型の第６の半導体領域と、
　前記第２，第３，第４及び第５の半導体領域の表面上に形成されたゲート絶縁膜と、
　さらに該絶縁膜上に形成されたゲート電極と、
　前記第４の半導体領域と第５の半導体領域に低抵抗接触したエミッタ電極と、
　前記第１の半導体領域に低抵抗接触したコレクタ電極とを有し、
　前記第３の半導体領域のシートキャリア濃度が１×１０12cm-2以下であることを特徴とする半導体装置。
　
（補正後）
　　【請求項１】
　一対の主表面を有する半導体基体と、
　該基体内に位置する第１導電形の第１の半導体領域と、
　前記第１の半導体領域上に位置する第２導電形の第２の半導体領域と、
　前記第２の半導体領域内に伸び、前記第２の半導体領域のキャリア濃度より高いキャリア濃度を有する複数個の第２導電形の第３の半導体領域と、
　該第３の半導体領域内に位置する第１の導電形の第４の半導体領域と、
　該第４の半導体領域内に位置する第２の導電形の第５の半導体領域と、
　前記第１の半導体領域と前記第２の半導体領域とに挟まれ、前記第２の半導体領域のキャリア濃度より高いキャリア濃度を有する第２導電型の第６の半導体領域と、
　前記第２，第３，第４及び第５の半導体領域の表面上に形成されたゲート絶縁膜と、
　さらに該絶縁膜上に形成されたゲート電極と、
　前記第４の半導体領域と第５の半導体領域に低抵抗接触したエミッタ電極と、
　前記第１の半導体領域に低抵抗接触したコレクタ電極とを備えて、
　前記第３の半導体領域のシートキャリア濃度が１×１０12cm-2以下であることを特徴とする半導体装置。
　
（２）補正事項の整理
　本件補正による補正事項を整理すると以下のとおりである。
［補正事項］
　補正前の請求項１の「前記第１の半導体領域に低抵抗接触したコレクタ電極とを有し」を、補正後の請求項１の「前記第１の半導体領域に低抵抗接触したコレクタ電極とを備えて」と補正すること。
　
（３）補正の目的の適否、及び新規事項の追加の有無についての検討
　上記補正事項は、平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項（以下、単に「特許法第１７条の２第４項」という。）第４号に掲げる明りょうでない記載の釈明を目的とするものに該当するものと認められる。
　また、当該補正事項が、願書に最初に添付した明細書又は図面全ての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものであることは明らかであるから、当該補正事項は、平成１４年法律第２４号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項（以下、単に「特許法第１７条の２第３項」という。）に規定する要件を満たすものである。
　よって、当該補正事項は、特許法第１７条の２第３項及び第４項に規定する要件を満たすものであり、本件補正は適法になされたものである。
　
３．本願発明
　以上のとおり、平成１８年１２月１８日付けの手続補正は適法になされたものであるから、本願の請求項１〜１２に係る発明は、平成１８年１２月１８日付けの手続補正により補正された明細書及び図面の記載からみて、明細書の特許請求の範囲の請求項１〜１２に記載された事項により特定されるものである。
　そして、そのうちの請求項１に係る発明（以下、「本願発明」という。）は、上記２．（１）の「補正後」の箇所に記載した請求項１のうち、「第２導電型の第６の半導体領域」と記載されている部分を「第２導電形の第６の半導体領域」の誤記と認め、以下のとおり読替えて認定する。
「【請求項１】
　一対の主表面を有する半導体基体と、
　該基体内に位置する第１導電形の第１の半導体領域と、
　前記第１の半導体領域上に位置する第２導電形の第２の半導体領域と、
　前記第２の半導体領域内に伸び、前記第２の半導体領域のキャリア濃度より高いキャリア濃度を有する複数個の第２導電形の第３の半導体領域と、
　該第３の半導体領域内に位置する第１の導電形の第４の半導体領域と、
　該第４の半導体領域内に位置する第２の導電形の第５の半導体領域と、
　前記第１の半導体領域と前記第２の半導体領域とに挟まれ、前記第２の半導体領域のキャリア濃度より高いキャリア濃度を有する第２導電形の第６の半導体領域と、
　前記第２，第３，第４及び第５の半導体領域の表面上に形成されたゲート絶縁膜と、
　さらに該絶縁膜上に形成されたゲート電極と、
　前記第４の半導体領域と第５の半導体領域に低抵抗接触したエミッタ電極と、
　前記第１の半導体領域に低抵抗接触したコレクタ電極とを備えて、
　前記第３の半導体領域のシートキャリア濃度が１×１０12cm-2以下であることを特徴とする半導体装置。」
　
４．引用例に記載された発明
（４−１）本願の優先権主張の日前に日本国内又は外国において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である欧州特許出願公開第０７３５５９１号明細書（以下、「引用例１」という。）には、図１ないし図３とともに以下の事項が記載されている。
　
ａ．「本発明は、二重拡散されたＭＯＳ技術の(DMOS)デバイス(例えば、ＤＭＯＳＦＥＴ、縦型ＤＭＯＳＦＥＴ又は「ＶＤＭＯＳＦＥＴ」、ＩＧＢＴなど)のための改良された構造及びその製造工程に関する。」（第２ページ第３行及び第４行の訳文）
　
ｂ．「パワーＶＤＭＯＳＦＥＴの主たる問題は、軽くドープされた高抵抗のエピタキシャル層が、パワーデバイスが高いオン抵抗RDSon（デバイスが導通状態の時のドレイン・ソース端子間の抵抗値）を有する原因となってしまうことである。RDSonの値が高いことは、大きな電力損失につながる。」（第２ページ第２９行及び第３１行の訳文）
　
ｃ．「以上に述べた技術の状況を考慮して、本発明は、ブレークダウン電圧値に影響を与えることなく、オン抵抗の低減を可能にしたDMOSデバイス構造を提供することを目的する。」（第２ページ第３９行及び第４０行の訳文：なお、原文に記載の“wich”は“which”の誤記と認定。）
　
ｄ．「本発明により、ＤＭＯＳ技術のパワーデバイスのオン抵抗RDSonを低減することが可能となる。つまり、軽くドープしたボディー領域のまわりにあるエンハンスメント領域の存在が、例えばＪＦＥＴ成分Rjfetのような、RDSonの主成分を小さくする。そのようなRDSonの低減は、ブレークダウン電圧の低下を伴わずに得られる。それどころか、実験結果はエンハンスメント領域の存在がデバイスのブレークダウン電圧を高めることを示している。」（第２ページ第４８行ないし第５２行の訳文）
　
ｅ．「図１は、本発明によるＤＭＯＳデバイス構造、特に縦型の二重拡散されたＭＯＳＦＥＴ（ＶＤＭＯＳＦＥＴ）の断面図である。一般に行われているように、軽くドープした半導体層１(ドレイン層)が、重くドープした半導体基板２上に形成され、複数の基本セル３が、その軽くドープしたドレイン層１の中に形成される。既に引用した米国特許５，３８２，５３８号に示されるように、基本セルは、重くドープした領域５及び環状のソース領域６を囲む軽くドープしたボディー領域４を備えている。そのソース領域６は、それぞれのボディー領域４内部において、チャネル領域を定める。Ｎ−チャネルＶＤＭＯＳＦＥＴの場合には、基板２、軽くドープしたドレイン層１及びソース領域６がＮ導電型である一方、ボディー領域４及び領域５がＰ導電型となる。Ｐ−チャネルデバイスの場合には、その導電型がすべて逆転される。また、基板２の導電型を、軽くドープしたドレイン層１のそれと逆にすれば、Ｎ−チャネルあるいはＰ−チャンネルの絶縁ゲートバイポーラトランジスター（ＩＧＢＴ）の構造とすることができる。
　薄いゲート酸化膜層８によって下部の半導体領域と絶縁されたポリシリコン・ゲート７が、隣接した基本セル３間に伸び、そして、ソース金属層１０が重くドープした領域５およびソース領域６とコンタクトをとることを可能にするため、個々の基本セル３の中央部上にコンタクト窓が提供される誘電体層９によってカバーされる。さらに、ドレイン金属層１１が基板２の底に備えられる。
　ボディー領域４は、軽くドープしたドレイン層と同じ導電型であり、しかし、より重くドープしたエンハンストメント領域１２によって、それぞれ囲まれる。」（第３ページ第８行ないし第２４行の訳文）
　
ｆ．「ボディー領域４のまわりにあるエンハンスメント領域１２の存在は、今から論じられるように、いくつかの長所を持つ。
　第１に、ＶＤＭＯＳＦＥＴのオン抵抗RDSonが低減される。つまり、エンハンスメント領域１２の存在が、隣接した基本セル間におけるドレイン層１の部分のドーパント・イオンの総量を増加（それ故に、RDSonのいわゆるRjfetと呼ばれる成分の低減を決定する。)し、基板２へ電子が流れるための好ましい経路を作り、それ故に、ドレイン層１に関連した、RDSonのいわゆるRdrift成分の低減を決定する。RDSonのRdrift成分は、中／高電圧用のＶＤＭＯＳＦＥＴ(ブレークダウン電圧BVDSS＞２５０ボルト)において、最も重要な成分である。
　RDSonのRjfet成分の低減は、隣接したセル間の間隔を縮小すること、いいかえればセル密度を増加することを可能にする。これは、単位面積当たりのチャンネル長さを増加させ、ゲート−ドレイン寄生容量の値を低減する。
　ボディー接合深さと同様に、チャンネル長さや、対応するRDSonのＲチャネル成分も低減する。
　第２に、エンハンストメント領域１２の存在が、ＶＤＭＯＳＦＥＴのブレークダウン電圧BVDSSを高める。これは図３を参照して検証することができる。この図では、ボディー領域４とドレイン層１の間の接合からの距離x'の関数としてのブレークダウンのドレイン領域１に沿った電界のプロフィールが、２つの異なる事例に示される。曲線Ａは、５００ボルトのブレークダウン電圧BVDSSを備える典型的なＶＤＭＯＳＦＥＴにおける、従来の一様にドープされたドーパント濃度２＊１０１４原子/ｃｍ３（抵抗率は２２オーム＊ｃｍに等しい）の半導体層１を参照する。曲線Ｂは、曲線Ａの場合と同じドーパント濃度の半導体層１を有し、しかし、その場所にはエンハンスメント領域１２が備えられた本発明の構造を参照する。
　曲線Ａの場合、電界Ｅは、ボディー領域４とドレイン層１との間の接合(x'=x'a)において(ブレークダウンが生じる)極大値Ecritに達する。そして、基板２と接するドレイン層１の表面へ向かって移動するにしたがい、傾斜−dE/dxで直線的に減少し、電界の値はEcrit−W＊dE/dxとなる。(Ｗは、いわゆる「残余のドレイン層」と呼ばれる厚さ、すなわち、基板２とボディー領域４とドレイン層１の接合との距離である。)
　本発明の場合、電界Ｅは、ボディー領域４端からの距離x'にしたがい、直線的には減少せず、また、曲線Ａより常に高い値になる。図２に示されるように、エンハンストメント領域１２のドーパント濃度がドレイン層１のドーパント濃度に比べて無視できるようになるポイントＰにおいて、電界がEcritの値に達する時か、ボディー／ドレイン接合(x'＝０)において、電界がエンハンストメント領域１２のEcritの値を超過する時かの、どちらかが先に起こる時点で、ブレークダウンが生じる。
　ポイントＰは、ボディー領域４とエンハンスメント領域１２との間の接合から数ミクロンのところ(x'p)に位置する。
　このように得られたブレークダウン電圧の値の増加分△BVは、電界の曲線によって境界が定められたエリアの増加に相当する。曲線Ｂのx'＝０とx'＝x'pとの間に含まれる部分を直線近似して、
　　　　△BV=（E max−Ecrit）＊x'p/2＋x'p＊(W−x'p)＊dE/dx
が得られる。
　ドレイン層１に厚みを与えてBVをより高くするＶＤＭＯＳＦＥＴ構造の代わりに、BVの与えられた値に対し、より薄いドレイン層１と、それ故により低いRDSonを持つＶＤＭＯＳＦＥＴが得られるであろうことは明白である。」（第３ページ第２９行ないし第４ページ第９行の訳文）
　
（４−２）ここにおいて、図１に例示された「ＤＭＯＳデバイス構造」の「半導体基板２」、「半導体層１(ドレイン層)」、「エンハンストメント領域１２」、「軽くドープしたボディー領域４及び重くドープした領域５」及び「ソース領域６」が、それぞれ「Ｎ導電型」、「Ｎ導電型」、「Ｎ導電型」、「Ｐ導電型」及び「Ｎ導電型」であることは、その図１に記された導電型の符号により明らかである。
　また、摘記事項ｅ．の「基板２の導電型を、軽くドープしたドレイン層１のそれと逆にすれば、…（中略）…絶縁ゲートバイポーラトランジスター（ＩＧＢＴ）の構造とすることができる。」という記載は、図１に例示された「ＤＭＯＳデバイス構造」に関し、その構造における「半導体基板２」の導電型を「半導体層１」の導電型とは逆、つまりは「Ｐ導電型」とした「絶縁ゲートバイポーラトランジスター」をも示唆していると認められる。
　また、摘記事項ｅ．の「複数の基本セル３が、その軽くドープしたドレイン層１の中に形成される。」という記載及び「薄いゲート酸化膜層８によって下部の半導体領域と絶縁されたポリシリコン・ゲート７が、隣接した基本セル３間に伸び、そして、ソース金属層１０が重くドープした領域５およびソース領域６とコンタクトをとることを可能にするため、個々の基本セル３の中央部上にコンタクト窓が提供される誘電体層９によってカバーされる。」という記載を併せ読めば、図１に例示された「ＤＭＯＳデバイス構造」の右と左にそれぞれ存在する「基本セル３」は一体につながっているものでなく、個々に分離され、それぞれ「半導体層１」内に伸びているものと理解される。そして、それら複数個の「基本セル３」を構成する「エンハンスメント領域１２」も同様に、「半導体層１」内に伸び、また複数個存在するものと認められる。
　さらに、図１には、「薄いゲート酸化膜層８」が、「半導体層１」、「エンハンスメント領域１２」、「ボディー領域４」及び「ソース領域６」の表面上に形成されている構造が記載されている。
　
（４−３）したがって、引用例１には、以下の発明（以下、「引用発明」という。）が記載されているものと認められる。
「Ｐ導電型の半導体基板２と、
　前記半導体基板２上に形成されたＮ導電型の軽くドープした半導体層１と、
　前記半導体層１内に伸び、前記半導体層１より重くドープした複数個のＮ導電型のエンハンスメント領域１２と、
　前記エンハンスメント領域１２によってそれぞれ囲まれたＰ導電型の軽くドープしたボディー領域４及び重くドープした領域５と、
　前記ボディー領域４内部においてチャネル領域を定めるＮ導電型のソース領域６と、
　前記半導体層１、前記エンハンスメント領域１２、前記ボディー領域４及びソース領域６の表面上に形成された薄いゲート酸化膜層８と、
　さらに前記薄いゲート酸化膜層８によって下部の半導体領域と絶縁されたポリシリコン・ゲート７と、
　前記重くドープした領域５及びソース領域６とコンタクトをとるソース金属層１０と、
　前記半導体基板２の底部に備えられたドレイン金属層１１とを備える絶縁ゲートバイポーラトランジスター」
　
５．本願発明と引用発明との対比
（５−１）引用例１の図１に例示された「ＤＭＯＳデバイス構造」に照らし、引用発明の「Ｐ導電型の半導体基板２と、前記半導体基板２上に形成されたＮ導電型の軽くドープした半導体層１と」からなる積層体は、その全体として「一対の主表面を有する」積層体を構成するものと認められ、また、当該積層体をして「半導体基体」とし、「半導体層１」が「半導体基体」内に存在する構造とみなすことができる。すなわち、引用発明は、「一対の主表面を有する半導体基体と、該基体内に位置するＰ導電型の半導体基板２と」を備えているとも言い換えられる。
　また、引用発明における「前記半導体基板２上に形成されたＮ導電型の軽くドープした半導体層１」から、「Ｎ導電型の軽くドープした半導体層１」は「前記半導体基板２上」に位置するものと認められる。
　また、引用発明における「前記エンハンスメント領域１２によってそれぞれ囲まれたＰ導電型の軽くドープしたボディー領域４及び重くドープした領域５」から、「Ｐ導電型の軽くドープしたボディー領域４及び重くドープした領域５」は「前記エンハンスメント領域１２」内に位置するものと認められる。
　また、引用発明における「前記ボディー領域４内部においてチャネル領域を定めるＮ導電型のソース領域６」から、「Ｎ導電型のソース領域６」は「前記ボディー領域４」内に位置するものと認められる。
　また、引用発明における「軽くドープした」及び「重くドープした」とは、それぞれ「キャリア濃度が比較的低くなるようにドープした」及び「キャリア濃度が比較的高くなるようにドープした」という意味に解され、つまり、引用発明の「前記半導体層１内に伸び、前記半導体層１より重くドープした複数個のＮ導電型のエンハンスメント領域１２」のキャリア濃度は、「前記半導体層１」より高いものと認められる。
　また、引用発明における「前記薄いゲート酸化膜層８によって下部の半導体領域と絶縁されたポリシリコン・ゲート７」から、「ポリシリコン・ゲート７」は「前記薄いゲート酸化膜８」上に形成されたものと認められる。
　また、引用発明における「Ｐ導電型」及び「Ｎ導電型」は、それぞれ本願発明の「第１導電形」及び「第２導電形」に相当する。
　また、引用例１の図１に例示される「ＤＭＯＳデバイス構造」の態様を「絶縁ゲートバイポーラトランジスター」の態様へと変更した場合、当該図１の「ＤＭＯＳデバイス構造」において「ソース」及び「ドレイン」の機能を果たしていた部分は、「絶縁ゲートバイポーラトランジスター」において、それぞれ「エミッタ」及び「コレクタ」の機能を果たすようになるものと認められる。
　また、引用発明における「前記重くドープした領域５及びソース領域６とコンタクトをとるソース金属層１０」は、「重くドープした領域５およびソース領域６」に対し「電極」として機能するよう「接触」しているものと認められる。
　また、引用発明における「前記半導体基板２の底部に備えられたドレイン金属層１１」は、「半導体基板２」に対し、「電極」として機能するよう「接触」しているものと認められる。
　そして、以上の検討結果を踏まえるに、引用発明の「半導体基板２」、「半導体層１」、「エンハンストメント領域１２」、「軽くドープしたボディー領域４及び重くドープした領域５」、「ソース領域６」、「薄いゲート酸化膜層８」、「ポリシリコン・ゲート７」、「ソース金属層１０」、「ドレイン金属層１１」及び「絶縁ゲートバイポーラトランジスター」は、それぞれ本願発明の「第１の半導体領域」、「第２の半導体領域」、「第３の半導体領域」、「第４の半導体領域」、「第５の半導体領域」、「ゲート絶縁膜」、「ゲート電極」、「エミッタ電極」、「コレクタ電極」及び「半導体装置」に相当するものと認められる。
　
（５−２）以上を総合すると、本願発明と引用発明とは、
　「一対の主表面を有する半導体基体と、
　該基体内に位置する第１導電形の第１の半導体領域と、
　前記第１の半導体領域上に位置する第２導電形の第２の半導体領域と、
　前記第２の半導体領域内に伸び、前記第２の半導体領域のキャリア濃度より高いキャリア濃度を有する複数個の第２導電形の第３の半導体領域と、
　該第３の半導体領域内に位置する第１の導電形の第４の半導体領域と、
　該第４の半導体領域内に位置する第２の導電形の第５の半導体領域と、
　前記第２，第３，第４及び第５の半導体領域の表面上に形成されたゲート絶縁膜と、
　さらに該絶縁膜上に形成されたゲート電極と、
　前記第４の半導体領域と第５の半導体領域に接触したエミッタ電極と、
　前記第１の半導体領域に接触したコレクタ電極とを備えることを特徴とする半導体装置。」
　である点で一致し、以下の点で相違する。
　
（相違点１）
　本願発明は、「前記第１の半導体領域と前記第２の半導体領域とに挟まれ、前記第２の半導体領域のキャリア濃度より高いキャリア濃度を有する第２導電形の第６の半導体領域」を備えているのに対して、引用発明は、そのような領域を備えていない点。
　
（相違点２）
　本願発明は、「エミッタ電極」及び「コレクタ電極」が、それぞれ接触対象物に対して「低抵抗」に接触しているのに対し、引用発明では、「ソース金属層１０」及び「ドレイン金属層１１」に関し、それぞれ接触対象物に対する接触状態が「低抵抗」であるかどうかは直接開示されていない点。
　
（相違点３）
　本願発明は、「前記第３の半導体領域のシートキャリア濃度が１×１０12cm-2以下である」のに対し、引用発明では、そのような「シートキャリア濃度」について何ら特定がされていない点。
　
６．相違点についての当審の判断
（６−１）相違点１について
　「絶縁ゲートバイポーラトランジスター」に関する技術分野において、一般には「バッファ層」とも呼ばれる本願発明の「第６の半導体領域」に相当するものを設けた構造は、例えば、本願の優先権主張の日前の平成６年３月４日に頒布された刊行物である特開平６−６１４９７号公報（以下、「周知文献１」という。）の０００７段落にも、当該周知文献１の図２２に関し「Ｎ+ バッファ層２は、Ｎ- 層４に注入されるホールを制御するライフ・タイム・キラーとして設けられ、Ｎ+ バッファ層２の存在によりターンオフ時間を短縮することができる。また、Ｎ+ バッファ層２はＩＧＢＴのオフ状態時に生じるＰベース領域５とＮ- 層４との界面出形成されるＰＮ接合がＮ- 層側に伸びる空乏層を抑制する機能も備えているため、Ｎ- 層２の厚みを薄くすることができる。」という記載（審決注：「界面出形成されるＰＮ接合が」は「界面で形成されるＰＮ接合から」の誤記と認められる。）がなされているとおり、本願出願時の当業者における周知技術である。
　したがって、引用発明において、「バッファ層」に関する上記周知技術を適用し、「前記第１の半導体領域と前記第２の半導体領域とに挟まれ、前記第２の半導体領域のキャリア濃度より高いキャリア濃度を有する第２導電形の第６の半導体領域」を備えた構造とすることは、当業者が容易に想到し得た事項である。
　
（６−２）相違点２について
　引用発明の「ソース金属層１０」及び「ドレイン金属層１１」は、それぞれ接触対象となる半導体領域との間で電気的導通を取る目的で設けられているのであるから、それらを対象物と「低抵抗」に接触させることは、電極としての役割に照らし当業者が当然考慮すべきことであるから、上記相違点２は実質的なものではなく、また、仮に実質的なものであったとしても当業者が容易になし得た範囲に含まれる程度のものである。
　
（６−３）相違点３について
　本願明細書の００２０段落における「図３は、その検討結果で、図２に示すｎ層２３のシートキャリア濃度Ｎ２３とオン電圧、及び降伏電圧の関係を示している。この図からシートキャリア濃度が高いほどオン電圧を低減できることが分かる。しかし、シートキャリア濃度が１×１０12cm-2以上になると降伏電圧が著しく低下することも分かる。このことから、ｎ層２３のシートキャリア濃度は１×１０12cm-2以下にすることが好ましい。」という記載や、００２２段落における「また、図８で示した半導体装置２０２ではｎ+ 層２４を用いているため、伝導度変調は生じないが、本発明では伝導度変調をｎ層２３でより促進することができるため、低オン電圧化に有効である。さらに、半導体装置２０２では、耐圧を確保するための好適なｎ層２３１の条件が示されておらず、上述したように伝導度変調を有するＩＧＢＴでは低オン電圧と耐圧を確保する好適なｎ層２３の条件があることは本発明者が発見した新規な知見である。」という記載に照らし、本願発明において「第３の半導体領域のシートキャリア濃度が１×１０12cm-2以下」と範囲を特定することは、低オン電圧の実現と耐圧確保とのバランスをとることを意図したものと解される。しかしながら、本願発明では特定されない「第２の半導体領域」の厚みやキャリア濃度及び「第４の半導体領域」の具体的形状やキャリア濃度等の要素とは無関係に、「第３の半導体領域のシートキャリア濃度」のみ範囲特定したことによって格別の効果が奏されると当業者が理解できる程度にまで、本願明細書の発明の詳細な説明には十分な説明がなされてなく、また、そのように、「第３の半導体領域のシートキャリア濃度」のみ範囲を特定したことによって格別の効果が奏されることは常識的にみて考え難いことであるから、「１×１０12cm-2 」という「第３の半導体領域のシートキャリア濃度」の上限値自体に、臨界的意義があるものとも認められない。
　ここで、摘記事項ｆ．及び図１ないし３の内容に基づき、本願発明の「第３の半導体領域」に対応する引用発明の「エンハンストメント領域１２」の作用についても検討する。
１）摘記事項ｆ．に「ボディー領域４のまわりにあるエンハンスメント領域１２の存在は、今から論じられるように、いくつかの長所を持つ。」、「第１に、ＶＤＭＯＳＦＥＴのオン抵抗RDSonが低減される。」及び、「第２に、エンハンストメント領域１２の存在が、ＶＤＭＯＳＦＥＴのブレークダウン電圧BVDSSを高める。」とあるように、「エンハンストメント領域１２」の存在により、「オン抵抗RDSonが低減される」ことと「ブレークダウン電圧BVDSSを高める」ことの作用が共に奏される、すなわち、上で述べた「低オン電圧の実現」と「耐圧確保」の２つと同様の視点が開示されているものと認められる。
２）そして、摘記事項ｆ．には「エンハンスメント領域１２の存在が、隣接した基本セル間におけるドレイン層１の部分のドーパント・イオンの総量を増加（それ故に、RDSonのいわゆるRjfetと呼ばれる成分の低減を決定する。)し、基板２へ電子が流れるための好ましい経路を作り、それ故に、ドレイン層１に関連した、RDSonのいわゆるRdrift成分の低減を決定する。」とあるところ、これは、「エンハンスメント領域１２」中の「ドーパント・イオン」の濃度が、それがない場合の「隣接した基本セル間におけるドレイン層１の部分」の「ドーパント・イオン」の濃度より、相対的に高くなっていることを意味するものと認められる。そして、「ドーパント・イオン」の濃度が増加すると、「キャリア濃度」も増加することは本願出願時の技術常識であり、すなわち、「エンハンスメント領域１２」の「キャリア濃度」を、それがない場合の「隣接した基本セル間におけるドレイン層１の部分」の「キャリア濃度」よりも相対的に高くする結果として、「オン抵抗」を低減するために好ましい電流経路が作られ、ここに「エンハンスメント領域１２」における「キャリア濃度」と「オン抵抗RDSonが低減される」との間に明らかな相関関係があることは、当業者であれば当然に理解できることと認められる。
３）また、摘記事項ｆ．には「図２に示されるように、エンハンストメント領域１２のドーパント濃度がドレイン層１のドーパント濃度に比べて無視できるようになるポイントＰにおいて、電界がEcritの値に達する時か、ボディー／ドレイン接合(x'＝０)において、電界がエンハンストメント領域１２のEcritの値を超過する時かの、どちらかが先に起こる時点で、ブレークダウンが生じる。」とあるところ、これは、「ポイントＰ」においてブレークダウンが起こるにせよ、「ボディー／ドレイン接合(x'＝０)」においてブレークダウンが起こるにせよ、そのどちらのブレークダウン特性も「エンハンストメント領域」の「ドーパント濃度」分布との間に、明らかな相関関係があることを示唆しており、「ドーパント濃度」が増加すると、「キャリア濃度」も増加することが本願出願時の技術常識であることに鑑みるに、「エンハンスメント領域１２」における「キャリア濃度」分布と「ブレークダウン電圧BVDSSを高める」こととの間に明らかな相関関係があることは、当業者であれば当然に理解できることと認められる。
　上記１）〜３）の検討結果を踏まえると、引用発明である「絶縁ゲートバイポーラトランジスター」を具体化するに際し、「低オン電圧の実現」と「耐圧確保」との両立を図るべく、「エンハンストメント領域１２」の「キャリア濃度」をその分布も含めて調整することは、当業者の通常の創作能力の発揮の範囲内であり、また、そのような調整を行うに当たり、本願発明のように「第３の半導体領域のシートキャリア濃度」を「１×１０12cm-2以下」とすることは、当業者が容易になし得たことである。
　
 （６−４）まとめ
　以上検討したとおり、本願発明は、周知技術を勘案することにより、引用例１に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
７．むすび
　以上のとおりであるから、本願は、他の請求項について検討するまでもなく、拒絶すべきものである。
　よって、結論のとおり審決する。