【手続補正書】
【提出日】平成24年7月13日(2012.7.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
フォトレジストの縁部のバリの形成方法であって、
アンダーライン・レイア（ｕｎｄｅｒｌｉｎｅ ｌａｙｅｒ）にフォトレジストを塗布するステップ１００と、
マスクによる露光及び現像処理により、その後に堆積される構造層を破断させるバリをフォトレジストに形成するステップ２００と、
を備えることを特徴とするフォトレジストの縁部のバリの形成方法。
【請求項２】
前記ステップ２００には、ハーフトーン・マスク又はグレートーン・マスクにより露光と現像処理を行い、フォトレジストの縁部のバリが形成される領域に対応するリッジ状の第１の厚さ領域と、構造パターンが形成されない領域に対応する第２の厚さ領域と、構造パターンが形成される領域に対応する第３の厚さ領域とをフォトレジストに形成するステップ２１１と、
アッシング工程により、第１の厚さ領域のフォトレジストに山状の縁部のバリを形成し、第２の厚さ領域のフォトレジストを残し、第３の厚さ領域のフォトレジストを完全に除去するステップ２１２と、
を備えることを特徴とする請求項１に記載のフォトレジストの縁部のバリの形成方法。
【請求項３】
前記ステップ２１１には、ハーフトーン・マスク又はグレートーン・マスクによりフォトレジストに対して露光と現像処理を行い、フォトレジストの縁部のバリが形成される領域に対応するリッジ状の、厚さが１．８μｍ〜２．２μｍである第１の厚さ領域と、構造パターンが形成されない領域に対応する、厚さが１．３μｍ〜１．６μｍである第２の厚さ領域と、構造パターン領域が形成される領域に対応する、厚さが０．４μｍ〜０．６μｍである第３の厚さ領域とをフォトレジストに形成することを備えることを特徴とする請求項２に記載のフォトレジストの縁部のバリの形成方法。
【請求項４】
前記ステップ２１２には、アッシング工程により、第１の厚さ領域のフォトレジストに山状の縁部のバリを形成し、第２の厚さ領域の厚さが０．９μｍ〜１．１μｍであるフォトレジストを残し、第３の厚さ領域のフォトレジストを完全に除去することを備えることを特徴とする請求項２または請求項３に記載のフォトレジストの縁部のバリの形成方法。
【請求項５】
前記第１の厚さ領域はハーフトーン・マスク又はグレートーン・マスクの光透過率が０％である領域に対応し、前記第２の厚さ領域はハーフトーン・マスク又はグレートーン・マスクの光透過率が１０％〜４０％である領域に対応し、前記第３の厚さ領域はハーフトーン・マスク又はグレートーン・マスクの光透過率が６０％〜９０％である領域に対応することを特徴とする請求項２ないし請求項４のいずれか一項に記載のフォトレジストの縁部のバリの形成方法。
【請求項６】
前記ステップ２００には、通常マスクで露光と現像処理を行い、構造パターンが形成されない領域に対応する完全保留領域と、フォトレジストが完全に除去され、構造パターンが形成される領域に対応する完全除去領域とをフォトレジストに形成するステップ２２１と、
二周波プラズマ体モードで前記フォトレジストに対してドライエッチングを行い、前記フォトレジストの中間部分に対するエッチングのスピードを速くさせ、両側の縁部に対するエッチングのスピードを遅くさせ、前記フォトレジストの縁部に山状の縁部のバリを形成するステップ２２２と、
を備えることを特徴とする請求項１に記載のフォトレジストの縁部のバリの形成方法。
【請求項７】
前記ステップ１００には、アンダーライン・レイア（ｕｎｄｅｒｌｉｎｅ ｌａｙｅｒ）に厚さが１．８μｍ〜２．２μｍであるフォトレジストを塗布することを備えることを特徴とする請求項１ないし請求項６のいずれか一項に記載のフォトレジストの縁部のバリの形成方法。
【請求項８】
請求項１〜７のいずれか１項に記載のフォトレジストの縁部のバリの形成方法により、縁部のバリを有するフォトレジストを基板に形成するステップと、
当該基板に構造層を堆積するステップと、
剥離工程により、フォトレジスト層及びそれに形成された構造層を剥離して構造パターンを形成するステップと、を備えることを特徴とする構造パターンの形成方法。
【請求項９】
前記構造パターンはゲート・ラインと、ゲート電極パターンであることを特徴とする請求項８に記載の構造パターンの形成方法。
【請求項１０】
前記構造パターンはデータ・ラインと、ソース電極と、ドレイン電極と、ＴＦＴチャネル領域パターンであることを特徴とする請求項８に記載の構造パターンの形成方法。
【請求項１１】
前記構造パターンは画素電極パターンであることを特徴とする請求項８に記載の構造パターンの形成方法。
【請求項１２】
基板にゲート・ラインとゲート電極パターンを形成するステップ１と、
フォトリソグラフィ工程により、ステップ１を経た基板にデータ・ラインと、ソース電極と、ドレイン電極と、ＴＦＴチャネル領域パターンとを形成し、フォトリソグラフィ工程の中のフォトレジストを残し、当該基板にパッシべーション層を堆積し、剥離工程によりフォトレジスト及びその上のパッシべーション層を除去するステップ２と、
ステップ２を経た基板にフォトレジストを塗布し、請求項１〜７のいずれかに記載のフォトレジストの縁部のバリの形成方法により、当該フォトレジストに山状の縁部のバリを形成し、当該基板に透明導電薄膜を堆積し、剥離工程によりフォトレジスト及びその上の透明導電薄膜を剥離し、ドレイン電極に直接に接続する画素電極を形成するステップ３と、を備えることを特徴とするアレイ基板の製造方法。
【請求項１３】
前記ステップ１には、基板にゲート金属薄膜を堆積し、通常マスクで第１回のパターンニング工程によってゲート・ラインとゲート電極パターンを形成することを備えることを特徴とする請求項１２に記載のアレイ基板の製造方法。
【請求項１４】
前記ステップ１には、基板に透明導電薄膜とゲート金属薄膜を堆積し、ハーフトーン・マスク又はグレートーン・マスクで第１回のパターンニング工程によってゲート・ラインと、ゲート電極と、透明共通電極パターンを形成することを備えることを特徴とする請求項１２に記載のアレイ基板の製造方法。
【請求項１５】
前記ステップ２には、ステップ１を経た基板にゲート絶縁層と、半導体層と、ドープ半導体層と、ソース・ドレイン金属薄膜とを順次堆積し、ハーフトーン・マスク又はグレートーン・マスクで第２回のパターンニング工程によってデータ・ラインと、ソース電極と、ドレイン電極と、ＴＦＴチャネル領域パターンとを形成し、その後、ソース電極と、ドレイン電極と、データ・ラインとにおけるフォトレジストを残し、基板にＴＦＴチャネル領域を被覆するパッシべーション層を堆積し、剥離工程によってフォトレジストを除去するとともに、フォトレジストに付着しているパッシべーション層を除去し、ソース電極と、ドレイン電極と、データ・ラインとを露出することを備えることを特徴とする請求項１２〜１４のいずれかに記載のアレイ基板の製造方法。
【請求項１６】
アレイ基板であって、
ゲート・ラインと、
データ・ラインと、
ゲート・ラインとデータ・ラインにより限定された画素領域内に配置された画素電極と、
ゲート・ラインとデータ・ラインの交差部に形成された薄膜トランジスタと、を備え、
前記薄膜トランジスタは、基板に形成されたゲート電極と、ゲート電極の上に位置して基板全体を被覆するゲート絶縁層と、ゲート絶縁層に形成されてゲート電極の上に位置する半導体層及びドープ半導体層と、ドープ半導体層の上に位置するソース電極及びドレイン電極と、データ・ライン、ソース電極、ドレイン電極以外の領域に形成されたパッシべーション層とを備え、前記ソース電極とドレイン電極間の領域は薄膜トランジスタのチャネル領域であり、前記画素電極はドレイン電極に直接に接続することを特徴とするアレイ基板。
【請求項１７】
前記基板に透明共通電極が更に形成され、ゲート電極とゲート・ラインの下方に透明導電薄膜が形成されたことを特徴とする請求項１６に記載のアレイ基板。