【事件の表示】
　平成１１年特許願第２６３４９３号「空乏ポリシリコン・エッジ型ＭＯＳＦＥＴ構造及び方法」拒絶査定不服審判事件〔平成１２年　４月　７日出願公開、特開２０００−１０１０８４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１１年９月１７日（優先権主張　１９９８年９月１８日、米国）の出願であって、平成１５年４月１４日付けで拒絶査定がなされ、これに対して同年７月１７日に拒絶査定に対する審判請求がなされるとともに、同日付けで手続補正がなされ、その後当審において、平成１７年２月１日付けで審尋がなされ、その後同年４月２２日に回答書が提出され、その後、同年８月９日付けで当審において最後の拒絶の理由が通知され、その指定期間内である同年１１月１４日に意見書と手続補正書が提出されたものである。
　　　
２．平成１７年１１月１４日付けの手続補正（以下、「本件補正」という。）について
　［補正却下の決定の結論］
　平成１７年１１月１４日付けの手続補正を却下する。
　［理由］
　（１）本件補正の内容
　補正前の請求項１、３及び５ないし７を補正するものであって、補正後の請求項１、３及び５ないし７は以下のとおりである。
　
「【請求項１】
　基板内に形成されたソース領域及びドレイン領域と、
　前記ソース領域と前記ドレイン領域との間のチャネル領域と、
　前記ソース領域、前記チャネル領域及び前記ドレイン領域の近傍の前記基板内の分離領域と、
　前記チャネル領域上に、少なくとも前記チャネル領域及び前記分離領域とオーバラップする領域に設けられ、前記チャネル領域と前記分離領域との間の界面に沿って前記分離領域の上面に接する該分離領域によって画定される前記チャネルの角部領域上に跨るゲート誘電体により前記チャネル領域から分離されて設けられた、ゲート・ドーパントを有するゲートであって、少なくとも前記チャネル領域及び前記分離領域とオーバラップする領域に、前記ゲート・ドーパントが空乏状態にされた領域を含み、前記空乏領域は、前記誘電層から前記ゲートの上面まで延びるゲートと
　を含む、電界効果トランジスタ。」
「【請求項３】
　基板と、
　前記基板内のチャネル領域と、
　前記チャネル領域の両側の前記基板内に形成され、前記チャネル領域との間の界面に沿って前記チャネルの角部領域を画定する分離領域と、
　前記分離領域間の前記チャネル領域上及び前記分離領域の上面に接する前記角部領域上に配置された前記角部領域上に跨る誘電層と、
　前記分離領域間の前記チャネル領域上及び前記角部領域上の前記誘電層上のゲート導体層と
　を含み、前記ゲート導体層がその導電率を増加させるためにドーパントを含み、前記チャネルの前記角部領域上の前記ゲート導体層であって、前記誘電層から前記ゲートの上面までの部分はドーパントが空乏状態にされ、その抵抗率が増大されている、半導体構造。」
「【請求項５】
　ａ）半導体基板を提供するステップと、
　ｂ）前記基板内にチャネル領域を画定する分離領域を形成するステップと、
　ｃ）前記チャネル領域及び前記分離領域上に設けられ、前記チャネル領域と前記分離領域との間の界面に沿って前記分離領域の上面に接する該分離領域によって画定される前記チャネルの角部領域上に跨る誘電層上に、前記チャネル領域と前記分離領域との間の界面領域上の部分であって前記誘電層から前記ゲートの上面までの部分を除いた、前記分離領域間の部分の導電率を増加させるドーパントを含むゲートを形成するステップと
　を含む、電界効果トランジスタ半導体構造を形成する方法。
【請求項６】
　ａ）半導体基板を提供するステップと、
　ｂ）前記基板内にチャネル領域を画定する分離領域を形成するステップと、
　ｃ）前記チャネル領域及び前記分離領域上に設けられ、前記チャネル領域と前記分離領域との間の界面に沿って前記分離領域の上面に接する該分離領域によって画定される前記チャネルの角部領域上に跨る誘電層上に、前記分離領域間の部分の導電率を増加させるドーパントを含むゲートを形成するステップと、
　ｄ）前記チャネル領域と前記分離領域との間の界面領域上のゲート部分をカウンタドープし、そのゲート部分であって前記誘電層から前記ゲートの上面までの部分の導電率を、前記界面領域間のゲート部分に比較して低下させるステップと
　を含む、電界効果トランジスタ半導体構造を形成する方法。
【請求項７】
　ａ）基板と、前記基板内のチャネル領域と、チャネル領域の両側の前記基板内に形成され、前記チャネル領域との界面に沿って前記チャネルの角部領域を画定する分離領域と、前記分離領域間の前記チャネル領域上及び前記分離領域の上面に接する前記角部領域上の前記角部領域上に跨る誘電層と、前記分離領域間の前記チャネル領域上及び前記角部領域上の前記誘電層上のｎまたはｐタイプのドーパントを有するゲート導体層とを有する半導体構造を提供するステップと、
　ｂ）前記ｎまたはｐタイプ・ドーパントの前記角部領域上の前記ゲート導体層部分であって前記誘電層から前記ゲートの上面までの部分を空乏状態にし、前記ゲート導体層の空乏状態部分の抵抗率を、前記チャネル領域上の前記ゲート導体層の残りの部分に比較して増加させるステップと
　を含む、半導体構造を形成する方法。」
　
　（２）本件補正の内容の整理
　補正事項１
　補正前の請求項１の「前記チャネル領域上に、少なくとも前記チャネル領域及び前記分離領域とオーバラップする領域に設けられ、前記チャネル領域と前記分離領域との間の界面に沿って前記分離領域の上面に接する角部領域上に跨るゲート誘電体により前記チャネル領域から分離されて設けられた、ゲート・ドーパントを有するゲートであって、少なくとも前記チャネル領域及び前記分離領域とオーバラップする領域に、前記ゲート・ドーパントが空乏状態にされた領域を含むゲート」を、
　補正後の請求項１の「前記チャネル領域上に、少なくとも前記チャネル領域及び前記分離領域とオーバラップする領域に設けられ、前記チャネル領域と前記分離領域との間の界面に沿って前記分離領域の上面に接する該分離領域によって画定される前記チャネルの角部領域上に跨るゲート誘電体により前記チャネル領域から分離されて設けられた、ゲート・ドーパントを有するゲートであって、少なくとも前記チャネル領域及び前記分離領域とオーバラップする領域に、前記ゲート・ドーパントが空乏状態にされた領域を含み、前記空乏領域は、前記誘電層から前記ゲートの上面まで延びるゲート」と補正すること。
　補正事項２
　補正前の請求項３の「前記ゲート導体層がその導電率を増加させるためにドーパントを含み、前記チャネルの前記角部領域上の前記ゲート導体層の部分はドーパントが空乏状態にされ、その抵抗率が増大されている」を、
　補正後の請求項３の「前記ゲート導体層がその導電率を増加させるためにドーパントを含み、前記チャネルの前記角部領域上の前記ゲート導体層であって、前記誘電層から前記ゲートの上面までの部分はドーパントが空乏状態にされ、その抵抗率が増大されている」と補正すること。
　補正事項３
　補正前の請求項５の「ｃ）前記チャネル領域及び前記分離領域上に設けられ、前記チャネル領域と前記分離領域との間の界面に沿って前記分離領域の上面に接する角部領域上に跨る誘電層上に、前記チャネル領域と前記分離領域との間の界面領域上の部分を除いた、前記分離領域間の部分の導電率を増加させるドーパントを含むゲートを形成するステップ」を、
　補正後の請求項５の「ｃ）前記チャネル領域及び前記分離領域上に設けられ、前記チャネル領域と前記分離領域との間の界面に沿って前記分離領域の上面に接する該分離領域によって画定される前記チャネルの角部領域上に跨る誘電層上に、前記チャネル領域と前記分離領域との間の界面領域上の部分であって前記誘電層から前記ゲートの上面までの部分を除いた、前記分離領域間の部分の導電率を増加させるドーパントを含むゲートを形成するステップ」と補正すること。　
　補正事項４
　補正前の請求項６の「ｃ）前記チャネル領域及び前記分離領域上に設けられ、前記チャネル領域と前記分離領域との間の界面に沿って前記分離領域の上面に接する角部領域上に跨る誘電層上に、前記分離領域間の部分の導電率を増加させるドーパントを含むゲートを形成するステップと、　
　ｄ）前記チャネル領域と前記分離領域との間の界面領域上のゲート部分をカウンタドープし、そのゲート部分の導電率を、前記界面領域間のゲート部分に比較して低下させるステップと」を、
　補正後の請求項６の「ｃ）前記チャネル領域及び前記分離領域上に設けられ、前記チャネル領域と前記分離領域との間の界面に沿って前記分離領域の上面に接する該分離領域によって画定される前記チャネルの角部領域上に跨る誘電層上に、前記分離領域間の部分の導電率を増加させるドーパントを含むゲートを形成するステップと、
　ｄ）前記チャネル領域と前記分離領域との間の界面領域上のゲート部分をカウンタドープし、そのゲート部分であって前記誘電層から前記ゲートの上面までの部分の導電率を、前記界面領域間のゲート部分に比較して低下させるステップと」と補正すること。　
　補正事項５
　補正前の請求項７の「ｂ）前記ｎまたはｐタイプ・ドーパントの前記角部領域上の前記ゲート導体層部分を空乏状態にし、前記ゲート導体層の空乏状態部分の抵抗率を、前記チャネル領域上の前記ゲート導体層の残りの部分に比較して増加させるステップ」を、
　補正後の請求項７の「ｂ）前記ｎまたはｐタイプ・ドーパントの前記角部領域上の前記ゲート導体層部分であって前記誘電層から前記ゲートの上面までの部分を空乏状態にし、前記ゲート導体層の空乏状態部分の抵抗率を、前記チャネル領域上の前記ゲート導体層の残りの部分に比較して増加させるステップ」と補正すること。
　
　（３）本件補正についての検討
　（３−１）補正の目的の適否及び新規事項の追加について
　［補正事項１について］
　補正事項１については、補正前の請求項１の「前記チャネル領域上に、少なくとも前記チャネル領域及び前記分離領域とオーバラップする領域に設けられ、前記チャネル領域と前記分離領域との間の界面に沿って前記分離領域の上面に接する角部領域上に跨るゲート誘電体により前記チャネル領域から分離されて設けられた、ゲート・ドーパントを有するゲート」を、補正後の請求項１の「前記チャネル領域上に、少なくとも前記チャネル領域及び前記分離領域とオーバラップする領域に設けられ、前記チャネル領域と前記分離領域との間の界面に沿って前記分離領域の上面に接する該分離領域によって画定される前記チャネルの角部領域上に跨るゲート誘電体により前記チャネル領域から分離されて設けられた、ゲート・ドーパントを有するゲート」と補正すること（補正事項１−１）と、
　補正前の請求項１の「少なくとも前記チャネル領域及び前記分離領域とオーバラップする領域に、前記ゲート・ドーパントが空乏状態にされた領域を含むゲート」を、補正後の請求項１の「少なくとも前記チャネル領域及び前記分離領域とオーバラップする領域に、前記ゲート・ドーパントが空乏状態にされた領域を含み、前記空乏領域は、前記誘電層から前記ゲートの上面まで延びるゲート」と補正すること（補正事項１−２）に区分して検討する。
　補正事項１−１について
　補正事項１−１についての補正は、補正前の請求項１の「前記チャネル領域と前記分離領域との間の界面に沿って前記分離領域の上面に接する角部領域上に跨るゲート誘電体により前記チャネル領域から分離されて設けられた、ゲート・ドーパントを有するゲート」の「角部領域」について、「該分離領域によって画定される前記チャネルの角部領域」と限定するものであって、特許請求の範囲の減縮を目的とするものである。
　また、明細書の００１２段落に「分離領域がチャネル領域の両側の基板内に形成され、分離領域が、チャネル領域と分離領域との間の界面に沿うチャネルの角部領域を画定する。誘電層が、分離領域間のチャネル領域上に配置される。ゲート導体層が、分離領域間の誘電層上に配置される。」と記載されているから、補正事項１−１についての補正は、願書に最初に添付した明細書又は図面に記載された事項の範囲内においてなされたものである。　
　補正事項１−２について
　補正事項１−２についての補正は、補正前の請求項１の「前記ゲート・ドーパントが空乏状態にされた領域を含むゲート」について、「前記ゲート・ドーパントが空乏状態にされた領域を含み、前記空乏領域は、前記誘電層から前記ゲートの上面まで延びるゲート」と限定するものであって、特許請求の範囲の減縮を目的とするものである。
　また、明細書の００１４段落に「好適には、空乏領域は誘電層からゲートの上面まで延びる。」と記載されているから、補正事項１−２についての補正は、願書に最初に添付した明細書又は図面に記載された事項の範囲内においてなされたものである。
　したがって、補正事項１−１及び補正事項１−２を含む補正事項１についての補正は、特許法第１７条の２第４項第２号に掲げる事項を目的とし、同法同条第３項の規定に適合する。
　［補正事項２について］
　補正事項２についての補正は、補正前の請求項３の「前記ゲート導体層が」「前記チャネルの前記角部領域上の前記ゲート導体層の部分はドーパントが空乏状態にされ」について、「前記ゲート導体層が」「前記チャネルの前記角部領域上の前記ゲート導体層であって、前記誘電層から前記ゲートの上面までの部分はドーパントが空乏状態にされ」と技術的に限定するものであって、特許請求の範囲の減縮を目的とするものである。
　また、明細書の００１４段落に「好適には、空乏領域は誘電層からゲートの上面まで延びる。」と記載されているから、補正事項２についての補正は、願書に最初に添付した明細書又は図面に記載された事項の範囲内においてなされたものである。
　したがって、補正事項２についての補正は、特許法第１７条の２第４項第２号に掲げる事項を目的とし、同法同条第３項の規定に適合する。
　［補正事項３について］
　補正前の請求項５の「前記チャネル領域と前記分離領域との間の界面に沿って前記分離領域の上面に接する角部領域上に跨るゲート誘電体により前記チャネル領域から分離されて設けられた、ゲート・ドーパントを有するゲート」の「角部領域」について、「該分離領域によって画定される前記チャネルの角部領域」と限定するとともに、補正前の請求項５の「前記チャネル領域と前記分離領域との間の界面領域上の部分を除いた」について、前記「部分」が「前記誘電層から前記ゲートの上面までの部分」を除いたものであると限定するものでもあるから、特許請求の範囲の減縮を目的とするものである。
　また、明細書の００１２段落に、「分離領域がチャネル領域の両側の基板内に形成され、分離領域が、チャネル領域と分離領域との間の界面に沿うチャネルの角部領域を画定する。誘電層が、分離領域間のチャネル領域上に配置される。ゲート導体層が、分離領域間の誘電層上に配置される。」と記載されているから、補正事項３についての補正は、願書に最初に添付した明細書又は図面に記載された事項の範囲内においてなされたものである。
　したがって、補正事項３についての補正は、特許法第１７条の２第４項第２号に掲げる事項を目的とし、同法同条第３項の規定に適合する。
　［補正事項４について］
　補正前の請求項６の「前記チャネル領域と前記分離領域との間の界面に沿って前記分離領域の上面に接する角部領域上に跨るゲート誘電体により前記チャネル領域から分離されて設けられた、ゲート・ドーパントを有するゲート」の「角部領域」について、「該分離領域によって画定される前記チャネルの角部領域」と限定するとともに、補正前の請求項６の「前記チャネル領域と前記分離領域との間の界面領域上の部分を除いた」について、前記「部分」が「前記誘電層から前記ゲートの上面までの部分」を除いたものであると限定するものでもあるから、特許請求の範囲の減縮を目的とするものである。
　また、明細書の００１２段落に、「分離領域がチャネル領域の両側の基板内に形成され、分離領域が、チャネル領域と分離領域との間の界面に沿うチャネルの角部領域を画定する。誘電層が、分離領域間のチャネル領域上に配置される。ゲート導体層が、分離領域間の誘電層上に配置される。」と記載されているから、補正事項４についての補正は、願書に最初に添付した明細書又は図面に記載された事項の範囲内においてなされたものである。
　したがって、補正事項４についての補正は、特許法第１７条の２第４項第２号に掲げる事項を目的とし、同法同条第３項の規定に適合する。
　［補正事項５について］
　補正前の請求項７の「前記ｎまたはｐタイプ・ドーパントの前記角部領域上の前記ゲート導体層部分を空乏状態に」するについて、「前記ゲート導体層部分」を「前記誘電層から前記ゲートの上面までの部分」であると限定するものであるから、特許請求の範囲の減縮を目的とするものである。
　また、明細書の００１４段落に「好適には、空乏領域は誘電層からゲートの上面まで延びる。」と記載されているから、補正事項５についての補正は、願書に最初に添付した明細書又は図面に記載された事項の範囲内においてなされたものである。
　したがって、補正事項５についての補正は、特許法第１７条の２第４項第２号に掲げる事項を目的とし、同法同条第３項の規定に適合する。
　
　ここで、補正事項１ないし５についての補正を含む本件補正は、特許法第１７条の２第３項の規定に適合し、かつ同法同条第４項第２号（特許請求の範囲の減縮）に掲げる事項を目的とするものであるから、本件補正について、同法同条第５項で準用する同法第１２６条第５項の規定に適合するか否かについて更に検討する。
　
　（３−２）独立特許要件の検討
　（３−２−１）刊行物に記載された発明
　刊行物１．　特開平７−７８９７５号公報
　本願の優先権主張日前に国内において頒布された特開平７−７８９７５号公報には、図１ないし図３とともに以下の事項が記載されている。
「【請求項１】　半導体基板に選択酸化により形成されたフィールド絶縁膜と、
前記フィールド絶縁膜に隣接する素子領域の半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上の領域から前記フィールド絶縁膜上の領域にわたって形成され、かつ前記フィールド絶縁膜と前記素子領域との境界領域で高抵抗となっており、該境界領域を除く素子領域で低抵抗となっている半導体層からなる第１のゲート電極層と、
前記半導体層上に形成されたシリサイド層からなる第２のゲート電極層とを有する絶縁ゲート型電界効果トランジスタ。」
「【請求項４】　前記境界領域の半導体層は、真性半導体層又は該境界領域を除く素子領域の半導体層よりも低濃度のキャリアを有する半導体層であることを特徴とする請求項１記載の絶縁ゲート型電界効果トランジスタ。
【請求項５】　前記真性半導体層又は前記低濃度のキャリアを有する半導体層は、前記境界領域の半導体層を遮蔽して前記半導体層に選択的に導電型不純物が導入されることにより形成されたことを特徴とする請求項４記載の絶縁ゲート型電界効果トランジスタ。
【請求項６】　前記真性半導体層又は前記低濃度のキャリアを有する半導体層は、前記半導体層に一導電型不純物が導入された後、前記境界領域の半導体層に選択的に前記一導電型不純物濃度よりも低濃度の反対導電型不純物が導入されることにより形成されたことを特徴とする請求項４記載の絶縁ゲート型電界効果トランジスタ。」
「【０００６】
【発明が解決しようとする課題】しかし、フィールド酸化膜４とゲート酸化膜５との境界領域での欠陥又は界面準位は、素子領域１での欠陥又は界面準位の減少と同じようには減少しない。これは、ゲート酸化膜５の形成時の加熱処理により、フィールド酸化膜４に応力がかかり、残存するためだと考えられる。
【０００７】このため、絶縁ゲート型電界効果トランジスタ全体の絶縁破壊耐圧及び信頼性は、ゲート酸化膜５の膜質の改良に係わらず、境界領域の欠陥等の発生状況に左右される。従って、絶縁ゲート型電界効果トランジスタ全体の絶縁破壊耐圧向上及び信頼性の向上が望まれている。本発明は、係る従来例の課題に鑑みて創作されたものであり、ゲート絶縁膜の膜質の改良とともに、フィールド絶縁膜と素子領域との境界領域でのゲート電極下の絶縁破壊強度の向上を図ることができる絶縁ゲート型電界効果トランジスタを提供することを目的とする。」
「【０００９】
【作　用】本発明の絶縁ゲート型電界効果トランジスタにおいては、第１のゲート電極層としての半導体層は、フィールド絶縁膜と素子領域との境界領域で高抵抗となっており、境界領域を除く素子領域で低抵抗となっている。境界領域の高抵抗の半導体層は絶縁層として働くため、ゲート電極層に電圧を印加した場合、第１のゲート電極層及び第２のゲート電極層からなる２層のゲート電極層のうち、境界領域では主として第２のゲート電極層に所定の最大のゲート電圧がかかる。
【００１０】このとき、境界領域の高抵抗の半導体層と下のゲート絶縁膜とはキャパシタンスの直列接続と等価になり、第２のゲート電極層に印加されたゲート電圧はそれぞれの等価容量に従って高抵抗の半導体層とゲート絶縁膜とに分割されてかかる。このため、ゲート絶縁膜にはゲート電圧の全てがかからず、低い電圧がかかることになる。従って、境界領域ではゲート絶縁膜にかかる電界は相当緩和される。
【００１１】これにより、絶縁ゲート型電界効果トランジスタの絶縁破壊耐量の向上が図られる。また、第２のゲート電極層は高抵抗の半導体層を除く低抵抗の半導体層を電気的に接続する役目があり、これにより、素子全体に配線されたゲート電極には所定のゲート電圧が均一に印加される。
【００１２】上記のような高抵抗の半導体層は、半導体層に一導電型不純物を導入する際に境界領域の半導体層に選択的に導電型不純物を導入しないことにより、又は半導体層に一様に一導電型不純物を導入した後に反対導電型不純物を境界領域の半導体層に選択的に導入して一導電型不純物を補償することにより容易に形成される。
【００１３】
【実施例】（１）本発明の第１の実施例
以下に、本発明の第１の実施例について図１（ａ）〜（ｄ），図２を参照しながら説明する。図１（ａ）〜（ｄ），図２は、本発明の第１の実施例に係る絶縁ゲート型電界効果トランジスタの製造方法について説明する断面図である。
【００１４】まず、図１（ａ）に示すように、素子領域１１となるシリコン基板（半導体基板）１４に選択的に不図示のシリコン窒化膜を形成した後、シリコン基板１４を酸素雰囲気中で加熱することにより、シリコン窒化膜の形成されていない領域のシリコン基板１４を酸化して膜厚約6000Åのシリコン酸化膜からなるフィールド絶縁膜１５を形成する。なお、フィールド絶縁膜１５の形成された領域が素子分離領域１２となる。
【００１５】次いで、図１（ｂ）に示すように、シリコン基板１４を酸素雰囲気中で温度1050℃で加熱し、素子領域のシリコン基板１４に膜厚約１１０Åのシリコン酸化膜からなるゲート絶縁膜１６を形成する。次に、図１（ｃ）に示すように、SiH4ガスを用いた化学気相成長法により、膜厚約1000Åの多結晶シリコン膜（半導体層）17ａを形成する。続いて、WF6 ＋SiH4の混合ガスを用いた化学気相成長法により、多結晶シリコン膜17ａ上に膜厚約1000Åのタングステンシリサイド膜（シリサイド層）17ｂを形成する。
【００１６】次いで、不図示のレジストマスクを用いたホトプロセスにより、多結晶シリコン膜17ａ及びタングステンシリサイド膜17ｂをともにパターニングし、第１のゲート電極層（多結晶シリコン膜）17ａ及び第２のゲート電極層（タングステンシリサイド膜）17ｂからなる２層のゲート電極層１７を形成する。次に、図１（ｄ）に示すように、素子領域１１と素子分離領域１２との境界領域13ａ，13ｂのタングステンシリサイド膜17ｂ上にレジストマスク18ａ，18ｂを形成する。続いて、レジストマスク18ａ，18ｂに基づいて選択的に多結晶シリコン膜17ａに加速エネルギ５０keV ，ドーズ量４×１０15ｃｍ-2の条件でリンをイオン注入する。これにより、リンは境界領域13ａ，13ｂを除く領域の多結晶シリコン膜17ａに選択的に導入され、境界領域13ａ，13ｂで高抵抗となっており、該境界領域13ａ，13ｂを除いて低抵抗となっている第１のゲート電極層17ａが形成される。なお、第２のゲート電極層17ｂは第１のゲート電極層17ａの高抵抗領域19ａ，19ｂの両側の低抵抗の第１のゲート電極層17ａを電気的に接続する役目があり、これにより、素子全体に配線されたゲート電極層１７には所定のゲート電圧が均一に印加される。
【００１７】次いで、レジストマスクを除去した後、SiH4と酸化性ガスとの混合ガスを用いた化学気相成長法により、膜厚約2000Åのシリコン酸化膜からなる層間絶縁膜２０を形成する。その後、図２に示すように、ゲート電極層１７上の層間絶縁膜２０にビアホール20ａを形成した後、ビアホール20ａを被覆して膜厚約１μｍのアルミニウム膜を蒸着法により形成する。続いて、アルミニウム膜をパターニングしてゲート電極層１７と接続する上部配線層２１を形成すると、絶縁ゲート型電界効果トランジスタが完成する。
【００１８】以上のように、第１の実施例の絶縁ゲート型電界効果トランジスタにおいては、多結晶シリコン層（第１のゲート電極層）17ａは、フィールド絶縁膜１５と素子領域１１との境界領域13ａ，13ｂで高抵抗となっており、境界領域13ａ，13ｂを除いて低抵抗となっている。境界領域13ａ，13ｂの高抵抗の多結晶シリコン層17ａは絶縁層として働くため、ゲート電極層１７に電圧を印加した場合、第１のゲート電極層17ａ及び第２のゲート電極層17ｂからなる２層のゲート電極層１７のうち、境界領域13ａ，13ｂでは主として第２のゲート電極層17ｂに最大のゲート電圧がかかる。
【００１９】このとき、高抵抗の多結晶シリコン層17ａと下のゲート絶縁膜１６とはキャパシタンスの直列接続と等価になり、第２のゲート電極層17ｂに印加されたゲート電圧はそれぞれの等価容量に従って高抵抗の多結晶シリコン層17ａとゲート絶縁膜１６とに分割されてかかる。このため、ゲート絶縁膜１６にはゲート電圧の全てがかからず、低い電圧がかかることになる。従って、境界領域13ａ，13ｂではゲート絶縁膜１６にかかる電界は相当緩和される。
【００２０】これにより、ゲート絶縁膜１６を高温加熱処理により形成してゲート絶縁膜１６の膜質の改良を図るとともに、本発明を適用すれば、絶縁ゲート型電界効果トランジスタ全体の絶縁破壊耐量の向上が図られる。
（２）第２の実施例
次に、図３を参照しながら第２の実施例について説明する。図３は、第２の実施例に係る絶縁ゲート型電界効果トランジスタの一製造工程を示す断面図で、境界領域13ａ，13ｂで高抵抗の第１のゲート電極層22ａを形成する方法を示す。
【００２１】第１の実施例と異なるところは、Ｎ型不純物濃度をＰ型不純物濃度により補償することにより、境界領域13ａ，13ｂで真性半導体層又は低いキャリア濃度を有する半導体層となっており、かつ他の領域で低抵抗となっている多結晶シリコン膜（半導体層）22ａを形成していることである。同図は、多結晶シリコン膜（半導体層）22ａ及びタングステンシリサイド膜（シリサイド層）22ｂからなる２層のゲート電極層２２のうち、多結晶シリコン膜22ａにＮ型不純物が導入された後であって、補償のためのＰ型不純物の導入前の状態を示す断面図である。２３は境界領域13ａ，13ｂを除いてゲート電極層２２を被覆するレジストマスクである。
【００２２】このような状態で、レジストマスク２３に基づいて選択的に多結晶シリコン膜22ａに加速エネルギ２０keV ，ドーズ量４×１０15ｃｍ-2の条件でＰ型不純物のボロンをイオン注入する。これにより、境界領域13ａ，13ｂの多結晶シリコン膜22ａ中に既に導入されているＮ型不純物のリン濃度が補償され、境界領域13ａ，13ｂの多結晶シリコン膜22ａは低濃度のキャリアを有するようになる。これにより、境界領域13ａ，13ｂで高抵抗となっており、該境界領域13ａ，13ｂを除いて低抵抗となっている第１のゲート電極層22ａが形成される。
【００２３】その後、第１の実施例の図２で説明した工程を経て絶縁ゲート型電界効果トランジスタが完成する。以上のように、第２の実施例の絶縁ゲート型電界効果トランジスタにおいても、第１の実施例と同様に、第１のゲート電極層22ａは、フィールド絶縁膜１５と素子領域１１との境界領域13ａ，13ｂで高抵抗となっており、境界領域13ａ，13ｂを除く領域で低抵抗となっている。
【００２４】これにより、ゲート絶縁膜１６にかかる電圧が緩和されるので、絶縁ゲート型電界効果トランジスタ全体の絶縁破壊耐量の向上が図られる。」　
　
　ここで、刊行物に記載された発明は、「絶縁ゲート型電界効果トランジスタ」であるので、ソース領域、ドレイン領域及び、ソース領域とドレイン領域の間のチャネル領域を備えること、ソース領域、ドレイン領域及びチャネル領域は素子領域に形成されること、及び、第１のゲート電極層がゲート絶縁膜を介して接するシリコン基板の部分がチャネル領域となることは明らかであり、第１のゲート電極層（１７ａ、２２ａ）は、ゲート絶縁膜１６が形成された素子領域とフィールド絶縁膜１５との境界領域で、導電型不純物を導入されていない高抵抗領域（１９ａ，１９ｂ）となるか、又は、「Ｎ型不純物濃度をＰ型不純物濃度により補償することにより、境界領域１３ａ，１３ｂで真性半導体層又は低いキャリア濃度を有する半導体層」（２４ａ，２４ｂ）（００２１段落参照）（２４ａ，２４ｂは、「符号の説明」では、「高抵抗領域」と記載されている。）となっており、また、「第１のゲート電極層は、フィールド絶縁膜と素子領域との境界領域で高抵抗となっており、境界領域を除く素子領域で低抵抗となっている。」（００２７段落参照）と記載されるとともに、第１のゲート電極層（１７ａ、２２ａ）に、境界領域以外の領域では、導電型不純物が導入されていることは、図１ないし図３及び、００１２段落ないし００２３段落の記載から明らかである。
　
　したがって、刊行物１には、以下の発明が記載されている。
　「シリコン基板に形成されたソース領域及びドレイン領域と、
　前記ソース領域と前記ドレイン領域との間のチャネル領域と、
　前記ソース領域、前記ドレイン領域及び前記チャネル領域が形成された素子領域を囲んで形成された前記シリコン基板内のフィールド絶縁膜と、
　前記素子領域及び前記フィールド絶縁膜の境界領域上に形成され、前記素子領域と前記フィールド絶縁膜との前記境界領域内で前記フィールド絶縁膜に接する領域上に跨るゲート絶縁膜により前記素子領域から分離されて設けられた、導電型不純物が導入された第１のゲート電極層であって、前記素子領域及び前記フィールド絶縁膜と重なる前記境界領域では、導電型不純物を導入されていないか、又は、真性半導体層又は低いキャリア濃度を有する半導体層である第１のゲート電極層と
　を含む、絶縁ゲート型電界効果トランジスタ。」
　　
（３−２−２）対比・判断
　平成１７年１１月１４日付けで補正された請求項１に係る発明（以下、「補正発明」という。）と刊行物１に記載された発明（以下、「刊行物発明」という。）とを対比検討する。
　
　（ａ）刊行物発明の「前記素子領域及び前記フィールド絶縁膜の境界領域上に形成され、前記素子領域と前記フィールド絶縁膜との前記境界領域内で前記フィールド絶縁膜に接する領域上に跨るゲート絶縁膜により前記素子領域から分離されて設けられた、導電型不純物が導入された第１のゲート電極層であって、前記素子領域及び前記フィールド絶縁膜と重なる前記境界領域では、導電型不純物を導入されていないか、又は、真性半導体層又は低いキャリア濃度を有する半導体層である第１のゲート電極層」における、「第１のゲート電極層」の形成された「素子領域」は、第１のゲート電極層の下で、ゲート絶縁膜を介したシリコン基板の部分である「素子領域」を意味しており、一方、第１のゲート電極層の下で、ゲート絶縁膜を介したシリコン基板の部分は、一般的に、チャネル領域ともよばれるので、結局、この場合には、第１のゲート電極層の下の「素子領域」は、「チャネル領域」と同等である。
　よって、刊行物発明の「前記素子領域及び前記フィールド絶縁膜の境界領域上に形成され、前記素子領域と前記フィールド絶縁膜との前記境界領域内で前記フィールド絶縁膜に接する領域上に跨るゲート絶縁膜により前記素子領域から分離されて設けられた、導電型不純物が導入された第１のゲート電極層であって、前記素子領域及び前記フィールド絶縁膜と重なる前記境界領域では、導電型不純物を導入されていないか、又は、真性半導体層又は低いキャリア濃度を有する半導体層である第１のゲート電極層」は、
　チャネル領域「及び前記フィールド絶縁膜の境界領域上に形成され、」前記チャネル領域と「前記フィールド絶縁膜との前記境界領域内で前記フィールド絶縁膜に接する領域上に跨るゲート絶縁膜により」前記チャネル領域「から分離されて設けられた、導電型不純物が導入された第１のゲート電極層であって、」前記チャネル領域「及び前記フィールド絶縁膜と重なる前記境界領域では、導電型不純物を導入されていないか、又は、真性半導体層又は低いキャリア濃度を有する半導体層である第１のゲート電極層」
　と同等である。
　（ｂ）刊行物発明の「フィールド絶縁膜」が、半導体分野の一般的な意味において、素子分離領域、即ち、「分離領域」であることは明らかである。
　（ｃ）刊行物発明においては、「フィールド絶縁膜」は、「前記ソース領域と前記ドレイン領域及び前記チャネル領域が形成された素子領域を囲んで形成され」ており、また、刊行物発明においても、「フィールド絶縁膜」は、ソース領域及びドレイン領域の近傍に形成されていることは明らかであり、さらに、補正発明の「前記基板内の分離領域」は、電界効果トランジスタ等の素子を「分離」する領域であること及び、上記（ｂ）より刊行物発明の「フィールド絶縁膜」が電界効果トランジスタ等の素子を「分離」する領域であることは明らかであるので、刊行物発明の「前記ソース領域と前記ドレイン領域及び前記チャネル領域が形成された素子領域を囲んで形成された前記シリコン基板内のフィールド絶縁膜」は、補正発明の「前記ソース領域、前記チャネル領域及び前記ドレイン領域の近傍の前記基板内の分離領域」に相当する。　
　（ｄ）「重なる」ことが、「オーバーラップする」ことに相当することは明らかであるので、上記（ａ）での検討内容（「素子領域」について）及び上記（ｂ）での検討内容（「フィールド絶縁膜」について）を参照すると、刊行物発明の「前記素子領域及び前記フィールド絶縁膜と重なる境界領域」は、補正発明の「前記チャネル領域及び前記分離領域とオーバラップする領域」に相当する。
　（ｅ）刊行物１には、「Ｎ型不純物濃度をＰ型不純物濃度により補償することにより、境界領域13ａ，13ｂで真性半導体層又は低いキャリア濃度を有する半導体層となっており、かつ他の領域で低抵抗となっている多結晶シリコン膜（半導体層）22ａを形成している」（００２１段落）と記載されているから、刊行物発明の「真性半導体層又は低いキャリア濃度を有する半導体層」が、「Ｎ型不純物濃度をＰ型不純物濃度により補償すること」言い換えると、反対導電型の不純物を導入して補償することにより得られたものであり、一方、本願明細書の、００１１段落、００１３段落、００１７段落、００１９段落等の記載より、「ゲート・ドーパントが空乏状態にされた領域」は、「カウンタドープ」即ち、「反対導電型のドーパントでドープ」された領域であるから、刊行物１の「Ｎ型不純物濃度をＰ型不純物濃度により補償する」ことと、本願明細書に記載される「反対導電型のドーパントでドープ」された領域は、実質的に同義である。
　したがって、刊行物発明において、第１のゲート電極層が「真性半導体層又は低いキャリア濃度を有する半導体層である」ことは、補正発明において、ゲートが「ゲート・ドーパントが空乏状態にされた領域」であることに相当する。
　（ｆ）刊行物発明の、「シリコン基板」、「ゲート絶縁膜」、「第１のゲート電極層」及び、「絶縁ゲート型電界効果トランジスタ」は、それぞれ、
　補正発明の、「基板」、「ゲート誘電体」、「ゲート」及び、「電界効果トランジスタ」に相当する。
　
　したがって、補正発明と刊行物発明とは、
　「基板内に形成されたソース領域及びドレイン領域と、
　前記ソース領域と前記ドレイン領域との間のチャネル領域と、
　前記ソース領域、前記チャネル領域及び前記ドレイン領域の近傍の前記基板内の分離領域と、
　前記チャネル領域上に、前記チャネル領域及び前記分離領域とのオーバラップする領域に設けられ、前記チャネル領域と前記分離領域との間の界面の上面に接する領域上に跨るゲート誘電体により前記チャネル領域から分離されて設けられた、ゲート・ドーパントを有するゲートであって、前記チャネル領域及び前記分離領域とオーバラップする領域に、前記ゲート・ドーパントが空乏状態にされた領域を含むゲートと
　を含む、電界効果トランジスタ。」である点で一致し、以下の点で相違する。
　
　相違点１
　補正発明は、「ゲート」が、「前記チャネル領域上に、少なくとも前記チャネル領域及び前記分離領域とのオーバラップする領域に設けられ、前記チャネル領域と前記分離領域との間の界面に沿って前記分離領域の上面に接する該分離領域によって画定される前記チャネルの角部領域上に跨るゲート誘電体により前記チャネル領域から分離されて設けられ」ているのに対して、
　刊行物発明は、「第１のゲート電極層」が、「前記素子領域及び前記フィールド絶縁膜の境界領域上に形成され、前記素子領域と前記フィールド絶縁膜との前記境界領域内で前記フィールド絶縁膜に接する領域上に跨るゲート絶縁膜により前記素子領域から分離されて設けられ」ている点。
　相違点２
　補正発明は、「少なくとも前記チャネル領域及び前記分離領域とオーバラップする領域に、前記ゲート・ドーパントが空乏状態にされた領域を含み、前記空乏領域は、前記誘電層から前記ゲートの上面まで延びるゲート」を備えるのに対して、
　刊行物発明は、「前記素子領域及び前記フィールド絶縁膜と重なる前記境界領域では、導電型不純物を導入されていないか、又は、真性半導体層又は低いキャリア濃度を有する半導体層である第１のゲート電極層」を備えている点。
　
　以下、各相違点について検討する。
　相違点１について
　相違点１は、補正発明は、「ゲート」が「少なくとも前記チャネル領域及び前記分離領域とのオーバラップする領域に設けられ」たものであるのに対して、刊行物発明は、「第１のゲート電極層」が「前記素子領域及び前記フィールド絶縁膜の境界領域上に形成され」た点（相違点１−１）と、補正発明が「前記チャネル領域と前記分離領域との間の界面に沿って前記分離領域の上面に接する該分離領域によって画定される前記チャネルの角部領域上に跨るゲート誘電体」を備えるのに対して、刊行物発明が「前記素子領域と前記フィールド絶縁膜との前記境界領域内で前記フィールド絶縁膜に接する領域上に跨るゲート絶縁膜」を備えた点（相違点１−２）とに区分して検討する。
　相違点１−１について
　補正発明には「少なくとも」という限定があるのに対して、刊行物発明は、そのような限定がないものの、刊行物発明が、「前記素子領域及び前記フィールド絶縁膜と重なる前記境界領域」に「第１のゲート電極層」を備えたものであることは明らかであるから、刊行物発明は、補正発明の「少なくとも」という限定を除いた構成を備えており、相違点１−１は、実質的な相違点ではない。
　相違点１−２について
　上記（ｂ）で検討したとおり、刊行物発明の「フィールド絶縁膜」が、半導体技術分野の一般的な意味において、素子分離領域、即ち、「分離領域」であること及び、補正発明の「分離領域」が、半導体技術分野の一般的な意味での、素子分離領域であることは明らかであり、また、刊行物発明における、「前記素子領域と前記フィールド絶縁膜との前記境界領域内」は、「素子領域」と「フィールド絶縁膜」が接する面を挟んで、「フィールド絶縁膜」に近接する「素子領域」の一部と、「素子領域」に近接する「フィールド絶縁膜」の一部を含むものであることは、刊行物１の図１（ａ）の「境界領域（１３ａ，１３ｂ）」より明らかであって、刊行物発明の「境界領域」が素子領域とフィールド絶縁膜との接する面を含んでいるから、「前記素子領域と前記フィールド絶縁膜との前記境界領域内で前記フィールド絶縁膜に接する領域上に跨るゲート絶縁膜」とは、素子領域とフィールド絶縁膜との接する面、及び前記接する面を含んだ、「前記素子領域」に跨る「ゲート絶縁膜」であると解せられる。
　ここで、「角（かど）」とは、「（１）物のとがって突出した部分。（２）物の隅。」であり（新村出編「広辞苑（第五版）」）、また、「隅・角（すみ）」とは、「（１）囲まれた区域のかど。（２）場所の中央でない所。」（新村出編「広辞苑（第五版）」）であり、補正発明の「前記チャネル領域と前記分離領域との間の界面に沿って前記分離領域の上面に接する該分離領域によって画定される前記チャネルの角部領域」とは、「前記チャネル領域と前記分離領域との間の界面」が「分離領域の上面」に接した、「分離領域」により区分された、「前記チャネル領域」の中央でないところ、言い換えると、「前記チャネル領域」の、「前記チャネル領域と前記分離領域との間の界面」が「分離領域の上面」に接した「あたり」の領域と解せられ、結局、「該分離領域によって画定される前記チャネルの角部領域上に跨るゲート誘電体」とは、「前記チャネル領域」の、「前記チャネル領域と前記分離領域との間の界面」が「分離領域の上面」に接した「あたり」の領域で、「前記チャネル領域」に跨って形成された「ゲート誘電体」と解せられる。
　また、補正発明の「ゲート誘電体」が「分離領域」上まで形成されたものであるか否か明確ではないが、「ゲート誘電体」をシリコン基板の熱酸化により形成する場合には、シリコン酸化膜等の誘電体層で形成された「分離領域」上には、シリコン酸化膜は実質的に形成できないことは、当業者の技術常識である。一方、刊行物発明においても、「ゲート絶縁膜」をシリコン基板の熱酸化により形成する場合には、シリコン酸化膜で形成された「フィールド絶縁膜」上には、シリコン酸化膜は実質的に形成できない。
　したがって、刊行物発明の「ゲート絶縁膜」が誘電体であることは明らかであるから、刊行物発明の「前記素子領域と前記フィールド絶縁膜との前記境界領域内で前記フィールド絶縁膜に接する領域上に跨るゲート絶縁膜」は、補正発明の「前記チャネル領域と前記分離領域との間の界面に沿って前記分離領域の上面に接する該分離領域によって画定される前記チャネルの角部領域上に跨るゲート誘電体」に相当しており、相違点１−２は、実質的なものではない。
　
　なお、請求人は、補正発明は、「トレンチによって画定された「角部」を備えるチャネル領域」を備え、そのことにより、「トレンチ素子分離領域端・肩部（角部）における電界集中とそれに伴うしきい値電圧の低下」との課題が解決できると平成１７年１１月１４日付けの意見書（第２頁第４０行ないし第３頁第８行）において主張しているが、補正発明は、「トレンチ素子分離領域」及び「フィールド絶縁膜」を含む広い概念である「分離領域」は備えているが、補正発明の「分離領域」が「トレンチ」又は「トレンチ素子分離領域」に一義的に限定解釈できるものではないから、請求人の主張は、請求項に記載された発明の構成に基づかないものである。
　
　相違点２について
　相違点２は、補正発明が、「少なくとも前記チャネル領域及び前記分離領域とオーバラップする領域」に「ゲート」を備えているのに対して、刊行物発明は、「前記素子領域及び前記フィールド絶縁膜と重なる前記境界領域」に「第１のゲート電極層」を備えている点（相違点２−１）と、補正発明が「前記ゲート・ドーパントが空乏状態にされた領域を含み、前記空乏領域は、前記誘電層から前記ゲートの上面まで延びるゲート」を備えるのに対して、刊行物発明が、「導電型不純物を導入されていないか、又は、真性半導体層又は低いキャリア濃度を有する半導体層である第１のゲート電極層」を備えている点（相違点２−２）とに区分して検討する。
　相違点２−１について
　補正発明には「少なくとも」という限定があるのに対して、刊行物発明は、そのような限定がないものの、上記（ｄ）で検討したとおり、補正発明の「少なくとも」という限定を除いた構成を、刊行物発明は実質的に備えているので、相違点２−１は、実質的なものではない。　
　相違点２−２について
　上記（ｅ）で検討したとおり、本願明細書の「ゲート・ドーパントが空乏状態にされた領域」は、「カウンタドープ」言い換えると、「反対導電型のドーパントでドープ」された領域であって、刊行物１の「Ｎ型不純物濃度をＰ型不純物濃度により補償する」ことと、本願明細書に記載される「反対導電型のドーパントでドープ」された領域は、実質的に同義であり、刊行物発明の、第１のゲート電極層が「真性半導体層又は低いキャリア濃度を有する半導体層である」ことは、補正発明の、ゲートが「ゲート・ドーパントが空乏状態にされた領域」であることに相当するから、刊行物発明の、第１のゲート電極層が「導電型不純物を導入されていないか、又は、真性半導体層又は低いキャリア濃度を有する半導体層である」において、第１のゲート電極層が「真性半導体層又は低いキャリア濃度を有する半導体層である」ものを選択することは、当業者が容易になし得たものである。
　ここで、補正発明の「ゲート」において「前記空乏領域は、前記誘電層から前記ゲートの上面まで延び」ているが、「前記空乏領域」は、「反対導電型のドーパントでドープ」された領域であって、刊行物発明においても、「半導体層である第１のゲート電極層」は「Ｎ型不純物濃度をＰ型不純物濃度により補償」することにより「真性半導体層又は低いキャリア濃度を有する半導体層」となったものである。
　したがって、補正発明の「ゲート」の「前記空乏領域」が、「前記誘電層から前記ゲートの上面まで延びる」ものであれば、刊行物発明においても、「第１のゲート電極層」の「真性半導体層又は低いキャリア濃度を有する半導体層」は、実質的に「空乏領域」を備え、「空乏領域」は「半導体層」の厚さ方向の全てにおいて形成されていると解するのが妥当である。
　なお、仮に、刊行物発明において「第１のゲート電極層」の「半導体層」の厚さ方向の全てにおいて「空乏領域」が形成されていないとしても、「補償」するために導入するＮ型（またはＰ型）不純物の濃度及び注入加速電圧を適宜設定することにより、刊行物発明において「第１のゲート電極層」の「半導体層」の厚さ方向の全てにおいて「空乏領域」を形成することは、当業者が容易になし得たものである。
　
　よって、補正発明は、刊行物１に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができず、補正発明は、特許出願の際独立して特許を受けることができるものではない。
　　
（３−３）むすび
　よって、補正発明を含む本件補正は、特許法第１７条の２第５項で準用する同法第１２６条第４項の規定に適合しないものであり、適法でない補正を含む本件補正は、特許法第１５９条第１項で読み替えて準用する同法第５３条第１項の規定により却下されるべきものである。
　
３．本願発明
　平成１７年１１月１４日付けの手続補正は上記のとおり却下されたので、本願の請求項１ないし１１に係る発明は、平成１５年７月１７日付けの手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし１１に記載された事項により特定されるものであり、その請求項１に係る発明（以下、「本願発明」という。）は、その請求項１に記載されている事項により特定される以下のとおりのものである。　
  「【請求項１】
　基板内に形成されたソース領域及びドレイン領域と、
　前記ソース領域と前記ドレイン領域との間のチャネル領域と、
　前記ソース領域、前記チャネル領域及び前記ドレイン領域の近傍の前記基板内の分離領域と、
　前記チャネル領域上に、少なくとも前記チャネル領域及び前記分離領域とオーバラップする領域に設けられ、前記チャネル領域と前記分離領域との間の界面に沿って前記分離領域の上面に接する角部領域上に跨るゲート誘電体により前記チャネル領域から分離されて設けられた、ゲート・ドーパントを有するゲートであって、少なくとも前記チャネル領域及び前記分離領域とオーバラップする領域に、前記ゲート・ドーパントが空乏状態にされた領域を含むゲートと
　を含む、電界効果トランジスタ。」
　
４．刊行物記載の発明
　刊行物１には、上記「３．（３−２−１）刊行物に記載された発明」の「刊行物１．」に記載されるとおりの事項が記載され、刊行物１には、以下の発明が記載されている。
　「シリコン基板に形成されたソース領域及びドレイン領域と、
　前記ソース領域と前記ドレイン領域との間のチャネル領域と、
　前記ソース領域、前記ドレイン領域及び前記チャネル領域が形成された素子領域を囲んで形成された前記シリコン基板内のフィールド絶縁膜と、
　前記素子領域及び前記フィールド絶縁膜の境界領域上に形成され、前記素子領域と前記フィールド絶縁膜との前記境界領域内で前記フィールド絶縁膜に接する領域上に跨るゲート絶縁膜により前記素子領域から分離されて設けられた、導電型不純物が導入された第１のゲート電極層であって、前記素子領域及び前記フィールド絶縁膜と重なる前記境界領域では、導電型不純物を導入されていないか、又は、真性半導体層又は低いキャリア濃度を有する半導体層である第１のゲート電極層と
　を含む、絶縁ゲート型電界効果トランジスタ。」
　
５．対比・判断
　本願発明と刊行物１に記載された発明（以下、「刊行物発明」という。）とを対比検討する。
  （ａ）刊行物発明の「前記素子領域及び前記フィールド絶縁膜の境界領域上に形成され、前記素子領域と前記フィールド絶縁膜との前記境界領域内で前記フィールド絶縁膜に接する領域上に跨るゲート絶縁膜により前記素子領域から分離されて設けられた、導電型不純物が導入された第１のゲート電極層であって、前記素子領域及び前記フィールド絶縁膜と重なる前記境界領域では、導電型不純物を導入されていないか、又は、真性半導体層又は低いキャリア濃度を有する半導体層である第１のゲート電極層」における、「第１のゲート電極層」の形成された「素子領域」は、第１のゲート電極層の下で、ゲート絶縁膜を介したシリコン基板の部分である「素子領域」を意味しており、一方、第１のゲート電極層の下で、ゲート絶縁膜を介したシリコン基板の部分は、一般的に、チャネル領域ともよばれるので、結局、この場合には、第１のゲート電極層の下の「素子領域」は、「チャネル領域」と同等である。
　よって、刊行物発明の「前記素子領域及び前記フィールド絶縁膜の境界領域上に形成され、前記素子領域と前記フィールド絶縁膜との前記境界領域内で前記フィールド絶縁膜に接する領域上に跨るゲート絶縁膜により前記素子領域から分離されて設けられた、導電型不純物が導入された第１のゲート電極層であって、前記素子領域及び前記フィールド絶縁膜と重なる前記境界領域では、導電型不純物を導入されていないか、又は、真性半導体層又は低いキャリア濃度を有する半導体層である第１のゲート電極層」は、
　チャネル領域「及び前記フィールド絶縁膜の境界領域上に形成され、」前記チャネル領域と「前記フィールド絶縁膜との前記境界領域内で前記フィールド絶縁膜に接する領域上に跨るゲート絶縁膜により」前記チャネル領域「から分離されて設けられた、導電型不純物が導入された第１のゲート電極層であって、」前記チャネル領域「及び前記フィールド絶縁膜と重なる前記境界領域では、導電型不純物を導入されていないか、又は、真性半導体層又は低いキャリア濃度を有する半導体層である第１のゲート電極層」
　と同等である。
　（ｂ）刊行物発明の「フィールド絶縁膜」が、半導体分野の一般的な意味において、素子分離領域、即ち、「分離領域」であることは明らかである。
　（ｃ）刊行物発明においては、「フィールド絶縁膜」は、「前記ソース領域と前記ドレイン領域及び前記チャネル領域が形成された素子領域を囲んで形成され」ており、また、刊行物発明においても、「フィールド絶縁膜」は、ソース領域及びドレイン領域の近傍に形成されていることは明らかであり、さらに、本願発明の「前記基板内の分離領域」は、電界効果トランジスタ等の素子を「分離」する領域であること及び、上記（ｂ）より刊行物発明の「フィールド絶縁膜」が電界効果トランジスタ等の素子を「分離」する領域であることは明らかであるので、刊行物発明の「前記ソース領域と前記ドレイン領域及び前記チャネル領域が形成された素子領域を囲んで形成された前記シリコン基板内のフィールド絶縁膜」は、本願発明の「前記ソース領域、前記チャネル領域及び前記ドレイン領域の近傍の前記基板内の分離領域」に相当する。　
　（ｄ）「重なる」ことが、「オーバーラップする」ことに相当することは明らかであるので、上記（ａ）での検討内容（「素子領域」について）及び上記（ｂ）での検討内容（「フィールド絶縁膜」について）を参照すると、刊行物発明の「前記素子領域及び前記フィールド絶縁膜と重なる境界領域」は、本願発明の「前記チャネル領域及び前記分離領域とオーバラップする領域」に相当する。
　（ｅ）刊行物１には、「Ｎ型不純物濃度をＰ型不純物濃度により補償することにより、境界領域13ａ，13ｂで真性半導体層又は低いキャリア濃度を有する半導体層となっており、かつ他の領域で低抵抗となっている多結晶シリコン膜（半導体層）22ａを形成している」（００２１段落）と記載されているから、刊行物発明の「真性半導体層又は低いキャリア濃度を有する半導体層」が、「Ｎ型不純物濃度をＰ型不純物濃度により補償すること」言い換えると、反対導電型の不純物を導入して補償することにより得られたものであり、一方、本願明細書の、００１１段落、００１３段落、００１７段落、００１９段落等の記載より、「ゲート・ドーパントが空乏状態にされた領域」は、「カウンタドープ」即ち、「反対導電型のドーパントでドープ」された領域であるから、刊行物１の「Ｎ型不純物濃度をＰ型不純物濃度により補償する」ことと、本願明細書に記載される「反対導電型のドーパントでドープ」された領域は、実質的に同義である。
　したがって、刊行物発明において、第１のゲート電極層が「真性半導体層又は低いキャリア濃度を有する半導体層である」ことは、本願発明において、ゲートが「ゲート・ドーパントが空乏状態にされた領域」であることに相当する。
　（ｆ）刊行物発明の、「シリコン基板」、「ゲート絶縁膜」、「第１のゲート電極層」及び、「絶縁ゲート型電界効果トランジスタ」は、それぞれ、
　本願発明の、「基板」、「ゲート誘電体」、「ゲート」及び、「電界効果トランジスタ」に相当する。
　
　したがって、本願発明と刊行物発明とは、
　「基板内に形成されたソース領域及びドレイン領域と、
　前記ソース領域と前記ドレイン領域との間のチャネル領域と、
　前記ソース領域、前記チャネル領域及び前記ドレイン領域の近傍の前記基板内の分離領域と、
　前記チャネル領域上に、前記チャネル領域及び前記分離領域とのオーバラップする領域に設けられ、前記チャネル領域と前記分離領域との間の界面の上面に接する領域上に跨るゲート誘電体により前記チャネル領域から分離されて設けられた、ゲート・ドーパントを有するゲートであって、前記チャネル領域及び前記分離領域とオーバラップする領域に、前記ゲート・ドーパントが空乏状態にされた領域を含むゲートと
　を含む、電界効果トランジスタ。」である点で一致し、以下の点で相違する。
　
　相違点１
　本願発明は、「ゲート」が、「前記チャネル領域上に、少なくとも前記チャネル領域及び前記分離領域とのオーバラップする領域に設けられ、前記チャネル領域と前記分離領域との間の界面に沿って前記分離領域の上面に接する角部領域上に跨るゲート誘電体により前記チャネル領域から分離されて設けられ」ているのに対して、
　刊行物発明は、「第１のゲート電極層」が、「前記素子領域及び前記フィールド絶縁膜の境界領域上に形成され、前記素子領域と前記フィールド絶縁膜との前記境界領域内で前記フィールド絶縁膜に接する領域上に跨るゲート絶縁膜により前記素子領域から分離されて設けられ」ている点。
　相違点２
　本願発明は、「少なくとも前記チャネル領域及び前記分離領域とオーバラップする領域に、前記ゲート・ドーパントが空乏状態にされた領域を含むゲート」を備えるのに対して、
　刊行物発明は、「前記素子領域及び前記フィールド絶縁膜と重なる前記境界領域では、導電型不純物を導入されていないか、又は、真性半導体層又は低いキャリア濃度を有する半導体層である第１のゲート電極層」を備えている点。
　
　以下、各相違点について検討する。
　相違点１について
　相違点１は、本願発明は、「ゲート」が「少なくとも前記チャネル領域及び前記分離領域とのオーバラップする領域に設けられ」たものであるのに対して、刊行物発明は、「第１のゲート電極層」が「前記素子領域及び前記フィールド絶縁膜の境界領域上に形成され」た点（相違点１−１）と、本願発明が「前記チャネル領域と前記分離領域との間の界面に沿って前記分離領域の上面に接する角部領域上に跨るゲート誘電体」を備えるのに対して、刊行物発明が「前記素子領域と前記フィールド絶縁膜との前記境界領域内で前記フィールド絶縁膜に接する領域上に跨るゲート絶縁膜」を備えた点（相違点１−２）とに区分して検討する。　
　相違点１−１について
　本願発明には「少なくとも」という限定があるのに対して、刊行物発明は、そのような限定がないものの、刊行物発明が、「前記素子領域及び前記フィールド絶縁膜と重なる前記境界領域」に「第１のゲート電極層」を備えたものであることは明らかであるから、刊行物発明は、本願発明の「少なくとも」という限定を除いた構成を備えており、相違点１−１は、実質的な相違点ではない。　
　相違点１−２について
　上記（ｂ）で検討したとおり、刊行物発明の「フィールド絶縁膜」が、半導体技術分野の一般的な意味において、素子分離領域、即ち、「分離領域」であること及び、本願発明の「分離領域」が、半導体技術分野の一般的な意味での、素子分離領域であることは明らかであり、また、刊行物発明における、「前記素子領域と前記フィールド絶縁膜との前記境界領域内」は、「素子領域」と「フィールド絶縁膜」が接する面を挟んで、「フィールド絶縁膜」に近接する「素子領域」の一部と、「素子領域」に近接する「フィールド絶縁膜」の一部を含むものであることは、刊行物１の図１（ａ）の「境界領域（１３ａ，１３ｂ）」より明らかであって、刊行物発明の「境界領域」が素子領域とフィールド絶縁膜との接する面を含んでいるから、「前記素子領域と前記フィールド絶縁膜との前記境界領域内で前記フィールド絶縁膜に接する領域上に跨るゲート絶縁膜」とは、素子領域とフィールド絶縁膜との接する面、及び前記接する面を含んだ、「前記素子領域」に跨る「ゲート絶縁膜」であると解せられる。
　ここで、「角（かど）」とは、「（１）物のとがって突出した部分。（２）物の隅。」であり（新村出編「広辞苑（第五版）」）、また、「隅・角（すみ）」とは、「（１）囲まれた区域のかど。（２）場所の中央でない所。」（新村出編「広辞苑（第五版）」）であり、本願発明の「前記チャネル領域と前記分離領域との間の界面に沿って前記分離領域の上面に接する角部領域」とは、「前記チャネル領域と前記分離領域との間の界面」が「分離領域の上面」に接した、「分離領域」により区分された、「前記チャネル領域」の中央でないところ、言い換えると、「前記チャネル領域」の、「前記チャネル領域と前記分離領域との間の界面」が「分離領域の上面」に接した「あたり」の領域と解せられ、結局、「角部領域上に跨るゲート誘電体」とは、「前記チャネル領域」の、「前記チャネル領域と前記分離領域との間の界面」が「分離領域の上面」に接した「あたり」の領域で、「前記チャネル領域」に跨って形成された「ゲート誘電体」と解せられる。　
　また、本願発明の「ゲート誘電体」が「分離領域」上まで形成されたものであるか否か明確ではないが、「ゲート誘電体」をシリコン基板の熱酸化により形成する場合には、シリコン酸化膜等の誘電体層で形成された「分離領域」上には、シリコン酸化膜は実質的に形成できないことは、当業者の技術常識である。一方、刊行物発明においても、「ゲート絶縁膜」をシリコン基板の熱酸化により形成する場合には、シリコン酸化膜で形成された「フィールド絶縁膜」上には、シリコン酸化膜は実質的に形成できない。
　したがって、刊行物発明の「ゲート絶縁膜」が誘電体であることは明らかであるから、刊行物発明の「前記素子領域と前記フィールド絶縁膜との前記境界領域内で前記フィールド絶縁膜に接する領域上に跨るゲート絶縁膜」は、本願発明の「前記チャネル領域と前記分離領域との間の界面に沿って前記分離領域の上面に接する該分離領域によって画定される前記チャネルの角部領域上に跨るゲート誘電体」に相当しており、相違点１−２は、実質的なものではない。
　
　相違点２について
　相違点２は、本願発明が、「少なくとも前記チャネル領域及び前記分離領域とオーバラップする領域」に「ゲート」を備えているのに対して、刊行物発明は、「前記素子領域及び前記フィールド絶縁膜と重なる前記境界領域」に「第１のゲート電極層」を備えている点（相違点２−１）と、本願発明が「前記ゲート・ドーパントが空乏状態にされた領域を含むゲート」を備えるのに対して、刊行物発明が、「導電型不純物を導入されていないか、又は、真性半導体層又は低いキャリア濃度を有する半導体層である第１のゲート電極層」を備えている点（相違点２−２）とに区分して検討する。
　相違点２−１について
　本願発明には「少なくとも」という限定があるのに対して、刊行物発明は、そのような限定がないものの、上記（ｄ）で検討したとおり、本願発明の「少なくとも」という限定を除いた構成を、刊行物発明は実質的に備えているので、相違点２−１は、実質的なものではない。　
　相違点２−２について
　上記（ｅ）で検討したとおり、本願明細書の「ゲート・ドーパントが空乏状態にされた領域」は、「カウンタドープ」言い換えると、「反対導電型のドーパントでドープ」された領域であって、刊行物１の「Ｎ型不純物濃度をＰ型不純物濃度により補償する」ことと、本願明細書に記載される「反対導電型のドーパントでドープ」された領域は、実質的に同義であり、刊行物発明の、第１のゲート電極層が「真性半導体層又は低いキャリア濃度を有する半導体層である」ことは、本願発明の、ゲートが「ゲート・ドーパントが空乏状態にされた領域」であることに相当するから、刊行物発明の、第１のゲート電極層が「導電型不純物を導入されていないか、又は、真性半導体層又は低いキャリア濃度を有する半導体層である」において、第１のゲート電極層が「真性半導体層又は低いキャリア濃度を有する半導体層である」ものを選択することは、当業者が容易になし得たものである。
　よって、本願発明は、刊行物１に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
６．むすび
　以上のとおりであるから、本願は、請求項２ないし１１について検討するまでもなく、特許法第２９条第２項の規定により拒絶されるべきものである。
　よって、結論のとおり審決する。