【事件の表示】
　特願２０００−２０８４１７「半導体装置の製造方法」拒絶査定不服審判事件〔平成１４年　１月２５日出願公開、特開２００２−　２６１１９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成１２年７月１０日の出願であって、平成１６年６月８日付けで拒絶査定がなされ、これに対し、同年７月１３日に拒絶査定に対する審判請求がなされるとともに、同日付けで手続補正がなされ、その後、当審において、平成１７年８月９日付けで審尋がなされ、平成１７年１０月７日に回答書が提出されたものである。
　
第２　平成１６年７月１３日付けの手続補正についての補正却下の決定
［補正却下の決定の結論］
　平成１６年７月１３日付けの手続補正を却下する。
　
［理由］
　１　本件補正の内容
　本件補正は、以下のとおりである。
　補正事項ａ
　補正前の請求項１「【請求項１】　異なる素子領域幅Ｗを有する複数の素子形成領域と、この素子形成領域間に素子分離領域とを備えた半導体装置の製造方法において、
　前記素子分離領域を形成するために第１の絶縁膜を予め堆積させた半導体基板に溝を形成する工程と、
　半導体基板上に膜厚ｔの第２の絶縁膜を堆積させて前記溝を埋め込む工程と、
　前記素子領域幅Ｗが式：
　　　　　　　　　　　　　Ｗ≧２ｔ／ｔａｎθ
　　　（式中、θは素子形成領域上の第２の絶縁膜の堆積角度である）
を満たす素子形成領域上の第２の絶縁膜の一部を除去する工程と、
　ＣＭＰ法により第２の絶縁膜を研磨する工程とを含むことを特徴とする半導体装置の製造方法。」を
「【請求項１】　異なる素子領域幅Ｗを有する複数の素子形成領域と、この素子形成領域間に素子分離領域とを備えた半導体装置の製造方法において、
　前記素子分離領域を形成するために第１の絶縁膜を予め堆積させた半導体基板に溝を形成する工程と、
　半導体基板上に膜厚ｔの第２の絶縁膜を堆積させて前記溝を埋め込む工程と、
　前記素子領域幅Ｗが式：
　　　　　　　　　　　　　Ｗ≧２ｔ／ｔａｎθ
　　　（式中、θは素子形成領域上の第２の絶縁膜の堆積角度である）
を満たす素子形成領域上の第２の絶縁膜の一部を除去する工程と、
　ＣＭＰ法により第２の絶縁膜を研磨する工程とを含み、
　前記除去する工程が、１つの素子形成領域上の平面方向に対して垂直方向の断面が台形状及び／又は二等辺三角形状の部分の第２の絶縁膜における除去する体積の総和と除去しない体積の総和とがそれぞれ等しくなるように行なわれることを特徴とする半導体装置の製造方法。」と補正した。
　補正事項ｂ
　補正前の請求項３及び４を削除した。
　補正事項ｃ
　補正前の請求項５の項番を２つ繰り上げ、請求項３とするとともに、請求項の引用を、補正前の「請求項１〜４のいずれか１つに記載の」から「請求項１又は２に記載の」と補正した。
　補正事項ｄ
　補正前の請求項６「【請求項６】　異なる素子領域幅Ｗを有する複数の素子形成領域と、この素子形成領域間に素子分離領域とを備えた半導体装置の製造方法において、
　半導体基板上に第１の絶縁膜を形成し、前記素子形成領域に第１のマスクパターンを形成する工程と、
　異方性エッチングにより前記第１のマスクパターンに基づいて素子分離領域の第１の絶縁膜を除去し、半導体基板に溝を形成する工程と、
　前記第１のマスクパターンを除去し、半導体基板上に膜厚ｔの第２の絶縁膜を堆積することにより前記溝を埋め込む工程と、
　前記素子領域幅Ｗが式：
　　　　　　　　　　　　　Ｗ≧２ｔ／ｔａｎθ
　　　　（式中、θは素子形成領域上の絶縁膜の堆積角度である）
を満たす素子形成領域の第２の絶縁膜上の一部において開口するように第２のマスクパターンを形成する工程と、
　異方性エッチングにより前記第２のマスクパターンに基づいて第２の絶縁膜を除去する工程と、
　前記第２のマスクパターンを除去し、ＣＭＰ法により前記第２の絶縁膜を研磨する工程とを含むことを特徴とする半導体装置の製造方法。」を、
「【請求項４】　異なる素子領域幅Ｗを有する複数の素子形成領域と、この素子形成領域間に素子分離領域とを備えた半導体装置の製造方法において、
　半導体基板上に第１の絶縁膜を形成し、前記素子形成領域に第１のマスクパターンを形成する工程と、
　異方性エッチングにより前記第１のマスクパターンに基づいて素子分離領域の第１の絶縁膜を除去し、半導体基板に溝を形成する工程と、
　前記第１のマスクパターンを除去し、半導体基板上に膜厚ｔの第２の絶縁膜を堆積することにより前記溝を埋め込む工程と、
　前記素子領域幅Ｗが式：
　　　　　　　　　　　　　Ｗ≧２ｔ／ｔａｎθ
　　　（式中、θは素子形成領域上の絶縁膜の堆積角度である）
を満たす素子形成領域の第２の絶縁膜上の一部において開口するように第２のマスクパターンを形成する工程と、
　異方性エッチングにより前記第２のマスクパターンに基づいて第２の絶縁膜を除去する工程と、
　前記第２のマスクパターンを除去し、ＣＭＰ法により前記第２の絶縁膜を研磨する工程とを含み、
　前記第２のマスクパターンを形成する工程が、１つの素子形成領域上の平面方向に対して垂直方向の断面が台形状及び／又は二等辺三角形状の部分の第２の絶縁膜の前記垂直方向の断面における除去する面積の総和と除去しない面積の総和とが等しくなるように開口を設けて行なわれることを特徴とする半導体装置の製造方法。」と補正した。
　補正事項ｅ
　補正前の請求項７の項番を２つ繰り上げ、請求項５とするとともに、請求項の引用を、補正前の「請求項６に記載の」から「請求項４に記載の」と補正した。
　補正事項ｆ
　補正前の請求項８及び９を削除した。
　補正事項ｇ
　補正前の請求項１０の項番を４つ繰り上げ、請求項６とするとともに、請求項の引用を、補正前の「請求項６〜９のいずれか１つに記載の」から「請求項４又は５に記載の」と補正した。
　補正事項ｈ
　補正前の請求項１１の項番を４つ繰り上げ、請求項７とするとともに、請求項の引用を、補正前の「請求項６〜１０のいずれか１つに記載の」から「請求項４〜６のいずれか１つに記載の」と補正した。
　補正事項ｉ
　明細書【００１６】段落の記載を
「【００１６】
　　【課題を解決するための手段】
　かくして本発明によれば、異なる素子領域幅Ｗを有する複数の素子形成領域と、この素子形成領域間に素子分離領域とを備えた半導体装置の製造方法において、前記素子分離領域を形成するために第１の絶縁膜を予め堆積させた半導体基板に溝を形成する工程と、半導体基板上に膜厚ｔの第２の絶縁膜を堆積させて前記溝を埋め込む工程と、前記素子領域幅Ｗが式：Ｗ≧２ｔ／ｔａｎθ（式中、θは素子形成領域上の第２の絶縁膜の堆積角度である）を満たす素子形成領域上の第２の絶縁膜の一部を除去する工程と、ＣＭＰ法により第２の絶縁膜を研磨する工程とを含み、前記除去する工程が、１つの素子形成領域上の平面方向に対して垂直方向の断面が台形状及び／又は二等辺三角形状の部分の第２の絶縁膜における除去する体積の総和と除去しない体積の総和とがそれぞれ等しくなるように行なわれることを特徴とする半導体装置の製造方法が提供される。」と補正した。
　補正事項ｊ
　補正前の明細書【００１７】段落の記載を
「【００１７】
　また、本発明によれば、異なる素子領域幅Ｗを有する複数の素子形成領域と、この素子形成領域間に素子分離領域とを備えた半導体装置の製造方法において、半導体基板上に第１の絶縁膜を形成し、前記素子形成領域に第１のマスクパターンを形成する工程と、異方性エッチングにより前記第１のマスクパターンに基づいて素子分離領域の第１の絶縁膜を除去し、半導体基板に溝を形成する工程と、前記第１のマスクパターンを除去し、半導体基板上に膜厚ｔの第２の絶縁膜を堆積することにより前記溝を埋め込む工程と、前記素子領域幅Ｗが式：Ｗ≧２ｔ／ｔａｎθ（式中、θは素子形成領域上の絶縁膜の堆積角度である）を満たす素子形成領域の第２の絶縁膜上の一部において開口するように第２のマスクパターンを形成する工程と、異方性エッチングにより前記第２のマスクパターンに基づいて第２の絶縁膜を除去する工程と、前記第２のマスクパターンを除去し、ＣＭＰ法により前記第２の絶縁膜を研磨する工程とを含み、前記第２のマスクパターンを形成する工程が、１つの素子形成領域上の平面方向に対して垂直方向の断面が台形状及び／又は二等辺三角形状の部分の第２の絶縁膜の前記垂直方向の断面における除去する面積の総和と除去しない面積の総和とが等しくなるように開口を設けて行なわれることを特徴とする半導体装置の製造方法が提供される。」と補正した。
　補正事項ｋ
　補正前の明細書【００２４】段落の記載を
「【００２４】
　第２のマスクパターンは、１つの素子形成領域の第２の絶縁膜上において少なくとも２カ所以上開口するように形成されていてもよい。また、１つの素子形成領域上の平面方向に対して垂直方向の断面が台形状及び／又は二等辺三角形状の部分の第２の絶縁膜の断面における除去する面積の総和と除去しない面積の総和とが等しくなるように開口して形成されるのが好ましい。
　第２の絶縁膜の一部の除去は、上記の第２のマスクパターンに基づいてエッチングすることにより行なわれる。従って、１つの素子形成領域の第２の絶縁膜において少なくとも２か所以上から除去してもよい。また、１つの素子形成領域上の平面方向に対して垂直方向の断面が台形状及び／又は二等辺三角形状の部分の第２の絶縁膜の除去する体積の総和と除去しない体積の総和とがそれぞれ等しくなるように除去するのが好ましい。」と補正した。
　補正事項ｌ
　補正前の明細書【００３１】段落の記載を
「【００３１】
　次に、レジスト２４を除去した後、９００〜１１５０℃で熱酸化を行い（膜厚３０ｎｍの熱酸化膜を形成し）、シリコン基板２１の溝内部を酸化する。次に、ウエハ全面にＨＤＰ−ＣＶＤ酸化膜２５を膜厚６７０ｎｍに堆積する［（図１（ｂ）］。
　次に、レジスト２６を塗布した後、既知のフォトリソグラフィ工程により素子領域幅Ｗが式：Ｗ≧２ｔ／ｔａｎθを満たす素子形成領域の一部を開口して第２のマスクパターンを形成する［（図１（ｃ）］。このとき、開口は、前記素子形成領域のＨＤＰ−ＣＶＤ酸化膜２５上において２つ設けられる。また、開口は、１つの素子形成領域のＨＤＰ−ＣＶＤ酸化膜２５の断面において除去する面積と除去しない面積とがそれぞれ等しくなるように設定される。」と補正した。
　補正事項ｍ
　補正前の明細書【００３３】段落の記載を
「【００３３】
　次に、図１（ｄ）に示すように、異方性ドライエッチングにより第２のマスクパターンに基づいてＨＤＰ−ＣＶＤ酸化膜２５を除去する。ＨＤＰ−ＣＶＤ酸化膜２５の除去量（除去膜厚）は、ＨＤＰ−ＣＶＤ酸化膜２５の開口幅と等しくなるように設定する。従って、本実施例の場合、素子形成領域Ｃにおいては、厚さ５００ｎｍのＨＤＰ−ＣＶＤ酸化膜２５を除去し［図１（ｄ）］、ＳｉＮ膜２３上に２００ｎｍの膜厚を残すようにする。
　次に、ＣＭＰ法によりＨＤＰ−ＣＶＤ酸化膜２５をＳｉＮ膜２３が露出するまで除去する［図１（ｅ）］。」と補正した。
　
　２　本件補正についての検討
　２−１　補正事項の整理
　補正事項の内、補正事項ａとｄを整理すると以下のとおりである。
（補正事項ａ）
　本件補正前の請求項１の「ＣＭＰ法により第２の絶縁膜を研磨する工程とを含むこと」を、
　補正後の請求項１の「ＣＭＰ法により第２の絶縁膜を研磨する工程とを含み、
　前記除去する工程が、１つの素子形成領域上の平面方向に対して垂直方向の断面が台形状及び／又は二等辺三角形状の部分の第２の絶縁膜における除去する体積の総和と除去しない体積の総和とがそれぞれ等しくなるように行なわれること」と補正する。
（補正事項ｄ）
　本件補正前の請求項６の「前記第２のマスクパターンを除去し、ＣＭＰ法により前記第２の絶縁膜を研磨する工程とを含むこと」を、
　補正後の請求項４の「前記第２のマスクパターンを除去し、ＣＭＰ法により前記第２の絶縁膜を研磨する工程とを含み、
　前記第２のマスクパターンを形成する工程が、１つの素子形成領域上の平面方向に対して垂直方向の断面が台形状及び／又は二等辺三角形状の部分の第２の絶縁膜の前記垂直方向の断面における除去する面積の総和と除去しない面積の総和とが等しくなるように開口を設けて行なわれること」と補正する。
　
　２−２　補正の目的の適否及び新規事項の追加の有無についての検討
　以下、補正事項ａ〜ｍについて検討する。
　２−２−１　補正事項ａについて
　補正事項ａについての補正は、本件補正前の請求項１の「ＣＭＰ法により第２の絶縁膜を研磨する工程とを含むこと」を、
　補正後の請求項１の「ＣＭＰ法により第２の絶縁膜を研磨する工程とを含み、
　前記除去する工程が、１つの素子形成領域上の平面方向に対して垂直方向の断面が台形状及び／又は二等辺三角形状の部分の第２の絶縁膜における除去する体積の総和と除去しない体積の総和とがそれぞれ等しくなるように行なわれること」と補正するものである。
　そこで、検討する。
　「前記除去する工程が、１つの素子形成領域上の平面方向に対して垂直方向の断面が台形状及び／又は二等辺三角形状の部分の第２の絶縁膜における除去する体積の総和と除去しない体積の総和とがそれぞれ等しくなるように行なわれること」は、「台形状及び二等辺三角形状の部分の第２の絶縁膜における除去する体積の総和と除去しない体積の総和とがそれぞれ等しくなるように行なわれる」場合と、「台形状又は二等辺三角形状の部分の第２の絶縁膜における除去する体積の総和と除去しない体積の総和とがそれぞれ等しくなるように行なわれる」場合とに分けられるが、この内、「台形状又は二等辺三角形状の部分の第２の絶縁膜における除去する体積の総和と除去しない体積の総和とがそれぞれ等しくなるように行なわれる」場合については、台形状又は二等辺三角形状の部分の第２の絶縁膜を除去する体積の総和と除去しない体積の総和がそれぞれ等しくなるということは、台形状の部分か二等辺三角形状の部分のいずれか一方について、除去する体積の総和と除去しない体積の総和がそれぞれ等しくなるように行われることを意味するから、例えば、基板上に、台形状の部分を有する絶縁膜が形成されている素子形成領域と二等辺三角形状の部分を有する絶縁膜が形成されている素子形成領域がそれぞれ多数存在する場合に、台形状の部分か二等辺三角形状の部分かのいずれか一方のみについて絶縁膜を除去することになり、明細書に記載されているように、本発明により、素子分離形成工程におけるＣＭＰの研磨レートが素子領域幅に関係なく安定し、ＣＭＰ処理後に従来よりも平坦な形状に形成できるという発明の効果を奏しえないことは明らかであるから、このような範囲についてまで、出願当初明細書又は図面に記載されているものとは認められず、また、自明な事項でもない。
　したがって、この補正は、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてしたものではない。
　２−２−２　補正事項ｄについて
　補正事項ｄについての補正は、本件補正前の請求項６の「前記第２のマスクパターンを除去し、ＣＭＰ法により前記第２の絶縁膜を研磨する工程とを含むこと」を、
　補正後の請求項４の「前記第２のマスクパターンを除去し、ＣＭＰ法により前記第２の絶縁膜を研磨する工程とを含み、
　前記第２のマスクパターンを形成する工程が、１つの素子形成領域上の平面方向に対して垂直方向の断面が台形状及び／又は二等辺三角形状の部分の第２の絶縁膜の前記垂直方向の断面における除去する面積の総和と除去しない面積の総和とが等しくなるように開口を設けて行なわれること」と補正するものである。
　そこで、検討する。
「前記第２のマスクパターンを形成する工程が、１つの素子形成領域上の平面方向に対して垂直方向の断面が台形状及び／又は二等辺三角形状の部分の第２の絶縁膜の前記垂直方向の断面における除去する面積の総和と除去しない面積の総和とが等しくなるように開口を設けて行なわれること」は、「台形状及び二等辺三角形状の部分の第２の絶縁膜の前記垂直方向の断面における除去する面積の総和と除去しない面積の総和とが等しくなるように開口を設けて行なわれる」場合と、「台形状又は二等辺三角形状の部分の第２の絶縁膜の前記垂直方向の断面における除去する面積の総和と除去しない面積の総和とが等しくなるように開口を設けて行なわれる」場合とに分けられるが、この内、「台形状又は二等辺三角形状の部分の第２の絶縁膜の前記垂直方向の断面における除去する面積の総和と除去しない面積の総和とが等しくなるように開口を設けて行なわれる」場合については、台形状又は二等辺三角形状の部分の第２の絶縁膜を除去する面積の総和と除去しない面積の総和が等しくなるということは、台形状の部分か二等辺三角形状の部分のいずれか一方について、除去する面積の総和と除去しない面積の総和が等しくなるように行われることを意味するから、例えば、基板上に、台形状の部分を有する絶縁膜が形成されている素子形成領域と二等辺三角形状の部分を有する絶縁膜が形成されている素子形成領域がそれぞれ多数存在する場合に、台形状の部分か二等辺三角形状の部分かのいずれか一方のみについて絶縁膜を除去することになり、明細書に記載されているように、本発明により、素子分離形成工程におけるＣＭＰの研磨レートが素子領域幅に関係なく安定し、ＣＭＰ処理後に従来よりも平坦な形状に形成できるという発明の効果を奏しえないことは明らかであるから、このような範囲についてまで、出願当初明細書又は図面に記載されているものとは認められず、また、自明な事項でもない。
　したがって、この補正は、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてしたものではない。
　２−２−３　補正事項ｂ、ｆについて
　補正事項ｂ、ｆは、請求項の削除を目的とする補正である。
　２−２−４　補正事項ｃ、ｅ、ｇ、ｈについて
　補正事項ｃ、ｅ、ｇ、ｈは、請求項の削除に伴い、請求項の項番を変更し、引用する請求項を変更する補正であり、明りょうでない記載の釈明を目的とする補正である。
　２−２−５　補正事項ｉ、ｊ、ｋについて
　補正事項ｉ、ｊ、ｋは、請求項を補正することに伴って、発明の詳細な説明を補正するものであり、明りょうでない記載の釈明を目的とする補正である。
　２−２−６　補正事項ｌについて
　補正事項ｌは、記載中に、「［図１（ｂ）］」と「［図１（ｃ）］」を加え、「［図１（ｄ）］」を削除する補正であり、明りょうでない記載の釈明を目的とする補正である。
　２−２−７　補正事項ｍについて
　補正事項ｍは、「［図１（ｅ）］」を「［図１（ｄ）］」と補正するものであり、誤記の訂正を目的とする補正である。
　
　２−３　補正の目的の適否及び新規事項の追加の有無についてのむすび
　上記補正事項ａ及びｄについての補正を含む本件補正は、本願の願書に最初に添付した明細書又は図面に記載した事項の範囲内におけるものではないから、他の補正事項についての補正を検討するまでもなく、特許法第１７条の２第３項の規定に適合しない。
　
　３　本件補正の独立特許要件についての検討
　次に、仮に、本件補正が、本願の願書に最初に添付した明細書又は図面に記載した事項の範囲内におけるものであり特許法第１７条の２第３項の規定に適合し、かつ、特許請求の範囲の減縮を目的とするものに該当するものであり特許法第１７条の２第４項第２号の規定に適合するとして、本件補正の独立特許要件についての検討をする。
　
　本願の補正後の請求項１に係る発明は、「第２　１」に掲げた補正後の特許請求の範囲の請求項１に記載された事項により特定される次のとおりのものである。
「【請求項１】　異なる素子領域幅Ｗを有する複数の素子形成領域と、この素子形成領域間に素子分離領域とを備えた半導体装置の製造方法において、
　前記素子分離領域を形成するために第１の絶縁膜を予め堆積させた半導体基板に溝を形成する工程と、
　半導体基板上に膜厚ｔの第２の絶縁膜を堆積させて前記溝を埋め込む工程と、
　前記素子領域幅Ｗが式：
　　　　　　　　　　　　　Ｗ≧２ｔ／ｔａｎθ
　　　（式中、θは素子形成領域上の第２の絶縁膜の堆積角度である）
を満たす素子形成領域上の第２の絶縁膜の一部を除去する工程と、
　ＣＭＰ法により第２の絶縁膜を研磨する工程とを含み、
　前記除去する工程が、１つの素子形成領域上の平面方向に対して垂直方向の断面が台形状及び／又は二等辺三角形状の部分の第２の絶縁膜における除去する体積の総和と除去しない体積の総和とがそれぞれ等しくなるように行なわれることを特徴とする半導体装置の製造方法。」
　
　３−１　引用刊行物及び該引用刊行物記載の発明
刊行物１．特開２０００−３６５３３号公報（原審拒絶理由通知において引用した引用文献１）
刊行物２．特開平１１−２１４４９９号公報（新たな刊行物；本願明細書中の従来例）
　
　本願出願前日本国内において頒布された刊行物１（特開２０００−３６５３３号公報）には、
「半導体装置の製造方法」（発明の名称）に関して、
「【０００１】
【発明の属する技術分野】この発明は半導体装置の製造方法に関し、特に、トレンチ素子分離技術により素子間分離を行うようにした半導体装置の製造方法に関する。」、
「【０００６】そこで、ＬＯＣＯＳ法に代わる素子間分離技術として本命視されているのが、上述のトレンチ素子分離技術である。
【０００７】特に、最近では、半導体装置のシステムＬＳＩ化に伴い、ＤＲＡＭなどのメモリ素子とロジック素子とを同一半導体基板上に混載した半導体装置の開発が進められており、このような半導体装置においては、素子の微細化に伴い、素子分離技術が従来のＬＯＣＯＳ法のような選択酸化技術から、ＳＴＩ技術のようなトレンチ素子分離技術へと変化している。
【０００８】トレンチ素子分離技術とは、Ｓｉ基板のような半導体基板に溝（トレンチ）を形成し、そのトレンチにＳｉＯ２のような絶縁物を埋め込むことにより、素子分離領域にフィールド絶縁膜を形成する方法である。この際、トレンチに絶縁物を埋め込む手法としては、例えば、トレンチが形成された半導体基板の全面にＳｉＯ２膜を形成した後、トレンチの内部以外の部分に形成されたＳｉＯ２膜を化学機械研磨（ＣＭＰ）法により研磨、除去する手法が用いられる。
【０００９】このトレンチ素子分離技術は、エッチングにより基板にトレンチを形成し、そのトレンチに絶縁物を埋め込むことにより素子分離領域にフィールド絶縁膜を形成するようにしているため、設計寸法からの変換差が少なく、微細化には原理的に適している。また、トレンチに絶縁物を埋め込んだ後、ＣＭＰなどの手法により平坦化を行うようにしているため、高精度リソグラフィに必要な平坦性に対しても有利と言える。」、
「【００１１】ここで、図面を参照して、従来のトレンチ素子分離技術により素子間分離を行うようにした従来の半導体装置の製造方法について説明する。ここでは、ＤＲＡＭとロジック素子とを同一半導体基板上に混載したシステムＬＳＩのような半導体装置を製造する場合を例に説明する。
【００１２】従来のトレンチ素子分離技術においては、まず、図７Ａに示すように、Ｓｉ基板１０１の表面に、熱酸化法により厚さ５〜２０ｎｍ程度のパッドＳｉＯ２膜１０２を形成する。次に、減圧化学気相成長（ＣＶＤ）法により、全面に、厚さ５０〜２５０ｎｍ程度の窒化シリコン（ＳｉＮ）膜１０３を形成する。次に、ＳｉＮ膜１０３上にリソグラフィ法により所定形状のレジストパターン（図示せず）を形成する。このリソグラフィ工程は、例えば光源にＫｒＦエキシマレーザを用いたステッパを用いて行う。このレジストパターンは、Ｓｉ基板１０１の活性領域となる部分を覆い素子分離領域となる部分に開口部を有する。次に、このレジストパターンをマスクとして、反応性イオンエッチング（ＲＩＥ）法によりＳｉＮ膜１０３をエッチングする。これにより、ＳｉＮ膜１０３の素子分離領域に対応する部分に開口部が形成される。その後、エッチングマスクとして用いたレジストパターンを除去する。
【００１３】次に、上述のように開口部が形成されたＳｉＮ膜１０３をマスクとして、ＲＩＥ法によりパッドＳｉＯ２膜１０２およびＳｉ基板１０１を、Ｓｉ基板１０１の表面と垂直方向に異方性エッチングすることにより、トレンチ１０４ａおよびトレンチ１０４ｂを形成する。このようにＳｉ基板１０１にトレンチ１０４ａ、１０４ｂが形成されたことにより、これらのトレンチ１０４ａ、１０４ｂで囲まれた活性領域に対応する部分に凸部１０５ａ、１０５ｂが形成される。
【００１４】ここで、トレンチ１０４ａは狭い素子分離領域に対応する部分に形成されたものであり、トレンチ１０４ｂは広い素子分離領域に対応する部分に形成されたものである。狭いトレンチ１０４ａの−方向における幅は、例えば、トレンチ深さとほぼ同程度またはそれ以下であり、広いトレンチ１０４ｂの−方向における幅は、例えば１μｍ以上である。一例を挙げると、狭いトレンチ１０４ａの−方向における幅は０．２５μｍ程度であり、広いトレンチ１０４ｂの一方向における幅は数μｍ程度である。また、凸部１０５ａは狭い活性領域に対応する部分に形成されたものであり、凸部１０５ｂは広い活性領域に対応する部分に形成されたものである。これらの凸部１０５ａ、１０５ｂのうち、狭い凸部１０５ａの一方向における幅は例えば０．３μｍであり、広い凸部１０５ｂの一方向における幅は例えば数μｍ程度である。
【００１５】この半導体装置においては、例えばＤＲＡＭ形成領域に対応する領域ａには、狭いトレンチ１０４ａと狭い凸部１０５ａとが周期的に形成されており、凸部パターンが密に形成されている。一方、例えばＩ／Ｏ部やキャパシタ形成領域（周辺回路形成領域）に対応する領域ｂには、広いトレンチ１０４ｂの間に狭い凸部１０５ａが孤立して形成されており、凸部パターンが疎に形成されている。この場合、広い素子分離領域間に孤立した活性領域（広いトレンチ１０４ｂ間に孤立した凸部１０５ａ）は、隣接する活性領域から１μｍ以上離れている。また、領域ｂには、広い凸部１０５ｂが形成されており、この部分では凸部パターンが密となっている。
【００１６】次に、ＣＶＤ法により、トレンチ１０４ａ、１０４ｂの内部を埋めるように、全面に所定の厚さの埋め込みＳｉＯ２膜１０６を形成する。
【００１７】次に、図７Ｂに示すように、ＣＭＰ法により、ＳｉＯ２の研磨レートがＳｉＮの研磨レートより大きくなる条件で、凸部１０５ａ、１０５ｂ上のＳｉＮ膜１０３を研磨ストッパーとして、ＳｉＮ膜１０３上の埋め込みＳｉＯ２膜１０６がほぼ完全に除去されるまで研磨を行う。このＣＭＰにおいては、例えば、研磨材にシリカを用いたスラリーを用いる。これにより、トレンチ１０４ａ、１０４ｂの内部以外の部分に形成された埋め込みＳｉＯ２膜１０６が除去され、これらのトレンチ１０４ａ、１０４ｂの内部のみに埋め込みＳｉＯ２膜１０６が残される。
【００１８】次に、図示は省略するが、例えば基板に対して熱リン酸処理を施すことにより、活性領域に対応する凸部１０５ａ、１０５ｂ上のＳｉＮ膜１０３を除去する。次に、例えばフッ酸を用いたウエットエッチング法により凸部１０５ａ、１０５ｂ上のパッドＳｉＯ２膜１０２を除去する。以上のようにして、トレンチ素子分離技術により素子間分離が行われる。
【００１９】次に、活性領域の表面を犠牲酸化した後、活性領域中に不純物の導入を行う。次に、ウエットエッチング法により犠牲酸化膜を除去した後、熱酸化法により活性領域の表面にＳｉＯ２からなるゲート絶縁膜を形成する。次に、ＣＶＤ法により、ゲート電極材料としての多結晶Ｓｉ膜を全面に形成した後、ＲＩＥ法によりこの多結晶Ｓｉ膜を所定形状にパターニングすることにより、ゲート絶縁膜上にゲート電極を形成する。
【００２０】以降、従来公知の方法により、ＭＯＳＦＥＴやキャパシタなどの素子を形成し、目的とする半導体装置を完成させる。
【００２１】
【発明が解決しようとする課題】しかしながら、従来のトレンチ素子分離技術では、活性領域の密な部分と疎な部分とが混在する場合、平坦性の良好な素子分離構造を形成することが困難であるという問題があった。
【００２２】すなわち、公知のように、ＣＭＰにおける被研磨膜の研磨速度は、被研磨膜のパターン密度に大きく依存する。このため、図７Ｂに示すように、広いトレンチ１０４ｂ間に孤立した凸部１０５ａ（孤立した活性領域）上の埋め込みＳｉＯ２膜１０６にはその他の凸部パターン（活性領域）が密集した部分に比べて高い研磨圧力が働き、研磨が早く進行することにより、いわゆるディッシングの問題が生じる。よって、他の研磨が遅い部分の研磨が終了するまで研磨を行うと、この孤立した凸部１０５ａの部分ではオーバー研磨となり、研磨ストッパーとしてのＳｉＮ膜１０３や、場合によってはその下層のＳｉ基板１０１まで研磨されてしまい、後にＳｉ基板１０１の活性領域上に形成されるＭＯＳＦＥＴの特性に悪影響を及ぼす。具体的には、ＭＯＳＦＥＴの逆狭チャネル効果によりしきい値電圧が低下したり、電流−電圧特性にキンクが出現するなどの問題が生じる。
【００２３】　また、逆に、凸部パターンが密な部分（活性領域が密集した領域）では、埋め込みＳｉＯ２膜１０６の研磨が遅く進むため、素子分離領域における埋め込みＳｉＯ２膜１０６の表面と活性領域におけるＳｉ基板１０１の表面との間の段差が高くなり、後に、ゲート電極の加工時に、埋め込みＳｉＯ２膜１０６による段差部にゲート電極材料のエッチング残りが生じ、ゲート間が短絡するという不良が生じる。」、
「【００２５】また、他の手法として、活性領域が密集した領域上の埋め込み絶縁膜をドライエッチングなどにより予め取り除いてやる方法がある。以下に、この方法を用いた従来のトレンチ素子分離技術について、図８〜図１１を参照して説明する。図８〜図１１において、図７と同一または対応する部分には、同一の符号を付す。
【００２６】この場合、まず、図８Ａに示すように、Ｓｉ基板１０１の表面に、熱酸化法により厚さ１０〜２０ｎｍ程度のパッドＳｉＯ２膜１０２を形成する。次に、化学気相成長（ＣＶＤ）法により、全面に、厚さ１５０〜２００ｎｍ程度の窒化シリコン（ＳｉＮ）膜１０３を形成する。次に、リソグラフィ法により、ＳｉＮ膜１０３上に所定形状のレジストパターン（図示せず）を形成する。このレジストパターンは、Ｓｉ基板１０１の活性領域となる部分を覆い素子分離領域となる部分に開口部を有する。次に、このレジストパターンをマスクとして、反応性イオンエッチング（ＲＩＥ）法によりＳｉＮ膜１０３をエッチングする。これにより、ＳｉＮ膜１０３の素子分離領域に対応する部分に開口部が形成される。その後、エッチングマスクとして用いたレジストパターンを除去する。
【００２７】次に、上述のように開口部が形成されたＳｉＮ膜１０３をマスクとして、ＲＩＥ法によりパッドＳｉＯ２膜１０２およびＳｉ基板１０１を、Ｓｉ基板１０１の表面と垂直方向に異方性エッチングすることにより、トレンチ１０４ａおよびトレンチ１０４ｂを形成する。この場合、Ｓｉ基板１０１の表面からトレンチ１０４ａ、１０４ｂの底部までの深さ、すなわちトレンチ深さは、例えば３００〜４００ｎｍ程度とする。このようにトレンチ１０４ａ、１０４ｂが形成されたことにより、これらのトレンチ１０４ａ、１０４ｂで囲まれた活性領域に対応する部分に凸部１０５ａ、１０５ｂが形成される。
【００２８】ここで、トレンチ１０４ａは狭い素子分離領域に対応する部分に形成されたものであり、トレンチ１０４ｂは広い素子分離領域に対応する部分に形成されたものである。狭いトレンチ１０４ａの一方向における幅をｘ１、広いトレンチ１０４ｂの一方向における幅をｘ２、トレンチ深さをｙとすると、ｘ１は例えばｙとほぼ同程度またはそれ以下であり、ｘ２は例えばｙの２倍以上（ｘ２≧２ｙ）である。一例を挙げると、狭いトレンチ１０４ａの一方向における幅ｘ１は例えば０．２５μｍ程度であり、広いトレンチ１０４ｂの−方向における幅ｘ２は例えば数μｍ程度である。また、凸部１０５ａは狭い活性領域に対応する部分に形成されたものであり、凸部１０５ｂは広い活性領域に対応する部分に形成されたものである。これらの凸部１０５ａ、１０５ｂのうち、狭い凸部１０５ａの一方向における幅は例えば０．３μｍであり、広い凸部１０５ｂの−方向における幅は例えば溝の深さの２倍以上、数μｍ程度である。
【００２９】この半導体装置においては、例えばＤＲＡＭ形成領域に対応する領域ａには、狭いトレンチ１０４ａと狭い凸部１０５ａとが周期的に形成されており、凸部パターンが密に形成されている。一方、例えばＩ／Ｏ部やキャパシタ形成領域（周辺回路形成領域）に対応する領域ｂには、広いトレンチ１０４ｂの間に狭い凸部１０５ａが孤立して形成されており、凸部パターンが疎に形成されている。また、領域ｂには、広い凸部１０５ｂが形成されている。領域ｂのうち、広い凸部１０５ｂが形成された部分では、凸部パターンが密となっている。
【００３０】上述のようにＳｉ基板１０１の素子分離領域にトレンチ１０４ａ、１０４ｂを形成した後、熱酸化法により、トレンチ１０４ａ、１０４ｂの側面および底面に酸化膜（図示せず）を形成する。
【００３１】次に、図８Ｂに示すように、高密度プラズマＣＶＤ法により、トレンチ１０４ａ、１０４ｂの内部を埋めるように全面に埋め込みＳｉＯ２膜１０６を形成する。この場合、トレンチ１０４ａ、１０４ｂ上の埋め込みＳｉＯ２膜１０６の厚さが、トレンチ深さとＳｉＮ膜１０３の厚さとの和よりも大きくなるようにする。具体的には、この埋め込みＳｉＯ２膜１０６の厚さは、トレンチ深さおよびＳｉＮ膜１０３の厚さを考慮して、例えば６００〜８００ｎｍとする。
【００３２】ここで、高密度プラズマＣＶＤ法による成膜の際には、エッチングと堆積とが同時進行するため、トレンチ１０４ａ、１０４ｂ上には埋め込みＳｉＯ２膜１０６が平坦に堆積し、凸部１０５ａ、１０５ｂ上には埋め込みＳｉＯ２膜１０６がエッジの部分から内側に例えば４５°傾斜した斜面を形成しながら堆積してゆく。これにより、図８Ｂに示すような形状の埋め込みＳｉＯ２膜１０６が得られる。すなわち、この埋め込みＳｉＯ２膜１０６は、トレンチ１０４ａ、１０４ｂに対応する部分に平坦部を有し、凸部１０５ａ、１０５ｂのエッジ近傍に対応する部分に斜面を有している。なお、狭い凸部１０５ａに対応する部分においては、両側から延びる斜面が中央部で交差し、埋め込みＳｉＯ２膜１０６に突起部が形成され、広い凸部１０５ｂに対応する部分においては、両側の斜面が交差せず埋め込みＳｉＯ２膜１０６に広い平坦部が形成される。また、狭いトレンチ１０４ａ上には、広いトレンチ１０４ｂ上よりも埋め込みＳｉＯ２膜１０６が厚く堆積し、領域ａの狭いトレンチ１０４ａに囲まれた狭い凸部１０５ａ上および領域ｂの広い凸部１０５ｂ上には、領域ｂの広いトレンチ１０４ａに囲まれた狭い凸部１０５ａ（孤立した凸部１０５ａ）上よりも埋め込みＳｉＯ２膜１０６が厚く堆積する。
【００３３】次に、図９Ａに示すように、埋め込みＳｉＯ２膜１０６上に、広い凸部１０５ｂに対応する部分に開口部１０７ａを有するレジストパターン１０７を形成する。次に、このレジストパターン１０７をマスクとして、ＲＩＥ法により、広い凸部１０５ｂ上の埋め込みＳｉＯ２膜１０６をＳｉＮ膜１０３が露出するまでエッチングする。この後、エッチングマスクに用いたレジストパターン１０７を除去する。これにより、図９Ｂに示すように、埋め込みＳｉＯ２膜１０６のうち、広い凸部１０５ｂの上側に形成された広い平坦部の内側に対応する部分が除去され、この凸部１０５ｂの周辺部近傍に対応する部分に突起部１０６ａが形成される。ここで、このように埋め込みＳｉＯ２膜１０６に上述の突起部１０６ａを形成しているのは、次のような理由による。
【００３４】すなわち、このトレンチ素子分離技術においては、埋め込みＳｉＯ２膜１０６の形成後、ＣＭＰ法によりトレンチ１０４ａ、１０４ｂ以外の部分に形成された埋め込みＳｉＯ２膜１０６が除去される。この際、ＣＭＰ法による研磨では、広い平坦部ほど研磨レートが低く、突起部のような突出した部分ほど研磨レートが高くなるという特性がある。そこで、予め、埋め込みＳｉＯ２膜１０６のうち、凸部パターンが密な広い凸部１０５ｂの上側に形成された広い平坦部の内側の領域に対応する部分を除去し、この広い平坦部の周辺部近傍の領域に対応する部分に突起部１０６ａを形成しておくことにより、研磨バラツキを抑えるようにするためである。
【００３５】次に、図１０Ａに示すように、ＣＭＰ法により、ＳｉＯ２の研磨レートがＳｉＮの研磨レートより大きくなる条件で、凸部１０５ａ、１０５ｂ上のＳｉＮ膜１０３を研磨ストッパーとして、ＳｉＮ膜１０３上の埋め込みＳｉＯ２膜１０６がほぼ完全に除去されるまで研磨を行う。これにより、トレンチ１０４ａ、１０４ｂの内部以外の部分に形成された埋め込みＳｉＯ２膜１０６が除去され、これらのトレンチ１０４ａ、１０４ｂの内部のみに埋め込みＳｉＯ２膜１０６が残される。
【００３６】次に、図１ＯＢに示すように、例えば基板に対して熱リン酸処理を施すことにより、凸部１０５ａ、１０５ｂ上のＳｉＮ膜１０３を除去した後、例えばフッ酸を用いたウエットエッチング法により凸部１０５ａ、１０５ｂ上のパッドＳｉＯ２膜１０２を除去する。このとき、パッドＳｉＯ２膜１０２を除去する際に、埋め込みＳｉＯ２膜１０６もエッチングされるため、これらの埋め込みＳｉＯ２膜１０６の厚さが減少する。
【００３７】以上のようにして、トレンチ素子分離技術により素子間分離が行われる。」ことが、図７〜図１０と共に記載されている。
　ただし、図８と図１０は、それぞれ図番が逆であることが明らかであるので、上記【００２６】段落中の「図８Ａ」は、「図１０Ａ」と読み替え、上記【００３１】、【００３２】段落中の「図８Ｂ」は、「図１０Ｂ」と読み替え、上記【００３５】段落中の「図１０Ａ」は、「図８Ａ」と読み替え、上記【００３６】段落中の「図１０Ｂ」は、「図８Ｂ」と読み替えることとする。
　以上の記載から、刊行物１には、「Ｓｉ基板１０１の表面に、パッドＳｉＯ２膜１０２を形成し、次に、全面に、窒化シリコン（ＳｉＮ）膜１０３を形成し、所定形状のレジストパターンを形成し、このレジストパターンは、Ｓｉ基板１０１の活性領域となる部分を覆い素子分離領域となる部分に開口部を有するものであり、このレジストパターンをマスクとして、ＳｉＮ膜１０３をエッチングし、これにより、ＳｉＮ膜１０３の素子分離領域に対応する部分に開口部が形成され、上述のように開口部が形成されたＳｉＮ膜１０３をマスクとして、パッドＳｉＯ２膜１０２およびＳｉ基板１０１を、Ｓｉ基板１０１の表面と垂直方向に異方性エッチングすることにより、トレンチ１０４ａおよびトレンチ１０４ｂを形成し、これらのトレンチ１０４ａ、１０４ｂで囲まれた活性領域に対応する部分に凸部１０５ａ、１０５ｂが形成され、ここで、トレンチ１０４ａは狭い素子分離領域に対応する部分に形成されたものであり、トレンチ１０４ｂは広い素子分離領域に対応する部分に形成されたものであり、また、凸部１０５ａは狭い活性領域に対応する部分に形成されたものであり、凸部１０５ｂは広い活性領域に対応する部分に形成されたものであり、次に、高密度プラズマＣＶＤ法により、トレンチ１０４ａ、１０４ｂの内部を埋めるように全面に埋め込みＳｉＯ２膜１０６を形成し、この場合、トレンチ１０４ａ、１０４ｂ上の埋め込みＳｉＯ２膜１０６の厚さが、トレンチ深さとＳｉＮ膜１０３の厚さとの和よりも大きくなるようにし、ここで、高密度プラズマＣＶＤ法による成膜の際には、エッチングと堆積とが同時進行するため、トレンチ１０４ａ、１０４ｂ上には埋め込みＳｉＯ２膜１０６が平坦に堆積し、凸部１０５ａ、１０５ｂ上には埋め込みＳｉＯ２膜１０６がエッジの部分から内側に例えば４５°傾斜した斜面を形成しながら堆積してゆく形状の埋め込みＳｉＯ２膜１０６が得られ、すなわち、この埋め込みＳｉＯ２膜１０６は、トレンチ１０４ａ、１０４ｂに対応する部分に平坦部を有し、凸部１０５ａ、１０５ｂのエッジ近傍に対応する部分に斜面を有しており、狭い凸部１０５ａに対応する部分においては、両側から延びる斜面が中央部で交差し、埋め込みＳｉＯ２膜１０６に突起部が形成され、広い凸部１０５ｂに対応する部分においては、両側の斜面が交差せず埋め込みＳｉＯ２膜１０６に広い平坦部が形成され、次に、埋め込みＳｉＯ２膜１０６上に、広い凸部１０５ｂに対応する部分に開口部１０７ａを有するレジストパターン１０７を形成し、このレジストパターン１０７をマスクとして、広い凸部１０５ｂ上の埋め込みＳｉＯ２膜１０６をＳｉＮ膜１０３が露出するまでエッチングし、この後、エッチングマスクに用いたレジストパターン１０７を除去し、これにより、埋め込みＳｉＯ２膜１０６のうち、広い凸部１０５ｂの上側に形成された広い平坦部の内側に対応する部分が除去され、この凸部１０５ｂの周辺部近傍に対応する部分に突起部１０６ａが形成され、次に、ＣＭＰ法により、ＳｉＯ２の研磨レートがＳｉＮの研磨レートより大きくなる条件で、凸部１０５ａ、１０５ｂ上のＳｉＮ膜１０３を研磨ストッパーとして、ＳｉＮ膜１０３上の埋め込みＳｉＯ２膜１０６がほぼ完���に除去されるまで研磨を行い、これにより、トレンチ１０４ａ、１０４ｂの内部以外の部分に形成された埋め込みＳｉＯ２膜１０６が除去され、これらのトレンチ１０４ａ、１０４ｂの内部のみに埋め込みＳｉＯ２膜１０６が残される半導体装置の製造方法。」が示されている（以下、「刊行物１に記載された発明」という。）。
　
　本願出願前日本国内において頒布された刊行物２（特開平１１−２１４４９９号公報）には、
「半導体装置の製造方法」（発明の名称）に関して、
「【請求項１】　半導体基板上にトレンチ分離領域に相当する抜きパターンを有する第一のマスクパターンを形成する工程、上記半導体基板の上記トレンチ分離領域に対してエッチングを行いトレンチ開口部を形成する工程、上記半導体基板上に絶縁膜を積層し、上記トレンチ開口部内を上記絶縁膜によって埋設する工程、上記トレンチ分離領域に相当する領域上に第二のマスクパターンを形成する工程、上記第二のマスクパターンをエッチングマスクとして上記絶縁膜に対してドライエッチングを行いプリ平坦化する工程、上記第二のマスクパターンを除去し、上記第一のマスクパターンをストッパとしてＣＭＰ法によって上記絶縁膜を研磨する工程、上記第一のマスクパターンを除去し、上記半導体基板の表面を露出させ、上記トレンチ分離領域にトレンチ分離を得る工程を含むことを特徴とする半導体装置の製造方法。
【請求項２】　第一のマスクパターンは、第一のマスク層と第二のマスク層とが順次積層された多層構造であり、上記第二のマスク層はプリ平坦化の際のドライエッチング時のエッチングストッパとなり、上記第一のマスク層をストッパとするＣＭＰ法による平坦化の際には上記第二のマスク層は上記絶縁膜と同等の研磨レートで研磨されることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】　第一のマスク層はシリコン窒化膜であり、第二のマスク層は非単結晶シリコン膜であることを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】　絶縁膜に対してプリ平坦化処理を行う際に用いる第二のマスクパターンの端面は、トレンチ分離領域に相当する第一の領域の端部上若しくは上記第一の領域を取り囲む第二の領域上に配置され、上記第一の領域の端部から上記第二の領域の外周までの距離は、上記第二のマスクパターン形成の際のアライメントマージンに相当する大きさであることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項５】　ＨＤＰ−ＣＶＤ法によって絶縁膜を積層する場合、第一の領域の端部から第二の領域の外周までの距離は、最小デザイン寸法の２分の１に相当することを特徴とする請求項４記載の半導体装置の製造方法。
【請求項６】　減圧ＣＶＤ法によって絶縁膜を成膜する場合、上記絶縁膜に対してプリ平坦化処理を行う際に用いる第二のマスクパターンの端面は、トレンチ分離領域内に積層される上記絶縁膜の垂直方向の膜厚が、トレンチ開口部の底面から第一のマスクパターンの底面までの高さと上記第一のマスクパターン上に積層される上記絶縁膜の膜厚との合計以上の大きさとなる領域上に配置されることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項７】　第二のマスクパターンは最小デザイン寸法以上の大きさにパターニングすることを特徴とする請求項１、４、５、６のいずれか一項記載の半導体装置の製造方法。」（請求項１〜７）であり、
「【００２５】
【発明の実施の形態】実施の形態１．この発明の実施の形態１について説明する。図１は半導体基板１に形成されたトレンチ分離３を示す断面図であり、トレンチ分離３は開口幅の小さなトレンチ開口部２に埋設された絶縁物質から構成されている。トレンチ開口部２の開口幅は、例えば２００ｎｍの大きさであるとする。この図１に示すトレンチ分離３の形成方法について、以下に示す。
【００２６】まず、図２に示すように、半導体基板１の表面を酸化することで膜厚５〜３０ｎｍ程度の下敷き酸化膜４を形成し、さらにシリコン窒化膜、多結晶シリコン膜を順次、１００〜３００ｎｍ、５０〜３００ｎｍ程度の膜厚となるように積層する。さらに、トレンチ分離３の形成領域に相当する抜きパターンを有するレジストパターンを形成後、このレジストパターンをエッチングマスクとして多結晶シリコン膜及びシリコン窒化膜に対して選択的にエッチングを行い、シリコン窒化膜５ａ、５ｂ、５ｃ、多結晶シリコン膜６ａ、６ｂ、６ｃがそれぞれ積層されたマスクパターン７ａ、７ｂ、７ｃを得、さらに半導体基板１に対して異方性エッチングを行い、深さ１００〜５００ｎｍ程度、例えば３００ｎｍ程度で、開口幅２００ｎｍのトレンチ開口部２を形成する。レジストパターンは除去する。なお、他の方法を用いてトレンチ開口部２を形成しても問題ない。
【００２７】次に、図３に示すように、ＨＤＰ−ＣＶＤ法によってＨＤＰ−ＣＶＤ酸化膜３ａを３５５〜１１３０ｎｍ程度の膜厚となるように積層し、トレンチ開口部２を完全に埋設する。ＨＤＰ−ＣＶＤ法による成膜であるため、トレンチ開口部２の内部は完全に埋設することができ、シーム等の欠陥は生じない。ＨＤＰ−ＣＶＤ酸化膜３ａは、例えば、マスクパターン７ａの水平方向の断面の寸法が最小デザイン寸法であり、マスクパターン７ａの端部から４５°の角度をもって積層されている場合、マスクパターン７ａ上のＨＤＰ−ＣＶＤ酸化膜３ａの高さｈａは最小デザイン寸法の２分の１の大きさとなる。
【００２８】また、マスクパターン７ｂの水平方向の断面の寸法が最小デザイン寸法の２倍の大きさである場合、ＨＤＰ−ＣＶＤ酸化膜３ａの高さｈｂは最小デザイン寸法の大きさとなる。さらに大きなマスクパターン７ｃ上には、ＨＤＰ−ＣＶＤ法によって積層された膜厚に相当する高さｈｃのＨＤＰ−ＣＶＤ酸化膜３ａが積層される。さらに、トレンチ開口部２上のＨＤＰ−ＣＶＤ酸化膜３ａの上面が、多結晶シリコン膜６ａ、６ｂ、６ｃの上面と等しい高さとなるように調整を行うことで、後工程のＣＭＰ法による研磨時間を最小限にとどめることが可能になる。」、
「【００３７】実施の形態３．次に、この発明の実施の形態３について説明する。実施の形態２においては、プリ平坦化の際にエッチングマスクとして用いるレジストパターン９は、トレンチ分離３の形成領域から外側に重ね合わせのズレｘ１分だけはみ出した形状とする例を示した。この実施の形態３では、プリ平坦化の際にエッチングマスクとして用いるレジストパターン１０をトレンチ分離３の端面から最小デザイン寸法の２分の１の大きさ（ｘ２）だけはみ出した形状とする例を示す。最小デザイン寸法が２００ｎｍである場合、ｘ２は１００ｎｍとする。
【００３８】ＨＤＰ−ＣＶＤ酸化膜３ａの成膜までは実施の形態１に示した方法で同様に形成し、次工程のプリ平坦化の際にエッチングマスクとして用いるレジストパターン１０は図９に示すように、トレンチ分離３上及びマスクパターン７ａ、７ｂ、７ｃ上に積層されるＨＤＰ−ＣＶＤ酸化膜３ａのうち、トレンチ分離３から最小寸法の２分の１だけはみ出した領域上に形成される。
【００３９】上記のようなレジストパターン１０をエッチングマスクとしてＨＤＰ−ＣＶＤ酸化膜３ａに対してドライエッチングを行うと、図１０に示すように、マスクパターン７ａ、７ｂ、７ｃ上に残されるＨＤＰ−ＣＶＤ酸化膜３ａの高さ方向の寸法は、マスクパターン上に積層されたＨＤＰ−ＣＶＤ酸化膜３ａの端部からの傾斜角度が４５°である場合は最小デザイン寸法の２分の１に相当する大きさとなる。このとき、マスクパターン７ａ、７ｂ、７ｃ上に残されるＨＤＰ−ＣＶＤ酸化膜３ａの形状は高さが最小デザイン寸法の２分の１に揃えられる。
【００４０】その後、レジストパターン１０を除去後、シリコン窒化膜５ａ、５ｂ、５ｃをストッパとしてＣＭＰ法によって多結晶シリコン膜６ａ、６ｂ、６ｃを研磨し、同時にトレンチ分離３の上の多結晶シリコン膜６ａ、６ｂ、６ｃに相当する高さに位置するＨＤＰ−ＣＶＤ酸化膜３ａを除去する。
【００４１】このＣＭＰ法による研磨の段階において、マスクパターン７ａ、７ｂ、７ｃ上に残されたＨＤＰ−ＣＶＤ酸化膜３ａの高さはほぼ最小デザイン寸法の２分の１の大きさに揃っていることから、ＣＭＰ法による研磨後の被処理面の平坦性をより向上させることが可能となる。その後の処理については、実施の形態１の場合と同様に行い、熱リン酸によってシリコン窒化膜５ａ、５ｂ、５ｃの除去を行い、下敷き酸化膜４のエッチバックを行うことで活性領域を露出させるとともに図１に示すトレンチ分離３を得ることができる。
【００４２】なお、この実施の形態３において、実施の形態２で述べた場合と同様にアライメントマージンｘ１が生じた場合であっても、アライメントマージンｘ１が重ね合わせのズレの２分の１よりも小さいために、トレンチ分離３上にプリ平坦化のエッチングマスクであるレジストパターン１０の端面が配置されることがない。従って、プリ平坦化の際にトレンチ分離３を構成する絶縁膜を過剰にエッチングしてしまうことがなく、最終的に良好な形状のトレンチ分離３を得ることが可能である。さらに、実施の形態１、２の場合と同様に、マスクパターン７ａ、７ｂ、７ｃの最上層が、プリ平坦化時にエッチングストッパとなる多結晶シリコン膜６ａ、６ｂ、６ｃによって構成されているため、プリ平坦化後もシリコン窒化膜５ａ、５ｂ、５ｃ以下の層に対して過剰なエッチングがなされることがなく、活性領域となる半導体基板１及びマスクパターン７ａ、７ｂ、７ｃを構成するシリコン窒化膜５ａ、５ｂ、５ｃを保護することが可能である。」ことが、図１、図２、図３、図９、図１０と共に記載されている。
　以上の記載から、刊行物２には、「半導体基板１の表面を酸化することで下敷き酸化膜４を形成し、さらにシリコン窒化膜、多結晶シリコン膜を順次、積層し、さらに、トレンチ分離３の形成領域に相当する抜きパターンを有するレジストパターンを形成後、このレジストパターンをエッチングマスクとして多結晶シリコン膜及びシリコン窒化膜に対して選択的にエッチングを行い、シリコン窒化膜５ａ、５ｂ、５ｃ、多結晶シリコン膜６ａ、６ｂ、６ｃがそれぞれ積層されたマスクパターン７ａ、７ｂ、７ｃを得、さらに半導体基板１に対して異方性エッチングを行い、トレンチ開口部２を形成し、次に、ＨＤＰ−ＣＶＤ法によってＨＤＰ−ＣＶＤ酸化膜３ａを積層し、トレンチ開口部２を完全に埋設し、ＨＤＰ−ＣＶＤ酸化膜３ａは、例えば、マスクパターン７ａの水平方向の断面の寸法が最小デザイン寸法であり、マスクパターン７ａの端部から４５°の角度をもって積層されている場合、マスクパターン７ａ上のＨＤＰ−ＣＶＤ酸化膜３ａの高さｈａは最小デザイン寸法の２分の１の大きさとなり、また、マスクパターン７ｂの水平方向の断面の寸法が最小デザイン寸法の２倍の大きさである場合、ＨＤＰ−ＣＶＤ酸化膜３ａの高さｈｂは最小デザイン寸法の大きさとなり、さらに大きなマスクパターン７ｃ上には、ＨＤＰ−ＣＶＤ法によって積層された膜厚に相当する高さｈｃのＨＤＰ−ＣＶＤ酸化膜３ａが積層され、プリ平坦化の際にエッチングマスクとして用いるレジストパターン１０をトレンチ分離３の端面から最小デザイン寸法の２分の１の大きさ（ｘ２）だけはみ出した形状とし、レジストパターン１０は、トレンチ分離３上及びマスクパターン７ａ、７ｂ、７ｃ上に積層されるＨＤＰ−ＣＶＤ酸化膜３ａのうち、トレンチ分離３から最小寸法の２分の１だけはみ出した領域上に形成され、レジストパターン１０をエッチングマスクとしてＨＤＰ−ＣＶＤ酸化膜３ａに対してドライエッチングを行うと、マスクパターン７ａ、７ｂ、７ｃ上に残されるＨＤＰ−ＣＶＤ酸化膜３ａの高さ方向の寸法は、マスクパターン上に積層されたＨＤＰ−ＣＶＤ酸化膜３ａの端部からの傾斜角度が４５°である場合は最小デザイン寸法の２分の１に相当する大きさとなり、マスクパターン７ａ、７ｂ、７ｃ上に残されるＨＤＰ−ＣＶＤ酸化膜３ａの形状は高さが最小デザイン寸法の２分の１に揃えられ、その後、レジストパターン１０を除去後、シリコン窒化膜５ａ、５ｂ、５ｃをストッパとしてＣＭＰ法によって多結晶シリコン膜６ａ、６ｂ、６ｃを研磨し、同時にトレンチ分離３の上の多結晶シリコン膜６ａ、６ｂ、６ｃに相当する高さに位置するＨＤＰ−ＣＶＤ酸化膜３ａを除去する半導体装置の製造方法。」が示されている（以下、「刊行物２に記載された発明」という。）。
　
　３−２　対比・判断
　補正後の請求項１に係る発明と刊行物１に記載された発明とを対比すると、
　（ａ）刊行物１に記載された発明の「トレンチ１０４ａ、１０４ｂで囲まれた活性領域に対応する部分に凸部１０５ａ、１０５ｂが形成され、ここで、トレンチ１０４ａは狭い素子分離領域に対応する部分に形成されたものであり、トレンチ１０４ｂは広い素子分離領域に対応する部分に形成されたものであり、また、凸部１０５ａは狭い活性領域に対応する部分に形成されたものであり、凸部１０５ｂは広い活性領域に対応する部分に形成されたものであ」る部分において、凸部１０５ａと１０５ｂとからなる、「狭い活性領域に対応する部分」と「広い活性領域に対応する部分」は、両方で、補正後の請求項１に係る発明の「異なる素子領域幅Ｗを有する複数の素子形成領域」に相当し、「トレンチ１０４ａは狭い素子分離領域に対応する部分に形成されたものであり、トレンチ１０４ｂは広い素子分離領域に対応する部分に形成されたものであ」るので、刊行物１に記載された発明の「トレンチ１０４ａ、１０４ｂで囲まれた活性領域に対応する部分に凸部１０５ａ、１０５ｂが形成され」ることは、補正後の請求項１に係る発明の「素子形成領域間に素子分離領域」を備えたことに相当する。
　（ｂ）刊行物１に記載された発明の「Ｓｉ基板１０１の表面に、パッドＳｉＯ２膜１０２を形成し、次に、全面に、窒化シリコン（ＳｉＮ）膜１０３を形成し、所定形状のレジストパターンを形成し、このレジストパターンは、Ｓｉ基板１０１の活性領域となる部分を覆い素子分離領域となる部分に開口部を有するものであり、このレジストパターンをマスクとして、ＳｉＮ膜１０３をエッチングし、これにより、ＳｉＮ膜１０３の素子分離領域に対応する部分に開口部が形成され、上述のように開口部が形成されたＳｉＮ膜１０３をマスクとして、パッドＳｉＯ２膜１０２およびＳｉ基板１０１を、Ｓｉ基板１０１の表面と垂直方向に異方性エッチングすることにより、トレンチ１０４ａおよびトレンチ１０４ｂを形成」することは、「Ｓｉ基板１０１」が、補正後の請求項１に係る発明の「半導体基板」に相当し、「パッドＳｉＯ２膜１０２を形成し、次に、全面に、窒化シリコン（ＳｉＮ）膜１０３を形成」したことが、補正後の請求項１に係る発明の「第１の絶縁膜を予め堆積させた」ことに相当し、「トレンチ１０４ａおよびトレンチ１０４ｂを形成」することが、補正後の請求項１に係る発明の「溝を形成する」ことに相当するので、全体として、補正後の請求項１に係る発明の「前記素子分離領域を形成するために第１の絶縁膜を予め堆積させた半導体基板に溝を形成する工程」に相当する。
　（ｃ）刊行物１に記載された発明の「高密度プラズマＣＶＤ法により、トレンチ１０４ａ、１０４ｂの内部を埋めるように全面に埋め込みＳｉＯ２膜１０６を形成し、この場合、トレンチ１０４ａ、１０４ｂ上の埋め込みＳｉＯ２膜１０６の厚さが、トレンチ深さとＳｉＮ膜１０３の厚さとの和よりも大きくなるようにし、」「高密度プラズマＣＶＤ法による成膜の際には、エッチングと堆積とが同時進行するため、トレンチ１０４ａ、１０４ｂ上には埋め込みＳｉＯ２膜１０６が平坦に堆積し、凸部１０５ａ、１０５ｂ上には埋め込みＳｉＯ２膜１０６がエッジの部分から内側に例えば４５°傾斜した斜面を形成しながら堆積してゆく形状の埋め込みＳｉＯ２膜１０６が得られ、」「この埋め込みＳｉＯ２膜１０６は、トレンチ１０４ａ、１０４ｂに対応する部分に平坦部を有し、凸部１０５ａ、１０５ｂのエッジ近傍に対応する部分に斜面を有しており、狭い凸部１０５ａに対応する部分においては、両側から延びる斜面が中央部で交差し、埋め込みＳｉＯ２膜１０６に突起部が形成され、広い凸部１０５ｂに対応する部分においては、両側の斜面が交差せず埋め込みＳｉＯ２膜１０６に広い平坦部が形成され」ることは、「埋め込みＳｉＯ２膜１０６を形成」することが、補正後の請求項１に係る発明の「第２の絶縁膜を堆積させ」ることに相当し、「トレンチ１０４ａ、１０４ｂの内部を埋める」ことが、補正後の請求項１に係る発明の「溝を埋め込む」ことに相当するので、全体として、補正後の請求項１に係る発明の「半導体基板上に膜厚ｔの第２の絶縁膜を堆積させて前記溝を埋め込む工程」に相当する。
　（ｄ）刊行物１に記載された発明の「埋め込みＳｉＯ２膜１０６上に、広い凸部１０５ｂに対応する部分に開口部１０７ａを有するレジストパターン１０７を形成し、このレジストパターン１０７をマスクとして、広い凸部１０５ｂ上の埋め込みＳｉＯ２膜１０６をＳｉＮ膜１０３が露出するまでエッチングし、この後、エッチングマスクに用いたレジストパターン１０７を除去し、これにより、埋め込みＳｉＯ２膜１０６のうち、広い凸部１０５ｂの上側に形成された広い平坦部の内側に対応する部分が除去され、この凸部１０５ｂの周辺部近傍に対応する部分に突起部１０６ａが形成され、」ることは、補正後の請求項１に係る発明の「素子形成領域上の第２の絶縁膜の一部を除去する工程」に相当する。
　（ｅ）刊行物１に記載された発明の「埋め込みＳｉＯ２膜１０６上に、広い凸部１０５ｂに対応する部分に開口部１０７ａを有するレジストパターン１０７を形成し、このレジストパターン１０７をマスクとして、広い凸部１０５ｂ上の埋め込みＳｉＯ２膜１０６をＳｉＮ膜１０３が露出するまでエッチングし、この後、エッチングマスクに用いたレジストパターン１０７を除去し、これにより、埋め込みＳｉＯ２膜１０６のうち、広い凸部１０５ｂの上側に形成された広い平坦部の内側に対応する部分が除去され、この凸部１０５ｂの周辺部近傍に対応する部分に突起部１０６ａが形成され、」ることは、補正後の請求項１に係る発明の「素子形成領域上の第２の絶縁膜の一部を除去する工程」に相当する。
　（ｆ）刊行物１に記載された発明の「ＣＭＰ法により、ＳｉＯ２の研磨レートがＳｉＮの研磨レートより大きくなる条件で、凸部１０５ａ、１０５ｂ上のＳｉＮ膜１０３を研磨ストッパーとして、ＳｉＮ膜１０３上の埋め込みＳｉＯ２膜１０６がほぼ完全に除去されるまで研磨を行」うことは、補正後の請求項１に係る発明の「ＣＭＰ法により第２の絶縁膜を研磨する工程」に相当する。
　（ｇ）なお、刊行物１に記載された発明の「高密度プラズマＣＶＤ法による成膜の際には、エッチングと堆積とが同時進行するため、トレンチ１０４ａ、１０４ｂ上には埋め込みＳｉＯ２膜１０６が平坦に堆積し、凸部１０５ａ、１０５ｂ上には埋め込みＳｉＯ２膜１０６がエッジの部分から内側に例えば４５°傾斜した斜面を形成しながら堆積してゆく形状の埋め込みＳｉＯ２膜１０６が得られ」る部分における、「４５°」は、補正後の請求項１に係る発明の「素子形成領域上の第２の絶縁膜の堆積角度θ」に相当する。
　（ｈ）また、刊行物１に記載された発明の「広い凸部１０５ｂに対応する部分においては、両側の斜面が交差せず埋め込みＳｉＯ２膜１０６に広い平坦部が形成され、」るということは、例えば、図９Ａを参照すると、断面形状が台形状であるので、補正後の請求項１に係る発明の「１つの素子形成領域上の平面方向に対して垂直方向の断面が台形状の部分の第２の絶縁膜」に相当する。
　（ｉ）そうすると、補正後の請求項１に係る発明と刊行物１に記載された発明とは、
「異なる素子領域幅Ｗを有する複数の素子形成領域と、この素子形成領域間に素子分離領域とを備えた半導体装置の製造方法において、
　前記素子分離領域を形成するために第１の絶縁膜を予め堆積させた半導体基板に溝を形成する工程と、
　半導体基板上に膜厚ｔの第２の絶縁膜を堆積させて前記溝を埋め込む工程と、
素子形成領域上の第２の絶縁膜の一部を除去する工程と、
　ＣＭＰ法により第２の絶縁膜を研磨する工程とを含むことを特徴とする半導体装置の製造方法。」の点で一致し、
　補正後の請求項１に係る発明は、素子形成領域上の第２の絶縁膜の一部を除去するにあたり、「前記素子領域幅Ｗが式：Ｗ≧２ｔ／ｔａｎθ（式中、θは素子形成領域上の第２の絶縁膜の堆積角度である）を満たす素子形成領域上の第２の絶縁膜の一部を除去」し、「前記除去する工程が、１つの素子形成領域上の平面方向に対して垂直方向の断面が台形状及び／又は二等辺三角形状の部分の第２の絶縁膜における除去する体積の総和と除去しない体積の総和とがそれぞれ等しくなるように行なわれる」のに対して、刊行物１に記載された発明は、素子形成領域上の埋め込みＳｉＯ２膜１０６（「第２の絶縁膜」に相当）の一部を除去するにあたり、「埋め込みＳｉＯ２膜１０６のうち、広い凸部１０５ｂの上側に形成された広い平坦部の内側に対応する部分が除去され、この凸部１０５ｂの周辺部近傍に対応する部分に突起部１０６ａが形成され」る点（以下、「相違点１」という。）で、相違している。
　そこで、上記相違点１について検討する。
　（ｊ）刊行物１に記載された発明において、「広い凸部１０５ｂに対応する部分においては、両側の斜面が交差せず埋め込みＳｉＯ２膜１０６に広い平坦部が形成され、」るということは、例えば、図９Ａを参照すると、埋め込みＳｉＯ２膜１０６の広い平坦部が形成される部分の断面形状が台形状であるので、補正後の請求項１に係る発明の「１つの素子形成領域上の平面方向に対して垂直方向の断面が台形状の部分の第２の絶縁膜」に相当する。
　（ｋ）そうすると、刊行物１に記載された発明は、素子形成領域上の埋め込みＳｉＯ２膜１０６（「第２の絶縁膜」に相当）の一部を除去するにあたり、埋め込みＳｉＯ２膜１０６のうち、広い凸部１０５ｂの上側に形成された広い平坦部の内側に対応する部分が除去され、この凸部１０５ｂの周辺部近傍に対応する部分に突起部１０６ａが形成されるのであり、広い凸部１０５ｂの上側に形成された埋め込みＳｉＯ２膜１０６の断面形状が台形状である広い平坦部の内側に対応する部分が除去されることになる。この除去により、この凸部１０５ｂの周辺部近傍に対応する部分に、埋め込みＳｉＯ２膜１０６による突起部１０６ａが形成される。
　（ｌ）また、補正後の請求項１に係る発明における、第２の絶縁膜の一部を除去する「前記素子領域幅Ｗが式：Ｗ≧２ｔ／ｔａｎθ（式中、θは素子形成領域上の第２の絶縁膜の堆積角度である）を満たす素子形成領域上の第２の絶縁膜の一部を除去する工程」中の、「前記素子領域幅Ｗが式：Ｗ≧２ｔ／ｔａｎθ（式中、θは素子形成領域上の第２の絶縁膜の堆積角度である）を満たす素子形成領域」は、「１つの素子形成領域上の平面方向に対して垂直方向の断面が台形状の部分の第２の絶縁膜」を有する部分であるので、１つの素子形成領域上の平面方向に対して垂直方向の断面が台形状の部分の第２の絶縁膜の一部を除去する点では、補正後の請求項１に係る発明と刊行物１に記載された発明とは、同じである。
　（ｍ）すると、実際に相違するのは、１つの素子形成領域上の平面方向に対して垂直方向の断面が台形状の部分の第２の絶縁膜について言うと、補正後の請求項１に係る発明は、断面が台形状の部分の第２の絶縁膜における除去する体積の総和と除去しない体積の総和とがそれぞれ等しくなるように行なわれるのに対して、刊行物１に記載された発明は、除去することにより、この凸部１０５ｂの周辺部近傍に対応する部分に突起部１０６ａが形成される点であり、除去する体積の総和と除去しない体積の総和についての記載はないものの、除去する体積の総和と除去しない体積の総和とが、それぞれ異なっていると推測できる。
　（ｎ）そして、刊行物１には、このように「突起部１０６ａを形成しておくことにより、研磨バラツキを抑える」ことができる旨（【００３４】段落参照）が、記載されている。
　（ｏ）また、刊行物２に記載の発明には、「ＨＤＰ−ＣＶＤ酸化膜３ａは、例えば、マスクパターン７ａの水平方向の断面の寸法が最小デザイン寸法であり、マスクパターン７ａの端部から４５°の角度をもって積層されている場合、マスクパターン７ａ上のＨＤＰ−ＣＶＤ酸化膜３ａの高さｈａは最小デザイン寸法の２分の１の大きさとなり、また、マスクパターン７ｂの水平方向の断面の寸法が最小デザイン寸法の２倍の大きさである場合、ＨＤＰ−ＣＶＤ酸化膜３ａの高さｈｂは最小デザイン寸法の大きさとなり、さらに大きなマスクパターン７ｃ上には、ＨＤＰ−ＣＶＤ法によって積層された膜厚に相当する高さｈｃのＨＤＰ−ＣＶＤ酸化膜３ａが積層され」（大きなマスクパターン７ｃ上のＨＤＰ−ＣＶＤ酸化膜３ａは、断面形状が台形状である（図９を参照）。）、「プリ平坦化の際にエッチングマスクとして用いるレジストパターン１０をトレンチ分離３の端面から最小デザイン寸法の２分の１の大きさ（ｘ２）だけはみ出した形状とし、レジストパターン１０は、トレンチ分離３上及びマスクパターン７ａ、７ｂ、７ｃ上に積層されるＨＤＰ−ＣＶＤ酸化膜３ａのうち、トレンチ分離３から最小寸法の２分の１だけはみ出した領域上に形成され、レジストパターン１０をエッチングマスクとしてＨＤＰ−ＣＶＤ酸化膜３ａに対してドライエッチングを行うと、」「マスクパターン７ａ、７ｂ、７ｃ上に残されるＨＤＰ−ＣＶＤ酸化膜３ａの高さ方向の寸法は、マスクパターン上に積層されたＨＤＰ−ＣＶＤ酸化膜３ａの端部からの傾斜角度が４５°である場合は最小デザイン寸法の２分の１に相当する大きさとなり、マスクパターン７ａ、７ｂ、７ｃ上に残されるＨＤＰ−ＣＶＤ酸化膜３ａの形状は高さが最小デザイン寸法の２分の１に揃えられ、その後、レジストパターン１０を除去後、シリコン窒化膜５ａ、５ｂ、５ｃをストッパとしてＣＭＰ法によって多結晶シリコン膜６ａ、６ｂ、６ｃを研磨し、同時にトレンチ分離３の上の多結晶シリコン膜６ａ、６ｂ、６ｃに相当する高さに位置するＨＤＰ−ＣＶＤ酸化膜３ａを除去する半導体装置の製造方法。」が示されており、レジストパターン１０をエッチングマスクとしてＨＤＰ−ＣＶＤ酸化膜３ａに対してドライエッチングを行い、ＣＶＤ酸化膜３ａを除去することにより、マスクパターン７ａ、７ｂ、７ｃ上に残されるＨＤＰ−ＣＶＤ酸化膜３ａの形状は高さが最小デザイン寸法の２分の１に揃えられている。
　（ｐ）そして、刊行物２には、このＣＭＰ法による研磨の段階において、マスクパターン７ａ、７ｂ、７ｃ上に残されたＨＤＰ−ＣＶＤ酸化膜３ａの高さはほぼ最小デザイン寸法の２分の１の大きさに揃っていることから、ＣＭＰ法による研磨後の被処理面の平坦性をより向上させることが可能となる、という作用・効果が記載されている（【００４１】段落参照）。
　（ｑ）ここで、補正後の請求項１に係る発明の、１つの素子形成領域上の平面方向に対して垂直方向の断面が台形状の部分の第２の絶縁膜における除去する体積の総和と除去しない体積の総和とがそれぞれ等しくなるように行なわれる点について検討すると、第２の絶縁膜における除去する体積の総和と除去しない体積の総和とがそれぞれ等しくなるようにするために、第２の絶縁膜をどのように除去しても良いのであるから、例えば、図１の紙面の台形状の断面部分の左右のいずれか半分を除去することもできるし、台形状の断面部分の形状は、そのままに保持して、断面部分に平行な面である、図１の紙面の奥側の面を、半分除去することもできる。そして、これらの場合には、１つの素子形成領域上の平面方向に対して垂直方向の断面が台形状の部分の第２の絶縁膜の内、体積の総和の半分が、かたまりとして残るから、ＣＭＰ法による平坦化を行っても、他の部分に比べて、研磨速度が遅く、なかなか平坦にはならないということになる。また、本願明細書には、「ＣＭＰ法による平坦化は、素子領域幅及び素子形成領域の密集度により多大な影響を受ける。」（【０００９】段落）という記載があるにもかかわらず、補正後の請求項１に係る発明には、素子領域幅及び素子形成領域の密集度に関する記載や限定がない。
　（ｒ）このように、補正後の請求項１に係る発明には、審判請求人の所望する作用・効果が奏しえない場合があり、また、「除去する体積の総和と除去しない体積の総和とが等しくなる」ようにすることには当業者の予測を超える臨界的意義を認めることはできないから、素子分離形成工程におけるＣＭＰの研磨レートが素子領域幅に関係なく安定し、ＣＭＰ処理後に従来よりも平坦な形状に形成できるようにするために、第２の絶縁膜に相当する膜の一部を除去するに際して、刊行物１に記載された発明の突起部１０６ａを形成するように除去することや、刊行物２に記載された発明のマスクパターン７ａ、７ｂ、７ｃ上に残されるＨＤＰ−ＣＶＤ酸化膜３ａの形状は高さが最小デザイン寸法の２分の１に揃えられるように除去することに代えて、「除去する体積の総和と除去しない体積の総和とが等しくなる」ように除去することは、当業者が適宜選択し得た設計的事項にすぎないものである。
　（ｓ）また、作用・効果についても、刊行物１には、「突起部１０６ａを形成しておくことにより、研磨バラツキを抑える」ことができる旨が、記載されており、また、刊行物２には、このＣＭＰ法による研磨の段階において、マスクパターン７ａ、７ｂ、７ｃ上に残されたＨＤＰ−ＣＶＤ酸化膜３ａの高さはほぼ最小デザイン寸法の２分の１の大きさに揃っていることから、ＣＭＰ法による研磨後の被処理面の平坦性をより向上させることが可能となる旨が、記載されており、いずれも、補正後の請求項１に係る発明の「本発明により、素子分離形成工程におけるＣＭＰの研磨レートが素子領域幅に関係なく安定し、ＣＭＰ処理後に従来よりも平坦な形状に形成できる。」（【００３５】段落）という効果とほぼ同等の作用・効果であって、補正後の請求項１に係る発明の構成に基づく効果が、格別顕著なものではない。
　（ｔ）したがって、補正後の請求項１に係る発明は、その出願前に国内において頒布された上記刊行物１、２に記載された発明に基づいて、当業者が容易に発明をすることができたものである。
　３−３　独立特許要件についてのむすび
　以上のとおり、補正後の請求項１に係る発明は、特許法第２９条第２項の規定により特許を受けることができず、本願は、その特許出願の際独立して特許を受けることができないものであるので、他の請求項に係る発明についての検討をするまでもなく、本件補正は、特許法第１７条の２第５項において準用する特許法第１２６条第５項の規定に違反するものである。
　
　４　まとめ
　よって、本件補正は、上記２−３、及び上記３−３に記載のとおり、特許法第１７条の２第３項の規定に適合しないものであり、また、特許法第１７条の２第５項において準用する特許法第１２６条第５項の規定に違反するものであるので、特許法第１５９条第１項で読み替えて準用する特許法第５３条第１項の規定により却下されるべきものである。
　
第３　本願発明について
　平成１６年７月１３日付けの手続補正は上記のとおり却下されたので、本願の請求項１ないし１１に係る発明は、平成１６年１月７日付手続補正書の特許請求の範囲の請求項１ないし１１に記載された事項により特定されるとおりのものであり、本願の請求項１に係る発明は、以下のとおりのものである。
　「【請求項１】　異なる素子領域幅Ｗを有する複数の素子形成領域と、この素子形成領域間に素子分離領域とを備えた半導体装置の製造方法において、
　前記素子分離領域を形成するために第１の絶縁膜を予め堆積させた半導体基板に溝を形成する工程と、
　半導体基板上に膜厚ｔの第２の絶縁膜を堆積させて前記溝を埋め込む工程と、
　前記素子領域幅Ｗが式：
　　　　　　　　　　　　　Ｗ≧２ｔ／ｔａｎθ
　　　（式中、θは素子形成領域上の第２の絶縁膜の堆積角度である）
を満たす素子形成領域上の第２の絶縁膜の一部を除去する工程と、
　ＣＭＰ法により第２の絶縁膜を研磨する工程とを含むことを特徴とする半導体装置の製造方法。」
　
第４　引用刊行物記載の発明
　原査定において拒絶の理由に引用された、本願出願前日本国内において頒布された特開２０００−３６５３３号公報（以下、「刊行物１」という。）
には、上記「第２　３−１」に示したとおりの発明が記載されている。
　ここで再度示すと、刊行物１には、「Ｓｉ基板１０１の表面に、パッドＳｉＯ２膜１０２を形成し、次に、全面に、窒化シリコン（ＳｉＮ）膜１０３を形成し、所定形状のレジストパターンを形成し、このレジストパターンは、Ｓｉ基板１０１の活性領域となる部分を覆い素子分離領域となる部分に開口部を有するものであり、このレジストパターンをマスクとして、ＳｉＮ膜１０３をエッチングし、これにより、ＳｉＮ膜１０３の素子分離領域に対応する部分に開口部が形成され、上述のように開口部が形成されたＳｉＮ膜１０３をマスクとして、パッドＳｉＯ２膜１０２およびＳｉ基板１０１を、Ｓｉ基板１０１の表面と垂直方向に異方性エッチングすることにより、トレンチ１０４ａおよびトレンチ１０４ｂを形成し、これらのトレンチ１０４ａ、１０４ｂで囲まれた活性領域に対応する部分に凸部１０５ａ、１０５ｂが形成され、ここで、トレンチ１０４ａは狭い素子分離領域に対応する部分に形成されたものであり、トレンチ１０４ｂは広い素子分離領域に対応する部分に形成されたものであり、また、凸部１０５ａは狭い活性領域に対応する部分に形成されたものであり、凸部１０５ｂは広い活性領域に対応する部分に形成されたものであり、次に、高密度プラズマＣＶＤ法により、トレンチ１０４ａ、１０４ｂの内部を埋めるように全面に埋め込みＳｉＯ２膜１０６を形成し、この場合、トレンチ１０４ａ、１０４ｂ上の埋め込みＳｉＯ２膜１０６の厚さが、トレンチ深さとＳｉＮ膜１０３の厚さとの和よりも大きくなるようにし、ここで、高密度プラズマＣＶＤ法による成膜の際には、エッチングと堆積とが同時進行するため、トレンチ１０４ａ、１０４ｂ上には埋め込みＳｉＯ２膜１０６が平坦に堆積し、凸部１０５ａ、１０５ｂ上には埋め込みＳｉＯ２膜１０６がエッジの部分から内側に例えば４５°傾斜した斜面を形成しながら堆積してゆく形状の埋め込みＳｉＯ２膜１０６が得られ、すなわち、この埋め込みＳｉＯ２膜１０６は、トレンチ１０４ａ、１０４ｂに対応する部分に平坦部を有し、凸部１０５ａ、１０５ｂのエッジ近傍に対応する部分に斜面を有しており、狭い凸部１０５ａに対応する部分においては、両側から延びる斜面が中央部で交差し、埋め込みＳｉＯ２膜１０６に突起部が形成され、広い凸部１０５ｂに対応する部分においては、両側の斜面が交差せず埋め込みＳｉＯ２膜１０６に広い平坦部が形成され、次に、埋め込みＳｉＯ２膜１０６上に、広い凸部１０５ｂに対応する部分に開口部１０７ａを有するレジストパターン１０７を形成し、このレジストパターン１０７をマスクとして、広い凸部１０５ｂ上の埋め込みＳｉＯ２膜１０６をＳｉＮ膜１０３が露出するまでエッチングし、この後、エッチングマスクに用いたレジストパターン１０７を除去し、これにより、埋め込みＳｉＯ２膜１０６のうち、広い凸部１０５ｂの上側に形成された広い平坦部の内側に対応する部分が除去され、この凸部１０５ｂの周辺部近傍に対応する部分に突起部１０６ａが形成され、次に、ＣＭＰ法により、ＳｉＯ２の研磨レートがＳｉＮの研磨レートより大きくなる条件で、凸部１０５ａ、１０５ｂ上のＳｉＮ膜１０３を研磨ストッパーとして、ＳｉＮ膜１０３上の埋め込みＳｉＯ２膜１０６がほぼ���全に除去されるまで研磨を行い、これにより、トレンチ１０４ａ、１０４ｂの内部以外の部分に形成された埋め込みＳｉＯ２膜１０６が除去され、これらのトレンチ１０４ａ、１０４ｂの内部のみに埋め込みＳｉＯ２膜１０６が残される半導体装置の製造方法。」が示されている（以下、「刊行物１に記載された発明」という。）。
　
第５　対比・判断
　本願の請求項１に係る発明と刊行物１に記載された発明とを対比すると、
　（ａ）刊行物１に記載された発明の「トレンチ１０４ａ、１０４ｂで囲まれた活性領域に対応する部分に凸部１０５ａ、１０５ｂが形成され、ここで、トレンチ１０４ａは狭い素子分離領域に対応する部分に形成されたものであり、トレンチ１０４ｂは広い素子分離領域に対応する部分に形成されたものであり、また、凸部１０５ａは狭い活性領域に対応する部分に形成されたものであり、凸部１０５ｂは広い活性領域に対応する部分に形成されたものであ」る部分において、凸部１０５ａと１０５ｂとからなる、「狭い活性領域に対応する部分」と「広い活性領域に対応する部分」は、両方で、本願の請求項１に係る発明の「異なる素子領域幅Ｗを有する複数の素子形成領域」に相当し、「トレンチ１０４ａは狭い素子分離領域に対応する部分に形成されたものであり、トレンチ１０４ｂは広い素子分離領域に対応する部分に形成されたものであ」るので、刊行物１に記載された発明の「トレンチ１０４ａ、１０４ｂで囲まれた活性領域に対応する部分に凸部１０５ａ、１０５ｂが形成され」ることは、本願の請求項１に係る発明の「素子形成領域間に素子分離領域」を備えたことに相当する。
　（ｂ）刊行物１に記載された発明の「Ｓｉ基板１０１の表面に、パッドＳｉＯ２膜１０２を形成し、次に、全面に、窒化シリコン（ＳｉＮ）膜１０３を形成し、所定形状のレジストパターンを形成し、このレジストパターンは、Ｓｉ基板１０１の活性領域となる部分を覆い素子分離領域となる部分に開口部を有するものであり、このレジストパターンをマスクとして、ＳｉＮ膜１０３をエッチングし、これにより、ＳｉＮ膜１０３の素子分離領域に対応する部分に開口部が形成され、上述のように開口部が形成されたＳｉＮ膜１０３をマスクとして、パッドＳｉＯ２膜１０２およびＳｉ基板１０１を、Ｓｉ基板１０１の表面と垂直方向に異方性エッチングすることにより、トレンチ１０４ａおよびトレンチ１０４ｂを形成」することは、「Ｓｉ基板１０１」が、本願の請求項１に係る発明の「半導体基板」に相当し、「パッドＳｉＯ２膜１０２を形成し、次に、全面に、窒化シリコン（ＳｉＮ）膜１０３を形成」したことが、本願の請求項１に係る発明の「第１の絶縁膜を予め堆積させた」ことに相当し、「トレンチ１０４ａおよびトレンチ１０４ｂを形成」することが、本願の請求項１に係る発明の「溝を形成する」ことに相当するので、全体として、本願の請求項１に係る発明の「前記素子分離領域を形成するために第１の絶縁膜を予め堆積させた半導体基板に溝を形成する工程」に相当する。
　（ｃ）刊行物１に記載された発明の「高密度プラズマＣＶＤ法により、トレンチ１０４ａ、１０４ｂの内部を埋めるように全面に埋め込みＳｉＯ２膜１０６を形成し、この場合、トレンチ１０４ａ、１０４ｂ上の埋め込みＳｉＯ２膜１０６の厚さが、トレンチ深さとＳｉＮ膜１０３の厚さとの和よりも大きくなるようにし、」「高密度プラズマＣＶＤ法による成膜の際には、エッチングと堆積とが同時進行するため、トレンチ１０４ａ、１０４ｂ上には埋め込みＳｉＯ２膜１０６が平坦に堆積し、凸部１０５ａ、１０５ｂ上には埋め込みＳｉＯ２膜１０６がエッジの部分から内側に例えば４５°傾斜した斜面を形成しながら堆積してゆく形状の埋め込みＳｉＯ２膜１０６が得られ、」「この埋め込みＳｉＯ２膜１０６は、トレンチ１０４ａ、１０４ｂに対応する部分に平坦部を有し、凸部１０５ａ、１０５ｂのエッジ近傍に対応する部分に斜面を有しており、狭い凸部１０５ａに対応する部分においては、両側から延びる斜面が中央部で交差し、埋め込みＳｉＯ２膜１０６に突起部が形成され、広い凸部１０５ｂに対応する部分においては、両側の斜面が交差せず埋め込みＳｉＯ２膜１０６に広い平坦部が形成され」ることは、「埋め込みＳｉＯ２膜１０６を形成」することが、本願の請求項１に係る発明の「第２の絶縁膜を堆積させ」ることに相当し、「トレンチ１０４ａ、１０４ｂの内部を埋める」ことが、本願の請求項１に係る発明の「溝を埋め込む」ことに相当するので、全体として、本願の請求項１に係る発明の「半導体基板上に膜厚ｔの第２の絶縁膜を堆積させて前記溝を埋め込む工程」に相当する。
　（ｄ）刊行物１に記載された発明の「埋め込みＳｉＯ２膜１０６上に、広い凸部１０５ｂに対応する部分に開口部１０７ａを有するレジストパターン１０７を形成し、このレジストパターン１０７をマスクとして、広い凸部１０５ｂ上の埋め込みＳｉＯ２膜１０６をＳｉＮ膜１０３が露出するまでエッチングし、この後、エッチングマスクに用いたレジストパターン１０７を除去し、これにより、埋め込みＳｉＯ２膜１０６のうち、広い凸部１０５ｂの上側に形成された広い平坦部の内側に対応する部分が除去され、この凸部１０５ｂの周辺部近傍に対応する部分に突起部１０６ａが形成され、」ることは、本願の請求項１に係る発明の「素子形成領域上の第２の絶縁膜の一部を除去する工程」に相当する。
　（ｅ）刊行物１に記載された発明の「ＣＭＰ法により、ＳｉＯ２の研磨レートがＳｉＮの研磨レートより大きくなる条件で、凸部１０５ａ、１０５ｂ上のＳｉＮ膜１０３を研磨ストッパーとして、ＳｉＮ膜１０３上の埋め込みＳｉＯ２膜１０６がほぼ完全に除去されるまで研磨を行」うことは、本願の請求項１に係る発明の「ＣＭＰ法により第２の絶縁膜を研磨する工程」に相当する。
　（ｆ）なお、刊行物１に記載された発明の「高密度プラズマＣＶＤ法による成膜の際には、エッチングと堆積とが同時進行するため、トレンチ１０４ａ、１０４ｂ上には埋め込みＳｉＯ２膜１０６が平坦に堆積し、凸部１０５ａ、１０５ｂ上には埋め込みＳｉＯ２膜１０６がエッジの部分から内側に例えば４５°傾斜した斜面を形成しながら堆積してゆく形状の埋め込みＳｉＯ２膜１０６が得られ」る部分における、「４５°」は、本願の請求項１に係る発明の「素子形成領域上の第２の絶縁膜の堆積角度θ」に相当する。
　（ｇ）そうすると、本願の請求項１に係る発明と刊行物１に記載された発明とは、
「異なる素子領域幅Ｗを有する複数の素子形成領域と、この素子形成領域間に素子分離領域とを備えた半導体装置の製造方法において、
　前記素子分離領域を形成するために第１の絶縁膜を予め堆積させた半導体基板に溝を形成する工程と、
　半導体基板上に膜厚ｔの第２の絶縁膜を堆積させて前記溝を埋め込む工程と、
　素子形成領域上の第２の絶縁膜の一部を除去する工程と、
　ＣＭＰ法により第２の絶縁膜を研磨する工程とを含むことを特徴とする半導体装置の製造方法。」
の点で一致し、
　本願の請求項１に係る発明は、素子形成領域上の第２の絶縁膜の一部を除去するにあたり、「前記素子領域幅Ｗが式：Ｗ≧２ｔ／ｔａｎθ（式中、θは素子形成領域上の第２の絶縁膜の堆積角度である）を満たす」のに対して、刊行物１に記載された発明は、素子形成領域上の埋め込みＳｉＯ２膜１０６（「第２の絶縁膜」に相当）の一部を除去するにあたり、「埋め込みＳｉＯ２膜１０６のうち、広い凸部１０５ｂの上側に形成された広い平坦部の内側に対応する部分が除去され、この凸部１０５ｂの周辺部近傍に対応する部分に突起部１０６ａが形成され」る点（以下、「相違点ア」という。）で、相違している。
　そこで、上記相違点アについて検討する。
　（ｈ）刊行物１に記載された発明において、「広い凸部１０５ｂに対応する部分においては、両側の斜面が交差せず埋め込みＳｉＯ２膜１０６に広い平坦部が形成され、」るということは、例えば、図９Ａを参照すると、埋め込みＳｉＯ２膜１０６の広い平坦部が形成される部分の断面形状が台形状である。
　（ｉ）そうすると、刊行物１に記載された発明は、素子形成領域上の埋め込みＳｉＯ２膜１０６（「第２の絶縁膜」に相当）の一部を除去するにあたり、埋め込みＳｉＯ２膜１０６のうち、広い凸部１０５ｂの上側に形成された広い平坦部の内側に対応する部分が除去され、この凸部１０５ｂの周辺部近傍に対応する部分に突起部１０６ａが形成されるのであり、広い凸部１０５ｂの上側に形成された埋め込みＳｉＯ２膜１０６の断面形状が台形状である広い平坦部の内側に対応する部分が除去されることになる。
　（ｊ）また、本願の請求項１に係る発明における、「前記素子領域幅Ｗが式：Ｗ≧２ｔ／ｔａｎθ（式中、θは素子形成領域上の第２の絶縁膜の堆積角度である）を満たす素子形成領域上の第２の絶縁膜の一部を除去する工程」は、素子領域幅Ｗが式：Ｗ≧２ｔ／ｔａｎθ（式中、θは素子形成領域上の第２の絶縁膜の堆積角度である）を満たす素子形成領域上の第２の絶縁膜の断面は台形状、及び２等辺３角形状であるので、広い凸部１０５ｂの上側に形成された埋め込みＳｉＯ２膜１０６の断面形状が台形状である広い平坦部の内側に対応する部分が除去され、この凸部１０５ｂの周辺部近傍に対応する部分に突起部１０６ａが形成される刊行物１に記載された発明も、「前記素子領域幅Ｗが式：Ｗ≧２ｔ／ｔａｎθ（式中、θは素子形成領域上の第２の絶縁膜の堆積角度である）を満たす素子形成領域上の第２の絶縁膜の一部を除去する工程」を有することになり、上記相違点アは、相違していないことになる。
　（ｋ）したがって、本願の請求項１に係る発明は、その出願前に国内において頒布された上記刊行物１に記載された発明である。
　
　また、仮に、上記相違点アが実質的に相違していたとしても、本願の請求項１に係る発明は、その出願前に国内において頒布された上記刊行物１に記載された発明に基づいて、当業者が容易に発明をすることができたものである。
　
第６　むすび
　以上のとおり、本願の請求項１に係る発明は、特許法第２９条第１項第３号の規定に該当し特許を受けることができないものであり、また、特許法第２９条第２項の規定により特許を受けることができないものでもあるので、他の請求項に係る発明についての検討をするまでもなく、本願は拒絶すべきものである。
　よって、結論のとおり審決する。