【手続補正書】
【提出日】平成24年7月17日(2012.7.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
（ａ）基体上にゲート電極を形成し、基体にソース／ドレイン領域及びチャネル形成領域を形成し、ソース／ドレイン領域上にゲート電極と同じ高さを有する第１層間絶縁層を形成した後、
（ｂ）第１層間絶縁層に、ソース／ドレイン領域に接続された溝状の第１コンタクト部を形成し、次いで、
（ｃ）全面に第２層間絶縁層を形成した後、
（ｄ）第１コンタクト部の上の第２層間絶縁層の部分に、孔状の第２コンタクト部を形成し、その後、
（ｅ）第２層間絶縁層上に、第２コンタクト部と接続された配線を形成する、
各工程から成る半導体装置の製造方法。
【請求項２】
ｎチャネル型半導体装置から成り、
第１コンタクト部は引っ張り応力を有する請求項１に記載の半導体装置の製造方法。
【請求項３】
ｐチャネル型半導体装置から成り、
第１コンタクト部は圧縮応力を有する請求項１に記載の半導体装置の製造方法。
【請求項４】
前記工程（ａ）において、ソース／ドレイン領域に応力印加膜を形成する請求項１に記載の半導体装置の製造方法。
【請求項５】
前記工程（ｂ）と工程（ｃ）の間で、ゲート電極、第１層間絶縁層及び第１コンタクト部と第２層間絶縁層との間にエッチングストップ層を形成し、
前記工程（ｃ）において、エッチングストップ層上に第２層間絶縁層を形成する請求項１に記載の半導体装置の製造方法。
【請求項６】
前記工程（ａ）においては、基体にソース／ドレイン領域及びチャネル形成領域を形成した後、ソース／ドレイン領域上にゲート電極と同じ高さを有する第１層間絶縁層を形成し、次いで、基体上にゲート電極を形成する請求項１に記載の半導体装置の製造方法。
【請求項７】
前記工程（ａ）においては、基体上にゲート電極を形成した後、基体にソース／ドレイン領域及びチャネル形成領域を形成し、次いで、ソース／ドレイン領域上にゲート電極と同じ高さを有する第１層間絶縁層を形成する請求項１に記載の半導体装置の製造方法。
【請求項８】
（ａ）基体上にｎチャネル型半導体装置及びｐチャネル型半導体装置のそれぞれのゲート電極を形成し、基体にｎチャネル型半導体装置及びｐチャネル型半導体装置のそれぞれのソース／ドレイン領域及びチャネル形成領域を形成し、ｎチャネル型半導体装置及びｐチャネル型半導体装置のそれぞれのソース／ドレイン領域上にゲート電極と同じ高さを有する第１層間絶縁層を形成した後、
（ｂ）ｎチャネル型半導体装置のソース／ドレイン領域上の第１層間絶縁層の部分からｐチャネル型半導体装置のソース／ドレイン領域上の第１層間絶縁層の部分まで延びる溝状の第１コンタクト部を第１層間絶縁層に形成し、次いで、
（ｃ）全面に第２層間絶縁層を形成した後、
（ｄ）第１コンタクト部の上の第２層間絶縁層の部分に孔状の第２コンタクト部を形成し、その後、
（ｅ）第２層間絶縁層上に、第２コンタクト部と接続された配線を形成する、
各工程から成り、
ｎチャネル型半導体装置の第１コンタクト部は引っ張り応力を有し、
ｐチャネル型半導体装置の第１コンタクト部は圧縮応力を有する半導体装置の製造方法。
【請求項９】
前記工程（ａ）において、ｎチャネル型半導体装置及びｐチャネル型半導体装置のそれぞれのソース／ドレイン領域に応力印加膜を形成する請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記工程（ｂ）と工程（ｃ）の間で、全面にエッチングストップ層を形成し、
前記工程（ｃ）において、エッチングストップ層上に第２層間絶縁層を形成する請求項８に記載の半導体装置の製造方法。
【請求項１１】
前記工程（ａ）においては、基体にｎチャネル型半導体装置及びｐチャネル型半導体装置のそれぞれのソース／ドレイン領域及びチャネル形成領域を形成した後、ｎチャネル型半導体装置及びｐチャネル型半導体装置のそれぞれのソース／ドレイン領域上にゲート電極と同じ高さを有する第１層間絶縁層を形成し、次いで、基体上にｎチャネル型半導体装置及びｐチャネル型半導体装置のそれぞれのゲート電極を形成する請求項８に記載の半導体装置の製造方法。
【請求項１２】
前記工程（ａ）においては、基体上にｎチャネル型半導体装置及びｐチャネル型半導体装置のそれぞれのゲート電極を形成した後、基体にｎチャネル型半導体装置及びｐチャネル型半導体装置のそれぞれのソース／ドレイン領域及びチャネル形成領域を形成し、次いで、ｎチャネル型半導体装置及びｐチャネル型半導体装置のそれぞれのソース／ドレイン領域上にゲート電極と同じ高さを有する第１層間絶縁層を形成する請求項８に記載の半導体装置の製造方法。
【請求項１３】
（Ａ）基体に形成されたソース／ドレイン領域及びチャネル形成領域、
（Ｂ）チャネル形成領域の上方にゲート絶縁膜を介して設けられたゲート電極、
（Ｃ）ソース／ドレイン領域上に形成された第１層間絶縁層、
（Ｄ）第１層間絶縁層に形成され、ソース／ドレイン領域に接続された第１コンタクト部、
（Ｅ）ゲート電極、第１層間絶縁層及び第１コンタクト部上に形成された第２層間絶縁層、
（Ｆ）第１コンタクト部の上の第２層間絶縁層の部分に形成された第２コンタクト部、並びに、
（Ｇ）第２層間絶縁層上に形成され、第２コンタクト部と接続された配線、
を備えており、
ゲート電極の頂面、第１コンタクト部の頂面及び第１層間絶縁層の高さは同じであり、
第１コンタクト部は溝状の形状を有し、第２コンタクト部は孔状の形状を有する半導体装置。
【請求項１４】
ｎチャネル型半導体装置から成り、
第１コンタクト部は引っ張り応力を有する請求項１３に記載の半導体装置。
【請求項１５】
ｐチャネル型半導体装置から成り、
第１コンタクト部は圧縮応力を有する請求項１３に記載の半導体装置。
【請求項１６】
ソース／ドレイン領域に応力印加膜が形成されている請求項１３に記載の半導体装置。
【請求項１７】
ゲート電極、第１層間絶縁層及び第１コンタクト部と第２層間絶縁層との間には、エッチングストップ層が形成されている請求項１３に記載の半導体装置。
【請求項１８】
第１層間絶縁層とゲート電極との間に、ゲート絶縁膜が延在している請求項１３に記載の半導体装置。
【請求項１９】
ｎチャネル型半導体装置及びｐチャネル型半導体装置から成り、
ｎチャネル型半導体装置及びｐチャネル型半導体装置のそれぞれは、
（Ａ）基体に形成されたソース／ドレイン領域及びチャネル形成領域、
（Ｂ）チャネル形成領域の上方にゲート絶縁膜を介して設けられたゲート電極、
（Ｃ）ソース／ドレイン領域上に形成された第１層間絶縁層、
（Ｄ）第１層間絶縁層に形成され、ソース／ドレイン領域に接続された第１コンタクト部、
（Ｅ）ゲート電極、第１層間絶縁層及び第１コンタクト部上に形成された第２層間絶縁層、
（Ｆ）第１コンタクト部の上の第２層間絶縁層の部分に形成された第２コンタクト部、並びに、
（Ｇ）第２層間絶縁層上に形成され、第２コンタクト部と接続された配線、
を備えており、
ゲート電極の頂面、第１コンタクト部の頂面及び第１層間絶縁層の高さは同じであり、
ｎチャネル型半導体装置の第１コンタクト部とｐチャネル型半導体装置の第１コンタクト部とは繋がっており、溝状の形状を有し、
ｎチャネル型半導体装置の第２コンタクト部及びｐチャネル型半導体装置の第２コンタクト部は、孔状の形状を有し、
ｎチャネル型半導体装置の第１コンタクト部は引っ張り応力を有し、
ｐチャネル型半導体装置の第１コンタクト部は圧縮応力を有する半導体装置。
【請求項２０】
ｎチャネル型半導体装置及びｐチャネル型半導体装置のそれぞれにおいて、第１層間絶縁層とゲート電極との間に、ゲート絶縁膜が延在している請求項１９に記載の半導体装置。