【事件の表示】
　平成　９年特許願第３２６６１０号「データ処理システム内の複数のＰＣＩホスト・ブリッジ間の対等アクセスをサポートするための方法およびシステム」拒絶査定不服審判事件〔平成１０年　７月２１日出願公開、特開平１０−１８７５９４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成９年１１月２７日（パリ条約による優先権主張１９９６年１２月１３日、米国）の出願であって、平成１６年２月５日付けで拒絶査定がなされ、これに対し、平成１６年４月３０日に拒絶査定に対する審判請求がなされ、同日付けで手続補正がなされ、当審において平成１８年１０月１０日付けで拒絶理由通知がなされ、平成１９年１月９日付けで手続補正がなされるとともに意見書が提出されたものである。　
　
２．本願発明
　平成１９年１月９日付けの手続補正により補正された特許請求の範囲の記載は以下のとおりのものである。
　
「【請求項１】
　データ処理システム内の別々のＰＣＩホスト・ブリッジ間の対等アクセスをサポートするための方法であって、前記対等アクセスは前記ＰＣＩホスト・ブリッジによって分割して送信される６４ビットアクセスであり、
各ＰＣＩホスト・ブリッジが、メモリマップであって、システム・メモリ・アドレス空間、前記システム・メモリ・アドレス空間より上位の、当該ＰＣＩホスト・ブリッジに属するＰＣＩ装置のアドレス空間（「第２バス・メモリ・アドレス空間」とする）、及び、前記第２バス・メモリ・アドレス空間より上位の、当該ＰＣＩホスト・ブリッジとは別のＰＣＩホスト・ブリッジに属するＰＣＩ装置のアドレス空間からなるメモリマップを使用し、
　ＰＣＩ装置からのアクセス要求がシステム・バスに接続されたシステム・メモリに対するものか否かを、システム・メモリ最上位レジスタを利用して判定する段階と、
　アクセス要求がシステム・バスに接続されたシステム・メモリに対するものでないとの判定に応答して、前記アクセス要求が要求側ＰＣＩ装置と同じＰＣＩホスト・ブリッジに属するＰＣＩ装置に対するものかどうかを判定する段階と、及び
　前記アクセス要求が前記要求側ＰＣＩ装置と同じＰＣＩホスト・ブリッジに属するＰＣＩ装置に対するものでないとの判定に応答して、前記データ処理システム内の別々のＰＣＩホスト・ブリッジ間の前記アクセス要求をサポートするための追加のプロトコルを実行する段階であって、前記追加のプロトコルは、後続の対等読取りアクセスが、先行する対等書込みアクセスが要求側ＰＣＩ装置と異なるＰＣＩローカル・バスに渡される前に該ＰＣＩローカル・バスに渡されるのを防止する段階を含む、段階と、
　を含む方法。
【請求項２】
　アクセス要求がシステム・バスに接続されたシステム・メモリに対するものであるとの判定に応答して、ＰＣＩローカル・バス仕様に基づいて正規のトランザクションを実行する段階をさらに含む、請求項１に記載の方法。
【請求項３】
　アクセス要求が前記要求側ＰＣＩ装置と同じＰＣＩホスト・ブリッジに属するＰＣＩ装置に対するものであるとの判定に応答して、ＰＣＩローカル・バス仕様に基づいて正規のトランザクションを実行する段階をさらに含む、請求項１に記載の方法。
【請求項４】
前記システム・メモリ最上位レジスタがプログラム可能である請求項１に記載の方法。
【請求項５】
　前記追加のプロトコルを実行する段階が、後続の対等書込み要求が、先行する対等書込
み要求が前記ＰＣＩローカル・バスに渡される前にＰＣＩローカル・バスに渡されるのを
防止する段階をさらに含む、請求項１に記載の方法。
【請求項６】
　前記追加のプロトコルを実行する段階が、ＰＣＩホスト・ブリッジによって分割して送
信される対等６４ビット読取りアクセスまたは対等６４ビット書込みアクセスを、アドレ
スを順次増分してターゲットＰＣＩ装置に提示する段階をさらに含み、かつ前記ターゲッ
トＰＣＩ装置に提示される最初のアドレスが、対等操作を開始した装置から提示された最
初のアドレスと同じである、請求項１に記載の方法。
【請求項７】
　前記追加のプロトコルを実行する段階が、対等書込み操作を処理する際に、ソースＰＣ
Ｉホスト・ブリッジにおいて有効でないどんなバイトに対しても有効なバイト・イネーブ
ルを示さない段階をさらに含む、請求項１に記載の方法。
【請求項８】
　別々のＰＣＩホスト・ブリッジ間の対等アクセスをサポートするためのアーキテクチャ
を有するコンピュータ・システムであって、
各ＰＣＩバスはＰＣＩホスト・ブリッジを介してシステム・バスに接続されており、各Ｐ
ＣＩホスト・ブリッジが、メモリマップであって、システム・メモリ・アドレス空間、前
記システム・メモリ・アドレス空間より上位の、当該ＰＣＩホスト・ブリッジに属するＰ
ＣＩ装置のアドレス空間（「第２バス・メモリ・アドレス空間」とする）、及び、前記第
２バス・メモリ・アドレス空間より上位の、当該ＰＣＩホスト・ブリッジとは別のＰＣＩ
ホスト・ブリッジに属するＰＣＩ装置のアドレス空間からなるメモリマップを使用し、
ＰＣＩ装置からのアクセス要求がシステム・バスに接続されたシステム・メモリに対する
ものか否かを、システム・メモリ最上位レジスタを用いて判断する手段と、
　アクセス要求がシステム・バスに接続されたシステム・メモリに対するものでないとの
判定に応答して、前記アクセス要求をデコードする手段と、及び
前記デコードされた要求が、要求側ＰＣＩ装置と同じＰＣＩホスト・ブリッジに属するＰ
ＣＩ装置に対するものでない場合、前記アクセス要求を処理するための追加のプロトコル
を実行し、別々のＰＣＩホスト・ブリッジ間の対等アクセスがサポートされるようにする
制御論理回路と、
　を含むコンピュータ・システム。
【請求項９】
　アクセス要求がシステム・バスに接続されたシステム・メモリに対するものであるとの
判定に応答して、ＰＣＩローカル・バス仕様に基づいて正規のトランザクションを実行す
る手段をさらに含む、請求項８に記載のコンピュータ・システム。
【請求項１０】
　アクセス要求が前記要求側ＰＣＩ装置と同じＰＣＩホスト・ブリッジに属するＰＣＩ装置に対するものであるとの判定に応答して、ＰＣＩローカル・バス仕様に基づいて正規のトランザクションを実行する手段をさらに含む、請求項８に記載のコンピュータ・システム。
【請求項１１】
　前記システム・メモリ最上位レジスタがプログラム可能である、請求項８に記載のコンピュータ・システム。
【請求項１２】
　前記追加のプロトコルを実行する制御論理回路が、後続の対等書込み要求が、先行する対等書込み要求が前記ＰＣＩローカル・バスに渡される前にＰＣＩローカル・バスに渡されるのを防止する手段をさらに含む、請求項８に記載のコンピュータ・システム。
【請求項１３】
　前記追加のプロトコルを実行する制御論理回路が、対等読取りアクセスまたは対等書込みアクセスを、アドレスを順次増分してターゲットＰＣＩ装置に提示する手段をさらに含み、かつ前記ターゲットＰＣＩ装置に提示される最初のアドレスが、対等操作を開始した装置から提示された最初のアドレスと同じである、請求項８に記載のコンピュータ・システム。
【請求項１４】
　前記追加のプロトコルを実行する手段が、対等書込み操作の処理の際に、ソースＰＣＩホスト・ブリッジにおいて有効でないバイトに対して有効なバイト・イネーブルを示さない手段をさらに含む、請求項８に記載のコンピュータ・システム。」
　
　平成１９年１月９日付けの手続補正により、補正前の（平成１６年４月３０日付けの手続補正による）請求項７及び請求項１５は削除されており、補正後の請求項１及び請求項８は、補正前の請求項１及び請求項９にそれぞれ対応するものである。
　　
３．当審の拒絶理由通知
　平成１８年１０月１０日付けで当審において通知された拒絶の理由は次のとおりである。
　
「本件出願は、明細書及び図面の記載が下記の点で不備のため、特許法第３６条第４項、第６項第１号及び第２号に規定する要件を満たしていない。 
 　　　　　　　　　　　　　　　　　記　 
  　 
（１）請求項１、９の「前記対等アクセスは前記ＰＣＩホスト・ブリッジによって分割される６４ビットアクセス」という記載は意味不明である。 
 　 
（２）請求項１の「アクセス要求がシステム・バスに接続されたシステム・メモリに対するものでないとの判定に応答して、前記アクセス要求をデコードする段階」及び請求項９の「アクセス要求がシステム・バスに接続されたシステム・メモリに対するものでないとの判定に応答して、前記アクセス要求をデコードする手段」という記載は意味不明であり、発明の詳細な説明に記載されたものとは認められない。 
 　また、これらの記載は、アクセス要求がシステム・バスに接続されたシステム・メモリに対するものである場合には、アクセス要求をデコードしないことを意図したものであるようにも理解されるが、その場合、アクセス要求をデコードする必要がない理由が不明である。 
　
（３）〜（９）省略 　 
 　 
（１０）【００２２】段落の「同じＰＣＩホト・ブリッジのもとでのアクセス要求の復号はともかく行うことができるため、この新しいシステム・メモリ最上位復号に対する追加の比較を、アクセス要求が別のＰＣＩホスト・ブリッジに属するＰＣＩ装置に対するものである場合を判定するためにアクセス要求の復号と組み合せることができる。すなわち、アクセスすべきアドレスがシステム・メモリ・アドレス空間６３より上であり、しかも要求側のＰＣＩ装置と同じＰＣＩホスト・ブリッジに属するＰＣＩ装置に対するものでない場合、このようなアクセス要求は別のＰＣＩホスト・ブリッジに属するＰＣＩ装置に対するものであるはずである。」という記載は意味不明である。 
 　例えば「アクセス要求の復号」とは何か、また「アクセス要求の復号」はどこで行われるのか不明である。さらに、「新しいシステム・メモリ最上位復号に対する追加の比較」「アクセス要求の復号と組み合せることができる」という記載は意味不明である。 
 　 
 （１１）省略
　 
 （１２）・・・また、「その上、ＰＣＩバス周辺メモリまたは周辺入出力空間を宛先とする後続の対等読取り要求または対等書込み要求は、先行する対等書込み要求がＰＣＩバスに渡される前にＰＣＩバスに渡されるのを防止しなければならない。」と記載されているが、どのような手段により防止するのか不明である。 
  　
４．審判請求人の対応
　審判請求人は、前記拒絶理由通知に対して、平成１９年１月９日付けで意見書及び手続補正書を提出している。
　
５．当審の判断
（１）について
　審判請求人は、上記意見書において「ＰＣＩバスは、基本的に３２ビットのバスであるので、６４ビットの命令は２つに分けて、例えば３２ビットのデータと３２ビットのアドレスに分けて送ります。これが分割です。」と主張している。
　この主張について検討すると、「６４ビットの命令」が何に対する命令であるのか不明確ではあるが、仮に図２におけるプロセッサに対する命令であるとすると、ＰＣＩバス上で３２ビットのデータと３２ビットのアドレスに分けて送ることの技術的な意味が理解し難いものとなる。
　したがって、上記主張の意味するところが不明であり、採用できない。
（２）について
　補正前の請求項９に対応する請求項８には、「アクセス要求がシステム・バスに接続されたシステム・メモリに対するものでないとの判定に応答して、前記アクセス要求をデコードする手段」と記載されているが、当該手段に対応する記載は、本願の発明の詳細な説明には認めることができない。
　例えば、【００２２】段落には「この新しいシステム・メモリ最上位復号に対する追加の比較を、アクセス要求が別のＰＣＩホスト・ブリッジに属するＰＣＩ装置に対するものである場合を判定するためにアクセス要求の復号と組み合せることができる。」ことが記載されているが、この「アクセス要求の復号」が請求項８の「アクセス要求をデコード」に対応するものとしても、「アクセス要求の復号」は「アクセス要求がシステム・バスに接続されたシステム・メモリに対するものでないとの判定に応答して」行われるものと理解することはできない。
　したがって、請求項８の「アクセス要求がシステム・バスに接続されたシステム・メモリに対するものでないとの判定に応答して、前記アクセス要求をデコードする手段」は、発明の詳細な説明に記載されたものではない。
　さらに、拒絶の理由で「また、これらの記載は、アクセス要求がシステム・バスに接続されたシステム・メモリに対するものである場合には、アクセス要求をデコードしないことを意図したものであるようにも理解されるが、その場合、アクセス要求をデコードする必要がない理由が不明である。」と指摘した点について、審判請求人は何ら意見を述べておらず、この点も依然として不明である。
　
（１０）について
　「アクセス要求の復号」について、審判請求人は上記意見書において「ＰＣＩバス経由で送信された信号から、ターゲット装置及びコマンドの内容を特定すること」であると主張している。
　しかしながら、本願明細書にはＰＣＩ装置がどのＰＣＩホスト・ブリッジに属するものであるかを判定することについて記載されているだけで、ターゲット装置を特定することについては何ら記載されておらず、審判請求人の上記主張は採用できない。
　また、「アクセス要求の復号と組み合せる」ことについて、審判請求人は上記意見書において「アクセス要求のターゲット装置を特定する操作と比較とを合わせて、例えば、特定操作の一段階として行うこと」であると主張しているが、この主張自体、意味不明である。
　また、図５のステップ５４において、デコードが行われるものであるとも主張しているが、本願明細書には、図５のステップ５４においてデコードが行われることは何ら記載されておらず、また、図５のステップ５４においてデコードが行われることが技術的に自明であるとも認められないので、審判請求人の上記主張は採用できない。
　
（１２）について、
　審判請求人は上記意見書において、「「後続の対等読取り要求または対等書込み要求は、先行する対等書込み要求がＰＣＩバスに渡される前にＰＣＩバスに渡されるのを防止」する事は、後続の命令を「アクセス要求を緩衝記憶する」ことによって、達成できます。」と主張している。
　しかしながら、「アクセス要求を緩衝記憶する」だけで、「後続の対等読取り要求または対等書込み要求は、先行する対等書込み要求がＰＣＩバスに渡される前にＰＣＩバスに渡されるのを防止」できるものとは認められず、上記主張は採用できない。
　
６．むすび
　以上のとおり、本願は、特許法第３６条第４項、第６項第１号及び第２号に規定する要件を満たしていない。
　よって、結論のとおり審決する。