(57)【要約】  例えばＬＥＤ（発光ダイオード）等を駆動する発光負荷の駆動装置及びそれを備える発光装置であって、電力損失が低減され、実装面積を抑え低コストに構成される異常検出部を備える発光負荷の駆動装置及び発光装置を提供する。  第１の発光素子Ｄ１と第２の発光素子Ｄ２とが直列接続されてなるとともにその両端に第１の電位差が印加される発光負荷２を駆動する、発光負荷の駆動装置１であって、前記発光負荷２を調光するスイッチング素子Ｍと、前記スイッチング素子Ｍをスイッチング駆動する駆動信号出力部１２と、前記第１の発光素子Ｄ１に接続され、且つ前記第１の電位差Ｖ１よりも小さい第２の電位差Ｖ２により駆動される異常検出部１３と、を備えることを特徴とする発光負荷の駆動装置。
2016136302.tif 000002
【特許請求の範囲】
【請求項１】
第１の発光素子と第２の発光素子とが直列接続されてなるとともにその両端に第１の電位差が印加される発光負荷を駆動する、発光負荷の駆動装置であって、
前記発光負荷を調光するスイッチング素子と、
前記スイッチング素子をスイッチング駆動する駆動信号出力部と、
前記第１の発光素子に接続され、且つ前記第１の電位差よりも小さい第２の電位差により駆動される異常検出部と、を備えることを特徴とする発光負荷の駆動装置。
【請求項２】
前記異常検出部は、前記第１の発光素子の両端電圧を電流信号に変換して出力する第１の変換部と、
前記電流信号を電圧信号に変換して出力する第２の変換部と、を備えることを特徴とする請求項１に記載される発光負荷の駆動装置。
【請求項３】
前記第１の変換部と前記第２の変換部とは、単一の半導体集積回路に形成される互いに同じ種類の抵抗素子からなることを特徴とする請求項２に記載される発光負荷の駆動装置。
【請求項４】
前記異常検出部は、前記第１の変換部と前記第２の変換部とに接続されるカレントミラー回路を備えることを特徴とする請求項３に記載される発光負荷の駆動装置。
【請求項５】
前記異常検出部は、前記第１の発光素子の両端電圧に基づき前記スイッチング駆動に同期した異常検出信号を出力することを特徴とする請求項１に記載される発光負荷の駆動装置。
【請求項６】
前記異常検出信号の論理レベルを前記スイッチング駆動の複数周期にわたって保持する保持部を備えることを特徴とする請求項５に記載される発光負荷の駆動装置。
【請求項７】
前記異常検出部は、前記前記電圧信号と第１の基準電圧信号とを比較し、前記第１の発光素子の断線を検出する断線検出部を備えることを特徴とする請求項６に記載される発光負荷の駆動装置。
【請求項８】
前記異常検出部は、前記前記電圧信号と第２の基準電圧信号とを比較し、前記第１の発光素子の短絡を検出する短絡検出部を備えることを特徴とする請求項７に記載される発光負荷の駆動装置。
【請求項９】
前記保持部は、前記断線検出部と前記短絡検出部とに接続されることを特徴とする請求項８に記載される発光負荷の駆動装置。
【請求項１０】
前記スイッチング素子は、前記第１の電位差に基づき前記第１の発光素子に流れる電流をバイパスするように構成されることを特徴とする請求項１乃至９のいずれか１項に記載される発光負荷の駆動装置。
【請求項１１】
前記第１の発光素子と前記第２の発光素子とが直列接続されてなる発光負荷と、請求項１乃至１０のいずれか１項に記載される発光負荷の駆動装置と、を備えることを特徴とする発光装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばＬＥＤ（発光ダイオード）等を駆動する発光負荷の駆動装置及びそれを備える発光装置に関する。
【背景技術】
【０００２】
直列接続された複数個のＬＥＤのいずれか１個が断線しても他のＬＥＤは消灯しないようにする、従来の発光負荷の駆動装置及び発光装置が特許文献１に記載される。従来の駆動装置は、ＬＥＤに並列接続された断線検出回路及びバイパススイッチを備える。ＬＥＤが断線すると、バイパススイッチをオンさせることでＬＥＤ電流の代替路が確保される。また、ＬＥＤの断線は、ワイヤードＯＲ回路を介して駆動装置の外部に出力される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−２０８９９３
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の駆動装置においてＬＥＤが断線すると、ＬＥＤ電流がバイパススイッチ及び断線検出回路に流れる。そのため、ＬＥＤ電流の大きさに応じた電力損失が断線検出回路において発生する。ＬＥＤが小信号用ＬＥＤであれば、断線検出回路における電力損失は小さく無視できるが、ＬＥＤが一般照明用や車両前照灯用などのパワーＬＥＤの場合、電力損失が非常に大きくなってしまう。また、パワーＬＥＤの場合、放熱性を考慮した大型の個別部品で断線検出回路を構成しなければならず、実装面積及びコストの問題がある。【０００５】
本発明は、電力損失が低減され、実装面積を抑え低コストに構成される異常検出部を備える発光負荷の駆動装置及び発光装置を提供する。
【課題を解決するための手段】
【０００６】
本発明によれば、発光負荷の駆動装置は、第１の発光素子と第２の発光素子とが直列接続されてなるとともにその両端に第１の電位差が印加される発光負荷を駆動する、発光負荷の駆動装置であって、前記発光負荷を調光するスイッチング素子と、  前記スイッチング素子をスイッチング駆動する駆動信号出力部と、前記第１の発光素子に接続され、且つ前記第１の電位差よりも小さい第２の電位差により駆動される異常検出部と、を備えることを特徴とする。
【発明の効果】
【０００７】
本発明によれば、発光負荷に印加される第１の電位差よりも小さい第２の電位差により駆動される異常検出部を備えるので、電力損失が低減され、実装面積を抑え低コストに構成される異常検出部を備える発光負荷の駆動装置及び発光装置を提供できる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施形態に係る発光負荷の駆動装置及び発光装置の構成を示す回路図である。
【図２】本発明の第１の実施例に係る異常検出部の構成を示す回路図である。
【図３】本発明の第２の実施例に係る異常検出部の構成を示す回路図である。
【図４】本発明の第３の実施例に係る発光負荷の駆動装置の構成を示す回路図である。
【図５】本発明の第４の実施例に係る発光負荷の駆動装置の構成を示す回路図である。
【図６】本発明の変形例に係る発光負荷の駆動装置及び発光装置の構成を示す回路図である。
【発明を実施するための形態】
【０００９】
次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであることに留意すべきである。又、以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施形態は、構成部品の構造、配置等を下記のものに特定するものでない。この発明の実施形態は、特許請求の範囲において、種々の変更を加えることができる。
【００１０】
図１は、本発明の実施形態に係る発光負荷の駆動装置及び発光装置の構成を示す回路図である。本発明の実施形態に係る発光装置は、複数の発光素子Ｄからなり、その両端に第１の電源Ｖｄｃ１から第１の電位差Ｖ１を印加される発光負荷２と、発光負荷２を駆動する駆動装置１と、を備える。駆動装置１は、発光負荷２を調光するスイッチング素子Ｍと、スイッチング素子Ｍをスイッチング駆動する駆動信号出力部１２と、発光素子Ｄに接続され、且つ、第２の電源Ｖｄｃ２から印加される第１の電位差Ｖ１よりも小さい第２の電位差Ｖ２により駆動される異常検出部１３と、を備える。
【００１１】
発光負荷２は、複数の発光素子Ｄ１，Ｄ２・・・，Ｄｎを備える。発光装置は、発光制御部３に接続される。発光素子Ｄ１，Ｄ２・・・，Ｄｎは、例えばＬＥＤである。発光素子Ｄ１，Ｄ２・・・，Ｄｎは、第１の電源Ｖｄｃ１の正の端子と負の端子との間において互いに直列接続される。発光負荷２は、第１の電源Ｖｄｃ１から第１の電圧Ｖ１を印加される。発光装置は、発光制御部３から出力される制御信号ＳＣ１，ＳＣ２・・・，ＳＣｎに基づき、第１の電源Ｖｄｃ１から供給される直流電源を発光素子Ｄ１，Ｄ２・・・，Ｄｎに供給する。
【００１２】
駆動装置１は、複数のスイッチング素子Ｍ１，Ｍ２・・・，Ｍｎと、ゲート駆動部１０と、を備える。駆動装置１は、例えば、単一の半導体集積回路として構成される。駆動装置１は、発光負荷２と発光制御部３と第１の電源Ｖｄｃ１とに接続される。駆動装置１は、発光制御部３から出力される制御信号ＳＣ１，ＳＣ２・・・，ＳＣｎに基づき、発光素子Ｄ１，Ｄ２・・・，Ｄｎの輝度を個別に調整する。発光制御部３は、ＡＳＩＣやＦＰＧＡ等を用いたディジタル回路や、マイコンなどにより構成される。発光制御部３は、発光素子Ｄ１，Ｄ２・・・，Ｄｎの発光輝度を個別に定めるためにパルス状の制御信号ＳＣ１，ＳＣ２・・・，ＳＣｎを出力する。
【００１３】
複数のスイッチング素子Ｍ１，Ｍ２・・・，Ｍｎは、例えばＭＯＳＦＥＴである。スイッチング素子Ｍ１，Ｍ２・・・，Ｍｎは、第１の電源Ｖｄｃ１の正の端子と負の端子との間において互いに直列接続される。スイッチング素子Ｍ１，Ｍ２・・・，Ｍｎのそれぞれは、発光素子Ｄ１，Ｄ２・・・，Ｄｎのそれぞれに並列接続される。スイッチング素子Ｍ１，Ｍ２・・・，Ｍｎがオフ状態のとき、第１の電源Ｖｄｃ１から供給される直流電流は、発光素子Ｄ１，Ｄ２・・・，Ｄｎを流れる。スイッチング素子Ｍ１，Ｍ２・・・，Ｍｎのそれぞれは、オン状態のとき、第１の電位差Ｖ１に基づき複数の発光素子Ｄ１，Ｄ２・・・，Ｄｎのそれぞれに流れる電流ＩＬＥＤをバイパスすることで、発光負荷２を調光する。
【００１４】
本実施形態に係るゲート駆動部１０は、信号処理部１１と複数の駆動信号出力部１２−１，１２−２，・・・１２−ｎと複数の異常検出部１３−１，１３−２，・・・１３−ｎとを備える。ゲート駆動部１０は、発光制御部３から出力される制御信号ＳＣ１，ＳＣ２・・・，ＳＣｎに基づき、ハイレベル及びローレベルを繰り返すパルス状の駆動信号Ｓ１，Ｓ２・・・，Ｓｎを生成する。駆動信号Ｓ１，Ｓ２・・・，Ｓｎのハイレベル及びローレベルの割合（Ｄｕｔｙ）は、制御信号ＳＣ１，ＳＣ２・・・，ＳＣｎに基づき変調される。駆動信号Ｓ１，Ｓ２・・・，Ｓｎは、駆動信号出力部１２−１，１２−２，・・・１２−ｎを介して、スイッチング素子Ｍ１，Ｍ２・・・，Ｍｎのゲート端子に出力される。ゲート駆動部１０は、スイッチング素子Ｍ１，Ｍ２・・・，Ｍｎを個別にＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）駆動する。例えば、第１の駆動信号Ｓ１がハイレベルのとき、第１のスイッチング素子Ｍ１はターンオンし、発光負荷は消灯する。第１の駆動信号Ｓ１がローレベルのとき、第１のスイッチング素子Ｍ１はターンオフし、発光負荷は点灯する。ゲート駆動部１０は、制御信号ＳＣ１，ＳＣ２・・・，ＳＣｎに応じて各スイッチング素子のオン状態の時間及びオフ状態の時間を制御することで、発光素子Ｄ１，Ｄ２・・・，Ｄｎの輝度を個別に調整する。
【００１５】
信号処理部１１は、発光制御部３と信号出力部１２−１，１２−２・・・，１２−ｎと異常検出部１３−１，１３−２・・・，１３−ｎとに接続される。信号処理部１１は、制御信号ＳＣ１，ＳＣ２・・・，ＳＣｎを駆動信号Ｓ１，Ｓ２・・・，Ｓｎに変換して信号出力部１２−１，１２−２・・・１２−ｎに出力する。また、信号処理部１１は、異常検出部１３−１，１３−２・・・，１３−ｎから出力される異常信号を発光制御部３に出力する。
【００１６】
駆動信号出力部１２−１，１２−２・・・，１２−ｎは、信号処理部１１とスイッチング素子Ｍ１，Ｍ２・・・，Ｍｎとに接続される。駆動信号出力部１２−１，１２−２・・・，１２−ｎは、駆動信号Ｓ１，Ｓ２・・・，Ｓｎがハイレベルのとき、スイッチング素子Ｍ１，Ｍ２・・・，Ｍｎをオン状態に制御する。駆動信号出力部１２−１，１２−２・・・，１２−ｎは、駆動信号Ｓ１，Ｓ２・・・，Ｓｎがローレベルのとき、スイッチング素子Ｍ１，Ｍ２・・・，Ｍｎをオフ状態に制御する。
【００１７】
図２は、本発明の第１の実施例に係る異常検出部の構成を示す回路図である。ここでは、第１の発光素子Ｄ１に接続される第１の異常検出部１３−１について説明し、同様の構成である第２の異常検出部及び第ｎの異常検出部についての説明を省略する。第１の異常検出部１３−１は、入力端子Ｔ１ａ，Ｔ１ｂを介して第１の発光素子Ｄ１の両端に接続され、電源端子Ｔｖｃｃを介して第２の電源Ｖｄｃ２に接続され、第２の電源Ｖｄｃ２から印加される第２の電位差Ｖ２により駆動される。第２の電位差Ｖｄｃ２は、第１の電位差Ｖ１よりも小さく設定される。第１の異常検出部１３−１は、第１の変換部Ｒ１と第２の変換部Ｒ２と第１のカレントミラー回路Ｑ１，Ｑ２と第２のカレントミラー回路Ｑ３〜Ｑ５と起動抵抗Ｒ３とを備える。
【００１８】
第１の変換部Ｒ１は、第１の発光素子Ｄ１の両端電圧を電流信号に変換して出力する。第１の変換部Ｒ１の一端は入力端子Ｔ１ｂを介して第１の発光素子Ｄ１のカソードに接続され、他端は第２のトランジスタＱ２のエミッタに接続される。第２の変換部Ｒ２は、第１の変換部Ｒ１から出力される電流信号を電圧信号に変換して出力する。第２の変換部Ｒ２の一端は接地され、他端は第３のトランジスタＱ３のコレクタに接続される。第１の変換部Ｒ１と第２の変換部Ｒ２とは、周知のポリシリコン抵抗、拡散抵抗など互いに等しい温度特性を有する抵抗素子であることが好ましい。
【００１９】
第１のトランジスタＱ１と第２のトランジスタＱ２とは、それぞれＮＰＮトランジスタであり、第１の変換部Ｒ１に接続される第１のカレントミラー回路を構成する。第１のトランジスタＱ１のエミッタは、入力端子Ｔ１ａを介して第１の発光素子Ｄ１のアノードに接続され、コレクタは第５のトランジスタＱ５のコレクタに接続される。第１のトランジスタＱ１のベースは、第２のトランジスタＱ２のベースに接続されるとともに、自身のコレクタに接続される。第２のトランジスタＱ２のコレクタは、第４のトランジスタＱ４のコレクタに接続される。
【００２０】
第３のトランジスタＱ３と第４のトランジスタＱ４と第５のトランジスタＱ５とは、それぞれＰＮＰトランジスタであり、第２の変換部Ｒ２に接続される第２のカレントミラー回路を構成する。第３のトランジスタＱ３のエミッタは、第４及び第５のトランジスタＱ４，Ｑ５のエミッタとともに、電源端子Ｔｖｃｃを介して第２の電源Ｖｄｃ２に接続される。第３のトランジスタＱ３のベースは、第４及び第５のトランジスタＱ４，Ｑ５のベースに接続される。第４のトランジスタＱ４のコレクタは、自身のベースに接続される。第５のトランジスタＱ５のコレクタとエミッタとは、起動抵抗Ｒ３の両端に接続される。また、第３のトランジスタＱ３のコレクタと第２の変換部Ｒ２との接続点は、出力端子Ｔｏ１を介して断線検出コンパレータＣｏｍｐ＿ｏｐｅｎの非反転入力端子に接続される。
【００２１】
第１及び第２のトランジスタＱ１，Ｑ２のベース・エミッタ間電圧が同じＶＦとすると、第２のトランジスタＱ２のエミッタ電圧は、入力端子Ｔ１ａの端子電圧と等しくなる。そのため、第１の変換部Ｒ１の両端電圧ＶＲ１は、入力端子Ｔ１ａ，Ｔ１ｂ間の電位差すなわち第１の発光素子Ｄ１の両端電圧をＶＤ１と等しくなる。第１の変換部Ｒ１に流れる第１の電流Ｉ１の大きさは、電圧ＶＤ１に応じて変化する。すなわち、第１の変換部Ｒ１は、第１の発光素子Ｄ１の両端電圧ＶＤ１を電流信号Ｉ１に変換して出力する。第２のカレントミラー回路は、第１の電流Ｉ１を第２の電流Ｉ２として折り返し第２の変換部Ｒ２に供給する。第２の変換部Ｒ２の両端電圧ＶＲ２は、第２の電流Ｉ２の大きさに応じて変化する。すなわち、第２の変換部Ｒ２は、電流信号Ｉ２を電圧信号ＶＲ２に変換して出力する。  
【００２２】
上記の構成により、第１の異常検出部１３−１に第２の電位差Ｖ２が印加されると、起動抵抗Ｒ３の抵抗値に応じた基準電流Ｉ３が第１及び第２のカレントミラー回路に流れる。第１の電流Ｉ１は、基準電流Ｉ３に応じた電流であり、第１の発光素子Ｄ１の両端電圧ＶＤ１に応じて変化する。また、電圧信号ＶＲ２は、第１の電流Ｉ１の変化すなわち第１の発光素子Ｄ１の両端電圧ＶＤ１の変化に応じて変化する。断線検出コンパレータＣｏｍｐ＿ｏｐｅｎは、反転入力端子に接続される第１の基準電圧Ｖｒｅｆ１と電圧信号ＶＲ２とを比較し、断線検出信号Ｖｃｏｍｐ＿ｏｐｅｎを出力する。このようにして、駆動装置１は、第１の異常検出部１３−１が電圧ＶＤ１を検出し接地電位を基準とする電圧信号ＶＲ２に変換することで、第１の発光素子Ｄ１の断線を検出することができる。
【００２３】
したがって、本実施例に係る駆動装置１は、第２の電源Ｖｄｃ２から第１の電位差Ｖ１よりも小さい第２の電位差Ｖ２を印加される異常検出部を備えるので、電力損失が低減され、実装面積を抑え低コストに構成される。また、第１及び第２の変換部Ｒ１，Ｒ２が互いに等しい温度特性を有する抵抗素子であれば、異常検出部１３における温度特性やばらつきが相殺されるので、発光負荷２の断線検出電圧の精度を高めることができる。
【００２４】
図３は、本発明の第２の実施例に係る異常検出部の構成を示す回路図である。第２の実施例における第１の実施例との相違点は、出力端子Ｔｏ１に接続される短絡検出コンパレータＣｏｍｐ＿ｓｈｏｒｔを備えた点である。短絡検出コンパレータＣｏｍｐ＿ｓｈｏｒｔは、反転入力端子に接続される第２の基準電圧Ｖｒｅｆ２と電圧信号ＶＲ２とを比較し、短絡検出信号Ｖｃｏｍｐ＿ｓｈｏｒｔを出力する。このようにして、駆動装置１は、第１の異常検出部１３−１が電圧ＶＤ１を検出し電圧信号ＶＲ２に変換することで、第１の発光素子Ｄ１の短絡を検出することができる。
【００２５】
ところで、図１の発光装置において、駆動装置１及び第１の電源Ｖｄｃ１と発光負荷２との間の接続が不安定になる場合がある。その場合、発光素子Ｄ１，Ｄ２・・・，Ｄｎの断線状態を検出し、それを発光制御部３に知らせる機能を設けることが、駆動装置１に要求される。図４，５は、このような要求を満たす、本発明の第３，４の実施例に係る発光負荷の駆動装置の構成を示す回路図である。ここでは、ゲート駆動部１０において、第ｎの発光素子Ｄｎに対応して設けられる構成について説明し、同様の構成についての説明を省略する。
【００２６】
第３の実施例に係る発光負荷の駆動装置を構成する信号処理部１１ａは、異常検出信号の論理レベルをスイッチング駆動の複数周期にわたって保持する保持部１４ａを備える。保持部１４ａは、発光制御部３と異常検出部１３−ｎとに接続される。保持部１４ａは、ＮＯＴ回路とＡＮＤ回路とフリップフロップ１５とを備える。ＮＯＴ回路の入力端子は、異常検出部１３−ｎを構成する断線検出コンパレータＣｏｍｐ＿ｏｐｅｎの出力端子とフリップフロップ１５のＳＥＴ端子とに接続される。ＡＮＤ回路の一方の入力端子はＮＯＴ回路の出力端子に、ＡＮＤ回路の他方の入力端子は発光制御部３に接続される。ＡＮＤ回路の出力端子はフリップフロップ１５のＲＥＳＥＴ端子に接続される。フリップフロップ１５のＯＵＴ端子は発光制御部３に接続される。
【００２７】
異常検出部１３−ｎは、発光素子の両端電圧に基づき、スイッチング素子のスイッチング駆動に同期した異常検出信号を出力する。保持部１４ａは、第ｎの発光素子が断線状態である期間、断線検出信号Ｖｃｏｍｐ＿ｏｐｅｎに基づき、診断信号ＳＤｎをＨレベルに保持する。保持部１４ａは、発光素子が断線状態から復帰したとき、制御信号ＳＣｎの立ち上がりと同時に診断信号ＳＤｎをＬレベルに反転させる。上記の構成により、駆動装置１は、発光素子Ｄ１，Ｄ２・・・，Ｄｎの断線状態を検出し、それを発光制御部３に知らせることができる。
【００２８】
第４の実施例に係る発光負荷の駆動装置を構成する信号処理部１１ｂは、異常検出信号の論理レベルをスイッチング駆動の複数周期にわたって保持する保持部１４ｂを備える点で信号処理部１１ａと異なる。保持部１４ｂは、フリップフロップ１５とカウンタ１６とを備える。フリップフロップ１５のＳＥＴ端子は、異常検出部１３−ｎを構成する断線検出コンパレータＣｏｍｐ＿ｏｐｅｎの出力端子に接続される。フリップフロップ１５のＲＥＳＥＴ端子は、カウンタ１６の出力端子に接続される。カウンタ１６のＣＬＫ端子は、異常検出部１３−ｎを構成する短絡検出コンパレータＣｏｍｐ＿ｓｈｏｒｔの出力端子に接続される。カウンタ１６のＲＥＳ端子は、断線検出コンパレータＣｏｍｐ＿ｏｐｅｎの出力端子に接続される。
【００２９】
保持部１４ａは、第ｎの発光素子が断線状態である期間、断線検出信号Ｖｃｏｍｐ＿ｏｐｅｎに基づき、診断信号ＳＤｎをＨレベルに保持するとともに、カウンタ１６をリセットする。カウンタ１６は、発光素子が断線状態から復帰すると、短絡検出信号Ｖｃｏｍｐ＿ｓｈｏｒｔに基づき、カウントを開始する。カウンタ１６は、内部のビットが所定のビット数に達すると、フリップフロップ１５をリセットさせる。上記の構成により、駆動装置１は、発光素子Ｄ１，Ｄ２・・・，Ｄｎの断線状態を検出し、それを発光制御部３に知らせることができる。また、時間差の少ない信号を用いて診断信号ＳＤｎを保持するので、診断信号ＳＤｎの信頼性が向上する。
【００３０】
上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。即ち、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【００３１】
例えば、図６（ａ）のように、駆動装置１において、スイッチング素子Ｍは第１の電源Ｖｄｃ１と発光負荷２との間に接続されても良い。この場合、スイッチング素子Ｍは、オン状態のとき第１の電位差Ｖ１を発光負荷２に印加させることで、発光負荷２を調光する。また、図６（ｂ）のように、ゲート駆動部１０はリアクトルＬとコンデンサＣとダイオードＤとを含んでも良く、駆動装置１はスイッチング素子Ｍとゲート駆動部１０とからなるスイッチングレギュレータであっても良い。この場合、ゲート駆動部１０は、スイッチング素子ＭをＰＷＭ駆動することで、コンデンサＣの両端に発生する第１の電位差Ｖ１を所望の大きさに制御し、発光負荷２に印加することで、発光負荷２を調光する。
【００３２】
また、駆動装置１は、個別装置からなる複数のスイッチング素子Ｍ１，Ｍ２・・・，Ｍｎと、半導体集積回路からなるゲート駆動部１０と、から構成されても良い。また、第１及び第２のカレントミラー回路は、バイポーラトランジスタの代わりにＭＯＳＦＥＴで構成されても良い。また、駆動装置１は、発光制御部３及び第１の電源Ｖｄｃ１のうち少なくとも一方を含んでも良い。また、複数の発光素子Ｄ１，Ｄ２・・・，Ｄｎは、それぞれが複数のＬＥＤで構成されても良い。また、駆動信号出力部１２−１，１２−２・・・，１２−ｎは、信号処理部１１を経由せず発光制御部３に接続されても良い。
【符号の説明】
【００３３】
１        駆動装置
２        発光負荷
３        発光制御部
１０      ゲート駆動部
１２      駆動信号出力部
１３      異常検出部
Ｄ１      第１の発光素子
Ｄ２      第２の発光素子
Ｄｎ      第ｎの発光素子
Ｍ１      第１のスイッチング素子
Ｍ２      第２のスイッチング素子
Ｍｎ      第ｎのスイッチング素子
Ｖ１      第１の電位差
Ｖ２      第２の電位差
Ｖｄｃ１  第１の電源
Ｖｄｃ２  第２の電源
Ｒ１      第１の変換部
Ｒ２      第２の変換部
Ｑ１      第１のトランジスタ
Ｑ２      第２のトランジスタ
Ｑ３      第３のトランジスタ
Ｑ４      第４のトランジスタ
Ｑ５      第５のトランジスタ
【図１】
2016136302.tif 000003
【図２】
2016136302.tif 000004
【図３】
2016136302.tif 000005
【図４】
2016136302.tif 000006
【図５】
2016136302.tif 000007
【図６】
2016136302.tif 000008
【国際調査報告】
2016136302.tif 000009
2016136302.tif 000010
2016136302.tif 000011