(57)【要約】  可変利得トランスコンダクタンス増幅器は、入力端に接続された増幅トランジスタ（Ｔｒ１）と、ソースが増幅トランジスタのドレインに接続され、ドレインが出力端に接続されたカスコードトランジスタ（Ｔｒ２）と、増幅トランジスタとカスコードトランジスタとが接続されるノードを固定電位に接続するか否かを切り替える切替回路（１４）とを備えている。また、可変利得回路（２）は、その可変利得トランスコンダクタンス増幅器を備えていてもよい。
2015019525.tif 000002
【特許請求の範囲】
【請求項１】
入力端に接続された増幅トランジスタと、
ソースが前記増幅トランジスタのドレインに接続され、ドレインが出力端に接続されたカスコードトランジスタと、
前記増幅トランジスタと前記カスコードトランジスタとが接続されるノードを固定電位に接続するか否かを切り替える切替回路とを備えている
ことを特徴とするカスコード型トランスコンダクタンス増幅器。
【請求項２】
請求項１のカスコード型トランスコンダクタンス増幅器において、
前記切替回路が前記ノードと前記固定電位とを接続しているとき、前記増幅トランジスタおよび前記カスコードトランジスタの少なくとも一方はオフ状態である
ことを特徴とするカスコード型トランスコンダクタンス増幅器。
【請求項３】
請求項１のカスコード型トランスコンダクタンス増幅器において、
前記増幅トランジスタのソースは前記入力端に接続され、ゲートはバイアス可能に構成されている
ことを特徴とするカスコード型トランスコンダクタンス増幅器。
【請求項４】
請求項１のカスコード型トランスコンダクタンス増幅器において、
前記増幅トランジスタのゲートは前記入力端に接続されるとともにバイアスされ、ソースは前記固定電位に接続されている
ことを特徴とするカスコード型トランスコンダクタンス増幅器。
【請求項５】
請求項１のカスコード型トランスコンダクタンス増幅器において、
前記増幅トランジスタと差動対を構成し、前記入力端に対する差動入力端に接続された差動増幅トランジスタと、
前記カスコードトランジスタと差動対を構成し、ソースが前記差動増幅トランジスタのドレインに接続され、ドレインが前記出力端に対する差動出力端に接続された差動カスコードトランジスタとを備え、
前記増幅トランジスタおよび前記差動増幅トランジスタはそれぞれ、一方のソースが容量素子を介して他方のゲートに接続され、かつゲートがバイアス可能に構成されており、
前記切替回路は、前記差動増幅トランジスタと前記差動カスコードトランジスタとが接続されるノードを固定電位に接続するか否かを切り替える
ことを特徴とするカスコード型トランスコンダクタンス増幅器。
【請求項６】
入力端子と出力端子との間に並列接続された、信号の増幅が可能な第１および第２の経路を備えた可変利得回路であって、
前記第１の経路は、
前記入力端子に接続され、入力された信号を可変減衰量で減衰させる第１の可変減衰器と、
前記第１の可変減衰器と前記出力端子との間に接続され、前記第１の可変減衰器の出力を増幅する第１の可変利得トランスコンダクタンス増幅器とを有し、
前記第２の経路は、
入力された信号を可変減衰量で減衰させる第２の可変減衰器と、
前記第２の可変減衰器と前記出力端子との間に接続され、前記第２の可変減衰器の出力を増幅する第２の可変利得トランスコンダクタンス増幅器とを有し、
前記第２の可変減衰器の入力側は、前記入力端子、あるいは前記第１の可変減衰器と前記第１の可変利得トランスコンダクタンス増幅器との間に接続されており、
前記第１の可変利得トランスコンダクタンス増幅器の最大利得は、前記第２の可変利得トランスコンダクタンス増幅器の最大利得よりも大きい
ことを特徴とする可変利得回路。
【請求項７】
請求項６の可変利得回路において、
前記第１の可変利得トランスコンダクタンス増幅器は、
ソースが当該第１の可変利得トランスコンダクタンス増幅器の入力端に接続され、ゲートがバイアスされた第１の増幅トランジスタと、
ソースが前記第１の増幅トランジスタのドレインに接続され、ドレインが当該第１の可変利得トランスコンダクタンス増幅器の出力端に接続された第１のカスコードトランジスタとを有し、
前記第２の可変利得トランスコンダクタンス増幅器は、
ソースが当該第２の可変利得トランスコンダクタンス増幅器の入力端に接続され、ゲートがバイアスされた第２の増幅トランジスタと、
ソースが前記第２の増幅トランジスタのドレインに接続され、ドレインが当該第２の可変利得トランスコンダクタンス増幅器の出力端に接続された第２のカスコードトランジスタとを有する
ことを特徴とする可変利得回路。
【請求項８】
請求項６の可変利得回路において、
前記第１の可変利得トランスコンダクタンス増幅器は、
ゲートが当該第１の可変利得トランスコンダクタンス増幅器の入力端に接続されるとともにバイアスされ、ソースが固定電位に接続された第１の増幅トランジスタと、
ソースが前記第１の増幅トランジスタのドレインに接続され、ドレインが当該第１の可変利得トランスコンダクタンス増幅器の出力端に接続された第１のカスコードトランジスタとを有し、
前記第２の可変利得トランスコンダクタンス増幅器は、
ゲートが当該第２の可変利得トランスコンダクタンス増幅器の入力端に接続されるとともにバイアスされ、ソースが前記固定電位に接続された第２の増幅トランジスタと、
ソースが前記第２の増幅トランジスタのドレインに接続され、ドレインが当該第２の可変利得トランスコンダクタンス増幅器の出力端に接続された第２のカスコードトランジスタとを有する
ことを特徴とする可変利得回路。
【請求項９】
請求項６の可変利得回路において、
前記第１の可変利得トランスコンダクタンス増幅器は、
当該第１の可変利得トランスコンダクタンス増幅器の入力端に接続された第１の増幅トランジスタと、
ソースが前記第１の増幅トランジスタのドレインに接続され、ドレインが当該第１の可変利得トランスコンダクタンス増幅器の出力端に接続された第１のカスコードトランジスタと、
前記第１の増幅トランジスタと差動対を構成し、当該第１の可変利得トランスコンダクタンス増幅器の入力端に対する差動入力端に接続された第１の差動増幅トランジスタと、
前記第１のカスコードトランジスタと差動対を構成し、ソースが前記第１の差動増幅トランジスタのドレインに接続され、ドレインが当該第１の可変利得トランスコンダクタンス増幅器の出力端に対する差動出力端に接続された第１の差動カスコードトランジスタとを有し、
前記第２の可変利得トランスコンダクタンス増幅器は、
当該第２の可変利得トランスコンダクタンス増幅器の入力端に接続された第２の増幅トランジスタと、
ソースが前記第２の増幅トランジスタのドレインに接続され、ドレインが当該第２の可変利得トランスコンダクタンス増幅器の出力端に接続された第２のカスコードトランジスタと、
前記第２の増幅トランジスタと差動対を構成し、当該第２の可変利得トランスコンダクタンス増幅器の入力端に対する差動入力端に接続された第２の差動増幅トランジスタと、
前記第２のカスコードトランジスタと差動対を構成し、ソースが前記第２の差動増幅トランジスタのドレインに接続され、ドレインが当該第２の可変利得トランスコンダクタンス増幅器の出力端に対する差動出力端に接続された第２の差動カスコードトランジスタとを有し、
前記第１の増幅トランジスタおよび前記第１の差動増幅トランジスタはそれぞれ、一方のソースが容量素子を介して他方のゲートに接続され、かつゲートがバイアスされており、
前記第２の増幅トランジスタおよび前記第２の差動増幅トランジスタはそれぞれ、一方のソースが容量素子を介して他方のゲートに接続され、かつゲートがバイアスされている
ことを特徴とする可変利得回路。
【請求項１０】
請求項７乃至９のいずれか１つの可変利得回路において、
前記第１の増幅トランジスタのサイズは、前記第２の増幅トランジスタのサイズよりも大きい
ことを特徴とする可変利得回路。
【請求項１１】
請求項６の可変利得回路において、
前記第１および第２の可変減衰器の少なくとも一方は、
当該可変減衰器の入力端および出力端の間と固定電位との間を接続する、抵抗素子を有する少なくとも１つの経路と、
前記経路の少なくとも１つに設けられ、当該経路を前記固定電位に接続するか否かを切り替える第１の切替回路とを備えている
ことを特徴とする可変利得回路。
【請求項１２】
請求項６の可変利得回路において、
前記第１および第２の可変減衰器の少なくとも一方は、
当該可変減衰器の入力端および出力端の間と固定電位との間を接続する、容量素子を有する少なくとも１つの経路と、
前記経路の少なくとも１つに設けられ、当該経路を前記固定電位に接続するか否かを切り替える第１の切替回路とを備えている
ことを特徴とする可変利得回路。
【請求項１３】
請求項６の可変利得回路において、
前記第１の可変減衰器は、
当該可変減衰器の入力端および出力端の間と固定電位との間を接続する、抵抗素子を有する少なくとも１つの経路と、
前記経路の少なくとも１つに設けられ、当該経路を前記固定電位に接続するか否かを切り替える第１の切替回路とを備えている
ことを特徴とする可変利得回路。
【請求項１４】
請求項１１乃至請求項１３のいずれか１つの可変利得回路において、
前記第１の可変減衰器は、
並列接続された複数の前記経路と、
前記各経路に設けられた複数の前記第１の切替回路とを備えている
ことを特徴とする可変利得回路。
【請求項１５】
請求項６の可変利得回路において、
前記第１および第２の可変減衰器の少なくとも一方は、
当該可変減衰器の入力端および出力端の間と固定電位との間を接続する、抵抗素子を有する少なくとも１つの第３の経路と、
当該可変減衰器の入力端および出力端の間と固定電位との間を接続する、容量素子を有する少なくとも１つの第４の経路と、
前記第３および第４の経路の少なくとも一方のうちの少なくとも１つの経路に設けられ、当該経路を前記固定電位に接続するか否かを切り替える第２の切替回路とを備えている
ことを特徴とする可変利得回路。
【請求項１６】
請求項１５の可変利得回路において、
前記第１の可変減衰器は、
並列接続された複数の前記第３の経路と、
並列接続された複数の前記第４の経路と、
前記各第３の経路および前記各第４の経路のそれぞれに設けられた複数の前記第２の切替回路とを備えている
ことを特徴とする可変利得回路。
【請求項１７】
請求項６の可変利得回路において、
前記第１の可変利得トランスコンダクタンス増幅器は、
当該第１の可変利得トランスコンダクタンス増幅器の入力端に接続された増幅トランジスタと、
ソースが前記増幅トランジスタのドレインに接続され、ドレインが当該第１の可変利得トランスコンダクタンス増幅器の出力端に接続されたカスコードトランジスタと、
前記増幅トランジスタと前記カスコードトランジスタとが接続されるノードを固定電位に接続するか否かを切り替える第３の切替回路とを備えている
ことを特徴とする可変利得回路。
【請求項１８】
請求項１７の可変利得回路において、
前記第３の切替回路が前記ノードと前記固定電位とを接続しているとき、前記増幅トランジスタおよび前記カスコードトランジスタの少なくとも一方はオフ状態である
ことを特徴とする可変利得回路。
【請求項１９】
請求項６の可変利得回路において、
当該可変利得回路の利得が最大である場合、前記第１および第２の可変利得トランスコンダクタンス増幅器の利得は最大、かつ第１および第２の可変減衰器の減衰量は最小となるように制御され、
当該可変利得回路の利得が最大であるときから中間になる場合、前記第１の可変利得トランスコンダクタンス増幅器の利得は徐々に小さく、かつ前記第１の可変減衰器の減衰量は徐々に大きくなるように制御され、
当該可変利得回路の利得が中間よりも小さくなる場合、前記第１の可変利得トランスコンダクタンス増幅器はオフする一方、前記第２の可変利得トランスコンダクタンス増幅器の利得は徐々に小さく、かつ前記第２の可変減衰器の減衰量は徐々に大きくなるように制御される
ことを特徴とする可変利得回路。
【請求項２０】
請求項１のカスコード型トランスコンダクタンス増幅器および請求項６の可変利得回路の少なくとも一方を備えている
ことを特徴とするチューナシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、低歪化が可能なカスコード型トランスコンダクタンス増幅器および低歪化と低雑音化が可能な可変利得回路に関する。
【背景技術】
【０００２】
複数のチャンネルにより構成される送信信号を受信し、所望チャンネルを選択して復調を行うチューナシステムには低雑音特性と低歪特性が要求される。例えば、日本の地上波デジタルテレビ放送（ＩＳＤＢ−Ｔ）は１チャンネル当たり６ＭＨｚの信号帯域で第１３チャンネル（４７３．１４３ＭＨｚ）から第５２チャンネル（７０７．１４３ＭＨｚ）までの計４０チャンネルで構成されており、チューナシステムには各受信チャンネルにおいて−８０ｄＢｍ以下の感度特性が求められる一方で、妨害チャンネル入力レベルに対して５０ｄＢｃ以上の耐妨害波特性が求められる。【０００３】
こうしたチューナシステムの受信特性は、アンテナなどで受信した直後のＲＦ信号を処理する可変利得回路の雑音特性と歪特性で決まる。一方、モバイル端末に搭載されるチューナシステムでは、低消費電力化が求められる。【０００４】
可変利得回路として、信号強度に応じて、ＲＦ信号を２つの経路に切り替えて処理する構成が開示されている（例えば、特許文献１参照）。具体的には、信号強度が低い場合には、第１の経路におけるトランスコンダクタンス増幅器で信号が増幅される一方、信号強度が高い場合には、第２の経路における減衰器で信号が減衰されてから、当該経路に設けられたトランスコンダクタンス増幅器で信号が増幅される。【０００５】
このように、信号強度が低い場合には、第１の経路をオン、かつ第２の経路をオフする一方、信号強度が高い場合には、第１の経路をオフ、かつ第２の経路をオンすることで、低雑音化および低歪化が図られている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許第８０１８２８５号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１の構成において信号強度が高い場合、オフしているはずの第１の経路のトランスコンダクタンス増幅器が、信号の振幅に起因して断続的にオンしてしまい、歪みを生じた信号が第１の経路から出力に漏れ出してしまうため、結果として、可変利得回路の歪特性が劣化することになる。また、トランスコンダクタンス増幅器としてゲート接地型増幅器を用いた場合には、入力インピーダンスの変動が顕著になるため、第２の経路におけるトランスコンダクタンス増幅器の入力で信号が歪んでしまう。これらのことは、可変利得回路の低消費電力化のために、閾値電圧が低いトランジスタを用いるとより顕著になるため、特許文献１の可変利得回路では低消費電力化が困難である。【０００８】
かかる点に鑑みて、本開示は、低歪化が可能なカスコード型トランスコンダクタンス増幅器を提供することを課題とする。また、低雑音化および低歪化、ならびに低消費電力化が可能な可変利得回路を提供することを課題とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するため本開示によって次のような解決手段を講じた。すなわち、カスコード型トランスコンダクタンス増幅器は、入力端に接続された増幅トランジスタと、ソースが前記増幅トランジスタのドレインに接続され、ドレインが出力端に接続されたカスコードトランジスタと、前記増幅トランジスタと前記カスコードトランジスタとが接続されるノードを固定電位に接続するか否かを切り替える切替回路とを備えている。【００１０】
これによると、入力端と出力端との間に接続された、増幅トランジスタおよびカスコードトランジスタの接続ノードを、切替回路によって、固定電位に接続するか否かを切り替えることができる。【００１１】
例えば、振幅が大きい信号が入力された場合、接続ノードと固定電位とを接続するように切替回路を制御すると、増幅トランジスタを通った信号は、切替回路を介して固定電位に抜けるため、カスコードトランジスタを通って出力端に漏れ出すことがない。一方、振幅が小さい信号が入力された場合、接続ノードと固定電位との接続を解除するように切替回路を制御すると、その信号を、増幅トランジスタおよびカスコードトランジスタを通して出力端に送出することができる。【００１２】
これを前記第１の経路の増幅器として用いることで、第１の経路がオフ状態である場合に振幅の大きな信号が入力されても、第１の経路を通じて歪みを生じた信号が出力されず、前記可変利得回路の歪特性を良好に保つことができる。【００１３】
さらに、大きな振幅の信号が入力されても歪み特性を良好に保てることから、可変利得回路において閾値電圧が低いトランジスタを用いることができる。【００１４】
これらにより、可変利得回路において、低歪化および低消費電力化が可能となる。【００１５】
また、入力端子と出力端子との間に並列接続された、信号の増幅が可能な第１および第２の経路を備えた可変利得回路は、前記第１の経路は、前記入力端子に接続され、入力された信号を可変減衰量で減衰させる第１の可変減衰器と、前記第１の可変減衰器と前記出力端子との間に接続され、前記第１の可変減衰器の出力を増幅する第１の可変利得トランスコンダクタンス増幅器とを有し、前記第２の経路は、入力された信号を可変減衰量で減衰させる第２の可変減衰器と、前記第２の可変減衰器と前記出力端子との間に接続され、前記第２の可変減衰器の出力を増幅する第２の可変利得トランスコンダクタンス増幅器とを有し、前記第２の可変減衰器の入力側は、前記入力端子、あるいは前記第１の可変減衰器と前記第１の可変利得トランスコンダクタンス増幅器との間に接続されており、前記第１の可変利得トランスコンダクタンス増幅器の最大利得は、前記第２の可変利得トランスコンダクタンス増幅器の最大利得よりも大きい。【００１６】
これによると、第１の経路および第２の経路には、可変減衰器と可変利得トランスコンダクタンス増幅器とが設けられている。また、第１の可変利得トランスコンダクタンス増幅器の最大利得は、第２の可変利得トランスコンダクタンス増幅器の最大利得よりも大きくなるように設定されている。可変利得回路に信号が入力されると、その信号は、第１および第２の経路を経由して出力される。ここで、例えば、入力信号の振幅が大きい場合、第１の経路において、第１の可変減衰器をオンし、第１の可変利得トランスコンダクタンス増幅器をオフする一方、第２の経路において、第２の可変減衰器および第２の可変利得トランスコンダクタンス増幅器をともにオンする。【００１７】
この場合、第１の経路において、第１の可変利得トランスコンダクタンス増幅器への入力は、第１の可変減衰器の出力であるため、入力信号の振幅が大きくても、第１の可変利得トランスコンダクタンス増幅器に入力される信号は、第１の可変減衰器によって減衰される。したがって、信号の振幅に起因して、第１の可変利得トランスコンダクタンス増幅器が断続的にオンするのを抑制することができるため、信号を低歪化することができる。【００１８】
さらに、第１の可変利得トランスコンダクタンス増幅器で扱われる信号の振幅は第１の可変減衰器によって小さくなるため、可変利得回路において閾値電圧が低いトランジスタを用いることができる。【００１９】
これらにより、可変利得回路において、低歪化および低消費電力化が可能となる。【００２０】
また、例えば、入力信号の振幅が小さい場合、第１の経路において、第１の可変減衰器をオフし、第１の可変利得トランスコンダクタンス増幅器をオンする一方、第２の経路において、第２の可変減衰器をオフし、第２の可変利得トランスコンダクタンス増幅器をオンする。【００２１】
この場合、第１および第２の経路において、入力信号は、減衰されずに増幅される。特に、第１の可変利得トランスコンダクタンス増幅器での増幅が大きいため、低雑音化が可能となる。【００２２】
また、第２の可変減衰器の入力側を、第１の可変減衰器と第１の可変利得トランスコンダクタンス増幅器との間、すなわち第１の可変減衰器の出力側に接続するようにすれば、第２の経路において、信号を、第１および第２の可変減衰器によって減衰することができる。したがって、第２の可変減衰器の減衰量が少なくて済み、結果として、可変利得回路の面積を縮小することができる。【００２３】
あるいは、チューナシステムは、上記カスコード型トランスコンダクタンス増幅器および上記可変利得回路の少なくとも一方を備えている。【００２４】
これによると、チューナシステムにおいて、低雑音化、低歪化、および低消費電力化を図ることができる。
【発明の効果】
【００２５】
本開示によれば、低歪化が可能なカスコード型トランスコンダクタンス増幅器を提供することができるとともに、低雑音化、低歪化および低消費電力化が可能な可変利得回路を提供することができる。
【図面の簡単な説明】
【００２６】
【図１】図１は、第１の実施形態に係る可変利得回路の構成図である。
【図２】図２は、第１の実施形態の変形例に係る可変利得回路の構成図である。
【図３】図３は、図１の可変利得トランスコンダクタンス増幅器の構成例を示す図である。
【図４】図４は、図１の可変利得トランスコンダクタンス増幅器の別の構成例を示す図である。
【図５】図５は、図１の可変利得トランスコンダクタンス増幅器の別の構成例を示す図である。
【図６】図６は、図１のＧｍ６の別の構成例を示す図である。
【図７】図７は、図１のＧｍ６の別の構成例を示す図である。
【図８】図８は、図１のＧｍ６の別の構成例を示す図である。
【図９】図９は、図１の可変減衰器の構成例を示す図である。
【図１０】図１０は、図１の可変減衰器の別の構成例を示す図である。
【図１１】図１１は、図１の可変減衰器の別の構成例を示す図である。
【図１２】図１２は、図１の可変減衰器の別の構成例を示す図である。
【図１３】図１３は、図１の可変利得回路の別の動作例を説明するための図である。
【図１４】図１４は、第２の実施形態に係るチューナシステムの構成図である。
【発明を実施するための形態】
【００２７】
＜第１の実施形態＞
図１は、第１の実施形態に係る可変利得回路の構成図である。本実施形態に係る可変利得回路２は、入力端子Ｓｉｎに入力された信号を増幅して出力端子Ｓｏｕｔから出力する。入力端子Ｓｉｎには、アンテナ等で受信された信号が入力される。
【００２８】
具体的に、可変利得回路２は、入力端子Ｓｉｎと出力端子Ｓｏｕｔとの間に並列接続された、第１の経路Ｐ１および第２の経路Ｐ２を有する。
【００２９】
第１の経路Ｐ１は、入力端子Ｓｉｎに接続された可変減衰器４（以下、ＡＴＴ４と略記する）と、ＡＴＴ４と出力端子Ｓｏｕｔとの間に接続された可変利得トランスコンダクタンス増幅器６（以下、Ｇｍ６と略記する）とを有する。
【００３０】
ＡＴＴ４は、入力された信号を可変減衰量で減衰可能に構成されている。Ｇｍ６は、ＡＴＴ４の出力を可変利得で増幅可能に構成されている。
【００３１】
第２の経路Ｐ２は、入力端子Ｓｉｎに接続された可変減衰器８（以下、ＡＴＴ８と略記する）と、ＡＴＴ８と出力端子Ｓｏｕｔとの間に接続された可変利得トランスコンダクタンス増幅器１０（以下、Ｇｍ１０と略記する）とを有する。
【００３２】
ＡＴＴ８は、入力された信号を可変減衰量で減衰可能に構成されている。Ｇｍ１０は、ＡＴＴ８の出力を可変利得で増幅可能に構成されている。そして、Ｇｍ１０の最大利得は、Ｇｍ６の最大利得よりも小さくなるように設定されている。
【００３３】
なお、ＡＴＴ４，ＡＴＴ８およびＧｍ６，Ｇｍ１０の構成例については後述する。
【００３４】
また、可変利得回路２は、出力端子Ｓｏｕｔに接続された負荷１１と制御回路１２とを有する。
【００３５】
制御回路１２は、例えば出力端子Ｓｏｕｔから出力される信号に基づいて、ＡＴＴ４，ＡＴＴ８の減衰量およびＧｍ６，Ｇｍ１０の利得を制御する。なお、制御回路１２によって信号レベルを検出する場所は可変利得回路２の出力端子Ｓｏｕｔ以外であってもよい。
【００３６】
本実施形態に係る可変利得回路２の動作について説明する。例えば、アンテナで受信される信号が弱電界である場合、つまり、入力端子Ｓｉｎへの入力信号の振幅が小さい場合、制御回路１２は、ＡＴＴ４，ＡＴＴ８をともにオフするように制御する。これにより、ＡＴＴ４，ＡＴＴ８は入力された信号をそのままスルーする。
【００３７】
また、制御回路１２は、Ｇｍ６，Ｇｍ１０の利得が、例えば最大利得となるように制御する。これにより、Ｇｍ６は、入力信号をＧｍ１０よりも大きな最大利得で増幅するとともに、Ｇｍ１０は、自身の最大利得で入力信号を増幅する。
【００３８】
そして、Ｇｍ６，Ｇｍ１０の出力が合成され、合成された信号が出力端子Ｓｏｕｔから出力される。
【００３９】
ここで、Ｇｍ６の最大利得はＧｍ１０の最大利得よりも大きく設定されている。したがって、Ｓ／Ｎ比が低い信号が入力された場合でも、ＡＴＴ４で減衰させることなくＧｍ６によって増幅可能であるため、低雑音化が可能である。
【００４０】
一方、アンテナで受信される信号が強電界である場合、つまり、入力端子Ｓｉｎへの入力信号の振幅が大きい場合、制御回路１２は、ＡＴＴ４，ＡＴＴ８をオンするように制御する。したがって、ＡＴＴ４，ＡＴＴ８は、入力信号を所定の減衰量で減衰する。
【００４１】
また、制御回路１２は、Ｇｍ６をオフする一方、Ｇｍ１０をオンするように制御する。このような制御により、Ｇｍ６への入力はＡＴＴ４によって減衰されるため、信号の振幅に起因してＧｍ６がオンするのを抑制することができる。これにより、Ｇｍ６の入力側で信号が歪んだり、歪みを生じた信号がオフ状態であるＧｍ６から出力端子Ｓｏｕｔへ漏れ出したりすることを抑制することができる。したがって、可変利得回路２の低歪化が可能である。
【００４２】
また、入力信号の振幅が大きい場合でもＡＴＴ４によってＧｍ６に入力される信号の振幅が抑圧されるため、閾値電圧が低いトランジスタを用いてＧｍ６を構成することができる。これにより、Ｇｍ６の消費電力を低減することができ、結果として、可変利得回路２の低消費電力化を図ることができる。
【００４３】
以上、本実施形態によると、第１の経路Ｐ１にＡＴＴ４とＧｍ６とを設け、第２の経路Ｐ２にＡＴＴ８とＧｍ１０とを設け、Ｇｍ６の最大利得がＧｍ１０の最大利得よりも大きくなるように設定している。そして、入力端子Ｓｉｎへの入力信号の振幅が小さい場合には、ＡＴＴ４，ＡＴＴ８をオフするとともに、Ｇｍ６，Ｇｍ１０をオンする一方、振幅が大きい場合には、ＡＴＴ４，ＡＴＴ８、およびＧｍ１０をオンするとともに、Ｇｍ６をオフするように制御している。
【００４４】
これにより、上述したように、雑音特性、歪特性を良好に保ちながらも、低消費電力化が可能な可変利得回路２を提供することができる。
【００４５】
なお、本実施形態では、ＡＴＴ８の入力側を、入力端子Ｓｉｎに接続しているが、図２に示すように、ＡＴＴ８の入力側を、ＡＴＴ４とＧｍ６との間に接続してもよい。つまり、第１の経路Ｐ１および第２の経路Ｐ２によって、ＡＴＴ４を共有するように構成してもよい。
【００４６】
これにより、第２の経路Ｐ２において、入力端子Ｓｉｎへの入力信号は、その振幅が大きい場合、ＡＴＴ４，ＡＴＴ８によって減衰される。したがって、ＡＴＴ８の減衰量はＡＴＴ４の減衰量よりも少なくて済むため、ＡＴＴ８の面積を削減することができる。結果として、可変利得回路２の面積を縮小することができる。
【００４７】
次に、Ｇｍ６およびＧｍ１０、ならびにＡＴＴ４およびＡＴＴ８の構成例について、図を参照しながら説明する。なお、以下の説明における固定電位とは、例えば接地電位である。
【００４８】
＜Ｇｍ６およびＧｍ１０の構成例＞
以下、Ｇｍ６およびＧｍ１０の具体例について、図３〜図８を用いて説明する。
【００４９】
−構成例１−
図３は、図１の可変利得トランスコンダクタンス増幅器の構成例を示す図である。具体的に、Ｇｍ６，Ｇｍ１０としての可変利得トランスコンダクタンス増幅器は、図３に示すように、増幅トランジスタとしてのトランジスタＴｒ１と、カスコードトランジスタとしてのトランジスタＴｒ２とを有する。トランジスタＴｒ１，Ｔｒ２は、例えばＮｃｈトランジスタである。
【００５０】
トランジスタＴｒ１は、ソースが可変利得トランスコンダクタンス増幅器の入力端ｉｎに接続され、ゲートがバイアス電圧ＶＢ１に接続されている。つまり、トランジスタＴｒ１は、ゲート接地型増幅トランジスタとして動作する。
トランジスタＴｒ２は、ソースがトランジスタＴｒ１のドレインに接続され、ドレインが可変利得トランスコンダクタンス増幅器の出力端ｏｕｔに接続され、ゲートがバイアス電圧ＶＢ２に接続されている。なお、バイアス電圧ＶＢ１およびバイアス電圧ＶＢ２の大きさは任意である。
【００５１】
図１のＧｍ６およびＧｍ１０として、図３の構成を用いることで、アンテナと図３の回路との整合（インピーダンスマッチング）が良好になる。
【００５２】
ここで、Ｇｍ６の増幅トランジスタＴｒ１のサイズは、Ｇｍ１０の増幅トランジスタＴｒ１のサイズよりも大きくなるように設定されている。これにより、Ｇｍ６の最大利得を、Ｇｍ１０の最大利得よりも大きくすることができる。
【００５３】
なお、Ｇｍ６，Ｇｍ１０について、Ｇｍ６の最大利得がＧｍ１０の最大利得よりも大きくなるような構成であればよい。
【００５４】
−構成例２−
図４は、図１の可変利得トランスコンダクタンス増幅器の別の構成例を示す図である。図４では、図３との相違点ついて主に説明する。
【００５５】
トランジスタＴｒ１は、ゲートが可変利得回路の入力端ｉｎに接続されるとともに、抵抗素子を介してバイアス電圧ＶＢ１に接続され、ソースが固定電位に接続されている。つまり、トランジスタＴｒ１は、ソース接地型トランジスタとして動作する。
【００５６】
このように、トランジスタＴｒ１をソース接地型とすることで、可変利得トランスコンダクタンス増幅器の雑音特性が良好となる。
【００５７】
−構成例３−
図５は、図１の可変利得トランスコンダクタンス増幅器の別の構成例を示す図である。図５に示すように、図１のＧｍ６およびＧｍ１０は、差動信号を処理するように構成されていてもよい。この場合、例えば、差動信号を生成する回路を可変利得トランスコンダクタンス増幅器の内部あるいは前段に設ければよい。図５では、図３との相違点について主に説明する。
【００５８】
図５の可変利得トランスコンダクタンス増幅器は、トランジスタＴｒ１，Ｔｒ２に加え、トランジスタＴｒ３と、トランジスタＴｒ４と、容量素子Ｃ１，Ｃ２とを有する。
【００５９】
トランジスタＴｒ１は、ソースが可変利得トランスコンダクタンス増幅器の入力端ｉｎ＿ｐに接続されている。トランジスタＴｒ２は、ゲートがトランジスタＴｒ１のゲートに接続され、ドレインが可変利得トランスコンダクタンス増幅器の出力端ｏｕｔ＿ｐに接続されている。
【００６０】
トランジスタＴｒ３は、トランジスタＴｒ１と差動対を構成する差動増幅トランジスタであり、ソースが可変利得トランスコンダクタンス増幅器の差動入力端ｉｎ＿ｎに接続されている。
【００６１】
トランジスタＴｒ４は、トランジスタＴｒ２と差動対を構成する差動カスコードトランジスタであり、ソースがトランジスタＴｒ３のドレインに接続され、ドレインが可変利得トランスコンダクタンス増幅器の差動出力端ｏｕｔ＿ｎに接続されている。
【００６２】
また、トランジスタＴｒ１のソースは、容量素子Ｃ１を介してトランジスタＴｒ３のゲートに接続されており、トランジスタＴｒ３のソースは容量素子Ｃ２を介してトランジスタＴｒ１のゲートに接続されている。
【００６３】
トランジスタＴｒ１，Ｔｒ３のゲートはバイアス電圧ＶＢ１に接続されており、トランジスタＴｒ２，Ｔｒ４のゲートはバイアス電圧ＶＢ２に接続されている。
【００６４】
図１のＧｍ６およびＧｍ１０を図５のように構成することで、図３および図４の構成の双方の効果を得ることができる。
【００６５】
なお、トランジスタＴｒ１，Ｔｒ２の中間ノードを固定電位に接続可能な構成としてもよい。以下、このような構成について説明する。
【００６６】
−構成例４−
図６は、図１のＧｍ６の別の構成例を示す図である。図６では、図３との相違点ついて主に説明する。
【００６７】
図６の可変利得トランスコンダクタンス増幅器は、トランジスタＴｒ１，Ｔｒ２に加え、切替回路としての、例えばＮｃｈトランジスタであるスイッチ１４を有する。また、可変利得トランスコンダクタンス増幅器は、トランジスタＴｒ１のゲートを固定電位あるいはバイアス電圧ＶＢ１に接続するスイッチ１５と、トランジスタＴｒ２のゲートを固定電位あるいはバイアス電圧ＶＢ２に接続するスイッチ１６とを有する。
【００６８】
スイッチ１４は、トランジスタＴｒ１，Ｔｒ２の中間ノードを固定電位に接続するか否かを切り替える。
【００６９】
スイッチ１４，１５，１６は図１に示す制御回路１２によって制御される。具体的に、図１のＧｍ６がオフ状態である場合、制御回路１２は、スイッチ１４をオンして中間ノードを固定電位に接続する。また、制御回路１２は、スイッチ１５，１６の少なくとも一方を、固定電位に接続する。
【００７０】
一方、Ｇｍ６がオン状態である場合、制御回路１２は、スイッチ１４をオフして中間ノードと固定電位との接続を解除する。また、スイッチ１５をバイアス電圧ＶＢ１に、スイッチ１６をバイアス電圧ＶＢ２に接続するように制御する。
【００７１】
このような構成により、オフ状態である場合に、入力端ｉｎから出力端ｏｕｔに歪みが漏れ出すことを抑制することができる。したがって、図６の構成の可変利得トランスコンダクタンス増幅器を、図１のＧｍ６として用いることで、可変利得回路２の歪特性をより向上させることができる。
【００７２】
−構成例５−
図７は、図１のＧｍ６の別の構成例を示す図である。図７では、図４との相違点について主に説明する。
【００７３】
図７の可変利得トランスコンダクタンス増幅器は、トランジスタＴｒ１，Ｔｒ２に加え、トランジスタＴｒ１，Ｔｒ２の中間ノードを固定電位に接続するか否かを切り替えるスイッチ１４を有する。また、可変利得トランスコンダクタンス増幅器は、トランジスタＴｒ１のゲートに接続された抵抗素子の他端を固定電位あるいはバイアス電圧ＶＢ１に接続するスイッチ１５、およびトランジスタＴｒ２のゲートを固定電位あるいはバイアス電圧ＶＢ２に接続するスイッチ１６を有する。
【００７４】
−構成例６−
図８は、図１のＧｍ６の別の構成例を示す図である。図８では、図５との相違点について主に説明する。
【００７５】
図８の可変利得トランスコンダクタンス増幅器は、トランジスタＴｒ１〜Ｔｒ４に加え、トランジスタＴｒ１，Ｔｒ２の中間ノード、およびトランジスタＴｒ３，Ｔｒ４の中間ノードを固定電位接続するか否かを切り替えるスイッチ１４を有する。
【００７６】
また、可変利得トランスコンダクタンス増幅器は、トランジスタＴｒ１，Ｔｒ３のゲートを固定電位あるいはバイアス電圧ＶＢ１に接続するスイッチ１５と、トランジスタＴｒ２，Ｔｒ４のゲートを固定電位あるいはバイアス電圧ＶＢ２に接続するスイッチ１６とを有する。
【００７７】
以上、オフ状態にＧｍ６における図６〜図８のトランジスタＴｒ１，Ｔｒ２、および図８のトランジスタＴｒ３，Ｔｒ４の中間ノードを接地可能とすることで、可変利得回路２の歪特性を向上させることができる。
【００７８】
なお、図６〜図８において、スイッチ１５，１６のいずれかを省略してもよい。この場合、トランジスタＴｒ１，Ｔｒ２、およびトランジスタＴｒ３，Ｔｒ４のゲートには、それぞれのバイアス電圧ＶＢ１，ＶＢ２が接続されていてもよい。
【００７９】
＜ＡＴＴ４およびＡＴＴ８の構成例＞
次に、ＡＴＴ４およびＡＴＴ８の具体例について、図９〜図１２を用いて説明する。
【００８０】
−構成例１−
図９は、図１の可変減衰器の構成例を示す図である。ＡＴＴ４，ＡＴＴ８としての可変減衰器は、図９に示すように、抵抗素子Ｒと、経路ＲＰ１〜ＲＰｎ（ｎは自然数）とを有する。
【００８１】
抵抗素子Ｒは、可変減衰器の入力端ｉｎおよび出力端ｏｕｔとの間に設けられる。経路ＲＰ１〜ＲＰｎは、入力端ｉｎおよび出力端ｏｕｔの間と固定電位との間を並列に接続可能に構成されている。
【００８２】
具体的に、経路ＲＰ１〜ＲＰｎは、それぞれに対応する抵抗素子Ｒ１〜Ｒｎと、抵抗素子Ｒ１〜Ｒｎのそれぞれに接続されるスイッチＳ１〜Ｓｎとを有する。可変減衰器は、図１の制御回路１２によってスイッチＳ１〜Ｓｎがオンオフ制御されることで、減衰量が可変となる。
【００８３】
なお、入力端ｉｎは、図１の可変利得回路２の入力端子Ｓｉｎに接続される。
【００８４】
−構成例２−
図１０は、図１の可変減衰器の別の構成例を示す図である。図１０に示すように、可変減衰器の雑音特性をより良好に保つために、図９に示す抵抗素子Ｒを省略し、入力信号源インピーダンスとの組み合わせで減衰器を構成してもよい。
【００８５】
−構成例３−
図１１は、図１の可変減衰器の別の構成例を示す図である。図１１に示すように、図９に示す抵抗素子Ｒ，Ｒ１〜Ｒｎを容量素子Ｃ，Ｃ１〜Ｃｎに換えてもよい。
【００８６】
具体的に、ＡＴＴ４およびＡＴＴ８としての可変減衰器は、図１１に示すように、容量素子Ｃと、経路ＣＰ１〜ＣＰｎとを有する。
【００８７】
容量素子Ｃは、可変減衰器の入力端ｉｎおよび出力端ｏｕｔとの間に設けられる。経路ＣＰ１〜ＣＰｎは、入力端ｉｎおよび出力端ｏｕｔの間と固定電位との間を並列に接続可能に構成されている。
【００８８】
経路ＣＰ１〜ＣＰｎは、それぞれに対応する容量素子Ｃ１〜Ｃｎと、容量素子Ｃ１〜Ｃｎのそれぞれに接続されるスイッチＳ１〜Ｓｎとを有する。
【００８９】
−構成例４−
図１２は、図１の可変減衰器の別の構成例を示す図である。図１２に示す可変減衰器は、図９の可変減衰器と図１１の可変減衰器とを組み合わせた構成となっている。具体的に、可変減衰器は、抵抗素子Ｒ１〜Ｒｎおよびこれらに対応するスイッチＳＲ１〜ＳＲｎを有する経路ＲＰ１〜ＲＰｎと、容量素子Ｃと、容量素子Ｃ１〜Ｃｎおよびこれらに対応するスイッチＳＣ１〜ＳＣｎを有する経路ＣＰ１〜ＣＰｎとを有していてもよい。
【００９０】
なお、経路ＲＰ１〜ＲＰｎの数と経路ＣＰ１〜ＣＰｎの数は異なっていてもよい。
【００９１】
このように構成することで、可変減衰器の減衰量の可変範囲を拡張することができる。
【００９２】
以上、図９〜図１２に示すように、ＡＴＴ４，ＡＴＴ８は、抵抗素子とスイッチからなるスイッチ抵抗回路を複数個並列に接続して構成し、抵抗分圧によって減衰量を可変としてもよい。また、ＡＴＴ４，ＡＴＴ８は、容量素子とスイッチからなるスイッチ容量回路を複数個並列に接続して構成し、容量分圧によって減衰量を可変としてもよい。さらに、スイッチ抵抗回路とスイッチ容量回路とを組み合わせてもよい。
【００９３】
また、図９〜図１２において、経路ＲＰ１〜ＲＰｎおよび経路ＣＰ１〜ＣＰｎのいずれか１つの経路にスイッチが設けられていればよい。
【００９４】
また、図９〜図１２において、可変減衰器の入力端ｉｎおよび出力端ｏｕｔの間と固定電位との間の経路は１つでもよく、その経路に、抵抗素子および容量素子の少なくとも一方と、スイッチとが設けられていればよい。つまり、減衰器の減衰量が可変であるような構成であればよい。
【００９５】
次に、本実施形態に係る可変利得回路２の別の動作例について、図１３を用いて説明する。
【００９６】
図１３は、図１の可変利得回路の別の動作例を説明するための図である。図１３は、可変利得回路２の利得が徐々に変化するように制御される場合の例であり、制御回路１２は、ＡＴＴ４，ＡＴＴ８の減衰量およびＧｍ６，Ｇｍ１０の利得を徐々に変化させるように制御する。
【００９７】
具体的に、可変利得回路２が最大利得で動作している場合、ＡＴＴ４，ＡＴＴ８の減衰量は０ｄＢ（ＡＴＴ４，ＡＴＴ８はスルーモード）であり、Ｇｍ６，Ｇｍ１０の利得はそれぞれ最大利得として例えば１５ｄＢ，４ｄＢである。
【００９８】
この状態から、可変利得回路２の利得が低下して中間利得になる場合、ＡＴＴ４の減衰量は徐々に増加して例えば−５ｄＢとなり、Ｇｍ６の利得は徐々に低下して０ｄＢとなる。このとき、ＡＴＴ８の減衰量は０ｄＢ、Ｇｍ１０の利得は４ｄＢのままである。
【００９９】
さらに、可変利得回路２の利得が低下して最小利得になる場合、ＡＴＴ４の減衰量は−５ｄＢのままである一方、Ｇｍ６はオフ、ＡＴＴ８の減衰量は例えば−１０ｄＢ、Ｇｍ１０の利得は例えば−１０ｄＢとなる。
【０１００】
以上のように、可変利得回路２の利得を減衰させる際に、２つの経路Ｐ１，Ｐ２が共にオンした状態から、一方の経路の利得を他方の利得に比べて十分小さくなるまで下げてからオフ状態に遷移させることで、シームレスな利得可変が実現できる。
【０１０１】
なお、利得を増大させる場合の制御はこの逆であり、効果は同様である。
【０１０２】
ここで、特許文献１の構成では、信号強度に応じて２つの経路を切り替えているため、経路の切り替えのタイミングにおいて、可変利得回路の利得や入出力信号の位相関係が大きく変動してしまう。その結果、信号品質が大きく劣化してしまう。
【０１０３】
これに対して、可変利得回路２の利得を図１３に示すように制御することで、このような問題を抑制することができる。
【０１０４】
なお、図１３において、ＡＴＴ４の減衰量を徐々に増加させるタイミング、およびＧｍ６の利得を徐々に減少させるタイミングは、どちらが先でもよい。また、ＡＴＴ８の減衰量を徐々に増加させるタイミング、およびＧｍ１０の利得を徐々に減少させるタイミングは、どちらが先でもよい。
【０１０５】
また、図１３に示す動作は、可変利得回路２の利得が、３値以上に制御可能であることの例を示すものであり、ＡＴＴ４，ＡＴＴ８の減衰量、およびＧｍ６，Ｇｍ１０の利得を変化させる際のステップ数は任意である。
【０１０６】
＜第２の実施形態＞
図１４は、第３の実施形態に係るチューナシステムの構成を示す。図中のアンテナ２１を除く各信号処理ブロックは微細ＣＭＯＳ（Complementary Metal-Oxide Semiconductor）プロセスを用いて集積回路化することができる。アンテナ２１で受信したＲＦ信号は可変利得回路２によって信号強度が調整される。ＲＦ信号はケーブルを介して入力される有線信号であってもよい。可変利得回路２は、上述した実施形態に係るものである。
【０１０７】
可変利得回路２で処理されたＲＦ信号は、ＰＬＬ（Phase Locked Loop）２３が生成した局部発振信号でミキサによってベースバンド信号に変換される。変換方式はＬｏｗ−ＩＦ方式およびダイレクトコンバージョン方式のいずれでもよい。ベースバンド信号はローパスフィルタ（ＬＰＦ）２５によって不要な高周波成分が十分に取り除かれた後にＡ／Ｄ変換器（ＡＤＣ）２６でデジタル信号に変換される。そして、最終的にデジタル信号処理部（ＤＳＰ）２７において復調処理などが行われる。ＤＳＰ２７ではＲＦ信号の入力レベルが検出されるため、当該検出結果に応じて図１の可変利得回路２におけるＡＴＴ４，ＡＴＴ８やＧｍ６，Ｇｍ１０の可変特性を制御することができる。
【０１０８】
例えば、日本の地上波デジタルテレビ放送における第１３チャンネル（４７３．１４３ＭＨｚ）を受信する場合、ＰＬＬ３からは４７０．１４３ＭＨｚの局部発振信号が出力され、受信したＲＦ信号はミキサ２４において受信周波数と局部発振周波数との差である３ＭＨｚの中間周波数のベースバンド信号に変換される。このとき、受信周波数と局部発振周波数との和である９４３．２８６ＭＨｚの高周波信号も発生するが、そのような高周波成分はＬＰＦ２５によるフィルタリング処理で十分に減衰する。例えば、ＬＰＦ２５の信号帯域はチャンネルの信号帯域と同じ６ＭＨｚである。他のチャンネル受信時はＰＬＬ２３の発振周波数が希望チャンネルに応じて変化する。
【０１０９】
本実施形態に係るチューナシステムでは、アンテナ２１の受信直後のＲＦ信号を、上述した可変利得回路２で処理するため、良好な歪特性および雑音特性を得ることができるとともに、低消費電力化が可能である。
【０１１０】
なお、チューナシステムで差動信号を扱う場合には、例えばＡＤＣ２６でシングルエンド変換を行うようにしてもよい。
【０１１１】
また、本実施形態に係るチューナシステムは、例えば図６に示すカスコード型トランスコンダクタンス増幅器を有していてもよい。
【産業上の利用可能性】
【０１１２】
本開示に係るカスコード型トランスコンダクタンス増幅器は、歪特性を良好に保つことができる。また、本開示に係る可変利得回路は、良好な歪特性および雑音特性で、かつ低消費電力化が可能である。したがって、これらは、アナログ放送波およびデジタル放送波を受信する据え置き型のテレビジョン装置や携帯型端末などに有用である。
【符号の説明】
【０１１３】
２                        可変利得回路
４                        ＡＴＴ（第１の可変減衰器）
６                        Ｇｍ（第１の可変利得トランスコンダクタンス増幅器）
８                        ＡＴＴ（第２の可変減衰器）
１０                      Ｇｍ（第２の可変利得トランスコンダクタンス増幅器）
１４                      スイッチ（切替回路、第３の切替回路）
Ｃ，Ｃ１〜Ｃｎ            容量素子
ＣＰ１〜ＣＰｎ            経路（第４の経路）
Ｐ１                      第１の経路
Ｐ２                      第２の経路
Ｒ，Ｒ１〜Ｒｎ                  抵抗素子
ＲＰ１〜ＲＰｎ                  経路（第３の経路）
Ｓ１〜Ｓｎ                      スイッチ（第１の切替回路）
ＳＲ１〜ＳＲｎ，ＳＣ１〜ＳＣｎ  スイッチ（第２の切替回路）
Ｔｒ１                          トランジスタ（増幅トランジスタ）
Ｔｒ２                          トランジスタ（カスコードトランジスタ）
Ｔｒ３                          トランジスタ（差動増幅トランジスタ）
Ｔｒ４                          トランジスタ（差動カスコードトランジスタ）
【図１】
2015019525.tif 000003
【図２】
2015019525.tif 000004
【図３】
2015019525.tif 000005
【図４】
2015019525.tif 000006
【図５】
2015019525.tif 000007
【図６】
2015019525.tif 000008
【図７】
2015019525.tif 000009
【図８】
2015019525.tif 000010
【図９】
2015019525.tif 000011
【図１０】
2015019525.tif 000012
【図１１】
2015019525.tif 000013
【図１２】
2015019525.tif 000014
【図１３】
2015019525.tif 000015
【図１４】
2015019525.tif 000016
【手続補正書】
【提出日】平成27年12月28日(2015.12.28)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、低歪化と低雑音化が可能な可変利得回路に関する。
【背景技術】
【０００２】
複数のチャンネルにより構成される送信信号を受信し、所望チャンネルを選択して復調を行うチューナシステムには低雑音特性と低歪特性が要求される。例えば、日本の地上波デジタルテレビ放送（ＩＳＤＢ−Ｔ）は１チャンネル当たり６ＭＨｚの信号帯域で第１３チャンネル（４７３．１４３ＭＨｚ）から第５２チャンネル（７０７．１４３ＭＨｚ）までの計４０チャンネルで構成されており、チューナシステムには各受信チャンネルにおいて−８０ｄＢｍ以下の感度特性が求められる一方で、妨害チャンネル入力レベルに対して５０ｄＢｃ以上の耐妨害波特性が求められる。
【０００３】
こうしたチューナシステムの受信特性は、アンテナなどで受信した直後のＲＦ信号を処理する可変利得回路の雑音特性と歪特性で決まる。一方、モバイル端末に搭載されるチューナシステムでは、低消費電力化が求められる。
【０００４】
可変利得回路として、信号強度に応じて、ＲＦ信号を２つの経路に切り替えて処理する構成が開示されている（例えば、特許文献１参照）。具体的には、信号強度が低い場合には、第１の経路におけるトランスコンダクタンス増幅器で信号が増幅される一方、信号強度が高い場合には、第２の経路における減衰器で信号が減衰されてから、当該経路に設けられたトランスコンダクタンス増幅器で信号が増幅される。
【０００５】
このように、信号強度が低い場合には、第１の経路をオン、かつ第２の経路をオフする一方、信号強度が高い場合には、第１の経路をオフ、かつ第２の経路をオンすることで、低雑音化および低歪化が図られている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許第８０１８２８５号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１の構成において信号強度が高い場合、オフしているはずの第１の経路のトランスコンダクタンス増幅器が、信号の振幅に起因して断続的にオンしてしまい、歪みを生じた信号が第１の経路から出力に漏れ出してしまうため、結果として、可変利得回路の歪特性が劣化することになる。また、トランスコンダクタンス増幅器としてゲート接地型増幅器を用いた場合には、入力インピーダンスの変動が顕著になるため、第２の経路におけるトランスコンダクタンス増幅器の入力で信号が歪んでしまう。これらのことは、可変利得回路の低消費電力化のために、閾値電圧が低いトランジスタを用いるとより顕著になるため、特許文献１の可変利得回路では低消費電力化が困難である。
【０００８】
かかる点に鑑みて、本開示は、低雑音化および低歪化、ならびに低消費電力化が可能な可変利得回路を提供することを課題とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するため本開示によって次のような解決手段を講じた。すなわち、入力端子と出力端子との間に並列接続された、信号の増幅が可能な第１および第２の経路を備えた可変利得回路は、前記第１の経路は、前記入力端子に接続され、入力された信号を可変減衰量で減衰させる第１の可変減衰器と、前記第１の可変減衰器と前記出力端子との間に接続され、前記第１の可変減衰器の出力を増幅する第１の可変利得トランスコンダクタンス増幅器とを有し、前記第２の経路は、入力された信号を可変減衰量で減衰させる第２の可変減衰器と、前記第２の可変減衰器と前記出力端子との間に接続され、前記第２の可変減衰器の出力を増幅する第２の可変利得トランスコンダクタンス増幅器とを有し、前記第２の可変減衰器の入力側は、前記入力端子、あるいは前記第１の可変減衰器と前記第１の可変利得トランスコンダクタンス増幅器との間に接続されており、前記第１の可変利得トランスコンダクタンス増幅器の最大利得は、前記第２の可変利得トランスコンダクタンス増幅器の最大利得よりも大きい。
【００１０】
これによると、第１の経路および第２の経路には、可変減衰器と可変利得トランスコンダクタンス増幅器とが設けられている。また、第１の可変利得トランスコンダクタンス増幅器の最大利得は、第２の可変利得トランスコンダクタンス増幅器の最大利得よりも大きくなるように設定されている。可変利得回路に信号が入力されると、その信号は、第１および第２の経路を経由して出力される。ここで、例えば、入力信号の振幅が大きい場合、第１の経路において、第１の可変減衰器をオンし、第１の可変利得トランスコンダクタンス増幅器をオフする一方、第２の経路において、第２の可変減衰器および第２の可変利得トランスコンダクタンス増幅器をともにオンする。
【００１１】
この場合、第１の経路において、第１の可変利得トランスコンダクタンス増幅器への入力は、第１の可変減衰器の出力であるため、入力信号の振幅が大きくても、第１の可変利得トランスコンダクタンス増幅器に入力される信号は、第１の可変減衰器によって減衰される。したがって、信号の振幅に起因して、第１の可変利得トランスコンダクタンス増幅器が断続的にオンするのを抑制することができるため、信号を低歪化することができる。
【００１２】
さらに、第１の可変利得トランスコンダクタンス増幅器で扱われる信号の振幅は第１の可変減衰器によって小さくなるため、可変利得回路において閾値電圧が低いトランジスタを用いることができる。
【００１３】
これらにより、可変利得回路において、低歪化および低消費電力化が可能となる。
【００１４】
また、例えば、入力信号の振幅が小さい場合、第１の経路において、第１の可変減衰器をオフし、第１の可変利得トランスコンダクタンス増幅器をオンする一方、第２の経路において、第２の可変減衰器をオフし、第２の可変利得トランスコンダクタンス増幅器をオンする。
【００１５】
この場合、第１および第２の経路において、入力信号は、減衰されずに増幅される。特に、第１の可変利得トランスコンダクタンス増幅器での増幅が大きいため、低雑音化が可能となる。
【００１６】
また、第２の可変減衰器の入力側を、第１の可変減衰器と第１の可変利得トランスコンダクタンス増幅器との間、すなわち第１の可変減衰器の出力側に接続するようにすれば、第２の経路において、信号を、第１および第２の可変減衰器によって減衰することができる。したがって、第２の可変減衰器の減衰量が少なくて済み、結果として、可変利得回路の面積を縮小することができる。
【００１７】
あるいは、チューナシステムは、上記可変利得回路を備えている。
【００１８】
これによると、チューナシステムにおいて、低雑音化、低歪化、および低消費電力化を図ることができる。
【発明の効果】
【００１９】
本開示によれば、低雑音化、低歪化および低消費電力化が可能な可変利得回路を提供することができる。
【図面の簡単な説明】
【００２０】
【図１】図１は、第１の実施形態に係る可変利得回路の構成図である。
【図２】図２は、第１の実施形態の変形例に係る可変利得回路の構成図である。
【図３】図３は、図１の可変利得トランスコンダクタンス増幅器の構成例を示す図である。
【図４】図４は、図１の可変利得トランスコンダクタンス増幅器の別の構成例を示す図である。
【図５】図５は、図１の可変利得トランスコンダクタンス増幅器の別の構成例を示す図である。
【図６】図６は、図１のＧｍ６の別の構成例を示す図である。
【図７】図７は、図１のＧｍ６の別の構成例を示す図である。
【図８】図８は、図１のＧｍ６の別の構成例を示す図である。
【図９】図９は、図１の可変減衰器の構成例を示す図である。
【図１０】図１０は、図１の可変減衰器の別の構成例を示す図である。
【図１１】図１１は、図１の可変減衰器の別の構成例を示す図である。
【図１２】図１２は、図１の可変減衰器の別の構成例を示す図である。
【図１３】図１３は、図１の可変利得回路の別の動作例を説明するための図である。
【図１４】図１４は、第２の実施形態に係るチューナシステムの構成図である。
【発明を実施するための形態】
【００２１】
＜第１の実施形態＞
図１は、第１の実施形態に係る可変利得回路の構成図である。本実施形態に係る可変利得回路２は、入力端子Ｓｉｎに入力された信号を増幅して出力端子Ｓｏｕｔから出力する。入力端子Ｓｉｎには、アンテナ等で受信された信号が入力される。
【００２２】
具体的に、可変利得回路２は、入力端子Ｓｉｎと出力端子Ｓｏｕｔとの間に並列接続された、第１の経路Ｐ１および第２の経路Ｐ２を有する。
【００２３】
第１の経路Ｐ１は、入力端子Ｓｉｎに接続された可変減衰器４（以下、ＡＴＴ４と略記する）と、ＡＴＴ４と出力端子Ｓｏｕｔとの間に接続された可変利得トランスコンダクタンス増幅器６（以下、Ｇｍ６と略記する）とを有する。
【００２４】
ＡＴＴ４は、入力された信号を可変減衰量で減衰可能に構成されている。Ｇｍ６は、ＡＴＴ４の出力を可変利得で増幅可能に構成されている。
【００２５】
第２の経路Ｐ２は、入力端子Ｓｉｎに接続された可変減衰器８（以下、ＡＴＴ８と略記する）と、ＡＴＴ８と出力端子Ｓｏｕｔとの間に接続された可変利得トランスコンダクタンス増幅器１０（以下、Ｇｍ１０と略記する）とを有する。
【００２６】
ＡＴＴ８は、入力された信号を可変減衰量で減衰可能に構成されている。Ｇｍ１０は、ＡＴＴ８の出力を可変利得で増幅可能に構成されている。そして、Ｇｍ１０の最大利得は、Ｇｍ６の最大利得よりも小さくなるように設定されている。
【００２７】
なお、ＡＴＴ４，ＡＴＴ８およびＧｍ６，Ｇｍ１０の構成例については後述する。
【００２８】
また、可変利得回路２は、出力端子Ｓｏｕｔに接続された負荷１１と制御回路１２とを有する。
【００２９】
制御回路１２は、例えば出力端子Ｓｏｕｔから出力される信号に基づいて、ＡＴＴ４，ＡＴＴ８の減衰量およびＧｍ６，Ｇｍ１０の利得を制御する。なお、制御回路１２によって信号レベルを検出する場所は可変利得回路２の出力端子Ｓｏｕｔ以外であってもよい。
【００３０】
本実施形態に係る可変利得回路２の動作について説明する。例えば、アンテナで受信される信号が弱電界である場合、つまり、入力端子Ｓｉｎへの入力信号の振幅が小さい場合、制御回路１２は、ＡＴＴ４，ＡＴＴ８をともにオフするように制御する。これにより、ＡＴＴ４，ＡＴＴ８は入力された信号をそのままスルーする。
【００３１】
また、制御回路１２は、Ｇｍ６，Ｇｍ１０の利得が、例えば最大利得となるように制御する。これにより、Ｇｍ６は、入力信号をＧｍ１０よりも大きな最大利得で増幅するとともに、Ｇｍ１０は、自身の最大利得で入力信号を増幅する。
【００３２】
そして、Ｇｍ６，Ｇｍ１０の出力が合成され、合成された信号が出力端子Ｓｏｕｔから出力される。
【００３３】
ここで、Ｇｍ６の最大利得はＧｍ１０の最大利得よりも大きく設定されている。したがって、Ｓ／Ｎ比が低い信号が入力された場合でも、ＡＴＴ４で減衰させることなくＧｍ６によって増幅可能であるため、低雑音化が可能である。
【００３４】
一方、アンテナで受信される信号が強電界である場合、つまり、入力端子Ｓｉｎへの入力信号の振幅が大きい場合、制御回路１２は、ＡＴＴ４，ＡＴＴ８をオンするように制御する。したがって、ＡＴＴ４，ＡＴＴ８は、入力信号を所定の減衰量で減衰する。
【００３５】
また、制御回路１２は、Ｇｍ６をオフする一方、Ｇｍ１０をオンするように制御する。このような制御により、Ｇｍ６への入力はＡＴＴ４によって減衰されるため、信号の振幅に起因してＧｍ６がオンするのを抑制することができる。これにより、Ｇｍ６の入力側で信号が歪んだり、歪みを生じた信号がオフ状態であるＧｍ６から出力端子Ｓｏｕｔへ漏れ出したりすることを抑制することができる。したがって、可変利得回路２の低歪化が可能である。
【００３６】
また、入力信号の振幅が大きい場合でもＡＴＴ４によってＧｍ６に入力される信号の振幅が抑圧されるため、閾値電圧が低いトランジスタを用いてＧｍ６を構成することができる。これにより、Ｇｍ６の消費電力を低減することができ、結果として、可変利得回路２の低消費電力化を図ることができる。
【００３７】
以上、本実施形態によると、第１の経路Ｐ１にＡＴＴ４とＧｍ６とを設け、第２の経路Ｐ２にＡＴＴ８とＧｍ１０とを設け、Ｇｍ６の最大利得がＧｍ１０の最大利得よりも大きくなるように設定している。そして、入力端子Ｓｉｎへの入力信号の振幅が小さい場合には、ＡＴＴ４，ＡＴＴ８をオフするとともに、Ｇｍ６，Ｇｍ１０をオンする一方、振幅が大きい場合には、ＡＴＴ４，ＡＴＴ８、およびＧｍ１０をオンするとともに、Ｇｍ６をオフするように制御している。
【００３８】
これにより、上述したように、雑音特性、歪特性を良好に保ちながらも、低消費電力化が可能な可変利得回路２を提供することができる。
【００３９】
なお、本実施形態では、ＡＴＴ８の入力側を、入力端子Ｓｉｎに接続しているが、図２に示すように、ＡＴＴ８の入力側を、ＡＴＴ４とＧｍ６との間に接続してもよい。つまり、第１の経路Ｐ１および第２の経路Ｐ２によって、ＡＴＴ４を共有するように構成してもよい。
【００４０】
これにより、第２の経路Ｐ２において、入力端子Ｓｉｎへの入力信号は、その振幅が大きい場合、ＡＴＴ４，ＡＴＴ８によって減衰される。したがって、ＡＴＴ８の減衰量はＡＴＴ４の減衰量よりも少なくて済むため、ＡＴＴ８の面積を削減することができる。結果として、可変利得回路２の面積を縮小することができる。
【００４１】
次に、Ｇｍ６およびＧｍ１０、ならびにＡＴＴ４およびＡＴＴ８の構成例について、図を参照しながら説明する。なお、以下の説明における固定電位とは、例えば接地電位である。
【００４２】
＜Ｇｍ６およびＧｍ１０の構成例＞
以下、Ｇｍ６およびＧｍ１０の具体例について、図３〜図８を用いて説明する。
【００４３】
−構成例１−
図３は、図１の可変利得トランスコンダクタンス増幅器の構成例を示す図である。具体的に、Ｇｍ６，Ｇｍ１０としての可変利得トランスコンダクタンス増幅器は、図３に示すように、増幅トランジスタとしてのトランジスタＴｒ１と、カスコードトランジスタとしてのトランジスタＴｒ２とを有する。トランジスタＴｒ１，Ｔｒ２は、例えばＮｃｈトランジスタである。
【００４４】
トランジスタＴｒ１は、ソースが可変利得トランスコンダクタンス増幅器の入力端ｉｎに接続され、ゲートがバイアス電圧ＶＢ１に接続されている。つまり、トランジスタＴｒ１は、ゲート接地型増幅トランジスタとして動作する。
トランジスタＴｒ２は、ソースがトランジスタＴｒ１のドレインに接続され、ドレインが可変利得トランスコンダクタンス増幅器の出力端ｏｕｔに接続され、ゲートがバイアス電圧ＶＢ２に接続されている。なお、バイアス電圧ＶＢ１およびバイアス電圧ＶＢ２の大きさは任意である。
【００４５】
図１のＧｍ６およびＧｍ１０として、図３の構成を用いることで、アンテナと図１の回路との整合（インピーダンスマッチング）が良好になる。
【００４６】
ここで、Ｇｍ６の増幅トランジスタＴｒ１のサイズは、Ｇｍ１０の増幅トランジスタＴｒ１のサイズよりも大きくなるように設定されている。これにより、Ｇｍ６の最大利得を、Ｇｍ１０の最大利得よりも大きくすることができる。
【００４７】
なお、Ｇｍ６，Ｇｍ１０について、Ｇｍ６の最大利得がＧｍ１０の最大利得よりも大きくなるような構成であればよい。
【００４８】
−構成例２−
図４は、図１の可変利得トランスコンダクタンス増幅器の別の構成例を示す図である。図４では、図３との相違点について主に説明する。
【００４９】
トランジスタＴｒ１は、ゲートが可変利得トランスコンダクタンス増幅器の入力端ｉｎに接続されるとともに、抵抗素子を介してバイアス電圧ＶＢ１に接続され、ソースが固定電位に接続されている。つまり、トランジスタＴｒ１は、ソース接地型トランジスタとして動作する。
【００５０】
このように、トランジスタＴｒ１をソース接地型とすることで、可変利得トランスコンダクタンス増幅器の雑音特性が良好となる。
【００５１】
−構成例３−
図５は、図１の可変利得トランスコンダクタンス増幅器の別の構成例を示す図である。図５に示すように、図１のＧｍ６およびＧｍ１０は、差動信号を処理するように構成されていてもよい。この場合、例えば、差動信号を生成する回路を可変利得トランスコンダクタンス増幅器の内部あるいは前段に設ければよい。図５では、図３との相違点について主に説明する。
【００５２】
図５の可変利得トランスコンダクタンス増幅器は、トランジスタＴｒ１，Ｔｒ２に加え、トランジスタＴｒ３と、トランジスタＴｒ４と、容量素子Ｃ１，Ｃ２とを有する。
【００５３】
トランジスタＴｒ１は、ソースが可変利得トランスコンダクタンス増幅器の入力端ｉｎ＿ｐに接続されている。トランジスタＴｒ２は、ゲートがトランジスタＴｒ１のゲートに接続され、ドレインが可変利得トランスコンダクタンス増幅器の出力端ｏｕｔ＿ｐに接続されている。
【００５４】
トランジスタＴｒ３は、トランジスタＴｒ１と差動対を構成する差動増幅トランジスタであり、ソースが可変利得トランスコンダクタンス増幅器の差動入力端ｉｎ＿ｎに接続されている。
【００５５】
トランジスタＴｒ４は、トランジスタＴｒ２と差動対を構成する差動カスコードトランジスタであり、ソースがトランジスタＴｒ３のドレインに接続され、ドレインが可変利得トランスコンダクタンス増幅器の差動出力端ｏｕｔ＿ｎに接続されている。
【００５６】
また、トランジスタＴｒ１のソースは、容量素子Ｃ１を介してトランジスタＴｒ３のゲートに接続されており、トランジスタＴｒ３のソースは容量素子Ｃ２を介してトランジスタＴｒ１のゲートに接続されている。
【００５７】
トランジスタＴｒ１，Ｔｒ３のゲートはバイアス電圧ＶＢ１に接続されており、トランジスタＴｒ２，Ｔｒ４のゲートはバイアス電圧ＶＢ２に接続されている。
【００５８】
図１のＧｍ６およびＧｍ１０を図５のように構成することで、図３および図４の構成の双方の効果を得ることができる。
【００５９】
なお、トランジスタＴｒ１，Ｔｒ２の中間ノードを固定電位に接続可能な構成としてもよい。以下、このような構成について説明する。
【００６０】
−構成例４−
図６は、図１のＧｍ６の別の構成例を示す図である。図６では、図３との相違点ついて主に説明する。
【００６１】
図６の可変利得トランスコンダクタンス増幅器は、トランジスタＴｒ１，Ｔｒ２に加え、切替回路としての、例えばＮｃｈトランジスタであるスイッチ１４を有する。また、可変利得トランスコンダクタンス増幅器は、トランジスタＴｒ１のゲートを固定電位あるいはバイアス電圧ＶＢ１に接続するスイッチ１５と、トランジスタＴｒ２のゲートを固定電位あるいはバイアス電圧ＶＢ２に接続するスイッチ１６とを有する。
【００６２】
スイッチ１４は、トランジスタＴｒ１，Ｔｒ２の中間ノードを固定電位に接続するか否かを切り替える。
【００６３】
スイッチ１４，１５，１６は図１に示す制御回路１２によって制御される。具体的に、図１のＧｍ６がオフ状態である場合、制御回路１２は、スイッチ１４をオンして中間ノードを固定電位に接続する。また、制御回路１２は、スイッチ１５，１６の少なくとも一方を、固定電位に接続する。
【００６４】
一方、Ｇｍ６がオン状態である場合、制御回路１２は、スイッチ１４をオフして中間ノードと固定電位との接続を解除する。また、スイッチ１５をバイアス電圧ＶＢ１に、スイッチ１６をバイアス電圧ＶＢ２に接続するように制御する。
【００６５】
このような構成により、オフ状態である場合に、入力端ｉｎから出力端ｏｕｔに歪みが漏れ出すことを抑制することができる。したがって、図６の構成の可変利得トランスコンダクタンス増幅器を、図１のＧｍ６として用いることで、可変利得回路２の歪特性をより向上させることができる。
【００６６】
−構成例５−
図７は、図１のＧｍ６の別の構成例を示す図である。図７では、図４との相違点について主に説明する。
【００６７】
図７の可変利得トランスコンダクタンス増幅器は、トランジスタＴｒ１，Ｔｒ２に加え、トランジスタＴｒ１，Ｔｒ２の中間ノードを固定電位に接続するか否かを切り替えるスイッチ１４を有する。また、可変利得トランスコンダクタンス増幅器は、トランジスタＴｒ１のゲートに接続された抵抗素子の他端を固定電位あるいはバイアス電圧ＶＢ１に接続するスイッチ１５、およびトランジスタＴｒ２のゲートを固定電位あるいはバイアス電圧ＶＢ２に接続するスイッチ１６を有する。
【００６８】
−構成例６−
図８は、図１のＧｍ６の別の構成例を示す図である。図８では、図５との相違点について主に説明する。
【００６９】
図８の可変利得トランスコンダクタンス増幅器は、トランジスタＴｒ１〜Ｔｒ４に加え、トランジスタＴｒ１，Ｔｒ２の中間ノード、およびトランジスタＴｒ３，Ｔｒ４の中間ノードを固定電位に接続するか否かを切り替えるスイッチ１４を有する。
【００７０】
また、可変利得トランスコンダクタンス増幅器は、トランジスタＴｒ１，Ｔｒ３のゲートを固定電位あるいはバイアス電圧ＶＢ１に接続するスイッチ１５と、トランジスタＴｒ２，Ｔｒ４のゲートを固定電位あるいはバイアス電圧ＶＢ２に接続するスイッチ１６とを有する。
【００７１】
以上、オフ状態にＧｍ６における図６〜図８のトランジスタＴｒ１，Ｔｒ２、および図８のトランジスタＴｒ３，Ｔｒ４の中間ノードを接地可能とすることで、可変利得回路２の歪特性を向上させることができる。
【００７２】
なお、図６〜図８において、スイッチ１５，１６のいずれかを省略してもよい。この場合、トランジスタＴｒ１，Ｔｒ２、およびトランジスタＴｒ３，Ｔｒ４のゲートには、それぞれのバイアス電圧ＶＢ１，ＶＢ２が接続されていてもよい。
【００７３】
＜ＡＴＴ４およびＡＴＴ８の構成例＞
次に、ＡＴＴ４およびＡＴＴ８の具体例について、図９〜図１２を用いて説明する。
【００７４】
−構成例１−
図９は、図１の可変減衰器の構成例を示す図である。ＡＴＴ４，ＡＴＴ８としての可変減衰器は、図９に示すように、抵抗素子Ｒと、経路ＲＰ１〜ＲＰｎ（ｎは自然数）とを有する。
【００７５】
抵抗素子Ｒは、可変減衰器の入力端ｉｎおよび出力端ｏｕｔとの間に設けられる。経路ＲＰ１〜ＲＰｎは、入力端ｉｎおよび出力端ｏｕｔの間と固定電位との間を並列に接続可能に構成されている。
【００７６】
具体的に、経路ＲＰ１〜ＲＰｎは、それぞれに対応する抵抗素子Ｒ１〜Ｒｎと、抵抗素子Ｒ１〜Ｒｎのそれぞれに接続されるスイッチＳ１〜Ｓｎとを有する。可変減衰器は、図１の制御回路１２によってスイッチＳ１〜Ｓｎがオンオフ制御されることで、減衰量が可変となる。
【００７７】
なお、入力端ｉｎは、図１の可変利得回路２の入力端子Ｓｉｎに接続される。
【００７８】
−構成例２−
図１０は、図１の可変減衰器の別の構成例を示す図である。図１０に示すように、可変減衰器の雑音特性をより良好に保つために、図９に示す抵抗素子Ｒを省略し、入力信号源インピーダンスとの組み合わせで減衰器を構成してもよい。
【００７９】
−構成例３−
図１１は、図１の可変減衰器の別の構成例を示す図である。図１１に示すように、図９に示す抵抗素子Ｒ，Ｒ１〜Ｒｎを容量素子Ｃ，Ｃ１〜Ｃｎに換えてもよい。
【００８０】
具体的に、ＡＴＴ４およびＡＴＴ８としての可変減衰器は、図１１に示すように、容量素子Ｃと、経路ＣＰ１〜ＣＰｎとを有する。
【００８１】
容量素子Ｃは、可変減衰器の入力端ｉｎおよび出力端ｏｕｔとの間に設けられる。経路ＣＰ１〜ＣＰｎは、入力端ｉｎおよび出力端ｏｕｔの間と固定電位との間を並列に接続可能に構成されている。
【００８２】
経路ＣＰ１〜ＣＰｎは、それぞれに対応する容量素子Ｃ１〜Ｃｎと、容量素子Ｃ１〜Ｃｎのそれぞれに接続されるスイッチＳ１〜Ｓｎとを有する。
【００８３】
−構成例４−
図１２は、図１の可変減衰器の別の構成例を示す図である。図１２に示す可変減衰器は、図９の可変減衰器と図１１の可変減衰器とを組み合わせた構成となっている。具体的に、可変減衰器は、抵抗素子Ｒ１〜Ｒｎおよびこれらに対応するスイッチＳＲ１〜ＳＲｎを有する経路ＲＰ１〜ＲＰｎと、容量素子Ｃと、容量素子Ｃ１〜Ｃｎおよびこれらに対応するスイッチＳＣ１〜ＳＣｎを有する経路ＣＰ１〜ＣＰｎとを有していてもよい。
【００８４】
なお、経路ＲＰ１〜ＲＰｎの数と経路ＣＰ１〜ＣＰｎの数は異なっていてもよい。
【００８５】
このように構成することで、可変減衰器の減衰量の可変範囲を拡張することができる。
【００８６】
以上、図９〜図１２に示すように、ＡＴＴ４，ＡＴＴ８は、抵抗素子とスイッチからなるスイッチ抵抗回路を複数個並列に接続して構成し、抵抗分圧によって減衰量を可変としてもよい。また、ＡＴＴ４，ＡＴＴ８は、容量素子とスイッチからなるスイッチ容量回路を複数個並列に接続して構成し、容量分圧によって減衰量を可変としてもよい。さらに、スイッチ抵抗回路とスイッチ容量回路とを組み合わせてもよい。
【００８７】
また、図９〜図１２において、経路ＲＰ１〜ＲＰｎおよび経路ＣＰ１〜ＣＰｎのいずれか１つの経路にスイッチが設けられていればよい。
【００８８】
また、図９〜図１２において、可変減衰器の入力端ｉｎおよび出力端ｏｕｔの間と固定電位との間の経路は１つでもよく、その経路に、抵抗素子および容量素子の少なくとも一方と、スイッチとが設けられていればよい。つまり、減衰器の減衰量が可変であるような構成であればよい。
【００８９】
次に、本実施形態に係る可変利得回路２の別の動作例について、図１３を用いて説明する。
【００９０】
図１３は、図１の可変利得回路の別の動作例を説明するための図である。図１３は、可変利得回路２の利得が徐々に変化するように制御される場合の例であり、制御回路１２は、ＡＴＴ４，ＡＴＴ８の減衰量およびＧｍ６，Ｇｍ１０の利得を徐々に変化させるように制御する。
【００９１】
具体的に、可変利得回路２が最大利得で動作している場合、ＡＴＴ４，ＡＴＴ８の減衰量は０ｄＢ（ＡＴＴ４，ＡＴＴ８はスルーモード）であり、Ｇｍ６，Ｇｍ１０の利得はそれぞれ最大利得として例えば１５ｄＢ，４ｄＢである。
【００９２】
この状態から、可変利得回路２の利得が低下して中間利得になる場合、ＡＴＴ４の減衰量は徐々に増加して例えば−５ｄＢとなり、Ｇｍ６の利得は徐々に低下して０ｄＢとなる。このとき、ＡＴＴ８の減衰量は０ｄＢ、Ｇｍ１０の利得は４ｄＢのままである。
【００９３】
さらに、可変利得回路２の利得が低下して最小利得になる場合、ＡＴＴ４の減衰量は−５ｄＢのままである一方、Ｇｍ６はオフ、ＡＴＴ８の減衰量は例えば−１０ｄＢ、Ｇｍ１０の利得は例えば−１０ｄＢとなる。
【００９４】
以上のように、可変利得回路２の利得を減衰させる際に、２つの経路Ｐ１，Ｐ２が共にオンした状態から、一方の経路の利得を他方の利得に比べて十分小さくなるまで下げてからオフ状態に遷移させることで、シームレスな利得可変が実現できる。
【００９５】
なお、利得を増大させる場合の制御はこの逆であり、効果は同様である。
【００９６】
ここで、特許文献１の構成では、信号強度に応じて２つの経路を切り替えているため、経路の切り替えのタイミングにおいて、可変利得回路の利得や入出力信号の位相関係が大きく変動してしまう。その結果、信号品質が大きく劣化してしまう。
【００９７】
これに対して、可変利得回路２の利得を図１３に示すように制御することで、このような問題を抑制することができる。
【００９８】
なお、図１３において、ＡＴＴ４の減衰量を徐々に増加させるタイミング、およびＧｍ６の利得を徐々に減少させるタイミングは、どちらが先でもよい。また、ＡＴＴ８の減衰量を徐々に増加させるタイミング、およびＧｍ１０の利得を徐々に減少させるタイミングは、どちらが先でもよい。
【００９９】
また、図１３に示す動作は、可変利得回路２の利得が、３値以上に制御可能であることの例を示すものであり、ＡＴＴ４，ＡＴＴ８の減衰量、およびＧｍ６，Ｇｍ１０の利得を変化させる際のステップ数は任意である。
【０１００】
＜第２の実施形態＞
図１４は、第２の実施形態に係るチューナシステムの構成を示す。図中のアンテナ２１を除く各信号処理ブロックは微細ＣＭＯＳ（Complementary Metal-Oxide Semiconductor）プロセスを用いて集積回路化することができる。アンテナ２１で受信したＲＦ信号は可変利得回路２によって信号強度が調整される。ＲＦ信号はケーブルを介して入力される有線信号であってもよい。可変利得回路２は、上述した実施形態に係るものである。
【０１０１】
可変利得回路２で処理されたＲＦ信号は、ＰＬＬ（Phase Locked Loop）２３が生成した局部発振信号でミキサによってベースバンド信号に変換される。変換方式はＬｏｗ−ＩＦ方式およびダイレクトコンバージョン方式のいずれでもよい。ベースバンド信号はローパスフィルタ（ＬＰＦ）２５によって不要な高周波成分が十分に取り除かれた後にＡ／Ｄ変換器（ＡＤＣ）２６でデジタル信号に変換される。そして、最終的にデジタル信号処理部（ＤＳＰ）２７において復調処理などが行われる。ＤＳＰ２７ではＲＦ信号の入力レベルが検出されるため、当該検出結果に応じて図１の可変利得回路２におけるＡＴＴ４，ＡＴＴ８やＧｍ６，Ｇｍ１０の可変特性を制御することができる。
【０１０２】
例えば、日本の地上波デジタルテレビ放送における第１３チャンネル（４７３．１４３ＭＨｚ）を受信する場合、ＰＬＬ３からは４７０．１４３ＭＨｚの局部発振信号が出力され、受信したＲＦ信号はミキサ２４において受信周波数と局部発振周波数との差である３ＭＨｚの中間周波数のベースバンド信号に変換される。このとき、受信周波数と局部発振周波数との和である９４３．２８６ＭＨｚの高周波信号も発生するが、そのような高周波成分はＬＰＦ２５によるフィルタリング処理で十分に減衰する。例えば、ＬＰＦ２５の信号帯域はチャンネルの信号帯域と同じ６ＭＨｚである。他のチャンネル受信時はＰＬＬ２３の発振周波数が希望チャンネルに応じて変化する。
【０１０３】
本実施形態に係るチューナシステムでは、アンテナ２１の受信直後のＲＦ信号を、上述した可変利得回路２で処理するため、良好な歪特性および雑音特性を得ることができるとともに、低消費電力化が可能である。
【０１０４】
なお、チューナシステムで差動信号を扱う場合には、例えばＡＤＣ２６でシングルエンド変換を行うようにしてもよい。
【０１０５】
また、本実施形態に係るチューナシステムは、例えば図６に示すカスコード型トランスコンダクタンス増幅器を有していてもよい。
【産業上の利用可能性】
【０１０６】
本開示に係る可変利得回路は、良好な歪特性および雑音特性で、かつ低消費電力化が可能である。したがって、これは、アナログ放送波およびデジタル放送波を受信する据え置き型のテレビジョン装置や携帯型端末などに有用である。
【符号の説明】
【０１０７】
２                        可変利得回路
４                        ＡＴＴ（第１の可変減衰器）
６                        Ｇｍ（第１の可変利得トランスコンダクタンス増幅器）
８                        ＡＴＴ（第２の可変減衰器）
１０                      Ｇｍ（第２の可変利得トランスコンダクタンス増幅器）
１４                      スイッチ（切替回路、第３の切替回路）
Ｃ，Ｃ１〜Ｃｎ            容量素子
ＣＰ１〜ＣＰｎ            経路（第４の経路）
Ｐ１                      第１の経路
Ｐ２                      第２の経路
Ｒ，Ｒ１〜Ｒｎ                  抵抗素子
ＲＰ１〜ＲＰｎ                  経路（第３の経路）
Ｓ１〜Ｓｎ                      スイッチ（第１の切替回路）
ＳＲ１〜ＳＲｎ，ＳＣ１〜ＳＣｎ  スイッチ（第２の切替回路）
Ｔｒ１                          トランジスタ（増幅トランジスタ）
Ｔｒ２                          トランジスタ（カスコードトランジスタ）
Ｔｒ３                          トランジスタ（差動増幅トランジスタ）
Ｔｒ４                          トランジスタ（差動カスコードトランジスタ）
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
入力端子と出力端子との間に並列接続された、信号の増幅が可能な第１および第２の経路を備えた可変利得回路であって、
前記第１の経路は、
前記入力端子に接続され、入力された信号を可変減衰量で減衰させる第１の可変減衰器と、
前記第１の可変減衰器と前記出力端子との間に接続され、前記第１の可変減衰器の出力を増幅する第１の可変利得トランスコンダクタンス増幅器とを有し、
前記第２の経路は、
入力された信号を可変減衰量で減衰させる第２の可変減衰器と、
前記第２の可変減衰器と前記出力端子との間に接続され、前記第２の可変減衰器の出力を増幅する第２の可変利得トランスコンダクタンス増幅器とを有し、
前記第２の可変減衰器の入力側は、前記入力端子、あるいは前記第１の可変減衰器と前記第１の可変利得トランスコンダクタンス増幅器との間に接続されており、
前記第１の可変利得トランスコンダクタンス増幅器の最大利得は、前記第２の可変利得トランスコンダクタンス増幅器の最大利得よりも大きい
ことを特徴とする可変利得回路。
【請求項２】
請求項１の可変利得回路において、
前記第１の可変利得トランスコンダクタンス増幅器は、
ソースが当該第１の可変利得トランスコンダクタンス増幅器の入力端に接続され、ゲートがバイアスされた第１の増幅トランジスタと、
ソースが前記第１の増幅トランジスタのドレインに接続され、ドレインが当該第１の可変利得トランスコンダクタンス増幅器の出力端に接続された第１のカスコードトランジスタとを有し、
前記第２の可変利得トランスコンダクタンス増幅器は、
ソースが当該第２の可変利得トランスコンダクタンス増幅器の入力端に接続され、ゲートがバイアスされた第２の増幅トランジスタと、
ソースが前記第２の増幅トランジスタのドレインに接続され、ドレインが当該第２の可変利得トランスコンダクタンス増幅器の出力端に接続された第２のカスコードトランジスタとを有する
ことを特徴とする可変利得回路。
【請求項３】
請求項１の可変利得回路において、
前記第１の可変利得トランスコンダクタンス増幅器は、
ゲートが当該第１の可変利得トランスコンダクタンス増幅器の入力端に接続されるとともにバイアスされ、ソースが固定電位に接続された第１の増幅トランジスタと、
ソースが前記第１の増幅トランジスタのドレインに接続され、ドレインが当該第１の可変利得トランスコンダクタンス増幅器の出力端に接続された第１のカスコードトランジスタとを有し、
前記第２の可変利得トランスコンダクタンス増幅器は、
ゲートが当該第２の可変利得トランスコンダクタンス増幅器の入力端に接続されるとともにバイアスされ、ソースが前記固定電位に接続された第２の増幅トランジスタと、
ソースが前記第２の増幅トランジスタのドレインに接続され、ドレインが当該第２の可変利得トランスコンダクタンス増幅器の出力端に接続された第２のカスコードトランジスタとを有する
ことを特徴とする可変利得回路。
【請求項４】
請求項１の可変利得回路において、
前記第１の可変利得トランスコンダクタンス増幅器は、
当該第１の可変利得トランスコンダクタンス増幅器の入力端に接続された第１の増幅トランジスタと、
ソースが前記第１の増幅トランジスタのドレインに接続され、ドレインが当該第１の可変利得トランスコンダクタンス増幅器の出力端に接続された第１のカスコードトランジスタと、
前記第１の増幅トランジスタと差動対を構成し、当該第１の可変利得トランスコンダクタンス増幅器の入力端に対する差動入力端に接続された第１の差動増幅トランジスタと、
前記第１のカスコードトランジスタと差動対を構成し、ソースが前記第１の差動増幅トランジスタのドレインに接続され、ドレインが当該第１の可変利得トランスコンダクタンス増幅器の出力端に対する差動出力端に接続された第１の差動カスコードトランジスタとを有し、
前記第２の可変利得トランスコンダクタンス増幅器は、
当該第２の可変利得トランスコンダクタンス増幅器の入力端に接続された第２の増幅トランジスタと、
ソースが前記第２の増幅トランジスタのドレインに接続され、ドレインが当該第２の可変利得トランスコンダクタンス増幅器の出力端に接続された第２のカスコードトランジスタと、
前記第２の増幅トランジスタと差動対を構成し、当該第２の可変利得トランスコンダクタンス増幅器の入力端に対する差動入力端に接続された第２の差動増幅トランジスタと、
前記第２のカスコードトランジスタと差動対を構成し、ソースが前記第２の差動増幅トランジスタのドレインに接続され、ドレインが当該第２の可変利得トランスコンダクタンス増幅器の出力端に対する差動出力端に接続された第２の差動カスコードトランジスタとを有し、
前記第１の増幅トランジスタおよび前記第１の差動増幅トランジスタはそれぞれ、一方のソースが容量素子を介して他方のゲートに接続され、かつゲートがバイアスされており、
前記第２の増幅トランジスタおよび前記第２の差動増幅トランジスタはそれぞれ、一方のソースが容量素子を介して他方のゲートに接続され、かつゲートがバイアスされている
ことを特徴とする可変利得回路。
【請求項５】
請求項２乃至４のいずれか１つの可変利得回路において、
前記第１の増幅トランジスタのサイズは、前記第２の増幅トランジスタのサイズよりも大きい
ことを特徴とする可変利得回路。
【請求項６】
請求項１の可変利得回路において、
前記第１および第２の可変減衰器の少なくとも一方は、
当該可変減衰器の入力端および出力端の間と固定電位との間を接続する、抵抗素子を有する少なくとも１つの経路と、
前記経路の少なくとも１つに設けられ、当該経路を前記固定電位に接続するか否かを切り替える第１の切替回路とを備えている
ことを特徴とする可変利得回路。
【請求項７】
請求項１の可変利得回路において、
前記第１および第２の可変減衰器の少なくとも一方は、
当該可変減衰器の入力端および出力端の間と固定電位との間を接続する、容量素子を有する少なくとも１つの経路と、
前記経路の少なくとも１つに設けられ、当該経路を前記固定電位に接続するか否かを切り替える第１の切替回路とを備えている
ことを特徴とする可変利得回路。
【請求項８】
請求項１の可変利得回路において、
前記第１の可変減衰器は、
当該可変減衰器の入力端および出力端の間と固定電位との間を接続する、抵抗素子を有する少なくとも１つの経路と、
前記経路の少なくとも１つに設けられ、当該経路を前記固定電位に接続するか否かを切り替える第１の切替回路とを備えている
ことを特徴とする可変利得回路。
【請求項９】
請求項６乃至８のいずれか１つの可変利得回路において、
前記第１の可変減衰器は、
並列接続された複数の前記経路と、
前記各経路に設けられた複数の前記第１の切替回路とを備えている
ことを特徴とする可変利得回路。
【請求項１０】
請求項１の可変利得回路において、
前記第１および第２の可変減衰器の少なくとも一方は、
当該可変減衰器の入力端および出力端の間と固定電位との間を接続する、抵抗素子を有する少なくとも１つの第３の経路と、
当該可変減衰器の入力端および出力端の間と固定電位との間を接続する、容量素子を有する少なくとも１つの第４の経路と、
前記第３および第４の経路の少なくとも一方のうちの少なくとも１つの経路に設けられ、当該経路を前記固定電位に接続するか否かを切り替える第２の切替回路とを備えている
ことを特徴とする可変利得回路。
【請求項１１】
請求項１０の可変利得回路において、
前記第１の可変減衰器は、
並列接続された複数の前記第３の経路と、
並列接続された複数の前記第４の経路と、
前記各第３の経路および前記各第４の経路のそれぞれに設けられた複数の前記第２の切替回路とを備えている
ことを特徴とする可変利得回路。
【請求項１２】
請求項１の可変利得回路において、
前記第１の可変利得トランスコンダクタンス増幅器は、
当該第１の可変利得トランスコンダクタンス増幅器の入力端に接続された増幅トランジスタと、
ソースが前記増幅トランジスタのドレインに接続され、ドレインが当該第１の可変利得トランスコンダクタンス増幅器の出力端に接続されたカスコードトランジスタと、
前記増幅トランジスタと前記カスコードトランジスタとが接続されるノードを固定電位に接続するか否かを切り替える第３の切替回路とを備えている
ことを特徴とする可変利得回路。
【請求項１３】
請求項１２の可変利得回路において、
前記第３の切替回路が前記ノードと前記固定電位とを接続しているとき、前記増幅トランジスタおよび前記カスコードトランジスタの少なくとも一方はオフ状態である
ことを特徴とする可変利得回路。
【請求項１４】
請求項１の可変利得回路において、
当該可変利得回路の利得が最大である場合、前記第１および第２の可変利得トランスコンダクタンス増幅器の利得は最大、かつ第１および第２の可変減衰器の減衰量は最小となるように制御され、
当該可変利得回路の利得が最大であるときから中間になる場合、前記第１の可変利得トランスコンダクタンス増幅器の利得は徐々に小さく、かつ前記第１の可変減衰器の減衰量は徐々に大きくなるように制御され、
当該可変利得回路の利得が中間よりも小さくなる場合、前記第１の可変利得トランスコンダクタンス増幅器はオフする一方、前記第２の可変利得トランスコンダクタンス増幅器の利得は徐々に小さく、かつ前記第２の可変減衰器の減衰量は徐々に大きくなるように制御される
ことを特徴とする可変利得回路。
【請求項１５】
請求項１の可変利得回路を備えている
ことを特徴とするチューナシステム。
【国際調査報告】
2015019525.tif 000017
2015019525.tif 000018
2015019525.tif 000019
2015019525.tif 000020