(57)【要約】  本発明に係る半導体装置の製造方法は、第１導電型の基板の上面側に第２導電型の層を形成する工程と、該基板の下面に対するイオン注入角度を固定して該基板の下面側に第１導電型の不純物をイオン注入するイオン注入工程を、先のイオン注入工程よりも後のイオン注入工程のイオン注入角度が小さくなるようにして、複数回行うバッファ層形成工程と、を備え、該バッファ層形成工程では、複数回の該イオン注入工程を一定の加速エネルギで行うことを特徴とする。
2016203545.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の基板の上面側に第２導電型の層を形成する工程と、
前記基板の下面に対するイオン注入角度を固定して前記基板の下面側に第１導電型の不純物をイオン注入するイオン注入工程を、先のイオン注入工程よりも後のイオン注入工程のイオン注入角度が小さくなるようにして、複数回行うバッファ層形成工程と、を備え、
前記バッファ層形成工程では、複数回の前記イオン注入工程を一定の加速エネルギで行うことを特徴とする半導体装置の製造方法。  
【請求項２】
前記バッファ層形成工程では前記基板を回転させることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
１回目の前記イオン注入工程では、前記基板の下面に対して垂直にイオン注入し、
２回目以降の前記イオン注入工程では、前記基板を回転させることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記バッファ層形成工程では、定期的に前記基板を回転方向に移動させることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記バッファ層形成工程では、プロトン又はヘリウムをイオン注入することを特徴とする請求項１〜４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記バッファ層形成工程の後に行われるアニール工程を備え、
前記バッファ層形成工程で形成されたバッファ層は、前記アニール工程により、深さ方向の不純物濃度の極大点が１つだけになることを特徴とする請求項１〜５のいずれか１項に記載の半導体装置の製造方法。
【請求項７】
前記基板の下面側に第２導電型のコレクタ層を形成する工程と、
前記コレクタ層と接するコレクタ電極を形成する工程と、を備えたことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項８】
前記バッファ層形成工程の後に行われるアニール工程と、
前記アニール工程の前に、前記基板の下面にＰを注入して中間バッファ層を形成する中間バッファ層形成工程と、を備え、
前記アニール工程後には、前記バッファ層形成工程で形成されたバッファ層の不純物濃度ピーク位置と、前記コレクタ層の不純物濃度ピーク位置の間に、前記中間バッファ層の不純物濃度ピークがあり、
前記バッファ層の不純物濃度ピークよりも前記中間バッファ層の不純物濃度ピークの方が高いことを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
バッファ層は、前記アニール工程により、深さ方向の不純物濃度の極大点が１つだけになることを特徴とする請求項８に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えば大電流の制御に用いられる半導体装置の製造方法に関する。
【背景技術】
【０００２】
例えばパンチスルー型ＩＧＢＴ(Insulated Gate Bipolar Transistor)などのパワーディスクリート半導体装置では、近年、低コスト化を目的にＦＺ(Floating Zone)法又はＭＣＺ(Magnetic field applied Czochralski)法等で製造された安価な単結晶シリコン基板を用いることがある。【０００３】
Ｎ型単結晶シリコン基板を用いたパンチスルー型ＩＧＢＴの製造方法について簡単に説明する。まず、基板の上面側にＮ＋拡散層(エミッタ層)、Ｐ＋拡散層(ベース層)、ゲート絶縁膜、ゲート電極、及びメタル配線(エミッタ電極)等を形成する。次いで、基板の下面側から研削を進め、基板を例えば１００μmの厚さにする。次いで、イオン注入法によって基板の下面から不純物を基板中へ導入し、電気炉又はレーザアニール等によって不純物を活性化させることで、基板の下面側にＮ＋バッファ層及びＰ＋コレクタ層を形成する。【０００４】
従来技術におけるＮ＋バッファ層は、例えばリンを５００ｋｅＶ〜８ＭｅＶ程度のエネルギでイオン注入して形成するため、不純物濃度が極大値となる場所は、基板下面から最大でも５μｍ程度の深さである。【０００５】
また、Ｐ＋コレクタ層は、例えばボロンを５〜１００ｋｅＶ程度の低エネルギでイオン注入して形成するため、不純物（ボロン）は基板下面から０．１〜１．０μｍ程度の深さに位置する。【０００６】
一般に、基板下面側に不純物分布を有する半導体装置においては、低損失化を目的に半導体基板を薄くすることが望ましい。基板の薄厚化による低損失化と、耐圧特性の劣化及びターンオフ動作時のサージ電圧上昇による発振とは、トレードオフの関係にある。【０００７】
特許文献１には、複数回のプロトン照射によってＮ＋バッファ層（フィールドストップ層）を形成することが開示されている。プロトン照射により、基板にディスオーダ(結晶欠陥密度が高く、アモルファスに近い状態)が形成されると漏れ電流が増加したり、キャリア移動度の低下による損失が増加したりする。そこで、特許文献１の発明では、プロトン照射を複数回実施する。具体的には、前回のプロトン照射で残されたディスオーダの位置を目標に次回のプロトン照射を行う。【０００８】
特許文献２には、半導体基板に酸素を導入した後に、プロトン照射することで、ブロードな分布を持つＮ＋バッファ層を形成することが開示されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】国際公開２０１３／０８９２５６号
【特許文献２】日本特開２００７−２６６２３３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ディスオーダを抑制しつつ、厚いバッファ層を形成することが好ましい。しかしながら、特許文献１に開示の技術では前回のプロトン照射の加速エネルギを変更して次回のプロトン照射を行うので、ビーム調整に長時間を要し製造効率が悪くなる問題がある。また、特許文献２に開示の技術では酸素を導入した後にプロトン照射を行うので、製造工程が増加し、かつＮ＋バッファ層の分布を精度よく制御できない問題があった。【００１１】
本発明は上述の問題を解決するためになされたものであり、ディスオーダが抑制された厚いバッファ層を、効率的にばらつきを抑制して形成することができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本願の発明にかかる半導体装置の製造方法は、第１導電型の基板の上面側に第２導電型の層を形成する工程と、該基板の下面に対するイオン注入角度を固定して該基板の下面側に第１導電型の不純物をイオン注入するイオン注入工程を、先のイオン注入工程よりも後のイオン注入工程のイオン注入角度が小さくなるようにして、複数回行うバッファ層形成工程と、を備え、該バッファ層形成工程では、複数回の該イオン注入工程を一定の加速エネルギで行うことを特徴とする。【００１３】
本発明のその他の特徴は以下に明らかにする。
【発明の効果】
【００１４】
この発明によれば、イオン注入角度は異なるが加速エネルギは一定である複数のイオン注入工程で、基板の深い位置から順に不純物を注入するので、ディスオーダが抑制された厚いバッファ層を、効率的にばらつきを抑制して形成することができる。
【図面の簡単な説明】
【００１５】
【図１】基板の上面側の構造を形成したことを示す半導体装置の断面図である。
【図２】ボロン注入を示す図である。
【図３】第１イオン注入工程の処理内容を示す図である。
【図４】イオンビームのスキャン方向とプラテンの移動方法を示す図である。
【図５】第２イオン注入工程の処理内容を示す図である。
【図６】第３イオン注入工程の処理内容を示す図である。
【図７】アニール工程後の半導体装置の断面図である。
【図８】コレクタ電極を形成した半導体装置の断面図である。
【図９】図８のＩＸ−ＩＸ’線における不純物分布を示すグラフである。
【図１０】実施の形態２に係るバッファ層の不純物分布を示すグラフである。
【図１１】実施の形態３に係る半導体装置の製造方法で形成された半導体装置の断面図である。
【図１２】図１１のＸＩＩ−ＸＩＩ’線に沿った不純物分布を示すグラフである。
【図１３】変形例に係る半導体装置の不純物分布を示す図である。
【発明を実施するための形態】
【００１６】
本発明の実施の形態に係る半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１７】
実施の形態１．
図１〜８は、本発明の実施の形態１に係る半導体装置の製造方法を示す図である。実施の形態１に係る半導体装置の製造方法では、まず、基板の上面側の構造を形成する。図１は、基板の上面側の構造を形成したことを示す、製造途中の半導体装置の断面図である。基板１はＮ型単結晶シリコンである。基板１の上面側に周知の方法で、Ｎ＋拡散層で形成されたエミッタ層２、Ｐ＋拡散層で形成されたベース層３、ゲート絶縁膜４、ゲート電極５、メタル配線であるエミッタ電極６等を形成する。なお、これらの構造体の上にパッシベーション膜を形成してもよい。
【００１８】
次いで、基板１の下面側から基板１を研削することで、基板１の厚みを例えば１００μｍ程度まで薄くする。研削の際に基板１の上面側の構造を保護するために、基板１の上面側に保護テープを貼り付けることが好ましい。保護テープは一般的に１００℃前後の耐熱性を有するので、保護テープのある基板上面側が１００℃以上となる工程の前で、当該保護テープを剥す必要がある。
【００１９】
次いで、コレクタ層となるＰ型不純物をイオン注入する。図２は、Ｐ＋コレクタ層となるＰ型不純物を注入したことを示す断面図である。中電流イオン注入装置を用いて、Ｐ型不純物（ボロン７）を基板１の下面側に注入する。ボロンの注入エネルギを例えば１００ｋｅＶ以下の低エネルギとすることで、基板１の下面から浅い領域にボロン７を注入する。
【００２０】
次いで、基板１にレーザアニール装置又は電気炉による活性化アニールを施し、注入した不純物を活性化させる。これにより前述のボロン７が活性化し、コレクタ層が形成される。
【００２１】
次いで、第１イオン注入工程を実施する。図３は、第１イオン注入工程の処理内容を示す図である。第１イオン注入工程では、例えば高エネルギイオン注入装置を用いて、不純物（プロトン１２）を基板１の下面側より注入する。この際、加速エネルギは固定する。また、基板１の下面に対するイオン注入角度θは９０°〜８３°である。言い換えれば、基板１の下面と垂直方向を０°とした場合、０°〜７°程度の角度でイオン注入する。第１イオン注入工程は、加速エネルギとイオン注入角度を固定した状態で、基板１の下面全体にプロトン１２を注入する工程である。
【００２２】
第１イオン注入工程では、注入する不純物量の基板面内の均一性を確保するために、イオンビーム又は基板１を保持しているプラテンを上下左右へと動かす。あるいは、イオンビームを左右にスキャンさせつつ、プラテンを上下方向に移動させることで、基板１の下面全体にイオン注入する。図４は、イオンビームを左右にスキャンさせ、プラテンを上下にスキャンさせることを示す図である。注入不純物の面内均一性を確保するために、イオンビーム又はプラテンのスキャン回数に下限値を設定することが好ましい。
【００２３】
第１イオン注入工程の途中でイオン注入角度を変えると、面内の均一性が悪くなり、注入深さも制御できなくなる。そのため、第１イオン注入工程では、イオン注入角度は固定としている。
【００２４】
次いで、第２イオン注入工程を実施する。図５は、第２イオン注入工程の処理内容を示す図である。第２イオン注入工程では、例えば高エネルギイオン注入装置を用いて、不純物（プロトン１４）を基板１の下面側より注入する。加速エネルギは第１イオン注入工程における加速エネルギと同じとする。また、基板１の下面に対するイオン注入角度θは５０°である。言い換えれば、基板の下面と垂直方向を０°とした場合、４０°程度の角度でイオン注入する。
【００２５】
第２イオン注入工程のイオン注入角度は、第１イオン注入工程のイオン注入角度より小さいので、プロトン１４はプロトン１２より基板１の下面から浅い位置にある。
【００２６】
次いで、第３イオン注入工程を実施する。図６は、第３イオン注入工程の処理内容を示す図である。第３イオン注入工程では、例えば高エネルギイオン注入装置を用いて、不純物（プロトン１６）を基板１の下面側より注入する。加速エネルギは第１イオン注入工程における加速エネルギと同じとする。また、基板１の下面に対するイオン注入角度θは３０°である。言い換えれば、基板の下面と垂直方向を０°とした場合、６０°程度の角度でイオン注入する。なお、第２第３イオン注入工程では、第１イオン注入工程と同様にイオンビームとプラテンの少なくとも一方を動かし注入不純物の面内均一性を確保する。
【００２７】
第３イオン注入工程のイオン注入角度は、第２イオン注入工程のイオン注入角度より小さいので、プロトン１６はプロトン１４より基板１の下面から浅い位置にある。第１〜第３イオン注入工程をまとめて、バッファ層形成工程と称する。
【００２８】
次いで、バッファ層形成工程の後に、アニール工程（活性化アニール）を実施する。アニール工程では基板１に例えば４００℃程度の熱処理を施す。図７は、アニール工程後の半導体装置の断面図である。アニール工程によって、Ｎ＋領域であるバッファ層１０（フィールドストップ層）が形成される。コレクタ層８はバッファ層形成工程前のアニールによって形成されている。しかし、コレクタ層８を形成するためのアニールとバッファ層１０を形成するためのアニールを１つの工程に集約してもよい。つまり、バッファ層形成工程の前に行ったコレクタ層８を形成するための活性化アニールは省略してもよい。
【００２９】
最後に、基板１の下面側を洗浄した後、コレクタ電極を形成する。図８は、コレクタ層８と接するコレクタ電極９を形成した半導体装置の断面図である。コレクタ電極９は、メタル成膜によって形成する。
【００３０】
図９は、図８のＩＸ−ＩＸ’線における、コレクタ層８とバッファ層１０の不純物分布を示すグラフである。バッファ層１０は、３つの不純物濃度ピークを有する、基板の深い位置まで形成された層である。
【００３１】
バッファ層形成工程では、基板１の下面に対するイオン注入角度を固定して基板１の下面側にｎ型の不純物をイオン注入するイオン注入工程を、先のイオン注入工程よりも後のイオン注入工程のイオン注入角度が小さくなるようにして、複数回行う。言い換えれば、基板１の深い位置に先にイオン注入し、順次基板１の浅い位置にイオン注入する。基板のディスオーダ量が少ない時期である最初のイオン注入工程において、基板の深い位置に不純物を注入する。よって、ディスオーダによって妨害されることなく基板の深い位置に不純物を到達させることができる。よって、厚いバッファ層を形成できる。
【００３２】
仮に、複数のイオン注入工程のうち最も基板の深い位置に不純物を到達させるイオン注入工程を、２回目以降のイオン注入工程において実施すると、先行するイオン注入工程で導入されたディスオーダによってイオンの飛程が小さくなる。よって、意図する深さまで不純物を注入することができない。この不都合を回避するために、実施の形態１では、基板の深い位置に先にイオン注入し、順次基板の浅い位置にイオン注入する。
【００３３】
本発明の実施の形態１に係る半導体装置の製造方法では、厚い（ブロードな）バッファ層を形成することができる。厚いバッファ層１０を形成することで、バッファ層１０のピーク濃度を抑えることが可能となり、ターンオフ時の発振を抑制できる。また、基板深さ方向の不純物分布を任意に設計することができるので、低損失化のために基板を薄くすることが可能となる。
【００３４】
半導体装置のターンオフ動作について簡単に説明する。半導体装置のオン状態においてゲート電極５の正電圧を下げると、ゲート絶縁膜４近傍に形成されたチャネルが消滅し、エミッタ層２から基板１への電子の注入が止まる。このとき，バッファ層１０の電位が上昇し、コレクタ層８から基板１へ注入されていた電荷(ホール)が減少し、基板１中に蓄積されたキャリア(電子、ホール)が基板１中で対となって消滅する。あるいは，基板１中の電子がコレクタ電極９側へ、基板１中のホールがベース層３よりエミッタ電極６へと流れ、ホールあるいは電子と結合し消滅する。基板１中の蓄積キャリアが全て消滅すると、基板１は高抵抗なオフ状態となる。
【００３５】
本発明の実施の形態１によれば、基板の深い位置に先にイオン注入し、順次基板の浅い位置にイオン注入することで、先のプロトン注入で発生したディスオーダ領域に、後のプロトン注入でプロトンを供給（補填）することができる。この補填を可能とするように、基板の下面に対するイオン注入角度を決定する。イオン注入角度は不純物のピーク濃度深さを決定するパラメータである。したがって、イオン注入角度を最適化することに加えて、ディスオーダが形成される深さに必要な量のプロトンを供給できるよう注入量を最適化することで、ディスオーダを抑制できる。プロトン注入で問題となるディスオーダを抑制することで、耐圧特性の向上、ターンオフ動作時の発振抑制、並びに漏れ電流及び損失の抑制ができる。
【００３６】
このように、本発明の実施の形態１に係る半導体装置の製造方法によれば、ディスオーダが抑制された厚いバッファ層を形成することができる。
【００３７】
ところで、先のイオン注入工程の後に加速エネルギを変更して後のイオン注入工程を実施する場合、ビーム調整に長時間を要するため製造効率が非常に悪い。しかし、本発明の実施の形態１に係る半導体装置の製造方法では、バッファ層形成工程において、複数回のイオン注入工程を一定の加速エネルギで行う。つまり、バッファ層形成工程において加速エネルギは変化させない。したがって、効率的に半導体装置を製造することができる。
【００３８】
また、本発明の実施の形態１に係る半導体装置の製造方法では基板１の下面に対するイオン注入角度を変化させることで、イオンの注入深さを変化させるので、特許文献２に開示される酸素導入は不要である。よって、製造工程の増加とバッファ層の厚みのばらつきを抑制できる。
【００３９】
先のイオン注入工程から後のイオン注入工程に進む際に、加速エネルギは変化させず、イオン注入角度だけを変化させることで、複数のイオン注入工程を連続的に実施することが可能となる。
【００４０】
本発明の実施の形態１に係る半導体装置の製造方法は様々な変形が可能である。例えば、バッファ層形成工程では、プロトンに限らず、ヘリウムなどの軽イオンを注入してもよい。軽イオンを注入することで基板の下面から３０μｍ程度の深さまで不純物を導入することが可能となる。これにより、耐圧特性を向上させ、ターンオフ時の発振を抑制できるので、低損失化のために基板を薄くすることができる。イオン注入工程の数(回数)は、複数回であればよく、３回に限定されない。
【００４１】
実施の形態１に係る半導体装置の製造方法で製造された、各層の導電型を反転させてもよい。各層は、第１導電型（Ｎ型かＰ型の一方）と第２導電型（Ｎ型かＰ型の他方）のいずれかで形成される。
【００４２】
本発明の実施の形態１では半導体装置としてプレーナ型のＩＧＢＴを製造したが、本発明の製造方法は、トレンチ型ＩＧＢＴ又はダイオード等のパワーディスクリート半導体に広く応用できる。ダイオードを製造する場合は、まずＮ型基板の上面側にＰ型アノード層となる不純物を注入する。次いで、基板の下面側にＮ＋カソード層となる不純物を注入する。次いで、基板の下面側に、上記のバッファ層形成工程と同等のイオン注入を行う。すなわち、基板の下面に対するイオン注入角度を固定して基板の下面側にＮ型の不純物をイオン注入するイオン注入工程を、先のイオン注入工程よりも後のイオン注入工程のイオン注入角度が小さくなるようにして、複数回行う。その後アニール工程を実施することで、基板とカソード層の間に、ディスオーダが抑制された厚いバッファ層を形成できる。
【００４３】
基板の上面側に形成する構造は、ＩＧＢＴの場合はＮ＋型（第１導電型）エミッタ層２とＰ＋型（第２導電型）ベース層３等であり、ダイオードの場合はＰ型（第２導電型）アノード層である。どちらの場合でも、Ｎ型（第１導電型）基板の上面側にＰ型（第２導電型）の層を形成する。
【００４４】
基板の下面に凹凸がある場合には、シャドーイングを防止するために、バッファ層形成工程では基板を回転させることが好ましい。１回目のイオン注入工程（第１イオン注入工程）で基板の下面に対して垂直にイオン注入する場合は、２回目以降のイオン注入工程では基板を回転させればよい。バッファ層形成工程において、基板を常時回転させてもよいが、定期的に基板を回転方向に移動させてもよい。例えば、定期的に基板を４５°ずつ回転させるステップ方式を採用することができる。定期的に基板を回転させる場合、基板を常時回転させるよりもプラテンの制御が容易である。
【００４５】
これらの変形は以下の実施の形態に係る半導体装置の製造方法にも応用できる。以下の実施の形態に係る半導体装置の製造方法は、実施の形態１に係る半導体装置の製造方法と共通点が多いので、相違点を中心に説明する。
【００４６】
実施の形態２．
本発明の実施の形態２では、実施の形態１と同様、バッファ層形成工程で形成されたバッファ層をアニール工程により活性化する。アニール工程後のバッファ層は、深さ方向の不純物濃度の極大点を１つだけ有する。図１０は、実施の形態２に係るバッファ層１０の不純物分布を示すグラフである。図１０の左側から右側に進むほど基板の下面から深い位置の不純物濃度を示す。各注入の最大濃度が繋がりブロードな分布となることで、バッファ層１０はなだらかな不純物プロファイルを有している。その結果、バッファ層１０の不純物濃度の極大点は１つになっている。
【００４７】
図１０に示すバッファ層１０の不純物分布は、例えばイオン注入工程を４回実施し、注入量を調整することで実現できる。具体的には、１回目のイオン注入工程におけるイオン注入角度を７°、２回目のイオン注入工程におけるイオン注入角度を３０°、３回目のイオン注入工程におけるイオン注入角度を４５°、４回目のイオン注入工程におけるイオン注入角度を６０°とし、４００℃程度の熱処理でアニール工程を実施することで、図１０の不純物分布を実現する。
【００４８】
バッファ層１０の深さ方向の不純物濃度の極大点を１つだけにするということは、バッファ層におけるどの部分も比較的高い不純物濃度を有するということである。その結果、図９のバッファ層１０の不純物の総和と、図１０（本実施形態）のバッファ層の不純物の総和を一致させた場合、本実施形態の方がピーク濃度を抑制できる。ピーク濃度を抑制することで、ターンオフ動作時の電荷(ホール)の供給を促す作用を強めることができる。これにより発振の抑制が可能となる。
【００４９】
比較的厚いバッファ層の不純物濃度の極大点を１つだけとするためには、イオン注入工程の数を増やすことが重要である。典型的には４回程度のイオン注入工程が必要であるが、これに限定されず、任意の回数を設定することができる。
【００５０】
実施の形態３．
図１１は、実施の形態３に係る半導体装置の製造方法で形成された半導体装置の断面図である。コレクタ層８とバッファ層１０の間に、Ｐが注入された中間バッファ層２０が形成されている。図１２は、図１１におけるＸＩＩ−ＸＩＩ’線に沿った不純物分布を示すグラフである。中間バッファ層２０の不純物濃度ピークは、バッファ層１０の不純物濃度ピークより高い。
【００５１】
中間バッファ層２０を製造するためには、まず、例えばリン（Ｐ）を基板１の下面側から５００ｋｅＶ〜８ＭｅＶ程度の注入エネルギで注入する。この工程を中間バッファ層形成工程と称する。その後アニール工程を実施しＰを活性化する。Ｐイオンの注入は、バッファ層形成工程の前に行ってもよいし、バッファ層形成工程の後に行ってもよい。１回のアニール工程で、バッファ層１０を形成するために注入されたイオン、中間バッファ層２０を形成するために注入されたイオン、及びコレクタ層８を形成するために注入されたイオンを一括して活性化することが好ましい。アニール工程では、基板を４００℃程度まで加熱する。
【００５２】
アニール工程後には、図１２に示されるように、バッファ層１０の不純物濃度ピーク位置と、コレクタ層８の不純物濃度ピーク位置の間に、中間バッファ層２０の不純物濃度ピークがある。実施の形態３に係る半導体装置の製造方法の特徴は、バッファ層１０とコレクタ層８の間に、バッファ層１０よりも不純物濃度ピークの高い中間バッファ層２０を設けたことである。この中間バッファ層２０により耐圧特性を確保できる。したがって、バッファ層１０のピーク濃度及び不純物量を抑えることができ、ターンオフ動作時の発振抑制効果を高めることができる。
【００５３】
なお、上記の各実施の形態に係る半導体装置の製造方法の特徴を適宜に組み合わせて、本発明の効果を高めても良い。例えば、図１３に示されるように、極大値を１つ有するバッファ層１０と、コレクタ層８の間に、中間バッファ層２０を設けても良い。
【符号の説明】
【００５４】
１  基板、  ２  エミッタ層、  ３  ベース層、  ４  ゲート絶縁膜、  ５  ゲート電極、  ６  エミッタ電極、  ７  ボロン、  ８  コレクタ層、  ９  コレクタ電極、  １０  バッファ層、  １２,１４,１６  プロトン、  ２０  中間バッファ層
【図１】
2016203545.tif 000003
【図２】
2016203545.tif 000004
【図３】
2016203545.tif 000005
【図４】
2016203545.tif 000006
【図５】
2016203545.tif 000007
【図６】
2016203545.tif 000008
【図７】
2016203545.tif 000009
【図８】
2016203545.tif 000010
【図９】
2016203545.tif 000011
【図１０】
2016203545.tif 000012
【図１１】
2016203545.tif 000013
【図１２】
2016203545.tif 000014
【図１３】
2016203545.tif 000015
【国際調査報告】
2016203545.tif 000016
2016203545.tif 000017
2016203545.tif 000018
2016203545.tif 000019