(57)【要約】  ゲート電極を形成後、柱状半導体層を形成する半導体装置の製造方法もしくは、その結果としての半導体装置を提供することを目的とする。  基板上に形成された平面状半導体層上に第１の絶縁膜と第２の絶縁膜を堆積し、前記第２の絶縁膜にゲート電極を形成するための第１の孔を形成し、前記第１の孔に第１の金属を埋め込むことにより前記ゲート電極を形成し、前記ゲート電極の上面且つ前記第１の孔の側面に第３の絶縁膜からなるサイドウォールを形成し、前記第３の絶縁膜からなるサイドウォールをマスクとしてエッチングをすることにより前記ゲート電極と前記第１の絶縁膜に第２の孔を形成し、前記第２の孔の側面にゲート絶縁膜を形成し、前記第２の孔に前記平面状半導体層から半導体層をエピタキシャル成長させることにより第１の柱状半導体層を形成することを特徴とすることにより上記課題を解決する。
2017081727.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された平面状半導体層上に第１の絶縁膜と第２の絶縁膜を堆積し、
前記第２の絶縁膜にゲート電極を形成するための第１の孔を形成し、
前記第１の孔に第１の金属を埋め込むことにより前記ゲート電極を形成し、
前記ゲート電極の上面且つ前記第１の孔の側面に第３の絶縁膜からなるサイドウォールを形成し、
前記第３の絶縁膜からなるサイドウォールをマスクとしてエッチングをすることにより  前記ゲート電極と前記第１の絶縁膜に第２の孔を形成し、
前記第２の孔の側面にゲート絶縁膜を形成し、
前記第２の孔に前記平面状半導体層から半導体層をエピタキシャル成長させることにより第１の柱状半導体層を形成することを特徴とする半導体装置の製造方法。
【請求項２】
基板上に形成された平面状半導体層と、
前記平面状半導体層上に形成された第１の柱状半導体層と、
前記第１の柱状半導体層を取り囲むゲート絶縁膜と、
前記ゲート絶縁膜を取り囲むゲート電極と、
前記ゲート電極と前記平面状半導体層との間にあって前記ゲート絶縁膜を取り囲む第１の絶縁膜と、
を有することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関する。
【背景技術】
【０００２】
半導体集積回路、なかでもＭＯＳトランジスタを用いた集積回路は、高集積化の一途を辿っている。この高集積化に伴って、その中で用いられているＭＯＳトランジスタはナノ領域まで微細化が進んでいる。ＭＯＳトランジスタの微細化が進むと、リーク電流の抑制が困難であり、必要な電流量確保の要請から回路の占有面積をなかなか小さくできない、といった問題があった。この様な問題を解決するために、基板に対してソース、ゲート、ドレインが垂直方向に配置され、ゲートが柱状半導体層を取り囲む構造のＳｕｒｒｏｕｎｄｉｎｇ Ｇａｔｅ Ｔｒａｎｓｉｓｔｏｒ（ＳＧＴ）が提案された（例えば、特許文献１、特許文献２、特許文献３）。【０００３】
柱状半導体層形成後に、ゲート電極を形成することが提案されている。（例えば、特許文献４）。しかしながら、柱状半導体層が細くなったとき、柱状半導体層を立てることができるか不明である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平２−７１５５６号公報
【特許文献２】特開平２−１８８９６６号公報
【特許文献３】特開平３−１４５７６１号公報
【特許文献４】特開２０１５−１８８１１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
そこで、本発明は、ゲート電極を形成後、柱状半導体層を形成する半導体装置の製造方法もしくは、その結果としての半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の半導体装置の製造方法は、基板上に形成された平面状半導体層上に第１の絶縁膜と第２の絶縁膜を堆積し、前記第２の絶縁膜にゲート電極を形成するための第１の孔を形成し、前記第１の孔に第１の金属を埋め込むことにより前記ゲート電極を形成し、前記ゲート電極の上面且つ前記第１の孔の側面に第３の絶縁膜からなるサイドウォールを形成し、前記第３の絶縁膜からなるサイドウォールをマスクとしてエッチングをすることにより前記ゲート電極と前記第１の絶縁膜に第２の孔を形成し、前記第２の孔の側面にゲート絶縁膜を形成し、前記第２の孔に前記平面状半導体層から半導体層をエピタキシャル成長させることにより第１の柱状半導体層を形成することを特徴とする。【０００７】
また、本発明の半導体装置は、基板上に形成された平面状半導体層と、前記平面状半導体層上に形成された第１の柱状半導体層と、前記第１の柱状半導体層を取り囲むゲート絶縁膜と、前記ゲート絶縁膜を取り囲むゲート電極と、前記ゲート電極と前記平面状半導体層との間にあって前記ゲート絶縁膜を取り囲む第１の絶縁膜と、を有することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、ゲート電極を形成後、柱状半導体層を形成する半導体装置の製造方法もしくは、その結果としての半導体装置を提供することができる。【０００９】
基板上に形成された平面状半導体層上に第１の絶縁膜と第２の絶縁膜を堆積し、前記第２の絶縁膜にゲート電極を形成するための第１の孔を形成し、前記第１の孔に第１の金属を埋め込むことにより前記ゲート電極を形成し、前記ゲート電極の上面且つ前記第１の孔の側面に第３の絶縁膜からなるサイドウォールを形成し、前記第３の絶縁膜からなるサイドウォールをマスクとしてエッチングをすることにより前記ゲート電極と前記第１の絶縁膜に第２の孔を形成し、前記第２の孔の側面にゲート絶縁膜を形成し、前記第２の孔に前記平面状半導体層から半導体層をエピタキシャル成長させることにより第１の柱状半導体層を形成することを特徴とすることにより、ゲート電極を形成後、柱状半導体層を形成することができる。【００１０】
また、第１の柱状半導体層をエピタキシャル成長させる前に、金属からなるゲート電極は、第１の絶縁膜と第３の絶縁膜とゲート絶縁膜により覆われているため、第１の柱状半導体層に対する金属汚染を低減することができる。【００１１】
前記ゲート電極と前記平面状半導体層との間にあって前記ゲート絶縁膜を取り囲む第１の絶縁膜との構造により、ゲート電極下の第１の絶縁膜がゲート絶縁膜を取り囲む構造であるため、ゲート電極下端においてゲート電極と第１の柱状半導体層との絶縁を確かなものとすることができる。
【図面の簡単な説明】
【００１２】
【図１】（Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ−Ｘ’面での断面図である。
【図２】（Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ−Ｘ’面での断面図である。
【図３】（Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ−Ｘ’面での断面図である。
【図４】（Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ−Ｘ’面での断面図である。
【図５】（Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ−Ｘ’面での断面図である。
【図６】（Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ−Ｘ’面での断面図である。
【図７】（Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ−Ｘ’面での断面図である。
【図８】（Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ−Ｘ’面での断面図である。
【図９】（Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ−Ｘ’面での断面図である。
【図１０】（Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ−Ｘ’面での断面図である。
【図１１】（Ａ）は本発明に係る半導体装置の平面図である。（Ｂ）は（Ａ）のＸ−Ｘ’面での断面図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施形態に係る半導体装置の製造方法を、図１〜図１１を参照しながら説明する。本実施例の半導体層は、シリコン層であることが好ましい。また、半導体層は、Ｇｅ、ＣといったＩＶ族の半導体としてもよい。また、半導体層はＩＩＩ族とＩＶ族の化合物半導体としてもよい。
【００１４】
図１に示すように、基板１００上に形成された平面状半導体層１０１上に第１の絶縁膜１０２と第２の絶縁膜１０３を堆積し、第２の絶縁膜１０３上にゲート電極を形成するための第１の孔を形成するためのレジスト１０４を形成する。このとき、レジスト１０４を、ゲート電極とゲート配線を形成するための第１の孔のパターンとしてもよい。ゲート電極とゲート配線を形成するための第１の孔のパターンとするとき、ゲート配線幅は、後の第３の絶縁膜のサイドウォールの幅の二倍以下とすることが好ましい。また、ゲート電極の直径は、後の第３の絶縁膜のサイドウォールの幅の二倍以上とすることが好ましい。また、第１の絶縁膜１０２は窒化膜が好ましい。また、第１の絶縁膜は酸化膜としてもよい。また、第２の絶縁膜は酸化膜であることが好ましい。また、平面状半導体層１０１上部に拡散層を形成しておいてもよい。また、平面状半導体層１０１の周囲を素子分離絶縁膜０９９が取り囲んでいてもよい。
【００１５】
図２に示すように、第２の絶縁膜１０３にゲート電極を形成するための第１の孔１０５を形成する。
【００１６】
図３に示すように、レジスト１０４を除去する。
【００１７】
図４に示すように、第１の孔１０５に第１の金属１０６を堆積する。第１の金属１０６は半導体のゲートに使用される金属であることが好ましい。第１の金属１０６は、窒化チタン、窒化アルミチタンであることが好ましい。
【００１８】
図５に示すように、第１の金属１０６をエッチバックすることにより、第１の孔１０５に第１の金属１０６が埋め込まれ、ゲート電極１０６ａが形成される。ゲート配線１０６ｂが同時に形成されてもよい。
【００１９】
図６に示すように、ゲート電極１０６ａの上面且つ第１の孔１０５の側面に第３の絶縁膜１０７を堆積する。
【００２０】
図７に示すように、第３の絶縁膜１０７をエッチングし、サイドウォール状に残存させゲート電極１０６ａの上面且つ第１の孔１０５の側面に、第３の絶縁膜１０７からなるサイドウォールを形成する。
【００２１】
図８に示すように、第３の絶縁膜１０７からなるサイドウォールをマスクとしてエッチングをすることによりゲート電極１０６ａと第１の絶縁膜１０２に第２の孔１０８を形成する。
【００２２】
図９に示すように、ゲート絶縁膜１０９を堆積する。ゲート絶縁膜は、高誘電体膜であることが好ましい。また、ゲート絶縁膜は、酸化膜、窒化膜、高誘電体膜のいずれか一つを含むことが好ましい。
【００２３】
図１０に示すように、ゲート絶縁膜１０９をエッチングし、第２の孔１０８の側面にゲート絶縁膜１０９を形成する。第１の柱状半導体層をエピタキシャル成長させる前に、第１の金属１０６からなるゲート電極１０６ａとゲート配線１０６ｂは、第１の絶縁膜１０２と第３の絶縁膜１０７とゲート絶縁膜１０９により覆われているため、第１の柱状半導体層に対する金属汚染を低減することができる。
【００２４】
図１１に示すように、第２の孔１０８に平面状半導体層１０１から半導体層をエピタキシャル成長させることにより第１の柱状半導体層１１０を形成する。以上により、ゲート電極を形成後、柱状半導体層を形成することができる。この後、第１の柱状半導体層上部に拡散層を形成してもよい。
【００２５】
本発明の実施形態に係る半導体装置の構造を図１１に示す。
【００２６】
基板１００上に形成された平面状半導体層１０１と、前記平面状半導体層１０１上に形成された第１の柱状半導体層１１０と、前記第１の柱状半導体層１１０を取り囲むゲート絶縁膜１０９と、前記ゲート絶縁膜１０９を取り囲むゲート電極１０６ａと、前記ゲート電極１０６ａと前記平面状半導体層１０１との間にあって前記ゲート絶縁膜１０９を取り囲む第１の絶縁膜１０２と、を有する。
【００２７】
前記ゲート電極１０６ａと前記平面状半導体層１０１との間にあって前記ゲート絶縁膜１０９を取り囲む第１の絶縁膜１０２との構造により、ゲート電極１０６ａ下の第１の絶縁膜１０２がゲート絶縁膜１０９を取り囲む構造であるため、ゲート電極１０６ａ下端においてゲート電極１０６ａと第１の柱状半導体層１１０との絶縁を確かなものとすることができる。
【００２８】
また、ゲート電極１０６ａにはゲート配線１０６ｂが接続されていてもよい。また、平面状半導体層１０１の周囲を素子分離絶縁膜０９９が取り囲んでいてもよい。
【００２９】
なお、本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した実施形態は、本発明の一実施例を説明するためのものであり、本発明の範囲を限定するものではない。
【００３０】
例えば、上記実施例において、ｐ型（ｐ+型を含む。）とｎ型（ｎ+型を含む。）とをそれぞれ反対の導電型とした半導体装置も当然に本発明の技術的範囲に含まれる。
【符号の説明】
【００３１】
０９９．素子分離絶縁膜
１００．基板
１０１．平面状半導体層
１０２．第１の絶縁膜
１０３．第２の絶縁膜
１０４．レジスト
１０５．第１の孔
１０６．第１の金属
１０６ａ．ゲート電極
１０６ｂ．ゲート配線
１０７．第３の絶縁膜
１０８．第２の孔
１０９．ゲート絶縁膜
１１０．第１の柱状半導体層
【図１】
2017081727.tif 000003
【図２】
2017081727.tif 000004
【図３】
2017081727.tif 000005
【図４】
2017081727.tif 000006
【図５】
2017081727.tif 000007
【図６】
2017081727.tif 000008
【図７】
2017081727.tif 000009
【図８】
2017081727.tif 000010
【図９】
2017081727.tif 000011
【図１０】
2017081727.tif 000012
【図１１】
2017081727.tif 000013
【国際調査報告】
2017081727.tif 000014
2017081727.tif 000015
2017081727.tif 000016
2017081727.tif 000017