(57)【要約】  ＤＣ−ＤＣコンバータ（１）は、多層基板（１０）と、多層基板（１０）に設けられ、入力端子及び出力端子を有し、当該入力端子に入力される電圧をスイッチングして当該出力端子から出力するスイッチングＩＣ（３２）と、多層基板（１０）に設けられ、入力端子及び出力端子の一方端子に接続されたコイル素子と、多層基板（１０）に表面実装され、入力端子及び出力端子の他方端子に接続されたチップコンデンサ（３３）と、多層基板（１０）の平面視において、チップコンデンサ（３３）に対して少なくとも部分的に設けられた磁性体部材（３０）とを有する。
2017006784.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板に設けられ、入力端子及び出力端子を有し、当該入力端子に入力される電圧をスイッチングして当該出力端子から出力するスイッチングＩＣと、
前記基板に設けられ、前記入力端子及び前記出力端子のうち一方端子に接続されたコイル素子と、
前記基板に表面実装され、前記入力端子及び前記出力端子のうち他方端子に接続されたチップコンデンサと、
前記基板の平面視において、前記チップコンデンサに対して少なくとも部分的に設けられたシールド材と
を有する、ＤＣ−ＤＣコンバータ。
【請求項２】
前記シールド材は前記チップコンデンサを被覆する磁性体部材である
請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記シールド材は、前記チップコンデンサの全体を被覆する
請求項２に記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記基板は、前記入力端子及び前記出力端子の前記他方端子と前記チップコンデンサとを接続する配線を有し、
前記シールド材は、さらに、前記平面視において前記配線を被覆する
請求項１〜３のいずれか１項に記載のＤＣ−ＤＣコンバータ。
【請求項５】
前記スイッチングＩＣは、前記基板に表面実装され、
前記シールド材は、前記スイッチングＩＣを被覆せず、
前記チップコンデンサの高さ寸法は、前記スイッチングＩＣの高さ寸法より小さい
請求項２〜４のいずれか１項に記載のＤＣ−ＤＣコンバータ。
【請求項６】
前記チップコンデンサは、前記スイッチングＩＣ内に設けられたスイッチ素子に接続されている
請求項１〜５のいずれか１項に記載のＤＣ−ＤＣコンバータ。
【請求項７】
前記シールド材は、磁性体粉末を含有する樹脂である
請求項１〜６のいずれか１項に記載のＤＣ−ＤＣコンバータ。
【請求項８】
前記コイル素子は前記基板に内蔵されている
請求項１〜７のいずれか１項に記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ−ＤＣコンバータに関し、特には、ＤＣ−ＤＣコンバータから放射される輻射ノイズを低減するための技術に関する。
【背景技術】
【０００２】
従来、多層基板内にコイルが形成され、多層基板の一方主面にコイルに接続されたスイッチングＩＣ（Integrated Circuit）チップを実装したＤＣ−ＤＣコンバータが知られている（例えば、特許文献１参照）。このようなＤＣ−ＤＣコンバータでは、例えば、複数の磁性体層を積層してなる多層基板にコイルが内蔵され、多層基板の一方主面上にスイッチングＩＣチップ及びチップコンデンサ等の表面実装型電子部品が実装されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開第２００７／１４５１８９号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、このようなＤＣ−ＤＣコンバータでは、スイッチングＩＣチップにおけるスイッチング動作によって輻射ノイズが生じる場合がある。【０００５】
そこで、本発明は、輻射ノイズを低減したＤＣ−ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明の一態様に係るＤＣ−ＤＣコンバータは、基板と、前記基板に設けられ、入力端子及び出力端子を有し、当該入力端子に入力される電圧をスイッチングして当該出力端子から出力するスイッチングＩＣと、前記基板に設けられ、前記入力端子及び前記出力端子のうち一方端子に接続されたコイル素子と、前記基板に表面実装され、前記入力端子及び前記出力端子のうち他方端子に接続されたチップコンデンサと、前記基板の平面視において、前記チップコンデンサに対して少なくとも部分的に設けられたシールド材とを有する。【０００７】
このように、多層基板の平面視において、スイッチングＩＣの入力端子及び出力端子の他方端子に接続されたチップコンデンサに対して部分的に設けられたシールド材を設けることにより、輻射ノイズを低減することができる。【０００８】
また、前記シールド材は前記チップコンデンサを被覆する磁性体部材であってもよい。【０００９】
また、前記シールド材は、前記チップコンデンサの全体を被覆することにしてもよい。【００１０】
これにより、輻射ノイズをより低減することができる。【００１１】
また、前記基板は、前記入力端子及び前記出力端子の前記他方端子と前記チップコンデンサとを接続する配線を有し、前記シールド材は、さらに、前記平面視において前記配線を被覆することにしてもよい。【００１２】
これにより、輻射ノイズを一層低減することができる。すなわち、スイッチングＩＣの入力端子及び出力端子の他方端子に接続される配線では、電流波形が鈍りにくいため、当該配線が輻射ノイズの発生源となり得る。そこで、シールド材が当該配線を被覆することにより、輻射ノイズの発生をさらに低減することができる。【００１３】
また、スイッチングＩＣは、前記基板に表面実装され、前記シールド材は、前記スイッチングＩＣを被覆せず、前記チップコンデンサの高さ寸法は、前記スイッチングＩＣの高さ寸法より小さいことにしてもよい。【００１４】
これにより、ＤＣ−ＤＣコンバータ全体の低背化を図りつつ、輻射ノイズを低減することができる。【００１５】
また、前記チップコンデンサは、前記スイッチングＩＣ内に設けられたスイッチ素子に接続されていることにしてもよい。【００１６】
ここで、スイッチ素子に接続されたチップコンデンサは、特に輻射ノイズを放射しやすいため、当該チップコンデンサに対してシールド材を部分的に設けることにより、ＤＣ−ＤＣコンバータからの輻射ノイズを効果的に低減することができる。【００１７】
また、前記シールド材は、磁性体粉末を含有する樹脂であることにしてもよい。【００１８】
これにより、チップコンデンサに対してシールド材を容易に設けることができる。【００１９】
また、前記コイル素子は前記基板に内蔵されていることにしてもよい。【００２０】
これにより、ＤＣ−ＤＣコンバータの小型化が図られる。
【発明の効果】
【００２１】
本発明のＤＣ−ＤＣコンバータによれば、輻射ノイズを低減することができる。
【図面の簡単な説明】
【００２２】
【図１】図１は、実施の形態１に係るＤＣ−ＤＣコンバータの外観の一例を示す斜視図である。
【図２】図２は、実施の形態１に係るＤＣ−ＤＣコンバータの断面構造の一例を概念的に示す図である。
【図３】図３は、実施の形態１において多層基板を構成する各層に設けられる導体の配置の一例を示す上面図である。
【図４】図４は、実施の形態１に係るＤＣ−ＤＣコンバータの回路の一例を示す回路図である。
【図５】図５は、実施の形態１の比較例に係るＤＣ−ＤＣコンバータから発生した輻射ノイズの測定結果の一例を示す図である。
【図６】図６は、実施の形態１の比較例に係るＤＣ−ＤＣコンバータにおいて、コイル素子を追加した回路の一例を示す回路図である。
【図７】図７は、図６に示すＤＣ−ＤＣコンバータにおける電気特性の一例を示す表である。
【図８Ａ】図８Ａは、実施の形態１の変形例における磁性体部材の構成の一例を示す側面図である。
【図８Ｂ】図８Ｂは、実施の形態１の変形例における磁性体部材の構成の他の一例を示す側面図である。
【図９】図９は、実施の形態２に係るＤＣ−ＤＣコンバータの外観の一例を示す斜視図である。
【図１０】図１０は、実施の形態２に係るＤＣ−ＤＣコンバータの回路の一例を示す回路図である。
【図１１】図１１は、実施の形態２の比較例に係るＤＣ−ＤＣコンバータにおいて、コイル素子を追加した回路の一例を示す回路図である。
【図１２】図１２は、図１１に示すＤＣ−ＤＣコンバータにおける電気特性の一例を示す表である。
【図１３】図１３は、その他の変形例におけるＤＣ−ＤＣコンバータの一例を示す斜視図である。
【発明を実施するための形態】
【００２３】
以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置および接続形態、製造工程、および製造工程の順序などは、一例であり、本発明を限定する主旨ではない。以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、図面に示される構成要素の大きさまたは大きさの比は、必ずしも厳密ではない。また、以下の実施の形態において、「接続される」とは、直接接続される場合だけでなく、他の素子等を介して電気的に接続される場合も含まれる。
【００２４】
（実施の形態１）
本実施の形態に係るＤＣ−ＤＣコンバータは、基板に設けられたスイッチングＩＣ及びコイル素子と、当該基板に表面実装されたチップコンデンサと、当該基板の平面視において、チップコンデンサをモールド（被覆）する磁性体部材とを有する。なお、本実施の形態では、基板として、上記コイル素子を内蔵し、かつ、上記スイッチングＩＣ及び上記チップコンデンサが表面実装された多層基板を例に説明する。
【００２５】
図１は、本実施の形態に係るＤＣ−ＤＣコンバータ１の外観の一例を示す斜視図である。図２は、本実施の形態に係るＤＣ−ＤＣコンバータ１の断面構造の一例を概念的に示す図である。以下では、簡明のため、同種の構成要素を同じ模様で示して符号を適宜省略し、また、厳密には別断面にある構成要素を同一図面内に示して説明することがある。
【００２６】
図１及び図２に示されるように、ＤＣ−ＤＣコンバータ１は、コイル素子３１が内蔵された多層基板１０の一方主面に、スイッチングＩＣ３２と、チップコンデンサ３３、３４と、チップコンデンサ３３をモールドする磁性体部材３０が設けられて構成され、入力直流電力を受け取り安定化された出力直流電力に変換して外部回路に供給する。
【００２７】
以下、ＤＣ−ＤＣコンバータ１の各構成要素について説明する。なお、本実施の形態では、ＤＣ−ＤＣコンバータ１は降圧コンバータであるが、その詳細な回路構成については後述する。
【００２８】
コイル素子３１は、多層基板１０に設けられ、スイッチングＩＣ３２の入力端子及び出力端子の一方端子に接続されるコイルであり、平滑回路を構成するチョークコイルとして機能する。本実施の形態では、多層基板１０に内蔵され、スイッチングＩＣ３２の出力端子に接続されている。なお、コイル素子３１を内蔵する多層基板１０の構成については後述する。
【００２９】
スイッチングＩＣ３２は、多層基板１０に設けられ、入力端子及び出力端子を有し、当該入力端子に入力される電圧をスイッチングして当該出力端子から出力するＩＣであり、本実施の形態では、ＩＣチップとして、多層基板１０に表面実装されている。具体的には、スイッチングＩＣ３２は、スイッチング方式のコンバータ回路のスイッチングを制御するためのＩＣである。
【００３０】
チップコンデンサ３３、３４は、多層基板１０に表面実装され、具体的には、チップコンデンサ３３はスイッチングＩＣ３２の入力端子に接続され、チップコンデンサ３４はコイル素子３１を介してスイッチングＩＣ３２の出力端子に接続されている。つまり、チップコンデンサ３３は入力側の平滑コンデンサであり、チップコンデンサ３４は出力側の平滑コンデンサである。これらのチップコンデンサは、本実施の形態では積層型セラミックコンデンサであって、断面コの字状の端面電極を有している。
【００３１】
本実施の形態では、チップコンデンサ３３は、スイッチングＩＣ３２よりも低背である。つまり、チップコンデンサ３３の多層基板１０と反対側の面は、スイッチングＩＣ３２の多層基板１０と反対側の面（以下、「上面」と称する）より、多層基板１０からの高さが小さい。すなわち、スイッチングＩＣ３２の上面から多層基板１０までの高さをｈ１、チップコンデンサ３３の上面から多層基板１０までの高さをｈ２とすると、ｈ１＞ｈ２を満たす。言い換えると、チップコンデンサ３３の高さ寸法は、スイッチングＩＣ３２の高さ寸法より小さい。
【００３２】
磁性体部材３０は、多層基板１０の平面視において（多層基板１０の厚さ方向から見て）チップコンデンサ３３に対して少なくとも部分的に設けられたシールド材である。つまり、磁性体部材３０は、当該平面視において、チップコンデンサ３３に重なるように設けられている。言い換えると、チップコンデンサ３３の上面の少なくとも一部は、磁性体部材３０によって覆われている。
【００３３】
本実施の形態では、磁性体部材３０は、当該平面視においてチップコンデンサ３３を選択的にモールドする。つまり、磁性体部材３０は、チップコンデンサ３３の上面の略全体をモールドする。なお、略全体とは、完全に全体でなくてもよく、実質的に全体であればよい。
【００３４】
具体的には、本実施の形態では、磁性体部材３０は、チップコンデンサ３３の全体をモールドする。つまり、磁性体部材３０は、チップコンデンサ３３の上面及び全ての側面をモールドする。言い換えると、磁性体部材３０は、多層基板１０の平面視において、チップコンデンサ３３の周囲を囲んでモールドする。すなわち、「チップコンデンサ３３の全体をモールドする」とは、チップコンデンサ３３の下面（多層基板１０側に対向する面）以外の面の略全体をモールドすることである。
【００３５】
また、本実施の形態では、磁性体部材３０は、多層基板１０に表面実装されたスイッチングＩＣ３２及びチップコンデンサ３３、３４等の部品のうち、チップコンデンサ３３のみをモールドし、他の部品をモールドしない。
【００３６】
ここで、「モールドする」とは、被覆する（カバーする）ことであり、例えば、密着して被覆することである。つまり、チップコンデンサ３３の磁性体部材３０によってモールドされた部分は、磁性体部材３０が密着していることにより封止されることとなる。なお、チップコンデンサ３３と磁性体部材３０とは、磁性体部材３０がモールドされた部分の一部において、磁性体部材３０の熱収縮等によって密着していない箇所があってもかまわない。つまり、チップコンデンサ３３と磁性体部材３０との間に空隙があってもかまわない。
【００３７】
磁性体部材３０は、例えば、磁性体粉末を含有する樹脂であり、樹脂中に当該磁性体粉末が分散されている。磁性体粉末には、例えば、酸化鉄を主成分とし、亜鉛、ニッケル及び銅のうち少なくとも１つ以上を含むフェライト粉末が用いられ得る。樹脂には、例えば、リフロー温度以下で硬化する熱硬化性樹脂または紫外線硬化樹脂等が用いられ得る。
【００３８】
次に、多層基板１０の構成について説明する。
【００３９】
多層基板１０は、非磁性体層１１、磁性体層１２、非磁性体層１３、磁性体層１４、及び非磁性体層１５をこの順に積層して構成される。非磁性体層１１、１５は、多層基板１０の一方主面の表層及び他方主面の表層としてそれぞれ形成され、多層基板１０において露出している。
【００４０】
なお、多層基板１０は、一方主面の表層及び他方主面の表層が、非磁性体層１１、１５の各々に代わり磁性体層によって構成されていてもかまわない。ただし、一般的に、非磁性体層は、磁性体層と比べて、熱膨張係数が小さく、かつ、配線等を形成する導体のインダクタンスを抑制することができる。このため、機械的強度の向上、及び、ＤＣ−ＤＣコンバータ回路を形成するための各種の導体の低インダクタンス化を図る観点から、多層基板１０の両側表層に非磁性体層１１、１５を形成することが好ましい。
【００４１】
図２の例では、非磁性体層１１は、非磁性体層１１１〜１１３を積層してなり、磁性体層１２は、磁性体層１２１〜１２４を積層してなり、非磁性体層１３は、非磁性体層１３１、１３２を積層してなる。また、磁性体層１４は、磁性体層１４１〜１４４を積層してなり、非磁性体層１５は、非磁性体層１５１〜１５３を積層してなる。
【００４２】
また、多層基板１０には、コイル素子３１を含むＤＣ−ＤＣコンバータ回路を形成するための各種の導体が設けられる。当該導体には、ＤＣ−ＤＣコンバータ１をプリント基板等のマザー基板に実装するための表面電極１７、スイッチングＩＣ３２やチップコンデンサ３３、３４を多層基板１０に実装するための表面電極１８、各磁性体層や各非磁性体層の主面に沿って形成された面内導体１９、及び、各磁性体層や各非磁性体層を厚み方向に貫通して形成された層間導体２０が含まれる。
【００４３】
非磁性体層１１、１３、１５は、例えば、低透磁率又は非磁性のセラミックス基材で構成される。磁性体層１２、１４は、例えば、非磁性体層１１、１３、１５と比べて透磁率が大きい磁性セラミックス基材で構成される。非磁性体層１１、１３、１５を構成する各非磁性体層、及び磁性体層１２、１４を構成する各磁性体層を、基材層と総称する。
【００４４】
磁性セラミックスには、例えば、磁性フェライトセラミックスが用いられる。具体的には、酸化鉄を主成分とし、亜鉛、ニッケル及び銅のうち少なくとも１つ以上を含むフェライトが用いられ得る。また、非磁性のセラミックスには、例えば、非磁性フェライトセラミックスやアルミナを主成分とするアルミナセラミックスが用いられ得る。
【００４５】
表面電極１７、１８、面内導体１９及び層間導体２０には、例えば、銀を主成分とする金属又は合金が用いられ得る。表面電極１７、１８には、例えば、ニッケル、パラジウム、又は金によるめっきが施されていてもよい。
【００４６】
多層基板１０の各層を構成する磁性フェライトセラミックスと非磁性フェライトセラミックスはいわゆるＬＴＣＣセラミックス（Low Temperature Co-fired Ceramics）であり、多層基板１０の焼成温度が銀の融点以下であって、導体に銀を用いることが可能になる。抵抗率の低い銀を用いて面内導体１９及び層間導体２０を構成することで、損失が少なく電力効率などの回路特性に優れたＤＣ−ＤＣコンバータ回路が形成される。特に、導体に銀を用いることで、例えば大気などの酸化性雰囲気下で多層基板１０を焼成できる。
【００４７】
図３は、多層基板１０を構成する各層に設けられる導体の配置の一例を示す上面図である。図３では、積層の順に、非磁性体層１１１〜１１３、磁性体層１２１〜１２４、非磁性体層１３１、１３２、磁性体層１４１〜１４４、及び非磁性体層１５１〜１５３での導体の配置、並びに、転写シート１６１から非磁性体層１５３に転写される導体の配置が示されている。図３に示す導体の配置は、後述するＤＣ−ＤＣコンバータ１の回路（図４を参照）と対応する。
【００４８】
多層基板１０は、例えば、図３の配置に従って、導体が形成される予定位置に導体ペーストを配置した非磁性又は磁性の複数のセラミックグリーンシートを準備し、積層の順に重ねて未焼成積層体ブロックに一体化し、さらに、当該未焼成積層体ブロックに転写シート１６１から表面電極１８となる導体を転写した後、当該未焼成積層体ブロックを一括して焼成することにより形成される。
【００４９】
以下の説明では、各層の一方主面及び他方主面のうち、積層の順で下側を裏側、上側を表側と表記することがある。
【００５０】
非磁性体層１１１の裏側には、表面電極１７として、グランド端子ＰＧＮＤ、入力端子Ｐｉｎ、出力端子Ｐｏｕｔ、イネーブル端子ＰＥＮ及びモード端子ＰＭｏｄｅが設けられている。これらの各端子は、マザー基板の対応する端子に、はんだ等の導電性接合材を介して接続される。
【００５１】
非磁性体層１５３の表側には、転写シート１６１から転写された表面電極１８として、グランド端子ＧＮＤ、入力端子Ｖｉｎ、出力端子Ｖｏｕｔ、フィードバック端子ＦＢ、イネーブル端子ＥＮ、モード端子Ｍｏｄｅ、及びコンデンサ端子Ｃａ、Ｃｂ、Ｃｃ、Ｃｄが設けられている。これらの各端子は、スイッチングＩＣ３２の対応する端子又はチップコンデンサ３３、３４の対応する端子に、はんだ等の導電性接合材を介して接続される。
【００５２】
非磁性体層１１３の裏側には、引回し用の面内導体Ａ１、Ｂ１、Ｃ１、Ｄ１、Ｅ１が形成されている。面内導体Ａ１、Ｂ１、Ｃ１、Ｄ１、Ｅ１は、積層後の多層基板１０において非磁性体層１１２と非磁性体層１１３との界面に位置する。
【００５３】
同様に、非磁性体層１５１の裏側には、引回し用の面内導体Ａ２、Ｂ２、Ｃ２、Ｅ２が形成されている。面内導体Ａ２、Ｂ２、Ｃ２、Ｅ２は、積層後の多層基板１０において非磁性体層１５１と磁性体層１４４との界面に位置する。
【００５４】
同様に、非磁性体層１５３の裏側には、引回し用の面内導体Ａ３、Ｂ３、Ｃ３、Ｃ４、Ｄ２、Ｅ３、Ｆ１が形成されている。面内導体Ａ３、Ｂ３、Ｃ３、Ｃ４、Ｄ２、Ｅ３、Ｆ１は、積層後の多層基板１０において非磁性体層１５３と非磁性体層１５２との界面に位置する。
【００５５】
磁性体層１２３、１２４、１４１〜１４３及び非磁性体層１３１、１３２には、それぞれコイル素子３１を構成するためのループ状の面内導体Ｗ１〜Ｗ７が形成されている。面内導体Ｗ１〜Ｗ６は、層間導体を介してそれぞれ隣接する面内導体Ｗ２〜Ｗ７と接続されている。面内導体Ｗ１、Ｗ７のそれぞれの端部が、コイル素子３１の両端を構成する。
【００５６】
面内導体Ｗ１の端部は、層間導体及び面内導体Ｃ４を介して、フィードバック端子ＦＢに接続されている。面内導体Ｗ７の端部は、層間導体及び面内導体Ｆ１を介して出力端子Ｖｏｕｔに接続されている。
【００５７】
フィードバック端子ＦＢは、層間導体及び面内導体Ｃ２、Ｃ１を介して出力端子Ｐｏｕｔに接続されている。また、フィードバック端子ＦＢは、層間導体及び面内導体Ｃ３を介してコンデンサ端子Ｃｄに接続されている。
【００５８】
グランド端子ＧＮＤは、層間導体及び面内導体Ａ３、Ａ２、Ａ１を介して、グランド端子ＰＧＮＤに接続されている。また、グランド端子ＧＮＤは、層間導体及び面内導体Ａ３を介してコンデンサ端子Ｃｂ、Ｃｃに接続されている。
【００５９】
入力端子Ｖｉｎは、層間導体及び面内導体Ｂ３、Ｂ２、Ｂ１を介して入力端子Ｐｉｎに接続されている。また、入力端子Ｖｉｎは、層間導体、面内導体Ｂ３を介してコンデンサ端子Ｃａに接続されている。
【００６０】
モード端子Ｍｏｄｅは、層間導体及び面内導体Ｄ２、Ｄ１を介してモード端子ＰＭｏｄｅに接続されている。
【００６１】
イネーブル端子ＥＮは、層間導体及び面内導体Ｅ３、Ｅ２、Ｅ１を介してイネーブル端子ＰＥＮに接続されている。
【００６２】
なお、多層基板１０を構成する各層における導体の配置は、図３の例には限られない。例えば、面内導体１９を隣接する層の対向する主面に配置するなど、適宜の変更が可能である。
【００６３】
次に、ＤＣ−ＤＣコンバータ１の回路構成について説明する。図４は、本実施の形態に係るＤＣ−ＤＣコンバータ１の回路の一例を示す回路図である。
【００６４】
同図に示されるように、スイッチングＩＣ３２は、例えばＭＯＳ型ＦＥＴ（Field Effect Transistor：電界効果トランジスタ）等のスイッチ素子３２１、３２２と、当該スイッチ素子３２１、３２２を例えば排他的に導通または非導通とするコントローラ３２３とを有する。なお、スイッチ素子３２２は、ダイオードであってもかまわない。
【００６５】
このＤＣ−ＤＣコンバータ回路において、スイッチングＩＣ３２の入力端子Ｖｉｎには入力電圧が印加され、スイッチングＩＣ３２の出力端子Ｖｏｕｔからは、コイル素子３１によるインダクタを介して出力電圧が出力される。
【００６６】
チップコンデンサ３３の一端は、入力端子Ｐｉｎと入力端子Ｖｉｎとの間の入力電圧用電源ラインに接続され、チップコンデンサ３３の他端はグランド端子ＰＧＮＤに接続されている。つまり、チップコンデンサ３３は、スイッチングＩＣ３２内に設けられたスイッチ素子３２１に接続されている。
【００６７】
チップコンデンサ３４の一端は、出力端子Ｐｏｕｔと出力端子Ｖｏｕｔとの間の出力電圧用電源ラインに接続され、チップコンデンサ３４の他端はグランド端子ＰＧＮＤに接続されている。
【００６８】
スイッチングＩＣ３２のフィードバック端子ＦＢは、コイル素子３１と出力端子Ｐｏｕｔとの間の出力電圧用電源ラインに接続され、スイッチングＩＣ３２のグランド端子ＧＮＤはグランド端子ＰＧＮＤに接続されている。スイッチングＩＣ３２のイネーブル端子ＥＮはイネーブル端子ＰＥＮに接続され、スイッチングＩＣ３２のモード端子Ｍｏｄｅはモード端子ＰＭｏｄｅに接続されている。 
【００６９】
このＤＣ−ＤＣコンバータ回路は、入力端子Ｐｉｎに供給された入力電圧を、スイッチングＩＣ３２に内蔵されているスイッチ素子３２１、３２２を所定の周波数にてスイッチングさせ、コイル素子３１とチップコンデンサ３４とにより平滑することにより、所望の出力電圧を出力端子Ｐｏｕｔから出力する。また、スイッチングＩＣ３２は、フィードバック端子ＦＢに入力された出力電圧に基づいて、例えば、スイッチング周波数を一定としてパルス幅を可変するＰＷＭ（Pulse Width Modulation）制御することによって、出力電圧を設定電圧に安定させるように制御する。
【００７０】
具体的には、このＤＣ−ＤＣコンバータ回路では、スイッチングＩＣ３２により、入力端子Ｐｉｎに供給された入力電圧がコイル素子３１に断続的に印加される。これにより、コイル素子３１は、スイッチ素子３２１の導通期間に入力電圧から磁気エネルギーを蓄積する。また、スイッチ素子３２１の非導通期間には、逆起電力により生じる電圧を、スイッチ素子３２２を介して、入力電圧に重畳せずに出力する。これにより、本実施の形態において、ＤＣ−ＤＣコンバータ回路は、入力電圧よりも低い出力電圧を生成する。
【００７１】
次に、ＤＣ−ＤＣコンバータ１の効果について、発明者らが本発明に至った経緯に基づいて説明する。
【００７２】
本発明者らは、比較例に係るＤＣ−ＤＣコンバータの輻射ノイズを測定することにより、輻射ノイズのノイズ源を特定した。比較例に係るＤＣ−ＤＣコンバータは、本実施の形態に係るＤＣ−ＤＣコンバータ１と比べて、磁性体部材３０が設けられていない点が主に異なる。
【００７３】
図５は、比較例に係るＤＣ−ＤＣコンバータから発生した輻射ノイズの測定結果の一例を示す図である。具体的には、同図の（ａ）は、比較例に係るＤＣ−ＤＣコンバータの上面図であり、同図の（ｂ）は、比較例に係るＤＣ−ＤＣコンバータの出力電流Ｉｏを（i）０ｍＡ、（ii）５００ｍＡ、及び、（iii）１０００ｍＡとした場合の輻射ノイズの強度分布を示す図である。なお、強度分布の値は、４５０ＭＨｚ以上１０００ＭＨｚ以下の周波数におけるピーク値である。
【００７４】
同図に示されるように、いずれの出力電流においても、同図の（ａ）中のコンデンサ端子Ｃａの位置に相当する同図の（ｂ）中のＸ部において、輻射ノイズの強度が大きくなっていることが分かる。本発明者らは、このような輻射ノイズの強度分布から、コンデンサ端子Ｃａがノイズ源であることを特定した。
【００７５】
降圧型ＤＣＤＣコンバータにおいて、コンデンサ端子Ｃａがノイズ源となる理由は、例えば次のように考えられる。つまり、コイル素子３１を介してスイッチングＩＣ３２に接続される出力電圧用電源ラインでは、当該コイル素子３１によって電流波形が鈍ることにより輻射ノイズが抑制される。これに対して、コイル素子３１を介さずにスイッチングＩＣ３２に接続される入力電圧用電源ラインでは、電流波形が鈍りにくいため、スイッチングＩＣ３２内のスイッチ素子３２１のスイッチング動作によって、輻射ノイズの発生源となる。よって、入力電圧用電源ラインに接続されるコンデンサ端子Ｃａが輻射ノイズの発生源となると考えられる。
【００７６】
ここで、輻射ノイズを抑制するためには、多層基板１０の表層にさらに磁性体層を設ける構成が考えられる。しかしながら、本発明者らは、このような構成にすると、表層の磁性体層を貫通する層間導体によって寄生インダクタンスが増加するため、不具合が生じる場合があることに気付いた。
【００７７】
図６は、比較例に係るＤＣ−ＤＣコンバータ１Ａにおいて、コイル素子４３１〜４３４を追加した回路の一例を示す回路図である。
【００７８】
コイル素子４３１〜４３４は、多層基板１０の表層に設けられた磁性体層を貫通する層間導体により増加する寄生インダクタンスの等価回路である。
【００７９】
具体的には、コイル素子４３１は、入力端子Ｖｉｎとコンデンサ端子Ｃａとを接続するための層間導体２０が、表層の磁性体層を貫通することにより増加する寄生インダクタンスの等価回路である。
【００８０】
コイル素子４３２は、出力端子Ｖｏｕｔとコンデンサ端子Ｃｄとを接続するための層間導体２０が、表層の磁性体層を貫通することにより増加する寄生インダクタンスの等価回路である。
【００８１】
コイル素子４３３は、フィードバック配線を構成する層間導体２０が、表層の磁性体層を貫通することにより増加する寄生インダクタンスの等価回路である。より具体的には、コイル素子４３３は、フィードバック端子ＦＢとコイル素子３１の一端とを接続するための層間導体２０により増加する寄生インダクタンスの等価回路である。
【００８２】
コイル素子４３４は、フィードバック配線を構成する層間導体２０が、表層の磁性体層を貫通することにより増加する寄生インダクタンスの等価回路である。より具体的には、コイル素子４３４は、グランド端子ＧＮＤとグランド端子ＰＧＮＤとを接続するための層間導体２０が、表層の磁性体層を貫通することにより増加する寄生インダクタンスの等価回路である。
【００８３】
図７は、比較例に係るＤＣ−ＤＣコンバータ１Ａにおいて、コイル素子４３１〜４３４の各々を追加した場合の電気特性の一例を示す表であり、例えば、「寄生インダクタンスの挿入位置」が「Ｖｉｎ−Ｃａ（コイル素子４３１）」とは、図６に示すコイル素子４３１が挿入され、他のコイル素子４３２〜４３４が挿入されていない構成を指す。
【００８４】
「電気特性」としては、例えば、出力電圧のレベル、周波数及びリプル等の複数の項目において、全ての項目で正常な出力が得られた場合をＡ、いずれかの項目で正常な出力が得られなかった場合をＢ、いずれの項目でも正常な出力が得られなかった場合をＣとして示す。なお、正常な出力が得られるとは、例えば、測定値が設計値に対して３パーセント程度の許容誤差内に収まる場合を指し、正常な出力が得られないとは許容誤差内に収まらない場合を指す。
【００８５】
同図に示されるように、グランド配線に寄生インダクタンスが挿入されると、正常な出力が得られないことが分かる。
【００８６】
このことから、本発明者らは、多層基板１０の表層にさらに磁性体層を設けると、正常な出力が得られないという不具合が生じる場合があることに気付き、上記実施の形態に係るＤＣ−ＤＣコンバータ１の着想を得た。つまり、部分的にチップコンデンサ３３を磁性体部材３０でモールドすることにより、さらに言えば、表面実装部品のうちチップコンデンサのみを磁性体部材３０で覆うことにより、電気特性を維持しつつ、コンデンサ端子Ｃａからの輻射ノイズを低減することを考えた。
【００８７】
すなわち、本実施の形態に係るＤＣ−ＤＣコンバータ１では、多層基板１０の平面視において、スイッチングＩＣ３２の入力端子Ｖｉｎに接続されたチップコンデンサ３３に対して部分的に設けられたシールド材（本実施の形態では、チップコンデンサ３３をモールドする磁性体部材３０）を設けることにより、輻射ノイズを低減することができる。具体的には、コンデンサ端子Ｃａから輻射されるノイズは、多層基板１０に表面実装されたチップコンデンサ３３から輻射されることとなる。これは、一般的なチップコンデンサでは、積層された複数の内部電極が両端部の外部電極と交互に接続されているため、コンデンサ端子Ｃａからの輻射ノイズが、外部電極及び内部電極を介して、チップコンデンサ３３全体から輻射されるためである。そこで、本実施の形態では、平面視において磁性体部材３０がチップコンデンサ３３をモールドすることにより、ＤＣ−ＤＣコンバータ１からの輻射ノイズを低減することができる。
【００８８】
特に、本実施の形態では、磁性体部材３０がチップコンデンサ３３の全体をモールドすることにより、輻射ノイズをより低減することができる。すなわち、本実施の形態によれば、いずれの方向についても、輻射ノイズを低減することができる。つまり、ＤＣ−ＤＣコンバータから他の電子回路へのノイズの影響を抑制することができるし、ＤＣ−ＤＣコンバータ内でチップコンデンサからスイッチングＩＣ等の他の部品へのノイズの影響を抑制することができる。
【００８９】
また、本実施の形態では、磁性体部材３０がスイッチングＩＣ３２をモールドせず、かつ、チップコンデンサ３３の上面から多層基板１０までの高さｈ２がスイッチングＩＣ３２の上面から多層基板１０までの高さｈ１より小さい。これにより、ＤＣ−ＤＣコンバータ１全体の低背化を図りつつ、輻射ノイズを低減することができる。
【００９０】
具体的には、図２に示されるように、磁性体部材３０がチップコンデンサ３３をモールドすることにより、ＤＣ−ＤＣコンバータ１のチップコンデンサ３３が配置された部分は、モールド前よりも磁性体部材３０の厚みｄだけ厚くなる。しかし、チップコンデンサ３３の上面から多層基板１０までの高さｈ２がスイッチングＩＣ３２の上面から多層基板１０までの高さｈ１より小さいことにより、ＤＣ−ＤＣコンバータ１全体の高背化が抑制される。磁性体部材を含めたチップコンデンサの高さがスイッチングＩＣの高さよりも高くてもよい。磁性体部材は絶縁性であるため、たとえば金属ケースや他の金属部品が多層基板の上面側に位置していたとしても、これらがチップコンデンサと電気的に接触するのを防ぐことができる。
【００９１】
なお、ＤＣ−ＤＣコンバータ１全体の低背化を図る観点からは、磁性体部材３０の頂点から多層基板１０までの高さが、スイッチングＩＣ３２の上面から多層基板１０までの高さｈ１以下であることが好ましい。
【００９２】
また、本実施の形態では、チップコンデンサ３３はスイッチングＩＣ３２に設けられたスイッチ素子３２１に接続されている。ここで、スイッチ素子３２１に接続されたチップコンデンサ３３は、スイッチ素子３２１のスイッチング動作による輻射ノイズを特に放射しやすいため、このようなチップコンデンサ３３を磁性体部材３０でモールドすることにより、ＤＣ−ＤＣコンバータ１からの輻射ノイズを効果的に低減することができる。
【００９３】
また、本実施の形態では、磁性体部材３０が磁性体粉末を含有する樹脂により形成されているため、チップコンデンサ３３を容易にモールドすることができる。
【００９４】
なお、磁性体部材３０は、さらに、スイッチングＩＣ３２等の他の部品をモールドしてもかまわない。ただし、このような構成にした場合、ＤＣ−ＤＣコンバータ１全体の高さが大きくなったり、磁性体部材３０と多層基板１０との熱膨張係数の違いにより反りが生じたり、スイッチングＩＣ３２等の放熱性が悪化したり、はんだスプラッシュの懸念が高まったりするといった各種不具合が生じる虞がある。このため、ＤＣ−ＤＣコンバータ１の不具合の発生を抑制する観点から、磁性体部材３０は、スイッチングＩＣ３２は覆わないこと、さらには、コイル素子３１を介さずにスイッチングＩＣ３２の入力端子または出力端子に接続されたチップコンデンサ３３のみをモールドすることが好ましい。
【００９５】
また、本実施の形態では、コイル素子３１が基板（ここでは多層基板１０）に内蔵されているため、ＤＣ−ＤＣコンバータ１の小型化が図られる。
【００９６】
次に、ＤＣ−ＤＣコンバータ１の製造工程（製造方法）について説明する。
【００９７】
まず、多層基板１０の各層となるセラミックグリーンシートを準備する。具体的には、磁性体セラミック粉末を含んだスラリーをシート成形することによって磁性体層用セラミックグリーンシートを準備し、非磁性体セラミック粉末を含んだスラリーをシート成形することによって非磁性体層用セラミックグリーンシートを準備する。
【００９８】
次いで、所定のセラミックグリーンシートにおいて、例えば、図３で示される配置に従って、特定の位置に貫通孔を形成し、当該貫通孔内に導体ペーストを充填して層間導体（ビアホール導体）を形成するとともに、主面上の特定の位置に導体ペーストを印刷して面内導体パターンや表面電極パターンを形成する。貫通孔は、例えばレーザー加工により形成され、面内導体パターンや表面電極パターンは、例えばＡｇ粉末を含んだ導体ペーストのスクリーン印刷によりパターニングされ得る。
【００９９】
次いで、導体ペーストが配置された複数のセラミックグリーンシートを、位置合わせをして積層・圧着し、未焼成の積層体に一体化した後、一括して焼成する。この焼成により、各グリーンシート中の磁性体セラミック粉末、非磁性体セラミック粉末が焼結するとともに、導体ペースト中のＡｇ粉末が焼結する。
【０１００】
次に、焼成された積層体の非磁性体層１５３に露出している表面電極１８及び非磁性体層１１１に露出している表面電極１７にめっきが施される。具体的には、無電解めっきにより、ニッケル／金のめっき膜を形成する。その後、表面電極１８にスイッチングＩＣ３２及びチップコンデンサ３３、３４をリフローはんだ付け等により実装する。
【０１０１】
次に、チップコンデンサ３３に対して磁性体部材３０となる磁性体粉末を含有する樹脂ペーストをモールドする。具体的には、当該樹脂を、ディスペンサによるポッティング、または、スクリーン印刷等によって、モールドする。その後、当該樹脂ペーストを、例えば熱硬化または光硬化等により硬化することで、多層基板１０の平面視において、チップコンデンサ３３をモールドする磁性体部材３０を形成する。
【０１０２】
以上のようにして、チップコンデンサ３３が磁性体部材３０によってモールドされたＤＣ−ＤＣコンバータ１が完成する。完成したＤＣ−ＤＣコンバータ１は、下面側の表面電極１７を介して、プリント基板等のマザー基板に実装される。
【０１０３】
なお、上述の製造方法に従って、複数のＤＣ−ＤＣコンバータ１の集合体を作製した後、個々のＤＣ−ＤＣコンバータ１に個片化してもかまわない。
【０１０４】
（実施の形態１の変形例）
なお、磁性体部材は、多層基板１０の平面視において、当該チップコンデンサ３３をモールドしていればよく、図８Ａ及び図８Ｂに示されるようにチップコンデンサ３３の全体をモールドしていなくてもかまわない。
【０１０５】
図８Ａは、実施の形態１の変形例における磁性体部材３０Ａの構成の一例を示す側面図である。図８Ｂは、実施の形態１の変形例における磁性体部材３０Ｂの構成の他の一例を示す側面図である。
【０１０６】
これらの図に示されるように、磁性体部材３０Ａ、３０Ｂは、側面視において、チップコンデンサ３３の一部をモールドしていなくてもかまわない。つまり、チップコンデンサ３３の側面は、磁性体部材３０Ａ、３０Ｂから露出していてもかまわない。
【０１０７】
一般的に、硬化されることにより磁性体部材を形成する樹脂ペーストは、当該樹脂ペーストの粘度及び磁性体粉末の含有率等によって、モールド形状が影響される場合がある。このため、例えば、粘度の大きい樹脂ペーストによって形成された磁性体部材では、チップコンデンサ３３の上面がモールドされるが、側面の少なくとも一部がモールドされない場合がある。
【０１０８】
このような構成によっても、上記実施の形態１と比べて多少劣るものの、同様の効果が奏される。つまり、磁性体部材３０Ａまたは磁性体部材３０Ｂを有するＤＣ−ＤＣコンバータによれば、輻射ノイズを低減することができる。
【０１０９】
（実施の形態２）
次に、実施の形態２に係るＤＣ−ＤＣコンバータについて説明する。上記実施の形態１では、スイッチングＩＣに接続されたチップコンデンサを磁性体部材で覆うことにより輻射ノイズが低減されることについて、降圧コンバータの例で説明した。しかし、同様の技術は、昇圧コンバータに適用することもできる。以下では、同様の技術を用いた昇圧コンバータについて説明する。
【０１１０】
図９は、本実施の形態に係るＤＣ−ＤＣコンバータ２の外観の一例を示す斜視図である。図１０は、本実施の形態に係るＤＣ−ＤＣコンバータ２の回路の一例を示す回路図である。
【０１１１】
ＤＣ−ＤＣコンバータ２は、図１のＤＣ−ＤＣコンバータ１と比べて、コイル素子３１が入力側に配置される点、出力電圧用電源ラインに接続されたチップコンデンサ３４が磁性体部材３０でモールドされる点、及び、スイッチングＩＣ５２の構成が異なる。以下では、ＤＣ−ＤＣコンバータ１と共通する事項は適宜説明を省略し、異なる点について主に説明する。
【０１１２】
スイッチングＩＣ５２は、スイッチ素子５２１、５２２、及び、コントローラ５２３を有し、フィードバック端子ＦＢに印加される出力電圧と所望の電圧との差分が縮小するように、入力端子Ｐｉｎに供給された入力電圧をコイル素子３１に断続的に印加する。
【０１１３】
コイル素子３１は、スイッチ素子５２１の導通期間に入力電圧から磁気エネルギーを蓄積する。また、スイッチ素子５２１の非導通期間には、逆起電力により生じる電圧を、スイッチ素子５２２を介して、入力電圧に重畳して出力することで、入力電圧よりも高い出力電圧を生成する。
【０１１４】
本発明者らは、このような構成では、コンデンサ端子Ｃｄがノイズ源であることを特定した。
【０１１５】
コンデンサ端子Ｃｄがノイズ源となる理由は、例えば次のように考えられる。つまり、本実施の形態では、コイル素子３１を介してスイッチングＩＣ５２に接続される入力電圧用電源ラインでは、当該コイル素子３１によって電流波形が鈍ることにより輻射ノイズが抑制される。これに対して、コイル素子３１を介さずにスイッチングＩＣ５２に接続される出力電圧用電源ラインでは、電流波形が鈍りにくいため、スイッチングＩＣ５２内に設けられたスイッチ素子５２２のスイッチング周波数に起因する輻射ノイズの発生源となる。よって、本実施の形態では、出力電圧用電源ラインに接続されるコンデンサ端子Ｃｄが輻射ノイズの発生源となると考えられる。
【０１１６】
また、本発明者らは、このような構成においても、多層基板１０の表層にさらに磁性体層を設けた場合には寄生インダクタンスが増加することにより、不具合が生じる場合があることに気付いた。
【０１１７】
図１１は、比較例に係るＤＣ−ＤＣコンバータ２Ａにおいて、コイル素子６３１〜６３４を追加した回路の一例を示す回路図である。
【０１１８】
コイル素子６３１〜６３４は、実施の形態１の比較例におけるコイル素子４３１〜４３４と同様に、多層基板１０の表層に磁性体層を追加した場合に増加する寄生インダクタンスの等価回路である。
【０１１９】
図１２は、比較例に係るＤＣ−ＤＣコンバータ２Ａにおいて、コイル素子６３１〜６３４の各々を追加した場合の電気特性の一例を示す表であり、例えば、「寄生インダクタンスの挿入位置」が「Ｖｉｎ−Ｃａ（コイル素子６３１）」とは、図１１に示すコイル素子６３１を挿入し、他のコイル素子６３２〜６３４は挿入していない構成を指す。なお、「電気特性」に示すＡ、Ｂ及びＣの定義は、図７についての説明と同様である。
【０１２０】
同図に示されるように、本比較例についても、実施の形態１の比較例と同様に、寄生インダクタンスが挿入されることにより、正常な出力が得られないことが分かる。
【０１２１】
このことから、本発明者らは、昇圧コンバータについても降圧コンバータと同様に、多層基板１０の表層にさらに磁性体層を設けると正常な出力が得られないという不具合が生じる場合があることに気付き、上記実施の形態に係るＤＣ−ＤＣコンバータ２の着想を得た。
【０１２２】
すなわち、本実施の形態に係るＤＣ−ＤＣコンバータ２では、多層基板１０の平面視において、スイッチングＩＣ５２の出力端子Ｖｏｕｔに接続されたチップコンデンサ３４をモールドする磁性体部材３０を設ける。これにより、本実施の形態に係る昇圧型のＤＣ−ＤＣコンバータ２であっても、実施の形態１に係る降圧型のＤＣ−ＤＣコンバータ１と同様に、輻射ノイズを低減することができる。具体的には、コンデンサ端子Ｃｄから輻射されるノイズは、多層基板１０に表面実装されたチップコンデンサ３４から輻射されるこことなる。そこで、本実施の形態では、平面視において磁性体部材３０がチップコンデンサ３４をモールドすることにより、ＤＣ−ＤＣコンバータ２からの輻射ノイズを低減することができる。
【０１２３】
つまり、降圧型及び昇圧型のいずれのＤＣ−ＤＣコンバータであっても、スイッチングＩＣの入力端子及び出力端子のうちコイル素子３１が接続された端子と異なる端子に接続されたチップコンデンサから輻射ノイズが放射される。そこで、当該チップコンデンサを磁性体部材３０でモールドすることにより、輻射ノイズを低減することができる。
【０１２４】
（その他の変形例）
以上、本発明の実施の形態及びその変形例に係るＤＣ−ＤＣコンバータについて説明したが、本発明は、個々の実施の形態及びその変形例には限定されない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態及びその変形例に施したものや、異なる実施の形態及びその変形例における構成要素を組み合わせて構築される形態も、本発明の一つ又は複数の態様の範囲内に含まれてもよい。
【０１２５】
例えば、実施の形態２のスイッチ素子５２２は、実施の形態１のスイッチ素子３２２と同様にダイオードであってもかまわない。
【０１２６】
また、スイッチングＩＣ３２は、多層基板１０に表面実装されていなくてもよく、多層基板１０に内蔵されていてもかまわないし、プリント基板等に表面実装またはスルーホール実装されていてもかまわない。また、コイル素子３１は、多層基板１０に内蔵されていなくてもよく、多層基板１０に表面実装されたチップコイル等のディスクリート部品によって構成されていてもかまわないし、プリント基板等に表面実装またはスルーホール実装されていてもかまわない。
【０１２７】
図１３は、その他の変形例におけるＤＣ−ＤＣコンバータの一例を示す斜視図である。なお、同図では、プリント基板のグランド及び配線を構成するパターン導体にドットのハッチングを施している。また、同図には、ＤＣ−ＤＣコンバータに入力電圧を供給するバッテリ６０も図示されている。
【０１２８】
同図に示すＤＣ−ＤＣコンバータは、実施の形態１と同様に降圧型のＤＣ−ＤＣコンバータであるが、コイル素子が内蔵された多層基板１０に代わり、ＦＲ４等のプリント基板７０を有する。コイル素子はプリント基板７０に表面実装されている（図示省略）。プリント基板７０は、スイッチングＩＣ３２の入力端子Ｖｉｎ及び出力端子Ｖｏｕｔのうちコイル素子（不図示）が接続される端子と異なる端子（同図では入力端子Ｖｉｎ）と接続される配線７１を有する。つまり、同図に示す配線７１は、入力端子Ｖｉｎとチップコンデンサ３３とを接続する。
【０１２９】
このような構成においても、磁性体部材３０Ｃがチップコンデンサ３３をモールドすることにより、上記実施の形態と同様の効果が奏される。すなわち、輻射ノイズを低減することができる。
【０１３０】
また、磁性体部材３０Ｃは、さらに、配線７１をモールドすることが好ましい。これにより、輻射ノイズを一層低減することができる。すなわち、スイッチングＩＣ３２の入力端子Ｖｉｎ及び出力端子Ｖｏｕｔのうちコイル素子が接続されない入力電圧用電源ラインである配線７１では、電流波形が鈍りにくいため、実施の形態１におけるコンデンサ端子Ｃａと同様に輻射ノイズの発生源となり得る。そこで、磁性体部材３０Ｃが配線７１をモールドすることにより、輻射ノイズの発生を低減することができる。
【０１３１】
また、上記説明では、チップコンデンサに対して少なくとも部分的に設けられたシールド材として、磁性体部材を例に説明した。しかし、このようなシールド材は、磁性体部材に限らず、例えば金属部材であってもかまわない。このような金属部材としては、例えば、チップコンデンサを覆う金属ケース（好ましくは接地された金属ケース）、または、塗布等によりチップコンデンサを被覆する樹脂材の表面に設けられた金属膜（好ましくは接地された金属膜）等を用いることができる。
【０１３２】
また、上記実施の形態１及び２ならびにその変形例では、シールド材がチップコンデンサのみをモールド（被覆）する構成を例に説明した。しかし、シールド材は、さらに、チップコンデンサ以外の部品及び配線等をモールドしてもよく、例えば、多層基板の表層等に設けられた入力電圧用電源ラインの配線をモールドしてもかまわない。
【０１３３】
また、チップコンデンサをモールドする磁性体部材の形状は特に限定されず、例えば、当該チップコンデンサの上面において、略一定の厚みで形成されていてもかまわないし、上面中央に向かって漸次厚く形成されていてもかまわない。また、チップコンデンサの上面と側面とで同等の厚みで形成されていてもかまわないし、互いに異なる厚みで形成されていてもかまわない。
【０１３４】
また、スイッチングＩＣは、基板に設けられていればよく、基板に表面実装される構成に限られない。例えば、スイッチングＩＣは、基板に内蔵されていてもかまわない。
【０１３５】
また、上記説明では、ＤＣ−ＤＣコンバータは、コイル素子を介してスイッチングＩＣの入力端子または出力端子に接続されるチップコンデンサを有するとして説明した。つまり、ＤＣ−ＤＣコンバータが降圧型の場合には出力側のチップコンデンサ３４を有し、ＤＣ−ＤＣコンバータが昇圧型の場合には入力側のチップコンデンサ３３を有するとして説明した。しかし、ＤＣ−ＤＣコンバータは、このようなコイル素子を介してスイッチングＩＣに接続されるチップコンデンサを有さずに、外付けされる構成であってもかまわない。
【０１３６】
また、降圧型ＤＣ−ＤＣコンバータでは入力側チップコンデンサを磁性体部材でモールドし、昇圧型ＤＣ−ＤＣコンバータでは出力側チップコンデンサを磁性体部材でモールドする例を示したが、昇降圧型ＤＣ−ＤＣコンバータでは、入力側チップコンデンサと出力側チップコンデンサとの両方を磁性体部材でモールドすればよい。
【０１３７】
また、ＤＣ−ＤＣコンバータは、コイル素子を内蔵した多層基板にスイッチングＩＣチップおよびチップコンデンサを実装したモジュール型のデバイスや、プリント配線板にチップコイル、スイッチングＩＣチップおよびチップコンデンサを実装したデバイスの他、スイッチングＩＣチップを内蔵した基板にチップコイルおよびチップコンデンサを実装したモジュール型のデバイスであってもよい。
【産業上の利用可能性】
【０１３８】
本発明は、輻射ノイズが抑制されたＤＣ−ＤＣコンバータとして、携帯情報端末やデジタルカメラなどの電子機器に広く利用できる。
【符号の説明】
【０１３９】
１、１Ａ、２、２Ａ    ＤＣ−ＤＣコンバータ
１０    多層基板
１１、１３、１５、１１１〜１１３、１３１、１３２、１５１〜１５３    非磁性体層
１２、１４、１２１〜１２４、１４１〜１４５    磁性体層
１７、１８    表面電極
１９    面内導体
２０    層間導体
３０、３０Ａ、３０Ｂ、３０Ｃ    磁性体部材
３１、４３１〜４３４、６３１〜６３４    コイル素子
３２、５２    スイッチングＩＣ
３３、３４    チップコンデンサ
６０    バッテリ
７０    プリント基板
７１    配線
３２１、３２２、５２１、５２２    スイッチ素子
【図１】
2017006784.tif 000003
【図２】
2017006784.tif 000004
【図３】
2017006784.tif 000005
【図４】
2017006784.tif 000006
【図５】
2017006784.tif 000007
【図６】
2017006784.tif 000008
【図７】
2017006784.tif 000009
【図８Ａ】
2017006784.tif 000010
【図８Ｂ】
2017006784.tif 000011
【図９】
2017006784.tif 000012
【図１０】
2017006784.tif 000013
【図１１】
2017006784.tif 000014
【図１２】
2017006784.tif 000015
【図１３】
2017006784.tif 000016
【手続補正書】
【提出日】平成29年8月18日(2017.8.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板と、
前記基板に設けられ、入力端子及び出力端子を有し、当該入力端子に入力される電圧をスイッチングして当該出力端子から出力するスイッチングＩＣと、
前記基板に設けられ、前記入力端子及び前記出力端子のうち一方端子に接続されたコイル素子と、
前記基板に表面実装され、前記入力端子及び前記出力端子のうち他方端子に接続されたチップコンデンサと、
前記基板の平面視において、前記チップコンデンサに対して少なくとも部分的に設けられたシールド材と
を有する、ＤＣ−ＤＣコンバータ。
【請求項２】
前記シールド材は前記チップコンデンサを被覆する磁性体部材である
請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記シールド材は、前記チップコンデンサの全体を被覆する
請求項２に記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記シールド材は、前記チップコンデンサの上面を被覆し、前記基板において前記チップコンデンサと接する部分を露出するよう設けられた、
請求項２に記載のＤＣ−ＤＣコンバータ。
【請求項５】
前記基板は、前記入力端子及び前記出力端子の前記他方端子と前記チップコンデンサとを接続する配線を有し、
前記シールド材は、さらに、前記平面視において前記配線を被覆する
請求項１〜４のいずれか１項に記載のＤＣ−ＤＣコンバータ。
【請求項６】
前記スイッチングＩＣは、前記基板に表面実装され、
前記シールド材は、前記スイッチングＩＣを被覆せず、
前記チップコンデンサの高さ寸法は、前記スイッチングＩＣの高さ寸法より小さい
請求項２〜５のいずれか１項に記載のＤＣ−ＤＣコンバータ。
【請求項７】
前記チップコンデンサは、前記スイッチングＩＣ内に設けられたスイッチ素子に接続されている
請求項１〜６のいずれか１項に記載のＤＣ−ＤＣコンバータ。
【請求項８】
前記シールド材は、磁性体粉末を含有する樹脂である
請求項１〜７のいずれか１項に記載のＤＣ−ＤＣコンバータ。
【請求項９】
前記コイル素子は前記基板に内蔵されている
請求項１〜８のいずれか１項に記載のＤＣ−ＤＣコンバータ。
【国際調査報告】
2017006784.tif 000017
2017006784.tif 000018
2017006784.tif 000019
2017006784.tif 000020