(57)【要約】  ｎ+型炭化珪素基板（１）と、ｎ型炭化珪素エピタキシャル層（２）と、ｎ型炭化珪素エピタキシャル層（２）の表面層に選択的に形成されたｐ+型ベース領域（３）と、ｐ+型ベース領域（３）内に選択的に生成されたｎ+型ソース領域（６）と、ｎ+型ソース領域（６）に電気的に接続して形成されたソース電極としてのＴｉＮ膜（１１）およびＮｉ膜（１２）と、ｐ+型ベース領域（３）の、ｎ型炭化珪素エピタキシャル層（２）とｎ+型ソース領域（６）とに挟まれた部分の表面上に形成されたゲート絶縁膜（８）と、ゲート絶縁膜（８）上に形成されたゲート電極（９）と、ｎ+型炭化珪素基板（１）の裏面側に形成されたドレイン電極と、ソース電極としてのＴｉＮ膜（１１）およびＮｉ膜（１２）に接続されたアルミニウムを材料として形成し、形成後に低温窒素アニールにより形成される半導体装置用の金属配線と、を有し、ゲートに負の電圧を高温で印加しても閾値電圧の低下を抑制できる。
2015137420.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の炭化珪素基板のおもて面側に低濃度の第１導電型の炭化珪素層を形成する工程と、前記炭化珪素層の表面層に第２導電型の領域を選択的に形成する工程と、前記領域内に第１導電型のソース領域を選択的に形成する工程と、前記ソース領域に電気的に接続されたソース電極を形成する工程と、前記領域の、前記炭化珪素層と前記ソース領域とに挟まれた部分の表面上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記炭化珪素基板の裏面側にドレイン電極を形成する工程と、を有する炭化珪素半導体装置の製造方法において、
前記ソース電極に接続された半導体装置用の金属配線を、アルミニウムを材料として形成する工程と、
前記金属配線形成後に低温窒素アニールする工程と、
を含むことを特徴とする炭化珪素半導体装置の製造方法。
【請求項２】
前記金属配線と炭化珪素半導体基板との間にチタン膜が形成されたことを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項３】
前記チタン膜と炭化珪素半導体基板との間に窒化チタン膜が形成されたことを特徴とする請求項２に記載の炭化珪素半導体装置の製造方法。
【請求項４】
前記チタン膜と炭化珪素半導体基板との間にチタン膜および窒化チタン膜が形成されたことを特徴とする請求項２または３に記載の炭化珪素半導体装置の製造方法。
【請求項５】
第１導電型の炭化珪素基板と、前記炭化珪素基板のおもて面側に形成された低濃度の第１導電型の炭化珪素層と、前記炭化珪素層の表面層に選択的に形成された第２導電型の領域と、前記領域内に選択的に生成された第１導電型のソース領域と、前記ソース領域に電気的に接続して形成されたソース電極と、前記領域の、前記炭化珪素層と前記ソース領域とに挟まれた部分の表面上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記炭化珪素基板の裏面側に形成されたドレイン電極と、を有する炭化珪素半導体装置において、
前記ソース電極に接続されたアルミニウムを材料として形成し、当該形成後に低温窒素アニールにより形成される半導体装置用の金属配線と、
を有することを特徴とする炭化珪素半導体装置。
【請求項６】
前記金属配線の水素濃度が２×１０11ｃｍ-2以上２×１０12ｃｍ-2以下であることを特徴とする請求項５に記載の炭化珪素半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素基板を用いた炭化珪素半導体装置の製造方法および炭化珪素半導体装置に関する。
【背景技術】
【０００２】
炭化珪素（以下ＳｉＣ）を材料に用いた半導体装置は、シリコン（以下Ｓｉ）の次世代の半導体装置として期待されている。ＳｉＣ半導体装置は、Ｓｉを材料に用いた従来の半導体装置と比較して、オン状態における素子の抵抗を数百分の１に低減できること、またより高温（２００℃以上）の環境下で使用可能なこと等、様々な利点がある。これは、ＳｉＣのバンドギャップがＳｉに対して３倍程度大きく、絶縁破壊電界強度がＳｉより１桁近く大きいという材料自体の特性による。【０００３】
ＳｉＣ半導体装置としては、現在までに、ショットキーバリアダイオード（以下、ＳＢＤ）、プレーナー型縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）が製品化されている。しかしながらＳｉＣ  ＭＯＳＦＥＴは、ゲート酸化膜／ＳｉＣ界面に問題があり、チャネル移動度が低く、素子抵抗が増大し、ＳｉＣの能力が十分引き出されていない。【０００４】
これに対し近年、酸化とＰＯＡ（Ｐｏｓｔ  Ｏｘｉｄａｔｉｏｎ  Ａｎｎｅａｌ）と呼ばれる酸化後のアニール手法の改善により、チャネル移動度を大幅に改善した低素子抵抗のＳｉＣ  ＭＯＳＦＥＴが提案されてきている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−０８２４５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、ＳｉＣ  ＭＯＳＦＥＴにはまだ課題が多い。その一つが、閾値電圧の不安定性である。ＭＯＳＦＥＴのゲートに負の電圧を高温で印加し続けると閾値電圧が０Ｖ以下に低下し、ノーマリオフだったＭＯＳＦＥＴがノーマリオンになってしまうという不具合である（例えば、上記特許文献１参照。）。【０００７】
発明者らの測定では、電圧印加前に＋３Ｖだった閾値電圧が、２００℃で−２０Ｖの電圧を１０分間印加した後の閾値電圧は−１２Ｖまで低下するという結果が得られている。これは上記のゲート酸化膜／ＳｉＣ界面の問題であって、ＳｉＣ界面の界面準位がＳｉ界面に比べて２〜３桁多いことが原因と考えられる。【０００８】
界面準位は、主としてＳｉＣのダングリングボンド（未結合手）であるが、界面準位を低減させるために、ゲート酸化後に窒素を含むＮＯガスやＮ2Ｏガスなどの雰囲気にてアニールするのが最近のＳｉＣ  ＭＯＳＦＥＴにおけるゲート酸化膜形成の主流となっている。【０００９】
これらの雰囲気でアニールされた場合、窒素は界面に局在化することがＳＩＭＳ分析の結果から明らかとなっている。この場合、窒素は：Ｎ≡（３配位）の形でネットワークに入り込んで安定化するため、ダングリングボンドなどを終端させうるので界面準位を低減させる効果が高いと考えられる。【００１０】
しかしながら、：Ｎ≡（３配位）構造の窒素は近傍に活性水素とホール（正孔）が存在すると、下記式（１−１）に示す反応式にしたがい、正の電荷を帯びるようになる。【００１１】
：Ｎ≡（３配位）＋Ｈ＋ｈ（正孔）→ＮＨ＋≡（４配位）＋ｅ-    …（１−１）【００１２】
ゲートに負の電圧が印加されると、ゲート酸化膜／ＳｉＣ界面には１０20ｃｍ-3オーダーのホールが存在するため活性水素が存在した場合には（１−１）の反応は特に速やかに起こる。そして高温の場合はＮＨ＋≡（４配位）が界面から離れた位置にまで侵入できるため、そこで固定化して界面近傍のホールトラップとなる。【００１３】
正の電荷が凝縮するとｎ型ＭＯＳＦＥＴのチャネルであるｐ型ＳｉＣ表面には電子が集まってくるため表面濃度が低くなり、最悪の場合は表面がＮ転し、ｎ型ＭＯＳＦＥＴの閾値電圧が負となりＭＯＳＦＥＴはノーマリオンの特性を示すことになる。【００１４】
以上のように、ＳｉＣｎ型ＭＯＳＦＥＴにおいては、ＭＯＳＦＥＴのゲートに負の電圧を高温で印加し続けると閾値電圧が低下するという問題があった。【００１５】
この発明は、上述した従来技術による問題点を解消するため、ゲートに負の電圧を高温で印加しても閾値電圧の低下を抑制できる炭化珪素半導体装置の製造方法および炭化珪素半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記目的を達成するため、本発明の炭化珪素半導体装置の製造方法は、第１導電型の炭化珪素基板のおもて面側に低濃度の第１導電型の炭化珪素層を形成する工程と、前記炭化珪素層の表面層に第２導電型の領域を選択的に形成する工程と、前記領域内に第１導電型のソース領域を選択的に形成する工程と、前記ソース領域に電気的に接続されたソース電極を形成する工程と、前記領域の、前記炭化珪素層と前記ソース領域とに挟まれた部分の表面上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記炭化珪素基板の裏面側にドレイン電極を形成する工程と、を有する炭化珪素半導体装置の製造方法において、前記ソース電極に接続された半導体装置用の金属配線を、アルミニウムを材料として形成する工程と、前記金属配線形成後に低温窒素アニールする工程と、を含むことを特徴とする。【００１７】
また、前記金属配線と炭化珪素半導体基板との間にチタン膜が形成されたことを特徴とする。【００１８】
また、前記チタン膜と炭化珪素半導体基板との間に窒化チタン膜が形成されたことを特徴とする。【００１９】
また、前記チタン膜と炭化珪素半導体基板との間にチタン膜および窒化チタン膜が形成されたことを特徴とする。【００２０】
本発明の炭化珪素半導体装置は、第１導電型の炭化珪素基板と、前記炭化珪素基板のおもて面側に形成された低濃度の第１導電型の炭化珪素層と、前記炭化珪素層の表面層に選択的に形成された第２導電型の領域と、前記領域内に選択的に生成された第１導電型のソース領域と、前記ソース領域に電気的に接続して形成されたソース電極と、前記領域の、前記炭化珪素層と前記ソース領域とに挟まれた部分の表面上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記炭化珪素基板の裏面側に形成されたドレイン電極と、を有する炭化珪素半導体装置において、前記ソース電極に接続されたアルミニウムを材料として形成し、当該形成後に低温窒素アニールにより形成される半導体装置用の金属配線と、を有することを特徴とする。【００２１】
また、前記金属配線の水素濃度が２×１０11ｃｍ-2以上２×１０12ｃｍ-2以下であることを特徴とする。【００２２】
上記構成によれば、半導体装置用の金属配線を形成した後、低温窒素アニールを実施する。これにより、金属配線に用いられるアルミニウム中の水素濃度を低くすることができ、閾値電圧の低下を抑制する。
【発明の効果】
【００２３】
本発明によれば、ゲートに負の電圧を高温で印加しても閾値電圧の低下を抑制できるという効果を奏する。
【図面の簡単な説明】
【００２４】
【図１】図１は、実施の形態にかかる炭化珪素半導体装置の構成を示す断面図である。
【図２】図２は、アルミニウムスパッタ前の低温窒素アニールの有無による閾値変動量を示す図表である。
【図３】図３は、ＴｉＮ膜の窓開けの有無による閾値変動量を示す図表である。
【図４】図４は、膜構造の違いによる閾値変動量を示す図表である。
【図５】図５は、本発明の実施例１にかかる炭化珪素半導体装置の金属配線後の状態を示す断面図である。
【図６】図６は、本発明の実施例２にかかる炭化珪素半導体装置の金属配線後の状態を示す断面図である。
【発明を実施するための形態】
【００２５】
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置の製造方法および炭化珪素半導体装置の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、本明細書では、ミラー指数（結晶学的面指数）の表記において、“−”はその直後の指数につくバーを意味しており、指数の前に“−”を付けることで負の指数をあらわしている。
【００２６】
図１は、実施の形態にかかる炭化珪素半導体装置の構成を示す断面図である。この図１には、ｎ型ＭＯＳＦＥＴの製造工程のうち金属配線をスパッタする前の活性領域の状態を示した。ｎ+型炭化珪素基板１、ｎ型炭化珪素エピタキシャル層２および、ｐ型炭化珪素エピタキシャル層４を併せて炭化珪素半導体基体とする。
【００２７】
ドレイン領域となる第１導電型のｎ+型炭化珪素基板１の主面上には、ｎ型炭化珪素エピタキシャル層（炭化珪素層）２が堆積されている。ｎ+型炭化珪素基板１のｎ型炭化珪素エピタキシャル層２側に対して反対側の表面（炭化珪素半導体基体の裏面）には、裏面電極（不図示）が設けられる。裏面電極は、ドレイン電極を構成する。
【００２８】
活性領域において、炭化珪素半導体基体のおもて面側には、ＭＯＳ（金属−酸化膜−半導体からなる絶縁ゲート）構造（素子構造部）が形成されている。具体的には、活性領域において、ｎ型炭化珪素エピタキシャル層２のｎ+型炭化珪素基板１側に対して反対側（炭化珪素半導体基体のおもて面側）の表面層には、第２導電型のｐ+型領域（以下、ｐ+型ベース領域）３が選択的に設けられている。
【００２９】
ｐ+型ベース領域３の表面、およびｎ型炭化珪素エピタキシャル層２の、隣り合うｐ+型ベース領域３に挟まれた部分の表面上には、ｐ型炭化珪素エピタキシャル層４が選択的に堆積されている。
【００３０】
ｐ型炭化珪素エピタキシャル層４のｐ+型ベース領域３上の部分には、ｎ+型ソース領域６およびｐ+型コンタクト領域５が設けられている。ｎ+型ソース領域６およびｐ+型コンタクト領域５は互いに接する。また、ｐ+型コンタクト領域５は、ｐ型炭化珪素エピタキシャル層４を深さ方向に貫通してｐ+型ベース領域３に達する。
【００３１】
ｐ型炭化珪素エピタキシャル層４のｎ型炭化珪素エピタキシャル層２上の部分には、ｐ型炭化珪素エピタキシャル層４を深さ方向に貫通してｎ型炭化珪素エピタキシャル層２に達するｎ型ウェル領域７が設けられている。ｎ型ウェル領域７は、ｎ型炭化珪素エピタキシャル層２とともにドリフト領域として機能する。
【００３２】
ｎ+型ソース領域６とｎ型ウェル領域７とに挟まれた部分の表面上には、ゲート絶縁膜８を介してゲート電極９が設けられている。ゲート電極９は、ゲート絶縁膜８を介して、ｎ型ウェル領域７の表面上に設けられていてもよい。層間絶縁膜１０は、ゲート電極９を覆うように、炭化珪素半導体基体のおもて面側の全面に設けられている。
【００３３】
層間絶縁膜１０を深さ方向に貫通するコンタクトホールには、ｎ+型ソース領域６およびｐ+型コンタクト領域５が露出されている。ゲート電極９を構成するポリシリコンと層間絶縁膜１０上には、ＴｉＮ（窒化チタン）膜１１が形成される。
【００３４】
コンタクトホールに露出されたｎ+型ソース領域６およびｐ+型コンタクト領域５上に、Ｎｉ（ニッケル）膜１２が設けられている。Ｎｉ膜１２は、炭化珪素半導体基体とのオーミック接合を形成しており、ソース電極として機能する。また、ソース電極は、層間絶縁膜１０によってゲート電極９と電気的に絶縁されている。
【００３５】
実施の形態の炭化珪素半導体装置では、炭化珪素基板を用いて作製（製造）した例えば上述した図１に示す構成の絶縁ゲート型電界効果トランジスタ（ＭＯＳＦＥＴ）のＮｉ膜１２上に、スパッタにより、金属配線を形成する。この金属配線は、後述するように、Ａｌ（アルミニウム）電極１３を堆積（図５参照）、または、Ｔｉ（チタン）膜１４およびＡｌ電極１３を順に堆積（図６参照）して形成する。
【００３６】
その後、３２０℃〜４２０℃程度の低温窒素アニールを実施する。発明者らは、この低温窒素アニールにより、金属配線に用いられるアルミニウム中の水素濃度を２×１０11ｃｍ-2以上２×１０12ｃｍ-2以下と低くすることができ、閾値電圧の低下を抑制することができることを見出した。
【００３７】
低温窒素アニールは、金属配線上の最表面に形成される最終保護膜（不図示）の堆積後でも多少の効果があるが、アルミニウム中の活性水素は、最終保護膜によりＳｉＣ  ＭＯＳＦＥＴから外方拡散しにくくなるため、金属配線形成後であり、かつ最終保護膜の堆積前に行うことが望ましい。
【００３８】
そして、発明者らは、下記（１）〜（３）の実験事実から、活性水素の起源は、金属配線であるアルミニウムであって、高温であればあるほど水素の拡散は早いため、アルミニウムからゲート酸化膜／ＳｉＣ界面に到達した活性水素が、ゲート負バイアスで高密度に集積したホールと上記式（１−１）の反応を起こし、閾値電圧の低下を引き起こすと考えた。また、その改善策として活性水素を外方拡散させるための低温窒素アニールを適用した。
【００３９】
図２は、アルミニウムスパッタ前の低温窒素アニールの有無による閾値変動量を示す図表である。ＭＯＳＦＥＴのゲートに負の電圧を高温で印加する前後の閾値の変動量を示している。
【００４０】
（１）図１に示すように金属配線であるアルミニウムをスパッタする前の段階で低温窒素アニールを施しても、図２に示すように（図中「あり」）、閾値低下の低減効果は全くない。活性水素はアルミニウム中に存在すると推定される。
【００４１】
図３は、ＴｉＮ膜の窓開けの有無による閾値変動量を示す図表である。
【００４２】
（２）図１中のゲート電極９であるポリシリコンと層間絶縁膜１０上にあるＴｉＮ膜１１に一部窓をあけたものと、窓がないものとを比べると、図３のように窓を開けたほうが閾値の低下量は大きい。これは、ＴｉＮ膜１１の開口窓が活性水素の通り道となると推定され、窓が大きいほど通過する活性水素量が大きくなるので閾値低下が大きくなると考えられる。
【００４３】
（３）図１中のアルミニウムがない構造のＳｉＣ  ＭＯＳＦＥＴでは閾値低下は起こらない。
【００４４】
図４は、膜構造の違いによる閾値変動量を示す図表である。さらに発明者らは、アルミニウム（Ａｌ）電極の下にチタン（Ｔｉ）膜を挿入することで閾値低下が図４のように、より改善されることも見出した。Ｔｉ膜は、水素吸蔵合金として知られており、アルミニウム（Ａｌ）からの水素を効率的に吸蔵した結果と考えられる。
【００４５】
［実施例１］
図５は、本発明の実施例１にかかる炭化珪素半導体装置の金属配線後の状態を示す断面図である。図５は、図１に示した状態の後に、金属配線としてのアルミニウム（Ａｌ）１３をスパッタし、そしてフォトリソグラフによるエッチングで所望の配線形状に加工した後の断面図である。
【００４６】
そして、同じレジストパターンでアルミニウム１３をエッチングする。実施例１ではこの段階で、３２０〜４２０℃程度の温度で、１〜２時間程度の低温窒素アニールを実施する。
【００４７】
これによってアルミニウム１３の内部に入り込んでいる活性水素は外方に拡散していき、アルミニウム１３内部の水素濃度が低減する。これによってＳｉＣ  ＭＯＳＦＥＴが完成した後にゲートに負電圧を高温で印加しても閾値低下の程度が低減されうる。この時、活性水素の幾分かはｎ+型炭化珪素基板１側に拡散していくと思われるが、アルミニウム１３直下のＴｉＮ膜１１の遮蔽効果によって、ｎ+型炭化珪素基板１基板まで到達できるのは微量となる。
【００４８】
同じ温度での水素アニールも試してみたが、水素濃度の低減効果、閾値低減抑制効果は得られなかった。アニール雰囲気が水素であるために外方拡散する効果が弱まっているためと考えられる。むしろＳｉＣ  ＭＯＳＦＥＴに向かって内方拡散していることも考えられる。したがって、アニール雰囲気は水素以外の不活性雰囲気であればアルゴン（Ａｒ）、ヘリウム（Ｈｅ）などを用いてもよい。
【００４９】
低温窒素アニールは、金属配線（アルミニウム１３）上に形成される最終保護膜堆積後でも効果を得ることができるが、アルミニウム１３中の活性水素は、最終保護膜によりＳｉＣ  ＭＯＳＦＥＴから外方拡散しにくくなるため、アルミニウム１３による金属配線形成後であって最終保護膜堆積前であることが望ましい。
【００５０】
［実施例２］
図６は、本発明の実施例２にかかる炭化珪素半導体装置の金属配線後の状態を示す断面図である。アルミニウム１３の直下にチタン（Ｔｉ）膜１４を形成した場合を示す。図１に示した状態の後に、金属配線のチタン（Ｔｉ）膜１４とアルミニウム（Ａｌ）１３を順次スパッタし、そしてフォトリソグラフで所望の配線形状に加工する。
【００５１】
この実施例２によれば、上記のように、アルミニウム（Ａｌ）１３の下にチタン（Ｔｉ）膜１４を挿入することで、チタン膜１４が活性水素を吸蔵するのでｎ+型炭化珪素基板１にまで到達する活性水素をほぼ皆無にできる。図４（中央欄、右欄）のように、ＴｉＮ膜１１とアルミニウム（Ａｌ）１３との間にチタン（Ｔｉ）膜１４を挿入することにより、閾値低下をさらに改善できる。
【００５２】
以上説明したように、実施の形態によれば、ＭＯＳＦＥＴの金属配線を形成した後、低温窒素アニールを実施する。この低温窒素アニールは、例えば、３２０〜４２０℃程度とする。この低温窒素アニールにより、金属配線に用いられるアルミニウム中の活性水素を外方拡散させることができる。例えば、金属配線の水素濃度が２×１０11ｃｍ-2以上２×１０12ｃｍ-2以下とすることができる。これにより、ＳｉＣ基板のＭＯＳＦＥＴのゲートに負の電圧を高温で印加しても閾値電圧の低下を抑制することができる。
【００５３】
また、上記実施の形態とは異なり、ｐ型炭化珪素エピタキシャル層４を形成せずに、ｐ+型ベース領域３内にｐ+型コンタクト領域５、ｎ+型ソース領域６を形成した構成としてもよい。
【産業上の利用可能性】
【００５４】
以上のように、本発明にかかる炭化珪素半導体装置の製造方法および炭化珪素半導体装置は、電力変換装置や種々の産業用機械などの電源装置などに使用される高耐圧炭化珪素半導体装置に有用である。
【符号の説明】
【００５５】
１  ｎ+型炭化珪素基板
２  ｎ型炭化珪素エピタキシャル層
３  ｐ+型ベース領域
４  ｐ型炭化珪素エピタキシャル層
５  ｐ+型コンタクト領域
６  ｎ+型ソース領域
７  ｎ型ウェル領域
８  ゲート絶縁膜
９  ゲート電極
１０  層間絶縁膜
１１  窒化チタン膜
１２  ニッケル膜
１３  金属配線（アルミニウム）
１４  チタン膜
【図１】
2015137420.tif 000003
【図２】
2015137420.tif 000004
【図３】
2015137420.tif 000005
【図４】
2015137420.tif 000006
【図５】
2015137420.tif 000007
【図６】
2015137420.tif 000008
【国際調査報告】
2015137420.tif 000009
2015137420.tif 000010
2015137420.tif 000011
2015137420.tif 000012
2015137420.tif 000013
2015137420.tif 000014