(57)【要約】  本発明は上述の問題点に鑑み、ＳｉＣ−ＭＯＳＦＥＴにおいてボディダイオードを動作させずに還流させることを目的とする。本発明の炭化珪素半導体装置は、ドレイン電極２７と、ドレイン電極２７上でそれぞれドレイン電極２７と接触し、かつ互いに隣接するオーミック電極２５及びショットキー電極２６と、オーミック電極２５上でこれと接触する第１導電型の第１耐圧保持領域１３と、ショットキー電極２６上でこれと接触し、かつ第１耐圧保持領域と隣接する第２導電型の第２耐圧保持領域１４と、第１耐圧保持領域１３及び第２耐圧保持領域１４上に接触する第２導電型のウェル領域１５と、ウェル領域１５の表層に選択的に設けられる第１導電型のソース領域１６と、ソース領域１６と第１耐圧保持領域１３とで挟まれたウェル領域に規定されるチャネル領域にゲート酸化膜を介して対向するゲート電極２２と、を備える。
2016110953.tif 000002
【特許請求の範囲】
【請求項１】
ドレイン電極（２７）と、
前記ドレイン電極（２７）上でそれぞれ前記ドレイン電極（２７）と接触し、かつ互いに隣接するオーミック電極（２５）及びショットキー電極（２６）と、
前記オーミック電極（２５）上で前記オーミック電極と接触する第１導電型の第１耐圧保持領域（１３）と、
前記ショットキー電極（２６）上で前記ショットキー電極と接触し、かつ前記第１耐圧保持領域と隣接する第２導電型の第２耐圧保持領域（１４）と、
前記第１耐圧保持領域（１３）及び前記第２耐圧保持領域（１４）上に接触する第２導電型のウェル領域（１５）と、
前記ウェル領域（１５）の表層に選択的に設けられる第１導電型のソース領域（１６）と、
前記ソース領域（１６）と前記第１耐圧保持領域（１３）とで挟まれた前記ウェル領域に規定されるチャネル領域にゲート酸化膜を介して対向するゲート電極（２２）と、
を備える、炭化珪素半導体装置。
【請求項２】
前記オーミック電極（２５）と前記第１耐圧保持領域（１３）との間に、両者のオーミック接触を確保するための第１導電型のコンタクト領域をさらに備え、
前記コンタクト領域の下面は、前記第２耐圧保持領域の下面より下に位置する、
請求項１に記載の炭化珪素半導体装置。
【請求項３】
前記第１耐圧保持領域（１３）、前記第２耐圧保持領域（１４）、前記オーミック電極（２５）及び前記ショットキー電極（２６）と接触する絶縁層（２８）をさらに備える、
請求項１に記載の炭化珪素半導体装置。
【請求項４】
前記第１耐圧保持領域（１３）のうち、前記第２耐圧保持領域（１４）に接する側の領域の不純物濃度は、それ以外の領域の不純物濃度よりも低く、
前記第２耐圧保持領域（１４）のうち、前記第１耐圧保持領域（１３）に接する側の領域の不純物濃度は、それ以外の領域の不純物濃度よりも低い、
請求項１に記載の炭化珪素半導体装置。
【請求項５】
前記第１耐圧保持領域（１３）及び前記第２耐圧保持領域（１４）のｐｎ接合部の前記ドレイン電極（２７）側において、前記第１耐圧保持領域（１３）には第２導電型の第１電界緩和領域（３４）を、前記第２耐圧保持領域（１４）には第１導電型の第２電界緩和領域（３３）を、それぞれ備える、
請求項１に記載の炭化珪素半導体装置。
【請求項６】
第１導電型のＳｉＣ基板（１１）上に、第１導電型の第１耐圧保持領域（１３）及び第２導電型の第２耐圧保持領域（１４）を互いに隣接して形成し、
前記第１耐圧保持領域（１３）及び前記第２耐圧保持領域（１４）に接して第２導電型のウェル領域（１５）を形成し、
前記ウェル領域（１５）の表層に選択的に第１導電型のソース領域（１６）を形成し、
前記ソース領域（１６）と前記第１耐圧保持領域（１３）とで挟まれた前記ウェル領域に規定されるチャネル領域にゲート酸化膜（２１）を介して対向するゲート電極（２２）を形成し、
前記ＳｉＣ基板（１１）を除去して前記第１耐圧保持領域（１３）及び前記第２耐圧保持領域（１４）を露出し、
前記第１耐圧保持領域（１３）の露出面に接触するオーミック電極（２５）を形成し、
前記第２耐圧保持領域（１４）の露出面に接触するショットキー電極（２６）を形成する、
炭化珪素半導体装置の製造方法。
【請求項７】
第１導電型のＳｉＣ基板（１１）上に、第１導電型の第１耐圧保持領域（１３）及び第２導電型の第２耐圧保持領域（１４）を互いに隣接して形成し、
前記第１耐圧保持領域（１３）及び前記第２耐圧保持領域（１４）に接して第２導電型のウェル領域（１５）を形成し、
前記ウェル領域（１５）の表層に選択的に第１導電型のソース領域（１６）を形成し、
前記ソース領域（１６）と前記第１耐圧保持領域（１３）とで挟まれた前記ウェル領域に規定されるチャネル領域にゲート酸化膜（２１）を介して対向するゲート電極（２２）を形成し、
前記ＳｉＣ基板（１１）を選択的に除去して、前記第１耐圧保持領域（１３）を露出せず前記第２耐圧保持領域（１４）を露出し、
前記ＳｉＣ基板（１１）に接触するオーミック電極（２５）を形成し、
前記第２耐圧保持領域（１４）の露出面に接触するショットキー電極（２６）を形成する、
炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
インバータ等のパワーエレクトロニクス機器の省エネのためには、絶縁ゲート型バイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａ  Ｔｒａｎｓｉｓｔｏｒ：ＩＧＢＴ）や金属―酸化膜―半導体電界効果トランジスタ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：ＭＯＳＦＥＴ）のような半導体スイッチング素子の損失を低減させる必要がある。【０００３】
半導体スイッチング素子の損失は、素子の導通損やスイッチング損失により決定される。そこで、これらを低減させるために炭化珪素（ＳｉＣ）や窒化ガリウム（ＧａＮ）等のワイドバンドギャップ半導体を材料として用いる開発が進められている。【０００４】
パワーＭＯＳＦＥＴをスイッチング素子として用いる場合、還流電流をパワーＭＯＳＦＥＴの寄生ダイオード（以下、本明細書ではボディダイオードとする）に流すことができる。ボディダイオードを利用することにより、スイッチング素子に対して並列に配置する還流ダイオードの小型化や省略が可能となるため、この技術は電力変換回路に応用されてきた。【０００５】
しかし、ｐ型とｎ型のキャリアを用いてＳｉＣ半導体素子をバイポーラ動作させると、キャリアの再結合エネルギーにより結晶欠陥が拡張して、抵抗が増大するという問題がある。この問題は上記の還流電流をボディダイオードに流す場合にも発生するため、オン抵抗増大による損失の増大や動作不良等が問題になっていた。【０００６】
この問題に対して、特許文献１は、ＳｉＣ−ＭＯＳＦＥＴにおいて還流時にゲート電圧をチャネル部分に還流電流を流すことにより、バイポーラ動作による欠陥拡張を抑制してオン抵抗増大を抑制する構造を開示している。この半導体装置によると、ゲート電圧を０Ｖ以上閾値電圧以下に上昇させることで、ＳｉＣ−ＭＯＳＦＥＴのチャネルを通じて還流電流を流すことにより、ボディダイオードが立ち上がるよりも小さい電圧で還流させ、バイポーラ動作を抑制することができる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第４９１８６２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ＳｉＣ−ＭＯＳＦＥＴにおいて、還流時にボディダイオードを動作させないことは、素子の安定性を確保するために重要である。特許文献１のようにチャネル領域を利用して還流させるような構造ではボディダイオードを動作させずに還流することが可能であり、素子の安定性を確保することができる。【０００９】
しかし、特許文献１の半導体装置は、還流時にゲート電圧を０Ｖ以上閾値電圧以下という幅の狭い領域で制御しているため、ゲートにノイズが印加されたとき、容易にチャネル部分が開きドレインからソースに貫通電流が発生することが考えられる。【００１０】
本発明は上述の問題点に鑑み、ＳｉＣ−ＭＯＳＦＥＴにおいてボディダイオードを動作させずに還流させることを目的とする。
【課題を解決するための手段】
【００１１】
本発明の炭化珪素半導体装置は、ドレイン電極と、ドレイン電極上でそれぞれドレイン電極と接触し、かつ互いに隣接するオーミック電極及びショットキー電極と、オーミック電極上でオーミック電極と接触する第１導電型の第１耐圧保持領域と、ショットキー電極上でショットキー電極と接触し、かつ第１耐圧保持領域と隣接する第２導電型の第２耐圧保持領域と、第１耐圧保持領域及び第２耐圧保持領域上に接触する第２導電型のウェル領域と、ウェル領域の表層に選択的に設けられる第１導電型のソース領域と、ソース領域と第１耐圧保持領域とで挟まれたウェル領域に規定されるチャネル領域にゲート酸化膜を介して対向するゲート電極と、を備える。【００１２】
本発明の第１の炭化珪素半導体装置の製造方法によれば、第１導電型のＳｉＣ基板上に、第１導電型の第１耐圧保持領域及び第２導電型の第２耐圧保持領域を互いに隣接して形成し、第１耐圧保持領域及び第２耐圧保持領域に接して第２導電型のウェル領域を形成し、ウェル領域の表層に選択的に第１導電型のソース領域を形成し、ソース領域と第１耐圧保持領域とで挟まれたウェル領域に規定されるゲート酸化膜を介して対向するゲート電極を形成し、ＳｉＣ基板を除去して第１耐圧保持領域及び第２耐圧保持領域を露出し、第１耐圧保持領域の露出面に接触するオーミック電極を形成し、第２耐圧保持領域の露出面に接触するショットキー電極を形成する。【００１３】
本発明の第２の炭化珪素半導体装置の製造方法によれば、第１導電型のＳｉＣ基板上に、第１導電型の第１耐圧保持領域及び第２導電型の第２耐圧保持領域を互いに隣接して形成し、第１耐圧保持領域及び第２耐圧保持領域に接して第２導電型のウェル領域を形成し、ウェル領域の表層に選択的に第１導電型のソース領域を形成し、ソース領域と第１耐圧保持領域とで挟まれたウェル領域の表層にゲート酸化膜を介して対向するゲート電極を形成し、ＳｉＣ基板を選択的に除去して、第１耐圧保持領域を露出せず第２耐圧保持領域を露出し、ＳｉＣ基板に接触するオーミック電極を形成し、第２耐圧保持領域の露出面に接触するショットキー電極を形成する。
【発明の効果】
【００１４】
本発明の炭化珪素半導体装置は、ドレイン電極と、ドレイン電極上でそれぞれドレイン電極と接触し、かつ互いに隣接するオーミック電極及びショットキー電極と、オーミック電極上でオーミック電極と接触する第１導電型の第１耐圧保持領域と、ショットキー電極上でショットキー電極と接触し、かつ第１耐圧保持領域と隣接する第２導電型の第２耐圧保持領域と、第１耐圧保持領域及び第２耐圧保持領域上に接触する第２導電型のウェル領域と、ウェル領域の表層に選択的に設けられる第１導電型のソース領域と、ソース領域と第１耐圧保持領域とで挟まれたウェル領域に規定されるチャネル領域にゲート酸化膜を介して対向するゲート電極と、を備える。このように、本発明の炭化珪素半導体装置は、ＳｉＣ−ＳＢＤとＳｉＣ−ＭＯＳＦＥＴが並列接続された構造であるため、還流電流をＭＯＳＦＥＴのボディダイオードではなくＳＢＤに流すことによって、欠陥拡張を抑制することができる。【００１５】
本発明の第１の炭化珪素半導体装置の製造方法によれば、第１導電型のＳｉＣ基板上に、第１導電型の第１耐圧保持領域及び第２導電型の第２耐圧保持領域を互いに隣接して形成し、第１耐圧保持領域及び第２耐圧保持領域に接して第２導電型のウェル領域を形成し、ウェル領域の表層に選択的に第１導電型のソース領域を形成し、ソース領域と第１耐圧保持領域とで挟まれたウェル領域に規定されるチャネル領域にゲート酸化膜を介して対向するゲート電極を形成し、ＳｉＣ基板を除去して第１耐圧保持領域及び第２耐圧保持領域を露出し、第１耐圧保持領域の露出面に接触するオーミック電極を形成し、第２耐圧保持領域の露出面に接触するショットキー電極を形成する。このように、炭化珪素半導体装置をＳｉＣ−ＭＯＳＦＥＴとＳｉＣ−ＳＢＤの並列接続構造として形成することにより、還流電流をＭＯＳＦＥＴのボディダイオードではなくＳＢＤに流すことができ、欠陥拡張を防ぐことができる。【００１６】
本発明の第２の炭化珪素半導体装置の製造方法によれば、第１導電型のＳｉＣ基板上に、第１導電型の第１耐圧保持領域及び第２導電型の第２耐圧保持領域を互いに隣接して形成し、第１耐圧保持領域及び第２耐圧保持領域に接して第２導電型のウェル領域を形成し、ウェル領域の表層に選択的に第１導電型のソース領域を形成し、ソース領域と第１耐圧保持領域とで挟まれたウェル領域に規定されるチャネル領域にゲート酸化膜を介して対向するゲート電極を形成し、ＳｉＣ基板を選択的に除去して、第１耐圧保持領域を露出せず第２耐圧保持領域を露出し、ＳｉＣ基板に接触するオーミック電極を形成し、第２耐圧保持領域の露出面に接触するショットキー電極を形成する。このように、炭化珪素半導体装置をＳｉＣ−ＭＯＳＦＥＴとＳｉＣ−ＳＢＤの並列接続構造として形成することにより、還流電流をＭＯＳＦＥＴのボディダイオードではなくＳＢＤに流すことができ、欠陥拡張を防ぐことができる。さらに、ＳｉＣ基板を用いて接触させることにより、コンタクト領域を形成するためのイオン注入工程が不要となる。【００１７】
本発明の目的、特徴、態様及び利点は、以下の詳細な説明と添付図面とによって、より明白となる。
【図面の簡単な説明】
【００１８】
【図１】実施の形態１に係る炭化珪素半導体装置の構成を示す断面図である。
【図２】実施の形態１に係る炭化珪素半導体装置の製造工程を示す断面図である。
【図３】実施の形態１に係る炭化珪素半導体装置の製造工程を示す断面図である。
【図４】実施の形態１に係る炭化珪素半導体装置の製造工程を示す断面図である。
【図５】実施の形態１に係る炭化珪素半導体装置の製造工程を示す断面図である。
【図６】実施の形態２に係る炭化珪素半導体装置の構成を示す断面図である。
【図７】実施の形態２に係る炭化珪素半導体装置の製造工程を示す断面図である。
【図８】実施の形態３に係る炭化珪素半導体装置の構成を示す断面図である。
【図９】実施の形態４に係る炭化珪素半導体装置の構成を示す断面図である。
【図１０】実施の形態４に係る炭化珪素半導体装置の製造工程を示す断面図である。
【図１１】実施の形態４に係る炭化珪素半導体装置の製造工程を示す断面図である。
【図１２】実施の形態４に係る炭化珪素半導体装置の製造工程を示す断面図である。
【図１３】実施の形態５に係る炭化珪素半導体装置の構成を示す断面図である。
【発明を実施するための形態】
【００１９】
＜Ａ．実施の形態１＞
＜Ａ−１．構成＞
図１は、実施の形態１に係る炭化珪素半導体装置１０１の構成を示す断面図である。炭化珪素半導体装置１０１は、ｎチャネル型のＳｉＣ−ＭＯＳＦＥＴを含む。但し、本発明はｐチャネル型のＳｉＣ−ＭＯＳＦＥＴに対しても適用可能である。
【００２０】
炭化珪素半導体装置１０１は、ドレイン電極２７、オーミック電極２５、コンタクト領域１２、耐圧保持領域１３、ウェル領域１５、ソース領域１６、ウェルコンタクト領域１７、ゲート酸化膜２１、ゲート電極２２、層間絶縁膜２３、ソース電極２４、ショットキー電極２６及び耐圧保持領域１４を備えている。
【００２１】
ドレイン電極２７上には、その面方向において交互にオーミック電極２５及びショットキー電極２６が形成される。オーミック電極２５上には、ｎ型のコンタクト領域１２、ｎ型の耐圧保持領域１３がこの順で形成されており、オーミック電極２５は、コンタクト領域１２を介して耐圧保持領域１３とオーミック接触する。耐圧保持領域１３は、オン時に電流を流すためのドリフト領域を兼ねている。
【００２２】
ショットキー電極２６上には、ｐ型の耐圧保持領域１４が形成されており、ショットキー電極２６は、耐圧保持領域１４とショットキー接触する。従って、耐圧保持領域１４及び耐圧保持領域１３はドレイン電極２７の主面に平行な方向に、すなわち図１における左右方向において交互に配置されている。交互に配置する方法として、例えばストライプ状に配置する方法が考えられるが、耐圧保持と通電に支障がなければ他の配置方法でもよい。
【００２３】
ｐ型のウェル領域１５は、耐圧保持領域１３，１４に接触して形成される。ウェル領域１５の表層にはｎ型のソース領域１６が選択的に形成され、ソース領域１６の中央には、その表面から裏面までを貫通してｐ型のウェルコンタクト領域１７が形成される。ウェルコンタクト領域１７は、ソース領域１６とウェル領域１５との電位を同一にすることによって、スイッチング特性を安定させるために設けられている。
【００２４】
ソース領域１６の一部並びにソール領域１６及び耐圧保持領域１３上には、ゲート酸化膜２１を介してゲート電極２２が形成されている。ゲート電極２２上には層間絶縁膜２３が形成され、層間絶縁膜２３によってゲート電極２２と絶縁されてソース電極２４が形成される。ソース電極２４は、ソース領域１６及びウェルコンタクト領域１７と接触している。ここでは、プレーナーゲート構造を示しているが、本発明はトレンチゲート構造にも適用可能である。
【００２５】
このように、炭化珪素半導体装置１０１は、ｎ型のＳｉＣ−ＭＯＳＦＥＴとｐ型のＳｉＣ−ＳＢＤとが並列接続された構成である。すなわち、ドレイン電極２７、オーミック電極２５、コンタクト領域１２、耐圧保持領域１３、ウェル領域１５、ソース領域１６、ウェルコンタクト領域１７、ゲート酸化膜２１、ゲート電極２２、層間絶縁膜２３及びソース電極２４によりＳｉＣ−ＭＯＳＦＥＴが構成されている。そして、ドレイン電極２７、ショットキー電極２６、耐圧保持領域１４、ウェル領域１５、ウェルコンタクト領域１７、ソース電極２４によりＳｉＣ−ＳＢＤが構成されている。
【００２６】
＜Ａ−２．動作＞
炭化珪素半導体装置１０１の動作について説明する。
【００２７】
ゲート電極２２に正の電圧を印加すると、ゲート酸化膜２１を介してゲート電極２２と対向するウェル領域１５の領域に、電流経路となるチャネルが形成される。
【００２８】
この状態でドレイン電極２７に正の電圧を印加すると、ドレイン電極２７からｎ型耐圧保持領域１３、ウェル領域１５のチャネル、ソース領域１６を経てソース電極２４に電流が流れる。
【００２９】
一方、ゲート電極２２から正電圧を除去する、あるいはゲート電極２２に負の電圧を印加すると、チャネルが除去される。そのため、ドレイン電極２７に高電圧を印加してもドレイン電極２７−ソース電極２４間の電流を遮断することができる。
【００３０】
次に、半導体装置１０１を用いて還流電流、すなわちソース電極２４からドレイン電極２７に電流を流す場合を考える。ソース電極２４からウェルコンタクト領域１７、ウェル領域１５、ｐ型耐圧保持領域１４、ショットキー電極２６を経てドレイン電極２７に電流が流れる。これはｐ型のＳｉＣ−ＳＢＤが動作している状態である。
【００３１】
なお、ソース電極２４−ドレイン電極２７間の電圧が約２．７Ｖ以上まで上昇すると、ウェル領域１５とｎ型の耐圧保持領域１３とがＰＮダイオードとして動作する。このＰＮダイオードが動作すると前述した欠陥の拡張が耐圧保持領域１３において発生し、オン電圧が上昇する等の不具合が懸念される。そこで、ｐ型ＳｉＣ−ＳＢＤのオン電圧を例えば０．８〜２．５Ｖ程度になるように設計することにより、前記ＰＮダイオードの動作、ひいては欠陥の拡張及びそれに起因する不具合を防ぐことができる。
【００３２】
特に、ＳｉＣのようなワイドバンドギャップ半導体を用いた半導体装置においては、ＰＮダイオードの立ち上がり電流が大きくなるため、本発明の半導体装置の構造を適用することは、ＰＮダイオード動作の抑制に非常に効果的である。
【００３３】
＜Ａ−３．製造工程＞
次に、炭化珪素半導体装置１０１の製造方法について、図２〜図５に沿って説明する。但し、以下に説明する製造方法は一例であり、手順等は発明の効果に支障をきたさない範囲で変更してもよい。
【００３４】
まず、図２に示すようにｎ型で低抵抗のＳｉＣ基板１１を用意し、ＳｉＣ基板１１上にｎ型の耐圧保持領域１３とｐ型の耐圧保持領域１４を形成する。耐圧保持領域１３，１４の形成は、例えばエピタキシャル成長とイオン注入を１回又は複数回行うことで形成可能である。また、耐圧保持領域１３をエピタキシャル成長した後、選択的に耐圧保持領域１３を除去し、除去した領域にｐ型の耐圧保持領域１４をエピタキシャル成長させることによっても図２の構造を作成することができる。ｎ型ＳｉＣ基板１１の不純物濃度は、例えば１×１０１８ｃｍ−３〜１×１０２１ｃｍ−３である。耐圧保持領域１３，１４の不純物濃度及び厚さは、それぞれ例えば１×１０１３ｃｍ−３〜１×１０１８ｃｍ−３、４μｍ〜２００μｍであり、求められる耐圧に応じて適宜設定する。
【００３５】
次に、図３に示すように、公知のリソグラフィ技術及びイオン注入技術等を用いて、ｐ型のウェル領域１５、ｎ型のソース領域１６及びｐ型のウェルコンタクト領域１７を形成する。各領域は、フォトリソグラフィによって加工されたレジスト又は酸化膜等をマスクとして、例えばｐ型領域はＡｌイオン、ｎ型領域はＮイオンを注入して形成する。ウェル領域１５は、例えば不純物濃度が１×１０１５ｃｍ−３〜１×１０１８ｃｍ−３程度、注入深さが０．３μｍ〜２．０μｍになるようにＡｌイオンを注入して形成する。ソース領域１６はウェル領域１５よりも浅く形成する。また、ソース領域１６の不純物濃度はウェル領域１５の不純物濃度よりも高くし、例えば１×１０１７ｃｍ−３〜１×１０２１ｃｍ−３程度とする。ウェルコンタクト領域１７は、不純物濃度を例えば１×１０１７ｃｍ−３〜１×１０２１ｃｍ−３、注入深さを０．３μｍ〜１．０μｍ程度とし、ウェル領域１５と電気的に接続されるようにする。ウェルコンタクト領域１７の形成は１５０℃以上の基板温度で行うことが望ましい。
【００３６】
その後、熱処理装置によって、Ａｒガス等の不活性ガス雰囲気中でアニールを行う。アニールは例えば１３００℃〜１９００℃の温度で、３０秒〜１時間行う。このアニールによって、イオン注入されたＮ等のｎ型不純物及びＡｌ等のｐ型不純物を活性化させる。
【００３７】
次に、図４に示すように、ゲート酸化膜２１、ゲート電極２２、層間絶縁膜２３及びソース電極２４の形成を順に行う。ゲート酸化膜２１は、例えば熱酸化法又は堆積法により形成し、それらの工程の後に窒素やアンモニア雰囲気中における熱処理を行っても良い。ゲート電極２２は、例えばポリシリコンをＣＶＤ法により堆積し、フォトリソグラフィにより加工されたレジストをマスクとしてエッチングを行って形成する。ポリシリコンには、燐や硼素のような不純物が含まれていてもよく、不純物が含まれることで低シート抵抗を実現することができる。層間絶縁膜２３は、例えばＣＶＤ法等により堆積し、ゲート電極２２とソース電極２４とを分離して取り出すために、ソース領域１６、ウェルコンタクト領域１７及びゲート電極２２の少なくとも一部を露出させるようにエッチングを行う。なお、ゲート電極２２の配線は、図示しないが、ＭＯＳＦＥＴの外周部で露出させ、ゲート電極２２とソース電極２４とを分離した形で同時に形成できるようにする。その後、エッチングによって露出したソース領域１６及びウェルコンタクト領域１７をソース電極２４とオーミック接触させるために、例えば基板全面にＮｉを成膜して６００〜１０００℃で熱処理を行うことでシリサイドを形成する（図示せず）。層間絶縁膜２３に残留したＮｉはウェットエッチングで除去する。ゲート電極２２を取り出す配線及びソース電極２４は、Ａｌ、Ｃｕ、Ｔｉ、Ｎｉ、Ｍｏ、Ｗ、Ｔａ若しくはそれらの窒化物、積層膜又は合金層からなる金属をスパッタリング法又は蒸着法によって堆積し、パターニングを行うことで形成する。
【００３８】
次に、図５に示すように、ＳｉＣ基板１１を除去してから、ｎ型の耐圧保持領域１３の下部にｎ型のコンタクト領域１２を形成する。ＳｉＣ基板１１の除去は、例えば公知の研削技術を用いて研削し、その後必要に応じて公知の研磨技術により加工変質層を除去することにより行う。図示しないが、研削工程においてウエハの表面（研削面の反対側の面）に保護基板を接合させることで、ウエハの割れや表面構造へのダメージを防ぐことができる。保護基板は、除去工程後に取り除いてもよいし、保護基板の上部とソース電極とゲート電極をそれぞれ接続できるような構成にした場合は、保護基板を除去しなくてもよい。
【００３９】
ｎ型のコンタクト領域１２は、公知のリソグラフィ技術及びイオン注入技術等を用いて形成する。その不純物濃度は、例えば１×１０１７ｃｍ−３〜１×１０２１ｃｍ−３程度とし、その注入深さは、良好なオーミックコンタクト形成と逆バイアス時の耐圧維持を両立することができるように形成する。その後、通常の熱処理装置ではなく例えばレーザーアニール装置を用いた選択的なアニールを行うことにより、表面構造に影響を与えることなくｎ型不純物を活性化させることが可能である。
【００４０】
最後に、コンタクト領域１２下部にオーミック電極２５、ｐ型耐圧保持領域１４下部にショットキー電極２６をそれぞれ形成し、さらにドレイン電極２７を形成することで、図１に示す炭化珪素半導体装置１０１が完成する。オーミック電極２５及びショットキー電極２６は、例えばＡｌ、Ｃｕ、Ｔｉ、Ｎｉ、Ｍｏ、Ｗ、Ｔａ若しくはそれらの窒化物、積層膜又は合金層からなる金属をスパッタリング法又は蒸着法によって堆積して形成する。ｐ型耐圧保持領域１４及びコンタクト領域１２の不純物濃度を適切に制御することで、同一の電極材料でオーミック電極２５及びショットキー電極２６を同時に作成することも可能である。ショットキーコンタクト及びオーミックコンタクトを形成するため必要に応じてアニール処理を行うが、例えばレーザーアニール技術を用いて必要に応じてオーミック電極２５とショットキー電極２６のアニール条件を別にしてもよい。ドレイン電極２７は、スパッタ法や蒸着法でＴｉ、Ｎｉ、Ａｇ、Ａｕ等の金属膜を形成することにより形成する。
【００４１】
＜Ａ−４．効果＞
実施の形態１に係る炭化珪素半導体装置１０１は、ドレイン電極２７と、ドレイン電極２７上にそれぞれドレイン電極２７と接触し、かつ互いに隣接して形成されたオーミック電極２５及びショットキー電極２６と、オーミック電極２５上でオーミック電極と接触する第１導電型の耐圧保持領域１３（第１耐圧保持領域）と、ショットキー電極２６上でショットキー電極と接触し、かつ第１耐圧保持領域と隣接する第２導電型の耐圧保持領域１４（第２耐圧保持領域）と、耐圧保持領域１３及び耐圧保持領域１４上に接触する第２導電型のウェル領域１５と、ウェル領域１５の表層に選択的に設けられる第１導電型のソース領域１６と、ソース領域１６と耐圧保持領域１３とで挟まれたウェル領域１５に規定されるチャネル領域にゲート酸化膜２１を介して対向するゲート電極２２と、を備える。このように、炭化珪素半導体装置１０１をＳｉＣ−ＭＯＳＦＥＴとＳｉＣ−ＳＢＤの並列接続構造とすることにより、還流電流をＭＯＳＦＥＴのボディダイオードではなくＳＢＤに流すことができ、欠陥拡張を防ぐことができる。
【００４２】
実施の形態１に係る炭化珪素半導体装置１０１の製造方法によれば、第１導電型のＳｉＣ基板１１上に、第１導電型の耐圧保持領域１３（第１耐圧保持領域）及び第２導電型の耐圧保持領域１４（第２耐圧保持領域）を互いに隣接して形成し、耐圧保持領域１３及び耐圧保持領域１４に接して第２導電型のウェル領域１５を形成し、ウェル領域１５の表層に選択的に第１導電型のソース領域１６を形成し、ソース領域１６と耐圧保持領域１３とで挟まれたウェル領域に規定されるゲート酸化膜２１を介して対向するゲート電極２２を形成し、ＳｉＣ基板１１を除去して耐圧保持領域１３及び耐圧保持領域１４を露出し、耐圧保持領域１３の露出面に接触するオーミック電極２５を形成し、耐圧保持領域１４の露出面に接触するショットキー電極２６を形成する。このように、炭化珪素半導体装置１０１をＳｉＣ−ＭＯＳＦＥＴとＳｉＣ−ＳＢＤの並列接続構造として形成することにより、還流電流をＭＯＳＦＥＴのボディダイオードではなくＳＢＤに流すことができ、欠陥拡張を防ぐことができる。
【００４３】
＜Ｂ．実施の形態２＞
＜Ｂ−１．構成＞
図６は、実施の形態２に係る炭化珪素半導体装置１０２の構成を示す断面図である。炭化珪素半導体装置１０２は、実施の形態１に係る炭化珪素半導体装置１０１と同様、ｎチャネル型のＳｉＣ−ＭＯＳＦＥＴ及びｐチャネル型のＳｉＣ−ＳＢＤの並列接続構造である。しかし、炭化珪素半導体装置１０２は、コンタクト領域１２に代えてＳｉＣ基板１１を用いている点で炭化珪素半導体装置１０１と異なる。
【００４４】
＜Ｂ−２．製造工程＞
炭化珪素半導体装置１０２の製造工程を説明する。炭化珪素半導体装置１０２の製造工程において、ＳｉＣ基板１１を除去する前の工程は実施の形態１において図２〜４を用いて説明した工程と同様であるので、説明を省略する。
【００４５】
実施の形態１では、図４に示す状態からＳｉＣ基板１１を全て除去していた。しかし、実施の形態２では、図７に示すように、ｎ型の耐圧保持領域１３の下部のみＳｉＣ基板１１が残るように除去し、ｐ型の耐圧保持領域１４を露出させる。ＳｉＣ基板１１の除去は、公知の選択エッチング技術により行う。通常、ＳｉＣ基板１１は膜厚が数百μメートル程度と大きいので、途中まで研削や研磨によって全体的にＳｉＣ基板を薄くしてから選択エッチングを行ってもよい。その場合、ＳｉＣ基板１１を残すことにより生ずる段差が小さくなるため、後の半導体プロセスにおいて例えばウエハの割れ等の懸念を防ぐことができる。ＳｉＣ基板１１を除去するにあたり、実施の形態１と同様に保護基板をウエハに接合してもよい。
【００４６】
その他の工程は実施の形態１と同様にして、炭化珪素半導体装置１０２が完成する。
【００４７】
炭化珪素半導体装置１０２において、選択的に残したＳｉＣ基板１１がコンタクト領域１２の役割を果たすため、ＳｉＣ基板１１の下面は耐圧保持領域１４の下面よりも下に位置する。言い換えれば、コンタクト領域の下面が耐圧保持領域１４の下面よりも下に位置する。
【００４８】
＜Ｂ−３．効果＞
実施の形態２に係る炭化珪素半導体装置１０２は、オーミック電極２５と耐圧保持領域１３（第１耐圧保持領域）との間に、両者のオーミック接触を確保するための第１導電型のコンタクト領域を備え、コンタクト領域の下面は耐圧保持領域１４の下面より下に位置する。このような構成によれば、ＳｉＣ基板１１を選択的に除去し、残したＳｉＣ基板１１をコンタクト領域１２とすることが出来るので、コンタクト領域を形成するためのイオン注入工程が不要である。
【００４９】
実施の形態２に係る炭化珪素半導体装置１０２の製造方法によれば、第１導電型のＳｉＣ基板１１上に、第１導電型の第１耐圧保持領域１３及び第２導電型の第２耐圧保持領域１４を互いに隣接して形成し、第１耐圧保持領域１３及び第２耐圧保持領域１４に接して第２導電型のウェル領域１５を形成し、ウェル領域１５の表層に選択的に第１導電型のソース領域１６を形成し、ソース領域１６と第１耐圧保持領域１３とで挟まれたウェル領域に規定されるゲート酸化膜２１を介して対向するゲート電極２２を形成し、ＳｉＣ基板１１を選択的に除去して、第１耐圧保持領域１３を露出せず第２耐圧保持領域１４を露出し、ＳｉＣ基板１１に接触するオーミック電極２５を形成し、第２耐圧保持領域１４の露出面に接触するショットキー電極２６を形成する。このようにＳｉＣ基板１１を用いて接触させることにより、コンタクト領域を形成するためのイオン注入工程が不要となる。
【００５０】
＜Ｃ．実施の形態３＞
＜Ｃ−１．構成＞
図８は、実施の形態３に係る炭化珪素半導体装置１０３の構成を示す断面図である。炭化珪素半導体装置１０３も、実施の形態２に係る炭化珪素半導体装置１０２と同様、ｎチャネル型のＳｉＣ−ＭＯＳＦＥＴ及びｐチャネル型のＳｉＣ−ＳＢＤの並列接続構造である。しかし、炭化珪素半導体装置１０３は、耐圧保持領域１３と耐圧保持領域１４との接合領域のうち、オーミック電極２５及びショットキー電極２６とも接合する領域に電界緩和層２８を設けている点で、炭化珪素半導体装置１０２と異なる。すなわち、電界緩和層２８は、耐圧保持領域１３、耐圧保持領域１４、オーミック電極２５及びショットキー電極２６と接触している。
【００５１】
電界緩和層２８には、例えばＳｉＯ２等の絶縁膜を用いる。実施の形態１に係る炭化珪素半導体装置１０１，１０２では、オフ時にドレイン電極２７に高電圧が印加された際に、耐圧保持領域１３，１４の接合部分のオーミック電極２５及びショットキー電極２６付近の領域で電界集中が懸念される。そこで、炭化珪素半導体装置１０３では、当該領域に電界緩和層を挿入することで、このような電界集中を抑制することができる。
【００５２】
また、図８ではオーミック電極２５及びショットキー電極２６が電界緩和層２８に乗り上げるような構成になっているが、当該構成により、フィールドプレート効果による更なる電界緩和が得られる。
【００５３】
なお、半導体装置１０３は実施の形態２と同様、ＳｉＣ基板１１を一部残しているが、実施の形態１のようにＳｉＣ基板１１を全部除去して、コンタクト領域１２を形成してもよい。
【００５４】
＜Ｃ−２．製造工程＞
次に、炭化珪素半導体装置１０３の製造方法を説明する。実施の形態２に係る炭化珪素半導体装置１０２の製造工程において、ＳｉＣ基板１１を選択的に除去し、ｎ型の耐圧保持領域１３のうちｐ型の耐圧保持領域１４と接する部分と、ｐ型の耐圧保持領域１４とを露出させる。
【００５５】
その後、例えばＣＶＤによりＳｉＯ２を形成して、さらに公知のリソグラフィ技術及びエッチング技術によって不要なＳｉＯ２を除去することで、耐圧保持領域１３，１４の接合部分に電界緩和層２８を形成する。
【００５６】
その後、実施の形態２と同様に、ＳｉＣ基板１１下部にオーミック電極２５、ｐ型耐圧保持領域１４下部にショットキー電極２６をそれぞれ形成し、さらにドレイン電極２７を形成する。但し、オーミック電極２５及びショットキー電極２６は、電界緩和層２８と重なるように形成する。
【００５７】
＜Ｃ−３．効果＞
実施の形態３に係る炭化珪素半導体装置１０３は、耐圧保持領域１３（第１耐圧保持領域）、耐圧保持領域１４（第２耐圧保持領域）、オーミック電極（２５）及びショットキー電極（２６）と接触する電界緩和層２８（絶縁層）を備える。従って、オフ時にドレイン電極２７に高電圧が印加された際に、耐圧保持領域１３，１４の接合部分のオーミック電極２５及びショットキー電極２６付近の領域における電界集中を緩和することができる。
【００５８】
＜Ｄ．実施の形態４＞
＜Ｄ−１．構成＞
図９は、実施の形態４に係る炭化珪素半導体装置１０４の構成を示す断面図である。炭化珪素半導体装置１０４は、ｎ型の耐圧保持領域１３及びｐ型の耐圧保持領域１４のＰＮ接合が形成される領域（以下、ＰＮ接合部という）に、不純物濃度が低い電界緩和領域３１，３２が挿入されている点が、実施の形態２に係る炭化珪素半導体装置１０２と異なる。しかし、それ以外の構成は炭化珪素半導体装置１０２と同様である。
【００５９】
ＰＮ接合部のＮ型領域には、ｎ型の耐圧保持領域１３よりもｎ型不純物濃度が低い電界緩和領域３１が挿入される。また、ＰＮ接合部のＰ型領域には、ｐ型の耐圧保持領域１４よりもｐ型不純物濃度が低い電界緩和領域３２が挿入される。従って、電界緩和領域３１，３２を耐圧保持領域とみなせば、耐圧保持領域の不純物濃度がＰＮ接合部においてそれ以外の領域よりも小さくなるように分布を有していると言い換えることもできる。また、耐圧保持領域１３のうち、耐圧保持領域１４に接する側の領域の不純物濃度が、それ以外の領域の不純物濃度よりも低く、耐圧保持領域１４のうち、耐圧保持領域１３に接する側の領域の不純物濃度が、それ以外の領域の不純物濃度よりも低いということもできる。
【００６０】
以上の構成により、ドレイン電極２７に高電圧が印加された際のＰＮ接合部における電界集中を緩和することができる。また、ＰＮ接合部の不純物濃度を低くすることにより、ＰＮダイオード電流が流れる電圧が大きくなるため、ＰＮダイオード電流をさらに抑制することができる。
【００６１】
＜Ｄ−２．製造工程＞
図１０〜１２に沿って、炭化珪素半導体装置１０４の製造工程を説明する。まず、ｎ型で低抵抗のＳｉＣ基板１１上にｎ型の耐圧保持領域１３を形成する。耐圧保持領域１３をＳｉＣ基板１１上の全面に形成した後、図１０に示すように選択的にエッチングする。
【００６２】
次に、図１１に示すように、公知のリソグラフィ技術及びイオン注入技術等を用いてｎ型の電界緩和領域３１、ｐ型の電界緩和領域３２及びｐ型耐圧保持領域１４を形成する。
【００６３】
そして、耐圧保持領域１３を一定の深さまでエッチングして、耐圧保持領域１３の上面と電界緩和領域３１の上面との間に段差を設ける。そして、図１２に示すように、ウエハの全面に電界緩和領域３１を形成する。
【００６４】
その後、実施の形態２と同様の工程を経て、図９に示す構造の炭化珪素半導体装置１０４が完成する。
【００６５】
なお、炭化珪素半導体装置１０２の構成に電界緩和領域３１，３２を加えたものとして炭化珪素半導体装置１０４を説明したが、本実施の形態は、実施の形態１，３の構成に適用することも可能である。
【００６６】
＜Ｄ−３．効果＞
実施の形態４に係る炭化珪素半導体装置１０４において、耐圧保持領域１３（第１耐圧保持領域）のうち、耐圧保持領域１４（第２耐圧保持領域）に接する側の領域の不純物濃度は、それ以外の領域の不純物濃度よりも低く、第２耐圧保持領域１４のうち、第１耐圧保持領域１３に接する側の領域の不純物濃度は、それ以外の領域の不純物濃度よりも低い。従って、ドレインに高電圧が印加された際の電界集中を緩和することができる。また、ＰＮ接合部の不純物濃度が低いため、ＰＮダイオード電流が流れる電圧が大きくなるため、ＰＮダイオード電流をさらに抑制することができる。
【００６７】
＜Ｅ．実施の形態５＞
＜Ｅ−１．構成、製造方法＞
図１３は、実施の形態５に係る炭化珪素半導体装置１０５の構成を示す断面図である。炭化珪素半導体装置１０５は、ｎ型の耐圧保持領域１３とｐ型の耐圧保持領域１４との接合面付近、すなわちＰＮ接合部であって、その下部（ドレイン電極側）、すなわちショットキー電極２６又はＳｉＣ基板１１との接合面付近において、電界緩和領域が形成される。
【００６８】
具体的には、ｎ型の耐圧保持領域１３のＰＮ接合部において部分的にｐ型の電界緩和領域３４が形成され、ｐ型の耐圧保持領域１４のＰＮ接合部において部分的にｎ型の電界緩和領域３３が形成される。炭化珪素半導体装置１０５のこれ以外の構成は、実施の形態２に係る炭化珪素半導体装置１０２の構成と同様である。
【００６９】
電界緩和領域３３，３４は、炭化珪素半導体装置１０２の製造工程においてＳｉＣ基板１１を選択的に除去した後、公知のリソグラフィ技術やイオン注入技術等を用いて形成することが可能である。電界緩和領域３３，３４の不純物濃度は、ＳｉＣ基板１１よりも薄く、耐圧保持領域１３，１４よりも濃くなるようにする。
【００７０】
＜Ｅ−２．効果＞
実施の形態５に係る炭化珪素半導体装置１０５は、耐圧保持領域１３（第１耐圧保持領域）及び耐圧保持領域１４（第２耐圧保持領域）のｐｎ接合部のドレイン電極２７側において、耐圧保持領域１３には第２導電型の電界緩和領域３４（第１電界緩和領域）を、耐圧保持領域１４には第１導電型の電界緩和領域３３（第２電界緩和領域）を、それぞれ備える。これにより、オフ時にドレイン電極２７に高電圧が印加されたときの耐圧保持領域１３，１４のｐｎ接合部のドレイン電極２７側における電界集中を抑制することができる。
【００７１】
なお、炭化珪素半導体装置１０２の構成に電界緩和領域３３，３４を加えたものとして炭化珪素半導体装置１０５を説明したが、本実施の形態は、実施の形態１，３，４の構成に適用することも可能である。
【００７２】
この発明は詳細に説明されたが、上記した説明は、すべての態様において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
【符号の説明】
【００７３】
１１  ＳｉＣ基板、１２  コンタクト領域、１３，１４  耐圧保持領域、１５  ウェル領域、１６  ソース領域、１７  ウェルコンタクト領域、２１  ゲート酸化膜、２２  ゲート電極、２３  層間絶縁膜、２４  ソース電極、２５  オーミック電極、２６  ショットキー電極、２７  ドレイン電極、２８  電界緩和層、３１，３２，３３，３４  電界緩和領域、１０１，１０２，１０３，１０４，１０５  炭化珪素半導体装置。
【図１】
2016110953.tif 000003
【図２】
2016110953.tif 000004
【図３】
2016110953.tif 000005
【図４】
2016110953.tif 000006
【図５】
2016110953.tif 000007
【図６】
2016110953.tif 000008
【図７】
2016110953.tif 000009
【図８】
2016110953.tif 000010
【図９】
2016110953.tif 000011
【図１０】
2016110953.tif 000012
【図１１】
2016110953.tif 000013
【図１２】
2016110953.tif 000014
【図１３】
2016110953.tif 000015
【国際調査報告】
2016110953.tif 000016
2016110953.tif 000017
2016110953.tif 000018
2016110953.tif 000019