(57)【要約】  行列状に配置された複数の画素（１２）のそれぞれに、画素信号に応じた電気信号を供給するソースドライバ回路（３０）であって、複数の抵抗（６３）が直列に接続された基準電圧生成部（６２）と、入力電圧を複数の大きさの電圧に分圧する階調電圧生成用抵抗（５２）と、複数の抵抗（６３）の間と、階調電圧生成用抵抗（５２）との間に接続され、オフセットキャンセル付アンプ（６４）を有する階調電圧生成回路（６０）とを備え、オフセットキャンセル付アンプ（６４）は、オフセットキャンセル付アンプ（６４）のオフセット電圧を抽出するオフセット抽出状態と、オフセット電圧を画素信号に加算して出力するバッファ出力状態とを交互に繰り返す。
2016038855.tif 000002
【特許請求の範囲】
【請求項１】
行列状に配置された複数の画素のそれぞれに、画素信号に応じた電気信号を供給するソースドライバ回路であって、
複数の抵抗が直列に接続された基準電圧生成部と、
入力電圧を複数の大きさの電圧に分圧する階調電圧生成用抵抗と、
前記複数の抵抗の間と、前記階調電圧生成用抵抗との間に接続され、オフセットキャンセル付アンプを有する階調電圧生成回路とを備え、
前記オフセットキャンセル付アンプは、
前記オフセットキャンセル付アンプのオフセット電圧を抽出するオフセット抽出状態と、前記オフセット電圧を前記画素信号に加算して出力するバッファ出力状態とを交互に繰り返す
ソースドライバ回路。
【請求項２】
前記オフセットキャンセル付アンプは、
アンプと、
オフセット容量とを有し、
前記オフセット抽出状態において、前記アンプの前記オフセット電圧に対応する電荷を前記オフセット容量に蓄積し、
前記バッファ出力状態において、前記オフセット容量に蓄積された前記電荷に対応する電圧を、前記画素信号に加算して出力する
請求項１に記載のソースドライバ回路。
【請求項３】
前記画素は、発光素子を有しており、
前記発光素子は、有機エレクトロルミネッセンス（ＥＬ）素子である
請求項１または２に記載のソースドライバ回路。
【請求項４】
前記オフセットキャンセル付アンプは、
表示画面に映像データが表示される映像データ期間の終了後のブランキング期間において、前記オフセット抽出状態となり、
前記ブランキング期間内において、前記オフセット電圧を前記オフセット容量に電荷として蓄積し終えると前記バッファ出力状態となる
請求項１〜３のいずれか１項に記載のソースドライバ回路。
【請求項５】
請求項１〜４のいずれか１項に記載のソースドライバ回路を備える
表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、表示装置に設けられたソースドライバ回路および表示装置に関する。
【背景技術】
【０００２】
近年、表示素子を有する画素をマトリクス状に備えたアクティブマトリックス（Ａｃｔｉｖｅ−Ｍａｔｒｉｘ、以下、ＡＭと略する場合がある）型の表示装置が開発されている。表示素子としては、例えば有機エレクトロルミネッセンス（Ｏｒｇａｎｉｃ  Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｃｅ。以下、ＥＬ、またはＯＬＥＤと呼ぶことがある。）素子が用いられている。【０００３】
このような表示装置では、例えば、階調に応じた電圧（階調電圧）が表示素子に供給される。階調電圧は、供給された外部電圧を抵抗で分割することにより生成される（例えば、特許文献１参照）。【０００４】
特許文献１では、ガンマ抵抗およびガンマ補正回路を用いることにより、表示装置の特性に応じた階調電圧を発生し、表示データに基づいて画像を忠実に再現する技術が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−１０２７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
近年の表示装置の高画像化に伴い、表示装置の階調電圧数（ｂｉｔ数）は増加している。例えば、有機ＥＬ素子を用いた表示装置では、近年、階調電圧数は８ｂｉｔから１２ｂｉｔへと増加している。【０００７】
各階調における電圧値のばらつき精度を維持しつつ階調電圧数を増加させる場合は、ラダー抵抗を構成している最小ユニット抵抗のレイアウトサイズ、及び分圧抵抗値を変えることが出来ないため、総抵抗値が大きくなる。また、階調電圧数を増加させると任意の階調電圧を選択する電圧セレクタの回路規模も大きくなるため、電圧セレクタにて生じる寄生容量が増加することになる。【０００８】
これにより、階調電圧を生成する回路において、ガンマ抵抗と寄生容量による時定数が増加することとなり、階調電圧が所定の値に収束するまでに長時間を要する。したがって、階調電圧が所定の値に達しないうちに階調電圧が出力される場合には、所望の階調が表示されないという問題が生じる。特に、有機ＥＬ素子を用いた表示装置では、階調ずれによる輝度の違いが見え易く、画像を忠実に再現することが難しい。【０００９】
本開示は、上述の課題に鑑みてなされたものであり、階調電圧を高精度でかつ高速に安定して出力することができるソースドライバ回路および表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本開示にかかるソースドライバ回路は、行列状に配置された複数の画素のそれぞれに、画素信号に応じた電気信号を供給するソースドライバ回路であって、複数の抵抗が直列に接続された基準電圧生成部と、入力電圧を複数の大きさの電圧に分圧する階調電圧生成用抵抗と、前記複数の抵抗の間と、前記階調電圧生成用抵抗との間に接続され、オフセットキャンセル付アンプを有する階調電圧生成回路とを備え、前記オフセットキャンセル付アンプは、前記オフセットキャンセル付アンプのオフセット電圧を抽出するオフセット抽出状態と、前記オフセット電圧を前記画素信号に加算して出力するバッファ出力状態とを交互に繰り返す。
【発明の効果】
【００１１】
本開示によれば、階調電圧を高精度でかつ高速に安定して出力することができるソースドライバおよび表示装置を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】図１は、本実施の形態にかかる表示装置の構成を示す概略図である。
【図２】図２は、本実施の形態にかかる画素の構成を示す回路図である。
【図３】図３は、本実施の形態にかかるソースドライバ回路の構成を示すブロック図である。
【図４】図４は、本実施の形態にかかる階調電圧生成回路の構成を示す概略図である。
【図５】図５は、ブランキング期間の説明のための図である。
【図６Ａ】図６Ａは、オフセットキャンセル付アンプの動作を示す図である。
【図６Ｂ】図６Ｂは、オフセットキャンセル付アンプの動作を示す図である。
【図７】図７は、本実施の形態にかかるオフセットキャンセル付アンプの動作を示すタイミングチャートである。
【図８】図８は、オフセット抽出状態のオフセットキャンセル付アンプの構成を示す回路図である。
【図９】図９は、バッファ出力状態のオフセットキャンセル付アンプの構成を示す回路図である。
【図１０】図１０は、実施の形態にかかる表示装置を内蔵した薄型フラットＴＶの外観図である。
【発明を実施するための形態】
【００１３】
上述のような問題を解決するために、本開示の一態様に係るソースドライバ回路は、行列状に配置された複数の画素のそれぞれに、画素信号に応じた電気信号を供給するソースドライバ回路であって、複数の抵抗が直列に接続された基準電圧生成部と、入力電圧を複数の大きさの電圧に分圧する階調電圧生成用抵抗と、前記複数の抵抗の間と、前記階調電圧生成用抵抗との間に接続され、オフセットキャンセル付アンプを有する階調電圧生成回路とを備え、前記オフセットキャンセル付アンプは、前記オフセットキャンセル付アンプのオフセット電圧を抽出するオフセット抽出状態と、前記オフセット電圧を前記画素信号に加算して出力するバッファ出力状態とを交互に繰り返す。
【００１４】
この構成によれば、オフセットキャンセル付アンプの入力段に基準電圧生成部を配置し、基準電圧生成部で基準電圧を高キザミでかつ高精度に発生する。また、オフセットキャンセル後、オフセットキャンセル付アンプの出力電圧を映像データ期間、基準電圧生成部に接続して、階調電圧を発生させる。一定期間後、オフセットキャンセル付きアンプと階調電圧生成用抵抗とを切り離す。したがって、階調の切り替え時には、階調電圧生成回路および階調電圧生成用抵抗において、スイッチングノイズが発生せず、かつ、アンプが接続されているため、収束性が容易となる。したがって、階調電圧を高精度でかつ高速に安定して出力することができる。
【００１５】
また、前記オフセットキャンセル付アンプは、アンプと、オフセット容量とを有し、前記オフセット抽出状態において、前記アンプの前記オフセット電圧に対応する電荷を前記オフセット容量に蓄積し、前記バッファ出力状態において、前記オフセット容量に蓄積された前記電荷に対応する電圧を、前記画素信号に加算して出力してもよい。
【００１６】
この構成によれば、オフセット電圧に対応する電荷をオフセット容量に一旦蓄積した後スイッチを切り替えるので、オフセット抽出状態とバッファ出力状態とを切り替えたときに階調電圧を高精度で安定して出力することができる。
【００１７】
また、前記画素は、発光素子を有しており、前記発光素子は、有機エレクトロルミネッセンス（ＥＬ）素子であってもよい。
【００１８】
この構成によれば、有機ＥＬ素子に安定した電流を供給することができる。
【００１９】
また、前記オフセットキャンセル付アンプは、表示画面に映像データが表示される映像データ期間の終了後のブランキング期間において、前記オフセット抽出状態となり、前記ブランキング期間内において、前記オフセット電圧を前記オフセット容量に電荷として蓄積し終えると前記バッファ出力状態となってもよい。
【００２０】
この構成によれば、ブランキング期間にオフセットキャンセルが行われるので、オフセットキャンセルの影響が表示画面に現れることがない。したがって、表示画像を安定して出力することができる。
【００２１】
また、本開示の一態様に係る表示装置は、上述した特徴を有するソースドライバ回路を備える。
【００２２】
この構成によれば、上述した特徴を有するソースドライバ回路を備えた表示装置を提供することができる。
【００２３】
以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態などは、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。各図は、必ずしも各寸法または各寸法比等を厳密に図示したものではない。
【００２４】
（実施の形態）
［１．表示装置の構成］
図１は、本実施の形態にかかる表示装置の構成を示す概略図である。図２は、本実施の形態にかかる画素の構成を示す回路図である。図３は、本実施の形態にかかるソースドライバ回路の構成を示すブロック図である。図４は、本実施の形態にかかる階調電圧生成回路の構成を示す概略図である。
【００２５】
図１に示すように、表示装置１は、表示画面１０と、回路２０ａが配置された複数のＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）２２と、ゲートプリント基板２６と、回路３０ａが配置された複数のＣＯＦ３２と、ソースプリント基板３６とを備えている。
【００２６】
表示画面１０とゲートプリント基板２６との間に配置された複数の回路２０ａを、まとめてゲートドライバ回路２０と呼ぶ。回路２０ａが配置されたＣＯＦ２２は、表示画面１０とゲートプリント基板２６とを接続するように配置されている。ＣＯＦ２２は、表示画面１０およびゲートプリント基板２６のそれぞれにＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）樹脂で接続されている。
【００２７】
ゲートドライバ回路２０において、それぞれの回路２０ａには、走査線１３が接続されている。画素１２には、走査線１３を介して回路２０ａから走査信号ｓｃａｎが供給される。
【００２８】
また、表示画面１０とソースプリント基板３６との間に配置された複数の回路３０ａを、まとめてソースドライバ回路３０と呼ぶ。回路３０ａが配置されたＣＯＦ３２は、表示画面１０とソースプリント基板３６とを接続するように配置されている。ＣＯＦ３２は、表示画面１０およびソースプリント基板３６のそれぞれにＡＣＦ樹脂で接続されている。
【００２９】
ソースドライバ回路３０において、それぞれの回路３０ａには、データ線１４が接続されている。画素１２には、データ線１４を介して回路３０ａから画素信号に応じた電圧Ｖｄａｔａが供給される。なお、ソースドライバ回路３０の構成については、後に詳述する。
【００３０】
表示画面１０は、行列状に配置された複数の画素１２を有している。画素１２は、それぞれ走査線１３およびデータ線１４に電気的に接続されている。
【００３１】
画素１２は、図２に示すように、有機ＥＬ素子１５と、容量素子１６と、駆動用トランジスタ１７ａと、スイッチ用トランジスタ１７ｂ〜１７ｅとを備えている。画素１２では、走査線１３から走査信号ｓｃａｎが供給されたときに、データ線１４から画素信号に応じた電圧Ｖｄａｔａが駆動用トランジスタ１７ａのゲートに印加される。これにより、画素信号に応じた電流が有機ＥＬ素子１５に流れ、有機ＥＬ素子１５は、画素信号に応じた輝度で発光する。
【００３２】
より詳細には、画素１２には、参照電源線Ｖｒｅｆと、ＥＬアノード電源線Ｖｔｆｔと、ＥＬカソード電源線Ｖｅｌと、初期化電源線Ｖｉｎｉと、参照電圧制御線ｒｅｆと、初期化制御線ｉｎｉと、イネーブル線ｅｎｂとが配線されている。ＥＬアノード電源線Ｖｔｆｔには、有機ＥＬ素子１５に印加するアノード電圧を発生するアノード電圧発生回路（図示せず）が接続されている。ＥＬカソード電源線Ｖｅｌには、有機ＥＬ素子１５に印加するカソード電圧を発生するカソード電圧発生回路（図示せず）が接続されている。なお、ＥＬカソード電源線Ｖｅｌは、カソード電圧発生回路に接続される代わりに、接地されてもよい。初期化電源線Ｖｉｎｉは、容量素子１６を初期化するときの初期化電圧Ｖｉｎｉを発生するＶｉｎｉ電圧発生回路（図示せず）に接続されている。この構成により、有機ＥＬ素子１５に電流を安定して流すことができる。
【００３３】
なお、画素１２の構成は、図２に示した構成に限らず、他の構成であってもよい。画素１２としての機能を果たすことができる最小の構成として、少なくとも有機ＥＬ素子１５と、容量素子１６と、駆動用トランジスタ１７ａと、スイッチ用トランジスタ１７ｂとを備えていればよい。
【００３４】
ソースドライバ回路３０は、図３に示すように、レシーバ＆デコーダ４０と、シフトレジスタ４２と、ラッチ回路４４と、ＤＡコンバータ（電圧セレクタ）４６と、バッファ回路４８と、スイッチ５０と、階調電圧生成用抵抗５２と、階調電圧生成回路６０とを備えている。
【００３５】
階調電圧生成用抵抗５２は、いわゆるガンマ抵抗であり、階調電圧生成用抵抗５２は、複数の抵抗に分割されてＤＡコンバータ４６に接続されている。階調電圧生成用抵抗５２では、階調電圧生成用抵抗５２の両端に係る電圧が分圧されることで階調電圧に応じた電圧が生成され、ＤＡコンバータ４６に出力される。これにより、各画素に配置された有機ＥＬ素子１５は、各階調に応じた輝度で発光する。
【００３６】
階調電圧生成回路６０は、図４に示すように、基準電圧生成部６２と、オフセットキャンセル付アンプ６４とを有している。階調電圧生成回路６０は、入力端子Ｖ１およびＶ２を有している。また、階調電圧生成回路６０は、階調電圧生成用抵抗５２に接続されている。階調電圧生成回路６０から出力された電圧は、階調電圧生成用抵抗５２で分圧され、電圧セレクタ５４に供給される。
【００３７】
階調電圧生成回路６０において、基準電圧生成部６２は、いわゆる入力ラダー抵抗である。基準電圧生成部６２は、基準電圧を高キザミに、かつ、高精度に発生する。基準電圧生成部６２は、外部入力端子Ｖ１とＶ２との間に接続され、複数の抵抗６３が直列に接続されている。各抵抗６３の間と階調電圧生成用抵抗５２との間には、オフセットキャンセル付アンプ６４が接続されている。
【００３８】
オフセットキャンセル付アンプ６４は、オフセットキャンセル後に、オフセットキャンセル付アンプ６４の出力電圧を短期間階調電圧生成用抵抗５２に接続して、階調電圧を発生させる。一定期間後、出力ＳＷをオフ状態にさせて、ガンマアンプとガンマ抵抗とを切り離す。
【００３９】
オフセットキャンセル付アンプ６４は、アンプ６５と、オフセット容量６６と、スイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４とを備えている。オフセットキャンセル付アンプ６４は、スイッチＳＷ１とＳＷ２とをオフ、スイッチＳＷ３とＳＷ４とをオンにすることにより、オフセット抽出状態となり、スイッチＳＷ１とＳＷ２とをオン、スイッチＳＷ３とＳＷ４とをオフにすることにより、バッファ出力状態となる。なお、オフセット抽出状態およびバッファ出力状態については、後述する。
【００４０】
レシーバ＆デコーダ４０、シフトレジスタ４２、ラッチ回路４４、ＤＡコンバータ４６、バッファ回路４８、スイッチ５０および階調電圧生成回路６０には、制御部（図示せず）から、それぞれ対応する制御信号が供給される。そして、所定のタイミングでスイッチ５０がオン状態となることにより、ソースドライバ回路３０から、映像信号に対応するデータ電圧が一行分一斉に出力される。これにより、表示画面１０の一行分の各画素１２に一斉にデータ電圧が供給され、表示画面１０に映像が表示される。
【００４１】
なお、制御部からソースドライバ回路３０に供給される制御信号のうち、スイッチ５０に供給される信号には、後述するブランキング期間に画素１２に印加される電圧を制御するための制御信号も含まれている。
【００４２】
以下、本実施の形態にかかる表示装置の駆動方法について、詳細に説明する。
【００４３】
［２．表示装置の駆動方法］
次に、表示装置の駆動方法について説明する。図５は、ブランキング期間の説明のための図である。図６Ａおよび図６Ｂは、オフセットキャンセル付アンプの動作を示す図である。図７は、本実施の形態にかかるオフセットキャンセル付アンプの動作を示すタイミングチャートである。図８は、オフセット抽出状態のオフセットキャンセル付アンプの構成を示す回路図である。図９は、バッファ出力状態のオフセットキャンセル付アンプの構成を示す回路図である。
【００４４】
本実施の形態に係る表示装置１は、例えば、有機ＥＬ発光パネルのプログレッシブ駆動方式により駆動される。詳細には、複数の画素１２が行列状に配置された表示画面１０において、初期化動作、Ｖｔｈ（閾値電圧）検出動作、書き込み動作、および発光動作が行順次に実行される。すなわち、表示画面１０の行数１行目から最終行目まで、順に駆動される。この期間を映像データ期間と呼ぶ。映像データ期間には、画素１２では、先頭行の１行目から最終行目まで、それぞれ初期化動作、Ｖｔｈ検出動作、書き込み動作、発光動作の順に動作が行われる。
【００４５】
また、あるＴＶフィールド（本発明における一のフィールド）のｎ行目の書き込み期間が終了してから、後続する次のＴＶフィールド（本発明における他のフィールド）の１行目の書き込み期間が開始するまでの間の期間を、ブランキング期間と呼ぶ。
【００４６】
図５には、表示画面１０の最終行目以降に、ブランキング行なる仮想行が示されている。これは、回路３０ａが走査最終行（第２１６０行）から走査開始行（次のＴＶフィールドの第１行）へ走査を戻す時間を確保するブランキング期間に相当するものであり、当該ブランキング期間を、当該期間に相当する走査行数で表したものである。
【００４７】
ブランキング期間において、データ線１４には、所定値の電圧が印加される。例えば、データ線１４には、０Ｖの電圧が印加されてもよい。
【００４８】
表示装置１では、映像データ期間とブランキング期間とが交互に繰り返される。また、これに伴い、オフセットキャンセル付アンプ６４では、バッファ出力状態とオフセット抽出状態とが交互に繰り返される。
【００４９】
オフセット抽出状態のオフセットキャンセル付アンプ６４は、図６Ａに示すように、オフセット容量６６が入力端子とアンプ６５との間に接続された回路構成となる。したがって、オフセット抽出状態のオフセットキャンセル付アンプ６４の出力端子からは、入力電圧Ｖｉｎにオフセット容量６６の容量Ｖｏｆｆｓｅｔが加算されたＶｉｎ＋Ｖｏｆｆｓｅｔが、出力電圧Ｖｏｕｔとして出力される。
【００５０】
また、バッファ出力状態のオフセットキャンセル付アンプ６４は、図６Ｂに示すように、オフセット容量６６がアンプ６５と出力端子との間に接続された回路構成となる。したがって、バッファ出力状態のオフセットキャンセル付アンプ６４では、オフセット容量６６の容量は−Ｖｏｆｆｓｅｔと表される。よって、オフセットキャンセル付アンプ６４の出力端子からは、図６Ａに示したＶｏｕｔからさらに−Ｖｏｆｆｓｅｔが加算されたＶｉｎ＋Ｖｏｆｆｓｅｔ−Ｖｏｆｆｓｅｔ＝Ｖｉｎが、出力電圧Ｖｏｕｔとして出力される。オフセット電圧に対応する電荷をオフセット容量６６に一旦蓄積した後スイッチＳＷ１〜ＳＷ４を切り替えるので、オフセット抽出状態とバッファ出力状態とを切り替えたときに階調電圧を高精度で安定して出力することができる。
【００５１】
図７に、オフセットキャンセル付アンプ６４の動作を示すタイミングチャートを示す。なお、図７において、オフセットキャンセル付アンプ６４がバッファ出力状態となる期間をバッファ出力期間、オフセットキャンセル付アンプ６４がオフセット抽出状態となる期間をオフセット抽出期間という。また、スイッチＳＷ１〜ＳＷ４は、信号レベルがＬｏｗのときに閉状態、信号レベルがＨｉｇｈのときに開状態となる。
【００５２】
図７に示すように、ブランキング期間内の所定の時刻ｔ１において、スイッチＳＷ１およびＳＷ２が開状態、スイッチＳＷ３およびＳＷ４が閉状態となると、オフセットキャンセル付アンプ６４は、図８に示すように、オフセット抽出状態からバッファ出力状態となる。したがって、オフセット抽出状態のオフセットキャンセル付アンプ６４の出力端子からは、Ｖｉｎ＋Ｖｏｆｆｓｅｔ−Ｖｏｆｆｓｅｔ＝Ｖｉｎが出力電圧Ｖｏｕｔとして出力される。
【００５３】
次に、時刻ｔ２において、ブランキング期間が終了され、映像データ期間が開始される。すなわち、画素１２では、先頭行の１行目から最終行目まで、それぞれ初期化動作、Ｖｔｈ検出動作、書き込み動作、発光動作の順に動作が行われ、表示画面１０に映像データが表示される。
【００５４】
さらに、時刻ｔ３において、映像データ期間が終了され、ブランキング期間が開始される。このとき、オフセットキャンセル付アンプ６４は、未だバッファ出力状態であり、オフセットキャンセル付アンプ６４の出力端子からは、Ｖｉｎ＋Ｖｏｆｆｓｅｔ−Ｖｏｆｆｓｅｔ＝Ｖｉｎが出力電圧Ｖｏｕｔとして出力される。
【００５５】
次に、時刻ｔ４において、スイッチＳＷ１およびＳＷ２が閉状態、スイッチＳＷ３およびＳＷ４が開状態となると、オフセットキャンセル付アンプ６４は、図９に示すように、バッファ出力状態からオフセット抽出状態となる。これにより、アンプ６５のオフセット電圧に対応する電荷がオフセット容量６６に蓄積される。したがって、オフセット抽出状態のオフセットキャンセル付アンプ６４の出力端子からは、Ｖｉｎ＋Ｖｏｆｆｓｅｔが出力電圧Ｖｏｕｔとして出力される。
【００５６】
そして、アンプ６５のオフセット電圧に対応する電荷がオフセット容量６６に蓄積されると、時刻ｔ５において、再びスイッチＳＷ１およびＳＷ２が開状態、スイッチＳＷ３およびＳＷ４が閉状態となり、オフセットキャンセル付アンプ６４は、図８に示すように、オフセット抽出状態からバッファ出力状態となる。したがって、オフセット抽出状態のオフセットキャンセル付アンプ６４の出力端子からは、Ｖｉｎ＋Ｖｏｆｆｓｅｔ−Ｖｏｆｆｓｅｔ＝Ｖｉｎが出力電圧Ｖｏｕｔとして出力される。なお、時刻ｔ５は、ブランキング期間内である。
【００５７】
その後、時刻ｔ６、ｔ７、ｔ８においては、時刻ｔ２、ｔ３、ｔ４と同様の動作が繰り返される。
【００５８】
以上のように、本実施の形態に係るソースドライバ回路３０は、アンプの入力段に基準電圧生成部６２を配置し、基準電圧生成部６２で基準電圧を高キザミでかつ高精度に発生する。また、階調電圧生成用抵抗５２は、ブランキング期間にオフセットキャンセルする。オフセットキャンセル後、出力スイッチＳＷ１をオンにさせて、アンプ出力電圧を短期間、基準電圧生成部６２に接続して、階調電圧を発生させる。一定期間後、出力スイッチＳＷ１をオフさせて、ガンマアンプとガンマ抵抗とを切り離す。
【００５９】
この構成により、階調切り替え時には、階調電圧生成回路６０および階調電圧生成用抵抗５２において、スイッチングノイズが発生しない。したがって、階調電圧を高精度で安定して出力することができる。
【００６０】
以上、本実施の形態に係るソースドライバ回路によると、階調電圧を高精度でかつ高速に安定して、発生できる。
【００６１】
なお、上述したソースドライバ回路３０では、オフセットキャンセル付アンプ６４は、アンプ６５と、オフセット容量６６とを備える構成としたが、オフセットキャンセル付アンプ６４は、オフセット容量６６を備えない構成としてもよい。
【００６２】
（他の実施の形態）
以上、実施の形態に係る表示装置について説明したが、表示装置は、上述した実施の形態に限定されるものではない。上述した実施の形態に対して、本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、表示装置を内蔵した各種機器も本発明に含まれる。
【００６３】
例えば、上述した実施の形態では、スイッチＳＷ１、ＳＷ２、ＳＷ３およびＳＷ４の切り替えのタイミングは一致しているが、スイッチの切り替えタイミングは必ずしも一致させる必要はなく、順次切り替えてもよい。
【００６４】
また、オフセットキャンセル付アンプの構成は、上述した構成に限らず、他の構成であってもよい。例えば、オフセットキャンセル付アンプは、基準電圧生成部の複数の抵抗の間と階調電圧生成用抵抗との間に、２つのオフセットキャンセル付アンプが一対として接続されていてもよい。
【００６５】
また、本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。例えば、図１０に示すような、本発明にかかるソースドライバ回路を備えた薄型フラットテレビシステムも本発明に含まれる。
【産業上の利用可能性】
【００６６】
本発明は、特に、大画面および高解像度が要望される薄型テレビおよびパーソナルコンピュータのディスプレイなどの技術分野に有用である。
【符号の説明】
【００６７】
１  表示装置
１０  表示画面
１２  画素
１３  走査線
１４  データ線
１５  有機ＥＬ素子
１６  容量素子
１７ａ  駆動用トランジスタ
１７ｂ、１７ｃ、１７ｄ、１７ｅ  スイッチ用トランジスタ
２０  ゲートドライバ回路
２０ａ、３０ａ  回路
２２、３２  ＣＯＦ
２６  ゲートプリント基板
３０  ソースドライバ回路
３６  ソースプリント基板
４０  レシーバ＆デコーダ
４２  シフトレジスタ
４４  ラッチ回路
４６  ＤＡコンバータ（電圧セレクタ）
４８  バッファ回路
５０  スイッチ
５２  階調電圧生成用抵抗（ガンマ抵抗）
５４  寄生容量
６０  階調電圧生成回路
６２  基準電圧生成部
６４  オフセットキャンセル付アンプ
６５  アンプ
６６  オフセット容量
ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４  スイッチ
【図１】
2016038855.tif 000003
【図２】
2016038855.tif 000004
【図３】
2016038855.tif 000005
【図４】
2016038855.tif 000006
【図５】
2016038855.tif 000007
【図６Ａ】
2016038855.tif 000008
【図６Ｂ】
2016038855.tif 000009
【図７】
2016038855.tif 000010
【図８】
2016038855.tif 000011
【図９】
2016038855.tif 000012
【図１０】
2016038855.tif 000013
【国際調査報告】
2016038855.tif 000014
2016038855.tif 000015
2016038855.tif 000016
2016038855.tif 000017