(57)【要約】  第１スイッチング素子（１０）、第２スイッチング素子（２０）、およびインダクタ（３０）を用いて、昇圧動作および降圧動作を実行する双方向コンバータは、第１スイッチング素子（１０）の制御端子を、第１抵抗回路（６１１）を介して、第１スイッチング素子（１０）を導通状態および遮断状態に制御するための電圧源に接続する第１ドライバ（６１）と、第２スイッチング素子（２０）の制御端子を、第２抵抗回路（６２１）を介して、第２スイッチング素子（２０）を導通状態および遮断状態に制御するための電圧源に接続する第２ドライバ（６２）と、前記昇圧動作および前記降圧動作の一方を選択的に示す動作モード信号（θ０）を生成する動作モード設定器（６４）と、を備え、第１抵抗回路（６１１）と第２抵抗回路（６２１）の少なくとも一方は、動作モード信号（θ０）に従って抵抗値が異なる可変抵抗回路である。
2016136187.tif 000002
【特許請求の範囲】
【請求項１】
双方向コンバータを制御するコントローラであって、
前記双方向コンバータは、導通と遮断とを電圧制御される第１スイッチング素子および第２スイッチング素子と、インダクタとを有し、第１入出力端子に印加される電圧を昇圧して第２入出力端子に出力する昇圧動作、および前記第２入出力端子に印加される電圧を降圧して前記第１入出力端子に出力する降圧動作の一方を選択的に実行し、
前記コントローラは、
第１抵抗回路を有し、前記第１スイッチング素子の制御端子を、当該第１抵抗回路を介して、前記第１スイッチング素子を導通状態に制御するための電圧源および遮断状態に制御するための電圧源の一方に選択的に接続する第１ドライバと、
第２抵抗回路を有し、前記第２スイッチング素子の制御端子を、当該第２抵抗回路を介して、前記第２スイッチング素子を導通状態に制御するための電圧源および遮断状態に制御するための電圧源の一方に選択的に接続する第２ドライバと、
前記昇圧動作および前記降圧動作の一方を選択的に示す動作モード信号を生成する動作モード設定器と、
を備え、
前記第１抵抗回路および前記第２抵抗回路の少なくとも一方は、前記動作モード信号に従って前記昇圧動作と前記降圧動作とで異なる抵抗値を持つ可変抵抗回路である、
コントローラ。
【請求項２】
前記動作モード設定器は、前記第２入出力端子の電圧と所定のしきい値電圧とを比較することにより、前記第２入出力端子の電圧が前記しきい値電圧以下のときに前記昇圧動作を示し、前記第２入出力端子の電圧が前記しきい値電圧よりも高いときに前記降圧動作を示す前記動作モード信号を生成する、
請求項１に記載のコントローラ。
【請求項３】
前記双方向コンバータにおいて、前記インダクタの一端は前記第１入出力端子に接続され、前記第１スイッチング素子は前記インダクタの他端と共通端子との間の導通および遮断を切り替え、前記第２スイッチング素子は前記インダクタの前記他端と前記第２入出力端子との間の導通および遮断を切り替え、
前記第１抵抗回路は、前記降圧動作での抵抗値が前記昇圧動作での抵抗値よりも小さくなる可変抵抗回路である、
請求項１または２に記載のコントローラ。
【請求項４】
前記双方向コンバータにおいて、前記インダクタの一端は前記第１入出力端子に接続され、前記第１スイッチング素子は前記インダクタの他端と共通端子との間の導通および遮断を切り替え、前記第２スイッチング素子は前記インダクタの前記他端と前記第２入出力端子との間の導通および遮断を切り替え、
前記第２抵抗回路は、前記昇圧動作での抵抗値が前記降圧動作での抵抗値よりも小さくなる可変抵抗回路である、
請求項１から３のいずれか１項に記載のコントローラ。
【請求項５】
前記第１抵抗回路および前記第２抵抗回路の少なくとも一方は、所定の抵抗値を持つ複数の抵抗素子と、当該複数の抵抗素子の接続を切り替えるスイッチング素子とで構成されている、
請求項１から４のいずれか１項に記載のコントローラ。
【請求項６】
前記第１抵抗回路および前記第２抵抗回路の少なくとも一方は、導通状態において所定の抵抗値を持つ複数のスイッチング素子で構成されている、
請求項１から５のいずれか１項に記載のコントローラ。
【請求項７】
請求項１から６のいずれか１項に記載のコントローラと、前記第１スイッチング素子と、前記第２スイッチング素子と、前記インダクタと、
を備える双方向コンバータ。
【請求項８】
前記第１スイッチング素子および前記第２スイッチング素子の少なくとも一方は、電界効果トランジスタである、
請求項７に記載の双方向コンバータ。
【請求項９】
前記第１スイッチング素子および前記第２スイッチング素子の少なくとも一方は、ＩＩＩ−Ｖ族ワイドバンドギャップトランジスタまたはＩＩ−ＶＩ族ワイドバンドギャップトランジスタである、
請求項７または８に記載の双方向コンバータ。
【請求項１０】
双方向コンバータを制御する半導体装置であって、
前記双方向コンバータは、導通と遮断とを電圧制御される第１スイッチング素子および第２スイッチング素子と、インダクタとを有し、第１入出力端子に印加される電圧を昇圧して第２入出力端子に出力する昇圧動作、および前記第２入出力端子に印加される電圧を降圧して前記第１入出力端子に出力する降圧動作の一方を選択的に実行し、
前記半導体装置は、
前記第１スイッチング素子の制御端子に接続される第１制御出力端子と、
前記第１スイッチング素子の遮断を制御するための電圧源に接続される第１遮断制御電圧端子と、
前記第２スイッチング素子の制御端子に接続される第２制御出力端子と、
前記第２スイッチング素子の遮断を制御するための電圧源に接続される第２遮断制御電圧端子と、
第１抵抗回路を有し、前記第１制御出力端子を、当該第１抵抗回路を介して、前記第１スイッチング素子の導通を制御するための電圧源および前記第１遮断制御電圧端子の一方に選択的に接続する第１ドライバと、
第２抵抗回路を有し、前記第２制御出力端子を、当該第２抵抗回路を介して、前記第２スイッチング素子の導通を制御するための電圧源および前記第２遮断制御電圧端子の一方に選択的に接続する第２ドライバと、
前記昇圧動作および前記降圧動作の一方を選択的に示す動作モード信号を生成する動作モード設定器と、
を備え、
前記第１抵抗回路と前記第２抵抗回路の少なくとも一方は、前記動作モード信号に従って前記昇圧動作と前記降圧動作とで異なる抵抗値を持つ可変抵抗回路である、
半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、双方向コンバータ、コントローラ、および半導体装置に関し、特には、双方向コンバータで用いられるスイッチング素子のセルフターンオンを防止する技術に関する。
【背景技術】
【０００２】
電源から供給される電圧を昇圧して負荷に供給するスイッチングコンバータが実用化されている。【０００３】
スイッチングコンバータから電圧の供給を受ける負荷が、電気エネルギーを運動エネルギーに変換する装置である場合、当該負荷は、逆起電力によって、供給される電圧よりも高い電圧を発生することがある。例えば、車載用途において、燃料インジェクタ、各種の電磁バルブ、およびパワーステアリングなどを駆動するソレノイドやモータは、逆起電力によって高電圧を発生し得る負荷の一例である。【０００４】
負荷で発生した高電圧を降圧し、前記電源（例えば、車載のバッテリ）に電力として回収する電力回生は、前記電源の利用効率を高める重要な技術である。電源から負荷への昇圧動作および負荷から電源への降圧動作の双方を行うことができる双方向コンバータは、例えば、スイッチングコンバータによって構成され得る（例えば、特許文献１）。【０００５】
ところで、複数のスイッチング素子で構成されるスイッチングコンバータやインバータなどの電力変換回路では、セルフターンオンと呼ばれる現象が生じることが知られている。セルフターンオンとは、前記電力変換回路において、１つのスイッチング素子がターンオンするときに、オフ状態に維持されるべき他のスイッチング素子の制御電圧が変動することにより、当該他のスイッチング素子が意図せずターンオンする現象を言う。セルフターンオンは、例えば電源の短絡などの不具合の原因になり得る。【０００６】
セルフターンオンを回避するためのいくつかの対策が周知となっている（例えば、特許文献２）。【０００７】
特許文献２は、インバータに適用されるゲート回路を開示している。前記ゲート回路は、スイッチング素子のゲート端子とオフ制御用の負バイアス電圧との間を可変抵抗で接続してなり、ターンオフにおける所定の時点で当該可変抵抗を小さく（例えば、実質的に０抵抗に）変更する。【０００８】
前記ゲート回路によれば、ターンオフの開始から所定の時点で規定される遅延の後に、負バイアスの効果が大きくなり、前記スイッチング素子のオフ状態が安定する。そのため、前記遅延の後に前記スイッチング素子がセルフターンオンしにくくなるとともに、ターンオフの開始直後に流れる過渡的なゲート電流も抑制される。【０００９】
そこで、特許文献１に開示される双方向コンバータと、特許文献２に開示されるゲート回路とを組み合わせることにより、セルフターンオンの防止に一定の効果がある双方向コンバータが得られる可能性がある。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００７−６０８５３号公報
【特許文献２】特開２０００−５９１８９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、特許文献２に開示されるゲート回路では、可変抵抗を制御するために、ゲート制御信号を遅延させた遅延信号が用いられる。比較的高いスイッチング周波数で動作する双方向コンバータにおいて、ゲート制御信号とは別にそのような遅延信号を駆動することは、遅延の管理が煩雑であるだけでなく、消費電力の増大を招く。また、スイッチング周波数の上限が、遅延によって制限される不利もある。【００１２】
そこで、本発明者らは、双方向コンバータに特有のセルフターンオンの発生状況を詳細に検討することにより、セルフターンオンを回避するために適した双方向コンバータの新規な構成を見出すに至った。【００１３】
本開示は、昇圧動作および降圧動作の双方でセルフターンオンを回避できる双方向コンバータ、コントローラ、および半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記目的を達成するために、開示される一態様に係るコントローラは、双方向コンバータを制御するコントローラであって、前記双方向コンバータは、導通と遮断とを電圧制御される第１スイッチング素子および第２スイッチング素子と、インダクタとを有し、第１入出力端子に印加される電圧を昇圧して第２入出力端子に出力する昇圧動作、および前記第２入出力端子に印加される電圧を降圧して前記第１入出力端子に出力する降圧動作の一方を選択的に実行し、前記コントローラは、第１抵抗回路を有し、前記第１スイッチング素子の制御端子を、当該第１抵抗回路を介して、前記第１スイッチング素子を導通状態に制御するための電圧源および遮断状態に制御するための電圧源の一方に選択的に接続する第１ドライバと、第２抵抗回路を有し、前記第２スイッチング素子の制御端子を、当該第２抵抗回路を介して、前記第２スイッチング素子を導通状態に制御するための電圧源および遮断状態に制御するための電圧源の一方に選択的に接続する第２ドライバと、前記昇圧動作および前記降圧動作の一方を選択的に示す動作モード信号を生成する動作モード設定器と、を備え、前記第１抵抗回路および前記第２抵抗回路の少なくとも一方は、前記動作モード信号に従って前記昇圧動作と前記降圧動作とで異なる抵抗値を持つ可変抵抗回路である。【００１５】
なお、これらの全般的または具体的な態様は、前記コントローラによって制御される双方向コンバータ、前記コントローラとして機能する半導体装置として実現されてもよい。
【発明の効果】
【００１６】
このような構成によれば、前記第１スイッチング素子および前記第２スイッチング素子のセルフターンオン対策として、前記第１抵抗回路および前記第２抵抗回路の少なくとも一方を、前記昇圧動作と前記降圧動作とで異なる抵抗値に設定する必要がある場合に、前記第１抵抗回路および前記第２抵抗回路の少なくとも一方が前記昇圧動作と前記降圧動作とで異なる抵抗値を持つ可変抵抗回路であることで、そのような設定が可能になる。その結果、昇圧動作および降圧動作の双方でセルフターンオンを回避できる双方向コンバータが得られる。
【図面の簡単な説明】
【００１７】
【図１】図１は、原理的な双方向コンバータの構成の一例を示す回路図である。
【図２Ａ】図２Ａは、双方向コンバータの昇圧動作時の問題現象を説明する波形図である。
【図２Ｂ】図２Ｂは、双方向コンバータの降圧動作時の問題現象を説明する波形図である。
【図３】図３は、原理的な双方向コンバータの構成の他の一例を示す回路図である。
【図４】図４は、実施の形態１に係る双方向コンバータの機能的な構成の一例を示す回路図である。
【図５Ａ】図５Ａは、実施の形態１に係る双方向コンバータの昇圧動作の一例を示す波形図である。
【図５Ｂ】図５Ｂは、実施の形態１に係る双方向コンバータの降圧動作の一例を示す波形図である。
【図６】図６は、実施の形態１に係る第１ドライバおよび第２ドライバの構成例を示す回路図である。
【図７】図７は、実施の形態１に係る第１ドライバおよび第２ドライバの動作の一例を示す図である。
【図８】図８は、実施の形態１に係る第１ドライバおよび第２ドライバの動作の他の一例を示す図である。
【図９】図９は、実施の形態１に係る第１ドライバおよび第２ドライバの構成例を示す回路図である。
【図１０】図１０は、実施の形態１に係る第１ドライバおよび第２ドライバの動作の他の一例を示す図である。
【図１１】図１１は、実施の形態１に係る第１ドライバおよび第２ドライバの構成例を示す回路図である。
【図１２】図１２は、実施の形態１に係る第１ドライバおよび第２ドライバの動作の他の一例を示す図である。
【図１３】図１３は、実施の形態１に係る第１ドライバおよび第２ドライバの構成例を示す回路図である。
【図１４】図１４は、実施の形態１に係る第１ドライバおよび第２ドライバの動作の他の一例を示す図である
【図１５】図１５は、実施の形態２に係る双方向コンバータの機能的な構成の一例を示す回路図である。
【図１６】図１６は、実施の形態２に係る第１ドライバの構成例を示す回路図である。
【図１７】図１７は、実施の形態２に係る双方向コンバータの降圧動作の一例を示す波形図である。
【図１８】図１８は、変形例に係る双方向コンバータの機能的な構成の一例を示す回路図である。
【発明を実施するための形態】
【００１８】
（本発明の基礎となった知見）
本発明者らは、背景技術の欄において記載した双方向コンバータに関し、以下の問題が生じることを見出した。当該問題について、図面を参照して詳細に説明する。
【００１９】
図１は、原理的な双方向コンバータの構成の一例を示す回路図である。
【００２０】
図１に示されるように、双方向コンバータ７は、共通端子Ｐ０、第１入出力端子Ｐ１、第２入出力端子Ｐ２、第１スイッチング素子１０、第２スイッチング素子２０、インダクタ３０、キャパシタ４０、およびコントローラ７０を備える。
【００２１】
双方向コンバータ７は、昇圧動作および降圧動作の一方を選択的に実行する。前記昇圧動作とは、共通端子Ｐ０を基準にして第１入出力端子Ｐ１に印加された電圧を昇圧して第２入出力端子Ｐ２に出力する動作である。また、前記降圧動作とは、共通端子Ｐ０を基準にして第２入出力端子Ｐ２に印加された電圧を降圧して第１入出力端子Ｐ１に出力する動作である。
【００２２】
インダクタ３０は、一端（図１での左端）が第１入出力端子Ｐ１に接続されている。
【００２３】
第１スイッチング素子１０および第２スイッチング素子２０は、導通と遮断とを電圧制御されるスイッチング素子である。図１では、一例として、第１スイッチング素子１０および第２スイッチング素子２０に、Ｎ型ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ＦｉｅｌｄＥｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を用いている。
【００２４】
第１スイッチング素子１０のソース端子とドレイン端子とは、インダクタ３０の他端（図１での右端）と共通端子Ｐ０とに接続されている。第１スイッチング素子１０は、制御端子であるゲート端子に印加される電圧に応じて、インダクタ３０の右端と共通端子Ｐ０との間の導通および遮断を切り替える。第１スイッチング素子１０に付した符号Ｓ、Ｄは、第１スイッチング素子１０がセルフターンオンするときのソース端子とドレイン端子とをそれぞれ示している。
【００２５】
第２スイッチング素子２０のソース端子とドレイン端子とは、インダクタ３０の右端と第２入出力端子Ｐ２とに接続されている。第２スイッチング素子２０は、制御端子であるゲート端子に印加される電圧に応じて、インダクタ３０の右端と第２入出力端子Ｐ２との間の導通および遮断を切り替える。第２スイッチング素子２０に付した符号Ｓ、Ｄは、第２スイッチング素子２０がセルフターンオンするときのソース端子とドレイン端子とをそれぞれ示している。
【００２６】
キャパシタ４０は、一端（図１での上端）が第２入出力端子Ｐ２に接続され、他端（図１での下端）が共通端子Ｐ０に接続されている。キャパシタ４０は、第２入出力端子Ｐ２の電圧を平滑化する。
【００２７】
コントローラ７０は、第１スイッチング素子１０のゲート端子を、ゲート抵抗７１１およびスイッチ７１２を介して、第１スイッチング素子１０を導通状態に制御するための電圧源および遮断状態に制御するための電圧源の一方に選択的に接続する。図１では、一例として、第１スイッチング素子１０を導通状態に制御するための電圧源に正電源ＶＤＤを用い、遮断状態に制御するための電圧源に第１スイッチング素子１０のソース端子を用いている。ゲート抵抗７１１は、過渡的なゲート電流を制限するための抵抗値ＲＧ１を持つ。
【００２８】
また、コントローラ７０は、第２スイッチング素子２０のゲート端子を、ゲート抵抗７２１およびスイッチ７２２を介して、第２スイッチング素子２０を導通状態に制御するための電圧源および遮断状態に制御するための電圧源の一方に選択的に接続する。図１では、一例として、第２スイッチング素子２０の導通状態に制御するための電圧源に正電源ＶＤＤを用い、遮断状態に制御するための電圧源に第２スイッチング素子２０のソース端子を用いている。ゲート抵抗７２１は、過渡的なゲート電流を制限するための抵抗値ＲＧ２を持つ。
【００２９】
コントローラ７０の制御下で、図１に昇圧モードと記した方向でインダクタ３０に流れる電流の経路を第１スイッチング素子１０および第２スイッチング素子２０に交互に切り替えることで、双方向コンバータ７は昇圧動作を実行する。
【００３０】
また、コントローラ７０の制御下で、図１に降圧モードと記した方向でインダクタ３０に流れる電流の経路を第１スイッチング素子１０および第２スイッチング素子２０に交互に切り替えることで、双方向コンバータ７は、降圧動作を実行する。
【００３１】
次に、このように構成された双方向コンバータ７において生じるセルフターンオンについて説明する。
【００３２】
なお、以下の説明において、オフ状態とはスイッチング素子が回路を遮断している（電流が流れない）状態であり、オン状態とはスイッチング素子が回路を形成している（電流が流れる）状態と定義する。また、ターンオンとはスイッチング素子のオフ状態からオン状態への遷移であり、ターンオフとはスイッチング素子のオン状態からオフ状態への遷移と定義する。
【００３３】
図２Ａは、双方向コンバータ７が昇圧動作を実行するときに、第２スイッチング素子２０がセルフターンオンする状況を表す波形図である。
【００３４】
昇圧動作では、時刻ｔ１から時刻ｔ２にかけて、第２スイッチング素子２０がオフ状態にあるときに、第１スイッチング素子１０がターンオンする。
【００３５】
第１スイッチング素子１０がターンオンすることで、インダクタ３０の右端の電圧ＶＸが共通端子Ｐ０の電圧に向かって急速に低下する。電圧ＶＸの時間あたりの変化量の絶対値であるスルーレートは、第１スイッチング素子１０の過渡的なゲート電流が大きいほど、大きくなる。
【００３６】
このとき、第２スイッチング素子２０は、ゲート抵抗７２１およびスイッチ７２２を介して、ゲート−ソース間の電圧をゼロとすることで、オフ状態に制御されている。このため、第２スイッチング素子２０のドレイン−ゲート間には電圧（Ｖｏｕｔ−ＶＸ）が印加される。
【００３７】
Ｖｏｕｔは、キャパシタ４０により平滑化されているので、ターンオンの期間は一定と見なせば、第２スイッチング素子２０のドレイン−ゲート間の電圧は、電圧ＶＸのスルーレートで増加する。第２スイッチング素子２０のドレイン−ゲート間には、第２スイッチング素子２０の寄生容量である帰還容量Ｃｒｓｓ２が存在する。そのため、電圧ＶＸが変動することにより、第２入出力端子Ｐ２から第２スイッチング素子２０のゲート端子にＣｒｓｓ２を充電するための電流Ｉｃｈｇ２が流れる（式１）。ここで、ｄＶＸ／ｄｔは、電圧ＶＸのスルーレート値である。
【００３８】
【数１】
2016136187.tif 000003
【００３９】
電流Ｉｃｈｇ２がゲート抵抗７２１に流れることで、第２スイッチング素子２０のゲート−ソース間に過渡的な電圧Ｖｇｓ２が発生する（式２）。
【００４０】
【数２】
2016136187.tif 000004
【００４１】
仮に、電圧Ｖｇｓ２が、図２Ａで破線の円内に示したように、第２スイッチング素子２０のゲート閾値電圧Ｖｔｈ２よりも大きいと、第２スイッチング素子２０はターンオンする。この現象が、第２スイッチング素子２０のセルフターンオンである。
【００４２】
第２スイッチング素子２０がセルフターンオンすると、第１スイッチング素子１０と、第２スイッチング素子２０とが同時にオン状態になる期間が生じる。そうなると、キャパシタ４０に蓄積された電荷の少なくとも一部が、第１スイッチング素子１０と第２スイッチング素子２０とを通して放電するため、昇圧動作における電力変換効率を低下させる問題が生じる。
【００４３】
昇圧動作において第２スイッチング素子２０がセルフターンオンを起こしにくくするためには、第２スイッチング素子２０のゲート−ソース間に過渡的に発生する電圧Ｖｇｓ２を抑制すればよい。
【００４４】
そのために、抵抗値ＲＧ２が小さいゲート抵抗７２１を用いること、および電圧ＶＸのスルーレート値ｄＶＸ／ｄｔを抑えるべく抵抗値ＲＧ１が大きいゲート抵抗７１１を用いることは、いずれも有効である。抵抗値ＲＧ１には、例えば、第２スイッチング素子２０のゲート電流の瞬時値が許容上限を超えない限り小さい抵抗値を採用してもよい。また、抵抗値ＲＧ１には、例えば、スルーレートの低下によって生じるスイッチングロスが許容上限を超えない限り大きい抵抗値を採用してもよい。
【００４５】
ところが、双方向コンバータにおいてそのような対策を行った場合、降圧動作において第１スイッチング素子１０がセルフターンオンを起こし易くなるという、相反する問題が生じる。この問題について説明する。
【００４６】
図２Ｂは、双方向コンバータ７が降圧動作を実行するときに、第１スイッチング素子１０がセルフターンオンする状況を表す波形図である。
【００４７】
降圧動作では、時刻ｔ１から時刻ｔ２にかけて、第１スイッチング素子１０がオフ状態にあるときに、第２スイッチング素子２０がターンオンする。
【００４８】
降圧動作では、第２スイッチング素子２０がターンオンすることで、電圧ＶＸが第２入出力端子Ｐ２の電圧に向かって急速に上昇する。
【００４９】
ここで、前述した昇圧動作における第２スイッチング素子２０のセルフターンオン対策として、抵抗値ＲＧ２が小さいゲート抵抗７２１、および抵抗値ＲＧ１が大きいゲート抵抗７１１が用いられているものとする。電圧ＶＸのスルーレート値ｄＶＸ／ｄｔは、抵抗値ＲＧ２が小さいために大きくなり、その結果、第１スイッチング素子１０の寄生容量である帰還容量Ｃｒｓｓ１を充電するために大きな電流Ｉｃｈｇ１が流れる（式３）。
【００５０】
【数３】
2016136187.tif 000005
【００５１】
電流Ｉｃｈｇ１がゲート抵抗７１１に流れることで、第１スイッチング素子１０のゲート−ソース間に過渡的な電圧Ｖｇｓ１が発生する（式４）。
【００５２】
【数４】
2016136187.tif 000006
【００５３】
電圧Ｖｇｓ１は、抵抗値ＲＧ１および電流Ｉｃｈｇ１が大きいために、図２Ｂの破線の円内に示したように、第１スイッチング素子１０のゲート閾値電圧Ｖｔｈ１よりも大きくなり、第１スイッチング素子１０はターンオンする。
【００５４】
このように、昇圧動作における第２スイッチング素子２０のセルフターンオンが起こりにくくなるゲート抵抗を用いることで、降圧動作における第１スイッチング素子１０のセルフターンオンが起こり易くなる。
【００５５】
降圧動作において第１スイッチング素子１０と第２スイッチング素子２０とが同時にオン状態になると、負荷からの電流の少なくとも一部が共通端子Ｐ０に流れ、電源に回生されるべき電力が失われてしまう問題がある。
【００５６】
第１スイッチング素子１０と第２スイッチング素子２０とが同時にオン状態になる期間がさらに長ければ、キャパシタ４０の両端の電圧が負荷への供給電圧を下回ってしまう可能性もある。その場合、再び昇圧動作を実行して所望の電圧を回復するために、かなりの整定時間が必要となるという問題が生じる。
【００５７】
以上、第１スイッチング素子１０と第２スイッチング素子２０とがＮ型ＭＯＳＦＥＴで構成された双方向コンバータ７において、昇圧動作における第２スイッチング素子２０のセルフターンオン対策が、降圧動作における第１スイッチング素子１０のセルフターンオンを助長するメカニズムを詳細に説明した。同様の説明は、対応する制御電圧は異なるものの、第１スイッチング素子１０と第２スイッチング素子２０とにＰ型ＭＯＳＦＥＴを用いた双方向コンバータにおいても当てはまる。
【００５８】
図３は、原理的な双方向コンバータの他の一例を示す回路図である。
【００５９】
図３に示されるように、双方向コンバータ８は、双方向コンバータ７と比べて、第１スイッチング素子１１と第２スイッチング素子２１とがＰ型ＭＯＳＦＥＴに変更され、コントローラ８０の構成が変更される。
【００６０】
コントローラ８０は、第１スイッチング素子１１のゲート端子を、ゲート抵抗８１１およびスイッチ８１２を介して、負電源ＶＳＳおよび第１スイッチング素子１１のソース端子の一方に選択的に接続する。ゲート抵抗８１１は、過渡的なゲート電流を制限するための抵抗値ＲＧ１を持つ。
【００６１】
コントローラ８０は、第２スイッチング素子２１のゲート端子を、ゲート抵抗８２１およびスイッチ８２２を介して、負電源ＶＳＳおよび第２スイッチング素子２１のソース端子の一方に選択的に接続する。ゲート抵抗８２１は、過渡的なゲート電流を制限するための抵抗値ＲＧ２を持つ。
【００６２】
ここでは、負電源ＶＳＳが、第１スイッチング素子１１および第２スイッチング素子２１を導通状態に制御するための電圧源の一例である。また、第１スイッチング素子１１および第２スイッチング素子２１のソース端子が、それぞれ第１スイッチング素子１１および第２スイッチング素子２１を遮断状態に制御するための電圧源の一例である。
【００６３】
このように構成される双方向コンバータ８においても、昇圧動作の際、第１スイッチング素子１１がターンオンすると電圧ＶＸが急速に低下し、第２スイッチング素子２１の帰還容量Ｃｒｓｓ２の充電電流がゲート抵抗７２１に流れる。これにより、第２スイッチング素子２１のゲート−ソース間に過渡的な電圧Ｖｇｓ２が発生し、第２スイッチング素子２１のセルフターンオンが起こり得る。
【００６４】
また、降圧動作の際、第２スイッチング素子２１がターンオンすると、電圧ＶＸが急速に上昇し、第１スイッチング素子１１の帰還容量Ｃｒｓｓ１の充電電流がゲート抵抗７１１に流れる。これにより、第１スイッチング素子１１のゲート−ソース間に過渡的な電圧Ｖｇｓ１が発生し、第１スイッチング素子１１のセルフターンオンが起こり得る。
【００６５】
双方向コンバータ８においても、双方向コンバータ７と同様、ゲート抵抗８２１を小さくすること、およびゲート抵抗８１１を大きくすることは、いずれも、昇圧動作における第２スイッチング素子２０のセルフターンオン対策として有効である。そして、そのような昇圧動作における第２スイッチング素子２０のセルフターンオン対策は、降圧動作における第１スイッチング素子１０のセルフターンオンを助長する。
【００６６】
このように、本発明者らは、双方向コンバータに特有のセルフターンオンの発生状況を詳細に検討した結果、昇圧動作および降圧動作の双方でセルフターンオンを回避できる双方向コンバータの新規な構成を見出すに至った。
【００６７】
上記目的を達成するために、開示される一態様に係るコントローラは、双方向コンバータを制御するコントローラであって、前記双方向コンバータは、導通と遮断とを電圧制御される第１スイッチング素子および第２スイッチング素子と、インダクタとを有し、第１入出力端子に印加される電圧を昇圧して第２入出力端子に出力する昇圧動作、および前記第２入出力端子に印加される電圧を降圧して前記第１入出力端子に出力する降圧動作の一方を選択的に実行し、前記コントローラは、第１抵抗回路を有し、前記第１スイッチング素子の制御端子を、当該第１抵抗回路を介して、前記第１スイッチング素子を導通状態に制御するための電圧源および遮断状態に制御するための電圧源の一方に選択的に接続する第１ドライバと、第２抵抗回路を有し、前記第２スイッチング素子の制御端子を、当該第２抵抗回路を介して、前記第２スイッチング素子を導通状態に制御するための電圧源および遮断状態に制御するための電圧源の一方に選択的に接続する第２ドライバと、前記昇圧動作および前記降圧動作の一方を選択的に示す動作モード信号を生成する動作モード設定器と、を備え、前記第１抵抗回路および前記第２抵抗回路の少なくとも一方は、前記動作モード信号に従って前記昇圧動作と前記降圧動作とで異なる抵抗値を持つ可変抵抗回路である。
【００６８】
このような構成によれば、前記第１スイッチング素子および前記第２スイッチング素子のセルフターンオン対策として、前記第１抵抗回路および前記第２抵抗回路の少なくとも一方を、前記昇圧動作と前記降圧動作とで異なる抵抗値に設定する必要がある場合に、前記第１抵抗回路および前記第２抵抗回路の少なくとも一方が前記昇圧動作と前記降圧動作とで異なる抵抗値を持つ可変抵抗回路であることで、そのような設定が可能になる。その結果、昇圧動作および降圧動作の双方でセルフターンオンを回避できる双方向コンバータが得られる。
【００６９】
また、前記動作モード設定器は、前記第２入出力端子の電圧と所定のしきい値電圧とを比較することにより、前記第２入出力端子の電圧が前記しきい値電圧以下のときに前記昇圧動作を示し、前記第２入出力端子の電圧が前記しきい値電圧よりも高いときに前記降圧動作を示す前記動作モード信号を生成してもよい。
【００７０】
このような構成によれば、前記第２入出力端子の電圧の前記所定のしきい値電圧からの不足または超過により、前記昇圧動作または前記降圧動作が示される。
【００７１】
また、前記双方向コンバータにおいて、前記インダクタの一端は前記第１入出力端子に接続され、前記第１スイッチング素子は前記インダクタの他端と共通端子との間の導通および遮断を切り替え、前記第２スイッチング素子は前記インダクタの前記他端と前記第２入出力端子との間の導通および遮断を切り替え、前記第１抵抗回路は、前記降圧動作での抵抗値が前記昇圧動作での抵抗値よりも小さい可変抵抗回路であってもよい。
【００７２】
また、前記双方向コンバータにおいて、前記インダクタの一端は前記第１入出力端子に接続され、前記第１スイッチング素子は前記インダクタの他端と共通端子との間の導通および遮断を切り替え、前記第２スイッチング素子は前記インダクタの前記他端と前記第２入出力端子との間の導通および遮断を切り替え、前記第２抵抗回路は、前記昇圧動作での抵抗値が前記降圧動作での抵抗値よりも小さい可変抵抗回路であってもよい。
【００７３】
このような構成によれば、前記インダクタ、前記第１スイッチング素子、および前記第２スイッチング素子が上述のように接続された双方向コンバータにおいて、前記昇圧動作と前記降圧動作との双方において有効なセルフターンオン対策が行われる。
【００７４】
また、前記第１抵抗回路および前記第２抵抗回路の少なくとも一方は、所定の抵抗値を持つ複数の抵抗素子と、当該複数の抵抗素子の接続を切り替えるスイッチング素子とで構成されていてもよい。
【００７５】
このような構成によれば、前記第１抵抗回路および前記第２抵抗回路の少なくとも一方を、前記複数の抵抗素子と前記スイッチング素子とで構成できる。
【００７６】
また、前記第１抵抗回路および前記第２抵抗回路の少なくとも一方は、導通状態において所定の抵抗値を持つ複数のスイッチング素子で構成されていてもよい。
【００７７】
このような構成によれば、前記第１抵抗回路および前記第２抵抗回路の少なくとも一方を、前記複数のスイッチング素子で構成できる。
【００７８】
また、上記目的を達成するために、開示される一態様に係る双方向コンバータは、上記いずれかのコントローラと、前記第１スイッチング素子と、前記第２スイッチング素子と、前記インダクタと、を備える。
【００７９】
このような構成によれば、前記コントローラを用いて、セルフターンオンを回避するために適した双方向コンバータが得られる。
【００８０】
また、前記第１スイッチング素子および前記第２スイッチング素子の少なくとも一方は、電界効果トランジスタであってもよい。
【００８１】
また、前記第１スイッチング素子および前記第２スイッチング素子の少なくとも一方は、ＩＩＩ−Ｖ族ワイドバンドギャップトランジスタまたはＩＩ−ＶＩ族ワイドバンドギャップトランジスタであってもよい。
【００８２】
このような構成によれば、前記第１スイッチング素子および前記第２スイッチング素子の少なくとも一方について、具体的な構成が規定される。
【００８３】
また、上記目的を達成するために、開示される一態様に係る半導体装置は、双方向コンバータを制御する半導体装置であって、前記双方向コンバータは、導通と遮断とを電圧制御される第１スイッチング素子および第２スイッチング素子と、インダクタとを有し、第１入出力端子に印加される電圧を昇圧して第２入出力端子に出力する昇圧動作、および前記第２入出力端子に印加される電圧を降圧して前記第１入出力端子に出力する降圧動作の一方を選択的に実行し、前記半導体装置は、前記第１スイッチング素子の制御端子に接続される第１制御出力端子と、前記第１スイッチング素子の遮断を制御するための電圧源に接続される第１遮断制御電圧端子と、前記第２スイッチング素子の制御端子に接続される第２制御出力端子と、前記第２スイッチング素子の遮断を制御するための電圧源に接続される第２遮断制御電圧端子と、第１抵抗回路を有し、前記第１制御出力端子を、当該第１抵抗回路を介して、前記第１スイッチング素子の導通を制御するための電圧源および前記第１遮断制御電圧端子の一方に選択的に接続する第１ドライバと、第２抵抗回路を有し、前記第２制御出力端子を、当該第２抵抗回路を介して、前記第２スイッチング素子の導通を制御するための電圧源および前記第２遮断制御電圧端子の一方に選択的に接続する第２ドライバと、前記昇圧動作および前記降圧動作の一方を選択的に示す動作モード信号を生成する動作モード設定器と、を備え、前記第１抵抗回路と前記第２抵抗回路の少なくとも一方は、前記動作モード信号に従って前記昇圧動作と前記降圧動作とで異なる抵抗値を持つ可変抵抗回路である。
【００８４】
このような構成によれば、前記コントローラを実現するための半導体装置が得られる。以下、本開示の実施の形態に係る双方向コンバータについて、詳細に説明する。
【００８５】
（実施の形態１）
実施の形態１に係る双方向コンバータは、導通と遮断とを電圧制御される第１スイッチング素子および第２スイッチング素子と、インダクタとを有し、第１入出力端子に印加される電圧を昇圧して第２入出力端子に出力する昇圧動作、および前記第２入出力端子に印加される電圧を降圧して前記第１入出力端子に出力する降圧動作の一方を選択的に実行するスイッチングコンバータである。
【００８６】
前記双方向コンバータの用途は、特には限定されないが、例えば、モータや電磁バルブや内燃機関インジェクタといった回生エネルギーを発生する電磁負荷を駆動する装置、および、太陽光光電変換素子やＤＣ電源からの二次電池の充放電装置といった、負荷への電力を供給するとともに負荷から電力を電源に戻す双方向の電圧制御装置として用いることができる。
【００８７】
図４は、実施の形態１に係る双方向コンバータの機能的な構成の一例を示す回路図である。
【００８８】
図４に示されるように、双方向コンバータ１は、図１に示される双方向コンバータ７と比べて、コントローラ６０が変更される。以下、双方向コンバータ７について説明した構成要素には同一の符号を付して適宜説明を省略し、双方向コンバータ１での特徴的な事項について主に説明する。
【００８９】
コントローラ６０は、第１ドライバ６１、第２ドライバ６２、タイミング生成器６３、および動作モード設定器６４を有している。
【００９０】
第１ドライバ６１は、第１抵抗回路６１１とスイッチ回路６１２とを有し、第１スイッチング素子１０の制御端子を、第１抵抗回路６１１を介して、第１スイッチング素子１０を導通状態に制御するための電圧源および遮断状態に制御するための電圧源の一方に選択的に接続する。
【００９１】
第２ドライバ６２は、第２抵抗回路６２１とスイッチ回路６２２とを有し、第２スイッチング素子２０の制御端子を、第２抵抗回路６２１を介して、第２スイッチング素子２０を導通状態に制御するための電圧源および遮断状態に制御するための電圧源の一方に選択的に接続する。
【００９２】
タイミング生成器６３は、第１スイッチング素子１０および第２スイッチング素子２０の導通及び遮断を切り替えるタイミングの基準を示すタイミング信号φ０を生成する。第１ドライバ６１および第２ドライバ６２は、タイミング信号φ０に従って、第１スイッチング素子１０および第２スイッチング素子２０の導通及び遮断を制御する。
【００９３】
動作モード設定器６４は、前記昇圧動作および前記降圧動作をそれぞれ異なる論理値で示す動作モード信号θ０を生成する。
【００９４】
動作モード設定器６４は、例えば、第２入出力端子Ｐ２の電圧と所定のしきい値電圧ＶＲＥＦとを比較することにより、第２入出力端子Ｐ２の電圧がしきい値電圧ＶＲＥＦ以下のときに前記昇圧動作を示し、前記第２入出力端子の電圧が前記しきい値電圧よりも高いときに前記降圧動作を示す動作モード信号θ０を生成してもよい。
【００９５】
なお、しきい値電圧ＶＲＥＦは、必ずしも固定された電圧である必要はなく、前記昇圧動作と前記降圧動作とを安定的に切り替えるために、ヒステリシスを有していてもよい。
【００９６】
第１抵抗回路６１１および第２抵抗回路６２１は、動作モード信号θ０に従って前記昇圧動作と前記降圧動作とで異なる抵抗値を持つ可変抵抗回路である。
【００９７】
具体的には、第１抵抗回路６１１は、前記降圧動作での抵抗値が前記昇圧動作での抵抗値よりも小さい可変抵抗回路であり、かつ第２抵抗回路６２１は、前記昇圧動作での抵抗値が前記降圧動作での抵抗値よりも小さい可変抵抗回路である。
【００９８】
このように構成される双方向コンバータ１の動作について説明する。
【００９９】
双方向コンバータ１は、第１スイッチング素子１０と第２スイッチング素子２０とのスイッチングのタイミングを制御することにより、共通端子Ｐ０を基準にして第１入出力端子Ｐ１に印加された電圧源より高い所定の電圧まで昇圧する。
【０１００】
なお、本開示では、第１スイッチング素子１０と第２スイッチング素子２０とのスイッチングのタイミングの制御は、具体的に限定されない。
【０１０１】
例えば、スイッチングの周期を調整するために、タイミング生成器６３は、ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）制御、ＰＦＭ（Ｐｕｌｓｅ  Ｆｒｅｑｕｅｎｃｙ  Ｍｏｄｕｌａｔｉｏｎ）制御、擬似共振制御などの周知の技術を適宜用いて、タイミング信号φ０を生成してもよい。
【０１０２】
また、第１ドライバ６１および第２ドライバ６２は、タイミング信号φ０に従って、第１スイッチング素子１０と第２スイッチング素子２０のオン状態とオフ状態を相反させて制御してもよく、また、電力を効率よく変換するために、昇圧動作において第２スイッチング素子２０で電流を逆流させない同期整流制御を行ってもよい。
【０１０３】
以下では、昇圧動作および降圧動作の双方で同期整流制御を行う例を説明する。
【０１０４】
タイミング生成器６３は、第２入出力端子Ｐ２の電圧が、電源が接続される第１入出力端子Ｐ１よりも高い電圧に設定された第１の所望の電圧に達するまでは、第１スイッチング素子１０を周期的に導通と遮断を繰り返すように制御する。
【０１０５】
図５Ａは、双方向コンバータ１の昇圧動作での主要な信号の時間変化を示す波形図であり、第１スイッチング素子１０の導通と遮断の１周期を構成する波形が示されている。
【０１０６】
第２スイッチング素子２０は同期整流動作するように制御する。すなわち、時刻ｔ１〜ｔ３において、第１スイッチング素子１０がオン状態のときには第２スイッチング素子２０はオフ状態に制御されると同時に、電源からインダクタ３０と第１スイッチング素子１０とを経由して共通端子Ｐ０に向かって電流が流れる。電流はインダクタ３０に磁界エネルギーとして蓄積される。
【０１０７】
次に、時刻ｔ３〜ｔ４において、第１スイッチング素子１０がターンオフされると、時刻ｔ４〜ｔ５において、第１スイッチング素子１０と第２スイッチング素子２０との同時オンを防ぐために短時間のデッドタイムが設けられる。
【０１０８】
時刻ｔ５において、第２スイッチング素子２０をターンオンする。インダクタ３０に蓄積されたエネルギーにより、インダクタ３０から第２スイッチング素子２０の寄生ダイオード（図示せず）を介して第２入出力端子Ｐ２に電流が流れる。第２スイッチング素子２０がターンオンを完了すると寄生ダイオードには電流が流れない。
【０１０９】
時刻ｔ５〜ｔ６において、第２スイッチング素子２０のドレイン電流が第２入出力端子Ｐ２に接続される負荷およびその他の接続された素子に供給され電圧が上昇する。インダクタ３０は蓄積したエネルギーを放出すると、インダクタ３０の慣性により逆方向に電流を流そうとするが、同期整流動作により第２スイッチング素子２０をターンオフして逆電流を阻止する。
【０１１０】
昇圧動作では、第２スイッチング素子２０のゲート抵抗を低抵抗または実質的に０抵抗として、当該ゲート抵抗でゲート−ソース間が接続される。これにより、第２スイッチング素子２０のセルフターンオフを防ぐことができる（破線円内参照）。
【０１１１】
なお、第１スイッチング素子１０のゲート抵抗値は、大きいほど昇圧動作における第２スイッチング素子２０のセルフターンオフが発生しにくくなるが、大きくしすぎると第１スイッチング素子１０が線形領域で動作するターンオン期間が長引くため、スイッチングロスが増加する。逆に、第１スイッチング素子１０のゲート抵抗値を小さくしすぎると、セルフターンオンの原因であるスルーレートを高くするばかりでなく、ゲートの配線インピーダンスによる発振や、オンオフ切り替わりにおける電圧ＶＸのリンギングやスイッチングノイズの増加を引き起こす。そのため、第１スイッチング素子１０のゲート抵抗値の最適値を数値シミュレーション等で決定してもよい。
【０１１２】
他方、負荷に過電圧が発生したとき、第１の所定の電圧よりも高く設定された第２の所望の電圧を超えたとき降圧モードで動作させる。
【０１１３】
タイミング生成器６３は、第２スイッチング素子２０を周期的に導通と遮断を繰り返すように制御する。
【０１１４】
図５Ｂは、双方向コンバータ１の降圧動作での主要な信号の時間変化を示す波形図であり、第２スイッチング素子２０の導通と遮断の１周期を構成する波形が示されている。
【０１１５】
第１スイッチング素子１０は同期整流動作するように制御する。すなわち、時刻ｔ１〜ｔ３において、第２スイッチング素子２０がオン状態のときには第１スイッチング素子１０はオフ状態に制御されると同時に、負荷から第２スイッチング素子２０とインダクタ３０とを経由して第１入出力端子Ｐ１に向かって電流が流れる。電流はインダクタ３０に磁界エネルギーとして蓄積される。
【０１１６】
次に、時刻ｔ３〜ｔ４において、第２スイッチング素子２０がターンオフされると、時刻ｔ４〜ｔ５において、第１スイッチング素子１０および第２スイッチング素子２０の同時オンを防ぐために短時間のデッドタイムが設けられる。
【０１１７】
時刻ｔ５において、第１スイッチング素子１０をターンオンする。インダクタ３０に蓄積されたエネルギーにより、インダクタ３０から第１スイッチング素子１０の寄生ダイオード（図示せず）を介して共通端子Ｐ０から第２入出力端子Ｐ２に電流が流れる。第１スイッチング素子１０がターンオンを完了すると寄生ダイオードには電流が流れない。
【０１１８】
時刻ｔ５〜ｔ６において、第１スイッチング素子１０のドレイン電流が第２入出力端子Ｐ２に接続されるに接続される負荷およびその他の接続された素子の電圧を降下させる。インダクタ３０電流は蓄積したエネルギーを放出すると、インダクタ３０の慣性により逆方向に電流を流そうとするが、同期整流動作により第１スイッチング素子１０をターンオフして逆電流を阻止する。
【０１１９】
降圧動作では、第１スイッチング素子１０のゲート抵抗を低抵抗または実質的に０抵抗として、当該ゲート抵抗でゲート−ソース間が接続される。これにより、第１スイッチング素子１０のセルフターンオフを防ぐことができる（破線円内参照）。
【０１２０】
以上、図面を用いて説明したように、実施の形態１に係る双方向コンバータ１は、電源電圧から昇圧した電圧を負荷あるいは二次電池を含む他の電源に供給する昇圧動作と、過電圧や逆起電力が発生したとき、あるいは、電源電圧が低下した時に負荷や二次電池から電源に電力を回生する降圧動作とにおいて、電力ロスや昇圧電圧の一時的な低下の原因となるセルフターンオン現象を抑制することができる。さらに、回生時のスイッチングノイズとターンオフサージも低減することができる。
【０１２１】
また、電源と負荷が逆に接続された双方向コンバータにおいても、同様の効果が得られ、負荷への電力を供給するとともに、負荷から電力を電源に戻す優れた双方向の電圧制御装置を提供できる。特に、電磁負荷において発生する電圧サージの電力を電源に電流を流すことによって、負荷やトランジスタへの過電圧を抑制することが出来る。
【０１２２】
また、一般的な電圧制御装置では、インバータ用途では、専用のゲートドライブＩＣを用いて、抵抗を切り替えてオフさせているが、抵抗値を最適化できないために必要以上にスルーレートが低下するため、使用できるスイッチング素子が限られる場合がある。
【０１２３】
一例として、インバータ用途では、電流が大きくスイッチングノイズをフィルタで十分落とせない場合に、抵抗値を大きくしてスルーレートを低下させざるを得ないことがある。その場合、スイッチングロスが増大することを前提にして、大きな抵抗値持つゲート抵抗をゲートドライブＩＣに内蔵することはできる。
【０１２４】
これに対し、高いスイッチング効率が要求される電源分野も存在する。一例として、ガソリンや軽油等を燃料とする、自動車、オートバイ、農耕機、工機、船舶機等の内燃機関制御装置において、燃費や出力向上の目的で、気筒内に直接燃料を噴射するインジェクタが用いられている。このような気筒内直接噴射型インジェクタは、高圧に加圧した燃料を使用するインジェクタの開弁動作のために、多くのエネルギーを必要とする。また、制御性能（応答性）の向上や高回転（高速度制御）へ対応するために、短時間にこのエネルギーをインジェクタに供給する必要がある。このような電源分野では、抵抗を内蔵することはスイッチング素子に応じて容易に抵抗値を切り替えることはできない。
【０１２５】
つまり、一般的に、第１スイッチング素子１０および第２スイッチング素子２０のゲート抵抗は、スイッチングロスなどを考慮して決めるため、容易に抵抗を切り替えることができず、それにより、その他特性の劣化が生じる。
【０１２６】
しかし、本発明の実施の形態に係る双方向コンバータ１では、上述したように抵抗値は容易に調整して、優れた特性を得ることができる。
【０１２７】
なお、本実施の形態の双方向コンバータ１は、図５Ａ、図５Ｂの例では同期整流を用いた昇圧動作および降圧動作を実行したが、同期整流を用いずに、第１スイッチング素子１０と第２スイッチング素子２０の導通と遮断を交互に切り替える昇圧動作および降圧動作を実行してもよい。
【０１２８】
（実施の形態１の変形例１）
次に、実施の形態１に係る変形例１として、第１ドライバ６１および第２ドライバ６２の具体例について説明する。
【０１２９】
図６は、第１ドライバ６１および第２ドライバ６２の具体例としての第１ドライバ６１ａおよび第２ドライバ６２ａの回路構成の一例を示す回路図である。
【０１３０】
第１ドライバ６１ａは、トランジスタ６１３、６１４、６１５、６１６、抵抗素子６１７、６１８、および論理回路６１９を有する。
【０１３１】
論理回路６１９は、タイミング信号φ０と動作モード信号θ０とから、所定の論理式を用いてゲート信号φ１、φ２、φ３、φ４を生成する。トランジスタ６１３、６１４は、インバータを構成しており、ゲート信号φ１、φ２に従って、抵抗素子６１７を駆動する。トランジスタ６１５、６１６は、インバータを構成しており、ゲート信号φ３、φ４に従って、抵抗素子６１８を駆動する。抵抗素子６１７、６１８は、それぞれ抵抗値ＲＡおよびＲＢを持つ。ここで、抵抗値ＲＡ＞ＲＢとする。
【０１３２】
このように構成される第１ドライバ６１ａにおいて、トランジスタ６１３、６１４、６１５、６１６は、スイッチ回路６１２として機能する。また、抵抗素子６１７、６１８は、トランジスタ６１３、６１４、６１５、６１６によって接続を切り替えられることで、抵抗値が可変の第１抵抗回路６１１として機能する。
【０１３３】
第２ドライバ６２ａも、第１ドライバ６１ａと同等の構成を有する。ただし、第２ドライバ６２ａの論理回路６１９は、第１ドライバ６１ａの論理回路６１９と比べて、ゲート信号φ１、φ２、φ３、φ４を生成するための論理式が異なる。
【０１３４】
なお、抵抗値ＲＡは、第１ドライバ６１ａと第２ドライバ６２ａとで異なる抵抗値を表していてもよく、このことは抵抗値ＲＢについても同様である。第１ドライバ６１ａおよび第２ドライバ６２ａのそれぞれで、抵抗値ＲＡ＞ＲＢを満たせばよい。抵抗値ＲＢは、実質的に０抵抗（つまり、配線による直結）であってもよい。
【０１３５】
図７は、第１ドライバ６１ａおよび第２ドライバ６２ａの動作の一例を説明する図である。第１ドライバ６１ａおよび第２ドライバ６２ａにおいて、ゲート信号φ１、φ２、φ３、φ４は、動作モード信号θ０およびタイミング信号φ０から、図７に示される論理式を用いて生成される。
【０１３６】
簡明のため、動作モード信号θ０は、ローレベルで昇圧動作を示し、ハイレベルで降圧動作を示すものとする。また、タイミング信号φ０は、ローレベルで第１スイッチング素子１０をオン状態にするタイミングを示し、ハイレベルで第２スイッチング素子２０をオン状態にするタイミングを示すものとする。なお、図示は省略しているが、第１スイッチング素子１０および第２スイッチング素子２０を両方ともオフ状態にするタイミングを示すデッドタイム信号を設けてもよい。
【０１３７】
昇圧動作では、第１ドライバ６１ａにおいて、抵抗素子６１８（抵抗値ＲＢ）に接続されるトランジスタ６１５、６１６はいずれもオフ状態に維持される。第１スイッチング素子１０は、ゲート端子が、トランジスタ６１３、６１４の一方と抵抗素子６１７（抵抗値ＲＡ）とを介して、正電源ＶＤＤおよび第１スイッチング素子１０のソース端子の一方に接続されることで、導通と遮断とを制御される。
【０１３８】
そのため、昇圧動作では、第１スイッチング素子１０のゲート抵抗は、抵抗値ＲＡおよびＲＢのうち大きいほうの抵抗値ＲＡに設定されるので、過渡的なゲート電流は抑制され、ドレイン電圧（ＶＸ）のスルーレート値は小さくなる。その結果、第２スイッチング素子２０の帰還容量Ｃｒｓｓ２の過渡的な充電電流も抑制される。
【０１３９】
また、昇圧動作では、第２ドライバ６２ａにおいて、抵抗素子６１７（抵抗値ＲＡ）に接続されるトランジスタ６１３、６１４はいずれもオフ状態に維持される。第２スイッチング素子２０は、ゲート端子が、トランジスタ６１５、６１６の一方と抵抗素子６１８（抵抗値ＲＢ）とを介して、正電源ＶＤＤおよび第２スイッチング素子２０のソース端子の一方に接続されることで、導通と遮断とを制御される。
【０１４０】
そのため、昇圧動作では、第２スイッチング素子２０のゲート抵抗は、抵抗値ＲＡおよびＲＢのうち小さいほうの抵抗値ＲＢに設定される。帰還容量Ｃｒｓｓ２の充電電流は、第１スイッチング素子１０のゲート抵抗を大きくすることで抑制されており、第２スイッチング素子２０のゲート抵抗を小さくすることで、第２スイッチング素子２０で過渡的に発生するゲート−ソース間電圧Ｖｇｓ２はさらに小さくなる。
【０１４１】
なお、降圧動作では、ゲート信号φ１、φ２、φ３、φ４から明らかに、第１スイッチング素子１０のゲート抵抗は抵抗値ＲＢに設定され、第２スイッチング素子２０のゲート抵抗は抵抗値ＲＡに設定される。
【０１４２】
このようにして、昇圧動作では、第１スイッチング素子１０のゲート抵抗は大きく、かつ第２スイッチング素子２０のゲート抵抗は小さく設定され、また、降圧動作では、第１スイッチング素子１０のゲート抵抗は小さく、かつ第２スイッチング素子２０のゲート抵抗は大きく設定される。これにより、昇圧動作および降圧動作の双方でセルフターンオンを回避する効果が得られる。
【０１４３】
なお、第１抵抗回路６１１、第２抵抗回路６２１の抵抗値を切り替えるためのゲート信号φ１、φ２、φ３、φ４は、図７の例には限られない。例えば、ゲート信号φ１、φ２、φ３、φ４の一部を変形することで、抵抗値が高い抵抗に抵抗素子６１７（抵抗値ＲＡ）を用い、抵抗値が低い抵抗に抵抗素子６１７、６１８の並列抵抗（抵抗値ＲＡ／／ＲＢ、／／は並列抵抗値を示す）を用いることもできる。
【０１４４】
図８は、そのような変形に係る第１ドライバ６１ａおよび第２ドライバ６２ａの動作の一例を説明する図である。図８では、ゲート信号φ１、φ２、φ３、φ４を生成するための論理式が、図７に示される論理式から変更されている。
【０１４５】
図８に示されるゲート信号φ１、φ２、φ３、φ４に従うと、昇圧動作および降圧動作にかかわらず、第１ドライバ６１ａによってトランジスタ６１３、６１４が駆動され、第２ドライバ６２ａによってトランジスタ６１５、６１６が駆動される。
【０１４６】
その結果、昇圧動作での第２スイッチング素子２０のゲート抵抗、および降圧動作での第１スイッチング素子１０のゲート抵抗は、いずれも、抵抗素子６１７、６１８の並列抵抗（抵抗値ＲＡ／／ＲＢ）に設定される。この値は、抵抗値ＲＡよりも小さいため、図８のゲート信号φ１、φ２、φ３、φ４を用いても、図６と同じ効果が得られる。
【０１４７】
（実施の形態１の変形例２）
図９は、第１ドライバ６１および第２ドライバ６２の他の具体例としての第１ドライバ６１ｂおよび第２ドライバ６２ｂの回路構成の一例を示す回路図である。
【０１４８】
図１０は、第１ドライバ６１ｂおよび第２ドライバ６２ｂの動作の一例を説明する図である。
【０１４９】
第１ドライバ６１ｂでは、降圧動作において、第１スイッチング素子１０をオン状態に制御するときのゲート抵抗値をＲＡに設定し、オフ状態に制御するときのゲート抵抗値を、抵抗値ＲＡ／／ＲＢに設定する。
【０１５０】
また、第２ドライバ６２ｂでは、昇圧動作において、第１スイッチング素子１０をオン状態に制御するときのゲート抵抗値をＲＡに設定し、オフ状態に制御するときのゲート抵抗値を、抵抗値ＲＡ／／ＲＢに設定する。
【０１５１】
このような構成によっても、降圧動作において第１スイッチング素子１０をオフ状態に制御するときのゲート抵抗値、および昇圧動作において第２スイッチング素子２０をオフ状態に制御するときのゲート抵抗値が、それぞれ、抵抗値ＲＡよりも小さい並列抵抗値ＲＡ／／ＲＢに設定されるので、図８と同様に、セルフターンオンを防ぐ効果を得ることができる。
【０１５２】
（実施の形態１のその他の変形例）
図１１と図１２は、図６の抵抗素子６１７、６１８の代わりに、トランジスタ６１３、６１４、６１５、６１６のチャネル幅とチャネル長を調節することで、トランジスタ６１３、６１４、６１５、６１６に所定のオン抵抗を持たせた第１ドライバ６１ｃおよび第２ドライバ６２ｃの構成および動作を示す図である。図１２に示される動作は、図８と同様の動作である。
【０１５３】
図１３と図１４は、図９の抵抗素子６１７、６１８の代わりに、トランジスタ６１３、６１４、６１６のチャネル幅とチャネル長を調節することで、トランジスタ６１３、６１４、６１６に所定のオン抵抗を持たせた第１ドライバ６１ｄおよび第２ドライバ６２ｄの構成および動作を示す図である。なお、図１４に示される動作は、図１０と同様の動作である。
【０１５４】
なお、第１ドライバ６１と第２ドライバ６２とは、上に挙げた具体例をどのように組み合わせて用いても差し支えない。
【０１５５】
なお、抵抗値でゲートの過渡電流を制限するにあたって、抵抗とインバータを構成するトランジスタのチャネルサイズを変える例を挙げたが、この他にも定電流源で電流値を制限するなど他の方法もあり、本発明は電流の制限方法を限定するものではない。
【０１５６】
（実施の形態２）
本実施の形態では、第１スイッチング素子１０の抵抗値を切り替えない点で、実施の形態１の双方向コンバータ１と異なる。以下、本実施の形態に係る双方向コンバータについて、実施の形態１と異なる点を中心に説明する。
【０１５７】
図１５は、実施の形態２に係る双方向コンバータ２の機能的な構成の一例を示すブロック図である。
【０１５８】
図１５に示されるように、双方向コンバータ２は、双方向コンバータ１と比べて、コントローラ６８において第１ドライバ６９の第１抵抗回路６９１が固定抵抗に変更される点が異なる。
【０１５９】
図１６は、第１ドライバ６９の具体的な回路構成の一例を示す回路図である。
【０１６０】
第１ドライバ６９は、トランジスタ６１３、６１４、抵抗素子６１７を有する。
【０１６１】
トランジスタ６１３、６１４は、インバータを構成しており、ゲート信号φ０に従って、抵抗素子６１７を駆動する。抵抗素子６１７の抵抗値は、例えば、昇圧動作での第２スイッチング素子２０のセルフターンオン対策を目的として、大きい抵抗値ＲＡが用いられてもよい。そして、第２ドライバ６２によって、昇圧動作における第２スイッチング素子２０のゲート抵抗の抵抗値を小さく設定することで、昇圧動作に関しては前述と同等のセルフターンオン対策が実施される。
【０１６２】
ただし、この場合、降圧動作における第１スイッチング素子１０のセルフターンオン対策が別途必要になる。そこで、降圧動作において、第２スイッチング素子２０のゲート抵抗を非常に大きくすることで過渡的なゲート電流を制限してもよい。それにより、電圧ＶＸのスルーレート値が大幅に低下するので、降圧動作における第１スイッチング素子１０のセルフターンオンが回避される（破線長円内参照）。
【０１６３】
このとき、回路のスイッチングロスが増加するが、過電圧に至る頻度、つまり降圧動作を実行する必要が生じる頻度が少なければ、全体の電力変換効率は悪化しないという特性を得ることができる。
【０１６４】
なお、上記では、第１ドライバ６９の第１抵抗回路６９１が固定抵抗に変更されたが、第２ドライバの第２抵抗回路が固定抵抗に変更されてもよい。つまり、第１抵抗回路および第２抵抗回路の少なくとも一方が、動作モード信号θ０に従って前記昇圧動作と前記降圧動作とで抵抗値が異なる可変抵抗回路である双方向コンバータは、本発明に含まれる。
【０１６５】
（その他）
なお、本発明の第１スイッチング素子１０および第２スイッチング素子２０についてＮ型ＭＯＳＦＥＴで説明したが、第１スイッチング素子１０および第２スイッチング素子２０はＮ型ＭＯＳＦＥＴには限られない。例えば、第１スイッチング素子および第２スイッチング素子はＰ型ＭＯＳＦＥＴで構成してもよい。
【０１６６】
図１８は、変形例に係る双方向コンバータの一例を示す回路図である。
【０１６７】
図１８に示されるように、双方向コンバータ３は、双方向コンバータ１と比べて、第１スイッチング素子１１と第２スイッチング素子２１とがＰ型ＭＯＳＦＥＴに変更され、コントローラ６５の構成が変更される。
【０１６８】
コントローラ６５の変更は、主として、第１スイッチング素子１１および第２スイッチング素子２１の導通及び遮断を制御する電圧の変更である。具体的には、第１ドライバ６６において、第１抵抗回路６６１およびスイッチ回路６６２が変更され、第２ドライバ６７において、第２抵抗回路６７１およびスイッチ回路６７２が変更される。この変更と同様の変更について、課題を説明するための双方向コンバータ８（図３参照）で先に説明しているため、ここでは詳細を省略する。
【０１６９】
さらに、第１スイッチング素子および第２スイッチング素子としてはＭＯＳＦＥＴに限るものではなくＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）やＨＥＭＴ（高電子移動度トランジスタ）といったスイッチング機能を持つ素子全般に適用できる。
【０１７０】
また、第１スイッチング素子および第２スイッチング素子の材質も、シリコン半導体に限るものではなくＧａＮ、ＳｉＣを半導体材料としたなどＩＩＩ−Ｖ族ワイドバンドギャップトランジスタやＺｎＯ、ＴｉＯ２、ＳｎＯ２などの酸化物を半導体材料としたＩＩ−ＶＩ族ワイドバンドギャップトランジスタなど半導体を示す材料が近年増加しており、ＩＩＩ−Ｖ族やＩＩ−ＶＩ族だけでなく、半導体特性を示す材料で構成するあらゆるスイッチング素子が含まれ得る。
【０１７１】
また、上述したコントローラは、半導体装置により実現されていてもよい。例えば、図４の双方向コンバータ１は、プリント配線基板上に、ディスクリート部品である第１スイッチング素子１０、第２スイッチング素子２０、インダクタ３０、およびキャパシタ４０、ならびに、ＩＣ（集積回路）チップであるコントローラ６０を搭載して構成されていてもよい。そのようなＩＣチップは、双方向コンバータを制御する半導体装置の一例である。
【０１７２】
コントローラ６０としてのＩＣチップ（以下、コントローラＩＣ）には、第１スイッチング素子１０、第２スイッチング素子２０、インダクタ３０、およびキャパシタ４０と接続するためのいくつかの端子が設けられる。コントローラＩＣには、例えば、第１スイッチング素子１０の制御端子に接続される第１制御出力端子Ｇ１と、第１スイッチング素子１０の遮断を制御するための電圧源に接続される第１遮断制御電圧端子Ｓ１と、第２スイッチング素子２０の制御端子に接続される第２制御出力端子Ｇ２と、第２スイッチング素子２０の遮断を制御するための電圧源に接続される第２遮断制御電圧端子Ｓ２とが設けられてもよい。さらには、第２入出力端子Ｐ２の電圧を検出するための電気信号を取得する電圧検出端子ＶＳＥＮが設けられてもよい。
【０１７３】
コントローラＩＣは、内部に、少なくとも第１ドライバ６１、第２ドライバ６２、および動作モード設定器６４に対応する回路を有し、図示していない正電源ＶＤＤおよび負電源ＶＳＳから電力の供給を受けて動作する。
【０１７４】
ここで、第１スイッチング素子および第２スイッチング素子の導通を制御するための電圧源には、第１スイッチング素子および第２スイッチング素子が、Ｎ型ＭＯＳＦＥＴであれば正電源ＶＤＤが用いられ、Ｐ型ＭＯＳＦＥＴであれば負電源ＶＳＳが用いられてもよい。
【０１７５】
コントローラＩＣの内部に設けられる第１ドライバ６１は、第１抵抗回路６１１を有し、第１制御出力端子Ｇ１を、第１抵抗回路６１１を介して、第１スイッチング素子の導通を制御するための電圧源および第１遮断制御電圧端子Ｓ１の一方に選択的に接続する。
【０１７６】
また、第２ドライバ６１は、第２抵抗回路６２１を有し、第２制御出力端子Ｇ２を、第２抵抗回路６２１を介して、第２スイッチング素子の導通を制御するための電圧源および前記第２遮断制御電圧端子Ｓ２の一方に選択的に接続する。
【０１７７】
また、動作モード設定器６４は、前記昇圧動作および前記降圧動作の一方を選択的に示す動作モード信号θ０を生成する。
【０１７８】
そして、第１抵抗回路と前記第２抵抗回路の少なくとも一方は、前記動作モード信号に従って前記昇圧動作と前記降圧動作とで異なる抵抗値を持つ可変抵抗回路である。当該可変抵抗回路の具体的な構成は限定されないが、例えば、実施の形態で説明した、第１ドライバ６１および第２ドライバ６２の複数の具体例を、任意に組み合わせて用いてもよい。
【０１７９】
このように構成されるコントローラＩＣによれば、コントローラ６０の機能を半導体装置に集積することができる。
【産業上の利用可能性】
【０１８０】
本発明の双方向コンバータは、モータや電磁バルブや内燃機関インジェクタを駆動する装置、あるいは、太陽光光電変換素子やＤＣ電源からの二次電池の充放電装置の電圧制御装置に利用できる。
【符号の説明】
【０１８１】
１、２、３、７、８    双方向コンバータ
１０、１１    第１スイッチング素子
２０、２１    第２スイッチング素子
３０    インダクタ
４０    キャパシタ
６０、６５、６８、７０、８０    コントローラ
６１、６１ａ、６１ｂ、６１ｃ、６１ｄ、６６、６９    第１ドライバ
６２、６２ａ、６２ｂ、６２ｃ、６２ｄ、６７    第２ドライバ
６３    タイミング生成器
６４    動作モード設定器
６１１、６６１、６９１    第１抵抗回路
６２１、６７１    第２抵抗回路
６１２、６２２、６６２、６７２    スイッチ回路
６１３、６１４、６１５、６１６    トランジスタ
６１７、６１８    抵抗素子
６１９    論理回路
７１１、７２１、８１１、８２１    ゲート抵抗
７１２、７２２、８１２、８２２    スイッチ
Ｐ０    共通端子
Ｐ１    第１入出力端子
Ｐ２    第２入出力端子
【図１】
2016136187.tif 000007
【図２Ａ】
2016136187.tif 000008
【図２Ｂ】
2016136187.tif 000009
【図３】
2016136187.tif 000010
【図４】
2016136187.tif 000011
【図５Ａ】
2016136187.tif 000012
【図５Ｂ】
2016136187.tif 000013
【図６】
2016136187.tif 000014
【図７】
2016136187.tif 000015
【図８】
2016136187.tif 000016
【図９】
2016136187.tif 000017
【図１０】
2016136187.tif 000018
【図１１】
2016136187.tif 000019
【図１２】
2016136187.tif 000020
【図１３】
2016136187.tif 000021
【図１４】
2016136187.tif 000022
【図１５】
2016136187.tif 000023
【図１６】
2016136187.tif 000024
【図１７】
2016136187.tif 000025
【図１８】
2016136187.tif 000026
【手続補正書】
【提出日】平成29年9月12日(2017.9.12)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
双方向コンバータを制御するコントローラであって、
前記双方向コンバータは、昇圧動作又は降圧動作時に昇圧又は降圧された電圧を入出力する第１入出力端子および第２入出力端子と、第１スイッチング素子および第２スイッチング素子と、インダクタとを有し、
前記コントローラは、
第１抵抗回路を介して前記第１スイッチング素子を制御する第１ドライバと、
第２抵抗回路を介して前記第２スイッチング素子を制御する第２ドライバと、
前記昇圧動作および前記降圧動作の一方を選択する動作モード設定器と、
を備え、
前記第１抵抗回路および前記第２抵抗回路の少なくとも一方は、前記動作モード設定器による選択に応じて前記昇圧動作と前記降圧動作とで異なる抵抗値を持つ可変抵抗回路である、
コントローラ。
【請求項２】
前記動作モード設定器は、前記第２入出力端子の電圧と所定のしきい値電圧とを比較することにより、前記第２入出力端子の電圧が前記しきい値電圧以下のときに前記昇圧動作を示し、前記第２入出力端子の電圧が前記しきい値電圧よりも高いときに前記降圧動作を示す動作モード信号を生成する、
請求項１に記載のコントローラ。
【請求項３】
前記動作モード設定器は、前記動作モード信号を前記第１抵抗回路および前記第２抵抗回路に出力する、
請求項１または２に記載のコントローラ。
【請求項４】
前記双方向コンバータにおいて、前記インダクタの一端は前記第１入出力端子に接続され、前記第１スイッチング素子は前記インダクタの他端と共通端子との間の導通および遮断を切り替え、前記第２スイッチング素子は前記インダクタの前記他端と前記第２入出力端子との間の導通および遮断を切り替え、
前記第１抵抗回路は、前記降圧動作での抵抗値が前記昇圧動作での抵抗値よりも小さくなる可変抵抗回路である、
請求項１から３のいずれか１項に記載のコントローラ。
【請求項５】
前記双方向コンバータにおいて、前記インダクタの一端は前記第１入出力端子に接続され、前記第１スイッチング素子は前記インダクタの他端と共通端子との間の導通および遮断を切り替え、前記第２スイッチング素子は前記インダクタの前記他端と前記第２入出力端子との間の導通および遮断を切り替え、
前記第２抵抗回路は、前記昇圧動作での抵抗値が前記降圧動作での抵抗値よりも小さくなる可変抵抗回路である、
請求項１から４のいずれか１項に記載のコントローラ。
【請求項６】
前記第１抵抗回路および前記第２抵抗回路の少なくとも一方は、所定の抵抗値を持つ複数の抵抗素子と、当該複数の抵抗素子の接続を切り替えるスイッチング素子とで構成されている、
請求項１から５のいずれか１項に記載のコントローラ。
【請求項７】
前記第１抵抗回路および前記第２抵抗回路の少なくとも一方は、導通状態において所定の抵抗値を持つ複数のスイッチング素子で構成されている、
請求項１から６のいずれか１項に記載のコントローラ。
【請求項８】
請求項１から７のいずれか１項に記載のコントローラと、
前記第１スイッチング素子と、
前記第２スイッチング素子と、
前記インダクタと、
を備える双方向コンバータ。
【請求項９】
前記第１スイッチング素子および前記第２スイッチング素子の少なくとも一方は、電界効果トランジスタである、
請求項８に記載の双方向コンバータ。
【請求項１０】
前記第１スイッチング素子および前記第２スイッチング素子の少なくとも一方は、ＩＩＩ−Ｖ族ワイドバンドギャップトランジスタまたはＩＩ−ＶＩ族ワイドバンドギャップトランジスタである、
請求項８または９に記載の双方向コンバータ。
【請求項１１】
双方向コンバータを制御する半導体装置であって、
前記双方向コンバータは、導通と遮断とを電圧制御される第１スイッチング素子および第２スイッチング素子と、インダクタとを有し、
前記半導体装置は、
前記第１スイッチング素子の制御端子に接続される第１制御出力端子と、
前記第１スイッチング素子の遮断を制御するための電圧源に接続される第１遮断制御電圧端子と、
前記第２スイッチング素子の制御端子に接続される第２制御出力端子と、
前記第２スイッチング素子の遮断を制御するための電圧源に接続される第２遮断制御電圧端子と、
前記第１制御出力端子を、第１抵抗回路を介して、前記第１スイッチング素子の導通を制御するための電圧源および前記第１遮断制御電圧端子の一方に選択的に接続する第１ドライバと、
前記第２制御出力端子を、第２抵抗回路を介して、前記第２スイッチング素子の導通を制御するための電圧源および前記第２遮断制御電圧端子の一方に選択的に接続する第２ドライバと、
前記昇圧動作および前記降圧動作の一方を選択的に示す動作モード信号を生成する動作モード設定器と、
を備え、
前記第１抵抗回路と前記第２抵抗回路の少なくとも一方は、前記動作モード信号に従って前記昇圧動作と前記降圧動作とで異なる抵抗値を持つ可変抵抗回路である、
半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
上記目的を達成するために、開示される一態様に係るコントローラは、双方向コンバータを制御するコントローラであって、前記双方向コンバータは、昇圧動作又は降圧動作時に昇圧又は降圧された電圧を入出力する第１入出力端子および第２入出力端子と、第１スイッチング素子および第２スイッチング素子と、インダクタとを有し、前記コントローラは、第１抵抗回路を介して前記第１スイッチング素子を制御する第１ドライバと、第２抵抗回路を介して前記第２スイッチング素子を制御する第２ドライバと、前記昇圧動作および前記降圧動作の一方を選択する動作モード設定器と、を備え、前記第１抵抗回路および前記第２抵抗回路の少なくとも一方は、前記動作モード設定器による選択に応じて前記昇圧動作と前記降圧動作とで異なる抵抗値を持つ可変抵抗回路である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００６７
【補正方法】変更
【補正の内容】
【００６７】
上記目的を達成するために、開示される一態様に係るコントローラは、双方向コンバータを制御するコントローラであって、前記双方向コンバータは、昇圧動作又は降圧動作時に昇圧又は降圧された電圧を入出力する第１入出力端子および第２入出力端子と、第１スイッチング素子および第２スイッチング素子と、インダクタとを有し、前記コントローラは、第１抵抗回路を介して前記第１スイッチング素子を制御する第１ドライバと、第２抵抗回路を介して前記第２スイッチング素子を制御する第２ドライバと、前記昇圧動作および前記降圧動作の一方を選択する動作モード設定器と、を備え、前記第１抵抗回路および前記第２抵抗回路の少なくとも一方は、前記動作モード設定器による選択に応じて前記昇圧動作と前記降圧動作とで異なる抵抗値を持つ可変抵抗回路である。 
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００６９
【補正方法】変更
【補正の内容】
【００６９】
また、前記動作モード設定器は、前記第２入出力端子の電圧と所定のしきい値電圧とを比較することにより、前記第２入出力端子の電圧が前記しきい値電圧以下のときに前記昇圧動作を示し、前記第２入出力端子の電圧が前記しきい値電圧よりも高いときに前記降圧動作を示す動作モード信号を生成してもよい。
また、前記動作モード設定器は、前記動作モード信号を前記第１抵抗回路および前記第２抵抗回路に出力してもよい。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００７０
【補正方法】変更
【補正の内容】
【００７０】
このような構成によれば、前記第２入出力端子の電圧が前記所定のしきい値電圧から不足または超過したときに、動作モード信号により、前記昇圧動作または前記降圧動作が示される。 
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００８３
【補正方法】変更
【補正の内容】
【００８３】
また、上記目的を達成するために、開示される一態様に係る半導体装置は、双方向コンバータを制御する半導体装置であって、前記双方向コンバータは、導通と遮断とを電圧制御される第１スイッチング素子および第２スイッチング素子と、インダクタとを有し、前記半導体装置は、前記第１スイッチング素子の制御端子に接続される第１制御出力端子と、前記第１スイッチング素子の遮断を制御するための電圧源に接続される第１遮断制御電圧端子と、前記第２スイッチング素子の制御端子に接続される第２制御出力端子と、前記第２スイッチング素子の遮断を制御するための電圧源に接続される第２遮断制御電圧端子と、前記第１制御出力端子を、第１抵抗回路を介して、前記第１スイッチング素子の導通を制御するための電圧源および前記第１遮断制御電圧端子の一方に選択的に接続する第１ドライバと、前記第２制御出力端子を、第２抵抗回路を介して、前記第２スイッチング素子の導通を制御するための電圧源および前記第２遮断制御電圧端子の一方に選択的に接続する第２ドライバと、前記昇圧動作および前記降圧動作の一方を選択的に示す動作モード信号を生成する動作モード設定器と、を備え、前記第１抵抗回路と前記第２抵抗回路の少なくとも一方は、前記動作モード信号に従って前記昇圧動作と前記降圧動作とで異なる抵抗値を持つ可変抵抗回路である。
【国際調査報告】
2016136187.tif 000027
2016136187.tif 000028
2016136187.tif 000029
2016136187.tif 000030