(57)【要約】  電界効果トランジスタのシート抵抗を低減する。基板の主面上に、チャネル層、第一スペーサ層、第二スペーサ層、第一電子障壁層、第二電子障壁層を順次成長する。次に、ゲートリセス部を形成し、イオン注入部を形成する。次に、再びＭＯＣＶＤ法により第三電子障壁層、ｐ型層を形成する。次に、ゲートリセス部以外のｐ型層を除去する。次に、再成長した第三電子障壁層にイオン注入を行い、Ｂイオン注入することによりイオン注入部を再度形成する。次に、ソース電極およびドレイン電極を第三電子障壁層上に順次形成する。次に、ｐ型層上にゲート電極を形成する。
2015125471.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上に配置され、チャネル領域を含む第１の窒化物半導体層と、
前記第１の窒化物半導体層の上に配置され、前記第１の窒化物半導体層よりもバンドギャップが大きい第２の窒化物半導体層と、
前記第２の窒化物半導体層の上に配置され、前記第２の窒化物半導体層よりもバンドギャップが小さい第３の窒化物半導体層と、
前記第３の窒化物半導体層の上に配置され、Ｉｎを含む第４の窒化物半導体層と、
少なくとも前記第４の窒化物半導体層を貫通する第１の凹部と、
前記第１の凹部内に設けられたｐ型の第５の窒化物半導体層と、
前記第４の窒化物半導体層の上に配置されたソース電極及びドレイン電極と、
前記第５の窒化物半導体層の上、且つ、前記ソース電極と前記ドレイン電極との間に配置されゲート電極とを備える電界効果トランジスタ。
【請求項２】
前記電界効果トランジスタは、さらに、
前記第４の窒化物半導体層の上に配置された第６の窒化物半導体層を備え、
前記第６の窒化物半導体層のバンドギャップは、前記第４の窒化物半導体層のバンドギャップよりも小さく、
前記第１の凹部は、前記第６の窒化物半導体層を貫通する請求項１に記載の電界効果トランジスタ。
【請求項３】
前記電界効果トランジスタは、さらに、
前記第６の窒化物半導体層の上に配置され、且つ、前記凹部の側面及び底面を覆う第７の窒化物半導体層を備え、
前記第７の窒化物半導体層のバンドギャップは、前記第６の窒化物半導体層のバンドギャップよりも大きい請求項１又は２に記載の電界効果トランジスタ。
【請求項４】
前記第１の凹部は、前記第２の窒化物半導体層及び前記第３の窒化物半導体層を貫通し、
前記第７の窒化物半導体層の底面は、前記第１の窒化物半導体層と接触する請求項３に記載の電界効果トランジスタ。
【請求項５】
前記電界効果トランジスタは、さらに、素子分離部を備え、
前記素子分離部は、少なくとも前記第１の窒化物半導体層の一部に不純物が注入されて構成される請求項１から４のいずれかに記載の電界効果トランジスタ。
【請求項６】
前記電界効果トランジスタは、平面視において前記ゲート電極、前記ソース電極、及び前記ドレイン電極を囲う第２の凹部を備え、
前記素子分離部は、前記第２の凹部に形成されている請求項５に記載の電界効果トランジスタ。
【請求項７】
前記第５の窒化物半導体層は平面視において、前記ソース電極を囲う請求項１から５のいずれかに記載の電界効果トランジスタ。
【請求項８】
前記第２の窒化物半導体層のバンドギャップは、前記第４の窒化物半導体層のバンドギャップよりも大きい請求項１から７のいずれかに記載の電界効果トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、大電流・高耐圧用途に用いられる半導体素子に関するものである。
【背景技術】
【０００２】
ＩＩＩ族窒化物半導体は、シリコン（Ｓｉ）などの従来の半導体よりもバンドギャップ及び絶縁破壊電界が大きく、大電流・高耐圧ヘテロ接合型電界効果トランジスタ（Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：ＨＦＥＴ）の材料として有望である。【０００３】
ＩＩＩ族窒化物ＨＦＥＴにおいては、窒化アルミニウムガリウム（ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１））電子障壁層、及び、窒化ガリウム（ＧａＮ）チャネル層に例示されるヘテロ接合界面で発生する２次元電子ガス（２ＤＥＧ：Ｔｗｏ  Ｄｉｍｅｎｔｉｎａｌ  Ｅｌｅｃｔｒｏｎ  Ｇａｓ）をこのＩＩＩ族窒化物ＨＦＥＴのチャネルとして用いる。これをノーマリオフ動作させるためには電子障壁層にリセス部を形成することで圧電分極によるヘテロ接合界面の電荷を減少させ、リセス部にｐ‐ＧａＮ層などからなるｐ型層を形成すればよい（特許文献１）。【０００４】
一方で、ＨＦＥＴのさらなる大電流化のためにはキャリア密度をさらに増大させることが期待されている。例えば、電子障壁層の自発分極を増大させることでキャリア密度を増やすことができる。そこで、ＧａＮと格子整合させることができ、かつ、組成の調節によりＡｌＧａＮを用いた場合よりも自発分極を大きくできる窒化インジウムアルミニウムガリウム（ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１））をＩＩＩ族窒化物ＨＦＥＴの電子障壁層として用いることが期待されている（特許文献２）。【０００５】
以下、特に組成を特定しない限り、３元混晶であるＩｎｘＧａ１−ｘＮ（０＜ｘ＜１）をＩｎＧａＮ、ＡｌｙＧａ１−ｙＮ（０＜ｙ＜１）をＡｌＧａＮ、ＩｎｚＡｌ１−ｚＮ（０＜ｚ＜１）をＩｎＡｌＮと略記し、４元混晶であるＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０＜ｘ＜１、０＜ｙ＜１、０＜ｘ＋ｙ＜１）をＩｎＡｌＧａＮと略記する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−３３９５６１号公報
【特許文献２】特開２００７−１５８１４３号公報
【発明の概要】
【０００７】
しかしながら、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ電子障壁層にリセス部を形成し、リセス部にｐ型窒化物半導体層を形成した場合、リセス部の電子障壁層膜厚を２〜３ｎｍ程度まで薄くしてもノーマリオフが困難となるという課題が発生した。ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ電子障壁層は自発分極が大きい上、ＧａＮと格子整合しているためにリセス部を形成しても圧電分極によるヘテロ接合界面の電荷がほとんど減少しないことが原因である。また、ｐ型層の結晶成長時にＩｎｘＡｌｙＧａ１−ｘ−ｙＮ電子障壁層の結晶性が劣化しシート抵抗が上昇するという課題も新たに発生した。シート抵抗の上昇は、ｐ型層の結晶成長温度にＩｎｘＡｌｙＧａ１−ｘ−ｙＮ電子障壁層が耐えられないことが原因である。ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ電子障壁層の成長温度が約９００℃であるのに対し、ｐ型窒化物半導体層の結晶成長温度は約１１００℃である。そのため、ｐ型窒化物半導体層の再成長時にＩｎｘＡｌｙＧａ１−ｘ−ｙＮ電子障壁層表面から多数の窒素抜けなどが発生し、シート抵抗が上昇する。本発明は上記の課題を解決するためになされたもので、大電流かつノーマリオフの電界効果トランジスタを提供することを目的とする。
【０００８】
上記課題を解決するために本発明の電界効果トランジスタは、基板と、基板の上に配置され、チャネル領域を含む第１の窒化物半導体層と、第１の窒化物半導体層の上に配置され、第１の窒化物半導体層よりもバンドギャップが大きい第２の窒化物半導体層と、第２の窒化物半導体層の上に配置され、第２の窒化物半導体層よりもバンドギャップが小さい第３の窒化物半導体層と、第３の窒化物半導体層の上に配置され、Ｉｎを含む第４の窒化物半導体層と、少なくとも第４の窒化物半導体層を貫通する第１の凹部と、第１の凹部内に設けられたｐ型の第５の窒化物半導体層と、第４の窒化物半導体層の上に配置されたソース電極及びドレイン電極と、第５の窒化物半導体層の上、且つ、ソース電極とドレイン電極との間に配置されゲート電極とを備えるものである。
【０００９】
この構成により、第３の窒化物半導体層により決まるため、良好なしきい値特性の電界効果トランジスタを実現できる。
【００１０】
本発明の電界効果トランジスタは、さらに、第４の窒化物半導体層の上に配置された第６の窒化物半導体層を備え、第６の窒化物半導体層のバンドギャップは、第４の窒化物半導体層のバンドギャップよりも小さく、凹部は、第６の窒化物半導体層を貫通することが好ましい。この好ましい構成によれば、第６の窒化物半導体を凹部が貫通していることから、しきい値の制御を精密に行うことが可能となる。
【００１１】
本発明の電界効果トランジスタは、さらに半導体装置は、さらに、第６の窒化物半導体層の上に配置され、且つ、凹部の側面及び底面を覆う第７の窒化物半導体層を備え、第７の窒化物半導体層のバンドギャップは、第６のバンドギャップよりも大きいことが好ましい。
【００１２】
本発明の電界効果トランジスタは、さらに凹部は、第２の窒化物半導体層及び第３の窒化物半導体層を貫通し、第７の窒化物半導体層の底面は、第１の窒化物半導体層と接触することが好ましい。この好ましい構成によれば、第１の窒化物半導体に達するまで凹部が貫通しており、その上に第７の窒化物半導体層を形成することから、凹部の深さに影響されずしきい値の制御を精密に行うことが可能となる。
【００１３】
本発明の電界効果トランジスタは、さらに、素子分離領域を備え、素子分離領域は、少なくとも第１の窒化物半導体層の一部に不純物が注入されて構成されることが好ましい。
【００１４】
本発明の電界効果トランジスタは、さらに半導体装置は、平面視においてゲート電極、ソース電極、及びドレイン電極を囲う第２の凹部を備え、素子分離領域は、第２の凹部に形成されていることが好ましい。この好ましい構成によればチャネル領域に対して直接不純物注入していないため、不純物注入プロファイルによらず電流リークの少ない安定した素子分離特性が得られる。
【００１５】
本発明の電界効果トランジスタは、さらに第５の窒化物半導体層は平面視において、ソース電極を囲うことが好ましい。この好ましい構成によれば、第５の窒化物半導体層に含まれるアクセプタにより空乏層が形成されゲート・ソース間のリーク電流が低減される。
【００１６】
本発明の電界効果トランジスタは、さらに第２の窒化物半導体層のバンドギャップは、第３の窒化物半導体層のバンドギャップよりも大きいことが好ましい。
【００１７】
本発明の電界効果トランジスタは、さらに第２の窒化物半導体層のバンドギャップは、第４の窒化物半導体層のバンドギャップよりも大きいことが好ましい。
【００１８】
本発明によれば、大電流かつノーマリオフ、低リーク電流の電界効果トランジスタを実現することが可能となる。
【図面の簡単な説明】
【００１９】
【図１】図１は第１の実施の形態に係る電界効果トランジスタの上面図である。
【図２】図２は第１の実施の形態に係る電界効果トランジスタの断面図である。
【図３】図３は第２の実施の形態に係る電界効果トランジスタの上面図である。
【図４】図４は第２の施の形態に係る電界効果トランジスタの断面図である。
【図５】図５は第３の実施の形態に係る電界効果トランジスタの上面図である。
【図６】図６は第３の実施の形態に係る電界効果トランジスタの断面図である。
【図７】図７は第４の実施の形態に係る電界効果トランジスタの上面図である。
【図８】図８は第４の実施の形態に係る電界効果トランジスタの断面図である。
【図９】図９は第５の実施の形態に係る電界効果トランジスタの上面図である。
【図１０】図１０は第５の実施の形態に係る電界効果トランジスタの断面図である。
【図１１】図１１は第６の実施の形態に係る電界効果トランジスタの上面図である。
【図１２】図１２は第６の実施の形態に係る電界効果トランジスタの断面図である。
【図１３】図１３は第７の実施の形態に係る電界効果トランジスタの上面図である。
【図１４】図１４は第７の実施の形態に係る電界効果トランジスタの断面図である。
【図１５】図１５は第８の実施の形態に係る電界効果トランジスタの上面図である。
【図１６】図１６は第８の実施の形態に係る電界効果トランジスタの断面図である。
【図１７】図１７は第９の実施の形態に係る電界効果トランジスタの上面図である。
【図１８】図１８は第９の実施の形態に係る電界効果トランジスタの断面図である。
【図１９】図１９は第１０の実施の形態に係る電界効果トランジスタの上面図である。
【図２０】図２０は第１０の実施の形態に係る電界効果トランジスタの断面図である。
【図２１】図２１は第１１の実施の形態に係る電界効果トランジスタの上面図である。
【図２２】図２２は第１１の実施の形態に係る電界効果トランジスタの断面図である。
【図２３】図２３は第１２の実施の形態に係る電界効果トランジスタの上面図である。
【図２４】図２４は第１２の実施の形態に係る電界効果トランジスタの断面図である。
【図２５】図２５は第１３の実施の形態に係る電界効果トランジスタの上面図である。
【図２６】図２６は第１３の実施の形態に係る電界効果トランジスタの断面図である。
【図２７】図２７は第１４の実施の形態に係る電界効果トランジスタの上面図である。
【図２８】図２８は第１４の実施の形態に係る電界効果トランジスタの断面図である。
【発明を実施するための形態】
【００２０】
本発明の実施の形態について、以下に図面を用いて説明する。
【００２１】
（第１の実施の形態）
以下、第１の実施の形態に係る窒化物半導体素子を製造方法とともに説明する。図１は第１の実施の形態に係る電界効果トランジスタの上面図であり、図２は図１のＡ−Ａ´線に沿って切った断面図である。順次作製方法を示す。まず、ＭＯＣＶＤ法により、主面が（１１１）であるＳｉからなる基板１０１の主面上に、膜厚が２μｍの例えばＧａＮからなりチャネル領域を含むチャネル層１０２、膜厚が１ｎｍの例えばＡｌＮからなる第一スペーサ層１０３、膜厚が１０ｎｍの例えばＡｌ０．３０Ｇａ０．７０Ｎからなる第二スペーサ層１０４、膜厚が１５ｎｍの例えばＩｎ０．１８Ａｌ０．８２Ｎからなる第一電子障壁層１０５、膜厚が３ｎｍの例えばＧａＮからなる第二電子障壁層１０６を順次成長させる。次に、レジストパターニング後にドライエッチングすることによりゲートリセス部２０１を形成する。ゲートリセス部２０１の底部は、チャネル層１０２に達している。次に、レジストパターニング後にたとえばＢイオンを注入することによりイオン注入部３０１を形成する。次に、再びＭＯＣＶＤ法により、膜厚が１０ｎｍの例えばＡｌ０．３０Ｇａ０．７０Ｎからなる第三電子障壁層２０２、膜厚が５０ｎｍのｐ−Ａｌ０．１５Ｇａ０．８５Ｎと膜厚が１５０ｎｍのｐ−ＧａＮからなるｐ型層２０３を再成長させる。次に、レジストパターニング後にドライエッチングすることによりゲートリセス部２０１以外の前記ｐ型層２０３を除去する。次に、再成長した第三電子障壁層２０２、２０３にイオン注入を行うため、レジストパターニング後に再びＢイオン注入することによりイオン注入部３０１を再度形成する。次に、たとえばＴｉ／Ａｌ（２０ｎｍ／２００ｎｍ）からなるソース電極３０２およびドレイン電極３０３を前記第三電子障壁層２０２上に形成する。次に、前記ｐ型層２０３上にたとえばＮｉ／Ａｕ（膜厚１００ｎｍ／５００ｎｍ）からなるゲート電極３０４をｐ型層２０３が平面視において、ソース電極を囲うように形成する。なお、ｐ型層２０３にはＭｇがドープされており、ｐ型キャリア濃度は、１×１０１８ｃｍ−３である。
【００２２】
なお、窒化物半導体層であるチャネル層１０２、第一スペーサ層１０３、第二スペーサ層１０４、第一電子障壁層１０５、第二電子障壁層１０６、第三電子障壁層２０２およびｐ型層２０３の主面の面方位は（０００１）面（ｃ面）である。
【００２３】
これにより、チャネル層１０２よりも第一スペーサ層１０３は、バンドギャップが大きく、第一スペーサ層１０３よりも第二スペーサ層１０４バンドギャップが小さい。第二電子障壁層１０６のバンドギャップは、第一電子障壁層１０５のバンドギャップよりも小さい。第三電子障壁層２０２のバンドギャップは、第二電子障壁層１０６のバンドギャップよりも大きく、第一スペーサ層１０３のバンドギャップは、第一電子障壁層１０５のバンドギャップよりも大きい。
【００２４】
上記により製造された本発明に電界効果トランジスタの層構造については、以下の表１のようになる。
【００２５】
【表１】
2015125471.tif 000003
【００２６】
また、本発明の電界効果トランジスタについて、ゲート電極３０４の長手方向は＜１１−２０＞方向としている。従って、ソース電極３０２とゲート電極３０４とを結ぶ方向は＜１−１００＞方向である。ゲート長（ゲート電極３０４の＜１−１００＞方向に沿った幅）は１．０μｍであり、ソース電極３０２とゲート電極３０４との向かい合う両端の電極間距離は１．５μｍであり、ドレイン電極３０３とゲート電極３０４との向かい合う両端の電極間距離は１０．０μｍである。また、電界効果トランジスタの素子サイズは＜１１−２０＞方向に２５０μｍであり、＜１−１００＞方向に２５０μｍである。イオン注入部３０１は、電界効果トランジスタの端部より２０．０μｍの位置まで設けられている。
【００２７】
本実施の形態に係る電界効果トランジスタについて、ゲートリセス部２０１の底部がチャネル層１０２に達しており、少なくとも第一電子障壁層１０５を貫通する凹部を形成する。チャネル層１０２に対し直接に第三電子障壁層２０２が接しており、凹部の側面及び底面を覆っている。チャネル層１０２と第三電子障壁層２０２との界面には２次元電子ガス層が形成される。また、ｐ型層２０３に電圧を印加することによりｐ型層２０３から第三電子障壁層２０２へ向けて空乏層が伸びることになる。当該空乏層により上記２次元電子ガス層が空乏化される電圧（しきい値電圧）は、第三電子障壁層２０２に依存することになる。そのため、電界効果トランジスタのしきい値電圧を第三電子障壁層２０２の膜厚により決めることができる。
【００２８】
すなわち、電界効果トランジスタのしきい値電圧は再成長した第三電子障壁層２０２の膜厚により決まるため、良好なしきい値特性の電界効果トランジスタを実現できる。
【００２９】
これにより、ノーマリオフかつ大電流、しきい値制御性の高い電界効果トランジスタを実現できる。
【００３０】
（第２の実施の形態）
以下、第２の実施の形態に係る窒化物半導体素子を製造方法とともに説明する。図３は第２の実施の形態に係る電界効果トランジスタの上面図であり、図４は図３のＡ−Ａ´線に沿って切った断面図である。
【００３１】
図３、図４において、図１、図２と同一の要素は同一の符号を付与し説明を省略する。Ｓｉからなる基板１０１の主面上に、チャネル層１０２、第一スペーサ層１０３、第二スペーサ層１０４、第一電子障壁層１０５、第二電子障壁層１０６を順次成長させる。次に、レジストパターニング後にドライエッチングすることによりゲートリセス部２０１を形成する。次に、再びＭＯＣＶＤ法により、第三電子障壁層２０２、ｐ型層２０３を形成する。次に、レジストパターニング後にドライエッチングすることによりゲートリセス部２０１とゲート・ソース間以外の前記ｐ型層２０３を除去する。次に、レジストパターニング後にドライエッチングすることにより、凹部が形成され、素子分離部２０４を形成する。次に、レジストパターニング後にイオン注入することによりイオン注入部３０１を形成する。次に、ソース電極３０２およびドレイン電極３０３を前記第三電子障壁層２０２上に形成する。次に、前記ｐ型層２０３上にゲート電極３０４を形成する。素子分離部２０４は、ゲート電極、前ソース電極、及びドレイン電極を囲うように形成される。第１の実施の形態と同様に、デバイスのしきい値は再成長した第三電子障壁層２０２の膜厚により決まるため、良好なしきい値特性の電界効果トランジスタを実現できる。第１の実施の形態においては再成長した第三電子障壁層２０２にイオン注入を行う必要があったことから、イオン注入を二度行わなければならない。しかし、本実施の形態においては再成長した第三電子障壁層２０２をドライエッチングにより除去しているので、イオン注入工程は一度で良い。また、チャネルに対して直接イオン注入していないため、イオン注入プロファイルによらず安定した素子分離特性が期待できる。
【００３２】
以上のように、本実施の形態によれば、ノーマリオフかつ大電流、安定した素子分離特性、しきい値制御性の高い電界効果トランジスタを実現できる。
【００３３】
（第３の実施の形態）
以下、第３の実施の形態に係る窒化物半導体素子を製造方法とともに説明する。図５は第３の実施の形態に係る電界効果トランジスタの上面図であり、図６は図５のＡ−Ａ´線に沿って切った断面図である。図５、図６において、図１、図２と同一の要素は同一の符号を付与し説明を省略する。Ｓｉからなる基板１０１の主面上に、チャネル層１０２、第一スペーサ層１０３、第二スペーサ層１０４、第一電子障壁層１０５、第二電子障壁層１０６を順次成長させる。次に、レジストパターニング後にドライエッチングすることによりゲートリセス部２０１を形成する。次に、レジストパターニング後にイオン注入することによりイオン注入部３０１を形成する。次に、再びＭＯＣＶＤ法により、第三電子障壁層２０２、ｐ型層２０３を形成する。次に、レジストパターニング後にドライエッチングすることによりゲートリセス部２０１とゲート・ソース間以外の前記ｐ型層２０３を除去する。次に、ソース電極３０２およびドレイン電極３０３を前記第三電子障壁層２０２上に順次形成する。次に、前記ｐ型層２０３上にゲート電極３０４を形成する。前記ｐ型層２０３はソース電極３０２を囲うように形成する。第１の実施の形態と同様に、デバイスのしきい値は再成長した第三電子障壁層２０２の膜厚により決まるため、良好なしきい値特性の電界効果トランジスタを実現できる。本実施の形態においては、再成長した第三電子障壁層２０２をｐ型層２０３によって空乏化しているため、イオン注入は再成長した第三電子障壁層２０２に行う必要はない。前記ｐ型層２０３が形成した空乏層は第１の第２の実施の形態と比較して表面を通じた電流リークも抑制する。
【００３４】
以上のように、本実施の形態によれば、ノーマリオフかつ大電流、低リーク電流、しきい値制御性の高い電界効果トランジスタを実現できる。
【００３５】
（第４の実施の形態）
以下、第４の実施の形態に係る窒化物半導体素子を製造方法とともに説明する。図７は第４の実施の形態に係る電界効果トランジスタの上面図であり、図８は図７のＡ−Ａ´線に沿って切った断面図である。図７、図８において、図１、図２と同一の要素は同一の符号を付与し説明を省略する。Ｓｉからなる基板１０１の主面上に、チャネル層１０２、第一スペーサ層１０３、第二スペーサ層１０４、第一電子障壁層１０５、第二電子障壁層１０６を順次成長させる。次に、レジストパターニング後にドライエッチングすることによりゲートリセス部２０１を形成する。次に、レジストパターニング後にドライエッチングすることにより素子分離部２０４を形成する。次に、レジストパターニング後にイオン注入することによりイオン注入部３０１を形成する。次に、再びＭＯＣＶＤ法により、第三電子障壁層２０２、ｐ型層２０３を形成する。次に、レジストパターニング後にドライエッチングすることによりゲートリセス部２０１とゲート・ソース間以外の前記ｐ型層２０３を除去する。次に、ソース電極３０２およびドレイン電極３０３を前記第三電子障壁層２０２上に形成する。次に、前記ｐ型層２０３上にゲート電極３０４を形成する。前記ｐ型層２０３はソース電極３０２を囲うように形成する。第１の実施の形態と同様に、デバイスのしきい値は再成長した第三電子障壁層２０２の膜厚により決まるため、良好なしきい値特性の電界効果トランジスタを実現できる。前記ｐ型層２０３はソース電極３０２を囲うように形成されている。本実施の形態においては、再成長した第三電子障壁層２０２をｐ型層２０３によって空乏化しているため、イオン注入は再成長した第三電子障壁層２０２に行う必要はない。また、チャネルに対して直接イオン注入していないため、イオン注入プロファイルによらず安定した素子分離特性が期待できる。
【００３６】
イオン注入プロファイルによらず安定した素子分離特性が期待できる。前記ｐ型層２０３が形成した空乏層により、第１の実施の形態、第２の実施の形態と比較して表面を通じた電流リークも抑制される。
【００３７】
以上のように、本実施の形態によれば、ノーマリオフかつ大電流、低リーク電流、安定した素子分離特性、しきい値制御性の高い電界効果トランジスタを実現できる。
【００３８】
（第５の実施の形態）
以下、第５の実施の形態に係る窒化物半導体素子を製造方法とともに説明する。図９は第５の実施の形態に係る電界効果トランジスタの上面図であり、図１０は図９のＡ−Ａ´線に沿って切った断面図である。図９、図１０において、図１、図２と同一の要素は同一の符号を付与し説明を省略する。Ｓｉからなる基板１０１の主面上に、チャネル層１０２、第一スペーサ層１０３、第二スペーサ層１０４、第一電子障壁層１０５、第二電子障壁層１０６を順次成長する。次に、レジストパターニング後にドライエッチングすることによりゲートリセス部２０１を形成する。前記ゲートリセス部２０１の底面は、前記第一スペーサ層１０３、前記第二スペーサ層１０４のいずれかに有する。次に、レジストパターニング後にイオン注入することによりイオン注入部３０１を形成する。次に、再びＭＯＣＶＤ法により、第三電子障壁層２０２、ｐ型層２０３を形成する。次に、レジストパターニング後にイオン注入することによりイオン注入部３０１を再度形成する。次に、レジストパターニング後にドライエッチングすることによりゲートリセス部２０１とゲート・ソース間以外の前記ｐ型層２０３を除去する。次に、ソース電極３０２およびドレイン電極３０３を前記第三電子障壁層２０２上に形成する。次に、ゲート電極３０４を前記ｐ型層２０３上に形成する。
【００３９】
以上のように、本実施の形態によれば、ノーマリオフかつ大電流の電界効果トランジスタを実現できる。
【００４０】
（第６の実施の形態）
以下、第６の実施の形態に係る窒化物半導体素子を製造方法とともに説明する。図１１は第６の実施の形態に係る電界効果トランジスタの上面図であり、図１２は図１１のＡ−Ａ´線に沿って切った断面図である。図１１、図１２において、図１、図２と同一の要素は同一の符号を付与し説明を省略する。Ｓｉからなる基板１０１の主面上に、チャネル層１０２、第一スペーサ層１０３、第二スペーサ層１０４、第一電子障壁層１０５、第二電子障壁層１０６を順次成長させる。次に、レジストパターニング後にドライエッチングすることによりゲートリセス部２０１を形成する。次に、再びＭＯＣＶＤ法により、第三電子障壁層２０２、ｐ型層２０３を形成する。次に、レジストパターニング後にドライエッチングすることによりゲートリセス部２０１とゲート・ソース間以外の前記ｐ型層２０３を除去する。次に、レジストパターニング後にドライエッチングすることにより素子分離部２０４を形成する。次に、レジストパターニング後にイオン注入することによりイオン注入部３０１を形成する。次に、ソース電極３０２およびドレイン電極３０３を前記第三電子障壁層２０２上に形成する。次に、前記ｐ型層２０３上にゲート電極３０４を形成する。前記ｐ型層２０３はソース電極３０２を囲うように形成する。第２の実施の形態と同様、再成長した第三電子障壁層２０２をドライエッチングにより除去しているので、イオン注入工程は一度で良い。また、チャネルに対して直接イオン注入していないため、イオン注入プロファイルによらず安定した素子分離特性が期待できる。
【００４１】
以上のように、本実施の形態によれば、ノーマリオフかつ大電流、安定した素子分離特性の電界効果トランジスタを実現できる。
【００４２】
（第７の実施の形態）
以下、第７の実施の形態に係る窒化物半導体素子を製造方法とともに説明する。図１３は第７の実施の形態に係る電界効果トランジスタの上面図であり、図１４は図１３のＡ−Ａ´線に沿って切った断面図である。図１３、図１４において、図１、図２と同一の要素は同一の符号を付与し説明を省略する。Ｓｉからなる基板１０１の主面上に、チャネル層１０２、第一スペーサ層１０３、第二スペーサ層１０４、第一電子障壁層１０５、第二電子障壁層１０６を順次成長させる。次に、レジストパターニング後にドライエッチングすることによりゲートリセス部２０１を形成する。前記ゲートリセス部２０１の底面は、前記第一スペーサ層１０３、前記第二スペーサ層１０４のいずれかに有する。次に、レジストパターニング後にイオン注入することによりイオン注入部３０１を形成する。次に、再びＭＯＣＶＤ法により、第三電子障壁層２０２、ｐ型層２０３を形成する。次に、レジストパターニング後にドライエッチングすることによりゲートリセス部２０１とゲート・ソース間以外の前記ｐ型層２０３を除去する。次に、ソース電極３０２およびドレイン電極３０３を前記第三電子障壁層２０２上に形成する。次に、前記ｐ型層２０３上にゲート電極３０４を形成する。前記ｐ型層２０３はソース電極３０２を囲うように形成する。実施の形態３と同様、再成長した第三電子障壁層２０２をｐ型層２０３によって空乏化しているため、イオン注入は再成長した第三電子障壁層２０２に行う必要はない。前記ｐ型層２０３が形成した空乏層は実施の形態５、６と比較して表面を通じた電流リークも抑制する。
【００４３】
以上のように、本実施の形態によれば、ノーマリオフかつ大電流、低リーク電流の電界効果トランジスタを実現できる。
【００４４】
（第８の実施の形態）
以下、第８の実施の形態に係る窒化物半導体素子を製造方法とともに説明する。図１５は第８の実施の形態に係る電界効果トランジスタの上面図であり、図１６は図１５のＡ−Ａ´線に沿って切った断面図である。図１５、図１６において、図１、図２と同一の要素は同一の符号を付与し説明を省略する。Ｓｉからなる基板１０１の主面上に、チャネル層１０２、第一スペーサ層１０３、第二スペーサ層１０４、第一電子障壁層１０５、第二電子障壁層１０６を順次成長させる。次に、レジストパターニング後にドライエッチングすることによりゲートリセス部２０１を形成する。前記ゲートリセス部２０１の底面は、前記第一スペーサ層１０３、前記第二スペーサ層１０４のいずれかに有する。次に、レジストパターニング後にドライエッチングすることにより素子分離部２０４を形成する。次に、レジストパターニング後にイオン注入することによりイオン注入部３０１を形成する。次に、再びＭＯＣＶＤ法により、ｐ型層２０３を形成する。次に、レジストパターニング後にドライエッチングすることによりゲートリセス部２０１とゲート・ソース間以外の前記ｐ型層２０３を除去する。次に、ソース電極３０２およびドレイン電極３０３を前記第二電子障壁層１０６上に順次形成する。次に、前記ｐ型層２０３上にゲート電極３０４を形成する。前記ｐ型層２０３はソース電極３０２を囲うように形成する。第４の実施の形態と同様、再成長した第三電子障壁層２０２をｐ型層２０３によって空乏化しているため、イオン注入は再成長した第三電子障壁層２０２に行う必要はない。また、チャネルに対して直接イオン注入していないため、イオン注入プロファイルによらず安定した素子分離特性が期待できる。前記ｐ型層２０３が形成した空乏層により、第５および第６の実施の形態と比較して表面を通じた電流リークも抑制される。
【００４５】
以上のように、本実施の形態によれば、ノーマリオフかつ大電流、低リーク電流、安定した素子分離特性の電界効果トランジスタを実現できる。
【００４６】
（第９の実施の形態）
以下、第９の実施の形態に係る窒化物半導体素子を製造方法とともに説明する。図１７は第９の実施の形態に係る電界効果トランジスタの上面図であり、図１８は図１７のＡ−Ａ´線に沿って切った断面図である。図１７、図１８において、図１、図２と同一の要素は同一の符号を付与し説明を省略する。Ｓｉからなる基板１０１の主面上に、チャネル層１０２、第一スペーサ層１０３、第二スペーサ層１０４、第一電子障壁層１０５、第二電子障壁層１０６を順次成長させる。次に、レジストパターニング後にドライエッチングすることによりゲートリセス部２０１を形成する。前記ゲートリセス部２０１の底面は、前記第一スペーサ層１０３、前記第二スペーサ層１０４のいずれかに有する。次に、レジストパターニング後にイオン注入することによりイオン注入部３０１を形成する。次に、再びＭＯＣＶＤ法により、ｐ型層２０３を形成する。次に、レジストパターニング後にイオン注入することによりイオン注入部３０１を再度形成する。次に、レジストパターニング後にドライエッチングすることによりゲートリセス部２０１とゲート・ソース間以外の前記ｐ型層２０３を除去する。次に、ソース電極３０２およびドレイン電極３０３を前記第二電子障壁層１０６上に形成する。次に、ゲート電極３０４を前記ｐ型層２０３上に形成する。
【００４７】
以上のように、本実施の形態によれば、ノーマリオフかつ大電流の電界効果トランジスタを実現できる。
【００４８】
（第１０の実施の形態）
以下、第１０の実施の形態に係る窒化物半導体素子を製造方法とともに説明する。図１９は第１０の実施の形態に係る電界効果トランジスタの上面図であり、図２０は図１９のＡ−Ａ´線に沿って切った断面図である。図１９、図２０において、図１、図２と同一の要素は同一の符号を付与し説明を省略する。Ｓｉからなる基板１０１の主面上に、チャネル層１０２、第一スペーサ層１０３、第二スペーサ層１０４、第一電子障壁層１０５、第二電子障壁層１０６を順次成長させる。次に、レジストパターニング後にドライエッチングすることによりゲートリセス部２０１を形成する。次に、再びＭＯＣＶＤ法によりｐ型層２０３を形成する。次に、レジストパターニング後にドライエッチングすることによりゲートリセス部２０１とゲート・ソース間以外の前記ｐ型層２０３を除去する。次に、レジストパターニング後にドライエッチングすることにより素子分離部２０４を形成する。次に、レジストパターニング後にイオン注入することによりイオン注入部３０１を形成する。次に、ソース電極３０２およびドレイン電極３０３を前記第二電子障壁層１０６上に順次形成する。次に、前記ｐ型層２０３上にゲート電極３０４を形成する。前記ｐ型層２０３はソース電極３０２を囲うように形成する。第２の実施の形態と同様、チャネルに対して直接イオン注入していないため、イオン注入プロファイルによらず安定した素子分離特性が期待できる。
【００４９】
以上のように、本実施の形態によれば、ノーマリオフかつ大電流、安定した素子分離特性の電界効果トランジスタを実現できる。
【００５０】
（第１１の実施の形態）
以下、第１１の実施の形態に係る窒化物半導体素子を製造方法とともに説明する。図２１は第１１の実施の形態に係る電界効果トランジスタの上面図であり、図２２は図２１のＡ−Ａ´線に沿って切った断面図である。図２１、図２２において、図１、図２と同一の要素は同一の符号を付与し説明を省略する。Ｓｉからなる基板１０１の主面上に、チャネル層１０２、第一スペーサ層１０３、第二スペーサ層１０４、第一電子障壁層１０５、第二電子障壁層１０６を順次成長させる。次に、レジストパターニング後にドライエッチングすることによりゲートリセス部２０１を形成する。前記ゲートリセス部２０１の底面は、前記第一スペーサ層１０３、前記第二スペーサ層１０４のいずれかに有する。次に、レジストパターニング後にイオン注入することによりイオン注入部３０１を形成する。次に、再びＭＯＣＶＤ法によりｐ型層２０３を形成する。次に、レジストパターニング後にドライエッチングすることによりゲートリセス部２０１とゲート・ソース間以外の前記ｐ型層２０３を除去する。次に、ソース電極３０２およびドレイン電極３０３を前記第二電子障壁層１０６上に形成する。次に、前記ｐ型層２０３上にゲート電極３０４を形成する。前記ｐ型層２０３はソース電極３０２を囲うように形成する。第３の実施の形態と同様、前記ｐ型層２０３が形成した空乏層は第９および第１０の実施の形態と比較して表面を通じた電流リークも抑制する。
【００５１】
以上のように、本実施の形態によれば、ノーマリオフかつ大電流、低リーク電流の電界効果トランジスタを実現できる。
【００５２】
（第１２の実施の形態）
以下、第１２の実施の形態に係る窒化物半導体素子を製造方法とともに説明する。図２３は第１２の実施の形態に係る電界効果トランジスタの上面図であり、図２４は図２３のＡ−Ａ´線に沿って切った断面図である。図２３、図２４において、図１、図２と同一の要素は同一の符号を付与し説明を省略する。Ｓｉからなる基板１０１の主面上に、チャネル層１０２、第一スペーサ層１０３、第二スペーサ層１０４、第一電子障壁層１０５、第二電子障壁層１０６を順次成長させる。次に、レジストパターニング後にドライエッチングすることによりゲートリセス部２０１を形成する。前記ゲートリセス部２０１の底面は、前記第一スペーサ層１０３、前記第二スペーサ層１０４のいずれかに有する。次に、レジストパターニング後にドライエッチングすることにより素子分離部２０４を形成する。次に、レジストパターニング後にイオン注入することによりイオン注入部３０１を形成する。次に、再びＭＯＣＶＤ法により、ｐ型層２０３を形成する。次に、レジストパターニング後にドライエッチングすることによりゲートリセス部２０１とゲート・ソース間以外の前記ｐ型層２０３を除去する。次に、ソース電極３０２およびドレイン電極３０３を前記第二電子障壁層１０６上に形成する。次に、前記ｐ型層２０３上にゲート電極３０４を形成する。前記ｐ型層２０３はソース電極３０２を囲うように形成する。第４の実施の形４と同様、前記ｐ型層２０３が形成した空乏層により、第９および第１０の実施の形態と比較して表面を通じた電流リークも抑制される。
【００５３】
以上のように、本実施の形態によれば、ノーマリオフかつ大電流、低リーク電流、安定した素子分離特性の電界効果トランジスタを実現できる。
【００５４】
（第１３の実施の形態）
以下、第１３の実施の形態に係る窒化物半導体素子を製造方法とともに説明する。図２５は第１３の実施の形態に係る電界効果トランジスタの上面図であり、図２６は図２５のＡ−Ａ´線に沿って切った断面図である。図２５、図２６において、図１、図２と同一の要素は同一の符号を付与し説明を省略する。Ｓｉからなる基板１０１の主面上に、チャネル層１０２、第一スペーサ層１０３、第二スペーサ層１０４、ｐ型層２０３を順次成長させる。次に、前記ｐ型層２０３上に例えばＳｉＯ２からなる絶縁膜を形成し、レジストパターニング後にドライエッチングすることによりゲートリセス部２０１以外の絶縁膜および前記ｐ型層２０３を除去する。次に、再びＭＯＣＶＤ法により、第一電子障壁層１０５を形成する。前記ｐ型層２０３上には絶縁膜が形成されているため、前記第一電子障壁層は前記ｐ型層２０３上には前記第一電子障壁層１０５が形成されない。次に、フッ酸により絶縁膜を除去する。次に、レジストパターニング後にイオン注入することによりイオン注入部３０１を形成する。次に、ソース電極３０２およびドレイン電極３０３を前記第一電子障壁層１０５上に形成する。次に、ゲート電極３０４を前記ｐ型層２０３上に形成する。前記ｐ型層２０３はソース電極３０２を囲うように形成されている。
【００５５】
以上のように、本実施の形態によれば、ノーマリオフかつ大電流の電界効果トランジスタを実現できる。
【００５６】
（第１４の実施の形態）
以下、第１４の実施の形態に係る窒化物半導体素子を製造方法とともに説明する。図２７は第１４の実施の形態に係る電界効果トランジスタの上面図であり、図２８は図２７のＡ−Ａ´線に沿って切った断面図である。図２７、図２８において、図１、図２と同一の要素は同一の符号を付与し説明を省略する。Ｓｉからなる基板１０１の主面上に、チャネル層１０２、第一スペーサ層１０３、第二スペーサ層１０４、ｐ型層２０３を順次成長させる。次に、前記ｐ型層２０３上に例えばＳｉＯ２からなる絶縁膜を形成し、レジストパターニング後にドライエッチングすることによりゲートリセス部２０１以外の絶縁膜および前記ｐ型層２０３を除去する。次に、再びＭＯＣＶＤ法により、第一電子障壁層１０５を形成する。前記ｐ型層２０３上には絶縁膜が形成されているため、前記第一電子障壁層１０５は前記ｐ型層２０３上には前記第一電子障壁層１０５が形成されない。次に、フッ酸により絶縁膜を除去する。次に、レジストパターニング後にドライエッチングすることにより素子分離部２０４を形成する。次に、レジストパターニング後にイオン注入することによりイオン注入部３０１を形成する。次に、ソース電極３０２およびドレイン電極３０３を前記第一電子障壁層１０５上に形成する。次に、ゲート電極３０４を前記ｐ型層２０３上に形成する。
【００５７】
以上のように、本実施の形態によれば、ノーマリオフかつ大電流の電界効果トランジスタを実現できる。
【００５８】
なお、上記第１から第１４の実施の形態において、電界効果トランジスタを構成する各半導体層の組成や層厚、ゲートリセス部２０１の幅は上記に限定されない。また、ソース電極３０２、ドレイン電極３０３およびゲート電極３０４を構成する電極金属やその膜厚は上記に限定されない。また、イオン注入部３０１の領域は、上記に限定されない。
【００５９】
また、上記第１から第１４の実施の形態において、ｐ型層２０３のキャリア濃度は上記に限定されない。
【００６０】
また、上記第１ないし第１４の実施の形態において、基板１０１としては、主面を（１１１）とするＳｉ以外にサファイア、炭化珪素、窒化ガリウム、窒化アルミニウム、酸化ガリウム等を用いることができる。
【００６１】
また、上記第１から第１４の実施の形態において、アクセプタ性の不純物としてＭｇを用いたが、Ｍｇ以外にＢｅ、Ｃ、Ｚｎを用いてもよい。
【産業上の利用可能性】
【００６２】
本発明にかかる電界効果トランジスタは、Ｉｎを含む窒化物半導体よりなる電子障壁層にＭｇをドープすることによりゲートリーク電流を抑制でき、かつオフ耐圧を向上させることができるものである。この電界効果トランジスタは、空調や自動車の制御といった、高耐圧が求められるパワーデバイスの分野に大いに利用できるものである。
【符号の説明】
【００６３】
１０１  基板
１０２  チャネル層
１０３  第一スペーサ層
１０４  第二スペーサ層
１０５  第一電子障壁層
１０６  第二電子障壁層
２０１  ゲートリセス部
２０２  第三電子障壁層
２０３  ｐ型層
２０４  素子分離部
３０１  イオン注入部
３０２  ソース電極
３０３  ドレイン電極
３０４  ゲート電極
【図１】
2015125471.tif 000004
【図２】
2015125471.tif 000005
【図３】
2015125471.tif 000006
【図４】
2015125471.tif 000007
【図５】
2015125471.tif 000008
【図６】
2015125471.tif 000009
【図７】
2015125471.tif 000010
【図８】
2015125471.tif 000011
【図９】
2015125471.tif 000012
【図１０】
2015125471.tif 000013
【図１１】
2015125471.tif 000014
【図１２】
2015125471.tif 000015
【図１３】
2015125471.tif 000016
【図１４】
2015125471.tif 000017
【図１５】
2015125471.tif 000018
【図１６】
2015125471.tif 000019
【図１７】
2015125471.tif 000020
【図１８】
2015125471.tif 000021
【図１９】
2015125471.tif 000022
【図２０】
2015125471.tif 000023
【図２１】
2015125471.tif 000024
【図２２】
2015125471.tif 000025
【図２３】
2015125471.tif 000026
【図２４】
2015125471.tif 000027
【図２５】
2015125471.tif 000028
【図２６】
2015125471.tif 000029
【図２７】
2015125471.tif 000030
【図２８】
2015125471.tif 000031
【手続補正書】
【提出日】平成28年8月10日(2016.8.10)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、大電流・高耐圧用途に用いられる半導体素子に関するものである。
【背景技術】
【０００２】
ＩＩＩ族窒化物半導体は、シリコン（Ｓｉ）などの従来の半導体よりもバンドギャップ及び絶縁破壊電界が大きく、大電流・高耐圧ヘテロ接合型電界効果トランジスタ（Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：ＨＦＥＴ）の材料として有望である。
【０００３】
ＩＩＩ族窒化物ＨＦＥＴにおいては、窒化アルミニウムガリウム（ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１））電子障壁層、及び、窒化ガリウム（ＧａＮ）チャネル層に例示されるヘテロ接合界面で発生する２次元電子ガス（２ＤＥＧ：Ｔｗｏ  Ｄｉｍｅｎｔｉｎａｌ  Ｅｌｅｃｔｒｏｎ  Ｇａｓ）をこのＩＩＩ族窒化物ＨＦＥＴのチャネルとして用いる。これをノーマリオフ動作させるためには電子障壁層にリセス部を形成することで圧電分極によるヘテロ接合界面の電荷を減少させ、リセス部にｐ‐ＧａＮ層などからなるｐ型層を形成すればよい（特許文献１）。
【０００４】
一方で、ＨＦＥＴのさらなる大電流化のためにはキャリア密度をさらに増大させることが期待されている。例えば、電子障壁層の自発分極を増大させることでキャリア密度を増やすことができる。そこで、ＧａＮと格子整合させることができ、かつ、組成の調節によりＡｌＧａＮを用いた場合よりも自発分極を大きくできる窒化インジウムアルミニウムガリウム（ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１））をＩＩＩ族窒化物ＨＦＥＴの電子障壁層として用いることが期待されている（特許文献２）。
【０００５】
以下、特に組成を特定しない限り、３元混晶であるＩｎｘＧａ１−ｘＮ（０＜ｘ＜１）をＩｎＧａＮ、ＡｌｙＧａ１−ｙＮ（０＜ｙ＜１）をＡｌＧａＮ、ＩｎｚＡｌ１−ｚＮ（０＜ｚ＜１）をＩｎＡｌＮと略記し、４元混晶であるＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０＜ｘ＜１、０＜ｙ＜１、０＜ｘ＋ｙ＜１）をＩｎＡｌＧａＮと略記する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−３３９５６１号公報
【特許文献２】特開２００７−１５８１４３号公報
【発明の概要】
【０００７】
しかしながら、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ電子障壁層にリセス部を形成し、リセス部にｐ型窒化物半導体層を形成した場合、リセス部の電子障壁層膜厚を２〜３ｎｍ程度まで薄くしてもノーマリオフが困難となるという課題が発生した。ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ電子障壁層は自発分極が大きい上、ＧａＮと格子整合しているためにリセス部を形成しても圧電分極によるヘテロ接合界面の電荷がほとんど減少しないことが原因である。また、ｐ型層の結晶成長時にＩｎｘＡｌｙＧａ１−ｘ−ｙＮ電子障壁層の結晶性が劣化しシート抵抗が上昇するという課題も新たに発生した。シート抵抗の上昇は、ｐ型層の結晶成長温度にＩｎｘＡｌｙＧａ１−ｘ−ｙＮ電子障壁層が耐えられないことが原因である。ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ電子障壁層の成長温度が約９００℃であるのに対し、ｐ型窒化物半導体層の結晶成長温度は約１１００℃である。そのため、ｐ型窒化物半導体層の再成長時にＩｎｘＡｌｙＧａ１−ｘ−ｙＮ電子障壁層表面から多数の窒素抜けなどが発生し、シート抵抗が上昇する。本発明は上記の課題を解決するためになされたもので、大電流かつノーマリオフの電界効果トランジスタを提供することを目的とする。
【０００８】
上記課題を解決するために本発明の電界効果トランジスタは、基板と、基板の上に配置され、チャネル領域を含む第１の窒化物半導体層と、第１の窒化物半導体層の上に配置され、第１の窒化物半導体層よりもバンドギャップが大きい第２の窒化物半導体層と、第２の窒化物半導体層の上に配置され、第２の窒化物半導体層よりもバンドギャップが小さい第３の窒化物半導体層と、第３の窒化物半導体層の上に配置され、Ｉｎを含む第４の窒化物半導体層と、少なくとも第４の窒化物半導体層を貫通する第１の凹部と、第１の凹部内に設けられたｐ型の第５の窒化物半導体層と、第４の窒化物半導体層の上に配置されたソース電極及びドレイン電極と、第５の窒化物半導体層の上、且つ、ソース電極とドレイン電極との間に配置されゲート電極とを備えるものである。
【０００９】
この構成により、第３の窒化物半導体層により決まるため、良好なしきい値特性の電界効果トランジスタを実現できる。
【００１０】
本発明の電界効果トランジスタは、さらに、第４の窒化物半導体層の上に配置された第６の窒化物半導体層を備え、第６の窒化物半導体層のバンドギャップは、第４の窒化物半導体層のバンドギャップよりも小さく、凹部は、第６の窒化物半導体層を貫通することが好ましい。この好ましい構成によれば、第６の窒化物半導体を凹部が貫通していることから、しきい値の制御を精密に行うことが可能となる。
【００１１】
本発明の電界効果トランジスタは、さらに半導体装置は、さらに、第６の窒化物半導体層の上に配置され、且つ、凹部の側面及び底面を覆う第７の窒化物半導体層を備え、第７の窒化物半導体層のバンドギャップは、第６のバンドギャップよりも大きいことが好ましい。
【００１２】
本発明の電界効果トランジスタは、さらに凹部は、第２の窒化物半導体層及び第３の窒化物半導体層を貫通し、第７の窒化物半導体層の底面は、第１の窒化物半導体層と接触することが好ましい。この好ましい構成によれば、第１の窒化物半導体に達するまで凹部が貫通しており、その上に第７の窒化物半導体層を形成することから、凹部の深さに影響されずしきい値の制御を精密に行うことが可能となる。
【００１３】
本発明の電界効果トランジスタは、さらに、素子分離領域を備え、素子分離領域は、少なくとも第１の窒化物半導体層の一部に不純物が注入されて構成されることが好ましい。
【００１４】
本発明の電界効果トランジスタは、さらに半導体装置は、平面視においてゲート電極、ソース電極、及びドレイン電極を囲う第２の凹部を備え、素子分離領域は、第２の凹部に形成されていることが好ましい。この好ましい構成によればチャネル領域に対して直接不純物注入していないため、不純物注入プロファイルによらず電流リークの少ない安定した素子分離特性が得られる。
【００１５】
本発明の電界効果トランジスタは、さらに第５の窒化物半導体層は平面視において、ソース電極を囲うことが好ましい。この好ましい構成によれば、第５の窒化物半導体層に含まれるアクセプタにより空乏層が形成されゲート・ソース間のリーク電流が低減される。
【００１６】
本発明の電界効果トランジスタは、さらに第２の窒化物半導体層のバンドギャップは、第３の窒化物半導体層のバンドギャップよりも大きいことが好ましい。
【００１７】
本発明の電界効果トランジスタは、さらに第２の窒化物半導体層のバンドギャップは、第４の窒化物半導体層のバンドギャップよりも大きいことが好ましい。
【００１８】
本発明によれば、大電流かつノーマリオフ、低リーク電流の電界効果トランジスタを実現することが可能となる。
【図面の簡単な説明】
【００１９】
【図１】図１は第１の実施の形態に係る電界効果トランジスタの上面図である。
【図２】図２は第１の実施の形態に係る電界効果トランジスタの断面図である。
【図３】図３は第２の実施の形態に係る電界効果トランジスタの上面図である。
【図４】図４は第２の実施の形態に係る電界効果トランジスタの断面図である。
【図５】図５は第３の実施の形態に係る電界効果トランジスタの上面図である。
【図６】図６は第３の実施の形態に係る電界効果トランジスタの断面図である。
【図７】図７は第４の実施の形態に係る電界効果トランジスタの上面図である。
【図８】図８は第４の実施の形態に係る電界効果トランジスタの断面図である。
【図９】図９は第５の実施の形態に係る電界効果トランジスタの上面図である。
【図１０】図１０は第５の実施の形態に係る電界効果トランジスタの断面図である。
【図１１】図１１は第６の実施の形態に係る電界効果トランジスタの上面図である。
【図１２】図１２は第６の実施の形態に係る電界効果トランジスタの断面図である。
【図１３】図１３は第７の実施の形態に係る電界効果トランジスタの上面図である。
【図１４】図１４は第７の実施の形態に係る電界効果トランジスタの断面図である。
【図１５】図１５は第８の実施の形態に係る電界効果トランジスタの上面図である。
【図１６】図１６は第８の実施の形態に係る電界効果トランジスタの断面図である。
【図１７】図１７は第９の実施の形態に係る電界効果トランジスタの上面図である。
【図１８】図１８は第９の実施の形態に係る電界効果トランジスタの断面図である。
【図１９】図１９は第１０の実施の形態に係る電界効果トランジスタの上面図である。
【図２０】図２０は第１０の実施の形態に係る電界効果トランジスタの断面図である。
【図２１】図２１は第１１の実施の形態に係る電界効果トランジスタの上面図である。
【図２２】図２２は第１１の実施の形態に係る電界効果トランジスタの断面図である。
【図２３】図２３は第１２の実施の形態に係る電界効果トランジスタの上面図である。
【図２４】図２４は第１２の実施の形態に係る電界効果トランジスタの断面図である。
【図２５】図２５は第１３の実施の形態に係る電界効果トランジスタの上面図である。
【図２６】図２６は第１３の実施の形態に係る電界効果トランジスタの断面図である。
【図２７】図２７は第１４の実施の形態に係る電界効果トランジスタの上面図である。
【図２８】図２８は第１４の実施の形態に係る電界効果トランジスタの断面図である。
【発明を実施するための形態】
【００２０】
本発明の実施の形態について、以下に図面を用いて説明する。
【００２１】
（第１の実施の形態）
以下、第１の実施の形態に係る窒化物半導体素子を製造方法とともに説明する。図１は第１の実施の形態に係る電界効果トランジスタの上面図であり、図２は図１のＡ−Ａ´線に沿って切った断面図である。順次作製方法を示す。まず、ＭＯＣＶＤ法により、主面が（１１１）であるＳｉからなる基板１０１の主面上に、膜厚が２μｍの例えばＧａＮからなりチャネル領域を含むチャネル層１０２、膜厚が１ｎｍの例えばＡｌＮからなる第一スペーサ層１０３、膜厚が１０ｎｍの例えばＡｌ０．３０Ｇａ０．７０Ｎからなる第二スペーサ層１０４、膜厚が１５ｎｍの例えばＩｎ０．１８Ａｌ０．８２Ｎからなる第一電子障壁層１０５、膜厚が３ｎｍの例えばＧａＮからなる第二電子障壁層１０６を順次成長させる。次に、レジストパターニング後にドライエッチングすることによりゲートリセス部２０１を形成する。ゲートリセス部２０１の底部は、チャネル層１０２に達している。次に、レジストパターニング後にたとえばＢイオンを注入することによりイオン注入部３０１を形成する。次に、再びＭＯＣＶＤ法により、膜厚が１０ｎｍの例えばＡｌ０．３０Ｇａ０．７０Ｎからなる第三電子障壁層２０２、膜厚が５０ｎｍのｐ−Ａｌ０．１５Ｇａ０．８５Ｎと膜厚が１５０ｎｍのｐ−ＧａＮからなるｐ型層２０３を再成長させる。次に、レジストパターニング後にドライエッチングすることによりゲートリセス部２０１以外の前記ｐ型層２０３を除去する。次に、再成長した第三電子障壁層２０２、２０３にイオン注入を行うため、レジストパターニング後に再びＢイオン注入することによりイオン注入部３０１を再度形成する。次に、たとえばＴｉ／Ａｌ（２０ｎｍ／２００ｎｍ）からなるソース電極３０２およびドレイン電極３０３を前記第三電子障壁層２０２上に形成する。次に、前記ｐ型層２０３上にたとえばＮｉ／Ａｕ（膜厚１００ｎｍ／５００ｎｍ）からなるゲート電極３０４をｐ型層２０３が平面視において、ソース電極を囲うように形成する。なお、ｐ型層２０３にはＭｇがドープされており、ｐ型キャリア濃度は、１×１０１８ｃｍ−３である。
【００２２】
なお、窒化物半導体層であるチャネル層１０２、第一スペーサ層１０３、第二スペーサ層１０４、第一電子障壁層１０５、第二電子障壁層１０６、第三電子障壁層２０２およびｐ型層２０３の主面の面方位は（０００１）面（ｃ面）である。
【００２３】
これにより、チャネル層１０２よりも第一スペーサ層１０３は、バンドギャップが大きく、第一スペーサ層１０３よりも第二スペーサ層１０４バンドギャップが小さい。第二電子障壁層１０６のバンドギャップは、第一電子障壁層１０５のバンドギャップよりも小さい。第三電子障壁層２０２のバンドギャップは、第二電子障壁層１０６のバンドギャップよりも大きく、第一スペーサ層１０３のバンドギャップは、第一電子障壁層１０５のバンドギャップよりも大きい。
【００２４】
上記により製造された本発明に電界効果トランジスタの層構造については、以下の表１のようになる。
【００２５】
【表１】
2015125471.tif 000032
【００２６】
また、本発明の電界効果トランジスタについて、ゲート電極３０４の長手方向は＜１１−２０＞方向としている。従って、ソース電極３０２とゲート電極３０４とを結ぶ方向は＜１−１００＞方向である。ゲート長（ゲート電極３０４の＜１−１００＞方向に沿った幅）は１．０μｍであり、ソース電極３０２とゲート電極３０４との向かい合う両端の電極間距離は１．５μｍであり、ドレイン電極３０３とゲート電極３０４との向かい合う両端の電極間距離は１０．０μｍである。また、電界効果トランジスタの素子サイズは＜１１−２０＞方向に２５０μｍであり、＜１−１００＞方向に２５０μｍである。イオン注入部３０１は、電界効果トランジスタの端部より２０．０μｍの位置まで設けられている。
【００２７】
本実施の形態に係る電界効果トランジスタについて、ゲートリセス部２０１の底部がチャネル層１０２に達しており、少なくとも第一電子障壁層１０５を貫通する凹部を形成する。チャネル層１０２に対し直接に第三電子障壁層２０２が接しており、凹部の側面及び底面を覆っている。チャネル層１０２と第三電子障壁層２０２との界面には２次元電子ガス層が形成される。また、ｐ型層２０３に電圧を印加することによりｐ型層２０３から第三電子障壁層２０２へ向けて空乏層が伸びることになる。当該空乏層により上記２次元電子ガス層が空乏化される電圧（しきい値電圧）は、第三電子障壁層２０２に依存することになる。そのため、電界効果トランジスタのしきい値電圧を第三電子障壁層２０２の膜厚により決めることができる。
【００２８】
すなわち、電界効果トランジスタのしきい値電圧は再成長した第三電子障壁層２０２の膜厚により決まるため、良好なしきい値特性の電界効果トランジスタを実現できる。
【００２９】
これにより、ノーマリオフかつ大電流、しきい値制御性の高い電界効果トランジスタを実現できる。
【００３０】
（第２の実施の形態）
以下、第２の実施の形態に係る窒化物半導体素子を製造方法とともに説明する。図３は第２の実施の形態に係る電界効果トランジスタの上面図であり、図４は図３のＡ−Ａ´線に沿って切った断面図である。
【００３１】
図３、図４において、図１、図２と同一の要素は同一の符号を付与し説明を省略する。Ｓｉからなる基板１０１の主面上に、チャネル層１０２、第一スペーサ層１０３、第二スペーサ層１０４、第一電子障壁層１０５、第二電子障壁層１０６を順次成長させる。次に、レジストパターニング後にドライエッチングすることによりゲートリセス部２０１を形成する。次に、再びＭＯＣＶＤ法により、第三電子障壁層２０２、ｐ型層２０３を形成する。次に、レジストパターニング後にドライエッチングすることによりゲートリセス部２０１とゲート・ソース間以外の前記ｐ型層２０３を除去する。次に、レジストパターニング後にドライエッチングすることにより、凹部が形成され、素子分離部２０４を形成する。次に、レジストパターニング後にイオン注入することによりイオン注入部３０１を形成する。次に、ソース電極３０２およびドレイン電極３０３を前記第三電子障壁層２０２上に形成する。次に、前記ｐ型層２０３上にゲート電極３０４を形成する。素子分離部２０４は、ゲート電極、前ソース電極、及びドレイン電極を囲うように形成される。第１の実施の形態と同様に、デバイスのしきい値は再成長した第三電子障壁層２０２の膜厚により決まるため、良好なしきい値特性の電界効果トランジスタを実現できる。第１の実施の形態においては再成長した第三電子障壁層２０２にイオン注入を行う必要があったことから、イオン注入を二度行わなければならない。しかし、本実施の形態においては再成長した第三電子障壁層２０２をドライエッチングにより除去しているので、イオン注入工程は一度で良い。また、チャネルに対して直接イオン注入していないため、イオン注入プロファイルによらず安定した素子分離特性が期待できる。
【００３２】
以上のように、本実施の形態によれば、ノーマリオフかつ大電流、安定した素子分離特性、しきい値制御性の高い電界効果トランジスタを実現できる。
【００３３】
（第３の実施の形態）
以下、第３の実施の形態に係る窒化物半導体素子を製造方法とともに説明する。図５は第３の実施の形態に係る電界効果トランジスタの上面図であり、図６は図５のＡ−Ａ´線に沿って切った断面図である。図５、図６において、図１、図２と同一の要素は同一の符号を付与し説明を省略する。Ｓｉからなる基板１０１の主面上に、チャネル層１０２、第一スペーサ層１０３、第二スペーサ層１０４、第一電子障壁層１０５、第二電子障壁層１０６を順次成長させる。次に、レジストパターニング後にドライエッチングすることによりゲートリセス部２０１を形成する。次に、レジストパターニング後にイオン注入することによりイオン注入部３０１を形成する。次に、再びＭＯＣＶＤ法により、第三電子障壁層２０２、ｐ型層２０３を形成する。次に、レジストパターニング後にドライエッチングすることによりゲートリセス部２０１とゲート・ソース間以外の前記ｐ型層２０３を除去する。次に、ソース電極３０２およびドレイン電極３０３を前記第三電子障壁層２０２上に順次形成する。次に、前記ｐ型層２０３上にゲート電極３０４を形成する。前記ｐ型層２０３はソース電極３０２を囲うように形成する。第１の実施の形態と同様に、デバイスのしきい値は再成長した第三電子障壁層２０２の膜厚により決まるため、良好なしきい値特性の電界効果トランジスタを実現できる。本実施の形態においては、再成長した第三電子障壁層２０２をｐ型層２０３によって空乏化しているため、イオン注入は再成長した第三電子障壁層２０２に行う必要はない。前記ｐ型層２０３が形成した空乏層は第１の第２の実施の形態と比較して表面を通じた電流リークも抑制する。
【００３４】
以上のように、本実施の形態によれば、ノーマリオフかつ大電流、低リーク電流、しきい値制御性の高い電界効果トランジスタを実現できる。
【００３５】
（第４の実施の形態）
以下、第４の実施の形態に係る窒化物半導体素子を製造方法とともに説明する。図７は第４の実施の形態に係る電界効果トランジスタの上面図であり、図８は図７のＡ−Ａ´線に沿って切った断面図である。図７、図８において、図１、図２と同一の要素は同一の符号を付与し説明を省略する。Ｓｉからなる基板１０１の主面上に、チャネル層１０２、第一スペーサ層１０３、第二スペーサ層１０４、第一電子障壁層１０５、第二電子障壁層１０６を順次成長させる。次に、レジストパターニング後にドライエッチングすることによりゲートリセス部２０１を形成する。次に、レジストパターニング後にドライエッチングすることにより素子分離部２０４を形成する。次に、レジストパターニング後にイオン注入することによりイオン注入部３０１を形成する。次に、再びＭＯＣＶＤ法により、第三電子障壁層２０２、ｐ型層２０３を形成する。次に、レジストパターニング後にドライエッチングすることによりゲートリセス部２０１とゲート・ソース間以外の前記ｐ型層２０３を除去する。次に、ソース電極３０２およびドレイン電極３０３を前記第三電子障壁層２０２上に形成する。次に、前記ｐ型層２０３上にゲート電極３０４を形成する。前記ｐ型層２０３はソース電極３０２を囲うように形成する。第１の実施の形態と同様に、デバイスのしきい値は再成長した第三電子障壁層２０２の膜厚により決まるため、良好なしきい値特性の電界効果トランジスタを実現できる。前記ｐ型層２０３はソース電極３０２を囲うように形成されている。本実施の形態においては、再成長した第三電子障壁層２０２をｐ型層２０３によって空乏化しているため、イオン注入は再成長した第三電子障壁層２０２に行う必要はない。また、チャネルに対して直接イオン注入していないため、イオン注入プロファイルによらず安定した素子分離特性が期待できる。
【００３６】
イオン注入プロファイルによらず安定した素子分離特性が期待できる。前記ｐ型層２０３が形成した空乏層により、第１の実施の形態、第２の実施の形態と比較して表面を通じた電流リークも抑制される。
【００３７】
以上のように、本実施の形態によれば、ノーマリオフかつ大電流、低リーク電流、安定した素子分離特性、しきい値制御性の高い電界効果トランジスタを実現できる。
【００３８】
（第５の実施の形態）
以下、第５の実施の形態に係る窒化物半導体素子を製造方法とともに説明する。図９は第５の実施の形態に係る電界効果トランジスタの上面図であり、図１０は図９のＡ−Ａ´線に沿って切った断面図である。図９、図１０において、図１、図２と同一の要素は同一の符号を付与し説明を省略する。Ｓｉからなる基板１０１の主面上に、チャネル層１０２、第一スペーサ層１０３、第二スペーサ層１０４、第一電子障壁層１０５、第二電子障壁層１０６を順次成長する。次に、レジストパターニング後にドライエッチングすることによりゲートリセス部２０１を形成する。前記ゲートリセス部２０１の底面は、前記第一スペーサ層１０３、前記第二スペーサ層１０４のいずれかに有する。次に、レジストパターニング後にイオン注入することによりイオン注入部３０１を形成する。次に、再びＭＯＣＶＤ法により、第三電子障壁層２０２、ｐ型層２０３を形成する。次に、レジストパターニング後にイオン注入することによりイオン注入部３０１を再度形成する。次に、レジストパターニング後にドライエッチングすることによりゲートリセス部２０１とゲート・ソース間以外の前記ｐ型層２０３を除去する。次に、ソース電極３０２およびドレイン電極３０３を前記第三電子障壁層２０２上に形成する。次に、ゲート電極３０４を前記ｐ型層２０３上に形成する。
【００３９】
以上のように、本実施の形態によれば、ノーマリオフかつ大電流の電界効果トランジスタを実現できる。
【００４０】
（第６の実施の形態）
以下、第６の実施の形態に係る窒化物半導体素子を製造方法とともに説明する。図１１は第６の実施の形態に係る電界効果トランジスタの上面図であり、図１２は図１１のＡ−Ａ´線に沿って切った断面図である。図１１、図１２において、図１、図２と同一の要素は同一の符号を付与し説明を省略する。Ｓｉからなる基板１０１の主面上に、チャネル層１０２、第一スペーサ層１０３、第二スペーサ層１０４、第一電子障壁層１０５、第二電子障壁層１０６を順次成長させる。次に、レジストパターニング後にドライエッチングすることによりゲートリセス部２０１を形成する。次に、再びＭＯＣＶＤ法により、第三電子障壁層２０２、ｐ型層２０３を形成する。次に、レジストパターニング後にドライエッチングすることによりゲートリセス部２０１とゲート・ソース間以外の前記ｐ型層２０３を除去する。次に、レジストパターニング後にドライエッチングすることにより素子分離部２０４を形成する。次に、レジストパターニング後にイオン注入することによりイオン注入部３０１を形成する。次に、ソース電極３０２およびドレイン電極３０３を前記第三電子障壁層２０２上に形成する。次に、前記ｐ型層２０３上にゲート電極３０４を形成する。前記ｐ型層２０３はソース電極３０２を囲うように形成する。第２の実施の形態と同様、再成長した第三電子障壁層２０２をドライエッチングにより除去しているので、イオン注入工程は一度で良い。また、チャネルに対して直接イオン注入していないため、イオン注入プロファイルによらず安定した素子分離特性が期待できる。
【００４１】
以上のように、本実施の形態によれば、ノーマリオフかつ大電流、安定した素子分離特性の電界効果トランジスタを実現できる。
【００４２】
（第７の実施の形態）
以下、第７の実施の形態に係る窒化物半導体素子を製造方法とともに説明する。図１３は第７の実施の形態に係る電界効果トランジスタの上面図であり、図１４は図１３のＡ−Ａ´線に沿って切った断面図である。図１３、図１４において、図１、図２と同一の要素は同一の符号を付与し説明を省略する。Ｓｉからなる基板１０１の主面上に、チャネル層１０２、第一スペーサ層１０３、第二スペーサ層１０４、第一電子障壁層１０５、第二電子障壁層１０６を順次成長させる。次に、レジストパターニング後にドライエッチングすることによりゲートリセス部２０１を形成する。前記ゲートリセス部２０１の底面は、前記第一スペーサ層１０３、前記第二スペーサ層１０４のいずれかに有する。次に、レジストパターニング後にイオン注入することによりイオン注入部３０１を形成する。次に、再びＭＯＣＶＤ法により、第三電子障壁層２０２、ｐ型層２０３を形成する。次に、レジストパターニング後にドライエッチングすることによりゲートリセス部２０１とゲート・ソース間以外の前記ｐ型層２０３を除去する。次に、ソース電極３０２およびドレイン電極３０３を前記第三電子障壁層２０２上に形成する。次に、前記ｐ型層２０３上にゲート電極３０４を形成する。前記ｐ型層２０３はソース電極３０２を囲うように形成する。実施の形態３と同様、再成長した第三電子障壁層２０２をｐ型層２０３によって空乏化しているため、イオン注入は再成長した第三電子障壁層２０２に行う必要はない。前記ｐ型層２０３が形成した空乏層は実施の形態５、６と比較して表面を通じた電流リークも抑制する。
【００４３】
以上のように、本実施の形態によれば、ノーマリオフかつ大電流、低リーク電流の電界効果トランジスタを実現できる。
【００４４】
（第８の実施の形態）
以下、第８の実施の形態に係る窒化物半導体素子を製造方法とともに説明する。図１５は第８の実施の形態に係る電界効果トランジスタの上面図であり、図１６は図１５のＡ−Ａ´線に沿って切った断面図である。図１５、図１６において、図１、図２と同一の要素は同一の符号を付与し説明を省略する。Ｓｉからなる基板１０１の主面上に、チャネル層１０２、第一スペーサ層１０３、第二スペーサ層１０４、第一電子障壁層１０５、第二電子障壁層１０６を順次成長させる。次に、レジストパターニング後にドライエッチングすることによりゲートリセス部２０１を形成する。前記ゲートリセス部２０１の底面は、前記第一スペーサ層１０３、前記第二スペーサ層１０４のいずれかに有する。次に、レジストパターニング後にドライエッチングすることにより素子分離部２０４を形成する。次に、レジストパターニング後にイオン注入することによりイオン注入部３０１を形成する。次に、再びＭＯＣＶＤ法により、ｐ型層２０３を形成する。次に、レジストパターニング後にドライエッチングすることによりゲートリセス部２０１とゲート・ソース間以外の前記ｐ型層２０３を除去する。次に、ソース電極３０２およびドレイン電極３０３を前記第二電子障壁層１０６上に順次形成する。次に、前記ｐ型層２０３上にゲート電極３０４を形成する。前記ｐ型層２０３はソース電極３０２を囲うように形成する。第４の実施の形態と同様、再成長した第三電子障壁層２０２をｐ型層２０３によって空乏化しているため、イオン注入は再成長した第三電子障壁層２０２に行う必要はない。また、チャネルに対して直接イオン注入していないため、イオン注入プロファイルによらず安定した素子分離特性が期待できる。前記ｐ型層２０３が形成した空乏層により、第５および第６の実施の形態と比較して表面を通じた電流リークも抑制される。
【００４５】
以上のように、本実施の形態によれば、ノーマリオフかつ大電流、低リーク電流、安定した素子分離特性の電界効果トランジスタを実現できる。
【００４６】
（第９の実施の形態）
以下、第９の実施の形態に係る窒化物半導体素子を製造方法とともに説明する。図１７は第９の実施の形態に係る電界効果トランジスタの上面図であり、図１８は図１７のＡ−Ａ´線に沿って切った断面図である。図１７、図１８において、図１、図２と同一の要素は同一の符号を付与し説明を省略する。Ｓｉからなる基板１０１の主面上に、チャネル層１０２、第一スペーサ層１０３、第二スペーサ層１０４、第一電子障壁層１０５、第二電子障壁層１０６を順次成長させる。次に、レジストパターニング後にドライエッチングすることによりゲートリセス部２０１を形成する。前記ゲートリセス部２０１の底面は、前記第一スペーサ層１０３、前記第二スペーサ層１０４のいずれかに有する。次に、レジストパターニング後にイオン注入することによりイオン注入部３０１を形成する。次に、再びＭＯＣＶＤ法により、ｐ型層２０３を形成する。次に、レジストパターニング後にイオン注入することによりイオン注入部３０１を再度形成する。次に、レジストパターニング後にドライエッチングすることによりゲートリセス部２０１とゲート・ソース間以外の前記ｐ型層２０３を除去する。次に、ソース電極３０２およびドレイン電極３０３を前記第二電子障壁層１０６上に形成する。次に、ゲート電極３０４を前記ｐ型層２０３上に形成する。
【００４７】
以上のように、本実施の形態によれば、ノーマリオフかつ大電流の電界効果トランジスタを実現できる。
【００４８】
（第１０の実施の形態）
以下、第１０の実施の形態に係る窒化物半導体素子を製造方法とともに説明する。図１９は第１０の実施の形態に係る電界効果トランジスタの上面図であり、図２０は図１９のＡ−Ａ´線に沿って切った断面図である。図１９、図２０において、図１、図２と同一の要素は同一の符号を付与し説明を省略する。Ｓｉからなる基板１０１の主面上に、チャネル層１０２、第一スペーサ層１０３、第二スペーサ層１０４、第一電子障壁層１０５、第二電子障壁層１０６を順次成長させる。次に、レジストパターニング後にドライエッチングすることによりゲートリセス部２０１を形成する。次に、再びＭＯＣＶＤ法によりｐ型層２０３を形成する。次に、レジストパターニング後にドライエッチングすることによりゲートリセス部２０１とゲート・ソース間以外の前記ｐ型層２０３を除去する。次に、レジストパターニング後にドライエッチングすることにより素子分離部２０４を形成する。次に、レジストパターニング後にイオン注入することによりイオン注入部３０１を形成する。次に、ソース電極３０２およびドレイン電極３０３を前記第二電子障壁層１０６上に順次形成する。次に、前記ｐ型層２０３上にゲート電極３０４を形成する。前記ｐ型層２０３はソース電極３０２を囲うように形成する。第２の実施の形態と同様、チャネルに対して直接イオン注入していないため、イオン注入プロファイルによらず安定した素子分離特性が期待できる。
【００４９】
以上のように、本実施の形態によれば、ノーマリオフかつ大電流、安定した素子分離特性の電界効果トランジスタを実現できる。
【００５０】
（第１１の実施の形態）
以下、第１１の実施の形態に係る窒化物半導体素子を製造方法とともに説明する。図２１は第１１の実施の形態に係る電界効果トランジスタの上面図であり、図２２は図２１のＡ−Ａ´線に沿って切った断面図である。図２１、図２２において、図１、図２と同一の要素は同一の符号を付与し説明を省略する。Ｓｉからなる基板１０１の主面上に、チャネル層１０２、第一スペーサ層１０３、第二スペーサ層１０４、第一電子障壁層１０５、第二電子障壁層１０６を順次成長させる。次に、レジストパターニング後にドライエッチングすることによりゲートリセス部２０１を形成する。前記ゲートリセス部２０１の底面は、前記第一スペーサ層１０３、前記第二スペーサ層１０４のいずれかに有する。次に、レジストパターニング後にイオン注入することによりイオン注入部３０１を形成する。次に、再びＭＯＣＶＤ法によりｐ型層２０３を形成する。次に、レジストパターニング後にドライエッチングすることによりゲートリセス部２０１とゲート・ソース間以外の前記ｐ型層２０３を除去する。次に、ソース電極３０２およびドレイン電極３０３を前記第二電子障壁層１０６上に形成する。次に、前記ｐ型層２０３上にゲート電極３０４を形成する。前記ｐ型層２０３はソース電極３０２を囲うように形成する。第３の実施の形態と同様、前記ｐ型層２０３が形成した空乏層は第９および第１０の実施の形態と比較して表面を通じた電流リークも抑制する。
【００５１】
以上のように、本実施の形態によれば、ノーマリオフかつ大電流、低リーク電流の電界効果トランジスタを実現できる。
【００５２】
（第１２の実施の形態）
以下、第１２の実施の形態に係る窒化物半導体素子を製造方法とともに説明する。図２３は第１２の実施の形態に係る電界効果トランジスタの上面図であり、図２４は図２３のＡ−Ａ´線に沿って切った断面図である。図２３、図２４において、図１、図２と同一の要素は同一の符号を付与し説明を省略する。Ｓｉからなる基板１０１の主面上に、チャネル層１０２、第一スペーサ層１０３、第二スペーサ層１０４、第一電子障壁層１０５、第二電子障壁層１０６を順次成長させる。次に、レジストパターニング後にドライエッチングすることによりゲートリセス部２０１を形成する。前記ゲートリセス部２０１の底面は、前記第一スペーサ層１０３、前記第二スペーサ層１０４のいずれかに有する。次に、レジストパターニング後にドライエッチングすることにより素子分離部２０４を形成する。次に、レジストパターニング後にイオン注入することによりイオン注入部３０１を形成する。次に、再びＭＯＣＶＤ法により、ｐ型層２０３を形成する。次に、レジストパターニング後にドライエッチングすることによりゲートリセス部２０１とゲート・ソース間以外の前記ｐ型層２０３を除去する。次に、ソース電極３０２およびドレイン電極３０３を前記第二電子障壁層１０６上に形成する。次に、前記ｐ型層２０３上にゲート電極３０４を形成する。前記ｐ型層２０３はソース電極３０２を囲うように形成する。第４の実施の形４と同様、前記ｐ型層２０３が形成した空乏層により、第９および第１０の実施の形態と比較して表面を通じた電流リークも抑制される。
【００５３】
以上のように、本実施の形態によれば、ノーマリオフかつ大電流、低リーク電流、安定した素子分離特性の電界効果トランジスタを実現できる。
【００５４】
（第１３の実施の形態）
以下、第１３の実施の形態に係る窒化物半導体素子を製造方法とともに説明する。図２５は第１３の実施の形態に係る電界効果トランジスタの上面図であり、図２６は図２５のＡ−Ａ´線に沿って切った断面図である。図２５、図２６において、図１、図２と同一の要素は同一の符号を付与し説明を省略する。Ｓｉからなる基板１０１の主面上に、チャネル層１０２、第一スペーサ層１０３、第二スペーサ層１０４、ｐ型層２０３を順次成長させる。次に、前記ｐ型層２０３上に例えばＳｉＯ２からなる絶縁膜を形成し、レジストパターニング後にドライエッチングすることによりゲートリセス部２０１以外の絶縁膜および前記ｐ型層２０３を除去する。次に、再びＭＯＣＶＤ法により、第一電子障壁層１０５を形成する。前記ｐ型層２０３上には絶縁膜が形成されているため、前記第一電子障壁層は前記ｐ型層２０３上には前記第一電子障壁層１０５が形成されない。次に、フッ酸により絶縁膜を除去する。次に、レジストパターニング後にイオン注入することによりイオン注入部３０１を形成する。次に、ソース電極３０２およびドレイン電極３０３を前記第一電子障壁層１０５上に形成する。次に、ゲート電極３０４を前記ｐ型層２０３上に形成する。前記ｐ型層２０３はソース電極３０２を囲うように形成されている。
【００５５】
以上のように、本実施の形態によれば、ノーマリオフかつ大電流の電界効果トランジスタを実現できる。
【００５６】
（第１４の実施の形態）
以下、第１４の実施の形態に係る窒化物半導体素子を製造方法とともに説明する。図２７は第１４の実施の形態に係る電界効果トランジスタの上面図であり、図２８は図２７のＡ−Ａ´線に沿って切った断面図である。図２７、図２８において、図１、図２と同一の要素は同一の符号を付与し説明を省略する。Ｓｉからなる基板１０１の主面上に、チャネル層１０２、第一スペーサ層１０３、第二スペーサ層１０４、ｐ型層２０３を順次成長させる。次に、前記ｐ型層２０３上に例えばＳｉＯ２からなる絶縁膜を形成し、レジストパターニング後にドライエッチングすることによりゲートリセス部２０１以外の絶縁膜および前記ｐ型層２０３を除去する。次に、再びＭＯＣＶＤ法により、第一電子障壁層１０５を形成する。前記ｐ型層２０３上には絶縁膜が形成されているため、前記第一電子障壁層１０５は前記ｐ型層２０３上には前記第一電子障壁層１０５が形成されない。次に、フッ酸により絶縁膜を除去する。次に、レジストパターニング後にドライエッチングすることにより素子分離部２０４を形成する。次に、レジストパターニング後にイオン注入することによりイオン注入部３０１を形成する。次に、ソース電極３０２およびドレイン電極３０３を前記第一電子障壁層１０５上に形成する。次に、ゲート電極３０４を前記ｐ型層２０３上に形成する。
【００５７】
以上のように、本実施の形態によれば、ノーマリオフかつ大電流の電界効果トランジスタを実現できる。
【００５８】
なお、上記第１から第１４の実施の形態において、電界効果トランジスタを構成する各半導体層の組成や層厚、ゲートリセス部２０１の幅は上記に限定されない。また、ソース電極３０２、ドレイン電極３０３およびゲート電極３０４を構成する電極金属やその膜厚は上記に限定されない。また、イオン注入部３０１の領域は、上記に限定されない。
【００５９】
また、上記第１から第１４の実施の形態において、ｐ型層２０３のキャリア濃度は上記に限定されない。
【００６０】
また、上記第１ないし第１４の実施の形態において、基板１０１としては、主面を（１１１）とするＳｉ以外にサファイア、炭化珪素、窒化ガリウム、窒化アルミニウム、酸化ガリウム等を用いることができる。
【００６１】
また、上記第１から第１４の実施の形態において、アクセプタ性の不純物としてＭｇを用いたが、Ｍｇ以外にＢｅ、Ｃ、Ｚｎを用いてもよい。
【産業上の利用可能性】
【００６２】
本発明にかかる電界効果トランジスタは、Ｉｎを含む窒化物半導体よりなる電子障壁層にＭｇをドープすることによりゲートリーク電流を抑制でき、かつオフ耐圧を向上させることができるものである。この電界効果トランジスタは、空調や自動車の制御といった、高耐圧が求められるパワーデバイスの分野に大いに利用できるものである。
【符号の説明】
【００６３】
１０１    基板
１０２    チャネル層
１０３    第一スペーサ層
１０４    第二スペーサ層
１０５    第一電子障壁層
１０６    第二電子障壁層
２０１    ゲートリセス部
２０２    第三電子障壁層
２０３    ｐ型層
２０４    素子分離部
３０１    イオン注入部
３０２    ソース電極
３０３    ドレイン電極
３０４    ゲート電極
【国際調査報告】
2015125471.tif 000033
2015125471.tif 000034
2015125471.tif 000035
2015125471.tif 000036