(57)【要約】  複数の発光画素（１００）が行列状に配置された表示部（６）と、表示部（６）を制御する制御回路（２）と、を備える表示装置（１）であって、複数の発光画素（１００）のそれぞれは、発光素子（有機ＥＬ素子（１０３））、及び、発光素子に電流を供給することにより発光素子を発光させる駆動トランジスタ（１０２）を備え、制御回路（２）は、表示部（６）の表示を停止する場合に、表示部（６）の表示停止時における駆動トランジスタ（１０２）の閾値電圧のシフト量を求め、かつ、表示部（６）の表示停止中に駆動トランジスタ（１０２）のゲート−ソース間に印加することでシフト量を減少させる回復電圧、及び、回復電圧を印加する時間である印加時間の少なくとも一方を、シフト量に基づいて決定する。
2015162651.tif 000002
【特許請求の範囲】
【請求項１】
複数の発光画素が行列状に配置された表示部と、
前記表示部を制御する制御回路と、を備える表示装置であって、
前記複数の発光画素のそれぞれは、
発光素子、及び、前記発光素子に電流を供給することにより前記発光素子を発光させる駆動トランジスタを備え、
前記制御回路は、
前記表示部の表示を停止する場合に、前記表示部の表示停止時における前記駆動トランジスタの閾値電圧のシフト量を求め、かつ、前記表示部の表示停止中に前記駆動トランジスタのゲート−ソース間に印加することで前記シフト量を減少させる回復電圧、及び、前記回復電圧を印加する時間である印加時間の少なくとも一方を、前記シフト量に基づいて決定する
表示装置。
【請求項２】
前記制御回路は、前記駆動トランジスタのゲート−ソース間への印加電圧の履歴に基づいて前記シフト量を算出する
請求項１に記載の表示装置。
【請求項３】
前記制御回路は、前記シフト量を測定する
請求項１に記載の表示装置。
【請求項４】
前記制御回路は、前記表示部の表示停止中に、前記回復電圧を変更する
請求項１〜３のいずれか１項に記載の表示装置。
【請求項５】
前記制御回路は、前記表示部の表示を停止する場合に、停止状態が維持される停止時間を予測し、予測した前記停止時間に基づいて、前記印加時間を決定する
請求項１〜４のいずれか１項に記載の表示装置。
【請求項６】
前記制御回路は、前記印加時間及び前記シフト量に基づいて前記回復電圧を決定する
請求項５に記載の表示装置。
【請求項７】
前記制御回路は、前記印加時間経過後に、前記閾値電圧の変動を抑制するように、前記駆動トランジスタのゲート−ソース間に所定の電圧を印加する
請求項１〜６のいずれか１項に記載の表示装置。
【請求項８】
前記制御回路は、前記複数の発光画素のそれぞれに対応する前記回復電圧を求めて、前記複数の発光画素のそれぞれに印加する
請求項１〜７のいずれか１項に記載の表示装置。
【請求項９】
前記表示部周辺の人を検知する監視部をさらに備え、
前記監視部が人を検知した場合に、前記印加時間を変更する
請求項１〜８のいずれか１項に記載の表示装置。
【請求項１０】
複数の発光画素が行列状に配置された表示部を備える表示装置の駆動方法であって、
前記複数の発光画素のそれぞれは、
発光素子、及び、前記発光素子に電流を供給することにより前記発光素子を発光させる駆動トランジスタを備え、
前記表示装置の駆動方法は、
前記表示部の表示を停止する場合に、前記表示部の表示停止時における前記駆動トランジスタの閾値電圧のシフト量を求めるステップと、
前記表示部の表示停止中に前記駆動トランジスタのゲート−ソース間に印加することで前記シフト量を減少させる回復電圧、及び、前記回復電圧を印加する時間である印加時間の少なくとも一方を、前記シフト量に基づいて決定するステップと、を含む
表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、表示装置及びその駆動方法に関し、特に電流駆動型の発光素子を用いた表示装置の駆動方法に関する。
【背景技術】
【０００２】
近年、液晶ディスプレイに代わる次世代のフラットパネルディスプレイの一つとして、有機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）を利用した有機ＥＬディスプレイが注目されている。有機ＥＬディスプレイ等のアクティブマトリクス方式の表示装置には、駆動トランジスタとして薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）が用いられる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開第２００６／０７０８３３号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＴＦＴでは、通電時のゲート−ソース間電圧などの電圧ストレスにより、ＴＦＴの閾値電圧がシフトする。そして、閾値電圧の経時的なシフトは、有機ＥＬへの供給電流量変動の原因となるため、表示装置の輝度制御に影響し、表示品質を悪化させる。【０００５】
閾値電圧シフトによる有機ＥＬの輝度変化の影響を抑制するための方法として、特許文献１には、ゲート−ソース間に閾値電圧以下の電圧（逆バイアス）を印加して、閾値電圧シフト量を低減する方法が記載されている。しかしながら、特許文献１に記載された方法では、閾値電圧シフトの影響を十分に抑制できない場合がある。【０００６】
そこで、本開示は、駆動トランジスタの閾値電圧を回復できる表示装置及びその駆動方法を提供する。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、本開示の一態様に係る表示装置は、複数の発光画素が行列状に配置された表示部と、前記表示部を制御する制御回路と、を備える表示装置であって、前記複数の発光画素のそれぞれは、発光素子、及び、前記発光素子に電流を供給することにより前記発光素子を発光させる駆動トランジスタを備え、前記制御回路は、前記表示部の表示を停止する場合に、前記表示部の表示停止時における前記駆動トランジスタの閾値電圧のシフト量を求め、かつ、前記表示部の表示停止中に前記駆動トランジスタのゲート−ソース間に印加することで前記シフト量を減少させる回復電圧、及び、前記回復電圧を印加する時間である印加時間の少なくとも一方を、前記シフト量に基づいて決定する。
【発明の効果】
【０００８】
本開示の表示装置及びその駆動方法は、駆動トランジスタの閾値電圧を回復できる。
【図面の簡単な説明】
【０００９】
【図１】図１は、ＴＦＴの伝達特性の概要を示したグラフである。
【図２】図２は、ＴＦＴのストレス印加時の伝達特性の経時変化を示すグラフである。
【図３】図３は、ＴＦＴのストレス印加時の伝達特性の経時変化を示すグラフである。
【図４】図４は、ＴＦＴのストレス印加時の伝達特性の経時変化を示すグラフである。
【図５】図５は、ＴＦＴのストレス印加時の伝達特性の経時変化を示すグラフである。
【図６】図６は、ＴＦＴのストレス印加時の伝達特性の経時変化を示すグラフである。
【図７】図７は、ＴＦＴへの印加電圧と閾値電圧シフトとの関係を示すグラフである。
【図８】図８は、実施の形態１の表示装置の電気的な構成を示すブロック図である。
【図９】図９は、実施の形態１の表示装置における発光画素の構成を示す回路図である。
【図１０】図１０は、実施の形態１の表示装置の表示停止時の動作の概要を示すフローチャートである。
【図１１】図１１は、劣化期間の長さに対する閾値電圧の劣化量の関係を示すグラフである。
【図１２】図１２は、駆動トランジスタに印加される信号電圧が変動する場合の閾値電圧シフト量の経時変化の概要を示すグラフである。
【図１３】図１３は、駆動トランジスタに印加される信号電圧が変動する場合の代表劣化曲線上の点の移動の様子を示すグラフである。
【図１４】図１４は、実施の形態１の表示装置において、閾値電圧を検出する際に使用される発光画素内の素子を抜粋して示した回路図である。
【図１５】図１５は、実施の形態１の表示装置において、閾値電圧を検出する際の回路の動作を示すタイミングチャートである。
【図１６】図１６は、実施の形態１の表示装置において、回復電圧を印加する際に使用される発光画素内の素子を抜粋して示した回路図である。
【図１７】図１７は、実施の形態１の表示装置において、回復電圧を印加する際の回路の動作を示すタイミングチャートである。
【図１８】図１８は、実施の形態１の変形例１の表示装置において、回復電圧を印加する際に使用される発光画素内の素子を抜粋して示した回路図である。
【図１９】図１９は、実施の形態１の変形例１の表示装置において、回復電圧を印加する際の回路の動作を示すタイミングチャートである。
【図２０】図２０は、実施の形態１の変形例２の表示装置において、回復電圧を印加する際の回路の動作を示すタイミングチャートである。
【図２１】図２１は、実施の形態１の変形例３の表示装置において、回復電圧を印加する際の回路の動作を示すタイミングチャートである。
【図２２】図２２は、実施の形態１の変形例４の表示装置において、閾値電圧を検出する際に使用される発光画素内の素子を抜粋して示した回路図である。
【図２３】図２３は、実施の形態１の変形例４の表示装置において、閾値電圧を検出する際の回路の動作を示すタイミングチャートである。
【図２４】図２４は、実施の形態２の表示装置の表示停止時の動作の概要を示すフローチャートである。
【図２５】図２５は、閾値電圧シフト量の読み出しに使用される測定サンプルの場所と、各場所の特性を示す表である。
【発明を実施するための形態】
【００１０】
（本開示の基礎となる知見）
以下、本開示の詳細を説明する前に、本開示の基礎となる知見について説明する。
【００１１】
有機ＥＬ表示装置の発光画素に含まれる駆動トランジスタの閾値電圧について説明する。ＴＦＴからなる駆動トランジスタにおいては、電圧を印加すると閾値電圧が経時的に変化する。すなわち、駆動トランジスタのゲート電極にバイアスが印加されると、ゲート絶縁膜に、正バイアス印加時には電子が注入され、負バイアス印加時にはホールが注入されるため、正又は負の閾値電圧シフトが起こる。図１は、駆動トランジスタのゲート−ソース間に印加されるゲート−ソース間電圧Ｖｇｓ（映像信号電圧）と、ドレイン−ソース間を流れる電流Ｉｄｓ（有機ＥＬ素子への供給電流）との関係（伝達特性）の概要を示すグラフである。図１において、破線が使用開始時における駆動トランジスタの伝達特性を示し、実線が電圧印加により閾値電圧が変化した後の伝達特性を示す。図１に示されるように、ＴＦＴでは、ゲート−ソース間への電圧印加の大きさと印加時間に依存して、閾値電圧がＶｔｈ０からＶｔｈにシフトする。これに伴い、使用開始時に、目標電流を得るために必要とされた印加電圧を、閾値電圧シフト後に印加しても、目標電流を得られず、有機ＥＬ素子に所望の大きさの電流を供給できない。そのため、有機ＥＬ表示装置において、閾値電圧シフトによる有機ＥＬ素子の輝度変化の影響を抑制するために、ゲート−ソース間電圧Ｖｇｓを、閾値電圧Ｖｔｈに応じてオフセットさせるＴＦＴの駆動技術が知られている。しかしながら、駆動回路の発生電圧の限界などにより、ゲート−ソース間電圧Ｖｇｓをオフセットさせる量にも限度があるため、当該限度を超える閾値電圧シフトが発生した場合には、有機ＥＬ素子の輝度変化の影響を抑制することができない。
【００１２】
そこで、特許文献１に記載された表示装置においては、駆動トランジスタのゲート−ソース間に逆バイアスを印加する技術を用いている。ここで、逆バイアスとは、駆動トランジスタがｎ型の場合には、ゲート−ソース間電圧Ｖｇｓが、閾値電圧Ｖｔｈより小さいことを意味する。また、駆動トランジスタがｐ型の場合には、ゲート−ソース間電圧Ｖｇｓが、閾値電圧Ｖｔｈより高いことを意味する。特許文献１に記載された表示装置においては、駆動トランジスタのゲート−ソース間に逆バイアスを印加することにより、閾値電圧を回復させ得ることが記載されている。
【００１３】
しかしながら、特許文献１には、逆バイアス電圧の大きさ及び逆バイアス印加時間と、閾値電圧の回復量との関係について記載されていない。したがって、特許文献１に記載された表示装置においては、十分に閾値電圧を回復させられない可能性、及び、必要以上に大きい逆バイアスを印加する可能性がある。
【００１４】
以下、このような問題を抑制し得る本開示に係る表示装置及びその駆動方法について説明する。
【００１５】
（本開示の概要）
本開示の一態様に係る表示装置は、複数の発光画素が行列状に配置された表示部と、前記表示部を制御する制御回路と、を備える表示装置であって、前記複数の発光画素のそれぞれは、発光素子、及び、前記発光素子に電流を供給することにより前記発光素子を発光させる駆動トランジスタを備え、前記制御回路は、前記表示部の表示を停止する場合に、前記表示部の表示停止時における前記駆動トランジスタの閾値電圧のシフト量を求め、かつ、前記表示部の表示停止中に前記駆動トランジスタのゲート−ソース間に印加することで前記シフト量を減少させる回復電圧、及び、前記回復電圧を印加する時間である印加時間の少なくとも一方を、前記シフト量に基づいて決定する。
【００１６】
また、本開示の一態様に係る表示装置では、前記制御回路は、前記駆動トランジスタのゲート−ソース間への印加電圧の履歴に基づいて前記シフト量を算出してもよい。
【００１７】
また、本開示の一態様に係る表示装置では、前記制御回路は、前記シフト量を測定してもよい。
【００１８】
また、本開示の一態様に係る表示装置では、前記制御回路は、前記表示部の表示停止中に、前記回復電圧を変更してもよい。
【００１９】
また、本開示の一態様に係る表示装置では、前記制御回路は、前記表示部の表示を停止する場合に、停止状態が維持される停止時間を予測し、予測した前記停止時間に基づいて、前記印加時間を決定してもよい。
【００２０】
また、本開示の一態様に係る表示装置では、前記制御回路は、前記印加時間及び前記シフト量に基づいて前記回復電圧を決定してもよい。
【００２１】
また、本開示の一態様に係る表示装置では、前記制御回路は、前記印加時間経過後に、前記閾値電圧の変動を抑制するように、前記駆動トランジスタのゲート−ソース間に所定の電圧を印加してもよい。
【００２２】
また、本開示の一態様に係る表示装置では、前記制御回路は、前記複数の発光画素のそれぞれに対応する前記回復電圧を求めて、前記複数の発光画素のそれぞれに印加してもよい。
【００２３】
また、本開示の一態様に係る表示装置では、前記表示部周辺の人を検知する監視部をさらに備え、前記監視部が人を検知した場合に、前記印加時間を変更してもよい。
【００２４】
また、本開示の一態様に係る表示装置の駆動方法は、複数の発光画素が行列状に配置された表示部を備える表示装置の駆動方法であって、前記複数の発光画素のそれぞれは、発光素子、及び、前記発光素子に電流を供給することにより前記発光素子を発光させる駆動トランジスタを備え、前記表示装置の駆動方法は、前記表示部の表示を停止する場合に、前記表示部の表示停止時における前記駆動トランジスタの閾値電圧のシフト量を求めるステップと、前記表示部の表示停止中に前記駆動トランジスタのゲート−ソース間に印加することで前記シフト量を減少させる回復電圧、及び、前記回復電圧を印加する時間である印加時間の少なくとも一方を、前記シフト量に基づいて決定するステップと、を含む。
【００２５】
（閾値電圧シフトとゲート−ソース間電圧との関係）
まず、実施の形態の説明に先立ち、駆動トランジスタの閾値電圧シフトとゲート−ソース間電圧との関係について説明する。なお、以下において、閾値電圧は飽和領域における閾値電圧であるとして説明する。閾値電圧は、具体的には以下の通り定められる。
【００２６】
［飽和領域（Ｖｇｓ−Ｖｔｈ＜Ｖｄｓ）の閾値電圧の定義］
飽和領域（Ｖｇｓ−Ｖｔｈ＜Ｖｄｓ）における閾値電圧Ｖｔｈは、ドレイン−ソース間電流の平方根（（Ｉｄｓ）１／２）−ゲート−ソース間電圧（Ｖｇｓ）特性において、移動度が最大値となるＶｇｓ点における（Ｉｄｓ）１／２−Ｖｇｓ特性接線とＶｇｓ電圧軸（ｘ軸）の交点となるＶｇｓ値として定義することができる。ここで、移動度は（Ｉｄｓ）１／２−Ｖｇｓ特性における傾きｄ（Ｉｄｓ）１／２／ｄＶｇｓを式１に代入して得られる。なお、Ｌはチャネル長、Ｗはチャネル幅、Ｃは単位面積あたりのゲート容量である。
【００２７】
【数１】
2015162651.tif 000003
【００２８】
まず、ストレスが印加されていないＴＦＴを用意し、ドレイン電位Ｖｄ及びソース電位Ｖｓを０Ｖとし、ゲート電位Ｖｇを所定の値のまま、３時間維持して、ストレスを印加する。ここで、本実験では、膜厚２２０ｎｍのシリコン窒化物膜及び膜厚５０ｎｍのシリコン酸化物膜からなるゲート絶縁膜と、膜厚９０ｎｍの酸化物半導体からなる半導体層とを備えるＴＦＴが用いられた。また、ゲート電位Ｖｇとして、−５．０Ｖ、−４．０Ｖ、−３．０Ｖ、・・・、＋３．０Ｖ、＋４．０Ｖ、＋５．０Ｖが選択され、環境温度は９０℃に維持された。なお、閾値電圧シフトの熱活性化エネルギー約４００ｍｅＶを用いて算出される温度加速係数をストレス時間に換算すると、実験条件である環境温度９０℃における３時間の電圧ストレスは、環境温度４０℃における数十時間の電圧ストレスに相当する。
【００２９】
本実験の結果について、図２〜図７を用いて説明する。
【００３０】
図２〜図６は、ゲート−ソース間電圧Ｖｇｓと、閾値電圧の初期値Ｖｔｈ０との差を、それぞれ、−４．０Ｖ、−３．０Ｖ、−２．０Ｖ、−１．０Ｖ、０．１Ｖとした場合の伝達特性の経時変化を示すグラフである。
【００３１】
図２〜図６に示されるように、Ｖｇｓ−Ｖｔｈ０＝−２．０Ｖの場合において、閾値電圧シフトが最も小さい。また、Ｖｇｓ−Ｖｔｈ０の値が−２．０Ｖより小さくなるほど、負シフトが大きくなり、Ｖｇｓ−Ｖｔｈ０の値が−２．０Ｖより大きくなるほど、正シフトが大きくなる。
【００３２】
図７は、これらの実験結果をまとめて、閾値電圧シフト量ΔＶｔｈの印加電圧（Ｖｇｓ−Ｖｔｈ０）依存性を示したグラフである。
【００３３】
図７に示されるように、Ｖｇｓ−Ｖｔｈ０の値を−２．０Ｖより小さくすることで、閾値電圧が負シフトする。すなわち、閾値電圧が正バイアスによって正方向へシフトした場合に、Ｖｇｓ−Ｖｔｈ０の値が−２．０Ｖより小さくなるようにＶｇｓを印加することによって、閾値電圧を回復させることができる。さらに、図７に示されるように、閾値電圧の回復量は、Ｖｇｓ−Ｖｔｈ０の値に応じて変化する。閾値電圧の回復量は、Ｖｇｓ、及び、Ｖｇｓの印加時間によって決定され、モデル化により算出することもできる。モデル化の詳細については後述する。
【００３４】
なお、以下では、駆動トランジスタの閾値電圧の正方向へのシフト量を減少させる（閾値電圧を回復させる）ゲート−ソース間電圧を「回復電圧」といい、閾値電圧の変動を抑制する（閾値電圧シフトの小さい）ゲート−ソース間電圧を「バランス電圧」という。
【００３５】
以下、適宜図面を参照しながら、実施の形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。
【００３６】
なお、発明者らは、当業者が本開示を十分に理解するために添付図面及び以下の説明を提供するものであって、これらによって請求の範囲に記載の主題を限定することを意図するものではない。
【００３７】
（実施の形態１）
実施の形態１の表示装置について、図面を参照しながら説明する。
【００３８】
［１−１．構成］
まず、本実施の形態の表示装置の構成について説明する。
【００３９】
図８は、本実施の形態の表示装置の電気的な構成を示すブロック図である。同図における表示装置１は、制御回路２と、メモリ３と、走査線駆動回路４と、信号線駆動回路５と、表示部６と、電源線駆動回路７と、監視部８と、を備える。
【００４０】
図９は、本実施の形態の表示装置１における表示部６が有する発光画素の回路構成を示す図である。図９に示されるように、発光画素１００は、有機ＥＬ素子１０３、駆動トランジスタ１０２、第１スイッチングトランジスタ１１１、第２スイッチングトランジスタ１１２、第３スイッチングトランジスタ１１３、第１コンデンサ１０１、第１走査線１２１、第２走査線１２２、第３走査線１２３、信号線１３０、第１電源線１３１、第２電源線１３２、第３電源線１３３及び第４電源線１３４を備える。
【００４１】
第１走査線１２１、第２走査線１２２及び第３走査線１２３は、走査線駆動回路４から送信された走査信号を発光画素１００に伝達する走査線である。
【００４２】
制御回路２は、走査線駆動回路４、信号線駆動回路５、表示部６、電源線駆動回路７、メモリ３及び監視部８の制御を行う回路である。制御回路２は、外部から入力された映像信号を、信号線駆動回路５へと出力する。また、メモリ３には、各駆動トランジスタ１０２の累積ストレス、表示装置１の使用履歴などのデータが記録されており、制御回路２は、当該データに基づいて、各駆動トランジスタ１０２の閾値電圧シフト量などを求める。制御回路２の動作の詳細については後述する。
【００４３】
走査線駆動回路４は、第１走査線１２１、第２走査線１２２及び第３走査線１２３に接続されており、第１走査線１２１、第２走査線１２２及び第３走査線１２３に走査信号を出力することにより、発光画素１００の有する第１スイッチングトランジスタ１１１、第２スイッチングトランジスタ１１２及び第３スイッチングトランジスタ１１３の導通・非導通を制御する機能を有する駆動回路である。
【００４４】
信号線駆動回路５は、信号線１３０に接続されており、映像信号に基づいた信号電圧を発光画素１００へ出力する機能を有する駆動回路である。
【００４５】
表示部６は、複数の発光画素１００が行列状に配置されたパネルであり、外部から表示装置１へ入力された映像信号に基づいて画像を表示する。
【００４６】
電源線駆動回路７は、第１電源線１３１、第２電源線１３２、第３電源線１３３及び第４電源線１３４に接続されており、各電源線を介して、発光画素１００内の素子に電圧を印加する機能を有する駆動回路である。
【００４７】
監視部８は、表示部６周辺の人を検知するための検知部であり、例えば、人感センサなどから構成される。監視部８は、表示部６周辺の人を検知した場合に制御回路２に信号を出力する。制御回路２は、監視部８から入力された信号を用いて、表示部６が表示停止状態に維持される時間を予測する。なお、本実施の形態の表示装置１は、監視部８を備えるが、表示装置１は必ずしも監視部８を備えなくてもよい。
【００４８】
駆動トランジスタ１０２は、有機ＥＬ素子１０３に電流を供給することにより発光させる駆動素子である。駆動トランジスタ１０２のゲート電極は、第１コンデンサ１０１の一方の電極に接続されている。また、駆動トランジスタ１０２のソース電極は、第１コンデンサ１０１の他方の電極及び有機ＥＬ素子１０３のアノード電極に接続されている。また、駆動トランジスタ１０２のドレイン電極は、第１電源線１３１に接続されている。以上のように接続された駆動トランジスタ１０２は、ゲート−ソース間に印加された信号電圧に対応した電圧を、当該信号電圧に対応したドレイン電流に変換する。そして、このドレイン電流を信号電流として有機ＥＬ素子１０３に供給する。駆動トランジスタ１０２は、例えば、ｎ型ＴＦＴで構成される。
【００４９】
第１スイッチングトランジスタ１１１は、ゲート電極が第１走査線１２１に接続され、ソース電極及びドレイン電極の一方が駆動トランジスタ１０２のゲート電極に接続され、ソース電極及びドレイン電極の他方が第３電源線１３３に接続されたスイッチング素子である。
【００５０】
第２スイッチングトランジスタ１１２は、ゲート電極が第２走査線１２２に接続され、ソース電極及びドレイン電極の一方が駆動トランジスタ１０２のソース電極に接続され、ソース電極及びドレイン電極の他方が第４電源線１３４に接続されたスイッチング素子である。
【００５１】
第３スイッチングトランジスタ１１３は、ゲート電極が第３走査線１２３に接続され、ソース電極及びドレイン電極の一方が駆動トランジスタ１０２のゲート電極に接続され、ソース電極及びドレイン電極の他方が信号線１３０に接続されたスイッチング素子である。
【００５２】
第１コンデンサ１０１は、一方の電極が駆動トランジスタ１０２のゲート電極に接続され、他方の電極が駆動トランジスタのソース電極に接続された容量素子である。第１コンデンサ１０１は、信号線１３０から供給された信号電圧に対応した電荷を保持し、例えば、第２スイッチングトランジスタ１１２及び第３スイッチングトランジスタ１１３が非導通状態となった後に、駆動トランジスタ１０２から有機ＥＬ素子１０３へ供給する信号電流を、映像信号に応じて制御する機能を有する。
【００５３】
有機ＥＬ素子１０３は、カソード電極が第２電源線１３２に接続され、アノード電極が駆動トランジスタ１０２のソース電極に接続された発光素子であり、駆動トランジスタ１０２により制御された信号電流に応じて発光する。
【００５４】
信号線１３０は、信号線駆動回路５に接続され、発光画素１００を含む画素列に属する各発光画素に接続され、映像信号に応じた信号電圧を各画素へ供給する機能を有する。また、表示装置１は、画素列数分の信号線１３０を備える。
【００５５】
第１走査線１２１、第２走査線１２２及び第３走査線１２３は、走査線駆動回路４に接続され、発光画素１００を含む画素行に属する各発光画素に接続されている。これにより、第３走査線１２３は、発光画素１００を含む画素行に属する各発光画素へ上記信号電圧を書き込むタイミングを供給する機能を有する。また、第１走査線１２１は、発光画素１００の有する駆動トランジスタ１０２のゲート電極に第３電源線の電圧Ｖ３（参照電圧）を印加し、駆動トランジスタ１０２の閾値電圧を検出するタイミングを供給する機能を有する。また第２走査線１２２は、発光画素１００の駆動トランジスタ１０２の閾値電圧を検出するために、発光画素１００の第１コンデンサ１０１及び有機ＥＬ素子１０３を初期化する機能を有する。
【００５６】
第１電源線１３１は、駆動トランジスタ１０２のドレイン電極に電圧Ｖ１を印加するための電源線である。
【００５７】
第２電源線１３２は、有機ＥＬ素子１０３のカソード電極に電圧Ｖ２を印加するための電源線である。
【００５８】
第３電源線１３３は、第１スイッチングトランジスタ１１１のソース電極又はドレイン電極に電圧Ｖ３（参照電圧）を印加するための電源線であり、有機ＥＬ素子１０３を発光させないようにする電圧である。つまりＶ３−Ｖ２≦Ｖｔｈ＋Ｖｔｈ＿ＥＬとなるように設定する。ここで、Ｖｔｈ＿ＥＬは有機ＥＬ素子１０３の発光開始電圧である。
【００５９】
第４電源線１３４は、第１コンデンサ１０１及び有機ＥＬ素子１０３が接続された駆動トランジスタ１０２のソース電圧をＶ４に初期化するための電源線である。ここでＶ４は有機ＥＬ素子１０３が発光しない電圧であることが望ましく、Ｖ４−Ｖ２≦Ｖｔｈ＿ＥＬとなるよう設定する。
【００６０】
［１−２．発光動作］
ここで、発光画素１００の発光動作について説明する。
【００６１】
まず、第１スイッチングトランジスタ１１１を、第１走査線１２１から供給される走査信号により導通状態とし、第３電源線から供給される所定の電圧Ｖ３を駆動トランジスタ１０２のゲート電極に印加して駆動トランジスタ１０２のソース−ドレイン間電流が流れないよう駆動トランジスタ１０２をオフ状態とする。
【００６２】
次に、第１スイッチングトランジスタ１１１を導通状態としたまま、第２スイッチングトランジスタ１１２を、第２走査線１２２から供給される走査信号により導通状態とする。これにより、駆動トランジスタ１０２のゲート−ソース間の電圧をＶ３−Ｖ４とすることで、駆動トランジスタ１０２の閾値電圧（Ｖｔｈ＿ＴＦＴ）を検出する動作に移行することが可能となる。
【００６３】
ここでＶ３−Ｖ４≧Ｖｔｈ＿ＴＦＴとなるようにＶ３を設定しておく。これにより、上述のＶ３−Ｖ２≦Ｖｔｈ＿ＥＬ＋Ｖｔｈ＿ＴＦＴ及びＶ２−Ｖ４≦Ｖｔｈ＿ＥＬの条件と合わせて、有機ＥＬ素子１０３を逆バイアス状態にして静電容量として機能させつつ、駆動トランジスタ１０２の閾値電圧の検出期間完了時にも、有機ＥＬ素子１０３を確実に非発光状態とすることが可能となる。すなわち、安定的に閾値電圧の検出動作を実行することが可能となる。
【００６４】
次に、第１スイッチングトランジスタ１１１を導通状態としたまま、第２スイッチングトランジスタ１１２を、第２走査線１２２から供給される走査信号により非導通状態とする。この瞬間では、駆動トランジスタ１０２のゲート−ソース間の電圧はＶ３−Ｖ４≧Ｖｔｈ＿ＴＦＴであるため、駆動トランジスタ１０２は導通状態であり、駆動トランジスタ１０２のドレイン−ソース間電流が、逆バイアス状態の有機ＥＬ素子１０３及び第１コンデンサ１０１へ流れる。これに伴い、有機ＥＬ素子１０３及び第１コンデンサ１０１は充電され、駆動トランジスタ１０２のソース電極の電位が上昇し、最終的に、駆動トランジスタ１０２のゲート−ソース間の電圧がＶｔｈ＿ＴＦＴ、すなわち駆動トランジスタ１０２のソース電極の電位がＶ３−Ｖｔｈ＿ＴＦＴとなると、駆動トランジスタ１０２はオフ状態となり、駆動トランジスタ１０２のドレイン−ソース間電流による有機ＥＬ素子１０３及び第１コンデンサ１０１への充電が停止する。よって、有機ＥＬ素子１０３と第１コンデンサ１０１に、駆動トランジスタ１０２の閾値電圧が保持される。
【００６５】
次に、第１スイッチングトランジスタ１１１を、第１走査線１２１から供給される走査信号により非導通状態とする。
【００６６】
次に、第３スイッチングトランジスタ１１３を、第３走査線１２３から供給される走査信号により導通状態とし、信号線１３０から供給される信号電圧（Ｖｄａｔａ）を駆動トランジスタ１０２のゲート電極に印加する。このとき、駆動トランジスタ１０２のゲート電極の電位は、Ｖ３からＶｄａｔａへと変化する。すなわち、第１コンデンサ１０１には（Ｖｄａｔａ−Ｖ３）×（Ｃｅｌ／（Ｃｅｌ＋Ｃｓ））＋Ｖｔｈ＿ＴＦＴが保持され、この電圧が駆動トランジスタ１０２のゲート−ソース間の電圧となる。なお、Ｃｅｌは有機ＥＬ素子１０３の静電容量であり、Ｃｓは第１コンデンサ１０１の静電容量である。またＶｄａｔａ−Ｖ３＞０である場合には、信号電圧（Ｖｄａｔａ）を駆動トランジスタ１０２のゲート電極に印加することにより、駆動トランジスタ１０２がＯＮ状態となってしまい、駆動トランジスタ１０２から供給される電流により駆動トランジスタ１０２のソース電圧が変動してしまうので、第３スイッチングトランジスタ１１３を導通状態とする時間は短いほうが好ましい。このようにして、駆動トランジスタ１０２の閾値電圧に依存しないドレイン−ソース間電流を駆動トランジスタ１０２から有機ＥＬ素子１０３へ供給することが可能となる。このとき、有機ＥＬ素子１０３が発光する。
【００６７】
上述した一連の動作により、１フレーム期間において、信号線１３０から供給される信号電圧に対応した輝度で有機ＥＬ素子１０３が発光することになる。
【００６８】
［１−３．表示停止時の動作］
次に、本実施の形態の表示装置１の表示停止時の動作について図１０を用いて説明する。
【００６９】
図１０は、本実施の形態の表示装置１の表示停止時の動作の概要を示すフローチャートである。
【００７０】
図１０に示されるように、まず、制御回路２は、表示部６の表示を停止するか否かを判断する（Ｓ１）。ここで、当該判断は、制御回路２の外部から制御回路２に入力される表示装置１の主電源スイッチのオフ操作を伝える信号の有無や、パネルに転送すべき映像データの制御回路２への入力の有無などに基づいて行われる。
【００７１】
表示部６の表示を停止しない場合（Ｓ１でＮｏ）には、制御回路２は、再度表示部６の表示を停止するか否かを判断する工程（Ｓ１）を実行する。
【００７２】
表示部６の表示を停止する場合（Ｓ１でＹｅｓ）には、制御回路２は、各発光画素１００の駆動トランジスタ１０２における閾値電圧シフト量ΔＶｔｈを算出する（Ｓ２）。閾値電圧シフト量ΔＶｔｈの算出は、算出時までに駆動トランジスタ１０２に印加されたゲート−ソース間電圧の履歴に基づいて行われる。当該履歴はメモリ３に記録されている。詳細な算出方法については後述する。
【００７３】
次に、制御回路２は、表示部６が表示停止状態に維持される時間（停止時間）を予測する（Ｓ３）。当該履歴はメモリ３に記録されている。停止時間は、例えば、表示装置１のユーザの使用履歴などから予測される。すなわち、制御回路２が、ユーザによる表示装置１の主電源スイッチのオン／オフ操作履歴をメモリ３に記録し、当該履歴に基づいて停止時間を予測する。例えば、オン／オフ操作履歴から、午後１１時以降に主電源スイッチがオフとされた場合に、翌朝６時まで主電源スイッチがオン操作されないことが分かれば、午後１１時以降に主電源スイッチがオフ操作された場合、オフ操作から翌朝６時までの時間を停止時間と予測する。その他、制御回路２は、監視部８からの信号に基づいて停止時間を予測することもできる。例えば、表示装置１の主電源スイッチがオフ操作されても、表示装置１（及び表示部６）の周辺にユーザが居続ける場合、数十分以内に主電源スイッチがオン操作される可能性が高いと予測して、停止時間を例えば１０分程度と予測してもよい。
【００７４】
制御回路２は、停止時間を予測した後、回復電圧を印加する時間である印加時間を決定する（Ｓ４）。印加時間は、駆動トランジスタ１０２の閾値電圧を回復するために十分な時間であれば、予測された停止時間と同じか短い任意の時間を選択することができる。ただし、上述のとおり、停止時間は、あくまで予測された値であり、予測された停止時間が経過する前に、主電源スイッチがオン操作される可能性もある。そこで、回復電圧印加中に主電源スイッチがオン操作される可能性を低減するために、印加時間として、閾値電圧回復に十分な最短の時間を採用してもよい。
【００７５】
制御回路２は、印加時間を決定した後、主電源スイッチがオフ操作された時点の駆動トランジスタの閾値電圧と、決定された印加時間とに基づいて回復電圧を決定する（Ｓ５）。回復電圧は、閾値電圧の回復をモデル化することによって求められる関数を用いて算出され、少なくとも計算上は、閾値電圧を完全に回復させることができる値に決定される。詳細な算出方法については後述する。
【００７６】
次に、制御回路２は、上述のとおり決定された回復電圧を、駆動トランジスタ１０２のゲート−ソース間に印加する（Ｓ６）。回復電圧印加時の発光画素１００の詳細な動作については、後述する。
【００７７】
制御回路２は、回復電圧の印加を開始すると、印加時間が終了するまで回復電圧の印加を持続する（Ｓ７でＮｏ）。そして、制御回路２は、内部のタイマ回路などにより、印加時間が終了したことを検知すると（Ｓ７でＹｅｓ）、閾値電圧の回復が完了したと判断する。そこで、制御回路２は、表示部６の表示再開まで、駆動トランジスタ１０２のゲート−ソース間にバランス電圧を印加して（Ｓ８）、駆動トランジスタ１０２の閾値電圧のシフトを抑制して、制御動作を終了する。
【００７８】
なお、上述のとおり、表示装置１の主電源スイッチは、ユーザにより随時オン操作され得る。そのため、図１０に示されるフローチャートの各工程、及び、各工程間において、主電源スイッチがオン操作された場合には、表示部６の表示再開工程の割り込みが許可される。
【００７９】
［１−４．閾値電圧シフト量（劣化量）の算出方法］
次に、閾値電圧シフト量（劣化量）の算出方法について説明する。
【００８０】
まず、駆動トランジスタ１０２のゲート−ソース間に、正方向の閾値電圧シフトを引き起こす電圧を印加する時間ｔｄ（以下、「劣化時間」という。）における閾値電圧シフト量ΔＶｔｈ＿ｄ（以下、「劣化量」という）を算出する方法について図１１を用いて説明する。
【００８１】
図１１は、酸化物半導体からなる半導体層を備える駆動トランジスタ１０２のゲート−ソース間に、所定の電圧Ｖｇｓを印加した場合の、劣化時間の長さｔｄに対する閾値電圧シフト量ΔＶｔｈの関係を示すグラフである。図１１においては、駆動トランジスタ１０２のゲート−ソース間電圧Ｖｇｓから、駆動トランジスタ１０２の初期閾値電圧Ｖｔｈ０（ストレス印加前の閾値電圧）を引いた電圧が、＋６Ｖ、＋３Ｖ及び−１Ｖである三通りの実験結果が示されている。
【００８２】
ここで、図１１に示される実験結果のグラフをフィッティングすることにより、駆動トランジスタ１０２の閾値電圧の劣化量ΔＶｔｈ＿ｄを関数で表現する方法について説明する。一般に、ＴＦＴのゲート−ソース間に一定電圧を印加する場合において、閾値電圧の劣化量ΔＶｔｈ＿ｄは、Ｖｇｓをゲート−ソース間電圧、ｔｄを劣化時間の長さ、Ｖｔｈ０を初期閾値電圧（ストレス印加前の閾値電圧）、τを時定数、βを定数として、
【数２】
2015162651.tif 000004
で表される。上記式２は、Ｖｇｓを一定値に維持する場合の劣化量を表す式であり、劣化時間の長さｔｄが大きくなるにつれて、劣化量が、Ｖｇｓ−Ｖｔｈ０に漸近する関数が用いられている。しかしながら、表示装置１の駆動トランジスタ１０２においては、信号電圧が一定の場合には、ドレイン−ソース間電流をほぼ一定の値に維持するために、ゲート−ソース間電圧Ｖｇｓは一定値に維持されない。すなわち、ゲート−ソース間には、閾値電圧シフト量（劣化量）に応じて補正された電圧が印加されるため、Ｖｇｓは閾値電圧シフト量（劣化量）に応じて変化する電圧値となる。そこで、上記式２の右辺をマクローリン展開して、ドレイン−ソース間電流をほぼ一定に維持する場合に適した次式に変形する。
【００８３】
【数３】
2015162651.tif 000005
【００８４】
ここで、Ａ、α、β及びＶｏｆｆｓｅｔは、それぞれ、図１１に示される実験結果のグラフをフィッティングすることにより求められる定数である。
【００８５】
上記式３から、所定のゲート−ソース間電圧Ｖｇｓを所定の劣化時間（長さｔｄ）に亘って印加する場合の劣化量ΔＶｔｈ＿ｄを算出できる。
【００８６】
上述のとおり、ドレイン−ソース間電流は、信号電圧が一定の場合には、ほぼ一定に維持される。しかしながら、一般に、表示装置１においては、信号電圧は必ずしも一定ではないため、信号電圧が変動する場合には、各信号電圧を印加した場合の劣化量をそれぞれ式３によって算出する必要がある。また、劣化量は、同じゲート−ソース間電圧Ｖｇｓを印加する場合でも、印加する時点における駆動トランジスタ１０２の劣化の程度（すなわち、累積された劣化量）によって異なる。そこで、任意のゲート−ソース間電圧を所定時間印加する場合の劣化量を、累積された劣化量の影響も反映させて算出するために、代表劣化曲線を用いる。ここで代表劣化曲線とは、参照電圧Ｖｇｓ＿ｒｅｆをゲート−ソース間に印加する場合の、劣化時間の長さに対する劣化量を表す曲線である。すなわち、図１１に示されるような任意のゲート−ソース間電圧を印加した場合の劣化時間の長さに対する劣化量のグラフの時間軸を変換して、代表劣化曲線と一致させる。例えば、図１１において、代表劣化曲線として、Ｖｇｓ−Ｖｔｈ０＝＋３Ｖの場合の劣化曲線を選択する。ここで、Ｖｇｓ−Ｖｔｈ０＝＋６Ｖの状態が劣化時間の長さｔｄに亘って維持されて、閾値電圧シフト量ΔＶｔｈが０．４Ｖから０．６Ｖに劣化する場合、この劣化時間の長さｔｄは、代表劣化曲線上において閾値電圧が０．４Ｖから０．６Ｖへ劣化するために要する換算時間ｔｄ＿ｒｅｆに変換される。
【００８７】
このように、任意のゲート−ソース間電圧を劣化時間の長さｔｄに亘って印加する場合の劣化量を、参照電圧を換算時間に亘って印加する場合の劣化量として算出することにより、任意のゲート−ソース間電圧を印加した場合の劣化量を、代表劣化曲線上で表現できる。
【００８８】
以下、上記換算時間ｔｄ＿ｒｅｆの算出方法について説明する。上記式３から、参照電圧Ｖｇｓ＿ｒｅｆを換算時間ｔｄ＿ｒｅｆに亘って印加した場合の劣化量ΔＶｔｈ＿ｒｅｆは、
【数４】
2015162651.tif 000006
で表されるから、上記劣化量ΔＶｔｈ＿ｒｅｆが、式３で表された任意のゲート−ソース間電圧Ｖｇｓを時間ｔｄ印加した場合の劣化量ΔＶｔｈ＿ｄと等しいとすると、式３及び式４から、換算時間ｔｄ＿ｒｅｆは
【数５】
2015162651.tif 000007
と表される。これにより、劣化時間の長さｔｄを換算時間ｔｄ＿ｒｅｆに変換できる。したがって、ゲート−ソース間電圧が変動する場合も、劣化時間の長さｔｄを換算時間ｔｄ＿ｒｅｆに換算することにより、代表劣化曲線だけで劣化量を表現できる。なお、累積された劣化量は、上記換算時間ｔｄ＿ｒｅｆを積算した累積換算時間を求め、累積換算時間に対応する代表劣化曲線上の点の閾値電圧シフト量を求めることにより算出される。
【００８９】
［１−５．閾値電圧シフト量（回復量）の算出方法］
次に、駆動トランジスタ１０２のゲート−ソース間に、回復電圧を印加する場合の閾値電圧シフト量（以下、「回復量」という）を算出する方法について説明する。駆動トランジスタ１０２の閾値電圧の回復量と印加時間の長さとの関係のグラフから、回復量ΔＶｔｈ＿ｒは、ΔＶｔｈ＿ｅｎｄを回復電圧の印加を開始した時点における閾値電圧シフト量、ｔｒを印加時間の長さとして、
【数６】
2015162651.tif 000008
で表される。ここで、時定数τは、τ０を係数、Ｅτを駆動トランジスタ１０２における回復電圧印加により起こる閾値電圧シフトの時定数τの活性化エネルギー、ｋをボルツマン定数、Ｔを温度として、
【数７】
2015162651.tif 000009
で表される。ここで、式６のγは実験結果から求められる定数である。
【００９０】
したがって、上記式６及び式７に、印加時間と回復すべき閾値電圧の量（ΔＶｔｈ＿ｒ）を代入することにより、印加すべき回復電圧が求められる。
【００９１】
［１−６．代表劣化曲線を用いた閾値電圧シフト量の算出］
次に、上記代表劣化曲線を用いて、劣化量及び回復量を算出する方法について図１２及び図１３を用いて説明する。
【００９２】
図１２は、駆動トランジスタ１０２に印加される信号電圧が変動する場合の閾値電圧シフト量の経時変化の概要を示すグラフである。
【００９３】
図１３は、図１２に示されるように駆動トランジスタ１０２に印加される信号電圧が変動する場合の代表劣化曲線上の点の移動の様子を示すグラフである。
【００９４】
まず、発光画素１００の信号線１３０に信号電圧が印加される場合における劣化量の算出方法を説明する。例えば、図１２のグラフに示されるように、時間ｔ＝０から時間ｔ＝ｔＡまで、信号電圧Ｖ１が印加されるとすると、制御回路２は、式５に基づいて、劣化時間の長さｔＡを換算時間ｔＡ’に変換する。この場合ｔ＝０から信号電圧の印加を開始しており、劣化時間の開始時点における累積換算時間はゼロであるため、信号電圧印加終了時点における累積換算時間は０＋ｔＡ’＝ｔＡ’である。そして、制御回路２は、図１３に示される代表劣化曲線を参照し、横軸の値が累積換算時間ｔＡ’である点（Ａ’）の縦軸の値から、閾値電圧シフト量ＶＡを算出する。このようにして、制御回路２は劣化時間の終了時点における閾値電圧シフト量ＶＡを算出する。
【００９５】
次に、駆動トランジスタ１０２のゲート−ソース間に回復電圧が印加される場合における回復量の算出方法を説明する。例えば、図１２のグラフに示されるように、制御回路２が、時間ｔ＝ｔＡから時間ｔ＝ｔＢまで、駆動トランジスタ１０２のゲート−ソース間に回復電圧を印加すると、閾値電圧は、回復量ΔＶｔｈ＿ｒ（＝ＶＡ−ＶＢ）だけ回復する。そこで、制御回路２は、上記式６及び式７を用いて、閾値電圧の回復量ΔＶｔｈ＿ｒを算出する。そして、制御回路２は、図１３に示されるような代表劣化曲線を参照して、閾値電圧シフト量がＶＢ（ＶＡからΔＶｔｈ＿ｒ減少した値）となる代表劣化曲線上の点Ｂ’の横軸の値ｔＢ’を印加時間終了時点における累積換算時間として算出する。このようにして、制御回路２は、印加時間終了時点における累積換算時間と閾値電圧シフト量とを算出する。
【００９６】
以上に述べたとおり、図１２及び図１３に示される例を用いると、印加時間（ｔＡからｔＢ）における閾値電圧の回復量も代表劣化曲線上の点の移動で表現できる。また、印加時間終了後に信号電圧Ｖ２が印加される劣化時間（図１２の点Ｂの時間軸の値ｔＢから点Ｃの時間軸の値ｔＣまでの時間）が続く場合においても、劣化時間の終了時点における閾値電圧シフト量を代表劣化曲線によって算出できる。すなわち、図１２に示される劣化時間の長さ（ｔＣ−ｔＢ）を、図１３に示される換算時間（ｔＣ’−ｔＢ’）に変換することにより、劣化時間の終了時点ｔＣにおける累積換算時間ｔＣ’を算出し、累積換算時間ｔＣ’に対応する代表劣化曲線上の点Ｃ’の縦軸の値から、劣化時間終了時点における閾値電圧シフト量ＶＣを算出できる。
【００９７】
以上のように、代表劣化曲線を用いて、劣化時間及び印加時間における閾値電圧シフトを算出できる。
【００９８】
［１−７．回復電圧印加時の発光画素の動作］
次に、上記の回復電圧印加工程（図１０のＳ６）における発光画素１００の動作について説明する。
【００９９】
まず、回復電圧印加工程における、閾値電圧検出の際の発光画素１００の動作について、図１４及び図１５を参照しながら説明する。
【０１００】
図１４は、図９に示される発光画素１００内の素子のうち、閾値電圧を検出する際に使用される素子を抜粋して示した回路図である。
【０１０１】
図１５は、図１４に示された回路の動作を示すタイミングチャートである。
【０１０２】
なお、図１４に示される回路においては、駆動トランジスタ１０２のソース電極に第２コンデンサ１０４が接続されているが、第２コンデンサ１０４を新たに追加してもよいし、有機ＥＬ素子１０３の容量成分を第２コンデンサ１０４として用いてもよい。ここで、一例として、図７に示される特性を有する駆動トランジスタを用いて、Ｖｇｓ−Ｖｔｈ＝−４Ｖとなるゲート−ソース間電圧を、回復電圧として印加する場合の動作を説明する。この場合、各電源線に印加される電圧について、例えば、電圧Ｖ１として１０Ｖ、電圧Ｖ２として０Ｖ、電圧Ｖ３として５Ｖ、電圧Ｖ４として０Ｖをそれぞれ選択することができる。なお、電圧Ｖ３−Ｖ４は、駆動トランジスタ１０２の閾値電圧Ｖｔｈより大きい値になるように設定される。
【０１０３】
図１４及び図１５において、ＩＮＩは第２スイッチングトランジスタ１１２のゲート電極に印加される信号を示し、ＲＳＴは第１スイッチングトランジスタ１１１のゲート電極に印加される信号を示す。
【０１０４】
図１５に示されるように、制御回路２は、まず、時刻ｔ１１において、第１スイッチングトランジスタ１１１及び第２スイッチングトランジスタ１１２が導通状態となるようにＲＳＴ信号及びＩＮＩ信号を高レベルとする。これにより、駆動トランジスタ１０２のソース電位がＶ４（＝０Ｖ）、駆動トランジスタ１０２のゲート電位がＶ３（＝５Ｖ）、となる。これにより、第１コンデンサ１０１の両端には、電圧Ｖ３−Ｖ４（＝５Ｖ）が印加され、第２コンデンサ１０４に印加される電圧は、Ｖ２＝Ｖ４＝０より、ゼロとなる。この状態を時刻ｔ１３まで維持して、時刻ｔ１３において、ＩＮＩ信号だけを低レベルにすると、駆動トランジスタ１０２のゲート−ソース間電圧が閾値電圧Ｖｔｈより大きいことから、駆動トランジスタ１０２のドレインからソースに電流が流れている。この電流により、第２コンデンサ１０４が充電されて、駆動トランジスタ１０２のソース電位が上昇する。そして、駆動トランジスタ１０２のゲート−ソース間電圧が駆動トランジスタ１０２の閾値電圧Ｖｔｈと等しくなると（すなわちソース電位がＶ３−Ｖｔｈとなると）、駆動トランジスタ１０２のドレイン−ソース間が非導通状態となり、ソース電位の上昇が停止する。
【０１０５】
以上のように、駆動トランジスタ１０２の閾値電圧Ｖｔｈを検出することができる。また、閾値電圧Ｖｔｈの検出が完了した後の時刻ｔ１４において、ＲＳＴ信号を低レベルとすることができる。
【０１０６】
なお、時刻ｔ１１と時刻ｔ１３との間の時刻ｔ１２まで、ＲＳＴ信号を低レベルすることもできる。この場合、時刻ｔ１１から時刻ｔ１２までの間に、第２コンデンサ１０４に印加される電圧がゼロとなる。そして、時刻ｔ１２から時刻ｔ１３までの間に、第１コンデンサ１０１に印加される電圧がＶ３−Ｖ２となる。したがって、時刻ｔ１１から時刻ｔ１２まで、ＲＳＴ信号を低レベルとする場合にも、駆動トランジスタ１０２の閾値電圧Ｖｔｈを検出することができる。
【０１０７】
次に、駆動トランジスタ１０２のゲート−ソース間に回復電圧を印加する際の発光画素１００の動作について、図１６及び図１７を参照しながら説明する。
【０１０８】
図１６は、図９に示される発光画素１００の素子のうち、回復電圧を印加する際に使用される素子を抜粋して示した回路図である。
【０１０９】
図１７は、図１６に示される回路の動作を示すタイミングチャートである。
【０１１０】
なお、図１６に示される回路においては、駆動トランジスタ１０２のソース電極に第２コンデンサ１０４が接続されているが、第２コンデンサ１０４を新たに追加してもよいし、有機ＥＬ素子１０３の容量成分を第２コンデンサ１０４として用いてもよい。また、各電源線に印加される電圧について、例えば、電圧Ｖ１として１０Ｖ、電圧Ｖ２として０Ｖ、電圧Ｖ３として５Ｖをそれぞれ選択することができる。また、信号線１３０に印加される電圧Ｖ５としては、例えば０Ｖとしてよい。
【０１１１】
図１６及び図１７において、ＳＣＮは第３スイッチングトランジスタ１１３のゲート電極に印加される信号を示す。図１７に示されるように、制御回路２は、まず、時刻ｔ２１において、第１スイッチングトランジスタ１１１を導通状態から非導通状態とするようにＲＳＴ信号を低レベルとする。なお、時刻ｔ２１において、上記の閾値電圧の検出動作が完了しており、駆動トランジスタ１０２のソース電位ＶｓはＶ３−Ｖｔｈ、ゲート電位ＶｇはＶ３である。続いて、時刻ｔ２２において、ＳＣＮ信号を低レベルから高レベルに変化させると、図１７に示されるように、駆動トランジスタ１０２のゲート電位Ｖｇが、Ｖ３（＝５Ｖ）から、Ｖ５（＝０Ｖ）に、電位差Ｖ３−Ｖ５（＝５Ｖ）だけ低下する。このとき、第１コンデンサ１０１の両端に印加される電圧が変動する。ここで、第１コンデンサ１０１の容量と第２コンデンサ１０４の容量との比が、例えば１：４となるように各容量を選択すると、第１コンデンサ１０１と第２コンデンサ１０４とに印加される電圧の変動量の比は、４：１となる。したがって、第１コンデンサ１０１の両端に印加される電圧の減少量は、Ｖ３−Ｖ４の４／５倍の４Ｖとなる。したがって、ゲート−ソース間電圧Ｖｇｓは、時刻ｔ２２以後においては、Ｖｔｈ−４となる。したがって、Ｖｇｓ−Ｖｔｈ＝−４Ｖとなり、駆動トランジスタ１０２のゲート−ソース間に、上述の回復電圧が印加された状態が得られる（図７等参照）。その後、ＳＣＮ信号を低レベルとしても、駆動トランジスタ１０２のゲート−ソース間電圧は維持される。
【０１１２】
以上のように発光画素１００を動作させることにより、表示部６の表示が停止される場合に、回復電圧がゲート−ソース間に印加される。
【０１１３】
なお、上述した回復電圧の印加は、表示部６の各発光画素１００に対して順次行われる。ただし、回復電圧の印加は、全ての発光画素１００に対して一括で行われてもよい。
【０１１４】
［１−８．バランス電圧印加工程］
次に、上記のバランス電圧印加工程（図１０のＳ８）における発光画素１００の動作について説明する。
【０１１５】
バランス電圧印加工程における発光画素１００の動作は、上記回復電圧印加工程と同様である。すなわち、例えば、図７に示される特性を有する駆動トランジスタを用いて、バランス電圧として、Ｖｇｓ−Ｖｔｈ＝−２Ｖとなるゲート−ソース間電圧を印加する場合には、上記電圧Ｖ３として２．５Ｖを選択すればよい。
【０１１６】
これにより、バランス電圧を印加することができるため、閾値電圧シフトを抑制することができる。
【０１１７】
なお、バランス電圧は、必ずしも閾値電圧シフト量がゼロとなるゲート−ソース間電圧でなくてもよい。例えば、閾値電圧シフトの許容量を定めて、当該許容量に対応する範囲の誤差を含んでもよい。あるいは、上記Ｖ３の電圧調整精度程度の誤差を許容してもよい。
【０１１８】
［１−９．効果など］
以上のように、表示部６の表示停止時に、駆動トランジスタ１０２のゲート−ソース間に回復電圧及びバランス電圧が印加されることにより、駆動トランジスタ１０２の閾値電圧が回復される。さらに、本実施の形態においては、駆動トランジスタ１０２の閾値電圧と印加時間に基づいて、必要十分な印加電圧が印加されるため、閾値電圧の回復が不十分となること、及び、回復電圧印加が過剰となって閾値電圧の初期値より負方向に閾値電圧がシフトすることを抑制できる。
【０１１９】
また、本実施の形態においては、閾値電圧シフト量をゲート−ソース間への印加電圧の履歴に基づいて算出しているため、閾値電圧シフト量を測定することなく求めることができる。これにより、発光画素１００に測定用の配線などを設けることなく、閾値電圧シフト量を求めることができる。
【０１２０】
また、本実施の形態においては、表示部６の表示を停止する場合に、停止状態が維持される停止時間を予測し、当該停止時間に基づいて、回復電圧の印加時間を決定しているため、回復電圧の印加中に、表示部６の表示が再開される可能性が低減される。
【０１２１】
また、本実施の形態においては、各発光画素１００に対応する回復電圧を求めているため、各発光画素１００の閾値電圧シフト量に対応した最適な回復電圧を印加することができる。
【０１２２】
（変形例１）
次に、実施の形態１の変形例１について図１８及び図１９を参照しながら説明する。
【０１２３】
図１８は、図９に示される発光画素１００の素子のうち、本変形例において回復電圧を印加する際に使用される素子を抜粋して示した回路図である。
【０１２４】
図１９は、図１８に示される回路の動作を示すタイミングチャートである。
【０１２５】
本変形例は、回復電圧を印加する際の動作において、上記実施の形態１と異なる。なお、本変形例においても、実施の形態１と同様に、第１コンデンサ１０１の容量と第２コンデンサ１０４の容量との比を、例えば１：４とする。また、各電源線に印加される電圧について、例えば、電圧Ｖ１として１０Ｖ、電圧Ｖ２として０Ｖを選択できる。また、電圧Ｖ３は、高レベルと低レベルとの間で切り換えられ、高レベルの場合の値Ｖ３Ｈとして５Ｖ、低レベルの場合の値Ｖ３Ｌとして０Ｖを選択することができる。
【０１２６】
図１９に示されるように、制御回路２は、まず、時刻ｔ３１において、第１スイッチングトランジスタ１１１を導通状態から非導通状態とするようにＲＳＴ信号が低レベルに切り替えられる。なお、時刻ｔ３１において、上記の閾値電圧の検出動作が完了しており、駆動トランジスタ１０２のソース電位ＶｓはＶ３Ｈ−Ｖｔｈ、ゲート電位ＶｇはＶ３Ｈである。続いて、時刻ｔ３１から時刻ｔ３２の間に電位Ｖ３が、Ｖ３ＨからＶ３Ｌに切り換えられる。その後、時刻ｔ３２において、ＲＳＴ信号が低レベルから高レベルに切り換えられると、図２４に示されるように、駆動トランジスタ１０２のゲート電位Ｖｇが、Ｖ３Ｈ（＝５Ｖ）から、Ｖ３Ｌ（＝０Ｖ）に、電位差Ｖ３Ｈ−Ｖ３Ｌ（＝５Ｖ）だけ低下する。このとき、第１コンデンサ１０１の両端に印加される電圧が変動する。したがって、実施の形態１の場合と同様に、ゲート−ソース間電圧Ｖｇｓは、時刻ｔ３２以後においては、Ｖｔｈ−４となる。したがって、Ｖｇｓ−Ｖｔｈ＝−４Ｖとなり、駆動トランジスタ１０２のゲート−ソース間に、上述のバランス電圧が印加された状態を得られる。その後、時刻ｔ３３でＲＳＴ信号を低レベルに切り換えても、駆動トランジスタ１０２のゲート−ソース間電圧は維持される。
【０１２７】
なお、ｔ３１からｔ３２の期間において、ＲＳＴ信号を高レベルに維持していても同様の効果を得ることが可能である。
【０１２８】
また、上述した回復電圧の印加は、表示部６の各発光画素１００に対して順次行われてもよいし、全ての発光画素１００に対して一括で行われてもよい。
【０１２９】
以上のように、本変形例においても、上記実施の形態１と同様の効果が得られる。
【０１３０】
（変形例２）
次に、実施の形態１の変形例２について、図２０を参照しながら説明する。
【０１３１】
図２０は、本変形例における図１８に示される回路の動作を示すタイミングチャートである。
【０１３２】
本変形例は、電圧Ｖ３及びＲＳＴ信号の切り換えタイミングにおいて、上記変形例１と異なる。図２０に示されるように、本変形例においては、駆動トランジスタ１０２のゲート電位ＶｇをＶ３ＨからＶ３Ｌに低下させるために、図１９に示されるＲＳＴ信号を用いる構成に代えて、電位Ｖ３をＶ３ＨからＶ３Ｌに切り換える構成を採用している。本変形例においても、上記実施の形態１と同様の効果が得られる。
【０１３３】
（変形例３）
次に、実施の形態１の変形例３について図２１を参照しながら説明する。
【０１３４】
図２１は、本変形例における図１８に示される回路の動作を示すタイミングチャートである。
【０１３５】
本変形例は、電源線の動作において、上記変形例２と異なる。図２１に示されるように、本変形例においては、駆動トランジスタ１０２のゲート−ソース間電圧を低下させるために、ゲート電位を低下させる構成に代えて、時刻ｔ５２において、電圧Ｖ２をＶ２Ｌ（＝０Ｖ）からＶ２Ｈ（＝５Ｖ）に切り換える構成を採用している。本変形例においても、上記実施の形態１と同様の効果が得られる。
【０１３６】
（変形例４）
次に、実施の形態１の変形例４について、図２２及び図２３を参照しながら説明する。
【０１３７】
図２２は、図９に示される発光画素１００の素子のうち、本変形例において閾値電圧を検出する際に使用される素子を抜粋して示した回路図である。
【０１３８】
図２３は、図２２に示される回路の動作を示すタイミングチャートである。
【０１３９】
本変形例は、閾値電圧の検出動作において、上記実施の形態１と異なる。各電源線に印加される電圧について、例えば、電圧Ｖ２として０Ｖ、電圧Ｖ３として５Ｖをそれぞれ選択することができる。また、電圧Ｖ１は、高レベルと低レベルとの間で切り換えられ、高レベルの場合の値Ｖ１Ｈとして１０Ｖ、低レベルの場合の値Ｖ１Ｌとして０Ｖを選択することができる。なお、電圧Ｖ３−Ｖ１Ｌが、駆動トランジスタ１０２の閾値電圧Ｖｔｈより大きい値になるように設定されることは、上記実施の形態１と同様である。
【０１４０】
図２３に示されるように、時刻ｔ６１までは、ＲＳＴ信号及び電圧Ｖ１が高レベルであり、駆動トランジスタ１０２のゲート電位は、Ｖ３（＝５Ｖ）である。したがって、時刻ｔ６１までは、駆動トランジスタ１０２のソース電位が正である。ここで、時刻ｔ６１において、電圧Ｖ１をＶ１Ｈ（＝１０Ｖ）からＶ１Ｌ（＝０Ｖ）に切り換えると、駆動トランジスタ１０２のドレイン電位よりソース電位が高くなり、ソース−ドレイン間が導通状態となることから、ソースからドレインに電流が流れる。ソース電位がドレイン電位と等しくなって、ドレインからソースへの電流がゼロとなった後、時刻ｔ６３において、電圧Ｖ１をＶ１ＬからＶ１Ｈに切り換える。ここでも、駆動トランジスタ１０２のソース−ドレイン間が導通状態であることから、ドレインからソースに電流が流れる。このとき、第２コンデンサ１０４が充電されて、駆動トランジスタ１０２のソース電位が上昇する。そして、駆動トランジスタ１０２のゲート−ソース間電圧が駆動トランジスタ１０２の閾値電圧Ｖｔｈと等しくなると（すなわちソース電位がＶ３−Ｖｔｈとなると）、駆動トランジスタ１０２のドレイン−ソース間が非導通状態となり、ソース電位の上昇が停止する。以上のように、本変形例においても、上記実施の形態１と同様に、駆動トランジスタ１０２の閾値電圧Ｖｔｈを検出することができる。また、閾値電圧Ｖｔｈを検出するために十分な時間が経過した時刻ｔ６４において、ＲＳＴ信号を低レベルとすることができる。
【０１４１】
なお、上記実施の形態１と同様に、時刻ｔ６１と時刻ｔ６３の間の時刻ｔ６２まで、ＲＳＴ信号を低レベルすることもできる。
【０１４２】
また、本変形例においては、第２コンデンサ１０４及び第２スイッチングトランジスタ１１２の一方の端子に同一電圧を供給しているが、異なる電圧を供給してもよい。
【０１４３】
また、本変形例において、上記変形例１〜３の回復電圧印加動作を組み合わせることもできる。
【０１４４】
これにより、本変形例においても、上記実施の形態１と同様の効果を得ることができる。
【０１４５】
（実施の形態２）
次に実施の形態２の表示装置について説明する。
【０１４６】
上記実施の形態１においては、駆動トランジスタ１０２の閾値電圧シフト量は、上記式２〜７を用いて算出することにより求められたが、本実施の形態においては、閾値電圧シフト量を読み出す（測定する）ことにより求める構成が用いられる。
【０１４７】
以下、本実施の形態の表示装置について詳細に説明するが、発光動作、回復電圧及びバランス電圧印加時の発光画素の動作など上記実施の形態１と共通する点については、説明を省略する。
【０１４８】
［２−１．構成］
本実施の形態の表示装置の構成は、上記実施の形態１の表示装置１と同じである。ただし、制御回路２の動作、追加され得る構成要素など、上記実施の形態１の表示装置１と異なる点については後述する。
【０１４９】
［２−２．表示停止時の動作］
まず、本実施の形態の表示装置の表示停止時の動作について図２４を用いて説明する。
【０１５０】
図２４は、本実施の形態の表示装置の表示停止時の動作の概要を示すフローチャートである。
【０１５１】
図２４に示されるように、まず、制御回路２は、表示部６の表示を停止するか否かを判断する（Ｓ１１）。ここで、当該判断は、制御回路２の外部から制御回路２に入力される表示装置の主電源スイッチのオフ操作を伝える信号の有無などに基づいて行われる。
【０１５２】
表示部６の表示を停止しない場合（Ｓ１１でＮｏ）には、制御回路２は、再度表示部６の表示を停止するか否かを判断する工程（Ｓ１１）を実行する。
【０１５３】
表示部６の表示を停止する場合（Ｓ１１でＹｅｓ）には、制御回路２は、閾値電圧シフト量ΔＶｔｈを読み出す（Ｓ１２）。閾値電圧シフト量ΔＶｔｈの読み出しは、各発光画素１００に供給される電圧及び電流の測定により行われる。詳細な読み出し方法については後述する。
【０１５４】
次に、制御回路２は、上記実施の形態１と同様に、表示部６が表示停止状態に維持される時間（停止時間）を予測する（Ｓ１３）。
【０１５５】
制御回路２は、停止時間を予測した後、上記実施の形態１と同様に、回復電圧を印加する時間である印加時間を決定する（Ｓ１４）。
【０１５６】
制御回路２は、印加時間を決定した後、主電源スイッチがオフ操作された時点の駆動トランジスタ１０２の閾値電圧と、決定された印加時間とに基づいて回復電圧を決定する（Ｓ１５）。回復電圧は、上記実施の形態１と同様に算出されるが、閾値電圧シフト量として、読み出された値を用いる点において、上記実施の形態１と異なる。
【０１５７】
制御回路２は、上述のとおり決定された回復電圧を、駆動トランジスタ１０２のゲート−ソース間に印加する（Ｓ１６）。
【０１５８】
制御回路２は、回復電圧の印加を開始すると、印加時間が終了したか否かを判断する（Ｓ１７）。ここで、制御回路２は、印加時間が終了していないと判断されると（Ｓ１７でＮｏ）、予測された停止時間を見直すか否かを判断する（Ｓ１８）。当該判断は、例えば、監視部８からの信号に基づいて行われてもよい。監視部８が表示部６の周辺の人を検知した場合、間もなく表示装置の主電源スイッチがオン操作される可能性が高いため、停止時間を見直す必要があると判断して（Ｓ１８でＹｅｓ）、停止時間を予測する工程（Ｓ１３）に戻ってもよい。
【０１５９】
制御回路２が停止時間を見直す必要がないと判断すると（Ｓ１８でＮｏ）、制御回路２は、回復電圧を見直すか否かを判断する（Ｓ１９）。当該判断は、上記式６及び式７を用いて算出される閾値電圧と実際の閾値電圧との乖離を防ぐために行われる。制御回路２は、当該判断を、例えば、タイマ回路などを用いて定期的に行ってもよい。判断の時間間隔は、例えば、１時間などとしてもよい。制御回路２が、回復電圧を見直さないと判断すると（Ｓ１９でＮｏ）、制御回路２は、印加時間の終了を判断する工程（Ｓ１７）に戻る。また、制御回路２は、回復電圧を見直すと判断すると（Ｓ１９でＹｅｓ）、読み出した閾値電圧シフト量と、上記式６及び式７から算出される閾値電圧シフト量との誤差が、所定の値より大きいか否かを判断する（Ｓ２０）。ここで、当該所定の値は、適宜定められ得るが、例えば、前記信号線駆動回路の印加電圧分解能未満となるように定めてもよい。
【０１６０】
制御回路２は、上記誤差が所定の値より小さいと判断すると（Ｓ２０でＹｅｓ）、回復電圧を変更せずに、印加時間の終了を判断する工程（Ｓ１７）に戻る。制御回路２は、上記誤差が所定の値より小さくないと判断すると（Ｓ２０でＮｏ）、回復電圧を変更するために、回復電圧を決定する工程（Ｓ１５）に戻る。
【０１６１】
また、制御回路２は、上記工程Ｓ１７において印加時間が終了したと判断すると（Ｓ１７でＹｅｓ）、閾値電圧シフト量を再度読み出して、所定の閾値電圧シフト量ΔＶｔｈ＿ｄより小さいか否かを判断する（Ｓ２１）。ここで、当該所定の閾値電圧シフト量ΔＶｔｈ＿ｄは、閾値電圧シフト量をほぼゼロとみなすことのできる十分小さい値に定めることができる。例えば、当該所定の閾値電圧シフト量ΔＶｔｈ＿ｄを前記信号線駆動回路の印加電圧分解能未満となるように定めてよい。
【０１６２】
制御回路２は、読み出された閾値電圧シフト量ΔＶｔｈが上記所定の閾値電圧シフト量ΔＶｔｈ＿ｄより小さくないと判断した場合（Ｓ２１でＮｏ）、再度、印加時間及び回復時間を決定し直すために、停止時間を予測する工程（Ｓ１３）に戻る。また、制御回路２は、読み出された閾値電圧シフト量ΔＶｔｈが上記所定の閾値電圧シフト量ΔＶｔｈ＿ｄより小さいと判断した場合（Ｓ２１でＹｅｓ）、回復電圧の印加動作を終了する。
【０１６３】
なお、本実施の形態においては、回復電圧の印加終了後、バランス電圧を印加する工程を省略しているが、上記実施の形態１と同様に、回復電圧の印加を終えた後、バランス電圧を印加してもよい。
【０１６４】
また、上記実施の形態１と同様に、表示装置の主電源スイッチは、ユーザにより随時オン操作され得る。そのため、図２４に示されるフローチャートの各工程、及び、各工程間において、主電源スイッチがオン操作された場合には、表示部６の表示再開工程の割り込みが許可される。
【０１６５】
［２−３．閾値電圧シフト量の読み出し方法］
次に、本実施の形態の閾値電圧シフト量ΔＶｔｈの読み出し方法について説明する。
【０１６６】
閾値電圧シフト量を読み出す場合に、読み出すための測定サンプルの形状として、駆動トランジスタ１０２（ＴＦＴ）単体又は発光画素１００全体を選択し得る。
【０１６７】
最初に、駆動トランジスタ１０２単体を測定サンプルとする場合に、閾値電圧シフト量ΔＶｔｈを読み出す方法について説明する。
【０１６８】
駆動トランジスタ１０２の閾値電圧を読み出すために、駆動トランジスタ１０２のゲート−ソース間電圧Ｖｇｓとドレイン−ソース間電流Ｉｄｓを測定する。ここで、ゲート−ソース間電圧Ｖｇｓは、例えば、駆動トランジスタ１０２のゲート及びソースに、電圧測定用の配線を設けることなどにより測定される。また、ダミーの駆動トランジスタを設けて、当該ダミーの駆動トランジスタのゲート−ソース間電圧及びドレイン−ソース間電流を測定してもよい。当該ダミーの駆動トランジスタに発光画素１００内の駆動トランジスタ１０２と同等のストレスを印加し、当該ダミーの駆動トランジスタの特性を測定することによって、発光画素１００内の駆動トランジスタ１０２の特性を推測することができる。また、ドレイン−ソース間電流Ｉｄｓは、図９に示される第１電源線１３１に流れる電流を測定することによって測定される。第１電源線１３１に流れる電流は、電流測定用の専用配線を設置して測定してもよいし、電源線駆動回路７に電流計を設置して測定してもよい。続いて、制御回路２は、測定されたゲート−ソース間電圧Ｖｇｓとドレイン−ソース間電流Ｉｄｓとから、（Ｉｄｓ）１／２−Ｖｇｓ特性を示すグラフを作成する。このグラフを直線外挿することにより、ＩｄｓがゼロとなるＶｇｓが求められる。そして、制御回路２は、このＶｇｓの値と、Ｖｇｓの初期値（駆動トランジスタ１０２にストレスが印加される前の値）との差ΔＶｇｓを求め、この値ΔＶｇｓを閾値電圧シフト量ΔＶｔｈとして読み出す。
【０１６９】
次に、発光画素１００を測定サンプルとする場合に、閾値電圧シフト量ΔＶｔｈを読み出す方法について説明する。
【０１７０】
閾値電圧を読み出すために、まず、発光画素１００における信号線１３０に印加される電圧をＶｄａｔａ、発光画素に流れる電流をＩｐｉｘとして、発光画素１００のＶｄａｔａ及びＩｐｉｘを測定する。Ｖｄａｔａは、信号線１３０の電圧を測定することによって得られる。また、Ｉｐｉｘは、駆動トランジスタ１０２のドレイン−ソース間電流とほぼ等しいため、例えば、第１電源線１３１に流れる電流を測定することによって得られる。第１電源線１３１に流れる電流は、電流測定用の専用配線を設置して測定してもよいし、電源線駆動回路７に電流計を設置して測定してもよい。そして、制御回路２は、測定されたＶｄａｔａ及びＩｐｉｘを用いて、（Ｉｐｉｘ）１／２−Ｖｄａｔａ特性を示すグラフを作成する。ここで、Ｖｄａｔａ電圧の中低域（中諧調から低諧調域）の（Ｉｐｉｘ）１／２−Ｖｄａｔａ特性を直線外挿することにより、ＩｐｉｘがゼロとなるＶｄａｔａの値を求める。そして、このＶｄａｔａの値と、Ｖｄａｔａの初期値（Ｖｄａｔａ印加前、すなわち、駆動トランジスタ１０２にストレスが印加される前の値）との差ΔＶｄａｔａを求める。ここで、閾値電圧補償係数をα１、閾値電圧の発光画素への書き込み率をγ１とすると、
【数８】
2015162651.tif 000010
と表すことができる。なお、閾値電圧補償係数α１、及び、閾値電圧の発光画素への書き込み率γ１は、それぞれ以下のように定義される。
【０１７１】
【数９】
2015162651.tif 000011
【０１７２】
【数１０】
2015162651.tif 000012
【０１７３】
上記式８において、上記ΔＶｄａｔａを閾値電圧補償することなしに測定する場合には、閾値電圧補償係数α１は１である。また、書き込み率γ１は、発光画素１００の設計時に決定される定数である。したがって、閾値電圧補償しない場合の（Ｉｐｉｘ）１／２−Ｖｄａｔａ特性を示すグラフから求められたΔＶｄａｔａを式８に代入することによって、閾値電圧シフト量ΔＶｔｈが読み出される。
【０１７４】
［２−４．測定サンプルの場所とその特性］
次に、閾値電圧シフト量の読み出しに使用される測定サンプルを配置する場所と、各場所の特性について図２５を参照しながら説明する。
【０１７５】
図２５は、閾値電圧シフト量の読み出しに使用される測定サンプルの場所と、各場所の特性を示す表である。なお、図２５の表における○印は適用可能であることを示し、×印は適用不可能であることを示す。
【０１７６】
まず、図２５に示される測定サンプルの場所について説明する。測定サンプルの場所としては、各発光画素（図２５のＮｏ．１）又は表示部６の代表箇所（図２５のＮｏ．２及びＮｏ．３）のいずれかを選択できる。また、代表箇所としては、表示領域内（図２５のＮｏ．２）と表示領域外（図２５のＮｏ．３）を選択できる。表示領域内の代表箇所に測定サンプルを配置する構成としては、例えば、行列状に配置された発光画素１００のうち、行番号及び列番号が偶数である発光画素１００を選択する構成、行番号及び列番号を２以上の整数ｎで割った余りが１以上の整数ｍ（＜ｎ）である発光画素１００を選択する構成などが採用され得る。また、表示領域の四隅の四つの発光画素１００を選択する構成を採用してもよい。一方、表示領域外の代表箇所に測定サンプルを配置する例としては、表示領域外に、表示に使用されないダミー画素を設ける構成が採用され得る。当該ダミー画素は、表示領域の四隅近傍に設けられてもよい。
【０１７７】
次に、図２５に示される上記の測定サンプルの形状について説明する。図２５に示されるように、上記各測定サンプルの場所を採用する場合に、測定サンプルの形状としては、発光画素及び駆動トランジスタ単体（ＴＦＴ単体）のいずれも利用できる。なお、ダミー画素を表示領域外に設ける場合（図２５のＮｏ．３）には、ダミー画素は、走査線駆動回路４と表示部６との間に設けることが好ましい。これにより、ダミー画素のための走査線を別途設けることなく、ダミー画素に走査信号を供給することができる。また、図２５に示されるとおり、測定サンプルの形状としては、発光画素及び単体ＴＦＴのいずれも採用できる。ただし、測定サンプルの場所を表示領域内とし（図２５のＮｏ．１及びＮｏ．２）、測定サンプルの形状として駆動トランジスタ単体（ＴＦＴ単体）を採用する場合、ダミーの駆動トランジスタなどを発光画素１００内に設ける必要がある。したがって、発光画素１００を小型化して、表示部６を高精細化することが要求される場合には、測定サンプルの形状として、発光画素を採用することが好ましい。
【０１７８】
次に、図２５に示される閾値電圧シフト量ΔＶｔｈマップの生成方法について説明する。ΔＶｔｈマップとしては、表示部６の表示領域内の全発光画素のそれぞれについてΔＶｔｈのデータを生成する方法と、表示領域を１以上の領域（Ａ）に分けて、領域（Ａ）毎にΔＶｔｈのデータを生成する方法と、が考えられる。図２５のＮｏ．１〜３のいずれの測定サンプルの場所を採用する場合においても、上記各生成方法を採用し得る。ただし、測定サンプルの場所を代表箇所とする場合（図２５のＮｏ．２及びＮｏ．３）、ΔＶｔｈは、代表箇所の測定サンプルから得られた測定結果を用いた推定値となる。ΔＶｔｈの推定方法は特に限定されない。例えば、表示領域内の四隅の発光画素を測定サンプルの場所とする場合、各発光画素（又は各領域（Ａ））のΔＶｔｈを、四隅の測定サンプルの発光画素から各発光画素（又は各領域（Ａ））までの距離と、各測定サンプルの発光画素におけるΔＶｔｈとに基づいて求めてもよい。具体的には、各測定サンプルの場所のΔＶｔｈに、発光画素（又は各領域（Ａ））から各測定サンプルの場所までの距離に反比例する重みをかけた値の加重平均値を、発光画素（又は各領域（Ａ））におけるΔＶｔｈとしてもよい。
【０１７９】
次に、図２５に示される各発光画素の駆動トランジスタへのゲート−ソース間電圧Ｖｇｓの印加方法のうち、表示部６において表示を行う場合に駆動トランジスタのゲート−ソース間に印加される電圧Ｖｇｓ（表示に基づく電圧）の印加方法について説明する。図２５に示されるように、測定サンプルが表示領域内にあれば（図２５のＮｏ．１及びＮｏ．２）、表示部６の実際の表示に基づくＶｇｓを測定サンプルに印加することができる。しかしながら、測定サンプルが表示領域外にあれば（図２５のＮｏ．３）、測定サンプルへの表示データは存在しないので、表示部６の実際の表示に基づくＶｇｓを測定サンプルに印加することはできない。また、表示領域を１以上の領域（Ａ）に分ける場合、各領域（Ａ）を代表する発光画素内の駆動トランジスタに印加されるＶｇｓを、各領域（Ａ）内の各駆動トランジスタに印加されるＶｇｓとみなすことは、測定サンプルが図２５のＮｏ．１〜３のどの場所にあっても可能である。ただし、測定サンプルの場所が各発光画素内である場合（図２５のＮｏ．１）、各発光画素の実際の表示に基づいたΔＶｔｈを測定することができる。そのため、各領域（Ａ）を代表する発光画素内の駆動トランジスタに印加されるＶｇｓが、領域（Ａ）内のすべての発光画素に印加されるとみなす必要はない。また、測定サンプルが表示領域内外の代表箇所にある場合（図２５のＮｏ．２及びＮｏ．３）、当該測定サンプルに印加されるＶｇｓを、各領域（Ａ）内の駆動トランジスタに印加されるＶｇｓとみなす必要がある。
【０１８０】
次に、図２５に示される各発光画素の駆動トランジスタへのゲート−ソース間電圧Ｖｇｓの印加方法のうち、回復電圧の印加方法について説明する。回復電圧を印加する方法としては、発光画素毎に調整された回復電圧を印加する方法と、領域（Ａ）内の全発光画素に同一の回復電圧を印加する方法とが考えられる。図２５に示されるように、測定サンプルが図２５のＮｏ．１〜３のどの場所にある場合においても、回復電圧を発光画素毎に調整して印加することも、領域（Ａ）内の全発光画素に同一の回復電圧を印加することも可能である。ただし、測定サンプルが表示領域内外の代表箇所にある場合（図２５のＮｏ．２及びＮｏ．３）、当該測定サンプルにおける閾値電圧シフト量ΔＶｔｈから、各発光画素におけるΔＶｔｈを推定し、推定されたΔＶｔｈに基づいて求められた回復電圧を印加する必要がある。例えば、領域（Ａ）内の全発光画素のΔＶｔｈの推定値の平均値を求めて、当該平均値に基づいて求められた回復電圧を印加してもよい。
【０１８１】
［２−５．効果など］
以上のように、本実施の形態においては、上記実施の形態１と同様に、駆動トランジスタ１０２のゲート−ソース間に回復電圧が印加されることにより、駆動トランジスタ１０２の閾値電圧シフトが回復される。さらに、本実施の形態においては、駆動トランジスタ１０２の閾値電圧と印加時間に基づいて、必要十分な印加電圧が印加されるため、閾値電圧シフトの回復が不十分となること、及び、回復電圧印加が過剰となって閾値電圧の初期値より負方向に閾値電圧シフトすることが抑制される。
【０１８２】
また、本実施の形態においては、閾値電圧シフト量を実測により読み出すため、より正確に閾値電圧シフト量を求めることができる。これにより、より適切な回復電圧を求め、かつ、印加することができるため、閾値電圧シフトをより一層抑制することができる。
【０１８３】
また、本実施の形態においては、回復電圧印加中に、回復電圧を見直して変更することにより、例えば、リーク電流などの影響で回復電圧が変動することによって、閾値電圧の回復が阻害されることを抑制できる。
【０１８４】
また、本実施の形態においては、予測された表示部６の停止時間を、監視部８からの信号に基づいて見直すことにより、回復電圧印加中に主電源スイッチがオン操作されて、閾値電圧の回復が不十分な状態で表示部６の表示が再開される可能性を低減することができる。
【０１８５】
（他の実施の形態）
以上のように、本出願において開示する技術の例示として、実施の形態１及びその変形例、並びに、実施の形態２を説明した。しかしながら、本開示における技術は、これらに限定されず、適宜、変更、置き換え、付加、省略などを行った実施の形態にも適用可能である。
【０１８６】
例えば、上記各実施の形態において、閾値電圧は線形領域における閾値電圧であるとしてもよい。この場合、閾値電圧は、具体的には以下の通り定められる。
【０１８７】
［線形領域（Ｖｇｓ−Ｖｔｈ≧Ｖｄｓ）の閾値電圧の定義］
線形領域（Ｖｇｓ−Ｖｔｈ≧Ｖｄｓ）における閾値電圧Ｖｔｈは、伝達特性（ドレイン−ソース間電流（Ｉｄｓ）−ゲート−ソース間電圧（Ｖｇｓ）特性）において移動度が最大値となるＶｇｓ点におけるＩｄｓ−Ｖｇｓ特性接線とＶｇｓ電圧軸（ｘ軸）の交点となるＶｇｓ値として定義することができる。ここで、移動度は伝達特性における傾きｄＩｄｓ／ｄＶｇｓを次式１１に代入して得られる。
【０１８８】
【数１１】
2015162651.tif 000013
【０１８９】
なお、線形領域（Ｖｇｓ−Ｖｔｈ≧Ｖｄｓ）では式１１を、飽和領域（Ｖｇｓ−Ｖｔｈ＜Ｖｄｓ）では上述の式１を用いて移動度及びＶｔｈを算出するが、実用上ではＶｔｈがわからなければ、線形領域か飽和領域かを判断できない。そこで、一旦、式１と式１１とを用いてＶｔｈを求めておき、改めてそのＶｔｈから確かに線形領域か飽和領域であったことを確認する。これにより、２つの動作領域を区別した適切な閾値電圧を求めることができる。
【０１９０】
なお、閾値電圧はトランジスタのゲート電極とゲート絶縁膜と半導体の積層構造におけるフラットバンド電圧としてもよい。
【０１９１】
なお、閾値電圧はＩｄｓ−Ｖｇｓ曲線の最小値としてもよい。
【０１９２】
つまり、トランジスタの伝達特性（Ｉｄｓ−Ｖｇｓ特性）において、
【数１２】
2015162651.tif 000014
の値が０となるＶｇｓ値である。
【０１９３】
また、閾値電圧はＩｄｓ電流のピーク電流の１／２ｎ（ｎは正整数）の電流値となるＶｇｓ値であり、ピーク電流は全白表示時の電流値とすることもできる。
【０１９４】
また、上述した各実施の形態では、駆動トランジスタ１０２としてｎ型トランジスタを用いる構成が採用されているが、駆動トランジスタ１０２としてｐ型トランジスタを用いる構成を採用し、各電源線などの極性を反転させた表示装置においても、上述した各実施の形態と同様の効果が奏される。
【０１９５】
また、上記式３においては、Ａを定数としたが、劣化量の温度依存性を表現するために、Ａを温度の関数としてもよい。例えば、Ａ０を定数、Ｅａを閾値電圧シフトの活性化エネルギーとして、Ａを次式で表してもよい。
【０１９６】
【数１３】
2015162651.tif 000015
【０１９７】
あわせて、温度Ｔの計測機能を表示装置に付加することで、閾値電圧シフトの劣化量及び回復量を計測温度の時間変化にあわせて精度良く算出してもよい。
【０１９８】
また、上記各実施の形態においては、表示部６が表示停止状態に維持される時間（停止時間）を予測し、当該予測された停止時間に基づいて、回復電圧を印加する印加時間を求めたが、印加時間を閾値電圧の回復に十分な所定の時間に固定してもよい。この場合、回復電圧だけが、閾値電圧シフト量に応じて調整される。また、逆に、回復電圧を固定し、閾値電圧シフト量に応じて、印加時間だけを調整してもよい。
【０１９９】
また、本開示の発光画素１００において使用される駆動トランジスタ及びスイッチングトランジスタの半導体層の材料は、特に限定されないが、例えば、ＩＧＺＯ（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）などの酸化物半導体材料が採用され得る。ＩＧＺＯなどの酸化物半導体からなる半導体層を備えるトランジスタは、リーク電流が少ないため、回復電圧及びバランス電圧をより長い時間印加し続けることができる。また、第１スイッチングトランジスタ１１１及び第３スイッチングトランジスタ１１３として、閾値電圧を正とする半導体層を備えるトランジスタを用いる場合も、第１スイッチングトランジスタ１１１及び第３スイッチングトランジスタ１１３における、駆動トランジスタのゲートからのリーク電流を抑制することができる。
【０２００】
また、上記各実施の形態においては、発光素子として有機ＥＬ素子を用いたが、電流に応じて発光強度が変化する発光素子であれば任意の発光素子を用いることができる。
【０２０１】
また、上述した有機ＥＬ表示装置などの表示装置については、フラットパネルディスプレイとして利用することができ、テレビジョンセット、パーソナルコンピュータ、携帯電話など、表示装置を有するあらゆる電子機器に適用することができる。
【産業上の利用可能性】
【０２０２】
本開示は、表示装置及び駆動方法に利用でき、特にテレビジョンセットなどの表示装置に利用することができる。
【符号の説明】
【０２０３】
１  表示装置
２  制御回路
３  メモリ
４  走査線駆動回路
５  信号線駆動回路
６  表示部
７  電源線駆動回路
８  監視部
１００  発光画素
１０１  第１コンデンサ
１０２  駆動トランジスタ
１０３  有機ＥＬ素子
１０４  第２コンデンサ
１１１  第１スイッチングトランジスタ
１１２  第２スイッチングトランジスタ
１１３  第３スイッチングトランジスタ
１２１  第１走査線
１２２  第２走査線
１２３  第３走査線
１３０  信号線
１３１  第１電源線
１３２  第２電源線
１３３  第３電源線
１３４  第４電源線
【図１】
2015162651.tif 000016
【図２】
2015162651.tif 000017
【図３】
2015162651.tif 000018
【図４】
2015162651.tif 000019
【図５】
2015162651.tif 000020
【図６】
2015162651.tif 000021
【図７】
2015162651.tif 000022
【図８】
2015162651.tif 000023
【図９】
2015162651.tif 000024
【図１０】
2015162651.tif 000025
【図１１】
2015162651.tif 000026
【図１２】
2015162651.tif 000027
【図１３】
2015162651.tif 000028
【図１４】
2015162651.tif 000029
【図１５】
2015162651.tif 000030
【図１６】
2015162651.tif 000031
【図１７】
2015162651.tif 000032
【図１８】
2015162651.tif 000033
【図１９】
2015162651.tif 000034
【図２０】
2015162651.tif 000035
【図２１】
2015162651.tif 000036
【図２２】
2015162651.tif 000037
【図２３】
2015162651.tif 000038
【図２４】
2015162651.tif 000039
【図２５】
2015162651.tif 000040
【国際調査報告】
2015162651.tif 000041
2015162651.tif 000042
2015162651.tif 000043
2015162651.tif 000044