(57)【要約】  スイッチング電源装置（１０１）は、スイッチ素子（Ｑ１，Ｑ２）のオンオフにより、入力電流を降圧する降圧コンバータ（１０）と、降圧コンバータ（１０）及び電圧出力部（Ｐ２１，Ｐ２２）の間に接続されたスイッチ素子（Ｑ３）とマイクロコントローラ（１３）とを備えている。スイッチ素子（Ｑ３）の入出力には、同一仕様の素子で構成された入力側抵抗分圧回路と出力側抵抗分圧回路とが接続されている。マイクロコントローラ（１３）は、出力側抵抗分圧回路で検出した電圧と、電圧出力部（Ｐ２１，Ｐ２２）で検出された電圧とから外部で演算された、演算式の係数を記憶する。マイクロコントローラ（１３）は、入力側抵抗分圧回路で検出した中間バス電圧の測定値を、演算式と、記憶した係数とから補正する。これにより、電圧検出用端子を設けることなく、回路途中の電圧の検出結果を補正できるスイッチング電源装置を提供する。
2016021283.tif 000002
【特許請求の範囲】
【請求項１】
電圧入力部に入力される入力電圧を、スイッチ素子のオンオフにより所定電圧に変換するコンバータと、
前記コンバータの入力側又は出力側に直列接続された、スイッチ特性を有する第１半導体素子と、
前記コンバータに接続された前記第１半導体素子の第１端の電圧である第１電圧を検出する第１電圧検出回路と、
前記第１半導体素子の第２端の電圧である第２電圧を検出する第２電圧検出回路と、
前記第１電圧検出回路及び第２電圧検出回路により検出される検出信号を基準電圧と比較してサンプリングするサンプリング手段と、
前記サンプリング手段により生成される電圧データを用いて所定の算出式により前記第１電圧及び前記第２電圧の測定値を算出する電圧算出部と、
前記算出式の係数を記憶する記憶手段と、
前記電圧算出部が算出した前記第１電圧及び前記第２電圧の測定値を外部装置へ送信し前記係数を外部装置から受信する通信手段と、
を備え、
前記第１電圧検出回路及び前記第２電圧検出回路は、同一仕様の素子で構成された同一回路であり、
前記第１電圧検出回路及び第２電圧検出回路により検出される検出信号をサンプリングするサンプリング手段の基準電圧は同一であり、
前記第１電圧及び前記第２電圧の測定値を算出する前記所定の算出式及び前記算出式に用いる係数は同一である、
スイッチング電源装置。
【請求項２】
前記第１電圧検出回路及び前記第２電圧検出回路は、抵抗分圧回路である、
請求項１に記載のスイッチング電源装置。
【請求項３】
前記抵抗分圧回路の各抵抗素子は製造ロットが同じである、請求項２に記載のスイッチング電源装置。
【請求項４】
前記抵抗分圧回路の各抵抗素子は、一つの薄膜ネットワーク抵抗の素子である、請求項２又は３に記載のスイッチング電源装置。
【請求項５】
前記第１電圧検出回路は出力部に第１バッファを有し、
前記第２電圧検出回路は出力部に第２バッファを有する
請求項１から４の何れかに記載のスイッチング電源装置。
【請求項６】
前記第１バッファ及び前記第２バッファはそれぞれ、オペアンプを有する同一構成の回路であり、前記オペアンプは一つのチップ内に設けられたオペアンプである、請求項５に記載のスイッチング電源装置。
【請求項７】
前記第１半導体素子はＭＯＳ−ＦＥＴである、請求項１から６の何れかに記載のスイッチング電源装置。
【請求項８】
前記第１半導体素子はダイオードである、請求項１から６の何れかに記載のスイッチング電源装置。
【請求項９】
前記第１半導体素子は前記コンバータの出力側に接続され、
前記コンバータの入力側に接続されたスイッチ特性を有する第２半導体素子と、
前記コンバータに接続された前記第２半導体素子の第１端の電圧である第３電圧を検出する第３電圧検出回路と、
前記第２半導体素子の第２端の電圧である第４電圧を検出する第４電圧検出回路と、
前記第３電圧検出回路及び第４電圧検出回路により検出される検出信号を基準電圧と比較してサンプリングするサンプリング手段と、
前記サンプリング手段により生成される電圧データを用いて所定の算出式により前記第３電圧及び前記第４電圧の測定値を算出する電圧算出部と、
前記算出式の係数を記憶する記憶手段と、
前記電圧算出部が算出した前記第３電圧及び前記第４電圧の測定値を外部装置へ送信し前記係数を外部装置から受信する通信手段と、
を備え、
前記第３電圧検出回路及び前記第４電圧検出回路は、同一仕様の素子で構成された同一回路であり、
前記第３電圧検出回路及び第４電圧検出回路により検出される検出信号をサンプリングするサンプリング手段の基準電圧は同一であり、
前記第３電圧及び前記第４電圧の測定値を算出する前記所定の算出式及び前記算出式に用いる係数は同一である、
請求項１に記載のスイッチング電源装置。
【請求項１０】
前記第３電圧検出回路及び前記第４電圧検出回路は、抵抗分圧回路である、
請求項９に記載のスイッチング電源装置。
【請求項１１】
前記抵抗分圧回路の各抵抗素子は製造ロットが同じである、請求項１０に記載のスイッチング電源装置。
【請求項１２】
前記抵抗分圧回路の各抵抗素子は、一つの薄膜ネットワーク抵抗の素子である、請求項１０又は１１に記載のスイッチング電源装置。
【請求項１３】
前記第３電圧検出回路は出力部に第３バッファを有し、
前記第４電圧検出回路は出力部に第４バッファを有する、
請求項９から１２の何れかに記載のスイッチング電源装置。
【請求項１４】
前記第３バッファ及び前記第４バッファはそれぞれ、オペアンプを有する同一構成の回路であり、前記オペアンプは一つのチップ内に設けられたオペアンプである、請求項１３に記載のスイッチング電源装置。
【請求項１５】
前記第２半導体素子はＭＯＳ−ＦＥＴである、請求項９から１４の何れかに記載のスイッチング電源装置。
【請求項１６】
前記第２半導体素子はダイオードである、請求項９から１４の何れかに記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンバータを備えるスイッチング電源装置に関する。
【背景技術】
【０００２】
コンバータを備えるスイッチング電源にあって、異常を検出したり動作状態を検出したりするために、コンバータ部の電圧や電流を測定することが行われている。また、配線中の抵抗や基準電圧のばらつきといった要因により生じた出力電圧の誤差（ズレ）を、工場出荷時に記憶装置に保持して補正することが行われている。【０００３】
例えば、特許文献１には、ＤＣ−ＤＣコンバータからなる電源の異常を検出して、異常時には入力電圧がそのまま負荷側に出力されることを防止する電源故障検出回路が開示されている。この特許文献１では、負荷側へ出力する出力線に直列接続したスイッチ素子に流れ込む入力電流、及びスイッチ素子の両端に掛かる電圧に基づいてスイッチ素子の故障の前兆を検出する。また、特許文献２には、工場出荷時に検出された負荷電圧に基づいて算出された閾値をＥＥＰＲＯＭに記憶させ、当該閾値と負荷電圧とを比較することで、高い精度で負荷側の異常を検出する電源装置が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−７８２０３号公報
【特許文献２】特開２００９−１００４９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、一般的に、回路の途中には外部から電圧を測定するための測定用端子を備えていないため、特許文献１のように、スイッチ素子の両端電圧を直接測定して電圧値を補正することができない。また、該スイッチ素子の両端電圧を検出して電圧値を補正しようとする場合、検出用の端子を別途設ける必要がある。このような端子を設けることは、部品点数が増加し、装置が大型化するといった問題がある。【０００６】
また、工場出荷時に測定される負荷電圧は、精度の高い測定によって得られる値である。したがって、特許文献２のような補正手法を用いる場合においても、回路の途中に外部から電圧を測定するための測定用端子が必要になってしまう。【０００７】
そこで、本発明の目的は、電圧検出用端子を設けることなく、回路の途中における電圧を検出することができ、当該測定結果を補正することができるスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【０００８】
本発明は、電圧入力部に入力される入力電圧を、スイッチ素子のオンオフにより所定電圧に変換するコンバータと、前記コンバータの入力側又は出力側に直列接続された、スイッチ特性を有する第１半導体素子と、前記コンバータに接続された前記第１半導体素子の第１端の電圧である第１電圧を検出する第１電圧検出回路と、前記第１半導体素子の第２端の電圧である第２電圧を検出する第２電圧検出回路と、前記第１電圧検出回路及び第２電圧検出回路により検出される検出信号を基準電圧と比較してサンプリングするサンプリング手段と、前記サンプリング手段により生成される電圧データを用いて所定の算出式により前記第１電圧及び前記第２電圧の測定値を算出する電圧算出部と、前記算出式の係数を記憶する記憶手段と、前記電圧算出部が算出した前記第１電圧及び前記第２電圧の測定値を外部装置へ送信し前記係数を外部装置から受信する通信手段と、を備え、前記第１電圧検出回路及び前記第２電圧検出回路は、同一仕様の素子で構成された同一回路であり、前記第１電圧検出回路及び第２電圧検出回路により検出される検出信号をサンプリングするサンプリング手段の基準電圧は同一であり、前記第１電圧及び前記第２電圧の測定値を算出する前記所定の算出式及び前記算出式に用いる係数は同一である、ことを特徴とする。【０００９】
この構成では、コンバータに接続される第１半導体素子の両端子電圧（第１電圧及び第２電圧）を検出した場合、検出用回路の各素子の影響による検出結果に誤差は含むものの、誤差のばらつきが無い（小さい）。このため、両端子電圧それぞれに対して、同様に誤差の影響がなくなるように測定値の算出を行うことができる。第１半導体素子がコンバータの入力側に接続されている場合には、第１半導体素子の第２電圧はスイッチング電源装置の入力端子の電圧を直接測定すればよい。また、第１半導体素子がコンバータの出力側に接続されている場合には、第１半導体素子の第２電圧はスイッチング電源装置の出力端子の電圧を直接測定すればよい。【００１０】
この直接測定した入力電圧（又は出力電圧）測定値と、検出回路で検出した第２電圧から得られる測定値とが一致するように、検出回路の検出信号から測定値を算出する算出式に用いる係数を算出し記憶させる。そして、第１半導体素子とコンバータとの間の検出回路の検出信号から第１電圧測定値を算出する算出式に同様の係数を用いることで、誤差のない（小さい）第１電圧の測定値も算出できる。したがって、第１電圧を直接測定する測定用端子を設けることなく、第１電圧の測定値を補正でき、小型で高効率なスイッチング電源装置を構成することができる。【００１１】
前記第１電圧検出回路及び前記第２電圧検出回路は、抵抗分圧回路であることが好ましい。この構成では、簡易な構成で第１電圧及び第２電圧を検出できる。【００１２】
前記抵抗分圧回路の各抵抗素子は製造ロットが同じであることが好ましい。この構成では、検出回路の各素子の影響による検出結果のばらつきをより小さくできる。【００１３】
前記抵抗分圧回路の各抵抗素子は、一つの薄膜ネットワーク抵抗の素子であることが好ましい。この構成では、検出回路の各素子に起因する誤差をより小さくできる。【００１４】
前記第１電圧検出回路は出力部に第１バッファを有し、前記第２電圧検出回路は出力部に第２バッファを有することが好ましい。この構成では、抵抗分圧回路の参照電圧を安定して生成でき、電圧検出結果の誤差を小さくできる。【００１５】
前記第１バッファ及び前記第２バッファはそれぞれ、オペアンプを有する同一構成の回路であり、前記オペアンプは一つのチップ内に設けられたオペアンプであることが好ましい。この構成では、バッファの影響による誤差をなくすことができる。【００１６】
前記第１半導体素子はＭＯＳ−ＦＥＴであることが好ましい。この構成では、コンバータが故障等したときに、ＭＯＳ−ＦＥＴをオフにすることで、スイッチング電源装置から過電圧が出力されることを防止できる。【００１７】
前記第１半導体素子はダイオードであることが好ましい。この構成では、例えば、スイッチング電源装置にバッテリを接続する場合において、極性を逆にしてそのバッテリを接続したとき、バッテリからの逆流を防止することができる。【００１８】
前記第１半導体素子は前記コンバータの出力側に接続され、前記コンバータの入力側に接続されたスイッチ特性を有する第２半導体素子と、前記コンバータに接続された前記第２半導体素子の第１端の電圧である第３電圧を検出する第３電圧検出回路と、前記第２半導体素子の第２端の電圧である第４電圧を検出する第４電圧検出回路と、前記第３電圧検出回路及び第４電圧検出回路により検出される検出信号を基準電圧と比較してサンプリングするサンプリング手段と、前記サンプリング手段により生成される電圧データを用いて所定の算出式により前記第３電圧及び前記第４電圧の測定値を算出する電圧算出部と、前記算出式の係数を記憶する記憶手段と、前記電圧算出部が算出した前記第３電圧及び前記第４電圧の測定値を外部装置へ送信し前記係数を外部装置から受信する通信手段と、を備え、前記第３電圧検出回路及び前記第４電圧検出回路は、同一仕様の素子で構成された同一回路であり、前記第３電圧検出回路及び第４電圧検出回路により検出される検出信号をサンプリングするサンプリング手段の基準電圧は同一であり、前記第３電圧及び前記第４電圧の測定値を算出する前記所定の算出式及び前記算出式に用いる係数は同一である、ことが好ましい。【００１９】
この構成では、コンバータの入力電圧及び出力電圧の何れに対しても、その測定値を補正でき、小型で高効率なスイッチング電源装置を構成することができる。【００２０】
前記第３電圧検出回路及び前記第４電圧検出回路は、抵抗分圧回路であることが好ましい。この構成では、簡易な構成で第３電圧及び第４電圧を検出できる。【００２１】
前記抵抗分圧回路の各抵抗素子は製造ロットが同じであることが好ましい。この構成では、検出回路の各素子の影響による検出結果のばらつきをより小さくできる。【００２２】
前記抵抗分圧回路の各抵抗素子は、一つの薄膜ネットワーク抵抗の素子であることが好ましい。この構成では、検出回路の各素子に起因する誤差をより小さくできる。【００２３】
前記第３電圧検出回路は出力部に第３バッファを有し、前記第４電圧検出回路は出力部に第４バッファを有することが好ましい。この構成では、抵抗分圧回路の参照電圧を安定して生成でき、電圧検出結果の誤差を小さくできる。【００２４】
前記第３バッファ及び前記第４バッファはそれぞれ、オペアンプを有する同一構成の回路であり、前記オペアンプは一つのチップ内に設けられたオペアンプであることが好ましい。この構成では、バッファの影響による誤差をなくすことができる。【００２５】
前記第２半導体素子はＭＯＳ−ＦＥＴであることが好ましい。この構成では、コンバータが故障等したときに、ＭＯＳ−ＦＥＴをオフにすることで、スイッチング電源装置から過電圧が出力されることを防止できる。【００２６】
前記第２半導体素子はダイオードであることが好ましい。この構成では、例えば、スイッチング電源装置にバッテリを接続する場合において、極性を逆にしてそのバッテリを接続したとき、バッテリからの逆流を防止することができる。
【発明の効果】
【００２７】
本発明によれば、回路途中にコンバータと第１半導体素子との間の第１電圧を直接測定する測定用端子を設けることなく、第１電圧の測定値を補正でき、小型で出力電圧精度の高いスイッチング電源装置を構成することができる。
【図面の簡単な説明】
【００２８】
【図１】実施形態１に係るスイッチング電源装置の回路図
【図２】マイクロコントローラがＡＤコンバータを一つ有している場合を示す図
【図３】マイクロコントローラがＡＤコンバータを二つ有している場合を示す図
【図４】実施形態２に係るスイッチング電源装置の回路図
【図５】実施形態３に係るスイッチング電源装置の回路図
【図６】実施形態４に係るスイッチング電源装置の回路図
【図７】実施形態５に係るスイッチング電源装置の回路図
【図８】実施形態６に係るスイッチング電源装置の回路図
【発明を実施するための形態】
【００２９】
（実施形態１）
図１は実施形態１に係るスイッチング電源装置１０１の回路図である。
【００３０】
スイッチング電源装置１０１の電圧入力部Ｐ１１，Ｐ１２には直流電源Ｅ１が接続されている。また、スイッチング電源装置１０１の電圧出力部Ｐ２１，Ｐ２２にはバッテリＥ２が接続されている。スイッチング電源装置１０１は、直流電源Ｅ１からの直流電圧を降圧し、バッテリＥ２に出力する。バッテリＥ２は、その電圧を充電する。
【００３１】
電圧入力部Ｐ１１，Ｐ１２には入力コンデンサＣ１を介して、同期整流型の降圧コンバータ１０が接続されている。降圧コンバータ１０は、スイッチ素子Ｑ１，Ｑ２、インダクタＬ１及びキャパシタＣ２を備えている。スイッチ素子Ｑ１，Ｑ２はｎ型ＭＯＳ−ＦＥＴであり、後述の制御回路１１によりゲート信号が印加されてスイッチング制御される。
【００３２】
スイッチング電源装置１０１は、降圧コンバータ１０のフィードバック制御のために出力電圧を検出する抵抗分圧回路を備えている。この抵抗分圧回路は、抵抗Ｒ１１，Ｒ１２から構成されている。抵抗分圧回路により検出された出力電圧は、制御回路１１に入力される。
【００３３】
制御回路１１は、基準電圧Ｖｒｅｆ、誤差増幅器１１１、コンパレータ１１２及び三角波発振器１１３を備えている。誤差増幅器１１１の非反転入力端子（＋）には基準電圧Ｖｒｅｆが入力され、反転入力端子（−）には抵抗Ｒ１１，Ｒ１２の接続点が接続される。この基準電圧Ｖｒｅｆは、後述のマイクロコントローラ１３により値が調整される。誤差増幅器１１１は、各入力端子に入力された電圧の誤差を増幅して、コンパレータ１１２の非反転入力端子（＋）へ出力する。
【００３４】
コンパレータ１１２の反転入力端子（−）には、三角波発振器１１３が接続されている。コンパレータ１１２は、誤差増幅器１１１からの出力電圧と、三角波発振器１１３からの出力電圧とを比較し、比較結果に応じたデューティのＰＷＭ変調信号を生成する。スイッチ素子Ｑ１のゲートには、コンパレータ１１２が生成したＰＷＭ変調信号が入力される。また、スイッチ素子Ｑ２のゲートには、コンパレータ１１２が生成したＰＷＭ変調信号が、反転回路１１４により反転されて入力される。
【００３５】
制御回路１１は、抵抗分圧回路による電圧検出結果に基づいて、降圧コンバータ１０の出力電圧が規定値となるように、スイッチ素子Ｑ１，Ｑ２をスイッチング制御する。例えば、直流電源Ｅ１から直流電圧が入力された場合、降圧コンバータ１０の出力電圧が一定電圧となるよう、制御回路１１はスイッチ素子Ｑ１，Ｑ２をスイッチング制御し、スイッチング電源装置１０１から定電圧を出力する。
【００３６】
降圧コンバータ１０の出力側にはスイッチ素子Ｑ３が接続されている。スイッチ素子Ｑ３はｎ型ＭＯＳ−ＦＥＴであり、本発明に係る「第１半導体素子」に相当する。スイッチ素子Ｑ３は、そのドレインが降圧コンバータ１０に接続され、ソースが電圧出力部Ｐ２１に接続されている。スイッチ素子Ｑ３は保護スイッチである。
【００３７】
スイッチ素子Ｑ３は、マイクロコントローラ１３によりスイッチング制御される。マイクロコントローラ１３は、後述の入力側抵抗分圧回路により検出された電圧が閾値を超えた場合、スイッチ素子Ｑ３をオフにする。これにより、降圧コンバータ１０のスイッチ素子Ｑ１が故障等によりドレイン・ソース間がショートした場合、バッテリＥ２へ過電圧が印加されることを防止できる。また、電圧出力部Ｐ２１，Ｐ２２に極性を誤って逆にしてバッテリＥ２が接続としても、スイッチ素子Ｑ３のボディーダイオードに逆バイアスがかかるので、スイッチ素子Ｑ３のオフ時に、バッテリＥ２から逆流することはない。
【００３８】
スイッチ素子Ｑ３の入出力側それぞれには、入力側抵抗分圧回路と出力側抵抗分圧回路とを備えている。入力側抵抗分圧回路は、本発明に係る「第１電圧検出回路」に相当する。入力側抵抗分圧回路は抵抗Ｒ２１，Ｒ２２，Ｒ２３を備え、スイッチ素子Ｑ３への入力電圧を検出する。出力側抵抗分圧回路は、本発明に係る「第２電圧検出回路」に相当する。出力側抵抗分圧回路は抵抗Ｒ３１，Ｒ３２，Ｒ３３を備え、スイッチ素子Ｑ３からの出力電圧を検出する。スイッチ素子Ｑ３への入力電圧は、降圧コンバータ１０の出力電圧でもあり、以下、中間バス電圧という。中間バス電圧は、本発明に係る「第１電圧」に相当し、出力電圧は、本発明に係る「第２電圧」に相当する。
【００３９】
入力側抵抗分圧回路、及び出力側抵抗分圧回路の出力は、バッファＢｆ１，Ｂｆ２を介して、マイクロコントローラ１３に接続されている。バッファＢｆ１，Ｂｆ２は電圧フォロア回路である。このバッファＢｆ１，Ｂｆ２を抵抗分圧回路の出力に接続することで、抵抗分圧回路の参照信号を安定的にマイクロコントローラ１３へ出力できる。
【００４０】
入力側抵抗分圧回路及び出力側抵抗分圧回路は、同一素子が同様に接続された回路である。具体的には、抵抗Ｒ２１，Ｒ３１が同一仕様の素子であり、抵抗Ｒ２２，Ｒ３２が同一仕様の素子であり、抵抗Ｒ２３，Ｒ３３が同一仕様の素子である。そして、抵抗Ｒ２１，Ｒ２２，Ｒ２３が直列接続され、抵抗Ｒ３１，Ｒ３２，Ｒ３３も直列接続されている。ここで、同一仕様の素子とは、公称抵抗値が同じであることに加え、耐圧仕様や誤差許容範囲やサイズなどの製品仕様が同じ、いわゆる品番が同じであることを意味している。また、製造ロットが同じであることが望ましい。また、抵抗Ｒ２１，Ｒ３１、抵抗Ｒ２２，Ｒ３２、及び抵抗Ｒ２３，Ｒ３３それぞれは、検出回路の各素子に起因する誤差をより小さくするために、一つの薄膜ネットワーク抵抗素子であることが望ましい。
【００４１】
このように、入力側抵抗分圧回路、及び出力側抵抗分圧回路を、同一仕様の素子で同一構成の回路とすることで、それぞれの回路が電圧を検出した検出結果に含まれる、素子の影響による誤差は略同じ(小さい)である。したがって、誤差を含む検出結果を補正する場合、入力側抵抗分圧回路及び出力側抵抗分圧回路それぞれに対して、同じ補正値を用いた補正を行える。補正については後述する。
【００４２】
マイクロコントローラ１３はコントローラ駆動電源ＶＤＤにより動作し、ＣＰＵ１３１、ＡＤコンバータ１３２、メモリ１３３及びＤＡコンバータ１３４を備えている。マイクロコントローラ１３は、スイッチ素子Ｑ３をオンオフする。また、マイクロコントローラ１３は、外部入出力部Ｐ３を通じて、外部装置（不図示）とデータ通信を行う。なお、ＣＰＵ１３１は、本発明に係る「電圧算出部」に相当する。
【００４３】
マイクロコントローラ１３は、入力側抵抗分圧回路及び出力側抵抗分圧回路からの参照信号をＡＤコンバータ１３２によりＡ−Ｄ変換し、中間バス電圧及び出力電圧を検出する。ＡＤコンバータ１３２によりＡ−Ｄ変換された出力電圧は、本発明に係る「電圧データ」に相当する。また、ＡＤコンバータ１３２は、本発明に係る「サンプリング手段」に相当する。マイクロコントローラ１３は、ＡＤコンバータを一つ有していてもよいし、二つ有していてもよい。
【００４４】
図２は、マイクロコントローラ１３がＡＤコンバータを一つ有している場合を示す図である。図３は、マイクロコントローラ１３がＡＤコンバータを二つ有している場合を示す図である。
【００４５】
図２の場合、マイクロコントローラ１３は、ＡＤコンバータ１３２の前段にマルチプレクサ（ＭＰＸ）１３Ａを有し、入力側抵抗分圧回路及び出力側抵抗分圧回路からの参照信号の一方をＡＤコンバータ１３２へ入力する。図３の場合、マイクロコントローラ１３は、同じ基準電圧で駆動する二つのＡＤコンバータ１３２Ａ，１３２Ｂを有し、ＡＤコンバータ１３２Ａ，１３２Ｂそれぞれには、入力側抵抗分圧回路及び出力側抵抗分圧回路のそれぞれが接続される。ＡＤコンバータ１３２Ａ，１３２Ｂそれぞれは、複数のコンパレータで、アナログの入力信号を電源電圧ＶＤＤから分圧した複数の基準電圧と比較し、エンコーダで、その比較結果からアナログ値をデジタル値に変換する。なお、本実施例ではＡＤコンバータの基準電圧をコントローラ駆動電源ＶＤＤとしているが、これとは別の基準電圧発生回路を備えてＡＤコンバータ１３２Ａ，１３２Ｂの基準電圧としてもよい。
【００４６】
なお、図３の場合、ＡＤコンバータ１３２Ａ及びＡＤコンバータ１３２Ｂは、本発明に係る「サンプリング手段」に相当する。
【００４７】
マイクロコントローラ１３は、出力側抵抗分圧回路で検出したスイッチ素子Ｑ３の出力電圧データを、外部入出力部Ｐ３を通じて外部装置へ出力する。外部装置は、例えば工場出荷時にスイッチング電源装置１０１の評価を行う評価装置である。この外部装置は、スイッチング電源装置１０１のマイクロコントローラ１３が検出した電圧測定値を補正する際に用いる算出式の係数を算出する。外部装置は、その係数の算出を、例えばスイッチング電源装置１０１の工場出荷前に行う。以下に、係数の補正について説明する。
【００４８】
マイクロコントローラ１３が検出する中間バス電圧の測定値には、入力側抵抗分圧回路の抵抗Ｒ２１，Ｒ２２，Ｒ２３の各素子の影響による誤差及びＡＤコンバータ１３２の基準電圧による誤差が含まれている。このため、マイクロコントローラ１３は、中間バス電圧の測定値を補正する必要がある。
【００４９】
この係数を算出する場合、降圧コンバータ１０の中間バス電圧を直接測定し、その測定値と、入力側抵抗分圧回路で検出した測定値とを比較する必要がある。しかしながら、一般に、回路の途中に測定用の端子はなく、降圧コンバータ１０の中間バス電圧を直接測定することができない。そこで、本実施形態では、外部装置は、電圧出力部Ｐ２１，Ｐ２２からスイッチング電源装置１０１の出力電圧を測定し、その測定値と、出力側抵抗分圧回路で測定した、スイッチ素子Ｑ３の出力電圧とを比較する。そして、外部装置は、降圧コンバータ１０の出力電圧測定値を算出する式の係数を算出する。
【００５０】
前記の通り、入力側抵抗分圧回路と出力側抵抗分圧回路との各素子、及びその回路構成及びＡＤコンバータ１３２の基準電圧は同じである。すなわち、入力側抵抗分圧回路からの信号の検出結果と、出力側抵抗分圧回路からの信号の検出結果とには、同じ素子の影響に起因した誤差が含まれる。したがって、出力側抵抗分圧回路について係数を算出すれば、その係数は、入力側抵抗分圧回路に対しても用いることができる。
【００５１】
ここで、出力側抵抗分圧回路により検出された、スイッチ素子Ｑ３の出力電圧の値をｘ、その出力電圧の補正後の電圧値をｙとする。マイクロコントローラ１３は、出力側抵抗分圧回路からスイッチ素子Ｑ３の出力電圧を検出すると、ｙ＝ａｘ＋ｂの式を用いて、補正後の電圧値を演算する。
【００５２】
抵抗Ｒ３１，Ｒ３２，Ｒ３３による電圧の分圧比、及びＡＤコンバータ１３２の分解能は既知である。また、外部装置には、高精度な測定装置により電圧出力部Ｐ２１，Ｐ２２で測定されたスイッチング電源装置１０１の出力電圧、すなわち、スイッチ素子Ｑ３の出力電圧が入力される。この測定装置により測定された電圧値は、前記式のｙとなる。外部装置は、測定装置により測定されたスイッチ素子Ｑ３の出力電圧と、出力側抵抗分圧回路から検出したスイッチ素子Ｑ３の出力電圧とを比較し、その比較結果と、既知の値とから、上記式の係数ａ，ｂを算出する。外部装置は、算出した係数ａ，ｂをスイッチング電源装置１０１のマイクロコントローラ１３へ出力する。
【００５３】
マイクロコントローラ１３は、外部装置から入力した補正値ａ，ｂをメモリ１３３に記憶する。補正値ａ，ｂをメモリ１３３に記憶しておくことにより、出荷後も高精度な出力電圧及び中間バス電圧の測定値が得られる。
【００５４】
以上説明したように、本実施形態に係るスイッチング電源装置１０１は、中間バス電圧を直接測定するための測定端子を設けることなく、中間バス電圧測定値の誤差を補正できる。
【００５５】
なお、本実施形態では、バッファＢｆ１，Ｂｆ２を設けているが、必須ではない。ただし、バッファＢｆ１，Ｂｆ２を設けることで、入力インピーダンスが高くなるので、ＡＤコンバータ１３２の前段にある回路が、抵抗分圧回路の分圧比に影響が及ぶことを防止でき、マイクロコントローラ１３は、より精度の高い検出結果を得ることができる。なお、バッファＢｆ１，Ｂｆ２を設ける場合、バッファＢｆ１，Ｂｆ２の影響による誤差のばらつきをなくすために、バッファＢｆ１，Ｂｆ２は一つのＩＣチップ内のオペアンプであることが好ましい。
【００５６】
（実施形態２）
図４は実施形態２に係るスイッチング電源装置１０２の回路図である。
【００５７】
この例では、スイッチング電源装置１０２は、図１に示すスイッチ素子Ｑ３に代えて、ダイオードＤ１を備えている。ダイオードＤ１は、本発明に係る「第１半導体素子」に相当する。ダイオードＤ１は、そのアノードが降圧コンバータ１０に接続され、カソードが電圧出力部Ｐ２１に接続されている。なお、他の回路構成は実施形態１と同様である。ダイオードＤ１は、バッテリＥ２からの逆流を防止する。この場合、ダイオードＤ１のスイッチング制御は不要である。
【００５８】
（実施形態３）
図５は実施形態３に係るスイッチング電源装置１０３の回路図である。
【００５９】
スイッチング電源装置１０３は、実施形態１と同様、降圧コンバータ１０と、降圧コンバータ１０の出力側に接続されたスイッチ素子Ｑ３とを備えている。この例では、スイッチ素子Ｑ３は、実施形態１と反対方向に接続されている。詳しくは、スイッチ素子Ｑ３は、そのソースが降圧コンバータ１０に接続され、ドレインが電圧出力部Ｐ２１に接続されている。
【００６０】
さらに、スイッチング電源装置１０３は、スイッチ素子Ｑ３及び電圧出力部Ｐ２１の間に設けられた電流検出回路１４を備えている。電流検出回路１４は、バッテリＥ２からの逆流を検出するための回路である。電流検出回路１４は例えば抵抗であって、その抵抗の両端の電位差から流れる電流の方向を検出する。マイクロコントローラ１３は、電流検出回路１４により逆流を検出すると、スイッチ素子Ｑ３をオフにする。これにより、逆流電流を防止できる。逆流防止にスイッチ素子Ｑ３を用いることで、実施形態３に係るダイオードＤ１を用いた場合と比べ、導通損失を低減できる。
【００６１】
（実施形態４）
図６は実施形態４に係るスイッチング電源装置１０４の回路図である。
【００６２】
この例では、スイッチング電源装置１０４は、絶縁型の降圧コンバータ２０を備えている。降圧コンバータ２０は、キャパシタＣ３，Ｃ４、スイッチ素子Ｑ５，Ｑ６、降圧トランスＴ１、ダイオードＤ２，Ｄ３、インダクタＬ２を備えている。
【００６３】
スイッチ素子Ｑ５，Ｑ６は制御回路１１により交互にオンオフされる。スイッチ素子Ｑ６がオン、スイッチ素子Ｑ５がオフのとき、降圧トランスＴ１の２次側のダイオードＤ２が導通しインダクタＬ２が励磁されるとともに、キャパシタＣ４に充電され、降圧コンバータ２０から電圧が出力される。スイッチ素子Ｑ６がオフ、スイッチ素子Ｑ５がオンのとき、ダイオードＤ３が導通し、インダクタＬ２の励磁エネルギーが放出されるとともに、キャパシタＣ４に充電された電圧が降圧コンバータ２０から出力される。
【００６４】
この回路構成においても、実施形態１と同様、抵抗Ｒ３１，Ｒ３２，Ｒ３３からなる出力側抵抗分圧回路について係数を算出すれば、その係数は、抵抗Ｒ２１，Ｒ２２，Ｒ２３からなる入力側抵抗分圧回路に対して用いて、中間バス電圧の誤差の補正を行える。このため、中間バス電圧を直接測定するための測定端子を設ける必要がない。
【００６５】
（実施形態５）
図７は、実施形態５に係るスイッチング電源装置１０５の回路図である。
【００６６】
スイッチング電源装置１０５は、電圧入力部Ｐ１１，Ｐ１２にバッテリＥ３が接続され、電圧出力部Ｐ２１，Ｐ２２に負荷Ｒが接続されている。そして、バッテリＥ３の電圧を降圧して負荷Ｒへ供給する。
【００６７】
スイッチング電源装置１０５は、実施形態１〜４と同様、降圧コンバータ１０を備えているが、実施形態１〜４では、降圧コンバータ１０は、電圧入力部Ｐ１１，Ｐ１２側に接続されているのに対し、本実施形態では、電圧出力部Ｐ２１，Ｐ２２側に接続されている。
【００６８】
降圧コンバータ１０の入力側にはダイオードＤ４が接続されている。ダイオードＤ４は、本発明に係る「第１半導体素子」に相当する。ダイオードＤ４は、アノードが電圧入力部Ｐ１１に接続され、カソードが降圧コンバータ１０に接続されている。このダイオードＤ４は、極性を誤って逆にしてバッテリＥ３が接続されたとき、バッテリＥ３からの逆流を防止する。
【００６９】
ダイオードＤ４のアノード側には入力側抵抗分圧回路が接続され、カソード側には出力側抵抗分圧回路が接続されている。入力側抵抗分圧回路は抵抗Ｒ４１，Ｒ４２，Ｒ４３を備え、ダイオードＤ４への入力電圧を検出する。出力側抵抗分圧回路は抵抗Ｒ５１，Ｒ５２，Ｒ５３を備え、ダイオードＤ４からの出力電圧（以下、中間バス電圧という）を検出する。中間バス電圧は、本発明に係る「第１電圧」に相当し、ダイオードＤ４への入力電圧は、本発明に係る「第２電圧」に相当する。
【００７０】
入力側抵抗分圧回路及び出力側抵抗分圧回路の出力は、バッファＢｆ３，Ｂｆ４を介して、マイクロコントローラ１３に接続されている。バッファＢｆ３，Ｂｆ４は電圧フォロア回路である。
【００７１】
入力側抵抗分圧回路及び出力側抵抗分圧回路は、同一素子が同様に接続された回路である。具体的には、抵抗Ｒ４１，Ｒ５１が同一仕様の素子であり、抵抗Ｒ４２，Ｒ５２が同一仕様の素子であり、抵抗Ｒ４３，Ｒ５３が同一仕様の素子である。そして、抵抗Ｒ４１，Ｒ４２，Ｒ４３が直列接続され、抵抗Ｒ５１，Ｒ５２，Ｒ５３も直列接続されている。
【００７２】
ここで、同一仕様の素子とは、公称抵抗値が同じであることに加え、耐圧仕様や誤差許容範囲やサイズなどの製品仕様が同じ、いわゆる品番が同じであることを意味している。また、製造ロットが同じであることが望ましい。また、抵抗Ｒ４１，Ｒ５１、抵抗Ｒ４２，Ｒ５２、及び抵抗Ｒ４３，Ｒ５３それぞれは、検出回路の各素子に起因する誤差をより小さくするために、一つの薄膜ネットワーク抵抗素子であることが望ましい。
【００７３】
本実施形態では、入力側抵抗分圧回路によりダイオードＤ４への入力電圧と、電圧入力部Ｐ１１，Ｐ１２で測定したスイッチング電源装置１０５の入力電圧とから、降圧コンバータ１０の入力電圧を算出する式の係数を算出する。入力側抵抗分圧回路について係数を算出すれば、その係数は、出力側抵抗分圧回路に対しても用いることができる。これにより、実施形態１〜４と同様に、中間バス電圧を直接測定するための測定端子を設けることなく、中間バス電圧の誤差を補正できる。
【００７４】
（実施形態６）
図８は、実施形態６に係るスイッチング電源装置１０６の回路図である。
【００７５】
スイッチング電源装置１０６は、電圧入出力部Ｐ４１，Ｐ４２にバッテリＥ４が接続され、電圧入出力部Ｐ５１，Ｐ５２にバッテリＥ５が接続されている。電圧入出力部Ｐ４１，Ｐ４２には、バッテリＥ４を電源として駆動する負荷Ｒ１、及び、オルタネータ／モータ（以下，単にモータという）２１が接続されている。電圧入出力部Ｐ５１，Ｐ５２には、バッテリＥ５を電源として駆動する負荷Ｒ２が接続されている。
【００７６】
スイッチング電源装置１０６は、電圧入出力部Ｐ４１，Ｐ４２から電圧入出力部Ｐ５１，Ｐ５２へ、又は、電圧入出力部Ｐ５１，Ｐ５２から電圧入出力部Ｐ４１，Ｐ４２へ、双方向へ電力を伝送する。電圧入出力部Ｐ４１，Ｐ４２から電圧入出力部Ｐ５１，Ｐ５２へ電力を伝送する場合、スイッチング電源装置１０６は、降圧チョッパ回路とみなされる。また、電圧入出力部Ｐ５１，Ｐ５２から電圧入出力部Ｐ４１，Ｐ４２へ電力を伝送する場合、スイッチング電源装置１０６は、昇圧チョッパ回路とみなされる。
【００７７】
スイッチング電源装置１０６は昇降圧回路３０を備えている。昇降圧回路３０は、キャパシタＣ３，Ｃ４、インダクタＬ３及びスイッチ素子Ｑ４，Ｑ５を備えている。昇降圧回路３０は、スイッチ素子Ｑ４，Ｑ５をオンオフすることで、電圧入出力部Ｐ４１，Ｐ４２側から入力された電圧を降圧し、電圧入出力部Ｐ５１，Ｐ５２側から入力された電圧を昇圧する。
【００７８】
スイッチング電源装置１０６は、抵抗Ｒ６１，Ｒ６２とからなる第１抵抗分圧回路と、抵抗Ｒ６３，Ｒ６４とからなる第２抵抗分圧回路とを備えている。第１抵抗分圧回路は、昇圧動作を行うときのフィードバック制御のために、昇降圧回路３０の出力電圧を検出する。第２抵抗分圧回路は、降圧動作を行うときのフィードバック制御のために、昇降圧回路３０の出力電圧を検出する。第１抵抗分圧回及び第２抵抗分圧回により検出された出力電圧は、制御回路１１に入力される。制御回路１１は、抵抗分圧回路による電圧検出結果に基づいて、昇降圧回路３０の出力電圧が規定値となるように、スイッチ素子Ｑ４，Ｑ５をスイッチング制御する。
【００７９】
電圧入出力部Ｐ４１，Ｐ４２と昇降圧回路３０との間にはスイッチ素子Ｑ６が接続されている。スイッチ素子Ｑ６はＭＯＳ−ＦＥＴであり、ソースが電圧入出力部Ｐ４１に接続され、ドレインが昇降圧回路３０に接続されている。スイッチ素子Ｑ６のソース及びドレインそれぞれには、実施形態５と同様、抵抗Ｒ４１，Ｒ４２，Ｒ４３からなる入力側抵抗分圧回路、及び抵抗Ｒ５１，Ｒ５２，Ｒ５３からなる出力側抵抗分圧回路が接続されている。そして、入力側抵抗分圧回路及び出力側抵抗分圧回路の出力は、バッファＢｆ５，Ｂｆ６を介して、マイクロコントローラ２３に接続されている。
【００８０】
なお、バッファＢｆ５，Ｂｆ６の影響による誤差のばらつきをなくすために、バッファＢｆ５，Ｂｆ６は一つのＩＣチップ内のオペアンプであることが好ましい。
【００８１】
スイッチ素子Ｑ６は、極性を逆にしてバッテリＥ４が接続されたとき、バッテリＥ４からの逆流を防止する。
【００８２】
スイッチ素子Ｑ６は、本発明に係る「第２半導体素子」に相当する。抵抗Ｒ４１，Ｒ４２，Ｒ４３からなる入力側抵抗分圧回路は、本発明に係る「第４電圧検出回路」に相当する。また、抵抗Ｒ５１，Ｒ５２，Ｒ５３からなる出力側抵抗分圧回路は、本発明に係る「第３電圧検出回路」に相当する。
【００８３】
電圧入出力部Ｐ５１，Ｐ５２と昇降圧回路３０との間にはスイッチ素子Ｑ３が接続されている。スイッチ素子Ｑ３は、ソースが電圧入出力部Ｐ５１に接続され、ドレインが昇降圧回路３０に接続されている。スイッチ素子Ｑ３のソース及びドレインそれぞれには、実施形態３と同様、抵抗Ｒ２１，Ｒ２２，Ｒ２３からなる入力側抵抗分圧回路、及び抵抗Ｒ３１，Ｒ３２，Ｒ３３からなる出力側抵抗分圧回路が接続されている。そして、入力側抵抗分圧回路、及び出力側抵抗分圧回路の出力は、不図示のバッファを介して、マイクロコントローラ２３に接続されている。
【００８４】
スイッチ素子Ｑ３は、本発明に係る「第１半導体素子」に相当する。抵抗Ｒ２１，Ｒ２２，Ｒ２３からなる入力側抵抗分圧回路は、本発明に係る「第１電圧検出回路」に相当する。また、抵抗Ｒ３１，Ｒ３２，Ｒ３３からなる出力側抵抗分圧回路は、本発明に係る「第２電圧検出回路」に相当する。
【００８５】
マイクロコントローラ２３は、実施形態１〜５と同様に、コントローラ駆動電源ＶＤＤにより動作し、ＣＰＵ、ＡＤコンバータ、メモリ及びＤＡコンバータを備えている。マイクロコントローラ２３は、スイッチ素子Ｑ３，Ｑ６をオンオフする。また、マイクロコントローラ２３は、外部入出力部Ｐ６を通じて、外部装置（不図示）とデータ通信を行う。このＡＤコンバータは、本発明に係る「サンプリング手段」に相当する。
【００８６】
このマイクロコントローラ２３は、実施形態１〜５で説明したマイクロコントローラ１３と同様の制御を行う。例えば、マイクロコントローラ２３は、抵抗Ｒ３１，Ｒ３２，Ｒ３３からなる出力側抵抗分圧回路で検出した電圧を外部装置へ出力する。その外部装置には、高精度な測定装置により電圧入出力部Ｐ５１，Ｐ５２で測定された電圧が入力される。外部装置は、測定装置により測定された電圧入出力部Ｐ５１，Ｐ５２での電圧と、出力側抵抗分圧回路で検出した電圧とを比較し、その比較結果と、抵抗Ｒ３１等の既知の値とから、実施形態１で説明したｙ＝ａｘ＋ｂの式の係数ａ，ｂを算出する。外部装置は、算出した係数ａ，ｂをスイッチング電源装置１０６のマイクロコントローラ２３へ出力する。
【００８７】
マイクロコントローラ２３は、外部装置から入力した補正値ａ，ｂをメモリに記憶する。マイクロコントローラ２３は、スイッチング電源装置１０６の駆動時において、Ｒ２１等からなる入力側抵抗分圧回路から電圧（以下、第１中間バス電圧という）を検出すると、メモリに記憶した補正値ａ，ｂを用いて、検出した第１中間バス電圧の誤差を補正する演算を行う。
【００８８】
同様に、マイクロコントローラ２３は、抵抗Ｒ４１，Ｒ４２，Ｒ４３からなる入力側抵抗分圧回路で検出した電圧を外部装置へ出力する。その外部装置には、高精度な測定装置により電圧入出力部Ｐ４１，Ｐ４２で測定された電圧が入力される。外部装置は、測定装置により測定された電圧入出力部Ｐ５１，Ｐ５２での電圧と、入力側抵抗分圧回路で検出した電圧とを比較し、その比較結果と、抵抗Ｒ４１等の既知の値とから、前記式の係数ａ，ｂを算出する。外部装置は、算出した係数ａ，ｂをスイッチング電源装置１０６のマイクロコントローラ２３へ出力する。
【００８９】
マイクロコントローラ２３は、外部装置から入力した補正値ａ，ｂをメモリに記憶する。マイクロコントローラ２３は、スイッチング電源装置１０６の駆動時において、Ｒ５１等からなる出力側抵抗分圧回路から電圧（以下、第２中間バス電圧という）を検出すると、メモリに記憶した補正値ａ，ｂを用いて、検出した第２中間バス電圧の誤差を補正する演算を行う。
【００９０】
以上説明したように、本実施形態に係るスイッチング電源装置１０６は、第１中間バス電圧及び第２中間バス電圧を直接測定するための測定端子を設けることなく、第１中間バス電圧及び第２中間バス電圧測定値の誤差を補正できる。
【符号の説明】
【００９１】
１０…降圧コンバータ
１１…制御回路
１３…マイクロコントローラ
１４…電流検出回路
２０…降圧コンバータ
２３…マイクロコントローラ
３０…昇降圧回路
１０１，１０２，１０３，１０４，１０５…スイッチング電源装置
１１１…誤差増幅器
１１２…コンパレータ
１１３…三角波発振器
１１４…反転回路
１３１…ＣＰＵ
１３２…ＡＤコンバータ
１３２Ａ，１３２Ｂ…ＡＤコンバータ
１３３…メモリ
１３４…ＤＡコンバータ
Ｂｆ１…バッファ（第１バッファ）
Ｂｆ２…バッファ（第２バッファ）
Ｂｆ３…バッファ（第２バッファ）
Ｂｆ４…バッファ（第１バッファ）
Ｂｆ５…バッファ（第４バッファ）
Ｂｆ６…バッファ（第３バッファ）
Ｄ１，Ｄ２，Ｄ３，Ｄ４…ダイオード
Ｅ１，Ｅ２，Ｅ３，Ｅ４，Ｅ５，Ｅ６…バッテリ
Ｅｉｎ…直流電源
Ｐ１１，Ｐ１２…電圧入力部
Ｐ２１，Ｐ２２…電圧出力部
Ｐ３…外部入出力部
Ｐ４１，Ｐ４２…電圧入出力部
Ｐ５１，Ｐ５２…電圧入出力部
Ｐ６…外部入出力部
Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６…スイッチ素子
ＶＤＤ…基準信号
Ｖｒｅｆ…基準電圧
【図１】
2016021283.tif 000003
【図２】
2016021283.tif 000004
【図３】
2016021283.tif 000005
【図４】
2016021283.tif 000006
【図５】
2016021283.tif 000007
【図６】
2016021283.tif 000008
【図７】
2016021283.tif 000009
【図８】
2016021283.tif 000010
【国際調査報告】
2016021283.tif 000011
2016021283.tif 000012