(57)【要約】  本発明は、同一半導体基板内にＩＧＢＴ、サイリスタ素子、回路領域を有する半導体装置において、半導体装置の小型化と製造期間の短縮を実現しつつ、回路領域の寄生動作防止効果を高めた半導体装置、その製造方法および半導体モジュールの提供を目的とする。本発明に係る半導体装置は、第１導電型のドリフト層を備える半導体基板の第１主面側に形成された絶縁ゲート型バイポーラトランジスタ１５と、半導体基板の第１主面側に形成されたサイリスタ素子１７と、半導体基板の第１主面側に形成された、ＣＭＯＳ回路素子を含む回路領域２４と、半導体基板の第１主面側に形成され、絶縁ゲート型バイポーラトランジスタ１５と回路領域２４を平面視で隔てるホール電流回収領域１６と、半導体基板の第２主面側に形成された第２導電型の拡散層と、を備え、平面視で、絶縁ゲート型バイポーラトランジスタ１５の有効面積は、サイリスタ素子１７の有効面積以下である。
2016113841.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型のドリフト層を備える半導体基板の第１主面側に形成された絶縁ゲート型バイポーラトランジスタ（１５）と、
前記半導体基板の前記第１主面側に形成されたサイリスタ素子（１７）と、
前記半導体基板の前記第１主面側に形成された、ＣＭＯＳ回路素子を含む回路領域（２４）と、
前記半導体基板の前記第１主面側に形成され、前記絶縁ゲート型バイポーラトランジスタ（１５）と前記回路領域（２４）を平面視で隔てるホール電流回収領域（１６）と、
前記半導体基板の第２主面側に形成された第２導電型の拡散層と、
を備え、
平面視で、前記絶縁ゲート型バイポーラトランジスタ（１５）の有効面積は、前記サイリスタ素子（１７）の有効面積以下である、
半導体装置。
【請求項２】
前記拡散層は、前記半導体基板の前記第２主面側に不純物を注入した後、レーザアニール処理を行うことで形成される、
請求項１に記載の半導体装置。
【請求項３】
前記拡散層を覆い、前記半導体基板の前記第２主面側に露出する金属層（１）をさらに備え、
前記拡散層と前記金属層（１）とはオーミック接触しており、
前記拡散層に注入された前記第２導電型の不純物の活性化率は１％より小さい、
請求項１に記載の半導体装置。
【請求項４】
前記半導体基板よりなるドリフト層の厚みは、前記サイリスタ素子（１７）を駆動可能な厚みのうちの上限の厚みである、
請求項１に記載の半導体装置。
【請求項５】
バッファ層をさらに備え、
前記バッファ層は、前記拡散層と前記ドリフト層の間に形成され、前記ドリフト層と同一の導電型であり、前記ドリフト層よりもキャリア濃度が高い、
請求項１に記載の半導体装置。
【請求項６】
前記拡散層は、前記絶縁ゲート型バイポーラトランジスタ（１５）又は前記サイリスタ素子（１７）と平面視で重なり、かつ前記回路領域（２４）と平面視で重ならない領域に形成される、
請求項１に記載の半導体装置。
【請求項７】
バッファ層をさらに備え、
前記バッファ層は、前記拡散層と前記ドリフト層の間に形成され、前記ドリフト層と同一の導電型であり、前記ドリフト層よりもキャリア濃度が高い、
請求項６に記載の半導体装置。
【請求項８】
エッジターミネーション領域（２５）をさらに備え、
前記エッジターミネーション領域（２５）は、前記絶縁ゲート型バイポーラトランジスタ（１５）、前記サイリスタ素子（１７）、前記回路領域（２４）および前記ホール電流回収領域（１６）を平面視で囲み、
前記エッジターミネーション領域（２５）の耐電圧は、前記回路領域（２４）に形成されたダイオード（２６）の逆耐電圧よりも小さい、
請求項１に記載の半導体装置。
【請求項９】
前記絶縁ゲート型バイポーラトランジスタ（１５）のゲートはトレンチ型である、
請求項１に記載の半導体装置。
【請求項１０】
回路領域側拡散層と、
前記拡散層および前記回路領域側拡散層を覆い、半導体基板の前記第２主面側に露出する金属層（１）と
をさらに備え、
前記回路領域側拡散層は、前記回路領域（２４）と平面視で重なる領域に、前記金属層（１）と隣接して形成され、
前記回路領域側拡散層は、前記拡散層と同一の導電型であり、前記拡散層よりも不純物濃度が低く、
前記ドリフト層と前記回路領域側拡散層とで形成されるダイオード（２９）の逆耐電圧は、
前記ドリフト層と前記拡散層とで形成されるダイオード（３０）の逆耐電圧よりも小さい、
請求項６に記載の半導体装置。
【請求項１１】
金属電極を備えるボンディングパッド領域（３２）をさらに備え、
前記絶縁ゲート型バイポーラトランジスタ（１５）と前記サイリスタ素子（１７）とは平面視で１００μｍ以上隔てて配置され、１００μｍ以上隔てられた領域に前記ボンディングパッド領域（３２）が設けられる、
請求項１に記載の半導体装置。
【請求項１２】
前記半導体基板はＳｉＣ半導体基板である、
請求項１に記載の半導体装置。
【請求項１３】
請求項１に記載の半導体装置（１００）と、
電力用半導体装置（３５）と、
受動素子（３７）が配置された絶縁基板（３８）と、
を備え、
前記半導体装置（１００）と前記絶縁基板（３８）とは２本以上の配線（３９）で電気的に接続されており、
前記電力用半導体装置（３５）と前記絶縁基板（３８）とは２本以上の配線（３９）で電気的に接続されている、
半導体モジュール。
【請求項１４】
請求項１に記載の半導体装置の製造方法であって、
（ａ）前記半導体基板の前記第２主面側に不純物を注入する工程と、
（ｂ）前記工程（ａ）の後、前記半導体基板の前記第２主面側にレーザアニール処理を行うことで前記拡散層を形成する工程と、
を備える、
半導体装置の製造方法。
【請求項１５】
請求項１に記載の半導体装置の製造方法であって、
前記半導体装置は、前記拡散層を覆い、前記半導体基板の前記第２主面側に露出する金属層（１）をさらに備え、
（ｃ）前記半導体基板の前記第２主面側に不純物を注入する工程と、
（ｄ）前記工程（ｃ）の後、前記半導体基板の前記第２主面側に前記金属層（１）を形成する工程と、
（ｅ）前記工程（ｄ）の後、前記半導体基板に３００℃以上４００℃以下で熱処理を行うことで前記拡散層を形成する工程と、
を備える、
半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置、その製造方法および半導体モジュールに関し、例えば、自動車エンジン等の内燃機関用イグニッションシステムに採用されている絶縁ゲート型バイポーラトランジスタを含む半導体装置に関するものである。
【背景技術】
【０００２】
自動車エンジン等の内燃機関用イグニッションシステムでは、誘導負荷（トランスコイル）を駆動する電力半導体装置として絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴとも記載）が用いられる。【０００３】
内燃機関用イグニッションシステムでは、自動車バッテリーに異常高電圧サージが発生した場合に電力損失によりＩＧＢＴが破壊する問題がある。自動車バッテリーは誘導負荷（トランスコイル）を介してＩＧＢＴの出力（コレクタ）端子に接続されることから、ＩＧＢＴの破壊を防止する手段として、ＩＧＢＴのコレクタ電圧（バッテリー電圧と同等）を検出する半導体回路を用いて、異常電圧時にＩＧＢＴの動作を停止する技術が用いられる。【０００４】
ＩＧＢＴのコレクタ（出力）電圧を検出する技術として、特許文献１において、同一の半導体基板上にＩＧＢＴとサイリスタを有する半導体装置が公開されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−１８３３４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来の半導体装置では、前述のとおり、ＩＧＢＴの性能と回路領域の寄生動作防止の両立を図る必要があり、半導体基板に高濃度かつ厚いＮ＋バッファ層を有するエピタキシャルウエハを用いてパンチスルー構造（以下、ＰＴ構造）としたり、ＩＧＢＴと回路領域を一定以上離間し、離間した領域内にホール電流回収領域を設ける等の手段を取る必要があった。そのため、半導体装置の小型化や製造期間の短縮が難しい問題があった。【０００７】
本発明は以上のような課題を解決するためになされたものであり、同一半導体基板内にＩＧＢＴ、サイリスタ素子、回路領域を有する半導体装置において、半導体装置の小型化と製造期間の短縮を実現しつつ、回路領域の寄生動作防止効果を高めた半導体装置、その製造方法および半導体モジュールの提供を目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る半導体装置は、第１導電型のドリフト層を備える半導体基板の第１主面側に形成された絶縁ゲート型バイポーラトランジスタと、半導体基板の第１主面側に形成されたサイリスタ素子と、半導体基板の第１主面側に形成された、ＣＭＯＳ回路素子を含む回路領域と、半導体基板の第１主面側に形成され、絶縁ゲート型バイポーラトランジスタと回路領域を平面視で隔てるホール電流回収領域と、半導体基板の第２主面側に形成された第２導電型の拡散層と、を備え、平面視で、絶縁ゲート型バイポーラトランジスタの有効面積は、サイリスタ素子の有効面積以下である。
【発明の効果】
【０００９】
本発明では、ＩＧＢＴの機能を、サイリスタ素子の駆動に特化させる。これにより、ＩＧＢＴに求められる通電能力を数ミリアンペア程度に減少させることができる。つまり、第２導電型の拡散層からのホール電流注入量を大幅に抑制することができるため、半導体基板にバッファ層を設ける必要がなくなる。これにより、半導体基板の製造期間短縮が可能となる。【００１０】
さらに、ＩＧＢＴの有効面積をサイリスタ素子の有効面積以下に縮小することで、ＩＧＢＴと回路領域の距離およびホール電流回収領域の面積を縮小することが可能となる。よって、半導体装置の小型化を実現できる。【００１１】
この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによってより明白となる。
【図面の簡単な説明】
【００１２】
【図１】実施の形態１に係る半導体装置の断面図である。
【図２】実施の形態１に係る半導体装置の平面図である。
【図３】実施の形態２に係る半導体装置の断面図である。
【図４】実施の形態２に係る半導体装置の製造工程を示す図である。
【図５】実施の形態５に係る半導体装置の断面図である。
【図６】実施の形態６に係る半導体装置の断面図である。
【図７】実施の形態７に係る半導体装置の断面図である。
【図８】実施の形態８に係る半導体装置の断面図である。
【図９】実施の形態９に係る半導体装置の断面図である。
【図１０】実施の形態１０に係る半導体装置の断面図である。
【図１１】実施の形態１１に係る半導体装置の断面図である。
【図１２】実施の形態１１に係る半導体装置の平面図である。
【図１３】実施の形態１３に係る半導体装置の平面図である。
【図１４】前提技術に係る半導体装置の断面図である。
【図１５】前提技術に係る半導体装置の平面図である。
【発明を実施するための形態】
【００１３】
＜前提技術＞
本発明の実施形態を説明する前に、本発明の前提となる技術を説明する。図１４、図１５は本発明の前提となる半導体装置の断面図と平面図である。図１４に示すように、半導体装置において、同一半導体基板内にＩＧＢＴ１５、サイリスタ素子１７、回路領域２４およびホール電流回収領域１６が形成されている。回路領域２４には、ＰｃｈＭＯＳＦＥＴ１８、ＮｃｈＭＯＳＦＥＴ１９が形成されている。
【００１４】
図１４に示すように、ＰｃｈＭＯＳＦＥＴ１８には、Ｐ+コレクタ層２、Ｎ−ドリフト層４（Ｎ＋バッファ層３）、ｐ−拡散層５、ｎ拡散層（ｎ+拡散層）からなる寄生素子（サイリスタ構造）が発生する。同様に、ＮｃｈＭＯＳＦＥＴ１９にも、Ｐ+コレクタ層２、Ｎ−ドリフト層４（Ｎ＋バッファ層３）、ｐ−拡散層５、ｎ拡散層８（ｎ＋拡散層）からなる寄生素子が発生する。
【００１５】
ＩＧＢＴ１５駆動時に、基板裏面のＰ+コレクタ層２からホール電流がＮ−ドリフト層４に供給されると、半導体基板表層のＩＧＢＴ１５のｐ拡散層だけでなく、回路領域２４のｐ−拡散層５にもホール電流が流入する。このとき、一定以上のホール電流が回路領域２４に流入すると、ＰｃｈＭＯＳＦＥＴ１８、ＮｃｈＭＯＳＦＥＴ１９の寄生素子が動作してラッチアップ破壊に至る。
【００１６】
このラッチアップ破壊を防止するために、図１５に示すように、ＩＧＢＴ１５と回路領域２４との間には、ホール電流を回収するためにホール電流回収領域１６が設けられる。
【００１７】
また、前提技術においてＩＧＢＴ１５は誘導負荷を駆動するために数アンペアの通電能力を確保する必要があった。そのため、図１５に示すように、チップ面積の半分以上はＩＧＢＴ１５に占められている。
【００１８】
以上のように、前提技術においては、ＩＧＢＴ１５の高い通電能力と回路領域２４の寄生動作防止の両立を図る必要があった。そのため、半導体基板に高濃度かつ厚いＮ+バッファ層３を有するエピタキシャルウエハを用いてパンチスルー構造（以下、ＰＴ構造と記載）としたり、ＩＧＢＴ１５と回路領域２４を一定以上離間し、離間した領域内にホール電流回収領域１６を設ける等の手段を取る必要があった。その結果、半導体装置の小型化や製造期間の短縮が難しくなる問題があった。
【００１９】
＜実施の形態１＞
図１、図２は本実施の形態１における半導体装置１００の断面図と平面図である。図１に示すように、半導体装置１００において、同一半導体基板の第１主面側にＩＧＢＴ１５、サイリスタ素子１７、回路領域２４およびホール電流回収領域１６が形成されている。回路領域２４には、ＰｃｈＭＯＳＦＥＴ１８、ＮｃｈＭＯＳＦＥＴ１９が形成されている。
【００２０】
本実施の形態１における半導体装置１００の半導体基板は、第１導電型（即ちＮ型）のドリフト層（即ちＮ−ドリフト層４）を備える。半導体基板の第２主面（即ち裏面）側には、第２導電型（即ちＰ型）の拡散層（即ちＰ＋コレクタ層２）が形成されている。半導体基板の第２主面は、金属層１で覆われている。
【００２１】
ＩＧＢＴ１５は以下のように構成される。Ｎ−ドリフト層４の第１主面（即ち上面）側には、ｐ拡散領域が形成される。さらに、ｐ拡散領域においてｎ＋拡散領域が２ヶ所に形成される。そして、ｐ拡散領域上およびｎ＋拡散領域上に、酸化膜１０を介してゲート１３が形成される。また、ｐ拡散領域上およびｎ＋拡散領域上にエミッタとなる金属電極１４が形成される。金属電極１４とゲート１３とは絶縁膜１２により絶縁されている。
【００２２】
サイリスタ素子１７は以下のように構成される。ｎ型の半導体基板よりなるＮ−ドリフト層４の第１主面（即ち上面）側には、ｐ拡散領域が形成される。さらに、ｐ拡散領域においてｎ＋拡散領域９とｐ＋拡散領域が形成される。ｎ＋拡散領域９、ｐ＋拡散領域のそれぞれの上には、金属電極１４が形成される。
【００２３】
回路領域２４に形成されるＰｃｈＭＯＳＦＥＴ１８は以下のように構成される。Ｎ−ドリフト層４の第１主面側には、ＮｃｈＭＯＳＦＥＴ１９と共通のｐ−拡散層５が形成される。ｐ−拡散層５のＰｃｈＭＯＳＦＥＴ１８に対応する領域には、ｎ拡散層８が形成される。さらに、ｎ拡散層８において、ｎ＋領域、ｐ＋領域、ｐ＋領域が間隔を隔てて順に設けられる。２つのｐ＋領域の間には酸化膜を介してゲートが設けられる。ｎ＋領域の上にはドレインに対応する電極が設けられる。２つのｐ＋領域の上にはドレインまたはソースに対応する電極がそれぞれ設けられる。
【００２４】
回路領域２４に形成されるＮｃｈＭＯＳＦＥＴ１９は以下のように構成される。Ｎ−ドリフト層４の第１主面側には、ＰｃｈＭＯＳＦＥＴ１８と共通のｐ−拡散層５が形成される。さらに、ｐ−拡散層５において、ｐ＋領域７、ｎ＋領域、ｎ＋領域が間隔を隔てて順に設けられる。２つのｎ＋領域の間には酸化膜を介してゲートが設けられる。ｐ＋領域７の上にはドレインに対応する電極が設けられる。２つのｎ＋領域の上にはドレインまたはソースに対応する電極がそれぞれ設けられる。
【００２５】
図２に示すように、ＩＧＢＴ１５とサイリスタ素子１７は、ホール電流回収領域１６を介して隣り合って配置される。本実施の形態１においてＩＧＢＴ１５の有効面積は、サイリスタ素子１７の有効面積以下である。ＩＧＢＴ１５は、少なくともサイリスタ素子１７を駆動するだけの通電能力を有する。回路領域２４とＩＧＢＴ１５との間には、ホール電流回収領域１６が設けられる。
【００２６】
ここで、ＩＧＢＴ１５およびサイリスタ素子１７の有効面積とは、縦型スイッチング素子の動作を担う素子活性領域の面積である。例えば、図１において、ＩＧＢＴ１５の有効面積は、ｐウエル（ｐ拡散領域）が基板表面に露出している領域１５Ａの面積に相当する。同様に、サイリスタ素子１７の有効面積は、ｐウエル（ｐ拡散領域）が基板表面に露出している領域１７Ａの面積に相当する。
【００２７】
前提技術の半導体装置（図１４および図１５を参照）では、ＩＧＢＴ１５に誘導負荷（トランスコイル）を駆動する機能を付加しており、数アンペアの通電能力を確保する必要があった。そのため、前提技術の半導体装置では、ＩＧＢＴ１５の有効面積を大きく取る必要があり、図１５に示すように、チップの半分以上をＩＧＢＴ１５が占めていた。その一方で、ＩＧＢＴ１５に付与しているもう一つの機能であるコレクタ電圧検出用のサイリスタ素子１７の駆動には、数ミリアンペア程度の通電能力を確保すれば十分である。
【００２８】
本実施の形態１では、前提技術におけるＩＧＢＴ１５の誘導負荷駆動の機能を排除し、サイリスタ素子１７の駆動に特化させる。これにより、サイリスタ素子１７の駆動に必要な有効面積を最低限確保できるようにＩＧＢＴ１５を構成している。つまり、本実施の形態１では前提技術と比較してＩＧＢＴ１５に要求される通電能力が数アンペア程度から数ミリアンペア程度に減少する。ＩＧＢＴ１５の通電能力の減少に伴い、ＩＧＢＴ１５の有効面積も縮小可能となる。前提技術（図１５）と本実施の形態１（図２）とで、サイリスタ素子１７の有効面積を同じとすると、ＩＧＢＴ１５の有効面積は前提技術の１／１０から１／１０００程度に縮小される。
【００２９】
＜効果＞
本実施の形態１における半導体装置１００は、第１導電型（即ちＮ型）のドリフト層（Ｎ−ドリフト層４）を備える半導体基板の第１主面側に形成された絶縁ゲート型バイポーラトランジスタ１５と、半導体基板の第１主面側に形成されたサイリスタ素子１７と、半導体基板の第１主面側に形成された、ＣＭＯＳ回路素子（即ち、ＰｃｈＭＯＳＦＥＴ１８、ＮｃｈＭＯＳＦＥＴ１９）を含む回路領域２４と、半導体基板の前記第１主面側に形成され、絶縁ゲート型バイポーラトランジスタ１５と回路領域２４を平面視で隔てるホール電流回収領域１６と、半導体基板の第２主面側に形成された第２導電型（即ちＰ型）の拡散層（即ちＰ＋コレクタ層２）と、を備え、平面視で、絶縁ゲート型バイポーラトランジスタ１５の有効面積は、サイリスタ素子１７の有効面積以下である。
【００３０】
本実施の形態１では、ＩＧＢＴ１５の誘導負荷駆動の機能を排除し、サイリスタ素子１７の駆動に特化させる。これにより、前提技術と比較して、ＩＧＢＴ１５に求められる通電能力を数アンペア程度から数ミリアンペア程度に減少させることができる。つまり、Ｐ+コレクタ層２からのホール注入量を大幅に抑制することができるため、半導体基板にＮ+バッファ層３を設ける必要がなくなる。これにより、半導体基板（エピタキシャルウエハ）の製造期間短縮が可能となる。
【００３１】
また、ＩＧＢＴ１５の有効面積をサイリスタ素子１７の有効面積以下に縮小することが可能となる。さらに、ＩＧＢＴ１５と回路領域２４の距離およびホール電流回収領域１６の面積を前提技術よりも縮小することが可能となる。よって、半導体装置の小型化を実現できる。
【００３２】
＜実施の形態２＞
図３は、本実施の形態２における半導体装置２００の断面図である。本実施の形態２における半導体装置２００は、半導体装置１００（図１）と比較して、Ｐ＋コレクタ層２の厚みが小さい。それ以外の構成は半導体装置１００と同じため説明を省略する。
【００３３】
図４は、半導体装置２００の製造工程を示す図である。本実施の形態２では、半導体基板に第２導電型（即ちＮ型）の不純物を導入したウエハを用いる。本実施の形態２において、ウエハを例えばＦＺ法、又はＭＣｚ法（Ｍａｇｎｅｔｉｃ  Ｃｚｏｃｈｒａｌｓｋｉ法）により製造する（図４（ａ））。
【００３４】
次に、半導体基板の第１主面側にＩＧＢＴ１５、サイリスタ素子１７、回路領域２４、ホール電流回収領域１６等を形成する（図４（ｂ））。そして、半導体基板を所望の厚みに研削する（図４（ｃ））。
【００３５】
次に、半導体基板の第２主面にホウ素（Ｂ）等の３価の原子を注入する（図４（ｄ））。そして、半導体基板にレーザアニール処理を行うことにより、注入した不純物を活性化してＰ+コレクタ層２を形成する（図４（ｅ））。最後に、半導体基板の第２主面に金属層１を形成する（図４（ｆ））。
【００３６】
＜効果＞
本実施の形態２における半導体装置２００において、拡散層（即ちＰ＋コレクタ層２）は、半導体基板の第２主面側に不純物を注入した後、レーザアニール処理を行うことで形成される。
【００３７】
また、本実施の形態２における半導体装置２００の製造方法は、（ａ）半導体基板の第２主面側に不純物を注入する工程と、（ｂ）工程（ａ）の後、半導体基板の第２主面側にレーザアニール処理を行うことで拡散層を形成する工程と、を備える。
【００３８】
Ｃｚ法（Ｃｚｏｃｈｒａｌｓｋｉ法）を用いて形成したＰ＋コレクタ層２上に、Ｎ−ドリフト層４をエピタキシャル成長により形成する場合、エピタキシャル工程において長時間が費やされる。一方、本実施の形態２では、Ｎ型の不純物を導入したウエハにＰ型の不純物を注入した後レーザアニール処理を行うことで、Ｐ＋コレクタ層２を形成する。よって、本実施の形態２では大幅に半導体装置２００の製造期間を短縮することができる。また、不純物注入条件やレーザアニール条件の調整でＰ＋コレクタ層２の不純物濃度や深さを設定できるため、パラメーター設定が容易であり、半導体装置２００の制御性が向上する。
【００３９】
さらに、本実施の形態２の製造方法では、Ｐ＋コレクタ層２の深さを浅く形成できるため、コレクタからのホール注入量が大幅に抑制され、回路領域２４の寄生動作防止効果を高めることができる。
【００４０】
＜実施の形態３＞
本実施の形態３における半導体装置３００の構成は半導体装置２００（図３）と同じであるため、図３を用いて説明する。
【００４１】
本実施の形態３における半導体装置３００の製造工程では、半導体基板の第２主面に不純物を注入した後、レーザアニール処理を行わず、第２主面に金属層１を形成する。そして、金属層１とＰ+コレクタ層２のオーミック性を確保するために３００℃以上４００℃以下で熱処理を行う。この熱処理により不純物が活性化してＰ＋コレクタ層２が形成される。
【００４２】
一般的に、導入した不純物の活性化率は、レーザアニール処理では５０％を超える。一方、３００℃以上４００℃以下の熱処理では活性化率は１％未満である。つまり、本実施の形態３では、実施の形態２よりも、Ｐ＋コレクタ層２のキャリア濃度が低下する。よって、本実施の形態３では、ホール電流の注入が抑制され、回路領域２４の寄生動作防止効果をさらに高めることができる。
【００４３】
＜効果＞
本実施の形態３における半導体装置３００は、拡散層（即ちＰ＋コレクタ層２）を覆い、半導体基板の第２主面側に露出する金属層１をさらに備え、拡散層と金属層１とはオーミック接触しており、拡散層に注入された第２導電型の不純物の活性化率は１％より小さい。
【００４４】
従って、本実施の形態３では、実施の形態２よりも、Ｐ＋コレクタ層２のキャリア濃度が低下する。よって、本実施の形態３では、ホール電流の注入が抑制され、回路領域２４の寄生動作防止効果をさらに高めることができる。
【００４５】
また、本実施の形態３における半導体装置３００は、拡散層（即ちＰ＋コレクタ層２）を覆い、半導体基板の第２主面側に露出する金属層１をさらに備え、本実施の形態３における半導体装置３００の製造方法は、（ｃ）半導体基板の第２主面側に不純物を注入する工程と、（ｄ）工程（ｃ）の後、半導体基板の第２主面側に金属層１を形成する工程と、（ｅ）工程（ｄ）の後、半導体基板に３００℃以上４００℃以下で熱処理を行うことで拡散層（即ちＰ＋コレクタ層２）を形成する工程と、を備える。
【００４６】
従って、半導体基板の第２主面側に不純物を注入した後、半導体基板の第２主面側に金属層１を形成してから熱処理を行うことで、不純物の活性化と、半導体基板と金属層１とのオーミック接合を同時に行うことができる。また、半導体基板に３００℃以上４００℃以下で熱処理を行うことで、Ｐ＋コレクタ層２における不純物の活性化率を１％未満とすることができ、Ｐ＋コレクタ層２のキャリア濃度を低減させることが可能である。
【００４７】
＜実施の形態４＞
本実施の形態４における半導体装置４００の構成は半導体装置２００（図３）と同じであるため、図３を用いて説明する。本実施の形態４においては、半導体基板の厚みをサイリスタ素子１７の駆動に必要な通電能力を確保できる限界値まで厚く設計する。これにより、ＩＧＢＴ１５およびサイリスタ素子１７の機能を損なうことなく、Ｐ＋コレクタ層２からのホール電流注入量を抑制し、実施の形態２、３よりも回路領域２４の寄生動作防止効果を高めることができる。
【００４８】
一般的に、ＦＺ法、又はＭＣｚ法により製造したウエハを用いた場合、ＩＧＢＴ１５の縦型ＰＮＰトランジスタのベース領域に相当するＮ−ドリフト層４の厚みは、半導体基板の厚みと等しくなる。基板表層にＩＧＢＴ１５、サイリスタ素子１７、回路領域２４等を形成した後に基板の裏面を研削することで、基板の厚みを任意の厚みとすることができる。半導体基板の厚み、即ち、Ｎ−ドリフト層４の厚みを調整することで、容易に縦型ＰＮＰトランジスタの増幅率を制御することができる。
【００４９】
電力用半導体装置では、Ｎ−ドリフト層４の厚みを、スイッチング損失と素子耐圧のトレードオフ関係、ウエハ反り量、チップ抗折強度等を考慮して最小限の厚みに設定する。一方、本発明では、ＩＧＢＴ１５をサイリスタ素子１７の駆動に特化しており、ＩＧＢＴ１５のスイッチング損失や素子耐圧を考慮する必要がない。
【００５０】
＜効果＞
本実施の形態４における半導体装置４００において、半導体基板よりなるドリフト層（即ちＮ−ドリフト層４）の厚みは、サイリスタ素子１７を駆動可能な厚みのうちの上限の厚みである。
【００５１】
従って、ＩＧＢＴ１５およびサイリスタ素子１７の機能を損なうことなく、Ｐ＋コレクタ層２からのホール電流注入量を抑制し、実施の形態２、３よりも回路領域２４の寄生動作防止効果を高めることができる。
【００５２】
＜実施の形態５＞
図５は、本実施の形態５における半導体装置５００の断面図である。半導体装置５００において、拡散層（Ｐ＋コレクタ層２）とＮ−ドリフト層４との間には、Ｎ＋バッファ層３が設けられるＮ＋バッファ層３は、Ｎ−ドリフト層４よりも不純物濃度が高い。その他の構成は半導体装置２００（図３）と同じため、説明を省略する。
【００５３】
本実施の形態５における半導体装置５００の製造方法について説明する。本実施の形態では、半導体基板の裏面に砒素（Ａｓ）、リン（Ｐ）等の５価の原子を注入した後に、半導体基板の裏面にホウ素（Ｂ）等の３価の原子を注入する。そして、レーザアニール処理を行うことにより不純物を活性化して半導体基板内にＮ+バッファ層３を形成する。
【００５４】
＜効果＞
前記拡散層と前記ドリフト層の間に形成され、前記ドリフト層と同一の導電型であり、前記ドリフト層よりもキャリア濃度が高いバッファ層（即ちＮ＋バッファ層３）をさらに備える。
【００５５】
従って、Ｎ＋バッファ層３を設けることにより、Ｐ+コレクタ層２からのホール電流注入量をさらに抑制し、回路領域２４の寄生動作防止効果をさらに高めることができる。また、Ｎ＋バッファ層３を設けることにより、高温時のリーク電流を低減できるため、半導体装置のジャンクション温度を低減することが可能である。
【００５６】
＜実施の形態６＞
図６は、本実施の形態６における半導体装置６００の断面図である。図６に示すように、本実施の形態６では、ＩＧＢＴ１５またはサイリスタ素子１７と平面視で重なり、かつ回路領域２４と平面視で重ならない領域に、拡散層（即ちＰ＋コレクタ層２）が形成される。
【００５７】
本実施の形態６の半導体装置６００の製造工程において、半導体基板裏面にホウ素（Ｂ）等の３価の原子を注入する前に、半導体基板裏面にフォトマスクを用いてレジストを形成する工程を追加する。半導体基板裏面にレジストを形成することで、任意の領域にホウ素（Ｂ）等を注入することができる。本実施の形態６では、縦型ＰＮＰトランジスタを形成する必要がある領域（即ち、ＩＧＢＴ１５およびサイリスタ素子１７と平面視で重なる領域）のみにＰ+コレクタ層２を形成する。
【００５８】
＜効果＞
本実施の形態６における半導体装置６００において拡散層（Ｐ＋コレクタ層２）は、ＩＧＢＴ１５又はサイリスタ素子１７と平面視で重なり、かつ回路領域２４と平面視で重ならない領域に形成される。
【００５９】
従って、ＩＧＢＴ１５およびサイリスタ素子１７の機能を損なうことなく、回路領域２４に寄生素子を形成せずに半導体装置６００を構成できる。よって、実施の形態２および実施の形態３と比較して、回路領域２４の寄生動作防止効果をより高めることができる。また、本実施の形態６では、ＩＧＢＴ１５と回路領域２４の距離およびホール電流回収領域１６の面積を小さくすることができるため、半導体装置６００を小型化できる。
【００６０】
＜実施の形態７＞
図７は、本実施の形態７における半導体装置７００の断面図である。半導体装置７００においては、半導体装置６００（図６）に対して、Ｐ＋コレクタ層２とＮ−ドリフト層４との間に、Ｎ＋バッファ層３をさらに設ける。Ｎ＋バッファ層３は、Ｐ＋コレクタ層２と平面視で重なるように設けられる。
【００６１】
Ｎ＋バッファ層３は、半導体基板の裏面にレジストを形成して、選択的に不純物を注入することで形成することができる。
【００６２】
＜効果＞
本実施の形態における半導体装置７００は、バッファ層（即ちＮ＋バッファ層３）をさらに備え、バッファ層は、拡散層（即ちＰ＋コレクタ層２）とドリフト層４の間に、拡散層と平面視で重なるように形成され、ドリフト層と同一の導電型であり、ドリフト層よりもキャリア濃度が高い。
【００６３】
従って、実施の形態６よりもＰ＋コレクタ層２からのホール注入量を抑制でき、回路領域２４の寄生動作防止効果を高めることができる。また、実施の形態６よりも、ＩＧＢＴ１５と回路領域２４の距離およびホール電流回収領域１６の面積を小さくすることができるため、半導体装置７００をさらに小型化できる。
【００６４】
＜実施の形態８＞
図８は、本実施の形態８における半導体装置８００の断面図である。半導体装置８００は、実施の形態５の半導体装置５００に対してエッジターミネーション領域２５をさらに備える。エッジターミネーション領域２５は、ＩＧＢＴ１５、サイリスタ素子１７、回路領域２４およびホール電流回収領域１６を平面視で囲むように形成される。
【００６５】
半導体装置８００において、エッジターミネーション領域２５の耐電圧は、回路領域２４に形成されたダイオード２６の逆耐電圧よりも小さくなるように設計される。
【００６６】
一般的に、ＩＧＢＴ１５を含んでなる半導体装置では、終端部（コーナー部）は電界集中を緩和するよう扇型にパターンを形成する。しかし、Ｐ＋コレクタ層２に正電圧が印加された際、終端部では空乏層が扇状に広がり、扇型の領域の電気力線がコーナー部に集まり、電界が集中し、理論耐圧よりも低い電圧でアバランシェ降伏（絶縁破壊）が発生する。
【００６７】
そのため、終端部にエッジターミネーション領域２５と呼ばれる領域を設け、終端部に集中する電気力線の行き先をデバイス終端からエッジターミネーション領域へと分散させ、電界集中を緩和する手段がとられている。
【００６８】
内燃機関用イグニッションシステム等の誘導負荷（トランスコイル）を駆動する半導体装置では、トランスコイルの相互誘導作用を用いてトランスコイル２次側に接続される点火プラグに数十ｋＶの火花放電を発生させて着火しており、コレクタに予期せぬサージが発生することがある。コレクタに数ｋＶのサージが印加されても、半導体装置が破壊しないように設計する必要がある。
【００６９】
同一半導体基板上にＩＧＢＴ１５および回路領域２４を有する半導体装置においては、Ｐ＋コレクタ層２に正サージが印加された場合、回路領域のｐ−拡散層５とＮ−ドリフト層４からなるダイオード２６に逆バイアス電圧が印加される。このため、縦方向でパンチスルー現象が発生し、ホール電流が回路領域２４に供給される。これにより、回路領域２４の寄生素子が動作して回路領域２４に形成された素子がラッチアップ破壊に至る。
【００７０】
＜効果＞
本実施の形態８における半導体装置８００は、エッジターミネーション領域２５をさらに備え、エッジターミネーション領域２５は、絶縁ゲート型バイポーラトランジスタ１５、サイリスタ素子１７、回路領域２４およびホール電流回収領域１６を平面視で囲み、エッジターミネーション領域２５の耐電圧は、回路領域２４に形成されたダイオード２６の逆耐電圧よりも小さい。
【００７１】
本実施の形態８では、エッジターミネーション領域２５の耐電圧が、回路領域２４に形成されたダイオード２６の逆耐電圧よりも小さくなるよう構成されている。このため、Ｐ＋コレクタ層２に正サージが印加された際、縦方向のパンチスルー現象が発生する前にエッジターミネーション領域２５でアバランシェ降伏が発生し、終端領域からサージエネルギーを吸収できる。よって、コレクタ側の正サージ耐量を向上させることができる。
【００７２】
＜実施の形態９＞
図９は、本実施の形態９における半導体装置９００の断面図である。半導体装置９００は、半導体装置８００（図８）に備わるＩＧＢＴ１５Ａは、トレンチ型のゲート２７を備える。その他の構成は半導体装置８００と同じである。
【００７３】
ＩＧＢＴ１５Ａをトレンチ型ゲート構造とすることにより、ＩＧＢＴ１５ＡのＮｃｈＭＯＳＦＥＴ部の通電能力を向上させることができる。よって、Ｎ−ドリフト層４をより厚く構成できるため、ダイオード２６の逆耐電圧が向上し、エッジターミネーション領域２５のサージ吸収効果がさらに高まる。よって、実施の形態８よりもコレクタ側の正サージ耐量を向上させることができる。
【００７４】
＜効果＞
本実施の形態９における半導体装置９００において、絶縁ゲート型バイポーラトランジスタ１５Ａのゲート２７はトレンチ型である。
【００７５】
よって、ＩＧＢＴ１５Ａのゲート２７をトレンチ型にすることにより、半導体基板のＮ−ドリフト層４をより厚くできるため、回路領域２４に形成されるダイオード２６の逆耐電圧が向上し、エッジターミネーション領域２５のサージ吸収効果がさらに高まる。
【００７６】
＜実施の形態１０＞
実施の形態６、実施の形態７に記載の半導体装置６００，７００において、Ｐ+コレクタ層２を形成しない領域（例えば回路領域２４と平面視で重なる領域）では、低濃度のＮ−ドリフト層２と金属層１が接触している。そのため、Ｎ−ドリフト層２と金属層１との間にショットキー接合が形成される。ショットキー接合は、ＰＮ接合に比べて、逆耐圧が低い。そのため、Ｐ＋コレクタ層２に負バイアスが印加された場合、ショットキー接合部に負電流が発生する。すると、回路領域２４のＮｃｈＭＯＳＦＥＴ１９のｎ＋層、ｐ−拡散層５、Ｎ−ドリフト層２からなる寄生ＮＰＮトランジスタにおいて、ｐ−拡散層５の電位がＮ−ドリフト層２よりも高くなり、ベース・エミッタ間が順バイアスされる。これにより、寄生トランジスタが動作し、回路が誤動作してしまう可能性がある。
【００７７】
図１０は、本実施の形態１０における半導体装置１０００の断面図である。本実施の形態１０では、ショットキー接合が形成される領域にＰ−コレクタ層２８を設ける。Ｐ−コレクタ層２８は、Ｐ＋コレクタ層２よりもキャリア濃度が低い。図１０に示すように、Ｐ−コレクタ層２８とＮ−ドリフト層４からダイオード２９が形成される。また、Ｐ＋コレクタ層２とＮ−ドリフト層４からダイオード３０が構成される。本実施の形態１０の半導体装置１０００は、ダイオード２９の逆耐電圧が、ダイオード３０の逆耐電圧よりも小さくなるように構成される。このため、Ｐ−コレクタ層２８に負バイアス電圧が印加された際に回路領域２４に負電流が流れることを抑制でき、回路領域２４に形成された素子の誤動作耐量を向上させることができる。
【００７８】
＜効果＞
本実施の形態１０における半導体装置１０００は、回路領域側拡散層（即ちＰ−コレクタ層２８）と、拡散層（Ｐ＋コレクタ層２）および回路領域側拡散層を覆い、半導体基板の第２主面側に露出する金属層１と、をさらに備え、回路領域側拡散層は、回路領域２４と平面視で重なる領域に、金属層１と隣接して設けられ、回路領域側拡散層は、拡散層（即ちＰ＋コレクタ層２）と同一の導電型であり、拡散層よりもキャリア物濃度が低く、ドリフト層（即ちＮ−ドリフト層４）と回路領域側拡散層とで形成されるダイオード２９の逆耐電圧は、ドリフト層と拡散層とで形成されるダイオード３０の逆耐電圧よりも小さい。
【００７９】
従って、回路領域２４に負電流が流れることを抑制して、回路領域２４の誤動作防止効果を得ることが可能である。
【００８０】
＜実施の形態１１＞
図１１、図１２は本実施の形態１１における半導体装置１１００の断面図と平面図である。
【００８１】
実施の形態２から９に記載の半導体装置２００〜９００では、半導体基板裏面のＰ＋コレクタ層２からのホール電流の注入を抑制して、回路領域２４における寄生動作防止効果を高めた。その分、ＩＧＢＴ１５動作時のＮ−ドリフト層４内の伝導度変調効果が薄れ、Ｎ−ドリフト層４の抵抗率が上昇してしまう。さらに、基板表層になるほどホールのキャリア密度が低下し、基板表層のＮ−ドリフト層４内では、ＩＧＢＴのエミッタ電極（ｐ拡散層）を中心にホール電流のレベルに応じた電圧降下が発生する。
【００８２】
ＩＧＢＴ１５のコレクタ電圧を、サイリスタ素子１７を用いて検出する場合、サイリスタ素子１７が検出する電圧レベルは、ＩＧＢＴ１５動作時のＮＰＮトランジスタのｐ拡散部（ベース）周辺のＮ−ドリフト層４の電位で決まる。よって、ＩＧＢＴ１５とサイリスタ素子１７の距離が近いほど、前述のＮ−ドリフト層４内で発生する電圧降下の影響を受けて、サイリスタ素子１７の検出電圧レベルと、ＩＧＢＴ１５の実際のコレクタ電圧とに差が生じてしまう。つまり、コレクタ電圧を検出する性能が低下してしまう恐れがある。
【００８３】
本発明では、実施の形態１で述べたようにＩＧＢＴ１５に要求される駆動電流能力は数ミリアンペアである。この場合、デバイスシミュレーションと、サンプル試作及び実験において、ＩＧＢＴ１５とサイリスタ素子１７の距離を１００μｍ以上離間することで前述の電圧降下による影響を無視できることを確認できている。しかしながら、単純に距離をとった場合には半導体装置の面積が増加してしまう。
【００８４】
そこで本実施の形態１１における半導体装置１１００では、ＩＧＢＴ１５とサイリスタ素子１７とを離間した領域に、他の領域に設けていたボンディングパッド領域３２を設ける。ボンディングパッド領域３２は、アルミワイヤ等の導電性配線材料を金属電極１４に接合するための領域である。
【００８５】
＜効果＞
本実施の形態１１における半導体装置１１００は、金属電極１４を備えるボンディングパッド領域３２をさらに備え、絶縁ゲート型バイポーラトランジスタ１５とサイリスタ素子１７とは平面視で１００μｍ以上隔てて配置され、１００μｍ以上隔てられた領域にボンディングパッド領域３２が設けられる。
【００８６】
従って、ＩＧＢＴ１５とサイリスタ素子１７とを離間した領域にボンディングパッド領域３２を設けることで、半導体装置１１００の面積が増加することを抑制でき、かつ、サイリスタ素子１７におけるコレクタ電圧検出性能の低下を抑制することができる。
【００８７】
＜実施の形態１２＞
実施の形態１の半導体装置１００において、半導体基板としてシリコン基板を用いていた。本実施の形態１２における半導体装置においては、半導体基板としてＳｉＣ（シリコンカーバイド）半導体基板を用いる。シリコンカーバイドは、シリコンに対して絶縁破壊電界強度が約１０倍、バンドギャップ幅が約３倍高い。そのため、半導体基板の薄厚化、エッジターミネーション領域２５の縮小による半導体装置の小型化および耐熱性の向上を実現できる。
【００８８】
なお、実施の形態２から１１の半導体装置２００〜１１００において半導体基板をＳｉＣ半導体基板としても、同様の効果を得ることが可能である。
【００８９】
＜実施の形態１３＞
図１３は、本実施の形態１３の半導体モジュールの平面図である。本実施の形態の半導体モジュールは、実施の形態１の半導体装置１００と、電力用半導体装置３５と、絶縁基板３８とを備える。半導体装置１００は制御ＩＣとして用いられる。電力用半導体装置３５は例えば電力用半導体素子としてＩＧＢＴを備えている。このＩＧＢＴは、例えば、自動車エンジン等の内燃機関用イグニッションシステムにおいて誘導負荷（トランスコイル）を駆動する。絶縁基板３８上には、コンデンサ、抵抗素子などの受動素子３７が配置されている。
【００９０】
図１３に示すように、半導体装置１００、電力用半導体装置３５および絶縁基板３８は、金属板３６上に接合されている。半導体装置１００に設けられた金属電極１４と絶縁基板３８とは、２本以上の配線３９で電気的に接続されている。また、電力用半導体装置３５と絶縁基板とは、２本以上の配線３９で電気的に接続されている。
【００９１】
なお、本実施の形態では、半導体モジュールが実施の形態１の半導体装置１００を備える構成としてが、半導体装置１００の代わりに、実施の形態１から１２で説明した半導体装置のいずれかを備える構成としてもよい。
【００９２】
＜効果＞
本実施の形態１３における半導体モジュールは、半導体装置１００と、電力用半導体装置と、受動素子３７が配置された絶縁基板３８と、を備え、半導体装置１００と絶縁基板３８とは２本以上の配線３９で電気的に接続されており、電力用半導体装置３５と３８絶縁基板とは２本以上の配線３９で電気的に接続されている。また、絶縁基板３８、金属板３６には、入出力用の配線４０が接続される。
【００９３】
従って、半導体装置１００を制御ＩＣとして用いることで、制御ＩＣのサージに対する信頼性が向上する。よって、モジュール組立工程において、製造装置から発生するサージによって半導体装置１００に形成された素子が破壊することを防止でき、半導体モジュールの組立性と信頼性を向上することができる。
【００９４】
なお、本発明の実施の形態１から１３においては、半導体装置の導電型について、第１導電型をＮ型、第２導電型をＰ型として説明を行ったが、第１導電型をＰ型、第２導電型をＮ型としても同様の機能を有する半導体装置を得ることが可能である。
【００９５】
この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
【符号の説明】
【００９６】
１  金属層、２  Ｐ+コレクタ層、３  Ｎ+バッファ層、４  Ｎ−ドリフト層、５  ｐ−拡散層、６  ｐ拡散領域、７  ｐ＋拡散領域、８  ｎ拡散領域、１０  ゲート酸化膜、１１  酸化膜、１２  絶縁膜、１３  ゲート、１４  金属電極、１５  ＩＧＢＴ、１６  ホール電流回収領域、１７  サイリスタ素子、１８  ＰｃｈＭＯＳＦＥＴ、１９  ＮｃｈＭＯＳＦＥＴ、２４  回路領域、２５  エッジターミネーション領域、２６，２９，３０  ダイオード、２７  トレンチゲート、２８  Ｐ−コレクタ層、３２  ボンディングパッド領域、３５  電力用半導体装置、３７  受動素子、３８  絶縁基板、３９，４０  配線。
【図１】
2016113841.tif 000003
【図２】
2016113841.tif 000004
【図３】
2016113841.tif 000005
【図４】
2016113841.tif 000006
【図５】
2016113841.tif 000007
【図６】
2016113841.tif 000008
【図７】
2016113841.tif 000009
【図８】
2016113841.tif 000010
【図９】
2016113841.tif 000011
【図１０】
2016113841.tif 000012
【図１１】
2016113841.tif 000013
【図１２】
2016113841.tif 000014
【図１３】
2016113841.tif 000015
【図１４】
2016113841.tif 000016
【図１５】
2016113841.tif 000017
【国際調査報告】
2016113841.tif 000018
2016113841.tif 000019
2016113841.tif 000020
2016113841.tif 000021