(57)【要約】  ＣＯＦ基板とプリント基板との間の剥離を検出する表示装置およびその駆動方法を提供する。  表示装置は、行列状に配置された複数の画素回路を有する表示パネル基板（２０）と、表示パネル基板に接続された複数のＣＯＦ基板（３４ａ）と、表示パネル基板またはＣＯＦ基板に実装された、シフトレジスタを有する表示駆動用のゲートドライバＩＣ（１２１）と、複数のＣＯＦ基板に接続され、ゲートドライバＩＣをカスケード接続する配線を有するプリント基板（２３ａ、２３ｂ）と、カスケード接続の最上流に位置するゲートドライバＩＣのカスケード入力端子に所定の信号を供給し、最上流に位置するゲートドライバＩＣよりも下流側に位置する少なくとも１つのゲートドライバＩＣのカスケード出力端子の信号を監視する制御部（３０）とを備える。
2015125199.tif 000002
【特許請求の範囲】
【請求項１】
行列状に配置された複数の画素回路を有する表示パネル基板と、  前記表示パネル基板に接続された複数のフィルム基板と、  前記表示パネル基板または前記フィルム基板に実装された、シフトレジスタを有する表示駆動用のドライバＩＣと、  前記複数のフィルム基板に接続され、前記ドライバＩＣをカスケード接続する配線を有するプリント基板と、  前記カスケード接続の最上流に位置するドライバＩＣのカスケード入力端子に所定の信号を供給し、前記最上流に位置するドライバＩＣよりも下流側に位置する少なくとも１つのドライバＩＣのカスケード出力端子の信号を監視する制御部とを備える表示装置。
【請求項２】
前記制御部は、前記所定の信号と前記カスケード出力端子の信号とを比較し、一致しない場合は異常と判定する請求項１に記載の表示装置。
【請求項３】
前記所定の信号は、前記複数の画素回路の行毎に画素回路の発光をイネーブルおよびディスエーブルするためのイネーブル信号であり、  前記制御部は、異常と判定されたとき、前記複数の画素回路に電源を供給する電源線への電力供給を停止するように電源供給部を制御する請求項２に記載の表示装置。
【請求項４】
前記所定の信号は、前記複数の画素回路の行毎に画素回路の発光をイネーブルおよびディスエーブルするためのイネーブル信号であり、  前記制御部は、異常と判定されたとき、前記イネーブル信号のレベルを、ディスエーブルを示すレベルに固定する請求項２に記載の表示装置。
【請求項５】
前記所定の信号は、前記複数の画素回路を行単位に選択し、選択された行に属する画素回路に輝度を表す電圧を書き込むための書き込み信号であり、  前記制御部は、異常と判定されたとき、前記複数の画素回路に電源を供給する電源線への電力供給を停止するように電源供給部を制御する請求項２に記載の表示装置。
【請求項６】
前記所定の信号は、前記複数の画素回路の行単位に選択し、選択された行に属する画素回路に輝度を表す電圧を書き込むための書き込み信号であり、  前記制御部は、異常と判定されたとき、前記複数の画素回路の行毎に画素回路の発光をイネーブルおよびディスエーブルするためのイネーブル信号のレベルを、ディスエーブルを示すレベルに固定する請求項２に記載の表示装置。
【請求項７】
前記所定の信号は、前記複数の画素回路の行毎に画素回路の発光をイネーブルおよびディスエーブルするためのイネーブル信号、前記複数の画素回路の行単位に選択し選択された行に属する画素回路に輝度を表す電圧を書き込むための書き込み信号、前記複数の画素回路の行毎に画素回路に基準電圧を与える基準電圧設定信号、および、前記複数の画素回路の行毎に画素回路に初期電圧を与える初期電圧設定信号を含み、  前記制御部は、前記所定の信号の何れかが異常であると判定されたとき、前記イネーブル信号のレベルを、ディスエーブルを示すレベルに固定し、または、前記複数の画素回路に電源を供給する電源線への電力供給を停止するように電源供給部を制御する請求項２に記載の表示装置。
【請求項８】
前記所定の信号は、前記複数の画素回路の１つに供給すべき画素データを表す信号であり、  前記制御部は、異常であると判定されたとき、前記複数の画素回路の行毎に画素回路の発光をイネーブルおよびディスエーブルするためのイネーブル信号のレベルを、ディスエーブルを示すレベルに固定し、または、前記複数の画素回路に電源を供給する電源線への電力供給を停止するように電源供給部を制御する請求項２に記載の表示装置。
【請求項９】
前記複数のフィルム基板の一部は、前記表示パネル基板の一辺の表面側に接続され、前記複数のフィルム基板の他の一部は、前記一辺に対向する他辺の表面側に接続され、  前記プリント基板は、前記一辺に対応するフィルム基板の前記ドライバＩＣをカスケード接続する配線と、前記他辺に対応するフィルム基板の前記ドライバＩＣをカスケード接続する配線とを有し、  前記制御部は、  前記一辺に対応するドライバＩＣのうち最上流のドライバＩＣのカスケード入力端子、および、前記他辺に対応するドライバＩＣのうち最上流のドライバＩＣのカスケード入力端子に同じ所定の信号を同じタイミングで供給し、  前記一辺に対応する最上流のドライバＩＣよりも下流側のドライバＩＣのカスケード出力端子、および、前記他辺に対応する最上流のドライバＩＣよりも下流側のドライバＩＣのカスケード出力端子のそれぞれの信号を監視する請求項１〜７のいずれか１項に記載の表示装置。
【請求項１０】
行列状に配置された複数の画素回路を有する表示パネル基板と、  前記表示パネル基板に接続された複数のフィルム基板と、  前記表示パネル基板または前記フィルム基板に実装された、シフトレジスタを有する表示駆動用のドライバＩＣと、  前記複数のフィルム基板に接続され、前記ドライバＩＣをカスケード接続する配線を有するプリント基板とを備える表示装置の駆動方法であって、  前記カスケード接続の最上流に位置するドライバＩＣのカスケード入力端子に所定の信号を供給するステップと、  前記最上流に位置するドライバＩＣよりも下流側に位置する少なくとも１つのドライバＩＣのカスケード出力端子の信号を監視するステップとを有する表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】  本開示は、表示装置に関し、特に電流に応じて発光する発光素子を用いた表示装置およびその駆動方法に関する。
【背景技術】
【０００２】  近年、液晶表示装置や有機ＥＬ表示装置などのフラットパネル表示装置において、表示パネル基板と、ドライバＩＣを搭載したＣＯＦ（Chip On Film）基板との接続、および、ＣＯＦ基板とプリント基板との接続に異方性導電フィルムＡＣＦ（Anisotropic Conductive Film）を用いた熱圧着が利用されている。ここで、ＡＣＦとは、接着剤に導電性粒子を混ぜ合わせてテープ状に形成した材料である。ＡＣＦ接続では、異なる基板の端子部の間にＡＣＦを挟んで熱圧着することにより、導電性粒子を介して上下方向の端子間を電気的に接続するのと同時に同一基板内の端子間を絶縁し、接着剤の硬化により基板同士を接合する。このようなＡＣＦ接続はコネクタによる接続の代替として使用でき、コネクタに比べ多ピン、低背、狭ピッチでの接続を可能にする。【０００３】  ところが、ＣＯＦ基板の両端部を熱圧着してプリント基板とＣＯＦ基板、ＣＯＦ基板と表示パネル基板とにＡＣＦ接続すると、大きい接続強度を得ることが難しい。しかも、ＣＯＦ基板はフレキシブルであるといっても、ある程度の剛性を有している。そのため、例えば、それぞれの基板の熱伸縮その他の原因によってＣＯＦ基板に歪みが繰り返し生じると、その歪み応力によってＣＯＦ基板の熱圧着された端部が剥離する恐れがある。【０００４】  この点、特許文献１は、ＣＯＦ基板のフィルム端部がプリント基板や液晶表示パネルから剥離するのを防止する技術を開示している。すなわち、ＣＯＦ基板に開口部を設けることによりＣＯＦのフィルムの剛性を弱め、柔軟性を増して歪み応力を低減させ、剥離防止を図っている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−１８５９７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】  しかしながら、特に、大型の表示パネルでは熱伸縮による歪も大きくなり、ＣＯＦ基板とプリント基板とが剥離する可能性があり、剥離した場合には、画素表示用の制御信号が適切に供給されないことから表示パネルの異常表示、異常発熱、破損等が生じ得るという問題がある。【０００７】  本開示は、ＣＯＦ基板とプリント基板との間の剥離を検出する表示装置およびその駆動方法を提供する。
【課題を解決するための手段】
【０００８】  上記課題を解決するために本開示における表示装置は、行列状に配置された複数の画素回路を有する表示パネル基板と、前記表示パネル基板に接続された複数のフィルム基板と、前記表示パネル基板または前記フィルム基板に実装された、シフトレジスタを有する表示駆動用のドライバＩＣと、前記複数のフィルム基板に接続され、前記ドライバＩＣをカスケード接続する配線を有するプリント基板と、前記カスケード接続の最上流に位置するドライバＩＣのカスケード入力端子に所定の信号を供給し、前記最上流に位置するドライバＩＣよりも下流側に位置する少なくとも１つのドライバＩＣのカスケード出力端子の信号を監視する制御部とを備える。【０００９】  この構成によれば、フィルム基板（つまりＣＯＦ基板）とプリント基板との間の剥離を検出することができる。
【発明の効果】
【００１０】  本開示における表示装置によれば、ＣＯＦ基板とプリント基板との間の剥離を検出することができる。
【図面の簡単な説明】
【００１１】
【図１】図１は、実施の形態１における表示装置および画素回路の構成例を示すブロック図である。
【図２】図２は、実施の形態１における表示装置の各種基板および配線の構成例と制御部のより詳細な構成例とを示す図である。
【図３Ａ】図３Ａは、実施の形態１における表示装置における各種基板の実装例を示す図である。
【図３Ｂ】図３Ｂは、図３ＡにおけるＢ−Ｂ断面を示す断面図である。
【図４Ａ】図４Ａは、実施の形態１における表示装置を構成する基板の実装例の展開図である。
【図４Ｂ】図４Ｂは、図４ＡにおけるＡ部の拡大図である。
【図５】図５は、図２におけるＣ部の拡大図である。
【図６Ａ】図６Ａは、制御部の動作を示すフローチャートである。
【図６Ｂ】図６Ｂは、制御部の動作を示すフローチャートである。
【図７】図７は、実施の形態２における表示装置の各種基板および配線の構成例を示す図である。
【図８】図８は、表示装置の製品例を示す図である。
【発明を実施するための形態】
【００１２】  （実施の形態）  以下、適宜図面を参照しながら、実施の形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。また、各図は、必ずしも各寸法あるいは各寸法比等を厳密に図示したものではない。
【００１３】  なお、発明者は、当業者が本開示を十分に理解するために添付図面および以下の説明を提供するのであって、これらによって請求の範囲に記載の主題を限定することを意図するものではない。また、以下で説明する実施の形態は、いずれも本開示の好ましい１具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する趣旨ではない。以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、本開示の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。
【００１４】  ［１．表示装置の構成］  図１は、実施の形態１における表示装置および画素回路の構成例を示すブロック図である。同図の表示装置１は、表示パネル基板２０、ゲート駆動回路１２ａ、１２ｂ、ソース駆動回路１４、制御部３０、パネル電源供給部３２を備える。
【００１５】  ［１−１．表示パネル基板の概略構成］  まず、表示パネル基板２０の回路構成例について説明する。
【００１６】  表示パネル基板２０は、行列状に配置された複数の画素回路１６を備える。複数の画素回路１６は、半導体プロセスによって表示パネル基板２０に形成されている。表示パネル基板２０の素材は、ガラス、またはアクリル等の樹脂である。
【００１７】  複数の画素回路１６は、ｎ行ｍ列に配置されている。ｎ、ｍは、表示部のサイズおよび解像度により異なる。例えば、ＨＤ（Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ）と呼ばれる解像度で、行内にＲＧＢ３原色に対応する画素回路１６が隣接する場合、ｎは少なくとも１０８０行であり、ｍは少なくとも１９２０×３列である。
【００１８】  各画素回路１６は、ＲＧＢ三原色の何れかの発光画素を構成する。画素回路１６は、発光素子４１、駆動トランジスタ４２、イネーブルスイッチ４３、スキャンスイッチ４４、容量素子４５、ＲＥＦスイッチ４６、ＩＮＩスイッチ４７を備える。
【００１９】  また、ｉ（ｉは１〜ｎの整数）番目の行に属する画素回路１６は、ＥＮＢ（ｉ）信号線、ＲＥＦ（ｉ）信号線、ＩＮＩ(ｉ)信号線、ＳＣＮ（ｉ）信号線に接続される。これらの信号線には、イネーブル信号、ＲＥＦ制御信号、ＩＮＩ制御信号、スキャン信号がゲート駆動回路１２ａ、１２ｂから供給される。
【００２０】  また、ｊ（ｊは１〜ｍの整数）番目の列に属する画素回路１６は、Ｄ（ｊ）信号線に接続される。Ｄ（ｊ）信号線には、発光すべき輝度に応じた電圧がソース駆動回路１４から供給される。
【００２１】  ＥＮＢ（ｉ）信号線は、ｉ番目の行に属する画素回路１６の発光および非発光を制御するイネーブル信号を伝達する。イネーブル信号は、該当する画素回路１６内のイネーブルスイッチ４３のオンおよびオフを制御する。
【００２２】  ＳＣＮ（ｉ）信号線は、ｉ番目の行に属する画素回路１６への画素データの書き込みを制御するスキャン信号（書き込み信号とも呼ぶ）を伝達する。スキャン信号は、該当する画素回路１６内のスキャンスイッチ４４のオンおよびオフを制御する。
【００２３】  ＲＥＦ（ｉ）信号線は、ｉ番目の行に属する画素回路１６への基準電圧の供給を制御するＲＥＦ制御信号を伝達する。このＲＥＦ制御信号は、該当する画素回路１６内のＲＥＦスイッチ４６のオンおよびオフを制御する。
【００２４】  ＩＮＩ（ｉ）信号線は、ｉ番目の行に属する画素回路１６への初期化電圧の供給を制御するＩＮＩ制御信号を伝達する。このＩＮＩ制御信号は、該当する画素回路１６内のＩＮＩスイッチ４７のオンおよびオフを制御する。
【００２５】  Ｄ（ｊ）信号線は、ｊ番目の列に属する画素回路１６への、画素の明るさを表す電圧を画素データとして伝達するデータ線である。この画素データは、スキャン信号の制御によって、Ｄ（ｊ）信号線からスキャンスイッチ４４を介して容量素子４５に与えられる。
【００２６】  以下、上記各種信号線の名称中の（ｉ）、（ｊ）は、特に画素回路１６の位置を特定しない場合には表記を省略する。
【００２７】  図１の画素回路１６において、発光素子４１は、有機ＥＬ素子であり、ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）とも呼ばれる発光素子の一例であり、自身を流れる電流の大きさに応じた明るさで発光する。発光素子４１のアノードは駆動トランジスタ４２のソースに接続され、発光素子４１のカソードは電源線ＶＥＬに接続されている。
【００２８】  駆動トランジスタ４２は、発光素子４１に電流を供給するドライバである。駆動トランジスタ４２のゲートには容量素子４５の一方の電極に接続され、ソースは容量素子４５の他方の電極および発光素子４１のアノードに接続される。この接続により、駆動トランジスタ４２のゲートとソースとの間には容量素子４５に保持された電圧つまり画素の明るさを表す電圧が印加される。これにより、駆動トランジスタ４２は、容量素子４５の電圧に応じた量の電流を発光素子４１に供給する。
【００２９】  イネーブルスイッチ４３は、駆動トランジスタ４２による発光素子４１への電流供給をオンおよびオフするスイッチトランジスタである。イネーブルスイッチ４３は、イネーブル信号に従ってオンおよびオフする。イネーブル信号は、行列状の複数の画素回路１６の行毎に画素回路１６の発光をイネーブルおよびディスエーブルする。つまり、ＥＮＢ信号線がハイレベルのときにイネーブルスイッチ４３は、オン状態であり駆動トランジスタ４２に電圧ＶＴＦＴを供給する。また、イネーブル信号線がローレベルのときに、イネーブルスイッチ４３は、オフ状態であり駆動トランジスタ４２への電圧ＶＴＦＴの供給を遮断する。
【００３０】  スキャンスイッチ４４は、容量素子４５に画素の明るさを表す電圧を画素データとして書き込むためのスイッチトランジスタである。スキャン信号は、行列状の複数の画素回路１６を行単位に選択し、選択された行に属する画素回路１６に輝度を表す電圧を書き込むための書き込み信号である。つまり、ＳＣＮ信号線がハイレベルのときに、スキャンスイッチ４４はオン状態でありデータ線の電圧を画素データとして容量素子４５に書き込む。また、ＳＣＮ信号線がローレベルのときに、スキャンスイッチ４４はオフであり、スキャン信号線と容量素子４５との接続を電気的に遮断する。
【００３１】  容量素子４５は、駆動トランジスタ４２のゲート−ソース間に画素の明るさを表す電圧を画素データとして保持する。
【００３２】  ＲＥＦスイッチ４６は、基準電圧ＶＲＥＦを容量素子４５の一方の電極に与えるためのスイッチトランジスタである。また、ＩＮＩスイッチ４７は、初期化電圧ＶＩＮＩを容量素子４５の他方の電極に与えるためのスイッチトランジスタである。ＲＥＦスイッチ４６およびＩＮＩスイッチ４７は、容量素子４５に、それが接続された駆動トランジスタ４２の実際のしきい値電圧に相当する電圧を保持させるしきい値補償動作に用いられる。より詳しくは、しきい値補償動作とは、複数の画素回路における駆動トランジスタのしきい値シフトを補償する動作をいう。そのため、まず、基準電圧ＶＲＥＦおよび初期化電圧ＶＩＮＩを用いて、しきい値電圧補償動作の初期電圧として、容量素子４５に最大しきい値電圧（つまり、しきい値シフトが起きた場合の最大値とみなされる電圧）を設定する。さらに、発光素子４１が非発光の状態で駆動トランジスタ４２に電流を流すことによって、設定された初期電圧を駆動トランジスタ４２の実際のしきい値電圧に相当する電圧にまで低下させる。ここまでが、しきい値電圧補償動作である。これにより、容量素子４５は、対応する駆動トランジスタ４２の実際のしきい値電圧に相当する電圧を保持する。この状態で、容量素子４５へ画素データの電圧を上乗せするように書き込む。
【００３３】  このように、しきい値電圧補償動作は、画素回路１６間における経時変化としてのしきい値シフトによるしきい値のばらつきを補償するための動作であり、容量素子４５への画素データの書き込み毎に、その直前に実行される。
【００３４】  図１に示した表示パネル基板２０は以上のように回路構成されている。
【００３５】  ［１−２．表示パネル基板２０以外の構成］  次に、表示パネル基板２０周辺の構成について説明する。
【００３６】  ゲート駆動回路１２ａ、１２ｂは、表示パネル基板２０に対して同じゲート信号を同じタイミングで駆動する。これは、大型の表示装置における各信号線の配線容量による信号劣化を抑制するためである。小型の表示装置ではゲート駆動回路１２は１つだけでよい。
【００３７】  ここで、ゲート信号とは、画素回路１６内の各スイッチトランジスタのゲートに入力される信号をいう。図１の画素回路１６の場合、ゲート信号は、イネーブル信号、ＲＥＦ制御信号、ＩＮＩ制御信号、スキャン信号の４種類である。
【００３８】  ゲート駆動回路１２ａは、制御部３０の制御に従って、ＥＮＢ（１）信号線〜ＥＮＢ（ｎ）信号線、ＳＣＮ（ｉ）信号線〜ＳＣＮ（ｎ）信号線、ＲＥＦ（１）信号線〜ＲＥＦ（ｎ）信号線、ＩＮＩ(１)信号線〜ＩＮＩ（ｎ）信号線を走査する。言い換えれば、ゲート駆動回路１２ａは、画素回路の行単位に、イネーブル信号、スキャン信号、ＲＥＦ制御信号、ＩＮＩ制御信号を出力していく。
【００３９】  ゲート駆動回路１２ｂは、ゲート駆動回路１２ａと同じ構成であり、ゲート駆動回路１２ａと同じ信号を同じタイミングで出力する。
【００４０】  ソース駆動回路１４は、制御部３０から入力される映像信号に基づいて、Ｄ（１）信号線〜Ｄ（ｍ）信号線に、それぞれの列に属する画素の明るさを表す電圧を供給する。つまり、Ｄ（１）信号線からＤ（ｍ）信号線にそれぞれの画素の明るさを表す電圧を供給する。供給された電圧は、スキャン信号線により選択された行に属する画素回路１６に書き込まれる。また、制御部３０からソース駆動回路１４に入力される映像信号は、例えば、ＲＧＢ３原色の色毎のデジタルシリアルデータとして入力され、ソース駆動回路１４内部で行単位のパラレルデータに変換され、さらに行単位のアナログデータに変換される。
【００４１】  なお、ソース駆動回路１４は、図１では１つだけ図示しているが、大型の表示装置では上下に２つのソース駆動回路を備え、同じ信号を同じタイミングで出力してもよい。
【００４２】  制御部３０は、表示装置全体の動作を制御する。外部からの映像信号の垂直同期信号、水平同期信号に従って、制御部３０は、ゲート駆動回路１２ａ、１２ｂに対して走査の開始を指示し、ソース駆動回路１４に対して上記のデジタルシリアルデータを供給する。
【００４３】  パネル電源供給部３２は、表示パネル基板２０の各画素回路１６に各種電圧を供給する。ここでいう各種電圧は、図１に示した画素回路例では、ＶＴＦＴ、ＶＥＬ、ＶＲＥＦ、ＶＩＮＩである。パネル電源供給部３２は、制御部３０の制御により、上記電圧のそれぞれの供給をオンおよびオフすることが可能である。
【００４４】  以上のように表示パネル基板２０の機能的な構成について説明した。
【００４５】  ［１−３．表示装置における各種基板および配線の構成と制御部の構成］  続いて、表示装置を構成する各種基板および配線の構成例と制御部の構成について説明する。
【００４６】  図２は、実施の形態１における表示装置の各種基板および配線の構成例と制御部のより詳細な構成例とを示す図である。また、図３Ａは、実施の形態１における表示装置における各種基板の実装例を示す図である。図４Ａは、図３Ａに示した各種基板の実装例の展開図である。
【００４７】  なお、図２、図３Ａ、図４Ａは、図１の表示装置１の表示面とは反対の裏面を表している。なお、これらの図では参照の便宜上、図１に対して左右の配置関係を裏返しにしていない。つまり、これらの図の左側は図１の左側に対応し、これらの図の右側は図１の右側に対応するものとする。
【００４８】  図２、図３Ａ、図４Ａに示すように、表示装置１は、表示パネル基板２０と、プリント基板２３ａ〜２３ｄ、２４ａ〜２４ｄと、複数のＣＯＦ基板３４ａ、３４ｂ、３５ａ、３５ｂと、制御部３０と、パネル電源供給部３２とを備える。制御部３０は、ＴＣＯＮ９５、マイコン３１、制御信号生成部３３を備える。制御部３０は、プリント基板２３ａ〜２３ｄ、プリント基板２４ａ〜２４ｄの何れか、または他のプリント基板に実装されている。また、パネル電源供給部３２は、別のプリント基板に実装されている。
【００４９】  まず、図１と、図２、図３Ａおよび図４Ａとの対応関係を説明する。
【００５０】  図１のゲート駆動回路１２ａは、図２、図３Ａ、図４Ａにおける表示パネル基板２０の左辺側に配列された複数のＣＯＦ基板３４ａ、プリント基板２３ａおよびプリント基板２３ｂに対応する。
【００５１】  図１のゲート駆動回路１２ｂは、図２、図３Ａ、図３Ｂにおける表示パネル基板２０の右辺側に配列されたにおける複数のＣＯＦ基板３４ｂ、プリント基板２３ｃおよびプリント基板２３ｄに対応する。
【００５２】  図１のソース駆動回路１４は、図２、図３Ａ、図３Ｂにおける２０の上辺側に配列された複数のＣＯＦ基板３５ａ、プリント基板２４ａおよびプリント基板２４ｂに対応する。
【００５３】  また、図１ではソース駆動回路１４を表示パネル基板２０の上辺側の１つしか図示していないが、図２、図３Ａ、図４Ａでは、ソース駆動回路１４が表示パネル基板２０の上辺側および下辺側に２つ備える場合を図示している。表示パネル基板２０の下辺側に配列された複数のＣＯＦ基板３５ｂ、プリント基板２４ｃおよびプリント基板２４ｄは、もう１つの（つまり図１では図示されていない下辺側の）ソース駆動回路に対応する。
【００５４】  次に、各種基板と、その接続について説明する。以下の説明において、ＣＯＦ基板３４ａ、３４ｂの位置を特に特定しない場合には、単にＣＯＦ基板３４と表記する。ＣＯＦ基板３５ａ、３５ｂも同様にＣＯＦ基板３５と表記する。プリント基板２３ａ〜２３ｄ、プリント基板２４ａ〜２４ｄについても同様に、プリント基板２３、プリント基板２４と表記する。
【００５５】  表示パネル基板２０は、図１に示したように行列状に配置された複数の画素回路１６を有する。表示パネル基板２０は、表示面の外周部において複数のＣＯＦ基板３４ａ、３４ｂ、３５ａ、３５ｂと接続される。
【００５６】  ＣＯＦ基板３４は、シフトレジスタを有する表示駆動用のゲートドライバＩＣ１２１が実装されたフィルム基板である。表示パネル基板２０とプリント基板２３または２４と接続に介在する。
【００５７】  図３Ｂ、図４Ｂを用いこの接続について説明する。
【００５８】  図３Ｂは、図３ＡにおけるＢ−Ｂ断面を示す断面図である。図３Ｂのように、ＣＯＦ基板３４とプリント基板２３ｃは、ＡＣＦ（Anisotropic Conductive Film）を挟んで熱圧着されることにより、ＡＣＦ内の導電性粒子を介して端子間（つまり表示パネル基板２０のパッドとＣＯＦ基板３４のパッド間）を電気的に接続するのと同時に同一基板内の端子間を絶縁し、接着剤の硬化により接合されている。図３Ｂの破線の丸内の接続箇所３９は、ＣＯＦ基板３４の１つのパッドと表示パネル基板２０の１つのパッドとのＡＣＦによる接続箇所である。
【００５９】  また、ＣＯＦ基板３４と表示パネル基板２０も、同様にＡＣＦを挟んで熱圧着により接合されている。
【００６０】  図４Ｂは、図４ＡにおけるＡ部の拡大図である。図４Ｂのように、ＣＯＦ基板３４は、ゲートドライバＩＣ１２１が実装されたフィルム基板である。ＣＯＦ基板３４のゲートドライバＩＣ１２１を挟む両辺にはパッド列が形成されている。
【００６１】  ＣＯＦ基板３４における表示パネル基板２０側のパッド列は、ゲートドライバＩＣ１２１のゲート信号出力端子と配線接続されている。ゲート信号端子に配線接続されたパッド列は、表示パネル基板２０の上述したＥＮＢ（ｉ）信号線、ＳＣＮ（ｉ）信号線、ＲＥＦ（ｉ）信号線、ＩＮＩ(ｉ)信号線に接続箇所３９を介して接続される。
【００６２】  ＣＯＦ基板３４におけるプリント基板２３側のパッド列は、ゲートドライバＩＣ１２１のカスケード接続用のカスケード入力端子、カスケード出力端子、クロック信号入力端子等と配線接続されている。このバッド列は、接続箇所３９を介してプリント基板２３に接続される。ここで、ゲートドライバＩＣ１２１のカスケード接続とは、ゲートドライバＩＣ１２１内部のシフトレジスタと、隣接するＣＯＦ基板３４のゲートドライバＩＣ１２１内のシフトレジスタとを直列に接続することをいう。
【００６３】  ［１−４．ＣＯＦ基板３４内のドライバＩＣの接続］  ゲートドライバＩＣ１２１の接続についてさらに図５を用いて詳細に説明する。図５は、図２におけるＣ部の拡大図である。
【００６４】  同図において、ＴＣＯＮ９５から出力されるゲート信号は、イネーブル信号、ＲＥＦ制御信号、スキャン信号、ＩＮＩ制御信号の４つであるものとする。ゲートドライバＩＣ１２１は、この４つの信号をゲート信号として表示パネル基板２０に走査および駆動するため４つのシフトレジスタ１２２を有する。シフトレジスタ１２２のそれぞれは、直列接続されたＫ個のＦＦ（Flip Flop）により構成されるシフトレジスタ回路と、シフトレジスタ回路各段の出力信号の駆動能力を高めてゲート信号として外部に駆動する出力バッファとを有する。シフトレジスタ１２２のそれぞれは、Ｋ（例えばＫは１８０）段のシフトレジスタであって、同図のように、カスケード入力端子Ｃｉ、カスケード出力端子Ｃｏ、Ｋ個のゲート信号出力端子ｏ１〜ｏＫを有する。
【００６５】  まず、ゲート駆動回路１２ｂにおける４つのゲート信号のうちイネーブル信号に関するゲートドライバＩＣ１２１のカスケード接続について説明する。
【００６６】  同図の最も左のシフトレジスタ１２２カスケード入力端子Ｃｉには、ＴＣＯＮ９５からゲート信号線９４ｂ（図２）を介してイネーブル信号の原信号が入力される。シフトレジスタ１２２は、クロック信号に同期してシフト動作を行い、例えば、クロック信号の１番目の立ち上がりエッジにより１段目のＦＦに対応するゲート信号出力端子ｏ１からイネーブル信号が出力され、立ち上がりエッジ毎にシフト動作を行う。このシフト動作によって、表示パネル基板２０の画素回路１６の行を走査する。
【００６７】  さらに、クロック信号のＫ番目のクロックの立ち上がりエッジによりＫ段目のＦＦに対応するゲート信号出力端子ｏＫからイネーブル信号が出力される。カスケード出力端子Ｃｏは、ゲート信号出力端子ｏＫと同じ信号を出力する。このカスケード出力端子Ｃｏは、カスケード接続の下流側に隣接するＣＯＦ基板３４ｂの最も左のシフトレジスタ１２２のカスケード入力端子Ｃｉに、接続箇所３９、プリント基板２３上の配線および他の接続箇所３９を介して入力される。
【００６８】  このようにして、プリント基板２３は、複数のＣＯＦ基板３４ｂのゲートドライバＩＣ１２１内の最も左のシフトレジスタ１２２をカスケード接続する配線を有している。例えば、Ｋが１８０で、表示行が１０８０行の場合、６つのゲートドライバＩＣ１２１がカスケード接続される。このカスケード接続により、６つのゲートドライバＩＣ１２１それぞれの最も左のシフトレジスタ１２２はカスケード接続（ここでは直列接続と同じ）されて、長い１本のシフトレジスタとして機能する。すなわち、６つのゲートドライバＩＣ１２１における最も左のシフトレジスタ１２２のゲート信号出力端子（ｏ１〜ｏＫ）×６は、ＥＮＢ（１）信号線〜ＥＮＢ（ｎ）にイネーブル信号を走査する。
【００６９】  さらに、カスケード接続の最下流の位置するゲートドライバＩＣ１２１のカスケード出力端子は、図２に示すように戻り信号線９６ｂを介してＴＣＯＮ９５に接続される。ＴＣＯＮ９５は戻り信号線９６ｂを監視することにより、剥離等を配線接続の異常を検出することができる。なお、戻り信号線９６ａ、９６ｂは、カスケード接続の最上流に位置するドライバＩＣよりも下流側に位置する少なくとも１つのドライバＩＣのカスケード出力端子に接続されていればよい。
【００７０】  ゲート駆動回路１２ｂにおける４つのゲート信号のうちイネーブル信号は、以上のように複数のゲートドライバＩＣ１２１においてカスケード接続される。
【００７１】  カスケード接続をネーブル信号について説明したが、図５に示すように、６つのゲートドライバＩＣ１２１内の左から２つ目のシフトレジスタ１２２は、ＲＥＦ制御信号に対応する点以外は同様である。６つのゲートドライバＩＣ１２１内の左から３つ目のシフトレジスタ１２２もＩＮＩ制御信号に対応する点以外は同様である。また、６つのゲートドライバＩＣ１２１内の左から４つ目のシフトレジスタ１２２もスキャン信号に対応する点以外は同様である。
【００７２】  また、ゲート駆動回路１２ａもゲート駆動回路１２ｂと同様である。すなわち、複数の（例えば６つ）ＣＯＦ基板３４ａのそれぞれは、表示パネル基板２０に接続され、シフトレジスタを有する表示駆動用のゲートドライバＩＣ１２１が実装されている。プリント基板２３ａおよび２３ｂは、これらのＣＯＦ基板３４ａに接続され、ゲートドライバＩＣ１２１をカスケード接続する配線を有している。制御部３０は、カスケード接続の最上流に位置するゲートドライバＩＣ１２１のカスケード入力端子にゲート信号線９４ａを介してゲート信号を供給し、最下流に位置するゲートドライバＩＣ１２１のカスケード出力端子の信号を戻り信号線９６ａを介して監視する。
【００７３】  続いて制御部３０の構成について説明する。
【００７４】  制御部３０内のＴＣＯＮ９５は、ゲート駆動回路１２ａ内の複数のＣＯＦ基板３４ａ内の、カスケード接続の最上流に位置するゲートドライバＩＣ１２１のカスケード入力端子にゲート信号線９４ａを介して所定の信号（例えばゲート信号）を供給し、最下流に位置するゲートドライバＩＣ１２１のカスケード出力端子の信号を戻り信号線９６ａを介して監視する。
【００７５】  また、ＴＣＯＮ９５は、ゲート駆動回路１２ｂに対しても同様に、複数のＣＯＦ基板３４ｂ内の、カスケード接続の最上流に位置するゲートドライバＩＣ１２１のカスケード入力端子にゲート信号線９４ｂを介して所定の信号（例えばゲート信号）を供給し、最下流に位置するゲートドライバＩＣ１２１のカスケード出力端子の信号を戻り信号線９６ｂを介して監視する。
【００７６】  マイコン３１は、ＴＣＯＮ９５の監視結果を受けて、異常が検出された場合には、ゲート信号の停止、パネル電源供給部３２から表示パネル基板２０への電源供給の停止等を行う。
【００７７】  制御信号生成部３３は、表示装置１の各部（例えばチューナー、リモコンからの信号受信部、音声信号出力部等）を制御する各種の制御信号を生成する。
【００７８】  なお、制御部３０は、監視すべきカスケード出力端子の信号は、最下流に位置するゲートドライバＩＣ１２１でなくてもよい。例えば、カスケード接続の全てのゲートドライバＩＣ１２１のカスケード出力端子の信号でもよいし、カスケード接続の中間的な位置のゲートドライバＩＣ１２１のカスケード出力端子でもよい。つまり、制御部３０は、最上流に位置するゲートドライバＩＣよりも下流側に位置する少なくとも１つのゲートドライバＩＣのカスケード出力端子の信号を監視すればよい。
【００７９】  ［２．動作］  以上のように構成された表示装置における、ＣＯＦ基板３４の剥離を検出する動作例を説明する。この動作例は、主に制御部３０内のＴＣＯＮ９５およびマイコン３１によりなされる。
【００８０】  図６Ａは、制御部３０内のＴＣＯＮ９５による上記動作を示すフローチャート例である。
【００８１】  まず、ＴＣＯＮ９５は、ＴＣＯＮ９５内のレジスタに正常コードを設定する（Ｓ６０）。このレジスタはＴＣＯＮ９５内の汎用レジスタの１つでよいし、専用のレジスタでもよい。正常コードの設定は、当該レジスタの初期化であって、例えば表示装置１の起動時に１回だけ実行すればよい。正常コードは、例えば全ビット０と定めれば、初期化動作におけるレジスタクリアと兼用できる。
【００８２】  次に、ＴＣＯＮ９５は、ゲート信号線９４ａおよびゲート信号線９４ｂにゲート信号またはテスト信号を同じタイミングで供給する（Ｓ６２）。ゲート信号またはテスト信号の供給と同時にまたは先に、ゲート駆動回路１２ａおよび１２ｂにシフト動作用のクロック信号も供給する。ゲート信号は、図５の例ではイネーブル信号、ＲＥＦ制御信号、ＩＮＩ制御信号、スキャン信号４つであり、通常の表示動作におけるゲート信号の出力を兼用してもよい。また、通常の表示動作をしていない期間に特定の信号パターンを有するテスト信号を出力してもよい。通常の表示動作をしていない期間は、例えば、表示装置１の起動時、表示装置１における映像信号の切り替え期間（例えば、チャネル切り替え期間、映像入力源の切り替え期間）などでよい。また、テスト信号のパターンは、通常表示におけるゲート信号と同じ信号パターンでもよいし、クロック信号のような一定周期の信号パターンでもよいし、特定の信号パターンを有していればよい。
【００８３】  また、ＥＮＢ信号線に対応するカスケード入力端子にテスト信号を出力してから監視が完了するまでの期間は、表示画面に予測不能な表示がされない制御することが望ましく、例えばＶＴＦＴ電源の供給を一時的に停止するようパネル電源供給部３２を制御すればよい。
【００８４】  また、ＥＮＢ信号線以外に対応するカスケード入力端子にテスト信号を出力してから監視が完了するまでの期間についても、表示画面に予測不能な表示がされない制御することが望ましく、例えばイネーブル信号をインアクティブに維持すればよい。
【００８５】  次に、ＴＣＯＮ９５は、ゲート信号またはテスト信号の出力から一定時間の経過を待つ（Ｓ６４）。この一定期間は、ゲート信号またはテスト信号が、ゲート駆動回路１２ａおよび１２ｂのシフト動作を経て戻り信号線９６ａおよび９６ｂに現れるまでに時間であり、具体的には、（ゲート駆動回路１２の全シフト段数）×（シフトクロック信号の１周期）に相当する時間である。
【００８６】  一定時間経過時に、ＴＣＯＮ９５は、戻り信号線９６ａおよび９６ｂからの信号を受信する（Ｓ６６）。さらに、ＴＣＯＮ９５は、送信したゲート信号またはテスト信号の信号パターンと、受信した信号パターンとが一致するかどうか比較する（Ｓ６８）。ＴＣＯＮ９５は、一致する場合（Ｓ７０：Ｙｅｓ）は正常と判断し処理を終了し、一致しない場合（Ｓ７０：Ｎｏ）は異常と判断し上記のレジスタに異常コードを設定する（Ｓ７２）。異常コードは、例えば、戻り信号線９６ａの４つの信号に対応する４ビットと、戻り信号線９６ｂの４つの信号に対応する４ビットとを含む８ビットとしてもよい。各ビットは正常なら０、異常なら１の値をとるようにすればよい。こうすれば、異常コードは、ゲート駆動回路１２ａとゲート駆動回路１２ｂのどちらで異常が生じたのか、４つの信号線のうちどの信号に異常が生じたのかを示すことができる。
【００８７】  このようにＴＣＯＮ９５は、ＣＯＦ基板３４の剥離等の配線接続の異常を検出し、さらに、検出した異常を異常コードにより示すことができる。
【００８８】  続いて、ＴＣＯＮ９５の上記処理を受けてマイコン３１が行う処理について説明する。
【００８９】  図６Ｂは、制御部３０内のマイコン３１の制御による動作例を示すフローチャートである。まず、マイコン３１は、ＴＣＯＮ９５内の上記のレジスタをポーリングする（Ｓ７４）。すなわち、マイコン３１は、周期的にまたは所定のイベント発生時に上記のレジスタを読み出す。さらに、マイコン３１は、読み出したデータが正常か否かを判定する（Ｓ７６）。マイコン３１は、判定結果が正常である場合にはこの処理を終了する。また、マイコン３１は、判定結果が異常である場合には、それ以降のイネーブル信号の出力を禁止する、つまり、複数の画素回路１６の行毎に画素回路１６の発光をイネーブルおよびディスエーブルするためのイネーブル信号を、ディスエーブルを示すレベルに固定するようにＴＣＯＮ９５に指示する（Ｓ７８）。さらに、マイコン３１は、複数の画素回路１６に電圧ＶＴＦＴを供給する電源線への電力供給を停止するようにパネル電源供給部３２を制御する（Ｓ８０）。
【００９０】  これにより、制御部３０は、剥離等の配線接続の異常が発生したときに、ゲート信号が適切に供給されないことに起因する表示装置の異常表示、異常発熱および破損等を防止することができる。
【００９１】  なお、上記のステップＳ７８、Ｓ８０の代わりに、マイコン３１は、次の（１）〜(５)を行ってもよい。
【００９２】  （１）異常と判定されたゲート信号が、複数の画素回路１６の行毎に画素回路１６の発光をイネーブルおよびディスエーブルするためのイネーブル信号である場合、マイコン３１は、イネーブル信号のレベルを、ディスエーブルを示すレベルに固定するようにＴＣＯＮ９５に指示を出す。
【００９３】  （２）異常と判定されたゲート信号が、複数の画素回路１６を行単位に選択し、選択された行に属する画素回路１６に輝度を表す電圧を書き込むための書き込み信号（つまりスキャン信号）である場合、マイコン３１は、複数の画素回路１６に電源を供給する電源線への電力供給を停止するようにパネル電源供給部３２を制御する。
【００９４】  （３）異常と判定されたゲート信号が、複数の画素回路１６を行単位に選択し、選択された行に属する画素回路１６に輝度を現す電圧を書き込むための書き込み信号（つまりスキャン信号）である場合、マイコン３１は、複数の画素回路１６の行毎に画素回路１６の発光をイネーブルおよびディスエーブルするためのイネーブル信号のレベルを、ディスエーブルを示すレベルに固定する。
【００９５】  （４）異常と判定されたゲート信号が、複数の画素回路１６の行毎に画素回路の発光をイネーブルおよびディスエーブルするためのイネーブル信号、複数の画素回路１６を行単位に選択し、選択された行に属する画素回路１６に輝度を表す電圧を書き込むための書き込み信号（つまりスキャン信号）、複数の画素回路１６の行毎に画素回路１６に基準電圧を与える基準電圧設定信号（つまりＲＥＦ制御信号）、および、前記複数の画素回路の行毎に画素回路に初期電圧を与える初期電圧設定信号（つまりＩＮＩ制御信号）のいずれかである場合、マイコン３１は、イネーブル信号のレベルを、ディスエーブルを示すレベルに固定し、または、複数の画素回路１６に電圧ＶＴＦＴを供給する電源線への電力供給を停止するようにパネル電源供給部３２を制御する。
【００９６】  （５）異常と判定されたゲート信号が、イネーブル信号、書き込み信号（つまりスキャン信号）、ＲＥＦ制御信号、および、ＩＮＩ制御信号のいずれかである場合、マイコン３１は、イネーブル信号、イネーブル信号、書き込み信号（つまりスキャン信号）、ＲＥＦ制御信号、および、ＩＮＩ制御信号のそれぞれレベルを、ディスエーブルを示すレベルに固定し、さらに複数の画素回路１６に電圧ＶＴＦＴ、ＶＲＥＦ、ＶＩＮＩ、ＶＥＬを供給する電源線それぞれへの電力供給を停止するようにパネル電源供給部３２を制御する。
【００９７】  ［３．作用効果］  本実施の形態における表示装置によれば、ＣＯＦ基板３４とプリント基板２３との間の剥離等の配線接続の異常を検出することができ、検出した異常の詳細を異常コードにより示すことができる。さらに、剥離等の配線接続の異常が発生したときに、ゲート信号が適切に供給されないことに起因する表示装置の異常表示、異常発熱および破損等を防止することができる。
【００９８】  なお、実施の形態１において、戻り信号線９６ｂが、カスケード接続の最下流のゲートドライバＩＣ１２１のカスケード出力端子に接続される例を説明したが、これに限らない。つまり、戻り信号線９６ｂは、カスケード接続されたゲートドライバＩＣ１２１のうち少なくとも１つのゲートドライバＩＣ１２１のカスケード出力端子とＴＣＯＮ９５とを接続すればよい。例えば、戻り信号線９６ｂは、最上流から最下流までの全てのゲートドライバＩＣ１２１のカスケード出力端子のそれぞれとＴＣＯＮ９５とを接続するようにしてもよい。また、カスケード接続されたゲートドライバＩＣ１２１から選択された複数のゲートドライバＩＣ１２１のカスケード出力端子とＴＣＯＮ９５とを接続してもよい。
【００９９】  戻り信号線９６ｂを複数本備えることにより、マイコン３１は、カスケード接続されたゲートドライバＩＣ１２１のどのゲートドライバＩＣ１２１までが正常なのか、どのゲートドライバＩＣ１２１から異常なのかを、より詳しく検出することができる。こうすれば、例えば、マイコン３１は、最上流の１つだけが正常であり、それより下流が異常であると検出できた場合には、最上流の１個のゲートドライバＩＣ１２１に対応するＫ個の画素回路行に対して、ユーザに異常を知らせるメッセージを表示することができる。
【０１００】  戻り信号線９６ａについても、カスケード接続の最下流のゲートドライバＩＣ１２１のカスケード出力端子に接続される例を説明したが、これに限らず、上記と同様である。
【０１０１】  また、図６Ａにおいて、ＴＣＯＮ９５は、Ｓ７２においてマイコン３１への割り込み信号を発生するようにしてもよい。こうすれば、マイコン３１は、Ｓ７４とＳ７６を省略して、割り込み処理としてＳ７８、Ｓ８０を実行することができる。
【０１０２】  （実施の形態２）  次に、実施の形態２における表示装置について説明する。
【０１０３】  図７は、本実施の形態における表示装置の各種基板および配線の構成例を示す図である。同図は、図２と比べて、データ信号線９７ａ、９７ｂ、戻り信号線９８ａ、９８ｂが追加されている点が異なる。以下異なる点を中心に説明する。
【０１０４】  データ信号線９７ａ、９７ｂは、図２では図示を省略していた信号線であり、表示装置内のチューナーから、または外部からの映像信号に含まれる画素データであって画素回路に供給すべき画素データを、ＴＣＯＮ９５からソース駆動回路１４に供給する信号線である。このデータ信号線９７ａは、表示列の先頭に位置するＣＯＦ基板３５ａのカスケード入力端子に接続される。複数のＣＯＦ基板３５ａ内のソースドライバＩＣ１４１にカスケード接続される。つまり、複数のＣＯＦ基板３５ａ内のソースドライバＩＣ１４１のカスケード出力端子は、隣接する下流側のＣＯＦ基板３５ａ内のソースドライバＩＣ１４１のカスケード入力端子にプリント基板２４を介して接続される。
【０１０５】  ソースドライバＩＣ１４１のそれぞれは、例えば、シフトレジスタと、シフトレジスタから並列出力される画素データをラッチするラッチ回路と、ラッチ回路の画素データをアナログ値に変換するｍ（ｍは画素回路の列数）個のデジタル−アナログ変換器と、デジタル−アナログ変換器から出力されるアナログ値をＤ（１）信号線〜Ｄ（ｍ）信号線に出力する出力バッファとを有する。
【０１０６】  表示パネル基板２０の上辺に位置する複数のソースドライバＩＣ１４１がカスケード接続されることにより、それらのソースドライバＩＣ１４１内のシフトレジスタは直列に接続され、ｍ段の長い１本のシフトレジスタを構成する。
【０１０７】  戻り信号線９８ａは、カスケード接続の最下流に位置するＣＯＦ基板３５ａ内のソースドライバＩＣ１４１のカスケード出力端子からＴＣＯＮ９５に接続され、画素データをＴＣＯＮ９５にフィードバックする。
【０１０８】  ＴＣＯＮ９５は、戻り信号線９８ａの信号を監視することにより、ＣＯＦ基板３５ａの剥離等の配線接続の異常を検出する。検出された異常は、レジスタにＣＯＦ基板３５ａの接続異常を示す異常コードとして書き込まれる。このレジスタは、図６Ａで説明したレジスタと同じであってもよいし、別のレジスタであってもよい。
【０１０９】  マイコン３１は、当該レジスタをポーリングし、異常コードが設定されている場合には、イネーブル信号のレベルを、ディスエーブルを示すレベルに固定し、または、複数の画素回路１６に電源を供給する電源線への電力供給を停止するように電源供給部を制御する。
【０１１０】  以上、図７の戻り信号線９８ａに関して説明したが、図７の戻り信号線９８ｂに関しても同様である。すなわち、表示パネル基板２０の下辺側のＣＯＦ基板３５ｂについても同様である。
【０１１１】  このように実施の形態２における表示装置は、ソースドライバＩＣ１４１を実装するＣＯＦ基板３４の剥離等の接続異常を検出するだけでなく、ソースドライバＩＣ１４１を実装するＣＯＦ基板３５の剥離等の接続異常も検出することができる。さらに、剥離等の配線接続の異常が発生したときに、ゲート信号またはデータ信号が適切に供給されないことに起因する表示装置の異常表示、異常発熱および破損等を防止することができる。
【０１１２】  なお、実施の形態２において、戻り信号線９８ａが、カスケード接続の最下流のソースドライバＩＣ１４１のカスケード出力端子に接続される例を説明したが、これに限らない。つまり、戻り信号線９８ａは、カスケード接続されたソースドライバＩＣ１４１のうち少なくとも１つのソースドライバＩＣ１４１のカスケード出力端子とＴＣＯＮ９５とを接続すればよい。例えば、戻り信号線９８ａは、最上流から最下流までの全てのソースドライバＩＣ１４１のカスケード出力端子のそれぞれとＴＣＯＮ９５とを接続するようにしてもよい。また、カスケード接続されたソースドライバＩＣ１４１から選択された複数のソースドライバＩＣ１４１のカスケード出力端子とＴＣＯＮ９５とを接続してもよい。
【０１１３】  戻り信号線９８ａを複数本備えることにより、マイコン３１は、カスケード接続されたソースドライバＩＣ１４１のどのソースドライバＩＣ１４１までが正常なのか、どのソースドライバＩＣ１４１から異常なのかを、より詳しく検出することができる。こうすれば、例えば、マイコン３１は、最上流の１つだけが正常であり、それより下流が異常であると検出できた場合には、最上流の１個のソースドライバＩＣ１４１に対応するＫ個の画素回路行に対して、ユーザに異常を知らせるメッセージを表示することができる。
【０１１４】  戻り信号線９８ｂについても、カスケード接続の最下流のソースドライバＩＣ１４１のカスケード出力端子に接続される例を説明したが、これに限らず、上記と同様である。
【０１１５】  なお、各実施の形態において、ＴＣＯＮ９５は、戻り信号線９６ａ、９６ｂ、９８ａ、９８ｂの信号と、ゲート信号線９４ａ、９４ｂ、データ信号線９７ａ、９７ｂにＴＣＯＮ９５が出力した元の信号とを比較することによって剥離等の配線異常を判定しているが、これに限らない。例えば、ＴＣＯＮ９５は、戻り信号線９６ａ、９６ｂ、９８ａ、９８ｂそれぞれの信号が変化しているか否かによって正常か異常かを判定してもよい。例えば、戻り信号線９６ａ、９６ｂ、９８ａ、９８ｂのそれぞれ信号が、通常表示において１フレーム期間以上の期間において信号レベルの変化がある場合は正常と判断し、変化がない場合は異常と判断してもよい。
【０１１６】  また、戻り信号線９６ａ、９６ｂは、上記のゲート信号に限らず、ゲートドライバＩＣ１２１のカスケード接続により伝達される信号であればよい。例えば、ゲートドライバＩＣ１２１に供給されるシフト動作用のクロック信号であってもよい。
【０１１７】  戻り信号線９８ａ、９６８は、上記のデータ信号に限らず、ソースドライバＩＣ１４１のカスケード接続により伝達される信号であればよい。例えば、ソースドライバＩＣ１４１に供給されるシフト動作用のクロック信号であってもよい。
【０１１８】  以上説明してきたように、本開示の１態様に係る表示装置は、行列状に配置された複数の画素回路を有する表示パネル基板と、前記表示パネル基板に接続された複数のフィルム基板と、前記表示パネル基板または前記フィルム基板に実装された、シフトレジスタを有する表示駆動用のドライバＩＣと、前記複数のフィルム基板に接続され、前記ドライバＩＣをカスケード接続する配線を有するプリント基板と、前記カスケード接続の最上流に位置するドライバＩＣのカスケード入力端子に所定の信号を供給し、前記最上流に位置するドライバＩＣよりも下流側に位置する少なくとも１つのドライバＩＣのカスケード出力端子の信号を監視する制御部とを備える。ここで、ドライバＩＣは、例えばゲートドライバＩＣ１２１またはソースドライバＩＣ１４１である。また、フィルム基板は、例えばＣＯＦ基板３４ａ、３４ｂまたはＣＯＦ基板３５ａ、３５ｂである。
【０１１９】  この構成によれば、フィルム基板の剥離等の接続異常を検出することができる。
【０１２０】  ここで、前記制御部は、前記所定の信号と前記カスケード出力端子の信号とを比較し、一致しない場合は異常と判定してもよい。
【０１２１】  この構成によれば、配線接続が正常か異常かを判定することができる。
【０１２２】  ここで、前記所定の信号は、前記複数の画素回路の行毎に画素回路の発光をイネーブルおよびディスエーブルするためのイネーブル信号であり、前記制御部は、異常と判定されたとき、前記複数の画素回路に電源を供給する電源線への電力供給を停止するように前記電源供給部を制御してもよい。
【０１２３】  この構成によれば、イネーブル信号のカスケード接続が異常である場合に、複数の画素回路への電源供給を停止するので、配線異常に起因する異常発熱および破損等を防止することができる。
【０１２４】  ここで、前記所定の信号は、前記複数の画素回路の行毎に画素回路の発光をイネーブルおよびディスエーブルするためのイネーブル信号であり、前記制御部は、異常と判定されたとき、前記イネーブル信号のレベルを、ディスエーブルを示すレベルに固定してもよい。
【０１２５】  この構成によれば、イネーブル信号のカスケード接続が異常である場合に、複数の画素回路への電源供給を停止するので、配線異常に起因する異常表示を防止することができる。
【０１２６】  ここで、前記所定の信号は、前記複数の画素回路を行単位に選択し、選択された行に属する画素回路に輝度を表す電圧を書き込むための書き込み信号であり、前記制御部は、異常と判定されたとき、前記複数の画素回路に電源を供給する電源線への電力供給を停止するように電源供給部を制御してもよい。
【０１２７】  この構成によれば、書き込み信号（つまりスキャン信号）のカスケード接続が異常である場合に、複数の画素回路への電源供給を停止するので、配線異常に起因する異常発熱および破損等を防止することができる。
【０１２８】  ここで、前記所定の信号は、前記複数の画素回路の行単位に選択し、選択された行に属する画素回路に輝度を表す電圧を書き込むための書き込み信号であり、前記制御部は、異常と判定されたとき、前記複数の画素回路の行毎に画素回路の発光をイネーブルおよびディスエーブルするためのイネーブル信号のレベルを、ディスエーブルを示すレベルに固定してもよい。
【０１２９】  この構成によれば、書き込み信号（つまりスキャン信号）のカスケード接続が異常である場合に、複数の画素回路への電源供給を停止するので、配線異常に起因する異常表示を防止することができる。
【０１３０】  ここで、前記所定の信号は、前記複数の画素回路の行毎に画素回路の発光をイネーブルおよびディスエーブルするためのイネーブル信号、前記複数の画素回路の行単位に選択し選択された行に属する画素回路に輝度を表す電圧を書き込むための書き込み信号、前記複数の画素回路の行毎に画素回路に基準電圧を与える基準電圧設定信号、および、前記複数の画素回路の行毎に画素回路に初期電圧を与える初期電圧設定信号を含み、前記制御部は、前記所定の信号の何れかが異常であると判定されたとき、前記イネーブル信号のレベルを、ディスエーブルを示すレベルに固定し、または、前記複数の画素回路に電源を供給する電源線への電力供給を停止するように電源供給部を制御してもよい。
【０１３１】  この構成によれば、いずれかのゲート信号におけるカスケード接続が異常である場合に、配線異常に起因する異常表示、異常発熱および破損等を防止することができる。
【０１３２】  ここで、前記所定の信号は、前記複数の画素回路の１つに供給すべき画素データを表す信号であり、前記制御部は、異常であると判定されたとき、前記複数の画素回路の行毎に画素回路の発光をイネーブルおよびディスエーブルするためのイネーブル信号のレベルを、ディスエーブルを示すレベルに固定し、または、前記複数の画素回路に電源を供給する電源線への電力供給を停止するように電源供給部を制御してもよい。
【０１３３】  この構成によれば、画素データを表す信号のカスケード接続が異常である場合に、複数の画素回路への電源供給を停止するので、配線異常に起因する異常表示を防止し、または、異常発熱および破損等を防止することができる。
【０１３４】  ここで、前記複数のフィルム基板の一部は、前記表示パネル基板の一辺の表面側に接続され、前記複数のフィルム基板の他の一部は、前記一辺に対向する他辺の表面側に接続され、前記プリント基板は、前記一辺に対応するフィルム基板の前記ドライバＩＣをカスケード接続する配線と、前記他辺に対応するフィルム基板の前記ドライバＩＣをカスケード接続する配線とを有し、前記制御部は、前記一辺に対応するドライバＩＣのうち最上流のドライバＩＣのカスケード入力端子、および、前記他辺に対応するドライバＩＣのうち最上流のドライバＩＣのカスケード入力端子に同じ所定の信号を同じタイミングで供給し、前記一辺に対応する最上流のドライバＩＣよりも下流側のドライバＩＣのカスケード出力端子、および、前記他辺に対応する最上流のドライバＩＣよりも下流側のドライバＩＣのカスケード出力端子のそれぞれの信号を監視してもよい。
【０１３５】  この構成によれば、表示パネル基板の一辺と他辺のそれぞれにおいてフィルム基板の剥離等の接続異常を検出することができる。
【０１３６】  また、本開示の１態様における表示装置の駆動方法は、行列状に配置された複数の画素回路を有する表示パネル基板と、前記表示パネル基板に接続された複数のフィルム基板と、前記表示パネル基板または前記フィルム基板に実装された、シフトレジスタを有する表示駆動用のドライバＩＣと、前記複数のフィルム基板に接続され、前記ドライバＩＣをカスケード接続する配線を有するプリント基板とを備える表示装置の駆動方法であって、前記カスケード接続の最上流に位置するドライバＩＣのカスケード入力端子に所定の信号を供給するステップと、前記最上流に位置するドライバＩＣよりも下流側に位置する少なくとも１つのドライバＩＣのカスケード出力端子の信号を監視するステップとを有する。
【０１３７】  この構成によれば、フィルム基板の剥離等の接続異常を検出することができる。
【０１３８】  以上、表示装置およびその駆動方法について、実施の形態に基づいて説明したが、本開示は、この実施の形態に限定されるものではない。本開示における技術は、これらに限定されず、適宜、変更、置き換え、付加、省略などを行った実施の形態にも適用可能である。本開示の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、一つまたは複数の態様の範囲内に含まれる。
【０１３９】  また、上述した表示装置については、フィルム上にドライバＩＣが実装されたフィルム基板を用いた構成（ＣＯＦ構成）だけではなく、表示パネル基板上にドライバＩＣが実装され、フィルム基板上にはドライバＩＣが実装されていない構成（ＣＯＧ（Chip On Glass）構成）でもよい。
【０１４０】  また、上述した表示装置については、例えば図８に示すようなフラットパネルディスプレイ装置として利用することができる。また、テレビ受像機、パーソナルコンピュータ、携帯電話機など、表示装置を有するあらゆる電子機器に適用することができる。
【０１４１】  なお、上述した表示パネルは、有機ＥＬ表示装置に限らず、例えば、液晶表示装置、ＰＤＰ（Plasma Display Panel）表示装置などのフラットパネル表示装置でもよい。
【産業上の利用可能性】
【０１４２】  本開示は、テレビ受像機、情報機器のディスプレイなどの表示装置に利用できる。
【符号の説明】
【０１４３】１  表示装置１２、１２ａ、１２ｂ  ゲート駆動回路１４  ソース駆動回路１６  画素回路２０  表示パネル基板２３、２３ａ〜２３ｄ  プリント基板２４、２４ａ〜２４ｄ  プリント基板３０  制御部３１  マイコン３２  パネル電源供給部３３  制御信号生成部３４、３４ａ、３４ｂ  ＣＯＦ基板３５、３５ａ、３５ｂ  ＣＯＦ基板３９  接続箇所４１  発光素子４２  駆動トランジスタ４３  イネーブルスイッチ４４  スキャンスイッチ４５  容量素子４５４６  ＲＥＦスイッチ４７  ＩＮＩスイッチ９４ａ、９４ｂ  ゲート信号線９５  ＴＣＯＮ９５９６ａ、９６ｂ  戻り信号線９７ａ、９７ｂ  データ信号線９８ａ、９８ｂ  戻り信号線１２１  ゲートドライバＩＣ１２２  シフトレジスタ１４１  ソースドライバＩＣＣｉ  カスケード入力端子Ｃｏ  カスケード出力端子ｏ１〜ｏＫ  ゲート信号出力端子
【図１】
2015125199.tif 000003
【図２】
2015125199.tif 000004
【図３Ａ】
2015125199.tif 000005
【図３Ｂ】
2015125199.tif 000006
【図４Ａ】
2015125199.tif 000007
【図４Ｂ】
2015125199.tif 000008
【図５】
2015125199.tif 000009
【図６Ａ】
2015125199.tif 000010
【図６Ｂ】
2015125199.tif 000011
【図７】
2015125199.tif 000012
【図８】
2015125199.tif 000013
【国際調査報告】
2015125199.tif 000014
2015125199.tif 000015