(57)【要約】  トレンチ（８，９，１０）がｎ型半導体基板（３）の表面側に形成され、ｐ型ベース層（４）及びｎ型層（５）を貫通する。トレンチ（８）とトレンチ（９）の間隔はトレンチ（９）とトレンチ（１０）の間隔より狭い。ｎ型エミッタ層（６）がトレンチ（８）とトレンチ（９）の間のセル領域に形成されている。ｐ型ウェル領域（１１）がトレンチ（９）とトレンチ（１０）の間のダミー領域に形成されている。ダミー領域においてｎ型半導体基板（３）の最表面はｐ型のみである。ｐ型ウェル領域（１１）はトレンチ（８，９，１０）よりも深さが深い。
2016113865.tif 000002
【特許請求の範囲】
【請求項１】
ｎ型半導体基板と、
前記ｎ型半導体基板の表面側に形成されたｐ型ベース層と、
前記ｎ型半導体基板の表面側において前記ｐ型ベース層の下に形成され、前記ｎ型半導体基板より高い不純物濃度を持つｎ型層と、
前記ｐ型ベース層上に形成されたｎ型エミッタ層と、
前記ｎ型半導体基板の表面側に形成され、前記ｐ型ベース層及び前記ｎ型層を貫通する第１、第２及び第３のトレンチと、
前記第１のトレンチ内に絶縁膜を介して形成されたトレンチゲート電極と、
前記ｐ型ベース層と前記ｎ型エミッタ層上に形成されそれぞれと電気的に接続されたエミッタ電極と、
前記ｎ型半導体基板の裏面側に形成されたｐ型コレクタ層と、
前記ｐ型コレクタ層に接続されたコレクタ電極と、
前記ｎ型半導体基板の表面側に形成されたｐ型ウェル領域とを備え、
前記第１のトレンチと前記第２のトレンチの間隔は前記第２のトレンチと前記第３のトレンチの間隔より狭く、
前記ｎ型エミッタ層は前記第１のトレンチと前記第２のトレンチの間のセル領域に形成され、
前記ｐ型ウェル領域は前記第２のトレンチと前記第３のトレンチの間のダミー領域に形成され、
前記ダミー領域において前記ｎ型半導体基板の最表面はｐ型のみであり、
前記ｐ型ウェル領域は前記第１、第２及び第３のトレンチよりも深さが深いことを特徴とする半導体装置。
【請求項２】
前記ｎ型半導体基板の表面に垂直な平面視において、互いに分離した領域に複数の前記ｐ型ウェル領域が存在し、前記第１、第２及び第３のトレンチの端部を囲んで互いに接続されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記ｎ型エミッタ層は前記第１のトレンチの両サイドに形成され、前記第１のトレンチの両サイドで前記エミッタ電極は前記ｐ型ベース層と前記ｎ型エミッタ層に電気的に接続されていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記第２及び第３のトレンチ内に絶縁膜を介して形成され、前記エミッタ電極と電気的に接続されたダーミートレンチゲート電極を更に備えることを特徴とする請求項１〜３の何れか１項に記載の半導体装置。
【請求項５】
前記ｐ型ウェル領域と前記エミッタ電極を絶縁分離する層間絶縁膜を更に備えることを特徴とする請求項１〜４の何れか１項に記載の半導体装置。
【請求項６】
前記ｐ型ウェル領域は前記エミッタ電極に電気的に接続されていることを特徴とする請求項１〜４の何れか１項に記載の半導体装置。
【請求項７】
前記ｐ型ウェル領域の不純物濃度は前記ｐ型ベース層の不純物濃度よりも高いことを特徴とする請求項６に記載の半導体装置。
【請求項８】
ｎ型半導体基板の表面側にｐ型ベース層を形成する工程と、
前記ｎ型半導体基板の表面側において前記ｐ型ベース層の下に、前記ｎ型半導体基板より高い不純物濃度を持つｎ型層を形成する工程と、
前記ｐ型ベース層上にｎ型エミッタ層を形成する工程と、
前記ｎ型半導体基板の表面側に、前記ｐ型ベース層及び前記ｎ型層を貫通する第１、第２及び第３のトレンチを形成する工程と、
前記第１のトレンチ内に絶縁膜を介してトレンチゲート電極を形成する工程と、
前記ｐ型ベース層と前記ｎ型エミッタ層上にそれぞれと電気的に接続されたエミッタ電極を形成する工程と、
前記ｎ型半導体基板の裏面側にｐ型コレクタ層を形成する工程と、
前記ｐ型コレクタ層に接続されたコレクタ電極を形成する工程と、
前記ｎ型半導体基板の表面側にｐ型ウェル領域を形成する工程とを備え、
前記第１のトレンチと前記第２のトレンチの間隔は前記第２のトレンチと前記第３のトレンチの間隔より狭く、
前記ｎ型エミッタ層は前記第１のトレンチと前記第２のトレンチの間のセル領域に形成され、
前記ｐ型ウェル領域は前記第２のトレンチと前記第３のトレンチの間のダミー領域に形成され、
前記ダミー領域において前記ｎ型半導体基板の最表面はｐ型のみであり、
前記ｐ型ウェル領域は前記第１、第２及び第３のトレンチよりも深さが深いことを特徴とする半導体装置の製造方法。
【請求項９】
前記ｎ型半導体基板の表面にエッチングにより凹部を形成する工程と、
前記ｎ型半導体基板の前記凹部の形成部分に不純物を注入することで前記ｐ型ウェル領域を形成する工程とを備えることを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記第１、第２及び第３のトレンチを形成する前に、前記ｐ型ウェル領域、前記ｐ型ベース層、前記ｎ型層を順に形成することを特徴とする請求項８又は９に記載の半導体装置の製造方法。
【請求項１１】
前記ｐ型ベース層と前記ｎ型層を同一マスクを用いた不純物注入で形成することを特徴とする請求項８〜１０の何れか１項に記載の半導体装置の製造方法。
【請求項１２】
トランジスタ領域を囲むように配置された終端領域のｐ型ウェル領域と、前記第２のトレンチと前記第３のトレンチの間の前記ｐ型ウェル領域とを同一のプロセスで形成することを特徴とする請求項８〜１１の何れか１項に記載の半導体装置の製造方法。
【請求項１３】
１ＭｅＶ以上のエネルギーで不純物を注入して前記ｐ型ウェル領域を形成することを特徴とする請求項８〜１２の何れか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁ゲートバイポーラトランジスタ（IGBT: Insulated Gate Bipolar Transistor）の構造及び製造方法に関する。
【背景技術】
【０００２】
省エネの観点から、汎用インバータ・ＡＣサーボ等の分野で三相モータの可変速制御を行なうためのパワーモジュール等にＩＧＢＴが使用されている。ＩＧＢＴではスイッチング損失、オン電圧、ＳＯＡ（Safe Operating Area）との間にはトレードオフの関係があるが、スイッチング損失・オン電圧が低く、ＳＯＡの広いデバイスが求められている。【０００３】
オン電圧の大半は耐圧保持に必要な厚いｎ−型ドリフト層の抵抗であり、その抵抗を低減させるためには、裏面からのホールをｎ−型ドリフト層に蓄積させて、伝導度変調を活発にし、ｎ−型ドリフト層の抵抗を低減させることが有効である。ＩＧＢＴのオン電圧を低減させたデバイスとして、ＣＳＴＢＴ（Carrier Stored Trench Gate Bipolar Transistor）やＩＥＧＴ（Injection Enhanced Gate Transistor）などがある。ＣＳＴＢＴの例としては特許文献１などに、ＩＥＧＴの例としては特許文献２などに開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】日本特許第３２８８２１８号公報
【特許文献２】日本特許第２９５０６８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
トレンチ型ＩＧＢＴの一つであるＣＳＴＢＴではｐ型ベース層の下にｎ＋型層を設けている。ｎ＋型層を入れることで、ｎ−型ドリフト層とｎ＋型層で形成される拡散電位によって、裏面からのホールをｎ−型ドリフト層に蓄積させ、オン電圧を低減させることができる。しかし、セルサイズが大きくなると、キャリア蓄積効果が高まり、オン電圧は低下して特性は良好になるが、逆に耐圧は低下してしまうという問題があった。【０００６】
本発明は、上述のような課題を解決するためになされたもので、その目的は低いオン電圧を確保しながら、耐圧を向上させることができる半導体装置及びその製造方法を得るものである。
【課題を解決するための手段】
【０００７】
本発明に係る半導体装置は、ｎ型半導体基板と、前記ｎ型半導体基板の表面側に形成されたｐ型ベース層と、前記ｎ型半導体基板の表面側において前記ｐ型ベース層の下に形成され、前記ｎ型半導体基板より高い不純物濃度を持つｎ型層と、前記ｐ型ベース層上に形成されたｎ型エミッタ層と、前記ｎ型半導体基板の表面側に形成され、前記ｐ型ベース層及び前記ｎ型層を貫通する第１、第２及び第３のトレンチと、前記第１のトレンチ内に絶縁膜を介して形成されたトレンチゲート電極と、前記ｐ型ベース層と前記ｎ型エミッタ層上に形成されそれぞれと電気的に接続されたエミッタ電極と、前記ｎ型半導体基板の裏面側に形成されたｐ型コレクタ層と、前記ｐ型コレクタ層に接続されたコレクタ電極と、前記ｎ型半導体基板の表面側に形成されたｐ型ウェル領域とを備え、前記第１のトレンチと前記第２のトレンチの間隔は前記第２のトレンチと前記第３のトレンチの間隔より狭く、前記ｎ型エミッタ層は前記第１のトレンチと前記第２のトレンチの間のセル領域に形成され、前記ｐ型ウェル領域は前記第２のトレンチと前記第３のトレンチの間のダミー領域に形成され、前記ダミー領域において前記ｎ型半導体基板の最表面はｐ型のみであり、前記ｐ型ウェル領域は前記第１、第２及び第３のトレンチよりも深さが深いことを特徴とする。
【発明の効果】
【０００８】
本発明では、ＭＯＳ領域よりも広いトレンチ間領域にトレンチよりも深いｐ型ウェル領域を形成する。これにより、低いオン電圧を確保しながら、耐圧を向上させることができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施の形態１に係る半導体装置を示す平面図である。
【図２】本発明の実施の形態１に係る半導体装置を示す断面図である。
【図３】本発明の実施の形態１に係る半導体装置の一部を拡大した平面図である。
【図４】本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。
【図５】本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。
【図６】本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。
【図７】本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。
【図８】本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。
【図９】本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。
【図１０】本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。
【図１１】比較例に係る半導体装置を示す断面図である。
【図１２】デバイスシミュレーションで調査したＩＧＢＴのセルサイズとオン電圧の関係を示す図である。
【図１３】デバイスシミュレーションで調査したＩＧＢＴのセルサイズと耐圧の関係を示す図である。
【図１４】デバイスシミュレーションで調査した比較例に係るＩＧＢＴの耐圧保持時の電界分布を示す図である。
【図１５】デバイスシミュレーションで調査した実施の形態１に係るＩＧＢＴの耐圧保持時の電界分布を示す図である。
【図１６】本発明の実施の形態２に係る半導体装置の製造方法を示す断面図である。
【図１７】本発明の実施の形態３に係る半導体装置を示す断面図である。
【図１８】本発明の実施の形態４に係る半導体装置を示す断面図である。
【発明を実施するための形態】
【００１０】
本発明の実施の形態に係る半導体装置及びその製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１１】
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置を示す平面図である。ＩＧＢＴのトランジスタ領域１の外周に、耐圧を保持するための終端領域２が形成されている。ＩＧＢＴのエミッタ−コレクタ間に電圧が印加された時に、終端領域２では横方向に空乏層が伸び、トランジスタ領域１の端の電界を緩和させる。
【００１２】
図２は、本発明の実施の形態１に係る半導体装置を示す断面図である。終端領域２などの無効領域を除いたトランジスタ領域１全体においてｎ型半導体基板３の表面側にｐ型ベース層４が形成され、そのｐ型ベース層４の下にｎ＋型層５が形成されている。ｎ＋型層５はｎ型半導体基板３より高い不純物濃度を持つ。ｐ型ベース層４上にｎ＋型エミッタ層６とｐ＋型コンタクト層７が形成されている。トランジスタ領域１においてｎ型半導体基板３の表面側にトレンチ８，９，１０が形成され、ｐ型ベース層４及びｎ＋型層５を貫通する。ｎ型半導体基板３の表面側にｐ型ウェル領域１１が形成されている。
【００１３】
トレンチ８，９，１０内に絶縁膜１２を介してトレンチゲート電極１３が形成されている。エミッタ電極１４がｐ型ベース層４とｎ＋型エミッタ層６上に形成され、それぞれと電気的に接続されている。層間絶縁膜１５によりｐ型ウェル領域１１とエミッタ電極１４を絶縁分離している。ｎ型半導体基板３の裏面側にｎ＋型バッファ層１６とｐ＋型コレクタ層１７が形成されている。コレクタ電極１８がｐ＋型コレクタ層１７に接続されている。
【００１４】
トレンチ８とトレンチ９の間隔はトレンチ９とトレンチ１０の間隔より狭い。ｎ＋型エミッタ層６とｐ＋型コンタクト層７は、狭い方のトレンチ８とトレンチ９の間のセル領域に形成され、ＭＯＳトランジスタのチャネルが形成される。ｐ型ウェル領域１１は、広い方のトレンチ９とトレンチ１０の間のダミー領域に形成されている。ダミー領域においてｎ型半導体基板３の最表面はｐ型のみである。ｐ型ウェル領域１１はトレンチ８，９，１０よりも深さが深い。ただし、狭い方のトレンチ間領域に形成されたＭＯＳトランジスタの特性に影響を与えないように配置されている。
【００１５】
また、図３は、本発明の実施の形態１に係る半導体装置の一部を拡大した平面図である。ｎ型半導体基板３の表面に垂直な平面視において、互いに分離した領域に複数のｐ型ウェル領域１１が存在し、トレンチ８，９，１０の端部を囲んで互いに接続されている。
【００１６】
続いて、本実施の形態に係る半導体装置の製造方法を説明する。図４から図１０は本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。
【００１７】
まず、図４に示すように、写真製版技術及び注入技術を用いて、Ｂなどのｐ型不純物をｎ型半導体基板３の表面に注入してｐ型ウェル領域１１をトランジスタ領域１及び終端領域２に選択的に形成する。ｐ型ウェル領域１１は５μｍ以上の深い拡散深さが必要であることから、ＭｅＶ注入機を用いて１ＭｅＶ以上の高エネルギーで基板内部に濃度のピークができるように不純物を注入する。
【００１８】
次に、図５に示すように、写真製版技術及び注入技術を用いて、トランジスタ領域１全体にＢなどのｐ型不純物を注入してｐ型ベース層４を形成し、Ｐなどのｎ型不純物を注入してｎ＋型層５を形成する。工程削減により製造コストを低減するために、ｐ型ベース層４とｎ＋型層５を同一マスクを用いた不純物注入で形成することが好ましい。次に、図６に示すように、Ａｓなどのｎ型不純物を選択的に注入してｎ＋型エミッタ層６を形成する。
【００１９】
次に、図７に示すように、ｎ型半導体基板３の表面側に、ｐ型ベース層４及びｎ＋型層５を貫通するトレンチ８，９，１０をドライエッチングにより形成する。トレンチ８，９，１０内に絶縁膜１２を介してドープドポリシリコンをＣＶＤ等で埋め込んでトレンチゲート電極１３を形成する。
【００２０】
次に、図８に示すように、Ｂなどのｐ型不純物を注入してｐ＋型コンタクト層７を選択的に形成する。次に、図９に示すように、層間絶縁膜１５を形成した後、コンタクトのパターンを形成する。次に、図１０に示すように、Ａｌ又はＡｌＳｉなどでエミッタ電極１４を選択的に形成する。その後、所望の厚みになるように裏面からｎ型半導体基板３を研削し、ｎ＋型バッファ層１６とｐ＋型コレクタ層１７を注入及び活性化のアニールで形成し、最後にコレクタ電極１８を形成する。
【００２１】
続いて、本実施の形態の効果を比較例と比較して説明する。図１１は、比較例に係る半導体装置を示す断面図である。比較例にはｐ型ウェル領域１１が存在しない。図１２は、デバイスシミュレーションで調査したＩＧＢＴのセルサイズとオン電圧の関係を示す図である。図１３は、デバイスシミュレーションで調査したＩＧＢＴのセルサイズと耐圧の関係を示す図である。図１４は、デバイスシミュレーションで調査した比較例に係るＩＧＢＴの耐圧保持時の電界分布を示す図である。図１５は、デバイスシミュレーションで調査した実施の形態１に係るＩＧＢＴの耐圧保持時の電界分布を示す図である。
【００２２】
比較例では、セルサイズが大きくなると、キャリア蓄積効果が高まり、オン電圧は低下し、特性は良好になるが、逆に耐圧は低下してしまう。この原因を図１４を用いて説明する。図１４において点線で囲っているように、トレンチゲート９から離れたｐ型ベース層４とｎ＋型層５のジャンクションで電界が高くなっている。そのため、セルサイズが大きくなると、トレンチ間の電界が高くなり、耐圧が低下していく。
【００２３】
一方、本実施の形態ではセル領域よりも広いダミー領域にトレンチよりも深いｐ型ウェル領域１１を形成する。図１５に示すようにｐ型ウェル領域１１が有ることで、図１４の比較例に比べてトレンチ間の電界の集中が緩和されている。このため、セルサイズが大きくなっても図１２，１３に示すように低いオン電圧を確保しながら、耐圧を向上させることができる。
【００２４】
また、層間絶縁膜１５によりｐ型ウェル領域１１とエミッタ電極１４を絶縁分離して、ホールの抜け道を塞いでいる。これにより、オン状態でキャリアがｎ型半導体基板３内部に蓄積しやすくなり、オン電圧を低減させることができる。
【００２５】
また、ｐ型ウェル領域１１がトレンチ８，９，１０の端部を囲むことで端部のトレンチ底での電界が緩和されるため、耐圧を向上させることができる。
【００２６】
また、トレンチ８，９，１０を形成する前に、ｐ型ウェル領域１１、ｐ型ベース層４、ｎ＋型層５を順に形成する。このように深い不純物拡散層であるｐ型ウェル領域１１を先に形成することで特性を安定化させることができる。
【００２７】
また、トランジスタ領域１を囲むように配置された終端領域２のｐ型ウェル領域１１と、トレンチ９とトレンチ１０の間のｐ型ウェル領域１１とを同一のプロセスで形成する。これにより、工程削減により製造コストを低減することができる。
【００２８】
また、イオンの飛程を大きくして１ＭｅＶ以上の高エネルギーで不純物を注入してｐ型ウェル領域１１を形成することにより熱処理時間を低減することができるため、ｐ型ウェル領域１１の横拡散を低減することができる。
【００２９】
実施の形態２．
図１６は、本発明の実施の形態２に係る半導体装置の製造方法を示す断面図である。本実施の形態ではｎ型半導体基板３の表面にエッチングにより凹部１９を形成する。この凹部１９の形成部分に不純物を注入することでｐ型ウェル領域１１を形成する。
【００３０】
ｎ型半導体基板３の表面に凹部１９を形成することでｐ型ウェル領域１１を深く形成することができ、耐圧を向上させることができる。
【００３１】
また、凹部１９が形成されている分、表面から所望の深さを得るための熱処理時間を低減することができるため、ｐ型ウェル領域１１の横拡散を低減することができる。従って、ｐ型ウェル領域１１やトレンチの写真製版などで製造ばらつきがあっても、狭いＭＯＳトランジスタ領域へ不純物が拡散し難いため、トランジスタの電気特性のばらつきを抑えることができる。
【００３２】
実施の形態３．
図１７は、本発明の実施の形態３に係る半導体装置を示す断面図である。ｎ＋型エミッタ層６はトレンチ８の両サイドに形成され、トレンチ８の両サイドでエミッタ電極１４はｐ型ベース層４とｎ＋型エミッタ層６に電気的に接続されている。これにより、実施の形態１よりもゲート−コレクタ間の容量で決まる帰還容量を低減できるため、スイッチング速度が上がり、スイッチング損失を低減することができる。
【００３３】
また、トレンチ９，１０内に絶縁膜２０を介してダーミートレンチゲート電極２１が形成され、エミッタ電極１４と電気的に接続されている。セル領域と耐圧を保持するダミー領域をダーミートレンチゲート電極２１で分離することにより、トランジスタの動作を安定化させることができる。
【００３４】
実施の形態４．
図１８は、本発明の実施の形態４に係る半導体装置を示す断面図である。層間絶縁膜１５に開口が設けられ、ｐ型ウェル領域１１がエミッタ電極１４に電気的に接続されている。
【００３５】
ここで、ラッチアップはＩＧＢＴがスイッチングする時などの過渡的な状況で、表面のｎ＋型エミッタ層６、ｐ型ベース層４、ｎ型半導体基板３で形成されるｎｐｎトランジスタが動作することで発生する。その動作を防止するためには、ｎ＋型エミッタ層６直下のｐ型ベース層４に流れる裏面からのホール電流を低減することが効果的である。
【００３６】
そこで、本実施の形態にようにｐ型ウェル領域１１をエミッタ電極１４に接続させることで、ホール電流がＭＯＳトランジスタ側ではなく、ｐ型ウェル領域１１側に流れるようになる。これにより、オン電圧は増加してしまうが、ラッチアップ耐量は向上する。
【００３７】
また、ｐ型ウェル領域１１の不純物濃度をｐ型ベース層４の不純物濃度よりも高くすることが好ましい。これにより、ホール電流が低抵抗のｐ型ウェル領域１１に流れ易くなるため、更にラッチアップ耐量を向上させることができる。
【００３８】
なお、半導体基板は、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成された半導体装置は、耐電圧性や許容電流密度が高いため、小型化できる。この小型化された半導体装置を用いることで、この装置を組み込んだ半導体モジュールも小型化できる。また、半導体装置の耐熱性が高いため、ヒートシンクの放熱フィンを小型化でき、水冷部を空冷化できるので、半導体モジュールを更に小型化できる。また、装置の電力損失が低く高効率であるため、半導体モジュールを高効率化できる。
【符号の説明】
【００３９】
１  トランジスタ領域、２  終端領域、３  ｎ型半導体基板、４  ｐ型ベース層、５  ｎ＋型層、６  ｎ＋型エミッタ層、８，９，１０  トレンチ、１１  ｐ型ウェル領域、１２，２０  絶縁膜、１３  トレンチゲート電極、１４  エミッタ電極、１５  層間絶縁膜、１７  ｐ＋型コレクタ層、１８  コレクタ電極、１９  凹部、２１  ダーミートレンチゲート電極
【図１】
2016113865.tif 000003
【図２】
2016113865.tif 000004
【図３】
2016113865.tif 000005
【図４】
2016113865.tif 000006
【図５】
2016113865.tif 000007
【図６】
2016113865.tif 000008
【図７】
2016113865.tif 000009
【図８】
2016113865.tif 000010
【図９】
2016113865.tif 000011
【図１０】
2016113865.tif 000012
【図１１】
2016113865.tif 000013
【図１２】
2016113865.tif 000014
【図１３】
2016113865.tif 000015
【図１４】
2016113865.tif 000016
【図１５】
2016113865.tif 000017
【図１６】
2016113865.tif 000018
【図１７】
2016113865.tif 000019
【図１８】
2016113865.tif 000020
【国際調査報告】
2016113865.tif 000021
2016113865.tif 000022
2016113865.tif 000023
2016113865.tif 000024
2016113865.tif 000025
2016113865.tif 000026