(57)【要約】【課題】１回のマスク工程でチャネル領域を形成可能、かつ、短チャネル効果を起こさない程度に十分に長いチャネル長を、実用的なプロセスで、かつ、精度良く画定可能な、炭化珪素半導体装置を提供する。【解決手段】ｎ−型エピタキシャル層１１２と、ｎ−型エピタキシャル層１１２の表面に形成されたｎ型半導体領域１１４と、ｎ型半導体領域１１４よりも深い位置に形成されたｐ型ボディ領域１１６と、エピタキシャル層１１２の表面側からｐ型ボディ領域１１６に達するように形成されたｐ−型チャネル領域１１８と、ｎ−型エピタキシャル層１１２の表面側からｐ型ボディ領域１１６に向けて形成されたｎ＋＋型ソース領域１２０と、ｎ−型エピタキシャル層１１２の表面側からｐ型ボディ領域１１６に達するように形成されたｐ＋＋型ボディコンタクト領域１２２とを備える炭化珪素半導体装置１００。
2016084158.tif 000002
【特許請求の範囲】
【請求項１】
第一導電型エピタキシャル層と、
前記第一導電型エピタキシャル層の表面に形成され、前記第一導電型エピタキシャル層よりも不純物濃度が高い第一導電型の第一半導体領域と、
前記第一導電型の第一半導体領域よりも深い位置に形成された第二導電型ボディ領域と、
前記第一導電型エピタキシャル層の表面側から前記第一導電型の第一半導体領域を貫通して前記第二導電型ボディ領域に達するように形成された第二導電型チャネル領域と、
前記第一導電型エピタキシャル層の表面側から前記第二導電型ボディ領域に向けて形成され、前記第一導電型の第一半導体領域よりも不純物濃度が高い第一導電型の第二半導体領域と、
前記第一導電型エピタキシャル層の表面側から前記第二導電型ボディ領域に達するように形成され、前記第二導電型ボディ領域よりも不純物濃度が高い第二導電型ボディコンタクト領域と、
少なくとも前記第二導電型チャネル領域上にゲート絶縁膜を介して形成されたゲート電極とを備えることを特徴とする炭化珪素半導体装置。
【請求項２】
前記第二導電型チャネル領域及び前記第一導電型の第二半導体領域は、前記第二導電型チャネル領域と前記第一導電型の第二半導体領域との間に前記第一導電型の第一半導体領域が残存するような平面位置に形成されていることを特徴とする請求項１に記載の炭化珪素半導体装置。
【請求項３】
前記ゲート電極の端部は、平面的に見て、前記第二導電型チャネル領域と前記第一導電型の第二半導体領域との間に残存する前記第一導電型の第一半導体領域上に位置することを特徴とする請求項２に記載の炭化珪素半導体装置。
【請求項４】
前記ゲート電極の端部は、平面的に見て、前記第一導電型の第二半導体領域上に位置することを特徴とする請求項２に記載の炭化珪素半導体装置。
【請求項５】
前記第一導電型の第二半導体領域と前記第二導電型チャネル領域との間に残存する前記第一導電型の第一半導体領域と、前記第一導電型の第二半導体領域との間に、不純物濃度が前記第一導電型の第一半導体領域より高く前記第一導電型の第二半導体領域より低い第一導電型の第三半導体領域が形成されており、
前記ゲート電極の端部は、平面的に見て、前記第一導電型の第三半導体領域上に位置することを特徴とする請求項２に記載の炭化珪素半導体装置。
【請求項６】
第一導電型エピタキシャル層と、
前記第一導電型エピタキシャル層の表面側における所定の深さ位置に形成された第二導電型ボディ領域と、
前記第一導電型エピタキシャル層の表面側から前記第二導電型ボディ領域に達するように形成された第二導電型チャネル領域と、
前記第一導電型エピタキシャル層の表面側から前記第二導電型ボディ領域に向けて形成され、前記第一導電型エピタキシャル層よりも不純物濃度が高い第一導電型の第二半導体領域と、
前記第一導電型エピタキシャル層の表面側から前記第二導電型ボディ領域に達するように形成され、前記第二導電型ボディ領域よりも不純物濃度が高い第二導電型ボディコンタクト領域と、
少なくとも前記第二導電型チャネル領域上にゲート絶縁膜を介して形成されたゲート電極とを備えることを特徴とする炭化珪素半導体装置。
【請求項７】
前記第二導電型チャネル領域及び前記第一導電型の第二半導体領域は、前記第二導電型チャネル領域と前記第一導電型の第二半導体領域との間に前記第一導電型エピタキシャル層が残存するような平面位置に形成されていることを特徴とする請求項６に記載の炭化珪素半導体装置。
【請求項８】
前記ゲート電極の端部は、平面的に見て、前記第二導電型チャネル領域と前記第一導電型の第二半導体領域との間に残存する前記第一導電型エピタキシャル層上に位置することを特徴とする請求項７に記載の炭化珪素半導体装置。
【請求項９】
前記ゲート電極の端部は、平面的に見て、前記第一導電型の第二半導体領域上に位置することを特徴とする請求項７に記載の炭化珪素半導体装置。
【請求項１０】
前記第一導電型の第二半導体領域と前記第二導電型チャネル領域との間に残存する前記第一導電型エピタキシャル層と、前記第一導電型の第二半導体領域との間に、不純物濃度が前記第一導電型エピタキシャル層より高く前記第一導電型の第二半導体領域より低い第一導電型の第三半導体領域が形成されており、
前記ゲート電極の端部は、平面的に見て、前記第一導電型の第三半導体領域上に位置することを特徴とする請求項７に記載の炭化珪素半導体装置。
【請求項１１】
請求項１に記載の炭化珪素半導体装置を製造するための炭化珪素半導体装置の製造方法であって、
前記第一導電型エピタキシャル層を備える炭化珪素半導体基板を準備する炭化珪素半導体基板準備工程と、
第二導電型不純物の最大濃度を示す深さ位置が、前記第二導電型チャネル領域の底面となる深さ位置よりも深くなるように、前記第一導電型エピタキシャル層の表面に前記第二導電型ボディ領域を形成する第二導電型ボディ領域形成工程と、
前記第二導電型ボディ領域の表面に前記第一導電型の第一半導体領域を形成する第一導電型の第一半導体領域形成工程と、
前記第一導電型の第一半導体領域内に、前記第二導電型チャネル領域、前記第一導電型の第二半導体領域及び第二導電型ボディコンタクト領域を形成する第二導電型チャネル領域等形成工程と、
前記少なくとも前記第二導電型チャネル領域上にゲート絶縁膜を介して前記ゲート電極を形成するゲート電極形成工程とを含むことを特徴とする炭化珪素半導体装置の製造方法。
【請求項１２】
請求項６に記載の炭化珪素半導体装置を製造するための炭化珪素半導体装置の製造方法であって、
前記第一導電型エピタキシャル層を備える炭化珪素半導体基板を準備する炭化珪素半導体基板準備工程と、
前記第一導電型エピタキシャル層の表面における、所定の深さ領域に前記第二導電型ボディ領域を形成する第二導電型ボディ領域形成工程と、
前記第一導電型エピタキシャル層の表面に、前記第二導電型チャネル領域、前記第一導電型の第二半導体領域及び第二導電型ボディコンタクト領域を形成する第二導電型チャネル領域等形成工程と、
前記少なくとも前記第二導電型チャネル領域上にゲート絶縁膜を介して前記ゲート電極を形成するゲート電極形成工程とを含むことを特徴とする炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
図１７は、従来の炭化珪素半導体装置９００の要部断面図である。
従来の炭化珪素半導体装置９００は、図１７に示すように、ｎ＋型低抵抗炭化珪素基板９１０と、ｎ＋型低抵抗炭化珪素基板９１０上に形成されたｎ−型エピタキシャル層９１２と、当該ｎ−型エピタキシャル層９１２の表面に形成されたｐ型ボディ領域９１６と、ｐ型ボディ領域９１６の表面に形成された、チャネル領域９１８、ｎ＋＋型ソース領域９２０及びｐ＋＋型ボディコンタクト領域９２２と、少なくともチャネル領域９１８上にゲート絶縁膜９２４を介して形成されたゲート電極９２６とを備える。なお、図１７中、符号９２８は層間絶縁膜を示し、符号９３０はソース電極を示し、符号９３２はドレイン電極を示す。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第４５０２４０７号公報
【特許文献２】特許第４１７３６２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
シリコンを用いたパワーＭＯＳＦＥＴにおいては、二重拡散法を利用して自己整合的にチャネル領域を形成する方法が広く用いられている。炭化珪素を用いたパワーＭＯＳＦＥＴにおいても同様の方法（第一の方法）が開示されている（例えば、上記した特許文献１参照。）。しかしながら、当該第一の方法は、炭化珪素中における不純物の拡散係数が極めて小さいことから、短チャネル効果を起こさない程度に十分に長いチャネル長を有するチャネル領域を形成するために高温長時間の拡散時間を要するため、実用的ではない。【０００５】
一方、サイドウォールを利用して自己整合的にチャネル領域を形成する方法（第二の方法）も提案されている（例えば、上記した特許文献２参照。）。しかしながら、当該第二の方法では、短チャネル効果を起こさない程度に十分に長いチャネル長を有するチャネル領域を形成するためには、サイドウォールを構成する膜（例えばＳｉＯ２膜）を厚く形成する必要があることから、サイドウォールの上面が顕著にラウンド化し、これによりチャネル長を精度良く形成するのが極めて困難であるという問題がある。【０００６】
そこで、ｐ型ボディ領域を形成した後に当該ｐ型ボディ領域にｎ＋＋ソース領域を合わせてチャネル領域を形成する方法（第３の方法）が考えられる。しかしながら、当該第３の方法では、２回のマスク工程によりチャネル領域が形成されることから、マスク合わせ誤差によりチャネル長を精度良く画定するのが困難であるという問題がある。【０００７】
その結果、当該第３の方法においては、マスク合わせ誤差を考慮してチャネル長を長めに設定する必要が生じるため、チャネル抵抗ひいてはデバイスとしてのオン抵抗が大きくなり、また、ゲート容量も大きくなる。【０００８】
そこで、本発明は、上記した問題を解決するためになされたもので、１回のマスク工程でチャネル領域を形成可能、かつ、短チャネル効果を起こさない程度に十分に長いチャネル長を、実用的なプロセスで、かつ、精度良く画定可能な、炭化珪素半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
［１］本発明の第一の態様に係る炭化珪素半導体装置は、第一導電型エピタキシャル層と、前記第一導電型エピタキシャル層の表面に形成され、前記第一導電型エピタキシャル層よりも不純物濃度が高い第一導電型の第一半導体領域と、前記第一導電型の第一半導体領域よりも深い位置に形成された第二導電型ボディ領域と、前記第一導電型エピタキシャル層の表面側から前記第一導電型の第一半導体領域を貫通して前記第二導電型ボディ領域に達するように形成された第二導電型チャネル領域と、前記第一導電型エピタキシャル層の表面側から前記第二導電型ボディ領域に向けて形成され、前記第一導電型の第一半導体領域よりも不純物濃度が高い第一導電型の第二半導体領域と、前記第一導電型エピタキシャル層の表面側から前記第二導電型ボディ領域に達するように形成され、前記第二導電型ボディ領域よりも不純物濃度が高い第二導電型ボディコンタクト領域と、少なくとも前記第二導電型チャネル領域上にゲート絶縁膜を介して形成されたゲート電極とを備えることを特徴とする。【００１０】
［２］本発明の炭化珪素半導体装置においては、前記第二導電型チャネル領域及び前記第一導電型の第二半導体領域は、前記第二導電型チャネル領域と前記第一導電型の第二半導体領域との間に前記第一導電型の第一半導体領域が残存するような平面位置に形成されていることが好ましい。【００１１】
［３］本発明の炭化珪素半導体装置においては、前記ゲート電極の端部は、平面的に見て、前記第二導電型チャネル領域と前記第一導電型の第二半導体領域との間に残存する前記第一導電型の第一半導体領域上に位置することが好ましい。【００１２】
［４］本発明の炭化珪素半導体装置においては、前記ゲート電極の端部は、平面的に見て、前記第一導電型の第二半導体領域上に位置することが好ましい。【００１３】
［５］本発明の炭化珪素半導体装置においては、前記第一導電型の第二半導体領域と前記第二導電型チャネル領域との間に残存する前記第一導電型の第一半導体領域と、前記第一導電型の第二半導体領域との間に、不純物濃度が前記第一導電型の第一半導体領域より高く前記第一導電型の第二半導体領域より低い第一導電型の第三半導体領域が形成されており、前記ゲート電極の端部は、平面的に見て、前記第一導電型の第三半導体領域上に位置することが好ましい。【００１４】
［６］本発明の第二の態様に係る炭化珪素半導体装置は、第一導電型エピタキシャル層と、前記第一導電型エピタキシャル層の表面側における所定の深さ位置に形成された第二導電型ボディ領域と、前記第一導電型エピタキシャル層の表面側から前記第二導電型ボディ領域に達するように形成された第二導電型チャネル領域と、前記第一導電型エピタキシャル層の表面側から前記第二導電型ボディ領域に向けて形成され、前記第一導電型エピタキシャル層よりも不純物濃度が高い第一導電型の第二半導体領域と、前記第一導電型エピタキシャル層の表面側から前記第二導電型ボディ領域に達するように形成され、前記第二導電型ボディ領域よりも不純物濃度が高い第二導電型ボディコンタクト領域と、少なくとも前記第二導電型チャネル領域上にゲート絶縁膜を介して形成されたゲート電極とを備えることを特徴とする。【００１５】
［７］本発明の炭化珪素半導体装置においては、前記第二導電型チャネル領域及び前記第一導電型の第二半導体領域は、前記第二導電型チャネル領域と前記第一導電型の第二半導体領域との間に前記第一導電型エピタキシャル層が残存するような平面位置に形成されていることが好ましい。【００１６】
［８］本発明の炭化珪素半導体装置においては、前記ゲート電極の端部は、平面的に見て、前記第二導電型チャネル領域と前記第一導電型の第二半導体領域との間に残存する前記第一導電型エピタキシャル層上に位置することが好ましい。【００１７】
［９］本発明の炭化珪素半導体装置においては、前記ゲート電極の端部は、平面的に見て、前記第一導電型の第二半導体領域上に位置することが好ましい。【００１８】
［１０］本発明の炭化珪素半導体装置においては、前記第一導電型の第二半導体領域と前記第二導電型チャネル領域との間に残存する前記第一導電型エピタキシャル層と、前記第一導電型の第二半導体領域との間に、不純物濃度が前記第一導電型エピタキシャル層より高く前記第一導電型の第二半導体領域より低い第一導電型の第三半導体領域が形成されており、前記ゲート電極の端部は、平面的に見て、前記第一導電型の第三半導体領域上に位置することが好ましい。【００１９】
［１１］本発明の第一の態様に係る炭化珪素半導体装置の製造方法は、上記した本発明の第一の態様に係る炭化珪素半導体装置を製造するための炭化珪素半導体装置の製造方法であって、前記第一導電型エピタキシャル層を備える炭化珪素半導体基板を準備する炭化珪素半導体基板準備工程と、第二導電型不純物の最大濃度を示す深さ位置が、前記第二導電型チャネル領域の底面となる深さ位置よりも深くなるように、前記第一導電型エピタキシャル層の表面に前記第二導電型ボディ領域を形成する第二導電型ボディ領域形成工程と、前記第二導電型ボディ領域の表面に前記第一導電型の第一半導体領域を形成する第一導電型の第一半導体領域形成工程と、前記第一導電型の第一半導体領域内に、前記第二導電型チャネル領域、前記第一導電型の第二半導体領域及び第二導電型ボディコンタクト領域を形成する第二導電型チャネル領域等形成工程と、前記少なくとも前記第二導電型チャネル領域上にゲート絶縁膜を介して前記ゲート電極を形成するゲート電極形成工程とを含むことを特徴とする。【００２０】
なお、本発明の第一の態様に係る炭化珪素半導体装置の製造方法において、前記第二導電型チャネル領域等形成工程においては、前記第二導電型チャネル領域と前記第一導電型の第二半導体領域との間に前記第一導電型の第一半導体領域が残存するような平面位置に、前記第二導電型チャネル領域及び前記第一導電体層の第二半導体領域を形成することが好ましい。【００２１】
また、本発明の第一の態様に係る炭化珪素半導体装置の製造方法において、前記ゲート電極形成工程においては、前記ゲート電極の端部が、平面的に見て、前記第二導電型チャネル領域と前記第一導電型の第二半導体領域との間に残存する前記第一導電型の第一半導体領域上に位置するように前記ゲート電極を形成することが好ましい。【００２２】
また、本発明の第一の態様に係る炭化珪素半導体装置の製造方法において、前記ゲート電極形成工程においては、前記ゲート電極の端部が、平面的に見て、前記第一導電型の第二半導体領域上に位置するように前記ゲート電極を形成することが好ましい。【００２３】
また、本発明の第一の態様に係る炭化珪素半導体装置の製造方法において、前記第二導電型チャネル領域等形成工程においては、前記第一導電型の第二半導体領域と前記第二導電型チャネル領域との間に残存する前記第一導電型の第一半導体領域と、前記第一導電型の第二半導体領域との間に、不純物濃度が前記第一導電型の第一半導体領域より高く前記第一導電型の第二半導体領域より低い第一導電型の第三半導体領域を形成するとともに、前記ゲート電極形成工程においては、前記ゲート電極の端部が、平面的に見て、前記第一導電型の第三半導体領域上に位置するように前記ゲート電極を形成することが好ましい。【００２４】
［１２］本発明の第二の態様に係る炭化珪素半導体装置の製造方法は、上記した本発明の第二の態様に係る炭化珪素半導体装置を製造するための炭化珪素半導体装置の製造方法であって、前記第一導電型エピタキシャル層を備える炭化珪素半導体基板を準備する炭化珪素半導体基板準備工程と、前記第一導電型エピタキシャル層の表面における、所定の深さ領域に前記第二導電型ボディ領域を形成する第二導電型ボディ領域形成工程と、前記第一導電型エピタキシャル層の表面に、前記第二導電型チャネル領域、前記第一導電型の第二半導体領域及び第二導電型ボディコンタクト領域を形成する第二導電型チャネル領域等形成工程と、前記少なくとも前記第二導電型チャネル領域上にゲート絶縁膜を介して前記ゲート電極を形成するゲート電極形成工程とを含むことを特徴とする。【００２５】
なお、本発明の第二の態様に係る炭化珪素半導体装置の製造方法において、前記二導電型チャネル領域等形成工程においては、前記第二導電型チャネル領域と前記第一導電型の第二半導体領域との間に前記第一導電型エピタキシャル層が残存するような平面位置に、前記第二導電型チャネル領域及び前記第一導電体層の第二半導体領域を形成することが好ましい。【００２６】
また、本発明の第二の態様に係る炭化珪素半導体装置の製造方法において、前記ゲート電極形成工程においては、前記ゲート電極の端部が、平面的に見て、前記第二導電型チャネル領域と前記第一導電型の第二半導体領域との間に残存する前記第一導電型エピタキシャル層上に位置するように前記ゲート電極を形成することが好ましい。【００２７】
また、本発明の第二の態様に係る炭化珪素半導体装置の製造方法において、前記ゲート電極形成工程においては、前記ゲート電極の端部が、平面的に見て、前記第一導電型の第二半導体領域上に位置するように前記ゲート電極を形成することが好ましい。【００２８】
また、本発明の第二の態様に係る炭化珪素半導体装置の製造方法において、前記第二導電型チャネル領域等形成工程においては、前記第一導電型の第二半導体領域と前記第二導電型チャネル領域との間に残存する前記第一導電型エピタキシャル層と、前記第一導電型の第二半導体領域との間に、不純物濃度が前記第一導電型エピタキシャル層より高く前記第一導電型の第二半導体領域より低い第一導電型の第三半導体領域を形成するとともに、前記ゲート電極形成工程においては、前記ゲート電極の端部が、平面的に見て、前記第一導電型の第三半導体領域上に位置するように前記ゲート電極を形成することが好ましい。
【発明の効果】
【００２９】
本発明の炭化珪素半導体装置及びその製造方法によれば、上記第３の方法と異なり、チャネル領域を１回のマスク工程で形成することが可能となることから、マスク合わせ誤差によりチャネル長を精度良く画定するのが困難であるという問題がなくなる。また、本発明の炭化珪素半導体装置及びその製造方法によれば、上記した第一の方法や第二の方法のように二重拡散法やサイドウォールを利用することなく所定のチャネル長を画定できることから、短チャネル効果を起こさない程度に十分に長いチャネル長を、実用的なプロセスで、かつ、精度良く画定することが可能となる。
【図面の簡単な説明】
【００３０】
【図１】実施形態１に係る炭化珪素半導体装置１００の要部断面図である。
【図２】実施形態１に係る炭化珪素半導体装置１００の製造工程を説明するために示す図である。
【図３】実施形態１に係る炭化珪素半導体装置１００の製造工程を説明するために示す図である。
【図４】実施形態１に係る炭化珪素半導体装置１００の製造工程を説明するために示す図である。
【図５】実施形態１に係る炭化珪素半導体装置１００の製造工程を説明するために示す図である。
【図６】実施形態１に係る炭化珪素半導体装置１００の製造工程を示す要部断面図である。
【図７】実施形態１に係る炭化珪素半導体装置１００の製造工程を示す要部断面図である。
【図８】実施形態１に係る炭化珪素半導体装置１００の製造工程を示す要部断面図である。
【図９】実施形態１に係る炭化珪素半導体装置１００の製造工程を示す要部断面図である。
【図１０】実施形態２に係る炭化珪素半導体装置１０２の要部断面図である。
【図１１】実施形態３に係る炭化珪素半導体装置１０４の要部断面図である。
【図１２】実施形態４に係る炭化珪素半導体装置の製造工程を示す要部断面図である。
【図１３】実施形態５に係る炭化珪素半導体装置１０８の要部断面図である。
【図１４】実施形態５に係る炭化珪素半導体装置１０８の製造工程を説明するために示す図である。
【図１５】実施形態５に係る炭化珪素半導体装置１０８の製造工程を説明するために示す図である。
【図１６】実施形態６に係る炭化珪素半導体装置２００の要部断面図である。
【図１７】従来の炭化珪素半導体装置９００の要部断面図である。
【発明を実施するための形態】
【００３１】
以下、本発明の炭化珪素半導体装置及びその製造方法について、図に示す実施形態に基づいて説明する。
【００３２】
［実施形態１］
１．実施形態１に係る炭化珪素半導体装置
実施形態１に係る炭化珪素半導体装置１００は、本発明の第一の態様に係る炭化珪素半導体装置である。実施形態１に係る炭化珪素半導体装置１００は、パワーＭＯＳＦＥＴである。図１は、実施形態１に係る炭化珪素半導体装置１００の要部断面図である。
【００３３】
なお、以下の実施形態では、ｎ型においてはｎ−，ｎ，ｎ＋，ｎ＋＋の順に、ｐ型においてはｐ−，ｐ，ｐ＋＋の順に、それぞれ当該導電型の不純物濃度が高くなっていることを示す。これらは、不純物濃度の相対的な大小の概略を示すものであり、例えばｎ＋型の領域は、ｎ−型の領域及びｎ型の領域よりも高く、かつ、ｎ＋＋型の領域よりも低い不純物濃度を有するが、必ずしも特定の同じ不純物濃度を有するとは限らない。
【００３４】
実施形態１に係る炭化珪素半導体装置１００は、図１に示すように、ｎ＋型低抵抗炭化珪素基板１１０と、ｎ＋型低抵抗炭化珪素基板１１０の第一主面側の表面に形成されたｎ−型エピタキシャル層１１２と、ｎ−型エピタキシャル層１１２の表面に形成されたｎ型半導体領域１１４と、ｎ型半導体領域１１４よりも深い位置に形成されたｐ型ボディ領域１１６と、ｎ−型エピタキシャル層１１２の表面側からｎ型半導体領域１１４を貫通してｐ型ボディ領域１１６に達するように形成されたｐ−型チャネル領域１１８と、ｎ−型エピタキシャル層の表面側からｐ型ボディ領域に向けて形成されたｎ＋＋型ソース領域１２０と、ｎ−型エピタキシャル層の表面側からｐ型ボディ領域１１６に達するように形成されたｐ＋＋型ボディコンタクト領域１２２と、少なくともｐ−型チャネル領域１１８上にゲート絶縁膜１２４を介して形成されたゲート電極１２６とを備える。
【００３５】
ここで、ｎ−型エピタキシャル層１１２が本発明の第一導電型エピタキシャル層に相当し、ｎ型半導体領域１１４が本発明の第一導電型の第一半導体領域に相当し、ｐ型ボディ領域１１６が本発明の第二導電型ボディ領域に相当し、ｐ−型チャネル領域１１８が本発明の第二導電型チャネル領域に相当し、ｎ＋＋型ソース領域が本発明の第一導電型の第二半導体領域に相当し、ｐ＋＋型ボディコンタクト領域１２２が第二導電型ボディコンタクト領域に相当する。
【００３６】
なお、図１ではｎ型半導体領域１１４、ｐ−型チャネル領域１１８、ｎ＋＋型ソース領域１２０、ｐ＋＋型ボディコンタクト領域１２２がすべて同じ深さに描かれているが、必ずしもこの通りである必要はなく、それぞれ異なった深さであってもよい。
【００３７】
実施形態１に係る炭化珪素半導体装置１００においては、ｐ−型チャネル領域１１８及びｎ＋＋型ソース領域１２０は、ｐ−型チャネル領域１１８とｎ＋＋型ソース領域１２０との間にｎ型半導体領域１１４が残存するような平面位置に形成されている。そして、ゲート電極１２６の端部は、平面的に見て、ｐ−型チャネル領域１１８とｎ＋＋型ソース領域１２０との間に残存するｎ型半導体領域１１４上に位置する。
【００３８】
なお、図１中、符号１２８は層間絶縁膜を示し、符号１３０はソース電極を示し、符号１３２はドレイン電極を示す。また、本明細書において、ｎ＋型低抵抗炭化珪素基板１１０とｎ−型エピタキシャル層１１２とのうちｎ−型エピタキシャル層１１２が形成されている側の主面を第一主面といい、当該第一主面とは反対側の主面を第二主面という。
【００３９】
ｎ＋型低抵抗炭化珪素基板１１０は、例えば、不純物として窒素が１〜１０×１０１８ｃｍ−３程度ドープされたｎ＋型の半導体である低抵抗炭化珪素基板である。炭化珪素（ＳｉＣ）は、周知の通り、Ｃ原子およびＳｉ原子の配列によって、２Ｈ，３Ｃ，４Ｈ，６Ｈ，８Ｈ，１０Ｈ，１５Ｒ等の結晶構造の異なる種類が存在するが、いずれの結晶構造の炭化珪素であってもｎ＋型低抵抗炭化珪素基板１１０として用いることができる。
【００４０】
ｎ−型エピタキシャル層１１２の厚さは、例えば５〜１５μｍ程度である。ｎ−型エピタキシャル層１１２の不純物濃度は、例えば０．５〜１．５×１０１６ｃｍ−３程度である。
【００４１】
ｎ型半導体領域１１４の深さは、例えば０．４〜０．８μｍ程度である。ｎ型半導体領域１１４の不純物濃度は、例えば２〜３×１０１６ｃｍ−３程度である。ｎ型半導体領域１１４は、ｎ−型エピタキシャル層１１２の第一主面側の表面からｎ型不純物イオン（例えばＮイオン）を注入することにより形成する。
【００４２】
ｐ型ボディ領域１１６の最浅部の深さは、例えば０．０５〜０．５μｍ程度であり、ｐ型ボディ領域１１６の最深部の深さは、例えば１．０〜２．０μｍ程度である。ｐ型ボディ領域１１６においては最も不純物濃度の高い深さ位置は、例えば０．６〜０．９μｍの深さ位置であり、その部分の不純物濃度は、例えば２×１０１７〜１×１０１９ｃｍ−３程度である。ｐ型ボディ領域１１６は、ｎ−型エピタキシャル層１１２の第一主面側の表面からｐ型不純物イオン（例えばＡｌイオン）を注入することにより形成する。
【００４３】
ｐ−型チャネル領域１１８の深さは、例えば０．２〜０．５μｍ程度（ｐ型ボディ領域１１６に到達しない深さを除く。）である。ｐ−型チャネル領域１１８の不純物濃度は、例えば０．５〜５×１０１７ｃｍ−３程度である。ｐ−型チャネル領域１１８は、ｎ−型エピタキシャル層１１２の第一主面側の表面からｐ型不純物イオン（例えばＡｌイオン）を注入することにより形成する。
【００４４】
ｎ＋＋型ソース領域１２０の深さは、例えば０．２〜０．６μｍ程度である。ｎ＋＋型ソース領域１２０の不純物濃度は、例えば１〜５０×１０１９ｃｍ−３程度である。ｎ＋＋型ソース領域１２０は、ｎ−型エピタキシャル層１１２の第一主面側の表面からｎ型不純物イオン（例えばリンイオン）を注入することにより形成する。
【００４５】
ｐ＋＋型ボディコンタクト領域１２２の深さは、例えば０．２〜０．６μｍ程度（ｐ型ボディ領域１１６に到達しない深さを除く。）である。ｐ＋＋型ボディコンタクト領域１２２の不純物濃度は、例えば１〜５０×１０１９ｃｍ−３程度である。ｐ＋＋型ボディコンタクト領域１２２は、ｎ−型エピタキシャル層１１２の第一主面側の表面からｐ型不純物イオン（例えばＡｌイオン）を注入することにより形成する。
【００４６】
実施形態１に係る炭化珪素半導体装置１００においては、ｐ−型チャネル領域１１８の紙面の横方向に沿った長さ（チャネル長）は、例えば０．５〜１．０μｍ程度である。また、ｐ−型チャネル領域１１８とｎ＋＋型ソース領域１２０の間隔は、例えば０．１〜０．３μｍ程度である。
【００４７】
２．実施形態１に係る炭化珪素半導体装置の製造方法
実施形態１に係る炭化珪素半導体装置１００は、以下に示す製造方法（実施形態１に係る炭化珪素半導体装置の製造方法）により製造することができる。図２〜５は、実施形態１に係る炭化珪素半導体装置１００の製造工程を説明するために示す図である。図６〜９は、実施形態１に係る炭化珪素半導体装置１００の製造工程を示す要部断面図である。図２〜５のうち、図２（ａ）、図３（ａ）、図４（ａ）、図５（ａ）はそれぞれ、実施形態１に係る炭化珪素半導体装置１００の製造工程を示す要部断面図であり、図２（ｂ）、図３（ｂ）、図４（ｂ）及び図５（ｂ）はそれぞれ、図２（ａ）、図３（ａ）、図４（ａ）及び図５（ａ）のＡ−Ａ’に沿った不純物濃度プロファイルを示す図である。
【００４８】
以下、実施形態１に係る炭化珪素半導体装置の製造方法を工程に沿って説明する。なお、各図（ｂ）中、横軸方向は第一主面を基準とした深さを示しており、符号ｄ０は第一主面における深さを示し、符号ｄ１はｎ型半導体領域１１４の底部の深さを示し、符号ｄ２はｐ型ボディ領域１１６の底部の深さを示し、符号ｄ３はｎ−型エピタキシャル層１１２とｎ＋型低抵抗炭化珪素基板１１０との境界面の深さを示し、符号ｄ４は第二主面における深さを示す。
【００４９】
１．炭化珪素半導体基板準備工程
まず、ｎ＋型低抵抗炭化珪素基板１１０と、ｎ＋型低抵抗炭化珪素基板１１０の第一主面側の表面に形成されたｎ−型エピタキシャル層１１２とを備える炭化珪素半導体基板を準備する（図２参照。）。
【００５０】
２．ｐ型ボディ領域形成工程
次に、ｎ−型エピタキシャル層１１２の表面に所定のマスクＭ１を形成した後、当該マスクＭ１を介してＡｌイオンを注入することによりｐ型ボディ領域１１６を形成する（図３（ａ）参照。）。このとき、ｐ型不純物の最大濃度を示す深さ位置が、ｐ−型チャネル領域１１８の底面となる深さ位置よりも深くなるように（具体的には例えば０．６〜０．９μｍの深さ位置に）、ｎ−型エピタキシャル層１１２の表面にｐ型ボディ領域１１６を形成する（図３（ｂ）参照。）。
【００５１】
３．ｎ型半導体領域形成工程
次に、マスクＭ１を除去した後、ｎ型不純物イオンを注入することにより、ｎ−型エピタキシャル層１１２の表面にｎ型半導体領域１１４を形成する（図４（ａ）参照。）。このとき、ｎ型半導体領域１１４においてｎ型不純物の濃度がｐ型不純物の濃度よりも高くなる条件でイオン注入を行う（図４（ｂ）参照。）。ｎ型半導体領域１１４は、炭化珪素半導体装置１００における能動領域の全域に形成する。
【００５２】
４．ｐ−型チャネル領域等形成工程
次に、ｎ型半導体領域１１４内に、ｐ−型チャネル領域１１８を形成するｐ−型チャネル領域形成工程（図５参照。）と、ｐ＋＋型ボディコンタクト領域１２２を形成するｐ＋＋型ボディコンタクト領域形成工程（図６参照。）と、ｎ＋＋型ソース領域１２０を形成するｎ＋＋型半導体領域形成工程（図７参照。）を順次実施する。
【００５３】
（１）ｐ−型チャネル領域形成工程
まず、ｎ−型エピタキシャル層１１２の表面に所定のマスクＭ２を形成した後、当該マスクＭ２を介してｐ型不純物イオン（例えばＡｌイオン）を注入することにより、ｎ型半導体領域１１４内にｐ−型チャネル領域１１８を形成する（図５（ａ）参照。）。このとき、ｐ−型チャネル領域１１８は、ｎ型半導体領域１１４を貫通してｐ型ボディ領域１１６に達するようにｎ型半導体領域１１４内に形成する（図５（ｂ）参照。）。
【００５４】
（２）ｐ＋＋型ボディコンタクト領域形成工程
次に、マスクＭ２を除去した後、ｎ−型エピタキシャル層１１２の表面に所定のマスクＭ３を形成した後、当該マスクＭ３を介してｐ型不純物イオン（例えばＡｌイオン）を注入することにより、ｎ型半導体領域１１４内に、ｐ＋＋型ボディコンタクト領域１２２を形成する（図６参照。）。このとき、ｐ＋＋型ボディコンタクト領域１２２は、ｎ型半導体領域１１４を貫通してｐ型ボディ領域１１６に達するようにｎ型半導体領域１１４内に形成する。
【００５５】
（３）ｎ＋＋型半導体領域形成工程
次に、マスクＭ３を除去した後、ｎ−型エピタキシャル層１１２の表面に所定のマスクＭ４を形成した後、当該マスクＭ４を介してｎ型不純物イオンを注入することにより、ｎ型半導体領域１１４内に、ｎ＋＋型ソース領域１２０を形成する（図７参照。）。このとき、ｎ＋＋型ソース領域１２０は、ｎ型半導体領域１１４を貫通してｐ型ボディ領域１１６に達するようにｎ型半導体領域１１４内に形成する。なお、ｎ＋＋型ソース領域１２０は、ｐ型ボディ領域１１６に達しないように形成してもよい。
【００５６】
５．ゲート電極形成工程
次に、マスクＭ４を除去し、活性化アニールを行った後、少なくともｐ−型チャネル領域１１８上にゲート絶縁膜１２４を介してゲート電極１２６を形成する（図８参照。）。
【００５７】
６．ソース電極及びドレイン電極形成工程
次に、ゲート電極１２６を覆うとともに、ｎ＋＋型ソース領域１２０とｐ＋＋型ボディコンタクト領域１２２のそれぞれについて少なくとも一部が露出するように、層間絶縁膜１２８を形成し（図９参照。）、その後、ｎ−型エピタキシャル層１１２及び層間絶縁膜１２８を覆うとともに、ｎ＋＋型ソース領域１２０とｐ＋＋型ボディコンタクト領域１２２にオーミック接触するソース電極１３０を形成する。さらに、ｎ＋型低抵抗炭化珪素半導体基板１１０の表面（裏面）にオーミック接触するドレイン電極１３２を形成する（図１参照。）。
【００５８】
以上の工程を実施することにより、実施形態１に係る炭化珪素半導体装置１００を製造することができる。
【００５９】
なお、ｐ型ボディ領域形成工程、ｎ型半導体領域形成工程、ｐ−型チャネル領域等形成工程は、必ずしも上記した順序で行う必要はないが、注入されたイオン同士が干渉する可能性がある場合には、上記した順序とするのが、設計が容易である。また、ｐ−型チャネル領域等形成工程に含まれるｐ−型チャネル領域形成工程、ｐ＋＋型ボディコンタクト領域形成工程、ｎ＋＋型半導体領域形成工程についても、必ずしも上記した順序で行う必要はない。
【００６０】
３．実施形態１に係る炭化珪素半導体装置及びその製造方法の効果
実施形態１に係る炭化珪素半導体装置１００及びその製造方法によれば、上記した従来の第３の方法と異なり、チャネル領域を１回のマスク工程で形成することが可能となることから、マスク合わせ誤差によりチャネル長を精度良く画定するのが困難であるという問題がなくなる。また、実施形態１に係る炭化珪素半導体装置１００及びその製造方法によれば、上記した第一の方法や第二の方法のように二重拡散法やサイドウォールを利用することなく所定のチャネル長を画定できることから、短チャネル効果を起こさない程度に十分に長いチャネル長を、実用的なプロセスで、かつ、精度良く画定することが可能となる。
【００６１】
また、実施形態１に係る炭化珪素半導体装置１００及びその製造方法によれば、ｐ−型チャネル領域１１８及びｎ＋＋型ソース領域１２０は、ｐ−型チャネル領域１１８とｎ＋＋型ソース領域１２０との間にｎ型半導体領域１１４が残存するような平面位置に形成されていることから、ｐ−型チャネル領域形成工程においてｐ型不純物イオンを注入した部分が確実にｐ−型チャネル領域１１８となり、チャネル領域を１回のマスク工程で形成することが可能となる。
【００６２】
また、実施形態１に係る炭化珪素半導体装置１００及びその製造方法によれば、ゲート電極１２６の端部が、平面的に見て、ｐ−型チャネル領域１１８とｎ＋＋型ソース領域１２０との間に残存するｎ型半導体領域１１４上に位置することから、仮にゲート電極１２６を形成する際にゲート電極１２６の端部に若干の位置ずれが生じたとしても、ゲート電極が確実にチャネル領域を覆うようになる。このため、チャネル長は常に一定の値に維持されるようになり、所望のチャネル長を精度良く画定することができる。
【００６３】
また、実施形態１に係る炭化珪素半導体装置１００及びその製造方法によれば、ゲート電極１２６直下のＪＦＥＴ領域にｎ型不純物が導入されて低抵抗化されていることから、オン抵抗を低減できるという効果もある。
【００６４】
なお、実施形態１に係る炭化珪素半導体装置１００においては、「ｎ＋＋型ソース領域１２０」と「ｎ＋＋型ソース領域１２０とｐ−型チャネル領域１１８との間に残存するｎ型半導体領域１１４」とがパワーＭＯＳＦＥＴのソース領域を構成することとなる。
【００６５】
［実施形態２］
実施形態２に係る炭化珪素半導体装置１０２は、本発明の第一の態様に係る炭化珪素半導体装置である。実施形態２に係る炭化珪素半導体装置１０２は、パワーＭＯＳＦＥＴである。図１０は、実施形態２に係る炭化珪素半導体装置１０２の要部断面図である。
【００６６】
実施形態２に係る炭化珪素半導体装置１０２は、基本的には実施形態１に係る炭化珪素半導体装置１００と同様の構成を有するが、ゲート電極の端部の平面位置が実施形態１に係る炭化珪素半導体装置１００の場合と異なる。すなわち、実施形態２に係る炭化珪素半導体装置１０２においては、ゲート電極１２６の端部が平面的に見てｎ＋＋型ソース領域１２０上に位置する。
【００６７】
このように、実施形態２に係る炭化珪素半導体装置１０２は、ゲート電極の端部の平面位置が実施形態１に係る炭化珪素半導体装置１００の場合と異なるが、実施形態１に係る炭化珪素半導体装置１００の場合と同様に構成されたｐ−型チャネル領域１１８を有することから、短チャネル効果を起こさない程度に十分に長いチャネル長を、実用的なプロセスで、かつ、精度良く画定することが可能となる。
【００６８】
また、実施形態２に係る炭化珪素半導体装置１０２によれば、ゲート電極１２６の端部が平面的に見てｎ＋＋型ソース領域１２０上に位置することから、実施形態１に係る炭化珪素半導体装置１００の場合と同様に、仮にゲート電極１２６を形成する際にゲート電極１２６の端部に若干の位置ずれが生じたとしても、ゲート電極が確実にチャネル領域を覆うようになる。このため、チャネル長は常に一定の値に維持されるようになり、所望のチャネル長を精度良く画定することができる。
【００６９】
また、実施形態２に係る炭化珪素半導体装置１０２によれば、ゲート電極１２６の端部が平面的に見てｎ＋＋型ソース領域１２０上に位置することから、実施形態１に係る炭化珪素半導体装置１００の場合よりもｐ−型チャネル領域１１８の表面全域にわたって確実にチャネルを形成でき、また、ｎ領域の表面が蓄積状態になり抵抗が小さくなることから、実施形態１に係る炭化珪素半導体装置１００の場合よりもオン抵抗が小さくなる。
【００７０】
実施形態２に係る炭化珪素半導体装置１０２は、ゲート電極の端部の平面位置以外の点においては実施形態１に係る炭化珪素半導体装置１００の場合と同様の構成を有するため、実施形態１に係る炭化珪素半導体装置１００が有する効果のうち該当する効果を有する。
【００７１】
［実施形態３］
実施形態３に係る炭化珪素半導体装置１０４は、本発明の第一の態様に係る炭化珪素半導体装置である。実施形態３に係る炭化珪素半導体装置１０４は、パワーＭＯＳＦＥＴである。図１１は、実施形態３に係る炭化珪素半導体装置１０４の要部断面図である。
【００７２】
実施形態３に係る炭化珪素半導体装置１０４は、基本的には実施形態１に係る炭化珪素半導体装置１００と同様の構成を有するが、ゲート電極の端部の平面位置が実施形態１に係る炭化珪素半導体装置１００の場合と異なる。すなわち、実施形態３に係る炭化珪素半導体装置１０４においては、ゲート電極１２６の端部が、平面的に見て、ｎ＋＋型ソース領域１２０とｎ型半導体領域１１４との間に形成されたｎ＋型半導体領域１３４上に位置する。なお、実施形態３において、ｎ＋型半導体領域１３４が本発明の第一導電型の第三半導体領域に相当する。
【００７３】
このように、実施形態３に係る炭化珪素半導体装置１０４は、ゲート電極の端部の平面位置が実施形態１に係る炭化珪素半導体装置１００の場合と異なるが、実施形態１に係る炭化珪素半導体装置１００の場合と同様に構成されたｐ−型チャネル領域１１８を有することから、短チャネル効果を起こさない程度に十分に長いチャネル長を、実用的なプロセスで、かつ、精度良く画定することが可能となる。
【００７４】
また、実施形態３に係る炭化珪素半導体装置１０４によれば、ゲート電極１２６の端部が、ｎ＋＋型ソース領域１２０とｎ型半導体領域１１４との間に形成されたｎ＋型半導体領域１３４上に位置することから、実施形態１に係る炭化珪素半導体装置１００の場合と同様に、仮にゲート電極１２６を形成する際にゲート電極１２６の端部に位置ずれが生じたとしても、ゲート電極が確実にチャネル領域を覆うようになる。このため、チャネル長は常に一定の値に維持されるようになり、所望のチャネル長を精度良く画定することができる。
【００７５】
また、実施形態３に係る炭化珪素半導体装置１０４によれば、ゲート電極１２６の端部が、ｎ＋＋型ソース領域１２０とｎ型半導体領域１１４との間に形成されたｎ＋型半導体領域１３４上に位置することから、実施形態２に係る炭化珪素半導体装置１０２の場合よりも、ゲート電極１２６に対向する炭化珪素半導体に含まれるイオン注入に起因する結晶欠陥が少なくなるので、結晶欠陥の影響が小さいデバイスを得ることができる。
【００７６】
実施形態３に係る炭化珪素半導体装置１０４は、ゲート電極の端部の平面位置以外の点においては実施形態１に係る炭化珪素半導体装置１００の場合と同様の構成を有するため、実施形態１に係る炭化珪素半導体装置１００が有する効果のうち該当する効果を有する。
【００７７】
なお、実施形態３に係る炭化珪素半導体装置１０４においては、「ｎ＋＋型ソース領域１２０」と「ｎ＋型半導体領域１３４」と「ｎ＋型半導体領域１３４とｐ−型チャネル領域１１８との間に残存するｎ型半導体領域１１４」とがパワーＭＯＳＦＥＴのソース領域を構成することとなる。
【００７８】
［実施形態４］
実施形態４に係る炭化珪素半導体装置（図示せず）は、本発明の第一の態様に係る炭化珪素半導体装置である。実施形態４に係る炭化珪素半導体装置は、パワーＭＯＳＦＥＴである。実施形態４に係る炭化珪素半導体装置は、基本的には実施形態１に係る炭化珪素半導体装置１００とほぼ同様の構成を有する。図１２は、実施形態４に係る炭化珪素半導体装置の製造工程（ｎ型半導体領域形成工程）を示す要部断面図である。
【００７９】
実施形態４に係る炭化珪素半導体装置は、基本的には実施形態１に係る炭化珪素半導体装置１００とほぼ同様の構成を有するが、図１２に示すように、実施形態４に係る炭化珪素半導体装置の製造工程（ｎ型半導体領域形成工程）においてｐ＋＋型ボディコンタクト領域１２２に対応する部分にｎ型不純物イオンをイオン注入しないため、製造される炭化珪素半導体装置が、ｐ＋＋型ボディコンタクト領域１２２に対応する部分にｎ型不純物イオンがイオン注入されていない炭化珪素半導体装置である点で実施形態１に係る炭化珪素半導体装置１００とは異なる。
【００８０】
このように、実施形態４に係る炭化珪素半導体装置は、ｐ＋＋型ボディコンタクト領域１２２に対応する部分にｎ型不純物イオンがイオン注入されていない点で実施形態１に係る炭化珪素半導体装置１００とは異なるが、実施形態１に係る炭化珪素半導体装置１００の場合と同様に構成されたｐ−型チャネル領域１１８を有することから、短チャネル効果を起こさない程度に十分に長いチャネル長を、実用的なプロセスで、かつ、精度良く実現することが可能となる。
【００８１】
また、実施形態４に係る炭化珪素半導体装置によれば、ｐ＋＋型ボディコンタクト領域１２２に対応する部分にｎ型不純物イオンがイオン注入されていないことから、ソース電極１３０とｐ＋＋型ボディコンタクト領域とのコンタクト抵抗をより一層低減できるという効果も得られる。
【００８２】
実施形態４に係る炭化珪素半導体装置は、ｐ＋＋型ボディコンタクト領域１２２に対応する部分にｎ型不純物イオンがイオン注入されていない点以外の点においては実施形態１に係る炭化珪素半導体装置１００とは同様の構成を有するため、実施形態１に係る炭化珪素半導体装置１００が有する効果のうち該当する効果を有する。
【００８３】
なお、本発明においては、ｐ＋＋型ボディコンタクト領域１２２だけでなく、隣接するｎ＋＋型ソース領域１２０に対応する領域の一部についても、ｎ型半導体領域１１４を形成する際にｎ型不純物イオンがイオン注入されないようにしてもよい。
【００８４】
［実施形態５］
実施形態５に係る炭化珪素半導体装置１０８は、本発明の第二の態様に係る炭化珪素半導体装置である。実施形態５に係る炭化珪素半導体装置１０８は、パワーＭＯＳＦＥＴである。実施形態５に係る炭化珪素半導体装置１０８は、基本的には実施形態１に係る炭化珪素半導体装置１００とほぼ同様の構成を有する。図１３は、実施形態５に係る炭化珪素半導体装置１０８の要部断面図である。図１４及び図１５は、実施形態５に係る炭化珪素半導体装置１０８の製造工程を説明するために示す図である。図１４（ａ）及び図１５（ａ）はそれぞれ、実施形態５に係る炭化珪素半導体装置１０８の製造工程を示す要部断面図であり、図１４（ｂ）及び図１５（ｂ）はそれぞれ、図１４（ａ）及び図１５（ａ）のＡ−Ａ’に沿った不純物濃度プロファイルを示す図である。
【００８５】
実施形態５に係る炭化珪素半導体装置１０８は、上記したように、基本的には実施形態１に係る炭化珪素半導体装置１００とほぼ同様の構成を有するが、図１３に示すように、ｎ型半導体領域を有しない点で実施形態１に係る炭化珪素半導体装置１００とは異なる。すなわち、実施形態５に係る炭化珪素半導体装置１０８においては、「ｎ＋＋型ソース領域１２０とｐ−型チャネル領域１１８との間に残存する領域」が「ｎ型半導体領域」ではなくて「ｎ−型エピタキシャル層１１２」である。
【００８６】
実施形態５に係る炭化珪素半導体装置１０８は、ｎ＋型低抵抗炭化珪素基板１１０と、ｎ＋型低抵抗炭化珪素基板１１０の第一主面側の表面に形成されたｎ−型エピタキシャル層１１２と、ｎ−型エピタキシャル層１１２の表面側における所定の深さ位置に形成されたｐ型ボディ領域１１６と、ｎ−型エピタキシャル層１６の表面側からｐ型ボディ領域１１６に達するように形成されたｐ−型チャネル領域１１８と、ｎ−型エピタキシャル層１１２の表面側からｐ型ボディ領域１１６に向けて形成されたｎ＋＋型ソース領域１２０と、ｎ−型エピタキシャル層１１２の表面側からｐ型ボディ領域１１６に達するように形成されたｐ＋＋型ボディコンタクト領域１２２と、少なくともｐ−型チャネル領域１１８上にゲート絶縁膜１２４を介して形成されたゲート電極１２６とを備える。
【００８７】
実施形態５に係る炭化珪素半導体装置１０８は、ｐ型ボディ領域形成工程において、ｎ−型エピタキシャル層１１２の表面における、所定の深さ領域にｐ型ボディ領域１１６を形成し（図１４参照。）、ｎ−型エピタキシャル層１１２の表面に、ｐ−型チャネル領域１１８（図１５参照。）、ｎ＋＋型ソース領域１２０及びｐ＋＋型ボディコンタクト領域１２２を形成すること以外は、実施形態１に係る炭化珪素半導体装置の製造方法と同様の工程を実施することにより製造することができる。
【００８８】
このように、実施形態５に係る炭化珪素半導体装置１０８は、ｎ型半導体領域を有しない点で実施形態１に係る炭化珪素半導体装置１００とは異なるが、実施形態１に係る炭化珪素半導体装置１００の場合と同様に構成されたｐ−型チャネル領域１１８を有することから、短チャネル効果を起こさない程度に十分に長いチャネル長を、実用的なプロセスで、かつ、精度良く画定することが可能となる。
【００８９】
また、実施形態５に係る炭化珪素半導体装置によれば、ｎ型半導体領域形成工程を省略できるという効果も得られる。
【００９０】
実施形態５に係る炭化珪素半導体装置は、ｎ型半導体領域を有しない点以外の点においては実施形態１に係る炭化珪素半導体装置１００の場合と同様の構成を有するため、実施形態１に係る炭化珪素半導体装置１００が有する効果のうち該当する効果を有する。
【００９１】
［実施形態６］
実施形態６に係る炭化珪素半導体装置２００は、本発明の第一の態様に係る炭化珪素半導体装置である。実施形態６に係る炭化珪素半導体装置２００は、ＩＧＢＴである。図１６は、実施形態６に係る炭化珪素半導体装置２００の要部断面図である。図１６中、符号２１０はｐ＋型低抵抗炭化珪素基板を示し、符号２１２はｎ−型エピタキシャル層を示し、符号２１４はｎ型半導体領域を示し、符号２１６はｐ型ボディ領域を示し、符号２１８はｐ−型チャネル領域を示し、符号２２０はｎ＋＋型エミッタ領域を示し、符号２２２はｐ＋＋型ボディコンタクト領域を示し、符号２２４はゲート絶縁層を示し、符号２２６はゲート電極を示し、符号２２８は層間絶縁層を示し、符号２３０はエミッタ電極を示し、符号２３２はコレクタ電極を示す。なお、実施形態６において、ｎ＋＋型エミッタ領域２２０が本発明の第一導電型の第二半導体領域に相当する。
【００９２】
実施形態６に係る炭化珪素半導体装置２００は、基本的には実施形態１に係る炭化珪素半導体装置１００とほぼ同様の構成を有するが、図１６に示すように、低抵抗炭化珪素基板としてｐ＋型低抵抗炭化珪素基板２１０を備える点で実施形態１に係る炭化珪素半導体装置１００とは異なる。すなわち、実施形態６に係る炭化珪素半導体装置２００はＩＧＢＴである。
【００９３】
このように、実施形態６に係る炭化珪素半導体装置は、低抵抗炭化珪素基板としてｐ＋型低抵抗炭化珪素基板２１０を備え、ＩＧＢＴである点で実施形態１に係る炭化珪素半導体装置１００とは異なるが、実施形態１に係る炭化珪素半導体装置１００の場合と同様に構成されたｐ−型チャネル領域１１８を有することから、短チャネル効果を起こさない程度に十分に長いチャネル長を、実用的なプロセスで、かつ、精度良く画定することが可能となる。
【００９４】
なお、実施形態６に係る炭化珪素半導体装置２００は、低抵抗炭化珪素基板としてｐ＋型低抵抗炭化珪素基板２１０を備え、ＩＧＢＴである点以外の点においては実施形態１に係る炭化珪素半導体装置１００の場合と同様の構成を有するため、実施形態１に係る炭化珪素半導体装置１００が有する効果のうち該当する効果を有する。
【００９５】
以上、本発明を上記の実施形態に基づいて説明したが、本発明は上記の実施形態に限定されるものではない。その趣旨を逸脱しない範囲において種々の態様において実施することが可能である。
【００９６】
例えば、上記の各実施形態においては、第一導電型をｎ型、第二導電型をｐ型として本発明を説明したが、本発明はこれに限定されるものではない。第一導電型をｐ型、第二導電型をｎ型としてもよい。
【符号の説明】
【００９７】
１００，１０２，１０４，１０８，２００，９００…炭化珪素半導体装置、１１０，９１０…ｎ＋型低抵抗炭化珪素基板、１１２，２１２，９１２…ｎ−型エピタキシャル層、１１４，２１４，９１４…ｎ型半導体領域、１１６，２１６，９１６…ｐ型ボディ領域、１１８，２１８，３１８…ｐ−型チャネル領域、１２０，９２０…ｎ＋＋型ソース領域、１２２，２２２，９２２…ｐ＋＋型ボディコンタクト領域、１２４，２２４，９２４…ゲート絶縁層、１２６，２２６，９２６…ゲート電極、１２８，２２８，９２８…層間絶縁層、１３０，９３０…ソース電極、１３２，９２０…ドレイン電極、１３４…ｎ＋型半導体領域、２１０…ｐ＋型低抵抗炭化珪素基板、２２０…ｎ＋＋型エミッタ領域、２３０…エミッタ電極、２３２…コレクタ電極，Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５…マスク
【図１】
2016084158.tif 000003
【図２】
2016084158.tif 000004
【図３】
2016084158.tif 000005
【図４】
2016084158.tif 000006
【図５】
2016084158.tif 000007
【図６】
2016084158.tif 000008
【図７】
2016084158.tif 000009
【図８】
2016084158.tif 000010
【図９】
2016084158.tif 000011
【図１０】
2016084158.tif 000012
【図１１】
2016084158.tif 000013
【図１２】
2016084158.tif 000014
【図１３】
2016084158.tif 000015
【図１４】
2016084158.tif 000016
【図１５】
2016084158.tif 000017
【図１６】
2016084158.tif 000018
【図１７】
2016084158.tif 000019
【手続補正書】
【提出日】平成28年4月18日(2016.4.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第一導電型エピタキシャル層と、
前記第一導電型エピタキシャル層の表面に形成され、前記第一導電型エピタキシャル層よりも不純物濃度が高い第一導電型の第一半導体領域と、
前記第一導電型の第一半導体領域よりも深い位置に形成された第二導電型ボディ領域と、
前記第一導電型エピタキシャル層の表面側から前記第一導電型の第一半導体領域を貫通して前記第二導電型ボディ領域に達するように形成された第二導電型チャネル領域と、
前記第一導電型エピタキシャル層の表面側から前記第二導電型ボディ領域に向けて形成され、前記第一導電型の第一半導体領域よりも不純物濃度が高い第一導電型の第二半導体領域と、
前記第一導電型エピタキシャル層の表面側から前記第二導電型ボディ領域に達するように形成され、前記第二導電型ボディ領域よりも不純物濃度が高い第二導電型ボディコンタクト領域と、
少なくとも前記第二導電型チャネル領域上にゲート絶縁膜を介して形成されたゲート電極とを備え、
前記第二導電型チャネル領域及び前記第一導電型の第二半導体領域は、前記第二導電型チャネル領域と前記第一導電型の第二半導体領域との間に前記第一導電型の第一半導体領域が残存するような平面位置に形成され、
前記第一導電型の第二半導体領域と前記第二導電型チャネル領域との間に残存する前記第一導電型の第一半導体領域と、前記第一導電型の第二半導体領域との間に、不純物濃度が前記第一導電型の第一半導体領域より高く前記第一導電型の第二半導体領域より低い第一導電型の第三半導体領域が形成されており、
前記ゲート電極の端部は、平面的に見て、前記第一導電型の第三半導体領域上に位置することを特徴とする炭化珪素半導体装置。
【請求項２】
第一導電型エピタキシャル層と、
前記第一導電型エピタキシャル層の表面側における所定の深さ位置に形成された第二導電型ボディ領域と、
前記第一導電型エピタキシャル層の表面側から前記第二導電型ボディ領域に達するように形成された第二導電型チャネル領域と、
前記第一導電型エピタキシャル層の表面側から前記第二導電型ボディ領域に向けて形成され、前記第一導電型エピタキシャル層よりも不純物濃度が高い第一導電型の第二半導体領域と、
前記第一導電型エピタキシャル層の表面側から前記第二導電型ボディ領域に達するように形成され、前記第二導電型ボディ領域よりも不純物濃度が高い第二導電型ボディコンタクト領域と、
少なくとも前記第二導電型チャネル領域上にゲート絶縁膜を介して形成されたゲート電極とを備え、
前記第二導電型チャネル領域及び前記第一導電型の第二半導体領域は、前記第二導電型チャネル領域と前記第一導電型の第二半導体領域との間に前記第一導電型エピタキシャル層が残存するような平面位置に形成されていることを特徴とする炭化珪素半導体装置。
【請求項３】
前記ゲート電極の端部は、平面的に見て、前記第二導電型チャネル領域と前記第一導電型の第二半導体領域との間に残存する前記第一導電型エピタキシャル層上に位置することを特徴とする請求項２に記載の炭化珪素半導体装置。
【請求項４】
前記ゲート電極の端部は、平面的に見て、前記第一導電型の第二半導体領域上に位置することを特徴とする請求項２に記載の炭化珪素半導体装置。
【請求項５】
前記第一導電型の第二半導体領域と前記第二導電型チャネル領域との間に残存する前記第一導電型エピタキシャル層と、前記第一導電型の第二半導体領域との間に、不純物濃度が前記第一導電型エピタキシャル層より高く前記第一導電型の第二半導体領域より低い第一導電型の第三半導体領域が形成されており、
前記ゲート電極の端部は、平面的に見て、前記第一導電型の第三半導体領域上に位置することを特徴とする請求項２に記載の炭化珪素半導体装置。
【請求項６】
請求項１に記載の炭化珪素半導体装置を製造するための炭化珪素半導体装置の製造方法であって、
前記第一導電型エピタキシャル層を備える炭化珪素半導体基板を準備する炭化珪素半導体基板準備工程と、
第二導電型不純物の最大濃度を示す深さ位置が、前記第二導電型チャネル領域の底面となる深さ位置よりも深くなるように、前記第一導電型エピタキシャル層の表面に前記第二導電型ボディ領域を形成する第二導電型ボディ領域形成工程と、
前記第二導電型ボディ領域の表面に前記第一導電型の第一半導体領域を形成する第一導電型の第一半導体領域形成工程と、
前記第一導電型の第一半導体領域内に、前記第二導電型チャネル領域、前記第一導電型の第二半導体領域及び第二導電型ボディコンタクト領域を形成する第二導電型チャネル領域等形成工程と、
前記少なくとも前記第二導電型チャネル領域上にゲート絶縁膜を介して前記ゲート電極を形成するゲート電極形成工程とを含むことを特徴とする炭化珪素半導体装置の製造方法。
【請求項７】
請求項２に記載の炭化珪素半導体装置を製造するための炭化珪素半導体装置の製造方法であって、
前記第一導電型エピタキシャル層を備える炭化珪素半導体基板を準備する炭化珪素半導体基板準備工程と、
前記第一導電型エピタキシャル層の表面における、所定の深さ領域に前記第二導電型ボディ領域を形成する第二導電型ボディ領域形成工程と、
前記第一導電型エピタキシャル層の表面に、前記第二導電型チャネル領域、前記第一導電型の第二半導体領域及び第二導電型ボディコンタクト領域を形成する第二導電型チャネル領域等形成工程と、
前記少なくとも前記第二導電型チャネル領域上にゲート絶縁膜を介して前記ゲート電極を形成するゲート電極形成工程とを含むことを特徴とする炭化珪素半導体装置の製造方法。
【国際調査報告】
2016084158.tif 000020
2016084158.tif 000021
2016084158.tif 000022
2016084158.tif 000023