(57)【要約】  固体撮像素子は、第１の半導体からなる基板と、基板上に設けられると共に、基板側から順に第１電極、光電変換層および第２電極を有する光電変換素子と、光電変換素子から信号読み出しを行うための電界効果型の複数のトランジスタとを備える。複数のトランジスタは、転送トランジスタおよび増幅トランジスタを含み、転送トランジスタは、第１の半導体よりもバンドギャップの大きな第２の半導体を含む活性層を有し、ソースおよびドレインのうちの一方の端子が、光電変換素子の第１電極または第２電極を兼ねると共に、他方の端子が、増幅トランジスタのゲートに接続されているものである。
2014112279.tif 000002
【特許請求の範囲】
【請求項１】
第１の半導体からなる基板と、
前記基板上に設けられると共に、前記基板側から順に第１電極、光電変換層および第２電極を有する光電変換素子と、
前記光電変換素子から信号読み出しを行うための電界効果型の複数のトランジスタと
を備え、
前記複数のトランジスタは、転送トランジスタおよび増幅トランジスタを含み、
前記転送トランジスタは、
前記第１の半導体よりもバンドギャップの大きな第２の半導体を含む活性層を有し、
ソースおよびドレインのうちの一方の端子が、前記光電変換素子の前記第１電極または前記第２電極を兼ねると共に、他方の端子が、前記増幅トランジスタのゲートに接続されている
固体撮像素子。
【請求項２】
前記転送トランジスタは、
前記第２の半導体を含むワイドギャップ半導体層と、
前記ワイドギャップ半導体層の一部に対向配置されたゲート電極とを有し、
前記ワイドギャップ半導体層は、前記ゲート電極に対向する一部が前記活性層として機能すると共に、前記活性層に隣接して、前記ソースおよび前記第１電極として機能する領域と、前記ドレインおよびフローティングディフュージョンとして機能する領域とを含む
請求項１に記載の固体撮像素子。
【請求項３】
前記増幅トランジスタは、前記基板の回路形成面に設けられている
請求項２に記載の固体撮像素子。
【請求項４】
前記複数のトランジスタは、リセットトランジスタおよび選択トランジスタを更に含み、
前記リセットトランジスタのソースまたはドレインは、前記増幅トランジスタのソースおよびドレインのうちの一方の端子に接続され、
前記選択トランジスタのソースまたはドレインは、前記増幅トランジスタのソースおよびドレインのうちの他方の端子に接続されている
請求項２に記載の固体撮像素子。
【請求項５】
前記ワイドギャップ半導体層は、更に、前記リセットトランジスタ、前記増幅トランジスタおよび前記選択トランジスタのそれぞれの活性層、ソースおよびドレインとして機能する部分を含む
請求項４に記載の固体撮像素子。
【請求項６】
前記第１の半導体はシリコンであり、
前記第２の半導体は、インジウム（Ｉｎ），ガリウム（Ｇａ）および亜鉛（Ｚｎ）のうちの少なくとも１種を含む酸化物半導体である
請求項２に記載の固体撮像素子。
【請求項７】
前記光電変換層は、前記ワイドギャップ半導体層の形成領域を覆って設けられている
請求項６に記載の固体撮像素子。
【請求項８】
前記ワイドギャップ半導体層よりも上層であって、前記光電変換素子の受光領域を除く領域に、前記光電変換層とは異なる材料からなる遮光層が設けられている
請求項６に記載の固体撮像素子。
【請求項９】
光入射側に紫外線カットフィルタが設けられている
請求項６に記載の固体撮像素子。
【請求項１０】
第１の半導体からなる基板と、
前記基板上に設けられると共に、前記基板側から順に第１電極、光電変換層および第２電極を有する光電変換素子と、
前記光電変換素子から信号読み出しを行うための電界効果型の複数のトランジスタと
を備え、
前記複数のトランジスタは、リセットトランジスタおよび増幅トランジスタを含み、
前記リセットトランジスタは、
前記第１の半導体よりもバンドギャップの大きな第２の半導体を含む活性層を有し、
前記光電変換素子の前記第１電極または前記第２電極が、前記リセットトランジスタのソースおよびドレインのうちの一方の端子に接続されると共に、前記増幅トランジスタのゲートに接続されている
固体撮像素子。
【請求項１１】
前記リセットトランジスタは、
前記第２の半導体を含むワイドギャップ半導体層と、
前記ワイドギャップ半導体層の一部に対向配置されたゲート電極とを有する
請求項１０に記載の固体撮像素子。
【請求項１２】
前記増幅トランジスタは、前記基板の回路形成面に設けられている
請求項１１に記載の固体撮像素子。
【請求項１３】
前記複数のトランジスタは選択トランジスタを更に含み、
前記選択トランジスタのソースまたはドレインは、前記増幅トランジスタのソースまたはドレインに接続されている
請求項１１に記載の固体撮像素子。
【請求項１４】
前記ワイドギャップ半導体層は、更に、前記増幅トランジスタおよび前記選択トランジスタのそれぞれの活性層、ソースおよびドレインとして機能する部分を含む
請求項１３に記載の固体撮像素子。
【請求項１５】
前記第１の半導体はシリコンであり、
前記第２の半導体は、インジウム（Ｉｎ），ガリウム（Ｇａ）および亜鉛（Ｚｎ）のうちの少なくとも１種を含む酸化物半導体である
請求項１１に記載の固体撮像素子。
【請求項１６】
前記光電変換層は、前記ワイドギャップ半導体層の形成領域を覆って設けられている
請求項１５に記載の固体撮像素子。
【請求項１７】
前記ワイドギャップ半導体層よりも上層であって、前記光電変換素子の受光領域を除く領域に、前記光電変換層とは異なる材料からなる遮光層が設けられている
請求項１５に記載の固体撮像素子。
【請求項１８】
光入射側に紫外線カットフィルタが設けられている
請求項１５に記載の固体撮像素子。
【請求項１９】
第１の半導体からなる基板と、
前記基板上に設けられると共に、前記基板側から順に第１電極、光電変換層および第２電極を有する光電変換素子と、
前記光電変換素子から信号読み出しを行うための電界効果型の複数のトランジスタと
を備え、
前記複数のトランジスタは、転送トランジスタおよび増幅トランジスタを含み、
前記転送トランジスタは、
前記第１の半導体よりもバンドギャップの大きな第２の半導体を含む活性層を有し、
ソースおよびドレインのうちの一方の端子が、前記光電変換素子の前記第１電極または前記第２電極を兼ねると共に、他方の端子が、前記増幅トランジスタのゲートに接続されている
固体撮像素子を有する電子機器。
【請求項２０】
第１の半導体からなる基板と、
前記基板上に設けられると共に、前記基板側から順に第１電極、光電変換層および第２電極を有する光電変換素子と、
前記光電変換素子から信号読み出しを行うための電界効果型の複数のトランジスタと
を備え、
前記複数のトランジスタは、リセットトランジスタおよび増幅トランジスタを含み、
前記リセットトランジスタは、
前記第１の半導体よりもバンドギャップの大きな第２の半導体を含む活性層を有し、
前記光電変換素子の前記第１電極または前記第２電極が、前記リセットトランジスタのソースおよびドレインのうちの一方の端子に接続されると共に、前記増幅トランジスタのゲートに接続されている
固体撮像素子を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、例えば半導体基板上に光電変換素子を有する積層型の固体撮像素子および電子機器に関する。
【背景技術】
【０００２】
近年、ＣＣＤ（Charge Coupled Device）、あるいはＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサなどの固体撮像素子では、画素サイズの縮小化に伴い、画素へ入射するフォトン数が減少することから、感度低下が懸念されている。そこで、感度向上を実現可能な固体撮像素子として、いわゆる積層型の固体撮像素子が挙げられる。積層型の固体撮像素子では、シリコン等の半導体基板よりも上層に、光電変換層を形成することで、光電変換領域の開口率を拡大することが可能である。【０００３】
一方で、Ｒ，Ｇ，Ｂの各色のフォトダイオードを縦方向に積層させた、縦方向分光型の固体撮像素子が提案されており、この構造では、カラーフィルタを使用することなく、Ｒ，Ｇ，Ｂの各色信号を得ることができる。このため、カラーフィルタによる光損失がなくなり、入射光のほぼ全てを光電変換に利用することができ、画質を向上させることが可能となる。特に、この縦方向分光型の固体撮像素子としては、シリコンとは異なる光電変換層を、シリコン基板よりも上層に形成する構造が注目されている。これにより、Ｒ，Ｇ，Ｂのフォトダイオードを全てシリコン基板内に形成した場合よりも色分離特性を向上させることができる。【０００４】
ところが、上記のような積層型の固体撮像素子では、一般にシリコン基板内において光電変換および電荷蓄積する際に使用されている埋め込み型のフォトダイオード構造を適用できない。このため、シリコン基板内外を電気的に接続するためのコンタクト部が設けられるが、これが暗電流発生の要因となっている。【０００５】
このような暗電流発生を抑制するために、光電変換によって発生した電荷を、シリコン基板内の電荷蓄積層（不純物拡散層）ではなく、増幅トランジスタのゲート電極に蓄積する手法が提案されている（例えば、特許文献１，２）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−８０９５３号公報
【特許文献２】特開２０１１−１８７５４４号公報
【発明の概要】
【０００７】
上記特許文献１，２とは異なる手法により、増幅トランジスタのゲート電極を利用して暗電流を抑制しつつ、信頼性の高い素子構造を実現することが望まれている。
【０００８】
したがって、暗電流の発生を抑制して、高信頼性を実現することが可能な固体撮像素子および電子機器を提供することが望ましい。
【０００９】
本開示の一実施の形態の第１の固体撮像素子は、第１の半導体からなる基板と、基板上に設けられると共に、基板側から順に第１電極、光電変換層および第２電極を有する光電変換素子と、光電変換素子から信号読み出しを行うための電界効果型の複数のトランジスタとを備える。複数のトランジスタは、転送トランジスタおよび増幅トランジスタを含み、転送トランジスタは、第１の半導体よりもバンドギャップの大きな第２の半導体を含む活性層を有し、ソースおよびドレインのうちの一方の端子が、光電変換素子の第１電極または第２電極を兼ねると共に、他方の端子が、増幅トランジスタのゲートに接続されているものである。
【００１０】
本開示の一実施の形態の第１の固体撮像素子では、第１の半導体からなる基板上に光電変換素子が設けられた構造において、転送トランジスタのソースおよびドレインのうちの一方の端子が、光電変換素子の第１電極または第２電極を兼ねると共に、他方の端子が、増幅トランジスタのゲートに接続されている。これにより、光電変換素子から取り出される電荷の伝送経路にｐｎ接合が形成されず、空乏層に起因する暗電流の発生が抑制される。また、転送トランジスタの活性層が、第１の半導体よりもバンドギャップの大きな第２の半導体を含むことで、転送トランジスタにおいて発生する少数電荷に起因する暗電流あるいは拡散電流に起因する暗電流の発生が抑制される。
【００１１】
本開示の一実施の形態の第２の固体撮像素子は、第１の半導体からなる基板と、基板上に設けられると共に、基板側から順に第１電極、光電変換層および第２電極を有する光電変換素子と、光電変換素子から信号読み出しを行うための電界効果型の複数のトランジスタとを備える。複数のトランジスタは、リセットトランジスタおよび増幅トランジスタを含み、リセットトランジスタは、第１の半導体よりもバンドギャップの大きな第２の半導体を含む活性層を有し、光電変換素子の第１電極または第２電極が、リセットトランジスタのソースおよびドレインのうちの一方の端子に接続されると共に、増幅トランジスタのゲートに接続されているものである。
【００１２】
本開示の一実施の形態の第２の固体撮像素子では、第１の半導体からなる基板上に光電変換素子が設けられた構造において、光電変換素子の第１電極または第２電極が、リセットトランジスタのソースおよびドレインのうちの一方の端子に接続されると共に、増幅トランジスタのゲートに接続されている。これにより、光電変換素子から取り出される電荷の伝送経路にｐｎ接合が形成されず、空乏層に起因する暗電流の発生が抑制される。また、リセットトランジスタの活性層が、第１の半導体よりもバンドギャップの大きな第２の半導体を含むことで、リセットトランジスタにおいて発生する少数電荷に起因する暗電流あるいは拡散電流に起因する暗電流の発生が抑制される。
【００１３】
本開示の一実施の形態の第１の電子機器は、上記本開示の一実施の形態の第１の固体撮像素子を有するものである。
【００１４】
本開示の一実施の形態の第２の電子機器は、上記本開示の一実施の形態の第２の固体撮像素子を有するものである。
【００１５】
本開示の一実施の形態の第１の固体撮像素子および第１の電子機器によれば、第１の半導体からなる基板上に光電変換素子が設けられた構造において、転送トランジスタの活性層が、第１の半導体よりもバンドギャップの大きな第２の半導体を含み、そのソースおよびドレインのうちの一方の端子が、光電変換素子の第１電極または第２電極を兼ねると共に、他方の端子が、増幅トランジスタのゲートに接続されている。これにより、暗電流の発生を抑制して、信頼性の高い素子構造を実現することが可能となる。
【００１６】
本開示の一実施の形態の第２の固体撮像素子および第２の電子機器によれば、第１の半導体からなる基板上に光電変換素子が設けられた構造において、リセットトランジスタの活性層が、第１の半導体よりもバンドギャップの大きな第２の半導体を含み、光電変換素子の第１電極または第２電極が、そのリセットトランジスタのソースおよびドレインのうちの一方の端子に接続されると共に、増幅トランジスタのゲートに接続されている。これにより、暗電流の発生を抑制して、信頼性の高い素子構造を実現することが可能となる。
【図面の簡単な説明】
【００１７】
【図１】本開示の第１の実施形態に係る固体撮像素子の概略構成を表す断面模式図である。
【図２】図１に示した光電変換素子およびトランジスタの接続関係を表す等価回路図である。
【図３】図１に示したワイドギャップ半導体層とゲート電極とのレイアウトの一例を表す平面模式図である。
【図４Ａ】図３に示したゲート電極のゲート長による作用を説明するための模式図である。
【図４Ｂ】図３に示したゲート電極のゲート長による作用を説明するための模式図である。
【図５】比較例に係る固体撮像素子の概略構成を表す断面模式図である。
【図６】ワイドギャップ半導体による暗電流抑制効果を説明するための模式図である。
【図７】変形例１に係る固体撮像素子の概略構成を表す断面模式図である。
【図８】変形例２に係る固体撮像素子の概略構成を表す断面模式図である。
【図９】変形例３に係る固体撮像素子の概略構成を表す断面模式図である。
【図１０】本開示の第２の実施形態に係る固体撮像素子の概略構成を表す断面模式図である。
【図１１】図１０に示した光電変換素子およびトランジスタの接続関係を表す等価回路図である。
【図１２】図１０に示したトランジスタとフォトダイオードとのレイアウトの一例を表す平面模式図である。
【図１３】図１０に示したリセットトランジスタのレイアウトの一例を表す平面模式図である。
【図１４】変形例４に係る固体撮像素子の概略構成を表す断面模式図である。
【図１５】変形例５に係る固体撮像素子の概略構成を表す断面模式図である。
【図１６】変形例６に係る固体撮像素子の概略構成を表す断面模式図である。
【図１７】変形例７に係る固体撮像素子の概略構成を表す断面模式図である。
【図１８】図１および図１０に示した固体撮像素子の全体構成を表す機能ブロック図である。
【図１９】図１および図１０に示した固体撮像素子を用いた電子機器の概略構成を表すブロック図である。
【発明を実施するための形態】
【００１８】
以下、本開示における実施形態について、図面を参照して詳細に説明する。なお、説明する順序は、下記の通りである。
１．第１の実施形態（転送トランジスタのソースが光電変換素子の下部電極を兼ね、ドレインが増幅トランジスタのゲートに接続された固体撮像素子（４Ｔｒ）の例）
２．変形例１（遮光層を用いた場合の例）
３．変形例２（ＵＶカットフィルタを用いた場合の例）
４．変形例３（４Ｔｒ全ての活性層およびソース／ドレインをワイドギャップ半導体により形成した場合の例）
５．第２の実施形態（増幅トランジスタのゲートと、ワイドギャップ半導体からなるリセットトランジスタのソースとが、光電変換素子の下部電極に接続された固体撮像素子（３Ｔｒ）の例）
６．変形例４（遮光層を用いた場合の例）
７．変形例５（遮光層を用いた場合の他の例）
８．変形例６（ＵＶカットフィルタを用いた場合の例）
９．変形例７（３Ｔｒ全ての活性層およびソース／ドレインをワイドギャップ半導体により形成した場合の例）
９．適用例１（固体撮像装置の全体構成例）
１０．適用例２（電子機器（カメラ）の例）
【００１９】
＜第１の実施の形態＞
［構成］
図１は、本開示の第１の実施形態の固体撮像素子（固体撮像素子１）の断面構成を模式的に表したものである。固体撮像素子１は、例えばＣＣＤまたはＣＭＯＳイメージセンサなどである。尚、図１では、後述の画素部（図１８に示した画素部１ａ）のうちの１画素に相当する領域を示している。また、ここでは表面照射型の構造を例に挙げて説明するが、裏面照射型であってもよい。
【００２０】
固体撮像素子１では、例えばシリコン（Ｓｉ）よりなる半導体基板１１の面Ｓ１（回路形成面）上に、多層配線層１２を介して光電変換素子１０が形成されている。半導体基板１１の面Ｓ１上には、光電変換素子１０から信号読み出しを行うための駆動素子として、例えば複数の画素トランジスタが設けられている。具体的には、転送トランジスタＴｒ１（ＴＲＦ）、リセットトランジスタＴｒ２（ＲＳＴ）、増幅トランジスタＴｒ３（ＡＭＰ）および選択トランジスタＴｒ４（ＳＥＬ）（以下では、単にトランジスタＴｒ１〜Ｔｒ４と称することもある）の計４つのトランジスタが形成されている。固体撮像素子１では、これらの４つのトランジスタＴｒ１〜Ｔｒ４を用いて光電変換素子１０から信号読み出しを行う、いわゆる４Ｔｒ構成を有している。この半導体基板１１の面Ｓ１上には、このようなトランジスタＴｒ１〜Ｔｒ４が設けられると共に、ロジック回路等からなる周辺回路が形成されている。トランジスタＴｒ１〜Ｔｒ４の具体的な構成については後述する。
【００２１】
（光電変換素子１０）
光電変換素子１０は、例えば有機半導体を用いて、選択的な波長の光（例えば緑色光）あるいは全波長の光を吸収して、電子・ホール対を発生させる有機光電変換素子である。光電変換素子１０は、電荷を取り出すための一対の電極として、下部電極１３Ａ（第１電極）および上部電極１６（第２電極）間に有機光電変換層１５を挟み込んだ構成を有している。下部電極１３Ａ上には、開口Ｈを有する画素間絶縁膜１４が形成されており、これにより光電変換領域が画素毎に分離されている。上部電極１６上には、保護膜が形成され、また、必要に応じて、平坦化膜およびオンチップレンズ等が形成されている。以下、各構成要素について具体的に説明する。
【００２２】
下部電極１３Ａは、例えば画素毎に設けられており、この下部電極１３Ａから取り出された電荷（例えば電子）が信号電荷として読み出される。本実施の形態では、詳細は後述するが、この下部電極１３Ａが、有機光電変換層１５において発生した電荷の蓄積層となると共に、転送トランジスタＴｒ１の端子部（例えばソース）に相当し、ワイドギャップ半導体を含んで構成されている。
【００２３】
画素間絶縁膜１４は、例えば酸化シリコン、窒化シリコンおよび酸窒化シリコン（ＳｉＯＮ）等のうちの１種よりなる単層膜か、あるいはこれらのうちの２種以上よりなる積層膜により構成されている。この画素間絶縁膜１４は、各画素の下部電極１３Ａ間を電気的に分離する機能を有している。
【００２４】
有機光電変換層１５は、選択的な波長または全波長の光を光電変換するものであり、ｐ型およびｎ型の有機半導体のうちの一方または両方を含むことが望ましい。このような有機半導体としては、キナクリドン誘導体、ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、およびフルオランテン誘導体のうちのいずれか１種が好適に用いられる。あるいは、フェニレンビニレン、フルオレン、カルバゾール、インドール、ピレン、ピロール、ピコリン、チオフェン、アセチレン、ジアセチレン等の重合体やその誘導体が用いられていてもよい。加えて、金属錯体色素、シアニン系色素、メロシアニン系色素、フェニルキサンテン系色素、トリフェニルメタン系色素、ロダシアニン系色素、キサンテン系色素、大環状アザアヌレン系色素、アズレン系色素、ナフトキノン、アントラキノン系色素、アントラセンおよびピレン等の縮合多環芳香族および芳香環ないし複素環化合物が縮合した鎖状化合物、または、スクアリリウム基およびクロコニツクメチン基を結合鎖として持つキノリン、ベンゾチアゾール、ベンゾオキサゾール等の二つの含窒素複素環、または、スクアリリウム基およびクロコニツクメチン基により結合したシアニン系類似の色素等を好ましく用いることができる。尚、上記金属錯体色素としては、ジチオール金属錯体系色素、金属フタロシアニン色素、金属ポルフィリン色素、またはルテニウム錯体色素が好ましいが、これに限定されるものではない。
【００２５】
この有機光電変換層１５は、少なくとも、光電変換領域となる開口Ｈに対向する領域に形成されていればよいが、後述のワイドギャップ半導体層１３に対向する領域を覆うように、開口Ｈ以外の領域にも形成されていることが望ましい。ここで、ワイドギャップ半導体層１３は、例えば後述するように酸化物半導体により構成されるが、この場合、特に短波長域（例えば４００ｎｍ以下）において酸化物半導体が吸収する波長に対して、トランジスタの特性変動が生じ易い。このため、ワイドギャップ半導体層１３の上層にも有機光電変換層１５を形成しておくことで、そのような短波長を有機光電変換層１５によって遮断することができ、トランジスタ特性の劣化を抑制することができる。尚、この有機光電変換層１５の下部電極１３Ａとの間、および上部電極１６との間には、図示しない他の層が設けられていてもよい。例えば、下部電極１３Ａ側から順に、下引き膜、電子ブロッキング膜、有機光電変換層１５、正孔ブロッキング膜、バッファ膜および仕事関数調整膜等が積層されていてもよい。
【００２６】
上部電極１６は、光透過性を有する導電膜により構成されている。そのような導電膜としては、例えば、ＩＴＯ（インジウム錫酸化物）が挙げられる。但し、下部電極１３Ａの構成材料としては、このＩＴＯの他にも、ドーパントを添加した酸化スズ（ＳｎＯ2）系材料、あるいはアルミニウム亜鉛酸化物（ＺｎＯ）にドーパントを添加してなる酸化亜鉛系材料を用いてもよい。酸化亜鉛系材料としては、例えば、ドーパントとしてアルミニウム（Ａｌ）を添加したアルミニウム亜鉛酸化物（ＡＺＯ）、ガリウム（Ｇａ）添加のガリウム亜鉛酸化物（ＧＺＯ）、インジウム（Ｉｎ）添加のインジウム亜鉛酸化物（ＩＺＯ）が挙げられる。また、この他にも、ＣｕＩ、ＩｎＳｂＯ4、ＺｎＭｇＯ、ＣｕＩｎＯ2、ＭｇＩｎ2Ｏ4、ＣｄＯ、ＺｎＳｎＯ3等が用いられてもよい。尚、下部電極１３Ａから信号電荷（例えば電子）を読み出す場合には、上部電極１６から取り出される電荷（例えば正孔）は排出されるので、この上部電極１６は、画素毎に分離されていてもよいし、各画素に共通の電極として形成されていてもよい。
【００２７】
（トランジスタＴｒ１〜Ｔｒ４）
転送トランジスタＴｒ１、リセットトランジスタＴｒ２、増幅トランジスタＴｒ３および選択トランジスタＴｒ４はいずれも、例えばゲート、ソースおよびドレインの３端子を有する電界効果型の薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）である。
【００２８】
本実施の形態では、これらのトランジスタＴｒ１〜Ｔｒ４のうち、リセットトランジスタＴｒ２、増幅トランジスタＴｒ３および選択トランジスタＴｒ４は、半導体基板１１の面Ｓ１上（詳細には、半導体基板１１と多層配線層１２との界面近傍）に形成されている。例えば、トランジスタＴｒ２〜Ｔｒ４の活性層およびソース／ドレイン層（ソースまたはドレインとして機能する層）１１４は、半導体基板１１の面Ｓ１表層のｐ型半導体ウェル領域に形成されている。トランジスタＴｒ２〜Ｔｒ４のゲート電極１１１，１１２，１１３は、半導体基板１１の面Ｓ１上に絶縁膜を介して形成されている。ソース／ドレイン層１１４は、ｎ型の不純物拡散層として半導体基板１１に埋め込み形成されている。また、ここでは、リセットトランジスタＴｒ２と増幅トランジスタＴｒ３とのソース／ドレイン層１１４が共有となっており、増幅トランジスタＴｒ３と選択トランジスタＴｒ４とのソース／ドレイン層１１４が共有となっている。尚、転送トランジスタＴｒ１以外の他のトランジスタＴｒ２〜Ｔｒ４については、画素間（例えば隣接する画素同士の間等）において共有することもできる。
【００２９】
図２は、光電変換素子１０とトランジスタＴｒ１〜Ｔｒ４とを含む画素回路の一例を表したものである。このように、本実施の形態の画素回路は、１つの光電変換素子と４つのトランジスタＴｒ１〜Ｔｒ４とを含み、光電変換素子１０のカソードは、転送トランジスタＴｒ１のソースおよびドレインの一方の端子（例えばソース）に接続されている。転送トランジスタＴｒ１の他方の端子（例えばドレイン）は、増幅トランジスタＴｒ３のゲート（ゲート電極１１２）およびリセットトランジスタＴｒ２の端子（例えばソース）に接続されている。増幅トランジスタＴｒ３のドレインは、例えばリセットトランジスタＴｒ２のドレインに接続され、増幅トランジスタＴｒ３のソースは、例えば選択トランジスタＴｒ４のソースに接続されている。選択トランジスタＴｒ４のドレインは、例えば後述の垂直信号線Ｌsigに接続されている。この選択トランジスタＴｒ４のゲート（ゲート電極１１３）は、後述の画素駆動線Ｌreadに接続されている。
【００３０】
上記のように、トランジスタＴｒ１〜Ｔｒ４のうち、増幅トランジスタＴｒ３を含むトランジスタＴｒ２〜Ｔｒ４については、半導体基板１１の面Ｓ１上に形成されるが、転送トランジスタＴｒ１は、半導体基板１１よりも上層の多層配線層１２上に設けられている。
【００３１】
転送トランジスタＴｒ１は、半導体基板１１の構成材料（例えばシリコン）よりもバンドギャップが大きな半導体（以下、ワイドギャップ半導体という）を含む活性層（活性層１３Ｃ）を有している。この転送トランジスタＴｒ１のソースとなる領域が下部電極１３Ａを兼ねている。具体的には、転送トランジスタＴｒ１は、多層配線層１２上に設けられたワイドギャップ半導体層１３と、このワイドギャップ半導体層１３の一部に対向配置されたゲート電極１２０とを有している。ワイドギャップ半導体層１３のゲート電極１２０に対向する一部が活性層１３Ｃとして機能すると共に、この活性層１３Ｃに隣接して、ソースおよび下部電極１３Ａとして機能する領域と、ドレインとして機能する部分（ＦＤ１３Ｂ）とを含む。ドレインとして機能するＦＤ１３Ｂは、いわゆるフローティングディフュージョンを形成する。このＦＤ１３Ｂが、上述したように、増幅トランジスタＴｒ３のゲート電極１１２に、例えば多層配線層１２内に形成された配線層１２１を通じて接続されている。また、このＦＤ１３Ｂは、リセットトランジスタＴｒ２のソース／ドレイン層１１４にも接続されている。
【００３２】
ワイドギャップ半導体層１３は、ワイドギャップ半導体、例えばインジウム（Ｉｎ）、亜鉛（Ｚｎ）およびガリウム（Ｇａ）等のうちの少なくとも１種を含む酸化物半導体により構成されている。
【００３３】
図３には、ワイドギャップ半導体層１３とゲート電極１２０との平面（半導体基板１１面Ｓ１に沿った面）レイアウトの一例について示す。このように、ワイドギャップ半導体層１３では、下部電極１３Ａは、例えば光電変換素子１０の受光領域（開口Ｈに対向する領域）を覆う方形状または矩形状を有している。ワイドギャップ半導体層１３は、例えば、そのような下部電極１３Ａの形状の角から、所定の方向に沿って張り出した部分（張り出し部１３ＢＣ）を有しており、この張り出し部１３ＢＣの一部に跨ってゲート電極１２０が設けられている。張り出し部１３ＢＣのうちのゲート電極１２０から露出した部分がＦＤ１３Ｂとなっている。
【００３４】
転送トランジスタＴｒ１では、ゲート電極１２０のゲート長ａが、所定の長さ以上となるように設定されていることが望ましい。ここで、図４Ａに示したように、転送トランジスタＴｒ１のゲート長ａが大きいと（ａ＝ａ１）、オフ時において下部電極１３Ａ側からＦＤ１３Ｂへのリーク電流（暗電流）は生じにくいが、図４Ｂに示したように、ゲート長ａが短か過ぎると（ａ＝ａ２）、短チャネル効果により暗電流が増加し易くなる。このため、転送トランジスタＴｒ１のゲート長ａは、そのような短チャネル効果起因の暗電流を抑制しうる程度以上の長さに設定されることが望ましい。
【００３５】
［作用・効果］
上記のような固体撮像素子１では、光電変換素子１０へ上部電極１６側から光が入射すると、入射した光の一部または全部は、有機光電変換層１５において検出（吸収）される。これにより、有機光電変換層１５では、電子・正孔対が発生し、それらのうちの一方（例えば電子）が、信号電荷として読み出される。尚、以下では、下部電極１３Ａ側から、信号電荷と電子を読み出す場合を例に挙げて説明する。
【００３６】
具体的には、まず、電荷蓄積状態（リセットトランジスタＴｒ２および転送トランジスタＴｒ１のオフ状態）において、下部電極１３Ａは、まず所定の電圧にリセットされており、そのリセット電圧に対して相対的に低い電圧が上部電極１６に印加される。これにより、有機光電変換層１５で発生した電子・正孔対のうち、電子は、相対的に高電位となっている下部電極１３Ａ側へ導かれる（正孔は上部電極１６側へ導かれる）。
【００３７】
ここで、本実施の形態では、転送トランジスタＴｒ１が、ワイドギャップ半導体を含む活性層１３Ｃを有すると共に、転送トランジスタＴｒ１のソースが下部電極１３Ａを兼ねている。これにより、転送トランジスタＴｒ１のオフ状態では、有機光電変換層１５において発生した電子は、下部電極１３Ａへ導かれ、下部電極１３Ａに蓄積される（転送トランジスタＴｒ１のソースが電荷蓄積層として機能する）。
【００３８】
下部電極１３Ａに蓄積された電子は、読み出し動作時にＦＤ１３Ｂへ転送される。具体的には、転送トランジスタＴｒ１のゲート電極１２０に所定のオン電位が印加され、転送トランジスタＴｒ１がオン状態となると、下部電極１３Ａに蓄積された電荷（電子）が、ＦＤ１３Ｂへ転送される。ＦＤ１３Ｂへ転送された電荷は、増幅トランジスタＴｒ３および選択トランジスタＴｒ４等を通じて、電圧信号として、後述の垂直信号線Ｌsigに読み出される。
【００３９】
この読み出し動作の後、リセットトランジスタＴｒ２および転送トランジスタＴｒ１がいずれもオン状態となることで、ＦＤ１３Ｂと、増幅トランジスタＴｒ３のゲート電極１１２とが、例えば電源電圧ＶＤＤにリセットされる。これにより、下部電極１３Ａが空乏化し、この後、転送トランジスタＴｒ１がオフ状態となると、上述の電荷蓄積状態へ遷移する。
【００４０】
（比較例）
図５は、比較例に係る固体撮像素子の断面構成を表したものである。この比較例では、本実施の形態の固体撮像素子と同様、半導体基板１０１１の面Ｓ１上に、多層配線層１０１２を介して、光電変換素子１０１０が形成されている。光電変換素子１０１０は、下部電極１０１３上に、有機光電変換層１０１４および上部電極１０１５をこの順に積層したものである。また、半導体基板１０１１の面Ｓ１上には、光電変換素子１０１０から信号読み出しを行うための複数のトランジスタ（ここでは、簡便化のため、リセットトランジスタＴｒ１０１および増幅トランジスタＴｒ１０２のみを示す）が形成されている。このような積層型の固体撮像素子の構造において、比較例では、下部電極１０１３が、半導体基板１０１１の表層に形成されたｎ型不純物拡散層１０１９に蓄積される。
【００４１】
この比較例では、有機光電変換層１０１４において発生した電子は、下部電極１０１３および配線１０２０を通じて、半導体基板１０１１内に形成されたｎ型不純物拡散層１０１９に蓄積される。この際、ｎ型不純物拡散層１０１９は半導体基板１０１１のｐ型ウェル領域に形成されることから、ｐｎ接合が生じ、この接合界面に空乏層が形成される。このような空乏層に、欠陥の多いシリコンおよびシリコン酸化物界面が接すると、暗電流が発生し、素子の特性劣化を招く。
【００４２】
これに対し、本実施の形態では、上記のように、転送トランジスタＴｒ１のソースが、光電変換素子１０の下部電極１３Ａを兼ねると共に、ドレイン（ＦＤ１３Ｂ）が、増幅トランジスタＴｒ３のゲート電極１１２に接続されている。これにより、光電変換素子１０から半導体基板１１側への電荷の伝送経路（少なくとも、下部電極１３ＡからＦＤ１３Ｂまでの経路）にｐｎ接合が形成されず、比較例のような空乏層起因の暗電流の発生が抑制される。
【００４３】
また、転送トランジスタＴｒ１のソースは、光電変換素子１０の下部電極１３Ａとして機能すると共に、電荷の蓄積層としても機能する。この転送トランジスタＴｒ１が、ワイドギャップ半導体（例えば酸化物半導体）を含む活性層１３Ｃを有することで、転送トランジスタＴｒ１内において正孔・電子対Ｘ１が生成されにくく、更に少数キャリア濃度も小さいことから、正孔・電子対Ｘ１に起因する暗電流、およびゲート電極１２０下からの拡散電流Ｘ２に起因する暗電流の発生が抑制される（図６）。
【００４４】
以上説明したように本実施の形態では、半導体基板１１上に光電変換素子１０が設けられた構造において、転送トランジスタＴｒ１のソースが、光電変換素子１０の下部電極１３Ａを兼ねると共に、ドレインが、増幅トランジスタＴｒ３のゲート電極１１２に接続されている。これにより、光電変換素子１０から半導体基板１１側への電荷の伝送経路にｐｎ接合が形成されず、ｐｎ接合界面の空乏層に起因する暗電流の発生を抑制できる。また、転送トランジスタＴｒ１の活性層１３Ｃが、ワイドギャップ半導体を含むことで、転送トランジスタＴｒ１において発生する少数電荷あるいは拡散電流に起因する暗電流の発生を抑制できる。よって、暗電流の発生を抑制して、信頼性の高い素子構造を実現することが可能となる。
【００４５】
次に、上記第１の実施の形態の固体撮像素子１の変形例（変形例１〜３）について説明する。以下では、上記実施の形態と同様の構成要素については同一の符号を付し、適宜その説明を省略する。
【００４６】
＜変形例１＞
図７は、変形例１に係る固体撮像素子の断面構成を模式的に表したものである。上記第１の実施の形態では、ワイドギャップ半導体層１３を短波長域の光から保護するために、有機光電変換層１５をワイドギャップ半導体層１３に対向する領域を覆うように形成したが、本変形例のように、遮光層１７を設けてもよい。遮光層１７は、有機光電変換層１５を構成する有機半導体とは異なる材料、例えばタングステン等により構成されている。このような構成によっても、ワイドギャップ半導体層１３への光照射によるトランジスタ特性の変動を抑制することができる。
【００４７】
＜変形例２＞
図８は、変形例２に係る固体撮像素子の断面構成を模式的に表したものである。上記第１の実施の形態では、ワイドギャップ半導体層１３を短波長域の光から保護するために、有機光電変換層１５をワイドギャップ半導体層１３に対向する領域を覆うように形成したが、本変形例のように、例えば紫外線（ＵＶ）を、例えば８０％以上遮断するＵＶカットフィルタ１８を、光電変換素子１０の光入射側に設けてもよい。このような構成によっても、ワイドギャップ半導体層１３への光照射によるトランジスタ特性の変動を抑制することができる。
【００４８】
＜変形例３＞
図９は、変形例３に係る固体撮像素子の断面構成を模式的に表したものである。上記第１の実施の形態では、４つのトランジスタＴｒ１〜Ｔｒ４のうちの転送トランジスタＴｒ１のみをワイドギャップ半導体により多層配線層１２上に形成したが、これら４つのトランジスタＴｒ１〜Ｔｒ４全てをワイドギャップ半導体により形成してもよい。
【００４９】
具体的には、多層配線層１２上にワイドギャップ半導体層１９が設けられ、このワイドギャップ半導体層１９が、転送トランジスタＴｒ１、リセットトランジスタＴｒ２、増幅トランジスタＴｒ３および選択トランジスタＴｒ４のそれぞれの活性層およびソース／ドレインを含んで構成されている。
【００５０】
詳細には、転送トランジスタＴｒ１は、上記第１の実施の形態と同様、ワイドギャップ半導体層１９と、このワイドギャップ半導体層１９の一部に対向配置されたゲート電極１２０を有している。ワイドギャップ半導体層１９のゲート電極１２０に対向する一部が活性層Ｃ１として機能すると共に、この活性層Ｃ１に隣接して、ソースおよび光電変換素子１０の下部電極１９Ａとして機能する領域と、ドレインとして機能する部分（ＦＤ１９Ｂ）とを含む。ワイドギャップ半導体層１９は、上記第１の実施の形態のワイドギャップ半導体層１３と同様の材料から構成され、下部電極１９Ａの機能および形状等は、上述の下部電極１３Ａと同様である。
【００５１】
本変形例では、ワイドギャップ半導体層１９の一部に対向して、リセットトランジスタＴｒ２、増幅トランジスタＴｒ３および選択トランジスタＴｒ４のそれぞれのゲート電極１１１，１１２，１１３が設けられている。ワイドギャップ半導体層１９は、転送トランジスタＴｒ１のＦＤ１９Ｂ側から順に、リセットトランジスタＴｒ２の活性層Ｃ２、増幅トランジスタＴｒ３の活性層Ｃ３および選択トランジスタＴｒ４の活性層Ｃ４を含む。活性層Ｃ２，Ｃ３，Ｃ４は、ゲート電極１１１，１１２，１１３にそれぞれ対向して形成されている。
【００５２】
このようなワイドギャップ半導体層１９では、転送トランジスタＴｒ１のドレイン（ＦＤ１９Ｂ）が、フローティングディフュージョンとして機能すると共に、例えばリセットトランジスタＴｒ２のソースを兼ねている。活性層Ｃ２，Ｃ３間の領域は、例えばリセットトランジスタＴｒ２および増幅トランジスタＴｒ３に共有のソースｄ１となっている。活性層Ｃ３，Ｃ４間の領域は、例えば増幅トランジスタＴｒ３および選択トランジスタＴｒ４に共有のソースｄ１となっている。選択トランジスタＴｒ４のドレインｄ３は、配線１２２を通じて、後述の垂直信号線Ｌsigに接続されている。また、転送トランジスタＴｒ１のドレイン（リセットトランジスタＴｒ２のソース）は、増幅トランジスタＴｒ３のゲート電極１１２に配線１２１を通じて接続されている。
【００５３】
本変形例のように、４つのトランジスタＴｒ１〜Ｔｒ４の全てをワイドギャップ半導体を用いて形成した構成としてもよく、この場合にも、上記第１の実施の形態と同等の効果を得ることができる。また、このような構成により、電荷のリセット、蓄積、転送、およびソースフォロアでの信号増幅までの全ての動作を、ワイドギャップ半導体層１９を用いて行うことが可能となる。
【００５４】
尚、本変形例では、４つのトランジスタＴｒ１〜Ｔｒ４全てを、ワイドギャップ半導体を用いて形成した構成を例示したが、これに限定されず、４つのうちの２つまたは３つのトランジスタ（少なくとも、転送トランジスタＴｒ１およびリセットトランジスタＴｒ２を含む）を、ワイドギャップ半導体を用いて形成してもよい。例えば転送トランジスタＴｒ１と、リセットトランジスタＴｒ２とをワイドギャップ半導体により形成し、他の２つのトランジスタＴｒ３，Ｔｒ４を半導体基板１１の面Ｓ１上に形成した構成であってもよい。あるいは、転送トランジスタＴｒ１、リセットトランジスタＴｒ２および増幅トランジスタＴｒ３をワイドギャップ半導体により形成し、選択トランジスタＴｒ４を半導体基板１１の面Ｓ１上に形成した構成であってもよい。
【００５５】
また、上記第１の実施の形態および変形例１〜３では、表面照射型の固体撮像素子の構成を例に挙げて説明したが、上述のような４Ｔｒ構成（ワイドギャップ半導体を有する転送トランジスタＴｒ１が、光電変換素子１０の下部電極１３Ａ（１９Ａ）とフローティングディフュージョンを兼ねる構成）は、裏面照射型の固体撮像素子にも適用可能である。また、積層型の固体撮像素子（半導体基板上に光電変換層を有するもの）であれば、後述するような縦方向分光型のものであってもよいし、半導体基板１１上に、複数色の光電変換素子を２次元配列（例えばベイヤー配列）させたものであってもよい。
【００５６】
＜第２の実施の形態＞
［構成］
図１０は、本開示の第２の実施形態の固体撮像素子（固体撮像素子２）の断面構成を模式的に表したものである。固体撮像素子２は、上記第１の実施の形態の固体撮像素子と同様、例えばＣＣＤまたはＣＭＯＳイメージセンサなどである。尚、図１０では、後述の画素部（図１８に示した画素部１ａ）のうちの１画素に相当する領域を示している。また、ここでは裏面照射型の構造を例に挙げて説明するが、表面照射型であってもよい。以下では、上記第１の実施の形態と同様の構成要素については同一の符号を付し、適宜説明を省略する。
【００５７】
固体撮像素子２では、半導体基板１１の面Ｓ１（受光側の面）上に、例えば層間絶縁膜１２３を介して、光電変換素子１０ａが形成されると共に、半導体基板１１の面Ｓ２（回路形成面）上には多層配線層１２が形成されている。本実施の形態では、半導体基板１１の面Ｓ２上に、光電変換素子１０ａから信号読み出しを行うための駆動素子として、例えば複数の画素トランジスタが設けられている。具体的には、リセットトランジスタＴｒ５（ＲＳＴ）、増幅トランジスタＴｒ６（ＡＭＰ）および選択トランジスタＴｒ７（ＳＥＬ）（以下では、単にトランジスタＴｒ５〜Ｔｒ７と称することもある）の計３つのトランジスタが形成されている。固体撮像素子２では、これらの３つのトランジスタＴｒ５〜Ｔｒ７を用いて光電変換素子１０ａから信号読み出しを行う、いわゆる３Ｔｒ構成を有している。この半導体基板１１の面Ｓ２上には、これらのトランジスタＴｒ５〜Ｔｒ７が設けられると共に、ロジック回路等からなる周辺回路が形成されている。トランジスタＴｒ５〜Ｔｒ７の具体的な構成については後述する。
【００５８】
この固体撮像素子２は、互いに異なる波長域の光を選択的に検出して光電変換を行う光電変換素子を縦方向に積層した構造を有している。具体的には、固体撮像素子２では、半導体基板１１上に、例えば有機半導体を用いた光電変換素子１０ａが設けられると共に、半導体基板１１内に、例えば２つのフォトダイオード１１Ｂ，１１Ｒが埋め込み形成されている。このような構造により、赤（Ｒ），緑（Ｇ），青（Ｂ）の各色信号を縦方向に分光取得し、カラーフィルタを用いることなく、１画素において複数種類の色信号が得られるようになっている。
【００５９】
（光電変換素子１０ａ）
光電変換素子１０ａは、例えば有機半導体を用いて、選択的な波長の光（例えば緑色光）を吸収して、電子・ホール対を発生させる有機光電変換素子である。また、光電変換素子１０ａは、光電変換により生成された電荷を取り出すための一対の電極として、下部電極２０（第１電極）および上部電極１６（第２電極）間に有機光電変換層１５を挟み込んだ構成を有している。また、上記第１の実施の形態と同様、画素間絶縁膜１４により、光電変換領域が画素毎に分離されている。ここでは、下部電極２０および画素間絶縁膜１４の表面が平坦化されている。また、上部電極１６上には保護膜が形成され、必要に応じて平坦化膜およびオンチップレンズ等が形成されている。尚、緑（Ｇ）は、例えば４９５ｎｍ〜５７０ｎｍの波長域に対応する色であり、有機光電変換層１５は、この波長域のうちの一部または全部の波長域の光を検出可能であればよい。
【００６０】
有機光電変換層１５は、少なくとも、光電変換領域となる下部電極２０に対向する領域に形成されていればよい。本実施の形態では、後述のワイドギャップ半導体層２１の上層に半導体基板１１が介在するので、短波長域の光は、この半導体基板１１によって吸収され、ワイドギャップ半導体層２１への到達を抑制できるからである。
【００６１】
下部電極２０は、例えば画素毎に設けられており、この下部電極２０から電荷（例えば電子）の取り出しがなされる。本実施の形態では、この下部電極２０は、光透過性を有する導電膜からなる。このような導電膜としては、上記第１の実施の形態において挙げたような上部電極１６と同様の材料が用いられる。
【００６２】
フォトダイオード１１Ｂ，１１Ｒはそれぞれ、ｐｎ接合を有するフォトダイオード（Photo Diode）であり、半導体基板１１内の光路上において、面Ｓ１側からフォトダイオード１１Ｂ，１１Ｒの順に形成されている。これらのうち、フォトダイオード１１Ｂは、例えば青色光を選択的に検出して青色に対応する電荷を蓄積させるものであり、例えば半導体基板１１の面Ｓ１に沿った選択的な領域から、多層配線層１２との界面近傍の領域にかけて延在して形成されている。フォトダイオード１１Ｒは、例えば赤色光を選択的に検出して赤色に対応する電荷を蓄積させるものであり、例えばフォトダイオード１１Ｂよりも下層（面Ｓ２側）の領域に形成されている。尚、青（Ｂ）は、例えば４５０ｎｍ〜４９５ｎｍの波長域、赤（Ｒ）は、例えば６２０ｎｍ〜７５０ｎｍの波長域にそれぞれ対応する色であり、フォトダイオード１１Ｂ，１１Ｒはそれぞれ、各波長域のうちの一部または全部の波長域の光を検出可能となっていればよい。
【００６３】
これらのフォトダイオード１１Ｂ，１１Ｒはそれぞれ、図示しないフローティングディフュージョンを介して転送トランジスタに接続されている。尚、図１０には、フォトダイオード１１Ｂ，１１Ｒの各転送トランジスタのゲート（ゲート電極１１５，１１６）のみを図示している。
【００６４】
半導体基板１１内には、上記のようなフォトダイオード１１Ｂ，１１Ｒが形成されると共に、下部電極２０と、半導体基板１１の面Ｓ２上に形成されたトランジスタ（リセットトランジスタＴｒ５等）とを電気的に接続するための、導電性プラグ１２１Ｂが埋め込み形成されている。導電性プラグ１２１Ｂは、例えば貫通ビアにタングステン等の導電膜材料が埋設されたものである。この貫通ビアの側面は、例えばシリコンとの短絡を抑制するために、酸化シリコン（ＳｉＯ2）または窒化シリコン（ＳｉＮ）などの絶縁膜で覆われていることが望ましい。この導電性プラグ１２１Ｂは、層間絶縁膜１２３に形成された配線１２１Ａと、多層配線層１２内の配線１２１Ｃとに接続されている。配線１２１Ａは下部電極２０に接続されている。
【００６５】
（トランジスタＴｒ５〜Ｔｒ７）
リセットトランジスタＴｒ５、増幅トランジスタＴｒ６および選択トランジスタＴｒ７はいずれも、上記第１の実施の形態のトランジスタＴｒ１〜Ｔｒ４と同様、例えばゲート、ソースおよびドレインの３端子を有する電界効果型の薄膜トランジスタである。
【００６６】
図１１は、光電変換素子１０ａとトランジスタＴｒ５〜Ｔｒ７とを含む画素回路の一例を表したものである。このように、本実施の形態の画素回路は、１つの光電変換素子１０ａと３つのトランジスタＴｒ５〜Ｔｒ７とを含む。光電変換素子１０ａのカソード（下部電極２０）は、増幅トランジスタＴｒ６のゲート（ゲート電極１１２）に接続されると共に、例えばリセットトランジスタＴｒ５のソース（ソース２１Ａ）に、配線１２１Ａ、導電性プラグ１２１Ｂおよび配線１２１Ｃを通じて接続されている。換言すると、増幅トランジスタＴｒ６のゲート電極１１２に、例えばリセットトランジスタＴｒ５のソース２１Ａが接続されている。増幅トランジスタＴｒ６のソースは、例えば選択トランジスタＴｒ７のドレインに接続されている。選択トランジスタＴｒ７のソースは、後述の垂直信号線Ｌsigに接続され、選択トランジスタＴｒ７のゲート（ゲート電極１１３）は、後述の画素駆動線Ｌreadに接続されている。
【００６７】
本実施の形態では、これらのトランジスタＴｒ５〜Ｔｒ７のうち、増幅トランジスタＴｒ６および選択トランジスタＴｒ７は、半導体基板１１の面Ｓ２と多層配線層１２との界面近傍に形成されている。例えば、トランジスタＴｒ６，Ｔｒ７のゲート電極１１２，１１３が、多層配線層１２の半導体基板１１側の面に形成されており、トランジスタＴｒ６，Ｔｒ７の活性層およびソース／ドレイン層１１４は、半導体基板１１の面Ｓ２表層のｐ型半導体ウェル領域に形成されている。ここでは、増幅トランジスタＴｒ６と選択トランジスタＴｒ７とのソース／ドレイン層１１４が共有となっている。尚、これらのトランジスタＴｒ５〜Ｔｒ７については、画素間（例えば隣接する画素間等）において共有することもできる。
【００６８】
この一方で、リセットトランジスタＴｒ５は、例えば多層配線層１２内においてトランジスタＴｒ６，Ｔｒ７よりも下層に設けられている。
【００６９】
リセットトランジスタＴｒ５は、上記第１の実施の形態の転送トランジスタＴｒ１と同様、ワイドギャップ半導体を含む活性層（活性層２１Ｃ）を有している。具体的には、リセットトランジスタＴｒ５は、多層配線層１２内に設けられたワイドギャップ半導体層２１と、このワイドギャップ半導体層２１の一部に対向配置されたゲート電極１１１とを有している。ワイドギャップ半導体層２１のゲート電極１１１に対向する一部が活性層２１Ｃとして機能すると共に、この活性層２１Ｃに隣接して、ソース／ドレイン層２１Ａ，２１Ｂが形成されている。
【００７０】
ワイドギャップ半導体層２１は、例えば、上記第１の実施の形態のワイドギャップ半導体層１３と同様の酸化物半導体により構成されている。
【００７１】
上記のように、ワイドギャップ半導体を用いて形成されたリセットトランジスタＴｒ５を、半導体基板１１の面Ｓ２（回路形成面）よりも下層に形成することにより、次のようなメリットがある。具体的には、本実施の形態のように、半導体基板１１内にフォトダイオード１１Ｂ，１１Ｒを形成する場合であっても、リセットトランジスタＴｒ５が、フォトダイオード１１Ｂ，１１Ｒへの入射光の遮蔽物になりにくい。このため、例えば図１２に示したように、フォトダイオード１１Ｂ，１１Ｒに重畳して（対向する領域に）リセットトランジスタＴｒ５を設けることができる。これにより、リセットトランジスタＴｒ５の形状、サイズおよびレイアウトを、フォトダイオード１１Ｂ，１１Ｒのレイアウトによらず、自由に設計することができる。例えば、図１３に示したように、単位画素Ｐに制限されずに、大きなゲート長ｂを持つリセットトランジスタを作ることも可能になり、短チャネル効果を抑制するなど、トランジスタ設計の自由度も高まる。
【００７２】
また、短波長域の光が、ワイドギャップ半導体層２１に到達する前に、有機光電変換層１５によって吸収されるために、光照射に伴うリセットトランジスタＴｒ５の特性変動が抑えられる。特に、４００ｎｍより短い紫外領域の光も、半導体基板１１に吸収されてしまいワイドギャップ半導体の劣化に強い構造となる。
【００７３】
［作用・効果］
上記のような固体撮像素子２では、光電変換素子１０ａへ上部電極１６側から光が入射すると、入射した光の一部（例えば緑色光）は、上記第１の実施の形態と同様、有機光電変換層１５において検出（吸収）される。これにより、有機光電変換層１５では、電子・正孔対が発生し、それらのうちの一方の電荷（例えば電子）が、下部電極２０から取り出される。一方、有機光電変換層１５によって吸収されなかった光（青色光，赤色光）は、半導体基板１１内のフォトダイオード１１Ｂ，１１Ｒにおいて順に吸収され、光電変換される。
【００７４】
具体的には、電荷蓄積状態（リセットトランジスタＴｒ５のオフ状態）において、下部電極２０は、所定の電圧にリセットされており、そのリセット電圧に対して相対的に低い電圧が上部電極１６に印加される。これにより、有機光電変換層１５で発生した電子・正孔対のうち、電子は、相対的に高電位となっている下部電極２０側へ導かれる（正孔は上部電極１６側へ導かれる）。この際、増幅トランジスタＴｒ６のゲート電極１１２は、いわゆるフローティング状態となっている。
【００７５】
本実施の形態では、下部電極２０が、増幅トランジスタＴｒ６のゲート電極１１２に接続されていることにより、電荷蓄積状態では、有機光電変換層１５において発生した電子は、下部電極２０、配線１２１Ａ、導電性プラグ１２１Ｂおよび配線１２１Ｃを通じて、増幅トランジスタＴｒ６のゲート電極１１２に蓄積される。
【００７６】
この後、蓄積された電荷は、読み出し動作の際に、増幅トランジスタＴｒ６および選択トランジスタＴｒ７等を通じて後述の垂直信号線Ｌsigへ読み出される。
【００７７】
読み出し動作の後、リセットトランジスタＴｒ５がオン状態となることで、増幅トランジスタＴｒ３のゲート電極１１２が、例えば電源電圧ＶＤＤにリセットされる。この後、リセットトランジスタＴｒ５がオフ状態となると、上述の電荷蓄積状態へ遷移する。上記のようにして、光電変換素子１０ａから例えば緑色光に基づく電圧信号が得られる。
【００７８】
但し、本実施の形態では、転送ゲートが無い（フローティングディフュージョンに相当する部分が無い）ことから、次のようにしてリセットノイズを除去することが望ましい。即ち、ゲート電極１１２のリセット直後の信号をメモリ等に保持しておき、このリセット直後の信号と、電荷蓄積完了時の信号との差分を取ることが望ましい。
【００７９】
この一方で、フォトダイオード１１Ｂ，１１Ｒにおいて光電変換された、青色光および赤色光に基づく電荷はそれぞれ、転送ゲート（ゲート電極１１５，１１６）を介してフローティングディフュージョンに転送される。この後、図示しない増幅トランジスタおよび選択トランジスタ等を通じて、後述の垂直信号線Ｌsigへ読み出される。このようにして、フォトダイオード１１Ｂ，１１Ｒから例えば青色光および赤色光に基づく電圧信号が得られる。
【００８０】
ここで、本実施の形態では、上記のように、光電変換素子１０ａの下部電極２０が、増幅トランジスタＴｒ６のゲート電極１１２に接続されると共に、リセットトランジスタＴｒ５のソース２１Ａに接続されている。これにより、光電変換素子１０ａから取り出される電荷の伝送経路にｐｎ接合が形成されず、上記第１の実施の形態と同様、空乏層起因の暗電流の発生が抑制される。
【００８１】
また、リセットトランジスタＴｒ５が、ワイドギャップ半導体（例えば酸化物半導体）を含む活性層２１Ｃを有することで、上記転送トランジスタＴｒ１の場合と同様、リセットトランジスタＴｒ５内における正孔・電子対に起因する暗電流、およびゲート電極１１１下からの拡散電流に起因する暗電流の発生が抑制される。
【００８２】
以上説明したように本実施の形態では、半導体基板１１の面Ｓ１上に光電変換素子１０ａが設けられた構造において、光電変換素子１０ａの下部電極２０が、増幅トランジスタＴｒ６のゲート電極１１２に接続されると共に、リセットトランジスタＴｒ５のソース２１Ａに接続されている。これにより、電荷の伝送経路（少なくとも、下部電極２０からフローティングディフュージョンまでの間の経路）にｐｎ接合が形成されず、ｐｎ接合界面の空乏層に起因する暗電流の発生を抑制できる。また、リセットトランジスタＴｒ５の活性層２１Ｃが、ワイドギャップ半導体を含むことで、リセットトランジスタＴｒ５において発生する少数電荷あるいは拡散電流に起因する暗電流の発生を抑制できる。よって、上記第１の実施の形態と同等の効果を得ることができる。
【００８３】
次に、上記第２の実施の形態の固体撮像素子２の変形例（変形例４〜６）について説明する。以下では、上記実施の形態等と同様の構成要素については同一の符号を付し、適宜その説明を省略する。
【００８４】
＜変形例４＞
図１４は、変形例４に係る固体撮像素子の断面構成を模式的に表したものである。上記第２の実施の形態では、裏面照射型の構造を採ることで、ワイドギャップ半導体層２１を光照射に強い構造としたが、本変形例のように表面照射型の場合には、遮光層２２を設けることが望ましい。
【００８５】
遮光層２２は、ワイドギャップ半導体層２１よりも上層であって、有機光電変換層１５よりも下層に設けられている。この遮光層２２の構成材料としては、例えば上記変形例１の遮光層１７と同様の材料が挙げられる。このような構成によっても、ワイドギャップ半導体層２１への光照射によるトランジスタ特性の変動を抑制することができる。また、リセットトランジスタＴｒ５のレイアウト設計の自由度も高くなる。よって、上記第２の実施の形態と同等の効果を得ることができる。
【００８６】
尚、用途に応じて、このような遮光層２２を設けずに、下部電極２０に、金属材料等を用いることにより遮光性を持たせてもよい。あるいは、有機光電変換層１５をワイドギャップ半導体層２１に対向する領域を覆うように形成することによっても、ワイドギャップ半導体層２１への光照射軽減の効果を得ることができる。
【００８７】
＜変形例５＞
図１５は、変形例５に係る固体撮像素子の断面構成を模式的に表したものである。このように、上部電極１６上に、遮光層２３を設けてもよい。この遮光層２３の構成材料としては、例えば上記変形例１の遮光層１７と同様の材料が挙げられる。このような構成によっても、ワイドギャップ半導体層２１への光照射によるトランジスタ特性の変動を抑制することができる。また、リセットトランジスタＴｒ５のレイアウト設計の自由度も高くなる。
【００８８】
＜変形例６＞
図１６は、変形例６に係る固体撮像素子の断面構成を模式的に表したものである。このように、例えば紫外線（ＵＶ）を遮断するＵＶカットフィルタ２４を、光電変換素子１０ａの光入射側に設けてもよい。このような構成によっても、ワイドギャップ半導体層２１への光照射によるトランジスタ特性の変動を抑制することができる。また、リセットトランジスタＴｒ５のレイアウト設計の自由度も高くなる。
【００８９】
＜変形例７＞
図１７は、変形例７に係る固体撮像素子の断面構成を模式的に表したものである。上記第２の実施の形態では、３つのトランジスタＴｒ５〜Ｔｒ７のうちのリセットトランジスタＴｒ５のみをワイドギャップ半導体により形成したが、これら３つのトランジスタＴｒ５〜Ｔｒ７全てをワイドギャップ半導体により形成してもよい。
【００９０】
具体的には、例えば多層配線層１２内にワイドギャップ半導体層２５が設けられ、このワイドギャップ半導体層２５が、リセットトランジスタＴｒ５、増幅トランジスタＴｒ６および選択トランジスタＴｒ７のそれぞれの活性層およびソース／ドレインを含んで構成されている。
【００９１】
詳細には、リセットトランジスタＴｒ５は、上記第２の実施の形態と同様、ワイドギャップ半導体層２５と、このワイドギャップ半導体層２５の一部に対向配置されたゲート電極１１１を有している。ワイドギャップ半導体層２５のゲート電極１１１に対向する一部が活性層Ｃ５（活性層２１Ｃに対応）として機能すると共に、この活性層Ｃ５に隣接して、例えばソース２５Ａが形成されている。ワイドギャップ半導体層２５は、上記第１の実施の形態のワイドギャップ半導体層１３と同様の材料から構成されている。
【００９２】
本変形例では、ワイドギャップ半導体層２５の一部に対向して、増幅トランジスタＴｒ６および選択トランジスタＴｒ７のそれぞれのゲート電極１１２，１１３が設けられている。ワイドギャップ半導体層２５は、リセットトランジスタＴｒ５側から順に、増幅トランジスタＴｒ６の活性層Ｃ６および選択トランジスタＴｒ７の活性層Ｃ７を含む。活性層Ｃ６，Ｃ７は、ゲート電極１１２，１１３にそれぞれ対向して形成されている。
【００９３】
このようなワイドギャップ半導体層２５においても、リセットトランジスタＴｒ５のソース２５Ａが、下部電極２０に接続されると共に、増幅トランジスタＴｒ６のゲート電極１１２に、配線１２１Ｄを通じて接続されている。活性層Ｃ５，Ｃ６間の領域は、例えばリセットトランジスタＴｒ５および増幅トランジスタＴｒ６に共有のドレインｄ４となっている。活性層Ｃ６，Ｃ７間の領域は、例えば増幅トランジスタＴｒ６および選択トランジスタＴｒ７に共有のソース／ドレインｄ５となっている。選択トランジスタＴｒ７のソースｄ６は、配線１２１Ｅを通じて、後述の垂直信号線Ｌsigに接続されている。
【００９４】
本変形例のように、３Ｔｒ構成において、３つのトランジスタＴｒ５〜Ｔｒ７の全てをワイドギャップ半導体を用いて形成した構成としてもよく、この場合にも、上記第２の実施の形態と同等の効果を得ることができる。
【００９５】
尚、本変形例では、３つのトランジスタＴｒ５〜Ｔｒ７全てを、ワイドギャップ半導体を用いて形成した構成を例示したが、これに限定されず、３つのうちの２つのトランジスタをワイドギャップ半導体を用いて形成してもよい。例えばリセットトランジスタＴｒ５と増幅トランジスタＴｒ６とをワイドギャップ半導体により形成し、選択トランジスタＴｒ７を半導体基板１１の回路形成面に形成した構成であってもよい。
【００９６】
また、上記第２の実施の形態および変形例４〜７において説明した３Ｔｒ構成を有する固体撮像素子は、表面照射型および裏面照射型のいずれの構成にも適用可能である。また積層型の固体撮像素子であれば、縦方向分光型のものであってもよいし、半導体基板１１上に、複数色の光電変換素子を２次元配列（例えばベイヤー配列）させたものであってもよい。但し、裏面照射型かつ２次元配列の固体撮像素子において、上述したような、リセットトランジスタＴｒ５への光照射抑制の効果およびレイアウト自由度向上の効果を、より有効に活かすことができる。
【００９７】
＜適用例１＞
図１８は、上記第１，第２の実施の形態および変形例１〜７等において説明した固体撮像素子（固体撮像素子１，２）を各画素に用いた装置全体の構成を表したものである。このように、固体撮像素子１，２（以下、固体撮像素子１を例に挙げて説明する）は、半導体基板１１上に、撮像エリアとしての画素部１ａを有すると共に、この画素部１ａの周辺領域に、例えば行走査部１３１、水平選択部１３３、水平選択部１３４およびシステム制御部１３２からなる周辺回路部１３０を有している。
【００９８】
画素部１ａは、例えば行列状に２次元配置された複数の単位画素Ｐ（固体撮像素子１に相当）を有している。この単位画素Ｐには、例えば画素行ごとに画素駆動線Ｌread（具体的には行選択線およびリセット制御線）が配線され、画素列ごとに垂直信号線Ｌsigが配線されている。画素駆動線Ｌreadは、画素からの信号読み出しのための駆動信号を伝送するものである。画素駆動線Ｌreadの一端は、行走査部１３１の各行に対応した出力端に接続されている。
【００９９】
行走査部１３１は、シフトレジスタやアドレスデコーダ等によって構成され、画素部１ａの各画素Ｐを、例えば行単位で駆動する画素駆動部である。行走査部１３１によって選択走査された画素行の各画素Ｐから出力される信号は、垂直信号線Ｌsigの各々を通して水平選択部１３３に供給される。水平選択部１３３は、垂直信号線Ｌsigごとに設けられたアンプや水平選択スイッチ等によって構成されている。
【０１００】
水平選択部１３４は、シフトレジスタやアドレスデコーダ等によって構成され、水平選択部１３３の各水平選択スイッチを走査しつつ順番に駆動するものである。この水平選択部１３４による選択走査により、垂直信号線Ｌsigの各々を通して伝送される各画素の信号が順番に水平信号線１３５に出力され、当該水平信号線１３５を通して基板１１の外部へ伝送される。
【０１０１】
行走査部１３１、水平選択部１３３、水平選択部１３４および水平信号線１３５からなる回路部分は、基板１１上に直に形成されていてもよいし、あるいは外部制御ＩＣに配設されたものであってもよい。また、それらの回路部分は、ケーブル等により接続された他の基板に形成されていてもよい。
【０１０２】
システム制御部１３２は、外部から与えられるクロックや、動作モードを指令するデータなどを受け取り、また、固体撮像素子１の内部情報などのデータを出力するものである。システム制御部１３２はさらに、各種のタイミング信号を生成するタイミングジェネレータを有し、当該タイミングジェネレータで生成された各種のタイミング信号を基に行走査部１３１、水平選択部１３３および水平選択部１３４などの周辺回路の駆動制御を行う。
【０１０３】
＜適用例２＞
上述の固体撮像装置１は、例えばデジタルスチルカメラやビデオカメラ等のカメラシステムや、撮像機能を有する携帯電話など、撮像機能を備えたあらゆるタイプの電子機器に適用することができる。図１９に、その一例として、電子機器３（カメラ）の概略構成を示す。この電子機器３は、例えば静止画または動画を撮影可能なビデオカメラであり、固体撮像素子１と、光学系（光学レンズ）３１０と、シャッタ装置３１１と、固体撮像素子１およびシャッタ装置３１１を駆動する駆動部３１３と、信号処理部３１２とを有する。
【０１０４】
光学系３１０は、被写体からの像光（入射光）を固体撮像素子１の画素部１ａへ導くものである。この光学系３１０は、複数の光学レンズから構成されていてもよい。シャッタ装置３１１は、固体撮像素子１への光照射期間および遮光期間を制御するものである。駆動部３１３は、固体撮像素子１の転送動作およびシャッタ装置３１１のシャッタ動作を制御するものである。信号処理部３１２は、固体撮像素子１から出力された信号に対し、各種の信号処理を行うものである。信号処理後の映像信号Ｄoutは、メモリなどの記憶媒体に記憶されるか、あるいは、モニタ等に出力される。
【０１０５】
以上、実施の形態および変形例を挙げて説明したが、本開示内容は上記実施の形態等に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態等では、半導体基板１１上に形成される光電変換素子において、下部電極を画素毎に分離して設け、この下部電極側から信号電荷を読み出す場合を例に挙げて説明したが、これに限らず、上部電極１６を画素毎に分離し、上部電極１６側から信号電荷を読み出す構成であってもよい。
【０１０６】
また、上記実施の形態等では、光電変換素子において発生した電子・正孔対のうち、電子を信号電荷として取り出す場合を例に挙げて説明したが、これに限定されず、正孔を信号電荷として取り出すようにしてもよい。
【０１０７】
更に、上記実施の形態等では、光電変換素子が半導体基板上に形成されてなる積層型の固体撮像素子であれば、縦方向分光型であってもよいし、各色の光電変換素子がベイヤー配列等の２次元配列されたものであってもよい。また、縦方向分光型としては、上記第２の実施の形態において、半導体基板１１上の光電変換素子１０ａにより緑色光を検出し、半導体基板１１内のフォトダイオード１１Ｂ，１１Ｒにより青色光，赤色光をそれぞれ検出する場合を例示したが、本開示内容はこれに限定されるものではない。即ち、半導体基板１１上に互いに異なる波長を光電変換する２種以上の光電変換素子を積層してもよいし、半導体基板１１内に、１種または３種以上のフォトダイオードを形成してもよい。
【０１０８】
尚、本開示は、以下のような構成であってもよい。
（１）
第１の半導体からなる基板と、
前記基板上に設けられると共に、前記基板側から順に第１電極、光電変換層および第２電極を有する光電変換素子と、
前記光電変換素子から信号読み出しを行うための電界効果型の複数のトランジスタと
を備え、
前記複数のトランジスタは、転送トランジスタおよび増幅トランジスタを含み、
前記転送トランジスタは、
前記第１の半導体よりもバンドギャップの大きな第２の半導体を含む活性層を有し、
ソースおよびドレインのうちの一方の端子が、前記光電変換素子の前記第１電極または前記第２電極を兼ねると共に、他方の端子が、前記増幅トランジスタのゲートに接続されている
固体撮像素子。
（２）
前記転送トランジスタは、
前記第２の半導体を含むワイドギャップ半導体層と、
前記ワイドギャップ半導体層の一部に対向配置されたゲート電極とを有し、
前記ワイドギャップ半導体層は、前記ゲート電極に対向する一部が前記活性層として機能すると共に、前記活性層に隣接して、前記ソースおよび前記第１電極として機能する領域と、前記ドレインおよびフローティングディフュージョンとして機能する領域とを含む
上記（１）に記載の固体撮像素子。
（３）
前記増幅トランジスタは、前記基板の回路形成面に設けられている
上記（２）に記載の固体撮像素子。
（４）
前記複数のトランジスタは、前記転送トランジスタおよび増幅トランジスタと共に、リセットトランジスタおよび選択トランジスタを含み、
前記リセットトランジスタのソースまたはドレインは、前記増幅トランジスタのソースおよびドレインのうちの一方の端子に接続され、
前記選択トランジスタのソースまたはドレインは、前記増幅トランジスタのソースおよびドレインのうちの他方の端子に接続されている
上記（２）または（３）に記載の固体撮像素子。
（５）
前記ワイドギャップ半導体層は、更に、前記リセットトランジスタ、前記増幅トランジスタおよび前記選択トランジスタのそれぞれの活性層、ソースおよびドレインとして機能する部分を含む
上記（４）に記載の固体撮像素子。
（６）
前記第１の半導体はシリコンであり、
前記第２の半導体は、インジウム（Ｉｎ），ガリウム（Ｇａ）および亜鉛（Ｚｎ）のうちの少なくとも１種を含む酸化物半導体である
上記（１）〜（５）のいずれかに記載の固体撮像素子。
（７）
前記光電変換層は、前記ワイドギャップ半導体層の形成領域を覆って設けられている
上記（６）に記載の固体撮像素子。
（８）
前記ワイドギャップ半導体層よりも上層であって、前記光電変換素子の受光領域を除く領域に、前記光電変換層とは異なる材料からなる遮光層が設けられている
上記（６）または（７）に記載の固体撮像素子。
（９）
光入射側に紫外線カットフィルタが設けられている
上記（６）〜（８）のいずれかに記載の固体撮像素子。
（１０）
第１の半導体からなる基板と、
前記基板上に設けられると共に、前記基板側から順に第１電極、光電変換層および第２電極を有する光電変換素子と、
前記光電変換素子から信号読み出しを行うための電界効果型の複数のトランジスタと
を備え、
前記複数のトランジスタは、リセットトランジスタおよび増幅トランジスタを含み、
前記リセットトランジスタは、
前記第１の半導体よりもバンドギャップの大きな第２の半導体を含む活性層を有し、
前記光電変換素子の前記第１電極または前記第２電極が、前記リセットトランジスタのソースおよびドレインのうちの一方の端子に接続されると共に、前記増幅トランジスタのゲートに接続されている
固体撮像素子。
（１１）
前記リセットトランジスタは、
前記第２の半導体を含むワイドギャップ半導体層と、
前記ワイドギャップ半導体層の一部に対向配置されたゲート電極とを有する
上記（１０）に記載の固体撮像素子。
（１２）
前記増幅トランジスタは、前記基板の回路形成面に設けられている
上記（１１）に記載の固体撮像素子。
（１３）
前記複数のトランジスタは、前記リセットトランジスタおよび増幅トランジスタと共に、選択トランジスタを含み、
前記選択トランジスタのソースまたはドレインは、前記増幅トランジスタのソースまたはドレインに接続されている
上記（１１）または（１２）に記載の固体撮像素子。
（１４）
前記ワイドギャップ半導体層は、更に、前記増幅トランジスタおよび前記選択トランジスタのそれぞれの活性層、ソースおよびドレインとして機能する部分を含む
上記（１３）に記載の固体撮像素子。
（１５）
前記第１の半導体はシリコンであり、
前記第２の半導体は、インジウム（Ｉｎ），ガリウム（Ｇａ）および亜鉛（Ｚｎ）のうちの少なくとも１種を含む酸化物半導体である
上記（１０）〜（１４）のいずれかに記載の固体撮像素子。
（１６）
前記光電変換層は、前記ワイドギャップ半導体層の形成領域を覆って設けられている
上記（１５）に記載の固体撮像素子。
（１７）
前記ワイドギャップ半導体層よりも上層であって、前記光電変換素子の受光領域を除く領域に、前記光電変換層とは異なる材料からなる遮光層が設けられている
上記（１５）または（１６）に記載の固体撮像素子。
（１８）
光入射側に紫外線カットフィルタが設けられている
上記（１５）〜（１７）のいずれかに記載の固体撮像素子。
（１９）
第１の半導体からなる基板と、
前記基板上に設けられると共に、前記基板側から順に第１電極、光電変換層および第２電極を有する光電変換素子と、
前記光電変換素子から信号読み出しを行うための電界効果型の複数のトランジスタと
を備え、
前記複数のトランジスタは、転送トランジスタおよび増幅トランジスタを含み、
前記転送トランジスタは、
前記第１の半導体よりもバンドギャップの大きな第２の半導体を含む活性層を有し、
ソースおよびドレインのうちの一方の端子が、前記光電変換素子の前記第１電極または前記第２電極を兼ねると共に、他方の端子が、前記増幅トランジスタのゲートに接続されている
固体撮像素子を有する電子機器。
（２０）
第１の半導体からなる基板と、
前記基板上に設けられると共に、前記基板側から順に第１電極、光電変換層および第２電極を有する光電変換素子と、
前記光電変換素子から信号読み出しを行うための電界効果型の複数のトランジスタと
を備え、
前記複数のトランジスタは、リセットトランジスタおよび増幅トランジスタを含み、
前記リセットトランジスタは、
前記第１の半導体よりもバンドギャップの大きな第２の半導体を含む活性層を有し、
前記光電変換素子の前記第１電極または前記第２電極が、前記リセットトランジスタのソースおよびドレインのうちの一方の端子に接続されると共に、前記増幅トランジスタのゲートに接続されている
固体撮像素子を有する電子機器。
【０１０９】
本出願は、日本国特許庁において２０１３年１月１６日に出願された日本特許出願番号第２０１３−５２７４号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
【０１１０】
当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。
【図１】
2014112279.tif 000003
【図２】
2014112279.tif 000004
【図３】
2014112279.tif 000005
【図４Ａ】
2014112279.tif 000006
【図４Ｂ】
2014112279.tif 000007
【図５】
2014112279.tif 000008
【図６】
2014112279.tif 000009
【図７】
2014112279.tif 000010
【図８】
2014112279.tif 000011
【図９】
2014112279.tif 000012
【図１０】
2014112279.tif 000013
【図１１】
2014112279.tif 000014
【図１２】
2014112279.tif 000015
【図１３】
2014112279.tif 000016
【図１４】
2014112279.tif 000017
【図１５】
2014112279.tif 000018
【図１６】
2014112279.tif 000019
【図１７】
2014112279.tif 000020
【図１８】
2014112279.tif 000021
【図１９】
2014112279.tif 000022
【国際調査報告】
2014112279.tif 000023
2014112279.tif 000024
2014112279.tif 000025
2014112279.tif 000026