(57)【要約】第１電源電圧ＶＴＦＴ及び可変の第２電源電圧ＶＥＬを生成する電源部（６０）と、第１電源電圧ＶＴＦＴを発光素子（３３）へ伝達する第１電源線（７１）と、第２電源電圧ＶＥＬを発光素子（３３）へ伝達する第２電源線（７２）とを備え、電源部（６０）は、スイッチング制御部（６６）と、第１端子が第２電源線（７２）に接続されるインダクタ（６５）と、インダクタ（６５）の第２端子と入力端子（６８）との導通及び非導通を切り換える第１スイッチ素子（６１）と、インダクタ（６５）の第２端子と入力端子（６９）との導通及び非導通を切り換える第２スイッチ素子（６２）と、第１電極が一定電圧に接続されるキャパシタ（６４）と、インダクタ（６５）の第２端子とキャパシタ（６４）の第２電極との導通及び非導通を切り換える第３スイッチ素子（６３）とを有し、第２電源線（７２）の寄生容量（７０）からキャパシタ（６４）に電力を回収し回生する。
2015019543.tif 000002
【特許請求の範囲】
【請求項１】
複数の発光素子と、
入力電源電圧から、前記複数の発光素子の発光に用いられる第１電源電圧及び可変の第２電源電圧を生成する電源部と、
前記第１電源電圧を前記電源部から前記複数の発光素子へ伝達する第１電源線と、
前記第２電源電圧を前記電源部から前記複数の発光素子へ伝達する第２電源線と、を備え、
前記電源部は、
前記入力電源電圧が印加される一対の入力端子と、
スイッチング制御部と、
第１端子が前記第２電源線に接続されるインダクタと、
前記スイッチング制御部によって制御され、前記インダクタの第２端子と、前記入力端子の一方との導通及び非導通を切り換える第１スイッチ素子と、
前記スイッチング制御部によって制御され、前記インダクタの前記第２端子と、前記入力端子の他方との導通及び非導通を切り換える第２スイッチ素子と、
第１電極が一定電圧に接続されるキャパシタと、
前記スイッチング制御部によって制御され、前記インダクタの前記第２端子と、前記キャパシタの第２電極との導通及び非導通を切り換える第３スイッチ素子と、
を有し、
前記スイッチング制御部は、
前記第２電源電圧が第１電圧に設定されているとき、前記インダクタに流れる電流で前記キャパシタに電荷を蓄積するために、前記第１スイッチ素子及び前記第２スイッチ素子の何れか一方と前記第３スイッチ素子とを排他的に導通状態にし、
前記第２電源電圧を前記第１電圧から第２電圧に変更するとき、前記キャパシタに蓄積された電荷で前記第２電源線の寄生容量を充電するために、前記第３スイッチ素子を導通状態にする、
表示パネル。
【請求項２】
前記スイッチング制御部は、
前記発光素子の発光期間において、前記インダクタに流れる電流で前記キャパシタに電荷を蓄積するために、前記第２スイッチ素子と前記第３スイッチ素子とを排他的に導通状態にし、
前記発光素子の非発光期間になったときに、前記キャパシタに蓄積された電荷で前記第２電源線の寄生容量を充電するために、前記第３スイッチ素子を導通状態にする、
請求項１に記載の表示パネル。
【請求項３】
前記スイッチング制御部は、
前記発光素子の非発光期間において、前記インダクタに流れる電流で前記キャパシタに電荷を蓄積するために、前記第２スイッチ素子と前記第３スイッチ素子とを排他的に導通状態にし、
前記発光素子の発光期間になったときに、前記キャパシタに蓄積された電荷で前記第２電源線の寄生容量を充電するために、前記第３スイッチ素子を導通状態にする、
請求項１に記載の表示パネル。
【請求項４】
表示パネルの駆動方法であって、
前記表示パネルは、
複数の発光素子と、
入力電源電圧から、前記複数の発光素子の発光に用いられる第１電源電圧及び可変の第２電源電圧を生成する電源部と、
前記第１電源電圧を前記電源部から前記複数の発光素子へ伝達する第１電源線と、
前記第２電源電圧を前記電源部から前記複数の発光素子へ伝達する第２電源線と、を備え、
前記電源部は、
前記入力電源電圧が印加される一対の入力端子と、
スイッチング制御部と、
第１端子が前記第２電源線に接続されるインダクタと、
前記スイッチング制御部によって制御され、前記インダクタの第２端子と、前記入力端子の一方との導通及び非導通を切り換える第１スイッチ素子と、
前記スイッチング制御部によって制御され、前記インダクタの前記第２端子と、前記入力端子の他方との導通及び非導通を切り換える第２スイッチ素子と、
第１電極が一定電圧に接続されるキャパシタと、
前記スイッチング制御部によって制御され、前記インダクタの前記第２端子と、前記キャパシタの第２電極との導通及び非導通を切り換える第３スイッチ素子と、
を有し、
前記駆動方法は、
前記第２電源電圧が第１電圧に設定されているとき、前記インダクタに流れる電流で前記キャパシタに電荷を蓄積するために、前記第１スイッチ素子及び前記第２スイッチ素子の何れか一方と前記第３スイッチ素子とを排他的に導通状態にすることと、
前記第２電源電圧を前記第１電圧から第２電圧に変更するとき、前記キャパシタに蓄積された電荷で前記第２電源線の寄生容量を充電するために、前記第３スイッチ素子を導通状態にすることと、を含む、
表示パネルの駆動方法。
【請求項５】
前記発光素子の発光期間において、前記インダクタに流れる電流で前記キャパシタに電荷を蓄積するために、前記第２スイッチ素子と前記第３スイッチ素子とを排他的に導通状態にし、
前記発光素子の非発光期間になったときに、前記キャパシタに蓄積された電荷で前記第２電源線の寄生容量を充電するために、前記第３スイッチ素子を導通状態にする、
請求項４に記載の表示パネルの駆動方法。
【請求項６】
前記発光素子の非発光期間において、前記インダクタに流れる電流で前記キャパシタに電荷を蓄積するために、前記第２スイッチ素子と前記第３スイッチ素子とを排他的に導通状態にし、
前記発光素子の発光期間になったときに、前記キャパシタに蓄積された電荷で前記第２電源線の寄生容量を充電するために、前記第３スイッチ素子を導通状態にする、
請求項４に記載の表示パネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は表示パネル及び表示パネルの駆動方法に関する。特には、表示パネルに電力を供給する技術に関する。
【背景技術】
【０００２】
従来、画像表示装置において、個別に発光制御可能な複数の画素部を配列してなる表示パネルが広く用いられている。有機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示パネルは、そのような表示パネルの一例である。有機ＥＬ表示パネルは、薄型軽量でかつ高速な応答性及び広い視野角という優れた特性を有し、高い将来性が期待される表示パネルである。近年、有機ＥＬ表示パネルの大型化、省電力化、高画質化に向けた研究、開発が盛んに行われている。【０００３】
例えば、特許文献１及び特許文献２には、容量性負荷の駆動回路において電力効率を向上させる技術が開示されている。これらの文献には、寄生容量を有するＥＬ素子を容量性負荷として駆動する回路において、ＥＬ素子に充電された電荷をコンデンサで回収して再利用することにより、電力効率を向上させる技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−９０８０５号公報
【特許文献２】特開平９−３２２５６０号公報
【発明の概要】
【０００５】
しかしながら、従来の技術では、電源線の寄生容量に起因する電力ロスへの、有効な対策は取られていない。
【０００６】
本開示は、上記の事情に鑑みてなされたものであり、電源線の寄生容量への充電による電力ロスを低減するための好適な構成を持つ表示パネル及びその駆動方法を提供する。
【０００７】
上記課題を解決するために、本開示に係る表示パネルの１つの態様は、複数の発光素子と、入力電源電圧から、前記複数の発光素子の発光に用いられる第１電源電圧及び可変の第２電源電圧を生成する電源部と、前記第１電源電圧を前記電源部から前記複数の発光素子へ伝達する第１電源線と、前記第２電源電圧を前記電源部から前記複数の発光素子へ伝達する第２電源線と、を備え、前記電源部は、前記入力電源電圧が印加される一対の入力端子と、スイッチング制御部と、第１端子が前記第２電源線に接続されるインダクタと、前記スイッチング制御部によって制御され、前記インダクタの第２端子と、前記入力端子の一方との導通及び非導通を切り換える第１スイッチ素子と、前記スイッチング制御部によって制御され、前記インダクタの前記第２端子と、前記入力端子の他方との導通及び非導通を切り換える第２スイッチ素子と、第１電極が一定電圧に接続されるキャパシタと、前記スイッチング制御部によって制御され、前記インダクタの前記第２端子と、前記キャパシタの第２電極との導通及び非導通を切り換える第３スイッチ素子と、を有し、前記スイッチング制御部は、前記第２電源電圧が第１電圧に設定されているとき、前記インダクタに流れる電流で前記キャパシタに電荷を蓄積するために、前記第１スイッチ素子及び前記第２スイッチ素子の何れか一方と前記第３スイッチ素子とを排他的に導通状態にし、前記第２電源電圧を前記第１電圧から第２電圧に変更するとき、前記キャパシタに蓄積された電荷で前記第２電源線の寄生容量を充電するために、前記第３スイッチ素子を導通状態にする。
なお、包括的又は具体的な態様は、システム、集積回路、コンピュータプログラム又はコンピュータ読み取り可能なＣＤ−ＲＯＭなどの記録媒体で実現されてもよい。また、包括的又は具体的な態様は、システム、方法、集積回路、コンピュータプログラム又は記録媒体の任意な組み合わせで実現されてもよい。
【０００８】
本開示によると、インダクタからキャパシタへ電力を回収し、電源線の寄生容量を充電するために回生するので、電力ロスを削減することができる。
【図面の簡単な説明】
【０００９】
【図１】図１は、実施の形態における表示パネルを含む表示装置の一例を示す機能ブロック図である。
【図２】図２は、実施の形態における電源部及び画素部の構成の一例を示す回路図である。
【図３】図３は、実施の形態における、表示パネルの駆動タイミングの一例を説明するためのタイミングチャートである。
【図４】図４は、実施の形態における電源部及び画素部における、主要な信号の一例を示すタイミングチャートである。
【図５Ａ】図５Ａは、実施の形態における、電源部の動作の一例を示す回路図である。
【図５Ｂ】図５Ｂは、実施の形態における、電源部の動作の一例を示す回路図である。
【図５Ｃ】図５Ｃは、実施の形態における、電源部の動作の一例を示す回路図である。
【図５Ｄ】図５Ｄは、実施の形態における、電源部の動作の一例を示す回路図である。
【図５Ｅ】図５Ｅは、実施の形態における、電源部の動作の一例を示す回路図である。
【図６】図６は、本開示の表示パネルを用いた薄型フラットＴＶの一例を示す外観図である。
【図７】図７は、変形例における電源部及び画素部の構成の一例を示す回路図である。
【図８】図８は、変形例における電源部及び画素部における、主要な信号の一例を示すタイミングチャートである。
【図９Ａ】図９Ａは、変形例における、電源部の動作の一例を示す回路図である。
【図９Ｂ】図９Ｂは、変形例における、電源部の動作の一例を示す回路図である。
【図９Ｃ】図９Ｃは、変形例における、電源部の動作の一例を示す回路図である。
【図９Ｄ】図９Ｄは、変形例における、電源部の動作の一例を示す回路図である。
【図９Ｅ】図９Ｅは、変形例における、電源部の動作の一例を示す回路図である。
【図１０】図１０は、変形例における表示パネルを含む表示装置の一例を示す機能ブロック図である。
【図１１】図１１は、変形例における電源部及び画素部の構成の一例を示す回路図である。
【発明を実施するための形態】
【００１０】
（本開示の基礎となった知見）
本発明者は、背景技術の欄において記載した、表示パネルにおける電源線の寄生容量に起因する電力ロスに関し、以下の問題が生じることを見出した。
【００１１】
有機ＥＬ表示パネルのみならず、典型的な表示パネルには、複数の画素部に動作電力を供給するための電源線が設けられている。電源線には、例えば絶縁層を介して他の電源線と互いに交差することにより発生する寄生容量や、ＥＬ素子自体のアノード・カソード間の寄生容量などが存在する。電源線の寄生容量は、表示パネルの電力効率を損なう原因になる。例えば、画素部の発光及び非発光を制御するといった目的で、電源線に出力する電圧を変化させる場合、電源線の寄生容量を充電・放電するために電力が消費される。そのような電力は、表示パネルにおいて、画素部の発光に寄与しない電力ロスになり得る。典型的には、表示パネルがより大型化するにつれて、電源線の寄生容量はより大きくなる。その結果、電源線の寄生容量を充電するための電力ロスが増大して、表示パネルの電力効率が大きく損なわれることになる。
【００１２】
このような問題を解決するために、開示される１つの態様に係る表示パネルは、複数の発光素子と、入力電源電圧から、前記複数の発光素子の発光に用いられる第１電源電圧及び可変の第２電源電圧を生成する電源部と、前記第１電源電圧を前記電源部から前記複数の発光素子へ伝達する第１電源線と、前記第２電源電圧を前記電源部から前記複数の発光素子へ伝達する第２電源線と、を備え、前記電源部は、前記入力電源電圧が印加される一対の入力端子と、スイッチング制御部と、第１端子が前記第２電源線に接続されるインダクタと、前記スイッチング制御部によって制御され、前記インダクタの第２端子と、前記入力端子の一方との導通及び非導通を切り換える第１スイッチ素子と、前記スイッチング制御部によって制御され、前記インダクタの前記第２端子と、前記入力端子の他方との導通及び非導通を切り換える第２スイッチ素子と、第１電極が一定電圧に接続されるキャパシタと、前記スイッチング制御部によって制御され、前記インダクタの前記第２端子と、前記キャパシタの第２電極との導通及び非導通を切り換える第３スイッチ素子と、を有し、前記スイッチング制御部は、前記第２電源電圧が第１電圧に設定されているとき、前記インダクタに流れる電流で前記キャパシタに電荷を蓄積するために、前記第１スイッチ素子及び前記第２スイッチ素子の何れか一方と前記第３スイッチ素子とを排他的に導通状態にし、前記第２電源電圧を前記第１電圧から第２電圧に変更するとき、前記キャパシタに蓄積された電荷で前記第２電源線の寄生容量を充電するために、前記第３スイッチ素子を導通状態にする。
【００１３】
このような構成によれば、前記インダクタから前記キャパシタへ電力を回収することができる。また、回収した電力を前記第２電源線の寄生容量を充電するために回生するので、前記第２電源線の寄生容量の充電に係る電力ロスを削減することができる。
【００１４】
また、例えば、前記表示パネルにおいて、前記スイッチング制御部は、前記発光素子の発光期間において、前記インダクタに流れる電流で前記キャパシタに電荷を蓄積するために、前記第２スイッチ素子と前記第３スイッチ素子とを排他的に導通状態にし、前記発光素子の非発光期間になったときに、前記キャパシタに蓄積された電荷で前記第２電源線の寄生容量を充電するために、前記第３スイッチ素子を導通状態にしてもよい。
【００１５】
このような構成によれば、前記発光素子を発光させるために比較的大きな電流が前記インダクタ流れている発光期間において前記キャパシタに電力を回収し、非発光期間で回生するので、大きな電力を回収、回生できる。その結果、電力ロスを削減する大きな効果が得られる。
【００１６】
また、例えば、前記表示パネルにおいて、前記スイッチング制御部は、前記発光素子の非発光期間において、前記インダクタに流れる電流で前記キャパシタに電荷を蓄積するために、前記第２スイッチ素子と前記第３スイッチ素子とを排他的に導通状態にし、前記発光素子の発光期間になったときに、前記キャパシタに蓄積された電荷で前記第２電源線の寄生容量を充電するために、前記第３スイッチ素子を導通状態にしてもよい。
【００１７】
このような構成によれば、非発光期間に得られる比較的小さな電力さえをも回収し、発光期間で回生するので、電力を無駄なく回収、回生できる。その結果、電力ロスを削減するより大きな効果が得られる。
【００１８】
本開示は、このような表示パネルとして実現できるだけでなく、このような表示パネルの駆動方法として実現することもできる。
【００１９】
以下、本開示の実施の形態を、図面を参照しながら説明する。なお、全ての図を通じて実質的に同一又は相当する要素には同一の符号を付し、その説明は省略する場合がある。また、以下で説明する実施の形態は、何れも本開示の一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する趣旨ではない。以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
【００２０】
実施の形態における表示パネルは、個別に発光制御可能な複数の画素部をマトリクス状に配置してなる表示パネルである。また、実施の形態における表示パネルは、当該複数の画素部に駆動電力を供給するための電源線の寄生容量に蓄積されたエネルギーを回収及び回生するためのキャパシタ、インダクタ、及びスイッチ素子を備えている。
【００２１】
図１は、実施の形態における、表示パネル１の構成の一例を示す機能ブロック図である。
【００２２】
表示パネル１は、表示部２０、信号線駆動部４０、走査線駆動部４２、パネル制御部５０、及び電源部６０から構成される。
【００２３】
表示部２０は、複数の画素部３０をマトリクス状に配置してなる。当該マトリクスの各列には同じ列に配置される複数の画素部３０に共通に接続されるデータ信号線４１が設けられる。また、当該マトリクスの各行には同じ行に配置される複数の画素部３０に共通に接続される走査信号線４３が設けられる。
【００２４】
パネル制御部５０は、外部から映像信号を受信し、当該映像信号で表される画像が表示部２０に表示されるように、信号線駆動部４０、走査線駆動部４２を制御する。
【００２５】
信号線駆動部４０は、データ信号線４１を介して、画素部３０に、輝度に対応するデータ信号を供給する。
【００２６】
走査線駆動部４２は、走査信号線４３を介して、画素部３０に、画素部３０の動作を制御するための制御信号を供給する。
【００２７】
画素部３０は、データ信号に対応する輝度で発光素子を発光させる回路であり、発光素子である有機ＥＬ素子３３とともに、２つのトランジスタと１つのキャパシタとで構成される。
【００２８】
電源部６０は、外部から供給される入力電源電圧Ｖ＋、Ｖ−を表示パネル１の動作用に調整して、表示パネル１の各部に分配する。電源部６０は、例えば、入力電源電圧Ｖ＋、Ｖ−から画素部３０の発光用の第１電源電圧及び可変の第２電源電圧を生成して、電源線７１、７２を介して表示部２０に供給する。第２電源電圧は、パネル制御部５０から信号線５１を介して指示される電圧と等しくなるように調整される。電源線７１、７２は、全ての画素部３０に共通に接続される。
【００２９】
図２は、電源部６０及び画素部３０の構成、及び電源部６０と画素部３０との接続の一例を示す回路図である。図２には、電源線７２の寄生容量７０が明示的に示されている。
【００３０】
電源部６０において、トランジスタ６１、６２、インダクタ６５、及びスイッチング制御部６６は、スイッチングレギュレータを構成している。トランジスタ６３、キャパシタ６４、インダクタ６５は、スイッチング制御部６６による制御下で、電源線７２の寄生容量７０の充電に用いられる電力の回収及び回生を行う。スイッチング制御部６６は、発振器、比較器などを用いて構成され、後ほど詳細に説明するタイミング及び条件に従って、トランジスタ６１、６２、６３に、それぞれゲート信号Ｘ、Ｙ、Ｚを供給する。
【００３１】
画素部３０は、電源端子３１、３２、有機ＥＬ素子３３、スイッチングトランジスタ３４、駆動トランジスタ３５、及び保持容量３６で構成される。画素部３０は、電源部６０から供給される電圧を動作電源として用いて、データ信号ＤＡＴＡから供給される電圧信号を保持容量３６で保持し、保持容量３６で保持された電圧に対応する輝度で有機ＥＬ素子３３を発光させる。
【００３２】
電源部６０は、入力端子６８、６９に印加される入力電源電圧Ｖ−、Ｖ＋から電源電圧ＶＴＦＴ及び電源電圧ＶＥＬを生成する。電源電圧ＶＴＦＴ及び電源電圧ＶＥＬはそれぞれ電源線７１、７２を介して、画素部３０の電源端子３１、３２に供給される。電源電圧ＶＴＦＴは、例えば、固定の電圧である。電源電圧ＶＥＬは、前記スイッチングレギュレータ回路により、信号線５１の電圧ＶＥＬ０と等しくなるように調整される。信号線５１には、画素部３０の発光及び非発光の制御を目的として、少なくとも２種類の電圧ＶＥＬ０が指示される。少なくとも２種類の電圧ＶＥＬ０としては、例えば、電源電圧ＶＴＦＴとの差が、有機ＥＬ素子３３の閾値電圧よりも大きい電圧ＶＬと、当該閾値電圧以下である電圧ＶＨとであってもよい電源電圧ＶＥＬは、電圧ＶＥＬ０に追従して、電圧ＶＬと電圧ＶＨとの間を変化する。
【００３３】
ここで、電源電圧ＶＴＦＴ、ＶＥＬが、それぞれ第１電源電圧、第２電源電圧の一例であり、電源線７１、７２が、それぞれ第１電源線、第２電源線の一例である。また、電源電圧ＶＥＬが取り得る電圧ＶＨ、ＶＬが、それぞれ第１電圧、第２電圧の一例である。また、トランジスタ６１、６２、６３が、それぞれ第１スイッチ素子、第２スイッチ素子、第３スイッチ素子の一例である。トランジスタ６１、６２、６３は、ｎ型又はｐ型の何れの薄膜トランジスタでも構成され得る。キャパシタ６４の電極のうち、図２で下側に示される電極及び上側に示される電極がそれぞれ第１電極及び第２電極に対応する。キャパシタ６４の第１電極は一定電圧に接続されている。また、インダクタ６５の端子のうち、図２で右側に示される端子及び左側に示される端子がそれぞれ第１端子及び第２端子に対応する。
【００３４】
図３は、表示パネル１の駆動タイミングの一例を説明するためのタイミングチャートである。図３には、各行の走査信号線４３に設定される制御信号ＳＣＡＮ（ｋ）、データ信号線４１に設定されるデータ信号ＤＡＴＡ、電源線７１に設定される電源電圧ＶＴＦＴ、信号線５１に設定される電圧ＶＥＬ０、及び電源線７２に設定される電源電圧ＶＥＬの一例が、１フレーム期間について示されている。図３において、縦軸は各信号のレベル、横軸は時間の経過を表す。
【００３５】
なお、図３には、画素部３０のスイッチングトランジスタ３４、駆動トランジスタ３５が、ｐ型の薄膜トランジスタで構成されている場合に用いられる制御信号ＳＣＡＮ（ｋ）及びデータ信号ＤＡＴＡが例示されている。画素部３０のスイッチングトランジスタ３４、駆動トランジスタ３５が、ｎ型の薄膜トランジスタを用いて構成されている場合は、図３の波形を上下反転させた制御信号ＳＣＡＮ（ｋ）及びデータ信号ＤＡＴＡを用いることで、以下の説明と同等の動作が可能である。
【００３６】
表示パネル１において、図３に示される信号に従って、フレームごとに、リセットステップ、リセット停止ステップ、データ書込みステップ、及び発光ステップが実行される。
【００３７】
まず、リセットステップが、先行するフレームの、発光ステップの後、かつ当該フレームの発光ステップの前の非発光期間において、全行同時に実行される。
【００３８】
リセットステップにおいて、電源部６０は、有機ＥＬ素子３３の両電極間の電圧が有機ＥＬ素子３３の閾値電圧以下となる電源電圧ＶＴＦＴ、ＶＥＬを、それぞれ電源線７１、７２に出力する。電源部６０は、一例として、電源電圧ＶＴＦＴとして固定の電圧ＶＨを出力する。また、電源部６０は、一例として、電源電圧ＶＥＬを、電圧ＶＥＬ０に追従して、電圧ＶＨから有機ＥＬ素子３３の閾値電圧を減じた電圧と同じか又はより高い電圧（図示された一例では電圧ＶＨ）に調整する。
【００３９】
これにより、駆動トランジスタのゲート電極に印加される電圧によらず、有機ＥＬ素子３３は発光しない。
【００４０】
信号線駆動部４０は、データ信号ＤＡＴＡを、駆動トランジスタのゲート電極−ソース電極間電圧が駆動トランジスタの閾値電圧よりも大きくなるような電圧Ｖｏｎに設定する。走査線駆動部４２は、制御信号ＳＣＡＮ（ｋ）を全行同時にローレベルに設定する。これにより、全行同時に駆動トランジスタが導通状態となる。
【００４１】
駆動トランジスタを発光ステップに先立って一度導通状態にすることによって、駆動トランジスタの閾値電圧Ｖｔｈの変動が抑制される。その結果、後の発光ステップにおいて、駆動トランジスタの閾値電圧Ｖｔｈの変動に起因する輝度誤差（例えばウィンドウをスクロール表示させたときの尾引き）が低減し、表示品位を向上させることができる。
【００４２】
なお、このとき、電源電圧ＶＴＦＴ、ＶＥＬが、有機ＥＬ素子３３の両端間の電圧が有機ＥＬ素子３３の閾値電圧以下となる電圧に調整されているので、有機ＥＬ素子３３は発光しない。よって、有機ＥＬ素子３３の不要な発光による、表示コントラストの低下、及び消費電力の増大が生じることはない。
【００４３】
次に、リセット停止ステップが、全行同時に実行される。
【００４４】
リセット停止ステップにおいて、信号線駆動部４０は、データ信号ＤＡＴＡを、駆動トランジスタのゲート電極−ソース電極間電圧が駆動トランジスタの閾値電圧以下となるような電圧Ｖｏｆｆに設定する。これにより、駆動トランジスタがオフ状態となり、リセット動作が停止する。
【００４５】
リセット停止ステップの実行によって、駆動トランジスタを導通状態にする期間が全ての行で統一される。その結果、例えば残像や、ウィンドウスクロール時の尾引き、黒浮き、ラスタ表示の不均一性といった表示上の課題が発生しにくくなる。なお、リセット停止ステップを実行しなくてもそのような表示上の課題が視認の許容範囲内に納まる場合は、リセット停止ステップを省略することもできる。
【００４６】
次に、データ書込みステップが、行ごとに異なる期間に実行される。
【００４７】
第ｋ行のデータ書込みステップにおいて、信号線駆動部４０は、データ信号線４１にデータ信号ＤＡＴＡとして、第ｋ行の画素部３０における輝度に対応する電圧Ｖｄａｔａ（ｋ）を出力する。走査線駆動部４２は、第ｋ行の制御信号ＳＣＡＮをローレベルに設定する。これにより、第ｋ行の画素部３０に電圧Ｖｄａｔａ（ｋ）が書込まれる。
【００４８】
そして、発光ステップが、全行同時に実行される。
【００４９】
発光ステップにおいて、電源部６０は、有機ＥＬ素子３３の両電極間の電圧が有機ＥＬ素子３３の閾値電圧よりも大きくなる電源電圧ＶＴＦＴ、ＶＥＬを、それぞれ電源線７１、７２に出力する。電源部６０は、一例として、電源電圧ＶＴＦＴとして固定の電圧ＶＨを出力する。また、電源部６０は、一例として、電源電圧ＶＥＬを、電圧ＶＥＬ０に追従して、電圧ＶＨから有機ＥＬ素子３３の閾値電圧を減じた電圧よりも低い電圧（図示された一例では電圧ＶＬ）に調整してもよい。
【００５０】
これにより、駆動トランジスタは、画素部３０に書込まれた電圧Ｖｄａｔａ（ｋ）に応じた大きさの電流を、有機ＥＬ素子３３に供給する。その結果、有機ＥＬ素子３３は、駆動トランジスタから供給された電流の大きさに対応した輝度で発光する。
【００５１】
このような動作によれば、電源線７２に出力される電源電圧ＶＥＬは、フレームごとに電圧ＶＨと電圧ＶＬとの間を変化する。電源線７２に出力する電源電圧ＶＥＬを変化させる場合、課題の項で指摘したように、電源線７２の寄生容量７０を充電・放電するための電力ロスが、表示パネル１の電力効率を低下させる要因となり得る。電源部６０は、電力を回収して電源線７２の寄生容量７０を充電するために回生することで、そのような電力ロスを低減する。
【００５２】
以下では、そのような電力ロスを低減するために電源部６０が行う動作について、詳細に説明する。
【００５３】
図４は、電源部６０及び画素部３０における、主要な信号の一例を示すタイミングチャートである。図４には、トランジスタ６１、６２、６３それぞれのゲート信号Ｘ、Ｙ、Ｚ、電圧ＶＥＬ０、電源電圧ＶＥＬ、及びキャパシタ６４の第２電極の電圧ＶＣ、の一例が、１フレーム期間について示されている。図４において、縦軸は各信号のレベル、横軸は時間の経過を表す。
【００５４】
図４の非発光期間１、非発光期間２が、図３のリセット、リセット停止、及びデータ書込み（つまり、発光以外の全て）の期間に対応する。図４の発光期間１、発光期間２、発光期間３が、図３の発光期間に対応する。
【００５５】
なお、図４には、電源部６０のトランジスタ６１、６２、６３が、ｎ型の薄膜トランジスタで構成されている場合に用いられるゲート信号Ｘ、Ｙ、Ｚが例示されている。電源部６０のトランジスタ６１、６２、６３が、ｐ型の薄膜トランジスタを用いて構成されている場合は、図４の波形を上下反転させたゲート信号Ｘ、Ｙ、Ｚを用いることで、以下の説明と同等の動作が可能である。
【００５６】
図５Ａから図５Ｅは、それぞれ、非発光期間１、非発光期間２、発光期間１、発光期間２、発光期間３における、電源部６０の動作の一例を示す回路図である。回路図中に示された矢印は、各期間における電流の経路を表している。
【００５７】
非発光期間１及び非発光期間２において、電源電圧ＶＥＬは電圧ＶＨに調整される。
【００５８】
非発光期間１が始まるとき、電源電圧ＶＥＬはＶＬである。また、キャパシタ６４は、先行するフレームの発光期間３において第２電極の電圧ＶＣが少なくともＶＬよりも高い電圧になるように充電されている。
【００５９】
非発光期間１において、スイッチング制御部６６は、ゲート信号Ｘ、Ｙ、Ｚのうち、ゲート信号Ｚのみをハイレベルにすることにより、トランジスタ６３を導通状態にする。
【００６０】
図５Ａに示されるように、キャパシタ６４に充電された電圧で第２電源線７２の寄生容量７０が充電され、入力電源電圧から電力が消費されることなく、電源電圧ＶＥＬが上昇する。電源電圧ＶＥＬが、電圧ＶＨから有機ＥＬ素子３３の閾値電圧を減じた電圧と同じかより高い電圧になると、有機ＥＬ素子３３は発光できなくなる。
【００６１】
非発光期間２において、スイッチング制御部６６は、ゲート信号Ｙ、Ｚを交互にハイレベルにすることにより、トランジスタ６２、６３を排他的に導通状態にする。
【００６２】
図５Ｂに示されるように、トランジスタ６２が導通状態になることで、入力電源電圧からの電力で第２電源線７２の寄生容量７０が充電され、電源電圧ＶＥＬがさらに上昇して目的の電圧ＶＨに到達する。
【００６３】
トランジスタ６２が導通状態になったとき、入力電源電圧からの電力の一部はインダクタ６５に蓄積される。トランジスタ６３が導通状態になったとき、キャパシタ６４は、インダクタ６５が保持している電力で充電され、第２電極の電圧ＶＣが低下する。
【００６４】
電源電圧ＶＥＬは、センス線７３を介してスイッチング制御部６６へフィードバックされる。フィードバックされる電源電圧ＶＥＬが電圧ＶＨよりも高くなった場合、スイッチング制御部６６は、電源電圧ＶＥＬを速やかに電圧ＶＨまで低下させるため、図４及び図５Ｂに破線で示されるように、ゲート信号Ｘをハイレベルにしてもよい。
【００６５】
発光期間１、発光期間２、及び発光期間３において、電源電圧ＶＥＬは電圧ＶＬに調整される。
【００６６】
発光期間１が始まるとき、電源電圧ＶＥＬはＶＨである。また、キャパシタ６４は、非発光期間２において第２電極の電圧ＶＣが少なくともＶＨよりも低い電圧になるように充電されている。
【００６７】
発光期間１において、スイッチング制御部６６は、ゲート信号Ｘ、Ｙ、Ｚのうち、ゲート信号Ｚのみをハイレベルにすることにより、トランジスタ６３を導通状態にする。
【００６８】
図５Ｃに示されるように、キャパシタ６４に充電された電圧で第２電源線７２の寄生容量７０が充電され、入力電源電圧から電力が消費されることなく、電源電圧ＶＥＬが低下する。電源電圧ＶＥＬが、電圧ＶＨから有機ＥＬ素子３３の閾値電圧を減じた電圧以下になると、有機ＥＬ素子３３は発光可能になる。
【００６９】
発光期間２において、スイッチング制御部６６は、ゲート信号Ｘをハイレベルにすることにより、トランジスタ６１を導通状態にする。
【００７０】
図５Ｄに示されるように、トランジスタ６１が導通状態になることで、入力電源電圧からの電力で有機ＥＬ素子３３が発光する。それとともに、第２電源線７２の寄生容量７０が充電され、電源電圧ＶＥＬがさらに低下して目的の電圧ＶＬに到達する。
【００７１】
電源電圧ＶＥＬは、センス線７３を介してスイッチング制御部６６へフィードバックされる。フィードバックされる電源電圧ＶＥＬが電圧ＶＬよりも低くなった場合、スイッチング制御部６６は、電源電圧ＶＥＬを速やかに電圧ＶＬまで上昇させるため、図４及び図５Ｄに破線で示されるように、ゲート信号Ｙをハイレベルにしてもよい。
【００７２】
発光期間３において、スイッチング制御部６６は、ゲート信号Ｘ、Ｚを交互にハイレベルにすることにより、トランジスタ６１、６３を排他的に導通状態にする。
【００７３】
図５Ｅに示されるように、トランジスタ６１が導通状態になることで、引き続き、入力電源電圧からの電力で有機ＥＬ素子３３が発光する。それとともに、第２電源線７２の寄生容量７０が充電され、電源電圧ＶＥＬが目的の電圧ＶＬに維持される。
【００７４】
トランジスタ６１が導通状態になったとき、入力電源電圧からの電力の一部はインダクタ６５に蓄積される。トランジスタ６３が導通状態になったとき、キャパシタ６４は、インダクタ６５が保持している電力で充電され、第２電極の電圧ＶＣが上昇する。
【００７５】
キャパシタ６４に充電された電圧は、後続するフレームの非発光期間１において、第２電源線７２の寄生容量７０を充電するために用いられる。
【００７６】
上述した動作には、第２電源線７２の寄生容量７０から電力を回収し回生する２組の動作が含まれている。すなわち、１つ目は、発光期間３において回収した電力を後続するフレームの非発光期間１で回生する動作（上述の例では、キャパシタ６４にＶＬよりも高い電圧を充電し、電圧ＶＬを保持している寄生容量７０へ向けて放電する動作）である。２つ目は、及び非発光期間２において回収した電力を発光期間１で回生する動作（上述の例では、キャパシタ６４にＶＨよりも低い電圧を充電し、電圧ＶＨを保持している寄生容量７０へ向けて放電する動作）である。
【００７７】
ただし、これらの動作の両方を行うことは、本開示にとって必須ではない。これらの動作のうちの少なくとも一方を行えば、電力ロスを削減する効果が得られるからである。例えば、インダクタ６５に比較的大きな電流が流れる発光期間３で回収した電力を、後続するフレームの非発光期間１で回生する動作を行うだけで、かなりの電力ロスが削減される。その上で、非発光期間２で回収した電力を発光期間１で回生する動作を行えば、電力ロスを削減するためのより大きな効果が得られる。
【００７８】
図６は、表示パネル１を用いたテレビジョンセット１００の外観を示す外観図である。表示パネル１を用いることで電力ロスが低減される結果、省電力性能に優れたテレビジョンセット１００が実現できる。
【００７９】
以上、本開示の表示パネルについて実施の形態に基づいて説明した。本開示は、これらの実施の形態に限定されるものではない。本開示の趣旨を逸脱しない限り、当業者が思いつく各種変形を各実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて得られる形態も、本開示の範囲内に含まれる。
【００８０】
上記の実施の形態では、有機ＥＬ素子３３のアノードに供給する電圧を固定しカソードに供給する電圧を変化させた。しかし、例えばその逆に、有機ＥＬ素子３３のカソードに供給する電圧を固定し、アノードに供給する電圧を変化させてもよい。
【００８１】
図７は、有機ＥＬ素子３３のアノードに供給する電圧を変化させる場合の、電源部６０及び画素部３０の構成、及び電源部６０と画素部３０との接続の一例を示す回路図である。図７では、図２と比べて、スイッチング制御部６６の入力端子６８、６９に入力電源電圧Ｖ＋、Ｖ−が供給される点、及び画素部３０における有機ＥＬ素子３３及び保持容量３６の接続が変更される。
【００８２】
図８は、電源部６０及び画素部３０における、主要な信号の一例を示すタイミングチャートである。図８には、トランジスタ６１、６２、６３それぞれのゲート信号Ｘ、Ｙ、Ｚ、電圧ＶＥＬ０、電源電圧ＶＥＬ、及びキャパシタ６４の第２電極の電圧ＶＣの一例が、１フレーム期間について示されている。図８において、縦軸は各信号のレベル、横軸は時間の経過を表す。
【００８３】
図８の非発光期間１、非発光期間２が、図３のリセット、リセット停止、及びデータ書込み（つまり、発光以外の全て）の期間に対応する。図８の発光期間１、発光期間２、発光期間３が、図３の発光期間に対応する。図８は、図４と比べて、電圧ＶＥＬ０、電源電圧ＶＥＬ、及びキャパシタ６４の第２電極の電圧ＶＣの極性が反転している点が異なっている。より詳細には、電圧ＶＥＬ０、電源電圧ＶＥＬ、及び電圧ＶＣについて、図４のＶＨが図８のＶＬに対応し、図４のＶＬが図８のＶＨに対応する。
【００８４】
図９Ａから図９Ｅは、それぞれ、非発光期間１、非発光期間２、発光期間１、発光期間２、発光期間３における、電源部６０の動作の一例を示す回路図である。回路図中に示された矢印は、各期間における電流の経路を表している。
【００８５】
非発光期間１及び非発光期間２において、電源電圧ＶＥＬは電圧ＶＬに調整される。
【００８６】
非発光期間１が始まるとき、電源電圧ＶＥＬはＶＨである。また、キャパシタ６４は、先行するフレームの発光期間３において第２電極の電圧ＶＣが少なくともＶＨよりも低い電圧になるように充電されている。
【００８７】
非発光期間１において、スイッチング制御部６６は、ゲート信号Ｘ、Ｙ、Ｚのうち、ゲート信号Ｚのみをハイレベルにすることにより、トランジスタ６３を導通状態にする。
【００８８】
図９Ａに示されるように、キャパシタ６４に充電された電圧で第２電源線７２の寄生容量７０が充電され、入力電源電圧から電力が消費されることなく、電源電圧ＶＥＬが低下する。電源電圧ＶＥＬが、電圧ＶＬに有機ＥＬ素子３３の閾値電圧を加えた電圧と同じかより低い電圧になると、有機ＥＬ素子３３は発光できなくなる。
【００８９】
非発光期間２において、スイッチング制御部６６は、ゲート信号Ｙ、Ｚを交互にハイレベルにすることにより、トランジスタ６２、６３を排他的に導通状態にする。
【００９０】
図９Ｂに示されるように、トランジスタ６２が導通状態になることで、入力電源電圧からの電力で第２電源線７２の寄生容量７０が充電され、電源電圧ＶＥＬがさらに低下して目的の電圧ＶＬに到達する。
【００９１】
トランジスタ６２が導通状態になったとき、入力電源電圧からの電力の一部はインダクタ６５に蓄積される。トランジスタ６３が導通状態になったとき、キャパシタ６４は、インダクタ６５が保持している電力で充電され、第２電極の電圧ＶＣが上昇する。
【００９２】
電源電圧ＶＥＬは、センス線７３を介してスイッチング制御部６６へフィードバックされる。フィードバックされる電源電圧ＶＥＬが電圧ＶＬよりも低くなった場合、スイッチング制御部６６は、電源電圧ＶＥＬを速やかに電圧ＶＬまで上昇させるため、図８及び図９Ｂに破線で示されるように、ゲート信号Ｘをハイレベルにしてもよい。
【００９３】
発光期間１、発光期間２、及び発光期間３において、電源電圧ＶＥＬは電圧ＶＨに調整される。
【００９４】
発光期間１が始まるとき、電源電圧ＶＥＬはＶＬである。また、キャパシタ６４は、非発光期間２において第２電極の電圧ＶＣが少なくともＶＬよりも高い電圧になるように充電されている。
【００９５】
発光期間１において、スイッチング制御部６６は、ゲート信号Ｘ、Ｙ、Ｚのうち、ゲート信号Ｚのみをハイレベルにすることにより、トランジスタ６３を導通状態にする。
【００９６】
図９Ｃに示されるように、キャパシタ６４に充電された電圧で第２電源線７２の寄生容量７０が充電され、入力電源電圧から電力が消費されることなく、電源電圧ＶＥＬが上昇する。電源電圧ＶＥＬが、電圧ＶＬに有機ＥＬ素子３３の閾値電圧を加えた電圧以上になると、有機ＥＬ素子３３は発光可能になる。
【００９７】
発光期間２において、スイッチング制御部６６は、ゲート信号Ｘをハイレベルにすることにより、トランジスタ６１を導通状態にする。
【００９８】
図９Ｄに示されるように、トランジスタ６１が導通状態になることで、入力電源電圧からの電力で有機ＥＬ素子３３が発光するとともに第２電源線７２の寄生容量７０が充電され、電源電圧ＶＥＬがさらに上昇して目的の電圧ＶＨに到達する。
【００９９】
電源電圧ＶＥＬは、センス線７３を介してスイッチング制御部６６へフィードバックされる。フィードバックされる電源電圧ＶＥＬが電圧ＶＨよりも高くなった場合、スイッチング制御部６６は、電源電圧ＶＥＬを速やかに電圧ＶＨまで低下させるため、図８及び図９Ｄに破線で示されるように、ゲート信号Ｙをハイレベルにしてもよい。
【０１００】
発光期間３において、スイッチング制御部６６は、ゲート信号Ｘ、Ｚを交互にハイレベルにすることにより、トランジスタ６１、６３を排他的に導通状態にする。
【０１０１】
図９Ｅに示されるように、トランジスタ６１が導通状態になることで、引き続き、入力電源電圧からの電力で有機ＥＬ素子３３が発光するとともに第２電源線７２の寄生容量７０が充電され、電源電圧ＶＥＬが目的の電圧ＶＨに維持される。
【０１０２】
トランジスタ６１が導通状態になったとき、入力電源電圧からの電力の一部はインダクタ６５に蓄積される。トランジスタ６３が導通状態になったとき、キャパシタ６４は、インダクタ６５が保持している電力で充電され、第２電極の電圧ＶＣが低下する。
【０１０３】
キャパシタ６４に充電された電圧は、後続するフレームの非発光期間１において、第２電源線７２の寄生容量７０を充電するために用いられる。
【０１０４】
このように、有機ＥＬ素子３３のアノードに供給する電圧を変化させる場合でも、有機ＥＬ素子３３のカソードに供給する電圧を変化させる場合と同様に、第２電源線７２の寄生容量７０から電力を回収し回生することができる。
【０１０５】
また、上記の実施の形態又は変形例では、第２電源線７２において、有機ＥＬ素子３３のカソード又はアノードに供給するための電圧を変化させた。しかし、第２電源線７２において、駆動トランジスタ３５のソース又はドレインに供給するための電圧を変化させてもよい。
【０１０６】
図１０は、第２電源線７２において、駆動トランジスタ３５のソースに供給するための電圧を変化させる場合の、表示パネルを含む表示装置の一例を示す機能ブロック図である。
【０１０７】
図１１は、電源部及び画素部の構成の一例を示す回路図である。
【０１０８】
図１０、図１１では、図１、図２と比べて、電源部６０が、生成した電源電圧ＶＴＦＴ及び電源電圧ＶＥＬを、それぞれ電源線７２、７１を介して、画素部３０の電源端子３１、３２に供給する点が変更される。さらに、画素部３０における有機ＥＬ素子３３及び保持容量３６の接続が変更される。
【０１０９】
電源電圧ＶＥＬは、例えば固定の電圧である。電源電圧ＶＴＦＴは、信号線５１の電圧ＶＴＦＴ０と等しくなるように調整される。信号線５１には、画素部３０の発光及び非発光の制御を目的として、少なくとも２種類の電圧ＶＥＬ０が指示される。少なくとも２種類の電圧ＶＥＬ０としては、例えば、電源電圧ＶＥＬとの差が、有機ＥＬ素子３３の閾値電圧よりも大きい電圧ＶＨと、当該閾値電圧以下である電圧ＶＬとであってもよい。電源電圧ＶＥＬは、電圧ＶＥＬ０に追従して、電圧ＶＨと電圧ＶＬとの間を変化する。
【０１１０】
このように、第２電源線７２において駆動トランジスタ３５のソースに供給するための電圧を変化させる場合でも、第２電源線７２において有機ＥＬ素子３３のカソード又はアノードに供給する電圧を変化させる場合と同様に、第２電源線７２の寄生容量７０から電力を回収し回生することができる。
【産業上の利用可能性】
【０１１１】
本開示は、有機ＥＬ表示装置などの映像表示装置に適用できる。
【符号の説明】
【０１１２】
１    表示パネル
２０    表示部
３０    画素部
３１，３２    電源端子
３３    有機ＥＬ素子（発光素子）
３４    スイッチングトランジスタ
３５    駆動トランジスタ
３６    保持容量
４０    信号線駆動部
４１    データ信号線
４２    走査線駆動部
４３    走査信号線
５０    パネル制御部
５１    信号線
６０    電源部
６１〜６３    トランジスタ（スイッチ素子）
６４    キャパシタ
６５    インダクタ
６６    スイッチング制御部
７０    寄生容量
７１，７２    電源線
７３    センス線
１００    テレビジョンセット
【図１】
2015019543.tif 000003
【図２】
2015019543.tif 000004
【図３】
2015019543.tif 000005
【図４】
2015019543.tif 000006
【図５Ａ】
2015019543.tif 000007
【図５Ｂ】
2015019543.tif 000008
【図５Ｃ】
2015019543.tif 000009
【図５Ｄ】
2015019543.tif 000010
【図５Ｅ】
2015019543.tif 000011
【図６】
2015019543.tif 000012
【図７】
2015019543.tif 000013
【図８】
2015019543.tif 000014
【図９Ａ】
2015019543.tif 000015
【図９Ｂ】
2015019543.tif 000016
【図９Ｃ】
2015019543.tif 000017
【図９Ｄ】
2015019543.tif 000018
【図９Ｅ】
2015019543.tif 000019
【図１０】
2015019543.tif 000020
【図１１】
2015019543.tif 000021
【国際調査報告】
2015019543.tif 000022
2015019543.tif 000023
2015019543.tif 000024