(57)【要約】  ストリーキングが抑制された固体撮像装置を提供する。  固体撮像装置は、撮像領域とカラムＡＤ回路とを備え、カラムＡＤ回路は、画素ごとのアナログ信号と参照信号とを比較する比較器（２０８Ａ）と、比較器（２０８Ａ）が比較した期間をカウントしてデジタル信号を得るカウンタ部とを有する。比較器（２０８Ａ）は、参照信号が入力される差動トランジスタ（２２０）と、アナログ信号が入力される差動トランジスタ（２２１）と、差動トランジスタ（２２０）のドレイン端子と電源との間に接続された負荷トランジスタ（２２２）と、差動トランジスタ（２２１）のドレイン端子と電源との間に接続された負荷トランジスタ（２２３）と、差動トランジスタ（２２０）及び（２２１）のソース端子とグランドとの間に接続された電流源トランジスタ（２２４）とで構成され、差動トランジスタ（２２０）及び（２２１）の（ゲート幅／ゲート長）の比が１：Ｎ（Ｎ＞１）である。
2015111371.tif 000002
【特許請求の範囲】
【請求項１】
光電変換を行う複数の画素が行列状に配列された画素部と、
前記画素部で生成された画素信号をアナログ信号からデジタル信号に変換するＡＤ（Ａｎａｌｏｇ−Ｄｉｇｉｔａｌ）変換器とを備え、
前記ＡＤ変換器は、
画素列ごとに配置され、前記画素ごとの前記アナログ信号と参照信号とを比較する比較器と、
前記比較器に対応して配置され、前記比較器が前記アナログ信号と前記参照信号とを比較した期間をカウントすることにより前記デジタル信号を得るカウンタとを有し、
前記比較器は、
前記参照信号が入力される第１差動トランジスタと、
前記アナログ信号が入力される第２差動トランジスタと、
前記第１差動トランジスタのドレイン端子と電源との間に接続された第１負荷トランジスタと、
前記第２差動トランジスタのドレイン端子と電源との間に接続された第２負荷トランジスタと、
前記第１差動トランジスタ及び前記第２差動トランジスタのソース端子とグランドとの間に接続された電流源トランジスタとで構成され、
前記第２差動トランジスタ及び前記第２負荷トランジスタに共通に接続されるノードの電圧変動に伴う前記第１差動トランジスタのゲート−ソース間電圧の変動が抑制される、
固体撮像装置。
【請求項２】
前記第１差動トランジスタと前記第２差動トランジスタとの（ゲート幅／ゲート長）の比が１：Ｎ（Ｎ＞１）である、
請求項１に記載の固体撮像装置。
【請求項３】
前記第１負荷トランジスタと前記第２負荷トランジスタとの（ゲート幅／ゲート長）の比がＭ：１（Ｍ＞１）である、
請求項２に記載の固体撮像装置。
【請求項４】
前記第１負荷トランジスタと前記第２負荷トランジスタとの（ゲート幅／ゲート長）の比がＭ：１（Ｍ＞１）である、
請求項１に記載の固体撮像装置。
【請求項５】
前記第１差動トランジスタのソース端子と前記電流源トランジスタのドレイン端子との間、及び、前記第２差動トランジスタのソース端子と前記電流源トランジスタのドレイン端子との間の少なくとも一方には、抵抗成分が挿入されている、
請求項１に記載の固体撮像装置。
【請求項６】
さらに、前記第１差動トランジスタのソース端子と前記電流源トランジスタのドレイン端子との間、及び、前記第２差動トランジスタのソース端子と前記電流源トランジスタのドレイン端子との間の少なくとも一方に挿入されたスイッチ素子を備え、
前記抵抗成分は、前記スイッチ素子のオン状態における抵抗成分である、
請求項５に記載の固体撮像装置。
【請求項７】
前記抵抗成分は、互いに並列接続された複数の抵抗素子で構成され、前記複数の抵抗素子の接続状態が変わることにより抵抗値の切り替えが可能である、
請求項５または６に記載の固体撮像装置。
【請求項８】
請求項１〜７のいずれか１項に記載の固体撮像装置と、
前記画素部に被写体像を結像する光学系とを備える、
撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置及び撮像装置に関する。
【背景技術】
【０００２】
以下、図８を用いて、特許文献１に開示された固体撮像装置（ＣＭＯＳイメージセンサ）について説明する。【０００３】
図８は、特許文献１に開示された従来の固体撮像装置のブロック構成図である。同図に記載された固体撮像装置５００は、画素がＸＹ方向に２次元配列された撮像領域５１０と、画素駆動部としての行選択回路５２０と、水平走査回路５３０と、タイミング制御回路５４０と、ＡＤ（Ａｎａｌｏｇ−Ｄｉｇｉｔａｌ）変換器群５５０と、参照信号生成回路（ランプ信号発生器）としてのデジタル−アナログ変換装置５６０と、信号出力のためのアンプ回路５７０と、信号処理回路５８０と、水平転送線５９０とを備える。ＡＤ変換器群５５０は、比較器５５１と、カウンタ５５２と、ラッチ回路５５３とを有するＡＤ変換器が列毎に配列された構成となっている。【０００４】
比較器５５１では、デジタル−アナログ変換装置５６０からランプ信号線５５５を介して出力される階段状のランプ波形であるランプ電圧Ｖｓｌｏｐｅと、行線毎に画素から垂直信号線５５４を経由して出力されるアナログ信号とを比較する。カウンタ５５２は、比較器５５１の比較時間をカウントする。比較器５５１及びカウンタ５５２の上記動作により、ＡＤ変換器群５５０は、画素信号をデジタルデータとして出力する。上記ＡＤＣ方式はシングルスロープ型列並列ＡＤＣ方式と呼ばれる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−１６８８８０号公報
【発明の概要】
【０００６】
本開示の一態様に係る固体撮像装置は、光電変換を行う複数の画素が行列状に配列された画素部と、前記画素部で生成された画素信号をアナログ信号からデジタル信号に変換するＡＤ変換器とを備え、前記ＡＤ変換器は、画素列ごとに配置され、前記画素ごとの前記アナログ信号と参照信号とを比較する比較器と、前記比較器に対応して配置され、前記比較器が前記アナログ信号と前記参照信号とを比較した期間をカウントすることにより前記デジタル信号を得るカウンタとを有し、前記比較器は、前記参照信号が入力される第１差動トランジスタと、前記アナログ信号が入力される第２差動トランジスタと、前記第１差動トランジスタのドレイン端子と電源との間に接続された第１負荷トランジスタと、前記第２差動トランジスタのドレイン端子と電源との間に接続された第２負荷トランジスタと、前記第１差動トランジスタ及び前記第２差動トランジスタのソース端子とグランドとの間に接続された電流源トランジスタとで構成され、前記第１差動トランジスタと前記第２差動トランジスタとの（ゲート幅／ゲート長）の比が１：Ｎ（Ｎ＞１）であることを特徴とする。
【０００７】
この構成によれば、参照信号につながる第１差動トランジスタのサイズは変更することなく、つまり、第１差動トランジスタのゲート−ソース間容量を増加させることなく、第２差動トランジスタのドレインの容量を増加させる。よって、第１差動トランジスタのゲート−ソース間電圧の時間変動を緩やかにし、雑音特性の悪化させずにストリーキングを抑制することが可能となる。
【０００８】
また、本開示の一態様に係る固体撮像装置は、前記第１負荷トランジスタと前記第２負荷トランジスタとの（ゲート幅／ゲート長）の比がＭ：１（Ｍ＞１）である。
【０００９】
この構成によれば、第２差動トランジスタに流れる電流は、電流源トランジスタに流れる電流の１／２から１／（１＋Ｍ）（Ｍ＞１）に減少する。よって、第１差動トランジスタに流れる電流の時間変化が抑制され、ストリーキングの抑制が可能となる。
【００１０】
また、本開示の一態様に係る固体撮像装置は、光電変換を行う複数の画素が行列状に配列された画素部と、前記画素部で生成された画素信号をアナログ信号からデジタル信号に変換するＡＤ変換器とを備え、前記ＡＤ変換器は、画素列ごとに配置され、前記画素ごとの前記アナログ信号と参照信号とを比較する比較器と、前記比較器に対応して配置され、前記比較器が前記アナログ信号と前記参照信号とを比較した期間をカウントすることにより前記デジタル信号を得るカウンタとを有し、前記比較器は、前記参照信号が入力される第１差動トランジスタと、前記アナログ信号が入力される第２差動トランジスタと、前記第１差動トランジスタのドレイン端子と電源との間に接続された第１負荷トランジスタと、前記第２差動トランジスタのドレイン端子と電源との間に接続された第２負荷トランジスタと、前記第１差動トランジスタ及び前記第２差動トランジスタのソース端子とグランドとの間に接続された電流源トランジスタとで構成され、前記第１負荷トランジスタと前記第２負荷トランジスタとの（ゲート幅／ゲート長）の比がＭ：１（Ｍ＞１）である。
【００１１】
この構成によれば、第２差動トランジスタに流れる電流は、電流源トランジスタに流れる電流の１／２から１／（１＋Ｍ）（Ｍ＞１）に減少する。よって、第１差動トランジスタに流れる電流の時間変化が抑制され、ストリーキングの抑制が可能となる。
【００１２】
また、本開示の一態様に係る固体撮像装置は、光電変換を行う複数の画素が行列状に配列された画素部と、前記画素部で生成された画素信号をアナログ信号からデジタル信号に変換するＡＤ変換器とを備え、前記ＡＤ変換器は、画素列ごとに配置され、前記画素ごとの前記アナログ信号と参照信号とを比較する比較器と、前記比較器に対応して配置され、前記比較器が前記アナログ信号と前記参照信号とを比較した期間をカウントすることにより前記デジタル信号を得るカウンタとを有し、前記比較器は、前記参照信号が入力される第１差動トランジスタと、前記アナログ信号が入力される第２差動トランジスタと、前記第１差動トランジスタのドレイン端子と電源との間に接続された第１負荷トランジスタと、前記第２差動トランジスタのドレイン端子と電源との間に接続された第２負荷トランジスタと、前記第１差動トランジスタ及び前記第２差動トランジスタのソース端子とグランドとの間に接続された電流源トランジスタとで構成され、前記第１差動トランジスタのソース端子と前記電流源トランジスタのドレイン端子との間、及び、前記第２差動トランジスタのソース端子と前記電流源トランジスタのドレイン端子との間の少なくとも一方には、抵抗成分が挿入されている。
【００１３】
この構成によれば、上記抵抗成分における電圧降下の分だけ第１差動トランジスタに流れる電流の時間変化が抑制される。よって、第１差動トランジスタ及び第２差動トランジスタにおけるゲート−ソース間電圧の差分変動が低減され、ストリーキングの抑制が可能となる。
【００１４】
また、例えば、さらに、前記第１差動トランジスタのソース端子と前記電流源トランジスタのドレイン端子との間、及び、前記第２差動トランジスタのソース端子と前記電流源トランジスタのドレイン端子との間の少なくとも一方に挿入されたスイッチ素子を備え、前記抵抗成分は、前記スイッチ素子のオン状態における抵抗成分である。
【００１５】
これにより、抵抗成分がスイッチ素子のオン抵抗で代用されるので、小面積でストリーキングを抑制することが可能となる。
【００１６】
また、例えば、前記抵抗成分は、互いに並列接続された複数の抵抗素子で構成され、前記複数の抵抗素子の接続状態が変わることにより抵抗値の切り替えが可能である。
【００１７】
この構成によれば、暗い画像を撮影する場合には、雑音特性の要求が厳しいため、上記抵抗成分として低い抵抗値を選択して比較器を動作させる。一方、明るい画像を撮影する場合には、ストリーキング特性が目立つため、上記抵抗成分として高い抵抗値を選択してストリーキングの抑制を行うことが可能となる。よって、撮影画像に応じて、複数設定の抵抗値を選択して動作させることで、各々の画像に最適な画像特性及びストリーキング特性を実現することが可能になる。
【００１８】
なお、本開示は、このような特徴的な構成を備える固体撮像装置として実現することができるだけでなく、当該固体撮像装置を備える撮像装置として実現することができる。
【００１９】
本開示に係る固体撮像装置及び撮像装置によれば、ストリーキングを低減し、画質の向上を図ることができる。
【図面の簡単な説明】
【００２０】
【図１】図１は、実施の形態１に係る固体撮像装置のブロック構成を示す図である。
【図２】図２は、実施の形態１に係る固体撮像装置のＡＤ変換動作を説明するタイミングチャートである。
【図３】図３は、ストリーキングが発生した場合の画像の一例を示す図である。
【図４】図４は、実施の形態１に係る比較器の回路構成の一例を示す図である。
【図５】図５は、実施の形態２に係る比較器の回路構成の一例を示す図である。
【図６】図６は、実施の形態２の変形例１に係る比較器の回路構成の一例を示す図である。
【図７】図７は、実施の形態１または２に係る固体撮像装置を備えた撮像装置（カメラシステム）の構成の一例を示すブロック図である。
【図８】図８は、特許文献１に開示された従来の固体撮像装置のブロック構成を示す図である。
【発明を実施するための形態】
【００２１】
まず、従来技術における課題について述べる。
【００２２】
背景で述べたように、前述したシングルスロープ型列並列ＡＤＣ方式では、基準電位となるランプ電圧Ｖｓｌｏｐｅと画素からの信号電圧（アナログ信号）とが比較器５５１で比較され、後段のカウンタ５５２が制御されることによりＡ／Ｄ変換が行われる。ここで、ＣＭＯＳイメージセンサのシングルスロープ型ＡＤＣは、列ごとに並列処理して画素信号を読み出すため、行方向に多数の比較器５５１を有する。
【００２３】
上記ランプ電圧Ｖｓｌｏｐｅは、カラムに配置された比較器５５１（図８では、ランプ信号線５５５に接続された全ての比較器５５１）に対し、ランプ信号線５５５を介して共通に入力される。このため、カラム内の一の比較器５５１でのＡ／Ｄ変換動作が、ランプ信号線５５５上のランプ電圧Ｖｓｌｏｐｅを変動させることが想定される。これにより、同一カラム内の他の比較器５５１におけるＡ／Ｄ変換動作において誤差を生じさせてしまう。
【００２４】
ＣＭＯＳイメージセンサでは、撮像領域内において局所的に輝度差の大きく異なる領域があるような場合、その輝度差を含むカラム内の一の比較器動作が、同一カラム内の他の比較器でのＡ／Ｄ変換誤差を誘発し、画質を劣化させてしまう。以下、このような現象をストリーキングと呼ぶ。
【００２５】
即ち、従来の固体撮像装置は、シングルスロープ型列並列ＡＤＣ方式を用いている。しかしながら、従来の固体撮像装置５００では、カメラ性能の向上に伴い高画素化及び高速化への要望が高まる中で、ＡＤ変換応答時に参照信号の変動に起因して発生する画質劣化（ストリーキング）量が増大する。
【００２６】
本開示の実施の形態は、上記課題に鑑みてなされたものであり、ストリーキングが抑制された固体撮像装置及び撮像装置を提供する。
【００２７】
以下、本開示の実施の形態に係る固体撮像装置及び撮像装置について、図面を参照しながら説明する。なお、以下の実施の形態は、いずれも本発明の一具体例を示すものであり、数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定するものではない。
【００２８】
（実施の形態１）
［固体撮像装置の基本構成］
図１は、実施の形態１に係る固体撮像装置のブロック構成図である。同図に示すように、本実施の形態に係る固体撮像装置２００は、ＣＭＯＳイメージセンサの一例であり、撮像領域２０１と、垂直走査回路２０２と、水平走査回路２０３と、タイミング制御回路２０５と、カラム処理部２０６と、参照信号生成回路２０４と、垂直信号線２１２と、水平信号線２１３と、アンプ回路２１４とを備える。撮像領域２０１は、光電変換を行う複数の画素が行列状に配列された画素部である。垂直走査回路２０２は、行アドレス及び行走査を制御する画素駆動部である。参照信号生成回路２０４は、比較器２０８へ出力される参照信号を生成する。垂直信号線２１２は、複数の画素に対して列ごとに共通に接続され、撮像領域２０１で生成された画素信号をカラム処理部２０６へ出力する。カラム処理部２０６は、比較器２０８、カウンタ部２０９、スイッチ２１０、及びデータ記憶部２１１を有するカラムＡＤ回路２０７が列毎に配列された構成となっている。
【００２９】
［ＡＤ変換動作］
次に、固体撮像装置２００のＡＤ変換動作について説明する。本実施の形態に係る固体撮像装置２００は、列並列ＡＤ変換方式のＣＭＯＳイメージセンサである。固体撮像装置２００で所望の画像を撮影する場合、固体撮像装置２００に入射された光は、撮像領域２０１で電気信号に変換される。
【００３０】
撮像領域２０１は、垂直走査回路２０２によって行単位で制御されており、垂直走査回路２０２が選択した行に属する各画素の画素信号は、列毎に接続された垂直信号線２１２に同時に出力される。出力された各列の画素信号は、各列の比較器２０８において、参照信号生成回路２０４が出力する参照信号と、各々比較される。ここで、参照信号は、傾きをもつ（少なくとも単調増加または単調減少する）ランプ電圧を有するランプ信号である。各列の画素信号と参照信号との大小関係が反転するまでの時間が、各列の比較器２０８に接続された各列のカウンタ部２０９にてカウントされる。これにより、アナログ信号である各列の画素信号が、各列のカウンタ部２０９からデジタル信号として出力される。つまり、比較器２０８及びカウンタ部２０９は、ＡＤ変換回路を構成しており、各列の画素信号は、各列のＡＤ変換回路によってアナログ信号からデジタル信号へと変換される。カラムＡＤ回路２０７は、撮像領域２０１で生成された画素信号を画素単位でアナログ信号からデジタル信号に変換するＡＤ変換器である。
【００３１】
デジタル信号へと変換された各列の画素信号は、タイミング制御回路２０５により導通／非導通が切り替えられるスイッチ２１０を介し、各列のデータ記憶部２１１で記憶保持される。データ記憶部２１１で記憶保持された信号は、水平走査回路２０３において選択された列から順に、水平信号線２１３を経由し、アンプ回路２１４で増幅され、外部の信号処理回路へと出力される。
【００３２】
また、タイミング制御回路２０５では、マスタクロックＣＬＫ０及び様々な設定のためのデータＤＡＴＡに基づいて、種々の内部クロックを一括して生成し、生成した内部クロックを固体撮像装置２００内部の各回路に供給する。具体的には、タイミング制御回路２０５から垂直走査回路２０２には垂直走査回路制御信号ＣＮ１を供給し、水平走査回路２０３には水平走査回路制御信号ＣＮ２を供給する。また、タイミング制御回路２０５から参照信号生成回路２０４には参照信号生成信号ＣＮ３と参照信号生成用クロックＣＬＫ１とを供給する。また、タイミング制御回路２０５からカウンタ部２０９にはカウンタ制御信号ＣＮ４及びカウンタ用クロックＣＬＫ２を供給し、スイッチ２１０にはスイッチ制御信号ＣＮ５を供給する。各回路はこれらの制御信号に応じて動作する。
【００３３】
次に、カラムＡＤ回路２０７により画素信号がＡＤ変換される場面の動作について説明する。
【００３４】
図２は、実施の形態１に係る固体撮像装置のＡＤ変換動作を説明するタイミングチャートである。
【００３５】
まず、時刻ｔ０において、タイミング制御回路２０５は、カウンタ部２０９に制御信号ＣＮ４を送り、カウンタ部２０９のカウント数を初期値にリセットすると共に、ダウンカウントモードに設定する。また、タイミング制御回路２０５は、所望の行に属する画素に制御信号ＣＮ１を送り、リセット成分を有する画素ごとのリセット信号を読み出させる。リセット信号は垂直信号線ＡＤＩＮ０〜ＡＤＩＮＰにそれぞれ出力される。
【００３６】
次に、時刻ｔ１において、タイミング制御回路２０５は、垂直信号線２１２のリセット信号が安定したのち、参照信号生成回路２０４に制御信号ＣＮ３および参照信号生成用クロックＣＬＫ１を供給する。これを受けて参照信号生成回路２０４は、参照信号の時間的変化を開始する。同時に、タイミング制御回路２０５は、カラムＡＤ回路２０７（カウンタ部２０９）にカウンタ用クロックＣＬＫ２の入力を開始する。これを受けてカウンタ部２０９は、初期値からダウンカウントを開始する。
【００３７】
ここで、参照信号生成用クロックＣＬＫ１及びカウンタ用クロックＣＬＫ２は、一般的にマスタクロックＣＬＫ０をタイミング制御回路２０５で定倍したクロックである。なお、参照信号生成用クロックＣＬＫ１及びカウンタ用クロックＣＬＫ２は、同時に動作すると説明したが、このタイミングは一例であり、カウンタ用クロックＣＬＫ２を回路動作に合わせて遅延させて動作させても構わない。
【００３８】
時刻ｔ１以降において、参照信号ＲＡＭＰは、ある時刻にリセット信号成分と大きさが一致する。このとき、比較器２０８の出力信号が反転し、カウンタ部２０９はダウンカウントを停止する。このときのカウント数は、図２におけるΔＶｒｅｔに相当する。
【００３９】
次に、時刻ｔ２において、タイミング制御回路２０５は、ダウンカウント期間が経過すると、参照信号生成回路２０４に対して、制御信号ＣＮ３及び参照信号生成用クロックＣＬＫ１の供給を停止し、同時にカウンタ部２０９へのカウンタ用クロックＣＬＫ２の供給を停止する。なお、参照信号生成用クロックＣＬＫ１及びカウンタ用クロックＣＬＫ２は、同時に動作すると説明したが、このタイミングは一例であり、カウンタ用クロックＣＬＫ２を回路動作に合わせて先に停止させても構わない。
【００４０】
続いて、タイミング制御回路２０５は、カウンタ部２０９に制御信号ＣＮ４を供給し、アップカウントモードに設定する。また、タイミング制御回路２０５は、所望の行に属する画素に制御信号ＣＮ１を供給し、信号成分ΔＶｓｉｇを有する画素信号を読み出させる。読み出しの方法は、カウンタ部２０９をアップカウントモードに設定するほかは、リセット成分の読み出しと同様である。
【００４１】
時刻ｔ３以降において、参照信号ＲＡＭＰは、ある時刻に画素信号と大きさが一致する。このとき、比較器２０８の出力信号が反転し、カウンタ部２０９はアップカウントを停止する。このときのカウント数は、図２におけるΔＶｓｉｇ＋ΔＶｒｅｔに相当する。
【００４２】
このように、カウンタ部２０９の設定を、リセット成分ΔＶｒｅｔを読み出すときにはダウンカウント、信号成分ΔＶｓｉｇを読み出すときにはアップカウントとすることにより、カウンタ部２０９内で自動的に加減算が行われる。これにより、信号成分ΔＶｓｉｇに相当するカウント数を得ることができる。
【００４３】
なお、本実施の形態では、カウンタ部２０９の一例として、アップ−ダウンカウンタを用いて説明したが、アップカウンタのみ、または、ダウンカウンタのみを用いて後段で加減算を行ってもよい。つまり、信号成分ΔＶｓｉｇに相当するカウント数を得られる方法であれば、どのような構成をとっても構わない。
【００４４】
［ストリーキングの発生メカニズム］
ここで、本実施の形態に係る固体撮像装置の理解を容易とするため、図３を用いて、ストリーキング（特性不良）の発生メカニズムについて説明する。
【００４５】
一般的な、列並列ＡＤ変換器を備えた固体撮像装置は、参照信号と各列の画素信号とを各列の比較器で比較し、各列のカウンタでカウントすることによってＡＤ変換を行う。このとき、高速化に対応するため、全列並列処理でＡＤ変換を行う。このため、行方向に水平画素数分の多数の比較器を持ち、また、これらの比較器が同時に比較動作を行うことになる。ここで、参照信号は行方向に配置された比較器に対して共通に入力されるため、ある列の比較器におけるＡＤ変換動作の影響が参照信号に伝播する。これにより、同行の他列の比較器におけるＡＤ変換値に変換誤差を発生させてしまう。
【００４６】
図３は、ストリーキングが発生した場合の画像の一例を表す図である。同図に示すように、ＣＭＯＳイメージセンサで撮像される画像において、局所的に輝度の大きく異なる領域（輝度が周辺よりも大きい領域、または、輝度が周辺よりも小さい領域）がある場合、また特に、行方向に同輝度のデータが連続される場合、参照信号が変動する。この参照信号の変動は、上記輝度を判定する複数の比較器の反転動作が同時に起こることに起因するものである。この場合、残りの列の比較器でのＡＤ変換時には、変動成分を含んだ参照信号を用いてＡＤ変換されることになる。この結果、残りの列のＡＤ変換の出力値は変換誤差をもったものとなる。つまり、画像としては、図３に示すように、当該行の出力のみ、他行と異なる出力値（変換誤差を持った出力値）となるため、実際の撮影画像にはない横筋が発生することになり、許容できない画質劣化がおこる。これが、ストリーキング不良である。
【００４７】
ここで、比較器が反転した時の参照信号の電位変動量Ｖｓｔｒは、参照信号のインピーダンスをＲ、比較器の差動トランジスタの容量をＣｇｓ、比較器の差動トランジスタのゲート−ソース間電圧の変動量をΔＶｇｓ、水平方向に隣接する、輝度の大きく異なる領域に属する画素数Ｎとすると、以下の式１で表される。
【００４８】
Ｖｓｔｒ  ∝  Ｒ×Ｃｇｓ×ΔＶｇｓ×Ｎ          （式１）
ストリーキング低減のためには、参照信号の電位変動量Ｖｓｔｒの低減が必要であり、上記式１より、参照信号のインピーダンスＲの低減、上記差動トランジスタ部の容量Ｃｇｓの低減、及び上記差動トランジスタの変動量ΔＶｇｓの低減が有効であることがわかる。
【００４９】
インピーダンスＲの低減を図る場合には、電流源と抵抗によって構成される参照信号生成回路の出力インピーダンスを低減する必要がある。しかしながら、上記出力インピーダンスを低減しつつ参照信号波形を維持するためには、消費電流、雑音及び面積を増大しなければならないという弊害がある。
【００５０】
また、容量Ｃｇｓの低減を図る場合には、比較器の差動トランジスタのサイズ（ゲート容量）を縮小することが挙げられる。しかしながら、差動トランジスタのサイズを縮小すると、ランダムノイズ及びＲＴＳノイズが増加し、雑音特性の悪化を誘発するという弊害がある。
【００５１】
［実施の形態に係る比較器の構成］
そこで、本実施の形態に係る固体撮像装置２００は、上記弊害を回避しつつストリーキングを防止すべく、比較器の差動トランジスタのゲート−ソース間電圧の変動量ΔＶｇｓの低減を図るものである。以下、その詳細を、図面を用いて説明する。
【００５２】
図４は、実施の形態１に係る比較器の回路構成の一例を示す図である。同図に示された比較器２０８Ａは、差動トランジスタ２２０及び２２１と、負荷トランジスタ２２２及び２２３と、電流源トランジスタ２２４と、リセットスイッチ２２７及び２２８とで構成される。
【００５３】
差動トランジスタ２２０は、ゲート端子に容量２２５を介して参照信号ＲＡＭＰが入力される第１差動トランジスタであり、例えばｎ型（ＮＭＯＳ）トランジスタである。差動トランジスタ２２１は、ゲート端子に容量２２６を介してアナログ信号である画素信号Ｖｓｉｇが入力される第２差動トランジスタであり、例えばｎ型（ＮＭＯＳ）トランジスタである。
【００５４】
負荷トランジスタ２２２は、差動トランジスタ２２０の負荷であり、差動トランジスタ２２０のドレイン端子と電源との間に接続され、ゲート端子とドレイン端子とが短絡接続された第１負荷トランジスタであり、例えばｐ型（ＰＭＯＳ）トランジスタである。負荷トランジスタ２２３は、差動トランジスタ２２１の負荷であり、差動トランジスタ２２１のドレイン端子と電源との間に接続され、ゲート端子と負荷トランジスタ２２２のゲート端子とが接続された第２負荷トランジスタであり、例えばｐ型（ＰＭＯＳ）トランジスタである。
【００５５】
電流源トランジスタ２２４は、差動トランジスタ２２０及び２２１のソース端子とグランド端子との間に接続され、ゲート端子に電流値を設定するためのバイアス電圧が印加されるｎ型（ＮＭＯＳ）トランジスタである。
【００５６】
リセットスイッチ２２７及び２２８は、差動トランジスタ２２０及び２２１の初期値を設定するスイッチ素子である。
【００５７】
従来の構成では、一対の差動トランジスタ、及び、一対の負荷トランジスタは、差動特性向上のため、サイズ比を１：１で構成する。
【００５８】
これに対して、本実施の形態に係る比較器２０８Ａでは、対称性をくずし、差動トランジスタ２２０及び２２１のＷ／Ｌ（Ｗはゲート幅、Ｌはゲート長）比を１：Ｎ（Ｎ＞１）とし、かつ、負荷トランジスタ２２２及び２２３のＷ／Ｌ比をＭ：１（Ｍ＞１）と設定している。
【００５９】
ここで、差動トランジスタ２２０が飽和領域で動作している場合、キャリアの移動度をβ、ゲート酸化膜容量をＣｏｘ、トランジスタのゲート幅をＷ、トランジスタのゲート長をＬ、しきい値電圧をＶｔｈとすると、利得係数Βは、以下の式２で表される。
【００６０】
Β＝β×Ｃｏｘ×（Ｗ／Ｌ）          （式２）
上記式２より、差動トランジスタ２２０に流れる電流Ｉ２２０は、以下の式３で表される。
【００６１】
Ｉ２２０＝Β／２×（Ｖｇｓ−Ｖｔｈ）２          （式３）
上記式３の両辺を時間微分すると、以下の式４のようになる。
【００６２】
ΔＩ２２０＝Β×（Ｖｇｓ−Ｖｔｈ）×ΔＶｇｓ          （式４）
上記式４をΔＶｇｓについて書き換えると、以下の式５となる。
【００６３】
ΔＶｇｓ＝１／｛Β×（Ｖｇｓ−Ｖｔｈ）｝×ΔＩ２２０          （式５）
ここで、差動トランジスタ２２０に流れる電流Ｉ２２０と、差動トランジスタ２２１に流れる電流Ｉ２２１との合計は、電流源トランジスタ２２４に流れる電流Ｉ２２４に等しい。よって、以下の式６及び式７が成立する。
【００６４】
Ｉ２２０＋Ｉ２２１＝Ｉ２２４          （式６）
（Ｉ２２０＋ΔＩ２２０）＋（Ｉ２２１＋ΔＩ２２１）＝Ｉ２２４          （式７）
上記式６及び式７より、差動トランジスタ２２０に流れる電流Ｉ２２０の時間変化ΔＩ２２０と、差動トランジスタ２２１に流れる電流Ｉ２２１の時間変化ΔＩ２２１とは、互いに逆極性で同じ大きさとなる。よって、以下の式８が成立する。
【００６５】
ΔＩ２２０＝−ΔＩ２２１          （式８）
上記式５及び式８より、ΔＩ２２１を抑制すれば、ΔＶｇｓが抑制される。よって、ストリーキングを低減することが可能となる。
【００６６】
本実施の形態に係る比較器２０８Ａでは、負荷トランジスタ２２２及び２２３のＷ／Ｌ比をＭ：１（Ｍ＞１）としている。これにより、差動トランジスタ２２１に流れる電流Ｉ２２１は、通常の（Ｉ２２４の）１／２から１／（１＋Ｍ）（Ｍ＞１）に減少する。よって、差動トランジスタ２２０に流れる電流の時間変化ΔＩ２２０が抑制され、ストリーキングの抑制が可能となる。
【００６７】
さらに、差動トランジスタ２２０及び２２１のＷ／Ｌ比を１：Ｎ（Ｎ＞１）としている。これによれば、参照信号につながる差動トランジスタ２２０のサイズは変更することなく、つまり、上記式１における容量Ｃｇｓを増加させることなく、差動トランジスタ２２１のドレイン部の容量を増加させる。よって、差動トランジスタ２２１のＶｇｓの時間変動、つまり、差動トランジスタ２２０のＶｇｓの時間変動を緩やかにし、雑音特性の悪化させずにストリーキングを抑制することが可能となる。
【００６８】
言い換えると、比較器２０８Ａの差動トランジスタのＶｇｓ変動の発生を抑制する回路構成をとることで、面積、消費電力及び雑音の増大なく、ストリーキング現象を抑制することが可能となる。
【００６９】
なお、上記実施の形態では、負荷トランジスタ２２２及び２２３の対称性を崩さず（Ｗ／Ｌ比を１：１とし）、差動トランジスタ２２０及び２２１の対称性のみを崩す（Ｗ／Ｌ比を１：Ｎ（Ｎ＞１）とする）構成が挙げられる。本構成をとることで、ストリーキング抑制の効果は、負荷トランジスタ２２２及び２２３の対称性、ならびに、差動トランジスタ２２０及び２２１の対称性の双方を崩した本実施の形態の効果よりも小さくはなるが、画素数が少なく、動作周波数がそれほど高くない場合には、小面積でストリーキング抑制が可能となる。
【００７０】
また、上記実施の形態では、差動トランジスタ２２０及び２２１の対称性を崩さず（Ｗ／Ｌ比を１：１とし）、負荷トランジスタ２２２及び２２３の対称性のみを崩す（Ｗ／Ｌ比をＭ：１（Ｍ＞１）とする）構成が挙げられる。本構成を取ることで、画素数が少なく、動作周波数がそれほど高くない場合には、小面積でストリーキング抑制が可能となる。
【００７１】
また、本実施の形態に係る固体撮像装置は、後述する実施の形態２に係る固体撮像装置を含め、比較器を全列に供給して使用するタイプの列ＡＤ変換器であれば、シングルスロープ型であっても、逐次比較型であっても、その他どのような方式であってもよい。
【００７２】
また、上記実施の形態では、ＮＭＯＳの差動トランジスタ及び電流源トランジスタ、ならびに、ＰＭＯＳの負荷トランジスタを用いて説明した。しかしながら、本実施の形態に係る固体撮像装置２００、及び、後述する実施の形態２に係る固体撮像装置は、電源及びグランド、ならびに、ＮＭＯＳ及びＰＭＯＳを反転させた構成を用いても良い。
【００７３】
また、上記実施の形態では、比較器２０８Ａを、差動トランジスタ対、負荷トランジスタ対及び電流源トランジスタを用いた構成とした。しかしながら、本実施の形態に係る固体撮像装置は、後述する実施の形態２に係る固体撮像装置を含め、比較器のゲインをあげるためにカスコード構成を用いてもよい。また、カレントミラー型の負荷トランジスタ構成の代わりに、バイアス電圧を与えた完全差動型の構成を用いてもよい。また、高速応答性を実現するためクロスカップル型の構成を用いてもよい。つまり、差動で比較動作を行える構成であればどのような構成を用いても構わない。
【００７４】
（実施の形態２）
以下、図面を参照しながら、実施の形態２に係る固体撮像装置の構成及び動作について、実施の形態１との相違点を中心に説明する。
【００７５】
図５は、実施の形態２に係る比較器の回路構成の一例を示す図である。同図に示された比較器２０８Ｂは、差動トランジスタ２２０及び２２１と、負荷トランジスタ２２２及び２２３と、電流源トランジスタ２２４と、抵抗２２９及び２３０（抵抗２２９及び２３０の少なくとも一方）と、リセットスイッチ２２７及び２２８とで構成される。
【００７６】
差動トランジスタ２２０及び２２１、負荷トランジスタ２２２及び２２３、電流源トランジスタ２２４、ならびに、リセットスイッチ２２７及び２２８は、実施の形態１の構成と同様である。
【００７７】
抵抗２２９及び２３０は、それぞれ、差動トランジスタ２２０及び２２１のソース端子と、電流源トランジスタ２２４のドレイン端子との間に接続された抵抗素子である。言い換えれば、抵抗２２９及び２３０は、第１差動トランジスタのソース端子と電流源トランジスタのドレイン端子との間、及び、第２差動トランジスタのソース端子と電流源トランジスタのドレイン端子との間の少なくとも一方に挿入された抵抗成分である。
【００７８】
本実施の形態に係る固体撮像装置の特徴は、比較器２０８Ｂの構成に抵抗２２９及び２３０を付加した点である。
【００７９】
本構成によれば、抵抗２２９及び２３０における電圧降下の分だけ第１差動トランジスタに流れる電流の時間変化が抑制される。これに伴い、差動トランジスタ２２０及び２２１におけるΔＶｇｓの変動が低減するため、ストリーキング量が抑制される。また、差動トランジスタ２２０と差動トランジスタ２２１との間に高抵抗が挿入されることになるため、差動トランジスタ２２０と差動トランジスタ２２１との間のアイソレーションが向上する。これにより、差動トランジスタ２２１のソースの電位変動が差動トランジスタ２２０のソースに伝搬されることが抑制される。よって、差動トランジスタ２２０のゲート変動ΔＶｇはそのままで、ソース変動ΔＶｓが低減するため、ストリーキング量が抑制される。
【００８０】
図６は、実施の形態２の変形例１に係る比較器の回路構成の一例を示す図である。同図に示された比較器２０８Ｃは、実施の形態２に係る比較器２０８Ｂと比較して、抵抗２２９及び２３０の代わりに、スイッチ２３１及び２３２が付加されている点のみが構成として異なる。
【００８１】
スイッチ２３１及び２３２は、それぞれ、差動トランジスタ２２０及び２２１のソース端子と、電流源トランジスタ２２４のドレイン端子との間に接続されたスイッチ素子である。言い換えれば、スイッチ２３１及び２３２は、第１差動トランジスタのソース端子と電流源トランジスタのドレイン端子との間、及び、第２差動トランジスタのソース端子と電流源トランジスタのドレイン端子との間の少なくとも一方に挿入されたスイッチ素子である。本変形例では、図５に示された抵抗２２９及び２３０を、スイッチ２３１及び２３２のオン状態における抵抗成分で代用している。
【００８２】
つまり、上記変形例１に係る比較器２０８Ｃでは、差動トランジスタのソース端子と電流源トランジスタのドレイン端子との間において、スイッチ２３１及び２３２のオン抵抗を用いる構成としている。これにより、ＭＯＳスイッチ素子を用いることにより、小面積でストリーキングを抑制することが可能となる。
【００８３】
なお、本実施の形態では、変形例２として、図５に示された比較器２０８Ｂが有する抵抗素子の抵抗値を可変する構成が挙げられる。例えば、比較器２０８Ｂの抵抗２２９及び２３０のそれぞれを、２個以上の抵抗と当該２個以上の抵抗の接続状態を切り替えるスイッチとが並列に接続された構成に置き換えた構成が考えられる。つまり、上記抵抗成分は、互いに並列接続された複数の抵抗素子で構成され、当該複数の抵抗素子の接続状態が変わることにより抵抗値の切り替えが可能となっている。同様に、図６に示された比較器２０８Ｃのスイッチ２３１及び２３２のそれぞれを、２個以上のスイッチが並列に接続された構成に置き換えた構成が考えられる。これらの構成の場合、暗い画像を撮影する場合には、雑音特性の要求が厳しいため、低い抵抗値を選択して比較器を動作させる。一方、明るい画像を撮影する場合には、ストリーキング特性が目立つため、高い抵抗値を選択してストリーキングの抑制を行う。これにより、撮影画像に応じて、複数設定の抵抗値を選択して動作させることで、各々の画像に最適な画像特性及びストリーキング特性を実現することが可能になる。
【００８４】
このように、画像に応じた設定が可能となり、カメラシステムとしての特性の最適化を図ることが可能となる。
【００８５】
なお、ここでは、画像による切り替えの説明を行ったが、製品仕様ごとに切り替える等、最適化の方法に制約はない。
【００８６】
（実施の形態３）
実施の形態１及び２に係る固体撮像装置は、ビデオカメラやデジタルスチルカメラ、さらには携帯電話等のモバイル機器向けカメラモジュール等の撮像装置において、その撮像デバイス（画像入力装置）として用いるのに好適である。
【００８７】
図７は、実施の形態１または２に係る固体撮像装置を備えた撮像装置（カメラシステム）の構成の一例を示すブロック図である。同図に示すように、実施の形態３に係る撮像装置１０は、レンズ１０１と、撮像デバイス１０２と、カメラ信号処理回路１０３と、システムコントローラ１０４とを備える。
【００８８】
レンズ１０１は、撮像デバイス１０２の撮像領域に入射光を導くための光学素子である。
【００８９】
撮像デバイス１０２は、実施の形態１または２に係る固体撮像装置である。撮像デバイス１０２は、レンズ１０１によって撮像面に結像された像光を、画素単位で電気信号に変換して得られる画像信号を出力する。
【００９０】
カメラ信号処理回路１０３は、撮像デバイス１０２の出力信号に対して種々の処理をする回路である。
【００９１】
システムコントローラ１０４は、撮像デバイス１０２及びカメラ信号処理部６０３を駆動する制御部である。
【００９２】
カメラ信号処理回路１０３で処理された画像信号は、例えばメモリなどの記録媒体に静止画または動画として記録される。または、液晶ディスプレイ等からなるモニタに動画として映し出される。
【００９３】
本実施の形態に係る撮像装置によれば、消費電力、雑音及び面積の増大なくストリーキングを抑制できる固体撮像装置が内蔵されているため、カメラシステムとして高品質な画像を提供できる。
【００９４】
（その他）
なお、本発明に係る固体撮像装置及び撮像装置は、上記実施の形態に限定されるものではない。各実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、各実施の形態に対して本発明の趣旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る固体撮像装置を内蔵した各種機器も本発明に含まれる。
【００９５】
例えば、上記実施の形態１及び２では、各列にカウンタ部２０９を設けてカウンタ用クロックを供給し、各列のカウント動作を、比較器出力の反転タイミングで止めることによりデジタル化を行う構成としたが、これに限られない。列アレイの外に共通カウンタを設け、各列はＡ／Ｄ変換用のメモリまたはラッチを備え、共通カウンタからカウント値を全列共通に分配する構成とし、各列のカウント値を比較器出力の反転タイミングでラッチすることによりデジタル化を行う構成であってもよい。
【００９６】
また、撮像領域が有する画素の構成においては、選択トランジスタを用いずにフローティングディフュージョン電位で画素選択する構成でもよい。また、リセットトランジスタ及びソースフォロワトランジスタを複数画素で共有化する単位セルであってもよい。
【００９７】
また、実施の形態１〜３では、シングルスロープ型列並列Ａ／Ｄ変換のランプ信号を参照するタイプについて述べたが、参照電圧を全列に供給して使用するタイプの列Ａ／Ｄ変換（例えば逐次比較型Ａ／Ｄ変換）であってもよく、同様の効果を奏する。
【産業上の利用可能性】
【００９８】
本開示は、消費電力、雑音及び面積の増大なく撮像時の画像劣化（ストリーキング）を抑制でき、例えば、ＣＭＯＳ固体撮像装置、デジタルスチルカメラ、ムービーカメラ、カメラ付き携帯電話機、監視カメラ、車載カメラ及び医療用カメラ等、様々なカメラシステムに適用できる。
【符号の説明】
【００９９】
１０１    レンズ
１０２    撮像デバイス
１０３    カメラ信号処理回路
１０４    システムコントローラ
２００，５００    固体撮像装置
２０１，５１０    撮像領域
２０２    垂直走査回路
２０３，５３０    水平走査回路
２０４    参照信号生成回路
２０５，５４０    タイミング制御回路
２０６    カラム処理部
２０７    カラムＡＤ回路
２０８，２０８Ａ，２０８Ｂ，２０８Ｃ，５５１    比較器
２０９    カウンタ部
２１０，２３１，２３２    スイッチ
２１１    データ記憶部
２１２，５５４    垂直信号線
２１３    水平信号線
２１４，５７０    アンプ回路
２２０，２２１    差動トランジスタ
２２２，２２３    負荷トランジスタ
２２４    電流源トランジスタ
２２５，２２６    容量
２２７，２２８    リセットスイッチ
２２９，２３０    抵抗
５２０    行選択回路
５５０    ＡＤ変換器群
５５２    カウンタ
５５３    ラッチ回路
５５５    ランプ信号線
５６０    デジタル−アナログ変換装置
５８０    信号処理回路
５９０    水平転送線
【図１】
2015111371.tif 000003
【図２】
2015111371.tif 000004
【図３】
2015111371.tif 000005
【図４】
2015111371.tif 000006
【図５】
2015111371.tif 000007
【図６】
2015111371.tif 000008
【図７】
2015111371.tif 000009
【図８】
2015111371.tif 000010
【手続補正書】
【提出日】平成28年6月30日(2016.6.30)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
光電変換を行う複数の画素が行列状に配列された画素部と、
前記画素部で生成された画素信号をアナログ信号からデジタル信号に変換するＡＤ（Ａｎａｌｏｇ−Ｄｉｇｉｔａｌ）変換器とを備え、
前記ＡＤ変換器は、
画素列ごとに配置され、前記画素ごとの前記アナログ信号と参照信号とを比較する比較器と、
前記比較器に対応して配置され、前記比較器が前記アナログ信号と前記参照信号とを比較した期間をカウントすることにより前記デジタル信号を得るカウンタとを有し、
前記比較器は、
前記参照信号が入力される第１差動トランジスタと、
前記アナログ信号が入力される第２差動トランジスタと、
前記第１差動トランジスタのドレイン端子と電源との間に接続された第１負荷トランジスタと、
前記第２差動トランジスタのドレイン端子と電源との間に接続された第２負荷トランジスタと、
前記第１差動トランジスタ及び前記第２差動トランジスタのソース端子とグランドとの間に接続された電流源トランジスタとで構成され、
前記第２差動トランジスタ及び前記第２負荷トランジスタに共通に接続されるノードの電圧変動に伴う前記第１差動トランジスタのゲート−ソース間電圧の変動が抑制される、
固体撮像装置。
【請求項２】
前記第１差動トランジスタのゲート幅／ゲート長と前記第２差動トランジスタのゲート幅／ゲート長との間の比が１：Ｎ（Ｎ＞１）である、
請求項１に記載の固体撮像装置。
【請求項３】
前記第１負荷トランジスタのゲート幅／ゲート長と前記第２負荷トランジスタのゲート幅／ゲート長との間の比がＭ：１（Ｍ＞１）である、
請求項２に記載の固体撮像装置。
【請求項４】
前記第１負荷トランジスタのゲート幅／ゲート長と前記第２負荷トランジスタのゲート幅／ゲート長との間の比がＭ：１（Ｍ＞１）である、
請求項１に記載の固体撮像装置。
【請求項５】
前記第１差動トランジスタの前記ソース端子と前記電流源トランジスタのドレイン端子との間、及び、前記第２差動トランジスタの前記ソース端子と前記電流源トランジスタの前記ドレイン端子との間の少なくとも一方には、抵抗成分が挿入されている、
請求項１に記載の固体撮像装置。
【請求項６】
さらに、前記第１差動トランジスタの前記ソース端子と前記電流源トランジスタの前記ドレイン端子との間、及び、前記第２差動トランジスタの前記ソース端子と前記電流源トランジスタの前記ドレイン端子との間の少なくとも一方に挿入されたスイッチ素子を備え、
前記抵抗成分は、前記スイッチ素子のオン状態における抵抗成分である、
請求項５に記載の固体撮像装置。
【請求項７】
前記抵抗成分は、互いに並列接続された複数の抵抗素子で構成され、前記複数の抵抗素子の接続状態が変わることにより抵抗値の切り替えが可能である、
請求項５または６に記載の固体撮像装置。
【請求項８】
請求項１〜７のいずれか１項に記載の固体撮像装置と、
前記画素部に被写体像を結像する光学系とを備える、
撮像装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正の内容】
【０００４】
比較器５５１では、デジタル−アナログ変換装置５６０からランプ信号線５５５を介して出力される階段状のランプ波形であるランプ電圧Ｖｓｌｏｐｅと、行線毎に画素から垂直信号線５５４を経由して出力されるアナログ信号とを比較する。カウンタ５５２は、比較器５５１の比較時間をカウントする。比較器５５１及びカウンタ５５２の上記動作により、ＡＤ変換器群５５０は、画素信号をデジタルデータとして出力する。上記ＡＤＣ方式はシングルスロープ型列並列ＡＤＣ方式と呼ばれる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
この構成によれば、参照信号につながる第１差動トランジスタのサイズは変更することなく、つまり、第１差動トランジスタのゲート−ソース間容量を増加させることなく、第２差動トランジスタのドレインの容量を増加させる。よって、第１差動トランジスタのゲート−ソース間電圧の時間変動を緩やかにし、雑音特性を悪化させずにストリーキングを抑制することが可能となる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
背景で述べたように、前述したシングルスロープ型列並列ＡＤＣ方式では、基準電位となるランプ電圧Ｖｓｌｏｐｅと画素からの信号電圧（アナログ信号）とが比較器５５１で比較され、後段のカウンタ５５２が制御されることによりＡ／Ｄ変換が行われる。ここで、ＣＭＯＳイメージセンサのシングルスロープ型ＡＤＣは、列ごとに並列処理して画素信号を読み出すため、行方向に多数の比較器５５１を有する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
上記ランプ電圧Ｖｓｌｏｐｅは、カラムに配置された比較器５５１（図８では、ランプ信号線５５５に接続された全ての比較器５５１）に対し、ランプ信号線５５５を介して共通に入力される。このため、カラム内の一の比較器５５１でのＡ／Ｄ変換動作が、ランプ信号線５５５上のランプ電圧Ｖｓｌｏｐｅを変動させることが想定される。これにより、同一カラム内の他の比較器５５１におけるＡ／Ｄ変換動作において誤差を生じさせてしまう。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００６０
【補正方法】変更
【補正の内容】
【００６０】
Β＝β×Ｃｏｘ×（Ｗ／Ｌ） （式２）
上記式２より、差動トランジスタ２２０に流れる電流Ｉ２２０は、以下の式３で表される。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００６１
【補正方法】変更
【補正の内容】
【００６１】
Ｉ２２０＝Β／２×（Ｖｇｓ−Ｖｔｈ）２ （式３）
上記式３の両辺を時間微分すると、以下の式４のようになる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００６２
【補正方法】変更
【補正の内容】
【００６２】
ΔＩ２２０＝Β×（Ｖｇｓ−Ｖｔｈ）×ΔＶｇｓ （式４）
上記式４をΔＶｇｓについて書き換えると、以下の式５となる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００６３
【補正方法】変更
【補正の内容】
【００６３】
ΔＶｇｓ＝１／｛Β×（Ｖｇｓ−Ｖｔｈ）｝×ΔＩ２２０ （式５）
ここで、差動トランジスタ２２０に流れる電流Ｉ２２０と、差動トランジスタ２２１に流れる電流Ｉ２２１との合計は、電流源トランジスタ２２４に流れる電流Ｉ２２４に等しい。よって、以下の式６及び式７が成立する。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００６４
【補正方法】変更
【補正の内容】
【００６４】
Ｉ２２０＋Ｉ２２１＝Ｉ２２４（式６）
（Ｉ２２０＋ΔＩ２２０）＋（Ｉ２２１＋ΔＩ２２１）＝Ｉ２２４  （式７）
上記式６及び式７より、差動トランジスタ２２０に流れる電流Ｉ２２０の時間変化ΔＩ２２０と、差動トランジスタ２２１に流れる電流Ｉ２２１の時間変化ΔＩ２２１とは、互いに逆極性で同じ大きさとなる。よって、以下の式８が成立する。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００６５
【補正方法】変更
【補正の内容】
【００６５】
ΔＩ２２０＝−ΔＩ２２１ （式８）
上記式５及び式８より、ΔＩ２２１を抑制すれば、ΔＶｇｓが抑制される。よって、ストリーキングを低減することが可能となる。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００６６
【補正方法】変更
【補正の内容】
【００６６】
本実施の形態に係る比較器２０８Ａでは、負荷トランジスタ２２２及び２２３のＷ／Ｌ比をＭ：１（Ｍ＞１）としている。これにより、差動トランジスタ２２１に流れる電流Ｉ２２１は、通常の（Ｉ２２４の）１／２から１／（１＋Ｍ）（Ｍ＞１）に減少する。よって、差動トランジスタ２２０に流れる電流の時間変化ΔＩ２２０が抑制され、ストリーキングの抑制が可能となる。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００６７
【補正方法】変更
【補正の内容】
【００６７】
さらに、差動トランジスタ２２０及び２２１のＷ／Ｌ比を１：Ｎ（Ｎ＞１）としている。これによれば、参照信号につながる差動トランジスタ２２０のサイズは変更することなく、つまり、上記式１における容量Ｃｇｓを増加させることなく、差動トランジスタ２２１のドレイン部の容量を増加させる。よって、差動トランジスタ２２１のＶｇｓの時間変動、つまり、差動トランジスタ２２０のＶｇｓの時間変動を緩やかにし、雑音特性を悪化させずにストリーキングを抑制することが可能となる。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００７８
【補正方法】変更
【補正の内容】
【００７８】
本実施の形態に係る固体撮像装置の特徴は、比較器２０８Ａの構成に抵抗２２９及び２３０を付加した点である。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００９１
【補正方法】変更
【補正の内容】
【００９１】
システムコントローラ１０４は、撮像デバイス１０２及びカメラ信号処理部１０３を駆動する制御部である。
【国際調査報告】
2015111371.tif 000011
2015111371.tif 000012
2015111371.tif 000013