(57)【要約】  インダクタおよびスイッチング素子からなるｎ個の第１直列回路(CS11,CS12)と、同じ整流方向になるようにｎ個の整流素子(D1,D2)が直列接続された第２直列回路(CS2)とを備える。ｎ＝２の場合、第１直列回路(CS11)のインダクタ(L1)とスイッチング素子(Q1)との接続点(P11)に第２直列回路(CS2)の一端が接続され、第２直列回路(CS2)の他端が平滑用キャパシタ(Cout)および負荷(RL)の一端に接続される。インダクタ(L2)とスイッチング素子(Q2)との接続点(P12)は、キャパシタ(C2)を介して整流素子(D1,D2)の接続点に接続される。第２直列回路(CS2)に対する接続順で奇数番目のスイッチング素子(Q1)と偶数番目のスイッチング素子(Q2)とは相補的に駆動される。
2015146695.tif 000002
【特許請求の範囲】
【請求項１】
インダクタおよびスイッチング素子からなる第１直列回路が、直流電圧入力端子間にｎ個並列に接続され、
前記ｎ個の第１直列回路のうち１つにおいて、前記インダクタと前記スイッチング素子との接続点に、同じ整流方向になるようにｎ個の整流素子が直列接続された第２直列回路の一端が接続され、
前記第２直列回路のうち、各整流素子同士の接続点と、前記第１直列回路のうち、残りの（ｎ−１）個における前記インダクタと前記スイッチング素子との接続点とが、キャパシタを介して接続され、
前記第２直列回路の他端が、平滑用キャパシタおよび負荷の一端に接続されており、
前記ｎ個の整流素子に対して接続されているｎ個の前記スイッチング素子について、前記第２直列回路で規定される整流素子の接続順において、奇数番目のスイッチング素子と偶数番目のスイッチング素子とを相補的に駆動するスイッチング制御回路を備えたことを特徴とする、ＤＣ−ＤＣコンバータ。
【請求項２】
前記スイッチング素子は電界効果トランジスタである、請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記整流素子は電界効果トランジスタであり、前記スイッチング制御回路は前記整流素子を駆動する、請求項１または２に記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記第２直列回路の各整流素子は、当該整流素子の接続順において、当該整流素子の前段側に接続されている前記スイッチング素子に対して相補的に駆動される、請求項３に記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流入力電圧を昇圧して出力するＤＣ−ＤＣコンバータに関するものである。
【背景技術】
【０００２】
キャパシタとダイオードを用いたチャージポンプ方式の昇圧回路は、入力電源電圧が低くて、電流容量が比較的小さなＤＣ−ＤＣコンバータとして一般に用いられる。特許文献１には、矩形波発生回路とその矩形波をキャパシタとダイオードにより倍電圧整流する回路を備えた電源回路が示されている。【０００３】
チャージポンプ方式の昇圧回路は、原理的には所定振幅の電圧を生成するとともに、その電圧を平滑して直流電圧を生成するものである。その直流電圧を基準にして、交流電圧（通常はスイッチング波形である方形波）を重畳させ、その電圧を平滑することにより振幅値の２倍の電圧を生成する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−３２３０４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
キャパシタとダイオードを用いたチャージポンプ方式の昇圧回路は、簡素な回路で昇圧できる利点があるが、次の問題点が挙げられる。【０００６】
（１）キャパシタとダイオードだけで昇圧するので、キャパシタに対する充放電電流が大きくできず、大きな負荷電流が要求される場合に対応できない。【０００７】
（２）直流電圧に平滑してから、その直流電圧に交流電圧を重畳する回路であるため、倍電圧整流のために必ず２個のダイオードが必要である。したがって、ダイオードでの損失が大きい。【０００８】
（３）キャパシタからスイッチング素子に対してパルス的に大きな電流が流れ込むため、スイッチング素子での損失が大きい。そのため、スイッチング素子の発熱が大きく、電力変換効率も上げにくい。パルス電流を小さくするためには、キャパシタの容量を小さくすればよいが、その場合、大電流を出力することが困難になる。【０００９】
そこで、本発明の目的は、負荷電流を大きくでき、ダイオードおよびスイッチング素子における損失を低減した低発熱で電力変換効率の高いＤＣ−ＤＣコンバータを提供することにある。
【課題を解決するための手段】
【００１０】
本発明のＤＣ−ＤＣコンバータは、
インダクタおよびスイッチング素子からなる第１直列回路が、直流電圧入力端子間にｎ個並列に接続され、
前記ｎ個の第１直列回路のうち１つにおいて、前記インダクタと前記スイッチング素子との接続点に、同じ整流方向になるようにｎ個の整流素子が直列接続された第２の直列回路の一端が接続され、
前記第２直列回路のうち、各整流素子同士の接続点と、前記第１直列回路のうち、残りの（ｎ−１）個における前記インダクタと前記スイッチング素子との接続点とが、キャパシタを介して接続され、
前記第２直列回路の他端が、平滑用キャパシタおよび負荷の一端に接続されており、
前記ｎ個の整流素子に対して接続されているｎ個の前記スイッチング素子について、前記第２直列回路で規定される整流素子の接続順において、奇数番目のスイッチング素子と偶数番目のスイッチング素子とを相補的に駆動するスイッチング制御回路を備えたことを特徴とする。【００１１】
上記構成により、ｎ個の第１直列回路のスイッチング素子のうち奇数番目のスイッチング素子と偶数番目のスイッチング素子とが互いに相補的に駆動され、インダクタとスイッチング素子とを接続するキャパシタが、スイッチング素子の相補的駆動の都度、充放電されるので、充放電電流を稼ぐことができ、負荷供給電流を大きくできる。また、従来のような直流電圧に平滑するための整流ダイオードが不要であり、そのダイオードでの損失が生じない。【００１２】
前記スイッチング素子は電界効果トランジスタであることが好ましい。これにより、導通損失を低減できる。【００１３】
前記整流素子は電界効果トランジスタであり、前記スイッチング制御回路により駆動されることが好ましい。これにより、整流素子での導通損失を低減できる。【００１４】
前記第２の直列回路の各整流素子は、当該整流素子の接続順において、当該整流素子の前段側に接続されているスイッチング素子に対して相補的に駆動されることが好ましい。この構成により、複数のスイッチング素子と整流素子の駆動信号を単純化でき、スイッチング制御回路を簡素化できる。
【発明の効果】
【００１５】
本発明によれば、昇圧用のキャパシタに対する充放電電流の総合電流量を大きくでき、負荷供給電流の大きな電源装置に適用できる。また、直流電圧に平滑してから、その直流電圧に交流電圧を重畳するのではなく、交流電圧に交流電圧を重畳した後に整流平滑することになるので、直流電圧に平滑するための整流ダイオードが不要であり、そのダイオードでの損失は生じない。
【図面の簡単な説明】
【００１６】
【図１】図１は第１の実施形態に係るＤＣ−ＤＣコンバータ１０１の回路図である。
【図２】図２は図１に示したスイッチング素子Ｑ１，Ｑ２のゲート信号の波形図である。
【図３】図３は図１各部の波形図である。
【図４】図４は第２の実施形態に係るＤＣ−ＤＣコンバータ１０２の回路図である。
【図５】図５は図４に示したスイッチング素子Ｑ１，Ｑ２，Ｑ３のゲート信号の波形図である。
【図６】図６は図４各部の波形図である。
【図７】図７は第３の実施形態に係るＤＣ−ＤＣコンバータ１０３の回路図である。
【図８】図８は第４の実施形態に係るＤＣ−ＤＣコンバータ１０４の回路図である。
【図９】図９は第５の実施形態に係るＤＣ−ＤＣコンバータ１０５の回路図である。
【発明を実施するための形態】
【００１７】
以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付している。各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換または組み合わせが可能であることは言うまでもない。
【００１８】
《第１の実施形態》
図１（Ａ）（Ｂ）は第１の実施形態に係るＤＣ−ＤＣコンバータ１０１の回路図である。このＤＣ−ＤＣコンバータ１０１は、直流入力電源Ｅが接続される入力端子Ｔ１、負荷ＲＬが接続される出力端子Ｔ２を備える。図１（Ａ）および図１（Ｂ）は、後に示す２つの状態における電流の経路をそれぞれ示している。
【００１９】
ＤＣ−ＤＣコンバータ１０１は、入力側にキャパシタCin、出力側にキャパシタCoutをそれぞれ備えている。また、ＤＣ−ＤＣコンバータ１０１は、インダクタＬ１およびスイッチング素子Ｑ１からなる第１直列回路ＣＳ１１と、インダクタＬ２およびスイッチング素子Ｑ２からなる第１直列回路ＣＳ１２とを備えている。すなわち、２つの第１直列回路ＣＳ１１，ＣＳ１２を備えている。これら第１直列回路ＣＳ１１，ＣＳ１２は、直流電圧Ｅの入力端子間に並列接続されている。
【００２０】
上記２つの第１直列回路ＣＳ１１，ＣＳ１２のうち１つの第１直列回路ＣＳ１１において、インダクタＬ１とスイッチング素子Ｑ１との接続点Ｐ１１に、同じ整流方向になるように２個のダイオードＤ１，Ｄ２が直列接続された第２の直列回路ＣＳ２の一端が接続されている。
【００２１】
第２直列回路ＣＳ２のうち、ダイオードＤ１とダイオードＤ２との接続点Ｐ２１と、上記２つの第１直列回路ＣＳ１１，ＣＳ１２のうち、残りの第１直列回路ＣＳ１２におけるインダクタＬ２とスイッチング素子Ｑ２との接続点Ｐ１２とが、キャパシタＣ２を介して接続されている。
【００２２】
第２直列回路ＣＳ２の他端は平滑用キャパシタCoutおよび負荷ＲＬの一端に接続されている。
【００２３】
ＤＣ−ＤＣコンバータ１０１はスイッチング制御回路１を備えている。スイッチング素子Ｑ１，Ｑ２は電界効果トランジスタであり、スイッチング制御回路１はスイッチング素子Ｑ１，Ｑ２に対してゲート信号を出力することで、スイッチング素子Ｑ１，Ｑ２を駆動する。このスイッチング制御回路１は、２個のダイオードＤ１，Ｄ２に対して接続されている２個のスイッチング素子Ｑ１，Ｑ２について、第２直列回路ＣＳ２で規定されるダイオードＤ１，Ｄ２の接続順において、１番目のスイッチング素子Ｑ１および２番目のスイッチング素子Ｑ２を相補的に駆動する。
【００２４】
図２は、図１に示したスイッチング素子Ｑ１，Ｑ２のゲート信号の波形図である。スイッチング素子Ｑ１，Ｑ２には２相の駆動信号が与えられる。この例では、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２は交互にオン／オフされる。「状態１」は第１スイッチング素子Ｑ１がオフ、第２スイッチング素子Ｑ２がオンとなる状態であり、「状態２」は第２スイッチング素子Ｑ２がオフ、第１スイッチング素子Ｑ１がオンとなる状態である。
【００２５】
図３は、図１各部の波形図である。図３において、各符号の意味は次のとおりである。
【００２６】
vd1：スイッチング素子Ｑ１のドレイン電圧
vd2：スイッチング素子Ｑ２のドレイン電圧
vg1：スイッチング素子Ｑ１のゲート電圧
vg2：スイッチング素子Ｑ２のゲート電圧
VD2：ダイオードＤ２のアノード電圧
Vout：負荷への出力電圧
上記状態１，２での動作は次のとおりである。
【００２７】
［状態１］
スイッチング素子Ｑ１がオフし、Ｑ２がオンすることで、図１（Ａ）に示すように、インダクタＬ２に励磁電流i2が流れる。また、インダクタＬ１からダイオードＤ１およびキャパシタＣ２を介してＱ２に電流i3が流れる。これにより、インダクタＬ１の励磁エネルギーが放出されるとともにキャパシタＣ２が充電（チャージアップ）される。
【００２８】
［状態２］
スイッチング素子Ｑ１がオンすると、ダイオードＤ１が逆バイアスとなり、図１（Ｂ）に示すように、インダクタＬ１に励磁電流i1が流れる。また、スイッチング素子Ｑ２はオフであるため、インダクタＬ２から、キャパシタＣ２、ダイオードＤ２を介して電流i4が流れる。このとき、図３に表れているように、Ｑ２のドレイン電圧Vd2（インダクタＬ２の電圧）にキャパシタＣ２の充電電圧が重畳された電圧が出力される。
【００２９】
以降、［状態１］，［状態２］を交互に繰り返す。この動作により、第２直列回路ＣＳ２で規定されるダイオードの接続順において、初段のダイオードＤ１とこのダイオードＤ１が接続される第１直列回路ＣＳ１１とで昇圧チョッパ回路が構成される。そしてこの昇圧チョッパ回路からのエネルギー放出時に、第２直列回路ＣＳ２で規定されるダイオードの接続順において、次段のダイオードＤ２に接続されるキャパシタＣ２が充電（チャージアップ）され、キャパシタＣ２が接続された第１直列回路ＣＳ１２のインダクタＬ２からのエネルギー放出時に、キャパシタＣ２の電圧が重畳されて出力される。この電圧は平滑用キャパシタCoutで平滑され、負荷ＲＬへ供給される。これにより、単一の昇圧チョッパ回路で生成される電圧の２倍の電圧が負荷へ出力されることになる。図３に示した例では、単一の昇圧チョッパ回路で２０Ｖが生成され、その２倍の約４０Ｖが負荷へ出力可能となる。
【００３０】
一旦、直流電圧に平滑してから、その直流電圧に交流電圧を重畳する従来方式のＤＣ−ＤＣコンバータでは、昇圧チョッパ回路でダイレクトに昇圧する場合、出力電圧以上の耐圧のスイッチング素子および整流素子が必要になるが、本実施形態では、交流電圧に交流電圧を重畳し、最後に直流電圧に平滑するので、スイッチング素子および整流素子には出力電圧より低い電圧が印加される。そのため、低耐圧で特性の良い素子を選択することが可能となる。
【００３１】
なお、出力電圧を制御する場合には、ＰＷＭ制御によりスイッチング素子Ｑ１，Ｑ２のオンデューティを制御すればよい。
【００３２】
《第２の実施形態》
図４は第２の実施形態に係るＤＣ−ＤＣコンバータ１０２の回路図である。このＤＣ−ＤＣコンバータ１０２は、直流入力電源Ｅが接続される入力端子Ｔ１、負荷ＲＬが接続される出力端子Ｔ２を備える。
【００３３】
本実施形態のＤＣ−ＤＣコンバータ１０２は、３つの第１直列回路ＣＳ１１，ＣＳ１２，ＣＳ１３を備えている。また、３つのダイオードＤ１，Ｄ２，Ｄ３が直列接続された第２直列回路ＣＳ２を備えている。
【００３４】
３つの第１直列回路ＣＳ１１，ＣＳ１２，ＣＳ１３のスイッチング素子Ｑ１，Ｑ２，Ｑ３には、それらを駆動するスイッチング制御回路が接続されるが、図４では図示を省略している。そのスイッチング制御回路は、第２直列回路ＣＳ２で規定されるダイオードＤ１，Ｄ２，Ｄ３の接続順において、奇数番目のスイッチング素子Ｑ１，Ｑ３と偶数番目のスイッチング素子Ｑ２とを相補的に駆動する。
【００３５】
図５は、図４に示したスイッチング素子Ｑ１，Ｑ２，Ｑ３のゲート信号の波形図である。この例では、スイッチング素子Ｑ１，Ｑ２，Ｑ３は５０％デューティで交互にオン／オフされる。「状態１」は第１スイッチング素子Ｑ１および第３スイッチング素子Ｑ３がオフで、第２スイッチング素子Ｑ２がオンの期間、「状態２」は第２スイッチング素子Ｑ２がオフで、第１スイッチング素子Ｑ１および第３スイッチング素子Ｑ３がオンの期間である。
【００３６】
図６は、図４各部の波形図である。図６において、各符号の意味は次のとおりである。
【００３７】
vd1：スイッチング素子Ｑ１のドレイン電圧
vd2：スイッチング素子Ｑ２のドレイン電圧
vd3：スイッチング素子Ｑ３のドレイン電圧
VD2：ダイオードＤ２のアノード電圧
VD3：ダイオードＤ３のアノード電圧
Vout：負荷への出力電圧
上記状態１，２での動作は次のとおりであり、定常動作状態において、状態１と状態２は周期的に交互に繰り返される。
【００３８】
［状態１］
スイッチング素子Ｑ２はオン状態、スイッチング素子Ｑ１，Ｑ３はオフ状態であり、図４（Ａ）に示すように、インダクタＬ２に励磁電流i2が流れる。スイッチング素子Ｑ１はオフ状態であるため、インダクタＬ１、ダイオードＤ１、キャパシタＣ２を介して電流i3が流れる。これにより、キャパシタＣ２が充電（チャージアップ）される。スイッチング素子Ｑ３はオフ状態であるので、インダクタＬ３に励磁電流i5が流れる。このとき、インダクタＬ３の電圧にキャパシタＣ３の充電電圧（１周期前の、後述する状態２の動作において、キャパシタＣ３が充電（チャージアップ）されている）が重畳された電圧が、ダイオードＤ３を介して出力される。このとき、Ｄ２は逆バイアスとなり、オフされる。
【００３９】
［状態２］
スイッチング素子Ｑ１，Ｑ３はオン状態、スイッチング素子Ｑ２はオフ状態であり、図４（Ｂ）に示すように、インダクタＬ２からキャパシタＣ２、ダイオードＤ２を介してキャパシタＣ３へ電流i4が流れる。このとき、スイッチング素子Ｑ３はオン状態にあり、キャパシタＣ３が充電（チャージアップ）される。これにより、インダクタＬ２の励磁エネルギーが放出されるとともにキャパシタＣ２の電圧がキャパシタＣ３に充電される。スイッチング素子Ｑ１，Ｑ３はオン状態であるので、インダクタＬ１，Ｌ３の励磁電流i1，i3が流れる。
【００４０】
以降、［状態１］，［状態２］を交互に繰り返す。この動作により、第１直列回路ＣＳ１１のインダクタＬ１からのエネルギー放出時に、第２直列回路ＣＳ２で規定されるダイオードの接続順で次段に相当する第１直列回路ＣＳ１２のキャパシタＣ２が充電（チャージアップ）される。そして、この第１直列回路ＣＳ１２からのエネルギー放出時に、キャパシタＣ２の電圧が、第２直列回路ＣＳ２で規定されるダイオードの接続順で次段に相当する第１直列回路ＣＳ１３のキャパシタＣ３に重畳されて出力される。この重畳された電圧がキャパシタCoutで平滑され負荷ＲＬへ供給される。これにより、単一の昇圧チョッパ回路で生成される電圧の３倍の電圧が負荷へ出力可能となる。
【００４１】
本実施形態では、交流電圧に交流電圧を重畳し、最後に直流電圧に平滑するので、出力電圧より小さい電圧がスイッチング素子に印加される。そのため、低耐圧で特性のより良い素子を選択することが可能となる。
【００４２】
《第３の実施形態》
図７は第３の実施形態に係るＤＣ−ＤＣコンバータ１０３の回路図である。このＤＣ−ＤＣコンバータ１０３は、直流入力電源Ｅが接続される入力端子Ｔ１、負荷ＲＬが接続される出力端子Ｔ２を備える。
【００４３】
本実施形態のＤＣ−ＤＣコンバータ１０３は、ｎ個の第１直列回路ＣＳ１１，ＣＳ１２，ＣＳ１３，ＣＳ１４・・・ＣＳ１ｎを備えている。また、ｎ個のダイオードＤ１，Ｄ２，Ｄ３，Ｄ４・・・Ｄｎが直列接続された第２直列回路ＣＳ２を備えている。
【００４４】
ｎ個の第１直列回路ＣＳ１１，ＣＳ１２，ＣＳ１３，ＣＳ１４・・・ＣＳ１ｎのスイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４・・・Ｑｎには、それらを駆動するスイッチング制御回路が接続される。そのスイッチング制御回路は、第２直列回路ＣＳ２で規定されるダイオードＤ１，Ｄ２，Ｄ３，Ｄ４・・・Ｄｎの接続順において、奇数番目のスイッチング素子Ｑ１，Ｑ３・・・と偶数番目のスイッチング素子Ｑ２，Ｑ４・・・とを相補的に駆動する。
【００４５】
本実施形態のＤＣ−ＤＣコンバータ１０３においても、第１、第２の実施形態で示した
ＤＣ−ＤＣコンバータと同様に、［状態１］と［状態２］があり、これを交互に繰り返す。この動作により、単一の昇圧チョッパ回路で生成される電圧のｎ倍の電圧が負荷へ出力可能となる。
【００４６】
《第４の実施形態》
図８（Ａ）（Ｂ）は第４の実施形態に係るＤＣ−ＤＣコンバータ１０４の回路図である。このＤＣ−ＤＣコンバータ１０４は、極性を反転するとともに昇圧した電圧を出力するものである。本実施形態のＤＣ−ＤＣコンバータ１０４は、第１の実施形態で図１（Ａ）（Ｂ）に示したＤＣ−ＤＣコンバータ１０１のインダクタとスイッチング素子との位置を交換した回路に相当する。すなわち、各チョッパ回路を反転コンバータの構成としている。
【００４７】
ＤＣ−ＤＣコンバータ１０４の動作は次のとおりである。
【００４８】
［状態１］
スイッチング素子Ｑ１がオフし、Ｑ２がオンすることで、図８（Ａ）に示すように、インダクタＬ２に励磁電流i2が流れる。また、キャパシタＣ２、ダイオードＤ１を介してインダクタＬ１に電流i3が流れる。これにより、インダクタＬ１の励磁エネルギーが放出されるとともにキャパシタＣ２が充電（チャージアップ）される。
【００４９】
［状態２］
スイッチング素子Ｑ１がオンすると、ダイオードＤ１が逆バイアスとなり、図８（Ｂ）に示すように、インダクタＬ１に励磁電流i1が流れる。また、スイッチング素子Ｑ２はオフであるため、ダイオードＤ２、キャパシタＣ２を介してインダクタＬ２に電流i4が流れる。このとき、出力端子Ｔ２には、インダクタＬ２の電圧にキャパシタＣ２の充電電圧が重畳された負電圧が出力される。
【００５０】
《第５の実施形態》
図９は第５の実施形態に係るＤＣ−ＤＣコンバータ１０５の回路図である。第１の実施形態で示した例では、整流素子としてダイオードＤ１，Ｄ２を備えたが、本実施形態では、整流素子に電界効果トランジスタによる整流素子Ｑ２１，Ｑ２２を備えている。スイッチング制御回路１は、スイッチング素子Ｑ１，Ｑ２を制御するだけでなく、整流素子Ｑ２１，Ｑ２２も制御する。具体的には、スイッチング制御回路１は、整流素子Ｑ２１，Ｑ２２の接続順において、当該整流素子の前段側に接続されているスイッチング素子に対して相補的に駆動する。すなわち、整流素子Ｑ２１は、その前段側に接続されているスイッチング素子Ｑ１とは相補的に駆動され、整流素子Ｑ２２は、その前段側に接続されているスイッチング素子Ｑ２とは相補的に駆動される。したがって、スイッチング素子Ｑ２がオンのとき、整流素子Ｑ２１がオンし、スイッチング素子Ｑ１がオンのとき、整流素子Ｑ２２がオンする。
【００５１】
本実施形態によれば、整流素子での導通損失を低減できる。また、スイッチング制御回路１は単純な駆動信号でスイッチング素子Ｑ１，Ｑ２および整流素子Ｑ２１，Ｑ２２を駆動することができる。
【符号の説明】
【００５２】
ＣＳ１１，ＣＳ１２，ＣＳ１３，ＣＳ１４・・・ＣＳ１ｎ…第１直列回路
ＣＳ２…第２直列回路
Ｃ２，Ｃ３，Ｃ４・・・Ｃｎ…キャパシタ
Cin，Cout…キャパシタ
Ｄ１，Ｄ２，Ｄ３，Ｄ４・・・Ｄｎ…ダイオード（整流素子）
Ｅ…直流入力電源
i1〜i4…電流
Ｌ１，Ｌ２，Ｌ３，Ｌ４・・・Ｌｎ…インダクタ
Ｑ１，Ｑ２，Ｑ３，Ｑ４・・・Ｑｎ…スイッチング素子
Ｑ２１，Ｑ２２…整流素子
ＲＬ…負荷
Ｔ１…入力端子
Ｔ２…出力端子
Vd1，Vd2，Vd3…ドレイン電圧
１…スイッチング制御回路
１０１〜１０５…ＤＣ−ＤＣコンバータ
【図１】
2015146695.tif 000003
【図２】
2015146695.tif 000004
【図３】
2015146695.tif 000005
【図４】
2015146695.tif 000006
【図５】
2015146695.tif 000007
【図６】
2015146695.tif 000008
【図７】
2015146695.tif 000009
【図８】
2015146695.tif 000010
【図９】
2015146695.tif 000011
【手続補正書】
【提出日】平成28年9月8日(2016.9.8)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
本発明のＤＣ−ＤＣコンバータは、
インダクタおよびスイッチング素子からなる第１直列回路が、直流電圧入力端子間にｎ（ｎは２以上の自然数）個並列に接続され、
ｎ個の前記第１直列回路のうち１つにおいて、前記インダクタと前記スイッチング素子との接続点に、同じ整流方向になるようにｎ個の整流素子が直列接続された第２直列回路の一端が接続され、
前記第２直列回路のうち、各整流素子同士の接続点と、前記第１直列回路のうち、残りの（ｎ−１）個における前記インダクタと前記スイッチング素子との接続点とが、キャパシタを介して接続され、
前記第２直列回路の他端が、平滑用キャパシタおよび負荷の一端に接続されており、
ｎ個の前記整流素子に対して接続されているｎ個の前記スイッチング素子について、前記第２直列回路で規定される整流素子の接続順において、奇数番目のスイッチング素子と偶数番目のスイッチング素子とを相補的に駆動するスイッチング制御回路を備えたことを特徴とする。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
インダクタおよびスイッチング素子からなる第１直列回路が、直流電圧入力端子間にｎ（ｎは２以上の自然数）個並列に接続され、
ｎ個の前記第１直列回路のうち１つにおいて、前記インダクタと前記スイッチング素子との接続点に、同じ整流方向になるようにｎ個の整流素子が直列接続された第２直列回路の一端が接続され、
前記第２直列回路のうち、各整流素子同士の接続点と、前記第１直列回路のうち、残りの（ｎ−１）個における前記インダクタと前記スイッチング素子との接続点とが、キャパシタを介して接続され、
前記第２直列回路の他端が、平滑用キャパシタおよび負荷の一端に接続されており、
ｎ個の前記整流素子に対して接続されているｎ個の前記スイッチング素子について、前記第２直列回路で規定される整流素子の接続順において、奇数番目のスイッチング素子と偶数番目のスイッチング素子とを相補的に駆動するスイッチング制御回路を備えたことを特徴とする、ＤＣ−ＤＣコンバータ。
【請求項２】
前記スイッチング素子は電界効果トランジスタである、請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記整流素子は電界効果トランジスタであり、前記スイッチング制御回路は前記整流素子を駆動する、請求項１または２に記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記第２直列回路の各整流素子は、当該整流素子の接続順において、当該整流素子の前段側に接続されている前記スイッチング素子に対して相補的に駆動される、請求項３に記載のＤＣ−ＤＣコンバータ。
【国際調査報告】
2015146695.tif 000012
2015146695.tif 000013