(57)【要約】  発光素子は、１つの発光領域（１３）内に、掘り込み形状を有し、第１電極（４１）と、ＥＬ層（４２）と、第２電極（４３）とが、この順に互いに接して積層されてなる第１のトレンチ部（４１ＴＲ１）を少なくとも有し、第１電極（４１）および第２電極（４２）のうち一方は反射電極を含み、反射電極におけるＥＬ層（４２）側の表面に、表面プラズモンを回折するサブミクロンオーダーの凹凸部（４１ａ，４３ａ）が設けられている。
2016084727.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、層間絶縁層を介して、第１電極と、少なくとも発光層を含むエレクトロルミネッセンス層と、第２電極とが、この順に積層されてなり、
上記第１電極および第２電極のうち一方の電極が反射電極を含むとともに、
１つの発光領域内に、掘り込み形状を有する少なくとも１つのトレンチを有し、
上記トレンチは、上記第１電極と、上記エレクトロルミネッセンス層と、上記第２電極とが、この順に互いに接して積層されてなり、
上記反射電極における上記エレクトロルミネッセンス層側の表面に、表面プラズモンを回折するサブミクロンオーダーの凹凸部が設けられていることを特徴とする発光素子。
【請求項２】
上記発光領域内に上記トレンチが複数設けられていることを特徴とする請求項１に記載の発光素子。
【請求項３】
上記複数のトレンチは、平面視で１つのトレンチ内に該トレンチよりも小さいサブトレンチが少なくとも１つ設けられた階段状トレンチを形成していることを特徴とする請求項２に記載の発光素子。
【請求項４】
上記発光領域内に、上記複数のトレンチが平面視で並んで設けられていることを特徴とする請求項２または３に記載の発光素子。
【請求項５】
上記層間絶縁層は、上記発光領域内に、上記トレンチに対応した形状を有するトレンチを有し、
上記第１電極、エレクトロルミネッセンス層、および第２電極は、上記発光領域内において、上記層間絶縁層上に、上記層間絶縁層における上記トレンチに沿って積層されていることを特徴とする請求項１〜４の何れか１項に記載の発光素子。
【請求項６】
上記サブトレンチは、第１のサブトレンチと第２のサブトレンチとを備え、
上記第１のサブトレンチ内に上記第２のサブトレンチが形成されていることを特徴とする請求項３に記載の発光素子。
【請求項７】
上記第１電極が上記反射電極を備え、
上記反射電極で反射した光を上記第２電極側から外部に取り出すことを特徴とする請求項１〜６の何れか１項に記載の発光素子。
【請求項８】
上記基板上に、上記第１電極に接続され、上記第１電極と上記エレクトロルミネッセンス層と上記第２電極とからなるエレクトロルミネッセンス素子に駆動電流を供給する駆動トランジスタを含む駆動回路部が設けられており、
上記第１電極は、上記少なくとも１つのトレンチのうちの１つで上記駆動トランジスタと接続されていることを特徴とする請求項１〜７の何れか１項に記載の発光素子。
【請求項９】
上記第２電極が上記反射電極を備え、
上記駆動回路部が上記発光領域の外側の非発光領域に設けられており、
上記反射電極で反射した光を上記第１電極側から外部に取り出すことを特徴とする請求項８に記載の発光素子。
【請求項１０】
上記凹凸部は、発光光の波長よりも小さい周期構造を有していることを特徴とする請求項１〜９の何れか１項に記載の発光素子。
【請求項１１】
請求項１〜１０の何れか１項に記載の発光素子が複数配列されていることを特徴とする表示パネル。
【請求項１２】
複数のサブ画素からなる画素がマトリクス状に配列されており、
上記サブ画素が上記発光素子で構成されていることを特徴とする請求項１１に記載の表示パネル。
【請求項１３】
複数の走査線およびデータ線を備え、
上記画素が、隣接する２本の走査線と隣接する２本のデータ線との各交点に対応して設けられた４つのサブ画素からなることを特徴とする請求項１２に記載の表示パネル。
【請求項１４】
請求項１１〜１３の何れか１項に記載の表示パネルを備えていることを特徴とする表示装置。
【請求項１５】
請求項１〜１０の何れか１項に記載の発光素子を備えていることを特徴とする電子機器。
【請求項１６】
基板上に積層された層間絶縁層における発光領域の形成領域に、サブミクロンオーダーの凹凸部を有する、少なくとも１つのトレンチを形成する工程と、
上記層間絶縁層上に、上記層間絶縁層のトレンチに沿って、サブミクロンオーダーの凹凸部を有するトレンチが設けられた第１電極を形成する工程と、
上記第１電極上に、上記第１電極における上記トレンチを囲むように上記トレンチが形成されていない上記第１電極の端部を覆う、発光領域が開口されたエッジカバーを形成する工程と、
上記第１電極上に、少なくとも発光層を含むエレクトロルミネッセンス層および第２電極を、上記第１電極における上記トレンチにおいて、上記第１電極と上記エレクトロルミネッセンス層と上記第２電極とがこの順に互いに接して積層されるとともに、上記エレクトロルミネッセンス層および上記第２電極が、それぞれ、上記第１電極のトレンチに沿って、サブミクロンオーダーの凹凸部が設けられたトレンチを有するように形成する工程と、を備え、
上記第１電極および第２電極のうち一方の電極に反射電極を使用することを特徴とする発光素子の製造方法。
【請求項１７】
上記層間絶縁層に上記トレンチを形成する工程では、上記層間絶縁層における発光領域の形成領域に、上記トレンチを複数形成することを特徴とする請求項１６に記載の発光素子の製造方法。
【請求項１８】
上記層間絶縁層に上記トレンチを形成する工程では、平面視で１つのトレンチ内に該トレンチよりも小さいサブトレンチが少なくとも１つ設けられた階段状トレンチを形成することを特徴とする請求項１７に記載の発光素子の製造方法。
【請求項１９】
上記層間絶縁層に上記トレンチを形成する工程では、上記トレンチを平面視で複数並べて形成することを特徴とする請求項１７に記載の発光素子の製造方法。
【請求項２０】
上記層間絶縁層に上記トレンチを形成する工程では、上記反射電極における上記エレクトロルミネッセンス層側の表面に、発光光の波長よりも小さい周期構造を有する凹凸部が形成されるように、上記層間絶縁層における上記トレンチに上記凹凸部を形成することを特徴とする請求項１６〜１９の何れか１項に記載の発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子、表示パネル、表示装置、電子機器、並びに、発光素子の製造方法に関する。
【背景技術】
【０００２】
近年、様々な商品や分野でフラットパネルディスプレイが活用されており、フラットパネルディスプレイのさらなる大型化、高画質化、低消費電力化が求められている。【０００３】
そのような状況下において、有機材料の電界発光（エレクトロルミネッセンス；以下、「ＥＬ」と記す）を利用した有機ＥＬ素子を備えた有機ＥＬ表示装置は、全固体型で、低電圧駆動、高速応答性、自発光性等の点で優れたフラットパネルディスプレイとして、高い注目を浴びている。【０００４】
有機ＥＬ表示装置は、例えば、ＴＦＴ（薄膜トランジスタ）が設けられたガラス基板等からなる基板上に、ＴＦＴに接続された有機ＥＬ素子が設けられた構成を有している。【０００５】
有機ＥＬ素子は、低電圧直流駆動による高輝度発光が可能な発光素子であり、第１電極、有機ＥＬ層、および第２電極が、この順に積層された構造を有している。【０００６】
有機ＥＬ層は、発光層を含む有機化合物層である。フルカラーの有機ＥＬ表示装置は、一般的に、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色の有機ＥＬ素子をサブ画素として基板上に配列形成してなり、ＴＦＴを用いて、これら有機ＥＬ素子を選択的に所望の輝度で発光させることにより画像表示を行っている。【０００７】
しかしながら、一般的に、有機ＥＬ素子の発光層で生じた光のうち一部の光は、第１電極または第２電極と有機ＥＬ層との界面等での反射により、有機ＥＬ素子の外部に取り出されずに有機ＥＬ素子内を伝搬し、有機ＥＬ素子内に閉じ込められてしまう。【０００８】
そこで、有機ＥＬ表示装置において、有機ＥＬ素子内で界面反射して伝搬し、外部に取り出せない光（光伝波距離限界による減衰）を、反射性を有する、複数の壁や傾斜のある土手によって反射することで、有機ＥＬ素子内に閉じ込められた光の一部を外部に取り出す方法が提案されている（例えば、特許文献１参照）。【０００９】
図１６の（ａ）は、特許文献１に記載の有機ＥＬ表示装置５００におけるサブ画素５１０Ｒ・５１０Ｇ・５１０Ｂの概略構成を示す平面図であり、図１６の（ｂ）は、図１６の（ａ）に示すサブ画素５１０ＲのＪ−Ｊ線断面図である。【００１０】
有機ＥＬ表示装置５００は、図１６の（ａ）に示すように、表示領域内に、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の三つの異なる色を呈する各色のサブ画素５１０Ｒ・５１０Ｇ・５１０Ｂがそれぞれ複数配列された構成を有している。【００１１】
サブ画素５１０Ｒは、非発光領域となる隔壁５２７（図１６の（ｂ）参照）によって、図１６の（ｂ）に示すように、複数の発光領域５１０Ｒａに分割されている。また、サブ画素５１０Ｇ・５１０Ｂも同様に複数の発光領域５１０Ｇａ・５１０Ｂａにそれぞれ分割されている。【００１２】
図１６の（ｂ）に示すように、有機ＥＬ表示装置５００は、ＴＦＴ回路部５２１が形成された基板５２０上に、平坦化層５２２を介して側部層５２３が配置されている。平坦化層５２２および側部層５２３上には、第１電極５２５が配置されている。この側部層５２３および第１電極５２５により、反射構造５２６が形成されている。【００１３】
図１６の（ａ）に示すように、第１電極５２５は、各サブ画素５１０Ｒ・５１０Ｇ・５１０Ｂ間で分離されている。各サブ画素５１０Ｒ・５１０Ｇ・５１０Ｂの第１電極５２５は、コンタクト部５２４を介して、それぞれ異なるＴＦＴ回路部５２１（駆動ＴＦＴ回路）と電気的に接続されている。なお、同一のサブ画素中の複数の発光領域、例えば、サブ画素５１０Ｒの中の複数の発光領域５１０Ｒａは、第１電極５２５が共通であるため、同一のＴＦＴ回路部５２１によって駆動される。【００１４】
図１６の（ｂ）に示すように、隔壁５２７は、側部層５２３上の第１電極５２５およびコンタクト部５２４の第１電極５２５を被覆するように、第１電極５２５上に配置されている。【００１５】
第１電極２２５上には、少なくとも発光層を有する有機ＥＬ層５２８が配置され、有機ＥＬ層５２８上に、表示領域５０１全域に渡って第２電極５２９が配置されている。有機ＥＬ素子は、第１電極５２５と有機ＥＬ層５２８と第２電極５２９とによって構成されている。なお、反射構造５２６上の有機ＥＬ層５２８は、第１電極５２５上に隔壁５２７が配置されているため、発光しない。隔壁５２７によって形成される、隔壁５２７間のトレンチ５３０（掘り込み）内の領域が、発光領域５１０Ｒａ・５１０Ｇａ・５１０Ｂａとして用いられる。【００１６】
特許文献１によれば、反射構造５２６が、側部層５２３に傾斜面を有し、該傾斜面上の第１電極５２５によって、発光領域で発せられた光のうち基板５２０の面内方向に向かう光を反射する。【００１７】
このため、特許文献１によれば、有機ＥＬ素子内に閉じ込められていた光の一部を、トレンチ５３０における反射構造５２６によって反射させて、有機ＥＬ素子の外部に取り出すことができ、光取り出し効率を向上させることができる。
【先行技術文献】
【特許文献】
【００１８】
【特許文献１】日本国公開特許公報「特開２０１２−２２１８１１号公報（２０１２年１１月１２日公開）」
【非特許文献】
【００１９】
【非特許文献１】岡本隆之，「表面プラズモン輻射フォトニクスと高効率光取り出し技術への応用」，（独）日本学術振興会「薄膜第１３１委員会」第２７１回研究会資料，２０１４年６月１８日，ｐ１５〜ｐ２０
【発明の概要】
【発明が解決しようとする課題】
【００２０】
しかしながら、特許文献１は、各サブ画素５１０Ｒ・５１０Ｇ・５１０Ｂ内に、所定のトレンチピッチＰ（図１６の（ｂ）参照）で複数のトレンチ５３０を水平方向にアイランド状に並べて設けている。特許文献１において、隔壁５２７が配置された、トレンチ間スペースＳ（図１６の（ｂ）参照）は、非発光領域である。【００２１】
すなわち、特許文献１の有機ＥＬ表示装置５００は、例えばサブ画素５１０Ｒ内に、隔壁５２７による複数の非発光領域で区分された複数の発光領域５１０Ｒａを有し、１つの発光領域５１０Ｒａに、１つのトレンチ５３０が形成された構成を有している。【００２２】
このため、特許文献１は、平面視での各隔壁５２７間の開口部の大きさ、言い換えれば、平面視での各サブ画素５１０Ｒ・５１０Ｇ・５１０Ｂ内のトレンチ５３０の面積によって、各サブ画素５１０Ｒ・５１０Ｇ・５１０Ｂ内の発光領域の面積が規定される。【００２３】
また、特許文献１の有機ＥＬ表示装置５００は、上記したように反射構造５２６上に隔壁５２７を含んでいる。すなわち、特許文献１は、トレンチ５３０内に、絶縁膜が設けられた構成を有している。このため、有機ＥＬ層５２８で生じた光の一部が、上記反射構造５２６を形成する第１電極５２５と上記絶縁層（隔壁５２７）との界面等で反射し、外部に取り出されずに上記絶縁層内を伝搬する等、余分な反射が生じる。【００２４】
また、特許文献１の有機ＥＬ表示装置５００は、発光層を有する有機ＥＬ層５２８の下に配置された第１電極５２５の表面が平坦であることから、該第１電極５２５表面の表面プラズモンによる光吸収効果によって、光取り出し効率が低下するという問題点を有している。【００２５】
つまり、金属層の表面に発光層からの発光光が入射すると、金属層表面の自由電子が集団的に振動して擬似的な粒子として振る舞う表面プラズモンが発生する（例えば非特許文献１参照）。【００２６】
表面プラズモンは、金属層と誘電体層との界面に局在し、そのままでは素子外部に伝搬光となって放射されることはない。【００２７】
表面プラズモンは、電荷粗密波と、それに伴う表面電磁波（エバネッセント波）と、が合わさったものである。表面電磁波の存在範囲内に発光層が存在していると、その発光エネルギーの大部分が表面プラズモンとなって散逸する。【００２８】
非特許文献１によれば、発光層で生成された励起子からのエネルギーの散逸は、励起子の再結合を双極子放射と見なすことで、光子の波数の接線成分（面内波数）の関数として求めることができる。【００２９】
発光層から放出された光エネルギーの散逸先は、面内波数の大きさにより、５つの領域に分けることができる。そして、発光層から放出された光エネルギーの散逸は、該光エネルギーの散逸先によって、（１）該光エネルギーが外部（大気）に放射される放射モード、（２）該光エネルギーがガラス基板等の基板内に閉じ込められる基板モード、（３）該光エネルギーが発光層内に閉じ込められる導波モード、（４）該光エネルギーが金属表面のプラズモンによって吸収される表面プラズモンモード、（５）該光エネルギーがバンド内遷移またはバンド間遷移するモード、の５つのモードに分類される。【００３０】
非特許文献１によれば、これらのモードのうち表面プラズモンモードが占める割合は凡そ５０％である。すなわち、発光層から放出された光エネルギーの約半分が、表面プラズモンに散逸され、該表面プラズモンによって吸収される。【００３１】
このような表面プラズモンによる吸収は、金属層の表面が平坦である場合に顕著に起こる。【００３２】
したがって、特許文献１のように有機ＥＬ層５２８における発光層から放射された光が入射する第１電極５２５の表面が平坦である場合、発光層から第１電極５２５に到達した光の波長が、該第１電極５２５の表面で発生する表面プラズモンの共振周波数と同じになる（言い換えれば、発光層から放出された光エネルギーがプラズモン現象と同じ共振周波数を持つ）と、発光層から放出された光エネルギーは、表面プラズモンによって吸収される。【００３３】
表面プラズモンによって吸収された光エネルギーの一部は、最終的に熱エネルギーに変換されて消失する。この結果、光取り出し効率が大幅に低下する。【００３４】
本発明は、上記問題点に鑑みなされたものであり、その目的は、発光層で生じた光を効率良く外部に取り出すことができる、発光素子、表示パネル、表示装置、電子機器、並びに、発光素子の製造方法を提供することにある。
【課題を解決するための手段】
【００３５】
上記の課題を解決するために、本発明の一態様にかかる発光素子は、基板上に、層間絶縁層を介して、第１電極と、少なくとも発光層を含むエレクトロルミネッセンス層と、第２電極とが、この順に積層されてなり、上記第１電極および第２電極のうち一方の電極が反射電極を含むとともに、１つの発光領域内に、掘り込み形状を有する少なくとも１つのトレンチを有し、上記トレンチは、上記第１電極と、上記エレクトロルミネッセンス層と、上記第２電極とが、この順に互いに接して積層されてなり、上記反射電極における上記エレクトロルミネッセンス層側の表面に、表面プラズモンを回折するサブミクロンオーダーの凹凸部が設けられている。【００３６】
上記の課題を解決するために、本発明の一態様にかかる表示パネルは、上記発光素子が複数配列されている。【００３７】
上記の課題を解決するために、本発明の一態様にかかる表示装置は、上記表示パネル２を備えている。【００３８】
上記の課題を解決するために、本発明の一態様にかかる電子機器は、上記発光素子を備えている。【００３９】
上記の課題を解決するために、本発明の一態様にかかる発光素子の製造方法は、基板上に積層された層間絶縁層における発光領域の形成領域に、サブミクロンオーダーの凹凸部を有する、少なくとも１つのトレンチを形成する工程と、上記層間絶縁層上に、上記層間絶縁層のトレンチに沿って、サブミクロンオーダーの凹凸部を有するトレンチが設けられた第１電極を形成する工程と、上記第１電極上に、上記第１電極における上記トレンチを囲むように上記トレンチが形成されていない上記第１電極の端部を覆う、発光領域が開口されたエッジカバーを形成する工程と、上記第１電極上に、少なくとも発光層を含むエレクトロルミネッセンス層および第２電極を、上記第１電極における上記トレンチにおいて、上記第１電極と上記エレクトロルミネッセンス層と上記第２電極とがこの順に互いに接して積層されるとともに、上記エレクトロルミネッセンス層および上記第２電極が、それぞれ、上記第１電極のトレンチに沿って、サブミクロンオーダーの凹凸部が設けられたトレンチを有するように形成する工程と、を備え、上記第１電極および第２電極のうち一方の電極に反射電極を使用する。
【発明の効果】
【００４０】
本発明の一態様によれば、上記発光素子におけるトレンチは、第１電極、エレクトロルミネッセンス層、および第２電極が、この順に互いに接して積層されてなり、特許文献１のように反射構造上に絶縁層を含まない。【００４１】
このため、上記発光素子は、発光領域から、絶縁層を介さずに反射電極により反射する。このため、上記発光素子は、特許文献１のような余分な反射を生じず、発光層で生じた光を効率良く外部に取り出すことができる。【００４２】
また、本発明の一態様によれば、反射電極表面における光エネルギーのプラズモン散逸を抑制し、反射電極表面における光エネルギーのプラズモン吸収から、再度、光を取り出し、トレンチ側面の反射電極で反射させることができる。このため、本発明の一態様によれば、発光層内の導波光の減衰を抑え、光取り出し効率を大幅に向上させることができる。【００４３】
したがって、本発明の一態様によれば、発光層で生じた光を効率良く外部に取り出すことができる、発光素子、表示パネル、表示装置、電子機器、並びに、発光素子の製造方法を提供することができる。
【図面の簡単な説明】
【００４４】
【図１】（ａ）は、本発明の実施形態１にかかる表示パネルのサブ画素回路部の概略構成を示す平面図であり、（ｂ）は、（ａ）に示す表示パネルのサブ画素回路部のＡ−Ａ線矢視断面図であり、（ｃ）は（ｂ）に示す表示パネルにおいて二点鎖線で囲まれた断面Ｓの概略構成の一例を示す断面図である。
【図２】（ａ）は、本発明の実施形態１にかかる表示装置の概略構成を示す平面図であり、（ｂ）は、（ａ）に示す画素回路部の概略構成を示す平面図である。
【図３】（ａ）〜（ｉ）は、本発明の実施形態１にかかる表示パネルの製造工程を工程順に示す要部断面図である。
【図４】（ａ）〜（ｈ）は、図３の（ｉ）に示す工程後の本発明の実施形態１にかかる表示パネルの製造工程を工程順に示す要部断面図である。
【図５】図１の（ｃ）に示す表示パネルの陽極表面の凹凸構造の一例を示すＳＥＭ像を示す図である。
【図６】（ａ）は、本発明の実施形態１の変形例１にかかるサブ画素回路部の概略構成を示す平面図と、該平面図に示すサブ画素回路部のＢ−Ｂ線矢視断面図とを、上下方向に並べて示す図であり、（ｂ）は、本発明の実施形態１の変形例２にかかるサブ画素回路部の概略構成を示す平面図と、該平面図に示すサブ画素回路部のＣ−Ｃ線矢視断面図とを、上下方向に並べて示す図である。
【図７】（ａ）は、本発明の実施形態２にかかる表示パネルの画素回路部の概略構成を示す平面図であり、（ｂ）は、本発明の実施形態２にかかる表示パネルのサブ画素回路部の概略構成を示す平面図であり、（ｃ）は、（ｂ）に示す表示パネルのサブ画素回路部のＤ−Ｄ線矢視断面図であり、（ｄ）は、（ｃ）に示す表示パネルにおいて二点鎖線で囲まれた断面Ｓの概略構成の一例を示す断面図である。
【図８】（ａ）〜（ｉ）は、本発明の実施形態２にかかる表示パネルの製造工程の一部を工程順に示す要部断面図である。
【図９】（ａ）は、本発明の実施形態３にかかる表示パネルの画素回路部の概略構成を、対比のために本発明の実施形態１におけるサブ画素回路部と並べて示す平面図であり、（ｂ）は、本発明の実施形態３にかかる表示パネルのサブ画素回路部の概略構成を示す平面図であり、（ｃ）は、（ｂ）に示す表示パネルのサブ画素回路部のＥ−Ｅ線矢視断面図であり、（ｄ）は、（ｃ）に示す表示パネルにおいて二点鎖線で囲まれた断面Ｓの概略構成の一例を示す断面図である。
【図１０】（ａ）〜（ｆ）は、本発明の実施形態３にかかる表示パネルの製造工程を工程順に示す要部断面図である。
【図１１】（ａ）〜（ｆ）は、図１０の（ｆ）に示す工程後の本発明の実施形態３にかかる表示パネルの製造工程を工程順に示す要部断面図である。
【図１２】（ａ）は、本発明の実施形態４にかかる表示装置の概略構成を示す平面図であり、（ｂ）は、（ａ）に示す画素回路部の概略構成を示す平面図である。
【図１３】（ａ）は、本発明の実施形態４にかかる表示パネルのサブ画素回路部の概略構成を示す平面図であり、（ｂ）は、（ａ）に示す表示パネルのサブ画素回路部のＦ−Ｆ線矢視断面図であり、（ｃ）は、（ｂ）に示す表示パネルにおいて二点鎖線で囲まれた断面Ｓの概略構成の一例を示す断面図である。
【図１４】（ａ）は、本発明の実施形態４の変形例１にかかるサブ画素回路部の概略構成を示す平面図と、該平面図に示すサブ画素回路部のＧ−Ｇ線矢視断面図とを、上下方向に並べて示す図であり、（ｂ）は、本発明の実施形態４の変形例２にかかるサブ画素回路部の概略構成を示す平面図と、該平面図に示すサブ画素回路部のＨ−Ｈ線矢視断面図とを、上下方向に並べて示す図である。
【図１５】（ａ）は、本発明の実施形態５にかかる表示パネルの画素回路部の概略構成を示す平面図であり、（ｂ）は、本発明の実施形態５にかかる表示パネルのサブ画素回路部の概略構成を示す平面図であり、（ｃ）は、（ｂ）に示す表示パネルのサブ画素回路部のＩ−Ｉ線矢視断面図であり、（ｄ）は、（ｃ）に示す表示パネルにおいて二点鎖線で囲まれた断面Ｓの概略構成の一例を示す断面図である。
【図１６】（ａ）は、特許文献１に記載の有機ＥＬ表示装置におけるサブ画素群の概略構成を示す平面図であり、（ｂ）は、（ａ）に示すサブ画素のＪ−Ｊ線断面図である。
【発明を実施するための形態】
【００４５】
以下、本発明の実施の形態について、詳細に説明する。
【００４６】
〔実施形態１〕
本発明の実施の一形態について、図１の（ａ）〜（ｃ）乃至図６の（ａ）・（ｂ）に基づいて説明すれば、以下の通りである。
【００４７】
以下では、本実施形態にかかるＥＬ素子を備えた発光素子を、表示装置における画素回路（サブ画素回路部）として用いた場合を例に挙げて説明する。
【００４８】
＜表示装置の概略構成＞
本実施形態にかかる表示装置は、アクティブ型画素を有するアクティブ型のＥＬパネル（電界発光表示パネル）、もしくは、画素内に能動素子を備えていないパッシブ型のＥＬパネルを備えている。また、本実施形態の表示装置は、その設計方式に応じてゲートスキャンドライバやソースドライバ等のドライバをさらに備えることができる。
【００４９】
以下、本実施形態では、本実施形態にかかる表示装置の例として、ＥＬ素子を搭載する基板として、能動素子としてＴＦＴ（薄膜トランジスタ）が形成された基板（アクティブマトリクス基板、半導体基板）を使用し、該基板上に層間絶縁層を介してＥＬ素子として有機ＥＬ素子が設けられた複数の発光素子を、それぞれ画素回路（サブ画素回路部）として有するアクティブマトリクス型の有機ＥＬパネルが設けられた有機ＥＬ表示装置を例に挙げて説明を行う。
【００５０】
また、以下では、ＥＬパネルが、サブ画素として、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の発光素子からなる画素回路（サブ画素回路部）を備えている場合を例に挙げて説明する。以下、本実施形態にかかる各発光素子（画素回路）を「サブ画素回路部」と称する。
【００５１】
図２の（ａ）は、本実施形態にかかる表示装置１の概略構成を示す平面図（透視図）であり、図２の（ｂ）は、図２の（ａ）に示す画素回路部１１の概略構成を示す平面図である。
【００５２】
本実施形態にかかる表示装置１は、ＲＧＢ３原色によるカラー表示を行う有機ＥＬ表示装置である。
【００５３】
本実施形態にかかる表示装置１は、図２の（ａ）に示すように、アクティブマトリクス型の有機ＥＬパネルからなる表示パネル２（表示部）、ゲートスキャンドライバ３（ゲートドライバ）およびソースドライバ４等のドライバ、図示しない、ハイレベル電源回路部、ローレベル電源回路部、ロジック電源回路部等の電源回路部、および図示しない表示制御回路部等を備えている。以下に、より詳細に説明する。
【００５４】
（表示パネル２）
表示パネル２には、複数（ｍ本）の走査線ＧＬ１〜ＧＬｍと、各走査線線ＧＬ１〜ＧＬｍにそれぞれ直交する、複数（ｎ本）のデータ線ＳＬ１〜ＳＬｎが配設されている。なお、本実施形態において、ｍおよびｎは、それぞれ２以上の整数を示す。
【００５５】
なお、以下、特に区別の必要がない場合、走査線ＧＬ１〜ＧＬｍを総称して「走査線ＧＬ」と称し、データ線ＳＬｒ１〜ＳＬｒｎを総称して「データ線ＳＬ」と称する。
【００５６】
表示パネル２には、各走査線ＧＬ（走査線ＧＬ１〜ＧＬｍ）と、各データ線ＳＬ（データ線ＳＬ１〜ＳＬｎ）との交点に対応して、複数（ｍ×ｎ個）のサブ画素回路部１２が、それぞれサブ画素として設けられている。
【００５７】
本実施形態では、表示パネル２には、図２の（ａ）・（ｂ）に示すようにＲＧＢの３つの異なる色を呈する３つの各色のサブ画素回路部１２（発光素子、画素回路）からなる画素回路部１１が、画素として、図２の（ａ）に示すようにマトリクス状に設けられている。
【００５８】
なお、以下、Ｒサブ画素を構成するサブ画素回路部１２を「Ｒサブ画素回路部１２Ｒ」と称し、Ｇサブ画素を構成するサブ画素回路部１２を「Ｇサブ画素回路部１２Ｇ」と称し、Ｂサブ画素を構成するサブ画素回路部１２を「Ｂサブ画素回路部１２Ｂ」と称する。
【００５９】
これらＲサブ画素回路部１２Ｒ、Ｇサブ画素回路部１２Ｇ、およびＢサブ画素回路部１２Ｂは、走査線ＧＬの延伸方向に、この順に繰り返し並べて配列されている。
【００６０】
また、これらＲサブ画素回路部１２Ｒ、Ｇサブ画素回路部１２Ｇ、およびＢサブ画素回路部１２Ｂは、それぞれ、データ線ＳＬの延伸する方向に沿って、色毎に複数並べて配列されている。
【００６１】
また、表示パネル２には、各サブ画素回路部１２におけるＥＬ素子４０（図１参照）を駆動するためのハイレベル電位ＥＬＶＤＤを供給する複数の電源線（以下、「ハイレベル電源線」と称し、ハイレベル電源電位と同じく符号ＥＬＶＤＤで示す）、および、各サブ画素回路部１２におけるＥＬ素子４０を駆動するための、ハイレベル電位ＥＬＶＤＤよりも低いローレベル電位ＥＬＶＳＳを供給する複数の電源線（以下、「ローレベル電源線」と称し、ローレベル電位と同じく符号ＥＬＶＳＳで示す）が配設されている。ハイレベル電位ＥＬＶＤＤおよびローレベル電位ＥＬＶＳＳはそれぞれ固定電位である。
【００６２】
ハイレベル電源線ＥＬＶＤＤは、データ線ＳＬに並行して配線されており、ローレベル電源線ＥＬＶＳＳは、図示はしないが、走査線ＧＬに並行して配線されている。
【００６３】
また、表示パネル２には、各走査線ＧＬにそれぞれ並行して、各サブ画素回路部１２におけるＥＬ素子４０の発光／非発光のタイミングを制御する、図示しない複数（ｍ本）のエミッション線（発光制御線）が配線されている。
【００６４】
本実施形態にかかる各サブ画素回路部１２は、それぞれ、半導体基板２０上に、後述する層間絶縁層３１（図１の（ｂ）参照）を介してＥＬ素子４０が設けられた構成を有している。各サブ画素回路部１２における半導体基板２０は、それぞれ、走査線ＧＬ、データ線ＳＬ、ハイレベル電源線ＥＬＶＤＤ、ローレベル電源線ＥＬＶＳＳ、および図示しないエミッション線等の配線と、各サブ画素回路部１２におけるＥＬ素子４０を駆動する駆動回路部（画素回路部）としてのＴＦＴ回路部２２（図１の（ａ）・（ｂ）参照）と、を備えている。
【００６５】
ハイレベル電源線ＥＬＶＤＤは、図示しないハイレベル電源回路部に接続されている。ハイレベル電源線ＥＬＶＤＤには、各サブ画素回路部１２におけるＥＬ素子４０の第１電極４１（陽極）に、表示データに応じて駆動電流（発光電流）を供給するために、ＥＬ素子４０の第２電極４３（陰極）に印加されるローレベル電位ＥＬＶＳＳの電圧よりも電位が高いハイレベル電位ＥＬＶＤＤの電圧が印加される。また、ローレベル電源線ＥＬＶＳＳは、図示しないローレベル電源回路部に接続されている。
【００６６】
各サブ画素回路部１２におけるハイレベル電源線ＥＬＶＤＤは、ハイレベル電源回路部から供給されたハイレベル電位ＥＬＶＤＤを、各サブ画素回路部１２におけるＥＬ素子４０に供給する。各サブ画素回路部１２におけるローレベル電源線ＥＬＶＳＳは、ローレベル電源回路部から供給されたローレベル電位ＥＬＶＳＳを、各サブ画素回路部１２におけるＥＬ素子４０に供給する。
【００６７】
また、各走査線ＧＬおよび各エミッション線は、それぞれゲートスキャンドライバ３に接続され、データ線ＳＬは、ソースドライバ４に接続されている。
【００６８】
走査線ＧＬは、発光させようとするサブ画素回路部１２のＥＬ素子４０を選択する走査信号を、該サブ画素回路部１２のＴＦＴ回路部２２に供給し、エミッション線は、上記ＥＬ素子４０の発光／非発光のタイミングを制御する発光制御信号を、上記サブ画素回路部１２のＴＦＴ回路部２２に供給する。
【００６９】
また、データ線ＳＬは、図示しない表示制御回路部から出力されるソース制御信号に基づいて決定されるデータ信号（データ電圧）を、上記サブ画素回路部１２のＴＦＴ回路部２２に供給する。
【００７０】
（ドライバ）
上記したように、表示装置１には、ゲートスキャンドライバ３およびソースドライバ４を含むドライバが設けられている。
【００７１】
ゲートスキャンドライバ３は、図示しない表示制御回路部から受け取ったクロック信号ｃｌｋ等の制御信号に基づいて、各走査線ＧＬおよび各エミッション線を駆動する。
【００７２】
ゲートスキャンドライバ３は、図示しない複数のシフトレジスタおよび複数のバッファを備え、シフトレジスタの各段からの出力信号を、対応するバッファを経由して対応する走査線ＧＬに供給することで、走査線ＧＬ１〜ＧＬｍを、走査線ＧＬ１から順に順次選択する。
【００７３】
また、ゲートスキャンドライバ３は、各エミッション線の電位をハイレベル（ＶＤＤ）またはローレベル（ＶＳＳ）に変化させる複数の制御トランジスタ、並びに、該制御トランジスタを介して各エミッション線にハイレベルの電位ＶＤＤを供給する複数の電源線（以下、「ハイレベルロジック電源線ＶＤＤ」と称する）および上記制御トランジスタを介して各エミッション線にローレベルの電位ＶＳＳを供給する複数の電源線（以下、「ローレベルロジック電源線ＶＳＳ」と称する）を備え、上記クロック信号ｃｌｋ等の制御信号に基づいて、各エミッション線にハイレベル（ＶＤＤ）またはローレベル（ＶＳＳ）の電位を有する発光制御信号を順次供給することにより、各サブ画素回路部１２を発光または非発光状態とする。
【００７４】
また、ソースドライバ４は、各データ線ＳＬに接続されており、各データ線ＳＬを駆動する。
【００７５】
ソースドライバ４は、図示しないシフトレジスタ、サンプリング回路、ラッチ回路、Ｄ／Ａコンバータ、バッファ等を備え、上記表示制御部から出力されるソース制御信号に基づいて１行分の表示データ（映像データ）を順次記憶し、１行分の表示データに含まれる各サブ画素の表示データ（階調データ）を、データ電圧（階調電圧）に変換して、対応するデータ線ＳＬに供給する。
【００７６】
なお、図２の（ａ）では、ゲートスキャンドライバ３が、例えば表示パネル２の片側に、表示パネル２上にモノリシックに作り込まれたモノリシック回路（ゲートモノリシック）であり、ソースドライバ４が、表示パネル２の外部に設けられたＩＣ（集積回路）チップ（ソースドライバＩＣ）で形成されている場合を例に挙げて図示している。但し、本実施形態はこれに限定されるものではない。
【００７７】
例えば、ゲートスキャンドライバ３は、表示パネル２の両側（すなわち、対向する２辺）に配置されていてもよい。このようにゲートスキャンドライバ３を表示パネル２の両側に配置する場合、奇数行目の走査線ＧＬと偶数行目の走査線ＧＬとを、異なるゲートスキャンドライバ３により駆動してもよく、複数本の走査線ＧＬを１組として、交互に、表示パネル２の両側に接続端子を引き出し、表示パネル２の両側のゲートスキャンドライバ３により対応する走査線ＧＬを駆動するようにした、いわゆる櫛出し構造としてもよい。
【００７８】
また、ソースドライバ４も表示パネル２上にモノリシックに形成されていてもよく、表示パネル２の両側にソースドライバ４が形成されていても構わない。また、ゲートスキャンドライバ３がＩＣチップ（ゲートドライバＩＣ）で形成されていても構わない。
【００７９】
また、本実施形態では、ゲートスキャンドライバとエミッションドライバとを一体的に形成しているが、ゲートスキャンドライバとエミッションドライバとが別個に設けられていてもよいことは、言うまでもない。
【００８０】
（電源回路部）
また、上記したように、表示装置１には、ハイレベル電源回路部、ローレベル電源回路部、ロジック電源回路部等の電源回路部が設けられている。
【００８１】
ハイレベル電源回路部は、ハイレベル電源線ＥＬＶＤＤにハイレベル電位ＥＬＶＤＤを供給し、ローレベル電源回路部は、ローレベル電源線ＥＬＶＳＳにローレベル電位ＥＬＶＳＳを供給する。
【００８２】
また、ロジック電源回路部は、ゲートスキャンドライバ３に備えられるハイレベルロジック電源線ＶＤＤおよびローレベルロジック電源線ＶＳＳに、ロジック電源電位として、ハイレベルの電位ＶＤＤまたはローレベルの電位ＶＳＳを供給する。
【００８３】
（表示制御回路部）
表示制御回路部は、ソースドライバ４に表示データ（映像データ）およびソース制御信号を送信し、ゲートスキャンドライバ３に走査制御信号を送信することにより、ソースドライバ４およびゲートスキャンドライバ３を制御する。ソース制御信号は、例えばソーススタートパルス、ソースクロック等の制御信号を含んでいる。走査制御信号は、例えば走査スタートパルスおよび走査クロック（クロック信号ｃｌｋ）等の制御信号を含んでいる。
【００８４】
＜サブ画素回路部１２の構成＞
次に、上記表示パネル２におけるサブ画素回路部１２の構成について、より詳細に説明する。
【００８５】
なお、図２の（ｂ）に示すように、Ｒサブ画素回路部１２Ｒ、Ｇサブ画素回路部１２Ｇ、およびＢサブ画素回路部１２Ｂの構成は、基本的に同じである。
【００８６】
そこで、図１の（ａ）〜（ｃ）では、サブ画素回路部１２としてＲサブ画素回路部１２Ｒを例に挙げて、サブ画素回路部１２の構成について図示している。
【００８７】
また、図１の（ａ）は、本実施形態にかかる表示パネル２のサブ画素回路部１２の概略構成を示す平面図（透視図）であり、図１の（ｂ）は、図１の（ａ）に示す表示パネル２のサブ画素回路部１２のＡ−Ａ線矢視断面図であり、図１の（ｃ）は、図１の（ｂ）に示す表示パネル２において二点鎖線で囲まれた断面Ｓの概略構成の一例を示す断面図である。
【００８８】
なお、図１の（ｂ）に示す断面Ｓ（第１のトレンチ部４０ＴＲ１の断面である断面ＳＦ１・ＳＦ２および第２のトレンチ部４０ＴＲ２の断面である断面ＳＳ１）の構成は、何れも同じである。そこで、図１の（ｃ）では、断面Ｓとして断面ＳＦ２を例に挙げて、断面Ｓの構成について図示している。
【００８９】
図１の（ｂ）に示すように、表示パネル２は、半導体基板２０上に、層間絶縁層３１を介して積層されたＥＬ素子４０を備えている。
【００９０】
ＥＬ素子４０は、第１電極４１、ＥＬ層４２、および第２電極４３が、この順に積層された構成を有している。
【００９１】
また、各サブ画素回路部１２における第１電極４１の端部（パターン端部）には、該端部を被覆するようにエッジカバー５１が形成されている。
【００９２】
また、図示はしないが、表示パネル２は、封止膜または封止基板等の封止部材を含む封止構造を有していることが好ましい。ＥＬ素子４０を、図示しない無機膜等の封止膜、または図示しない、カバーガラス等の封止基板で覆うことで、ＥＬ素子４０を水分等から保護することができる。なお、ＥＬ素子４０と封止膜または封止基板との間には、必要に応じて、充填樹脂層が充填されていてもよい。
【００９３】
以下に、図１の（ａ）・（ｂ）に示す各構成について、より詳細に説明する。
【００９４】
＜半導体基板２０＞
半導体基板２０は、ベースとなる絶縁性基板２１上に、ＥＬ素子４０を駆動するための、ＴＦＴ回路部２２（駆動回路部、画素回路部）、および、上述した、走査線ＧＬ、データ線ＳＬ、ハイレベル電源線ＥＬＶＤＤ、ローレベル電源線ＥＬＶＳＳ、エミッション線等の各種配線（図１の（ａ）・（ｂ）には図示せず）を備えている。
【００９５】
絶縁性基板２１としては、例えば、ガラス、石英、セラミックス等の無機材料からなる無機基板、あるいは、ポリエチレンテレフタレート、ポリカルバゾール、ポリイミド等のプラスチックからなるプラスチック基板が挙げられる。一例として、絶縁性基板２１としては、例えば、無アルカリガラス基板等のガラス基板を用いることができる。また、絶縁性基板２１としては、アルミニウム（Ａｌ）、鉄（Ｆｅ）等の金属からなる金属基板の表面に、酸化シリコン（ＳｉＯ２）、有機絶縁材料等の絶縁物をコーティングした基板、あるいは、Ａｌ等を含む金属基板の表面に陽極酸化等の方法で絶縁化処理を施した基板等を用いてもよい。
【００９６】
なお、表示パネル２が、ＥＬ素子４０の上方、つまり、ＥＬ素子４０における半導体基板２０とは反対側から光を射出するトップエミッション型である場合には、使用する絶縁性基板２１は特に限定されない。しかしながら、表示パネル２が、ＥＬ素子４０の下方、つまり、半導体基板２０における絶縁性基板２１の裏面側から光を射出するボトムエミッション型である場合には、絶縁性基板２１としては、透明または半透明の基板材料が用いられる。
【００９７】
ＴＦＴ回路部２２は、サブ画素回路部１２毎に設けられている。ＴＦＴ回路部２２は、階調電圧によるＥＬ素子４０への電流制御を行う。ＴＦＴ回路部２２は、サブ画素回路部１２を個々に駆動させることができれば、その構成は特に限定されるものではない。ＴＦＴ回路部２２としては、オン・オフ等のスイッチング機能のみを有するもの、メモリ機能を有するもの、単位画素に電流を供給する機能のみを有するもの、供給する電流量を調整する機能を有するもの、または、これらの２以上の機能を有するもの等が挙げられる。
【００９８】
このような機能を有するＴＦＴ回路部２２は、例えば、駆動用トランジスタ、制御用トランジスタ、蓄積コンデンサ等の単一または複数の素子を任意に組み合わせて構成することができる。また、これらの素子は、任意に、走査線ＧＬ、データ線ＳＬ、ハイレベル電源線ＥＬＶＤＤ等に接続され、所望の機能を果たすことができる。
【００９９】
ＴＦＴ回路部２２は、駆動用トランジスタ、制御用トランジスタ、蓄積コンデンサ等の素子として、複数のＴＦＴ２３を含んでいる。
【０１００】
これらＴＦＴ２３のうち、ＥＬ素子４０に駆動電流を供給する駆動用トランジスタである駆動用ＴＦＴ２３ａは、層間絶縁層３１に形成されているコンタクトホール３２を介してＥＬ素子４０の第１電極４１と電気的に接続されることで、図１の（ａ）・（ｂ）に示すように、駆動用ＴＦＴ−第１電極コンタクト部２４を形成している。
【０１０１】
駆動用ＴＦＴ−第１電極コンタクト部２４は、ＴＦＴ回路部２２とＥＬ素子４０の第１電極４１とを電気的に接続することで、ＥＬ素子４０に、該ＥＬ素子４０を駆動するための駆動電流として、ハイレベル電源線ＥＬＶＤＤから印加されるハイレベルの正電圧とデータ線ＳＬから印加されるデータ電圧（階調電圧）とで生成される一定量の電流を供給する。
【０１０２】
上記ＴＦＴ回路部２２上には、層間絶縁層３１が設けられている。
【０１０３】
＜層間絶縁層３１＞
層間絶縁層３１は、図１の（ｂ）に示すように、駆動用ＴＦＴ−第１電極コンタクト部２４を除いて、ＴＦＴ回路部２２とＥＬ素子４０の第１電極４１とを電気的に隔離するための絶縁膜である。
【０１０４】
層間絶縁層３１の材料としては、公知の材料を用いればよく、例えば、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ、またはＳｉ２Ｎ４）、酸化タンタル（ＴａＯ、または、Ｔａ２Ｏ５）等の無機絶縁材料、または、アクリル樹脂、レジスト材料等の有機絶縁材料等が挙げられる。
【０１０５】
なお、表示パネル２がトップエミッション型である場合、層間絶縁層３１として、遮光性を有する遮光性絶縁層を形成してもよい。これにより、外光がＴＦＴ回路部２２に入射しても、ＴＦＴ特性に変化が生じることを防ぐことができる。
【０１０６】
遮光性層間絶縁層の材料としては、フタロシアニン、キナクロドン等の顔料または染料をポリイミド等の高分子樹脂に分散したもの、カラーレジスト、ブラックマトリクス材料等の無機絶縁材料等が挙げられる。
【０１０７】
また、層間絶縁層３１は、単層構造を有していてもよく、複数の層からなる積層構造を有していてもよい。
【０１０８】
層間絶縁層３１は、半導体基板２０上に、該半導体基板２０における表示領域全体に渡って形成されている。
【０１０９】
層間絶縁層３１には、各サブ画素回路部１２の発光領域１３（つまり、サブ画素内の発光有効エリア）に対応して、複数の壁や土手となる掘り込み形状（トレンチ形状）を有する複数のトレンチ部３４ＴＲ（窪部、絶縁性トレンチ部）からなる、階段状のトレンチ（以下、「階段状トレンチ」と称する）３３ＴＲが形成されている。
【０１１０】
階段状トレンチ３３ＴＲは、１つのトレンチ部３４ＴＲ内に他のトレンチ部３４ＴＲが形成されたトレンチ内トレンチ構造（階段状トレンチ構造）を有している。階段状トレンチ３３ＴＲは、階段状に形成された側壁を有している。
【０１１１】
本実施形態にかかる階段状トレンチ３３ＴＲは、平面視で、メイントレンチとしての第１のトレンチ部３４ＴＲ１（トレンチ部３４ＴＲ）内に、サブトレンチとして、第１のトレンチ部３４ＴＲ１よりも、サブ画素回路部１２の長手方向（Ｙ方向）および短手方向（Ｘ方向）のサイズ（つまり、平面視でのサイズ、以下、「縦横サイズ」と記す）が小さい第２のトレンチ部３４ＴＲ２（トレンチ部３４ＴＲ）が形成された構成を有している。
【０１１２】
また、図１の（ｂ）に示すように、階段状トレンチ３３ＴＲは、第２のトレンチ部３４ＴＲ２が第１のトレンチ部３４ＴＲ１よりも半導体基板２０側に位置する断面形状を有している。つまり、半導体基板２０の基板面に垂直な方向において、第２のトレンチ部３４ＴＲ２は、第１のトレンチ部３４ＴＲ１よりも半導体基板２０側に位置する。
【０１１３】
なお、図１の（ａ）では、図示の便宜上、メイントレンチおよびサブトレンチとして、層間絶縁層３１における第１のトレンチ部３４ＴＲ１および第２のトレンチ部３４ＴＲ２のみを図示している。
【０１１４】
階段状トレンチ３３ＴＲは、図１の（ａ）・（ｂ）に示すように、駆動用ＴＦＴ−第１電極コンタクト部２４を形成するためのコンタクトホール３２の形成領域に隣り合う領域に形成されている。
【０１１５】
このような構造を有する層間絶縁層３１は、例えば、化学気相成長（ＣＶＤ）法、スパッタリング法、スピンコート法等で堆積させた絶縁材料からなる層を、フォトリソグラフィ法等によりパターニングすることで形成することができる。
【０１１６】
各トレンチ部３４ＴＲの側壁は、傾斜面を有していることが好ましく、該傾斜面の角度（テーパ角）、すなわち、該傾斜面と絶縁性基板２１の基板面に平行な面とがなす角度は、４５°もしくは４５°付近であることが特に好ましい。これにより、各トレンチ部３４ＴＲに形成されたＥＬ素子４０の反射電極によって反射させた、ＥＬ層４２内で界面反射・導波している光を、表示パネル２の正面側（つまり、表示面側）に効率良く取り出す（つまり、放出させる）ことができる。但し、ＥＬ層界面の導波光には様々な角度の光が存在することから、上記テーパ角は、上記角度にのみ限定されるものではない。
【０１１７】
また、上記第１のトレンチ部３４ＴＲ１に対する第２のトレンチ部３４ＴＲ２の、平面視における面積比、表面積比、並びに、第２のトレンチ部３４ＴＲ２の縦横長さおよび深さは、第２のトレンチ部３４ＴＲ２の縦横サイズが光伝波距離限界を超えないように設定されていることが望ましい。
【０１１８】
層間絶縁層３１の層厚は、第１のトレンチ部３４ＴＲ１内に形成するトレンチ部３４ＴＲの数に応じて、所望の数のトレンチ内トレンチ（言い換えれば、所望の数の段差数を有する階段状トレンチ３３ＴＲ）が得られるように適宜設定すればよく、特に限定されない。
【０１１９】
また、各トレンチ部３４ＴＲの深さも特に限定されない。但し、各トレンチ部３４ＴＲの深さが深くなると、層間絶縁層３１全体の厚みが増し、最終的に得られるサブ画素回路部１２および該サブ画素回路部１２を備えた表示パネル２の厚みの増加に繋がる。このため、層間絶縁層３１の層厚は、サブ画素回路部１２の厚みが所望の厚みとなるように、半導体基板２０における各配線およびＴＦＴ回路部２２とＥＬ素子４０とが短絡しない範囲内で、適宜設定することが望ましい。
【０１２０】
なお、特に限定されるものではないが、層間絶縁層３１は、発光領域１３の外側の非発光領域における層間絶縁層３１の層厚（言い換えれば、階段状トレンチ３３ＴＲ形成前の層間絶縁層３１の層厚）が、一般的に、数μｍオーダーの層厚となるように形成される。
【０１２１】
また、発光領域１３における層間絶縁層３１の表面には、図１の（ｂ）・（ｃ）に示すように、凹凸部３１ａが設けられている。なお、図１の（ｂ）・（ｃ）では、層間絶縁層３１における各トレンチ部３４ＴＲの底壁（平面部）に凹凸部３１ａが設けられている場合を例に挙げて示している。
【０１２２】
凹凸部３１ａは、層間絶縁層３１における各トレンチ部３４ＴＲの底壁表面全体に設けられていることが望ましい。しかしながら、本実施形態は、これに限定されるものではなく、凹凸部３１ａは、発光領域１３における層間絶縁層３１の表面の少なくとも一部に設けられていればよい。例えば、凹凸部３１ａは、層間絶縁層３１における各トレンチ部３４ＴＲの底壁の一部に設けられていてもよく、各トレンチ部３４ＴＲにおける側壁を含む、発光領域１３における層間絶縁層３１の表面全体に凹凸部３１ａが設けられていてもよい。
【０１２３】
凹凸部３１ａのピッチＰ１および凹凸高さＨ１（凹凸の高さ、つまり、凹凸部３１ａの谷（凹部底面）から山（凸部先端）までの高さ）は、それぞれ、具体的な値としては特に限定されるものではないが、サブミクロンオーダーレベルに形成されている。
【０１２４】
なお、図１の（ｃ）では、ピッチＰ１を凹凸部３１ａにおける凸部の幅（凸幅（凸部裾野幅）、言い換えれば、隣り合う凹部間の距離）として図示しているが、ピッチＰ１は、凹凸部３１ａにおける凹部の幅（凹幅、言い換えれば、隣り合う凸部間の距離）と言い換えることができる。
【０１２５】
すなわち、凹凸部３１ａにおける凸幅および凹幅は、それぞれ、具体的な値としては特に限定されるものではないが、サブミクロンオーダーレベルに形成されている。
【０１２６】
層間絶縁層３１の表面に凹凸部３１ａを形成する方法は、特に限定されるものではないが、例えば、各トレンチ部３４ＴＲにおける層間絶縁層３１の表面を、フォトリソグラフィ法等によりパターニングする方法が挙げられる。しかしながら、本実施形態は、これに限定されるものではなく、例えば、各トレンチ部３４ＴＲにおける層間絶縁層３１の表面に、例えば、熱ナノインプリントまたはＵＶ（紫外線）ナノインプリントを施すことによって、層間絶縁層３１の表面に凹凸部３１ａを形成してもよい。
【０１２７】
また、例えば、凹凸部３１ａの形成に、各トレンチ部３４ＴＲに対応する凸部を備え、該凸部の表面に凹凸部３１ａに対応する微細凹凸構造が設けられた鋳型（スタンプ）を用いても構わない。この場合、例えば、ＣＶＤ法、スパッタリング法、スピンコート法等で堆積させた絶縁材料からなる層の表面に上記鋳型を押し当てることにより、各トレンチ部３４ＴＲと凹凸部３１ａとを同時に形成することもできる。
【０１２８】
また、凹凸部３１ａは、各トレンチ部３４ＴＲの形成の度に形成してもよいし、各トレンチ部３４ＴＲを形成した後に、一度で形成してもよい。
【０１２９】
例えば、後述するように、メイントレンチを形成後に該メイントレンチに凹凸部３１ａを形成した後、サブトレンチ形成後に該サブトレンチに凹凸部３１ａを形成してもよいし、メイントレンチおよびサブトレンチを形成後に、メイントレンチおよびサブトレンチに、一括して凹凸部３１ａを形成してもよい。
【０１３０】
＜ＥＬ素子４０＞
上述したように、ＥＬ素子４０は、第１電極４１、ＥＬ層４２、および第２電極４３が、この順に積層された構成を有している。
【０１３１】
ＥＬ素子４０は、層間絶縁層３１における階段状トレンチ３３ＴＲ上に、該階段状トレンチ３３ＴＲに沿って積層されている。このため、ＥＬ素子４０は、層間絶縁層３１における階段状トレンチ３３ＴＲ上に、階段状トレンチ３３ＴＲの形状に追従した掘り込み形状を有する階段状トレンチ４０ＴＲ（反射性トレンチ）を有している。
【０１３２】
本実施形態にかかる階段状トレンチ４０ＴＲは、平面視で、メイントレンチとしての第１のトレンチ部４０ＴＲ１内に、サブトレンチとして、第１のトレンチ部４０ＴＲ１よりも縦横サイズが小さい第２のトレンチ部４０ＴＲ２が形成された構成を有している。
【０１３３】
図１の（ｂ）に示すように、階段状トレンチ４０ＴＲは、掘り込み形状を有し、第２のトレンチ部４０ＴＲ２が第１のトレンチ部４０ＴＲ１よりも半導体基板２０側に位置する断面形状を有している。つまり、半導体基板２０の基板面に垂直な方向において、第２のトレンチ部４０ＴＲ２は、第１のトレンチ部４０ＴＲ１よりも半導体基板２０側に位置する。
【０１３４】
階段状トレンチ４０ＴＲは、第１電極４１、ＥＬ層４２、および第２電極４３が、この順に互いに接して積層されてなり、特許文献１のサブ画素５１０Ｒにおけるトレンチ５３０のように反射構造上に隔壁（絶縁層）を含まない。
【０１３５】
このため、本実施形態にかかるサブ画素回路部１２は、１つの発光領域１３のみを有し、特許文献１のように非発光領域によって発光領域が複数に分断された構成を有さない。
【０１３６】
このため、本実施形態にかかるサブ画素回路部１２は、発光領域１３から、絶縁層を介さずに反射電極により反射するので、特許文献１のような余分な反射を生じない。
【０１３７】
階段状トレンチ４０ＴＲを構成する第１電極４１、ＥＬ層４２、および第２電極４３は、それぞれ、発光領域１３内で、階段状トレンチ３３ＴＲの形状に追従した形状を有している。
【０１３８】
より厳密には、第１電極４１は、階段状トレンチ３３ＴＲの形状に追従した形状を有する階段状トレンチ（階段状のトレンチ構造）を有している。また、ＥＬ層４２は、第１電極４１が有する階段状のトレンチ構造に追従した形状を有する階段状トレンチ（階段状のトレンチ構造）を有している。そして、第２電極４３は、ＥＬ層４２が有する階段状のトレンチ構造に追従した形状を有する階段状トレンチ（階段状のトレンチ構造）を有している。
【０１３９】
したがって、第１電極４１は、発光領域１３内に、第１電極４１によって形成されるメイントレンチとしての第１のトレンチ部４１ＴＲ１内に、サブトレンチとして、第１のトレンチ部４１ＴＲ１よりも縦横サイズが小さい第２のトレンチ部４１ＴＲ２が形成された階段状のトレンチ構造を有している。
【０１４０】
同様に、ＥＬ層４２は、発光領域１３内に、ＥＬ層４２によって形成されるメイントレンチとしての第１のトレンチ部４２ＴＲ１内に、サブトレンチとして、第１のトレンチ部４２ＴＲ１よりも縦横サイズが小さい第２のトレンチ部４２ＴＲ２が形成された階段状のトレンチ構造を有している。
【０１４１】
また、第２電極４３は、発光領域１３内に、第２電極４３によって形成されるメイントレンチとしての第１のトレンチ部４３ＴＲ１内に、サブトレンチとして、第１のトレンチ部４３ＴＲ１よりも縦横サイズが小さい第２のトレンチ部４３ＴＲ２が形成された階段状のトレンチ構造を有している。
【０１４２】
このように、ＥＬ素子４０は、層間絶縁層３１における階段状トレンチ３３ＴＲ上に、該階段状トレンチ３３ＴＲに沿って積層されていることから、ＥＬ素子４０における第１電極４１、ＥＬ層４２、および第２電極４３のそれぞれの第１のトレンチ部４１ＴＲ１・４２ＴＲ１・４３ＴＲ１および第２のトレンチ部４１ＴＲ２・４２ＴＲ２・４３ＴＲ２の各側壁は、それぞれ傾斜面（傾斜部）を有し、各傾斜面の角度（テーパ角）は、例えば４５°もしくは４５°付近に設定されている。
【０１４３】
また、ＥＬ素子４０における第１電極４１、ＥＬ層４２、および第２電極４３のそれぞれの第１のトレンチ部４１ＴＲ１・４２ＴＲ１・４３ＴＲ１に対する第２のトレンチ部４１ＴＲ２・４２ＴＲ２・４３ＴＲ２の、平面視における面積比、表面積比、並びに、第２のトレンチ部４１ＴＲ２・４２ＴＲ２・４３ＴＲ２の縦横長さおよび深さは、好適には、第２のトレンチ部４１ＴＲ２・４２ＴＲ２・４３ＴＲ２の縦横サイズが光伝波距離限界を超えないように設定される。
【０１４４】
図１の（ｂ）・（ｃ）に示すように、ＥＬ素子４０の表面には、階段状トレンチ３３ＴＲを構成する各トレンチ部３４ＴＲに設けられた凹凸部３１ａに沿って凹凸部が形成されている。ＥＬ素子４０を構成する第１電極４１、ＥＬ層４２、第２電極４３には、それぞれが接する下層の界面の形状が反映される。このため、第１電極４１、ＥＬ層４２、第２電極４３を、各層の厚みが、それぞれが接する下層における凹凸部の凹凸高さ以上であり、かつ、それぞれ均一な厚み（なお、層同士の厚みは異なっていてもよい）で形成することにより、第１電極４１、ＥＬ層４２、第２電極４３には、それぞれが接する下層における凹凸部の形状がそのまま反映される。
【０１４５】
本実施形態では、例えば図１の（ｃ）に示すように、第１電極４１が均一な厚みを有するとともに、第１電極４１の厚みが、凹凸高さＨ１以上の厚みに形成されていることで、第１電極４１における、上記凹凸部３１ａ上に位置する部分には、該凹凸部３１ａと同じ形状を有する凹凸部４１ａが形成されている。また、ＥＬ層４２が均一な厚みを有するとともに、ＥＬ層４２の厚みが、凹凸高さＨ２以上の厚みに形成されていることで、ＥＬ層４２における、上記凹凸部４１ａ上に位置する部分には、該凹凸部４１ａと同じ形状を有する凹凸部４２ａが形成されている。さらに、第２電極４３が均一な厚みを有するとともに、第２電極４３の厚みが、凹凸高さＨ３以上の厚みに形成されていることで、第２電極４３における、上記凹凸部４２ａ上に位置する部分には、該凹凸部４２ａと同じ形状を有する凹凸部４３ａが形成されている。
【０１４６】
以下に、第１電極４１、ＥＬ層４２、および第２電極４３について、より詳細に説明する。
【０１４７】
（第１電極４１および第２電極４３）
下層電極である第１電極４１と、上層電極である第２電極４３とは、対の電極であり、一方が陽極として機能し、他方が陰極として機能する。
【０１４８】
陽極は、ＥＬ層４２に正孔を注入（供給）する電極としての機能を有している。また、陰極は、ＥＬ層４２に電子を注入（供給）する電極としての機能を有している。
【０１４９】
第１電極４１および第２電極４３のうち一方の電極は、反射電極層（反射電極）を有する電極（反射電極）である。
【０１５０】
なお、本実施形態では、第１電極４１が陽極（具体的には、パターン陽極、画素電極）であり、第２電極４３が陰極（具体的には、共通陰極、共通電極）である場合を例に挙げて図示している。但し、本実施形態は、これに限定されるものではなく、半導体基板２０上に下層電極として陰極が設けられていてもよい。
【０１５１】
陽極および陰極として用いることができる電極材料としては、特に限定されるものではなく、例えば公知の電極材料を用いることができる。
【０１５２】
陽極としては、例えば、仕事関数の大きい（例えば４ｅＶ程度以上の）、金属、合金、導電性材料、導電性高分子等の電極材料により形成することができる。具体的には、例えば、アルミニウム、バナジウム、コバルト、ニッケル、タングステン、パラジウム、銀、金、白金、およびそれらの合金、酸化インジウムスズ（ＩＴＯ）、酸化スズ（ＳｎＯ２）、酸化インジウム亜鉛（ＩＺＯ）等の導電性材料、ポリ（３−メチルチオフェン）、ポリピロール、ポリ（ｐ−フェニレン）、ポリフラン等の導電性高分子等が挙げられる。
【０１５３】
また、陰極としては、例えば、仕事関数の小さい（例えば４ｅＶ程度以下の）金属、合金、導電性材料、導電性高分子等により形成することができる。具体的には、例えば、カルシウム、アルミニウム、銀、チタニウム、イットリウム、ナトリウム、ルテニウム、マンガン、インジウム、マグネシウム、リチウム、イツテルビウム、ＬｉＦ等の金属、マグネシウム／銅、マグネシウム／銀、ナトリウム／カリウム、Ａｔ／ＡｔＯ２、カリウム／アルミニウム、チリウム／カルシウム／アルミニウム、ＬｉＦ／カルシウム／アルミニウム等の合金、上記した導電性材料、上述した導電性高分子等が挙げられる。
【０１５４】
ＥＬ層４２から発した光は、陽極および陰極の何れか一方の電極側から取り出される。このため、一方の電極は、透光性を有する電極材料（透光性電極材料）を使用し、他方の電極には、上述したようにＥＬ層４２内で界面反射・導波している光を反射させて、表示パネル２の正面側に取り出すために、反射性を有する電極材料（反射性電極材料）を使用することが好ましい。
【０１５５】
すなわち、第１電極４１および第２電極４３としては、様々な導電性材料を用いることができるが、ＥＬ素子４０がトップエミッション型のＥＬ素子である場合、第１電極４１を、反射性を有する金属や合金等の反射性電極材料で形成し、第２電極４３を、透明または半透明の透光性電極材料で形成することが好ましい。なお、透光性電極材料としては、例えば、ＩＴＯ、ＳｎＯ２、ＩＺＯ等の透明電極材料等を用いてもよいし、薄膜にしたＡｇ等の半透明の電極材料を用いてもよい。
【０１５６】
なお、第１電極４１および第２電極４３は、それぞれ、１つの電極材料からなる単層であってもよいし、複数の電極材料からなる積層構造を有していてもよい。
【０１５７】
したがって、上述したようにＥＬ素子４０がトップエミッション型のＥＬ素子である場合、第１電極４１を、反射性電極材料からなる反射電極と、透光性電極材料からなる透光性電極との積層構造としてもよい。
【０１５８】
何れにしても、発光領域１３における第１電極４１には、図１の（ｂ）・（ｃ）に示すように、サブミクロンオーダーレベルのピッチＰ１および凹凸高さＨ２を有する凹凸部４１ａが設けられている。
【０１５９】
また、発光領域１３における第２電極４３には、図１の（ｂ）・（ｃ）に示すように、サブミクロンオーダーレベルのピッチＰ１および凹凸高さＨ４を有する凹凸部４３ａが設けられている。
【０１６０】
凹凸高さＨ２は、凹凸部４１ａの谷から山までの高さであり、凹凸高さＨ４は、凹凸部４３ａの谷から山までの高さである。また、図１の（ｂ）・（ｃ）に示すように、ピッチＰ１は、凹凸部４１ａあるいは凹凸部４３ａにおける、凸部の幅もしくは凹部の幅と言い換えることができる。
【０１６１】
上記第１電極４１および第２電極４３は、例えば、上述した電極材料を、蒸着やスパッタリング等の方法により薄膜状に形成し、公知の方法、例えばフォトリソグラフィおよびエッチングにより所望の形状にパターニングする方法、あるいは、マスクを用いて蒸着やスパッタリング等を行う方法等により、所望の形状に形成することができる。
【０１６２】
なお、陽極（陽極メタル層）および陰極（陰極メタル層）の厚みは、特に限定されるものではなく、従来と同様に設定することができる。陽極（陽極メタル層）の厚みは、一般的に、数ｎｍ〜数百ｎｍ程度であり、陰極（陰極メタル層）の厚みも、一般的に、数ｎｍ〜数百ｎｍ程度である。
【０１６３】
ＥＬ素子４０の第１電極４１は、層間絶縁層３１上に、サブ画素回路部１２毎に形成されている。上記したように、第１電極４１は、駆動用ＴＦＴ−第１電極コンタクト部２４を介して、ＴＦＴ回路部２２の一部である駆動用ＴＦＴ２３ａと電気的に接続されている。上記第１電極４１は、駆動用ＴＦＴ２３ａを介して、ハイレベル電位ＥＬＶＤＤの正電圧の供給ラインであるハイレベル電源線ＥＬＶＤＤと接続されている。
【０１６４】
一方、ＥＬ素子４０の第２電極４３は、各サブ画素回路部１２に共通して形成されている。上記第２電極４３は、ローレベル電位ＥＬＶＳＳの負電圧の供給ラインであるローレベル電源線ＥＬＶＳＳに電気的に接続されている。上記第２電極４３には、ＴＦＴ回路部２２から、ローレベル電位ＥＬＶＳＳの負電圧が、層間絶縁層３１に設けられた図示しないコンタクトホールを通して供給される。
【０１６５】
（ＥＬ層４２）
ＥＬ層４２は、発光層を含む発光ユニットである。本実施形態では、ＥＬ層４２として、少なくとも発光層を含む有機層が用いられる。
【０１６６】
発光層は、陽極（本実施形態では第１電極４１）側から注入されたホール（正孔）と陰極（本実施形態では第２電極４３）側から注入された電子とを再結合させて光を出射する機能を有する層である。
【０１６７】
発光層の材料（すなわち、発光物質）としては、公知の各種発光材料を使用することができ、特に限定されるものではないが、好適には、低分子蛍光色素、金属錯体等の発光効率が高い発光材料が用いられる。
【０１６８】
発光材料の一例としては、例えば、アントラセン、ナフタレン、インデン、フェナントレン、ピレン、ナフタセン、トリフェニレン、ペリレン、ピセン、フルオランテン、アセフェナントリレン、ペンタフェン、ペンタセン、コロネン、ブタジエン、クマリン、アクリジン、スチルベン、およびこれらの誘導体、トリス（８−キノリノラト）アルミニウム錯体、ビス（ベンゾキノリノラト）ベリリウム錯体、トリ（ジベンゾイルメチル）フェナントロリンユーロピウム錯体、ジトルイルビニルビフェニル、等が挙げられる。
【０１６９】
なお、発光層の層厚は、発光材料に応じて適宜設定され、特に限定されるものではないが、一般的には数ｎｍ〜数百ｎｍ程度である。
【０１７０】
本実施形態にかかるＥＬ層４２は、有機化合物を発光物質として含んでいればよく、発光層以外の層については限定されない。このため、ＥＬ層４２は、発光層以外の層としてどのような層を用いていてもよい。
【０１７１】
発光層以外の層としては、代表的には、正孔注入層、正孔輸送層、電子輸送層、電子注入層等が挙げられる。
【０１７２】
正孔注入層は、正孔注入性材料を含み、陽極から発光層への正孔注入効率を高める機能を有する層である。また、正孔輸送層は、正孔輸送性材料を含み、発光層への正孔輸送効率を高める機能を有する層である。電子注入層は、電子注入材料を含み、陰極から発光層への電子注入効率を高める機能を有する層である。電子輸送層は、電子輸送材料を含み、発光層への電子輸送効率を高める機能を有する層である。
【０１７３】
なお、正孔注入層と正孔輸送層とは、互いに独立した層として形成されていてもよく、正孔注入層兼正孔輸送層として一体化されていてもよい。同様に、電子注入層と電子輸送層とは、互いに独立した層として形成されていてもよく、電子注入層兼電子輸送層として一体化されていてもよい。また、正孔注入層と正孔輸送層とは、何れか一方のみが設けられていてもよい。同様に、電子注入層と電子輸送層とは、何れか一方のみが設けられていてもよい。
【０１７４】
また、ＥＬ層４２は、上記層以外に、キャリアブロック層や中間層等を備えていてもよく、発光層を複数層備えていてもよい。
【０１７５】
なお、これら発光層以外の層の材料も限定されるものではなく、各層として従来公知の材料を使用することができる。また、これら発光層以外の層は、必須の層ではなく、その層厚も特に限定されるものではない。このため、本実施形態では、その説明を省略する。
【０１７６】
また、発光領域１３におけるＥＬ層４２には、図１の（ｂ）・（ｃ）に示すように、サブミクロンオーダーレベル（例えば、数十〜数百ｎｍレベル）のピッチＰ１および凹凸高さＨ３を有する凹凸部４２ａが設けられている。
【０１７７】
凹凸高さＨ３は、凹凸部４２ａの谷（凹部底面）から山（凸部先端）までの高さである。また、図１の（ｂ）・（ｃ）に示すように、ピッチＰ１は、凹凸部４２ａにおける、凸部の幅もしくは凹部の幅と言い換えることができる。なお、凹凸高さＨ２・Ｈ３・Ｈ４は、それぞれ、凹凸高さＨ１に等しい。
【０１７８】
＜エッジカバー５１＞
エッジカバー５１は、１画素（すなわち画素回路部１１）内でＲＧＢの各発光領域１３を分離する、発光領域分離層（素子分離層、隔壁）として機能する絶縁層である。
【０１７９】
エッジカバー５１には、サブ画素回路部１２毎に開口部５２が設けられている。これにより、エッジカバー５１がない部分（開口部５２）が、各サブ画素回路部１２（つまり、Ｒサブ画素回路部１２Ｒ、Ｇサブ画素回路部１２Ｇ、およびＢサブ画素回路部１２Ｂ）における各発光領域１３となる。
【０１８０】
したがって、エッジカバー５１は、各サブ画素回路部１２における各発光領域１３を定義する形状に形成される。
【０１８１】
エッジカバー５１は、上記第１電極４１における複数のトレンチ部（本実施形態では第１のトレンチ部４１ＴＲ１および第２のトレンチ部４１ＴＲ２）を囲むように第１電極４１上に積層されている。エッジカバー５１は、これらトレンチ部（第１のトレンチ部４１ＴＲ１および第２のトレンチ部４１ＴＲ２）が形成されていない、各サブ画素回路部１２における第１電極４１の端部（パターン端部）を覆っている。
【０１８２】
エッジカバー５１は、第１電極４１の端部（パターン端部）で、ＥＬ層４２が薄くなったり電界集中が起こったりすることで、ＥＬ素子４０における第１電極４１と第２電極４３とが短絡することを防止するための障壁として機能する。
【０１８３】
上記エッジカバー５１には、層間絶縁層３１と同様の絶縁材料を使用することができる。したがって、層間絶縁層３１とは形状が異なるものの、エッジカバー５１も、層間絶縁層３１同様、例えば、ＣＶＤ法、スパッタリング法、スピンコート法等で堆積させた絶縁材料からなる層を、フォトリソグラフィ法等によりパターニングすることで、所望の形状に形成することができる。
【０１８４】
なお、エッジカバー５１の層厚は、特に限定されるものではないが、一般的に、数μｍオーダーの層厚となるように形成される。
【０１８５】
＜表示パネル２の製造方法＞
次に、図３の（ａ）〜（ｉ）および図４の（ａ）〜（ｈ）を参照して、上記表示パネル２の製造方法の一例について説明する。なお、以下では、上記表示パネル２におけるサブ画素回路部１２の製造方法を中心として、上記表示パネル２の製造方法について説明する。
【０１８６】
図３の（ａ）〜（ｉ）は、本実施形態にかかる表示パネル２の製造工程を工程順に示す要部断面図である。また、図４の（ａ）〜（ｈ）は、図３の（ｉ）に示す工程後の本実施形態にかかる表示パネル２の製造工程を工程順に示す要部断面図である。なお、図３の（ａ）〜（ｉ）および図４の（ａ）〜（ｈ）は、サブ画素回路部１２における断面構造を示している。
【０１８７】
まず、図３の（ａ）に示すように、絶縁性基板２１上に、駆動用ＴＦＴ２３ａを含むＴＦＴ回路部２２、および、上述した、走査線ＧＬ、データ線ＳＬ、ハイレベル電源線ＥＬＶＤＤ、ローレベル電源線ＥＬＶＳＳ、エミッション線等の各種配線（図示せず）を形成することにより、半導体基板２０を作製する。
【０１８８】
次いで、図３の（ｂ）に示すように、上記半導体基板２０上に、絶縁材料として例えば感光性樹脂を堆積させることにより、該半導体基板２０の表示領域全体に渡って層間絶縁層３１を形成する。
【０１８９】
続いて、図３の（ｂ）に示すように、上記層間絶縁層３１上に感光性レジスト６１を塗布し、層間絶縁層３１に駆動用ＴＦＴ−第１電極コンタクト部２４を形成するためのコンタクトホール３２を開口させるための、駆動用ＴＦＴコンタクト用のフォトマスク６２を用いて感光性レジスト６１を露光・現像する。
【０１９０】
次いで、図３の（ｃ）に示すように、現像した感光性レジスト６１をマスクとして、駆動用ＴＦＴ２３ａ上の層間絶縁層３１をエッチング（ドライエッチングまたはウエットエッチング）することで、層間絶縁層３１に上記コンタクトホール３２を形成して、駆動用ＴＦＴ２３ａを露出させる。
【０１９１】
次に、図３の（ｄ）に示すように、上記感光性レジスト６１を除去した後、上記層間絶縁層３１上に、上記コンタクトホール３２および上記層間絶縁層３１を覆うように感光性レジスト６３を塗布する。なお、本実施形態において、感光性レジストの除去方法（本工程では感光性レジスト６１の除去方法）は特に限定されるものではない。感光性レジストは、通常、例えば、レジスト剥離液により剥離して洗浄することで、除去することができる。
【０１９２】
続いて、図３の（ｄ）に示すように、発光領域１３に対応する領域内にメイントレンチとしての第１のトレンチ部３４ＴＲ１を開口させる、メイントレンチ用のフォトマスク６４を用いて感光性レジスト６３を露光・現像する。
【０１９３】
その後、図３の（ｅ）に示すように、現像した感光性レジスト６３をマスクとして、層間絶縁層３１をハーフエッチング（ドライエッチングまたはウエットエッチング）することで、層間絶縁層３１に、第１のトレンチ部３４ＴＲ１を形成する。なお、第１のトレンチ部３４ＴＲ１のテーパ角は、特に規定はしないが、一般的に４５°になるようにする。
【０１９４】
次いで、図３の（ｆ）に示すように、上記感光性レジスト６３を除去した後、上記層間絶縁層３１上に、上記コンタクトホール３２および上記層間絶縁層３１を覆うように感光性レジスト６５を塗布する。続いて、図３の（ｆ）に示すように、第１のトレンチ部３４ＴＲ１に凹凸部３１ａを形成するための、凹凸形成用のフォトマスク６６を用いて、感光性レジスト６５を露光・現像する。
【０１９５】
なお、凹凸形成用のフォトマスク６６には、例えば、単結晶ＬＳＩ（大規模集積回路）等に用いるサブミクロンルールのマスクを使用することができる。
【０１９６】
次いで、図３の（ｇ）に示すように、現像した感光性レジスト６５をマスクとして、第１のトレンチ部３４ＴＲ１内の層間絶縁層３１の表面をエッチング（ドライエッチングまたはウエットエッチング）する。
【０１９７】
その後、感光性レジスト６５を除去することで、図３の（ｈ）に示すように、第１のトレンチ部３４ＴＲ１の底壁部（平面部）の層間絶縁層３１の表面に、ピッチＰ１（凸幅および凹幅）並びに凹凸高さＨ１（図１の（ｃ）参照）が数十〜数百ｎｍレベルの凹凸部３１ａを形成する。
【０１９８】
なお、例えば図３の（ｇ）に示すように、凹凸部３１ａの形成工程において、例えば、層間絶縁層３１をウエットエッチングする場合、ウエットエッチングの特性により、エッチングは、層間絶縁層３１における、感光性レジスト６５との接触面側から進行する。凹凸部３１ａを形成するための感光性レジスト（例えば感光性レジスト６５）におけるマスク部の線幅は、例えば図３の（ｇ）に示すように極めて小さく、層間絶縁層３１は、感光性レジスト６５との接触面側が、より早くエッチング液にさらされる。このため、層間絶縁層３１の表面には、図３の（ｇ）・（ｈ）および図１の（ｂ）・（ｃ）に示すように、断面視で例えば波状（例えば正弦波状）の凹凸部３１ａが形成される。但し、図３の（ｇ）・（ｈ）および図１の（ｂ）・（ｃ）に示す形状は一例であって、凹凸部３１ａの形状はこれに限定されるものではない。
【０１９９】
次に、図３の（ｉ）に示すように、上記層間絶縁層３１上に、上記コンタクトホール３２および上記層間絶縁層３１を覆うように感光性レジスト６７を塗布する。そして、第１のトレンチ部３４ＴＲ１内にサブトレンチとしての第２のトレンチ部３４ＴＲ２を開口させるためのサブトレンチ用のフォトマスク６８を用いて、感光性レジスト６７を露光・現像する。
【０２００】
次いで、図４の（ａ）に示すように、現像した感光性レジスト６７をマスクとして、第１のトレンチ部３４ＴＲ１内の層間絶縁層３１をハーフエッチング（ドライエッチングまたはウエットエッチング）した後、図４の（ｂ）に示すように、上記感光性レジスト６７を除去する。
【０２０１】
これにより、層間絶縁層３１における第１のトレンチ部３４ＴＲ１内に、第２のトレンチ部３４ＴＲ２を形成する。なお、第２のトレンチ部３４ＴＲ２のテーパ角も、特に規定はしないが、一般的に４５°になるようにする。
【０２０２】
図４の（ａ）・（ｂ）に示すように、層間絶縁層３１における第１のトレンチ部３４ＴＲ１内に第２のトレンチ部３４ＴＲ２を形成することで、第１のトレンチ部３４ＴＲ１における、第２のトレンチ部３４ＴＲ２形成領域に形成された凹凸部３１ａは除去される。
【０２０３】
そこで、第２のトレンチ部３４ＴＲ２内にも凹凸部３１ａを形成するために、続いて、図４の（ｃ）に示すように、上記層間絶縁層３１上に、上記コンタクトホール３２および上記層間絶縁層３１を覆うように感光性レジスト６９を塗布する。
【０２０４】
そして、第２のトレンチ部３４ＴＲ２に凹凸部３１ａを有するための、凹凸形成用のフォトマスク７０を用いて、感光性レジスト６９を露光・現像する。
【０２０５】
なお、凹凸形成用のフォトマスク７０にも、例えば、単結晶ＬＳＩ等に用いるサブミクロンルールのマスクを使用することができる。
【０２０６】
次いで、図４の（ｄ）に示すように、現像した感光性レジスト６９をマスクとして、第２のトレンチ部３４ＴＲ２内の層間絶縁層３１の表面をエッチング（ドライエッチングまたはウエットエッチング）する。
【０２０７】
その後、感光性レジスト６９を除去することで、図４の（ｅ）に示すように、第２のトレンチ部３４ＴＲ２の底壁部（平面部）の層間絶縁層３１の表面に、第１のトレンチ部３４ＴＲ１における凹凸部３１ａと同じく、ピッチＰ１（凸幅および凹幅）並びに凹凸高さＨ１（図１の（ｃ）参照）が数十〜数百ｎｍレベルの凹凸部３１ａを形成する。
【０２０８】
その後、図４の（ｆ）に示すように、上記層間絶縁層３１上に、上記コンタクトホール３２および上記層間絶縁層３１を覆うように、例えばスパッタリング法により、第１電極４１（陽極メタル層）を形成する電極材料を堆積する。上記電極材料には、例えば、Ａｇ／Ａｌ合金等の、反射性を有する電極材料が使用される。
【０２０９】
続いて、上記電極材料からなる層上に、フォトリソグラフィにより図示しないレジストパターンを形成し、該レジストパターンをマスクとして上記電極材料からなる層をエッチングした後、該レジストパターンを除去する。これにより、第１のトレンチ部４１ＴＲ１および第２のトレンチ部４１ＴＲ２を有し、サブ画素回路部１２毎に分離された第１電極４１を形成するとともに、コンタクトホール３２を介して駆動用ＴＦＴ２３ａと第１電極４１とが電気的に接続された駆動用ＴＦＴ−第１電極コンタクト部２４を形成する。
【０２１０】
なお、上記電極材料からなる層には、層間絶縁層３１の表面の凹凸部３１ａの形状がそのまま反映される。したがって、第１のトレンチ部４１ＴＲ１および第２のトレンチ部４１ＴＲ２における第１電極４１には、凹凸部３１ａと同じピッチＰ１（凸幅および凹幅）並びに凹凸高さＨ２（図１の（ｃ）参照）の凹凸部４１ａが形成される。
【０２１１】
次いで、図４の（ｇ）に示すように、上記第１電極４１および上記層間絶縁層３１を覆うように絶縁材料を堆積させることにより、上記第１電極４１が形成された半導体基板２０の表示領域全体に渡ってエッジカバー５１を形成する。なお、絶縁材料の堆積には、上述したように、ＣＶＤ法、スパッタリング法、スピンコート法等の方法を用いることができる。
【０２１２】
続いて、上記絶縁材料からなる層（エッジカバー５１）上に、フォトリソグラフィにより図示しないレジストパターンを形成し、該レジストパターンをマスクとして上記絶縁材料からなる層をエッチングした後、該レジストパターンを除去することにより、エッジカバー５１を、サブ画素回路部１２毎に、発光領域を定義する形状にパターニングする。
【０２１３】
その後、図４の（ｈ）に示すように、第１電極４１上に、第１のトレンチ部４１ＴＲ１および第２のトレンチ部４１ＴＲ２に沿った第１のトレンチ部４２ＴＲ１および第２のトレンチ部４２ＴＲ２を有するＥＬ層４２を形成する。ＥＬ層４２の形成では、ＥＬ層４２を、各色のサブ画素回路部１２毎に塗り分ける。例えば、ＥＬ層４２として、ＲＧＢの発光層を、各色のサブ画素回路部１２毎に塗り分ける。
【０２１４】
なお、ＥＬ層４２は、必要に応じて、正孔注入層、正孔輸送層、電子輸送層、電子注入層等の機能層を含んでいても構わない。ＥＬ層４２が、例えば、正孔注入層、正孔輸送層、電子輸送層、電子注入層を含む場合、第１電極４１側から、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層の順に、ＥＬ層４２を積層する。
【０２１５】
ＥＬ層４２の塗り分けには、例えば、マスク蒸着技術やインクジェット技術等を用いることができる。
【０２１６】
次いで、上記ＥＬ層４２が形成された半導体基板２０における表示領域全体に、例えばスパッタリング法により、ＥＬ層４２における第１のトレンチ部４２ＴＲ１および第２のトレンチ部４２ＴＲ２に沿った第１のトレンチ部４３ＴＲ１および第２のトレンチ部４３ＴＲ２を有する第２電極４３（陰極メタル層）を形成する。これにより、エッジカバー５１で覆われていない発光領域１３内に、上記第１のトレンチ部４１ＴＲ１・４２ＴＲ１・４３ＴＲ１からなる第１のトレンチ部４０ＴＲ１内に上記第２のトレンチ部４１ＴＲ２・４２ＴＲ２・４３ＴＲ２からなる第２のトレンチ部４０ＴＲ２が形成された階段状トレンチ４０ＴＲを有するＥＬ素子４０を形成する。
【０２１７】
なお、ＥＬ層４２には、第１電極４１の表面の凹凸部４１ａの形状がそのまま反映され、第２電極４３には、ＥＬ層４２の表面の凹凸部４２ａの形状がそのまま反映される。したがって、第１のトレンチ部４２ＴＲ１および第２のトレンチ部４２ＴＲ２におけるＥＬ層４２には、凹凸部３１ａ・４１ａと同じピッチＰ１（凸幅および凹幅）並びに凹凸高さＨ３（図１の（ｃ）参照）の凹凸部４２ａが形成される。また、第１のトレンチ部４３ＴＲ１および第２のトレンチ部４３ＴＲ２における第２電極４３には、凹凸部３１ａ・４１ａ・４２ａと同じピッチＰ１（凸幅および凹幅）並びに凹凸高さＨ４（図１の（ｃ）参照、凹凸高さＨ４＝凹凸高さＨ３＝凹凸高さＨ２＝凹凸高さＨ１）の凹凸部４３ａが形成される。
【０２１８】
その後、上記ＥＬ素子４０を、封止部材として、例えば、図示しないカバーガラス等の封止基板で覆うことで、上記ＥＬ素子４０を封止する。なお、ＥＬ素子４０の封止は、上記半導体基板２０上に、図示しないシール剤を介して、カバーガラス等の封止基板を対向配置することによりシール封止を行ってもよく、上記ＥＬ素子４０上に図示しない無機膜からなる封止膜を形成することで封止してもよく、封止方法は、特に限定されない。
【０２１９】
＜各凹凸部３１ａ・４１ａ・４２ａ・４３ａの構成＞
本実施形態では、表面プラズモンによる光の損失を抑制するために、上述したように、発光領域１３における各トレンチ部における各層の表面に、サブミクロンオーダーレベル（すなわち、１μｍ未満、例えば、数十〜数百ｎｍレベル）の凹凸部３１ａ・４１ａ・４２ａ・４３ａを設けている。
【０２２０】
本実施形態によれば、このように、ＥＬ層４２における発光層から放射された光が入射する第１電極４１におけるＥＬ層４２との界面に、微細な凹凸構造を有する凹凸部４１ａを設けることで、第１電極４１の表面で発生した表面プラズモンによって一旦吸収されたエネルギーを、光エネルギーとして伝搬光に変換して再度取り出す。
【０２２１】
以下に、より具体的に説明する。
【０２２２】
一般的に、表面プラズモンは、伝搬に伴い、金属による吸収により減衰する。しかしながら、表面プラズモンの寿命は、サブピコ秒と比較的長い。
【０２２３】
このため、表面プラズモンが誘起される金属表面、言い換えれば、ＥＬ層４２における発光層から放射された光が入射する第１電極４１を構成する反射電極におけるＥＬ層４２側の表面（例えば、第１電極におけるＥＬ層４２との界面）に、表面プラズモンから光を取り出す構造（プラズモニック構造）として上述した凹凸部４１ａを形成することで、上記表面プラズモンによって一旦吸収されたエネルギーを、再び光として取り出すことができる。
【０２２４】
表面プラズモンによって一旦吸収されたエネルギーは、第１電極４１を構成する反射電極表面の凹凸構造（凹凸部３１ａ）によって伝搬光に変換され、トレンチ部側面（本実施形態では、第１のトレンチ部４０ＴＲ１および第２のトレンチ部４０ＴＲ２を構成する第１のトレンチ部４１ＴＲ１および第２のトレンチ部４１ＴＲ２の側面）の反射電極（反射性を有する陽極メタル層）で、上記凹凸部４１ａの法線方向に反射される。
【０２２５】
つまり、本実施形態では、表面プラズモンによって一旦吸収され、上記第１電極４１によって伝搬光に変換された光は、該第１電極４１によって絶縁性基板２１の上面側に反射される。
【０２２６】
このため、本実施形態では、表面プラズモンによる光の損失を抑制することができ、上記凹凸部４１ａを形成しない場合と比較して、光取り出し効率を大幅に向上させることができる。
【０２２７】
上記凹凸部４１ａは、表面プラズモンを回折（回折出力）する回折格子（凹凸回折格子）として用いられる。
【０２２８】
表面プラズモンに吸収されたエネルギーは、このように反射電極表面に、表面プラズモンを回折出力させる凹凸部（凹凸構造、凹凸回折格子）を導入して表面プラズモンを回折することによって、自由空間に、光として取り出すことができる。
【０２２９】
例えば、表面プラズモンの波数ベクトルをｋＳＰ、金属表面構造の持つ波数ベクトル（空間周波数ベクトル×２π）をＫとすると、回折光の面内波数ｋ||（すなわち、金属表面の凹凸構造による回折によって得られる光波の面内波数ベクトル）は、ｋ||＝ｋＳＰ＋ｍＫ（式中、ｍは回折次数を与える整数）で与えられる。
【０２３０】
回折光の面内波数ｋ||の絶対値｜ｋ||｜が、反射電極と接するＥＬ層４２を伝搬する光の波数ｋ（ｋ＝ｎω／ｃ、ｎ：金属と接するＥＬ層４２の屈折率、ω：光の角周波数、ｃ：真空中の光速）よりも小さければ、回折光はＥＬ層４２側に伝搬光として放射される。
【０２３１】
なお、上記凹凸部４１ａは、平面視で１次元方向にのみ設けられた１次元格子（１次元の回折格子）であってもよいが、平面視で２次元方向に設けられた２次元格子（２次元の回折格子）であることがより好ましい。
【０２３２】
非特許文献１にも記載されているように、単色素子の場合、励起子のエネルギーは、単一の周波数を持つ表面プラズモンに散逸する。
【０２３３】
このため、単色素子の場合、単一の周期を持つ凹凸格子が、光取り出しには適している。但し、１次元の格子では面内の全方向に伝搬する表面プラズモンのうち半分の表面プラズモンしか伝搬光として回折されない。このため、全ての表面プラズモンを伝搬光に変換するためには、反射電極表面に、２次元周期構造を有する２次元の凹凸格子を設けることが望ましい。
【０２３４】
なお、金属表面に２次元周期構造が形成されている場合、２次元周期構造が持つ２つの基本逆格子ベクトルをＫ１、Ｋ２とすると、回折光の面内波数ｋ||は、ｋ||＝ｋＳＰ＋ｍＫ１＋ｎＫ２（式中、ｍおよびｎは回折次数を与える整数）で与えられる。この場合、該回折光の面内波数ｋ||の絶対値｜ｋ||｜が、反射電極と接するＥＬ層４２を伝搬する光の波数ｋよりも小さければ、回折光はＥＬ層４２側に伝搬光として放射される。
【０２３５】
なお、図１の（ｂ）・（ｃ）および図３の（ｇ）〜図４の（ｈ）では、各凹凸部３１ａ・４１ａ・４２ａ・４３ａが一定のピッチＰ１（凸幅および凹幅）並びに凹凸高さで形成されている場合を例に挙げて図示している。しかしながら、本実施形態はこれに限定されるものではない。
【０２３６】
図５は、図１の（ｃ）に示す表示パネル２における第１電極４１の表面の凹凸構造の一例を示すＳＥＭ（走査型電子顕微鏡）像を示す図である。
【０２３７】
図５は、第１電極４１の表面に、ランダムな凸幅および凹幅を有する凹凸部４１ａが設けられている場合を示している。
【０２３８】
なお、この場合でも、ＥＬ層４２および第２電極４３を、各層の厚みが、それぞれが接する下層における凹凸部の凹凸高さ以上であり、かつ、それぞれ均一な厚み（なお、層同士の厚みは異なっていてもよい）で形成することにより、ＥＬ層４２および第２電極４３に、それぞれが接する下層における凹凸部の形状に追従した形状を有する凹凸部を形成することができる。
【０２３９】
すなわち、各凹凸部３１ａ・４１ａ・４２ａ・４３ａにおける各凹部および凸部は、上述したように、例えば、数十〜数百ｎｍレベルのある一定の固定幅を有していてもよく、数十〜数百ｎｍのランダムな幅を有していてもよい。
【０２４０】
各凹凸部３１ａ・４１ａ・４２ａ・４３ａにおける、凸幅、凹幅、ピッチ、凹凸高さは、例えば波長依存性や出射角度依存性が要求される場合、均一あるいは周期的に設定されることが好ましい。
【０２４１】
金属表面の自由電子の振動が光と結合して金属表面を伝播する振動波（伝播型表面プラズモン）は、金属の構造（例えば、凸幅、凹幅、ピッチ、凹凸高さ）を変えることにより、自由に金属表面を伝搬させることができる。
【０２４２】
また、金属表面に設けられた、光の波長よりも小さい回折格子は、光と相互作用して局在型の表面プラズモン共鳴を示し、プラズモンの発光遷移による呈色と、金属表面における局所的な電場増強と、を誘起する。
【０２４３】
したがって、反射電極におけるＥＬ層４２側の表面に、発光光（すなわち、ＥＬ素子４０および該ＥＬ素子４０を備えた発光素子であるサブ画素回路部１２の発光光）の波長（言い換えれば、ＥＬ層４２からの入射光の波長）よりも小さい周期構造を有する回折格子を設けることで、発光層で発生する光を表面プラズモン共鳴によって増強し、発光効率を向上させることができる。また、これにより、励起寿命を短縮化することができるので、耐久性を向上させることもできる。
【０２４４】
このため、例えば凹凸部４１ａ（具体的には、凹凸部４１ａの凸幅、凹幅、ピッチ、凹凸高さ）は、発光光の波長よりも小さい周期構造を有していることが好ましい。
【０２４５】
一例として、凹凸部４１ａの凸幅を約１００ｎｍとし、凹幅を約１００ｎｍとし、凹凸高さを約４０〜６０ｎｍとすることで、Ｇ色の発光増強効果を得ることができる。
【０２４６】
また、凹凸部４１ａの凸幅を約４００ｎｍとし、凹幅を約１０〜４００ｎｍとし、凹凸高さを約４０〜６０ｎｍとすることで、Ｒ色の発光増強効果を得ることができる。
【０２４７】
一方、各凹凸部３１ａ・４１ａ・４２ａ・４３ａにおける、凸幅、凹幅、ピッチ、凹凸高さは、ブロードな波長や全出射角度で均等に光取出し効率を向上させる場合、ランダムに設定されることが好ましい。
【０２４８】
各凹凸部３１ａ・４１ａ・４２ａ・４３ａをランダムに形成することで、例えば、ＲＧＢ全体的に光吸収を抑えることができる。
【０２４９】
また、図１の（ｃ）では、各凹凸部３１ａ・４１ａ・４２ａ・４３ａが、断面視で正弦波状に形成されている場合を例に挙げて図示したが、本実施形態は、これに限定されるものではない。各凹凸部３１ａ・４１ａ・４２ａ・４３ａは、正弦波状のような波状（曲線形状）の格子であってもよく、正方格子や三角（六方）格子あるいは矩形波状の格子であってもよい。
【０２５０】
また、本実施形態では、各凹凸部４１ａ・４２ａ・４３ａが、それぞれ直下の凹凸部の形状に追従した形状を有し、各凹凸部３１ａ・４１ａ・４２ａ・４３ａが、それぞれ同一形状（同一の凹幅、凸幅、ピッチ、凹凸高さ）を有している場合を例に挙げて説明した。
【０２５１】
しかしながら、本実施形態は、これに限定されるものではなく、各凹凸部３１ａ・４１ａ・４２ａ・４３ａは、互いに異なる凹幅、凸幅、ピッチ、凹凸高さを有していても構わない。
【０２５２】
例えば、各凹凸部３１ａ・４１ａ・４２ａ・４３ａの凹幅、凸幅、ピッチ、凹凸高さは、上層ほど小さくなるように形成されていても構わない。また、ＥＬ層４２が複数の層を含む場合、ＥＬ層４２を構成する各層の凹幅、凸幅、ピッチ、凹凸高さも、上層ほど小さくなるように形成されていても構わない。
【０２５３】
凹凸部３１ａ上に、第１電極４１、ＥＬ層４２、第２電極４３をそれぞれ均一の膜厚で形成することにより、それぞれ、直下の凹凸部に対し相似形あるいは同形状の凹凸部を形成することができる。
【０２５４】
＜表示パネル２の発光・光取り出し改善動作＞
次に、本実施形態にかかる表示パネル２におけるサブ画素回路部１２の発光動作および光取り出し改善動作について説明する。
【０２５５】
上記表示パネル２の発光動作は、以下の通りである。
【０２５６】
まず、図２の（ａ）に示す任意の走査線ＧＬが選択されると、ソースドライバ４から階調電圧がＴＦＴ回路部２２に供給される。これにより、駆動用ＴＦＴ−第１電極コンタクト部２４から、階調電圧に対応した駆動電流（発光電流）が、第１電極４１を通してＥＬ素子４０に供給され、第２電極４３に流れる。この結果、ＥＬ素子４０のＥＬ層４２における発光層内で発光現象が起こる。
【０２５７】
以下により具体的に説明する。
【０２５８】
例えば、駆動用ＴＦＴ２３ａのゲート端子は、ＴＦＴ２３のうち、制御用トランジスタとしてのＴＦＴ２３のドレイン端子に接続されている。また、駆動用ＴＦＴ２３ａのドレイン端子はハイレベル電源線ＥＬＶＤＤと接続されている。駆動用ＴＦＴ２３ａのソース端子は、ＥＬ素子４０の陽極（アノード端子）である第１電極４１に接続されている。
【０２５９】
また、制御用トランジスタとしてのＴＦＴ２３のソース端子は、データ線ＳＬに接続され、制御用トランジスタとしてのＴＦＴ２３のゲート端子は、走査線ＧＬに接続されている。
【０２６０】
また、制御用トランジスタとしてのＴＦＴ２３のドレイン端子と駆動用ＴＦＴ２３ａのゲート端子との間には、例えば、電圧保持用のコンデンサが設置される。
【０２６１】
これにより、データ書込み時に、走査線ＧＬがＨ（ハイ）、つまり、アクティブになると制御用トランジスタとしてのＴＦＴ２３がオンになり、データ線ＳＬからのデータ電圧信号が上記電圧保持用のコンデンサに書き込まれ、走査線ＧＬがＬ（ロー）となると、制御用トランジスタとしてのＴＦＴ２３がオフとなる。これにより、コンデンサとデータ線ＳＬとが遮断され、コンデンサは、データ書込み時に書き込まれたデータ電圧（階調電圧）信号を保持する。
【０２６２】
駆動用ＴＦＴ２３ａの電流は、コンデンサの両端の電圧の大きさにより決定される。
【０２６３】
これにより、階調電圧に対応する電流（発光電流）が、ハイレベル電源線ＥＬＶＤＤに接続される駆動用ＴＦＴ２３ａのドレイン端子から、駆動用ＴＦＴ２３ａのソース端子へ流れ、該駆動用ＴＦＴ２３ａのソース端子から、ＥＬ素子４０の第１電極４１を介してＥＬ層４２に供給され、ローレベル電源線ＥＬＶＳＳに接続された陰極（カソード端子）である第２電極４３に流れる。ＥＬ素子４０は、第２電極４３に流れる電流に応じた所望の輝度で発光する。
【０２６４】
なお、このとき、ＥＬ素子４０の発光層で生じた光のうち一部の光は、第１電極４１または第２電極４３とＥＬ層４２との界面等での反射により、ＥＬ素子４０内を伝搬（導波）する。
【０２６５】
本実施形態では、このようにＥＬ素子４０内で界面反射・導波することで光伝波距離限界により減衰した減衰光を、反射性を有する第１電極４１のトレンチエッジで、表示パネル２の正面側（表示面側）となる、第２電極４３側に反射させる。これにより、第１電極４１のトレンチエッジで反射させた光を、第２電極４３のトレンチエッジから、外部に取り出すことができる。
【０２６６】
図１の（ｂ）は、上記減衰光を、第１電極４１のトレンチエッジである第１のトレンチ部４１ＴＲ１の各側壁４１ＴＲ１ａ・４１ＴＲ１ｂおよび第２のトレンチ部４１ＴＲ２の各側壁４１ＴＲ２ａ・４１ＴＲ２ｂで反射させて、第２電極４３のトレンチエッジである第１のトレンチ部４３ＴＲ１の各側壁４３ＴＲ１ａ・４３ＴＲ１ｂおよび第２のトレンチ部４３ＴＲ２の各側壁４３ＴＲ１ａ・４３ＴＲ１ｂから外部に取り出す様子を示している。
【０２６７】
なお、図１の（ｂ）では、サブ画素回路部１２の長手方向（Ｙ方向）における各トレンチ部４１ＴＲ１・４１ＴＲ２の各側壁（トレンチエッジ）による上記減衰光の反射を示しているが、サブ画素回路部１２の短手方向（Ｘ方向）における各トレンチ部４１ＴＲ１・４１ＴＲ２の各側壁（トレンチエッジ）でも、同様に、上記減衰光が反射される。
【０２６８】
すなわち、本実施形態では、第１電極４１の各トレンチ部４１ＴＲ１・４１ＴＲ２には、Ｙ方向に計４箇所およびＸ方向に計４箇所の反射壁が存在し、各反射壁によって上記減衰光を反射して外部に取り出すことができる。
【０２６９】
また、本実施形態では、図１の（ｃ）に示すように、ＥＬ層４２における発光層と第１電極４１における反射電極（陽極メタル層）との界面で発生する表面プラズモンによるプラズモン効果（陽極メタル表面の自由電子振動）により、該反射電極に入射した光のうち、表面プラズモンの共振周波数と同じ波長の光（光エネルギー）は、該反射電極の表面に吸収される。
【０２７０】
しかしながら、表面プラズモンの寿命は比較的長く、第１電極４１の表面に凹凸部４１ａが設けられていることで、プラズモンの発光遷移により、吸収された光エネルギーが、再度、凹凸部４１ａの法線方向に、光として取り出される。
【０２７１】
このとき、ＥＬ層４２から放射された光が、反射電極表面にプラズモンを誘起し、エネルギーを吸収した後に再放射され、新たな発光が加わることで、発光が増強される。
【０２７２】
＜効果＞
（陽極とＥＬ層４２との界面のプラズモンによる光エネルギー吸収低減効果）
上述したように、陽極メタル層とＥＬ層４２との界面で、陽極メタル原子の自由電子の振動（プラズモン）によって、発光層から放出された光エネルギーが表面プラズモンと同じ共振周波数を持つと、発光層から放出された光エネルギーは、プラズモンによって吸収され、熱エネルギーに変換されるため、光取り出し効率が大幅に低下する。
【０２７３】
非特許文献１によれば、発光層から放出された光エネルギーの実に約半分が、プラズモンによって吸収される。
【０２７４】
プラズモン吸収は、反射電極となる、金属からなる陽極および陰極の表面が平坦である場合に顕著に発生する。
【０２７５】
このため、本実施形態では、陽極メタル層の表面を凹凸化させることで、該陽極メタル層表面の凹凸構造によって、表面プラズモンにより一旦吸収されたエネルギーを、光エネルギーとして再度取り出す。
【０２７６】
このように、本実施形態によれば、少なくとも、陽極メタル層の平坦部による光エネルギーのプラズモン散逸を抑制し、発光層と陽極メタル層との界面による光エネルギーのプラズモン吸収から、再度、光（伝搬光）を取り出すことができる。これにより、発光層内の導波光の減衰を抑え、光取り出し効率を大幅に向上させることができる。
【０２７７】
さらに、特許文献１では、プラズモン吸収で、有機ＥＬ表示装置５００の有機ＥＬ層５２８における発光層内の導波光が減衰し、減衰した導波光しか、有機ＥＬ表示装置５００の上面（パネル上面）側に反射できない。
【０２７８】
特許文献１の有機ＥＬ表示装置５００は、発光層を有する有機ＥＬ層５２８の下に配置された第１電極５２５の表面が平坦であることから、発光層で生成された励起子からのエネルギーの約５０％が表面プラズモンに散逸され、熱として消失することになる。
【０２７９】
これに対し、本実施形態によれば、発光層と陽極メタル層との界面における光エネルギーのプラズモン吸収から、再度、光を取り出し、かつトレンチ側面の反射性のある陽極メタル層で基板上面へ反射させる。このため、本実施形態によれば、一旦プラズモン吸収された光を、基板上面側に取り出すことができる。
【０２８０】
このため、本実施形態によれば、従来、熱として消失されていた、発光層で生成された励起子からのエネルギーの約５０％ものエネルギーを、再度、光として、基板上面側に取り出すことができる。このため、発光層内の導波光の光取り出し分を、特許文献１よりも増加させることができる。
【０２８１】
（反射性トレンチ内に絶縁層を有さないことによる光取り出し効率の向上のメリット）
また、前述したように、特許文献１は、トレンチ５３０内に、絶縁膜が設けられた構成を有している。このため、有機ＥＬ層５２８で生じた光の一部が、上記反射構造５２６を形成する第１電極５２５と上記絶縁層（隔壁５２７）との界面等で反射し、外部に取り出されずに上記絶縁層内を伝搬する等、余分な反射が生じる。
【０２８２】
これに対し、本実施形態にかかるサブ画素回路部１２は、発光領域１３内に、第１電極４１、ＥＬ層４２、および第２電極４３が、この順に互いに接して積層されてなる階段状トレンチ４０ＴＲを有している。そして、階段状トレンチ４０ＴＲは、特許文献１のサブ画素５１０Ｒにおけるトレンチ５３０のように反射構造上に隔壁（絶縁層）を含まない。
【０２８３】
このため、本実施形態にかかるサブ画素は、１つの発光領域１３のみを有し、特許文献１のようにサブ画素内に、非発光領域によって互いに離間して設けられた複数の発光領域が設けられた構成（例えばサブ画素５１０Ｒ内に複数の発光領域５１０Ｒａが設けられた構成）を有さない。つまり、本実施形態にかかるサブ画素回路部１２は、１つの発光領域１３のみを有し、特許文献１のように非発光領域によって発光領域が複数に分断された構成を有さない。
【０２８４】
このため、本実施形態にかかるサブ画素回路部１２は、発光領域１３から、絶縁層を介さずに反射電極により反射するので、特許文献１のような余分な反射を生じない。したがって、ＥＬ層４２（発光層）で生じた光を効率良く外部に取り出すことができる。
【０２８５】
（トレンチを階段状に形成することによる光取り出し効率の向上のメリット）
また、特許文献１は、１つのサブ画素（例えばサブ画素５１０Ｒ）内に、トレンチ５３０によって規定される複数の発光領域（例えば発光領域５１０Ｒａ）が、Ｙ方向に沿って一直線に設けられた構成を有している。
【０２８６】
このため、特許文献１は、Ｙ方向には複数のトレンチ５３０を有し、Ｙ方向に並ぶトレンチ５３０の数の２倍の数の反射構造５２６を有しているが、Ｘ方向には、反射構造５２６（より具体的には、Ｙ方向に沿って断続的に設けられた反射構造５２６の列）が２つ設けられているだけである。
【０２８７】
これに対し、本実施形態では、サブ画素回路部１２がトレンチ内トレンチ構造（階段状トレンチ４０ＴＲ）を有していることで、Ｘ方向およびＹ方向ともに、トレンチ数の２倍の数の反射壁（しかも、Ｙ方向に沿ってそれぞれ連続した反射壁）を有している。このため、本実施形態によれば、Ｘ方向について見れば、例えば、特許文献１の約２倍の光取り出し効率が得られるといった利点を有している。
【０２８８】
（発光層の長寿命化のメリット）
また、前述したように、特許文献１では、図１６の（ｂ）に示すように、反射構造５２６上の有機ＥＬ層５２８は、第１電極５２５上に隔壁５２７が配置されているため、発光しない（電流が流れない）。
【０２８９】
したがって、特許文献１では、トレンチ５３０の側面の有機ＥＬ層５２８の発光層は発光しない。このため、特許文献１の１サブ画素内には、例えばサブ画素５１０Ｒを例に挙げると、非発光領域によって互いに分離された複数の発光領域５１０Ｒａ・５１０Ｇａ・５１０Ｂａが設けられている。
【０２９０】
一方、本実施形態では、図１の（ｂ）に示すように、第２電極４３における各トレンチ部４３ＴＲ１・４３ＴＲ２の側面（つまり、側壁４３ＴＲ１ａ・４３ＴＲ１ｂ・４３ＴＲ２ａ・４３ＴＲ２ｂ）も発光領域として使用している。
【０２９１】
つまり、特許文献１の有機ＥＬ表示装置５００は、本実施形態における発光領域１３内に、複数の発光領域５１０Ｒａ・５１０Ｇａ・５１０Ｂａを有し、各発光領域５１０Ｒａ・５１０Ｇａ・５１０Ｂａ間に非発光領域が設けられているに等しい構造を有している。
【０２９２】
したがって、本実施形態によれば、特許文献１よりも発光領域（発光面積）を大きくすることができ、発光に必要な電流密度を下げることができる。
【０２９３】
一般的に、発光素子の寿命は、電流密度比の１〜２乗に反比例して劣化すると言われている。このため、本実施形態によれば、サブ画素回路部１２の長寿命化、さらには、該サブ画素回路部１２を備えた表示パネル２および表示装置１の長寿命化が可能である。
【０２９４】
（表示パネルの高精度化に対するメリット）
また、特許文献１は、平面視での各隔壁５２７間の開口部の大きさ、言い換えれば、平面視での各サブ画素５１０Ｒ・５１０Ｇ・５１０Ｂ内のトレンチ５３０の面積によって、各サブ画素５１０Ｒ・５１０Ｇ・５１０Ｂ内の発光領域の面積が規定される。
【０２９５】
このため、有機ＥＬ表示装置における表示パネルが高精細になるほど１サブ画素の有効面積が狭くなり、複数のトレンチを１サブ画素に形成することは困難となり、上記効果を十分に得ることができなくなる。
【０２９６】
例えば、スケールファクタが約４４０ｐｐｉ（pixel per inch）の５．０インチＦＨＤ（Full High Definition）型の表示パネルのサブ画素サイズは、図１６の（ａ）に示す縦／横比（Ｙ／Ｘ比）が５８×１９μｍ程度であり、トレンチ形状を配置する有効領域は、プロセスルール依存により、このサイズより狭くなる。このため、このような表示パネルでは、サブ画素内に、特許文献１のような複数のトレンチ５３０を形成することは困難となる。特許文献１に記載の図から概算すると、この場合、１トレンチのサイズは１０μｍ四方となる。このため、特許文献１のように縦（Ｙ）方向にトレンチ５３０を複数配置することは困難であり、極めて高いパターニング精度が必要になる。
【０２９７】
しかしながら、本実施形態では、上述したように、特許文献１のように複数のトレンチを、水平方向に、非発光領域で分断されたアイランド状に形成するのではなく、層間絶縁層３１を階段状に掘り下げることによって、発光領域１３内にトレンチ内トレンチ構造（階段状トレンチ構造）を形成している。
【０２９８】
つまり、本実施形態では、先に形成したトレンチ、つまり、サブ画素回路部１２の表面からより浅い位置（言い換えれば、半導体基板２０の表面からより遠い位置）に位置するトレンチ（上段側トレンチ、前段側トレンチ）内に、半導体基板２０側に向かって掘り下げるように、平面視で上記上段側トレンチよりも小さなトレンチ（下段側トレンチ、後段側トレンチ）を形成すればよい。
【０２９９】
このため、極端に言えば、本実施形態では、上段側トレンチ内の任意の位置に下段側トレンチが配置されればよい。例えば、図１の（ｂ）に示す構成で言えば、第１のトレンチ部４０ＴＲ１内の任意の場所に第２のトレンチ部４０ＴＲ２が配置されればよい。
【０３００】
このため、本実施形態では、特許文献１のように高精度なアライメント技術（特にＹ方向の高精度なアライメント技術）を必要としない。
【０３０１】
本実施形態において、トレンチ間スペースｄ１１・ｄ１２は、上記減衰光（有機層内導波光）を反射する土手となる側壁（トレンチエッジ）が形成できる範囲のマスクアライメントで十分である。このため、高精度なグレードのマスクを必要とせず、製造コストを下げることができる。
【０３０２】
（パネル超高精度化に対する光取り出し効率のメリット）
また、一般的に、表示パネルを高精細化すると、高精細化に伴って１画素サイズが小さくなる。例えば、表示パネルを６００ｐｐｉレベルまで超高精細化すると、１サブ画素サイズは、４２μｍ×１４μｍとなる。
【０３０３】
このように表示パネルを超高精細化した場合、特許文献１のように同じ大きさのトレンチ５３０を所定のトレンチピッチＰで並べて形成しようとすると、トレンチ間スペースＳの確保が困難となる。
【０３０４】
この結果、複数のトレンチ５３０が繋がって１つのトレンチが形成されることで、所望の数のトレンチ５３０を形成することができない状態となる。
【０３０５】
これに対し、上述したように高精度なフォトリソグラフィのアライメント精度が不要な本技術では、超高精細画素によるサブ画素エリアの発光領域１３内に、トレンチ内トレンチ（例えば、第１のトレンチ部４０ＴＲ１内に第２のトレンチ部４０ＴＲ２が形成された階段状トレンチ４０ＴＲ）を形成することが可能である。
【０３０６】
このため、本実施形態では、表示パネル２を上述したように高精細化した場合であっても、Ｙ方向並びにＸ方向に複数の反射壁を設けることができる。
【０３０７】
次に、本実施形態の変形例について説明する。
【０３０８】
＜変形例１＞
（表示パネル２の概略構成）
図６の（ａ）は、本変形例にかかるサブ画素回路部１２の概略構成を示す平面図（透視図）と該平面図に示すサブ画素回路部のＢ−Ｂ線矢視断面図とを、上下方向に並べて示す図である。なお、図６の（ａ）中、上図が平面図を示し、下図が断面図を示す。また、図６の（ａ）でも、平面図（透視図）では、図示の便宜上、トレンチとして、層間絶縁層３１における第１のトレンチ部３４ＴＲ１および第２のトレンチ部３４ＴＲ２のみを図示している。
【０３０９】
前述したように、本実施形態では、主に、図１の（ｂ）に示すように、発光領域１３内に、反射性を有する複数のトレンチが上下方向（つまり、基板面に対し、垂直方向）に設けられている場合を例に挙げて説明した。
【０３１０】
しかしながら、本実施形態はこれに限定されるものではない。ＥＬ素子４０は、発光領域１３内に、第１電極４１、ＥＬ層４２、および第２電極４２が、この順に互いに接して積層されてなる、掘り込み形状を有する少なくとも１つのトレンチを有していればよい。
【０３１１】
そこで、本変形例では、発光領域１３内に、第１のトレンチ部４０ＴＲ１と第２のトレンチ部４０ＴＲ２とを、水平方向に並べて配置した場合を例に挙げて説明する。
【０３１２】
なお、図６の（ａ）では、本変形例の一例として、層間絶縁層３１に、同じ大きさの第１のトレンチ部３４ＴＲ１と第２のトレンチ部３４ＴＲ２とを、トレンチピッチ＝ｄ３１、トレンチ間スペース＝ｄ３２となるように水平方向に並べて形成した例を示している。
【０３１３】
本変形例にかかる表示パネル２は、このように、各サブ画素回路部１２における発光領域１３内に、上記第１のトレンチ部３４ＴＲ１および第２のトレンチ部３４ＴＲ２によって形成される第１のトレンチ部４０ＴＲ１と第２のトレンチ部４０ＴＲ２とが水平方向に並べて設けられていることを除けば、図１の（ａ）〜（ｃ）および図２に示す表示パネル２と同じ構成を有している。したがって、図６の（ａ）に示す断面Ｓ（断面ＳＦ１・ＳＦ２）の構成は、何れも、図１の（ｃ）に示す断面Ｓの構成と同じである。
【０３１４】
（表示パネル２の製造方法）
また、本変形例にかかる表示パネル２は、第１のトレンチ部４０ＴＲ１および第２のトレンチ部４０ＴＲ２を水平方向に形成することを除けば、図３の（ａ）〜（ｉ）および図４の（ａ）〜（ｈ）と同様の方法により製造することができる。
【０３１５】
すなわち、本変形例では、図３の（ｄ）・（ｅ）に示す工程において、フォトマスク６４に代えて、水平方向に、同じ大きさの開口部が並べて設けられたフォトマスクを用いて感光性レジスト６３を露光・現像する。そして、現像した感光性レジスト６３をマスクとして層間絶縁層３１をエッチングすることで、層間絶縁層３１に、第１のトレンチ部３４ＴＲ１および第２のトレンチ部３４ＴＲ２を水平方向に形成する。
【０３１６】
その後、図３の（ｆ）に示す工程において、フォトマスク６６に代えて、第１のトレンチ部３４ＴＲ１および第２のトレンチ部３４ＴＲ２に凹凸部３１ａを形成するための、凹凸形成用のフォトマスクを用いて、感光性レジスト６５を露光・現像する。
【０３１７】
次いで、図３の（ｇ）に示す工程と同様にして、現像した感光性レジスト６５をマスクとして、第１のトレンチ部３４ＴＲ１内および第２のトレンチ部３４ＴＲ２内の層間絶縁層３１の表面をそれぞれエッチング（ドライエッチングまたはウエットエッチング）する。
【０３１８】
その後、図３の（ｈ）に示す工程と同様にして、感光性レジスト６５を除去することで、図６の（ａ）に示すように、第１のトレンチ部３４ＴＲ１および第２のトレンチ部３４ＴＲ２の底壁部（平面部）の層間絶縁層３１の表面に、凹凸部３１ａ（例えば、ピッチＰ１（凸幅および凹幅）並びに凹凸高さＨ１が数十〜数百ｎｍレベルの凹凸部３１ａ）を形成する。
【０３１９】
その後、図４の（ｆ）〜（ｈ）に示す工程と同様にして、上記層間絶縁層３１上に、第１電極４１、エッジカバー５１、ＥＬ層４２、第２電極４３を形成した後、得られたＥＬ素子４０を封止部材で覆うことで、上記ＥＬ素子４０を封止する。これにより、本変形例にかかる表示パネル２を製造することができる。
【０３２０】
（陽極とＥＬ層４２との界面のプラズモンによる光エネルギー吸収低減効果）
上述したように、本変形例でも、発光領域１３における第１電極４１の表面、すなわち、陽極（陽極メタル層）におけるＥＬ層４２との界面には、図６の（ａ）に示すように、表面プラズモンを回折させる回折格子として、サブミクロンオーダーレベルのピッチＰ１（凸幅および凹幅）並びに凹凸高さＨ２を有する凹凸部４１ａが設けられている。このため、本変形例でも、図１の（ａ）〜（ｃ）に示す表示パネル２と同様の効果を得ることができる。
【０３２１】
（反射性トレンチ内に絶縁層を有さないことによる光取り出し効率の向上のメリット）
また、上述したように、本変形例でも、第１のトレンチ部４０ＴＲ１および第２のトレンチ部４０ＴＲ２は、第１電極４１、ＥＬ層４２、および第２電極４３が、この順に互いに接して積層されてなり、特許文献１のサブ画素５１０Ｒにおけるトレンチ５３０のように反射構造上に隔壁（絶縁層）を含まない。
【０３２２】
このため、本変形例でも、サブ画素回路部１２は、１つの発光領域１３のみを有し、特許文献１のように非発光領域によって発光領域が複数に分断された構成を有さない。このため、本変形例でも、図１の（ａ）〜（ｃ）に示す表示パネル２と同様の効果を得ることができる。
【０３２３】
なお、本変形例でも、図１の（ｂ）に示すサブ画素回路部１２同様、発光領域１３内にトレンチ部を２つ設けた場合を例に挙げて示しているが、発光領域１３内のトレンチの数は特に限定されるものではなく、特許文献１と同様の数のトレンチを設けることが可能である。
【０３２４】
（発光層の長寿命化のメリット）
また、上述したように、本変形例でも、サブ画素回路部１２は、特許文献１のように非発光領域によって発光領域が複数に分断された構成を有さない。
【０３２５】
しかも、本変形例でも、図６の（ａ）に示すように、図１の（ｂ）に示すサブ画素回路部１２同様、第２電極４３における各トレンチ部４３ＴＲ１・４３ＴＲ２の側面（つまり、側壁４３ＴＲ１ａ・４３ＴＲ１ｂ・４３ＴＲ２ａ・４３ＴＲ２ｂ）を発光領域として使用している。このため、本変形例でも、図１の（ａ）〜（ｃ）に示す表示パネル２と同様の効果を得ることができる。
【０３２６】
＜変形例２＞
（表示パネル２の概略構成）
図６の（ｂ）は、本変形例２にかかるサブ画素回路部１２の概略構成を示す平面図（透視図）と該平面図に示すサブ画素回路部のＣ−Ｃ線矢視断面図とを、上下方向に並べて示す図である。なお、図６の（ｂ）でも、上図が平面図を示し、下図が断面図を示す。また、図６の（ｂ）でも、平面図（透視図）では、図示の便宜上、トレンチとして、層間絶縁層３１におけるトレンチ部３４ＴＲのみを図示している。
【０３２７】
本変形例では、発光領域１３内に、反射性を有するトレンチ（つまり、ＥＬ素子４０におけるトレンチ）として、第１電極４１、ＥＬ層４２、および第２電極４２が、この順に互いに接して積層されてなる、掘り込み形状を有するトレンチが１つのみ設けられている。具体的には、本変形例では、発光領域１３内に、反射性を有するトレンチとして、層間絶縁層３１におけるトレンチ部３４ＴＲに沿って第１電極４１とＥＬ層４２と第２電極４３とにそれぞれ形成されたトレンチ部４１ＴＲ・４２ＴＲ・４３ＴＲからなる第１のトレンチ部４０ＴＲ１のみが設けられている。
【０３２８】
本変形例にかかる表示パネル２は、図６の（ｂ）に示すように、平面視で、各サブ画素回路部１２における発光領域１３内に、反射性を有するトレンチが１つのみ設けられていることを除けば、図１の（ａ）・（ｂ）および図２に示す表示パネル２と同じ構成を有している。したがって、図６の（ｂ）に示す断面Ｓ（断面ＳＦ１）の構成も、図１の（ｃ）に示す断面Ｓの構成と同じである。
【０３２９】
（表示パネル２の製造方法）
本変形例にかかる表示パネル２は、発光領域１３内に、第１のトレンチ部４０ＴＲ１のみを形成することを除けば、図３の（ａ）〜（ｉ）および図４の（ａ）〜（ｈ）と同様の方法により製造することができる。
【０３３０】
すなわち、本変形例では、例えば、図３の（ｈ）に示す工程の次の工程として、図４の（ｆ）と同様の工程を行い、その後、図４の（ｇ）・（ｈ）に示す工程と同様の工程を行うことで、発光領域１３内に、トレンチ部４１ＴＲ・４２ＴＲ・４３ＴＲからなる第１のトレンチ部４０ＴＲ１のみが設けられ、該トレンチ部４０ＴＲ１における各層の表面に凹凸部（すなわち凹凸部４１ａ・４２ａ・４３ａ）が設けられた表示パネル２を製造することができる。
【０３３１】
（陽極とＥＬ層４２との界面のプラズモンによる光エネルギー吸収低減効果）
また、本変形例でも、発光領域１３における第１電極４１の表面、すなわち、陽極メタル層におけるＥＬ層４２との界面には、図６の（ｂ）に示すように、表面プラズモンを回折させる回折格子として、サブミクロンオーダーレベル（例えば、数十〜数百ｎｍレベル）のピッチＰ１（凸幅および凹幅）並びに凹凸高さＨ２を有する凹凸部４１ａが設けられている。このため、本変形例でも、図１の（ａ）〜（ｃ）に示す表示パネル２と同様の効果を得ることができる。
【０３３２】
（反射性トレンチ内に絶縁層を有さないことによる光取り出し効率の向上のメリット）
また、本変形例でも、第１のトレンチ部４０ＴＲ１は、第１電極４１、ＥＬ層４２、および第２電極４３が、この順に互いに接して積層されてなり、特許文献１のサブ画素５１０Ｒにおけるトレンチ５３０のように反射構造上に隔壁（絶縁層）を含まない。
【０３３３】
このため、本変形例でも、サブ画素回路部１２は、１つの発光領域１３のみを有し、特許文献１のように非発光領域によって発光領域が複数に分断された構成を有さない。このため、本変形例でも、図１の（ａ）〜（ｃ）に示す表示パネル２と同様の効果を得ることができる。
【０３３４】
（発光層の長寿命化のメリット）
また、上述したように、本変形例でも、サブ画素回路部１２は、特許文献１のように非発光領域によって発光領域が複数に分断された構成を有さない。
【０３３５】
しかも、本変形例でも、図６の（ｂ）に示すように、第２電極４３におけるトレンチ部４３ＴＲの側面（図６の（ｂ）に示す側壁４３ＴＲａ・４３ＴＲｂ）を発光領域として使用している。このため、本変形例でも、図１の（ａ）〜（ｃ）に示す表示パネル２と同様の効果を得ることができる。
【０３３６】
（変形例１・２に対する階段状トレンチ４０ＴＲのメリット）
ここで、図６の（ａ）・（ｂ）に示す変形例１・２に対する、図６の（ａ）・（ｂ）に示す階段状トレンチ４０ＴＲのメリットについて説明する。
【０３３７】
前述したように、一般的に、表示パネルを高精細化すると、高精細化に伴って１画素サイズが小さくなる。このため、表示パネル２を高精細化した場合、層間絶縁層３１における、発光領域１３に対応する領域内に、図６の（ａ）に示すように第１のトレンチ部３４ＴＲ１および第２のトレンチ部３４ＴＲ２を平面視で並べて形成すると、第１のトレンチ部３４ＴＲ１と第２のトレンチ部３４ＴＲ２との間のトレンチ間スペースｄ３２の確保が困難となるおそれがある。この場合、第１のトレンチ部３４ＴＲ１と第２のトレンチ部３４ＴＲ２とを互いに分離して形成することが困難となるおそれがある。
【０３３８】
しかしながら、図１の（ａ）・（ｂ）に示すようにメイントレンチとしての第１のトレンチ部３４ＴＲ１内に、サブトレンチとして、第１のトレンチ部３４ＴＲ１よりも縦横サイズが小さい第２のトレンチ部３４ＴＲ２を形成する場合、第１のトレンチ部３４ＴＲ１内に、メイントレンチ−サブトレンチ間スペースとして、トレンチ間スペースｄ１１・ｄ１２を確保すればよい。
【０３３９】
以下に、より具体的に説明する。なお、以下では、サブ画素回路部におけるトレンチ配列方向に相当する、サブ画素回路部１２の長手方向（Ｙ方向）の幅を例に挙げて説明する。
【０３４０】
図６の（ａ）・（ｂ）に示す構成では、トレンチ形成領域となる発光領域１３のＹ方向の幅をｄ１とし、図６の（ａ）に示すように、各トレンチ部３４ＴＲ１・３４ＴＲ２のＹ方向の幅をそれぞれｄ２１とし、トレンチピッチをｄ３１、トレンチ間スペースをｄ３２とすると、ｄ１≧ｄ２１×２＋ｄ３２＝ｄ３１＋ｄ１２であり、例えばｄ１からｄ２１×２を引いた値が、トレンチ間スペースｄ３１となる。したがって、表示パネル２を高精細化した場合、ｄ１に対するｄ２１の大きさによっては、トレンチ間スペースｄ３１の確保が困難になり、発光領域１３内に２つのトレンチ部３４ＴＲ１・３４ＴＲ２を形成することが困難になる。
【０３４１】
これに対し、反射性トレンチとして階段状トレンチ４０ＴＲを形成した場合、図１の（ｂ）に示すように、トレンチ形成領域となる発光領域１３のＹ方向の幅をｄ１とし、図１の（ａ）に示すように、本実施形態にかかるメイントレンチとしての第１のトレンチ部４３ＴＲ１のＹ方向の幅をｄ２とし、本実施形態にかかるサブトレンチとしての第２のトレンチ部３４ＴＲ２のＹ方向の幅をｄ３とし、Ｙ方向における、第１のトレンチ部３４ＴＲ１の一方の端部から該端部側に位置する第２のトレンチ部３４ＴＲ２の端部までの距離をｄ１１（第１のトレンチ間スペース）とし、Ｙ方向における、第１のトレンチ部３４ＴＲ１の他方の端部から該端部側に位置する第２のトレンチ部３４ＴＲ２の端部までの距離をｄ１２（第２のトレンチ間スペース）とすると、ｄ１≧ｄ２＝ｄ３＋ｄ１１＋ｄ１２となる。
【０３４２】
したがって、図１の（ａ）・（ｂ）に示す構成では、例えばｄ１（厳密にはｄ２）からｄ３を引いた値が、トレンチ間スペースｄ１１・ｄ１２となる。このため、図１の（ａ）・（ｂ）に示す構成では、トレンチ間スペースｄ１１・ｄ１２を確保するためには、第１のトレンチ部３４ＴＲ１内に、第１のトレンチ部３４ＴＲ１よりも縦横サイズが小さい第２のトレンチ部３４ＴＲ２を形成すればよく、発光領域１３内に２つのトレンチ部３４ＴＲ１・３４ＴＲ２を容易に形成することができる。
【０３４３】
また、前述したように、極端に言えば、図１の（ａ）・（ｂ）に示す構成では、第１のトレンチ部３４ＴＲ１内の任意の場所に第２のトレンチ部３４ＴＲ２が配置されればよく、高精度なアライメント技術（特に、従来のようなＹ方向の高精度なアライメント技術）を必要としない。図１の（ａ）・（ｂ）において、トレンチ間スペースｄ１１・ｄ１２は、上記減衰光（有機層内導波光）を反射する土手となる側壁（トレンチエッジ）が形成できる範囲のマスクアライメントで十分である。このため、高精度なグレードのマスクを必要とせず、製造コストを下げることができる。
【０３４４】
また、表示パネル２を高精細化した場合、前述したように、表示パネル２を６００ｐｐｉレベルまで超高精細化すると、１サブ画素サイズは、４２μｍ×１４μｍとなる。
【０３４５】
このように表示パネル２を超高精細化した場合、図６の（ａ）に示す第１のトレンチ部３４ＴＲ１と第２のトレンチ部３４ＴＲ２とを互いに分離して形成することが困難となる。その結果、図６の（ａ）に示す第１のトレンチ部３４ＴＲ１と第２のトレンチ部３４ＴＲ２とが繋がって、図６の（ｂ）に示すように、１つのトレンチ部３４ＴＲが形成されることで、発光領域１３内に、トレンチ部を１つしか形成することができない状態となる。
【０３４６】
この結果、トレンチ部３４ＴＲ上には、第１電極４１における図６の（ａ）に示す第１のトレンチ部４１ＴＲ１と第２のトレンチ部４１ＴＲ２とが繋がったトレンチ部４１ＴＲのみが形成され、該トレンチ部４１ＴＲ上には、ＥＬ層４２における図６の（ａ）に示す第１のトレンチ部４２ＴＲ１と第２のトレンチ部４２ＴＲ２とが繋がったトレンチ部４２ＴＲのみが形成され、該トレンチ部４２ＴＲ上には、第２電極における図６の（ａ）に示す第１のトレンチ部４３ＴＲ１と第２のトレンチ部４３ＴＲ２とが繋がったトレンチ部４３ＴＲのみが形成される。なお、勿論、この場合でも、変形例２に示す効果を得ることはできる。
【０３４７】
しかしながら、この場合、図６の（ｂ）に示すように、Ｙ方向においては、反射性を有する第１電極４１のトレンチエッジである、トレンチ部４１ＴＲのＹ方向の各側壁４１ＴＲａ・４１ＴＲｂの２箇所しか反射壁が存在しない。
【０３４８】
したがって、この場合、１サブ画素内で光伝波距離限界により減衰する減衰光を、第１電極４１のトレンチ４１ＴＲの２箇所の側壁４１ＴＲａ・４１ＴＲｂ（トレンチエッジ）の反射でしか外部に取り出せない。なお、第１電極４１のトレンチ４１ＴＲの側壁４１ＴＲａで反射された光は、第２電極４３のトレンチ４３ＴＲの側壁４３ＴＲａを介して外部に取り出される。また、第１電極４１のトレンチ４１ＴＲの側壁４１ＴＲｂで反射された光は、第２電極４３のトレンチ４３ＴＲの側壁４３ＴＲｂを介して外部に取り出される。
【０３４９】
これに対し、上述したように図１の（ａ）・（ｂ）に示す構成では、高精度なフォトリソグラフィのアライメント精度が不要であり、超高精細画素によるサブ画素エリアの発光領域１３内に、第１のトレンチ部４０ＴＲ１内に第２のトレンチ部４０ＴＲ２が形成された階段状トレンチ４０ＴＲを形成することが可能である。
【０３５０】
このため、上記したように発光領域１３内に反射性トレンチとして階段状トレンチ４０ＴＲを形成した場合、図１の（ｂ）に示すように、Ｙ方向に、第１電極４１のトレンチエッジである、第１のトレンチ部４１ＴＲ１のＹ方向の各側壁４１ＴＲ１ａ・４１ＴＲ１ｂと、第２のトレンチ部４１ＴＲ２のＹ方向の各側壁４１ＴＲ２ａ・４１ＴＲ２ｂとの計４箇所の反射壁が存在する。したがって、この場合、上記４箇所の反射壁で反射された減衰光を、第２電極４３のトレンチエッジである、第１のトレンチ部４３ＴＲ１のＹ方向の各側壁４３ＴＲ１ａ・４３ＴＲ１ｂと、第２のトレンチ部４３ＴＲ２のＹ方向の各側壁４３ＴＲ２ａ・４３ＴＲ２ｂとから、外部に取り出すことができる。
【０３５１】
したがって、上述したように表示パネル２を超高精細化したときの光取り出し効率は、上記したように階段状トレンチ４０ＴＲを形成した場合、図６の（ｂ）に示す場合と比較して、Ｙ方向において、大凡２倍となる。したがって、上記したように階段状トレンチ４０ＴＲを形成した場合、Ｙ方向において、従来の大凡２倍の光取り出し効果を得ることができる。
【０３５２】
なお、ここではＹ方向における光取り出し効果について論じたが、Ｘ方向でも同様に光取り出し効果を向上させることができることは、言うまでもない。
【０３５３】
＜変形例３＞
また、前述したように、本実施形態では、発光素子が有機ＥＬ素子である場合を例に挙げて説明した。しかしながら、上記発光素子は有機ＥＬ素子である必要はなく、無機ＥＬ素子であっても構わない。
【０３５４】
＜変形例４＞
また、本実施形態では、表示パネル２が、ＲＧＢのサブ画素回路部１２を備えている場合を例に挙げて説明した。しかしながら、本実施形態は、これに限定されるものではなく、他の色のサブ画素回路部１２を備えていてもよい。上記サブ画素回路部１２は、例えば、マゼンタ（Ｍ）、イエロー（Ｙ）、シアン（Ｃ）の発光色を呈する発光素子からなるサブ画素回路部であってもよく、発光色が白（Ｗ）色の発光素子からなるサブ画素回路部であってもよい。
【０３５５】
＜変形例５＞
また、本実施形態では、表示パネル２が、アクティブ型のＥＬパネルであり、表示装置１がアクティブ型のＥＬ表示装置である場合を例に挙げて説明した。しかしながら、本実施形態にかかる表示パネル２は、これに限定されるものではなく、上述したように、パッシブ型のＥＬパネルであってもよく、表示装置１は、パッシブ型のＥＬ表示装置であってもよい。
【０３５６】
＜変形例６＞
ＥＬ素子を用いた表示パネル２をフルカラー化するための方式としては、（１）フルカラーを実現する各色（例えばＲＧＢの各色）に発光する発光層を備えたＥＬ素子を含むサブ画素回路を半導体基板上に配列する方式、（２）発光色がＷ色の発光層を使用した白色発光のＥＬ素子とカラーフィルタ（ＣＦ）層とを組み合わせて各サブ画素における発光色を選択する方式、（３）発光色がＷ色の発光層を使用し、各サブ画素にマイクロキャビティ構造を導入することでフルカラーの画像表示を実現する方式、等が挙げられる。なお、上記（３）の方式では、ＣＦ層を併用することで、ＥＬ素子から出射した光のスペクトルをＣＦによって調整することができる。
【０３５７】
本実施形態では、上記（１）の方式を使用し、ＥＬ層４２として例えば発光層を各色のサブ画素回路部１２毎に塗り分けることにより、表示パネル２をフルカラー化する場合を例に挙げて説明した。しかしながら、本実施形態はこれに限定されるものではなく、上記（１）〜（３）の何れの方式を採用することもできる。
【０３５８】
なお、図示はしないが、上記（２）または（３）に示すように表示パネル２にＣＦ層を形成する場合、表示パネル２が、上述したように半導体基板２０の上方側に光を射出するトップエミッション型である場合には、上記封止膜または封止基板に、ＣＦ層が形成された封止膜またはＣＦ層が形成された封止基板を用いてもよい。一方、表示パネル２が、ボトムエミッション型の場合、半導体基板２０側にＣＦ層を形成していてもよい。
【０３５９】
本実施形態では、各色に発光する発光層を備えたＥＬ素子４０を形成するため、ＥＬ層４２を各色のサブ画素回路部１２毎に塗り分けた。
【０３６０】
しかしながら、Ｗ発光の発光層とＣＦ層とを組み合わせたＥＬ表示装置では、ＣＦ層あるいはマイクロキャビティ構造等のその他の方法で各サブ画素回路部の発光色を変更するため、ＥＬ層４２をサブ画素回路部１２毎に塗り分ける必要はない。
【０３６１】
なお、Ｗ発光は、例えば複数の発光色の重ね合わせ（すなわち、複数の発光色の発光層の重ね合わせ）によって得ることができる。該発光色の組み合わせとしては、例えば、青色光と橙色光との組み合わせ、青色光と黄色光との組み合わせ等が挙げられる。また、赤色光、青色光、緑色光の重ね合わせによりＷ発光を得ることもできる。
【０３６２】
＜変形例７＞
また、本実施形態では、本実施形態にかかるＥＬ素子を備えた発光素子を、画素回路（具体的には、表示パネル２におけるサブ画素回路部１２）として用いた場合を例に挙げて説明した。
【０３６３】
上記ＥＬ素子および該ＥＬ素子を備えた発光素子（画素回路）は、例えば、携帯電話、スマートフォン、タブレット型ＰＣ（Personal Computer）、モバイルパソコン、電子ペーパー等の携帯端末等の電子機器における表示パネルに好適に使用することができる。しかしながら、本実施形態はこれに限定されるものではない。
【０３６４】
本実施形態にかかるＥＬ素子、並びに該ＥＬ素子を備えた発光素子は、表示装置の表示パネル以外の用途にも好適に使用することができる。すなわち、本実施形態にかかるＥＬ素子、並びに該ＥＬ素子を備えた発光素子は、例えば照明装置等、従来、ＥＬ素子や発光素子が使用されている公知の各種電子機器におけるＥＬ素子や発光素子として、好適に使用することができる。
【０３６５】
したがって、本実施形態にかかる発光素子において、ＥＬ素子を搭載する基板は、上記発光素子の用途に応じた構成を有していればよく、該発光素子を搭載する電子機器の設計方式に応じた各種駆動回路を備えることができる。
【０３６６】
〔実施形態２〕
本発明の実施の他の形態について、図７の（ａ）〜（ｄ）および図８の（ａ）〜（ｉ）に基づいて説明すれば、以下の通りである。
【０３６７】
本実施形態では、実施形態１との相違点について説明するものとし、実施形態１で説明した構成要素と同じ機能を有する構成要素については、同じ符号を付記し、その説明を省略する。なお、本実施形態でも、実施形態１と同様の変形が可能であることは、言うまでもない。
【０３６８】
＜表示パネル２＞
図７の（ａ）は、本実施形態にかかる表示パネル２の画素回路部１１の概略構成を示す平面図（透視図）であり、図７の（ｂ）は、本実施形態にかかる表示パネル２のサブ画素回路部１２の概略構成を示す平面図（透視図）であり、図７の（ｃ）は、図７の（ｂ）に示す表示パネル２のサブ画素回路部１２のＤ−Ｄ線矢視断面図であり、図７の（ｄ）は、図７の（ｃ）に示す表示パネル２において二点鎖線で囲まれた断面Ｓの概略構成の一例を示す断面図である。
【０３６９】
なお、本実施形態でも、図７の（ａ）に示すように、Ｒサブ画素回路部１２Ｒ、Ｇサブ画素回路部１２Ｇ、およびＢサブ画素回路部１２Ｂの構成は、基本的に同じである。
【０３７０】
そこで、本実施形態でも、図７の（ｂ）・（ｃ）では、サブ画素回路部１２としてＲサブ画素回路部１２Ｒを例に挙げて、サブ画素回路部１２の構成について図示している。
【０３７１】
また、本実施形態でも、図７の（ｃ）に示す断面Ｓ（第１のトレンチ部４０ＴＲ１の断面である断面ＳＦ１・ＳＦ２および第２のトレンチ部４０ＴＲ２の断面である断面ＳＳ１・ＳＳ２および第３のトレンチ部４０ＴＲ３の断面である断面ＳＴ１）の構成は、何れも同じである。そこで、図７の（ｄ）では、断面Ｓとして断面ＳＦ２を例に挙げて、断面Ｓの構成について図示している。
【０３７２】
本実施形態にかかる表示パネル２は、図７の（ａ）〜（ｄ）に示すように、階段状トレンチ４０ＴＲが、平面視で、第１のトレンチ部４０ＴＲ１内に形成された第２のトレンチ部４０ＴＲ２内に、該第２のトレンチ部４０ＴＲ２よりも縦横サイズが小さい第３のトレンチ部４０ＴＲ３を有し、層間絶縁層３１が、発光領域１３内に、上記階段状トレンチ４０に対応した形状を有する階段状トレンチ３３ＴＲを有している点を除けば、実施形態１にかかる表示パネル２と同じである。
【０３７３】
図７の（ｃ）に示すように、階段状トレンチ４０ＴＲは、掘り込み形状を有し、第３のトレンチ部４０ＴＲ３が第２のトレンチ部４０ＴＲ２よりも半導体基板２０側に位置し、第２のトレンチ部４０ＴＲ２が第１のトレンチ部４０ＴＲ１よりも半導体基板２０側に位置する断面形状を有している。
【０３７４】
なお、本実施形態でも、階段状トレンチ４０ＴＲは、発光領域１３内で、階段状トレンチ３３ＴＲの形状に追従した形状を有している。
【０３７５】
このため、図７の（ａ）〜（ｃ）に示すように、本実施形態において、層間絶縁層３１は、トレンチ部３４ＴＲとして、平面視で、第１のトレンチ部３４ＴＲ１内に形成された第２のトレンチ部３４ＴＲ２内に、該第２のトレンチ部３４ＴＲ２よりも縦横サイズが小さい第３のトレンチ部３４ＴＲ３を有している。階段状トレンチ３３ＴＲは、これら第１のトレンチ部３４ＴＲ１、第２のトレンチ部３４ＴＲ２、第３のトレンチ部３４ＴＲ３によって形成されている。階段状トレンチ３３ＴＲは、掘り込み形状を有し、第３のトレンチ部３３ＴＲ３が第２のトレンチ部３３ＴＲ２よりも半導体基板２０側に位置し、第２のトレンチ部３３ＴＲ２が第１のトレンチ部３３ＴＲ１よりも半導体基板２０側に位置する断面形状を有している。
【０３７６】
また、第１電極４１は、発光領域１３内に、第１電極４１によって形成されるメイントレンチとしての第１のトレンチ部４１ＴＲ１内に、第１のサブトレンチとして、第１のトレンチ部４１ＴＲ１よりも縦横サイズが小さい第２のトレンチ部４１ＴＲ２が形成され、該第２のトレンチ部４１ＴＲ２内に、第２のサブトレンチとして、第２のトレンチ部４１ＴＲ２よりも縦横サイズが小さい第３のトレンチ部４１ＴＲ２が形成された階段状のトレンチ構造を有している。
【０３７７】
同様に、ＥＬ層４２は、発光領域１３内に、ＥＬ層４２によって形成されるメイントレンチとしての第１のトレンチ部４２ＴＲ１内に、第１のサブトレンチとして、第１のトレンチ部４２ＴＲ１よりも縦横サイズが小さい第２のトレンチ部４２ＴＲ２が形成され、該第２のトレンチ部４２ＴＲ２内に、第２のサブトレンチとして、第２のトレンチ部４２ＴＲ２よりも縦横サイズが小さい第３のトレンチ部４２ＴＲ２が形成された階段状のトレンチ構造を有している。
【０３７８】
また、第２電極４３は、発光領域１３内に、第２電極４３によって形成されるメイントレンチとしての第１のトレンチ部４３ＴＲ１内に、第１のサブトレンチとして、第１のトレンチ部４３ＴＲ１よりも縦横サイズが小さい第２のトレンチ部４３ＴＲ２が形成され、該第２のトレンチ部４３ＴＲ２内に、第２のサブトレンチとして、第２のトレンチ部４３ＴＲ２よりも縦横サイズが小さい第３のトレンチ部４３ＴＲ２が形成された階段状のトレンチ構造を有している。
【０３７９】
このように、本実施形態でも、実施形態１同様、階段状トレンチ４０ＴＲは、第１電極４１、ＥＬ層４２、および第２電極４３が、この順に互いに接して積層されてなり、特許文献１のサブ画素５１０Ｒにおけるトレンチ５３０のように反射構造上に隔壁（絶縁層）を含まない。
【０３８０】
このため、本実施形態にかかるサブ画素回路部１２も、１つの発光領域１３のみを有し、特許文献１のように非発光領域によって発光領域が複数に分断された構成を有さない。
【０３８１】
このため、本実施形態にかかるサブ画素回路部１２も、発光領域１３から、絶縁層を介さずに反射電極により反射するので、特許文献１のような余分な反射を生じない。
【０３８２】
なお、本実施形態において、層間絶縁層３１の第３のトレンチ部３４ＴＲ３の側壁は、第１のトレンチ部３４ＴＲ１および第２のトレンチ部３４ＴＲ２同様、傾斜面を有していることが好ましく、該傾斜面の角度（テーパ角）は、４５°もしくは４５°付近であることが特に好ましい。
【０３８３】
ＥＬ素子４０は、層間絶縁層３１における階段状トレンチ３３ＴＲ上に、該階段状トレンチ３３ＴＲに沿って積層されていることから、ＥＬ素子４０における第１電極４１、ＥＬ層４２、および第２電極４３のそれぞれの第１のトレンチ部４１ＴＲ１・４２ＴＲ１・４３ＴＲ１、第２のトレンチ部４１ＴＲ２・４２ＴＲ２・４３ＴＲ２、および第３のトレンチ部４１ＴＲ３・４２ＴＲ３・４３ＴＲ３の各側壁は、それぞれ傾斜面を有し、各傾斜面の角度（テーパ角）は、例えば４５°もしくは４５°付近に設定されている。
【０３８４】
これにより、本実施形態でも、ＥＬ素子４０の反射電極によって反射させた、ＥＬ層４２内で界面反射・導波している光を、表示パネル２の正面側（つまり、表示面側）に効率良く取り出すことができる。但し、本実施形態でも、上記テーパ角は、上記角度にのみ限定されるものではない。
【０３８５】
また、本実施形態でも、層間絶縁層３１、第１電極４１、ＥＬ層４２、および第２電極４３のそれぞれの第１のトレンチ部３４ＴＲ１・４１ＴＲ１・４２ＴＲ１・４３ＴＲ１に対する第２のトレンチ部３４ＴＲ２・４１ＴＲ２・４２ＴＲ２・４３ＴＲ２の、平面視における面積比、表面積比、並びに、第２のトレンチ部３４ＴＲ２・４１ＴＲ２・４２ＴＲ２・４３ＴＲ２の縦横長さおよび深さは、好適には、第２のトレンチ部３４ＴＲ２・４１ＴＲ２・４２ＴＲ２・４３ＴＲ２の縦横サイズが光伝波距離限界を超えないように設定される。
【０３８６】
同様に、層間絶縁層３１、第１電極４１、ＥＬ層４２、および第２電極４３のそれぞれの第２のトレンチ部３４ＴＲ２・４１ＴＲ２・４２ＴＲ２・４３ＴＲ２に対する第３のトレンチ部３４ＴＲ３・４１ＴＲ３・４２ＴＲ３・４３ＴＲ３の、平面視における面積比、表面積比、並びに、第３のトレンチ部３４ＴＲ３・４１ＴＲ３・４２ＴＲ３・４３ＴＲ３の縦横長さおよび深さは、好適には、第３のトレンチ部３４ＴＲ３・４１ＴＲ３・４２ＴＲ３・４３ＴＲ３の縦横サイズが光伝波距離限界を超えないように設定される。
【０３８７】
また、本実施形態でも、図７の（ｃ）・（ｄ）に示すように、発光領域１３における層間絶縁層３１の表面には、実施形態１と同様の凹凸部３１ａが設けられており、発光領域１３における第１電極４１の表面には、実施形態１と同様の凹凸部４１ａが設けられている。そして、発光領域１３におけるＥＬ層４２の表面には、実施形態１と同様の凹凸部４２ａが設けられており、発光領域１３における第２電極４３の表面には、実施形態１と同様の凹凸部４３ａが設けられている。
【０３８８】
なお、本実施形態では、図７の（ｂ）・（ｃ）に示すように、各凹部３１ａ・４１ａ・４２ａ・４３ａが、それぞれ、第１のトレンチ部３４ＴＲ１・４１ＴＲ１・４２ＴＲ１・４３ＴＲ１、第２のトレンチ部３４ＴＲ２・４１ＴＲ２・４２ＴＲ２・４３ＴＲ２、および第３のトレンチ部３４ＴＲ３・４１ＴＲ３・４２ＴＲ３・４３ＴＲ３の底壁（平面部）に、均一のピッチＰ１（凸幅および凹幅）で設けられているとともに、凹凸高さＨ１・Ｈ２・Ｈ３・Ｈ４が、それぞれ等しい場合を例に挙げて示している。
【０３８９】
しかしながら、実施形態１同様、本実施形態はこれに限定されるものではなく、実施形態１と同様の変形が可能であることは、言うまでもない。
【０３９０】
＜表示パネル２の製造方法＞
次に、図８の（ａ）〜（ｉ）を参照して上記表示パネル２の製造方法について説明する。
【０３９１】
図８の（ａ）〜（ｉ）は、本実施形態にかかる表示パネル２の製造工程の一部を工程順に示す要部断面図である。なお、図８の（ａ）〜（ｉ）は、図４の（ｅ）に示す工程の後の工程を示し、図８の（ａ）〜（ｉ）も、サブ画素回路部１２における断面構造を示している。
【０３９２】
本実施形態では、まず、図３の（ａ）〜（ｉ）および図４の（ａ）〜（ｅ）に示す工程を行う。
【０３９３】
次いで、図８の（ａ）に示すように、上記層間絶縁層３１上に、コンタクトホール３２および上記層間絶縁層３１を覆うように感光性レジスト７１を塗布する。
【０３９４】
続いて、図８の（ａ）に示すように、第２のサブトレンチである第３のトレンチ部３４ＴＲ３を開口させるための、第２のサブトレンチ用のフォトマスク７２を用いて感光性レジスト７１を露光・現像する。
【０３９５】
その後、図８の（ｂ）に示すように、現像した感光性レジスト７１をマスクとして、層間絶縁層３１をハーフエッチング（ドライエッチングまたはウエットエッチング）する。
【０３９６】
これにより、図８の（ｃ）に示すように、層間絶縁層３１に、第３のトレンチ部３４ＴＲ３を形成する。なお、第３のトレンチ部３４ＴＲ３のテーパ角も、特に規定はしないが、一般的に４５°になるようにする。その後、図８の（ｃ）に示すように、上記感光性レジスト６７を除去する。なお、本実施形態でも感光性レジストの除去方法は特に限定されるものではない。感光性レジストは、例えば実施形態１と同様の方法により除去することができる。
【０３９７】
次に、図８の（ｄ）に示すように、上記層間絶縁層３１上に、上記コンタクトホール３２および上記層間絶縁層３１を覆うように感光性レジスト７３を塗布する。そして、第３のトレンチ部３４ＴＲ３に凹凸部３１ａを形成するための、凹凸形成用のフォトマスク７４を用いて、感光性レジスト７３を露光・現像する。
【０３９８】
なお、凹凸形成用のフォトマスク７４にも、例えば、単結晶ＬＳＩ等に用いるサブミクロンルールのマスクを使用することができる。
【０３９９】
次いで、図８の（ｅ）に示すように、現像した感光性レジスト７３をマスクとして、第３のトレンチ部３４ＴＲ３内の層間絶縁層３１の表面をエッチング（ドライエッチングまたはウエットエッチング）する。
【０４００】
続いて、感光性レジスト７３を除去することで、図８の（ｆ）に示すように、第３のトレンチ部３４ＴＲ３の底壁部（平面部）の層間絶縁層３１の表面に、第１のトレンチ部３４ＴＲ１および第２のトレンチ部３４ＴＲ２における凹凸部３１ａと同じく、ピッチＰ１（凸幅および凹幅）並びに凹凸高さＨ１（図７の（ｄ）参照）が数十〜数百ｎｍレベルの凹凸部３１ａを形成する。
【０４０１】
その後、図８の（ｇ）に示すように、上記層間絶縁層３１上に、上記コンタクトホール３２および上記層間絶縁層３１を覆うように、例えばスパッタリング法により、実施形態１と同様にして第１電極４１（陽極メタル層）を形成する電極材料を堆積する。
【０４０２】
続いて、上記電極材料からなる層上に、フォトリソグラフィにより図示しないレジストパターンを形成し、該レジストパターンをマスクとして上記電極材料からなる層をエッチングした後、該レジストパターンを除去する。これにより、第１のトレンチ部４１ＴＲ１、第２のトレンチ部４１ＴＲ２、および第３のトレンチ部４１ＴＲ３を有し、サブ画素回路部１２毎に分離された第１電極４１を形成するとともに、コンタクトホール３２を介して駆動用ＴＦＴ２３ａと第１電極４１とが電気的に接続された駆動用ＴＦＴ−第１電極コンタクト部２４を形成する。
【０４０３】
本実施形態でも、上記電極材料からなる層には、層間絶縁層３１の表面の凹凸部３１ａの形状がそのまま反映される。したがって、第１のトレンチ部４１ＴＲ１、第２のトレンチ部４１ＴＲ２、および第３のトレンチ部４１ＴＲ３における第１電極４１には、凹凸部３１ａと同じピッチＰ１（凸幅および凹幅）並びに凹凸高さＨ２（図７の（ｄ）参照）の凹凸部４１ａが形成される。
【０４０４】
次いで、図８の（ｈ）に示すように、上記第１電極４１および上記層間絶縁層３１を覆うように絶縁材料を堆積させることにより、実施形態１と同様にして、上記第１電極４１が形成された半導体基板２０の表示領域全体に渡ってエッジカバー５１を形成する。
【０４０５】
続いて、上記絶縁材料からなる層（エッジカバー５１）上に、実施形態１と同様にして、フォトリソグラフィにより図示しないレジストパターンを形成し、該レジストパターンをマスクとして上記絶縁材料からなる層をエッチングした後、該レジストパターンを除去することにより、エッジカバー５１を、サブ画素回路部１２毎に、発光領域を定義する形状にパターニングする。
【０４０６】
その後、図８の（ｉ）に示すように、実施形態１と同様にして、第１電極４１上に、第１のトレンチ部４１ＴＲ１、第２のトレンチ部４１ＴＲ２、および第３のトレンチ部４１ＴＲ３に沿った、第１のトレンチ部４２ＴＲ１、第２のトレンチ部４２ＴＲ２、および第３のトレンチ部４２ＴＲ３を有するＥＬ層４２を形成する。
【０４０７】
次いで、上記ＥＬ層４２が形成された半導体基板２０における表示領域全体に、例えばスパッタリング法により、実施形態１と同様にして、ＥＬ層４２における第１のトレンチ部４２ＴＲ１、第２のトレンチ部４２ＴＲ２、および第３のトレンチ部４２ＴＲ３に沿った、第１のトレンチ部４３ＴＲ１、第２のトレンチ部４３ＴＲ２、および第３のトレンチ部４３ＴＲ３を有する第２電極４３（陰極メタル層）を形成する。これにより、エッジカバー５１で覆われていない発光領域１３内に、上記第１のトレンチ部４１ＴＲ１・４２ＴＲ１・４３ＴＲ１からなる第１のトレンチ部４０ＴＲ１内に上記第２のトレンチ部４１ＴＲ２・４２ＴＲ２・４３ＴＲ２からなる第２のトレンチ部４０ＴＲ２が形成され、該第２のトレンチ部４３ＴＲ２内に、上記第３のトレンチ部４１ＴＲ３・４２ＴＲ３・４３ＴＲ３からなる第３のトレンチ部４０ＴＲ３が形成された階段状トレンチ４０ＴＲを有するＥＬ素子４０を形成する。
【０４０８】
本実施形態でも、ＥＬ層４２には、第１電極４１の表面の凹凸部４１ａの形状がそのまま反映され、第２電極４３には、ＥＬ層４２の表面の凹凸部４２ａの形状がそのまま反映される。したがって、第１のトレンチ部４１ＴＲ１、第２のトレンチ部４１ＴＲ２、および第３のトレンチ部４１ＴＲ３におけるＥＬ層４２には、凹凸部３１ａ・４１ａと同じピッチＰ１（凸幅および凹幅）並びに凹凸高さＨ３（図７の（ｄ）参照）の凹凸部４２ａが形成される。また、第１のトレンチ部４１ＴＲ１、第２のトレンチ部４１ＴＲ２、および第３のトレンチ部４１ＴＲ３における第２電極４３には、凹凸部３１ａ・４１ａ・４２ａと同じピッチＰ１（凸幅および凹幅）並びに凹凸高さＨ４（図７の（ｄ）参照）の凹凸部４３ａが形成される。
【０４０９】
その後、実施形態１と同様にして、上記ＥＬ素子４０を、例えば、図示しないカバーガラス等の封止部材で覆うことで、上記ＥＬ素子４０を封止する。
【０４１０】
＜表示パネル２の発光・光取り出し改善動作＞
本実施形態にかかる表示パネル２におけるサブ画素回路部１２の発光動作および光取り出し改善動作は、基本的には実施形態１と同じである。
【０４１１】
但し、本実施形態では、第１電極４１の各トレンチ部４１ＴＲ１・４１ＴＲ２・４１ＴＲ３には、Ｙ方向に計６箇所およびＸ方向に計６箇所の反射壁が存在し、各反射壁によって上記減衰光を反射して外部に取り出すことができる。
【０４１２】
本実施形態において、図７の（ｃ）は、上記減衰光を、第１電極４１のトレンチエッジである第１のトレンチ部４１ＴＲ１の各側壁４１ＴＲ１ａ・４１ＴＲ１ｂ、第２のトレンチ部４１ＴＲ２の各側壁４１ＴＲ２ａ・４１ＴＲ２ｂ、および第３のトレンチ部４１ＴＲ３の各側壁４１ＴＲ３ａ・４１ＴＲ３ｂで反射させて、第２電極４３のトレンチエッジである第１のトレンチ部４３ＴＲ１の各側壁４３ＴＲ１ａ・４３ＴＲ１ｂ、第２のトレンチ部４３ＴＲ２の各側壁４３ＴＲ１ａ・４３ＴＲ１ｂ、および第３のトレンチ部４３ＴＲ３の各側壁４３ＴＲ３ａ・４３ＴＲ３ｂから外部に取り出す様子を示している。
【０４１３】
このように、図７の（ｃ）では、サブ画素回路部１２の長手方向（Ｙ方向）における各トレンチ部４１ＴＲ１・４１ＴＲ２・４１ＴＲ３の各側壁（トレンチエッジ）による上記減衰光の反射を示しているが、サブ画素回路部１２の短手方向（Ｘ方向）における各トレンチ部４１ＴＲ１・４１ＴＲ２・４１ＴＲ３の各側壁（トレンチエッジ）でも、同様に、上記減衰光が反射される。
【０４１４】
＜効果＞
以上のように、実施形態１同様、本実施形態でも、特許文献１のように、光を反射させる壁や土手となるトレンチ形状を、水平方向に、非発光領域で分断されたアイランド状に形成するのではなく、発光領域１３内に、内部が階段状で、かつ、第１電極４１と第２電極４３との間に絶縁層を有さない階段状トレンチ４０ＴＲを設けている。
【０４１５】
また、本実施形態でも、発光領域１３における第１電極４１の表面、すなわち、陽極メタル層におけるＥＬ層４２との界面には、表面プラズモンを回折させる回折格子として、サブミクロンオーダーレベル（例えば、数十〜数百ｎｍレベル）のピッチＰ１（凸幅および凹幅）並びに凹凸高さＨ２を有する凹凸部４１ａが設けられている。
【０４１６】
このため、本実施形態でも、実施形態１と同様の効果を得ることができる。
【０４１７】
また、本実施形態によれば、第２のトレンチ部３４ＴＲ２内に第３のトレンチ部３４ＴＲ３を設けることで、反射ポイントを実施形態１よりも増加させることができる。
【０４１８】
以下では、実施形態１の変形例１・２を参照して、上記反射ポイント数に関するメリットについてより詳細に説明する。
【０４１９】
実施形態１で説明したように、一般的に、表示パネルを高精細化すると、高精細化に伴って１画素サイズが小さくなる。このため、表示パネル２を高精細化した場合、図６の（ａ）に示すように、層間絶縁層３１における、発光領域１３に対応する領域内に、第１のトレンチ部３４ＴＲ１および第２のトレンチ部３４ＴＲ２を平面視で縦方向（Ｙ方向）に並べて形成すると、トレンチ間スペースｄ３２の確保が困難となるおそれがある。
【０４２０】
このため、図６の（ａ）に示す場合、発光領域１３の大きさによっては、Ｙ方向におけるフォトリソグラフィ限界による最小分割トレンチ数は２個となる。つまり、サブ画素内の光伝波距離限界による減衰光に対する第１電極４１のＹ方向の反射ポイントは、４箇所になる。
【０４２１】
しかしながら、本実施形態によれば、図７の（ｃ）に示すように、メイントレンチ内に、第１のサブトレンチおよび第２のサブトレンチからなる二重のサブトレンチ構造を形成することで、光伝波距離限界による減衰光に対する第１電極４１のＹ方向の反射ポイントを、６箇所に増加させることができる。このため、本実施形態によれは、図６の（ａ）に示すサブ画素回路部１２と比較して、Ｙ方向において、１．５倍の光取り出し効果を得ることができる。また、図６の（ｂ）に示すサブ画素回路部１２と比較すれば、大凡３倍の光取り出し効果を得ることができる。
【０４２２】
なお、ここではＹ方向における光取り出し効果について論じたが、Ｘ方向でも同様に光取り出し効果を向上させることができることは、言うまでもない。
【０４２３】
基本的に、トレンチの反射壁の数が増えるほど、光取り出し効果を向上させることができる。したがって、本実施形態によれば、実施形態１よりも光取り出し効果を向上させることができる。
【０４２４】
＜変形例１＞
また、本実施形態では、メイントレンチ内に、第１のサブトレンチおよび第２のサブトレンチからなる二重のサブトレンチ構造を形成することで、光伝波距離限界による減衰光に対する第１電極４１のＹ方向の反射ポイントを増加させる場合を例に挙げて説明した。
【０４２５】
しかしながら、メイントレンチ内のサブトレンチ数を増加させる方法としては、上記方法に限定されるものではない。
【０４２６】
本実施形態に示すように、各トレンチは、発光領域１３内にＺ個（Ｚは１以上の任意の整数）のトレンチを形成する場合、ｚ段目（ｚ＝２〜Ｚの任意の整数）のサブトレンチが、ｚ−１段目のトレンチ内に形成されるように各トレンチを形成することが、実施形態１、２で説明した理由、特にフォトリソグラフィ限界の観点から好ましい。
【０４２７】
しかしながら、前述したように、ｚ−１段目のトレンチ（例えば第１のトレンチ部３４ＴＲ１）に対するｚ段目のトレンチ（例えば第２のトレンチ部３４ＴＲ２）の、平面視における面積比、表面積比、並びに、ｚ段目のトレンチの縦横長さおよび深さは、ｚ段目のトレンチの縦横サイズが光伝波距離限界を超えないように設定されていることが望ましい。
【０４２８】
したがって、Ｙ方向におけるフォトリソグラフィ限界による最小分割トレンチ数および光伝波距離限界によっては、メイントレンチ内に、複数のサブトレンチを並べて設けてもよい。
【０４２９】
例えば、Ｙ方向におけるフォトリソグラフィ限界による最小分割トレンチ数が２個である場合、メイントレンチ内に、サブトレンチを２つ並べて設けてもよく、この２つ並べて設けたそれぞれのサブトレンチを階段状に形成しても構わない。すなわち、階段状トレンチ内に複数の階段状トレンチが平面視で並べて設けられている構成としても構わない。
【０４３０】
＜変形例２＞
また、発光領域１３内のトレンチ数を増加させる方法としては、上述した方法に限定されない。上述したようにＹ方向におけるフォトリソグラフィ限界による最小分割トレンチ数が２個である場合、図６の（ａ）に示すように発光領域１３内に、第１のトレンチ部３４ＴＲ１と第２のトレンチ部３４ＴＲ２とを平面視で並べて設けるとともに、この２つ並べて設けたそれぞれのトレンチを階段状に形成しても構わない。
【０４３１】
すなわち、発光領域１３内に、複数の階段状トレンチが平面視で並べて設けられている構成としても構わない。
【０４３２】
例えば、図６の（ａ）において、第１のトレンチ部３４ＴＲ１内に、該第１のトレンチ部３４ＴＲ１よりも縦横サイズが小さい第３のトレンチ部４０ＴＲ３が設けられ、第２のトレンチ部３４ＴＲ２内に、該第２のトレンチ部３４ＴＲ１よりも縦横サイズが小さい、第３のトレンチ部４０ＴＲ３と同様のトレンチ部が設けられている構成としてもよい。
【０４３３】
勿論、図６の（ａ）において、第１のトレンチ部３４ＴＲ１および第２のトレンチ部３４ＴＲ２のうち何れか一方のみが階段状トレンチを有していてもよく、第１のトレンチ部３４ＴＲ１と第２のトレンチ部３４ＴＲ２とは、異なる大きさを有していてもよい。
【０４３４】
つまり、メイントレンチは、水平方向に複数設けられていてもよい。なお、ここで言うメイントレンチとは、大きさや数に拘らず、内部にサブトレンチして他のトレンチが形成される階段状トレンチにおける平面視で最も外側（最外郭）のトレンチを示す。
【０４３５】
〔実施形態３〕
本発明の実施のさらに他の形態について、図９の（ａ）〜（ｄ）乃至図１１の（ａ）〜（ｆ）に基づいて説明すれば、以下の通りである。
【０４３６】
本実施形態では、実施形態１との相違点について説明するものとし、実施形態１で説明した構成要素と同じ機能を有する構成要素については、同じ符号を付記し、その説明を省略する。なお、本実施形態でも、実施形態１、２と同様の変形が可能であることは、言うまでもない。
【０４３７】
＜表示パネル２＞
図９の（ａ）は、本実施形態にかかる表示パネル２の画素回路部１１の概略構成を、対比のために実施形態１におけるサブ画素回路部１２と並べて示す平面図（透視図）であり、図９の（ｂ）は、本実施形態にかかる表示パネル２のサブ画素回路部１２の概略構成を示す平面図（透視図）であり、図９の（ｃ）は、図９の（ｂ）に示す表示パネル２のサブ画素回路部１２のＥ−Ｅ線矢視断面図であり、図９の（ｄ）は、図９の（ｃ）に示す表示パネル２において二点鎖線で囲まれた断面Ｓの概略構成の一例を示す断面図である。
【０４３８】
なお、本実施形態でも、図９の（ａ）に示すように、Ｒサブ画素回路部１２Ｒ、Ｇサブ画素回路部１２Ｇ、およびＢサブ画素回路部１２Ｂの構成は、基本的に同じである。
【０４３９】
そこで、本実施形態でも、図９の（ｂ）・（ｃ）では、サブ画素回路部１２としてＲサブ画素回路部１２Ｒを例に挙げて、サブ画素回路部１２の構成について図示している。
【０４４０】
また、本実施形態でも、図９の（ｃ）に示す断面Ｓ（第１のトレンチ部４０ＴＲ１の断面である断面ＳＦ１・ＳＦ２）の構成は、何れも同じである。そこで、図９の（ｄ）では、断面Ｓとして断面ＳＦ２を例に挙げて、断面Ｓの構成について図示している。
【０４４１】
本実施形態にかかる表示パネル２は、図９の（ａ）〜（ｄ）に示すように、各サブ画素回路部１２において、駆動用ＴＦＴ−第１電極コンタクト部２４が、発光領域１３の外側ではなく、サブトレンチエリア（サブトレンチ部）に設けられており、凹凸部３１ａ・４１ａ・４２ａ・４３ａが、第１のトレンチ部３４ＴＲ１・４０ＴＲ１内にのみ設けられている点を除けば、実施形態１にかかる表示パネル２と同じである。
【０４４２】
すなわち、本実施形態では、駆動用ＴＦＴ２３ａは、層間絶縁層３１における第２のトレンチ部３４ＴＲ２内に配置されており、第１電極４１は、該第１電極４１における第２のトレンチ部４１ＴＲ２で、駆動用ＴＦＴ２３ａと電気的に接続されている。このため、サブトレンチエリア（すなわち、第２のトレンチ部３４ＴＲ２・４０ＴＲ２）には、凹凸部３１ａ・４１ａ・４２ａ・４３ａが設けられていない。
【０４４３】
本実施形態では、発光領域１３の外側の非発光領域に駆動用ＴＦＴ−第１電極コンタクト部２４を設ける必要がなく、実施形態１にかかるサブ画素回路部１２において発光領域１３の外側に設けられていた駆動用ＴＦＴ−第１電極コンタクト部２４の形成領域が削減された形状を有している。
【０４４４】
＜表示パネル２の製造方法＞
以下に、図１０の（ａ）〜（ｆ）および図１１の（ａ）〜（ｆ）を参照して上記表示パネル２の製造方法について説明する。
【０４４５】
図１０の（ａ）〜（ｆ）は、本実施形態にかかる表示パネル２の製造工程を工程順に示す要部断面図である。また、図１１の（ａ）〜（ｆ）は、図１０の（ｆ）に示す工程後の本実施形態にかかる表示パネル２の製造工程を工程順に示す要部断面図である。なお、図１０の（ａ）〜（ｆ）および図１１の（ａ）〜（ｆ）は、サブ画素回路部１２における断面構造を示している。
【０４４６】
まず、図１０の（ａ）に示すように、絶縁性基板２１上に、駆動用ＴＦＴ２３ａを含むＴＦＴ回路部２２、および、上述した、走査線ＧＬ、データ線ＳＬ、ハイレベル電源線ＥＬＶＤＤ、ローレベル電源線ＥＬＶＳＳ、エミッション線等の各種配線（図示せず）を形成することにより、半導体基板２０を作製する。
【０４４７】
このとき、本実施形態では、第２のトレンチ部４１ＴＲ２における第１電極４１が駆動用ＴＦＴ−第１電極コンタクト部２４を形成するように、第２のトレンチ部４３ＴＲ２の形成領域内に、駆動用ＴＦＴ２３ａを配置する。
【０４４８】
次いで、図１０の（ｂ）に示すように、上記半導体基板２０上に、実施形態１と同様にして、絶縁材料として例えば感光性樹脂を堆積させることにより、該半導体基板２０の表示領域全体に渡って層間絶縁層３１を形成する。
【０４４９】
続いて、図１０の（ｂ）に示すように、上記層間絶縁層３１上に感光性レジスト８１を塗布し、層間絶縁層３１に、メイントレンチとしての第１のトレンチ部３４ＴＲ１を開口させるための、メイントレンチ用のフォトマスク８２を用いて感光性レジスト８１を露光・現像する。
【０４５０】
その後、図１０の（ｃ）に示すように、現像した感光性レジスト８１をマスクとして、実施形態１と同様にして層間絶縁層３１をハーフエッチング（ドライエッチングまたはウエットエッチング）することで、層間絶縁層３１に、第１のトレンチ部３４ＴＲ１を形成する。なお、本実施形態でも、第１のトレンチ部３４ＴＲ１のテーパ角は、特に規定はしないが、一般的に４５°になるようにする。
【０４５１】
次いで、図１０の（ｄ）に示すように、上記感光性レジスト８１を除去した後、上記層間絶縁層３１上に、上記層間絶縁層３１を覆うように感光性レジスト８３を塗布する。続いて、図１０の（ｄ）に示すように、第１のトレンチ部３４ＴＲ１に凹凸部３１ａを形成するための、凹凸形成用のフォトマスク８４を用いて、感光性レジスト８３を露光・現像する。
【０４５２】
なお、凹凸形成用のフォトマスク８４にも、例えば、単結晶ＬＳＩ等に用いるサブミクロンルールのマスクを使用することができる。
【０４５３】
次いで、図１０の（ｅ）に示すように、現像した感光性レジスト８３をマスクとして、第１のトレンチ部３４ＴＲ１内の層間絶縁層３１の表面をエッチング（ドライエッチングまたはウエットエッチング）する。
【０４５４】
その後、図１０の（ｆ）に示すように、感光性レジスト８３を除去することで、第１のトレンチ部３４ＴＲ１の底壁部（平面部）の層間絶縁層３１の表面に、ピッチＰ１（凸幅および凹幅）並びに凹凸高さＨ１（図９の（ｄ）参照）が数十〜数百ｎｍレベルの凹凸部３１ａを形成する。
【０４５５】
次に、図１１の（ａ）に示すように、上記層間絶縁層３１上に、上記層間絶縁層３１を覆うように感光性レジスト８５を塗布する。続いて、図１１の（ａ）に示すように、第１のトレンチ部３４ＴＲ１内に、駆動用ＴＦＴ−第１電極コンタクト部２４を形成するためのコンタクトホールとして用いられる第２のトレンチ部３４ＴＲ２を開口させるための、サブトレンチ用のフォトマスク８６を用いて、感光性レジスト８５を露光・現像する。
【０４５６】
次いで、図１１の（ｂ）に示すように、現像した感光性レジスト７３をマスクとして、駆動用ＴＦＴ２３ａ上の層間絶縁層３１をエッチング（ドライエッチングまたはウエットエッチング）した後、上記感光性レジスト８５を除去する。
【０４５７】
これにより、図１１の（ｃ）に示すように、層間絶縁層３１における第１のトレンチ部３４ＴＲ１内に第２のトレンチ部３４ＴＲ２を形成して、駆動用ＴＦＴ２３ａを露出させる。なお、このように第２のトレンチ部３４ＴＲ２が、駆動用ＴＦＴ−第１電極コンタクト部２４を形成するためのコンタクトホールを兼ねる場合でも、第２のトレンチ部３４ＴＲ２のテーパ角は、実施形態１同様、特に規定はしないが、一般的に４５°になるようにする。
【０４５８】
その後、図１１の（ｄ）に示すように、上記層間絶縁層３１上に、上記駆動用ＴＦＴ２３ａおよび上記層間絶縁層３１を覆うように、例えばスパッタリング法により、実施形態１と同様にして第１電極４１（陽極メタル層）を形成する電極材料を堆積する。
【０４５９】
続いて、上記電極材料からなる層上に、フォトリソグラフィにより図示しないレジストパターンを形成し、該レジストパターンをマスクとして上記電極材料からなる層をエッチングした後、該レジストパターンを除去する。これにより、第１のトレンチ部４１ＴＲ１および第２のトレンチ部４１ＴＲ２を有し、サブ画素回路部１２毎に分離された第１電極４１を形成するとともに、第２のトレンチ部４１ＴＲ２において駆動用ＴＦＴ２３ａと第１電極４１とが電気的に接続された駆動用ＴＦＴ−第１電極コンタクト部２４を形成する。
【０４６０】
本実施形態でも、上記電極材料からなる層には、層間絶縁層３１の表面の凹凸部３１ａの形状がそのまま反映される。したがって、第１のトレンチ部４１ＴＲ１における第１電極４１には、凹凸部３１ａと同じピッチＰ１（凸幅および凹幅）並びに凹凸高さＨ２（図９の（ｄ）参照）の凹凸部４１ａが形成される。
【０４６１】
次いで、図１１の（ｅ）に示すように、上記第１電極４１および上記層間絶縁層３１を覆うように絶縁材料を堆積させることにより、実施形態１と同様にして、上記第１電極４１が形成された半導体基板２０の表示領域全体に渡ってエッジカバー５１を形成する。
【０４６２】
続いて、上記絶縁材料からなる層（エッジカバー５１）上に、実施形態１と同様にして、フォトリソグラフィにより図示しないレジストパターンを形成し、該レジストパターンをマスクとして上記絶縁材料からなる層をエッチングした後、該レジストパターンを除去することにより、エッジカバー５１を、サブ画素回路部１２毎に、発光領域を定義する形状にパターニングする。
【０４６３】
その後、図１１の（ｆ）に示すように、実施形態１と同様にして、第１電極４１上に、第１のトレンチ部４１ＴＲ１および第２のトレンチ部４１ＴＲ２に沿った、第１のトレンチ部４２ＴＲ１および第２のトレンチ部４２ＴＲ２を有するＥＬ層４２を形成する。
【０４６４】
次いで、上記ＥＬ層４２が形成された半導体基板２０における表示領域全体に、例えばスパッタリング法により、実施形態１と同様にして、ＥＬ層４２における第１のトレンチ部４２ＴＲ１および第２のトレンチ部４２ＴＲ２に沿った、第１のトレンチ部４３ＴＲ１および第２のトレンチ部４３ＴＲ２を有する第２電極４３（陰極メタル層）を形成する。これにより、エッジカバー５１で覆われていない発光領域１３内に、第１のトレンチ部４０ＴＲ１内に第２のトレンチ部４０ＴＲ２が形成された階段状トレンチ４０ＴＲを有するＥＬ素子４０を形成する。
【０４６５】
本実施形態でも、ＥＬ層４２には、第１電極４１の表面の凹凸部４１ａの形状がそのまま反映され、第２電極４３には、ＥＬ層４２の表面の凹凸部４２ａの形状がそのまま反映される。したがって、第１のトレンチ部４２ＴＲ１におけるＥＬ層４２には、凹凸部３１ａ・４１ａと同じピッチＰ１（凸幅および凹幅）並びに凹凸高さＨ３（図９の（ｄ）参照）の凹凸部４２ａが形成される。また、第１のトレンチ部４３ＴＲ１における第２電極４３には、凹凸部３１ａ・４１ａ・４２ａと同じピッチＰ１（凸幅および凹幅）並びに凹凸高さＨ４（図９の（ｄ）参照）の凹凸部４３ａが形成される。
【０４６６】
その後、実施形態１と同様にして、上記ＥＬ素子４０を、例えば、図示しないカバーガラス等の封止部材で覆うことで、上記ＥＬ素子４０を封止する。
【０４６７】
＜表示パネル２の発光・光取り出し改善動作＞
なお、本実施形態にかかる表示パネル２におけるサブ画素回路部１２の発光動作および光取り出し改善動作は、実施形態１と同じである。したがって、本実施形態では、これらの説明を省略する。
【０４６８】
＜効果＞
以上のように、本実施形態にかかる表示パネル２は、各サブ画素回路部１２において、第１のトレンチ部４３ＴＲ１の第１電極４１によって駆動用ＴＦＴ−第１電極コンタクト部２４が形成されている点を除けば、実施形態１にかかる表示パネル２と同じである。このため、本実施形態でも、実施形態１と同様の効果を得ることができる。
【０４６９】
また、本実施形態では、実施形態１と同様の効果に加え、以下の効果を得ることができる。なお、以下では、本実施形態によるさらなる効果について、図６の（ａ）・（ｂ）、図９の（ａ）、および図１６の（ａ）・（ｂ）を参照して以下に説明する。
【０４７０】
本実施形態では、上述したように、駆動用ＴＦＴ−第１電極コンタクト部２４が、発光領域内に形成されたサブトレンチエリアに設けられている。このため、本実施形態によれば、図９の（ａ）に示すように、実施形態１にかかるサブ画素回路部１２と比べて、１サブ画素の実効サイズを小さくすることができる。
【０４７１】
例えば、図９の（ａ）に示すように、実施形態１にかかるサブ画素回路部１２において、駆動用ＴＦＴ−第１電極コンタクト部２４に要する、サブ画素回路部１２の長手方向（Ｙ方向）の長さをＤ１とすると、Ｄ１が、Ｙ１方向のサブ画素回路部１２全体の長さ（つまり、サブ画素回路部１２の長辺の長さ）の１／５を占める場合、本実施形態によれば、サブ画素回路部１２の長辺の長さを、実施形態１よりも１／５縮小することができる。この場合、画素サイズを、長辺側に２０％縮小することができる。このため、本実施形態によれば、実施形態１よりも高精細の表示パネル２を提供することが可能となる。
【０４７２】
そして、本実施形態によれば、同様の理由で、図６の（ａ）・（ｂ）に示すサブ画素回路部１２および図１６の（ａ）・（ｂ）に示す特許文献１におけるサブ画素５１０Ｒ・５１０Ｇ・５１０Ｂよりも画素サイズを縮小することができる。したがって、本実施形態によれば、従来よりも高精細の表示パネル２を提供することが可能となる。
【０４７３】
また、本技術によれば、実施形態１で説明したように、表示パネル２を超高精細化した場合であっても、発光領域１３内に、複数のトレンチ部を形成することが可能である。このため、本実施形態でも、例えば図１の（ａ）・（ｂ）に示すサブ画素回路部１２同様、サブ画素内の光伝波距離限界による減衰光に対する第１電極４１の反射ポイントを、例えばＹ方向に４箇所確保することができる。このため、本実施形態によれは、例えば図６の（ａ）に示すサブ画素回路部１２のように、発光領域１３内にトレンチ部を２つ水平方向に並べて設けた場合と比較して、Ｙ方向において、約２倍の光取り出し効果を得ることができるが、本実施形態では、上述したようにサブトレンチエリアに駆動用ＴＦＴ−第１電極コンタクト部２４を設けることで、サブ画素サイズを小さくしながら、光取り出し効果を約２倍にすることができる。
【０４７４】
また、本実施形態によれば、上記層間絶縁層３１に、上記駆動用ＴＦＴ−第１電極コンタクト部２４を形成するためのコンタクトホール３２を別途形成する必要がないので、製造工程を簡素化することができる。
【０４７５】
＜変形例１＞
本実施形態では、第１電極４１が、該第１電極４１における第１のトレンチ部４１ＴＲ１で駆動用ＴＦＴ２３ａと電気的に接続されている場合を例に挙げて説明したが、本実施形態は、これに限定されるものではない。
【０４７６】
例えば、サブ画素回路部１２に、実施形態２のように、サブトレンチとして第１のサブトレンチと第２のサブトレンチとを設ける場合、第２のサブトレンチエリアに駆動用ＴＦＴ−第１電極コンタクト部２４を設けても構わない。
【０４７７】
すなわち、実施形態２において、駆動用ＴＦＴ２３ａは、層間絶縁層３１における第３のトレンチ部３４ＴＲ３内に配置されており、第１電極４１は、該第１電極４１における第３のトレンチ部４１ＴＲ３で、駆動用ＴＦＴ２３ａと電気的に接続されている構成としてもよい。この場合、図６の（ｂ）に示すサブ画素回路部１２と比較して、サブ画素サイズを小さくしながら、光取り出し効果を約３倍にすることができる。
【０４７８】
なお、この場合、実施形態２において、駆動用ＴＦＴ２３ａを、層間絶縁層３１における第３のトレンチ部３４ＴＲ３の形成領域に配置し、第３のトレンチ部３４ＴＲ３において駆動用ＴＦＴ２３ａが露出するように層間絶縁層３１をエッチングする等して、駆動用ＴＦＴ２３ａを第３のトレンチ部３４ＴＲ３内に配置し、該第３のトレンチ部３４ＴＲ３上に、第１電極４１を形成することで、上記サブ画素回路部１２を形成することができる。
【０４７９】
本実施形態によれば、層間絶縁層３１の階段状トレンチ３３ＴＲにおけるトレンチ数（トレンチの段数）に拘らず、駆動用ＴＦＴ２３ａを、層間絶縁層３１における階段状トレンチ３３ＴＲの底部に形成することで、サブ画素サイズを小さくしながら、光取り出し効果を増加させることができる。
【０４８０】
＜変形例２＞
なお、上述したように駆動用ＴＦＴ−第１電極コンタクト部２４は、層間絶縁層３１における階段状トレンチ３３ＴＲの底部に形成することが、発光領域１３内に駆動用ＴＦＴ−第１電極コンタクト部２４を簡便に形成することができるとともに、簡素な構成とすることができることから望ましい。しかしながら、本実施形態はこれに限定されるものではなく、階段状トレンチ３３ＴＲ内に、駆動用ＴＦＴ−第１電極コンタクト部２４を形成するためのコンタクトホールを別途形成することで、発光領域１３内に駆動用ＴＦＴ−第１電極コンタクト部２４を配置しても構わない。すなわち、駆動用ＴＦＴ−第１電極コンタクト部２４は、階段状トレンチ３３ＴＲの底部以外の領域に設けられていても構わない。
【０４８１】
＜変形例３＞
また、上記したように、トレンチ部に駆動用ＴＦＴ−第１電極コンタクト部２４を設ければ、サブ画素サイズを小さくすることができる。したがって、図６の（ａ）に示すサブ画素回路部１２においても、第１電極４１が、第１のトレンチ部４０ＴＲ１および第２のトレンチ部４０ＴＲ２のうち一方のトレンチ部で駆動用ＴＦＴ２３ａと接続する（つまり、第１のトレンチ部４０ＴＲ１および第２のトレンチ部４０ＴＲ２のうち一方のトレンチ部における第１電極４１と駆動用ＴＦＴ２３ａとを接続する）ことで、サブ画素サイズを小さくすることができる。
【０４８２】
同様に、図６の（ｂ）に示すサブ画素回路部１２においても、第１電極４１が、第１のトレンチ部４０ＴＲ１で駆動用ＴＦＴ２３ａと接続することで、サブ画素サイズを小さくすることができる。
【０４８３】
〔実施形態４〕
本発明の実施のさらに他の形態について、図１２の（ａ）・（ｂ）〜図１４の（ａ）・（ｂ）に基づいて説明すれば、以下の通りである。
【０４８４】
本実施形態では、実施形態３との相違点について説明するものとし、実施形態３で説明した構成要素と同じ機能を有する構成要素については、同じ符号を付記し、その説明を省略する。なお、本実施形態でも、実施形態１〜３と同様の変形が可能であることは、言うまでもない。
【０４８５】
＜表示パネル２＞
図１２の（ａ）は、本実施形態にかかる表示装置１の概略構成を示す平面図（透視図）であり、図１２（ｂ）は、図１２の（ａ）に示す画素回路部１１の概略構成を示す平面図である。
【０４８６】
また、図１３の（ａ）は、本実施形態にかかる表示パネル２のサブ画素回路部１２の概略構成を示す平面図（透視図）であり、図１３の（ｂ）は、図１３の（ａ）に示す表示パネル２のサブ画素回路部１２のＦ−Ｆ線矢視断面図であり、図１３の（ｃ）は、図１３の（ｂ）に示す表示パネル２において二点鎖線で囲まれた断面Ｓの概略構成の一例を示す断面図である。
【０４８７】
本実施形態にかかる表示パネル２には、複数（ｊ本）の走査線ＧＬ１〜ＧＬｊと、各走査線線ＧＬ１〜ＧＬｊにそれぞれ直交する、複数（ｋ本）のデータ線ＳＬ１〜ＳＬｋが配設されている。なお、本実施形態において、ｊおよびｋは、それぞれ２以上の整数を示す。
【０４８８】
なお、本実施形態でも、実施形態１〜３同様、特に区別の必要がない場合、走査線ＧＬ１〜ＧＬｊを総称して「走査線ＧＬ」と称し、データ線ＳＬ１〜ＳＬｋを総称して「データ線ＳＬ」と称する。
【０４８９】
表示パネル２には、各走査線ＧＬ（走査線ＧＬ１〜ＧＬｊ）と、各データ線ＳＬ（データ線ＳＬ１〜ＳＬｋ）との交点に対応して、複数（ｊ×ｋ個）のサブ画素回路部１２が、それぞれサブ画素として設けられている。
【０４９０】
本実施形態では、表示パネル２には、図１２の（ａ）・（ｂ）に示すようにＲＧＢＷの４つの異なる色を呈する４つの各色のサブ画素回路部１２（発光素子、画素回路）からなる画素回路部１１が、画素として、図１２の（ａ）に示すようにマトリクス状に設けられている。
【０４９１】
本実施形態にかかる表示パネル２は、図１２の（ａ）・（ｂ）および図１３の（ａ）〜（ｃ）に示すように、１画素が、隣接する２本の走査線ＧＬと隣接する２本のデータ線ＳＬとの交差（各交点）に対応して設けられた４つのサブ画素からなり、各サブ画素が正方形状を有している点を除けば、実施形態３にかかる表示パネル２と同じである。
【０４９２】
すなわち、本実施形態にかかる表示パネル２は、画素を構成する画素回路部１１が、図１２の（ａ）・（ｂ）に示すように、上下左右方向に田の字状に配列された、表示色が異なる４つのサブ画素回路部１２（画素回路、発光素子）によって構成されている点を除けば、実施形態３にかかる表示パネル２と同じである。
【０４９３】
本実施形態によれば、サブ画素回路部１２が田の字状に配列されていることで、例えば奇数行目の走査線ＧＬの延伸方向にはＲサブ画素回路部１２ＲとＧサブ画素回路部１２Ｇとが繰り返し並べて配列されており、例えば偶数行目の走査線ＧＬの延伸方向にはＢサブ画素回路部１２ＢとＷサブ画素回路部１２Ｗとが繰り返し並べて配列されている。また、奇数列目のデータ線ＳＬの延伸方向にはＲサブ画素回路部１２ＲとＢサブ画素回路部１２Ｂとが繰り返し並べて配列されており、例えば偶数列目のデータ線ＳＬの延伸方向にはＧサブ画素回路部１２ＧとＷサブ画素回路部１２Ｗとが繰り返し並べて配列されている。
【０４９４】
本実施形態によれば、このようにサブ画素回路部１２が田の字状に配列されていることで、１画素中のサブ画素数に対する走査線ＧＬの本数は２倍になるが、１画素中のサブ画素数に対するデータ線ＳＬの本数を１／２にすることができる。
【０４９５】
なお、本実施形態でも、Ｒサブ画素を構成するサブ画素回路部１２を「Ｒサブ画素回路部１２Ｒ」と称し、Ｇサブ画素を構成するサブ画素回路部１２を「Ｇサブ画素回路部１２Ｇ」と称し、Ｂサブ画素を構成するサブ画素回路部１２を「Ｂサブ画素回路部１２Ｂ」と称する。また、以下、Ｗサブ画素を構成するサブ画素回路部１２を「Ｗサブ画素回路部１２Ｗ」と称する。
【０４９６】
図１２の（ｂ）に示すように、Ｒサブ画素回路部１２Ｒ、Ｇサブ画素回路部１２Ｇ、Ｂサブ画素回路部１２Ｂ、およびＷサブ画素回路部１２Ｗの構成は、基本的に同じである。
【０４９７】
そこで、本実施形態でも、図１３の（ａ）・（ｂ）では、サブ画素回路部１２としてＲサブ画素回路部１２Ｒを例に挙げて、サブ画素回路部１２の構成について図示している。
【０４９８】
また、本実施形態でも、図１３の（ｃ）に示す断面Ｓ（第１のトレンチ部４０ＴＲ１の断面である断面ＳＦ１・ＳＦ２）の構成は、何れも同じである。そこで、図１３の（ｃ）では、断面Ｓとして断面ＳＦ２を例に挙げて、断面Ｓの構成について図示している。
【０４９９】
図１０の（ａ）・（ｂ）に示すように、本実施形態でも、実施形態３同様、各サブ画素回路部１２において、駆動用ＴＦＴ−第１電極コンタクト部２４は、サブトレンチエリア（サブトレンチ部）に設けられている。また、凹凸部３１ａ・４１ａ・４２ａ・４３ａは、第１のトレンチ部３４ＴＲ１・４０ＴＲ１内にのみ設けられており、サブトレンチエリア（すなわち、第２のトレンチ部３４ＴＲ２・４０ＴＲ２）には設けられていない。
【０５００】
このため、本実施形態にかかるサブ画素回路部１２は、上述したように、サブ画素回路部１２が正方形状であることを除けば、実施形態３にかかるサブ画素回路部１２と同じである。
【０５０１】
＜表示パネル２の製造方法＞
本実施形態にかかる表示パネル２の製造方法は、上述したようにサブ画素回路部１２が田の字状に配置されることを除けば、実施形態３と同じである。
【０５０２】
したがって、本実施形態にかかるサブ画素回路部１２は、平面視では正方形状を有しているが、各製造工程におけるサブ画素回路部１２の断面構造は、図１０の（ａ）〜（ｆ）および図１１の（ａ）〜（ｆ）と同じであり、ＥＬ層４２の形成工程において、ＲＧＢの塗り分けを行う代わりに、ＲＧＢＷ塗り分け方式によって、ＲＧＢＷの各色の発光層を塗り分け形成していることを除けば、実施形態３と同様の方法により製造することができる。
【０５０３】
したがって、本実施形態では、各製造工程におけるサブ画素回路部１２の断面構造の図示およびその説明を省略し、図１０の（ａ）〜（ｆ）および図１１の（ａ）〜（ｆ）の説明をもって本実施形態にかかる表示パネル２の製造方法の説明に代えるものとする。
【０５０４】
＜効果＞
以上のように、本実施形態にかかる表示パネル２は、サブ画素回路部１２が田の字状に配列されている点を除けば、実施形態３にかかる表示パネル２と同じである。このため、本実施形態でも、実施形態３と同様の効果を得ることができる。
【０５０５】
＜変形例１＞
（表示パネル２の概略構成）
図１４の（ａ）は、本変形例にかかるサブ画素回路部１２の概略構成を示す平面図（透視図）と該平面図に示すサブ画素回路部のＧ−Ｇ線矢視断面図とを、上下方向に並べて示す図である。なお、図１４の（ａ）中、上図が平面図を示し、下図が断面図を示す。なお、図１４の（ａ）・（ｂ）において、それぞれ、上図が平面図を示し、下図が断面図を示す。また、図１４の（ａ）でも、平面図（透視図）では、図示の便宜上、トレンチとして、層間絶縁層３１における第１のトレンチ部３４ＴＲ１および第２のトレンチ部３４ＴＲ２のみを図示している。
【０５０６】
このように、サブ画素回路部１２が田の字状に配置される場合であっても、ＥＬ素子４０は、発光領域１３内に、第１電極４１、ＥＬ層４２、および第２電極４２が、この順に互いに接して積層されてなる、掘り込み形状を有する少なくとも１つのトレンチを有していればよい。
【０５０７】
図１４の（ａ）では、本変形例の一例として、層間絶縁層３１に、同じ大きさの第１のトレンチ部３４ＴＲ１と第２のトレンチ部３４ＴＲ２とを、トレンチピッチ＝ｄ３１、トレンチ間スペース＝ｄ３２となるように並べて形成した例を示している。
【０５０８】
本変形例にかかる表示パネル２は、このように、各サブ画素回路部１２における発光領域１３内に、上記第１のトレンチ部３４ＴＲ１および第２のトレンチ部３４ＴＲ２によって形成される第１のトレンチ部４０ＴＲ１と第２のトレンチ部４０ＴＲ２とが水平方向に並べて設けられていることを除けば、図１の（ａ）・（ｂ）および図２に示す表示パネル２と同じ構成を有している。
【０５０９】
本変形例にかかる表示パネル２は、このように、各サブ画素回路部１２における発光領域１３内に、上記第１のトレンチ部３４ＴＲ１および第２のトレンチ部３４ＴＲ２によって形成される第１のトレンチ部４０ＴＲ１と第２のトレンチ部４０ＴＲ２とが水平方向に並べて設けられていることを除けば、図１２の（ａ）・（ｂ）および図１３の（ａ）〜（ｃ）に示す表示パネル２と同じ構成を有している。
【０５１０】
（表示パネル２の製造方法）
また、本変形例にかかる表示パネル２は、第１のトレンチ部４０ＴＲ１および第２のトレンチ部４０ＴＲ２を水平方向に形成するとともに、駆動用ＴＦＴ−第１電極コンタクト部２４を発光領域１３の外側に設けることを除けば、図１２の（ａ）・（ｂ）および図１３の（ａ）〜（ｃ）に示す表示パネル２と同様の方法により製造することができる。
【０５１１】
言い換えれば、本変形例にかかる表示パネル２の製造方法は、上述したようにサブ画素回路部１２が田の字状に配置されることを除けば、実施形態１の変形例１と同じである。したがって、ここでは、その説明を省略する。
【０５１２】
（効果）
本変形例でも、第１のトレンチ部４０ＴＲ１および第２のトレンチ部４０ＴＲ２は、第１電極４１、ＥＬ層４２、および第２電極４３が、この順に互いに接して積層されてなり、特許文献１のサブ画素５１０Ｒにおけるトレンチ５３０のように反射構造上に隔壁（絶縁層）を含まない。
【０５１３】
本変形例にかかる表示パネル２は、サブ画素回路部１２が田の字状に配置されることを除けば、実施形態１の変形例１と同じである。したがって、本変形例によれば、実施形態１の変形例１と同様の効果を得ることができる。
【０５１４】
＜変形例２＞
図１４の（ｂ）は、本変形例２にかかるサブ画素回路部１２の概略構成を示す平面図（透視図）と該平面図に示すサブ画素回路部のＨ−Ｈ線矢視断面図とを、上下方向に並べて示す図である。なお、図１４の（ｂ）でも、上図が平面図を示し、下図が断面図を示す。また、図１４の（ｂ）でも、平面図（透視図）では、図示の便宜上、トレンチとして、層間絶縁層３１におけるトレンチ部３４ＴＲのみを図示している。
【０５１５】
本変形例にかかる表示パネル２は、サブ画素回路部１２が田の字状に配置されることを除けば、実施形態１の変形例２と同じである。したがって、本変形例によれば、実施形態１の変形例１と同様の効果を得ることができる。
【０５１６】
また、本変形例にかかる表示パネル２の製造方法は、上述したようにサブ画素回路部１２が田の字状に配置されることを除けば、実施形態１の変形例２と同じである。
【０５１７】
したがって、本変形例では、これらの説明を省略する。以下では、上記変形例１・２に対する、図１３の（ａ）〜（ｃ）に示す表示パネル２のメリットについて説明する。
【０５１８】
（本実施形態の変形例１・２に対する、図１３の（ａ）〜（ｃ）に示す表示パネル２のメリット）
前述したように、表示パネルを高精細化すると、高精細化に伴って１画素サイズが小さくなる。このため、図１４の（ａ）・（ｂ）に示すようにサブ画素回路部１２を正方形状に形成した場合でも、従来のように同じ大きさのトレンチ部を所定のトレンチピッチ（トレンチピッチ＝ｄ３１）で並べて形成すると、トレンチ間スペースｄ３２の確保が困難となるおそれがある。この場合、図６の（ａ）・（ｂ）に示すサブ画素回路部１２同様、第１のトレンチ部３４ＴＲ１と第２のトレンチ部３４ＴＲ２とを互いに分離して形成することが困難となるおそれがある。
【０５１９】
しかしながら、実施形態１〜３同様、本実施形態でも、特許文献１のように、光を反射させる壁や土手となるトレンチ形状を、水平方向に、非発光領域で分断されたアイランド状に形成するのではなく、発光領域１３内に、内部が階段状の階段状トレンチを設けている。このため、図１４の（ａ）・（ｂ）に示す表示パネル２でも、図１の（ａ）・（ｂ）に示す表示パネル２と同様の効果を得ることができる。
【０５２０】
また、図１３の（ａ）〜（ｃ）に示す表示パネル２は、実施形態３同様、各サブ画素回路部１２において、駆動用ＴＦＴ−第１電極コンタクト部２４が、サブトレンチエリア（サブトレンチ部）に設けられている。すなわち、図１３の（ａ）〜（ｃ）に示す表示パネル２において、駆動用ＴＦＴ２３ａは、層間絶縁層３１における第２のトレンチ部３４ＴＲ２内に配置されており、第１電極４１は、該第１電極４１における第２のトレンチ部４１ＴＲ２で、駆動用ＴＦＴ２３ａと電気的に接続されている。
【０５２１】
このため、図１３の（ａ）〜（ｃ）に示す表示パネル２によれば、１画素が４つのサブ画素で構成されている場合に、図１４の（ａ）・（ｂ）に示す例と比較して、実施形態３と同様の理由で画素サイズを縮小することができ、より高精細化された表示パネル２を作製することが可能となる。このように、図１３の（ａ）〜（ｃ）に示す表示パネル２によれば、実施形態１と同様の効果に加えて、実施形態３と同様の効果を得ることができる。
【０５２２】
〔実施形態５〕
本発明の実施の他の形態について、図１５の（ａ）〜（ｄ）に基づいて説明すれば、以下の通りである。
【０５２３】
本実施形態では、実施形態１との相違点について説明するものとし、実施形態１で説明した構成要素と同じ機能を有する構成要素については、同じ符号を付記し、その説明を省略する。なお、本実施形態でも、実施形態１〜４と同様の変形が可能であることは、言うまでもない。
【０５２４】
＜表示パネル２＞
図１５の（ａ）は、本実施形態にかかる表示パネル２の画素回路部１１の概略構成を示す平面図（透視図）であり、図１５の（ｂ）は、本実施形態にかかる表示パネル２のサブ画素回路部１２の概略構成を示す平面図（透視図）であり、図１５の（ｃ）は、図１５の（ｂ）に示す表示パネル２のサブ画素回路部１２のＩ−Ｉ線矢視断面図であり、図１５の（ｄ）は、図１５の（ｃ）に示す表示パネル２において二点鎖線で囲まれた断面Ｓの概略構成の一例を示す断面図である。
【０５２５】
なお、本実施形態でも、図１５の（ａ）に示すように、Ｒサブ画素回路部１２Ｒ、Ｇサブ画素回路部１２Ｇ、およびＢサブ画素回路部１２Ｂの構成は、基本的に同じである。
【０５２６】
そこで、本実施形態でも、図１５の（ｂ）・（ｃ）では、サブ画素回路部１２としてＲサブ画素回路部１２Ｒを例に挙げて、サブ画素回路部１２の構成について図示している。
【０５２７】
また、本実施形態でも、図１５の（ｃ）に示す断面Ｓ（第１のトレンチ部４０ＴＲ１の断面である断面ＳＦ１・ＳＦ２および第２のトレンチ部４０ＴＲ２の断面である断面ＳＳ１）の構成は、何れも同じである。そこで、図１５の（ｄ）では、断面Ｓとして断面ＳＦ２を例に挙げて、断面Ｓの構成について図示している。
【０５２８】
実施形態１〜４では、表示装置１が、トップエミッション型の表示パネル２を備えたトップエミッション型の表示装置である場合を例に挙げて説明した。これに対し、本実施形態では、表示装置１が、ボトムエミッション型の表示パネル２を備えたボトムエミッション型の表示装置である場合を例に挙げて説明する。
【０５２９】
なお、本実施形態でも、実施形態１〜４同様、第１電極４１が陽極（パターン陽極）であり、第２電極４３が陰極（共通陰極）である場合を例に挙げて説明するが、本実施形態は、これに限定されるものではない。
【０５３０】
以下では、実施形態１との相異点について説明する。
【０５３１】
（半導体基板２０）
本実施形態で用いられる半導体基板２０は、絶縁性基板２１の裏面側から光を取り出すため、図１５の（ａ）〜（ｄ）に示すように、ＴＦＴ回路部２２が、発光領域１３以外の領域（つまり、発光領域１３の外側の非発光領域）に設けられている点を除けば、実施形態１で用いられる半導体基板２０と同じである。
【０５３２】
より具体的には、本実施形態では、図１５の（ａ）〜（ｄ）に示すように、ＴＦＴ回路部２２のうち、駆動用ＴＦＴ２３以外のＴＦＴ２３からなるＴＦＴ回路部２２ａが、駆動用ＴＦＴ−第１電極コンタクト部２４を挟んで発光領域１３とは反対側に設けられている点を除けば、実施形態１で用いられる半導体基板２０と同じである。
【０５３３】
なお、前述したように、表示パネル２がトップエミッション型である場合には、使用する絶縁性基板２１は特に限定されないが、本実施形態のように表示パネル２がボトムエミッション型である場合には、絶縁性基板２１としては、ガラス基板等の、透明または半透明の基板材料が用いられる。
【０５３４】
（第１電極４１および第２電極４２）
また、表示パネル２がボトムエミッション型である場合、ＥＬ層４２内で界面反射・導波している光を反射させて、半導体基板２０側から取り出すために、第２電極４３を、反射性を有する金属や合金等の反射性電極材料で形成し、第１電極４１を、透明または半透明の透光性電極材料で形成することが好ましい。
【０５３５】
なお、第１電極４１および第２電極４３に使用される、反射性電極材料および透光性電極材料等の電極材料は、実施形態１で例示した通りである。本実施形態でも、第１電極４１および第２電極４３は、それぞれ、１つの電極材料からなる単層であってもよいし、複数の電極材料からなる積層構造を有していてもよい。
【０５３６】
したがって、上述したようにＥＬ素子４０がボトムエミッション型のＥＬ素子である場合、第２電極４３を、反射性電極材料からなる反射電極と、透光性電極材料からなる透光性電極との積層構造としてもよい。
【０５３７】
＜表示パネル２の製造方法＞
本実施形態にかかる表示パネル２の製造方法は、上述したように駆動用ＴＦＴ２３以外のＴＦＴ２３からなるＴＦＴ回路部２２ａの形成位置が実施形態１と異なることを除けば、実施形態１と同じである。したがって、本実施形態では、その説明を省略する。
【０５３８】
＜表示パネル２の発光・光取り出し改善動作＞
また、本実施形態にかかる表示パネル２におけるサブ画素回路部１２の発光動作および光取り出し改善動作は、基本的には実施形態１と同じである。
【０５３９】
但し、本実施形態にかかる表示パネル２は、ボトムエミッション型であり、上述したように、ＥＬ層４２内で界面反射・導波している光を、第２電極４３を構成する反射電極で反射させて、半導体基板２０側から取り出す。
【０５４０】
このため、本実施形態では、ＥＬ層４２における発光層から放射された光が入射する第２電極４３におけるＥＬ層４２との界面に設けられた凹凸部４３ａで、第２電極４３の表面で発生した表面プラズモンによって一旦吸収されたエネルギーを、光エネルギーとして伝搬光に変換して再度取り出す。
【０５４１】
すなわち、本実施形態では、凹凸部４１ａではなく、凹凸部４３ａが、表面プラズモンを回折（回折出力）する回折格子（凹凸回折格子）として用いられる。
【０５４２】
なお、凹凸部４３ａの構成は実施形態１と同じであり、実施形態１と同様の変形を行うことができる。また、実施形態１における、例えば＜各凹凸部３１ａ・４１ａ・４２ａ・４３ａの構成＞の項等でなした、反射電極におけるＥＬ層４２側の表面に設けられた凹凸回折格子の説明は、凹凸部４１ａを凹凸部４３ａと読み替え、陽極を陰極と読み替えることができる。
【０５４３】
本実施形態では、図１５の（ｃ）に示すように、ＥＬ層４２における発光層と第２電極４３における反射電極（陰極メタル層）との界面で発生する表面プラズモンによるプラズモン効果（陰極メタル表面の自由電子振動）により、該反射電極に入射した光のうち、表面プラズモンの共振周波数と同じ波長の光（光エネルギー）は、該反射電極の表面に吸収される。
【０５４４】
しかしながら、表面プラズモンの寿命は比較的長く、第２電極４３の表面に凹凸部４３ａが設けられていることで、プラズモンの発光遷移により、吸収された光エネルギーが、再度、凹凸部４３ａの法線方向に、光として取り出される。
【０５４５】
このとき、ＥＬ層４２から放射された光が、反射電極表面にプラズモンを誘起し、エネルギーを吸収した後に再放射され、新たな発光が加わることで、本実施形態でも発光が増強される。
【０５４６】
＜効果＞
本実施形態では、ＥＬ素子４０からの光の取り出し方向が異なるとともに、表面プラズモンを回折させる回折格子として、発光領域１３における第２電極４３の表面、すなわち、陰極メタル層におけるＥＬ層４２との界面に、サブミクロンオーダーレベル（例えば、数十〜数百ｎｍレベル）のピッチＰ１（凸幅および凹幅）並びに凹凸高さＨ４を有する凹凸部４３ａが設けられていることを除けば、実施形態１と同じである。
【０５４７】
このため、本実施形態によれば、実施形態１と同様の効果を得ることができる。
【０５４８】
但し、本実施形態では、ＥＬ素子４０からの光の取り出し方向が異なるとともに、発光領域１３における第２電極４３の表面に、表面プラズモンを回折させる回折格子として凹凸部４３ａが設けられていることで、陰極メタル層表面における光エネルギーのプラズモン散逸を抑制し、該陰極メタル層表面における光エネルギーのプラズモン吸収から、再度、光を取り出し、トレンチエッジの陰極メタル層（反射電極、反射メタル部）で、その下面側に光が取り出される。しかしながら、本実施形態でも、発光層内の導波光の減衰を抑え、光取り出し効率を大幅に向上させることができる点は、実施形態１と同じである。
【０５４９】
したがって、本実施形態によれば、高精細パネルにおいても光取り出し効率を向上することができる、ボトムエミッション型のＥＬ素子４０、サブ画素回路部１２、画素回路部１１、表示パネル２、および表示装置１を、提供することができる。
【０５５０】
なお、本実施形態では、実施形態１に対する変形例として、図１５の（ａ）〜（ｄ）に示すように、図１の（ａ）〜（ｃ）に示す表示パネルをボトムエミッション型とした場合を例に挙げて説明した。しかしながら、本実施形態はこれに限定されるものではなく、実施形態１に対する変形例として、例えば図６の（ａ）または図６の（ｂ）に示す表示パネルをボトムエミッション型としてもよいことは言うまでもない。また、上述したように、実施形態２〜４と同様の変形も可能であり、実施形態２〜４の何れかにかかる表示パネルをボトムエミッション型としてもよいことも言うまでもない。
【０５５１】
〔まとめ〕
本発明の態様１にかかる発光素子（サブ画素回路部１２）は、基板（絶縁性基板２１）上に、層間絶縁層３１を介して、第１電極４１と、少なくとも発光層を含むエレクトロルミネッセンス層（ＥＬ層４２）と、第２電極４２とが、この順に積層されてなり、上記第１電極４１および第２電極４３のうち一方の電極が反射電極を含むとともに、１つの発光領域１３内に、掘り込み形状を有する少なくとも１つのトレンチ（反射性トレンチ、例えば、階段状トレンチ４０ＴＲ、第１のトレンチ部４１ＴＲ１、第２のトレンチ部４３ＴＲ２、第３のトレンチ部４３ＴＲ３）を有し、上記トレンチは、上記第１電極４１と、上記エレクトロルミネッセンス層と、上記第２電極４３とが、この順に互いに接して積層されてなり、上記反射電極における上記エレクトロルミネッセンス層側の表面に、表面プラズモンを回折するサブミクロンオーダーの凹凸部が設けられている。
【０５５２】
本発明の態様２にかかる発光素子（サブ画素回路部１２）は、上記態様１において、上記発光領域１３内に上記トレンチが複数設けられていてもよい。
【０５５３】
本発明の態様３にかかる発光素子（サブ画素回路部１２）は、上記態様２において、上記複数のトレンチは、平面視で１つのトレンチ（例えば第１のトレンチ部４１ＴＲ１）内に該トレンチよりも小さいサブトレンチ（例えば第２のトレンチ部４３ＴＲ２、第３のトレンチ部４３ＴＲ３）が少なくとも１つ設けられた階段状トレンチ（例えば階段状トレンチ４０ＴＲ）を形成していてもよい。
【０５５４】
つまり、本態様によれば、特許文献１のように、光を反射させる壁や土手となるトレンチ形状を、水平方向に、非発光領域で分断されたアイランド状に形成するのではなく、発光領域１３内に、メイントレンチ内に少なくとも１つのサブトレンチが設けられた階段状トレンチを設けてもよい。
【０５５５】
例えば、本態様にかかる発光素子は、１つのトレンチ内、例えば、メイントレンチとなる第１のトレンチ部４１ＴＲ１内に、該第１のトレンチ部４１ＴＲ１よりも小さい少なくとも１つのサブトレンチ（つまり、第１のトレンチ部４１ＴＲ１よりも小さい縦横サイズを有する第２のトレンチ部４２ＴＲ１）が設けられた、内部が階段状の階段状トレンチが設けられていてもよい。
【０５５６】
あるいは、本態様にかかる発光素子は、水平方向に設けられたトレンチ内、例えば、第１のトレンチ部４１ＴＲ１および第２のトレンチ部４２ＴＲ１のうち少なくとも一方のトレンチ内に、該トレンチよりも小さい少なくとも１つのトレンチが設けられた、内部が階段状の階段状トレンチが設けられていてもよい。つまり、メイントレンチは、水平方向に複数設けられていてもよい。
【０５５７】
本発明の態様４にかかる発光素子（サブ画素回路部１２）は、上記態様２または３において、上記発光領域１３内に、上記複数のトレンチが平面視で並んで設けられていてもよい。
【０５５８】
本発明の態様５にかかる発光素子（サブ画素回路部１２）は、上記態様１〜４の何れかにおいて、上記層間絶縁層３１は、上記発光領域１３内に、上記トレンチに対応した形状を有するトレンチ（絶縁性トレンチ、例えば、トレンチ部３４ＴＲ、第１のトレンチ部３４ＴＲ１、第２のトレンチ部３４ＴＲ２、第３のトレンチ部３４ＴＲ３、階段状トレンチ３３ＴＲ）を有し、上記第１電極４１、エレクトロルミネッセンス層（ＥＬ層４２）、および第２電極４３は、上記発光領域１３内において、上記層間絶縁層３１上に、上記層間絶縁層３１における上記トレンチに沿って積層されていてもよい。
【０５５９】
本発明の態様６にかかる発光素子（サブ画素回路部１２）は、上記態様３において、上記サブトレンチは、第１のサブトレンチ（例えば第２のトレンチ部４１ＴＲ２、あるいは、第２のトレンチ部４３ＴＲ２）と第２のサブトレンチ（例えば第３のトレンチ部４１ＴＲ３、あるいは、第３のトレンチ部４３ＴＲ３）とを備え、上記第１のサブトレンチ内に上記第２のサブトレンチが形成されていてもよい。
【０５６０】
本発明の態様７にかかる発光素子（サブ画素回路部１２）は、上記態様１〜６の何れかにおいて、上記第１電極４１が上記反射電極を備え、上記反射電極で反射した光を上記第２電極４３側から外部に取り出してもよい。
【０５６１】
本発明の態様８にかかる発光素子（サブ画素回路部１２）は、上記態様１〜７の何れかにおいて、上記基板（絶縁性基板２１）上に、上記第１電極４１に接続され、上記第１電極４１と上記エレクトロルミネッセンス層（ＥＬ層４２）と上記第２電極４３とからなるエレクトロルミネッセンス素子（ＥＬ素子４０）に駆動電流を供給する駆動トランジスタ（駆動用ＴＦＴ２３ａ）を含む駆動回路部（ＴＦＴ回路部２２）が設けられており、上記第１電極４１は、上記少なくとも１つのトレンチのうちの１つで上記駆動トランジスタと接続されていてもよい。
【０５６２】
本発明の態様９にかかる発光素子（サブ画素回路部１２）は、上記態様８において、上記第２電極４３が上記反射電極を備え、上記駆動回路部（ＴＦＴ回路部２２）が上記発光領域１３の外側の非発光領域に設けられており、上記反射電極で反射した光を上記第１電極４１側から外部に取り出してもよい。
【０５６３】
本発明の態様１０にかかる発光素子（サブ画素回路部１２）は、上記態様１〜９の何れかにおいて、上記凹凸部（凹凸部４１ａまたは凹凸部４３ａ）は、発光光の波長よりも小さい周期構造を有していてもよい。
【０５６４】
本発明の態様１１にかかる表示パネル２は、上記態様１〜１０の何れかにかかる発光素子が複数配列されていてもよい。
【０５６５】
本発明の態様１２にかかる表示パネル２は、上記態様１１において、複数のサブ画素（サブ画素回路部１２）からなる画素（画素回路部１１）がマトリクス状に配列されており、上記サブ画素が上記発光素子（サブ画素回路部１２）で構成されていてもよい。
【０５６６】
本発明の態様１３にかかる表示パネル２は、上記態様１２において、複数の走査線ＧＬおよびデータ線ＳＬを備え、上記画素（画素回路部１１）が、隣接する２本の走査線と隣接する２本のデータ線との各交点に対応して設けられた４つのサブ画素（サブ画素回路部１２）からなっていてもよい。
【０５６７】
本発明の態様１４にかかる表示装置１は、上記態様１１〜１３の何れかにかかる表示パネル２を備えている。
【０５６８】
本発明の態様１５にかかる電子機器（例えば表示パネル２、表示装置１、あるいは照明装置等）は、上記態様１〜１０の何れかにかかる発光素子（サブ画素回路部１２）を備えている。
【０５６９】
本発明の態様１６にかかる発光素子（サブ画素回路部１２）の製造方法は、基板（絶縁性基板２１）上に積層された層間絶縁層３１における発光領域１３の形成領域に、サブミクロンオーダーの凹凸部３１ａを有する、少なくとも１つのトレンチ（絶縁性トレンチ、例えば、トレンチ部３４ＴＲ、第１のトレンチ部３４ＴＲ１、第２のトレンチ部３４ＴＲ２、第３のトレンチ部３４ＴＲ３、階段状トレンチ３３ＴＲ）を形成する工程と、上記層間絶縁層３１上に、上記層間絶縁層３１のトレンチに沿って、サブミクロンオーダーの凹凸部４１ａを有するトレンチ（例えば、第１のトレンチ部４１ＴＲ１、第２のトレンチ部４１ＴＲ２、第３のトレンチ部４１ＴＲ３）が設けられた第１電極４１を形成する工程と、上記第１電極４１上に、上記第１電極４１における上記トレンチ（例えば、第１のトレンチ部４１ＴＲ１、第２のトレンチ部４１ＴＲ２、第３のトレンチ部４１ＴＲ３）を囲むように上記トレンチ（例えば、第１のトレンチ部４１ＴＲ１、第２のトレンチ部４１ＴＲ２、第３のトレンチ部４１ＴＲ３）が形成されていない上記第１電極４１の端部を覆う、発光領域１３が開口されたエッジカバー５１を形成する工程と、上記第１電極４１上に、少なくとも発光層を含むエレクトロルミネッセンス層（ＥＬ層４２）および第２電極４３を、上記第１電極４１における上記トレンチ（例えば、第１のトレンチ部４１ＴＲ１、第２のトレンチ部４１ＴＲ２、第３のトレンチ部４１ＴＲ３）において、上記第１電極４１と上記エレクトロルミネッセンス層と上記第２電極４３とがこの順に互いに接して積層されるとともに、上記エレクトロルミネッセンス層および上記第２電極４３が、それぞれ、上記第１電極４１のトレンチに沿って、サブミクロンオーダーの凹凸部（凹凸部４２ａ・４３ａ）が設けられたトレンチを有するように形成する工程と、を備え、上記第１電極４１および第２電極４３のうち一方の電極に反射電極を使用する。
【０５７０】
本発明の態様１７にかかる発光素子（サブ画素回路部１２）の製造方法は、上記態様１６において、上記層間絶縁層３１に上記トレンチを形成する工程では、上記層間絶縁層３１における発光領域１３の形成領域に、上記トレンチを複数形成してもよい。
【０５７１】
本発明の態様１８にかかる発光素子（サブ画素回路部１２）の製造方法は、上記態様１７において、上記層間絶縁層３１に上記トレンチを形成する工程では、平面視で１つのトレンチ（例えば第１のトレンチ部４１ＴＲ１）内に該トレンチよりも小さいサブトレンチ（例えば第２のトレンチ部４３ＴＲ２、第３のトレンチ部４３ＴＲ３）が少なくとも１つ設けられた階段状トレンチ（例えば階段状トレンチ４０ＴＲ）を形成してもよい。
【０５７２】
例えば、上記層間絶縁層３１に上記トレンチを形成する工程では、１つのトレンチ内、例えば、メイントレンチとなる第１のトレンチ部３４ＴＲ１内に、該第１のトレンチ部３４ＴＲ１よりも小さい少なくとも１つのサブトレンチ（つまり、第１のトレンチ部３４ＴＲ１よりも小さい縦横サイズを有する第２のトレンチ部３４ＴＲ１）が設けられた、内部が階段状の階段状トレンチを形成してもよい。
【０５７３】
あるいは、上記層間絶縁層３１に上記トレンチを形成する工程では、水平方向に設けられたトレンチ内、例えば、第１のトレンチ部３４ＴＲ１および第２のトレンチ部３４ＴＲ１のうち少なくとも一方のトレンチ内に、該トレンチよりも小さい少なくとも１つのトレンチが設けられた、内部が階段状の階段状トレンチを形成してもよい。つまり、メイントレンチは、水平方向に複数設けられてもよい。
【０５７４】
本発明の態様１９にかかる発光素子（サブ画素回路部１２）の製造方法は、上記態様１７において、上記層間絶縁層３１に上記トレンチを形成する工程では、上記トレンチを平面視で複数並べて形成してもよい。
【０５７５】
本発明の態様２０にかかる発光素子（サブ画素回路部１２）の製造方法は、上記態様１６〜１９の何れかにおいて、上記層間絶縁層３１に上記トレンチを形成する工程では、上記反射電極における上記エレクトロルミネッセンス層（ＥＬ層４２）側の表面に、発光光の波長よりも小さい周期構造を有する凹凸部（凹凸部４１ａまたは凹凸部４３ａ）が形成されるように、上記層間絶縁層３１における上記トレンチに上記凹凸部３１ａを形成してもよい。
【０５７６】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
【産業上の利用可能性】
【０５７７】
本発明は、有機ＥＬ素子を用いた各種デバイスに利用することが可能であり、例えばテレビ等の表示装置や照明装置等に利用することができる。
【符号の説明】
【０５７８】
１    表示装置
２    表示パネル
３    ゲートスキャンドライバ
４    ソースドライバ
１１    画素回路部
１２    サブ画素回路部（発光素子）
１２Ｒ  Ｒサブ画素回路部（発光素子）
１２Ｇ  Ｇサブ画素回路部（発光素子）
１２Ｂ  Ｂサブ画素回路部（発光素子）
１２Ｗ  Ｗサブ画素回路部（発光素子）
１３    発光領域
２０    半導体基板
２１    絶縁性基板（基板）
２２    ＴＦＴ回路部
２２ａ  ＴＦＴ回路部
２３    ＴＦＴ
２４    駆動用ＴＦＴ−第１電極コンタクト部
３１    層間絶縁層
３２    コンタクトホール
３３ＴＲ・４０ＴＲ  階段状トレンチ
３４ＴＲ  トレンチ部
３４ＴＲ１・４０ＴＲ１・４１ＴＲ１・４２ＴＲ１・４３ＴＲ１  第１のトレンチ部（メイントレンチ）
３４ＴＲ２・４０ＴＲ２・４１ＴＲ２・４２ＴＲ２・４３ＴＲ２  第２のトレンチ部（サブトレンチ、第１のサブトレンチ）
３４ＴＲ３・４０ＴＲ３・４１ＴＲ３・４２ＴＲ３・４３ＴＲ３  第３のトレンチ部（サブトレンチ、第２のサブトレンチ）
４０    ＥＬ素子
４１    第１電極
４１ＴＲ１ａ・４１ＴＲ１ｂ・４１ＴＲ２ａ・４１ＴＲ２ｂ・４１ＴＲ３ａ・４１ＴＲ３ｂ  側壁
４２    ＥＬ層（エレクトロルミネッセンス層）
４３    第２電極
４３ＴＲ１ａ・４３ＴＲ１ｂ・４３ＴＲ２ａ・４３ＴＲ２ｂ・４３ＴＲ３ａ・４３ＴＲ３ｂ  側壁
５１    エッジカバー
５２    開口部
６１・６３・６５・６７・７１・７３  感光性レジスト
６２・６４・６６・６８・７２・７４  フォトマスク
ＧＬ    走査線
ＳＬ    データ線
【図１】
2016084727.tif 000003
【図２】
2016084727.tif 000004
【図３】
2016084727.tif 000005
【図４】
2016084727.tif 000006
【図５】
2016084727.tif 000007
【図６】
2016084727.tif 000008
【図７】
2016084727.tif 000009
【図８】
2016084727.tif 000010
【図９】
2016084727.tif 000011
【図１０】
2016084727.tif 000012
【図１１】
2016084727.tif 000013
【図１２】
2016084727.tif 000014
【図１３】
2016084727.tif 000015
【図１４】
2016084727.tif 000016
【図１５】
2016084727.tif 000017
【図１６】
2016084727.tif 000018
【国際調査報告】
2016084727.tif 000019
2016084727.tif 000020
2016084727.tif 000021
2016084727.tif 000022