(57)【要約】  本技術は、導体ループの変化によりその導体ループに生じるノイズの発生を抑制することができるようにする回路基板、撮像素子、並びに電子機器に関する。本技術の回路基板は、導体により形成され、導体により少なくとも一部の寸法が可変の導体ループを形成することができる回路と、自身が発生した磁界によって回路により形成される導体ループに誘導起電力が生じる位置に形成され、導体ループの寸法の変化による誘導起電力の変化を抑制する構造を有する複数の導体とを備える。本技術は、例えば、撮像素子や電子機器に適用することができる。
2015198913.tif 000002
【特許請求の範囲】
【請求項１】
導体により形成され、前記導体により少なくとも一部の寸法が可変の導体ループを形成することができる回路と、
自身が発生した磁界によって前記回路により形成される前記導体ループに誘導起電力が生じる位置に形成され、前記導体ループの寸法の変化による誘導起電力の変化を抑制する構造を有する複数の導体と
を備える回路基板。
【請求項２】
前記複数の導体は、１または複数の導体が、複数の他の導体の間に形成され、前記１または複数の導体の電流の向きが、少なくとも一部において、前記他の導体の電流の向きと異なる
請求項１に記載の回路基板。
【請求項３】
前記１または複数の導体による磁力線の、前記導体ループのループ面内を通過する方向が、前記他の導体による磁力線の、前記導体ループのループ面内を通過する方向に対して逆向きとなる
請求項２に記載の回路基板。
【請求項４】
前記１または複数の導体による前記導体ループのループ面内の磁束の方向が、前記他の導体による前記導体ループのループ面内の磁束の方向に対して逆向きとなる
請求項２に記載の回路基板。
【請求項５】
前記複数の導体は、複数階層に形成される
請求項１に記載の回路基板。
【請求項６】
前記複数の導体は、階層方向に隣接し、電流の向きが互いに同一である２の導体により形成される導体ペアを含む
請求項５に記載の回路基板。
【請求項７】
前記複数の導体は、階層方向に隣接し、電流の向きが少なくとも一部において互いに異なる２の導体により形成される導体ペアを含む
請求項１に記載の回路基板。
【請求項８】
前記導体ペアの各導体の電流の向きと、前記導体ペアの各導体と階層内方向に隣接する他の導体の電流の向きとが、少なくとも一部において、互いに異なる
請求項７に記載の回路基板。
【請求項９】
前記導体ペアの各導体の一部の電流の向きが、他の部分の電流の向きと異なる
請求項７に記載の回路基板。
【請求項１０】
前記導体ペアは、長手方向に形状が周期的に変化する周期構造を有し、
前記導体ペアによる磁力線の方向が、前記周期構造の半周期毎に変化する
請求項７に記載の回路基板。
【請求項１１】
前記複数の導体は、前記導体ペアを複数含み、
隣接する前記導体ペア同士の、それぞれにおける前記周期構造の起点位置が互いに異なる
請求項１０に記載の回路基板。
【請求項１２】
隣接する前記導体ペア同士の、前記周期構造の前記起点位置のずらし量は、前記導体ペアの前記周期構造の２分の１周期以下である
請求項１１に記載の回路基板。
【請求項１３】
隣接する前記導体ペア同士の、前記周期構造の前記起点位置のずらし量は、前記導体ペアを構成する少なくとも１の導体の導体幅と同一である
請求項１１に記載の回路基板。
【請求項１４】
少なくとも１の前記導体ペアの前記周期構造の周期長が、他の前記導体ペアの前記周期構造の周期長と異なる
請求項１１に記載の回路基板。
【請求項１５】
前記導体ペアの一部の前記周期構造は、前記導体ペアの他の部分の前記周期構造と異なる周期長を有する
請求項１０に記載の回路基板。
【請求項１６】
前記周期構造は、前記２の導体により形成されるミアンダ形状若しくはツイスト形状、または、前記ミアンダ形状および前記ツイスト形状の組み合わせである
請求項１０に記載の回路基板。
【請求項１７】
前記導体ペアは、前記２の導体の他に、光の通過を抑制する遮光配線をさらに含む
請求項７に記載の回路基板。
【請求項１８】
前記複数の導体は、前記回路と異なる階層の、前記回路と重畳する位置に形成される
請求項１に記載の回路基板。
【請求項１９】
被写体からの光を光電変換する複数の画素を有し、前記画素の選択において、選択される前記画素に応じた大きさおよび形状の、導体からなる導体ループが実質構成される画素部と、
自身が発生した磁界によって前記画素部により形成される前記導体ループに誘導起電力が生じる位置に形成され、前記導体ループの寸法の変化による誘導起電力の変化を抑制する構造を有する複数の導体と
を備える撮像素子。
【請求項２０】
被写体を撮像する撮像部と、
前記撮像部による撮像により得られた画像データを画像処理する画像処理部と
を備え、
前記撮像部は、
前記被写体からの光を光電変換する複数の画素を有し、前記画素の選択において、選択される前記画素に応じた大きさおよび形状の、導体からなる導体ループが実質構成される画素部と、
自身が発生した磁界によって前記画素部により形成される前記導体ループに誘導起電力が生じる位置に形成され、前記導体ループの寸法の変化による誘導起電力の変化を抑制する構造を有する複数の導体と
を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、回路基板、撮像素子、並びに電子機器に関し、特に、導体ループの変化によりその導体ループに生じるノイズの発生を抑制することができるようにした回路基板、撮像素子、並びに電子機器に関する。
【背景技術】
【０００２】
例えば、半導体集積回路等において、電源配線近傍に導体ループが形成される回路が存在する場合、その電源配線から発生する磁力線と直交する導体ループに誘導起電力が発生し、それにより導体ループにノイズが発生するおそれがあった。【０００３】
ところで、導体に流れる電流により生じる磁束を相殺させる電源配線構造が考えられた（例えば、特許文献１および特許文献２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平０５−１２０９２８号公報
【特許文献２】特表平０９−５０２３０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、これらの配線構造においては導体ループの寸法が変化について考慮されていなかった。実際の配線レイアウトにおいては、様々な要因により制約が生じるため、これらの配線構造を全ての配線に適用することは困難である。そのため、その他の配線構造も求められていた。【０００６】
本技術は、このような状況に鑑みて提案されたものであり、導体ループの変化によりその導体ループに生じるノイズの発生を抑制することができるようにすることを目的とする。
【課題を解決するための手段】
【０００７】
本技術の一側面は、導体により形成され、前記導体により少なくとも一部の寸法が可変の導体ループを形成することができる回路と、自身が発生した磁界によって前記回路により形成される前記導体ループに誘導起電力が生じる位置に形成され、前記導体ループの寸法の変化による誘導起電力の変化を抑制する構造を有する複数の導体とを備える回路基板である。【０００８】
前記複数の導体は、１または複数の導体が、複数の他の導体の間に形成され、前記１または複数の導体の電流の向きが、少なくとも一部において、前記他の導体の電流の向きと異なるようにすることができる。【０００９】
前記１または複数の導体による磁力線の、前記導体ループのループ面内を通過する方向が、前記他の導体による磁力線の、前記導体ループのループ面内を通過する方向に対して逆向きとなるようにすることができる。【００１０】
前記１または複数の導体による前記導体ループのループ面内の磁束の方向が、前記他の導体による前記導体ループのループ面内の磁束の方向に対して逆向きとなるようにすることができる。【００１１】
前記複数の導体は、複数階層に形成されるようにすることができる。【００１２】
前記複数の導体は、階層方向に隣接し、電流の向きが互いに同一である２の導体により形成される導体ペアを含むようにすることができる。【００１３】
前記複数の導体は、階層方向に隣接し、電流の向きが少なくとも一部において互いに異なる２の導体により形成される導体ペアを含むようにすることができる。【００１４】
前記導体ペアの各導体の電流の向きと、前記導体ペアの各導体と階層内方向に隣接する他の導体の電流の向きとが、少なくとも一部において、互いに異なるようにすることができる。【００１５】
前記導体ペアの各導体の一部の電流の向きが、他の部分の電流の向きと異なるようにすることができる。【００１６】
前記導体ペアは、長手方向に形状が周期的に変化する周期構造を有し、前記導体ペアによる磁力線の方向が、前記周期構造の半周期毎に変化するようにすることができる。【００１７】
前記複数の導体は、前記導体ペアを複数含み、隣接する前記導体ペア同士の、それぞれにおける前記周期構造の起点位置が互いに異なるようにすることができる。【００１８】
隣接する前記導体ペア同士の、前記周期構造の前記起点位置のずらし量は、前記導体ペアの前記周期構造の２分の１周期以下であるようにすることができる。【００１９】
隣接する前記導体ペア同士の、前記周期構造の前記起点位置のずらし量は、前記導体ペアを構成する少なくとも１の導体の導体幅と同一であるようにすることができる。【００２０】
少なくとも１の前記導体ペアの前記周期構造の周期長が、他の前記導体ペアの前記周期構造の周期長と異なるようにすることができる。【００２１】
前記導体ペアの一部の前記周期構造は、前記導体ペアの他の部分の前記周期構造と異なる周期長を有するようにすることができる。【００２２】
前記周期構造は、前記２の導体により形成されるミアンダ形状若しくはツイスト形状、または、前記ミアンダ形状および前記ツイスト形状の組み合わせであるようにすることができる。【００２３】
前記導体ペアは、前記２の導体の他に、光の通過を抑制する遮光配線をさらに含むことができる。【００２４】
前記複数の導体は、前記回路と異なる階層の、前記回路と重畳する位置に形成されるようにすることができる。【００２５】
本技術の他の側面は、被写体からの光を光電変換する複数の画素を有し、前記画素の選択において、選択される前記画素に応じた大きさおよび形状の、導体からなる導体ループが実質構成される画素部と、自身が発生した磁界によって前記画素部により形成される前記導体ループに誘導起電力が生じる位置に形成され、前記導体ループの寸法の変化による誘導起電力の変化を抑制する構造を有する複数の導体とを備える撮像素子である。【００２６】
本技術のさらに他の側面は、被写体を撮像する撮像部と、前記撮像部による撮像により得られた画像データを画像処理する画像処理部とを備え、前記撮像部は、前記被写体からの光を光電変換する複数の画素を有し、前記画素の選択において、選択される前記画素に応じた大きさおよび形状の、導体からなる導体ループが実質構成される画素部と、自身が発生した磁界によって前記画素部により形成される前記導体ループに誘導起電力が生じる位置に形成され、前記導体ループの寸法の変化による誘導起電力の変化を抑制する構造を有する複数の導体とを備える電子機器である。【００２７】
本技術の一側面においては、導体により形成され、導体により少なくとも一部の寸法が可変の導体ループを形成することができる回路と、自身が発生した磁界によって回路により形成される導体ループに誘導起電力が生じる位置に形成され、導体ループの寸法の変化による誘導起電力の変化を抑制する構造を有する複数の導体とが備えられる。【００２８】
本技術の他の側面においては、撮像素子において、被写体からの光を光電変換する複数の画素を有し、前記画素の選択において、選択される前記画素に応じた大きさおよび形状の、導体からなる導体ループが実質構成される画素部と、自身が発生した磁界によって前記画素部により形成される前記導体ループに誘導起電力が生じる位置に形成され、前記導体ループの寸法の変化による誘導起電力の変化を抑制する構造を有する複数の導体とが備えられる。【００２９】
本技術のさらに他の側面においては、電子機器において、被写体を撮像する撮像部と、前記撮像部による撮像により得られた画像データを画像処理する画像処理部とを備え、前記撮像部は、前記被写体からの光を光電変換する複数の画素を有し、前記画素の選択において、選択される前記画素に応じた大きさおよび形状の、導体からなる導体ループが実質構成される画素部と、自身が発生した磁界によって前記画素部により形成される前記導体ループに誘導起電力が生じる位置に形成され、前記導体ループの寸法の変化による誘導起電力の変化を抑制する構造を有する複数の導体とが備えられる。
【発明の効果】
【００３０】
本技術によれば、撮像画像を得ることが出来る。また本技術によれば、導体ループの変化によりその導体ループに生じるノイズの発生を抑制することができる。
【図面の簡単な説明】
【００３１】
【図１】導体ループの変化による誘導起電力の変化を説明する図である。
【図２】イメージセンサの主な構成例を示す図である。
【図３】画素・アナログ処理部の主な構成例を示す図である。
【図４】画素アレイの主な構成例を示す図である。
【図５】単位画素の主な構成例を示す図である。
【図６】デジタル処理部の電源配線の例を示す図である。
【図７】デジタル処理部の電源配線の例を示す図である。
【図８】デジタル処理部の電源配線の例を示す図である。
【図９】デジタル処理部の電源配線の例を示す図である。
【図１０】デジタル処理部の電源配線の例を示す図である。
【図１１】磁界強度分布の例を示す図である。
【図１２】磁界強度分布の例を示す図である。
【図１３】磁界強度分布の例を示す図である。
【図１４】磁界強度分布の例を示す図である。
【図１５】磁界強度の比較例を示す図である。
【図１６】導体ループ幅の変化による磁束の変化の比較例を示す図である。
【図１７】導体ループ長の変化による磁束の変化の比較例を示す図である。
【図１８】残留磁束の例を説明する図である。
【図１９】残留磁束の例を説明する図である。
【図２０】ずらし量と磁界強度の比較例を示す図である。
【図２１】ずらし量と磁界強度の比較例を示す図である。
【図２２】ずらし量と磁界強度の比較例を示す図である。
【図２３】導体ループ幅の変化による磁束の変化の比較例を示す図である。
【図２４】導体ループの変化による磁束の変化の比較例を示す図である。
【図２５】周期構造のずらし量の例を説明する図である。
【図２６】導体ペアの構成例を説明する図である。
【図２７】導体ペアの構成例を説明する図である。
【図２８】導体ペアの構成例を説明する図である。
【図２９】導体ペアの構成例を説明する図である。
【図３０】導体ペアの構成例を説明する図である。
【図３１】デジタル処理部の電源配線の例を示す図である。
【図３２】デジタル処理部の電源配線の例を示す図である。
【図３３】デジタル処理部の電源配線の例を示す図である。
【図３４】デジタル処理部の電源配線の例を示す図である。
【図３５】導体ループ長の変化による磁束の変化の比較例を示す図である。
【図３６】チップの積層構造の例を説明する図である。
【図３７】撮像装置の主な構成例を示す図である。
【発明を実施するための形態】
【００３２】
以下、本開示を実施するための形態（以下実施の形態とする）について説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（イメージセンサ）
２．第２の実施の形態（撮像装置）
【００３３】
＜１．第１の実施の形態＞
＜導体ループと磁束＞
例えば、半導体集積回路等において、電源配線近傍に導体ループが形成される回路が存在する場合、その電源配線から発生する磁力線と直交する導体ループに誘導起電力が発生するため、導体ループにノイズが発生するおそれがあった。
【００３４】
例えば、図１に示されるような、所謂イメージセンサ等の撮像用半導体装置においては、ピクセルチップ（Pixel chip）の画素領域に導体ループが形成され、そのピクセルチップに積層されるロジックチップ（Logic chip）の、この導体ループの近傍には、デジタル電源を供給するための電源配線が形成される。そして、この導体ループのループ面内にはこの電源配線による磁束が通過し、それによって導体ループに誘導起電力が発生する。
【００３５】
この画素領域に形成される導体ループの寸法は、画素の選択位置によって変わる。図１の例の場合、画素Ａを選択した際に形成される導体ループの大きさや形状は、画素Ａと異なる位置の画素Ｂを選択した際に形成される同電ループの大きさや形状と異なる。
【００３６】
このように導体ループの寸法が変化すると、導体ループのループ面内を通過する磁束が変化し、それによって導体ループに発生する誘導起電力が大きく変化するおそれがあった。また、その誘導起電力の変化により、画素から読み出される画素信号にノイズが生じるおそれがあった。そして、このノイズにより、撮像画像に縞状の画像ノイズが発生するおそれがあった。つまり、撮像画像の画質が低減するおそれがあった。
【００３７】
ところで、特許文献１や特許文献２において、導体ループのループ面での磁束を相殺させる電源配線構造が考えられた。
【００３８】
例えば、特許文献１には、絶縁フィルムを介して配置される一対のフラット導体を備えるフラットケーブルが開示されている。この一対のフラット導体はともにこのフラットケーブルの面に沿ってウェーブ状に蛇行しており、このフラットケーブルの面方向と直交する方向からみて、互いが交差する２点間に、フラット導体で囲まれる領域を形成している。この領域を囲むフラット導体の向きが順次入れ替わるため、この領域の磁束が相殺される。
【００３９】
また、例えば、特許文献２には、隣り合うツイスト構造の導体ペア同士で、一方の交差部を、他方の平行部分のほぼ中央に整列させることにより、誘導電流が打ち消し合うようにすることが開示されている。
【００４０】
しかしながら、これらの文献には、導体ループへの影響は考慮されていなかった。そのため、これらの文献に記載の技術を適用する場合、単純に上述したような構造を配線に適用するしか考えられないが、実際の回路においては、配線レイアウトに様々な制限が設けられる場合が多く、上述した文献に記載の配線構造を全ての配線に適用することは困難である。したがってこれら以外の配線構造も求められている。
【００４１】
そこで、導体により形成され、その導体により少なくとも一部の寸法が可変の導体ループを形成することができる回路と、自身が発生した磁界によってその導体ループに誘導起電力が生じる位置に形成される複数の導体とを備える回路基板において、その複数の導体が、導体ループの寸法の変化による誘導起電力の変化を抑制する構造を有するようにする。
【００４２】
例えば、その１または複数の導体が、複数の他の導体の間に形成され、１または複数の導体の電流の向きが、少なくとも一部において、他の導体の電流の向きと異なるようにしてもよい。
【００４３】
換言するに、１または複数の導体による磁力線の、導体ループのループ面内を通過する方向が、他の導体による磁力線の、導体ループのループ面内を通過する方向に対して逆向きとなるようにしてもよい。
【００４４】
さらに換言するに、１または複数の導体による導体ループのループ面内の磁束の方向が、他の導体による導体ループのループ面内の磁束の方向に対して逆向きとなるような構造としてもよい。
【００４５】
このように、互いに電流の向きが異なる導体が隣接するようにすることにより、各導体により生じる磁束が互いに相殺されるようにすることができる。これにより、磁束を低減させることができ、導体ループに生じる誘導起電力を低減させることができる。すなわち、導体ループの寸法の変化による誘導起電力の変化を抑制することができる。
【００４６】
なお、この回路基板は、任意のデバイスの回路基板であってもよく、例えば、撮像素子であってもよい。つまり、撮像素子が、被写体からの光を光電変換する複数の画素を有し、画素の選択において、選択される画素に応じた大きさおよび形状の、導体からなる導体ループが実質構成される画素部と、自身が発生した磁界によって画素部により形成される導体ループに誘導起電力が生じる位置に形成され、導体ループの寸法の変化による誘導起電力の変化を抑制する構造を有する複数の導体とを備えるようにしてもよい。
【００４７】
このようにすることにより、画素部の導体ループに発生する誘導起電力により画素信号に生じるノイズを低減させ、撮像画像の画質の低減を抑制することができる。
【００４８】
なお、複数の導体は、回路基板の単数の階層に形成されるようにしてもよいし、複数階層に形成されるようにしてもよい。以下においては、複数の導体が回路基板の複数階層に形成される場合を例に説明する。
【００４９】
＜イメージセンサ＞
図２は、本技術を適用した回路基板（若しくは撮像素子）の一実施の形態であるイメージセンサの主な構成例を示す図である。
【００５０】
図２に示されるイメージセンサ１００は、被写体からの光を光電変換して画像データとして出力するデバイスである。例えば、イメージセンサ１００は、CMOS（Complementary Metal Oxide Semiconductor）を用いたCMOSイメージセンサ、CCD（Charge Coupled Device）を用いたCCDイメージセンサ等として構成される。
【００５１】
図２に示されるように、イメージセンサ１００は、互いに重畳される３枚の半導体基板（積層チップ（画素チップ１０１、ロジックチップ１０２、およびロジックチップ１０３））を有する。
【００５２】
画素チップ１０１には、単位画素構成やアナログ回路等が形成される画素・アナログ処理部１１１が形成される。また、ロジックチップ１０２には、デジタル回路等が形成されるデジタル処理部１１２が形成される。さらに、ロジックチップ１０３には、デジタル回路等が形成されるデジタル処理部１１３が形成される。
【００５３】
画素チップ１０１、ロジックチップ１０２、ロジックチップ１０３は、互いに絶縁された状態で重畳される。つまり、画素・アナログ処理部１１１の構成、ロジックチップ１０２の構成、ロジックチップ１０３の構成は、基本的に互いに絶縁されている。なお、図示を省略しているが、画素・アナログ処理部１１１に形成される構成、デジタル処理部１１２に形成される構成、および、デジタル処理部１１３に形成される構成は、必要に応じて（必要な部分が）、例えば貫通ビア（VIA）等を介して互いに電気的に接続される。
【００５４】
なお、図２においては、３階層のチップからなるイメージセンサを例に説明したが、イメージセンサ１００の階層数は任意である。例えば単層であってもよいし、２階層であってもおいし、４階層以上であってもよい。以下においては、図２の例のように３階層のチップにより構成される場合について説明する。
【００５５】
＜画素・アナログ処理部＞
図３は、画素・アナログ処理部１１１に形成される回路の主な構成例を示す図である。
【００５６】
図３に示されるように、画素・アナログ処理部１１１には、画素アレイ１２１、A/D変換部１２２、および垂直走査部１２３等が形成される。
【００５７】
画素アレイ１２１は、フォトダイオード等の光電変換素子を有する画素構成（単位画素１３１）が平面状または曲面状に配置される画素領域である。
【００５８】
A/D変換部１２２は、画素アレイ１２１の各単位画素から読み出されたアナログ信号等をA/D変換し、そのデジタルデータを出力する。
【００５９】
垂直走査部１２３は、画素アレイ１２１の各単位画素のトランジスタの動作を制御する。つまり、画素アレイ１２１の各単位画素に蓄積された電荷は、垂直走査部１２３に制御されて読み出され、画素信号として、単位画素のカラム毎に垂直信号線（VSL）を介してA/D変換部１２２に供給され、A/D変換される。
【００６０】
A/D変換部１２２は、そのA/D変換結果（各画素信号のデジタルデータ（画像データ））を、単位画素のカラム毎に、デジタル処理部１１２やデジタル処理部１１３に形成されるロジック回路（デジタル回路）に供給する。
【００６１】
＜画素アレイ＞
図４に示されるように、画素アレイ１２１には、単位画素１３１−１１乃至単位画素１３１−MNが形成されている（M,Nは任意の自然数）。この単位画素１３１−１１乃至単位画素１３１−MNを互いに区別して説明する必要が無い場合、単位画素１３１と称する。つまり、図４に示されるように、画素アレイ１２１には、M行N列の単位画素１３１が行列状（アレイ状）に配置されている。
【００６２】
また、図４に示されるように、画素アレイ１２１には、垂直信号線１３２−１乃至垂直信号線１３２−Ｎ、並びに、制御線１３３−１乃至制御線１３３−Ｍが形成されている。垂直信号線１３２−１乃至垂直信号線１３２−Ｎを互いに区別して説明する必要が無い場合、垂直信号線１３２と称し、制御線１３３−１乃至制御線１３３−Ｍを互いに区別して説明する必要が無い場合、制御線１３３と称する。
【００６３】
単位画素１３１には、カラム（列）毎に、そのカラムに対応する垂直信号線１３２が接続され、行毎に、その行に対応する制御線１３３に接続されている。各制御線１３３を介して、垂直走査部１２３から各単位画素（各行）１３１への制御信号が伝送される。
【００６４】
制御線１３３を介して垂直走査部１２３から供給される制御信号に応じて単位画素１３１から読み出された信号は、垂直信号線１３２を介して、A/D変換部１２２に伝送される。なお、図４においては各行の制御線１３３を１本の線として示しているが、実際には、単位画素１３１内の各種トランジスタ用の複数の制御線により構成される。
【００６５】
なお、図４においては、画素信号を伝送する信号線がカラム毎に設けられ、制御線が行毎に設けられるように説明したが、単位画素、信号線、制御線の配置は、この図４の例に限定されない。つまり、例えば単位画素１３１の配置は任意であり、アレイ状に限定されない。例えば、単位画素１３１が、ハニカム構造を形成するように配置されてもよい。また、例えば、信号線が行毎に設けられ、各単位画素から読み出された信号が、その行毎に伝送されるようにしてもよいし、画素アレイ１２１のエリア毎に設けられ、各単位画素から読み出された信号が、そのエリア毎に伝送されるようにしてもよい。さらに、例えば、制御線がアレイ状に設けられ、制御対象が単位画素毎に選択されるようにしてもよい。
【００６６】
＜単位画素構成＞
図５は、単位画素１３１の回路構成の主な構成の例を示す図である。図５に示される例の場合、単位画素１３１は、フォトダイオード（PD）１４１、転送トランジスタ１４２、リセットトランジスタ１４３、増幅トランジスタ１４４、およびセレクトトランジスタ１４５を有する。
【００６７】
フォトダイオード（PD）１４１は、受光した光をその光量に応じた電荷量の光電荷（ここでは、光電子）に光電変換してその光電荷を蓄積する。フォトダイオード（PD）１４１のアノード電極は画素領域のグランド（画素グランド）に接続され、カソード電極は転送トランジスタ１４２を介してフローティングディフュージョン（FD）に接続される。もちろん、フォトダイオード（PD）１４１のカソード電極が画素領域の電源（画素電源）に接続され、アノード電極が転送トランジスタ１４２を介してフローティングディフュージョン（FD）に接続され、光電荷を光正孔として読み出す方式としてもよい。
【００６８】
転送トランジスタ１４２は、フォトダイオード（PD）１４１からの光電荷の読み出しを制御する。転送トランジスタ１４２は、ドレイン電極がフローティングディフュージョンに接続され、ソース電極がフォトダイオード（PD）１４１のカソード電極に接続される。また、転送トランジスタ１４２のゲート電極には、垂直走査部１２３（図３）から供給される転送制御信号を伝送する転送制御線（TRG）が接続される。転送制御線（TRG）（すなわち、転送トランジスタ１４２のゲート電位）がオフ状態のとき、フォトダイオード（PD）１４１からの光電荷の転送が行われない（フォトダイオード（PD）１４１において光電荷が蓄積される）。転送制御線（TRG）（すなわち、転送トランジスタ１４２のゲート電位）がオン状態のとき、フォトダイオード（PD）１４１に蓄積された光電荷がフローティングディフュージョン（FD）に転送される。
【００６９】
リセットトランジスタ１４３は、フローティングディフュージョン（FD）の電位をリセットする。リセットトランジスタ１４３は、ドレイン電極が電源電位に接続され、ソース電極がフローティングディフュージョン（FD）に接続される。また、リセットトランジスタ１４３のゲート電極には、垂直走査部１２３（図３）から供給されるリセット制御信号を伝送するリセット制御線（RST）が接続される。リセット制御信号（RST）（すなわち、リセットトランジスタ１４３のゲート電位）がオフ状態のとき、フローティングディフュージョン（FD）は電源電位と切り離されている。リセット制御信号（RST）（すなわち、リセットトランジスタ１４３のゲート電位）がオン状態のとき、フローティングディフュージョン（FD）の電荷が電源電位に捨てられ、フローティングディフュージョン（FD）がリセットされる。
【００７０】
増幅トランジスタ１４４は、フローティングディフュージョン（FD）の電位変化を増幅し、電気信号（アナログ信号）として出力する。増幅トランジスタ１４４は、ゲート電極がフローティングディフュージョン（FD）に接続され、ドレイン電極がソースフォロワ電源電圧に接続され、ソース電極がセレクトトランジスタ１４５のドレイン電極に接続されている。例えば、増幅トランジスタ１４４は、リセットトランジスタ１４３によってリセットされたフローティングディフュージョン（FD）の電位をリセット信号（リセットレベル）としてセレクトトランジスタ１４５に出力する。また、増幅トランジスタ１４４は、転送トランジスタ１４２によって光電荷が転送されたフローティングディフュージョン（FD）の電位を光蓄積信号（信号レベル）としてセレクトトランジスタ１４５に出力する。
【００７１】
セレクトトランジスタ１４５は、増幅トランジスタ１４４から供給される電気信号の垂直信号線（VSL）１３２（すなわち、A/D変換部１２２）への出力を制御する。セレクトトランジスタ１４５は、ドレイン電極が増幅トランジスタ１４４のソース電極に接続され、ソース電極が垂直信号線１３２に接続されている。また、セレクトトランジスタ１４５のゲート電極には、垂直走査部１２３（図３）から供給されるセレクト制御信号を伝送するセレクト制御線（SEL）が接続される。セレクト制御信号（SEL）（すなわち、セレクトトランジスタ１４５のゲート電位）がオフ状態のとき、増幅トランジスタ１４４と垂直信号線１３２は電気的に切り離されている。したがって、この状態のとき、当該単位画素１３１からリセット信号や画素信号等が出力されない。セレクト制御信号（SEL）（すなわち、セレクトトランジスタ１４５のゲート電位）がオン状態のとき、当該単位画素１３１が選択状態となる。つまり、増幅トランジスタ１４４と垂直信号線１３２が電気的に接続され、増幅トランジスタ１４４から出力される信号が、当該単位画素１３１の画素信号として、垂直信号線１３２に供給される。すなわち、当該単位画素１３１からリセット信号や画素信号等が読み出される。
【００７２】
なお、単位画素１３１の構成は任意であり、図５の例に限定されない。
【００７３】
＜導体ループ＞
以上のような構成の画素・アナログ処理部１１１においては、信号読み出し等の対象として単位画素が選択されると、上述した各種トランジスタを制御する制御線（制御線１３３）や、垂直信号線１３２、アナログ電源配線、デジタル電源配線等により、様々な導体ループ（ループ形状（環状）の導体）が形成される。この導体ループのループ面内に、近傍の電源配線等から発生する磁束が通過することにより誘導起電力が発生する。
【００７４】
そして画素アレイ１２１の場合、導体ループの寸法は、図１に示されるように、選択された画素位置に依存するので、選択される画素の位置が変化すると、導体ループの寸法（大きさ、形状）も変化し、導体ループに発生する誘導起電力も変化する。
【００７５】
＜電源配線１＞
このような画素アレイ１２１に形成される導体ループに誘導起電力を発生させる導体として、例えば、画素・アナログ処理部１１１、デジタル処理部１１２、デジタル処理部１１３に形成される電源配線がある。以下においては、デジタル処理部１１２およびデジタル処理部１１３の電源配線を例に説明する。
【００７６】
図６は、デジタル処理部１１２およびデジタル処理部１１３に形成される電源配線の配置例を示す図である。
【００７７】
図６のＡは、デジタル処理部１１２に形成される電源配線の配置例を示している。図６のＡの例では、直線状の電源配線（VDD）１５１−１乃至電源配線（VDD）１５１−５、並びに、直線状の電源配線（VSS）１５２−１乃至電源配線（VSS）１５２−３が互いに略平行に配置されている。電源配線（VDD）１５１−１乃至電源配線（VDD）１５１−５を互いに区別して説明する必要が無い場合、電源配線（VDD）１５１と称する。また、電源配線（VSS）１５２−１乃至電源配線（VSS）１５２−３を互いに区別して説明する必要が無い場合、電源配線（VSS）１５２と称する。
【００７８】
図６のＢは、デジタル処理部１１３に形成される電源配線の配置例を示している。図６のＢの例では、直線状の電源配線（VDD）１５３−１乃至電源配線（VDD）１５３−５、並びに、直線状の電源配線（VSS）１５４−１乃至電源配線（VSS）１５４−３が互いに略平行に配置されている。
【００７９】
電源配線（VDD）１５３−１乃至電源配線（VDD）１５３−５は、それぞれ、所定の絶縁層を介して電源配線（VDD）１５１−１乃至電源配線（VDD）１５１−５に重畳する位置に配置されている。また、電源配線（VSS）１５４−１乃至電源配線（VSS）１５４−３は、それぞれ、所定の絶縁層を介して電源配線（VDD）１５１−１乃至電源配線（VDD）１５１−３に重畳する位置に配置されている。
【００８０】
電源配線（VDD）１５３−１乃至電源配線（VDD）１５３−５を互いに区別して説明する必要が無い場合、電源配線（VDD）１５３と称する。また、電源配線（VSS）１５４−１乃至電源配線（VSS）１５４−３を互いに区別して説明する必要が無い場合、電源配線（VSS）１５４と称する。
【００８１】
図６のＡおよび図６のＢにおいて、右側の矢印は各導体を流れる電流の方向を示している。つまり、電源配線（VDD）１５１および電源配線（VDD）１５３の電流の向きと、電源配線（VSS）１５２および電源配線（VSS）１５４の電流の向きは、互いに略逆向き（異なる方向）である。
【００８２】
図６のＡの点線１５５−１と図６のＢの点線１５５−２は、デジタル処理部１１２およびデジタル処理部１１３を階層方向から見て同じ位置を示す。点線１５５−１と点線１５５−２の両方を示す場合、点線１５５と称する。この点線１５５に沿ってロジックチップ１０２およびロジックチップ１０３を切断した時の断面図の例を図６のＣに示す。
【００８３】
図６のＣにおいて、「×」印が示される電源配線（VDD）１５１および電源配線（VDD）１５３には、図中奥側に向かって電流が流れる。また、「●」印が示される電源配線（VSS）１５２および電源配線（VSS）１５４には、図中手前側に向かって電流が流れる。
【００８４】
図６のＣに示されるように、電源配線（VDD）１５１および電源配線（VSS）１５２の各配線は、電源配線（VDD）１５３および電源配線（VSS）１５４の各配線に重畳して形成されている。
【００８５】
導体（電源配線）が形成される２階層（この例の場合、ロジックチップ１０２とロジックチップ１０３）の階層方向に隣り合う２の導体（電源配線）からなる導体ペアの各導体の電流の向きは互いに略同一である。例えば、電源配線（VDD）１５１−１と電源配線（VDD）１５３−１とは、互いに略同一の方向に電流が流れる。その他の電源配線も同様である。
【００８６】
＜電源配線２＞
図７は、デジタル処理部１１２およびデジタル処理部１１３に形成される電源配線の他の配置例を示す図である。
【００８７】
図７のＡは、デジタル処理部１１２に形成される電源配線の配置例を示している。図７のＡの例では、直線状の電源配線（VDD）１６１−１乃至電源配線（VDD）１６１−４、の並びに、直線状の電源配線（VSS）１６２−１乃至電源配線（VSS）１６２−４が互いに略平行に配置されている。電源配線（VDD）１６１−１乃至電源配線（VDD）１６１−４を互いに区別して説明する必要が無い場合、電源配線（VDD）１６１と称する。また、電源配線（VSS）１６２−１乃至電源配線（VSS）１６２−４を互いに区別して説明する必要が無い場合、電源配線（VSS）１６２と称する。
【００８８】
図７のＢは、デジタル処理部１１３に形成される電源配線の配置例を示している。図７のＢの例では、直線状の電源配線（VDD）１６３−１乃至電源配線（VDD）１６３−４、並びに、直線状の電源配線（VSS）１６４−１乃至電源配線（VSS）１６４−４が互いに略平行に配置されている。
【００８９】
電源配線（VDD）１６３−１乃至電源配線（VDD）１６３−４は、それぞれ、所定の絶縁層を介して電源配線（VDD）１６１−１乃至電源配線（VDD）１６１−４に重畳する位置に配置されている。また、電源配線（VSS）１６４−１乃至電源配線（VSS）１６４−４は、それぞれ、所定の絶縁層を介して電源配線（VSS）１６２−１乃至電源配線（VSS）１６２−４に重畳する位置に配置されている。
【００９０】
電源配線（VDD）１６３−１乃至電源配線（VDD）１６３−４を互いに区別して説明する必要が無い場合、電源配線（VDD）１６３と称する。また、電源配線（VSS）１６４−１乃至電源配線（VSS）１６４−４を互いに区別して説明する必要が無い場合、電源配線（VSS）１６４と称する。
【００９１】
図７のＡおよび図７のＢにおいて、右側の矢印は各導体を流れる電流の方向を示している。つまり、電源配線（VDD）１６１および電源配線（VDD）１６３の電流の向きと、電源配線（VSS）１６２および電源配線（VSS）１６４の電流の向きは、互いに略逆向き（異なる方向）である。
【００９２】
また、図７のＡに示されるように、電源配線（VDD）１６１および電源配線（VSS）１６２は交互に配置されている。同様に、図７のＢに示されるように、電源配線（VDD）１６３および電源配線（VSS）１６４は交互に配置されている。
【００９３】
なお、図７のＡにおいて、電源配線（VDD）１６１−１乃至電源配線（VDD）１６１−４、並びに、電源配線（VSS）１６２−１乃至電源配線（VSS）１６２−４は、それぞれ、単数の配線として示されているが、これらがそれぞれ複数の配線により形成されるようにしてもよい。同様に、図７のＢにおいて、電源配線（VDD）１６３−１乃至電源配線（VDD）１６３−４、並びに、電源配線（VSS）１６４−１乃至電源配線（VSS）１６４−４は、それぞれ、単数の配線として示されているが、これらがそれぞれ複数の配線により形成されるようにしてもよい。
【００９４】
図７のＡの点線１６５−１と図７のＢの点線１６５−２は、デジタル処理部１１２およびデジタル処理部１１３を階層方向から見て同じ位置を示す。点線１６５−１と点線１６５−２の両方を示す場合、点線１６５と称する。この点線１６５に沿ってロジックチップ１０２およびロジックチップ１０３を切断した時の断面図の例を図７のＣに示す。
【００９５】
図７のＣにおいて、「×」印が示される電源配線（VDD）１６１および電源配線（VDD）１６３には、図中奥側に向かって電流が流れる。また、「●」印が示される電源配線（VSS）１６２および電源配線（VSS）１６４には、図中手前側に向かって電流が流れる。
【００９６】
図７のＣに示されるように、電源配線（VDD）１６１および電源配線（VSS）１６２の各配線は、電源配線（VDD）１６３および電源配線（VSS）１６４の各配線に重畳して形成されている。そして、導体（電源配線）が形成される２階層（この例の場合、ロジックチップ１０２とロジックチップ１０３）の階層方向に隣り合う２の導体（電源配線）の電流の向きは互いに略同一である。例えば、電源配線（VDD）１６１−１と電源配線（VDD）１６３−１とには、互いに略同一の方向に電流が流れる。その他の電源配線も同様である。
【００９７】
＜電源配線３＞
図８は、デジタル処理部１１２およびデジタル処理部１１３に形成される電源配線のさらに他の配置例を示す図である。
【００９８】
図８のＡは、デジタル処理部１１２に形成される電源配線の配置例を示している。図８のＡの例では、直線状の電源配線（VDD）１７１−１乃至電源配線（VDD）１７１−４、並びに、直線状の電源配線（VSS）１７２−１乃至電源配線（VSS）１７２−４が互いに略平行に配置されている。電源配線（VDD）１７１−１乃至電源配線（VDD）１７１−４を互いに区別して説明する必要が無い場合、電源配線（VDD）１７１と称する。また、電源配線（VSS）１７２−１乃至電源配線（VSS）１７２−４を互いに区別して説明する必要が無い場合、電源配線（VSS）１７２と称する。
【００９９】
図８のＢは、デジタル処理部１１３に形成される電源配線の配置例を示している。図７のＢの例では、直線状の電源配線（VDD）１７３−１乃至電源配線（VDD）１７３−４、並びに、直線状の電源配線（VSS）１７４−１乃至電源配線（VSS）１７４−４が互いに略平行に配置されている。
【０１００】
電源配線（VDD）１７３−１乃至電源配線（VDD）１７３−４は、それぞれ、所定の絶縁層を介して電源配線（VSS）１７２−１乃至電源配線（VSS）１７２−４に重畳する位置に配置されている。また、電源配線（VSS）１７４−１乃至電源配線（VSS）１７４−４は、それぞれ、所定の絶縁層を介して電源配線（VDD）１７１−１乃至電源配線（VDD）１７１−４に重畳する位置に配置されている。
【０１０１】
電源配線（VDD）１７３−１乃至電源配線（VDD）１７３−４を互いに区別して説明する必要が無い場合、電源配線（VDD）１７３と称する。また、電源配線（VSS）１７４−１乃至電源配線（VSS）１７４−４を互いに区別して説明する必要が無い場合、電源配線（VSS）１７４と称する。
【０１０２】
図８のＡおよび図８のＢにおいて、右側の矢印は各導体を流れる電流の方向を示している。つまり、電源配線（VDD）１７１および電源配線（VDD）１７３の電流の向きと、電源配線（VSS）１７２および電源配線（VSS）１７４の電流の向きは、互いに略逆向き（異なる方向）である。
【０１０３】
また、図８のＡに示されるように、電源配線（VDD）１７１および電源配線（VSS）１７２は交互に配置されている。同様に、図８のＢに示されるように、電源配線（VDD）１７３および電源配線（VSS）１７４は交互に配置されている。
【０１０４】
なお、図８のＡにおいて、電源配線（VDD）１７１−１乃至電源配線（VDD）１７１−４、並びに、電源配線（VSS）１７２−１乃至電源配線（VSS）１７２−４は、それぞれ、単数の配線として示されているが、これらがそれぞれ複数の配線により形成されるようにしてもよい。同様に、図８のＢにおいて、電源配線（VDD）１７３−１乃至電源配線（VDD）１７３−４、並びに、電源配線（VSS）１７４−１乃至電源配線（VSS）１７４−４は、それぞれ、単数の配線として示されているが、これらがそれぞれ複数の配線により形成されるようにしてもよい。
【０１０５】
図８のＡの点線１７５−１と図８のＢの点線１７５−２は、デジタル処理部１１２およびデジタル処理部１１３を階層方向から見て同じ位置を示す。点線１７５−１と点線１７５−２の両方を示す場合、点線１７５と称する。この点線１７５に沿ってロジックチップ１０２およびロジックチップ１０３を切断した時の断面図の例を図８のＣに示す。
【０１０６】
図８のＣにおいて、「×」印が示される電源配線（VDD）１７１および電源配線（VDD）１７３には、図中奥側に向かって電流が流れる。また、「●」印が示される電源配線（VSS）１７２および電源配線（VSS）１７４には、図中手前側に向かって電流が流れる。
【０１０７】
図８のＣに示されるように、電源配線（VDD）１７１および電源配線（VSS）１７２の各配線は、電源配線（VSS）１７４および電源配線（VDD）１７３の各配線に重畳して形成されている。そして、導体（電源配線）が形成される２階層（この例の場合、ロジックチップ１０２とロジックチップ１０３）の階層方向に隣り合う２の導体（電源配線）の電流の向きは互いに略逆向きである（電流の向きが互いに異なる）。例えば、電源配線（VDD）１７１−１と電源配線（VSS）１７４−１とには、互いに略逆向きに電流が流れる。その他の電源配線も同様である。
【０１０８】
＜電源配線４＞
図９は、デジタル処理部１１２およびデジタル処理部１１３に形成される電源配線のさらに他の配置例を示す図である。
【０１０９】
図９のＡは、デジタル処理部１１２に形成される電源配線の配置例を示している。図９のＡの例では、電源配線（VSS）１８２−１乃至電源配線（VSS）１８２−４が互いに略平行に配置されている。電源配線（VSS）１８２−１乃至電源配線（VSS）１８２−４を互いに区別して説明する必要が無い場合、電源配線（VSS）１８２と称する。
【０１１０】
図９のＡに示されるように、各電源配線（VSS）１８２は、少なくともその一部が、蛇行しており、ミアンダ形状を形成している。つまり、各電源配線（VSS）は、その長手方向に形状が周期的に変化する周期構造を有する。
【０１１１】
図９のＢは、デジタル処理部１１３に形成される電源配線の配置例を示している。図９のＢの例では、電源配線（VDD）１８３−１乃至電源配線（VDD）１８３−４が互いに略平行に配置されている。電源配線（VDD）１８３−１乃至電源配線（VDD）１８３−４は、それぞれ、所定の絶縁層を介して電源配線（VSS）１８２−１乃至電源配線（VSS）１８２−４に重畳する位置に配置されている。電源配線（VDD）１８３−１乃至電源配線（VDD）１８３−４を互いに区別して説明する必要が無い場合、電源配線（VDD）１８３と称する。
【０１１２】
図９のＢに示されるように、各電源配線（VDD）１８３は、少なくともその一部が、蛇行しており、ミアンダ形状を形成している。つまり、各電源配線（VDD）１８３は、その長手方向に形状が周期的に変化する周期構造を有する。
【０１１３】
図９のＡおよび図９のＢにおいて、右側の矢印は各導体を流れる電流の方向を示している。つまり、電源配線（VDD）１８３の電流の向きと、電源配線（VSS）１８２の電流の向きとは、互いに略逆向き（異なる方向）である。
【０１１４】
図９のＡの点線１８５−１と図９のＢの点線１８５−２は、デジタル処理部１１２およびデジタル処理部１１３を階層方向から見て同じ位置を示す。点線１８５−１と点線１８５−２の両方を示す場合、点線１８５と称する。この点線１８５に沿ってロジックチップ１０２およびロジックチップ１０３を切断した時の断面図の例を図９のＣに示す。
【０１１５】
図９のＣにおいて、「×」印が示される電源配線（VDD）１８３には、図中奥側に向かって電流が流れる。また、「●」印が示される電源配線（VSS）１８２には、図中手前側に向かって電流が流れる。
【０１１６】
図９のＡや図９のＣに示されるように、ロジックチップ１０２（デジタル処理部１１２）の階層には、電源配線（VSS）１８２が形成され、電源配線（VDD）１８３は形成されていない。また、図９のＢや図９のＣに示されるように、ロジックチップ１０３（デジタル処理部１１３）の階層には、電源配線（VDD）１８３が形成され、電源配線（VSS）１８２は形成されていない。つまり、同一階層内においては、隣接する導体同士の電流の向きは、互いに略同一である。
【０１１７】
また、図９のＣに示されるように、電源配線（VSS）１８２と電源配線（VDD）１８３は、階層方向に隣接している。つまり、階層方向に隣接する導体同士の電流の向きは、互いに略逆向きである（電流の向きが互いに異なる）。例えば、電源配線（VSS）１８２−１と電源配線（VDD）１８３−１とには、互いに略逆向きに電流が流れる。その他の電源配線も同様である。
【０１１８】
なお、図９のＣにおいては、電源配線（VSS）１８２と電源配線（VDD）１８３とが階層に対して垂直な方向に隣接していないが、図９のＡや図９のＢに示されるようにこれらは蛇行しているので、階層に対して垂直な方向に隣接する部分も存在する。また、図９のＣに示される切断面においても両配線の距離は十分に近い。したがって、電源配線（VSS）１８２と電源配線（VDD）１８３は、階層方向に隣接しているといえる。
【０１１９】
＜電源配線５＞
図１０は、デジタル処理部１１２およびデジタル処理部１１３に形成される電源配線のさらに他の配置例を示す図である。
【０１２０】
図１０のＡは、デジタル処理部１１２に形成される電源配線の配置例を示している。図１０のＡの例では、電源配線（VSS）１９２−１乃至電源配線（VSS）１９２−４が互いに略平行に配置されている。電源配線（VSS）１９２−１乃至電源配線（VSS）１９２−４を互いに区別して説明する必要が無い場合、電源配線（VSS）１９２と称する。
【０１２１】
図１０のＡに示されるように、各電源配線（VSS）１９２は、少なくともその一部が、蛇行しており、ミアンダ形状を形成している。つまり、各電源配線（VSS）１９２は、その長手方向に形状が周期的に変化する周期構造を有する。
【０１２２】
なお、図９のＡの例の場合、各電源配線（VSS）１８２の周期構造の、電源配線（VSS）１８２の長手方向の位置は、互いに同一であったが、図１０のＡの例の場合、各電源配線（VSS）１９２の周期構造の起点となる部分（起点位置とも称する）の、電源配線（VSS）１９２の長手方向の位置が互いにずれている。つまり、各電源配線（VSS）１９２の周期構造は、電源配線（VSS）１９２の長手方向の互いに異なる位置に形成されている。
【０１２３】
図１０のＢは、デジタル処理部１１３に形成される電源配線の配置例を示している。図１０のＢの例では、電源配線（VDD）１９３−１乃至電源配線（VDD）１９３−４が互いに略平行に配置されている。電源配線（VDD）１９３−１乃至電源配線（VDD）１９３−４は、それぞれ、所定の絶縁層を介して電源配線（VSS）１９２−１乃至電源配線（VSS）１９２−４に重畳する位置に配置されている。電源配線（VDD）１９３−１乃至電源配線（VDD）１９３−４を互いに区別して説明する必要が無い場合、電源配線（VDD）１９３と称する。
【０１２４】
図１０のＢに示されるように、各電源配線（VDD）１９３は、少なくともその一部が、蛇行しており、ミアンダ形状を形成している。つまり、各電源配線（VDD）１９３は、その長手方向に形状が周期的に変化する周期構造を有する。
【０１２５】
なお、図９のＢの例の場合、各電源配線（VDD）１９３の周期構造の、電源配線（VDD）１９３の長手方向の位置は、互いに同一であったが、図１０のＢの例の場合、図１０のＡの例の場合と同様に、各電源配線（VDD）１９３の周期構造の起点位置の、電源配線（VDD）１９３の長手方向の位置が互いにずれている。つまり、各電源配線（VDD）１９３の周期構造は、電源配線（VDD）１９３の長手方向の互いに異なる位置に形成されている。
【０１２６】
図１０のＡおよび図１０のＢにおいて、右側の矢印は各導体を流れる電流の方向を示している。つまり、電源配線（VDD）１９３の電流の向きと、電源配線（VSS）１９２の電流の向きとは、互いに略逆向き（異なる方向）である。
【０１２７】
そして、ロジックチップ１０２（デジタル処理部１１２）の階層には、電源配線（VSS）１９２が形成され、電源配線（VDD）１９３は形成されていない。また、ロジックチップ１０３（デジタル処理部１１３）の階層には、電源配線（VDD）１９３が形成され、電源配線（VSS）１９２は形成されていない。
【０１２８】
つまり、同一階層内において隣接する導体同士の電流の向きは互いに略同一であり、階層方向に隣接する導体同士の電流の向きは互いに略逆向きである（電流の向きが互いに異なる）。
【０１２９】
＜配線レイアウト＞
なお、図６乃至図１０に示した各例の電源配線は、自身により発生した磁束が、画素・アナログ処理部１１１に形成される導体ループのループ面を通過し、導体ループに誘導起電力を生じさせる位置であれば、デジタル処理部１１２およびデジタル処理部１１３の任意の位置に形成されるようにしてもよい。
【０１３０】
例えば、これらの電源配線が、デジタル処理部１１２およびデジタル処理部１１３の、画素・アナログ処理部１１１に形成される導体ループに重畳する位置に形成されるようにしてもよい。もちろん、これらの電源配線が、導体ループと重畳していなくてもよい。
【０１３１】
また、上述した各レイアウトの例は、デジタル処理部１１２およびデジタル処理部１１３に形成される電源配線の少なくとも一部において形成されればよい。例えば、一部の電源配線が、上述した例のようなレイアウトに配置されていればよい。また、例えば、電源配線の一部が上述した例のようなレイアウトとなっていればよい。
【０１３２】
そして、各電源配線の長さや太さは任意である。また、電源配線の数も任意である。また、電源配線が２階層の場合について説明したが、電源配線が形成される階層は単層であってもよいし、３階層以上であってもよい。
【０１３３】
＜磁界強度分布の比較＞
以下において、上述した各レイアウトを比較する。まず、各レイアウト例の電源配線による磁界強度分布を比較する。
【０１３４】
図１１は、図６の電源配線（VDD）１５１、電源配線（VSS）１５２、電源配線（VDD）１５３、および電源配線（VSS）１５４により発生する磁界の強度分布の例を示す図である。図１１のＡは、図６のＡや図６のＢと同様の階層方向に見た場合の磁界強度分を示しており、図１１のＢは、図６のＣと同様に階層の断面方向に見た場合の磁界強度分布を示している。この場合、図１１のＡや図１１のＢの中央部分の狭い個所で濃度が極端に濃くなっており、磁界強度のピークが一部に集中し、強くなっている（磁束が十分に相殺されていない）ことが示されている。
【０１３５】
図１２は、図７の電源配線（VDD）１６１、電源配線（VSS）１６２、電源配線（VDD）１６３、および電源配線（VSS）１６４により発生する磁界の強度分布の例を示す図である。図１２のＡは、図７のＡや図７のＢと同様の階層方向に見た場合の磁界強度分を示しており、図１２のＢは、図７のＣと同様に階層の断面方向に見た場合の磁界強度分布を示している。
【０１３６】
この場合、図１２のＡや図１２のＢの中央部分の濃度が、図１１の例よりも薄くなっており、磁界強度のピークが分散し、抑制されていることが示されている。図７の例のレイアウトの場合、電流の向きが互いに略逆向きとなる２種類の電源配線が、図６の例の場合よりも広範囲かつ均一に分布している。そのため、図１２に示されるように、図１１の例の場合よりも広範囲において磁束がよく相殺され、磁界強度のピークが抑制される。
【０１３７】
図１３は、図８の電源配線（VDD）１７１、電源配線（VSS）１７２、電源配線（VDD）１７３、および電源配線（VSS）１７４により発生する磁界の強度分布の例を示す図である。図１３のＡは、図８のＡや図８のＢと同様の階層方向に見た場合の磁界強度分を示しており、図１３のＢは、図８のＣと同様に階層の断面方向に見た場合の磁界強度分布を示している。
【０１３８】
この場合、図１３のＡや図１３のＢの中央部分の濃度が、図１２の例よりもさらに薄くなっており、磁界強度のピークがさらに抑制されていることが示されている。図８の例のレイアウトの場合、図７のレイアウトの例に比べて、さらに、階層間においても隣接する電源配線の電流の向きが互いに略逆向きとなっている。そのため、図１３に示されるように、図１２の例の場合よりも磁束がよく相殺され、磁界強度のピークがさらに抑制される。
【０１３９】
図１４は、図９の電源配線（VSS）１８２および電源配線（VDD）１８３により発生する磁界の強度分布の例を示す図である。図１４のＡは、図９のＡや図９のＢと同様の階層方向に見た場合の磁界強度分を示しており、図１４のＢは、図９のＣと同様に階層の断面方向に見た場合の磁界強度分布を示している。
【０１４０】
この場合、図１４のＡや図１４のＢの中央部分の濃度が、図１１の例よりも薄くなっており、磁界強度のピークが分散し、抑制されていることが示されている。図９の例のレイアウトの場合、階層方向に隣接する２の電源配線が導体ペアを形成し、それらの周期構造（蛇行）により、導体ペアとしても電源配線同士が重畳する部分と離れる部分からなる周期構造が形成される。そしてその周期構造の半周期ごとに、その導体ペアによる磁力線（磁束）の向きが反転する。そのため、導体ペアによる磁束がよく相殺されるので、図１４に示されるように、図１１の例の場合よりも磁界強度のピークが分散し、抑制される。
【０１４１】
図１５に示されグラフは、図６乃至図９の各例について、点線１５５、点線１６５、点線１７５、点線１８５のそれぞれにおける磁界強度分布の例を示すものである。図１５において、実線２５１は、図６のレイアウト例の電源配線による点線１５５上の磁界強度分布を示している。点線２５２は、図７のレイアウト例の電源配線による点線１６５上の磁界強度分布を示している。一点鎖線２５３は、図８のレイアウト例の電源配線による点線１７５上の磁界強度分布を示している。二点鎖線２５４は、図９のレイアウト例の電源配線による点線１８５上の磁界強度分布を示している。このグラフに示されるように、点線２５２、一点鎖線２５３、および二点鎖線２５４のピークは、実線２５１よりも抑制されている。
【０１４２】
なお、図１０のレイアウトは、基本的に図９のレイアウトと同様であり、磁界強度のピークは、少なくとも図９のレイアウトの場合と同等以上に抑制することができるのは自明であるので、その説明を省略する。
【０１４３】
以上のように、図７乃至図１０のいずれのレイアウトの場合も、磁界強度のピークを、図６の例の場合よりも抑制することができる。磁界強度のピークが抑制されると、その分、導体ループに発生する誘導起電力が低減する。すなわち、図７乃至図１０のいずれのレイアウトの場合も、導体ループに発生するノイズを、図６の例の場合よりも抑制することができる。
【０１４４】
＜導体ループの変化に対する磁束の比較＞
次に、導体ループの変化に対する各レイアウト例の磁束の比較について説明する。図１６のＡに示される、画素・アナログ処理部１１１に形成される導体ループ２６０において、図６乃至図１０に示される各レイアウト例の電源配線による磁束によって誘導起電力が発生するものとする。この導体ループ２６０の、所定の方向（例えば電源配線の長手方向）の長さを導体ループ長ＬLOOPとし、他の所定の方向（例えば、その長手方向に垂直な方向）の長さを導体ループ幅ＷLOOPとする。
【０１４５】
図１６のＡに示されるように、図６、図７、図９、および図１０に示される各レイアウト例の電源配線による、導体ループ２６０のループ面内を通過する磁束の、導体ループ幅ＷLOOPに応じた変化を比較する。図６、図７、図９、および図１０に示される各レイアウト例について、導体ループ２６０のループ面を通過する磁束を、以下の式（１）を用いて算出する。
【０１４６】
【数１】
2015198913.tif 000003
・・・（１）
【０１４７】
その演算結果を図１６のＢのグラフに示す。つまり図１６のＢに示されるグラフにおいて、実線２６１は、図６のレイアウト例の電源配線による磁束の、導体ループ幅ＷLOOPに応じた変化を示している。点線２６２は、図７のレイアウト例の電源配線による磁束の、導体ループ幅ＷLOOPに応じた変化を示している。一点鎖線２６３は、図９のレイアウト例の電源配線による磁束の、導体ループ幅ＷLOOPに応じた変化を示している。二点鎖線２６４は、図１０のレイアウト例の電源配線による磁束の、導体ループ幅ＷLOOPに応じた変化を示している。
【０１４８】
図１６のＢに示されるように、点線２６２、一点鎖線２６３、二点鎖線２６４は、いずれも、実線２６１よりもピーク値が抑制されている。
【０１４９】
なお、図８のレイアウトは、基本的に図７のレイアウトと同様であり、上述したように、磁界強度分布のピークも図６の方が図７よりも抑制されている。したがって、導体ループ２６０のループ面を通過する磁束のピークは、少なくとも図７のレイアウトの場合と同等以上に抑制することができるのは自明であるので、その説明を省略する。
【０１５０】
以上のように、図７乃至図１０のいずれのレイアウトの場合も、導体ループ２６０のループ面内を通過する磁束のピークを、図６の例の場合よりも抑制することができる。導体ループ２６０のループ面内を通過する磁束のピークが抑制されると、その分、導体ループ２６０に発生する誘導起電力が低減する。すなわち、図７乃至図１０のいずれのレイアウトの場合も、導体ループ幅ＷLOOPを変化させることにより導体ループ２６０に発生するノイズを、図６のレイアウトの場合よりも抑制することができる。
【０１５１】
次に、図１７のＡに示されるように、導体ループ２６０の導体ループ長ＬLOOPに応じた磁束を比較する。
【０１５２】
図１７のＡに示されるように、図６、図７、図９、および図１０に示される各レイアウト例の電源配線による、導体ループ２６０のループ面内を通過する磁束の、導体ループ長ＬLOOPに応じた変化を比較する。図６、図７、図９、および図１０に示される各レイアウト例について、導体ループ２６０のループ面を通過する磁束を、上述した式（１）を用いて算出し、その演算結果を図１７のＢのグラフに示す。
【０１５３】
つまり図１７のＢに示されるグラフにおいて、実線２６５は、図６のレイアウト例の電源配線による磁束の、導体ループ長ＬLOOPに応じた変化を示している。点線２６６は、図７のレイアウト例の電源配線による磁束の、導体ループ長ＬLOOPに応じた変化を示している。一点鎖線２６７は、図９のレイアウト例の電源配線による磁束の、導体ループ長ＬLOOPに応じた変化を示している。二点鎖線２６８は、図１０のレイアウト例の電源配線による磁束の、導体ループ長ＬLOOPに応じた変化を示している。
【０１５４】
図１７のＢに示されるように、点線２６６、一点鎖線２６７、二点鎖線２６８は、いずれも、実線２６５よりもピーク値が抑制されている。
【０１５５】
なお、図８のレイアウトは、基本的に図７のレイアウトと同様であり、上述したように、磁界強度分布のピークも図６の方が図７よりも抑制されている。したがって、導体ループ２６０のループ面を通過する磁束のピークは、少なくとも図７のレイアウトの場合と同等以上に抑制することができるのは自明であるので、その説明を省略する。
【０１５６】
以上のように、図７乃至図１０のいずれのレイアウトの場合も、導体ループ２６０のループ面内を通過する磁束のピークを、図６の例の場合よりも抑制することができる。導体ループ２６０のループ面内を通過する磁束のピークが抑制されると、その分、導体ループ２６０に発生する誘導起電力が低減する。すなわち、図７乃至図１０のいずれのレイアウトの場合も、導体ループ長ＬLOOPを変化させることにより導体ループ２６０に発生するノイズを、図６のレイアウトの場合よりも抑制することができる。
【０１５７】
つまり、デジタル処理部１１２やデジタル処理部１１３に形成される電源配線のレイアウトとして、図７乃至図１０を参照して説明したレイアウト例のいずれかを適用することにより、イメージセンサ１００は、導体ループの変化により画素信号に発生するノイズを抑制し、撮像画像に縞状の画像ノイズが発生することを抑制することができる。つまり、撮像画像の画質の低減を抑制することができる。
【０１５８】
このように、自身が発生した磁界によって寸法が可変の導体ループに誘導起電力が生じる位置に形成され、その導体ループの寸法の変化による誘導起電力の変化を抑制する構造を有する複数の導体として、例えば、図７や図８の電源配線のように、１または複数の導体が、複数の他の導体の間に形成され、その１または複数の導体の電流の向きが、少なくとも一部において、他の導体の電流の向きと異なるようにしてもよい。
【０１５９】
また、図７の例の電源配線のように、階層方向に隣接し、電流の向きが互いに同一である２の導体により形成される導体ペアを含むようにしてもよい。例えば、図７のレイアウトの場合、各電源配線（VDD）１６１と各電源配線（VDD）１６３、若しくは、各電源配線（VSS）１６２と各電源配線（VSS）１６４とで形成される導体ペアにおいては、各導体の電流の向きが互いに同一である。
【０１６０】
また、図８乃至図１０の例の電源配線のように、階層方向に隣接し、電流の向きが少なくとも一部において互いに異なる２の導体により形成される導体ペアを含むようにしてもよい。例えば、図８のレイアウトの場合、各電源配線（VDD）１６１と各電源配線（VSS）１６４、若しくは、各電源配線（VSS）１６２と各電源配線（VDD）１６３とで形成される導体ペアにおいては、各導体の電流の向きが、少なくとも一部において、互いに異なる。さらに、図８の例の電源配線のように、導体ペアの各導体の電流の向きと、その導体ペアの各導体と階層内方向に隣接する他の導体の電流の向きとが、少なくとも一部において、互いに異なるようにしてもよい。
【０１６１】
また、図９や図１０の例のように、その導体ペアが、その長手方向に形状が周期的に変化する周期構造を有し、導体ペアによる磁力線の方向が、その周期構造の半周期毎に変化するようにしてもよい。図９や図１０の例の場合、各階層の電源配線が、少なくとも一部において、ミアンダ形状を有しており、それにより導体ペアとしても、導体同士が重畳したり、離れたりする周期構造を有する。そしてその周期構造の半周期毎に磁力線の方向（磁束の極性）が反転する。
【０１６２】
また、図１０の例のように、その導体ペアを複数含み、隣接する導体ペア同士の、それぞれにおける周期構造の起点位置が互いに異なるようにしてもよい。例えば、図１０のレイアウトの場合、各導体ペアの周期構造の起点の、導体ペアの長手方向の位置が互いにずれている。
【０１６３】
なお、図１６のＢおよび図１７のＢに示されるように、図９のレイアウトの場合よりも、図１０のレイアウトの場合の方が、磁束のピークを抑制することができる。
【０１６４】
図９のレイアウト例の場合、導体ペアの周期構造の各導体が離れている部分において磁束が強くなるが、図１８のＡに示されるように、この部分の長手方向の位置が導体ペア間で揃っている。図１８のＢに示されるように、この周期構造の半周期ごとに磁束の向きが変わるので、Ｎ周期分（Ｎは整数）の部分２７１で発生する磁束は相殺され、残りの部分２７２で発生する磁束が残留磁束となる。
【０１６５】
これに対して、図１０のレイアウト例の場合、図１９のＡに示されるように、各導体ペアの周期構造の磁束が強くなる部分の、導体ペアの長手方向の位置が、導体ペア毎にずれている。そのため、図１９のＢに示されるように、Ｎ周期分（Ｎは整数）の部分２７３で発生する磁束が相殺されるだけでなく、さらに、残りの部分２７４においても極性が反対の磁束が発生するので一部の磁束が相殺される。その分、磁束のピークが抑制される。したがって、図１０のレイアウト例の場合の方が、図９のレイアウト例の場合よりも、導体ループの変化によりその導体ループに生じるノイズの発生を抑制することができる。つまり、イメージセンサ１００は、デジタル処理部１１２やデジタル処理部１１３に形成される電源配線のレイアウトとして図１０のレイアウトを適用することにより、図９のレイアウトを適用する場合よりも撮像画像の画質の低減を抑制することができる。
【０１６６】
＜ずらし量の比較＞
そこで、このような導体ペア間の周期構造のずらし量について検討する。図２０は、ずらし量が０の場合について説明する図である。図２０のＡは、電源配線のレイアウトの様子を模式的に示している。電源配線（VDD）２８１−１乃至電源配線（VDD）２８１−４と電源配線（VSS）２８２−１乃至電源配線（VSS）２８２−４とがそれぞれ導体ペアを形成しており、各電源配線には、矢印で示される方向に電流が流れる。この例の場合、各導体ペアの周期構造の、導体ペアの長手方向の位置が互いに揃っている。これらの電源配線は、実際には、図２０のＢのように配置される。したがって、磁界強度分布は、図２０のＣに示されるような分布となる。
【０１６７】
図２１は、ずらし量が周期構造の４分の１周期の場合について説明する図である。図２１のＡは、電源配線のレイアウトの様子を模式的に示している。この例の場合、各導体ペアの周期構造の、導体ペアの長手方向の位置が、周期構造の４分の１周期分ずつずれている。これらの電源配線は、実際には、図２１のＢのように配置される。したがって、磁界強度分布は、図２１のＣに示されるような分布となる。
【０１６８】
図２２は、ずらし量が周期構造の２分の１周期の場合について説明する図である。図２２のＡは、電源配線のレイアウトの様子を模式的に示している。この例の場合、各導体ペアの周期構造の、導体ペアの長手方向の位置が、周期構造の２分の１周期分ずつずれている。これらの電源配線は、実際には、図２２のＢのように配置される。したがって、磁界強度分布は、図２２のＣに示されるような分布となる。
【０１６９】
導体ペア間の距離が十分に広い場合、ずらし量は、周期構造の２分の１周期分とするのが望ましいが、実際には、レイアウトの制約上、そのような配線間隔を確保することは困難である。そのため、磁界強度分布は、図２０のＣ、図２１のＣ、および図２２のＣのようになり、ずらし量が大きくなる程導体ペア中央付近に磁界が集中する。
【０１７０】
図２３は、導体ループの導体ループ幅ＷLOOPの変化に伴う磁束の変化をずらし量毎に比較した比較結果を表すグラフである。図２３のグラフにおいて、実線２９１は、ずらし量が０の場合の磁束の変化を示している。また、点線２９２は、ずらし量が周期構造の１２分の２周期の場合の磁束の変化を示している。さらに、一点鎖線２９３は、ずらし量が周期構造の１２分の４周期の場合の磁束の変化を示している。また、二点鎖線２９４は、ずらし量が周期構造の１２分の６周期の場合の磁束の変化を示している。
【０１７１】
図２３に示されるように、磁束の変化量は実線２９１の場合が最も大きいが、それ以外では、ずらし量が大きくなる程、磁束の変化量が大きくなっている。これは上述したようにずらし量が大きい程局所的に磁界強度が大きくなるためである。
【０１７２】
ただし、以上のように、少なくともずらし量を周期構造の２分の１周期以下にすることにより、導体ループ幅ＷLOOPを変化させることにより導体ループ２６０に発生するノイズを、ずらし量が０の場合よりも抑制することができる。
【０１７３】
なお、導体ループの寸法の変化による磁束の変化量は、導体ペア間の周期構造のずらし量のみによって決定されるものではなく、それ以外の様々な要因にも影響される。したがって、このずらし量は、実際のレイアウトに応じて最適な値とするのが望ましい。この最適値の求め方は任意である。例えば、導体ループの導体ループ幅ＷLOOPを変化させて磁束最大地点を探索し、その磁束最大地点において、導体ループの導体ループ長ＬLOOPを変化させて、最適なずらし量を決定するようにしてもよい。
【０１７４】
例えば、まず、導体ループの導体ループ長ＬLOOPを所定の長さに仮設定し、その導体ループ長ＬLOOPにおける、導体ループ幅ＷLOOPの変化に伴う磁束の変化を各ずらし量について求める。図２４のＡは、そのようにして求めた導体ループの導体ループ幅ＷLOOPの変化に伴う磁束の変化をずらし量毎に比較した比較結果を表すグラフの例である。図２４のＡにおいて、太線３０１は、ずらし量０の場合の磁束の変化を示している。点線３０２は、ずらし量が周期構造の１２分の１周期の場合の磁束の変化を示している。一点鎖線３０３は、ずらし量が周期構造の１２分の２周期の場合の磁束の変化を示している。二点鎖線３０４は、ずらし量が周期構造の１２分の３周期の場合の磁束の変化を示している。細線３０５は、ずらし量が周期構造の１２分の４周期の場合の磁束の変化を示している。
【０１７５】
次に、このようなグラフに基づいて、磁束が最大となる導体ループ幅ＷLOOPを磁束最大地点として探索し、その磁束最大地点（すなわち、磁束が最大となる導体ループ幅ＷLOOP）における導体ループ長ＬLOOPの変化に伴う磁束の変化を求める。
【０１７６】
図２４のＢは、そのようにして求めた導体ループの導体ループ長ＬLOOPの変化に伴う磁束の変化をずらし量毎に比較した比較結果を表すグラフの例である。図２４のＢにおいて、太線３０６は、ずらし量０の場合の磁束の変化を示している。点線３０７は、ずらし量が周期構造の１２分の１周期の場合の磁束の変化を示している。一点鎖線３０８は、ずらし量が周期構造の１２分の２周期の場合の磁束の変化を示している。二点鎖線３０９は、ずらし量が周期構造の１２分の３周期の場合の磁束の変化を示している。細線３１０は、ずらし量が周期構造の１２分の４周期の場合の磁束の変化を示している。
【０１７７】
そして、このようなグラフに基づいて、磁束がより抑制されるずらし量を決定すればよい。このようにずらし量を求めることにより、磁束総裁効果をより大きくすることができ、導体ループの変化によりその導体ループに生じるノイズの発生を抑制することができる。つまり、イメージセンサ１００は、このようにずらし量を求めることにより、撮像画像の画質の低減をより抑制することができる。
【０１７８】
なお、一般的には、ずらし量は、図２５のＡの例のように、周期構造の６分の１周期程度にするのが望ましい場合が多い。また、イメージセンサ１００のようにチップを積層する場合、チップ間の静電容量も考慮する必要があり、ずらし量を大きくすることは好ましくない場合が多い。そのような場合、例えば、図２５のＢの例のように、ずらし量を各電源配線の配線幅程度にしてもよい。
【０１７９】
＜導体ペア＞
上述した導体ペアの構造は、上述の例に限定されない。図２６乃至図３０に導体ペアの例を示す。図２６乃至図３０において、導体ペア３２１乃至導体ペア３２４は、それぞれ、電源配線（VDD）と電源配線（VSS）とにより構成され、周期構造を有する。
【０１８０】
導体ペアの周期構造の周期長（導体ペアの長手方向の１周期分の長さ）は、任意である。例えば、図２６のＡに示されるように、複数の導体ペアにおいてその周期構造の周期長が互いに同一となるようにしてもよい。さらに、デジタル処理部１１２やデジタル処理部１１３に形成される全ての導体ペアの周期構造の周期長を同一としてもよい。
【０１８１】
図２６のＡにおいて、導体ペア３２１は、ミアンダ形状の電源配線（VDD）３２１−１とミアンダ形状の電源配線（VSS）３２１−２により構成され、それらにより周期構造が形成されている。また、導体ペア３２２は、ミアンダ形状の電源配線（VDD）３２２−１とミアンダ形状の電源配線（VSS）３２２−２により構成され、それらにより周期構造が形成されている。両矢印３２５に示されるように、導体ペア３２１の周期構造の周期長と、導体ペア３２２の周期構造の周期長が互いに同一である。
【０１８２】
また、図２６のＢや図２６のＣの例のように、複数の導体ペアにおいてその周期構造の周期長が互いに異なるようにしてもよい。つまり、少なくとも１の導体ペアの周期構造の周期長が、他の導体ペアの周期構造の周期長と異なるようにしてもよい。
【０１８３】
例えば、図２６のＢに示されるように、隣接する導体ペア３２１と導体ペア３２２とで、その周期構造の周期長が互いに異なるようにしてもよい。導体ペアが３以上存在する場合も同様にしてもよい。例えば、図２６のＣに示されるように、導体ペア３２１乃至導体ペア３２４が存在する場合、それぞれの周期構造の周期長が互いに異なるようにしてもよい。もちろん、この例のように各導体ペアの周期構造の周期長が互いに異なるようにしてもよいが、一部の導体ペアが他の導体ペアと同一の周期長を有するようにしてもよい（つまり、周期長の数が導体ペアの数より少なくてもよい）。
【０１８４】
また、図２６のＤや図２６のＥの例のように、導体ペア内において周期長が変化するようにしてもよい。つまり、導体ペアの一部の周期構造が、その導体ペアの他の部分の周期構造と異なる周期長を有するようにしてもよい。
【０１８５】
例えば、図２６のＤに示される導体ペア３２１や導体ペア３２２のように、単一の導体ペア内において周期構造の周期長が２種類存在するようにしてもよい。また、例えば、図２６のＥに示される導体ペア３２１や導体ペア３２２のように、単一の導体ペア内において周期構造が３種類以上存在するようにしてもよい。
【０１８６】
さらに、図２６のＦの例のように、導体ペアを形成する各導体（電源配線）の周期構造の周期長が互いに異なるようにしてもよい。例えば、図２６のＦに示されるように、導体ペア３２１を形成する電源配線（VDD）３２１−１と電源配線（VSS）３２１−２とで、その周期構造の周期長が互いに異なるようにしてもよい。
【０１８７】
また、導体ペアが複数存在する場合に、全ての導体ペアにおいて、各導体の周期構造の周期長が互いに異なるようにしてもよい。例えば、図２６のＦに示されるように、導体ペア３２１と導体ペア３２２が存在する場合、上述したように導体ペア３２１において各電源配線の周期構造の周期長が互いに異なるようにするだけでなく、導体ペア３２２においても、その電源配線（VDD）３２２−１と電源配線（VSS）３２２−２の周期構造の周期長が互いに異なるようにしてもよい。
【０１８８】
もちろん、周期構造の周期長が互いに異なる導体からなる導体ペアと、周期構造の周期長が互いに同一の導体からなる導体ペアとの両方が存在するようにしてもよい。
【０１８９】
導体ペアの周期構造の、導体ペアの長手方向の位置のずらし量やずらしの方向は、任意である。例えば、図２７のＡや図２７のＢに示される導体ペア３２１乃至導体ペア３２４のように、全ての導体ペア間で周期構造の位置のずらし量およびずらしの方向が同一であるようにしてもよい。なお、ずらしの方向は任意であり、上下左右またはそれらの組み合わせのいずれでもよい。例えば、図２７のＢの例のように、図２７のＡの例とは逆の方向にずらすようにしてもよい。
【０１９０】
また、図２７のＣの例のように、導体ペア間毎に、周期構造の位置のずらし量が異なるようにしてもよい。図２７のＣの例の場合、導体ペア３２１と導体ペア３２１との間の周期構造の位置のずらし量（つまり、導体ペア３２１の周期構造に対する導体ペア３２２の周期構造の、導体ペア３２２の長手方向の相対位置）、導体ペア３２２と導体ペア３２３との間のずらし量（つまり、導体ペア３２２の周期構造に対する導体ペア３２３の周期構造の、導体ペア３２３の長手方向の相対位置）、並びに、導体ペア３２３と導体ペア３２４との間のずらし量（つまり、導体ペア３２３の周期構造に対する導体ペア３２４の周期構造の、導体ペア３２４の長手方向の相対位置）とが互いに異なる。
【０１９１】
もちろん、一部の導体ペア間のずらし量が他の導体ペア間のずらし量と同一となるようにしてもよい（つまり、ずらし量の数が導体ペア間の数より少なくてもよい）。
【０１９２】
つまり、少なくとも１の導体ペア間の周期構造のずらし量が、他の導体ペア間の周期構造のずらし量と異なるようにしてもよい。
【０１９３】
ずらしの方向についても同様である。図２７のＤの例のように、導体ペア間毎に、周期構造位置のずらしの方向が異なるようにしてもよい。図２７のＣの例の場合、導体ペア３２２と導体ペア３２３との間の周期構造のずらしの方向が、導体ペア３２１と導体ペア３２２との間の周期構造のずらしの方向や、導体ペア３２３と導体ペア３２４との間の周期構造のずらしの方向と略逆向きである。
【０１９４】
つまり、少なくとも１の導体ペア間の周期構造のずらしの方向が、他の導体ペア間の周期構造のずらしの方向と異なるようにしてもよい。
【０１９５】
もちろん、ずらし量とずらしの方向の両方を、導体ペア間毎に変えるようにしてもよい。つまり、少なくとも１の導体ペア間の周期構造のずらし量およびずらしの方向が、他の導体ペア間の周期構造のずらし量およびずらしの方向と異なるようにしてもよい。
【０１９６】
なお、図２７のＥに示されるように、導体ペアの導体毎に、周期構造の位置のずらし量が異なるようにしてもよい。また、図２７のＦに示されるように、導体ペアの導体毎に、周期構造のずらしの方向が異なるようにしてもよい。
【０１９７】
導体ペアの周期構造は、２の導体により形成されるミアンダ形状若しくはツイスト形状としてもよいし、ミアンダ形状およびツイスト形状の組み合わせとしてもよい。
【０１９８】
例えば、図２８のＡに示される導体ペア３２１や導体ペア３２２のように、導体ペアが、上層のミアンダ形状の電源配線（VSS）と、下層のミアンダ形状の電源配線（VDD）とにより構成されるようにしてもよい。
【０１９９】
また、例えば、図２８のＢに示される導体ペア３２１や導体ペア３２２のように、導体ペアが、上層のミアンダ形状の電源配線（VDD）と、下層のミアンダ形状の電源配線（VSS）とにより構成されるようにしてもよい。
【０２００】
さらに、例えば、図２８のＣに示される導体ペア３２１および導体ペア３２２のように、上層のミアンダ形状の電源配線（VDD）と、下層のミアンダ形状の電源配線（VSS）とにより構成される導体ペアと、上層のミアンダ形状の電源配線（VSS）と、下層のミアンダ形状の電源配線（VDD）とにより構成される導体ペアとが混在するようにしてもよい。
【０２０１】
また、例えば、図２８のＤに示される導体ペア３２１や導体ペア３２２のように、導体ペアが、上層および下層を用いて蛇行するツイスト形状の電源配線（VDD）と電源配線（VSS）とにより構成されるようにしてもよい。
【０２０２】
なお、図２８のＥに示される導体ペア３２１および導体ペア３２２のように、ミアンダ形状の電源配線からなる導体ペアと、ツイスト形状の電源配線からなる導体ペアとが混在するようにしてもよい。
【０２０３】
また、図２８のＦに示される導体ペア３２１や導体ペア３２２のように、導体ペアが、ミアンダ形状の部分とツイスト形状の部分の両方を有する電源配線により構成されるようにしてもよい。
【０２０４】
導体ペアの各導体の電流の方向は任意である。
【０２０５】
例えば、図２９のＡや図２９のＢに示される導体ペア３２１および導体ペア３２２のように、複数の導体ペア間で各導体の電流の向きが互いに同一であるようにしてもよい。その場合、各導体に流れる電流の向きは任意であり、例えば、上下左右またはそれらの組み合わせであってもよい。
【０２０６】
また、例えば、図２９のＣに示される導体ペア３２１および導体ペア３２２のように、隣接する導体ペア同士で、各導体の電流の向きが互いに異なる（略逆向きとなる）ようにしてもよい。図２９のＣの例の場合、導体ペア３２１の電源配線（VDD）３２１−１の電流の向きと導体ペア３２２の電源配線（VDD）３２２−１の電流の向きとが互いに略逆向きである。同様に、導体ペア３２１の電源配線（VSS）３２１−２の電流の向きと導体ペア３２２の電源配線（VSS）３２２−２の電流の向きとが互いに略逆向きである。
【０２０７】
さらに、図２９のＤに示される導体ペア３２１乃至導体ペア３２４のように、隣接する導体ペア毎に各導体の電流の向きが反転するようにしてもよい。
【０２０８】
また、図２９のＥに示される導体ペア３２１や導体ペア３２２のように、導体ペア内において電流の向きが変わるようにしてもよい。つまり、導体ペアの各導体の一部の電流の向きが、他の部分の電流の向きと異なるようにしてもよい。なお、電流の向きが変わる位置（導体ペアの長手方向の位置）は任意である。例えば、図２９のＥの導体ペア３２１および導体ペア３２２のように、複数の導体ペアにおいて互いに同じ位置において電流の向きが変わるようにしてもよいし、図２９のＦに示される導体ペア３２１乃至導体ペア３２４のように、電流の向きが変わる位置が導体ペア毎に異なるようにしてもよい。
【０２０９】
また、導体ペアの各導体（電源配線）に流れる電流量は任意である。図３０においては、各導体に流れる電流量を、各導体の太さによって表している。
【０２１０】
例えば、図３０のＡの導体ペア３２１や導体ペア３２２のように、導体ペアの各導体の電流量が均一となるようにしてもよい。また、複数の導体ペアにおいて、各導体の電流量が均一となるようにしてもよい。さらに、隣接する導体ペアにおいて、各導体の電流量が均一となるようにしてもよい。
【０２１１】
また、図３０のＢに示される導体ペア３２１および導体ペア３２２のように、導体ペア毎に電流量が異なるようにしてもよい。例えば、隣接する導体ペア同士で電流量が異なるようにしてもよい。電流量が他の導体ペアと異なる導体ペアは、複数の導体ペアの内の一部であってもよいし、全部であってもよい。例えば、図３０のＣに示される導体ペア３２１乃至導体ペア３２４のように電流量が互いに異なるようにしてもよい。つまり、電流量は、３種類以上であってもよい。
【０２１２】
また、この電流量は、図３０のＤに示される導体ペア３２１や導体ペア３２２のように、導体内の位置（導体の長手方向の位置）に応じて変化するようにしてもよい。さらに、図３０のＥに示される導体ペア３２１や導体ペア３２２のように、導体ペアを構成する各導体の電流量が互いに異なるようにしてもよい。
【０２１３】
＜遮光配線＞
導体ペアは、上述した２の導体の他に、光の通過を抑制する遮光配線をさらに含むようにしてもよい。
【０２１４】
図３１は、図７のレイアウト例において、電源配線が遮光配線を含む場合のレイアウト例を示す図である。
【０２１５】
図３１のＡに示されるように、上層（デジタル処理部１１２の階層）におけるレイアウトは、図７のＡと同様である。下層（デジタル処理部１１３の階層）におけるレイアウトを図３１のＢに示す。図３１のＢに示されるように、電源配線（VDD）３５３−１乃至電源配線３５３−４は、上層の電源配線の隙間を遮光するように配置される複数の導体により形成される。同様に、電源配線（VSS）３５４−２乃至電源配線３５４−４は、上層の電源配線の隙間を遮光するように配置される複数の導体により形成される。
【０２１６】
このようなレイアウトの場合も図７と同様の効果を得ることができる。もちろん、図８のレイアウトの場合も、図３１のように遮光配線を形成するようにしてもよい。
【０２１７】
図３２は、図９のレイアウト例において、電源配線が遮光配線を含む場合のレイアウト例を示す図である。図３２のＡに示されるように、上層（デジタル処理部１１２の階層）におけるレイアウトは、図９のＡと同様である。下層（デジタル処理部１１３の階層）におけるレイアウトを図３２のＢに示す。図３２のＢに示されるように、電源配線（VDD）３６３−１は、上層の各電源配線（VSS）１８２の隙間を遮光するような構造となっている。このようなレイアウトの場合も図９と同様の効果を得ることができる。
【０２１８】
図３３は、図１０のレイアウト例において、電源配線が遮光配線を含む場合のレイアウト例を示す図である。図３３のＡに示されるように、上層（デジタル処理部１１２の階層）におけるレイアウトは、図１０のＡと同様である。下層（デジタル処理部１１３の階層）におけるレイアウトを図３３のＢに示す。図３３のＢに示されるように、電源配線（VDD）３７３−１は、上層の各電源配線（VSS）１９２の隙間を遮光するような構造となっている。このようなレイアウトの場合も図１０と同様の効果を得ることができる。
【０２１９】
＜その他のレイアウト例＞
図９や図１０のレイアウト例においては、各導体ペアを形成する、ミアンダ形状の電源配線（VDD）と、ミアンダ形状の電源配線（VSS）とが、互いに異なる階層に形成されるように説明したが、これに限らない。例えば、図３４に示される例のように、電源配線（VDD）と電源配線（VSS）とが互いに同一の階層に形成されるようにしてもよい。
【０２２０】
図３４のＡは、デジタル処理部１１２に形成される電源配線の配置例を示している。図３４のＡの例では、電源配線（VDD）３９１−１および電源配線（VDD）３９１−２、並びに、電源配線（VSS）３９２−１および電源配線（VSS）３９２−２が互いに略平行に配置されている。電源配線（VDD）３９１−１および電源配線（VDD）３９１−２を互いに区別して説明する必要が無い場合、電源配線（VDD）３９１と称する。また、電源配線（VSS）３９２−１および電源配線（VSS）３９２−２を互いに区別して説明する必要が無い場合、電源配線（VSS）３９２と称する。
【０２２１】
図９のＡの場合と同様に、各電源配線（VDD）３９１および各電源配線（VSS）３９２は、少なくともその一部が、蛇行しており、ミアンダ形状を形成している。つまり、各電源配線（VDD）３９１および各電源配線（VSS）３９２は、その長手方向に形状が周期的に変化する周期構造を有する。
【０２２２】
図３４のＢは、デジタル処理部１１３に形成される電源配線の配置例を示している。図３４のＢの例では、電源配線（VDD）３９３−１および電源配線（VDD）３９３−２、並びに、電源配線（VSS）３９４−１および電源配線（VSS）３９４−２が互いに略平行に配置されている。電源配線（VDD）３９３−１および電源配線（VDD）３９３−２は、それぞれ、所定の絶縁層を介して電源配線（VSS）３９２−１および電源配線（VSS）３９２−２に重畳する位置に配置されている。同様に、電源配線（VSS）３９４−１および電源配線（VSS）３９４−２は、それぞれ、所定の絶縁層を介して電源配線（VDD）３９１−１および電源配線（VDD）３９１−２に重畳する位置に配置されている。電源配線（VDD）３９３−１および電源配線（VDD）３９３−２を互いに区別して説明する必要が無い場合、電源配線（VDD）３９３と称する。また、電源配線（VSS）３９４−１および電源配線（VSS）３９４−２を互いに区別して説明する必要が無い場合、電源配線（VSS）３９４と称する。
【０２２３】
図９のＢの場合と同様に、各電源配線（VDD）３９３および各電源配線（VSS）３９４は、少なくともその一部が、蛇行しており、ミアンダ形状を形成している。つまり、各電源配線（VDD）３９３および各電源配線（VSS）３９４は、その長手方向に形状が周期的に変化する周期構造を有する。
【０２２４】
つまり、各電源配線（VDD）３９１は各電源配線（VSS）３９４と導体ペアを形成し、各電源配線（VSS）３９２は各電源配線（VDD）３９３と導体ペアを形成する。このように、導体ペア毎に上層（デジタル処理部１１２）に形成される導体（電源配線）の種類と、下層（デジタル処理部１１３）に形成される導体（電源配線）の種類が入れ替わる場合、図３４の例のように、電源配線（VDD）と電源配線（VSS）とが同一の階層に形成される。
【０２２５】
このようなレイアウトの場合も、図９や図１０の場合と同様の効果を得ることができる。
【０２２６】
＜導体ループの変化に伴う磁束の変化の比較＞
図３５は、導体ループの導体ループ長ＬLOOPの変化に伴う、その導体ループのループ面を通過する磁束の変化をずらし量毎に比較した比較結果を表すグラフの例である。図３５において、太線３８１は、図６のレイアウトの場合の磁束の変化を示している。点線３８２は、図３１のレイアウトの場合の磁束の変化を示している。一点鎖線３８３は、図３４のレイアウトの場合の磁束の変化を示している。二点鎖線３８４は、図３２のレイアウトの場合の磁束の変化を示している。細線３８５は、図３３のレイアウトの場合の磁束の変化を示している。
【０２２７】
このように、図６以外のいずれのレイアウトの場合も、図６のレイアウトの場合よりも磁束のピークを抑制することができる。したがって、導体ループの変化によりその導体ループに発生する誘導起電力を抑制し、導体ループに生じるノイズの発生を抑制することができる。つまり、イメージセンサ１００は、デジタル処理部１１２やデジタル処理部１１３に形成される電源配線のレイアウトとして図６以外のレイアウトを適用することにより、図６のレイアウトを適用する場合よりも撮像画像の画質の低減を抑制することができる。
【０２２８】
＜構造応用例＞
以上においては、導体ループのループ面を通過する磁束を発生させる導体として、電源配線を例に説明したが、この導体は任意であり、電源配線以外のどのような導体であってもよい。例えば、何らかの信号線であってもよい。
【０２２９】
また、この導体は、導体ループと重畳していてもよいし、重畳していなくてもよい。さらに、この導体は、３階層以上に形成されるようにしてもよいし、単一の階層に形成されるようにしてもよい。導体ループと同一階層に形成されるようにしてもよい。例えば、画素・アナログ処理部１１１に形成されるようにしてもよい。
【０２３０】
また、図２を参照して説明したイメージセンサ１００の複数チップは、互いにどのように重畳されるようにしてもよい。例えば、図３６のＡに示されるように、チップごとに封止されたパッケージを重畳するようにしてもよいし、図３６のＢや図３６のＣの例のように、複数チップを重畳した状態において封止してパッケージ化するようにしてもよい。また、その場合、例えば、図３６のＢに示されるように、外部電極へのボンディングワイヤを下層のチップに接続するようにしてもよいし、図３６のＣの例のように、外部電極へのボンディングワイヤを上層のチップに接続するようにしてもよい。
【０２３１】
また、以上においては、本技術を適用した回路基板の例として、撮像素子（イメージセンサ１００）を例に説明したが、これに限らず、本技術は、撮像素子以外の任意のデバイスの回路基板に適用することができる。
【０２３２】
また、以上においては、本技術を適用した回路基板の例として、半導体基板を例に説明したが、これに限らず、本技術は、例えばプリント基板等の、半導体基板以外の回路基板にも適用することができる。
【０２３３】
＜２．第２の実施の形態＞
＜撮像装置＞
なお、本技術は、撮像素子以外にも適用することができる。例えば、撮像装置のような、撮像素子を有する装置（電子機器等）に本技術を適用するようにしてもよい。図３７は、本技術を適用した電子機器の一例としての撮像装置の主な構成例を示すブロック図である。図３７に示される撮像装置６００は、被写体を撮像し、その被写体の画像を電気信号として出力する装置である。
【０２３４】
図３７に示されるように撮像装置６００は、光学部６１１、CMOSイメージセンサ６１２、画像処理部６１３、表示部６１４、コーデック処理部６１５、記憶部６１６、出力部６１７、通信部６１８、制御部６２１、操作部６２２、およびドライブ６２３を有する。
【０２３５】
光学部６１１は、被写体までの焦点を調整し、焦点が合った位置からの光を集光するレンズ、露出を調整する絞り、および、撮像のタイミングを制御するシャッタ等よりなる。光学部６１１は、被写体からの光（入射光）を透過し、CMOSイメージセンサ６１２に供給する。
【０２３６】
CMOSイメージセンサ６１２は、入射光を光電変換して画素毎の信号（画素信号）をA/D変換し、CDS等の信号処理を行い、処理後の撮像画像データを画像処理部６１３に供給する。
【０２３７】
画像処理部６１３は、CMOSイメージセンサ６１２により得られた撮像画像データを画像処理する。より具体的には、画像処理部６１３は、CMOSイメージセンサ６１２から供給された撮像画像データに対して、例えば、混色補正や、黒レベル補正、ホワイトバランス調整、デモザイク処理、マトリックス処理、ガンマ補正、およびYC変換等の各種画像処理を施す。画像処理部６１３は、画像処理を施した撮像画像データを表示部６１４に供給する。
【０２３８】
表示部６１４は、例えば、液晶ディスプレイ等として構成され、画像処理部６１３から供給された撮像画像データの画像（例えば、被写体の画像）を表示する。
【０２３９】
画像処理部６１３は、さらに、画像処理を施した撮像画像データを、必要に応じて、コーデック処理部６１５に供給する。
【０２４０】
コーデック処理部６１５は、画像処理部６１３から供給された撮像画像データに対して、所定の方式の符号化処理を施し、得られた符号化データを記憶部６１６に供給する。また、コーデック処理部６１５は、記憶部６１６に記録されている符号化データを読み出し、復号して復号画像データを生成し、その復号画像データを画像処理部６１３に供給する。
【０２４１】
画像処理部６１３は、コーデック処理部６１５から供給される復号画像データに対して所定の画像処理を施す。画像処理部６１３は、画像処理を施した復号画像データを表示部６１４に供給する。表示部６１４は、例えば、液晶ディスプレイ等として構成され、画像処理部６１３から供給された復号画像データの画像を表示する。
【０２４２】
また、コーデック処理部６１５は、画像処理部６１３から供給された撮像画像データを符号化した符号化データ、または、記憶部６１６から読み出した撮像画像データの符号化データを出力部６１７に供給し、撮像装置６００の外部に出力させるようにしてもよい。また、コーデック処理部６１５は、符号化前の撮像画像データ、若しくは、記憶部６１６から読み出した符号化データを復号して得られた復号画像データを出力部６１７に供給し、撮像装置６００の外部に出力させるようにしてもよい。
【０２４３】
さらに、コーデック処理部６１５は、撮像画像データ、撮像画像データの符号化データ、または、復号画像データを、通信部６１８を介して他の装置に伝送させるようにしてもよい。また、コーデック処理部６１５は、撮像画像データや画像データの符号化データを、通信部６１８を介して取得するようにしてもよい。コーデック処理部６１５は、通信部６１８を介して取得した撮像画像データや画像データの符号化データに対して、適宜、符号化や復号等を行う。コーデック処理部６１５は、得られた画像データ若しくは符号化データを、上述したように、画像処理部６１３に供給したり、記憶部６１６、出力部６１７、および通信部６１８に出力するようにしてもよい。
【０２４４】
記憶部６１６は、コーデック処理部６１５から供給される符号化データ等を記憶する。記憶部６１６に格納された符号化データは、必要に応じてコーデック処理部６１５に読み出されて復号される。復号処理により得られた撮像画像データは、表示部６１４に供給され、その撮像画像データに対応する撮像画像が表示される。
【０２４５】
出力部６１７は、外部出力端子等の外部出力インターフェイスを有し、コーデック処理部６１５を介して供給される各種データを、その外部出力インターフェイスを介して撮像装置６００の外部に出力する。
【０２４６】
通信部６１８は、コーデック処理部６１５から供給される画像データや符号化データ等の各種情報を、所定の通信（有線通信若しくは無線通信）の通信相手である他の装置に供給する。また、通信部６１８は、所定の通信（有線通信若しくは無線通信）の通信相手である他の装置から、画像データや符号化データ等の各種情報を取得し、それをコーデック処理部６１５に供給する。
【０２４７】
制御部６２１は、撮像装置６００の各処理部（点線６２０内に示される各処理部、操作部６２２、並びに、ドライブ６２３）の動作を制御する。
【０２４８】
操作部６２２は、例えば、ジョグダイヤル（商標）、キー、ボタン、またはタッチパネル等の任意の入力デバイスにより構成され、例えばユーザ等による操作入力を受け、その操作入力に対応する信号を制御部６２１に供給する。
【０２４９】
ドライブ６２３は、自身に装着された、例えば、磁気ディスク、光ディスク、光磁気ディスク、または半導体メモリなどのリムーバブルメディア６２４に記憶されている情報を読み出す。ドライブ６２３は、リムーバブルメディア６２４からプログラムやデータ等の各種情報を読み出し、それを制御部６２１に供給する。また、ドライブ６２３は、書き込み可能なリムーバブルメディア６２４が自身に装着された場合、制御部６２１を介して供給される、例えば画像データや符号化データ等の各種情報を、そのリムーバブルメディア６２４に記憶させる。
【０２５０】
以上のような撮像装置６００のCMOSイメージセンサ６１２として、各実施の形態において上述した本技術を適用する。すなわち、CMOSイメージセンサ６１２として、上述したイメージセンサ１００が用いられる。これにより、CMOSイメージセンサ６１２は、撮像画像の画質の低減を抑制することができる。したがって撮像装置６００は、被写体を撮像することにより、より高画質な撮像画像を得ることができる。
【０２５１】
上述した一連の処理は、ハードウェアにより実行させることもできるし、ソフトウェアにより実行させることもできる。上述した一連の処理をソフトウェアにより実行させる場合には、そのソフトウェアを構成するプログラムが、ネットワークや記録媒体からインストールされる。
【０２５２】
この記録媒体は、例えば、図３７に示されるように、装置本体とは別に、ユーザにプログラムを配信するために配布される、プログラムが記録されているリムーバブルメディア６２４により構成される。このリムーバブルメディア６２４には、磁気ディスク（フレキシブルディスクを含む）や光ディスク（CD-ROMやDVDを含む）が含まれる。さらに、光磁気ディスク（MD（Mini Disc）を含む）や半導体メモリ等も含まれる。
【０２５３】
その場合、プログラムは、そのリムーバブルメディア６２４をドライブ６２３に装着することにより、記憶部６１６にインストールすることができる。
【０２５４】
また、このプログラムは、ローカルエリアネットワーク、インターネット、デジタル衛星放送といった、有線または無線の伝送媒体を介して提供することもできる。その場合、プログラムは、通信部６１８で受信し、記憶部６１６にインストールすることができる。
【０２５５】
その他、このプログラムは、記憶部６１６や制御部６２１内のROM（Read Only Memory）等に、あらかじめインストールしておくこともできる。
【０２５６】
なお、コンピュータが実行するプログラムは、本明細書で説明する順序に沿って時系列に処理が行われるプログラムであっても良いし、並列に、あるいは呼び出しが行われたとき等の必要なタイミングで処理が行われるプログラムであっても良い。
【０２５７】
また、本明細書において、記録媒体に記録されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
【０２５８】
また、上述した各ステップの処理は、上述した各装置、若しくは、上述した各装置以外の任意の装置において、実行することができる。その場合、その処理を実行する装置が、上述した、その処理を実行するのに必要な機能（機能ブロック等）を有するようにすればよい。また、処理に必要な情報を、適宜、その装置に伝送するようにすればよい。
【０２５９】
また、本明細書において、システムとは、複数の構成要素（装置、モジュール（部品）等）の集合を意味し、全ての構成要素が同一筐体中にあるか否かは問わない。したがって、別個の筐体に収納され、ネットワークを介して接続されている複数の装置、及び、１つの筐体の中に複数のモジュールが収納されている１つの装置は、いずれも、システムである。
【０２６０】
また、以上において、１つの装置（または処理部）として説明した構成を分割し、複数の装置（または処理部）として構成するようにしてもよい。逆に、以上において複数の装置（または処理部）として説明した構成をまとめて１つの装置（または処理部）として構成されるようにしてもよい。また、各装置（または各処理部）の構成に上述した以外の構成を付加するようにしてももちろんよい。さらに、システム全体としての構成や動作が実質的に同じであれば、ある装置（または処理部）の構成の一部を他の装置（または他の処理部）の構成に含めるようにしてもよい。
【０２６１】
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
【０２６２】
例えば、本技術は、１つの機能を、ネットワークを介して複数の装置で分担、共同して処理するクラウドコンピューティングの構成をとることができる。
【０２６３】
また、上述のフローチャートで説明した各ステップは、１つの装置で実行する他、複数の装置で分担して実行することができる。
【０２６４】
さらに、１つのステップに複数の処理が含まれる場合には、その１つのステップに含まれる複数の処理は、１つの装置で実行する他、複数の装置で分担して実行することができる。
【０２６５】
また、本技術は、これに限らず、このような装置またはシステムを構成する装置に搭載するあらゆる構成、例えば、システムLSI（Large Scale Integration）等としてのプロセッサ、複数のプロセッサ等を用いるモジュール、複数のモジュール等を用いるユニット、ユニットにさらにその他の機能を付加したセット等（すなわち、装置の一部の構成）として実施することもできる。
【０２６６】
なお、本技術は以下のような構成も取ることができる。
（１）  導体により形成され、前記導体により少なくとも一部の寸法が可変の導体ループを形成することができる回路と、
自身が発生した磁界によって前記回路により形成される前記導体ループに誘導起電力が生じる位置に形成され、前記導体ループの寸法の変化による誘導起電力の変化を抑制する構造を有する複数の導体と
を備える回路基板。
（２）  前記複数の導体は、１または複数の導体が、複数の他の導体の間に形成され、前記１または複数の導体の電流の向きが、少なくとも一部において、前記他の導体の電流の向きと異なる
（１）に記載の回路基板。
（３）  前記１または複数の導体による磁力線の、前記導体ループのループ面内を通過する方向が、前記他の導体による磁力線の、前記導体ループのループ面内を通過する方向に対して逆向きとなる
（２）に記載の回路基板。
（４）  前記１または複数の導体による前記導体ループのループ面内の磁束の方向が、前記他の導体による前記導体ループのループ面内の磁束の方向に対して逆向きとなる
（２）または（３）に記載の回路基板。
（５）  前記複数の導体は、複数階層に形成される
（１）乃至（４）のいずれかに記載の回路基板。
（６）  前記複数の導体は、階層方向に隣接し、電流の向きが互いに同一である２の導体により形成される導体ペアを含む
（５）に記載の回路基板。
（７）  前記複数の導体は、階層方向に隣接し、電流の向きが少なくとも一部において互いに異なる２の導体により形成される導体ペアを含む
（１）乃至（６）のいずれかに記載の回路基板。
（８）  前記導体ペアの各導体の電流の向きと、前記導体ペアの各導体と階層内方向に隣接する他の導体の電流の向きとが、少なくとも一部において、互いに異なる
（６）または（７）に記載の回路基板。
（９）  前記導体ペアの各導体の一部の電流の向きが、他の部分の電流の向きと異なる
（７）または（８）に記載の回路基板。
（１０）  前記導体ペアは、長手方向に形状が周期的に変化する周期構造を有し、
前記導体ペアによる磁力線の方向が、前記周期構造の半周期毎に変化する
（７）乃至（９）のいずれかに記載の回路基板。
（１１）  前記複数の導体は、前記導体ペアを複数含み、
隣接する前記導体ペア同士の、それぞれにおける前記周期構造の起点位置が互いに異なる
（１０）に記載の回路基板。
（１２）  隣接する前記導体ペア同士の、前記周期構造の前記起点位置のずらし量は、前記導体ペアの前記周期構造の２分の１周期以下である
（１１）に記載の回路基板。
（１３）  隣接する前記導体ペア同士の、前記周期構造の前記起点位置のずらし量は、前記導体ペアを構成する少なくとも１の導体の導体幅と同一である
（１１）または（１２）に記載の回路基板。
（１４）  少なくとも１の前記導体ペアの前記周期構造の周期長が、他の前記導体ペアの前記周期構造の周期長と異なる
（１１）乃至（１３）のいずれかに記載の回路基板。
（１５）  前記導体ペアの一部の前記周期構造は、前記導体ペアの他の部分の前記周期構造と異なる周期長を有する
（１０）乃至（１４）のいずれかに記載の回路基板。
（１６）  前記周期構造は、前記２の導体により形成されるミアンダ形状若しくはツイスト形状、または、前記ミアンダ形状および前記ツイスト形状の組み合わせである
（１０）乃至（１５）のいずれかに記載の回路基板。
（１７）  前記導体ペアは、前記２の導体の他に、光の通過を抑制する遮光配線をさらに含む
（７）乃至（１６）のいずれかに記載の回路基板。
（１８）  前記複数の導体は、前記回路と異なる階層の、前記回路と重畳する位置に形成される
（１）乃至（１７）のいずれかに記載の回路基板。
（１９）  被写体からの光を光電変換する複数の画素を有し、前記画素の選択において、選択される前記画素に応じた大きさおよび形状の、導体からなる導体ループが実質構成される画素部と、
自身が発生した磁界によって前記画素部により形成される前記導体ループに誘導起電力が生じる位置に形成され、前記導体ループの寸法の変化による誘導起電力の変化を抑制する構造を有する複数の導体と
を備える撮像素子。
（２０）  被写体を撮像する撮像部と、
前記撮像部による撮像により得られた画像データを画像処理する画像処理部と
を備え、
前記撮像部は、
前記被写体からの光を光電変換する複数の画素を有し、前記画素の選択において、選択される前記画素に応じた大きさおよび形状の、導体からなる導体ループが実質構成される画素部と、
自身が発生した磁界によって前記画素部により形成される前記導体ループに誘導起電力が生じる位置に形成され、前記導体ループの寸法の変化による誘導起電力の変化を抑制する構造を有する複数の導体と
を備える電子機器。
【符号の説明】
【０２６７】
１００  イメージセンサ，  １０１  画素チップ，  １０２  ロジックチップ，  １０３  ロジックチップ，  １１１  画素・アナログ処理部，  １１２  デジタル処理部，  １１３  デジタル処理部，  １２１  画素アレイ，  １２２  A/D変換部，  １２３  垂直走査部，  １３１  単位画素，  １３２  垂直信号線，  １３３  制御線，  １４１  フォトダイオード、  １４２  転送トランジスタ，  １４３  リセットトランジスタ，  １４４  増幅トランジスタ，  １４５  セレクトトランジスタ，  １５１  電源配線（VDD），  １５２  電源配線（VSS），  １５３  電源配線（VDD），  １５４  電源配線（VSS），  １６１  電源配線（VDD），  １６２  電源配線（VSS），  １６３  電源配線（VDD），  １６４  電源配線（VSS），  １７１  電源配線（VDD），  １７２  電源配線（VSS），  １７３  電源配線（VDD），  １７４  電源配線（VSS），  １８２  電源配線（VSS），  １８３  電源配線（VDD），  １９２  電源配線（VSS），  １９３  電源配線（VDD），  ２６０  導体ループ，  ２８１  電源配線（VDD），  ２８２  電源配線（VSS），  ３２１  導体ペア，  ３２１−１  電源配線（VDD），  ３２１−２  電源配線（VSS），  ３２２  導体ペア，  ３２２−１  電源配線（VDD），  ３２２−２  電源配線（VSS），  ３２３  導体ペア，  ３２４  導体ペア，  ３５３  電源配線（VDD），  ３５４  電源配線（VSS），  ３６３  電源配線（VDD），  ３７３  電源配線（VDD），  ３９１  電源配線（VDD），  ３９２  電源配線（VSS），  ３９３  電源配線（VDD），  ３９４  電源配線（VSS），  ６００  撮像装置，  ６１２  CMOSイメージセンサ
【図１】
2015198913.tif 000004
【図２】
2015198913.tif 000005
【図３】
2015198913.tif 000006
【図４】
2015198913.tif 000007
【図５】
2015198913.tif 000008
【図６】
2015198913.tif 000009
【図７】
2015198913.tif 000010
【図８】
2015198913.tif 000011
【図９】
2015198913.tif 000012
【図１０】
2015198913.tif 000013
【図１１】
2015198913.tif 000014
【図１２】
2015198913.tif 000015
【図１３】
2015198913.tif 000016
【図１４】
2015198913.tif 000017
【図１５】
2015198913.tif 000018
【図１６】
2015198913.tif 000019
【図１７】
2015198913.tif 000020
【図１８】
2015198913.tif 000021
【図１９】
2015198913.tif 000022
【図２０】
2015198913.tif 000023
【図２１】
2015198913.tif 000024
【図２２】
2015198913.tif 000025
【図２３】
2015198913.tif 000026
【図２４】
2015198913.tif 000027
【図２５】
2015198913.tif 000028
【図２６】
2015198913.tif 000029
【図２７】
2015198913.tif 000030
【図２８】
2015198913.tif 000031
【図２９】
2015198913.tif 000032
【図３０】
2015198913.tif 000033
【図３１】
2015198913.tif 000034
【図３２】
2015198913.tif 000035
【図３３】
2015198913.tif 000036
【図３４】
2015198913.tif 000037
【図３５】
2015198913.tif 000038
【図３６】
2015198913.tif 000039
【図３７】
2015198913.tif 000040
【国際調査報告】
2015198913.tif 000041
2015198913.tif 000042
2015198913.tif 000043
2015198913.tif 000044