(57)【要約】  還流動作時において、通電劣化現象を抑制し、かつ、還流動作におけるオン電圧が低い、縦型ＭＯＳＦＥＴを実現する。半導体装置は、第２導電型のボディコンタクト領域下であって、第２導電型のボディ領域と第１導電型エピタキシャル層の間に、ソース電極から第２導電型ボディコンタクト領域と第２導電型ボディ領域を介して第１導電型エピタキシャル層へ流れようとする正孔に対してポテンシャル障壁となるホールバリア領域と、を備える。
2014203317.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、
前記第１導電型半導体基板上に形成される第１導電型のエピタキシャル層と、
前記第１導電型エピタキシャル層の表面の所定部位に形成される第２導電型のボディ領域と、
前記第２導電型ボディ領域中の表面所定部位に形成される第１導電型のソース領域と、
前記第２導電型ボディ領域中の表面所定部位に形成される第２導電型のボディコンタクト領域と、
前記第１導電型ソース領域に隣接する前記第２導電型ボディ領域の表面上あるいは側面上にゲート絶縁膜を介して形成されるゲート電極と、
前記第１導電型ソース領域と前記第２導電型ボディコンタクト領域上に形成されたソース電極と、
前記第２導電型ボディコンタクト領域下であって、前記第２導電型ボディ領域と前記第１導電型エピタキシャル層の間に、前記ソース電極から前記第２導電型ボディコンタクト領域と前記第２導電型ボディ領域を介して前記第１導電型エピタキシャル層へ流れようとする正孔に対してポテンシャル障壁となるホールバリア領域と、
を備える半導体装置。
【請求項２】
前記ホールバリア領域は、前記第１導電型エピタキシャル層よりも不純物濃度の高い第１導電型である、
請求項１記載の半導体装置。
【請求項３】
前記ホールバリア領域は、前記ボディコンタクト領域下から前記ソース領域下まで延在し、かつ、前記ボディ領域端部までは延在しない、
請求項１記載の半導体装置。
【請求項４】
前記ゲート電極と前記ゲート絶縁膜は、前記第１導電型エピタキシャル層の表面所定部位に形成されたトレンチの側面上に形成されている、
請求項１記載の半導体装置。
【請求項５】
前記第２導電型ボディ領域は、前記ボディコンタクト領域下において、前記ソース領域下よりも下方にまで延在し、
前記ホールバリア領域は、前記ボディコンタクト領域下の前記ボディ領域中に形成されている、
請求項１記載の半導体装置。
【請求項６】
前記第１導電型はｎ型であり、前記第２導電型はｐ型である、
請求項１記載の半導体装置。
【請求項７】
前記半導体基板は、ＳｉＣ基板である、
請求項１記載の半導体装置。
【請求項８】
請求項１乃至７のうちのいずれか1項記載の半導体装置を用いた電力変換装置。
【請求項９】
ｎ＋型のＳｉＣ基板と、
前記ＳｉＣ基板下に形成されるドレイン電極と、
前記ＳｉＣ基板上に形成されるｎ−型のエピタキシャル層と、
前記エピタキシャル層の表面の所定部位に形成されるｐ型のボディ領域と、
前記ボディ領域中の表面所定部位に形成されるｎ＋型のソース領域と、
前記ボディ領域中の表面所定部位に形成されるｐ＋型のボディコンタクト領域と、
前記ソース領域に隣接する前記ボディ領域の表面上あるいは側面上にゲート絶縁膜を介して形成されるゲート電極と、
前記ソース領域と前記ボディコンタクト領域上に形成されたソース電極と、
前記ボディコンタクト領域下であって、前記ボディ領域と前記エピタキシャル層の間に、前記エピタキシャル層よりも不純物濃度の高いｎ型のホールバリア領域と、
を備え、
前記ホールバリア領域は、前記ソース電極から前記ボディコンタクト領域と前記ボディ領域を介して前記エピタキシャル層へ流れようとする正孔に対してポテンシャル障壁となる半導体装置。
【請求項１０】
前記ホールバリア領域は、前記ボディコンタクト領域下から前記ソース領域下まで延在し、かつ、前記ボディ領域端部までは延在しない、
請求項９の半導体装置。
【請求項１１】
前記ゲート電極と前記ゲート絶縁膜は、前記エピタキシャル層の表面所定部位に形成されたトレンチの側面上に形成されている、
請求項９の半導体装置。
【請求項１２】
前記ボディ領域は、前記ボディコンタクト領域下において、前記ソース領域下よりも下方にまで延在し、
前記ホールバリア領域は、前記ボディコンタクト領域下の前記ボディ領域中に形成されている、
請求項９の半導体装置。
【請求項１３】
（ａ）第１導電型のＳｉＣ基板を準備する工程と、
（ｂ）前記第１導電型のＳｉＣ基板上に第１導電型のエピタキシャル層を形成する工程と、
（ｃ）前記第１導電型エピタキシャル層の表面の所定部位に第２導電型のボディ領域を形成する工程と、
（ｄ）前記第２導電型ボディ領域中の表面所定部位に第１導電型のソース領域を形成する工程と、
（ｅ）前記第２導電型ボディ領域中の表面所定部位に形成される第２導電型のボディコンタクト領域と、
（ｆ）前記第２導電型ボディコンタクト領域下であって、前記第２導電型ボディ領域と前記第１導電型エピタキシャル層の間にホールバリア領域を形成する工程と、
を備える半導体装置の製造方法。
【請求項１４】
前記第２導電型のボディコンタクト領域を形成するイオン注入の際、高エネルギーで第２導電型のイオン注入を追加することによって、前記ホールバリア領域を形成する、
請求項１３記載の半導体装置の製造方法。
【請求項１５】
前記第２導電型のボディコンタクト領域を形成するイオン注入の際、高エネルギーで第２導電型の斜めイオン注入を追加することによって、前記ホールバリア領域を形成する、
請求項１３記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、半導体装置に関し、例えば電力変換装置に適用可能である。
【背景技術】
【０００２】
モータ等の駆動を制御する高圧インバータ装置において、従来は、シリコン（Ｓｉ）素子である、ＩＧＢＴ（Insulated Gate Bipolar Transistor）とＰＩＮ（p-intrinsic-n）ダイオードの逆並列接続されたペアが上下アームに配置されている。上下それぞれのＩＧＢＴを交互にスイッチングさせることで、インバータ装置の出力として交流電流を生成しモータ制御を行なう。この動作の中で、ＩＧＢＴがオン時にはＩＧＢＴを介して駆動電流が流れ、ＩＧＢＴがオフ時にはモータからの還流電流がダイオードを介して流れている。このとき、ＩＧＢＴとダイオードのそれぞれで導通損失およびスイッチング損失が発生し、これがインバータ装置の電力変換損失となる。現在のＳｉデバイスの損失は、Ｓｉの物性値から決まる理論値にほぼ達しており、さらなる低減は困難である。【０００３】
一方、ＳｉＣはシリコンと比べて禁制帯幅が大きく、絶縁破壊電界は１桁程度大きいという特徴を持つため、次世代パワーデバイスとして有望視されている。特に、ＳｉＣの縦型パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）は、数百Ｖから数キロＶの幅広い耐圧範囲にて、従来のシリコン素子より大幅な低オン抵抗化が見込まれる。また、ＩＧＢＴと異なり、ＭＯＳＦＥＴはユニポーラ素子であるため、高速なスイッチングが可能である。さらには、縦型パワーＭＯＳＦＥＴは、その構造内にボディダイオードと呼ばれるＰＮダイオードを内蔵しており、逆並列のダイオードを用いなくても、内蔵ボディダイオードを介して還流電流を流すことが可能である。したがって、縦型パワーＭＯＳＦＥＴのみでインバータ装置を構成でき、従来のＳｉインバータより、部品点数削減や小型化が実現できる。【０００４】
しかしながら、ＳｉＣのＰＮダイオードにおいては、その素子内に積層欠陥等が存在した場合、導通時の電子−正孔再結合により積層欠陥が成長する。その結果、伝導する正孔のライフタイムが短くなり、ＰＮダイオードとしての順方向オン電圧が増加すると言う問題（通電劣化）があった。【０００５】
これに対して特許文献１においては、再結合中心が導入された領域を通電開始直後に電流が流れる経路上に設けることによって、積層欠陥における電子−正孔再結合の機会を減らし、積層欠陥の成長、ひいては、通電劣化を抑制している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−１６４４４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に開示されている半導体装置では、設けられた再結合中心導入領域付近に積層欠陥が存在した場合、積層欠陥の成長を加速させてしまう。したがって、通電劣化を加速させる場合が起こりうることになる。【０００８】
また、一般的に再結合中心が導入された領域は、結晶性が悪く、キャリアのトラップ準位が多数存在するため、ＳｉＣ物性値から期待される耐圧を大きく下回ることや、ＰＮダイオード順方向電流の大幅低下、過渡応答の遅延、ヒステリシスなどといった、様々な問題が生じる可能性がある。【０００９】
本開示は、ボディダイオードにおける通電劣化を抑制するとともに、その良好な還流特性を有する半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本開示のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
半導体装置は、第２導電型のボディコンタクト領域下であって、第２導電型のボディ領域と第１導電型のエピタキシャル層の間に、ソース電極から第２導電型のボディコンタクト領域と第２導電型のボディ領域を介して第１導電型のエピタキシャル層へ流れようとする正孔に対してポテンシャル障壁となるホールバリア領域とを有する。
【発明の効果】
【００１１】
上記半導体装置によれば、還流動作時において、通電劣化現象を抑制し、還流動作における良好な特性を得ることができる。
【図面の簡単な説明】
【００１２】
【図１Ａ】実施例１における半導体装置の断面構造を示す説明図である。
【図１Ｂ】実施例１における半導体装置の平面構造を示す説明図である。
【図２】図１において、還流動作時における電流経路を図示した説明図である。
【図３】図２におけるＡ−Ａ’線に沿ったエネルギーバンド図を示す説明図である。
【図４】図２におけるＢ’線に沿ったエネルギーバンド図を示す説明図である。
【図５】実施例１の変形例における半導体装置の断面構造を示す説明図である。
【図６】図５におけるＢ’線に沿ったエネルギーバンド図を示す説明図である。
【図７】実施例２における半導体装置の断面構造を示す説明図である。
【図８】実施例３における半導体装置の断面構造を示す説明図である。
【図９】実施例４に係る電力変換装置の構成を示す概略図である。
【発明を実施するための形態】
【００１３】
実施の形態の概要を簡単に説明すれば下記のとおりである。
半導体装置（１）は、第１導電型の半導体基板（１０）と、第１導電型の半導体基板（１０）上に形成される第１導電型のエピタキシャル層（１２）と、第１導電型のエピタキシャル層（１２）の表面の所定部位に形成される第２導電型のボディ領域（１３）と、第２導電型のボディ領域（１３）中の表面所定部位に形成される第１導電型のソース領域（１４）と、第２導電型のボディ領域（１３）中の表面所定部位に形成される第２導電型のボディコンタクト領域（１５）と、第１導電型のソース領域（１４）と第２導電型のボディコンタクト領域（１５）上に形成されたソース電極（２０）と、第２導電型のボディコンタクト領域（１５）下であって、第２導電型のボディ領域（１３）と第１導電型のエピタキシャル層（１２）の間に、ソース電極（２０）から第２導電型のボディコンタクト領域（１５）と第２導電型ボディ領域（１３）を介して第１導電型のエピタキシャル層（１２）へ流れようとする正孔に対してポテンシャル障壁となるホールバリア領域（２１）と、を備える。
【００１４】
上記半導体装置によれば、還流動作時における正孔電流をホールバリア領域により抑制することができる。一方で、還流動作時の電子電流に対しては、ボディ領域における電子−正孔の再結合を抑制し、オン電圧の低い還流電流特性を得ることが可能となる。また、半導体装置の還流動作時において、通電劣化現象を抑制することができる。
【００１５】
以下、実施例および変形例を図面に基づいて詳細に説明する。なお、実施例および変形例を説明するための全図において、同一部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【実施例１】
【００１６】
図１Ａは、実施例１における半導体装置の断面構造を示す説明図である。図１Ｂは、実施例１における半導体装置の平面構造を示す説明図である。図１Ａは、図１ＢにおけるＣ−Ｃ’線の断面図である。図１Ｂは、図１Ａにおけるソース電極２０および層間絶縁膜２２を取り除いた上面図である。【００１７】
本実施例による半導体装置１は、ｎ＋型（第１導電型）のＳｉＣ基板１０の下面に設けられたドレイン電極１１と、ｎ＋型（第１導電型）のＳｉＣ基板１０の上面に形成されたｎ−型（第１導電型）のエピタキシャル層１２と、ｎ−型（第１導電型）のエピタキシャル層１２の表面に選択的に形成されたｐ型（第２導電型）のボディ領域１３と、を備える。また、半導体装置１は、ｐ型（第２導電型）のボディ領域１３の表面部に選択的に形成されたｎ＋型（第１導電型）のソース領域１４およびｐ＋型（第２導電型）のボディコンタクト領域１５と、ソース領域１４に隣接するボディ領域１３表面部のチャネル領域１７と、を備える。また、半導体装置１は、チャネル領域１７上にゲート絶縁膜１８を介して形成されたゲート電極１９と、ソース領域１４およびボディコンタクト領域１５上に形成されたソース電極２０とを備える。さらに、半導体装置１は、ボディコンタクト領域１５の下方に、ソース電極２０からボディコンタクト領域１５およびボディ領域１３を介してエピタキシャル層１２へ正孔が流出するのを抑制するホールバリア層２１と、を備える。半導体装置１は縦型ＭＯＳＦＥＴを構成している。例えば、ｎ−型のエピタキシャル層１２の濃度は、１０１５〜１０１６／ｃｍ３であり、ｐ型のボディ領域１３の濃度は、１０１７〜１０１８／ｃｍ３であり、ｎ＋型のソース領域１４の濃度は、１０１９〜１０２０／ｃｍ３であり、ｐ型のボディコンタクト領域１５の濃度は、１０１９〜１０２０／ｃｍ３である。【００１８】
本実施例においては、ゲート電極１９上には層間絶縁膜２２が形成されており、層間絶縁膜２２上のソース電極２０とゲート電極１９とは電気的に分離されている。ソース電極２０とソース領域１４およびボディコンタクト領域１５とは、ソース領域１４およびボディコンタクト領域１５上の層間絶縁膜２２を開口したソースコンタクト孔を介して電気的に接続されている。なお、半導体装置１は、周期的に並列配置された複数個のセルから構成されており、図１Ａはその１セル分を示したものである。【００１９】
次に、半導体装置１の動作について説明する。半導体装置１は縦型ＭＯＳＦＥＴ（縦型パワーＭＯＳＦＥＴ）を構成する。縦型ＭＯＳＦＥＴのオン時においては、ゲート電極１９−ソース電極２０間に正のバイアスが印加される（ＶＧＳ＞０Ｖ）。このとき、ゲート電極１９下のチャネル領域１７に、電子からなる反転層（チャネル）が形成され、ソース電極２０とドレイン電極１１間に印加された電圧により、ソース領域１４、チャネル領域１７、隣接するボディ領域１３間のｎ−型（第１導電型）であるＪＦＥＴ領域１６、ドリフト層となるｎ−型のエピタキシャル層１２、ＳｉＣ基板１０を介して、ソース電極２０とドレイン電極１１間にキャリアである電子が流れる。【００２０】
一方、還流動作時において、縦型ＭＯＳＦＥＴはオフ状態（ＶＧＳ≦０Ｖ）であり、チャネルは形成されない。図２は還流動作時における電流経路を図示した説明図である。還流動作時は、ドレインからソースに対して正の電圧が印加されており（ＶＳＤ＞０Ｖ）、図２の電流経路Ａに示すように、ソース電極２０からボディコンタクト領域１５、ボディ領域１３を介して、エピタキシャル層１２へ正孔（ｈ＋）が流出しようとする。経路Ａは正孔電流を、経路Ａ’は電子電流を、経路Ｂ’は電子電流を表している。図３は、図２の電流経路ＡおよびＡ’に沿った、無バイアス時（ＶＳＤ＝０Ｖ）のバンド図を示している。ここで、ホールバリア層２１は、例えば、ｎ−型のエピタキシャル層１２より高い濃度のｎ型（第１導電型）にドーピングされており、正孔（ｈ＋）の流出に対して、これを抑制するバリアとして働く。従って、正孔キャリアによる通電を抑制し、通電劣化を抑制することが可能となる。例えば、ホールバリア層２１の濃度は、１０１７〜１０１９／ｃｍ３である。【００２１】
図４は、図２の電流経路Ｂ’に沿った、無バイアス時（ＶＳＤ＝０Ｖ）のバンド図を示している。還流動作時のＶＳＤ＞０Ｖにおいては、ドレイン電極１１からＳｉＣ基板１０、エピタキシャル層１２を介して、ソース領域１４へ電子（ｅ−）が流れようとする。ここで、経路Ｂ’下のｐ型のボディ領域１３において、ｐ型濃度が低く、または、ｐ型領域経路長が短い場合、エピタキシャル層１２からボディ領域１３へ流入した電子（ｅ−）は、ｐ型のボディ領域１３中で正孔（ｈ＋）と再結合せず、ソース領域１４まで到達することができる。この経路における電流を十分確保すれば、正孔電流を抑制しても、オン電圧の低い良好な還流特性が実現できる。また、この経路における電流は、電子電流であるため、通電劣化の問題は伴わない。【００２２】
＜変形例＞
図５は、変形例における半導体装置の断面構造を示す説明図である。半導体装置１Ａは、ホールバリア層２１を、経路Ｂ’下まで延在させた場合である。図６は、このときの電流経路Ｂ’に沿った無バイアス時（ＶＳＤ＝０Ｖ）のバンド図である。ホールバリア層２１がｎ−型のエピタキシャル層１２より高い濃度のｎ型にドーピングされている場合、経路Ｂ’下のｐ型のボディ領域１３へ流れ込む電子拡散電流が大きくなり、かつ、電界による電子ドリフト電流も大きくなるため、より電子電流を確保することができる。ここでは、ホールバリア層２１がｐ型のボディ領域１３下に形成されている場合を記載しているが、ホールバリア層２１の上一部がｐ型のボディ領域１３中に延在していてもかまわない。この経路における電流は、電子電流であるため、通電劣化の問題は伴わない。【００２３】
以上をまとめると、還流動作時（ＶＳＤ＞０Ｖ）においては、ホールバリア層２１により経路Ａの正孔電流を抑制することで、通電劣化の問題を抑制でき、かつ、経路Ｂ’下のｐ型のボディ領域１３中の電子−正孔再結合を抑制することで電子電流を確保、すなわち、オン電圧の低い良好な還流電流特性を確保することが可能となる。【００２４】
＜製造方法＞
以下、本実施例および変形例の半導体装置の製造工程を、順次追いながら説明する。はじめに、ｎ＋型のＳｉＣ基板１０を準備する。ｎ＋型のＳｉＣ基板１０上に、エピタキシャル成長でｎ−型のエピタキシャル層１２を形成する。次に、フォトリソグラフィ技術を用いてｎ−型のエピタキシャル層１２表層の所定の領域に、例えばアルミニウム（Ａｌ）イオンを注入し、ｐ型のボディ領域１３を形成する。ここで、ｐ型となる不純物として、Ａｌの他にボロン（Ｂ）などを用いてもよい。以下同様に、フォトリソグラフィとイオン注入技術を用いて、ｐ型のボディ領域１３表層の所定の領域に、ｎ＋型のソース領域１４およびｐ＋型のボディコンタクト領域１５を各々形成する。ｎ型とするためのイオン注入不純物としては、窒素（Ｎ）や燐（Ｐ）などを用いる。【００２５】
ここで、ｐ＋型のボディコンタクト領域１５を形成するためのイオン注入の際、より高エネルギーでｎ型のイオン注入を追加することで、ｐ＋型のボディコンタクト領域１５下方に、ホールバリア層２１を形成する。このとき、斜めのイオン注入を行なえば、左右にホールバリア層２１を延在させた、図５の変形例の構造を形成することも可能となる。あるいは、図５の変形例の構造を形成するための別手法として、ｎ＋型のソース領域１４を形成するためのイオン注入の際に、より高エネルギーのｎ型イオン注入を追加してもよい。ただし、図５に示されたホールバリア層２１は、ｐ型のボディ領域１３のＪＦＥＴ領域１６側端部にかからないことが望ましい。ｐ型のボディ領域１３端部は、ＭＯＳＦＥＴがオフ状態で高電圧を保持している際に、電界が集中して高電界となっている箇所である。したがって、ホールバリア層２１がこの端部にかかっている場合、耐圧を劣化させる要因となりうる。【００２６】
上記イオン注入工程の後には、例えば１７００℃程度で熱処理を行い、注入不純物を活性化させる。【００２７】
続いて、熱酸化法あるいはＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、エピタキシャル層１２の表面上に、例えば数十ｎｍ程度の絶縁膜を形成する。その後、例えばＣＶＤ法を用いて、ＰやＢが高濃度にドープされたポリシリコンを堆積し、フォトリソグラフィ技術およびドライエッチング技術により、前記絶縁膜とポリシリコンを加工して、所定の領域にゲート絶縁膜１８およびゲート電極１９を形成する。このゲート絶縁膜１８は、例えばＳｉＯ２膜、ＳｉＯＮ膜、Ａｌ２Ｏ３膜、ＨｆＯ２膜など、あるいはこれらの積層膜から構成される。【００２８】
この後、例えばＣＶＤ法を用いて層間絶縁膜２２を堆積し、続いてフォトリソグラフィおよびドライエッチング技術により、層間絶縁膜２２の所定の領域を加工してソースコンタクト孔を形成する。さらには、ＣＶＤ法や蒸着法、スパッタ法などを用いて、Ａｌなどの金属膜を堆積し、ソース電極２０を形成する。同様に、ＳｉＣ基板１０の下面にも、例えばチタン（Ｔｉ）、ニッケル（Ｎｉ）、金（Ａｕ）、銀（Ａｇ）、またはこれらの積層膜などの金属膜を堆積し、ドレイン電極１１を形成する。【００２９】
最後に、図示していないが、パッシベーション膜を堆積し、各電極に外部からバイアスを印加するパッド領域を開口して、本実施例および変形例の半導体装置１、１Ａが完成する。
【実施例２】
【００３０】
実施例１においては、オン動作時にソースからチャネル領域を通過した電子は、隣り合うｐ型のボディ領域１３間の比較的狭いｎ−型のエピタキシャル層１２の表面部であるＪＦＥＴ領域１６を通過しなくてはならない。この領域の抵抗は比較的高いため、縦型ＭＯＳＦＥＴの高抵抗の一因となる。【００３１】
また、低オン抵抗化のためにＪＦＥＴ領域の幅（図の左右方向）を広くすると、１セルの横幅、すなわち、周期的に配置されるセルのピッチが大きくなってしまう。これは、ある大きさのチップにおいて、配置できるセルの数が減少することになり、等価的に、半導体装置を高抵抗化してしまう。セルピッチの増加は、還流動作時においても高抵抗化につながる。【００３２】
本実施例では、縦型ＭＯＳＦＥＴにおいて、より低オン抵抗化した半導体装置の例を説明する。図７は、実施例２における半導体装置の断面構造を示す説明図である。なお、実施例１で既に説明した同一の符号を付された構成と、同一の機能を有する部分については、説明を省略する。【００３３】
本実施例の半導体装置１Ｂは、実施例１と異なり、ゲート絶縁膜１８およびゲート電極１９が、エピタキシャル層１２中に形成されたトレンチ（溝）部に埋め込まれていることを特徴とする。以下、製造工程を順次追いながら説明する。【００３４】
実施例１と同様、ｎ＋型のＳｉＣ基板１０上にｎ−型のエピタキシャル層１２を形成し、イオン注入によりｐ型のボディ領域１３、ｎ＋型のソース領域１４、ｐ＋型のボディコンタクト領域１５、ホールバリア層２１を形成し、熱処理により不純物を活性化させる。【００３５】
次に、フォトリソグラフィおよびドライエッチング技術により、エピタキシャル層１２の表面部所定領域を加工して、トレンチ領域を形成する。【００３６】
その後、実施例１と同様、熱酸化法あるいはＣＶＤ法を用いて、トレンチ領域表面を含むエピタキシャル層１２の表面上に、例えば数十ｎｍの絶縁膜を形成する。続いて、前記絶縁膜上に、例えばＣＶＤ法を用いてＰやＢなどがドープされたポリシリコンを堆積する。このとき、トレンチ領域部の前記ポリシリコンは、トレンチ底面および側壁を切れ目なく覆うように形成されていることが望ましい。【００３７】
さらには、フォトリソグラフィおよびドライエッチング技術により、前記絶縁膜とポリシリコンを加工して、所定の領域にゲート絶縁膜１８とゲート電極１９を形成する。【００３８】
この後、実施例１と同様の工程を経て、層間絶縁膜２２、ソースコンタクト孔、ソース電極２０およびドレイン電極１１を形成して、本実施例の半導体装置１Ｂが完成する。【００３９】
本実施例では、隣り合うｐ型のボディ領域１３間のＪＦＥＴ領域が存在しない。本実施例の縦型ＭＯＳＦＥＴのオン動作時には、ゲート電極１９に印加された正のバイアスにより、ゲート絶縁膜１８を介して、トレンチ部側面のｐ型ボディ領域１３がチャネル領域１７となり、反転層チャネルが形成される。【００４０】
チャネルを通過した電子は、直接ｎ型エピタキシャル層１２を流れるため、より低オン抵抗化が実現できる。【００４１】
また、トレンチの横幅を狭く形成することで、セルピッチを小さくすることが可能であり、還流動作時においても低抵抗化が可能となる。【００４２】
本構成においても、実施例１同様、ホールバリア層２１により正孔電流を抑制でき、通電劣化の問題を回避することができる。
【実施例３】
【００４３】
実施例１および実施例２においては、ボディコンタクト領域１５下であり、ボディ領域１３とエピタキシャル層１２の境界に、ホールバリア層２１を設けた例を記載した。ＭＯＳＦＥＴがオフ状態で高電圧を保持している時、電界強度が高くなる箇所は、ＰＮ接合の境界である、ｐ型のボディ領域１３とｎ−型のエピタキシャル層１２の界面である。実施例１および実施例２においては、ホールバリア層２１のｎ型不純物濃度がｎ−型のエピタキシャル層１２より高いため、ボディコンタクト領域１５下のＰＮ接合電界が高くなってしまうという問題があった。【００４４】
本実施例では、ボディコンタクト領域１５下のボディ領域１３中にホールバリア層２１を設けていることを特徴とする。図８は、実施例３における半導体装置の断面構造を示す説明図である。なお、実施例１および２で既に説明した同一の符号を付された構成と、同一の機能を有する部分については、説明を省略する。【００４５】
本実施例の半導体装置１Ｃにおいては、ホールバリア層２１の下方にまでｐ型のボディ領域１３を延在させているため（ｐ型のボディ領域１３’）、高電圧保持時の高電界箇所はｐ型のボディ領域１３’とｎ−型のエピタキシャル層１２の界面となり、電界強度を実施例１および実施例２より低くすることが可能である。一方で、ソース電極２０からボディコンタクト領域１５を介して流れようとする正孔に対しては、実施例１および実施例２同様、ホールバリア層２１により、正孔電流を抑制できる。【００４６】
また、ソース領域１４下のボディ領域１３は、実施例１と同様になっているため、経路Ｂ’の電子電流は十分確保可能である。【００４７】
以下、製造工程を順次追いながら説明する。
実施例１と同様、ｎ＋型のＳｉＣ基板１０上にｎ−型のエピタキシャル層１２を形成し、イオン注入によりｐ型のボディ領域１３、ｎ型のソース領域１４、ｐ型のボディコンタクト領域１５を形成する。ここで、ｐ型のボディコンタクト領域１５を形成する際に、実施例１同様、高エネルギーのｎ型イオン注入により、ホールバリア層２１を形成する。本実施例では、さらに、より高エネルギーのｐ型イオン注入を追加し、ホールバリア層２１の下方に、追加のｐ型のボディ領域１３’も形成する。このとき、追加のｐ型のボディ領域１３’は、ソース領域１４の下方にまで延在しないほうが望ましい。ソース領域１４下方のｐ型のボディ領域１３が深く形成されてしまうと、還流時の電子電流が減少することにつながる。【００４８】
この後、熱処理による不純物活性化を行った上で、実施例１と同様に、ゲート絶縁膜１８およびゲート電極１９を形成する。さらには、実施例１と同様の工程を経て、層間絶縁膜２２、ソースコンタクト孔、ソース電極２０およびドレイン電極１１を形成して、本実施例の半導体装置１Ｃが完成する。
【実施例４】
【００４９】
図９は、実施例４に係る電力変換装置の構成を示す概略図である。電力変換装置３１は、実施例１から３および変形例の半導体装置を用いた三相インバータ装置３２とモータ等の負荷回路３３と電源３４と容量３５を有する。図９において、スイッチ素子３７ｕ，３７ｖ，３７ｗ，３７ｘ，３７ｙ，３７ｚのそれぞれは、半導体装置１，１Ａ，１Ｂ，１Ｃのいずれかで構成される。スイッチ素子３７ｕ，３７ｖ，３７ｗは上アーム側に配置され、スイッチ素子３７ｘ，３７ｙ，３７ｚは下アーム側に配置される。スイッチ素子３７ｕ，３７ｘはＵ相用、スイッチ素子３７ｖ，３７ｙはＶ相用、スイッチ素子３７ｗ，３７ｚはＷ相用である。【００５０】
ゲート駆動回路３６ｕ，３６ｘは、それぞれ、スイッチ素子３７ｕ，３７ｘを駆動する。ゲート駆動回路３６ｖ，３６ｙは、それぞれ、スイッチ素子３７ｖ，３７ｙを駆動する。ゲート駆動回路３６ｗ，３６ｚは、それぞれ、スイッチ素子３７ｗ，３７ｚを駆動する。上アーム側スイッチ素子の一端（ドレインノード）Ｎ１と下アーム側スイッチ素子の一端（ソースノード）Ｎ２との間には、直流電源３４とコンデンサ３５が接続される。ドレインノードＮ１とソースノードＮ２との間には電圧（ＶＰＰ）が印加されている。各ゲート駆動回路は、対応するスイッチ素子のオン・オフを適宜駆動し、これによって、直流信号であるＶＰＰからそれぞれ位相が異なる三相（Ｕ相、Ｖ相、Ｗ相）の交流信号を生成する。負荷３３は、この三相（Ｕ相、Ｖ相、Ｗ相）の交流信号によって適宜制御される。【００５１】
半導体装置１，１Ａ，１Ｂ，１Ｃの構造内にボディダイオードを内蔵しており、逆並列のダイオード（還流ダイオード）を用いなくても、内蔵ボディダイオードを介して還流電流を流すことが可能である。したがって、インバータ装置は、部品点数削減や小型化が実現することができる。【００５２】
以上、本発明者によってなされた発明を実施の形態、実施例および変形例に基づき具体的に説明したが、本発明は、上記実施の形態、実施例および変形例に限定されるものではなく、種々変更可能であることはいうまでもない。
【符号の説明】
【００５３】
１、１Ａ、１Ｂ、１Ｃ  半導体装置
１０    半導体基板
１１    ドレイン電極
１２    エピタキシャル層
１３    ボディ領域
１３’  ボディ領域
１４    ソース領域
１５    ボディコンタクト領域
１６    ＪＦＥＴ領域
１７    チャネル領域
１８    ゲート絶縁膜
１９    ゲート電極
２０    ソース電極
２１    ホールバリア層
２２    層間絶縁膜
３１    電力変換装置
３２    三相インバータ装置
３３    負荷
３４    直流電源
３５    コンデンサ
３６ｕ、３６ｖ、３６ｗ、３６ｘ、３６ｙ、３６ｚ    ゲート駆動回路
３７ｕ、３７ｖ、３７ｗ、３７ｘ、３７ｙ、３７ｚ    スイッチ素子
Ａ      還流動作時の正孔電流経路
Ａ’    還流動作時の電子電流経路
Ｂ’    還流動作時の電子電流経路
【図１Ａ】
2014203317.tif 000003
【図１Ｂ】
2014203317.tif 000004
【図２】
2014203317.tif 000005
【図３】
2014203317.tif 000006
【図４】
2014203317.tif 000007
【図５】
2014203317.tif 000008
【図６】
2014203317.tif 000009
【図７】
2014203317.tif 000010
【図８】
2014203317.tif 000011
【図９】
2014203317.tif 000012
【手続補正書】
【提出日】平成28年11月28日(2016.11.28)
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、
前記第１導電型半導体基板上に形成される第１導電型のエピタキシャル層と、
前記第１導電型エピタキシャル層の表面の所定部位に形成される第２導電型のボディ領域と、
前記第２導電型ボディ領域中の表面所定部位に形成される第１導電型のソース領域と、
前記第２導電型ボディ領域中の表面所定部位に形成される第２導電型のボディコンタクト領域と、
前記第１導電型ソース領域に隣接する前記第２導電型ボディ領域の表面上あるいは側面上にゲート絶縁膜を介して形成されるゲート電極と、
前記第１導電型ソース領域と前記第２導電型ボディコンタクト領域上に形成されたソース電極と、
前記第２導電型ボディコンタクト領域下であって、前記第２導電型ボディ領域および前記第１導電型エピタキシャル層の中に跨って形成され、その下部に第２導電型ボディ領域が延在して形成されている、前記ソース電極から前記第２導電型ボディコンタクト領域と前記第２導電型ボディ領域を介して前記第１導電型エピタキシャル層へ流れようとする正孔に対してポテンシャル障壁となる第１導電型のホールバリア領域と、
を備える半導体装置。
【請求項２】
前記第１導電型はｎ型であり、前記第２導電型はｐ型である請求項１記載の半導体装置。
【請求項３】
前記半導体基板は、ＳｉＣ基板である請求項１記載の半導体装置。
【請求項４】
ｎ＋型のＳｉＣ基板と、
前記ＳｉＣ基板下に形成されるドレイン電極と、
前記ＳｉＣ基板上に形成されるｎ−型のエピタキシャル層と、
前記エピタキシャル層の表面の所定部位に形成されるｐ型のボディ領域と、
前記ボディ領域中の表面所定部位に形成されるｎ＋型のソース領域と、
前記ボディ領域中の表面所定部位に形成されるｐ＋型のボディコンタクト領域と、
前記ソース領域に隣接する前記ボディ領域の表面上あるいは側面上にゲート絶縁膜を介して形成されるゲート電極と、
前記ソース領域と前記ボディコンタクト領域上に形成されたソース電極と、
前記ボディコンタクト領域下であって、前記ボディ領域および前記エピタキシャル層の中に跨って形成され、その下部にｐ型のボディ領域が延在して形成されている、前記エピタキシャル層よりも不純物濃度の高いｎ型のホールバリア領域と、
を備え、
前記ホールバリア領域は、前記ソース電極から前記ボディコンタクト領域と前記ボディ領域を介して前記エピタキシャル層へ流れようとする正孔に対してポテンシャル障壁となる半導体装置。
【国際調査報告】
2014203317.tif 000013
2014203317.tif 000014
2014203317.tif 000015
2014203317.tif 000016