(57)【要約】  本発明は、パワー半導体チップ表面の電界強度を緩和し、製造工程内不良の低減、および、信頼性向上を実現する。本発明は、絶縁基板（２）上に配置されたパワー半導体チップ（４）を備え、パワー半導体チップの素子領域（４Ａ）における、表面導体パターンに接続された配線（５）と、配線と周辺領域（４Ｂ）との間に配置された低誘電率膜（８）と、絶縁基板、パワー半導体チップ、配線および低誘電率膜を覆って形成された封止材（６）とをさらに備え、低誘電率膜が、封止材よりも低い誘電率を有する。
2015092866.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板（２）と、
前記絶縁基板（２）上に配置されたパワー半導体チップ（４）とを備え、
前記絶縁基板（２）の表面上には、上面電極（２Ａ）が形成され、
前記パワー半導体チップ（４）の表面上には、表面導体パターンが形成され、
前記パワー半導体チップ（４）の裏面上には、裏面導体パターンが形成され、
前記パワー半導体チップ（４）の表面において、素子領域（４Ａ）と、前記素子領域（４Ａ）を平面視で囲む周辺領域（４Ｂ）とが規定され、
前記絶縁基板（２）における前記上面電極（２Ａ）と前記パワー半導体チップ（４）における前記裏面導体パターンとが、半田（３）を介して接続され、
前記パワー半導体チップ（４）の前記素子領域（４Ａ）における、前記表面導体パターンに接続された配線（５）と、
前記配線（５）と前記周辺領域（４Ｂ）との間に配置された低誘電率膜（８）と、
前記絶縁基板（２）、前記パワー半導体チップ（４）、前記配線（５）および前記低誘電率膜（８）を覆って形成された封止材（６）とをさらに備え、
前記低誘電率膜（８）が、前記封止材（６）よりも低い誘電率を有する、
パワー半導体モジュール。
【請求項２】
前記低誘電率膜（８Ａ）が、前記パワー半導体チップ（４）の表面における、前記配線（５）の配線経路と平面視上重なる部分の前記周辺領域（４Ｂ）を覆って形成されている、
請求項１に記載のパワー半導体モジュール。
【請求項３】
前記低誘電率膜（８）が、前記パワー半導体チップ（４）の表面全体を覆って形成されている、
請求項１または２に記載のパワー半導体モジュール。
【請求項４】
前記低誘電率膜（８Ｂ）が、前記配線（５）の表面を覆って形成されている、
請求項１に記載のパワー半導体モジュール。
【請求項５】
絶縁基板（２）と、
前記絶縁基板（２）上に配置されたパワー半導体チップ（４）とを備え、
前記絶縁基板（２）の表面上には、上面電極（２Ａ）が形成され、
前記パワー半導体チップ（４）の表面上には、表面導体パターンが形成され、
前記パワー半導体チップ（４）の裏面上には、裏面導体パターンが形成され、
前記パワー半導体チップ（４）の表面において、素子領域（４Ａ）と、前記素子領域（４Ａ）を平面視で囲む周辺領域（４Ｂ）とが規定され、
前記絶縁基板（２）における前記上面電極（２Ａ）と前記パワー半導体チップ（４）における前記裏面導体パターンとが、半田（３）を介して接続され、
前記パワー半導体チップ（４）の前記素子領域（４Ａ）における、前記表面導体パターンに接続された配線（５）と、
前記配線（５）と前記周辺領域（４Ｂ）との間に配置された、導体であるシールド基板（１０）と、
前記絶縁基板（２）、前記パワー半導体チップ（４）、前記配線（５）および前記シールド基板（１０）を覆って形成された封止材（６）とをさらに備える、
パワー半導体モジュール。
【請求項６】
絶縁基板（２）と、
前記絶縁基板（２）上に配置されたパワー半導体チップ（４）とを備え、
前記絶縁基板（２）の表面上には、上面電極（２Ａ）が形成され、
前記パワー半導体チップ（４）の表面上には、表面導体パターンが形成され、
前記パワー半導体チップ（４）の裏面上には、裏面導体パターンが形成され、
前記パワー半導体チップ（４）の表面において、素子領域（４Ａ）と、前記素子領域（４Ａ）を平面視で囲む周辺領域（４Ｂ）とが規定され、
前記絶縁基板（２）における前記上面電極（２Ａ）と前記パワー半導体チップ（４）における前記裏面導体パターンとが、半田（３）を介して接続され、
前記パワー半導体チップ（４）の前記素子領域（４Ａ）における、前記表面導体パターンに接続された配線（５Ａ）と、
前記絶縁基板（２）、前記パワー半導体チップ（４）および前記配線（５Ａ）を覆って形成された封止材（６）とをさらに備え、
前記配線（５Ａ）が、前記パワー半導体チップ（４）の表面から離れる方向に延びて配線されている、
パワー半導体モジュール。
【請求項７】
前記配線（５Ｂ）が、前記パワー半導体チップ（４）の表面と直交する方向に延びて配線されている、
請求項６に記載のパワー半導体モジュール。
【請求項８】
前記配線が、前記パワー半導体チップ（４）における前記表面導体パターンに直接接続された電極（９）である、
請求項６または７に記載のパワー半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モータ等の電気機器を制御する電力変換装置等に用いられるパワー半導体モジュールに関するものである。
【背景技術】
【０００２】
モータ等の電気機器を制御する電力変換装置として用いられるパワー半導体モジュールは、製造工程内において出荷スクリーニング試験が実施される。この出荷スクリーニング試験としては、例えば、ＣＢＳ（Ｃｏｌｄ  Ｂｉａｓ  Ｓｔａｂｉｌｉｔｙ）試験と呼ばれる常温（２５℃）での電圧印加試験がある（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第１４８１５９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
出荷スクリーニング試験としてのＣＢＳ試験を行う場合、試験中にパワー半導体モジュールの漏れ電流が増加しパワー半導体モジュールの破壊に至ってしまう場合がある。【０００５】
当該破壊は、高電圧印加によってパワー半導体モジュール内が高電界となり、シリコンゲル中に電荷が発生し、その電荷によって、パワー半導体チップ表面の電界強度分布が不安定となり、局所的に漏れ電流が増加することによる生じるものと考えられている。さらに電界強度分布が不安定になる要因として、パワー半導体チップの表面状態またはワイヤボンドの高さ等による影響が考えられている。【０００６】
本発明は、上記のような問題を解決するためになされたものであり、ＣＢＳ試験に限らず一般にパワー半導体モジュールに電圧が印加される場合において、パワー半導体チップ表面の電界強度を緩和することで、パワー半導体モジュールの製造工程内不良の低減、および、パワー半導体モジュールの信頼性向上を実現するパワー半導体モジュールを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一態様に関するパワー半導体モジュールは、絶縁基板と、前記絶縁基板上に配置されたパワー半導体チップとを備え、前記絶縁基板の表面上には、上面電極が形成され、前記パワー半導体チップの表面上には、表面導体パターンが形成され、前記パワー半導体チップの裏面上には、裏面導体パターンが形成され、前記パワー半導体チップの表面において、素子領域と、前記素子領域を平面視で囲む周辺領域とが規定され、前記絶縁基板における前記上面電極と前記パワー半導体チップにおける前記裏面導体パターンとが、半田を介して接続され、前記パワー半導体チップの前記素子領域における、前記表面導体パターンに接続された配線と、前記配線と前記周辺領域との間に配置された低誘電率膜と、前記絶縁基板、前記パワー半導体チップ、前記配線および前記低誘電率膜を覆って形成された封止材とをさらに備え、前記低誘電率膜が、前記封止材よりも低い誘電率を有する。【０００８】
本発明の別の態様に関するパワー半導体モジュールは、絶縁基板と、前記絶縁基板上に配置されたパワー半導体チップとを備え、前記絶縁基板の表面上には、上面電極が形成され、前記パワー半導体チップの表面上には、表面導体パターンが形成され、前記パワー半導体チップの裏面上には、裏面導体パターンが形成され、前記パワー半導体チップの表面において、素子領域と、前記素子領域を平面視で囲む周辺領域とが規定され、前記絶縁基板における前記上面電極と前記パワー半導体チップにおける前記裏面導体パターンとが、半田を介して接続され、前記パワー半導体チップの前記素子領域における、前記表面導体パターンに接続された配線と、前記配線と前記周辺領域との間に配置された、導体であるシールド基板と、前記絶縁基板、前記パワー半導体チップ、前記配線および前記シールド基板を覆って形成された封止材とをさらに備える。【０００９】
本発明の別の態様に関するパワー半導体モジュールは、絶縁基板と、前記絶縁基板上に配置されたパワー半導体チップとを備え、前記絶縁基板の表面上には、上面電極が形成され、前記パワー半導体チップの表面上には、表面導体パターンが形成され、前記パワー半導体チップの裏面上には、裏面導体パターンが形成され、前記パワー半導体チップの表面において、素子領域と、前記素子領域を平面視で囲む周辺領域とが規定され、前記絶縁基板における前記上面電極と前記パワー半導体チップにおける前記裏面導体パターンとが、半田を介して接続され、前記パワー半導体チップの前記素子領域における、前記表面導体パターンに接続された配線と、前記絶縁基板、前記パワー半導体チップおよび前記配線を覆って形成された封止材とをさらに備え、前記配線が、前記パワー半導体チップの表面から離れる方向に延びて配線されている。
【発明の効果】
【００１０】
本発明の上記態様によれば、配線に起因する電界がパワー半導体チップ表面に与える影響を抑制することができるため、パワー半導体チップ表面における電界強度が安定化し、パワー半導体モジュールの製造工程内不良の低減、および、パワー半導体モジュールの信頼性向上を実現することができる。【００１１】
本発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
【図面の簡単な説明】
【００１２】
【図１】実施形態に関するパワー半導体モジュールの断面図である。
【図２】実施形態に関するパワー半導体モジュールの拡大断面図である。
【図３】実施形態に関するパワー半導体モジュールの拡大断面図である。
【図４】実施形態に関するパワー半導体モジュールの拡大断面図である。
【図５】実施形態に関するパワー半導体モジュールの拡大断面図である。
【図６】実施形態に関するパワー半導体モジュールの拡大断面図である。
【図７】実施形態に関するパワー半導体モジュールの拡大断面図である。
【図８】実施形態に関するパワー半導体モジュールの拡大断面図である。
【図９】実施形態に関するパワー半導体モジュールの拡大断面図である。
【図１０】実施形態に関するパワー半導体モジュールの拡大断面図である。
【発明を実施するための形態】
【００１３】
以下、添付の図面を参照しながら実施形態について説明する。
【００１４】
なお、本実施形態において、表面、裏面、上面または下面等の用語が用いられるが、これらの用語は、各面を便宜上区別するために用いられているものであり、実際の上下左右の方向とは関係しない。
【００１５】
＜第１実施形態＞
＜構成＞
図１は、本実施形態に関するパワー半導体モジュールの全体の断面図である。
【００１６】
図１に示されるように、パワー半導体モジュールは、放熱板１と、放熱板１に接合された絶縁基板２と、絶縁基板２上のパワー半導体チップに配線されたアルミワイヤ５（配線）と、これらの構成を囲んで形成されたケース７と、ケース７内に充填された絶縁物であるシリコンゲル６（封止材）とを備える。
【００１７】
図２は、本実施形態に関するパワー半導体モジュールの拡大断面図である。図２は、図１におけるＡ部を拡大したものに対応する。
【００１８】
図２に示されるように、パワー半導体モジュールは、放熱板１と、放熱板１に接合された絶縁基板２と、絶縁基板２上に配置されたパワー半導体チップ４とを備える。
【００１９】
絶縁基板２は、上面に形成された上面電極２Ａと、上面の反対側の面である下面に形成された下面電極２Ｂとを備える。
【００２０】
放熱板１と下面電極２Ｂとは、半田３を介して接合されている。また、上面電極２Ａとパワー半導体チップ４の裏面導体パターンとは、半田３を介して接合されている。
【００２１】
パワー半導体チップ４上の表面導体パターン（すなわち、裏面導体パターンと反対側の面に配置される導体パターン）にはアルミワイヤ５が接続されている。そして、パワー半導体チップ４の表面全体を覆って、低誘電率膜８が形成されている。
【００２２】
低誘電率膜８は、シリコンゴム、ポリイミドおよびエポキシ樹脂のいずれかであり、絶縁物として振る舞う。誘電率は、例えば２．０〜３．０（Ｆ／ｍ）である。
【００２３】
さらに、放熱板１、絶縁基板２、パワー半導体チップ４、アルミワイヤ５および低誘電率膜８を覆って、絶縁物であるシリコンゲル６が形成されている。シリコンゲル６は、低誘電率膜８よりも誘電率が高い。換言すれば、低誘電率膜８は、封止材であるシリコンゲル６よりも誘電率が低い。
【００２４】
図２においては図示しないが、シリコンゲル６は、ケース７に充填されて形成されている。
【００２５】
＜効果＞
本実施形態によれば、パワー半導体モジュールが、絶縁基板２と、絶縁基板２上に配置されたパワー半導体チップ４とを備えている。
【００２６】
絶縁基板２の表面上には、上面電極２Ａが形成されている。パワー半導体チップ４の表面上には、表面導体パターンが形成されている。パワー半導体チップ４の裏面上には、裏面導体パターンが形成されている。パワー半導体チップ４の表面において、素子領域４Ａと、素子領域４Ａを平面視で囲む周辺領域４Ｂとが規定されている。絶縁基板２における上面電極２Ａとパワー半導体チップ４における裏面導体パターンとが、半田３を介して接続されている。
【００２７】
さらに、パワー半導体モジュールが、パワー半導体チップ４の素子領域４Ａにおける、表面導体パターンに接続された配線としてのアルミワイヤ５と、アルミワイヤ５と周辺領域４Ｂとの間に配置された低誘電率膜８と、絶縁基板２、パワー半導体チップ４、アルミワイヤ５および低誘電率膜８を覆って形成された封止材としてのシリコンゲル６とを備えている。
【００２８】
そして、低誘電率膜８が、シリコンゲル６よりも低い誘電率を有している。
【００２９】
このような構成によれば、低誘電率膜８がアルミワイヤ５と周辺領域４Ｂとの間に配置されることによって、アルミワイヤ５に起因する電界が低誘電率膜８によって緩和され、当該電界がパワー半導体チップ４表面（特に周辺領域４Ｂ）に与える影響を抑制することができるため、パワー半導体チップ４表面における電界強度が安定化し、パワー半導体モジュールの製造工程内不良の低減、および、パワー半導体モジュールの信頼性向上を実現することができる。
【００３０】
＜第２実施形態＞
＜構成＞
図３は、本実施形態に関するパワー半導体モジュールの拡大断面図である。以下、図２に示された構成と同様の構成は同一の符号を付して示し、同様である説明については適宜省略する。図４は、図３の構造を上面から見た図である。ただし、シリコンゲル６は、簡単のため図示が省略されている。
【００３１】
図３および図４に示されるように、当該パワー半導体モジュールにおいては、パワー半導体チップ４表面における、素子領域４Ａの一部および素子領域４Ａを平面視上囲んで形成された周辺領域４Ｂの一部に亘って、低誘電率膜８Ａが形成されている。ここで素子領域とは、主に能動素子として機能する領域をいう。
【００３２】
より詳細には、少なくとも、アルミワイヤ５の配線経路と平面視上重なる部分の周辺領域４Ｂを覆って、低誘電率膜８Ａが形成されている。
【００３３】
低誘電率膜８Ａは、シリコンゴム、ポリイミドおよびエポキシ樹脂のいずれかであり、絶縁物として振る舞う。
【００３４】
＜効果＞
本実施形態によれば、低誘電率膜８Ａが、前記パワー半導体チップ４の表面における、アルミワイヤ５の配線経路と平面視上重なる部分の周辺領域４Ｂを覆って形成されている。
【００３５】
このような構成によれば、アルミワイヤ５に起因する電界が特に周辺領域４Ｂに与える影響を抑制することができるため、パワー半導体チップ４表面における電界強度が安定化し、パワー半導体モジュールの製造工程内不良の低減、および、パワー半導体モジュールの信頼性向上を実現することができる。
【００３６】
＜第３実施形態＞
＜構成＞
図５は、本実施形態に関するパワー半導体モジュールの拡大断面図である。以下、図２に示された構成と同様の構成は同一の符号を付して示し、同様である説明については適宜省略する。
【００３７】
図５に示されるように、当該パワー半導体モジュールにおいては、アルミワイヤ５の表面を覆って、低誘電率膜８Ｂが形成されている。
【００３８】
より望ましくは、少なくとも、パワー半導体チップ４表面における周辺領域４Ｂと平面視上重なる部分のアルミワイヤ５を覆って、低誘電率膜８Ｂが形成されていればよい。
【００３９】
低誘電率膜８Ｂは、シリコンゴム、ポリイミドおよびエポキシ樹脂のいずれかであり、絶縁物として振る舞う。
【００４０】
＜効果＞
本実施形態によれば、低誘電率膜８Ｂが、前記配線としてのアルミワイヤ５の表面を覆って形成されている。
【００４１】
このような構成によれば、アルミワイヤ５に起因する電界がアルミワイヤ５表面を覆う低誘電率膜８Ｂによって抑制され、当該電界がパワー半導体チップ４表面における電界強度に与える影響を緩和することができるため、パワー半導体チップ４表面における電界強度が安定化し、パワー半導体モジュールの製造工程内不良の低減、および、パワー半導体モジュールの信頼性向上を実現することができる。
【００４２】
＜第４実施形態＞
＜構成＞
図６は、本実施形態に関するパワー半導体モジュールの拡大断面図である。以下、図２に示された構成と同様の構成は同一の符号を付して示し、同様である説明については適宜省略する。
【００４３】
図６に示されるように、当該パワー半導体モジュールにおいては、低誘電率膜が設けられていない。また、アルミワイヤ５Ａは、上記他の実施形態における場合に比べてより上方に配線されている。
【００４４】
すなわち、パワー半導体チップ４表面における周辺領域４Ｂとアルミワイヤ５Ａとの間の距離Ｘが、上記他の実施形態における場合に比べて大きくなっている。具体的には、周辺領域４Ｂとアルミワイヤ５Ａとの間の距離（図６では、垂直方向の距離）が３ｍｍ以上であることが望ましい。
【００４５】
＜効果＞
本実施形態によれば、パワー半導体モジュールが、絶縁基板２と、絶縁基板２上に配置されたパワー半導体チップ４とを備えている。
【００４６】
絶縁基板２の表面上には、上面電極２Ａが形成されている。パワー半導体チップ４の表面上には、表面導体パターンが形成されている。パワー半導体チップ４の裏面上には、裏面導体パターンが形成されている。パワー半導体チップ４の表面において、素子領域４Ａと、素子領域４Ａを平面視で囲む周辺領域４Ｂとが規定されている。絶縁基板２における上面電極２Ａとパワー半導体チップ４における裏面導体パターンとが、半田３を介して接続されている。
【００４７】
また、パワー半導体モジュールが、パワー半導体チップ４の素子領域４Ａにおける、表面導体パターンに接続されたアルミワイヤ５Ａと、絶縁基板２、パワー半導体チップ４およびアルミワイヤ５Ａを覆って形成されたシリコンゲル６とを備えている。
【００４８】
アルミワイヤ５Ａが、パワー半導体チップ４の表面から離れる方向に延びて配線されている。
【００４９】
このような構成によれば、アルミワイヤ５Ａと周辺領域４Ｂとの間の距離が大きくなることによって、アルミワイヤ５Ａに起因する電界がパワー半導体チップ４表面（特に周辺領域４Ｂ）に与える影響を抑制することができるため、パワー半導体チップ４表面における電界強度が安定化し、パワー半導体モジュールの製造工程内不良の低減、および、パワー半導体モジュールの信頼性向上を実現することができる。
【００５０】
＜第５実施形態＞
＜構成＞
図７は、本実施形態に関するパワー半導体モジュールの拡大断面図である。以下、図２に示された構成と同様の構成は同一の符号を付して示し、同様である説明については適宜省略する。
【００５１】
図７に示されるように、当該パワー半導体モジュールにおいては、低誘電率膜が設けられていない。また、アルミワイヤの代わりに銅電極９がパワー半導体チップ４上の表面導体パターンに直接接続され、上方へ延びて形成されている。
【００５２】
すなわち、パワー半導体チップ４表面における周辺領域４Ｂと銅電極９との間の距離が、上記第１〜３実施形態における場合に比べて大きくなっている。
【００５３】
なお、銅電極９が延びる方向は、パワー半導体チップ４表面と直交していることが望ましい。
【００５４】
＜効果＞
本実施形態によれば、配線が、パワー半導体チップ４における表面導体パターンに直接接続された銅電極９である。
【００５５】
このような構成によれば、銅電極９と周辺領域４Ｂとの間の距離が大きくなることによって、銅電極９に起因する電界がパワー半導体チップ４表面（特に周辺領域４Ｂ）に与える影響を抑制することができるため、パワー半導体チップ４表面における電界強度が安定化し、パワー半導体モジュールの製造工程内不良の低減、および、パワー半導体モジュールの信頼性向上を実現することができる。
【００５６】
＜第６実施形態＞
＜構成＞
図８は、本実施形態に関するパワー半導体モジュールの拡大断面図である。以下、図２に示された構成と同様の構成は同一の符号を付して示し、同様である説明については適宜省略する。
【００５７】
図８に示されるように、当該パワー半導体モジュールにおいては、低誘電率膜が設けられていない。また、アルミワイヤ５Ｂがパワー半導体チップ４上の表面導体パターンに接続され、上方へ延びて形成されている。
【００５８】
すなわち、パワー半導体チップ４表面における周辺領域４Ｂとアルミワイヤ５Ｂとの間の距離が、上記第１〜３実施形態における場合に比べて大きくなっている。
【００５９】
なお、アルミワイヤ５Ｂが延びる方向は、パワー半導体チップ４表面と直交していることが望ましい。
【００６０】
＜効果＞
本実施形態によれば、アルミワイヤ５Ｂが、パワー半導体チップ４の表面と直交する方向に延びて配線されている。
【００６１】
このような構成によれば、アルミワイヤ５Ｂと周辺領域４Ｂとの間の距離が大きくなることによって、アルミワイヤ５Ｂに起因する電界がパワー半導体チップ４表面（特に周辺領域４Ｂ）に与える影響を抑制することができるため、パワー半導体チップ４表面における電界強度が安定化し、パワー半導体モジュールの製造工程内不良の低減、および、パワー半導体モジュールの信頼性向上を実現することができる。
【００６２】
＜第７実施形態＞
＜構成＞
図９は、本実施形態に関するパワー半導体モジュールの拡大断面図である。以下、図２に示された構成と同様の構成は同一の符号を付して示し、同様である説明については適宜省略する。図１０は、図９の構造を上面から見た図である。ただし、シリコンゲル６は、簡単のため図示が省略されている。
【００６３】
図９および図１０に示されるように、当該パワー半導体モジュールにおいては、パワー半導体チップ４上の一部および絶縁基板２上の一部に亘って、シールド基板１０が形成されている。図１０においては、アルミワイヤ５を配線するための開口部１０Ａを有するシールド基板１０が示されている。
【００６４】
より望ましくは、少なくとも、アルミワイヤ５の配線経路と平面視上重なる部分のパワー半導体チップ４上の周辺領域４Ｂ上に亘って、シールド基板１０が形成されていればよい。
【００６５】
シールド基板１０は導体であり、例えば銅から構成される。
【００６６】
＜効果＞
本実施形態によれば、パワー半導体モジュールが、絶縁基板２と、絶縁基板２上に配置されたパワー半導体チップ４とを備えている。
【００６７】
絶縁基板２の表面上には、上面電極２Ａが形成されている。パワー半導体チップ４の表面上には、表面導体パターンが形成されている。パワー半導体チップ４の裏面上には、裏面導体パターンが形成されている。パワー半導体チップ４の表面において、素子領域４Ａと、素子領域４Ａを平面視で囲む周辺領域４Ｂとが規定されている。絶縁基板２における上面電極２Ａとパワー半導体チップ４における裏面導体パターンとが、半田３を介して接続されている。
【００６８】
また、パワー半導体モジュールが、パワー半導体チップ４の素子領域４Ａにおける、表面導体パターンに接続されたアルミワイヤ５と、アルミワイヤ５と周辺領域４Ｂとの間に配置された、導体であるシールド基板１０と、絶縁基板２、パワー半導体チップ４、アルミワイヤ５およびシールド基板１０を覆って形成された封止材としてのシリコンゲル６とを備えている。
【００６９】
このような構成によれば、導体であるシールド基板１０がアルミワイヤ５と周辺領域４Ｂとの間に配置されることによって、アルミワイヤ５に起因する電界がシールド基板１０によって遮断され、当該電界がパワー半導体チップ４表面（特に周辺領域４Ｂ）に与える影響を抑制することができるため、パワー半導体チップ４表面における電界強度が安定化し、パワー半導体モジュールの製造工程内不良の低減、および、パワー半導体モジュールの信頼性向上を実現することができる。
【００７０】
上記実施形態では、各構成要素の材質、材料または実施の条件等についても記載しているが、これらはすべての局面において例示であって記載したものに限られるものではない。よって、例示されていない無数の変形例（任意の構成要素の変形または省略、さらには、異なる実施形態間の自由な組み合わせを含む）が、本発明の範囲内において想定され得る。
【符号の説明】
【００７１】
１  放熱板、２  絶縁基板、２Ａ  上面電極、２Ｂ  下面電極、３  半田、４  パワー半導体チップ、４Ａ  素子領域、４Ｂ  周辺領域、５，５Ａ，５Ｂ  アルミワイヤ、６  シリコンゲル、７  ケース、８，８Ａ，８Ｂ  低誘電率膜、９  銅電極、１０  シールド基板、１０Ａ  開口部。
【図１】
2015092866.tif 000003
【図２】
2015092866.tif 000004
【図３】
2015092866.tif 000005
【図４】
2015092866.tif 000006
【図５】
2015092866.tif 000007
【図６】
2015092866.tif 000008
【図７】
2015092866.tif 000009
【図８】
2015092866.tif 000010
【図９】
2015092866.tif 000011
【図１０】
2015092866.tif 000012
【手続補正書】
【提出日】平成26年4月9日(2014.4.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
絶縁基板（２）と、
前記絶縁基板（２）上に配置されたパワー半導体チップ（４）とを備え、
前記絶縁基板（２）の表面上には、上面電極（２Ａ）が形成され、
前記パワー半導体チップ（４）の表面上には、表面導体パターンが形成され、
前記パワー半導体チップ（４）の裏面上には、裏面導体パターンが形成され、
前記パワー半導体チップ（４）の表面において、素子領域（４Ａ）と、前記素子領域（４Ａ）を平面視で囲む周辺領域（４Ｂ）とが規定され、
前記絶縁基板（２）における前記上面電極（２Ａ）と前記パワー半導体チップ（４）における前記裏面導体パターンとが、半田（３）を介して接続され、
前記パワー半導体チップ（４）の前記素子領域（４Ａ）における、前記表面導体パターンに接続された配線（５）と、
前記配線（５）と前記周辺領域（４Ｂ）との間に配置された低誘電率膜（８）と、
前記絶縁基板（２）、前記パワー半導体チップ（４）、前記配線（５）および前記低誘電率膜（８）を覆って形成された封止材（６）とをさらに備え、
前記低誘電率膜（８）が、前記封止材（６）よりも低い誘電率を有する、
パワー半導体モジュール。
【請求項２】
前記低誘電率膜（８Ａ）が、前記パワー半導体チップ（４）の表面における、前記配線（５）の配線経路と平面視上重なる部分の前記周辺領域（４Ｂ）を覆って形成されている、
請求項１に記載のパワー半導体モジュール。
【請求項３】
前記低誘電率膜（８）が、前記パワー半導体チップ（４）の表面全体を覆って形成されている、
請求項１または２に記載のパワー半導体モジュール。
【請求項４】
前記低誘電率膜（８Ｂ）が、前記配線（５）の表面を覆って形成されている、
請求項１に記載のパワー半導体モジュール。
【請求項５】
（削除）
【請求項６】
（削除）
【請求項７】
（削除）
【請求項８】
（削除）
【手続補正書】
【提出日】平成27年10月21日(2015.10.21)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
絶縁基板と、
前記絶縁基板上に配置されたパワー半導体チップとを備え、
前記絶縁基板の表面上には、上面電極が形成され、
前記パワー半導体チップの表面上には、表面導体パターンが形成され、
前記パワー半導体チップの裏面上には、裏面導体パターンが形成され、
前記パワー半導体チップの表面において、素子領域と、前記素子領域を平面視で囲む周辺領域とが規定され、
前記絶縁基板における前記上面電極と前記パワー半導体チップにおける前記裏面導体パターンとが、半田を介して接続され、
前記パワー半導体チップの前記素子領域における、前記表面導体パターンに接続された配線と、
前記配線と前記周辺領域との間に配置された低誘電率膜と、
前記絶縁基板、前記パワー半導体チップ、前記配線および前記低誘電率膜を覆って形成された封止材とをさらに備え、
前記低誘電率膜が、前記封止材よりも低い誘電率を有する、
パワー半導体モジュール。
【請求項２】
前記低誘電率膜が、前記パワー半導体チップの表面における、前記配線の配線経路と平面視上重なる部分の前記周辺領域を覆って形成されている、
請求項１に記載のパワー半導体モジュール。
【請求項３】
前記低誘電率膜が、前記パワー半導体チップの表面全体を覆って形成されている、
請求項１または２に記載のパワー半導体モジュール。
【請求項４】
前記低誘電率膜が、前記配線の表面を覆って形成されている、
請求項１に記載のパワー半導体モジュール。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】削除
【補正の内容】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】削除
【補正の内容】
【手続補正書】
【提出日】平成27年12月9日(2015.12.9)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正の内容】
【０００３】
【特許文献１】特公昭６３−２８３４６号公報
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
【図１】実施形態に関するパワー半導体モジュールの断面図である。
【図２】実施形態に関するパワー半導体モジュールの拡大断面図である。
【図３】実施形態に関するパワー半導体モジュールの拡大断面図である。
【図４】図３の構造を上面から見た図である。
【図５】実施形態に関するパワー半導体モジュールの拡大断面図である。
【図６】実施形態に関するパワー半導体モジュールの拡大断面図である。
【図７】実施形態に関するパワー半導体モジュールの拡大断面図である。
【図８】実施形態に関するパワー半導体モジュールの拡大断面図である。
【図９】実施形態に関するパワー半導体モジュールの拡大断面図である。
【図１０】図９の構造を上面から見た図である。
【手続補正書】
【提出日】平成28年7月6日(2016.7.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
絶縁基板と、
前記絶縁基板上に配置されたパワー半導体チップとを備え、
前記絶縁基板の表面上には、上面電極が形成され、
前記パワー半導体チップの表面上には、表面導体パターンが形成され、
前記パワー半導体チップの裏面上には、裏面導体パターンが形成され、
前記パワー半導体チップの表面において、素子領域と、前記素子領域を平面視で囲む周辺領域とが規定され、
前記絶縁基板における前記上面電極と前記パワー半導体チップにおける前記裏面導体パターンとが、半田を介して接続され、
前記パワー半導体チップの前記素子領域における、前記表面導体パターンに接続された配線と、
前記配線と前記周辺領域との間に配置された低誘電率膜と、
前記絶縁基板、前記パワー半導体チップ、前記配線および前記低誘電率膜を覆って形成された封止材とをさらに備え、
前記低誘電率膜が、前記封止材よりも低い誘電率を有し、
前記低誘電率膜が、前記パワー半導体チップの表面上に位置する、
パワー半導体モジュール。
【請求項２】
前記低誘電率膜が、前記パワー半導体チップの表面における、前記配線の配線経路と平面視上重なる部分の前記周辺領域を覆って形成されている、
請求項１に記載のパワー半導体モジュール。
【請求項３】
前記低誘電率膜が、前記パワー半導体チップの表面全体を覆って形成されている、
請求項１または２に記載のパワー半導体モジュール。
【請求項４】
絶縁基板と、
前記絶縁基板上に配置されたパワー半導体チップとを備え、
前記絶縁基板の表面上には、上面電極が形成され、
前記パワー半導体チップの表面上には、表面導体パターンが形成され、
前記パワー半導体チップの裏面上には、裏面導体パターンが形成され、
前記パワー半導体チップの表面において、素子領域と、前記素子領域を平面視で囲む周辺領域とが規定され、
前記絶縁基板における前記上面電極と前記パワー半導体チップにおける前記裏面導体パターンとが、半田を介して接続され、
前記パワー半導体チップの前記素子領域における、前記表面導体パターンに接続された配線と、
前記配線と前記周辺領域との間に配置された低誘電率膜と、
前記絶縁基板、前記パワー半導体チップ、前記配線および前記低誘電率膜を覆って形成された封止材とをさらに備え、
前記低誘電率膜が、前記封止材よりも低い誘電率を有し、
前記低誘電率膜が、前記配線の表面を覆って形成されている、
パワー半導体モジュール。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
本発明の一態様に関するパワー半導体モジュールは、絶縁基板と、前記絶縁基板上に配置されたパワー半導体チップとを備え、前記絶縁基板の表面上には、上面電極が形成され、前記パワー半導体チップの表面上には、表面導体パターンが形成され、前記パワー半導体チップの裏面上には、裏面導体パターンが形成され、前記パワー半導体チップの表面において、素子領域と、前記素子領域を平面視で囲む周辺領域とが規定され、前記絶縁基板における前記上面電極と前記パワー半導体チップにおける前記裏面導体パターンとが、半田を介して接続され、前記パワー半導体チップの前記素子領域における、前記表面導体パターンに接続された配線と、前記配線と前記周辺領域との間に配置された低誘電率膜と、前記絶縁基板、前記パワー半導体チップ、前記配線および前記低誘電率膜を覆って形成された封止材とをさらに備え、前記低誘電率膜が、前記封止材よりも低い誘電率を有し、前記低誘電率膜が、前記パワー半導体チップの表面上に位置する。
また、本発明の別の態様に関するパワー半導体モジュールは、絶縁基板と、前記絶縁基板上に配置されたパワー半導体チップとを備え、前記絶縁基板の表面上には、上面電極が形成され、前記パワー半導体チップの表面上には、表面導体パターンが形成され、前記パワー半導体チップの裏面上には、裏面導体パターンが形成され、前記パワー半導体チップの表面において、素子領域と、前記素子領域を平面視で囲む周辺領域とが規定され、前記絶縁基板における前記上面電極と前記パワー半導体チップにおける前記裏面導体パターンとが、半田を介して接続され、前記パワー半導体チップの前記素子領域における、前記表面導体パターンに接続された配線と、前記配線と前記周辺領域との間に配置された低誘電率膜と、前記絶縁基板、前記パワー半導体チップ、前記配線および前記低誘電率膜を覆って形成された封止材とをさらに備え、前記低誘電率膜が、前記封止材よりも低い誘電率を有し、前記低誘電率膜が、前記配線の表面を覆って形成されている。
【手続補正書】
【提出日】平成28年12月13日(2016.12.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
絶縁基板と、
前記絶縁基板上に配置されたパワー半導体チップとを備え、
前記絶縁基板の表面上には、上面電極が形成され、
前記パワー半導体チップの表面上には、表面導体パターンが形成され、
前記パワー半導体チップの裏面上には、裏面導体パターンが形成され、
前記パワー半導体チップの表面において、素子領域と、前記素子領域を平面視で囲む周辺領域とが規定され、
前記絶縁基板における前記上面電極と前記パワー半導体チップにおける前記裏面導体パターンとが、半田を介して接続され、
前記パワー半導体チップの前記素子領域における、前記表面導体パターンに接続された配線と、
前記配線と前記パワー半導体チップの表面における前記周辺領域との間に配置された低誘電率膜と、
前記絶縁基板、前記パワー半導体チップ、前記配線および前記低誘電率膜を覆って形成された封止材とをさらに備え、
前記低誘電率膜が、前記封止材よりも低い誘電率を有し、
前記低誘電率膜が、前記パワー半導体チップの表面上に位置する、
パワー半導体モジュール。
【請求項２】
前記低誘電率膜が、前記パワー半導体チップの表面における、前記配線の配線経路と平面視上重なる部分の前記周辺領域を覆って形成されている、
請求項１に記載のパワー半導体モジュール。
【請求項３】
前記低誘電率膜が、前記パワー半導体チップの表面全体を覆って形成されている、
請求項１または２に記載のパワー半導体モジュール。
【請求項４】
絶縁基板と、
前記絶縁基板上に配置されたパワー半導体チップとを備え、
前記絶縁基板の表面上には、上面電極が形成され、
前記パワー半導体チップの表面上には、表面導体パターンが形成され、
前記パワー半導体チップの裏面上には、裏面導体パターンが形成され、
前記パワー半導体チップの表面において、素子領域と、前記素子領域を平面視で囲む周辺領域とが規定され、
前記絶縁基板における前記上面電極と前記パワー半導体チップにおける前記裏面導体パターンとが、半田を介して接続され、
前記パワー半導体チップの前記素子領域における、前記表面導体パターンに接続された配線と、
前記配線と前記パワー半導体チップの表面における前記周辺領域との間に配置された低誘電率膜と、
前記絶縁基板、前記パワー半導体チップ、前記配線および前記低誘電率膜を覆って形成された封止材とをさらに備え、
前記低誘電率膜が、前記封止材よりも低い誘電率を有し、
前記低誘電率膜が、前記配線の表面を覆って形成されている、
パワー半導体モジュール。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
本発明の一態様に関するパワー半導体モジュールは、絶縁基板と、前記絶縁基板上に配置されたパワー半導体チップとを備え、前記絶縁基板の表面上には、上面電極が形成され、前記パワー半導体チップの表面上には、表面導体パターンが形成され、前記パワー半導体チップの裏面上には、裏面導体パターンが形成され、前記パワー半導体チップの表面において、素子領域と、前記素子領域を平面視で囲む周辺領域とが規定され、前記絶縁基板における前記上面電極と前記パワー半導体チップにおける前記裏面導体パターンとが、半田を介して接続され、前記パワー半導体チップの前記素子領域における、前記表面導体パターンに接続された配線と、前記配線と前記パワー半導体チップの表面における前記周辺領域との間に配置された低誘電率膜と、前記絶縁基板、前記パワー半導体チップ、前記配線および前記低誘電率膜を覆って形成された封止材とをさらに備え、前記低誘電率膜が、前記封止材よりも低い誘電率を有し、前記低誘電率膜が、前記パワー半導体チップの表面上に位置する。
また、本発明の別の態様に関するパワー半導体モジュールは、絶縁基板と、前記絶縁基板上に配置されたパワー半導体チップとを備え、前記絶縁基板の表面上には、上面電極が形成され、前記パワー半導体チップの表面上には、表面導体パターンが形成され、前記パワー半導体チップの裏面上には、裏面導体パターンが形成され、前記パワー半導体チップの表面において、素子領域と、前記素子領域を平面視で囲む周辺領域とが規定され、前記絶縁基板における前記上面電極と前記パワー半導体チップにおける前記裏面導体パターンとが、半田を介して接続され、前記パワー半導体チップの前記素子領域における、前記表面導体パターンに接続された配線と、前記配線と前記パワー半導体チップの表面における前記周辺領域との間に配置された低誘電率膜と、前記絶縁基板、前記パワー半導体チップ、前記配線および前記低誘電率膜を覆って形成された封止材とをさらに備え、前記低誘電率膜が、前記封止材よりも低い誘電率を有し、前記低誘電率膜が、前記配線の表面を覆って形成されている。
【国際調査報告】
2015092866.tif 000013
2015092866.tif 000014
2015092866.tif 000015
2015092866.tif 000016