(57)【要約】  キャパシタＣ１の充電電位Ｖｃａｐと均等化電位Ｖｒとを比較するコンパレータＣＭＰ１と、その出力により動作して充電電位Ｖｃａｐが均等化電位Ｖｒに一致するように充電電流を制御するトランジスタＴｒａ１，Ｔｒｂ１とを備えたキャパシタの並列モニタ回路において、キャパシタの両端電極の電位をそれぞれ抵抗分圧して減衰させる分圧抵抗Ｒａ１２，Ｒａ１３，Ｒｂ１２，Ｒｂ１３と、分圧電圧の差を増幅して充電電位Ｖｃａｐを検出するオペアンプＡＭＰ１と、均等化電位Ｖｒを可変値として設定するＤＡコンバータ８０と、を備える。オペアンプＡＭＰ１により検出した充電電位ＶｃａｐとＤＡコンバータ８０により設定した均等化電位ＶｒとをコンパレータＣＭＰ１により比較してトランジスタＴｒａ１，Ｔｒｂ１を制御する。これにより、汎用のコンパレータを使用して、直列に接続された複数のキャパシタを制約のない所望の電位で均等化充電可能とする。
2015045050.tif 000002
【特許請求の範囲】
【請求項１】
直列に接続された複数のキャパシタの両端にそれぞれ接続され、前記キャパシタの充電電位と均等化電位とを比較する比較手段と、前記比較手段の出力により動作して前記充電電位が前記均等化電位に一致するように前記キャパシタの充電電流を制御する充電電流バイパス手段と、を備えた並列モニタ回路において、
前記キャパシタの両端電極の電位をそれぞれ抵抗分圧して減衰させる分圧手段と、
前記分圧手段による分圧電圧の差を増幅して前記充電電位を検出する差動増幅手段と、
前記均等化電位を可変値として設定する均等化電位設定手段と、
を備え、
前記差動増幅手段により検出した前記充電電位と前記均等化電位設定手段により設定した前記均等化電位とを前記比較手段により比較することを特徴とする、キャパシタの並列モニタ回路。
【請求項２】
請求項１に記載したキャパシタの並列モニタ回路において、
前記分圧手段は、前記キャパシタの両端電極の電位と接地電位との間の電圧をそれぞれ抵抗分圧することを特徴とする、キャパシタの並列モニタ回路。
【請求項３】
請求項１または２に記載したキャパシタの並列モニタ回路において、
前記分圧手段による電圧減衰比率が、前記差動増幅手段における電圧増幅率の逆数に等しいことを特徴とする、キャパシタの並列モニタ回路。
【請求項４】
請求項１〜３の何れか１項に記載したキャパシタの並列モニタ回路において、
前記均等化電位設定手段は、０［Ｖ］と前記キャパシタの満充電相当値との間で、前記均等化電位を所定の刻み幅で設定可能であることを特徴とする、キャパシタの並列モニタ回路。
【請求項５】
請求項１に記載したキャパシタの並列モニタ回路において、
前記差動増幅手段及び前記比較手段の動作電源電圧を、前記キャパシタの両端電極以外の電源から供給することを特徴とする、キャパシタの並列モニタ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直列に接続された複数のキャパシタのそれぞれの充電電位を均等化するために、キャパシタに並列に接続されてその充電電流を制御する並列モニタ回路に関するものである。
【背景技術】
【０００２】
直列に接続された複数の電気二重層キャパシタの充電電位を均等化する従来技術として、特許文献１に記載されたキャパシタ充放電システムが知られている。
図２は、この充放電システムを示す回路図である。図２において、Ｃ１，Ｃ２，…，Ｃｎは充電電流源１０とＧＮＤ（接地）との間に直列に接続された電気二重層キャパシタ、２０は電気二重層キャパシタＣ１，Ｃ２，…，Ｃｎの直列回路に並列に接続された負荷、ＰＭＣ１，ＰＭＣ２，…，ＰＭＣｎは各キャパシタにそれぞれ並列に接続された同一構成の並列モニタ回路、ＣＭＰ１，ＣＭＰ２，…，ＣＭＰｎはコンパレータ、Ｖｒ１，Ｖｒ２，…，Ｖｒｎは基準電位として与えられる各キャパシタの均等化電位（通常はＶｒ１＝Ｖｒ２＝……＝Ｖｒｎ＝Ｖｒであり、各キャパシタの満充電電位に等しい）、Ｒ１，Ｒ２，…，Ｒｎは電流制限用抵抗、Ｔｒ１，Ｔｒ２，…，Ｔｒｎは電流バイパス用のトランジスタである。【０００３】
この従来技術では、コンパレータＣＭＰ１，ＣＭＰ２，…，ＣＭＰｎが、各キャパシタＣ１，Ｃ２，…，Ｃｎの両端の電位差、すなわちキャパシタＣ１，Ｃ２，…，Ｃｎの充電電位を均等化電位Ｖｒとそれぞれ比較する。そして、充電電位がＶｒより小さい場合はトランジスタをＯＦＦにしてキャパシタの充電を継続すると共に、充電電位がＶｒより大きい場合はトランジスタをＯＮにして充電電流をバイパスさせ、キャパシタへの充電を停止することにより、全てのキャパシタＣ１，Ｃ２，…，Ｃｎの均等化充電を行っている。【０００４】
特許文献１では、図２から明らかなように、各キャパシタの下位電位側から、均等化電位Ｖｒを発生させる電圧源を介して各コンパレータの反転入力端子に接続し、各キャパシタの上位電位側を、各コンパレータの非反転入力端子に接続している。このような回路構成は、特許文献１以外にも数多く知られている。
しかしながら、この回路構成では、均等化電位Ｖｒを発生させる電圧源がキャパシタごとに必要になって電圧源を共通化できないことから、回路構成が複雑化するという問題がある。また、均等化電位Ｖｒが固定値であるため充電電位を変更することができず、各キャパシタを任意の値で均等化充電することができない。【０００５】
これらの問題を解決する従来技術として、特許文献２に記載されたキャパシタ充電制御回路が知られている。
図３は、このキャパシタ充電制御回路を示すブロック図である。図３において、ＰＭＣ１１，ＰＭＣ１２，…，ＰＭＣ１ｎは電気二重層キャパシタＣ１，Ｃ２，…，Ｃｎにそれぞれ並列に接続された同一構成の並列モニタ回路、３１は電圧−電流変換回路、３２は電流−電圧変換回路（及びトリミング抵抗）、３３はキャパシタ電圧分圧回路、３４はバイパス素子駆動回路、３５はバイパス素子、４０は基準電圧発生回路、５０はデコーダ、６０はＤ−Ａコンバータである。
また、図４は図３の具体的回路を示し、７０はキャパシタＣ１，Ｃ２，…の電圧Ｖｃ１，Ｖｃ２，…に基づいてデコーダ５０に入力する制御信号を生成する制御回路である。【０００６】
この従来技術では、ＤＡコンバータ６０を用いることにより、バイパス素子駆動回路３４内のコンパレータ３４ａに入力される均等化電位Ｖｒを容易に変更することができる。更に、均等化電位Ｖｒをコンパレータ３４ａに入力する前に電圧−電流変換回路３１及び電流−電圧変換回路３２を設けることで、均等化電位Ｖｒの発生源であるＤＡコンバータ６０を全てのキャパシタＣ１，Ｃ２，…，Ｃｎに対して共通化できるという利点もある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００８-２７１７２２号公報（段落［００１６］〜［００１９］、図１等）
【特許文献２】特開２００８-１７８２０２号公報（段落［００３２］〜［００４２］、図３，図４等）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１に記載された従来技術（前述の図２）では、キャパシタの上位電位側がコンパレータの非反転入力端子に直接接続されているため、非反転入力端子に印加される電圧はコンパレータの電源電圧と同等になってしまう。特に、キャパシタの両端電極からコンパレータに電源を供給する場合には、非反転入力端子に印加される電圧はコンパレータの電源電圧に等しくなる。
汎用のコンパレータの場合、電源電圧に対して少なくとも１［Ｖ］程度の同相入力電圧範囲が規定されているため、入力電圧と電源電圧が同等である場合には、予期しない動作が起こるばかりか、デバイスの破損を生じる可能性も否定できない。このような問題を回避するためには、電源電圧にほぼ等しい入力電圧にも対応可能ないわゆる入力レール・トゥ・レール型の特殊なコンパレータを選定する必要がある。【０００９】
また、キャパシタの両端電極以外から電源を供給する場合には、高耐圧なコンパレータを選定することが必要になる。その理由としては、キャパシタの両端電極以外から電源を供給する場合には各コンパレータの負電源端子がＧＮＤ（０［Ｖ］）に接続されるので、電圧を上げるために複数、直列接続された電気二重層キャパシタのＧＮＤ（０［Ｖ］）を基準とした最高電位は、アプリケーションによっても異なるが、高いものでは数百［Ｖ］にも及ぶことになり、この最高電位に近いコンデンサに対応するコンパレータほど高電圧が入力されるからである。【００１０】
一方、特許文献２に記載された従来技術（前述の図３，図４）によると、設定可能な均等化電位に制約が生じる。
電気二重層キャパシタ１個当たりの満充電電位は、通常は２〜３［Ｖ］程度である。これに対して、コンパレータの動作電源電圧は、低電圧駆動が可能な特殊品であっても１［Ｖ］程度を要する。特許文献２において、例えば、キャパシタが１［Ｖ］程度まで充電されたとき、キャパシタ電圧分圧回路３３の分圧抵抗値が互いに等しければ、コンパレータへの入力電圧は０．５［Ｖ］となる。この状態でもコンパレータを誤動作させないためには、特許文献１の場合と同様に、入力レール・トゥ・レール型の特殊なコンパレータを選定する必要がある。また、そのような特殊なコンパレータを選定した場合でも、キャパシタの充電電位がコンパレータの動作電源電圧に満たない状態では、コンパレータの動作が保証されなくなる。【００１１】
従って、特許文献２において、コンパレータ３４ａに設定される均等化電位は、コンパレータの動作電源電圧以上でなくてはならないという制約がある。
また、特許文献２に記載された回路では、電圧−電流変換回路３１にＮ−ＭＯＳを使用しているため、コンパレータ３４ａに設定される均等化電位は、Ｎ−ＭＯＳの閾値電圧（通常、０．６〜０．７［Ｖ］程度）以上でなくてはならないという制約もある。【００１２】
上記のように、特許文献１，２に記載された従来技術では、バイパス電流を流すためのコンパレータとして特殊な型式のものが要求される場合があり、また、各種の制約によって均等化電位に下限値が存在するため、その下限値よりも低い電位で複数のキャパシタを均等化充電することができない、等の問題があった。【００１３】
そこで、本発明の解決課題は、汎用のコンパレータ等を使用可能とし、しかも、直列に接続された複数のキャパシタを所望の電位で均等化充電することが可能な並列モニタ回路を提供することにある。
【課題を解決するための手段】
【００１４】
上記の課題を解決するため、請求項１に係る発明は、直列に接続された複数のキャパシタの両端にそれぞれ接続され、前記キャパシタの充電電位と均等化電位とを比較する比較手段と、前記比較手段の出力により動作して前記充電電位が前記均等化電位に一致するように前記キャパシタの充電電流を制御する充電電流バイパス手段と、を有する並列モニタ回路を対象としている。
そして、本発明の特徴は、前記キャパシタの両端電極の電位をそれぞれ抵抗分圧して減衰させる分圧手段と、前記分圧手段による分圧電圧の差を増幅して前記充電電位を検出する差動増幅手段と、前記均等化電位を可変値として設定する均等化電位設定手段と、を備え、前記差動増幅手段により検出した前記充電電位と前記均等化電位設定手段により設定した前記均等化電位とを前記比較手段により比較するものである。【００１５】
請求項２に係る発明は、請求項１に記載した並列モニタ回路において、前記分圧手段が、前記キャパシタの両端電極の電位と接地電位との間の電圧をそれぞれ抵抗分圧するものである。【００１６】
請求項３に係る発明は、請求項１または２に記載したキャパシタの並列モニタ回路において、前記分圧手段による電圧減衰比率が、前記差動増幅手段における電圧増幅率の逆数に等しいことを特徴とする。【００１７】
請求項４に係る発明は、請求項１〜３の何れか１項に記載したキャパシタの並列モニタ回路において、前記均等化電位設定手段は、０［Ｖ］と前記キャパシタの満充電相当値との間で、前記均等化電位を所定の刻み幅で設定可能であることを特徴とする。【００１８】
請求項５に係る発明は、請求項１に記載したキャパシタの並列モニタ回路において、
前記差動増幅手段及び前記比較手段の動作電源電圧を、前記キャパシタの両端電極以外の電源から供給することを特徴とする。
【発明の効果】
【００１９】
本発明によれば、入力レール・トゥ・レール型の特殊なコンパレータや高耐圧のコンパレータ、オペアンプ等を用いることなく、直列に接続された複数のキャパシタを制約のない所望の値に均等化充電することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施形態に係る並列モニタ回路の回路図である。
【図２】特許文献１に記載されたキャパシタ充放電システムの回路図である。
【図３】特許文献２に記載されたキャパシタ充電制御回路のブロック図である。
【図４】図３の具体的回路図である。
【発明を実施するための形態】
【００２１】
以下、図に沿って本発明の実施形態を説明する。
図１は、この実施形態に係る並列モニタ回路の回路図である。図１において、充電電流源１０とＧＮＤ（接地）との間には、電気二重層キャパシタ等のキャパシタＣ１，Ｃ２，Ｃ３，…，Ｃｎが直列に接続されており、各キャパシタＣ１，Ｃ２，Ｃ３，…，Ｃｎの両端には、並列モニタ回路ＰＭＣ２１，ＰＭＣ２２，ＰＭＣ２３，…，ＰＭＣ２ｎがそれぞれ接続されている。
ここでは、並列モニタ回路ＰＭＣ２１，ＰＭＣ２２，ＰＭＣ２３，…，ＰＭＣ２ｎの動作により、全てのキャパシタＣ１，Ｃ２，Ｃ３，…，Ｃｎの充電電位を同一値に制御するものとする。
【００２２】
並列モニタ回路ＰＭＣ２１，ＰＭＣ２２，ＰＭＣ２３，…，ＰＭＣ２ｎの構成は実質的に全て同一であるため、以下では、主に最高電位側の並列モニタ回路ＰＭＣ２１を例に挙げてその構成を説明する。
並列モニタ回路ＰＭＣ２１において、キャパシタＣ１の両端電極にはＰＮＰ型トランジスタＴｒｂ１のエミッタ、コレクタが接続され、そのエミッタとベースとの間には抵抗Ｒ１１が接続されている。トランジスタＴｒｂ１のベースとＧＮＤとの間には、ＮＰＮ型トランジスタＴｒａ１のコレクタ、エミッタが接続されている。ここで、トランジスタＴｒｂ１，Ｔｒａ１、後述する抵抗Ｒａ１，Ｒ１１等は、請求項における充電電流バイパス手段を構成している。
【００２３】
トランジスタＴｒａ１のベースには、抵抗Ｒａ１を介してコンパレータＣＭＰ1の出力が加えられている。なお、コンパレータＣＭＰ1の反転入力端子には、請求項における均等化電位設定手段としてのＤＡコンバータ８０から均等化電圧Ｖｒが加えられている。このＤＡコンバータ８０は他の並列モニタ回路ＰＭＣ２２，ＰＭＣ２３，…，ＰＭＣ２ｎにも共用されており、均等化電圧ＶｒがコンパレータＣＭＰ２，ＣＭＰ３，…，ＣＭＰｎの反転入力端子にも加えられている。
【００２４】
前記トランジスタＴｒｂ１のエミッタと抵抗Ｒ１１との接続点は、抵抗Ｒａ１２，Ｒａ１４の直列回路を介してオペアンプＡＭＰ１の非反転入力端子に接続されている。また、抵抗Ｒａ１２と抵抗Ｒａ１４との接続点は抵抗Ｒａ１３を介してＧＮＤに接続され、オペアンプＡＭＰ１の非反転入力端子は抵抗Ｒａ１５を介してＧＮＤに接続されている。
トランジスタＴｒｂ１のコレクタは、抵抗Ｒｂ１２，Ｒｂ１４，Ｒｂ１５の直列回路を介してオペアンプＡＭＰ１の出力端子に接続され、抵抗Ｒｂ１２と抵抗Ｒｂ１４との接続点は抵抗Ｒｂ１３を介してＧＮＤに接続されている。
【００２５】
抵抗Ｒｂ１２と抵抗Ｒｂ１４との接続点は、次段の並列モニタ回路ＰＭＣ２２内の抵抗Ｒａ２４を介して、オペアンプＡＭＰ２の非反転入力端子に接続されている。このため、次段のキャパシタＣ２の高電位側電極とオペアンプＡＭＰ２の非反転入力端子との間には、抵抗Ｒｂ１２，Ｒｂ１３と抵抗Ｒａ２４，Ｒａ２５とが接続されていることになり、並列モニタ回路ＰＭＣ２１のオペアンプＡＭＰ１に対する抵抗Ｒａ１２，Ｒａ１３及び抵抗Ｒａ１４，Ｒａ１５の接続関係と同様になっている。
上記の点は、他の並列モニタ回路ＰＭＣ２３，…，ＰＭＣ２ｎについても同様である。
【００２６】
なお、次段以降の並列モニタ回路ＰＭＣ２２，ＰＭＣ２３，…，ＰＭＣ２ｎにおいて、Ｔｒａ２，Ｔｒａ３，…，ＴｒａｎはＮＰＮ型トランジスタ、Ｔｒｂ２，Ｔｒｂ３，…，ＴｒｂｎはＰＮＰ型トランジスタ、ＡＭＰ２，ＡＭＰ３，…，ＡＭＰｎはオペアンプ、ＣＭＰ２，ＣＭＰ３，…，ＣＭＰｎはコンパレータ、Ｒ２１，Ｒ３１，…，Ｒｎ１，Ｒａ２，Ｒａ３，…，Ｒａｎ，Ｒａ２４，Ｒａ２５，Ｒｂ２２，Ｒｂ２３，Ｒｂ２４，Ｒｂ２５，Ｒａ３４，Ｒａ３５，Ｒｂ３２，Ｒｂ３３，Ｒｂ３４，Ｒｂ３５，Ｒａｎ４，Ｒａｎ５，Ｒｂｎ２，Ｒｂｎ３，Ｒｂｎ４，Ｒｂｎ５は抵抗である。
【００２７】
並列モニタ回路ＰＭＣ２１，ＰＭＣ２２，ＰＭＣ２３，…，ＰＭＣ２ｎにおいて、抵抗Ｒａ１２，Ｒａ１３，Ｒｂ１２，Ｒｂ１３，Ｒｂ２２，Ｒｂ２３，Ｒｂ３２，Ｒｂ３３，…，Ｒｂｎ２，Ｒｂｎ３は、キャパシタＣ１，Ｃ２，Ｃ３，…，Ｃｎの両端電極の電位をそれぞれＧＮＤ（０Ｖ）に対して分圧するための分圧抵抗である。これらの分圧抵抗Ｒａ１２，Ｒａ１３，Ｒｂ１２，Ｒｂ１３，Ｒｂ２２，Ｒｂ２３，Ｒｂ３２，Ｒｂ３３，…，Ｒｂｎ２，Ｒｂｎ３の抵抗値は、分圧後の電圧値がオペアンプＡＭＰ１，ＡＭＰ２，ＡＭＰ３，…，ＡＭＰｎの入力電圧範囲内に収まるように設定すれば良い。
【００２８】
また、抵抗Ｒａ１４，Ｒａ１５，Ｒｂ１４，Ｒｂ１５，Ｒａ２４，Ｒａ２５，Ｒｂ２４，Ｒｂ２５，Ｒａ３４，Ｒａ３５，Ｒｂ３４，Ｒｂ３５，…，Ｒａｎ４，Ｒａｎ５，Ｒｂｎ４，Ｒｂｎ５は、それぞれの差動増幅回路の増幅率を定めるための抵抗であり、これらの抵抗値は、Ｒａ１４＝Ｒｂ１４，Ｒａ１５＝Ｒｂ１５，Ｒａ２４＝Ｒｂ２４，Ｒａ２５＝Ｒｂ２５，…，Ｒａｎ５＝Ｒｂｎ５とする。
更に、これらの抵抗Ｒａ１４，Ｒａ１５，……，Ｒｂｎ４，Ｒｂｎ５の抵抗値は、それぞれの分圧抵抗に生じる電圧Ｖａ１Ｐ，Ｖａ１Ｎ（＝Ｖａ２Ｐ），Ｖａ２Ｎ（＝Ｖａ３Ｐ），Ｖａ３Ｎ，…，Ｖａ（ｎ−１）Ｎ（＝ＶａｎＰ），ＶａｎＮを乱さない程度に、分圧抵抗Ｒａ１２，Ｒａ１３，Ｒｂ１２，Ｒｂ１３，Ｒｂ２２，Ｒｂ２３，Ｒｂ３２，Ｒｂ３３，…，Ｒｂｎ２，Ｒｂｎ３の抵抗値よりも高くする。
【００２９】
ここで、並列モニタ回路ＰＭＣ２１内の差動増幅回路（オペアンプＡＭＰ１）の出力電圧Ｖｂ１は、数式１によって求められる。
【数１】
2015045050.tif 000003
【００３０】
従って、数式２を満たすように抵抗Ｒａ１２，Ｒａ１３，Ｒａ１４，Ｒａ１５の抵抗値を決めれば、差動増幅回路の出力電圧Ｖｂ１は、キャパシタＣ１の充電電位Ｖｃａｐと等しくなる（Ｖｂ１＝Ｖｃａｐ）。この数式２は、分圧手段としての抵抗Ｒａ１２，Ｒａ１３による電圧減衰比率が、差動増幅回路における電圧増幅率の逆数に等しいことを示している。
【数２】
2015045050.tif 000004
【００３１】
すなわち、数式２を満たすように抵抗Ｒａ１２，Ｒａ１３，Ｒａ１４，Ｒａ１５の抵抗値を決めれば、コンパレータＣＭＰ１は、キャパシタＣ１の充電電位Ｖｃａｐ（電圧Ｖｂ１）と均等化電位Ｖｒとを比較することになる。
また、この実施形態では、直列接続されるキャパシタの数に依存することなくＶｂ１＝Ｖｃａｐとなり、Ｖｃａｐは通常は２〜３［Ｖ］以下となるため、全てのコンパレータの電源電圧Ｖｄｄは、入力同相電圧範囲を考慮したとしても、例えば５［Ｖ］程度でよくなる。なお、この電源電圧Ｖｄｄは全てのオペアンプにも共通して用いられている。
【００３２】
コンパレータＣＭＰ１によって比較される電圧Ｖｂ１と均等化電位Ｖｒとに関して、Ｖｂ１＜Ｖｒの場合にはトランジスタＴｒａ１，Ｔｒｂ１の何れもＯＦＦとなるので、充電電流源１０からの電流がバイパスされることなくキャパシタＣ１に供給され、キャパシタＣ１が充電されて充電電位Ｖｃａｐが均等化電位Ｖｒに近付いて行く。
また、Ｖｂ１≧Ｖｒの場合には、トランジスタＴｒａ１，Ｔｒｂ１の何れもＯＮとなって充電電流源１０からの電流がバイパスされることにより、キャパシタＣ１には電流が供給されなくなって充電が停止される。
このように、各キャパシタＣ１，Ｃ２，Ｃ３，…，Ｃｎの充電電位Ｖｃａｐは均等化電位Ｖｒに依存し、この均等化電位Ｖｒは全てのキャパシタＣ１，Ｃ２，Ｃ３，…，Ｃｎに対して共通であるため、ＤＡコンバータ８０により均等化電位Ｖｒを可変制御すれば、全てのキャパシタＣ１，Ｃ２，Ｃ３，…，Ｃｎの充電電位Ｖｃａｐを容易に変更することができる。
【００３３】
この実施形態では、コンパレータＣＭＰ２，ＣＭＰ３，…，ＣＭＰｎの電源電圧Ｖｄｄをキャパシタの両端電極からではなく別途に供給しているので、コンパレータＣＭＰ２，ＣＭＰ３，…，ＣＭＰｎはキャパシタの充電電位Ｖｃａｐに関わらず動作可能である。
よって、各キャパシタＣ１，Ｃ２，Ｃ３，…，Ｃｎの充電電位Ｖｃａｐを、０［Ｖ］の状態から例えば０．１［Ｖ］刻みで高くしていくように設定することも可能であり、各キャパシタＣ１，Ｃ２，Ｃ３，…，Ｃｎを０［Ｖ］から満充電相当の電位までの範囲で所望の値に均等化充電することができる。
【産業上の利用可能性】
【００３４】
本発明は、例えば、電気二重層キャパシタを複数、直列に接続して構成された電気自動車用バッテリーを始めとして、各種のキャパシタ直列回路の均等化充電に利用することができる。
【符号の説明】
【００３５】
１０：充電電流源
８０：ＤＡコンバータ
ＰＭＣ２１，ＰＭＣ２２，ＰＭＣ２３，…，ＰＭＣ２ｎ：並列モニタ回路
Ｃ１，Ｃ２，Ｃ３，…，Ｃｎ：キャパシタ
ＡＭＰ１，ＡＭＰ２，ＡＭＰ３，…，ＡＭＰｎ：オペアンプ
ＣＭＰ１，ＣＭＰ２，ＣＭＰ３，…，ＣＭＰｎ：コンパレータ
Ｔｒａ１，Ｔｒａ２，Ｔｒａ３，…，Ｔｒａｎ：ＮＰＮ型トランジスタ
Ｔｒｂ１，Ｔｒｂ２，Ｔｒｂ３，…，Ｔｒｂｎ：ＰＮＰ型トランジスタ
Ｒ１１，Ｒ２１，Ｒ３１，…，Ｒｎ１：抵抗
Ｒａ１，Ｒａ２，Ｒａ３，…，Ｒａｎ：抵抗
Ｒａ１２，Ｒａ１３，Ｒａ１４，Ｒａ１５，Ｒｂ１２，Ｒｂ１３，Ｒｂ１４，Ｒｂ１５：抵抗
Ｒａ２４，Ｒａ２５，Ｒｂ２２，Ｒｂ２３，Ｒｂ２４，Ｒｂ２５：抵抗
Ｒａ３４，Ｒａ３５，Ｒｂ３２，Ｒｂ３３，Ｒｂ３４，Ｒｂ３５：抵抗
Ｒａｎ４，Ｒａｎ５，Ｒｂｎ２，Ｒｂｎ３，Ｒｂｎ４，Ｒｂｎ５：抵抗
【図１】
2015045050.tif 000005
【図２】
2015045050.tif 000006
【図３】
2015045050.tif 000007
【図４】
2015045050.tif 000008
【手続補正書】
【提出日】平成27年10月5日(2015.10.5)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
すなわち、数式２を満たすように抵抗Ｒａ１２，Ｒａ１３，Ｒａ１４，Ｒａ１５の抵抗値を決めれば、コンパレータＣＭＰ１は、キャパシタＣ１の充電電位Ｖｃａｐ（電圧Ｖｂ１）と均等化電位Ｖｒとを比較することになる。
また、この実施形態では、直列接続されるキャパシタの数に依存することなくＶｂ１＝Ｖｃａｐとなり、Ｖｃａｐは通常は２〜３［Ｖ］以下となるため、全てのコンパレータの電源電圧Ｖｄｄは、同相入力電圧範囲を考慮したとしても、例えば５［Ｖ］程度でよくなる。なお、この電源電圧Ｖｄｄは全てのオペアンプにも共通して用いられている。
【国際調査報告】
2015045050.tif 000009
2015045050.tif 000010
2015045050.tif 000011
2015045050.tif 000012