(57)【要約】  アクティブバラン回路（１００）において、ソース端子が入力端子（１）に接続されるとともに、ゲート端子が接地されるＣＧトランジスタ（４）と、ゲート端子が入力端子（１）に接続されるとともに、ソース端子が接地されるＣＳトランジスタ（６）と、ＣＧトランジスタ（４）に接続されるインダクタ（Ｌ１）とＣＳトランジスタ（６）に接続されるインダクタ（Ｌ２）とを有する１次コイルと、インダクタ（Ｌ１）に対応するインダクタ（Ｌ３）とインダクタ（Ｌ２）に対応するインダクタ（Ｌ４）とを有する２次コイルとを備える非対称トランス（１１０）と、インダクタ（Ｌ３）に発生する第１信号を出力する出力端子（２）と、インダクタ（Ｌ４）に発生する第２信号を出力する出力端子（３）とを備える。
2015128965.tif 000002
【特許請求の範囲】
【請求項１】
シングルエンド信号が入力される入力端子と、
ソース端子が前記入力端子に接続されるとともに、ゲート端子が接地される第１電界効果トランジスタと、
ゲート端子が前記入力端子に接続されるとともに、ソース端子が接地される第２電界効果トランジスタと、
前記第１電界効果トランジスタのドレイン端子に接続される第１コイルと前記第２電界効果トランジスタのドレイン端子に接続される第２コイルとを有する１次コイルと、前記第１コイルに対応する第３コイルと前記第２コイルに対応する第４コイルとを有する２次コイルとを備えるトランスと、
前記第３コイルに接続され、前記第３コイルに発生する信号を前記シングルエンド信号と同位相の第１信号として出力する第１出力端子と、
前記第４コイルに接続され、前記第４コイルに発生する信号を前記シングルエンド信号とは１８０度位相がずれた第２信号として出力する第２出力端子と
を備える特徴とするアクティブバラン回路。
【請求項２】
前記第１コイルのインダクタ値は、前記第２コイルのインダクタ値よりも大きいことを特徴とする請求項１に記載のアクティブバラン回路。
【請求項３】
前記第１コイルのインダクタ値は、前記第２コイルのインダクタ値の２倍以上１０倍以下の範囲内であることを特徴とする請求項１または２に記載のアクティブバラン回路。
【請求項４】
前記第２電界効果トランジスタのトランスコンダクタンス値は、前記第１電界効果トランジスタのトランスコンダクタンス値よりも大きいことを特徴とする請求項１〜３のいずれかに記載のアクティブバラン回路。
【請求項５】
前記第２電界効果トランジスタのトランスコンダクタンス値は、前記第１電界効果トランジスタのトランスコンダクタンス値の２倍以上１０倍以下の範囲内であることを特徴とする請求項１〜４のいずれかに記載のアクティブバラン回路。
【請求項６】
前記第３コイルのインダクタ値と前記第４コイルのインダクタ値とは等しいことを特徴とする請求項１〜５のいずれかに記載のアクティブバラン回路。
【請求項７】
前記入力端子と前記第２電界効果トランジスタのゲート端子との間に配置されたバイアス端子と、前記バイアス端子と前記入力端子との間に配置されたコンデンサとを備えることを特徴とする請求項１〜６のいずれかに記載のアクティブバラン回路。
【請求項８】
前記第１電界効果トランジスタと前記第１コイルとの間に、前記第１電界効果トランジスタにカスコード接続された第３電界効果トランジスタを備えることを特徴とする請求項１〜７のいずれかに記載のアクティブバラン回路。
【請求項９】
前記第２電界効果トランジスタと前記第２コイルとの間に、前記第２電界効果トランジスタにカスコード接続された第４電界効果トランジスタを備えることを特徴とする請求項１〜８のいずれかに記載のアクティブバラン回路。
【請求項１０】
シングルエンド信号が入力される入力端子と、
エミッタ端子が前記入力端子に接続されるとともに、ベース端子が接地される第１接合型トランジスタと、
ベース端子が前記入力端子に接続されるとともに、エミッタ端子が接地される第２接合型トランジスタと、
前記第１接合型トランジスタのコレクタ端子に接続される第１コイルと前記第２接合型トランジスタのコレクタ端子に接続される第２コイルとを有する１次コイルと、前記第１コイルに対応する第３コイルと前記第２コイルに対応する第４コイルとを有する２次コイルとを備えるトランスと、
前記第３コイルに接続され、前記第３コイルに発生する信号を第１信号として出力する第１出力端子と、
前記第４コイルに接続され、前記第４コイルに発生する信号を前記第１信号とは１８０度位相がずれた第２信号として出力する第２出力端子と
を備える特徴とするアクティブバラン回路。
【請求項１１】
入力端子から入力されるシングルエンド信号に基づいて、第１信号と、前記第１信号とは１８０度位相がずれた第２信号とを出力するアクティブバラン回路であって、ソース端子が前記入力端子に接続されるとともに、ゲート端子が接地される第１電界効果トランジスタと、ゲート端子が前記入力端子に接続されるとともに、ソース端子が接地される第２電界効果トランジスタとを備えるアクティブバラン回路が備えるトランスであって、
前記第１電界効果トランジスタのドレイン端子に接続される第１コイルと、前記第２電界効果トランジスタのドレイン端子に接続される第２コイルとを有する１次コイルと、
前記第１コイルに対応する第３コイルと、前記第２コイルに対応する第４コイルとを有する２次コイルと
を備え、
前記第３コイルは、前記第３コイルに発生する信号を前記第１信号として出力する第１出力端子に接続され、
前記第４コイルは、前記第４コイルに発生する信号を前記第２信号として出力する第２出力端子に接続されることを特徴とするトランス。
【請求項１２】
前記第１コイルのインダクタ値は、前記第２コイルのインダクタ値よりも大きいことを特徴とする請求項１１に記載のトランス。
【請求項１３】
前記第１コイルのインダクタ値は、前記第２コイルのインダクタ値の２倍以上１０倍以下の範囲内であることを特徴とする請求項１１または１２に記載のトランス。
【請求項１４】
前記第３コイルのインダクタ値と前記第４コイルのインダクタ値とは等しいことを特徴とする請求項１１〜１３のいずれかに記載のトランス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブ素子（能動素子）を用いたバラン回路であるアクティブバラン回路と、このアクティブバラン回路が備えるトランスに関する。
【背景技術】
【０００２】
図７は、比較のためのアクティブバラン回路の構成を示す回路図である。図７に示す回路は、高周波回路においてアンテナで受信したシングルエンド高周波信号から１８０度／０度の位相を持つ差動信号を生成するアクティブバラン回路の例である（特許文献１参照）。
このアクティブバラン回路では、入力端子１の入力信号から、ゲート接地のＣＧ（ｃｏｍｍｏｎ・Ｇａｔｅ）トランジスタ４の出力をトランジスタ５により位相を調整することにより、０度位相の信号を出力端子２に出力する。また、入力端子１の入力信号から、ソース接地のＣＳ（ｃｏｍｍｏｎ・Ｓｏｕｒｃｅ）トランジスタ６の出力を１８０度位相の反転信号として出力端子３に出力することで差動信号を得る。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第４２２６３７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来技術では、基本となるＣＧ−ＣＳ（ｃｏｍｍｏｎ・Ｇａｔｅ−ｃｏｍｍｏｎ・Ｓｏｕｒｃｅ）構成のアクティブバラン回路にトランジスタ５（ＭＯＳ  ＦＥＴ）を追加することにより、広い周波数帯域での位相のズレを回避している。
図７の構成では、出力端子２の位相を正確に検出し、出力端子２の位相を出力端子３の位相の１８０度（反転位相）に制御する必要がある。しかし、回路の容量やトランジスタの閾値電圧のばらつきにより、特に高い周波数領域では正確に位相調整することが困難である。また、バラン回路で発生するノイズに関しても図７の構成では、削減することが考慮されていない。【０００５】
このように、図７の構成は、トランジスタ５（ＭＯＳ  ＦＥＴ）の基準電位の制御が複雑であり、位相のズレを制御することが難しいという課題がある。また、無線特性に影響のあるノイズ特性が改善できないという課題がある。【０００６】
本発明は、このような課題を解決するためになされたものであり、ＣＧ−ＣＳ構成のアクティブバラン回路において、センシティブな位相調整を実施することなく、正確に１８０度を保ち、かつ振幅差のない低ノイズである差動信号を得ることを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係るアクティブバラン回路は、入力端子から入力されるシングルエンド信号に基づいて、第１信号と、前記第１信号とは１８０度位相がずれた第２信号とを出力するアクティブバラン回路において、
ソース端子が前記入力端子に接続されるとともに、ゲート端子が接地される第１電界効果トランジスタと、
ゲート端子が前記入力端子に接続されるとともに、ソース端子が接地される第２電界効果トランジスタと、
前記第１電界効果トランジスタのドレイン端子に接続される第１コイルと前記第２電界効果トランジスタのドレイン端子に接続される第２コイルとを有する１次コイルと、前記第１コイルに対応する第３コイルと前記第２コイルに対応する第４コイルとを有する２次コイルとを備えるトランスと、
前記第３コイルに接続され、前記第３コイルに発生する信号を前記第１信号として出力する第１出力端子と、
前記第４コイルに接続され、前記第４コイルに発生する信号を前記第２信号として出力する第２出力端子と
を備える特徴とする。
【発明の効果】
【０００８】
本発明に係るアクティブバラン回路によれば、第１電界効果トランジスタのドレイン端子に接続される第１コイルと第２電界効果トランジスタのドレイン端子に接続される第２コイルとを有する１次コイルと、第１コイルに対応する第３コイルと第２コイルに対応する第４コイルとを有する２次コイルとを備えるトランスと、第３コイルに発生する信号を第１信号として出力する第１出力端子と、第４コイルに発生する信号を第２信号として出力する第２出力端子とを備えているので、入力段のアクティブ素子の負荷素子としてトランスの１次コイルを用い、２次側から差動信号を取り出すことができるので、振幅と位相差の誤差を抑制するとともに、入力段のアクティブ素子のノイズの発生を抑制することができるという効果を奏する。
【図面の簡単な説明】
【０００９】
【図１】実施の形態１に係るアクティブバラン回路１００の構成を示す回路図である。
【図２】実施の形態１に係るアクティブバラン回路１００における差動信号の周波数とノイズ特性を示す図である。
【図３】実施の形態１に係る非対称トランス１１０の簡易等価回路を示す図である。
【図４】実施の形態２に係るアクティブバラン回路１０２の構成を示す回路図である。
【図５】実施の形態３に係るアクティブバラン回路１０３の構成を示す回路図である。
【図６】実施の形態４に係るアクティブバラン回路１０４の構成を示す回路図である。
【図７】比較のためのアクティブバラン回路の構成を示す回路図である。
【発明を実施するための形態】
【００１０】
実施の形態１．
図１は、本実施の形態に係るアクティブバラン回路１００の構成を示す回路図である。図１を用いて、本実施の形態に係るアクティブバラン回路１００の回路構成について説明する。
アクティブバラン回路１００は、入力端子１から入力されるシングルエンド信号に基づいて、第１信号を出力端子２から出力し、前記第１信号とは１８０度位相がずれた第２信号を出力端子３から出力する。第１信号と第２信号とにより、シングルエンド信号から生成される差動信号を構成する。
【００１１】
本実施の形態に係るアクティブバラン回路１００は、下記（１）〜（６）の構成を有する。
（１）アクティブバラン回路１００は、シングルエンド信号が入力される入力端子１にゲート接地トランジスタ４（以下、ＣＧトランジスタ４）のソース端子を接続するとともに、ソース接地トランジスタ６（以下、ＣＳトランジスタ６）のゲート端子を接続した入力段を有する。
ＣＧトランジスタ４は、ソース端子が入力端子１に接続されるとともに、ゲート端子を共通端子とする（接地する）、ゲート接地の第１電界効果トランジスタの一例である。また、ＣＳトランジスタ６は、ゲート端子が入力端子１に接続されるとともに、ソース端子を共通端子とする（接地する）、ソース接地の第２電界効果トランジスタの一例である。
【００１２】
（２）アクティブバラン回路１００は、非対称トランス１１０を有する。非対称トランス１１０は、１次側（１次コイル）にインダクタＬ１（第１コイル）、インダクタＬ２（第２コイル）を備える。２次側（２次コイル）に、インダクタＬ１に対応するインダクタＬ３（第３コイル）、インダクタＬ２に対応するインダクタＬ４（第４コイル）を備える。ＣＧトランジスタ４のドレイン端子は、非対称トランス１１０のインダクタＬ１に接続され、ＣＳトランジスタ６のドレイン端子は、非対称トランス１１０のインダクタＬ２に接続される。
非対称トランス１１０は、１次側（１次コイル）と２次側（２次コイル）とを有するトランスの一例である。
【００１３】
（３）ＣＧトランジスタ４のゲート端子はグランド（ＧＮＤ）あるいはバイアス端子２２に接続され、ｇｍ１のトランスコンダクタンスを持つ。ＣＳトランジスタ６のソース端子はＧＮＤまたはバイアス端子２３に接続され、ｇｍ２のトランスコンダクタンスを持つ。ｇｍ１：ｇｍ２＝１：Ｎとする。ここで、Ｎは、２〜１０の範囲をとる。
【００１４】
（４）非対称トランス１１０のインダクタＬ１のインダクタ値をＬ１、インダクタＬ２のインダクタ値をＬ２、インダクタＬ３のインダクタ値をＬ３、インダクタＬ４のインダクタ値をＬ４とする。ここで、Ｌ１：Ｌ２＝ｎ：１とする。ｎは、自然数である。また、ｎの値は２〜１０の範囲をとることが好適である。
【００１５】
（５）非対称トランス１１０の２次側のインダクタＬ３は、差動信号の出力端子２に接続する。非対称トランス１１０の２次側のインダクタＬ４は、差動信号の出力端子３に接続する。
出力端子２は、インダクタＬ３に発生する信号を第１信号として出力する第１出力端子の一例である。出力端子３は、インダクタＬ４に発生する信号を第２信号として出力する第２出力端子の一例である。
【００１６】
（６）非対称トランス１１０において、ＣＧトランジスタ４、ＣＳトランジスタ６、出力端子２，３に接続していない側は、バイアス端子２１に接続する。バイアス端子２１は、電源電圧でもよい。
【００１７】
次に、本実施の形態に係るアクティブバラン回路１００において、ノイズを削減する動作について説明する。
図１において、ＣＧトランジスタ４で発生するノイズは、差動信号の出力においてキャンセルされる。これは、ＣＧトランジスタ４におけるノイズは、ＣＳトランジスタ６により１８０度反転されたノイズによりキャンセルされるからである。
したがって、ＣＳトランジスタ６により発生するノイズを削減することが、アクティブバラン回路１００のノイズを効果的に削減することになる。
【００１８】
ＣＳトランジスタ６により発生するノイズを削減するためには、ＣＳトランジスタ６のトランスコンダクタンスｇｍ２を増加させる必要がある。つまり、ＣＳトランジスタ６をサイズを大きくすることがノイズの減少につながる。
ＣＧトランジスタ４のトランスコンダクタンスｇｍ１は、入力側のインピーダンス（Ｒｓ）とマッチングをとる必要から、ｇｍ１＝１／Ｒｓとなる一定値となる。よって、ＣＳトランジスタ６のトランスコンダクタンスｇｍ２を増加させる場合、ｇｍ１とｇｍ２との関係は、必然的にｇｍ２＞ｇｍ１となる。
【００１９】
ＣＳトランジスタ６のトランスコンダクタンスｇｍ２を増加させるために、ｇｍ１：ｇｍ２＝１：Ｎとする。Ｎは自然数とする。
ここで、ＣＧトランジスタ４、ＣＳトランジスタ６に流れる信号電流値を、各々、ｉ１、ｉ２とすると、ｇｍ１：ｇｍ２＝１：Ｎであるため、ｉ１：ｉ２＝１：Ｎとなり非対称な信号電流値となる。
ＣＳトランジスタ６を流れる信号電流値ｉ２は、ＣＧトランジスタ４を流れる信号電流値ｉ１よりも大きい。特に、ＣＳトランジスタ６を流れる電流値ｉ２は、ＣＧトランジスタ４を流れる信号電流値ｉ１の２倍以上１０倍以下の範囲内であることが好ましい。
【００２０】
非対称トランス１１０の一次側のインダクタＬ１のインピーダンスをＺ１とし、インダクタＬ２のインピーダンスをＺ２とする。Ｌ１，Ｌ２で発生する信号電圧振幅を等しくするためには、非対称トランス１１０の一次側のインピーダンスＺ１，Ｚ２の関係を、Ｚ１：Ｚ２＝Ｎ：１にする必要がある。したがって、負荷インピーダンスに抵抗素子を用いた場合には、インピーダンスＺ１の抵抗素子のノイズが大きくなるおそれがある。
しかし、本実施の形態では、負荷インピーダンスを、非対称トランス１１０の１次側をコイルにすることにより実現しているため、ノイズの増加を避けることができる。これは、抵抗素子に比べてコイルのノイズは小さいためである。
【００２１】
したがって、非対称トランス１１０の１次側において、Ｌ１＞Ｌ２とすることで、抵抗ノイズの増加を避けてＺ１：Ｚ２＝Ｎ：１を実現できることになる。
このように、第１コイルのインダクタ値Ｌ１は、第２コイルのインダクタ値Ｌ２よりも大きい。特に、第１コイルのインダクタ値Ｌ１は、第２コイルのインダクタ値Ｌ２の２倍以上１０倍以下の範囲内であることが好ましい。
【００２２】
図２は、本実施の形態に係るアクティブバラン回路１００における差動信号の周波数とノイズ特性を示す図である。
図２に示すように、ｎの値を一定（ここでは、ｎ＝４）とすると、Ｎの増加によりＮＦ（ノイズ）は減少するが、高周波での特性は劣化する。したがって、適切なＮを選定する必要がある。Ｎの値は２から１０が好ましい。特に、Ｎの値は、４から８の範囲内がよく、８が最適である。
【００２３】
図３は、本実施の形態に係る非対称トランス１１０の簡易等価回路を示す図である。
図３を用いて、非対称トランスの１次側の電流で生成された磁界により、２次側のインダクタＬ３，Ｌ４に差動信号電流を生成する動作について説明する。
インダクタＬ１，Ｌ２，Ｌ３，Ｌ４について、電圧をｖ１，ｖ２，ｖ３，ｖ４とし、電流をｉ１，ｉ２，ｉ３，ｉ４とする。また、Ｍｍｎは相互インダクタンスとする。ｍ，ｎは、１，２，３，４の値をとる。例えば、Ｍ１２は、Ｌ１とＬ２との相互インダクタンスを意味する。
【００２４】
図３に示す非対称トランス１１０の簡易等価回路において、電流・電圧の関係は、式１で表される。
【００２５】
【数１】
2015128965.tif 000003
【００２６】
ここで、相互インダクタンスＭｍｎと結合係数ｋｍｎとは以下の式２の関係がある。
【００２７】
【数２】
2015128965.tif 000004
【００２８】
なお、説明を簡単にするため、非対称トランス１１０の結合係数とインダクタ値とを以下のとおりとする。
ｋ１２＝ｋｐ、ｋ３４＝ｋＳ、ｋ１２とｋ３４以外のｋｍｎ＝ｋ、Ｌ１＝ｎＬｐ、Ｌ２＝Ｌｐ、Ｌ３＝Ｌ４＝Ｌｓとする。
このように、第３コイルのインダクタ値Ｌ３と第４コイルのインダクタ値Ｌ４とは略等しいことが好ましい。Ｌ３＝Ｌ４とすることにより、第１信号と第２信号との位相誤差、振幅誤差を抑制することができる。
上記の値と、式１及び式２により、２次側の電圧は以下の式３となる。
【００２９】
【数３】
2015128965.tif 000005
【００３０】
式３において、電流ｉｍ、電圧ｖｍをフェーザ表示の電流Ｉｍ、電圧Ｖｍにすると、次の式４となる。ここで、上述のように、ｍ＝１，２，３，４である。
【００３１】
【数４】
2015128965.tif 000006
【００３２】
この非対称トランスの入出力伝達特性を求めるにあたり、ここでは出力側の負荷インピーダンスをＺｓとしてＶ３＝Ｉ３ＺＳ，Ｖ４＝Ｉ４ＺＳとすると以下の式５が得られる。
【００３３】
【数５】
2015128965.tif 000007
【００３４】
式５において、Ｖ３とＶ４について解くと、以下の式６の通りとなる。
【００３５】
【数６】
2015128965.tif 000008
【００３６】
これにより、非対称トランス１１０を用いることで、差動信号間のアンバランスを補正できる特性を実現できることがわかる。
【００３７】
以上のように、本実施の形態に係るアクティブバラン回路１００は、ＣＧ−ＣＳ構成の入力段を持ち、負荷素子として非対称なトランスの１次側のインダクタを接続するとともに、トランスの２次側の対称なインダクタから差動信号を出力する。
【００３８】
本実施の形態に係るアクティブバラン回路１００によれば、ＣＧ−ＣＳ構成のアクティブバラン回路１００において、複雑でセンシティブな位相調整を実施することなく、正確に１８０度を保ち、かつ振幅差のない低ノイズの差動信号を得ることができる。
【００３９】
また、本実施の形態に係るアクティブバラン回路１００によれば、特に１０ＧＨｚから４０ＧＨｚ程度の高周波受信装置において、アンテナの高周波信号から、低ノイズかつ、位相誤差、振幅誤差を抑制した差動信号を得ることができる。
【００４０】
実施の形態２．
本実施の形態では、主に、実施の形態１と異なる点について説明する。
本実施の形態では、実施の形態１で説明した構成部と同様の構成部については同一の符号を付し、その説明を省略する場合がある。
【００４１】
図４は、本実施の形態に係るアクティブバラン回路１０２の構成を示す回路図である。
図４に示すアクティブバラン回路１０２は、実施の形態１で説明したアクティブバラン回路１００に対し、ＣＧ−ＣＳトランジスタで構成される入力段と非対称トランスの１次側との間に、カスコードトランジスタが挿入された構成を有する。
【００４２】
ＣＧトランジスタ４とインダクタＬ１（第１コイル）との間に、ＣＧトランジスタ４にカスコード接続されたカスコードトランジスタ３１（第３電界効果トランジスタの一例）を備える。また、ＣＳトランジスタ６とインダクタＬ２（第２コイル）との間に、ＣＳトランジスタ６にカスコード接続されたカスコードトランジスタ３２（第４電界効果トランジスタの一例）を備える。
【００４３】
カスコードトランジスタ３１のソース端子はＣＧトランジスタ４のドレイン端子に接続され、ゲート端子はバイアス端子３０に接続され、ドレイン端子はインダクタＬ１に接続される。
カスコードトランジスタ３２のソース端子はＣＳトランジスタ６のドレイン端子に接続され、ゲート端子はバイアス端子３０に接続され、ドレイン端子はインダクタＬ２に接続される。
【００４４】
図４において、ＣＳトランジスタ６のミラー効果をカスコードトランジスタ３２により抑制することで、より高い周波数までの動作が可能になる効果がある。カスコードトランジスタ３１によって、カスコードトランジスタ３１の負荷側からのドレイン抵抗を、カスコードトランジスタ３２の負荷側からのドレイン抵抗に揃えることができる。よって、カスコードトランジスタ３１は、負荷側からの入力段のインピーダンスを揃え、アンバランスを抑制する効果がある。また、バイアス端子３０には、カスコードトランジスタ３１，３２が飽和領域で動作する適切な電圧を供給する。
【００４５】
以上のように、本実施の形態に係るアクティブバラン回路１０２によれば、カスコード接続されたカスコードトランジスタ３１，３２により、高周波における特性を改善することができる。
【００４６】
実施の形態３．
本実施の形態では、主に、実施の形態１，２と異なる点について説明する。
本実施の形態では、実施の形態１，２で説明した構成部と同様の構成部については同一の符号を付し、その説明を省略する場合がある。
【００４７】
図５は、本実施の形態に係るアクティブバラン回路１０３の構成を示す回路図である。
図５に示すアクティブバラン回路１０３は、実施の形態２で説明したアクティブバラン回路１０２に対し、ＣＳトランジスタ６のバイアス電圧を設定することができる構成を追加したものである。
【００４８】
図５において、アクティブバラン回路１０３は、入力端子１とＣＳトランジスタ６のゲート端子との間に配置されたバイアス端子４０と、バイアス端子４０と入力端子１との間に配置されたコンデンサ４１とを備える。
このように、入力端子１とＣＳトランジスタ６のゲート端子の間にコンデンサ４１を挿入し、バイアス電圧をバイアス端子４０からＣＳトランジスタ６のゲート端子に供給する。
【００４９】
なお、図５では、実施の形態２で説明したアクティブバラン回路１０２に対し、バイアス端子４０とコンデンサ４１とを追加する構成としたが、実施の形態１で説明したアクティブバラン回路１００に対し、バイアス端子４０とコンデンサ４１とを追加する構成としてもよい。
【００５０】
以上のように、本実施の形態に係るアクティブバラン回路１０３によれば、ＣＳトランジスタ６の動作領域は、入力端子１の電圧範囲の影響を受けずに、ＣＳトランジスタ６の線形性の高いゲート電圧範囲で動作させることができる。これにより、より低歪な入力信号の反転信号を得ることができる。よって、低歪な差動信号を得る効果がある。
【００５１】
実施の形態４．
本実施の形態では、主に、実施の形態１〜３と異なる点について説明する。
本実施の形態では、実施の形態１〜３で説明した構成部と同様の構成部については同一の符号を付し、その説明を省略する場合がある。
本実施の形態では、実施の形態１〜３のアクティブバラン回路１００，１０２，１０３において、トランジスタの一部または全部を電界効果型トランジスタから接合型（バイポーラ型）トランジスタに変更した構成について説明する。
【００５２】
図６は、本実施の形態に係るアクティブバラン回路１０４の構成を示す回路図である。
図６に示すアクティブバラン回路１０４では、実装されている全ての電界効果型トランジスタを接合型トランジスタに変更している。アクティブバラン回路１０４は、ＣＧトランジスタ４に替えて接合型トランジスタ５１を備え、ＣＳトランジスタ６に替えて接合型トランジスタ５２を備える。
【００５３】
接合型トランジスタ５１は、エミッタ端子が入力端子１に接続されるとともに、ベース端子を共通端子とする（接地する）、ベース接地の第１接合型トランジスタの一例である。
接合型トランジスタ５２は、ベース端子が入力端子１に接続されるとともに、エミッタ端子を共通端子とする（接地する）、エミッタ接地の第２接合型トランジスタの一例である。
【００５４】
本実施の形態に係る接合型トランジスタ５１，５２は、実施の形態１〜３において、ゲート端子をベース端子に、ソース端子をエミッタ端子に、ドレイン端子をコレクタ端子に読み替えることで、ＣＧトランジスタ４，ＣＳトランジスタ６と同様の構成及び動作をする。
【００５５】
なお、図６では実施の形態１で説明したアクティブバラン回路１００に用いられている電界効果型トランジスタをすべて接合型トランジスタに変更した構成について説明した。しかし、実施の形態２，３で説明したアクティブバラン回路１０２，１０３に用いられている電界効果型トランジスタを接合型トランジスタに替えてもよい。
また、実施の形態１〜３のアクティブバラン回路１００，１０２，１０３において、トランジスタの全部を電界効果型から接合型に変更してもよいし、一部を電界効果型から接合型に変更してもよい。
【００５６】
以上のように、実施の形態１〜３のアクティブバラン回路１００，１０２，１０３において、トランジスタの一部または全部を電界効果型から接合型に変更することにより、各トランジスタの信号電流値を増加させることができ、ゲインの向上や低ノイズ化の効果を得る。
【００５７】
以上のように、実施の形態１〜４のアクティブバラン回路１００，１０２，１０３，１０４によれば、低ノイズかつ変換精度（差動信号の振幅・位相）の高い特性を得ることができる。また、アンテナから入力されるシングルエンドの信号から、ノイズの影響を抑制できる差動信号を高性能に生成することで、無線機やレーダの受信感度を向上することが可能になる。
【００５８】
以上、本発明の実施の形態について説明したが、これらの実施の形態のうち、２つ以上を組み合わせて実施しても構わない。あるいは、これらの実施の形態のうち、１つを部分的に実施しても構わない。あるいは、これらの実施の形態のうち、２つ以上を部分的に組み合わせて実施しても構わない。
なお、以上の実施の形態は、本質的に好ましい例示であって、本発明、その適用物や用途の範囲を制限することを意図するものではなく、必要に応じて種々の変更が可能である。本発明は、これらの実施の形態に限定されるものではなく、必要に応じて種々の変更が可能である。
【符号の説明】
【００５９】
１  入力端子、２，３  出力端子、４  ＣＧトランジスタ、５  トランジスタ、６  ＣＳトランジスタ、２１，２２，２３  バイアス端子、３０  バイアス端子、３１，３２  カスコードトランジスタ、４０  バイアス端子、４１  コンデンサ、５１，５２  接合型トランジスタ、１００，１０１，１０２，１０３  アクティブバラン回路、１１０  非対称トランス、Ｌ１，Ｌ２，Ｌ３，Ｌ４  インダクタ。
【図１】
2015128965.tif 000009
【図２】
2015128965.tif 000010
【図３】
2015128965.tif 000011
【図４】
2015128965.tif 000012
【図５】
2015128965.tif 000013
【図６】
2015128965.tif 000014
【図７】
2015128965.tif 000015
【国際調査報告】
2015128965.tif 000016
2015128965.tif 000017
2015128965.tif 000018
2015128965.tif 000019