(57)【要約】  表示装置は、基板上に、第１電極と、発光層を含む有機層と、第２電極とをこの順に備える。第２電極は、有機層の側から順に、絶縁化または欠損した局所部分を含むと共に透明性を有する第１導電膜と、第１導電膜よりも電気抵抗の高い高抵抗層と、高抵抗層上に形成された第２導電膜とを有する。
2016084408.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、第１電極と、発光層を含む有機層と、第２電極とをこの順に備え、
前記第２電極は、前記有機層の側から順に、
絶縁化または欠損した局所部分を含むと共に透明性を有する第１導電膜と、
前記第１導電膜よりも電気抵抗の高い高抵抗層と、
前記高抵抗層上に形成された第２導電膜と
を有する
表示装置。
【請求項２】
前記第２導電膜は、前記第１導電膜よりも厚みが大きい透明導電膜を含む
請求項１に記載の表示装置。
【請求項３】
前記第２電極は、前記有機層と前記第１導電膜との間に、半透明性を有する第３導電膜を有する
請求項１に記載の表示装置。
【請求項４】
２次元配置された複数の画素を備え、
前記高抵抗層では、前記画素間の領域のうちの少なくとも一部に相当する第１部分が選択的に除去されており、
前記第１部分を通じて前記第１導電膜と前記第２導電膜とが電気的に接続されている
請求項１に記載の表示装置。
【請求項５】
前記高抵抗層の電気抵抗率は、１．０×１０４Ω・ｃｍ以上１．０×１０６Ω・ｃｍ以下である
請求項１に記載の表示装置。
【請求項６】
前記第１導電膜の厚みは、１ｎｍ以上１００ｎｍ以下である
請求項１に記載の表示装置。
【請求項７】
前記第２導電膜の厚みは、１００ｎｍ以上２０００ｎｍ以下である
請求項２に記載の表示装置。
【請求項８】
前記第３導電膜の厚みは、１ｎｍ以上２０ｎｍ以下である
請求項３に記載の表示装置。
【請求項９】
２次元配置された複数の画素を備え、
前記第２導電膜は、前記画素間の領域に延在して形成されると共に、平面視的にストライプ状または格子状を成す配線層を含む
請求項１に記載の表示装置。
【請求項１０】
前記第２電極上に保護膜を更に備えた
請求項１に記載の表示装置。
【請求項１１】
基板上に、第１電極と、発光層を含む有機層と、第２電極とをこの順に形成し、
前記第２電極を形成する際に、
透明性を有する第１導電膜を形成した後、前記第１電極と前記第１導電膜との間に逆方向バイアスを印加することにより滅点箇所を修復し、
前記滅点箇所を修復後の第１導電膜上に、前記第１導電膜よりも電気抵抗の高い高抵抗層を形成し、
前記高抵抗層上に第２導電膜を形成する
表示装置の製造方法。
【請求項１２】
前記第２導電膜は、前記第１導電膜よりも厚みが大きい透明導電膜を含む
請求項１１に記載の表示装置の製造方法。
【請求項１３】
前記第２電極を形成する際に、前記第１導電膜を形成するよりも前に、半透明性を有する第３導電膜を形成し、
前記第２電極の形成後において、前記第２電極上に保護膜を形成した後、レーザー光を照射することにより滅点箇所を修復する
請求項１１に記載の表示装置の製造方法。
【請求項１４】
２次元配置された複数の画素を備え、
前記第２導電膜は、前記画素間の領域に延在して形成されると共に、平面視的にストライプ状または格子状を成す配線層を含む
請求項１１に記載の表示装置の製造方法。
【請求項１５】
基板上に、第１電極と、発光層を含む有機層と、第２電極とをこの順に備え、
前記第２電極は、前記有機層の側から順に、
絶縁化または欠損した局所部分を含むと共に透明性を有する第１導電膜と、
前記第１導電膜上に設けられた配線層と
を有する
表示装置。
【請求項１６】
２次元配置された複数の画素を備え、
前記配線層は、前記画素間の領域に延在して形成されると共に、平面視的にストライプ状または格子状を成す
請求項１５に記載の表示装置。
【請求項１７】
前記第２電極は、前記有機層と前記第１導電膜との間に、半透明性を有する第３導電膜を有する
請求項１５に記載の表示装置。
【請求項１８】
基板上に、第１電極と、発光層を含む有機層と、第２電極とをこの順に形成し、
前記第２電極を形成する際に、
透明性を有する第１導電膜を形成した後、前記第１電極と前記第１導電膜との間に逆方向バイアスを印加することにより滅点箇所を修復し、
前記滅点箇所を修復後に、配線層を形成する
表示装置の製造方法。
【請求項１９】
前記第２電極を形成する際に、前記第１導電膜を形成するよりも前に、半透明性を有する第３導電膜を形成し、
前記第２電極の形成後において、前記第２電極上に保護膜を形成した後、レーザー光を照射することにより滅点箇所を修復する
請求項１８に記載の表示装置の製造方法。
【請求項２０】
基板上に、第１電極と、発光層を含む有機層と、第２電極とをこの順に形成し、
前記第２電極を形成する際に、
半透明性を有する第３導電膜を形成した後、透明性を有する第１導電膜を形成し、
前記第１導電膜を形成する前後のうちの一方または両方において、前記第１電極と、前記第３導電膜または前記第１導電膜との間に逆方向バイアスを印加することにより滅点箇所を修復し、
前記第２電極を形成後において、前記第２電極上に保護膜を形成した後、レーザー光を照射することにより滅点箇所を修復する
表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、例えば有機ＥＬ（ＥＬ：Electroluminescence）表示装置などの表示装置およびそのような表示装置の製造方法に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ素子を用いた表示装置（有機ＥＬ表示装置）が開発され、商品化が進められている。発光素子は、液晶素子などと異なり自発光素子であり、別に光源（バックライト）を設ける必要がない。そのため、有機ＥＬ表示装置は、光源を必要とする液晶表示装置と比べて画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速いなどの特徴を有する。【０００３】
このような表示装置では、電極間（アノードおよびカソード間）に発光層（有機電界発光層）を挟んだ構造を有するが、製造プロセス過程において、有機層内に異物が混入すると、これに起因して電極間にショートパスが生じ、いわゆる滅点とよばれる表示不良が生じる。そこで、このショートパスを切断する修復手法が提案されている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−３４０１４９号公報
【発明の概要】
【０００５】
上記特許文献１の手法では、電極間に逆方向バイアスを印加し、逆バイアス電流による発熱によって電極材料をアブレーションさせる。これにより、ショートパスの生じている箇所を破壊または絶縁化し、滅点箇所を修復することができる。ここで、電極として透明性を有する導電膜を用いた場合、低抵抗化のために厚膜であることが望ましい。いわゆる電圧降下に起因する表示画質の劣化を抑制できるためである。しかしながら、電極が厚膜である場合、上記のような逆バイアス印加による滅点の修復を行うことは困難である。
【０００６】
このように、電極の低抵抗化による電圧降下の抑制と、異物などに起因する滅点修復との両方を実現し、表示画質の劣化を抑制することが可能な表示装置の実現が望まれている。
【０００７】
したがって、表示画質の劣化を抑制することが可能な表示装置およびその製造方法を提供することが望ましい。
【０００８】
本開示の一実施形態である第１の表示装置は、基板上に、第１電極と、発光層を含む有機層と、第２電極とをこの順に備える。第２電極は、有機層の側から順に、絶縁化または欠損した局所部分を含むと共に透明性を有する第１導電膜と、第１導電膜よりも電気抵抗の高い高抵抗層と、高抵抗層上に形成された第２導電膜とを有するものである。
【０００９】
本開示の一実施形態である第１の表示装置では、第２電極において、透明性を有する第１導電膜が、絶縁化または欠損した局所部分を含むことで、この局所部分により、異物に起因するショートパスが電気的に切断される。この第１導電膜上に、高抵抗層を介して第２導電膜が積層されることにより、第１導電膜を厚膜化せずに第２電極を低抵抗化することができ、電圧降下を抑制し易い。また、高抵抗層の介在により、第１導電膜に隣接して第２導電膜を積層した場合に生じ得る再ショートの発生が抑制される。第２電極における電圧降下を抑制しつつ、異物に起因するショートパスが削減され、いわゆる滅点による表示画質への影響が軽減される。
【００１０】
本開示の一実施形態である第１の表示装置の製造方法は、基板上に、第１電極と、発光層を含む有機層と、第２電極とをこの順に形成するものである。第２電極を形成する際には、透明性を有する第１導電膜を形成した後、第１電極と第１導電膜との間に逆方向バイアスを印加することにより滅点箇所を修復し、滅点箇所を修復後の第１導電膜上に、第１導電膜よりも電気抵抗の高い高抵抗層を形成し、高抵抗層上に第２導電膜を形成する。
【００１１】
本開示の一実施形態である第１の表示装置の製造方法では、第２電極を形成する際に、透明性を有する第１導電膜を形成した後、第１電極と第１導電膜との間に逆方向バイアスを印加することにより、第１導電膜のうちの異物付近では、逆バイアス電流によって発熱が生じ、局所的に絶縁化されるか、または一部が吹き飛ばされ（欠損し）、滅点箇所が修復される。この第１導電膜上に、高抵抗層を介して第２導電膜を形成することにより、第１導電膜を厚膜化せずに第２電極を低抵抗化することができ、電圧降下を抑制し易い。また、高抵抗層を介在させることにより、第１導電膜に隣接して第２導電膜を積層した場合に生じ得る異物付近での再ショートの発生が抑制される。第２電極における電圧降下を抑制しつつ、異物に起因するショートパスが削減され、いわゆる滅点による表示画質への影響が軽減される。
【００１２】
本開示の一実施形態である第２の表示装置は、基板上に、第１電極と、発光層を含む有機層と、第２電極とをこの順に備える。第２電極は、有機層の側から順に、絶縁化または欠損した局所部分を含むと共に透明性を有する第１導電膜と、第１導電膜上に設けられた配線層とを有するものである。
【００１３】
本開示の一実施形態である第２の表示装置では、第２電極において、透明性を有する第１導電膜が、絶縁化または欠損した局所部分を含むことで、この局所部分により、異物に起因するショートパスが電気的に切断される。この第１導電膜上に、配線層が積層されることにより、第１導電膜を厚膜化せずに第２電極を低抵抗化することができ、電圧降下を抑制し易い。第２電極における電圧降下を抑制しつつ、異物に起因するショートパスが削減され、いわゆる滅点による表示画質への影響が軽減される。
【００１４】
本開示の一実施形態である第２の表示装置の製造方法は、基板上に、第１電極と、発光層を含む有機層と、第２電極とをこの順に形成するものである。第２電極を形成する際には、透明性を有する第１導電膜を形成した後、第１電極と第１導電膜との間に逆方向バイアスを印加することにより滅点箇所を修復し、滅点箇所を修復後に、配線層を形成する。
【００１５】
本開示の一実施形態である第２の表示装置の製造方法では、第２電極を形成する際に、透明性を有する第１導電膜を形成した後、第１電極と第１導電膜との間に逆方向バイアスを印加することにより、第１導電膜のうちの異物付近では、逆バイアス電流によって発熱が生じ、局所的に絶縁化されるか、または一部が吹き飛ばされ（欠損し）、滅点箇所が修復される。この第１導電膜上に、配線層を形成することにより、第１導電膜を厚膜化せずに第２電極を低抵抗化することができ、電圧降下を抑制し易い。第２電極における電圧降下を抑制しつつ、異物に起因するショートパスが削減され、いわゆる滅点による表示画質への影響が軽減される。
【００１６】
本開示の一実施形態である第３の表示装置の製造方法は、基板上に、第１電極と、発光層を含む有機層と、第２電極とをこの順に形成するものである。第２電極を形成する際には、半透明性を有する第３導電膜を形成した後、透明性を有する第１導電膜を形成し、第１導電膜を形成する前後のうちの一方または両方において、第１電極と、第３導電膜または第１導電膜との間に逆方向バイアスを印加することにより滅点箇所を修復し、第２電極の形成後において、第２電極上に保護膜を形成した後、レーザー光を照射することにより滅点箇所を修復する。
【００１７】
本開示の一実施形態である第３の表示装置の製造方法では、第２電極を形成する際に、第１導電膜の形成前または形成後、あるいはその両方において、第１電極と第３導電膜または第１導電膜との間に、逆方向バイアスを印加する。これにより、第３導電膜（または第１導電膜）のうちの異物付近では、逆バイアス電流によって発熱が生じ、局所的に絶縁化されるか、または一部が吹き飛ばされ（欠損し）、滅点箇所が修復される。更に、第２電極および保護膜の形成後にレーザー光を照射することで、再度滅点修復を行う。２回の滅点修復により、１回目の修復（逆方向バイアス印加による滅点修復）において局所部分の絶縁化が不十分な箇所があった場合にも、そのような箇所を２回目の修復において修復することができ、より確実に滅点箇所が修復される。また、第２電極において、第３導電膜上に第１導電膜を形成することで、第１導電膜あるいは第３導電膜を単層で用いる場合に比べ、低抵抗化に有利となり電圧降下抑制につながる。第２電極における電圧降下を抑制しつつ、異物に起因するショートパスが削減され、いわゆる滅点による表示画質への影響が軽減される。
【００１８】
本開示の一実施形態である第１の表示装置および第１の表示装置の製造方法では、第２電極において、絶縁化または欠損した局所部分を含むと共に透明性を有する第１導電膜の上に、高抵抗層を介して第２導電膜を設けるようにしたので、第２電極を低抵抗化しつつ、異物に起因するショートパスを削減することができる。また、高抵抗層の介在により、再ショートの発生を抑制できる。第２電極における電圧降下を抑制しつつ、滅点による表示画質への影響を軽減することができる。よって、表示画質の劣化を抑制することが可能となる。
【００１９】
本開示の一実施形態である第２の表示装置および第２の表示装置の製造方法では、第２電極において、絶縁化または欠損した局所部分を含むと共に透明性を有する第１導電膜の上に配線層を設けるようにしたので、第２電極における電圧降下を抑制しつつ、滅点による表示画質への影響を軽減することができる。よって、表示画質の劣化を抑制することが可能となる。
【００２０】
本開示の一実施形態である第３の表示装置の製造方法では、第２電極の形時において、第３導電膜上に第１導電膜を積層させると共に、所定の逆方向バイアスを印加して滅点修復を行い、第２電極形成後において再度滅点修復を行う。これにより、第２電極における電圧降下を抑制しつつ、滅点による表示画質への影響を軽減することができる。よって、表示画質の劣化を抑制することが可能となる。
【００２１】
尚、上記内容は本開示の一例である。本開示の効果は、上述したものに限らず、他の異なる効果であってもよいし、更に他の効果を含んでいてもよい。
【図面の簡単な説明】
【００２２】
【図１】本開示の第１の実施の形態に係る表示装置の構成を表す図である。
【図２】図１に示した画素駆動回路の一例を表す回路図である。
【図３】図１に示した表示装置の構成を表す断面図である。
【図４】図３に示した有機ＥＬ素子の要部構成を表す断面図である。
【図５】図４に示した有機ＥＬ素子の異物付近の構成を表す断面模式図である。
【図６】図３に示した表示装置の製造方法を説明するための流れ図である。
【図７Ａ】図４および図５に示した第２電極の形成工程を説明するための断面模式図である。
【図７Ｂ】図７Ａに続く工程を説明するための断面模式図である。
【図７Ｃ】図７Ｂに続く工程を説明するための断面模式図である。
【図８】異物付近の断面のＳＴＥＭ（Scanning Transmission Electron Microscope：走査型透過電子顕微鏡）による撮影画像である。
【図９Ａ】図８に示した画像における異物に近接した領域の拡大図である。
【図９Ｂ】図８に示した画像における異物から離れた領域の拡大図である。
【図１０】比較例に係る表示装置の要部構成を表す断面模式図である。
【図１１】本開示の第２の実施の形態に係る表示装置の要部構成を表す断面図である。
【図１２】図１１に示した表示装置の製造方法を説明するための流れ図である。
【図１３】本開示の第３の実施の形態に係る表示装置の要部構成を表す断面図である。
【図１４Ａ】図１３に示した高抵抗層の構成を説明するための平面模式図である。
【図１４Ｂ】図１３に示した高抵抗層の構成を説明するための平面模式図である。
【図１５】本開示の第４の実施の形態に係る表示装置の要部構成を表す断面図である。
【図１６】図１５に示した表示装置の製造方法（第２電極の形成方法）の一例を説明するための流れ図である。
【図１７】図１５に示した表示装置の製造方法（第２電極の形成方法）の他の例を説明するための流れ図である。
【図１８】図１５に示した表示装置の製造方法（第２電極の形成方法）の他の例を説明するための流れ図である。
【図１９】本開示の第５の実施の形態に係る表示装置の要部構成を表す断面図である。
【図２０Ａ】図１９に示した配線層の構成を説明するための平面模式図である。
【図２０Ｂ】図１９に示した配線層の構成を説明するための平面模式図である。
【図２１】図１９に示した表示装置の製造方法（第２電極の形成方法）を説明するための流れ図である。
【図２２】本開示の第６の実施の形態に係る表示装置の要部構成を表す断面図である。
【図２３】図２２に示した表示装置の製造方法（第２電極の形成方法）を説明するための流れ図である。
【図２４Ａ】変形例に係る表示装置の要部構成を表す断面図である。
【図２４Ｂ】変形例に係る表示装置の要部構成を表す断面図である。
【図２４Ｃ】変形例に係る表示装置の要部構成を表す断面図である。
【図２５Ａ】スマートフォンの構成を表す斜視図である。
【図２５Ｂ】スマートフォンの構成を表す斜視図である。
【図２６】タブレット型パーソナルコンピュータの構成を表す斜視図である。
【図２７】テレビジョン装置の構成を表す斜視図である。
【図２８Ａ】携帯電話機の構成を表す平面図である。
【図２８Ｂ】携帯電話機の構成を表す平面図である。
【図２９Ａ】デジタル一眼レフカメラの構成を表す正面図である。
【図２９Ｂ】デジタル一眼レフカメラの構成を表す背面図である。
【図３０】ヘッドマウントディスプレイの構成を表す斜視図である。
【図３１Ａ】デジタルスチルカメラの構成を表す正面図である。
【図３１Ｂ】デジタルスチルカメラの構成を表す背面図である。
【図３２】ノート型パーソナルコンピュータの構成を表す斜視図である。
【図３３】ビデオカメラの構成を表す斜視図である。
【発明を実施するための形態】
【００２３】
以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（第２電極が、第１導電膜／高抵抗層／第２導電膜の積層構造を有する表示装置の例）
２．第２の実施の形態（第２電極が、第４導電膜／第１導電膜／高抵抗層／第２導電膜の積層構造を有する表示装置の例）
３．第３の実施の形態（高抵抗層がパターニングされている場合の例）
４．第４の実施の形態（第２電極が、第４導電膜／第１導電膜の積層構造を有する表示装置の例）
５．第５の実施の形態（第２電極が、第４導電膜／第１導電膜／配線層の積層構造を有する表示装置の例）
６．第６の実施の形態（第２電極が、第１導電膜／配線層の積層構造を有する表示装置の例）
７．変形例（第２電極の他の積層例）
８．適用例（電子機器の例）
【００２４】
＜第１の実施の形態＞
［構成］
図１は、本開示の第１の実施の形態に係る表示装置（表示装置１）の構成を表すものである。この表示装置１は、例えば有機ＥＬ表示装置であり、基板１１上の表示領域１１０には、複数の画素（サブピクセル）ＰＸＬＣが、例えばマトリクス状に配置されている。各画素ＰＸＬＣは、有機ＥＬ素子１０Ａを含み、例えば赤色の光ＬＲ（波長６２０ｎｍ〜７５０ｎｍ），緑色の光ＬＧ（波長４９５ｎｍ〜５７０ｎｍ），青色の光ＬＢ（波長４５０ｎｍ〜４９５ｎｍ）または白色の光ＬＷを発生する。ここでは、これら４種の画素ＰＸＬＣ（Ｒ画素，Ｇ画素，Ｂ画素，Ｗ画素）の組により１つのピクセルが構成される場合を例に挙げて説明する。表示領域１１０の周辺には、信号線駆動回路１２０および走査線駆動回路１３０が設けられている。
【００２５】
表示領域１１０内には、例えばアクティブ型の駆動回路（画素駆動回路１４０）が設けられている。画素駆動回路１４０は、図２に示したように駆動用のトランジスタＴｒ１および書き込み用のトランジスタＴｒ２を有し、トランジスタＴｒ１，Ｔｒ２の間にはキャパシタＣｓが設けられている。第１の電源ライン（Ｖｃｃ）と第２の電源ライン（ＧＮＤ）との間において、有機ＥＬ素子１０ＡがトランジスタＴｒ１に直列に接続されている。信号線駆動回路１２０は、列方向に配置された複数の信号線１２０Ａを通じてトランジスタＴｒ２のソース電極に画像信号を供給する。走査線駆動回路１３０は、行方向に配置された複数の走査線１３０Ａを通じてトランジスタＴｒ２のゲート電極に走査信号を順次供給する。
【００２６】
図３は、図１に示した表示装置の断面構成を表すものである。尚、図３では、上記４色の画素ＰＸＬＣに対応する領域について示している。表示装置１は、例えば有機ＥＬ素子１０Ａで発生した光が封止基板２０の上方へ取り出される、いわゆるトップエミッション方式（上面発光方式）の有機ＥＬ表示装置である。また、有機ＥＬ素子１０Ａが白光の光を発する素子構造を有しており、各有機ＥＬ素子１０Ａから発せられた白色の光が、カラーフィルタ１９（１９Ｒ，１９Ｇ，１９Ｂ，１９Ｗ）を通過することにより、上記光ＬＲ，ＬＧ，ＬＢ，ＬＷを出射するようになっている。
【００２７】
有機ＥＬ素子１０Ａは、駆動基板１０および封止基板２０間に設けられている。駆動基板１０では、基板１１上に、各有機ＥＬ素子１０Ａを駆動するための画素駆動回路１４０（図３には、上記トランジスタＴｒ１に相当するＴＦＴ１２のみを示す）が形成されており、表面が平坦化層１３によって覆われている。この平坦化層１３上に、例えば陽極としての第１電極１４が設けられている。第１電極１４は、駆動基板１０に設けられたＴＦＴ１２と電気的に接続されている。
【００２８】
この有機ＥＬ素子１０Ａでは、駆動基板１０側から順に、第１電極１４と、バンク（画素間絶縁膜）１５と、発光層を含む有機層１６と、例えば陰極としての第２電極１７とが積層されている。第２電極１７上に保護膜１８が形成されている。保護膜１８上に、接着層２１を間にして封止基板２０が貼り合わされている。封止基板２０には、カラーフィルタ１９Ｒ，１９Ｇ，１９Ｂ，１９Ｗおよびブラックマトリクス層ＢＭからなるカラーフィルタ層１９が形成されている。カラーフィルタ層１９では、ブラックマトリクス層ＢＭが格子状に形成され、カラーフィルタ１９Ｒ，１９Ｇ，１９Ｂ，１９Ｗは、そのブラックマトリクス層ＢＭの格子状の開口に形成されている。
【００２９】
以下、表示装置１の各部の構成について説明する。
【００３０】
基板１１は、例えばガラス、シリコン（Ｓｉ）あるいは樹脂などにより構成されている。
【００３１】
ＴＦＴ１２は、例えばボトムゲート型の薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）であり、例えばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）により構成されている。このＴＦＴ１２では、基板１１上に、例えば絶縁膜を介してパターン形成されたゲート電極１２１と、ゲート絶縁膜１２２と、チャネルを形成する半導体薄膜１２３と、層間絶縁膜１２４とがこの順に積層されている。半導体薄膜１２３の両端側に、ソース電極１２５ａおよびドレイン電極１２５ｂが形成されており、ドレイン電極１２５ｂには、第１電極１４が電気的に接続されている。尚、トランジスタ１２は、このようなボトムゲート型に限らず、トップゲート型のものであってもよい。また、トランジスタ１２は、結晶性シリコンおよびアモルファスシリコンなどから構成されていてもよいし、酸化物半導体から構成されていてもよい。
【００３２】
平坦化層１３は、駆動基板１０の表面を平坦化し、有機ＥＬ素子１０Ａの各層の膜厚を均一に形成するためのものである。平坦化層１３の構成材料としては、例えば、ポリイミド樹脂、アクリル樹脂およびノボラック樹脂などの有機材料、あるいは酸化シリコン（ＳｉＯ2），窒化シリコン（ＳｉＮｘ）または酸窒化シリコン（ＳｉＯＮ）などの無機材料が挙げられる。
【００３３】
第１電極１４は、画素毎に電気的に分離して設けられると共に、例えば光反射性を有しており、できるだけ高い反射率を有することが発光効率を高める上では望ましい。また、第１電極１４は陽極として用いられることから、正孔注入性の高い材料により構成されていることが望ましい。第１電極１４の構成材料としては、クロム（Ｃｒ），金（Ａｕ），白金（Ｐｔ），ニッケル（Ｎｉ），銅（Ｃｕ），モリブデン（Ｍｏ），タングステン（Ｗ），チタン（Ｔｉ），タンタル（Ｔａ）あるいは銀（Ａｇ）などの金属元素の単体または合金が挙げられる。
【００３４】
バンク１５は、第１電極１４を画素毎に電気的に分離すると共に、第１電極１４と第２電極１７との間の絶縁性を確保するためのものである。バンク１５は、各第１電極１４に対向する選択的な領域に開口部を有しており、有機ＥＬ素子１０Ａの各発光領域を形成するものである。このバンク１５は、例えば酸化シリコン、ポリイミドあるいは感光性樹脂などの絶縁材料により構成されている。
【００３５】
有機層１６は、発光層（有機電界発光層）を含むものである。ここでは、有機層１６が、各有機ＥＬ素子１０Ａに共通の白色発光層となっている。但し、有機層１６は、発光層の他にも例えば正孔輸送層（ＨＴＬ：Hole Transport Layer）、正孔注入層（ＨＩＬ：Hole Injection Layer）および電子輸送層（ＥＴＬ：Electron Transport Layer）などを含んでいてもよい。また、有機層１６と第２電極１７との間には、例えばＬｉＦなどの電子注入層（ＥＩＬ：Electron Injection Layer）が設けられていてもよい。
【００３６】
第２電極１７は、光透過性を有し、ここでは各有機ＥＬ素子１０Ａに共通して、表示領域の全面にわたって形成されている。第２電極１７は、透明性を有する導電膜（透明導電膜）あるいは半透明な導電膜を含んで構成されている。
【００３７】
図４は、有機ＥＬ素子１０Ａの素子構造を拡大して表したものである。本実施の形態では、第２電極１７が、上記のような透明導電膜を含む多層構造を有している。具体的には、第２電極１７は、有機層１６の側から順に、第１導電膜１７Ａ、高抵抗層１７Ｂおよび第２導電膜１７Ｃを積層したものである。第１導電膜１７Ａおよび第２導電膜１７Ｃはいずれも上述したような透明導電膜から構成されており、ここでは、第１導電膜１７Ａおよび第２導電膜１７Ｃが、互いに同一の材料（例えばＩＺＯ）から構成されている。
【００３８】
第１導電膜１７Ａは、後述の修復工程前に形成され、透明導電膜により構成さている。この第１導電膜１７Ａの透過率は、波長４００〜７００ｎｍにおいて８０％以上（平均値）であり、電気抵抗率は、例えば１０−３Ω・ｃｍ以上１０−４Ω・ｃｍ以下である。また、第１電極１７Ａの厚みは、後述の修復工程における逆方向バイアスの印加によって、十分に絶縁化が可能な程度の厚み、例えば１ｎｍ以上１００ｎｍ以下であることが望ましい。透明導電膜材料としては、例えばインジウム亜鉛酸化物（ＩＺＯ）が挙げられる。但し、この他にも、例えばインジウム錫酸化物（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、アルミナドープ酸化亜鉛（ＡＺＯ）、ガリウム酸化物ドープ酸化亜鉛（ＧＺＯ）、あるいはインジウムチタン酸化物（ＩＴｉＯ）などであってもよい。この第１導電膜１７Ａは、例えばスパッタ法により形成可能である。
【００３９】
高抵抗層１７Ｂは、後述の修復工程後に形成され、例えば酸化ニオブ（ＮｂＯＸ）、あるいは酸化亜鉛などから構成されている。この高抵抗層１７Ｂの透過率は、波長４００〜７００ｎｍにおいて８０％以上（平均値）であり、電気抵抗率は、例えば１０４Ω・ｃｍ以上１０６Ω・ｃｍ以下である。高抵抗層１７Ｂの厚みは、例えば１ｎｍ以上２０００ｎｍ以下である。この高抵抗層１７Ｂの厚みは、逆方向バイアス印加後の第１導電膜１７Ａにおいて、異物付近の隙間を埋め、第２導電膜１７Ｃと第１導電膜１７Ａとの間でショートが発生しない程度の厚みに設定されることが望ましい。
【００４０】
第２導電膜１７Ｃは、第１導電膜１７Ａと同一の材料（例えばＩＺＯ）から構成されている。この第２導電膜１７Ｃの厚みは、特に限定されるものではないが、低抵抗化のためには第１導電膜１７Ａよりも大きな厚み、例えば１００ｎｍ以上２０００ｎｍ以下であることが望ましい。所望の抵抗値が得られるためである。
【００４１】
図５は、有機ＥＬ素子１０Ａの素子構造（異物Ｘ付近）を模式的に表したものである。このように、有機層１６などに異物Ｘが混入している場合、第１導電膜１７Ａは、異物Ｘの付近において、絶縁化（または吹き飛んで欠損）した部分（局所部分１７ａ１）を有する（第１導電膜１７Ａの一部が局所的に絶縁化または欠損している）。この局所部分１７ａ１は、後述の修復工程において逆方向バイアスを印加することにより形成されるものであり、第１電極１４および第１導電膜１７Ａ間の異物Ｘによるショートパスを電気的に切断する役割を有している。局所部分１７ａ１は、例えば第２電極１７の面内において、異物Ｘの存在箇所に対応した複数箇所に点在する。
【００４２】
保護膜１８は、例えば窒化シリコン、酸化シリコンまたは金属酸化物などからなる。尚、この保護膜１８と封止基板２０との間に、例えば熱硬化型樹脂または紫外線硬化型樹脂からなる接着層２１が形成されている。
【００４３】
封止基板２０は、透明な材料（例えばガラス）により構成されている。カラーフィルタ層１９は、封止基板２０の光入射側（素子側）および光出射側のどちらの面に設けられてもよいが、例えば光入射側の面に設けられている。カラーフィルタ１９Ｒ，１９Ｇ，１９Ｂ，１９Ｗはそれぞれ、有機ＥＬ素子１０Ａに対向して設けられている。カラーフィルタ１９Ｒ，１９Ｇ，１９Ｂは、赤色光，緑色光，青色光を選択的に透過するものである。カラーフィルタ１９Ｗは、例えば所望の白色度を得るためのものであり、色度あるいは輝度を調整するフィルタである。尚、カラーフィルタ１９Ｗについては、特に設けられていなくともよい。
【００４４】
［製造方法］
図６は、上記のような表示装置１の製造工程の流れを表したものである。このように、まず、駆動基板１０を形成する（ステップＳ１）。具体的には、基板１１上に、例えば低温ポリシリコンプロセスにより、上述したトラジスタＴｒ１，Ｔｒ２、キャパシタＣｓ等を含む画素駆動回路１４０を形成する。この後、平坦化層１３を基板１１の全面に成膜した後、パターニングすることによりコンタクトホール等を形成する。
【００４５】
この後、駆動基板１０の平坦化層１３上に、第１電極１４を形成する（ステップＳ２）。具体的には、例えば、平坦化層１３上に、上述した材料よりなる第１電極１４を、例えばスパッタ法により成膜した後、例えばフォトリソグラフィ法を用いたエッチングにより、パターニングする。
【００４６】
続いて、バンク１５を形成する（ステップＳ３）。具体的には、上述した絶縁材料を成膜した後、パターニングすることにより、第１電極１４に対向する領域に開口部を形成する。
【００４７】
この後、有機層１６を形成する（ステップＳ４）。具体的には、上述した材料等よりなる白色発光層を、例えば真空蒸着法により成膜する。このとき、正孔注入層、正孔輸送層、電子輸送層などを、真空一貫プロセスにより連続成膜してもよい。
【００４８】
次に、第２電極１７を形成する（ステップＳ５）。図７Ａ〜図７Ｃは、第２電極１７の形成工程の一部を模式的に示したものである。具体的には、まず、図７Ａに示したように、上述した材料等よりなる第１導電膜１７Ａを、例えばスパッタ法等により有機層１６上に形成する（ステップＳ５１）。
【００４９】
この後、図７Ｂに示したように、形成した第１導電膜１７Ａと第１電極１４との間に、逆方向バイアスを、例えば直流電圧−１Ｖ〜−６０Ｖの範囲で１秒以上、望ましくは直流電圧−４０Ｖで１５分、印加する。尚、逆方向バイアスは、直流電圧に限らず、交流電圧であってもよい。また、この逆方向バイアスの印加は、酸素雰囲気で行うようにしてもよい。これにより、第１導電膜１７Ａが絶縁化または吹き飛ばされて欠損し（局所部分１７ａ１が形成され）、異物Ｘによるショートパスを電気的に切断し、滅点となる箇所の修復（除去）を行うことができる（ステップＳ５２）。この後、図７Ｃに示したように、高抵抗層１７を、例えばスパッタ法等により、図７Ｂの有機層１６における異物Ｘ近傍の隙間を埋めるように成膜する。この際、高抵抗層１７の厚みは、第１透明導電膜１７Ａと、この後に形成される第２導電膜１７Ｃとが、電気的にショートしない程度の厚みに形成することが望ましい。
【００５０】
ここで、一例として、図８に、逆方向バイアスを印加後の素子の断面ＳＴＥＭ画像を示す。この例では、第１電極１４（アノード）上に、有機層１６、ＩＺＯよりなる透明導電膜１７Ａ（カソード）および保護膜１８（ＳｉＮ）が積層されている。尚、保護膜１８状には、断面ＳＴＥＭ解析用のタングステン層を形成した。保護膜１８のＳｉＮ膜内に異物Ｘが認められる。このような積層構造に対し、第１電極１４と第１導電膜１７Ａとの間に、逆方向バイアス（−４０Ｖ，１５分）を印加すると、異物Ｘ付近の約４μｍの範囲において、第１導電膜１７ＡのＩＺＯの粒子化が観察された。図９Ａに、図８の領域ａ１を、図９Ｂに図８の領域ａ２をそれぞれ拡大したものを示す。領域ａ１では、領域ａ２に比べ、ＩＺＯの厚みが増している。また、領域ａ２ではＩＺＯが層状に連なっているのに対し、領域ａ１では逆方向バイアスの印加によってＩＺＯが凝集して粒子状となり、これによって絶縁化したと推測される。
【００５１】
続いて、上述した材料および厚みよりなる第２導電膜１７Ｃを、例えばスパッタ法等により形成する（ステップＳ５３）。このようにして、第２電極１７を形成する。
【００５２】
次に、第２電極１７上に、例えばＣＶＤ（Chemical Vapor Deposition）法により保護膜１８を形成する（ステップＳ６）。最後に、カラーフィルタ層１９が形成された封止基板２０を貼り合わせる（ステップＳ７）。これにより、図３に示した表示装置１を完成する。
【００５３】
［作用，効果］
本実施の形態の表示装置１では、図１および図２に示したように、走査線駆動回路１３０から各画素のトランジスタＴｒ２のゲートに走査信号が供給されると共に、信号線駆動回路１２０からは画像信号が、トランジスタＴｒ２を介して保持容量Ｃｓに供給され、保持される。この保持容量Ｃｓに保持された信号に応じてトランジスタＴｒ１がオンオフ制御され、これによって、有機ＥＬ素子１０Ａに駆動電流（ドレイン電流Ｉds）が注入される。この駆動電流が、第１電極１４および第２電極１７を通じて有機層１６の発光層に注入されることにより、有機層１６では、正孔と電子との再結合により、発光が起こる。ここでは、各有機ＥＬ素子１０Ａの有機層１６から白色光が発生する。
【００５４】
各有機ＥＬ素子１０Ａから白色光が発生すると、この白色光は、第２電極１７、カラーフィルタ層１９（１９Ｒ，１９Ｇ，１９Ｂ，１９Ｗのいずれか）および封止基板２０を透過して、表示装置１の上方へ出射する。これにより、Ｒ，Ｇ，Ｂ，Ｗの各色光を発する有機ＥＬ素子１０Ａの組を１つのピクセルとした画像表示が行われる。
【００５５】
ここで、本実施の形態では、第２電極１７において、透明性を有する第１導電膜１７Ａが、絶縁化または欠損した局所部分（図５中の局所部分１７ａ１）を含む。この局所部分１７ａ１は、製造プロセスにおいて、逆方向バイアスを印加することによって形成され、局所部分１７ａ１により、異物に起因するショートパスが電気的に切断される。この第１導電膜１７Ａ上に、高抵抗層１７Ｂを介して第２導電膜１７Ｃが積層されることにより、第１導電膜１７Ａを厚膜化せずに第２電極１７を低抵抗化することができ、電圧降下を抑制し易い。
【００５６】
また、高抵抗層１７Ｂの介在により、次のようなメリットがある。ここで、仮に、図１０に示したように、逆方向バイアスを印加して滅点修復を行った後の透明導電膜１７Ａの上に、厚膜の透明導電膜１７Ｃを直に（隣接して）形成すると、再ショートが生じることがある。これに対し、本実施の形態のように第１導電膜１７Ａ上に高抵抗層１７Ｂを介して第２導電膜１７Ｃを形成することで、そのような再ショートの発生を抑制することができる。よって、第２電極１７を低抵抗化して電圧降下を抑制しつつ、異物に起因するショートパスを削減することができ、滅点による表示画質への影響を軽減することができる。
【００５７】
以上のように本実施の形態では、第２電極１７において、絶縁化または欠損した局所部分１７ａ１を含むと共に透明性を有する第１導電膜１７Ａの上に、高抵抗層１７Ｂを介して第２導電膜１７Ｃを設けるようにしたので、第２電極１７を低抵抗化しつつ、異物に起因するショートパスを削減することができる。また、高抵抗層１７Ｂの介在により、再ショートの発生を抑制できる。第２電極１７における電圧降下を抑制しつつ、滅点による表示画質への影響を軽減することができる。よって、表示画質の劣化を抑制することが可能となる。
【００５８】
次に、本開示の他の実施の形態および変形例について説明する。以下では、上記第１の実施の形態と同様の構成要素については、同一の符号を付し、適宜その説明を省略する。
【００５９】
＜第２の実施の形態＞
図１１は、本開示の第２の実施の形態の表示装置の要部構成を表したものである。本実施の形態では、第２電極１７において、第１導電膜１７Ａと有機層１６との間に、更に第３導電膜１７Ｄが形成されている点において、上記第１の実施の形態と異なっている。具体的には、本実施の形態の第２電極１７は、有機層１６の側から順に、第３導電膜１７Ｄ、第１導電膜１７Ａ、高抵抗層１７Ｂおよび第２導電膜１７Ｃを有している。
【００６０】
第３導電膜１７Ｄは、カソードとして機能すると共に、光学調整の目的で設けられている。この第３導電膜１７Ｄは、また、後述のレーザー照射による滅点修復の際にレーザー光を吸収する役割も持っている。第３導電膜１７Ｄは、例えばマグネシウム（Ｍｇ）と銀（Ａｇ）との合金（ＭｇＡｇ：マグネシウム銀）などの半透明性を有する導電膜から構成されている。この第３導電膜１７Ｄの厚みは、例えば１ｎｍ以上２０ｎｍ以下である。視野角特性を考慮すると、５ｎｍ以上１０ｎｍ以下であることが望ましい。
【００６１】
図１２は、本実施の形態の表示装置の製造方法の流れを表したものである。本実施の形態の表示装置の製造方法では、第２電極１７の形成工程（ステップＳ８）における積層構造の形成手順と、封止基板２０の接着後において再度の滅点修復（滅点リペア）を行う点において、上記第１の実施の形態と異なっている。駆動基板１０の形成から有機層１６の形成までの工程（ステップＳ１〜Ｓ４）と、保護膜１８の形成（ステップＳ６）と、封止基板２０の接着（ステップＳ７）とについては、上記第１の実施の形態と同様である。
【００６２】
本実施の形態では、第２電極１７を次のようにして形成する（ステップＳ８）。具体的には、まず、上述した材料等よりなる第３導電膜１７Ｄを、例えば蒸着法またはスパッタ法により成膜する（ステップＳ８１）。この後、上述した材料等よりなる第１導電膜１７Ａを、上記第１の実施の形態と同様にして形成する（ステップＳ８２）。続いて、上記第１の実施の形態と同様にして、第１導電膜１７Ａと第１電極１４との間に、逆方向バイアスを印加する。これにより、第１導電膜１７Ａが絶縁化または吹き飛ばされて欠損し、異物Ｘによるショートパスを電気的に切断し、滅点となる箇所の修復（除去）を行うことができる（ステップＳ８３）。この後、高抵抗層１７を、上記第１の実施の形態と同様にして成膜する（ステップＳ８４）。高抵抗層１７の上に、第２導電膜１７Ｃを上記第１の実施の形態と同様にして形成する（ステップＳ８５）。このようにして、第２電極１７を形成する。
【００６３】
また、封止基板２０の接着後において、レーザー光を照射することにより、再度の滅点修復（滅点リペア）を行う（ステップＳ９）。具体的には、例えば波長１０６４ｎｍのＹＡＧレーザー等を用いて、異物周辺のショート箇所（第３導電膜１７Ｄのみ、あるいは第３導電膜１７Ｄと第１導電膜１７Ａとの両方）を吹き飛ばす。これにより、異物によるショートパスを電気的に切断する。尚、ここでは、封止後にレーザー照射による滅点修復を行ったが、この２回目の滅点修復は、保護膜１８の形成後、封止基板２０の接着前に行うようにしてもよい。
【００６４】
本実施の形態では、第１導電膜１７Ａにおいて逆方向バイアスの印加により滅点修復がなされた後、高抵抗層１７Ｂを介して第２導電膜１７Ｃが形成されることで、上記第１の実施の形態と同等の効果を得ることができる。加えて、第２電極１７において、有機層１６と第１導電膜１７Ａとの間に第３導電膜１７Ｄを設けることにより、光学調整が可能となると共に、２回の滅点修復を行うことができる。これにより、１回目の修復（逆方向バイアス印加による滅点修復）において異物付近の絶縁化が不十分な箇所があった場合にも、そのような箇所を２回目の修復において修復することができ、より確実に滅点箇所を修復することができる。
【００６５】
＜第３の実施の形態＞
図１３は、本開示の第３の実施の形態の表示装置の要部構成を表したものである。本実施の形態では、第２電極１７において、高抵抗層１７Ｂがパターニングされ、高抵抗層１７Ｂが選択的に除去された部分（部分Ｓ１（第１部分））を有している点において、上記第１の実施の形態と異なっている。具体的には、本実施の形態の高抵抗層１７Ｂは、例えば画素開口Ｈ１（バンク１５の開口部分）を除いた（画素間の）少なくとも一部において、選択的に除去されている（高抵抗層１７Ｂが形成されていない部分Ｓ１を有する）。一例としては、図１４Ａおよび図１４Ｂに示したように、画素開口Ｈ１の行方向または列方向に沿ったストタイプ状の部分Ｓ１において、高抵抗層１７Ｂが選択的に除去されている。このような高抵抗層１７Ｂは、例えば成膜の際に、所定のマスクを用いることで形成することができる。
【００６６】
本実施の形態では、第１導電膜１７Ａ、高抵抗層１７Ｂおよび第２導電膜１７Ｃの積層構造により、上記第１の実施の形態と同等の効果を得ることができる。また、高抵抗層１７Ｂが選択的に除去された部分Ｓ１を有することにより、この部分Ｓ１において、第１導電膜１７Ａと第２導電膜１７Ｃとを、電気的に接続することができる。これにより、第２電極１７における電圧降下をより効果的に抑制することができる。
【００６７】
＜第４の実施の形態＞
図１５は、本開示の第４の実施の形態の表示装置の要部構成を表したものである。本実施の形態では、第２電極１７が、第３導電膜１７Ｄと第１導電膜１７Ａとの積層膜により構成されている点において、上記第１の実施の形態と異なっている。具体的には、本実施の形態の第２電極１７は、有機層１６の側から順に、第３導電膜１７Ｄおよび第１導電膜１７Ａがこの順に積層され、第１導電膜１７Ａの上に保護膜１８が形成されている。
【００６８】
図１６は、本実施の形態の表示装置の製造方法（第２電極１７の形成方法）の流れを表したものである。尚、第２電極１７の形成前の工程（ステップＳ１〜Ｓ４）と、第２電極１７の形成後の工程（ステップＳ６，Ｓ７）とについては、上記第１の実施の形態と同様である。また、封止基板２０の接着後、上記第２の実施の形態と同様にして、レーザー照射による滅点修復工程（ステップＳ９）を行う。但し、本実施の形態では、第２電極１７を、次のようにして形成する。
【００６９】
即ち、まず、上述した材料等よりなる第３導電膜１７Ｄを、上記第２の実施の形態と同様にして形成する（ステップＳ１０）。続いて、第１導電膜１７Ａを、上記第１の実施の形態と同様にして形成する（ステップＳ１１）。この後、第１導電膜１７Ａと、第１電極１４との間に、逆方向バイアスを、上記第１の実施の形態と同様の条件を用いて印加する（ステップＳ１２）。これにより、異物によるショートパスを電気的に切断し、滅点となる箇所の修復を行う。このようにして第２電極１７を形成する。
【００７０】
図１７および図１８は、本実施の形態の第２電極１７の形成方法の他の例を表したものである。上記図１６の例では、第３導電膜１７Ｄおよび第１導電膜１７Ａの形成後において、第１電極１４と第１導電膜１７Ａとの間に逆方向バイアスを印加したが、逆方向バイアスの印加タイミングはこれに限定されるものではない。例えば、図１７に示したように、第３導電膜１７Ｄの形成し（ステップＳ１３）、この後、第１電極１４と第３導電膜１７Ｄとの間に逆方向バイアスを印加する（ステップＳ１４）。印加電圧および印加時間などは、上記第１の実施の形態における逆方向バイアス印加の条件と同様である。これにより、異物によるショートパスを電気的に切断し、滅点となる箇所の除去を行うことができる。この後、第３導電膜１７Ｄの上に、例えばスパッタ法等により、第１導電膜１７Ａを形成する（ステップＳ１５）。このようにして、第２電極１７を形成することができる。
【００７１】
また、図１８に示したように、更に第２電極１７の形成後に、逆方向バイアスを印加してもよい。この場合、第３導電膜１７Ｄを形成し（ステップＳ１６）、この後、第１電極１４と第３導電膜１７Ｄとの間に逆方向バイアスを印加する（ステップＳ１７）。続いて、第１導電膜１７Ａを形成し（ステップＳ１８）、形成した第１導電膜１７Ａと第１電極１４との間に、再び逆方向バイアスを印加する（ステップＳ１９）。印加電圧および印加時間などは、上記第１の実施の形態における逆方向バイアスの印加条件と同様である。これにより、異物によるショートパスを電気的に切断し、滅点となる箇所の除去を行うことができる。なお、この例では、後の封止後のレーザー照射による修復工程も合わせると、計３回の修復工程を行うこととなる。このように、滅点修復のタイミングは特に限定されず、また、１回または複数回にわたって行うことができる。
【００７２】
このように本実施の形態では、第３導電膜１７Ｄ上に第１導電膜１７Ａが形成されることで、第１導電膜１７Ａを単層で用いる場合よりも、第２電極１７を低抵抗化し易く、電圧降下抑制に有利である。また、封止後にレーザー照射による滅点修復を行うことで、１回の滅点修復（逆方向バイアスの印加による滅点修復）によって絶縁化が不十分な箇所が生じた場合にも、そのような箇所を２回目の滅点修復において除去することができる。
【００７３】
＜第５の実施の形態＞
図１９は、本開示の第５の実施の形態の表示装置の要部構成を表したものである。本実施の形態では、第２電極１７が、第３導電膜１７Ｄと、第１導電膜１７Ａと、配線層１７Ｅとの積層膜により構成されている点において、上記第１の実施の形態と異なっている。具体的には、本実施の形態の第２電極１７は、有機層１６の側から順に、第３導電膜１７Ｄ、第１導電膜１７Ａおよび配線層１７Ｅがこの順に積層され、配線層１７Ｅの上に保護膜１８が形成されている。
【００７４】
本実施の形態の第２電極１７では、第１導電膜１７Ａ上に配線層１７Ｅがパターン形成されている。具体的には、配線層１７Ｅは、例えば画素開口Ｈ１（バンク１５の開口部分）を除いた（画素間の）選択的な領域に延在して形成されている。一例としては、図２０Ａに示したように、平面視的に、画素開口Ｈ１の行方向または列方向に沿ったストタイプ状に形成されるか、あるいは図２０Ｂに示したように、格子状（マトリクス状）に形成されている。
【００７５】
図２１は、本実施の形態の表示装置の製造方法（第２電極１７の形成方法）の流れを表したものである。尚、第２電極１７の形成前の工程（ステップＳ１〜Ｓ４）と、第２電極１７の形成後の工程（ステップＳ６，Ｓ７）とについては、上記第１の実施の形態と同様である。また、封止基板２０の接着後、上記第２の実施の形態と同様にして、レーザー照射による滅点修復工程（ステップＳ９）を行う。但し、本実施の形態では、第２電極１７を、次のようにして形成する。
【００７６】
即ち、まず、上述した材料等よりなる第３導電膜１７Ｄを、上記第２の実施の形態と同様にして形成する（ステップＳ２０）。続いて、第１導電膜１７Ａを、上記第１の実施の形態と同様にして形成する（ステップＳ２１）。この後、第１導電膜１７Ａと、第１電極１４との間に、逆方向バイアスを、上記第１の実施の形態と同様の条件を用いて印加する（ステップＳ２２）。これにより、異物によるショートパスを電気的に切断し、滅点となる箇所の修復を行う。
【００７７】
続いて、第１導電膜１７Ａ上に、平面視的に例えばストライプ状またはマトリクス状となるように配線層１７Ｅを形成する。このような配線層１７Ｅは、例えば高精細マスクを用いて、モリブデン（Ｍｏ）またはＩＺＯ等を、例えばスパッタ法により形成する。あるいは、高精細マスクを用いて、アルミニウム（Ａｌ）または銀等を、例えば蒸着法で形成してもよい。また、例えば銀，アルミニウム，錫（Ｓｎ），亜鉛（Ｚｎ），銅（Ｃｕ）および金（Ａｕ）のうちのいずれかを含む低ナノインク導電性材料を、印刷法（例えば、反転印刷、オフセット印刷、スプレーコート、インクジェット印刷、ストライプコートあるいはスクリーン印刷等）により、形成することもできる。
【００７８】
本実施の形態では、第１導電膜１７Ａ上に、配線層１７Ｅが形成されることにより、第１導電膜１７Ａを厚膜化せずに第２電極１７を低抵抗化することができ、電圧降下を抑制し易い。よって、第２電極１７における電圧降下を抑制しつつ、異物に起因するショートパスを削減することができ、上記第１および第２の実施の形態とほぼ同等の効果を得ることができる。
【００７９】
＜第６の実施の形態＞
図２２は、本開示の第６の実施の形態の表示装置の要部構成を表したものである。本実施の形態では、第２電極１７が、第１導電膜１７Ａと配線層１７Ｅとの積層膜により構成されている点において、上記第１の実施の形態と異なっている。具体的には、本実施の形態の第２電極１７は、有機層１６の側から順に、第１導電膜１７Ａおよび配線層１７Ｅがこの順に積層され、配線層１７Ｅの上に保護膜１８が形成されている。配線層１７Ｅの構成材料および平面レイアウトなどは、上記第５の実施の形態で説明したものと同様である。
【００８０】
図２３は、本実施の形態の表示装置の製造方法（第２電極１７の形成方法）の流れを表したものである。尚、第２電極１７の形成前の工程（ステップＳ１〜Ｓ４）と、第２電極１７の形成後の工程（ステップＳ６，Ｓ７）とについては、上記第１の実施の形態と同様である。また、封止基板２０の接着後、上記第２の実施の形態と同様にして、レーザー照射による滅点修復工程（ステップＳ９）を行う。但し、本実施の形態では、第２電極１７を、次のようにして形成する。
【００８１】
即ち、まず、上述した材料等よりなる第１導電膜１７Ａを、上記第１の実施の形態と同様にして形成する（ステップＳ２４）。この後、第１導電膜１７Ａと、第１電極１４との間に、逆方向バイアスを、上記第１の実施の形態と同様の条件を用いて印加する（ステップＳ２５）。これにより、異物によるショートパスを電気的に切断し、滅点となる箇所の修復を行う。続いて、上記第５の実施の形態と同様にして、第１導電膜１７Ａ上に、配線層１７Ｅを形成する。
【００８２】
本実施の形態においても、第１導電膜１７Ａ上に配線層１７Ｅが形成されることで、第１導電膜１７Ａを厚膜化することなく、第２電極１７を低抵抗化することができる。よって、上記第１の実施の形態とほぼ同等の効果を得ることができる。
【００８３】
＜変形例＞  尚、本開示の表示装置における第２電極は、上記の各実施の形態で挙げた第２電極１７の積層構造の他にも様々な構造を取り得る。例えば、上述した、第１導電膜１７Ａ、高抵抗層１７Ｂ、第２導電膜１７Ｃ、第３導電膜１７Ｄおよび配線層１７Ｅのうちの少なくとも第１導電膜１７Ａを有する積層構造であればよい。但し、上記第１および第２の実施の形態のように高抵抗層１７Ｂを用いた構造であることが望ましい。高抵抗層１７Ｂを用いた構成としては、上記の他にも、図２４Ａ〜図２４Ｃに示したような構成とすることができる。具体的には、図２４Ａの例では、第２電極１７が、有機層１６の側から順に、第１導電膜１７Ａと、高抵抗層１７Ｂと、配線層１７Ｅと有している。また、図２４Ｂの例では、第２電極１７が、有機層１６の側から順に、第１導電膜１７Ａと、高抵抗層１７Ｂと、配線層１７Ｅと、第２導電膜１７Ｃとを有している。更に、図２４Ｃの例では、第２電極１７が、有機層１６の側から順に、第３導電膜１７Ｄと、第１導電膜１７Ａと、高抵抗層１７Ｂと、配線層１７Ｅとを有している。また、図２４Ｃの例において、更に配線層１７Ｅの上に第２導電膜１７Ｂが形成されてもよい。
【００８４】
＜適用例＞
上記実施の形態および変形例において説明した表示装置は、外部から入力された映像信号あるいは内部で生成した映像信号を、映像として表示するあらゆる分野の電子機器に用いることができる。以下にその一例を示す。
【００８５】
図２５Ａおよび図２５Ｂは、スマートフォン２２０の外観を表したものである。このスマートフォン２２０は、例えば、表側に表示部２２１および操作部２２２を有し、裏側にカメラ２２３を有しており、表示部２２１に上記実施の形態の表示装置が搭載されている。
【００８６】
図２６は、タブレット型パーソナルコンピュータ２４０の外観を表したものである。このタブレット型パーソナルコンピュータ２４０は、例えば、タッチパネル部２４１および筐体２４２を有しており、タッチパネル部２４１に上記実施の形態の表示装置が搭載されている。
【００８７】
図２７は、テレビジョン装置２５０の外観を表したものである。このテレビジョン装置２５０は、例えば、本体部２５１とスタンド２５２とを有している。本体部２５１に、上記実施の形態の表示装置が搭載されている。
【００８８】
図２８Ａおよび図２８Ｂは、携帯電話機２９０の外観を表したものである。この携帯電話機２９０は、例えば、上側筐体２９１と下側筐体２９２とを連結部（ヒンジ部）２９３で連結したものであり、ディスプレイ２９４，サブディスプレイ２９５，ピクチャーライト２９６およびカメラ２９７を有している。ディスプレイ２９４またはサブディスプレイ２９５に、上記実施の形態の表示装置が搭載されている。
【００８９】
図２９Ａおよび図２９Ｂは、デジタル一眼レフカメラ４１０の外観を表したものである。このデジタル一眼レフカメラ４１０は、例えば本体部４１１，レンズ４１２，グリップ４１３，表示部４１４およびビューファインダ４１５などを有している。表示部４１４またはビューファインダ４１５に、上記実施の形態の表示装置が搭載されている。
【００９０】
図３０は、ヘッドマウントディスプレイ４２０の外観を表したものである。ヘッドマウントディスプレイ４２０は、例えば眼鏡型の表示部４２１および支持部４２２を有している。表示部４２１に、上記実施の形態の表示装置が搭載されている。
【００９１】
図３１Ａおよび図３１Ｂは、デジタルスチルカメラ５２０の外観を表したものである。このデジタルスチルカメラ５２０は、例えば、フラッシュ用の発光部５２１、表示部５２２、メニュースイッチ５２３およびシャッターボタン５２４を有している。表示部５２２に、上記実施の形態の表示装置が搭載されている。
【００９２】
図３２は、ノート型パーソナルコンピュータ５３０の外観を表したものである。このノート型パーソナルコンピュータ５３０は、例えば、本体５３１，文字等の入力操作のためのキーボード５３２および画像を表示する表示部５３３を有している。表示部５３３に、上記実施の形態の表示装置が搭載されている。
【００９３】
図３３は、ビデオカメラ５４０の外観を表したものである。このビデオカメラ５４０は、例えば、本体部５４１，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ５４２，撮影時のスタート／ストップスイッチ５４３および表示部５４４を有している。表示部５４４に、上記実施の形態の表示装置が搭載されている。
【００９４】
以上、実施の形態および変形例を挙げて説明したが、本開示は上記実施の形態等に限定されるものではなく、種々変形が可能である。例えば、修復動作時には、滅点対象となる選択的な領域にのみ逆バイアス電圧を印加してもよいし、これに限らず、滅点部分を含む広い範囲の領域に逆バイアス電圧を印加してもよい。後者の手法によれば、修復動作に要する時間を短縮でき、量産化に有利である。尚、正常部分にも逆バイアス電圧が印加されることになるが、印加条件を適切に制御することにより、修復率の改善効果だけを享受することができる。
【００９５】
また、上記実施の形態等では、第２電極１７が２層または３層の構造である場合を例示したが、更に他の膜を含む４層以上の多層膜であってもよい。
【００９６】
更に、上記実施の形態等に記載した各層の材料および厚みは列挙したものに限定されるものではなく、他の材料および厚みとしてもよい。また、表示装置では、上述した全ての層を備えている必要はなく、あるいは上述した各層に加えて更に他の層を備えていてもよい。また、上記実施の形態等において説明した効果は一例であり、他の効果であってもよいし、更に他の効果を含んでいてもよい。
【００９７】
尚、本開示は以下のような構成であってもよい。
（１）
基板上に、第１電極と、発光層を含む有機層と、第２電極とをこの順に備え、
前記第２電極は、前記有機層の側から順に、
絶縁化または欠損した局所部分を含むと共に透明性を有する第１導電膜と、
前記第１導電膜よりも電気抵抗の高い高抵抗層と、
前記高抵抗層上に形成された第２導電膜と
を有する
表示装置。
（２）
前記第２導電膜は、前記第１導電膜よりも厚みが大きい透明導電膜を含む
上記（１）に記載の表示装置。
（３）
前記第２電極は、前記有機層と前記第１導電膜との間に、半透明性を有する第３導電膜を有する
上記（１）または（２）に記載の表示装置。
（４）
２次元配置された複数の画素を備え、
前記高抵抗層では、前記画素間の領域のうちの少なくとも一部に相当する第１部分が選択的に除去されており、
前記第１部分を通じて前記第１導電膜と前記第２導電膜とが電気的に接続されている
上記（１）〜（３）のいずれかに記載の表示装置。
（５）
前記高抵抗層の電気抵抗率は、１．０×１０４Ω・ｃｍ以上１．０×１０６Ω・ｃｍ以下である
上記（１）〜（４）のいずれかに記載の表示装置。
（６）
前記第１導電膜の厚みは、１ｎｍ以上１００ｎｍ以下である
上記（１）〜（５）のいずれかに記載の表示装置。
（７）
前記第２導電膜の厚みは、１００ｎｍ以上２０００ｎｍ以下である
上記（２）に記載の表示装置。
（８）
前記第３導電膜の厚みは、１ｎｍ以上２０ｎｍ以下である
上記（３）に記載の表示装置。
（９）
２次元配置された複数の画素を備え、
前記第２導電膜は、前記画素間の領域に延在して形成されると共に、平面視的にストライプ状または格子状を成す配線層を含む
上記（２）または（７）のいずれかに記載の表示装置。
（１０）
前記第２電極上に保護膜を更に備えた
上記（２），（７）または（９）に記載の表示装置。
（１１）
基板上に、第１電極と、発光層を含む有機層と、第２電極とをこの順に形成し、
前記第２電極を形成する際に、
透明性を有する第１導電膜を形成した後、前記第１電極と前記第１導電膜との間に逆方向バイアスを印加することにより滅点箇所を修復し、
前記滅点箇所を修復後の第１導電膜上に、前記第１導電膜よりも電気抵抗の高い高抵抗層を形成し、
前記高抵抗層上に第２導電膜を形成する
表示装置の製造方法。
（１２）
前記第２導電膜は、前記第１導電膜よりも厚みが大きい透明導電膜を含む
上記（１１）に記載の表示装置の製造方法。
（１３）
前記第２電極を形成する際に、前記第１導電膜を形成するよりも前に、半透明性を有する第３導電膜を形成し、
前記第２電極の形成後において、前記第２電極上に保護膜を形成した後、レーザー光を照射することにより滅点箇所を修復する
上記（１１）または（１２）に記載の表示装置の製造方法。
（１４）
２次元配置された複数の画素を備え、
前記第２導電膜は、前記画素間の領域に延在して形成されると共に、平面視的にストライプ状または格子状を成す配線層を含む
上記（１１）〜（１３）のいずれかに記載の表示装置の製造方法。
（１５）
基板上に、第１電極と、発光層を含む有機層と、第２電極とをこの順に備え、
前記第２電極は、前記有機層の側から順に、
絶縁化または欠損した局所部分を含むと共に透明性を有する第１導電膜と、
前記第１導電膜上に設けられた配線層と
を有する
表示装置。
（１６）
２次元配置された複数の画素を備え、
前記配線層は、前記画素間の領域に延在して形成されると共に、平面視的にストライプ状または格子状を成す
上記（１５）に記載の表示装置。
（１７）
前記第２電極は、前記有機層と前記第１導電膜との間に、半透明性を有する第３導電膜を有する
上記（１５）または（１６）に記載の表示装置。
（１８）
基板上に、第１電極と、発光層を含む有機層と、第２電極とをこの順に形成し、
前記第２電極を形成する際に、
透明性を有する第１導電膜を形成した後、前記第１電極と前記第１導電膜との間に逆方向バイアスを印加することにより滅点箇所を修復し、
前記滅点箇所を修復後に、配線層を形成する
表示装置の製造方法。
（１９）
前記第２電極を形成する際に、前記第１導電膜を形成するよりも前に、半透明性を有する第３導電膜を形成し、
前記第２電極の形成後において、前記第２電極上に保護膜を形成した後、レーザー光を照射することにより滅点箇所を修復する
上記（１８）に記載の表示装置の製造方法。
（２０）
基板上に、第１電極と、発光層を含む有機層と、第２電極とをこの順に形成し、
前記第２電極を形成する際に、
半透明性を有する第３導電膜を形成した後、透明性を有する第１導電膜を形成し、
前記第１導電膜を形成する前後のうちの一方または両方において、前記第１電極と、前記第３導電膜または前記第１導電膜との間に逆方向バイアスを印加することにより滅点箇所を修復し、
前記第２電極を形成後において、前記第２電極上に保護膜を形成した後、レーザー光を照射することにより滅点箇所を修復する
表示装置の製造方法。
【００９８】
本出願は、日本国特許庁において２０１４年１１月２７日に出願された日本特許出願番号第２０１４−２４０１０７号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
【００９９】
当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。
【図１】
2016084408.tif 000003
【図２】
2016084408.tif 000004
【図３】
2016084408.tif 000005
【図４】
2016084408.tif 000006
【図５】
2016084408.tif 000007
【図６】
2016084408.tif 000008
【図７Ａ】
2016084408.tif 000009
【図７Ｂ】
2016084408.tif 000010
【図７Ｃ】
2016084408.tif 000011
【図８】
2016084408.tif 000012
【図９Ａ】
2016084408.tif 000013
【図９Ｂ】
2016084408.tif 000014
【図１０】
2016084408.tif 000015
【図１１】
2016084408.tif 000016
【図１２】
2016084408.tif 000017
【図１３】
2016084408.tif 000018
【図１４Ａ】
2016084408.tif 000019
【図１４Ｂ】
2016084408.tif 000020
【図１５】
2016084408.tif 000021
【図１６】
2016084408.tif 000022
【図１７】
2016084408.tif 000023
【図１８】
2016084408.tif 000024
【図１９】
2016084408.tif 000025
【図２０Ａ】
2016084408.tif 000026
【図２０Ｂ】
2016084408.tif 000027
【図２１】
2016084408.tif 000028
【図２２】
2016084408.tif 000029
【図２３】
2016084408.tif 000030
【図２４Ａ】
2016084408.tif 000031
【図２４Ｂ】
2016084408.tif 000032
【図２４Ｃ】
2016084408.tif 000033
【図２５Ａ】
2016084408.tif 000034
【図２５Ｂ】
2016084408.tif 000035
【図２６】
2016084408.tif 000036
【図２７】
2016084408.tif 000037
【図２８Ａ】
2016084408.tif 000038
【図２８Ｂ】
2016084408.tif 000039
【図２９Ａ】
2016084408.tif 000040
【図２９Ｂ】
2016084408.tif 000041
【図３０】
2016084408.tif 000042
【図３１Ａ】
2016084408.tif 000043
【図３１Ｂ】
2016084408.tif 000044
【図３２】
2016084408.tif 000045
【図３３】
2016084408.tif 000046
【国際調査報告】
2016084408.tif 000047
2016084408.tif 000048
2016084408.tif 000049
2016084408.tif 000050