(57)【要約】誤りの処理がそれぞれに異なる複数のデータ種が混在した多重化データ列の通信の場合にも、データ種ごとに好適な誤りの処理を行なうことを可能とする多重化通信システムを提供する。送信側の送信データ合成処理部２０１は、複数のデータの各々にデータ転送レート及びデータ処理時間に応じた誤り検出の設定処理を行なった上で、これらのデータを多重化部２１９で多重化して送信する。受信側の受信データ分離処理部は、個々のデータに分離したデータに対し送信データ合成処理部２０１による設定処理に応じた誤りの検出・訂正処理を行なう。また、多重化処理を行う送信データ合成処理部２０１を備えるＦＰＧＡに他の処理（Ｉ／Ｏ制御処理など）を兼用させる構成とした。
2015052843.tif 000002
【特許請求の範囲】
【請求項１】
規定のデータ転送レート及び要求されるデータ処理時間が互いに異なる複数のデータ種に属する複数のデータを多重化して有線通信により通信を行なう多重化通信システムであって、
送信側において、
前記複数のデータの各々について、前記データ転送レート及び前記データ処理時間に応じた誤り検出のための設定処理を行なう誤り設定手段と、
前記誤り設定手段により前記誤り検出のための設定処理が行われた前記複数のデータを多重化データ列に多重化する多重化手段とを備え、
受信側において、
前記多重化データ列から前記複数のデータを復元する復元手段と、
復元された前記複数のデータの各々に対して、前記誤り設定手段による設定処理に応じた誤りの検出処理、又は誤りの検出・訂正処理を行なう誤り確認手段とを備え、
前記送信側又は前記受信側の少なくとも一方に、
Ｉ／Ｏ制御処理、センサ情報取込処理、通信プロトコル変換処理、撮像素子の出力を取り込む画像入力処理、制御用ネットワークのスレーブの通信処理のうち少なくとも１つの処理を行い、且つ、前記多重化手段又前記復元手段の少なくとも一方の機能を兼用する処理回路を備えることを特徴とする多重化通信システム。
【請求項２】
前記複数のデータは、センサ素子から出力される検出信号及び電磁モータの変位を検出するエンコーダから出力されるエンコーダ信号を含むことを特徴とする請求項１に記載の多重化通信システム。
【請求項３】
前記受信側において、
前記エンコーダ信号に応じて前記電磁モータを駆動制御する駆動制御部に対し、前記駆動制御部を起動する起動タイミングを通知する通知手段を備え、
前記通知手段は、前記多重化手段と前記復元手段との前記有線通信を介した通信回線を確立する状態、又は前記多重化手段と前記復元手段の起動を起点として遅延時間を設定した起動遅延時間が経過する状態、の少なくとも一方の状態の検出に基づいて前記駆動制御部に前記起動タイミングを通知することを特徴とする請求項２に記載の多重化通信システム。
【請求項４】
前記エンコーダは、前記データ転送レートで前記エンコーダ信号を同期式通信で出力するものであり、
前記受信側において、
前記復元手段が前記多重化データ列から復元した前記エンコーダ信号を、前記有線通信のデータ転送レートと前記同期式通信のデータ出力間隔時間に応じて予め設定されたデータ量だけ蓄積した後に、蓄積した前記エンコーダ信号を前記同期式通信で前記駆動制御部に出力するバッファ部を備えることを特徴とする請求項３に記載の多重化通信システム。
【請求項５】
前記エンコーダは、前記データ転送レートで前記エンコーダ信号を半２重通信で出力するものであり、
前記受信側及び前記送信側において、
前記半２重通信の送信及び受信の切り替えを処理する送受信切替手段を備え、
前記送受信切替手段は、前記半２重通信により伝送されるデータの先頭ビットの立ち上がり、又は立ち下がりで送信の開始を検出して切り替えを処理し、予め設定された終了フラグを検出した回数で送信の終了を検出して切り替えを処理することを特徴とする請求項２乃至請求項４のいずれかに記載の多重化通信システム。
【請求項６】
前記駆動制御部と前記エンコーダとは互いの通信プロトコルが異なるものであり、
前記処理回路は、前記通信プロトコル変換処理として、前記エンコーダが自身の前記通信プロトコルの形式で出力する前記エンコーダ信号を、前記駆動制御部の前記通信プロトコルの形式に変換することを特徴とする請求項３乃至請求項４のいずれかに記載の多重化通信システム。
【請求項７】
前記有線通信は、光ファイバーケーブル及びＬＡＮケーブルの少なくとも一方の通信媒体を介して前記多重化データ列を伝送する通信であることを特徴とする請求項１乃至請求項６のいずれかに記載の多重化通信システム。
【請求項８】
前記受信側において、
前記多重化データ列から復元された前記複数のデータのうち、少なくとも一つの出力データを外部装置に出力する外部出力端子と、
前記外部出力端子の出力を前記出力データと他のデータとに切り替える切替手段と、を備え、
前記切替手段は、前記他のデータとして、前記多重化手段と前記復元手段との前記有線通信を介した通信回線の確立信号又はエラー信号の少なくとも一方の信号を前記外部出力端子から前記外部装置に出力するように切り替えることを特徴とする請求項１乃至請求項７のいずれかに記載の多重化通信システム。
【請求項９】
前記送信側において、
対象物の高さを測定する高さセンサの出力を増幅する増幅部を有し、
前記多重化手段を有する多重化装置内に前記増幅部を内蔵することを特徴とする請求項１乃至請求項８のいずれかに記載の多重化通信システム。
【請求項１０】
前記処理回路は、コンフィグレーション情報に基づいて回路が構築されるプログラマブル論理デバイスであり、前記撮像素子を備える撮像装置のデジタルインターフェース又は前記撮像素子の出力を処理する画像ボードのデジタルインターフェースであって、前記撮像素子の出力を前記デジタルインターフェースの通信プロトコルのデータ形式で入力又は出力するＩＰコアを備えることを特徴とする請求項１乃至請求項９のいずれかに記載の多重化通信システム。
【請求項１１】
前記多重化データ列は、複数の前記エンコーダ信号の各々に対応して複数のビット位置に前記エンコーダ信号がビット割り当てされるものであり、
前記送信側において、
前記エンコーダ信号の入力数に比べてビット割り当てした前記ビット位置のビット幅が大きい場合に、複数の前記ビット位置のうち、前記エンコーダ信号の入力がないものに対応する前記ビット位置のビット値を非処理対象に設定するフレーム設定手段を備えることを特徴とする請求項２乃至請求項１０のいずれかに記載の多重化通信システム。
【請求項１２】
前記電磁モータ及び前記エンコーダを有する可動部が着脱可能に接続されるものであり、
前記フレーム設定手段は、当該多重化通信システムに接続される前記可動部が有する前記エンコーダから入力される前記エンコーダ信号の入力数に応じて余剰の前記ビット位置のビット値を非処理対象に設定することを特徴とする請求項１１に記載の多重化通信システム。
【請求項１３】
可動部によりワークを保持して装着作業を実施する対基板作業機であって、
前記装着作業に拘わるデータの伝送を請求項１乃至請求項１２のいずれかに記載の多重化通信システムにより伝送することを特徴とする対基板作業機。
【請求項１４】
前記可動部は、電磁モータ及び前記電磁モータの変位を検出するエンコーダを有し、
前記エンコーダから出力され前記多重化通信システムの有線通信により伝送されるエンコーダ信号を受信して前記電磁モータを駆動制御する駆動制御部を固定部に備えることを特徴とする請求項１３に記載の対基板作業機。
【請求項１５】
前記駆動制御部から前記可動部の前記電磁モータに供給する電源を、前記多重化通信システムの有線通信とは別に設けられた電源線により供給することを特徴とする請求項１４に記載の対基板作業機。
【請求項１６】
前記可動部を前記固定部に対して第１方向に移動させる第１移動機構と、
前記可動部及び前記第１移動機構を前記第１方向に直交する第２方向に移動させるに第２移動機構と、を備え、
前記多重化通信システムは、前記可動部及び前記第１移動機構に拘わるデータのみを伝送することを特徴とする請求項１４又は請求項１５のいずれかに記載の対基板作業機。
【請求項１７】
前記複数のデータは、デジタルインターフェースの通信プロトコルが異なる複数の撮像装置が出力する画像データを含み、
送信側において、
前記多重化手段は、前記通信プロトコルが異なる複数の撮像装置が出力した画像データを共通の前記多重化データ列に多重化し、
受信側において、
前記多重化データ列から復元された前記画像データが、前記デジタルインターフェースとは異なる通信プロトコルでデータ転送する共通の内部バスを介して出力されることを特徴とする請求項１に記載の多重化通信システム。
【請求項１８】
可動部によりワークを保持して装着作業を実施する対基板作業機であって、
前記多重化手段が前記可動部に設けられ、前記装着作業に拘わるデータの伝送を請求項１７に記載の多重化通信システムにより伝送することを特徴とする対基板作業機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多重化通信システム及びその多重化通信システムにより装着作業に拘わるデータを伝送する対基板作業機に関するものである。
【背景技術】
【０００２】
従来、データ転送に係る技術が開示されている。例えば、一連のデータをブロックに分割し、各ブロックについての誤り訂正の必要度に応じてブロック毎に誤り訂正のビット数を加減する技術が開示されている（特許文献１など）。また、ネットワークを介して符号化された映像コンテンツに関して、受信部において訂正パケットをデータ容量が少ない順に選択して受信し、復元不可能な損失したパケットの量が所定量より少ない場合には、その際に用いた訂正パケットに基づき損失したパケットを復元する技術が開示されている（特許文献２など）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１０−１７８４１９号公報
【特許文献２】特開２０１０−１６１５５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記特許文献１に例示される背景技術は、入力される一連のデータはブロック毎に分割され、分割されたブロック毎に誤り訂正規則が特定されるものである。例えば、必要とされる誤り訂正規則がそれぞれ異なる２種類のデータが交互に転送されてくる一連の入力データにおいて、データ種類ごとにブロックに分割することにより各々のブロックごとに必要となる誤り訂正規則を適合させるとするものである。【０００５】
また、上記特許文献２に例示される背景技術は、受信した映像コンテンツの再生の際のパケットロストを低減するためのものであり、損失したパケットを復元する複数の訂正パケットを備えておき、ロスト率がしきい値の範囲内に入る訂正パケットを見出し、コンテンツ受信処理の方法として記録するものである。【０００６】
しかしながら、上記の特許文献に例示される背景技術は何れも、誤り検出の処理がそれぞれに異なる複数のデータ種が混在した多重化データ列の通信の場合にデータ種ごとに好適な誤り検出の処理を行なうことはできない。【０００７】
すなわち、特許文献１に例示される背景技術では、ブロックとは一連のデータのうち連続するデータ列であり、ブロックとして抽出される連続するデータ列に関して誤り訂正規則を確定できることを前提とするものである。複数のデータ種が混在した多重化データ列をブロックとして分割したとしても、ブロックには複数のデータ種が混在しており誤りの検出処理を一意に定めることはできない。【０００８】
また、特許文献２に例示される背景技術では、複数の誤り訂正の処理からパケットのロスト率が規定の範囲内になる処理を決定するものであり、決定の後は、決定された誤り訂正の処理が適用されるものである。視聴中に受信する映像コンテンツに適用される誤り訂正の処理は決定された１つの処理であり、コンテンツ内容に応じて処理を変えるといったことに関して何ら記載はない。複数のデータ種が混在した多重化データ列を受信した際にデータ種ごとに誤り検出の処理を好適に行なうことに関する内容を提供するものではない。【０００９】
本発明は、上記の課題に鑑みてなされたものであり、誤りの処理がそれぞれに異なる複数のデータ種が混在した多重化データ列の通信の場合にも、データ種ごとに好適な誤りの処理を行なうことを可能とする多重化通信システム及び対基板作業機を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を鑑みてなされた本願に開示される技術に係る多重化通信システムは、規定のデータ転送レート及び要求されるデータ処理時間が互いに異なる複数のデータ種に属する複数のデータを多重化して有線通信により通信を行なう多重化通信システムであって、送信側において、複数のデータの各々について、データ転送レート及びデータ処理時間に応じた誤り検出のための設定処理を行なう誤り設定手段と、誤り設定手段により誤り検出のための設定処理が行われた複数のデータを多重化データ列に多重化する多重化手段とを備え、受信側において、多重化データ列から複数のデータを復元する復元手段と、復元された複数のデータの各々に対して、誤り設定手段による設定処理に応じた誤りの検出処理、又は誤りの検出・訂正処理を行なう誤り確認手段とを備え、送信側又は受信側の少なくとも一方に、Ｉ／Ｏ制御処理、センサ情報取込処理、通信プロトコル変換処理、撮像素子の出力を取り込む画像入力処理、制御用ネットワークのスレーブの通信処理のうち少なくとも１つの処理を行い、且つ、多重化手段又復元手段の少なくとも一方の機能を兼用する処理回路を備える。【００１１】
ここで、データ転送レートとは、多重化通信システムに適用される通信プロトコルによって規定されるデータの転送速度である。通信プロトコルによって規定されている通信帯域や通信方式に応じて定められる信号の通信速度や１単位の通信に占める実データの割合など、通信プロトコルに応じて規定される単位時間当たりのデータの転送量である。また、データ処理時間とは、個々のデータ種に対して行なわれる処理や制御に必要とされる単位時間当たりのデータ量や更新頻度に応じて確定するものである。データの処理やデータによる制御に係る処理時間であり、次の処理や制御に新たなデータが必要となるまでの時間である。また、処理回路とは、例えば、ＦＰＧＡ（Field Programmable Gate Array）などのプログラム可能なロジックデバイスやＣＰＵ（Central Processing Unit）である。【００１２】
また、上記課題を鑑みてなされた本願に開示される技術に係る対基板作業機は、可動部によりワークを保持して装着作業を実施する対基板作業機であって、装着作業に拘わるデータの伝送を多重化通信システムにより伝送する。この多重化通信システムは、規定のデータ転送レート及び要求されるデータ処理時間が互いに異なる複数のデータ種に属する複数のデータを多重化して有線通信により通信を行なう多重化通信システムであって、送信側において、複数のデータの各々について、データ転送レート及びデータ処理時間に応じた誤り検出のための設定処理を行なう誤り設定手段と、誤り設定手段により誤り検出のための設定処理が行われた複数のデータを多重化データ列に多重化する多重化手段とを備え、受信側において、多重化データ列から複数のデータを復元する復元手段と、復元された複数のデータの各々に対して、誤り設定手段による設定処理に応じた誤りの検出処理、又は誤りの検出・訂正処理を行なう誤り確認手段とを備え、送信側又は受信側の少なくとも一方に、Ｉ／Ｏ制御処理、センサ情報取込処理、通信プロトコル変換処理、撮像素子の出力を取り込む画像入力処理、制御用ネットワークのスレーブの通信処理のうち少なくとも１つの処理を行い、且つ、多重化手段又復元手段の少なくとも一方の機能を兼用する処理回路を備える。
【発明の効果】
【００１３】
本願に開示される技術によれば、誤りの処理がそれぞれに異なる複数のデータ種が混在した多重化データ列の通信の場合にも、データ種ごとに好適な誤りの処理を行なうことを可能とする多重化通信システム及び対基板作業機を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】本実施例の多重化通信システムが適用される電子部品装着装置の斜視図。
【図２】図１に示す電子部品装着装置の上部カバーを取り外した状態の概略平面図。
【図３】多重化通信システムを説明するための模式図。
【図４】多重化通信システムで伝送されるデータ種を示す図。
【図５】光多重化装置の設定手段を示すブロック図。
【図６】光多重化装置の確認手段を示すブロック図。
【図７】多重化通信システムにおいて伝送される多重化データ列としてのフレームデータの構成を示す図。
【図８】フレームデータの第３０〜３９ビットまでの送信データを示す図。
【図９】基板高さセンサ１５３とコントローラ８６との接続を説明するための模式図。
【図１０】コントローラと光多重化装置との起動後の処理内容を示すフローチャート。
【図１１】コントローラと光多重化装置との起動後の処理内容を示すフローチャート。
【図１２】光多重化装置５が有する論理回路を説明するための模式図。
【図１３】アンプ部とリニアスケールとの通信を説明するための模式図。
【図１４】アンプ部とリニアスケールとの間で伝送されるデータの構造を示す図。
【図１５】別の実施例の電子部品装着装置の模式図。
【図１６】図１５の電子部品装着装置のヘッド部を変更した後の模式図。
【図１７】比較例の電子部品装着装置の模式図。
【図１８】図１７の電子部品装着装置のヘッド部を変更した後の模式図。
【発明を実施するための形態】
【００１５】
以下、本発明の実施例について図を参照して説明する。初めに、本願の通信システムを適用する装置の一例として電子部品装着装置（以下、「装着装置」と略する場合がある）について説明する。
【００１６】
（装着装置１０の構成）
図１に示すように、装着装置１０は、装置本体１１と、装置本体１１に一体的に設けられる一対の表示装置１３と、装置本体１１に対して着脱可能に設けられる供給装置１５，１６とを備える。本実施例の装着装置１０は、図３に示すコントローラ８６の制御に基づいて、装置本体１１内に収容される搬送装置２１にて搬送される回路基板１００に対して電子部品（図示略）の装着作業を実施する装置である。なお、本実施例では、図１及び図２に示すように、搬送装置２１により回路基板１００が搬送される方向（図２における左右方向）をＸ軸方向、回路基板１００の搬送方向に水平でＸ軸方向に対して直角な方向をＹ軸方向と称し説明する。
【００１７】
装置本体１１は、Ｘ軸方向の一端側でＹ軸方向における両端部に表示装置１３を各々備える。各表示装置１３は、タッチパネル式の表示装置であり、電子部品の装着作業に関する情報を表示する。また、供給装置１５，１６は、装置本体１１に対しＹ軸方向の両側から挟むようにして装着される。供給装置１５は、フィーダ型の供給装置であり、各種の電子部品がテーピング化されリールに巻回させた状態で収容されるテープフィーダ１５Ａを複数有している。供給装置１６は、トレイ型の供給装置であり、複数の電子部品が載置された部品トレイ１６Ａ（図２参照）を複数有している。
【００１８】
図２は、装置本体１１の上部カバー１１Ａ（図１参照）を取り除いた状態で装着装置１０を上方（図１における上側）からの視点において示した概略平面図である。図２に示すように、装置本体１１は、上記した搬送装置２１と、回路基板１００に対して電子部品を装着するヘッド部２２と、そのヘッド部２２を移動させる移動装置２３とを基台２０の上に備える。
【００１９】
搬送装置２１は、基台２０におけるＹ軸方向の略中央部に設けられており、１対のガイドレール３１と、ガイドレール３１に保持された基板保持装置３２と、基板保持装置３２を移動させる電磁モータ３３とを有している。基板保持装置３２は回路基板１００を保持する。電磁モータ３３は、出力軸がガイドレール３１の側方に張架されたコンベアベルトに駆動連結されている。電磁モータ３３は、例えば、回転角度を精度良く制御可能なサーボモータでる。搬送装置２１は、電磁モータ３３の駆動に基づいてコンベアベルトが周回動作を行うことで、基板保持装置３２とともに回路基板１００がＸ軸方向に移動する。
【００２０】
ヘッド部２２は、回路基板１００と対向する下面に電子部品を吸着する吸着ノズル４１を有する。吸着ノズル４１は、正負圧供給装置（図示略）の電磁弁を介して負圧エア、正圧エア通路に通じており、負圧にて電子部品を吸着保持し、僅かな正圧が供給されることで保持した電子部品を離脱する。ヘッド部２２は、吸着ノズル４１を昇降及び吸着ノズル４１をそれの軸心回りに自転させるための駆動源として複数の電磁モータ４３（図３参照）が内蔵されており、保持する電子部品の上下方向の位置及び電子部品の保持姿勢を変更する。また、吸着ノズル４１は、電子部品を吸着するノズルが複数個設けられており、ヘッド部２２には各ノズルを個々に回転等させる電磁モータ４３が内蔵されている。また、ヘッド部２２は、後述する制御用ネットワークに接続されるスレーブ４５（図３参照）を備える。スレーブ４５は、各種のセンサなどの素子が接続され、素子に入出力される信号を処理する。また、ヘッド部２２は、各供給装置１５，１６の供給位置から吸着ノズル４１に吸着保持された電子部品を撮像するパーツカメラ４７が設けられている。パーツカメラ４７が撮像した画像データは、コントローラ８６（図３参照）において処理され、吸着ノズル４１における電子部品の保持位置誤差等が取得される。なお、吸着ノズル４１は、ヘッド部２２に対し着脱可能であり、電子部品のサイズ、形状等に応じて変更できる。
【００２１】
また、ヘッド部２２は、移動装置２３によって基台２０上の任意の位置に移動する。詳述すると、移動装置２３は、ヘッド部２２をＸ軸方向に移動させるためのＸ軸方向スライド機構５０と、ヘッド部２２をＹ軸方向に移動させるためのＹ軸方向スライド機構５２とを備える。Ｘ軸方向スライド機構５０は、Ｘ軸方向に移動可能に基台２０上に設けられたＸ軸スライダ５４と、駆動源としてリニアモータ５６（図３参照）とを有している。Ｘ軸スライダ５４は、リニアモータ５６の駆動に基づいてＸ軸方向の任意の位置に移動する。リニアモータ５６は、例えば、固定部側として基台２０上に配設されたガイドレール５６Ａの内壁にＮ極とＳ極とが交互に配設された永久磁石が設けられ、可動部側としてＸ軸スライダ５４に励磁コイルが設けられている。Ｘ軸スライダ５４は、励磁コイルに電力が供給されることによって磁界が発生し、固定部側のガイドレール５６Ａの永久磁石から生じる磁界との作用で移動する。なお、上記したリニアモータ５６の構成は一例で有り、適宜変更される。また、上記したリニアモータ５６の構成は、可動部（Ｘ軸スライダ５４）側に永久磁石を設け、固定部側のガイドレール５６Ａに励磁コイルを設ける構成と比較して永久磁石よりも複雑な励磁コイルの数量を限定できるメリットや大きな推進力を得やすいメリットなどがある。
【００２２】
また、Ｙ軸方向スライド機構５２は、Ｙ軸方向に移動可能にＸ軸スライダ５４の側面に設けられたＹ軸スライダ５８と、駆動源としてのリニアモータ６０（図３参照）とを有している。Ｙ軸スライダ５８は、リニアモータ６０の駆動に基づいてＹ軸方向の任意の位置に移動する。また、Ｙ軸スライダ５８には、回路基板１００を撮影するためのマークカメラ４９（図３参照）が下方を向いた状態で固定されている。これにより、マークカメラ４９は、Ｙ軸スライダ５８が移動させられることで回路基板１００の任意の位置の表面が撮像可能となる。マークカメラ４９が撮像した画像データは、コントローラ８６（図３参照）において処理され、回路基板１００に関する情報、保持位置誤差等が取得される。そして、ヘッド部２２は、Ｙ軸スライダ５８に取り付けらており、移動装置２３の駆動にともなって基台２０上の任意の位置に移動する。また、ヘッド部２２は、Ｙ軸スライダ５８にコネクタ４８を介して取り付けられワンタッチで着脱可能であり、種類の異なるヘッド部、例えば、ディスペンサヘッド等に変更できる。
【００２３】
図３は、装着装置１０に適用される多重化通信システムの構成を示す模式図である。図３に示すように、装着装置１０は、当該装置を設置する場所に固定的に設ける基台２０に内蔵されたコントローラ８６及びアンプ部８９と、基台２０に対して相対的に移動する可動部（Ｘ軸方向スライド機構５０、Ｙ軸方向スライド機構５２及びヘッド部２２）のうち、Ｙ軸方向スライド機構５２及びヘッド部２２が備える各装置との間のデータ伝送が多重化通信システムによって行われる。換言すれば、装着装置１０は、Ｘ軸方向スライド機構５０が備える各装置（例えば、リニアスケール１５２）が基台２０側の装置（例えば、アンプ部８９）と多重化通信システムを介さずに接続されている。なお、図３に示す多重化通信システムの構成は、一例であり適宜変更する。
【００２４】
装着装置１０は、Ｙ軸方向スライド機構５２に設けられた光多重化装置１が、基台２０内に設けられた光多重化装置３と有線（例えば、光ファイバーケーブル）で接続された通信回線１２０を介して接続されている。図２に示すように、光多重化装置１は、Ｙ軸スライダ５８の下面に設けられ、基台２０に内蔵される光多重化装置３と光ファイバーケーブルを介して接続されている。図３に示すように、光多重化装置３は、光モジュール３４２が光ファイバーケーブルを介して光多重化装置１の光モジュール２４２と接続され、通信回線１２０を通じて各種データを、例えば時分割多重化方式（ＴＤＭ：Time Division Multiplexing）で多重化したフレームデータＦＲＭＤ（図５参照）を送受信する。通信回線１２０は、例えば５Ｇｂｐｓの全２重通信である。
【００２５】
コントローラ８６は、ＣＰＵ、ＲＡＭ等を備えたコンピュータを主体として構成され、画像ボード９１、駆動制御ボード９２、Ｉ／Ｏボード９３及び制御用ボード９４を備える。画像ボード９１は、Ｙ軸スライダ５８のマークカメラ４９及びヘッド部２２のパーツカメラ４７のデータ（画像データなど）の送受信を制御するボードである。マークカメラ４９は、デジタルインターフェースとして例えば最大１Ｇｂｐｓのデータ転送を可能とするGigE-vision（登録商標）等の画像伝送規格により、ＧｉｇＥケーブルＧｉｇＥを介して撮像した画像データを光多重化装置１に高速に出力可能に構成されている。また、マークカメラ４９は、撮像の開始を示すトリガ信号ＴＲＩＧを外部装置から入力する外部入力端子が設けられている。マークカメラ４９は、コントローラ８６（Ｉ／Ｏボード９３）からのトリガ信号ＴＲＩＧに応じて撮像し、ＧｉｇＥケーブルＧｉｇＥを介して撮像した画像データを光多重化装置１に出力する。コントローラ８６の画像ボード９１は、マークカメラ４９から通信回線１２０を介して光多重化装置３に転送された画像データを受信する（図中の「ＧｉｇＥ＿Ｙ（Ｙ軸スライド側）」）。
【００２６】
また、装着装置１０は、Ｙ軸方向スライド機構５２に設けられた光多重化装置１が、ヘッド部２２に設けられた光多重化装置５と有線（例えば、光ファイバーケーブル）の通信回線１２１を介して接続されている。ヘッド部２２のパーツカメラ４７は、コントローラ８６（Ｉ／Ｏボード９３）からのトリガ信号ＴＲＩＧに応じて撮像した画像データを、GigE-vision（登録商標）等の画像伝送規格によりＧｉｇＥケーブルを介して光多重化装置１に高速に出力可能に構成されている。コントローラ８６の画像ボード９１は、パーツカメラ４７から光多重化装置３に転送された画像データを受信する（図中の「ＧｉｇＥ＿Ｈ（ヘッド部側）」）。コントローラ８６は、画像ボード９１が受信したパーツカメラ４７及びマークカメラ４９の画像データを処理する。
【００２７】
駆動制御ボード９２は、アンプ部８９を制御してヘッド部２２の電磁モータ４３、Ｘ軸方向スライド機構５０のリニアモータ５６及びＹ軸方向スライド機構５２のリニアモータ６０を制御するボードである。アンプ部８９は、ヘッド部２２、Ｘ軸方向スライド機構５０及びＹ軸方向スライド機構５２に対応するアンプ１３１，１３２，１３３を有する。アンプ１３１は、ヘッド部２２に対応しており、通信回線１２０，１２１を介してヘッド部２２に設けられた複数の電磁モータ４３のエンコーダ１４０に向けて起動状態の確認等のエンコーダ信号を送信する。また、アンプ１３１は、エンコーダ１４０からトルク情報や位置情報（ＲＳ−４２２やＲＳ−４８５に準拠したシリアル通信）などのエンコーダ信号を通信回線１２０，１２１により受信し駆動制御ボード９２に転送する。駆動制御ボード９２は、入力されたエンコーダ信号に基づいて各電磁モータ４３を駆動するようにアンプ１３１をフィードバック制御する。電磁モータ４３は、例えば、Ｕ相，Ｖ相，Ｗ相の各相のコイルを有する三相交流で駆動するサーボモータであり、電源線１４１を介して各相のコイルがアンプ１３１に接続されている。電磁モータ４３は、アンプ１３１から電源線１４１を通じて供給される三相交流に応じて駆動する。例えば、駆動制御ボード９２は、受信したエンコーダ信号（図３中の「エンコーダ信号ＥＮＣＤ」）に応じたＰＩＤ制御などフィードバック制御により、アンプ１３１が電磁モータ４３に供給する電源電圧のデューティ比などを変更して吸着ノズル４１（図２参照）の位置を上昇、あるいは下降させる。
【００２８】
また、Ｙ軸方向スライド機構５２には、Ｙ軸方向に沿ったガイドレール上を移動するＹ軸スライダ５８の位置を検出するリニアスケール１５１が設けられている。リニアスケール１５１は、通信回線１２０を介してＹ軸スライダ５８のＹ軸方向の位置（Ｙ座標値）等のリニアスケール信号（図３中の「リニアスケール信号Ｙ＿ＬＳＤ」）をアンプ１３２に送信する。アンプ１３２は、リニアスケール１５１から受信したリニアスケール信号に基づいてリニアモータ６０を制御する。
【００２９】
同様に、Ｘ軸方向スライド機構５０には、Ｘ軸方向に沿ったガイドレール上を移動するＸ軸スライダ５４の位置を検出するリニアスケール１５２が設けられている。リニアスケール１５２は、リニアスケール１５２に対応するアンプ１３３と通信回線１２０，１２１を介さずに接続されており、Ｘ軸スライダ５４のＸ軸方向の位置（Ｘ座標値）等のリニアスケール信号（図３中の「リニアスケール信号Ｘ＿ＬＳＤ」）をアンプ１３３に出力する。アンプ１３３は、リニアスケール１５２から受信したリニアスケール信号に基づいてリニアモータ５６を制御する。
【００３０】
Ｉ／Ｏボード９３は、パーツカメラ４７及びマークカメラ４９の制御信号や各種センサ等の検出信号などを処理するボードである。例えば、コントローラ８６は、Ｉ／Ｏボード９３を制御してパーツカメラ４７に向けてトリガ信号ＴＲＩＧを送信する。あるいは、コントローラ８６は、パーツカメラ４７からの撮像の終了を示す応答信号を入力し、撮像の終了を検出すると次の制御を実行する。また、Ｙ軸方向スライド機構５２は、搬送装置２１（図２参照）により搬送される回路基板１００の上面の高さ位置を計測する基板高さセンサ１５３が設けられている。基板高さセンサ１５３は、装着装置１０の基準高さ位置を基準として回路基板１００の上面の高さ位置を計測する。基板高さセンサ１５３は、例えば、レーザ式等の非接触式又はタッチセンサ等の接触式の変位センサ（displacement sensor）である。基板高さセンサ１５３は、計測結果（図３中の「変位センサ信号ＤＩＳＤ」）を通信回線１２０によりＩ／Ｏボード９３に送信する。コントローラ８６は、Ｉ／Ｏボード９３が受信した基板高さセンサ１５３の測定結果に応じて電子部品を吸着保持した吸着ノズル４１を回路基板１００に向かって下降させる位置を補正する。
【００３１】
制御用ボード９４は、ヘッド部２２のスレーブ４５、Ｘ軸方向スライド機構５０及びＹ軸方向スライド機構５２の各種素子が接続されるスレーブ１６１，１６２の信号等を制御用ネットワークにより制御するボードである。基台２０は、制御用ネットワークに接続されたスレーブ４５，１６１，１６２の信号を集約等して制御用ボード９４に入出力するネットワークハブ１６４が設けられている。制御用ボード９４は、通信回線１２０，１２１及びネットワークハブ１６４を介してヘッド部２２のスレーブ４５に接続されている。また、制御用ボード９４は、通信回線１２０及びネットワークハブ１６４を介してＹ軸方向スライド機構５２のスレーブ１６２に接続されている。また、制御用ボード９４は、ネットワークハブ１６４に接続されたＬＡＮケーブルを介してＸ軸方向スライド機構５０のスレーブ１６１に接続されている。
【００３２】
ここでいう制御用ネットワークとは、例えば、ＭＥＣＨＡＴＲＯＬＩＮＫ（登録商標）−ＩＩＩ、ＥｔｈｅｒＣＡＴ（登録商標）であり、制御用ボード９４がマスターとなり、スレーブ４５，１６１，１６２に接続された素子との制御データ等の送受信を行うフィールドネットワークを構築し、配線の統合（削減）等を実現してネットワーク構築のコスト低減を図るものである。より具体的には、例えば、ＥｔｈｅｒＣＡＴ（登録商標）は、マスター（制御用ボード９４）から送信されたＥｔｈｅｒＣＡＴフレームがスレーブ４５，１６１，１６２の各々を循環する様に伝送され高速に送受信される仕組みのネットワークである。例えば、図３に図示するように、スレーブ１６２は、制御用ボード９４（固定部側）から受信したＥｔｈｅｒＣＡＴフレームに読み取り又は書き込み処理を行いヘッド部２２側に転送する。スレーブ１６２は、ＥｔｈｅｒＣＡＴフレームに予め設定されるスレーブ１６２用の読み取りのデータ位置からデータをコピーし、コピーしたデータの内容に応じてリレーの駆動などの処理を行う。また、スレーブ１６２は、ＥｔｈｅｒＣＡＴフレームに予め設定されるスレーブ１６２用の書き込みのデータ位置にリレーの駆動の完了を示す情報やセンサの検出情報などを書き込んでヘッド部２２に転送する。このように、スレーブ４５，１６１，１６２は、ＥｔｈｅｒＣＡＴフレームに対する入出力処理を行いつつフレームを高速に交換して伝送する。なお、スレーブ４５，１６１，１６２に接続される素子は、リレー、スイッチ、表示ランプ及び各種センサなどである。
【００３３】
上記した装着装置１０に適用される多重化通信システムは、ヘッド部２２及びＹ軸方向スライド機構５２に設けられた各装置（マークカメラ４９や電磁モータ４３など）のデータを、光多重化装置１，５により多重化して光信号として有線の通信回線１２０，１２１を通じて光多重化装置３に向けて伝送する。光多重化装置３は、受信した光信号の多重化を解除して個々のデータが対応するボード（例えば、マークカメラ４９の画像データであれば画像ボード９１）に転送する。コントローラ８６は、光多重化装置３から各ボードへ出力されたデータを処理しヘッド部２２等に対する次の制御を実行する。そして、装着装置１０は、各装置間の装着作業に係るデータを多重化通信システムにより伝送しながら、搬送装置２１（図２参照）に保持された回路基板１００に対して、ヘッド部２２によって電子部品の装着作業を行う。
【００３４】
より具体的には、コントローラ８６は、搬送装置２１を駆動制御して回路基板１００を装着作業位置まで搬送させ、その位置において回路基板１００を固定的に保持させる。次に、コントローラ８６は、移動装置２３によってヘッド部２２を回路基板１００上に移動させ、マークカメラ４９によって回路基板１００を撮像する。コントローラ８６は、マークカメラ４９の画像データから回路基板１００の種類、搬送装置２６による回路基板１００の保持位置誤差を検出する。コントローラ８６は、検出した回路基板１００の種類に応じた電子部品を供給装置１５，１６によって供給させ、当該電子部品の供給位置にヘッド部２２を移動させる。ヘッド部２２は、吸着ノズル４１によって電子部品を吸着保持する。次に、パーツカメラ４７は、吸着ノズル４１に保持された電子部品を撮像する。コントローラ８６は、パーツカメラ４７が撮像した画像データから電子部品の保持位置誤差を検出する。そして、移動装置２３は、回路基板１００上の装着位置にヘッド部２２を移動させる。ヘッド部２２は、回路基板１００及び電子部品の保持位置誤差に基づいて吸着ノズル４１を自転等させ電子部品を回路基板１００に装着する。
【００３５】
（伝送されるデータ種及び誤り確認処理）
次に、多重化通信システムで伝送される各種のデータに対する誤り確認処理について説明する。図４は、多重化通信システムで伝送されるデータ種の分類の一例を示す図であり、分類Ａ〜Ｄの４種類のデータ種を例示する。（Ａ）に分類される信号は高速信号であり、例えば、画像ボード９１が処理するパーツカメラ４７及びマークカメラ４９の画像データＩＭＧＤである。（Ｂ）に分類される信号は中速信号であり、例えば、制御用ボード９４が処理する制御用ネットワーク上のスレーブ４５，１６２に入出される制御用データＣＴＬＤである。（Ｃ）及び（Ｄ）に分類される信号は低速信号であり、例えばアンプ１３１が処理するエンコーダ１４０のエンコーダ信号ＥＮＣＤ、アンプ１３２が処理するリニアスケール１５１のリニアスケール信号ＬＳＤ、Ｉ／Ｏボード９３が処理する基板高さセンサ１５３の変位センサ信号ＤＩＳＤ、あるいはＩ／Ｏボード９３が処理するパーツカメラ４７及びマークカメラ４９のトリガ信号ＴＲＩＧなどのパラレルＩ／Ｏ信号ＰＩＯＤである。なお、図４に示す分類及びデータ種等は一例である。
【００３６】
（Ａ）に分類される画像データＩＭＧＤは、例えば、１フレーム当り、２０００×２０００ピクセルであり、１ピクセル当り８ビット幅の諧調を有するデータである。画像データＩＭＧＤは、データ量が大きいためバーストエラー等のエラーに対してデータの再送を行なうことは現実的ではない。このため、再送に代えて受信先での誤り訂正を行なうことが一般的である。画像データＩＭＧＤの誤り処理は、例えば画像データＩＭＧＤの複数の連続したビットを１つのシンボルとして扱い、シンボル単位の誤り訂正を可能とするリードソロモン符号を用いる。画像データＩＭＧＤの誤り処理では、符号化率に応じてデータ量が増大するため、ＦＡ分野におけるフィールドネットワークの標準規格として１Ｇｂｐｓ以上のデータ転送レートが要求される。一方、画像データＩＭＧＤのデータ伝送は、１フレームの画面表示を更新する処理時間を考慮すると、許容される遅延時間（図中の「許容遅延時間」）として１００μｓ〜１ｍｓ程度が必要となる。この許容遅延時間の間に、画像データＩＭＧＤの誤り訂正の処理を実施してから画面表示が更新される。上記したデータ種の特徴から、画像データＩＭＧＤは、他のデータ種（制御用データＣＴＬＤやエンコーダ信号ＥＮＣＤ）に比べて許容遅延時間が長い一方、データ量が大きいため高速なデータ転送レートが設定されており、更新処理の時間も考慮した高速なデータ要求レートが必要となる。なお、装着装置１０は、通常時においては画像データＩＭＧＤに対して任意の処理（例えば、２値化）を施しデータ量を低減したデータを転送し、作業者が画像を確認したいエラー時においてのみ１フレームの画像として表示可能な画像データＩＭＧＤを転送する構成でもよい。
【００３７】
（Ｂ）に分類される制御用データＣＴＬＤは、制御用ボード９４がスレーブ４５に接続されたリレーやスイッチ等を迅速に駆動するためのデータである。その一方で、制御用データＣＴＬＤは、画像データＩＭＧＤに比べて必要とされるデータ量が小さい。このため、制御用データＣＴＬＤは、ＦＡ分野におけるフィールドネットワークの標準規格として、例えば１００Ｍｂｐｓのデータ転送レートが要求されている。一方、許容遅延時間は、制御用ネットワークの通信プロトコルの仕様等の制約から、例えば、数μｓ〜１ｍｓ程度の高速性が要求される。上記したデータ種の特徴から、制御用データＣＴＬＤは、中速のデータ要求レートが設定される。また、誤りの確認処理は、制御上、素子を駆動等する確実性が求められることもあり、復号化が比較的容易なハミング符号の前方誤り訂正符号ＦＥＣ（１５，１１）を付与する。これにより、確実性を確保しつつ、高速な誤りの確認処理を行なうことができる。なお、訂正符号ＦＥＣ（１５，１１）は、通信回線１２０上を伝送する多重化データ列（図７のフレームデータＦＲＭＤ参照）内の制御用データＣＴＬＤをビット割り当てするビット幅に応じて短縮化符号を用いてもよい。
【００３８】
（Ｃ）に分類されるエンコーダ信号ＥＮＣＤ（リニアスケール１５１の場合にはリニアスケール信号ＬＳＤ）は、データ転送レートが１０Ｍｂｐｓ程度であるが、許容遅延時間が制御用データＣＴＬＤに比べて短く（数μｓ程度）、より迅速な処理が要求される。また、変位センサ信号ＤＩＳＤは、許容遅延時間が数十μｓ程度であるが、シリアル信号であるため１回のデータ伝送ごとに迅速に誤り検出が可能であることが好ましい。このため、エンコーダ信号ＥＮＣＤ及び変位センサ信号ＤＩＳＤは、例えば、ハミング符号の前方誤り訂正符号ＦＥＣ（７，４）を付与する。
【００３９】
（Ｄ）に分類されるパラレルＩ／Ｏ信号ＰＩＯＤは、高速性が要求されることはなく、例えば、数ｋｂｐｓのデータ転送レート、数μｓ程度の許容遅延時間が確保されれば足りるものである。このため、誤りの確認処理では、例えば、パリティ符号を付与した同一のパラレルＩ／Ｏ信号ＰＩＯＤを複数回伝送し、連続して伝送されたデータが一致した場合にデータを取得する処理を行う。また、この確認処理では、連続して伝送されたデータが一致しない場合は、データの伝送がキャンセルされる。
【００４０】
次に、上記したデータ種に応じた誤りの検出、訂正処理について説明する。
以下の説明では、光多重化装置１を送信側、光多重化装置３を受信側とした場合を中心に説明する。なお、光多重化装置５は、光多重化装置１，３と同様の構成であるため、その説明を適宜省略する。図５は光多重化装置１の送信部分を中心に示すブロック図である。また、図６は光多重化装置３の受信部分を中心に示すブロック図である。図５に示す光多重化装置１の送信データ合成処理部２０１は、各装置から出力されるデータ（画像データＩＭＧＤ、制御用データＣＴＬＤ、エンコーダ信号ＥＮＣＤ、変位センサ信号ＤＩＳＤ及びパラレルＩ／Ｏ信号ＰＩＯＤ）に対しデータ種に応じた誤り設定処理を行う。
【００４１】
（送信データ合成処理部２０１の構成）
画像データＩＭＧＤは、送信データ合成処理部２０１のデータ取込部２０３に取り込まれる。データ取込部２０３は、例えば、マークカメラ４９から画像データＩＭＧＤを１ラインごとに取り込み一時的に蓄積する。ＦＥＣ付与部２１１は、データ取込部２０３から入力される画像データＩＭＧＤに応じてリードソロモン符号の前方誤り訂正符号（ＦＥＣ）を演算する。ＦＥＣ付与部２１１は、例えば、入力された画像データＩＭＧＤを８ビットのビット幅のシンボルとして処理し、冗長シンボルを生成して前方誤り訂正符号として付与する。ＦＥＣ付与部２１１は、例えば、冗長シンボルを付与した画像データＩＭＧＤを８ビットのシンボル単位で多重化部（ＭＵＸ）２１９に出力する。
【００４２】
制御用データＣＴＬＤは、データ取込部２０４に一時的に取り込まれ、ＦＥＣ付与部２１２によりハミング符号の前方誤り訂正符号ＦＥＣ（１５，１１）が付与される。フレーム分割部２２１は、ＦＥＣが付与された制御用データＣＴＬＤを、フレームデータＦＲＭＤ（図７参照）の対応するビット割り当てのビット幅ごとに分割する。フレーム分割部２２１は、分割した制御用データＣＴＬＤを多重化部２１９に転送する。計数部２３４は、多重化部２１９がフレームデータＦＲＭＤを送信した回数を計数する。フレーム分割部２２１は、計数部２３４から出力される計数値に応じて次の制御用データＣＴＬＤをＦＥＣ付与部２１２から読み出す処理を行う。
【００４３】
エンコーダ信号ＥＮＣＤ、リニアスケール信号ＬＳＤ及び変位センサ信号ＤＩＳＤは、データ取込部２０５〜２０７に一時的に取り込まれ、ＦＥＣ付与部２１３によりハミング符号の前方誤り訂正符号ＦＥＣ（７，４）が付与される。例えば、データ取込部２０５は、リニアスケール１５１からリニアスケール信号ＬＳＤをＨＤＬＣ（High level Data Link Control procedure）の通信規格に準拠した通信で読み出す際に、開始フラグＳ１及び終了フラグＥ１（図１４参照）を検出し必要なデータＤＡＴＡ２を取り込む処理を実行する。フレーム分割部２２２は、ＦＥＣが付与されたエンコーダ信号ＥＮＣＤ、リニアスケール信号ＬＳＤ及び変位センサ信号ＤＩＳＤをフレームデータＦＲＭＤに応じて分割する。フレーム分割部２２２は、分割したエンコーダ信号ＥＮＣＤ、リニアスケール信号ＬＳＤ及び変位センサ信号ＤＩＳＤを多重化部２１９に出力する。フレーム分割部２２２は、計数部２３４から出力される計数値に応じて次のデータをＦＥＣ付与部２１３から読み出す処理を行う。なお、ＦＥＣ付与部２１３は、エンコーダ信号ＥＮＣＤ及びリニアスケール信号ＬＳＤの入力に応じてデータの有無を示す情報（図８参照）を付加した上でハミング符号の前方誤り訂正符号ＦＥＣ（７，４）を付与する。
【００４４】
パラレルＩ／Ｏ信号ＰＩＯＤは、入力部２３１に取り込まれる。入力部２３１は、例えば、マークカメラ４９から入力される信号から撮像の完了を示すコマンドをパラレルＩ／Ｏ信号ＰＩＯＤとして抽出してデータ保持部２３５に出力する。フレーム分割部２３２は、データ保持部２３５からパラレルＩ／Ｏ信号ＰＩＯＤを入力しフレームデータＦＲＭＤに応じて分割する。フレーム分割部２３２は計数部２３４から出力される計数値に応じて多重化部２１９に出力するデータの更新及びデータ保持部２３５からデータの読み出し処理を行う。例えば、フレーム分割部２３２は、計数値が予め定められている規定回数に達するまで同一のパラレルＩ／Ｏ信号ＰＩＯＤを多重化部２１９に出力する。フレーム分割部２３２は、計数値が規定回数に達するとデータ保持部２３５からデータの読み出し更新したパラレルＩ／Ｏ信号ＰＩＯＤを多重化部２１９に出力する。
【００４５】
（受信データ分離処理部３０１の構成）
多重化部２１９は、入力された各種データを、例えば、入力ポートに対して割り当てた一定時間（タイムスロット）に応じて多重化する。多重化部２１９により多重化されたデータは、光モジュール２４２により光信号に変換されて図７に示すフレームデータＦＲＭＤとして通信回線１２０に送出される。図６に示す光多重化装置３は、通信回線１２０を通じて受光される光信号を光モジュール３４２により電気信号に変換する。光モジュール２４２，３４２は、例えば、ＳＦＰ＋規格に準拠した光トランシーバである。光モジュール３４２により変換された電気信号は、受信データ分離処理部３０１の非多重化部（ＤＥＭＵＸ）３１９により各データに分離される。受信データ分離処理部３０１は、分離された各データに対してデータ種ごとに設定された誤り設定に応じて誤り検出処理あるいは誤り検出・訂正処理を行う。
【００４６】
画像データＩＭＧＤは、復号訂正処理部３１１においてリードソロモン符号の前方誤り訂正符号（ＦＥＣ）に応じて誤り検出が行われ、必要に応じて誤ったデータ値の訂正処理が行われる。受信データ分離処理部３０１は、各ボード９１〜９４への出力部分に各種のデータの出力を制御するデータ出力部３０３〜３０８が接続されている。訂正等された画像データＩＭＧＤは、データ出力部３０３に一時的に蓄積され画像ボード９１に出力される。
【００４７】
制御用データＣＴＬＤは、複数のフレームデータＦＲＭＤに分割された制御用データＣＴＬＤがフレーム合成部３２１により合成される。計数部３３２は、非多重化部３１９がフレームデータＦＲＭＤを受信した回数を計数する。フレーム合成部３２１は、計数部３３２から出力される計数値に応じて制御用データＣＴＬＤを合成し復号訂正処理部３１２に出力する。復号訂正処理部３１２は、合成された制御用データＣＴＬＤに対しハミング符号の前方誤り訂正符号（ＦＥＣ）に応じて誤り検出を行ない、必要に応じて誤ったデータ値の訂正処理を行なう。訂正された制御用データＣＴＬＤは、データ出力部３０４に一時的に蓄積され制御用ボード９４に転送される。
【００４８】
エンコーダ信号ＥＮＣＤ、リニアスケール信号ＬＳＤ及び変位センサ信号ＤＩＳＤは、複数のフレームデータＦＲＭＤに分割されたエンコーダ信号ＥＮＣＤ等がフレーム合成部３２２により合成される。フレーム合成部３２２は、計数部３３２から出力される計数値に応じてエンコーダ信号ＥＮＣＤ等を合成し復号訂正処理部３１２に出力する。復号訂正処理部３１３は、合成されたエンコーダ信号ＥＮＣＤ等に対しハミング符号の前方誤り訂正符号（ＦＥＣ）に応じて誤り検出を行ない、必要に応じて誤ったデータ値の訂正処理を行なう。訂正されたエンコーダ信号ＥＮＣＤ及びリニアスケール信号ＬＳＤは、データ出力部３０５に一時的に蓄積され駆動制御ボード９２（アンプ部８９）に転送される。また、訂正された変位センサ信号ＤＩＳＤは、データ出力部３０７に一時的に蓄積されＩ／Ｏボード９３に転送される。
【００４９】
フレーム合成部３３１は、計数部３３２から出力される計数値に応じてパラレルＩ／Ｏ信号ＰＩＯＤを合成し複数回一致検出部３３４に出力する。複数回一致検出部３３４は、送信データ合成処理部２０１のフレーム分割部２３２から規定回数だけ送信される同一のパラレルＩ／Ｏ信号ＰＩＯＤに対しデータの一致・不一致を判断する。例えば、複数回一致検出部３３４は、同一のパラレルＩ／Ｏ信号ＰＩＯＤが転送される回数が規定回数に満たない間は、転送されてくるパラレルＩ／Ｏ信号ＰＩＯＤについてデータの一致・不一致を検出する。複数回一致検出部３３４は、転送される回数が規定回数に達した場合に、規定回数のデータ伝送におけるパラレルＩ／Ｏ信号ＰＩＯＤのデータの一致・不一致の回数を判定する。例えば、複数回一致検出部３３４は、すべての検出処理においてデータが一致した場合に、パラレルＩ／Ｏ信号ＰＩＯＤをＩ／Ｏボード９３に出力する。複数回一致検出部３３４は、１回でも不一致な結果が検出されれば、転送されたパラレルＩ／Ｏ信号ＰＩＯＤを破棄し、コントローラ８６に再送の処理を要求するする。なお、図５に示す光多重化装置１が備える受信データ分離処理部２０２の構成及び動作については、上記した受信データ分離処理部３０１と同様であるため、説明を省略する。同様に、図６に示す光多重化装置３が備える送信データ合成処理部３０２の構成及び動作については、図５に示す送信データ合成処理部２０１と同様であるため、説明を省略する。
【００５０】
（フレームデータＦＲＭＤの構成）
図７は多重化データ列としてのフレームデータＦＲＭＤのビット割り当ての一例であり、光多重化装置１から光多重化装置３に送信されるフレームデータＦＲＭＤの構成を示している。フレームデータＦＲＭＤは、例えば１フレームが４０ビットで構成されている。光多重化装置１，３は、１フレーム当りの周期が８ｎｓｅｃ（周波数が１２５ＭＨｚ）に設定され、５Ｇｂｐｓ（４０ビット×１２５ＭＨｚ）の通信回線１２０を構築する。
【００５１】
フレームデータＦＲＭＤは、第０〜９ビットまでに多重化通信のヘッダＨＥＡＤＥＲ（同期ビットなど）が設定される。また、フレームデータＦＲＭＤは、第１０〜２９ビットまでに画像データＩＭＧＤが設定される。例えば、パーツカメラ４７の画像データＩＭＧＤは、第１０〜１９ビットの１０ビットのうちの８ビットで伝送される。残りの２ビットは画像データＩＭＧＤのＤＣバランスを保持するための符号化処理（例えば、８Ｂ／１０Ｂ変換）の際に増加するビット値である。例えば、多重化部２１９は、ＦＥＣ付与部２１１から出力される８ビットのシンボル単位の画像データＩＭＧＤに対し８Ｂ／１０Ｂ変換をして多重化する。多重化部２１９は、８Ｂ／１０Ｂ変換したデータを他のデータと多重化し、ヘッダＨＥＡＤＥＲを付加して光モジュール２４２に転送する。同様に、マークカメラ４９は、第２０〜２９ビットの１０ビットのうちの８ビットで伝送される。残りの２ビットは、８Ｂ／１０Ｂ変換により増加するＤＣバランスビットである。なお、フレームデータＦＲＭＤの第１０〜２９ビットは、パーツカメラ４７及びマークカメラ４９のいずれか一方のみがデータを送信する場合、例えばパーツカメラ４７を使用する作業工程では第１０〜２９ビットの全てのビットにパーツカメラ４７の画像データＩＭＧＤを設定してもよい。
【００５２】
また、フレームデータＦＲＭＤは、第３０〜３９ビットまでの１０ビットのうち、８ビットに各種データ（パラレルＩ／Ｏ信号ＰＩＯＤ、制御用データＣＴＬＤ、エンコーダ信号ＥＮＣＤ、リニアスケール信号ＬＳＤ及び変位センサ信号ＤＩＳＤ）が設定される。残りの２ビットは、多重化部２１９の８Ｂ／１０Ｂ変換により増加するＤＣバランスビットである。第３２ビットは、ヘッド部２２に設けられたパーツカメラ４７から出力されるパラレルＩ／Ｏ信号ＰＩＯＤである。また、第３３ビットは、Ｙ軸方向スライド機構５２に設けられたマークカメラ４９から出力されるパラレルＩ／Ｏ信号ＰＩＯＤである。図７に示す例では、パラレルＩ／Ｏ信号ＰＩＯＤは、ヘッド部２２及びＹ軸方向スライド機構５２のそれぞれに対して１ビットのビット幅が確保されている。このため、図５に示すフレーム分割部２３２は、例えばパラレルＩ／Ｏ信号ＰＩＯＤの各々を多重化部２１９に出力する場合に、フレームデータＦＲＭＤごとに１ビットずつ分割して出力する。
【００５３】
図８は、フレームデータＦＲＭＤを送信する１クロック（周波数が１２５ＭＨｚ、１クロック当たり８ｎｓｅｃ）ごとの第３０〜３９ビットに設定されるデータを示している。フレームデータＦＲＭＤは、１０クロックを１サイクル（１周期）として、サイクルごとに各ビット位置にデータが設定される。従って、図８に示す例では、次のサイクルの１クロック目、即ち、１０クロック目には、図８の０クロック目のフレームデータＦＲＭＤと同様のデータが設定されたものが送信される。光多重化装置１，３は、９クロック続けてフレームデータＦＲＭＤを送信した後、次のクロックでダミーデータを送信して互いに同期を取る。なお、図８に斜線で示す部分がダミーデータであり、例えば「０」を示すビット値が設定される。
【００５４】
上記した通り、第３２ビットは、ヘッド部２２のパーツカメラ４７から出力されるパラレルＩ／Ｏ信号ＰＩＯＤ（図中の「ＰＩＯＨ０〜ＰＩＯＨ３」）が各クロックで設定される。また、第３３ビットは、Ｙ軸方向スライド機構５２のマークカメラ４９から出力されるパラレルＩ／Ｏ信号ＰＩＯＤ（図中の「ＰＩＯＹ０〜ＰＩＯＹ３」）が各クロックで設定される。また、第３４，３５ビットは制御用データＣＴＬＤが設定される。第３４ビットは、１サイクルのうち、４クロックに制御用データＣＴＬＤが設定される。第３４ビットは、制御用データＣＴＬＤの次のクロックにＦＥＣ付与部２１３により付加されるデータの有無を示す情報（図中の「ＣＴＬ有」）が設定される。また、第３４ビットは、１サイクルのうち、４クロック（図示例ではクロック５〜８）に訂正符号ＦＥＣ（１５，１１）の短縮化符号が設定される。また、第３５ビットは、第３４ビットと同様に制御用データＣＴＬＤが設定される。
【００５５】
また、図７に示す第３６〜３８ビットは、エンコーダ信号ＥＮＣＤが設定される。図８に示すように、第３６〜３８ビットは、１サイクル（１０クロック）のうち、４クロック（図示例ではクロック０，１，３，４）がエンコーダ信号ＥＮＣＤ及びエンコーダ信号ＥＮＣＤのデータの有無を示す情報（図中の「ＥＤ１有〜ＥＤ６有」）が設定される。データの有無を示す情報は、例えば、フレームデータＦＲＭＤのデータ転送レートに対して低速なエンコーダ信号ＥＮＣＤが第３６〜３８ビットに設定されているか否かを示すための情報である。エンコーダ信号ＥＮＣＤ及びデータの有無を示す情報は、各サイクルで交互に設定される。また、第３６〜３８ビットは、１サイクルのうち、３クロック（図示例ではクロック６〜８）が訂正符号ＦＥＣ（７，４）として付加される３ビットの符号ビットが設定される。また、第３９ビットは変位センサ信号ＤＩＳＤ及びリニアスケール信号ＬＳＤが設定される。第３９ビットは、１サイクルのうち４クロックが、変位センサ信号ＤＩＳＤ（リニアスケール信号ＬＳＤ）と、データの有無を示す情報と、が交互に設定される。また、第３９ビットは、１サイクルのうち、３クロックが訂正符号ＦＥＣ（７，４）の符号ビットが設定される。これらエンコーダ信号ＥＮＣＤ等は、フレーム分割部２２１，２２２，２３２によりフレームデータＦＲＭＤの対応するビット割り当てのビット幅に応じて分割されて多重化部２１９に転送される。なお、図７に示すフレームデータＦＲＭＤの構成は一例であり、適宜変更できる。また、同じ種類のデータが設定されるビットは、装置ごとに割り当てて使用してもよい。具体的には、ヘッド部２２が複数のエンコーダ１４０を備え多軸制御される場合には、第３６〜３８ビットは、ビット割り当てＥＤ１〜ＥＤ６をエンコーダ１４０ごとに使い分ける構成でもよい。
【００５６】
（基板高さセンサ１５３とコントローラ８６の接続）
次に、基板高さセンサ１５３と光多重化装置１との接続について説明する。図９は、基板高さセンサ１５３とコントローラ８６との接続を説明するための模式図であり、装着装置１０の一部を示している。図９に示すように、光多重化装置１は、プログラム可能なロジックデバイス、例えばＦＰＧＡ（Field Programmable Gate Array）で構成される論理回路４１０を備える。論理回路４１０は、上記した送信データ合成処理部２０１及び受信データ分離処理部３０１（図６参照）をＦＰＧＡの回路ブロックとして備える。
【００５７】
また、光多重化装置１は、オペアンプ４１１と、Ａ／Ｄ変換回路４１３とが装置の筐体内に内蔵されている。オペアンプ４１１は、基板高さセンサ１５３のセンサ素子１５３Ａの検出信号を増幅する。センサ素子１５３Ａは、例えば発光部が発したレーザの反射光を受信し、受光量に応じたアナログ信号を変位センサ信号ＤＩＳＤとして出力するフォトディテクタ（Photo detector：ＰＤ）など受光素子である。オペアンプ４１１は、センサ素子１５３Ａが出力する変位センサ信号ＤＩＳＤを増幅してＡ／Ｄ変換回路４１３に出力する。Ａ／Ｄ変換回路４１３は、オペアンプ４１１から入力された変位センサ信号ＤＩＳＤを論理回路４１０が処理するデジタル信号に変換する。論理回路４１０の送信データ合成処理部２０１は、Ａ／Ｄ変換回路４１３から入力される変位センサ信号ＤＩＳＤ（デジタル信号）を他のデータ（画像データＩＭＧＤなど）と多重化して通信回線１２０を介して光多重化装置３に送信する。光多重化装置３の受信データ分離処理部３０１は、光多重化装置１から送信さえたフレームデータＦＲＭＤから変位センサ信号ＤＩＳＤを分離する処理を行い、後述する切替手段４０１からコントローラ８６に出力する。
【００５８】
上記した構成の光多重化装置１では、オペアンプ４１１及びＡ／Ｄ変換回路４１３を内蔵することにより、多重化処理を行う論理回路４１０と、オペアンプ４１１及びＡ／Ｄ変換回路４１３とが実装される基板をワンボードで構成できる。このような構成では、例えば基板高さセンサ１５３内にオペアンプ４１１及びＡ／Ｄ変換回路４１３をセンサ素子１５３Ａとともに内蔵させた場合の構成に比べて、Ａ／Ｄ変換回路４１３と論理回路４１０とを接続する配線（例えば、ＲＳ−４２２に準拠したシリアルケーブル）などが不要となる。これにより、通信線の数、基板（ボード）の数等が削減できるため、装着装置１０の製造コストの低減が図れる光多重化装置１が構成できる。
【００５９】
（多重化通信システムの通信の確立及び通信エラー処理）
次に、多重化通信システムの起動時の通信確立及び通信中のエラー処理について説明する。図９に示すように、光多重化装置３は、例えばＦＰＧＡで構成される論理回路４００を備える。論理回路４００は、送信データ合成処理部２０１（図５参照）、受信データ分離処理部３０１などの他に切替手段４０１をＦＰＧＡの回路ブロックとして備える。光多重化装置３は、通信確立及び通信エラーを示す信号を他の通信線を共有してコントローラ８６に送信する。詳述すると、図９に示すように、光多重化装置３は、シリアル通信が可能なケーブル４１５（例えば、ＲＳ−４２２に準拠するもの）を介してコントローラ８６に接続されている。ケーブル４１５は、光多重化装置１から転送されたフレームデータＦＲＭＤから光多重化装置３が分離した変位センサ信号ＤＩＳＤをコントローラ８６（Ｉ／Ｏボード９３）に出力する通信線である。
【００６０】
光多重化装置３は、外部端子３Ａがケーブル４１５を介してコントローラ８６の外部端子８６Ａに接続されている。また、光多重化装置３の切替手段４０１は、外部端子３Ａから出力する信号を、変位センサ信号ＤＩＳＤ、光多重化装置３の通信確立を示す多重内部状態信号ＳＩ１及び通信エラーを示す多重異常信号ＳＩ２に切り替える処理を行う。光多重化装置３は、多重化通信システムの起動時において光多重化装置１との通信回線１２０が構築されたことを検出すると、多重内部状態信号ＳＩ１を外部端子３Ａからコントローラ８６へ出力する。コントローラ８６は、外部端子８６Ａの入力信号が入力される入力部４２１と、信号ＳＩ１，ＳＩ２を処理する処理部４２２とを備える。入力部４２１及び処理部４２２は、例えば、コントローラ８６のＣＰＵ上で動作する処理モジュール（プログラム）である。そして、入力部４２１は、例えば外部端子８６Ａ（ケーブル４１５）から入力される信号のヘッダ部分を判定し、変位センサ信号ＤＩＳＤであればＩ／Ｏボード９３に出力し、信号ＳＩ１，ＳＩ２であれば処理部４２２に出力する。処理部４２２は、入力された信号ＳＩ１，ＳＩ２に応じてアンプ部８９（図３参照）の起動、停止等の処理を実行する。
【００６１】
次に、多重化通信システムの通信の確立処理及び通信中のエラー処理について、図１０及び図１１に示すフローチャートに従って説明する。
まず、コントローラ８６は、装着装置１０の起動にともなって処理（図１０の左側のフローの処理）を開始する。コントローラ８６は、例えば、生産ラインのネットワークに接続された統括制御装置（図示略）から生産ジョブの指令を受信する（ステップＳ１１）。なお、装着装置１０は、コントローラ８６が装着装置１０内のメモリから生産ジョブを読み出して処理する単独で動作する装置として構成してもよい。コントローラ８６は、生産ジョブの開始に先立ち、通信回線１２０の確立を示す多重内部状態信号ＳＩ１を光多重化装置３から受信する処理を開始する（ステップＳ１２）。コントローラ８６は、光多重化装置３から多重内部状態信号ＳＩ１が入力されるまで待ち状態となる（ステップＳ１３：ＮＯ）。
【００６２】
一方、光多重化装置３は、装着装置１０の起動にともなって処理（図１０の右側のフローの処理）を開始する。光多重化装置３は、メモリ等からコンフィグレーションデータを読み出して切替手段４０１等を含む論理回路４００内の回路ブロックを構築する処理を開始する（ステップＳ２１）。光多重化装置３は、コンフィグレーションが完了すると、送信データ合成処理部２０１（図５参照）が対向する光多重化装置１の受信データ分離処理部３０１（図６参照）に向けて通信回線１２０を構築する処理を開始する確認信号を送信する（ステップＳ２２）。光多重化装置３は、光多重化装置１から応答信号を受信するまで定期的に確認信号を送信して通信回線１２０の構築を実行する（ステップＳ２３：ＮＯ）。光多重化装置３は、光多重化装置１との間で通信回線１２０の構築が完了すると（ステップＳ２３：ＹＥＳ）、コントローラ８６に向けて通信を確立した旨の多重内部状態信号ＳＩ１を送信する（ステップＳ２４）。この際、光多重化装置３は、切替手段４０１により外部端子３Ａから出力する信号を多重内部状態信号ＳＩ１に切り替えてケーブル４１５からコントローラ８６に出力する。また、コントローラ８６の入力部４２１は、多重内部状態信号ＳＩ１を検出し、処理部４２２に出力する。処理部４２２は、多重内部状態信号ＳＩ１を受信し通信回線１２０の確立を検出すると（ステップＳ１３：ＹＥＳ）、アンプ部８９を起動する（図１１のステップＳ１４）。コントローラ８６は、アンプ部８９から起動の完了を示す信号が入力されるまではアンプ部８９に対する制御を停止する（ステップＳ１５：ＮＯ）。コントローラ８６は、アンプ部８９の起動完了を検出すると（ステップＳ１５：ＹＥＳ）、確立された通信回線１２０を介した多重化通信システムにおいて装着作業に拘わるデータを伝送しつつ、回路基板１００への電子部品の装着作業を開始する（ステップＳ１６）。なお、コントローラ８６は、通信回線１２０の確立と同様に、光多重化装置１，５の間の通信回線１２１の確立の確認処理を行う。
【００６３】
一方、光多重化装置３は、通信回線１２０を確立すると、光多重化装置１とのデータ伝送を開始する（図１１のステップＳ２５）。光多重化装置３は、作業中の通信エラーを監視する。例えば、光多重化装置３の受信データ分離処理部３０１は、光モジュール３４２（図６参照）から非多重化部３１９に入力される電流信号に基づいた受信信号強度（ＲＳＳＩ）を定期的に判定する（ステップＳ２６：ＮＯ）。非多重化部３１９は、光モジュール３４２の受信信号強度が低下した場合（ステップＳ２６：ＹＥＳ）に、通信回線１２０の断線等の異常を検出しコントローラ８６に多重異常信号ＳＩ２を送信する（ステップＳ２７）。なお、非多重化部３１９は、通信エラーを受信信号強度で判定せずに、他の方法、例えば確認信号を光多重化装置１に定期的に送信してその応答信号を確認することで判定する構成でもよい。
【００６４】
また、光多重化装置１，３は、通信回線１２０の通信エラーの他に、多重化の対象信号を出力する装置との接続を監視する。例えば、光多重化装置３は、コントローラ８６やアンプ部８９との接続に異常がないかを定期的に監視する。また、例えば、光多重化装置１は、リニアスケール１５１やスレーブ１６２などとの接続に異常がないかを定期的に監視する。光多重化装置１，３は、他の装置から所定時間だけ入力がない場合や確認信号に対する応答がない場合に接続の異常を検出する。光多重化装置１，３は、接続異常を検出するとコントローラ８６に多重異常信号ＳＩ２を送信する（ステップＳ２７）。
【００６５】
処理部４２２は、装着装置１０が装着作業を開始すると、光多重化装置３から多重異常信号ＳＩ２の入力があるか否かを監視する（ステップＳ１７）。コントローラ８６は、処理部４２２に対して多重異常信号ＳＩ２の入力がなければ（ステップＳ１８：ＮＯ）、装着作業（ステップＳ１６，Ｓ１７）を継続して実行する。また、コントローラ８６及び処理部４２２は、光多重化装置３から多重異常信号ＳＩ２が入力されると（ステップＳ１８：ＹＥＳ）、アンプ部８９等の各装置を停止する及び表示装置１３（図１参照）にアラームを表示するなどのエラー処理を実行する（ステップＳ１９）。
【００６６】
上記構成では、ケーブル４１５が変位センサ信号ＤＩＳＤを出力するだけでなく、多重内部状態信号ＳＩ１及び多重異常信号ＳＩ２を出力する通信線として共有できるため、コントローラ８６と光多重化装置３とを接続する配線の数が削減できる。また、切替手段４０１は、論理回路４００上に構成される回路ブロックである。従って、光多重化装置３は、ケーブル４１５を共有するためにハードウェア等の処理回路を追加する必要がない。結果として、この構成では、処理回路の追加等をすることなく通信線の数が削減できるため、光多重化装置３、ひいては装着装置１０の製造コストの低減が図れる。
【００６７】
（アンプ部８９の起動タイミング）
次に、アンプ部８９の起動タイミングについて説明する。上記した通り、光多重化装置３は、装着装置１０の起動にともなって、コンフィグレーションデータに基づいて切替手段４０１等を含む論理回路４００内の回路ブロックを構築する処理を行う（図１０のステップＳ２１参照）。また、光多重化装置３は、コンフィグレーションが完了すると光多重化装置１と通信回線１２０の構築を開始する（ステップＳ２２，Ｓ２３）。従って、装着装置１０は、起動してから装着作業が開始できる状態になるまでには多重化通信システムを準備する一定時間を要する。
【００６８】
一方、アンプ部８９は、起動にともなって対向する装置（リニアスケール１５１やエンコーダ１４０）の状態を確認する必要がある。しかしながら、上記した通り、装着装置１０は、起動を開始してから一定時間はデータ伝送が困難であるため、光多重化装置３などの多重化装置とアンプ部８９とを同時に起動させるとアンプ部８９からリニアスケール１５１やエンコーダ１４０への状態確認を行う通信がエラーとして処理されることとなる。そこで、本実施例の光多重化装置３は、アンプ部８９との起動タイミングの調整が図られている。光多重化装置３は、ステップＳ２３（図１０参照）において通信回線１２０の確立を判定している。また、コントローラ８６（処理部４２２）は、光多重化装置３が通信回線１２０の確立を検出して送信する多重内部状態信号ＳＩ１を受信するまではアンプ部８９を起動しない設定となっている（ステップＳ１３）。これにより、アンプ部８９は、通信回線１２０が確実に確立されてから対向するリニアスケール１５１やエンコーダ１４０に対する通信を開始するため、通信エラーなどの不具合が生じることなく適切にデータの送受信が行われる。
【００６９】
なお、コントローラ８６（処理部４２２）は、多重内部状態信号ＳＩ１による判定を行わずに、光多重化装置１，３の起動が開始される時点を起点とした遅延時間（以下、「起動遅延時間」という）が経過した後にアンプ部８９を起動する設定でもよい。図１０に示すように、ステップＳ２１における起動時のコンフィグレーションは、例えば回路ブロックの構築が完了するまでに約１ｓ（秒）を要する。また、ステップＳ２２における通信確立の処理は、例えば光多重化装置１，３，５の通信回線１２０が確立されるまでに約３ｓ（秒）を要する。従って、コントローラ８６は、起動から例えば５秒の起動遅延時間が経過した後に、アンプ部８９を起動することで、アンプ部８９とエンコーダ１４０とのデータの送受信を適切に実施させることが可能となる。また、上記した起動遅延時間が経過したか否かの確認は、コントローラ８６が実施せずに、光多重化装置３がコントローラ８６に対して通知する構成でもよい。
【００７０】
（Ｙ軸方向スライド機構５２のマークカメラ４９及び光多重化装置１）
次に、マークカメラ４９と光多重化装置１との接続の一例について説明する。
図１２に示すように、光多重化装置１の論理回路４１０は、送信データ合成処理部２０１及び受信データ分離処理部３０１の他に、マークカメラ４９の撮像素子４９Ａが出力する画像データＩＭＧＤを処理する画像処理部５０１をＦＰＧＡの回路ブロックとして備える。なお、図１２は論理回路４１０の一部を示している。撮像素子４９Ａは、例えば、ＣＭＯＳ等の撮像素子と、この撮像素子に被写像を結像するレンズとを有し、回路基板１００（図２参照）を撮像する。画像処理部５０１は、例えば、撮像素子４９Ａから入力された画像データＩＭＧＤの画素位置の判定や画像領域の抽出などの処理を実施しＣＰＵ５１８に転送する。画像処理部５０１は、例えば、画像ボード９１（図３参照）が備えるデジタルインターフェース（GigE-vision（登録商標）等）の通信プロトコルに準拠したデータ形式の画像データＩＭＧＤをＣＰＵ５１８に転送する。ＣＰＵ５１８は、ＦＰＧＡに集積される専用のプロセッサ（ＡＲＭコアなど）である。ＣＰＵ５１８は、例えば、画像データＩＭＧＤに対して任意の処理（例えば、２値化）を施して後述する制御用ネットワークＳＬＡＶＥ処理用ＩＰ（以下、「スレーブ処理用ＩＰ」という）５１４に転送する。また、ＣＰＵ５１８は、例えば、作業中に不具合が生じ作業者の指示に基づいてコントローラ８６が処理前の画像データを要求してきた場合には、画像データＩＭＧＤに対して任意の処理を施さずに、画像処理部５０１から出力される画像データＩＭＧＤをそのままスレーブ処理用ＩＰ５１４に転送する。この画像データＩＭＧＤは、例えば、コントローラ８６が表示装置１３（図１参照）に表示し作業者により確認される。また、画像処理部５０１は、例えば、受信データ分離処理部３０１から入力された撮像の開始、撮像条件（ゲイン）の変更、撮像完了などを示す制御信号（パラレルＩ／Ｏ信号ＰＩＯＤ）に応じてマークカメラ４９を制御する。
【００７１】
この構成では、マークカメラ４９は撮像素子４９Ａの画像データＩＭＧＤを処理する回路等を備える必要がない。また、光多重化装置１は、撮像素子４９Ａが出力した画像データＩＭＧＤを処理する画像処理部５０１が多重化処理を行う論理回路４１０の回路ブロックで構成されている。つまり、光多重化装置１は、画像データＩＭＧＤを処理するためにハードウェア等の処理回路を追加する必要がない。従って、この構成では、マークカメラ４９側の画像処理回路をなくすことができるとともに、同等の処理を行う画像処理部５０１を論理回路４１０の回路ブロックで構成することで部品点数の削減や製造コストの低減が図れる。また、この構成では、マークカメラ４９の小型化や構造の簡略化が図れるため、マークカメラ４９の取付場所の自由度が向上する。なお、画像処理部５０１を、例えば論理検証がなされたＩＰコアにより構成し製造コストの低減を図ってもよい。この場合、図１２に示す接続の一例において、画像処理部５０１は、撮像素子４９Ａが出力した画像データＩＭＧＤを、画像ボード９１が備えるデジタルインターフェースに応じた通信プロトコル（画像伝送規格）で出力可能なＩＰコアにより構成してもよい。また、例えば図３に示す接続の一例のように光多重化装置１とマークカメラ４９とをGigE-vision（登録商標）に準拠したＧｉｇＥケーブルＧｉｇＥで接続する構成では、GigE-vision（登録商標）に準拠したデジタルインターフェースのデータ形式で画像データＩＭＧＤを出力可能、且つ入力可能なＩＰコアにより画像処理部５０１を構成してもよい。
【００７２】
（光多重化装置１における制御用ネットワークの処理）
また、図１２に示すように、論理回路４１０は、ＭＩＩインターフェース（ＭＩＩ−Ｉ／Ｆ）５１１，５１２及びスレーブ処理用ＩＰ５１４を備える。ＭＩＩインターフェース５１１，５１２及びスレーブ処理用ＩＰ５１４は例えばＩＰコアである。受信データ分離処理部３０１は、通信回線１２０を介して光モジュール２４２が受信したフレームデータＦＲＭＤから制御用データＣＴＬＤなどの各種データを分離し誤り検出・訂正処理を行う。ＭＩＩインターフェース５１１，５１２は、ＭＡＣ（Ｍｅｄｉａ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌ）層とＰＨＹ（Ｐｈｙｓｉｃａｌ ｌａｙｅｒ ｄｅｖｉｃｅ）層とを接続するインターフェースである。ＭＩＩインターフェース５１２は、受信データ分離処理部３０１から入力される自局向けのデータ（制御用データＣＴＬＤなど）をスレーブ処理用ＩＰ５１４に転送する。また、ＭＩＩインターフェース５１２は、スレーブ処理用ＩＰ５１４が処理した制御用データＣＴＬＤを送信データ合成処理部２０１に転送する。なお、ＭＩＩインターフェース５１１は、転送用のインターフェースであり、スレーブ処理用ＩＰ５１４が他のスレーブ（ヘッド部２２の光多重化装置５のスレーブ４５など）にデータを転送するインターフェースとして用いられる。
【００７３】
スレーブ処理用ＩＰ５１４は、例えば、ＭＥＣＨＡＴＲＯＬＩＮＫ（登録商標）−ＩＩＩなどの制御用ネットワークのスレーブ側のＩＰコアであり、センサや表示ランプなどの複数の素子の信号などを固定部側（コントローラ８６側）のＭＡＳＴＥＲ処理用ＩＰ（図示略）と送受信する。入出力部５１９は、各種センサや表示ランプのデータの取り込みや出力タイミングの調整を行う。ＣＰＵ５１８は、スレーブ処理用ＩＰ５１４と入出力部５１９とが送受する制御用データＣＴＬＤの転送先を調停し、制御用データＣＴＬＤの高速な処理時間を保証するリアルタイム制御を実行する。スレーブ処理用ＩＰ５１４及びＣＰＵ５１８は、例えばＥｔｈｅｒｎｅｔ（登録商標）（１００ＢＡＳＥ−ＴＸ）に準拠した高速通信で制御用データＣＴＬＤを送受信する。なお、スレーブ処理用ＩＰ５１４及びＣＰＵ５１８は、図３のスレーブ１６２に対応する。また、図１２に示す構成では、光多重化装置１は、スレーブ１６２をＦＰＧＡの論理回路４１０の一部として内蔵する構成となっている。
【００７４】
論理回路４１０は、内部ブロックとして備えるＭＩＩインターフェース５１１，５１２及びスレーブ処理用ＩＰ５１４のＩＰコアにより制御用データＣＴＬＤを処理する。スレーブ処理用ＩＰ５１４は、例えば高速通信の制御用ネットワークにより入出力部５１９に接続されるセンサなどから出力される制御用データＣＴＬＤをＭＩＩインターフェース５１２に出力する。また、スレーブ処理用ＩＰ５１４は、コントローラ８６の制御用ボード９４から送信された制御用データＣＴＬＤをＭＩＩインターフェース５１２から入力し、Ｙ軸方向スライド機構５２が備える表示ランプ（図示略）に出力して点灯又は消灯を行う。これにより、光多重化装置１は、制御用データＣＴＬＤを高速通信で伝送するためにハードウェア等の処理回路を追加する必要がない。結果として、この構成では、制御用データＣＴＬＤを処理する回路を論理回路４１０のＩＰコアで処理することで、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）などの特定用途向けＩＣを使用した場合に比べ、高集積化、低コスト化及び省スペース化を図ることが可能となる。
【００７５】
（アンプ部８９とリニアスケール１５１との通信）
次に、アンプ部８９とＹ軸方向スライド機構５２（図３参照）のリニアスケール１５１との通信について説明する。図１３に示すように、光多重化装置１は、送受信切替手段６０１及びプロトコル変換手段６０４を介してリニアスケール１５１と接続されている。なお、図１３は、説明を理解し易くするために光多重化装置１，３が備える各装置を省略して示している。本実施例のリニアスケール１５１は、プロトコル変換手段６０４を介してアンプ部８９（アンプ１３２）と同期式の半２重通信によりリニアスケール信号ＬＳＤの送受信を行う。同期式通信は、例えば、ＨＤＬＣ（High level Data Link Control procedure）の通信規格に準拠した通信であり、通信速度は例えば８Ｍｂｐｓである。また、この同期式通信は、ノイズに強いマンチェスタ符号を用いてデータが伝送されるものとする。この場合、符号化後の通信速度は４Ｍｂｐｓである。
【００７６】
本実施例のリニアスケール１５１は、アンプ１３２が処理する通信プロトコル（例えばＨＤＬＣ）と異なる通信プロトコルで通信を行う。プロトコル変換手段６０４は、リニアスケール１５１の入出力データをＨＤＬＣに準拠した同期式通信の入出力データに変換し送受信切替手段６０１に出力する。送受信切替手段６０１は、プロトコル変換手段６０４との半２重通信の送信及び受信を切り替える。同様に、光多重化装置３が備える送受信切替手段６０２は、アンプ部８９と接続される通信線における半２重通信の送受信を切り替える。なお、送受信切替手段６０１，６０２及びプロトコル変換手段６０４は、例えばＦＰＧＡの回路ブロックである。この場合、送受信切替手段６０１及びプロトコル変換手段６０４は、図９に示す論理回路４１０の回路ブロックとして構成してもよい。
【００７７】
図１４は、アンプ部８９とリニアスケール１５１との半２重通信の一例を示している。アンプ部８９及びリニアスケール１５１の各々は、周期Ｔ１の間にデータの送信をそれぞれ１回実施する。周期Ｔ１は例えば６１μｓである。アンプ部８９は、周期Ｔ２においてリニアスケール１５１に向けてデータＤＡＴＡ１（リニアスケール信号ＬＳＤ）を送信する。周期Ｔ２は、例えば３０μｓである。アンプ部８９は、データＤＡＴＡ１の先頭に開始フラグＳ１を付加し、データＤＡＴＡ１の最後に終了フラグＥ１を付加して送受信切替手段６０２に出力する。開始フラグＳ１及び終了フラグＥ１は、任意のビット値であり例えば「０１１１１１１０」の８ビットのデータである。また、アンプ部８９は、１周期前のデータ伝送が終了して次のデータＤＡＴＡ１の送信を開始する前に、同期を確立するためのダミーデータＤ１を送信する。ダミーデータＤ１は、例えば「１１１１・・・」のビット値であり、同一の信号レベル（例えばハイレベル）のビットが連続するデータである。このデータＤＡＴＡ１の送信は、光多重化装置３（フレーム分割部２２２）によりフレームデータＦＲＭＤの対応するビット位置のビット幅に分割されて伝送される。
【００７８】
また、リニアスケール１５１は、周期Ｔ２が終了した後、送受信の切替時間Ｔ３の経過後の周期Ｔ４においてアンプ部８９に向けてデータＤＡＴＡ２（リニアスケール信号ＬＳＤ）を送信する。切替時間Ｔ３は例えば１μｓである。周期Ｔ４は、例えば３０μｓである。なお、リニアスケール１５１から出力されるデータは、上記したプロトコル変換手段６０４（図１３）によりＨＤＬＣに準拠したデータＤＡＴＡ２に変換され開始フラグＳ２及び終了フラグＥ２が付加される。プロトコル変換手段６０４により変換されたデータ（データＤＡＴＡ２等）は、送受信切替手段６０１を通じて光多重化装置３に向けて転送され、光多重化装置３の送受信切替手段６０２からアンプ部８９に出力される。また、送受信切替手段６０２は、切替時間Ｔ３が経過してデータ（データＤＡＴＡ２等）の送信を開始する前に、アンプ部８９との同期を確立するためのダミーデータＤ２を送信する。
【００７９】
上記した半２重通信において、送受信切替手段６０２は、例えば、ダミーデータＤ１から開始フラグＳ１に信号レベルが変わる（ビット値が「１」から「０」に変わる）ビットの立ち下がりで送信の開始を検出する。また、送受信切替手段６０２は、終了フラグＥ１，Ｅ２を示すビット値「０１１１１１１０」を検出した回数で送信の終了を検出する。例えば、送受信切替手段６０２は、ビットの立ち下がりを検出してからビット値「０１１１１１１０」を１回検出、即ち終了フラグＥ１を検出するとアンプ部８９との通信の送受信を切り替える。また、送受信切替手段６０２は、ビットの立ち下がりを検出してからビット値「０１１１１１１０」を３回（終了フラグＥ１，Ｅ２及び開始フラグＳ２）検出、即ち終了フラグＥ２を検出した時点で、アンプ部８９との通信の送受信を切り替える。これにより、送受信切替手段６０２は、データＤＡＴＡ１及びデータＤＡＴＡ２のビット幅が異なるデータ構造（通信規格）の半２重通信であっても、送信及び受信を切り替えるタイミングを適切に検出することが可能となる。なお、送受信切替手段６０１は、送受信切替手段６０２と同様の処理をプロトコル変換手段６０４の入出力データに対して行うことで送信及び受信を切り替えるタイミングを適切に検出することが可能となる。
【００８０】
また、図１３に示すように、光多重化装置１は、アンプ部８９からの同期式通信のデータＤＡＴＡ１を受信側で蓄積するバッファ部６０５を備える。同様に、光多重化装置３は、リニアスケール１５１からの同期式通信のデータＤＡＴＡ２を受信側で蓄積するバッファ部６０６を備える。バッファ部６０５，６０６は、例えば、ＦＩＦＯ（First In First Out）方式の記憶領域を備える。ここで、図１４に示す例では、周期Ｔ２においてアンプ部８９からリニアスケール１５１に送信されるデータのうち、開始フラグＳ１から終了フラグＥ１までの各ビットは、同期が保たれた状態で受信側の光多重化装置１において送受信切替手段６０１からプロトコル変換手段６０４に出力される必要がある。しかしながら、図８に示すように、リニアスケール信号ＬＳＤ（データＤＡＴＡ１）は、割り当てられたクロックのフレームデータＦＲＭＤの特定のビット位置で１ビットごとに送信されるため、アンプ部８９からリニアスケール１５１への通信が連続に送信されない。つまり、アンプ部８９からリニアスケール１５１へのデータ伝送は、光多重化装置１，３の多重化通信による遅延時間が生じる。このため、アンプ部８９及びリニアスケール１５１のデータ伝送は、このような多重通信の遅延の他に、データの誤り発生率、ジッタ等に起因して同期ずれが生じる虞がある。
【００８１】
そこで、本実施例の光多重化装置１，３では、受信側においてリニアスケール信号ＬＳＤを一時的に蓄積するバッファ部６０５，６０６を設けることで同期式通信の構築を可能とする。例えば、バッファ部６０５は、予め設定されたデータ量、例えば１ビット幅（マンチェスタ符号化後の２ビット分）のデータ量のリニアスケール信号ＬＳＤを蓄積した後に、送受信切替手段６０１への送信を開始する構成となっている。なお、バッファ部６０５の記憶領域の容量は、多重化通信のデータ転送レートや同期式通信のデータＤＡＴＡ１が出力されるデータ出力間隔時間等に基づいてシミュレーションを行って設定される。バッファ部６０５は、アンプ部８９から送信され受信データ分離処理部３０１（図５参照）が復号、誤り処理をして出力したリニアスケール信号ＬＳＤを一時的に蓄積し送受信切替手段６０１へ出力する。これにより、送受信切替手段６０１は、多重化通信による遅延時間等がバッファ部６０５により解消され、同期が保たれた状態でリニアスケール信号ＬＳＤが転送される。従って、光多重化装置１は、リニアスケール信号ＬＳＤをバッファ部６０５に蓄積して送受信切替手段６０１からプロトコル変換手段６０４に出力することで多重化通信を介したデータ伝送による遅延等が生じてもアンプ部８９とプロトコル変換手段６０４（リニアスケール１５１）との間において同期式通信が可能となる。同様に、光多重化装置３は、プロトコル変換手段６０４からのリニアスケール信号ＬＳＤをバッファ部６０６に蓄積することで、アンプ部８９とプロトコル変換手段６０４との間において同期式通信が可能となる。なお、本実施例の装着装置１０は、データ種に応じて誤り訂正の処理方法が選択可能であるため、上記した同期式通信の同期ずれを防止するためにより適切な処理時間の誤り訂正処理が設定可能となる。
【００８２】
以上、詳細に説明した本実施例によれば以下の効果を奏する。
＜効果１＞本実施例の装着装置１０では、データ転送レート及びデータ処理時間（許容遅延時間）が互いに異なるデータ種（画像データＩＭＧＤ、制御用データＣＴＬＤ、エンコーダ信号ＥＮＣＤ、変位センサ信号ＤＩＳＤ及びパラレルＩ／Ｏ信号ＰＩＯＤ）ごとに、送信データ合成処理部２０１によりデータ種に応じた誤り処理を行い、多重化部２１９によりフレームデータＦＲＭＤに多重化して送信する。受信側の非多重化部３１９は、フレームデータＦＲＭＤを個々のデータに分離処理する。分離処理された個々のデータは、復号訂正処理部３１１などによってデータ種に応じた誤りの検出処理又は誤りの検出・訂正処理が行われる。
【００８３】
これにより、異なるデータ種ごとに誤り検出のための設定処理を行なって送信することができるため、受信側では多重化を解除して個々のデータを分離してやれば、データごとに好適な誤り検出や誤り訂正のための設定処理が施される。従って、データ種の異なるデータに対し、個々に設定される誤り検出や誤り訂正のための設定処理に基づいて最適化した誤り検出や検出・訂正の処理を行なうことができる。また、装着装置１０は、フレームデータＦＲＭＤ（多重化データ列）の全体に誤り処理は行なわないので、受信側においてフレームデータＦＲＭＤの全体に施された誤りの確認処理は不要となる。
【００８４】
また、光多重化装置１は、多重化通信の処理の他に、従来から電子部品装着装置で行われていた機能を兼用している。具体的には、例えば、光多重化装置１は、Ｉ／Ｏ制御処理として、マークカメラ４９にトリガ信号ＴＲＩＧを送信する処理を行う（図３参照）。また、例えば、光多重化装置１は、センサ情報取込処理として、基板高さセンサ１５３が出力する変位センサ信号ＤＩＳＤを取り込む処理を行う（図９参照）。また、例えば、光多重化装置１のプロトコル変換手段６０４は、通信プロトコル変換処理として、リニアスケール１５１の入出力データをＨＤＬＣに準拠した同期式通信の入出力データに変換する（図１３参照）。また、例えば、光多重化装置１は、画像入力処理として、マークカメラ４９の撮像素子４９Ａが出力する画像データＩＭＧＤを取り込む処理を行う（図１２参照）。また、光多重化装置１のスレーブ処理用ＩＰ５１４は、センサや表示ランプなどの複数の素子の信号などを固定部側（コントローラ８６側）のＭＡＳＴＥＲ処理用ＩＰと送受信する処理を行う（図１２参照）。従来、電子部品装着装置は、このような機能を実現するための処理回路を通信装置とは別に備えていたが、本実施例の光多重化装置（光多重化装置１など）では、多重化処理を行うＦＰＧＡやＣＰＵなどの（処理回路）が兼用して上記した処理を行うことで、多重化装置１の製造コストの低減や省スペース化を図ることが可能となる。なお、多重化装置１は、Ｉ／Ｏ制御処理、センサ情報取込処理、通信プロトコル変換処理、画像入力処理、スレーブの通信処理のうち少なくとも１つの処理を兼用することで上記した効果と同様の効果を得ることができる。
【００８５】
＜効果２＞フレームデータＦＲＭＤは、マークカメラ４９などの撮像の完了を示すパラレルＩ／Ｏ信号ＰＩＯＤ、スレーブ４５，１６２に接続されるセンサなどの制御用データＣＴＬＤ及びリニアスケール１５１のリニアスケール信号ＬＳＤなどが含まれている。装着装置１０は、装着作業に特に必要なこれらのデータを多重化するとともに、データ種に応じた誤り検出を施すことによって、装置間を接続する通信線の数の削減と装着作業に係るデータの適切な伝送との両立が図れる。
【００８６】
＜効果３＞コントローラ８６は、光多重化装置３が通信回線１２０の確立を検出して出力する多重内部状態信号ＳＩ１を受信するまでアンプ部８９を起動しない（図１０のステップＳ１３参照）。これにより、アンプ部８９は、通信回線１２０が確実に確立されてから対向するエンコーダ１４０に対する状態の問い合わせ等の通信を開始するため、起動時に通信エラーにより状態確認が不能となるなどの不具合が生じることなく好適にデータの送受信が開始可能となる。
【００８７】
＜効果４＞光多重化装置１は、リニアスケール信号ＬＳＤを一時的に蓄積するバッファ部６０５（図１３参照）が設けられている。これにより、光多重化装置１は、リニアスケール信号ＬＳＤをバッファ部６０５に蓄積してからプロトコル変換手段６０４に出力することで多重化通信のデータ伝送による遅延等が生じてもアンプ部８９とプロトコル変換手段６０４（リニアスケール１５１）との間において同期式通信が可能となる。
【００８８】
＜効果５＞光多重化装置１が備える送受信切替手段６０１（図１３参照）は、アンプ部８９とリニアスケール１５１との間の半２重通信において、ダミーデータＤ１（図１４参照）から開始フラグＳ１に信号レベルが変わるビットの立ち下がりで送信の開始を検出する。また、送受信切替手段６０１は、終了フラグＥ１，Ｅ２及び開始フラグＳ２を示すビット値を検出した回数で送信の終了を検出する。これにより、送受信切替手段６０１は、データＤＡＴＡ１及びデータＤＡＴＡ２のビット幅が異なるデータ構造（通信規格）の半２重通信であっても、送信及び受信を切り替えるタイミングを適切に検出することが可能となる。また、送受信切替手段６０１は、開始フラグＳ１のビット値を分析・判定等せずに、ビットの立ち下がりのみで送信の開始が判定できる。従って、送受信切替手段６０１は、小規模な処理回路で実現でき、例えば、ＦＰＧＡの回路ブロックで構成することで光多重化装置１の製造コストの低減が可能となる。
【００８９】
＜効果６＞光多重化装置１は、プロトコル変換手段６０４を備える。プロトコル変換手段６０４は、アンプ部８９（アンプ１３２）が処理する通信プロトコルと異なる通信プロトコルでデータ伝送を行うリニアスケール１５１の入出力データを、アンプ部８９の通信プロトコルに適合した入出力データに変換する。これにより、光多重化装置１は、リニアスケール１５１のプロトコルに応じてプロトコル変換手段６０４の回路ブロックを変更することで、アンプ部８９と異なる通信プロトコルのリニアスケール１５１を接続することが可能となる。
【００９０】
＜効果７＞装着装置１０は、光多重化装置３とコントローラ８６とを接続するケーブル４１５が変位センサ信号ＤＩＳＤを出力するだけでなく、通信の確立及び通信エラーを示す信号ＳＩ１，ＳＩ２を出力する通信線として共有する構成となっている。これにより、通信線の数の削減が図れるため、光多重化装置３、ひいては装着装置１０の製造コストの低減が図れる。
【００９１】
＜効果８＞光多重化装置１は、センサ素子１５３Ａ（図９参照）が出力する変位センサ信号ＤＩＳＤを処理するオペアンプ４１１及びＡ／Ｄ変換回路４１３を内蔵することにより、多重化処理を行う論理回路４１０と、オペアンプ４１１及びＡ／Ｄ変換回路４１３とが実装される基板をワンボードで構成できる。これにより、通信線の数、基板（ボード）の数等が削減できるため、装着装置１０の製造コストの低減が図れる光多重化装置１が構成できる。
【００９２】
＜効果９−１＞光多重化装置１（図１２参照）は、マークカメラ４９の撮像素子４９Ａが出力する画像データＩＭＧＤを処理する画像処理部５０１が、多重化処理を行う論理回路４１０の回路ブロックで構成されている。これにより、光多重化装置１は、論理回路４１０が多重化処理とカメラとしての機能を兼用することで、画像データＩＭＧＤを処理するためにハードウェア等の処理回路を追加する必要がない。従って、この構成では、マークカメラ４９側の画像処理回路をなくすことができるとともに、同等の処理を行う画像処理部５０１を論理回路４１０の回路ブロックで構成することで部品点数の削減や製造コストの低減が図れる。また、この構成では、マークカメラ４９の小型化や構造の簡略化が図れるため、マークカメラ４９の取付場所の自由度が向上する。また、画像処理部５０１をＩＰコアにより構成することでより製造コストの低減が可能となる。
【００９３】
＜効果９−２＞論理回路４１０は、ＭＩＩインターフェース５１１，５１２及びスレーブ処理用ＩＰ５１４のＩＰコアにより制御用データＣＴＬＤを処理する。この構成では、制御用データＣＴＬＤを処理する回路を論理回路４１０のＩＰコアで処理することで、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）などの特定用途向けＩＣを使用した場合に比べ、高集積化、低コスト化及び省スペース化を図ることが可能となる。
【００９４】
ここで、電磁モータ４３及びリニアモータ５６，６０は、電磁モータの一例である。パーツカメラ４７及びマークカメラ４９は、撮像装置の一例である。エンコーダ信号ＥＮＣＤ及びリニアスケール信号ＬＳＤは、エンコーダ信号の一例である。アンプ部８９は、駆動制御部の一例である。通信回線１２０，１２１は、通信回線の一例である。外部端子３Ａは、外部出力端子の一例である。送信データ合成処理部２０１のＦＥＣ付与部２１１〜２１３、フレーム分割部２３２は、誤り設定手段の一例である。フレームデータＦＲＭＤは、多重化データ列の一例である。多重化部（ＭＵＸ）２１９は、多重化手段の一例である。非多重化部（ＤＥＭＵＸ）３１９は、復元手段の一例である。また、復号訂正処理部３１１〜３１３、複数回一致検出部３３４は、誤り確認手段の一例である。画像データＩＭＧＤ、制御用データＣＴＬＤ、エンコーダ信号ＥＮＣＤ、リニアスケール信号ＬＳＤ、変位センサ信号ＤＩＳＤ及びパラレルＩ／Ｏ信号ＰＩＯＤは、異なるデータ種の一例である。リニアスケール信号ＬＳＤは、エンコーダ信号の一例である。図４に示す許容遅延時間は、データ処理時間の一例である。パーツカメラ４７及びマークカメラ４９から出力される撮像の完了を示す信号は、センサ素子から出力される検出信号の一例である。切替手段４０１は、切替手段の一例である。多重内部状態信号ＳＩ１は、確立信号の一例である。多重異常信号ＳＩ２は、エラー信号の一例である。論理回路４１０は、処理回路の一例である。オペアンプ４１１及びＡ／Ｄ変換回路４１３は、増幅部の一例である。画像処理部５０１は、画像処理手段の一例である。ＭＩＩインターフェース５１１，５１２及びスレーブ処理用ＩＰ５１４は、ＩＰコアの一例である。送受信切替手段６０１，６０２は、送受信切替手段の一例である。プロトコル変換手段６０４は、プロトコル変換手段の一例である。バッファ部６０５，６０６は、バッファ部の一例である。光多重化装置３の図１０に示すステップＳ２４の処理は、通知手段を構成する。ヘッド部２２は、可動部の一例である。電子部品は、ワークの一例である。
【００９５】
尚、本発明は上記の実施例に限定されるものではなく、本発明の趣旨を逸脱しない範囲内での種々の改良、変更が可能であることは言うまでもない。
例えば、本実施例では、光ファイバーケーブルを介した多重化通信を例に説明したが、本願はこれに限定されるものではない。他の有線通信（例えば、ＬＡＮケーブル、ＵＳＢケーブルなど）を介した多重化通信においても同様に適用でき、有線ではなく無線通信においても同様に適用することができる。なお、各通信方式を適用する場合には、フレームデータＦＲＭＤの構成やフレームデータＦＲＭＤに多重化するデータの種類等を適宜変更する。例えば、上記実施例では、フレームデータＦＲＭＤに画像データＩＭＧＤを含めたが、画像データＩＭＧＤをフレームデータＦＲＭＤが送信される多重化通信とは別の通信で伝送してもよい。あるいは、上記実施例では、装着装置１０は、可動部（Ｘ軸方向スライド機構５０、Ｙ軸方向スライド機構５２及びヘッド部２２）のうち、Ｙ軸方向スライド機構５２及びヘッド部２２に内蔵される各装置のデータ伝送が多重化通信システムによって行われたが、ヘッド部２２及びＹ軸方向スライド機構５２のどちらか一方、あるいはＸ軸方向スライド機構５０が備える装置のデータ伝送を多重化通信システムによって行ってもよい。これにより、固定部（基台２０のコントローラ８６）と、可動部に備える装置とを接続するケーブルの可撓性やデータ転送レートなどに応じて、可動部の各々の装置のデータを多重化通信システムにより伝送する必要があるか否かを選択できる装着装置１０が構成できる。
【００９６】
（フレーム設定手段）
また、上記実施例の装着装置１０は、ヘッド部２２がＹ軸スライダ５８にコネクタ４８を介して取り付けられワンタッチで着脱可能であり、種類の異なるヘッド部等に変更できる。なお、「着脱可能」とは、容易に装着・離脱させ得ることを意味し、例えば、装着装置１０を工場に設置した状態のままヘッド部２２が交換できることをいい、ワンタッチで取り付け、取り外しが可能な態様のものや、簡単な工具を用いて交換できる態様のものを含む。ヘッド部２２が着脱可能であれば、メンテナンスが容易に行える等、装着装置の利便性が向上する。
【００９７】
この着脱可能なヘッド部２２に対し、光多重化装置５の送信データ合成処理部２０１を、ヘッド部２２が有するエンコーダ１４０から入力されるエンコーダ信号ＥＮＣＤの入力数に応じて、フレームデータＦＲＭＤのエンコーダ信号ＥＮＣＤを設定するビット位置のうち入力データがない（エンコーダ信号ＥＮＣＤが入力されない）ビット位置のビット値を非処理対象に設定する構成としてもよい。具体的には、一例として、フレームデータＦＲＭＤは、エンコーダ信号ＥＮＣＤに割り当てたビットを８ビット幅だけ備えるものとする。送信データ合成処理部２０１は、Ｙ軸スライダ５８に接続されるヘッド部２２が交換されると、接続端子から確認信号を出力して新たに接続されたヘッド部２２が有するエンコーダ１４０の数を検出する。送信データ合成処理部２０１は、例えば、確認信号に対する応答からエンコーダ１４０が６個であることやエンコーダ１４０が接続されている外部端子がどれであるかなどを検出する。また、送信データ合成処理部２０１は、フレームデータＦＲＭＤのエンコーダ信号ＥＮＣＤに対応する８ビットのうち、入力データがない、即ちエンコーダ１４０が接続されていない２ビットに当該ビット位置が非処理対象であることを示すデータ（例えば、ビット値が常に「０」）を設定する。このような構成では、エンコーダ１４０の数、例えば吸着ノズル４１の位置等を変更する電磁モータ４３の数が少ないヘッド部２２に交換した場合にもフレームデータＦＲＭＤの構成等を変更することなく多重化通信を実行することができる。
【００９８】
また、ヘッド部２２の電磁モータ４３に対する電源供給は、電源線１４１などの有線に限らず、非接触給電により供給してもよい。
また、送信データ合成処理部２０１及び受信データ分離処理部３０１は、フレームデータＦＲＭＤの全体に誤り処理を施してもよい。
また、切替手段４０１を含む論理回路４００は、ロジックデバイスに限らず、専用の処理回路（ＩＣなど）で構成してもよい。
また、コントローラ８６が備える入力部４２１、処理部４２２、各種ボード（画像ボード９１など）は、ＣＰＵ上で動作するプログラムに限らず、ハードウェアで構成してもよい。
また、信号ＳＩ１，ＳＩ２を出力するケーブルは、変位センサ信号ＤＩＳＤを出力するケーブル４１５に限らず、他の通信線を用いてもよい。また、ケーブル４１５は、信号ＳＩ１，ＳＩ２のいずれか一方を出力するのに用いてもよい。
【００９９】
（別の実施例）
次に、上記実施例とは異なる別の実施例の装着装置７００について説明する。
図１５に示す装着装置７００は、ヘッド部７０１に２つのマークカメラ７０２，７０３を備える。また、ヘッド部７０１は、多重化通信を行う多重通信用ＦＰＧＡ７０７が搭載されるＦＰＧＡボードにデジタルインターフェースとして例えばGigE-vision（登録商標）の画像伝送規格に準拠したＧｉｇＥ用端子７０４，７０５が実装されている。マークカメラ７０２，７０３は、撮像した画像データＩＭＧＤをGigE-vision（登録商標）の画像伝送規格によりＧｉｇＥ用端子７０４，７０５を介して多重通信用ＦＰＧＡ７０７に出力可能に接続されている。多重通信用ＦＰＧＡ７０７は、マークカメラ７０２，７０３の各々が出力する画像データＩＭＧＤを多重化し、光ファイバーケーブル７１０を介して固定部側の多重通信ボード７２０が備える多重通信用ＦＰＧＡ７２１に転送する。多重通信ボード７２０は、例えば、コントローラ８６（図３参照）が備える画像処理ボード７２２の拡張スロットに接続されている。多重通信用ＦＰＧＡ７２１は、多重通信用ＦＰＧＡ７０７から伝送されたフレームデータＦＲＭＤの多重化を解除し、内部バス７２３を通じて画像データＩＭＧＤを画像処理ボード７２２に転送する。内部バス７２３のインターフェースとしては、例えば、ＰＣＩ  Ｅｘｐｒｅｓｓに準拠したシリアル転送インターフェースが採用できる。画像処理ボード７２２は、多重通信用ＦＰＧＡ７２１から転送される画像データＩＭＧＤを処理する。なお、多重通信用ＦＰＧＡ７０７は、GigE-vision（登録商標）の画像伝送規格により画像データＩＭＧＤが入力可能なＩＰコアを備えてもよい。この場合、ヘッド部７０１は、ＧｉｇＥ用端子７０４，７０５を介さずに多重通信用ＦＰＧＡ７０７とマークカメラ７０２，７０３を接続する構成としてもよい。また、多重通信用ＦＰＧＡ７０７は、ヘッド部７０１がマークカメラ７０２，７０３以外の装置、例えば電磁モータなどを備える場合には、画像データＩＭＧＤの他にエンコーダ信号ＥＮＣＤを多重化する構成でもよい。
【０１００】
図１７は、比較例としての装着装置８００を示している。
図１７に示す装着装置８００は、固定部側に画像処理ボード８２２とは別に設けられた多重化装置８２０がマークカメラ８０２，８０３の各々に対応するＧｉｇＥ用端子８２４，８２５を備える点が図１５に示す装着装置７００と異なっている。詳述すると、装着装置８００は、ヘッド部８０１に２つのマークカメラ８０２，８０３を備える。マークカメラ８０２，８０３は、撮像した画像データＩＭＧＤをGigE-vision（登録商標）の画像伝送規格によりＧｉｇＥ用端子８０４，８０５を介して多重通信用ＦＰＧＡ８０７に出力可能に構成されている。多重通信用ＦＰＧＡ８０７は、マークカメラ８０２，８０３の画像データＩＭＧＤを多重化し、光ファイバーケーブル８１０を介して固定部側の多重化装置８２０の多重通信用ＦＰＧＡ８２１に転送する。多重化装置８２０のＧｉｇＥ用端子８２４は、ＧｉｇＥケーブルＧｉｇＥ１を介して画像処理ボード８２２のＬＡＮポート（図示略）に接続されている。多重通信用ＦＰＧＡ８２１は、ＧｉｇＥ用端子８２４及びＧｉｇＥケーブルＧｉｇＥ１を介してマークカメラ８０２の画像データＩＭＧＤを画像処理ボード８２２に転送する。同様に、多重通信用ＦＰＧＡ８２１は、ＧｉｇＥ用端子８２５及びＧｉｇＥケーブルＧｉｇＥ２を介してマークカメラ８０３の画像データＩＭＧＤを画像処理ボード８２２に転送する。
【０１０１】
ここで、上記した装着装置７００，８００は、例えば、ヘッド部７０１，８０１が着脱可能に構成され種類の異なるものに変更可能に構成されている。ヘッド部７０１，８０１は、その種類によって搭載されるマシンビジョンカメラの数やデジタルインターフェースの通信プロトコルが異なる。例えば、装着装置７００は、電子部品の種類に応じて最適な吸着・実装を行うために複数の種類のヘッド部７０１を備える場合がある。図１８は、装着装置８００のヘッド部８０１を種類の異なるヘッド部８３１に変更した構成を示している。なお、図１８は、図１７と同様の構成については同一の符号を付している。ヘッド部８３１は、GigE-vision（登録商標）とは異なる画像伝送規格、例えば、ＬＶＤＳ（Low Voltage Differential Signaling）技術を用いたCameraLink規格に準拠した画像伝送規格により画像データＩＭＧＤを転送するマークカメラ８３３が搭載されている。ヘッド部８３１は、多重通信用ＦＰＧＡ８３７が搭載されるＦＰＧＡボードにカメラリンクケーブルが接続可能なカメラリンク用端子８３５が設けられ、マークカメラ８３３がカメラリンク用端子８３５に接続されている。
【０１０２】
装着装置８００は、図１７に示すヘッド部８０１からヘッド部８３１に変更される場合に、固定部側のハードウェア構成を変更する必要がある。詳述すると、例えば、多重化装置８２０は、カメラリンクケーブルが接続可能なデジタルインターフェースを備えていない場合には、カメラリンク用端子８２６を備えたものに変更する必要がある。また、画像処理ボード８２２は、カメラリンクケーブルが接続可能なデジタルインターフェースを備えていない場合には、カメラリンク用端子８４２を備える画像入力ボード８４０を拡張スロットに接続する必要がある。画像入力ボード８４０は、例えば、画像入力用ＦＰＧＡ８４１が内部バス８２３を通じてカメラリンク用端子８４２から入力される画像データＩＭＧＤを画像処理ボード８２２に転送する処理が実行可能な拡張ボードである。そして、多重化装置８２０のカメラリンク用端子８２６と画像入力ボード８４０のカメラリンク用端子８４２がカメラリンクケーブルＣＬＣで接続されることによって、多重化通信によって伝送されたマークカメラ８３３の画像データＩＭＧＤが画像処理ボード８２２に転送される。しかしながら、図１７及び図１８に示す装着装置８００は、画像処理ボード８２２と多重化装置８２０とを専用のケーブル（ＧｉｇＥケーブルＧｉｇＥ１，ＧｉｇＥ２、カメラリンクケーブルＣＬＣ）で接続する構成であり、ヘッド部８０１，８３１が搭載するカメラの通信プロトコルの変更に応じて配線の引き回しや拡張ボードの接続などのハードウェア構成の変更が必要となる。
【０１０３】
これに対し、図１６は、図１５に示す本実施例の装着装置７００に対し、比較例の装着装置８００と同様の変更を実施した構成を示している。装着装置７００は、多重通信を行う多重通信用ＦＰＧＡ７２１を備える多重通信ボード７２０が内部バス７２３により画像処理ボード７２２に接続された構成である。図１６に示す変更後の装着装置７００は、ヘッド部７３１にCameraLink規格に準拠した画像伝送を行うマークカメラ７３３が搭載されている。装着装置７００は、光ファイバーケーブル７１０に接続された多重通信用ＦＰＧＡ７３７がマークカメラ７０２，７３３の画像データＩＭＧＤを多重化して多重通信用ＦＰＧＡ７２１に転送する。
【０１０４】
マークカメラ７０２，７３３は、異なる通信プロトコルのデジタルインターフェースにより多重通信用ＦＰＧＡ７３７と接続される。しかしながら、上記実施例と同様に、多重通信用ＦＰＧＡ７２１，７３７は、フレームデータＦＲＭＤにより複数の画像データＩＭＧＤを多重化して伝送する。また、ＧｉｇＥ用端子７０４とカメラリンク用端子７３５から多重通信用ＦＰＧＡ７３７に入力される画像データＩＭＧＤは、データ取込部（図５のデータ取込部２０３を参照）によって通信プロトコルに応じて画像データのみが抽出されフレームデータＦＲＭＤに多重化される。従って、装着装置７００は、ヘッド部７０１，７３１においてマシンビジョンカメラ用のデジタルインターフェースの通信プロトコルが多重化通信に用いる共通の通信プロトコルに変換されことによって、ヘッド部に搭載されるカメラの変更を行っても固定部側のハードウェア構成を変更する必要がない。また、装着装置７００は、ヘッド部７０１，７３１の変更に応じて多重通信ボード７２０が備える多重通信用ＦＰＧＡ７２１の回路ブロックを変更することによって、配線の引き回しなどの作業を実施せずにヘッド部が容易に交換できる。なお、装着装置７００の構成は一例であり、適宜変更できる。例えば、装着装置７００は、通信プロトコルが異なる画像データＩＭＧＤを対象とした構成であったが、エンコーダ信号ＥＮＣＤなどの他のデータを処理対象とした構成でもよい。この構成では、通信プロトコルの異なるエンコーダを搭載するヘッド部を容易に変更可能な装着装置７００が構成できる。また、多重通信用ＦＰＧＡ７０７，７２１，７３７は、画像データＩＭＧＤなどの多重化されるデータに対する誤り確認処理を実施しない構成でもよい。
【０１０５】
また、上記実施例では電子部品を回路基板に実装する電子部品装着装置１０について説明したが、本願はこれに限定されるものではなく、スクリーン印刷装置などの他の対基板作業機に適用することができる。また、例えば、二次電池（太陽電池や燃料電池など）等の組立て作業を実施する作業用ロボットに適用してもよい。
【０１０６】
次に、上記実施例の内容から導き出される技術的思想について記載する。
（イ）前記多重化データ列に対する誤り処理は行なわれないことを特徴とする請求項１に記載の多重化通信システム。
【０１０７】
このような構成では、多重化データ列に対する誤り処理は行なわれないので、受信側において多重化データ列に対する誤りの検出・訂正のための処理時間を要することはない。これにより、複数のデータ種に属するデータが混在しており、各々のデータの要求されるタイミングも異なるところ、多重化データ列の全体の誤り検出・訂正処理が完了するまでの処理時間を全てのデータが一律に待つ必要はない。個々のデータごとに必要とされる時間に応じて誤り処理が行われて処理や制御に供することができ好都合である。
【０１０８】
（ロ）前記データ転送レート及び前記データ処理時間に応じて決定される前記複数のデータ種ごとのデータ要求レートに応じて、前記複数のデータの各々について、前記誤り設定手段及び前記誤り確認手段において行なわれる誤りに対する処理が決定され、前記多重化手段において多重化される前記多重化データ列での前記データの配列頻度が決定されることを特徴とする請求項１又は上記（イ）に記載の多重化通信システム。
【０１０９】
このような構成では、データ転送レート及びデータ処理時間に応じて決定されるデータ要求レートに応じて誤り処理が選択される。また、データ要求レートに応じて多重化データ列への配置頻度が決定される。データごとに、必要に応じた誤り処理とデータの配置頻度がなされるので、データごとに効率よくデータ転送を行なうことができる。
【０１１０】
（ハ）前記誤り設定手段及び前記誤り確認手段において行なわれる前記誤りに対する処理は、前記データ要求レートに応じて、前方誤り訂正処理、あるいは複数回のデータ転送において同じデータ値を取得することをデータ更新の条件とする処理の何れかであることを特徴とする上記（ロ）に記載の多重化通信システム。
【０１１１】
このような構成では、データの誤りに対する処理は、データ要求レートに応じて、（１）前方誤り訂正処理、（２）複数回のデータ転送において同じデータ値を取得することをデータ更新の条件とする処理のうちから何れかが選択される。
【０１１２】
（１）の前方誤り訂正処理は、データ要求レートなどの制約からデータの再送が制限されるデータに適用される。誤りデータを受信側で訂正して復元する処理を行なうものである。リードソロモン符号やハミング符号などを利用するものがある。データ量が多くデータ転送レートの制約から再送が難しい画像データなどに適用して好適な誤り処理である。
【０１１３】
（２）の処理は、複数回の転送の全てが同一のデータであることが確認された場合に処理を行なう。データ量及びデータ要求レートの何れについても上記（１）の場合より小さいデータに対して適用される。個々の転送においてはパリティチェック符号などを付与してデータの誤り検出能力を担保することが有効である。複数回の転送においてデータ値の一致が確認された上で処理を行なう必要のあるデータに適用して有効な処理である。例えば、パーツカメラ４７及びマークカメラ４９の制御信号などのＩ／Ｏ信号などに適用される。
【０１１４】
（二）規定のデータ転送レート及び要求されるデータ処理時間が互いに異なる複数のデータ種に属する複数のデータを多重化して有線通信を行なう多重化通信システムに備えられる送信装置であって、
前記複数のデータの各々について、前記データ転送レート及び前記データ処理時間に応じた誤り検出のための設定処理を行なう誤り設定手段と、
前記誤り設定手段により前記誤り検出のための設定処理が行われた前記複数のデータを多重化データ列に多重化する多重化手段とを備え、
受信側において、
前記多重化データ列を復元した上で、前記復元された前記複数のデータに対して、前記誤り設定手段による設定処理に応じた誤りの検出処理、又は誤りの検出・訂正処理が行なわれることを特徴とする送信装置。
【０１１５】
（ホ）規定のデータ転送レート及び要求されるデータ処理時間が互いに異なる複数のデータ種に属する複数のデータを多重化して有線通信を行なう多重化通信システムに備えられる受信装置であって、
送信側において多重化された多重化データ列から前記複数のデータを復元する復元手段と、
前記復元された前記複数のデータの各々に対して、送信側において前記データ転送レート及び前記データ処理時間に応じて行なわれた誤り検出のための設定処理に基づいて、誤りの検出処理、又は誤りの検出・訂正処理を行なう誤り確認手段とを備えることを特徴とする受信装置。
【０１１６】
このような構成の（ニ）送信装置、及び（ホ）の受信装置によれば、本願に記載の多重化通信システムを構成することができる。異なるデータ種に属するデータごとに好適な誤り処理を行なうことができ、効率的に複数のデータを多重化して伝送することができる。
【０１１７】
（へ）各々に、規定のデータ転送レートで転送され要求される固有のデータ処理時間でデータ処理を行なう複数の機器と、
前記複数の機器の各々から転送されるデータに対して、該機器ごとの前記データ転送レート及び前記データ処理時間に応じた誤り検出のための設定処理を行なう誤り設定手段と、
前記誤り設定手段により前記誤り検出のための設定処理が行われた前記複数のデータを多重化して送信する多重化送信手段とを備えることを特徴とする処理装置。
【０１１８】
このような構成では、各々に、固有のデータ転送レートとデータ処理時間でデータの伝送が行われデータ処理を行なう複数の機器に対して、誤り設定手段で機器ごとのデータ誤り検出のための設定処理を行なった上で、データが多重化される。これにより、機器ごとに異なるデータが混在して通信された場合にも、機器ごとのデータに好適な誤り処理を行なうことができる。
【符号の説明】
【０１１９】
１，３，５  光多重化装置、１０  電子部品装着装置、８９  アンプ部、２０１  送信データ合成処理部、２１１〜２１３  ＦＥＣ付与部、２１９  多重化部、３０１  受信データ分離処理部、３１９  非多重化部、３１１〜３１３  復号訂正処理部、３３４  複数回一致検出部、１２０，１２１  通信回線、４０１  切替手段、４１０  論理回路、４１１  オペアンプ、４１３  Ａ／Ｄ変換回路、５０１  画像処理部、５１１，５１２  ＭＩＩインターフェース、５１４  スレーブ処理用ＩＰ、６０１，６０２  送受信切替手段、６０４  プロトコル変換手段、６０５，６０６  バッファ部。
【図１】
2015052843.tif 000003
【図２】
2015052843.tif 000004
【図３】
2015052843.tif 000005
【図４】
2015052843.tif 000006
【図５】
2015052843.tif 000007
【図６】
2015052843.tif 000008
【図７】
2015052843.tif 000009
【図８】
2015052843.tif 000010
【図９】
2015052843.tif 000011
【図１０】
2015052843.tif 000012
【図１１】
2015052843.tif 000013
【図１２】
2015052843.tif 000014
【図１３】
2015052843.tif 000015
【図１４】
2015052843.tif 000016
【図１５】
2015052843.tif 000017
【図１６】
2015052843.tif 000018
【図１７】
2015052843.tif 000019
【図１８】
2015052843.tif 000020
【国際調査報告】
2015052843.tif 000021
2015052843.tif 000022
2015052843.tif 000023
2015052843.tif 000024