(57)【要約】【課題】スイッチングスピードを低下させることなく、半導体スイッチング素子のミラー効果によるセルフターンオンを防ぐようにする。【解決手段】アームスイッチング素子３１の導通または遮断を制御するように構成されたゲートドライブ回路２２であって、アームスイッチング素子３１の導通または遮断を制御するゲート制御信号を出力するドライブＩＣ５３と、ドライブＩＣ５３とアームスイッチング素子３１のゲート電極４３との間に配置されたゲート抵抗Ｒｇと、ゲート抵抗Ｒｇに並列的に配置され、ゲート抵抗Ｒｇを短絡するように構成されたミラークランプ回路部５４と、を有する。
2015111154.tif 000002
【特許請求の範囲】
【請求項１】
半導体スイッチング素子の導通または遮断を制御するように構成されたゲートドライブ回路であって、
前記半導体スイッチング素子の導通または遮断を制御するゲート制御信号を出力するゲート制御部と、
前記ゲート制御部と前記半導体スイッチング素子のゲート電極との間に配置されたゲート抵抗と、
前記ゲート抵抗に並列的に配置され、前記ゲート抵抗を短絡するように構成された短絡回路部と、
を有することを特徴とするゲートドライブ回路。
【請求項２】
前記短絡回路部は、
前記ゲート抵抗の両端子間を接続する接続線と、
前記ゲート抵抗における前記ゲート電極側の端子から反対側の端子へ向かう方向を順方向とする向きで前記接続線上に配置された第１ダイオードと、
前記接続線の導通または遮断を制御するように構成された補助素子と、
を有することを特徴とする請求項１記載のゲートドライブ回路。
【請求項３】
前記補助素子は、
前記半導体スイッチング素子が遮断されている間だけ前記接続線を導通するように構成されている、ことを特徴とする請求項２記載のゲートドライブ回路。
【請求項４】
前記補助素子は、
当該補助素子の補助ゲート電極を前記半導体スイッチング素子のソース電極に接続され、当該補助素子の補助ソース電極を前記半導体スイッチング素子の前記ゲート電極に接続されていることを特徴とする請求項３記載のゲートドライブ回路。
【請求項５】
前記補助ゲート電極と前記補助ソース電極の間にコンデンサが配置されていることを特徴とする請求項４記載のゲートドライブ回路。
【請求項６】
前記補助ゲート電極から前記ソース電極へ向かう方向を順方向とする向きで前記補助ゲート電極と前記ソース電極の間に第２ダイオードが配置されていることを特徴とする請求項５記載のゲートドライブ回路。
【請求項７】
半導体スイッチング素子の導通または遮断を制御するように構成されたゲートドライブ回路であって、
ミラー効果によるセルフターンオン現象を抑制するように構成された手段
を有することを特徴とするゲートドライブ回路。
【請求項８】
モータへ電力を給電するように構成されたインバータ回路であって、
前記半導体スイッチング素子を２つ直列に接続した組を直流母線間に複数並列に接続したブリッジ回路と、
前記ブリッジ回路における複数の前記半導体スイッチング素子の導通または遮断をそれぞれ制御するように構成された請求項１乃至７のいずれか１項に記載のゲートドライブ回路と、
を有することを特徴とするインバータ回路。
【請求項９】
モータを駆動するように構成されたモータ制御装置であって、
請求項８に記載のインバータ回路と、
交流電源からの交流電圧を直流電圧に整流して前記直流母線に給電する整流部と、
前記整流部で整流された前記直流母線間の直流電圧を平滑する平滑コンデンサと、
を有することを特徴とするモータ制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
開示の実施形態は、スイッチング回路、インバータ回路、及びモータ制御装置に関する。
【背景技術】
【０００２】
特許文献１には、スイッチング素子におけるサージ電圧の発生を防ぐためにゲート抵抗ＲＧを設ける構成が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−１４５４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
例えばＦＥＴ等の半導体スイッチング素子においては、ドレイン電極とゲート電極の間、及びソース電極とゲート電極の間のそれぞれに寄生容量が潜在的に存在する。このため、周辺回路の影響によりドレイン電極またはソース電極のいずれか一方の電位が急激に上昇（ｄｖ／ｄｔ大）した場合には、ミラー効果によって両側の寄生容量が充電してゲート電極の電位が上昇し、その結果ゲート電極の電位が作動閾値を超えて当該半導体スイッチング素子が強制的に接続状態（縦短絡）にさせられるセルフターンオン現象を発生してしまう。【０００５】
このようなセルフターンオンを防止する対策として、ゲート抵抗の抵抗値を大きく設定して当該半導体スイッチング素子のスイッチングスピード（ｄｖ／ｄｔ）を遅くする構成が考えられる。これにより、例えば２つの半導体スイッチング素子を直列に接続するブリッジ回路において、当該半導体スイッチング素子に直列接続している他の半導体スイッチング素子の電極に対し、付加する電位の上昇速度を遅くして（ｄｖ／ｄｔを小さくして）ミラー効果によるセルフターンオンを抑制できる。しかしこの場合には、当該半導体スイッチング素子のスイッチングスピードを遅くして犠牲にするため好ましくない。【０００６】
本発明はこのような問題点に鑑みてなされたものであり、スイッチングスピードを低下させることなく、半導体スイッチング素子のミラー効果によるセルフターンオンを防ぐことができるスイッチング回路、インバータ回路、及びモータ制御装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、半導体スイッチング素子の導通または遮断を制御するように構成されたゲートドライブ回路であって、前記半導体スイッチング素子の導通または遮断を制御するゲート制御信号を出力するゲート制御部と、前記ゲート制御部と前記半導体スイッチング素子のゲート電極との間に配置されたゲート抵抗と、前記ゲート抵抗に並列的に配置され、前記ゲート抵抗を短絡するように構成された短絡回路部と、を有するゲートドライブ回路が適用される。【０００８】
また、本発明の別の観点によれば、半導体スイッチング素子の導通または遮断を制御するように構成されたゲートドライブ回路であって、ミラー効果によるセルフターンオン現象を抑制するように構成された手段を有するゲートドライブ回路が適用される。【０００９】
また、本発明の別の観点によれば、モータへ電力を給電するように構成されたインバータ回路であって、前記半導体スイッチング素子を２つ直列に接続した組を直流母線間に複数並列に接続したブリッジ回路と、前記ブリッジ回路における複数の前記半導体スイッチング素子の導通または遮断をそれぞれ制御するように構成された請求項１乃至７のいずれか１項に記載のゲートドライブ回路と、を有することを特徴とするインバータ回路が適用される。【００１０】
また、本発明の別の観点によれば、モータを駆動するように構成されたモータ制御装置であって、請求項８に記載のインバータ回路と、交流電源からの交流電圧を直流電圧に整流して前記直流母線に給電する整流部と、前記整流部で整流された前記直流母線間の直流電圧を平滑する平滑コンデンサと、を有するモータ制御装置が適用される。
【発明の効果】
【００１１】
本発明によれば、スイッチングスピードを低下させることなく、半導体スイッチング素子のミラー効果によるセルフターンオンを防ぐことができる。
【図面の簡単な説明】
【００１２】
【図１】一実施形態に係るモータ制御装置全体の回路構成を概略的に表す図である。
【図２】ブリッジ回路における１組の上アームスイッチング素子と下アームスイッチング素子の接続構成を拡大して示す図である。
【図３】ミラークランプ回路部を設けたゲートドライブ回路の回路構成を示す図である。
【図４】ゲートドライブ回路を接続したブリッジ回路中の１組のアームスイッチング素子における切替状態及びゲートソース間電圧のタイムチャートである。
【発明を実施するための形態】
【００１３】
以下、一実施の形態について図面を参照しつつ説明する。
【００１４】
まず、図１を用いて、本実施形態に係るモータ制御装置全体の回路構成について説明する。図１に示すように、モータ制御装置１００は、３相交流電源１に接続するコンバータ２と、モータ３に接続するとともに直流母線４を介してコンバータ２にも接続するインバータ５を備える。
【００１５】
コンバータ２は、整流部１１と、平滑コンデンサ１２とを備えている。整流部１１は、６つのダイオード１３からなるダイオードブリッジであり、３相交流電源１からの交流電力を全波整流して直流母線４に出力する。平滑コンデンサ１２は、直流母線４間を渡すように接続され、上記整流部１１が全波整流した直流電力を平滑する。以上の構成によって、コンバータ２は、３相交流電源１から供給される交流電力を整流、平滑して直流電力に変換し、正極側のＰ線及び負極側のＮ線の２本１組からなる直流母線４に直流電力を出力する。
【００１６】
インバータ５は、ブリッジ回路２１と、ゲートドライブ回路２２と、制御電源２３と、制御回路２４と、Ｉ／Ｏ２５とを備えている。なお、このインバータ５が、各請求項記載のインバータ回路に相当する。
【００１７】
ブリッジ回路２１は、例えばＩＧＢＴ、ＭＯＳＦＥＴなどの半導体で構成する６つのアームスイッチング素子３１をブリッジ接続したデバイスである。詳しくは、半導体スイッチング素子３２とフライホイールダイオード（ＦＷＤ）であるダイオード３３とを並列接続して構成したアームスイッチング素子３１を２つ直列に接続して１組とし、上記直流母線４に対して３組並列に接続している。そのうち、以下では、直流母線４の正極側（Ｐ線側）に接続するアームスイッチング素子３１を上アームスイッチング素子３１Ｕといい、負極側（Ｎ線側）に接続するアームスイッチング素子３１を下アームスイッチング素子３１Ｄという。３組それぞれにおける上アームスイッチング素子３１Ｕと下アームスイッチング素子３１Ｄの間の中間点が、各相に対応してモータ３に接続されている。各アームスイッチング素子３１は、それぞれのゲートソース間電圧Ｖｇｓ１をゲートドライブ回路２２により制御されることでその導通状態（オン状態）と遮断状態（オフ状態）を切り替える。
【００１８】
ゲートドライブ回路２２は、後述の制御回路２４から入力される切替制御信号に基づき、ブリッジ回路２１の各アームスイッチング素子３１に対しそれぞれのゲートソース間電圧Ｖｇｓ１を制御することでそのオン状態とオフ状態を切り替える。なお、ゲートソース間電圧Ｖｇｓ１を制御する具体的な回路構成については後に図３を用いて詳述する。
【００１９】
制御回路２４は、電力制御用のソフトウェアを実行するＣＰＵ等で構成されており、図示しない上位制御装置からＩ／Ｏ２５や図示しない信号入力回路等を介して入力されるモータ制御指令に基づいて、モータ３に所望の電力を供給するようゲートドライブ回路２２に切替制御信号を出力する。この切替制御信号は上記モータ制御指令に対応するＰＷＭ制御により出力されるものであり、ブリッジ回路２１の各アームスイッチング素子３１に対してそれぞれ直流母線４間の直流電力を各組の中間接続位置から３相交流モータ３の各相に対応して出力させるようゲートドライブ回路２２を制御する。ブリッジ回路２１の各組においては、同じ組の上アームスイッチング素子３１Ｕと下アームスイッチング素子３１Ｄを同時に導通させると上アームスイッチング素子３１Ｕと下アームスイッチング素子３１Ｄに大電流が流れて両アームスイッチング素子３１を損傷させてしまう。このような直流母線４間の短絡を防ぐために上記ＰＷＭ制御では、同じ組の上アームスイッチング素子３１Ｕと下アームスイッチング素子３１Ｄを同時に導通させることがないよう切替制御信号を出力する。
【００２０】
制御電源２３は、例えば３相交流電源１の２相に接続してインバータ５内の各部に電力を供給する。
【００２１】
図２は、ブリッジ回路２１における１組の上アームスイッチング素子３１Ｕと下アームスイッチング素子３１Ｄの接続構成を拡大して示している。この図２に示す例において、各アームスイッチング素子３１は、ドレイン電極４１、ソース電極４２、及びゲート電極４３の３つの電極を有する半導体スイッチング素子３２と、ソース電極４２側からドレイン電極４１側へ向かう方向を順方向とする向きで半導体スイッチング素子３２に並列に接続したフライホイールダイオード３３で構成されている。上アームスイッチング素子３１Ｕのソース電極４２と下アームスイッチング素子３１Ｄのドレイン電極４１が接続して、上下２つのアームスイッチング素子３１Ｕ、３１Ｄが直列に接続されている。
【００２２】
各アームスイッチング素子３１は、ゲート電極４３とソース電極４２の間の電位の高低関係、つまりゲートソース間電圧Ｖｇｓ１によってドレイン電極４１とソース電極４２の間の導通と遮断（オンとオフ）を切り替える。例えば図示するようにＮチャンネル型の半導体スイッチング素子を用いている場合、ゲート電極４３の電位がソース電極４２の電位よりも所定値（いわゆるゲート閾値電圧）以上高いときに導通状態（オン状態）となり、低いとき（もしくは同等であるとき）に遮断状態（オフ状態）となる。このようなアームスイッチング素子３１の切替制御を行うゲートドライブ回路２２では、ゲート電極４３に接続する制御線５１と、ソース電極４２に接続する電極線５２との間の電位の高低関係を切り替えることでオン状態とオフ状態の切り替えを制御する。このときゲート電極４３の電位を調整してサージ電圧の発生を防ぎ当該アームスイッチング素子３１の作動の安定化を図るために、制御線５１上にはゲート抵抗Ｒｇを設けることが必要である。
【００２３】
しかし上記半導体スイッチング素子３２においては、ドレイン電極４１とゲート電極４３の間、及びソース電極４２とゲート電極４３の間のそれぞれに寄生容量が潜在的に存在する。このため、例えば図示するように、上アームスイッチング素子３１Ｕのオン切り替え（ターンオン）により下アームスイッチング素子３１Ｄのドレイン電極４１の電位が急激に上昇（ｄｖ／ｄｔ大）した場合には、そのドレイン電極４１とゲート電極４３との間の寄生容量（図中のＣｒｓｓ）において電流が流れて充電し、さらにその影響でソース電極４２とゲート電極４３との間の寄生容量（図中のＣｉｓｓ）においても電流が流れて充電してしまう。このように両側の寄生容量の充電によってゲート電極４３の電位が上昇するミラー効果が生じ、その結果ゲート電極４３の電位が作動閾値（ゲート閾値電圧）を超えることで、それまでオフ状態であった当該下アームスイッチング素子３１Ｄが強制的にオン状態（縦短絡）にさせられるセルフターンオン現象を発生してしまう。特にソース電極４２とドレイン電極４１のいずれかに付加されるｄｖ／ｄｔが大きいほど、寄生容量には大きな過渡電流（ｄＩ／ｄｔ）が流れてセルフターンオンしやすくなる。
【００２４】
このようにインバータ５のブリッジ回路２１のように直流母線４間で２つのアームスイッチング素子３１Ｕ、３１Ｄを直列に接続した構成では、セルフターンオンにより意図しない縦短絡を起こした場合、直流母線４間に大電流が流れて各アームスイッチング素子３１Ｕ、３１Ｄを損傷させてしまう。特にアームスイッチング素子３１にＳｉＣ、ＧａＮ等のスイッチングスピードの速い半導体スイッチング素子３２を用いた場合には、直列に接続した他方のアームスイッチング素子３１に付加されるｄｖ／ｄｔが大きくなり、それだけセルフターンオンが発生しやすくなる。
【００２５】
このようなセルフターンオンを防止する対策として、制御線５１上に設けるゲート抵抗Ｒｇの抵抗値を大きく設定してゲート電極４３の電位上昇を遅らせ、当該アームスイッチング素子３１におけるドレイン電極４１とソース電極４２の間の接続速度を遅くする（スイッチングスピードを遅くする）構成が考えられる。これにより、ブリッジ回路２１においては、一方のアームスイッチング素子３１に直列接続している他方のアームスイッチング素子３１の電極に対し、付加する電位の上昇速度を遅くして（ｄｖ／ｄｔを小さくして）ミラー効果によるセルフターンオンを抑制できる。しかしこの場合には、当該一方のアームスイッチング素子３１のスイッチングスピードを遅くして犠牲にするため好ましくない。またその反面、上述したようにどのアームスイッチング素子３１においても作動の安定化を図るためには、ある程度の抵抗値を有するゲート抵抗Ｒｇを制御線５１上に設けることが必要である。
【００２６】
そこで本実施形態では、アームスイッチング素子３１がオフ状態となっている間だけゲート抵抗Ｒｇの両端子間の短絡をゲート電極４３側の端子から反対側の端子へ向かう方向で許容するように構成されたミラークランプ回路部をゲートドライブ回路２２に設けることで、ミラー効果によるセルフターンオンを抑制する。
【００２７】
上記ミラークランプ回路部を設けた本実施形態のゲートドライブ回路２２の回路構成図を図３に示す。この図３においては、１つの下アームスイッチング素子３１Ｄに接続するゲートドライブ回路２２の部分だけ示している。
【００２８】
ゲートドライブ回路２２は、アームスイッチング素子３１のゲート電極４３に接続する制御線５１と、ソース電極４２に接続する電極線５２と、制御線５１上に設けられたゲート抵抗Ｒｇ（ゲート抵抗）と、制御線５１と電極線５２の間に接続されるよう設けられたバイアス抵抗Ｒｂと、ドライブＩＣ５３と、上方電位電源ＶＡと、下方電位電源ＶＢと、制御線５１と電極線５２の両方に接続するミラークランプ回路部５４とを有する。
【００２９】
ドライブＩＣ５３は、内部に１つの切替スイッチ６１と２つの接続スイッチ６２、６３を有している。切替スイッチ６１は、上記制御回路２４からの切替制御信号に基づいて、常に電力が供給（図示省略）されている端子６１ａを他の２つの端子６１ｂ、６１ｃのいずれに接続するかを切り替える。２つの接続スイッチ６２、６３は直列に接続されており、切替スイッチ６１の２つの端子６１ｂ、６１ｃから入力される信号にそれぞれ基づいて導通状態と遮断状態を切り替える。これにより、２つの接続スイッチ６２、６３のうちの一方だけが導通状態となり他方が遮断状態となるよう切り替えられる。
【００３０】
上方電位電源ＶＡの負極と下方電位電源ＶＢの正極が接続されている。この直列接続した２つの電源ＶＡ、ＶＢと、ドライブＩＣ５３内の２つの接続スイッチ６２、６３が並列に接続されてループ回路を形成している。制御線５１の入力側（つまりゲート電極４３の反対側；図中の左側）がドライブＩＣ５３内の２つの接続スイッチ６２、６３の間に接続されており、電極線５２の入力側（つまりソース電極４２の反対側；図中の左側）が上方電位電源ＶＡの負極と下方電位電源ＶＢの正極との間に接続されている。
【００３１】
これにより切替制御信号に基づいて一方の接続スイッチ６２だけを導通状態とし、他方の接続スイッチ６３を遮断状態とした際には、制御線５１の電位を電極線５２の電位（直流母線４の負極側Ｎ線の電位）より上方電位電源ＶＡの電圧だけ高くすることができる。また、切替制御信号に基づいて一方の接続スイッチ６２を遮断状態とし、他方の接続スイッチ６３だけを導通状態とした際には、制御線５１の電位を電極線５２の電位（直流母線４の負極側Ｎ線の電位）より下方電位電源ＶＢの電圧だけ低くすることができる。このようにして、切替制御信号に基づき制御線５１と電極線５２のそれぞれの入力側における電位の高低関係を｜ＶＡ＋ＶＢ｜の電位差で切り替える、すなわちアームスイッチング素子３１のゲートソース間電圧Ｖｇｓ１のレベルを切り替えることで当該アームスイッチング素子３１のオンとオフの切替制御を行う（後述の図４参照）。なお、上方電位電源ＶＡ、下方電位電源ＶＢ、及びドライブＩＣ５３が、各請求項記載のゲート制御部に相当する。また、制御線５１の電位を電極線５２の電位より上方電位電源ＶＡの電圧だけ高くした状態が、各請求項の記載においてゲート制御部がゲート制御信号を出力した状態に相当する。
【００３２】
ゲート抵抗Ｒｇは、上述したように制御線５１上でドライブＩＣ５３とアームスイッチング素子３１のゲート電極４３との間に配置されて当該アームスイッチング素子３１の作動の安定化を図るために設ける抵抗であり、ゲート電極４３の電位を調整する程度の抵抗値を有する。なお、ここでの「配置」とは、実基板上での要素部品間の物理的な配置ではなく、回路上における接続関係としての配置を意味する（以下同様）。
【００３３】
バイアス抵抗Ｒｂは、ゲートソース間電圧Ｖｇｓ１を適宜調整するために設ける抵抗である。
【００３４】
ミラークランプ回路部５４は、主に、ゲート抵抗Ｒｇの両端子間を接続する接続線７１と、この接続線７１上にそれぞれ設けられた第１ダイオードＤ１及び補助スイッチング素子Ｑ１を有している。第１ダイオードＤ１は、ゲート抵抗Ｒｇにおけるゲート電極４３側の端子から反対側の端子へと向かう方向を順方向とする向きで接続線７１上に設けられている。補助スイッチング素子Ｑ１は、補助ドレイン電極８１、補助ソース電極８２、及び補助ゲート電極８３を有するスイッチング素子であって、補助ドレイン電極８１を接続線７１上のゲート電極４３側に接続し、補助ソース電極８２を接続線７１上のゲート電極４３側と反対側に接続し、補助ゲート電極８３を電極線５２（ソース電極４２）に接続するよう設けられている。この補助スイッチング素子Ｑ１は、補助ゲート電極８３と補助ソース電極８２との間の電位の高低関係によって補助ドレイン電極８１及び補助ソース電極８２の間のオンとオフの切り替えを制御し、つまりアームスイッチング素子３１と同等（図示する例では同じＮチャンネル型）に構成されている。なお、このミラークランプ回路部５４が各請求項記載の短絡回路部、及びミラー効果によるセルフターンオン現象を抑制するように構成された手段に相当する。また、補助スイッチング素子Ｑ１が、各請求項記載の補助素子に相当する。
【００３５】
上記ミラークランプ回路部５４中の接続構成において、アームスイッチング素子３１ではゲート電極４３を制御線５１に接続し、ソース電極４２を電極線５２に接続しているのに対し、補助スイッチング素子Ｑ１では補助ソース電極８２を制御線５１に接続し、補助ゲート電極８３を電極線５２に接続している。つまり、補助スイッチング素子Ｑ１の補助ゲート電極８３はアームスイッチング素子３１のソース電極４２に接続され、補助スイッチング素子Ｑ１の補助ソース電極８２はアームスイッチング素子３１のゲート電極４３に接続されている。これによりアームスイッチング素子３１と補助スイッチング素子Ｑ１は、それぞれのオン状態とオフ状態が互いに逆となるよう作動する。つまり、補助スイッチング素子Ｑ１は、アームスイッチング素子３１が遮断されている間だけ接続線７１を導通する。また、第１ダイオードＤ１が設けられているため接続線７１にはゲート抵抗Ｒｇのゲート電極４３側の端子から逆側の端子へ向かう電流の流れのみ許容する。すなわち、制御線５１と電極線５２の間の電位の高低関係を切り替えてアームスイッチング素子３１をオン状態としている間は、接続線７１が遮断されてゲート抵抗Ｒｇだけに電流が流れる。一方、アームスイッチング素子３１をオフ状態としている間は、ゲート電極４３側から逆側への電流方向だけでゲート抵抗Ｒｇの両端子間が短絡される。
【００３６】
さらにミラークランプ回路部５４は、補助ゲート電極８３と補助ソース電極８２の間に接続されたコンデンサＣ１と、補助ゲート電極８３から電極線５２へ向かう方向を順方向とする向きで補助ゲート電極８３と電極線５２の間に接続された第２ダイオードＤ２と、補助ゲート電極８３が電極線５２に接続する線上に設けられた第１抵抗Ｒ１と、補助ゲート電極８３と補助ソース電極８２の間に接続された第２抵抗Ｒ２と、接続線７１上で補助スイッチング素子Ｑ１の補助ドレイン電極８１側（アームスイッチング素子３１のゲート電極４３側）に設けられた第３抵抗Ｒ３とをさらに有している。
【００３７】
コンデンサＣ１は、電極線５２の電位を制御線５１の電位より高く切り替えた際における補助ゲート電極８３の電位の上昇、つまり補助ゲート補助ソース間電圧Ｖｇｓ２の上昇を遅らせて補助スイッチング素子Ｑ１のターンオン（オフ状態からオン状態への切り替え）を遅らせる機能を有する。
【００３８】
第２ダイオードＤ２は、制御線５１の電位を電極線５２の電位より高く切り替えた際においてコンデンサＣ１の放電を促し、補助ゲート補助ソース間電圧Ｖｇｓ２の下降を速めて補助スイッチング素子Ｑ１のターンオフ（オン状態からオフ状態への切り替え）を速める機能を有する。
【００３９】
第１抵抗Ｒ１と第２抵抗Ｒ２は、制御線５１と電極線５２の間に直列に接続する関係にあり、それぞれの抵抗値を適宜調整することでそれらの間の中間電位をバイアス電位として補助ゲート電極８３に付加する機能を有する。しかし実回路的には、第１抵抗Ｒ１の抵抗値をほぼ無い状態（Ｒ１≒０）とし、第２抵抗Ｒ２の抵抗値をほぼ絶縁状態（Ｒ２≒∞）としてもミラークランプ回路部５４は作動可能である。
【００４０】
第３抵抗Ｒ３は、接続線７１に負荷を与える機能を有する。しかし第３抵抗Ｒ３の抵抗値はゲート抵抗Ｒｇの抵抗値より低く設定する必要があり、実回路的には第３抵抗Ｒ３の抵抗値をほぼ無い状態（Ｒ３≒０）としてもミラークランプ回路部５４は作動可能である。
【００４１】
以上のように構成されたゲートドライブ回路２２を接続したブリッジ回路２１中の１組のアームスイッチング素子３１における切替状態及びゲートソース間電圧Ｖｇｓ１、Ｖｇｓ２のタイムチャートを図４に示す。この図４においては、上アームスイッチング素子３１Ｕの切替状態と、下アームスイッチング素子３１Ｄの切替状態と、下アームスイッチング素子３１Ｄに対応する補助スイッチング素子Ｑ１の切替状態と、下アームスイッチング素子３１Ｄにおけるゲートソース間電圧Ｖｇｓ１と、対応する補助スイッチング素子Ｑ１の補助ゲート補助ソース間電圧Ｖｇｓ２の時系列変化の一例を示している。
【００４２】
まず、上記制御回路２４におけるＰＷＭ制御により、同じ組の上アームスイッチング素子３１Ｕと下アームスイッチング素子３１Ｄは交互にオン状態となるよう切替制御される。このとき、上アームスイッチング素子３１Ｕと下アームスイッチング素子３１Ｄが同時にオン状態となって直流母線４間を短絡するのを確実に防ぐよう、それぞれのオン期間とオン期間の間（一方のターンオフから他方のターンオンまでの間）には両方をオフ状態とするデットタイムＤＴが一律同じ時間だけ設定されている。
【００４３】
このような作動を行わせるよう、下アームスイッチング素子３１Ｄに付加するゲートソース間電圧Ｖｇｓ１は、上アームスイッチング素子３１Ｕがオフ状態にあってさらに当該下アームスイッチング素子３１Ｄをオン状態とすべき期間の間だけハイレベル（直流母線４の負極側Ｎ線の電位Ｌｎより上方電位電源ＶＡだけ高いレベル；各請求項の記載におけるゲート制御信号の出力状態に相当）となるよう制御される。また、デットタイムＤＴを含めて上アームスイッチング素子３１Ｕがオン状態となる間は、下アームスイッチング素子３１Ｄに付加するゲートソース間電圧Ｖｇｓ１はローレベル（直流母線４の負極側Ｎ線の電位Ｌｎより下方電位電源ＶＢだけ低いレベル）となるよう制御される。
【００４４】
ここで下アームスイッチング素子３１Ｄにミラークランプ回路部５４が接続されていない場合には、下アームスイッチング素子３１Ｄがオフ状態であって上アームスイッチング素子３１Ｕがターンオンした際に、下アームスイッチング素子３１Ｄのドレイン電極４１に過大なｄｖ／ｄｔが付加される。この際、上述したミラー効果によりゲート電極４３の電位がゲート閾値電圧より上昇する（図中の点線部Ａ参照）。このため、ゲートドライブ回路２２から入力されるゲートソース間電圧Ｖｇｓ１がローレベルのままでありながら、下アームスイッチング素子３１Ｄがセルフターンオン効果により意図せずオン状態となる（特に図示せず）。この際には同一組の上アームスイッチング素子３１Ｕと下アームスイッチング素子３１Ｄが同時にオン状態となるため、直流母線４間が短絡して両アームスイッチング素子３１に大電流が流れて損傷させてしまう。
【００４５】
しかし本実施形態のように下アームスイッチング素子３１Ｄにミラークランプ回路部５４が接続されている場合には、下アームスイッチング素子３１Ｄのゲートソース間電圧Ｖｇｓ１と補助スイッチング素子Ｑ１の補助ゲート補助ソース間電圧Ｖｇｓ２が基本的に逆位相で入力される。すなわち、下アームスイッチング素子３１Ｄと補助スイッチング素子Ｑ１は基本的にオン・オフ状態が逆となるよう作動する。これにより、下アームスイッチング素子３１Ｄがオフ状態で、補助スイッチング素子Ｑ１がオン状態となっている間は、基本的にゲート抵抗Ｒｇの両端子間が接続線７１を介して短絡される。このため、ゲート電極４３とゲート抵抗Ｒｇの間の電位がミラー効果により上昇しようとしても、その上昇分が接続線７１を介してゲート抵抗Ｒｇの低電位側（つまりゲート電極４３側の逆側）の制御線５１へ放電されてしまう。このようにしてミラークランプ回路部５４は、下アームスイッチング素子３１Ｄにおけるセルフターン現象を防ぐことができる。
【００４６】
なお、下アームスイッチング素子３１Ｄと補助スイッチング素子Ｑ１が同時にオン状態となった場合には、ゲート抵抗Ｒｇが機能しなくなり下アームスイッチング素子３１Ｄの作動が不安定になる。下アームスイッチング素子３１Ｄのターンオフと補助スイッチング素子Ｑ１のターンオンを同時に行った際には、下アームスイッチング素子３１Ｄのターンオフのスイッチングスピードが十分に速い場合でも短期間ではあるが同時にオン状態となり得る可能性がある。本実施形態では、補助ゲート電極８３と補助ソース電極８２の間にコンデンサＣ１を接続していることで、補助ゲート電極８３の電位上昇の速度を遅くすることができ、すなわち下アームスイッチング素子３１Ｄのターンオフに対して補助スイッチング素子Ｑ１のターンオンを遅らせることができる。また、Ｑ１の寄生容量であってもその容量に応じてコンデンサＣ１に代わることが出来る。これにより、下アームスイッチング素子３１Ｄの安定作動を維持できる。なお、ミラー効果が発生するタイミングまでに補助スイッチング素子Ｑ１のターンオンを完了できるよう調整する必要がある。具体的には、補助ゲート補助ソース間電圧Ｖｇｓ２が上昇を開始してから補助ゲート閾値電圧Ｌｇに到達するまでの期間Ｔ１を、抵抗Ｒ１とコンデンサＣ１の時定数で調整する。
【００４７】
また逆に、上記コンデンサＣ１（と抵抗Ｒ１）を接続している場合には、補助スイッチング素子Ｑ１が素早くターンオフできるようコンデンサＣ１の放電を迅速に行う必要がある。補助ゲート電極８３から電極線５２へ向かう方向を順方向とした向きで第２ダイオードＤ２を接続していることで、コンデンサＣ１を迅速に放電させて補助スイッチング素子Ｑ１を素早くターンオフさせることができる。これにより、下アームスイッチング素子３１Ｄの安定作動を維持できる。
【００４８】
以上説明したように、本実施形態のゲートドライブ回路２２、インバータ５、及びモータ制御装置１００によれば、ゲートドライブ回路２２が、ゲート抵抗Ｒｇに並列的に配置されてゲート抵抗Ｒｇを短絡するように構成されたミラークランプ回路５４を有している。このミラークランプ回路５４が、適宜のタイミングでゲート抵抗Ｒｇの機能を保持してアームスイッチング素子３１の作動を安定化できる一方、適宜のタイミングでゲート抵抗Ｒｇを短絡させてゲート電極４３の電位上昇を抑制しアームスイッチング素子３１のセルフターンオンを防止できる。この結果、スイッチングスピードを低下させることなく、アームスイッチング素子３１のミラー効果によるセルフターンオンを防ぐことができる。
【００４９】
また、本実施形態によれば、ミラークランプ回路５４が、ゲート抵抗Ｒｇの両端子間を接続する接続線７１と、ゲート抵抗Ｒｇにおけるゲート電極４３側の端子から反対側の端子へ向かう方向を順方向とする向きで接続線７１上に配置された第１ダイオードＤ１と、接続線７１の導通または遮断を制御するように構成された補助スイッチング素子Ｑ１と、を有している。これにより、ミラー効果によるゲート電極４３の電位上昇に対して、補助スイッチング素子Ｑ１が接続線７１を導通させることでゲート抵抗Ｒｇより低電位側（ゲート電極４３側の逆側）へ放電させてゲート電極４３の電位上昇を抑制できる。この場合、ゲート抵抗Ｒｇは安定化に必要な程度の抵抗値を持つだけでよい。この結果、ゲート抵抗Ｒｇの抵抗値を大きく設定してスイッチングスピードを低下させることなく、アームスイッチング素子３１のミラー効果によるセルフターンオンを防ぐことができる。なお、ミラークランプ回路部５４は、ゲート抵抗Ｒｇの両端子間の短絡をゲート電極４３側の端子から反対側の端子へ向かう方向で許容すればよく、他の回路構成によって実現してもよい。
【００５０】
また、本実施形態によれば、補助スイッチング素子Ｑ１は、アームスイッチング素子３１がオフ状態とされている間だけ接続線７１を導通するように構成されている。これにより、制御線５１と電極線５２の間の電位の高低関係を切り替えて（つまりゲート制御信号を出力して）アームスイッチング素子３１をオン状態としている間は、ゲート抵抗Ｒｇを介して作動の安定化を図ることができる。また、アームスイッチング素子３１をオフ状態としている間は、ミラー効果によりゲート電極４３の電位が上昇しても、接続線７１を介してゲート抵抗Ｒｇより低電位側（ゲート電極４３側の逆側）へ放電させてゲート電極４３の電位上昇を抑制し、セルフターンオンを防止できる。
【００５１】
また、本実施形態によれば、補助スイッチング素子Ｑ１の補助ゲート電極８３をアームスイッチング素子３１のソース電極４２に接続され、補助スイッチング素子Ｑ１の補助ソース電極８２をアームスイッチング素子Ｑ１のゲート電極４３に接続されている。これにより、補助スイッチング素子Ｑ１とアームスイッチング素子３１でオン状態とオフ状態の切り替え動作を逆に行わせることができ、つまりアームスイッチング素子３１がオフ状態とされている間だけ補助スイッチング素子Ｑ１に接続線７１を導通させることができる。
【００５２】
また、本実施形態によれば、補助ゲート電極８３と補助ソース電極８２の間にコンデンサＣ１が配置されていることで、補助ゲート電極８３の電位上昇の速度（補助ゲート補助ソース間電圧Ｖｇｓ２の昇圧速度）を遅くすることができる。すなわちアームスイッチング素子３１のターンオフに対して補助スイッチング素子Ｑ１のターンオンを遅らせることができる。これにより、アームスイッチング素子３１の安定作動を維持できる。
【００５３】
また、本実施形態によれば、補助ゲート電極８３からソース電極４２へ向かう方向を順方向とする向きで補助ゲート電極８３とソース電極４２の間に第２ダイオードＤ２が配置されていることで、コンデンサＣ１を迅速に放電させて補助スイッチング素子Ｑ１を素早くターンオフさせることができる。これにより、アームスイッチング素子３１の安定作動を維持できる。
【００５４】
また、特にアームスイッチング素子３１を２つ直列に接続しているブリッジ回路２１においては、各アームスイッチング素子３１のスイッチングスピードが速い場合、同じ組のアームスイッチング素子３１で上記のミラー効果によるセルフターンオフが生じやすい。このため、ゲート抵抗Ｒｇの抵抗値を大きく設定してスイッチングスピードを低下させずともセルフターンオフを防止できる本実施形態のゲートドライブ回路２２の適用が特に有用である。
【００５５】
また、以上既に述べた以外にも、上記実施形態や各変形例による手法を適宜組み合わせて利用しても良い。
【００５６】
その他、一々例示はしないが、上記実施形態や各変形例は、その趣旨を逸脱しない範囲内において、種々の変更が加えられて実施されるものである。
【符号の説明】
【００５７】
１            ３相交流電源
２            コンバータ
３            モータ
４            直流母線
５            インバータ（インバータ回路）
２１          ブリッジ回路
２２          ゲートドライブ回路
２４          制御回路
３１          アームスイッチング素子
３１Ｕ        上アームスイッチング素子
３１Ｄ        下アームスイッチング素子
３２          半導体スイッチング素子
３３          フライホイールダイオード
４１          ドレイン電極
４２          ソース電極
４３          ゲート電極
５１          制御線
５２          電極線
５３          ドライブＩＣ（ゲート制御部）
５４          ミラークランプ回路部（短絡回路部）
７１          接続線
８１          補助ドレイン電極
８２          補助ソース電極
８３          補助ゲート電極
１００        モータ制御装置
Ｑ１          補助スイッチング素子（補助素子）
Ｄ１          第１ダイオード
Ｄ２          第２ダイオード
Ｃ１          コンデンサ
Ｒｇ          ゲート抵抗
Ｒｂ          バイアス抵抗
Ｒ１          第１抵抗
Ｒ２          第２抵抗
Ｒ３          第３抵抗
ＶＡ          上方電位電源（ゲート制御部）
ＶＢ          下方電位電源（ゲート制御部）
Ｖｇｓ１      ゲートソース間電圧
Ｖｇｓ２      補助ゲート補助ソース間電圧
【図１】
2015111154.tif 000003
【図２】
2015111154.tif 000004
【図３】
2015111154.tif 000005
【図４】
2015111154.tif 000006
【国際調査報告】
2015111154.tif 000007
2015111154.tif 000008
2015111154.tif 000009