(57)【要約】  本発明は、電力機器に使用される半導体装置に関し、ベース板（１６）と、ベース板（１６）上に搭載された絶縁基板（２９）と、絶縁基板上にはんだ層（３１）により接合された電力用スイッチング素子（２１）とを有し、ベース板（１６）、絶縁基板（２９）および電力用スイッチング素子（２１）とでモジュールを構成し、モジュール上に制御基板（ＣＳ）を備えた半導体装置であって、制御基板（ＣＳ）は、電力用スイッチング素子（２１）のコレクタ−エミッタ間電圧を測定し、コレクタ−エミッタ間電圧とコレクタ電流との積で規定される任意の目標電力を電力用スイッチング素子（２１）に供給するようにゲート電圧を変更する可変ゲート電圧回路（９０）を有している。
2015083250.tif 000002
【特許請求の範囲】
【請求項１】
ベース板（１６）と、
前記ベース板上に搭載された絶縁基板（２９）と、
前記絶縁基板上にはんだ層（３１）により接合された電力用スイッチング素子（２１）と、を有し、
前記ベース板、前記絶縁基板および前記電力用スイッチング素子とでモジュールを構成し、前記モジュール上に制御基板（ＣＳ）を備えた半導体装置であって、
前記制御基板は、
前記電力用スイッチング素子のコレクタ−エミッタ間電圧を測定し、前記コレクタ−エミッタ間電圧とコレクタ電流との積で規定される任意の目標電力を前記電力用スイッチング素子に供給するようにゲート電圧を変更する可変ゲート電圧回路（９０）を有する、半導体装置。
【請求項２】
前記可変ゲート電圧回路は、
前記任意の目標電力として、前記はんだ層を溶融させる電力が供給されるように前記ゲート電圧を調整する、請求項１記載の半導体装置。
【請求項３】
前記モジュールは、
前記電力用スイッチング素子の上面に配設された少なくとも１つの温度検出素子（ＴＤ１）をさらに備え、
前記可変ゲート電圧回路は、
前記少なくとも１つの温度検出素子で検出された前記電力用スイッチング素子の通常動作時の上面温度と、予め定めた閾値との比較を行い、前記上面温度が前記閾値より大きい場合に、前記任意の目標電力が前記電力用スイッチング素子に供給されるように前記ゲート電圧を調整するマイクロコンピュータを有する、請求項２記載の半導体装置。
【請求項４】
前記電力用スイッチング素子は、平面視形状が矩形であって、
前記少なくとも１つの温度検出素子は、
前記電力用スイッチング素子の上面の四隅にそれぞれ配設される、請求項３記載の半導体装置。
【請求項５】
前記モジュールは、
前記電力用スイッチング素子の上面に配設された第１の温度検出素子（ＴＤ１）と、
前記ベース板の前記モジュール内の主面上に配設された第２の温度検出素子（ＴＤ２）と、をさらに備え、
前記可変ゲート電圧回路は、
電力用スイッチング素子に一定のコレクタ電流が流れるようにゲート電圧を調整しながら前記第１の温度検出素子で前記電力用スイッチング素子の上面温度を測定し、温度変化に対するコレクタ−エミッタ間電圧特性を取得すると共に、
第１のコレクタ電流を流す前の第１の期間と、前記一定のコレクタ電流を流した後の第２の期間とで、それぞれ前記第１のコレクタ電流のｍ分の１（ｍは整数）の第２の電流を流し、それぞれ第１および第２のコレクタ−エミッタ間電圧を取得し、
前記第１および第２のコレクタ−エミッタ間電圧にそれぞれ対応する前記電力用スイッチング素子の第１および第２の上面温度（Ｔｊ１、Ｔｊ２）を前記コレクタ−エミッタ間電圧特性から算出し、
また、前記第２の温度検出素子を用いて、前記第１および第２の期間での前記ベース板の温度である第１および第２のベース板温度（ＴＣ１、ＴＣ２）を取得し、
前記第１および第２の上面温度（Ｔｊ１、Ｔｊ２）、前記第１および第２のベース板温度、前記第１のコレクタ電流、前記第１のコレクタ電流を流した場合のコレクタ−エミッタ間電圧（ＶＣＥ）と、前記第１のコレクタ電流を供給した第３の期間（ｔ４−ｔ３）の情報に基づいて、数式（１）により前記電力用スイッチング素子の下部の熱抵抗を算出し、
【数１】
2015083250.tif 000004
前記熱抵抗と、予め定めた閾値との比較を行い、前記熱抵抗が前記閾値より大きい場合に、前記任意の目標電力が前記電力用スイッチング素子に供給されるように前記ゲート電圧を調整するマイクロコンピュータを有する、請求項２記載の半導体装置。
【請求項６】
前記モジュールは、
前記電力用スイッチング素子の上面に配設された第１の温度検出素子（ＴＤ１）と、
前記ベース板の前記モジュール内の主面上に配設された第２の温度検出素子（ＴＤ２）と、をさらに備え、
前記可変ゲート電圧回路は、
電力用スイッチング素子に一定のコレクタ電流が流れるようにゲート電圧を調整しながら前記第１の温度検出素子で前記電力用スイッチング素子の上面温度を測定し、温度変化に対するコレクタ−エミッタ間電圧特性を取得すると共に、
第１のコレクタ電流を流す前の第１の期間と、前記一定のコレクタ電流を流した後の第２の期間とで、それぞれ前記第１のコレクタ電流のｍ分の１（ｍは整数）の第２の電流を流し、それぞれ第１および第２のゲート−エミッタ間電圧を取得し、
前記第１および第２のゲート−エミッタ間電圧にそれぞれ対応する前記電力用スイッチング素子の第１および第２の上面温度（Ｔｊ１、Ｔｊ２）を前記コレクタ−エミッタ間電圧特性から算出し、
また、前記第２の温度検出素子を用いて、前記第１および第２の期間での前記ベース板の温度である第１および第２のベース板温度（ＴＣ１、ＴＣ２）を取得し、
前記第１および第２の上面温度（Ｔｊ１、Ｔｊ２）、前記第１および第２のベース板温度、前記第１のコレクタ電流、前記第１のコレクタ電流を流した場合のコレクタ−エミッタ間電圧（ＶＣＥ）と、前記第１のコレクタ電流を供給した第３の期間（ｔ４−ｔ３）の情報に基づいて、数式（２）により前記電力用スイッチング素子の下部の熱抵抗を算出し、
【数２】
2015083250.tif 000005
前記熱抵抗と、予め定めた閾値との比較を行い、前記熱抵抗が前記閾値より大きい場合に、前記任意の目標電力が前記電力用スイッチング素子に供給されるように前記ゲート電圧を調整するマイクロコンピュータを有する、請求項２記載の半導体装置。
【請求項７】
前記絶縁基板は、
絶縁基材（２６）上に配設した導電板（２８）を有し、
前記電力用スイッチング素子は、前記導電板上に前記はんだ層（３１）により接合され、
前記導電板の主面内に、前記電力用スイッチング素子の周囲を囲むように設けられた、溝状のポケット（ＰＣ）をさらに備える、請求項２記載の半導体装置。
【請求項８】
前記絶縁基板は、
絶縁基材（２６）上に配設した導電板（２８）を有し、
前記電力用スイッチング素子は、前記導電板上に前記はんだ層（３１）により接合され、
前記導電板の主面上に、前記電力用スイッチング素子の周囲を囲むように設けられた、壁状の突起（ＰＰ）をさらに備える、請求項２記載の半導体装置。
【請求項９】
前記電力用スイッチング素子は、
ワイドバンドギャップ半導体基板上に形成されるワイドバンドギャップスイッチング素子である、請求項１記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、特に、電力機器に使用される半導体装置に関する。
【背景技術】
【０００２】
電力機器に使用される従来の半導体装置においては、電力用半導体素子への通電時の発熱が熱ストレスとして当該電力用半導体素子に印加されるため、その下面に設けられたはんだ部に応力が加わり、はんだクラックが発生することが知られている。【０００３】
はんだクラックが進行すると電力用半導体素子の熱抵抗値が増大し、耐熱限界を超えて電力用半導体素子が破壊される可能性がある。【０００４】
特許文献１では、電力用半導体素子をオンオフ制御した場合の電力用半導体素子の熱抵抗値を演算によって求め、得られた熱抵抗値に基づいて電力用半導体素子の製品寿命を判定し、必要によってはコレクタ電流値を制限する制御を行うことが開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−９５４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
以上説明した特許文献１では、電力用半導体素子の寿命判定を行い、コレクタ電流値を制限することで電力用半導体素子が使用不可能になることを防止するので、半導体装置としての能力が制限されるという問題があった。【０００７】
本発明は上記のような問題を解決するためになされたものであり、電力用半導体素子の下面のはんだ層に、はんだクラックが発生した場合でも、半導体装置としての能力が制限されることなく使用を続けることができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る半導体装置は、ベース板と、ベース板上に搭載された絶縁基板と、絶縁基板上にはんだ層により接合された電力用スイッチング素子とを備え、ベース板、絶縁基板および電力用スイッチング素子とでモジュールを構成し、モジュール上に制御基板を備えた半導体装置であって、制御基板は、電力用スイッチング素子のコレクタ−エミッタ間電圧を測定し、コレクタ−エミッタ間電圧とコレクタ電流との積で規定される任意の目標電力を電力用スイッチング素子に供給するようにゲート電圧を変更する可変ゲート電圧回路を有している。
【発明の効果】
【０００９】
上記半導体装置によれば、制御基板に可変ゲート電圧回路を有しているので、ゲート電圧を変更することで、電力用スイッチング素子に印加する電力量を変更することが可能であり、電力用スイッチング素子の発熱量を制御して、電力用スイッチング素子の温度を制御できるので、例えば、電力用スイッチング素子下のはんだ層にクラックが発生した場合には、電力用スイッチング素子を発熱させ、はんだ層を溶融させてクラックを自己修復することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明に係る実施の形態１の半導体装置の構成を示す断面図である。
【図２】電力用半導体素子の静特性を示す図である。
【図３】はんだクラックの自己修復動作を説明する断面図である。
【図４】はんだクラックの自己修復動作を説明する断面図である。
【図５】実施の形態１の可変ゲート電圧回路の構成を説明する図である。
【図６】実施の形態１のはんだ溶融プロセスを説明するフローチャートである。
【図７】本発明に係る実施の形態２の半導体装置の構成を示す断面図である。
【図８】実施の形態２の可変ゲート電圧回路の構成を説明する図である。
【図９】温度変化に対するコレクタ−エミッタ間電圧の特性を示す図である。
【図１０】ゲート電圧を調整するタイミングチャートを示す図である。
【図１１】コレクタ−エミッタ間電圧と電力用半導体素子の温度との関係を示す図である。
【図１２】実施の形態２の溶融プロセスを説明するフローチャートである。
【図１３】温度変化に対するゲート−エミッタ間電圧の特性を示す図である。
【図１４】ゲート電圧を調整するタイミングチャートを示す図である。
【図１５】ゲート−エミッタ間電圧と電力用半導体素子の温度との関係を示す図である。
【図１６】電力用半導体素子の上面の四隅に温度検出ダイオードを設けた構成を示す図である。
【図１７】実施の形態３の可変ゲート電圧回路の構成を説明する図である。
【図１８】本発明に係る実施の形態４の半導体装置の構成を示す断面図である。
【図１９】本発明に係る実施の形態４の半導体装置の構成を示す平面図である。
【図２０】本発明に係る実施の形態５の半導体装置の構成を示す断面図である。
【図２１】本発明に係る実施の形態５の半導体装置の構成を示す平面図である。
【図２２】本発明に係る実施の形態５の半導体装置の構成を示す断面図である。
【発明を実施するための形態】
【００１１】
＜実施の形態１＞
＜装置構成＞
本発明に係る半導体装置の実施の形態１について、図１〜図６を用いて説明する。図１は本発明に係る実施の形態１の半導体装置１００の構成を示す断面図である。図１において、銅（Ｃｕ）材、アルミニウム（Ａl）材またはＣｕを主成分とする合金材で構成されるベース板１６の主面上に、絶縁基板２９が接合されている。
【００１２】
絶縁基板２９は、絶縁基材２６として窒化アルミニウム（ＡｌＮ）または窒化シリコン（ＳｉＮ）を使用しており、絶縁基材２６の下主面、すなわちベース板１６に対面する主面には、例えばＣｕで構成される導電板２７が配設されている。
【００１３】
また、絶縁基材２６の上主面、すなわち下主面とは反対側の主面には、例えばＣｕで構成される導電板２８が配設されている。なお、導電板２７および２８は、絶縁基材２６に接合されている。
【００１４】
絶縁基板２９は、ベース板１６上に配設された導体パターンＭ４２上に基板下はんだ層３０を介して接合されている。より具体的には、導電板２７の下主面に配設された導体パターンＭ４１と導体パターンＭ４２とが絶縁基板下はんだ層３０によって接合されることで、絶縁基板２９がベース板１６上に固定される。
【００１５】
導電板２８上には、電力用半導体素子２１および２２が、それぞれ半導体素子下はんだ層３１および４１を介して接合されている。より具体的には、導電板２８の上主面に配設された導体パターンＭ２と電力用半導体素子２１の下主面に配設された導体パターンＭ１とが半導体素子下はんだ層３１によって接合され、導電板２８の上主面に配設された導体パターンＭ１２と電力用半導体素子２２の下主面に配設された導体パターンＭ１１とが半導体素子下はんだ層４１によって接合されている。
【００１６】
また、ベース板１６の主面上には、絶縁基板２９とは別個に設けられた絶縁基板５３が接合されている。
【００１７】
絶縁基板５３は、セラミック基材５２としてＡｌＮまたはＳｉＮを使用しており、セラミック基材５２の下主面、すなわちベース板１６に対面する主面には、例えばＣｕで構成される導電板５１が配設されている。
【００１８】
また、セラミック基材５２の上主面、すなわち下主面とは反対側の主面には、制御端子３３が配設されている。ここで、導電板５１および制御端子３３は、セラミック基材５２に接合されている。
【００１９】
絶縁基板５３は、ベース板１６上に配設された導体パターンＭ３２上に基板下はんだ層５０を介して接合されている。より具体的には、導電板５１の下主面に配設された導体パターンＭ３１と導体パターンＭ３２とが絶縁基板下はんだ層５０によって接合されることで、絶縁基板５３がベース板１６上に固定される。
【００２０】
ベース板１６の周囲は樹脂ケース４２によって囲まれ、ベース板１６を底面とし、当該底面とは反対側が開口部となったパッケージケース２０を構成している。
【００２１】
樹脂ケース４２の壁面内部には主電極端子２４が埋め込まれ、その一方端部が樹脂ケース４２の内壁面において露出し、当該一方端部と電力用半導体素子２２の主電極とが内部金属配線ＷＲにより電気的に接続されている。なお、主電極端子２４の他方端部は樹脂ケース４２の壁面の上端面から外部に露出している。
【００２２】
また、主電極端子２４（Ｎ側主電極端子）が埋め込まれた壁面とは反対側の壁面内部には主電極端子２５（Ｐ側主電極端子）が埋め込まれ、その一方端部が樹脂ケース４２の内壁面において露出し、当該一方端部と導電板２８とが内部金属配線ＷＲにより電気的に接続されている。なお、主電極端子２５の他方端部は樹脂ケース４２の壁面の上端面から外部に露出している。
【００２３】
また、電力用半導体素子２２の主電極と電力用半導体素子２１の主電極とが内部金属配線ＷＲにより電気的に接続されている。
【００２４】
また、電力用半導体素子２１のゲート電極と制御端子３３とが内部金属配線ＷＲにより電気的に接続されている。なお、制御端子３３はベース板１６の主面に対して垂直に延在し、パッケージケース２０の開口部を塞ぐように設けられたノイズ遮蔽板２３を貫通している。
【００２５】
ノイズ遮蔽板２３は、Ａｌ、Ｃｕなどの金属板で形成されており、パッケージケース２０とノイズ遮蔽板２３とで囲まれる空間内に、電力用半導体素子２１および２２等がパッケージされてモジュール化されている。
【００２６】
また、導電板２８の主面には、当該主面に対して垂直に延在し、ノイズ遮蔽板２３を貫通するコレクタ―エミッタ間電圧出力端子３４が設けられている。
【００２７】
制御端子３３およびコレクタ―エミッタ間電圧出力端子３４は、ノイズ遮蔽板２３の上方に配設された制御基板ＣＳも貫通し、制御基板ＣＳ上に搭載された制御回路（図示せず）の所定部分にそれぞれ電気的に接続されている。
【００２８】
なお、セラミック基材５２上には制御端子３３だけでなく、複数の信号端子も配設され、制御端子３３と同様にベース板１６の主面に対して垂直に延在し、ノイズ遮蔽板２３および制御基板ＣＳを貫通して制御回路の所定部分にそれぞれ電気的に接続されているが図示は省略している。
【００２９】
以下、半導体装置１００をインバータに適用する半導体装置とし、電力用半導体素子２１をＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）等のスイッチング素子とし、電力用半導体素子２２を、フリーホイールダイオードとして機能するダイオード素子として説明を行う。
【００３０】
図２は、電力用半導体素子２１の静特性を示す図であり、横軸にコレクタ−エミッタ間電圧ＶＣＥを示し、縦軸にコレクタ電流ＩＣを示している。
【００３１】
電力用半導体素子２１に印加される電力量は、図２に示すような静特性を有するゲート電圧ＶＧＥをパラメータとしたコレクタ電流ＩＣとコレクタ−エミッタ間電圧ＶＣＥの積により決定される。
【００３２】
半導体装置１００においては、制御基板ＣＳ上に搭載された制御回路に可変ゲート電圧回路を有しているので、ゲート電圧ＶＧＥを変更することで、電力用半導体素子２１に印加する電力量を任意に変更することが可能であり、電力用半導体素子２１の発熱量を制御して、電力用半導体素子２１の温度を制御することができる。
【００３３】
この制御により、図３に示すように半導体素子下はんだ層３１にクラックＣＲが発生した場合でも、可変ゲート電圧回路により制御されたゲート電圧を電力用半導体素子２１に印加することで、図４に示すように電力用半導体素子２１において通常動作時よりも高い熱を発生させ、その熱で半導体素子下はんだ層３１を溶融させ、その後、凝固させることではんだクラックを自己修復する。これにより、半導体装置１００の製品寿命を延長することができる。
【００３４】
なお、上記のような方法で半導体素子下はんだ層３１を溶融させるためには、融点２００〜３００℃程度の鉛フリーはんだで半導体素子下はんだ層３１を形成し、それに合わせて電力用半導体素子２１の温度を設定する。
【００３５】
次に、制御基板ＣＳ上に搭載される可変ゲート電圧回路９０の構成について図５を用いて説明する。
【００３６】
可変ゲート電圧回路９０は、任意の目標電力を電力用半導体素子２１に供給するために、コレクタ−エミッタ間電圧を測定し、目標電力に達するようにコレクタ電流値を変更するようにゲート電圧を変更する回路である。
【００３７】
図５に示すように、電力線Ｐと接地線Ｎとの間に、電力用半導体素子２１であるＩＧＢＴが接続され、それと逆並列に電力用半導体素子２２であるフリーホイールダイオードが接続され、可変ゲート電圧回路９０はＩＧＢＴのゲートへの印加電力を変更する回路である。
【００３８】
図５に示すように、可変ゲート電圧回路９０は、電力用半導体素子２１のゲートに接続されたゲート抵抗ＧＲ、コレクタ―エミッタ間電圧検出回路３、電流検出抵抗４、バッファ増幅器５、可変基準電圧回路６、ゲート電圧調整コンパレータ７および検出動作切り替え回路８を備えている。
【００３９】
コレクタ―エミッタ間電圧検出回路３は、電力用半導体素子２１のコレクタとエミッタとの間に直列に接続された抵抗Ｒ１１およびＲ１２を有し、両者の接続ノードがバッファ増幅器５の非反転入力（＋）に接続されている。
【００４０】
バッファ増幅器５は、その出力が自らの反転入力（−）に接続されると共に、可変基準電圧回路６のマイクロコンピュータ６１にも与えられる。
【００４１】
可変基準電圧回路６は、マイクロコンピュータ６１、ＤＣ／ＤＣコンバータ６２および直流電源６３を有している。
【００４２】
マイクロコンピュータ６１は、バッファ増幅器５の出力を受け、コレクタ−エミッタ間電圧に基づいてＤＣ／ＤＣコンバータ６２を制御して、ＤＣ／ＤＣコンバータ６２の出力を調整する。また、マイクロコンピュータ６１は、コレクタ−エミッタ間電圧に基づいて、検出動作切り替え回路８のオン、オフ制御も行う。
【００４３】
ＤＣ／ＤＣコンバータ６２は、直流電源６３から電力を供給され、マイクロコンピュータ６１からのＰＷＭ（パルス幅変調）信号に基づいて直流の基準電圧を生成して、ゲート電圧調整コンパレータ７の非反転入力（＋）に与える。
【００４４】
ゲート電圧調整コンパレータ７は、電力用半導体素子２１の電流検出エミッタと接地線Ｎとの間に接続された電流検出抵抗４により検出されるエミッタ電流（電圧値として与えられる）を反転入力（−）に受け、エミッタ電流と可変基準電圧回路６との比較を行い、コレクタ電流が目標値になるようにゲート電圧を調整する。
【００４５】
なお、電流検出エミッタと電流検出抵抗４とを接続する配線は図１では図示されていないが、先に説明したように、セラミック基材５２上に設けられた複数の信号端子の何れかに接続され、制御基板ＣＳ側に与えられる。
【００４６】
また、検出動作切り替え回路８は、電流検出抵抗４により検出されるエミッタ電流を、電力用半導体素子２１の通常動作時に使用される過電流検出回路ＯＣに与えるか、または、ゲート電圧調整コンパレータ７に与えるかを選択するＭＯＳＦＥＴ８１と、コレクタ―エミッタ間電圧検出回路３で検出されるコレクタ電圧を、電力用半導体素子２１の通常動作時に使用される過電圧検出回路ＶＣに与えるか否かを選択するＭＯＳＦＥＴ８２とを有しており、可変基準電圧回路６からは、ＭＯＳＦＥＴ８１および８２のゲートに対して制御信号が与えられる。
【００４７】
ここで、図１に示すコレクタ―エミッタ間電圧出力端子３４は、電力用半導体素子２１のコレクタとコレクタ―エミッタ間電圧検出回路３とを接続する配線である。
【００４８】
また、ゲート抵抗ＧＲはゲート駆動回路ＧＤに接続され、電力用半導体素子２１の通常動作時には、当該ゲート駆動回路ＧＤからゲート信号が電力用半導体素子２１のゲートに与えられるが、可変ゲート電圧回路９０の動作時には、ゲート電圧調整コンパレータ７からゲート信号が与えられる。
【００４９】
＜装置動作＞
以上説明した可変ゲート電圧回路９０を有した半導体装置１００におけるはんだクラックの自己修復動作（はんだ溶融プロセス）について、図１および図５を参照しつつ図６に示すフローチャートを用いて説明する。
【００５０】
半導体装置１００が起動すると、まず、検出動作切り替え回路８のＭＯＳＦＥＴ８１および８２をオフ状態とし（ステップＳ１）、過電流検出回路ＯＣおよび過電圧検出回路ＶＣでのそれぞれの検出動作が実行されないようにすると共に、ゲート電圧調整コンパレータ７での比較動作を実行可能とする。
【００５１】
はんだ溶融プロセスでは、まず、可変ゲート電圧回路９０のコレクタ―エミッタ間電圧検出回路３で電力用半導体素子２１のコレクタ−エミッタ間電圧を計測する（ステップＳ２）。
【００５２】
そして、得られたコレクタ−エミッタ間電圧をバッファ増幅器５を介して可変基準電圧回路６のマイクロコンピュータ６１に入力する（ステップＳ３）。
【００５３】
マイクロコンピュータ６１では、電力用半導体素子２１の半導体素子下はんだ層３１のはんだ溶融に必要なコレクタ電流値を算出し、当該コレクタ電流値が得られるゲート電圧をゲート電圧調整コンパレータ７が出力できるような基準電圧を生成するためのＰＷＭ信号をＤＣ／ＤＣコンバータ６２に出力する（ステップＳ４）。
【００５４】
ＤＣ／ＤＣコンバータ６２では、マイクロコンピュータ６１から与えられるＰＷＭ信号に基づいて、はんだ溶融に必要なコレクタ電流値が得られるゲート電圧をゲート電圧調整コンパレータ７が出力できるような基準電圧を生成する（ステップＳ５）。
【００５５】
そして、ゲート電圧調整コンパレータ７に、可変基準電圧回路６の出力である基準電圧と、電流検出抵抗４で検出したエミッタ電流（電圧値として与えられ、以下、これをコレクタ電流と呼称する）とを入力する（ステップＳ６）。
【００５６】
ゲート電圧調整コンパレータ７は、コレクタ電流値と基準電圧とを比較し、コレクタ電流値がはんだ溶融に必要な目標値に達していない場合には、出力であるゲート電圧を高めることで、コレクタ電流値を高め、電力用半導体素子２１に与えられる電力を増やす。一方、コレクタ電流値がはんだ溶融に必要な目標値に達した場合には、ゲート電圧を維持すように調整する（ステップＳ７）。
【００５７】
コレクタ電流値が目標値に達すると、はんだ溶融のための目標電力に達し、はんだ溶融が開始したものとして時間計測を開始する（ステップＳ８）。
【００５８】
そして、予め定めた一定の時間が経過することで、ゲート電圧を通常動作状態の電圧まで下げる、あるいは一旦停止することで、はんだ溶融プロセスを終了する（ステップＳ９）。
【００５９】
その後、ステップＳ１０で、検出動作切り替え回路８のＭＯＳＦＥＴ８１および８２をオン状態とし、過電流検出回路ＯＣおよび過電圧検出回路ＶＣでのそれぞれの検出動作が実行されるようにすると共に、ゲート電圧調整コンパレータ７での比較動作を実行しないようにする。その後は、半導体装置１００が停止するまで通常動作を維持する（ステップＳ１１１）。
【００６０】
以上説明したように、本発明に係る実施の形態１の半導体装置１００においては、制御基板ＣＳ上に搭載された制御回路に可変ゲート電圧回路を有しているので、ゲート電圧を変更することで、電力用半導体素子２１に印加する電力量を変更することが可能であり、電力用半導体素子２１の発熱量を制御して、電力用半導体素子２１の温度を制御することができる。
【００６１】
この制御により、半導体素子下はんだ層３１にクラックが発生した場合でも、可変ゲート電圧回路により制御されたゲート電圧を電力用半導体素子２１に印加することで、電力用半導体素子２１において通常動作時よりも高い熱を発生させ、その熱で半導体素子下はんだ層３１を溶融させ、その後、凝固させることではんだクラックを除去することができる。これにより、半導体装置１００の製品寿命を延長することができる。
【００６２】
なお、半導体素子下はんだ層３１にクラックが発生したか否かは、外部から直接に知ることはできないが、電力用半導体素子２１の電流、電圧波形からから見積もられる電力損失が急激に増えたような場合はクラックの発生が疑われるので、はんだ溶融プロセスを実行することが有効である。
【００６３】
＜実施の形態２＞
本発明に係る半導体装置の実施の形態２について、図７〜図１１を用いて説明する。    
【００６４】
＜装置構成＞
図７は本発明に係る実施の形態２の半導体装置２００の構成を示す断面図である。なお、図７においては、図１を用いて説明した半導体装置１００と同一の構成については同一の符号を付し、重複する説明は省略する。
【００６５】
図７に示すように、半導体装置２００は、電力用半導体素子２１の上面上に温度検出ダイオードＴＤ１（第１の温度検出素子）が配設されていると共に、パッケージケース２０内のベース板１６の主面上に、例えばサーミスタで構成される温度検出器ＴＤ２（第２の温度検出素子）が配設されている。
【００６６】
温度検出ダイオードＴＤ１および温度検出器ＴＤ２の出力は、それぞれ内部金属配線ＷＲを介して、セラミック基材５２上の図示されない複数の信号端子にそれぞれ接続されている。
【００６７】
次に、制御基板ＣＳ上に搭載される可変ゲート電圧回路９０Ａの構成について図８を用いて説明する。なお、図８においては、図５を用いて説明した可変ゲート電圧回路９０と同一の構成については同一の符号を付し、重複する説明は省略する。
【００６８】
可変ゲート電圧回路９０Ａは、目標の電力を電力用半導体素子２１に供給するために、コレクタ−エミッタ間電圧を測定し、目標の電力に達するようにコレクタ電流値を変更するようにゲート電圧を変更すると共に、温度検出ダイオードＴＤ１および温度検出器ＴＤ２の出力に基づいて電力用半導体素子２１下部の熱抵抗値を算出し、当該熱抵抗値に基づいてはんだ溶融プロセスの要否を判断する機能も有している。
【００６９】
図８に示すように、可変ゲート電圧回路９０Ａは、図５に示した可変ゲート電圧回路９０の構成に加えて、温度検出ダイオードＴＤ１に接続された定電流回路ＣＣおよび温度検出器ＴＤ２に接続された定電圧回路ＣＶを有している。
【００７０】
温度検出用ダイオードＴＤ１は、温度に応じて抵抗値が変化するため、定電流回路ＣＣより定電流が供給され、出力される電圧値は検出した温度に対応した電圧値となる。温度検出用ダイオードＴＤ１は、電力用半導体素子２１上に配設されているため、電力用半導体素子２１の温度に極めて近い値を検出できる。
【００７１】
なお、温度検出用ダイオードＴＤ１のアノード側に出力ノードが設けられ、当該出力ノードからの出力が可変基準電圧回路６のマイクロコンピュータ６１に入力される。
【００７２】
また、温度検出器ＴＤ２は定電圧回路ＣＶより定電圧が供給され、温度検出器ＴＤ２と接地電位との間に、抵抗Ｒ１０を介して温度検出器ＴＤ２が直列に接続されている。
【００７３】
なお、抵抗Ｒ１０は出力電圧特性を直線化させるために設けられ、抵抗Ｒ１０と温度検出器ＴＤ２との接続ノードが出力ノードとなり、当該出力ノードからの出力が可変基準電圧回路６のマイクロコンピュータ６１に入力される。
【００７４】
＜装置動作＞
次に、はんだ溶融プロセスの要否の判断を行うための電力用半導体素子２１下部の熱抵抗値の算出方法について図９〜図１１を用いて説明する。なお、以下の説明では、ΔＶＣＥ（ｓａｔ）法を用いて電力用半導体素子２１下部の熱抵抗値を算出する。
【００７５】
ΔＶＣＥ（ｓａｔ）法とは、半導体素子への通電に際して、一定のコレクタ電流を所定時間供給した前後でのコレクタ−エミッタ間電圧の差分より半導体素子の下面の熱抵抗値を算出する方法である。
【００７６】
まず、予め、電力用半導体素子２１に一定のコレクタ電流（この値は、通常動作時のコレクタ電流値を選択すれば良い）が流れるようにゲート電圧を調整しながら素子温度の変化を温度検出用ダイオードＴＤ１で測定して、温度変化に対するコレクタ−エミッタ間電圧を可変基準電圧回路６のマイクロコンピュータ６１に記録する。なお、マイクロコンピュータ６１はメモリ等の記憶装置を有している。
【００７７】
このようにして得られた温度特性の一例を図９に示す。図９においては、横軸に温度Ｔｊ（Ｋ）を示し、縦軸にコレクタ−エミッタ間電圧ＶＣＥ（Ｖ）を示している。図９において、温度が上がるにつれてコレクタ−エミッタ間電圧ＶＣＥが低下している。
【００７８】
次に、一定のコレクタ電流を所定時間供給した前後でのコレクタ−エミッタ間電圧の差分を求める。図１０には、時間ｔ０からｔ６までの期間を、時間ｔ０からｔ１、時間ｔ１からｔ２、時間ｔ２からｔ３、時間ｔ３からｔ４、時間ｔ４からｔ５、時間ｔ５からｔ６の期間に分割し、時間ｔ３からｔ４の間、一定のコレクタ電流Ｉ（この値は、図９の特性を得るために流したコレクタ電流値でも良いし、より高い、あるいはより低い電流値でも良い）が流れるようにゲート電圧を調整し、それに対し、時間ｔ１からｔ２および時間ｔ５からｔ６の期間では、Ｉ/ｍ（ｍは整数）の電流が流れるようにゲート電圧を調整する場合のタイミングチャートを示す。
【００７９】
上記タイミングチャートに従ってＩ/ｍのコレクタ電流を流した場合の、時間ｔ１からｔ２および時間ｔ５からｔ６の期間での、それぞれのコレクタ−エミッタ間電圧ＶＣＥ１、ＶＣＥ２をマイクロコンピュータ６１に記録する。
【００８０】
そして、得られたコレクタ−エミッタ間電圧ＶＣＥ１およびＶＣＥ２にそれぞれ対応する電力用半導体素子２１の温度Ｔｊ１およびＴｊ２を、図９に示した温度特性から求め、コレクタ電流Ｉを流すことによって発生した温度差Ｔｊ２−Ｔｊ１を算出する。このようにして求めたコレクタ−エミッタ間電圧ＶＣＥ１およびＶＣＥ２と温度Ｔｊ１およびＴｊ２との関係を図１１に示す。図１１においては、横軸にコレクタ−エミッタ間電圧を示し、縦軸に電力用半導体素子２１の温度を示している。
【００８１】
また、ベース板１６の主面上に配設された温度検出器ＴＤ２を用いて、パッケージケース２０の温度を測定し、時間ｔ２におけるケース温度ＴＣ１および時間ｔ６におけるケース温度ＴＣ２を取得しマイクロコンピュータ６１に記録する。
【００８２】
そして、電力用半導体素子２１の温度Ｔｊ１およびＴｊ２、パッケージケース２０の温度ＴＣ１およびＴＣ２、コレクタ電流Ｉおよびコレクタ電流Ｉを流した場合のコレクタ―エミッタ間電圧ＶＣＥ、コレクタ電流Ｉを流す期間（ｔ４−ｔ３）の情報に基づいて、以下の数式（１）により電力用半導体素子２１下部の熱抵抗値をマイクロコンピュータ６１で算出する。
【００８３】
【数１】
2015083250.tif 000003
【００８４】
上記方法によって得られた熱抵抗値が、予め定めた閾値より大きい場合には、はんだ溶融プロセスを開始する。
【００８５】
なお、上述した熱抵抗の測定に際してのコレクタ電流の制御は、はんだ溶融プロセスと同様に、可変ゲート電圧回路９０Ａ内にある可変基準電圧回路６内のマイクロコンピュータ６１で調整する。
【００８６】
以上説明したように、ΔＶＣＥ（ｓａｔ）法を用いて電力用半導体素子２１下部の熱抵抗値を算出するので、はんだ溶融プロセスの要否の判断を精度良く行うことができる。
【００８７】
以下、可変ゲート電圧回路９０Ａを有した半導体装置２００におけるはんだクラックの自己修復動作について、図７および図８を参照しつつ図１２に示すフローチャートを用いて説明する。
【００８８】
半導体装置２００が起動すると、まず、検出動作切り替え回路８のＭＯＳＦＥＴ８１および８２をオフ状態とし（ステップＳ２１）、過電流検出回路ＯＣおよび過電圧検出回路ＶＣでのそれぞれの検出動作が実行されないようにすると共に、ゲート電圧調整コンパレータ７での比較動作を実行可能とする。
【００８９】
次に、電力用半導体素子２１下部の熱抵抗値の測定を開始する（ステップＳ２２）。この熱抵抗値は、電力用半導体素子２１のジャンクション（チャネル）と樹脂ケース４２との間の熱抵抗値（Ｒｔｈ（ｊ−ｃ））であり、上述したようにΔＶＣＥ（ｓａｔ）法を用いて、温度検出ダイオードＴＤ１および温度検出器ＴＤ２の出力に基づいて算出される。
【００９０】
次に、得られたＲｔｈ（ｊ−ｃ）と予め定めた閾値との比較を行う（ステップＳ２３）。そして、Ｒｔｈ（ｊ−ｃ）が閾値よりも大きいと判断される場合にはステップＳ４以下のはんだ溶融プロセスを実行し、閾値以下の場合にはステップＳ１４に進む。
【００９１】
ここで、Ｒｔｈ（ｊ−ｃ）が上記閾値より大きい場合とは、電力用半導体素子２１の半導体素子下はんだ層３１（図７）にはんだクラックが発生し、熱抵抗値が増大している状態を示しており、放置すると電力用半導体素子２１の寿命が短くなる可能性がある。従って、上記閾値は電力用半導体素子２１の寿命判定値であると呼称することができる。
【００９２】
なお、上述したステップＳ２１〜Ｓ２３の処理は、制御基板ＣＳ（図７）上に搭載された可変ゲート電圧回路９０Ａで実行される。
【００９３】
はんだ溶融プロセスに進んだ場合、まず、可変ゲート電圧回路９０Ａのコレクタ―エミッタ間電圧検出回路３で電力用半導体素子２１のコレクタ−エミッタ間電圧を計測する（ステップＳ２４）。
【００９４】
そして、得られたコレクタ−エミッタ間電圧をバッファ増幅器５を介して可変基準電圧回路６のマイクロコンピュータ６１に入力する（ステップＳ２５）。
【００９５】
マイクロコンピュータ６１では、電力用半導体素子２１の半導体素子下はんだ層３１のはんだ溶融に必要なコレクタ電流値を算出し、当該コレクタ電流値が得られるゲート電圧をゲート電圧調整コンパレータ７が出力できるような基準電圧を生成するためのＰＷＭ信号をＤＣ／ＤＣコンバータ６２に出力する（ステップＳ２６）。
【００９６】
ＤＣ／ＤＣコンバータ６２では、マイクロコンピュータ６１から与えられるＰＷＭ信号に基づいて、はんだ溶融に必要なコレクタ電流値が得られるゲート電圧をゲート電圧調整コンパレータ７が出力できるような基準電圧を生成する（ステップＳ２７）。
【００９７】
そして、ゲート電圧調整コンパレータ７に、可変基準電圧回路６の出力である基準電圧と、電流検出抵抗４で検出したエミッタ電流（コレクタ電流とほぼ等しく電圧値として与えられる）とを入力する（ステップＳ２８）。
【００９８】
ゲート電圧調整コンパレータ７は、コレクタ電流値と基準電圧とを比較し、コレクタ電流値がはんだ溶融に必要な目標値に達していない場合には、出力であるゲート電圧を高めることで、コレクタ電流値を高め、電力用半導体素子２１に与えられる電力を増やす。一方、コレクタ電流値がはんだ溶融に必要な目標値に達した場合には、ゲート電圧を維持すように調整する（ステップＳ２９）。
【００９９】
コレクタ電流値が目標値に達すると、はんだ溶融が開始したものとして時間計測を開始する（ステップＳ３０）。
【０１００】
そして、予め定めた一定の時間が経過することで、ゲート電圧を通常動作状態の電圧まで下げる、あるいは一旦停止することで、はんだ溶融プロセスを終了する（ステップＳ３１）。
【０１０１】
その後、はんだの凝固を見計らって、通常動作時のゲート電圧で電力用半導体素子２１を駆動し、電力用半導体素子２１下部の熱抵抗値の測定を開始する（ステップＳ３２）。
【０１０２】
次に、得られたＲｔｈ（ｊ−ｃ）と予め定めた閾値との比較を行い（ステップＳ３３）、Ｒｔｈ（ｊ−ｃ）が閾値よりも大きくない（閾値以下）と判断される場合にはステップＳ３４で、検出動作切り替え回路８のＭＯＳＦＥＴ８１および８２をオン状態とし、過電流検出回路ＯＣおよび過電圧検出回路ＶＣでのそれぞれの検出動作が実行されるようにすると共に、ゲート電圧調整コンパレータ７での比較動作を実行しないようにする。その後は、半導体装置１００が停止するまで通常動作を維持する（ステップＳ３５）。
【０１０３】
なお、ステップＳ１３で、再びＲｔｈ（ｊ−ｃ）が閾値よりも大きいと判断される場合は、外部にエラー信号を出力する（ステップＳ３６）。なお、エラー信号により外部から半導体装置１００が停止されるまでは通常動作を維持するようにしても良いし、エラー信号を出力することで強制的に半導体装置１００を停止するようにしても良い。
【０１０４】
＜変形例１＞
以上説明した実施の形態２においては、はんだ溶融プロセスの要否の判断を行うための電力用半導体素子２１下部の熱抵抗値の算出にΔＶＣＥ（ｓａｔ）法を用いる例を示したが、以下に説明するΔＶＧＥ法を用いても良い。
【０１０５】
ΔＶＧＥ法とは、半導体素子への通電に際して、一定のコレクタ電流（この値は、通常動作時のコレクタ電流値を選択すれば良い）を所定時間供給した前後でゲート電圧の差分より半導体素子の下面の熱抵抗値を算出する方法である。
【０１０６】
まず、予め、電力用半導体素子２１に一定のコレクタ電流が流れるようにゲート電圧を調整しながら素子温度の変化を温度検出用ダイオードＴＤ１で測定して、温度変化に対するゲート電圧の変化を可変基準電圧回路６のマイクロコンピュータ６１に記録する。
【０１０７】
このようにして得られた温度特性の一例を図１３に示す。図１３においては、横軸に温度Ｔｊ（Ｋ）を示し、縦軸にゲート−エミッタ間電圧ＶＧＥ（Ｖ）を示している。図１３において、温度が上がるにつれてゲート−エミッタ間電圧ＶＧＥが低下している。
【０１０８】
次に、一定のコレクタ電流を所定時間供給した前後でのゲート−エミッタ間電圧の差分を求める。図１４には、時間ｔ０からｔ６までの期間を、時間ｔ０からｔ１、時間ｔ１からｔ２、時間ｔ２からｔ３、時間ｔ３からｔ４、時間ｔ４からｔ５、時間ｔ５からｔ６の期間に分割し、時間ｔ３からｔ４の間、一定のコレクタ電流Ｉ（この値は、図１３の特性を得るために流したコレクタ電流値でも良いし、より高い、あるいはより低い電流値でも良い）が流れるようにゲート電圧を調整し、それに対し、時間ｔ１からｔ２および時間ｔ５からｔ６の期間では、Ｉ/ｍ（ｍは整数）の電流が流れるようにゲート電圧を調整する場合のタイミングチャートを示す。
【０１０９】
上記タイミングチャートに従ってＩ/ｍのコレクタ電流を流した場合の、時間ｔ１からｔ２および時間ｔ５からｔ６の期間での、それぞれのゲート−エミッタ間電圧ＶＧＥ１、ＶＧＥ２をマイクロコンピュータ６１に記録する。
【０１１０】
そして、得られたゲート−エミッタ間電圧ＶＧＥ１およびＶＧＥ２にそれぞれ対応する電力用半導体素子２１の温度Ｔｊ１およびＴｊ２を、図１３に示した温度特性から求め、コレクタ電流Ｉを流すことによって発生した温度差Ｔｊ２−Ｔｊ１を算出する。このようにして求めたゲート−エミッタ間電圧ＶＧＥ１およびＶＧＥ２と温度Ｔｊ１およびＴｊ２との関係を図１５に示す。図１５においては、横軸にゲート−エミッタ間電圧を示し、縦軸に電力用半導体素子２１の温度を示している。
【０１１１】
また、ベース板１６の主面上に配設された温度検出器ＴＤ２を用いて、パッケージケース２０の温度を測定し、時間ｔ２におけるケース温度ＴＣ１および時間ｔ６におけるケース温度ＴＣ２を取得しマイクロコンピュータ６１に記録する。
【０１１２】
そして、電力用半導体素子２１の温度Ｔｊ１およびＴｊ２、パッケージケース２０の温度ＴＣ１およびＴＣ２、コレクタ電流Ｉおよびコレクタ電流Ｉを流した場合のコレクタ―エミッタ間電圧ＶＣＥ、コレクタ電流Ｉを流す期間（ｔ４−ｔ３）の情報に基づいて、先に説明した数式（１）により電力用半導体素子２１下部の熱抵抗値をマイクロコンピュータ６１で算出する。
【０１１３】
以上説明したように、ΔＶＧＥ法を用いて電力用半導体素子２１下部の熱抵抗値を算出するので、はんだ溶融プロセスの要否の判断を精度良く行うことができる。
【０１１４】
＜変形例２＞
以上説明した実施の形態２においては、はんだ溶融プロセスの要否の判断を行うために電力用半導体素子２１下部の熱抵抗値を算出する構成について説明したが、より簡易的には、電力用半導体素子２１の上面上に配設した温度検出ダイオードＴＤ１による電力用半導体素子２１の上面温度に基づいてはんだ溶融プロセスの要否を判断しても良い。
【０１１５】
温度検出ダイオードＴＤ１は電力用半導体素子２１の上面上に配設されているので、電力用半導体素子２１下部の温度に極めて近い値となり、はんだ溶融プロセスの要否の判断に十分な精度を有することとなる。
【０１１６】
また、この場合、ベース板１６の主面上に温度検出器ＴＤ２を配設する必要はなくなるので、装置構成をより簡略化できるという利点もある。
【０１１７】
また、温度検出ダイオードＴＤ１は１つではなく複数設けることで検出精度を高めても良い。
【０１１８】
図１６には、電力用半導体素子２１の上面の四隅に温度検出ダイオードＴＤ１を設けた例を示している。
【０１１９】
すなわち、半導体素子下はんだ層３１のクラックは、電力用半導体素子２１の平面視形状が矩形である場合、その四隅に発生しやすいので、電力用半導体素子２１の四隅の温度を検出することで、電力用半導体素子２１の寿命の判断をより正確に行うことができる。
【０１２０】
この場合、所定のコレクタ電流を電力用半導体素子２１に流した状態で、四隅に設けた温度検出ダイオードＴＤ１のそれぞれからの温度情報を可変基準電圧回路６のマイクロコンピュータ６１に与え、それらの温度情報のうち最も高温であるものが、予め設定された閾値より大きくなる場合に、はんだ溶融プロセスを開始する構成とすれば良い。
【０１２１】
あるいは、複数の温度情報の平均値を算出し、当該値が予め設定された閾値より大きくなる場合に、はんだ溶融プロセスを開始する構成としても良い。
【０１２２】
また、温度検出ダイオードＴＤ１は四隅ではなく、対角位置にある２つの隅に設けても良いし、並列位置にある２つの隅に設けても良い。
【０１２３】
＜実施の形態３＞
以上説明した本発明に係る半導体装置の実施の形態１および２においては、電力用半導体素子２１の電流検出エミッタと接地線Ｎとの間に接続された電流検出抵抗４によりエミッタ電流を検出する例を示したが、図１７に示す可変ゲート電圧回路９０Ｂのように構成しても良い。なお、図１７においては、図５を用いて説明した可変ゲート電圧回路９０と同一の構成については同一の符号を付し、重複する説明は省略する。
【０１２４】
図１７に示すように、電力用半導体素子２１のエミッタと接地線Ｎとの間に接続されたシャント抵抗により、エミッタ電流（コレクタ電流とほぼ等しい）を直接検出する構成となっている。
【０１２５】
そして、当該エミッタ電流の値をコレクタ電流の値としてゲート電圧調整コンパレータ７の反転入力（−）に与え、エミッタ電流と可変基準電圧回路６の出力との比較を行い、コレクタ電流が目標値になるようにゲート電圧を調整する構成としても良い。
【０１２６】
エミッタの出力は、電流検出エミッタの出力よりもはるかに大きいので、ノイズ等の影響を受けにくく、正確なエミッタ電流を得ることができるという利点がある。
【０１２７】
＜実施の形態４＞
以上説明した実施の形態１〜３においては、ゲート電圧を調整して半導体素子下はんだ層３１を溶融させることで、半導体素子下はんだ層３１のクラックを自己修復する方法を説明したが、半導体素子下はんだ層３１の溶融の際に、溶融したはんだが絶縁基板２９の導電板２８から溢れ、絶縁基材２６にまで達するはんだ垂れを防止するために、図１８に示す構成を採っても良い。
【０１２８】
すなわち、図１８に示す半導体装置３００のように、導電板２８の主面内に溝状のポケットＰＣを設けても良い。図１９には、絶縁基板２９を制御基板ＣＳ側から見た場合の平面図を示しており、ポケットＰＣは、電力用半導体素子２１を囲むように設けられている。
【０１２９】
このようなポケットＰＣを設けることで、半導体素子下はんだ層３１の溶融させた場合に、はんだが流れたとしてもポケットＰＣに流れ込むことで流れが止まり、導電板２８から溢れることが防止され、はんだ垂れが防止される。なお、ポケットＰＣは導電板２８をエッチングすることにより形成することができ、その深さおよび幅は、半導体素子下はんだ層３１の容積を考慮して設定される。
【０１３０】
＜実施の形態５＞
以上説明した実施の形態１〜３においては、ゲート電圧を調整して半導体素子下はんだ層３１を溶融させることで、半導体素子下はんだ層３１のクラックを自己修復する方法を説明したが、半導体素子下はんだ層３１の溶融の際に、溶融したはんだが絶縁基板２９の導電板２８から溢れ、絶縁基材２６にまで達するはんだ垂れを防止するために、図２０に示す構成を採っても良い。
【０１３１】
すなわち、図２０に示す半導体装置４００のように、導電板２８の主面上に壁状の突起ＰＰを設けても良い。図２１には、絶縁基板２９を制御基板ＣＳ側から見た場合の平面図を示しており、突起ＰＰは、電力用半導体素子２１を囲むように設けられている。
【０１３２】
このような突起ＰＰを設けることで、半導体素子下はんだ層３１の溶融させた場合に、はんだが流れたとしても突起ＰＰで堰き止められて流れが止まり、導電板２８から溢れることが防止され、はんだ垂れが防止される。なお、突起ＰＰは導電板２８の突起ＰＰ以外の領域をエッチングすることにより形成することができ、その高さは、半導体素子下はんだ層３１の容積を考慮して設定される。
【０１３３】
＜実施の形態６＞
以上説明した実施の形態１においては、ワイヤボンドモジュール型の半導体装置において、半導体素子下はんだ層３１を溶融させる構成を説明したが、図２２に示すようなＤＬＢ（Direct Lead Bonding）型の半導体装置においても適用可能である。
【０１３４】
図２２は本発明に係る実施の形態６の半導体装置５００の構成を示す断面図である。図２２において、銅（Ｃｕ）材、アルミニウム（Ａl）材またはＣｕを主成分とする合金材で構成されるヒートスプレッダ３５１の主面上に、電力用半導体素子２１および２２が、それぞれ半導体素子下はんだ層３１および４１を介して接合されている。より具体的には、ヒートスプレッダ３５１の上主面に配設された導体パターンＭ２と電力用半導体素子２１の下主面に配設された導体パターンＭ１とが半導体素子下はんだ層３１によって接合され、ヒートスプレッダ３５１の上主面に配設された導体パターンＭ１２と電力用半導体素子２２の下主面に配設された導体パターンＭ１１とが半導体素子下はんだ層４１によって接合されている。
【０１３５】
ヒートスプレッダ３５１は、電力用半導体素子２１が搭載された側の端部の一部がＬ字型に屈曲して上方に延在し、当該部分が主電極端子３５（Ｐ側主電極端子）として機能する。
【０１３６】
また、電力用半導体素子２１および２２の上面は、それぞれ半導体素子上はんだ層３１１および４１１を介して主電極端子板３８１の下主面に接合されている。
【０１３７】
主電極端子板３８１は、電力用半導体素子２２が搭載された側の端部がＬ字型に屈曲して上方に延在し、当該部分が主電極端子３８（Ｎ側主電極端子）として機能する。
【０１３８】
また、ヒートスプレッダ３５１の主面には、当該主面に対して垂直に延在するコレクタ―エミッタ間電圧出力端子３７が設けられている。
【０１３９】
ヒートスプレッダ３５１は、シリコーンゴム等の絶縁材で形成される絶縁シート４５上に搭載されているが、当該絶縁シート４５上には、ヒートスプレッダ３５１とは別個に設けられた制御端子板３６１が搭載され、電力用半導体素子２１のゲート電極と制御端子板３６１とが内部金属配線ＷＲにより電気的に接続されている。そして、御端子板３６１の主面には、当該主面に対して制御端子３６が設けられている。なお、絶縁シート４５の下主面には銅箔４６が貼付されている。
【０１４０】
上述した絶縁シート４５から主電極端子板３８１までの構成が樹脂によって封止されて箱状の樹脂モジュール４７を構成しており、樹脂モジュール４７の対向する側面から主電極端子３５および３８から突出し、当該側面にそれぞれ沿って上方に延在している。
【０１４１】
なお、樹脂モジュール４７の上方は、Ａｌ、Ｃｕなどの金属板で形成されたノイズ遮蔽板３９で覆われ、その上には制御基板ＣＳが配設されている。
【０１４２】
制御端子３６およびコレクタ―エミッタ間電圧出力端子３７は、ノイズ遮蔽板３９および制御基板ＣＳを貫通しており、制御基板ＣＳ上に搭載された制御回路（図示せず）の所定部分にそれぞれ電気的に接続されている。
【０１４３】
＜半導体素子の適用例＞
以上説明した実施の形態１〜６においては、電力用半導体素子２１の半導体の種類を特に限定しなかったが、電力用半導体素子２１は半導体基板としてシリコン（Ｓｉ）基板を使用するシリコン半導体に限定されるものではなく、半導体基板として炭化珪素（ＳｉＣ）基板を使用する炭化珪素半導体でも良いし、他のワイドバンドギャップを有する半導体、例えば、窒化ガリウム系材料や、ダイヤモンドで構成される基板を使用しても良い。
【０１４４】
このようなワイドバンドギャップ半導体によって構成されるスイッチング素子やダイオード素子は、耐電圧性が高く、許容電流密度も高いため、シリコン半導体に比べて小型化が可能であり、これら小型化されたスイッチング素子やダイオード素子を用いることにより、これらの素子を組み込んだ半導体装置モジュールの小型化が可能となる。また、耐熱性も高いため、高融点はんだの使用が可能となる。
【０１４５】
この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
【０１４６】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【図１】
2015083250.tif 000006
【図２】
2015083250.tif 000007
【図３】
2015083250.tif 000008
【図４】
2015083250.tif 000009
【図５】
2015083250.tif 000010
【図６】
2015083250.tif 000011
【図７】
2015083250.tif 000012
【図８】
2015083250.tif 000013
【図９】
2015083250.tif 000014
【図１０】
2015083250.tif 000015
【図１１】
2015083250.tif 000016
【図１２】
2015083250.tif 000017
【図１３】
2015083250.tif 000018
【図１４】
2015083250.tif 000019
【図１５】
2015083250.tif 000020
【図１６】
2015083250.tif 000021
【図１７】
2015083250.tif 000022
【図１８】
2015083250.tif 000023
【図１９】
2015083250.tif 000024
【図２０】
2015083250.tif 000025
【図２１】
2015083250.tif 000026
【図２２】
2015083250.tif 000027
【手続補正書】
【提出日】平成27年10月22日(2015.10.22)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
コレクタ―エミッタ間電圧検出回路３は、電力用半導体素子２１のコレクタとエミッタとの間に直列に接続された抵抗Ｒ１１およびＲ１２を有し、両者の接続ノードがバッファ増幅器５の反転入力（−）に接続されている。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正の内容】
【００４０】
バッファ増幅器５は、その出力が自らの非反転入力（＋）に接続されると共に、可変基準電圧回路６のマイクロコンピュータ６１にも与えられる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００４７
【補正方法】変更
【補正の内容】
【００４７】
ここで、図１に示すコレクタ―エミッタ間電圧出力端子３４は、電力用半導体素子２１のコレクタとコレクタ―エミッタ間電圧検出回路３とを接続する端子である。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００５９
【補正方法】変更
【補正の内容】
【００５９】
その後、ステップＳ１０で、検出動作切り替え回路８のＭＯＳＦＥＴ８１および８２をオン状態とし、過電流検出回路ＯＣおよび過電圧検出回路ＶＣでのそれぞれの検出動作が実行されるようにすると共に、ゲート電圧調整コンパレータ７での比較動作を実行しないようにする。その後は、半導体装置１００が停止するまで通常動作を維持する（ステップＳ１１）。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０１０３
【補正方法】変更
【補正の内容】
【０１０３】
なお、ステップＳ３３で、再びＲｔｈ（ｊ−ｃ）が閾値よりも大きいと判断される場合は、外部にエラー信号を出力する（ステップＳ３６）。なお、エラー信号により外部から半導体装置１００が停止されるまでは通常動作を維持するようにしても良いし、エラー信号を出力することで強制的に半導体装置１００を停止するようにしても良い。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０１２４
【補正方法】変更
【補正の内容】
【０１２４】
図１７に示すように、電力用半導体素子２１のエミッタと接地線Ｎとの間に接続されたシャント抵抗ＳＲにより、エミッタ電流（コレクタ電流とほぼ等しい）を直接検出する構成となっている。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０１３９
【補正方法】変更
【補正の内容】
【０１３９】
ヒートスプレッダ３５１は、シリコーンゴム等の絶縁材で形成される絶縁シート４５上に搭載されているが、当該絶縁シート４５上には、ヒートスプレッダ３５１とは別個に設けられた制御端子板３６１が搭載され、電力用半導体素子２１のゲート電極と制御端子板３６１とが内部金属配線ＷＲにより電気的に接続されている。そして、制御端子板３６１の主面には、当該主面に対して制御端子３６が設けられている。なお、絶縁シート４５の下主面には銅箔４６が貼付されている。
【手続補正８】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正の内容】
【図１】
2015083250.tif 000028
【手続補正９】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正の内容】
【図３】
2015083250.tif 000029
【手続補正１０】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正の内容】
【図４】
2015083250.tif 000030
【手続補正１１】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正の内容】
【図７】
2015083250.tif 000031
【手続補正１２】
【補正対象書類名】図面
【補正対象項目名】図８
【補正方法】変更
【補正の内容】
【図８】
2015083250.tif 000032
【手続補正１３】
【補正対象書類名】図面
【補正対象項目名】図９
【補正方法】変更
【補正の内容】
【図９】
2015083250.tif 000033
【手続補正１４】
【補正対象書類名】図面
【補正対象項目名】図１３
【補正方法】変更
【補正の内容】
【図１３】
2015083250.tif 000034
【手続補正１５】
【補正対象書類名】図面
【補正対象項目名】図１７
【補正方法】変更
【補正の内容】
【図１７】
2015083250.tif 000035
【手続補正１６】
【補正対象書類名】図面
【補正対象項目名】図１８
【補正方法】変更
【補正の内容】
【図１８】
2015083250.tif 000036
【手続補正１７】
【補正対象書類名】図面
【補正対象項目名】図２０
【補正方法】変更
【補正の内容】
【図２０】
2015083250.tif 000037
【手続補正書】
【提出日】平成29年1月5日(2017.1.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ベース板と、
前記ベース板上に搭載された絶縁基板と、
前記絶縁基板上にはんだ層により接合された電力用スイッチング素子と、を有し、
前記ベース板、前記絶縁基板および前記電力用スイッチング素子とでモジュールを構成し、前記モジュール上に制御基板を備えた半導体装置であって、
前記制御基板は、
前記電力用スイッチング素子のコレクタ−エミッタ間電圧を測定し、前記コレクタ−エミッタ間電圧とコレクタ電流との積で規定される任意の目標電力を前記電力用スイッチング素子に供給するようにゲート電圧を変更する可変ゲート電圧回路を有し、
前記可変ゲート電圧回路は、
前記任意の目標電力として、前記はんだ層を溶融させる電力が供給されるように前記ゲート電圧を調整する、半導体装置。
【請求項２】
前記モジュールは、
前記電力用スイッチング素子の上面に配設された少なくとも１つの温度検出素子をさらに備え、
前記可変ゲート電圧回路は、
前記少なくとも１つの温度検出素子で検出された前記電力用スイッチング素子の通常動作時の上面温度と、予め定めた閾値との比較を行い、前記上面温度が前記閾値より大きい場合に、前記任意の目標電力が前記電力用スイッチング素子に供給されるように前記ゲート電圧を調整するマイクロコンピュータを有する、請求項１記載の半導体装置。
【請求項３】
前記電力用スイッチング素子は、平面視形状が矩形であって、
前記少なくとも１つの温度検出素子は、
前記電力用スイッチング素子の上面の四隅にそれぞれ配設される、請求項２記載の半導体装置。
【請求項４】
前記モジュールは、
前記電力用スイッチング素子の上面に配設された第１の温度検出素子と、
前記ベース板の前記モジュール内の主面上に配設された第２の温度検出素子と、をさらに備え、
前記可変ゲート電圧回路は、
電力用スイッチング素子に一定のコレクタ電流が流れるようにゲート電圧を調整しながら前記第１の温度検出素子で前記電力用スイッチング素子の上面温度を測定し、温度変化に対するコレクタ−エミッタ間電圧特性を取得すると共に、
第１のコレクタ電流を流す前の第１の期間と、前記一定のコレクタ電流を流した後の第２の期間とで、それぞれ前記第１のコレクタ電流のｍ分の１（ｍは整数）の第２の電流を流し、それぞれ第１および第２のコレクタ−エミッタ間電圧を取得し、
前記第１および第２のコレクタ−エミッタ間電圧にそれぞれ対応する前記電力用スイッチング素子の第１および第２の上面温度を前記コレクタ−エミッタ間電圧特性から算出し、
また、前記第２の温度検出素子を用いて、前記第１および第２の期間での前記ベース板の温度である第１および第２のベース板温度を取得し、
前記第１および第２の上面温度、前記第１および第２のベース板温度、前記第１のコレクタ電流、前記第１のコレクタ電流を流した場合のコレクタ−エミッタ間電圧と、前記第１のコレクタ電流を供給した第３の期間の情報に基づいて、数式（１）により前記電力用スイッチング素子の下部の熱抵抗を算出し、
【数１】
2015083250.tif 000038
前記熱抵抗と、予め定めた閾値との比較を行い、前記熱抵抗が前記閾値より大きい場合に、前記任意の目標電力が前記電力用スイッチング素子に供給されるように前記ゲート電圧を調整するマイクロコンピュータを有する、請求項１記載の半導体装置。
【請求項５】
前記モジュールは、
前記電力用スイッチング素子の上面に配設された第１の温度検出素子と、
前記ベース板の前記モジュール内の主面上に配設された第２の温度検出素子と、をさらに備え、
前記可変ゲート電圧回路は、
電力用スイッチング素子に一定のコレクタ電流が流れるようにゲート電圧を調整しながら前記第１の温度検出素子で前記電力用スイッチング素子の上面温度を測定し、温度変化に対するゲート−エミッタ間電圧特性を取得すると共に、
第１のコレクタ電流を流す前の第１の期間と、前記一定のコレクタ電流を流した後の第２の期間とで、それぞれ前記第１のコレクタ電流のｍ分の１（ｍは整数）の第２の電流を流し、それぞれ第１および第２のゲート−エミッタ間電圧を取得し、
前記第１および第２のゲート−エミッタ間電圧にそれぞれ対応する前記電力用スイッチング素子の第１および第２の上面温度を前記ゲート−エミッタ間電圧特性から算出し、
また、前記第２の温度検出素子を用いて、前記第１および第２の期間での前記ベース板の温度である第１および第２のベース板温度を取得し、
前記第１および第２の上面温度、前記第１および第２のベース板温度、前記第１のコレクタ電流、前記第１のコレクタ電流を流した場合のコレクタ−エミッタ間電圧と、前記第１のコレクタ電流を供給した第３の期間の情報に基づいて、数式（２）により前記電力用スイッチング素子の下部の熱抵抗を算出し、
【数２】
2015083250.tif 000039
前記熱抵抗と、予め定めた閾値との比較を行い、前記熱抵抗が前記閾値より大きい場合に、前記任意の目標電力が前記電力用スイッチング素子に供給されるように前記ゲート電圧を調整するマイクロコンピュータを有する、請求項１記載の半導体装置。
【請求項６】
前記絶縁基板は、
絶縁基材上に配設した導電板を有し、
前記電力用スイッチング素子は、前記導電板上に前記はんだ層により接合され、
前記導電板の主面内に、前記電力用スイッチング素子の周囲を囲むように設けられた、溝状のポケットをさらに備える、請求項１記載の半導体装置。
【請求項７】
前記絶縁基板は、
絶縁基材上に配設した導電板を有し、
前記電力用スイッチング素子は、前記導電板上に前記はんだ層により接合され、
前記導電板の主面上に、前記電力用スイッチング素子の周囲を囲むように設けられた、壁状の突起をさらに備える、請求項１記載の半導体装置。
【請求項８】
前記電力用スイッチング素子は、
ワイドバンドギャップ半導体基板上に形成されるワイドバンドギャップスイッチング素子である、請求項１記載の半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
本発明に係る半導体装置は、ベース板と、ベース板上に搭載された絶縁基板と、絶縁基板上にはんだ層により接合された電力用スイッチング素子とを備え、ベース板、絶縁基板および電力用スイッチング素子とでモジュールを構成し、モジュール上に制御基板を備えた半導体装置であって、制御基板は、電力用スイッチング素子のコレクタ−エミッタ間電圧を測定し、コレクタ−エミッタ間電圧とコレクタ電流との積で規定される任意の目標電力を電力用スイッチング素子に供給するようにゲート電圧を変更する可変ゲート電圧回路を有し、可変ゲート電圧回路は、任意の目標電力として、はんだ層を溶融させる電力が供給されるように前記ゲート電圧を調整する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
【図１】本発明に係る実施の形態１の半導体装置の構成を示す断面図である。
【図２】電力用半導体素子の静特性を示す図である。
【図３】はんだクラックの自己修復動作を説明する断面図である。
【図４】はんだクラックの自己修復動作を説明する断面図である。
【図５】実施の形態１の可変ゲート電圧回路の構成を説明する図である。
【図６】実施の形態１のはんだ溶融プロセスを説明するフローチャートである。
【図７】本発明に係る実施の形態２の半導体装置の構成を示す断面図である。
【図８】実施の形態２の可変ゲート電圧回路の構成を説明する図である。
【図９】温度変化に対するコレクタ−エミッタ間電圧の特性を示す図である。
【図１０】ゲート電圧を調整するタイミングチャートを示す図である。
【図１１】コレクタ−エミッタ間電圧と電力用半導体素子の温度との関係を示す図である。
【図１２】実施の形態２の溶融プロセスを説明するフローチャートである。
【図１３】温度変化に対するゲート−エミッタ間電圧の特性を示す図である。
【図１４】ゲート電圧を調整するタイミングチャートを示す図である。
【図１５】ゲート−エミッタ間電圧と電力用半導体素子の温度との関係を示す図である。
【図１６】電力用半導体素子の上面の四隅に温度検出ダイオードを設けた構成を示す図である。
【図１７】実施の形態３の可変ゲート電圧回路の構成を説明する図である。
【図１８】本発明に係る実施の形態４の半導体装置の構成を示す断面図である。
【図１９】本発明に係る実施の形態４の半導体装置の構成を示す平面図である。
【図２０】本発明に係る実施の形態５の半導体装置の構成を示す断面図である。
【図２１】本発明に係る実施の形態５の半導体装置の構成を示す平面図である。
【図２２】本発明に係る実施の形態６の半導体装置の構成を示す断面図である。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
絶縁基板２９は、ベース板１６上に配設された導体パターンＭ４２上に絶縁基板下はんだ層３０を介して接合されている。より具体的には、導電板２７の下主面に配設された導体パターンＭ４１と導体パターンＭ４２とが絶縁基板下はんだ層３０によって接合されることで、絶縁基板２９がベース板１６上に固定される。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
絶縁基板５３は、ベース板１６上に配設された導体パターンＭ３２上に絶縁基板下はんだ層５０を介して接合されている。より具体的には、導電板５１の下主面に配設された導体パターンＭ３１と導体パターンＭ３２とが絶縁基板下はんだ層５０によって接合されることで、絶縁基板５３がベース板１６上に固定される。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正の内容】
【００４４】
ゲート電圧調整コンパレータ７は、電力用半導体素子２１の電流検出エミッタと接地線Ｎとの間に接続された電流検出抵抗４により検出されるエミッタ電流（電圧値として与えられる）を反転入力（−）に受け、エミッタ電流と可変基準電圧回路６の出力との比較を行い、コレクタ電流が目標値になるようにゲート電圧を調整する。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００７２
【補正方法】変更
【補正の内容】
【００７２】
また、温度検出器ＴＤ２は定電圧回路ＣＶより定電圧が供給され、定電圧回路ＣＶと接地電位との間に、抵抗Ｒ１０を介して温度検出器ＴＤ２が直列に接続されている。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００９０
【補正方法】変更
【補正の内容】
【００９０】
次に、得られたＲｔｈ（ｊ−ｃ）と予め定めた閾値との比較を行う（ステップＳ２３）。そして、Ｒｔｈ（ｊ−ｃ）が閾値よりも大きいと判断される場合にはステップＳ２４以下のはんだ溶融プロセスを実行し、閾値以下の場合にはステップＳ３４に進む。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】０１０２
【補正方法】変更
【補正の内容】
【０１０２】
次に、得られたＲｔｈ（ｊ−ｃ）と予め定めた閾値との比較を行い（ステップＳ３３）、Ｒｔｈ（ｊ−ｃ）が閾値よりも大きくない（閾値以下）と判断される場合にはステップＳ３４で、検出動作切り替え回路８のＭＯＳＦＥＴ８１および８２をオン状態とし、過電流検出回路ＯＣおよび過電圧検出回路ＶＣでのそれぞれの検出動作が実行されるようにすると共に、ゲート電圧調整コンパレータ７での比較動作を実行しないようにする。その後は、半導体装置２００が停止するまで通常動作を維持する（ステップＳ３５）。
【手続補正１０】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正の内容】
【図６】
2015083250.tif 000040
【手続補正１１】
【補正対象書類名】図面
【補正対象項目名】図１２
【補正方法】変更
【補正の内容】
【図１２】
2015083250.tif 000041
【国際調査報告】
2015083250.tif 000042
2015083250.tif 000043