(57)【要約】検出用電圧Ｖｓの振幅を増大させた場合、被検出キャパシタＣｓに流れる駆動電流Ｉｓの振幅が増大するため、検出電流Ｉｚｍの振幅も増大する。この場合、検出電流Ｉｚｍの振幅の増大は、回路の動作が可能な電源電圧範囲（ＧＮＤ〜ＶＤＤ）の条件によって直接的に制限されない。そのため、例えば、電流出力回路１０の電流変換比率「α」や電流−電圧変換回路２０のキャパシタＣｆの容量値「Ｃ」などを適当な値に設定し、電圧Ｖｏが電源電圧範囲の範囲を超えないようにすることで、検出電流Ｉｚｍの振幅が電源電圧範囲の条件により制限されることを回避できる。従って、検出用電圧Ｖｓの振幅を電源電圧範囲の最大限まで増大させることが可能になる。
2016059967.tif 000002
【特許請求の範囲】
【請求項１】
物体の近接に応じた情報を入力する入力装置であって、
物体の近接に応じて前記物体との間に形成される被検出キャパシタの静電容量値が変化する検出電極と、
周期的にレベルが変化する所定の検出用電圧が前記検出電極において発生するように前記検出電極へ駆動電流を出力するとともに、前記駆動電流に比例した検出電流を出力する電流出力回路とを有する
ことを特徴とする入力装置。
【請求項２】
前記電流出力回路は、
入力される前記検出用電圧と前記検出電極において発生する電圧との差を増幅し、当該増幅結果に応じた前記駆動電流を前記検出電極へ出力する増幅回路と、
前記駆動電流に比例した前記検出電流を出力するカレントミラー回路とを含む
ことを特徴とする請求項１に記載の入力装置。
【請求項３】
前記電流出力回路は、
入力される前記検出用電圧と前記検出電極の電圧との差を増幅し、当該増幅結果に応じた前記駆動電流を前記検出電極へ出力する第１増幅回路と、
入力される前記検出用電圧と前記検出電極の電圧との差を増幅し、当該増幅結果に応じた前記検出電流を出力する第２増幅回路とを含む
ことを特徴とする請求項１に記載の入力装置。
【請求項４】
前記検出電流に応じた電圧を出力する電流−電圧変換回路を有する
ことを特徴とする請求項１乃至３の何れか一項に記載の入力装置。
【請求項５】
前記電流−電圧変換回路は、
一方の端子において前記検出電流を入力するキャパシタと、
前記キャパシタの前記一方の端子の電圧と基準電圧との差を増幅し、当該増幅結果に応じた電圧を前記キャパシタの他方の端子に出力する第３増幅回路とを含む
ことを特徴とする請求項４に記載の入力装置。
【請求項６】
前記電流出力回路から前記電流−電圧変換回路へ前記検出電流が流れる電流経路、又は、前記電流出力回路から前記検出電極へ前記駆動電流が流れる電流経路に接続されるノードを備えており、当該ノードから前記検出電流の振幅を減少させる補正電流を出力する検出電流補正回路を有する
ことを特徴とする請求項４又は５に記載の入力装置。
【請求項７】
前記検出電流補正回路は、一方の端子が前記ノードに接続され、周期的にレベルが変化する補正用電圧が他方の端子に印加された補正用キャパシタを含む
ことを特徴とする請求項６に記載の入力装置。
【請求項８】
前記検出電流補正回路は、
補正用キャパシタと、
周期的にレベルが変化する所定の補正用電圧が前記補正用キャパシタにおいて発生するように前記補正用キャパシタへ電流を出力するとともに、前記補正用キャパシタに出力する電流に比例した前記補正電流を前記ノードから出力する補正用電流出力回路とを含む
ことを特徴とする請求項６に記載の入力装置。
【請求項９】
前記補正用電流出力回路は、
入力される前記補正用電圧と前記補正用キャパシタにおいて発生する電圧との差を増幅し、当該増幅結果に応じた補正参照電流を前記補正用キャパシタへ出力する増幅回路と、
前記補正参照電流に比例した前記補正電流を出力するカレントミラー回路とを含む
ことを特徴とする請求項８に記載の入力装置。
【請求項１０】
前記補正用電圧が前記検出用電圧と等しい
ことを特徴とする請求項７乃至９の何れか一項に記載の入力装置。
【請求項１１】
前記検出電極に近接して配置され、前記検出用電圧が印加されるシールド電極を有する
ことを特徴とする請求項１乃至１０の何れか一項に記載の入力装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、物体の近接に応じた情報を入力する入力装置に係り、例えば、物体の近接に応じて静電容量が変化する検出電極を備えたタッチパッドやタッチセンサなどの入力装置に関するものである。
【背景技術】
【０００２】
スマートフォンなどの情報機器のユーザーインターフェース装置として、指やペンの接触位置を検出するセンサを備えたタッチパッドやタッチパネルなどの装置が広く普及している。物体の接触位置を検出するセンサには抵抗膜方式や光学式など種々のタイプが存在するが、静電容量方式のセンサは構成が簡易で小型化が可能であることから、近年多くのモバイル機器に搭載されている。【０００３】
静電容量式のセンサには、主に、駆動電極と検出電極と間の静電容量の変化を検出する相互容量型センサと、グランドに対する検出電極の静電容量の変化を検出する自己容量型センサがある。相互容量型センサは、検出電極上の複数の位置で静電容量変化を検出できることから、自己容量型センサに比べて多点検出に適している。他方、自己容量型センサは、近接する物体と検出電極との静電容量変化を直接検出するため、相互容量型センサに比べて検出感度が高いという利点がある。そのため、操作面から離れた位置にある指の操作を検出するホバリング機能などを実現する場合には、感度の高い自己容量型のセンサが有利である。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
図１４は、一般的な自己容量型センサの構成を示す図である。図１４Ａは回路の構成を示し、図１４Ｂは交流電圧Ｖｓ及び出力電圧Ｖｏｕｔの波形を示す。グランド電位若しくは固定電位とみなせる物体（指など）が検出電極８１に近接すると、検出電極８１とグランドとの間にキャパシタＣｓが形成される。このキャパシタＣｓは、物体と検出電極８１との距離に応じて変化する。そのため、キャパシタＣｓの容量値を測定することにより、物体の近接状態に関する情報が得られる。【０００５】
演算増幅器８４の出力端子がキャパシタＣｆを介して反転入力端子に接続されているため、演算増幅器８４の負帰還動作により反転入力端子の電圧は非反転入力端子と略等しくなる。すなわち、演算増幅器８４の反転入力端子に接続された検出電極８１の電圧は、非反転入力端子に印加される交流電圧Ｖｓと略等しくなる。これにより、キャパシタＣｓには交流電圧Ｖｓとほぼ等しい電圧が発生し、この交流電圧に応じた交流電流がキャパシタＣｓに流れる。キャパシタＣｆには、キャパシタＣｓと略等しい交流電流が流れる。従って、キャパシタＣｆに発生する交流電圧の振幅は、静電容量Ｃｓの容量値に比例する。出力電圧Ｖｏｕｔは、このキャパシタＣｆに発生する電圧と交流電圧Ｖｓとを加算した電圧になる。図１４Ｂに示すように、出力電圧Ｖｏｕｔは交流電圧Ｖｓより振幅が大きい。【０００６】
比較的感度の高い自己容量型センサであっても、指の近接による静電容量の変化は極めて微小であるため、ノイズの影響を受け難くするには出来るだけ感度を大きくすることが望ましい。図１４Ａに示す回路において感度を大きくするには、交流電圧Ｖｓの振幅を大きくしてキャパシタＣｓに流れる電流を増やせばよい。しかしながら、図１４Ｂに示すように出力電圧Ｖｏｕｔは交流電圧Ｖｓより大きな振幅を持つため、出力電圧Ｖｏｕｔの振幅をあまり大きくすると、出力電圧Ｖｏｕｔが電源電圧範囲（ＶＤＤ〜ＧＮＤ）を超えてしまう。実際上は、図１４Ｂに示すように電源電圧範囲（ＶＤＤ〜ＧＮＤ）を越えられないため、出力電圧Ｖｏｕｔはこの電源電圧範囲内に制限されて歪んだ波形となる。この問題は、交流電圧Ｖｓが正弦波でも他の波形（矩形波等）でも同様であり、キャパシタＣｆを抵抗素子に置き換えても変わらない。従って、図１４Aに示す回路では、検出電極８１を駆動する交流電圧Ｖｓの振幅をあまり大きくすることができず、感度を高め難いという問題がある。【０００７】
また、検出電極８１には、キャパシタＣｆの他にも、近接する物体と無関係な寄生キャパシタが存在する。検出電極８１と周囲の導電物との寄生キャパシタを低減する方法として、例えば、交流電圧Ｖｓと同電位の電極パターンにより検出電極８１をシールドする方法が考えられる。しかしながら、演算増幅器８４の入力段には、図１５に示すように寄生キャパシタＣｐが存在する。この寄生キャパシタＣｐは、トランジスタ８５の素子構造に起因するものであり、シールド等では取り除くことができない。このような寄生キャパシタが存在すると、見掛け上、キャパシタＣｓの容量値が大きくなり、キャパシタＣｆの交流電圧が大きくなる。そのため、交流電圧Ｖｓの振幅を更に小さくしなくてはならず、感度が低下するという問題がある。通常は、静電容量の検出結果からアナログ的若しくはデジタル的な方法により寄生キャパシタの誤差分を減算しているが、このような後段側での処理には、図１４Ａに示す初段の回路の出力電圧Ｖｏｕｔを小さくする効果はない。そのため、上述した感度の低下は避けられない。
昨今は、さまざまな用途において低電力化が望まれているなかで高感度化が必要になってきている。しかしながら、従来の技術では、電源電圧を低く抑えながら高感度化を図ることが困難となっている。【０００８】
本発明はかかる事情に鑑みてなされたものであり、その目的は、物体の近接に応じて変化する微小な静電容量を高感度に検出できる入力装置を提供することにある。
【課題を解決するための手段】
【０００９】
本発明に係る入力装置は、物体の近接に応じた情報を入力する入力装置であって、物体の近接に応じて前記物体との間に形成される被検出キャパシタの静電容量値が変化する検出電極と、周期的にレベルが変化する所定の検出用電圧が前記検出電極において発生するように前記検出電極へ駆動電流を出力するとともに、前記駆動電流に比例した検出電流を出力する電流出力回路とを有する。【００１０】
上記の構成によれば、周期的にレベルが変化する前記検出用電圧が前記検出電極において発生するように、前記電流出力回路から前記検出電極へ前記駆動電流が流れる。前記駆動電流は、前記被検出キャパシタに流れるため、前記被検出キャパシタの静電容量値に応じた値を持つ。前記電流出力回路から出力される前記検出電流は、この駆動電流に比例しているため、前記被検出キャパシタの静電容量値に応じた値を持つ。従って、前記検出電流は、前記物体の近接に応じて変化する値を持っており、物体の近接に応じた情報を示す。
また、前記検出用電圧の振幅を増大させた場合、前記被検出キャパシタに流れる前記駆動電流の振幅が増大するため、前記検出電流の振幅も増大する。この場合、前記検出電流の振幅の増大は、回路動作が可能な電源電圧範囲の条件によって直接的に制限されない。そのため、例えば回路定数等を適宜設定することにより、前記検出電流の振幅が電源電圧範囲の条件により制限されることを回避できる。従って、前記検出用電圧の振幅を最大限に増大させることが可能になるため、感度の向上を図ることができる。【００１１】
好適に、前記電流出力回路は、入力される前記検出用電圧と前記検出電極において発生する電圧との差を増幅し、当該増幅結果に応じた前記駆動電流を前記検出電極へ出力する増幅回路と、前記駆動電流に比例した前記検出電流を出力するカレントミラー回路とを含んでよい。
あるいは、前記電流出力回路は、入力される前記検出用電圧と前記検出電極の電圧との差を増幅し、当該増幅結果に応じた前記駆動電流を前記検出電極へ出力する第１増幅回路と、入力される前記検出用電圧と前記検出電極の電圧との差を増幅し、当該増幅結果に応じた前記検出電流を出力する第２増幅回路とを含んでもよい。【００１２】
好適に、上記入力装置は、前記検出電流に応じた電圧を出力する電流−電圧変換回路を有する。
例えば、前記電流−電圧変換回路は、一方の端子において前記検出電流を入力するキャパシタと、前記キャパシタの前記一方の端子の電圧と基準電圧との差を増幅し、当該増幅結果に応じた電圧を前記キャパシタの他方の端子に出力する第３増幅回路とを含んでよい。【００１３】
好適に、上記入力装置は、前記電流出力回路から前記電流−電圧変換回路へ前記検出電流が流れる電流経路、又は、前記電流出力回路から前記検出電極へ前記駆動電流が流れる電流経路に接続されるノードを備えており、当該ノードから前記検出電流の振幅を減少させる補正電流を出力する検出電流補正回路を有してよい。
上記の構成によれば、前記電流経路に接続された前記ノードから前記補正電流が供給されることにより、前記検出電流の振幅が減少する。そのため、前記被検出キャパシタの静電容量値を見掛け上大きくする寄生的なキャパシタによる誤差が、前記検出電流の振幅の減少によって補正可能となる。また、前記検出電流の振幅が減少すると、前記電流−電圧変換回路から出力される電圧の振幅が減少し、電源電圧範囲に対して前記電流−電圧変換回路の出力電圧の余裕が増える。そのため、前記検出用電圧の振幅を更に増大させることが可能となり、感度の更なる向上が可能となる。【００１４】
好適に、前記検出電流補正回路は、一方の端子が前記ノードに接続され、周期的にレベルが変化する補正用電圧が他方の端子に印加された補正用キャパシタを含んでよい。
あるいは、前記検出電流補正回路は、補正用キャパシタと、周期的にレベルが変化する所定の補正用電圧が前記補正用キャパシタにおいて発生するように前記補正用キャパシタへ電流を出力するとともに、前記補正用キャパシタに出力する電流に比例した前記補正電流を前記ノードから出力する補正用電流出力回路とを含んでもよい。この場合、前記補正用電流出力回路は、入力される前記補正用電圧と前記補正用キャパシタにおいて発生する電圧との差を増幅し、当該増幅結果に応じた補正参照電流を前記補正用キャパシタへ出力する増幅回路と、前記補正参照電流に比例した前記補正電流を出力するカレントミラー回路とを含んでよい。【００１５】
好適に、前記補正用電圧は前記検出用電圧と等しくてもよい。
これにより、回路構成が簡易化される。【００１６】
好適に、上記入力装置は、前記検出電極に近接して配置され、前記検出用電圧が印加されるシールド電極を有してもよい。
これにより、検出対象の物体以外のものが前記検出電極と静電結合することにより形成される寄生キャパシタの影響が低減される。
【発明の効果】
【００１７】
本発明によれば、物体の近接に応じて変化する微小な静電容量を高感度に検出できる。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施形態に係る入力装置の構成の一例を示す図である。
【図２】第１の実施形態に係る入力装置の要部の構成例を示す図である。
【図３】電流出力回路の構成の一例を示す図である。
【図４】静電容量検出部における各部の電圧波形及び電流波形の例を示す図である。図４Ａは電圧波形を示し、図４Ｂは電流波形を示す。
【図５】電流出力回路の一変形例を示す図である。
【図６】電流出力回路の他の一変形例を示す図である。
【図７】第２の実施形態に係る入力装置の要部の構成例を示す図である。
【図８】検出電流の補正を行う場合における静電容量検出部の各部の電圧波形及び電流波形の例を示す図である。図８Ａは電圧波形を示し、図８Ｂは電流波形を示す。
【図９】検出電流の補正を行う場合と補正を行わない場合における電流−電圧変換回路の出力波形の違いを示す図である。
【図１０】図７に示す静電容量検出部において検出用電圧と補正用電圧を共通化した場合の構成例を示す図である。
【図１１】第３の実施形態に係る入力装置の要部の構成例を示す図である。
【図１２】電流出力回路から検出電極に流れる駆動電流の電流経路上のノードに補正電流を供給する例を示す図である。
【図１３】図１１に示す静電容量検出部において検出用電圧と補正用電圧を共通化した場合の構成例を示す図である。
【図１４】一般的な自己容量型センサの構成を示す図である。図１４Ａは回路の構成を示し、図１４Ｂは各部の電圧波形を示す。
【図１５】演算増幅器の入力段に存在する寄生容量を説明するための図である。
【発明を実施するための形態】
【００１９】
＜第１の実施形態＞
図１は、本実施形態に係る入力装置の構成の一例を示す図である。図１に示す入力装置は、電極部１と、選択部２と、静電容量検出部３と、処理部４と、記憶部５と、インターフェース部６を有する。
電極部１に設けられた検出電極に指やペンなどの物体が近接すると、検出電極Ｅｓとグランドとの間に形成されるキャパシタが変化する。本実施形態に係る入力装置は、物体の近接に応じた情報として、この検出電極（Ｅｓ）とグランドとの間に形成されるキャパシタの静電容量値を検出して取得する。例えば、電極部１への物体の近接の有無や、物体の近接位置、電極部１と物体との距離、物体の大きさなどの情報を取得するユーザーインターフェース装置（タッチパッド、タッチパネルなど）に適用される。なお、本明細書における「近接」とは、接触した状態で近くにあることと、接触しない状態で近くにあることを両方含む。
【００２０】
電極部１は、指やペンなどの物体の近接を検出するための複数の検出電極Ｅｓを有する。複数の検出電極Ｅｓは、例えば、物体の検出領域の表面に沿って格子状に配置される。検出領域の縦方向に並んだ検出電極の静電容量値から、検出領域の縦方向における物体の位置が特定される。また、検出領域の横方向に並んだ検出電極の静電容量値から、検出領域の横方向における物体の位置が特定される。
【００２１】
選択部２は、電極部１に設けられた複数の検出電極Ｅｓから一つの検出電極Ｅｓを選択して静電容量検出部３に接続する回路であり、処理部４の制御に従って接続を切り換える。
【００２２】
静電容量検出部３は、選択部２を介して接続された検出電極Ｅｓとグランドとの間の静電容量を検出し、当該検出結果を示す検出値Ｄｓを取得する。
【００２３】
処理部４は、入力装置の全体的な動作を制御する回路であり、例えば、記憶部５に格納されるプログラムの命令コードに従って処理を行うコンピュータや、特定の機能を実現するロジック回路を含んで構成される。処理部４の処理は、その全てをコンピュータにおいてプログラムに基づいて実現してもよいし、その一部若しくは全部を専用のロジック回路で実現してもよい。
【００２４】
処理部４は、電極部１の各検出電極Ｅｓを順番に静電容量検出部３と接続するように選択部２を制御し、各検出電極Ｅｓの静電容量値を静電容量検出部３において検出し、その検出値Ｄｓを記憶部５の所定のデータ記憶領域に格納する。そして、処理部４は、記憶部５に格納した各検出電極Ｅｓの検出値Ｄｓに基づいて、電極部１の検出領域に物体（指など）が近接した座標を計算する。例えば、処理部４は、縦方向に並ぶ複数の検出電極Ｅｓについて取得された複数の検出値Ｄｓに基づいて、物体が近接した位置の縦方向の座標を計算するとともに、横方向に並ぶ複数の検出電極Ｅｓについて取得された複数の検出値Ｄｓに基づいて、物体が近接した位置の横方向の座標を計算する。また、処理部４は、各検出電極Ｅｓの検出値Ｄｓに基づいて、物体の大きさや電極からの離間距離などを計算してもよい。
【００２５】
記憶部５は、処理部４において処理に使用される定数データや変数データを記憶する。処理部４がコンピュータを含む場合、記憶部５は、そのコンピュータにおいて実行されるプログラムを記憶してもよい。記憶部５は、例えば、ＤＲＡＭやＳＲＡＭなどの揮発性メモリ、フラッシュメモリなどの不揮発性メモリ、ハードディスクなどを含んで構成される。
【００２６】
インターフェース部６は、入力装置と他の装置（入力装置を搭載する情報機器のコントロール用ＩＣなど）との間でデータをやり取りするための回路である。処理部４は、計算した物体の近接位置の座標や、物体の大きさ、検出電極からの離間距離などの情報を、インターフェース部６から図示しない上位装置へ出力する。上位装置では、これらの情報を用いて、例えばポインティング操作やジェスチャ操作などを認識するユーザーインターフェースが構築される。
【００２７】
次に、電極部１と静電容量検出部３を含んだ本実施形態の要部について更に詳しく説明する。
【００２８】
図２は、第１の実施形態に係る入力装置の要部の構成例を示す図であり、電極部１と静電容量検出部３のより詳しい構成を示す。この図２においては、選択部２の図示が省略されており、一の検出電極Ｅｓが不図示の選択部２によって静電容量検出部３に接続された状態が図解されている。
【００２９】
電極部１は、各検出電極Ｅｓに近接して配置されたシールド電極ＡＳを有する。シールド電極ＡＳは、検出対象の物体以外のもの（例えば周辺の電子部品など）が検出電極Ｅｓと静電結合すること防ぐための静電的なシールドである。シールド電極ＡＳは、検出対象の物体が近接する部分を除いた検出電極Ｅｓの周囲の少なくとも一部を覆うように配置される。シールド電極ＡＳを設けることによって、検出対象の物体との間に形成されるキャパシタ（以下、「被検出キャパシタＣｓ」と記す場合がある。）と無関係な寄生キャパシタが形成され難くなる。
【００３０】
シールド電極ＡＳには、後述する電圧発生回路３０の検出用電圧Ｖｓが印加される。検出電極Ｅｓとシールド電極ＡＳとの間にもキャパシタが形成されるが、後述するように検出電極Ｅｓはシールド電極Ａｓと同電位になるように制御されるため、当該キャパシタには電流が流れない。従って、検出電極Ｅｓとシールド電極ＡＳとの間に形成されるキャパシタは、静電容量検出部３の検出値にほとんど影響を与えない。
【００３１】
図２の例において、静電容量検出部３は、電流出力回路１０と、電流−電圧変換回路２０と、電圧発生回路３０及び４０と、検出値取得部５０を有する。
【００３２】
電流出力回路１０は、電圧発生回路３０から供給される検出用電圧Ｖｓとほぼ等しい電圧が検出電極Ｅｓにおいて発生するように検出電極Ｅｓへ駆動電流Ｉｓを出力するとともに、この駆動電流Ｉｓに比例した検出電流Ｉｚｍを出力する。
【００３３】
図３は、電流出力回路１０の構成の一例を示す図である。図３に示す電流出力回路１０は、増幅回路１１とカレントミラー回路１２を有する。
【００３４】
増幅回路１１は、例えばＯＴＡ（operational transconductance amplifier）であり、端子Ｙにおいて入力される検出用電圧Ｖｓと端子Ｘに接続される検出電極Ｅｓとの電圧の差を増幅し、当該増幅結果に応じた駆動電流Ｉｓを端子Ｘから検出電極Ｅｓへ出力する。
【００３５】
図３の例において、増幅回路１１は、トランジスタＱ１，Ｑ５，Ｑ６，Ｑ７と差動増幅器１１１を有する。トランジスタＱ１，Ｑ５は例えばＰ型ＭＯＳトランジスタであり、トランジスタＱ６，Ｑ７は例えばＮ型ＭＯＳトランジスタである。差動増幅器１１１の反転入力端子は端子Ｘに接続され、非反転入力端子は端子Ｙに接続され、出力端子はトランジスタＱ５及びＱ６のゲートに接続される。トランジスタＱ５とトランジスタＱ６のソースが共通に接続され、その共通接続されたノードが差動増幅器１１１の反転入力端子に接続される。トランジスタＱ５のドレインがトランジスタＱ７を介してグランドＧＮＤに接続され、トランジスタＱ６のドレインがトランジスタＱ１を介して電源電圧ＶＤＤに接続される。トランジスタＱ１のソースが電源電圧ＶＤＤに接続され、そのドレインとゲートがトランジスタＱ６のドレインに接続される。トランジスタＱ７のソースがグランドＧＮＤに接続され、そのドレインとゲートがトランジスタＱ５のドレインに接続される。
【００３６】
端子Ｙに入力される検出用電圧Ｖｓが検出電極Ｅｓの電圧に比べて高くなると、差動増幅器１１１の出力電圧が上昇し、トランジスタＱ６のドレイン電流が増える。そのため、電源電圧ＶＤＤからトランジスタＱ１，Ｑ６を介して端子Ｘに出力される方向の駆動電流Ｉｓが増大する。この方向に駆動電流Ｉｓが流れると、被検出キャパシタＣｓが充電されるため検出電極Ｅｓの電圧が上昇し、検出用電圧Ｖｓと検出電極Ｅｓの電圧との差が小さくなる。
一方、検出用電圧Ｖｓが検出電極Ｅｓの電圧に比べて低くなると、差動増幅器１１１の出力電圧が低下し、トランジスタＱ５のドレイン電流が増える。そのため、端子ＸからトランジスタＱ５，Ｑ７を介してグランドＧＮＤに引き込まれる方向の駆動電流Ｉｓが増大する。この方向に駆動電流Ｉｓが流れると、被検出キャパシタＣｓが放電されるため検出電極Ｅｓの電圧が低下し、検出用電圧Ｖｓと検出電極Ｅｓの電圧との差が小さくなる。
差動増幅器１１１のゲインが十分に大きいものとすると、検出電極Ｅｓの電圧は検出用電圧Ｖｓとほぼ等しくなる。この場合、被検出キャパシタＣｓには検出用電圧Ｖｓとほぼ同じ電圧が発生するため、駆動電流Ｉｓは検出用電圧Ｖｓと同じ周期で振動する交流電流となる。
【００３７】
カレントミラー回路１２は、増幅回路１１から出力される駆動電流Ｉｓに比例した検出電流Ｉｚｍを出力する。
【００３８】
図３の例に示すカレントミラー回路１２は、トランジスタＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ７，Ｑ８，Ｑ９及びＱ１０を有する。トランジスタＱ１〜Ｑ４は例えばＰ型ＭＯＳトランジスタであり、トランジスタＱ７〜Ｑ１０は例えばＮ型ＭＯＳトランジスタである。なお、トランジスタＱ１とＱ７は、増幅回路１１とカレントミラー回路１２の双方に含まれる構成要素である。
【００３９】
トランジスタＱ２のソースが電源電圧ＶＤＤに接続され、そのゲートがトランジスタＱ１のゲートに接続され、そのドレインがトランジスタＱ９のドレインに接続される。トランジスタＱ９のゲートとドレインが共通に接続され、そのソースがグランドＧＮＤに接続される。トランジスタＱ１０のソースがグランドＧＮＤに接続され、そのゲートがトランジスタＱ９のゲートに接続され、そのドレインが端子Ｚ−に接続される。
トランジスタＱ８のソースがグランドＧＮＤに接続され、そのゲートがトランジスタＱ７のゲートに接続され、そのドレインがトランジスタＱ３のドレインに接続される。トランジスタＱ３のゲートとドレインが共通に接続され、そのソースが電源電圧ＶＤＤに接続される。トランジスタＱ４のソースが電源電圧ＶＤＤに接続され、そのゲートがトランジスタＱ３のゲートに接続され、そのドレインが端子Ｚ−に接続される。
【００４０】
カレントミラー回路１２に含まれる各トランジスタが飽和領域で動作すること前提として動作を説明する。トランジスタＱ１には、トランジスタＱ６と同じドレイン電流が流れる。トランジスタＱ１のゲート−ソース間には、このドレイン電流に応じた電圧が発生する。トランジスタＱ２のゲート−ソース間の電圧は、トランジスタＱ１のゲート−ソース間の電圧と等しいため、トランジスタＱ２のドレイン電流はトランジスタＱ１のドレイン電流に比例する。トランジスタＱ９には、トランジスタＱ２と同じドレイン電流が流れる。トランジスタＱ９のゲート−ソース間には、このドレイン電流に応じた電圧が発生する。トランジスタＱ１０のゲート−ソース間の電圧は、トランジスタＱ９のゲート−ソース間の電圧と等しいため、トランジスタＱ１０のドレイン電流はトランジスタＱ９のドレイン電流に比例する。従って、トランジスタＱ１０のドレイン電流はトランジスタＱ６のドレイン電流に比例する。
トランジスタＱ７及びＱ８のドレイン電流とトランジスタＱ３及びＱ４のドレイン電流も上記と同様な動作によって比例関係にある。そのため、トランジスタＱ５のドレイン電流はトランジスタＱ４のドレイン電流に比例する。
【００４１】
従って、電源電圧ＶＤＤから端子Ｘへ吐き出す方向に駆動電流Ｉｓが流れると、これに比例した検出電流Ｉｚｍが端子Ｚ−からグランドＧＮＤへ引き込む方向に流れる。また、端子ＸからグランドＧＮＤへ引き込む方向に駆動電流Ｉｓが流れると、これに比例した検出電流Ｉｚｍが電源電圧ＶＤＤから端子Ｚ−へ吐き出す方向に流れる。
以上が電流出力回路１０の説明である。
【００４２】
図２に戻る。
電圧発生回路３０は、周期的にレベルが変化する検出用電圧Ｖｓを発生する。例えば、検出用電圧Ｖｓは、電源電圧範囲の中間電圧を中心として、電源電圧範囲の最低電位（ＧＮＤ）から最高電位（ＶＤＤ）までの電圧幅に近い振幅で正弦波状に振動する波形を有する。ただし、本発明において検出用電圧Ｖｓは正弦波に限定されておらず、例えば矩形波や三角波でもよい。
【００４３】
電圧発生回路４０は、一定の基準電圧Ｖｒｅｆを発生する。基準電圧Ｖｒｅｆは、例えば電源電圧範囲（ＧＮＤ〜ＶＤＤ）の中間の電圧に設定される。
【００４４】
電流−電圧変換回路２０は、電流出力回路１０から出力される検出電流Ｉｚｍに応じた電圧Ｖｏを出力する。
【００４５】
電流−電圧変換回路２０は、例えば図２に示すように、キャパシタＣｆと第３増幅回路２１を有する。キャパシタＣｆの一方の端子には検出電流Ｉｚｍが入力され、他方の端子には電圧Ｖｏが印加される。第３増幅回路２１は、検出電流Ｉｚｍが入力されるキャパシタＣｆの一方の端子の電圧と、電圧発生回路４０から供給される基準電圧Ｖｒｅｆとの電圧差を増幅し、当該増幅結果に応じた電圧Ｖｏを出力する。第３増幅回路２１は、例えばオペアンプやＯＴＡであり、反転入力端子と出力端子との間にキャパシタＣｆが接続され、非反転入力端子に基準電圧Ｖｒｅｆが入力される。第３増幅回路２１のゲインが十分大きい場合、キャパシタＣｆの両端には検出電流Ｉｚｍに応じた交流電圧が発生する。電圧Ｖｏは、キャパシタＣｆに発生する交流電圧と基準電圧Ｖｒｅｆと加算した電圧であり、その波形は基準電圧Ｖｒｅｆを中心に振動する。
【００４６】
なお、電流−電圧変換回路２０は、キャパシタＣｆの代わりに抵抗などのインピーダンス素子を有してもよい。この場合も、検出電流Ｉｚｍに応じた交流電圧がインピーダンス素子の両端に発生するため、検出電流Ｉｚｍに応じた電圧Ｖｏが得られる。
【００４７】
検出値取得部５０は、電流−電圧変換回路２０から出力される電圧Ｖｏに基づいて、被検出キャパシタＣｓの静電容量値に応じた検出値Ｄｓを取得する。例えば検出値取得部５０は、電圧Ｖｏに含まれる交流成分に検出用電圧Ｖｓと同一周期の交流信号を乗算し、その乗算結果を積分することにより、交流成分の振幅に比例した検出値Ｄｓを取得する。検出値取得部５０は、例えばＡ／Ｄ変換器を含んでおり、検出値Ｄｓをアナログ値からデジタル値に変換して処理部４に出力する。
【００４８】
ここで、上述した構成を有する本実施形態に係る入力装置における静電容量値の検出動作を説明する。
【００４９】
図４は、入力装置の静電容量検出部３における各部の電圧波形及び電流波形の例を示す図である。図４Ａは検出用電圧Ｖｓと電圧Ｖｏの波形を示し、図４Ｂは駆動電流Ｉｓと検出電流Ｉｚｍの波形を示す。
検出電極Ｅｓの電圧が検出用電圧Ｖｓとほぼ等しくなるように電流出力回路１０から検出電極Ｅｓに駆動電流Ｉｓが供給されるため、検出用電圧Ｖｓが図４Ａに示すような正弦波の波形の場合、被検出キャパシタＣｓには検出用電圧Ｖｓとほぼ等しい正弦波の電圧が発生する。被検出キャパシタＣｓに流れる電流、すなわち駆動電流Ｉｓは、図４Ｂにおいて示すように、検出用電圧Ｖｓに対して位相が９０度進む。検出電流Ｉｚｍは駆動電流Ｉｓと比例しており、その方向は図２に示す矢印の通りである。電流出力回路１０から吐き出す電流の方向を正とした場合、図４Ｂに示すように、検出電流Ｉｚｍは駆動電流Ｉｓに対して逆相となる。
【００５０】
電流出力回路１０から出力される検出電流Ｉｚｍは、ほぼ全てキャパシタＣｆに流れるため、キャパシタＣｆの両端には、検出電流Ｉｚｍに比例した振幅を持つ交流電圧が発生する。第３増幅回路２１の出力端子の電圧Ｖｏは、このキャパシタＣｆの両端に生じる交流電圧と基準電圧Ｖｒｅｆとが加算された電圧であり、基準電圧Ｖｒｅｆを中心に振動する。キャパシタＣｆの両端に生じる交流電圧の位相は、キャパシタＣｆに流れる検出電流Ｉｚｍに対して９０度遅れる。そのため、電圧Ｖｏの交流成分は、図４Ａに示すように検出用電圧Ｖｓとほぼ同相になる。
【００５１】
カレントミラー回路１２における電流変換比率（検出電流Ｉｚｍ／駆動電流Ｉｓ）を「α」とし、キャパシタＣｆの静電容量値を「Ｃ」とした場合、電圧Ｖｏは次の式で表わされる。
【００５２】
［数１］
Ｖｏ  ＝  Ｃ×∫｛α×Ｉｓ｝ｄｔ  ＋  Ｖｒｅｆ        …  （１）
【００５３】
駆動電流Ｉｓは検出用電圧Ｖｓを微分した波形を有しており、検出用電圧Ｖｓに比例して増大するため、電圧Ｖｏの振幅も検出用電圧Ｖｓに比例して増大する。しかしながら、キャパシタＣｆの容量値を小さくしたり、電流変換比率αを小さくすることにより、電圧Ｖｏの振幅は適宜調節可能である。そのため、検出用電圧Ｖｓの振幅を電源電圧範囲の最大限まで大きくしても、電圧Ｖｏの振幅が電源電圧範囲を超えないように調節することができる。
【００５４】
以上説明したように、本実施形態に係る入力装置によれば、周期的にレベルが変化する検出用電圧Ｖｓとほぼ等しい電圧が検出電極Ｅｓにおいて発生するように、電流出力回路１０から検出電極Ｅｓへ駆動電流Ｉｓが流れる。駆動電流Ｉｓは被検出キャパシタＣｓに流れるため、被検出キャパシタＣｓの静電容量値に比例した値を持つ。電流出力回路１０から出力される検出電流Ｉｚｍは、この駆動電流Ｉｓに比例しているため、被検出キャパシタＣｓの静電容量値に比例した値を持つ。従って、検出電流Ｉｚｍに基づいて被検出キャパシタＣｓの静電容量値を取得可能であり、言い換えれば、物体の近接に応じた情報を取得できる。
【００５５】
また、本実施形態に係る入力装置によれば、検出用電圧Ｖｓの振幅を増大させた場合、被検出キャパシタＣｓに流れる駆動電流Ｉｓの振幅が増大するため、検出電流Ｉｚｍの振幅も増大する。この場合、検出電流Ｉｚｍの振幅の増大は、回路の動作が可能な電源電圧範囲（ＧＮＤ〜ＶＤＤ）の条件によって直接的に制限されない。そのため、例えば、電流出力回路１０の電流変換比率「α」や電流−電圧変換回路２０のキャパシタＣｆの容量値「Ｃ」などを適当な値に設定し、電圧Ｖｏが電源電圧範囲（ＧＮＤ〜ＶＤＤ）の範囲を超えないようにすることで、検出電流Ｉｚｍの振幅が電源電圧範囲（ＧＮＤ〜ＶＤＤ）の条件により制限されることを回避できる。従って、検出用電圧Ｖｓの振幅を電源電圧範囲の最大限まで増大させることが可能になるため、被検出キャパシタＣｓの検出感度を高めることができる。
【００５６】
次に、本実施形態の変形例について説明する。
【００５７】
［変形例１］
図５は、電流出力回路１０の一変形例を示す図である。図５に示す電流出力回路１０は、図３に示す電流出力回路１０における２段のカレントミラー回路１２を１段のカレントミラー回路１２Ａに変更したものである。
【００５８】
カレントミラー回路１２Ａは、カレントミラー回路１２と同様なトランジスタＱ１，Ｑ２，Ｑ７及びＱ８を有する。ただし、トランジスタＱ２及びトランジスタＱ８のドレインがそれぞれ端子Ｚ＋に接続されており、この端子Ｚ＋から検出電流Ｉｚｐが出力される点がカレントミラー回路１２と異なる。
【００５９】
電源電圧ＶＤＤから端子Ｘへ吐き出す方向に駆動電流Ｉｓが流れると、これに比例した検出電流Ｉｚｐが電源電圧ＶＤＤから端子Ｚ＋へ吐き出すに流れる。また、端子ＸからグランドＧＮＤへ引き込む方向に駆動電流Ｉｓが流れると、これに比例した検出電流Ｉｚｐが端子Ｚ＋からグランドＧＮＤへ引き込む方向に流れる。従って、カレントミラー回路１２Ａの検出電流Ｉｚｐは、カレントミラー回路１２の検出電流Ｉｚｍに対して逆相となり、電圧Ｖｏの交流成分も逆相となる。
【００６０】
この変形例のように、電圧Ｖｏの交流成分が検出用電圧Ｖｓに対して逆相になる場合でも、この交流成分から被検出キャパシタＣｓの静電容量値を取得できるため、上述した実施形態と同様の効果が得られる。
【００６１】
［変形例２］
図６は、電流出力回路１０の他の一変形例を示す図である。図６に示す電流出力回路１０は、第１増幅回路１３と第２増幅回路１４を有する。
第１増幅回路１３は、端子Ｙにおいて入力される検出用電圧Ｖｓと端子Ｘに接続される検出電極Ｅｓの電圧との差を増幅し、当該増幅結果に応じた駆動電流Ｉｓを端子Ｘから検出電極Ｅｓへ出力する。第１増幅回路１３は例えばＯＴＡであり、反転入力端子と出力端子が端子Ｘに接続され、非反転入力端子が端子Ｙに接続される。
【００６２】
第２増幅回路１４は、端子Ｙにおいて入力される検出用電圧Ｖｓと端子Ｘに接続される検出電極Ｅｓの電圧との差を増幅し、当該増幅結果に応じた検出電流Ｉｚｐを端子Ｚ＋から電流−電圧変換回路２０に出力する。第２増幅回路１４は例えばＯＴＡであり、反転入力端子が端子Ｘに接続され、非反転入力端子が端子Ｙに接続され、出力端子が端子Ｚ＋に接続される。
【００６３】
第２増幅回路１４を第１増幅回路１３とほぼ同一特性の回路で構成することにより、検出電流Ｉｚｐが駆動電流Ｉｓとほぼ同一の値（若しくは駆動電流Ｉｓに比例した値）を持つようにすることができる。この変形例２においても、上述した変形例１と同様に、電圧Ｖｏの交流成分は検出用電圧Ｖｓに対して逆相になる。
【００６４】
＜第２の実施形態＞
次に、本発明の第２の実施形態について説明する。
図７は、第２の実施形態に係る入力装置の要部の構成例を示す図である。入力装置の全体の構成は図１と同じである。
【００６５】
図７に示す静電容量検出部３は、図２に示す静電容量検出部３と同様の構成に加えて、検出電流補正回路７０を有する。検出電流補正回路７０は、被検出キャパシタＣｓと並列に存在する寄生キャパシタによる誤差を補正するための回路である。検出電流補正回路７０は、電流出力回路１０から電流−電圧変換回路２０へ検出電流Ｉｚｍが流れる電流経路に接続されるノードＮ１を備えており、このノードＮ１から検出電流Ｉｚｍの振幅を減少させる補正電流Ｉｃｐを出力する。
【００６６】
図７の例において、検出電流補正回路７０は、補正用キャパシタＣｃｐと電圧発生回路７１を有する。補正用キャパシタＣｃｐの一方の端子はノードＮ１に接続され、他方の端子には電圧発生回路７１の補正用電圧Ｖｃｐが印加される。補正用電圧Ｖｃｐは、周期的にレベルが変化する電圧であり、例えば、検出用電圧Ｖｓと同相の交流成分を含んだ電圧である。
【００６７】
図８は、検出電流Ｉｚｍの補正を行う場合における静電容量検出部３の各部の電圧波形及び電流波形の例を示す図である。図８Ａは検出用電圧Ｖｓと補正用電圧Ｖｃｐの電圧波形を示し、図８Ｂは検出電流Ｉｚｍと補正用キャパシタＣｃｐの電流Ｉｃｐの波形を示す。
【００６８】
ノードＮ１は、電流−電圧変換回路２０の第３増幅回路２１によって基準電圧Ｖｒｅｆとほぼ等しい一定の電圧に固定されている。そのため、補正用キャパシタＣｃｐには、図８Ｂに示すように、補正用電圧Ｖｃｐの交流成分の微分波形に相当する補正電流Ｉｃｐが流れる。この補正電流ＩｃｐがノードＮ１に供給されることにより、電流−電圧変換回路２０には、検出電流Ｉｚｍに比べて補正電流Ｉｃｐの分だけ振幅が減少した検出電流（Ｉｚｍ−Ｉｃｐ）が入力される。
【００６９】
図９は、検出電流Ｉｚｍの補正を行う場合と補正を行わない場合における電流−電圧変換回路２０の出力波形の違いを示す図である。図９に示すように、補正用キャパシタＣｃｐによって検出電流Ｉｚｍの補正を行った場合の電流−電圧変換回路２０の出力電圧Ｖｏｃは、補正を行わない場合の電圧Ｖｏに比べて「ΔＶｏ」だけ小さくなる。この「ΔＶｏ」は、補正用キャパシタＣｃｐの容量値や補正用電圧Ｖｃｐの振幅を調整することによって、寄生キャパシタによる誤差と等しくなるように設定される。
【００７０】
本実施形態に係る入力装置によれば、検出電流Ｉｚｍが流れる電流経路上のノードＮ１に補正電流Ｉｃｐが供給されることにより、電流−電圧変換回路２０へ入力される検出電流の振幅が減少する。そのため、被検出キャパシタＣｓの静電容量値を見掛け上大きくする寄生的なキャパシタによる誤差を、検出電流の振幅の減少によって補正することが可能となる。また、検出電流の振幅が減少することにより、電流−電圧変換回路２０から出力される電圧Ｖｏｃの振幅が減少し、電源電圧範囲（ＧＮＤ〜ＶＤＤ）に対して電流−電圧変換回路２０の出力電圧Ｖｏｃの余裕が増える。そのため、検出用電圧Ｖｓの振幅を更に増大させることが可能となり、感度の更なる向上が可能となる。
【００７１】
なお、図７の例では、駆動電流Ｉｓに対して逆方向の検出電流Ｉｚｍを出力する電流出力回路１０が用いられているが、例えば図５や図６に示す電流出力回路１０を用いる場合でも、検出電流Ｉｚｐの補正は可能である。この場合、検出電流Ｉｚｐは駆動電流Ｉｓと同方向に流れるため、電圧発生回路７１においては、検出用電圧Ｖｓに対して逆相の交流成分を含んだ補正用電圧Ｖｃｐを発生すればよい。
【００７２】
また、図７の例では、検出用電圧Ｖｓと補正用電圧Ｖｃｐをそれぞれ別の電圧発生回路により発生させているが、補正用キャパシタＣｃｐの静電容量値の調整が可能であれば、図１０において示すように、検出用電圧Ｖｓと補正用電圧Ｖｃｐを共通の電圧発生回路３０によって発生してもよい。これにより、回路構成を簡略化できる。
【００７３】
＜第３の実施形態＞
次に、本発明の第３の実施形態について説明する。
図１１は、第３の実施形態に係る入力装置の要部の構成例を示す図である。入力装置の全体の構成は図１と同じである。
【００７４】
図１１に示す静電容量検出部３は、図７に示す静電容量検出部３における検出電流補正回路７０を検出電流補正回路７０Ａに置き換えたものである。
【００７５】
検出電流補正回路７０Ａは、補正用キャパシタＣｃｐと、補正電流出力回路７２と、電圧発生回路７１を有する。
補正電流出力回路７２は、電圧発生回路７２から供給される補正用電圧Ｖｃｐとほぼ等しい電圧が補正用キャパシタＣｃｐにおいて発生するように補正用キャパシタＣｃｐへ電流Ｉｘを出力するとともに、この電流Ｉｘに比例した補正電流ＩｃｐをノードＮ１から出力する。補正電流出力回路７２は、例えば先に説明した図５や図６と同様の構成を有しており、端子Ｘとグランドとの間に補正用キャパシタＣｃｐが接続され、端子Ｙに補正用電圧Ｖｃｐが入力され、端子Ｚ＋がノードＮ１に接続される。
【００７６】
補正電流出力回路７２において発生する補正用電圧Ｖｃｐは、周期的にレベルが変化する電圧であり、例えば、検出用電圧Ｖｓと同相の交流成分を含んだ電圧である。
【００７７】
補正用キャパシタＣｃｐには、補正用電圧Ｖｃｐとほぼ等しい電圧が発生するため、補正用キャパシタＣｃｐには、補正用電圧Ｖｃｐの交流成分の微分波形に相当する電流Ｉｘが流れる。この電流Ｉｘに比例した補正電流ＩｃｐがノードＮ１に供給されることにより、電流−電圧変換回路２０には、検出電流Ｉｚｍに比べて補正電流Ｉｃｐの分だけ振幅が減少した検出電流（Ｉｚｍ−Ｉｃｐ）が入力される。従って、電流−電圧変換回路２０の出力電圧Ｖｏｃは、補正電流Ｉｃｐが無い場合に比べて小さくなる。この出力電圧Ｖｏｃの減少分（ΔＶｏ）が寄生キャパシタの誤差と等しくなるように、補正用キャパシタＣｃｐの容量値や補正用電圧Ｖｃｐの振幅が調整される。
【００７８】
上述した構成を有する入力装置においても、第２実施形態に係る入力装置と同様に、寄生的なキャパシタに起因する誤差を補正しつつ、電源電圧範囲に対して電流−電圧変換回路２０の出力電圧Ｖｏｃの振幅に余裕を持たせることが可能となる。従って、検出用電圧Ｖｓの振幅を更に増大させることが可能となり、感度の向上を図ることができる。
【００７９】
また、補正電流出力回路７２を用いることにより、電流変換率（補正電流Ｉｃｐ／電流Ｉｘ）を調節することも可能になるため、補正用キャパシタＣｃｐの調節範囲が限られている場合でも、補正電流Ｉｃｐの振幅を広範囲に調節できる。従って、寄生キャパシタの誤差を適切に補正できる。
【００８０】
次に、本実施形態の変形例について説明する。
【００８１】
［変形例１］
図１１に示す静電容量検出部３では、電流出力回路１０から電流−電圧変換回路２０へ流れる検出電流Ｉｚｐの電流経路上のノードＮ１に補正電流Ｉｃｐを供給しているが、例えば図１２に示すように、電流出力回路１０から検出電極Ｅｓへ流れる駆動電流Ｉｓの電流経路上のノードＮ２に補正電流Ｉｃｐを供給してもよい。この場合、電流−電圧変換回路２０から出力される駆動電流は、検出電極Ｅｓに流れる駆動電流Ｉｓに対して補正電流Ｉｃｐの分だけ振幅が小さくなるため（Ｉｓ−Ｉｃｐ）、電流出力回路１０から電流−電圧変換回路２０へ流れる検出電流Ｉｚｍの振幅も、補正電流Ｉｃｐの分だけ減少する。従って、上述した実施形態と同様に、寄生的なキャパシタに起因する誤差を補正しつつ、電源電圧範囲に対して電流−電圧変換回路２０の出力電圧Ｖｏｃの振幅に余裕を持たせることが可能となる。
【００８２】
［変形例２］
図１１の例では、検出用電圧Ｖｓと補正用電圧Ｖｃｐをそれぞれ別の電圧発生回路により発生させているが、補正用キャパシタＣｃｐの静電容量値の調整が可能であれば、図１３において示すように、検出用電圧Ｖｓと補正用電圧Ｖｃｐを共通の電圧発生回路３０によって発生してもよい。これにより、回路構成を簡略化できる。
【００８３】
［他の変形例］
【００８４】
図１１〜図１３の例では、補正用キャパシタＣｃｐに出力される電流Ｉｘに対して同方向の補正電流Ｉｃｐが出力される補正電流出力回路７２（例えば図５や図６に示した構成を有する回路）が用いられているが、電流Ｉｘに対して逆方向の補正電流Ｉｃｐが出力される補正電流出力回路７２（例えば図３に示した構成を有する回路）を用いてもよい。この場合、検出用電圧Ｖｓに対して逆相の交流成分を含んだ補正用電圧Ｖｃｐを補正電圧発生回路７１において発生させればよい。
【００８５】
また、図１１，図１３の例では、駆動電流Ｉｓに対して逆方向の検出電流Ｉｚｍを出力する電流出力回路１０が用いられているが、例えば図５や図６に示す回路構成の電流出力回路１０を用いる場合でも、検出電流Ｉｚｐの補正は可能である。この場合、検出電流Ｉｚｐは駆動電流Ｉｓと同方向に流れるため、図１１、図１３の例に対して逆相の補正電流Ｉｃｐが検出電流補正回路７０から出力されるようにすればよい。例えば、検出用電圧Ｖｓに対して逆相の交流成分を含んだ補正用電圧Ｖｃｐを電圧発生回路７１において発生させればよい。あるいは、補正用キャパシタＣｃｐに出力される電流Ｉｘに対して逆方向の補正電流Ｉｃｐが出力されるように、補正電流出力回路７２を例えば図３に示した構成の回路へ変更してもよい。
【００８６】
以上、本発明の幾つかの実施形態について説明したが、本発明はこれらの実施形態にのみ限定されるものではなく、更に種々のバリエーションを含んでいる。
【００８７】
例えば、図７，図１０に示す静電容量検出部３では、電流出力回路１０と電流−電圧変換回路２０との間の電流経路上（Ｎ１）に検出電流補正回路７０の補正電流Ｉｃｐを供給しているが、本発明の他の実施形態では、電流出力回路１０と検出電極Ｅｓとの間の電流経路上（Ｎ２）に検出電流補正回路７０の補正電流Ｉｃｐを供給してもよい。
【００８８】
本発明の入力装置は、指等の操作による情報を入力するユーザーインターフェース装置に限定されない。すなわち、本発明の入力装置は、人体に限定されない種々の物体の近接に応じて変化する検出電極の静電容量に応じた情報を入力する装置に広く適用可能である。
【符号の説明】
【００８９】
１…電極部、２…選択部、３…静電容量検出部、４…処理部、５…記憶部、６…インターフェース部、１０…電流出力回路、１１…増幅回路、１２…カレントミラー回路、１３…第１増幅回路、１４…第２増幅回路、２０…電流−電圧変換回路、２１…第３増幅回路、３０…電圧発生回路、４０…電圧発生回路、５０…検出値取得部、７０…検出電流補正回路、７１…電圧発生回路、７２…補正電流出力回路、Ｅｓ…検出電極、ＡＳ…シールド電極、Ｃｓ…被検出キャパシタ、Ｃｃｐ…補正用キャパシタ、Ｉｓ…駆動電流、Ｉｚｍ，Ｉｚｐ…検出電流、Ｉｃｐ…補正電流、Ｖｓ…検出用電圧、Ｖｒｅｆ…基準電圧、Ｖｃｐ…補正用電圧。
【図１】
2016059967.tif 000003
【図２】
2016059967.tif 000004
【図３】
2016059967.tif 000005
【図４】
2016059967.tif 000006
【図５】
2016059967.tif 000007
【図６】
2016059967.tif 000008
【図７】
2016059967.tif 000009
【図８】
2016059967.tif 000010
【図９】
2016059967.tif 000011
【図１０】
2016059967.tif 000012
【図１１】
2016059967.tif 000013
【図１２】
2016059967.tif 000014
【図１３】
2016059967.tif 000015
【図１４】
2016059967.tif 000016
【図１５】
2016059967.tif 000017
【手続補正書】
【提出日】平成29年3月28日(2017.3.28)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】
増幅回路１１は、例えばＯＴＡ（operational transconductance amplifier）であり、端子Ｙにおいて入力される検出用電圧Ｖｓと端子Ｘに接続される検出電極Ｅｓの電圧との差を増幅し、当該増幅結果に応じた駆動電流Ｉｓを端子Ｘから検出電極Ｅｓへ出力する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００５９
【補正方法】変更
【補正の内容】
【００５９】
電源電圧ＶＤＤから端子Ｘへ吐き出す方向に駆動電流Ｉｓが流れると、これに比例した検出電流Ｉｚｐが電源電圧ＶＤＤから端子Ｚ＋へ吐き出す方向に流れる。また、端子ＸからグランドＧＮＤへ引き込む方向に駆動電流Ｉｓが流れると、これに比例した検出電流Ｉｚｐが端子Ｚ＋からグランドＧＮＤへ引き込む方向に流れる。従って、カレントミラー回路１２Ａの検出電流Ｉｚｐは、カレントミラー回路１２の検出電流Ｉｚｍに対して逆相となり、電圧Ｖｏの交流成分も逆相となる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００８４
【補正方法】変更
【補正の内容】
【００８４】
図１１〜図１３の例では、補正用キャパシタＣｃｐに出力される電流Ｉｘに対して同方向の補正電流Ｉｃｐが出力される補正電流出力回路７２（例えば図５や図６に示した構成を有する回路）が用いられているが、電流Ｉｘに対して逆方向の補正電流Ｉｃｐが出力される補正電流出力回路７２（例えば図３に示した構成を有する回路）を用いてもよい。この場合、検出用電圧Ｖｓに対して逆相の交流成分を含んだ補正用電圧Ｖｃｐを電圧発生回路７１において発生させればよい。
【国際調査報告】
2016059967.tif 000018
2016059967.tif 000019
2016059967.tif 000020
2016059967.tif 000021