(57)【要約】  この半導体装置（１００、１００ａ〜１００ｃ）は、導電部材（２０）と、導電部材上に配置される半導体装置用部品（１０）と、導電部材と半導体装置用部品とを接合する接合層とを備える。そして、接合層は、平面視において、半導体装置用部品の外縁よりも内側に配置された第１接合層（１６）と、第１接合層の外側に配置され、第１接合層よりも小さい空隙率を有する第２接合層（１７）とを含む。
2014155619.tif 000002
【特許請求の範囲】
【請求項１】
導電部材（２０）と、
前記導電部材上に配置される半導体装置用部品（１ａ〜１ｃ、２ａ〜２ｃ、１０、３０）と、
前記導電部材と前記半導体装置用部品との間に配置され、前記導電部材と前記半導体装置用部品とを接合する接合層とを備え、
前記接合層は、
平面視において、前記半導体装置用部品の外縁よりも内側に配置された第１接合層（１６、３１）と、
前記第１接合層の外側に配置され、前記第１接合層よりも小さい空隙率を有する第２接合層（１７、２７、３２）とを含む、半導体装置。  
【請求項２】
前記第２接合層は、前記半導体装置用部品の端部近傍に接続している、請求項１に記載の半導体装置。
【請求項３】
前記第１接合層および前記第２接合層は、互いに同じ金属を含む金属材料により形成されている、請求項１または２に記載の半導体装置。
【請求項４】
前記半導体装置用部品は、前記導電部材側の面の端部に設けられた面取り部（１５）を含み、
前記第２接合層は、前記半導体装置用部品の前記面取り部に接続している、請求項１〜３のいずれか１項に記載の半導体装置。
【請求項５】
前記第１接合層は、平面視において、前記半導体装置用部品の面取り部よりも内側に配置されており、
前記第２接合層は、前記面取り部の内側に配置された前記第１接合層と、前記面取り部との両方に接続している、請求項４に記載の半導体装置。
【請求項６】
前記半導体装置用部品は、半導体素子（１ａ〜１ｃ、２ａ〜２ｃ、１０）を含むとともに、前記半導体素子の前記面取り部の表面および前記面取り部以外の前記導電部材側の表面に形成された金属層（１４）を含み、
前記第１接合層は、前記金属層を介して前記半導体素子の前記面取り部以外の前記導電部材側の表面に接続されており、
前記第２接合層は、前記金属層を介して前記半導体素子の前記面取り部に接続されている、請求項４または５に記載の半導体装置。
【請求項７】
前記第２接合層の最大厚みは、前記第１接合層の最大厚みよりも大きい、請求項４〜６のいずれか１項に記載の半導体装置。
【請求項８】
前記半導体装置用部品は、平面視において、略矩形形状に形成されており、
前記第２接合層は、略矩形形状の前記半導体装置用部品の少なくとも４隅に接続されている、請求項１〜７のいずれか１項に記載の半導体装置。
【請求項９】
前記略矩形形状の半導体装置用部品は、前記導電部材側の面の少なくとも４隅に設けられた面取り部を含む、請求項８に記載の半導体装置。
【請求項１０】
前記第２接合層は、前記略矩形形状の半導体装置用部品の４辺に沿って周状に接続されている、請求項８または９に記載の半導体装置。
【請求項１１】
平面視において、前記第２接合層の平面積は、前記第１接合層の平面積よりも小さい、請求項１〜１０のいずれか１項に記載の半導体装置。
【請求項１２】
前記第１接合層および前記第２接合層は、それぞれ、Ａｕ、ＡｇまたはＣｕのうち少なくとも１つを含む金属材料により形成されている、請求項１〜１１のいずれか１項に記載の半導体装置。
【請求項１３】
前記第１接合層の空隙率は、１０％以上３０％以下であり、
前記第２接合層の空隙率は、１％以下である、請求項１〜１２のいずれか１項に記載の半導体装置。
【請求項１４】
前記第２接合層は、前記第１接合層を形成する金属材料に含まれる金属粒子の平均粒径よりも小さい平均粒径を有する金属粒子を含む金属材料により形成されている、請求項１〜１３のいずれか１項に記載の半導体装置。
【請求項１５】
導電部材（２０）と、
前記導電部材上に配置される電力変換装置用部品（１ａ〜１ｃ、２ａ〜２ｃ、１０、３０）と、
前記導電部材と前記電力変換装置用部品との間に配置され、前記導電部材と前記電力変換装置用部品とを接合する接合層とを備え、
前記接合層は、
平面視において、前記電力変換装置用部品の外縁よりも内側に配置された第１接合層（１６、３１）と、
前記第１接合層の外側に配置され、前記第１接合層よりも小さい空隙率を有する第２接合層（１７、２７、３２）とを含む、電力変換装置。  
【請求項１６】
導電部材（２０）に第１金属ペースト層（１６ａ）を形成する工程と、
前記第１金属ペースト層を覆うように半導体装置用部品（１ａ〜１ｃ、２ａ〜２ｃ、１０、３０）を配置する工程と、
前記第１金属ペースト層を熱処理することにより、前記導電部材と前記半導体装置用部品とを接合する第１接合層（１６、３１）を形成する工程と、
前記半導体装置用部品の端部近傍に前記第１金属ペースト層よりも小さい平均粒径を有する金属粒子を含む第２金属ペースト層（１７ａ）を形成する工程と、
前記第２金属ペースト層を熱処理することにより、前記導電部材と前記半導体装置用部品の端部近傍とを接合するとともに、前記第１接合層よりも小さい空隙率を有する第２接合層（１７、２７、３２）を形成する工程とを備える、半導体装置の製造方法。
【請求項１７】
前記半導体装置用部品の前記導電部材側の面の端部に面取り部（１５）を形成する工程をさらに備え、
前記第２接合層を形成する工程は、前記半導体装置用部品の前記面取り部に前記第２接合層が接続するように形成する工程を含む、請求項１６に記載の半導体装置の製造方法。
【請求項１８】
前記第２接合層を形成する工程は、略矩形形状の前記半導体装置用部品の少なくとも４隅に前記第２接合層が接続するように形成する工程を含む、請求項１６または１７に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置、電力変換装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、導電部材と部品とが接合層により接合されている半導体装置が知られている。このような半導体装置は、たとえば、特開２０１２−００９７０３号公報に開示されている。【０００３】
上記特開２０１２−００９７０３号公報には、導電パターンを有する基板と、基板の導電パターン上に配置される半導体素子と、基板の導電パターンと半導体素子との間に配置され、導電パターンと半導体素子とを接合する接合層とを備えた半導体装置が開示されている。この半導体装置の接合層は、縦断面において、３層構造の焼結パターンを含んでいる。また、３層構造の焼結パターンのうちの最上層の焼結パターンは半導体素子の裏面の全面に接合されており、最下層の焼結パターンは基板の導電パターンに接合されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−００９７０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記特開２０１２−００９７０３号公報に開示された半導体装置では、接合層を構成する３層の焼結パターンのうちの最上層が半導体素子の裏面の内側および外周部近傍を含む全面に接合されているため、最上層の焼結パターンの空隙率が大きい場合には、粒子間の接合力が弱いことから、熱応力が加わった場合に、最上層の焼結パターンがはく離したり焼結パターンにクラック（亀裂）が生じる場合があるという問題点がある。また、最上層の焼結パターンの空隙率が小さい場合には、部品と接合層との熱膨張率の差に起因して、熱応力がかかった際に、空隙率が大きい場合に比べて、熱応力が緩和されにくいため、焼結パターンに結合する半導体素子が破壊される場合があるという問題点がある。【０００６】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、部品の外周部近傍の接合層のはく離やクラックの発生を抑制しつつ、部品と接合層との熱膨張率の差に起因して、熱応力がかかった際に、部品が破壊されることを抑制することが可能な半導体装置、電力変換装置および半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００７】
第１の局面による半導体装置は、導電部材と、導電部材上に配置される半導体装置用部品と、導電部材と半導体装置用部品との間に配置され、導電部材と半導体装置用部品とを接合する接合層とを備え、接合層は、平面視において、半導体装置用部品の外縁よりも内側に配置された第１接合層と、第１接合層の外側に配置され、第１接合層よりも小さい空隙率を有する第２接合層とを含む。【０００８】
第１の局面による半導体装置では、平面視において、半導体装置用部品の外縁よりも内側に配置された第１接合層と、第１接合層の外側に配置され、第１接合層よりも小さい空隙率を有する第２接合層とを含む接合層を設けることによって、外側は第１接合層よりも小さい空隙率を有する第２接合層により接合されるので、粒子間の結合力が強い小さい空隙率を有する第２接合層により半導体装置用部品の外周部近傍の接合層のはく離やクラック（亀裂）の発生を抑制することができる。また、半導体装置用部品の内側を第２接合層よりも大きい空隙率を有する第１接合層により接合することによって、半導体装置用部品と接合層との熱膨張率の差に起因して、熱応力がかかった際に、大きい空隙率を有する第１接合層により熱応力が緩和されるので、半導体装置用部品が破壊されることを抑制することができる。これにより、部品の外周部近傍の接合層のはく離やクラックの発生を抑制しつつ、部品と接合層との熱膨張率の差に起因して、熱応力がかかった際に、部品が破壊されることを抑制することができる。【０００９】
第２の局面による電力変換装置は、導電部材と、導電部材上に配置される電力変換装置用部品と、導電部材と電力変換装置用部品との間に配置され、導電部材と電力変換装置用部品とを接合する接合層とを備え、接合層は、平面視において、電力変換装置用部品の外縁よりも内側に配置された第１接合層と、第１接合層の外側に配置され、第１接合層よりも小さい空隙率を有する第２接合層とを含む。【００１０】
第２の局面による電力変換装置では、平面視において、電力変換装置用部品の外縁よりも内側に配置された第１接合層と、第１接合層の外側に配置され、第１接合層よりも小さい空隙率を有する第２接合層とを含む接合層を設けることによって、外側は第１接合層よりも小さい空隙率を有する第２接合層により接合されるので、粒子間の結合力が強い小さい空隙率を有する第２接合層により電力変換装置用部品の外周部近傍の接合層のはく離やクラック（亀裂）の発生を抑制することができる。また、電力変換装置用部品の内側を第２接合層よりも大きい空隙率を有する第１接合層により接合することによって、電力変換装置用部品と接合層との熱膨張率の差に起因して、熱応力がかかった際に、大きい空隙率を有する第１接合層により熱応力が緩和されるので、電力変換装置用部品が破壊されることを抑制することができる。これにより、部品の外周部近傍の接合層のはく離やクラックの発生を抑制しつつ、部品と接合層との熱膨張率の差に起因して、熱応力がかかった際に、部品が破壊されることを抑制することが可能な電力変換装置を提供することができる。【００１１】
第３の局面による半導体装置の製造方法は、導電部材に第１金属ペースト層を形成する工程と、第１金属ペースト層を覆うように半導体装置用部品を配置する工程と、第１金属ペースト層を熱処理することにより、導電部材と半導体装置用部品とを接合する第１接合層を形成する工程と、半導体装置用部品の端部近傍に第１金属ペースト層よりも小さい平均粒径を有する金属粒子を含む第２金属ペースト層を形成する工程と、第２金属ペースト層を熱処理することにより、導電部材と半導体装置用部品の端部近傍とを接合するとともに、第１接合層よりも小さい空隙率を有する第２接合層を形成する工程とを備える。【００１２】
第３の局面による半導体装置の製造方法では、導電部材と半導体装置用部品の端部近傍とを接合するとともに、第１接合層よりも小さい空隙率を有する第２接合層を形成する工程を設けることによって、半導体装置用部品の外側は第１接合層よりも小さい空隙率を有する第２接合層により接合されるので、粒子間の結合力が強い小さい空隙率を有する第２接合層により半導体装置用部品の外周部近傍の接合層のはく離やクラック（亀裂）の発生を抑制することができる。また、半導体装置用部品の内側を第２接合層よりも大きい空隙率を有する第１接合層により接合することによって、半導体装置用部品と接合層との熱膨張率の差に起因して、熱応力がかかった際に、大きい空隙率を有する第１接合層により熱応力が緩和されるので、半導体装置用部品が破壊されることを抑制することができる。これにより、部品の外周部近傍の接合層のはく離やクラックの発生を抑制しつつ、部品と接合層との熱膨張率の差に起因して、熱応力がかかった際に、部品が破壊されることを抑制することが可能な半導体装置の製造方法を提供することができる。
【発明の効果】
【００１３】
上記のように、部品の外周部近傍の接合層のはく離やクラックの発生を抑制しつつ、部品と接合層との熱膨張率の差に起因して、熱応力がかかった際に、部品が破壊されることを抑制することができる。
【図面の簡単な説明】
【００１４】
【図１】一実施形態による３相インバータ装置の回路図である。
【図２】一実施形態による導電部材に配置された半導体素子を示した平面図である。
【図３】図２の２００−２００線に沿った断面図である。
【図４】一実施形態による３相インバータ装置の接合層の一例を示したＳＥＭ画像である。
【図５】一実施形態による半導体ウエハにパターン電極を形成する工程を説明するための断面図である。
【図６】一実施形態による半導体ウエハに略Ｖ字形状の溝部を形成する工程を説明するための断面図である。
【図７】一実施形態による半導体ウエハに金属層を形成する工程を説明するための断面図である。
【図８】一実施形態による半導体ウエハのダイシング工程を説明するための断面図である。
【図９】一実施形態による半導体素子を示した図である。
【図１０】一実施形態による第１金属ペースト層を形成する工程を説明するための断面図である。
【図１１】一実施形態による第１金属ペースト層上に半導体素子を配置する工程を説明するための断面図である。
【図１２】一実施形態による第１接合層を形成する工程を説明するための断面図である。
【図１３】一実施形態による第２金属ペースト層を形成する工程を説明するための断面図である。
【図１４】第１変形例による導電部材に配置された半導体素子を示した平面図である。
【図１５】第２変形例による導電部材に配置された柱状電極を示した平面図である。
【発明を実施するための形態】
【００１５】
以下、実施形態を図面に基づいて説明する。
【００１６】
まず、図１を参照して、第１実施形態によるパワーモジュール１００ａ、１００ｂおよび１００ｃを含む３相インバータ装置１００の構成について説明する。なお、パワーモジュール１００ａ〜１００ｃおよび３相インバータ装置１００は、「半導体装置」および「電力変換装置」の一例である。
【００１７】
図１に示すように、３相インバータ装置１００は、Ｕ相、Ｖ相およびＷ相の電力変換をそれぞれ行う３つのパワーモジュール１００ａ、１００ｂおよび１００ｃが電気的に並列に接続されることにより構成されている。
【００１８】
パワーモジュール１００ａ、１００ｂおよび１００ｃは、それぞれ、直流電源（図示せず）から入力端子ＰおよびＮを介して入力される直流電力を３相（Ｕ相、Ｖ相およびＷ相）の交流電力に変換するように構成されている。そして、パワーモジュール１００ａ、１００ｂおよび１００ｃは、それぞれ、上記のように変換したＵ相、Ｖ相およびＷ相の交流電力を、出力端子Ｕ、ＶおよびＷを介して外部に出力するように構成されている。なお、出力端子Ｕ、ＶおよびＷは、モータ（図示せず）などに接続されている。
【００１９】
パワーモジュール１００ａは、２個の半導体スイッチ素子１ａおよび２ａを含む。半導体スイッチ素子１ａ（２ａ）は、３つの電極（ゲート電極Ｇ１ａ（Ｇ２ａ）、ソース電極Ｓ１ａ（Ｓ２ａ）およびドレイン電極Ｄ１ａ（Ｄ２ａ））を有している。また、半導体スイッチ素子１ａおよび２ａは、たとえば、ＳｉＣデバイスや、ＧａＮデバイスや、Ｓｉデバイス（ＭＯＳＦＥＴ（電界効果型トランジスタ）、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）、または、バイポーラトランジスタなど）などにより構成されている。なお、半導体スイッチ素子１ａおよび２ａは、「半導体装置用部品」、「半導体素子」および「電力変換装置用部品」の一例である。
【００２０】
半導体スイッチ素子１ａおよび２ａは、それぞれ、制御端子３ａおよび４ａを介して外部から入力される制御信号に基づいてスイッチングを行うことにより、入力端子ＰおよびＮを介して入力される直流電力をＵ相の交流電力に変換して出力端子Ｕを介して外部に出力するように構成されている。
【００２１】
半導体スイッチ素子１ａのドレイン電極Ｄ１ａは、入力端子Ｐに接続されており、ゲート電極Ｇ１ａは、制御端子３ａに接続されている。また、半導体スイッチ素子１ａのソース電極Ｓ１ａは、出力端子Ｕおよび半導体スイッチ素子２ａのドレイン電極Ｄ２ａに接続されている。
【００２２】
半導体スイッチ素子２ａのドレイン電極Ｄ２ａは、出力端子Ｕに接続されており、ゲート電極Ｇ２ａは、制御端子４ａに接続されている。また、半導体スイッチ素子２ａのソース電極Ｓ２ａは、入力端子Ｎに接続されている。
【００２３】
また、上記パワーモジュール１００ａと同様に、パワーモジュール１００ｂも、２個の半導体スイッチ素子１ｂおよび２ｂを含む。半導体スイッチ素子１ｂ（２ｂ）は、３つの電極（ゲート電極Ｇ１ｂ（Ｇ２ｂ）、ソース電極Ｓ１ｂ（Ｓ２ｂ）およびドレイン電極Ｄ１ｂ（Ｄ２ｂ））を有している。なお、半導体スイッチ素子１ｂおよび２ｂは、「半導体装置用部品」、「半導体素子」および「電力変換装置用部品」の一例である。
【００２４】
半導体スイッチ素子１ｂおよび２ｂは、それぞれ、制御端子３ｂおよび４ｂを介して外部から入力される制御信号に基づいてスイッチングを行うことにより、入力端子ＰおよびＮを介して入力される直流電力をＶ相の交流電力に変換して出力端子Ｖを介して外部に出力するように構成されている。
【００２５】
また、上記パワーモジュール１００ａおよび１００ｂと同様に、パワーモジュール１００ｃも、２個の半導体スイッチ素子１ｃおよび２ｃを含む。半導体スイッチ素子１ｃ（２ｃ）は、３つの電極（ゲート電極Ｇ１ｃ（Ｇ２ｃ）、ソース電極Ｓ１ｃ（Ｓ２ｃ）およびドレイン電極Ｄ１ｃ（Ｄ２ｃ））を有している。なお、半導体スイッチ素子１ｃおよび２ｃは、「半導体装置用部品」、「半導体素子」および「電力変換装置用部品」の一例である。
【００２６】
半導体スイッチ素子１ｃおよび２ｃは、それぞれ、制御端子３ｃおよび４ｃを介して外部から入力される制御信号に基づいてスイッチングを行うことにより、入力端子ＰおよびＮを介して入力される直流電力をＷ相の交流電力に変換して出力端子Ｗを介して外部に出力するように構成されている。
【００２７】
次に、図２〜図４を参照して、本実施形態の３相インバータ装置１００（パワーモジュール１００ａ、１００ｂおよび１００ｃ）の半導体素子１０と、導電部材２０との接合構造について説明する。なお、半導体素子１０は、パワーモジュール１００ａ（１００ｂ、１００ｃ）の半導体スイッチ素子１ａおよび２ａ（１ｂおよび２ｂ、１ｃおよび２ｃ）を含む電力変換装置用部品である。また、半導体素子１０は、「半導体装置用部品」および「電力変換装置用部品」の一例である。
【００２８】
図２および図３に示すように、半導体素子１０は、導電部材２０上に配置されている。また、半導体素子１０と導電部材２０とは、半導体素子１０と導電部材２０との間に配置された接合層（第１接合層１６および第２接合層１７）により接合されている。なお、導電部材２０は、図示しない基板上に導電パターンとして設けられていてもよいし、図示しない電子部品上の端子用電極または接合用電極として設けられていてもよい。
【００２９】
半導体素子１０は、図２に示すように、平面視において（Ｚ方向から見て）、略矩形形状に形成されている。また、図３に示すように、半導体素子１０は、素子部１１と、端子用電極１２と、接合用電極１３と、金属層１４と、面取り部１５とを含む。素子部１１は、たとえば、ＳｉＣや、ＧａＮや、Ｓｉなどを含む半導体材料により構成されている。
【００３０】
端子用電極１２は、素子部１１の上面（Ｚ２方向側の表面）に設けられている。端子用電極１２は、たとえば、ドレイン電極や、ソース電極、または、ゲート電極などを含む。接合用電極１３は、素子部１１の下面（Ｚ１方向側の表面）に設けられている。また、接合用電極１３は、金属層１４を介して導電部材２０と接合するために設けられている。
【００３１】
金属層１４は、面取り部１５の表面および面取り部１５以外の導電部材２０側（Ｚ１方向側）の表面に形成されている。つまり、金属層１４は、接合用電極１３の下面（Ｚ１方向側の表面）および面取り部１５の表面を覆うように形成されている。また、金属層１４は、導電部材２０と接合するために設けられている。
【００３２】
図３に示すように、面取り部１５は、素子部１１（半導体素子１０）の導電部材２０側（Ｚ１方向側）の端部に設けられている。具体的には、面取り部１５は、略矩形形状の半導体素子１０の導電部材２０側（Ｚ１方向側）の４隅を含む４辺に沿って周状に設けられている。また、面取り部１５は、素子部１１の下面（Ｚ１方向側の表面）に対して所定の角度を有する斜めの平坦面を有する。
【００３３】
ここで、本実施形態では、図２および図３に示すように、半導体素子１０と導電部材２０とを接合する接合層は、第１接合層１６と、第２接合層１７とを含んでいる。図２に示すように、平面視において（Ｚ方向から見て）、第１接合層１６は、半導体素子１０の外縁よりも内側に配置されている。第２接合層１７は、第１接合層１６の外側に配置されている。また、第２接合層１７は、平面視において、半導体素子１０の端部近傍に配置されている。
【００３４】
具体的には、図３に示すように、第１接合層１６は、半導体素子１０の面取り部１５よりも内側に配置されている。また、第２接合層１７は、面取り部１５の内側に配置された第１接合層１６と、面取り部１５との両方に接続（接合）するように配置されている。言い換えると、第１接合層１６は、金属層１４を介して半導体素子１０の面取り部１５以外の導電部材２０側（Ｚ１方向側）の表面に接続（接合）されている。また、第２接合層１７は、金属層１４を介して半導体素子１０の面取り部１５に接続（接合）されている。
【００３５】
図２に示すように、平面視において、第２接合層１７の平面積は、第１接合層１６の平面積よりも小さい。また、図３に示すように、第２接合層１７の最大厚みｈ２は、第１接合層１６の最大厚みｈ１よりも大きい。つまり、第２接合層１７は、面取り部１５に接続（接合）されているため、その分、最大厚みが大きい。
【００３６】
また、図２および図３に示すように、第２接合層１７は、略矩形形状の半導体素子１０の４隅を含む４辺に沿って周状に半導体素子１０に接続（接合）されている。
【００３７】
また、本実施形態では、図４に示すように、第２接合層１７の空隙率は、第１接合層１６の空隙率よりも小さい。つまり、第１接合層１６は、ポーラス（空隙率が大きい）な状態であり、第２接合層１７は、緻密（空隙率が小さい）な状態である。具体的には、第１接合層１６の空隙率は、１０％以上３０％以下であり、第２接合層１７の空隙率は、１％以下である。なお、接合層の空隙率は、たとえば、図４に示すように、ＳＥＭ（走査型電子顕微鏡）画像から、ＳＥＭ画像の単位面積あたりの白に写る金属部分の面積と黒に写る空隙部分の面積とを測定し計算により求められる。
【００３８】
また、本実施形態では、第１接合層１６および第２接合層１７は、互いに同じ金属を含む金属材料により形成されている。具体的には、第１接合層１６および第２接合層１７は、それぞれ、Ａｇを主に含む金属材料により形成されている。
【００３９】
また、第２接合層１７は、第１接合層１６を形成する金属材料に含まれる金属粒子の平均粒径よりも小さい平均粒径を有する金属粒子を含む金属材料により形成されている。たとえば、第１接合層１６は、主にサブミクロン（たとえば、１００ｎｍ〜６００ｎｍ）サイズのＡｇ粒子を含む金属材料により形成されている。また、たとえば、第２接合層１７は、主に５０ｎｍ以下のサイズのＡｇ粒子を含む金属材料により形成されている。
【００４０】
次に、図３および図５〜図１３を参照して、本実施形態による３相インバータ装置１００（パワーモジュール１００ａ、１００ｂおよび１００ｃ）の製造方法について説明する。
【００４１】
３相インバータ装置１００（パワーモジュール１００ａ、１００ｂおよび１００ｃ）の製造方法は、半導体素子１０を形成する工程と、導電部材２０に第１金属ペースト層１６ａを形成する工程と、半導体素子１０を配置する工程と、第１接合層１６を形成する工程と、第２金属ペースト層１７ａを形成する工程と、第２接合層１７を形成する工程とを備えている。
【００４２】
半導体素子１０を形成する工程は、半導体ウエハ１１ａに端子用電極１２および電極層１３ａを形成する工程と、半導体ウエハ１１ａの一方表面に略Ｖ字形状の断面を有する溝部１５ａを形成する工程と、溝部１５ａを含む半導体ウエハ１１ａの一方表面を覆うように金属層１４ａを形成する工程と、半導体ウエハ１１ａをダイシングする工程とを含む。
【００４３】
半導体ウエハ１１ａに端子用電極１２および電極層１３ａを形成する工程では、図５に示すように、半導体ウエハ１１ａの上面（Ｚ２方向側の表面）に半導体素子１０に対応した端子用電極１２が複数形成される。また、半導体ウエハ１１ａの下面（Ｚ１方向側の表面）に電極層１３ａが形成される。
【００４４】
半導体ウエハ１１ａの一方表面に略Ｖ字形状の断面を有する溝部１５ａを形成する工程では、図６に示すように、半導体ウエハ１１ａの下面（Ｚ１方向側の表面）がＶ字形のダイシングブレードを用いてハーフカットされることにより、半導体ウエハ１１ａに溝部１５ａが形成される。また、電極層１３ａが溝部１５ａにより分割されて、複数の接合用電極１３が形成される。
【００４５】
溝部１５ａを含む半導体ウエハ１１ａの一方表面を覆うように金属層１４ａを形成する工程では、図７に示すように、半導体ウエハ１１ａの下面（Ｚ１方向側の表面）にスパッタ法により、金属層１４ａが形成される。また、金属層１４ａは、半導体ウエハ１１ａの下面（Ｚ１方向側の表面）の溝部１５ａおよび接合用電極１３を覆うように形成される。
【００４６】
半導体ウエハ１１ａをダイシングする工程では、図８に示すように、半導体ウエハ１１ａが溝部１５ａに沿って分割（ダイシング）されることにより、端部に面取り部１５を有するとともに面取り部１５が設けられた側（Ｚ１方向側）の表面を覆う金属層１４を有する複数の半導体素子１０（図９参照）が形成される。
【００４７】
導電部材２０に第１金属ペースト層１６ａを形成する工程では、図１０に示すように、導電部材２０のＺ２側の表面に半導体素子１０の平面積よりも小さくなるように、第１金属ペースト層１６ａが塗布される。また、第１金属ペースト層１６ａは、サブミクロンサイズのＡｇ粒子を主成分とする金属粒子が有機溶媒に分散した状態のペースト状の材料により形成される。
【００４８】
半導体素子１０を配置する工程では、図１１に示すように、第１金属ペースト層１６ａを覆うようにＺ２方向側に半導体素子１０が配置される。第１接合層１６を形成する工程では、図１２に示すように、第１金属ペースト層１６ａを熱処理することにより、導電部材２０と半導体素子１０とを接合する第１接合層１６が形成される。たとえば、２００℃で１時間加熱することにより、第１金属ペースト層１６ａから有機溶媒が気化して飛ばされて、金属（Ａｇ）により構成された第１接合層１６が形成される。
【００４９】
また、本実施形態では、第２金属ペースト層１７ａを形成する工程では、図１３に示すように、半導体素子１０の端部近傍に第１金属ペースト層１６ａよりも小さい平均粒径を有する金属粒子を含む第２金属ペースト層１７ａが形成される。具体的には、ディスペンスノズル（図示せず）により、半導体素子１０と導電部材２０との間にペースト状の材料が供給されて、第２金属ペースト層１７ａが形成される。また、第２金属ペースト層１７ａは、ナノサイズのＡｇ粒子を主成分とする金属粒子が有機溶媒に分散した状態のペースト状の材料により形成される。
【００５０】
第２接合層１７を形成する工程では、第２金属ペースト層１７ａを熱処理することにより、図３に示すように、導電部材２０と半導体素子１０の端部近傍とを接合するとともに、第１接合層１６よりも小さい空隙率を有する第２接合層１７が形成される。たとえば、２００℃で１時間加熱することにより、第２金属ペースト層１７ａから有機溶媒が気化して飛ばされて、金属（Ａｇ）により構成された第２接合層１７が形成される。
【００５１】
本実施形態では、上記のように、平面視において（Ｚ方向から見て）、半導体素子１０の外縁よりも内側に配置された第１接合層１６と、第１接合層１６の外側に配置され、第１接合層１６よりも小さい空隙率を有する第２接合層１７とを含む接合層を設けることによって、外側は第１接合層１６よりも小さい空隙率を有する第２接合層１７により接合されるので、粒子間の結合力が強い小さい空隙率を有する第２接合層により半導体素子１０の外周部近傍の接合層のはく離やクラック（亀裂）を抑制することができる。また、半導体素子１０の内側を第２接合層１７よりも大きい空隙率を有する第１接合層１６により接合することによって、半導体素子１０と接合層との熱膨張率の差に起因して、熱応力がかかった際に、大きい空隙率を有する第１接合層１６により熱応力が緩和されるので、半導体素子１０が破壊されることを抑制することができる。これにより、半導体素子１０の外周部近傍の接合層のはく離やクラックを抑制しつつ、半導体素子１０と接合層との熱膨張率の差に起因して、熱応力がかかった際に、半導体素子１０が破壊されることを抑制することができる。
【００５２】
また、本実施形態では、上記のように、第２接合層１７を、半導体素子１０の端部近傍に接続することによって、熱応力が集中する半導体素子１０の端部近傍を、第１接合層１６よりも小さい空隙率を有する第２接合層１７により接続することができるので、半導体素子１０の外周部近傍の接合層のはく離やクラック（亀裂）を効果的に抑制することができる。
【００５３】
また、本実施形態では、上記のように、第１接合層１６および第２接合層１７を、互いに同じ金属を含む金属材料により形成することによって、第１接合層１６および第２接合層１７の熱膨張率の差が大きくなるのを抑制することができるので、第１接合層１６と第２接合層１７とがはく離することを抑制することができる。
【００５４】
また、本実施形態では、上記のように、第２接合層１７を、半導体素子１０の面取り部１５に接続することによって、面取り部１５がない場合に比べて、第２接合層１７と半導体素子１０との接続面積を大きくすることができるので、第２接合層１７による導電部材２０と半導体素子１０との接合強度を向上させることができる。
【００５５】
また、本実施形態では、上記のように、第１接合層１６を、平面視において（Ｚ方向から見て）、半導体素子１０の面取り部１５よりも内側に配置し、第２接合層１７を、面取り部１５の内側に配置された第１接合層１６と、面取り部１５との両方に接続する。これにより、小さい空隙率を有する第２接合層１７を、第１接合層１６に対して隙間なく配置することができるので、第１接合層１６のはく離やクラック（亀裂）を効果的に抑制することができる。
【００５６】
また、本実施形態では、上記のように、第１接合層１６を、金属層１４を介して半導体素子１０の面取り部１５以外の導電部材２０側（Ｚ１方向側）の表面に接続するとともに、第２接合層１７を、金属層１４を介して半導体素子１０の面取り部１５に接続する。これにより、第２接合層１７を金属層１４を介して面取り部１５に接続することができるので、第２金属層１７をより確実に面取り部１５に接続することができる。
【００５７】
また、本実施形態では、上記のように、第２接合層１７の最大厚みｈ２を、第１接合層１６の最大厚みｈ１よりも大きくすることによって、小さい空隙率を有する第２接合層１７の厚み方向の長さを大きくして、第２接合層１７と半導体素子１０との接続面積を大きくすることができる。これにより、第２接合層１７による導電部材２０と半導体素子１０との接合強度を向上させることができる。
【００５８】
また、本実施形態では、上記のように、半導体素子１０を、平面視において（Ｚ方向から見て）、略矩形形状に形成するとともに、第２接合層１７を、略矩形形状の半導体素子１０の４隅に接続する。これにより、熱応力が最も集中する略矩形形状の半導体素子１０の４隅を、小さい空隙率を有する第２接合層１７により接続することができるので、半導体素子１０の外周部近傍の接合層のはく離やクラックを効果的に抑制することができる。
【００５９】
また、本実施形態では、上記のように、略矩形形状の半導体素子１０の導電部材２０側（Ｚ１方向側）の面の４辺に沿って周状に面取り部１５を設けるとともに、第２接合層１７を、略矩形形状の半導体素子１０の４辺に沿って周状に接続する。これにより、第２接合層１７と、半導体素子１０とを略矩形形状の４辺に沿って周状に接続して、第２接合層１７による導電部材２０と半導体素子１０との接合強度を容易に向上させることができる。
【００６０】
また、本実施形態では、上記のように、平面視において（Ｚ方向から見て）、第２接合層１７の平面積を、第１接合層１６の平面積よりも小さくする。これにより、比較的接合強度の大きい緻密な（空隙率が小さい）第２接合層１７と半導体素子１０との接続面積が大きくなるのを抑制することができるので、空隙率が小さい第２接合層１７と半導体素子１０との熱膨張率の差に起因して、半導体素子１０が破壊されることを容易に抑制することができる。
【００６１】
また、本実施形態では、上記のように、第１接合層１６および第２接合層１７を、それぞれ、Ａｇを含む金属材料により形成することによって、接合層の耐熱性および結合力を向上させることができる。
【００６２】
また、本実施形態では、上記のように、第１接合層１６の空隙率を、１０％以上３０％以下にして、第２接合層１７の空隙率を、１％以下にする。これにより、半導体素子１０と接合層との接合強度を確保しつつ、半導体素子１０と接合層との熱膨張率の差に起因して、熱応力がかかった際に、半導体素子１０が破壊されることをより確実に抑制することができる。
【００６３】
また、本実施形態では、上記のように、第２接合層１７を、第１接合層１６を形成する金属材料に含まれる金属粒子の平均粒径よりも小さい平均粒径を有する金属粒子を含む金属材料により形成する。これにより、第２接合層１７の空隙率を第１接合層１６の空隙率よりも容易に小さくすることができる。
【００６４】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００６５】
たとえば、上記実施形態では、電力変換装置の一例として３相インバータ装置を示したが、３相インバータ装置以外の電力変換装置であってもよい。また、半導体装置の一例として、３相インバータ装置を示したが、３相インバータ装置以外の半導体装置であってもよい。
【００６６】
また、上記実施形態では、第２接合層が略矩形形状の半導体装置用部品（半導体素子）の４辺に沿って周状に接続されている構成を示したが、図１４に示す第１変形例のように、第２接合層２７は略矩形形状の半導体装置用部品（半導体素子）の少なくとも４隅に接続されていればよい。この場合、半導体装置用部品の面取り部は、少なくとも４隅に設けられていればよい。
【００６７】
また、上記実施形態では、半導体装置用部品および電力変換装置用部品として、半導体素子を用いる例を示したが、半導体装置用部品および電力変換装置用部品は、半導体素子以外の部品であってもよい。たとえば、図１５に示す第２変形例のように、半導体装置用部品および電力変換装置用部品は、導電部材２０上に配置した柱状電極３０のような部品であってもよい。この場合、導電部材２０と柱状電極３０とを、第１接合層３１と、第１接合層３１の外側に配置され、第１接合層３１よりも小さい空隙率を有する第２接合層３２とで接合してもよい。
【００６８】
また、上記実施形態では、第１接合層および第２接合層は、Ａｇを含む金属材料により形成されている構成を示したが、第１接合層および第２接合層は、Ａｕ、Ａｇ、またはＣｕのうち少なくとも１つを含む金属材料により形成されていればよい。また、Ａｕ、Ａｇ、またはＣｕを含まないその他の金属材料または非金属材料により形成されていてもよい。
【００６９】
また、上記実施形態では、半導体装置用部品（半導体素子）の面取り部は、半導体素子の下面に対して所定の角度を有する斜めの平坦面を有するように形成されている例を示したが、面取り部は、曲面を有するＲ面取りであってもよい。
【００７０】
また、上記実施形態では、第１接合層の空隙率が１０％以上３０％以下であり、第２接合層の空隙率が１％以下である構成の例を示したが、第２接合層の空隙率が第１接合層の空隙率よりも小さければ、第１接合層の空隙率および第２接合層の空隙率は、その他の割合であってもよい。
【００７１】
また、上記実施形態では、半導体素子を形成する工程は、電極層１３ａを形成する工程を含む構成を示したが、半導体素子を形成する工程は、電極層１３ａを形成する工程を含まなくてもよい。この場合、溝部を形成した後、溝部を含む半導体ウエハの一方表面を覆うように金属層１４ａを形成することにより、電極層１３ａを予め形成していなくても、金属層１４ａが電極層１３ａを兼ねることになる。
【符号の説明】
【００７２】
１ａ、１ｂ、１ｃ、２ａ、２ｂ、２ｃ  半導体スイッチ素子（半導体装置用部品、半導体素子、電力変換装置用部品、）
１０  半導体素子（半導体装置用部品、電力変換装置用部品）
１４  金属層
１５  面取り部
１６、３１  第１接合層（接合層）
１６ａ  第１金属ペースト層
１７、２７、３２  第２接合層（接合層）
１７ａ  第２金属ペースト層
２０  導電部材
３０  柱状電極（半導体装置用部品、電力変換装置用部品）
１００  ３相インバータ装置（半導体装置、電力変換装置）
１００ａ、１００ｂ、１００ｃ  パワーモジュール（半導体装置、電力変換装置）
【図１】
2014155619.tif 000003
【図２】
2014155619.tif 000004
【図３】
2014155619.tif 000005
【図４】
2014155619.tif 000006
【図５】
2014155619.tif 000007
【図６】
2014155619.tif 000008
【図７】
2014155619.tif 000009
【図８】
2014155619.tif 000010
【図９】
2014155619.tif 000011
【図１０】
2014155619.tif 000012
【図１１】
2014155619.tif 000013
【図１２】
2014155619.tif 000014
【図１３】
2014155619.tif 000015
【図１４】
2014155619.tif 000016
【図１５】
2014155619.tif 000017
【国際調査報告】
2014155619.tif 000018
2014155619.tif 000019
2014155619.tif 000020