(57)【要約】  本発明は、短絡耐量の低下を抑制しつつ、オン抵抗を低減できる。本発明は、ＳｉＣエピタキシャル層２と、ウェル領域３と、ソース領域４と、チャネル抵抗調整領域６と、ゲート電極７と、層間絶縁膜９と、ソース電極１０と、ドレイン電極１２とを備える。チャネル抵抗調整領域６は、ウェル領域３の表層において、ソース領域４とＳｉＣエピタキシャル層２とに挟まれて形成される。チャネル抵抗調整領域６は、ソース領域４とＳｉＣエピタキシャル層２とがチャネル抵抗調整領域６を挟む方向と交差する方向において、第１不純物領域が断続的に形成される領域である。
2015198468.tif 000002
【特許請求の範囲】
【請求項１】
炭化珪素半導体基板（１）の上面に形成される、第１導電型のエピタキシャル層（２）と、
前記エピタキシャル層（２）の表層において部分的に形成される、第２導電型のウェル領域（３）と、
前記ウェル領域（３）の表層において部分的に形成される、第１導電型のソース領域（４）と、
前記ウェル領域（３）の表層において、前記ソース領域（４）と前記エピタキシャル層（２）とに挟まれて形成されるチャネル抵抗調整領域（６、６ａ）と、
前記チャネル抵抗調整領域（６、６ａ）の上面において、ゲート絶縁膜（８）を介して形成されるゲート電極（７）と、
前記ゲート電極（７）を覆って形成される層間絶縁膜（９）と、
前記層間絶縁膜（９）の上面および前記ソース領域（４）の上面に形成されるソース電極（１０）と、
前記炭化珪素半導体基板（１）の下面に形成されるドレイン電極（１２）とを備え、
前記チャネル抵抗調整領域（６、６ａ）は、前記ソース領域（４）と前記エピタキシャル層（２）とが前記チャネル抵抗調整領域（６、６ａ）を挟む方向と交差する方向において、第１導電型である第１不純物領域（６）、または、第２導電型である第２不純物領域（６ａ）が、断続的に形成される領域であり、
前記チャネル抵抗調整領域が、前記第１不純物領域（６）が断続的に形成される領域である場合、前記第１不純物領域（６）の不純物濃度は、前記エピタキシャル層（２）の不純物濃度よりも高く、
前記チャネル抵抗調整領域が、前記第２不純物領域（６ａ）が断続的に形成される領域である場合、前記第２不純物領域（６ａ）の不純物濃度は、前記ウェル領域（３）の不純物濃度よりも高い、
炭化珪素半導体装置。
【請求項２】
前記チャネル抵抗調整領域（６、６ａ）は、前記ウェル領域（３）の表層において前記ソース領域（４）の四方を囲んで形成され、
前記チャネル抵抗調整領域（６、６ａ）は、前記ソース領域（４）を囲む辺において、前記第１不純物領域（６）、または、前記第２不純物領域（６ａ）が、断続的に形成される領域である、
請求項１に記載の炭化珪素半導体装置。
【請求項３】
前記第１不純物領域（６）は、前記ソース領域（４）を囲む角には形成されない、
請求項２に記載の炭化珪素半導体装置。
【請求項４】
前記第２不純物領域（６ａ）は、前記ソース領域（４）を囲む角に形成される、
請求項２に記載の炭化珪素半導体装置。
【請求項５】
前記第２不純物領域（６ａ）は、Ａｌイオンが注入されることで形成される、
請求項１、３および４のうちのいずれか１項に記載の炭化珪素半導体装置。
【請求項６】
前記ウェル領域（３）および前記ソース領域（４）が、平面視において、ストライプ形状である、
請求項１に記載の炭化珪素半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はインバータ装置などに用いられる炭化珪素半導体装置に関するものである。
【背景技術】
【０００２】
従来のｎチャネル型ＳｉＣ−ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｆｉｅｌｄ−ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ（ＭＯＳＦＥＴ）では、チャネル抵抗（オン抵抗）を低減するために、チャネル長を短くする、または、チャネル領域全面にｎ型のイオン注入を行うなどの工夫がなされていた（特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開昭５９−１４９０５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、従来のＳｉＣ−ＭＯＳＦＥＴにおいて、上記の手段でチャネル抵抗を低減すること、すなわちオン抵抗を低減することにより、飽和電流が大きくなり、短絡耐量が大幅に低下するという問題があった。【０００５】
本発明は、上記のような問題を解決するためになされたものであり、短絡耐量の低下を抑制しつつ、オン抵抗を低減できる技術を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様に関する炭化珪素半導体装置は、炭化珪素半導体基板の上面に形成される、第１導電型のエピタキシャル層と、前記エピタキシャル層の表層において部分的に形成される、第２導電型のウェル領域と、前記ウェル領域の表層において部分的に形成される、第１導電型のソース領域と、前記ウェル領域の表層において、前記ソース領域と前記エピタキシャル層とに挟まれて形成されるチャネル抵抗調整領域と、前記チャネル抵抗調整領域の上面において、ゲート絶縁膜を介して形成されるゲート電極と、前記ゲート電極を覆って形成される層間絶縁膜と、前記層間絶縁膜の上面および前記ソース領域の上面に形成されるソース電極と、前記炭化珪素半導体基板の下面に形成されるドレイン電極とを備え、前記チャネル抵抗調整領域は、前記ソース領域と前記エピタキシャル層とが前記チャネル抵抗調整領域を挟む方向と交差する方向において、第１導電型である第１不純物領域、または、第２導電型である第２不純物領域が、断続的に形成される領域であり、前記チャネル抵抗調整領域が、前記第１不純物領域（６）が断続的に形成される領域である場合、前記第１不純物領域（６）の不純物濃度は、前記エピタキシャル層（２）の不純物濃度よりも高く、前記チャネル抵抗調整領域が、前記第２不純物領域（６ａ）が断続的に形成される領域である場合、前記第２不純物領域（６ａ）の不純物濃度は、前記ウェル領域（３）の不純物濃度よりも高い。
【発明の効果】
【０００７】
本発明の上記態様によれば、短絡耐量の低下を抑制しつつ、オン抵抗を低減できる。すなわち、ウェル領域の表層において、キャリア濃度が異なる領域（チャネル抵抗調整領域）が部分的に形成されることで、チャネル抵抗の低い領域に局所的に電流が集中することになる。すると、電流が集中する部分が局所的に発熱してその抵抗が高くなるため、流れる電流が抑制される。このため、チャネル部のキャリア濃度が均一で同じオン抵抗である半導体装置に比べて、飽和電流が抑制されるため、短絡耐量が向上する。【０００８】
本発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
【図面の簡単な説明】
【０００９】
【図１】実施形態に関する炭化珪素半導体装置の構造を示す断面図である。
【図２】実施形態に関する炭化珪素半導体装置の構造を示す上面図である。
【図３】実施形態に関する炭化珪素半導体装置の別の構造を示す断面図である。
【図４】実施形態に関する炭化珪素半導体装置の別の構造を示す上面図である。
【図５】実施形態に関する炭化珪素半導体装置の変形例の構造を示す上面図である。
【図６】実施形態に関する炭化珪素半導体装置の変形例の構造を示す断面図である。
【発明を実施するための形態】
【００１０】
以下、添付の図面を参照しながら実施形態について説明する。なお、図面は模式的に示されたものであり、異なる図面にそれぞれ示されている画像のサイズおよび位置の相互関係は、必ずしも正確に記載されたものではなく、適宜変更され得る。また、以下の説明では、同様の構成要素には同じ符号を付して図示し、それらの名称および機能も同様のものとする。よって、それらについての詳細な説明を省略する場合がある。
【００１１】
また、以下の説明では、「上」、「下」、「側」、「底」、「表」または「裏」などの特定の位置および方向を意味する用語が用いられる場合があるが、これらの用語は、実施形態の内容を理解することを容易にするため便宜上用いられているものであり、実際に実施される際の方向とは関係しない。
【００１２】
＜第１実施形態＞
＜構成＞
図１は、本実施形態に関する炭化珪素半導体装置の構造を示す断面図である。図１は、チャネル抵抗調整領域を含むＳｉＣ−ＭＯＳＦＥＴのチップ断面図である。図２は、本実施形態に関する炭化珪素半導体装置の構造を示す上面図である。
【００１３】
半導体基板にはＳｉＣ基板１が用いられ、ｎ＋型のＳｉＣ基板１の上面には、エピタキシャル成長されたｎ−型のＳｉＣエピタキシャル層２が形成される。
【００１４】
ＳｉＣエピタキシャル層２の表層には、ｐ型のウェル領域３が部分的に（選択的に）形成される。ウェル領域３の表層には、ｎ型のソース領域４が部分的に（選択的に）形成される。ソース領域４の表層には、ｐ型のコンタクト領域５が形成される。
【００１５】
また、ウェル領域３の表層には、平面視においてソース領域４とＳｉＣエピタキシャル層２とに挟まれて、チャネル抵抗調整領域６が形成される。
【００１６】
また、ソース領域４の上面の一部、チャネル抵抗調整領域６の上面およびＳｉＣエピタキシャル層２の上面に亘って、ゲート電極７が形成される。ゲート電極７は、例えば、ポリシリコンからなる。ゲート電極７は、ゲート絶縁膜８を介して形成される。ゲート絶縁膜８は、例えば、二酸化珪素からなる。
【００１７】
また、ゲート絶縁膜８を覆って、層間絶縁膜９が形成される。層間絶縁膜９は、例えば、オルトケイ酸テトラエチル（Ｔｅｔｒａｅｔｈｙｌ  ｏｒｔｈｏｓｉｌｉｃａｔｅ、ＴＥＯＳ）からなる。また、層間絶縁膜９の上面およびソース領域４の上面には、ソース電極１０が形成される。ソース電極１０は、ＮｉＳｉ層１１を介してコンタクト領域５上およびソース領域４上に形成される。
【００１８】
ＳｉＣ基板１の下面（裏面）には、ドレイン電極１２が形成される。
【００１９】
チャネル抵抗調整領域の形成方法は２つあり、図１および図２に示されるような、ｎ型の領域として形成する方法と、図３および図４に示されるような、高濃度のｐ型の領域として形成する方法とがある。
【００２０】
ｎ型の領域として形成する場合、チャネル抵抗調整領域６は、ソース領域４とＳｉＣエピタキシャル層２とがチャネル抵抗調整領域６を挟む方向と交差する方向において、第１導電型（ｎ型）である不純物領域（第１不純物領域）が、断続的に形成される領域である。
【００２１】
ｐ型の領域として形成する場合、チャネル抵抗調整領域６ａは、ソース領域４とＳｉＣエピタキシャル層２とがチャネル抵抗調整領域６ａを挟む方向と交差する方向において、第２導電型（ｐ型）である不純物領域（第２不純物領域）が、断続的に形成される領域である。
【００２２】
ここで、図３は、本実施形態に関する炭化珪素半導体装置の別の構造を示す断面図である。図４は、本実施形態に関する炭化珪素半導体装置の別の構造を示す上面図である。
【００２３】
図１および図２に示される、ｎ型の領域としてチャネル抵抗調整領域６を形成する方法では、ＭＯＳＦＥＴのセル内に局所的にチャネル抵抗の低い領域を形成することになる。例えば、図２に示されるように、平面視においてソース領域４の四方を囲んで、ソース領域４を囲む辺においてチャネル抵抗調整領域６が断続的に形成される。
【００２４】
このようにチャネル抵抗調整領域６が形成されることで、チャネル抵抗が低減される。また、短絡時に大電流が流れた時には、電流がチャネル抵抗調整領域６に集中し、電流が集中する部分が局所的に発熱して抵抗が高くなるため、流れる電流が抑制される。このため、チャネル部の濃度が均一で同じオン抵抗であるＭＯＳＦＥＴに比べて、飽和電流が抑制されるため、短絡耐量が向上する。
【００２５】
また、キャリア濃度の異なる領域を規則的に、かつ、等間隔で形成することによって、チップ全体として見ると均一に電流が流れ、局所的な電流集中によるチップの破壊を防ぐことができる。
【００２６】
なお、チャネル抵抗が低いチャネル抵抗調整領域６は、生じる電界が大きくなる（すなわち、電界が集中しやすい）各セルの角（ソース領域４を囲む角）以外に形成されることで、短絡時に素子が破壊されにくくなる。
【００２７】
図１および図２では、四角のセルが並んだ構造が例示されているが、ストライプ構造のセルであっても同様の効果を生じる。
【００２８】
また、図１および図２では、四角の各セルの間の領域が格子状に形成されており、その格子の交差する位置において、ｐ型のウェル領域３が形成された構造が示されているが、当該交差する位置においてウェル領域３が形成されていなくともよい。
【００２９】
図３および図４に示される、高濃度のｐ型の領域としてチャネル抵抗調整領域６ａを形成する方法では、ＭＯＳＦＥＴのセル内に局所的にチャネル抵抗の高い領域を形成することになる。例えば、図４に示されるように、平面視においてソース領域４の四方を囲んで、ソース領域４を囲む辺においてチャネル抵抗調整領域６ａが断続的に形成される。
【００３０】
このようにチャネル抵抗調整領域６ａが形成されることで、短絡時に大電流が流れた時には、電流がチャネル抵抗調整領域６ａ以外に集中し、電流が集中する部分が局所的に発熱して抵抗が高くなるため、流れる電流が抑制される。このため、チャネル部の濃度が均一で同じオン抵抗であるＭＯＳＦＥＴに比べて、飽和電流が抑制されるため、短絡耐量が向上する。
【００３１】
また、キャリア濃度の異なる領域を規則的に、かつ、等間隔で形成することによって、チップ全体として見ると均一に電流が流れ、局所的な電流集中によるチップの破壊を防ぐことができる。
【００３２】
なお、チャネル抵抗が高いチャネル抵抗調整領域６ａは、生じる電界が大きくなる（すなわち、電界が集中しやすい）各セルの角（ソース領域４を囲む角）に形成されることで、短絡時に素子が破壊されにくくなる。
【００３３】
図３および図４では、四角のセルが並んだ構造が例示されているが、ストライプ構造のセルであっても同様の効果を生じる。
【００３４】
また、図３および図４では、四角の各セルの間の領域が格子状に形成されており、その格子の交差する位置において、ｐ型のウェル領域３が形成された構造が示されているが、当該交差する位置においてウェル領域３が形成されていなくてもよい。
【００３５】
チャネル抵抗調整領域にドーピングする材料は、ＡｌまたはＮである。ドーズ量は、Ａｌの場合、およそ１×１０１２［Ｎ／ｃｍ２］以上、望ましくは１×１０１４［Ｎ／ｃｍ２］以上であり、これは、ウェル領域３の不純物濃度よりも高い濃度である。また、Ｎの場合、およそ５×１０１３［Ｎ／ｃｍ２］以下であるが、これは、ＳｉＣエピタキシャル層２の不純物濃度よりも高い濃度である。
【００３６】
特に、高濃度のｐ型のチャネル抵抗調整領域６ａを形成にＡｌイオンを用いることで、不純物の熱拡散が抑制され、高濃度のｐ型領域が明確に形成される。これは、ＡｌがＢに比べて拡散係数が小さく、イオン注入後の高温の活性化アニール処理でほとんど熱拡散しないためである。
【００３７】
これにより、チャネル抵抗の高い領域と低い領域との境界が明確になり、局所的に電流が集中しやすくなる。
【００３８】
このため、短絡時に大電流が流れた時には電流がチャネル抵抗調整領域以外に集中し、この部分が局所的に発熱して抵抗が高くなるため、流れる電流が抑制されることになる。このため、チャネル部の濃度が均一で同じオン抵抗のＭＯＳＦＥＴに比べて、飽和電流が抑制され短絡耐量が向上する。
【００３９】
なお、図１から図４ではＭＯＳＦＥＴの例が示されたが、ｎ＋型の基板をｐ型の基板とすればｉｎｓｕｌａｔｅｄ  ｇａｔｅ  ｂｉｐｏｌａｒ  ｔｒａｎｓｉｓｔｏｒ（ＩＧＢＴ）となり、ＩＧＢＴでも本発明の効果は同様に得られる。
【００４０】
図５は、本実施形態に関する炭化珪素半導体装置の変形例の構造を示す上面図である。図６は、本実施形態に関する炭化珪素半導体装置の変形例の構造を示す断面図である。図５および図６においては、ストライプ構造のセル（ウェル領域３およびソース領域４が、平面視においてストライプ形状であるセル）にｎ型の領域としてチャネル抵抗調整領域６ｂを形成する場合が示されている。
【００４１】
図５および図６に示される、ｎ型の領域としてチャネル抵抗調整領域６ｂを形成する方法では、ＭＯＳＦＥＴのセル内に局所的にチャネル抵抗の低い領域を形成することになる。例えば、図５に示されるように、平面視においてソース領域４を囲んで、チャネル抵抗調整領域６ｂが断続的に形成される。
【００４２】
このようにチャネル抵抗調整領域６ｂが形成されることで、チャネル抵抗が低減される。また、短絡時に大電流が流れた時には、電流がチャネル抵抗調整領域６ｂに集中し、電流が集中する部分が局所的に発熱して抵抗が高くなるため、流れる電流が抑制される。このため、チャネル部の濃度が均一で同じオン抵抗であるＭＯＳＦＥＴに比べて、飽和電流が抑制されるため、短絡耐量が向上する。
【００４３】
なお、チャネル抵抗が低いチャネル抵抗調整領域６ｂは、生じる電界が大きくなる各セルの角以外の領域に形成されることで、短絡時に素子が破壊されにくくなる。
【００４４】
＜効果＞
以下に、本実施形態による効果を例示する。
【００４５】
本実施形態によれば、炭化珪素半導体装置が、第１導電型のＳｉＣエピタキシャル層２と、第２導電型のウェル領域３と、第１導電型のソース領域４と、チャネル抵抗調整領域６またはチャネル抵抗調整領域６ａと、ゲート電極７と、層間絶縁膜９と、ソース電極１０と、ドレイン電極１２とを備える。
【００４６】
ＳｉＣエピタキシャル層２は、ＳｉＣ基板１の上面に形成される。ウェル領域３は、ＳｉＣエピタキシャル層２の表層において部分的に形成される。ソース領域４は、ウェル領域３の表層において部分的に形成される。チャネル抵抗調整領域６およびチャネル抵抗調整領域６ａは、ウェル領域３の表層において、ソース領域４とＳｉＣエピタキシャル層２とに挟まれて形成される。ゲート電極７は、チャネル抵抗調整領域６またはチャネル抵抗調整領域６ａの上面において、ゲート絶縁膜８を介して形成される。層間絶縁膜９は、ゲート電極７を覆って形成される。ソース電極１０は、層間絶縁膜９の上面およびソース領域４の上面に形成される。ドレイン電極１２は、ＳｉＣ基板１の下面に形成される。
【００４７】
チャネル抵抗調整領域６は、ソース領域４とＳｉＣエピタキシャル層２とがチャネル抵抗調整領域６を挟む方向と交差する方向において、第１導電型である第１不純物領域が、断続的に形成される領域である。
【００４８】
チャネル抵抗調整領域６ａは、ソース領域４とＳｉＣエピタキシャル層２とがチャネル抵抗調整領域６ａを挟む方向と交差する方向において、第２導電型である第２不純物領域が、断続的に形成される領域である。
【００４９】
このような構成によれば、短絡耐量の低下を抑制しつつ、オン抵抗を低減できる。すなわち、ウェル領域３の表層において、キャリア濃度が異なる領域（チャネル抵抗調整領域６またはチャネル抵抗調整領域６ａ）が部分的に形成されることで、チャネル抵抗の低い領域に局所的に電流が集中することになる。すると、電流が集中する部分が局所的に発熱してその抵抗が高くなるため、流れる電流が抑制される。このため、チャネル部のキャリア濃度が均一で同じオン抵抗である半導体装置に比べて、飽和電流が抑制されるため、短絡耐量が向上する。
【００５０】
また、チャネル抵抗調整領域６ａの不純物濃度が、ウェル領域３の不純物濃度よりも高いことにより、各セルの角における電界集中が緩和されるため、短絡耐量の低下を抑制できる。
【００５１】
また、チャネル抵抗調整領域６が各セルの角に設けられると、各セルの角に電界が集中した場合に電流集中が生じ、チップが破壊されるおそれがあるため、各セルの辺において設けられることが必要である。
【００５２】
なお、これらの構成以外の構成については適宜省略することができるが、本明細書に示された任意の構成を適宜追加した場合でも、上記の効果を生じさせることができる。
【００５３】
＜変形例＞
上記実施形態では、各構成要素の材質、材料、寸法、形状、相対的配置関係または実施の条件などについても記載している場合があるが、これらはすべての局面において例示であって、本発明が記載されたものに限られることはない。よって、例示されていない無数の変形例が、本発明の範囲内において想定される。例えば、任意の構成要素を変形する場合または省略する場合が含まれる。
【符号の説明】
【００５４】
１  ＳｉＣ基板、２  ＳｉＣエピタキシャル層、３  ウェル領域、４  ソース領域、５  コンタクト領域、６，６ａ，６ｂ  チャネル抵抗調整領域、７  ゲート電極、８  ゲート絶縁膜、９  層間絶縁膜、１０  ソース電極、１１  ＮｉＳｉ層、１２  ドレイン電極。
【図１】
2015198468.tif 000003
【図２】
2015198468.tif 000004
【図３】
2015198468.tif 000005
【図４】
2015198468.tif 000006
【図５】
2015198468.tif 000007
【図６】
2015198468.tif 000008
【手続補正書】
【提出日】平成29年1月30日(2017.1.30)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
炭化珪素半導体基板の上面に形成される、第１導電型のエピタキシャル層と、
前記エピタキシャル層の表層において部分的に形成される、第２導電型のウェル領域と、
前記ウェル領域の表層において部分的に形成される、第１導電型のソース領域と、
前記ウェル領域の表層において、前記ソース領域と前記エピタキシャル層とに挟まれて形成されるチャネル抵抗調整領域と、
前記チャネル抵抗調整領域の上面において、ゲート絶縁膜を介して形成されるゲート電極と、
前記ゲート電極を覆って形成される層間絶縁膜と、
前記層間絶縁膜の上面および前記ソース領域の上面に形成されるソース電極と、
前記炭化珪素半導体基板の下面に形成されるドレイン電極とを備え、
前記チャネル抵抗調整領域は、前記ソース領域と前記エピタキシャル層とが前記チャネル抵抗調整領域を挟む方向と交差する方向において、第１導電型である第１不純物領域が断続的に形成される領域であり、
前記第１不純物領域の不純物濃度は、前記エピタキシャル層の不純物濃度よりも高い、
炭化珪素半導体装置。
【請求項２】
前記チャネル抵抗調整領域は、前記ウェル領域の表層において前記ソース領域の四方を囲んで形成され、
前記チャネル抵抗調整領域は、前記ソース領域を囲む辺において、前記第１不純物領域、または、前記第２不純物領域が、断続的に形成される領域である、
請求項１に記載の炭化珪素半導体装置。
【請求項３】
炭化珪素半導体基板の上面に形成される、第１導電型のエピタキシャル層と、
前記エピタキシャル層の表層において部分的に形成される、第２導電型のウェル領域と、
前記ウェル領域の表層において部分的に形成される、第１導電型のソース領域と、
前記ウェル領域の表層において、前記ソース領域と前記エピタキシャル層とに挟まれて形成されるチャネル抵抗調整領域と、
前記チャネル抵抗調整領域の上面において、ゲート絶縁膜を介して形成されるゲート電極と、
前記ゲート電極を覆って形成される層間絶縁膜と、
前記層間絶縁膜の上面および前記ソース領域の上面に形成されるソース電極と、
前記炭化珪素半導体基板の下面に形成されるドレイン電極とを備え、
前記チャネル抵抗調整領域は、前記ソース領域と前記エピタキシャル層とが前記チャネル抵抗調整領域を挟む方向と交差する方向において、第１導電型である第１不純物領域、または、第２導電型である第２不純物領域が、断続的に形成される領域であり、
前記チャネル抵抗調整領域が、前記第１不純物領域が断続的に形成される領域である場合、前記第１不純物領域の不純物濃度は、前記エピタキシャル層の不純物濃度よりも高く、
前記チャネル抵抗調整領域が、前記第２不純物領域が断続的に形成される領域である場合、前記第２不純物領域の不純物濃度は、前記ウェル領域の不純物濃度よりも高く、
前記チャネル抵抗調整領域は、前記ウェル領域の表層において前記ソース領域の四方を囲んで形成され、
前記チャネル抵抗調整領域は、前記ソース領域を囲む辺において、前記第１不純物領域、または、前記第２不純物領域が、断続的に形成される領域であり、
前記第１不純物領域は、前記ソース領域を囲む角には形成されない、
炭化珪素半導体装置。
【請求項４】
前記第２不純物領域は、前記ソース領域を囲む角に形成される、
請求項２に記載の炭化珪素半導体装置。
【請求項５】
前記第２不純物領域は、Ａｌイオンが注入されることで形成される、
請求項１、３および４のうちのいずれか１項に記載の炭化珪素半導体装置。
【請求項６】
炭化珪素半導体基板の上面に形成される、第１導電型のエピタキシャル層と、
前記エピタキシャル層の表層において部分的に形成される、第２導電型のウェル領域と、
前記ウェル領域の表層において部分的に形成される、第１導電型のソース領域と、
前記ウェル領域の表層において、前記ソース領域と前記エピタキシャル層とに挟まれて形成されるチャネル抵抗調整領域と、
前記チャネル抵抗調整領域の上面において、ゲート絶縁膜を介して形成されるゲート電極と、
前記ゲート電極を覆って形成される層間絶縁膜と、
前記層間絶縁膜の上面および前記ソース領域の上面に形成されるソース電極と、
前記炭化珪素半導体基板の下面に形成されるドレイン電極とを備え、
前記チャネル抵抗調整領域は、前記ソース領域と前記エピタキシャル層とが前記チャネル抵抗調整領域を挟む方向と交差する方向において、第１導電型である第１不純物領域、または、第２導電型である第２不純物領域が、断続的に形成される領域であり、
前記チャネル抵抗調整領域が、前記第１不純物領域が断続的に形成される領域である場合、前記第１不純物領域の不純物濃度は、前記エピタキシャル層の不純物濃度よりも高く、
前記チャネル抵抗調整領域が、前記第２不純物領域が断続的に形成される領域である場合、前記第２不純物領域の不純物濃度は、前記ウェル領域の不純物濃度よりも高く、
前記ウェル領域および前記ソース領域が、平面視において、ストライプ形状である、
炭化珪素半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
本発明の一態様に関する炭化珪素半導体装置は、炭化珪素半導体基板の上面に形成される、第１導電型のエピタキシャル層と、前記エピタキシャル層の表層において部分的に形成される、第２導電型のウェル領域と、前記ウェル領域の表層において部分的に形成される、第１導電型のソース領域と、前記ウェル領域の表層において、前記ソース領域と前記エピタキシャル層とに挟まれて形成されるチャネル抵抗調整領域と、前記チャネル抵抗調整領域の上面において、ゲート絶縁膜を介して形成されるゲート電極と、前記ゲート電極を覆って形成される層間絶縁膜と、前記層間絶縁膜の上面および前記ソース領域の上面に形成されるソース電極と、前記炭化珪素半導体基板の下面に形成されるドレイン電極とを備え、前記チャネル抵抗調整領域は、前記ソース領域と前記エピタキシャル層とが前記チャネル抵抗調整領域を挟む方向と交差する方向において、第１導電型である第１不純物領域が断続的に形成される領域であり、前記第１不純物領域の不純物濃度は、前記エピタキシャル層の不純物濃度よりも高い。
本発明の他の態様に関する炭化珪素半導体装置は、炭化珪素半導体基板の上面に形成される、第１導電型のエピタキシャル層と、前記エピタキシャル層の表層において部分的に形成される、第２導電型のウェル領域と、前記ウェル領域の表層において部分的に形成される、第１導電型のソース領域と、前記ウェル領域の表層において、前記ソース領域と前記エピタキシャル層とに挟まれて形成されるチャネル抵抗調整領域と、前記チャネル抵抗調整領域の上面において、ゲート絶縁膜を介して形成されるゲート電極と、前記ゲート電極を覆って形成される層間絶縁膜と、前記層間絶縁膜の上面および前記ソース領域の上面に形成されるソース電極と、前記炭化珪素半導体基板の下面に形成されるドレイン電極とを備え、前記チャネル抵抗調整領域は、前記ソース領域と前記エピタキシャル層とが前記チャネル抵抗調整領域を挟む方向と交差する方向において、第１導電型である第１不純物領域、または、第２導電型である第２不純物領域が、断続的に形成される領域であり、前記チャネル抵抗調整領域が、前記第１不純物領域が断続的に形成される領域である場合、前記第１不純物領域の不純物濃度は、前記エピタキシャル層の不純物濃度よりも高く、前記チャネル抵抗調整領域が、前記第２不純物領域が断続的に形成される領域である場合、前記第２不純物領域の不純物濃度は、前記ウェル領域の不純物濃度よりも高く、前記チャネル抵抗調整領域は、前記ウェル領域の表層において前記ソース領域の四方を囲んで形成され、前記チャネル抵抗調整領域は、前記ソース領域を囲む辺において、前記第１不純物領域、または、前記第２不純物領域が、断続的に形成される領域であり、前記第１不純物領域は、前記ソース領域を囲む角には形成されない。
本発明の他の態様に関する炭化珪素半導体装置は、炭化珪素半導体基板の上面に形成される、第１導電型のエピタキシャル層と、前記エピタキシャル層の表層において部分的に形成される、第２導電型のウェル領域と、前記ウェル領域の表層において部分的に形成される、第１導電型のソース領域と、前記ウェル領域の表層において、前記ソース領域と前記エピタキシャル層とに挟まれて形成されるチャネル抵抗調整領域と、前記チャネル抵抗調整領域の上面において、ゲート絶縁膜を介して形成されるゲート電極と、前記ゲート電極を覆って形成される層間絶縁膜と、前記層間絶縁膜の上面および前記ソース領域の上面に形成されるソース電極と、前記炭化珪素半導体基板の下面に形成されるドレイン電極とを備え、前記チャネル抵抗調整領域は、前記ソース領域と前記エピタキシャル層とが前記チャネル抵抗調整領域を挟む方向と交差する方向において、第１導電型である第１不純物領域、または、第２導電型である第２不純物領域が、断続的に形成される領域であり、前記チャネル抵抗調整領域が、前記第１不純物領域が断続的に形成される領域である場合、前記第１不純物領域の不純物濃度は、前記エピタキシャル層の不純物濃度よりも高く、前記チャネル抵抗調整領域が、前記第２不純物領域が断続的に形成される領域である場合、前記第２不純物領域の不純物濃度は、前記ウェル領域の不純物濃度よりも高く、前記ウェル領域および前記ソース領域が、平面視において、ストライプ形状である。
【国際調査報告】
2015198468.tif 000009
2015198468.tif 000010
2015198468.tif 000011
2015198468.tif 000012