(57)【要約】  本開示に係る有機ＥＬ表示装置（１）は、複数の画素（４）を有し、当該複数の画素（４）の各々は、供給された画素電流ｉｐｉｘに応じて発光する有機ＥＬ素子（９）と、有機ＥＬ素子（９）に画素電流ｉｐｉｘを供給する駆動トランジスタ（Ｑｄ）と、駆動トランジスタ（Ｑｄ）のゲート−ソース間に接続された保持容量（Ｃｓ）とを有する。ここで、当該有機ＥＬ表示装置（１）は、複数の画素（４）の一部では、有機ＥＬ素子（９）を発光させ、他の一部では、保持容量の電圧を駆動トランジスタ（Ｑｄ）の閾値電圧になるように変化させている表示状態において、他の一部の画素（４）の駆動トランジスタ（Ｑｄ）のドレイン電圧を、一部の画素（４）の当該ドレイン電圧と独立に印加する制御部（３）を備える。
2015198597.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素を有する表示装置であって、
前記複数の画素の各々は、
供給された電流に応じて発光する発光素子と、
前記発光素子に電流を供給する駆動トランジスタと、
前記駆動トランジスタのゲート−ソース間に接続された保持容量とを有し、
前記表示装置は、
前記複数の画素の一部では、前記発光素子を発光させ、他の一部では、前記保持容量の電圧を前記駆動トランジスタの閾値電圧になるように変化させている表示状態において、前記他の一部の画素の前記駆動トランジスタのドレイン電圧を、前記一部の画素の当該ドレイン電圧と独立に印加する制御部を備える
表示装置。
【請求項２】
前記表示装置は、さらに、前記複数の画素に対して電源電圧を供給するための第１電源線及び第２電源線を有し、
前記複数の画素の各々は、さらに、
前記第１電源線を介して前記発光素子に供給される電流の電流経路に設けられた第１スイッチと、
前記第２電源線と前記駆動トランジスタのドレインとの導通及び非導通を切り換える第２スイッチとを有する
請求項１に記載の表示装置。
【請求項３】
前記制御部は、前記表示状態において、前記一部の画素では、前記第１スイッチをオンかつ前記第２スイッチをオフさせ、前記他の一部の画素では、前記第１スイッチをオフかつ前記第２スイッチをオンすることにより、前記他の一部の画素の前記駆動トランジスタのドレイン電圧を、前記一部の画素の当該ドレイン電圧と独立に印加する
請求項２に記載の表示装置。
【請求項４】
前記表示装置は、さらに、行列状に配置された前記複数の画素の行毎に対応して設けられ、前記第２スイッチの導通及び非導通を切り換えるタイミングを指示するための制御線を有し、
前記第２電源線は、前記複数の画素の行毎に対応して設けられ、当該行に対応する前記制御線と平行に配置されている
請求項２又は３に記載の表示装置。
【請求項５】
前記第１スイッチ及び前記第２スイッチの各々は、薄膜トランジスタであり、
当該薄膜トランジスタのチャネル幅をＷ、当該薄膜トランジスタのチャネル長をＬとした場合、Ｗ／Ｌは前記第１スイッチよりも前記第２スイッチの方が小さい
請求項２〜４のいずれか１項に記載の表示装置。
【請求項６】
前記駆動トランジスタはｎ型トランジスタであり、
前記発光素子は、アノードが前記駆動トランジスタのソースに接続され、カソードが前記複数の画素の少なくとも一部に共通に設けられた共通配線に接続されている
請求項１〜５のいずれか１項に記載の表示装置。
【請求項７】
前記駆動トランジスタはｐ型トランジスタであり、
前記発光素子は、カソードが前記駆動トランジスタのソースに接続され、アノードが前記複数の画素の少なくとも一部に共通に設けられた共通配線に接続されている
請求項１〜５のいずれか１項に記載の表示装置。
【請求項８】
前記共通配線の電圧を基準電圧とすると、前記表示状態において、前記他の一部の画素の前記駆動トランジスタのドレイン電圧と当該基準電圧との差分は、前記一部の画素の当該ドレイン電圧と当該基準電圧との差分より小さい
請求項６又は７に記載の表示装置。
【請求項９】
前記駆動トランジスタはｐ型トランジスタであり、
前記発光素子は、アノードが前記駆動トランジスタのドレインに接続され、カソードが前記複数の画素の少なくとも一部に共通に設けられた共通配線に接続されている
請求項１〜５のいずれか１項に記載の表示装置。
【請求項１０】
前記駆動トランジスタはｎ型トランジスタであり、
前記発光素子は、カソードが前記駆動トランジスタのドレインに接続され、アノードが前記複数の画素の少なくとも一部に共通に設けられた共通配線に接続されている
請求項１〜５のいずれか１項に記載の表示装置。
【請求項１１】
前記表示装置は、さらに、前記複数の画素に対して電源電圧を供給するための第１電源線及び第２電源線を有し、
前記発光素子は、有機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子であり、
前記複数の画素の各々は、さらに、
前記第２電源線と前記駆動トランジスタのドレインとの導通及び非導通を切り換える第２スイッチを有し、
前記第１電源線と前記駆動トランジスタのドレインとは、前記有機ＥＬ素子を介して常時接続されている
請求項１に記載の表示装置。
【請求項１２】
前記制御部は、前記表示状態において、前記他の一部の画素では、前記発光素子のアノード電圧を当該発光素子のカソード電圧より低くする
請求項１１に記載の表示装置。
【請求項１３】
複数の画素を有する表示装置の駆動方法であって、
前記複数の画素の各々は、供給された電流に応じて発光する発光素子と、前記発光素子に電流を供給する駆動トランジスタと、前記駆動トランジスタのゲート−ソース間に接続された保持容量とを有し、
前記表示装置の駆動方法は、
前記複数の画素の一部では、前記発光素子を発光させ、他の一部では、前記保持容量の電圧を前記駆動トランジスタの閾値電圧になるように変化させている表示状態において、前記他の一部の画素の前記駆動トランジスタのドレイン電圧を、前記一部の画素の当該ドレイン電圧と独立に印加する
表示装置の駆動方法。
【請求項１４】
前記表示装置は、さらに、前記複数の画素に対して電源電圧を供給するための第１電源線及び第２電源線を有し、
前記複数の画素の各々は、さらに、前記第１電源線を介して前記発光素子に供給される電流の電流経路に設けられた第１スイッチと、前記第２電源線と前記駆動トランジスタのドレインとの導通及び非導通を切り換える第２スイッチとを有し、
前記表示装置の駆動方法は、前記一部の画素において、
前記第１スイッチをオフかつ前記第２スイッチをオンした状態で、前記保持容量に前記駆動トランジスタの閾値電圧に対応した電圧を保持させる保持ステップと、
前記保持ステップの後、前記第１スイッチをオフかつ前記第２スイッチをオフした状態で、前記発光素子の輝度を示す信号電圧が前記閾値電圧によって補償された電圧を前記保持容量に保持させる書き込みステップと、
前記書き込みステップの後、前記第１スイッチをオンかつ前記第２スイッチをオフすることにより、前記発光素子を発光させる発光ステップとを含み、
前記保持ステップでは、前記他の一部の画素の前記駆動トランジスタのドレイン電圧を、前記一部の画素の当該ドレイン電圧と独立に印加する
請求項１３に記載の表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の画素を有する表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
電流駆動型の発光素子を用いた表示装置として、有機エレクトロルミネッセンス（ＥＬ）素子を用いた表示装置が知られている。この自発光する有機ＥＬ素子を用いた有機ＥＬ表示装置は、液晶表示装置に必要なバックライトが不要で装置の薄型化に最適である。また、視野角にも制限がないため、次世代の表示装置として実用化が期待されている。【０００３】
例えば、特許文献１には、アクティブマトリクス型の表示装置における電源線を改善して、画素の高精細化を図る構成が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−６５１９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、このような駆動トランジスタの閾値電圧を補償して発光する表示装置では、表示ムラが発生する場合がある。つまり、表示均一性が低下する場合がある。【０００６】
そこで、本開示は、表示均一性の低下を抑制できる表示装置及びその駆動方法を提供する。
【課題を解決するための手段】
【０００７】
本開示に係る表示装置の一態様は、複数の画素を有する表示装置であって、複数の画素の各々は、供給された電流に応じて発光する発光素子と、発光素子に電流を供給する駆動トランジスタと、駆動トランジスタのゲート−ソース間に接続された保持容量とを有し、表示装置は、複数の画素の一部では、発光素子を発光させ、他の一部では、保持容量の電圧を駆動トランジスタの閾値電圧になるように変化させている表示状態において、他の一部の画素の駆動トランジスタのドレイン電圧を、一部の画素の当該ドレイン電圧と独立に印加する制御部を備える。
【発明の効果】
【０００８】
本開示における表示装置等によれば、表示均一性の低下を抑制できる。
【図面の簡単な説明】
【０００９】
【図１】図１は、実施の形態に係る有機ＥＬ表示装置の概要構成を示すブロック図である。
【図２】図２は、実施の形態に係る有機ＥＬ表示装置における画素の回路構成を示す回路図である。
【図３】図３は、実施の形態に係る有機ＥＬ表示装置における画素の動作を示すタイミングチャートである。
【図４Ａ】図４Ａは、図３に示すＶｔｈ検出期間における画素の状態を示す説明図である。
【図４Ｂ】図４Ｂは、図３に示す発光期間における画素の状態を示す説明図である。
【図５】図５は、駆動トランジスタのＩ−Ｖ特性を示すグラフである。
【図６】図６は、実施の形態に係る有機ＥＬ表示装置の表示状態について説明するための図であり、（ａ）は当該有機ＥＬ表示装置の動作を示すタイミングチャートであり、（ｂ）は（ａ）の時刻ｔ２０における表示領域の状態を模式的に示す図である。
【図７】図７は、比較例に係る有機ＥＬ表示装置における画素の回路構成を示す回路図である。
【図８】図８は、比較例に係る有機ＥＬ表示装置において、Ｖｔｈ検出期間における画素の状態を示す説明図である。
【図９】図９は、実施の形態に係る有機ＥＬ表示装置において、第２ＶＤＤ線及びＲＥＳＥＴ線の配置を模式的に示す図である。
【図１０】図１０は、変形例１に係る有機ＥＬ表示装置における画素の回路構成を示す回路図である。
【図１１】図１１は、変形例２に係る有機ＥＬ表示装置における画素の回路構成を示す回路図である。
【図１２】図１２は、変形例３に係る有機ＥＬ表示装置における画素の回路構成を示す回路図である。
【図１３】図１３は、変形例４に係る有機ＥＬ表示装置における画素の回路構成を示す回路図である。
【図１４】図１４は、本開示の表示装置を内蔵した薄型フラットＴＶの外観図である。
【発明を実施するための形態】
【００１０】
以下、本開示に係る表示装置及びその駆動方法の一態様について、図面を参照しながら具体的に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。
【００１１】
なお、発明者は、当業者が本開示を十分に理解するために添付図面および以下の説明を提供するのであって、これらによって請求の範囲に記載の主題を限定することを意図するものではない。例えば、以下の実施の形態で示される数値、構成要素、構成要素の配置位置及び接続形態などは、一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、以下の各図は、模式図であり、必ずしも厳密に図示したものではない。また、以下では、本開示に係る表示装置の一態様として、発光素子として有機ＥＬ素子を用いた有機ＥＬ表示装置について説明する。
【００１２】
（実施の形態）
以下、本実施の形態に係る有機ＥＬ表示装置について、具体的に説明する。
【００１３】
［１．有機ＥＬ表示装置の構成］
まず、本実施の形態に係る有機ＥＬ表示装置の構成について、図１及び図２を用いて説明する。図１は、本実施の形態に係る有機ＥＬ表示装置の概要構成を示すブロック図である。図２は、本実施の形態に係る有機ＥＬ表示装置における画素の回路構成を示す回路図である。
【００１４】
図１に示す有機ＥＬ表示装置１は、表示領域２と制御部３とを備え、表示領域２には後述する画素４が行列状に配置されている。制御部３は、表示領域２に配置された複数の画素４に対する種々の制御を行い、タイミング制御回路５と、走査線駆動回路６と、信号線駆動回路７と、電圧制御回路８とを備える。なお、以下、同一の走査線に対応して配置された複数の画素４を、適宜、「表示ライン」と記載する。
【００１５】
タイミング制御回路５は、例えば、走査線駆動回路６と信号線駆動回路７との同期、及び、１フレーム毎の有機ＥＬ表示装置１の動作のタイミング制御等を行う。
【００１６】
走査線駆動回路６は、タイミング制御回路５からの制御信号に基づいて、表示領域２の走査線を駆動する。具体的には、走査線駆動回路６は、垂直同期信号及び水平同期信号に基づいて、各画素４に、ＳＣＡＮ信号、ＥＮＡＢＬＥ信号、ＲＥＳＥＴ１信号〜ＲＥＳＥＴ３信号を、少なくとも表示ライン単位で出力する。これらの信号は、図２に示す画素例では、ＳＣＡＮ線６１、ＥＮＡＢＬＥ線６２、ＲＥＳＥＴ線６３〜６５に出力され、接続先のトランジスタ（スイッチ）のオンおよびオフを制御するために用いられる。
【００１７】
信号線駆動回路７は、タイミング制御回路５からの制御信号に基づいて、表示領域２の信号線（図２ではＤＡＴＡ線７１）を駆動する。より具体的には、信号線駆動回路７は、映像信号および水平同期信号に基づいて、各画素４に、当該画素４の輝度を示す信号電圧ＤＡＴＡを出力する。この信号電圧ＤＡＴＡは、図２に示すＤＡＴＡ線７１に出力され、接続先の画素４の輝度を指示するために用いられる。
【００１８】
電圧制御回路８は、表示領域２に各種電源電圧を供給する。各種電源電圧とは、図２に示す画素例では、ＶＤＤ１（正電源電圧）、ＶＤＤ２（正電源電圧）、ＶＳＳ（負電源電圧）、ＶＲＥＦ、ＶＲＳＴであり、それぞれ電源線を介して各画素４に供給される。ここで正電源電圧、負電源電圧とは、電源電圧がＧＮＤに対しての電圧値の高低を示しているのではなく、正電源電圧＞負電源電圧のみを示していることに注意されたい。
【００１９】
なお、有機ＥＬ表示装置１は、例えば、図示しないが、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）、制御プログラムを格納したＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）などの記憶媒体、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）などの作業用メモリ、および通信回路を有するとしてもよい。例えば、信号電圧ＤＡＴＡは、例えば、ＣＰＵが制御プログラムを実行することにより生成されてもよい。
【００２０】
［２．画素の回路構成］
次に、図２に示す画素４の回路構成について、説明する。
【００２１】
画素４は、供給された電流に応じて発光する有機ＥＬ素子９と、有機ＥＬ素子９に電流（画素電流）を供給する駆動トランジスタＱｄと、駆動トランジスタＱｄのゲート−ソース間に接続された保持容量Ｃｓとを有し、ＤＡＴＡ線７１を介して供給された信号電圧ＤＡＴＡに応じた輝度で当該有機ＥＬ素子９が発光する。また、当該画素４は、さらに、駆動トランジスタＱｄと、トランジスタＱｓｃａｎと、トランジスタＱｒｅｆと、トランジスタＱｒｓｔと、トランジスタＱｅｎｂ（第１スイッチ）と、トランジスタＱｄｅｔ（第２スイッチ）とを備えている。また、当該画素４には、ＳＣＡＮ線６１と、ＥＮＡＢＬＥ線６２と、ＲＥＳＥＴ線６３と、ＲＥＳＥＴ線６４と、ＲＥＳＥＴ線６５（制御線）と、ＤＡＴＡ線７１とが接続され、さらに各種電源線として、ＶＲＥＦ線８３と、第１ＶＤＤ線８１（第１電源線）と、ＶＳＳ線８２（共通配線）と、ＶＲＳＴ線８４と、第２ＶＤＤ線８５（第２電源線）とが接続されている。
【００２２】
ここで、ＶＲＥＦ線８３は、駆動トランジスタＱｄの閾値電圧を検出するための基準となる基準電圧ＶＲＥＦ（例えば、３Ｖ）を供給するための電源線である。第１ＶＤＤ線８１は、正電源電圧ＶＤＤ１（例えば、２０Ｖ）が供給され、有機ＥＬ素子９を発光させる電流（画素電流）を供給するための電源線である。ＶＳＳ線８２は、負電源電圧ＶＳＳ（例えば、０Ｖ）が供給され、有機ＥＬ素子９のカソード９２に接続された電源線である。ＶＲＳＴ線８４は、電圧ＶＲＳＴ（例えば、−５Ｖ）が供給され、有機ＥＬ素子９および保持容量Ｃｓの電圧をリセットするための電源線である。第２ＶＤＤ線８５は、正電源電圧ＶＤＤ２（例えば、２０Ｖもしくは１０Ｖ）が供給され、駆動トランジスタＱｄの閾値電圧を検出するための電流（閾値検出電流）を供給するための電源線である。
【００２３】
つまり、本実施の形態に係る有機ＥＬ表示装置１は、複数の画素４に対して正電源電圧を供給するための電源線として、第１ＶＤＤ線８１及び第２ＶＤＤ線８５を有する。
【００２４】
ここで、第１ＶＤＤ線８１及び第２ＶＤＤ線８５の各々は、表示領域２において、例えば、各表示ラインに対応するように画素列の並び方向（行方向）に延設されている。つまり、表示領域２に配置された複数の第１ＶＤＤ線８１は、当該表示領域２において離間して配置されている。同様に、表示領域２に配置された複数の第２ＶＤＤ線８５は、当該表示領域２において離間して配置されている。また、表示領域２に配置された複数の第１ＶＤＤ線８１及び複数の第２ＶＤＤ線８５は、互いに平行に配置されている。ただし、これら第１ＶＤＤ線８１及び第２ＶＤＤ線８５の表示領域２外での配置は不問である。例えば、表示領域２に配置された複数の第１ＶＤＤ線８１は、当該表示領域２の外で互いに接続されていてもよいし、表示領域２の外で離間して配置されていてもよい。また、表示領域２に配置された複数の第２ＶＤＤ線８５についても、同様である。
【００２５】
なお、表示領域２において、複数の第１ＶＤＤ線８１は、メッシュ状に構成されていてもよい。
【００２６】
また、第１ＶＤＤ線８１の電圧ＶＤＤ１、及び、第２ＶＤＤ線８５の電圧ＶＤＤ２は、駆動トランジスタＱｄのゲートの最大電圧をＶｇｐｅａｋ、駆動トランジスタＱｄの閾値電圧をＶｔｈとすると、駆動トランジスタＱｄは飽和領域動作させるために、以下のように設定されている。
【００２７】
ＶＤＤ１＞Ｖｇｐｅａｋ−Ｖｔｈ
ＶＤＤ２＞ＶＲＥＦ−Ｖｔｈ
【００２８】
すなわち、Ｖｇｐｅａｋ＞ＶＲＥＦよりＶＤＤ１＞ＶＤＤ２として設定することが可能である。
【００２９】
これにより、第１ＶＤＤ線８１は、後述する発光動作において、電流（画素電流）を供給することができる。また、第２ＶＤＤ線８５は、後述する閾値電圧補償動作において、駆動トランジスタＱｄの閾値電圧を検出するための電流（閾値検出電流）を供給することができ、ＶＤＤ１＞ＶＤＤ２と設定することで、Ｖｔｈ検出動作による消費電力を低減することが可能となる。
【００３０】
有機ＥＬ素子９は、駆動トランジスタＱｄから供給される電流量に応じた発光量で発光する。有機ＥＬ素子９は、カソード９２がＶＳＳ線８２に接続され、アノード９１が駆動トランジスタＱｄのソースに接続されている。
【００３１】
駆動トランジスタＱｄは、有機ＥＬ素子９への電流の供給量を制御する電圧駆動の駆動素子であり、有機ＥＬ素子９に電流（画素電流）を流すことで有機ＥＬ素子９を発光させる。具体的には、駆動トランジスタＱｄのゲートは、保持容量Ｃｓの第１電極に接続され、ソースは保持容量Ｃｓの第２電極および有機ＥＬ素子９のアノード９１に接続されている。よって、当該駆動トランジスタＱｄは、保持容量Ｃｓに保持された電圧に応じた電流量で、有機ＥＬ素子９に電流（画素電流）を流すことができる。つまり、有機ＥＬ表示装置１は、発光動作によって、保持容量Ｃｓに保持された電圧に応じた輝度で有機ＥＬ素子９を発光させることができる。
【００３２】
ここで、駆動トランジスタＱｄの閾値電圧は、当該駆動トランジスタＱｄが設けられたＴＦＴ基板形成時の初期的な分布や経時的な閾値電圧シフトによって画素４毎にバラつくことがあるが、このバラつきによる影響は、閾値電圧補償動作によって抑制することができる。この閾値電圧補償動作は、画素４のそれぞれにおける保持容量Ｃｓに、対応する駆動トランジスタＱｄの閾値電圧に相当する電圧に信号電圧ＤＡＴＡに対応した電圧を加算した電圧を設定する動作である。
【００３３】
なお、発光動作及び閾値電圧補償動作の詳細については、後述する。
【００３４】
保持容量Ｃｓは、駆動トランジスタＱｄの閾値電圧を保持し、さらに、保持した閾値電圧とＤＡＴＡ線７１から供給される信号電圧ＤＡＴＡとによって、駆動トランジスタＱｄの閾値電圧が補償された信号電圧ＤＡＴＡを保持する。具体的には、保持容量Ｃｓの第２電極は、駆動トランジスタＱｄのソース（ＶＳＳ線８２側）と有機ＥＬ素子９のアノード９１とが接続されたノードに接続されている。保持容量Ｃｓの第１電極は、駆動トランジスタＱｄのゲートに接続されている。また、保持容量Ｃｓの第１電極は、トランジスタＱｒｅｆを介してＶＲＥＦ線８３と接続されている。
【００３５】
トランジスタＱｓｃａｎは、信号電圧ＤＡＴＡを供給するためのＤＡＴＡ線７１と保持容量Ｃｓの第１電極との導通および非導通を切り換える。具体的には、トランジスタＱｓｃａｎは、ドレインおよびソースの一方がＤＡＴＡ線７１に接続され、ドレインおよびソースの他方が保持容量Ｃｓの第１電極に接続され、ゲートがＳＣＡＮ線６１に接続されているスイッチングトランジスタである。換言すると、トランジスタＱｓｃａｎは、ＤＡＴＡ線７１を介して供給された信号電圧ＤＡＴＡに応じた電圧を保持容量Ｃｓに書き込むための機能を有する。
【００３６】
トランジスタＱｒｅｆは、基準電圧ＶＲＥＦを供給するＶＲＥＦ線８３と保持容量Ｃｓの第１電極との導通および非導通を切り換える。具体的には、トランジスタＱｒｅｆは、ドレインおよびソースの一方がＶＲＥＦ線８３に接続され、ドレインおよびソースの他方が保持容量Ｃｓの第１電極に接続され、ゲートがＲＥＳＥＴ線６３に接続されているスイッチングトランジスタである。換言すると、トランジスタＱｒｅｆは、保持容量Ｃｓの第１電極（駆動トランジスタＱｄのゲート）に対して基準電圧（ＶＲＥＦ）を与える機能を有する。
【００３７】
トランジスタＱｒｓｔは、保持容量Ｃｓの第２電極とＶＲＳＴ線８４との導通および非導通を切り換える。具体的には、トランジスタＱｒｓｔは、ドレインおよびソースの一方がＶＲＳＴ線８４に接続され、ドレインおよびソースの他方が有機ＥＬ素子９のアノード９１および保持容量Ｃｓの第２電極に接続され、ゲートがＲＥＳＥＴ線６４に接続されているスイッチングトランジスタである。換言すると、トランジスタＱｒｓｔは、有機ＥＬ素子９のアノード９１および保持容量Ｃｓの第２電極（駆動トランジスタＱｄのソース）に対してリセット電圧（ＶＲＳＴ）を与える機能を有する。
【００３８】
トランジスタＱｅｎｂは、第１ＶＤＤ線８１と駆動トランジスタＱｄのドレインとの導通および非導通を切り換える。具体的には、トランジスタＱｅｎｂは、ドレインおよびソースの一方が第１ＶＤＤ線８１（ＶＤＤ１）に接続され、ドレインおよびソースの他方が駆動トランジスタＱｄのドレインに接続され、ゲートがＥＮＡＢＬＥ線６２に接続されているスイッチングトランジスタである。このトランジスタＱｅｎｂは、画素４の発光動作時、すなわち駆動トランジスタＱｄが有機ＥＬ素子９に電流（画素電流）を供給する時に、オン状態となることにより、第１ＶＤＤ線８１と駆動トランジスタＱｄのドレインとを導通させる。
【００３９】
トランジスタＱｄｅｔは、第２ＶＤＤ線８５と駆動トランジスタＱｄのドレインとの導通および非導通を切り換える。具体的には、トランジスタＱｄｅｔは、ドレインおよびソースの一方が第２ＶＤＤ線８５（ＶＤＤ２）に接続され、ドレインおよびソースの他方が駆動トランジスタＱｄのドレインに接続され、ゲートがＲＥＳＥＴ線６５に接続されているスイッチングトランジスタである。このトランジスタＱｄｅｔは、画素４の閾値電圧補償動作時にオン状態となることにより、第２ＶＤＤ線８５と駆動トランジスタＱｄのドレインとを導通させる。
【００４０】
以上説明した画素４の構成により、有機ＥＬ表示装置１は、駆動トランジスタＱｄの閾値電圧を精度良く補償することができる。よって、当該有機ＥＬ表示装置１は、表示均一性の低下を抑制できる。このメカニズムついては、以下の動作説明において詳述する。
【００４１】
なお、画素４を構成する複数のスイッチングトランジスタ（トランジスタＱｓｃａｎ、Ｑｒｅｆ、Ｑｒｓｔ、Ｑｅｎｂ、Ｑｄｅｔ）はｎ型ＴＦＴとして、以下では説明を行うが、これに限らない。当該複数のスイッチングトランジスタは、ｐ型ＴＦＴであってもよい。また、当該複数のスイッチングトランジスタにおいて、ｎ型ＴＦＴとｐ型ＴＦＴとが混在して用いられてもよい。
【００４２】
[３．有機ＥＬ表示装置の動作]
次に、上述のように構成された有機ＥＬ表示装置１の動作について、図３、図４Ａ及び図４Ｂを用いて説明する。なお、以下で説明する各動作は制御部３により実行される。図３は、本実施の形態に係る有機ＥＬ表示装置１における画素４の動作を示すタイミングチャートである。具体的には、同図には上から順に、ＳＣＡＮ線６１に供給されるＳＣＮＡ信号、ＥＮＡＢＬＥ線６２に供給されるＥＮＡＢＬＥ信号、ＲＥＳＥＴ線６３に供給されるＲＥＳＥＴ１信号、ＲＥＳＥＴ線６４に供給されるＲＥＳＥＴ２信号、及び、ＲＥＳＥＴ線６５に供給されるＲＥＳＥＴ３信号が示されている。図４Ａは、図３に示すＶｔｈ（閾値）検出期間における画素４の状態を示す説明図である。図４Ｂは、図３に示す発光期間における画素４の状態を示す説明図である。
【００４３】
＜時刻ｔ１０〜ｔ１１：ＥＬリセット期間＞
図３に示す時刻ｔ１０〜ｔ１１のＥＬリセット期間では、ＲＥＳＥＴ２信号の電圧レベルのみがＨＩＧＨとなることにより、トランジスタＱｒｓｔのみが導通状態となる。
【００４４】
これにより、有機ＥＬ素子９の容量成分ＣＥＬに保持された電荷をリセットすることができる。つまり、駆動トランジスタＱｄのソース電圧がＶＲＳＴ線８４の電圧ＶＲＳＴに速やかに設定される。
【００４５】
＜時刻ｔ１１〜ｔ１２：Ｃｓリセット期間＞
次に、時刻ｔ１１において、ＲＥＳＥＴ１信号の電圧レベルがＬＯＷからＨＩＧＨに変化する。すなわち、時刻ｔ１１において、トランジスタＱｒｅｆが導通状態（オン状態）となる。これにより、時刻ｔ１２までの時刻において、保持容量Ｃｓに保持された電荷をリセットすることができる。つまり、駆動トランジスタＱｄのゲート電圧がＶＲＥＦ線８３の電圧ＶＲＥＦに設定される。
【００４６】
なお図３のタイミングチャートでは、時刻ｔ１０にＲＥＳＥＴ２信号が立ち上がり時刻ｔ１１にＲＥＳＥＴ１信号が立ち上がっているが、時刻ｔ１１にＲＥＳＥＴ２信号が立ち上がり時刻ｔ１０にＲＥＳＥＴ１信号が立ち上がっても、時刻ｔ１２までの時刻において、保持容量Ｃｓに保持された電荷をリセットすることができる。
【００４７】
ここで、時刻ｔ１２（Ｃｓリセット期間の終了時刻）における駆動トランジスタＱｄのゲート−ソース間電圧は、Ｃｓリセット期間の後で行われる閾値電圧補償動作を行うのに必要な初期ドレイン電流を確保できる初期電圧に設定されることが必要である。つまり、初期電圧は、駆動トランジスタＱｄの閾値電圧Ｖｔｈよりも高く、かつ、有機ＥＬ素子９を発光させない電圧であることが必要である。そのため、ＶＲＥＦ線８３の電圧ＶＲＥＦとＶＲＳＴ線８４の電圧ＶＲＳＴとの電位差は、駆動トランジスタＱｄの最大閾値電圧よりも大きな電圧に設定される（ＶＲＥＦ−ＶＲＳＴ＞Ｖｔｈ）。また、電圧ＶＲＥＦ及び電圧ＶＲＳＴは、有機ＥＬ素子９の順方向電流閾値電圧をＶＥＬとすると、有機ＥＬ素子９が発光しないように次の２つの式を満たす電圧に設定される。
【００４８】
ＶＲＳＴ＜ＶＳＳ＋ＶＥＬ
ＶＲＥＦ＜ＶＳＳ＋ＶＥＬ＋Ｖｔｈ
【００４９】
その後、時刻ｔ１２において、ＲＥＳＥＴ２信号の電圧レベルがＨＩＧＨからＬＯＷに変化することにより、トランジスタＱｒｓｔが非導通状態（オフ状態）となる。
【００５０】
＜時刻ｔ１３〜ｔ１４：Ｖｔｈ検出期間＞
次に、時刻ｔ１３において、ＲＥＳＥＴ３信号の電圧レベルがＬＯＷからＨＩＧＨに変化する。すなわち、時刻ｔ１３において、トランジスタＱｄｅｔが導通状態（オン状態）となる。
【００５１】
これにより、図４Ａに示すように、駆動トランジスタＱｄのドレイン側からソース側に向かって閾値検出電流ｉｐｒｏｇが流れ始める。つまり、時刻ｔ１３において、第２ＶＤＤ線８５から閾値検出電流ｉｐｒｏｇが流れ始めることにより、保持容量Ｃｓ、及び、有機ＥＬ素子９の容量成分ＣＥＬに対する充電が開始される。その後、保持容量Ｃｓ及び容量成分ＣＥＬが充電されるにつれて、駆動トランジスタＱｄのソース電圧が上昇する。具体的には、駆動トランジスタＱｄのソース電圧は、当該駆動トランジスタＱｄのゲート−ソース間電圧が当該駆動トランジスタＱｄの閾値電圧Ｖｔｈとなるように変化する。
【００５２】
その後、時刻ｔ１４において、ＲＥＳＥＴ３信号の電圧レベルがＨＩＧＨからＬＯＷに変化することにより、トランジスタＱｄｅｔが非導通状態（オフ状態）となり、閾値検出電流ｉｐｒｏｇの供給が停止される。ここで、閾値検出電流ｉｐｒｏｇは時刻ｔ１４において、十分小さい電流レベルとなっており、発光期間における画素電流ｉｐｉｘの最大値よりも小さくなっていることが望ましい。よってＱｅｎｂとＱｄｅｔのサイズパラメータであるＷ／ＬはＱｅｎｂよりもＱｄｅｔの方が小さくてもよく、画素回路に必要な面積を小さくすることが可能となる。ここでＷはＴＦＴのチャネル幅、ＬはＴＦＴのチャネル長である。
【００５３】
さらにその後、時刻ｔ１４〜ｔ１５の期間において、ＲＥＳＥＴ１信号の電圧レベルがＨＩＧＨからＬＯＷに変化することにより、トランジスタＱｒｅｆが非導通状態（オフ状態）となり、保持容量Ｃｓの電圧が保持される。言い換えると、時刻ｔ１４〜ｔ１５の期間において検出された駆動トランジスタＱｄの閾値電圧Ｖｔｈが、保持容量Ｃｓの電圧として保持される。
【００５４】
このように、有機ＥＬ表示装置１は、トランジスタＱｓｃａｎ、Ｑｅｎｂ、Ｑｒｓｔをオフ状態、かつ、トランジスタＱｒｅｆ、Ｑｄｅｔをオン状態とすることにより、閾値電圧補償動作を実行する。つまり、有機ＥＬ表示装置１は、駆動トランジスタＱｄのゲートの電圧を固定し、かつ、駆動トランジスタＱｄのソースをフローティングにした状態で、駆動トランジスタＱｄのドレインに電圧ＶＤＤ２を供給することにより、駆動トランジスタＱｄの閾値電圧を検出する。
【００５５】
ここで、閾値電圧補償動作によって検出された閾値電圧は、種々の条件（Ｖｔｈ検出期間の長さ、電源電圧の電圧降下等）によって本来の閾値電圧とは異なる場合がある。そこで、以下では、閾値電圧補償動作によって検出された閾値電圧をＶｔｈ＿ｍ、本来の閾値電圧をＶｔｈ＿ｔとして区別する場合がある。なお、本来の閾値電圧とは、例えば、駆動トランジスタＱｄのデバイスパラメータ等によって決定される。
【００５６】
なお、時刻ｔ１４にＲＥＳＥＴ１信号が立ち下がり時刻ｔ１４〜ｔ１５の期間にＲＥＳＥＴ３信号が立ち下がってもよい。
【００５７】
＜時刻ｔ１５〜ｔ１６：書き込み期間＞
次に、時刻ｔ１５において、ＳＣＡＮ信号の電圧レベルがＬＯＷからＨＩＧＨに変化することにより、トランジスタＱｓｃａｎが導通状態（オン状態）となる。これにより、保持容量Ｃｓの第１電極には、ＤＡＴＡ線７１から供給される信号電圧ＤＡＴＡが供給される。
【００５８】
その後、時刻ｔ１６において、ＳＣＡＮ信号の電圧レベルがＨＩＧＨからＬＯＷに変化することにより、トランジスタＱｓｃａｎが非導通状態（オフ状態）となる。これにより、保持容量Ｃｓには、Ｖｔｈ検出期間に検出された駆動トランジスタＱｄの閾値電圧Ｖｔｈ_＿ｍに加えて、信号電圧ＤＡＴＡ（式中ではＶＤＡＴＡと記載）とＶＲＥＦ線８３の電圧ＶＲＥＦとの電位差を有機ＥＬ素子９の容量成分ＣＥＬの容量ＣＥＬと保持容量Ｃｓの容量Ｃｓとで容量分割した電圧が保持される。つまり、駆動トランジスタのゲート−ソース間電圧Ｖｇｓは、以下の式１で表される。
【００５９】
【数１】
2015198597.tif 000003
【００６０】
＜時刻ｔ１７以降：発光期間＞
次に、時刻ｔ１７において、ＥＮＡＢＬＥ信号の電圧レベルがＬＯＷからＨＩＧＨに変化することにより、トランジスタＱｅｎｂが導通状態（オン状態）となる。これにより、図４Ｂに示すように、駆動トランジスタＱｄのドレイン側からソース側に向かって画素電流ｉｐｉｘが流れ始める。つまり、駆動トランジスタＱｄは、保持容量Ｃｓで保持された電圧に応じて、第１ＶＤＤ線８１から有機ＥＬ素子９に画素電流ｉｐｉｘを供給する。これにより、有機ＥＬ素子９が発光する。
【００６１】
このときの画素電流ｉｐｉｘは以下の式２で表される。
【００６２】
【数２】
2015198597.tif 000004
【００６３】
これに上述の式１を代入すると、画素電流ｉｐｉｘは以下の式３で表される。
【００６４】
【数３】
2015198597.tif 000005
【００６５】
なお、βは、駆動トランジスタＱｄの移動度μ、ゲート絶縁膜容量Ｃｏｘ、チャネル長Ｌ、チャネル幅Ｗに依存して決まる係数であり、次の式４で表される。
【００６６】
β＝（Ｗ／Ｌ）・μ・Ｃｏｘ    ・・・（式４）
【００６７】
上記の式３から明らかなように、閾値電圧補償動作によって検出された閾値電圧Ｖｔｈ＿ｍが本来の閾値電圧Ｖｔｈ＿ｔに近いほど、有機ＥＬ表示装置１は、駆動トランジスタＱｄの閾値電圧を精度良く補償して発光することができる。
【００６８】
以上のような動作によって、本実施の形態に係る有機ＥＬ表示装置１は、各画素４の駆動トランジスタＱｄの閾値電圧を補償して発光することができる。
【００６９】
［４．表示均一性の低下を抑制できるメカニズム］
上述したように、駆動トランジスタの閾値電圧を精度良く補償して発光するためには、閾値電圧補償動作によって検出される閾値電圧Ｖｔｈ＿ｍが、本来の閾値電圧Ｖｔｈ＿ｔにできるだけ近いことが必要である。しかしながら、閾値電圧補償動作によって検出される閾値電圧Ｖｔｈ＿ｍは種々の条件によって変化する場合がある。言い換えると、当該閾値電圧Ｖｔｈ＿ｍの検出精度が変化する場合がある。このような場合には、全ての画素４に同一の信号電圧ＤＡＴＡが供給された場合であっても、表示領域２の表示均一性が低下する虞がある。
【００７０】
そこで、本実施の形態に係る有機ＥＬ表示装置１は、閾値電圧補償動作によって検出される閾値電圧Ｖｔｈ＿ｍの検出精度を均一化することにより、表示均一性の低下を抑制する。以下、このメカニズムについて、上述の図４Ａ及び図４Ｂと併せて図５〜図８を用いて説明する。
【００７１】
図５は、駆動トランジスタＱｄのＩ−Ｖ特性を示すグラフである。図６は、本実施の形態に係る有機ＥＬ表示装置１の表示状態について説明するための図であり、（ａ）は当該有機ＥＬ表示装置１のＶｔｈ検出および発光動作を示すタイミングチャートであり、（ｂ）は（ａ）の時刻ｔ２０における表示領域の状態を模式的に示す図である。図７は、比較例に係る有機ＥＬ表示装置における画素９０４の回路構成を示す回路図である。図８は、比較例に係る有機ＥＬ表示装置において、Ｖｔｈ検出期間における画素９０４の状態を示す説明図である。
【００７２】
なお、比較例に係る有機ＥＬ表示装置は、本実施の形態に係る有機ＥＬ表示装置１とほぼ同じであるが、第２ＶＤＤ線８５及びトランジスタＱｄｅｔを備えずに、閾値電圧補償動作において、トランジスタＱｅｎｂが第１ＶＤＤ線８１と駆動トランジスタＱｄのドレインとを導通することにより、閾値検出電流ｉｐｒｏｇが供給される点が異なる。
【００７３】
［４−１．駆動トランジスタのドレイン電圧が閾値電圧の検出精度に与える影響］
図５には、駆動トランジスタＱｄのドレイン−ソース間電圧ＶｄｓがＶｄｓ１の場合と、当該ＶｄｓがＶｄｓ２の場合（ただし、Ｖｄｓ２＜Ｖｄｓ１）とにおける、駆動トランジスタＱｄのゲート−ソース間電圧Ｖｇｓに対するドレイン電流Ｉｄｓが示されている。
【００７４】
同図に示すように、駆動トランジスタＱｄのドレイン電流Ｉｄｓは、当該駆動トランジスタＱｄのゲート−ソース間電圧Ｖｇｓに依存するだけでなく、当該駆動トランジスタＱｄのドレイン−ソース間電圧Ｖｄｓにも依存する。
【００７５】
ここで、Ｖｔｈ検出期間後（図３の時刻ｔ１５より後）において保持容量Ｃｓに保持されている電圧である駆動トランジスタＱｄの閾値電圧Ｖｔｈ＿ｍは、Ｖｔｈ検出期間の終了時点（図３の時刻ｔ１５）における駆動トランジスタＱｄのゲート−ソース間電圧Ｖｇｓである。
【００７６】
したがって、Ｖｔｈ検出期間において検出される閾値電圧Ｖｔｈ＿ｍは、駆動トランジスタＱｄのドレイン−ソース間電圧Ｖｄｓに依存する。よって、表示領域２において閾値電圧の検出精度を均一化するためには、閾値電圧補償動作における駆動トランジスタＱｄのドレイン電圧を、表示領域２において均一化することが必要である。
【００７７】
［４−２．表示領域の表示状態］
ここで、本実施の形態に係る有機ＥＬ表示装置１は、例えば、図６の（ａ）に示すように、表示ライン順次（行順次）に発光動作及び閾値電圧補償動作を実行する。つまり、制御部３は、表示領域２を、表示ライン順次（行順次）に駆動走査する。これにより、図６の（ｂ）に示すように、有機ＥＬ表示装置１は、複数の画素４の一部（一部の表示ライン）では有機ＥＬ素子９を発光させる発光期間（図３のｔ１７以降）の動作（発光動作）が実行され、他の一部（他の一部の表示ライン）では保持容量Ｃｓの電圧を駆動トランジスタＱｄの閾値電圧になるように変化させるＶｔｈ検出期間（図３のｔ１３〜ｔ１４）の動作（閾値電圧補償動作）が実行される。言い換えると、有機ＥＬ表示装置１は、複数の画素４のうち一部（一部の表示ライン）は図４Ｂに示す状態となり、他の一部（他の一部の表示ライン）は図４Ａに示す状態となる。
【００７８】
このとき、第１ＶＤＤ線８１の電圧は、図４Ｂに示す発光期間の画素４に流れる画素電流ｉｐｉｘによって比較的大きく変動する。言い換えると、第１ＶＤＤ線８１の電圧は、画素電流ｉｐｉｘによる電圧降下によって比較的大きく変動する。よって、図７に示す比較例における画素９０４では、次のような問題が生じる場合がある。
【００７９】
具体的には、比較例における画素９０４では、Ｖｔｈ検出期間においてトランジスタＱｅｎｂがオンすることで、図８に示すように、第１ＶＤＤ線８１から閾値検出電流ｉｐｒｏｇが流れることにより、駆動トランジスタＱｄの閾値電圧Ｖｔｈ＿ｍが検出される。
【００８０】
ただし、このとき検出される閾値電圧Ｖｔｈ＿ｍの検出精度は、上述したように、駆動トランジスタＱｄのドレイン電圧による影響を受ける。ここで、比較例における画素９０４では、Ｖｔｈ検出期間において、駆動トランジスタＱｄのドレインは第１ＶＤＤ線８１と導通している。よって、閾値電圧Ｖｔｈ＿ｍの検出精度は、第１ＶＤＤ線８１の電圧による影響を受ける。
【００８１】
上述したように第１ＶＤＤ線８１の電圧は比較的大きく変動することから、比較例における画素９０４では、閾値電圧Ｖｔｈ＿ｍの検出精度が表示領域の表示パターンに依存して比較的大きく変動するという問題が生じる。
【００８２】
これに対し、本実施の形態では、制御部３は、複数の画素４の一部に発光動作をさせ、他の一部に閾値電圧補償動作をさせている表示状態において、当該他の一部の画素４の駆動トランジスタＱｄのドレイン電圧を、当該一部の画素４の当該ドレイン電圧と独立に印加する。
【００８３】
これにより、Ｖｔｈ検出期間における駆動トランジスタＱｄのドレイン電圧の変動を抑制することができる。よって、閾値電圧Ｖｔｈ＿ｍの検出精度を均一化させることができる。その結果、本実施の形態に係る有機ＥＬ表示装置１は、表示均一性の低下を抑制することができる。
【００８４】
具体的には、本実施の形態に係る有機ＥＬ表示装置１は、複数の画素４に対して電源電圧を供給するための第１ＶＤＤ線８１（第１電源線）及び第２ＶＤＤ線８５（第２電源線）を有する。また、各画素４は、第１ＶＤＤ線８１を介して有機ＥＬ素子９に供給される電流（画素電流ｉｐｉｘ）の電流経路に設けられたトランジスタＱｅｎｂ（第１スイッチ）と、第２ＶＤＤ線８５と駆動トランジスタＱｄのドレインとの導通及び非導通を切り換えるトランジスタＱｄｅｔ（第２スイッチ）とを有する。
【００８５】
より具体的には、制御部３は、当該一部の画素４では、スイッチＱｅｎｂをオンかつスイッチＱｄｅｔをオフさせ、当該他の一部の画素４では、スイッチＱｅｎｂをオフかつスイッチＱｄｅｔをオンさせることにより、当該他の一部の画素４の駆動トランジスタＱｄのドレイン電圧を、当該一部の画素４の当該ドレイン電圧と独立に印加する。
【００８６】
つまり、Ｖｔｈ検出期間における駆動トランジスタＱｄのドレイン電圧は、発光動作による影響（画素電流ｉｐｉｘによる電圧降下等の）を受ける第１ＶＤＤ線８１の電圧とは独立に印加される。よって、閾値電圧補償動作によって検出される閾値電圧Ｖｔｈ＿ｍの精度を均一化することができる。
【００８７】
ここで、「電圧が独立に印加される」とは、一方の電圧の変動が他方の電圧の変動に影響を与えにくいことを意味する。例えば、一方の電圧がＶ１１からＶ１２（ただし、Ｖ１１とは異なる）へΔＶ１だけ変化した場合に、他方の電圧がＶ２１のまま変化しないことを意味する。なお、当該場合に、他方の電圧がＶ２１からＶ２２へとΔＶ２だけ変化しても、これらのタイミングが異なっていればよい。つまり、これらのタイミングが互いに無関係であればよい。また、Ｖ１１とＶ２１との関係は不問であり、互いに異なっていてもよいし、同等であってもよい。
【００８８】
［５．効果等］
以上説明したように、本実施の形態に係る有機ＥＬ表示装置１は、複数の画素４を有し、当該複数の画素４の各々は、供給された画素電流ｉｐｉｘに応じて発光する有機ＥＬ素子９（発光素子）と、有機ＥＬ素子９に画素電流ｉｐｉｘを供給する駆動トランジスタＱｄと、駆動トランジスタＱｄのゲート−ソース間に接続された保持容量Ｃｓとを有する。ここで、当該有機ＥＬ表示装置１は、複数の画素４の一部では、有機ＥＬ素子９を発光させ、他の一部では、保持容量Ｃｓの電圧を駆動トランジスタＱｄの閾値電圧になるように変化させている表示状態において、他の一部の画素４の駆動トランジスタＱｄのドレイン電圧を、一部の画素４の当該ドレイン電圧と独立に印加する制御部３を備える。
【００８９】
これにより、保持容量Ｃｓの電圧を駆動トランジスタＱｄの閾値電圧になるように変化させている画素４において、駆動トランジスタＱｄのドレイン電圧に対して、有機ＥＬ素子９を発光させている画素４に流れる電流（画素電流）の影響を低減することができる。よって、駆動トランジスタＱｄの閾値電圧の検出精度を均一化することができる。つまり、表示領域２の表示パターンや表示領域２における画素４の配置位置に対する当該閾値電圧の検出精度の依存を抑制できる。その結果、本実施の形態に係る有機ＥＬ表示装置１は、表示均一性の低下を抑制することができる。
【００９０】
なお、第２ＶＤＤ線８５は、複数の画素４の表示ライン毎（行毎）に対応して設けられていてもよく、例えば、図９に示すように配置されていてもよい。図９は、本実施の形態に係る有機ＥＬ表示装置１において、第２ＶＤＤ線８５及びＲＥＳＥＴ線６５の配置を模式的に示す図である。
【００９１】
具体的には、同図に示すように、第２ＶＤＤ線８５は、複数の画素４の表示ライン毎（行毎）に対応して設けられ、当該表示ラインに対応するＲＥＳＥＴ線６５（制御線）と平行に配置されていてもよい。
【００９２】
ここで、ＲＥＳＥＴ線６５は、行列状に配置された複数の画素４の表示ライン毎に対応して設けられ、スイッチＱｄｅｔ（第２スイッチ）の導通及び非導通を切り換えるタイミングを指示するための配線である。すなわち、ＲＥＳＥＴ線６５には、トランジスタＱｄｅｔをオン及びオフするためのＲＥＳＥＴ３信号が供給されている。つまり、ＲＥＳＥＴ線６５の電圧は、当該ＲＥＳＥＴ３信号のＨＩＧＨ及びＬＯＷに応じて変動する。
【００９３】
したがって、閾値電圧補償動作を行っている表示ラインに対応して設けられた第２ＶＤＤ線８５が、当該表示ラインのＶｔｈ検出期間（図３の時刻ｔ１３〜ｔ１４）において、電圧レベルがＨＩＧＨからＬＯＷ又はＬＯＷからＨＩＧＨへ変化するＲＥＳＥＴ線６５と平面視において交差するように配置されている場合には、当該第２ＶＤＤ線８５に接続されている複数の画素のＶｔｈ検出動作はそれぞれ別のタイミングで実行されているため、第２ＶＤＤ線８５は常に電流を供給し続けるため第２ＶＤＤ線８５の電圧が安定しない虞がある。つまり、当該の場合には、表示均一性が低下する虞がある。これに対して、第２ＶＤＤ線８５をＲＥＳＥＴ線６５と平行に配置することにより、Ｖｔｈ検出期間に第２ＶＤＤ線８５に接続される画素は行単位となり、Ｖｔｈ検出期間終了時には、第２ＶＤＤ線８５が供給する電流は小さくなり、第２ＶＤＤ線８５の電圧が安定し、閾値電圧補償動作による表示均一性の低下を抑制できる。
【００９４】
また、本実施の形態では、駆動トランジスタＱｄはｎ型トランジスタであり、有機ＥＬ素子９は、アノード９１が駆動トランジスタＱｄのソースに接続され、カソード９２が複数の画素４の少なくとも一部に共通に設けられた共通配線であるＶＳＳ線８２に接続されている。
【００９５】
ここで、ＶＳＳ線８２の電圧（ＶＳＳ）を基準電圧とすると、閾値電圧補償動作における駆動トランジスタＱｄのドレイン電圧（ＶＤＤ２）と当該基準電圧（ＶＳＳ）との差分は、発光動作における駆動トランジスタＱｄのドレイン電圧（ＶＤＤ１）と当該基準電圧（ＶＳＳ）との差分より小さくてもよい。
【００９６】
これにより、閾値電圧補償動作における消費電力を削減できる。
【００９７】
（変形例１）
なお、画素の構成は、上述した構成に限らず、閾値電圧補償動作において、駆動トランジスタＱｄのゲートの電圧が固定され、かつ、駆動トランジスタＱｄのソースがフローティングにされた状態で、駆動トランジスタＱｄがオンするような構成であればよく、例えば、図１０に示すような構成であってもよい。図１０は、変形例１に係る有機ＥＬ表示装置における画素の回路構成を示す回路図である。
【００９８】
同図に示す画素１０４では、駆動トランジスタＱｄはｐ型トランジスタであり、有機ＥＬ素子９は、アノード９１がトランジスタＱｅｎｂ２を介して駆動トランジスタＱｄのドレインに接続され、カソード９２が複数の画素４の少なくとも一部に共通に設けられた共通配線であるＶＳＳ線８２に接続されている。また、本変形例では、複数の画素１０４に対して負電源電圧（ＶＳＳ１、ＶＳＳ２）を供給するためのＶＳＳ線８２（第１電源線）及びＶＳＳ線１８５（第２電源線）が設けられている。また、本変形例では、第１ＶＤＤ線８１には正電源電圧としてＶＤＤが供給されている。
【００９９】
このような画素１０４を備える有機ＥＬ表示装置は、トランジスタＱｓｃａｎ、Ｑｅｎｂ、Ｑｅｎｂ２をオフ状態、かつ、トランジスタＱｒｅｆ、Ｑｍｒｇ、Ｑｄｅｔをオン状態とすることにより、閾値電圧補償動作を実行する。つまり、当該有機ＥＬ表示装置は、発光動作をさせている画素１０４では、トランジスタＱｅｎｂ、Ｑｅｎｂ２（第１スイッチ）をオンかつトランジスタＱｄｅｔ（第２スイッチ）をオフさせ、閾値電圧補償動作をさせている画素１０４では、トランジスタＱｅｎｂ２をオフかつトランジスタＱｄｅｔをオンさせることにより、閾値電圧補償動作をさせている画素１０４の駆動トランジスタＱｄのドレイン電圧を、発光動作をさせている画素１０４の当該ドレイン電圧と独立に印加する。
【０１００】
これにより、本変形例に係る有機ＥＬ表示装置は、上記実施の形態と同様の効果を奏する。すなわち、表示均一性の低下を抑制することができる。
【０１０１】
具体的には、ＶＳＳ線１８５（第２電源線）及びトランジスタＱｄｅｔを備えない場合、閾値電圧補償動作における駆動トランジスタＱｄのドレイン電圧は、ＶＳＳ線８２（第１電源線）の電圧に依存する。このとき、ＶＳＳ線８２の電圧は、発光期間の画素１０４に流れる画素電流ｉｐｉｘによって比較的大きく変動する。よって、閾値電圧補償動作における駆動トランジスタＱｄのドレイン電圧が変動することにより、検出される閾値電圧Ｖｔｈ＿ｍの検出精度が低下するという問題がある。
【０１０２】
これに対して、本変形例に係る有機ＥＬ表示装置は、ＶＳＳ線１８５（第２電源線）及びトランジスタＱｄｅｔを備えることで、閾値電圧補償動作をさせている画素１０４の駆動トランジスタＱｄのドレイン電圧を、発光動作をさせている画素１０４の当該ドレイン電圧と独立に印加する。よって、当該有機ＥＬ表示装置は、閾値電圧Ｖｔｈ＿ｍの検出精度を均一化させることができるので、当該有機ＥＬ表示装置は、表示均一性の低下を抑制することができる。
【０１０３】
さらにはＶＳＳ１＜ＶＳＳ２とすることにより、Ｖｔｈ検出動作に伴う消費電力を低減することが可能となる。
【０１０４】
（変形例２）
また、図１１に示すような構成であってもよい。図１１は、有機ＥＬ素子９のダイオード特性を利用して変形例１におけるトランジスタＱｅｎｂ２を排除した例であり、変形例２に係る有機ＥＬ表示装置における画素の回路構成を示す回路図である。
【０１０５】
同図に示す画素１０４Ａでは、駆動トランジスタＱｄはｐ型トランジスタであり、有機ＥＬ素子９は、アノード９１が駆動トランジスタＱｄのドレインに接続され、カソード９２が複数の画素４の少なくとも一部に共通に設けられた共通配線であるＶＳＳ線８２に接続されている。また、本変形例では、複数の画素１０４Ａに対して負電源電圧（ＶＳＳ１、ＶＳＳ２）を供給するためのＶＳＳ線８２（第１電源線）及びＶＳＳ線１８５（第２電源線）が設けられている。また、本変形例では、第１ＶＤＤ線８１には正電源電圧としてＶＤＤが供給されている。
【０１０６】
このような画素１０４Ａを備える有機ＥＬ表示装置は、トランジスタＱｓｃａｎ、Ｑｅｎｂをオフ状態、かつ、トランジスタＱｒｅｆ、Ｑｍｒｇ、Ｑｄｅｔをオン状態とすることにより、閾値電圧補償動作を実行する。つまり、当該有機ＥＬ表示装置は、発光動作をさせている画素１０４Ａでは、トランジスタＱｅｎｂ（第１スイッチ）をオンかつトランジスタＱｄｅｔ（第２スイッチ）をオフさせ、閾値電圧補償動作をさせている画素１０４Ａでは、トランジスタＱｅｎｂをオフかつトランジスタＱｄｅｔをオンさせることにより、閾値電圧補償動作をさせている画素１０４Ａの駆動トランジスタＱｄのドレイン電圧を、発光動作をさせている画素１０４Ａの当該ドレイン電圧と独立に印加する。
【０１０７】
これにより、本変形例に係る有機ＥＬ表示装置は、上記実施の形態と同様の効果を奏する。すなわち、表示均一性の低下を抑制することができる。
【０１０８】
具体的には、ＶＳＳ線１８５（第２電源線）及びトランジスタＱｄｅｔを備えない場合、閾値電圧補償動作における駆動トランジスタＱｄのドレイン電圧は、ＶＳＳ線８２（第１電源線）の電圧に依存する。このとき、ＶＳＳ線８２の電圧は、発光期間の画素１０４Ａに流れる画素電流ｉｐｉｘによって比較的大きく変動する。よって、閾値電圧補償動作における駆動トランジスタＱｄのドレイン電圧が変動することにより、検出される閾値電圧Ｖｔｈ＿ｍの検出精度が低下するという問題がある。
【０１０９】
これに対して、本変形例に係る有機ＥＬ表示装置は、ＶＳＳ線１８５（第２電源線）及びトランジスタＱｄｅｔを備えることで、閾値電圧補償動作をさせている画素１０４Ａの駆動トランジスタＱｄのドレイン電圧を、発光動作をさせている画素１０４Ａの当該ドレイン電圧と独立に印加する。よって、当該有機ＥＬ表示装置は、閾値電圧Ｖｔｈ＿ｍの検出精度を均一化させることができるので、当該有機ＥＬ表示装置は、表示均一性の低下を抑制することができる。
【０１１０】
さらには、ＶＳＳ１＞ＶＳＳ２とすることにより、有機ＥＬ素子９に逆バイアス状態（アノード電圧＜カソード電圧）となるので、有機ＥＬ素子９の経時劣化を抑制することが可能となる。
【０１１１】
（変形例３）
また、画素の構成は、例えば、図１２に示すような構成であってもよい。図１２は、変形例３に係る有機ＥＬ表示装置における画素の回路構成を示す回路図である。
【０１１２】
同図に示す画素２０４では、駆動トランジスタＱｄはｎ型トランジスタであり、有機ＥＬ素子９は、カソード９２が駆動トランジスタＱｄのドレインに接続され、アノード９１が複数の画素２０４の少なくとも一部に共通に設けられた共通配線であるＶＳＳ線８２に接続されている。また、本変形例では、複数の画素２０４に対して正電源電圧（ＶＤＤ１、ＶＤＤ２）を供給するための第１ＶＤＤ線８１（第１電源線）及び第２ＶＤＤ線２８５（第２電源線）が設けられている。
【０１１３】
このような画素２０４を備える有機ＥＬ表示装置は、上記変形例２と同様に、トランジスタＱｓｃａｎ、Ｑｅｎｂをオフ状態、かつ、トランジスタＱｒｅｆ、Ｑｍｒｇ、Ｑｄｅｔをオン状態とすることにより、閾値電圧補償動作を実行する。つまり、当該有機ＥＬ表示装置は、発光動作をさせている画素２０４では、トランジスタＱｅｎｂ（第１スイッチ）をオンかつトランジスタＱｄｅｔ（第２スイッチ）をオフさせ、閾値電圧補償動作をさせている画素２０４では、トランジスタＱｅｎｂをオフかつトランジスタＱｄｅｔをオンさせることにより、閾値電圧補償動作をさせている画素２０４の駆動トランジスタＱｄのドレイン電圧を、発光動作をさせている画素２０４の当該ドレイン電圧と独立に印加する。
【０１１４】
以上説明した本変形例に係る有機ＥＬ表示装置においても、上記実施の形態と同様の効果を奏する。すなわち、表示均一性の低下を抑制することができる。
【０１１５】
具体的には、第２ＶＤＤ線２８５（第２電源線）及びトランジスタＱｄｅｔを備えない場合、閾値電圧補償動作における駆動トランジスタＱｄのドレイン電圧は、第１ＶＤＤ線８１（第１電源線）の電圧に依存する。このとき、第１ＶＤＤ線８１の電圧は、発光期間の画素２０４に流れる画素電流ｉｐｉｘによって比較的大きく変動する。よって、閾値電圧補償動作における駆動トランジスタＱｄのドレイン電圧が変動することにより、検出される閾値電圧Ｖｔｈ＿ｍの検出精度が低下するという問題がある。
【０１１６】
これに対して、本変形例に係る有機ＥＬ表示装置は、第２ＶＤＤ線２８５（第２電源線）及びトランジスタＱｄｅｔを備えることで、閾値電圧補償動作をさせている画素２０４の駆動トランジスタＱｄのドレイン電圧を、発光動作をさせている画素２０４の当該ドレイン電圧と独立に印加する。よって、当該有機ＥＬ表示装置は、閾値電圧Ｖｔｈ＿ｍの検出精度を均一化させることができるので、当該有機ＥＬ表示装置は、表示均一性の低下を抑制することができる。
【０１１７】
（変形例４）
また、画素の構成は、例えば、図１３に示すような構成であってもよい。図１３は、変形例４に係る有機ＥＬ表示装置における画素の回路構成を示す回路図である。
【０１１８】
同図に示す画素３０４では、駆動トランジスタＱｄはｐ型トランジスタであり、有機ＥＬ素子９は、カソード９２が駆動トランジスタＱｄのソースに接続され、アノード９１が複数の画素３０４の少なくとも一部に共通に設けられた共通配線である第１ＶＤＤ線８１に接続されている。また、本変形例では、複数の画素３０４に対して負電源電圧（ＶＳＳ１、ＶＳＳ２）を供給するためのＶＳＳ線８２（第１電源線）及びＶＳＳ線３８５（第２電源線）が設けられている。また、本変形例では、第１ＶＤＤ線８１には正電源電圧としてＶＤＤが供給されている。
【０１１９】
このような画素３０４を備える有機ＥＬ表示装置は、上記実施の形態と同様に、トランジスタＱｓｃａｎ、Ｑｅｎｂ、Ｑｒｓｔをオフ状態、かつ、トランジスタＱｒｅｆ、Ｑｄｅｔをオン状態とすることにより、閾値電圧補償動作を実行する。つまり、当該有機ＥＬ表示装置は、発光動作をさせている画素３０４では、トランジスタＱｅｎｂ（第１スイッチ）をオンかつトランジスタＱｄｅｔ（第２スイッチ）をオフさせ、閾値電圧補償動作をさせている画素３０４では、トランジスタＱｅｎｂをオフかつトランジスタＱｄｅｔをオンさせることにより、閾値電圧補償動作をさせている画素３０４の駆動トランジスタＱｄのドレイン電圧を、発光動作をさせている画素３０４の当該ドレイン電圧と独立に印加する。
【０１２０】
以上説明した本変形例に係る有機ＥＬ表示装置においても、上記実施の形態と同様の効果を奏する。すなわち、表示均一性の低下を抑制することができる。
【０１２１】
具体的には、ＶＳＳ線３８５（第２電源線）及びトランジスタＱｄｅｔを備えない場合、閾値電圧補償動作における駆動トランジスタＱｄのドレイン電圧は、ＶＳＳ線８２（第１電源線）の電圧に依存する。このとき、ＶＳＳ線８２の電圧は、発光期間の画素３０４に流れる画素電流ｉｐｉｘによって比較的大きく変動する。よって、閾値電圧補償動作における駆動トランジスタＱｄのドレイン電圧が変動することにより、検出される閾値電圧Ｖｔｈ＿ｍの検出精度が低下するという問題がある。
【０１２２】
これに対して、本変形例に係る有機ＥＬ表示装置は、ＶＳＳ線３８５（第２電源線）及びトランジスタＱｄｅｔを備えることで、閾値電圧補償動作をさせている画素３０４の駆動トランジスタＱｄのドレイン電圧を、発光動作をさせている画素３０４の当該ドレイン電圧と独立に印加する。よって、当該有機ＥＬ表示装置は、閾値電圧Ｖｔｈ＿ｍの検出精度を均一化させることができるので、当該有機ＥＬ表示装置は、表示均一性の低下を抑制することができる。
【０１２３】
また、第１ＶＤＤ線８１の電圧（ＶＤＤ）を基準電圧とすると、閾値電圧補償動作における駆動トランジスタＱｄのドレイン電圧（ＶＳＳ２２）と当該基準電圧（ＶＤＤ）との差分は、発光動作における駆動トランジスタＱｄのドレイン電圧（ＶＳＳ１）と当該基準電圧（ＶＤＤ）との差分より小さくてもよい。
【０１２４】
これにより、閾値電圧補償動作における消費電力を削減できる。
【０１２５】
（他の変形例）
以上、本開示に係る有機ＥＬ表示装置について説明したが、本開示は、上記の実施の形態及び各変形例に限定されるものではない。
【０１２６】
例えば、上記説明では、本開示に係る表示装置として、有機ＥＬ素子９を発光素子として備える有機ＥＬ表示装置について説明したが、本開示はこれに限らず、電流駆動型の発光素子を備える表示装置であればよい。
【０１２７】
また、本開示は、このような表示装置として実現することができるだけでなく、表示装置が実行する処理をステップとする表示装置の駆動方法として実現することができる。すなわち、本開示に係る表示装置の駆動方法の一態様は、複数の画素を有する表示装置の駆動方法であって、複数の画素の各々は、供給された電流に応じて発光する発光素子と、発光素子に電流を供給する駆動トランジスタと、駆動トランジスタのゲート−ソース間に接続された保持容量とを有し、表示装置の駆動方法は、複数の画素の一部では、発光素子を発光させ、他の一部では、保持容量の電圧を駆動トランジスタの閾値電圧になるように変化させている表示状態において、他の一部の画素の駆動トランジスタのドレイン電圧を、一部の画素の当該ドレイン電圧と独立に印加する。
【０１２８】
また、表示装置は、さらに、複数の画素に対して電源電圧を供給するための第１電源線及び第２電源線を有し、複数の画素の各々は、さらに、第１電源線を介して発光素子に供給される電流の電流経路に設けられた第１スイッチと、第２電源線と駆動トランジスタのドレインとの導通及び非導通を切り換える第２スイッチとを有してもよく、表示装置の駆動方法は、一部の画素において、第１スイッチをオフかつ第２スイッチをオンした状態で、保持容量に駆動トランジスタの閾値電圧に対応した電圧を保持させる保持ステップと、保持ステップの後、第１スイッチをオフかつ第２スイッチをオフした状態で、発光素子の輝度を示す信号電圧が閾値電圧によって補償された電圧を保持容量に保持させる書き込みステップと、書き込みステップの後、第１スイッチをオンかつ第２スイッチをオフすることにより、発光素子を発光させる発光ステップとを含み、保持ステップでは、他の一部の画素の駆動トランジスタのドレイン電圧を、一部の画素の当該ドレイン電圧と独立に印加してもよい。
【０１２９】
また、表示装置に含まれる特徴的な制御部としてコンピュータを機能させるためのプログラム、又は、駆動方法に含まれる特徴的なステップをコンピュータに実行させるプログラムとして実現することもできる。そして、そのようなプログラムを、ＣＤ−ＲＯＭ（Ｃｏｍｐａｃｔ  Ｄｉｓｃ−Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）等のコンピュータ読取可能な非一時的な記録媒体やインターネット等の通信ネットワークを介して流通させることができるのは、言うまでもない。
【０１３０】
その他、実施の形態及び変形例に対して当業者が思いつく各種変形を施して得られる形態や、本開示の趣旨を逸脱しない範囲で実施の形態及び変形例における構成要素及び機能を任意に組み合わせることで実現される形態も本開示に含まれる。
【産業上の利用可能性】
【０１３１】
本開示は、表示装置に利用でき、特に、例えば図１４に示されるようなテレビなどのＦＰＤ表示装置に利用することができる。
【符号の説明】
【０１３２】
１  有機ＥＬ表示装置
２  表示領域
３  制御部
４、１０４、１０４Ａ、２０４、３０４、９０４  画素
５  タイミング制御回路
６  走査線駆動回路
７  信号線駆動回路
８  電圧制御回路
９  有機ＥＬ素子
６１  ＳＣＡＮ線
６２  ＥＮＡＢＬＥ線
６３〜６５  ＲＥＳＥＴ線
７１  ＤＡＴＡ線
８１  第１ＶＤＤ線
８２、１８５、３８５  ＶＳＳ線
８３  ＶＲＥＦ線
８４  ＶＲＳＴ線
８５、２８５  第２ＶＤＤ線
９１  アノード
９２  カソード
Ｃｓ、Ｃｓ１、Ｃｓ２  保持容量
ＣＥＬ  容量成分
Ｑｄ  駆動トランジスタ
Ｑｄｅｔ、Ｑｅｎｂ、Ｑｅｎｂ２、Ｑｍｒｇ、Ｑｒｅｆ、Ｑｒｓｔ、Ｑｓｃａｎ  トランジスタ
【図１】
2015198597.tif 000006
【図２】
2015198597.tif 000007
【図３】
2015198597.tif 000008
【図４Ａ】
2015198597.tif 000009
【図４Ｂ】
2015198597.tif 000010
【図５】
2015198597.tif 000011
【図６】
2015198597.tif 000012
【図７】
2015198597.tif 000013
【図８】
2015198597.tif 000014
【図９】
2015198597.tif 000015
【図１０】
2015198597.tif 000016
【図１１】
2015198597.tif 000017
【図１２】
2015198597.tif 000018
【図１３】
2015198597.tif 000019
【図１４】
2015198597.tif 000020
【国際調査報告】
2015198597.tif 000021
2015198597.tif 000022
2015198597.tif 000023
2015198597.tif 000024