(57)【要約】  本発明の一実施形態に係る太陽電池素子１は、ｐ型半導体層２１と、ｐ型半導体層２１の第１主面に配されたｎ型半導体層２２と、ｎ型半導体層２２の第１主面に配された、厚さ方向に貫通した貫通孔Ｔを有している絶縁層３と、絶縁層３の貫通孔Ｔ内でｎ型半導体層２２の第１主面のうち貫通孔Ｔ内に位置した部分に配された、絶縁層３よりも厚さが厚い電極４と、電極４に接触しないように絶縁層３の第１主面に配された、仕事関数がｎ型半導体層２２よりも小さい導体層５とを備えている。
2015182525.tif 000002
【特許請求の範囲】
【請求項１】
ｐ型半導体層と、
前記ｐ型半導体層の第１主面に配されたｎ型半導体層と、
前記ｎ型半導体層の第１主面に配された、厚さ方向に貫通した貫通孔を有している絶縁層と、
前記絶縁層の前記貫通孔内で前記ｎ型半導体層の第１主面のうち前記貫通孔内に位置した部分に配された、前記絶縁層よりも厚さが厚い電極と、
前記電極に接触しないように前記絶縁層の第１主面に配された、仕事関数が前記ｎ型半導体層よりも小さい導体層とを備えている太陽電池素子。
【請求項２】
前記ｐ型半導体層の主面のうち前記ｎ型半導体層が配された第１主面とは反対側に位置した第２主面に配された、厚さ方向に貫通した第２貫通孔を有している第２絶縁層と、
前記第２絶縁層の前記第２貫通孔内で前記ｐ型半導体層の第２主面のうち前記第２貫通孔内に位置した部分に配された、前記第２絶縁層よりも厚さが厚い第２電極と、
前記第２電極に接触しないように前記第２絶縁層上に配された、仕事関数が前記ｐ型半導体層よりも大きい第２導体層とをさらに備えている請求項１に記載の太陽電池素子。
【請求項３】
ｎ型半導体層と、
前記ｎ型半導体層の第１主面に配されたｐ型半導体層と、
前記ｐ型半導体層の第１主面に配された、厚さ方向に貫通した貫通孔を有している絶縁層と、
前記絶縁層の前記貫通孔内で前記ｐ型半導体層の第１主面のうち前記貫通孔内に位置した部分に配された、前記絶縁層よりも厚さが厚い電極と、
前記電極に接触しないように前記絶縁層の第１主面に配された、仕事関数が前記ｐ型半導体層よりも大きい導体層とを備えている太陽電池素子。
【請求項４】
前記導体層は、透光性の材料で形成されているとともに第１主面が受光面である請求項１乃至３のいずれかに記載の太陽電池素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発電効率を向上させることを目的とした太陽電池素子の層構成に関する。
【背景技術】
【０００２】
一般的な太陽電池素子は、ｐｎ接合を構成するｎ型半導体層およびｐ型半導体層を備え、ｎ型半導体層およびｐ型半導体層のそれぞれに電極が設けられている。そして、これらの電極を介してｎ型半導体層およびｐ型半導体層から多数キャリアを取り出すことによって、太陽電池素子から電流を取り出すことができる。【０００３】
特表２０１３−５２４５２４号公報には、ｎ型半導体層またはｐ型半導体層の表面を保護するために、ｎ型半導体層またはｐ型半導体層の表面をパッシベーション膜（絶縁層）で覆うことが記載されている。【０００４】
このような太陽電池素子においては、ｎ型半導体層またはｐ型半導体層とパッシベーション膜との間には界面準位が存在する。それゆえ、ｎ型半導体層またはｐ型半導体層の多数キャリアが、界面準位にてｎ型半導体層またはｐ型半導体層の少数キャリアと再結合してしまう虞がある。その結果、太陽電池素子における多数キャリアの取り出し効率が低下して、太陽電池素子の発電効率が低下する虞がある。【０００５】
本発明は、このような事情に鑑みて案出されたものであり、発電効率を向上させることができる太陽電池素子を提供することを目的とするものである。
【発明の概要】
【０００６】
本発明の一実施形態に係る太陽電池素子は、ｐ型半導体層と、前記ｐ型半導体層の第１主面に配されたｎ型半導体層と、前記ｎ型半導体層の第１主面に配された、厚さ方向に貫通した貫通孔を有している絶縁層と、前記絶縁層の前記貫通孔内で前記ｎ型半導体層の第１主面のうち前記貫通孔内に位置した部分に配された、前記絶縁層よりも厚さが厚い電極と、前記電極に接触しないように前記絶縁層の第１主面に配された、仕事関数が前記ｎ型半導体層よりも小さい導体層とを備えている。
【０００７】
本発明の一実施形態に係る太陽電池素子は、ｎ型半導体層と、前記ｎ型半導体層の第１主面に配されたｐ型半導体層と、前記ｐ型半導体層の第１主面に配された、厚さ方向に貫通した貫通孔を有している絶縁層と、前記絶縁層の前記貫通孔内で前記ｐ型半導体層の第１主面のうち前記貫通孔内に位置した部分に配された、前記絶縁層よりも厚さが厚い電極と、前記電極に接触しないように前記絶縁層の第１主面に配された、仕事関数が前記ｐ型半導体層よりも大きい導体層とを備えている。
【０００８】
本発明の一実施形態に係る太陽電池素子では、ｎ型半導体層またはｐ型半導体層における少数キャリアの存在確率を小さくすることができるため、ｎ型半導体層またはｐ型半導体層と絶縁層との界面に、ｎ型半導体層またはｐ型半導体層の少数キャリアを近付けにくくすることができる。その結果、ｎ型半導体層またはｐ型半導体層の多数キャリアが、ｎ型半導体層またはｐ型半導体層と絶縁層との界面の界面準位においてｎ型半導体層またはｐ型半導体層の少数キャリアと再結合することを低減することができる。したがって、ｎ型半導体層またはｐ型半導体層の多数キャリアの取り出し効率を向上させることができ、ひいては太陽電池素子の発電効率を向上させることができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の一実施形態に係る太陽電池素子を示す断面図である。
【図２】本発明の一実施形態に係る太陽電池素子を示す平面図である。
【図３】本発明の一実施形態に係る太陽電池素子の一部のバンド図である。
【図４】本発明の一実施形態に係る太陽電池素子の一部のバンド図である。
【図５】本発明の一実施形態に係る太陽電池素子を示す断面図である。
【発明を実施するための形態】
【００１０】
＜太陽電池素子＞
以下に、本発明の一実施形態に係る太陽電池素子について、図１〜図５を参照しつつ説明する。なお、本発明は、本実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更または改良等が可能である。なお、本実施形態に係る太陽電池素子は、いずれの方向が上方または下方とされて使用されてもよいものであるが、以下の説明では、便宜的に直交座標系（Ｘ，Ｙ，Ｚ）を定義するとともにＺ軸方向の正側を上方とする。また、以下の説明において第１主面は上面をいい、第２主面は下面をいうものとするが、これら主面の上下が入れ替わった場合でも発明として同じものであることは言うまでもない。
【００１１】
図１は、本発明の一実施形態に係る太陽電池素子を上下方向に切断したときの太陽電池素子の断面を示している。図２は、本発明の一実施形態に係る太陽電池素子の受光面と反対側の主面を示している平面図である。図３および図４は、本発明の一実施形態に係る太陽電池素子の一部のバンド図である。なお、図３および図４中の一点鎖線は、フェルミ準位を示している。図５は、本発明の図１に示した例とは異なる一実施形態に係る太陽電池素子を上下方向に切断したときの太陽電池素子の断面を示している。
【００１２】
太陽電池素子１は、光エネルギーを電気エネルギーに変換するものである。太陽電池素子１は、図１に示すように、主に、半導体基板２と、半導体基板２上に配されている絶縁層３と、半導体基板２から電流を取り出す電極４と、絶縁層３上に配されている導体層５とを備えている。具体的には、絶縁層３は、半導体基板２の表面を覆うように配されており、厚さ方向に貫通した貫通孔Ｔを有している。また、電極４は、貫通孔Ｔ内において、半導体基板２の主面のうち貫通孔Ｔ内に位置した部分に配されている。そして、導体層５は、電極４に直接接触しないように、絶縁層３の第１主面に配されている。
【００１３】
半導体基板２は、内部電界を有しており、太陽光を受けて発生したキャリアが移動することによって電流が流れるものである。半導体基板２は、図１に示すように、ｐ型半導体層２１とｐ型半導体層２１の第１主面に配されたｎ型半導体層２２とを備えている。ｎ型半導体層２２は、ｐ型半導体層２１の第１主面に配されていることによって、ｐ型半導体層２１とｐｎ接合を形成している。それゆえ、ｐ型半導体層２１とｎ型半導体層２２との界面では互いの多数キャリアがその電荷を打ち消し合って空乏層を形成し、半導体基板２内に内部電界を発生させている。
【００１４】
なお、多数キャリアとは、ｐ型半導体層２１では正孔であり、ｎ型半導体層２２では電子である。一方、少数キャリアとは、ｐ型半導体層２１では電子であり、ｎ型半導体層２２では正孔である。
【００１５】
ｐ型半導体層２１は、半導体から形成されている層状の部材であり、不純物としてアクセプタを含み、ｐ型を呈している。ｐ型半導体層２１の平面形状は、特に限定されるものではないが、例えば四角形状である。ｐ型半導体層２１は、例えばシリコン（Ｓｉ）の単結晶または多結晶で形成され、アクセプタとしてボロン（Ｂ）またはガリウム（Ｇａ）等を含んでいる。本実施形態では、ｐ型半導体層２１は半導体基板２の主要部となる。本実施形態におけるｐ型半導体層２１の厚さは、例えば１００μｍ以上３００μｍ以下に設定される。また、ｐ型半導体層２１の仕事関数は、例えば４．７ｅＶ以上５．１ｅＶ以下に設定される。なお、本実施形態では、ｐ型半導体層２１が半導体基板２の主要部となっているが、ｎ型半導体層２２が半導体基板２の主要部になっても構わない。また、これ以降の説明では、仕事関数とは真空準位とフェルミ準位との差をいう。
【００１６】
ｐ型半導体層２１の仕事関数は、例えばケルビン法（振動容量法）等を利用して測定することができる。なお、以下の説明において、特別に記載した場合を除き、仕事関数の測定はこのｐ型半導体層２１と同様に行なわれる。
【００１７】
ｎ型半導体層２２は、半導体から形成されている層状の部材であり、不純物としてドナーを含み、ｎ型を呈している。ｎ型半導体層２２の平面形状は、特に限定されるものではないが、例えば四角形状である。また、ｎ型半導体層２２の平面形状は、例えばｐ型半導体層２１と同様である。ｎ型半導体層２２は、例えばシリコン（Ｓｉ）の単結晶または多結晶で形成され、ドナーとしてリン（Ｐ）またはアンチモン（Ｓｂ）等を含んでいる。ｎ型半導体層２２の厚さは、例えば０．１μｍ以上５μｍ以下に設定される。また、ｎ型半導体層２２の仕事関数は、例えば４ｅＶ以上４．４ｅＶ以下に設定される。
【００１８】
太陽電池素子１は、受光面となる第１面Ｓ１と、受光面に対して裏面となる第２面Ｓ２とを有している。
【００１９】
絶縁層３は、いわゆるパッシベーション膜であり、半導体基板２の主面に配されて半導体基板２を保護するものである。絶縁層３は、図１に示すように、ｎ型半導体層２２の第１主面に配されている第１絶縁層３１と、ｐ型半導体層２１の第２主面に配されている第２絶縁層３２とを有している。また、絶縁層３は、電極４と半導体基板２とを接続するために、第１絶縁層３１および第２絶縁層３２のそれぞれに厚さ方向に貫通する貫通孔Ｔ（第１貫通孔Ｔ１および第２貫通孔Ｔ２）を有している。
【００２０】
第１絶縁層３１は、絶縁材料から形成されている膜状の部材である。第１絶縁層３１の平面形状はｎ型半導体層２２の平面形状と同様であり、第１絶縁層３１はｎ型半導体層２２の第１主面を覆っている。第１絶縁層３１は、例えばシリカ（ＳｉＯ２）または窒化シリコン（ＳｉＮＸ）等の絶縁材料で形成される。第１絶縁層３１の厚さは、例えば５ｎｍ以上３０ｎｍ以下に設定される。
【００２１】
第２絶縁層３２は、絶縁材料から形成されている膜状の部材である。第２絶縁層３２の平面形状はｐ型半導体層２１の平面形状と同様であり、第２絶縁層３２はｐ型半導体層２１の第２主面を覆っている。第２絶縁層３２は、例えばシリカ（ＳｉＯ２）または窒化シリコン（ＳｉＮＸ）等の絶縁材料で形成される。第２絶縁層３２の厚さは、例えば５ｎｍ以上３０ｎｍ以下に設定される。
【００２２】
電極４は、半導体基板２から電流を取り出すものである。電極４は、図１に示すように、ｎ型半導体層２２に接続している第１電極４１と、ｐ型半導体層２１に接続している第２電極４２とを有している。なお、電極４は、絶縁層３よりも厚さが厚くなるように形成されている。
【００２３】
第１電極４１および第２電極４２は、導体から形成されている部材である。第１電極４１は、帯状の複数の第１帯状電極４１１を有している。また、第２電極４２は、帯状の複数の第２帯状電極４２１を有している。そして、第２電極４２は、例えば図２に示すように、複数の第２帯状電極４２１が格子状に配されて形成されている。また、第１電極４１も、第２電極４２と同様に、複数の第１帯状電極４１１が格子状に配されて形成されている。第１電極４１は、例えば銀（Ａｇ）等の金属材料からなり、第２電極４２は、例えばアルミニウム（Ａｌ）等の金属材料からなる。
【００２４】
導体層５は、絶縁層３の主面を覆うように配されており、絶縁層３と半導体基板２との界面における半導体基板２内のキャリアの再結合を低減するものである。導体層５は、図１に示すように、第１絶縁層３１の主面に配されている第１導体層５１と、第２絶縁層３２の主面に配されている第２導体層５２とを有している。第１導体層５１は、層状の複数の第１導体片５１１を有している、第２導体層５２は、層状の複数の第２導体片５２１を有している、そして、第２導体層５２は、例えば図２に示すように、複数の第２導体片５２１が複数の第２帯状電極４２１の間に配されて形成されている。また、第１導体層５１も、第２導体層５２と同様に、複数の第１導体片５１１が複数の第１帯状電極４１１の間に配されて形成されている。
【００２５】
第２導体層５２は、導体から形成されている層状の部材である。第２導体層５２は、例えば、ニッケル（Ｎｉ）または金（Ａｕ）等の金属材料あるいはＩＴＯ等の材料で形成される。第２導体層５２の厚さは、例えば０．０１μｍ以上１μｍ以下に設定される。第２導体層５２の仕事関数は、例えば４．８ｅＶ以上に設定される。
【００２６】
なお、ここでは、「導体」とは加熱したときに電流の抵抗値が上昇する材料をいい、「半導体」とは加熱したときに電流の抵抗値が低下する材料をいう。
【００２７】
第２導体層５２の仕事関数は、ｐ型半導体層２１の仕事関数よりも大きく設定されている。その結果、導体層が配されていない従来の太陽電池素子と比較して、発電効率を向上させることができる。すなわち、ｐ型半導体層２１上に第２導体層５２を配置し、第２導体層５２の仕事関数をｐ型半導体層２１よりも大きく設定すると、ｐ型半導体層２１の電子のエネルギーは、第２導体層５２の電子のエネルギーよりも大きくなるため、ｐ型半導体層２１の電子のエネルギーと第２導体層５２の電子のエネルギーとが平衡状態になろうとする。この場合には、図３に示すように、ｐ型半導体層２１の仕事関数が第２導体層５２に合わせて大きくなり、第２導体層５２に近付くにつれてｐ型半導体層２１の正孔の存在確率が大きくなる。言い換えれば、第２導体層５２に近付くにつれてｐ型半導体層２１の電子の存在確率が小さくなる。したがって、第２絶縁層３２とｐ型半導体層２１との界面において、ｐ型半導体層２１の少数キャリアである電子の数が少なくなり、界面における多数キャリアである正孔との再結合を抑制することができ、太陽電池素子１の発電効率を向上させることができる。
【００２８】
なお、第２導体層５２の仕事関数は、ｐ型半導体層２１の仕事関数の例えば１．０１倍以上１．１５倍以下に設定される。
【００２９】
第１導体層５１は、導体から形成されている層状の部材である。第１導体層５１は、例えば、アルミニウム（Ａｌ）またはマグネシウム（Ｍｇ）等の金属材料あるいは導電性のマイエナイト型化合物等の材料で形成される。第１導体層５１の厚さは、例えば０．０１μｍ以上１μｍ以下に設定される。第１導体層５１の仕事関数は、例えば４．３ｅＶ以下に設定される。
【００３０】
第１導体層５１の仕事関数は、ｎ型半導体層２２の仕事関数よりも小さく設定されている。それゆえ、第１導体層５１の電子のエネルギーはｎ型半導体層２２の電子のエネルギーよりも高くなるため、図４に示すように、ｎ型半導体層２２の仕事関数が第１導体層５１に合わせて小さくなり、第１導体層５１に近付くにつれてｎ型半導体層２２の電子の存在確率が大きくなるとともに、第１導体層５１に近付くにつれてｎ型半導体層２２の正孔の存在確率が小さくなる。したがって、ｎ型半導体層２２と第１絶縁層３１との界面でのｎ型半導体層２２の少数キャリアと多数キャリアとの再結合を低減することができる。
【００３１】
なお、第１導体層５１の仕事関数は、ｎ型半導体層２２の仕事関数の例えば０．６倍以上０．９７倍以下に設定される。
【００３２】
導体層５は、前述した通り、電極４とは直接接触していない。言い換えれば、導体層５は、電極４から離れて配されて、電極４とは絶縁されている。
【００３３】
第１面Ｓ１側に位置する導体層５は、透光性の導体からなることが望ましい。そして、導体層５の第１主面が受光面であってもよい。これによれば、太陽電池素子１の受光面においても導体層５を形成することができるとともに、導体層５を受光面側に配置することができる。したがって、効果的に光電流を発生させることができる。
【００３４】
第２導体層５２の仕事関数は、第２電極４２より小さくてもよい。その結果、ｐ型半導体層２１と第２電極４２との界面における正孔の存在確率を、ｐ型半導体層２１と第２絶縁層３２における正孔の存在確率よりも大きくすることができる。したがって、ｐ型半導体層２１と第２絶縁層３２との界面において正孔が溜まることを低減して、太陽電池素子１の発電効率を向上させることができる。
【００３５】
第１導体層５１の仕事関数は、第１電極４１よりも大きくてもよい。この場合には、ｎ型半導体層２２と第１電極４１との界面における電子の存在確率を、ｎ型半導体層２２と第１絶縁層３１との界面における電子の存在確率よりも大きくすることができる。したがって、ｎ型半導体層２２と第１絶縁層３１との界面において電子が溜まることを低減して、太陽電池素子１の発電効率を向上させることができる。
【００３６】
なお、本発明は、本実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更または改良等が可能である。
【００３７】
以上では、ｐ型半導体層２１の第１主面にｎ型半導体層２２を積層した構造を例に説明したが、図５に示すように、ｎ型半導体層２２の第１主面にｐ型半導体層２１を積層した構造としてもよい。なお、この場合には、第１絶縁層３１、第１電極４１および第１導体層５１は、ｎ型半導体層２２の第２主面側に位置する。また、第２絶縁層３２、第２電極４２および第２導体層５２は、ｐ型半導体層２１の第１主面側に位置する。
【００３８】
＜太陽電池素子の製造方法＞
本発明の一実施形態に係る太陽電池素子の製造方法について説明する。本実施形態の太陽電池素子は、主に、半導体基板２の形成、絶縁層３の形成、導体層５の形成および電極４の形成を経て製造される。
【００３９】
（半導体基板の形成）
半導体基板２を形成する。半導体基板２の形成には、まず、ｐ型半導体層２１またはｎ型半導体層２２のいずれかからなる基板を準備する。次いで、基板上に基板とは逆導電型の半導体層を形成することによって、半導体基板２を形成することができる。なお、本実施形態では、ｐ型半導体層２１を基板とした場合を例に説明する。
【００４０】
基板の準備には、まず結晶のインゴットを作製する。基板（ｐ型半導体層２１）が単結晶シリコン基板で形成される場合であれば、結晶のインゴットは、例えば引上げ法などによって形成される。また、基板（ｐ型半導体層２１）が多結晶シリコン基板で形成される場合は、結晶のインゴットは、例えば鋳造法などによって形成される。
【００４１】
次いで、作製したインゴットを例えば２５０μｍ以下の厚さにスライスすることによって、基板を準備することができる。なお、基板は、基板の表面におけるインゴットの切断による機械的ダメージおよび汚染を清浄化するために、表面をＮａＯＨ、ＫＯＨ、フッ酸またはフッ硝酸等でごく微量エッチングするのが望ましい。なお、このエッチング工程後に、ウェットエッチング方法を用いて、基板の表面に微小な凹凸構造を形成するのがさらに望ましい。また、ウェットエッチングの条件を変更すれば、基板の表面を清浄化するとともに、微細な凹凸構造を形成することも可能である。
【００４２】
基板（ｐ型半導体層２１）の第１主面にｎ型半導体層２２を形成する。ｎ型半導体層２２は、ペースト状態にしたＰ２Ｏ５を基板の表面に塗布して熱拡散させる塗布熱拡散法、ガス状態にしたＰＯＣｌ３（オキシ塩化リン）を拡散源とした気相熱拡散法、またはリンイオンを直接拡散させるイオン打込み法などによって形成することができる。ｎ型半導体層２２は０．２〜２μｍ程度の深さに、４０〜１５０Ω／ｓｑ程度のシート抵抗に形成される。なお、ｎ型半導体層２２の形成方法は上記方法に限定されるものではなく、例えば薄膜技術を用いて、水素化アモルファスシリコン膜または微結晶シリコン膜を含む結晶質シリコン膜などを形成してもよい。
【００４３】
なお、基板（ｐ型半導体層２１）の第２主面にもｎ型半導体層２２が形成された場合には、第２主面側のｎ型半導体層２２のみを除去し、基板（ｐ型半導体層２１）の主面を露出させる。ｎ型半導体層２２の除去は、例えば、フッ硝酸溶液に基板における第２主面側のみを浸して行なう。その後に、ｎ型半導体層２２を形成する際にｎ型半導体層２２の表面に付着した燐ガラスをエッチングして除去する。このように、燐ガラスを残存させて基板の第２主面側に形成されたｎ型半導体層２２を除去することにより、燐ガラスがエッチングマスクの役割を果たし、基板の第１主面側のｎ型半導体層２２が除去されたり、ダメージを受けたりするのを低減することができる。また、予め基板の第２主面側に拡散マスクを形成しておき、気相熱拡散法等によってｎ型半導体層２２を形成し、続いて拡散マスクを除去するプロセスによっても、同様の構造を形成することが可能である。
【００４４】
以上により、ｐ型半導体層２１（基板）とｎ型半導体層２２とを有する半導体基板２を形成することができる。
【００４５】
（絶縁層の形成）
絶縁層３（第１絶縁層３１および第２絶縁層３２）を形成する。絶縁層３は、熱酸化法、ＰＥＣＶＤ法またはスパッタリング法などを用いて形成される。例えば、ＰＥＣＶＤ法で形成する場合であれば、シラン（ＳｉＨ４）ガス１０〜２００ｓｃｃｍとアンモニア（ＮＨ３）ガス１０〜５００ｓｃｃｍとの混合ガスを用いる。そして、基板温度を２００〜５００℃、ガス圧力を５〜３００Ｐａ、プラズマ励起周波数を１３．５６〜４０．６８ＭＨｚ、プラズマパワー密度を０．００２〜１Ｗ／ｃｍ２とする条件によってグロー放電分解でプラズマ化させて半導体基板２上に堆積させることで絶縁層３が形成される。なお、絶縁層３は貫通孔Ｔを有している。貫通孔Ｔの形成は、例えば、２００μｍ〜１ｍｍの間隔でポイント状に、サンドブラスト法、メカニカルスクライブ法、ケミカルエッチング法またはレーザー法などを用いて絶縁層３を除去すればよい。または、貫通孔Ｔは、マスク等を用いて所定の形状となるように絶縁層３を形成することによって形成してもよい。
【００４６】
（導体層の形成）
導体層５（第１導体層５１および第２導体層５２）を形成する。導体層５の形成は、金属マスク等を用いて、例えば蒸着法またはスパッタリング法などによって形成することができる。
【００４７】
（電極の形成）
電極４（第１電極４１および第２電極４２）を形成する。
【００４８】
第２電極４２は、例えばアルミニウム（Ａｌ）粉末と有機ビヒクルとを含有するアルミニウムペーストを用いて形成される。このペーストを第２絶縁層３２の貫通孔Ｔ内に塗布する。この塗布法としては、スクリーン印刷法などを用いることができる。このようにペーストを塗布した後、所定の温度で溶剤を蒸散させて乾燥させる方法が、作業時にペーストがその他の部分に付着しにくいという観点から好ましい。その後、ｐ型半導体層２１を焼成炉内にて最高温度が６００〜８５０℃で数十秒〜数十分程度焼成することにより、第２電極４２が形成される。
【００４９】
第１電極４１は、例えば銀（Ａｇ）等からなる金属粉末と有機ビヒクルとガラスフリットとを含有する銀ペーストを用いて作製される。この銀ペーストをｎ型半導体層２２の主面に塗布し、その後、最高温度６００〜８５０℃で数十秒〜数十分程度焼成することにより、ファイヤースルー法によって絶縁層３（第１絶縁層３１）を突き破ってｎ型半導体層２２上に第１電極４１が電気的に接続される。銀ペーストの塗布法としてはスクリーン印刷法などを用いることができる。好ましくは、塗布後に所定の温度で溶剤を蒸散させて乾燥させる。
【００５０】
以上のようにして、太陽電池素子１を作製することができる。
【符号の説明】
【００５１】
１        太陽電池素子
２        半導体基板
２１    ｐ型半導体層
２２    ｎ型半導体層
３        絶縁層
３１    第１絶縁層
３２    第２絶縁層
４        電極
４１    第１電極
４１１  第１帯状電極
４２    第２電極
４２１  第２帯状電極
５        導体層
５１    第１導体層
５１１  第１導体片
５２    第２導体層
５２１  第２導体片
Ｓ１      第１面（受光面）
Ｓ２      第２面
Ｔ        貫通孔
Ｔ１    第１貫通孔
Ｔ２    第２貫通孔
【図１】
2015182525.tif 000003
【図２】
2015182525.tif 000004
【図３】
2015182525.tif 000005
【図４】
2015182525.tif 000006
【図５】
2015182525.tif 000007
【手続補正書】
【提出日】平成28年6月29日(2016.6.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ｐ型半導体層と、
前記ｐ型半導体層の第１主面に配されたｎ型半導体層と、
前記ｎ型半導体層の第１主面に配された、厚さ方向に貫通した貫通孔を有している絶縁層と、
前記絶縁層の前記貫通孔内で前記ｎ型半導体層の第１主面のうち前記貫通孔内に位置した部分に配された、前記絶縁層よりも厚さが厚い電極と、
前記電極に接触しないように前記絶縁層の第１主面に配された、仕事関数が前記ｎ型半導体層よりも小さい導体層とを備えている太陽電池素子。
【請求項２】
前記ｐ型半導体層の主面のうち前記ｎ型半導体層が配された第１主面とは反対側に位置した第２主面に配された、厚さ方向に貫通した第２貫通孔を有している第２絶縁層と、
前記第２絶縁層の前記第２貫通孔内で前記ｐ型半導体層の第２主面のうち前記第２貫通孔内に位置した部分に配された、前記第２絶縁層よりも厚さが厚い第２電極と、
前記第２電極に接触しないように前記第２絶縁層上に配された、仕事関数が前記ｐ型半導体層よりも大きい第２導体層とをさらに備えている請求項１に記載の太陽電池素子。
【請求項３】
ｎ型半導体層と、
前記ｎ型半導体層の第１主面に配されたｐ型半導体層と、
前記ｐ型半導体層の第１主面に配された、厚さ方向に貫通した貫通孔を有している絶縁層と、
前記絶縁層の前記貫通孔内で前記ｐ型半導体層の第１主面のうち前記貫通孔内に位置した部分に配された、前記絶縁層よりも厚さが厚い電極と、
前記電極に接触しないように前記絶縁層の第１主面に配された、仕事関数が前記ｐ型半導体層よりも大きい導体層とを備えている太陽電池素子。
【請求項４】
前記導体層は、透光性の材料で形成されているとともに第１主面が受光面である請求項１乃至３のいずれかに記載の太陽電池素子。
【請求項５】
請求項１に記載の太陽電池素子において、
前記導体層の仕事関数は、前記電極の仕事関数よりも大きい、太陽電池素子。
【請求項６】
請求項３に記載の太陽電池素子において、
前記導体層の仕事関数は、前記電極の仕事関数よりも小さい、太陽電池素子。
【請求項７】
前記導体層には電圧を印加しない、請求項１乃至４のいずれかに記載の太陽電池素子。
【国際調査報告】
2015182525.tif 000008
2015182525.tif 000009