(57)【要約】  第１入出力ポート（Ｐ１）（又は第３入出力ポート（Ｐ３））から第２入出力ポート（Ｐ２）（又は第４入出力ポート（Ｐ４））への絶縁方向の電力伝送は、フルブリッジ回路及び変圧器（３０）を介して行う。第１入出力ポート（Ｐ１）（又は第２入出力ポート（Ｐ２））から第３入出力ポート（Ｐ３）（又は第４入出力ポート（Ｐ４））への非絶縁方向の電力伝送は、フルブリッジ回路及びインダクタ（Ｌｕ１，Ｌｖ１）（又はインダクタ（Ｌｕ２，Ｌｖ２））を介して行う。これにより、電力伝送時に生じる導体損失を抑制できる電力変換装置を提供する。
2016103819.tif 000002
【特許請求の範囲】
【請求項１】
第１入出力ポート及び第２入出力ポートと、
前記第１入出力ポートに接続された第１フルブリッジ回路と、
前記第２入出力ポートに接続された第２フルブリッジ回路と、
磁気結合する第１コイル及び第２コイルを有し、前記第１コイルが前記第１フルブリッジ回路の第１中点及び第２中点に接続され、前記第２コイルが前記第２フルブリッジ回路の第１中点及び第２中点に接続された変圧器と、
前記第１コイル及び前記第１フルブリッジ回路の間、又は、前記第２コイル及び前記第２フルブリッジ回路の間の少なくとも一方に設けられたインダクタンス成分と、
第１端が、前記第１フルブリッジ回路の前記第１中点、又は前記第２フルブリッジ回路の前記第１中点に接続された第１インダクタと、
第１端が、前記第１フルブリッジ回路の前記第２中点、又は前記第２フルブリッジ回路の前記第２中点に接続された第２インダクタと、
前記第１インダクタ及び前記第２インダクタの第２端に接続された第３入出力ポートと、
を備える電力変換装置。
【請求項２】
前記第１インダクタと前記第２インダクタとは、極性が逆となるように結合している、
請求項１に記載の電力変換装置。
【請求項３】
前記第１インダクタは、前記第１端が、前記第１フルブリッジ回路の前記第１中点に接続されており、
前記第２インダクタは、前記第１端が、前記第１フルブリッジ回路の前記第２中点に接続されており、
第１端が、前記第２フルブリッジ回路の前記第１中点に接続された第３インダクタと、
第１端が、前記第２フルブリッジ回路の前記第２中点に接続された第４インダクタと、
前記第３インダクタ及び前記第４インダクタの第２端に接続された第４入出力ポートと、
をさらに備えた請求項１又は２に記載の電力変換装置。
【請求項４】
前記第３インダクタと前記第４インダクタとは、極性が逆となるように結合している、
請求項３に記載の電力変換装置。
【請求項５】
前記第１フルブリッジ回路又は前記第２フルブリッジ回路の少なくとも一方と、前記変圧器との間に接続されたキャパシタ、
を備える請求項１から４の何れかに記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の入出力ポートのうち、任意の入出力ポート間で電力変換を行う電力変換装置に関する。
【背景技術】
【０００２】
特許文献１には、４つの入出力ポートのうち、任意の２つの入出力ポートの間で電力変換を行う電力変換回路が開示されている。この電力変換回路は、２つの入出力ポートを有する１次側変換回路と、その１次側変換回路に磁気結合し、他の２つの入出力ポートを有する２次側変換回路とを備える。そして、１次側変換回路と２次側変換回路とは、センタータップ式の変圧器により磁気結合する。【０００３】
１次側変換回路は１次側フルブリッジ回路を有する。１次側フルブリッジ回路は、変圧器の１次側コイルの両端に接続された２つのインダクタを磁気結合して構成される結合インダクタを有する。また、２次側変換回路は２次側フルブリッジ回路を有する。２次側フルブリッジ回路は、変圧器の２次側コイルの両端に接続された２つのインダクタを磁気結合して構成される結合インダクタを有する。そして、スイッチング周期のオン時間が変更されることで、１次側（又は２次側）にある２つの入出力ポート間（非絶縁方向）の電力変換比率が変更される。また、１次側及び２次側間（絶縁方向）の電力伝送量は、スイッチング周期の位相差によって、制御される。【０００４】
結合インダクタの極性は、１次側及び２次側間（絶縁方向）の電力伝送時に流れる電流に対しては、磁束が弱めあうように接続される。これは、絶縁方向の電力伝送においてはインダクタンスが小さい方が大きな電力を伝送できるためである。また、１次側（又は２次側）にある２つの入出力ポート間（非絶縁方向）の電力伝送時に流れる電流に対しては、磁束が強めあうように接続される。これは、インダクタンスが大きい方が電流リップルを小さくできるためである。【０００５】
１次側及び２次側間（絶縁方向）の電力伝送時では、変圧器は磁性部品として機能するが、１次側（又は２次側）にある２つの入出力ポート間（非絶縁方向）の電力伝送時では、センタータップを挟んで対称となる変圧器の巻線に同相の電流が流れるため、変圧器は磁性部品として機能せず非絶縁方向の電力伝送動作に影響を与えない。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１１−１９３７１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１に記載の電力変換回路においては、前述のように、１次側及び２次側間（絶縁方向）の電力伝送時に、磁束を弱めあうことによりインダクタンスを等価的に小さくしているが、流れる電流は、絶縁方向の電力伝送に寄与しない不要な素子（２つのインダクタ）を流れる。したがって、導体損失が発生するといった問題がある。同様に、非絶縁方向の電力伝送時に流れる電流は、非絶縁方向の電力伝送に寄与しない不要な素子(変圧器のコイル)を流れることによって、導体損失が発生するといった問題がある。【０００８】
また、絶縁方向の電力伝送と非絶縁方向の電力伝送それぞれを設計するために重要なパラメータとなる、結合インダクタの結合率を、精度よく設計することは難しい、といった問題がある。また、変圧器にセンタータップが必要となるため、変圧器の大型化や形状の複雑化といった問題がある。【０００９】
そこで、本発明の目的は、電力伝送時に生じる導体損失を抑制でき、かつ設計が容易で小型化された電力変換装置を提供することにある。
【課題を解決するための手段】
【００１０】
本発明は、第１入出力ポート及び第２入出力ポートと、前記第１入出力ポートに接続された第１フルブリッジ回路と、前記第２入出力ポートに接続された第２フルブリッジ回路と、磁気結合する第１コイル及び第２コイルを有し、前記第１コイルが前記第１フルブリッジ回路の第１中点及び第２中点に接続され、前記第２コイルが前記第２フルブリッジ回路の第１中点及び第２中点に接続された変圧器と、前記第１コイル及び前記第１フルブリッジ回路の間、又は、前記第２コイル及び前記第２フルブリッジ回路の間の少なくとも一方に設けられたインダクタンス成分と、第１端が、前記第１フルブリッジ回路の前記第１中点、又は前記第２フルブリッジ回路の前記第１中点に接続された第１インダクタと、第１端が、前記第１フルブリッジ回路の前記第２中点、又は前記第２フルブリッジ回路の前記第２中点に接続された第２インダクタと、前記第１インダクタ及び前記第２インダクタの第２端に接続された第３入出力ポートと、を備えることを特徴とする。【００１１】
この構成では、電流がそれぞれに必要な素子を通過するように、第１入出力ポート及び第２入出力ポート間（絶縁方向）の電力伝送時の電流経路と、第１入出力ポート及び第３入出力ポート間（非絶縁方向）の電力伝送時の電流経路とを設定することができる。これにより、絶縁方向及び非絶縁方向の電力伝送時に流れる電流が、不要な素子を流れないため、導体損失の発生を抑制できる。また、絶縁方向の電力伝送に関わるインダクタと非絶縁方向の電力伝送に関わるインダクタをそれぞれ独立に設計できるため、設計が容易となる。また、変圧器にセンタータップが不要であるため、変圧器の構造の簡易化と小型化を実現できる。【００１２】
本発明に係る電力変換装置では、前記第１インダクタと前記第２インダクタとは、極性が逆となるように結合していることが好ましい。【００１３】
この構成では、磁気結合によりリップル電流がキャンセルされるため、インダクタを小型化できる。【００１４】
本発明に係る電力変換装置は、前記第１インダクタは、前記第１端が、前記第１フルブリッジ回路の前記第１中点に接続されており、前記第２インダクタは、前記第１端が、前記第１フルブリッジ回路の前記第２中点に接続されており、第１端が、前記第２フルブリッジ回路の前記第１中点に接続された第３インダクタと、第１端が、前記第２フルブリッジ回路の前記第２中点に接続された第４インダクタと、前記第３インダクタ及び前記第４インダクタの第２端に接続された第４入出力ポートと、をさらに備えたことが好ましい。【００１５】
この構成では、電流がそれぞれに必要な素子を通過するように、第２入出力ポート及び第１入出力ポート間（絶縁方向）の電力伝送時の電流経路と、第２入出力ポート及び第４入出力ポート間（非絶縁方向）の電力伝送時の電流経路とを設定することができる。これにより、絶縁方向及び非絶縁方向の電力伝送時に流れる電流が、不要な素子を流れないため、導体損失の発生を抑制できる。また、絶縁方向と非絶縁方向とでの電流経路が異なるため、各経路において、磁性部品を独立して設計できる。また、変圧器にセンタータップが不要であるため、変圧器の構造の簡易化と小型化を実現できる。【００１６】
本発明に係る電力変換装置では、前記第３インダクタと前記第４インダクタとは、極性が逆となるように結合していることが好ましい。【００１７】
この構成では、磁気結合によりリップル電流がキャンセルされるため、インダクタを小型化できる。【００１８】
本発明に係る電力変換装置は、前記第１フルブリッジ回路又は前記第２フルブリッジ回路の少なくとも一方と、前記変圧器との間に接続されたキャパシタを備えることが好ましい。【００１９】
この構成では、キャパシタを設けることで変圧器での偏磁の発生を防止できる。
【発明の効果】
【００２０】
本発明によれば、絶縁方向及び非絶縁方向の電力伝送時に流れる電流が不要な素子を流れないため、導体損失の発生を抑制できる。また、絶縁方向の電力伝送に関わるインダクタと非絶縁方向の電力伝送に関わるインダクタをそれぞれ独立に設計できるため、設計が容易となる。また、変圧器にセンタータップが不要であるため、変圧器の構造の簡易化と小型化を実現できる。
【図面の簡単な説明】
【００２１】
【図１】実施形態１に係る電力変換装置の回路図
【図２】制御部の機能を示すブロック図
【図３】電力変換装置の１次側変換回路各部の電圧波形及び電流波形を示す図
【図４】電力変換装置が降圧回路として機能する場合の電流経路を説明するための図
【図５】電力変換装置がＤＡＢコンバータ回路として機能する場合の電流経路を説明するための図
【図６】電力変換装置がＤＡＢコンバータ回路として機能する場合の電流経路を説明するための図
【図７】電力変換装置がＤＡＢコンバータ回路として機能する場合の電流経路を説明するための図
【図８】実施形態２に係る電力変換装置の回路図
【図９】実施形態３に係る電力変換装置の回路図
【図１０】実施形態４に係る電力変換装置の回路図
【発明を実施するための形態】
【００２２】
（実施形態１）
図１は、実施形態１に係る電力変換装置１の回路図である。
【００２３】
電力変換装置１は、磁気結合する１次コイル３１（本発明に係る「第１コイル」）と２次コイル３２（本発明に係る「第２コイル」）とを有する変圧器３０を備えている。変圧器３０の１次側には、入出力端子ＩＯ１，ＩＯ２を有する第１入出力ポートＰ１と、入出力端子ＩＯ２，ＩＯ３を有する第３入出力ポートＰ３とが設けられている。２次側には、入出力端子ＩＯ４，ＩＯ５を有する第２入出力ポートＰ２と、入出力端子ＩＯ５，ＩＯ６を有する第４入出力ポートＰ４とが設けられている。電力変換装置１は、４つの入出力ポートＰ１〜Ｐ４のうち、任意の２つのポート間で電力変換を行う。
【００２４】
以下では、変圧器３０の１次側に形成される回路を１次側変換回路１０と言い、２次側に形成される回路を２次側変換回路２０と言う。１次側変換回路１０は、変圧器３０の１次コイル３１を含む。２次側変換回路２０は、変圧器３０の２次コイル３２を含む。すなわち、１次側変換回路１０と２次側変換回路２０とは、１次コイル３１と２次コイル３２とにより磁気結合する。
【００２５】
１次側変換回路１０から２次側変換回路２０（又はその逆）への電力伝送は「絶縁方向の電力伝送」と言う。また、１次側変換回路１０（又は２次側変換回路２０）内での電力伝送、例えば、第１入出力ポートＰ１から第３入出力ポート間の電力伝送は「非絶縁方向の電力伝送」と言う。
【００２６】
まず、１次側変換回路１０について説明する。
【００２７】
１次側変換回路１０は１次側フルブリッジ回路を備える。１次側フルブリッジ回路は、本発明に係る「第１フルブリッジ回路」に相当する。以下では、１次側フルブリッジ回路は、単にフルブリッジ回路と言う。フルブリッジ回路は、スイッチ素子Ｑ１１，Ｑ１２，Ｑ１３，Ｑ１４を有する。スイッチ素子Ｑ１１，Ｑ１２，Ｑ１３，Ｑ１４は、ｎ型ＭＯＳ−ＦＥＴである。スイッチ素子Ｑ１１，Ｑ１２，Ｑ１３，Ｑ１４のゲートには、１次側ドライバ３３からゲート信号が入力される。これにより、各スイッチ素子Ｑ１１，Ｑ１２，Ｑ１３，Ｑ１４はオンオフする。
【００２８】
スイッチ素子Ｑ１１，Ｑ１２が直列接続された第１アーム対と、スイッチ素子Ｑ１３，Ｑ１４が直列接続された第２アーム対とは並列接続され、入出力端子ＩＯ１，ＩＯ２に接続されている。スイッチ素子Ｑ１１，Ｑ１２の接続点（本発明に係る「第１中点」）は、インダクタＬ１を介して変圧器３０の１次コイル３１の第１端に接続されている。スイッチ素子Ｑ１３，Ｑ１４の接続点（本発明に係る「第２中点」）は、変圧器３０の１次コイル３１の第２端に接続されている。
【００２９】
インダクタＬ１は、絶縁方向の電力伝送時の変圧を調整するための素子であり、本発明に係る「インダクタンス成分」に相当する。このインダクタＬ１は、実素子であってもよいし、変圧器３０の漏れインダクタンスであってもよい。
【００３０】
また、スイッチ素子Ｑ１１，Ｑ１２の接続点は、インダクタＬｕ１を介して入出力端子ＩＯ３にも接続されている。スイッチ素子Ｑ１３，Ｑ１４の接続点は、インダクタＬｖ１を介して入出力端子ＩＯ３にも接続されている。インダクタＬｕ１は、本発明に係る「第１インダクタ」に相当する。インダクタＬｖ１は、本発明に係る「第２インダクタ」に相当する。
【００３１】
スイッチ素子Ｑ１１〜Ｑ１４と、インダクタＬｕ１，Ｌｖ１とにより、第１入出力ポートＰ１と、第３入出力ポートＰ３との間には、昇降圧回路が形成される。詳しくは、第１入出力ポートＰ１から第３入出力ポートＰ３までの経路に着目した場合、第１入出力ポートＰ１と第３入出力ポートＰ３との間には降圧回路が形成されている。また、第３入出力ポートＰ３から第１入出力ポートＰ１までの経路に着目した場合、第３入出力ポートＰ３と第１入出力ポートＰ１との間には昇圧回路が形成されている。したがって、第１入出力ポートＰ１から入力された電圧は、降圧されて第３入出力ポートＰ３から出力される。また、第３入出力ポートＰ３から入力された電圧は、昇圧されて第１入出力ポートＰ１から出力される。
【００３２】
ブリッジ回路と第３入出力ポートＰ３とをインダクタＬｕ１，Ｌｖ１を介して接続することで、非絶縁方向の電力伝送時に第１入出力ポートＰ１から第３入出力ポートＰ３（又はその逆）に流れる電流は１次コイル３１を通らない。したがって、非絶縁方向の電力伝送時に１次コイル３１に電流が流れることにより生じる導体損失を抑制できる。
【００３３】
次に、２次側変換回路２０について説明する。
【００３４】
２次側変換回路２０は２次側フルブリッジ回路を備える。２次側フルブリッジ回路は、本発明に係る「第２フルブリッジ回路」に相当する。以下では、２次側フルブリッジ回路は、単にフルブリッジ回路と言う。このフルブリッジ回路は、スイッチ素子Ｑ２１，Ｑ２２，Ｑ２３，Ｑ２４を有する。スイッチ素子Ｑ２１，Ｑ２２，Ｑ２３，Ｑ２４はｎ型ＭＯＳ−ＦＥＴである。スイッチ素子Ｑ２１，Ｑ２２，Ｑ２３，Ｑ２４のゲートには、２次側ドライバ３４からゲート信号が入力される。これにより、各スイッチ素子Ｑ２１，Ｑ２２，Ｑ２３，Ｑ２４はオンオフする。
【００３５】
スイッチ素子Ｑ２１，Ｑ２２が直列接続された第３アーム対と、スイッチ素子Ｑ２３，Ｑ２４が直列接続された第４アーム対とは並列接続され、入出力端子ＩＯ４，ＩＯ５に接続されている。スイッチ素子Ｑ２１，Ｑ２２の接続点（本発明に係る「第１中点」）は、インダクタＬ２を介して変圧器３０の２次コイル３２の第１端に接続されている。スイッチ素子Ｑ２３，Ｑ２４の接続点（本発明に係る「第２中点」）は、変圧器３０の２次コイル３２の第２端に接続されている。
【００３６】
インダクタＬ２は、絶縁方向の電力伝送時の変圧を調整するための素子であり、本発明に係る「インダクタンス成分」に相当する。このインダクタＬ２は、実素子であってもよいし、変圧器３０の漏れインダクタンスを利用してもよい。
【００３７】
また、スイッチ素子Ｑ２１，Ｑ２２の接続点は、インダクタＬｕ２を介して入出力端子ＩＯ６にも接続されている。スイッチ素子Ｑ２３，Ｑ２４の接続点は、インダクタＬｖ２を介して入出力端子ＩＯ６にも接続されている。インダクタＬｕ２は、本発明に係る「第３インダクタ」に相当する。インダクタＬｖ２は、本発明に係る「第４インダクタ」に相当する。
【００３８】
スイッチ素子Ｑ２１〜Ｑ２４と、インダクタＬｕ２，Ｌｖ２とにより、第２入出力ポートＰ２と、第４入出力ポートＰ４との間には、昇降圧回路が形成される。詳しくは、第２入出力ポートＰ２から第４入出力ポートＰ４までの経路に着目した場合、第２入出力ポートＰ２と第４入出力ポートＰ４との間には降圧回路が形成されている。また、第４入出力ポートＰ４から第２入出力ポートＰ２までの経路に着目した場合、第４入出力ポートＰ４と第２入出力ポートＰ２との間には昇圧回路が形成されている。したがって、第２入出力ポートＰ２から入力された電圧は、降圧されて第４入出力ポートＰ４から出力される。また、第４入出力ポートＰ４から入力された電圧は、昇圧されて第２入出力ポートＰ２から出力される。
【００３９】
ブリッジ回路と第４入出力ポートＰ４とをインダクタＬｕ２，Ｌｖ２を介して接続することで、非絶縁方向の電力伝送時に第２入出力ポートＰ２から第４入出力ポートＰ４（又はその逆）に流れる電流は２次コイル３２を通らない。したがって、非絶縁方向の電力伝送時に２次コイル３２に電流が流れることにより生じる導体損失を抑制できる。
【００４０】
電力変換装置１は制御部３５を備えている。制御部３５は、１次側ドライバ３３及び２次側ドライバ３４それぞれへ制御信号を出力する。この制御信号が入力された１次側ドライバ３３及び２次側ドライバ３４は、各スイッチ素子へゲート信号を出力する。
【００４１】
なお、本実施形態では、１次側変換回路１０のフルブリッジ回路を、本発明に係る「第１フルブリッジ回路」とし、２次側変換回路２０のフルブリッジ回路を、本発明に係る「第２フルブリッジ回路」としているが、逆であってもよい。すなわち、１次側変換回路１０のフルブリッジ回路を、本発明に係る「第２フルブリッジ回路」とし、２次側変換回路２０のフルブリッジ回路を、本発明に係る「第１フルブリッジ回路」としてもよい。この場合、インダクタＬｕ２が、本発明に係る「第１インダクタ」に相当し、インダクタＬｖ２が、本発明に係る「第２インダクタ」に相当する。また、インダクタＬｕ１が、本発明に係る「第３インダクタ」に相当し、インダクタＬｖ１が、本発明に係る「第４インダクタ」に相当する。さらに、１次コイル３１が本発明に係る「第２コイル」に相当し、２次コイル３２が本発明に係る「第１コイル」に相当する。
【００４２】
また、電力変換装置１はインダクタＬ１，Ｌ２を備えているが、インダクタＬ１，Ｌ２の少なくとも何れか一方のみを備えていればよい。
【００４３】
図２は制御部３５の機能を示すブロック図である。制御部３５は、電力変換モード決定部３５１と、位相差決定部３５２と、Ｄｕｔｙ比決定部３５３と、１次側出力部３５４と、２次側出力部３５５とを備える。
【００４４】
電力変換モード決定部３５１は、例えば、制御部３５に入力された外部信号に基づいて、電力変換装置１の電力変換モードを決定する。電力変換モードには第１〜第１２モードがある。
【００４５】
第１モードは、第１入出力ポートＰ１から入力された電力を変換して第３入出力ポートＰ３へ出力するモードである。第２モードは、第１入出力ポートＰ１から入力された電力を変換して第２入出力ポートＰ２へ出力するモードである。第３モードは、第１入出力ポートＰ１から入力された電力を変換して第４入出力ポートＰ４へ出力するモードである。なお、第３モードでは、具体的には、第１入出力ポートＰ１→第２入出力ポートＰ２→第４入出力ポートＰ４の順で、電力伝送される。
【００４６】
第４モードは、第３入出力ポートＰ３から入力された電力を変換して第１入出力ポートＰ１へ出力するモードである。第５モードは、第３入出力ポートＰ３から入力された電力を変換して第２入出力ポートＰ２へ出力するモードである。第６モードは、第３入出力ポートＰ３から入力された電力を変換して第４入出力ポートＰ４へ出力するモードである。なお、第５モードでは、具体的には、第３入出力ポートＰ３→第１入出力ポートＰ１→第２入出力ポートＰ２の順で、電力伝送される。第６モードでは、具体的には、第３入出力ポートＰ３→第１入出力ポートＰ１→第２入出力ポートＰ２→第４入出力ポートＰ４の順で、電力伝送される。
【００４７】
第７モードは、第２入出力ポートＰ２から入力された電力を変換して第１入出力ポートＰ１へ出力するモードである。第８モードは、第２入出力ポートＰ２から入力された電力を変換して第３入出力ポートＰ３へ出力するモードである。第９モードは、第２入出力ポートＰ２から入力された電力を変換して第４入出力ポートＰ４へ出力するモードである。なお、第８モードでは、具体的には、第２入出力ポートＰ２→第１入出力ポートＰ１→第３入出力ポートＰ３の順で、電力伝送される。
【００４８】
第１０モードは、第４入出力ポートＰ４から入力された電力を変換して第１入出力ポートＰ１へ出力するモードである。第１１モードは、第４入出力ポートＰ４から入力された電力を変換して第３入出力ポートＰ３へ出力するモードである。第１２モードは、第４入出力ポートＰ４から入力された電力を変換して第２入出力ポートＰ２へ出力するモードである。なお、第１０モードでは、具体的には、第４入出力ポートＰ４→第２入出力ポートＰ２→第１入出力ポートＰ１の順で、電力伝送される。また、第１１モードでは、具体的には、第４入出力ポートＰ４→第２入出力ポートＰ２→第１入出力ポートＰ１→第３入出力ポートＰ３の順で、電力伝送される。
【００４９】
位相差決定部３５２は、電力変換モード決定部３５１が決定したモードに応じて、１次側変換回路１０及び２次側変換回路２０それぞれが有するスイッチ素子のスイッチング周期の位相差φを決定する。決定された位相差φによって、絶縁方向へ電力が伝送される。
【００５０】
Ｄｕｔｙ比決定部３５３は、決定されたモードに応じて、１次側変換回路１０及び２次側変換回路２０それぞれが有するスイッチ素子のＤｕｔｙ比を決定する。決定されたＤｕｔｙ比によって、１次側変換回路１０及び２次側変換回路２０それぞれにおいて電圧が制御（昇圧又は降圧）される。
【００５１】
１次側出力部３５４は、位相差決定部３５２及びＤｕｔｙ比決定部３５３により決定された位相差φ及びＤｕｔｙ比に応じたゲート信号を出力させる。
【００５２】
２次側出力部３５５は、電力変換モード決定部３５１が決定したモードに基づいて、２次側変換回路２０の各スイッチ素子Ｑ２１，Ｑ２２，Ｑ２３，Ｑ２４のゲートへゲート信号を、２次側ドライバ３４から出力させる。これにより、各スイッチ素子Ｑ２１，Ｑ２２，Ｑ２３，Ｑ２４はオンオフする。また、２次側出力部３５５は、位相差決定部３５２及びＤｕｔｙ比決定部３５３により決定された位相差φ及びＤｕｔｙ比に応じたゲート信号を出力させる。
【００５３】
以下に、電力変換装置１の動作について詳述する。この例では、第１入出力ポートＰ１に入力電源を接続し、他ポートに負荷を接続し、第１入出力ポートＰ１から第２入出力ポートＰ２、第３入出力ポートＰ３へ電力伝送する場合について説明する。
【００５４】
図３は、電力変換装置１の１次側変換回路１０各部の電圧波形及び電流波形を示す図である。Ｖｕ１は、スイッチ素子Ｑ１２のドレイン・ソース間電圧、Ｖｖ１は、スイッチ素子Ｑ１４のドレイン・ソース間電圧、Ｖｕ２は、スイッチ素子Ｑ２２のドレイン・ソース間電圧、Ｖｖ２は、スイッチ素子Ｑ２４のドレイン・ソース間電圧である（図１参照）。Ｖｕ１，Ｖｖ１，Ｖｕ２，Ｖｖ２は、何れもオン時間δ（各アーム対のハイサイド側スイッチ素子のオン時間が何れもδ）である。また、Ｖｕ１とＶｖ１との位相差、Ｖｕ２とＶｖ２との位相差は、何れも１８０度（π）である。ＩＬｕはインダクタＬｕ１に流れる電流、ＩＬｖはインダクタＬｖ１に流れる電流、ＩｌはインダクタＬ１に流れる電流である。なお、この例ではδ、φ及びδ＋φは何れもπ未満としている。
【００５５】
まず、第１入出力ポートＰ１から第３入出力ポートＰ３へ電力伝送する場合について説明する。
【００５６】
図４は、電力変換装置１が降圧回路として機能する場合の電流経路を説明するための図である。
【００５７】
図３に示す状態（１）及び状態（２）では、Ｖｕ１がハイ（Ｈ）、Ｖｖ１がロー（Ｌ）である。このとき、スイッチ素子Ｑ１１，Ｑ１４はオン、スイッチ素子Ｑ１２，Ｑ１３はオフである。この場合、図４（Ａ）に示すように、入出力端子ＩＯ１→スイッチ素子Ｑ１１→インダクタＬｕ１→入出力端子ＩＯ３の順に電流ＩＬｕが流れる。また、入出力端子ＩＯ２→スイッチ素子Ｑ１４→インダクタＬｖ１→入出力端子ＩＯ３の順に電流ＩＬｖが流れる。この期間では、インダクタＬｕ１は第１入出力ポートＰ１と第３入出力ポートＰ３の差の電圧で励磁されエネルギーを蓄積し、電流ＩＬｕは増加する。また、インダクタＬｖ１は蓄積されていたエネルギーを放出し、電流ＩＬｖは減少する。
【００５８】
図３に示す状態（３）及び状態（４）では、Ｖｕ１，Ｖｖ１がロー（Ｌ）である。このとき、スイッチ素子Ｑ１１，Ｑ１３はオフ、スイッチ素子Ｑ１２，Ｑ１４はオンである。この場合、図４（Ｂ）に示すように、入出力端子ＩＯ２→スイッチ素子Ｑ１２，Ｑ１４→インダクタＬｕ１，Ｌｖ１→入出力端子ＩＯ３の順に電流ＩＬｕ，ＩＬｖが流れる。この期間では、インダクタＬｕ１及びインダクタＬｖ１は蓄積されていたエネルギーを放出し、電流ＩＬｕ及び電流ＩＬｖは減少する。
【００５９】
図３に示す状態（５）及び状態（６）では、Ｖｕ１がロー（Ｌ）、Ｖｖ１がハイ（Ｈ）である。このとき、スイッチ素子Ｑ１１，Ｑ１４はオフ、スイッチ素子Ｑ１２，Ｑ１３はオンである。この場合、図４（Ｃ）に示すように、入出力端子ＩＯ２→スイッチ素子Ｑ１２→インダクタＬｕ１→入出力端子ＩＯ３の順に電流ＩＬｕが流れる。また、入出力端子ＩＯ１→スイッチ素子Ｑ１３→インダクタＬｖ１→入出力端子ＩＯ３の順に電流ＩＬｖが流れる。この期間では、インダクタＬｕ１は蓄積されていたエネルギーを放出し、電流ＩＬｕは減少する。また、インダクタＬｖ１は第１入出力ポートＰ１と第３入出力ポートＰ３の差の電圧で励磁されエネルギーを蓄積し、電流ＩＬｖは増加する。
【００６０】
図３に示す状態（７）及び状態（８）は、状態（３）及び状態（４）と同じである。その後、状態（１）及び状態（２）となる。
【００６１】
このように、Ｖｕ１及びＶｖ１のハイ・ローが繰り返されることで、第１入出力ポートＰ１から入力された電圧は降圧されて、第３入出力ポートＰ３へ出力される。このときの電圧の降圧比は、オン時間δによって定めることができる。
【００６２】
なお、第３入出力ポートＰ３から第１入出力ポートＰ１への電力変換についても、Ｖｕ１及びＶｖ１のハイ・ローが繰り返されることで、第３入出力ポートＰ３から入力された電圧を昇圧して、第１入出力ポートＰ１へ出力される。そして、昇圧比は、オン時間δによって定めることができる。また、２次側変換回路２０側に関しても、１次側変換回路１０側と同様に説明できる。
【００６３】
このように、非絶縁方向の電力伝送では、インダクタＬ１及び２次コイル３２に電流が流れない。これにより、非絶縁方向の電力伝送時に生じる導体損失を抑制できる。
【００６４】
次に、第１入出力ポートＰ１から第２入出力ポートＰ２へ電力伝送する場合について説明する。
【００６５】
図５、図６及び図７は、電力変換装置１がDual Active Bridge（以下ＤＡＢ）コンバータ回路として機能する場合の電流経路を説明するための図である。
【００６６】
図３に示す状態（１）では、Ｖｕ１がハイ（Ｈ）、Ｖｖ１，Ｖｕ２，Ｖｖ２がロー（Ｌ）である。このとき、スイッチ素子Ｑ１１，Ｑ１４，Ｑ２２，Ｑ２４はオン、スイッチ素子Ｑ１２，Ｑ１３，Ｑ２１，Ｑ２３はオフである。この場合、図５（Ａ）に示すように、１次側変換回路１０側では、入出力端子ＩＯ１→スイッチ素子Ｑ１１→インダクタＬ１→１次コイル３１→スイッチ素子Ｑ１４→入出力端子ＩＯ２の順に電流Ｉ１が流れる。このとき、入出力端子ＩＯ１の電圧はインダクタＬ１と１次コイル３１とに印加され、電流Ｉ１は増加する（図３参照）。１次コイル３１に電圧が印加されることで、変圧器３０の２次コイル３２に電圧が誘起される。そして、２次側変換回路２０側では、２次コイル３２→インダクタＬ２→スイッチ素子Ｑ２２→スイッチ素子Ｑ２４→２次コイル３２の経路に電流が流れる。
【００６７】
図３に示す状態（２）では、Ｖｕ１，Ｖｕ２がハイ（Ｈ）、Ｖｖ１，Ｖｖ２がロー（Ｌ）である。このとき、スイッチ素子Ｑ１１，Ｑ１４，Ｑ２１，Ｑ２４はオン、スイッチ素子Ｑ１２，Ｑ１３，Ｑ２２，Ｑ２３はオフである。この場合、図５（Ｂ）に示すように、１次側変換回路１０側では、状態（１）と同じ経路に電流Ｉ１が流れる。２次側変換回路２０側では、入出力端子ＩＯ５→スイッチ素子Ｑ２４→２次コイル３２→インダクタＬ２→スイッチ素子Ｑ２１→入出力端子ＩＯ４の経路に電流が流れる。この期間において、インダクタＬ１及びインダクタＬ２には入出力端子ＩＯ１の電圧、入出力端子ＩＯ４の電圧、及び変圧器３０のコイルの巻数に応じた電圧が印加され、エネルギーの蓄積または放出が行われる。図３ではエネルギーの蓄積が行われ、電流が増加する例を記載している。
【００６８】
図３に示す状態（３）では、Ｖｕ２がハイ（Ｈ）、Ｖｕ１，Ｖｖ１，Ｖｖ２がロー（Ｌ）である。このとき、スイッチ素子Ｑ１２，Ｑ１４，Ｑ２１，Ｑ２４はオン、スイッチ素子Ｑ１１，Ｑ１３，Ｑ２２，Ｑ２３はオフである。この場合、インダクタＬ１に蓄えられたエネルギーにより、図５（Ｃ）に示すように、インダクタＬ１→１次コイル３１→スイッチ素子Ｑ１４→スイッチ素子Ｑ１２→インダクタＬ１の経路に電流Ｉ１が流れる。このとき、電流Ｉ１は減少する（図３参照）。２次側変換回路２０側では、インダクタＬ２に蓄えられたエネルギーにより、状態（２）と同じ経路に電流が流れる。
【００６９】
図３に示す状態（４）では、Ｖｕ１，Ｖｖ１，Ｖｕ２，Ｖｖ２がロー（Ｌ）である。このとき、スイッチ素子Ｑ１２，Ｑ１４，Ｑ２２，Ｑ２４はオン、スイッチ素子Ｑ１１，Ｑ１３，Ｑ２１，Ｑ２３はオフである。この場合、図６（Ａ）に示すように、１次側変換回路１０側では、状態（３）と同じ経路に電流Ｉ１が流れる。２次側変換回路２０側では、状態（１）と同じ経路に電流が流れる。この期間において、インダクタＬ１及びインダクタＬ２は短絡状態となり、電流Ｉ１及び電流Ｉ２は一定となる。
【００７０】
図３に示す状態（５）では、Ｖｖ１がハイ（Ｈ）、Ｖｕ１，Ｖｕ２，Ｖｖ２がロー（Ｌ）である。このとき、スイッチ素子Ｑ１２，Ｑ１３，Ｑ２２，Ｑ２４はオン、スイッチ素子Ｑ１１，Ｑ１４，Ｑ２１，Ｑ２３はオフである。この場合、図６（Ｂ）に示すように、１次側変換回路１０側では、入出力端子ＩＯ１→スイッチ素子Ｑ１３→１次コイル３１→インダクタＬ１→スイッチ素子Ｑ１２→入出力端子ＩＯ２の経路に電流Ｉ１が流れる。このとき、入出力端子ＩＯ１の電圧はインダクタＬ１と１次コイル３１に状態（１）とは逆に印加され、電流Ｉ１は、状態（１）〜（４）までと逆方向に流れる。このため、変圧器３０の２次コイル３２には、状態（１）〜（４）とは正負が逆の電圧が誘起される。そして、２次側変換回路２０側では、２次コイル３２→スイッチ素子Ｑ２４→スイッチ素子Ｑ２２→インダクタＬ２→２次コイル３２の経路に電流が流れる。
【００７１】
図３に示す状態（６）では、Ｖｖ１，Ｖｖ２がハイ（Ｈ）、Ｖｕ１，Ｖｕ２がロー（Ｌ）である。このとき、スイッチ素子Ｑ１２，Ｑ１３，Ｑ２２，Ｑ２３はオン、スイッチ素子Ｑ１１，Ｑ１４，Ｑ２１，Ｑ２４はオフである。この場合、図６（Ｃ）に示すように、１次側変換回路１０側では、状態（５）と同じ経路に電流Ｉ１が流れる。２次側変換回路２０側では、入出力端子ＩＯ５→スイッチ素子Ｑ２２→インダクタＬ２→２次コイル３２→スイッチ素子Ｑ２３→入出力端子ＩＯ４の経路に電流が流れる。この期間においても状態（２）と同様に、インダクタＬ１及びインダクタＬ２には入出力端子ＩＯ１の電圧、入出力端子ＩＯ４の電圧、及び変圧器３０のコイルの巻数に応じた電圧が印加され、エネルギーの蓄積または放出が行われる。
【００７２】
図３に示す状態（７）では、Ｖｖ２がハイ（Ｈ）、Ｖｖ１，Ｖｕ１，Ｖｕ２がロー（Ｌ）である。このとき、スイッチ素子Ｑ１２，Ｑ１４，Ｑ２２，Ｑ２３はオン、スイッチ素子Ｑ１１，Ｑ１３，Ｑ２１，Ｑ２４はオフである。この場合、インダクタＬ１に蓄えられたエネルギーにより、図７（Ａ）に示すように、１次側変換回路１０側では、インダクタＬ１→スイッチ素子Ｑ１２→スイッチ素子Ｑ１４→１次コイル３１→インダクタＬ１の経路に電流Ｉ１が流れる。２次側変換回路２０側では、インダクタＬ２に蓄えられたエネルギーにより、状態（６）と同じ経路に電流が流れる。
【００７３】
図３に示す状態（８）では、Ｖｖ１，Ｖｕ１，Ｖｖ２，Ｖｕ２がロー（Ｌ）である。このとき、スイッチ素子Ｑ１２，Ｑ１４，Ｑ２２，Ｑ２４はオン、スイッチ素子Ｑ１１，Ｑ１３，Ｑ２１，Ｑ２３はオフである。この場合、図７（Ｂ）に示すように、１次側変換回路１０側では、状態（７）と同じ経路に電流Ｉ１が流れる。２次側変換回路２０側では、状態（５）と同じ経路に電流が流れる。この期間において、インダクタＬ１及びインダクタＬ２は短絡状態となり、電流Ｉ１及び電流Ｉ２は一定となる。
【００７４】
このように、１次側変換回路１０側では、第１アーム対と第２アーム対とを位相差１８０度（π）でスイッチング動作させ、２次側変換回路２０側では、第３アーム対と第４アーム対とを位相差１８０度（π）でスイッチング動作させる。そして、１次側変換回路１０側と２次側変換回路２０側とのスイッチ素子のスイッチング周期の位相差を調整することにより、第１入出力ポートＰ１に入力された電力を変換して第２入出力ポートＰ２に伝送できる。
【００７５】
そして、絶縁方向の電力伝送時には、非絶縁方向の電力伝送に必要なインダクタＬｕ１，Ｌｖ１等に電流が流れないため、絶縁方向の電力伝送時に生じる導体損失を抑制できる。
【００７６】
なお、第３入出力ポートＰ３から第１入出力ポートＰ１への電力伝送についても、同様に説明できる。
【００７７】
以上のように、電力変換装置１は、絶縁方向と非絶縁方向との電力伝送時に流れる電流は、それぞれ必要な素子を経由する経路に流れるため、導体損失の発生を抑制でき、効率よく電力伝送できる。また、絶縁方向と非絶縁方向とで、経由する磁性部品が異なるため、各経路において、磁性部品を独立して設計できる。例えば、インダクタＬｕ１，Ｌｖ１のインダクタンスは、絶縁方向の電力伝送を考慮することなく、設計できる。また、変圧器３０にセンタータップが不要であるため、トランスの構造の簡易化と小型化を実現できる。
【００７８】
（実施形態２）
図８は、実施形態２に係る電力変換装置２の回路図である。
【００７９】
この例では、電力変換装置２の変圧器３０の１次側には、第１入出力ポートＰ１と、入出第３入出力ポートＰ３とが設けられ、２次側には第２入出力ポートＰ２が設けられている。すなわち、電力変換装置２は、３つの入出力ポートＰ１〜Ｐ３のうち、任意の２つのポート間で電力変換を行う。
【００８０】
電力変換装置２が備える１次側変換回路１０は、実施形態１と同じである。２次側変換回路２１は、実施形態１に係る２次側変換回路２０のインダクタＬ２、インダクタＬｕ２，Ｌｖ２、及び第４入出力ポートＰ４を備えない構成である。
【００８１】
なお、電力変換装置が三つの入出力ポートを備える構成として、１次側変換回路が入出力ポートを一つ備え、２次側変換回路が入出力ポートを二つ備える構成であってもよい。この場合、１次側変換回路はインダクタＬｕ１，Ｌｖ１を備えず、２次側変換回路はインダクタＬｕ２，Ｌｖ２（図１参照）を備える構成となる。
【００８２】
電力変換装置２が三つの入出力ポートＰ１，Ｐ２，Ｐ３を備える場合であっても、絶縁方向と非絶縁方向との電力伝送時に流れる電流は、それぞれ異なる経路に流れるため、導体損失の発生を抑制でき、効率よく電力伝送できる。
【００８３】
（実施形態３）
図９は、実施形態３に係る電力変換装置３の回路図である。
【００８４】
この例では、１次側変換回路１３は、実施形態１に係る１次側変換回路１０が備えるインダクタＬｕ１，Ｌｖ１を、極性が逆となるように磁気結合する結合インダクタとした構成である。また、２次側変換回路２３は、実施形態１に係る２次側変換回路２０が備えるインダクタＬｕ２，Ｌｖ２を、極性が逆となるように磁気結合する結合インダクタとした構成である。インダクタＬｕ１，Ｌｖ１が、極性が逆となるように磁気結合することで、インダクタを流れるリップル電流をキャンセルすることができるため、インダクタＬｕ１，Ｌｖ１を小型化できる。同様に、インダクタＬｕ２，Ｌｖ２を小型化できる。
【００８５】
なお、インダクタＬｕ１，Ｌｖ１又はインダクタＬｕ２，Ｌｖ２の一方のみが磁気結合する結合インダクタとしてもよい。
【００８６】
（実施形態４）
図１０は、実施形態４に係る電力変換装置４の回路図である。
【００８７】
この例では、１次側変換回路１４において、１次コイル３１にキャパシタＣ１が直列接続されている。このキャパシタＣ１を挿入することで、変圧器３０での偏磁の発生を防止できる。本実施形態では、絶縁方向の電力伝送時と、非絶縁方向の電力伝送時とでは、電流経路が異なる。このため、キャパシタＣ１を設けることができる。
【００８８】
なお、キャパシタＣ１は、偏磁の発生を防止するため以外にも用いてもよい。例えば、インダクタＬ１とでＬＣ共振回路を構成してもよいし、インダクタＬ１及び１次コイル３１とでＬＬＣ共振回路を構成してもよい。
【００８９】
仮に、絶縁方向と非絶縁方向との電力伝送の電流経路が同じである場合、偏磁防止用のキャパシタを設けた場合、非絶縁方向の電力伝送（昇圧又は降圧）に影響が及ぶ。しかしながら、本実施形態に係る電力変換装置４では、実施形態１で説明したように、絶縁方向と非絶縁方向との電力伝送の電流経路は異なるため、絶縁方向の電力伝送の電流経路のみにキャパシタＣ１を設けることができる。
【符号の説明】
【００９０】
Ｃ１…キャパシタ
ＩＯ１，ＩＯ２，ＩＯ３，ＩＯ４，ＩＯ５，ＩＯ６…入出力端子
Ｌ１，Ｌ２…インダクタ（インダクタンス素子）
Ｌｕ１…インダクタ（第１インダクタ）
Ｌｖ１…インダクタ（第２インダクタ）
Ｌｕ２…インダクタ（第３インダクタ）
Ｌｖ２…インダクタ（第４インダクタ）
Ｐ１…第１入出力ポート
Ｐ２…第２入出力ポート
Ｐ３…第３入出力ポート
Ｐ４…第４入出力ポート
Ｑ１１，Ｑ１２，Ｑ１３，Ｑ１４…スイッチ素子
Ｑ２１，Ｑ２２，Ｑ２３，Ｑ２４…スイッチ素子
１，２，３，４…電力変換装置
１０，１３，１４…１次側変換回路
２０，２１，２３…２次側変換回路
３０…変圧器
３１…１次コイル
３２…２次コイル
３３…１次側ドライバ
３４…２次側ドライバ
３５…制御部
３５１…電力変換モード決定部
３５２…位相差決定部
３５３…Ｄｕｔｙ比決定部
３５４…１次側出力部
３５５…２次側出力部
【図１】
2016103819.tif 000003
【図２】
2016103819.tif 000004
【図３】
2016103819.tif 000005
【図４】
2016103819.tif 000006
【図５】
2016103819.tif 000007
【図６】
2016103819.tif 000008
【図７】
2016103819.tif 000009
【図８】
2016103819.tif 000010
【図９】
2016103819.tif 000011
【図１０】
2016103819.tif 000012
【国際調査報告】
2016103819.tif 000013
2016103819.tif 000014