(57)【要約】  放電開始電圧を低くでき、絶縁性劣化耐性を向上させることができるＥＳＤ保護素子を提供する。  そのＥＳＤ保護素子は、セラミック素体と、セラミック素体に埋設された放電補助電極と、セラミック素体に埋設され、放電補助電極の一方の主面に接合された第１放電電極と、セラミック素体に埋設され、第１放電電極から分離するように放電補助電極の一方の主面に接合された第２放電電極と、を備え、放電補助電極は、導電性部材を含んでなり、第１放電電極が接合されかつ第２放電電極側に延在する第１放電補助電極と、第１放電補助電極より少ない導電性部材を含んでなる第２放電補助電極と、を含む。
2017018063.tif 000002
【特許請求の範囲】
【請求項１】
セラミック素体と、
前記セラミック素体に埋設された放電補助電極と、
前記セラミック素体に埋設され、前記放電補助電極の一方の主面に接合された第１放電電極と、
前記セラミック素体に埋設され、前記第１放電電極から分離するように前記放電補助電極の一方の主面に接合された第２放電電極と、
を備え、
前記放電補助電極は、
導電性部材を含んでなり、前記第１放電電極が接合されかつ前記第２放電電極側に延在する第１放電補助電極と、
前記第１放電補助電極より少ない導電性部材を含んでなる第２放電補助電極と、
を含むことを特徴とするＥＳＤ保護素子。
【請求項２】
前記第２放電補助電極は、前記第２放電電極に接合されかつ前記第１放電電極側に延在する請求項１記載のＥＳＤ保護素子。
【請求項３】
前記第１放電補助電極の前記第２放電電極側に延在する延在長と、前記第２放電補助電極の前記第１放電電極側に延在する延在長とが異なる請求項２に記載のＥＳＤ保護素子。
【請求項４】
前記第１放電補助電極の前記第２放電電極側に延在する延在長が、前記第２放電補助電極の前記第１放電電極側に延在する延在長より大きい請求項３に記載のＥＳＤ保護素子。
【請求項５】
前記セラミック素体は空洞を有し、少なくとも前記第１放電電極と前記第２放電電極の間に位置する前記一方の主面が前記空洞内に露出する請求項１〜４のいずれか１つに記載のＥＳＤ保護素子。
【請求項６】
前記放電補助電極と前記セラミック素体の間に、前記セラミック素体に含まれる成分の前記放電補助電極への混入を抑制するシール層を含む請求項１〜５のいずれか１つに記載のＥＳＤ保護素子。
【請求項７】
前記空洞内の前記セラミック素体の表面がさらに、前記シール層に覆われている請求項６に記載のＥＳＤ保護素子。
【請求項８】
前記導電性部材は、金属材料と半導体材料を含む請求項１〜７のいずれか１つに記載のＥＳＤ保護素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＥＳＤ保護素子デバイスに関する。
【背景技術】
【０００２】
ＥＳＤ（Electro-Static Discharge；静電気放電）とは、例えば、人体等が、電子機器等に接触したときに発生する放電現象であり、電子機器の損傷や誤作動の原因になる。ＥＳＤ保護素子は、放電時に発生する過大な電流が電子機器に加わらないようにする素子である。【０００３】
ＥＳＤ保護素子は、一対の放電電極を離間して対向させた構造を有し、過大な電圧が加わると、放電電極間で放電が発生し、静電気をグランド側に導き、回路を保護する。近年、より低電圧で駆動する電子機器が広く用いられるようになってきており、これに伴いＥＳＤ保護素子にもより低い電圧で放電させることができる放電開始電圧の低い素子が求められている。【０００４】
特許文献１には、放電開始電圧の低いＥＳＤ保護素子を提供するために、離間した放電電極間に、導電性部材を含む放電補助電極を設けたＥＳＤ保護素子が開示されている。このＥＳＤ保護素子は、放電補助電極に含まれる導電性部材により沿面放電が生じやすくなり、その結果より低い電圧で放電させることができるとされている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】ＷＯ２００８−１４６５１４
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、近年、より低電圧で放電させることができるとともに、絶縁性劣化耐性の高いＥＳＤ保護素子が求められている。【０００７】
そこで、本発明は、より放電開始電圧を低くでき、絶縁性劣化耐性を向上させることができるＥＳＤ保護素子を提供することを目的とする。
【課題を解決するための手段】
【０００８】
以上の課題を解決するために、本発明に係るＥＳＤ保護素子は、
セラミック素体と、
前記セラミック素体に埋設された放電補助電極と、
前記セラミック素体に埋設され、前記放電補助電極の一方の主面に接合された第１放電電極と、
前記セラミック素体に埋設され、前記第１放電電極から分離するように前記放電補助電極の一方の主面に接合された第２放電電極と、
を備え、
前記放電補助電極は、
導電性部材を含んでなり、前記第１放電電極が接合されかつ前記第２放電電極側に延在する第１放電補助電極と、
前記第１放電補助電極より少ない導電性部材を含んでなる第２放電補助電極と、
を含むことを特徴とする。【０００９】
以上のように構成されたＥＳＤ保護素子は、第２放電補助電極より多く導電性部材を含む第１放電補助電極が第１放電電極に接合されているので、前記第１放電電極が前記第１放電補助電極の接触部において放電が生じやすくなる。
また、第２放電補助電極は、前記第１放電補助電極より少ない導電性部材を含むので、絶縁劣化が抑制される。【００１０】
本発明のある形態のＥＳＤ保護素子では、前記第２放電補助電極は、前記第２放電電極に接合されかつ前記第１放電電極側に延在する。
このようにすると、前記第１放電電極を陰極側とする素子において、陰極側の前記第１放電補助電極の接触部において放電を生じやすくできる。【００１１】
本発明のある形態のＥＳＤ保護素子は、前記第１放電補助電極の前記第２放電電極側に延在する延在長と、前記第２放電補助電極の前記第１放電電極側に延在する延在長とが異なる。
このようにすると、要求特性に合わせて適宜延在長を設定することが可能になり、放電が生じる電圧値と絶縁劣化抑制効果を調整することができる。【００１２】
本発明のある形態のＥＳＤ保護素子は、前記第１放電補助電極の前記第２放電電極側に延在する延在長が、前記第２放電補助電極の前記第１放電電極側に延在する延在長より大きい。
このようにすると、前記第１放電電極を陰極側とする素子において、陰極側の前記第１放電補助電極の接触部においてより放電を生じやすくできる。【００１３】
本発明のある形態のＥＳＤ保護素子は、前記セラミック素体は空洞を有し、少なくとも前記第１放電電極と前記第２放電電極の間に位置する前記一方の主面が前記空洞内に露出する。
このようにすると、放電補助電極に沿った沿面放電に加えて、空洞内において気中放電が生じるのでより放電が生じやすくなる。
また、この空洞部分で放電させることにより、湿気等の外部環境に影響されることなく必要な時に放電できるので、安定した動作が確保できる。【００１４】
本発明のある形態のＥＳＤ保護素子は、前記放電補助電極と前記セラミック素体の間に、前記セラミック素体より焼結温度の高いシール層を含む。
このようにすると、製造時及び放電時において、前記セラミック素体に含まれる成分の前記放電補助電極への混入を抑制することができる。【００１５】
本発明のある形態のＥＳＤ保護素子は、前記シール層に覆われている。
このようにすると、製造時及び放電時において、前記セラミック素体に含まれる成分の前記放電補助電極への混入をより効果的に抑制することができる。【００１６】
本発明のある形態のＥＳＤ保護素子は、前記導電性部材は、金属材料と半導体材料を含む。
このようにすると、要求特性に合わせて適宜金属材料と半導体材料を選択し、各含有率を調整することにより幅広い要求にこたえることが可能になる。
【発明の効果】
【００１７】
以上のように構成された本発明に係るＥＳＤ保護素子によれば、より放電開始電圧を低くでき、絶縁性劣化耐性を向上させることができるＥＳＤ保護素子を提供することが可能になる。
【図面の簡単な説明】
【００１８】
【図１】本発明に係る実施形態１のＥＳＤ保護素子の構成を示す横断面図（ＸＹ平面に平行な断面図）である。
【図２】図１のＢ−Ｂ’線についての縦断面図（Ｚ軸を含む平面に平行な断面図）である。
【図３】図１のＡ−Ａ’線についての縦断面図である。
【図４】図１の一部を拡大して示す横断面図である。
【図５】図３の一部を拡大して示す縦断面図である。
【図６】本発明に係る実施形態２のＥＳＤ保護素子の構成を示す横断面図であり、実施形態２のＥＳＤ保護素子の横断面の一部を拡大して示している。
【図７】実施形態２のＥＳＤ保護素子の構成を示す縦断面図であり、実施形態２のＥＳＤ保護素子の縦断面の一部を拡大して示している。
【図８】本発明に係る実施形態３のＥＳＤ保護素子の構成を示す横断面図であり、実施形態３のＥＳＤ保護素子の横断面の一部を拡大して示している。
【図９】実施形態３のＥＳＤ保護素子の構成を示す縦断面図であり、実施形態３のＥＳＤ保護素子の縦断面の一部を拡大して示している。実施形態１の変形例１に係るＥＳＤ保護素子の一部を拡大して示す縦断面図である。
【図１０】本発明に係る実施形態４のＥＳＤ保護素子の構成を示す横断面図である。
【図１１】図１０のＡ−Ａ’線についての縦断面図である。
【発明を実施するための形態】
【００１９】
以下、図面を参照しながら本発明に係る実施形態のＥＳＤ保護素子について説明する。
【００２０】
実施形態１．
本発明に係る実施形態１のＥＳＤ保護素子１０は、図１等に示すように、セラミック素体８と、セラミック素体８に埋設された放電補助電極５と、セラミック素体８に埋設された第１放電電極１と、第１放電電極１と電気的に分離されてセラミック素体８に埋設された第２放電電極３と、を含む。実施形態１において、セラミック素体８は直方体形状を成し、その両端部に外部電極１ａ，３ａが形成されている。以下、セラミック素体８の外部電極１ａが形成されている端部を第１端部といい、外部電極３ａが形成されている端部を第２端部という。
【００２１】
第１放電電極１は、一端が外部電極１ａに接続され、他端がセラミック素体８の中心を含む縦中心面（中心を含むＹＺ平面）を越えて第２端部寄りに位置するように、例えば、一定の幅に形成される。第２放電電極３は、一端が外部電極３ａに接続され、他端がセラミック素体８の縦中心面を越えて第１端部寄りに位置するように、例えば、一定の幅に形成される。第１放電電極１と第２放電電極３は、例えば、セラミック素体８の中心を含む横中心面（中心を含むＸＹ平面）上に位置しかつ長手方向が互いに平行になるように同一の幅と厚さに形成される。以上のように構成された第１放電電極１と第２放電電極３において、第１放電電極１の他端から所定の長さの部分（以下、第１対向部という。）の側面と第２放電電極３の他端から所定の長さの部分（以下、第２対向部という。）の側面とが横中心面上で対向する。
【００２２】
放電補助電極５は、一方の主面が横中心面上に位置するように形成され、第１放電電極１の対向部の下面と第２放電電極３の対向部の下面とが放電補助電極５の一方の主面に接合される。以上のようにして、実施形態１の第１放電電極１と第２放電電極３は、第１対向部の側面の下端と第２対向部の側面の下端が所定の間隔ｔで放電補助電極５の一方の主面上で対向するように設けられる。
【００２３】
また、実施形態１のＥＳＤ保護素子１０において、セラミック素体８は空洞９を有している。この空洞９は、少なくとも第１放電電極１の第１対向部と第２放電電極３の第２対向部の間に位置する放電補助電極５の一方の主面上に放電空間が形成されるように設けられる。このように空洞９を形成することにより、放電補助電極５に沿った沿面放電に加えて、空洞内において気中放電が生じるのでより放電が生じやすくなる。また、この空洞９で放電させることにより、湿気等の外部環境に影響されることなく必要な時に放電できるので、安定した動作が確保できる。
【００２４】
以上のように構成された実施形態１のＥＳＤ保護素子１０において、放電補助電極５は、導電性部材を含んでおり、放電補助電極５を設けることにより、沿面放電が生じやすくなり、放電開始電圧を低くすることができる。
しかしながら、放電開始電圧を低くしようとして、放電補助電極５の導電性部材の含有量を多くしたり、第１対向部の側面の下端と第２対向部の側面の下端間の間隔ｔを小さくすると、放電を重ねることにより絶縁性が悪化し、絶縁性劣化耐性を満足させることが困難になる。
【００２５】
そこで、本実施形態１のＥＳＤ保護素子１０は、導電性部材を含む第１放電補助電極５ａと第１放電補助電極５ａより導電性部材の含有量が少ない第２放電補助電極５ｂとを含む放電補助電極５を用いて構成している。
【００２６】
第１放電補助電極５ａは、放電開始電圧を低くするために比較的多くの導電性部材を含む絶縁性材料により構成し、例えば、陰極側である第１放電電極を接合して第２放電電極３側に延在させる。第２放電補助電極５ｂは、絶縁性劣化耐性を向上させるために導電性部材の含有量が第１放電補助電極５ａより少ない絶縁性材料により構成し、第２放電電極３を接合して第１放電電極１側に延在させる。
【００２７】
実施形態１のＥＳＤ保護素子１０では、第１放電補助電極５ａを第２放電電極３側に延在させる長さ（第１延在長）及び第２放電補助電極５ｂを第１放電電極１側に延在させる長さ（第２延在長）をそれぞれ第１対向部と第２対向部間の間隔ｔの１／２とし、第１延在長と第２延在長を等しくしている。
【００２８】
以上のように構成された実施形態１のＥＳＤ保護素子１０は、沿面放電の起点となる、陰極側の第１放電電極１と第１放電補助電極５ａと空洞９の接触部（三重点）側の第１放電補助電極５ａの導電性部材の含有量が大きい。これにより、三重点からの電子が放出されやすくなり、放電先端の電子雪崩が生じる電離領域、それに続くプラズマ状態の領域からなるストリーマの形成及びストリーマに続くリーダーの形成が容易になり、放電開始電圧を低くできる。
また、一旦、三重点から電子が放出されてストリーマとリーダーが形成されると、導電性部材の含有量が少ない第２放電補助電極５ｂが存在しても沿面放電の成長は実質的に阻害されることはない。
さらに、導電性部材の含有量が少ない第２放電補助電極５ｂは、放電による絶縁破壊が生じにくいので、放電が繰り返されても高い絶縁性が保持でき、絶縁性劣化耐性を向上させることが可能になる。
【００２９】
したがって、実施形態１のＥＳＤ保護素子１０によれば、放電開始電圧を低くでき、絶縁性劣化耐性を向上させることができるＥＳＤ保護素子を提供することが可能になる。
【００３０】
以上の実施形態１のＥＳＤ保護素子１０では、第１放電補助電極５ａの第１延在長と第２放電補助電極５ｂの第２延在長を等しくしたが、本発明はこれに限定されるものではなく、後述するように、第１放電補助電極５ａの第１延在長と第２放電補助電極５ｂの第２延在長とは異なっていても良い。
【００３１】
実施形態２．
本発明に係る実施形態２のＥＳＤ保護素子２０は、図６及び図７に示すように、放電補助電極２５の構成が実施形態１の放電補助電極５と異なっている以外は、実施形態１のＥＳＤ保護素子１０と同様に構成される。
具体的には、実施形態２の放電補助電極２５は、放電開始電圧を低くするために比較的多くの導電性部材を含む絶縁性材料により構成された２つの第１放電補助電極２５ａ１，２５ａ２と、第１放電補助電極２５ａ１と第１放電補助電極２５ａ２の間に位置し、絶縁性劣化耐性を向上させるために導電性材料の含有量が第１放電補助電極２５ａ１，２５ａ２より少ない第２放電補助電極２５ｂとを含む。
【００３２】
第２放電補助電極２５ｂは、第１放電電極の第１対向部側面の下端から所定の距離だけ離れ、第２放電電極の第２対向部側面の下端から所定の距離だけ離れた位置に設ける。第１放電補助電極２５ａ１は、第１放電電極１を接合して第２放電補助電極２５ｂまで延在させる。第１放電補助電極２５ａ２は、第２放電電極３を接合して第２放電補助電極２５ｂまで延在させる。
【００３３】
以上のように構成された実施形態２のＥＳＤ保護素子２０によっても、実施形態１のＥＳＤ保護素子１０と同様、放電開始電圧を低くでき、絶縁性劣化耐性を向上させることができるＥＳＤ保護素子を提供することが可能になる。
【００３４】
また、実施形態２のＥＳＤ保護素子２０は、導電性材料の含有量が第２放電補助電極２５ｂより多い第１放電補助電極２５ａ１を第１放電電極１に接合して第２放電電極３側に第１延在長ｔ１だけ延在させ、導電性材料の含有量が第２放電補助電極２５ｂより多い第１放電補助電極２５ａ２を第２放電電極３に接合して第１放電電極１側に第１延在長ｔ１だけ延在させている。これにより、入出力に方向性がなく、第１放電電極１及び第２放電電極３のどちらを陰極側とした場合であっても放電開始電圧を低くできる。
【００３５】
また、実施形態２のＥＳＤ保護素子２０は、第１放電補助電極２５ａ１を第２放電電極３側に延在させる第１延在長ｔ１、第１放電補助電極２５ａ２を第１放電電極１側に延在させる第１延在長ｔ１及び第２放電補助電極２５ｂの幅Ｗを適宜設定することにより、放電開始電圧及び絶縁性劣化耐性を要求特性に合わせて設定できる。
【００３６】
実施形態３．
本発明に係る実施形態３のＥＳＤ保護素子３０は、図８及び図９に示すように、放電補助電極５において、第１放電補助電極５ａの第１延在長ｔ１と第２放電補助電極５ｂの第２延在長ｔ２が異なっている以外は、実施形態１のＥＳＤ保護素子１０と同様に構成される。より具体的には、実施形態３のＥＳＤ保護素子３０では、第１放電補助電極５ａの第１延在長ｔ１を第２放電補助電極５ｂの第２延在長ｔ２より長くしている。
【００３７】
以上のように構成された実施形態３のＥＳＤ保護素子３０によっても、実施形態１のＥＳＤ保護素子１０と同様、放電開始電圧を低くでき、絶縁性劣化耐性を向上させることができるＥＳＤ保護素子を提供することが可能になる。
【００３８】
また、実施形態２のＥＳＤ保護素子２０は、第１放電補助電極５ａの第１延在長ｔ１を第２放電補助電極５ｂの第２延在長ｔ２より長くしているので、陰極側の第１放電電極１と第１放電補助電極５ａと空洞９の接触部（三重点）からの電子の放出及び沿面放電の成長がより容易になり、放電開始電圧をさらに低くできる。
【００３９】
実施形態４．
本発明に係る実施形態４のＥＳＤ保護素子４０は、図１０及び図１１に示すように、放電補助電極５及び空洞９を取り囲むシール層４１を形成している点で異なっている以外は実施形態１のＥＳＤ保護素子１０と同様に構成される。
このシール層４１は、セラミック素体８に含まれる成分が第１放電電極１、第２放電電極２及び放電補助電極５への混入を抑制する機能を有する層であり、セラミック素体８より焼結温度の高い絶縁材料により構成される。これにより、製造時におけるセラミック素体８成分の第１放電電極１、第２放電電極２及び放電補助電極５への混入を抑制することができ、製造バラツキを小さくできる。また。放電時に生じる熱によるセラミック素体８成分の第１放電電極１、第２放電電極２及び放電補助電極５への混入を抑制することができるので、ＥＳＤ特性の劣化を抑制でき、かつ長寿命化が図れる。
【００４０】
このセラミック素体８に含まれる成分の混入によりとりわけ大きな影響を受けるものは放電補助電極５であり、少なくとも放電補助電極５とセラミック素体の間にシール層４１を設けることが好ましく、より好ましくは、セラミック素体８に含まれる成分の放電補助電極への混入、空洞９内に露出する第１放電電極１及び第２放電電極３への混入を抑制するように空洞９に面するセラミック素体８の表面全体がシール層４１により覆われていることが好ましい。
【００４１】
以上のように構成された実施形態４のＥＳＤ保護素子４０によれば、実施形態１のＥＳＤ保護素子１０と同様、放電開始電圧を低くでき、絶縁性劣化耐性を向上させることができるＥＳＤ保護素子を提供することが可能になることに加え、製造バラツキの小さいＥＳＤ保護素子を提供することが可能になる。
【００４２】
本発明に係る実施形態４では、実施形態１のＥＳＤ保護素子１０にさらにシール層４１を形成してＥＳＤ保護素子４０を構成したが、これに限定されるものではないことは言うまでもなく、実施形態２のＥＳＤ保護素子２０及び実施形態３のＥＳＤ保護素子３０にさらに実施形態４と同様のシール層を設けるようにしてもよい。このようにすると、放電開始電圧や絶縁列か耐性等の製造バラツキを小さくでき、品質のより安定したＥＳＤ保護素子を提供することが可能になる。
【００４３】
以上の実施形態１〜４のＥＳＤ保護素子では、空洞９を設けるようにしたが、本発明はこれに限定されるものではなく、本発明に係る放電補助電極の構成は空洞９のないＥＳＤ保護素子にも適用できる。
【００４４】
本発明に係る実施形態において、放電補助電極に含有させる導電性部材は、金属材料であっても良いし、半導体材料であっても良いし、金属材料及び半導体材料の両方を含むものであってもよい。
【００４５】
金属材料としては、Ｃｕ、Ａｇ、Ｐｄ、Ｐｔ、Ａｌ、Ｎｉ、Ｗ、Ｍｏから選択される１又は２以上の単体又はこれらの合金を用いることができる。また、これらの金属のコート粉やコアシェル粉と呼ばれる絶縁物で被覆された形態のものでもよい。
【００４６】
半導体材料としては、例えば、シリコン、ゲルマニウム等の金属半導体、炭化ケイ素、炭化チタン、炭化ジルコニウム、炭化モリブデン、炭化タングステン等の炭化物、窒化チタン、窒化ジルコニウム、窒化クロム、窒化バナジウム、窒化タンタル等の窒化物、ケイ化チタン、ケイ化ジルコニウム、ケイ化タングステン、ケイ化モリブデン、ケイ化クロム、ケイ化クロム等のケイ化物、ホウ化チタン、ホウ化ジルコニウム、ホウ化クロム、ホウ化ランタン、ホウ化モリブデン、ホウ化タングステン等のホウ化物、酸化亜鉛、チタン酸ストロンチウム等の酸化物を用いることができる。特に、比較的安価で、かつ、各種粒径のバリエーションが市販されていることから、シリコンや炭化ケイ素が特に好ましい。これらの半導体材料は、適宜、単独または２種類以上を混合して使用してもよい。
【００４７】
また、絶縁性材料としては、特に限定されるものではないが、フォレステライトにガラスを加えたものや、ＣａＺｒＯ３にガラスを加えたものなどを使用することができる。
【実施例】
【００４８】
実施例１．
実施例１として、実施形態４に係るＥＬＤ保護素子を以下のようにして作製した。
（１）セラミックス素体８用材料の準備
セラミックス素体８用材料として、Ｂａ、Ａｌ、Ｓｉを含むＢＡＳ材を準備する。
具体的には、まず、比誘電率εrが４〜９になるような割合で、ＢａＯ、Ａｌ２Ｏ３及びＳｉＯ２を調合、混合し、８００−１０００℃で仮焼した。
得られた仮焼粉末をジルコニアボールミルで１２時間粉砕し、セラミックス粉末を得た。
このセラミックス粉末に、トルエン・エキネンなどの有機溶媒を加え混合した。
さらにバインダー及び可塑剤を加えて混合しスラリーを得る。このようにして得るスリーをドクターブレード法により成形し、厚さ50umのセラミックスグリーンシートを得た。【００４９】
（２）印刷用ペースト材料の準備
（２−１）放電電極ペーストの準備
平均粒径１μｍのＣｕ粉末４０重量％と、平均粒径３μｍのＣｕ粉末４０重量％と、エチルセルロースをターピネオールに溶解して作製した有機ビヒクル２０重量％とを調合し、三本ロールにより混合することにより、放電電極用ペーストを作製した。【００５０】
（２−２）補助電極ペーストの準備
（２−２−１）第１放電補助電極用ペースト（半導体比率リッチ）の準備
第１放電補助電極は、Ｃｕ／ＳｉＣ／Ａｌ２Ｏ３の混合物からなる。
具体的には、平均粒径が０．５μｍのＣｕ粉末、平均粒径が０．３μｍのＳｉＣ粉末、平均粒径が０．３μｍのＡｌ２Ｏ３粉末を、２０体積％：６０体積％：２０体積％の割合で調合して混合粉末を得た。この混合粉末６０重量％と、エチルセルロースをターピネオールに溶解して作製した有機ビヒクル４０重量％とを、三本ロールで撹拌、混合することにより第１放電補助電極用ペースト得た。【００５１】
（２−２−２）第２放電補助電極用ペースト（絶縁体比率リッチ）
第２放電補助電極は、Ｃｕ／ＳｉＣ／Ａｌ２Ｏ３の混合物からなり、Ｃｕ、ＳｉＣ、Ａｌ２Ｏ３の割合が第１放電補助電極とは異なる。
具体的には、平均粒径が０．５μｍのＣｕ粉末、平均粒径が０．３μｍのＳｉＣ粉末、平均粒径が０．３μｍのＡｌ２Ｏ３粉末を、２０体積％：２０体積％：６０体積％の割合で調合して混合粉末を得た。この混合粉末６０重量％と、エチルセルロースをターピネオールに溶解して作製した有機ビヒクル４０重量％とを、三本ロールで撹拌、混合することにより第１放電補助電極用ペースト得た。【００５２】
（２−３）空洞形成用ペーストの準備
平均粒径１μｍの架橋アクリル樹脂ビーズ３８重量％と、ターピネオール中にエトセル樹脂を１０重量％溶解した有機ビヒクル６２重量％とを調合し、三本ロールにより混合することにより、空洞形成用ペーストを作製した。【００５３】
（２−４）シール層用ペーストの準備
平均粒径１μｍのＡｌ２Ｏ３粉末８０重量％と、エチルセルロースをターピネオールに溶解して作製した有機ビヒクル２０0重量％とを調合し、三本ロールにより混合することにより、シール層用ペーストを作製した。【００５４】
（２−５）外部電極用ペーストの準備
平均粒径が約１μｍのＣｕ粉末を８０重量％と、転移点６２０℃、軟化点７２０℃で平均粒径が約１μｍのホウケイ酸アルカリ系ガラスフリットを５重量％と、エチルセルロースをターピネオールに溶解して作製した有機ビヒクル１５重量％とを調合し、三本ロールにより混合することにより、外部端子電極用ペーストを作製した。【００５５】
（３）スクリーン印刷による放電部形成
（３−１）図１０及び図１１に示した実施形態４のＥＳＤ保護素子の放電部を形成する。
具体的には、まず、先ず、セラミックスグリーンシート上へシール層ペーストを塗布した。
次に、シール層上へ第１放電補助電極用ペーストおよび第２放電補助電極ペーストを図１０に示すように、所定の範囲に塗布した。
次に放電電極用ペーストを、図１０に示すように、所定の範囲に塗布した。
そして、放電電極間を覆うように空洞形成用ペーストを塗布した。
最後に放電部全体を覆うようにシール層ペーストを再度塗布した。【００５６】
本実施例１では、焼成後の素子において、第１放電電極と第２放電電極間の距離が２０μｍ、第１放電補助電極５ａの第１延在長が１０μｍ、第２放電補助電極の第２延在長が１０μｍとなるように、焼成収縮率を考慮して上記各ペーストの塗布範囲を設定した。【００５７】
（４）積層、圧着
通常のセラミックス多層基板を作製する方法と同様にして、セラミックスグリーンシートを積層し、圧着する。ここでは焼成後の厚みが０．３ｍｍとなるように積層した。【００５８】
（５）切断
ここまでは多数の素子を集合した状態で作製しているので、ここで各素子ごとに切断する。ここでは、焼成後の大きさが１．０ｍｍ×０．５ｍｍになるように焼成収縮率を考慮して切断した。【００５９】
（６）焼成
次いで、通常のセラミック多層基板と同様に、Ｎ２雰囲気中で焼成した。酸化しない電極材料の場合には、大気雰囲気でも構わない。【００６０】
（７）外部電極塗布、焼き付け
焼成後、端面に電極ペーストを塗布し、焼き付けることで外部電極１ａ，３ａを形成した。【００６１】
（８）めっき
外部電極１ａ，３ａ上に電解Ｎｉ−Ｓｎめっきした。【００６２】
以上のようにして実施例１のＥＳＤ保護素子を作製した。【００６３】
実施例２．
実施例２のＥＳＤ保護素子として、図６及び図７に示す構成の放電補助電極２５を有し、図１０及び図１１に示すシール層を形成したＥＳＤ保護素子を作製した。
本実施例２では、焼成後の素子において、第１放電電極と第２放電電極間の距離が２０μｍ、第１放電補助電極５ａの第１延在長が１５μｍ、第２放電補助電極の第２延在長が５μｍとなるように、焼成収縮率を考慮して上記各ペーストの塗布範囲を設定した。
その他の構成は、実施例１と同様になるように、実施例２のＥＳＤ保護素子を作製した。【００６４】
比較例１．
比較例１のＥＳＤ保護素子として、実施例１のＥＳＤ保護素子において、放電補助電極を第１放電補助電極のみで形成したＥＳＤ保護素子を作製した。【００６５】
比較例２．
比較例２のＥＳＤ保護素子として、実施例１のＥＳＤ保護素子において、放電補助電極を第２放電補助電極のみで形成したＥＳＤ保護素子を作製した。【００６６】
評価
以上の実施例１のＥＳＤ保護素子、実施例２のＥＳＤ保護素子、比較例１のＥＳＤ保護素子及び比較例２のＥＳＤ保護素子の放電開始電圧及び絶縁劣化耐性を評価した。その結果を以下に示す。
放電開始電圧については、実施例２のＥＳＤ保護素子及び比較例１のＥＳＤ保護素子が最も低く、次に、実施例１のＥＳＤ保護素子が低く、比較例２のＥＳＤ保護素子が最も高くなった。
絶縁劣化耐性については、実施例１のＥＳＤ保護素子、実施例２のＥＳＤ保護素子、比較例２のＥＳＤ保護素子は良好な結果であるが、比較例１のＥＳＤ保護素子は劣化が大きくなった。
【産業上の利用可能性】
【００６７】
以上のように、本発明に係るＥＳＤ保護素子は、放電開始電圧を低くでき、絶縁性劣化耐性を向上させることができるので、幅広く種々の電子機器に適用できる。
【符号の説明】
【００６８】
１  第１放電電極
１ａ，３ａ  外部電極
３  第２放電電極
５，２５  放電補助電極
５ａ，２５ａ１，２５ａ２  第１放電補助電極
５ｂ，２５ｂ  第２放電補助電極
８  セラミック素体
９  空洞
１０，２０，３０，４０  ＥＳＤ保護素子１０
４１  シール層
【図１】
2017018063.tif 000003
【図２】
2017018063.tif 000004
【図３】
2017018063.tif 000005
【図４】
2017018063.tif 000006
【図５】
2017018063.tif 000007
【図６】
2017018063.tif 000008
【図７】
2017018063.tif 000009
【図８】
2017018063.tif 000010
【図９】
2017018063.tif 000011
【図１０】
2017018063.tif 000012
【図１１】
2017018063.tif 000013
【国際調査報告】
2017018063.tif 000014
2017018063.tif 000015