(57)【要約】  本開示は、より高ダイナミックレンジな画像を撮像することができるようにする撮像素子、駆動方法、および電子機器に関する。撮像素子は、入射した光を光電変換により電荷に変換して蓄積する光電変換部、および光電変換部から転送される電荷を蓄積する２つ以上の電荷蓄積部を有する画素が複数配置されてなる画素領域と、画素を駆動する駆動部とを備える。そして、駆動部は、それぞれ異なる露光時間の電荷を、２つ以上の電荷蓄積部に光電変換部から転送することを、１フレームの受光期間中に繰り返すように画素を駆動する。本技術は、例えば、ＨＤＲ画像を撮像可能な撮像素子に適用できる。
2016129410.tif 000002
【特許請求の範囲】
【請求項１】
入射した光を光電変換により電荷に変換して蓄積する光電変換部、および前記光電変換部から転送される電荷を蓄積する２つ以上の電荷蓄積部を有する画素が複数配置されてなる画素領域と、
それぞれ異なる露光時間の電荷を、２つ以上の前記電荷蓄積部に前記光電変換部から転送することを、１フレームの受光期間中に繰り返すように前記画素を駆動する駆動部と
を備える撮像素子。
【請求項２】
２つ以上の前記電荷蓄積部は、それぞれ電荷蓄積可能容量が異なる
請求項１に記載の撮像素子。
【請求項３】
２つ以上の前記電荷蓄積部のうち、電荷蓄積容量が少ない方の前記電荷蓄積部に長時間露光の電荷が転送され、電荷蓄積容量が大きい方の前記電荷蓄積部に短時間露光の電荷が転送される
請求項２に記載の撮像素子。
【請求項４】
前記画素の露光期間中に、前記光電変換部から溢れ出る電荷を排出するアンチブルーミングゲート
をさらに備える請求項１に記載の撮像素子。
【請求項５】
前記画素の露光期間中に、前記光電変換部から溢れ出る電荷が、電荷蓄積容量が小さい方の前記電荷蓄積部に排出されるように電位が設定されている
請求項３に記載の撮像素子。
【請求項６】
電荷蓄積容量が大きい方の前記電荷蓄積部には、拡散接合を経由したキャパシタ構造の蓄積部を使用する
請求項３に記載の撮像素子。
【請求項７】
電荷蓄積容量が小さい方の前記電荷蓄積部には、遮光されたフォトダイオード構造の蓄積部を使用する
請求項３に記載の撮像素子。
【請求項８】
前記光電変換部で発生した電荷を電圧に変換する電荷電圧変換部をさらに備え、
２つ以上の前記電荷蓄積部から共通の前記電荷電圧変換部に電荷が転送され、２つ以上の前記電荷蓄積部で前記電荷電圧変換部以降の構造を共有する
請求項１に記載の撮像素子。
【請求項９】
前記駆動部は、１フレームの受光期間中において、２つ以上の前記電荷蓄積部それぞれに対して転送する電荷の露光時間が、前記電荷蓄積部ごとに略同一となるように駆動を行う
請求項１に記載の撮像素子。
【請求項１０】
前記駆動部は、２つ以上の前記電荷蓄積部それぞれに対して転送する電荷の露光時間が、１フレームの受光期間に亘って略同一となるように駆動を行う
請求項１に記載の撮像素子。
【請求項１１】
前記駆動部は、２つ以上の前記電荷蓄積部それぞれに対して転送する電荷の露光時間が、１フレームの受光期間中の後になるに従い長くなるように駆動を行う
請求項１に記載の撮像素子。
【請求項１２】
入射した光を光電変換により電荷に変換して蓄積する光電変換部、および前記光電変換部から転送される電荷を蓄積する２つ以上の電荷蓄積部を有する画素が複数配置されてなる画素領域と、前記画素を駆動する駆動部とを備える撮像素子の駆動方法において、
前記駆動部は、それぞれ異なる露光時間の電荷を、２つ以上の前記電荷蓄積部に前記光電変換部から転送することを、１フレームの受光期間中に繰り返す
駆動方法。
【請求項１３】
入射した光を光電変換により電荷に変換して蓄積する光電変換部、および前記光電変換部から転送される電荷を蓄積する２つ以上の電荷蓄積部を有する画素が複数配置されてなる画素領域と、
それぞれ異なる露光時間の電荷を、２つ以上の前記電荷蓄積部に前記光電変換部から転送することを、１フレームの受光期間中に繰り返すように前記画素を駆動する駆動部と
を有する撮像素子を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、撮像素子、駆動方法、および電子機器に関し、特に、より高ダイナミックレンジな画像を撮像することができるようにした撮像素子、駆動方法、および電子機器に関する。
【背景技術】
【０００２】
従来、デジタルスチルカメラやデジタルビデオカメラなどの撮像機能を備えた電子機器においては、例えば、CCD（Charge Coupled Device）やCMOS（Complementary Metal Oxide Semiconductor）イメージセンサなどの固体撮像素子が使用されている。固体撮像素子は、光電変換を行うＰＤ（photodiode：フォトダイオード）と複数のトランジスタとが組み合わされた画素を有しており、平面的に配置された複数の画素から出力される画素信号に基づいて画像が構築される。また、画素から出力される画素信号は、例えば、画素の列ごとに配置された複数のＡＤ（Analog to Digital）変換器によって並列的にＡＤ変換されて出力される。【０００３】
また、近年、複数の異なる露光時間で撮像された信号を組み合わせる撮像手法により、ダイナミックレンジを拡げたＨＤＲ（High Dynamic Range：ハイダイナミックレンジ）画像を撮像する様々な技術が提案されている。【０００４】
例えば、特許文献１には、第１および第２の電荷蓄積部を有する画素において、第１の電荷蓄積部の飽和電荷量以下の電荷は第１の電荷蓄積部に蓄積し、第１の電荷蓄積部の飽和電荷量を超える電荷は第１および第２の電荷蓄積部に蓄積するように駆動を行う固体撮像素子が開示されている。これにより、低照度、中照度、および大照度の３段階のＨＤＲ合成を行って、ＳＮＲ（signal-to-noise ratio）を改善しながらＨＤＲ比を拡大することができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第５５２１６８２号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に開示されている構成では、電荷蓄積部の設置面積に限りがある場合、電荷蓄積部に蓄積可能な総容量を増加させることができないため、単に、電荷蓄積部を２つに分けて構成しただけとなっていた。そのため、１つの電荷蓄積部当りのダイナミックレンジの拡大率が低下することになる結果、ダイナミックレンジの拡大比を改善することができず、より高ダイナミックレンジな画像を撮像することは困難であった。【０００７】
本開示は、このような状況に鑑みてなされたものであり、より高ダイナミックレンジな画像を撮像することができるようにするものである。
【課題を解決するための手段】
【０００８】
本開示の一側面の撮像素子は、入射した光を光電変換により電荷に変換して蓄積する光電変換部、および前記光電変換部から転送される電荷を蓄積する２つ以上の電荷蓄積部を有する画素が複数配置されてなる画素領域と、それぞれ異なる露光時間の電荷を、２つ以上の前記電荷蓄積部に前記光電変換部から転送することを、１フレームの受光期間中に繰り返すように前記画素を駆動する駆動部とを備える。【０００９】
本開示の一側面の駆動方法は、入射した光を光電変換により電荷に変換して蓄積する光電変換部、および前記光電変換部から転送される電荷を蓄積する２つ以上の電荷蓄積部を有する画素が複数配置されてなる画素領域と、前記画素を駆動する駆動部とを備える撮像素子の駆動方法において、前記駆動部は、それぞれ異なる露光時間の電荷を、２つ以上の前記電荷蓄積部に前記光電変換部から転送することを、１フレームの受光期間中に繰り返す。【００１０】
本開示の一側面の電子機器は、入射した光を光電変換により電荷に変換して蓄積する光電変換部、および前記光電変換部から転送される電荷を蓄積する２つ以上の電荷蓄積部を有する画素が複数配置されてなる画素領域と、それぞれ異なる露光時間の電荷を、２つ以上の前記電荷蓄積部に前記光電変換部から転送することを、１フレームの受光期間中に繰り返すように前記画素を駆動する駆動部とを有する撮像素子を備える。【００１１】
本開示の一側面においては、それぞれ異なる露光時間の電荷を、２つ以上の電荷蓄積部に光電変換部から転送することが、１フレームの受光期間中に繰り返される。
【発明の効果】
【００１２】
本開示の一側面によれば、より高ダイナミックレンジな画像を撮像することができる。
【図面の簡単な説明】
【００１３】
【図１】本技術を適用した撮像素子の一実施の形態の構成例を示すブロック図である。
【図２】画素の第１の構成例の回路図である。
【図３】第１の構成例の画素の平面的な構成例を示す図である。
【図４】第１の構成例の画素を備える撮像素子の駆動方法について説明する図である。
【図５】画素の第２の構成例の回路図である。
【図６】第２の構成例の画素の平面的な構成例を示す図である。
【図７】第２の構成例の画素を備える撮像素子の駆動方法について説明する図である。
【図８】画素の第３の構成例の回路図である。
【図９】第３の構成例の画素の平面的な構成例を示す図である。
【図１０】画素の第４の構成例の回路図である。
【図１１】第４の構成例の画素の平面的な構成例を示す図である。
【図１２】第４の構成例の画素を備える撮像素子の駆動方法について説明する図である。
【図１３】画素の第５の構成例の回路図である。
【図１４】第５の構成例の画素の平面的な構成例を示す図である。
【図１５】表面照射型の撮像素子に設けられる画素の構成の概略的な斜視図である。
【図１６】裏面照射型の撮像素子に設けられる画素の構成の概略的な斜視図である。
【図１７】裏面照射型の撮像素子に設けられる画素の構成の概略的な斜視図である。
【図１８】駆動方法の第１の変形例について説明する図である。
【図１９】駆動方法の第２の変形例について説明する図である。
【図２０】本技術を適用した撮像装置の一実施の形態の構成例を示すブロック図である。
【発明を実施するための形態】
【００１４】
以下、本技術を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。
【００１５】
図１は、本技術を適用した撮像素子の一実施の形態の構成例を示すブロック図である。
【００１６】
図１に示すように、撮像素子１は、画素領域２、垂直駆動回路３、カラム信号処理回路４、水平駆動回路５、出力回路６、および制御回路７を備えて構成される。
【００１７】
画素領域２は、図示しない光学系により集光される光を受光する受光面である。画素領域２には、複数の画素１１が行列状に配置されており、それぞれの画素１１は、水平信号線を介して行ごとに垂直駆動回路３に接続されるとともに、垂直信号線を介して列ごとにカラム信号処理回路４に接続される。複数の画素１１は、それぞれ受光する光の光量に応じたレベルの画素信号をそれぞれ出力し、それらの画素信号から、画素領域２に結像する被写体の画像が構築される。
【００１８】
垂直駆動回路３は、画素領域２に配置される複数の画素１１の行ごとに順次、それぞれの画素１１を駆動（転送や、選択、リセットなど）するための駆動信号を、水平信号線を介して画素１１に供給する。
【００１９】
カラム信号処理回路４は、複数の画素１１から垂直信号線を介して出力される画素信号に対してCDS(Correlated Double Sampling：相関２重サンプリング)処理を施すことにより、画素信号のＡＤ変換を行うとともにリセットノイズを除去する。
【００２０】
水平駆動回路５は、画素領域２に配置される複数の画素１１の列ごとに順次、カラム信号処理回路４から画素信号をデータ出力信号線に出力させるための駆動信号を、カラム信号処理回路４に供給する。
【００２１】
出力回路６は、水平駆動回路５の駆動信号に従ったタイミングでカラム信号処理回路４からデータ出力信号線を介して供給される画素信号を増幅し、後段の信号処理回路に出力する。
【００２２】
制御回路７は、撮像素子１の内部の各ブロックの駆動を制御する。例えば、制御回路７は、各ブロックの駆動周期に従ったクロック信号を生成して、それぞれのブロックに供給する。
【００２３】
このように構成される撮像素子１において、ＨＤＲ画像の動画像を撮像することができるように、画素１１は、複数の電荷蓄積部を備えて構成され、それぞれ露光時間の異なる電荷が電荷蓄積部に蓄積される。
【００２４】
次に、図２乃至図４を参照して、画素１１の第１の構成例および駆動方法について説明する。
【００２５】
図２には、画素１１の第１の構成例の回路図が示されている。
【００２６】
図２に示すように、画素１１は、ＰＤ２１、電荷読み出し経路２２−１乃至２２−３、および、アンチブルーミングゲート２３を備えて構成される。
【００２７】
ＰＤ２１は、入射した光を光電変換により電荷に変換して蓄積する光電変換部である。ＰＤ２１は、アノード端子が接地されているとともに、カソード端子が電荷読み出し経路２２−１乃至２２−３それぞれを介して垂直信号線に接続されるとともに、アンチブルーミングゲート２３を介してドレインに接続されている。
【００２８】
電荷読み出し経路２２−１は、転送ゲート３１−１、電荷蓄積ゲート３２−１、読み出しゲート３３−１、ＦＤ部３４−１、蓄積容量３５−１、増幅トランジスタ３６−１、選択トランジスタ３７−１、およびリセットトランジスタ３８−１を備えて構成される。なお、電荷読み出し経路２２−２および２２−３は、電荷読み出し経路２２−１と同様に構成されており、その詳細な説明は省略する。
【００２９】
転送ゲート３１−１のゲート電極と電荷蓄積ゲート３２−１のゲート電極とは接続されており、転送ゲート３１−１および電荷蓄積ゲート３２−１は、ゲート電極に印加される転送パルスFSG1/STG1に従って、同一のタイミングで駆動する。即ち、転送パルスFSG1/STG1がオンになるタイミングで、ＰＤ２１に蓄積されている電荷が、転送ゲート３１−１を介して電荷蓄積ゲート３２−１に転送され、電荷蓄積ゲート３２−１で蓄積される。
【００３０】
読み出しゲート３３−１は、ゲート電極に印加される読み出しパルスROG1に従って駆動し、読み出しパルスROG1がオンになるタイミングで、電荷蓄積ゲート３２−１に蓄積されている電荷がＦＤ部３４−１に読み出される。
【００３１】
ＦＤ部３４−１は、増幅トランジスタ３６−１のゲート電極に接続された所定の蓄積容量３５−１を有する浮遊拡散領域であり、読み出しゲート３３−１を介して転送される電荷を蓄積容量３５−１に一時的に蓄積する。
【００３２】
増幅トランジスタ３６−１は、ＦＤ部３４−１の蓄積容量３５−１に蓄積されている電荷に応じたレベル（即ち、ＦＤ部３４−１の電位）の画素信号を、選択トランジスタ３７−１を介して垂直信号線に出力する。つまり、ＦＤ部３４−１が増幅トランジスタ３６−１のゲート電極に接続される構成により、ＦＤ部３４−１は、ＰＤ２１から電荷蓄積ゲート３２−１に転送された電荷を、その電荷に応じたレベルの画素信号に変換する電荷電圧変換部として機能する。
【００３３】
選択トランジスタ３７−１は、垂直駆動回路３から供給される選択信号SEL1に従って駆動し、選択トランジスタ３７−１がオンになると、増幅トランジスタ３６−１から出力される画素信号が垂直信号線に出力可能な状態となる。
【００３４】
リセットトランジスタ３８−１は、垂直駆動回路３から供給されるリセット信号RG1に従って駆動し、リセットトランジスタ３８−１がオンになると、ＦＤ部３４−１の蓄積容量３５−１に蓄積されている電荷がドレインに排出される。これにより、ＦＤ部３４−１の蓄積容量３５−１がリセットされる。
【００３５】
このように電荷読み出し経路２２−１は構成されており、ＰＤ２１から電荷蓄積ゲート３２−１に転送された電荷に応じた画素信号が、電荷読み出し経路２２−１を介して読み出される。同様に、電荷読み出し経路２２−２では、ＰＤ２１から電荷蓄積ゲート３２−２に転送された電荷に応じた画素信号が読み出され、電荷読み出し経路２２−３では、ＰＤ２１から電荷蓄積ゲート３２−３に転送された電荷に応じた画素信号が読み出される。
【００３６】
アンチブルーミングゲート２３は、ゲート電極に印加される排出パルスABGに従って駆動し、排出パルスABGがオンになるタイミングで、ＰＤ２１に蓄積されている電荷がドレインに排出されることにより、シャッタ制御が行われる。また、ＰＤ２１に非常に強い光が入射した場合に、ＰＤ２１からアンチブルーミングゲート２３を介して電荷が溢れ出るように、アンチブルーミングゲート２３の電位が設定されている。
【００３７】
このように構成される画素１１は、図１の垂直駆動回路３の駆動に従って、ＰＤ２１で発生した電荷を、電荷読み出し経路２２−１乃至２２−３を介して読み出すことができる。従って、画素１１は、１フレームの受光期間中にＰＤ２１の電荷を順次、電荷蓄積ゲート３２−１、電荷蓄積ゲート３２−２、電荷蓄積ゲート３２−３に転送して、それぞれ３つの異なる露光時間の電荷（画素信号）を蓄積することができる。そして、このような駆動方法によって、撮像素子１は、それぞれ異なる露光時間の画素信号を取得することができる。
【００３８】
例えば、撮像素子１は、蓄積時間が短時間の電荷（以下適宜、短蓄と称する）を電荷蓄積ゲート３２−１に転送し、蓄積時間が中時間の電荷（以下適宜、中蓄と称する）を電荷蓄積ゲート３２−２に転送し、蓄積時間が長時間の電荷（以下適宜、長蓄と称する）を電荷蓄積ゲート３２−３に転送するような駆動方法で画素１１を駆動する。このとき、電荷を転送する転送パルスFSG/STGを供給するタイミングを、１フレームよりも十分に短い期間に設定し、電荷蓄積ゲート３２−１、電荷蓄積ゲート３２−２、および電荷蓄積ゲート３２−３への電荷の転送を繰り返し行う駆動方法（以下適宜、バースト分配駆動と称する）が行われる。
【００３９】
そして、撮像素子１では、１フレームの蓄積後に、電荷蓄積ゲート３２−１、電荷蓄積ゲート３２−２、および電荷蓄積ゲート３２−３に転送された電荷に応じた画素信号を読み出してＨＤＲ合成が行われる。これにより、ダイナミックレンジが十分に広いＨＤＲ画像を取得することができる。例えば、電荷蓄積ゲート３２−１、電荷蓄積ゲート３２−２、および電荷蓄積ゲート３２−３それぞれに転送される電荷の露光比を、1(60dB)：32(+30dB)：1000(+30dB)に設定することで、撮像素子１は、120dBのＨＤＲ画像を取得することができる。
【００４０】
ここで、電荷蓄積ゲート３２−１、電荷蓄積ゲート３２−２、および電荷蓄積ゲート３２−３にそれぞれ転送される電荷の露光比について説明する。
【００４１】
例えば、撮像素子１において、月明かりから晴天の日中までをカバーするためには、120dBを実現する必要がある。近年、撮像素子１の小型化が進むのに伴って、主に、ＰＤ２１や電荷蓄積ゲート３２などの飽和電荷量は１万電子以下となっている。一方、暗電流や回路ノイズが実使用温度範囲で、数電子程度残留し、１つのＰＤ２１や電荷蓄積ゲート３２でのダイナミックレンジは、例えば、20LOG（10000e/10e）=60dB程度である。
【００４２】
また、複数の感度差のある画像からＨＤＲ合成をする場合に、高照度の画像に関しては数電子のノイズレベルから合成しようとすると、低照度側の飽和弱の信号がある高ＳＮＲ画像との合成部でＳＮＲ差が広くなりすぎ、画像破綻が起きてしまう。
【００４３】
そのため、一般的に、高照度側の信号に関しては、ある程度のＳＮＲ以上の信号でなければ、ＨＤＲ合成に用いることができない。例えば、視覚的に許容できるレベルが20dB程度とすると、高照度側のダイナミックレンジ拡大に使える量+60dBではなく、+40dBになってしまう。そのため2つの信号だけではDR=60+40=100dBとなり、月明かりから晴天の日中までをカバーする120dBを達成することができない。
【００４４】
そこで、撮像素子１では、３つの電荷蓄積ゲート３２−１乃至３２−３を利用することで、DR=60+40+40=140dBに設定することにより、月明かりから晴天の日中までをカバーするという目標を達成することができる。
【００４５】
次に、図３には、図２に示す画素１１の平面的な構成例が示されている。
【００４６】
図３に示すように、画素１１は、略正方形に形成されたＰＤ２１の３辺に接続するように電荷読み出し経路２２−１乃至２２−３が形成され、残りの１辺に接続するようにアンチブルーミングゲート２３が形成されている。
【００４７】
電荷読み出し経路２２−１は、ＰＤ２１側から順に、転送ゲート３１−１、電荷蓄積ゲート３２−１、読み出しゲート３３−１、およびリセットトランジスタ３８−１が配置されている。なお、電荷読み出し経路２２−２および２２−３は、電荷読み出し経路２２−１と同様に構成されており、その詳細な説明は省略する。また、図３では、増幅トランジスタ３６および選択トランジスタ３７の図示は省略されている。
【００４８】
転送ゲート３１−１および電荷蓄積ゲート３２−１は、共通のゲート電極４１−１を有して構成され、ゲート電極４１−１はＰＤ２１に隣接するように配置されている。また、読み出しゲート３３−１を構成するゲート電極４２−１と、リセットトランジスタ３８−１を構成するゲート電極４３−１との間に、ＦＤ部３４に接続される貫通電極４４−１が配置されている。また、ゲート電極４３−１に対して貫通電極４４−１の反対側に、リセットトランジスタ３８−１のドレインに接続される貫通電極４５−１が配置されている。
【００４９】
アンチブルーミングゲート２３は、ＰＤ２１に隣接するようにゲート電極５１−１が配置され、ゲート電極５１−１に対してＰＤ２１の反対側に、ドレインに接続される貫通電極５２が配置されている。
【００５０】
また、画素１１の受光面側には、電荷読み出し経路２２−１乃至２２−３およびアンチブルーミングゲート２３を遮光するように遮光膜６１が成膜されており、遮光膜６１には、ＰＤ２１に光を入射するための開口部６２が形成されている。
【００５１】
このように、画素１１は、３方向に電荷読み出し経路２２−１乃至２２−３が配置され（3tap構造）、残りの１方向にアンチブルーミングゲート２３が配置されるように構成される。このような構成により、画素１１は、上述したように、それぞれ露光時間の異なる電荷を、電荷読み出し経路２２−１乃至２２−３を介して読み出すことができる。
【００５２】
なお、図２および図３に示すように、画素１１は、ＰＤ２１から転送される電荷を蓄積する電荷蓄積部として、ゲート電極付き埋め込みチャネル型の構造の電荷蓄積ゲート３２−１乃至３２−３を採用している。この他、画素１１は、例えば、フローティングディフュージョン型や仮想ゲート付き埋め込みチャネル型などのように様々な構造の電荷蓄積部を採用することができる。この場合、それらの電荷蓄積部の容量は、ダイナミックレンジ比やＳＮＲに応じて設定することができる。また、画素１１は、ダイナミックレンジを大きくすることができるのでアンチブルーミングゲート２３を備えない構造としてもよい。さらに、近年微細化で多く利用されているＦＤ共有構造を採用することが可能で、ＦＤ部３４以降の回路を共有することができる。即ち、ＦＤ部３４−１、ＦＤ部３４−２、ＦＤ部３４−３を１つに接続して、１つずつ設けられたリセットトランジスタ３８、増幅トランジスタ３６、および選択トランジスタ３７を、電荷読み出し経路２２−１乃至２２−３で共有する構造を採用することができる。
【００５３】
次に、図４を参照して、撮像素子１の駆動方法について説明する。
【００５４】
例えば、撮像素子１が動画像を撮像する際のフレームレートを60fpsとすると、１フレーム当たりの露光時間は16.7msとなる。そして、撮像素子１は、１フレーム分の撮像が終了した後に、行ごとに順次、ローリングシャッタ読み出しを行う。
【００５５】
図４の例では、電荷蓄積ゲート３２−３に対する長蓄の転送、電荷蓄積ゲート３２−１に対する短蓄の転送、電荷蓄積ゲート３２−２に対する中蓄の転送の順番で、ＰＤ２１から電荷が転送される。そして、撮像素子１では、電荷蓄積ゲート３２−３、電荷蓄積ゲート３２−１、および電荷蓄積ゲート３２−２に対して複数回行われる電荷の転送の１回あたりの電荷の露光時間が、１フレームよりも十分に短く設定され、長蓄、短蓄、および中蓄の転送が１フレームで繰り返して行われる。このとき、電荷蓄積ゲート３２−３、電荷蓄積ゲート３２−１、および電荷蓄積ゲート３２−２それぞれに対して転送する長蓄、短蓄、および中蓄の露光時間は、電荷蓄積ゲート３２−３、電荷蓄積ゲート３２−１、および電荷蓄積ゲート３２−２ごとに略同一とされる。
【００５６】
まず、図示するように、時刻ｔ１において排出パルスABGがオンとなって、ＰＤ２１に蓄積されている電荷がアンチブルーミングゲート２３を介して排出されたタイミングから、長蓄の露光が開始される。そして、時刻ｔ２において転送パルスFSG3がオンとなって、ＰＤ２１から電荷蓄積ゲート３２−３に長蓄が転送されて蓄積される。
【００５７】
その後、時刻ｔ３において排出パルスABGがオンとなって短蓄の露光が開始され、時刻ｔ４において転送パルスFSG1がオンとなって、ＰＤ２１から電荷蓄積ゲート３２−１に短蓄が転送されて蓄積される。
【００５８】
続いて、時刻ｔ５において排出パルスABGがオンとなって中蓄の露光が開始され、時刻ｔ６において転送パルスFSG2がオンとなって、ＰＤ２１から電荷蓄積ゲート３２−２に中蓄が転送されて蓄積される。
【００５９】
このような時刻ｔ１から時刻ｔ６までにおける長蓄、短蓄、および中蓄の転送が、以下、同様に、１フレームの間に繰り返して行われる。例えば、短蓄、中蓄、および長蓄の露光時間の割合を、5ｎｓ：0.5μｓ：50μｓ＝1：100：10000となるように設定すると、撮像素子１は、40＋40dBのＨＤＲ画像を取得することができる。
【００６０】
なお、図４には、画素１１の最大の感度に対して１／２の感度で撮像を行う例が示されている。
【００６１】
例えば、長蓄の露光時間（時刻ｔ１から時刻ｔ２までの時間）は、時刻ｔ１の直前で転送パルスFSG2がオンとなったタイミングから、時刻ｔ２において転送パルスFSG3がオンとなるタイミングまでの期間中に時刻ｔ１を設定することで決定される。長蓄の露光時間を最大（最大の感度）とする場合には、直前で転送パルスFSG2がオンとなったタイミングと同時に、時刻ｔ１を設定して長蓄の露光を開始すればよく、図４の例では、その期間が１／２となるタイミングに時刻ｔ１が設定されている。また、露光時間を最大にするには、排出パルスABGの排出駆動を全てオフとしてもよい。
【００６２】
同様に、図４の例では、短蓄の露光時間（時刻ｔ３から時刻ｔ４までの時間）は、時刻ｔ２から時刻ｔ４までの期間が１／２となるタイミングに時刻ｔ３が設定されている。また、中蓄の露光時間（時刻ｔ５から時刻ｔ６までの時間）は、時刻ｔ４から時刻ｔ６までの期間が１／２となるタイミングに時刻ｔ５が設定されている。また、転送パルスFSG1乃至FSG3および排出パルスABGを、ロ−リングシャッタ読み出しの１ラインに同期するように設定することで、同期回路設計を容易にすることができる。
【００６３】
以上のような駆動方法により、撮像素子１は、画素１１において電荷を転送するタイミングを制御するだけで、露光時間の異なる３つの画像を生成し、ＨＤＲ合成を行うことができる。このとき、撮像素子１は、例えば、短蓄の電荷が少なくても合成を行うことができ、ＨＤＲ合成を行う段階でＳＮＲを良好にすることができる。これにより、撮像素子１は、よりノイズの少ないＨＤＲ画像を取得することができる。
【００６４】
このように、撮像素子１は、１つのＰＤ２１に対して２つ以上、図２の構成例では３つの電荷蓄積ゲート３２−１乃至３２−３を有して構成され、かつ、バースト分配駆動を行うことによって、ＨＤＲ画像の露光時間比を制御する。このように、電荷蓄積ゲート３２−１乃至３２−３への電荷の転送を時分割で分配することにより、撮像素子１は、確実に高ダイナミックレンジな画像を撮像することができる。
【００６５】
そして、撮像素子１では、１つのＰＤ２１を用いる構造であるため感度ロスを抑制することができ、低照度におけるＳＮＲを良好にし、かつ、高ダイナミックレンジを両立することができ、より高画質のＨＤＲ画像を撮像することができる。
【００６６】
次に、図５乃至図７を参照して、画素１１の第２の構成例および駆動方法について説明する。
【００６７】
図５には、第２の構成例である画素１１Ａの回路図が示されており、図６には、画素１１Ａの平面的な構成例が示されている。
【００６８】
図５および図６に示すように、画素１１Ａは、ＰＤ２１、電荷読み出し経路２２−１Ａおよび２２−２Ａ、並びに、アンチブルーミングゲート２３を備えて構成される。なお、ＰＤ２１、電荷読み出し経路２２−１Ａ、および、アンチブルーミングゲート２３は、図２の画素１１と同様に構成されており、その詳細な説明は省略する。
【００６９】
即ち、図２の画素１１は、３つの電荷読み出し経路２２−１乃至２２−３を備えていたのに対し、画素１１Ａは、２つの電荷読み出し経路２２−１Ａおよび２２−２Ａを備え、電荷読み出し経路２２−２Ａの構成が、図２の画素１１とは異なるものとされている。
【００７０】
電荷読み出し経路２２−２Ａは、転送ゲート３１−２、キャパシタ７１、読み出しゲート３３−２、ＦＤ部３４−２、蓄積容量３５−２、増幅トランジスタ３６−２、選択トランジスタ３７−２、およびリセットトランジスタ３８−２を備えて構成される。このように、電荷読み出し経路２２−２Ａは、図２の電荷読み出し経路２２−２と比較して、電荷蓄積ゲート３２−２に替えて、拡散接合を経由し貫通電極４６−２を介して接続されるキャパシタ７１を備えて構成される点で異なるものとされている。
【００７１】
このように構成される画素１１Ａでは、ＰＤ２１の電荷が転送ゲート３１−２を介してキャパシタ７１に転送され、蓄積される。つまり、画素１１Ａは、電荷読み出し経路２２−２Ａにおける電荷蓄積部として、埋め込みチャネル型の電荷蓄積部ではなく、キャパシタ型の電荷蓄積部を採用する構成となっている。
【００７２】
これにより、画素１１Ａは、電荷読み出し経路２２−２Ａにおけるキャパシタ７１の蓄積容量を、図２の電荷読み出し経路２２−２における電荷蓄積ゲート３２−２よりも大きくすることができる。従って、画素１１Ａでは、長蓄を電荷蓄積ゲート３２−１に転送することで、低照度から高ＳＮＲを実現することができる。さらに、画素１１Ａでは、短蓄をキャパシタ７１に転送することで、例えば、太陽などの高輝度の被写体であっても電荷が溢れないようにすることができる。即ち、画素１１Ａは、キャパシタ７１と電荷蓄積ゲート３２−２とで、それぞれ電荷蓄積可能容量が異なるように設計され、電荷蓄積容量が少ない電荷蓄積ゲート３２−２に長蓄を転送し、電荷蓄積容量が大きいキャパシタ７１に短蓄が転送される。
【００７３】
例えば、電荷蓄積ゲート３２−１の蓄積容量（60dB）に対して、キャパシタ７１の蓄積容量を１０倍以上（60+20dB）にし、それらの蓄積時間差を1：1000(+60dB)とすることで、ＨＤＲ合成時に20dBを保ちながら、60+60=120dBのＨＤＲ画像を生成することができる。
【００７４】
従って、このような画素１１Ａを備える撮像素子１は、２つの電荷読み出し経路２２−１Ａおよび２２−２Ａを備える構造（2tap構造）であっても、十分なダイナミックレンジを有するＨＤＲ画像を撮像することができる。さらに、画素１１Ａは、画素１１と比較してシンプルな構成となっており、画素１１Ａを備える撮像素子１は、例えば、微細化するのに有利な構造となる。
【００７５】
なお、画素１１Ａでは、図示したような構造の他、例えば、フローティングディフュージョン型や仮想ゲート付き埋め込みチャネル型などのように様々な構造の電荷蓄積部を採用することができる。この場合、それらの電荷蓄積部の容量は、ダイナミックレンジ比やＳＮＲに応じてそれぞれ異なる容量に設定することができる。
【００７６】
次に、図７を参照して、画素１１Ａを備える撮像素子１の駆動方法について説明する。
【００７７】
図７の例では、電荷蓄積ゲート３２−１に対する長蓄の転送、キャパシタ７１に対する短蓄の転送の順番で、ＰＤ２１から電荷が転送される。そして、電荷蓄積ゲート３２−１およびキャパシタ７１に対して複数回行われる電荷の転送の１回あたりの電荷の露光時間が、１フレームよりも十分に短く設定され、長蓄および短蓄の転送が１フレームで繰り返して行われる。
【００７８】
まず、図示するように、時刻ｔ１において排出パルスABGがオンとなって、ＰＤ２１に蓄積されている電荷がアンチブルーミングゲート２３を介して排出されたタイミングから、長蓄の露光が開始される。そして、時刻ｔ２において転送パルスFSG1がオンとなって、ＰＤ２１から電荷蓄積ゲート３２−１に長蓄が転送される。
【００７９】
その後、時刻ｔ３において排出パルスABGがオンとなって短蓄の露光が開始され、時刻ｔ４において転送パルスFSG2がオンとなって、ＰＤ２１からキャパシタ７１に短蓄が転送される。
【００８０】
このような時刻ｔ１から時刻ｔ４までにおける長蓄および短蓄の転送が、以下、同様に、１フレームの間に、繰り返して行われる。例えば、短蓄および長蓄の露光時間の割合を、0.5μｓ：50μｓ＝1：100となるように設定すると、撮像素子１は、＋40dBのＨＤＲ画像を取得することができる。
【００８１】
なお、図７には、図４と同様に、画素１１Ａの最大の感度に対して１／２の感度で撮像を行う例が示されている。また、転送パルスFSG1乃至FSG3および排出パルスABGを、ロ−リングシャッタ読み出しの１ラインに同期するように設定することで、同期回路設計を容易にすることができる。
【００８２】
以上のような駆動方法により、撮像素子１は、低照度時の高ＳＮＲと高輝度耐性を両立することができる。さらに、１フレームよりも十分に短い時間の露光を繰り返して行うバースト分配駆動によって、短蓄側でも、例えば、ＬＥＤ光源などのパルス発光源を撮像することができる。また、より低消費電力化を図ることができる。
【００８３】
次に、図８および図９を参照して、画素１１の第３の構成例について説明する。
【００８４】
図８には、第３の構成例である画素１１Ｂの回路図が示されており、図９には、画素１１Ｂの平面的な構成例が示されている。
【００８５】
図８および図９に示すように、画素１１Ｂは、ＰＤ２１、電荷読み出し経路２２−１Ｂ、電荷読み出し経路２２−２Ｂ、および、アンチブルーミングゲート２３を備えて構成される。なお、ＰＤ２１およびアンチブルーミングゲート２３は、図２の画素１１と同様に構成されており、その詳細な説明は省略する。また、電荷読み出し経路２２−２Ｂは、図５の電荷読み出し経路２２−２Ａと同様に構成されている。
【００８６】
即ち、画素１１Ｂは、電荷読み出し経路２２−１Ｂの構造が、図５の電荷読み出し経路２２−１Ａとは異なるものとされている。
【００８７】
電荷読み出し経路２２−１Ｂは、転送ゲート３１−１、遮光ＨＡＤ（Hole Accumulation Diode）７２、読み出しゲート３３−１、ＦＤ部３４−１、蓄積容量３５−１、増幅トランジスタ３６−１、選択トランジスタ３７−１、およびリセットトランジスタ３８−１を備えて構成される。このように、電荷読み出し経路２２−１Ｂは、図５の電荷読み出し経路２２−１Ａと比較して、電荷蓄積ゲート３２−１に替えて、低ノイズである遮光ＨＡＤ７２を備えて構成される点で異なるものとされている。
【００８８】
このように構成される画素１１Ｂでは、ＰＤ２１の電荷が転送ゲート３１−１を介して遮光ＨＡＤ７２に転送され、蓄積される。つまり、画素１１Ｂは、電荷読み出し経路２２−１Ｂにおける電荷蓄積部として、埋め込みチャネル型の電荷蓄積部ではなく、遮光されたＨＡＤ型のフォトダイオード構造を採用する構成となっている。なお、遮光ＨＡＤ７２とＰＤ２１との構造の違いは、遮光ＨＡＤ７２は遮光膜６１Ｂによって遮光されているのに対し、ＰＤ２１は遮光されていないだけであるので、電荷蓄積部として用いる遮光ＨＡＤ７２もＰＤ２１と同様のＳＮＲを実現することができる。
【００８９】
これにより、画素１１Ｂでは、長蓄を遮光ＨＡＤ７２に転送することで、低照度から高ＳＮＲを実現することができる。さらに、画素１１Ｂでは、短蓄をキャパシタ７１に転送することで、画素１１Ａと同様に、太陽などの高輝度の被写体であっても電荷が溢れないようにすることができる。
【００９０】
また、画素１１Ｂを備える撮像素子１は、図７を参照して説明したような画素１１Ａを備える撮像素子１と同様の駆動方法で駆動することができ、低照度時の高ＳＮＲと高輝度耐性を両立することができる。
【００９１】
従って、画素１１Ｂを備える撮像素子１は、上述した画素１１Ａを備える撮像素子１と同様に、２つの電荷読み出し経路２２−１Ｂおよび２２−２Ｂを備える構造（2tap構造）であっても、十分なダイナミックレンジを有するＨＤＲ画像を撮像することができる。さらに、画素１１Ｂは、画素１１と比較して、シンプルな構成となっており、画素１１Ｂを備える撮像素子１は、例えば、微細化するのに有利な構造となる。
【００９２】
次に、図１０乃至図１２を参照して、画素１１の第４の構成例および駆動方法について説明する。
【００９３】
図１０には、第４の構成例である画素１１Ｃの回路図が示されており、図１１には、画素１１Ｃの平面的な構成例が示されている。
【００９４】
図１０および図１１に示すように、画素１１Ｃは、ＰＤ２１、電荷読み出し経路２２−１Ｃ、および電荷読み出し経路２２−２Ｃを備えて構成される。
【００９５】
画素１１Ｃは、例えば、図５の画素１１Ａと比較して、アンチブルーミングゲート２３が設けられていないとともに、電荷読み出し経路２２−１Ｃおよび電荷読み出し経路２２−２Ｃが一部を共有するように構成される点で異なっている。
【００９６】
例えば、電荷蓄積ゲート３２−１とキャパシタ７１との比率（HDR比）が、太陽などの高輝度の被写体であっても電荷が溢れないような比率となるように設計することで、アンチブルーミングゲート２３を不要とすることができる。従って、画素１１Ｃは、アンチブルーミングゲート２３が設けられない構成とされている。
【００９７】
なお、ＰＤ２１から電荷が溢れる場合には、電荷読み出し経路２２−１Ｃ側に先に電荷が溢れるように、転送ゲート３１−１のバイアスが設定される。即ち、ＰＤ２１から溢れる電荷が、キャパシタ７１よりも電荷蓄積容量が小さい電荷蓄積ゲート３２−１に排出されるように電位が設定される。このようにＰＤ２１から電荷が溢れた場合には、電荷読み出し経路２２−２Ｃ側から読み出した電荷だけを用いて画像を構成することができる。
【００９８】
また、画素１１Ｃでは、ＦＤ部３４、蓄積容量３５、増幅トランジスタ３６、選択トランジスタ３７、およびリセットトランジスタ３８を、電荷読み出し経路２２−１Ｃおよび電荷読み出し経路２２−２Ｃで共有するように構成されている。このように、電荷読み出し経路２２−１Ｃおよび電荷読み出し経路２２−２ＣがＦＤ部３４以降の構造を共有する構成では、それぞれの電荷を画素信号として異なるタイミングで読み出すように制御される。そして、電荷読み出し経路２２−１Ｃおよび電荷読み出し経路２２−２ＣがＦＤ部３４以降の構造を共有する構成では、例えば、従来のグローバルシャッタ画素に読み出しゲート３３−２を追加するだけでシンプルに実現することができる。
【００９９】
さらに、画素１１Ｃは、キャパシタ７１が、図１１に示す一点鎖線の領域に配置された構成とすることができる。即ち、画素１１Ｃでは、キャパシタ７１の配置箇所を、転送ゲート３１−１および電荷蓄積ゲート３２−１のゲート電極４１−１と重なるようにすることで、平面的なレイアウトを有効活用して、キャパシタ７１の容量を確保することができる。
【０１００】
このように構成される画素１１Ｃは、画素１１や画素１１Ａおよび１１Ｂなどと比較してシンプルな構成で、より小型化することができ、画素１１Ｃを備える撮像素子１は、例えば、微細化するのに非常に有利な構造となる。
【０１０１】
なお、シャッタ制御が必要なユースケースでは、画素１１Ｃにアンチブルーミングゲート２３（図２参照）を設ける構成とした方がよく、用途に応じて適切な構成を採用することができる。
【０１０２】
なお、画素１１Ｃにおいても、図示したような構造の他、例えば、フローティングディフュージョン型や仮想ゲート付き埋め込みチャネル型などのように様々な構造の電荷蓄積部を採用することができる。この場合、それらの電荷蓄積部の容量は、ダイナミックレンジ比やＳＮＲに応じてそれぞれ異なる容量に設定することができる。
【０１０３】
次に、図１２を参照して、画素１１Ｃを備える撮像素子１の駆動方法について説明する。なお、図１２では、画素１１Ｃがアンチブルーミングゲート２３を備え、シャッタ制御が行われる場合における駆動方法が示されている。
【０１０４】
図１２の例では、電荷蓄積ゲート３２−１に対する長蓄の転送、キャパシタ７１に対する短蓄の転送の順番で、ＰＤ２１から電荷が転送される。そして、電荷蓄積ゲート３２−１およびキャパシタ７１に対して複数回行われる電荷の転送の１回あたりの電荷の露光時間が、１フレームよりも十分に短く設定され、長蓄および短蓄の転送が１フレームで繰り返して行われる。
【０１０５】
まず、図示するように、時刻ｔ１において排出パルスABGがオンとなって、ＰＤ２１に蓄積されている電荷がアンチブルーミングゲート２３を介して排出されたタイミングから、長蓄の露光が開始される。そして、時刻ｔ２において転送パルスFSG1がオンとなって、ＰＤ２１から電荷蓄積ゲート３２−１に長蓄が転送される。
【０１０６】
その後、時刻ｔ３において排出パルスABGがオンとなって短蓄の露光が開始され、時刻ｔ４において転送パルスFSG2がオンとなって、ＰＤ２１からキャパシタ７１に短蓄が転送される。
【０１０７】
このような時刻ｔ１から時刻ｔ４までにおける長蓄および短蓄の転送が、以下、同様に、１フレームの間に、繰り返して行われる。例えば、短蓄および長蓄の露光時間の割合を、0.5μｓ：50μｓ＝1：100となるように設定すると、撮像素子１は、＋40dBのＨＤＲ画像を取得することができる。
【０１０８】
なお、図１２には、図４と同様に、画素１１Ａの最大の感度に対して１／２の感度で撮像を行う例が示されている。また、転送パルスFSG1およびFSG2、並びに排出パルスABGを、ロ−リングシャッタ読み出しの１ラインに同期するように設定することで、同期回路設計を容易にすることができる。なお、図１０および図１１に示すようなアンチブルーミングゲート２３を備えない構造では、図１２に示す排出パルスABGが駆動に用いられることなく、常に最大感度の状態となる。
【０１０９】
以上のような駆動方法により、撮像素子１は、低照度時の高ＳＮＲと高輝度耐性を両立することができる。さらに、１フレームよりも十分に短い時間の露光を繰り返して行うバースト分配駆動によって、短蓄側でも、例えば、ＬＥＤ光源などのパルス発光源を撮像することができる。
【０１１０】
次に、図１３および図１４を参照して、画素１１の第５の構成例について説明する。
【０１１１】
図１３には、第５の構成例である画素１１Ｄの回路図が示されており、図１４には、画素１１Ｄの平面的な構成例が示されている。
【０１１２】
図１３および図１４に示すように、画素１１Ｄは、ＰＤ２１、電荷読み出し経路２２−１Ｄ、および電荷読み出し経路２２−２Ｄを備えて構成される。また、電荷読み出し経路２２−２Ｄは、図１０の電荷読み出し経路２２−２Ｃと同様に構成されている。
【０１１３】
即ち、画素１１Ｄは、電荷読み出し経路２２−１Ｄの構造が、図１０の電荷読み出し経路２２−１Ｃとは異なるものとされている。
【０１１４】
電荷読み出し経路２２−１Ｄは、転送ゲート３１−１、遮光ＨＡＤ７２、読み出しゲート３３−１、ＦＤ部３４−１、蓄積容量３５−１、増幅トランジスタ３６−１、選択トランジスタ３７−１、およびリセットトランジスタ３８−１を備えて構成される。このように、電荷読み出し経路２２−１Ｄは、図１０の電荷読み出し経路２２−１Ｃと比較して、電荷蓄積ゲート３２−１に替えて、遮光ＨＡＤ７２を備えて構成される点で異なるものとされている。
【０１１５】
このように構成される画素１１Ｄでは、ＰＤ２１の電荷が転送ゲート３１−１を介して遮光ＨＡＤ７２に転送され、蓄積される。つまり、画素１１Ｄは、電荷読み出し経路２２−１Ｄにおける電荷蓄積部として、埋め込みチャネル型の電荷蓄積部ではなく、遮光されたＨＡＤ型のフォトダイオード構造を採用する構成となっている。
【０１１６】
これにより、画素１１Ｄでは、長蓄を遮光ＨＡＤ７２に転送することで、低照度から高ＳＮＲを実現することができる。さらに、画素１１Ｄでは、短蓄をキャパシタ７１に転送することで、画素１１Ｃと同様に、太陽などの高輝度の被写体であっても電荷が溢れないようにすることができる。
【０１１７】
また、画素１１Ｄを備える撮像素子１は、図１２を参照して説明したような画素１１Ｃを備える撮像素子１と同様の駆動方法で駆動することができ、低照度時の高ＳＮＲと高輝度耐性を両立することができる。
【０１１８】
従って、画素１１Ｄを備える撮像素子１は、上述した画素１１Ｃを備える撮像素子１と同様に、２つの電荷読み出し経路２２−１Ｄおよび２２−２Ｄを備える構造（2tap構造）であっても、十分なダイナミックレンジを有するＨＤＲ画像を撮像することができる。さらに、画素１１Ｄを備える撮像素子１は、画素１１Ｃを備える撮像素子１と同様に、例えば、微細化するのに非常に有利な構造となる。
【０１１９】
また、画素１１Ｄは、キャパシタ７１が、図１４に示す一点鎖線の領域に配置された構成とすることができる。これにより、画素１１Ｄは、図１１に示した画素１１Ｃと同様に、キャパシタ７１の容量を確保することができる。なお、画素１１Ｃおよび画素１１Ｄでは、隣接する複数の画素どうしで、ＦＤ部３４以降の構造を共有する構成とすることができる。
【０１２０】
次に、図１５乃至図１７を参照して、画素１１の立体的な構成例について説明する。
【０１２１】
例えば、撮像素子１には、ＰＤ２１が形成される半導体基板に対して配線層などを積層する表面側から光を照射する表面照射型と、表面に対して反対側を向く裏面側から光を照射する裏面照射型との２種類がある。図１５には表面照射型の撮像素子１の画素１１Ｅの構成例が示されており、図１６および図１７には、裏面照射型の撮像素子１の画素１１Ｆおよび画素１１Ｇの構成例がそれぞれ示されている。また、図１５乃至図１７に示す画素１１Ｅ乃至１１Ｇは、図２に示した画素１１と同様に、ＰＤ２１に対して３方向に電荷蓄積部が配置される構造（3tap構造）である。
【０１２２】
図１５には、表面照射型の撮像素子１に設けられる画素１１Ｅの構成の概略的な斜視図が示されている。
【０１２３】
画素１１Ｅごとにオンチップレンズ８１が設けられており、オンチップレンズ８１を介して入射する光は、ＰＤ２１が設けられる半導体基板の配線層側に積層された遮光膜６１の開口部を通過してＰＤ２１に照射される。
【０１２４】
図示するように、ＰＤ２１に対して３方向に電荷蓄積部８２−１乃至８２−３が設けられ、残りの１方向にリセットドレイン８３が設けられている。電荷蓄積部８２−１乃至８２−３は、例えば、電荷蓄積ゲート３２−１乃至３２−３（図２参照）に対応し、図４を参照して説明したような駆動方法によって、ＰＤ２１から電荷蓄積部８２−１乃至８２−３に電荷が転送される。リセットドレイン８３は、アンチブルーミングゲート２３（図２参照）を介してＰＤ２１の電荷を排出するのに利用される。
【０１２５】
なお、図１５の構成例において、画素１１Ｅが、電荷蓄積部８２−１に替えてキャパシタ７１（図５参照）を設ける構成とする場合、ＰＤ２１が形成される半導体基板と遮光膜６１との間の配線層にキャパシタ７１が配置される。
【０１２６】
このように、表面照射型の撮像素子１に設けられる画素１１Ｅでは、ＰＤ２１と電荷蓄積部８２−１乃至８２−３とが同一平面上に配置される構成となる。
【０１２７】
図１６には、裏面照射型の撮像素子１に設けられる画素１１Ｆの構成の概略的な斜視図が示されている。
【０１２８】
画素１１Ｆごとにオンチップレンズ８１が設けられており、オンチップレンズ８１を介して入射する光がＰＤ２１に照射される。ＰＤ２１の表面側（図１６の下方を向く面側）に遮光膜６１が積層されており、遮光膜６１により電荷蓄積部８２−１乃至８２−３およびリセットドレイン８３が遮光されている。
【０１２９】
図示するように、電荷蓄積部８２−１乃至８２−３およびリセットドレイン８３は、裏面側にＰＤ２１が設けられる半導体基板の表面側に、平面的に見てＰＤ２１と重なるように配置される。このように、裏面照射型の撮像素子１に設けられる画素１１Ｆでは、ＰＤ２１と電荷蓄積部８２−１乃至８２−３とが同一平面上に配置されることがないため、電荷蓄積部８２−１乃至８２−３の面積を、図１５の画素１１Ｅと比較して、大きく設計することができる。
【０１３０】
これにより、例えば、画素１１Ｆのサイズを全体的に小さくすることができる。即ち、裏面側の多くの部分を電荷蓄積部８２−１乃至８２−３の配置に用いることができるので、画素１１Ｆの微細化を図ることができる。さらに、電荷蓄積部８２−１乃至８２−３の影響を受けることなくＰＤ２１の開口率を広くすることができるので、受光感度を向上させることができる。
【０１３１】
図１７には、裏面照射型の撮像素子１に設けられる画素１１Ｇの構成の概略的な斜視図が示されている。
【０１３２】
図１７に示すように、画素１１Ｇは、図１６の画素１１Ｆの構造にキャパシタ７１を追加したものとなっている。例えば、図１５の裏面照射型の撮像素子１が備える画素１１Ｅでは、キャパシタ７１は、遮光膜６１の下方にしか配置することができない（即ち、開口部に配置不可である）ため、キャパシタ７１の容量が小さくなるという制約があった。
【０１３３】
これに対して、画素１１Ｇでは、このような制約がなく、画素１１Ｇの全体領域をキャパシタ７１に使用することができる。従って、画素１１Ｇでは、ＰＤ２１の受光感度に影響を与えることなくキャパシタ７１の大面積化および大容量化を図ることができる。
【０１３４】
次に、図１８および図１９を参照して、駆動方法の変形例について説明する。
【０１３５】
上述した駆動方法では、短蓄、中蓄、および長蓄の露光時間が、１フレームの受光期間に亘って略同一で繰り返されている。これに対し、撮像素子１では、長蓄、中蓄、および短蓄の露光時間が、１フレームの受光期間中の後になるに従い長くなるように駆動することができる。
【０１３６】
図１８には、駆動方法の第１の変形例が示されている。図１８には、長蓄の露光時間が例示されており、１フレームの受光期間中の後になるに従い対数的に露光時間が長くなっている。
【０１３７】
図１９には、駆動方法の第２の変形例として、アンチブルーミングゲート２３を有さない駆動方法が示されている。図１９には、長蓄の露光時間が例示されており、１フレームの受光期間中の後になるに従い対数的に露光時間が長くなっている。
【０１３８】
このように、撮像素子１では、露光時間を繰り返すサイクルが略同一でなくても、蓄積後の露光比が、短蓄、中蓄、および長蓄で一定であれば、ＨＤＲ合成を行うことができる。また、蓄積累積後の露光比が不規則であっても、その比を補正したＨＤＲ合成行うことで、最終的に得られるＨＤＲ画像における影響を低減することができる。例えば、その影響以上に有効な他の効果を得ることができれば、より良いＨＤＲ画像を得ることができる。
【０１３９】
例えば、撮像素子１は、図１８および図１９に示すように、露光比を一定として、間隔が対数的に伸びるような駆動方法（以下適宜、非線形バースト駆動と称する）を採用することができる。
【０１４０】
従来、あるフレームに１回だけの読出し制御を行う撮像素子で高速電子シャッタを使用すると、動体ボケは解消され静止画のように止まった画像に見えるようになる。しかしながら、フレームレートを上げる訳でなければ、フレームレートが30fpsの場合には、ほぼ1/30s間の画像が抜けたパラパラ漫画的な滑らかさのない画像になって、特に再生フレーム周波数が低い場合には見苦しい画像になってしまう。また、近年のテレビジョン受像機において、４倍速（＝240fps）などバラパラ感をなくすような高速処理と同等なことを行うには、撮像素子も４倍速化する必要があり、莫大な電力増加になってしまう。
【０１４１】
そこで、１フレーム最後の１瞬だけを露光するような滑らかさとシャッキリ感を両立できない従来の電子シャッタに対して、時間軸方向で対数的な配分になるような蓄積時間配分とする非線形バースト駆動を採用することが有効である。これにより、人間の目の対数応答特性に近い露光制御をすることになるので、滑らかさと動体ボケのないシャッキリ感を両立する電子シャッタを実現することができる。即ち、非線形バースト分配駆動によって、人間の目の応答特性と同じ対数感度特性が実現可能で、動被写体に対して滑らかに再生（滑らかにシャッキリとした再生）することが可能な動画像を撮像することができる。
【０１４２】
なお、上述したような各実施の形態の画素１１を備える撮像素子１は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像システム、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
【０１４３】
図２０は、電子機器に搭載される撮像装置の構成例を示すブロック図である。
【０１４４】
図２０に示すように、撮像装置１０１は、光学系１０２、撮像素子１０３、信号処理回路１０４、モニタ１０５、およびメモリ１０６を備えて構成され、静止画像および動画像を撮像可能である。
【０１４５】
光学系１０２は、１枚または複数枚のレンズを有して構成され、被写体からの像光（入射光）を撮像素子１０３に導き、撮像素子１０３の受光面（センサ部）に結像させる。
【０１４６】
撮像素子１０３としては、上述した各実施の形態の画素１１を備える撮像素子１が適用される。撮像素子１０３には、光学系１０２を介して受光面に結像される像に応じて、一定期間、電子が蓄積される。そして、撮像素子１０３に蓄積された電子に応じた信号が信号処理回路１０４に供給される。
【０１４７】
信号処理回路１０４は、撮像素子１０３から出力された画素信号に対して各種の信号処理を施す。信号処理回路１０４が信号処理を施すことにより得られた画像（画像データ）は、モニタ１０５に供給されて表示されたり、メモリ１０６に供給されて記憶（記録）されたりする。
【０１４８】
このように構成されている撮像装置１０１では、上述した各実施の形態の画素１１を備える撮像素子１を適用することで、より高画質なＨＤＲ画像を撮像することができる。
【０１４９】
なお、本技術は以下のような構成も取ることができる。
（１）
入射した光を光電変換により電荷に変換して蓄積する光電変換部、および前記光電変換部から転送される電荷を蓄積する２つ以上の電荷蓄積部を有する画素が複数配置されてなる画素領域と、
それぞれ異なる露光時間の電荷を、２つ以上の前記電荷蓄積部に前記光電変換部から転送することを、１フレームの受光期間中に繰り返すように前記画素を駆動する駆動部と
を備える撮像素子。
（２）
２つ以上の前記電荷蓄積部は、それぞれ電荷蓄積可能容量が異なる
上記（１）に記載の撮像素子。
（３）
２つ以上の前記電荷蓄積部のうち、電荷蓄積容量が少ない方の前記電荷蓄積部に長時間露光の電荷が転送され、電荷蓄積容量が大きい方の前記電荷蓄積部に短時間露光の電荷が転送される
上記（１）または（２）に記載の撮像素子。
（４）
前記画素の露光期間中に、前記光電変換部から溢れ出る電荷を排出するアンチブルーミングゲート
をさらに備える上記（１）から（３）までのいずれかに記載の撮像素子。
（５）
前記画素の露光期間中に、前記光電変換部から溢れ出る電荷が、電荷蓄積容量が小さい方の前記電荷蓄積部に排出されるように電位が設定されている
上記（３）に記載の撮像素子。
（６）
電荷蓄積容量が大きい方の前記電荷蓄積部には、拡散接合を経由したキャパシタ構造の蓄積部を使用する
上記（３）から（５）までのいずれかに記載の撮像素子。
（７）
電荷蓄積容量が小さい方の前記電荷蓄積部には、遮光されたフォトダイオード構造の蓄積部を使用する
上記（３）から（６）までのいずれかに記載の撮像素子。
（８）
前記光電変換部で発生した電荷を電圧に変換する電荷電圧変換部をさらに備え、
２つ以上の前記電荷蓄積部から共通の前記電荷電圧変換部に電荷が転送され、２つ以上の前記電荷蓄積部で前記電荷電圧変換部以降の構造を共有する
上記（１）から（７）までのいずれかに記載の撮像素子。
（９）
前記駆動部は、１フレームの受光期間中において、２つ以上の前記電荷蓄積部それぞれに対して転送する電荷の露光時間が、前記電荷蓄積部ごとに略同一となるように駆動を行う
上記（１）から（８）までのいずれかに記載の撮像素子。
（１０）
前記駆動部は、２つ以上の前記電荷蓄積部それぞれに対して転送する電荷の露光時間が、１フレームの受光期間に亘って略同一となるように駆動を行う
上記（１）から（９）までのいずれかに記載の撮像素子。
（１１）
前記駆動部は、２つ以上の前記電荷蓄積部それぞれに対して転送する電荷の露光時間が、１フレームの受光期間中の後になるに従い長くなるように駆動を行う
上記（１）から（９）までのいずれかに記載の撮像素子。
（１２）
入射した光を光電変換により電荷に変換して蓄積する光電変換部、および前記光電変換部から転送される電荷を蓄積する２つ以上の電荷蓄積部を有する画素が複数配置されてなる画素領域と、前記画素を駆動する駆動部とを備える撮像素子の駆動方法において、
前記駆動部は、それぞれ異なる露光時間の電荷を、２つ以上の前記電荷蓄積部に前記光電変換部から転送することを、１フレームの受光期間中に繰り返す
駆動方法。
（１３）
入射した光を光電変換により電荷に変換して蓄積する光電変換部、および前記光電変換部から転送される電荷を蓄積する２つ以上の電荷蓄積部を有する画素が複数配置されてなる画素領域と、
それぞれ異なる露光時間の電荷を、２つ以上の前記電荷蓄積部に前記光電変換部から転送することを、１フレームの受光期間中に繰り返すように前記画素を駆動する駆動部と
を有する撮像素子を備える電子機器。
【０１５０】
なお、本実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
【符号の説明】
【０１５１】
１  撮像素子，  ２  画素領域，  ３  垂直駆動回路，  ４  カラム信号処理回路，  ５  水平駆動回路，  ６  出力回路，  ７  制御回路，  １１  画素，  ２１  ＰＤ，  ２２  電荷読み出し経路，  ２３  アンチブルーミングゲート，  ３１  転送ゲート，  ３２  電荷蓄積ゲート，  ３３  読み出しゲート，  ３４  ＦＤ部，  ３５  蓄積容量，  ３６  増幅トランジスタ，  ３７  選択トランジスタ，  ３８  リセットトランジスタ，  ４１乃至４３  ゲート電極，  ４４および４５  貫通電極，  ５１  ゲート電極，  ５２  貫通電極，  ６１  遮光膜，  ６２  開口部，  ７１  キャパシタ，  ７２  遮光ＨＡＤ，  ８１  オンチップレンズ，  ８２  電荷蓄積部，  ８３  リセットドレイン
【図１】
2016129410.tif 000003
【図２】
2016129410.tif 000004
【図３】
2016129410.tif 000005
【図４】
2016129410.tif 000006
【図５】
2016129410.tif 000007
【図６】
2016129410.tif 000008
【図７】
2016129410.tif 000009
【図８】
2016129410.tif 000010
【図９】
2016129410.tif 000011
【図１０】
2016129410.tif 000012
【図１１】
2016129410.tif 000013
【図１２】
2016129410.tif 000014
【図１３】
2016129410.tif 000015
【図１４】
2016129410.tif 000016
【図１５】
2016129410.tif 000017
【図１６】
2016129410.tif 000018
【図１７】
2016129410.tif 000019
【図１８】
2016129410.tif 000020
【図１９】
2016129410.tif 000021
【図２０】
2016129410.tif 000022
【国際調査報告】
2016129410.tif 000023
2016129410.tif 000024
2016129410.tif 000025
2016129410.tif 000026