(57)【要約】  ワイドバンドギャップ半導体装置において、縮小された電界強度の高いターミネーション領域に対応した端部膜厚の厚い耐高電界封止材を形成すると共に、製造工程の精度向上と短時間化をはかるため、半導体装置を以下のように構成する。すなわち、半導体チップ周辺のターミネーション領域近傍に形成する耐高電界封止材の断面が、チップ外周端部で少なくとも一部が垂直な形状を有し、チップ内部端側では内側に向けて膜厚が減少する形状とする。これを実現するための半導体装置の製造方法として、耐高電界封止材は半導体ウエハの状態で形成し、その後に熱処理を実施し、ダイシングした後にチップを実装する。
2016103434.tif 000002
【特許請求の範囲】
【請求項１】
ワイドギャップ半導体素子が形成された半導体チップを備え、
前記半導体チップのパタン面側のチップの周辺部に形成される耐高電界封止材の断面形状が、チップ外周端側の少なくとも一部が垂直またはそれに近い端面形状を有し、チップ内周端側では内側に向けて膜厚が減少する形状を有する
ことを特徴とする半導体装置。
【請求項２】
請求項１において、
前記耐高電界封止材は、ポリアミドイミド樹脂、ポリエーテルアミドイミド樹脂、およびポリエーテルアミド樹脂のうちの少なくとも一種を含んで構成される
ことを特徴とする半導体装置。
【請求項３】
請求項１において、
前記耐高電界封止材の膜厚が、少なくとも５０μｍ以上で、かつ５００μｍ以下である
ことを特徴とする半導体装置。
【請求項４】
請求項１において、
前記耐高電界封止材の比誘電率が、下地の無機材料層の比誘電率より小さく、かつ上層の封止材の比誘電率より大きい
ことを特徴とする半導体装置。
【請求項５】
請求項１において、
チップ外周端側の少なくとも一部が垂直ないしそれに近い端面形状を有する部分が、電界緩和領域幅の最大でも１／３以下だけチップ端からリセスした構造である
ことを特徴とする半導体装置。
【請求項６】
請求項１において、
前記ワイドギャップ半導体素子はシリコンカーバイドを含んで構成される
ことを特徴とする半導体装置。
【請求項７】
ワイドギャップ半導体素子が形成された半導体チップを備えた半導体装置の製造方法であって、
前記半導体チップのパタン面側のチップの周辺部に配置する耐高電界封止材を半導体ウエハの状態で形成する工程と、
前記半導体ウエハに対して熱処理を実施する工程と、
熱処理された前記半導体ウエハに対してダイシングを実施する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項８】
請求項７において、
前記熱処理の温度が、２００℃から４００℃の範囲にある
ことを特徴とする半導体装置の製造方法。
【請求項９】
請求項７において、
前記耐高電界封止材の形成工程は、ウエハのスクライブラインに沿って前記耐高電界封止材を少なくとも２つの方向から交差させて塗布する工程を含む
ことを特徴とする半導体装置の製造方法。
【請求項１０】
ワイドギャップ半導体素子が形成された半導体チップを搭載した半導体モジュールであって、
前記半導体チップは、前記半導体チップのパタン面側のチップの周辺部に形成される耐高電界封止材の断面形状が、チップ外周端側の少なくとも一部が垂直またはそれに近い端面形状を有し、チップ内周端側では内側に向けて膜厚が減少する形状を有する
ことを特徴とする半導体モジュール。
【請求項１１】
請求項１０において、
前記耐高電界封止材は、ポリアミドイミド樹脂、ポリエーテルアミドイミド樹脂、およびポリエーテルアミド樹脂のうちの少なくとも一種を含んで構成される
ことを特徴とする半導体モジュール。
【請求項１２】
請求項１０において、
前記耐高電界封止材の膜厚が、少なくとも５０μｍ以上で、かつ５００μｍ以下である
ことを特徴とする半導体モジュール。
【請求項１３】
請求項１０において、
前記耐高電界封止材の比誘電率が、下地の無機材料層の比誘電率より小さく、かつ上層の封止材の比誘電率より大きい
ことを特徴とする半導体モジュール。
【請求項１４】
請求項１０において、
チップ外周端側の少なくとも一部が垂直ないしそれに近い端面形状を有する部分が、電界緩和領域幅の最大でも１／３以下だけチップ端からリセスした構造である
ことを特徴とする半導体モジュール。
【請求項１５】
請求項１０において、
前記ワイドギャップ半導体素子はシリコンカーバイドを含んで構成される
ことを特徴とする半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特にシリコンおよびシリコンカーバイドを原材料に用いるパワー半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
インバータに代表される電力変換機器の中で、パワー半導体は整流機能やスイッチング機能をもつ主要な構成部品として使われている。パワー半導体の材料として現在はシリコンが主流であるが、物性に優れるシリコンカーバイド（ＳｉＣ）の採用に向けた開発が進んでいる。【０００３】
従来、ＳｉＣを用いた半導体装置の信頼性を向上させる技術として、シリコーンゲル封止材と半導体との間に耐高電界封止材を挿入して、ＳｉＣチップのターミネーション領域付近におけるシリコーンゲル中の電界強度を耐電界の範囲内に抑制するものがあった（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−１９１７１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＳｉＣは、シリコンに対して絶縁破壊電界強度が一桁高く高電圧用途に適すること、熱伝導率もシリコンの３倍で、かつ高温でも半導体の性質を失いにくいことから原理的に温度上昇にも強く、素子の抵抗を下げられるためパワー半導体の材料として適している。【０００６】
特に、インバータを構成するパワーモジュールのスイッチング素子と整流素子の内、整流素子の還流ダイオード（フリーホイーリングダイオード）をシリコンからＳｉＣに置き換えたＳｉＣハイブリッドモジュールの開発が先行している。整流素子はスイッチング素子に比べて構造と動作が単純で素子開発を進めやすいこと、またスイッチング損失を大幅に低減できるメリットが明確なことが理由にある。近年では、スイッチング素子もＳｉＣに置き換えたフルＳｉＣモジュールの開発も進んでおり、さらなる損失低減も可能になりつつある。【０００７】
シリコンのＰＮダイオードをＳｉＣのショットキーバリアダイオード（ＳＢＤ＝Ｓｃｈｏｔｔｋｙ  Ｂａｒｒｉｅｒ  Ｄｉｏｄｅ）に置き換えたＳｉＣハイブリッドモジュールでは、リカバリ電流が無いためスイッチング損失が1/10に減るとの報告がある。これはバイポーラ素子のＰＮダイオードではスイッチング時に蓄積された少数キャリアがリカバリ電流として流れるが、ユニポーラ素子のＳＢＤでは少数キャリアの蓄積が無いためである。【０００８】
整流素子に加えてスイッチング素子も、シリコンのＩＧＢＴ（以下Ｓｉ−ＩＧＢＴ）をＳｉＣのＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）に置き換えたフルＳｉＣモジュールでは、損失低減効果はさらに大きくなる。バイポーラ素子のＳｉ−ＩＧＢＴをユニポーラ素子のＳｉＣ−ＭＯＳで置き換えることで、シリコンＰＮダイオードをＳｉＣのＳＢＤに置き換えた場合と同じ原理によってスイッチング損失を低減できるためである。フルＳｉＣモジュールでは、さらにＳＢＤを省略してＭＯＳ側で整流機能まで受け持つ方式も存在する。【０００９】
なお、シリコンでもＳＢＤやＭＯＳを製造可能だが、耐圧を高めるためにボディ層の厚みを増すと抵抗が高くなり実用的ではない。低抵抗なＳｉＣを用いることで、耐圧６００Ｖ〜３．３ｋＶといった従来シリコンのＳＢＤやＭＯＳを適用できなかった高耐圧領域までユニポーラ素子のＳＢＤやＭＯＳを適用することが可能になっている。【００１０】
ＳｉＣは前述のように絶縁破壊電界強度が高いため、チップ内部の電界強度を高めた設計が可能で、チップ周辺の電界緩和領域（ターミネーション領域）を縮小し面積コストを削減できる。このとき、ＳｉＣに接するパッケージの封止材にかかる電界強度も高くなるため、ＳｉＣ用の封止材には絶縁破壊強度の高さが求められる。チップのターミネーション領域の直上では、例えばシリコンの場合には実装後にはシリコーンゲル等で封止がなされるが、ＳｉＣの場合には電界強度がシリコーンゲルの耐電界（絶縁破壊電界強度）を超えてしまうため、間に耐高電界封止材を挿入する方法が開示されている（特許文献１）。この方法によれば、ＳｉＣチップのターミネーション領域付近で、シリコーンゲル中の電界強度を耐電界の範囲内に抑制することができるため、ＳｉＣを用いた半導体装置の信頼性を向上できる。【００１１】
しかしながら、特許文献１記載の方法において、チップのターミネーション領域近傍の封止材中の電界強度を緩和する技術には以下の課題があった。【００１２】
１つめの課題は、チップ端部での耐高電界封止材の形状に起因している。図２と図３を用いて説明する。図２はＳｉＣを用いたパワー半導体モジュールを構成するＳｉＣチップの１つについての上面図で、図３が断面図を示す。ここに、耐高電界封止材の形成領域３０を重ねたものが図４ａ、図４ｂであり、図４ａはＳｉＣチップの上面図、図４ｂはＳｉＣチップの断面図である。図２、図３、図４ａ、および図４ｂのチップはダイオードの場合であり、電極３１の周辺にターミネーション領域３２があり、チップ上面に接するターミネーション領域の電界を緩和するために、耐高電界封止材３４が配置されている。従来技術での耐高電界封止材の形成は、工程的にはチップを絶縁基板にマウントした状態で行っており、図５には、絶縁基２２にハンダ３５を用いて実装し、ワイヤ１３を接合し封止材としてのゲル３６で覆った状態の部分的な断面を示している。図５に示すチップ断面の拡大図で、耐高電界封止材の端部３８の形状は塗布技術による形成方法に起因して裾を引いたテーパー形状となる。このため、特にチップ外周部の近傍で膜厚が薄く、ＳｉＣからの電界を十分に緩和できない問題がある。ターミネーション領域の幅３９を十分に広く設計すればこの部分の電界は緩和されるが、その場合には高価なＳｉＣチップ上で電気伝導に殆んど寄与しないターミネーション領域を広くとることとなりコストが増加する。ＳｉＣの優れた材料物性を活かすためには、ターミネーション領域を縮小しても端部での電界を緩和できるように、耐高電界封止材のチップ端部膜厚を高められる方法が必要となる。【００１３】
２つめの課題は、生産のＴＡＴ（ターンアラウンドタイム）と塗布精度の不足に起因するものである。従来技術における耐高電界封止材の塗布工程フローを図６に示した。耐高電界封止材の塗布工程４０は、チップを絶縁基板に接合する工程４１の後に配置される。塗布工程４０の様子を図７に示す。耐高電界封止材３４はディスペンサー等により、絶縁基板２２上にハンダ付けされたＳｉＣ−ＳＢＤチップ１２のターミネーション領域３２を一周するように塗布される。絶縁基板上のチップ毎に塗布ノズル４２の水平位置と高さをアライメントしつつ、絶縁基板上に搭載した全チップについて繰り返し塗布していく必要があり、生産工程に時間を要する。塗布後に耐高電界封止材の硬化熱処理も必要で、このときに各絶縁基板を数時間熱処理する必要があるため時間を要する工程の一つとなっている。【００１４】
また、各チップは絶縁基板にハンダ付けされているが、ハンダはリフロー時に液化して厚みバラツキや水平方向の移動、回転が生じるため、チップ毎に微妙にアライメントがずれている。ディスペンサーはチップ位置を光学的に認識して補正を行う機能が搭載されているものの、塗布精度が低下しやすく、精度向上を図ると塗布時間が増加するトレードオフに陥る問題がある。【００１５】
また、こうした問題点はＳｉＣのみならず、絶縁破壊電界強度が高い、ＧａＮやダイヤモンドといったワイドバンドギャップ半導体を用いた半導体装置に共通している。【００１６】
以上の問題点を鑑みて、発明者らは、以下に述べる新たな半導体装置の構造と製造方法を提案するに至った。
【課題を解決するための手段】
【００１７】
本発明の半導体装置は、例えば、ワイドギャップ半導体素子が形成された半導体チップを備え、前記半導体チップのパタン面側のチップの周辺部に形成される耐高電界封止材の断面形状が、チップ外周端側の少なくとも一部が垂直またはそれに近い端面形状を有し、チップ内周端側では内側に向けて膜厚が減少する形状を有することを特徴とする。【００１８】
また、本発明の半導体装置の製造方法は、例えば、ワイドギャップ半導体素子が形成された半導体チップを備えた半導体装置の製造方法であって、前記半導体チップのパタン面側のチップの周辺部に配置する耐高電界封止材を半導体ウエハの状態で形成する工程と、前記半導体ウエハに対して熱処理を実施する工程と、熱処理された前記半導体ウエハに対してダイシングを実施する工程とを有することを特徴とする。【００１９】
また、本発明の半導体モジュールは、例えば、ワイドギャップ半導体素子が形成された半導体チップを搭載した半導体モジュールであって、前記半導体チップは、前記半導体チップのパタン面側のチップの周辺部に形成される耐高電界封止材の断面形状が、チップ外周端側の少なくとも一部が垂直またはそれに近い端面形状を有し、チップ内周端側では内側に向けて膜厚が減少する形状を有することを特徴とする。
【発明の効果】
【００２０】
本発明によれば、絶縁破壊強度の高いワイドバンドギャップ半導体のチップ近傍の高電界領域においても、これを封止するシリコーンゲル等の封止材料の絶縁破壊電界強度を超えないように電界強度を緩和することが可能となり、ひいては半導体装置および半導体モジュールの信頼性を向上させることができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の代表的な実施形態の１つである実施例１に係る半導体装置を示す断面図である。
【図２】ＳｉＣチップの上面図である。
【図３】ＳｉＣチップの断面図である。
【図４ａ】耐高電界封止材の形成領域重ねたＳｉＣチップの上面図である。
【図４ｂ】耐高電界封止材の形成領域重ねたＳｉＣチップの断面図である。
【図５】従来技術による実装状態を示す図である。
【図６】従来技術における耐高電界封止材の塗布工程フローを示す図である。
【図７】従来技術による塗布工程を示す図である。
【図８】本発明の実施例１に係る半導体モジュールの外観および内部構成を示す斜視図である。
【図９】図８の半導体モジュールに搭載される絶縁基板の拡大図である。
【図１０】本発明の実施例１に係る半導体装置の製造方法における耐高電界封止材の形成工程を含む主要工程のフローを示す図である。
【図１１】本発明の実施例１に係る半導体装置の製造方法における耐高電界封止材の形成工程の様子を示す図である。
【図１２】本発明の実施例１に係る半導体装置の製造方法における耐高電界封止材の形成工程を示す図である。
【図１３】本発明の実施例１に係る半導体装置の製造方法におけるウエハをダイシングする工程を示す図である。
【図１４】本発明の実施例１に係る半導体装置の製造方法におけるウエハ状態での耐高電界封止材の形成工程を示す断面拡大図である。
【図１５】本発明の実施例１に係る半導体装置の製造方法におけるチップのダインシング工程を示す断面拡大図であって、ダイシング直前の様子を示す図である。
【図１６】本発明の実施例１に係る半導体装置の製造方法におけるチップのダインシング工程を示す断面拡大図であって、ダイシング後の様子を示す図である。
【図１７】本発明の実施例１に係る半導体装置の製造方法によりワイヤボンディングを実施した段階の半導体装置の断面図である。
【図１８】本発明の実施例１における耐高電界封止材の一部が凹形状である場合の半導体装置の断面図である。
【図１９】本発明の実施例１における耐高電界封止材の一部が凸形状である場合の半導体装置の断面図である。
【図２０ａ】本発明の実施例１における耐高電界封止材がカーボン治具と固着する前の状態を示す図である。
【図２０ｂ】本発明の実施例１における耐高電界封止材がカーボン治具と固着した状態を示す図である。
【図２１】本発明の実施例１における耐高電界封止材がカーボン治具と固着するのを回避する半導体装置構造を示す図である。
【図２２】本発明の実施例１における耐高電界封止材がカーボン治具と固着するのを回避するカーボン治具構造を示す図である。
【図２３】本発明の実施例１における半導体チップのターミネーション領域近傍の構造を示す拡大図である。
【図２４】本発明の実施例１におけるケースおよびその内部を示す断面図である。
【図２５】本発明の代表的な実施形態の１つである実施例２に係る半導体装置であるＳｉＣ−ＭＯＳを用いる半導体装置における絶縁基板の拡大図である。
【図２６】本発明の実施例２におけるゲート電極パッドを中央配置したＳｉＣ−ＭＯＳの拡大図である。
【図２７】本発明の実施例２におけるゲート電極パッドが電極端部寄り配置のＳｉＣ−ＭＯＳ拡大図である。
【発明を実施するための形態】
【００２２】
本発明は、ワイドバンドギャップ半導体装置において、チップ周辺のターミネーション領域近傍に形成する耐高電界封止材の断面が、チップ外周端部で少なくとも一部が垂直な形状を有し、チップ内部端側では内側に向けて膜厚が減少する形状を有することを特徴とする。
【００２３】
耐高電界封止材としては、ポリアミドイミド樹脂、ポリエーテルアミドイミド樹脂、ポリエーテルアミド樹脂の中から一種あるいは複数の構成を用いる。
【００２４】
また、前記構造を実現するため、チップ周辺のターミネーション領域近傍に配置する耐高電界封止材を、半導体ウエハの状態で形成し、熱処理を実施し、ダイシングした後にチップが実装される製造方法を特徴とする。
【００２５】
ここで、チップ実装の前に耐高電界封止材を形成する本発明の製造方法では、チップマウント工程の高温熱処理が耐高電界封止材にも加わる。この高温熱処理中に発生する耐高電界封止材からの脱ガスによる問題を防止するため、耐高電界封止材の形成後に行う通常の硬化熱処理に加えて、より高温で望ましくは２００℃から３６０℃の範囲の追加熱処理を行う。これにより、耐高電界封止材の形成工程とチップマウント工程を入れ替える特徴を有する本発明の製造方法が実現できる。
【００２６】
本発明が提供するワイドバンドギャップ半導体装置においては、絶縁破壊強度の高いワイドバンドギャップ半導体のチップ近傍の高電界領域においても、これを封止するシリコーンゲル等の封止材料の絶縁破壊電界強度を超えないように電界強度を緩和することが可能で、信頼性を向上できる。
【００２７】
特にチップ外周端部における耐高電界封止材の膜厚が厚い形状で形成できるため、チップ端部まで高電界となるような面積効率良く縮小された設計のターミネーション構造まで対応が可能で、チップ面積を縮小しコストを低減できる。
【００２８】
また、本発明の製造方法においては、耐高電界封止材を実装後の個別チップではなく半導体ウエハの段階で一括して形成するため、製造工程のＴＡＴが削減できる。同時に、各チップが等間隔で傾きが揃った半導体ウエハの状態で形成することで、耐高電界封止材の形成工程や検査工程の精度も向上できる。これにより、形成不良による廃棄コストの低減、検査工程の簡略化、ディスペンサー等の形成装置の低価格化が可能となる。
【００２９】
検査工程に関連して補足する。本発明の別の効果として、ウエハの状態で耐高電界封止材を形成することでウエハでの耐圧検査が容易になる。従来は封止材の無い状態で耐圧検査を行うと高電圧印加時に空気中の耐圧を超えて気中放電が発生するため、フロリナート滴下、もしくは局所的な高気圧化により放電を防止する特殊な付帯設備が必要であった。本発明によれば前記の付帯設備等は不要で、検査工程の簡略化と高速化が可能になる。
【００３０】
以下、本発明の実施形態を、各実施例として図面を参照しながら詳細に説明する。
【実施例１】
【００３１】
本発明の第一の実施形態として、耐圧３．３ｋＶで電流容量１２００Ａの、スイッチング素子群としてのＳｉ−ＩＧＢＴと、ダイオード素子群としてのＳｉＣ−ＳＢＤが搭載された半導体モジュール（ＳｉＣハイブリッドモジュール）の構造と製造方法を示す。【００３２】
半導体モジュールの外観および内部構成は図８に示す通りであり、その中に絶縁基板２２が４枚搭載される。絶縁基板２２の拡大図を図９に示す。１枚の絶縁基板２２には、Ｓｉ−ＩＧＢＴ１１が４チップとＳｉＣ−ＳＢＤ１２が１０チップ搭載されている。ＳｉＣＤ−ＳＢＤの拡大図は図２に示す通りで、アノードの電極３１の外側にはターミネーション領域３２が配置されている。耐高電界封止材はこのターミネーション領域３２を完全に覆うように形成する。ターミネーション領域３２を含めてチップおよび絶縁基板２２は、図５に示したようにケース内側のシリコーンゲル３６により封止される。【００３３】
耐高電界封止材の形成工程を含む主要な工程のフローを図１０に示した。本発明の製造方法は、耐高電界封止材の形成工程を従来（図６）に示すチップの絶縁基板へのマウント工程４１とワイヤボンディング工程４３の間から、ウエハのダイシング工程４４より前へ移動したことが特徴となる。耐高電界封止材の形成工程４０を図１１に模式的に示す。ウエハ状態でスクライブライン４５上に耐高電界封止材３４を形成する。形成方法は、ディスペンサーによってペースト状の耐高電界封止材３４を格子状に塗布することで行う。従来方法では、チップ毎にハンダ付けのバラツキからチップの傾きや面内位置、回転などのアライメントのズレがあり、塗布を行うディスペンサーに高精度な位置補正技術が必要であった。塗布量はノズルと対象物の距離に敏感なため、画像認識によるノズルの面内位置補正に加えて、センサによってチップまでの距離を検出して傾きを補正して塗布する機能を備えていた。しかし、ここで述べる方法においては、ウエハ全体に対するアライメントを最初に一度行うだけで、あとは面内位置を画像により適切に認識するだけで、高さ調整機能を必要とせずに同精度での塗布が可能となる。塗布装置のコストが低減できる上に、塗布処理における認識時間やチップ毎のノズル移動にかかる時間が削減されるため、製造時間の短縮効果が得られる。【００３４】
耐高電界封止材の塗布後には、硬化のための熱処理を行う。熱処理条件は、(1)100℃、30分、(2)200℃、1時間、の従来同様の硬化を行った後、(3)不活性雰囲気、300℃、1時間、の条件で追加の高温熱処理を行う。この追加熱処理によって後続のチップマウント工程の高温熱処理(最大355℃)においても脱ガスを抑制することが可能になる。熱処理と脱ガスの関係は、例えばＴＤＳ装置（昇温脱離ガス分析装置）によって評価することができる。従来は用いられなかった200℃以上の温度で処理することで脱ガスを低減している。また、最高温度は後続のチップマウント工程の最高温度以下であれば良く、400℃以下であれば耐高電界封止材の耐性の範囲内である。【００３５】
耐高電界封止材の塗布は、ウエハのスクライブラインに沿って格子状に行うことで、図１２に示すように横方向と縦方向の交差箇所４７で余剰の封止材が広がって、ターミネーション領域のコーナ部分４８を効果的に覆うことができる。【００３６】
熱硬化の後、ウエハ状態での特性検査工程４９を行う。ここで、前述のように電界強度の強いターミネーション領域が耐高電界封止材３４で覆われることで大気中放電が抑制されるため、高電圧の印加試験が容易になっている。硬化が終了したウエハをスクライブラインに沿ってダイシングする工程を図１３に模式的に示した。【００３７】
続いて、チップ状態での特性テストを行い、絶縁基板にチップを接合する工程(図１０の４１)に進む。チップの接合はここでは高温ハンダを用いるため、最大355℃の還元性雰囲気中での熱処理を行う。接合したチップの電極上にワイヤボンディングを実施する工程４３が続く。次に、絶縁基板をヒートシンクに接続されるモジュール底面となるベースプレートに接合する工程５１と、ケース接着やゲル封入等のモジュールアセンブリ工程一式５２を経ると本発明のＳｉＣハイブリッドパワーモジュールの組立工程が完成する。【００３８】
ここで、本発明の特徴となる耐高電界封止材の形状をより詳細に説明するため、以下図１４から図１６を用いて説明する。【００３９】
図１４は、ウエハ状態で耐高電界封止材を形成する工程の断面拡大図である。ディスペンサーの塗布ノズル４２から吐出された耐高電界封止材３４をウエハ上のターミネーション領域３２の上に塗布していくと、ペースト状の耐高電界封止材は若干広がって両端は徐々に膜厚が薄くなるテーパー形状５４を形成し、図１４の５５で示す形状となる。【００４０】
チップ内周に向かってテーパー形状５４を形成するメリットは以下にある。まず、電極３１は等電位面になるため、ターミネーション領域３２からの電界は断面で見て電極端境界５６を中心に拡がっていく。同じように電極端境界５６からほぼ一定距離だけ耐高電界封止材の膜が形成されているテーパー形状５４は無駄のない理想的な形であり、例えば、ワイヤボンディングの接合部（図５の５７）が位置ズレにより電極端部に接近した場合でも、接合部のヒール５８の立ち上がり部が耐高電界封止材に干渉しにくい。またテーパー形状は塗布条件で決まり、境界が自動的に形成されるため、電極端内側で付加的なパターニング工程が不要なメリットは大きい。絶縁基板にマウントした状態のチップは面内方向にも、高さ方向にもアライメントずれがあるため、正確なパターニングが難しい。加えて、耐高電界封止材は膜厚が典型的には８０μｍとかなり厚いため、せいぜい１０μｍ程度までの膜に適用する一般的なホトリソグラフィプロセスが適用しにくいことも理由となる。【００４１】
テーパー形状は電界強度の高い電極端部５６を覆うように裾部が電極３１へオーバーラップしている必要があるが、そのオーバーラップ長５９は、あまり長くとるとワイヤボンディングに必要な領域が不足するため、せいぜい１ｍｍ以内を基準として、この範囲に収めるように耐高電界封止材の塗布条件を設定する。【００４２】
耐高電界封止材の塗布条件は、ディスペンサーのノズル径、吐出圧、ギャップ長（ノズルと塗布対象の距離）、塗布速度（ノズルの面内移動速度）、塗布材料としての耐高電界封止材の温度、をパラメータとして所望の塗布膜厚と塗布線幅が得られる範囲に調整できる。なお、本実施例の耐圧３．３ｋＶクラス以上のような高圧品においては内部電界が強く、必要な耐高電界封止材の膜厚が一般的な塗布材料より厚くなるため、これらの条件調整によっても所望の膜厚に不足する場合がある。その場合には、耐高電界封止材を複数回塗布する方法によって増厚できる。具体的には、前述の方法で塗布した後、６０℃の通常より低温の熱処理条件で大気中の仮硬化を行い、続けて２回目の塗布を行えばよい。３回以上の塗布を行う場合もこのステップを繰り返せばよい。これにより、工数は増加するものの、単一工程では到達し得ない厚膜の塗布が可能になる。【００４３】
次に図１５に示すようにダイシングブレード５０によってチップのダインシングを行うと、図１６に示すように耐高電界封止材３４ごとチップが切断される。最終的なチップの断面形状を図１に示す。耐高電界封止材３４はチップ外周部でほぼ垂直な断面形状となり、チップ外周端部まで膜厚がほぼ最大の状態が保たれる。このことがターミネーション領域３２の設計上重要となる。面積効率を向上できる幅の狭いターミネーション領域は、チップの外周端近傍まで電界強度が高いため、外周端部で耐高電界封止材膜厚が薄い図５のような従来構造では上層に配置されるシリコーンゲル等の封止材中で材料が許す絶縁破壊電界強度の限界を超えてしまう。ＳｉＣなどのワイドバンドギャップ半導体の優れた物性を活かせる狭幅のターミネーション領域を実現するためには、図１に示す形状でチップ外周端部まで耐高電界封止材の膜厚が厚い状態を保つことが必要になる。【００４４】
絶縁基板２２に接合したチップの電極上にワイヤボンディングを実施した段階の断面を図１７に示した。【００４５】
耐高電界封止材の形成に際しては、チップ外周端部でその断面の少なくとも一部が垂直ないしそれに近い端面形状を有することで、チップ外周端部近傍まで高電界に対応した封止が可能になる。その観点で、耐高電界封止材の断面形状は、図１８に示すように上部の一部が凹形状６０になる場合や、図１９の６１に示すように凸形状を示す場合であっても同様の効果が得られる。図１８あるいは図１９の凹形状や凸形状は、主に耐高電界封止材の熱硬化条件の強さとダイシング条件（ブレード回転数や移動速度）との関係で決まるが、ダイシング後の耐高電界封止材とチップとの密着性等の他の要素を考慮して最適化して良い。【００４６】
耐高電界封止材を形成したチップは、後の絶縁基板への接合方法によっては問題を生じる場合がある。ここでは接合に高温鉛ハンダを用いるため、水素還元炉によって最高355℃の熱処理でハンダをリフローさせて接合するが、チップを絶縁基板上の適切な位置に固定するカーボン治具の側面とチップ端部の耐高電界封止材が固着する場合がある。図２０ａ、図２０ｂにこの様子を示した。図２０ａは耐高電界封止材がカーボン治具と固着する前の状態を、図２０ｂは耐高電界封止材がカーボン治具と固着した状態を、それぞれ示す。カーボン治具とチップ端面の耐高電界封止材の接触部６２で固着が発生する。【００４７】
両者の接触を避ければ固着は回避できるため、チップ外周端の断面を図２１の構造とすることで解決できる。外周端面を高電界の緩和という本来目的には影響ない程度、電界緩和領域であるターミネーション領域幅の、最大でも１／３以下となる１５０μｍ以下、好ましくは３０μｍの少量だけチップ端からリセスする。図２１の構造を実現するには、チップのダイシングにおいてブレード幅の異なる２種類のダイサーを使い、最初に幅広ブレード（１００μｍ）でウエハ表面に達するまでの浅いダイシングを行い、次に幅の狭いブレード（５０μｍ）で中心を最後まで切断する方法がある。もしくは、チップのダイシング後に、ＮＭＰ（Ｎ−メチル−２−ピロリドン）等の溶剤を用いて耐高電界封止材を軽くエッチングするか、酸素プラズマ等によるアッシングを行うことで、耐高電界封止材の表面を等方的にリセスして所望の形状を形成できる。いずれの方法でも、チップ端部とカーボン治具内壁の接触を避けるギャップを形成すれば固着の問題は回避できる。【００４８】
チップと絶縁基板の接合に、ハンダと高温の熱処理炉を用いないハンダレス接合の場合は、上記のリセス部の形成は不要になる。しかしながら、ハンダレス接合は、焼結銀を用いた接合方法の場合も、接合面をイオンビーム等で清浄化して高真空で接合する方法においても、チップと絶縁基板を加圧する必要がある。このとき、耐高電界封止材が上面からの加圧の障害となりえる。これを避けるためには、加圧治具を耐高電界封止材の形成部に接触しないように図２２の６３に示す凹凸を設けた形とすれば良い。【００４９】
耐高電界封止材としては、ポリアミドイミド樹脂、ポリエーテルアミドイミド樹脂、ポリエーテルアミド樹脂の中から一種あるいは複数の構成を用いるが、ここではポリエーテルアミド樹脂とポリイミド樹脂の組み合わせを採用した。この場合、耐高電界封止材の絶縁破壊電界強度は２３０ｋＶ／ｍｍで、シリコーンゲルの１０倍以上の特性を有する。また、樹脂の粘度は、所望の膜厚に塗布するためにペースト状となる範囲に調整した。【００５０】
本実施例では耐圧３．３ｋＶのＳｉＣ−ＳＢＤを用いる。チップのターミネーション領域上の構成は詳細には、図２３に示すようにＳｉＣのｐ型不純物領域６４の上にＳｉＯ2膜６５があり、その上には保護膜としてのポリイミド膜６６が４〜８μｍの厚みで形成されている。その上に積層する形で耐高電界封止材３４を形成する。図２４に示すケース断面図において、ケース内の残りの空間６７を封止するシリコーンゲル中で、ＳｉＣ−ＳＢＤチップからの電界によってシリコーンゲルの絶縁破壊電界強度（１４ｋＶ／ｍｍ）を超えないためには、ターミネーション領域上の耐高電界封止材３４の膜厚は、主要領域をカバーしている図２３のＡ−Ｂ地点間で少なくとも５０μｍ以上、好ましくは８０μｍ以上が必要となる。一方で、耐高電界封止材の膜厚は厚すぎても応力が増大しクラック等の問題が生じるため５００μｍ以下とすることが良い。【００５１】
なお、本実施例では耐圧３．３ｋＶの高圧品を対象としているが、１．７ｋＶや１．２ｋＶの中耐圧品では、ターミネーション領域の設計にも依存するが耐高電界封止材の膜厚下限は緩和可能で、少なくとも２０μｍ以上となる。【００５２】
積層されたポリイミド膜６６と耐高電界封止材３４の比誘電率は、保護膜のポリイミドがおおよそ２．９、耐高電界封止材の主成分のポリエーテルアミドがおおよそ３．２であり、いずれも、下地の無機材料層ＳｉＯ2膜６５の比誘電率３．８〜４．１よりも小さく、上層の封止材となるシリコーンゲル３６の比誘電率おおよそ２．７よりも大きい。これらの関係は、下地層ＳｉＯ2膜の比誘電率≧保護膜および耐高電界封止材の比誘電率≧上層の封止材シリコーンゲルの比誘電率、としている。比誘電率の差が小さい関係とすることで、電荷の蓄積による影響が抑制される。
【実施例２】
【００５３】
本発明の第二の実施形態として、耐圧３．３ｋＶ、電流容量１２００Ａで、スイッチング素子群としてのＳｉＣ−ＭＯＳを、ダイオード素子群としてＳｉＣ−ＳＢＤを搭載したフルＳｉＣモジュールの構造と製造方法を示す。【００５４】
モジュールの外観やケース構造は第一の実施例と同等のため省略して、絶縁基板のレイアウトを図２５に、ＳｉＣ−ＭＯＳチップの上面を図２６に示す。ＳｉＣ−ＭＯＳでは、ゲート電極パッド７０の存在がＳｉＣ−ＳＢＤとの相違点となる。配線等を考慮したレイアウト効率向上のためには、ゲート用のパッドを電極の端部やコーナに配置することが従来、一般的に行われてきた。しかし、ターミネーション領域を縮小して、耐高電界封止材を形成する場合には、耐高電界封止材の電極へのオーバーラップ長５９によりゲートパッドが覆われてワイヤボンディングに不都合が生じる。これを解決するためゲートパッドを電極端から１ｍｍ以上離間させている。図２６では、ゲート配線の等長化を考慮してゲート電極パッド７０を中央に配置している。ゲート電極パッドによる無効面積を最小化するためには、図２７に示すレイアウトとしてゲート電極パッド７１を電極端部寄りに配置しても良い。【００５５】
この後の製造方法及び、他の部分の構成については第一の実施例と同等のため説明を省略する。また、本実施例の変形例として、ＳｉＣ−ＳＢＤを省略してＳｉＣ−ＭＯＳの内蔵ダイオードを利用したＳｉＣ−ＭＯＳのみから成るフルＳｉＣモジュールの構成にも適用可能である。【００５６】
以上、本発明の代表的な実施例を記載したが、本発明の本質はワイドバンドギャップ半導体を用いた半導体チップに用いる耐高電界封止材をチップ端部まで必要な膜厚で形成した構造と製造方法にあり、その意味では上記Ｓｉ−ＩＧＢＴとＳｉＣ−ＳＢＤの組み合わせであるＳｉＣハイブリッドモジュールや、ＳｉＣ−ＭＯＳを単独あるいはＳｉＣ−ＳＢＤと組み合わせたフルＳｉＣモジュールのみに限定されず、ＳｉＣやＧａＮ、ダイヤモンド等のワイドバンドギャップ半導体を用いた技術や、これらと、シリコンや、ガリウムヒ素、ゲルマニウム等の一般的なバンドギャップを持つ半導体の組み合わせにも有効であり、ショットキーバリアダイオードやＰＮダイオード、ＭＯＳやＪＦＥＴ、バイポーラトランジスタ、ＩＧＢＴなどの素子の組み合わせ他技術においても効果がある。
【符号の説明】
【００５７】
１１  Ｓｉ−ＩＧＢＴ
１２  ＳｉＣ−ＳＢＤ
１３  ワイヤ（ボンディング）
２１  電極主端子
２２  絶縁基板
２５  ケース
２６  カバー
２７  共通エミッタ（ソース）回路パタン
２８  共通エミッタ（ソース）主端子コンタクト
３０  耐高電界封止材の形成領域
３１  電極
３２  ターミネーション領域
３３  チップ外周部
３４  耐高電界封止材
３５  ハンダ
３６  シリコーンゲル
３７  回路配線金属
３８  耐高電界封止材の端部
３９  ターミネーション領域の幅
４０  耐高電界封止材の塗布工程
４１  チップを絶縁基板に接合する工程
４２  ディスペンサーの塗布ノズル
４３  ワイヤボンディング工程
４４  ダイシング工程
４５  スクライブライン
４６  ウエハ
４７  塗布時の横方向と縦方向の交差箇所
４８  ターミネーション領域のコーナ部分
４９  ウエハ特性検査工程
５０  ダイサーのブレード
５１  絶縁基板のベースプレートへの接合工程
５２  ケース接着やゲル封入等のモジュールアセンブリ工程一式
５３  チップ検査工程
５４  テーパー形状
５５  ウエハ状態での耐高電界封止材の塗布形状
５６  電極端境界
５７  ワイヤボンディングの接合部
５８  ワイヤボンディング接合部のヒール
５９  耐高電界封止材の電極へのオーバーラップ長
６０  耐高電界封止材の凹形状
６１  耐高電界封止材の凸形状
６２  カーボン治具とチップ端面の耐高電界封止材の接触部
６３  凹凸つきの加圧治具
６４  ＳｉＣのｐ型不純物領域
６５  ＳｉＯ2膜
６６  ポリイミド膜
６７  ケース内の残りの空間
６８  ベースプレート
６９  チャネルストッパ
７０  中央配置のゲート電極パッド
７１  電極端部寄り配置のゲート電極パッド
【図１】
2016103434.tif 000003
【図２】
2016103434.tif 000004
【図３】
2016103434.tif 000005
【図４ａ】
2016103434.tif 000006
【図４ｂ】
2016103434.tif 000007
【図５】
2016103434.tif 000008
【図６】
2016103434.tif 000009
【図７】
2016103434.tif 000010
【図８】
2016103434.tif 000011
【図９】
2016103434.tif 000012
【図１０】
2016103434.tif 000013
【図１１】
2016103434.tif 000014
【図１２】
2016103434.tif 000015
【図１３】
2016103434.tif 000016
【図１４】
2016103434.tif 000017
【図１５】
2016103434.tif 000018
【図１６】
2016103434.tif 000019
【図１７】
2016103434.tif 000020
【図１８】
2016103434.tif 000021
【図１９】
2016103434.tif 000022
【図２０ａ】
2016103434.tif 000023
【図２０ｂ】
2016103434.tif 000024
【図２１】
2016103434.tif 000025
【図２２】
2016103434.tif 000026
【図２３】
2016103434.tif 000027
【図２４】
2016103434.tif 000028
【図２５】
2016103434.tif 000029
【図２６】
2016103434.tif 000030
【図２７】
2016103434.tif 000031
【国際調査報告】
2016103434.tif 000032
2016103434.tif 000033