(57)【要約】  本発明の一実施形態に係る成膜方法は、ＶＨＦ電源１０７からのＶＨＦ電力およびＤＣ電源１０８からの第１のＤＣ電圧をＴａターゲットＴに印加し、Ｔａターゲットをスパッタリングする第１の工程と、第１の工程においてＴａターゲットからスパッタリングされたＴａ原子を基板ステージ１０５上で第１の温度に保持された基板Ｓ上に堆積させて、６０μΩ・ｃｍ以下の比抵抗を有するＴａ膜を成膜する第２の工程と、を備える。
2015177948.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、スパッタリングによってＴａ膜を成膜する成膜方法であって、
ＶＨＦ電力および第１のＤＣ電圧をＴａターゲットに印加し、前記Ｔａターゲットをスパッタリングする第１の工程と、
前記第１の工程において前記ＴａターゲットからスパッタリングされたＴａ原子を第１の温度に保持された前記基板上に堆積させて、６０μΩ・ｃｍ以下の比抵抗を有するＴａ膜を成膜する第２の工程と、
を備えることを特徴とする成膜方法。
【請求項２】
前記第１のＤＣ電圧は−１５０Ｖ以上、前記第１の温度は３００℃以上であることを特徴とする請求項１に記載の成膜方法。
【請求項３】
前記第２の工程の後に、ＶＨＦ電力および第２のＤＣ電圧を前記Ｔａターゲットに印加し、前記Ｔａターゲットをスパッタリングする第３の工程と、
前記第３の工程において前記ＴａターゲットからスパッタリングされたＴａ原子を第２の温度に保持された前記基板上に堆積させて、６０μΩ・ｃｍ以下の比抵抗を有するＴａ膜を成膜する第４の工程と、
をさらに備え、
前記第２のＤＣ電圧は−１５０Ｖ未満、前記第２の温度は３００℃未満であることを特徴とする請求項２に記載の成膜方法。
【請求項４】
前記ＶＨＦ電力の周波数は２０ＭＨｚ以上４５０ＭＨｚ以下であることを特徴とする請求項１に記載の成膜方法。
【請求項５】
Ｓｉからなる基板上にＳｉＯ２からなる蓄熱層を形成する工程と、
前記蓄熱層の上にＴａＮからなる発熱抵抗体層を形成する工程と、
前記発熱抵抗体層の上にＡｌからなる電極層を形成する工程と、
前記電極層のうち所定の部分をエッチングして電極パターンを形成し、前記発熱抵抗体層の一部を発熱領域として区画するエッチングする工程と、
前記エッチング工程の後にＳｉＮからなる絶縁保護層を形成する工程と、
前記絶縁保護層の上にＴａからなる保護層を形成する工程と、を備え、
前記保護層は、請求項１乃至４のいずれか１項に記載の成膜方法を用いて形成されることを特徴とするインクジェット用サーマルヘッドの製造方法。
【請求項６】
ＶＨＦ電力および第１のＤＣ電圧をＴａターゲットに印加し、前記Ｔａターゲットをスパッタリングする第１の工程と、
前記第１の工程において前記ＴａターゲットからスパッタリングされたＴａ原子を第１の温度に保持された基板上に堆積させる第２の工程と、
によって形成された６０μΩ・ｃｍ以下の比抵抗を有するＴａ膜。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スパッタリングによって成膜される低比抵抗な金属膜およびその成膜方法に関する。
【背景技術】
【０００２】
半導体やストレージでの磁気ヘッド等に用いるリード配線において、安定で電気抵抗の低い材料としてＴａがよく用いられている。Ｔａは、常温での結晶構造としてα構造とβ構造とのいずれかを有することが知られている。α構造は体心立方晶（ｂｃｃ）構造であり、バルク状のＴａはα構造をとることが多い。一方、薄膜では通常、準安定相の正方晶構造であるβ構造になりやすい。α構造のＴａ膜（α−Ｔａともいう）の比抵抗は１３〜２０μΩ・ｃｍ程度と低いのに対し、β構造のＴａ膜（β−Ｔａともいう）の比抵抗は１７０〜２００μΩ・ｃｍ程度と高い。そのため、低い電気抵抗が求められるリード配線には、β−Ｔａよりもα−Ｔａを用いることが望ましい。【０００３】
一般的な配線は薄膜状であるため、薄膜状のＴａ膜はβ−Ｔａになりやすい。薄膜状のＴａ膜をα−Ｔａにするためには特別な処理が必要となる。従来、例えば半導体の配線を作製する際には、α構造のＴａ膜（α−Ｔａ)を成膜するために、下地層としてＴａＮを成膜し、その上にＴａ膜を成膜する。また、例えば磁気ヘッドのリード配線を作製する際には、下地層としてｂｃｃ材料を成膜し、その上にＴａ膜を成膜する。このように所定の下地層を成膜してからＴａ膜を成膜することによって、α−Ｔａを形成することができる。【０００４】
また、インクジェット方式のサーマルヘッド（記録ヘッド）にもα−Ｔａを用いることが検討されている。サーマルヘッドには、インク内に気泡を発生させる発熱抵抗体と、これに電気的接続を行う配線とが、同一の基体上に高密度に形成されている。【０００５】
サーマルヘッドの基体は、発熱抵抗体における効率的な発熱が可能であると同時に、この発熱に伴う機械的ダメージやインクの接触により受ける化学的ダメージが低減されるような構造であることが望まれる。そのため、一般的なサーマルヘッドの基体において、配線パターンに接続された発熱抵抗体は保護膜によって覆われており、発熱抵抗体はこの保護膜を介してインクに熱を伝導し、インク中に気泡を生じさせる。【０００６】
発熱抵抗体を覆う保護膜は、機械的あるいは化学的なダメージに耐えうるような膜であるとともに、配線を守るために絶縁性を有することが求められる。よって、従来の一般的なサーマルヘッドに用いられる保護膜は、発熱に伴う機械的ダメージおよびインクによる化学的ダメージに耐えうる安定性の高い上層膜と、配線を守るための絶縁性を有する下層膜の、２層構造になっていることが多い。具体的には、例えば上層膜には化学的および機械的安定性の高いβ−Ｔａ、下層膜には既存の半導体製造装置で比較的容易に安定な膜が形成できるＳｉＮ膜やＳｉＯ膜が用いられる。【０００７】
近年では、インクジェットプリンタにおいて銀塩写真に匹敵する高品位なデジタル画像を高速に出力することへの要求が高まっており、記録密度や記録速度を更に向上させるための様々な記録技術が開発されている。そして、サーマルヘッドにおいても、インクの小液滴化、記録素子の高密度化、駆動周波数の高周波数化などが推し進められている。【０００８】
このような状況において、従来の一般的な２層構造の保護膜を用いたサーマルヘッドの基体は、熱伝導性、残留応力特性、および構造安定性が十分でない場合があった。例えば、駆動周波数を上げるためには、発熱抵抗体の即効的な発熱応答性が求められるので、サーマルヘッドに用いられる保護膜は、熱伝導率の高い材料によって薄く形成されることが望ましい。一方で、基体自体の保護という観点から見ると、保護膜は厚く形成されることが好ましい。すなわち、従来の構造の保護膜では、相反するこれら２つの要求に応えることが難しかった。【０００９】
上述のようにＴａ膜にはα構造のＴａ膜（α−Ｔａ)とβ構造のＴａ膜（β−Ｔａ)とが存在する。従来の一般的な２層構造の保護膜ではβ−Ｔａが用いられているが、比抵抗が低い、すなわち熱伝導率が高いα構造のα−Ｔａを用いることがより適している。【００１０】
α−Ｔａの成膜方法として、従来いくつかの手法が提案されている。特許文献１に記載の技術では、スパッタリングにて先に成膜されたβ−Ｔａ上に、発熱部に対応する箇所以外にマスクをして全面にＴｉＷを成膜する。その後にＴｉＷとマスクとをエッチングし、発熱部に対応するβ−Ｔａの少なくとも一部を相転移させることによって、α−Ｔａを得る。【００１１】
特許文献２に記載の技術では、窒素ガスを微量導入した状態でスパッタリングを行うことによって、α−Ｔａを成膜する。特許文献３に記載の技術では、ｂｃｃ結晶構造からなる元素グループから選ばれた少なくとも一種の元素からなる下地膜上に、Ｔａをスパッタリングすることによって、α−Ｔａを成膜する。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００８−３０２６２５号公報
【特許文献２】特表２００６−５１７６１４号公報
【特許文献３】特開平１１−１２０５２５号公報
【発明の概要】
【００１３】
特許文献１に記載の技術では、形成されるマスクの配置の精度にある程度のばらつきが含まれる。形成されたマスクの位置と、発熱部の位置とのずれが大きいと、α−Ｔａの高い熱伝導率が有効に機能できないという問題がある。
【００１４】
特許文献２に記載の技術では、微量な窒素ガス圧を制御する必要があるためプロセス管理が難しいという問題がある。また、α−Ｔａだけでなくβ−Ｔａが部分的に生成されるため、もしくは窒素ガスとＴａが反応してＴａＮが生成されるため、得られた膜の比抵抗が期待通りにならないおそれがある。
【００１５】
特許文献３に記載の技術では、α−Ｔａの下に形成される下地膜の材料の比抵抗が加わるため、十分に比抵抗を下げることができない。また、発熱部からの熱などによる性能安定性の観点から不安がある。
【００１６】
サーマルヘッドに用いられる保護膜を形成するために、保護膜の特性を低下させ得るマスクや下地膜を形成せずに直接α−Ｔａを成膜する方法が求められている。また窒素ガス等の不純物を低減してα−Ｔａを成膜する方法が求められている。
【００１７】
本発明は、上述した技術的課題に鑑みて行われたものであり、従来よりも簡略化された製造工程によって高い歩留まりで安価にかつ容易に形成可能な、高い熱伝導性および構造安定性を有する金属膜、およびその成膜方法を提供することを目的とする。
【００１８】
本発明の第１の態様は、基板上に、スパッタリングによってＴａ膜を成膜する成膜方法であって、ＶＨＦ電力および第１のＤＣ電圧をＴａターゲットに印加し、前記Ｔａターゲットをスパッタリングする第１の工程と、前記第１の工程において前記ＴａターゲットからスパッタリングされたＴａ原子を第１の温度に保持された前記基板上に堆積させて、６０μΩ・ｃｍ以下の比抵抗を有するＴａ膜を成膜する第２の工程と、を備えることを特徴とする。
【００１９】
本発明の第２の態様は、Ｔａ膜であって、ＶＨＦ電力および第１のＤＣ電圧をＴａターゲットに印加し、前記Ｔａターゲットをスパッタリングする第１の工程と、前記第１の工程において前記ＴａターゲットからスパッタリングされたＴａ原子を第１の温度に保持された基板上に堆積させる第２の工程と、によって形成された６０μΩ・ｃｍ以下の比抵抗を有することを特徴とする。
【００２０】
本発明によれば、ＶＨＦ電力および第１のＤＣ電圧をＴａターゲットに印加してスパッタリングを行うことによって、マスクや下地層の形成を行わずに、６０μΩ・ｃｍ以下の低い比抵抗を有するＴａ膜（α−Ｔａ）を成膜することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の一実施形態に係る成膜装置の概略構成図である。
【図２Ａ】実施例および比較例のＸＲＤ測定結果を示す図である。
【図２Ｂ】実施例および比較例のＸＲＤ測定結果を示す図である。
【図３】ＶＨＦ電力に対する配向性およびＦＷＨＭの変化を示す図である。
【図４】ＶＨＦ電力に対する比抵抗および成膜速度の変化を示す図である。
【図５】膜厚、温度、およびＤＣ電圧の関係を示す図である。
【図６】膜厚、温度、およびＤＣ電圧の関係を示す図である。
【図７】Ｔａ膜厚に対する比抵抗の変化を示す図である。
【図８】本発明の一実施形態に係る製造方法により製造されるサーマルヘッドの断面図である。
【発明を実施するための形態】
【００２２】
以下、図面を参照して、本発明の実施の形態を説明するが、本発明は本実施形態に限定されるものではない。なお、以下で説明する図面で、同機能を有するものは同一符号を付け、その繰り返しの説明は省略することもある。
【００２３】
（第１の実施形態）
図１は、本実施形態に係る成膜装置１００の概略構成図である。成膜装置１００は、真空ポンプなどの排気部１０２と、マスフローコントローラ（ＭＦＣ）などのガス導入部１０３とが接続された真空容器１０１（チャンバ）を備える。真空容器１０１の側壁にはゲートバルブ１０１ａが設けられており、ゲートバルブ１０１ａを閉鎖することによって真空容器１０１を密閉することができ、ゲートバルブ１０１ａを開放することによってゲートバルブ１０１ａを介して基板Ｓを搬入および搬出することができる。真空容器１０１内には、ＴａターゲットＴを搭載可能なカソード１０４（カソード電極）と、カソード１０４に対向する位置に基板Ｓを載置可能な基板ステージ１０５とが設けられている。
【００２４】
カソード１０４は、整合器１０６を介してＶＨＦ電源１０７に接続され、また重畳用のＤＣ電源１０８に接続されている。本実施形態では、ＶＨＦ電源１０７の周波数は６０ＭＨｚである。ＶＨＦ電源１０７の周波数はこの値に限られず、２０ＭＨｚ以上４５０ＭＨｚ以下の任意の高周波数であればよい。
【００２５】
カソードの中には磁石機構１０４ａが設けられている。本実施形態において、磁石機構１０４ａは、ＰＣＭ（Ｐｏｉｎｔ  Ｃｕｓｐ  Ｍａｇｎｅｔ）である。ＰＣＭは、板状の支持体上に設けられた多数のマグネットピースを備え、各マグネットピースは同じ形状及び同じ磁束密度を有する。マグネットピースは、互いに略同一の間隔を空けて、碁盤の目状に配置される。隣接する任意の２つのマグネットピースは、ターゲットＴ側から見て互いに反対の極性を有している。一方、隣接する任意の４つのマグネットピースからなる四角形において、対角線方向に沿った２つのマグネットピースのターゲットＴ側から見た極性は互いに同一である。このような配置によって、隣接する任意の４つのマグネットピースにより、ポイントカスプ磁場が形成される。
【００２６】
磁石機構１０４ａとしてＰＣＭを用いると、ターゲットＴの表面における磁場強度は強くなり、それによって放電インピーダンスを低く抑えることができる。しかもターゲットＴから離れるにつれて磁場強度は大きく低下し、基板Ｓ付近では十分弱い磁場となるため、基板へのＡｒイオンの影響を低減することができる。磁石機構１０４ａとして、ＰＣＭに限られず、平板状、棒状等の任意の形状、および任意の数の磁石を用いてもよい。
【００２７】
基板ステージ１０５は、加熱用電源１０９に接続された不図示の加熱機構と、ＥＳＣ用電源１１０に接続された不図示の高温用ＥＳＣ（静電吸着）装置を備える。基板ステージ１０５は、さらに不図示の整合器を介してバイアス電源１１１に接続されている。本実施形態では、バイアス電源１１１の周波数は１３．５６ＭＨｚである。
【００２８】
カソード１０４と基板ステージ１０５との間の空間（以下、放電空間という）の周囲には、ターゲットＴが搭載されたカソード１０４と基板Ｓが配置された基板ステージ１０５とを囲む接地されたシールド１１２が配置されている。シールド１１２は側壁の一部もしくは全てが駆動可能に構成されており、真空容器１０１にゲートバルブ１０１ａを介して基板Ｓを出し入れする際に、基板Ｓをシールド１１２の内部（すなわち、放電空間）に導入するための開口部１１２ａを形成可能である。
【００２９】
本実施形態に係る成膜装置１００を用いて実行される成膜方法では、まずＶＨＦ電源１０７からの所定のＶＨＦ電力およびＤＣ電源１０８からの所定のＤＣ電圧を、カソード１０４を介してＴａからなるターゲットＴに印加し、ターゲットＴをスパッタリングする。そして、ターゲットＴからスパッタリングされたＴａ原子を、基板ステージ１０５上で所定の温度に保持された基板Ｓ上に堆積させて、Ｔａ膜を成膜する。
【００３０】
本実施形態に係る成膜方法において、以下のように条件を様々に変えて成膜処理を行い、成膜された膜に対して様々な測定を行った。
【００３１】
（実施例１）
本実施形態に係る実施例１として、以下の条件で成膜処理を行った。まず、カソード１０４にＴａターゲットＴをボンディングで固定し、基板ステージ１０５上に基板Ｓを載置した。基板Ｓとしては、３００ｍｍ熱酸化膜基板を用いた。基板Ｓの熱酸化膜は１００ｎｍであり、その表面は絶縁物である。
【００３２】
次に、基板ステージ１０５上の基板Ｓを３７０℃に加熱し、ガス導入部１０３からプロセス用Ａｒガスを流量１００ｓｃｃｍで導入し、真空容器１０１内の圧力を５Ｐａに設定した。この状態で、カソード１０４に６０ＭＨｚのＶＨＦ電力を５００Ｗ印加し、放電を開始した。この時点の放電電圧は−１０Ｖ以下であり、スパッタリングはほとんど起きていない電位である。
【００３３】
着火後、放電を継続した状態でＡｒガスの流量を変えずに、排気部１０２のコンダクタンスバルブを調整して排気速度を上げることによって、真空容器１０１内の圧力を着火限界以下の０．４Ｐａまで下げた。その後、カソード１０４に印加されるＶＨＦ電力を１５００Ｗに設定するとともに、カソード１０４にＤＣ電圧−５０Ｖを重畳して印加することによって、所定の時間成膜した。
【００３４】
成膜処理の間、基板Ｓの温度を設定温度に保持するために、基板ステージ１０５にＥＳＣ電圧を−６００Ｖ印加し、基板Ｓの裏面に熱伝導用Ａｒガスを導入した。なお、本実施例では基板ステージ１０５にバイアス電圧の印加を行わなかった。
【００３５】
（比較例１）
比較例１として、以下の条件で成膜処理を行った。基板Ｓの温度を室温（２０℃）とし、真空容器１０１内の圧力を放電前後で同じ２Ｐａとし、ＶＨＦ電力を２０００Ｗとし、ＤＣ電圧を−３００Ｖとした。他の条件は実施例１の条件と同じにして成膜を行った。
【００３６】
（比較例２）
比較例２として、ＤＣ電圧を−２００Ｖとし、他の条件は実施例１の条件と同じにして成膜を行った。
【００３７】
（測定方法）
Ｘ線反射率測定法（ＸＲＲ）によって膜厚を測定するとともに、直流４探針法のシート抵抗測定器によってシート抵抗を測定し、形成された膜の比抵抗の値を算出した。Ｘ線回折法（ＸＲＤ）のＯｕｔ−ｏｆ−Ｐｌａｎｅ測定を用いて、形成された膜の結晶構造を調べた。平面ＴＥＭによって結晶粒径を観察し、形成された膜中の粒径解析を行った。
【００３８】
実施例１の測定結果では、膜厚は８０ｎｍで、比抵抗は１６μΩ・ｃｍというバルク並みの低い値となることが確認された。このときの結晶粒径（平均円相当径もしくは平均粒径）はφ２５７ｎｍであった。それに対して、比較例１の測定結果では、膜厚３２ｎｍで比抵抗は１７０μΩ・ｃｍとなり、実施例１よりも１０倍ほど高い比抵抗となった。このときの結晶粒径はφ８ｎｍであった。比較例２の測定結果では、比抵抗は１４３μΩ・ｃｍとなり、やはり実施例１よりも１０倍ほど高い比抵抗となった。
【００３９】
図２Ａ、図２Ｂは、実施例１および比較例１、２のＸＲＤ測定結果を示す図である。図２Ａの横軸は角度であり、縦軸は強度である。図２Ａにおいて、Ｅ１のグラフは実施例１の測定結果を、Ｃ１のグラフは比較例１の測定結果を、Ｃ２のグラフは比較例２の測定結果をそれぞれ示す。図２Ｂは、図２Ａの実施例１（Ｅ１）および比較例１（Ｃ１）について、角度に対するピーク位置を示す図である。
【００４０】
図２Ａの実施例１（Ｅ１）のＸＲＤ測定結果において、ｂｃｃ構造であるα−Ｔａの（１１０）面を示すピークが３８．５度付近に強く見られた。すなわち、本実施形態に係る成膜方法により、α−Ｔａの膜を形成できることが確認できた。
【００４１】
一方、図２Ａの比較例１（Ｃ１）および比較例２（Ｃ２）のＸＲＤ測定結果においては、正方晶構造であるβ−Ｔａのピーク（例えば、（００２）面、（４１０）面等）が多く見られた。
【００４２】
次に、ＶＨＦ電力と形成された膜の各種特性との関係を調査した。図３は、実施例１の条件のうちＶＨＦ電力だけを変化させて測定を行ったときの、配向性および半値幅（ＦＷＨＭ）の変化を示す図である。図３の横軸はＶＨＦ電力であり、縦軸は配向性および半値幅（ＦＷＨＭ）である。また、図４は、実施例１の条件のうちＶＨＦ電力だけを変化させて測定を行ったときの、比抵抗および成膜速度の変化を示す図である。図４の横軸はＶＨＦ電力であり、縦軸は比抵抗（Ｒｅｓｉｓｔｉｂｉｌｉｔｙ）および成膜速度（Ｄｅｐｏｓｉｔｉｏｎ  Ｒａｔｅ）である。図３、図４において各グラフに付された矢印は、そのグラフが左右のどちらの縦軸に対応するものかを示す。
【００４３】
図３の配向性は、ＸＲＤ測定結果の（２００）面のピーク強度に対する（１１０）面のピーク強度の比を表す。この配向性の値が大きいことは、Ｔａ膜中のｂｃｃ構造であるα−Ｔａの含有率が高いことを示す。図３においてＶＨＦ電力の増加にともないＴａ（１１０）／Ｔａ（２００）の値が向上していることから、ＶＨＦ電力を増加させることによってＴａ（１１０）の配向性を改善できることがわかった。図３の半値幅は、ＸＲＤ測定結果のピーク幅から算出されるものであり、結晶の間隔（格子間隔）のばらつきの度合いを示す。半値幅が大きいほど結晶粒径が小さいこと、また結晶粒径が小さいほど比抵抗が大きいことが知られている。図３においてＶＨＦ電力の増加にともない半値幅は徐々に減少する傾向があることから、ＶＨＦ電力を増加させることによって結晶粒径は大きくなることがわかった。
【００４４】
さらに、図４に示すようにＶＨＦ電力を増加させることによって、比抵抗を低く維持したまま、成膜速度を増大できることがわかった。すなわち、ＶＨＦ電力を上げると、Ａｒイオンが増加しカソード電流が増加する。それにより、カソード電圧の絶対値を低く保ったままでもカソード電力が増加するため、成膜速度を上げることができる。
【００４５】
次に、α−Ｔａを得るための成膜条件について調査した。ここで、上述の実施例１の成膜条件を基準にして条件を様々に変更した際に形成されたＴａ構造の測定結果について説明する。まず、膜厚については、８０ｎｍから薄くなるにともなって比抵抗が増加し、２０ｎｍの膜では比抵抗がβ−Ｔａの比抵抗と同等となった。また、１５００ＷのＶＨＦ電力に重畳されるＤＣ電圧を低下させる（すなわち、絶対値を大きくする）と、β−Ｔａの割合が増加する傾向が見られ、−３００Ｖでは成膜された膜はβ−Ｔａ単相となった。真空容器１０１内の圧力は、５Ｐａから上昇させるとβ−Ｔａの割合が増加し、圧力１０Ｐａで成膜された膜はβ−Ｔａ単相となった。基板ステージ１０５にバイアス電力を印加するとβ−Ｔａの割合が増加し、３００Ｗでβ−Ｔａ単相となった。また、基板温度（成膜温度）が低下するとα−Ｔａになりにくくなり、室温（２０℃）ではβ−Ｔａ単相となった。つまり、成膜条件を変更することにより、Ｔａの結晶構造をα−Ｔａとβ−Ｔａとの間で制御可能である。
【００４６】
図５および図６は、膜厚、ＤＣ電圧、および基板温度の各組み合わせについてα−Ｔａを得ることができたか否かを示す図である。図５では膜厚７０ｎｍのＴａ膜を成膜して測定を行った結果であり、図６は膜厚３０ｎｍのＴａ膜を成膜して測定を行った結果である。６０μΩ・ｃｍ以下の低比抵抗なＴａ膜は、α−Ｔａの含有率が高い相であると考えられる。図５および図６において、○印は比抵抗が６０μΩ・ｃｍ以下となった組み合わせであり、△印は成膜圧力やバイアス電圧条件、またはステージの構成の調整などにより比抵抗が６０μΩ・ｃｍ以下となった組み合わせであり、×印は比抵抗が６０μΩ・ｃｍより大きくなった組み合わせである。
【００４７】
まず、図５（破線で囲んだ範囲）より、膜厚７０ｎｍでα−Ｔａになる条件は、成膜温度３００℃以上、ＤＣ電圧−１５０Ｖ以上とすることである。また、図６（破線で囲んだ範囲）より、膜厚３０ｎｍでα−Ｔａになる条件は、成膜温度３７０℃以上、ＤＣ電圧−１００Ｖ以上とすることである。また、温度が高いほど、またＤＣ電圧が大きいほど（すなわち、絶対値が小さいほど）、α−Ｔａになりやすいことは、図５および図６で共通である。以上のことから、最低限、成膜温度３００℃以上、ＤＣ電圧−１５０Ｖ以上の成膜条件であれば、膜を厚くすることによって低抵抗なα−Ｔａを得ることができることがわかった。
【００４８】
一般的なスパッタリング条件では、放電中に、正の電荷を帯びたＡｒイオンがターゲット側での陰極降下（Ｖｄｃ）により加速され、ターゲットをスパッタリングする。スパッタリングにより電荷を持たなくなった中性のＡｒはターゲットの表面で反射され、高速で基板に到達する。このＡｒを反跳Ａｒという。その反跳Ａｒが高速で基板に衝突すると、基板上に成膜された膜中にＡｒがトラップされる場合があると考えられる。膜中にＡｒが多く含まれると、正方晶構造である比抵抗の大きいβ−Ｔａになりやすい。
【００４９】
一方、本実施形態に係る成膜方法では、一般的なスパッタリング条件よりもターゲット側のＤＣ電圧（カソード電圧）の絶対値を小さく抑えたため、Ａｒイオンが陰極降下での加速が低い状態でターゲットに入射する。そのため、ターゲット表面で反射された反跳Ａｒの速度は低速となり、基板上に成膜された膜中に入りにくくなったと考えられる。その結果、膜中に入り込むＡｒが少なくなり、ｂｃｃ構造である比抵抗の小さいα−Ｔａが生じやすくなったと考えられる。
【００５０】
また、ＤＣ電圧（カソード電圧）の絶対値を小さくして反跳Ａｒを低速にすることによって膜中にＡｒを入り難くする効果は、Ｔａに限らずＷやＡｕなどのＡｒ含有量が多いと考えられる比較的質量数の大きい配線材料でも同様に現れると考えられる。すなわち、これらの材料でもＴａと同様、反跳Ａｒを低速にする成膜条件によって低比抵抗の膜が得られると考えられ、実際にＷやＡｕでもＤＣ電圧の絶対値を小さくすることによって低比抵抗な膜を得ることができた。なお、膜中にＡｒが入り込むと、比較的、比抵抗の大きいβ構造（正方晶）になりやすいという現象は、反跳Ａｒのエネルギーが高いほど、質量数の大きい原子でも生じるようになると考えられる。Ａｒ含有量が多く、本実施形態に係る成膜方法の効果が期待できる元素の例としては、Ｔａ、Ｗ、Ａｕ、Ｐｔ、Ｃｕ、Ｒｕ、Ｉｒがある。
【００５１】
また、本実施形態に係る成膜方法では、反跳Ａｒを抑えるためにＤＣ電圧の絶対値を小さくしているものの、ＶＨＦ電力により高密度なプラズマを発生させているため、成膜速度を損なわずに低比抵抗なα−Ｔａを成膜することができる。より具体的には、本実施形態に係る成膜方法では、１３．５６ＭＨｚのＲＦよりも６０ＭＨｚのＶＨＦ電力を用いているため、プラズマ中の電子の振動回数が増加する。その電子が気相中のＡｒガスと衝突しＡｒイオンが発生するため、高周波の方がより多くのＡｒイオンを発生させることができ、高密度なプラズマにすることができる。また、成膜速度はＤＣ電圧（カソード電圧）とカソード電流の積（カソード電力）に比例する。本実施形態に係る成膜方法では、反跳Ａｒを抑えるためにＤＣ電圧の絶対値を小さくしているものの、従来よりも周波数の高いＶＨＦで放電しているため、Ａｒイオンが多く発生してカソード電流が多く流れる。そのため、カソード電力の低下を防ぎ、成膜速度を損なわないで、α−Ｔａを成膜することが可能である。
【００５２】
なお、６０ＭＨｚのＶＨＦ電力ではなく１３．５６ＭＨｚのＲＦ電力を用いる場合であってもＶｄｃは生じるため、ある程度は低比抵抗になると思われる。しかしながら、１３．５６ＭＨｚのＲＦ電力でＶｄｃを生じさせた場合は、６０ＭＨｚのＶＨＦ電力を印加したときよりもＶｄｃの絶対値は大きくなるため、成膜されたＴａ膜中にはα−Ｔａとβ−Ｔａとが混在し、比抵抗が十分に低い膜を得ることは難しいと考えられる。もちろん一般的なＤＣカソードはマイナス数百Ｖの放電電圧が発生するため低比抵抗な膜は得られないと考えられる。それに対して、本実施形態に係る成膜方法では、ＶＨＦ電源を用いることによって、カソードに発生するＶｄｃの絶対値を低く抑えることを可能にしている。
【００５３】
本実施形態に係る成膜方法によれば、従来技術のようにマスクや下地層の形成を必要とせず、直接α−Ｔａを成膜できるため、従来よりも低コストで成膜を行うことができる。また、成膜の工程を簡略化できるため、歩留まりの向上も図れる。また、熱伝導性、残留応力特性、構造安定性等が従来よりも良好なＴａ膜を形成できる。
【００５４】
なお、別の実験において、下地層としてのＴａＮ上に形成したα−Ｔａと本実施形態（実施例１）の条件で形成したα−Ｔａとの比抵抗を比べた結果、実施例１の条件で形成したα−Ｔａの比抵抗の方が低かった。ＴａＮ上に形成されたα−Ｔａは実施例１で形成されたα−Ｔａよりも結晶粒径が小さいためであると考えられる。したがって、本実施形態に係る成膜方法によれば、ＴａＮからなる下地層の上にＴａ膜を成膜する従来技術よりも特性の良いα−Ｔａを得ることができる。
【００５５】
本実施形態に係る成膜方法によってα−Ｔａを成膜できる基板として、例えば、酸化シリコン膜が形成されたシリコン基板、ＳｉＮの絶縁保護層が成膜された基板、シリコン基板が挙げられる。本実施形態に係るα−Ｔａの成膜方法は、インクジェットプリンタ用のサーマルヘッドや、低比抵抗膜が求められる半導体の配線工程で必要とされるＴａ膜の成膜に好適に用いられる。また、磁気ヘッドのリード配線の成膜にも利用できる。
【００５６】
他にも配線用途として高温になる場合には、本実施形態に係る成膜方法は有用である。本実施形態に係る成膜方法によって成膜されるα−Ｔａは、従来の方法に比べＴａＮ層を必要としないことやＴａに窒素を含む必要がないことから、温度に対してより安定であるため耐久性が高くなる。
【００５７】
（第２の実施形態）
真空容器１０１を低圧力にすることによって、カソード１０４にＶＨＦ電力を印加するだけで、ＤＣ電圧を重畳しなくても、カソード１０４にはセルフバイアス電圧として直流電圧であるＶｄｃが発生する。第１の実施形態に係る実施例１の条件のうち、ＤＣ電源１０８からＤＣ電圧を印加しない状態で成膜を行った結果、成膜された膜として比抵抗の低いα−Ｔａを得ることができた。成膜時のＶｄｃは−２０Ｖであり、比抵抗は１６．３μΩ・ｃｍとなった。したがって、外部電源からカソード１０４にＤＣ電圧を供給せず、ＶＨＦ電力によってカソード１０４にＶｄｃを発生させることによっても、α−Ｔａを得ることができることがわかった。
【００５８】
（第３の実施形態）
第１の実施形態に係る実施例１の条件では放電前後で真空容器１０１内の圧力を５Ｐａから０．４Ｐａに変更を行ったが、この変更は行わず放電前後で５Ｐａとして測定を行った。このとき、ＶＨＦ電力を２０００Ｗにし、基板Ｓに対してバイアス電源１１１からバイアス電力を１００Ｗ印加し、他の条件は実施例１の成膜条件と同じにした。その結果、実施例１と同様にα−Ｔａを得ることができた。したがって、圧力やバイアス電力の条件によらず、所定温度以上で絶対値の小さいＤＣ電圧を印加して成膜することによって、α−Ｔａを得られることができることがわかった。
【００５９】
（第４の実施形態）
第１の実施形態に係る実施例１の成膜条件において、Ｔａ膜が所定の厚さを超えるとα−Ｔａになることがわかった。図７は、膜厚と比抵抗の関係を示す図である。図７の横軸は成膜されたＴａ膜の膜厚であり、縦軸は比抵抗である。図７には成膜温度３６０℃および４００℃のときの実験結果を示した。図７より、３６０℃および４００℃のいずれにおいても、膜厚２０ｎｍ以上で比抵抗の低下が見られ、α−Ｔａの結晶性が得られるようになる。より好ましくは膜厚３０ｎｍ以上であれば、十分に低比抵抗（すなわち、６０μΩ・ｃｍ以下）となり、α−Ｔａになっていることがわかる。
【００６０】
α−Ｔａとなっている膜厚のＴａ膜上に、通常β−Ｔａにしかならない条件（換言すると、基板上に直接Ｔａ膜を成膜するとβ−Ｔａとなる条件）で成膜すると、下地のα−Ｔａの結晶性により、後から成膜されたＴａ膜もα−Ｔａとなることがわかった。
【００６１】
そこで、本実施形態に係る成膜方法では、α−Ｔａの膜が生じる所定の厚さまでは実施例１の成膜条件で第１の膜を成膜し、その後に成膜速度が高い成膜条件(通常β−Ｔａとなる条件、ここでは比較例１の条件)に変更して第２の膜を成膜することによって、高い成膜速度でα−Ｔａを成膜する。より具体的には、ＤＣ電圧−１５０Ｖ以上、かつ成膜温度３００℃以上の成膜条件で第１の膜を成膜した後に、第１の膜の上にＤＣ電圧−１５０Ｖ未満、成膜温度３００℃未満の成膜条件で第２の膜を成膜する。その結果成膜される第１の膜と第２の膜との積層Ｔａ膜は全体としてα−Ｔａの構造を有する。
【００６２】
α−Ｔａの成膜条件はＤＣ電力の絶対値が低いため、β−Ｔａの成膜条件よりも成膜速度が低い。それに対して、本実施形態に係る成膜方法によれば、十分な成膜速度を得られないα−Ｔａの成膜条件に成膜速度の高いβ−Ｔａの成膜条件の組み合わせるため、スル−プットを向上させることができる。第２の膜として成膜するＴａ膜の成膜は、実施例１および比較例１、２とは異なる成膜方式を用いて行われてもよく、また生産性を考慮し別の処理室で行われてもよい。
【００６３】
なお、第１の実施形態に係る実施例１で作製したα−Ｔａの内部応力（表面付近の残留応力）は引張り応力であった。それに対して、本実施形態に係る成膜方法により作製した積層Ｔａ膜の内部応力は圧縮応力であった。したがって、本実施形態に係る成膜方法により積層Ｔａ膜にすることで、α−Ｔａの結晶性を維持した上で膜の内部応力を制御することも可能である。一般的に、膜の表面の応力は圧縮応力である方が耐食性や疲労強度などの点で有利である。そのため、本実施形態に係る成膜方法により形成されるα−Ｔａは、低比抵抗であるとともに表面が圧縮応力であるため、耐食性や寿命などの機能がさらに良好である。
【００６４】
（第５の実施形態）
本実施形態は、第１〜第４の実施形態のいずれかに係るα−Ｔａの成膜方法を適用したインクジェット用サーマルヘッドの製造方法である。サーマルヘッド（記録ヘッド）は、インクジェットプリンタのインクを用紙にむけて吐き出す部品であり、インクを溜め込むインク室と、インク室にインクを供給するインク供給室と、インク室からインクを吐き出す吐出口と、インク室内でインクを加熱してインク内に気泡を発生させる気泡発生部と、を備える。サーマルヘッドは、インク室内の気泡発生部でインクの一部を加熱することによって発生した気泡によりインクを押し出し、吐出口から用紙に向かってインクを吐き出すように構成されている。
【００６５】
気泡発生部は、発熱体を有する加熱部を備え、加熱部の表面はインク室の内壁に設けられた保護層に覆われている。気泡発生部はインクに直接接するため、インクにより腐食されるおそれがある。そのため、気泡発生部の加熱部表面を覆う保護層には、化学的安定性（耐食性）、高い熱伝導性（低比抵抗）、耐熱性、また、繰り返し熱膨張、収縮に曝されることから高疲労強度（機械的安定性）を有することが求められる。これらの性質を有する保護層として、低比抵抗のα−Ｔａが適している。
【００６６】
図８は本実施形態に係る製造方法により製造されるサーマルヘッド９００の気泡発生部周辺における断面図である。サーマルヘッド９００は、Ｓｉからなる基板９０１上に、ＳｉＯ２からなる蓄熱層９０２と、ＴａＮからなる発熱抵抗体層９０３と、Ａｌからなる電極層９０４と、ＳｉＮからなる絶縁保護層９０５と、α−Ｔａからなる保護層９０６とを順に成膜した構成を有する。各層の材料は一例であり、サーマルヘッドの機能が確保できる限り任意の材料を用いてよい。
【００６７】
本実施形態に係るサーマルヘッドの製造方法では、まず基板９０１上に、熱酸化法、スパッタリング法、ＣＶＤ法等によって、発熱抵抗体の下地としての蓄熱層９０２としてのＳｉＯ２膜を成膜する。次に、蓄熱層９０２上に、発熱抵抗体層９０３としてのＴａＮ膜をスパッタリング法により成膜する。さらに、発熱抵抗体層９０３上に、電極層９０４としてのＡｌ膜をスパッタリング法により成膜する。
【００６８】
その後に、発熱抵抗体層９０３および電極層９０４のうち所定の部分をエッチングし、所定の形状の電極パターンおよび発熱領域を区画する。このように形成された電極パターン（電極層９０４）を介して発熱領域（発熱抵抗体層９０３）に電流を流すことによって、発熱領域の加熱を行うことができる。
【００６９】
エッチング工程の後に、熱酸化法、スパッタリング法、ＣＶＤ法等によって、絶縁保護層９０５としてのＳｉＮ膜を成膜する。その後に、第１〜第４の実施形態のいずれかに係る成膜方法によって、絶縁保護層９０５上に、保護層９０６としてのα−Ｔａを成膜する。
【００７０】
本実施形態に係るサーマルヘッドの製造方法によれば、従来技術のようにα−Ｔａを形成する前にマスクや下地膜を形成する工程を必要とせずに、直接α−Ｔａを成膜することができる。そのため、従来よりも低いコストで、低比抵抗の保護膜を有するサーマルヘッドを製造することができる。製造工程を簡略化できるため、歩留まりの向上も図れる。また、従来よりも高性能なサーマルヘッド用の基体を提供し、高周波な吐出動作を安定した状態で長期間持続することが可能なサーマルヘッドを実現できる。
【００７１】
本発明は、上述の実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲において適宜変更可能である。
【図１】
2015177948.tif 000003
【図２Ａ】
2015177948.tif 000004
【図２Ｂ】
2015177948.tif 000005
【図３】
2015177948.tif 000006
【図４】
2015177948.tif 000007
【図５】
2015177948.tif 000008
【図６】
2015177948.tif 000009
【図７】
2015177948.tif 000010
【図８】
2015177948.tif 000011
【手続補正書】
【提出日】平成28年3月10日(2016.3.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上に、スパッタリングによってＴａ膜を成膜する成膜方法であって、
ＶＨＦ電力および第１のＤＣ電圧をＴａターゲットに印加し、前記Ｔａターゲットをスパッタリングする第１の工程と、
前記第１の工程において前記ＴａターゲットからスパッタリングされたＴａ原子を第１の温度に保持された前記基板上に堆積させて、６０μΩ・ｃｍ以下の比抵抗を有するＴａ膜を成膜する第２の工程と、
を備えることを特徴とする成膜方法。
【請求項２】
前記第１のＤＣ電圧は−１５０Ｖ以上、前記第１の温度は３００℃以上であることを特徴とする請求項１に記載の成膜方法。
【請求項３】
前記第２の工程の後に、ＶＨＦ電力および第２のＤＣ電圧を前記Ｔａターゲットに印加し、前記Ｔａターゲットをスパッタリングする第３の工程と、
前記第３の工程において前記ＴａターゲットからスパッタリングされたＴａ原子を第２の温度に保持された前記基板上に堆積させて、６０μΩ・ｃｍ以下の比抵抗を有するＴａ膜を成膜する第４の工程と、
をさらに備え、
前記第２のＤＣ電圧は−１５０Ｖ未満、前記第２の温度は３００℃未満であることを特徴とする請求項２に記載の成膜方法。
【請求項４】
前記ＶＨＦ電力の周波数は２０ＭＨｚ以上４５０ＭＨｚ以下であることを特徴とする請求項１に記載の成膜方法。
【請求項５】
Ｓｉからなる基板上にＳｉＯ２からなる蓄熱層を形成する工程と、
前記蓄熱層の上にＴａＮからなる発熱抵抗体層を形成する工程と、
前記発熱抵抗体層の上にＡｌからなる電極層を形成する工程と、
前記電極層のうち所定の部分をエッチングして電極パターンを形成し、前記発熱抵抗体層の一部を発熱領域として区画するエッチングする工程と、
前記エッチング工程の後にＳｉＮからなる絶縁保護層を形成する工程と、
前記絶縁保護層の上にＴａからなる保護層を形成する工程と、を備え、
前記保護層は、請求項１乃至４のいずれか１項に記載の成膜方法を用いて形成されることを特徴とするインクジェット用サーマルヘッドの製造方法。
【手続補正書】
【提出日】平成28年11月7日(2016.11.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上に、スパッタリングによってＴａ膜を成膜する成膜方法であって、
ＶＨＦ電力および第１のＤＣ電圧をＴａターゲットに印加し、前記Ｔａターゲットをスパッタリングする第１の工程と、
前記第１の工程において前記ＴａターゲットからスパッタリングされたＴａ原子を第１の温度に保持された前記基板上に堆積させて、６０μΩ・ｃｍ以下の比抵抗を有するＴａ膜を成膜する第２の工程と、を備え、
前記第１のＤＣ電圧は−１５０Ｖ以上、前記第１の温度は３００℃以上であることを特徴とする成膜方法。
【請求項２】
前記第２の工程の後に、ＶＨＦ電力および第２のＤＣ電圧を前記Ｔａターゲットに印加し、前記Ｔａターゲットをスパッタリングする第３の工程と、
前記第３の工程において前記ＴａターゲットからスパッタリングされたＴａ原子を第２の温度に保持された前記基板上に堆積させて、６０μΩ・ｃｍ以下の比抵抗を有するＴａ膜を成膜する第４の工程と、
をさらに備え、
前記第２のＤＣ電圧は−１５０Ｖ未満、前記第２の温度は３００℃未満であることを特徴とする請求項１に記載の成膜方法。
【請求項３】
前記ＶＨＦ電力の周波数は２０ＭＨｚ以上４５０ＭＨｚ以下であることを特徴とする請求項１に記載の成膜方法。
【請求項４】
Ｓｉからなる基板上にＳｉＯ２からなる蓄熱層を形成する工程と、
前記蓄熱層の上にＴａＮからなる発熱抵抗体層を形成する工程と、
前記発熱抵抗体層の上にＡｌからなる電極層を形成する工程と、
前記電極層のうち所定の部分をエッチングして電極パターンを形成し、前記発熱抵抗体層の一部を発熱領域として区画するエッチングする工程と、
前記エッチングする工程の後にＳｉＮからなる絶縁保護層を形成する工程と、
前記絶縁保護層の上にＴａからなる保護層を形成する工程と、を備え、
前記保護層は、請求項１乃至３のいずれか１項に記載の成膜方法を用いて形成されることを特徴とするインクジェット用サーマルヘッドの製造方法。
【国際調査報告】
2015177948.tif 000012
2015177948.tif 000013
2015177948.tif 000014
2015177948.tif 000015