(57)【要約】  半導体装置の阻止耐圧の安定性を向上しつつ、生産性を向上するため、本発明の半導体装置は、半導体素子と、半導体素子の一方の面の主電極を囲う周辺部に３層の樹脂の積層構造を備えており、積層構造は、半導体素子の中心部側に、下段の樹脂層が中段の樹脂層に接する領域と、下段の樹脂層が上段の樹脂層に接する領域とを有することを特徴とする。
2016103335.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と、
前記半導体素子の一方の面の主電極を囲う周辺部に第１の樹脂層と第２の樹脂層と第３の樹脂層とがこの順序で積層されて成る積層構造と
を備えた半導体装置であって、
前記積層構造は、前記半導体素子の中心部側に、前記第１の樹脂層が前記第２の樹脂層に接する領域と、前記第１の樹脂層が前記第３の樹脂層に接する領域とを有する
ことを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記第１の樹脂層が前記第２の樹脂層に接する領域と前記第１の樹脂層が前記第３の樹脂層に接する領域とが分離している
ことを特徴とする半導体装置。
【請求項３】
請求項１に記載の半導体装置において、
前記第３の樹脂層の囲う領域の面積のうち、前記第１の樹脂層が前記第３の樹脂層に接する領域の面積の占める割合が１％以上５０％以下である
ことを特徴とする半導体装置。
【請求項４】
請求項１に記載の半導体装置において、
前記第１の樹脂層の下にＳｉＯ2から成る無機層を有し、前記第３の樹脂層はシリコーンゲルであり、
前記第１の樹脂層および前記第２の樹脂層の比誘電率はともに、前記無機層の比誘電率以下であり、かつ、前記第３の樹脂層の比誘電率以上である
ことを特徴とする半導体装置。
【請求項５】
請求項４に記載の半導体装置において、
前記第１の樹脂層は、ポリイミド樹脂であり、前記第２の樹脂層は、ポリアミドイミド樹脂、ポリエーテルアミドイミド樹脂、ポリエーテルアミド樹脂から選ばれる一種あるいは複数種類で構成されている
ことを特徴とする半導体装置。
【請求項６】
請求項１乃至５のいずれか１項に記載の半導体装置において、
前記半導体素子の母材とする半導体材料は、シリコンよりもバンドギャップが大きい
ことを特徴とする半導体装置。
【請求項７】
請求項６に記載の半導体装置において、
前記半導体素子の母材とする半導体材料は、ＳｉＣである
ことを特徴とする半導体装置。
【請求項８】
請求項１乃至５のいずれか１項に記載の半導体装置において、
前記半導体素子はダイオードである
ことを特徴とする半導体装置。
【請求項９】
請求項８に記載の半導体装置において、
前記半導体素子の母材とする半導体材料は、シリコンよりもバンドギャップが大きい
ことを特徴とする半導体装置。
【請求項１０】
請求項９に記載の半導体装置において、
前記半導体素子の母材とする半導体材料は、ＳｉＣである
ことを特徴とする半導体装置。
【請求項１１】
請求項１乃至５のいずれか１項に記載の半導体装置において、
前記半導体素子はＭＯＳＦＥＴである
ことを特徴とする半導体装置。
【請求項１２】
請求項１１に記載の半導体装置において、
前記半導体素子の母材とする半導体材料は、シリコンよりもバンドギャップが大きい
ことを特徴とする半導体装置。
【請求項１３】
請求項１２に記載の半導体装置において、
前記半導体素子の母材とする半導体材料は、ＳｉＣである
ことを特徴とする半導体装置。
【請求項１４】
一対の直流端子と、
交流の相数と同数の交流端子と、
前記直流端子と前記交流端子の間に接続される複数の半導体スイッチング素子と、
前記複数の半導体スイッチング素子に並列に接続される複数のダイオード素子と
を備える電力変換装置であって、
前記半導体スイッチング素子と前記ダイオード素子のいずれか一方もしくは両方の半導体装置が、請求項１乃至５のいずれか１項に記載の半導体装置である
ことを特徴とする電力変換装置。
【請求項１５】
一対の直流端子と、
交流の相数と同数の交流端子と、
前記直流端子と前記交流端子の間に接続される複数の半導体スイッチング素子と
を備える電力変換装置であって、
前記半導体スイッチング素子が、請求項１１に記載の半導体装置であり、かつ、ボディダイオードを内蔵する
ことを特徴とする電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびそれを用いた電力変換装置に係わり、特に高耐圧半導体装置およびそれを用いた高電圧電力変換装置に関する。
【背景技術】
【０００２】
高耐圧半導体装置として、ＰＮダイオード、ショットキーバリアダイオード、ＭＯＳＦＥＴ、絶縁ゲートバイポーラトランジスタ等が広く利用され、素子の材料としては、シリコン、ＳｉＣ、ＧａＮ等が用いられている。これらの高耐圧半導体装置は、パワー半導体モジュールに実装され、高電圧電力変換装置を構成する。高耐圧半導体装置は、半導体上面周辺に電界緩和領域を形成し、さらにその上面をポリイミド等の樹脂で覆うことで阻止耐圧を安定化させている。【０００３】
特許文献１には、ＳｉＣ素子の周辺領域上の樹脂を積層構造にすることで、阻止耐圧を安定化する技術が開示されている。【０００４】
また、特許文献２には、樹脂封止型電子回路における樹脂の積層構造に関する技術が開示されている。【０００５】
また、特許文献３には、半導体メモリー素子における樹脂の積層構造に関する技術が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１３−１９１７１６号公報
【特許文献２】特開平０８−０８８２９８号公報
【特許文献３】特開昭５８−０９３３５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記のような阻止耐圧を安定化されるための樹脂の積層構造を有する半導体装置について、本発明者らが生産性の向上を検討したところ、以下に説明するような課題が見出された。【０００８】
従来の構成は、実装工程で用いられる画像認識の精度が低下することが考えられる。特に、樹脂の積層構造のうち半導体上面から２層目の層が厚い場合には、樹脂層の境界が不明瞭になり、画像認識の精度が著しく低下することが考えられる。【０００９】
したがって、阻止耐圧を安定化させるための樹脂の積層構造を有する半導体装置において、実装工程で用いられる画像認識の精度を改善し、生産性を向上できる技術を提供することが課題となる。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明の半導体装置は、例えば、半導体素子と、前記半導体素子の一方の面の主電極を囲う周辺部に第１の樹脂層と第２の樹脂層と第３の樹脂層とがこの順序で積層されて成る積層構造とを備えた半導体装置であって、前記積層構造は、前記半導体素子の中心部側に、前記第１の樹脂層が前記第２の樹脂層に接する領域と、前記第１の樹脂層が前記第３の樹脂層に接する領域とを有することを特徴とする。【００１１】
また、本発明の電力変換装置は、例えば、一対の直流端子と、交流の相数と同数の交流端子と、前記直流端子と前記交流端子の間に接続される複数の半導体スイッチング素子と、前記複数の半導体スイッチング素子に並列に接続される複数のダイオード素子とを備える電力変換装置であって、前記半導体スイッチング素子と前記ダイオード素子のいずれか一方もしくは両方の半導体装置が、本発明の半導体装置であることを特徴とする。
【発明の効果】
【００１２】
本発明によれば、半導体装置の阻止耐圧を安定化しつつ、生産性の向上を実現できる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１の実施形態である実施例１に係る半導体装置を搭載したパワー半導体モジュールの模式断面図である。
【図２】本発明の第１の実施形態である実施例１に係る半導体装置の平面図である。
【図３】図２のＡ−Ａ’断面を示す断面図である。
【図４】図２のＢ−Ｂ’断面を示す断面図である。
【図５】本発明の第１の実施形態である実施例１に係る半導体装置のボンディングワイヤに流れる電流の検討結果を示す図である。
【図６】本発明の第２の実施形態である実施例２に係る半導体装置の平面図である。
【図７】本発明の第３の実施形態である実施例３に係る半導体装置の平面図である。
【図８】図７のＣ−Ｃ’ 断面を示す断面図である。
【図９】本発明の第３の実施形態である実施例３の変形例に係る半導体装置の平面図である。
【図１０】本発明の第４の実施形態である実施例４に係る電力変換装置の等価回路図である。
【図１１】本発明の第５の実施形態である実施例５に係る半導体装置を搭載したパワー半導体モジュールの模式断面図である。
【図１２】本発明の第５の実施形態である実施例５に係る半導体装置の平面図である。
【図１３】本発明の第６の実施形態である実施例６に係る電力変換装置の等価回路図である。
【発明を実施するための形態】
【００１４】
本発明による半導体装置においては、半導体素子と前記半導体素子の一方の面の主電極を囲う周辺部に第１の樹脂層と第２の樹脂層と第３の樹脂層とがこの順序で積層されて成る積層構造とを備えた半導体装置であって、前記積層構造は、前記半導体素子の中心部側に、前記第１の樹脂層が前記第２の樹脂層に接する領域と、前記第１の樹脂層が前記第３の樹脂層に接する領域とを有する。
【００１５】
以下、本発明の実施形態について、各実施例として図面を用いて説明する。
【実施例１】
【００１６】
図１は、本発明の第１の実施形態である実施例１に係る半導体装置を搭載したパワー半導体モジュール１００の模式断面を示したものである。パワー半導体モジュール１００は、放熱ベース１２１、セラミックス回路基板１０９、フリーホイールダイオード１０１、スイッチング素子１０２、外部出力端子１１８、１１９、およびモジュールケース１２０を有している。セラミックス回路基板１０９は、一方の面に、フリーホイールダイオード１０１、スイッチング素子１０２と接続される配線パターン１１０および外部出力端子１１９が接続される１１１が設けられ、他方の面に、放熱ベース１２１と接続される金属パターン１１３を有している。金属パターン１１３と放熱ベース１２１とは、はんだもしくは金属ペーストを焼結した接合層１０８を介して接合される。一方、配線パターン１１０とフリーホイールダイオード１０１およびスイッチング素子１０２は、はんだもしくは金属ペーストを焼結した接合層１０７を介して接続される。また、正極側と接続される外部出力端子１１８は、配線パターン１１０と接続されており、負極側と接続される外部出力端子１１９は、配線パターン１１１と接続されている。この外部出力端子１１８および１１９は、モジュールケース１２０の外部に引き出されて他の機器と接続される。【００１７】
フリーホイールダイオード１０１およびスイッチング素子１０２における配線パターン１１０側と反対の面は、ボンディングワイヤ１０６を介して、外部出力端子１１９が接続される配線パターン１１１に接続されている。【００１８】
モジュールケース１２０は、放熱ベース１２１に固定されており、内部が樹脂層１０５で満たされている。樹脂層１０５は、例えば、シリコーンゲルである。【００１９】
半導体チップおよび樹脂層の構造について、フリーホイールダイオード１０１を例に説明する。フリーホイールダイオード１０１は、シリコンのＰｉＮダイオードまたはＳｉＣのＳＢＤが用いられるが、ここでは、ＳｉＣのＳＢＤを例に説明する。なお、その他の材料・構造のダイオードやスイッチング素子１０２（例えば、シリコンのＩＧＢＴ、シリコンのＭＯＳＦＥＴ、ＳｉＣのＭＯＳＦＥＴやＳｉＣのＪＦＥＴ）についても同様である。【００２０】
図２は、フリーホイールダイオード１０１の平面図を示したものである。図３は、図２におけるＡ−Ａ’の模式断面、図４は、図２におけるＢ−Ｂ’の模式断面を示したものである。まず、図３を用いてフリーホイールダイオード１０１の具体的な構造を説明する。フリーホイールダイオード１０１は、接合層１０７と接続されるカソード電極１１６、アノード電極１１４、補助電極１１５、および半導体層３０４を有している。半導体層３０４は、カソード電極１１６と接しているｎ+領域３０２、ｎ+領域３０２と接しており、ｎ+領域３０２よりも不純物濃度の低いｎ領域３０１、ｎ領域３０１内であって半導体層３０４の表面に設けられた電界緩和領域３０５、および、補助電極１１５が接して設けられるｎ+領域３０３から構成される。このｎ+領域３０３は、チャネルストッパの役割を果たしており、ｎ+領域３０３が半導体層３０４の端部にあるため、ｎ+領域３０３よりも外部への電界の漏れを抑制できる。【００２１】
半導体層３０４の表面部には、上述したように、アノード電極を囲むように電界緩和領域３０５が設けられている。なお、本実施形態のように、電界緩和領域をアノード電極１１４から補助電極１１５に向かって、最も不純物濃度の高いｐ+++領域３０６、ｐ+++領域３０６よりも不純物濃度の低いｐ++領域３０７、ｐ++領域３０７よりもさらに不純物濃度の低いｐ+領域３０８の順に並べると、効果的に電界集中を緩和することができる。また、電界緩和領域としてＦＬＲ（Ｆｉｅｌｄ  ｌｉｍｉｔｉｎｇ  ｒｉｎｇ）を用いても、同様に効果的に電界集中を緩和することができる。【００２２】
続いて、フリーホイールダイオード１０１のうち、半導体層３０４より上部の構成について説明する。電界緩和領域３０５およびｎ+領域３０３上に、無機層１１７が配置されている。無機層１１７は、主にシリコン酸化膜（ＳｉＯ2膜）が用いられる。【００２３】
さらに、無機層１１７の上には順に、下段樹脂層１０３、中段樹脂層１０４、上段樹脂層１０５が配置される。無機層１１７と上段樹脂層１０５の比誘電率の差が小さく、かつ、下段樹脂層１０３、中段樹脂層１０４の比誘電率が、無機層１１７と上段樹脂層１０５の比誘電率の範囲内になるような材料を用いると、誘電率の変化が小さくなり、電荷の蓄積による影響抑えられて、その結果、阻止耐圧の安定性を向上できる。具体的な材料としては、無機層１１７としてシリコン酸化膜を用いた場合の比誘電率４．１に対し、例えば、下段樹脂層１０３にポリイミド（比誘電率２．９）、中段樹脂層１０４にポリエーテルアミド（比誘電率３．２）、上段樹脂層１０５にシリコーンゲル（比誘電率２．７）が用いられる。中段樹脂層１０４の材料は、例えば、ポリアミドイミドやポリエーテルアミドイミドでもよいし、これらの複数種類で構成されてもよい。本発明者らが検討したところでは、阻止耐圧の安定性を高めるには、例えば、パワー半導体モジュール１００の定格電圧が３．３ｋＶの場合には、中段樹脂層１０４の厚さは５０μｍ以上あるとよい。下段樹脂層１０３は、ホトリソグラフィ技術を用いたパターンニングが用いられるが、中段樹脂層１０４は、阻止耐圧の安定性を高めるような樹脂厚を確保するために、ディスペンサー等を用いて塗布する。【００２４】
続いて、図２を用いて、本発明の実施形態１のフリーホイールダイオード１０１のレイアウトについて説明する。フリーホイールダイオード１０１は、図２に示すように、無機層１１７−下段樹脂層１０３−中段樹脂層１０４−上段樹脂層１０５が積層される領域２０１、無機層１１７−下段樹脂層１０３−上段樹脂層１０５が積層される領域２０２、２０３、無機層１１７−中段樹脂層１０４−上段樹脂層１０５が積層される領域２０４、アノード電極１１４−上段樹脂層１０５が積層される領域２０５、ワイヤボンディング領域２０６に分けられる。なお、図２では、アノード電極１１４や補助電極１１５が無機層１１７、下段樹脂層１０３、中段樹脂層１０４のそれぞれと積層される領域は省略している。【００２５】
ところで、樹脂層は、下段樹脂層１０３、中段樹脂層１０４、上段樹脂層１０５の順に形成されるが、中段樹脂層１０４の形成後の実装工程で、ディスペンサー等の塗布により形成された中段樹脂層１０４の境界（図２に示す領域２０４と領域２０５との境界）が不明瞭になるために、実装工程で用いる画像認識の精度が低下して、生産性が低下することが考えられる。実装工程の具体例を挙げるならば、ワイヤボンディング工程である。ワイヤボンディング工程では、位置決めのために画像認識が用いられている。【００２６】
そこで、本発明の実施形態１では、図２に示すように、中段樹脂層１０４を形成した後であっても、良好に画像認識できるように、領域２０２を有する。図２におけるＢ−Ｂ’の模式断面である図４に示すように、領域２０２は、中段樹脂層１０４を介さずに下段樹脂層１０３と上段樹脂層１０５が直接接する領域である。下段樹脂層１０３はホトリソグラフィ技術を用いたパターンニングを用いるため、領域２０２と領域２０５の境界が明瞭になる。それにより、ワイヤボンディング工程等の実装工程において、領域２０２と領域２０５の境界を画像認識のパターンとして用いることで、画像認識の精度を向上でき、半導体装置の生産性を向上できる。【００２７】
続いて、中段樹脂層１０４の内側の面積に対する下段樹脂層１０３と上段樹脂層１０５の接する面積の望ましい割合（面積比Ｓとする）について、本発明者らが検討した結果を説明する。図５は、面積比Ｓとボンディングワイヤに流れる電流の関係を示すものである。図５の縦軸のボンディングワイヤに流れる電流は、ボンディングワイヤの定格電流との比で示してある。図５に示すように、面積比Ｓが増加すると、ボンディングワイヤの本数が制限されるため、ボンディングワイヤに流れる電流は増加し、面積比Ｓが５０％を上回ると、ボンディングワイヤに流れる電流は、ボンディングワイヤの定格電流を超過する。また、本発明者らが検討したところによると、実装工程の画像認識を良好に実施するには、面積比Ｓは１％を上回ることが望ましい。したがって、面積比Ｓの望ましい範囲は、１％以上５０％以下である。【００２８】
このように、本実施例によれば、樹脂層の積層構造により阻止耐圧を安定化させつつ、実装工程での画像認識の精度が向上することで半導体装置の生産性を向上できる。
【実施例２】
【００２９】
図６は、本発明の第２の実施形態である実施例２に係る半導体装置の平面図を示したものである。【００３０】
本実施例においては、アノード電極１１４−上段樹脂層１０５が積層される領域２０５の四隅に、無機層１１７−下段樹脂層１０３−上段樹脂層１０５が積層される領域２０２を有する。図６のＡ−Ａ'およびＢ−Ｂ’の模式断面は、それぞれ図３、４と同様である。領域２０２が中段樹脂層１０４の囲う領域の四隅に配置されることにより、アノード電極１１４−上段樹脂層１０５が積層される領域２０５が拡大するため、ボンディングワイヤの本数を増加させることが可能になる。このことより、半導体装置の大容量化が実現できる。【００３１】
本実施例によれば、本発明の実施例１と同様の効果に加えて、半導体装置の大容量化が実現できる。
【実施例３】
【００３２】
図７は、本発明の第３の実施形態である実施例３に係る半導体装置の平面図を示したものである。【００３３】
本実施例においては、無機層１１７−下段樹脂層１０３−上段樹脂層１０５が積層される領域２０２が、無機層１１７−中段樹脂層１０４−上段樹脂層１０５が積層される領域２０４と分離されている。図７のＡ−Ａ'の模式断面は、図３と同様である。図７のＣ−Ｃ’の模式断面は、図８に示す通り、半導体チップ中心側にて下段樹脂層１０３が分離されている。分離された領域２０４が特徴的なパターンになるため、実装工程の画像認識がより向上し、生産性をさらに向上できる。また、図９に示すように、領域２０２を十字形としても同様の効果が得られる。【００３４】
本実施例によれば、本発明の実施例１と同様の効果に加えて、生産性のさらなる向上を実現できる。
【実施例４】
【００３５】
図１０は、本発明の第４の実施形態である実施例４に係る電力変換装置の等価回路を示す図である。【００３６】
本実施例は、３相インバータ装置であり、一対の直流端子４０４、４０５と交流の相数と同数すなわち３個の交流端子４０６、４０７、４０８を備えている。各直流端子と各交流端子との間には、それぞれ１個のスイッチング素子（例えば、シリコンのＩＧＢＴ）４０３が接続され、３相インバータ装置全体としては６個のスイッチング素子を備えている。また、各スイッチング素子にはフリーホイールダイオード４０２（例えば、ＳｉＣのＳＢＤ）が逆並列に接続される。なお、スイッチング素子４０３およびフリーホイールダイオード４０２の個数は、交流の相数や電力変換装置の電力容量、およびスイッチング素子４０３単体の阻止耐圧や電流容量に応じた複数個数に適宜設定される。【００３７】
各スイッチング素子４０３および各フリーホイールダイオード４０２の動作により、直流電源４０１から直流端子４０４、４０５に受電する直流電力が交流電力に変換され、交流電力が交流端子４０６、４０７、４０８から出力される。各交流出力端子は誘導機や同期機などのモータ４０９と接続され、各交流端子から出力される交流電力によってモータ４０９が回転駆動される。【００３８】
本実施例によれば、各スイッチング素子４０３または各フリーホイールダイオード４０２、またはその両方として、上述した実施形態１〜３および変形例の半導体装置を適用することにより、阻止耐圧が安定化できるため、インバータ装置の信頼性が向上する。【００３９】
本実施例はインバータ装置であるが、コンバータやチョッパ等の他の電力変換装置についても、本発明による半導体装置を適用でき、同様の効果が得られる。
【実施例５】
【００４０】
図１１は、本発明の第５の実施形態である実施例５に係る半導体装置を搭載したパワー半導体モジュール５００の模式断面を示したものである。【００４１】
本実施例においては、スイッチング素子５０２としてＭＯＳＦＥＴを用いており、フリーホイールダイオードは、スイッチング素子５０２に内蔵されたボディダイオードを用いている。【００４２】
図１２は、スイッチング素子５０２の平面図を示したものである。スイッチング素子５０２は、ゲートパッド６０１を有している。図１２のＡ−Ａ'およびＢ−Ｂ’の模式断面は、それぞれ図３、４と同様である。スイッチング素子５０２としてＭＯＳＦＥＴを用いているため、低損失化が実現できる。【００４３】
本実施例によれば、本発明の実施例１と同様の効果に加えて、低損失化を実現できる。
【実施例６】
【００４４】
図１３は、本発明の第６の実施形態である実施例６に係る電力変換装置の等価回路を示す図である。【００４５】
本実施例は、本発明の実施例４と比較して、各スイッチング素子７０３にＭＯＳＦＥＴを、各フリーホイールダイオード７０２に、各スイッチング素子７０３のボディダイオードを用いている点が異なるが、それ以外の点は実施例４と共通である。【００４６】
各スイッチング素子７０３にＭＯＳＦＥＴを用いているため、その低損失性により、電力変換器の効率を向上できる。【００４７】
本実施例によれば、本発明の実施例４と同様の効果に加えて、電力変換装置の高効率化を実現できる。【００４８】
なお、本発明の技術的範囲は上記の各実施例に限定されるものではなく、本発明の技術的思想の範囲内で、種々の変形例が可能であることはいうまでもない。例えば、上述した実施例において各半導体層の導電型を反対にしても良い。また、半導体装置を構成する半導体材料は、上述した実施例におけるＳｉＣに限らず、ＧａＮ（窒化ガリウム）などの他のワイドギャップ半導体やシリコンでも良い。
【符号の説明】
【００４９】
１００、５００…パワー半導体モジュール、
１０１…フリーホイールダイオード、
１０２、５０２…スイッチング素子、
１０３…下段樹脂層、
１０４…中段樹脂層、
１０５…上段樹脂層、
１０６…ボンディングワイヤ、
１０７、１０８…接合層、
１０９…セラミックス回路基板、
１１０、１１１…配線パターン、
１１２…セラミックス絶縁板、
１１３…金属パターン、
１１４…アノード電極、
１１５…補助電極、
１１６…カソード電極、
１１７…無機層、
１１８、１１９…外部出力端子、
１２０…モジュールケース、
１２１…放熱ベース、
２０１…無機層−下段樹脂層−中段樹脂層−上段樹脂層が積層される領域、
２０２、２０３…無機層−下段樹脂層−上段樹脂層が積層される領域、
２０４…無機層−中段樹脂層−上段樹脂層が積層される領域、
２０５…アノード電極−上段樹脂層が積層される領域、
２０６…ワイヤボンディング領域、
３０１…ｎ領域、
３０２、３０３…ｎ+領域、
３０４…半導体層、
３０５、３０６、３０７、３０８…電界緩和領域、
４０１…直流電源、
４０２…フリーホイールダイオード、
４０３…スイッチング素子、
４０４、４０５…直流端子、
４０６、４０７、４０８…交流端子、
４０９…モータ、６０１…ゲートパッド
【図１】
2016103335.tif 000003
【図２】
2016103335.tif 000004
【図３】
2016103335.tif 000005
【図４】
2016103335.tif 000006
【図５】
2016103335.tif 000007
【図６】
2016103335.tif 000008
【図７】
2016103335.tif 000009
【図８】
2016103335.tif 000010
【図９】
2016103335.tif 000011
【図１０】
2016103335.tif 000012
【図１１】
2016103335.tif 000013
【図１２】
2016103335.tif 000014
【図１３】
2016103335.tif 000015
【国際調査報告】
2016103335.tif 000016
2016103335.tif 000017
2016103335.tif 000018
2016103335.tif 000019