(57)【要約】  セット端子及びリセット端子の両方を有するフリップフロップを用いることなく、初期値を変更可能なレジスタ回路を提供する。レジスタ回路は、クロック信号の入力に応じて、第１の信号を第１の値から第２の値に変化させる第１のフリップフロップと、前記第１の信号が前記第１の値の場合に、初期値配線から供給される出力信号の初期値を第２の信号として出力し、前記第１の信号が前記第２の値の場合に、入力信号の書き込みを指示するライト信号に応じて前記入力信号を前記第２の信号として出力する出力制御回路と、前記クロック信号に基づいて前記第２の信号をラッチして出力する第２のフリップフロップと、前記第１の信号が前記第１の値の場合に、前記初期値を前記出力信号として出力し、前記第１の信号が前記第２の値の場合に、前記第２のフリップフロップから供給される前記第２の信号を前記出力信号として出力するセレクタと、を備える。
2016129149.tif 000002
【特許請求の範囲】
【請求項１】
入力信号が入力され、出力信号を出力するレジスタ回路であって、  前記出力信号の初期値を供給するための初期値配線と、  前記入力信号が入力される入力端子と、  前記入力信号の書き込みを指示するライト信号が入力されるライト信号端子と、  クロック信号が入力されるクロック信号端子と、  前記クロック信号の入力に応じて、第１の信号を第１の値から第２の値に変化させる第１のフリップフロップと、  前記第１の信号が前記第１の値の場合に、前記初期値を第２の信号として出力し、前記第１の信号が前記第２の値の場合に、前記ライト信号に応じて前記入力信号を前記第２の信号として出力する出力制御回路と、  前記クロック信号に基づいて前記第２の信号をラッチして出力する第２のフリップフロップと、  前記第１の信号が前記第１の値の場合に、前記初期値配線から供給される前記初期値を前記出力信号として出力し、前記第１の信号が前記第２の値の場合に、前記第２のフリップフロップから供給される前記第２の信号を前記出力信号として出力するセレクタと、  を備えるレジスタ回路。
【請求項２】
請求項１に記載のレジスタ回路であって、  前記クロック信号に基づいて、前記第１の信号に応じた第３の信号をラッチし、第４の信号の値を変化させる第３のフリップフロップをさらに備え、  前記セレクタは、前記第４の信号の値の前記変化に応じて、前記出力信号を、前記初期値配線から供給される前記初期値から、前記第２のフリップフロップから供給される前記第２の信号に切り替える、  レジスタ回路。
【請求項３】
請求項１または２に記載のレジスタ回路であって、  電源電圧が供給される電源端子と、接地される接地端子とをさらに備え、  前記初期値配線が、前記電源端子または前記接地端子に接続された、  レジスタ回路。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、レジスタ回路に関する。
【背景技術】
【０００２】  入力信号を記憶するレジスタ回路は、様々な電子機器において用いられている。例えば、ＭＩＰＩ（Mobile Industry Processor Interface）等のデータ転送インタフェースにおいて、転送データを保持するためにレジスタ回路が用いられる（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表２０１３−５２００８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】  レジスタ回路の初期値は、レジスタ回路が用いられる電子機器の仕様に応じて決定される。従って、例えば、１ビットのレジスタ回路の初期値は、０である場合もあるし、１である場合もある。このように、初期値を０または１に設定することが可能なレジスタ回路は、例えば、セット端子及びリセット端子を有するフリップフロップを用いて構成することができる。しかしながら、レジスタ回路を設計する際のスタンダードセルライブラリには、セット端子及びリセット端子の両方を有するフリップフロップが用意されていない場合もある。【０００５】  本発明はこのような事情に鑑みてなされたものであり、セット端子及びリセット端子の両方を有するフリップフロップを用いることなく、初期値を変更可能なレジスタ回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】  本発明の一側面に係るレジスタ回路は、入力信号が入力され、出力信号を出力するレジスタ回路であって、前記出力信号の初期値を供給するための初期値配線と、前記入力信号が入力される入力端子と、前記入力信号の書き込みを指示するライト信号が入力されるライト信号端子と、クロック信号が入力されるクロック信号端子と、前記クロック信号の入力に応じて、第１の信号を第１の値から第２の値に変化させる第１のフリップフロップと、前記第１の信号が前記第１の値の場合に、前記初期値を第２の信号として出力し、前記第１の信号が前記第２の値の場合に、前記ライト信号に応じて前記入力信号を前記第２の信号として出力する出力制御回路と、前記クロック信号に基づいて前記第２の信号をラッチして出力する第２のフリップフロップと、前記第１の信号が前記第１の値の場合に、前記初期値配線から供給される前記初期値を前記出力信号として出力し、前記第１の信号が前記第２の値の場合に、前記第２のフリップフロップから供給される前記第２の信号を前記出力信号として出力するセレクタと、を備える。
【発明の効果】
【０００７】  本発明によれば、セット端子及びリセット端子の両方を有するフリップフロップを用いることなく、初期値を変更可能なレジスタ回路を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の一実施形態であるレジスタ回路１００Ａの構成を示す図である。
【図２】レジスタ回路１００Ａの動作の一例を示すタイミングチャートである。
【図３】本発明の他の実施形態であるレジスタ回路１００Ｂの構成を示す図である。
【図４】レジスタ回路１００Ｂの動作の一例を示すタイミングチャートである。
【図５】本発明の他の実施形態であるレジスタ回路１００Ｃの構成を示す図である。
【図６】レジスタ回路１００Ｃの動作の一例を示すタイミングチャートである。
【図７】本発明の他の実施形態であるレジスタ回路１００Ｄの構成を示す図である。
【図８】レジスタ回路１００Ｄの動作の一例を示すタイミングチャートである。
【発明を実施するための形態】
【０００９】  以下、図面を参照して本発明の一実施形態について説明する。図１は、本発明の一実施形態であるレジスタ回路１００Ａの構成を示す図である。レジスタ回路１００Ａは、１ビットのデータ（０または１）を記憶する回路である。複数のレジスタ回路１００Ａを用いて、複数ビットのレジスタ回路を構成することも可能である。レジスタ回路１００Ａは、例えば、ＭＩＰＩ等のデータ転送インタフェースにおいて、転送データを保持するために用いることができる。なお、レジスタ回路１００Ａの用途はこれに限られない。
【００１０】  図１に示すように、レジスタ回路１００Ａは、端子ＶＣＣ，ＣＬＫ，ＲＥＳ，ＷＲ，ＩＮ，ＧＮＤ，ＯＵＴを備える。また、レジスタ回路１００Ａは、初期値配線１１０、Ｄフリップフロップ（以下、単に「フリップフロップ」という。）１２０，１３０、セレクタ１４０、及び出力制御回路１５０を備える。
【００１１】  端子ＶＣＣ（電源端子）には、レジスタ回路１００Ａを駆動するための電源電圧が供給される。端子ＣＬＫには、レジスタ回路１００Ａの動作に用いられるクロック信号が入力される。端子ＲＥＳには、フリップフロップ１２０，１３０をリセットするためのリセット信号が入力される。端子ＷＲには、レジスタ回路１００Ａへのデータの書き込みを指示するライト信号が入力される。端子ＩＮには、レジスタ回路１００Ａに書き込むための入力信号（０または１）が入力される。端子ＧＮＤ（接地端子）には、接地電位が供給される。端子ＯＵＴからは、レジスタ回路１００Ａに記憶されている値を有する出力信号が出力される。なお、図１では、端子と各要素との接続関係が簡略的に示されている。例えば、端子ＶＣＣは、電源電圧を供給するために各要素と接続されるが、図１においては省略されている。また、例えば、端子ＧＮＤは、接地電位を供給するために各要素と接続されるが、図１においては省略されている。
【００１２】  初期値配線１１０には、レジスタ回路１００Ａの初期値ＩＮＩＴが供給される。レジスタ回路１００Ａでは、初期値配線１１０は、端子ＶＣＣに接続されている。即ち、レジスタ回路１００Ａでは、初期値ＩＮＩＴが１に設定されている。
【００１３】  フリップフロップ１２０（第１のフリップフロップ）は、データ入力端子Ｄ、クロック端子Ｃ、データ出力端子Ｑ、反転データ出力端子／Ｑ、及びリセット端子Ｒを備える。フリップフロップ１２０では、リセット信号が１（ハイレベル）となることにより、データ出力端子Ｑの出力が０、反転データ出力端子／Ｑの出力が１にリセットされる。また、フリップフロップ１２０では、データ入力端子Ｄに電源電圧（値１）が入力され、クロック端子Ｃにクロック信号が反転入力される。従って、クロック信号の立ち下がりのタイミングで、値１がラッチされ、データ出力端子Ｑの出力が１に変化し、反転データ出力端子／Ｑの出力（第１の信号）が０に変化する。
【００１４】  フリップフロップ１３０（第２のフリップフロップ）は、データ入力端子Ｄ、クロック端子Ｃ、データ出力端子Ｑ、データ反転出力端子／Ｑ、及びリセット端子Ｒを備える。フリップフロップ１３０では、リセット信号が１（ハイレベル）となることにより、データ出力端子Ｑの出力が０、反転データ出力端子／Ｑの出力が１にリセットされる。また、フリップフロップ１３０では、データ入力端子Ｄに、出力制御回路１５０から出力される信号Ｆ（第２の信号）が入力され、クロック端子Ｃにクロック信号が反転入力される。従って、クロック信号の立ち下がりのタイミングで、信号Ｆの値がラッチされ、データ出力端子Ｑの出力が信号Ｆの値に変化する。
【００１５】  セレクタ１４０は、選択信号ＳＥＬに基づいて、初期値ＩＮＩＴまたはフリップフロップ１３０のデータ出力端子Ｑの出力を、出力信号として出力する。レジスタ回路１００Ａでは、フリップフロップ１２０のデータ出力端子Ｑの出力が、選択信号ＳＥＬとしてセレクタ１４０に入力されている。そして、セレクタ１４０は、フリップフロップ１２０のデータ出力端子Ｑの出力が０（リセットされた値）の場合は、初期値ＩＮＩＴを出力信号として出力し、フリップフロップ１２０のデータ出力端子Ｑの出力が１の場合は、フリップフロップ１３０のデータ出力端子Ｑの出力を出力信号として出力する。即ち、セレクタ１４０は、フリップフロップ１２０の反転データ出力端子／Ｑの出力（第１の信号）の変化の前は、初期値ＩＮＩＴを出力信号として出力し、フリップフロップ１２０の反転データ出力端子／Ｑの出力（第１の信号）の変化の後は、フリップフロップ１３０のデータ出力端子Ｑの出力を出力信号として出力する。
【００１６】  出力制御回路１５０は、初期値ＩＮＩＴまたは端子ＩＮからの入力信号を信号Ｆ（第２の信号）として出力する論理回路である。具体的には、出力制御回路１５０は、フリップフロップ１２０の反転データ出力端子／Ｑの出力（第１の信号）の変化の前は、初期値ＩＮＩＴを信号Ｆ（第２の信号）として出力し、フリップフロップ１２０の反転データ出力端子／Ｑの出力（第１の信号）の変化の後は、ライト信号に応じて、入力信号を信号Ｆ（第２の信号）として出力する。
【００１７】  図１に示すように、出力制御回路１５０は、例えば、ＡＮＤ回路１５１〜１５３、ＮＡＮＤ回路１５４、ＯＲ回路１５５、及びＮＯＲ回路１５６，１５７を用いて構成することができる。
【００１８】  ＡＮＤ回路１５１には、フリップフロップ１２０のデータ出力端子Ｑの出力（信号Ａ）と、ライト信号とが入力されている。従って、ＡＮＤ回路１５１は、信号Ａ及びライト信号の論理積を示す信号Ｃを出力する。
【００１９】  ＡＮＤ回路１５２には、初期値ＩＮＩＴと、フリップフロップ１２０の反転データ出力／Ｑの出力（信号Ｂ）とが入力されている。従って、ＡＮＤ回路１５２は、初期値ＩＮＩＴ及び信号Ｂの論理積を示す信号を出力する。
【００２０】  ＡＮＤ回路１５３には、ＡＮＤ回路１５１からの信号Ｃと、端子ＩＮからの入力信号とが入力されている。従って、ＡＮＤ回路１５３は、信号Ｃ及び入力信号の論理積を示す信号を出力する。
【００２１】  ＮＯＲ回路１５６には、ＡＮＤ回路１５１からの信号Ｃと、フリップフロップ１２０の反転データ出力／Ｑの出力（信号Ｂ）とが入力されている。従って、ＮＯＲ回路１５６は、信号Ｃ及び信号Ｂの否定論理和を示す信号を出力する。
【００２２】  ＯＲ回路１５５には、フリップフロップ１３０のデータ出力端子Ｑの出力（信号Ｑ）と、ＮＯＲ回路１５６の出力とが反転入力されている。従って、ＯＲ回路１５５は、信号Ｑの反転信号と、ＮＯＲ回路１５６の出力の反転信号との論理和を示す信号を出力する。
【００２３】  ＮＯＲ回路１５７には、ＡＮＤ回路１５２，１５３の出力が入力されている。従って、ＮＯＲ回路１５７は、ＡＮＤ回路１５２，１５３の出力の否定論理和を示す信号Ｄを出力する。
【００２４】  ＮＡＮＤ回路１５４には、ＯＲ回路１５５の出力と、ＮＯＲ回路１５７の出力とが入力されている。従って、ＮＡＮＤ回路１５４は、ＯＲ回路１５５の出力と、ＮＯＲ回路１５７（信号Ｄ）の出力との否定論理積を示す信号Ｆを出力する。
【００２５】  なお、図１に示す出力制御回路１５０の論理回路の構成は一例であり、同様の論理を実現する任意の構成を採用することができる。
【００２６】  図２は、レジスタ回路１００Ａの動作の一例を示すタイミングチャートである。なお、図２に示すタイミングチャートでは、端子ＩＮからの入力信号は０（固定値）となっている。
【００２７】  レジスタ回路１００Ａの動作が開始すると、初期値配線１１０に供給される初期値ＩＮＩＴは、電源電圧に応じた値１になる。また、フリップフロップ１２０では、リセット信号により、データ出力端子Ｑの出力（信号Ａ）が０となり、反転データ出力端子／Ｑの出力（信号Ｂ）が１となっている。従って、セレクタ１４０は、初期値配線１１０の初期値ＩＮＩＴ（１）を端子ＯＵＴから出力する。
【００２８】  このとき、フリップフロップ１３０のデータ出力端子Ｑの出力（信号Ｑ）は、リセット信号により０となっている。また、出力制御回路１５０の出力（信号Ｆ）は、初期値ＩＮＩＴに応じた値１となっている。
【００２９】  その後、クロック信号が入力されると、１つ目の立ち下がり（時刻Ｔ１）で、フリップフロップ１２０は、電源電圧に応じた値１をラッチする。これにより、フリップフロップ１２０では、データ出力端子Ｑの出力（信号Ａ）が１に変化し、反転データ出力端子／Ｑの出力（信号Ｂ）が０に変化する。
【００３０】  また、フリップフロップ１３０は、信号Ｆの値１をラッチする。これにより、フリップフロップ１３０のデータ出力端子Ｑの出力（信号Ｑ）は、初期値配線１１０から読み込まれた初期値ＩＮＩＴ（１）となる。そして、信号Ａが１であるため、セレクタ１４０は、信号Ｑ（１）を端子ＯＵＴから出力する。
【００３１】  時刻Ｔ１において、ライト信号は０であるため、ＡＮＤ回路１５１の出力（信号Ｃ）は０のままである。また、信号Ｂが０に変化したことにより、ＮＯＲ回路１５７の出力（信号Ｄ）は１に変化し、ＮＯＲ回路１５６の出力（信号Ｅ）は１に変化する。そして、信号Ｑ及び信号Ｅが１であるため、信号Ｆは１（初期値ＩＮＩＴの値１）となる。その後、ライト信号が入力されるまでは、この状態が継続される。
【００３２】  時刻Ｔ２に、端子ＷＲからのライト信号が１になると、ＡＮＤ回路１５１の出力（信号Ｃ）が１に変化する。これにより、ＮＯＲ回路１５６の出力（信号Ｅ）が０に変化し、ＮＡＮＤ回路１５４の出力（信号Ｆ）が０（端子ＩＮからの入力信号の値０）に変化する。その後のクロック信号の立ち下がり（時刻Ｔ３）で、フリップフロップ１３０は、信号Ｆの値０（端子ＩＮからの入力信号の値０）をラッチする。これにより、フリップフロップ１３０のデータ出力端子Ｑの出力（信号Ｑ）は、端子ＩＮからの入力信号の値０となる。そして、セレクタ１４０は、信号Ｑ（０）を端子ＯＵＴから出力する。
【００３３】  以後同様に、ライト信号に応じて、入力信号の値（０または１）がフリップフロップ１３０にラッチされ、端子ＯＵＴから出力される。
【００３４】  以上のように、レジスタ回路１００Ａでは、初期値配線１１０に供給される値１を初期値とすることができる。従って、レジスタ回路１００Ａによれば、セット端子及びリセット端子の両方を有するフリップフロップを用いることなく、初期値配線１１０に供給される値を初期値とするレジスタ回路を構成することができる。
【００３５】  図３は、本発明の他の実施形態であるレジスタ回路１００Ｂの構成を示す図である。なお、図１に示したレジスタ回路１００Ａと同一の要素には同一の符号を付して説明を省略する。レジスタ回路１００Ｂは、初期値配線１１０が端子ＧＮＤに接続されている点を除き、レジスタ回路１００Ａと同一である。
【００３６】  図４は、レジスタ回路１００Ｂの動作の一例を示すタイミングチャートである。なお、図４に示すタイミングチャートでは、端子ＩＮからの入力信号は１（固定値）となっている。以下、レジスタ回路１００Ａと同様の動作については適宜省略しつつ、レジスタ回路１００Ｂの動作を説明する。
【００３７】  レジスタ回路１００Ｂでは、初期値配線１１０が端子ＧＮＤに接続されているため、初期値配線１１０に供給される初期値ＩＮＩＴは、接地電位に応じた値０（固定値）である。従って、セレクタ１４０は、初期値配線１１０の初期値ＩＮＩＴ（０）を端子ＯＵＴから出力する。このとき、出力制御回路１５０の出力（信号Ｆ）は、初期値ＩＮＩＴに応じた値０となっている。
【００３８】  その後、クロック信号が入力されると、１つ目の立ち下がり（時刻Ｔ１）で、フリップフロップ１２０は、電源電圧に応じた値１をラッチする。これにより、フリップフロップ１２０では、データ出力端子Ｑの出力（信号Ａ）が１に変化し、反転データ出力端子／Ｑの出力（信号Ｂ）が０に変化する。
【００３９】  また、フリップフロップ１３０は、信号Ｆの値０をラッチする。これにより、フリップフロップ１３０のデータ出力端子Ｑの出力（信号Ｑ）は、初期値配線１１０から読み込まれた初期値ＩＮＩＴ（０）となる。そして、信号Ａが１となったことにより、セレクタ１４０は、信号Ｑ（０）を端子ＯＵＴから出力する。
【００４０】  時刻Ｔ２に、端子ＷＲからのライト信号が１になると、ＮＡＮＤ回路１５４の出力（信号Ｆ）が１（端子ＩＮからの入力信号の値１）に変化する。その後のクロック信号の立ち下がり（時刻Ｔ３）で、フリップフロップ１３０は、信号Ｆの値１（端子ＩＮからの入力信号の値１）をラッチする。これにより、フリップフロップ１３０のデータ出力端子Ｑの出力（信号Ｑ）は、端子ＩＮからの入力信号の値１となる。そして、セレクタ１４０は、信号Ｑ（１）を端子ＯＵＴから出力する。
【００４１】  以後同様に、ライト信号に応じて、入力信号の値（０または１）がフリップフロップ１３０にラッチされ、端子ＯＵＴから出力される。
【００４２】  以上のように、レジスタ回路１００Ｂによれば、セット端子及びリセット端子の両方を有するフリップフロップを用いることなく、初期値配線１１０に設定された値０を初期値とするレジスタ回路を構成することができる。
【００４３】  図１〜図４に示したように、初期値配線１１０に設定される初期値ＩＮＩＴを変更することにより、セット端子及びリセット端子の両方を有するフリップフロップを用いることなく、初期値を変更可能なレジスタ回路を提供することができる。
【００４４】  図５は、本発明の他の実施形態であるレジスタ回路１００Ｃの構成を示す図である。なお、図１に示したレジスタ回路１００Ａと同一の要素には同一の符号を付して説明を省略する。レジスタ回路１００Ｃは、レジスタ回路１００Ａの構成に加えて、フリップフロップ５００を備える。
【００４５】  フリップフロップ５００（第３のフリップフロップ）は、データ入力端子Ｄ、クロック端子Ｃ、データ出力端子Ｑ、データ反転出力端子／Ｑ、及びリセット端子Ｒを備える。フリップフロップ５００では、リセット信号が１（ハイレベル）となることにより、データ出力端子Ｑの出力が０、反転データ出力端子／Ｑの出力が１にリセットされる。また、フリップフロップ５００では、データ入力端子Ｄに、フリップフロップ１２０のデータ出力端子Ｑの出力（信号Ａ）が入力され、クロック端子Ｃにクロック信号が反転入力される。従って、クロック信号の立ち下がりのタイミングで、信号Ａ（第３の信号）の値がラッチされ、データ出力端子Ｑの出力（第４の信号）が信号Ａの値に変化する。そして、フリップフロップ５００のデータ出力端子Ｑの出力が、選択信号ＳＥＬとして、セレクタ１４０に供給される。
【００４６】  図６は、レジスタ回路１００Ｃの動作の一例を示すタイミングチャートである。なお、図６に示すタイミングチャートでは、端子ＩＮからの入力信号は０（固定値）となっている。以下、レジスタ回路１００Ａと同様の動作については適宜省略しつつ、レジスタ回路１００Ｃの動作を説明する。
【００４７】  レジスタ回路１００Ｃの動作が開始され、クロック信号が入力されると、１つ目の立ち下がり（時刻Ｔ１−１）で、フリップフロップ１２０は、電源電圧に応じた値１をラッチする。これにより、フリップフロップ１２０では、データ出力端子Ｑの出力（信号Ａ）が１に変化し、反転データ出力端子／Ｑの出力（信号Ｂ）が０に変化する。
【００４８】  また、フリップフロップ１３０は、信号Ｆの値１をラッチする。これにより、フリップフロップ１３０のデータ出力端子Ｑの出力（信号Ｑ）は、初期値配線１１０から読み込まれた初期値ＩＮＩＴ（１）となる。このとき、フリップフロップ５００のデータ出力端子Ｑの出力（信号ＳＥＬ）は、リセットされた初期値０である。従って、セレクタ１４０は、初期値配線１１０の初期値ＩＮＩＴ（１）を端子ＯＵＴから出力する。
【００４９】  続いて、クロック信号の次の立ち下がり（時刻Ｔ１−２）で、フリップフロップ５００は、データ出力端子Ｑの出力（信号Ａ）の値１をラッチする。これにより、フリップフロップ５００のデータ出力端子Ｑの出力（信号ＳＥＬ）は１に変化する。従って、セレクタ１４０は、フリップフロップ１３０のデータ出力端子Ｑの出力（信号Ｑ）の値１（初期値配線１１０から読み込まれた値１）を端子ＯＵＴから出力する。
【００５０】  以後は、レジスタ回路１００Ａと同様の動作であるため説明を省略する。
【００５１】  以上のように、レジスタ回路１００Ｃによれば、セット端子及びリセット端子の両方を有するフリップフロップを用いることなく、初期値配線１１０に設定された値１を初期値とするレジスタ回路を構成することができる。また、レジスタ回路１００Ｃでは、フリップフロップ５００が設けられていることにより、フリップフロップ１３０のラッチのタイミング（Ｔ１−１）と、セレクタ１４０の切り替えのタイミング（Ｔ１−２）とをずらすことができる。これにより、セレクタ１４０の切り替え時のノイズを抑制することが可能となる。
【００５２】  なお、レジスタ回路１００Ｂと同様に、レジスタ回路１００Ｃの初期値配線１１０を端子ＧＮＤに接続することにより、初期値配線１１０に設定された値０を初期値とするレジスタ回路を構成することが可能である。
【００５３】  図７は、本発明の他の実施形態であるレジスタ回路１００Ｄの構成を示す図である。なお、図１に示したレジスタ回路１００Ａと同一の要素には同一の符号を付して説明を省略する。レジスタ回路１００Ｄは、フリップフロップ１２０，１３０のクロック端子Ｃにクロック信号が反転されずに入力される点を除き、レジスタ回路１００Ａと同一である。
【００５４】  図８は、レジスタ回路１００Ｄの動作の一例を示すタイミングチャートである。なお、図８に示すタイミングチャートでは、端子ＩＮからの入力信号は１（固定値）となっている。以下、レジスタ回路１００Ａと同様の動作については適宜省略しつつ、レジスタ回路１００Ｄの動作を説明する。
【００５５】  レジスタ回路１００Ｄの動作が開始され、クロック信号が入力されると、１つ目の立ち上がり（時刻Ｔ１）で、フリップフロップ１２０は、電源電圧に応じた値１をラッチする。これにより、フリップフロップ１２０では、データ出力端子Ｑの出力（信号Ａ）が１に変化し、反転データ出力端子／Ｑの出力（信号Ｂ）が０に変化する。
【００５６】  また、フリップフロップ１３０は、信号Ｆの値１をラッチする。これにより、フリップフロップ１３０のデータ出力端子Ｑの出力（信号Ｑ）は、初期値配線１１０から読み込まれた初期値ＩＮＩＴ（１）となる。そして、信号Ａが１であるため、セレクタ１４０は、信号Ｑ（１）を端子ＯＵＴから出力する。
【００５７】  時刻Ｔ２に、端子ＷＲからのライト信号が１になると、ＮＡＮＤ回路１５４の出力（信号Ｆ）が０（端子ＩＮからの入力信号の値０）に変化する。その後のクロック信号の立ち上がり（時刻Ｔ３）で、フリップフロップ１３０は、信号Ｆの値０（端子ＩＮからの入力信号の値０）をラッチする。これにより、フリップフロップ１３０のデータ出力端子Ｑの出力（信号Ｑ）は、端子ＩＮからの入力信号の値０となる。そして、セレクタ１４０は、信号Ｑ（０）を端子ＯＵＴから出力する。
【００５８】  以後同様に、ライト信号に応じて、入力信号の値（０または１）がフリップフロップ１３０にラッチされ、端子ＯＵＴから出力される。
【００５９】  以上のように、レジスタ回路１００Ｄによれば、セット端子及びリセット端子の両方を有するフリップフロップを用いることなく、初期値配線１１０に設定された値１を初期値とするレジスタ回路を構成することができる。
【００６０】  なお、レジスタ回路１００Ｂと同様に、レジスタ回路１００Ｄの初期値配線１１０を端子ＧＮＤに接続することにより、初期値配線１１０に設定された値０を初期値とするレジスタ回路を構成することが可能である。また、レジスタ回路１００Ｃについても、レジスタ回路１００Ｄと同様に、クロックの立ち上がりでラッチが行われる構成とすることができる。
【００６１】  以上、本発明のいくつかの実施形態について説明した。レジスタ回路１００Ａ〜１００Ｄによれば、初期値配線１１０に設定される値を変更することにより、セット端子及びリセット端子の両方を有するフリップフロップを用いることなく、初期値を変更可能なレジスタ回路を提供することができる。
【００６２】  なお、レジスタ回路１００Ａ〜１００Ｄでは、リセット端子を有するフリップフロップが用いられているが、セット端子を有するフリップフロップを用いることも可能である。
【００６３】  また、レジスタ回路１００Ｃでは、フリップフロップ５００（第３のフリップフロップ）を備えることにより、フリップフロップ１３０のラッチのタイミングと、セレクタ１４０の切り替えのタイミングとをずらすことができる。これにより、セレクタ１４０の切り替え時のノイズを抑制することが可能となる。
【００６４】  また、レジスタ回路１００Ａ〜１００Ｄでは、初期値配線１１０の接続先を端子ＶＣＣまたは端子ＧＮＤにすることにより、初期値配線１１０に設定される値を変更することができる。これにより、初期値配線１１０の接続変更によって、レジスタ回路の初期値を変更することができる。なお、初期値配線１１０に設定される値が入力される端子が別途設けられてもよい。
【００６５】  以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
【符号の説明】
【００６６】  １００Ａ，１００Ｂ，１００Ｃ，１００Ｄ  レジスタ回路  １１０  初期値配線  １２０，１３０，５００  フリップフロップ  １４０  セレクタ  １５０  出力制御回路  １５１〜１５３  ＡＮＤ回路  １５４  ＮＡＮＤ回路  １５５  ＯＲ回路  １５６，１５７  ＮＯＲ回路
【図１】
2016129149.tif 000003
【図２】
2016129149.tif 000004
【図３】
2016129149.tif 000005
【図４】
2016129149.tif 000006
【図５】
2016129149.tif 000007
【図６】
2016129149.tif 000008
【図７】
2016129149.tif 000009
【図８】
2016129149.tif 000010
【国際調査報告】
2016129149.tif 000011
2016129149.tif 000012
2016129149.tif 000013