(57)【要約】  本発明は，２次元アレイ上に配列された複数のセルを有する半導体装置に適用される。本発明において，各セル（１０）は，１つ以上のトランジスタ（１０１，１１１），１つ以上の抵抗変化素子（１００），および１つの加熱装置（２５０）を備え，抵抗変化素子は，その抵抗値が電圧印加または電流印加により電気的に設定可能であり，各セル内で加熱装置がトランジスタの１つ（１１１）に接続され，各セル内で加熱装置と抵抗変化素子とは電気的に接続されていない。
2014181492.tif 000002
【特許請求の範囲】
【請求項１】
２次元アレイ上に配列された複数のセルを有する半導体装置であって、
各セルは、１つ以上のトランジスタ、１つ以上の抵抗変化素子、および１つの加熱装置を備え、
前記抵抗変化素子は、その抵抗値が電圧印加または電流印加により電気的に設定可能であり、
各セル内で前記加熱装置が前記トランジスタの１つに接続され、
さらに、各セル内で前記加熱装置と前記抵抗変化素子とは電気的に接続されていないことを特徴とする半導体装置。
【請求項２】
各セルは、前記トランジスタを２つ備え、
各セル内で前記抵抗変化素子の一端および前記加熱装置の一端がそれぞれ異なる前記トランジスタに接続されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
各セルが備える２つの前記トランジスタを選択するためのデコーダーが共用されていることを特徴とする請求項２に記載の半導体装置。
【請求項４】
各セルは、前記トランジスタを１つ、前記抵抗変化素子を１つ備え、
同じ行にあるセルの前記抵抗変化素子の一方の電極同士が接続され、さらに、同じ列にあるセルの前記抵抗変化素子の他方の電極同士が接続されていることを特徴とする請求項１に記載の半導体装置。
【請求項５】
各セルは、前記トランジスタを２つ、前記抵抗変化素子を２つ備え、
各セル内で２つの前記抵抗変化素子の一方の電極同士が接続されるとともに、１つの前記トランジスタに接続され、
同じ行にあるセルの一方の前記抵抗変化素子の他方の電極同士が接続され、さらに、同じ列にあるセルの他方の前記抵抗変化素子の他方の電極同士が接続されていることを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記加熱装置は、２端子の電気抵抗体であり、電圧印加または電流印加により発熱することを特徴とする請求項１に記載の半導体装置。
【請求項７】
基体上の第１の配線と第２の配線の間に前記抵抗変化素子が形成され、
前記抵抗変化素子は、第１電極、抵抗変化体、および第２電極から構成され、
前記第１の配線が前記第１電極を兼ね、
前記加熱装置と前記第２電極が同一の金属材料で構成されていることを特徴とする請求項１，４または５に記載の半導体装置。
【請求項８】
前記第１電極が金属イオンの供給源となる材料を含み、
前記第２電極が前記第１電極よりもイオン化しにくい材料で構成され、
前記抵抗変化体は前記金属イオンが伝導可能なイオン伝導層であることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記加熱装置は、タンタル、窒化タンタル、チタン、窒化チタンおよびルテニウムのいずれかを含むことを特徴とする請求項７に記載の半導体装置。
【請求項１０】
請求項７に記載の半導体装置の製造方法であって、
前記加熱装置が前記第２電極と同じ製膜工程および同じエッチング工程で形成されることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に、多層配線層の内部に加熱装置を備えた抵抗変化型不揮発素子（以下、「抵抗変化素子」）から構成される半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
抵抗変化素子は、抵抗値が高いオフ状態と抵抗値が低いオンの状態との間を、電圧印加または電流印加により遷移する素子であり、半導体装置の中では不揮発性メモリまたは不揮発性スイッチとして用いられている。抵抗変化素子は、抵抗値が変化する抵抗変化体を２つの電極で挟んだ構造を備えている。抵抗変化素子には、電極および抵抗変化体の材料によってさまざまな抵抗変化機構が存在する。【０００３】
例えば、酸素欠損の有無により抵抗値が変化すると考えられている抵抗変化メモリ（ＲｅＲＡＭ：Resistance Random Access Memory）（特許文献１）、金属的な原子スケールの架橋の有無により抵抗値が変化する抵抗変化メモリ（ＣＢＲＡＭ：Conductive Bridge Random Access Memory）（特許文献２，３、非特許文献１，２）、カルコゲナイド材料の結晶相とアモルファス相の違いにより抵抗値が変化する相変化メモリ（ＰＲＡＭ：Phase change Random Access Memory）（特許文献４）等の抵抗変化素子が報告されている。【０００４】
ＲｅＲＡＭおよび原子スイッチは、印加電圧の極性によって低抵抗から高抵抗、あるいは、低抵抗から高抵抗へと変化する。ＰＲＡＭは、印加電圧の大きさ（または印加電流の大きさ）と印加電圧波形の違いによって低抵抗から高抵抗、あるいは、低抵抗から高抵抗へと変化する。ここで、高抵抗から低抵抗のオン状態へ遷移させる動作はセット動作、低抵抗から高抵抗のオフ状態へ遷移させる動作はリセット動作と呼ばれている。【０００５】
抵抗変化素子のセット動作およびリセット動作には、高い電圧や高い電流が必要であり、また、状態を遷移させるのに必要な電圧や電流は環境温度によって変化することが知られている。上述した特許文献２〜４に記載の関連技術は、抵抗変化素子を加熱するための加熱装置を備えている。【０００６】
特許文献２では、ＣＢＲＡＭが形成されたシリコンウエハまたはシリコンチップ全体を加熱することによりリセット時の電流を下げる方法について述べられている。【０００７】
特許文献３では、ＣＢＲＡＭの近傍に抵抗体を設けて、抵抗体に電流を流すことにより発生するジュール熱により抵抗変化素子を加熱する構成について述べられている。【０００８】
特許文献４では、ＰＲＡＭと直列に接続された抵抗体で発生するジュール熱によって抵抗を変化させる方法について述べられている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０１１−９１３２９号公報
【特許文献２】特開２００９−８８１４４号公報
【特許文献３】特開２００６−２２２４２０号公報
【特許文献４】特開２００７−１５７７７６号公報
【非特許文献】
【００１０】
【非特許文献１】ＩＥＥＥ  ＴＲＡＮＳＡＣＴＩＯＮＳ  ＯＮ  ＥＬＥＣＴＲＯＮ  ＤＥＶＩＣＥＳ，  ＶＯＬ．５９，  ＮＯ．９，  ＰＰ．２３５７―２３６２（２０１２）．
【非特許文献２】Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ  Ｃｏｎｆｅｒｅｎｃｅ  Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒｓ  （ＩＳＳＣＣ），２０１１  ＩＥＥＥ  Ｉｎｔｅｒｎａｔｉｏｎａｌ，Ｐａｇｅｓ：２２８−２２９．
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、特許文献２〜４に記載の関連技術には以下のような課題がある。【００１２】
特許文献２に記載の関連技術は、チップ内に加熱装置が内蔵されていないため、加熱装置を別途用意する必要があり、集積化には適さない。【００１３】
特許文献３では、素子の具体的な回路・集積化構造が提示されていない。【００１４】
特許文献４に記載の関連技術のように、抵抗変化素子と直列に抵抗体を接続した場合は、抵抗変化素子の抵抗値によって抵抗体にて発生するジュール熱が異なり、抵抗体の印加電圧を制御する必要が生じる。また、リセット動作時の抵抗値が高い場合には、所望のジュール熱を得るために抵抗体に印加する電圧が高くなる。【００１５】
そこで、本発明の目的は、加熱装置を備えた半導体装置において、上述した課題を解決し、集積化に適し、加熱装置の制御性を高めることができる技術を提供することにある。
【課題を解決するための手段】
【００１６】
本発明の半導体装置は、
２次元アレイ上に配列された複数のセルを有する半導体装置であって、
各セルは、１つ以上のトランジスタ、１つ以上の抵抗変化素子、および１つの加熱装置を備え、
前記抵抗変化素子は、その抵抗値が電圧印加または電流印加により電気的に設定可能であり、
各セル内で前記加熱装置が前記トランジスタの１つに接続され、
さらに、各セル内で前記加熱装置と前記抵抗変化素子とは電気的に接続されていないことを特徴とする。
【発明の効果】
【００１７】
本発明の半導体装置によれば、加熱装置を抵抗変化素子とは電気的に分離させるため、加熱装置にて発生するジュール熱が抵抗変化素子の抵抗値の影響を受けることがなくなり、加熱装置の制御性を高めることができる。【００１８】
また、各セルに加熱装置が備えられているため、集積化に適した構造となり、抵抗変化素子を多数集積化した半導体装置を提供することができる。【００１９】
また、加熱装置の印加電圧が高いために必要であった高耐圧トランジスタが不要となり、セルサイズを小さくすることができる。
【図面の簡単な説明】
【００２０】
【図１Ａ】本発明の実施例１に関わるユニットセルを示す図である。
【図１Ｂ】本発明の実施例１に関わる抵抗変化素子を示す図である。
【図２】本発明の実施例１に関わるセルアレイの一例を示す図である。
【図３】本発明の実施例１に関わるセルアレイの他の例を示す図である。
【図４Ａ】本発明の実施例１に関わるユニットセルの一部を示す上面模式図である。
【図４Ｂ】図４Ａの電子顕微鏡写真である。
【図４Ｃ】本発明の実施例１に関わるユニットセルを示す断面模式図である。
【図５】本発明の実施例１に関わるユニットセルの製造方法を示す工程断面図である。
【図６Ａ】本発明の実施例１に関わる加熱装置の一例を示す上面模式図である。
【図６Ｂ】本発明の実施例１に関わる加熱装置の他の例を示す上面模式図である。
【図６Ｃ】本発明の実施例１に関わる加熱装置のさらに他の例を示す上面模式図である。
【図７Ａ】本発明の実施例２に関わるユニットセルを示す図である。
【図７Ｂ】本発明の実施例２に関わるクロスバスイッチを示す図である。
【図８Ａ】本発明の実施例３に関わるユニットセルを示す図である。
【図８Ｂ】本発明の実施例３に関わるクロスバスイッチを示す図である。
【発明を実施するための形態】
【００２１】
（実施例１）
本発明の実施例１に係る半導体装置について図面を用いて説明する。
【００２２】
図１Ａは、本発明の実施例１に係る半導体装置のユニットセル１０を示している。
【００２３】
図１Ａのユニットセル１０は、２つのセルトランジスタ１０１，１１１、１つの抵抗変化素子１００、および１つの加熱装置２５０を備えている。抵抗変化素子１００は、その抵抗値が電圧印加または電流印加により電気的に設定可能である。ユニットセル１０において、抵抗変化素子１００の一端および加熱装置２５０の一端は、それぞれセルトランジスタ１０１および加熱装置用セルトランジスタ１１１に接続され、さらに、加熱装置２５０と抵抗変化素子１００は電気的に接続されていない。
【００２４】
図１Ｂは、抵抗変化素子１００を示している。ここでは、抵抗変化素子１００がＣＢＲＡＭである場合について述べるが、抵抗変化素子１００は、ＲｅＲＡＭまたはＰＲＡＭであってもよい。
【００２５】
抵抗変化素子１００は、抵抗変化体２４０を２つの電極（第１電極２１０および第２電極２６０）で挟んだ構造を備える。第１電極２１０は銅や銀、第２電極２６０はルテニウムや白金で構成され、抵抗変化体２４０は銅イオンや銀イオンが伝導可能なイオン伝導体で構成される。
【００２６】
第１電極２１０の電位が第２電極２６０よりも高い電位となるような電圧を両電極間に印加すると、抵抗変化素子１００が高抵抗状態（オフ状態）にある場合は低抵抗状態（オン状態）に遷移し、低抵抗状態にある場合はその状態が維持される。一方、第１電極２１０の電位が第２電極２６０よりも低い電位となるような電圧を両電極間に印加すると、抵抗変化素子１００が低抵抗状態にある場合は高抵抗状態に遷移し、高抵抗状態にある場合にはその状態が維持される。低抵抗状態への遷移がセット動作、高抵抗状態への遷移がリセット動作である。
【００２７】
抵抗変化素子１００が低抵抗状態あるいは高抵抗状態のどちらの状態であるかは、両電極間に印加した電圧と出力電流が比例関係であるか否かで判断できる。抵抗変化素子１００が低抵抗状態にある場合には、第１電極２１０の一部がイオン化して溶出した金属が抵抗変化体２４０に析出し、金属的な伝導が生じるため、電流−電圧特性が比例関係となる。一方、抵抗変化素子１００が高抵抗状態にある場合には、抵抗変化体２４０に析出した金属の一部が取り除かれるため、絶縁性の電気伝導を示すようになる。
【００２８】
抵抗変化素子１００のセット動作に必要な電圧（セット電圧）は、抵抗変化体２４０の厚み、金属イオンの拡散係数等に依存する。非特許文献１では、抵抗変化素子のセット電圧が２Ｖであることが述べられるとともに、抵抗変化素子を半導体装置のスイッチとして用いる場合にはオフ時の信頼性の観点から、これ以上下げられないことが述べられている。抵抗変化素子を半導体装置中でスイッチとして用いた場合、セット動作およびリセット動作によって設定した状態が動作中に変化すると誤動作となってしまう。すなわち、ロジック電圧（約１Ｖ）が印加された場合に、遷移が起こるまでの時間が半導体装置の製品寿命（例えば１０年）以上である必要がある。オフ時の信頼性とは、半導体装置中でロジック電圧が印加された場合に動作中に状態が変化しないことを表す指標である。
【００２９】
高いセット電圧に対応するためセルトランジスタ１０１には高耐電圧特性を備えたトランジスタ（高耐圧トランジスタ）を用いる必要がある。すなわち、集積化された抵抗変化素子１００に対して個々にセット動作／リセット動作を行うためには、抵抗変化素子１００を選択するための高耐圧トランジスタが各々の抵抗変化素子１００に必要である。高耐圧トランジスタは、高電圧に耐えるための拡散層領域、ゲート長が必要で、さらにロジック回路に用いられる低い動作電圧（１Ｖ程度）を備えたコアトランジスタと分離するための領域が必要となるため、コアトランジスタに比べて面積が大きい。例えば、１．８Ｖの動作電圧を備えた高耐圧トランジスタの面積は、同じ駆動能力（出力電流）を有するコアトランジスタと比較すると４倍以上である。
【００３０】
オフ時の信頼性を維持しつつ、セット電圧を下げる方法として、特許文献２，３において提案されているように、セット動作時にのみ環境温度を上げておく方法が考えられる。金属イオンの拡散係数は環境温度によって変化するため、オフ時の信頼性を維持しつつ、環境温度を上げることによってセット電圧を下げることが可能である。本発明者らの実験によると、抵抗変化体２４０を酸化物で構成したＣＢＲＡＭを抵抗変化素子１００に用いた場合には、１００℃温度が高くなると０.２Ｖ程度セット電圧を下げることができる。
【００３１】
また、リセット動作には、抵抗変化体２４０中に析出した金属を切断するための電流が必要である。温度を上げると金属イオンの拡散係数が大きくなるため、必要な電流を下げることができる。本発明者らの実験によると、１００℃の温度上昇で１０％程度の電流を下げることができる。必要な電流を下げることによって、セルトランジスタ１０１のゲート幅を短くすることができ、その面積の縮小が見込める。
【００３２】
加熱装置２５０は、セット動作時およびリセット動作時（すなわち、スイッチング時）に抵抗変化素子１００を加熱するためのものである。ここで、加熱装置２５０は、電気抵抗体であり、電圧印加または電流印加により自身に流れる電流に応じたジュール熱を発生する。電気抵抗体の電気抵抗Ｒが温度に対して変わらないとすると、ジュール熱Ｊは、電気抵抗体を流れる電流Ｉの２乗に比例しその比例係数はＲである。電気抵抗体の電気抵抗Ｒおよび電流Ｉが大きい程、大きなジュール熱が得られる。電気抵抗Ｒを大きくするには、抵抗率の高い材料を用いる、抵抗体の断面積を小さくする、抵抗体の長さを長くするといった方法を用いればよい。
【００３３】
抵抗変化素子１００の一端はビット線１０２に、他端はセルトランジスタ１０１に接続される。セルトランジスタ１０１は、図２にあるセルアレイ２０において、ユニットセル１０の抵抗変化素子１００を選択するために用いられる。セルトランジスタ１０１は、ソース線１０４およびワード線１０３に接続される。
【００３４】
加熱装置２５０の一端は加熱装置用ビット線１１２に、他端は加熱装置用セルトランジスタ１１１に接続される。加熱装置用セルトランジスタ１１１は、図２にあるセルアレイ２０において、ユニットセル１０の加熱装置２５０を選択するために用いられる。加熱装置用セルトランジスタ１１１は、加熱装置用ソース線１１４および加熱装置用ワード線１１３に接続される。
【００３５】
図２は、本発明の実施例１に係る半導体装置のセルアレイの一例であるセルアレイ２０を示している。
【００３６】
セルアレイ２０は、２次元配列されたユニットセル１０、列デコーダー１４０、行デコーダー１５０、ビット選択トランジスタ１２５、および加熱装置用ビット選択トランジスタ１３５を備えている。ユニットセル１０中のソース線１０４（図１Ａ）は相互に接続され、さらにソース線１２４に接続される。ユニットセル１０中のワード線１０３（図１Ａ）はセルアレイ２０の行毎にワード線１２３に接続され、さらに行デコーダー１５０に接続される。ユニットセル１０中のビット線１０２（図１Ａ）はセルアレイ２０の列毎にビット選択トランジスタ１２５の一端に接続される。ビット選択トランジスタ１２５のゲート端子は列デコーダー１４０に接続される。ビット選択トランジスタ１２５の他端は相互に接続され、さらにビット線１２２に接続される。ユニットセル１０中の加熱装置用ソース線１１４（図１Ａ）は相互に接続され、さらに加熱装置用ソース線１３４に接続される。ユニットセル１０中の加熱装置用ワード線１１３（図１Ａ）はセルアレイ２０の行毎にワード線１２３に接続され、さらに行デコーダー１５０に接続される。ユニットセル１０中の加熱装置用ビット線１１２（図１Ａ）はセルアレイ２０の列毎に加熱装置用ビット選択トランジスタ１３５の一端に接続される。加熱装置用ビット選択トランジスタ１３５のゲート端子はビット選択トランジスタ１２５のゲート端子と接続され、さらに列デコーダー１４０に接続される。加熱装置用ビット選択トランジスタ１３５の他端は相互に接続され、さらに加熱装置用ビット線１３２に接続される。
【００３７】
図３は、本発明の実施例１に係る半導体装置のセルアレイの他の例であるセルアレイ３０を示している。
【００３８】
セルアレイ３０は、２次元配列されたユニットセル１０、列デコーダー１４０、行デコーダー１５０、ビット選択トランジスタ１２５、加熱装置用ビット選択トランジスタ１３５、およびレベルシフタ１６０を備えている。図２のセルアレイ２０との差異は、レベルシフタ１６０が行デコーダー１５０とユニットセル１０中のセルトランジスタ１０１との間に挿入されていることである。ユニットセル１０中の加熱装置用ワード線１１３（図１Ａ）はセルアレイ３０の行毎に加熱装置用ワード線１３３に接続され、さらにレベルシフタ１６０に接続される。レベルシフタ１６０は、行デコーダー１５０からの出力信号の電圧を変調させることができる。このことにより、セルトランジスタ１０１の電流駆動力をセット動作時、リセット動作時、ロジック動作時のそれぞれの場合に応じて変化させることできる。リセット動作時およびロジック動作時においては、電流駆動能力を最大に高めて寄生抵抗成分を最小にする。一方、セット動作時においては、電流を制限することによって低抵抗状態の抵抗値を制御することができる。セット動作時の電流によってオン状態の抵抗値を制御する方法は非特許文献１に記載されている。
【００３９】
図４Ａ〜図４Ｃは、抵抗変化素子１００および加熱装置２５０を集積化するための構造を示したものである。図４Ａは、第２電極２６０および加熱装置２５０が形成された状態での上面模式図、図４Ｂは、図４Ａの電子顕微鏡写真である。図４Ｃは、多層銅配線中に形成された抵抗変化素子１００および加熱装置２５０の断面模式図を示している。
【００４０】
第１配線層２０１は、基体２００上にて、第１層間絶縁膜２１２、第１バリア絶縁膜２１３を積層した絶縁積層体である。第１層間絶縁膜２１２および第１バリア絶縁膜２１３に形成された配線溝に第１バリアメタル２１１を介して第１配線（第１電極）２１０が埋め込まれている。抵抗変化素子１００は、第１配線（第１電極）２１０を図１Ｂの第１電極２１０として、第２電極２６０を図１Ｂの第２電極２６０として利用している。
【００４１】
抵抗変化素子１００は、抵抗変化型不揮発素子であり、例えば、ＣＢＲＡＭである。抵抗変化素子１００は、第１配線（第１電極）２１０と第２電極２６０との間に抵抗変化体２４０が介在した構成となっている。抵抗変化素子１００は、第１バリア絶縁膜２１３に形成された開口部の領域にて抵抗変化体２４０の底面と第１配線（第１電極）２１０の上面とが接しており、さらに、抵抗変化体２４０の上面と第２電極２６０の底面とが接している。図４Ｃの断面図において、第１配線（第１電極）２１０は紙面に垂直な方向に延びていて、隣接する同じ構造を有する抵抗変化素子１００の第１電極を兼ね、さらに図１Ａのビット線１０２として機能する。一方、第２電極２６０は多層銅配線を介してセルトランジスタ１０１に接続されている。
【００４２】
基体２００は、例えば、シリコン基板、単結晶基板、ＳＯＩ（Silicon on Insulator）基板、ＴＦＴ（Thin Film Transistor）基板、液晶製造用基板等の基板に半導体素子が形成されている。
【００４３】
第１層間絶縁膜２１２には、例えば、シリコン酸化膜、シリコン酸化膜よりも比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜）等を用いることができる。第１層間絶縁膜２１２は、複数の絶縁膜を積層したものであってもよい。
【００４４】
第１バリア絶縁膜２１３は、バリア性を有する絶縁膜であり、第１配線（第１電極）２１０の加工時にエッチングストップ層としての役割を有する。第１バリア絶縁膜２１３には、例えば、ＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜等を用いることができる。
【００４５】
第１配線（第１電極）２１０は、第１層間絶縁膜２１２および第１バリア絶縁膜２１３に形成された配線溝に第１バリアメタル２１１を介して埋め込まれた、銅を主成分とする配線である。配線のエレクトロマイグレーション耐性を向上させるために、銅にアルミニウムを微量含有させる。第１配線（第１電極）２１０は、抵抗変化素子１００の第１電極を兼ね、抵抗変化体２４０と接している。なお、第１配線（第１電極）２１０と抵抗変化体２４０との間には、電極層などが形成されていてもよい。電極層が形成される場合は、第２電極２６０と抵抗変化体２４０は連続工程にて堆積され、連続工程にて加工される。第１配線（第１電極）２１０には、抵抗変化体２４０において拡散、イオン伝導可能な銅が用いられる。第１配線（第１電極）２１０は、Ａｌと合金化されていてもよく、シリサイド化、又は窒化されていてもよい。
【００４６】
第１バリアメタル２１１は、第１配線（第１電極）２１０に含まれる金属が第１層間絶縁膜２１２や下層へ拡散することを防止するために、配線の側面および底面を被覆する、バリア性を有する導電性膜である。第１バリアメタル２１１には、例えば、第１配線（第１電極）２１０が銅を主成分とする金属元素からなる場合には、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、炭窒化タングステン（ＷＣＮ）のような高融点金属やその窒化物等、または、それらの積層膜を用いることができる。
【００４７】
第１バリア絶縁膜２１３は、第１配線（第１電極）２１０を含む第１層間絶縁膜２１２上に形成され、第１配線（第１電極）２１０に係る金属（例えば、銅）の酸化を防いだり、第１層間絶縁膜２１２中への第１配線２１０に係る金属の拡散を防いだりする役割を有する。第１バリア絶縁膜２１３は、第１配線（第１電極）２１０上にて開口部を有する。第１バリア絶縁膜２１３の開口部においては、第１配線（第１電極）２１０、抵抗変化体２４０、第１バリアメタル２１１が接している。第１バリア絶縁膜２１３の開口部は、第１配線（第１電極）２１０の領域内に形成されている。このようにすることで、凹凸の小さい第１配線（第１電極）２１０の表面上に抵抗変化素子１００を形成することができるようになる。
【００４８】
抵抗変化体２４０は、第１配線（第１電極）２１０に係る金属の作用（拡散、イオン伝導など）により抵抗が変化する材料を用いることができる。抵抗変化素子１００の抵抗変化を金属イオンの析出によって行う場合には、抵抗変化体２４０は、金属イオンを伝導可能なイオン電導層とする。その場合、抵抗変化体２４０には、例えば、Ｔａを含む酸化物絶縁膜であって、Ｔａ２Ｏ５、ＴａＳｉＯ等を用いることができる。抵抗変化体２４０は、第１配線（第１電極）２１０上で、第１バリア絶縁膜２１３の開口部および第１バリア絶縁膜２１３上に形成されている。
【００４９】
第２電極２６０は、抵抗変化体２４０の上面および側面と接している。第２バリアメタル２２１には、第１配線（第１電極）２１０に係る金属よりもイオン化しにくく、かつ、抵抗変化体２４０で拡散、イオン伝導しにくい金属が用いられ、抵抗変化体２４０に係る金属成分（Ｔａ）よりも酸化の自由エネルギーの絶対値が小さい金属材料とすることが好ましい。第２電極２６０には、例えば、ルテニウム（Ｒｕ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、炭窒化タングステン（ＷＣＮ）のような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。また、第２電極２６０の上面および側面にＰｔ、Ｒｕ等の金属材料を主成分として酸素を添加してもよく、また、第２電極２６０は、酸素を添加した層との積層構造にしてもよい。
【００５０】
保護膜２７０は、抵抗変化素子１００で抵抗変化のために用いられる銅が層間絶縁膜に漏出するのを防ぐと同時に、加熱装置２５０からの熱の散逸を防ぐ役割を果たす。保護膜２７０には、窒化シリコン、炭窒化シリコン等を用いることができる。
【００５１】
加熱装置２５０は、第２電極２６０および抵抗変化体２４０と同じ材料の積層構造から構成される。抵抗変化素子１００を構成する材料と同じ材料を用いることで、後で述べるように加工に必要なレチクルを共用でき、プロセス数を最小にすることができる。また、加熱装置２５０がジュール熱を発生し、そのジュール熱で抵抗変化素子１００の温度を効率的に昇温させるためには、１）加熱装置２５０の断面積が小さく電気抵抗が高いこと、２）加熱装置２５０が抵抗変化素子１００に近接すること、３）熱閉じ込め効果の高い、熱伝導度が低い材料で加熱装置２５０が覆われていること、が望ましい。図４Ｂでは、加熱装置２５０は、幅２００ｎｍ、高さ１０ｎｍの断面積が実現され、また、抵抗率が高いタンタルが主として用いられている。加熱装置２５０には、タンタル以外にも、ルテニウム（Ｒｕ）、窒化タンタル（ＴａＮ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、炭窒化タングステン（ＷＣＮ）のような高融点金属やその窒化物等、またはそれらの積層膜を用いてもよい。また、加熱装置２５０と抵抗変化体２４０の距離は、１００ｎｍとし、本発明者らが加工できる最小寸法まで接近させている。さらに、加熱装置２５０は、上面および側面が保護膜２７０、第２層間絶縁膜２２２で覆われ、下面が第１バリア絶縁膜２１３、第１層間絶縁膜２１２で覆われている。これらの絶縁膜は熱伝導率が低いために、加熱装置２５０から発生する熱が散逸しにくく、抵抗変化体２４０を効率的に加熱することができる。
【００５２】
第２層間絶縁膜２２２は、保護膜２７０上に形成された絶縁膜である。第２層間絶縁膜２２２には、例えば、シリコン酸化膜、ＳｉＯＣ膜、シリコン酸化膜よりも比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜）などを用いることができる。第２層間絶縁膜２２２は、複数の絶縁膜を積層したものであってもよい。第２層間絶縁膜２２２は、第１層間絶縁膜２１２と同一材料としてもよい。
【００５３】
第２配線２２０は、第２層間絶縁膜２２２に形成された配線溝に第２バリアメタル２２１を介して埋め込まれた配線である。第２配線２２０は、ビア２３０と一体になっている。ビア２３０は、第２層間絶縁膜２２２、保護膜２７０に形成された下穴に第２バリアメタル２２１を介して埋め込まれ、第２配線２２０と接続されている。
【００５４】
第２バリア絶縁膜２２３は、第２配線２２０を含む第２層間絶縁膜２２２上に形成され、第２配線２２０に係る金属（例えば、銅）の酸化を防いだり、上層への第２配線２２２に係る金属の拡散を防いだりする役割を有する絶縁膜である。第２バリア絶縁膜２２３には、例えば、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＮ膜、およびそれらの積層膜等を用いることができる。
【００５５】
次に、本発明の実施例１に係る半導体装置の製造方法について図面を用いて説明する。図５は、本発明の実施例１に係る半導体装置のユニットセル１０の製造方法を模式的に示した工程断面図である。
【００５６】
工程Ａ：
基体２００（例えば、半導体素子が形成された基板）上に第１層間絶縁膜２１２（例えば、超低誘電率膜（ＵＬＫ膜）、膜厚６００ｎｍ）を堆積し、リソグラフィ法（フォトレジスト形成、ドライエッチング、フォトレジスト除去を含む）を用いて、第１層間絶縁膜２１２に配線溝を形成し、その後、当該配線溝に第１バリアメタル２１１（例えば、ＴａＮ／Ｔａ、膜厚５ｎｍ／５ｎｍ）を介して第１配線（第１電極）２１０を埋め込む。さらに、その後、第１層間絶縁膜２１２上に第１バリア絶縁膜２１３（例えば、ＳｉＮ膜、膜厚５０ｎｍ）を堆積し、開口部３０１をエッチングにより形成する。
【００５７】
工程Ａにおいて、第１層間絶縁膜２１２および第１バリア絶縁膜２１３は、プラズマＣＶＤ（Chemical Vapor Deposition）法によって形成することができる。ここで、プラズマＣＶＤ法とは、例えば、気体原料、あるいは液体原料を気化させることで減圧下の反応室に連続的に供給し、プラズマエネルギーによって、分子を励起状態にし、気相反応、あるいは基板表面反応などによって基板上に連続膜を形成する手法である。
【００５８】
また、工程Ａにおいて、第１配線（第１電極）２１０は、例えば、ＰＶＤ（Physical Vapor Deposition）法によって第１バリアメタル２１１（例えば、ＴａＮ／Ｔａの積層膜）を形成し、ＰＶＤ法によるＣｕシードの形成後、電解めっき法によって銅を配線溝内に埋設し、２００℃以上の温度で熱処理後、ＣＭＰ（Chemical Mechanical Polishing）法によって配線溝内以外の余剰の銅を除去することで、形成することができる。このような一連の銅配線の形成方法は、当該技術分野における一般的な手法を用いることができる。ここで、ＣＭＰ法とは、多層配線形成プロセス中に生じるウェハ表面の凹凸を、研磨液をウェハ表面に流しながら回転させた研磨パッドに接触させて研磨することによって平坦化する方法である。溝に埋め込まれた余剰の銅を研磨することによって埋め込み配線（ダマシン配線）を形成したり、層間絶縁膜を研磨したりすることで平坦化を行う。
【００５９】
また、第１バリア絶縁膜２１３上にシリコン酸化膜等を堆積し、フォトレジスト（図示せず）に開口部３０１のパターンを形成し、そのフォトレジストをマスクとしてシリコン酸化膜をドライエッチングすることにより開口部３０１のパターンをシリコン酸化膜に転写する。このとき、ドライエッチングは必ずしも第１バリア絶縁膜２１３の上面で停止している必要はなく、第１バリア絶縁膜２１３の内部にまで到達していてもよい。その後、酸素プラズマアッシング等によってフォトレジストを除去する。次に、シリコン酸化膜をマスクとして第１バリア絶縁膜２１３をエッチバック（ドライエッチング）することにより、第１バリア絶縁膜２１３に開口部３０１を形成して、第１バリア絶縁膜２１３の開口部３０１から第１配線（第１電極）２１０を露出させ、その後、アミン系の剥離液などで有機剥離処理を行うことで、第１配線（第１電極）２１０の露出面に形成された酸化銅を除去するとともに、エッチバック時に発生したエッチング複生成物などを除去する。さらに、第１バリア絶縁膜２１３上のシリコン酸化膜を取り除く。第１バリア絶縁膜２１３の開口部３０１の形状は円形とし、円の直径は３０ｎｍから５００ｎｍとすることができる。
【００６０】
工程Ｂ：
次に、第１配線（第１電極）２１０を含む第１バリア絶縁膜２１３上に抵抗変化層３０２（例えば、Ｔａ２Ｏ５、膜厚１５ｎｍ）を堆積する。ここで、抵抗変化層３０２は、ＰＶＤ法やＣＶＤ法を用いて形成することができる。工程Ｂでは、開口部３０１は工程Ａの有機剥離処理によって水分などが付着しているため、抵抗変化層３０２の堆積前に２５０℃から３５０℃程度の温度にて、減圧下で熱処理を加えて脱ガスしておくことが好ましい。この際、銅表面を再度酸化させないよう、真空下あるいは窒素雰囲気などにするなどの注意が必要である。
【００６１】
次に、ＰＶＤ法によって、抵抗変化層３０２上に第２電極層３０３（例えば、Ｒｕ膜厚５ｎｍとＴａ膜厚２５ｎｍの積層構造）を形成する。
【００６２】
工程Ｂでは、抵抗変化層３０２として、遷移金属酸化物（例えば、ＴｉＯ、ＮｉＯ等）を用いる場合には、抵抗変化層３０２を堆積する前に電極を成膜してもよい。電極には、例えば、Ｔｉ、ＴｉＮ、Ｗ、ＷＮ、Ｔａ、ＴａＮ、Ｒｕ、ＲｕＯｘ等を用いることができ、また、それらの積層構造（例えば、ＴａＮ（下層）／Ｒｕ（上層））を用いることもできる。この時、積層構造の合計膜厚は、抵抗変化層３０２を開口部３０１の内部に形成する都合上、好ましくは１０ｎｍ以下であると良い。
【００６３】
工程Ｃ：
第２電極層３０３上にシリコン酸化膜等を堆積し、フォトレジスト（図示せず）に上部電極および加熱装置２５０のパターンを形成する。形成時のパターンは図６Ａ〜図６Ｃに示される。パターニングされたフォトレジストをマスクとしてシリコン酸化膜をドライエッチングすることにより、上部電極および加熱装置２５０のパターンがシリコン酸化膜に転写される。このとき、ドライエッチングは必ずしも第２電極層３０３の上面で停止している必要はなく、第２電極層３０３の内部にまで到達していてもよい。次に、シリコン酸化膜をマスクとしてエッチバック（ドライエッチング）することにより、第２電極層３０３および抵抗変化層３０２をパターニングする。エッチングのマスクに用いたシリコン酸化膜を取り除く。パターニングされた第２電極層３０３および抵抗変化層３０２は、第２電極２６０、抵抗変化体２４０、および加熱装置２５０となる。加熱装置２５０に含まれる抵抗変化層３０２は加熱に直接関与しない。
【００６４】
次に、保護膜２７０をプラズマＣＶＤ法によって形成する。保護膜２７０は窒化シリコンを材料として膜厚２０ｎｍである。
【００６５】
工程Ｄ：
膜厚２００ｎｍのシリコン酸化膜を保護膜２７０上に堆積し、ＣＭＰ法により平坦化を行う。シリコン酸化膜の膜厚は平坦化後に２００ｎｍ程度になるようにする。さらに層間絶縁膜（例えば、ＵＬＫ膜、膜厚２００ｎｍ程度）を堆積する。第２層間絶縁膜２２２は、上記のシリコン酸化膜とＵＬＫ膜の複層構造から構成される。
【００６６】
さらに、第２層間絶縁膜２２２に、関連技術であるデュアルダマシン法により第２配線２２０、ビア２３０を形成する。ここで、第２配線２２０およびビア２３０の下面および側面は第２バリアメタル２２１で覆われている。その後、第２配線２２０を含む第２層間絶縁膜２２２上に第２バリア絶縁膜２２３（例えば、ＳｉＮ膜）を堆積する。
【００６７】
図６Ａ〜図６Ｃは、第２電極２６０および加熱装置２５０の幾つかの例を示す上面模式図である。
【００６８】
第２電極２６０と加熱装置２５０との間の距離（図６Ａ中のギャップ）は、加工限界まで接近させ、さらに、第２電極２６０は、線幅（図６Ａの線幅）も加工限界まで細くし、第２電極２６０の外周を間断なく巡らせるのがよい。また、加熱装置２５０は、電圧または電流を印加するための２つの引出電極２７１と２７２を備える。図６Ａは、第２電極２６０の外周を間断なく加熱装置２５０に巡らせるパターンである。また、図６Ｂおよび図６Ｃは、加熱装置２５０の一部を切断したパターンである。
【００６９】
図６Ａのパターンは、形状としては優れおりジュール熱を効率的に第２電極２６０に伝えることができるが、電流経路の断面積が図６Ｂおよび図６Ｃのパターンよりも増えて、電気抵抗は小さくなり、発生するジュール熱は少なくなるという欠点がある。加熱装置２５０の一部が欠落している図６Ｂおよび図６Ｃのパターンにおいては、電気抵抗は図６Ａのパターンよりも大きく、発生するジュール熱は大きい。
【００７０】
工程Ｃでは、図６Ａ〜図６Ｃのパターンのいずれかが用いられる。
（実施例２）
本発明の実施例２に係る半導体装置について図面を用いて説明する。
【００７１】
図７Ａは、本発明の実施例２に係る半導体装置のユニットセル４０を示している。
【００７２】
図７Ａのユニットセル４０は、加熱装置用セルトランジスタ４１１、抵抗変化素子４００、および加熱装置４１０を備えている。抵抗変化素子４００は、その抵抗値が電圧印加または電流印加により電気的に設定可能であり、Ｙ信号線４０６およびＸ信号線４０５に接続されている。ユニットセル４０において、加熱装置４１０の一端は、加熱装置用セルトランジスタ４１１に接続され、さらに、加熱装置４１０と抵抗変化素子４００とは電気的に接続されていない。加熱装置４１０の他端は加熱装置用ビット線４１２に接続される。加熱装置用セルトランジスタ４１１は、加熱装置用ソース線４１４および加熱装置用ワード線４１３に接続される。
【００７３】
図７Ｂは、本発明の実施例２に係る半導体装置のクロスバスイッチ４１を示している。
【００７４】
クロスバスイッチ４１は、２次元配列されたユニットセル４０から構成される。ユニットセル４０中の加熱装置用ソース線４１４は相互に接続され、さらに加熱装置用ソース線４３４に接続される。ユニットセル４０中の加熱装置用ワード線４１３はクロスバスイッチ４１の行毎に加熱装置用ワード線４１３ａ，４１３ｂ，４１３ｃに接続され、さらに行デコーダー（図示せず）に接続される。ユニットセル４０中の加熱装置用ビット線４１２はクロスバスイッチ４１の列毎に加熱装置用ビット線４１２ａ，４１２ｂ，４１２ｃに接続される。さらに、クロスバスイッチ４１の同じ行に属するユニットセル４０中の抵抗変化素子４００のＸ信号線４０５同士は接続され、それぞれＸ信号線４０５ａ，４０５ｂ，４０５ｃに接続される。クロスバスイッチ４１の同じ列に属するユニットセル４０中の抵抗変化素子４００のＹ信号線４０６同士は接続され、それぞれＹ信号線４０６ａ，４０６ｂ，４０６ｃに接続される。
【００７５】
図７Ｂにおいて、抵抗変化素子４００ａがオン状態にあるとき、Ｘ信号線４０５ａとＹ信号線４０６ａが電気的に接続される。クロスバスイッチ４１内の特定のユニットセル４０内の抵抗変化素子４００をプログラムする方法は関連技術（非特許文献２）を用いればよく、ただ１つの抵抗変化素子４００を選択的にプログラムすることができる。このとき、クロスバスイッチ４１内の特定の（ただ１つの）ユニットセル４０内の加熱装置４１０を選択するには、加熱装置用ビット線４１２ａ，４１２ｂ，４１２ｃおよび加熱装置用ワード線４１３ａ，４１３ｂ，４１３ｃをそれぞれデコーダー等で選択することで可能となる。
【００７６】
クロスバスイッチ４１は、実施例１で述べた製造方法で形成することができる。
（実施例３）
本発明の実施例３に係る半導体装置について図面を用いて説明する。
【００７７】
図８Ａは、本発明の実施例３に係る半導体装置のユニットセル５０を示している。
【００７８】
図８Ａのユニットセル５０は、セルトランジスタ５０１、相補型抵抗変化素子５２０、加熱装置５１０、および加熱装置用セルトランジスタ５１１を備えている。ユニットセル５０において、加熱装置５１０の一端は、加熱装置用セルトランジスタ５１１に接続され、さらに、加熱装置５１０と抵抗変化素子５００ａおよび５００ｂとは電気的に接続されていない。加熱装置５１０の他端は加熱装置用ビット線５１２に接続される。加熱装置用セルトランジスタ５１１は、加熱装置用ソース線５１４および加熱装置用ワード線５１３に接続される。
【００７９】
相補型抵抗変化素子５２０は、直列に接続された抵抗変化素子５００ａおよび５００ｂから構成されている。それぞれの抵抗変化素子５００ａおよび５００ｂの抵抗値は電圧印加または電流印加により電気的に設定可能であり、それぞれの一端がＹ信号線５０６およびＸ信号線５０５に接続され、他端はセルトランジスタ５０１に接続されている。セルトランジスタ５０１は、制御線５０４およびワード線５０３に接続される。２つの抵抗変化素子５００ａと５００ｂの両者がオン状態のときは、相補型抵抗変化素子５２０がオン状態であり、両者がオフ状態のときは相補型抵抗変化素子５２０がオフ状態である。
【００８０】
図８Ｂは、本発明の実施例３に係る半導体装置のクロスバスイッチ５１を示している。
【００８１】
クロスバスイッチ５１は、２次元配列されたユニットセル５０から構成される。ユニットセル５０中の加熱装置用ソース線５１４は相互に接続され、さらに加熱装置用ソース線５３４に接続される。ユニットセル５０中の加熱装置用ワード線５１３はクロスバスイッチ５１の行毎に加熱装置用ワード線５１３ａ，５１３ｂ，５１３ｃに接続され、さらに行デコーダー（図示せず）に接続される。ユニットセル５０中の加熱装置用ビット線５１２はクロスバスイッチ５１の列毎に加熱装置用ビット線５１２ａ，５１２ｂ，５１２ｃに接続される。ユニットセル５０中のセル用のワード線５０３はクロスバスイッチ５１の行毎にワード線５２３ａ，５２３ｂ，５２３ｃに接続され、制御線５０４はクロスバスイッチ５１の行毎に制御線５０４ａ，５０４ｂ，５０４ｃに接続される。
【００８２】
さらに、クロスバスイッチ５１の同じ行に属するユニットセル５０中の相補型抵抗変化素子５２０のＸ信号線５０５同士は接続され、それぞれＸ信号線５０５ａ，５０５ｂ，５０５ｃに接続される。クロスバスイッチ５１の同じ列に属するユニットセル５０中の相補型抵抗変化素子５２０のＹ信号線５０６同士は接続され、それぞれＹ信号線５０６ａ，５０６ｂ，５０６ｃに接続される。
【００８３】
図８Ｂにおいて、相補型抵抗変化素子５２０ａがオン状態にあるとき、Ｘ信号線５０５ａとＹ信号線５０６ａが電気的に接続される。クロスバスイッチ５１内の特定の（ただ１つ）のユニットセル５０内の加熱装置５１０を選択するには、加熱装置用ビット線５１２ａ，５１２ｂ，５１２ｃおよび加熱装置用ワード線５１３ａ，５１３ｂ，５１３ｃをそれぞれデコーダー等で選択することで可能となる。
【００８４】
クロスバスイッチ５１は、実施例１で述べた製造方法で形成することができる。
【００８５】
以上、実施例を参照して本発明を説明したが、本発明は上記実施例に限定されるものではない。本発明の構成や詳細には、本発明の範囲内で当業者が理解し得る様々な変更をすることができる。
【００８６】
また、上記の実施例の一部または全部は、以下の付記のようにも記載されうるが、以下には限られない。
（付記１）
２次元アレイ上に配列された複数のセルを有する半導体装置であって、
各セルは、１つ以上のトランジスタ、１つ以上の抵抗変化素子、および１つの加熱装置を備え、
前記抵抗変化素子は、その抵抗値が電圧印加または電流印加により電気的に設定可能であり、
各セル内で前記加熱装置が前記トランジスタの１つに接続され、
さらに、各セル内で前記加熱装置と前記抵抗変化素子とは電気的に接続されていないことを特徴とする半導体装置。
（付記２）
各セルは、前記トランジスタを２つ備え、
各セル内で前記抵抗変化素子の一端および前記加熱装置の一端がそれぞれ異なる前記トランジスタに接続されていることを特徴とする付記１に記載の半導体装置。
（付記３）
各セルが備える２つの前記トランジスタを選択するためのデコーダーが共用されていることを特徴とする付記２に記載の半導体装置。
（付記４）
各セルは、前記トランジスタを１つ、前記抵抗変化素子を１つ備え、
同じ行にあるセルの前記抵抗変化素子の一方の電極同士が接続され、さらに、同じ列にあるセルの前記抵抗変化素子の他方の電極同士が接続されていることを特徴とする付記１に記載の半導体装置。
（付記５）
各セルは、前記トランジスタを２つ、前記抵抗変化素子を２つ備え、
各セル内で２つの前記抵抗変化素子の一方の電極同士が接続されるとともに、１つの前記トランジスタに接続され、
同じ行にあるセルの一方の前記抵抗変化素子の他方の電極同士が接続され、さらに、同じ列にあるセルの他方の前記抵抗変化素子の他方の電極同士が接続されていることを特徴とする付記１に記載の半導体装置。
（付記６）
前記加熱装置は、２端子の電気抵抗体であり、電圧印加または電流印加により発熱することを特徴とする付記１に記載の半導体装置。
（付記７）
基体上の第１の配線と第２の配線の間に前記抵抗変化素子が形成され、
前記抵抗変化素子は、第１電極、抵抗変化体、および第２電極から構成され、
前記第１の配線が前記第１電極を兼ね、
前記加熱装置と前記第２電極が同一の金属材料で構成されていることを特徴とする付記１，４または５に記載の半導体装置。
（付記８）
前記第１電極が金属イオンの供給源となる材料を含み、
前記第２電極が前記第１電極よりもイオン化しにくい材料で構成され、
前記抵抗変化体は前記金属イオンが伝導可能なイオン伝導層であることを特徴とする付記７に記載の半導体装置。
（付記９）
前記加熱装置は、タンタル、窒化タンタル、チタン、窒化チタンおよびルテニウムのいずれかを含むことを特徴とする付記７に記載の半導体装置。
（付記１０）
前記加熱装置の上面および側面が窒化シリコンまたは炭窒化シリコンのいずれかで被覆されていることを特徴とする付記７に記載の半導体装置。
（付記１１）
前記抵抗変化素子のスイッチング時に、前記加熱装置により前記抵抗変化素子が加熱されることを特徴とする付記１，４または５に記載の半導体装置。
（付記１２）
付記７に記載の半導体装置の製造方法であって、
前記加熱装置が前記第２電極と同じ製膜工程および同じエッチング工程で形成されることを特徴とする半導体装置の製造方法。
【００８７】
本出願は、２０１３年５月９日に出願された日本出願特願２０１３−９９１５２を基礎とする優先権を主張し、その開示の全てをここに取り込む。
【図１Ａ】
2014181492.tif 000003
【図１Ｂ】
2014181492.tif 000004
【図２】
2014181492.tif 000005
【図３】
2014181492.tif 000006
【図４Ａ】
2014181492.tif 000007
【図４Ｂ】
2014181492.tif 000008
【図４Ｃ】
2014181492.tif 000009
【図５】
2014181492.tif 000010
【図６Ａ】
2014181492.tif 000011
【図６Ｂ】
2014181492.tif 000012
【図６Ｃ】
2014181492.tif 000013
【図７Ａ】
2014181492.tif 000014
【図７Ｂ】
2014181492.tif 000015
【図８Ａ】
2014181492.tif 000016
【図８Ｂ】
2014181492.tif 000017
【国際調査報告】
2014181492.tif 000018
2014181492.tif 000019
2014181492.tif 000020
2014181492.tif 000021