(57)【要約】  電源からの電力供給を受けて負荷を駆動する負荷駆動回路であって、  ハイサイドスイッチング素子と、ローサイドスイッチング素子と、前記ハイサイドスイッチング素子と並列に接続され、ハイサイド駆動電流を検出するハイサイド電流検出回路と、前記ハイサイド電流検出回路の出力結果から、前記負荷駆動回路の故障状態を検出する故障検出回路とを備え、  前記ハイサイド電流検出回路は、前記ハイサイドスイッチング素子と異なるゲート信号に応じて動作し、前記ハイサイドスイッチング素子と同種類のデバイスで構成されたハイサイドセンス用スイッチング素子とを備え、  前記故障検出回路は、前記ハイサイド電流検出回路の出力結果と、前記ハイサイドスイッチング素子のゲート信号と、前記ハイサイドセンス用スイッチング素子のゲート信号と、を入力として、前記負荷駆動回路と前記負荷の接続端子が、前記電源の正極側と短絡状態、又は、前記電源の負極側と短絡状態であった場合に、それぞれの故障状態を区別して検出する。
2015118768.tif 000002
【特許請求の範囲】
【請求項１】
電源からの電力供給を受けて負荷を駆動する負荷駆動回路であって、前記負荷駆動回路は、
前記電源の正極側に接続され、ハイサイド駆動電流を出力するハイサイドスイッチング素子と、
前記電源の負極側に接続され、ローサイド駆動電流を出力するローサイドスイッチング素子と、
前記ハイサイドスイッチング素子と並列に接続され、ハイサイド駆動電流を検出するハイサイド電流検出回路と、
前記ハイサイド電流検出回路の出力結果から、前記負荷駆動回路の故障状態を検出する故障検出回路と、を備え、
前記ハイサイド電流検出回路は、
前記ハイサイドスイッチング素子と異なるゲート信号に応じて動作し、前記ハイサイドスイッチング素子と同種類のデバイスで構成されたハイサイドセンス用スイッチング素子と、を備え、
前記故障検出回路は、
前記ハイサイド電流検出回路の出力結果と、前記ハイサイドスイッチング素子のゲート信号と、前記ハイサイドセンス用スイッチング素子のゲート信号と、を入力として、前記負荷駆動回路と前記負荷の接続端子が、前記電源の正極側と短絡状態、又は、前記電源の負極側と短絡状態であった場合に、それぞれの故障状態を区別して検出すること、
を、特徴とする負荷駆動回路。
【請求項２】
請求項１に記載の負荷駆動回路において、
前記ハイサイドスイッチング素子のゲート信号のオン状態にある期間に比べて、前記ハイサイドセンス用スイッチング素子のゲート信号がオン状態にある期間の方が長いこと
を、特徴とする負荷駆動回路。
【請求項３】
請求項１に記載の負荷駆動回路において、
前記負荷駆動回路の制御信号と、前記故障検出回路の出力結果と、を元に、前記ハイサイドスイッチング素子のゲート信号と、前記ローサイドスイッチング素子のゲート信号と、前記ハイサイドセンス用スイッチング素子のゲート信号を出力するプリドライバ回路、
を、備えることを特徴とする負荷駆動回路。
【請求項４】
電源からの電力供給を受けて負荷を駆動する負荷駆動回路であって、前記負荷駆動回路は、
前記電源の正極側に接続され、ハイサイド駆動電流を出力するハイサイドスイッチング素子と、
前記電源の負極側に接続され、ローサイド駆動電流を出力するローサイドスイッチング素子と、
前記ローサイドスイッチング素子と並列に接続され、ローサイド駆動電流を検出するローサイド電流検出回路と、
前記ローサイド電流検出回路の出力結果から、前記負荷駆動回路の故障状態を検出する故障検出回路と、を備え、
前記ローサイド電流検出回路は、
前記ローサイドスイッチング素子と異なるゲート信号に応じて動作し、前記ローサイドスイッチング素子と同種類のデバイスで構成されたローサイドセンス用スイッチング素子と、を備え、
前記故障検出回路は、
前記ローサイド電流検出回路の出力結果を入力として、前記ローサイドスイッチング素子のゲート信号と、前記ローサイドセンス用スイッチング素子のゲート信号から、前記負荷駆動回路と前記負荷の接続端子が、前記電源の正極側と短絡状態、又は、前記電源の負極側と短絡状態であった場合に、それぞれの故障状態を区別して検出すること、
を、特徴とする負荷駆動回路。
【請求項５】
請求項４に記載の負荷駆動回路において、
前記ローサイドスイッチング素子のゲート信号のオン状態にある期間に比べて、前記ローサイドセンス用スイッチング素子のゲート信号がオン状態にある期間の方が長いこと
を、特徴とする負荷駆動回路。
【請求項６】
請求項４に記載の負荷駆動回路において、
前記負荷駆動回路の制御信号と、前記故障検出回路の出力結果と、を元に、前記ローサイドスイッチング素子のゲート信号と、前記ハイサイドスイッチング素子のゲート信号と、前記ローサイドセンス用スイッチング素子のゲート信号を出力するプリドライバ回路、  を、備えることを特徴とする負荷駆動回路。
【請求項７】
電源からの電力供給を受けて負荷を駆動する負荷駆動回路であって、前記負荷駆動回路は、
前記電源の正極側に接続され、ハイサイド駆動電流を出力するハイサイドスイッチング素子と、
前記電源の負極側に接続され、ローサイド駆動電流を出力するローサイドスイッチング素子と、
前記ハイサイドスイッチング素子と並列に接続され、ハイサイド駆動電流を検出するハイサイド電流検出回路と、
前記ローサイドスイッチング素子と並列に接続され、ローサイド駆動電流を検出するローサイド電流検出回路と、を備え、
前記ハイサイド電流検出回路は、
前記ハイサイドスイッチング素子と異なるゲート信号に応じて動作し、前記ハイサイドスイッチング素子と同種類のデバイスで構成されたハイサイドセンス用スイッチング素子と、を備え、
前記ローサイド電流検出回路は、
前記ローサイドスイッチング素子と異なるゲート信号に応じて動作し、前記ローサイドスイッチング素子と同種類のデバイスで構成されたローサイドセンス用スイッチング素子と、を備え、
前記故障検出回路は、
前記ハイサイド電流検出回路の出力結果と、前記ローサイド電流検出回路の出力結果を入力として、前記ハイサイドスイッチング素子のゲート信号と、前記ハイサイドセンス用スイッチング素子のゲート信号と、前記ローサイドスイッチング素子のゲート信号と、前記ローサイドセンス用スイッチング素子のゲート信号から、前記負荷駆動回路と前記負荷の接続端子が、前記電源の正極側と短絡状態、又は、前記電源の負極側と短絡状態であった場合に、それぞれの故障状態を区別して検出すること、
を、特徴とする負荷駆動回路。
【請求項８】
請求項７に記載の負荷駆動回路において、
前記ハイサイドスイッチング素子のゲート信号のオン状態にある期間に比べて、前記ハイサイドセンス用スイッチング素子のゲート信号がオン状態にある期間の方が長いことと、
前記ローサイドスイッチング素子のゲート信号のオン状態にある期間に比べて、前記ローサイドセンス用スイッチング素子のゲート信号がオン状態にある期間の方が長いことと、
を、特徴とする負荷駆動回路。
【請求項９】
請求項７に記載の負荷駆動回路において、
前記負荷駆動回路の制御信号と、前記故障検出回路の出力結果と、を元に、前記ローサイドスイッチング素子のゲート信号と、前記ハイサイドスイッチング素子のゲート信号と、前記ローサイドセンス用スイッチング素子のゲート信号と、前記ハイサイドセンス用スイッチング素子のゲート信号と、を出力するプリドライバ回路、
を、備えることを特徴とする負荷駆動回路。
【請求項１０】
請求項７に記載の負荷駆動回路において、
前記ハイサイド電流検出回路の出力結果に基づく、前記故障検出回路の出力結果と、前記ローサイドの電流検出回路の出力結果に基づく、前記故障検出回路の出力結果が、
前記負荷駆動回路の制御周期ごとに一致するか比較することで、前記ハイサイド電流検出回路と、前記ローサイド電流検出回路と、
が、出力結果が正常であることを、相互に診断する検出結果比較回路
を、備えることを特徴とする負荷駆動回路。
【請求項１１】
請求項７に記載の負荷駆動回路において、
前記負荷駆動回路が、前記負荷を駆動していない待機状態において、前記負荷駆動回路の故障検出期間を設定し、
前記故障検出期間中に、前記ハイサイドスイッチング素子のゲート信号と、前記ローサイドスイッチング素子のゲート信号と、をオフに固定するための論理回路と、を備え、
前記ハイサイドセンス用スイッチング素子のゲート信号と、前記ローサイドセンス用スイッチング素子のゲート信号をオン、オフすることで、前記負荷駆動回路の故障状態を検出する、
ことを特徴とする負荷駆動回路。
【請求項１２】
請求項１１に記載の負荷駆動回路において、
前記ハイサイドセンス用スイッチング素子のゲート信号と、前記ローサイドセンス用スイッチング素子のゲート信号と、
を、交互にオン、オフさせ、故障状態を検出する、
ことを特徴とする負荷駆動回路。
【請求項１３】
請求項１１に記載の負荷駆動回路において、
前記ハイサイドセンス用スイッチング素子のゲート信号と、前記ローサイドセンス用スイッチング素子のゲート信号と、
を、同時にオン、オフさせ、故障状態を検出する、
ことを特徴とする負荷駆動回路。
【請求項１４】
請求項１３に記載の負荷駆動回路において、
前記ハイサイドセンス用スイッチング素子のゲート信号と、前記ローサイドセンス用スイッチング素子のゲート信号がオンした瞬間の、前記ハイサイド電流検出回路の出力結果と、前記ローサイド電流検出回路の出力結果と、オンして一定時間が経過後の、前記ハイサイド電流検出回路の出力結果と、前記ローサイド電流検出回路の出力結果と、
から、前記負荷駆動回路の故障状態を検出をする
ことを特徴とする負荷駆動回路。
【請求項１５】
請求項７に記載の負荷駆動回路において、
前記負荷の、前記負荷駆動回路と接続する端子と、逆側の端子の接続先が、前記電源の正極側である構成と、前記電源の負極側である構成と、
に対して、それぞれの構成に対する、前記負荷駆動回路の故障検出を切り替えるための制御端子を有する故障検出回路を備えたことを特徴とする負荷駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷駆動回路に関する。
【背景技術】
【０００２】
従来、車両に搭載される各種機器の電子制御化が進んでおり、これに伴って、電気信号を機械的運動や油圧に変換するために、モータやソレノイドなどの電動アクチュエータが広く用いられるようになっている。これらの電動アクチュエータを安全に制御するためには、電動アクチュエータに流れる電流を駆動する負荷駆動回路の故障を検出する必要がある。【０００３】
負荷駆動回路の故障を検出する一般的な方法としては、電流検出抵抗を検出対象の負荷駆動回路と負荷の間に直列に挿入し、その電流検出抵抗の両端電圧を測定することで、負荷駆動回路の短絡状態を検出する方法がある。しかし、このような方法では、電流検出抵抗による電力損失が生じるという問題がある。そこで、制御対象の電動アクチュエータを駆動するドライバ用トランジスタに対して、小型の電流検出用トランジスタ等により構成される電流検出回路を並列に接続し、この電流検出回路に流れる電流を検出することで、低損失な負荷駆動回路の故障検出を実現する方法が知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−７８４２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１の過電流検出回路では、直流電源の正極側（以下、ハイサイドという）に接続されたＰチャネル型ＭＯＳトランジスタ（以下、ＰＭＯＳという）によるスイッチング素子と、グランド側（以下、ローサイドという）に接続されたＮチャネル型ＭＯＳトランジスタ（以下、ＮＭＯＳという）によるスイッチング素子において、ＰＭＯＳに流れるスイッチング電流が過電流になったことを検出する回路であることが記載されている。しかし、ハイサイドに用いられるＰＭＯＳの過電流により検出が可能な故障は、負荷であるインダクタと、負荷を駆動するスイッチング素子の接続端子が、グランド側に短絡した故障（以下、地絡故障という）に限られる。地絡故障以外の故障の一例として、インダクタとスイッチング素子の接続端子が、直流電源の正極側に短絡する故障（以下、天絡故障という）がある。しかし、天絡故障では、ローサイドに用いられるＮＭＯＳに過電流が発生するが、ハイサイドに用いられるＰＭＯＳに過電流が発生しないため、故障が検出出来ない。【０００６】
このように、従来の故障検出回路では単一の故障状態を検出することは可能であるが、複数の故障状態を検出することは考慮されていなかった。【０００７】
上記課題に鑑みて、本発明の主な目的は、複数の故障状態を検出可能な故障検出回路を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、例えば特許請求の範囲に記載の構成を採用する。本願は上記課題を解決する手段を複数含んでいるが、その一例を挙げるならば、
電源からの電力供給を受けて負荷を駆動する負荷駆動回路であって、前記負荷駆動回路は、
前記電源の正極側に接続され、ハイサイド駆動電流を出力するハイサイドスイッチング素子と、
前記電源の負極側に接続され、ローサイド駆動電流を出力するローサイドスイッチング素子と、
前記ハイサイドスイッチング素子と並列に接続され、ハイサイド駆動電流を検出するハイサイド電流検出回路と、
前記ハイサイド電流検出回路の出力結果から、前記負荷駆動回路の故障状態を検出する故障検出回路と、を備え、
前記ハイサイド電流検出回路は、
前記ハイサイドスイッチング素子と異なるゲート信号に応じて動作し、前記ハイサイドスイッチング素子と同種類のデバイスで構成されたハイサイドセンス用スイッチング素子と、を備え、
前記故障検出回路は、
前記ハイサイド電流検出回路の出力結果と、前記ハイサイドスイッチング素子のゲート信号と、前記ハイサイドセンス用スイッチング素子のゲート信号と、を入力として、前記負荷駆動回路と前記負荷の接続端子が、前記電源の正極側と短絡状態、又は、前記電源の負極側と短絡状態であった場合に、それぞれの故障状態を区別して検出すること、
を、特徴とする。
【発明の効果】
【０００９】
本発明によれば、複数の故障状態を検出可能な故障検出回路を提供できる。上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１の実施形態による負荷駆動回路を示すブロック図である。
【図２】本発明の第１の実施形態による電流検出回路の構成の一例を示すブロック図である。
【図３】本発明の第１の実施形態による故障検出回路の構成の一例を示すブロック図である。
【図４】本発明の第１の実施形態による回路動作の一例を示すタイミングチャートである。
【図５】本発明の第２の実施形態による負荷駆動回路の構成の一例を示すブロック図である。
【図６】本発明の第２の実施形態による回路動作の一例を示すタイミングチャートである。
【図７】本発明の第３の実施形態による負荷駆動回路を示すブロック図である。
【図８】本発明の第３の実施形態による電流検出回路の構成の一例を示すブロック図である。
【図９】本発明の第３の実施形態による故障検出回路の構成の一例を示すブロック図である。
【図１０】本発明の第３の実施形態による回路動作の一例を示すタイミングチャートである。
【図１１】本発明の第４の実施形態による負荷駆動回路の構成の一例を示すブロック図である。
【図１２】本発明の第４の実施形態による回路動作の一例を示すタイミングチャートである。
【図１３】本発明の第５の実施形態による負荷駆動回路の構成の一例を示すブロック図である。
【図１４】本発明の第５の実施形態による故障検出回路の構成の一例を示すブロック図である。
【図１５】本発明の第５の実施形態によるハイサイドドライバ構成の回路動作の一例を示すタイミングチャートである。
【図１６】本発明の第５の実施形態によるローサイドドライバ構成の回路動作の一例を示すタイミングチャートである。
【図１７】本発明の第６の実施形態による負荷駆動回路の構成の一例を示すブロック図である。
【図１８】本発明の第６の実施形態によるハイサイドドライバ構成の回路動作の一例を示すタイミングチャートである。
【図１９】本発明の第６の実施形態によるローサイドドライバ構成の回路動作の一例を示すタイミングチャートである。
【図２０】本発明の第７の実施形態による負荷駆動回路の構成の一例を示すブロック図である。
【図２１】本発明の第７の実施形態によるハイサイド電流検出回路の構成の一例を示すブロック図である。
【図２２】本発明の第７の実施形態によるローサイド電流検出回路の構成の一例を示すブロック図である。
【図２３】本発明の第７の実施形態による故障検出回路の構成の一例を示すブロック図である。
【図２４】本発明の第７の実施形態によるハイサイドドライバ構成の回路動作の一例を示すタイミングチャートである。
【図２５】本発明の第７の実施形態によるローサイドドライバ構成の回路動作の一例を示すタイミングチャートである。
【図２６】本発明の第８の実施形態による故障検出回路の構成の一例を示すブロック図である。
【図２７】本発明の第８の実施形態によるハイサイドドライバ構成の回路動作の一例を示すタイミングチャートである。
【図２８】本発明の第８の実施形態によるローサイドドライバ構成の回路動作の一例を示すタイミングチャートである。
【発明を実施するための形態】
【００１１】
以下の各実施形態では、複数の故障状態を検出可能な故障検出回路の構成及び動作について説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態による負荷駆動回路１Ａと電磁負荷２の構成を示すブロック図である。図１に示す負荷駆動回路１Ａは、電磁負荷２と端子ＯＵＴで接続しており、直流電源の正極側ＶＨから電力供給を受け、ゲート信号ＩＮＨ_Ｍでオン/オフを制御し、ＮＭＯＳからなるハイサイドスイッチング素子３と、直流電源のグランド側ＧＮＤから電力供給を受け、ゲート信号ＩＮＬ_Ｍでオン/オフを制御し、ＮＭＯＳからなるローサイドスイッチング素子４と、ハイサイドスイッチング素子３と並列に接続し、ハイサイドスイッチング素子３のドレインとソース間の電圧に比例したセンス電流ＩｓＨを出力する電流検出回路５Ｈと、センス電流ＩｓＨから負荷駆動回路１Ａの故障状態を検出する故障検出回路６Ｈを備えている。また、電磁負荷２のもう一方の端子はＧＮＤと接続した構成（以下、ハイサイドドライバ構成）となっている。
【００１２】
図２は、本発明の第１の実施形態による電流検出回路５Ｈの構成の一例を示すブロック図である。図２に示す電流検出回路５Ｈは、ＩＮＨ_Ｓでオン/オフを制御し、ハイサイドスイッチング素子３と同じプロセスのＮＭＯＳからなるハイサイドセンスＭＯＳ５Ｈ１と、ハイサイドスイッチング素子３のソース端子（ＯＵＴ端子）とセンスＭＯＳ５Ｈ１のソース端子の電圧を同電位にするためのオペアンプとＰＭＯＳからなる仮想短絡回路５Ｈ２を備えている。
【００１３】
図３は、本発明の第１の実施形態による故障検出回路６Ｈの構成の一例を示すブロック図である。図３に示す故障検出回路６Ｈは、ＯＵＴ端子がＧＮＤと短絡した状態（以下、地絡）と、ＯＵＴ端子がＶＨと短絡した状態（以下、天絡）の故障状態を検出する回路であり、電流検出回路５Ｈが出力するセンス電流ＩｓＨが閾値電流ＩｒｅｆＨ以上になったことを検出する比較回路６Ｈ１と、検出期間Ｔｄの生成回路６Ｈ２と、天絡状態と地絡状態と正常状態を判定する判定回路６Ｈ３を備える。
【００１４】
比較検出回路６Ｈ１は、ノイズなどの影響を除去しＤＥＴ_Ｈ信号を出力する時定数Ｄ１のローパスフィルタＬＰＦ１を備え、検出期間Ｔｄの生成回路６Ｈ２は、時定数Ｄ２のローパスフィルタＬＰＦ２を備える。
【００１５】
図４は、本発明の第１の実施形態による負荷駆動回路１Ａの作用を説明するタイミングチャートである。図４に示すタイミングチャートは、本実施形態で検出可能な天絡故障と、地絡故障と、故障の無い状態（以下、正常）の３状態における動作を、図１から図３で定義した各接点における動作波形によって示す。
【００１６】
ハイサイドスイッチング素子３のゲート信号ＩＮＨ_Ｍと、ローサイドスイッチング素子４のゲート信号ＩＮＬ_Ｍは同時にオフするデッドタイム期間Ｔｄｅａｄ以外の期間は交互にオンとオフを繰り返す。ハイサイドセンスＭＯＳ５Ｈのゲート信号ＩＮＨ_Ｓは、ＩＮＨ_Ｍがオンからオフに遷移してから、遅延時間ＤＨだけ遅れてオンからオフに遷移する。そのため、検出期間ＴｄはＩＮＨ_Ｍ＝ＬかつＩＮＨ_Ｓ＝Ｈの期間ＤＨからローパスフィルタＬＰＦ２で発生する遅延Ｄ２だけ減じた期間のパルスとなる。
【００１７】
負荷駆動回路１Ａが故障の無い正常状態であれば、ＩＮＨ_Ｍがオフに遷移して、ＩＮＬ_Ｍがオンに遷移するまでのデッドタイム期間は、ＯＵＴ端子はローサイドスイッチング素子のボディダイオードに流れる還流電流によりＧＮＤより低い電位になる。検出期間ＴｄによりＩＮＨ_Ｓがオンしていると、閾値ＩｒｅｆＨ以上のセンス電流ＩｓＨが発生し、ローパスフィルタＬＰＦ１の時定数Ｄ１だけ遅延が発生して、ＤＥＴ_Ｈ＝Ｈとなる。
【００１８】
負荷駆動回路１Ａが天絡故障の状態であると、ＩＮＨ_Ｍがオフの期間でもＯＵＴ端子はＶＨ付近の電位となり、検出期間ＴｄによりＩＮＨ_Ｓがオンしてもセンス電流ＩｓＨは発生しないため、ＤＥＴ_Ｈ＝Ｌとなる。すなわち、検出期間Ｔｄにおいて、ＤＥＴ_Ｈ＝Ｌのとき、ＶＨ_ＳＨＨ＝Ｈとなり、天絡故障を検出できる。
【００１９】
負荷駆動回路１Ａが地絡故障の状態であると、ＩＮＨ_Ｍがオンの期間でもＯＵＴ端子はＧＮＤ付近の電位となり、ＩＮＨ_ＭとＩＮＨ_Ｓがオフからオンに遷移した瞬間、閾値ＩｒｅｆＨ以上のハイサイドセンス電流ＩｓＨが発生し、検出期間Ｔｄで無いにも関わらず、ローパスフィルタＬＰＦ１の時定数Ｄ１だけ遅延が発生して、ＤＥＴ_Ｈ＝Ｈとなる。すなわち、ＩＮＨ_Ｍ＝Ｈかつ、ＤＥＴ_Ｈ＝Ｈのとき、ＧＮＤ_ＳＨＨ＝Ｈとなり地絡故障を検出できる。
【００２０】
なお、本願におけるタイミングチャートは正常、天絡、地絡などの各故障状態をひとつのタイミングチャートに記載したが、故障状態に時間的な連続性は無く、それぞれが独立した状態で、前の故障状態の検出結果などは引き継がない。
【００２１】
以上、説明したように、本実施形態による負荷駆動回路１Ａにおいて、ハイサイドスイッチング素子３のゲート信号ＩＮＨ_Ｍと、ハイサイドセンスＭＯＳ５Ｈ１のゲート信号ＩＮＨ_Ｓを分離し、ＩＮＨ_ＳをＩＮＨ_Ｍに比べて長い期間オンさせることで、地絡故障に加えて、天絡故障も検出が可能となり、負荷駆動回路の安全性の向上や高信頼化に優位である。
（第２の実施形態）
図５は、本発明の第２の実施形態による負荷駆動回路１Ｂと電磁負荷２の構成を示すブロック図である。図５に示す負荷駆動回路１Ｂは、図１に示す負荷駆動回路１Ａに加え、故障検出回路６Ｈの出力と、負荷駆動回路１Ｂの制御信号ＩＮを入力として、ハイサイドスイッチング素子３のゲート信号ＩＮＨ_Ｍと、ハイサイドセンスＭＯＳ５Ｈ１のゲート信号ＩＮＨ_Ｓと、ローサイドスイッチング素子４のゲート信号ＩＮＬ_Ｍを出力するプリドライバ回路７Ｈを備えている。プリドライバ回路７Ｈは、故障検出回路６Ｈからの入力信号が無ければ、ＩＮ信号がＨからＬに遷移するとき、ＩＮＨ_Ｍをオンからオフに遷移させ、遅延時間ＤＨ後にＩＮＨ_Ｓをオンからオフに遷移させ、デッドタイム期間Ｔｄｅａｄ後にＩＮＬ_Ｍをオフからオンに遷移させる。また、ＩＮ信号がＬからＨに遷移するとき、ＩＮＬ_Ｍをオンからオフに遷移させ、デッドタイム期間Ｔｄｅａｄ後にＩＮＨ_ＭとＩＮＨ_Ｓをオフからオンに遷移させる。
【００２２】
図６は、本発明の第２の実施形態による負荷駆動回路１Ｂの作用を説明するタイミングチャートである。図６に示すタイミングチャートは正常、天絡故障、地絡故障における故障検出回路６の出力信号（ＤＥＴ_Ｈ、ＶＨ_ＳＨＨ、ＧＮＤ_ＳＨＨ）の作用は図４のタイミングチャートと同様であるため、プリドライバ７による負荷駆動回路１Ｂの作用と効果について説明する。
【００２３】
負荷駆動回路１Ｂが正常であるとき、すなわちＩＮＨ_Ｍ＝Ｌかつ、ＩＮＨ_Ｓ＝ＨのときにＤＥＴ_Ｈ＝Ｈを検出し、ＶＨ_ＳＨＨ＝Ｌかつ、ＧＮＤ_ＳＨＨ＝Ｌであれば、正常状態と判定し、プリドライバ７Ｈは、ＩＮＨ_Ｓをオンからオフに、ＩＮＬ_Ｍをオフからオンに遷移させる。これにより、従来のデッドタイム期間Ｔｄｅａｄを短縮できる。デッドタイム期間はローサイドスイッチング素子４のボディダイオードを電流が流れることで発熱が大きくなるため、デッドタイム期間の短縮は負荷駆動回路の発熱量低減に優位である。
【００２４】
負荷駆動回路１Ｂが天絡故障であるとき、すなわちＶＨ_ＳＨＨ＝Ｈにより天絡故障を検出したとき、プリドライバ７ＨはＩＮ信号に関わらず、ＩＮＬ_Ｍをオフに固定する。これにより、ローサイドスイッチング素子がオンしたことで発生する過電流を防止できるため、負荷駆動回路１Ｂの安全性の向上に優位である。
【００２５】
負荷駆動回路１Ｂが地絡故障であるとき、すなわちＧＮＤ_ＳＨＨ＝Ｈにより地絡故障を検出したとき、プリドライバ７ＨはＩＮ信号に関わらず、ＩＮＨ_ＭとＩＮＨ_Ｓをオフに遷移させることで、ハイサイドスイッチング素子がオンし続けることで発生する過電流を防止できるため、負荷駆動回路１Ｂの安全性の向上に優位である。
（第３の実施形態）
図７は、本発明の第３の実施形態による負荷駆動回路１Ｃと電磁負荷２の構成を示すブロック図である。図７に示す負荷駆動回路１Ｃは、電磁負荷２と端子ＯＵＴで接続しており、直流電源のグランド側ＧＮＤから電力供給を受け、ゲート信号ＩＮＬ_Ｍでオン/オフを制御し、ＮＭＯＳからなるローサイドスイッチング素子４と、直流電源の正極側ＶＨから電力供給を受け、ゲート信号ＩＮＨ_Ｍでオン/オフを制御し、ＮＭＯＳからなるハイサイドスイッチング素子３と、ローサイドスイッチング素子４と並列に接続し、ローサイドスイッチング素子４のドレインとソース間の電圧に比例したセンス電流ＩｓＬを出力する電流検出回路５Ｌと、センス電流ＩｓＬから負荷駆動回路１Ｃの故障状態を検出する故障検出回路６Ｌを備えている。また、電磁負荷２のもう一方の端子はＶＨと接続した構成（以下、ローサイドドライバ構成）となっている。
【００２６】
図８は、本発明の第３の実施形態による電流検出回路５Ｌの構成の一例を示すブロック図である。図８に示す電流検出回路５Ｌは、ＩＮＬ_Ｓでオン/オフを制御し、ローサイドスイッチング素子４と同じプロセスのＮＭＯＳからなるローサイドセンスＭＯＳ５Ｌ１と、ローサイドスイッチング素子４のドレイン端子（ＯＵＴ端子）とローサイドセンスＭＯＳ５Ｌ１のドレイン端子の電圧を同電位にするためのオペアンプとＮＭＯＳからなる仮想短絡回路５Ｌ２と、ローサイドセンスＭＯＳ５Ｌ１を流れた電流を折り返してＩｓＬを出力するカレントミラー回路５Ｌ３を備えている。
【００２７】
図９は、本発明の第３の実施形態による故障検出回路６Ｌの構成の一例を示すブロック図である。図９に示す故障検出回路６Ｌは、ＯＵＴ端子がＧＮＤと短絡した状態（以下、地絡）と、ＯＵＴ端子がＶＨと短絡した状態（以下、天絡）の故障状態を検出する回路であり、電流検出回路５Ｌが出力するセンス電流ＩｓＬが閾値電流ＩｒｅｆＬ以上になったことを検出する比較回路６Ｌ１と、検出期間Ｔｄの生成回路６Ｌ２と、天絡状態と地絡状態と正常状態を判定する判定回路６Ｌ３を備える。
【００２８】
比較検出回路６Ｌ１は、ノイズなどの影響を除去しＤＥＴ_Ｌ信号を出力する時定数Ｄ１のローパスフィルタＬＰＦ１を備え、検出期間Ｔｄの生成回路６Ｌ２は、時定数Ｄ２のローパスフィルタＬＰＦ２を備える。
【００２９】
図１０は、本発明の第３の実施形態による負荷駆動回路１Ｃの作用を説明するタイミングチャートである。図１０に示すタイミングチャートは、本実施形態で検出可能な天絡故障と、地絡故障と、故障の無い状態（以下、正常）の３状態における動作を、図７から図９で定義した各接点における動作波形によって示す。
【００３０】
ローサイドスイッチング素子４のゲート信号ＩＮＬ_Ｍと、ハイサイドスイッチング素子３のゲート信号ＩＮＨ_Ｍは同時にオフするデッドタイム期間Ｔｄｅａｄ以外の期間は交互にオンとオフを繰り返す。ローサイドセンスＭＯＳ５Ｌ１のゲート信号ＩＮＬ_Ｓは、ＩＮＬ_Ｍがオンからオフに遷移してから、遅延時間ＤＬだけ遅れてオンからオフに遷移する。そのため、検出期間ＴｄはＩＮＬ_Ｍ＝ＬかつＩＮＬ_Ｓ＝Ｈの期間ＤＬからローパスフィルタＬＰＦ２で発生する遅延Ｄ２だけ減じた期間のパルスとなる。
【００３１】
負荷駆動回路１Ｃが故障の無い正常状態であれば、ＩＮＬ_Ｍがオフに遷移して、ＩＮＨ_Ｍがオンに遷移するまでのデッドタイム期間は、ＯＵＴ端子はハイサイドスイッチング素子のボディダイオードに流れる還流電流によりＶＨより高い電位になるため、検出期間ＴｄによりＩＮＬ_Ｓがオンしていると、閾値ＩｒｅｆＬ以上のセンス電流ＩｓＬが発生し、ローパスフィルタＬＰＦ２の時定数Ｄ２だけ遅延が発生して、ＤＥＴ_Ｌ＝Ｈとなる。
【００３２】
負荷駆動回路１Ｃが天絡故障の状態であると、ＩＮＬ_Ｍがオンの期間でもＯＵＴ端子はＶＨ付近の電位となり、ＩＮＬ_ＭとＩＮＬ_Ｓがオフからオンに遷移した瞬間、閾値ＩｒｅｆＬ以上のセンス電流ＩｓＬが発生し、検出期間Ｔｄで無いにも関わらず、ローパスフィルタＬＰＦ１の時定数Ｄ１だけ遅延が発生して、ＤＥＴ_Ｌ＝Ｈとなる。すなわち、ＩＮＬ_Ｍ＝Ｈかつ、ＤＥＴ_Ｌ＝Ｈのとき、ＶＨ_ＳＨＬ＝Ｈとなり天絡故障を検出できる。
【００３３】
負荷駆動回路１Ｃが地絡故障の状態であると、ＩＮＬ_Ｍがオフの期間でもＯＵＴ端子はＧＮＤ付近の同電位となり、検出期間ＴｄによりＩＮＬ_Ｓがオンしてもセンス電流ＩｓＬは発生しないため、ＤＥＴ_Ｌ＝Ｌとなる。すなわち、検出期間Ｔｄにおいて、ＤＥＴ_Ｌ＝Ｌのとき、ＧＮＤ_ＳＨＬ＝Ｈとなり、地絡故障を検出できる。
【００３４】
以上、説明したように、本実施形態による負荷駆動回路１Ｃにおいて、ローサイドスイッチング素子のゲート信号ＩＮＬ_Ｍと、ローサイドセンスＭＯＳのゲート信号ＩＮＬ_Ｓを分離し、ＩＮＬ_ＳをＩＮＬ_Ｍに比べて長い期間オンさせることで、天絡故障に加えて、地絡故障も検出が可能となり、負荷駆動回路の安全性の向上や高信頼化に優位である。
（第４の実施形態）
図１１は、本発明の第４の実施形態による負荷駆動回路１Ｄと電磁負荷２の構成を示すブロック図である。図１１に示す負荷駆動回路１Ｄは、図７に示す負荷駆動回路１Ｃに加え、故障検出回路６Ｌの出力と、負荷駆動回路１Ｄの制御信号ＩＮを入力として、ローサイドスイッチング素子４のゲート信号ＩＮＬ_Ｍと、ローサイドセンスＭＯＳ５Ｌ１のゲート信号ＩＮＬ_Ｓと、ハイサイドスイッチング素子３のゲート信号ＩＮＨ_Ｍを出力するプリドライバ回路７Ｌを備えている。プリドライバ回路７Ｌは、故障検出回路６Ｌからの入力信号が無ければ、ＩＮ信号がＨからＬに遷移するとき、ＩＮＬ_Ｍをオンからオフに遷移させ、遅延時間ＤＬ後にＩＮＬ_Ｓをオンからオフに遷移させ、デッドタイム期間Ｔｄｅａｄ後にＩＮＨ_Ｍをオフからオンに遷移させる。また、ＩＮ信号がＬからＨに遷移するとき、ＩＮＨ_Ｍをオンからオフに遷移させ、デッドタイム期間Ｔｄｅａｄ後にＩＮＬ_ＭとＩＮＬ_Ｓをオフからオンに遷移させる。
【００３５】
図１２は、本発明の第４の実施形態による負荷駆動回路１Ｄの作用を説明するタイミングチャートである。図１２に示すタイミングチャートは正常、天絡故障、地絡故障における故障検出回路６Ｌの出力信号（ＤＥＴ_Ｌ、ＶＨ_ＳＨＬ、ＧＮＤ_ＳＨＬ）の作用は図１０のタイミングチャートと同様であるため、プリドライバ７Ｌによる負荷駆動回路１Ｄの作用と効果について説明する。
【００３６】
負荷駆動回路１Ｄが正常であるとき、すなわちＩＮＬ_Ｍ＝Ｌかつ、ＩＮＬ_Ｓ＝ＨのときにＤＥＴ_Ｌ＝Ｈを検出し、ＧＮＤ_ＳＨＬ＝Ｌかつ、ＶＨ_ＳＨＬ＝Ｌであれば、正常状態と判定し、ＩＮＬ_Ｓをオンからオフに、ＩＮＨ_Ｍをオフからオンに遷移させる。これにより、従来のデッドタイム期間Ｔｄｅａｄを短縮できる。デッドタイム期間はハイサイドスイッチング素子３のボディダイオードを電流が流れることで発熱が大きくなるため、デッドタイム期間の短縮は負荷駆動回路の発熱量低減に優位である。
【００３７】
負荷駆動回路１Ｄが地絡故障であるとき、すなわち故障検出回路６Ｌが、ＧＮＤ_ＳＨＬ＝Ｈにより地絡故障を検出したとき、プリドライバ７ＬはＩＮ信号に関わらず、ＩＮＨ_ＭとＩＮＨ_Ｓをオフに固定することで、ハイサイドスイッチング素子がオンしたことで発生する過電流を防止できる。これにより、負荷駆動回路１Ｄの安全性の向上に優位である。
【００３８】
負荷駆動回路１Ｄが天絡故障であるとき、すなわち故障検出回路６Ｌが、ＶＨ_ＳＨＬ＝Ｈにより天絡故障を検出したとき、プリドライバ７ＬはＩＮ信号に関わらず、ＩＮＬ_ＭとＩＮＬ_Ｓをオフに遷移させることで、ローサイドスイッチング素子がオンし続けることで発生する過電流を防止できる。これにより、負荷駆動回路１Ｄの安全性の向上に優位である。
（第５の実施形態）
図１３は本発明の第５の実施形態による負荷駆動回路１Ｅと電磁負荷２の構成を示すブロック図である。図１３に示す負荷駆動回路１Ｅは、電磁負荷２と端子ＯＵＴで接続しており、直流電源の正極側ＶＨから電力供給を受け、ゲート信号ＩＮＨ_Ｍでオン/オフを制御し、ＮＭＯＳからなるハイサイドスイッチング素子３と、直流電源のグランド側ＧＮＤから電力供給を受け、ゲート信号ＩＮＬ_Ｍでオン/オフを制御し、ＮＭＯＳからなるローサイドスイッチング素子４と、ハイサイドスイッチング素子３と並列に接続し、ハイサイドスイッチング素子３のドレインとソース間の電圧に比例したセンス電流ＩｓＨを出力する電流検出回路５Ｈと、ローサイドスイッチング素子４と並列に接続し、ローサイドスイッチング素子４のドレインとソース間の電圧に比例したセンス電流ＩｓＬを出力する電流検出回路５Ｌと、ハイサイドセンス電流ＩｓＨとローサイドセンス電流ＩｓＬから負荷駆動回路１Ｅの故障状態を検出する故障検出回路６を備えている。
【００３９】
また、電磁負荷２のもう一方の端子が、ＶＨと接続したローサイドドライバ構成と、ＧＮＤと接続したハイサイドドライバ構成をＣＯＮＦＩＧ信号により選択可能な構成となっている。
【００４０】
また、図１３のハイサイド電流検出回路５Ｈと、ローサイド電流検出回路５Ｌは、図２のハイサイド電流検出回路５Ｈと図８のローサイド電流検出回路５Ｌと同じ構成と作用である。
【００４１】
図１４に本発明の第５の実施形態による故障検出回路６の構成の一例を示すブロック図である。図１４に示す故障検出回路６は、図３のハイサイド故障検出回路６Ｈと、図９のローサイド故障検出回路６Ｌと、ＣＯＮＦＩＧ信号によって、ハイサイド故障検出回路６Ｈの検出期間Ｔｄ生成回路６Ｈ２の入力を切り替えるセレクタ６１と、ローサイド故障検出回路６Ｌの検出期間Ｔｄ生成回路６Ｌ２の入力を切り替えるセレクタ６２を備える。ＣＯＮＦＩＧ信号は、負荷駆動回路１Ｅを制御する装置で、ハイサイドドライバ構成の場合はＣＯＮＦＩＧ＝Ｈを、ローサイドドライバ構成の場合はＣＯＮＦＩＧ＝Ｌを設定するため、ＣＯＮＧＩＦ＝Ｈ時は、セレクタ６１及びセレクタ６２のＨ端子の信号を選択し、ＣＯＮＦＩＧ＝Ｌ時は、セレクタ６１及びセレクタ６２のＬ端子の信号を選択する。
【００４２】
図１５に本発明の第５の実施形態によるハイサイドドライバ構成におけるタイミングチャートの一例を示す。ハイサイドドライバ構成のため、ＣＯＮＦＩＧ＝Ｈが設定されている。
【００４３】
負荷駆動回路１Ｅの、故障検出回路６のハイサイド故障検出回路６Ｈの作用は第１の実施形態の図４と同じであるため、ローサイド故障検出回路６Ｌの作用について説明する。
【００４４】
負荷駆動回路１Ｅが故障の無い正常状態であれば、ハイサイドドライバ構成において、ＩＮＬ_Ｍがオンからオフに遷移した後、デッドタイム期間Ｔｄｅａｄで、ＩＮＨ_ＭとＩＮＨ_Ｓがオフからオンに遷移し、遅延時間ＤＬ後に、ＩＮＬ_Ｓがオンからオフに遷移する。ＩＮＨ_ＭがオンかつＩＮＬ_Ｍがオフのローサイド故障検出回路６Ｌの検出期間Ｔｄにおいては、ＯＵＴ端子はＶＨ付近の電位となっているため、ＩＮＨ_Ｓがオンによりハイサイドセンス電流ＩｓＨは閾値電流ＩｒｅｆＨ以下だが、ＩＮＬ_Ｓがオンによりローサイドセンス電流ＩｓＬは閾値電流ＩｒｅｆＬ以上となり、ＬＰＦ１の時定数Ｄ１だけ遅延が発生してＤＥＴ_Ｌ＝Ｈとなる。
【００４５】
負荷駆動回路１Ｅが天絡故障の状態であると、ＯＵＴ端子はＶＨ付近の電位となり、ローサイド故障検出回路６Ｌの検出期間Ｔｄにおいては、正常状態と同様にハイサイドセンス電流ＩｓＨは閾値電流ＩｒｅｆＨ以下だが、ローサイドセンス電流ＩｓＬは閾値電流ＩｒｅｆＬ以上となり、ＬＰＦ１の時定数Ｄ１だけ遅延が発生してＤＥＴ_Ｌ＝Ｈとなるため、故障を検出できない。しかし、ＩＮＨ_Ｍがオンからオフに遷移して、デッドタイム期間Ｔｄｅａｄ後にＩＮＬ_ＭとＩＮＬ_Ｓがオフからオンに遷移した瞬間、ローサイドセンス電流ＩｓＬに閾値ＩｒｅｆＬを以上の電流が発生し、ローパスフィルタＬＰＦ１の時定数Ｄ１の遅延の後、検出期間Ｔｄで無いにも関わらず、ＤＥＴ_Ｌ＝Ｈとなる。すなわち、ＩＮＬ_Ｍ＝Ｈかつ、ＤＥＴ_Ｌ＝Ｈのとき、ＶＨ_ＳＨＬ＝Ｈとなり天絡故障を検出できる。
【００４６】
負荷駆動回路１Ｅが地絡故障の状態であると、ＯＵＴ端子はＧＮＤ付近の電位となり、検出期間ＴｄによりＩＮＬ_Ｓがオンしてもセンス電流ＩｓＬは発生しないため、ＤＥＴ_Ｌ＝Ｌとなる。すなわち、検出期間Ｔｄにおいて、ＤＥＴ_Ｌ＝Ｌのとき、ＧＮＤ_ＳＨＬ＝Ｈとなり、地絡故障を検出できる。
【００４７】
図１６に本発明の第５の実施形態によるローサイドドライバ構成におけるタイミングチャートの一例を示す。ローサイドドライバ構成のため、ＣＯＮＦＩＧ＝Ｌが設定されている。
【００４８】
負荷駆動回路１Ｅの、故障検出回路６のローサイド故障検出回路６Ｌの作用は第１の実施形態の図１０と同じであるため、ハイサイド故障検出回路６Ｈの作用について説明する。
【００４９】
負荷駆動回路１Ｅが故障の無い正常状態であれば、ローサイドドライバ構成において、ＩＮＨ_Ｍがオンからオフに遷移した後、デッドタイム期間Ｔｄｅａｄで、ＩＮＬ_ＭとＩＮＬ_Ｓがオフからオンに遷移し、遅延時間ＤＨで、ＩＮＨ_Ｓがオンからオフに遷移する。ＩＮＨ_ＭがオフかつＩＮＬ_Ｍがオンのハイサイド故障検出回路６Ｈの検出期間Ｔｄにおいては、ＯＵＴ端子はＧＮＤ付近の電位となっているため、ＩＮＬ_Ｓがオンによりローサイドセンス電流ＩｓＬは閾値電流ＩｒｅｆＬ以下だが、ＩＮＨ_Ｓがオンによりハイサイドセンス電流ＩｓＨは閾値電流ＩｒｅｆＨ以上となり、ＬＰＦ１の時定数Ｄ１だけ遅延が発生してＤＥＴ_Ｈ＝Ｈとなる。
【００５０】
負荷駆動回路１Ｅが地絡故障の状態であると、ＯＵＴ端子はＧＮＤ付近の電位となり、ハイサイド故障検出回路６Ｈの検出期間Ｔｄにおいては、正常状態と同様にローサイドセンス電流ＩｓＬは閾値電流ＩｒｅｆＬ以下だが、ハイサイドセンス電流ＩｓＨは閾値電流ＩｒｅｆＨ以上となり、ＬＰＦ１の時定数Ｄ１だけ遅延が発生してＤＥＴ_Ｈ＝Ｈとなるため、故障を検出できない。しかし、ＩＮＬ＿Ｍがオンからオフに遷移して、デッドタイム期間Ｔｄｅａｄ後にＩＮＨ_ＭとＩＮＨ_Ｓがオフからオンに遷移した瞬間、ハイサイドセンス電流ＩｓＨに閾値ＩｒｅｆＨを以上の電流が発生し、ローパスフィルタＬＰＦ１の時定数Ｄ１の遅延の後、検出期間Ｔｄで無いにも関わらず、ＤＥＴ_Ｈ＝Ｈとなる。すなわち、ＩＮＨ_Ｍ＝Ｈかつ、ＤＥＴ_Ｈ＝Ｈのとき、ＧＮＤ_ＳＨＨ＝Ｈとなり地絡故障を検出できる。
【００５１】
負荷駆動回路１Ｅが天絡故障の状態であると、ＯＵＴ端子はＶＨ付近の電位となり、検出期間ＴｄによりＩＮＨ_Ｓがオンしてもセンス電流ＩｓＨは発生しないため、ＤＥＴ＿Ｈ＝Ｌとなる。すなわち、検出期間Ｔｄにおいて、ＤＥＴ_Ｈ＝Ｌのとき、ＶＨ_ＳＨＨ＝Ｈとなり、地絡故障を検出できる。
【００５２】
以上、説明したように、本実施形態による負荷駆動回路１Ｅにおいては、ハイサイド故障検出回路６Ｈとローサイド故障検出回路６Ｌを用いて、それぞれ天絡故障と地絡故障を検出が可能である。よって、相互の故障検出結果を比較することで、故障検出回路の異常を検出することが可能となり、負荷駆動回路１Ｅの更なる高信頼化に優位である。また、ハイサイドドライバ構成とローサイドドライバ構成をＣＯＮＦＩＧ信号で切り替えることで、電磁負荷２の接続先の電源に拠らない故障検知が可能になることで、負荷駆動回路１Ｅのフレキシブル化に優位である。
（第６の実施形態）
図１７に本発明の第６の実施形態による負荷駆動回路１Ｆと電磁負荷２の構成を示すブロック図である。図１７に示す負荷駆動回路１Ｆは、図１３に示す負荷駆動回路１Ｅに加え、故障検出回路６の出力と、負荷駆動回路１Ｆの制御信号ＩＮと、ドライバ構成信号ＣＯＮＦＩＧを入力として、ハイサイドスイッチング素子３のゲート信号ＩＮＨ_Ｍと、ハイサイドセンスＭＯＳ５Ｈ１のゲート信号ＩＮＨ_Ｓと、ローサイドスイッチング素子４のゲート信号ＩＮＬ_Ｍと、ローサイドセンスＭＯＳ５Ｌ１のゲート信号ＩＮＬ_Ｓを出力するプリドライバ回路７を備えている。
【００５３】
プリドライバ回路７は、ハイサイドドライバ構成のとき、故障検出回路６からの入力信号が無ければ、ＩＮ信号がＨからＬに遷移するとき、ＩＮＨ_Ｍをオンからオフに遷移させ、遅延ＤＨ後にＩＮＨ_Ｓをオンからオフに遷移させ、デッドタイム期間Ｔｄｅａｄ後にＩＮＬ_ＭとＩＮＬ_Ｓをオフからオンに遷移させる。また、ＩＮ信号がＬからＨに遷移するとき、ＩＮＬ_Ｍをオンからオフに遷移させ、デッドタイム期間Ｔｄｅａｄ後にＩＮＨ_ＭとＩＮＨ_Ｓをオフからオンに遷移させ、遅延ＤＬ後にＩＮＬ_Ｓをオンからオフに遷移させる。
【００５４】
ローサイドドライバ構成のとき、故障検出回路６からの入力信号が無ければ、ＩＮ信号がＨからＬに遷移するとき、ＩＮＬ_Ｍをオンからオフに遷移させ、遅延ＤＬ後にＩＮＬ_Ｓをオンからオフに遷移させ、デッドタイム期間Ｔｄｅａｄ後にＩＮＨ_ＭとＩＮＨ_Ｓをオフからオンに遷移させる。また、ＩＮ信号がＬからＨに遷移するとき、ＩＮＨ_Ｍをオンからオフに遷移させ、デッドタイム期間Ｔｄｅａｄ後にＩＮＬ_ＭとＩＮＬ_Ｓをオフからオンに遷移させ、遅延ＤＨ後にＩＮＨ_Ｓをオンからオフに遷移させる。
【００５５】
図１８は、本発明の第６の実施形態によるハイサイドドライバ構成における負荷駆動回路１Ｆの作用を説明するタイミングチャートの一例を示す。図１８に示すタイミングチャートは正常、天絡故障、地絡故障における故障検出回路６の作用は図１５のタイミングチャートと同様であるため、プリドライバ７による負荷駆動回路１Ｆの作用と効果について説明する。
【００５６】
負荷駆動回路１Ｆが正常状態であるとき、入力信号ＩＮがローからハイに遷移し、検出期間ＴｄのときにＤＥＴ_Ｌ＝Ｈを検出し、ＧＮＤ_ＳＨＨ＝Ｌかつ、ＧＮＤ_ＳＨＬ＝Ｌかつ、ＶＨ_ＳＨＨ＝Ｌかつ、ＶＨ_ＳＨＬ＝Ｌであれば、正常状態と判定し、ＩＮＬ_Ｓをオンからオフに遷移させる。入力信号ＩＮがハイからローに遷移し、検出期間ＴｄのときにＤＥＴ_Ｈ＝Ｈを検出し、ＧＮＤ_ＳＨＨ＝Ｌかつ、ＧＮＤ_ＳＨＬ＝Ｌかつ、ＶＨ_ＳＨＨ＝Ｌかつ、ＶＨ_ＳＨＬ＝Ｌであれば、正常状態と判定し、ＩＮＨ_Ｓをオンからオフに遷移させ、ＩＮＬ_ＭとＩＮＬ_Ｓをオフからオンに遷移させることで従来のデッドタイム期間Ｔｄｅａｄを短縮できる。デッドタイム期間はローサイドスイッチング素子４のボディダイオードを電流が流れることで発熱が大きくなるため、デッドタイム期間の短縮は負荷駆動回路の発熱量低減に優位である。
【００５７】
負荷駆動回路１Ｆが天絡故障の状態で、故障検出回路６が、ＶＨ_ＳＨＨ＝Ｈにより天絡故障を検出したとき、プリドライバ７はＩＮ信号に関わらず、ＩＮＬ_ＭとＩＮＬ_Ｓをオフに固定することで、ローサイドスイッチング素子がオンして発生する過電流を防止できるため、負荷駆動回路１Ｆの安全性の向上に優位である。
【００５８】
負荷駆動回路１Ｆが地絡故障の状態で、故障検出回路６が、ＧＮＤ_ＳＨＨ＝Ｈにより地絡故障を検出したとき、プリドライバ７はＩＮ信号に関わらず、ＩＮＨ_ＭとＩＮＨ_Ｓをオフに遷移させることで、ハイサイドスイッチング素子がオンし続けることで発生する過電流を防止できるため、負荷駆動回路１Ｆの安全性の向上に優位である。
【００５９】
図１９に本発明の第６の実施形態によるローサイドドライバ構成におけるタイミングチャートの一例を示す。図１９に示すタイミングチャートは正常、天絡故障、地絡故障における故障検出回路６の作用は図１６のタイミングチャートと同様であるため、プリドライバ７による負荷駆動回路１Ｆの作用と効果について説明する。
【００６０】
負荷駆動回路１Ｆが正常状態であるとき、入力信号ＩＮがローからハイに遷移し、検出期間ＴｄのときにＤＥＴ_Ｈ＝Ｈを検出し、ＧＮＤ_ＳＨＨ＝Ｌかつ、ＧＮＤ_ＳＨＬ＝Ｌかつ、ＶＨ_ＳＨＨ＝Ｌかつ、ＶＨ_ＳＨＬ＝Ｌであれば、正常状態と判定し、ＩＮＨ_Ｓをオンからオフに遷移させる。入力信号ＩＮがハイからローに遷移し、検出期間ＴｄのときにＤＥＴ_Ｌ＝Ｈを検出し、ＧＮＤ_ＳＨＨ＝Ｌかつ、ＧＮＤ_ＳＨＬ＝Ｌかつ、ＶＨ_ＳＨＨ＝Ｌかつ、ＶＨ_ＳＨＬ＝Ｌであれば、正常状態と判定し、ＩＮＬ_Ｓをオンからオフに遷移させ、ＩＮＨ_ＭとＩＮＨ_Ｓをオフからオンに遷移させることで従来のデッドタイム期間Ｔｄｅａｄを短縮できる。デッドタイム期間はハイサイドスイッチング素子３のボディダイオードを電流が流れることで発熱が大きくなるため、デッドタイム期間の短縮は負荷駆動回路の発熱量低減に優位である。
【００６１】
負荷駆動回路１Ｆが地絡故障の状態で、故障検出回路６が、ＧＮＤ_ＳＨＬ＝Ｈにより地絡故障を検出したとき、プリドライバ７はＩＮ信号に関わらず、ＩＮＨ_ＭとＩＮＨ_Ｓをオフに固定することで、ハイサイドスイッチング素子がオンして発生する過電流を防止できるため、負荷駆動回路１Ｆの安全性の向上に優位である。
【００６２】
負荷駆動回路１Ｆが天絡故障の状態で、故障検出回路６が、ＶＨ_ＳＨＬ＝Ｈにより天絡故障を検出したとき、プリドライバ７はＩＮ信号に関わらず、ＩＮＬ_ＭとＩＮＬ_Ｓをオフに遷移させることで、ローサイドスイッチング素子がオンし続けることで発生する過電流を防止できるため、負荷駆動回路１Ｆの安全性の向上に優位である。
（第７の実施形態）
図２０に本発明の第７の実施形態による負荷駆動回路１Ｇと電磁負荷２の構成を示すブロック図である。
【００６３】
図２０に示す負荷駆動回路１Ｇは、電磁負荷２と端子ＯＵＴで接続しており、直流電源の正極側ＶＨから電力供給を受け、ゲート信号ＩＮＨ_Ｍでオン/オフを制御し、ＮＭＯＳからなるハイサイドスイッチング素子３と、直流電源のグランド側ＧＮＤから電力供給を受け、ゲート信号ＩＮＬ_Ｍでオン/オフを制御し、ＮＭＯＳからなるローサイドスイッチング素子４と、ハイサイドスイッチング素子３と並列に接続し、ハイサイドスイッチング素子３のドレインとソース間の電圧に比例したセンス電流ＩｓＨを出力する電流検出回路１０Ｈと、ローサイドスイッチング素子４と並列に接続し、ハイサイドスイッチング素子４のドレインとソース間の電圧に比例したセンス電流ＩｓＬを出力する電流検出回路１０Ｌと、ハイサイドセンス電流ＩｓＨとローサイドセンス電流ＩｓＬから負荷駆動回路１Ｇの故障状態を検出する故障検出回路６Ａと、負荷駆動回路１Ｇが負荷を駆動していない期間で、任意のタイミングで設定された診断期間にＨを出力するＤＩＡＧ信号を受けて、ハイサイドスイッチング素子３のゲート信号ＩＮＨ_Ｍとローサイドスイッチング素子４のゲート信号ＩＮＬ_Ｍをオフに固定する論理回路９を備えている。
【００６４】
また、電磁負荷２のもう一方の端子が、ＶＨと接続したローサイドドライバ構成と、ＧＮＤと接続したハイサイドドライバ構成をＣＯＮＦＩＧ信号で選択可能な構成となっている。
【００６５】
図２１に本発明の第７の実施形態によるハイサイド電流検出回路１０Ｈの構成の一例を示すブロック図である。
【００６６】
図２１に示すハイサイド電流検出回路１０Ｈは、常時オンでハイサイドスイッチング素子３と同じプロセスのＮＭＯＳからなる第一のハイサイドセンスＭＯＳ１０Ｈ１と、第一のハイサイドセンスＭＯＳ１０Ｈ１と端子ＯＵＴの間に直列に挿入されて、ゲート信号ＩＮＨ_Ｓでオン/オフを制御されたハイサイドスイッチング素子３と同じプロセスのＮＭＯＳからなる第二のハイサイドセンスＭＯＳ１０Ｈ２と、第一のハイサイドセンスＭＯＳ１０Ｈ１と並列に接続し、常時オンでハイサイドスイッチング素子３と同じプロセスのＮＭＯＳからなる第三のハイサイドセンスＭＯＳ１０Ｈ３と、第一のハイサイドセンスＭＯＳ１０Ｈ１と第二のハイサイドセンスＭＯＳ１０Ｈ２の中点と第三のハイサイドセンスＭＯＳのソース端子を同電位にするためのオペアンプとＰＭＯＳからなる仮想短絡回路１０Ｈ４を備えている。
【００６７】
図２２に本発明の第７の実施形態によるローサイド電流検出回路１０Ｌの構成の一例を示すブロック図である。
【００６８】
図２２に示すハイサイド電流検出回路１０Ｌは、常時オンでローサイドスイッチング素子４と同じプロセスのＮＭＯＳからなる第一のローサイドセンスＭＯＳ１０Ｌ１と、第一のローサイドセンスＭＯＳ１０Ｌ１と端子ＯＵＴの間に直列に挿入されて、ゲート信号ＩＮＬ_Ｓでオン/オフを制御されたローサイドスイッチング素子４と同じプロセスのＮＭＯＳからなる第二のローサイドセンスＭＯＳ１０Ｌ２と、第一のローサイドセンスＭＯＳ１０Ｌ１と並列に接続し、常時オンでローサイドスイッチング素子４と同じプロセスのＮＭＯＳからなる第三のローサイドセンスＭＯＳ１０Ｌ３と、第一のローサイドセンスＭＯＳ１０Ｌ１と第二のローサイドセンスＭＯＳ１０Ｌ２の中点と第三のローサイドセンスＭＯＳのドレイン端子を同電位にするためのオペアンプとＮＭＯＳからなる仮想短絡回路１０Ｌ４を備えている。
【００６９】
図２３に本発明の第７の実施形態による故障検出回路６Ａの構成の一例を示すブロック図である。
【００７０】
図２３に示す故障検出回路６Ａは、負荷駆動回路１Ｇが通常の負荷駆動中の故障検出回路である、図１４に示す故障検出回路６と、負荷を駆動していない期間でシステムから要求された診断期間中に動作する、ＯＦＦ時故障検出回路６Ａ１を備える。
【００７１】
ＯＦＦ時故障検出回路６Ａ１は、診断期間中に故障検出回路６の出力（ＶＨ_ＳＨＨ、ＶＨ_ＳＨＬ、ＧＮＤ_ＳＨＨ、ＧＮＤ_ＳＨＬ）をＬに固定する論理回路６Ａ２と、ハイサイドセンス電流ＩｓＨと閾値電流ＩｒｅｆＨを比較して、ＩｓＨがＩｒｅｆＨ以上を検出した立上りエッジに対してＨを出力し、ＤＩＡＧ＝ＬのときはＬを出力するラッチ回路６Ａ３と、ローサイドセンス電流ＩｓＬと閾値電流ＩｒｅｆＬを比較して、ＩｓＬがＩｒｅｆＬ以上を検出した立上りエッジに対してＨを出力し、ＤＩＡＧ＝ＬのときはＬを出力するラッチ回路６Ａ４と、ラッチ回路６Ａ３と、ラッチ回路６Ａ４の出力から天絡故障、地絡故障、断線故障の故障を判定する判定回路６Ａ５を備える。
【００７２】
図２４に本発明の第７の実施形態によるハイサイドドライバ構成におけるタイミングチャートの一例を示す。図２４に示すタイミングチャートは正常、天絡故障、断線故障における作用と効果について説明する。
【００７３】
ハイサイドドライバ構成なので、ＣＯＮＦＩＧ信号はＨを出力しており、診断期間中なので、ＤＩＡＧ信号はＨであるため、ハイサイドスイッチング素子３のゲート信号ＩＮＨ_Ｍと、ローサイドスイッチング素子４のゲート信号ＩＮＬ_Ｍはオフに固定され、ハイサイドセンスＭＯＳ１０Ｈ３のゲート信号ＩＮＨ_Ｓと、ローサイドセンスＭＯＳ１０Ｌ３のゲート信号ＩＮＬ_Ｓを交互にオン/オフさせる。
【００７４】
負荷駆動回路１Ｇが正常状態であるとき、ＯＵＴ端子はＧＮＤ付近の電位であるため、ＩＮＨ_Ｓがオンのとき、ハイサイドセンス電流ＩｓＨは閾値電流ＩｒｅｆＨ以上となり、ラッチ回路６Ａ３はＨを出力する。ＩＮＬ_Ｓがオンのとき、ローサイドセンス電流ＩｓＬは閾値電流ＩｒｅｆＬ以下となり、ラッチ回路６Ａ４はＬを出力する。このとき、判定回路６Ａ５にて、ラッチ回路６Ａ３とラッチ回路６Ａ４の出力から、負荷駆動回路１Ｇを正常状態と判定する。
【００７５】
負荷駆動回路１Ｇが天絡状態であるとき、ＯＵＴ端子はＶＨ付近の電位であるため、ＩＮＨ_Ｓがオンのとき、ハイサイドセンス電流ＩｓＨは閾値電流ＩｒｅｆＨ以下となり、ラッチ回路６Ａ３はＬを出力する。ＩＮＬ_がオンのとき、ローサイドセンス電流ＩｓＬは閾値電流ＩｒｅｆＬ以上となり、ラッチ回路６Ａ４はＨを出力する。このとき、判定隘路６Ａ５にて、ラッチ回路６Ａ３とラッチ回路６Ａ４の出力から、ＶＨ_ＳＨＤ＝Ｈとなり、負荷駆動回路１Ｇを天絡状態と判定する。
【００７６】
負荷駆動回路１Ｇが断線状態であるとき、ＯＵＴ端子はハイインピーダンスであるため、ＩＮＨ_ＳがオンのときはＶＨ付近の電位に、ＩＮＬ_ＳがオンのときはＧＮＤ付近の電位となる。ＩＮＨ_Ｓがオンからオフに、ＩＮＬ_Ｓがオフからオンに遷移したとき、ＯＵＴ端子はＶＨ付近の電位からＧＮＤ付近の電位に遷移するためＩＮＬ_Ｓに瞬間的にＩｒｅｆＬ以上の電流が発生し、ラッチ回路６Ａ４はＨを出力する。ＩＮＬ_Ｓがオンからオフに、ＩＮＨ_Ｓがオフからオンに遷移したとき、ＯＵＴ端子はＧＮＤ付近の電位からＶＨ付近の電位に遷移するためＩＮＨ_Ｓに瞬間的にＩｒｅｆＨ以上の電流が発生し、ラッチ回路６Ａ３はＨを出力する。このとき、判定回路６Ａ５にてラッチ回路６Ａ３とラッチ回路６Ａ４の出力から、ＯＰＥＮ＝Ｈとなり、負荷駆動回路１Ｇを断線状態と判定する。
【００７７】
図２５に本発明の第７の実施形態によるローサイドドライバ構成におけるタイミングチャートの一例を示す。図２５に示すタイミングチャートは正常、地絡故障、断線故障における作用と効果について説明する。
【００７８】
ローサイドドライバ構成なので、ＣＯＮＦＩＧ信号はＬを出力しており、診断期間中なので、ＤＩＡＧ信号はＨを出力しているため、ハイサイドスイッチング素子３のゲート信号ＩＮＨ_Ｍと、ローサイドスイッチング素子４のゲート信号ＩＮＬ_Ｍはオフに固定され、ハイサイドセンスＭＯＳ１０Ｈ３のゲート信号ＩＮＨ_Ｓと、ローサイドセンスＭＯＳ１０Ｌ３のゲート信号ＩＮＬ_Ｓを相互にオン/オフさせる。
【００７９】
負荷駆動回路１Ｇが正常状態であるとき、ＯＵＴ端子はＶＨ付近の電位であるため、ＩＮＬ_Ｓがオンのとき、ローサイドセンス電流ＩｓＬは閾値電流ＩｒｅｆＬ以上となりラッチ回路６Ａ４はＨを出力し、ＩＮＨ_Ｓがオンのとき、ハイサイドセンス電流ＩｓＨは閾値電流ＩｒｅｆＨ以下となりラッチ回路６Ａ３はＬを出力する。このとき、判定回路６Ａ５にて、ラッチ回路６Ａ３とラッチ回路６Ａ４の出力から、負荷駆動回路１Ｇを正常状態と判定する。
【００８０】
負荷駆動回路１Ｇが地絡状態であるとき、ＯＵＴ端子はＧＮＤ付近の電位であるため、ＩＮＬ_Ｓがオンのとき、ローサイドセンス電流ＩｓＬは閾値電流ＩｒｅｆＬ以下となりラッチ回路６Ａ４はＬを出力し、ＩＮＨ_がオンのとき、ハイサイドセンス電流ＩｓＨは閾値電流ＩｒｅｆＨ以上となりラッチ回路６Ａ３はＨを出力する。このとき、判定回路６Ａ５にて、ラッチ回路６Ａ３とラッチ回路６Ａ４の出力から、ＧＮＤ_ＳＨＤ＝Ｈとなり、負荷駆動回路１Ｇを地絡状態と判定する。
【００８１】
負荷駆動回路１Ｇが断線状態であるとき、ＯＵＴ端子はハイインピーダンスであるため、ＩＮＨ_ＳがオンのときはＶＨ付近の電位に、ＩＮＬ_ＳがオンのときはＧＮＤ付近の電位になる。ＩＮＨ_Ｓがオンからオフに、ＩＮＬ_Ｓがオフからオンに遷移したとき、ＯＵＴ端子はＶＨ付近の電位からＧＮＤ付近の電位に遷移するためＩＮＬ_Ｓに瞬間的にＩｒｅｆＬ以上の電流が発生し、ラッチ回路６Ａ４はＨを出力する。ＩＮＬ_Ｓがオンからオフに、ＩＮＨ_Ｓがオフからオンに遷移したとき、ＯＵＴ端子はＧＮＤ付近の電位からＶＨ付近の電位に遷移するためＩＮＨ_Ｓに瞬間的にＩｒｅｆＨ以上の電流が発生し、ラッチ回路６Ａ３はＨを出力する。このとき、判定回路６Ａ５にてラッチ回路６Ａ３とラッチ回路６Ａ４の出力から、ＯＰＥＮ＝Ｈとなり、負荷駆動回路１Ｇを断線状態と判定する。
【００８２】
以上、説明したように、本実施形態による負荷駆動回路１Ｇにおいては、通常の負荷駆動動作中の故障検出に加え、負荷駆動動作前に、故障検出をすることが可能になるため、大電流を発生させることなく故障を検出できることで、更なる高信頼化、安全性の向上に優位である。
【００８３】
また、閾値電流ＩｒｅｆＨとＩｒｅｆＬを負荷駆動動作前と負荷駆動動作中でそれぞれ最適な値に設定することで、故障検出結果の高信頼度化に優位である。
【００８４】
また、ハイサイドドライバ構成とローサイドドライバ構成をＣＯＮＦＩＧ信号で切り替えることで、電磁負荷２の接続先の電源に拠らない故障検知が可能になることで、負荷駆動回路１Ｇのフレキシブル化に優位である。
【００８５】
なお、本実施例において、負荷駆動動作中の故障検出は必須の要素では無い。負荷駆動動作前の故障を検出するために必要な構成要素だけで、負荷駆動動作前の故障検出を実施することも可能である。
（第８の実施形態）
図２６に本発明の第８の実施形態による負荷駆動回路１Ｇにおける故障検出回路６Ｂの構成を示すブロック図である。
【００８６】
図２６に示す故障検出回路６Ｂは、負荷駆動回路１Ｇが通常の負荷駆動動作中の故障検出回路である図１４に示す故障検出回路６と、負荷を駆動していない期間でシステムから要求された診断期間中に動作する、ＯＦＦ時故障検出回路６Ｂ１を備える。
【００８７】
ＯＦＦ時故障検出回路６Ｂ１は、診断期間中に故障検出回路６の出力をＬに固定する論理回路６Ｂ２と、ハイサイドセンス電流ＩｓＨと閾値電流ＩｒｅｆＨを比較して、ハイサイドセンス電流ＩｓＨが閾値電流ＩｒｅｆＨ以上となったことを検出した立上りエッジに対してＨを出力するラッチ回路６Ｂ３と、ＩｓＨがＩｒｅｆＨ以上となったことを検出した結果に、ローパスフィルタを掛けた出力の立上りエッジに対して、Ｈを出力するラッチ回路６Ｂ６と、ローサイドセンス電流ＩｓＬが閾値電流ＩｒｅｆＬ以上となったことを検出した立上りエッジに対してＨを出力するラッチ回路６Ｂ４と、ＩｓＬがＩｒｅｆＬ以上となったことを検出した結果に、ローパスフィルタを掛けた出力の立上りエッジに対して、Ｈを出力するラッチ回路６Ｂ７と、ラッチ回路６Ｂ３と、ラッチ回路６Ｂ４と、ラッチ回路６Ｂ６と、ラッチ回路６Ｂ７の出力から天絡故障、地絡故障、断線故障の故障を判定する判定回路６Ｂ５を備える。
【００８８】
図２７に本発明の第８の実施形態によるハイサイドドライバ構成におけるタイミングチャートの一例を示す。図２７に示すタイミングチャートは正常、天絡故障、地絡故障、断線故障における作用と効果について説明する。ハイサイドドライバ構成なので、ＣＯＮＦＩＧ信号はＨを出力している。診断期間中なので、ＤＩＡＧ信号はＨであるため、ハイサイドスイッチング素子３のゲート信号ＩＮＨ_Ｍと、ローサイドスイッチング素子４のゲート信号ＩＮＬ_Ｍはオフに固定され、ハイサイドセンスＭＯＳ１０Ｈ３のゲート信号ＩＮＨ_Ｓと、ローサイドセンスＭＯＳ１０Ｌ３のゲート信号ＩＮＬ_Ｓを同時にオン/オフさせる。
【００８９】
負荷駆動回路１Ｇが正常状態であるとき、ＩＮＨ_ＳとＩＮＬ_Ｓが両方ともオフであるときは、ＧＮＤ付近の電位である。ＩＮＨ_ＳとＩＮＬ_Ｓを同時にオンさせた瞬間は、電磁負荷２は電流の流れを妨げ、ＯＵＴ端子がＧＮＤ付近の電位から上昇するため、ＩｓＬは瞬間的にＩｒｅｆＬ以上の電流が発生し、ラッチ回路６Ｂ４はＨを出力する。その後、ＯＵＴ端子はＧＮＤ付近の電位に戻るため、ＩｓＨは閾値電流ＩｒｅｆＨ以上の電流が発生し、ラッチ回路６Ｂ３はＨを出力する。また、フィルタ時間経過後はＯＵＴ端子はＧＮＤ付近の電位になるためＩｓＨはＩｒｅｆＨ以上の電流が発生し、ＩｓＬはＩｒｅｆＬ以下の電流となるため、ラッチ回路６Ｂ６はＨを出力し、ラッチ回路６Ｂ７はＬを出力する。このとき、判定回路６Ｂ５はラッチ回路６Ｂ３と、ラッチ回路６Ｂ４とラッチ回路６Ｂ６とラッチ回路６Ｂ７の出力から正常状態と判定する。
【００９０】
負荷駆動回路１Ｇが天絡状態であるとき、ＯＵＴ端子はＶＨ付近の電位であるため、ＩＮＨ_ＳとＩＮＬ_Ｓを同時にオンさせた瞬間は、ＩｓＬはＩｒｅｆＬ以上の電流が発生するためラッチ回路６Ｂ４はＨを出力し、ＩｓＨはＩｒｅｆＨ以下の電流となるため、ラッチ回路６Ｂ３はＬを出力する。フィルタ時間経過後もＩｓＬはＩｒｅｆＬ以上の電流を発生するためラッチ回路６Ｂ７はＨを出力し、ＩｓＨはＩｒｅｆＨ以下の電流となるためラッチ回路６Ｂ６はＬを出力する。このとき、判定回路６Ｂ５はラッチ回路６Ｂ３とラッチ回路６Ｂ４とラッチ回路６Ｂ６とラッチ回路６Ｂ７の出力から、ＶＨ_ＳＨＤとなり、天絡状態と判定する。
【００９１】
負荷駆動回路１Ｇ地絡状態であるとき、ＩＮＨ_ＳとＩＮＬ_Ｓを同時にオンさせた瞬間ＯＵＴ端子はＧＮＤ付近の電位になるためＩｓＨはＩｒｅｆＨ以上の電流が発生しラッチ回路６Ｂ３はＨを出力し、ＩＳＬはＩｒｅｆＬ以下の電流となるためラッチ回路６Ｂ４はＬを出力する。フィルタ時間経過後も、ＯＵＴ端子はＧＮＤ付近の電位のため、ＩｓＨはＩｒｅｆＨ以上の電流が発生しラッチ回路６Ｂ６はＨを出力し、ＩＳＬはＩｒｅｆＬ以下の電流となるためラッチ回路６Ｂ７はＬを出力する。このとき、判定回路６Ｂ５はラッチ回路６Ｂ３とラッチ回路６Ｂ４とラッチ回路６Ｂ６とラッチ回路６Ｂ７の出力から、ＧＮＤ_ＳＨＤ＝Ｈとなり、地絡状態と判定する。
【００９２】
負荷駆動回路１Ｇが断線状態であるとき、ＩＮＨ_ＳとＩＮＬ_Ｓを同時にオンさせた瞬間ＯＵＴ端子はＧＮＤとＶＨの中間電位となるため、ＩｓＨはＩｒｅｆＨ以上の電流が発生し、ラッチ回路６Ｂ３はＨを出力し、ＩｓＬはＩｒｅｆＬ以上の電流が発生し、ラッチ回路６Ｂ４はＨを出力する。フィルタ時間経過後も、ＯＵＴ端子はＧＮＤとＶＨの中間電位となるため、ＩｓＨはＩｒｅｆＨ以上の電流が発生し、ラッチ回路６Ｂ６はＨを出力し、ＩｓＬはＩｒｅｆＬ以上の電流が発生し、ラッチ回路６Ｂ７はＨを出力する。このとき、判定回路６Ｂ５はラッチ回路６Ｂ３とラッチ回路６Ｂ４とラッチ回路６Ｂ６とラッチ回路６Ｂ７の出力から、ＯＰＥＮ＝Ｈとなり、断線状態と判定する。
【００９３】
図２８に本発明の第８の実施形態によるローサイドドライバ構成におけるタイミングチャートの一例を示す。図２８に示すタイミングチャートは正常、天絡故障、地絡故障、断線故障における作用と効果について説明する。
【００９４】
ローサイドドライバ構成なので、ＣＯＮＦＩＧ信号はＬを出力しており、診断期間中なので、ＤＩＡＧ信号はＨであるため、ハイサイドスイッチング素子３のゲート信号ＩＮＨ_Ｍと、ローサイドスイッチング素子４のゲート信号ＩＮＬ_Ｍはオフに固定され、ハイサイドセンスＭＯＳ１０Ｈ３のゲート信号ＩＮＨ_Ｓと、ローサイドセンスＭＯＳ１０Ｌ３のゲート信号ＩＮＬ_Ｓを同時にオン/オフさせる。
【００９５】
負荷駆動回路１Ｇが正常状態であるとき、ＩＮＨ_ＳとＩＮＬ_Ｓが両方ともオフであるときは、ＶＨ付近の電位である。ＩＮＨ_ＳとＩＮＬ_Ｓを同時にオンさせた瞬間は、電磁負荷２は電流の流れを妨げ、ＯＵＴ端子がＶＨ付近の電位から下降するため、ＩｓＨは瞬間的にＩｒｅｆＨ以上の電流が発生し、ラッチ回路６Ｂ３はＨを出力する。その後、ＯＵＴ端子はＶＨ付近の電位に戻るため、ＩｓＬはＩｒｅｆＬ以上の電流が発生し、ラッチ回路６Ｂ４はＨを出力する。また、フィルタ時間経過後はＯＵＴ端子はＶＨ付近の電位になるためＩｓＬはＩｒｅｆＬ以上の電流が発生するためラッチ回路６Ｂ７はＨを出力し、ＩｓＨはＩｒｅｆＨ以下の電流となり、ラッチ回路６Ｂ６はＬを出力する。このとき、判定回路６Ｂ５はラッチ回路６Ｂ３と、ラッチ回路６Ｂ４と、ラッチ回路６Ｂ６と、ラッチ回路６Ｂ７の出力から正常状態と判定する。
【００９６】
負荷駆動回路１Ｇが天絡状態であるとき、ＯＵＴ端子はＶＨ付近の電位であるため、ＩＮＨ_ＳとＩＮＬ_Ｓを同時にオンさせた瞬間は、ＩｓＬはＩｒｅｆＬ以上の電流が発生するためラッチ回路６Ｂ４はＨを出力し、ＩｓＨはＩｒｅｆＨ以下の電流となるため、ラッチ回路６Ｂ３はＬを出力する。フィルタ時間経過後もＩｓＬはＩｒｅｆＬ以上の電流を発生するためラッチ回路６Ｂ７はＨを出力し、ＩｓＨはＩｒｅｆＨ以下の電流となるためラッチ回路６Ｂ６はＬを出力する。このとき、判定回路６Ｂ５はラッチ回路６Ｂ３とラッチ回路６Ｂ４とラッチ回路６Ｂ６とラッチ回路６Ｂ７の出力から、ＶＨ_ＳＨＤ=Ｈとなり、天絡状態と判定する。
【００９７】
負荷駆動回路１Ｇ地絡状態であるとき、ＩＮＨ_ＳとＩＮＬ_Ｓを同時にオンさせた瞬間ＯＵＴ端子はＧＮＤ付近の電位になるためＩｓＨはＩｒｅｆＨ以上の電流が発生しラッチ回路６Ｂ３はＨを出力し、ＩＳＬはＩｒｅｆＬ以下の電流となるためラッチ回路６Ｂ４はＬを出力する。フィルタ時間経過後も、ＯＵＴ端子はＧＮＤ付近の電位のため、ＩｓＨはＩｒｅｆＨ以上の電流が発生しラッチ回路６Ｂ６はＨを出力し、ＩＳＬはＩｒｅｆＬ以下の電流となるためラッチ回路６Ｂ７はＬを出力する。このとき、判定回路６Ｂ５はラッチ回路６Ｂ３とラッチ回路６Ｂ４とラッチ回路６Ｂ６とラッチ回路６Ｂ７の出力から、ＧＮＤ_ＳＨＤ＝Ｈとなり、地絡状態と判定する。
【００９８】
負荷駆動回路１Ｇが断線状態であるとき、ＩＮＨ_ＳとＩＮＬ_Ｓを同時にオンさせた瞬間ＯＵＴ端子はＧＮＤとＶＨの中間電位となるため、ＩｓＨはＩｒｅｆＨ以上の電流が発生し、ラッチ回路６Ｂ３はＨを出力し、ＩｓＬはＩｒｅｆＬ以上の電流が発生し、ラッチ回路６Ｂ４はＨを出力する。フィルタ時間経過後も、ＯＵＴ端子はＧＮＤとＶＨの中間電位となるため、ＩｓＨはＩｒｅｆＨ以上の電流が発生し、ラッチ回路６Ｂ６はＨを出力し、ＩｓＬはＩｒｅｆＬ以上の電流が発生し、ラッチ回路６Ｂ７はＨを出力する。このとき、判定回路６Ｂ５はラッチ回路６Ｂ３とラッチ回路６Ｂ４とラッチ回路６Ｂ６とラッチ回路６Ｂ７の出力から、ＯＰＥＮ＝Ｈとなり、断線状態と判定する。
【００９９】
以上、説明したように、本実施形態による負荷駆動回路１Ｇにおいては、負荷駆動動作中の故障検出に加え、負荷駆動動作前に、天絡故障、地絡故障、断線故障を区別して故障検出をすることが可能となり、大電流を発生させることなく故障を検出できることで、更なる高信頼化、安全性の向上に優位である。
【０１００】
また、閾値電流ＩｒｅｆＨとＩｒｅｆＬを負荷駆動動作前と負荷駆動動作中でそれぞれ最適な値に設定することで、より故障検出結果の高信頼度化に優位である。
【０１０１】
また、ハイサイドドライバ構成とローサイドドライバ構成をＣＯＮＦＩＧ信号で切り替えることで、電磁負荷２の接続先の電源に拠らない故障検知が可能になることで、負荷駆動回路１Ｇのフレキシブル化に優位である。
【０１０２】
なお、本実施例において、負荷駆動動作中の故障検出は必須の要素では無い。負荷駆動動作前の故障を検出するために必要な構成要素だけで、負荷駆動動作前の故障検出を実施することも可能である。
【０１０３】
なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。また、制御線や情報線は説明上必要と考えられるものを示しており、製品上必ずしも全ての制御線や情報線を示しているとは限らない。例えば、本発明では、ハイサイドスイッチング素子３と、ローサイドスイッチング素子４と、ハイサイドセンスＭＯＳ５Ｈと、ローサイドセンスＭＯＳ５Ｌを、ＮＭＯＳで構成した例を示したが、ＰＭＯＳで構成した場合でも、オン/オフを制御するためのゲート信号のハイレベルとローレベルの極性を反転させれば、ＮＭＯＳで構成した場合と同様の効果が得られる。
【０１０４】
また、実施例１から実施例６で説明したハイサイド電流検出回路５Ｈ及び、ローサイド電流検出回路６Ｌに、実施例７から実施例８で説明したハイサイド電流検出回路１０Ｈとハイサイド電流検出回路１０Ｌを適用することも可能である。
【０１０５】
また、実施例７から実施例８で説明したハイサイド電流検出回路１０Ｈ及び、ローサイド電流検出回路１０Ｌに、実施例１から実施例６で説明したハイサイド電流検出回路５Ｈとローサイド電流検出回路１０Ｌを適用することで、断線故障以外の故障を負荷駆動前に検出することが可能である。
【符号の説明】
【０１０６】
１      負荷駆動回路
２      電磁負荷
３      ハイサイドスイッチング素子
４      ローサイドスイッチング素子
５Ｈ    ハイサイド電流検出回路
５Ｌ    ローサイド電流検出回路
６      故障検出回路
６Ｈ    ハイサイド故障検出回路
６Ｌ    ローサイド故障検出回路
７      プリドライバ
８      検出結果比較回路
１０Ｈ  ハイサイド電流検出回路
１０Ｌ  ローサイド電流検出回路
【図１】
2015118768.tif 000003
【図２】
2015118768.tif 000004
【図３】
2015118768.tif 000005
【図４】
2015118768.tif 000006
【図５】
2015118768.tif 000007
【図６】
2015118768.tif 000008
【図７】
2015118768.tif 000009
【図８】
2015118768.tif 000010
【図９】
2015118768.tif 000011
【図１０】
2015118768.tif 000012
【図１１】
2015118768.tif 000013
【図１２】
2015118768.tif 000014
【図１３】
2015118768.tif 000015
【図１４】
2015118768.tif 000016
【図１５】
2015118768.tif 000017
【図１６】
2015118768.tif 000018
【図１７】
2015118768.tif 000019
【図１８】
2015118768.tif 000020
【図１９】
2015118768.tif 000021
【図２０】
2015118768.tif 000022
【図２１】
2015118768.tif 000023
【図２２】
2015118768.tif 000024
【図２３】
2015118768.tif 000025
【図２４】
2015118768.tif 000026
【図２５】
2015118768.tif 000027
【図２６】
2015118768.tif 000028
【図２７】
2015118768.tif 000029
【図２８】
2015118768.tif 000030
【国際調査報告】
2015118768.tif 000031
2015118768.tif 000032