(57)【要約】電力変換装置は、整流回路（２）とリアクトル（３）とインバータ回路（４）と絶縁トランス（６）とを備える。インバータ回路（４）は、第１レグＡと第２レグＢと直流コンデンサ（５）とが直流母線間に並列接続されて構成され、第１レグＡの第１交流端（４ａ）がリアクトル（３）を介して整流回路（２）の正極側直流端子（２ａ）に接続される。第１レグＡのＰＷＭ制御により、交流電源（１）から整流回路（２）を介した電流ｉａｃの高力率制御を行い、第１レグＡのｄｕｔｙ比以下のｄｕｔｙ比を用いた第２レグＢのＰＷＭ制御により、直流コンデンサ（５）の電圧Ｖｄｃを制御して絶縁トランス（６）の二次側に出力する電力を制御する。
2015174123.tif 000002
【特許請求の範囲】
【請求項１】
複数のダイオードがフルブリッジ構成され、交流電源からの入力を整流する整流回路と、
上記整流回路の直流端子に接続されるリアクトルと、
第１スイッチング素子および第２スイッチング素子が直列接続され、その接続点を第１交流端とする第１レグと、第３スイッチング素子および第４スイッチング素子が直列接続され、その接続点を第２交流端とする第２レグと、直流コンデンサとが直流母線間に並列接続されて構成され、上記第１交流端が上記整流回路の正極側直流端子に接続され、負極側直流母線が上記整流回路の負極側直流端子に接続されるインバータ回路と、
一次巻線、二次巻線を有し、該一次巻線の両端に上記インバータ回路の上記第１交流端、上記第２交流端が接続される絶縁トランスと、
上記インバータ回路を出力制御する制御回路とを備え、
上記制御回路は、上記第１レグのＰＷＭ制御により、上記交流電源から上記整流回路を介して流れる回路電流の高力率制御を行い、上記第１レグのｄｕｔｙ比以下のｄｕｔｙ比を用いた上記第２レグのＰＷＭ制御により、上記直流コンデンサの電圧を制御して上記絶縁トランスの二次側に出力する電力を制御する
電力変換装置。
【請求項２】
上記絶縁トランスの上記二次巻線に接続される第２整流回路と、該第２整流回路の直流端子に接続される第２リアクトルとを備え、
上記制御回路は、上記第２レグをＰＷＭ制御することにより上記第２整流回路に接続される直流回路への出力電力を制御する
請求項１に記載の電力変換装置。
【請求項３】
上記制御回路は、
上記第１レグおよび上記第２レグを、同期する等しい駆動周期でＰＷＭ制御し、
上記回路電流が目標正弦波電流になるように上記第１レグを制御し、
上記直流コンデンサの電圧が、上記交流電源のピーク電圧よりも高い目標電圧になるように上記第２レグを制御する
請求項１または請求項２に記載の電力変換装置。
【請求項４】
上記制御回路は、上記第３スイッチング素子および上記第４スイッチング素子のｄｕｔｙ比を等しくし、該ｄｕｔｙ比を、上記第１、第２スイッチング素子の２つのｄｕｔｙ比内の小さい方を上限として制限する
請求項３に記載の電力変換装置。
【請求項５】
上記制御回路は、
上記第１スイッチング素子とオンオフが反転するように上記第２スイッチング素子を制御し、
上記第１スイッチング素子と対角の関係にある上記第４スイッチング素子を、上記第１スイッチング素子のオン期間内のみにオン期間を有するように制御し、
上記第２スイッチング素子と対角の関係にある上記第３スイッチング素子を、上記第２スイッチング素子のオン期間内のみにオン期間を有するように制御する
請求項３または請求項４に記載の電力変換装置。
【請求項６】
上記制御回路は、
上記第１レグ、上記第２レグのＰＷＭ制御のキャリア波に鋸波を用い、
上記第１スイッチング素子へのゲート信号パルスの立ち上がりと、上記第４スイッチング素子へのゲート信号パルスの立ち上がりとを同期させ、
上記第２スイッチング素子へのゲート信号パルスの立ち上がりと、上記第３スイッチング素子へのゲート信号パルスの立ち上がりとを同期させる
請求項５に記載の電力変換装置。
【請求項７】
上記制御回路は、
上記第１レグ、上記第２レグのＰＷＭ制御のキャリア波に三角波を用い、
上記第１スイッチング素子へのゲート信号パルスの中心と、上記第４スイッチング素子へのゲート信号パルスの中心とを同期させ、
上記第２スイッチング素子へのゲート信号パルスの中心と、上記第３スイッチング素子へのゲート信号パルスの中心とを同期させる
請求項５に記載の電力変換装置。
【請求項８】
上記制御回路は、
上記第３、第４スイッチング素子の一方の素子へのｄｕｔｙ比の指令値を生成し、該ｄｕｔｙ比の指令値と上記三角波との比較により上記一方の素子への上記ゲート信号パルスを生成し、
上記ｄｕｔｙ比の指令値を１から差し引いた値と上記三角波との比較により、上記第３、第４スイッチング素子の他方の素子への上記ゲート信号パルスを生成する
請求項７に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
交流電源からの入力を電力変換して絶縁トランスの二次側に所望の電力を供給する電力変換装置に関するものである。
【背景技術】
【０００２】
近年、１つの電力変換装置で入力の交流電流の力率制御と、出力電力制御を同時に実現するワンステージ変換方式が提案されている。従来のワンステージ変換方式の電力変換装置として、充電器用のコンバータ回路を以下に示す。
充電器用のコンバータ回路は、２つのダイオードより成るハーフブリッジ整流回路と、前記ハーフブリッジ整流回路の両端に並列接続したコンデンサと、夫々２つのスイッチ素子（１）と（２）より成る第１のハーフブリッジ回路および２つのスイッチ素子（３）と（４）より成る第２のハーフブリッジ回路の両端を前記コンデンサの両端に並列接続して構成した４つのスイッチ素子より成るフルブリッジ回路と、上記第１のハーフブリッジ回路におけるスイッチ素子同士の接続点に一端を接続した交流電源の他端とハーフブリッジ整流回路におけるダイオード同士の接続点との間に設けたリアクタと、前記第１と第２のハーフブリッジ回路におけるスイッチ素子同士の接続点との間を接続した高周波トランスの１次コイルと、前記４つのスイッチ素子に接続した４つの駆動回路と制御回路とによってコンバータの１次回路を構成する。制御回路は、４つのスイッチ素子より成るフルブリッジ回路におけるスイッチ素子（１）と（４）より成るグループ、およびスイッチ素子（２）と（３）より成るグループを交互にオン・オフ制御する。
そして、前記高周波トランスの２次コイルに並列接続したフルブリッジ整流回路と、前記フルブリッジ整流回路の両端に並列接続したコンデンサとによってコンバータの２次回路を構成し、前記１次回路において生成された高周波電力を整流してバッテリーを充電させる（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１１−２４３６４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
このような従来の電力変換装置では、フルブリッジ回路の２つのハーフブリッジ回路を同じｄｕｔｙ比で同期して制御している。このため、入力電流の高力率制御を行うと、フルブリッジ回路の直流コンデンサ電圧が動作範囲から外れることがあり、電力変換装置に過電圧が印加されたり、出力電流のリプル成分がより拡大するという問題点があった。【０００５】
この発明は、上記のような問題点を解決するためになされたものであり、入力電流の高力率制御と、出力電力制御とを高い信頼性で同時に実現できる電力変換装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
この発明に係る電力変換装置は、複数のダイオードがフルブリッジ構成され、交流電源からの入力を整流する整流回路と、上記整流回路の直流端子に接続されるリアクトルと、インバータ回路と、絶縁トランスと、上記インバータ回路を出力制御する制御回路とを備える。上記インバータ回路は、第１スイッチング素子および第２スイッチング素子が直列接続され、その接続点を第１交流端とする第１レグと、第３スイッチング素子および第４スイッチング素子が直列接続され、その接続点を第２交流端とする第２レグと、直流コンデンサとが直流母線間に並列接続されて構成され、上記第１交流端が上記整流回路の正極側直流端子に接続され、負極側直流母線が上記整流回路の負極側直流端子に接続される。上記絶縁トランスは、一次巻線、二次巻線を有し、該一次巻線の両端に上記インバータ回路の上記第１交流端、上記第２交流端が接続される。
そして上記制御回路は、上記第１レグのＰＷＭ制御により、上記交流電源から上記整流回路を介して流れる回路電流の高力率制御を行い、上記第１レグのｄｕｔｙ比以下のｄｕｔｙ比を用いた上記第２レグのＰＷＭ制御により、上記直流コンデンサの電圧を制御して上記絶縁トランスの二次側に出力する電力を制御する。
【発明の効果】
【０００７】
この発明の電力変換装置によれば、入力電流の高力率制御と、出力電力制御とを高い信頼性で同時に実現できる。
【図面の簡単な説明】
【０００８】
【図１】この発明の実施の形態１による電力変換装置の構成を示す図である。
【図２】この発明の実施の形態１による電力変換装置の動作を説明するゲート信号および各部の波形図である。
【図３】この発明の実施の形態１による電力変換装置の第１モードにおける動作を説明する電流経路図である。
【図４】この発明の実施の形態１による電力変換装置の第２モードにおける動作を説明する電流経路図である。
【図５】この発明の実施の形態１による電力変換装置の第３モードにおける動作を説明する電流経路図である。
【図６】この発明の実施の形態１による電力変換装置の第４モードにおける動作を説明する電流経路図である。
【図７】この発明の実施の形態１による第１レグのｄｕｔｙ比を示す図である。
【図８】この発明の実施の形態１による第２レグのｄｕｔｙ比を示す図である。
【図９】この発明の実施の形態１による第１レグのｄｕｔｙ指令の生成を示す制御ブロック図である。
【図１０】この発明の実施の形態１による第２レグのｄｕｔｙ指令上限の生成を示す制御ブロック図である。
【図１１】この発明の実施の形態１による第２レグの基本ｄｕｔｙ指令の生成を示す制御ブロック図である。
【図１２】この発明の実施の形態１による第２レグのｄｕｔｙ指令の生成を示す制御ブロック図である。
【図１３】この発明の実施の形態１による電力変換装置における鋸波を用いたゲート信号の生成を説明する波形図である。
【図１４】この発明の実施の形態１による第１レグのゲート信号の生成を示す制御ブロック図である。
【図１５】この発明の実施の形態１による第２レグのゲート信号の生成を示す制御ブロック図である。
【図１６】この発明の実施の形態２による電力変換装置における三角波を用いたゲート信号の生成を説明する波形図である。
【図１７】この発明の実施の形態２による第１レグのゲート信号の生成を示す制御ブロック図である。
【図１８】この発明の実施の形態２による第２レグのゲート信号の生成を示す制御ブロック図である。
【発明を実施するための形態】
【０００９】
実施の形態１．
以下、この発明の実施の形態１による電力変換装置について説明する。図１はこの発明の実施の形態１による電力変換装置の概略構成図である。
図１に示すように、電力変換装置は、交流電源１の交流電力を直流電力に変換して直流回路であるバッテリ１０に出力するための主回路と制御回路１１とを備える。
主回路は、交流電源１からの入力を整流する整流回路２と、限流回路としてのリアクトル３と、インバータ回路４と、絶縁トランス６と、第２整流回路７と、第２リアクトルとしての平滑リアクトル８と、平滑コンデンサ９とを備える。
【００１０】
整流回路２は４つのダイオード２０１〜２０４をフルブリッジ構成したダイオード整流回路である。インバータ回路４は、第１スイッチング素子４０１および第２スイッチング素子４０２が直列接続され、その接続点を第１交流端４ａとする第１レグＡと、第３スイッチング素子４０３および第４スイッチング素子４０４が直列接続され、その接続点を第２交流端４ｂとする第２レグＢと、直流コンデンサ５とが直流母線間（ＰＮ母線間）に並列接続されたフルブリッジインバータ回路である。
第２整流回路７は、この場合、４つのダイオード７０１〜７０４をフルブリッジ構成したダイオード整流回路であるが、その他のダイオードを用いた整流方式や能動素子を用いた整流方式でも良い。
【００１１】
絶縁トランス６は、一次巻線６ａおよび二次巻線６ｂを有し、一次巻線６ａの両端にインバータ回路４の第１交流端４ａ、第２交流端４ｂが接続され、二次巻線６ｂの両端に第２整流回路７の交流端子が接続される。
また絶縁トランス６の一次側では、交流電源１の出力は整流回路２の交流端子に接続され、整流回路２の正極側直流端子２ａはリアクトル３を介してインバータ回路４の第１交流端４ａに接続される。整流回路２の負極側直流端子２ｂは、インバータ回路４の負極側直流母線（以下、Ｎ母線）に接続される。
絶縁トランス６の二次側では、平滑コンデンサ９がバッテリ１０に並列接続され、第２整流回路７の第１直流出力端子が平滑リアクトル８を介して平滑コンデンサ９の第１端子に接続され、第２整流回路７の第２直流出力端子が平滑コンデンサ９の第２端子に接続される。
【００１２】
第１〜第４スイッチング素子４０１〜４０４は、それぞれダイオード４０１ａ〜４０４ａを逆並列に接続したＩＧＢＴ（Insulated  Gate  Bipolar  Transistor）で構成される。
なお、第１〜第４スイッチング素子４０１〜４０４は、ＩＧＢＴ以外でも、ソース・ドレイン間にダイオードが内蔵されたＭＯＳＦＥＴ（Metal  Oxide  Semiconductor  Field  Effect  Transistor）等の半導体スイッチング素子でもよい。またＭＯＳＦＥＴを用いる場合は、内蔵ダイオードをダイオード４０１ａ〜４０４ａに用いても良い。
【００１３】
また、リアクトル３は、整流回路２の正極側直流端子２ａに接続しているが、負極側直流端子２ｂに接続するものでも良く、また、整流回路２の正極側直流端子２ａ、負極側直流端子２ｂの双方に分散して接続しても良い。
さらに、直流回路は、バッテリ１０の他、交流電源１からの入力と絶縁を必要とする直流負荷であれば良く、例えば電気２重層キャパシタなどで構成してもよい。
【００１４】
また、交流電源１の電圧Ｖａｃ、直流コンデンサ５の電圧Ｖｄｃ、平滑コンデンサ９の電圧Ｖｂａｔをそれぞれ検出する電圧センサと、交流電源１から整流回路２を介して流れる回路電流としての電流ｉａｃ、バッテリ１０への充電電流（直流電流）ｉｂａｔをそれぞれ検出する電流センサとが備えられる。この場合、電流ｉａｃとしてリアクトル３を流れる電流を検出する。
【００１５】
制御回路１１には、検出された直流コンデンサ電圧Ｖｄｃ、平滑コンデンサ電圧Ｖｂａｔ、交流電源電圧（交流電圧）Ｖａｃ、電流ｉａｃおよび充電電流ｉｂａｔが入力され、制御回路１１は、これらの値に基づいて高周波ＰＷＭ制御により、第１〜第４スイッチング素子４０１〜４０４へのゲート信号Ｇ１〜Ｇ４を生成して、インバータ回路４を出力制御する。その際、制御回路１１は、交流電源１からの入力力率が概１になるように、即ち、電流ｉａｃを高力率制御するように第１レグＡへのゲート信号ＧＡ（Ｇ１、Ｇ２）を生成し、かつ直流コンデンサ５の電圧Ｖｄｃが目標電圧Ｖｄｃ＊になるように第２レグＢへのゲート信号ＧＢ（Ｇ３、Ｇ４）を生成して、第１〜第４スイッチング素子４０１〜４０４をオンオフさせてインバータ回路４を出力制御する。
【００１６】
このように構成される電力変換装置の動作、即ちバッテリ１０に直流電力を出力する動作について、以下に説明する。
図２は、第１〜第４スイッチング素子４０１〜４０４へのゲート信号Ｇ１〜Ｇ４と、電流ｉａｃと、直流コンデンサ５の電圧Ｖｄｃとを示す図である。なお、直流コンデンサ５の電圧Ｖｄｃは、目標電圧Ｖｄｃ＊を、交流電源１の電圧Ｖａｃのピーク電圧Ｖｐより高く設定し、ピーク電圧Ｖｐより高く制御されている。
交流電源１からの電圧Ｖａｃは整流回路２で全波整流されるため、交流周期の２倍周期で動作する。ゲート信号Ｇ１、Ｇ２により動作する第１レグＡの第１、第２スイッチング素子４０１、４０２は、交流電源１からの入力電流量を一定に、かつ入力力率が概１になるようにＰＷＭ制御により電流ｉａｃを制御する。またゲート信号Ｇ３、Ｇ４により動作する第２レグＢの第３、第４スイッチング素子４０３、４０４は、バッテリ１０に供給する電力量と直流コンデンサ５の充放電量を調整して直流コンデンサ５の電圧Ｖｄｃが一定の目標電圧Ｖｄｃ＊になるように制御する。以下、交流電源１からの入力力率が概１になるように電流ｉａｃを制御することを、単に電流制御と称す。
【００１７】
図２に示すように、第１〜第４スイッチング素子４０１〜４０４の駆動周期をＴとすると、駆動周期Ｔは、ｔ０〜ｔ１、ｔ１〜ｔ２、ｔ２〜ｔ３、ｔ３〜ｔ４（ｔ０）の４期間に分割でき、各期間の動作モードを第１〜第４モードとする。
ｔ０（＝ｔ４）の時、ゲート信号Ｇ１で動作する第１スイッチング素子４０１がオンしてゲート信号Ｇ２で動作する第２スイッチング素子４０２がオフする。この時、ゲート信号Ｇ４で動作する第４スイッチング素子４０４も同時にオンする。
ｔ１の時、第４スイッチング素子４０４がオフする。
ｔ２の時、第１スイッチング素子４０１がオフして第２スイッチング素子４０２がオンする。この時、ゲート信号Ｇ３で動作する第３スイッチング素子４０３も同時にオンする。
ｔ３の時、第３スイッチング素子４０３がオフする。
【００１８】
各期間の動作モード毎の動作を説明するための電流経路図を図３〜図６に示す。なお、電流経路図はインバータ回路４での電流経路を示す。この場合、リアクトル３に流れる電流ｉａｃは、交流電源１から整流回路２を介してリアクトル３に流れてインバータ回路４の第１交流端４ａに入力される。
ｔ０〜ｔ１における第１モードでは、第１、第４スイッチング素子４０１、４０４が共にオン状態で、図３に示す電流経路で電流が流れる。即ち、リアクトル３に流れる電流ｉａｃは、絶縁トランス６の一次巻線６ａに流れ、第４スイッチング素子４０４を介して入力側へ戻る。また直流コンデンサ５から第１スイッチング素子４０１を介して一次巻線６ａへ電流が流れ、第４スイッチング素子４０４を介して直流コンデンサ５へと電流が戻る。
この第１モードでは、第１スイッチング素子４０１がオン状態であるため、リアクトル３のインバータ回路４側の電位は電圧Ｖｄｃに固定される。直流コンデンサ５の電圧Ｖｄｃは、交流電源１の電圧Ｖａｃのピーク電圧Ｖｐより高く制御され、リアクトル３に流れる電流ｉａｃは減少する。また直流コンデンサ５では電流を放電しているため電圧Ｖｄｃは減少する。
【００１９】
ｔ１〜ｔ２における第２モードでは、第１スイッチング素子４０１のみがオン状態で、図４に示す電流経路で電流が流れる。即ち、リアクトル３に流れる電流ｉａｃは、第１スイッチング素子４０１を介して直流コンデンサ５へと流入する。第２〜第４スイッチング素子４０２〜４０４はオフ状態であるため、上記以外の電流経路は存在しない。
この第２モードでは、第１スイッチング素子４０１がオン状態であるため、リアクトル３のインバータ回路４側の電位は電圧Ｖｄｃに固定される。直流コンデンサ５の電圧Ｖｄｃは、交流電源１の電圧Ｖａｃのピーク電圧Ｖｐより高く制御され、リアクトル３に流れる電流ｉａｃは減少する。また直流コンデンサ５では電流を充電しているため電圧Ｖｄｃは増加する。
【００２０】
ｔ２〜ｔ３における第３モードでは、第２、第３スイッチング素子４０２、４０３が共にオン状態で、図５に示す電流経路で電流が流れる。即ち、リアクトル３に流れる電流ｉａｃは、第２スイッチング素子４０２を介して入力側へと還流する。また直流コンデンサ５から第３スイッチング素子４０３を介して一次巻線６ａへ電流が流れ、第２スイッチング素子４０２を介して直流コンデンサ５へと電流が戻る。
この第３モードでは、第２スイッチング素子４０２がオン状態であるため、リアクトル３のインバータ回路４側の電位はＮ母線の電位０に固定され、リアクトル３に流れる電流ｉａｃは増加する。また直流コンデンサ５では電流を放電しているため電圧Ｖｄｃは減少する。
【００２１】
ｔ３〜ｔ４（＝ｔ０）における第４モードでは、第２スイッチング素子４０２のみがオン状態で、図６に示す電流経路で電流が流れる。即ち、リアクトル３に流れる電流ｉａｃは、第２スイッチング素子４０２を介して入力側へと還流する。第１、第３、第４スイッチング素子４０１、４０３、４０４はオフ状態であるため、上記以外の電流経路は存在しない。
この第４モードでは、第２スイッチング素子４０２がオン状態であるため、リアクトル３のインバータ回路４側の電位はＮ母線の電位０に固定され、リアクトル３に流れる電流ｉａｃは増加する。また直流コンデンサ５では電流の充放電がなく電圧Ｖｄｃは変化しない。
【００２２】
第１モードおよび第３モードでは、絶縁トランス６に電流が流れ、第１モードと第３モードとで一次巻線６ａに流れる電流極性は反転している。即ち、絶縁トランス６に交流電流が入力され、二次巻線６ｂに接続される第２整流回路にて交流電力を直流電力に変換し、平滑リアクトル８および平滑コンデンサ９にて直流電力を平滑してバッテリ１０に電力供給する。このように、第１モードおよび第３モードにてバッテリ１０に直流電力を供給する。
なお、第１モードと第３モードとで絶縁トランス６に逆極性に電流が流れるため、絶縁トランス６の偏磁を抑制するために、第１モードと第３モードとの期間は等しく設定する。即ち、第４スイッチング素子４０４のオン期間と第３スイッチング素子４０３のオン期間とは等しく、ｄｕｔｙ比は等しく制御される。
【００２３】
図２に示すように、第１スイッチング素子４０１と第２スイッチング素子４０２とはオンオフが反転する制御であり、第１スイッチング素子４０１のオン期間に電流ｉａｃが減少し、第２スイッチング素子４０２のオン期間に電流ｉａｃが増加する。図２におけるｔ２を調整する、即ち、第１、第２スイッチング素子４０１、４０２のｄｕｔｙ比を調整することで、電流ｉａｃの増減を調整して電流制御を実現できる。
【００２４】
また、第４スイッチング素子４０４は、第１スイッチング素子４０１のオン期間内のみにオン期間を有し、第３スイッチング素子４０３は、第２スイッチング素子４０２のオン期間内のみにオン期間を有する。そして、第３、第４スイッチング素子４０３、４０４のオン期間に電圧Ｖｄｃが減少し、第１スイッチング素子４０１のみがオンする期間で電圧Ｖｄｃが増加する。図２におけるｔ３、ｔ１を調整する、即ち、第３、第４スイッチング素子４０３、４０４のｄｕｔｙ比を調整することで、直流コンデンサ５の電圧Ｖｄｃの増減を調整して目標電圧Ｖｄｃ＊に維持する。
【００２５】
このように、第１レグＡの第１、第２スイッチング素子４０１、４０２を用いた電流ｉａｃの電流制御と、第２レグＢの第３、第４スイッチング素子４０３、４０４を用いた電圧Ｖｄｃの電圧制御とを、それぞれ個別のｄｕｔｙ比を用いて行うことで、電流制御と電圧制御とを同時に実現しながらバッテリ１０に直流電力を供給する。この電流制御と電圧制御の詳細について、以下に詳述する。
【００２６】
まず、ｔ２は電流制御によって定まるタイミングであり、第１スイッチング素子４０１における駆動周期Ｔあたりのオン期間（ｔ０−ｔ２）であるｄｕｔｙ比Ｄ１は、（式１）で表される。また、第２スイッチング素子４０２における駆動周期Ｔあたりのオン期間（ｔ２−ｔ４）であるｄｕｔｙ比Ｄ２は（式２）で表される。但し、ｖａｃは交流電源１の電圧波形、Ｖｄｃは直流コンデンサ５の電圧である。
【００２７】
Ｄ１＝ｖａｃ／Ｖｄｃ                                ・・・（式１）
Ｄ２＝（Ｖｄｃ−ｖａｃ）／Ｖｄｃ                    ・・・（式２）
【００２８】
第１、第２スイッチング素子４０１、４０２は、上記（式１）、（式２）に基づくｄｕｔｙ比で駆動される。
【００２９】
また、第４スイッチング素子４０４は第１スイッチング素子４０１と同時にオンし、第３スイッチング素子４０３は第２スイッチング素子４０２と同時にオンし、第４スイッチング素子４０４のオン期間（ｔ０−ｔ１）と第３スイッチング素子４０３のオン期間（ｔ２−ｔ３）とは等しい。第３、第４スイッチング素子４０３、４０４における駆動周期Ｔあたりのオン期間であるｄｕｔｙ比Ｄ３、Ｄ４は、（式３）で表される。但し、Ｖｂａｔは平滑コンデンサ９の電圧、Ｎ１は絶縁トランス６の一次巻線６ａの巻き数、Ｎ２は絶縁トランス６の二次巻線６ｂの巻き数である。
【００３０】
Ｄ３＝Ｄ４＝（１／２）・（Ｖｂａｔ／Ｖｄｃ）・（Ｎ２／Ｎ１）  ・・・（式３）
【００３１】
また、第４スイッチング素子４０４は、第１スイッチング素子４０１のオン期間内のみにオン期間を有し、第３スイッチング素子４０３は、第２スイッチング素子４０２のオン期間内のみにオン期間を有する。このため、ｄｕｔｙ比Ｄ３、Ｄ４は、常にｄｕｔｙ比Ｄ１、Ｄ２より小さく、ｔ０〜ｔ４の関係は、
ｔ０≦ｔ１≦ｔ２、ｔ２≦ｔ３≦ｔ４
となる。
【００３２】
第１レグＡのｄｕｔｙ比Ｄ１、Ｄ２の概略ｄｕｔｙ軌跡図と、第２レグＢのｄｕｔｙ比Ｄ３（Ｄ４）の上限となるＤｌｉｍとを図７に示す。Ｄｌｉｍの各点は、その位相における、ｍｉｎ（Ｄ１，Ｄ２）であり、即ち、Ｄｌｉｍは、Ｄ１、Ｄ２の小さい方のｄｕｔｙ比である。
図７に示すように、Ｄ１は交流電圧のゼロクロス位相０、πで０となり、位相π／２ではピーク値となる。このため、位相０、πの付近ではＤｌｉｍ＝Ｄ１となる。この場合、位相π／２付近では、Ｄ２＜Ｄ１であり、Ｄｌｉｍ＝Ｄ２となる。
また、位相π／２の時のＤｌｉｍの値Ｄαは、（式４）で表される。但し、Ｖｐは交流電圧Ｖａｃのピーク電圧である。
【００３３】
Ｄα＝ｍｉｎ（Ｖｐ／Ｖｄｃ，（Ｖｄｃ−Ｖｐ）／Ｖｄｃ）        ・・・（式４）
【００３４】
ｄｕｔｙ比Ｄ３（Ｄ４）をＤｌｉｍより小さくすることで、絶縁トランス６への電流通流期間である第１モードおよび第３モードの期間を調整して電圧Ｖｄｃの制御を実現できる。ここでは、電圧Ｖｄｃの制御が可能となる条件、即ち可制御条件を以下の式で示す。
Ｄ３（Ｄ４）＜Ｄα
即ち、
（１／２）・（Ｖｂａｔ／Ｖｄｃ）・（Ｎ２／Ｎ１）
＜ｍｉｎ（Ｖｐ／Ｖｄｃ，（Ｖｄｃ−Ｖｐ）／Ｖｄｃ）        ・・・（式５）
【００３５】
図８は、第２レグＢのｄｕｔｙ比Ｄ３（Ｄ４）を示す図である。上記（式５）で示す可制御条件を満たすとき、（式３）で演算されるＤ３（Ｄ４）の値を基本ｄｕｔｙ比Ｄ３ａとし、
Ｄ３ａ＜Ｄｌｉｍのとき、Ｄ３（Ｄ４）＝Ｄ３ａ
Ｄ３ａ≧Ｄｌｉｍのとき、Ｄ３（Ｄ４）＝Ｄｌｉｍ
とする。
交流電圧のゼロクロス位相０、πの付近ではＤｌｉｍが原理上限りなく０に近い。このため、Ｄ３（Ｄ４）の演算値がＤｌｉｍ以上となる位相範囲でＤ３（Ｄ４）をＤｌｉｍの値に設定する。それ以外の位相範囲では、上記可制御条件から、Ｄ３（Ｄ４）はＤｌｉｍより小さい。これにより、全位相においてｄｕｔｙ比Ｄ３（Ｄ４）をＤｌｉｍより小さくでき、電圧Ｖｄｃを制御できる。
【００３６】
このように、第２レグＢの第３、第４スイッチング素子４０３、４０４のｄｕｔｙ比Ｄ３（Ｄ４）を、位相に拘わらず、第１レグＡの第１、第２スイッチング素子４０１、４０２のｄｕｔｙ比Ｄ１、Ｄ２より小さくすることができ、電圧Ｖｄｃを一定の目標電圧Ｖｄｃ＊に制御できる。この電圧制御は、出力電力量を制御して電圧Ｖｄｃを制御する出力電力制御である。
これにより、第１レグＡのｄｕｔｙ制御により電流制御を行い、第２レグＢのｄｕｔｙ制御により出力電力制御を行い、即ち、電流制御と出力電力制御とをフルブリッジ構成の１つのインバータ回路４で実現することができる。
【００３７】
一般に単相系統に接続される単相インバータでは直流部に交流周波数の２倍の周波数の電圧脈動が発生する。この実施の形態では、直流コンデンサ５の充電と放電とをインバータ回路４の駆動周期Ｔ内で行うため、発生する電圧脈動は駆動周期Ｔに基づき、特に、第２モードにおける充電期間で規定される。このためインバータ回路４では、交流周波数の２倍の周波数の電圧脈動は発生せず、直流コンデンサ５の容量を大幅に低減することができ、直流コンデンサ５を小型化することができる。
【００３８】
交流電源１にて、力率１の電圧ｖａｃと電流ｉａｃは、（式６）、（式７）で定義される。交流電源１の電力Ｐａｃは（式８）となる。この実施の形態では、（式８）で示す電力Ｐａｃがすべてバッテリ１０へと伝送される。バッテリ１０が一定の電圧Ｖｂａｔであると、バッテリ１０に供給される電流ｉｂａｔは（式９）となり、交流周波数の２倍の周波数の脈動成分を有するものとなる。但し、Ｖａｃ、Ｉａｃは交流電源１の電圧実効値、電流実効値である。
【００３９】
ｖａｃ＝（√２）Ｖａｃ・ｓｉｎ（ωｔ）              ・・・（式６）
ｉａｃ＝（√２）Ｉａｃ・ｓｉｎ（ωｔ）              ・・・（式７）
Ｐａｃ＝Ｖａｃ・Ｉａｃ（１−ｃｏｓ（２ωｔ））      ・・・（式８）
ｉｂａｔ＝（Ｖａｃ／Ｖｂａｔ）・Ｉａｃ（１−ｃｏｓ（２ωｔ））  ・・・（式９）
【００４０】
次に、電流制御と電圧制御とを行うためのｄｕｔｙ比Ｄ１〜Ｄ４の指令値の生成について説明する。以下、ｄｕｔｙ比の指令値をｄｕｔｙ指令と称す。
図９は、制御回路１１による第１レグＡのｄｕｔｙ指令の生成を示す制御ブロック図である。Ｄ１＊、Ｄ２＊は、第１、第２スイッチング素子４０１、４０２をＰＷＭ制御する為のｄｕｔｙ指令である。このｄｕｔｙ指令Ｄ１＊、Ｄ２＊により、交流電源１からの電流量を制御し、交流電源１からの入力力率が概１になるように電流ｉａｃを制御する。
【００４１】
図９に示すように、交流電源１の電圧Ｖａｃに同期した正弦波の電流指令（目標正弦波電流）ｉａｃ＊と検出された電流ｉａｃとの差２０をフィードバック量として、ＰＩ制御した出力２１を電圧Ｖｄｃで割ることで、第２スイッチング素子４０２の基準ｄｕｔｙ指令２２を求める。そして基準ｄｕｔｙ指令２２にフィードフォワード項２３を加算して第２スイッチング素子４０２のｄｕｔｙ指令Ｄ２＊とする。フィードフォワード項２３は、上記（式２）で示す（Ｖｄｃ−ｖａｃ）／Ｖｄｃであり、交流電源１の位相に従ってインバータ回路４の駆動周期毎に決定する。また、１からｄｕｔｙ指令Ｄ２＊を減算した値を、第１スイッチング素子４０１のｄｕｔｙ指令Ｄ１＊とする。
【００４２】
図１０は、第２レグＢのｄｕｔｙ指令上限となるＤｌｉｍの生成を示す制御ブロック図である。図１０に示すように、Ｄ１＊、Ｄ２＊は、選択器２４に入力されると共に、比較器２５にも入力される。選択器２４は、比較器２５からの比較信号２５ａに基づいてＤ１＊、Ｄ２＊のいずれか一方をＤｌｉｍとして出力する。
Ｄ２＊がＤ１＊の値以上である時、比較器２５からの比較信号２５ａはＨとなり、選択器２４はＤ１＊をＤｌｉｍとして出力する。Ｄ２＊がＤ１＊の値未満である時、比較器２５からの比較信号２５ａはＬとなり、選択器２４はＤ２＊をＤｌｉｍとして出力する。
【００４３】
図１１は、第２レグＢの基本ｄｕｔｙ指令の生成を示す制御ブロック図である。Ｄ３ａ＊は、図８で示す基本ｄｕｔｙ比Ｄ３ａの指令値、即ち、基本ｄｕｔｙ指令である。この基本ｄｕｔｙ指令Ｄ３ａ＊は、出力電力量を制御して電圧Ｖｄｃを目標電圧Ｖｄｃ＊に維持するように演算される。
図１１に示すように、直流コンデンサ５の目標電圧Ｖｄｃ＊と検出された電圧Ｖｄｃとの差３０をフィードバック量として、ＰＩ制御した出力をバッテリ１０への出力電流指令値３１とする。この出力電流指令値３１と検出された電流ｉｂａｔとの差分３２をフィードバック量としてＰＩ制御した出力３３を、ゲイン調整器３４にて調整して、基本ｄｕｔｙ指令Ｄ３ａ＊を生成する。
【００４４】
図１２は、第２レグＢのｄｕｔｙ指令の生成を示す制御ブロック図である。Ｄ３＊（＝Ｄ４＊）は、第３、第４スイッチング素子４０３、４０４をＰＷＭ制御する為のｄｕｔｙ指令である。
図１２に示すように、基本ｄｕｔｙ指令Ｄ３ａ＊とＤｌｉｍとは、選択器３５に入力されると共に、比較器３６にも入力される。選択器３５は、比較器３６からの比較信号３６ａに基づいてＤ３ａ＊、Ｄｌｉｍのいずれか一方をＤ３＊として出力する。
Ｄ３ａ＊がＤｌｉｍの値以上である時、比較器３６からの比較信号３６ａはＨとなり、選択器３５はＤｌｉｍをＤ３＊として出力する。Ｄ３ａ＊がＤｌｉｍの値未満である時、比較器３６からの比較信号３６ａはＬとなり、選択器３５はＤ３ａ＊をＤ３＊として出力する。
【００４５】
次に、インバータ回路４の第１〜第４スイッチング素子４０１〜４０４を制御するゲート信号Ｇ１〜Ｇ４の生成について、図１３〜図１５に基づいて以下に説明する。図１３は、ゲート信号Ｇ１〜Ｇ４の生成を説明する波形図であり、図１４は、第１レグＡのゲート信号Ｇ１、Ｇ２の生成を示す制御ブロック図、図１５は、第２レグＢのゲート信号Ｇ３、Ｇ４の生成を示す制御ブロック図である。
図１３に示すように、ゲート信号Ｇ１〜Ｇ４は、第１レグＡ、第２レグＢのｄｕｔｙ指令とキャリア波とを用いたＰＷＭ制御により生成され、この場合、キャリア波に鋸波３８を用いる。第１レグＡのｄｕｔｙ指令としてＤ２＊を用い、第２レグＢのｄｕｔｙ指令はＤ３＊（＝Ｄ４＊）を用いる。なお、各ゲート信号Ｇ１〜Ｇ４の生成に用いる鋸波３８は、同位相、同じ値の波形である。
【００４６】
図１４に示すように、第１レグＡのゲート信号生成器３９は、２つの比較器３９ａ、３９ｂを備え、それぞれＤ２＊と鋸波３８とを比較してゲート信号Ｇ２、Ｇ１を生成する。
Ｄ２＊が鋸波３８の値以上の期間（ｔｔ０〜ｔｔ２）で、ゲート信号Ｇ２はＨとなり、第２スイッチング素子４０２をオン状態にする。また、鋸波３８の値がＤ２＊以上の期間（ｔｔ２〜ｔｔ４（＝ｔｔ０））で、ゲート信号Ｇ１はＨとなり、第１スイッチング素子４０１をオン状態にする。
【００４７】
図１５に示すように、第２レグＢのゲート信号Ｇ３を生成するゲート信号生成器４０は１つの比較器４０ａを備える。また、ゲート信号Ｇ４は、２つの比較器４１ａ、４１ｂを備えるゲート信号生成器４１とＡＮＤ回路４３とを用いて生成する。
ゲート信号Ｇ３を生成するゲート信号生成器４０では、比較器４０ａがＤ３＊と鋸波３８とを比較してゲート信号Ｇ３を生成する。Ｄ３＊が鋸波３８の値以上の期間（ｔｔ０〜ｔｔ１）で、ゲート信号Ｇ３はＨとなり、第３スイッチング素子４０３をオン状態にする。また、ゲート信号Ｇ２、Ｇ３は共にｔｔ０で立ち上がり、即ち、ゲート信号パルスの立ち上がりが同期する。
【００４８】
ゲート信号生成器４１では、比較器４１ａは、Ｄ２＊とＤ３＊とを加算した和４２と、鋸波３８とを比較し、比較器４１ｂは、鋸波３８とＤ２＊とを比較する。２つの比較器４１ａ、４１ｂからの比較信号はＡＮＤ回路４３に入力され、ＡＮＤ回路４３は論理積を生成してゲート信号Ｇ４を出力する。ゲート信号Ｇ４は、鋸波３８がＤ２＊の値以上となるタイミング（ｔｔ２）から、Ｄ３＊に基づくゲート信号Ｇ３のパルス幅Ｗ１だけＨとなり、期間（ｔｔ２〜ｔｔ３）で第４スイッチング素子４０４をオン状態にする。また、ゲート信号Ｇ１、Ｇ４は共にｔｔ２で立ち上がり、即ち、ゲート信号パルスの立ち上がりが同期する。
【００４９】
なお、図１３におけるｔｔ０、ｔｔ１、ｔｔ２、ｔｔ３は、図２におけるｔ２、ｔ３、ｔ４（ｔ０）、ｔ１に対応するものである。即ち、ｔｔ０〜ｔｔ１、ｔｔ１〜ｔｔ２、ｔｔ２〜ｔｔ３、ｔｔ３〜ｔｔ４（ｔ０）の各期間の動作モードは、順に第３モード、第４モード、第１モード、第２モードとなる。
【００５０】
以上のように、この実施の形態では、第１レグＡをｄｕｔｙ比Ｄ１、Ｄ２を調整してＰＷＭ制御することにより、交流電源１から整流回路２を介して流れる電流ｉａｃの高力率制御を行い、第２レグＢをｄｕｔｙ比Ｄ３（Ｄ４）をｄｕｔｙ比Ｄ１、Ｄ２以下の値で調整してＰＷＭ制御することにより、直流コンデンサ５の電圧Ｖｄｃを制御して絶縁トランス６の二次側に出力する電力を制御する。これにより、電流制御と出力電力制御とをフルブリッジ構成の１つのインバータ回路４で実現することができ、電力変換装置の簡略化、小型化を実現することができる。
【００５１】
また、制御回路１１は、第１レグＡおよび第２レグＢを、同期する等しい駆動周期ＴでＰＷＭ制御し、電流ｉａｃが目標正弦波電流である電流指令ｉａｃ＊になるように第１レグＡを制御するｄｕｔｙ指令Ｄ１＊、Ｄ２＊を生成し、直流コンデンサ５の電圧Ｖｄｃが、交流電源１のピーク電圧Ｖｐよりも高い目標電圧Ｖｄｃ＊になるように第２レグＢを制御するｄｕｔｙ指令Ｄ３＊（Ｄ４＊）を生成する。これにより、電流ｉａｃの高力率制御と電圧Ｖｄｃを目標電圧Ｖｄｃ＊に維持する出力電力制御とを、信頼性良く実現できる。
【００５２】
また、第２レグＢの第３、第４スイッチング素子４０３、４０４を制御するｄｕｔｙ比Ｄ３、Ｄ４が等しくなるよう制御するため、絶縁トランス６の偏磁を抑制する。さらに、ｄｕｔｙ比Ｄ３、Ｄ４を、第１、第２スイッチング素子４０１、４０２のｄｕｔｙ比Ｄ１、Ｄ２内の小さい方を上限Ｄｌｉｍとして制限するようにした。このため、第４スイッチング素子４０４を、第１スイッチング素子４０１のオン期間内のみにオン期間を有するように、また第３スイッチング素子４０３を、第２スイッチング素子４０２のオン期間内のみにオン期間を有するように制御することができる。このため、直流コンデンサ５の充電と放電との期間を確実に制御でき、電圧Ｖｄｃを目標電圧Ｖｄｃ＊に信頼性良く制御できる。
【００５３】
また、第１レグＡ、第２レグＢのＰＷＭ制御のキャリア波に鋸波３８を用い、第１スイッチング素子４０１へのゲート信号パルスの立ち上がりと、第４スイッチング素子４０４へのゲート信号パルスの立ち上がりとを同期させ、第２スイッチング素子４０２へのゲート信号パルスの立ち上がりと、第３スイッチング素子４０３へのゲート信号パルスの立ち上がりとを同期させるようにゲート信号Ｇ１〜Ｇ４を生成する。このため、高力率制御による制約条件内で、第２レグＢのｄｕｔｙ比Ｄ３（Ｄ４）を自由に調整することが可能となり、高力率制御と出力電力制御とを信頼性良く独立して実現でき、伝送電力の品質をより高め、より信頼性の高い電力変換装置の出力制御を実現することができる。
【００５４】
また、この実施の形態では、直流コンデンサ５の充電と放電とをインバータ回路４の駆動周期Ｔ内で行うため、発生する電圧脈動は駆動周期Ｔに基づく。このため、交流電源１にて生じる交流電源周期の２倍の周波数で脈動する電力脈動はすべて絶縁トランス６の二次側のバッテリ１０に伝達され、交流電源周期の２倍の周波数の電力脈動を直流コンデンサ５で担保する必要がない。直流コンデンサ５は、インバータ回路４の駆動周期Ｔに起因した充放電だけを担保すればよく、大幅な容量低減により小型化が図れる。
【００５５】
なお、上記実施の形態では、第１、第４スイッチング素子４０１、４０４へのゲート信号パルスの立ち上がりを同期させ、第２、第３スイッチング素子４０２、４０３へのゲート信号パルスの立ち上がりを同期させたものを示したが、双方ともゲート信号パルスの立ち下がりを同期させる様にしても良い。
【００５６】
また、第１レグＡの第１、第２スイッチング素子４０１、４０２のスイッチングに短絡防止用のデッドタイムを設けても良い。同様に、第２レグＢの第３、第４スイッチング素子４０３、４０４のスイッチングに短絡防止用のデッドタイムを設けても良い。
【００５７】
また、リアクトル３を、負極側直流端子２ｂに接続する場合、あるいは整流回路２の正極側直流端子２ａ、負極側直流端子２ｂの双方に分散して接続する場合も、上記実施の形態と同様に、第１レグＡをＰＷＭ制御することにより電流制御を行い、第２レグＢをＰＷＭ制御することにより、直流コンデンサ５の電圧Ｖｄｃを制御することにより、上記実施の形態と同様の効果が得られる。
【００５８】
なお上記実施の形態では、電力変換装置は、絶縁トランス６の二次側構成、即ち、第２整流回路７、平滑リアクトル８および平滑コンデンサ９を有して構成するものとしたが、それら二次側回路はこれに限るものではなく、また電力変換装置内では省略し、他装置で構成されたものを接続して用いても良い。
【００５９】
実施の形態２．
以下、この発明の実施の形態２による電力変換装置について説明する。上記実施の形態１では、インバータ回路４のＰＷＭ制御のキャリア波に鋸波３８を用いたが、この実施の形態２では、キャリア波に三角波を用いる。この実施の形態２による電力変換装置は、主回路構成および各ｄｕｔｙ指令Ｄ１＊〜Ｄ４＊の生成については、上記実施の形態１と同様である。
この実施の形態２におけるインバータ回路４の第１〜第４スイッチング素子４０１〜４０４を制御するゲート信号Ｇ１〜Ｇ４の生成について、図１６〜図１８に基づいて以下に説明する。図１６は、ゲート信号Ｇ１〜Ｇ４の生成を説明する波形図であり、図１７は、第１レグＡのゲート信号Ｇ１、Ｇ２の生成を示す制御ブロック図、図１８は、第２レグＢのゲート信号Ｇ３、Ｇ４の生成を示す制御ブロック図である。
【００６０】
図１６に示すように、ゲート信号Ｇ１〜Ｇ４は、第１レグＡ、第２レグＢのｄｕｔｙ指令とキャリア波とを用いたＰＷＭ制御により生成され、この場合、キャリア波に三角波５０を用いる。第１レグＡのｄｕｔｙ指令としてＤ２＊を用い、第２レグＢのｄｕｔｙ指令はＤ３＊（＝Ｄ４＊）を用いる。なお、各ゲート信号Ｇ１〜Ｇ４の生成に用いる三角波５０は同一である。
【００６１】
図１７に示すように、第１レグＡのゲート信号生成器５１は、２つの比較器５１ａ、５１ｂを備え、それぞれＤ２＊と三角波５０とを比較してゲート信号Ｇ２、Ｇ１を生成する。
Ｄ２＊が三角波５０の値以上の期間（ｔ０〜ｔ２、ｔ５〜ｔ７（ｔ０））で、ゲート信号Ｇ２はＨとなり、第２スイッチング素子４０２をオン状態にする。また、三角波５０の値がＤ２＊以上の期間（ｔ２〜ｔ５）で、ゲート信号Ｇ１はＨとなり、第１スイッチング素子４０１をオン状態にする。
【００６２】
図１８に示すように、第２レグＢのゲート信号生成器５２は、２つの比較器５２ａ、５２ｂを備える。比較器５２ａは、Ｄ３＊と三角波５０とを比較してゲート信号Ｇ３を生成する。Ｄ３＊が三角波５０の値以上の期間（ｔ６〜ｔ０（ｔ７）〜ｔ１）で、ゲート信号Ｇ３はＨとなり、第３スイッチング素子４０３をオン状態にする。また、ゲート信号Ｇ２、Ｇ３によるゲート信号パルスの中心は、三角波５０の下のピーク位相で同期する。
比較器５２ｂは、三角波５０と、１からＤ３＊を減算した値であるｄｕｔｙ指令（１−Ｄ３＊）とを比較してゲート信号Ｇ４を生成する。三角波５０が（１−Ｄ３＊）以上の期間（ｔ３〜ｔ４）で、ゲート信号Ｇ４はＨとなり、第４スイッチング素子４０４をオン状態にする。ゲート信号Ｇ３、Ｇ４によるゲート信号パルスのパルス幅Ｗ２は等しく、第３、第４スイッチング素子４０３、４０４のオン期間の長さは同じである。また、ゲート信号Ｇ１、Ｇ４によるゲート信号パルスの中心は、三角波５０の上のピーク位相で同期する。
【００６３】
この実施の形態による電力変換装置においても、上記実施の形態１で示した４種の動作モードにより動作する。ｔ０〜ｔ１は第３モード、ｔ１〜ｔ２は第４モード、ｔ２〜ｔ３は第２モード、ｔ３〜ｔ４は第１モード、ｔ４〜ｔ５は第２モード、ｔ５〜ｔ６は第４モード、ｔ６〜ｔ７（ｔ０）は第３モードにて動作する。
【００６４】
以上のように、この実施の形態２においても、第１レグＡをｄｕｔｙ比Ｄ１、Ｄ２を調整してＰＷＭ制御することにより、交流電源１から整流回路２を介して流れる電流ｉａｃの高力率制御を行い、第２レグＢをｄｕｔｙ比Ｄ３（Ｄ４）をｄｕｔｙ比Ｄ１、Ｄ２以下の値で調整してＰＷＭ制御することにより、直流コンデンサ５の電圧Ｖｄｃを制御して絶縁トランス６の二次側に出力する電力を制御する。これにより、上記実施の形態１と同様に電流制御と出力電力制御とをフルブリッジ構成の１つのインバータ回路４で実現することができ、電力変換装置の簡略化、小型化を実現することができる。
【００６５】
また、第１レグＡ、第２レグＢのＰＷＭ制御のキャリア波に三角波５０を用い、第１スイッチング素子４０１へのゲート信号パルスの中心と、第４スイッチング素子４０４へのゲート信号パルスの中心とを三角波５０の上のピーク位相で同期させ、第２スイッチング素子４０２へのゲート信号パルスの中心と、第３スイッチング素子４０３へのゲート信号パルスの中心とを三角波５０の下のピーク位相で同期させるようにゲート信号Ｇ１〜Ｇ４を生成する。このため、高力率制御による制約条件内で、第２レグＢのｄｕｔｙ比Ｄ３（Ｄ４）を自由に調整することが可能となり、高力率制御と出力電力制御とを信頼性良く独立して実現でき、伝送電力の品質をより高め、より信頼性の高い電力変換装置の出力制御を実現することができる。
【００６６】
また、キャリア波に三角波５０を用いることで、第２モードと第４モードとの合計期間、即ち絶縁トランス６に電力を伝送しない期間が、駆動周期Ｔの中で三角波５０のピーク位相を中心に対称となる。このため、第１モードにて絶縁トランス６に電流を通流した後に第２モードにてトランス電流が減少する際、第４スイッチング素子４０４を流れる電流量と、第３モードにて絶縁トランス６に電流を通流した後に第４モードにてトランス電流が減少する際、第３スイッチング素子４０３を流れる電流量とが等しくなる。これにより第３、第４スイッチング素子４０３、４０４の損失が均一となり、放熱構成が簡略化でき、電力変換装置の小型化が促進できる。
【００６７】
なお、この発明は、発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【図１】
2015174123.tif 000003
【図２】
2015174123.tif 000004
【図３】
2015174123.tif 000005
【図４】
2015174123.tif 000006
【図５】
2015174123.tif 000007
【図６】
2015174123.tif 000008
【図７】
2015174123.tif 000009
【図８】
2015174123.tif 000010
【図９】
2015174123.tif 000011
【図１０】
2015174123.tif 000012
【図１１】
2015174123.tif 000013
【図１２】
2015174123.tif 000014
【図１３】
2015174123.tif 000015
【図１４】
2015174123.tif 000016
【図１５】
2015174123.tif 000017
【図１６】
2015174123.tif 000018
【図１７】
2015174123.tif 000019
【図１８】
2015174123.tif 000020
【手続補正書】
【提出日】平成28年4月27日(2016.4.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数のダイオードがフルブリッジ構成され、交流電源からの入力を整流する整流回路と、
上記整流回路の直流端子に接続されるリアクトルと、
第１スイッチング素子および第２スイッチング素子が直列接続され、その接続点を第１交流端とする第１レグと、第３スイッチング素子および第４スイッチング素子が直列接続され、その接続点を第２交流端とする第２レグと、直流コンデンサとが直流母線間に並列接続されて構成され、上記第１交流端が上記整流回路の正極側直流端子に接続され、負極側直流母線が上記整流回路の負極側直流端子に接続されるインバータ回路と、
一次巻線、二次巻線を有し、該一次巻線の両端に上記インバータ回路の上記第１交流端、上記第２交流端が接続される絶縁トランスと、
上記インバータ回路を出力制御する制御回路とを備え、
上記制御回路は、上記第１レグのＰＷＭ制御により、上記交流電源から上記整流回路を介して流れる回路電流の高力率制御を行い、上記第１レグのｄｕｔｙ比以下のｄｕｔｙ比を用いた上記第２レグのＰＷＭ制御により、上記直流コンデンサの電圧を制御して上記絶縁トランスの二次側に出力する電力を制御する
電力変換装置。
【請求項２】
上記絶縁トランスの上記二次巻線に接続される第２整流回路と、該第２整流回路の直流端子に接続される第２リアクトルとを備え、
上記制御回路は、上記第２レグをＰＷＭ制御することにより上記第２整流回路に接続される直流回路への出力電力を制御する
請求項１に記載の電力変換装置。
【請求項３】
上記制御回路は、
上記第１レグおよび上記第２レグを、同期する等しい駆動周期でＰＷＭ制御し、
上記回路電流が目標正弦波電流になるように上記第１レグを制御し、
上記直流コンデンサの電圧が、上記交流電源のピーク電圧よりも高い目標電圧になるように上記第２レグを制御する
請求項１または請求項２に記載の電力変換装置。
【請求項４】
上記制御回路は、上記第３スイッチング素子および上記第４スイッチング素子のｄｕｔｙ比を等しくし、該ｄｕｔｙ比を、上記第１、第２スイッチング素子の２つのｄｕｔｙ比内の小さい方を上限として制限する
請求項３に記載の電力変換装置。
【請求項５】
上記制御回路は、
上記第１スイッチング素子とオンオフが反転するように上記第２スイッチング素子を制御し、
上記第１スイッチング素子と対角の関係にある上記第４スイッチング素子を、上記第１スイッチング素子のオン期間内のみにオン期間を有するように制御し、
上記第２スイッチング素子と対角の関係にある上記第３スイッチング素子を、上記第２スイッチング素子のオン期間内のみにオン期間を有するように制御する
請求項３または請求項４に記載の電力変換装置。
【請求項６】
上記制御回路は、
上記第１レグ、上記第２レグのＰＷＭ制御のキャリア波に鋸波を用い、
上記第１スイッチング素子へのゲート信号パルスの立ち上がりと、上記第４スイッチング素子へのゲート信号パルスの立ち上がりとを同期させ、
上記第２スイッチング素子へのゲート信号パルスの立ち上がりと、上記第３スイッチング素子へのゲート信号パルスの立ち上がりとを同期させる
請求項５に記載の電力変換装置。
【請求項７】
上記制御回路は、
上記第１レグ、上記第２レグのＰＷＭ制御のキャリア波に三角波を用い、
上記第１スイッチング素子へのゲート信号パルスの中心と、上記第４スイッチング素子へのゲート信号パルスの中心とを同期させ、
上記第２スイッチング素子へのゲート信号パルスの中心と、上記第３スイッチング素子へのゲート信号パルスの中心とを同期させる
請求項５に記載の電力変換装置。
【請求項８】
上記制御回路は、
上記第３、第４スイッチング素子の一方の素子へのｄｕｔｙ比の指令値を生成し、該ｄｕｔｙ比の指令値と上記三角波との比較により上記一方の素子への上記ゲート信号パルスを生成し、
上記ｄｕｔｙ比の指令値を１から差し引いた値と上記三角波との比較により、上記第３、第４スイッチング素子の他方の素子への上記ゲート信号パルスを生成する
請求項７に記載の電力変換装置。
【請求項９】
複数のダイオードがフルブリッジ構成され、交流電源からの入力を整流する整流回路と、
上記整流回路の直流端子に接続されるリアクトルと、
第１スイッチング素子および第２スイッチング素子が直列接続され、その接続点を第１交流端とする第１レグと、第３スイッチング素子および第４スイッチング素子が直列接続され、その接続点を第２交流端とする第２レグと、直流コンデンサとが直流母線間に並列接続されて構成され、上記第１交流端が上記整流回路の正極側直流端子に接続され、負極側直流母線が上記整流回路の負極側直流端子に接続されるインバータ回路と、
一次巻線、二次巻線を有し、該一次巻線の両端に上記インバータ回路の上記第１交流端、上記第２交流端が接続される絶縁トランスと、
上記インバータ回路を出力制御する制御回路とを備える
電力変換装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
交流電源からの入力を電力変換して絶縁トランスの二次側に所望の電力を供給する電力変換装置に関するものである。
【背景技術】
【０００２】
近年、１つの電力変換装置で入力の交流電流の力率制御と、出力電力制御を同時に実現するワンステージ変換方式が提案されている。従来のワンステージ変換方式の電力変換装置として、充電器用のコンバータ回路を以下に示す。
充電器用のコンバータ回路は、２つのダイオードより成るハーフブリッジ整流回路と、前記ハーフブリッジ整流回路の両端に並列接続したコンデンサと、夫々２つのスイッチ素子（１）と（２）より成る第１のハーフブリッジ回路および２つのスイッチ素子（３）と（４）より成る第２のハーフブリッジ回路の両端を前記コンデンサの両端に並列接続して構成した４つのスイッチ素子より成るフルブリッジ回路と、上記第１のハーフブリッジ回路におけるスイッチ素子同士の接続点に一端を接続した交流電源の他端とハーフブリッジ整流回路におけるダイオード同士の接続点との間に設けたリアクタと、前記第１と第２のハーフブリッジ回路におけるスイッチ素子同士の接続点との間を接続した高周波トランスの１次コイルと、前記４つのスイッチ素子に接続した４つの駆動回路と制御回路とによってコンバータの１次回路を構成する。制御回路は、４つのスイッチ素子より成るフルブリッジ回路におけるスイッチ素子（１）と（４）より成るグループ、およびスイッチ素子（２）と（３）より成るグループを交互にオン・オフ制御する。
そして、前記高周波トランスの２次コイルに並列接続したフルブリッジ整流回路と、前記フルブリッジ整流回路の両端に並列接続したコンデンサとによってコンバータの２次回路を構成し、前記１次回路において生成された高周波電力を整流してバッテリーを充電させる（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１１−２４３６４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
このような従来の電力変換装置では、フルブリッジ回路の２つのハーフブリッジ回路を同じｄｕｔｙ比で同期して制御している。このため、入力電流の高力率制御を行うと、フルブリッジ回路の直流コンデンサ電圧が動作範囲から外れることがあり、電力変換装置に過電圧が印加されたり、出力電流のリプル成分がより拡大するという問題点があった。
【０００５】
この発明は、上記のような問題点を解決するためになされたものであり、入力電流の高力率制御と、出力電力制御とを高い信頼性で同時に実現できる電力変換装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
この発明に係る第１の電力変換装置は、複数のダイオードがフルブリッジ構成され、交流電源からの入力を整流する整流回路と、上記整流回路の直流端子に接続されるリアクトルと、インバータ回路と、絶縁トランスと、上記インバータ回路を出力制御する制御回路とを備える。上記インバータ回路は、第１スイッチング素子および第２スイッチング素子が直列接続され、その接続点を第１交流端とする第１レグと、第３スイッチング素子および第４スイッチング素子が直列接続され、その接続点を第２交流端とする第２レグと、直流コンデンサとが直流母線間に並列接続されて構成され、上記第１交流端が上記整流回路の正極側直流端子に接続され、負極側直流母線が上記整流回路の負極側直流端子に接続される。上記絶縁トランスは、一次巻線、二次巻線を有し、該一次巻線の両端に上記インバータ回路の上記第１交流端、上記第２交流端が接続される。
そして上記制御回路は、上記第１レグのＰＷＭ制御により、上記交流電源から上記整流回路を介して流れる回路電流の高力率制御を行い、上記第１レグのｄｕｔｙ比以下のｄｕｔｙ比を用いた上記第２レグのＰＷＭ制御により、上記直流コンデンサの電圧を制御して上記絶縁トランスの二次側に出力する電力を制御する。
【０００７】
この発明に係る第２の電力変換装置は、複数のダイオードがフルブリッジ構成され、交流電源からの入力を整流する整流回路と、上記整流回路の直流端子に接続されるリアクトルと、第１スイッチング素子および第２スイッチング素子が直列接続され、その接続点を第１交流端とする第１レグと、第３スイッチング素子および第４スイッチング素子が直列接続され、その接続点を第２交流端とする第２レグと、直流コンデンサとが直流母線間に並列接続されて構成され、上記第１交流端が上記整流回路の正極側直流端子に接続され、負極側直流母線が上記整流回路の負極側直流端子に接続されるインバータ回路と、一次巻線、二次巻線を有し、該一次巻線の両端に上記インバータ回路の上記第１交流端、上記第２交流端が接続される絶縁トランスと、上記インバータ回路を出力制御する制御回路とを備える。
【発明の効果】
【０００８】
この発明の第１の電力変換装置によれば、入力電流の高力率制御と、出力電力制御とを高い信頼性で同時に実現できる。
【０００９】
この発明の第２の電力変換装置によれば、第１レグにより入力電流制御が可能で、第２レグにより出力電力制御が可能であり、入力電流制御と出力電力制御とを高い信頼性で同時に実現可能な装置構成を提供できる。
【図面の簡単な説明】
【００１０】
【図１】この発明の実施の形態１による電力変換装置の構成を示す図である。
【図２】この発明の実施の形態１による電力変換装置の動作を説明するゲート信号および各部の波形図である。
【図３】この発明の実施の形態１による電力変換装置の第１モードにおける動作を説明する電流経路図である。
【図４】この発明の実施の形態１による電力変換装置の第２モードにおける動作を説明する電流経路図である。
【図５】この発明の実施の形態１による電力変換装置の第３モードにおける動作を説明する電流経路図である。
【図６】この発明の実施の形態１による電力変換装置の第４モードにおける動作を説明する電流経路図である。
【図７】この発明の実施の形態１による第１レグのｄｕｔｙ比を示す図である。
【図８】この発明の実施の形態１による第２レグのｄｕｔｙ比を示す図である。
【図９】この発明の実施の形態１による第１レグのｄｕｔｙ指令の生成を示す制御ブロック図である。
【図１０】この発明の実施の形態１による第２レグのｄｕｔｙ指令上限の生成を示す制御ブロック図である。
【図１１】この発明の実施の形態１による第２レグの基本ｄｕｔｙ指令の生成を示す制御ブロック図である。
【図１２】この発明の実施の形態１による第２レグのｄｕｔｙ指令の生成を示す制御ブロック図である。
【図１３】この発明の実施の形態１による電力変換装置における鋸波を用いたゲート信号の生成を説明する波形図である。
【図１４】この発明の実施の形態１による第１レグのゲート信号の生成を示す制御ブロック図である。
【図１５】この発明の実施の形態１による第２レグのゲート信号の生成を示す制御ブロック図である。
【図１６】この発明の実施の形態２による電力変換装置における三角波を用いたゲート信号の生成を説明する波形図である。
【図１７】この発明の実施の形態２による第１レグのゲート信号の生成を示す制御ブロック図である。
【図１８】この発明の実施の形態２による第２レグのゲート信号の生成を示す制御ブロック図である。
【発明を実施するための形態】
【００１１】
実施の形態１．
以下、この発明の実施の形態１による電力変換装置について説明する。図１はこの発明の実施の形態１による電力変換装置の概略構成図である。
図１に示すように、電力変換装置は、交流電源１の交流電力を直流電力に変換して直流回路であるバッテリ１０に出力するための主回路と制御回路１１とを備える。
主回路は、交流電源１からの入力を整流する整流回路２と、限流回路としてのリアクトル３と、インバータ回路４と、絶縁トランス６と、第２整流回路７と、第２リアクトルとしての平滑リアクトル８と、平滑コンデンサ９とを備える。
【００１２】
整流回路２は４つのダイオード２０１〜２０４をフルブリッジ構成したダイオード整流回路である。インバータ回路４は、第１スイッチング素子４０１および第２スイッチング素子４０２が直列接続され、その接続点を第１交流端４ａとする第１レグＡと、第３スイッチング素子４０３および第４スイッチング素子４０４が直列接続され、その接続点を第２交流端４ｂとする第２レグＢと、直流コンデンサ５とが直流母線間（ＰＮ母線間）に並列接続されたフルブリッジインバータ回路である。
第２整流回路７は、この場合、４つのダイオード７０１〜７０４をフルブリッジ構成したダイオード整流回路であるが、その他のダイオードを用いた整流方式や能動素子を用いた整流方式でも良い。
【００１３】
絶縁トランス６は、一次巻線６ａおよび二次巻線６ｂを有し、一次巻線６ａの両端にインバータ回路４の第１交流端４ａ、第２交流端４ｂが接続され、二次巻線６ｂの両端に第２整流回路７の交流端子が接続される。
また絶縁トランス６の一次側では、交流電源１の出力は整流回路２の交流端子に接続され、整流回路２の正極側直流端子２ａはリアクトル３を介してインバータ回路４の第１交流端４ａに接続される。整流回路２の負極側直流端子２ｂは、インバータ回路４の負極側直流母線（以下、Ｎ母線）に接続される。
絶縁トランス６の二次側では、平滑コンデンサ９がバッテリ１０に並列接続され、第２整流回路７の第１直流出力端子が平滑リアクトル８を介して平滑コンデンサ９の第１端子に接続され、第２整流回路７の第２直流出力端子が平滑コンデンサ９の第２端子に接続される。
【００１４】
第１〜第４スイッチング素子４０１〜４０４は、それぞれダイオード４０１ａ〜４０４ａを逆並列に接続したＩＧＢＴ（Insulated  Gate  Bipolar  Transistor）で構成される。
なお、第１〜第４スイッチング素子４０１〜４０４は、ＩＧＢＴ以外でも、ソース・ドレイン間にダイオードが内蔵されたＭＯＳＦＥＴ（Metal  Oxide  Semiconductor  Field  Effect  Transistor）等の半導体スイッチング素子でもよい。またＭＯＳＦＥＴを用いる場合は、内蔵ダイオードをダイオード４０１ａ〜４０４ａに用いても良い。
【００１５】
また、リアクトル３は、整流回路２の正極側直流端子２ａに接続しているが、負極側直流端子２ｂに接続するものでも良く、また、整流回路２の正極側直流端子２ａ、負極側直流端子２ｂの双方に分散して接続しても良い。
さらに、直流回路は、バッテリ１０の他、交流電源１からの入力と絶縁を必要とする直流負荷であれば良く、例えば電気２重層キャパシタなどで構成してもよい。
【００１６】
また、交流電源１の電圧Ｖａｃ、直流コンデンサ５の電圧Ｖｄｃ、平滑コンデンサ９の電圧Ｖｂａｔをそれぞれ検出する電圧センサと、交流電源１から整流回路２を介して流れる回路電流としての電流ｉａｃ、バッテリ１０への充電電流（直流電流）ｉｂａｔをそれぞれ検出する電流センサとが備えられる。この場合、電流ｉａｃとしてリアクトル３を流れる電流を検出する。
【００１７】
制御回路１１には、検出された直流コンデンサ電圧Ｖｄｃ、平滑コンデンサ電圧Ｖｂａｔ、交流電源電圧（交流電圧）Ｖａｃ、電流ｉａｃおよび充電電流ｉｂａｔが入力され、制御回路１１は、これらの値に基づいて高周波ＰＷＭ制御により、第１〜第４スイッチング素子４０１〜４０４へのゲート信号Ｇ１〜Ｇ４を生成して、インバータ回路４を出力制御する。その際、制御回路１１は、交流電源１からの入力力率が概１になるように、即ち、電流ｉａｃを高力率制御するように第１レグＡへのゲート信号ＧＡ（Ｇ１、Ｇ２）を生成し、かつ直流コンデンサ５の電圧Ｖｄｃが目標電圧Ｖｄｃ＊になるように第２レグＢへのゲート信号ＧＢ（Ｇ３、Ｇ４）を生成して、第１〜第４スイッチング素子４０１〜４０４をオンオフさせてインバータ回路４を出力制御する。
【００１８】
このように構成される電力変換装置の動作、即ちバッテリ１０に直流電力を出力する動作について、以下に説明する。
図２は、第１〜第４スイッチング素子４０１〜４０４へのゲート信号Ｇ１〜Ｇ４と、電流ｉａｃと、直流コンデンサ５の電圧Ｖｄｃとを示す図である。なお、直流コンデンサ５の電圧Ｖｄｃは、目標電圧Ｖｄｃ＊を、交流電源１の電圧Ｖａｃのピーク電圧Ｖｐより高く設定し、ピーク電圧Ｖｐより高く制御されている。
交流電源１からの電圧Ｖａｃは整流回路２で全波整流されるため、交流周期の２倍周期で動作する。ゲート信号Ｇ１、Ｇ２により動作する第１レグＡの第１、第２スイッチング素子４０１、４０２は、交流電源１からの入力電流量を一定に、かつ入力力率が概１になるようにＰＷＭ制御により電流ｉａｃを制御する。またゲート信号Ｇ３、Ｇ４により動作する第２レグＢの第３、第４スイッチング素子４０３、４０４は、バッテリ１０に供給する電力量と直流コンデンサ５の充放電量を調整して直流コンデンサ５の電圧Ｖｄｃが一定の目標電圧Ｖｄｃ＊になるように制御する。以下、交流電源１からの入力力率が概１になるように電流ｉａｃを制御することを、単に電流制御と称す。
【００１９】
図２に示すように、第１〜第４スイッチング素子４０１〜４０４の駆動周期をＴとすると、駆動周期Ｔは、ｔ０〜ｔ１、ｔ１〜ｔ２、ｔ２〜ｔ３、ｔ３〜ｔ４（ｔ０）の４期間に分割でき、各期間の動作モードを第１〜第４モードとする。
ｔ０（＝ｔ４）の時、ゲート信号Ｇ１で動作する第１スイッチング素子４０１がオンしてゲート信号Ｇ２で動作する第２スイッチング素子４０２がオフする。この時、ゲート信号Ｇ４で動作する第４スイッチング素子４０４も同時にオンする。
ｔ１の時、第４スイッチング素子４０４がオフする。
ｔ２の時、第１スイッチング素子４０１がオフして第２スイッチング素子４０２がオンする。この時、ゲート信号Ｇ３で動作する第３スイッチング素子４０３も同時にオンする。
ｔ３の時、第３スイッチング素子４０３がオフする。
【００２０】
各期間の動作モード毎の動作を説明するための電流経路図を図３〜図６に示す。なお、電流経路図はインバータ回路４での電流経路を示す。この場合、リアクトル３に流れる電流ｉａｃは、交流電源１から整流回路２を介してリアクトル３に流れてインバータ回路４の第１交流端４ａに入力される。
ｔ０〜ｔ１における第１モードでは、第１、第４スイッチング素子４０１、４０４が共にオン状態で、図３に示す電流経路で電流が流れる。即ち、リアクトル３に流れる電流ｉａｃは、絶縁トランス６の一次巻線６ａに流れ、第４スイッチング素子４０４を介して入力側へ戻る。また直流コンデンサ５から第１スイッチング素子４０１を介して一次巻線６ａへ電流が流れ、第４スイッチング素子４０４を介して直流コンデンサ５へと電流が戻る。
この第１モードでは、第１スイッチング素子４０１がオン状態であるため、リアクトル３のインバータ回路４側の電位は電圧Ｖｄｃに固定される。直流コンデンサ５の電圧Ｖｄｃは、交流電源１の電圧Ｖａｃのピーク電圧Ｖｐより高く制御され、リアクトル３に流れる電流ｉａｃは減少する。また直流コンデンサ５では電流を放電しているため電圧Ｖｄｃは減少する。
【００２１】
ｔ１〜ｔ２における第２モードでは、第１スイッチング素子４０１のみがオン状態で、図４に示す電流経路で電流が流れる。即ち、リアクトル３に流れる電流ｉａｃは、第１スイッチング素子４０１を介して直流コンデンサ５へと流入する。第２〜第４スイッチング素子４０２〜４０４はオフ状態であるため、上記以外の電流経路は存在しない。
この第２モードでは、第１スイッチング素子４０１がオン状態であるため、リアクトル３のインバータ回路４側の電位は電圧Ｖｄｃに固定される。直流コンデンサ５の電圧Ｖｄｃは、交流電源１の電圧Ｖａｃのピーク電圧Ｖｐより高く制御され、リアクトル３に流れる電流ｉａｃは減少する。また直流コンデンサ５では電流を充電しているため電圧Ｖｄｃは増加する。
【００２２】
ｔ２〜ｔ３における第３モードでは、第２、第３スイッチング素子４０２、４０３が共にオン状態で、図５に示す電流経路で電流が流れる。即ち、リアクトル３に流れる電流ｉａｃは、第２スイッチング素子４０２を介して入力側へと還流する。また直流コンデンサ５から第３スイッチング素子４０３を介して一次巻線６ａへ電流が流れ、第２スイッチング素子４０２を介して直流コンデンサ５へと電流が戻る。
この第３モードでは、第２スイッチング素子４０２がオン状態であるため、リアクトル３のインバータ回路４側の電位はＮ母線の電位０に固定され、リアクトル３に流れる電流ｉａｃは増加する。また直流コンデンサ５では電流を放電しているため電圧Ｖｄｃは減少する。
【００２３】
ｔ３〜ｔ４（＝ｔ０）における第４モードでは、第２スイッチング素子４０２のみがオン状態で、図６に示す電流経路で電流が流れる。即ち、リアクトル３に流れる電流ｉａｃは、第２スイッチング素子４０２を介して入力側へと還流する。第１、第３、第４スイッチング素子４０１、４０３、４０４はオフ状態であるため、上記以外の電流経路は存在しない。
この第４モードでは、第２スイッチング素子４０２がオン状態であるため、リアクトル３のインバータ回路４側の電位はＮ母線の電位０に固定され、リアクトル３に流れる電流ｉａｃは増加する。また直流コンデンサ５では電流の充放電がなく電圧Ｖｄｃは変化しない。
【００２４】
第１モードおよび第３モードでは、絶縁トランス６に電流が流れ、第１モードと第３モードとで一次巻線６ａに流れる電流極性は反転している。即ち、絶縁トランス６に交流電流が入力され、二次巻線６ｂに接続される第２整流回路にて交流電力を直流電力に変換し、平滑リアクトル８および平滑コンデンサ９にて直流電力を平滑してバッテリ１０に電力供給する。このように、第１モードおよび第３モードにてバッテリ１０に直流電力を供給する。
なお、第１モードと第３モードとで絶縁トランス６に逆極性に電流が流れるため、絶縁トランス６の偏磁を抑制するために、第１モードと第３モードとの期間は等しく設定する。即ち、第４スイッチング素子４０４のオン期間と第３スイッチング素子４０３のオン期間とは等しく、ｄｕｔｙ比は等しく制御される。
【００２５】
図２に示すように、第１スイッチング素子４０１と第２スイッチング素子４０２とはオンオフが反転する制御であり、第１スイッチング素子４０１のオン期間に電流ｉａｃが減少し、第２スイッチング素子４０２のオン期間に電流ｉａｃが増加する。図２におけるｔ２を調整する、即ち、第１、第２スイッチング素子４０１、４０２のｄｕｔｙ比を調整することで、電流ｉａｃの増減を調整して電流制御を実現できる。
【００２６】
また、第４スイッチング素子４０４は、第１スイッチング素子４０１のオン期間内のみにオン期間を有し、第３スイッチング素子４０３は、第２スイッチング素子４０２のオン期間内のみにオン期間を有する。そして、第３、第４スイッチング素子４０３、４０４のオン期間に電圧Ｖｄｃが減少し、第１スイッチング素子４０１のみがオンする期間で電圧Ｖｄｃが増加する。図２におけるｔ３、ｔ１を調整する、即ち、第３、第４スイッチング素子４０３、４０４のｄｕｔｙ比を調整することで、直流コンデンサ５の電圧Ｖｄｃの増減を調整して目標電圧Ｖｄｃ＊に維持する。
【００２７】
このように、第１レグＡの第１、第２スイッチング素子４０１、４０２を用いた電流ｉａｃの電流制御と、第２レグＢの第３、第４スイッチング素子４０３、４０４を用いた電圧Ｖｄｃの電圧制御とを、それぞれ個別のｄｕｔｙ比を用いて行うことで、電流制御と電圧制御とを同時に実現しながらバッテリ１０に直流電力を供給する。この電流制御と電圧制御の詳細について、以下に詳述する。
【００２８】
まず、ｔ２は電流制御によって定まるタイミングであり、第１スイッチング素子４０１における駆動周期Ｔあたりのオン期間（ｔ０−ｔ２）であるｄｕｔｙ比Ｄ１は、（式１）で表される。また、第２スイッチング素子４０２における駆動周期Ｔあたりのオン期間（ｔ２−ｔ４）であるｄｕｔｙ比Ｄ２は（式２）で表される。但し、ｖａｃは交流電源１の電圧波形、Ｖｄｃは直流コンデンサ５の電圧である。
【００２９】
Ｄ１＝ｖａｃ／Ｖｄｃ                                ・・・（式１）
Ｄ２＝（Ｖｄｃ−ｖａｃ）／Ｖｄｃ                    ・・・（式２）
【００３０】
第１、第２スイッチング素子４０１、４０２は、上記（式１）、（式２）に基づくｄｕｔｙ比で駆動される。
【００３１】
また、第４スイッチング素子４０４は第１スイッチング素子４０１と同時にオンし、第３スイッチング素子４０３は第２スイッチング素子４０２と同時にオンし、第４スイッチング素子４０４のオン期間（ｔ０−ｔ１）と第３スイッチング素子４０３のオン期間（ｔ２−ｔ３）とは等しい。第３、第４スイッチング素子４０３、４０４における駆動周期Ｔあたりのオン期間であるｄｕｔｙ比Ｄ３、Ｄ４は、（式３）で表される。但し、Ｖｂａｔは平滑コンデンサ９の電圧、Ｎ１は絶縁トランス６の一次巻線６ａの巻き数、Ｎ２は絶縁トランス６の二次巻線６ｂの巻き数である。
【００３２】
Ｄ３＝Ｄ４＝（１／２）・（Ｖｂａｔ／Ｖｄｃ）・（Ｎ２／Ｎ１）  ・・・（式３）
【００３３】
また、第４スイッチング素子４０４は、第１スイッチング素子４０１のオン期間内のみにオン期間を有し、第３スイッチング素子４０３は、第２スイッチング素子４０２のオン期間内のみにオン期間を有する。このため、ｄｕｔｙ比Ｄ３、Ｄ４は、常にｄｕｔｙ比Ｄ１、Ｄ２より小さく、ｔ０〜ｔ４の関係は、
ｔ０≦ｔ１≦ｔ２、ｔ２≦ｔ３≦ｔ４
となる。
【００３４】
第１レグＡのｄｕｔｙ比Ｄ１、Ｄ２の概略ｄｕｔｙ軌跡図と、第２レグＢのｄｕｔｙ比Ｄ３（Ｄ４）の上限となるＤｌｉｍとを図７に示す。Ｄｌｉｍの各点は、その位相における、ｍｉｎ（Ｄ１，Ｄ２）であり、即ち、Ｄｌｉｍは、Ｄ１、Ｄ２の小さい方のｄｕｔｙ比である。
図７に示すように、Ｄ１は交流電圧のゼロクロス位相０、πで０となり、位相π／２ではピーク値となる。このため、位相０、πの付近ではＤｌｉｍ＝Ｄ１となる。この場合、位相π／２付近では、Ｄ２＜Ｄ１であり、Ｄｌｉｍ＝Ｄ２となる。
また、位相π／２の時のＤｌｉｍの値Ｄαは、（式４）で表される。但し、Ｖｐは交流電圧Ｖａｃのピーク電圧である。
【００３５】
Ｄα＝ｍｉｎ（Ｖｐ／Ｖｄｃ，（Ｖｄｃ−Ｖｐ）／Ｖｄｃ）        ・・・（式４）
【００３６】
ｄｕｔｙ比Ｄ３（Ｄ４）をＤｌｉｍより小さくすることで、絶縁トランス６への電流通流期間である第１モードおよび第３モードの期間を調整して電圧Ｖｄｃの制御を実現できる。ここでは、電圧Ｖｄｃの制御が可能となる条件、即ち可制御条件を以下の式で示す。
Ｄ３（Ｄ４）＜Ｄα
即ち、
（１／２）・（Ｖｂａｔ／Ｖｄｃ）・（Ｎ２／Ｎ１）
＜ｍｉｎ（Ｖｐ／Ｖｄｃ，（Ｖｄｃ−Ｖｐ）／Ｖｄｃ）        ・・・（式５）
【００３７】
図８は、第２レグＢのｄｕｔｙ比Ｄ３（Ｄ４）を示す図である。上記（式５）で示す可制御条件を満たすとき、（式３）で演算されるＤ３（Ｄ４）の値を基本ｄｕｔｙ比Ｄ３ａとし、
Ｄ３ａ＜Ｄｌｉｍのとき、Ｄ３（Ｄ４）＝Ｄ３ａ
Ｄ３ａ≧Ｄｌｉｍのとき、Ｄ３（Ｄ４）＝Ｄｌｉｍ
とする。
交流電圧のゼロクロス位相０、πの付近ではＤｌｉｍが原理上限りなく０に近い。このため、Ｄ３（Ｄ４）の演算値がＤｌｉｍ以上となる位相範囲でＤ３（Ｄ４）をＤｌｉｍの値に設定する。それ以外の位相範囲では、上記可制御条件から、Ｄ３（Ｄ４）はＤｌｉｍより小さい。これにより、全位相においてｄｕｔｙ比Ｄ３（Ｄ４）をＤｌｉｍより小さくでき、電圧Ｖｄｃを制御できる。
【００３８】
このように、第２レグＢの第３、第４スイッチング素子４０３、４０４のｄｕｔｙ比Ｄ３（Ｄ４）を、位相に拘わらず、第１レグＡの第１、第２スイッチング素子４０１、４０２のｄｕｔｙ比Ｄ１、Ｄ２より小さくすることができ、電圧Ｖｄｃを一定の目標電圧Ｖｄｃ＊に制御できる。この電圧制御は、出力電力量を制御して電圧Ｖｄｃを制御する出力電力制御である。
これにより、第１レグＡのｄｕｔｙ制御により電流制御を行い、第２レグＢのｄｕｔｙ制御により出力電力制御を行い、即ち、電流制御と出力電力制御とをフルブリッジ構成の１つのインバータ回路４で実現することができる。
【００３９】
一般に単相系統に接続される単相インバータでは直流部に交流周波数の２倍の周波数の電圧脈動が発生する。この実施の形態では、直流コンデンサ５の充電と放電とをインバータ回路４の駆動周期Ｔ内で行うため、発生する電圧脈動は駆動周期Ｔに基づき、特に、第２モードにおける充電期間で規定される。このためインバータ回路４では、交流周波数の２倍の周波数の電圧脈動は発生せず、直流コンデンサ５の容量を大幅に低減することができ、直流コンデンサ５を小型化することができる。
【００４０】
交流電源１にて、力率１の電圧ｖａｃと電流ｉａｃは、（式６）、（式７）で定義される。交流電源１の電力Ｐａｃは（式８）となる。この実施の形態では、（式８）で示す電力Ｐａｃがすべてバッテリ１０へと伝送される。バッテリ１０が一定の電圧Ｖｂａｔであると、バッテリ１０に供給される電流ｉｂａｔは（式９）となり、交流周波数の２倍の周波数の脈動成分を有するものとなる。但し、Ｖａｃ、Ｉａｃは交流電源１の電圧実効値、電流実効値である。
【００４１】
ｖａｃ＝（√２）Ｖａｃ・ｓｉｎ（ωｔ）              ・・・（式６）
ｉａｃ＝（√２）Ｉａｃ・ｓｉｎ（ωｔ）              ・・・（式７）
Ｐａｃ＝Ｖａｃ・Ｉａｃ（１−ｃｏｓ（２ωｔ））      ・・・（式８）
ｉｂａｔ＝（Ｖａｃ／Ｖｂａｔ）・Ｉａｃ（１−ｃｏｓ（２ωｔ））  ・・・（式９）
【００４２】
次に、電流制御と電圧制御とを行うためのｄｕｔｙ比Ｄ１〜Ｄ４の指令値の生成について説明する。以下、ｄｕｔｙ比の指令値をｄｕｔｙ指令と称す。
図９は、制御回路１１による第１レグＡのｄｕｔｙ指令の生成を示す制御ブロック図である。Ｄ１＊、Ｄ２＊は、第１、第２スイッチング素子４０１、４０２をＰＷＭ制御する為のｄｕｔｙ指令である。このｄｕｔｙ指令Ｄ１＊、Ｄ２＊により、交流電源１からの電流量を制御し、交流電源１からの入力力率が概１になるように電流ｉａｃを制御する。
【００４３】
図９に示すように、交流電源１の電圧Ｖａｃに同期した正弦波の電流指令（目標正弦波電流）ｉａｃ＊と検出された電流ｉａｃとの差２０をフィードバック量として、ＰＩ制御した出力２１を電圧Ｖｄｃで割ることで、第２スイッチング素子４０２の基準ｄｕｔｙ指令２２を求める。そして基準ｄｕｔｙ指令２２にフィードフォワード項２３を加算して第２スイッチング素子４０２のｄｕｔｙ指令Ｄ２＊とする。フィードフォワード項２３は、上記（式２）で示す（Ｖｄｃ−ｖａｃ）／Ｖｄｃであり、交流電源１の位相に従ってインバータ回路４の駆動周期毎に決定する。また、１からｄｕｔｙ指令Ｄ２＊を減算した値を、第１スイッチング素子４０１のｄｕｔｙ指令Ｄ１＊とする。
【００４４】
図１０は、第２レグＢのｄｕｔｙ指令上限となるＤｌｉｍの生成を示す制御ブロック図である。図１０に示すように、Ｄ１＊、Ｄ２＊は、選択器２４に入力されると共に、比較器２５にも入力される。選択器２４は、比較器２５からの比較信号２５ａに基づいてＤ１＊、Ｄ２＊のいずれか一方をＤｌｉｍとして出力する。
Ｄ２＊がＤ１＊の値以上である時、比較器２５からの比較信号２５ａはＨとなり、選択器２４はＤ１＊をＤｌｉｍとして出力する。Ｄ２＊がＤ１＊の値未満である時、比較器２５からの比較信号２５ａはＬとなり、選択器２４はＤ２＊をＤｌｉｍとして出力する。
【００４５】
図１１は、第２レグＢの基本ｄｕｔｙ指令の生成を示す制御ブロック図である。Ｄ３ａ＊は、図８で示す基本ｄｕｔｙ比Ｄ３ａの指令値、即ち、基本ｄｕｔｙ指令である。この基本ｄｕｔｙ指令Ｄ３ａ＊は、出力電力量を制御して電圧Ｖｄｃを目標電圧Ｖｄｃ＊に維持するように演算される。
図１１に示すように、直流コンデンサ５の目標電圧Ｖｄｃ＊と検出された電圧Ｖｄｃとの差３０をフィードバック量として、ＰＩ制御した出力をバッテリ１０への出力電流指令値３１とする。この出力電流指令値３１と検出された電流ｉｂａｔとの差分３２をフィードバック量としてＰＩ制御した出力３３を、ゲイン調整器３４にて調整して、基本ｄｕｔｙ指令Ｄ３ａ＊を生成する。
【００４６】
図１２は、第２レグＢのｄｕｔｙ指令の生成を示す制御ブロック図である。Ｄ３＊（＝Ｄ４＊）は、第３、第４スイッチング素子４０３、４０４をＰＷＭ制御する為のｄｕｔｙ指令である。
図１２に示すように、基本ｄｕｔｙ指令Ｄ３ａ＊とＤｌｉｍとは、選択器３５に入力されると共に、比較器３６にも入力される。選択器３５は、比較器３６からの比較信号３６ａに基づいてＤ３ａ＊、Ｄｌｉｍのいずれか一方をＤ３＊として出力する。
Ｄ３ａ＊がＤｌｉｍの値以上である時、比較器３６からの比較信号３６ａはＨとなり、選択器３５はＤｌｉｍをＤ３＊として出力する。Ｄ３ａ＊がＤｌｉｍの値未満である時、比較器３６からの比較信号３６ａはＬとなり、選択器３５はＤ３ａ＊をＤ３＊として出力する。
【００４７】
次に、インバータ回路４の第１〜第４スイッチング素子４０１〜４０４を制御するゲート信号Ｇ１〜Ｇ４の生成について、図１３〜図１５に基づいて以下に説明する。図１３は、ゲート信号Ｇ１〜Ｇ４の生成を説明する波形図であり、図１４は、第１レグＡのゲート信号Ｇ１、Ｇ２の生成を示す制御ブロック図、図１５は、第２レグＢのゲート信号Ｇ３、Ｇ４の生成を示す制御ブロック図である。
図１３に示すように、ゲート信号Ｇ１〜Ｇ４は、第１レグＡ、第２レグＢのｄｕｔｙ指令とキャリア波とを用いたＰＷＭ制御により生成され、この場合、キャリア波に鋸波３８を用いる。第１レグＡのｄｕｔｙ指令としてＤ２＊を用い、第２レグＢのｄｕｔｙ指令はＤ３＊（＝Ｄ４＊）を用いる。なお、各ゲート信号Ｇ１〜Ｇ４の生成に用いる鋸波３８は、同位相、同じ値の波形である。
【００４８】
図１４に示すように、第１レグＡのゲート信号生成器３９は、２つの比較器３９ａ、３９ｂを備え、それぞれＤ２＊と鋸波３８とを比較してゲート信号Ｇ２、Ｇ１を生成する。
Ｄ２＊が鋸波３８の値以上の期間（ｔｔ０〜ｔｔ２）で、ゲート信号Ｇ２はＨとなり、第２スイッチング素子４０２をオン状態にする。また、鋸波３８の値がＤ２＊以上の期間（ｔｔ２〜ｔｔ４（＝ｔｔ０））で、ゲート信号Ｇ１はＨとなり、第１スイッチング素子４０１をオン状態にする。
【００４９】
図１５に示すように、第２レグＢのゲート信号Ｇ３を生成するゲート信号生成器４０は１つの比較器４０ａを備える。また、ゲート信号Ｇ４は、２つの比較器４１ａ、４１ｂを備えるゲート信号生成器４１とＡＮＤ回路４３とを用いて生成する。
ゲート信号Ｇ３を生成するゲート信号生成器４０では、比較器４０ａがＤ３＊と鋸波３８とを比較してゲート信号Ｇ３を生成する。Ｄ３＊が鋸波３８の値以上の期間（ｔｔ０〜ｔｔ１）で、ゲート信号Ｇ３はＨとなり、第３スイッチング素子４０３をオン状態にする。また、ゲート信号Ｇ２、Ｇ３は共にｔｔ０で立ち上がり、即ち、ゲート信号パルスの立ち上がりが同期する。
【００５０】
ゲート信号生成器４１では、比較器４１ａは、Ｄ２＊とＤ３＊とを加算した和４２と、鋸波３８とを比較し、比較器４１ｂは、鋸波３８とＤ２＊とを比較する。２つの比較器４１ａ、４１ｂからの比較信号はＡＮＤ回路４３に入力され、ＡＮＤ回路４３は論理積を生成してゲート信号Ｇ４を出力する。ゲート信号Ｇ４は、鋸波３８がＤ２＊の値以上となるタイミング（ｔｔ２）から、Ｄ３＊に基づくゲート信号Ｇ３のパルス幅Ｗ１だけＨとなり、期間（ｔｔ２〜ｔｔ３）で第４スイッチング素子４０４をオン状態にする。また、ゲート信号Ｇ１、Ｇ４は共にｔｔ２で立ち上がり、即ち、ゲート信号パルスの立ち上がりが同期する。
【００５１】
なお、図１３におけるｔｔ０、ｔｔ１、ｔｔ２、ｔｔ３は、図２におけるｔ２、ｔ３、ｔ４（ｔ０）、ｔ１に対応するものである。即ち、ｔｔ０〜ｔｔ１、ｔｔ１〜ｔｔ２、ｔｔ２〜ｔｔ３、ｔｔ３〜ｔｔ４（ｔ０）の各期間の動作モードは、順に第３モード、第４モード、第１モード、第２モードとなる。
【００５２】
以上のように、この実施の形態では、第１レグＡをｄｕｔｙ比Ｄ１、Ｄ２を調整してＰＷＭ制御することにより、交流電源１から整流回路２を介して流れる電流ｉａｃの高力率制御を行い、第２レグＢをｄｕｔｙ比Ｄ３（Ｄ４）をｄｕｔｙ比Ｄ１、Ｄ２以下の値で調整してＰＷＭ制御することにより、直流コンデンサ５の電圧Ｖｄｃを制御して絶縁トランス６の二次側に出力する電力を制御する。これにより、電流制御と出力電力制御とをフルブリッジ構成の１つのインバータ回路４で実現することができ、電力変換装置の簡略化、小型化を実現することができる。
【００５３】
また、制御回路１１は、第１レグＡおよび第２レグＢを、同期する等しい駆動周期ＴでＰＷＭ制御し、電流ｉａｃが目標正弦波電流である電流指令ｉａｃ＊になるように第１レグＡを制御するｄｕｔｙ指令Ｄ１＊、Ｄ２＊を生成し、直流コンデンサ５の電圧Ｖｄｃが、交流電源１のピーク電圧Ｖｐよりも高い目標電圧Ｖｄｃ＊になるように第２レグＢを制御するｄｕｔｙ指令Ｄ３＊（Ｄ４＊）を生成する。これにより、電流ｉａｃの高力率制御と電圧Ｖｄｃを目標電圧Ｖｄｃ＊に維持する出力電力制御とを、信頼性良く実現できる。
【００５４】
また、第２レグＢの第３、第４スイッチング素子４０３、４０４を制御するｄｕｔｙ比Ｄ３、Ｄ４が等しくなるよう制御するため、絶縁トランス６の偏磁を抑制する。さらに、ｄｕｔｙ比Ｄ３、Ｄ４を、第１、第２スイッチング素子４０１、４０２のｄｕｔｙ比Ｄ１、Ｄ２内の小さい方を上限Ｄｌｉｍとして制限するようにした。このため、第４スイッチング素子４０４を、第１スイッチング素子４０１のオン期間内のみにオン期間を有するように、また第３スイッチング素子４０３を、第２スイッチング素子４０２のオン期間内のみにオン期間を有するように制御することができる。このため、直流コンデンサ５の充電と放電との期間を確実に制御でき、電圧Ｖｄｃを目標電圧Ｖｄｃ＊に信頼性良く制御できる。
【００５５】
また、第１レグＡ、第２レグＢのＰＷＭ制御のキャリア波に鋸波３８を用い、第１スイッチング素子４０１へのゲート信号パルスの立ち上がりと、第４スイッチング素子４０４へのゲート信号パルスの立ち上がりとを同期させ、第２スイッチング素子４０２へのゲート信号パルスの立ち上がりと、第３スイッチング素子４０３へのゲート信号パルスの立ち上がりとを同期させるようにゲート信号Ｇ１〜Ｇ４を生成する。このため、高力率制御による制約条件内で、第２レグＢのｄｕｔｙ比Ｄ３（Ｄ４）を自由に調整することが可能となり、高力率制御と出力電力制御とを信頼性良く独立して実現でき、伝送電力の品質をより高め、より信頼性の高い電力変換装置の出力制御を実現することができる。
【００５６】
また、この実施の形態では、直流コンデンサ５の充電と放電とをインバータ回路４の駆動周期Ｔ内で行うため、発生する電圧脈動は駆動周期Ｔに基づく。このため、交流電源１にて生じる交流電源周期の２倍の周波数で脈動する電力脈動はすべて絶縁トランス６の二次側のバッテリ１０に伝達され、交流電源周期の２倍の周波数の電力脈動を直流コンデンサ５で担保する必要がない。直流コンデンサ５は、インバータ回路４の駆動周期Ｔに起因した充放電だけを担保すればよく、大幅な容量低減により小型化が図れる。
【００５７】
なお、上記実施の形態では、第１、第４スイッチング素子４０１、４０４へのゲート信号パルスの立ち上がりを同期させ、第２、第３スイッチング素子４０２、４０３へのゲート信号パルスの立ち上がりを同期させたものを示したが、双方ともゲート信号パルスの立ち下がりを同期させる様にしても良い。
【００５８】
また、第１レグＡの第１、第２スイッチング素子４０１、４０２のスイッチングに短絡防止用のデッドタイムを設けても良い。同様に、第２レグＢの第３、第４スイッチング素子４０３、４０４のスイッチングに短絡防止用のデッドタイムを設けても良い。
【００５９】
また、リアクトル３を、負極側直流端子２ｂに接続する場合、あるいは整流回路２の正極側直流端子２ａ、負極側直流端子２ｂの双方に分散して接続する場合も、上記実施の形態と同様に、第１レグＡをＰＷＭ制御することにより電流制御を行い、第２レグＢをＰＷＭ制御することにより、直流コンデンサ５の電圧Ｖｄｃを制御することにより、上記実施の形態と同様の効果が得られる。
【００６０】
なお上記実施の形態では、電力変換装置は、絶縁トランス６の二次側構成、即ち、第２整流回路７、平滑リアクトル８および平滑コンデンサ９を有して構成するものとしたが、それら二次側回路はこれに限るものではなく、また電力変換装置内では省略し、他装置で構成されたものを接続して用いても良い。
【００６１】
実施の形態２．
以下、この発明の実施の形態２による電力変換装置について説明する。上記実施の形態１では、インバータ回路４のＰＷＭ制御のキャリア波に鋸波３８を用いたが、この実施の形態２では、キャリア波に三角波を用いる。この実施の形態２による電力変換装置は、主回路構成および各ｄｕｔｙ指令Ｄ１＊〜Ｄ４＊の生成については、上記実施の形態１と同様である。
この実施の形態２におけるインバータ回路４の第１〜第４スイッチング素子４０１〜４０４を制御するゲート信号Ｇ１〜Ｇ４の生成について、図１６〜図１８に基づいて以下に説明する。図１６は、ゲート信号Ｇ１〜Ｇ４の生成を説明する波形図であり、図１７は、第１レグＡのゲート信号Ｇ１、Ｇ２の生成を示す制御ブロック図、図１８は、第２レグＢのゲート信号Ｇ３、Ｇ４の生成を示す制御ブロック図である。
【００６２】
図１６に示すように、ゲート信号Ｇ１〜Ｇ４は、第１レグＡ、第２レグＢのｄｕｔｙ指令とキャリア波とを用いたＰＷＭ制御により生成され、この場合、キャリア波に三角波５０を用いる。第１レグＡのｄｕｔｙ指令としてＤ２＊を用い、第２レグＢのｄｕｔｙ指令はＤ３＊（＝Ｄ４＊）を用いる。なお、各ゲート信号Ｇ１〜Ｇ４の生成に用いる三角波５０は同一である。
【００６３】
図１７に示すように、第１レグＡのゲート信号生成器５１は、２つの比較器５１ａ、５１ｂを備え、それぞれＤ２＊と三角波５０とを比較してゲート信号Ｇ２、Ｇ１を生成する。
Ｄ２＊が三角波５０の値以上の期間（ｔ０〜ｔ２、ｔ５〜ｔ７（ｔ０））で、ゲート信号Ｇ２はＨとなり、第２スイッチング素子４０２をオン状態にする。また、三角波５０の値がＤ２＊以上の期間（ｔ２〜ｔ５）で、ゲート信号Ｇ１はＨとなり、第１スイッチング素子４０１をオン状態にする。
【００６４】
図１８に示すように、第２レグＢのゲート信号生成器５２は、２つの比較器５２ａ、５２ｂを備える。比較器５２ａは、Ｄ３＊と三角波５０とを比較してゲート信号Ｇ３を生成する。Ｄ３＊が三角波５０の値以上の期間（ｔ６〜ｔ０（ｔ７）〜ｔ１）で、ゲート信号Ｇ３はＨとなり、第３スイッチング素子４０３をオン状態にする。また、ゲート信号Ｇ２、Ｇ３によるゲート信号パルスの中心は、三角波５０の下のピーク位相で同期する。
比較器５２ｂは、三角波５０と、１からＤ３＊を減算した値であるｄｕｔｙ指令（１−Ｄ３＊）とを比較してゲート信号Ｇ４を生成する。三角波５０が（１−Ｄ３＊）以上の期間（ｔ３〜ｔ４）で、ゲート信号Ｇ４はＨとなり、第４スイッチング素子４０４をオン状態にする。ゲート信号Ｇ３、Ｇ４によるゲート信号パルスのパルス幅Ｗ２は等しく、第３、第４スイッチング素子４０３、４０４のオン期間の長さは同じである。また、ゲート信号Ｇ１、Ｇ４によるゲート信号パルスの中心は、三角波５０の上のピーク位相で同期する。
【００６５】
この実施の形態による電力変換装置においても、上記実施の形態１で示した４種の動作モードにより動作する。ｔ０〜ｔ１は第３モード、ｔ１〜ｔ２は第４モード、ｔ２〜ｔ３は第２モード、ｔ３〜ｔ４は第１モード、ｔ４〜ｔ５は第２モード、ｔ５〜ｔ６は第４モード、ｔ６〜ｔ７（ｔ０）は第３モードにて動作する。
【００６６】
以上のように、この実施の形態２においても、第１レグＡをｄｕｔｙ比Ｄ１、Ｄ２を調整してＰＷＭ制御することにより、交流電源１から整流回路２を介して流れる電流ｉａｃの高力率制御を行い、第２レグＢをｄｕｔｙ比Ｄ３（Ｄ４）をｄｕｔｙ比Ｄ１、Ｄ２以下の値で調整してＰＷＭ制御することにより、直流コンデンサ５の電圧Ｖｄｃを制御して絶縁トランス６の二次側に出力する電力を制御する。これにより、上記実施の形態１と同様に電流制御と出力電力制御とをフルブリッジ構成の１つのインバータ回路４で実現することができ、電力変換装置の簡略化、小型化を実現することができる。
【００６７】
また、第１レグＡ、第２レグＢのＰＷＭ制御のキャリア波に三角波５０を用い、第１スイッチング素子４０１へのゲート信号パルスの中心と、第４スイッチング素子４０４へのゲート信号パルスの中心とを三角波５０の上のピーク位相で同期させ、第２スイッチング素子４０２へのゲート信号パルスの中心と、第３スイッチング素子４０３へのゲート信号パルスの中心とを三角波５０の下のピーク位相で同期させるようにゲート信号Ｇ１〜Ｇ４を生成する。このため、高力率制御による制約条件内で、第２レグＢのｄｕｔｙ比Ｄ３（Ｄ４）を自由に調整することが可能となり、高力率制御と出力電力制御とを信頼性良く独立して実現でき、伝送電力の品質をより高め、より信頼性の高い電力変換装置の出力制御を実現することができる。
【００６８】
また、キャリア波に三角波５０を用いることで、第２モードと第４モードとの合計期間、即ち絶縁トランス６に電力を伝送しない期間が、駆動周期Ｔの中で三角波５０のピーク位相を中心に対称となる。このため、第１モードにて絶縁トランス６に電流を通流した後に第２モードにてトランス電流が減少する際、第４スイッチング素子４０４を流れる電流量と、第３モードにて絶縁トランス６に電流を通流した後に第４モードにてトランス電流が減少する際、第３スイッチング素子４０３を流れる電流量とが等しくなる。これにより第３、第４スイッチング素子４０３、４０４の損失が均一となり、放熱構成が簡略化でき、電力変換装置の小型化が促進できる。
【００６９】
なお、この発明は、発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【国際調査報告】
2015174123.tif 000021
2015174123.tif 000022
2015174123.tif 000023