(57)【要約】  絶縁耐圧性能を確保しつつ小型化を図ることができるドライバ基板の提供。  ドライバ基板においては、トランス１１４は、第１絶縁領域１２０ａを跨ぐように、一次側端子１１４ａが一次側回路１１２ａに接続されると共に、二次側端子１１４ｂが二次側回路１１３ａに接続され、電源制御ＩＣ１１５は、絶縁領域１２０ｂを跨ぐように、一次側端子１１５ａが一次側回路１１２ｂに接続されると共に、二次側端子１１５ｂが二次側回路１１３ｂに接続され、絶縁領域１２０ａおよび絶縁領域１２０ｂは、一次側回路１１２ａと二次側回路１１３ｂとが絶縁基板を挟んで対向せず、かつ、一次側回路１１２ｂと二次側回路１１３ａとが絶縁基板を挟んで対向しないように、少なくとも一部が絶縁基板１１１を挟んで互いに対向するように形成されている。
2015053142.tif 000002
【特許請求の範囲】
【請求項１】
電力変換装置のスイッチング素子を駆動するドライバ回路が実装されたドライバ基板であって、
平板状の絶縁基板と、
入力される一次側電圧を、前記スイッチング素子を駆動するための二次側電圧に変換するトランスと、
前記トランスに入力される電流を制御する電源制御ＩＣと、
前記絶縁基板の一方の面の第１回路領域、および、前記絶縁基板の他方の面に設けられて該絶縁基板を挟んで前記第１回路領域と対向する第２回路領域のそれぞれに実装され、前記一次側電圧を電源とする一次側回路と、
前記一方の面において第１絶縁領域を介して前記第１回路領域と隣接する第３回路領域、および前記他方の面において第２絶縁領域を介して前記第２回路領域と隣接する第４回路領域のそれぞれに実装され、前記ドライバ回路を含み前記二次側電圧を電源とする二次側回路と、
前記絶縁基板を貫通し、前記第１回路領域の前記一次側回路と前記第２回路領域の前記一次側回路とを電気的に接続する第１スルーホールと、
前記絶縁基板を貫通し、前記第３回路領域の前記二次側回路と前記第４回路領域の前記二次側回路とを電気的に接続する第２スルーホールと、を備え、
前記トランスは、前記第１絶縁領域を跨ぐように、一次側端子が前記第１回路領域に設けられた前記一次側回路に接続されると共に、二次側端子が前記第３回路領域に設けられた前記二次側回路に接続され、
前記電源制御ＩＣは、前記第２絶縁領域を跨ぐように、一次側端子が前記第２回路領域に設けられた前記一次側回路に接続されると共に、二次側端子が前記第４回路領域に設けられた前記二次側回路に接続され、
前記第１絶縁領域および前記第２絶縁領域は、前記第１回路領域と前記第４回路領域とが前記絶縁基板を挟んで対向せず、かつ、前記第２回路領域と前記第３回路領域とが前記絶縁基板を挟んで対向しないように、少なくとも一部が前記絶縁基板を挟んで互いに対向するように形成されている、ドライバ基板。
【請求項２】
請求項１に記載のドライバ基板において、
前記第１絶縁領域は前記第１回路領域と前記第３回路領域との間に第１の幅で設けられ、
前記第２絶縁領域は前記第２回路領域と前記第４回路領域との間に第２の幅で設けられ、
前記第１絶縁領域および前記第２絶縁領域は、前記第１絶縁領域の幅方向中央位置と前記第２絶縁領域の幅方向中央位置とが前記絶縁基板を挟んで対向するように配置されている、ドライバ基板。
【請求項３】
請求項１または２に記載のドライバ基板において、
前記一方の面に設けられた第１回路領域と前記他方の面に設けられた第２回路領域とは、互いの一部が前記絶縁基板を挟んで対向するように配置され、
前記一方の面に設けられた第３回路領域と前記他方の面に設けられた第４回路領域とは、互いの一部が前記絶縁基板を挟んで対向するように配置されているドライバ基板。
【請求項４】
請求項１または２に記載のドライバ基板において、
前記スイッチング素子、前記ドライバ回路、前記トランス、前記電源制御ＩＣおよび前記二次側回路は、前記電力変換装置のＵ相、Ｖ相およびＷ相の各々の上アームおよび下アームに対応してそれぞれ複数設けられ、
前記複数の二次側回路に対応して、前記第３回路領域および前記第４回路領域はそれぞれ分離して複数設けられ、
前記トランスの各々は、対応する前記第３回路領域と前記第１回路領域との間に設けられた前記第１絶縁領域を跨ぐように、一次側端子が前記第１回路領域に設けられた前記一次側回路に接続されると共に、二次側端子が前記対応する第３回路領域に設けられた前記二次側回路に接続され、
前記電源制御ＩＣの各々は、対応する前記第４回路領域と前記第２回路領域との間に設けられた前記第２絶縁領域を跨ぐように、一次側端子が前記第２回路領域に設けられた前記一次側回路に接続されると共に、二次側端子が前記対応する第４回路領域に設けられた前記二次側回路に接続され、
前記トランスが跨いでいる前記第１絶縁領域と、該トランスに対応して設けられた前記電源制御ＩＣが跨いでいる前記第２絶縁領域とは、前記絶縁基板を挟んで対向している、ドライバ基板。
【請求項５】
請求項４に記載のドライバ基板において、
前記第１および第２回路領域は、前記絶縁基板の周辺部に設定された周辺領域に設けられ、
前記複数の第３および第４回路領域は、前記周辺領域よりも絶縁基板中央側に設定された中央領域に設けられている、ドライバ基板。
【請求項６】
請求項４に記載のドライバ基板において、
前記複数の第３および第４回路領域は、前記絶縁基板の周辺部に設定された周辺領域に設けられ、
前記第１および第２回路領域は、前記周辺領域よりも絶縁基板中央側に設定された中央領域に設けられている、ドライバ基板。
【請求項７】
請求項４乃至６のいずれか一項に記載のドライバ基板と、
Ｕ相、Ｖ相およびＷ相の各々の上アームおよび下アームを構成する複数のスイッチング素子を有する電力変換回路と、
前記ドライバ基板に実装されて、前記複数のスイッチング素子を駆動する前記ドライバ回路にスイッチング駆動制御指令を出力する制御回路と、を備える電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子を駆動するドライバ回路が実装されるドライバ基板、およびそのドライバ基板を備える電力変換装置に関する。
【背景技術】
【０００２】
三相インバータ装置においては、相毎に上アーム用半導体スイッチング素子および下アーム用半導体スイッチング素子を有し、半導体スイッチング素子を駆動するためのドライバ回路を半導体スイッチング素子毎に備えている（例えば、特許文献１参照）。各ドライバ回路には、多出力型のトランスから制御電力が給電される。これらのドライバ回路やトランスを絶縁基板上に実装することにより、ドライバ基板が構成される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−１１８８１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、ドライバ回路には半導体スイッチング素子の制御端子が接続されるため、半導体スイッチング素子のスイッチング毎にドライバ回路の電圧は変化する。そのため、ドライバ回路に制御指令を出力する制御回路とドライバ回路との間の信号ラインには、電気的絶縁を取るためにフォトカプラ等が用いられている。このように、ドライバ基板においては異なる電位の回路部品が混在し、それらの部品間には、絶縁耐圧性能を考慮した絶縁領域が設けられるので、ドライバ基板が大きくなる傾向があった。ドライバ基板が大きくなるとインバータ装置の大型化を招くため、絶縁耐圧性能を確保しつつドライバ基板の小型化を図ることが要求されている。
【課題を解決するための手段】
【０００５】
請求項１の発明は、電力変換装置のスイッチング素子を駆動するドライバ回路が実装されたドライバ基板であって、平板状の絶縁基板と、入力される一次側電圧を、スイッチング素子を駆動するための二次側電圧に変換するトランスと、トランスに入力される電流を制御する電源制御ＩＣと、絶縁基板の一方の面の第１回路領域、および、絶縁基板の他方の面に設けられて該絶縁基板を挟んで第１回路領域と対向する第２回路領域のそれぞれに実装され、一次側電圧を電源とする一次側回路と、前記一方の面において第１絶縁領域を介して第１回路領域と隣接する第３回路領域、および前記他方の面において第２絶縁領域を介して前記第２回路領域と隣接する第４回路領域のそれぞれに実装され、ドライバ回路を含み二次側電圧を電源とする二次側回路と、絶縁基板を貫通し、第１回路領域の一次側回路と第２回路領域の前記一次側回路とを電気的に接続する第１スルーホールと、絶縁基板を貫通し、第３回路領域の二次側回路と第４回路領域の二次側回路とを電気的に接続する第２スルーホールと、を備え、トランスは、第１絶縁領域を跨ぐように、一次側端子が第１回路領域に設けられた一次側回路に接続されると共に、二次側端子が第３回路領域に設けられた二次側回路に接続され、電源制御ＩＣは、第２絶縁領域を跨ぐように、一次側端子が第２回路領域に設けられた前記一次側回路に接続されると共に、二次側端子が前記第４回路領域に設けられた前記二次側回路に接続され、第１絶縁領域および第２絶縁領域は、第１回路領域と第４回路領域とが絶縁基板を挟んで対向せず、かつ、第２回路領域と第３回路領域とが絶縁基板を挟んで対向しないように、少なくとも一部が絶縁基板を挟んで互いに対向するように形成されている。
【発明の効果】
【０００６】
本発明によれば、絶縁耐圧性能を確保しつつドライバ基板の小型化を図ることができる。
【図面の簡単な説明】
【０００７】
【図１】図１は、インバータ装置の全体構成を示す分解斜視図である。
【図２】図２は、インバータ装置の回路構成を示す図である。
【図３】図３は、パワーモジュールを説明する図である。
【図４】図４は、ドライバ基板１０１の構成を示す回路ブロック図である。
【図５】図５は、ドライバ基板１０１のトランス１１４、一次側回路１１２および二次側回路１１３が設けられている部分の平面図である。
【図６】図６は図５のＡ−Ｂ断面図である。
【図７】図７は図５のＣ−Ｄ断面図である。
【図８】図８は、絶縁領域１２０ａの中央と絶縁領域１２０ｂの中央とが対向しない場合の例を示す図である。
【図９】図９は、他の配置例を示す平面図である。
【図１０】図１０は図９のＧ−Ｈ断面図である。
【図１１】図１１は比較例を示す図である。
【図１２】図１２は、一次側回路および複数の二次側回路の配置例を示す図である。
【図１３】図１３は、一次側回路および複数の二次側回路の他の配置例を示す図である。
【図１４】図１４は、一次側回路および複数の二次側回路の他の配置例を示す図である。
【発明を実施するための形態】
【０００８】
以下、図を参照して本発明を実施するための形態について説明する。図１は、電力変換装置の一例を示す図であり、回転電機を駆動するインバータ装置の全体構成を示す分解斜視図である。インバータ装置１０は、Ｕ相，Ｖ相，Ｗ相の三相に対応した３つの半導体モジュール７０１ａ，７０１ｂ，７０１ｃ、平滑用のキャパシター６０１、バスバーモジュール４００、ドライバ基板１０１、冷却ケース８０１等を備えている。なお、冷却ケース８０１には、装置の側面および上面を覆う筐体が取り付けられるが、図１では図示を省略した。
【０００９】
各半導体モジュール７０１ａ，７０１ｂ，７０１ｃは、後述するように直列接続された一対の半導体スイッチング素子を備えており、モジュールケースの上方に突出するように正極および負極入力端子、出力端子、複数の制御端子がそれぞれ設けられている。また、キャパシター６０１の上面にも、正極端子および負極端子が複数設けられている。
【００１０】
バスバーモジュール４００は、正極入力バスバー３０１ａ、正極入力バスバー３０１ｂ、Ｕ相出力バスバー５０１ａ、Ｖ相出力バスバー５０１ｂ、Ｗ相出力バスバー５０１ｃ、および、それらを保持する絶縁構造体４０１を備えている。各半導体モジュール７０１ａ，７０１ｂ，７０１ｃの正極入力端子は正極入力バスバー３０１ａに接続され、負極入力端子は負極入力バスバー３０１ｂに接続される。半導体モジュール７０１ａの出力端子は、Ｕ相出力バスバー５０１ａに接続される。半導体モジュール７０１ｂの出力端子は、Ｖ相出力バスバー５０１ｂに接続される。半導体モジュール７０１ｃの出力端子は、Ｗ相出力バスバー５０１ｃに接続される。絶縁構造体４０１は、バスバー３０１ａ，３０１ｂ，５０１ａ〜５０１ｃを保持する機能と、それらの間の絶縁を保つ機能とを担っている。
【００１１】
ドライバ基板１０１には、表裏両面に電子部品が実装されている。ドライバ基板１０１の図示右側には、制御回路を構成する素子が実装されている。一方、ドライバ基板１０１の図示左側には、半導体モジュール７０１ａ，７０１ｂ，７０１ｃに設けられた半導体スイッチング素子を駆動するためのドライバ回路を構成する素子が実装されている。トランス１１４の一方の側にはドライバ回路を含む二次側回路素子１２２が実装され、トランス１１４の他方の側には一次側回路素子１２３が実装されている。ドライバ基板１０１は、絶縁構造体４０１に取り付けられる基板固定構造体２０１に保持されている。
【００１２】
なお、図１に示す例では、ドライバ回路側の素子と制御回路側の素子とが同一の基板（ドライバ基板１０１）に実装されているが、それぞれを個別の基板に実装する構成であっても、本発明は適用できる。本実施の形態は、トランス１１４およびその電源制御ＩＣ（後述する）と一次側回路１１２および二次側回路１１３の配置に特徴を有している。
【００１３】
図２は、インバータ装置１０の回路構成を示す図である。各半導体モジュール７０１ａ，７０１ｂ，７０１ｃに設けられた半導体スイッチング素子１１６ａ，１１６ｂは上下アーム直列回路を構成している。各上下アーム直列回路を正極入力バスバー３０１ａと負極入力バスバー３０１ｂとの間に並列接続することにより、３相ブリッジ回路のインバータ回路１４１が構成される。各半導体スイッチング素子１１６ａ，１１６ｂには、環流用のダイオードＤ１，Ｄ２が設けられている。
【００１４】
Ｕ相出力バスバー５１０ａは、Ｕ相用半導体モジュール７０１ａの上下アーム直列回路の中点部分に接続される。Ｖ相出力バスバー５１０ｂは、Ｖ相用半導体モジュール７０１ｂの上下アーム直列回路の中点部分に接続される。Ｗ相出力バスバー５１０ｃは、Ｗ相用半導体モジュール７０１ｃの上下アーム直列回路の中点部分に接続される。各出力バスバー５１０ａ〜５１０ｃを流れる電流は電流センサ１８０により検出され、その検出信号は制御回路１７２に入力される。各出力バスバー５１０ａ〜５１０ｃは、回転電機ＭＧのＵ相端子、Ｖ相端子およびＷ相端子にそれぞれ接続される。なお、図２に示す例では、３相の電流値を検出する場合を示したが、２相分の電流値を検出する構成でも構わない。
【００１５】
上述した半導体モジュール７０１ａ，７０１ｂ，７０１ｃの制御端子には、ゲート制御端子１１７ａ，１１７ｂが含まれている。これらのゲート制御端子１１７ａ，１１７ｂを介して、ドライバ回路１４０から各半導体スイッチング素子１１６ａ，１１６ｂにゲート駆動信号を入力することで、各半導体スイッチング素子１１６ａ，１１６ｂがオンオフ制御される。ドライバ回路１４０は、制御回路１７２からの制御信号に基づいてゲート駆動信号を出力する。
【００１６】
図３は、パワーモジュール７０１ａ〜７０１ｃの内部構成を示す図である。パワーモジュール７０１ａ〜７０１ｃは全て同一構成となっている。半導体スイッチング素子１１６ａ，１１６ｂおよびダイオードＤ１，Ｄ２は板状の扁平構造を成し、それらの各電極は表裏面に形成されている。導体板３１５には、上アーム側の半導体スイッチング素子１１６ａのコレクタ電極と上アーム側のダイオードＤ１（不図示）のカソード電極が接続される。一方、導体板３２０には、下アーム側の半導体スイッチング素子１１６ｂのコレクタ電極と下アーム側のダイオードＤ２（不図示）のカソード電極が接続される。
【００１７】
半導体スイッチング素子１１６ａおよびダイオードＤ１上には導体板３１８が配置され、半導体スイッチング素子１１６ａのエミッタ電極とダイオードＤ１のアノード電極が接続される。半導体スイッチング素子１１６ｂおよびダイオードＤ２上には導体板３１９が配置され、半導体スイッチング素子１１６ｂのエミッタ電極とダイオードＤ２のアノード電極が接続される。また、導体板３２０と導体板３１８は中間電極を介して接続され、上下アーム直列回路が形成される。
【００１８】
導体板３１５には、正極入力端子３１５Ａが接続されている。導体板３１９には、負極入力端子３１９Ａが接続されている。導体板３２０には、出力端子３２０Ａが接続されている。また、半導体スイッチング素子１１６ａには、複数の制御端子３２４Ｕが接続されている。同様に、半導体スイッチング素子１１６ｂには、複数の制御端子３２４Ｌが接続されている。
【００１９】
図２に示したようにインバータ装置には、Ｕ，Ｖ，Ｗ相の３相合わせて６つの半導体スイッチング素子１１６ａ，１１６ｂが設けられている。そして、ドライバ基板１０１上には、半導体スイッチング素子１１６ａ，１１６ｂ毎に、トランス１１４、一次側回路および二次側回路等が設けられている。
【００２０】
図４は、ドライバ基板１０１の構成を示す回路ブロック図である。なお、図４は、上下アーム合わせて６つある半導体スイッチング素子の内の一つ分に関する回路構成を示したものであって、各半導体スイッチング素子に対して同様の回路がそれぞれ設けられている。ここでは、半導体スイッチング素子１１６ａ，１１６ｂを代表して符号１１６で表すことにする。また、以下では、１アーム分の半導体スイッチング素子１１６を駆動するための回路を例に、ドライバ基板１０１の特徴を説明する。
【００２１】
ドライバ基板１０１は、トランス１１４と、電源制御ＩＣ１１５と、一次側回路１１２と二次側回路１１３とを備えている。図４に示す例では、フライバック式の電源回路を構成し、二次側回路に半導体スイッチング素子１１６が接続される。なお、本発明は、フライバック式に限らず適用できる。
【００２２】
トランス１１４は、互いが絶縁された一次側巻き線と二次側巻き線を有する。一次側巻き線の入力側には一次側入力電圧のプラス電位側が接続され、一次側巻き線の出力側には半導体スイッチＴ１を経由して一次側入力電圧のグランド電位側Gnd1が接続される。一次側巻き線には、平滑コンデンサＣ１が並列接続される。一次側巻き線の出力側には、トランス１１４に印加される一次側入力電圧Ｖcc1をオンオフ（導通・非導通）するための半導体スイッチＴ１が接続されている。半導体スイッチＴ１のオンオフは電源制御ＩＣ１１５により制御され、それによりトランス１１４に入力される電流が制御される。半導体スイッチＴ１は、コレクタが一次側巻き線の出力側に接続され、エミッタが一次側入力電圧のグランド電位側Gnd1に接続され、ベースが電源制御ＩＣ１１５に接続される。なお、半導体スイッチＴ１は電源制御ＩＣ１１５に内蔵される場合もある。
【００２３】
トランス１１４の二次側巻き線の出力側には整流ダイオードＤ３が接続され、その整流ダイオードＤ３のカソードは二次側電圧のプラス電位側Ｖcc2に接続される。二次側巻き線の入力側は二次側電圧のグランド電位側Gnd2に接続される。二次側巻き線には平滑コンデンサＣ２が並列接続される。トランス１１４は、半導体スイッチＴ１のスイッチ動作とトランス１１４における相互誘導により、一次側回路１１２とは絶縁された電圧をトランス１１４の二次側に出力する。
【００２４】
電源制御ＩＣ１１５の内部には、互いに絶縁分離された一次側の半導体回路１１５１と二次側の半導体回路１１５２が設けられている。電源制御ＩＣ１１５にはフォトカプラが内蔵されており、それによって一次側と二次側との間で信号伝達が行なわれる。電源制御ＩＣ１１５には、動作用電源として一次側入力電圧が入力される。また、電源制御ＩＣ１１５は、半導体スイッチＴ１のベースにスイッチングを制御するための制御信号を入力する。さらに、電源制御ＩＣ１１５は、二次側の出力電圧を検出するために、二次側電圧のプラス電位側Ｖcc2とグランド電位側Gnd2に接続されている。電源制御ＩＣ１１５は、二次側の出力電圧を検出して、出力電圧が目的の電圧になるように半導体スイッチＴ１のスイッチ動作をフィードバック制御している。
【００２５】
図４では図示していないが、一次側回路１１２には、低電圧の電源電圧回路（電位がＶcc1，Gnd1）およびＰＷＭ信号生成回路が設けられている。ＰＷＭ信号生成回路からのＰＷＭ信号は電源制御ＩＣ１１５を介して二次側に伝達される。図４においてPWMinは電源制御ＩＣ１１５に入力される一次側のＰＷＭ信号であり、PWMoutは、電源制御ＩＣ１１５から出力される二次側のＰＷＭ信号である。電源制御ＩＣ１１５の内部には、ＰＷＭ信号を一次側から二次側に電圧するための回路が設けられている。
【００２６】
二次側回路１１３は、トランス１１４の二次側から出力される電圧電源により動作する回路であって、ＰＷＭ信号（PWMout）を受けて半導体スイッチング素子１１６を駆動するドライバ回路を含む。例えば、一次側電圧は１２Ｖ程度であるが、二次側電圧は４２０Ｖ程度と一次側に比べて高電圧となる。
【００２７】
図５は、ドライバ基板１０１のトランス１１４、一次側回路１１２および二次側回路１１３が設けられている部分の平面図である。また、図６は図５のＡ−Ｂ断面図であり、図７は図５のＣ−Ｄ断面図である。ドライバ基板１０１は、平板状の絶縁基板１１１の表裏両面に配置された一次側回路１１２および二次側回路１１３と、表面側に配置されたトランス１１４と、裏面側に配置された電源制御ＩＣ１１５（破線で示す）を備えている。
【００２８】
一次側回路１１２には、図４に示した半導体スイッチＴ１や平滑コンデンサＣ１等の回路素子が複数設けられ、それらは絶縁基板１１１に形成された配線パターンにより接続されている。同様に、二次側回路１１３には、ドライバ回路等の回路素子と、それらを接続する配線パターンが設けられている。
【００２９】
一次側回路１１２および二次側回路１１３は、絶縁基板１１１の表裏両面に設けられている。符号１１２ａは表面側に設けられた一次側回路の配置領域を、符号１１２ｂは裏面側に設けられた一次側回路の配置領域を、符号１１３ａは表面側に設けられた二次側回路の配置領域を、符号１１３ｂは裏面側に設けられた二次側回路の配置領域を示している。各配置領域の外側の絶縁基板１１１の領域は、回路素子や配線パターンは設けられていない絶縁領域を形成している。
【００３０】
本実施の形態では、一次側回路１１２ａと称した場合には、符号１１２ａで示した領域に配置される一次側回路を構成する回路素子および配線パターンの全てを表すとともに、一次側回路が設けられている領域（図５に示す矩形領域）を表す。
【００３１】
図５は、絶縁基板１１１の表面側を示す平面図であって、表面側に設けられた一次側回路１１２ａと二次側回路１１３ａとの間には、絶縁領域１２０ａが設けられている。トランス１１４は、絶縁領域１２０ａを跨ぐように配置され、一次側端子１１４ａが一次側回路１１２ａの配線パターンに接続され、二次側端子１１４ｂが二次側回路１１３ａの配線パターンに接続されている。
【００３２】
また、図６，７に示すように、絶縁基板１１１の裏面側には、絶縁領域１２０ｂを介して一次側回路１１２ｂと二次側回路１１３ｂとが隣接して配置されている。なお、図６では、一次側回路１１２ａ，１１２ｂおよび二次側回路１１３ａ，１１３ｂの例として配線パターンが図示されている。表面側の一次側回路１１２ａの配線パターンは、スルーホール１７０ａにより裏面側の一次側回路１１２ｂの配線パターンと接続されている。同様に、表面側の二次側回路１１３ａの配線パターンは、スルーホール１７０ｂにより裏面側の二次側回路１１３ｂの配線パターンと接続されている。スルーホール１７０ａ，１７０ｂは、絶縁基板１１１を貫通する導電性のスルーホール配線であって、表面側の配線パターンと裏面側の配線パターンとを電気的に接続するために複数配置されている。
【００３３】
裏面側に設けられた電源制御ＩＣ１１５は、絶縁領域１２０ｂを跨ぐように配置され、一次側端子１１５ａが一次側回路１１２ｂの配線パターンに接続され、二次側端子１１５ｂが二次側回路１１３ｂの配線パターンに接続されている。半導体スイッチング素子１１６は、ドライバ基板１０１に対して裏面側に配置される（図４参照）。半導体スイッチング素子１１６の制御端子３２４は、絶縁基板１１１を裏面側から表面側に貫通し、表面側に設けられた二次側回路１１３ａの配線パターンに接続される。
【００３４】
上述のように、二次側回路１１３には、半導体スイッチング素子１１６の制御端子３２４が接続される。一般に、Ｖcc1はＣＤ１２Ｖ、Ｖcc2はＤＣ１５Ｖに設定されるが、互いが絶縁されたＶcc1とＶcc2との間の電位差は、半導体スイッチング素子１１６の電源電圧（４２０Ｖ）または、それ以上になる。そのため、一次側回路１１２ａと二次側回路１１３ａとの間の絶縁距離、すなわち絶縁領域１２０ａの幅Ｗは、電位差に応じた所定の絶縁耐圧性能を満たすように設定される。裏面側の一次側回路１１２ｂと二次側回路１１３ｂに関しても同様である。ここでは、一次側回路１１２ｂと二次側回路１１３ｂとの電位差は一次側回路１１２ａと二次側回路１１３ａとの電位差と同じなので、絶縁領域１２０ｂの幅は絶縁領域１２０ａの幅Ｗと同一に設定されている。そして、絶縁領域１２０ａを跨ぐようにトランス１１４が配置され、絶縁領域１２０ｂを跨ぐように電源制御ＩＣ１１５が配置される。
【００３５】
このように、本実施の形態では、絶縁領域を跨ぐようにして、表面側にトランス１１４を、裏面側に電源制御ＩＣ１１５をそれぞれ配置し、また、一次側回路１１２および二次側回路１１３を絶縁基板１１１の表裏両面に分けて配置したことにより、トランス１１４および、電源制御ＩＣ１１５から二次側回路に至るまでの配線を最小にできる。そのため、ドライバ基板１０１の小型化を図ることができる。
【００３６】
その際に、絶縁領域１２０ａおよび絶縁領域１２０ｂは、一次側回路１１２ａと二次側回路１１３ｂとが絶縁基板１１１を挟んで対向せず、かつ、一次側回路１１２ｂと二次側回路１１３ａとが絶縁基板１１１を挟んで対向しないように、少なくとも一部が絶縁基板１１１を挟んで互いに対向するように形成されている。そのため、絶縁耐圧性能の低下を防止することができる。特に、図６に示すように、絶縁領域１２０ａおよび絶縁領域１２０ｂを、絶縁領域１２０ａの幅方向中央位置Ｆ１と絶縁領域１２０ｂの幅方向中央位置Ｆ２とが絶縁基板１１１を挟んで対向するように配置するのが好ましい。このような配置とすることによって、表裏面の一次側回路と二次側回路とが最も遠ざかった配置とすることができ、絶縁基板１１１を挟んだ表裏面間の耐電圧性能の向上を図ることができる。
【００３７】
図８は、比較例を示す図である。図８では、裏面側の一次側回路１１２ｂと表面側の二次側回路１１３ｂとは、一部（寸法ｄ２で示す部分）が絶縁基板１１１を挟んで対向している。このような配置とした場合、表面側の二次側回路１１３ａと裏面側の一次側回路１１２ｂとが近づくことで、二次側回路１１３ａで発生したノイズ（半導体スイッチング素子１１６のスイッチングに伴うノイズ）が一次側回路１１２ｂに飛び込んできたり、絶縁距離不足により絶縁耐圧性能が低下する。また、図８からも分かるように、図６に示した場合に比べて面積の大きな絶縁基板１１１が必要となり、装置小型化の妨げとなる。
【００３８】
図９、１０は、他の配置例を示す図である。図９はドライバ基板１０１の表面側を示す平面図であり、図１０は図９のＧ−Ｈ断面図である。図９，１０に示す例では、表面側の一次側回路１１２ａと裏面側の一次側回路１１２ｂとは、一次側回路１１２および二次側回路１１３の離間方向（ｘ方向）に対して直交する方向（ｙ方向）、すなわち絶縁領域１２０の幅方向に対して直交する方向に、Δｙだけ位置ずれしている。
【００３９】
例えば、部品配置の関係で、トランス１１４と電源制御ＩＣ１５５とをｙ方向にずらして配置した場合、一次側回路１１２ａ，１１２ｂおよび二次側回路１１３ａ，１１３ｂの配置は、図９に示すような配置となる。このように表裏面の一次側回路１１２ａ，１２０ｂをｙ方向にずらして配置した場合でも、表面側の絶縁領域１２０ａと裏面側の絶縁領域１２０ｂとが、互いの中央位置が一致するように対向配置されているので、一次側回路１１２と二次側回路１１３との絶縁距離が確保され、絶縁耐圧性能を良好に保つことができる。
【００４０】
図１１は比較例を示す図であり、一次側回路１１２ａ，１１２ｂおよび二次側回路１１３ａ，１１３ｂのそれぞれにおいて、互いに対向する部分が無い場合を示す。このように配置した場合、トランス１１４、電源制御ＩＣ１５５、一次側回路１１２および二次側回路１１３の全てを絶縁基板の片側の面に配置する構成と比較して、絶縁基板１１１の大きさ（面積）が同等またはより大きくなってしまう。また、裏面側に回路部品を配置する必要性がなくなる。
【００４１】
一方、図９に示すように、絶縁基板１１１の一方の面に設けられた一次側回路１１２ａと他方の面に設けられた一次側回路１１２ｂとを、互いの一部が絶縁基板１１１を挟んで対向するように配置し、絶縁基板１１１の一方の面に設けられた二次側回路１１３ａと他方の面に設けられた二次側回路１１３ｂとを、互いの一部が絶縁基板１１１を挟んで対向するように配置することで、一次側回路１１２および二次側回路１１３の全てを絶縁基板１１１の片面に配置する構成に比べて、絶縁基板１１１の面積をより小さくすることができ、ドライバ基板１０１の小型化を図ることができる。
【００４２】
図１２〜１４は、インバータ回路１４１のＵ相、Ｖ相及びＷ相を構成する上下アームに関する、トランス１１４、電源制御ＩＣ１５５、一次側回路１１２および二次側回路１１３の配置例を示す図である。図１２〜１４のいずれの場合も、トランス１１４が実装されている絶縁基板表面側からドライバ基板１０１を見た平面図である。
【００４３】
図１２に示す例では、絶縁基板１１１の中央部に縦長の一次側回路１１２ａが形成されている。一次側回路１１２ａの図示左側には。絶縁領域１２０ａを介して、上から順にＵ相上アームの半導体スイッチング素子１１６ＵＵに対応する二次側回路１１３ＵＵ、Ｖ相上アームの半導体スイッチング素子１１６ＶＵに対応する二次側回路１１３ＶＵ、Ｗ相上アームの半導体スイッチング素子１１６ＷＵに対応する二次側回路１１３ＷＵが配置されている。一方、一次側回路１１２ａの図示右側には。絶縁領域１２０ａを介して、上から順にＵ相下アームの半導体スイッチング素子１１６ＵＬに対応する二次側回路１１３ＵＬ、Ｖ相下アームの半導体スイッチング素子１１６ＶＬに対応する二次側回路１１３ＶＬ、Ｗ相下アームの半導体スイッチング素子１１６ＷＬに対応する二次側回路１１３ＷＬが配置されている。
【００４４】
Ｕ相、Ｖ相およびＷ相の各々の上アームおよび下アームに対応して設けられた６つのトランス１１４は、絶縁領域１２０ａを跨ぐように、一次側回路１１２ａと各二次側回路１１３ＵＵ〜１１３ＷＬとの間に設けられている。なお、裏面側の一次側回路および６つの二次側回路は図示していないが、表面側の一次側回路１１２ａおよび二次側回路１１３ＵＵ〜１１３ＷＬと同一形状の一次側回路および二次側回路が、絶縁基板１１１を挟んで対向するように裏面側に配置されている。その結果、図示はしていないが、表面側の絶縁領域１２０ａと同一形状の絶縁領域１２０ｂが、絶縁基板１１１を挟んで対向配置されている。そして、それらの絶縁領域１２０ｂを跨ぐように電源制御ＩＣ１１５が裏面側に設けられている。このように、図１２の配置例では、ドライバ基板１０１の中央に一次側回路１１２を配置して、複数の二次側回路１１３を一次側回路１１２の周囲へ左右対称に配置する。
【００４５】
図１２に示すように、一方の面に複数の二次側回路を配置する場合、一次側回路１１２ａと二次側回路１１３ＵＵ〜１１３ＷＬとの間に絶縁耐圧性能を満足する絶縁領域１２０ａを設ける。さらに、半導体スイッチング素子１１６のスイッチング動作に伴って二次側回路１１３ＵＵ〜１１３ＷＬ間に電位差が生じるので、二次側回路１１３ＵＵ〜１１３ＷＬ間にも、それらの電位差に対応した絶縁領域１２０ｃを設ける必要がある。一方、一次側回路に関しては、Ｕ相、Ｖ相およびＷ相の各々の上アームおよび下アームのいずれの場合も同電位であるため、図１２に示すように一つの一次側回路とすることができる。
【００４６】
図１２の配置例では、一次側回路１１２ａを絶縁基板１１１に設定された中央領域Ｒ０に配置し、中央領域Ｒ０の図示左側に設けられた周辺領域Ｒ１に上アームの二次側回路１１３ＵＵ，１１３ＶＵ，１１３ＷＵをまとめて配置し、中央領域Ｒ０の図示右側に設けられた周辺領域Ｒ２に下アームの二次側回路１１３ＵＬ，１１３ＶＬ，１１３ＷＬをまとめて配置し、絶縁領域を跨ぐようにして、表面側にトランス１１４を、裏面側に電源制御ＩＣ１１５をそれぞれ配置することで、絶縁耐電圧特性を確保しつつドライバ基板１０１の小型化を図ることができる。例えば、二次側回路間に一次側回路の領域が割り込むような配置であった場合、二次側回路間の距離がより大きくなりドライバ基板１０１が大型化してしまうが、図１２のような配置を採用することで、そのような不都合が生じるのを避けることができる。
【００４７】
図１３は、第２の配置例を示す図である。第２の配置例では、二次側回路を絶縁基板１１１の中央領域Ｒ０にまとめて配置し、図示上側から順にＵ相に関する二次側回路１１３ＵＵ，１１３ＵＬ、Ｖ相に関する二次側回路１１３ＶＵ，１１３ＶＬ、Ｗ相に関する二次側回路１１３ＷＵ，１１３ＷＬを配置した。そして、一次側回路１１２ａは、中央領域Ｒ０の図示右側、下側および左側に亘る周辺領域Ｒ３に配置されている。
【００４８】
また、図１４に示す第３の配置例では、第２の配置例とは逆に中央領域Ｒ０に一次側回路１１２ａを配置し、その周囲の周辺領域Ｒ３に二次側回路１１３ＵＵ〜１１３ＷＬを配置した。図１３，１４に示す配置例の場合も、複数の二次側回路１１３ＵＵ〜１１３ＷＬを一つの領域にまとめて配置するようにしているので、二次側回路間に一次側回路が割り込むような配置とならず、絶縁耐圧性能を確保しつつドライバ基板１０１の小型化を図ることができる。
【００４９】
さらに、Ｕ相、Ｖ相およびＷ相の各々の上アームおよび下アームを構成する複数の半導体スイッチング素子１１６を有する電力変換回路（インバータ回路１４１）と、ドライバ基板１０１に実装されて、複数の半導体スイッチング素子１１６を駆動するドライバ回路１４０にスイッチング駆動制御指令を出力する制御回路１７２と、を備える電力変換装置において、上述したドライバ基板１０１の構成を採用することにより、電力変換装置の小型化を図ることができる。
【００５０】
上述した各実施形態はそれぞれ単独に、あるいは組み合わせて用いても良い。それぞれの実施形態での効果を単独あるいは相乗して奏することができるからである。また、本発明の特徴を損なわない限り、本発明は上記実施の形態に何ら限定されるものではない。例えば、上述した実施の形態ではインバータ装置を例に説明したが、ＤＣ−ＤＣコンバータ装置等にも適用することができる。
【符号の説明】
【００５１】
１０：インバータ装置、１０１：ドライバ基板、１１１：絶縁基板、１１２，１１２ａ，１１２ｂ：一次側回路、１１３，１１３ａ，１１３ｂ：二次側回路、１１４：トランス、１１５：電源制御ＩＣ、１１６，１１６ａ，１１６ｂ，１１６ＵＵ〜１１６ＷＵ，１１６ＵＬ〜１１６ＷＬ：半導体スイッチング素子、１４０：ドライバ回路、１７２：制御回路、７０１ａ〜７０１ｃ：半導体モジュール
【図１】
2015053142.tif 000003
【図２】
2015053142.tif 000004
【図３】
2015053142.tif 000005
【図４】
2015053142.tif 000006
【図５】
2015053142.tif 000007
【図６】
2015053142.tif 000008
【図７】
2015053142.tif 000009
【図８】
2015053142.tif 000010
【図９】
2015053142.tif 000011
【図１０】
2015053142.tif 000012
【図１１】
2015053142.tif 000013
【図１２】
2015053142.tif 000014
【図１３】
2015053142.tif 000015
【図１４】
2015053142.tif 000016
【国際調査報告】
2015053142.tif 000017
2015053142.tif 000018
2015053142.tif 000019
2015053142.tif 000020