(57)【要約】  評価時における放電を抑制可能な技術を提供することを目的とする。半導体装置１は、素子領域１１ａ及び終端領域１１ｂを有する半導体基体１１と、半導体基体１１の素子領域１１ａのうち、終端領域１１ｂから離間した領域上に配設された複数の電極パッド１２と、各電極パッド１２上に開口部１３ａが設けられた絶縁性の保護膜１３と、保護膜１３上に配設され、開口部１３ａを介して複数の電極パッド１２とそれぞれ電気的に接続された複数の導電層１４とを備える。平面視において、各導電層１４は終端領域１１ｂまたはその近傍まで延設されている。
2015132926.tif 000002
【特許請求の範囲】
【請求項１】
平面視において互いに隣接する素子領域及び終端領域を有する半導体基体と、
前記半導体基体の前記素子領域のうち、前記終端領域から離間した領域上に配設された複数の電極パッドと、
前記半導体基体の前記素子領域及び前記終端領域上に配設され、各前記電極パッド上に開口部が設けられた絶縁性の保護膜と、
前記保護膜上に配設され、前記開口部を介して前記複数の電極パッドとそれぞれ電気的に接続された複数の導電層と
を備え、
平面視において、各前記導電層は前記終端領域またはその近傍まで延設されている、半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
各前記電極パッドに対応して、複数の前記開口部が前記保護膜に設けられた、半導体装置。
【請求項３】
請求項２に記載の半導体装置であって、
一つの前記電極パッドに対応して設けられた複数の前記開口部のそれぞれに対応して、前記導電層が一つずつ配設された、半導体装置。
【請求項４】
請求項１または請求項２に記載の半導体装置であって、
予め定められたいくつかの前記電極パッドが、一つの導電層によって互いに電気的に接続されている、半導体装置。
【請求項５】
請求項１または請求項２に記載の半導体装置であって、
平面視において、各前記導電層は前記素子領域及び前記終端領域の境界まで延設している、半導体装置。
【請求項６】
請求項１または請求項２に記載の半導体装置であって、
平面視において、任意の二つの前記導電層の間の距離は、当該二つの導電層にそれぞれ電気的に接続された二つの前記電極パッドの間の距離よりも大きい、半導体装置。
【請求項７】
請求項１または請求項２に記載の半導体装置であって、
前記電極パッド及び前記導電層は、透明導電膜から構成される、半導体装置。
【請求項８】
請求項７に記載の半導体装置であって、
前記透明導電膜は酸化亜鉛を含む、半導体装置。
【請求項９】
請求項１または請求項２に記載の半導体装置であって、
前記保護膜は、材料が異種または同種である複数の層から構成される、半導体装置。
【請求項１０】
請求項１または請求項２に記載の半導体装置であって、
前記保護膜は、フォトレジストまたはポリイミドシートを含む、半導体装置。
【請求項１１】
請求項１０に記載の半導体装置であって、
前記保護膜がポリイミドシートを含む場合に、前記ポリイミドシートには接着層が設けられている、半導体装置。
【請求項１２】
請求項１または請求項２に記載の半導体装置であって、
前記電極パッド下に配設された第１バリアメタル、及び、前記導電層下に配設された第２バリアメタルの少なくともいずれか一つをさらに備える、半導体装置。
【請求項１３】
請求項１２に記載の半導体装置であって、
前記第１及び第２バリアメタルは、タングステンシリサイド（ＷＳｉ）を含む、半導体装置。
【請求項１４】
請求項１に記載の半導体装置を試験する試験方法であって、
（ａ）前記複数の導電層の前記終端領域近傍の部分にそれぞれ複数のプローブを接触させる工程と、
（ｂ）前記工程（ａ）の後、前記複数のプローブ及び前記複数の導電層を介して、前記複数の電極パッドに電気の入出力を行う工程と
を備える、半導体装置の試験方法。
【請求項１５】
請求項１４に記載の半導体装置の試験方法であって、
一つのウェハに形成された複数の前記半導体装置に対して一律に前記工程（ａ）が行われた後に、前記複数の半導体装置に対して一律に前記工程（ｂ）が行われる、半導体装置の試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電極パッドを備える半導体装置、及び、その電極パッドに電気の入出力を行うことにより半導体装置の電気的特性を評価する試験方法に関する。
【背景技術】
【０００２】
半導体ウェハや半導体装置などの被測定物が備える電極パッドに、コンタクトプローブを接触させてから、電極パッドに電気の入出力を行うことによって、被測定物の電気的特性を評価する試験方法が知られている。近年、電極パッドに入出力される電気の大電流、高電圧印加の要求等により、コンタクトプローブの多ピン化が進んでいる。【０００３】
しかしながら、多ピン化に起因して、被測定物の評価中に例えばコンタクトプローブと被測定物との間、または、コンタクトプローブ同士の間に部分放電現象が生じて、被測定物に部分的な破損または不具合が生じることがある。部分放電の発生を見逃して、部分放電により破損などが生じた被測定物が良品として後工程に流出してしまうと、後工程にて当該被測定物を見つけることは非常に困難である。そこで、被測定物の評価中における上述の部分放電を抑制する技術が求められている。【０００４】
例えば、特許文献１及び２には、部分放電を抑圧する技術が提案されている。また、近年、メタルへの赤外線照射を用いたＯＢＩＲＣＨ法、発光検出を用いたフォトエミッション顕微鏡法、赤外線分光技術等により、電気的な評価中に、被測定物上面または下面から破損などを検出する故障解析が提案されている（例えば特許文献３及び４）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−１３０８８９号公報
【特許文献２】特開平１０−９６７４６号公報
【特許文献３】特開２０１３−１０１００９号公報
【特許文献４】特開２０１３−１１８２１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に開示された絶縁性の液体中で検査を行う技術では、電子部品の特性検査中に発生する放電を抑制することはできる。しかしながら、高価なプローバが必要であるとともに、液体中で評価を行うので評価工程の時間が増大し、低コスト化に向かないといった問題があった。また、被測定物がウェハテストやチップテストにおける半導体素子である場合、評価後に絶縁性の液体を半導体素子から完全に除去することが困難であった。【０００７】
また、特許文献２に開示された不活性ガスを充満した閉空間にて検査を行う技術では、電子部品の特性検査中に発生する放電を抑制することはできる。しかしながら、評価装置の構成が複雑であり、低コスト化に向かず、また評価工程の時間が増大するという問題があった。【０００８】
また、ＯＢＩＲＣＨ法を用いて、パワー半導体素子などの半導体装置を観察する場合には、通常の半導体装置の表面にはメタルが成膜されているため、当該半導体装置の裏面側を観察可能に加工した上で、裏面側から評価可能な装置の構築が必要となる。このため、簡易な評価が困難であるという問題があった。【０００９】
フォトエミッション顕微鏡法や赤外線分光技術等を用いて、電気的な評価中に被測定物上面から破損などを検出する故障解析においては、被測定物上には電気的な接続を行うための複数のコンタクトプローブが配置されている。このため、コンタクトプローブに赤外線などが遮られた箇所では、破損などを検出できない検出不可領域となってしまうという問題点があった。【００１０】
そこで、本発明は、上記のような問題点を鑑みてなされたものであり、評価時における放電を抑制可能な技術を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係る半導体装置は、平面視において互いに隣接する素子領域及び終端領域を有する半導体基体と、前記半導体基体の前記素子領域のうち、前記終端領域から離間した領域上に配設された複数の電極パッドと、前記半導体基体の前記素子領域及び前記終端領域上に配設され、各前記電極パッド上に開口部が設けられた絶縁性の保護膜と、前記保護膜上に配設され、前記開口部を介して前記複数の電極パッドとそれぞれ電気的に接続された複数の導電層とを備える。平面視において、各前記導電層は前記終端領域またはその近傍まで延設されている。【００１２】
また、本発明に係る半導体装置の試験方法は、（ａ）前記複数の導電層の前記終端領域近傍の部分にそれぞれ複数のプローブを接触させる工程と、（ｂ）前記工程（ａ）の後、前記複数のプローブ及び前記複数の導電層を介して、前記複数の電極パッドに電気の入出力を行う工程とを備える。
【発明の効果】
【００１３】
本発明によれば、プローブ同士の間の距離を長くすることができるので、電気的な評価時における放電を抑制することができる。【００１４】
この発明の目的、特徴、態様、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
【図面の簡単な説明】
【００１５】
【図１】実施の形態１に係る半導体装置の概略構成を示す平面図である。
【図２】実施の形態１に係る半導体装置の概略構成を示す断面図である。
【図３】実施の形態１に係る半導体装置の一部の概略構成を示す平面図である。
【図４】実施の形態１に係る半導体装置の一部の概略構成を示す平面図である。
【図５】実施の形態１に係る半導体評価装置の概略構成を示す側面図である。
【図６】実施の形態１に係る半導体装置の試験方法を説明するための平面図である。
【図７】実施の形態２に係る半導体装置の概略構成を示す平面図である。
【図８】実施の形態２に係る半導体装置の概略構成を示す断面図である。
【図９】実施の形態２に係る半導体装置の試験方法を説明するための平面図である。
【図１０】実施の形態３に係る半導体装置の概略構成を示す断面図である。
【図１１】実施の形態３に係る半導体装置の概略構成を示す断面図である。
【発明を実施するための形態】
【００１６】
＜実施の形態１＞
＜半導体装置の構成＞
図１は、本発明の実施の形態１に係る半導体装置１の概略構成を示す平面図であり、図２は、図１のＡ−Ａ線に沿った断面図である。ここでは、半導体装置１として、図１の面外方向、つまり図２の縦方向（Ｚ方向）に流れる大きな電流をオンまたはオフする縦型構造の半導体装置を例にして説明し、特に縦型構造の半導体装置として、ＩＧＢＴ（Insulated Gate Bipolar Transistor）を例にして説明する。しかし、本実施の形態に係る半導体装置１は、これに限るものではなく、例えば、ＩＧＢＴ以外の半導体装置であってもよいし、水平方向に沿って設けられた横型構造の半導体装置などであってもよい。
【００１７】
図１及び図２に示される半導体装置１は、半導体基体１１と、図１にて二点鎖線で示される複数の電極パッド１２（二つのエミッタ電極１２ａ、及び、一つのゲート電極１２ｂ）と、図１にて破線で示される開口部１３ａが設けられた絶縁性の保護膜１３と、複数の導電層１４と、図２に示されるコレクタ電極１５とを備えている。
【００１８】
図３は、半導体基体１１及び複数の電極パッド１２を示す平面図である。半導体基体１１は、平面視において互いに隣接する素子領域１１ａ及び終端領域１１ｂを有している。ここでは、素子領域１１ａは、図３の破線から内側の領域であり、終端領域１１ｂは、図３の破線から外側の領域である。
【００１９】
素子領域１１ａは、複数の電極パッド１２及び図示しない不純物領域などを含む所望の半導体素子（ここではＩＧＢＴ）が形成される領域である。終端領域１１ｂは、当該半導体素子などの耐圧を保持するための領域であり、平面視において素子領域１１ａを囲うように形成されている。ここでは、終端領域１１ｂは、半導体基体１１の周縁部に形成されているものとして説明する。
【００２０】
半導体基体１１の素子領域１１ａの表裏面には、外部との電気の入出力を行うことができるように、複数の電極パッド１２（エミッタ電極１２ａ及びゲート電極１２ｂ）と、コレクタ電極１５とが設けられている。なお、電極パッド１２（エミッタ電極１２ａ及びゲート電極１２ｂ）、並びに、コレクタ電極１５の位置や個数は、図３などに示す構成に限ったものではない。
【００２１】
各電極パッド１２（エミッタ電極１２ａ及びゲート電極１２ｂ）は、半導体基体１１の素子領域１１ａのうち、終端領域１１ｂから離間した領域上に配設されている。なお、本実施の形態１において、各電極パッド１２は、透明導電膜から構成されているものとする。また、後述するように、各導電層１４も、透明導電膜から構成されているものとする。このように、電極パッド１２及び導電層１４を透明導電膜から構成した場合には、それらが不透明金属から構成される場合には行うことができなかった故障解析（例えばフォトエミッション顕微鏡法など）による評価を行うことができる。
【００２２】
また、本実施の形態１では、当該透明導電膜は、例えば３μｍ〜５μｍ程度の厚さの酸化亜鉛を含むものとする。このような構成によれば、工程の短縮化及び容易化を実現することができる。ただし、透明導電膜は、これに限ったものではなく、例えば、ＩＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium Zinc Oxide）、ＳｎＯ２などを含んでもよい。
【００２３】
図２に戻って、保護膜１３は、半導体基体１１の素子領域１１ａ及び終端領域１１ｂ上に配設されている。図４は、図３に示す構成に、絶縁性の保護膜１３を配設した構成を示す平面図である。なお、図４においては、保護膜１３によって隠れた電極パッド１２の外郭線は二点鎖線で示されている。また、図４においては、図の簡素化のため、素子領域１１ａ及び終端領域１１ｂの境界線（図３の破線）の図示は省略している。
【００２４】
図４に示されるように、保護膜１３には、各電極パッド１２上に一つの開口部１３ａが設けられており、保護膜１３は、開口部１３ａを除く半導体基体１１の表面全域上に配設されている。すなわち、開口部１３ａにおいて、電極パッド１２の表面が保護膜１３から露出されている。
【００２５】
なお、保護膜１３の材料としては、電気的な評価時において、ある程度の透明性を具備し、熱的、化学的に安定で、絶縁性能に優れた材料を用いる。具体的には、保護膜１３の材料には、例えば、カプトン（登録商標）などのポリイミド、ポリフェニルシルセスキオサリン、または、ポリビニルシルセスキオサリンなどのシート部材、若しくは、フォトレジストが適用される。ただし、保護膜１３の材料には、これら以外の材料が適用されてもよい。
【００２６】
その後、保護膜１３を部分的に除去または剥離などを行うことによりパターン形成し、後工程を進める。
【００２７】
フォトレジストから保護膜１３を形成する場合には、当該フォトレジストを部分的に分解及び除去するアッシング工程を用いたパターン形成を行い、必要に応じて洗浄を施す。このように、保護膜１３にフォトレジストを適用した場合には、一般的な半導体工程を用いて比較的容易に保護膜１３を形成することができるので、工程の短縮化及び低コスト化を実現することができるとともに、保護膜１３に透明性をある程度具備させることが可能となる。
【００２８】
一方、ポリイミドシート（ポリイミドのシート部材）から保護膜１３を形成する場合には、基本的には、当該ポリイミドシートを部分的に剥離及び除去する。このように、保護膜１３にポリイミドシートを適用した場合には、比較的容易に保護膜１３を形成することができるので、工程の短縮化及び低コスト化を実現することができるとともに、保護膜１３に透明性をある程度具備させることが可能となる。なお、ポリイミドシートを剥離せずに実装工程に進めた場合には、電気的な評価時における放電抑制効果を維持することができる。また、ポリイミドシートに接着層が設けられている場合には、保護膜１３の着脱を容易化することができる。
【００２９】
なお、後の実施の形態３で詳細に説明するように、保護膜１３は、材料が異種または同種である複数の層から構成されてもよい。
【００３０】
図２に戻って、上述の複数の導電層１４は、保護膜１３上に配設され、開口部１３ａを介して複数の電極パッド１２と一つずつ電気的に接続されている。図１には、図３に示す構成に、複数の導電層１４を配設した構成が示されている。なお、図１においては、導電層１４によって隠れた開口部１３ａは破線で示されている。また、図４と同様に、電極パッド１２の外郭線は二点鎖線で示され、素子領域１１ａ及び終端領域１１ｂの境界線（図３の破線）の図示は省略されている。
【００３１】
図１に示されるように、平面視において、各導電層１４は終端領域１１ｂまたはその近傍まで延設されている。なお、平面視において、導電層１４が終端領域１１ｂ近傍まで延設されているとは、導電層１４と終端領域１１ｂとの間の距離が、当該導電層１４と電気的に接続された電極パッド１２と当該終端領域１１ｂとの間の距離が短いことを意味するものとする。
【００３２】
また、平面視において、導電層１４が終端領域１１ｂまで延設されているとは、平面視において、導電層１４が素子領域１１ａ及び終端領域１１ｂの境界まで延設している構成と、平面視において、導電層１４が当該境界を越えて終端領域１１ｂの内部まで延設されている構成とを含むものとする。本実施の形態１では、図２に示すように、平面視において、各導電層１４は素子領域１１ａ及び終端領域１１ｂの境界まで延設しているものとして説明する。このような構成によれば、導電層１４と他の電極との間の、半導体装置１の端面（半導体基体１１の側面）を介した距離を、ある程度離間させることができるので、電気的な評価時におけるそれらの間の放電や短絡を抑制することができる。
【００３３】
後述するように、この各導電層１４の終端領域１１ｂ近傍の部分に各コンタクトプローブ（プローブ）が接触された後、各コンタクトプローブ及び各導電層１４を介して、各電極パッド１２に電気の入出力を行う。このような電気の入出力によって、半導体装置１の電気的特性を評価する試験が行われる。
【００３４】
上述したように、本実施の形態１では、導電層１４は、例えば３μｍ〜５μｍ程度の厚さの酸化亜鉛などの透明導電膜から構成されるものとするが、これに限ったものではなく、例えば、ＩＴＯ、ＩＺＯ、ＳｎＯ２などの透明導電膜から構成されてもよい。また、材料が同種または異種である複数の層から構成されてもよく、そのように構成した場合には、電気伝導性の確保、電流密度の低減による発熱抑制などが期待できる。
【００３５】
導電層１４となる透明導電膜は、例えばスパッタリングなどを用いて形成する。保護膜１３にフォトレジストを適用した場合には、精細なパターン形成が可能なフォトレジストをマスクとして用いて、導電層１４のスパッタリングを行うことは困難であると考えられる。しかし、一般的には、導電層１４の領域は比較的大きいため、フォトレジストを用いなくても、ある程度のパターン形成が可能なメタルマスクを用いたスパッタリングによって、導電層１４を選択的に形成することが可能である。また、導電層１４に精細なパターン形成が必要となる場合には、保護膜１３にシート部材を適用し、フォトレジストをマスクに用いたスパッタリングによって、導電層１４を形成すればよい。
【００３６】
また、導電層１４を形成する前に、電極パッド１２の上面を荒らして粗面化してもよい。これにより、電極パッド１２と導電層１４との間の密着性及び接触性を確保することができる。なお、粗面化する方法としては、例えば、電極パッド１２に対する軽度のエッチング、または、短時間のサンドブラスト加工などが適用可能である。
【００３７】
＜半導体評価装置の構成＞
図５は、以上に説明した縦型構造の半導体装置１の電気的特性の評価を行う半導体評価装置５の概略構成を示す側面図である。ここでは、半導体評価装置５は、一つのウェハ１ａに形成された複数の半導体装置１の電気的特性の評価を、一つの半導体装置１ごとに行うものとする。
【００３８】
半導体評価装置５は、ウェハ１ａの設置面（ここではコレクタ電極１５が配設された裏面）と接触して、ウェハ１ａを固定する台座であるチャックステージ５１を備えている。ここでは、チャックステージ５１の固定手段（保持手段）には、例えば、真空吸着が適用されるものとする。ただし、この固定手段は、真空吸着に限ったものではなく、例えば静電吸着などが適用されてもよい。
【００３９】
半導体装置１の電気的特性を評価する際に電極パッド１２と接触する電極は、コンタクトプローブ５２である。ここでは、コンタクトプローブ５２は、大電流が印加されることを想定して複数設けられている。また、コンタクトプローブ５２はプローブ基体５３に備えられており、このプローブ基体５３は、コンタクトプローブ５２以外に、絶縁性基体５４及び接続部５５ａを備えている。
【００４０】
コンタクトプローブ５２は、絶縁性基体５４に機械的に接続されており、絶縁性基体５４には接続部５５ａが配設されている。絶縁性基体５４上には、例えば金属配線（図示しない）が形成されており、コンタクトプローブ５２は当該金属配線を介して接続部５５ａと電気的に接続されている。接続部５５ａは、信号線５６ａを通じて、評価部（制御部）５７に電気的に接続されている。以上のような構成によれば、コンタクトプローブ５２は、絶縁性基体５４に設けられた金属配線と、接続部５５ａと、信号線５６ａとを介して、評価部５７に電気的に接続されている。
【００４１】
半導体評価装置５は、半導体装置１の電気的特性を評価する際にコレクタ電極１５と接触する電極として、チャックステージ５１の上面に形成された図示しない電極を備える。当該電極は、チャックステージ５１の側面に設けられた接続部５５ｂと電気的に接続されている。接続部５５ｂは、信号線５６ｂを通じて、評価部（制御部）５７に電気的に接続されている。以上のような構成によれば、チャックステージ５１上面に形成された電極は、接続部５５ｂ及び信号線５６ｂを介して、評価部５７に電気的に接続されている。
【００４２】
信号線５６ａと絶縁性基体５４との接続位置を規定する接続部５５ａと、チャックステージ５１の側面に設けられた接続部５５ｂとの間の距離は、どのコンタクトプローブ５２を介しても略一致するように、接続部５５ａ，５５ｂの配設位置が設計されている。このような構成によれば、各コンタクトプローブ５２に加わる電流密度を略一致させることができる。
【００４３】
コンタクトプローブ５２、絶縁性基体５４及び接続部５５ａを備えるプローブ基体５３は、移動アーム５８により任意の方向へ移動可能になっている。もちろん、プローブ基体５３を移動させるのではなく、ウェハ１ａ、つまりはチャックステージ５１側を移動させてもよい。このような移動により、複数のコンタクトプローブ５２は、チャックステージ５１上の半導体装置１の複数の電極パッド１２と接触することができる。
【００４４】
本実施の形態１では、絶縁性基体５４（プローブ基体５３）に貫通穴５４ａを設け、その上部に解析に使用される検出器／カメラ５９が設置されている。このような構成によれば、電気的な評価中に、フォトエミッション顕微鏡や赤外線分光等により、半導体装置１（被測定物）上面から破損などを検出する故障解析を実施することができる。
【００４５】
＜半導体装置の試験方法＞
図６は、本実施の形態１に係る半導体装置１の試験方法を説明するための上面図である。なお、本実施の形態１では、上述したように、一つのウェハ１ａに形成された複数の半導体装置１の電気的特性の評価を、一つの半導体装置１ごとに行うものとする。
【００４６】
図６に示すように、複数の導電層１４の終端領域１１ｂ近傍の部分にそれぞれ複数のコンタクトプローブ５２を接触させる。本実施の形態１では、各導電層１４のうち、それと電気的に接続された電極パッド１２よりも終端領域１１ｂに近い部分に各コンタクトプローブ５２を接触させる。
【００４７】
そして、コンタクトプローブ５２の接触後、複数のコンタクトプローブ５２及び複数の導電層１４を介して、複数の電極パッド１２に電気の入出力を行うことにより、半導体装置１の電気的特性を評価する試験を行う。なお、ここでは、一つの導電層１４に対して複数のコンタクトプローブ５２を接触させることにより、大電流を印加することが可能となっている。
【００４８】
＜効果＞
以上のような本実施の形態１に係る半導体装置及びその試験方法によれば、電極パッド１２とコンタクトプローブ５２とを接触させた場合のコンタクトプローブ５２同士の間の距離よりも、導電層１４とコンタクトプローブ５２とを接触させた場合のコンタクトプローブ５２同士の間の距離のほうが長くなっている。したがって、コンタクトプローブ５２同士の間の距離を長くすることができるので、電気的な評価時における放電を抑制することができる。
【００４９】
なお、図１に示すように、平面視において、任意の二つの導電層１４の間の距離は、当該二つの導電層１４にそれぞれ電気的に接続された二つの電極パッド１２の間の距離よりも大きくすることが好ましい。このような構成によれば、実質的に二つの電極パッド１２の間の距離を長くすることができるので、電気的な評価時における放電を抑制することができる。
【００５０】
＜変形例＞
本実施の形態１では、二つのエミッタ電極１２ａには、互いに離間する二つの導電層１４がそれぞれ電気的に接続されているように構成されている。つまり、エミッタ電極１２ａと導電層１４とが一対一で構成されている。しかし、二つのエミッタ電極１２ａが基本的に同電位となる場合には、二つのエミッタ電極１２ａ（予め定められたいくつかの電極パッド１２）が、一つの導電層１４によって互いに電気的に接続（連結）されてもよい。このような構成によれば、領域の選択性が容易となり、工程の容易化が期待できる。また、電気的な評価時における電流集中ひいては発熱の抑制効果も期待できる。
【００５１】
また、実施の形態１に係る半導体装置１の試験方法では、一つのウェハ１ａに形成された複数の半導体装置１の電気的特性の評価を、一つの半導体装置１ごとに行った。しかしこれに限ったものではなく、一つのウェハ１ａに形成された複数の半導体装置１（例えば全ての半導体装置１）に対して一律にコンタクトプローブ５２の接触工程が行われた後に、当該複数の半導体装置１に対して一律に電気の入出力工程が行われてもよい。このような構成によれば、工程の短縮化、スループットの向上化、テストコストの低減化を実現することができる。
【００５２】
また、以上の説明において、半導体装置１は、電極パッド１２下に配設された図示しない第１バリアメタル、及び、導電層１４下に配設された図示しない第２バリアメタルの少なくともいずれか一つをさらに備えてもよい。このような構成によれば、素子領域１１ａの深い部分まで、透明導電膜などの電極材料が成長することを抑制することができる。また、第１及び第２バリアメタルは、例えば５０ｎｍ〜２００ｎｍ程度の厚さからなるタングステンシリサイド（ＷＳｉ）部材であってもよい。このような構成によれば、バリアメタルの効果を高めることができる。
【００５３】
また、実施の形態１に係る半導体装置１は、最終的に保護膜１３が残る構成であった。しかし、保護膜１３は、評価時において存在していればよく、評価後にはアッシングや剥離によって除去されてもよい。また、保護膜１３の除去に合わせて、透明導電膜を除去した後に、非透明である金属を成分として電極パッド（図示せず）を形成してもよい。これにより、長期安定性を実現することができるとともに、後工程を容易化することができる。
【００５４】
なお、以上、実施の形態１の変形例について説明したが、以上の変形例は、後述する実施の形態に適用されてもよい。
【００５５】
＜実施の形態２＞
図７は、本発明の実施の形態２に係る半導体装置１の概略構成を示す平面図であり、図８は、図７のＡ−Ａ線に沿った断面図である。なお、本実施の形態２に係る半導体装置１において、以上で説明した構成要素と同一または類似するものについては同じ参照符号を付し、異なる部分について主に説明する。
【００５６】
図７に示すように、本実施の形態２では、各電極パッド１２（ここでは各エミッタ電極１２ａ）に対応して、複数（ここでは３つ）の開口部１３ａが保護膜１３に設けられている。また、一つの電極パッド１２に対応して設けられた複数（ここでは３つ全て）の開口部１３ａのそれぞれに対応して、導電層１４が一つずつ配設されている。
【００５７】
図９は、本実施の形態２に係る半導体装置１の試験方法を説明するための上面図である。図９に示すように、本実施の形態２では、導電層１４に対してコンタクトプローブ５２を一対一で接触させることにより、大電流を印加することが可能となっている。
【００５８】
以上のような本実施の形態２に係る半導体装置１及びその試験方法によれば、実施の形態１と同様の効果を得ることができるだけでなく、電気的な評価時における電流集中を抑制することができるので、当該電流による発熱を抑制することができる。
【００５９】
なお、図９に示した例では、一つのエミッタ電極１２ａに三つのコンタクトプローブ５２を介して電気を入出力するため、三つの開口部１３ａと三つの導電層１４を設けた構成とした。しかし、開口部１３ａ及び導電層１４の個数はこれに限ったものではなく、例えば、透明導電膜による電極パッド１２の大きさ、入出力する電流等、及び、コンタクトプローブ５２の本数に対応させて、開口部１３ａ及び導電層１４の個数を増減してもよい。
【００６０】
＜実施の形態３＞
これまでの実施の形態では、半導体装置１は、１層から構成された保護膜１３を備えたが、本発明の実施の形態３では、半導体装置１は、複数の層から構成された絶縁性の保護膜を備えている。
【００６１】
図１０は、本発明の実施の形態３に係る半導体装置１の概略構成を示す断面図である。なお、本実施の形態３に係る半導体装置１において、以上で説明した構成要素と同一または類似するものについては同じ参照符号を付し、異なる部分について主に説明する。また、本実施の形態３に係る半導体装置においても導電層１４を備えているが、図１０では図の簡素化のため、導電層１４の図示は省略している。
【００６２】
図１０に示されるように、絶縁性の保護膜１３−１の上に、絶縁層の保護膜１３−２を積層させる。保護膜１３−１，１３−２の材料は、同種でもよいし異種でもよい。例えば、保護膜１３−１に上述のシート部材を適用し、保護膜１３−２にフォトレジストを適用してもよい。
【００６３】
また、図１０に示されるように、下層の保護膜１３−１の開口部１３ａ−１を、上層の保護膜１３−２の開口部１３ａ−２よりも大きく形成しておき、電気的な評価後に上層の保護膜１３−２のみを除去し、下層の保護膜１３−１を残して後工程を実施してもよい。これにより、後工程で、例えば比較的大きな開口部が必要なワイヤボンドを容易に行うことができる。
【００６４】
また、先の工程に形成される保護膜１３−１が、後の工程に形成する保護膜１３−２によって覆われる構成が望ましい。このように構成すれば、過度な段差を抑制することができ、途切れのない、一体的な導電層１４を容易に形成することができる。
【００６５】
以上のような本実施の形態３に係る半導体装置１及びその試験方法によれば、実施の形態１と同様の効果を、複数の層から構成された保護膜によって強化することができる。また、保護膜の部分的な除去の効率性を高めることができる。
【００６６】
なお、部分放電は、コンタクトプローブ５２が接触する、活性領域としての素子領域１１ａ（半導体装置１の中央部）において発生するだけでなく、終端領域１１ｂが形成された外周部の近傍においても発生することが知られている。このため、図１１に示されるように、終端領域１１ｂ近傍に限定して、保護膜１３−１とその上の保護膜１３−２とからなる保護膜を形成してもよい。このような構成によれば、導電層１４と他の電極との間の、半導体装置１の端面（半導体基体１１の側面）を介した距離を、ある程度離間させることができるので、電気的な評価時におけるそれらの間の放電や短絡を抑制することができる。
【００６７】
以上の説明では、保護膜は、二つの層（保護膜１３−１，１３−２）からなる構成について説明したが、三つ以上の層からなる構成であってもよい。
【００６８】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
【００６９】
この発明は詳細に説明されたが、上記した説明は、すべての態様において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
【符号の説明】
【００７０】
１  半導体装置、１１  半導体基体、１１ａ  素子領域、１１ｂ  終端領域、１２  電極パッド、１２ａ  エミッタ電極、１３，１３−１，１３−２  保護膜、１３ａ，１３ａ−１，１３ａ−２  開口部、１４  導電層、５２  コンタクトプローブ。
【図１】
2015132926.tif 000003
【図２】
2015132926.tif 000004
【図３】
2015132926.tif 000005
【図４】
2015132926.tif 000006
【図５】
2015132926.tif 000007
【図６】
2015132926.tif 000008
【図７】
2015132926.tif 000009
【図８】
2015132926.tif 000010
【図９】
2015132926.tif 000011
【図１０】
2015132926.tif 000012
【図１１】
2015132926.tif 000013
【手続補正書】
【提出日】平成28年12月22日(2016.12.22)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
平面視において互いに隣接する素子領域及び終端領域を有する半導体基体と、
前記半導体基体の前記素子領域のうち、前記終端領域から離間した領域上に配設された複数の電極パッドと、
前記半導体基体の前記素子領域及び前記終端領域上に配設され、各前記電極パッド上に開口部が設けられた絶縁性の保護膜と、
前記保護膜上に配設され、前記開口部を介して前記複数の電極パッドとそれぞれ電気的に接続された複数の導電層と
を備え、
平面視において、各前記導電層は前記終端領域またはその近傍まで延設され、
各前記電極パッドに対応して、複数の前記開口部が前記保護膜に設けられ、
一つの前記電極パッドに対応して設けられた複数の前記開口部のそれぞれに対応して、前記導電層が一つずつ配設された、半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
予め定められたいくつかの前記電極パッドが、一つの導電層によって互いに電気的に接続されている、半導体装置。
【請求項３】
請求項１または請求項２に記載の半導体装置であって、
平面視において、各前記導電層は前記素子領域及び前記終端領域の境界まで延設している、半導体装置。
【請求項４】
請求項１または請求項２に記載の半導体装置であって、
平面視において、任意の二つの前記導電層の間の距離は、当該二つの導電層にそれぞれ電気的に接続された二つの前記電極パッドの間の距離よりも大きい、半導体装置。
【請求項５】
請求項１または請求項２に記載の半導体装置であって、
前記電極パッド及び前記導電層は、透明導電膜から構成される、半導体装置。
【請求項６】
請求項５に記載の半導体装置であって、
前記透明導電膜は酸化亜鉛を含む、半導体装置。
【請求項７】
請求項１または請求項２に記載の半導体装置であって、
前記保護膜は、材料が異種または同種である複数の層から構成される、半導体装置。
【請求項８】
請求項１または請求項２に記載の半導体装置であって、
前記保護膜は、フォトレジストまたはポリイミドシートを含む、半導体装置。
【請求項９】
請求項８に記載の半導体装置であって、
前記保護膜がポリイミドシートを含む場合に、前記ポリイミドシートには接着層が設けられている、半導体装置。
【請求項１０】
請求項１または請求項２に記載の半導体装置であって、
前記電極パッド下に配設された第１バリアメタル、及び、前記導電層下に配設された第２バリアメタルの少なくともいずれか一つをさらに備える、半導体装置。
【請求項１１】
請求項１０に記載の半導体装置であって、
前記第１及び第２バリアメタルは、タングステンシリサイド（ＷＳｉ）を含む、半導体装置。
【請求項１２】
半導体装置を試験する試験方法であって、
前記半導体装置は、
平面視において互いに隣接する素子領域及び終端領域を有する半導体基体と、
前記半導体基体の前記素子領域のうち、前記終端領域から離間した領域上に配設された複数の電極パッドと、
前記半導体基体の前記素子領域及び前記終端領域上に配設され、各前記電極パッド上に開口部が設けられた絶縁性の保護膜と、
前記保護膜上に配設され、前記開口部を介して前記複数の電極パッドとそれぞれ電気的に接続された複数の導電層と
を備え、
平面視において、各前記導電層は前記終端領域またはその近傍まで延設され、
前記半導体装置の試験方法は、
（ａ）前記複数の導電層の前記終端領域近傍の部分にそれぞれ複数のプローブを接触させる工程と、
（ｂ）前記工程（ａ）の後、前記複数のプローブ及び前記複数の導電層を介して、前記複数の電極パッドに電気の入出力を行う工程と
を備える、半導体装置の試験方法。
【請求項１３】
請求項１２に記載の半導体装置の試験方法であって、
一つのウェハに形成された複数の前記半導体装置に対して一律に前記工程（ａ）が行われた後に、前記複数の半導体装置に対して一律に前記工程（ｂ）が行われる、半導体装置の試験方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
本発明に係る半導体装置は、平面視において互いに隣接する素子領域及び終端領域を有する半導体基体と、前記半導体基体の前記素子領域のうち、前記終端領域から離間した領域上に配設された複数の電極パッドと、前記半導体基体の前記素子領域及び前記終端領域上に配設され、各前記電極パッド上に開口部が設けられた絶縁性の保護膜と、前記保護膜上に配設され、前記開口部を介して前記複数の電極パッドとそれぞれ電気的に接続された複数の導電層とを備える。平面視において、各前記導電層は前記終端領域またはその近傍まで延設されている。各前記電極パッドに対応して、複数の前記開口部が前記保護膜に設けられ、一つの前記電極パッドに対応して設けられた複数の前記開口部のそれぞれに対応して、前記導電層が一つずつ配設されている。
【国際調査報告】
2015132926.tif 000014
2015132926.tif 000015
2015132926.tif 000016
2015132926.tif 000017