(57)【要約】【課題】電子デバイスとその製造方法、及びネットワークシステムにおいて、電子デバイスの小型化を図ること。【解決手段】基板２０と、基板２０の上に設けられ、第１の電極層２３、固体電解質層２５、及び第２の電極層２９を備えた第１の全固体二次電池C1と、第１のソースドレイン３８ａと、第２の電極層２９と電気的に接続された第２のソースドレイン３８ｂと、第１のゲート電極３５とを備えた第１のトランジスタTR1と、第１の電極層２３と電気的に接続された第１の端子４１ａと、第１のゲート電極３５の電位を制御する第２の端子４１ｂと、第１のソースドレイン３８ａと電気的に接続された第３の端子４１ｃと、第１の全固体二次電池C1と第１のトランジスタTR1とを覆う封止層４０とを有し、第１〜第３の端子４１ａ〜４１ｃが、封止層４０の上面４０ｘに露出した電子デバイスによる。【選択図】図７
2014147709.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上に設けられ、第１の電極層、固体電解質層、及び第２の電極層を備えた第１の全固体二次電池と、
第１のソースドレインと、前記第２の電極層と電気的に接続された第２のソースドレインと、第１のゲート電極とを備えた第１のトランジスタと、
前記第１の電極層と電気的に接続された第１の端子と、
前記第１のゲート電極の電位を制御する第２の端子と、
前記第１のソースドレインと電気的に接続された第３の端子と、
前記第１の全固体二次電池と前記第１のトランジスタとを覆う封止層とを有し、
前記第１の端子、前記第２の端子、及び前記第３の端子が、前記封止層の上面に露出したことを特徴とする電子デバイス。
【請求項２】
前記第１の電極層が負極であり、
前記第２の電極層が正極であり、
前記第１のトランジスタがn型であることを特徴とする請求項１に記載の電子デバイス。
【請求項３】
第３のソースドレイン、第４のソースドレイン、及び第２のゲート電極を備え、前記封止層で覆われたn型の第２のトランジスタを更に有し、
前記第１の電極層が負極であり、
前記第２の電極層が正極であり、
前記第１のトランジスタがp型であり、
前記第２の端子が前記第２のゲート電極に電気的に接続され、前記第３のソースドレインが前記第１の電極層に電気的に接続され、前記第４のソースドレインが前記第１のゲート電極と電気的に接続されたことを特徴とする請求項１に記載の電子デバイス。
【請求項４】
前記第１の電極層が正極であり、
前記第２の電極層が負極であり、
前記第１のトランジスタがp型であることを特徴とする請求項１に記載の電子デバイス。
【請求項５】
第３のソースドレイン、第４のソースドレイン、及び第２のゲート電極を備え、前記封止層で覆われたp型の第２のトランジスタとを更に有し、
前記第１の電極層が正極であり、
前記第２の電極層が負極であり、
前記第１のトランジスタがn型であり、
前記第２の端子が前記第２のゲート電極に電気的に接続され、前記第３のソースドレインが前記第１の電極層に電気的に接続され、前記第４のソースドレインが前記第１のゲート電極と電気的に接続されたことを特徴とする請求項１に記載の電子デバイス。
【請求項６】
第３のソースドレイン、第４のソースドレイン、及び第２のゲート電極を備え、前記封止層で覆われた第２のトランジスタと、
前記第２のゲート電極と電気的に接続され、前記封止層の前記上面に露出した第４の端子と、
前記第４のソースドレインと電気的に接続され、前記封止層の前記上面に露出した第５の端子とを更に有し、
前記第３のソースドレインが、前記第１の電極層と電気的に接続されたことを特徴とする請求項１に記載の電子デバイス。
【請求項７】
前記第３の端子と前記第１のソースドレインとの間に設けられ、前記第１のトランジスタを介して前記第１の全固体二次電池と直列に接続された第２の全固体二次電池を更に有し、
前記第２の全固体二次電池が前記封止層で覆われたことを特徴とする請求項１に記載の電子デバイス。
【請求項８】
第１の電極と第２の電極とを備えた発電素子を更に有し、
前記発電素子の前記第１の電極が前記第１の全固体二次電池の前記第１の電極層と電気的に接続され、
前記発電素子の前記第２の電極が前記第１の全固体二次電池の前記第２の電極層と電気的に接続されたことを特徴とする請求項１乃至請求項７のいずれか１項に記載の電子デバイス。
【請求項９】
前記第１の全固体二次電池が並列に複数接続され、
複数の前記第１の全固体二次電池のいずれかを選択してその前記第１の電極層を前記発電素子の前記第１の電極と電気的に接続し、前記選択された第１の全固体二次電池の前記第２の電極層を前記発電素子の前記第２の電極と電気的に接続する選択回路とを更に有することを特徴とする請求項８に記載の電子デバイス。
【請求項１０】
前記第１の全固体二次電池が直列に複数接続され、
複数の前記第１の全固体二次電池のいずれかを選択してその前記第１の電極層を前記発電素子の前記第１の電極と電気的に接続し、前記選択された第１の全固体二次電池の前記第２の電極層を前記発電素子の前記第２の電極と電気的に接続する選択回路とを更に有することを特徴とする請求項８に記載の電子デバイス。
（図６）
【請求項１１】
前記第１のトランジスタは、
前記第１のゲート電極の上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の上に形成され、前記第１のソースドレインと前記第２のソースドレインとを備えた半導体層とを有し、
平面視で前記第１のゲート電極の一部が前記第１のソースドレインと前記第２のソースドレインとの間にあることを特徴とする請求項１乃至請求項１０のいずれか１項に記載の電子デバイス。
【請求項１２】
前記第１の電極層の上に開口が形成された絶縁膜を更に有し、
前記半導体層の前記第１のソースドレインが前記開口において前記第１の電極層と接し、
前記第１のゲート電極が平面視で前記開口を囲うリング状であることを特徴とする請求項１１に記載の電子デバイス。
【請求項１３】
前記第１の電極層は、
前記基板の上に形成された集電層と、
前記集電層の上に形成された電極本体とを有し、
前記第１のゲート電極が、前記基板の上に形成され、かつ、前記集電層と同一の材料からなることを特徴とする請求項１乃至請求項１２のいずれか１項に記載の電子デバイス。
【請求項１４】
前記封止層の前記上面に形成され、前記第１の端子、前記第２の端子、及び前記第３の端子と電気的に接続された配線層を更に有することを特徴とする請求項１乃至請求項１３のいずれか１項に記載の電子デバイス。
【請求項１５】
基板の上に、第１の領域と第２の領域とを有する集電層を形成する工程と、
前記集電層の前記第１の領域の上に第１の電極本体を形成し、前記集電層と前記第１の電極本体とで全固体二次電池の第１の電極層を形成する工程と、
前記第１の電極層の上に、前記全固体二次電池の固体電解質層を形成する工程と、
前記固体電解質層の上に、前記全固体二次電池の第２の電極層を形成する工程と、
前記全固体二次電池と前記基板とを覆う絶縁膜を形成する工程と、
前記第２の電極層の上における前記絶縁膜の上に、ゲート本体と延長部とを備えたゲート電極を形成する工程と、
前記ゲート本体の上にゲート絶縁膜を形成する工程と、
前記ゲート本体の一方の側方の前記絶縁膜に、前記第２の電極層が露出する開口を形成する工程と、
前記ゲート本体の他方の側方の前記絶縁膜の上に第１のソースドレインを有し、前記開口内において前記第２の電極層と接する第２のソースドレインを有し、前記ゲート絶縁膜の上にチャネルを有する半導体層を前記全固体二次電池の上に形成する工程と、
前記延長部、前記半導体層、及び前記絶縁膜の上に封止層を形成する工程と、
前記封止層をパターニングすることにより、前記第２の領域における前記集電体層の上に第１のホールを形成し、前記ゲート電極の前記延長部の上に第２のホールを形成し、前記第１のソースドレインの上に第３のホールを形成する工程と、
前記第１のホール、前記第２のホール、及び前記第３のホールの各々に、第１の端子、第２の端子、及び第３の端子を形成する工程と、
を有する電子デバイスの製造方法。
【請求項１６】
基板の上に、第１の領域と第２の領域とを有する集電層を形成する工程と、
前記集電層の前記第１の領域の上に第１の電極本体を形成し、前記集電層と前記第１の電極本体とで全固体二次電池の第１の電極層を形成する工程と、
前記第１の電極層の上に、前記全固体二次電池の固体電解質層を形成する工程と、
前記固体電解質層の上に、前記全固体二次電池の第２の電極層を形成する工程と、
前記全固体二次電池と前記基板とを覆う絶縁膜を形成する工程と、
前記第２の領域における前記絶縁膜の上にゲート電極のゲート本体を形成し、前記第２の領域の横の前記絶縁膜の上に前記ゲート電極の延長部を形成する工程と、
前記ゲート本体の上にゲート絶縁膜を形成する工程と、
前記ゲート本体の一方の側方の前記絶縁膜に、前記集電層が露出する開口を形成する工程と、
前記ゲート本体の一方の側方の前記絶縁膜の上に第１のソースドレインを有し、前記開口内において前記第１の電極層と接する第２のソースドレインを有し、前記ゲート絶縁膜の上にチャネルを有する半導体層を前記第２の領域に形成する工程と、
前記延長部、前記半導体層、及び前記絶縁膜の上に封止層を形成する工程と、
前記封止層をパターニングすることにより、前記第２の電極層の上に第１のホールを形成し、前記ゲート電極の前記延長部の上に第２のホールを形成し、前記第１のソースドレインの上に第３のホールを形成する工程と、
前記第１のホール、前記第２のホール、及び前記第３のホールの各々に、第１の端子、第２の端子、及び第３の端子を形成する工程と、
を有する電子デバイスの製造方法。
【請求項１７】
発電素子と、前記発電素子で発電された電力を蓄える全固体二次電池と、前記全固体二次電池の電力で駆動して前記発電素子が置かれた環境に係る情報を送信する送信回路とを備えた電子デバイスを複数有し、
複数の前記電子デバイスの各々が、
基板と、
前記基板の上に設けられ、前記全固体二次電池を形成する第１の電極層、固体電解質層、及び第２の電極層と、
第１のソースドレインと、前記第２の電極層と電気的に接続された第２のソースドレインと、第１のゲート電極とを備えたトランジスタと、
前記第１の電極層と電気的に接続された第１の端子と、
前記第１のゲート電極の電位を制御する第２の端子と、
前記第１のソースドレインと電気的に接続された第３の端子と、
前記全固体二次電池と前記トランジスタとを覆う封止層と、
前記封止層の前記上面に形成され、前記第１の端子、前記第２の端子、及び前記第３の端子と電気的に接続された配線層とを備えたことを特徴とするネットワークシステム。
【請求項１８】
前記電子デバイスに、前記環境に係る情報を取得するセンサが設けられたことを特徴とする付記１７に記載のネットワークシステム。
【請求項１９】
前記センサは、温度センサ、光センサ、振動センサ、音センサ、加速度センサ、及び圧力センサのいずれかであることを特徴とする請求項１８に記載のネットワークシステム。
【請求項２０】
複数の前記電子デバイスの各々が、機器、建物、及び交通施設のいずれかに敷設されたことを特徴とする請求項１７乃至請求項１９のいずれかに記載のネットワークシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子デバイスとその製造方法、及びネットワークシステムに関する。
【背景技術】
【０００２】
人間の生活環境中に存在する熱、振動、太陽光、及び電波等の様々な形態で存在する微弱なエネルギを電力に変換し、その電力をセンサネットワーク等において利用するエネルギ・ハーベスト技術が注目されつつある。エネルギ・ハーベスト技術では、太陽光等のように不安定なエネルギから電力を得るので、その電力を二次電池に蓄えて電力の安定化を図るのが好ましい。【０００３】
その二次電池としては、電解液の代わりに固体電解質を利用した全固体二次電池がある。全固体二次電池は、半導体プロセス技術を用いることで極めて薄く、かつ小型に形成することができる。【０００４】
センサネットワークにおいては、上記の全固体二次電池と発電素子とを一つの電子デバイスとして用い、発電素子で得られた電力を全固体二次電池に蓄えることになる。【０００５】
このように全固体電池と発電素子とを備えた電子デバイスには小型化という点で改善の余地がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−１０３２０３号公報
【特許文献２】特開平４−３３１４２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
電子デバイスとその製造方法、及びネットワークシステムにおいて、電子デバイスの小型化を図ることを目的とする。
【課題を解決するための手段】
【０００８】
以下の開示の一観点によれば、基板と、前記基板の上に設けられ、第１の電極層、固体電解質層、及び第２の電極層を備えた第１の全固体二次電池と、第１のソースドレインと、前記第２の電極層と電気的に接続された第２のソースドレインと、第１のゲート電極とを備えた第１のトランジスタと、前記第１の電極層と電気的に接続された第１の端子と、前記第１のゲート電極の電位を制御する第２の端子と、前記第１のソースドレインと電気的に接続された第３の端子と、前記第１の全固体二次電池と前記第１のトランジスタとを覆う封止層とを有し、前記第１の端子、前記第２の端子、及び前記第３の端子が、前記封止層の上面に露出した電子デバイスが提供される。【０００９】
また、その開示の別の観点によれば、基板の上に、第１の領域と第２の領域とを有する集電層を形成する工程と、前記集電層の前記第１の領域の上に第１の電極本体を形成し、前記集電層と前記第１の電極本体とで全固体二次電池の第１の電極層を形成する工程と、前記第１の電極層の上に、前記全固体二次電池の固体電解質層を形成する工程と、前記固体電解質層の上に、前記全固体二次電池の第２の電極層を形成する工程と、前記全固体二次電池と前記基板とを覆う絶縁膜を形成する工程と、前記第２の電極層の上における前記絶縁膜の上に、ゲート本体と延長部とを備えたゲート電極を形成する工程と、前記ゲート本体の上にゲート絶縁膜を形成する工程と、前記ゲート本体の一方の側方の前記絶縁膜に、前記第２の電極層が露出する開口を形成する工程と、前記ゲート本体の他方の側方の前記絶縁膜の上に第１のソースドレインを有し、前記開口内において前記第２の電極層と接する第２のソースドレインを有し、前記ゲート絶縁膜の上にチャネルを有する半導体層を前記全固体二次電池の上に形成する工程と、前記延長部、前記半導体層、及び前記絶縁膜の上に封止層を形成する工程と、前記封止層をパターニングすることにより、前記第２の領域における前記集電体層の上に第１のホールを形成し、前記ゲート電極の前記延長部の上に第２のホールを形成し、前記第１のソースドレインの上に第３のホールを形成する工程と、前記第１のホール、前記第２のホール、及び前記第３のホールの各々に、第１の端子、第２の端子、及び第３の端子を形成する工程とを有する電子デバイスの製造方法が提供される。【００１０】
そして、その開示の更に別の観点によれば、基板の上に、第１の領域と第２の領域とを有する集電層を形成する工程と、前記集電層の前記第１の領域の上に第１の電極本体を形成し、前記集電層と前記第１の電極本体とで全固体二次電池の第１の電極層を形成する工程と、前記第１の電極層の上に、前記全固体二次電池の固体電解質層を形成する工程と、前記固体電解質層の上に、前記全固体二次電池の第２の電極層を形成する工程と、前記全固体二次電池と前記基板とを覆う絶縁膜を形成する工程と、前記第２の領域における前記絶縁膜の上にゲート電極のゲート本体を形成し、前記第２の領域の横の前記絶縁膜の上に前記ゲート電極の延長部を形成する工程と、前記ゲート本体の上にゲート絶縁膜を形成する工程と、前記ゲート本体の一方の側方の前記絶縁膜に、前記集電層が露出する開口を形成する工程と、前記ゲート本体の一方の側方の前記絶縁膜の上に第１のソースドレインを有し、前記開口内において前記第１の電極層と接する第２のソースドレインを有し、前記ゲート絶縁膜の上にチャネルを有する半導体層を前記第２の領域に形成する工程と、前記延長部、前記半導体層、及び前記絶縁膜の上に封止層を形成する工程と、前記封止層をパターニングすることにより、前記第２の電極層の上に第１のホールを形成し、前記ゲート電極の前記延長部の上に第２のホールを形成し、前記第１のソースドレインの上に第３のホールを形成する工程と、前記第１のホール、前記第２のホール、及び前記第３のホールの各々に、第１の端子、第２の端子、及び第３の端子を形成する工程とを有する電子デバイスの製造方法が提供される。【００１１】
また、その開示の他の観点によれば、発電素子と、前記発電素子で発電された電力を蓄える全固体二次電池と、前記全固体二次電池の電力で駆動して前記発電素子が置かれた環境に係る情報を送信する送信回路とを備えた電子デバイスを複数有し、複数の前記電子デバイスの各々が、基板と、前記基板の上に設けられ、前記全固体二次電池を形成する第１の電極層、固体電解質層、及び第２の電極層と、第１のソースドレインと、前記第２の電極層と電気的に接続された第２のソースドレインと、第１のゲート電極とを備えたトランジスタと、前記第１の電極層と電気的に接続された第１の端子と、前記第１のゲート電極の電位を制御する第２の端子と、前記第１のソースドレインと電気的に接続された第３の端子と、前記全固体二次電池と前記トランジスタとを覆う封止層と、前記封止層の上面に形成され、前記第１の端子、前記第２の端子、及び前記第３の端子と電気的に接続された配線層とを備えたネットワークシステムが提供される。
【発明の効果】
【００１２】
以下の開示によれば、封止層の上面に露出した第１乃至第３の端子が電気的に短絡しても第１のトランジスタがオフ状態になるので全固体二次電池には電流が流れない。よって、封止層の上面に配線層用の導電層を形成しても全固体二次電池が過放電にならず、その配線層を介して固体二次電池と電気的に接続された回路素子を固体二次電池と共に封止することができ、電子デバイスの小型化を実現できる。
【図面の簡単な説明】
【００１３】
【図１】図１は、全固体二次電池を内蔵した電子デバイスの一例を示す断面図である。
【図２】図２は、全固体二次電池の断面図である
【図３】図３（ａ）〜（ｃ）は、第１実施形態に係る電子デバイスの製造途中の断面図（その１）である。
【図４】図４（ａ）、（ｂ）は、第１実施形態に係る電子デバイスの製造途中の断面図（その２）である。
【図５】図５（ａ）、（ｂ）は、第１実施形態に係る電子デバイスの製造途中の断面図（その３）である。
【図６】図６（ａ）、（ｂ）は、第１実施形態に係る電子デバイスの製造途中の断面図（その４）である。
【図７】図７（ａ）、（ｂ）は、第１実施形態に係る電子デバイスの製造途中の断面図（その５）である。
【図８】図８は、第１実施形態に係る電子デバイスの製造途中の平面図（その１）である。
【図９】図９は、第１実施形態に係る電子デバイスの製造途中の平面図（その２）である。
【図１０】図１０は、第１実施形態に係る電子デバイスの製造途中の平面図（その３）である。
【図１１】図１１は、第１実施形態に係る電子デバイスの製造途中の平面図（その４）である。
【図１２】図１２は、第１実施形態に係る電子デバイスの製造途中の平面図（その５）である。
【図１３】図１３は、第１実施形態に係る電子デバイスの製造途中の平面図（その６）である。
【図１４】図１４は、第１実施形態に係る電子デバイスが備える蓄電部の等価回路図である。
【図１５】図１５（ａ）、（ｂ）は、第１実施形態に係る電子デバイスの製造途中の断面図（その６）である。
【図１６】図１６（ａ）、（ｂ）は、第１実施形態に係る電子デバイスの製造途中の断面図（その７）である。
【図１７】図１７（ａ）、（ｂ）は、第１実施形態に係る電子デバイスの製造途中の断面図（その８）である。
【図１８】図１８（ａ）、（ｂ）は、第２実施形態に係る電子デバイスの製造途中の断面図（その１）である。
【図１９】図１９（ａ）、（ｂ）は、第２実施形態に係る電子デバイスの製造途中の断面図（その２）である。
【図２０】図２０（ａ）、（ｂ）は、第２実施形態に係る電子デバイスの製造途中の断面図（その３）である。
【図２１】図２１（ａ）、（ｂ）は、第２実施形態に係る電子デバイスの製造途中の断面図（その４）である。
【図２２】図２２は、第２実施形態に係る電子デバイスの製造途中の平面図（その１）である。
【図２３】図２３は、第２実施形態に係る電子デバイスの製造途中の平面図（その２）である。
【図２４】図２４は、第２実施形態に係る電子デバイスの製造途中の平面図（その３）である。
【図２５】図２５は、第２実施形態に係る電子デバイスが備える蓄電部の等価回路図である。
【図２６】図２６（ａ）、（ｂ）は、第３実施形態に係る電子デバイスの製造途中の断面図（その１）である。
【図２７】図２７（ａ）、（ｂ）は、第３実施形態に係る電子デバイスの製造途中の断面図（その２）である。
【図２８】図２８（ａ）、（ｂ）は、第３実施形態に係る電子デバイスの製造途中の断面図（その３）である。
【図２９】図２９は、第３実施形態に係る電子デバイスの製造途中の平面図（その１）である。
【図３０】図３０は、第３実施形態に係る電子デバイスの製造途中の平面図（その２）である。
【図３１】図３１は、第３実施形態に係る電子デバイスの製造途中の平面図（その３）である。
【図３２】図３２は、第３実施形態に係る電子デバイスの製造途中の平面図（その４）である。
【図３３】図３３は、第３実施形態に係る電子デバイスの製造途中の平面図（その５）である。
【図３４】図３４は、第３実施形態に係る電子デバイスが備える蓄電部の等価回路図である。
【図３５】図３５（ａ）、（ｂ）は、第４実施形態に係る電子デバイスの製造途中の断面図（その１）である。
【図３６】図３６（ａ）、（ｂ）は、第４実施形態に係る電子デバイスの製造途中の断面図（その２）である。
【図３７】図３７（ａ）、（ｂ）は、第４実施形態に係る電子デバイスの製造途中の断面図（その３）である。
【図３８】図３８（ａ）、（ｂ）は、第４実施形態に係る電子デバイスの製造途中の断面図（その４）である。
【図３９】図３９は、第４実施形態に係る電子デバイスの製造途中の平面図（その１）である。
【図４０】図４０は、第４実施形態に係る電子デバイスの製造途中の平面図（その２）である。
【図４１】図４１は、第４実施形態に係る電子デバイスの製造途中の平面図（その３）である。
【図４２】図４２は、第４実施形態に係る電子デバイスが備える蓄電部の等価回路図である。
【図４３】図４３（ａ）、（ｂ）は、第５実施形態に係る電子デバイスの製造途中の断面図（その１）である。
【図４４】図４４（ａ）、（ｂ）は、第５実施形態に係る電子デバイスの製造途中の断面図（その２）である。
【図４５】図４５（ａ）、（ｂ）は、第５実施形態に係る電子デバイスの製造途中の断面図（その３）である。
【図４６】図４６は、第５実施形態に係る電子デバイスの製造途中の平面図（その１）である。
【図４７】図４７は、第５実施形態に係る電子デバイスの製造途中の平面図（その２）である。
【図４８】図４８は、第５実施形態に係る電子デバイスの製造途中の平面図（その３）である。
【図４９】図４９は、第５実施形態に係る電子デバイスの製造途中の平面図（その４）である。
【図５０】図５０（ａ）、（ｂ）は、第６実施形態に係る電子デバイスの製造途中の断面図（その１）である。
【図５１】図５１（ａ）、（ｂ）は、第６実施形態に係る電子デバイスの製造途中の断面図（その２）である。
【図５２】図５２は、第６実施形態に係る電子デバイスの製造途中の断面図（その３）である。
【図５３】図５３は、第６実施形態に係る電子デバイスの製造途中の平面図（その１）である。
【図５４】図５４は、第６実施形態に係る電子デバイスの製造途中の平面図（その２）である。
【図５５】図５５は、第６実施形態に係る電子デバイスの製造途中の平面図（その３）である。
【図５６】図５６（ａ）、（ｂ）は、第７実施形態に係る電子デバイスの製造途中の断面図（その１）である。
【図５７】図５７は、第７実施形態に係る電子デバイスの製造途中の断面図（その２）である。
【図５８】図５８は、第７実施形態に係る電子デバイスの断面図である。
【図５９】図５９は、第７実施形態に係る電子デバイスが備える蓄電部の等価回路図である。
【図６０】図６０は、第８実施形態に係る電子デバイスの蓄電部の断面図である。
【図６１】図６１は、第８実施形態に係る電子デバイスの断面図である。
【図６２】図６２は、第８実施形態に係る電子デバイスが備える蓄電部の等価回路図である。
【図６３】図６３（ａ）は、第９実施形態に係る電子デバイスの回路図であり、図６３（ｂ）は、充電を開始してからの時間と各全固体二次電池の電圧との関係を模式的に示すグラフである。
【図６４】図６４（ａ）は、第１０実施形態に係る電子デバイスの回路図であり、図６４（ｂ）は、充電を開始してからの時間と直列接続された全固体二次電池の全体の電圧との関係を模式的に示すグラフである。
【図６５】図６５は、第１１実施形態に係るネットワークシステムの機能ブロック図である。
【図６６】図６６は、第１１実施形態において使用し得る第２の子機の機能ブロック図である。
【図６７】図６７（ａ）、（ｂ）は、第１１実施形態における第１の子機と第２の子機の敷設例について示す模式図（その１）である。
【図６８】図６８は、第１１実施形態における第１の子機と第２の子機の敷設例について示す模式図（その２）である。
【発明を実施するための形態】
【００１４】
本実施形態の説明に先立ち、本願発明者が行った検討結果について説明する。
【００１５】
前述のように、全固体二次電池は、半導体プロセス技術を用いて製造できるため、電子デバイスの小型化に有用であると考えられる。
【００１６】
図１は、全固体二次電池を内蔵した電子デバイスの一例を示す断面図である。
【００１７】
この電子デバイス１は、自然エネルギ等を利用して発電された微弱な電力で駆動するものであって、全固体二次電池２と発電素子３とを有する。
【００１８】
全固体二次電池２は、正極２ａと負極２ｂとを備えたリチウムイオン電池である。一方、発電素子３は熱電変換素子である。その発電素子３には、温度差が付与される第１の電極４と第２の電極５が設けられており、これらの間にn型半導体６とp型半導体７とが交互に配される。
【００１９】
第１の電極４と第２の電極５との間に温度差が与えられると、これらの電極４、５の間に起電力が生じる。その起電力は、第１の電極４に接続された導体プラグ８を介して、第１の電極４側に引き出される。
【００２０】
この例では、全固体二次電池２と発電素子３とを封止層１０で覆うことにより、全固体二次電池２と発電素子３が水分等で劣化するのを防止する。
【００２１】
その封止層１０の上面１０ａには、上記した正極２ａ、負極２ｂ、第２の電極５、及び導体プラグ８に接続された配線層９が設けられる。配線層９は、例えば封止層１０の上面１０ａの全面に銅めっき膜を形成し、その銅めっき膜をパターニングすることで形成され得る。そして、発電素子３で得られた電力は、この配線層９を介して全固体二次電池２に充電される。
【００２２】
ここで、全固体二次電池２は、外部から充電がなされていなくても電子デバイス１の製造途中においてある程度の起電力を発生する。そのため、配線層９を形成するために上面１０ａの全面に銅めっき膜等の導電膜を形成すると、その導電膜を介して正極２ａと負極２ｂとが短絡するため、全固体二次電池２が放電を行ってしまう。
【００２３】
しかしながら、このように電子デバイス１の製造途中に全固体二次電池２が放電をすると、全固体二次電池２の寿命が著しく劣化してしまう。
【００２４】
この問題について図２を参照しながら説明する。
【００２５】
図２は、全固体二次電池２の断面図である。
【００２６】
図２に示すように、全固体二次電池２は、シリコン基板等の基板１１を有しており、その上に正極集電層１２、正極本体１３、固体電解質層１４、負極本体１５、及び負極集電層１６がこの順に積層される。
【００２７】
前述のように全固体二次電池２はリチウムイオン電池であり、正極本体１３の材料はLiCoO2、固体電解質層１４の材料はLiPON、負極本体１５の材料はIn-Liである。
【００２８】
また、正極集電層１２や負極集電層１６の材料としては銅が使用される。
【００２９】
ここで、上記のように正極２ａと負極２ｂとが短絡したときに全固体二次電池２に流れる電流を計算する。以下では、上記の配線層９を電解銅めっきで形成するために、銅めっき膜のシード層として厚さが２０nmのニッケル膜９ａをスパッタ法で形成し、そのニッケル膜９ａで正極２ａと負極２ｂとが短絡した場合を考える。
【００３０】
この場合、ニッケル膜９ａのシート抵抗rは約１００Ω□となる。正極２ａと負極２ｂとの間隔Lが８．２mm、正極２ａと負極２ｂの各々の幅Wが２．５mmのとき、各極２ａ、２ｂ間におけるニッケル膜９ａの抵抗値は約３２８Ω（＝r×L／W）となる。
【００３１】
全固体二次電池２の内部抵抗が２９０Ωであり、全固体二次電池２が満充電状態でその端子電圧が４．１Vであるとすると、全固体二次電池２には６．７mA（＝４．１V／２９０Ω）もの電流が流れることになる。この電流ではおよそ２分で電池容量１００uAhを超過して過放電の状態になってしまう。
【００３２】
全固体二次電池２において過放電が発生すると、正極本体１３のLiCoO2の結晶が破損したり、負極集電体層１６から固体電解質層１４に銅イオンが流入したりする。その銅イオンは、次に全固体二次電池２を充電するときに析出し、全固体二次電池２の寿命を著しく低下させてしまう。
【００３３】
これを避けるために、図１のように全固体二次電池２と発電素子３とを封止層１０で封止するのではなく、予め用意しておいた配線基板の上に全固体二次電池２と発電素子３とを別々に実装することも考えられる。
【００３４】
しかし、これでは配線基板に全固体二次電池２や発電素子３を実装するスペースを確保する必要があり、電子デバイス１の小型化が阻害されてしまう。
【００３５】
更に、上記したような過放電から全固体二次電池２を保護するために保護回路を設けることも考えられるが、これではその保護回路の分だけ電子デバイス１が大型化してしまう。
【００３６】
以下に、全固体二次電池の過放電を防止しつつ、電子デバイスを小型化することが可能な各実施形態について説明する。
【００３７】
（第１実施形態）
本実施形態に係る電子デバイスについて、その製造方法を追いながら説明する。
【００３８】
図３〜図７は、本実施形態に係る電子デバイスの製造途中の断面図であり、図８〜図１３はその平面図である。なお、図３〜図７の各断面図は、図８〜図１３のI−I線に沿う断面図に相当する。
【００３９】
まず、図３（ａ）に示すように、シリコン基板２０の上にスパッタ法でチタン膜とプラチナ膜とをこの順に形成し、これらの積層膜をパターニングすることにより、第１の領域Aと第２の領域Bとを備えた正極集電層２１を形成する。
【００４０】
そのパターニングの方法としては、不図示のレジスト膜をマスクにするドライエッチングやリフトオフ法がある。リフトオフ法では、レジスト膜をマスクにして正極集電層２１を形成した後、酸素プラズマやリムーバ液でレジスト膜を除去することにより正極集電層２１をパターニングし得る。
【００４１】
なお、正極集電層２１の厚さは特に限定されないが、本実施形態ではその厚さを１μm〜１０μmとする。
【００４２】
また、正極集電層２１の形成前に、シリコン基板２０の上に絶縁膜として厚さが１μm程度の酸化シリコン膜を予め形成しておいてもよい。
【００４３】
次に、図３（ｂ）に示すように、シリコン基板２０の上側全面に正極本体２２としてスパッタ法でLiCoO2膜等の酸化多結晶膜を１μm〜１０μm程度の厚さに形成する。なお、LiCoO2膜に代えてLiFePO4膜を形成してもよい。
【００４４】
その後、正極本体２２をパターニングして正極集電層２１の第１の領域Aの上のみに残し、その正極集電層２１と正極本体２２とを正極層２３とする。
【００４５】
次いで、図３（ｃ）に示すように、シリコン基板２０の上側全面に固体電解質層２５としてLiPON膜を形成し、その固体電解質層２５をパターニングして正極本体２２の上面と側面のみに残す。
【００４６】
なお、の第２の領域Bにおける正極集電層２１は固体電解質層２５で覆われずに露出する。
【００４７】
次に、図４（ａ）と図８に示す構造を得るまでの工程について説明する。
【００４８】
まず、シリコン基板２０の上側全面にリチウム膜を０．１μm〜１μm程度の厚さに形成し、そのリチウム膜をパターニングして固体電解質層２５の上に負極本体２７を形成する。なお、リチウム膜に代えて、インジウムとリチウムとの合金膜、炭素膜、及びシリコン膜のいずれかを負極本体２７として形成してもよい。
【００４９】
その後、シリコン基板２０の上側全面に負極集電体２８として銅膜又はアルミニウム膜を０．５μm〜５μm程度の厚さに形成する。その後、負極集電体２８をパターニングして負極本体２７の上のみに残し、負極本体２７と負極集電体２８とを負極層２９とする。
【００５０】
ここまでの工程により、正極層２３、固体電解質層２５、及び負極層２９をこの順に積層してなる第１の全固体二次電池C1が得られる。第１の全固体二次電池C1は、リチウムイオン電池であって、高い電力密度を得るのに有用である。なお、その第１の全固体二次電池C1における正極層２３は第１の電極層や第２の電極層の一例である。同様に、負極層２９も第１の電極層や第２の電極層の一例である。
【００５１】
続いて、図４（ｂ）に示すように、シリコン基板２０と第１の全固体二次電池C1とを覆う絶縁膜３１としてアルミナ（Al2O3）膜をスパッタ法で０．１μm〜５μm程度の厚さに形成する。
【００５２】
次いで、図５（ａ）に示すように、負極層２９の上における絶縁膜３１の上に、ゲート本体３５ａと延長部３５ｂとを備えた第１のゲート電極３５を形成する。その第１のゲート電極３５は、例えば、絶縁膜３１の上にスパッタ法でチタン膜とプラチナ膜とをこの順に形成し、不図示のレジスト膜をマスクにするドライエッチングによりこれらの膜をパターニングすることで形成され得る。
【００５３】
このとき、第１のゲート電極３５の形成前に絶縁膜２５を予め形成してあるので、パターニング前の第１のゲート電極３５によって正極層２３と負極層２９とが電気的に短絡するのを防止することができる。これについては、後述の各実施形態でも同様である。
【００５４】
なお、ドライエッチングに代えてリフトオフ用により第１のゲート電極３５を形成してもよい。
【００５５】
更に、第１のゲート電極３５の厚さは特に限定されないが、本実施形態では０．１μm〜１μm程度の厚さに第１のゲート電極３５を形成する。
【００５６】
次に、図５（ｂ）と図９に示すように、シリコン基板２０の上側全面にゲート絶縁膜３６としてアルミナ膜を０．０５μm〜０．５μm程度の厚さに形成する。そして、そのゲート絶縁膜３６をパターニングして第１のゲート電極３５の延長部３５ｂの上からゲート絶縁膜３６を除去しつつ、ゲート本体３５ａの上にのみゲート絶縁膜３６を残す。
【００５７】
ゲート絶縁膜３６のパターニングは不図示のレジスト膜をマスクにするドライエッチングにより行ってもよいし、リフトオフ法によりゲート絶縁膜３６をパターニングしてもよい。
【００５８】
更に、ゲート絶縁膜３６は上記のアルミナ膜に限定されず、酸化ハフニウム（HfO2）膜をゲート絶縁膜３６として形成してもよい。
【００５９】
図９に示すように、第１のゲート電極３５はゲート本体３５ａと延長部３５ｂとが対向したＵ字型である。そして、ゲート本体３５ａのみがゲート絶縁膜３６で覆われる。
【００６０】
続いて、図６（ａ）と図１０に示すように、不図示のレジスト膜をマスクにするドライエッチングにより絶縁膜３１をパターニングして、ゲート本体３５ａの一方の側方の絶縁膜３１に負極層２９が露出する開口３１ａを形成する。そのドライエッチングで使用し得るエッチングガスとしては、例えば、CF4ガスとアルゴンガスとの混合ガスがある。
【００６１】
次に、図６（ｂ）と図１１に示すように、シリコン基板２０の上側全面にスパッタ法で第１の半導体層３８を０．０５μm〜０．５μm程度の厚さに形成した後、第１の半導体層３８をパターニングして負極層２９の上のみに残す。
【００６２】
その第１の半導体層３８は、第１のソースドレイン３８ａ、第２のソースドレイン３８ｂ及びチャネル３８ｃを有しており、上記の第１のゲート電極３５と協働して第１のトランジスタTR1を形成する。
【００６３】
その第１のトランジスタTR1の第１のソースドレイン３８ａは、ゲート本体３５ａの他方の側方の絶縁膜３１の上に設けられ、第２のソースドレイン３８ｂは、開口３１ａにおいて負極層２９とオーミック接触する。そして、チャネル３８ｃは、ゲート本体３５ａの上方に設けられる。
【００６４】
本実施形態では、第１の半導体層３８の材料としてとしてp型の半導体材料を用いる。p型の半導体材料としてはスズ（Sn）、ニッケル（Ni）、リチウム（Li）、及びカルシウム（Ca）のいずれかを含む酸化物半導体があり、その一例としては酸化スズ（SnO）、酸化ニッケル（NiO）、LiCoO2、及びCaCoO2が挙げられる。
【００６５】
なお、これらの酸化物半導体に代えてペンタセンやポリ（3-ヘキシルチオフェン）（P3HT）等の有機半導体を第１の半導体層３８の材料として用いてもよい。
【００６６】
また、この例のように第１の半導体層３８よりも下に第１のゲート電極３５が下にある構造はボトムゲート構造と呼ばれる。ボトムゲート構造は、第１のゲート電極３５を形成した後に第１の半導体層３８を形成するので、第１のゲート電極３５の形成時に第１の半導体層３８がダメージを受けにくいという利点がある。なお、そのダメージが問題にならない場合には、第１のゲート電極３５が第１の半導体層３８よりも上にあるトップゲート構造を採用してもよい。これについては後述の各実施形態でも同様である。
【００６７】
更に、この第１のトランジスタTR1はゲート絶縁膜３６を備えたMIS(Metal Insulator Semiconductor)型の電界効果型トランジスタであるが、トランジスタの構造はこれに限定されない。例えば、第１のゲート電極３５と第１の半導体層３８との間のショットキー障壁を利用することにより、ゲート絶縁膜３６のないMES (Metal Semiconductor)型の電界効果型トランジスタを第１のトランジスタTR1として形成してもよい。これについては後述の各実施形態でも同様である。
【００６８】
図１１に示すように、上記の第１のゲート電極３５のゲート本体３５ａは、平面視で第１のソースドレイン３８ａと第２のソースドレイン３８ｂとの間に位置する。そして、第１のゲート電極３５の延長部３５ｂは第１の半導体層３８で覆われずに露出する。
【００６９】
次に、図７（ａ）と図１２に示すように、第１のゲート電極３５の延長部３５ｂ、第１の半導体層３８、及び絶縁膜３１の上に封止層４０としてスパッタ法でアルミナ膜を０．１μm〜１μm程度の厚さに形成する。
【００７０】
封止層４０は、第１のトランジスタTRや第１の全固体二次電池C1を大気中の水分から保護する機能を有する。そのような機能を有する膜には、上記のアルミナ膜の他に酸窒化シリコン（SiON）膜、ポリイミド膜、及びパリレン膜があり、これらのいずれか又はこれらの積層膜を封止層４０として形成してもよい。
【００７１】
その後に、封止層４０をパターニングして第１〜第３のホール４０ａ〜４０ｃを形成する。これらのホールのうち、第１のホール４０ａは第２の領域Bにおける正極集電層２１の上に設けられ、第２のホール４０ｂは第１のゲート電極３５の延長部３５ｂの上に設けられる。そして、第３のホール４０ｃは第１の半導体層３８の第１のソースドレイン３８ａの上に設けられる。
【００７２】
なお、封止層４０のパターニングは不図示のレジスト膜をマスクにするドライエッチングにより行われ、そのドライエッチングではCl2ガスとBCl3ガスのいずれか、又はCl2ガスとBCl3ガスとの混合ガスをエッチングガスとして使用し得る。
【００７３】
次いで、図７（ｂ）と図１３に示すように、電解めっき法により各ホール４０ａ〜４０ｃ内に金属膜を形成した後、その金属膜をパターニングして各ホール４０ａ〜４０ｃ内に第１〜第３の端子４１ａ〜４１ｃとして残す。その金属膜の材料としては例えばニッケル、銅、及び金等がある。
【００７４】
これらの端子のうち、第１の端子４１ａは正極層２３と電気的に接続され、第３の端子４１ｃは第１のソースドレイン３８ａとオーミック接触する。
【００７５】
そして、第２の端子４１ｂは、第１のゲート電極３５の延長部３５ｂに接続されることにより第１のゲート電極３５の電位を制御する。
【００７６】
なお、図７（ｂ）の例では、各端子４１ａ〜４１ｃが封止層４０の表面から突出しているが、これはめっき法で形成した上記の金属膜が各ホール４０ａ〜４０ｃから盛り上がったためである。金属膜の膜厚がこれらのホール４０ａ〜４０ｃを埋め込むのに不十分だと、これとは逆に各端子４１ａ〜４１ｃの上端が各ホール４０ａ〜４０ｃ内に後退することもある。これについては後述の各実施形態でも同様である。
【００７７】
以上により、第１の全固体二次電池C1と第１のトランジスタTR1とを備えた本実施形態に係る電子デバイスの蓄電部５０が完成した。
【００７８】
その蓄電部５０においては、図７（ｂ）のように封止層４０の上面４０ｘから第１〜第３の端子４１ａ〜４１ｃが露出する。
【００７９】
図１４は、この蓄電部５０の等価回路図である。
【００８０】
第１のトランジスタTR1は、第１の全固体二次電池C1に流入する電流を遮断するスイッチとして設けられる。本実施形態のように第１の全固体二次電池C1の負極側に設けられるスイッチはローサイドスイッチとも呼ばれる。
【００８１】
ここで、第１の端子４１ａと第２の端子４１ｂとが短絡すると、第１の全固体二次電池C1の正電位Vが第１のトランジスタTR1のゲートに印加される。その結果、導電型がp型の第１のトランジスタTR1はオフとなるため、第１の全固体二次電池C1には電流が流れず、第１の全固体二次電池C1が過放電になるのを防止できる。
【００８２】
なお、実使用下において第１の全固体二次電池C1から電力を取り出すには、第１のトランジスタTR1のゲートに閾値電圧よりも低い負の電圧を印加して第１のトランジスタTR1をオン状態にすればよい。
【００８３】
次に、この蓄電部５０と発電素子とを混載してなる電子デバイスについて説明する。
【００８４】
図１５〜図１７は、蓄電部５０と発電素子とを混載してなる電子デバイスの製造途中の断面図である。
【００８５】
まず、図１５（ａ）に示すように、シリコン基板やガラス基板等の仮固定基板５１の上に接着層５２を形成する。接着層５２としては、加熱や紫外線照射によって接着力が低下する接着シートを使用し得る。
【００８６】
そして、その接着層５２の上に、各端子４１ａ〜４１ｃを下側にして蓄電部５０を接着する。更に、その蓄電部５０と共に、発電素子５５と回路素子６３も接着層５２に接着する。
【００８７】
発電素子５５は、例えば熱電変換素子であって、温度差が付与される第１の電極５６と第２の電極５７とを有し、これらの電極の間にn型半導体５９とp型半導体６０とが交互に配される。この例では、各電極のうち第１の電極５６を接着層５２に接着する。
【００８８】
一方、回路素子６３は、キャパシタや周囲の環境の情報を取得するセンサである。そのようなセンサとしては、温度センサ、光センサ、振動センサ、加速度センサ、及び圧力センサ等がある。また、MPU等の演算ユニット等を回路素子６３として設けてもよい。
【００８９】
次に、図１５（ｂ）に示すように、熱硬化性のエポキシ樹脂等を材料とする樹脂層６５により、上記の蓄電部５０、発電素子５５、及び回路素子６３を覆う。その後、樹脂層６５を加熱して熱硬化させる。
【００９０】
続いて、図１６（ａ）に示すように、樹脂層６５の表面を研削又は研磨することにより、発電素子５５の第２の電極５の表面を樹脂層６５から露出させる。
【００９１】
そして、図１６（ｂ）に示すように、加熱や紫外線照射によって接着層５２の接着力を弱めた後、仮固定基板５１から樹脂層６５を剥離する。これにより、蓄電部５０においては、封止層４０の上面４０ｘに第１〜第３の端子４１ａ〜４１ｃが再び露出する。また、発電素子５５の第１の電極５６と、回路素子６３の各々も、各端子４１ａ〜４１ｃと同じ側に露出する。
【００９２】
続いて、図１７（ａ）に示すように、封止層４０の上面４０ｘと各端子４１ａ〜４１ｃの上にシート層として不図示の無電解銅めっき膜を形成した後、そのシード層の上に導電層６７として電解めっきで銅めっき膜を形成する。導電層６７の厚さは特に限定されないが、その導電層６７から形成される配線層を微細化するためになるべく薄い厚さに導電層６７を形成するのが好ましく、本実施形態では０．１μm〜１μm程度の厚さに導電層６７を形成する。
【００９３】
その導電層６７は、露出している第１の電極５６や回路素子６３の各々にも形成される。
【００９４】
ここで、蓄電部５０の各端子４１ａ〜４１ｃは導電層６７によって互いに電気的に短絡するが、図１４を参照して説明したように第１のトランジスタTR1はオフ状態となり、第１の全固体二次電池C1には電流が流れない。よって、導電層６７が原因で第１の全固体二次電池C1が過放電になるのを防止でき、第１の全固体二次電池C1の寿命が低下するのを抑制できる。
【００９５】
次に、図１７（ｂ）に示すように、不図示のレジスト膜をマスクにするドライエッチングで導電層６７をパターニングすることにより配線層６７ａを形成する。
【００９６】
その配線層６７ａは、蓄電部５０の各端子４１ａ〜４１ｃと、発電素子５５と、回路素子６３とを所定の回路パターンで互いに電気的に接続する。
【００９７】
以上により、蓄電部５０、発電素子５５、及び回路素子６３を樹脂層６５で封止してなる電子デバイス７０の基本構造が完成する。
【００９８】
上記した本実施形態によれば、図１７（ａ）を参照して説明したように、導電層６７によって蓄電部５０の各端子４１ａ〜４１ｃが電気的に短絡することにより、蓄電部５０の第１のトランジスタTR1（図１４参照）がオフ状態となる。よって、電子デバイス７０の製造途中で第１の全固体二次電池C1に電流が流れて第１の全固体二次電池C1が過放電となるのを防止できる。
【００９９】
更に、蓄電部５０、発電素子５５、及び回路素子６３の各々を別部品として配線基板上に実装する場合と比較して、これらをまとめて樹脂層６５で封止する本実施形態では電子デバイス７０を小型化することができる。
【０１００】
しかも、電解めっき等で薄く形成された導電層６７は配線層６７ａの微細化に有利であり、電子デバイス７０の一層の小型化を図ることができる。
【０１０１】
（第２実施形態）
第１実施形態の図１４の等価回路では、実使用下において第１の全固体二次電池C1から電力を取り出すために、第１のトランジスタTR1のゲートに負の電圧を印加して第１のトランジスタTR1をオン状態にした。
【０１０２】
これに対し、本実施形態では、第１の全固体二次電池C1から電流を取り出すためにゲートに印加する電圧を正の電位とすることができる電子デバイスについて説明する。
【０１０３】
図１８〜図２１は、本実施形態に係る電子デバイスの製造途中の断面図であり、図２２〜図２４はその平面図である。なお、図１８〜図２１の各断面図は、図２２〜図２４のII−II線に沿う断面図に相当する。
【０１０４】
また、図１８〜図２４において、第１実施形態で説明したのと同じ要素には第１実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
【０１０５】
まず、第１実施形態で説明した図３（ａ）〜図５（ａ）の工程を行うことで、図１８（ａ）に示すように、シリコン基板２０の上に第１の全固体二次電池C1と第１のゲート電極３５とが形成された構造を得る。
【０１０６】
なお、本実施形態では、第１のゲート電極３５と同一の工程で第１の全固体二次電池C1の横に第２のゲート電極３７を形成する。
【０１０７】
その第２のゲート電極３７は、第２の領域Bにおける正極集電層２１の上方にゲート本体３７ａを有し、第２の領域Bの横のシリコン基板２０の上方に延長部３７ｂを有する。
【０１０８】
次に、図１８（ｂ）と図２２に示すように、シリコン基板２０の上側全面にゲート絶縁膜３６としてアルミナ膜を０．０５μm〜０．５μm程度の厚さに形成する。そして、そのゲート絶縁膜３６をパターニングして第１及び第２のゲート電極３５、３７の各々の延長部３５ｂ、３７ｂの上からゲート絶縁膜３６を除去しつつ、ゲート本体３５ａ、３７ａの上にのみゲート絶縁膜３６を残す。
【０１０９】
第１実施形態と同様に、ゲート絶縁膜３６のパターニングは不図示のレジスト膜をマスクにするドライエッチングにより行ってもよいし、リフトオフ法によりゲート絶縁膜３６をパターニングしてもよい。
【０１１０】
図２２に示すように、第２のゲート電極３７はゲート本体３７ａと延長部３７ｂとが対向したＵ字型である。
【０１１１】
続いて、図１９（ａ）と図２３に示すように、絶縁膜３１をパターニングして、第１のゲート電極３５のゲート本体３５ａの一方の側方の絶縁膜３１に負極層２９が露出する第１の開口３１ａを形成する。そして、これと同時に、第２のゲート電極３７のゲート本体３７ａの一方の側方の絶縁膜３１に正極層２３が露出する第２の開口３１ｂを形成する。
【０１１２】
なお、絶縁膜３１のパターニングは、不図示のレジスト膜をマスクに用いて、CF4ガスとアルゴンガスとの混合ガスをエッチングガスとするドライエッチングにより行われる。
【０１１３】
次に、図１９（ｂ）と図２４に示すように、スパッタ法とリフトオフ法を用いて、負極層２９の上方にn型の第１の半導体層３８を０．０５μm〜０．５μm程度の厚さに形成する。
【０１１４】
n型の第１の半導体層３８は、第１のソースドレイン３８ａ、第２のソースドレイン３８ｂ及びチャネル３８ｃを有しており、上記の第１のゲート電極３５と協働してn型の第１のトランジスタTR1を形成する。
【０１１５】
第１の半導体層３８の材料として使用し得るn型の半導体材料としては、亜鉛（Zn）、インジウム（In）、及びガリウム（Ga）のいずれかを含む酸化物半導体がある。そのようなn型の酸化物半導体には酸化亜鉛（ZnO）、IGZO（InGaZnO4）、及びIZO（InZnO）がある。
【０１１６】
また、上記の第２のソースドレイン３８ｂは、絶縁膜３１の第１の開口３１ａにおいて負極層２９とオーミック接触する。
【０１１７】
その後、スパッタ法とリフトオフ法を用いて、第１の全固体二次電池C1の横にp型の第２の半導体層３９を０．０５μm〜０．５μm程度の厚さに形成する。
【０１１８】
p型の第２の半導体層３９は、第３のソースドレイン３９ａ、第４のソースドレイン３９ｂ及びチャネル３９ｃを有しており、上記の第２のゲート電極３７と協働してp型の第２のトランジスタTR2を形成する。
【０１１９】
第２のトランジスタTR2はゲート絶縁膜３６を備えたMIS型の電界効果型トランジスタであるが、これに代えてゲート絶縁膜３６のないMES型の電界効果型トランジスタを第２のトランジスタTR2として形成してもよい。これについては後述の各実施形態でも同様である。
【０１２０】
また、p型の第２の半導体層３９の材料としては、第１実施形態で説明した酸化スズ（SnO）、酸化ニッケル（NiO）、LiCoO2、及びCaCoO2等がある。
【０１２１】
なお、上記では第１の半導体層３８や第２の半導体層３９をリフトオフ法でパターニングしたが、シリコン基板２０の上側全面に各半導体層３８、３９を形成した後、ドライエッチングにより各半導体層３８、３９をパターニングしてもよい。
【０１２２】
この場合、シリコン基板２０の上側全面に形成された各半導体層３８、３９は、各開口３１ａ、３１ｂにおいて正極層２９や負極層２９と接続されるため、各半導体層３８、３９を介して第１の全固体二次電池C1が短絡することになる。このときに第１の全固体二次電池C1が過放電となるのを防止するために、各半導体層３８、３９のキャリア濃度をなるべく低くするのが好ましい。
【０１２３】
例えば、n型の第１の半導体層３８においては、成膜時のスパッタ雰囲気における酸素濃度をなるべく低減することで、第１の半導体層３８におけるキャリア濃度を下げることができる。
【０１２４】
次に、図２０（ａ）に示すように、シリコン基板２０の上側全面にスパッタ法でアルミナ膜を０．１μm〜１μm程度の厚さに形成し、そのアルミナ膜を層間絶縁膜７２とする。
【０１２５】
その後に、層間絶縁膜７２をパターニングして第１〜第３のコンタクトホール７２ａ〜７２ｃを形成する。これらのホールのうち、第１のコンタクトホール７２ａは第１のソースドレイン３８ａの上に設けられ、第２のコンタクトホール７２ｂは第４のソースドレイン３９ｂの上に設けられる。そして、第３のコンタクトホール７２ｃは、第１のゲート電極３５の延長部３５ｂの上に設けられる。
【０１２６】
なお、層間絶縁膜７２のパターニングは不図示のレジスト膜をマスクにするドライエッチングにより行われ、そのドライエッチングではCl2ガスとBCl3ガスのいずれか、又はCl2ガスとBCl3ガスとの混合ガスをエッチングガスとして使用し得る。
【０１２７】
続いて、図２０（ｂ）に示すように、シリコン基板２０の上側全面に電解銅めっき膜等の導電膜を形成する。そして、その導電膜をパターニングして第１〜第３のコンタクトホール７２ａ〜７２ｃ内に第１〜第３の導体プラグ７３ａ〜７３ｃとして残す。
【０１２８】
前述の第１のソースドレイン３８ａは第１の導体プラグ７３ａとオーミック接触し、第４のソースドレイン３９ｂは第２の導体プラグ７３ｂとオーミック接触する。そして、第１のゲート電極３５の延長部３５ｂは第３の導体プラグ７３ｃと接続される。
【０１２９】
更に、層間絶縁膜７２、第２の導体プラグ７３ｂ、及び第３の導体プラグ７３ｃの上に内部配線７７を形成し、その内部配線７７で第２の導体プラグ７３ｂと第３の導体プラグ７３ｃとを電気的に接続する。その内部配線７７は、例えば、シリコン基板２０の上側全面に電解銅めっき膜を形成し、その電解銅めっき膜をパターニングすることで形成し得る。
【０１３０】
次に、図２１（ａ）に示すように、層間絶縁膜７２と内部配線７７の上に封止層７９としてスパッタ法でアルミナ膜を０．１μm〜１μmの厚さに形成する。
【０１３１】
更に、その封止層７９と層間絶縁膜７２とをパターニングして第１〜第３のホール７９ａ〜７９ｃを形成する。これらのホールのうち、第１のホール７９ａは第１の導体プラグ７３ａの上に形成され、第２のホール７９ｂは第２のゲート電極３７の延長部３７ｂの上に形成される。
【０１３２】
また、第３のホール７９ｃは絶縁膜３１の第２の開口３１ｂの上に形成され、第３のホール７９ｃから第３のソースドレイン３９ａと正極層２３とが露出する。
【０１３３】
なお、層間絶縁膜７２のパターニングは、不図示のレジスト膜をマスクしつつ、Cl2ガスとBCl3ガスのいずれか、又はCl2ガスとBCl3ガスとの混合ガスをエッチングガスに使用するドライエッチングにより行われる。
【０１３４】
次いで、図２１（ｂ）に示すように、電解めっき法により各ホール７９ａ〜７９ｃ内に金属膜を形成した後、その金属膜をパターニングして各ホール７９ａ〜７９ｃ内に第１〜第３の端子４１ａ〜４１ｃとして残す。その金属膜の材料としては例えばニッケル、銅、及び金等がある。
【０１３５】
これらの端子のうち、第３の端子４１ｃは正極層２３と第３のソースドレイン３９ａの各々と電気的に接続され、第１の端子４１ａは第１のソースドレイン３８ａと電気的に接続される。
【０１３６】
そして、第２の端子４１ｂは、第２のゲート電極３７の延長部３７ｂに接続される。その第２の端子４１ｂの電位を制御することにより第２のトランジスタTR2がオン状態となり、第２のトランジスタTR2の第３のソースドレイン３９ａの電圧を第１のトランジスタTR1の第１のゲート電極３５に印加することができる。
【０１３７】
以上により、第１の全固体二次電池C1、第１のトランジスタTR1、及び第２のトランジスタTR2を備えた本実施形態に係る蓄電部８２の基本構造が完成した。
【０１３８】
その蓄電部８２においては、図２１（ｂ）のように封止層７９の上面７９ｘから第１〜第３の端子４１ａ〜４１ｃが露出する。
【０１３９】
この後は、第１実施形態で説明した図１５（ａ）〜図１７（ｂ）の工程を行うことにより、図１７（ｂ）に示したような電子デバイス７０を完成させる。
【０１４０】
図２５は、上記の蓄電部８２の等価回路図である。
【０１４１】
第１実施形態と同様に、第１のトランジスタTR1は、第１の全固体二次電池C1の負極側に設けられて第１の全固体二次電池C1に流入する電流を遮断するローサイドスイッチとして機能する。
【０１４２】
ここで、第２の端子４１ｂと第１の端子４１ａとが短絡すると、第１の全固体二次電池C1の正電位が第２のトランジスタTR2のゲートに印加される。その結果、導電型がp型の第２のトランジスタTR2はオフとなるため、第２のトランジスタTR2の第４のソースドレイン３９ｂには第１の全固体二次電池C1の正電位Vが現れない。したがって、上記のように第２の端子４１ｂと第１の端子４１ａとが短絡した場合には、導電型がn型の第１のトランジスタTR1はオフとなり、第１の全固体二次電池C1には電流が流れず、第１の全固体二次電池C1が過放電になるのを防止できる。
【０１４３】
また、実使用下で第１の全固体二次電池C1から電力を取り出すには、第２のトランジスタTR2をオン状態にすることで第１のトランジスタTR1のゲートに電池C1の正電位Vを印加し、第１のトランジスタTR1をオン状態にすればよい。
【０１４４】
この例では第２のトランジスタTR2の第３のソースドレイン３９ａに電池C1の正電位Vが印加されているので、正電位Vよりも低い電圧を第２のトランジスタTR2のゲートに印加すれば第２のトランジスタTR2はオン状態となる。
【０１４５】
よって、第２のトランジスタTR2をオン状態にするためのゲート電圧として負の電圧を生成する必要がなく、0〜Vの正電圧で第２のトランジスタTR2をオン状態にすることができる。
【０１４６】
以上説明した本実施形態によれば、第２の端子４１ｂと第１の端子４１ａとが短絡しても第１の全固体二次電池C1に電流が流れないので、第１実施形態と同様に電子デバイス７０の製造途中で電池C1が過放電となるのを防止できる。
【０１４７】
しかも、第２のトランジスタTR2をオン状態にするためにそのゲートに印加する電圧は0〜Vの正電圧で済むため、第１実施形態のように負の電圧を生成する必要がなく、不の電圧を生成するための回路を不要とすることができる。
【０１４８】
（第３実施形態）
第１及び第２の実施形態では、全固体二次電池に流れる電流を遮断するスイッチ用のトランジスタは、全固体二次電池の負極側に設けられるローサイドスイッチであった。これに対し、本実施形態では、全固体二次電池の正極側に設けられるハイサイドスイッチについて説明する。
【０１４９】
図２６〜図２８は、本実施形態に係る電子デバイスの製造途中の断面図であり、図２９〜図３３はその平面図である。なお、図２６〜図２８の各断面図は、図２９〜図３３のIII−III線に沿う断面図に相当する。
【０１５０】
また、図２６〜図３３において、第１及び第２実施形態で説明したのと同じ要素にはこれらの実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
【０１５１】
まず、第１実施形態で説明した図３（ａ）〜図５（ａ）を行うことで、図２６（ａ）に示すように、シリコン基板２０の上に第１の全固体二次電池C1と第１のゲート電極３５とが形成された構造を得る。
【０１５２】
なお、本実施形態では、第２の領域Bにおける正極集電層２１の上方に第１のゲート電極３５のゲート本体３５ａを形成し、第２の領域Bの横のシリコン基板２０の上方にそのゲート電極３５の延長部３５ｂを有する。
【０１５３】
次に、図２６（ｂ）と図２９に示すように、シリコン基板２０の上側全面にゲート絶縁膜３６としてアルミナ膜を０．０５μm〜０．５μm程度の厚さに形成する。そして、第１実施形態や第２実施形態と同様に、そのゲート絶縁膜３６をパターニングして第１のゲート電極３５の延長部３５ｂの上からゲート絶縁膜３６を除去しつつ、ゲート本体３５ａの上にのみゲート絶縁膜３６を残す。
【０１５４】
続いて、図２７（ａ）と図３０に示すように、絶縁膜３１をパターニングして、ゲート本体３５ａの一方の側方の絶縁膜３１に正極層２３が露出する第１の開口３１ａを形成する。
【０１５５】
絶縁膜３１のパターニングの仕方は特に限定されない。本実施形態では、第１及び第２実施形態と同様に、不図示のレジスト膜をマスクに用いながら、CF4ガスとアルゴンガスとの混合ガスをエッチングガスとするドライエッチングにより絶縁膜３１をパターニングする。
【０１５６】
次に、図２７（ｂ）と図３１に示すように、スパッタ法とリフトオフ法を用いて、第１の全固体二次電池C1の横にn型の第１の半導体層３８を０．０５μm〜０．５μm程度の厚さに形成する。
【０１５７】
n型の第１の半導体層３８は、ゲート本体３５ａの一方の側方の絶縁膜３１上に形成された第１のソースドレイン３８ａと、ゲート本体３５ａの他方の側方の絶縁膜３１上に形成された第１のソースドレイン３８ｂと、チャネル３８ｃとを有する。
【０１５８】
そして、その第１の半導体層３８は、上記の第１のゲート電極３５と協働してn型の第１のトランジスタTR1を形成する。
【０１５９】
第１の半導体層３８の材料として使用し得るn型の半導体材料としては、亜鉛（Zn）、インジウム（In）、及びガリウム（Ga）のいずれかを含む酸化物半導体がある。そのようなn型の酸化物半導体には酸化亜鉛（ZnO）、IGZO（InGaZnO4）、及びIZO（InZnO）がある。
【０１６０】
また、上記の第２のソースドレイン３８ｂは、絶縁膜３１の第１の開口３１ａにおいて正極層２３とオーミック接触する。
【０１６１】
次に、図２８（ａ）と図３２に示すように、第１のゲート電極３５の延長部３５ｂ、第１の半導体層３８、及び絶縁膜３１の上に封止層４０としてスパッタ法でアルミナ膜を０．１μm〜１μm程度の厚さに形成する。
【０１６２】
その後に、第１実施形態と同様に封止層４０をパターニングして第１〜第３のホール４０ａ〜４０ｃを形成する。これらのホールのうち、第１のホール４０ａは負極層２９の上に設けられ、第２のホール４０ｂは第１のゲート電極３５の延長部３５ｂの上に設けられる。そして、第３のホール４０ｃは、第１の半導体層３８の第１のソースドレイン３８ａの上に設けられる。
【０１６３】
次いで、図２８（ｂ）と図３３に示すように、電解めっき法により各ホール４０ａ〜４０ｃ内に金属膜を形成した後、その金属膜をパターニングして各ホール４０ａ〜４０ｃ内に第１〜第３の端子４１ａ〜４１ｃとして残す。その金属膜の材料としては例えばニッケル、銅、及び金等がある。
【０１６４】
これらの端子のうち、第１の端子４１ａは負極層２９と電気的に接続され、第３の端子４１ｃは第１のソースドレイン３８ａとオーミック接触する。
【０１６５】
そして、第２の端子４１ｂは、第１のゲート電極３５の延長部３５ｂに接続されることにより第１のゲート電極３５の電位を制御する。
【０１６６】
以上により、第１の全固体二次電池C1と第１のトランジスタTR1とを備えた本実施形態に係る蓄電部８３の基本構造が完成した。
【０１６７】
その蓄電部８３においては、図２８（ｂ）のように封止層４０の上面４０ｘから第１〜第３の端子４１ａ〜４１ｃが露出する。
【０１６８】
この後は、第１実施形態で説明した図１５（ａ）〜図１７（ｂ）の工程を行うことにより、図１７（ｂ）に示したような電子デバイス７０を完成させる。
【０１６９】
図３４は、上記の蓄電部８３の等価回路図である。
【０１７０】
図３４に示すように、本実施形態では第１の全固体二次電池C1の正極側に第１のトランジスタTR1が設けられ、その第１のトランジスタTR1によって第１の全固体二次電池C1に流入する電流が遮断される。前述のように、スイッチングの目的で第１の全固体二次電池C1の正極側に設けられるトランジスタはハイサイドトランジスタとも呼ばれる。
【０１７１】
ここで、第１の端子４１ａと第２の端子４１ｂとが短絡すると、第１の全固体二次電池C1の負の電位−Vが第１のトランジスタTR1のゲートに印加される。その結果、導電型がn型の第１のトランジスタTR1はオフとなるため、第１の全固体二次電池C1には電流が流れず、第１の全固体二次電池C1が過放電になるのを防止できる。
【０１７２】
なお、実使用下において第１の全固体二次電池C1から電力を取り出すには、第１のトランジスタTR1のゲートに閾値よりも高い正の電圧を印加して第１のトランジスタTR1をオン状態にすればよい。第１のトランジスタTR1の第２のソースドレイン３８ｂには電池C1の正電位Vが印加されているので、この正電位Vよりも高い電圧を第１のトランジスタTR1のゲートに印加することで第１のトランジスタTR1はオン状態となる。
【０１７３】
以上説明した本実施形態によれば、第１の端子４１ａと第２の端子４１ｂとが短絡しても第１の全固体二次電池C1に電流が流れないので、第１実施形態と同様に電子デバイス７０の製造途中で電池C1が過放電となるのを防止できる。
【０１７４】
（第４実施形態）
本実施形態では、第３実施形態のようにハイサイドスイッチを使用した場合において、実使用下で第１の全固体二次電池C1から電力を取り出すために印加するゲート電圧を第３実施形態よりも低くし得る電子デバイスについて説明する。
【０１７５】
図３５〜図３８は、本実施形態に係る電子デバイスの製造途中の断面図であり、図３９〜図４１はその平面図である。なお、図３５〜図３８の各断面図は、図３９〜図４１のIV−IV線に沿う断面図に相当する。
【０１７６】
また、図３５〜図４１において、第１〜第３実施形態で説明したのと同じ要素にはこれらの実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
【０１７７】
まず、第３実施形態の図２６（ａ）の工程と同じ工程を行うことにより、図３５（ａ）のようにシリコン基板２０の上に第１の全固体二次電池C1と第１のゲート電極３５とが形成された構造を得る。
【０１７８】
但し、本実施形態では、第１のゲート電極３５と同一の工程において、第１の全固体二次電池C1の上の絶縁膜３７上にゲート本体３７ａと延長部３７ｂとを備えた第２のゲート電極３７を形成する。
【０１７９】
次に、図３５（ｂ）と図３９に示すように、シリコン基板２０の上側全面にゲート絶縁膜３６としてアルミナ膜を０．０５μm〜０．５μm程度の厚さに形成する。そして、そのゲート絶縁膜３６をパターニングして第１及び第２のゲート電極３５、３７の各々の延長部３５ｂ、３７ｂの上からゲート絶縁膜３６を除去しつつ、ゲート本体３５ａ、３７ａの上にのみゲート絶縁膜３６を残す。
【０１８０】
ゲート絶縁膜３６のパターニングは不図示のレジスト膜をマスクにするドライエッチングにより行ってもよいし、リフトオフ法によりゲート絶縁膜３６をパターニングしてもよい。
【０１８１】
図３９に示すように、第２のゲート電極３７は、負極層２９の上方でゲート本体３７ａと延長部３７ｂとが対向したＵ字型である。
【０１８２】
続いて、図３６（ａ）と図４０に示すように、絶縁膜３１をパターニングして、第１のゲート電極３５のゲート本体３５ａの一方の側方の絶縁膜３１に正極層２３が露出する第１の開口３１ａを形成する。そして、これと同時に、第２のゲート電極３７のゲート本体３７ａの一方の側方の絶縁膜３１に負極層２９が露出する第２の開口３１ｂを形成する。
【０１８３】
その絶縁膜３１のパターニングは、不図示のレジスト膜をマスクに用いて、CF4ガスとアルゴンガスとの混合ガスをエッチングガスとするドライエッチングにより行われる。
【０１８４】
次に、図３６（ｂ）と図４１に示すように、スパッタ法とリフトオフ法を用いて、第１の全固体二次電池C1の横にp型の第１の半導体層３８を０．０５μm〜０．５μm程度の厚さに形成する。
【０１８５】
p型の第１の半導体層３８は、第１のソースドレイン３８ａ、第２のソースドレイン３８ｂ及びチャネル３８ｃを有しており、上記の第１のゲート電極３５と協働してp型の第１のトランジスタTR1を形成する。
【０１８６】
p型の第１の半導体層３８の材料としては、酸化スズ（SnO）、酸化ニッケル（NiO）、LiCoO2、及びCaCoO2等がある。
【０１８７】
また、上記の第２のソースドレイン３８ｂは、絶縁膜３１の第１の開口３１ａにおいて正極層２３とオーミック接触する。
【０１８８】
その後に、負極層２９の上方にn型の第２の半導体層３９を０．０５μm〜０．５μm程度の厚さに形成する。
【０１８９】
n型の第２の半導体層３９は、第３のソースドレイン３９ａ、第４のソースドレイン３９ｂ及びチャネル３９ｃを有しており、上記の第２のゲート電極３７と協働してn型の第２のトランジスタTR2を形成する。
【０１９０】
第２の半導体層３９の材料として使用し得るn型の半導体材料としては、亜鉛（Zn）、インジウム（In）、及びガリウム（Ga）のいずれかを含む酸化物半導体がある。そのようなn型の酸化物半導体には酸化亜鉛（ZnO）、IGZO（InGaZnO4）、及びIZO（InZnO）がある。
【０１９１】
また、上記の第３のソースドレイン３９ａは、絶縁膜３１の第２の開口３１ｂにおいて負極層２９とオーミック接触する。
【０１９２】
なお、上記では第１の半導体層３８や第２の半導体層３９をリフトオフ法でパターニングしたが、シリコン基板２０の上側全面に各半導体層３８、３９を形成した後、ドライエッチングにより各半導体層３８、３９をパターニングしてもよい。
【０１９３】
この場合、第２実施形態と同様に、n型の第２の半導体層３９を成膜するときのスパッタ雰囲気における酸素濃度をなるべく低減するのが好ましい。これにより、第２の半導体層３９のキャリア濃度が低下し、パターニング前の第２の半導体層３９によって第１の全固体二次電池C1が短絡するのを防止できる。
【０１９４】
次に、図３７（ａ）に示すように、シリコン基板２０の上側全面にスパッタ法でアルミナ膜を０．１μm〜１μm程度の厚さに形成し、そのアルミナ膜を層間絶縁膜７２とする。
【０１９５】
その後に、層間絶縁膜７２をパターニングして第１のコンタクトホール７２ａと第２のコンタクトホール７２ｂとを形成する。
【０１９６】
これらのホールのうち、第１のコンタクトホール７２ａは第１のソースドレイン３８ａの上に設けられる。そして、第２のコンタクトホール７２ｂは、第１のゲート電極３５の延長部３５ｂの上に設けられる。
【０１９７】
この層間絶縁膜７２のパターニングは不図示のレジスト膜をマスクにするドライエッチングにより行われ、そのドライエッチングではCl2ガスとBCl3ガスのいずれか、又はCl2ガスとBCl3ガスとの混合ガスをエッチングガスとして使用し得る。
【０１９８】
続いて、図３７（ｂ）に示すように、シリコン基板２０の上側全面に電解銅めっき膜等の導電膜を形成する。そして、その導電膜をパターニングして第１及び第２のコンタクトホール７２ａ、７２ｂ内に第１及び第２の導体プラグ７３、７４として残す。
【０１９９】
前述の第１のソースドレイン３８ａは第１の導体プラグ７３と接続され、第１のゲート電極３５の延長部３５ｂは第２の導体プラグ７４と接続される。
【０２００】
更に、層間絶縁膜７２と第２の導体プラグ７４の上に内部配線７５を形成し、その内部配線７５で第４のソースドレイン３９ｂと第２の導体プラグ７４とを電気的に接続する。その内部配線７５は、例えば、シリコン基板２０の上側全面に電解銅めっき膜を形成し、その電解銅めっき膜をパターニングすることで形成し得る。
【０２０１】
次に、図３８（ａ）に示すように、層間絶縁膜７２と内部配線７５の上に封止層７９としてスパッタ法でアルミナ膜を０．１μm〜１μmの厚さに形成する。
【０２０２】
更に、その封止層７９と層間絶縁膜７２とをパターニングして第１〜第３のホール７９ａ〜７９ｃを形成する。これらのホールのうち、第３のホール７９ｃは第１の導体プラグ７３の上に形成され、第２のホール７９ｂは第２のゲート電極３７の延長部３７ｂの上に形成される。
【０２０３】
また、第１のホール７９ａは絶縁膜３１の第２の開口３１ｂの上に形成され、第１のホール７９ａから第３のソースドレイン３９ａと負極層２９とが露出する。
【０２０４】
なお、層間絶縁膜７２のパターニングは、不図示のレジスト膜をマスクしつつ、Cl2ガスとBCl3ガスのいずれか、又はCl2ガスとBCl3ガスとの混合ガスをエッチングガスに使用するドライエッチングにより行われる。
【０２０５】
次いで、図３８（ｂ）に示すように、電解めっき法により各ホール７９ａ〜７９ｃ内に金属膜を形成した後、その金属膜をパターニングして各ホール７９ａ〜７９ｃ内に第１〜第３の端子４１ａ〜４１ｃとして残す。その金属膜の材料としては例えばニッケル、銅、及び金等がある。
【０２０６】
これらの端子のうち、第１の端子４１ａは、負極層２９と電気的に接続されると共に、第３のソースドレイン３９ａとオーミック接触する。そして、第３の端子４１ｃは第１のソースドレイン３８ａと電気的に接続される。
【０２０７】
そして、第２の端子４１ｂは、第２のゲート電極３７の延長部３７ｂに接続される。その第２の端子４１ｂの電位を制御することにより第２のトランジスタTR2がオン状態となり、第２のトランジスタTR2の第４のソースドレイン３９ｂの電圧を第１のトランジスタTR1の第１のゲート電極３５に印加することができる。
【０２０８】
以上により、第１の全固体二次電池C1、第１のトランジスタTR1、及び第２のトランジスタTR2を備えた本実施形態に係る蓄電部８４の基本構造が完成した。
【０２０９】
その蓄電部８４においては、図３８（ｂ）のように封止層７９の上面７９ｘから第１〜第３の端子４１ａ〜４１ｃが露出する。
【０２１０】
この後は、第１実施形態で説明した図１５（ａ）〜図１７（ｂ）の工程を行うことにより、図１７（ｂ）に示したような電子デバイス７０を完成させる。
【０２１１】
図４２は、上記の蓄電部８４の等価回路図である。
【０２１２】
第３実施形態と同様に、第１のトランジスタTR1は、第１の全固体二次電池C1の正極側に設けられて第１の全固体二次電池C1に流入する電流を遮断するハイサイドスイッチとして機能する。
【０２１３】
ここで、第１の端子４１ａと第２の端子４１ｂとが短絡すると、第１の全固体二次電池C1の負の電位−Vが第２のトランジスタTR2のゲートに印加される。その結果、導電型がn型の第２のトランジスタTR2はオフとなるため、第２のトランジスタTR2の第４のソースドレイン３９ｂには第１の全固体二次電池C1の負の電位−Vが現れない。したがって、上記のように第１の端子４１ａと第２の端子４１ｂとが短絡した場合には、導電型がp型の第１のトランジスタTR1はオフとなり、第１の全固体二次電池C1には電流が流れず、第１の全固体二次電池C1が過放電になるのを防止できる。
【０２１４】
また、実使用下で第１の全固体二次電池C1から電力を取り出すには、第２のトランジスタTR2をオン状態にすることで第１のトランジスタTR1のゲートに電池C1の負の電位−Vを印加し、第１のトランジスタTR1をオン状態にすればよい。
【０２１５】
この例では第２のトランジスタTR2の第３のソースドレイン３９ａに第１の全固体二次電池C1の負の電位−Vが印加されているので、正電位を第２のトランジスタTR2のゲートに印加すれば第２のトランジスタTR2はオン状態となる。
【０２１６】
よって、第２のトランジスタTR2のゲートに0〜Vの正電圧を印加することで第２のトランジスタTR2をオン状態にすることができる。その結果、第２のトランジスタTR2をオン状態にするのに要するゲート電圧がVよりも大きい第３実施形態と比較してゲート電圧を低電圧化でき、高いゲート電圧を生成するための昇圧回路等の余計な回路を不要とすることができる。
【０２１７】
以上説明した本実施形態によれば、上記のように実使用下で第２のトランジスタTR2をオンにするための昇圧回路を不要とすることができる。
【０２１８】
更に、第１の端子４１ａと第２の端子４１ｂとが短絡しても第１の全固体二次電池C1には電流が流れないので、電子デバイス７０の製造途中で第１の全固体二次電池C1が過放電となるのを防止できる。
【０２１９】
（第５実施形態）
第４実施形態に係る第１の半導体層３８（図３６（ｂ）参照）の形成方法としては、シリコン基板２０の上側全面に第１の半導体層３８を形成した後、第１の半導体層３８をパターニングする方法がある。
【０２２０】
但し、この方法では、パターニング前の第１の半導体層３８が第１の開口３１ａや第２の開口３１ｂにおいて正極層２３や負極層２９と接続されるため、電池C1の各端子が第１の半導体層３８を介して電気的に短絡するおそれがある。これについては第２の半導体層３９や第１〜第３実施形態でも同様である。
【０２２１】
本実施形態ではこのように各半導体層３８、３９をシリコン基板２０の上側全面に形成しても第１の全固体二次電池C1の各端子がショートするのを以下のように防止する。
【０２２２】
図４３〜図４５は、本実施形態に係る電子デバイスの製造途中の断面図であり、図４６〜図４９はその平面図である。なお、図４３〜図４５の各断面図は、図４６〜図４９のV−V線に沿う断面図に相当する。
【０２２３】
また、図４３〜図４９において、第１〜第４実施形態で説明したのと同じ要素にはこれらの実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
【０２２４】
まず、第４実施形態の図３５（ａ）〜図３６（ａ）の工程を行うことにより、図４３（ａ）と図４６に示すように、シリコン基板２０の上に第１の全固体二次電池C1、第１のゲート電極３５、及び第２のゲート電極３７が形成された構造を得る。
【０２２５】
図４６に示すように、本実施形態では、第１のゲート電極３５は平面視で絶縁膜３１の第１の開口３１ａを囲うリング状である。同様に、第２のゲート電極３７は、平面視で第２の開口３１ｂを囲うリング状である。
【０２２６】
次に、図４３（ｂ）と図４７に示すように、絶縁膜３１、第１及び第２のゲート電極３５、３７、及びゲート絶縁膜３６の上に、n型の第２の半導体層３９を形成する。
【０２２７】
n型の第２の半導体層３９の材料は特に限定されず、酸化亜鉛（ZnO）、IGZO（InGaZnO4）、及びIZO（InZnO）のいずれかを第２の半導体層３９の材料として使用し得る。
【０２２８】
その第２の半導体層３９は、絶縁膜３１の第１の開口３１ａにおいて正極層２３とオーミック接触し、第２の開口３１ｂにおいて負極層２９とオーミック接触する。
【０２２９】
但し、第２の半導体層３９は第２のゲート電極３７と接しているので、第２の半導体層３９と第２のゲート電極３７とは同電位となり、第２の半導体層３９にチャネルは形成されない。
【０２３０】
特に、図４７に示すように、この例では第２のゲート電極３７をリング状としたので、第２のゲート電極３７の全周において第２の半導体層３９にチャネルが形成されるのを防止できる。
【０２３１】
これについては、リング状に形成された第１のゲート電極３５についても同様である。
【０２３２】
その結果、平面視で第１のゲート電極３５や第２のゲート電極３７をまたがる電流パスPが形成されなくなり、電流パスPによって第１の全固体二次電池C1の各端子が電気的にショートするのを防止できる。
【０２３３】
次に、図４４（ａ）に示すように、第２の半導体層３９の上にフォトレジストを塗布し、それを露光、現像してレジスト膜８５を形成する。
【０２３４】
その後に、図４４（ｂ）と図４８に示すように、レジスト膜８５をマスクにして第２の半導体層３９をドライエッチングし、第２のゲート電極３７のゲート本体３７ａの両脇のみに第２の半導体層３９を残す。
【０２３５】
そのドライエッチングで使用するエッチングガスは特に限定されず、本実施形態ではエッチングガスとしてCl2ガスとBCl3ガスのいずれか、又はCl2ガスとBCl3ガスとの混合ガスを使用する。
【０２３６】
また、パターニング後の第２の半導体層３９は、第３のソースドレイン３９ａ、第４のソースドレイン３９ｂ及びチャネル３９ｃを有しており、第２のゲート電極３７と協働してp型の第２のトランジスタTR2を形成する。
【０２３７】
この後に、レジスト膜８５は除去される。
【０２３８】
続いて、図４５（ａ）と図４９に示すように、第１のゲート電極３５のゲート本体３５ａの上とその両脇にスパッタ法でn型の第１の半導体層３８を形成する。
【０２３９】
第１の半導体層３８のパターニング方法は特に限定されない。第２の半導体層３９と同様に、シリコン基板２０の上側全面に第２の半導体層３９を形成した後、ドライエッチングにより第１のゲート電極３５のゲート本体３５ａの上とその両脇のみに第１の半導体層３８を残してもよい。この場合、図４７を参照して説明したのと同じ理由により、第１の開口３１ａを囲むように形成された第１のゲート電極３５が、第１の全固体二次電池C1の端子同士が第１の半導体層３８を介して短絡するのを防ぐように機能する。
【０２４０】
更に、パターニング後の第１の半導体層３８は、第１のソースドレイン３８ａ、第２のソースドレイン３８ｂ及びチャネル３８ｃを有しており、第１のゲート電極３５と協働してn型の第１のトランジスタTR1を形成する。
【０２４１】
この後は、第４実施形態で説明した図３７（ａ）〜図３８（ｂ）の工程を行うことにより、図４５（ｂ）に示す本実施形態に係る蓄電部８６の基本構造を完成させる。更に、第１実施形態で説明した図１５（ａ）〜図１７（ｂ）の工程を行うことにより、図１７（ｂ）に示したような電子デバイス７０を完成させる。
【０２４２】
以上説明した本実施形態によれば、図４７のように各開口３１ａ、３１ｂを囲うリング状に各ゲート電極３５、３７を形成することにより、第１の全固体二次電池C1の各端子を短絡する電流パスPが形成されるのを防止する。そのため、シリコン基板２０の上側全面に各半導体層３８、３９を形成しても第１の全固体二次電池C1の各端子が電気的に短絡せず、第１の全固体二次電池が過放電になるのを抑制することができる。
【０２４３】
（第６実施形態）
第３〜第５実施形態では、例えば図２８（ｂ）に示したように、第１の全固体二次電池C1の横に第１のトランジスタTR1の第１のゲート電極３５を形成した。
【０２４４】
本実施形態では、その第１のゲート電極３５と、第１の全固体二次電池C1の正極集電層２１とを同一工程で形成することで、工程数の削減を図る。
【０２４５】
図５０〜図５２は、本実施形態に係る電子デバイスの製造途中の断面図であり、図５３〜図５５はその平面図である。なお、図５０〜図５２の各断面図は、図５３〜図５５のVI−VI線に沿う断面図に相当する。
【０２４６】
また、図５０〜図５５において、第１〜第５実施形態で説明したのと同じ要素にはこれらの実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
【０２４７】
まず、図５０（ａ）と図５３に示すように、シリコン基板２０の上にスパッタ法で金属膜を形成し、その金属膜をパターニングすることにより、同一の材料からなる正極集電層２１と第１のゲート電極３５とを間隔をおいて形成する。その金属膜として、スパッタ法で例えばチタン膜とプラチナ膜とをこの順に形成する。
【０２４８】
このように正極集電層２１と第１のゲート電極３５とを同一工程で形成することで、これらを別工程で形成する場合と比較して、本実施形態では工程数を削減することができる。
【０２４９】
次に、第１実施形態の図３（ｃ）〜図４（ａ）の工程を行うことにより、図５０（ｂ）と図５４に示すような第１の全固体二次電池C1を形成する。
【０２５０】
次いで、図５１（ａ）に示すように、第１の全固体二次電池C1と第１のゲート電極３５の各々の上に絶縁膜３１としてアルミナ（Al2O3）膜をスパッタ法で０．１μm〜１μm程度の厚さに形成する。
【０２５１】
その後に、図５１（ｂ）に示すように、絶縁膜３１をパターニングしてゲート本体３５ａの上にゲート絶縁膜３６として残す。また、このパターニングではゲート本体３５ａの横の絶縁膜３１に第１の開口３１ａが形成され、その第１の開口３１ａから正極集電層２１が露出する。
【０２５２】
この後は、第３実施形態の図２７（ｂ）〜図２８（ｂ）の工程を行うことにより、図５２と図５５に示すような本実施形態に係る蓄電部８７の基本構造を完成させる。そして、第１実施形態で説明した図１５（ａ）〜図１７（ｂ）の工程を行うことにより、図１７（ｂ）に示したような電子デバイス７０を完成させる。
【０２５３】
以上説明した本実施形態によれば、図５０（ａ）に示したように、正極集電層２１と第１のゲート電極３５とを同一の工程で形成するので、これらを別工程で形成する場合と比較して工程数を削減することが可能となる。
【０２５４】
（第７実施形態）
上記した第１〜第６実施形態では、全固体二次電池にハイサイドスイッチとローサイドスイッチのいずれかのみを接続した。これに対し、本実施形態ではハイサイドスイッチとローサイドスイッチの両方を全固体二次電池に接続する。
【０２５５】
図５６〜図５７は、本実施形態に係る半導体装置の製造途中の断面図である。なお、図５６〜図５７において第１〜第６実施形態で説明したのと同じ要素にはこれらの実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
【０２５６】
まず、第４実施形態の図３５（ａ）〜図３６（ｂ）と同じ工程を行うことにより、図５６（ａ）に示すように、シリコン基板２０の上に第１の全固体二次電池C1、第１のトランジスタTR1、及び第２のトランジスタTR2が形成された構造を得る。
【０２５７】
但し、本実施形態では、第１のトランジスタTR1をn型にし、第２のトランジスタをp型とすることにより、各トランジスタTR1、TR2の導電型を第４実施形態とは逆にする。この場合、第１のトランジスタTR1の第１の半導体層３８の導電型はn型となり、第２のトランジスタTR2の第２の半導体層３９の導電型はp型となる。
【０２５８】
次いで、図５６（ｂ）に示すように、シリコン基板２０の上側全面に封止層４０を１μm〜１０μm程度の厚さに形成する。本実施形態では封止層４０としてスパッタ法でアルミナ膜を形成するが、アルミナ膜に代えて酸窒化シリコン膜、ポリイミド膜、及びパリレン膜のいずれか又はこれらの積層膜を封止層４０として形成してもよい。
【０２５９】
その後に、不図示のレジスト膜をマスクにしながら、ドライエッチングにより封止層４０をパターニングし、第１〜第５のホール４０ａ〜４０ｅを形成する。そのドライエッチングで使用し得るエッチングガスとしては、例えば、Cl2ガスとBCl3ガスのいずれか、又はCl2ガスとBCl3ガスとの混合ガスをエッチングガスがある。
【０２６０】
これらのホールのうち、第１のホール４０ａは負極層２９の上に形成され、その第１のホール４０ａ内に負極集電層２８と第３のソースドレイン３９ａが露出する。
【０２６１】
また、第２のホール４０ｂは、第１のゲート電極３５の延長部３５ｂの上に形成され、第３のホール４０ｃは第１のソースドレイン３８ａの上に形成される。そして、第４のホール４０ｄは第２のゲート電極３７の延長部３７ｂの上に形成され、第５のホール４０ｅは第４のソースドレイン３９ｂの上に形成される。
【０２６２】
次いで、図５７に示すように、電解めっき法により各ホール４０ａ〜４０ｅ内に金属膜を形成した後、その金属膜をパターニングして各ホール４０ａ〜４０ｅ内に第１〜第５の端子４１ａ〜４１ｅとして残す。その金属膜の材料としては例えばニッケル、銅、及び金等がある。
【０２６３】
これらの端子のうち、第１の端子４１ａは、負極層２９と第３のソースドレイン３９ａの各々と電気的に接続される。そして、第２の端子４１ｂは、第１のゲート電極３５の延長部３５ｂと電気的に接続されることにより第１のゲート電極３５の電位を制御する。
【０２６４】
また、第３の端子４１ｃは、第１のソースドレイン３８ａと電気的に接続される。一方、第４の端子４１ｄは、第２のゲート電極３７の延長部３７ｂと電気的に接続されることにより、第２のゲート電極３７の電位を制御する。更に、第５の端子４１ｅは第４のソースドレイン３９ｂと電気的に接続される。
【０２６５】
以上により、第１の全固体二次電池C1、第１のトランジスタTR1、及び第２のトランジスタTR2を備えた本実施形態に係る蓄電部８８の基本構造が完成した。
【０２６６】
その蓄電部８８においては、図５７のように封止層４０の上面４０ｘから第１〜第５の端子４１ａ〜４１ｅが露出する。
【０２６７】
この後は、第１実施形態で説明した図１５（ａ）〜図１７（ｂ）の工程を行うことにより、図５８に示すような電子デバイス７１を完成させる。
【０２６８】
図５９は、この電子デバイス７１が備える蓄電部８８の等価回路図である。
【０２６９】
図５９に示すように、本実施形態では第１の全固体二次電池C1の正極側にハイサイドスイッチとしてn型の第１のトランジスタTR1が設けられ、電池C1の負極側にローサイドスイッチとしてp型の第２のトランジスタTR2が設けられる。
【０２７０】
ここで、第１の端子４１ａと第２の端子４１ｂが電気的に短絡しても、第３実施形態で説明したようにn型の第１のトランジスタTR1がオフとなるため、第１の全固体二次電池C1には電流が流れない。
【０２７１】
また、第１の端子４１ａと第４の端子４１ｄが電気的に短絡しても、第１実施形態で説明したようにp型の第２のトランジスタTR2がオフとなるため、第１の全固体二次電池C1には電流が流れない。
【０２７２】
よって、第１〜第５の端子４１ａ〜４１ｅの全てが電気的に短絡した場合であっても、第１の全固体二次電池C1に電流が流れるのを防止して、全固体二次電池が過放電となるのを抑制することが可能となる。
【０２７３】
以上説明した本実施形態によれば、上記のように第１〜第５の端子４１ａ〜４１ｅが短絡しても第１の全固体二次電池C1には電流が流れないので、電子デバイス７１（図５８参照）の製造途中で電池C1が過放電となるのを防止できる。
【０２７４】
（第８実施形態）
第１〜第７実施形態では電子デバイスに全固体二次電池を一つのみ設けた。これに対し、本実施形態では電子デバイスに二つの全固体二次電池を設ける。
【０２７５】
図６０は、本実施形態に係る電子デバイスの蓄電部の断面図である。なお、図６０において、第１〜第７実施形態において説明したのと同じ要素にはこれらにおけるのと同じ符号を付し、以下ではその説明を省略する。
【０２７６】
図６０に示すように、この蓄電部８９は、第１の全固体二次電池C1、第２の全固体二次電池C2、及び第１のトランジスタTR1を有する。
【０２７７】
このうち、第１の全固体二次電池C1と第２の全固体二次電池C2は、例えば第１実施形態の図３（ａ）〜図４（ａ）の工程を行うことにより同時に形成される。
【０２７８】
また、第１のトランジスタTR1は、第２の全固体二次電池C2の上方に設けられ、その導電型はn型でもよいしp型でもよい。第１のトランジスタTR1の形成方法も特に限定されず、第１実施形態の図５（ａ）〜図６（ｂ）の工程を行うことにより第１のトランジスタTR1を形成し得る。
【０２７９】
上記の第１及び第２の全固体二次電池C1、C2と第１のトランジスタTR1は、層間絶縁膜７２と封止層７９により覆われる。第２実施形態で説明したように、層間絶縁膜７２や封止層７９としてはスパッタ法でアルミナ膜を形成し得る。
【０２８０】
層間絶縁膜７２には、第２実施形態の第１〜第３の導体プラグ７３ａ〜７３ｃが埋め込まれる。これらのうち、第１の導体プラグ７３ａは、第１のトランジスタTR1の第２のソースドレイン３８ｂと接続され、第２の導体プラグ７３ｂは第１の全固体二次電池C1の正極集電層２１と接続される。
【０２８１】
そして、第３の導体プラグ７３ｃは、第１のトランジスタTR1における第１のゲート電極３５の延長部３５ｂと接続される。
【０２８２】
更に、層間絶縁膜７２の上には内部配線７７が設けられており、内部配線７７を介して上記の第１の導体プラグ７３ａと第２の導体プラグ７３ｂとが電気的に接続される。
【０２８３】
また、封止層７９には第１〜第３の端子４１ａ〜４１ｃが埋め込まれる。第１の端子４１ａは第１の全固体二次電池C1の負極層２９と接続され、第２の端子４１ｂは上記の第３の導体プラグ７３ｃと接続される。そして、第３の端子４１ｃは、第２の全固体二次電池C2の正極集電層２１と接続される。
【０２８４】
これら第１〜第３の端子４１ａ〜４１ｄは、いずれも封止層７９の上面７９ｘから露出する。
【０２８５】
図６１は、この蓄電部８９を備えた本実施形態に係る電子デバイス７８の断面図である。
【０２８６】
この電子デバイス７８を作製するには、第１実施形態で説明した図１５（ａ）〜図１７（ｂ）の工程を行うことにより、蓄電部８９、発電素子５５、及び回路素子６３の各々を樹脂層６５で封止すればよい。
【０２８７】
図６２は、この蓄電部８９の等価回路である。
【０２８８】
図６２に示すように、前述の第２の全固体二次電池C2は、第３の端子４１ｃと第１のソースドレイン３８ａとの間に設けられ、第１のトランジスタTR1を介して第１の全固体二次電池C1と直列接続される。
【０２８９】
第１のトランジスタTR1の導電型をn型にすれば、第１及び第２の端子４１ａ、４１ｂが電気的に短絡したときに第１の全固体二次電池C1の負の電位−Vが第１のトランジスタTR1のゲートに印加され、第１のトランジスタTR1はオフになる。
【０２９０】
また、第１のトランジスタTR1の導電型をp型にすれば、第２の端子４１ｂと第３の端子４３ｃとが電気的に短絡したときに第２の固体電池C2の正電位Vが第１のトランジスタTR1のゲートに印加され、第１のトランジスタTR1はオフとなる。
【０２９１】
よって、第１のトランジスタTR1の導電型の如何によらず、第１〜第３の端子４１ａ〜４１ｃが短絡すると各全固体二次電池C1、C2のいずれにも電流が流れず、これらの全固体二次電池C1、C2が過放電になるのを防止することができる。
【０２９２】
以上説明したように、本実施形態によれば、第１〜第３の端子４１ａ〜４１ｃが短絡しても各全固体二次電池C1、C2に電流が流れないので、電子デバイス７８の製造途中でこれらの全固体二次電池C1、C2が過放電となるのを防止できる。
【０２９３】
しかも、各全固体二次電池C1、C2を直列に接続することで、全固体二次電池を一つのみ設ける場合と比較して第１のトランジスタTR1がオンのときの第１の端子４１ａと第３の端子４３ｃとの間の電位差を高めることができる。
【０２９４】
（第９実施形態）
本実施形態では、全固体二次電池とトランジスタの各々を複数備えた電子デバイスについて説明する。
【０２９５】
図６３（ａ）は、本実施形態に係る電子デバイスの回路図である。
【０２９６】
なお、図６３（ａ）において、第１〜第８実施形態で説明したのと同じ要素にはこれらにおけるのと同じ符号を付し、以下ではその説明を省略する。
【０２９７】
図６３（ａ）に示すように、本実施形態に係る電子デバイス１００は、発電素子５５、蓄電部９０、及び回路素子６３を備える。
【０２９８】
このうち、発電素子５５としては、第１実施形態で説明したような熱電変換素子を使用し得る。また、回路素子６３としては、温度センサ、光センサ、振動センサ、及びMPU等を使用し得る。
【０２９９】
一方、蓄電部９０は、互いに並列に接続された第１〜第３の全固体二次電池C1〜C3と選択回路９１とを有する。
【０３００】
各全固体二次電池C1〜C3はいずれも同じ層構造を有しており、例えば第１実施形態の図３（ａ）〜図４（ａ）に従って作製し得る。
【０３０１】
また、選択回路９１は第１〜第４のトランジスタTR1〜TR4を有する。各トランジスタTR1〜TR4も、第１〜第８実施形態で説明したトランジスタと同じようにして作製され、各全固体二次電池C1〜C3と共に封止層４０等で封止される。
【０３０２】
第１〜第４のトランジスタTR1〜TR4は、各全固体二次電池C1〜C3が過放電となるのを防止するためのハイサイドスイッチやローサイドスイッチとしての役割を担う。
【０３０３】
例えば、第１の全固体二次電池C1に対しては、第１のトランジスタTR1がハイサイドスイッチとして機能し、第２のトランジスタTR2がローサイドスイッチとして機能する。よって、第１のトランジスタTR1と第２のトランジスタTR2を図４２におけるのと同じように接続することで、電子デバイス１００の製造途中に第１の全固体二次電池C1の各端子が電気的に短絡するのを防止できる。
【０３０４】
同様に、第２の全固体二次電池C2に対しては、第２のトランジスタTR2がローサイドスイッチとして機能し、第３のトランジスタTR3がハイサイドスイッチとして機能する。そして、第３の全固体二次電池C3に対しては、第３のトランジスタTR3がハイサイドスイッチとして機能し、第４のトランジスタTR4がローサイドスイッチとして機能する。
【０３０５】
このような電子デバイス１００は、第１実施形態の図１５（ａ）〜図１７（ｂ）において、蓄電部５０に代えて蓄電部９０を用いることで作製し得る。
【０３０６】
なお、発電素子５５と蓄電部９０との間には第１のダイオードD1が設けられ、蓄電部９０と回路素子６３との間には第２のダイオードD2が設けられる。これらのダイオードD1、D2は、順方向の電流のみを発電素子５５や蓄電部９０に流すように機能するが、電流の向きが問題にならない場合にはこれらのダイオードD1、D2を省いてもよい。
【０３０７】
選択回路９１は、各全固体二次電池C1〜C3のいずれかを選択してその正極層２３を発電素子５５の第１の電極５６と電気的に接続し、選択された全固体二次電池の負極層２９を発電素子５５の第２の電極５７と電気的に接続する。
【０３０８】
次の表１は、各全固体二次電池C1〜C3のなかから目的の電池を選択するために第１〜第４のトランジスタTR1〜TR4のどれをオン状態にすべきかを示す表である。
【０３０９】
【表１】
2014147709.tif 000003
【０３１０】
この表１に従って第１〜第４のトランジスタTR1〜TR4をオン状態にしたりオフ状態にすることで、各全固体二次電池C1〜C3のなかから目的とするものを選択し、それを発電素子５５と回路素子６３に接続することができる。
【０３１１】
本実施形態では、このように全固体二次電池C1〜C3のうちのいずれか１つを選択することで、選択された全固体二次電池を一つずつ発電素子５５の電力で充電する。
【０３１２】
図６３（ｂ）の実線のグラフは、充電を開始してからの時間と各全固体二次電池C1〜C3の電圧との関係を模式的に示すグラフである。
【０３１３】
また、図６３（ｂ）の点線のグラフは、全ての全固体二次電池C1〜C3を同時に充電する比較例において、充電を開始してからの時間と各々の全固体二次電池C1〜C3の電圧との関係を模式的に示すグラフである。
【０３１４】
これに示されるように、本実施形態のように全固体二次電池C1〜C3を一つずつ充電することにより、一つの全固体二次電池を充電するのに要する時間を比較例よりも短くすることができる。よって、全固体二次電池C1〜C3のうちで充電が完了したものを用いて回路素子６３をすみやかに駆動することができる等、多彩な電力マネジメントを実現することができる。
【０３１５】
（第１０実施形態）
第９実施形態では複数の全固体二次電池を並列に接続したが、本実施形態ではこれらの全固体二次電池を直列に接続する。
【０３１６】
図６４（ａ）は、本実施形態に係る電子デバイスの回路図である。
【０３１７】
なお、図６４（ａ）において、第１〜第９実施形態で説明したのと同じ要素にはこれらにおけるのと同じ符号を付し、以下ではその説明を省略する。
【０３１８】
図６４（ａ）に示すように、本実施形態に係る電子デバイス１０２は、発電素子５５、蓄電部９５、及び回路素子６３を備える。
【０３１９】
このうち、蓄電部９５は、互いに直列に接続された第１〜第３の全固体二次電池C1〜C3と選択回路９６とを有する。
【０３２０】
選択回路９６は第１〜第６のトランジスタTR1〜TR6を有する。これらのトランジスタTR1〜TR6も、第１〜第８実施形態で説明したトランジスタと同じようにして作製され、各全固体二次電池C1〜C3と共に封止層４０等で封止される。
【０３２１】
第１〜第６のトランジスタTR1〜TR6は、各全固体二次電池C1〜C3が過放電となるのを防止するためのハイサイドスイッチやローサイドスイッチとしての役割を担う。
【０３２２】
例えば、第１の全固体二次電池C1に対しては、第１のトランジスタTR1がハイサイドスイッチとして機能し、第２のトランジスタTR2がローサイドスイッチとして機能する。よって、第１のトランジスタTR1と第２のトランジスタTR2を図４２におけるのと同じように接続することで、電子デバイス１０２の製造途中に第１の全固体二次電池C1の各端子が電気的に短絡するのを防止できる。
【０３２３】
同様に、第２の全固体二次電池C2に対しては、第３のトランジスタTR3がハイサイドスイッチとして機能し、第４のトランジスタTR4がローサイドスイッチとして機能する。そして、第３の全固体二次電池C3に対しては、第５のトランジスタTR5がハイサイドスイッチとして機能し、第６のトランジスタTR6がローサイドスイッチとして機能する。
【０３２４】
また、このような電子デバイス１０２は、第１実施形態の図１５（ａ）〜図１７（ｂ）において、蓄電部５０に代えて蓄電部９５を用いることで作製し得る。
【０３２５】
なお、発電素子５５と蓄電部９５との間には、順方向の電流のみを取り出すための第１のダイオードD1が設けられるが、電流の向きが問題にならない場合には第１のダイオードD1を省いてもよい。
【０３２６】
更に、回路素子６３と蓄電部９５との間には、各全固体二次電池C1〜C3の充電時に回路素子６３に電流が供給されるのを防止するためのスイッチとして第７のトランジスタTR7が設けられる。但し、充電時に回路素子６３に電流が供給されてもよい場合には第７のトランジスタTR7を省いてもよい。
【０３２７】
選択回路９６は、第１〜第３の全固体二次電池C1〜C3のいずれかを選択してその正極層２３を発電素子５５の第１の電極５６と電気的に接続し、選択された全固体二次電池の負極層２９を発電素子５５の第２の電極５７と電気的に接続する。
【０３２８】
次の表２は、各全固体二次電池C1〜C3のなかから目的の電池を選択するために第１〜第６のトランジスタTR1〜TR6のどれをオン状態にすべきかを示す表である。
【０３２９】
【表２】
2014147709.tif 000004
【０３３０】
なお、表２の最後の行の「直列放電」とは、各全固体二次電池C1〜C3を直列に接続してその電力を回路素子６３に供給する場合を指す。
【０３３１】
表２に従って第１〜第６のトランジスタTR1〜TR6をオン状態にしたりオフ状態にすることで、各全固体二次電池C1〜C3のなかから目的とするものを選択し、それを発電素子５５と回路素子６３に接続することができる。
【０３３２】
更に、本実施形態でも、第９実施形態と同様に、表２に従って全固体二次電池C1〜C3のうちのいずれか１つを選択することで、選択された全固体二次電池を一つずつ発電素子５５の電力で充電する。
【０３３３】
図６４（ｂ）の実線のグラフは、充電を開始してからの時間と、直列接続された全固体二次電池C1〜C3の全体の電圧との関係を模式的に示すグラフである。
【０３３４】
なお、図６４（ｂ）の点線のグラフは、全ての全固体二次電池C1〜C3を同時に充電する比較例に係るグラフである。
【０３３５】
実線のグラフに示されるように、各全固体二次電池C1〜C3の各々の電圧は、発電素子５５で得られる電圧E0に達したところで飽和するものの、全固体二次電池C1〜C3の全ての電圧の合計値E1は上記の電圧E0よりも大きくなる。
【０３３６】
これにより、発電素子５５で得られる電圧E0よりも大きな電圧を電子デバイス９６から取り出すことができ、電圧E0を昇圧するための昇圧回路が不要になると共に、高電圧で駆動する回路素子６３も使用することができる。
【０３３７】
更に、第９実施形態と同様に、一つの全固体二次電池を充電するのに要する時間を比較例よりも短くすることができるので、多彩な電力マネジメントも実現することが可能となる。
【０３３８】
（第１１実施形態）
本実施形態では、第１〜第１０実施形態に係る電子デバイスを利用したネットワークシステムについて説明する。
【０３３９】
図６５は、本実施形態に係るネットワークシステムの機能ブロック図である。
【０３４０】
図６５に示すように、このネットワークシステム１０５は、複数の第１の子機１０６と、親機１３０と、サーバ１４０とを有する。
【０３４１】
これらのうち、第１の子機１０６としては、例えば第１実施形態の電子デバイス７０（図１７（ｂ）参照）を使用し得る。第１の子機１０６は、前述の蓄電部５０、発電素子５５、電力制御回路１１０、演算素子１１１、送信回路１１２、及びアンテナ１１３を有する。
【０３４２】
電力制御回路１１０、演算素子１１１、及び送信回路１１２の各々は、第１実施形態の回路素子６３（図１７（ｂ）参照）の一例であって、蓄電部５０や発電素子５５と共に樹脂層６５で封止される。
【０３４３】
この例では、発電素子５５として第１実施形態で説明した熱電変換素子を用い、その発電素子５５から出力される電圧を、発電素子５５が置かれた環境の温度を示す情報Sとして電力制御回路１１０に入力する。
【０３４４】
電力制御回路１１０は、後段の演算素子１１１に情報Sを供給する機能の他、発電素子５５で発電された電力で蓄電部５０を充電したり、蓄電部５０を放電してその電力を演算素子１１１に供給する充放電コントローラとしての機能も有する。
【０３４５】
なお、電力制御回路１１０、演算素子１１１、送信回路１１２、及びアンテナ１１３は、上記の蓄電部５０から得られた電力を動力源として駆動する。
【０３４６】
演算素子１１１は、例えば上記の情報Sをデジタル化して後段の送信回路１１２に出力する。なお、デジタル化された情報Sに対して演算素子１１１が暗号化を行ってもよい。
【０３４７】
更に、演算素子１１１は、複数の第１の子機１０６の各々を識別するための識別子を情報Sに付与する機能も有する。
【０３４８】
そして、演算素子１１１から情報Sを受けた送信回路１１２はその情報Sを無線変調してアンテナ１１３に出力し、アンテナ１１３から情報Sが無線送信される。
【０３４９】
一方、親機１３０は、中継器の一例であって、受信回路１３１、送信回路１３２、アンテナ１３３、記憶素子１３４、演算素子１３５、及び送受信回路１３６を有する。
【０３５０】
アンテナ１３３は、子機１０６のアンテナ１１３から無線送信された情報Sを受信し、その情報Sを後段の受信回路１３１に出力する。受信回路１３１は、無線変調されている情報Sを復調して演算素子１３５に出力する。
【０３５１】
演算素子１３５は、暗号化されている情報Sを復号化したり、子機１０６を識別するために情報Sに付与されている識別子に基づき、情報Sがどの子機１０６から無線送信されたものなのかを識別する。
【０３５２】
なお、演算素子１３５が所定のタイミングで指示信号SIを生成し、その指示信号SIを送信回路１３２が無線変調してアンテナ１３３から無線送信するようにしてもよい。第１の子機１０６には指示信号SIを受信する機能はないが、後述の第２の子機では指示信号SIを受ける受信回路を有し、指示信号SIを受けた場合のみ情報Sを親機１３０に無線送信することができる。
【０３５３】
そして、演算素子１３５の制御下において、識別子ごとに情報Sが記憶素子１３４に格納される。記憶素子１３４としては、DRAM (Dynamic Random Access Memory)、FeRAM (Ferroelectric Random Access Memory)、及びフラッシュメモリ等の任意の素子を使用し得る。
【０３５４】
また、演算素子１３５は、所定のタイミングで記憶素子１３４から情報Sを取り出し、情報Sを送受信回路１３６に出力する。送受信回路１３６は、記憶素子１３４から得られた情報Sを所定の通信プロトコルでサーバ１４０に送信する。送信の形態は、無線でも有線でもよい。
【０３５５】
サーバ１４０は、演算素子１４１、送受信回路１４２、記憶素子１４３、及び表示部１４４を有する。
【０３５６】
このうち、送受信回路１４２は、親機１３０から送信された情報Sを受け、その情報Sを演算素子１４１に出力する。
【０３５７】
演算素子１４１は、保存のために情報Sを記憶素子１４３に格納したり、情報Sを適当な画像信号に変換してディスプレイ等の表示手段１４４に表示する。そして、ユーザは、表示手段１４４に表示された情報Sに基づき、子機１０６が置かれている環境の温度を知ることができる。
【０３５８】
このようなネットワークシステム１０５によれば、環境中の温度を利用して第１の子機１０６の発電素子５５が発電を行い、それにより得られた電力により蓄電部５０を蓄電するエネルギ・ハーベストを実現することができる。
【０３５９】
更に、発電素子５５の電圧値を利用してユーザが発電素子５５の周囲の温度を監視することもできる。
【０３６０】
なお、このように発電素子５５で温度をモニタするのに代えて、以下のように環境に係る情報を取得するためのセンサを子機に設けてもよい。
【０３６１】
図６６は、上記のネットワークシステム１０５で使用し得る第２の子機の機能ブロック図である。なお、図６６において、図６５で説明したのと同じ要素には図６５におけるのを同じ符号を付し、以下ではその説明を省略する。
【０３６２】
図６６に示すように、第２の子機１０７は、演算素子１１１に接続されたセンサ１１４と受信回路１１５とを有する。
【０３６３】
センサ１１４は特に限定されない。この例では、温度センサ、光センサ、振動センサ、及び音センサのいずれかをセンサ１１４として用いるものとし、発電素子５５が置かれた環境における温度、光、振動、及び音等の情報Sがセンサ１１４から出力される。
【０３６４】
受信回路１１５は、親機１３０の演算素子１３５で生成された指示信号SIを復号してそれを演算素子１１１に出力する。演算素子１１１は、指示信号SIを受けたときのみセンサ１１４から情報Sを取得する。演算素子１１１によって取得された情報Sは、第１の子機１０６と同様にしてアンテナ１１３から無線送信されることになる。
【０３６５】
このような第２の子機１０７によれば、温度の他に、ユーザがモニタしたい光、振動、及び音等の情報も得ることができ、ユーザの便宜に資することができる。
【０３６６】
次に、第１の子機１０６や第２の子機１０７の敷設例について説明する。
【０３６７】
図６７〜図６８は、各子機１０６、１０７の敷設例について示す模式図である。
【０３６８】
図６７（ａ）の例では、モータ等の機器１５０に複数の子機１０６、１０７を敷設する。この場合は、機器１５０の発熱を利用して発電素子５５が発電を行い、その電力により第２の子機１０７が動作する。なお、第２の子機１０７の上に機器１５０の放熱を促す放熱板を設けることにより、その放熱板と機器１５０との間の温度差を大きく維持し、発電素子５５の発電量を確保するようにしてもよい。
そして、第２の子機１０７のセンサ１１４として音センサ、振動センサ、及び加速度センサのいずれかを用いることで機器１５０の異常振動や異音をモニタすることができ、機器１５０が正常に稼働しているか否かをユーザが判断することができる。その結果、機器１５０が故障に至る前に機器１５０の修理や交換等の対応をすることができる。
【０３６９】
なお、第１の子機１０６の発電素子５５（図６５参照）で機器１５０の温度をモニタするようにしてもよい。これにより、ユーザが、機器１５０の表面温度をモニタすることができ、機器１５０に異常加熱があるかどうかを判断することが可能となる。
【０３７０】
また、上記のように発電素子５５として熱電素子を用いる代わりに、機器１５０の振動により発電を行う振動発電素子を発電素子５５として用いてもよい。
【０３７１】
図６７（ｂ）の例では、ビルや工場等の建物１５１に複数の子機１０６、１０７を敷設する。
【０３７２】
この場合は、第２のセンサ１１４として音センサや振動センサを用いることで建物１５１内の異常振動や異音をモニタすることができる。そして、異常振動や異音があった場合には建物１５１内に不審者がいるとユーザが判断でき、第２の子機１０７を建物１５１の防犯や保守に役立てることができる。
【０３７３】
なお、第１の子機１０６の発電素子５５（図６５参照）で建物１５１の温度をモニタするようにしてもよい。
【０３７４】
図６８の例では、道路、橋、及びトンネル等の交通施設１５２に複数の子機１０６、１０７を敷設する。
【０３７５】
この場合も、第２の子機１０７のセンサ１１４として音センサや振動センサを用いることで交通施設１５２の異音や亀裂をモニタすることができる。また、第１の子機１０６の発電素子５５（図６５参照）で交通施設１５２の温度をモニタするようにしてもよい。
【０３７６】
以上、各実施形態について詳細に説明したが、各実施形態は上記に限定されない。例えば、上記の各実施形態では正極層２３、固体電解質層２５、及び負極層２９をこの順に形成したが、これとは逆に負極層２９、固体電解質層２５、及び正極層２３の順に形成してもよい。
【図１】
2014147709.tif 000005
【図２】
2014147709.tif 000006
【図３】
2014147709.tif 000007
【図４】
2014147709.tif 000008
【図５】
2014147709.tif 000009
【図６】
2014147709.tif 000010
【図７】
2014147709.tif 000011
【図８】
2014147709.tif 000012
【図９】
2014147709.tif 000013
【図１０】
2014147709.tif 000014
【図１１】
2014147709.tif 000015
【図１２】
2014147709.tif 000016
【図１３】
2014147709.tif 000017
【図１４】
2014147709.tif 000018
【図１５】
2014147709.tif 000019
【図１６】
2014147709.tif 000020
【図１７】
2014147709.tif 000021
【図１８】
2014147709.tif 000022
【図１９】
2014147709.tif 000023
【図２０】
2014147709.tif 000024
【図２１】
2014147709.tif 000025
【図２２】
2014147709.tif 000026
【図２３】
2014147709.tif 000027
【図２４】
2014147709.tif 000028
【図２５】
2014147709.tif 000029
【図２６】
2014147709.tif 000030
【図２７】
2014147709.tif 000031
【図２８】
2014147709.tif 000032
【図２９】
2014147709.tif 000033
【図３０】
2014147709.tif 000034
【図３１】
2014147709.tif 000035
【図３２】
2014147709.tif 000036
【図３３】
2014147709.tif 000037
【図３４】
2014147709.tif 000038
【図３５】
2014147709.tif 000039
【図３６】
2014147709.tif 000040
【図３７】
2014147709.tif 000041
【図３８】
2014147709.tif 000042
【図３９】
2014147709.tif 000043
【図４０】
2014147709.tif 000044
【図４１】
2014147709.tif 000045
【図４２】
2014147709.tif 000046
【図４３】
2014147709.tif 000047
【図４４】
2014147709.tif 000048
【図４５】
2014147709.tif 000049
【図４６】
2014147709.tif 000050
【図４７】
2014147709.tif 000051
【図４８】
2014147709.tif 000052
【図４９】
2014147709.tif 000053
【図５０】
2014147709.tif 000054
【図５１】
2014147709.tif 000055
【図５２】
2014147709.tif 000056
【図５３】
2014147709.tif 000057
【図５４】
2014147709.tif 000058
【図５５】
2014147709.tif 000059
【図５６】
2014147709.tif 000060
【図５７】
2014147709.tif 000061
【図５８】
2014147709.tif 000062
【図５９】
2014147709.tif 000063
【図６０】
2014147709.tif 000064
【図６１】
2014147709.tif 000065
【図６２】
2014147709.tif 000066
【図６３】
2014147709.tif 000067
【図６４】
2014147709.tif 000068
【図６５】
2014147709.tif 000069
【図６６】
2014147709.tif 000070
【図６７】
2014147709.tif 000071
【図６８】
2014147709.tif 000072
【手続補正書】
【提出日】平成27年9月17日(2015.9.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上に設けられ、第１の電極層、固体電解質層、及び第２の電極層を備えた第１の全固体二次電池と、
第１のソースドレインと、前記第２の電極層と電気的に接続された第２のソースドレインと、第１のゲート電極とを備えた第１のトランジスタと、
前記第１の電極層と電気的に接続された第１の端子と、
前記第１のゲート電極の電位を制御する第２の端子と、
前記第１のソースドレインと電気的に接続された第３の端子と、
前記第１の全固体二次電池と前記第１のトランジスタとを覆う封止層とを有し、
前記第１の端子、前記第２の端子、及び前記第３の端子が、前記封止層の上面に露出したことを特徴とする電子デバイス。
【請求項２】
前記第１の電極層が負極であり、
前記第２の電極層が正極であり、
前記第１のトランジスタがn型であることを特徴とする請求項１に記載の電子デバイス。
【請求項３】
前記第１の電極層が正極であり、
前記第２の電極層が負極であり、
前記第１のトランジスタがp型であることを特徴とする請求項１に記載の電子デバイス。
【請求項４】
第１の電極と第２の電極とを備えた発電素子を更に有し、
前記発電素子の前記第１の電極が前記第１の全固体二次電池の前記第１の電極層と電気的に接続され、
前記発電素子の前記第２の電極が前記第１の全固体二次電池の前記第２の電極層と電気的に接続されたことを特徴とする請求項１乃至請求項３のいずれか１項に記載の電子デバイス。
【請求項５】
前記第１のトランジスタは、
前記第１のゲート電極の上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の上に形成され、前記第１のソースドレインと前記第２のソースドレインとを備えた半導体層とを有し、
平面視で前記第１のゲート電極の一部が前記第１のソースドレインと前記第２のソースドレインとの間にあることを特徴とする請求項１乃至請求項４のいずれか１項に記載の電子デバイス。
【請求項６】
前記第１の電極層の上に開口が形成された絶縁膜を更に有し、
前記半導体層の前記第１のソースドレインが前記開口において前記第１の電極層と接し、
前記第１のゲート電極が平面視で前記開口を囲うリング状であることを特徴とする請求項５に記載の電子デバイス。
【請求項７】
前記第１の電極層は、
前記基板の上に形成された集電層と、
前記集電層の上に形成された電極本体とを有し、
前記第１のゲート電極が、前記基板の上に形成され、かつ、前記集電層と同一の材料からなることを特徴とする請求項１乃至請求項６のいずれか１項に記載の電子デバイス。
【請求項８】
基板の上に、第１の領域と第２の領域とを有する集電層を形成する工程と、
前記集電層の前記第１の領域の上に第１の電極本体を形成し、前記集電層と前記第１の電極本体とで全固体二次電池の第１の電極層を形成する工程と、
前記第１の電極層の上に、前記全固体二次電池の固体電解質層を形成する工程と、
前記固体電解質層の上に、前記全固体二次電池の第２の電極層を形成する工程と、
前記全固体二次電池と前記基板とを覆う絶縁膜を形成する工程と、
前記第２の電極層の上における前記絶縁膜の上に、ゲート本体と延長部とを備えたゲート電極を形成する工程と、
前記ゲート本体の上にゲート絶縁膜を形成する工程と、
前記ゲート本体の一方の側方の前記絶縁膜に、前記第２の電極層が露出する開口を形成する工程と、
前記ゲート本体の他方の側方の前記絶縁膜の上に第１のソースドレインを有し、前記開口内において前記第２の電極層と接する第２のソースドレインを有し、前記ゲート絶縁膜の上にチャネルを有する半導体層を前記全固体二次電池の上に形成する工程と、
前記延長部、前記半導体層、及び前記絶縁膜の上に封止層を形成する工程と、
前記封止層をパターニングすることにより、前記第２の領域における前記集電体層の上に第１のホールを形成し、前記ゲート電極の前記延長部の上に第２のホールを形成し、前記第１のソースドレインの上に第３のホールを形成する工程と、
前記第１のホール、前記第２のホール、及び前記第３のホールの各々に、第１の端子、第２の端子、及び第３の端子を形成する工程と、
を有する電子デバイスの製造方法。
【請求項９】
発電素子と、前記発電素子で発電された電力を蓄える全固体二次電池と、前記全固体二次電池の電力で駆動して前記発電素子が置かれた環境に係る情報を送信する送信回路とを備えた電子デバイスを複数有し、
複数の前記電子デバイスの各々が、
基板と、
前記基板の上に設けられ、前記全固体二次電池を形成する第１の電極層、固体電解質層、及び第２の電極層と、
第１のソースドレインと、前記第２の電極層と電気的に接続された第２のソースドレインと、第１のゲート電極とを備えたトランジスタと、
前記第１の電極層と電気的に接続された第１の端子と、
前記第１のゲート電極の電位を制御する第２の端子と、
前記第１のソースドレインと電気的に接続された第３の端子と、
前記全固体二次電池と前記トランジスタとを覆う封止層と、
前記封止層の前記上面に形成され、前記第１の端子、前記第２の端子、及び前記第３の端子と電気的に接続された配線層とを備えたことを特徴とするネットワークシステム。
【請求項１０】
前記電子デバイスに、前記環境に係る情報を取得するセンサが設けられたことを特徴とする請求項９に記載のネットワークシステム。
【国際調査報告】
2014147709.tif 000073
2014147709.tif 000074
2014147709.tif 000075
2014147709.tif 000076