(57)【要約】  入力部および出力部がそれぞれ並列接続された複数の電源装置を備え、各電源装置は、電力変換を行うコンバータ部と、コンバータ部の出力電圧と基準目標値との比較結果により電源装置の出力電圧を一定に制御する定電圧制御部と、出力電流を検出する出力電流検出部と、出力電流が大きくなるにともなって出力電圧を小さくするドループ特性生成部と、通信相手の電源装置との間でシリアル通信を行うシリアル通信部と、出力電圧補正指令値に応じて出力電圧を変更する出力電圧変更部を備える。複数の電源装置のうち少なくとも１つの電源装置は、出力電圧補正指令値を算出し、シリアル通信部により通信相手の電源装置に出力電圧補正指令値を与える出力電圧補正指令部を備える。複数の電源装置は、電流バランスのための特別な端子や信号線を必要とせず、少ないデータ通信量でバランスよく並列運転する。
2015050093.tif 000002
【特許請求の範囲】
【請求項１】
複数の電源装置を備え、それらの入力部および出力部がそれぞれ並列接続された電源システムにおいて、
前記電源装置は、電力変換を行うコンバータ部と、前記コンバータ部の出力電圧と基準電圧との比較結果により前記電源装置の出力電圧を一定に制御する定電圧制御部と、出力電流を検出する出力電流検出部と、前記出力電流が大きくなるにともなって前記出力電圧を小さくするドループ特性生成部と、通信相手の電源装置との間で通信を行う通信部と、出力電圧補正指令値に応じて出力電圧を変更する出力電圧変更部を備え、
前記複数の電源装置のうち少なくとも１つの電源装置は、前記出力電圧補正指令値を算出し、前記通信部により前記通信相手の電源装置に前記出力電圧補正指令値を与える出力電圧補正指令部を備えることを特徴とする電源システム。
【請求項２】
複数の電源装置を備え、それらの入力部および出力部がそれぞれ並列接続された電源システムにおいて、
出力電圧補正指令値を算出し、前記複数の電源装置に前記出力電圧補正指令値を与える出力電圧補正指令部を備え、
前記電源装置は、電力変換を行うコンバータ部と、前記コンバータ部の出力電圧と基準電圧との比較結果により前記電源装置の出力電圧を一定に制御する定電圧制御部と、出力電流を検出する出力電流検出部と、前記出力電流が大きくなるにともなって前記出力電圧を小さくするドループ特性生成部と、通信相手の電源装置との間で通信を行う通信部と、前記出力電圧補正指令値に応じて出力電圧を変更する出力電圧変更部を備えることを特徴とする電源システム。
【請求項３】
複数の電源装置を備え、それらの入力部および出力部がそれぞれ並列接続された電源システムにおいて、
前記電源装置は、電力変換を行うコンバータ部と、前記コンバータ部の出力電圧と目標値との比較結果により前記電源装置の出力電圧を一定に制御する定電圧制御部と、出力電流を検出する出力電流検出部と、前記出力電流が大きくなるにともなって前記出力電圧を小さくするドループ特性生成部と、通信相手の電源装置との間で通信を行う通信部と、出力電圧変更指令値に応じて前記目標値を変更する目標値変更部とを備え、
前記複数の電源装置のうち少なくとも１つの電源装置は、並列接続された他の電源装置に対して、前記通信部により前記出力電圧変更指令値を一斉に与える出力電圧変更指令部を備え、
前記並列接続された前記１つの電源装置および前記他の電源装置の前記目標値変更部は、前記出力電圧変更指令値の通信が終了した後、前記目標値を一斉に変更する、
ことを特徴とする電源システム。
【請求項４】
複数の電源装置を備え、それらの入力部および出力部がそれぞれ並列接続された電源システムにおいて、
前記複数の電源装置に出力電圧変更指令値を与える出力電圧変更指令部を備え、
前記電源装置は、電力変換を行うコンバータ部と、前記コンバータ部の出力電圧と目標値との比較結果により前記電源装置の出力電圧を一定に制御する定電圧制御部と、出力電流を検出する出力電流検出部と、前記出力電流が大きくなるにともなって前記出力電圧を小さくするドループ特性生成部と、通信相手の電源装置との間で通信を行う通信部と、前記出力電圧変更指令値に応じて前記目標値を変更する目標値変更部とを備え、
前記出力電圧変更指令部は、前記複数の電源装置に対して、前記通信部により前記出力電圧変更指令値を一斉に与える出力電圧変更指令部を備え、
前記複数の電源装置の前記目標値変更部は、前記出力電圧変更指令値の通信が終了した後、前記目標値を一斉に変更する、
ことを特徴とする電源システム。
【請求項５】
前記出力電圧補正指令部は、前記出力電流が大きくなるにともなって前記電源装置の出力電圧が大きくなるように前記出力電圧補正指令値を設定することにより、前記ドループ特性生成部による出力電圧の低下を補う、請求項１に記載の電源システム。
【請求項６】
前記出力電圧変更指令部は、前記出力電流が大きくなるにともなって前記電源装置の出力電圧が大きくなるように前記出力電圧変更指令値を設定することにより、前記ドループ特性生成部による出力電圧の低下を補う、請求項３に記載の電源システム。
【請求項７】
前記電源システムの出力電流を検出または取得する出力電流検知部を備え、
前記出力電圧補正指令部は、前記出力電流検知部が検知した出力電流が大きくなるにともなって前記電源システムの出力電圧が大きくなるように前記出力電圧補正指令値を設定することにより、前記ドループ特性生成部による出力電圧の低下を補う、請求項２に記載の電源システム。
【請求項８】
前記電源システムの出力電流を検出または取得する出力電流検知部を備え、
前記出力電圧変更指令部は、前記出力電流検知部が検知した出力電流が大きくなるにともなって前記電源システムの出力電圧が大きくなるように前記出力電圧変更指令値を設定することにより、前記ドループ特性生成部による出力電圧の低下を補う、請求項４に記載の電源システム。
【請求項９】
前記電源システムの出力電圧を検出する出力電圧検出部を備え、
前記出力電圧補正指令部は、前記電源システムの出力電圧を制御量、前記電源システムの出力電圧補正指令値を操作量としてフィードバック制御されるように、出力電圧補正指令値を求める、請求項１または２に記載の電源システム。
【請求項１０】
前記電源システムの出力電圧を検出する出力電圧検出部を備え、
前記出力電圧変更指令部は、前記電源システムの出力電圧を制御量、前記電源システムの出力電圧変更指令値を操作量としてフィードバック制御されるように、出力電圧変更指令値を求める、請求項３または４に記載の電源システム。
【請求項１１】
前記出力電圧補正指令部は、少なくとも前記出力電圧補正指令値を、ディザリングしたＤＡ変換またはＰＷＭで発生させる、請求項１，２，５，７，９のいずれかに記載の電源システム。
【請求項１２】
前記出力電圧変更指令部は、少なくとも前記出力電圧変更指令値を、ディザリングしたＤＡ変換またはＰＷＭで発生させる、請求項３，４，６，８，１０のいずれかに記載の電源システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の電源装置を備え、それらの入力部および出力部がそれぞれ並列接続された電源システムに関するものである。
【背景技術】
【０００２】
高出力化や回路の冗長化を目的として、複数の電源装置を並列接続して構成される電源システムが利用される。複数の電源装置を用いる場合、各電源装置から負荷へ電力を均等に供給することが重要である。例えば特許文献１には、各電源装置に電流バランス端子を設け、これらを電流バランス線で相互接続することで、出力電流をバランス制御することが示されている。特許文献２には、並列運転において各電源装置から供給される電流のバランスがくずれないように，各電源装置が出力電圧を検出して基準電圧を調整するとともに、出力電圧が基準電圧とは異なる電源回路部の出力電圧を基準電圧に一致させるように電源装置に指示を与えることが示されている。また、特許文献３には、出力電流が大きくなるにつれて前記出力電圧が小さくなる特性、すなわちドループ特性を各電源装置にもたせ、各電源装置を並列運転することで共通の負荷への出力電流を分担することが示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−１４３２９２号公報
【特許文献２】特開２００９−１５９６９２号公報
【特許文献３】特開平８−２８９４６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に示されているように、出力電流情報を出力及び入力する電流バランス端子を設けてそれらを接続し、各電源装置がその端子の信号に相当する電流となるように制御する手法では、特別な電流バランス端子が必要となり、端子数が増加する。また、電流バランス線がノイズを受けることによる誤動作が課題となる。【０００５】
特許文献２に示されているように、適宜のタイミングで電源装置の出力電圧を基準電圧に一致させる指示をデータ通信で与える手法では、複数の電源装置が相互に送受信することになるので、通信線を伝送する全体のデータ量は膨大なものとなってしまう。【０００６】
特許文献３に示されているように、出力電流の増大に伴い出力電圧を低下させるドループ特性を各電源装置に持たせる手法では、出力電圧が出力電流によって変化してしまう。すなわち、ロードレギュレーション特性が低下する。また出力電圧を変更する場合、出力電圧の変更タイミングにばらつきが生じると電流がバランスできなくなり、ひとつの電源装置に大きな電流が流れる現象が起きる。【０００７】
本発明の目的は、電流バランスのための特別な端子や信号線を必要とせず、少ないデータ通信量でバランスよく並列運転できるようにした電源システムを提供することにある。また、ドループ特性を利用して各電源装置の出力電流を分担する場合でも、ドループ特性による出力電圧の低下を補うことによりロードレギュレーション特性を良好に保てるようにした電源システムを提供することにある。
【課題を解決するための手段】
【０００８】
本発明の電源システムは、複数の電源装置を備え、それらの入力部および出力部がそれぞれ並列接続され、前記電源装置は、電力変換を行うコンバータ部と、コンバータ部の出力電圧と基準電圧との比較結果により電源装置の出力電圧を一定に制御する定電圧制御部と、出力電流を検出する出力電流検出部と、出力電流が大きくなるにともなって出力電圧を小さくするドループ特性生成部と、通信相手の電源装置との間で通信を行う通信部と、出力電圧補正指令値に応じて出力電圧を変更する出力電圧変更部を備え、複数の電源装置のうち少なくとも１つの電源装置は、出力電圧補正指令値を算出し、通信部により通信相手の電源装置に出力電圧補正指令値を与える出力電圧補正指令部を備えることを特徴とする。【０００９】
また、本発明の電源システムは、複数の電源装置を備え、それらの入力部および出力部がそれぞれ並列接続され、出力電圧補正指令値を算出し、複数の電源装置に出力電圧補正指令値を与える出力電圧補正指令部を備え、前記電源装置は、電力変換を行うコンバータ部と、コンバータ部の出力電圧と基準電圧との比較結果により電源装置の出力電圧を一定に制御する定電圧制御部と、出力電流を検出する出力電流検出部と、出力電流が大きくなるにともなって出力電圧を小さくするドループ特性生成部と、通信相手の電源装置との間で通信を行う通信部と、出力電圧補正指令値に応じて出力電圧を変更する出力電圧変更部を備えることを特徴とする。【００１０】
また、本発明の電源システムは、複数の電源装置を備え、それらの入力部および出力部がそれぞれ並列接続され、前記電源装置は、電力変換を行うコンバータ部と、コンバータ部の出力電圧と目標値との比較結果により電源装置の出力電圧を一定に制御する定電圧制御部と、出力電流を検出する出力電流検出部と、出力電流が大きくなるにともなって出力電圧を小さくするドループ特性生成部と、通信相手の電源装置との間で通信を行う通信部と、出力電圧変更指令値に応じて目標値を変更する目標値変更部とを備え、複数の電源装置のうち少なくとも１つの電源装置は、並列接続された他の電源装置に対して、通信部により出力電圧変更指令値を一斉に与える出力電圧変更指令部を備え、並列接続された１つの電源装置および他の電源装置の前記目標値変更部は、出力電圧変更指令値の通信が終了した後、目標値を一斉に変更することを特徴とする。【００１１】
また、本発明の電源システムは、複数の電源装置を備え、それらの入力部および出力部がそれぞれ並列接続され、前記複数の電源装置に出力電圧変更指令値を与える出力電圧変更指令部を備え、前記電源装置は、電力変換を行うコンバータ部と、コンバータ部の出力電圧と目標値との比較結果により電源装置の出力電圧を一定に制御する定電圧制御部と、出力電流を検出する出力電流検出部と、出力電流が大きくなるにともなって出力電圧を小さくするドループ特性生成部と、通信相手の電源装置との間で通信を行う通信部と、出力電圧変更指令値に応じて目標値を変更する目標値変更部と、を備え、出力電圧変更指令部は、複数の電源装置に対して、通信部により出力電圧変更指令値を一斉に与える出力電圧変更指令部を備え、複数の電源装置の目標値変更部は、出力電圧変更指令値の通信が終了した後、目標値を一斉に変更することを特徴とする。【００１２】
上記構成によれば、電流バランスのための特別な端子や信号線を必要とせず、少ないデータ通信量でバランスよく並列運転できるようにした電源システムを構成できる。【００１３】
前記出力電圧補正指令部または前記出力電圧変更指令部は、出力電流が大きくなるにともなって電源装置の出力電圧が大きくなるように前記出力電圧補正指令値または前記出力電圧変更指令値を設定することにより、ドループ特性生成部による出力電圧の低下を補うように構成することが好ましい。【００１４】
上記構成によれば、電源システムのロードレギュレーション特性を低下させることなく、また、電流バランス端子を設けることもなく、出力電流を均等にすることができる。【００１５】
上記電源システムは、電源装置の出力電流または電源システムの出力電流を検出または取得する出力電流検知部を備え、前記出力電圧補正指令部または前記出力電圧変更指令部は、前記出力電流が大きくなるにともなって前記電源装置の出力電圧が大きくなるように前記出力電圧補正指令値または前記出力電圧変更指令値を設定することにより、前記ドループ特性生成部による出力電圧の低下を補うものであることが好ましい。この構成により、少ない演算量で出力電圧補正指令値または出力電圧変更指令値を設定することができる。【００１６】
前記電源システムの出力電圧を検出する出力電圧検出部を備え、前記出力電圧補正指令部または前記出力電圧変更指令部は、出力電圧を制御量、出力電圧補正指令値または出力電圧変更指令値を操作量としてフィードバック制御するものであることが好ましい。この構成により、出力電圧を高精度に制御できる。【００１７】
前記出力電圧補正指令部または出力電圧変更指令部は、出力電圧補正指令値または出力電圧変更指令値をディザリングしたＤＡ変換またはＰＷＭで発生させることが好ましい。この構成により、出力電圧の変更を高分解能で行うことができる。またディザリングしたＰＷＭ変調波の場合、単なるＰＷＭ変調波を生成し、それを平滑することにより直流電圧を得るようにしたものに比べ、ＰＷＭ変調の周期を短くでき、平滑フィルタによる応答性の低下が抑えられる。
【発明の効果】
【００１８】
本発明によれば、電流バランスのための特別な端子や信号線を必要とせず、少ないデータ通信量でバランスよく並列運転できるようにした電源システムを構成できる。また、ドループ特性生成部による出力電圧の低下を補うように出力電圧を補正することができ、そのことによってロードレギュレーション特性を良好に保つことができる。
【図面の簡単な説明】
【００１９】
【図１】図１は第１の実施形態に係る電源システムの回路図である。
【図２】図２は電源ユニットからの出力電流に対する出力電圧の関係を示す図である。
【図３】図３は出力電圧変更指令値ΔVrefとドループ特性との関係を示す図である。
【図４】図４はマスターとして動作するコントローラ１０Ａおよびスレーブとして動作するコントローラ１０Ｂの、各コントローラ内の回路または機能をブロック化して表した図である。
【図５】図５は第２の実施形態に係る電源システムの回路図である。
【図６】図６はマスターとして動作するコントローラ１０Ａおよびスレーブとして動作するコントローラ１０Ｂの、各コントローラ内の回路または機能をブロック化して表した図である。
【図７】図７は第３の実施形態に係る電源システムの回路図である。
【図８】図８は第４の実施形態に係る電源システムのブロック図である。
【図９】図９は電源システムが備える１つの電源ユニット１００の回路図である。
【図１０】図１０（Ａ）（Ｂ）は第５の実施形態に係る目標値変更部の構成を示す図である。
【図１１】図１１は第６の実施形態に係る目標値変更部に対して与える目標値の電圧信号を発生する構成を示す図である。
【図１２】図１２はコントローラ１０によるディザリングＰＷＭの実現例を示す波形図である。
【図１３】図１３は出力電圧VoとPWMデューティとの関係を示す図である。
【図１４】図１４は第７の実施形態に係る電源システムの各部の波形図である。
【図１５】図１５は、図１４に示した破線で囲んだ部分の拡大図であり、クロック信号とデータ信号の波形図およびデータのパケットを示す図である。
【発明を実施するための形態】
【００２０】
以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付している。各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換または組み合わせが可能であることは言うまでもない。
【００２１】
《第１の実施形態》
図１は第１の実施形態に係る電源システムの回路図である。この電源システム２０１は、複数の電源装置ユニット（以下、単に「ユニット」）１００Ａ，１００Ｂ・・・を備え、それらの入力部および出力部がそれぞれ並列接続されて構成されている。図１では３つめ以降のユニットの図示は省略している。ユニット１００Ａ，１００Ｂ・・・のそれぞれは基本的に同一構成であるが、この例では、ユニット１００Ａがマスター、他のユニット１００Ｂ等はスレーブとして動作する。
【００２２】
ユニット１００Ａを例に挙げると、ユニット１００Ａは、コンバータ部１、ＰＷＭ制御部２、コントローラ１０Ａ、出力電圧検出回路３、出力電流検出回路５、ドループ生成回路６および加算回路７を備えている。コンバータ部１はスイッチ素子Ｑ１、ダイオードＤ１、インダクタＬ１およびキャパシタＣ１を備えて、非絶縁の降圧コンバータ回路を構成している。ＰＷＭ制御部２は、誤差増幅器ＯＰＡＭＰ１，ＰＷＭコンパレータＣＭＰ１、三角波生成回路２１を備えている。
【００２３】
出力電圧検出回路３は抵抗Ｒ１，Ｒ０による分圧回路である。誤差増幅器ＯＰＡＭＰ１は目標値Vrと出力電圧検出回路３の出力電圧とを比較し、誤差電圧をＰＷＭコンパレータＣＭＰ１の非反転端子へ与える。誤差増幅器ＯＰＡＭＰ１の反転入力端と出力端との間には、キャパシタＣ２および抵抗Ｒ２が接続されている。この回路は制御系の発振防止のための位相補償回路として作用する。
【００２４】
三角波生成回路２１はＰＷＭ変調用の三角波信号を発生し、これをＰＷＭコンパレータＣＭＰ１の反転端子へ与える。ＰＷＭコンパレータＣＭＰ１は、非反転端子への入力電圧と三角波信号とを比較することでＰＷＭ変調信号をスイッチ素子Ｑ１へ与える。ＰＷＭ制御部２は本発明に係る「定電圧制御部」に相当する。
【００２５】
ドループ生成回路６はユニット１００Ａの出力電流Ioを検出し、出力電流Ioが大きくなるにともなって出力電圧を小さくする電圧電流特性、すなわちドループ特性をもたせるためのドループ用補正値ΔVoを生成する回路である。加算回路７は、コントローラ１０Ａから出力される出力電圧補正指令値Vmodを基準目標値Vrefに加算し、上記ドループ用補正値ΔVoを減算することで目標値Vrを定める。この目標値Vrが誤差増幅器ＯＰＡＭＰ１の非反転入力端に与えられる。
【００２６】
コントローラ１０ＡはマイクロコントロールユニットMCUで構成されている。コントローラ１０Ａは出力電圧補正指令値Vmodを算出する。コントローラ１０Ａおよび加算回路７は本発明に係る「出力電圧変更部」に相当する。
【００２７】
スイッチ素子Ｑ１は上記ＰＷＭ変調された信号で制御される。スイッチ素子Ｑ１のオン期間にインダクタＬ１に励磁電流が流れ、オフ期間にダイオードＤ１を通して還流電流が流れる。
【００２８】
コントローラ１０Ａはシリアルバス４を介して、通信相手のユニットのコントローラ（１０Ｂ等）に対して、出力電圧補正指令値Vmodを伝送する。コントローラ１０Ａは本発明に係る「出力電圧補正指令部」に相当する。
【００２９】
図２はユニットからの出力電流に対する出力電圧の関係を示す図である。実線はコントローラ１０Ａが定めた出力電圧補正指令値Vmodが或る値であるとき、ドループ生成回路６の作用による特性である。すなわち、出力電流Ioが増大するほど、出力電圧Voは一定勾配で減少する。コントローラ１０Ａが定めた出力電圧補正指令値Vmodが増減すると、それに伴い、図２の破線で示すとおり、上記ドループ特性を示すラインは傾き一定のまま上下にΔVc移動する。すなわち、ドループ特性の傾き自体は変化しないが、所定の出力電流における出力電圧レベルは変化する。上記ΔVcは出力電圧補正指令値Vmodの比例値である。
【００３０】
図３は上記出力電圧補正指令値Vmodとドループ特性との関係を示す図である。上記出力電圧補正指令値Vmodは、この電圧上昇とドループ特性による電圧降下が相殺するように設定する。すなわち、出力電流Ioが増大するほど上記出力電圧補正指令値Vmodを大きくし、図３において電圧一定の破線で示すように、出力電流によらず出力電圧が一定となるようにする。この出力電流に対する上記出力電圧補正指令値Vmodは、Vmod=a・Ioの関係をテーブルまたは関数式でコントローラに設定しておく。
【００３１】
図４はマスターとして動作するコントローラ１０Ａおよびスレーブとして動作するコントローラ１０Ｂの、各コントローラ内の回路または機能をブロック化して表した図である。コントローラ１０Ａにおいて、ＡＤコンバータ１３は、出力電流Ioの大きさを表す電圧信号を入力してディジタルデータに変換する。テーブル１４は、ＡＤコンバータ１３により求められた値を基に、出力電圧補正指令値Vmodを生成する。また、シリアル通信部１２は、この出力電圧補正指令値Vmodをデータとして他のコントローラ（１０Ｂ等）へシリアルバス４を介して伝送する。ＤＡコンバータ１１は出力電圧補正指令値Vmodを電圧信号に変換してユニット１００Ａ内の加算回路７へ出力する。
【００３２】
コントローラ１０Ｂにおいて、シリアル通信部１２はシリアルバス４を介して上記出力電圧補正指令値Vmodを受信し、ＤＡコンバータ１１は出力電圧補正指令値Vmodを電圧信号に変換してユニット１００Ｂ内の加算回路７へ出力する。
【００３３】
コントローラ１０Ａは、出力電流Ioの変動に対応するため、出力電流Ioの検出、出力電圧補正指令値Vmodの算出およびシリアル通信による指令を定期的または断続的に繰り返し行う。
【００３４】
以上に示したように、出力電圧の変更はユニット内の各コントローラが行うのではなく、１つのコントローラが他のコントローラに指令する。すなわち複数のコントローラのうち１つのコントローラが他のコントローラへ出力電圧の変更の指令を行うマスターとなる。マスターはシリアル通信でスレーブへ出力電圧補正指令値Vmodを送信し、これを受信したスレーブは指令値Vmodに基づいて出力電圧を変更する。同時にマスターもスレーブと同様に出力電圧を変更する。上記出力電圧補正指令値Vmodの指令の際はブロードキャスト送信（一斉送信）を用いれば、複数のコントローラへ一斉に指令することができる。また、シリアル通信にエラー検出やエラー訂正を適用することでノイズによるエラーを低減できる。
【００３５】
このように、すべての電源ユニットで出力電圧の変更が同時に行われることにより、すべてのユニットが、同じ傾き及び同じ電圧レベルのドループ特性となる。これにより、各ユニットの出力電流はバランスする。
【００３６】
また、出力電流Ioの変動に応じてドループ特性により出力電圧Voは変動しようとするが、上記出力電圧補正指令値Vmod分の補正により、出力電圧Voの変動は相殺される。
【００３７】
本実施形態によれば、電源システムのロードレギュレーション特性を低下させることなく、また、電流バランス端子を設けることもなく、出力電流を均等にすることができる。また、マスターからスレーブへの片方向通信でよいので、通信回線および通信制御の負荷が小さい。
【００３８】
なお、上記「出力電流」は、マスターのユニット１００Ａの出力電流または電源システム２０１全体の出力電流のいずれであってもよい。電源システム２０１全体の出力電流は、各電源ユニットがコントローラで検出した出力電流を、シリアル通信を介して取得し、それらを合計することで得られる。
【００３９】
本実施形態では、出力電圧を変更するために、ＰＷＭ変調を行う目標値Vrを変更するように構成したが、出力電圧検出回路３側を制御してもよい。例えば、誤差増幅器ＯＰＡＭＰ１の非反転入力端に抵抗を介してＤＡコンバータを接続し、それに制御信号を与えてもよい。
【００４０】
《第２の実施形態》
図５は第２の実施形態に係る電源システムの回路図である。この電源システム２０２は、第１の実施形態と異なり、マスターのコントローラ１０Ａが出力電流ではなく出力電圧を検出する。電源ユニット１００Ａは、出力電圧検出回路８を備えている。コントローラ１０Ａは出力電圧検出回路８の検出信号を入力する。コントローラ１０Ａの機能については次に示す。その他の構成は第１の実施形態と同じである。
【００４１】
図６はマスターとして動作するコントローラ１０Ａおよびスレーブとして動作するコントローラ１０Ｂの、各コントローラ内の回路または機能をブロック化して表した図である。コントローラ１０Ａにおいて、ＡＤコンバータ１３は、出力電圧Voの大きさを表す電圧信号を入力してディジタルデータに変換する。加算回路１５は、目標出力値Vo_refと出力電圧Voとの差（出力電圧誤差）evを求める。位相補償回路１６は、この出力電圧誤差evを基に、出力電圧補正指令値Vmodを生成する。また、シリアル通信部１２は、この出力電圧補正指令値Vmodをデータとして他のコントローラ（１０Ｂ等）へ伝送する。ＤＡコンバータ１１は出力電圧補正指令値Vmodを電圧信号に変換してユニット１００Ａ内の加算回路７へ出力する。
【００４２】
コントローラ１０Ｂにおいて、シリアル通信部１２はシリアルバスを介して上記出力電圧補正指令値Vmodを受信し、ＤＡコンバータ１１は出力電圧補正指令値Vmodを電圧信号に変換してユニット１００Ｂ内の加算回路７へ出力する。
【００４３】
コントローラ１０Ａは、出力電圧Voの変動に対応するため、出力電圧Voの検出、出力電圧補正指令値Vmodの算出およびシリアル通信による指令は定期的または断続的に繰り返し行う。
【００４４】
上記位相補償回路１６は、出力電圧Voを制御量、前記出力電圧補正指令値Vmodを操作量とするフィードバック制御が行われるように伝達関数が定められている。この位相補償回路１６の伝達関数は、K(s) = Kp + KI / s + KDs で表される。ここでKp は比例要素の係数、KIは積分要素の係数、KD は微分要素の係数である。このようにしてPIDのフィードバック制御（またはKDをゼロとしたPIのフィードバック制御）を行うことが好ましい。
【００４５】
本実施形態の場合も、出力電圧の変更はユニット内の各コントローラが行うのではなく、１つのコントローラが他のコントローラに指令する。すなわち複数のコントローラのうち１つのコントローラが他のコントローラへ出力電圧の変更の指令を行うマスターとなる。マスターはシリアル通信でスレーブへ出力電圧補正指令値Vmodを送信し、これを受信したスレーブは指令値Vmodに基づいて出力電圧を変更する。同時にマスターもスレーブと同様に出力電圧を変更する。上記出力電圧補正指令値Vmodの指令の際はブロードキャスト送信を用いれば、複数のコントローラへ一斉に指令をすることができる。また、シリアル通信にエラー検出やエラー訂正を適用することでノイズによるエラーを低減できる。
【００４６】
このように、すべての電源ユニットで出力電圧増加が同時に行われることにより、すべてのユニットが、同じ傾き及び同じ電圧レベルのドループ特性となる。これにより、各ユニットの出力電流はバランスする。
【００４７】
また、出力電流Ioの変動に応じてドループ特性により出力電圧Voは変動しようとするが、上記フィードバック制御により、出力電圧Voは安定化される。
【００４８】
本実施形態によれば、出力電圧がフィードバック制御されるため，出力電圧の精度が高めることができる。
【００４９】
《第３の実施形態》
図７は第３の実施形態に係る電源システムの回路図である。この電源システム２０３は、第１・第２の実施形態と異なり、電源ユニット１００Ａ，１００Ｂ以外に外部コントローラ２０を備えている。また、電源システム２０３の出力電流Ioを検出する出力電流検出回路９を備えている。この外部コントローラ２０の構成は、図４に示したコントローラ１０ＡからＤＡコンバータ１１を除いたものである。外部コントローラ２０は電源システム２０３の出力電流の検出値を入力し、第１の実施形態で示したコントローラ１０Ａと同様の動作を行う。このように、コントローラをユニットの外部に設けてもよい。
【００５０】
また、このコントローラを外部に設ける形態を第２の実施形態で示した電源システムに適用してもよい。すなわち、その場合の外部コントローラは、図６に示したコントローラ１０ＡからＤＡコンバータ１１を除いたものである。この外部コントローラは出力電圧の検出値を入力し、第２の実施形態で示したコントローラ１０Ａと同様の動作を行う。
【００５１】
《第４の実施形態》
図８は第４の実施形態に係る電源システムのブロック図である。この電源システム２０４は、複数の電源ユニット１００を備え、それらの入力部および出力部がそれぞれ並列接続され、構成されている。各電源ユニット１００はコンバータ部とコントローラ１０を備えている。各電源ユニット１００の基本構成は同一であるが、１つの電源ユニットのコントローラ１０がマスターとして動作し、他の電源ユニットのコントローラ１０がスレーブとして動作する。
【００５２】
本実施形態では、マスター動作するコントローラ１０へシリアルバス４１を介して負荷から出力電圧変更指令値ΔVrefが送信され、マスター動作するコントローラ１０はスレーブ動作する複数のコントローラ１０へシリアルバス４２を介して出力電圧変更指令値ΔVrefが送信される。
【００５３】
図９は上記電源システム２０４が備える１つの電源ユニット１００の回路図である。本実施形態の電源システムは、ドループ特性生成部による出力電圧の低下を補う目的とは別に、指令により出力電圧を変更できるようにした電源システムである。本実施形態において、出力電圧変更指令値ΔVrefは、図８において負荷または他の電源ユニットのコントローラ１０から指令された値であるが、ドループ特性生成部による出力電圧の低下を補う目的の出力電圧変更指令値ではない。出力電圧を所定範囲内で任意に設定するための値である。
【００５４】
コントローラ１０は、出力電圧変更指令値ΔVrefに、ドループ特性生成部による出力電圧の低下を補う補正値Vmodおよびキャリブレーション用の補正値Vcalを加算した値である目標値変更量ΔVaを目標値変更部へ与える。これにより出力電圧が変更される。なお、キャリブレーション用の補正値Vcalは、出力電圧変更の精度をより向上させるため、出荷時に工場において書き込まれる値である。
【００５５】
《第５の実施形態》
第５の実施形態では、目標値変更部に対して目標値を与える他の構成例を示す。
【００５６】
図１０（Ａ）（Ｂ）は第５の実施形態に係る目標値変更部の構成を示す図である。図１０（Ａ）の例では、コントローラ１０はＰＷＭ制御部２へ、基準目標値Vrefと出力電圧変更指令値ΔVrefを合計した目標値を出力する。以上に示した各実施形態では、基準目標値Vrefを変更して目標値を定める加算回路７をアナログ回路的に表したが、本実施形態では、この変更をコントローラ１０内でディジタル処理によって行う。
【００５７】
なお、図９に示したように、ドループ用補正値Vmodおよびキャリブレーション用補正値Vcalも考慮する場合には、コントローラ１０は、
Vref＋ΔVref＋Vmod＋Vcal
の演算を行い、その結果をＤＡ変換してアナログ電圧としての目標値を出力すればよい。
【００５８】
図１０（Ｂ）の例では、誤差増幅器ＯＰＡＭＰ１の非反転入力端に基準電圧を印加し、反転入力端に出力電圧検出回路３の検出信号を入力するとともに、この反転入力端への入力電圧に、抵抗を介して目標値の反転信号を重畳する。このように出力電圧の検出値側を変化させてもよい。
【００５９】
なお、図１０（Ａ）（Ｂ）いずれの構成においても、ドループ特性を持たせるためのドループ生成回路６の出力電圧を誤差増幅器ＯＰＡＭＰ１の反転入力端側に入力する構成としてもよい。その場合には、出力電流変化に対する出力電圧変化の方向を逆の関係にする。
【００６０】
《第６の実施形態》
第６の実施形態では、目標値をＰＷＭにより出力する構成例を示す。
【００６１】
図１１は目標値変更部に対して与える目標値の電圧信号を発生する構成を示す図である。図１１に示すコントローラ１０は、ドループ特性を持たせるためのドループ用補正値以外の目標値に相当するＰＷＭ信号を出力する。その出力端子には抵抗ＲおよびコンデンサＣによる平滑回路およびバッファ回路Ｂが接続されている。
【００６２】
目標値の変更を高分解能で行うためには、図１０（Ａ）（Ｂ）に示したＤＡ変換や図１１に示したＰＷＭを高分解能にする必要がある。しかし高分解能なＤＡコンバータやＰＷＭを用いると、コスト高になる。さらに、ＰＷＭおよび平滑回路によって目標値のアナログ信号を発生させると、ＰＷＭの周期を長くしないと所定の電圧分解能が確保できない。そのため、応答性が悪化する。例えば、時間軸上の最小単位が10nsの場合、ＰＷＭ分解能を10段階にするには、ＰＷＭ周期としては100ns必要であり、ＰＷＭ分解能を100段階にするには、ＰＷＭ周期としては1000ns必要である。ＰＷＭ信号は平滑フィルタで平滑されるため、周期が長くなると、それに応じて平滑フィルタの時定数が大きくなり、出力電圧の変更を高速に行えなくなる。
【００６３】
上記問題を解消するため、本実施形態では、上記目標値に相当する信号をディザリングしたＤＡ変換またはＰＷＭにより発生させ、目標値の変更を高分解能で行う。
【００６４】
図１２はコントローラ１０によるディザリングＰＷＭの例を示す波形図である。ここで三角波状に変化する「タイマカウンタ」はコントローラ１０内のタイマカウンタの値、「周期コンペア」はタイマカウンタの値と比較する値であり、タイマカウンタの値は周期コンペアの値に達したときクリアされる。これにより、タイマカウンタの値は三角波状に繰り返し変化する。「デューティコンペア」はタイマカウンタに対する比較対象の値である。この例では、M→M→M+1→M+1→M+1→N→N+1→N+1の順に変位している。「ＤＭＡ転送用メモリ[1]〜[5]」はＤＭＡ（Direct Memory Access）転送用に確保されたメモリの値を示している。「タイマ割り込み」は一定周期で発生される割り込み信号、「ＤＭＡ割り込み」は一定周期で発生されるＤＭＡ転送のための割り込み信号である。この例ではタイマ割り込み５回に１回の割合で発生される。「ＰＷＭ出力」はタイマカウンタの値とデューティコンペアの値との比較結果の２値信号である。
【００６５】
本実施形態のディザリングＰＷＭの動作は次のとおりである。
【００６６】
タイマカウンタは常に一定タイミングでインクリメントされ、周期コンペアと一致するとゼロにクリアされる。
【００６７】
タイマカウンタがデューティコンペア未満であるとＰＷＭ出力をH（ハイ）、デューティコンペア以上であるとＰＷＭ出力はL（ロー）となる。すなわち、デューティコンペアを変化させることでＰＷＭのデューティを変更する。
【００６８】
DMAコントローラは、タイマカウンタがゼロにクリアされると発生するタイマ割り込みをトリガとして、DMA転送用メモリ[1]〜[5]に格納されているデータをデューティコンペアへ順に転送する。
【００６９】
DMAコントローラはDMA転送メモリの個数（またはその整数倍）毎にDMA割り込みを行い、DMA転送用メモリの内容を更新する。
【００７０】
実効デューティの整数部をi、小数部をdで表すと、DMA転送用メモリに格納される値はiまたはi+1であり、iとi+1の数の比はd/10に最も近い値である。例えば、実効デューティが15.6の場合、i=15、d=6であり、DMA転送用メモリには、iが2個、i+1が3個格納される。
【００７１】
図１３は出力電圧VoとＰＷＭデューティとの関係を示す図である。この出力電圧VoとＰＷＭデューティとの関係はテーブルに予め設定されている。例えば、現在の出力電圧Voが12.7Vであり、ドループ用補正値ΔVoが0.3Vになったとき、このドループによる出力電圧の低下を補って、出力電圧を13Vにするためには、ＰＷＭデューティを15.6にする。ＰＷＭデューティが15.6であるときのディザリングＰＷＭの動作は既に示したとおりである。
【００７２】
以上に示したディザリングＰＷＭにより目標値を出力することにより、次のような効果を奏する。
【００７３】
（１）ディザリングをハードウェアで構成しなくてもよいため、特別なハードウェアは不要である。またディザリング周期をソフトウェアで変更できるなど柔軟性が高い。
【００７４】
（２）ＰＷＭ毎に処理を行う必要はないため、ＣＰＵの処理負荷は軽い。
【００７５】
（３）コンバータのスイッチング制御信号を生成するＰＷＭに直接ディザリングを適用すると、コンバータの出力（電圧や電流）にディザリングの影響が現れることがあるのに対し、上記のように、ＰＷＭ制御部２へ与える信号にディザリングを適用する場合には、コンバータの出力の前にＲＣフィルタや制御回路が介在するため、ディザリングの影響は出力に現れない。
【００７６】
なお、コントローラ１０は基準目標値Vrefと出力電圧変更指令値ΔVrefを加算した目標値を発生するものに限らない。例えば、図１、図５、図７に示した出力電圧補正値VmodをディザリングＰＷＭにより発生してもよいし、図９に示した目標値変更量ΔVaをディザリングＰＷＭにより発生してもよい。
【００７７】
以上に示した例はＰＷＭでのディザリングによる高分解能化の例を示したが、ＤＡコンバータで、同様にディザリングにより高分解能化してもよい。すなわち、例えば図１２に示したデータM→M→M+1→M+1→M+1→N→N+1→N+1の順にＤＡ変換した信号を出力し、それを回路で平滑する。
【００７８】
《第７の実施形態》
第７の実施形態では、各電源ユニットのコントローラの同期動作について示す。
【００７９】
図１４は第７の実施形態に係る電源システムの各部の波形図である。電源システムの回路構成は図８に示したとおりである。例えば図８に示した電源システム２０４において、電源ユニット１００のマスター動作するコントローラ１０は負荷と通信〈通信１〉して、負荷から出力電圧変更指令値ΔVrefを受信する。この〈通信１〉はマスター動作するコントローラ１０から一定周期または所定タイミングで行われる。この〈通信１〉はコントローラ１０から負荷への要求、または負荷からコントローラ１０への要求で開始される。
【００８０】
上記〈通信１〉とは別に、〈通信２〉により、出力電圧変更指令値ΔVrefの指令、出力のオン／オフの指令、スレーブ動作するコントローラ１０の情報の取得等が一定周期で行われる。
【００８１】
マスター動作するコントローラ１０はスレーブ動作するコントローラ１０へ〈通信２〉により、出力電圧変更指令値を一斉に与えると、各電源ユニット１００の目標値変更部は、出力電圧変更指令値の通信（受信）が終了した後、目標値を一斉に変更する。このとき、マスター動作するコントローラ１０を含む電源ユニット１００の目標値変更部も、出力電圧変更指令値の通信（送信）が終了した後、目標値を変更する。
【００８２】
図１４において、時刻t1での〈通信２〉で出力電圧変更指令値が変更され、それに伴い、時刻t2で出力電圧Voが変化している。このタイムラグTlは、各電源ユニット１００のコントローラ１０が出力電圧変更指令値の通信が終了した後、目標値変更部が目標値を一斉に変更するまでに要する時間である。この時間は全ての電源ユニット１００について同じであるので、各電源ユニット１００の出力電圧は出力電圧変更指令値に応じて同時に変更される。
【００８３】
図１５は、図１４に示した破線で囲んだ部分の拡大図であり、上記クロック信号とデータ信号の波形図およびデータのパケットを示す図である。この例では、一連のデータ（パケット）は５つのデータバイトで成り立っている。先頭のデータ00はジェネラルコールアドレスであり、全てのスレーブに対するコマンドであることを示す。データ21は出力電圧変更の指令であることを示すコマンドである。これに続く２バイトのコードA101（01A1）は出力電圧変更指令値の値である。最後のデータ22は誤り検出バイトである。
【００８４】
このようにして、出力電圧変更指令に応じて全ての電源ユニット１００が同期して出力電圧Voを変化させるので、電流バランスを保ったまま並列運転ができる。
【００８５】
《他の実施形態》
以上に示した各実施形態では、コンバータ部が非絶縁の降圧コンバータ回路である例を示したが、コンバータ部は昇圧コンバータや昇降圧コンバータであってもよい。また絶縁トランスを用いた絶縁型であってもよい。
【００８６】
また、以上に示した各実施形態では、定電圧制御部を誤差増幅器および受動素子の組み合わせで構成したアナログ制御の例を示したが、これをＭＣＵで処理するディジタル制御としてもよい。
【００８７】
また、図１，５，７等では、電源装置の通信部が複数線のバスラインを介して通信する例を示したが、通信に用いる線数は単線であってもよい。また、シリアルバスを用いた通信に限らない。
【符号の説明】
【００８８】
Ｃ１…キャパシタ
ＣＭＰ１…ＰＷＭコンパレータ
Ｄ１…ダイオード
Ｌ１…インダクタ
ＯＰＡＭＰ１…誤差増幅器
Ｑ１…スイッチ素子
１…コンバータ部
２…ＰＷＭ制御部
３…出力電圧検出回路
４…シリアルバス
５…出力電流検出回路
６…ドループ生成回路
７…加算回路
８…出力電圧検出回路
９…出力電流検出回路
１０Ａ，１０Ｂ…コントローラ
１１…ＤＡコンバータ
１２…シリアル通信部
１３…ＡＤコンバータ
１４…テーブル
１５…加算回路
１６…位相補償回路
２０…外部コントローラ
２１…三角波生成回路
４１，４２…シリアルバス
１００Ａ，１００Ｂ…電源ユニット
２０１〜２０４…電源システム
【図１】
2015050093.tif 000003
【図２】
2015050093.tif 000004
【図３】
2015050093.tif 000005
【図４】
2015050093.tif 000006
【図５】
2015050093.tif 000007
【図６】
2015050093.tif 000008
【図７】
2015050093.tif 000009
【図８】
2015050093.tif 000010
【図９】
2015050093.tif 000011
【図１０】
2015050093.tif 000012
【図１１】
2015050093.tif 000013
【図１２】
2015050093.tif 000014
【図１３】
2015050093.tif 000015
【図１４】
2015050093.tif 000016
【図１５】
2015050093.tif 000017
【国際調査報告】
2015050093.tif 000018
2015050093.tif 000019