(57)【要約】  電動モータ（２）と、このモータを駆動する制御ユニット（１）とから構成され、モータ（２）は単一のロータ（２３）に独立した２組のコイル巻線群を備えたステータ（２０）を有し、制御ユニット（１）は、各種情報を入力する入力回路（１２）、モータ（２）のコイル巻線群を駆動するための出力回路、入力回路（１２）からの情報に基づき制御量を演算し、出力回路へ制御信号を出力するＭＰＵ（１０ａ、１０ｂ）から主に構成され、これらは独立に２個ずつ有し、モータの巻線群にそれぞれ電流を供給、オフできるように構成され、ＭＰＵにはそれぞれ内蔵されたＣＰＵ（１０ｃ、１０ｄ）を有し、所定周期をトリガ信号とするトリガ回路（１７）を有し、両ＣＰＵはトリガ信号に従って少なくとも制御指令を同期化して出力するように構成されている。
2016135840.tif 000002
【特許請求の範囲】
【請求項１】
電動モータと、このモータを駆動する制御ユニットとを備えた電動駆動装置であって、  前記電動モータは、単一のロータと、独立した２組のステータ巻線群を備えたステータとを有し、  前記制御ユニットは、演算に用いる複数の情報を入力する入力回路と、前記ステータ巻線群を駆動するための独立した２組の出力回路と、前記入力回路に入力された情報に基づき演算した制御量に基づく制御信号を出力回路へ出力する２組のマイクロプロセッシングユニットとを備え、  前記２組の出力回路は、少なくとも前記電動モータの前記２組のステータ巻線群に夫々電流を供給し、又は電流の供給をオフできるように構成され、  前記２組のマイクロプロセッシングユニットは、夫々ＣＰＵを内蔵しており、且つ互いに相手側のマイクロプロセッシングユニットとの間で通信を行ない得るように構成され、少なくとも前記２組の出力回路と前記２組のステータ巻線群の異常を検出する異常検出機能を有し、一方の前記出力回路又は一方のステータ巻線に異常が検出されたときは、少なくとも、他方の正常側の前記出力回路又は他方の正常側の前記ステータ巻線群により制御を継続するように構成され、  前記２組のマイクロプロセッシングユニットに内蔵された夫々のＣＰＵは、トリガ回路から出力される所定周期のトリガ信号に基づいて、２組の前記出力回路に少なくとも制御指令を同期化して出力する、ことを特徴とする電動駆動装置。
【請求項２】
前記制御指令は、前記ステータ巻線群に電流を供給するためのＰＷＭ信号の周期と同一の周期で出力される、ことを特徴とする請求項１に記載の電動駆動装置。
【請求項３】
前記トリガ回路から出力される前記トリガ信号は、単一のクロック信号により構成され、前記夫々のＣＰＵを駆動するクロック信号とは別のクロック信号により作成されるか、若しくは前記夫々のＣＰＵのうちの一方のＣＰＵから定期的に出力されるクロック信号に基づいて作成される、ことを特徴とする請求項１又は２に記載の電動駆動装置。
【請求項４】
前記制御指令は、前記トリガ回路から出力される前記トリガ信号の周期の整数倍に作成されたタイマ周期毎に、演算されると共にその演算された制御指令が格納される、ことを特徴とする請求項１から３のうちの何れか一項に記載の電動駆動装置。
【請求項５】
前記夫々のＣＰＵは、所定周期で処理されるメインフローと、このメインフローより早い所定周期で処理されるサブフローとを有し、  前記メインフローによる処理と前記サブフローによる処理毎に前記夫々のＣＰＵの同期をとるように構成されている、ことを特徴とする請求項１から４のうちの何れか一項に記載の電動駆動装置。
【請求項６】
前記トリガ回路は複数個設けられ、  前記夫々のＣＰＵは、前記夫々の前記入力回路から入力される複数の情報のうち、特定の情報を前記トリガ回路のトリガ信号の周期に同期して入力され、この入力情報を基に前記出力回路への制御指令を出力する、ことを特徴とする請求項１から５のうちの何れか一項に記載の電動駆動装置。
【請求項７】
２組のマイクロプロセッシングユニットは、夫々情報入力用メモリを有し、前記トリガ回路から前記出力回路へ出力されるトリガ信号の周期よりも遅い周期のトリガ信号の周期毎に、前記複数の情報のうちの特定の情報を前記情報入力用メモリに取り込み、前記出力回路への前記制御指令の出力を、最も早い周期のトリガ信号の周期毎に出力する、ことを特徴とする請求項１から６のうちの何れか一項に記載の電動駆動装置。
【請求項８】
前記２組のマイクロプロセッシングユニットは、共有メモリを有し、この共有メモリに前記複数の情報のうちの特定の情報を取り込む、ことを特徴とする請求項１から６のうちの何れか一項に記載の電動駆動装置。
【請求項９】
前記２組のステータ巻線群は、相互間に電気的結合を殆ど有さず、各ステータ巻線毎に独立して電流が供給され若しくは電流の供給がオフされる、ことを特徴とする請求項１から５のうちの何れか一項に記載の電動駆動装置。
【請求項１０】
前記２組のステータ巻線群は、集中巻きにより構成されている、ことを特徴とする請求項９に記載の電動駆動装置。
【請求項１１】
前記２組のステータ巻線群は、相互間に電気的結合を有し、各ステータ巻線群毎に独立して電流が供給され若しくは電流の供給がオフされる、ことを特徴とする請求項１から８のうちの何れか一項に記載の電動駆動装置。
【請求項１２】
前記２組のステータ巻線群は、分布巻きにより構成されている、ことを特徴とする請求項１１に記載の電動駆動装置。
【請求項１３】
車両のステアリング系の操舵トルクを補助するトルクを発生する電動パワーステアリング装置であって、  請求項１から１２のうちの何れか一項に記載の電動駆動装置により前記操舵トルクを補助するトルクを発生させる、ことを特徴とする電動パワーステアリングの制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】  この発明は、制御ユニットの冗長系を考慮して複数のマイクロプロセッサユニット（以下、ＭＰＵと称する）を有する電動駆動装置に関し、特にその出力制御量を複数のＭＰＵが互いに協働して制御するようにした電動駆動装置、及びその電動駆動装置を用いた電動パワーステアリング措置に関するものである。
【背景技術】
【０００２】  周知のように、モータを駆動源として非駆動対象を駆動する電動駆動装置として、例えば車両に搭載される電動パワーステアリング装置が存在する。この電動パワーステアリング装置は、車両の運転者がステアリングに加えた操舵トルクに対応した出力トルクをモータに発生させるように制御ユニットによりモータを駆動し、このモータの出力トルクをアシストトルクとしてステアリングシャフトに加えて運転者の操舵をアシストする装置である。【０００３】  電動パワーステアリング装置のモータを制御する制御ユニットは、通常、三相インバータ回路を備えている。三相インバータ回路は、Ｕ相、Ｖ相、及びＷ相の高圧側スイッチング素子と、Ｕ相、Ｖ相、及びＷ相の低圧側スイッチング素子とを備え、各相毎に高圧側スイッチング素子と低圧側スイッチング素子とを直列接続して各相のスイッチングアームを構成している。そして、各相のスイッチングアームの高圧側スイッチング素子は直流電源の高圧側端子に接続され、各相のスイッチングアームの低圧側スイッチング素子は直流電源の低圧側、つまり車両の接地電位部に接続される。三相インバータの各相の出力端子は、前述の各相のスイッチングアームの高圧側スイッチング素子と低圧側スイッチング素子との直列接続点から導出される。【０００４】  一方、電動パワーステアリング装置のモータは、例えば三相ブラシレスモータにより構成され、そのステータに設けられた三相のステータ巻線の各相の入力端子は、三相インバータ回路の前述の各相の出力端子に接続される。このような三相モータは、通常、永久磁石からなる複数の磁極を有するロータを備えている。【０００５】  前述の三相インバータ回路の各相のスイッチングアームの高圧側スイッチング素子と低圧側スイッチング素子は、所定のパターンに基づいてオン／オフ制御され、前述の出力端子から三相電力を出力する。電動パワーステアリング装置のモータは、そのステータ巻線が三相インバータ回路から出力された三相電力により付勢されることで回転磁界を発生し、複数の磁極を有するロータを回転させ、ロータの出力軸から所定のアシストトルクとしての出力トルクを発生する。【０００６】  車輛に搭載される電動パワーステアリング装置の場合、車両の安全確保の観点から故障に対する十分な対応策を講じることが要求される。又、電動パワーステアリング装置は、モータの出力トルクのトルクリップルに敏感に反応するので、運転の快適性の観点からモータの出力トルクは脈動することなく円滑であることが要求される。【０００７】  従来の電動パワーステアリング装置の例として、一つのモータに２組のステータ巻線を有し、この２組のステータ巻線を独立に制御できるインバータ回路を２組有した制御ユニットを備えた電動パワーステアリング装置が存在する。この従来の電動パワーステアリング装置に於ける制御ユニットは、夫々セントラルプロセッシングユニット（Central  Processing  Unit：以下、ＣＰＵと称する）を備えた２個のマイクロプロセッシングユニット（Micro  Processing  Unit：以下、ＭＰＵと称する）を有し、これ等のＭＰＵを互いに協働するように駆動して２組のインバータ回路を制御し、一方のインバータ回路に異常が発生したときには、正常に動作している他方のインバータ回路のみでモータの駆動を継続させるように構成され、更に、制御ユニットの２組のインバータ回路以外に、故障に備えて２重系の冗長な制御システムを備えている（例えば、特許文献１参照）。【０００８】  又、前述したように電動パワーステアリング装置は、モータの出力トルクのトルクリップルに敏感に反応するので、モータのステータ巻線に流れる電流（以下、単に、モータ電流と称する）を検出する電流センサの電流検出精度を高くして、モータ電流の高精度なフィードバック制御を行なう必要がある。しかしながら、三相インバータ回路に於いて、三相のうちの最大の電流が流れている相の低電位側スイッチング素子のオン時間が、電流センサによる電流検出時間より短い場合があり、電流センサから十分な精度の電流検出値が得られないことがある。【０００９】  そこで、三相の各相の電流の和が「０」であることを利用して、他の２つの相の電流検出値から最大の電流が流れている相の電流検出値を推定する場合がある。しかしながら、最大の電流が流れている相のスイッチング素子がスイッチングを行なうと、そのスイッチングによるノイズにより他の２相の電流検出値の精度が低下することがある。そこで、最大の電流が流れている相以外の他の２つの相の電流を検出するときに、最大の電流が流れている相の高電位側スイッチング素子をオンとし低電位側スイッチング素子をオフとしたままの状態に保持し、他の２相の電流検出値に前述のスイッチングによるノイズの影響を低減するようにした技術が既に開示されている（例えば、特許文献２参照）。【００１０】  又、複数組のステータ巻線を有する交流回転電機に於いて、複数組のステータ巻線間の相互インダクタンスが存在する場合には、一方のステータ巻線の電流が他方のステータ巻線の電流に影響を及ぼすため、夫々のステータ巻線の電流、電圧、及びトルクが振動的になり易くなる。【００１１】  そこで、例えば、交流回転電機の回転２軸座標系上で、並列接続された複数組のインバータの各出力電流の平均値と平均電流指令値との偏差に基づいて平均電圧指令値を求めると共に各インバータの出力電流の差と差電流指令値との偏差に基づいて差電圧指令値を求め、この回転２軸座標系上の平均電圧指令値及び差電圧指令値を各ステータ巻線の電圧指令値に戻し、この電圧指令値に基づいて各ステータ巻線の電圧を制御することにより、不平衡電流を低減するようにした、従来の電動機制御装置が開示されている（例えば、特許文献３参照）。この従来の装置では、複数組のインバータの平均電流値と差電流値に基づいて各巻線組の電圧を制御することで、各巻線組間の非干渉化を図るようにしている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特許第３８３９３５８号公報
【特許文献２】特許第５３９６９４８号公報
【特許文献３】特許第２６１４７８８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】  特許文献１に開示された従来のパワーステアリング装置に於いては、制御ユニットに設けられた２個のＭＰＵを協働するように駆動して２組のインバータ回路を制御するとしているが、制御ユニットの演算手段の主要部である２個のＭＰＵをどのように協働駆動して２組のインバータ回路を制御するかについては不明である。特許文献１に開示された従来の電動パワーステアリング装置に於いて、仮に周知の制御方法を踏襲したような場合は、２個のＭＰＵを協働駆動して２組のインバータ回路を制御する制御方法とは言えず、２組のインバータ回路の相互干渉等によりモータのトルクリップルが増大し、モータの回転力の低下を引き起こす可能性があった。【００１４】  従って、特許文献１に開示された従来の電動パワーステアリング装置は、モータの出力軸が単一であるにもかかわらずモータの出力軸に回転力を発生させることができる２組のステータ巻線が存在するために、この２組のステータ巻線に供給する夫々の電流の値、及び夫々の電流間の位相差を正確に考慮して制御される必要がある。特に、制御ユニットに於ける制御量演算の主要部であるＭＰＵが独立して２個存在するために、この２個のＭＰＵの個々の独立した制御と２個のＭＰＵ間の協働した制御とを行なうための工夫が必要である。ＭＰＵを１個としてソフトウエア上のみで２重系統とすることもできるが、１系統が故障しても電動パワーステアリング装置の制御をできるかぎり継続するという目的のためには、ＭＰＵを１個しか備えていない場合とＭＰＵを２個備えている場合とでは、異常時の対応に大きな差異が生じることになるので、ＭＰＵを複数個、特に２個を保有する方が安全性が高い。但し、１個のパッケージに２個のコアからなる形態のＭＰＵは、２個のＭＰＵと見做すことができる。【００１５】  特許文献２に開示された従来の電動パワーステアリング装置では、最大の電流が流れている相以外の他の２つの相の電流を検出するときに、最大の電流が流れている相の高電位側スイッチング素子をオンとし低電位側スイッチング素子をオフとしたままの状態に保持し、他の２相の電流検出値に前述のスイッチングによるノイズの影響を低減するようにしている。【００１６】  しかしながら、２組のステータ巻線がある場合には、一方のステータ巻線を制御する制御装置のスイッチングノイズに加えて、他方のステータ巻線を制御する制御装置のスイッチングノイズの影響をも考慮する必要がある。つまり、一方のステータ巻線の電流を検出しているときに、他方のステータ巻線を制御する制御装置がスイッチング素子のオン／オフを切り替えるようなタイミング設定となっていれば、２組のステータ巻線の夫々の制御装置で特許文献２に開示されたような変調方式を実施していても、他方のステータ巻線の制御装置のスイッチングノイズの影響を受けて一方のステータ巻線の電流検出の精度が悪化することとなる。【００１７】  又、特許文献３に開示された電動機制御装置では、前述したように、回転２軸座標系上の平均電圧指令値及び差電圧指令値を各ステータ巻線の電圧指令値に戻し、この電圧指令値に基づいて各ステータ巻線の電圧を制御することにより、不平衡電流を低減すると共に、複数組のインバータの各��力電流の平均電流値と差電流値に基づいて各組のステータ巻線の電圧を制御することで、各ステータ巻線間の非干渉化を図るようにしている。しかしながら、一方のステータ巻線の電流検出のタイミングと他方のステータ巻線の電流検出のタイミングとに大きなずれがある場合には、異なるタイミング、つまり意味合いの異なる各組の電流値から得た平均電流値あるいは差電流値を用いて電圧指令値を得ることになるため、所望の非干渉化を達成することができなくなる。【００１８】  更に、特許文献３による電動機制御装置によれば、平均電圧指令値と差電圧指令値とから各組のステータ巻線の電圧指令値を求めているため、別のタイミングの平均電圧指令値と差電圧指令値を用いると本来必要とする電圧指令値にはならず、その結果、各インバータから出力される電流をフィードバックしても精度の高いフィードバック制御を得ることができず、トルクリプルや騒音といった現象が表れることになる。そして、制御ユニットに２個のＭＰＵを協働するように駆動して２組のインバータ回路を制御する場合、２個のＭＰＵに入ってくる電流指令値が異なると、同じ電流検出値を用いて電圧指令値を演算していても各ＭＰＵにより演算された電圧指令値は当然異なるものとなり、所望の制御をすることが出来なくなる。【００１９】  この発明は、前述のような従来の装置の課題を解決するためになされたもので、２組のステータ巻線に対応する２組のＭＰＵの協働によりモータを駆動すると共に、一方のＭＰＵを含む制御系の異常時には、他方のＭＰＵを含む正常な制御系のみで各ステータ巻線の独立制御を容易に継続することができる電動駆動装置を提供することを目的とする。【００２０】  又、この発明は、２組のステータ巻線に対応する２組のＭＰＵの協働によりモータを駆動すると共に、一方のＭＰＵを含む制御系の異常時には、他方のＭＰＵを含む正常な制御系のみで各ステータ巻線の独立制御を容易に継続することができる電動駆動装置を用いて、車両のステアリング系の操舵トルクを補助するトルクを発生させるようにした電動パワーステアリング装置を提供することを目的とする。
【課題を解決するための手段】
【００２１】  この発明による電動駆動装置は、  電動モータと、このモータを駆動する制御ユニットとを備えた電動駆動装置であって、  前記電動モータは、単一のロータと、独立した２組のステータ巻線群を備えたステータとを有し、  前記制御ユニットは、演算に用いる複数の情報を入力する入力回路と、前記ステータ巻線群を駆動するための独立した２組の出力回路と、前記入力回路に入力された情報に基づき演算した制御量に基づく制御信号を出力回路へ出力する２組のマイクロプロセッシングユニットとを備え、  前記２組の出力回路は、少なくとも前記電動モータの前記２組のステータ巻線群に夫々電流を供給し、又は電流の供給をオフできるように構成され、  前記２組のマイクロプロセッシングユニットは、夫々ＣＰＵを内蔵しており、且つ互いに相手側のマイクロプロセッシングユニットとの間で通信を行ない得るように構成され、少なくとも前記２組の出力回路と前記２組のステータ巻線群の異常を検出する異常検出機能を有し、一方の前記出力回路又は一方のステータ巻線に異常が検出されたときは、少なくとも、他方の正常側の前記出力回路又は他方の正常側の前記ステータ巻線群により制御を継続するように構成され、  前記２組のマイクロプロセッシングユニットに内蔵された夫々のＣＰＵは、トリガ回路から出力される所定周期のトリガ信号に基づいて、２組の前記出力回路に少なくとも制御指令を同期化して出力する、ことを特徴とするものである。【００２２】  又、この発明による電動パワーステアリング装置は、  車両のステアリング系の操舵トルクを補助するトルクを発生する電動パワーステアリング装置であって、  上記に記載の電動駆動装置により前記操舵トルクを補助するトルクを発生させる、ことを特徴とする。
【発明の効果】
【００２３】  この発明による電動駆動装置によれば、２組のステータ巻線に対応する２組のＭＰＵの協働によりモータを駆動すると共に、一方のＭＰＵを含む制御系の異常時には、他方のＭＰＵを含む正常な制御系のみで各ステータ巻線の独立制御を容易に継続することができる。【００２４】  又、この発明による電動パワーステアリング装置によれば、２組のステータ巻線に対応する２組のＭＰＵの協働によりモータを駆動すると共に、一方のＭＰＵを含む制御系の異常時には、他方のＭＰＵを含む正常な制御系のみで各ステータ巻線の独立制御を容易に継続することができる電動パワーステアリング装置を得ることができる。
【図面の簡単な説明】
【００２５】
【図１】この発明の実施の形態１による電動駆動装置の回路構成図である。
【図２Ａ】この発明の実施の形態１による電動駆動装置に於ける、モータの横断面図である。
【図２Ｂ】この発明の実施の形態１による電動駆動装置に於ける、モータのステータ巻線を示す回路図である。
【図３Ａ】この発明の実施の形態１による電動駆動装置に於ける、ＭＰＵを含む制御回路部の構成図である。
【図３Ｂ】この発明の実施の形態１による電動駆動装置に於ける、ＭＰＵを含む制御回路部の変形例を示す構成図である。
【図４】この発明の実施の形態１による電動駆動装置に於ける、ＣＰＵの動作を示すメインフローチャートである。
【図５Ａ】この発明の実施の形態１による電動駆動装置に於ける、ＣＰＵの動作を示すサブフローチャートである。
【図５Ｂ】この発明の実施の形態１による電動駆動装置に於ける、ＣＰＵの動作を示すサブフローチャートである。
【図５Ｃ】この発明の実施の形態１による電動駆動装置に於ける、ＣＰＵの動作を示すサブフローチャートである。
【図６Ａ】この発明の実施の形態２による電動駆動装置に於ける、モータの横断面図である。
【図６Ｂ】この発明の実施の形態２による電動駆動装置に於ける、モータのステータ巻線を示す説明図である。
【図７】この発明の実施の形態２による電動駆動装置に於ける、ＭＰＵを含む制御回路部の構成図である。
【図８】この発明の実施の形態２による電動駆動装置に於ける、ＣＰＵの動作を示すメインフローチャートである。
【図９Ａ】この発明の実施の形態２による電動駆動装置に於ける、ＣＰＵの動作を示すサブフローチャートである。
【図９Ｂ】この発明の実施の形態２による電動駆動装置に於ける、ＣＰＵの動作を示すサブフローチャートである。
【図１０】この発明の実施の形態２による電動駆動装置に於ける、ＣＰＵの動作を示すサブフローチャートである。
【発明を実施するための形態】
【００２６】実施の形態１．  以下、この発明の実施の形態１による電動駆動装置について、図に基づいて詳細に説明する。図１は、この発明の実施の形態１による電動駆動装置の回路構成図であって、電動駆動装置が電動パワーステアリング装置として構成されている場合を示している。図１に於いて、電動パワーステアリング装置１００は、制御ユニット１と、三相ブラシレスモータ等により構成された電動モータ（以下、単に、モータと称する）２と、制御回路部４と、第１の回転センサ９ａと、第２の回転センサ９ｂとを備えている。
【００２７】  制御ユニット１は、同様に構成された二重の冗長系を備えており、第１のＭＰＵ１０ａと第２のＭＰＵ１０ｂを搭載した制御回路部４と、第１のインバータ回路３ａと、第２のインバータ回路３ｂと、第１のインバータ回路３ａの高圧側直流端子に直列に接続された第１の電源用リレー５ａと、第２のインバータ回路３ｂの高圧側直流端子に直列に接続された第２の電源用リレー５ｂとを備えている。第１のインバータ回路３ａと第２のインバータ回路３ｂは、夫々、三相ブリッジ回路により構成された三相インバータ回路である。制御ユニット１は、車両に搭載されたバッテリ６から直流電源が供給され、又、イグニッションスイッチ７によりバッテリ６から電源回路１３を介して制御回路部４に直流電源が投入される。更に、例えばハンドルの近傍に搭載された操舵トルクを検出するトルクセンサや、車両の走行速度を検出する速度センサ等の情報がセンサ８から制御回路部４に入力される。
【００２８】  第１のインバータ回路３ａは、互いに並列接続されたＵ相アームとＶ相アーム及びＷ相アームを備える。Ｕ相アームは、Ｕ相上アームとＵ相下アームとの直列接続体により構成され、Ｖ相アームは、Ｖ相上アームとＶ相下アームとの直列接続体により構成され、Ｗ相アームは、Ｗ相上アームとＷ相下アームとの直列接続体により構成されている。
【００２９】  第１のインバータ回路３ａに於いて、Ｕ相上アームはＵ相上アーム用スイッチング素子３１Ｕを備え、Ｕ相下アームはＵ相下アーム用スイッチング素子３２Ｕを備え、Ｖ相上アームはＶ相上アーム用スイッチング素子３１Ｖを備え、Ｖ相下アームはＶ相下アーム用スイッチング素子３２Ｖを備え、Ｗ相上アームはＷ相上アーム用スイッチング素子３１Ｗを備え、Ｗ相下アームはＷ相下アーム用スイッチング素子３２Ｗを備えている。
【００３０】  又、第１のインバータ回路３ａに於いて、電流検出用のシャント抵抗３３Ｕ、３３Ｖ、及び３３Ｗは、Ｕ相下アーム用スイッチング素子３２ＵとＶ相下アーム用スイッチング素子３２ＶとＷ相下アーム用スイッチング素子３２Ｗに夫々直列接続されている。ノイズ抑制用コンデンサ３０Ｕ、３０Ｖ、及び３０Ｗは、夫々Ｕ相アーム、Ｖ相アーム、及びＷ相アームに並列に接続されている。尚、シャント抵抗は三相の全ての相に配置するのではなく、三相のうちの特定の２つの相、又はバッテリラインの母線に１個配置するものであってもよい。
【００３１】  第２のインバータ回路３ｂは、第１のインバータ回路３ａと同様に、互いに並列接続されたＵ相アームとＶ相アーム及びＷ相アームを備える。Ｕ相アームは、Ｕ相上アームとＵ相下アームとの直列接続体により構成され、Ｖ相アームは、Ｖ相上アームとＶ相下アームとの直列接続体により構成され、Ｗ相アームは、Ｗ相上アームとＷ相下アームとの直列接続体により構成されている。
【００３２】  第２のインバータ回路３ｂに於いて、Ｕ相上アームはＵ相上アーム用スイッチング素子３６Ｕを備え、Ｕ相下アームはＵ相下アーム用スイッチング素子３７Ｕを備え、Ｖ相上アームはＶ相上アーム用スイッチング素子３６Ｖを備え、Ｖ相下アームはＶ相下アーム用スイッチング素子３７Ｖを備え、Ｗ相上アームはＷ相上アーム用スイッチング素子３６Ｗを備え、Ｗ相下アームはＷ相下アーム用スイッチング素子３７Ｗを備えている。
【００３３】  又、第２のインバータ回路３ｂに於いて、電流検出用のシャント抵抗３８Ｕ、３８Ｖ、及び３８Ｗは、Ｕ相下アーム用スイッチング素子３７ＵとＶ相下アーム用スイッチング素子３７ＶとＷ相下アーム用スイッチング素子３７Ｗに夫々直列接続されている。ノイズ抑制用コンデンサ３５Ｕ、３５Ｖ、及び３５Ｗは、夫々Ｕ相アーム、Ｖ相アーム、及びＷ相アームに並列に接続されている。尚、シャント抵抗は三相の全ての相に配置するのではなく、三相のうちの特定の２つの相、又はバッテリラインの母線に１個配置するものであってもよい。
【００３４】  モータ２は、ステータに、第１のステータ巻線２ａと第２のステータ巻線２ｂとの２組のステータ巻線を備えている。第１のステータ巻線２ａは、Δ結線されたＵ１相巻線、Ｖ１相巻線、及びＷ１相巻線からなる三相ステータ巻線により構成されている。第２のステータ巻線２ｂは、Δ結線されたＵ２相巻線、Ｖ２相巻線、及びＷ２相巻線からなる三相ステータ巻線により構成されている。モータ２のロータ（図１には図示されていない）は、後述するように永久磁石からなる複数個の界磁磁極を備えている。
【００３５】  尚、モータ２は、三相デルタ結線のステータ巻線を備えたブラシレスモータである必要はなく、スター結線された三相ステータ巻線を備えていてもよく、更に、三相に限らず、それ以外の多相モータであってもよい。
【００３６】  第１のステータ巻線２ａのＵ１相巻線とＶ１相巻線の相互接続点は、Ｕ相モータリレー用スイッチング素子３４Ｕを介して第１のインバータ回路３ａのＵ相上アーム用スイッチング素子３１ＵとＵ相下アーム用スイッチング素子３２Ｕとの相互接続点に接続されている。第１のステータ巻線２ａのＶ１相とＷ１相の相互接続点は、Ｖ相モータリレー用スイッチング素子３４Ｖを介して第１のインバータ回路３ａのＶ相上アーム用スイッチング素子３１ＶとＶ相下アーム用スイッチング素子３２Ｖとの相互接続点に接続されている。第１のステータ巻線２ａのＷ１相巻線とＵ１相巻線の相互接続点は、Ｗ相モータリレー用スイッチング素子３４Ｗを介して第１のインバータ回路３ａのＷ相上アーム用スイッチング素子３１ＷとＷ相下アーム用スイッチング素子３２Ｗとの相互接続点に接続されている。
【００３７】  第２のステータ巻線２ｂ１のＵ２相巻線とＶ２相巻線の相互接続点は、Ｕ相モータリレー用スイッチング素子３９Ｕを介して第２のインバータ回路３ｂのＵ相上アーム用スイッチング素子３６ＵとＵ相下アーム用スイッチング素子３７Ｕとの相互接続点に接続されている。第２のステータ巻線２ｂのＶ２相巻線とＷ２相巻線の相互接続点は、Ｖ相モータリレー用スイッチング素子３９Ｖを介して第２のインバータ回路３ｂのＶ相上アーム用スイッチング素子３６ＶとＶ相下アーム用スイッチング素子３７Ｖとの相互接続点に接続されている。第２のステータ巻線２ｂのＷ２相巻線とＵ２相巻線の相互接続点は、Ｗ相モータリレー用スイッチング素子３９Ｗを介して第２のインバータ回路３ｂのＷ相上アーム用スイッチング素子３６ＷとＷ相下アーム用スイッチング素子３７Ｗとの相互接続点に接続されている。
【００３８】  第１のインバータ回路３ａの正極側直流端子３ａｐは、スイッチング素子により構成された第１の電源用リレー５ａと、平滑用リアクトル４１と平滑用コンデンサ４２からなる平滑回路４０と、を介して車両に搭載されたバッテリ６の正極側端子に接続されている。同様に、第２のインバータ回路３ｂの正極側直流端子３ｂｐは、スイッチング素子により構成された第２の電源用リレー５ｂと前述の平滑回路４０を介して車両に搭載されたバッテリ６の正極側端子に接続されている。第１のインバータ回路３ａの負極側直流端子３ａｎ、及び第２のインバータ回路３ｂの負極側直流端子３ｂｎは、夫々車両の接地電位部位を介してバッテリ６の負極側端子に接続されている。
【００３９】  尚、第１の電源用リレー５ａのスイッチンング素子を、第１のインバータ回路３ａに包含させるように構成してもよく、又、第２の電源用リレー５ｂのスイッチンング素子を、第２のインバータ回路３ｂに包含させるように構成してもよい。
【００４０】  第１のインバータ回路３ａと第２のインバータ回路３ｂは、同一の回路構成を有しており、モータ２の第１のステータ巻線２ａと第２のステータ巻線２ｂに夫々独立に電流を供給することが出来るように構成されている。
【００４１】  制御回路部４は、イグニッションスイッチ７を介してバッテリ６の正極側端子に接続された電源回路１３と、第１のＭＰＵ１０ａと、第２のＭＰＵ１０ｂと、第１の駆動回路１１ａと、第２の駆動回路１１ｂと、センサ８からの各種情報が入力される入力回路１２と、制御回路部４等の異常時に、ランプ等の報知手段１５を動作させる報知出力回路１６とを備えている。
【００４２】  第１の駆動回路１１ａは、第１のインバータ回路３ａの各スイッチング素子３１Ｕ、３１Ｖ、３１Ｗ、３２Ｕ、３２Ｖ、３２Ｗに駆動信号を与えてこれ等のスイッチング素子を駆動する。第２の駆動回路１１ｂは、第２のインバータ回路３ｂの各スイッチング素子３６Ｕ、３６Ｖ、３６Ｗ、３７Ｕ、３７Ｖ、３７Ｗに駆動信号を与えてこれ等のスイッチング素子を駆動する。
【００４３】  センサ８は後述する各種センサを総合して表示しているものであり、このセンサ８からの情報は、ハンドルの近傍に搭載された操舵トルクを検出するトルクセンサや、車両の走行速度を検出する速度センサ等の情報、第１のインバータ回路３ａのシャント抵抗３３Ｕ、３３Ｖ、３３Ｗの両端間の電位差、第２のインバータ回路３ｂのシャント抵抗３８Ｕ、３８Ｖ、３８Ｗの両端間の電位差、モータ２の第１のステータ巻線２ａの端子電圧、及び第２のステータ巻線２ｂの端子電圧等を含むものであり、センサ８からこれ等の情報が入力回路１２に伝達され、入力回路１２から第１のＭＰＵ１０ａ、及び第２のＭＰＵ１０ｂに伝達される。
【００４４】  第１のＭＰＵ１０ａは、入力回路１２から伝達されたセンサ８からの情報に基づいて、モータ２の第１のステータ巻線２ａに供給するための目標電流値を演算すると共に、この演算した目標電流値と第１のインバータ回路３ａのシャント抵抗３３Ｕ、３３Ｖ、３３Ｗの両端間の電位差に基づく電流検出値との偏差を演算し、その偏差に基づいていわゆるフィードバック制御を行うように第１の駆動回路１１ａと第１のインバータ回路３ａとからなる第１の出力回路の出力を制御することで、所望のモータ電流を第１のステータ巻線２ａに供給する。
【００４５】  第２のＭＰＵ１０ｂは、入力回路１２から伝達されたセンサ８からの情報に基づいて、モータ２の第２のステータ巻線２ｂに供給するための目標電流値を演算すると共に、この演算した目標電流値と第２のインバータ回路３ｂのシャント抵抗３８Ｕ、３８Ｖ、３８Ｗの両端間の電位差に基づく電流検出値との偏差を演算し、その偏差に基づいていわゆるフィードバック制御を行うように第２の駆動回路１１ｂと第２のインバータ回路３ｂとからなる第２の出力回路の出力を制御することで、所望のモータ電流を第２のステータ巻線２ｂに供給する。
【００４６】  モータ２は、第１のステータ巻線２ａと第２のステータ巻線２ｂに夫々供給されたモータ電流に基づく所望のアシストトルクを発生し、運転者の操舵力をアシストする。
【００４７】  第１のＭＰＵ１０ａは、第１の駆動回路１１ａを介して、第１の電源用リレー５ａのスイッチング素子と、第１のインバータ回路３ａに於けるＵ相モータリレー用スイッチング素子３４ＵとＶ相モータリレー用スイッチング素子３４ＶとＷ相モータリレー用スイッチング素子３４Ｗ、並びに第１のステータ巻線２ａの各スイッチング素子３１Ｕ、３１Ｖ、３１Ｗ、３２Ｕ、３２Ｖ、３２Ｗを制御することができる。第１の電源用リレー５ａをオフすることにより、第１のインバータ回路３ａからのモータ２第１のステータ巻線２ａへの電流供給がオフされる。第１のインバータ回路３ａに於けるＵ相モータリレー用スイッチング素子３４ＵとＶ相モータリレー用スイッチング素子３４ＶとＷ相モータリレー用スイッチング素子３４Ｗをオフすることにより、モータ２の第１のステータ巻線２ａの各相の巻線を独立にオフすることができる。
【００４８】  第２のＭＰＵ１０ｂは、第２の駆動回路１１ｂを介して、第２の電源用リレー５ｂのスイッチング素子と、第１のインバータ回路３ａに於けるＵ相モータリレー用スイッチング素子３４ＵとＶ相モータリレー用スイッチング素子３４ＶとＷ相モータリレー用スイッチング素子３４Ｗ、並びに第２のステータ巻線２ｂの各スイッチング素子３６Ｕ、３６Ｖ、３６Ｗ、３７Ｕ、３７Ｖ、３７Ｗを制御することができる。第１の電源用リレー５ａをオフすることにより、第１のインバータ回路３ａからのモータ２第１のステータ巻線２ａへの電流供給がオフされる。第１のインバータ回路３ａに於けるＵ相モータリレー用スイッチング素子３４ＵとＶ相モータリレー用スイッチング素子３４ＶとＷ相モータリレー用スイッチング素子３４Ｗをオフすることにより、モータ２の第１のステータ巻線２ａの各相の巻線を独立にオフすることができる。
【００４９】  第１のＭＰＵ１０ａは、センサ８から入力した各情報から、第１のインバータ回路３ａ、及びモータ２の第１のステータ巻線２ａ等の異常を検出する異常検出機能を有し、それ等の何らかの異常を検出した場合、その異常に応じて、例えば第１のステータ巻線２ａの所定の相の巻線のみの電流供給をオフするために、第１のモータリレー用スイッチング素子３４Ｕ、３４Ｖ、３４Ｗのうちの所定の相の巻線に対応するスイッチング素子をオフとするか、若しくは第１の電源用リレー５ａをオフとする。
【００５０】  同様に、第２のＭＰＵ１０ｂは、センサ８から入力した各情報から、第２のインバータ回路３ｂ、及びモータ２の第２のステータ巻線２ｂ等の異常を検出する異常検出機能を有し、それ等の何らかの異常を検出した場合、その異常に応じて、例えば第２のステータ巻線２ｂの所定の相の巻線のみの電流供給をオフするために、第２のモータリレー用スイッチング素子３９Ｕ、３９Ｖ、３９Ｗのうちの所定の相の巻線に対応するスイッチング素子をオフとするか、若しくは第２の電源用リレー５ｂをオフとする。
【００５１】  更に、第１のＭＰＵ１０ａ及び第２のＭＰＵ１０ｂより前述のように異常を検出した場合、第１のＭＰＵ１０ａと第２のＭＰＵ１０ｂのうちの少なくとも一方から報知手段１５の例えばランプを点灯させる指令を出力する。
【００５２】  モータ２は、前述したように三相の２組のデルタ結線されたステータ巻線を備え、且つ複数の界磁磁極をロータに備えたブラシレスモータである。モータ２は、ロータの回転位置を検出するための第１の回転センサ９ａと第２の回転センサ９ｂを搭載している。第１の回転センサ９ａと第２の回転センサ９ｂの２組のセンサを設けているのは、制御システムの冗長系を確保するためであり、それぞれの回転センサからのロータの回転位置を示す回転位置情報は、各々制御回路部４の入力回路１２に伝達される。
【００５３】  第１のＭＰＵ１０ａと第２のＭＰＵ１０ｂとは、相互にデータ及び情報を所定のフォーマットにより定期的に通信信号を授受できるように、通信ライン１４により接続されている。この通信ライン１４により第１のＭＰＵ１０ａと第２のＭＰＵ１０ｂのデータ及び情報を相互に授受することにより、相手方のＭＰＵの状況を把握することができる。例えば、第１のＭＰＵ１０ａが自身が属する制御系の異常を検出し、そのため自身の属する制御系の所定のスイッチング素子をオフしたとき、この情報を第２のＭＰＵ１０ｂへ伝達することができる。又、ＭＰＵ自体に異常を発生した場合は、所定のフォーマットによる定期的な通信信号を授受することができなくなり、これにより一方のＭＰＵが他方のＭＰＵに異常が発生を検知することができる。
【００５４】  以上述べたように、制御ユニット１は、二重の冗長系を備え、夫々の系が独立に情報入力、演算を行い、モータ２を駆動するための制御量を出力する構成となっている。
【００５５】  次にモータ２の構造について詳細に説明する。図２Ａは、この発明の実施の形態１による電動駆動装置に於ける、モータの横断面図、図２Ｂは、この発明の実施の形態１による電動駆動装置に於ける、モータのステータ巻線を示す回路図である。図２Ａに於いて、４８個のスロット２１が内周部に形成されたステータ２０は、薄板鋼板を積層して構成されている。ロータ２３は、ステータ２０の内部空間にステータ２０と同一軸心を有するように配置されている。ロータ２３の外周部には、永久磁石からなる８個（８極）の界磁磁極２２がＮ極、Ｓ極の順序で所定の位置に配置されている。ロータ２３の中心部には出力軸２４が固定されており、この出力軸２４の一方の軸方向の端部には運転者のハンドル操舵をアシストすることができるようにギアが配設されている（図示せず）。
【００５６】  各スロット２１には、複数本、例えば４本のコイル導体が挿入されている。各スロット２１に挿入されたＵ１相巻線、Ｖ１相巻線、Ｗ１相巻線、及びＵ２相巻線、Ｖ２相巻線、Ｗ２相巻線の各コイル導体は、スロット２１からステータ２０の軸方向の両端部に延出した部分で相互に接続され、図２Ｂに示す三相デルタ結線された第１のステータ巻線２ａと、三相デルタ結線された第２のステータ巻線２ｂを構成する。
【００５７】  図２Ａの左半分に、Ｕ１相巻線、Ｖ１相巻線、Ｗ１相巻線、及びＵ２相巻線、Ｖ２相巻線、Ｗ２相巻線の各コイル導体のスロット２１への配置状態の一部を示す。ここで、第１の系統に属するＵ１相巻線のコイル導体で説明すると、あるスロットに挿入されてそのスロットからステータ２０の軸方向の両端部に延出したＵ１相巻線のコイル導体は、そのスロットから５個のスロットを越えた６個目のスロットに再度挿入されている。第１の系統に属するＶ１相巻線のコイル導体、Ｗ１相巻線のコイル導体、及び第２の系統に属するＵ２相巻線のコイル導体、Ｖ２相巻線のコイル導体、Ｗ２相巻線のコイル導体も、前述のＵ１相巻線のコイル導体と同様の形態でスロット２１に挿入されている。
【００５８】  一方、図２Ａに示すように、Ｕ１相巻線のコイル導体とＵ２相巻線のコイル導体、Ｖ１相巻線のコイル導体とＶ２相巻線のコイル導体、Ｗ１相巻線のコイル導体とＷ２相巻線のコイル導体が、夫々隣接するスロットに挿入されている。即ち、Ｕ１相巻線のコイル導体が挿入されたスロットに隣接するスロットには第２の系統に属するＵ２相巻線のコイル導体が挿入され、Ｕ２相巻線のコイル導体が挿入されたスロットに隣接するスロットには第１の系統に属するＶ１相巻線のコイル導体が挿入され、Ｖ１相巻線のコイル導体が挿入されたスロットに隣接するスロットには第２の系統に属するＶ２相巻線のコイル導体が挿入され、Ｖ２相巻線のコイル導体が挿入されたスロットに隣接するスロットには第１系統に属するＷ１相巻線のコイル導体が挿入され、Ｗ１相巻線のコイル導体が挿入されたスロットに隣接するスロットには第２系統に属するＷ２相巻線のコイル導体が挿入されている。
【００５９】  このように、第１の系統及び第２の系統に属する各相巻線のコイル導体は、前述の順序で規則正しくスロット２１に挿入されステータ２０に巻回されている。第１の系統及び第２の系統に属する各相巻線のコイル導体は、前述のように分布巻きの形態でステータ２０に巻回されている。そして図２Ｂに示すように、各相巻線のコイル導体の終端は、第１の系統と第２の系統毎にデルタ結線された第１のステータ巻線２ａ、及び第２のステータ巻線２ｂとなるように接続されている。
【００６０】  図２Ｂに示すように、第１のステータ巻線２ａに於いて、Ｕ１相巻線のコイル導体とＶ１相巻線のコイル導体との接続部が延長された巻線端部Ｕ１１は、図１の第１のインバータ回路３ａのＵ相モータリレー用スイッチング素子３４Ｕに接続され、同様に、巻線端部Ｖ１１はモータリレー用スイッチング素子３４Ｖに接続され、巻線端部Ｗ１１はモータリレー用スイッチング素子３４Ｗに接続されている。
【００６１】  同様に、第２のステータ巻線２ｂに於いて、Ｕ２相巻線のコイル導体とＶ２相巻線のコイル導体との接続部が延長された巻線端部Ｕ２１は、図１の第２のインバータ回路３ｂのモータリレー用スイッチング素子３９Ｕに接続され、同様に、巻線端部Ｖ２１はモータリレー用スイッチング素子３９Ｖに接続され、巻線端部Ｗ２１はモータリレー用スイッチング素子３９Ｗに接続されている。
【００６２】  図２Ａ及び図２Ｂに示すモータは、第１のステータ巻線２ａと第２のステータ巻線２ｂとは、電気角「３０」［度］の位相差を持つように構成されている。第１のインバータ回路３ａと第２のインバータ回路３ｂによる二つのインバータ回路からなる２系統のインバータに於いて、夫々のインバータ回路を「１００」［％］を超える変調率で使用した場合には、各系統個々にはモータ２に電気角６次のラジアル方向の出力変動が生じるが、第１のインバータ回路３ａにより第１のステータ巻線２ａを付勢し、第２のインバータ回路３ｂにより第２のステータ巻線２ｂを付勢し、第１の系統と第２の系統の出力を一つのモータ２により合計すれば、位相差を有する第１のステータ巻線２ａと第２のステータ巻線２ｂに基づく効果により、個々の系統の電気角６次の出力変動がモータ２全体としては相殺されたものとなる。
【００６３】  つまり、第１の系統に属する第１のインバータ回路３ａと第２の系統に属する第２のインバータ回路３ｂとを適切に制御すれば、トルクリップルはより少なく、電磁ノイズの高調波成分の少ないモータ駆動が可能となる。
【００６４】  もし制御回路部４が１個のＭＰＵとそれに設けられた１個のＣＰＵを備えるのみであるとするならば、１個のＭＰＵにより演算した制御量を、一方の系統のインバータ回路にはその演算した制御量をその位相のままで出力し、他方のインバータ回路に対しては前述の演算した制御量の位相に「３０」［度］の位相を付加するように演算して出力することで、個々の系統の電気角６次の出力変動をモータ２全体として相殺されたものとすることができる。
【００６５】  一方、この発明の実施の形態１の電動駆動装置のように、制御システムの冗長性を考慮して、制御回路部４が２個の独立した第１のＭＰＵ１０ａと第２のＭＰＵ１０ｂとを備え、夫々のＭＰＵが個々に１個のＣＰＵを備える構成では、第１のＭＰＵ１０ａの出力と第２のＭＰＵ１０ｂの出力との間には位相差を備えることが必須である。尚、２個のＭＰＵの出力の間の位相差によるリップルの低減のためには、２個のＭＰＵの出力間の同期化が必要となるが、これについては後述する。
【００６６】  以下の説明では、第１の系統と第２の系統との間で、３０度の位相差を持たせることにより前述の電気角６次の出力変動を相殺するようにしたモータを備えた電動駆動装置について述べるが、例えば、ｍ個の系統を備え、電気角ｎ次の出力変動を相殺するために、ｍ個の系統の相互間に「３６０／ｍ／ｎ」［度］の位相差を設けることにより、同様の効果が得られる。
【００６７】  第１の系統に属する第１のステータ巻線２ａと第２の系統に属する第２のステータ巻線２ｂとは電気的結合を有しており、一方の系統の電流制御は、他方の系統の電流制御に少なからず影響を及ぼし、両者間には干渉問題が発生する。そのため、第１のＭＰＵ１０ａと第２のＭＰＵ１０ｂを個々に独立して制御したのでは、モータ２のトルクリップルの増大、ノイズの増加、及びモータ回転数の増加不良等の問題が発生する可能性がある。従って、両系統間の電気的結合が大きい場合には、特許文献３に開示されているような非干渉化制御を実施して制御する必要があるが、これについても詳細は後述する。尚、ここでは、ステータ巻線が分布巻きされたものを例として述べているが、前述の電気的結合を有するものであれば、分布巻き以外であっても分布巻の場合と同様の効果が得られることはいうまでもない。
【００６８】  次に、以上のように構成されたこの発明の実施の形態１による電動駆動装置に於いて実行される制御の詳細について説明する。この発明の実施の形態１による電動駆動装置に於いて実行される制御は、そのほとんどが第１のＭＰＵ１０ａに内蔵された第１のＣＰＵと、第２のＭＰＵ１０ｂに内蔵された第２のＣＰＵのプログラムに従って処理される。
【００６９】  図３Ａは、この発明の実施の形態１による電動駆動装置に於ける、ＭＰＵを含む制御回路部の構成図である。図３Ａに於いて、第１のＭＰＵ１０ａは、第１の演算手段である第１のＣＰＵ１０ｃと、この第１のＣＰＵ１０ｃでの処理とは独立して動作するメモリ手段である第１のダイレクトメモリアクセス（Direct  Memory  Access：以下、ＤＭＡと称する）１０ｅとを内蔵している。第１のＣＰＵ１０ｃは、第１のクロック１０ｈからのクロック信号により全てのプログラムの処理を実行する。
【００７０】  第２のＭＰＵ１０ｂには、第２の演算手段である第２のＣＰＵ１０ｄと、この第２のＣＰＵ１０ｄでの処理とは独立して動作するメモリ手段である第２のＤＭＡ１０ｆとを内蔵している。第２のＣＰＵ１０ｄは、第２のクロック１０ｉからのクロック信号により全てのプログラムの処理を実行する。第１のクロック１０ｈと第２のクロック１０ｉは、各処理の基本となる同一周期のクロック信号を発生する。
【００７１】  車速センサ８ａからの車速情報は、第１の入力回路１２ａを介して、第１のＭＰＵ１０ａ及び第２のＭＰＵ１０ｂに夫々直接入力される。一方、トルクセンサ８ｂからのトルク信号は、２個の独立した第２の入力回路１２ｂと第３の入力回路１２ｃを介して、第１のＤＭＡ１０ｃと第２のＤＭＡ１０ｆに夫々独立して入力される。
【００７２】  第１の電流センサ３３ａは、図１に於ける第１のインバータ回路３ａの各相に設けられたシャント抵抗３３Ｕ、３３Ｖ、３３Ｗの両端電圧に基づいて各相の電流を検出する電流センサであり、その検出した第１の電流検出情報は、第４の入力回路１２ｄを介して第１のＤＭＡ１０ｅと第２のＤＭＡ１０ｆに入力される。第２の電流センサ３３ｂは、図１に於ける第２のインバータ回路３ｂの各相に設けられたシャント抵抗３８Ｕ、３８Ｖ、３８Ｗの両端電圧に基づいて各相の電流を検出する電流センサであり、その検出した第２の電流検出情報は、第５の入力回路１２ｅを介して第２のＤＭＡ１０ｆと第１のＤＭＡ１０ｅに入力される。
【００７３】  更に、第１の回転センサ９ａからの第１の回転位置情報は、第６の入力回路１２ｆを介して第１のＤＭＡ１０ｅに入力される。第２の回転センサ９ｂからの第２の回転位置情報は、第７の入力回路１２ｇを介して第２のＤＭＡ１０ｆに入力される。
【００７４】  第１のトリガ回路１７ａ、第２のトリガ回路１７ｂ、第３のトリガ回路１７ｃから夫々出力されるトリガ信号は、夫々、ライン１７ｄ、１７ｅ、１７ｆを通じて、第１のＣＰＵ１０ｃ、第２のＣＰＵ１０ｄ、第１のＤＭＡ１０ｅ、第２のＤＭＡ１０ｆに夫々入力される。第３のトリガ回路１７ｃのトリガ信号の周期が最も早く、第２のトリガ回路１７ｂのトリガ信号の周期がその次に早く、第１のトリガ回路１７ａのトリガ信号の周期が最も遅く設定されている。第１のＤＭＡ１０ｅと第２のＤＭＡ１０ｆに入力されている各センサからの情報は、制御の上で特に重要な情報であり、ここでは、これ等の情報を特定情報と称する。これ等の特定情報は、２つのグループに分割され、第１のトリガ回路１７ａ、又は第２のトリガ回路１７ｂから出力されたトリガ信号に従ってメモリ内に記憶される。
【００７５】  図３Ａに示す制御回路部４では、３個のトリガ回路の中で２番目に早い周期のトリガ信号を出力する第２のトリガ回路１７ｂからのトリガ信号に基づいて記憶される情報は、第１及び第２の電流検出情報と、第１及び第２の回転位置情報である。３個のトリガ回路の中で最も遅い周期のトリガ信号を出力する第１のトリガ回路１７ａからのトリガ信号に基づいて記憶される情報は、トルク情報である。
【００７６】  尚、２番目に早い周期のトリガ信号を出力する第２のトリガ回路１７ｂのトリガ信号、又は最も早い周期のトリガ信号を出力する第３のトリガ回路１７ｃのトリガ信号に基づいて、各入力情報を記憶するように接続されていてもよい。
【００７７】  前述の各特定情報は、トリガ信号に従って同時に記憶されることになり、同一情報値が第１のＤＭＡ１０ｅ及び第２のＤＭＡ１０ｆに記憶できる。このトリガ信号毎に第１のＤＭＡ１０ｅ及び第２のＤＭＡ１０ｆに記憶された各種情報を、夫々第１のＣＰＵ１０ｃ及び第２のＣＰＵ１０ｄが取り込む。第１のＣＰＵ１０ｃ及び第２のＣＰＵ１０ｄでの処理とは別に、独立して各種情報を第１のＤＭＡ１０ｅ及び第２のＤＭＡ１０ｆに記憶しているので、第１のＣＰＵ１０ｃ及び第２のＣＰＵ１０ｄでのプログラム処理を妨害することなく各種情報を同時に格納することが可能である。
【００７８】  以上により、第１のＣＰＵ１０ｃ及び第２のＣＰＵ１０ｄが入力情報を使用する場合、同一値が使用でき、両ＣＰＵ間で時間的に異なる情報を使用することがなくなる。その後、第１のＣＰＵ１０ｃ及び第２のＣＰＵ１０ｄ内の後述のプログラムに従って演算された制御指令は、第１の駆動回路１１ａ及び第２の駆動回路１１ｂへ出力するように構成されている。尚、前述のように周期の異なるトリガ信号により、各種特定情報の同時入力が可能となるが、トリガ信号の種類と特定情報にはいろいろなバリエイションが考えられる。
【００７９】  一方、第１のトリガ回路１７ａ、第２のトリガ回路１７ｂ、及び第３のトリガ回路１７ｃから出力された各トリガ信号は、第１のＣＰＵ１０ｃ及び第２のＣＰＵ１０ｄにも入力され、第１のＣＰＵ１０ｃ及び第２のＣＰＵ１０ｄは、このトリガ信号に沿って最優先で所定の処理を行う。この処理により第１のＣＰＵ１０ｃ及び第２のＣＰＵ１０ｄが同時に同一の処理を行うことができ、ＣＰＵ処理の同期化を取ることができる。
【００８０】  特に、第３のトリガ回路１７ｃからの最速のトリガ信号に基づく同時処理の内容は、第１の駆動回路１１ａ及び第２の駆動回路を実際に制御するＰＷＭ指令信号の出力に相当している。つまり、第３のトリガ回路１７ｃからのトリガ信号の周期は、ＰＷＭ信号のキャリア周期を示しているので、第１のＣＰＵ１０ｃ及び第２のＣＰＵ１０ｄは、ＰＷＭ指令信号の出力に対して第３のトリガ回路１７ｃからのトリガ信号に同期して同時に出力することができる。つまり、特許文献２の方法を同期をとらずに用いた場合に、他群のＰＷＭ信号で生じるスイッチングパルスの影響により電流検出誤差が大きくなるという問題を回避することができる。又、同時出力ができるということは、一方のＣＰＵが他方のＣＰＵに対して、所定時間、又は所定位相、出力をずらせることが簡単にできるということを意味している。
【００８１】  ここで、図３Ａに示す実施の形態１では、第１のトリガ回路１７ａ、第２のトリガ回路１７ｂ、及び第３のトリガ回路１７ｃからのトリガ信号に於ける、前述の異なる周期の３種類のトリガ信号の作成については、１つのクロック発生器１７ｇを配置してそのクロック発生器１７ｇからのクロックを所定の分周器を有する第１のトリガ回路１７ａ、第２のトリガ回路１７ｂ、及び第３のトリガ回路１７ｃに入力し、夫々の分周器によりクロック発生器からのクロックを分周してトリガ信号を作成するようにしている。
【００８２】  尚、クロック発生器１７ｇの代わりに第１のクロック１０ｈ及び第２のクロック１０ｉのうちの一方を使用することもできる。又、第１のＣＰＵ１０ｃ及び第２のＣＰＵ１０ｄのうちの一方のＣＰＵの１つの出力ポートを介して、直接、周期信号を出力することも可能である（この場合を、図中に破線１７ｈで示している）。この場合、第１のＣＰＵ１０ｃをトリガ信号を出力する親ＣＰＵとし、第２のＣＰＵ１０ｄを従属するという意味での子ＣＰＵとする。このような親子関係を第１のＣＰＵ１０ｃと第２のＣＰＵ１０ｄに持たせる場合、１つの入力ポートを使用して親ＣＰＵとなる第１のＣＰＵ１０ｃは、その入力レベルがハイ（Ｈｉｇｈ）、子ＣＰＵとなる第２のＣＰＵ１０ｄはロウ（Ｌｏｗ）となるようにプルアップ、プルダウンのハードウエア構成とすれば、同一のプログラムを有するＣＰＵで自動的に親子関係を区別することができる。このようにＣＰＵ自身の出力よるトリガ出力を行うことで、第１のトリガ回路１７ａ、第２のトリガ回路１７ｂ、及び第３のトリガ回路１７ｃ、クロック発生器１７ｇを省略できるメリットがある。
【００８３】  次に、以上のように構成された制御回路部４に於いて、ＭＰＵに内蔵されたＣＰＵの処理をフローチャートに基づいて説明する。図４は、この発明の実施の形態１による電動駆動装置に於ける、ＣＰＵの動作を示すメインフローチャートである。第１のＣＰＵ１０ｃ及び第２のＣＰＵ１０ｄは、ほぼ同一の処理を行っているので、ここでは、第１のＣＰＵ１０ｃを例としてその処理を説明する。
【００８４】  先ず、図１に示すイグニッションスイッチ７が投入されると、制御回路部４の電源回路１３を介して第１のＣＰＵ１０ｃにも電源が供給され処理が開始される。図４に於いて、ステップＳ１では、ＲＡＭ、ＲＯＭ、ポート等を初期化する。
【００８５】  次に、ステップＳ２に於いて、第１〜第７の入力回路１２ａ〜１２ｇを介して入力された各センサからの全情報を入手する。その情報の中には第１のＤＭＡ１０ｅを介した特定情報以外に、相手方である第２のＣＰＵ１０ｄの通信データ、通常の情報例えば車速等の情報も含まれている。
【００８６】  ステップＳ３では、異常を検出する処理を行う。具体的には、第１のインバータ回路３ａの各スイッチング素子を駆動して流れる電流をシャント抵抗３３Ｕ、３３Ｖ、３３Ｗを用いて検出して異常を検出する方法、或いは、モータ２の巻線端子電圧をモニタし所定の電圧が各スイッチング素子の駆動に応じた出現をするか否かをチェックすることで異常を検出する方法がある。更に、目標電流値に対して検出電流値との差異が所定時間経ったのちも接近しない場合、漏電の可能性もあるので、異常と判断することもできる。以上のように各部の電圧、電流をモニタして異常を検出するので、１相のみの異常であっても検出できる。そして異常の有無、ならびにその異常の状態を記憶する。
【００８７】  次にステップＳ４では、前述の異常検出の有無をチェックする。異常が発生していない場合（Ｎ）は、ステップＳ５に於いて通常の制御量を演算する。一方、異常が発生している場合（Ｙ）は、ステップＳ６にてその異常に応じて異常時の処理を行う。例えば、第１のインバータ回路３ａの上アーム又は下アーム用スイッチング素子のオープン故障の場合、モータリレー用スイッチング素子３４Ｕ〜３４Ｗの少なくとも何れかをオフにしたり、正常相の２相で駆動するように制御量演算を行う。ショート故障の場合は、モータリレー用スイッチング素子３４Ｕ〜３４Ｗの少なくとも何れかをオフしたり、更に２重故障、モータ巻線の天絡、地絡等のような場合は、第１の電源用リレー５ａ、第２の電源用リレー５ｂも含めて全部のスイッチング素子をオフすることも含まれる。
【００８８】  一方、ステップＳ４で異常が発生していないと判定した場合（Ｎ）は、ステップＳ５で通常時の制御量を演算する。その方法は従来装置と同様であり、トルクセンサ、車速から目標の電流値を演算し、電流検出値と比較しその差により制御指令値を演算する。その後はステップＳ７へ進み、他方のＣＰＵ、ここでは第２のＣＰＵ１０ｄと情報の授受を行うために通信情報を出力する。この通信情報には、異常状態のみならず、例えば入力情報、特定情報を送信し、かつ相手方からの同一情報を入手して互いに誤差がないことを確認することに使用することも可能である。
【００８９】  次に、ステップＳ８では、所定時間、例えば「５」［ｍｓ］毎に各処理を行うとすると、「５」［ｍｓ］が経過するまで待機する。その所定時間が経過すれば（Ｙ）、ステップＳ２へ戻って再度同様な手順で処理を進める。以上がメインフローである。
【００９０】  次にサブフローチャートに基づいて説明する。図５Ａ、図５Ｂ、及び図５Ｃは、この発明の実施の形態１による電動駆動装置に於ける、ＣＰＵの動作を示すサブフローチャートである。図５Ａ、図５Ｂ、及び図５Ｃに示すサブフローは、図４のメインフローよりも早い周期で動作しており、所定周期毎にこのサブフローに入り処理され、終了後は、再度メインフローへ戻るもので、割り込み処理と同様な動作を行うものである。
【００９１】  図５Ａは、図３Ａに於ける第３のトリガ回路１７ｃからのトリガ信号に基づいて実行され、最も早い周期で実行されるものである。例えば「５０」［μｓ］毎に実行される。ステップＳ２０では、既に格納されている制御量であるＰＷＭ指令信号のデューティ値に沿ってＰＷＭ指令信号を出力するものである。第１及び第２のＣＰＵ１０ｃ、１０ｄは、第３のトリガ回路１７ｃによるトリガ信号で同期された指令信号を出力することができる。最も早い周期に応じた出力処理であり、その他の時間を要する処理を挿入することは得策ではなく、ここでは出力処理のみとしている。
【００９２】  図５Ｂは、第２のトリガ回路１７ｂのトリガ信号の周期に従って実行されるものである。この周期は例えば「２００」［μｓ］、つまりＰＷＭのキャリア周期の整数倍となっている。ここでは、ステップＳ３０にて特定情報を第１のＤＭＡ１０ｅから獲得してくる。特定情報の内、第１の電流検出情報の値、第１の回転位置情報の値の２種類は少なくとも必要である。また特定情報以外にもメインフロー他で算出された目標電流値も必要であるので取ってくる。
【００９３】  ステップＳ３１ではそれらの情報から制御量を再度演算し、この制御量からＰＷＭ量に換算して格納する。この演算方法は従来装置と同様に、例えば目標電流値と検出電流値との偏差により２軸（ｄ軸、ｑ軸）変換座標系で電圧指令値を算出し、２軸上の電圧指令値を回転センサ情報値によりＵ、Ｖ、Ｗの三相変換するものである。但し、第１の系統と第２の系統は、電気的結合を有するため、自群の検出電流値に加えて他群の検出電流値も考慮して（図３の１２ｈ、１２ｉ）、例えば特許文献３のような方法で電圧指令値を算出する。
【００９４】  以上により図５ＡのＰＷＭ指令信号のための制御量を格納することができた。又、ステップＳ３１での制御量演算と、図４のメインフローに於けるステップＳ５の制御量演算１との差異は、図５ＢのステップＳ３１での制御量の再演算は、特定情報が最新であること以外に、例えばメインフローでしか変化のない例えば車速他の情報に関する制御量の演算までは行わず、格納されている結果を利用することにより、演算処理時間の短縮化を図っていることである。
【００９５】  図５Ｃは、第１のトリガ回路１７ａのトリガ信号の周期に従って実行されるものであって、最も遅いトリガ処理である。例えば「１」［ｍｓ］周期毎のトリガ信号での処理であり、前述の第２のトリガ回路１７ｂによるトリガ信号での処理の整数倍となっている。ステップＳ４０では、特定情報を獲得してくる。この場合の特定情報はトルク情報であり、これで要求トルクを知ることができる。ステップＳ４１では、目標電流値を演算する。この演算方法は従来装置と同様で、特定情報の他に車速、さらには例えば回転センサから回転速度情報等々を利用して、アシストする目標電流値を算出し格納する。
【００９６】  図５Ａ、図５Ｂ、及び図５Ｃによるトリガ処理により、「１」［ｍｓ］で目標電流値を算出でき、［２００］［μｓ］毎に制御量が算出でき、「５０」［μｓ］毎にその制御量を出力することができる。これらトリガ信号により第１のＭＰＵ１０ａと第２のＭＰＵ１０ｂの、２個のＭＰＵ間で同期が取れることになった。即ち、図４に示すメインフローの「５」［ｍｓ］に比較してより早い周期で両ＭＰＵ間の同期を取ることができ、敢えてメインフローでの同期化は必須ではなくなった。又、最短周期の出力で同期化が取れるで、両ＭＰＵの出力位相差を付けることは簡単であり、三相夫々の相間の位相差を付けることと同様に、他の系統の駆動に対しても、所望の位相差を付加できることが可能である。
【００９７】  つまり、ＰＷＭ出力の同期をとることでスイッチングノイズによる電流検出誤差を回避でき、電圧指令値の同期をとることで電気的結合を非干渉化する制御を正常動作させることができ、電流制御の処理周期よりも目標電流値の演算周期を遅くすることで安定したトルク制御を行うことができる。
【００９８】  尚、絶縁等の処置等によって第１のステータ巻線と第２のステータ巻線の間の電気的結合が小さい場合には、非干渉化制御を行わず、その場合には図３Ａに波線１２ｈ、１２ｉで示すラインは接続しなくてもよい。
【００９９】  以上のように、この発明の実施の形態１による電動駆動装置によれば、トリガ回路によるトリガ信号に基づいて、出力であるＰＷＭの出力タイミングが両ＭＰＵ間で同期が取れ、更に特定情報も同時に同一値を両ＭＰＵが確保することができる。そのため図２Ａ、図２Ｂに示したようなモータ巻線に対して、第１のステータ巻線と第２のステータ巻線に干渉がある場合であっても、要求トルクは２者間で同一値であり、これに基づき目標電流値、電圧指令値も同一算出値となり、更に位相差による電圧指令値が取れ、更に又、ＰＷＭの出力により両者のスイッチング素子の制御ノイズによる電流検出精度悪化を防止することも可能となる。
【０１００】  尚、以上の説明では２個のＭＰＵ、ＣＰＵについて説明したが、ＭＰＵは３個であっても同様に複数のトリガ信号に基づき実行することで適用は可能である。
【０１０１】  図３Ｂは、この発明の実施の形態１による電動駆動装置に於ける、ＭＰＵを含む制御回路部の変形例を示す構成図である。図３Ｂに示す変形例は、図３Ａの構成に対して、第１のＭＰＵ１０ａ及び第２のＭＰＵ１０ｂに内蔵されるメモリ手段が異なる。
【０１０２】  図３Ｂに於いて、第１のＭＰＵ１０ａには、第１のＣＰＵ１０ｃ及び第２のＣＰＵ１０ｄからアクセス可能な共有メモリ１０ｇが内蔵されている。第２のＭＰＵ１０ｂには、第１のＣＰＵ１０ｃ及び第２のＣＰＵ１０ｄからアクセス可能な共有メモリ１０ｇが内蔵されている。この構成は、図３Ａに於ける第１のＤＭＡ１０ｅ及び第２のＤＭＡ１０ｆを共有メモリ１０ｇに置き換えたものと考えればよいので、図３Ａの場合と同様の効果を得られることはいうまでもない。
【０１０３】  更に、図３Ａの構成に比べて、共有メモリ１０ｇを用いることで、第１のトリガ回路１７ａ及び第２のトリガ回路１７ｂを用いなくても、第１のＣＰＵ１０ｃ及び第２のＣＰＵ１０ｄで使用する入力回路からの信号の同期が取れるという効果も得ることができる。つまり、第１のＭＰＵ１０ａと第２のＭＰＵ１０ｂとは夫々独立した部品である必要はなく、同一パッケージ内に２組の独立した第１のＣＰＵ１０ｃ及び第２のＣＰＵ１０ｄを有するものであってもよい。又、マルチコア構造の場合、コア間（ＣＰＵ間）で特定情報を入力する場合、第１のＤＭＡ１０ｅ及び第２のＤＭＡ１０ｆを使用するのではなく、共通アクセス可能なメモリを介して特定情報を取得する構成であってもよい。
【０１０４】実施の形態２．  次に実施の形態２について説明する。図６Ａは、この発明の実施の形態２による電動駆動装置に於ける、モータの横断面図、図６Ｂは、この発明の実施の形態２による電動駆動装置に於ける、モータのステータ巻線を示す回路図である。実施の形態１の図１の回路構成図は、実施の形態２の場合適用される。以下、同一符号は同一又は相当の部位を示している。図６Ａは、実施の形態１の図２Ａに対応する図面である。以下の説明では、実施の形態１の場合と異なる点を主体に説明する。
【０１０５】  図６Ａに於いて、１２個のスロット２１が内周部に配置されたステータ２０は、薄板鋼板を積層して構成されている。このステータ２０の中心に同心円状にロータ２３が配置され、ロータ２３の周囲には永久磁石からなる１０極の界磁磁極２２がＮ極、Ｓ極の順序で所定の位置に配置されている。ロータ２３の中心には出力軸２４が延出されており、この出力軸２４の軸方向の一端部にはハンドル操舵をアシストするようにギアが配設されている。
【０１０６】  スロット２１には多数のコイルが配置され、スロット２１から延出したコイルは巻回されている。その巻回状態の一部を図６Ｂに示している。実施の形態１と同様に三相２組のステータ巻線となっているが、第１の系統と第２の系統はそれぞれ離れたスロットに配置されている。Ｕ１相のコイルで見ると、１個のティースを挟んで隣接するスロットにそれぞれ挿入されたコイルを記載している。隣接したティースに集中的に巻装されており、その隣ではＶ１、Ｗ１の順に巻装されているものである。
【０１０７】  図６Ｂは、コイル巻線の回路図を表している。コイル巻線は集中巻きであり、その終端をそれぞれスター結線となるように接続し、その延長された端部は、図１のインバータ回路のモータリレー用スイッチング素子に接続されている。従って終端は各系統に３本ずつ存在し、それぞれが独立にインバータ回路に接続されている。
【０１０８】  次にＭＰＵの構成について説明する。図７は、この発明の実施の形態２による電動駆動装置に於ける、ＭＰＵを含む制御回路部の構成図である。図７は実施の形態１の図３に対応するものである。実施の形態１の場合のトリガ回路を廃止し、トリガ信号１７ｉを第１のＣＰＵ１０ｃから出力している。これにより、プルアップ抵抗１０ｊとプルガウン抵抗１０ｋを使用して第１のＣＰＵ１０ｃ及び第２のＣＰＵ１０ｄが、夫々トリガ信号を出力する親ＣＰＵか、トリガ信号を入力する子ＣＰＵかを自動判別できるように構成されている。又、実施の形態１に於ける第１のＤＭＡ及び第２のＤＭＡも廃止されており、各入力情報は、夫々直接に、第１のＣＰＵ１０ｃ及び第２のＣＰＵ１０ｄに入力されている。
【０１０９】  図６Ａ及び図６Ｂに示す構成のモータ２を使用し、図７のように構成されたハードウエアの場合の第１及び第２のＣＰＵの同期化、及び動作についてフローチャートを用いて説明する。図８は、この発明の実施の形態２による電動駆動装置に於ける、ＣＰＵの動作を示すメインフローチャート、図９Ａは、この発明の実施の形態２による電動駆動装置に於ける、ＣＰＵの動作を示すサブフローチャート、図９Ｂは、この発明の実施の形態２による電動駆動装置に於ける、ＣＰＵの動作を示すサブフローチャート、図１０は、この発明の実施の形態２による電動駆動装置に於ける、ＣＰＵの動作を示すサブフローチャートである。
【０１１０】  第１のＣＰＵ１０ｃ及び第２のＣＰＵ１０ｄは、ほぼ同一のプログラムを有しているので、ここでは第１のＣＰＵ１０ｃについて説明する。又、実施の形態１の図４、５と同一符号については同等の処理を実行しているため説明は省略し、実施の形態１の場合とは異なるステップを主体に説明する。図８に於いて、電源投入後、ステップＳ１の初期化を実行後、ステップＳ１０〜Ｓ１２による同期化ルーチンを処理する。この処理は、本質的には必須の処理ではなく、挿入されている方が便利はよいものであるので破線で示している。
【０１１１】  ステップＳ１０では、トリガ信号を出力する親ＣＰＵか、トリガ信号を入力する子ＣＰＵかをチェックする。親ＣＰＵである場合（Ｙ）は、ステップＳ１１でトリガ信号を出力し、その後はステップＳ２へ進むが、若干の待機時間、例えば、相手方のＣＰＵ、つまり第２のＣＰＵ１０ｄがトリガ信号を入力する程度の時間を待機するステップを含んでいてもよい。一方、子ＣＰＵと判断した場合（Ｎ）は、相手方からの信号を入手するまで待機するステップＳ１２を実行する。その後、ステップＳ２へ進む。以上のように、第１のＣＰＵ１０ｃ及び第２のＣＰＵ１０ｄでは、同期化の信号を出力する側と入力する側で処理が異なるが、ほぼ同期化して次の処理を行うことができるようにしたものである。
【０１１２】  次に、ステップＳ２による入力情報の入手、ステップＳ３による異常の有無検出を実行する。続いてステップＳ４による異常有無チェック、ステップＳ５（ａ）による通常時の制御量演算、ステップＳ６(ａ)による異常時対応処理を行うが、実施の形態１に於けるモータのステータ巻線の相違により、演算方法が異なる場合がある。
【０１１３】  ステップＳ５（ａ）では、目標電流の設定、検出電流値との差異によるフィードバック量を演算、格納する。ステップＳ６（ａ）に於いても同様に２相駆動を継続する、又は全相停止等の処理、格納を行う。ステップＳ７では自分の状況を相手方ＣＰＵへ知らせるための通信を行う。ステップＳ１３では再度同期化ルーチンを処理する。この処理はステップＳ１０〜Ｓ１２と同一であり、この処理も必須ではないため破線で示した。ステップＳ８では所定時間経つまで待機処理を行う。
【０１１４】  以上のように電源立ち上がり時に１回の同期化処理を行なう。これは通常の処理ルーチンに１回の同期化処理を組み込んだものである。特に電源立ち上がり時には、いわゆるパワーオンリセットに要する時間は、ハードウエアのばらつきにより両ＣＰＵ間の処理開始に時間的差異が発生するので、電源立ち上がり時に１回目の同期化を行う。その後はメインフロー（例えば「５」［ｍｓ］）毎に相手方と同期を取るようになっているが、これは毎回実施する必要はなく、複数回のメインフローに１回であってもよい。この同期化により、両ＣＰＵの扱う入力情報、出力情報はほぼ同一値を使用していることになり、例えば通信処理に各ＣＰＵの入力情報、又は演算結果の出力情報を通信することで、互いにその情報を比較し、異常を検出することも可能となる。
【０１１５】  又，同期化信号としてステップＳ７の通信信号を使用することも可能であり、親ＣＰＵからまず送信信号を出力する。子ＣＰＵは，先ず相手方から通信信号を受信し、その後送信信号を出力するように駆動し、親ＣＰＵは子ＣＰＵからの送信信号を受信することにより、通信信号で同期を取ることができる。尚、両ＣＰＵの親子判別方法は、図７で記載したプルアップ、プルダウンのハードウエアにより認識することで簡単に判別できる。又、通信ラインを利用することにより同期化のための入出力ポートを削減することができる。
【０１１６】  次にサブフローについて説明する。図９Ａは、この発明の実施の形態２による電動駆動装置に於ける、ＣＰＵの動作を示すサブフローチャート、図９Ｂは、この発明の実施の形態２による電動駆動装置に於ける、ＣＰＵの動作を示すサブフローチャートである。図９Ａ、に示すサブフローは、実施の形態１に於ける図５Ａと同一であり、ＰＷＭの出力処理を行う。
【０１１７】  次に子ＣＰＵではトリガ信号の入力に従ってこのサブフローに入るが、親ＣＰＵではトリガ信号を出すための時間のカウントが必要であり、図９Ｂにそのフローを示している。図９Ｂに示すサブフローは、図９Ａに示すサブフローよりもさらに早い周期で処理され、図７に示す第１のクロック１０ｈ、及び第２のクロック０ｉに基づき処理される。図９Ｂに於いて、ステップＳ５０では第１のカウンタに「１」を加算する。ステップＳ５１では、その第１のカウンタが例えば「５０」［μｓ］を経過したか否かをチェックする。「５０」［μｓ］を経過した場合（Ｙ）は、ステップＳ５２で親ＣＰＵか否かをチェックする。親ＣＰＵであるならば（Ｙ）、ステップＳ５４でトリガ信号を出力する。その後ステップＳ５５で第１のカウンタを「０」にリセットする。「５０」［μｓ］経っていない場合（Ｎ）、又は親ＣＰＵでない場合（Ｎ）は、ステップＳ５３でトリガ信号をオフする（出力しない）。
【０１１８】  以上のように「５０」［μｓ］のカウントを行い、トリガ信号の出力処理を行う。両ＣＰＵでこの図９Ｂのサブフローを親ＣＰＵ及び子ＣＰＵでそれぞれ独自に保有してもよいが、両ＣＰＵが同一のプログラムであるならば、図９ＢようにどちらのＣＰＵであるかのチェックが必要となる。親ＣＰＵである場合、図９ＢのサブフローのステップＳ５５の終了後、図９Ａのサブフローへ飛ぶことになる。更に、両ＣＰＵでは「５０」［μｓ］よりも遅い別の周期計測が必要な場合は、別の第２のカウンタ（図示せず）を有して同様なカウント処理を行うことができる。
【０１１９】  図１０に示すサブフローは、両ＣＰＵが独立に所有している例えば「２００」［μｓ］毎に入る割り込み処理を示している。この割り込み処理は、両ＣＰＵで独立して作成してもよいが、図９Ａ、又は図９Ｂに示す「５０」［μｓ］を基に作成すると、これの整数倍となり両ＣＰＵ間でほぼ同期化できるメリットがある。図１０に於いて、ステップＳ３０ａでは各入力情報を入手する。即ち、図７に示したように、車速、トルクセンサ値、電流検出値、回転位置情報を入手する。次に、ステップＳ３１ではそれら情報を基に制御量を再演算し、ＰＷＭデューティ値を格納する。
【０１２０】  もし、第１の系統と第２の系統の出力位相差が必要な場合、所定位相ずらして出力する必要があり、以下のフローに従って処理することになる。即ち、ステップＳ６０でどちらの系統であるかをチェックする。その結果、親ＣＰＵ側であれば（Ｙ）、ステップＳ６１で前述のステップＳ３１の値をＰＷＭ値に換算して格納する。一方、子ＣＰＵ側であれば（Ｎ）、ステップＳ６２へ進む。例えば、子ＣＰＵ側が親ＣＰＵ側より例えば「１８０」［度］の位相差を有して出力するのであれば、演算され格納された制御量に「１８０」［度］分の位相差を含めた値で格納する。その後はメインフローへ戻る。
【０１２１】  尚、車速は実施の形態１ではメインフロー毎に入手したように、もっと遅い周期で入力し格納した値を使用することも可能である。図１０では最新の制御量を演算、格納することが必要であり、そのための最低限の例えば電流値、回転位置情報のみ最新の値を入手することであってもよい。
【０１２２】  実施の形態１と同様に、ＰＷＭのキャリア周期である「５０」［μｓ］に同期化するためにトリガ信号は最低１系統が必要であり、実施の形態１と比較してトリガ信号の系統数を最低限まで減じることが可能となり、時間管理が比較的楽となる。またトリガ信号を２系統とし、追加のトリガ信号として特定情報（電流値、回転位置）を同期化して入力することは可能である。
【０１２３】  以上のように、サブフローの出力処理のみを同期化するのみで、両ＣＰＵの同期化、引いては所定の位相差を有することができ、簡単に２個のＭＰＵ構成の装置を提供できる。又、メインフローに同等又は正確性には少し劣る同期化処理を挿入することで、２つの制御ユニット間で時間的に大きく異なる制御量を出力することも抑制できるので、両ＣＰＵ同士の保有情報の差異に基づく異常検出もできることになる。
【０１２４】  出力に最低限１つの同期化を実行することにより、例え集中巻きのステータ巻線を備えたモータであっても、簡単に所定の制御仕様を実行できる。一方の系統が異常時には、正常側の他方の系統で独立に制御を継続することも可能であり、その異常の状態によっては三相のうちから２相のみの駆動を異常側も継続する場合も考えられる。このような場合であっても、通常時制御と同様に、正常側の系統は所定の位相差を有した制御を継続できる。ここでは、集中巻きされたステータ巻線の例として述べているが、例えば自己インダクタンスに対する相互インダクタンスの比が１／３以下である場合など電気的結合をほとんど有さないものであれば同様の効果が得られることはいうまでも無い。
【０１２５】  第１のＭＰＵ１０ａ、第２のＭＰＵ１０ｂは、夫々独立した部品である必要はなく、同一パッケージ内に２組の独立した第１のＣＰＵ１０ｃ、第２のＣＰＵ１０ｄを有するものであってもよい。又、マルチコア構造の場合、コア間（ＣＰＵ間）で特定情報を入力する場合、第１のＤＭＡ１０ｅ、第２のＤＭＡ１０ｆを使用するのではなく、共通アクセス可能なメモリを介して取得する構成であってもよい。
【０１２６】  以上述べたこの発明の実施の形態１及び実施の形態２による電動駆動装置、及び電動パワーステアリング装置は、少なくとも下記の発明の何れかを具体化してものである。（１）電動モータと、このモータを駆動する制御ユニットとを備えた電動駆動装置であって、  前記電動モータは、単一のロータと、独立した２組のステータ巻線群を備えたステータとを有し、  前記制御ユニットは、演算に用いる複数の情報を入力する入力回路と、前記ステータ巻線群を駆動するための独立した２組の出力回路と、前記入力回路に入力された情報に基づき演算した制御量に基づく制御信号を出力回路へ出力する２組のマイクロプロセッシングユニットとを備え、  前記２組の出力回路は、少なくとも前記電動モータの前記２組のステータ巻線群に夫々電流を供給し、又は電流の供給をオフできるように構成され、  前記２組のマイクロプロセッシングユニットは、夫々ＣＰＵを内蔵しており、且つ互いに相手側のマイクロプロセッシングユニットとの間で通信を行ない得るように構成され、少なくとも前記２組の出力回路と前記２組のステータ巻線群の異常を検出する異常検出機能を有し、一方の前記出力回路又は一方のステータ巻線に異常が検出されたときは、少なくとも、他方の正常側の前記出力回路又は他方の正常側の前記ステータ巻線群により制御を継続するように構成され、  前記２組のマイクロプロセッシングユニットに内蔵された夫々のＣＰＵは、トリガ回路から出力される所定周期のトリガ信号に基づいて、２組の前記出力回路に少なくとも制御指令を同期化して出力する、ことを特徴とする電動駆動装置。  この発明によれば、出力の同期をとることにより２群のキャリアのずれにより発生する電流検出タイミングでのスイッチングを防止し、電流検出にノイズの影響が及ばないようにすることができる。
【０１２７】（２）前記制御指令は、前記ステータ巻線群に電流を供給するためのＰＷＭ信号の周期と同一の周期で出力される、ことを特徴とする上記（１）に記載の電動駆動装置。  この発明によれば、ＰＷＭ出力の同期をとることにより電流検出にスイッチングノイズの影響が及ばないようにすることができる。
【０１２８】（３）前記トリガ回路から出力される前記トリガ信号は、単一のクロック信号により構成され、前記夫々のＣＰＵを駆動するクロック信号とは別のクロック信号により作成されるか、若しくは前記夫々のＣＰＵのうちの一方のＣＰＵから定期的に出力されるクロック信号に基づいて作成される、ことを特徴とする上記（１）又は（２）に記載の電動駆動装置。  この発明によれば、何らかのクロック出力信号を元にトリガ信号を作成することで２群の同期をとることができる。
【０１２９】（４）前記制御指令は、前記トリガ回路から出力される前記トリガ信号の周期の整数倍に作成されたタイマ周期毎に、演算されると共にその演算された制御指令が格納される、ことを特徴とする上記（１）から（３）のうちの何れかに記載の電動駆動装置。  この発明によれば、制御指令の演算をトリガ信号周期に連動させることにより、２群の制御指令の更新の同期をとることができる。
【０１３０】（５）前記夫々のＣＰＵは、所定周期で処理されるメインフローと、このメインフローより早い所定周期で処理されるサブフローとを有し、  前記メインフローと前記サブフロー毎に前記夫々のＣＰＵの同期をとるように構成されている、ことを特徴とする上記（１）から（４）のうちの何れかに記載の電動駆動装置。  この発明によれば、サブフローで行う電流制御の周期よりメインフローで行うトルク制御の周期を大きくすることにより、安定したトルク制御を行うことができる。
【０１３１】（６）前記トリガ回路は複数個設けられ、  前記夫々のＣＰＵは、前記夫々の前記入力回路から入力される複数の情報のうち、特定の情報を前記トリガ回路のトリガ信号の周期に同期して入力され、この入力情報を基に前記出力回路への制御指令を出力する、ことを特徴とする上記（１）から（５）のうちの何れかに記載の電動駆動装置。  この発明によれば、同期のとれた入力信号を使用して制御指令を生成することにより２ＭＰＵで得られる出力信号をそろえることができる。
【０１３２】（７）２組のマイクロプロセッシングユニットは、夫々情報入力用メモリを有し、前記トリガ回路から前記出力回路へ出力されるトリガ信号の周期よりも遅い周期のトリガ信号の周期毎に、前記複数の情報のうちの特定の情報を前記情報入力用メモリに取り込み、前記出力回路への前記制御指令の出力を、最も早い周期のトリガ信号の周期毎に出力する、ことを特徴とする上記（１）から（６）のうちの何れかに記載の電動駆動装置。  この発明によれば、同期のとれた中間変数を使用して演算することで２ＭＰＵで得られる出力信号を２組のコイル巻線群に干渉があった場合でもそろえることができる。
【０１３３】（８）前記２組のマイクロプロセッシングユニットは、共有メモリを有し、この共有メモリに前記複数の情報のうちの特定の情報を取り込む、ことを特徴とする上記（１）から（６）のうちの何れかに記載の電動駆動装置。  この発明によれば、共有メモリを使用することで同期のとれた入力値を使用して演算することで２ＭＰＵで得られる出力信号を２組のコイル巻線群に干渉があった場合でもそろえることができる。
【０１３４】（９）前記２組のステータ巻線群は、相互間に電気的結合を殆ど有さず、各ステータ巻線群毎に独立して電流が供給され若しくは電流の供給がオフされる、ことを特徴とする上記（１）から（５）のうちの何れかに記載の電動駆動装置。  この発明によれば、群間の干渉がほとんど無いモータでは出力の同期がとれていれば電流検出へのスイッチングノイズ重畳を防止することでリプルを抑制できる。
【０１３５】（１０）前記２組のステータ巻線群は、集中巻きにより構成されている、ことを特徴とする上記（９）に記載の電動駆動装置。  この発明によれば、電気的結合がほとんど無い集中巻では、出力の同期もとれていれば電流検出へのスイッチングノイズ重畳を防止することでリプルを抑制できる。
【０１３６】（１１）前記２組のステータ巻線群は、相互間に電気的結合を有し、各ステータ巻線群毎に独立して電流が供給され若しくは電流の供給がオフされる、ことを特徴とする上記（１）から（８）のうちの何れかに記載の電動駆動装置。  この発明によれば、群間の干渉があるモータでは入力、中間変数の同期がとれていれば非干渉化制御を正常に動作させることができる。
【０１３７】（１２）前記２組のステータ巻線群は、分布巻きにより構成されている、ことを特徴とする上記（１１）に記載の電動駆動装置。  この発明によれば、電気的結合がある分布巻では、入力、中間変数の同期もとれていれば非干渉化制御を正常に動作させることができる。
【０１３８】（１３）車両のステアリング系の操舵トルクを補助するトルクを発生する電動パワーステアリング装置であって、  請求項１から１２のうちの何れか一項に記載の電動駆動装置により前記操舵トルクを補助するトルクを発生させる、ことを特徴とする電動パワーステアリングの制御装置。  この発明によれば、振動に敏感な電動パワーステアリングに適用することでリプルの小さいものを実現することができる。
【産業上の利用可能性】
【０１３９】  この発明は、モータを用いて被駆動対象を駆動する電動駆動装置、例えば電動パワーステアリング装置の分野、ひいては自動車産業等の分野に利用することができる。
【符号の説明】
【０１４０】１  制御ユニット、２  モータ、２ａ  第１のステータ巻線、２ｂ  第２のステータ巻線、３ａ  第１のインバータ回路、３ｂ  第２のインバータ回路、３ａｐ、３ｂｐ  正極側直流端子、３ａｎ、３ｂｎ  負極側直流端子、４  制御回路部、３０Ｕ、３０Ｖ、３０Ｗ、３５Ｕ、３５Ｖ、３５Ｗ  ノイズ抑制用コンデンサ、３１Ｕ、３６Ｕ  Ｕ相上アーム用スイッチング素子、３１Ｖ、３６Ｖ  Ｖ相上アーム用スイッチング素子、３１Ｗ、３６Ｗ  Ｗ相上アーム用スイッチング素子、３２Ｕ、３７Ｕ  Ｕ相下アーム用スイッチング素子、３２Ｖ，３７Ｖ  Ｖ相下アーム用スイッチング素子、３２Ｗ，３７Ｗ  Ｗ相下アーム用スイッチング素子、３４Ｕ、３９Ｕ  Ｕ相モータリレー用スイッチング素子、３４Ｖ、３９Ｖ  Ｖ相モータリレー用スイッチング素子、３４Ｗ、３９Ｗ  Ｗ相モータリレー用スイッチング素子、３３Ｕ、３３Ｖ、３３Ｗ、３８Ｕ、３８Ｖ、３８Ｗ  シャント抵抗、３３ａ  第１の電流センサ、３３ｂ  第２の電流センサ、２１  第１のステータ巻線、２２  第２のステータ巻線、１５  報知手段、１６  放置出力回路、５ａ  第１の電源用リレー、５ｂ  第２の電源用リレー、７  イグニッションスイッチ、８  センサ、８ａ  車速センサ、９ａ  第１の回転センサ、９ｂ  第２の回転センサ、１０ａ  第１のＭＰＵ、１０ｂ  第２のＭＰＵ、１０ｈ  第１のクロック、１０ｉ  第２のクロック、１０ｇ  共有メモリ、１１ａ  第１の駆動回路、１１ｂ  第２の駆動回路、１２  入力回路、１２ａ  第１の入力回路、１２ｂ  第２の入力回路、１２ｃ  第３の入力回路，１２ｄ  第４の入力回路、１２ｅ  第５の入力回路、１２ｆ  第６の入力回路、１２ｇ  第７の入力回路、１７ａ  第１のトリガ回路、１７ｂ  第２のトリガ回路、１７c  第３のトリガ回路、１７ｄ、１７ｅ、１７ｄ  ライン、１７ｇ  クロック発生器、１３  電源回路、１４  通信ライン、２０  ステータ、２１  スロット、２２  磁石、２３  ロータ、２４  出力軸。
【図１】
2016135840.tif 000003
【図２Ａ】
2016135840.tif 000004
【図２Ｂ】
2016135840.tif 000005
【図３Ａ】
2016135840.tif 000006
【図３Ｂ】
2016135840.tif 000007
【図４】
2016135840.tif 000008
【図５Ａ】
2016135840.tif 000009
【図５Ｂ】
2016135840.tif 000010
【図５Ｃ】
2016135840.tif 000011
【図６Ａ】
2016135840.tif 000012
【図６Ｂ】
2016135840.tif 000013
【図７】
2016135840.tif 000014
【図８】
2016135840.tif 000015
【図９Ａ】
2016135840.tif 000016
【図９Ｂ】
2016135840.tif 000017
【図１０】
2016135840.tif 000018
【国際調査報告】
2016135840.tif 000019
2016135840.tif 000020
2016135840.tif 000021
2016135840.tif 000022