(57)【要約】  トレンチゲート構造を有する半導体装置の製造プロセスにおいて適切なスクリーニングを実施することが可能な半導体装置の製造方法を提供する。半導体装置の製造方法は、平板状の基体部の上面に第１及び第２トレンチ（３ａ，３ｂ）を形成する工程と、第１及び第２トレンチ（３ａ，３ｂ）の各々の内部に絶縁膜（４）を形成する工程と、絶縁膜（４）を介して第１及び第２トレンチ（３ａ，３ｂ）の各々の内部を埋め込むように基体部の上面上に導電膜（５ａ）を形成する工程と、導電膜（５ａ）と基体部の下面との間に電圧を印加して絶縁膜（４）の絶縁特性を検査する工程と、絶縁特性を検査した後、上面上の導電膜（５ａ）を選択的に除去して、第１トレンチ（３ａ）の内部にゲート電極を形成し、第２トレンチ（３ｂ）の内部にゲート電極と分離された分離電極を形成する工程とを備える。
2016147529.tif 000002
【特許請求の範囲】
【請求項１】
平板状の基体部の上面に第１及び第２トレンチを形成する工程と、
前記第１及び第２トレンチの各々の内部に絶縁膜を形成する工程と、
前記絶縁膜を介して前記第１及び第２トレンチの各々の内部を埋め込むように前記基体部の上面上に導電膜を形成する工程と、
前記導電膜と、前記基体部の下面との間に電圧を印加して前記絶縁膜の絶縁特性を検査する工程と、
前記絶縁特性を検査した後、前記上面上の前記導電膜を選択的に除去して、前記第１トレンチの内部にゲート電極を形成し、前記第２トレンチの内部に前記ゲート電極と分離された分離電極を形成する工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項２】
前記基体部は、スクライブ領域で区画された複数のチップ形成領域を有し、
前記第１及び第２トレンチは、前記複数のチップ形成領域の各々に形成され、
前記導電膜は、前記複数のチップ形成領域に亘って一体に形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記導電膜は、前記上面から前記下面に亘って形成され、
前記絶縁特性を検査する工程の前に、前記導電膜を前記上面側と、前記下面側とに分割する工程を更に備えることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記導電膜と前記下面との間の電圧印加は、前記チップ形成領域の角部又は前記スクライブ領域における前記導電膜にプローブ針を圧接して行うことを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記基体部は、スクライブ領域で区画された複数のチップ形成領域を有し、
前記第１トレンチ、前記第２トレンチ及び前記絶縁膜は、前記複数のチップ形成領域の各々に形成され、
前記絶縁特性を検査する工程の前に、前記上面上の前記導電膜を前記チップ形成領域毎に分割する工程を更に備えることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項６】
前記導電膜と前記下面との間の電圧印加は、前記チップ形成領域の角部における前記導電膜にプローブ針を圧接して行うことを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記チップ形成領域毎に分割された前記導電膜は、前記チップ形成領域から前記スクライブ領域に食み出るパッド部を有し、
前記導電膜と前記下面との間の電圧印加は、前記パッド部にプローブ針を圧接して行うことを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項８】
前記基体部は、モニタ部と、スクライブ領域で区画された複数のチップ形成領域とを有し、
前記第１トレンチ、前記第２トレンチ及び前記絶縁膜は、前記モニタ部及び前記複数のチップ形成領域の各々に形成され、
前記絶縁特性を検査する工程の前に、前記上面上の前記導電膜を前記モニタ部及び前記チップ形成領域毎に分割する工程と、
ステージに前記下面が向かい合うように前記ステージ上に前記基体部を配置する工程と、
前記モニタ部の前記導電膜と前記下面との間に、前記絶縁膜の絶縁性を破壊する高電圧を印加する工程と、
更に備えることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項９】
前記基体部は、磁場印加型チョクラルスキー法で形成された半導体基板であることを特徴とする請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、トレンチゲート構造を有する半導体装置の製造に適用して有効な技術に関するものである。
【背景技術】
【０００２】
電力変換装置のインバータ部やコンバータ部などに使用されるスイッチング素子として、例えばトレンチゲート構造の絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）が知られている。このトレンチゲート構造のＩＧＢＴは、オン動作及びオフ動作に移行する際、特にゲート−コレクタ間の容量が大きい場合、著しい充放電時間と発生損失の増大をもたらす。この発生損失は、オン電圧で決まる定常損失と、オン動作時及びオフ動作時のスイッチング損失との和として発生する。このため、このスイッチング損失の原因であるゲート−コレクタ間の容量を低減することが重要である。【０００３】
ゲート−コレクタ間の容量を低減する方法として、例えば特許文献１に記載されているようなダミートレンチ構造を用いる方法がある。このダミートレンチ構造では、複数のトレンチのうちの所定のトレンチ（ダミートレンチ）の内部に設けられた電極とエミッタ電極とを電気的に接続する。これにより、ゲート容量の絶対値を減ずるとともに、特にフローティング層を有するＩＧＢＴではゲート−コレクタ間の容量を小さくすることができる。【０００４】
しかしながら、特許文献１に記載のダミートレンチ構造は、ダミートレンチ内部の電極とエミッタ電極とを電気的に接続している。このため、ダミートレンチの形状異常や、ダミートレンチと電極との間の絶縁膜の膜質劣化といった不具合を電圧印加によりスクリーニングすることが困難である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−７４００６公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、トレンチゲート構造を有する半導体装置の製造プロセスにおいて適切なスクリーニングを実施することが可能な半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明の一態様に係る半導体装置の製造方法は、平板状の基体部の上面に第１及び第２トレンチを形成する工程と、第１及び第２トレンチの各々の内部に絶縁膜を形成する工程と、絶縁膜を介して第１及び第２トレンチの各々の内部を埋め込むように基体部の上面上に導電膜を形成する工程と、導電膜と基体部の下面との間に電圧を印加して絶縁膜の絶縁特性を検査する工程と、絶縁特性を検査した後、上面上の導電膜を選択的に除去して、第１トレンチの内部にゲート電極を形成し、第２トレンチの内部にゲート電極と分離された分離電極を形成する工程と、を備える。
【発明の効果】
【０００８】
本発明によれば、トレンチゲート構造を有する半導体装置の製造プロセスにおいて適切なスクリーニングを実施することが可能な半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１の実施形態に係る半導体装置のチップレイアウト図である。
【図２】本発明の第１の実施形態に係る半導体装置の要部断面図である。
【図３】本発明の第１の実施形態に係る半導体装置の製造方法に用いられる半導体基板の概略構成を示す図（（ａ）は平面図，（ｂ）は断面図）である。
【図４】図３（ａ）の一部を拡大した要部平面図である。
【図５】本発明の第１の実施形態に係る半導体装置の製造方法を説明するための要部平面図である。
【図６】本発明の第１の実施形態に係る半導体装置の製造方法を説明するための要部断面図である。
【図７】本発明の第１の実施形態に係る半導体装置の製造方法を説明するための要部断面図である。
【図８】本発明の第１の実施形態に係る半導体装置の製造方法を説明するための図（（ａ）は平面図，（ｂ）は断面図）である。
【図９】本発明の第１の実施形態に係る半導体装置の製造方法を説明するための図（（ａ）は平面図，（ｂ）は断面図）である。
【図１０】本発明の第１の実施形態に係る半導体装置の製造方法を説明するための要部断面図である。
【図１１】本発明の第１の実施形態に係る半導体装置の製造方法を説明するための要部断面図である。
【図１２】図９の一部を拡大して示す要部平面図である。
【図１３】本発明の第１の実施形態に係る半導体装置の製造方法を説明するための要部断面図である。
【図１４】本発明の第１の実施形態に係る半導体装置の製造方法を説明するための要部断面図である。
【図１５】本発明の第１の実施形態に係る半導体装置の製造方法を説明するための要部断面図である。
【図１６】本発明の第１の実施形態に係る半導体装置の製造方法を説明するための要部断面図である。
【図１７】本発明の第１の実施形態に係る半導体装置の製造方法を説明するための要部断面図である。
【図１８】本発明の第１の実施形態に係る半導体装置の製造方法を説明するための要部断面図である。
【図１９】本発明の第１の実施形態に係る半導体装置の製造方法を説明するための要部断面図である。
【図２０】本発明の第１の実施形態に係る半導体装置の製造方法を説明するための要部断面図である。
【図２１】本発明の第２の実施形態に係る半導体装置の製造方法を説明するための図（（ａ）は平面図，（ｂ）は断面図）である。
【図２２】本発明の第２の実施形態に係る半導体装置の製造方法を説明するための要部断面図である。
【図２３】本発明の第２の実施形態に係る半導体装置の製造方法を説明するための要部断面図である。
【図２４】本発明の第２の実施形態に係る半導体装置の製造方法を説明するための要部平面図である。
【図２５】本発明の第２の実施形態に係る半導体装置の製造方法において、変形例を説明するための要部平面図である。
【図２６】本発明の第３の実施形態に係る半導体装置の製造方法を説明するための図（（ａ）は平面図，（ｂ）は断面図）である。
【図２７】本発明の第３の実施形態に係る半導体装置の製造方法を説明するための要部断面図である。
【図２８】本発明の第３の実施形態に係る半導体装置の製造方法を説明するための図（（ａ）は平面図，（ｂ）は断面図）である。
【図２９】本発明の第３の実施形態に係る半導体装置の製造方法を説明するための図（（ａ）は平面図，（ｂ）は断面図）である。
【図３０】本発明の第３の実施形態に係る半導体装置の製造方法を説明するための要部断面図である。
【図３１】本発明の第３の実施形態に係る半導体装置の製造方法を説明するための要部断面図である。
【発明を実施するための形態】
【００１０】
以下、本発明の第１乃至第３の実施形態に係る半導体装置の製造方法について、図面を参照して詳細に説明する。
【００１１】
本明細書において、「第１主電極領域」とは、ＩＧＢＴにおいてエミッタ領域又はコレクタ領域のいずれか一方となる領域を意味する。電界効果トランジスタ（ＦＥＴ）や静電誘導トランジスタ（ＳＩＴ）においてはソース領域又はドレイン領域のいずれか一方となる領域を意味する。静電誘導サイリスタ（ＳＩサイリスタ）やゲートターンオフサイリスタ（ＧＴＯ）においてはアノード領域又はカソード領域のいずれか一方となる領域を意味する。
【００１２】
「第２主電極領域」とは、ＩＧＢＴにおいては上記第１主電極領域とはならないエミッタ領域又はコレクタ領域のいずれか一方となる領域を意味する。ＦＥＴ、ＳＩＴにおいては上記第１主電極領域とはならないソース領域又はドレイン領域のいずれか一方となる領域を意味する。ＳＩサイリスタやＧＴＯにおいては上記第１主電極領域とはならないアノード領域又はカソード領域のいずれか一方となる領域を意味する。
【００１３】
即ち、第１主電極領域がエミッタ領域であれば、第２主電極領域はコレクタ領域を意味する。第１主電極領域がソース領域であれば、第２主電極領域はドレイン領域を意味する。第１主電極領域がアノード領域であれば、第２主電極領域はカソード領域を意味する。以下の第１乃至第３の実施形態では、トレンチゲート構造のＩＧＢＴに着目して説明するので、エミッタ領域を「第１主電極領域」、コレクタ領域を「第２主電極領域」と呼ぶ。
【００１４】
以下の第１乃至第３の実施形態の説明では、第１導電型がｎ型、第２導電型がｐ型の場合について例示的に説明するが、導電型を逆の関係に選択して、第１導電型をｐ型、第２導電型をｎ型としても構わない。また、本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに上付き文字で付す＋および−は、＋および−の付記されていない半導体領域に比してそれぞれ相対的に不純物濃度が高いまたは低い半導体領域であることを意味する。
【００１５】
更に、以下の説明において「上面」「下面」などの「上」「下」の定義は、図示した断面図上の単なる表現上の問題である。例えば、半導体装置の方位を９０°変えて観察すれば「上」「下」の呼称は、「左」「右」になり、１８０°変えて観察すれば「上」「下」の呼称の関係は逆になることは勿論である。
【００１６】
なお、以下の第１乃至第３の実施形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、第１乃至第３の実施形態で説明される添付図面は、見易くまたは理解し易くするために正確なスケール、寸法比で描かれていない。本発明はその要旨を超えない限り、以下に説明する第１乃至第３の実施形態の記載に限定されるものではない。
【００１７】
（第１の実施形態）
＜第１の実施形態に係る半導体装置の構造＞
本発明の第１の実施形態に係る半導体装置は、図１に示す平面図から分かるように、平面が方形状の半導体チップ２０を主体に構成されたＩＧＢＴである。なお、平面形状は例示であり、方形状に限定されるものではない。
【００１８】
半導体チップ２０は、中央部に設けられた素子形成領域２１ａと、この素子形成領域２１ａを囲むようにして周辺部に設けられた耐圧領域２１ｂとを備えている。素子形成領域２１ａには、図２などに示す分離電極６ｂに電気的に接続されたエミッタ電極としての第１主電極１２と、図２などに示すゲート電極６ａに電気的に接続された制御電極１３とが配置されている。
【００１９】
第１主電極１２及び制御電極１３は、外部端子（ボンディングパッド）として使用され、外部との電気的な導通の仲介を行うボンディングワイヤなどの接続手段が接続される。半導体チップ２０は、図２に示すように、第１導電型（ｎ−型）のドリフト層２が例えば単結晶シリコンからなる半導体基板２ＳＵＢで構成されている。
【００２０】
図１に回路図記号（シンボルマーク）で示すように、素子形成領域２１ａには、トレンチゲート構造のスイッチング素子としての第１の実施形態の半導体装置が構成されている。そして、耐圧領域２１ｂには、図１に示す構造に限定されるものではないが、例えば３本の第２導電型（ｐ型）のフィールドリミッティングリング（ＦＬＲ）領域１９が素子形成領域２１ａを囲むようにして三段配列で設けられている。
【００２１】
第１の実施形態の半導体装置は、図２に示すように、半導体基板２ＳＵＢの一部で構成されたｎ−型のドリフト層２を備えている。ドリフト層２の上には、第２導電型（ｐ型）のベース領域７が設けられている。ベース領域７の上面からベース領域７を貫いて下面側のドリフト層２に到達するように、複数の第１トレンチ３ａ及び複数の第２トレンチ３ｂが設けられている。図２に示すトポロジーに限定されるものではないが、説明の便宜上、一部の構成として交互に配列された２つの第１トレンチ３ａ及び３つの第２トレンチ３ｂを例示的に示している。
【００２２】
また、第１の実施形態に係る半導体装置は、複数の第１トレンチ３ａのそれぞれの内壁に沿って設けられた第１絶縁膜４ａと、複数の第２トレンチ３ｂのそれぞれの内壁に沿って設けられた第２絶縁膜４ｂとを備えている。
【００２３】
また、第１の実施形態に係る半導体装置は、複数の第１トレンチ３ａのそれぞれの内部に第１絶縁膜４ａを介して設けられたゲート電極６ａと、複数の第２トレンチ３ｂのそれぞれの内部に第２絶縁膜４ｂを介して設けられた分離電極６ｂとを備えている。分離電極６ｂは、ゲート電極６ａと電気的及び構造的に絶縁分離されている。
【００２４】
また、第１の実施形態に係る半導体装置は、ベース領域７の上部に第１主電極１２に接するように設けられたエミッタ領域としての第１導電型（ｎ＋型）の第１主電極領域８を備えている。第１主電極領域８は、第１トレンチ３ａの幅方向において互いに対向する両脇にそれぞれ設けられている。第１主電極領域８は第１トレンチ３ａに対応して設けられており、第２トレンチ３ｂの両脇には設けられていない。ドリフト層２の下には、コレクタ領域としての第２導電型（ｐ＋型）の第２主電極領域１６が設けられている。
【００２５】
また、第１の実施形態に係る半導体装置は、第２主電極領域１６と接して設けられたコレクタ電極としての第２主電極１７と、ドリフト層２の下に設けられた第１導電型（ｎ＋型）のバッファ層１５とを備えている。
【００２６】
図２に示すように、ゲート電極６ａ，分離電極６ｂの上には、層間絶縁膜１０と、第１主電極１２と、保護膜１４が下から順に設けられている。図２では図示を省略しているが、図１に示す制御電極１３は、第１主電極１２と同一レベルとなるように、ゲート電極６ａ，分離電極６ｂ，層間絶縁膜１０よりも上層に設けられている。保護膜１４には、図示していないが、第１主電極１２の一部を露出する第１主電極用ボンディング開口や制御電極１３の一部を露出する制御電極用ボンディング開口などが設けられている。
【００２７】
第１主電極１２は、層間絶縁膜１０を貫通するコンタクト孔１１を介して、ベース領域７、第１主電極領域８及び分離電極６ｂの各々と低いオーミック接触抵抗をなすように電気的にかつ金属学的に接続されている。第２主電極１７も、第２主電極領域１６と低いオーミック接触抵抗をなすように電気的にかつ金属学的に接続されている。
【００２８】
ゲート電極６ａは、詳細に図示していないが図１に示す制御電極１３と電気的に接続されている。ゲート電極６ａは、層間絶縁膜１０で覆われており、この層間絶縁膜１０によって第１主電極領域８と電気的に絶縁分離されている。
【００２９】
分離電極６ｂは、半導体装置のスイッチング損失の原因であるゲート−コレクタ間の容量を低減するために第１主電極領域８と電気的に接続されており、第１主電極１２から第１主電極領域８とともに第１基準電位が供給される。また、分離電極６ｂは、ゲート電極６ａ及び図１に示す制御電極１３に対しては電気的に絶縁分離されている。すなわち、分離電極６ｂは、第１主電極１２を通して第１主電極領域８と同様の電位が印加されるが、ゲート電極６ａとは異なってチャネルの形成に寄与しないダミー電極である。そして、第２トレンチ３ｂは、内部に分離電極６ｂが設けられたダミートレンチである。
【００３０】
第１絶縁膜４ａ及び第２絶縁膜４ｂは、例えば熱酸化法による二酸化シリコン（ＳｉＯ２）膜で形成されている。第１絶縁膜４ａ及び第２絶縁膜４ｂとしては、熱酸化法の他に化学的気相堆積（ＣＶＤ）法などにより形成される酸化シリコン膜や窒化シリコン膜、或いはこれらのうちの複数の組み合わせである積層膜を用いることができる。第１絶縁膜４ａ及び第２絶縁膜４ｂとしては、高耐圧が要求されるパワーデバイス（電力用半導体装置）においては緻密性に有利な熱酸化法によるＳｉＯ２膜を用いることが好ましい。
【００３１】
ゲート電極６ａ及び分離電極６ｂには、例えば不純物が添加された多結晶シリコン膜（ドープドシリコン膜）が低比抵抗な導電膜として採用可能である。ゲート電極６ａ及び分離電極６ｂはドープドポリシリコン膜（ＤＯＰＯＳ膜）に限定されるものではない。例えば、ＤＯＰＯＳの他に、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、コバルト（Ｃｏ）などの高融点金属、或いはこれらのシリサイドであるＷＳｉ２，ＭｏＳｉ２，ＴｉＳｉ２，ＣｏＳｉ２などをゲート電極６ａ及び分離電極６ｂに用いてもよい。更にＤＯＰＯＳ膜とシリサイド膜との複合膜であるポリサイド膜などをゲート電極６ａ及び分離電極６ｂに採用してもよい。
【００３２】
層間絶縁膜１０としては、例えばＣＶＤ法によるＳｉＯ２膜を用いることが可能である。層間絶縁膜１０としては、シリコン窒化膜（Ｓｉ３Ｎ４膜）、ホウケイ酸ガラス膜（ＢＳＧ膜）、リンケイ酸ガラス膜（ＰＳＧ膜）又はホウリンケイ酸ガラス膜（ＢＰＳＧ膜）などでも構わない。第１主電極１２及び制御電極１３には、例えばアルミニウム（Ａｌ）膜、又はアルミニウム・シリコン（Ａｌ−Ｓｉ），アルミニウム・銅（Ａｌ−Ｃｕ），アルミニウム・銅・シリコン（Ａｌ−Ｃｕ−Ｓｉ）などのアルミニウム合金膜を用いることができる。第２主電極１７は例えば金（Ａｕ）膜で形成されている。保護膜１４は、例えばポリイミド系の絶縁性樹脂の他にＢＳＧ，ＰＳＧ，ＢＰＳＧ膜などが採用可能である。
【００３３】
第１主電極領域８の直下のベース領域７には、ゲート電極６ａに印加される電圧に制御されてチャネルが形成される。「ベース領域７」はＩＧＢＴにおいてはチャネルが形成される領域を意味するが、ＩＧＢＴ以外のスイッチング素子においてはＩＧＢＴのベース領域に等価な表面にチャネルが形成されるチャネル形成領域を意味する。
【００３４】
第１トレンチ３ａの内部に設けられた第１絶縁膜４ａは、第１主電極領域８の直下のベース領域７にチャネルの表面電位を静電的に制御するゲート膜として機能する。一方、第２トレンチ３ｂの内部に設けられた第２絶縁膜４ｂはゲート膜としては機能しない。しかしながら、第２トレンチ３ｂの底部でも電界が集中するので、この第２絶縁膜４ｂにおいても第１絶縁膜４ａと同様に、時間の経過とともに絶縁破壊が起こるＴＤＤＢ（Time Dependent Dielectric Breakdown）現象に対する信頼性を確保する必要がある。ＴＤＤＢに対する信頼性は、トレンチの形状異常や、トレンチと電極との間の絶縁膜の膜質劣化といった不具合を電圧印加によりスクリーニングすることで高めることができる。
【００３５】
＜第１の実施形態に係る半導体装置の動作＞
次に、第１の実施形態に係る半導体装置の動作について、図２を参照して説明する。第１主電極１２に第１基準電位（例えば０Ｖ）を印加し、第２主電極１７に第１基準電位よりも高い第２基準電位（例えば６００Ｖ）を印加した状態でゲート電極６ａの電圧が閾値以下の電圧では半導体装置はオフ状態である。
【００３６】
この状態で図示しないゲート駆動回路よりゲート抵抗を介して閾値より高い電圧をゲート電極６ａに印加すると、ｐ型のベース領域７で第１絶縁膜４ａを介してゲート電極６ａと対向している部分がｎ型に反転してチャネルが形成される。これにより、電子が第１主電極１２からｎ＋型の第１主電極領域（エミッタ領域）８、ｐ型のベース領域７のチャネルを通り、ｎ−−型のドリフト層２に注入されることでオン状態となる。このオン状態において、第１主電極１２と第２主電極１７との間の電圧降下が半導体装置のオン電圧である。
【００３７】
半導体装置をオン状態からオフ状態にするには、第１主電極１２とゲート電極６ａとの間の電圧を閾値以下にすることによって、ゲート電極６ａに蓄積されていた電荷はゲート抵抗を介してゲート駆動回路へ放電される。その際、ｎ型に反転していたチャネルがｐ型に戻り、チャネルが無くなることにより電子の供給がなされなくなり、半導体装置がオフ状態になる。
【００３８】
＜第１の実施形態に係る半導体装置の製造方法＞
次に、第１の実施形態に係る半導体装置の製造方法について、ＩＧＢＴの製造方法を例に図３乃至図２０を用いて説明する。以下の説明では、第１トレンチ３ａ及び第２トレンチ３ｂを形成した後、ｐ型のベース領域７及びｎ＋型の第１主電極領域８を形成する場合について説明するが、このような手順に限定されるものではない。
【００３９】
なお、図３、図８、図９は、複数のチップに切り出す前のウエハ状態での半導体基板全体を示す図である。また、図６、図７、図１０、図１３乃至図２０は、ウエハ状態の半導体基板に区画されたチップ形成領域での断面構造を示す要部断面図である。また、図１１は半導体基板を導電性のステージ上に配置した状態を示す断面図である。
【００４０】
（ａ）まず、図３に示すように、例えば単結晶シリコンウエハからなるｎ−型の半導体基板２ＳＵＢを基体部として準備する。この半導体基板２ＳＵＢは、互いに反対側に位置する上面２ｘ及び下面２ｙを有し、平面形状が円形状で構成されている。
【００４１】
なお、図３乃至図２０では「基体部」として、第１導電型（ｎ−型）の半導体基板２ＳＵＢを用いる場合を例示している。この半導体基板２ＳＵＢの代わりに、第２導電型（ｐ＋）型の半導体基板上にｎ型のエピタキシャル成長層をバッファ層として形成した後、このバッファ層よりも低濃度の第１導電型のエピタキシャル成長層を形成した３層構造を実現するように埋め込みエピタキシャル成長をして、このエピタキシャル成長層を基体部として採用してもよい。
【００４２】
半導体基板２ＳＵＢは、第１の実施形態に係る半導体装置の製造プロセスが施された後、複数の半導体チップに分割される。本明細書及び添付図面では半導体チップとして分割される部分をチップ形成領域２１と定義し、複数の半導体チップに分割するための切削部分をスクライブ領域（ダイシング領域）２２と定義する。したがって、半導体基板２ＳＵＢは、図３に示すように、物理的に形成されているものではないが、スクライブ領域２２によって行列状に区画された複数のチップ形成領域２１を有している。また、複数のチップ形成領域２１の各々は、図４に示すように、これも物理的に形成されているものではないが、図１の半導体チップ１と同様に、半導体装置が形成される素子形成領域２１ａとＦＬＲ領域１９が形成される耐圧領域２１ｂとを有している。
【００４３】
（ｂ）次に、半導体基板２ＳＵＢの上面２ｘにおいて、図５に示すように、チップ形成領域２１の耐圧領域２１ｂに、素子形成領域２１ａを取り囲むように環状に延伸する３本のＦＬＲ領域１９を形成する。この３本のＦＬＲ領域１９は、ｐ型を呈する不純物イオンとして例えばボロンイオン（１１Ｂ＋）又は二フッ化ボロンイオン（４９ＢＦ２＋）を注入し、その後、注入された不純物イオンを活性化させる熱処理を施すことによって形成される。この３本のＦＬＲ１９は、図３に示す複数のチップ形成領域２１の各々に形成される。
【００４４】
（ｃ）次に、図６に示すように、半導体基板２ＳＵＢの上面２ｘの表層部に、複数の第１トレンチ３ａ及び複数の第２トレンチ３ｂを掘る。複数の第１トレンチ３ａ及び複数の第２トレンチ３ｂの各々は、例えば幅１μｍ、深さ５μｍ〜１０μｍ程度のストライプ状の平行パターンで形成する。複数の第１トレンチ３ａ及び複数の第２トレンチ３ｂの各々は、フォトリソグラフィ技術を用いて半導体基板２ＳＵＢの上面２ｘを例えばＲＩＥなどのドライエッチングで選択的にエッチングすることにより形成される。複数の第１トレンチ３ａ及び複数の第２トレンチ３ｂの各々は、図６に示す配列に限定されないが、例えば一方向に所定の間隔をおいて交互に配列される。複数の第１トレンチ３ａ及び複数の第２トレンチ３ｂの各々は、図３に示す複数のチップ形成領域２１の各々において図４の平面パターンで定義される素子形成領域２１ａの内部に形成される。第２トレンチ３ｂは第１トレンチ３ａのダミートレンチとして使用される。
【００４５】
（ｄ）次に、半導体基板２ＳＵＢの上面２ｘにおいて、複数の第１トレンチ３ａ及び複数の第２トレンチ３ｂの各々の内部に例えば熱酸化処理によりＳｉＯ２膜からなる絶縁膜４を形成する。この工程において、絶縁膜４は、隣り合うトレンチの間の半導体基板２ＳＵＢの上面２ｘにも形成され、半導体基板２ＳＵＢの上面２ｘ、第１トレンチ３ａ及び第２トレンチ３ｂの各々の内部に亘って連続的に形成される。また、絶縁膜４は、図３に示す複数のチップ形成領域２１の各々に形成されると共に、スクライブ領域２２にも形成される。
【００４６】
（ｅ）次に、図７に示すように、半導体基板２ＳＵＢの上面２ｘに複数の第１トレンチ３ａ及び複数の第２トレンチ３ｂの各々の内部を埋め尽くすように、導電膜５として例えば低比抵抗のドープドポリシリコン膜をＣＶＤ法で形成する。導電膜５は、例えば１μｍのトレンチ幅に対して１μｍ程度の膜厚で形成する。この工程において、導電膜５は、図８に示すように、複数のチップ形成領域２１及びスクライブ領域２２に亘って形成される。また、導電膜５は半導体基板２ＳＵＢの下面２ｙ及び側面にも形成され、半導体基板２ＳＵＢの全体が導電膜５によって覆われる。
【００４７】
ここで、第１トレンチ３ａの内部に位置する絶縁膜４及び導電膜５は、図１３を参照すれば、後の第１絶縁膜４ａ、ゲート電極６ａのそれぞれに対応する。また、第２トレンチ３ｂの内部に位置する絶縁膜４及び導電膜５は、図１３を参照すれば、後の第２絶縁膜４ｂ、分離電極６ｂのそれぞれに対応する。
【００４８】
（ｆ）次に、図９に示すように、半導体基板２ＳＵＢの上面２ｘの外周端部から側面に亘って半導体基板２ＳＵＢを覆っている導電膜５をエッチングにより選択的に除去する。これにより、半導体基板２ＳＵＢの全体を覆っている導電膜５を、半導体基板２ＳＵＢの上面２ｘ側の第１導電膜５ａと、半導体基板２ＳＵＢの下面２ｙ側の第２導電膜５ｂとに分割する。
【００４９】
（ｇ）次に、図１０に示すように、第１導電膜５ａと半導体基板２ＳＵＢの下面２ｙとの間に電圧を印加して絶縁膜４の絶縁特性を検査する。具体的には、図１１に示すように、導電性のステージ２６に半導体基板２ＳＵＢの下面２ｙの第２導電膜５ｂが接するようにステージ２６上に半導体基板２ＳＵＢを配置する。そして、電源２７の負極側とステージ２６とを電気的に接続し、電源２７の正極側に電気的に接続されたプローブ針２８の先端を第１導電膜５ａに圧接する。そして、第１導電膜５ａと半導体基板２ＳＵＢの下面２ｙとの間に、通常の動作よりも高い電圧を電源２７から印加してゲートショック試験を実施した後、第１導電膜５ａと半導体基板２ＳＵＢの下面２ｙとの間に流れる電流を計測する。
【００５０】
ゲートショック試験は、時間の経過とともに絶縁膜４に絶縁破壊が起こるＴＤＤＢ現象を評価するための加速試験である。ゲートショック試験は、ゲート−コレクタ間に印加される通常の例えば約２ＭＶ／ｃｍ程度の電圧よりも高い例えば約５ＭＶ／ｃｍ程度の電圧を第１導電膜５ａと半導体基板２ＳＵＢの下面２ｙとの間に印加して行う。
【００５１】
この工程において、図１０に示すように、第１トレンチ３ａの内部及び第２トレンチ３ｂの内部を含む半導体基板２ＳＵＢと第１導電膜５ａとの間の絶縁膜４の全体に電界が印加されるので、絶縁膜４の全体にストレスを付加することができる。そして、第１導電膜５ａと半導体基板２ＳＵＢとの間の漏れ電流が基準値以上の場合には絶縁膜４の膜質劣化が生じていると判定できるので、絶縁膜４の絶縁特性を検査することができる。
【００５２】
したがって、第１の実施形態では第２トレンチ３ｂがダミートレンチ、第２トレンチ３ｂの内部の第１導電膜５ａ（後の分離電極６ｂ）がダミー電極として使用されるが、ダミートレンチやダミー電極に関係なく、第１トレンチ３ａ及び第２トレンチ３ｂの各々の形状異常や、第１トレンチ３ａと第１導電膜５ａ（後のゲート電極６ａ）との間の絶縁膜４（後の第１絶縁膜４ａ）及び第２トレンチ３ｂと第２導電膜５ｂ（後の分離電極６ｂ）との間の絶縁膜４（後の第２絶縁膜４ｂ）のそれぞれの膜質劣化を電圧印加によりスクリーニングすることができる。
【００５３】
また、この工程において、電源２７の負極側の印加電圧の電極として機能する第２導電膜５ｂが半導体基板２ＳＵＢの下面２ｙの全体に設けられている。したがって、電源２７の負極側の印加電圧の電極を半導体基板２ＳＵＢの上面２ｘに設ける場合と比較して、第１トレンチ３ａの内部及び第２トレンチ３ｂの内部を含む半導体基板２ＳＵＢと第１導電膜５ａとの間の絶縁膜４に印加される電界の集中を抑制することができる。この結果、絶縁膜４の全体に均一にストレスを付加することができる。
【００５４】
また、第１の実施形態に係る半導体装置がＩＧＢＴの場合は半導体基板２ＳＵＢの上面側の第１主電極領域８及びベース領域７と、下面側の第２主電極領域１６との間に電圧を印加することにより半導体基板２ＳＵＢの厚さ方向に電流が流れるので、実動作に順じたストレスを絶縁膜４に付加することができる。
【００５５】
なお、プローブ針２８の先端を圧接する際、第１導電膜５ａにプローブ針２８の先端の圧接による凹状の圧接跡が付く。また、第１導電膜５ａに異物が付着したりすることがある。このプローブ針２８の圧接跡や異物は、この後に第１導電膜５ａをエッチングして第１トレンチ３ａの内部にゲート電極６ａ及び第２トレンチ３ｂの内部に分離電極６ｂを形成する際にエッチ残りを発生させる要因となる。したがって、この後の第１導電膜５ａのエッチングによって除去される部分にプローブ針２８の先端を接触させてゲートショック試験を実施することが好ましい。
【００５６】
具体的には、図１２において、チップ形成領域２１の角部２３やスクライブ領域２２における第１導電膜５ａにプローブ針２８の先端を圧接することが好ましい。また、ＦＬＲ領域１９はチップ形成領域２１の角部２３において円弧形状の平面パターンになっており、ＦＬＲ領域１９の円弧形状平面パターン部分の外側では、ＦＬＲ領域１９のストライプ状平面パターン部分の外側と比較して広くなっているので、ＦＬＲ領域１９に損傷を与えることなく、プローブ針２８の先端を第１導電膜５ａに容易に接触させることができる。
【００５７】
（ｈ）次に、第１導電膜５ａをＲＩＥなどのドライエッチングでエッチバックすることによって、図１３に示すように、半導体基板２ＳＵＢの上面２ｘ上の第１導電膜５ａを選択的に除去する。これにより、複数の第１トレンチ３ａの各々の内部に第１導電膜５ａからなるゲート電極６ａを埋め込むと共に、複数の第２トレンチ３ｂの各々の内部に第１導電膜５ａからなり、かつゲート電極６ａと電気的にかつ構造的に分離された分離電極６ｂを埋め込む。この第１導電膜５ａの選択的な除去は、図３に示す複数のチップ形成領域２１の各々において行われると共に、スクライブ領域２２においても行われる。
【００５８】
この平坦化の工程において、絶縁膜４に対して選択性を有するエッチング条件で第１導電膜５ａをエッチバックすることで、半導体基板２ＳＵＢの上面２ｘ上の絶縁膜４はエッチングストッパとして機能し、半導体基板２ＳＵＢの上面２ｘのエッチングを防止することができる。
【００５９】
（ｉ）次に、図１４に示すように、半導体基板２ＳＵＢの上面２ｘ上の絶縁膜４をウエットエッチングなどにより選択的に除去して半導体基板２ＳＵＢの上面２ｘを露出させる。この絶縁膜４の除去は、図３に示す複数のチップ形成領域２１の各々において行われると共に、スクライブ領域２２においても行われる。
【００６０】
この工程において、絶縁膜４は、図１４に示すように、第１トレンチ３ａの内部に位置する第１絶縁膜４ａと、第２トレンチ３ｂの内部に位置する第２絶縁膜４ｂとに分割される。第１トレンチ３ａの内部に位置する第１絶縁膜４ａはゲート膜として機能する。ダミートレンチとして使用される第２トレンチ３ｂの内部に位置する第２絶縁膜４ｂはゲート膜として機能しないが、第２絶縁膜４ｂは第１絶縁膜４ａと共にゲートショック試験が施されており、ＴＤＤＢ現象に対する信頼性が確保されている。
【００６１】
（ｊ）次に、図１５に示すように、半導体基板２ＳＵＢの上面２ｘの表層部にｐ型のベース領域７を形成する。このベース領域７は、ｐ型を呈する不純物イオンとして例えばボロンイオン又は二フッ化ボロンイオンを注入し、その後、注入された不純物イオンを活性化させる熱処理を施すことによって形成される。このベース領域７は、第１トレンチ３ａ及び第２トレンチ３ｂの各々の先端よりも浅く形成する。例えば、ベース領域７は、第１トレンチ３ａ及び第２トレンチ３ｂの各々の深さ５〜１０μｍに対して、１〜８μｍ程度の深さで形成する。このベース領域７は、図３に示す複数のチップ形成領域２１の各々に形成される。
【００６２】
なお、この第１の実施形態では、第１トレンチ３ａの内部にゲート電極６ａ、第２トレンチ３ｂの内部に分離電極６ｂをそれぞれ形成した後にベース領域７を形成している。なお、ベース領域７は半導体基板２ＳＵＢの上面２ｘの表層部に第１トレンチ３ａ及び第２トレンチ３ｂを形成する前に半導体基板２ＳＵＢの上面２ｘの表層部に形成してもよい。この場合、第１トレンチ３ａ及び第２トレンチ３ｂの各々は、ベース領域７を突き抜けるようにして半導体基板２ＳＵＢの上面２ｘの表層部に形成される。
【００６３】
（ｋ）次に、フォトリソグラフィ工程によって選択的イオン注入のマスクを形成する。このマスクの窓部を介してｎ型を呈する不純物イオンとして例えばヒ素イオン（７５Ａｓ＋）を注入する。その後、注入された不純物イオンを活性化させる熱処理を施す。これにより、図１６に示すように、ベース領域７の上部にエミッタ領域としての第１主電極領域８が選択的に形成される。
【００６４】
第１主電極領域８は、第１トレンチ３ａの幅方向において互いに対向する両脇にそれぞれ形成され、第２トレンチ３ｂの両脇には形成されない。この第１主電極領域８は、ベース領域７よりも浅く形成する。この第１主電極領域８は、図３に示す複数のチップ形成領域２１の各々に形成される。
【００６５】
（ｌ）次に、ゲート電極６ａ上及び分離電極６ｂ上を含む半導体基板２ＳＵＢの上面上の全面に、例えばＣＶＤ法でＳｉＯ２膜からなる層間絶縁膜１０を形成する。そして、フォトリソグラフィ技術及びドライエッチング技術などを用いて、図１７に示すように、層間絶縁膜１０の上部表面から半導体基板２ＳＵＢの上面２ｘに到達するように層間絶縁膜１０を貫通するコンタクト孔１１を開孔する。層間絶縁膜１０は、図３に示すチップ形成領域２１毎に分割され、コンタクト孔１１は図３に示す複数のチップ形成領域２１の各々に形成される。
【００６６】
（ｍ）次に、コンタクト孔１１の内部を埋め尽くし、かつ層間絶縁膜１０を覆うように半導体基板２ＳＵＢの上面２ｘ上の全面にスパッタリング法などにより金属膜を形成する。金属膜は、例えばＡｌ膜、又はＡｌ−Ｓｉ，Ａｌ−Ｃｕ，Ａｌ−Ｃｕ−ＳｉなどのＡｌ合金膜からなる。その後、フォトリソグラフィ技術によりエッチング用マスクを形成し、この金属膜を選択的なエッチングによりパターンニングする。これにより、図１８に示すように、半導体基板２ＳＵＢの上面２ｘ上にエミッタ電極としての第１主電極１２を形成すると共に、詳細に図示していないが、図１に示す制御電極１３を形成する。
【００６７】
第１主電極１２は、ベース領域７、第１主電極領域８及び分離電極６ｂと低いオーミック接触抵抗をなすように電気的にかつ金属学的に接続される。制御電極１３は、ゲート電極６ａの各々と電気的に接続される。第１主電極１２及び制御電極１３は、図３に示す複数のチップ形成領域２１の各々に形成される。
【００６８】
（ｎ）次に、図１８に示すように、第１主電極１２及び制御電極１３を覆うようにして半導体基板２ＳＵＢの上面２ｘ上の全面に例えばポリイミド系の絶縁性樹脂からなる保護膜１４を形成する。その後、保護膜１４をエッチングによりパターンニングして保護膜１４に、第１主電極１２の一部を露出する第１主電極用ボンディング開口、及び制御電極１３の一部を露出する制御電極用ボンディング開口などを形成する。保護膜１４は、図３に示すチップ形成領域２１毎に分割される。第１主電極用ボンディング開口及び制御電極用ボンディング開口などは、図３に示す複数のチップ形成領域２１の各々に形成される。
【００６９】
（ｏ）次に、半導体基板２ＳＵＢの下面２ｙを例えばバックグラインド法やＣＭＰ法で研削して半導体基板２ＳＵＢの厚さを薄くする。この工程において、図１９に示すように、半導体基板２ＳＵＢの下面２ｙの第２導電膜５ｂは除去される。
【００７０】
（ｐ）次に、図２０に示すように、半導体基板２ＳＵＢの下面２ｙの表層部にｎ＋型のバッファ層１５及びｐ＋型の第２主電極領域１６を形成する。バッファ層１５及び第２主電極領域１６は、半導体基板２ＳＵＢの下面２ｙに、ｎ型を呈する不純物イオンを注入すると共に、ｐ型を呈する不純物イオンを注入し、その後、注入された不純物イオンを活性化させる熱処理を施すことによって形成される。ｎ型を呈する不純物イオンとして例えばリンイオンを注入し、ｐ型を呈する不純物イオンとして例えばボロンイオンを注入する。
【００７１】
バッファ層１５は、半導体基板２ＳＵＢの下面２ｙから深さ方向に第２主電極領域１６よりも深い位置に形成され、残余の半導体基板２ＳＵＢがドリフト層２となる。バッファ層１５及び第２主電極領域１６は、半導体基板２ＳＵＢの下面２ｙにおいて、詳細に図示していないが、図３に示す複数のチップ形成領域２１の各々に亘って共通に形成される。
【００７２】
（ｑ）次に、半導体基板２ＳＵＢの下面２ｙの全面に、第２主電極領域１６と低いオーミック接触抵抗をなすように電気的にかつ金属学的に接続される第２主電極１７を形成する。これにより、第１の実施形態に係る半導体装置のウエハプロセスがほぼ完了する。そして、この後、半導体基板２ＳＵＢのスクライブ領域２２をダイシングブレードで切削して複数のチップ形成領域２１を分割する。これにより、図１に示すように、チップ形成領域２１からなる半導体チップ２０が完成する。
【００７３】
以上のように、本発明の第１の実施形態に係る半導体装置の製造方法では、ダミートレンチやダミー電極に関係なく、第１トレンチ３ａ及び第２トレンチ３ｂの各々の形状異常や、第１トレンチ３ａと第１導電膜５ａ（後のゲート電極６ａ）との間の絶縁膜４（後の第１絶縁膜４ａ）及び第２トレンチ３ｂと第２導電膜５ｂ（後の分離電極６ｂ）との間の絶縁膜４（後の第２絶縁膜４ｂ）のそれぞれの膜質劣化を電圧印加によりスクリーニングすることができる。したがって、チャネルの形成に寄与しないダミー電極としての分離電極６ｂ、及びゲート電極６ａを有するトレンチゲート構造の半導体装置の製造プロセスにおいて適切なスクリーニングを実施することができる。
【００７４】
また、本発明の第１の実施形態に係る半導体装置の製造方法では、電源２７の負極側の印加電圧の電極として機能する第２導電膜５ｂが半導体基板２ＳＵＢの下面２ｙの全体に設けられている。このため、電源２７の負極側の印加電圧の電極を半導体基板２ＳＵＢの上面２ｘに設ける場合と比較して、第１トレンチ３ａの内部及び第２トレンチ３ｂの内部を含む半導体基板２ＳＵＢと第１導電膜５ａとの間の絶縁膜４に印加される電界の集中を抑制することができ、絶縁膜４の全体に均一にストレスを付加することができる。
【００７５】
また、ダミートレンチの内部の絶縁膜の膜質劣化を電圧印加によりスクリーニングする方法として、ダミートレンチの内部のダミー電極に電気的に接続された独立パッドを設け、この独立パッドとエミッタ電極との間に電圧印加を行った後、組み立て工程においてワイヤなどで独立パッドとエミッタ電極とを電気的に接続する方法がある。しかしながら、この場合、ダミートレンチの内部のダミー電極と独立パッドとを電気的に接続するランナーや独立パッドを追加する必要がある。このため、同じチップサイズで比較した場合、素子形成領域の面積が小さくなるのと、組立工程の工数が増加する。
【００７６】
これに対し、第１の実施形態に係る半導体装置の製造方法では、独立パッドや、この独立パッドとダミートレンチ内のダミー電極とを電気的に接続するランナーを付加することなく、適切なスクリーニングを実施することができる。したがって、素子形成領域２１ａの減少や組立工程の追加を抑制することができる。
【００７７】
また、本発明の第１の実施形態に係る半導体装置の製造方法では、第１導電膜５ａと半導体基板２ＳＵＢの下面２ｙとの間に電圧を印加する際、第１導電膜５ａにプローブ針２８を接触させる位置としてチップ形成領域２１の角部２３の空きスペースやスクライブ領域２２を設定する。これにより、この後の第１導電膜５ａをエッチングしてゲート電極６ａ及び分離電極６ｂを形成する際にエッチ残りが生じた場合でも、歩留りの低下を防止することができる。
【００７８】
（第２の実施形態）
本発明の第２の実施形態に係る半導体装置の製造方法について、図２１乃至図２４を用いて説明する。第２の実施形態に係る半導体装置の製造方法では、導電膜５のエッチング工程及び絶縁膜４の絶縁特性の検査工程以外は上述した第１の実施形態に係る半導体装置の製造方法とほぼ同一である。このため、第２の実施形態に係る半導体装置の製造方法では、導電膜５の１回目のエッチング工程に特化して説明し、その他の工程については詳細な説明を省略する。
【００７９】
なお、図２１は複数のチップに切出す前のウエハ状態での半導体基板全体を示す図である。また、図２２は、ウエハ状態の半導体基板に設けられたチップ形成領域での断面構造を示す要部断面図である。また、図２３は半導体基板を導電性のステージ上に配置した状態を示す要部断面図である。
【００８０】
（ａ２）まず、単結晶シリコンウエハからなるｎ−型の半導体基板２ＳＵＢを半導体基体として準備する。その後、上述した第１の実施形態と同様の工程を施して、図５に示すように３本のＦＬＲ領域１９と、図６に示すように複数の第１トレンチ３ａ及び複数の第２トレンチ３ｂと、図７及び図８に示すように絶縁膜４及び導電膜５とを形成する。
【００８１】
（ｂ２）次に、半導体基板２ＳＵＢの上面２ｘ側でチップ形成領域２１以外を覆っている導電膜５及び半導体基板２ＳＵＢの側面を覆っている導電膜５をエッチングにより選択的に除去する。これにより、図２１に示すように、半導体基板２ＳＵＢの全体を覆っている導電膜５を、半導体基板２ＳＵＢの上面２ｘ側の第１導電膜５ａと、半導体基板２ＳＵＢの下面２ｙ側の第２導電膜５ｂとに分割するとともに、第１導電膜５ａにおいては複数のチップ形成領域２１毎に分割する。
【００８２】
（ｃ２）次に、図２２に示すように、第１導電膜５ａと半導体基板２ＳＵＢの下面２ｙとの間に電圧を印加して絶縁膜４の絶縁特性を検査する。具体的には、図２３に示すように、導電性のステージ２６に半導体基板２ＳＵＢの下面２ｙの第２導電膜５ｂが向かい合うようにステージ２６上に半導体基板２ＳＵＢを配置する。そして、電源２７の負極側とステージ２６とを電気的に接続し、電源２７の正極側に電気的に接続されたプローブ針２８の先端を第１導電膜５ａに圧接する。
【００８３】
そして、第１導電膜５ａと半導体基板２ＳＵＢの下面２ｙとの間に、通常の動作よりも高い電圧を上述した第１の実施形態と同様の条件で印加してゲートショック試験を実施した後、絶縁膜４の漏れ電流を計測する。第２の実施形態では、半導体基板２ＳＵＢの上面側の第１導電膜５ａがチップ形成領域２１毎に分割されているので、プローブ針２８の先端の第１導電膜５ａへの圧接はチップ形成領域２１毎に実施する。
【００８４】
この工程において、図２２及び図２３に示すように、チップ形成領域２１毎に、第１トレンチ３ａの内部及び第２トレンチ３ｂの内部を含む半導体基板２ＳＵＢと第１導電膜５ａとの間の絶縁膜４の全体に電界が印加される。このため、チップ形成領域２１毎に絶縁膜４の全体にストレスを付加することができる。そして、第１導電膜５ａと半導体基板２ＳＵＢとの間の漏れ電流が基準値以上の場合には絶縁膜４の膜質劣化が生じていると判定できるので、チップ形成領域２１毎に絶縁膜４の絶縁特性を検査することができる。
【００８５】
したがって、第２の実施形態ではダミートレンチやダミー電極に関係なく、第１トレンチ３ａ及び第２トレンチ３ｂの各々の形状異常や、第１トレンチ３ａと第１導電膜５ａ（後のゲート電極６ａ）との間の絶縁膜４（後の第１絶縁膜４ａ）及び第２トレンチ３ｂと第２導電膜５ｂ（後の分離電極６ｂ）との間の絶縁膜４（後の第２絶縁膜４ｂ）のそれぞれの膜質劣化を電圧印加によりチップ形成領域２１毎にスクリーニングすることができる。
【００８６】
また、この工程において、電源２７の負極側の印加電圧の電極として機能する第２導電膜５ｂが半導体基板２ＳＵＢの下面２ｙの全体に設けられている。したがって、第１の実施形態と同様に、第１トレンチ３ａの内部及び第２トレンチ３ｂの内部を含む半導体基板２ＳＵＢと第１導電膜５ａとの間の絶縁膜４に印加される電界の集中を抑制することができ、チップ形成領域２１毎に絶縁膜４の全体に均一にストレスを付加することができる。
【００８７】
なお、第２の実施形態では、図２４に示すように、スクライブ領域２２に第１導電膜５ａが設けられていないので、チップ形成領域２１の角部２３における第１導電膜５ａにプローブ針２８の先端を圧接することが好ましい。第２の実施形態においても、上述の第１の実施形態と同様に、ＦＬＲ領域１９に損傷を与えることなく、プローブ針２８の先端を第１導電膜５ａに容易に接触させることができる。
【００８８】
次に、上述した第１の実施形態と同様の工程を施して、ゲート電極６ａ、分離電極６ｂ、第１絶縁膜４ａ、第２絶縁膜４ｂ、ｐ型のベース領域７、ｎ＋型第１主電極領域８、層間絶縁膜１０、コンタクト孔１１、第１主電極１２、制御電極１３、保護膜１４、第１主電極用ボンディング開口、制御電極用ボンディング開口、ｎ＋型のバッファ層１５、ｐ＋型の第２主電極領域１６、第２主電極１７などを形成するとともに、半導体基板下面研削工程を施すことにより、本発明の第２の実施形態に係る半導体装置のウエハプロセスがほぼ完了する。
【００８９】
以上説明したように、第２の実施形態に係る半導体装置の製造方法によれば、ダミートレンチやダミー電極に関係なく、第１トレンチ３ａ及び第２トレンチ３ｂの各々の形状異常や、第１トレンチ３ａと第１導電膜５ａとの間の絶縁膜４及び第２トレンチ３ｂと第２導電膜５ｂとの間の絶縁膜４のそれぞれの膜質劣化を電圧印加によりチップ形成領域２１毎にスクリーニングすることができる。したがって、チャネルの形成に寄与しないダミー電極としての分離電極６ｂ、及びゲート電極６ａを有するトレンチゲート構造の半導体装置の製造プロセスにおいて適切なスクリーニングをチップ形成領域２１毎に実施することができる。
【００９０】
また、本発明の第２の実施形態に係る半導体装置の製造方法では、電源２７の負極側の印加電圧の電極として機能する第２導電膜５ｂが半導体基板２ＳＵＢの下面２ｙの全体に設けられている。このため、電源２７の負極側の印加電圧の電極を半導体基板２ＳＵＢの上面２ｘに設ける場合と比較して、第１トレンチ３ａの内部及び第２トレンチ３ｂの内部を含む半導体基板２ＳＵＢと第１導電膜５ａとの間の絶縁膜４に印加される電界の集中をチップ形成領域２１毎に抑制することができ、チップ形成領域２１毎に絶縁膜４の全体に均一にストレスを付加することができる。
【００９１】
また、本発明の第２の実施形態に係る半導体装置の製造方法においても、上述した第１の実施形態と同様に、独立パッドや、この独立パッドとダミートレンチ内のダミー電極とを電気的に接続するランナーを付加することなく、適切なスクリーニングを実施することができるので、素子形成領域の減少や組立工程の追加を抑制することができる。
【００９２】
また、本発明の第２の実施形態に係る半導体装置の製造方法においても、第１導電膜５ａと半導体基板２ＳＵＢの下面２ｙとの間に電圧を印加する際、第１導電膜５ａにプローブ針２８を接触させる位置としてチップ形成領域２１の角部２３の空きスペースを設定する。これにより、この後の第１導電膜５ａをエッチングしてゲート電極６ａ及び分離電極６ｂを形成する際にエッチ残りが生じても、第１の実施形態と同様に歩留りの低下を防止することができる。
【００９３】
なお、導電膜５をエッチングにより選択的に除去して複数のチップ形成領域２１に対応する複数の第１導電膜５ａに分割する際、図２５に示すように、各々がスクライブ領域２２に食み出るパッド部２４を有する複数の第１導電膜５ａに分割してもよい。この場合においても、第２の実施形態と同様に、この後の第１導電膜５ａをエッチングしてゲート電極６ａ及び分離電極６ｂを形成する際にエッチ残りが生じた場合でも、歩留りの低下を防止することができる。
【００９４】
（第３の実施形態）
本発明の第３の実施形態に係る半導体装置の製造方法について、図２６乃至図３１を用いて説明する。第３の実施形態に係る半導体装置の製造方法では、図２６に示す半導体基板２ＡＳＵＢを用いる。この半導体基板２ＡＳＵＢは、上述した第１の実施形態に係る半導体基板２ＳＵＢとほぼ同様の構成になっており、物理的に形成されているものではないがモニタ部２５を有する点が異なっている。
【００９５】
このモニタ部２５は、チップ形成領域２１及びスクライブ領域２２以外の領域に配置され、図４に示すチップ形成領域２１と同様に、半導体装置が形成される素子形成領域２１ａとＦＬＲ領域１９が形成される耐圧領域２１ｂとを有している。このモニタ部２５は、チップ形成領域２１と同様の製造プロセスが施される。
【００９６】
なお、図２６、図２８及び図２９は複数のチップに切出す前のウエハ状態での半導体基板全体を示す図である。また、図２７は、ウエハ状態の半導体基板に設けられたチップ形成領域での断面構造を示す要部断面図である。また、図３０及び図３１は半導体基板を導電性のステージ上に配置した状態を示す要部断面図である。
【００９７】
（ａ３）まず、図２６に示すように、例えば単結晶シリコンウエハからなるｎ−型の半導体基板２ＡＳＵＢを基体部として準備する。その後、第１の実施形態と同様の工程を施して、図５と同様に３本のＦＬＲ領域１９と、図２７に示すように、複数の第１トレンチ３ａ、複数の第２トレンチ３ｂ、絶縁膜４及び導電膜５とを半導体基板２ＡＳＵＢの各チップ形成領域２１に形成する。これらのＦＬＲ領域１９、複数の第１トレンチ３ａ、複数の第２トレンチ３ｂ、絶縁膜４及び導電膜５は半導体基板２ＡＳＵＢのモニタ部２５にも同様に形成される。導電膜５は、図２８に示すように、半導体基板２ＡＳＵＢの全体を覆うようにして形成される。
【００９８】
（ｂ３）次に、半導体基板２ＡＳＵＢの上面２ｘ側でチップ形成領域２１以外を覆っている導電膜５及び半導体基板２ＡＳＵＢの側面を覆っている導電膜５をエッチングにより選択的に除去する。これにより、半導体基板２ＡＳＵＢの全体を覆っている導電膜５を、図２９に示すように、半導体基板２ＡＳＵＢの上面２ｘ側の第１導電膜５ａと、半導体基板２ＡＳＵＢの下面２ｙ側の第２導電膜５ｂとに分割するとともに、第１導電膜５ａにおいては複数のチップ形成領域２１及びモニタ部２５毎に分割する。
【００９９】
（ｃ３）次に、図３０に示すように、導電性のステージ２６に半導体基板２ＡＳＵＢの下面２ｙの第２導電膜５ｂが向かい合うようにステージ２６上に半導体基板２ＡＳＵＢを配置する。そして、電源２７の負極側とステージ２６とを電気的に接続し、電源２７の正極側に電気的に接続されたプローブ針２８の先端をモニタ部２５の第１導電膜５ａに圧接する。そして、モニタ部２５の第１導電膜５ａと半導体基板２ＡＳＵＢの下面２ｙとの間に、絶縁膜４の絶縁性を破壊する高電圧を印加する。この工程において、絶縁膜４が絶縁破壊する破壊電圧を測定することにより、半導体基板２ＡＳＵＢの下面２ｙとステージ２６とが電気的に接続されているか否かを確認することができる。
【０１００】
（ｄ３）次に、上述した第２実施形態と同様に、図３１に示すように、チップ形成領域２１の第１導電膜５ａと半導体基板２ＡＳＵＢの下面２ｙとの間に電圧を印加して絶縁膜４の絶縁特性を検査する。この後、上述した第１の実施形態と同様の工程を施すことにより、本発明の第３の実施形態に係る半導体装置のウエハプロセスがほぼ完了する。
【０１０１】
以上説明したように、本発明の第３の実施形態に係る半導体装置の製造方法では、半導体基板２ＡＳＵＢの下面２ｙとステージ２６とが電気的に接続されているか否かを確認した後、チップ形成領域２１の第１導電膜５ａと半導体基板２ＡＳＵＢの下面２ｙとの間に電圧を印加して絶縁膜４の絶縁特性を検査することができる。したがって、半導体基板２ＡＳＵＢの下面２ｙとステージ２６との接触不良で絶縁膜４にストレスが付加されずに絶縁特性が検査されてしまうといった検査不良を排除することができる。この結果、電圧印加によるスクリーニングの信頼性を高めることができる。
【０１０２】
なお、上述の第３の実施形態では、チップ形成領域２１及びスクライブ領域２２以外の領域にモニタ部２５を配置した場合について説明したが、モニタ部２５はスクライブ領域２２に配置してもよい。
【０１０３】
以上、本発明を上述の第１乃至第３の実施形態に基づき具体的に説明したが、本発明は上述の第１乃至第３の実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【０１０４】
例えば、上述の第１乃至第３の実施形態では、トレンチゲート構造を有する半導体装置の製造方法についてＩＧＢＴの製造方法を例に説明した。しかしながら、本発明は、これに限定されるものではなく、トレンチゲート構造の電力用ＭＯＳＦＥＴを有する半導体装置の製造方法に適用することができる。
【０１０５】
また、上述の第１乃至第３の実施形態における半導体基板２ＳＵＢ，２ＡＳＵＢを構成する単結晶シリコンウエハの製造方法の例としては、フロートゾーン法（ＦＺ法）、チョクラルスキー法（ＣＺ法）及び磁場印加型チョクラルスキー法（ＭＣＺ法）が挙げられる。これらのいずれの方法による単結晶シリコンウエハを用いた場合でも、上述の第１乃至第３の実施形態に係る半導体装置の製造方法を適用することができる。
【０１０６】
ここで、上述の第１乃至第３の実施形態に係る半導体装置の製造方法を、ＭＣＺ法による単結晶シリコンウエハからなる半導体基板２ＳＵＢ，２ＡＳＵＢに適用してもよい。ＭＣＺ法による単結晶シリコンウエハを用いた場合、ＦＺ法によるウエハと比べて、ダミートレンチの形状異常や、ダミートレンチと電極との間の絶縁膜の膜質劣化といった不具合が生じやすいことがある。即ち、ＭＣＺ法による単結晶シリコンウエハは、ＦＺ法による単結晶シリコンウエハと比べて、ウエハ製造時に含まれる炭素や酸素といった不純物の含有濃度が高い。そのため、これらの不純物に起因した結晶欠陥も発生しやすい。このような不純物や結晶欠陥が、ダミートレンチの形状異常や、ダミートレンチと電極との間の絶縁膜の膜質劣化といった不具合原因となる。そこで、上述の第１乃至第３の実施形態に係る半導体装置の製造方法を、ＭＣＺ法による単結晶シリコンウエハからなる半導体基板２ＳＵＢ，２ＡＳＵＢに適用することにより、上記不具合をスクリーニングする効果がより顕著となる。
【０１０７】
以上のように、本発明に係る半導体装置の製造方法は、チャネルの形成に寄与しないダミー電極としての電極を有するトレンチゲート構造の半導体装置の製造プロセスにおいて適切なスクリーニングを実施することができ、トレンチゲート構造を有する半導体装置の製造方法に有用である。
【符号の説明】
【０１０８】
２…第１導電型のドリフト層
２ＳＵＢ，２ＡＳＵＢ…第１導電型の半導体基板
３ａ…第１トレンチ，３ｂ…第２トレンチ
４ａ…第１絶縁膜，４ｂ…第２絶縁膜
５…導電膜，５ａ…第１導電膜，５ｂ…第２導電膜
６ａ…ゲート電極，６ｂ…分離電極
７…第２導電型のベース領域
８…第１主電極領域（エミッタ領域）
１０…層間絶縁膜
１１…コンタクト孔
１２…第１主電極（エミッタ電極）
１３…制御電極
１４…保護膜
１５…第１導電型のバッファ層
１６…第２導電型の第２主電極領域（コレクタ領域）
１７…第２主電極（コレクタ電極）
２０…半導体チップ
２１ａ…チップ形成領域，２１ｂ…耐圧領域
２２…スクライブ領域
２３…角部
２４…パッド部
２５…モニタ部
２６…ステージ
２７…電源
２８…プローブ針
【図１】
2016147529.tif 000003
【図２】
2016147529.tif 000004
【図３】
2016147529.tif 000005
【図４】
2016147529.tif 000006
【図５】
2016147529.tif 000007
【図６】
2016147529.tif 000008
【図７】
2016147529.tif 000009
【図８】
2016147529.tif 000010
【図９】
2016147529.tif 000011
【図１０】
2016147529.tif 000012
【図１１】
2016147529.tif 000013
【図１２】
2016147529.tif 000014
【図１３】
2016147529.tif 000015
【図１４】
2016147529.tif 000016
【図１５】
2016147529.tif 000017
【図１６】
2016147529.tif 000018
【図１７】
2016147529.tif 000019
【図１８】
2016147529.tif 000020
【図１９】
2016147529.tif 000021
【図２０】
2016147529.tif 000022
【図２１】
2016147529.tif 000023
【図２２】
2016147529.tif 000024
【図２３】
2016147529.tif 000025
【図２４】
2016147529.tif 000026
【図２５】
2016147529.tif 000027
【図２６】
2016147529.tif 000028
【図２７】
2016147529.tif 000029
【図２８】
2016147529.tif 000030
【図２９】
2016147529.tif 000031
【図３０】
2016147529.tif 000032
【図３１】
2016147529.tif 000033
【国際調査報告】
2016147529.tif 000034
2016147529.tif 000035
2016147529.tif 000036
2016147529.tif 000037