(57)【要約】【課題】半導体装置とその製造方法、及び電子機器において、複数の半導体素子を冷媒で冷却できるようにすること。【解決手段】第１の半導体素子２２と、第１の半導体素子２２の上に設けられ、減圧された空洞Sを備えた第１の基板２５と、空洞Sの内部に収容された冷媒Cと、第１の基板２５の上に設けられた第２の半導体素子２３と、第１の基板２５と熱的に接続され、空洞Sに繋がる孔３０ｘが設けられた放熱部材３０とを有する半導体装置による。【選択図】図３
2014185088.tif 000002
【特許請求の範囲】
【請求項１】
第１の半導体素子と、
前記第１の半導体素子の上に設けられ、減圧された空洞を備えた第１の基板と、
前記空洞の内部に収容された冷媒と、
前記第１の基板の上に設けられた第２の半導体素子と、
前記第１の基板と熱的に接続され、前記空洞に繋がる孔が設けられた放熱部材と、
を有する半導体装置。
【請求項２】
前記第１の基板は、前記第２の半導体素子からはみ出した上面を有し、
前記放熱部材は、前記第２の半導体素子からはみ出した部分の前記上面に接続された第１の下面を有することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記放熱部材は、前記第１の下面よりも高い位置に第２の下面を有し、
前記第２の下面に、前記第２の半導体素子の上面が接続されたことを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記放熱部材に、前記孔に繋がる配管が設けられたことを特徴とする請求項１乃至請求項３のいずれか１項に記載の半導体装置。
【請求項５】
前記第２の半導体素子の上に設けられた第２の基板を更に有することを特徴とする請求項１乃至請求項３のいずれか１項に記載の半導体素子。
【請求項６】
前記第１の基板は、前記空洞の内面に、前記冷媒を保持したウィックを有することを特徴とする請求項１乃至請求項５のいずれか１項に記載の半導体装置。
【請求項７】
前記空洞は、前記第１の基板の中央から周縁に延びる複数のチャネルに分けられたことを特徴とする請求項１乃至請求項６のいずれか１項に記載の半導体装置。
【請求項８】
前記第１の基板は、前記空洞の内側に柱を有することを特徴とする請求項１乃至請求項７のいずれか１項に記載の半導体装置。
【請求項９】
前記第１の基板を貫通する導体プラグを更に有し、
前記第１の半導体素子と前記第２の半導体素子とが前記導体プラグを介して電気的に接続されたことを特徴とする請求項１乃至請求項８のいずれか１項に記載の半導体装置。
【請求項１０】
平面視で前記導体プラグが互いに間隔をおいて複数設けられ、
前記第１の半導体素子の上の前記空洞内に、該空洞の一部を充填し、かつ、複数の前記導体プラグが通る充填体が設けられたことを特徴とする請求項９に記載の半導体装置。
【請求項１１】
前記空洞は、平面視で前記第１の半導体素子よりも大きいことを特徴とする請求項１乃至請求項９のいずれか１項に記載の半導体装置。
【請求項１２】
前記空洞の表面は、前記第１の半導体素子寄りの底面と、前記第２の半導体素子寄りの天井面とを有し、
前記底面の親水性が、前記天井面の親水性よりも高いことを特徴とする請求項１乃至請求項１１のいずれか１項に記載の半導体装置。
【請求項１３】
第１の半導体素子と、
前記第１の半導体素子の上に設けられ、減圧された空洞を備えた基板と、
前記空洞の内部に収容された冷媒と、
前記基板の上に設けられた第２の半導体素子と、
前記基板と熱的に接続され、前記空洞に繋がる孔が設けられた放熱部材とを有する半導体装置を備えた電子機器。
【請求項１４】
前記空洞の表面は、前記第１の半導体素子寄りの底面と、前記第２の半導体素子寄りの天井面とを有し、
前記底面の親水性が、前記天井面の親水性よりも高いことを特徴とする請求項１３に記載の電子機器。
【請求項１５】
第１の半導体素子の上に、空洞を内部に備えた基板を固着する工程と、
前記基板の上に第２の半導体素子を固着する工程と、
前記基板に、前記空洞に繋がる孔が設けられた放熱部材を熱的に接続する工程と、
前記孔から前記空洞に冷媒を供給する工程と、
前記冷媒を供給した後、前記孔を介して前記空洞を減圧する工程と、
前記空洞を減圧した後、前記孔を塞ぐ工程と、
を有する半導体装置の製造方法。
【請求項１６】
前記空洞の表面は、前記第１の半導体素子寄りの底面と、前記第２の半導体素子寄りの天井面とを有し、
前記底面の親水性を前記天井面の親水性よりも高める工程を更に有することを特徴とする請求項１５に記載の半導体装置の製造方法。
【請求項１７】
第１のシリコン基板の第１の上面に、前記空洞の前記天井面を備えた凹部を形成する工程と、
前記第１のシリコン基板の前記第１の上面と、第２のシリコン基板の第２の上面とを接合することにより、前記空洞を内部に備えた前記基板を作製する工程とを更に有し、
前記底面の親水性を前記天井面の親水性よりも高める工程は、前記凹部の表面を疎水化することにより行われることを特徴とする請求項１６に記載の半導体装置の製造方法。
【請求項１８】
前記凹部を形成する工程は、
前記第１の上面にハードマスクを形成する工程と、
前記ハードマスクで覆われていない部分の前記第１の上面をエッチングすることにより前記凹部を形成する工程と、
前記疎水化の後、前記ハードマスクを除去する工程とを有することを特徴とする請求項１７に記載の半導体装置の製造方法。
【請求項１９】
前記ハードマスクを除去する工程は、前記ハードマスクのエッチングレートが前記第１のシリコン基板のエッチレートよりも速いスラリを用いて、化学機械研磨法により前記ハードマスクを除去することにより行われることを特徴とする請求項１８に記載の半導体装置の製造方法。
【請求項２０】
前記スラリは砥粒を含まない薬液からなることを特徴とする請求項１９に記載の半導体装置の製造方法。
【請求項２１】
前記ハードマスクを除去する工程は、
前記凹部と前記ハードマスクとをレジスト膜で覆う工程と、
前記レジスト膜で覆った後、化学機械研磨法により前記レジスト膜を研磨して、前記ハードマスクを露出させる工程と、
前記ハードマスクを露出させた後、前記レジスト膜で前記凹部を覆いながら、前記ハードマスクをエッチングして除去する工程とを更に有することを特徴とする請求項１８に記載の半導体装置の製造方法。
【請求項２２】
前記底面の親水性を前記天井面の親水性よりも高める工程は、前記凹部の前記表面と、前記第１の上面とを疎水化することにより行われ、
前記疎水化の後に、前記凹部をマスクで覆いながら、前記マスクで覆われていない部分の前記第１の上面をプラズマ又はイオンビームに曝す工程を更に有することを特徴とする請求項１７に記載の半導体装置の製造方法。
【請求項２３】
前記第１の上面に凸部を形成する工程を更に有し、
前記第１の上面と前記第２の上面とを接合する工程において、前記凸部の上面と前記第２の上面とを接合することを特徴とする請求項１７に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置とその製造方法、及び電子機器に関する。
【背景技術】
【０００２】
サーバ等の電子機器の高機能化に伴い、電子機器に搭載される半導体装置の実装技術として三次元実装技術が注目されつつある。三次元実装技術は、一つの半導体装置内において複数の半導体素子を積層する技術であり、半導体装置の高機能化を実現することができる。【０００３】
三次元実装技術を用いた半導体装置においては、複数の半導体素子で発生した熱を外部に速やかに逃がすための放熱機構を設けるのが好ましい。その放熱機構には、外気によって半導体装置を冷却する空冷方式と、水等の冷媒によって半導体装置を冷却する液冷方式とがある。【０００４】
このうち、液冷方式においては、積層された半導体素子の間にシリコン基板を微細加工して形成された流路を配置して効率的に冷却する方式も提案されているが、技術的な困難性のために製品レベルでの実現には至っていない。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特表２０１２−５２０５７５号公報
【特許文献２】特開２００８−１５３４２３号公報
【特許文献３】特開２００５−１８０８７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
半導体装置とその製造方法、及び電子機器において、複数の半導体素子を冷媒で冷却できるようにすることを目的とする。
【課題を解決するための手段】
【０００７】
以下の開示の一観点によれば、第１の半導体素子と、前記第１の半導体素子の上に設けられ、減圧された空洞を備えた第１の基板と、前記空洞の内部に収容された冷媒と、前記第１の基板の上に設けられた第２の半導体素子と、前記第１の基板と熱的に接続され、前記空洞に繋がる孔が設けられた放熱部材とを有する半導体装置が提供される。【０００８】
また、その開示の他の観点によれば、第１の半導体素子と、前記第１の半導体素子の上に設けられ、減圧された空洞を備えた基板と、前記空洞の内部に収容された冷媒と、前記基板の上に設けられた第２の半導体素子と、前記基板と熱的に接続され、前記空洞に繋がる孔が設けられた放熱部材とを有する半導体装置を備えた電子機器が提供される。【０００９】
更に、その開示の別の観点によれば、第１の半導体素子の上に、空洞を内部に備えた基板を固着する工程と、前記基板の上に第２の半導体素子を固着する工程と、前記基板に、前記空洞に繋がる孔が設けられた放熱部材を熱的に接続する工程と、前記孔から前記空洞に冷媒を供給する工程と、前記冷媒を供給した後、前記孔を介して前記空洞を減圧する工程と、前記空洞を減圧した後、前記孔を塞ぐ工程とを有する半導体装置の製造方法が提供される。
【発明の効果】
【００１０】
以下の開示によれば、放熱部材に孔を設けることで、その孔を介して第１の基板の空洞に冷媒を供給したり当該空洞を減圧したりすることが容易になり、冷媒の潜熱で複数の半導体素子を冷却する第１の基板を簡単に実現することができる。
【図面の簡単な説明】
【００１１】
【図１】図１は、本願発明者が検討に使用した半導体装置の断面図である。
【図２】図２は、半導体装置の高温化を模式的に示す図である。
【図３】図３は、第１実施形態に係る半導体装置の断面図である。
【図４】図４は、第１実施形態に係る第１の基板を図３のI−I線に沿って切断したときの平面図である。
【図５】図５は、第１実施形態に係る第２の基板を図３のII−II線に沿って切断したときの平面図である。
【図６】図６（ａ）は、第１実施形態に係る第１の基板の模式平面図であり、図６（ｂ）は図６（ａ）のIII−III線に沿う断面図である。
【図７】図７（ａ）、（ｂ）は、第１実施形態に係る第１の基板の製造途中の断面図（その１）である。
【図８】図８（ａ）、（ｂ）は、第１実施形態に係る第１の基板の製造途中の断面図（その２）である。
【図９】図９（ａ）、（ｂ）は、第１実施形態に係る第１の基板の製造途中の断面図（その３）である。
【図１０】図１０（ａ）、（ｂ）は、第１実施形態に係る第１の基板の製造途中の断面図（その４）である。
【図１１】図１１は、第１実施形態に係る第１の基板の製造途中の断面図（その５）である。
【図１２】図１２は、第１実施形態に係る半導体装置の製造途中の断面図（その１）である。
【図１３】図１３は、第１実施形態に係る半導体装置の製造途中の断面図（その２）である。
【図１４】図１４は、第１実施形態に係る半導体装置の製造途中の断面図（その３）である。
【図１５】図１５は、第１実施形態に係る半導体装置の製造途中の断面図（その４）である。
【図１６】図１６は、第２実施形態に係る半導体装置の断面図である。
【図１７】図１７は、第２実施形態に係る第１の基板を図１６のIV−IV線に沿って切断したときの平面図である。
【図１８】図１８は、第２実施形態に係る第２の基板を図１６のV−V線に沿って切断したときの平面図である。
【図１９】図１９は、第３実施形態に係る半導体装置の断面図である。
【図２０】図２０は、第３実施形態に係る第１の基板を図１９のV−V線に沿って切断したときの平面図である。
【図２１】図２１は、図２０のVII−VII線に沿った第３実施形態に係る半導体装置の断面図である。
【図２２】図２２は、第３実施形態に係る第２の基板を図１９のVIII−VIII線に沿って切断したときの平面図である。
【図２３】図２３は、第４実施形態に係る電子機器の断面図である。
【図２４】図２４（ａ）は、空洞に冷媒を供給する際に、冷媒が空洞において詰まった状態の第１の基板の断面図であり、図２４（ｂ）は、第１の基板を図２４（ａ）のIX−IX線に沿って切断したときの平面図である。
【図２５】図２５は、第５実施形態に係る第１の基板の断面図である。
【図２６】図２６（ａ）は、第５実施形態の調査で使用した第１の基板の断面図であり、図２６（ｂ）は、第１の基板を図２６（ａ）のX−X線に沿って切断したときの平面図である。
【図２７】図２７（ａ）は、ガラス基板を通して上方から観察した比較例に係る第１の基板の内部の画像を基にして描いた平面図であり、図２７（ｂ）は、ガラス基板を通して上方から観察した第５実施形態に係る第１の基板の内部の画像を基にして描いた平面図である。
【図２８】図２８は、比較例と第５実施形態の各々について、第１の基板の熱抵抗を計算して得られたグラフである。
【図２９】図２９（ａ）は、比較例における水の接触角を調査するために取得した観察像を基にして描いた図であり、図２９（ｂ）は、第５実施形態における水の接触角を調査するために取得した観察像を基にして描いた図である。
【図３０】図３０は、比較例と第５実施形態の各々の水の接触角をグラフ化した図である。
【図３１】図３１（ａ）、（ｂ）は、第５実施形態の第１例に係る第１の基板の製造途中の断面図（その１）である。
【図３２】図３２は、第５実施形態の第１例に係る第１の基板の製造途中の断面図（その２）である。
【図３３】図３３（ａ）、（ｂ）は、第５実施形態の第１例に係る第１の基板の製造途中の断面図（その３）である。
【図３４】図３４（ａ）、（ｂ）は、第５実施形態の第１例に係る第１の基板の製造途中の断面図（その４）である。
【図３５】図３５（ａ）、（ｂ）は、第５実施形態の第１例に係る第１の基板の製造途中の断面図（その５）である。
【図３６】図３６（ａ）、（ｂ）は、第５実施形態の第２例に係る第１の基板の製造途中の断面図（その１）である。
【図３７】図３７（ａ）、（ｂ）は、第５実施形態の第２例に係る第１の基板の製造途中の断面図（その２）である。
【図３８】図３８（ａ）、（ｂ）は、第５実施形態の第２例に係る第１の基板の製造途中の断面図（その３）である。
【図３９】図３９（ａ）、（ｂ）は、第５実施形態の第２例に係る第１の基板の製造途中の断面図（その４）である。
【図４０】図４０（ａ）、（ｂ）は、第５実施形態の第３例に係る第１の基板の製造途中の断面図（その１）である。
【図４１】図４１（ａ）、（ｂ）は、第５実施形態の第３例に係る第１の基板の製造途中の断面図（その２）である。
【図４２】図４２（ａ）、（ｂ）は、第５実施形態の第３例に係る第１の基板の製造途中の断面図（その３）である。
【図４３】図４３は、第５実施形態の第３例に係る第１の基板の製造途中の断面図（その４）である。
【図４４】図４４（ａ）、（ｂ）は、第５実施形態の第４例に係る第１の基板の製造途中の断面図（その１）である。
【図４５】図４５は、第５実施形態の第４例に係る第１の基板の製造途中の断面図（その２）である。
【図４６】図４６は、第５実施形態の第５例に係る疎水層の形成方法について説明するための断面図である。
【図４７】図４７（ａ）、（ｂ）は、第５実施形態の第６例に係る第１の基板の製造途中の断面図（その１）である。
【図４８】図４８は、第５実施形態の第６例に係る第１の基板の製造途中の断面図（その２）である。
【図４９】図４９は、第５実施形態の第６例に係る第１の基板が備える凸部５１ｙとその周囲の拡大断面図である。
【発明を実施するための最良の形態】
【００１２】
本実施形態の説明に先立ち、本願発明者の検討結果について説明する。【００１３】
図１は、その検討に使用した半導体装置の断面図である。【００１４】
この半導体装置１は、三次元実装技術により回路基板２の上に第１〜第３の半導体素子４〜６をこの順に積層してなる。【００１５】
回路基板２は、例えば多層配線基板であって、その一方の主面側に外部接続端子３として複数のはんだバンプが設けられる。【００１６】
一方、第１〜第３の半導体素子４〜６は、はんだバンプ等の端子９を介して互いに電気的に接続されており、各半導体素子４〜６の間に設けられたアンダーフィル樹脂１０によって各半導体素子４〜６同士の接続強度が高められる。【００１７】
なお、第１〜第３の半導体素子４〜６のうち、下二段の第１及び第２の半導体素子４、５には、それぞれ第１及び第２の導体プラグ７、８が設けられる。これらの導体プラグ７、８は各半導体素子４、５を貫通し、前述の端子９と接合される。このように半導体素子を貫通する導体プラグ７、８はTSV(Through Silicon Via)とも呼ばれる。【００１８】
ここで、第１〜第３の半導体素子４〜６は動作中に発熱するが、各々の半導体素子４〜６の各々において発熱する部分Pが局所的に集中することがある。このように発熱が集中する部分Pはホットスポットと呼ばれ、上下の半導体素子においてそのホットスポットP同士が重なると半導体装置１の温度が局所的に極めて高温になる。【００１９】
図２は、このような半導体装置１の高温化を模式的に示す図であって、図２におけるグラフA〜Cはそれぞれ第１〜第３の半導体素子４〜６の温度を示す。なお、各グラフA〜Cの横軸は、任意の原点から基板横方向に測った各半導体素子４〜６内の位置を示す。【００２０】
図２に示すように、各半導体素子４〜６のホットスポット同士が重なることにより各半導体素子４〜６の温度が局所的に極めて高温となってしまっている。【００２１】
このように各半導体素子４〜６が高温になると、これらの半導体素子４〜６内においてリーク電流が増大したり、各半導体素子４〜６が破壊されたりするおそれがある。【００２２】
よって、三次元実装技術を用いて作製された半導体装置１においては、上記のように各半導体素子４〜６において発熱が局所的に集中するのを防止するための冷却機構を設けるのが好ましい。【００２３】
以下に、そのような冷却機構を用いた各実施形態について説明する。【００２４】
（第１実施形態）
本実施形態では、三次元実装技術により複数の半導体素子を積層すると共に、各半導体素子を以下のように潜熱を利用した二相流により冷却する。【００２５】
図３は、本実施形態に係る半導体装置２０の断面図である。【００２６】
この半導体装置２０は、回路基板２１と、第１〜第３の半導体素子２２〜２４と、第１及び第２の基板２５、２６と、放熱部材３０とを有する。【００２７】
このうち、第１〜第３の半導体素子２２〜２４の各々は、半導体プロセスによりシリコン基板に回路を形成することにより作製される。また、点線円内に示すように、第１及び第２の半導体素子２２、２３には、これらの素子を貫通するTSVとして第１の導体プラグ３１が設けられる。第１の導体プラグ３１の材料は特に限定されないが、この例では電導性に優れた銅を第１の導体プラグ３１の材料として用いる。【００２８】
一方、第１及び第２の基板２５、２６の各々は、第１〜第３の半導体素子２２〜２４と同様にシリコン基板を加工することにより作製され、それらの内部には水やエタノール等の冷媒Cを収容して減圧状態とされた空洞Sが画定される。【００２９】
基板２５、２６のように各半導体素子２２〜２４の間に設けられた基板はインターポーザとも呼ばれる。本実施形態では、これらの基板２５、２６に上記の冷媒Cを保持させることで、各基板２５、２６に潜熱を利用した二相流による冷却機能を持たせる。【００３０】
また、第１及び第２の基板２５、２６の各々にはこれらの基板を貫通する第２の導体プラグ３２として銅プラグが設けられる。【００３１】
上記した回路基板２１、第１〜第３の半導体素子２２〜２４、第１及び第２の基板２５、２６の接続形態は特に限定されない。【００３２】
本実施形態では、回路基板２１と第１の半導体素子２２との間に端子３５としてはんだバンプを設け、その端子３５を介して回路基板２１と第１の半導体素子２２とを電気的かつ機械的に接続する。【００３３】
なお、回路基板２１と第１の半導体素子２２との間には、これらの接続強度を高めるためのアンダーフィル樹脂２９が充填される。そのアンダーフィル樹脂２９は、第１の半導体素子２２と第１の基板２５との間と、第２の半導体素子２３と第１の基板２５との間にも充填される。【００３４】
更に、第２の半導体素子２３と第２の基板２６との間や、第３の半導体素子２４と第２の基板２６との間にもアンダーフィル樹脂２９が充填される。【００３５】
また、第１の半導体素子２２と第１の基板２５との間にも、これらを接続するための端子３５が設けられる。【００３６】
端子３５は、第１の半導体素子２２の第１の導体プラグ３１と、第１の基板２５の第２の導体プラグ３２とに接合され、これにより第１の半導体素子２２と第１の基板２５とが電気的かつ機械的に接続される。これについては、第２の半導体素子２３と第２の基板２６との接続においても同様である。【００３７】
なお、端子３５を省略して、第１の導体プラグ３１と第２の導体プラグ３２とを直接接続するようにしてもよい。【００３８】
そして、第１の回路基板２５の第２の導体プラグ３２に端子３５が接合され、これにより第１の回路基板２５と第２の半導体素子２３とが互いに接続される。これについては、第２の回路基板２６と第３の半導体素子２４との接続においても同様である。【００３９】
これら第１〜第３の半導体素子２２〜２４や第１及び第２の基板２５、２６の平面サイズは特に限定されない。【００４０】
本実施形態では、第２の半導体素子２３の平面サイズを第１の基板２５のそれよりも小さくすることにより、第１の基板２５の上面２５ａが第２の半導体素子２２からはみ出るようにする。【００４１】
同様に、第３の半導体素子２４の平面サイズを第２の基板２６のそれよりも小さくすることにより、第２の基板２６の上面２６ａが第３の半導体素子２４からはみ出るようにする。【００４２】
一方、放熱部材３０は、第１〜第３の半導体素子２２〜２４の内部で発生した熱を外部に逃がす機能を有し、その材料としては銅等の伝熱性の良好な金属が使用される。なお、放熱部材３０は、第１及び第２の基板２５、２６や第１〜第３の半導体素子２２〜２４を覆うリッドとしての役割も担う。【００４３】
更に、放熱部材３０の内面には高さの異なる第１〜第３の下面３０ａ〜３０ｃが設けられる。【００４４】
第１の下面３０ａは、はんだやインジウム等を材料とする接合部材３９を介して、前述のように第２の半導体素子２３からはみ出た第１の基板２５の上面２５ａと熱的に接続される。【００４５】
一方、第２の下面３０ｂは、第１の下面３０ａよりも高い位置にあり、接合部材３９を介して前述のように第３の半導体素子２４からはみ出た第２の基板２６の上面２６ａと熱的に接続される。【００４６】
そして、第３の下面３０ｃは、第２の下面３０ｂよりも高い位置にあり、接合部材３９を介して第３の半導体素子２４の上面２４ａと熱的に接続される。【００４７】
更に、放熱部材３０には第１の孔３０ｘと第２の孔３０ｙとが設けられる。第１の孔３０ｘの下の第１の基板２５には第１の開口２５ｘが形成されており、その第１の開口２５ｘを介して第１の孔３０ｘは第１の基板２５の空洞Sに繋がる。【００４８】
同様に、第２の孔３０ｙの下の第２の基板２６には第２の開口２６ｘが形成されており、その第２の開口２６ｘを介して第２の孔３０ｙは第２の基板２６の空洞Sに繋がる。【００４９】
なお、これらの孔３０ｘ、３０ｙの下の接合部材３９には第３の開口３９ａが設けられる。第３の開口３９ａの周囲の接合部材３９は、放熱部材３０や各基板２５、２６との密着性が良好なため、空洞S内の減圧雰囲気が開口３９ａの周囲の接合部材３９を介して外部に漏れることはない。【００５０】
そして、上記の放熱部材３０の上には、第１の孔３０ｘと第２の開口３０ｙの各々に繋がる第１の配管４１と第２の配管４２が設けられる。第１の配管４１や第２の配管４２の材料としては、例えば銅等の金属を使用し得る。また、これらの配管４１、４２の終端４１ａ、４２ａは塞がれているため、第１の基板２５や第２の基板２６の空洞S内の気密性は維持される。【００５１】
更に、放熱部材３０は、金属製のスティフナ４５を介して回路基板２１の周縁と接続される。スティフナ４５は、回路基板２１の反りを防止する機能を有し、接着剤４６により回路基板２１と放熱部材３０の各々に接着される。なお、スティフナ４５の機能には、放熱部材３０の接触面と各半導体素子２２〜２４の高さとを合わせるスペーサとしての機能もある。【００５２】
また、回路基板２１の裏面には、半導体装置２０の外部接続端子４８として複数のはんだバンプが設けられる。【００５３】
図４は、上記の第１の基板２５を図３のI−I線に沿って切断したときの平面図である。【００５４】
図４に示すように、前述の第２の導体プラグ３２は、平面視で互いに間隔をおいて複数設けられる。【００５５】
更に、空洞Sは、平面視で第１の半導体素子２２よりも大きい。このように大きな空洞Sによって第１の基板２５の強度が低下するのを防止するために空洞Sの内側には複数の柱２５ｙが設けられ、これらの柱２５ｙによって第１の基板２５の強度が補強される。【００５６】
図５は、上記の第２の基板２６を図３のII−II線に沿って切断したときの平面図である。【００５７】
第１の基板２５とは異なり、図５の第２の基板２６には柱がないが、第２の基板２６を補強するために第２の基板２６の空洞S内にも柱を設けてもよい。【００５８】
次に、上記した第１の基板２５や第２の基板２６の動作について、図６（ａ）、（ｂ）を参照しながら説明する。【００５９】
図６（ａ）は、第１の基板２５の模式平面図である。なお、図６（ａ）では、図が煩雑になるのを防ぐために柱２５ｙや第２の導体プラグ３２については省略している。【００６０】
また、図６（ｂ）は図６（ａ）のIII−III線に沿う断面図である。【００６１】
図６（ｂ）に示すように、この例では空洞Sの上面と下面の各々に第１のウィックW1と第２のウィックW2を設ける。これらのうち第１のウィックW1は表面張力によって液相の冷媒Cを保持する機能を有し、第２のウィックW2は気相の冷媒Cの凝縮を促す機能を有する。【００６２】
なお、ウィックW1、W2がなくても冷媒Cを保持したり冷媒Cが凝縮したりすることができる場合には、これらのウィックW1、W2を省略してもよい。【００６３】
ここで、第１の基板２５の下の第１の半導体素子２２（図３参照）が発熱すると、第１の基板２５の下面が加熱されることになる。【００６４】
その加熱により第１のウィックW1内の冷媒Cは空洞S内に蒸発するが、第１の基板２５の周縁は放熱部材３０（図３参照）で冷却されているため、蒸発した冷媒Cは第１の基板２５の周縁の第２のウィックW2において冷却されて液化する。【００６５】
また、上記のように第１のウィックW1が加熱されると、加熱された部分においては冷媒Cの蒸発によって冷媒Cが不足するようになるため、当該部分の周囲から冷媒Cが流れ込むようになる。【００６６】
このように、第１の基板２５においては冷媒Cが加熱と冷却とを繰り返すことにより空洞S内を循環し、第１の半導体素子２５の熱が冷媒Cによって第１の基板２５の周縁に輸送されて、第１の半導体素子２５を冷却することができる。【００６７】
特に、この例では空洞S内を減圧しているため加熱によって冷媒Cが容易に蒸発し、第１の基板２５内における冷媒Cの循環を促すことができる。【００６８】
更に、第２のウィックW2によって冷媒Cの凝縮が促されるため、液相の冷媒Cが第２のウィックW2を伝って速やかに第１の基板２５の周縁部にまで移動し、冷媒Cの熱輸送量を向上させることもできる。【００６９】
なお、第１の基板２５と同様に、第２の基板２６内においても冷媒Cが循環し、第２の半導体素子２３を冷却することができる。【００７０】
以上説明したように、本実施形態によれば、第１〜第３の半導体素子２２〜２４の間に第１の基板２５や第２の基板２６を挿入することにより、これらの基板２５、２６内の冷媒Cにより各半導体素子２２〜２４を冷却することができる。【００７１】
よって、図２のように各半導体素子２２〜２４の各々のホットスポット同士重なってもこれらの半導体素子２２〜２４が局所的に極めて高温になるのを抑制でき、熱により各半導体素子２２〜２４が破壊されるのを防止することが可能となる。【００７２】
しかも、第１の基板２５や第２の基板２６の材料は第１〜第３の半導体素子２２〜２４と同様にシリコンであるため、各基板２５、２６と各半導体素子２２〜２４との間で熱膨張量に差が生じ難い。そのため、熱膨張量の差が原因で各基板２５、２６と各半導体素子２２〜２４との間に接続不良が発生するのを抑制でき、半導体装置２０の信頼性を高めることができる。【００７３】
次に、本実施形態に係る半導体装置の製造方法について説明する。【００７４】
まず、第１の基板２５の作製方法について、図７〜図１１を参照しながら説明する。【００７５】
図７〜図１１は、本実施形態に係る第１の基板の製造途中の断面図である。【００７６】
最初に、図７（ａ）に示すように、厚さが３００μm〜５００μm程度の第１のシリコン基板５１を用意し、その上に第１のレジスト膜５２を形成する。なお、第１のシリコン基板５１としては、ダイシングによって個片化されていないウエハ状の基板を使用し得る。【００７７】
そして、その第１のレジスト膜５２をマスクにしながら第１のシリコン基板５１をドライエッチングすることにより、第１のシリコン基板５１に凹部５１ａを形成する。【００７８】
なお、第１のシリコン基板５１においてエッチングされずに残存する部分は、突起５１ｄや前述の柱２５ｙ（図４参照）となる。【００７９】
また、このエッチングで使用するエッチングガスは特に限定されないが、この例ではSF6ガスとC4F8ガスとの混合ガスをエッチングガスとして使用する。【００８０】
この後に、第１のレジスト膜５２は除去される。【００８１】
次に、図７（ｂ）に示すように、図７（ａ）とは上下を逆にした第１のシリコン５１の上に第２のレジスト膜５３を形成する。そして、その第２のレジスト膜５３をマスクにしながら第１のシリコン基板５１をドライエッチングすることにより、第１のシリコン基板５１に前述の第１の開口２５ｘを形成する。【００８２】
第１の開口２５ｘの直径は特に限定されないがこの例ではその直径を約１mm程度とする。【００８３】
また、このドライエッチングにおいては、図７（ａ）におけるのと同様に、SF6ガスとC4F8ガスとの混合ガスをエッチングガスとして使用し得る。【００８４】
この後に、第２のレジスト膜５３は除去される。【００８５】
続いて、図８（ａ）に示すように、上記の第１のシリコン基板５１とは別に第２のシリコン基板５５を用意し、その第２のシリコン基板５５の上に第３のレジスト膜５６を形成する。なお、第１のシリコン基板５１と同様に、第２のシリコン基板５５としてはダイシングによって個片化されていないウエハ状の基板を使用し得る。【００８６】
そして、第３のレジスト膜５６をマスクにしながら、SF6ガスとC4F8ガスとの混合ガスをエッチングガスとするドライエッチングにより第２のシリコン基板５５をエッチングする。【００８７】
これにより、第２のシリコン基板５５に複数の細かな溝が形成され、これらの溝により前述の第１のウィックW1が形成されることになる。なお、これと同様の方法で第１のシリコン基板５１（図７（ｂ）参照）に第２のウィックW2（図６（ｂ）参照）を形成してもよい。【００８８】
この後に、第３のレジスト膜５６は除去される。【００８９】
そして、図８（ｂ）に示すように、第２のシリコン基板５５の上面５５ｂを窒素プラズマ又は酸素プラズマに曝し、当該上面５５ｂを活性化させる。【００９０】
次に、図９（ａ）に示す断面構造を得るまでの工程について説明する。【００９１】
まず、図８（ｂ）の工程と同様にして第１のシリコン基板５１の上面５１ｂを窒素プラズマ又は酸素プラズマに曝し、当該上面５１ｂを活性化させる。【００９２】
そして、ダイシングにより第１のシリコン基板５１と第２のシリコン基板５５の各々を個片化した後、上記のプラズマ処理によって活性化した各上面５１ｂ、５５ｂを張り合わせる。そして、この状態で各シリコン基板５１、５５を約３００℃程度の温度で２時間〜３時間程度加熱することにより、第１のシリコン基板５１と第２のシリコン基板５５とを接合する。このような接合方法はプラズマ活性化接合法とも呼ばれる。【００９３】
なお、プラズマ活性化接合法に代えて、上記の各上面５１ｂ、５５ｂにアルゴンイオンビームを照射し、これらの上面５１ｂ、５５ｂを接合してもよい。この場合は、第１のシリコン基板５１と第２のシリコン基板５５の加熱は不要であり、常温でこれらの基板同士を接合することができる。【００９４】
このようにして第１のシリコン基板５１と第２のシリコン基板５５とを接合することにより、凹部５１ａで一部が画定された空洞Sが形成される。【００９５】
次いで、図９（ｂ）に示すように、第２のシリコン基板５５の上に第４のレジスト膜５７を形成する。そして、その第４のレジスト膜５７をマスクにしながら、第１のシリコン基板５１と第２のシリコン基板５５とをエッチングすることにより、突起５１ｄ内に孔５５ａを形成する。【００９６】
なお、このドライエッチングで使用し得るエッチングガスとしては、例えば、SF6ガスとC4F8ガスとの混合ガスがある。【００９７】
この後に、第４のレジスト膜５７は除去される。【００９８】
次に、図１０（ａ）に示すように、第２のシリコン基板５５の上と孔５５ａ内に絶縁膜５８としてCVD(Chemical Vapor Deposition)法で酸化シリコン膜を形成した後、その絶縁膜５８をエッチバックして孔５５ａの側面のみに残す。【００９９】
その後、孔５５ａ内にスパッタ法で不図示の銅のシード層を形成し、そのシード層を給電層にして孔５５ａ内に第２の導体プラグ３２として電解銅めっき膜を形成する。【０１００】
続いて、図１０（ｂ）に示すように、第１のシリコン基板５１の裏面５１ｃをバックグラインドすることにより、当該裏面５１ｃに第２の導体プラグ３２を表出させる。【０１０１】
次に、図１１に示すように、第１の基板５１の上に、前述の接合部材３９（図３参照）の濡れ性を良好にするための金属層６１を形成する。【０１０２】
その金属層は、例えば下から順にニッケル膜とチタン膜とをスパッタ法で形成し、これらの積層膜をリフトオフ法等により第１の基板５５の周縁のみに残すことで形成され得る。【０１０３】
ここまでの工程により第１の基板２５の基本構造が完成する。【０１０４】
なお、第２の基板２６（図３参照）も第１の基板２５と同様の方法で作製し得る。【０１０５】
これ以降の工程について、図１２〜図１５を参照しながら説明する。図１２〜図１５は、本実施形態に係る半導体装置の製造途中の断面図である。【０１０６】
まず、図１２に示すように、回路基板２１の上に下から順に第１の半導体素子２２、第１の基板２５、第２の半導体素子２３、第２の基板２６、及び第３の半導体素子２４を積層する。【０１０７】
なお、第１の基板２５と第２の基板２６の各々の下面には予めはんだバンプ等の端子３５を接合しておき、その周囲にアンダーフィル樹脂２９を設けておく。【０１０８】
そして、端子３５をリフローして溶融することにより、端子３５を介して回路基板２１と、各半導体素子２２〜２４と、第１及び第２の基板２５、２６とを互いに固着する。【０１０９】
なお、第１の半導体素子２２と回路基板２１との接続強度を高めるために、第１の半導体素子２２の下面には予めアンダーフィル樹脂２９が設けられる。これについては、第２の半導体素子２３や第３の半導体素子２４についても同様である。【０１１０】
次に、図１３に示すように、上記のように第１〜第３の半導体素子２２〜２４が積層された回路基板２１の上に、前述した金属製の第１及び第２の配管４１、４２が設けられた放熱部材３０を配する。【０１１１】
その放熱部材３０は、前述のように高さが異なる第１〜第３の下面３０ａ〜３０ｃを有するが、本工程の前にこれらの下面３０ａ〜３０ｃには上記した金属層６１が予め設けられる。また、第３の半導体素子２４の上にもその金属層６１を予め設けておく。【０１１２】
本工程では、第１の基板２５の金属層６１の上に接合部材３９を配し、その接合部材３９を加熱して溶融することにより、接合部材３９を介して第１の基板２５と放熱部材３０とを接続する。なお、接合部材３９の材料としては、前述のようにはんだやインジウムを採用し得る。【０１１３】
また、これと同様に、第２の基板２６と放熱部材３０も接続され、第３の半導体素子２４と放熱部材３０も接続される。【０１１４】
なお、回路基板２１と放熱部材３０は、前述のように接着剤４６とスティフナ４５とを介して互いに接続される。【０１１５】
次に、図１４に示す工程について説明する。【０１１６】
まず、三方弁６１を用意し、その三つの管路のうちの一つを第１の配管４１に接続する。三方弁６１の残りの二つの管路は、それぞれ真空ポンプ６２と冷媒注入部６３に接続される。【０１１７】
そして、三方弁６１の流路の向きを冷媒注入部６３から第１の配管４１に向かう方向とすることにより、冷媒注入部６３から第１の孔３０ｘを介して第１の基板２５の空洞Sに冷媒Cを供給する。【０１１８】
その後、三方弁６１の流路の向きを、第１の配管４１から真空ポンプ６２に向かう方向とする。そして、この状態で真空ポンプ６２を動作させることにより、第１の孔３０ｘを介して空洞S内を減圧する。【０１１９】
これと同様にして第２の配管４２を介して第２の基板２６の空洞S内にも冷媒Cを供給し、更に第２の配管４２を介して当該空洞Sを減圧する。【０１２０】
次いで、図１５に示すように、第１の配管４１と第２の配管４２の各々の終端４１ａ、４２ａを溶接することにより、第１の配管４１と第２の配管４２の各々を塞ぐ。これにより、各基板２５、２６の空洞S内の減圧状態が維持されると共に、その空洞S内に冷媒Cが封入される。【０１２１】
その後、回路基板２１に外部接続端子４８として複数のはんだバンプを接合する。【０１２２】
以上により、本実施形態に係る半導体装置２０が完成する。【０１２３】
上記した半導体装置の製造方法によれば、図１４に示したように、放熱部材３０に孔３０ｘ、３０ｙを設けることで、各孔３０ｘ、３０ｙを介して各基板２５、２６の空洞Sに冷媒Cを供給したり当該空洞Sを減圧したりすることが容易になる。その結果、三次元実装された第１〜第３の半導体素子２２〜２４を冷媒Cの潜熱で冷却する第１の基板２５や第２の基板２６を簡単に実現することができる。【０１２４】
（第２実施形態）
本実施形態では、各半導体素子で発生した熱を以下のようにして上方に速やかに逃がす。【０１２５】
図１６は、本実施形態に係る半導体装置６０の断面図である。なお、図１６において、第１実施形態で説明したのと同じ要素には第１実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。【０１２６】
図１６に示すように、本実施形態では、第１の基板２５の中央付近に空洞Sの一部を埋める充填体２５ｚを形成する。充填体２５ｚは、第１のシリコン基板５１（図７（ａ）参照）の一部であって、その充填２５ｚには複数の第２の導体プラグ３２が通される。【０１２７】
本実施形態では、その充填体２５ｚを第１の半導体素子２２の上に設けることで、矢印Aのように第１の半導体素子２２で発生した熱を充填体２５ｚを介して上方に速やかに逃がす。【０１２８】
また、第２の基板２６にもその空洞Sの一部を充填する充填体２６ｚを設け、第２の半導体素子２３で発生した熱を充填体２６ｚを介して上方に逃がす。【０１２９】
図１７は、本実施形態に係る第１の基板２５を図１６のIV−IV線に沿って切断したときの平面図である。【０１３０】
図１７に示すように、前述の充填体２５ｚは平面視で矩形状である。そして、冷媒Cは、充填体２５ｚの近傍において第１の半導体素子２２（図１６参照）の熱で蒸発し、第１の基板２５の周縁で冷却されて液化して再び充填体１５ｚの近傍に戻る。【０１３１】
図１８は、本実施形態に係る第２の基板２６を図１６のV−V線に沿って切断したときの平面図である。【０１３２】
図１８に示すように、第２の基板２６の充填体２６ｚも平面視で矩形状であって、その充填体２６ｚの近傍と第２の基板２６の周縁との間で冷媒Cが循環する。【０１３３】
以上説明したように、本実施形態によれば、第１の基板２５や第２の基板２６に充填体２５ｚ、２６ｚを設けることで、各半導体素子２２、２３で発生した熱を各充填体２５ｚ、２６ｚを介して外部に速やかに放熱することができる。【０１３４】
（第３実施形態）
本実施形態では、各基板の内部に封止した冷媒の流速を以下のようにして速める。【０１３５】
図１９は、本実施形態に係る半導体装置７０の断面図である。なお、図１９において、第１実施形態で説明したのと同じ要素には第１実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。【０１３６】
また、図２０は、本実施形態に係る第１の基板２５を図１９のV−V線に沿って切断したときの平面図であって、前述の図１９は図２０のVI−VI線に沿う断面図に相当する。【０１３７】
そして、図２１は、図２０のVII−VII線に沿った半導体装置７０の断面図である。【０１３８】
図２０及び図２１に示すように、本実施形態では、第１の基板２５内の空洞Sを、該第１の基板２５の中央から周縁に延びる複数のチャネル２５ｗに分ける。【０１３９】
これにより、空洞Sに封止された冷媒Cの動きが幅の狭い各チャネル２５ｗ内に制限されるため、チャネル２５ｗがない場合と比較して冷媒Cの流速が速まる。その結果、第１の半導体素子２２で発生した熱を冷媒Cで速やかに第１の基板２５の周縁に輸送することができ、第１の半導体素子２２の冷却効率を高めることができる。【０１４０】
また、図２２は、本実施形態に係る第２の基板２６を図１９のVIII−VIII線に沿って切断したときの平面図である。【０１４１】
図２２に示すように、第２の基板２６においても空洞Sが複数のチャネル２６ｗに分けられる。これにより、第１の基板２５と同様に冷媒Cの流速が速められるようになるため、冷媒Cによる熱輸送量が増え、冷媒Cによって第２の半導体素子２３を速やかに冷却することができる。【０１４２】
以上説明したように、本実施形態によれば、第１の基板２５や第２の基板２６の空洞Sを複数のチャネル２５ｗ、２６ｗに分けることで冷媒Cの流速を速めることができ、各半導体素子２２、２３の冷却効率を高めることができる。【０１４３】
（第４実施形態）
本実施形態では、第１実施形態で説明した半導体装置を備えた電子機器について説明する。【０１４４】
図２３は、本実施形態に係る電子機器の断面図である。【０１４５】
この電子機器８０は、例えばサーバやパーソナルコンピュータであって、第１実施形態で説明した半導体装置２０と、ヒートシンク８１と、回路基板８４とを有する。【０１４６】
このうち、回路基板８４は例えばマザーボードであって、その回路基板８４の上に外部接続端子４８を介して半導体装置２０が搭載される。【０１４７】
半導体装置２０の放熱部材３０の上には接合部材８５が設けられる。接合部材８５は、伝熱性に優れたカーボンやセラミックのフィラーを樹脂に含浸させてなり、放熱部材３０とヒートシンク８１とを熱的に接続する。【０１４８】
ヒートシンク８１は、銅等のように熱伝導性に優れた材料から形成されており、半導体装置２０で発生した熱を空冷方式により外部に速やかに放熱する機能を有する。【０１４９】
なお、本実施形態では第１及び第２の配管４１、４２がヒートシンク８１と干渉しないように、放熱部材３０の側面に第１及び第２の配管４１、４２を設ける。また、空冷式のヒートシンク８１に代えて、ループヒートパイプや水冷式のクーリングプレート等を用いてもよい。【０１５０】
ヒートシンク８１には、周囲にバネ８３が巻かれたネジ８２が通される。ネジ８２は、回路基板８４の裏面に配された金属製のプレート８６に締め付けられる。そして、バネ８３の付勢力により半導体装置２０に放熱部材３０が押し付けられると共に、回路基板８４に半導体装置２０が押し付けられて両者が電気的に確実に接続される。【０１５１】
上記した本実施形態によれば、第１実施形態で説明したように第１の基板２５や第２の基板２６によって半導体装置２０の冷却効率が高められるため、半導体装置２０の熱暴走が抑制された信頼性の高い電子機器８０を提供することができる。【０１５２】
なお、本実施形態は上記に限定されない。上記では電子機器８０に第１実施形態に係る半導体装置２０を搭載したが、これに代えて第２実施形態に係る半導体装置６０や第３実施形態に係る半導体装置７０を搭載してもよい。【０１５３】
（第５実施形態）
第１実施形態の図１４の工程では、第１の基板２５の空洞Sに冷媒Cを供給した。【０１５４】
本実施形態では、その冷媒Cが空洞Sにおいて詰まるのを以下のようにして抑制する。【０１５５】
図２４（ａ）は、空洞Sに冷媒Cを供給する際に、冷媒Cが空洞Sにおいて詰まった状態の第１の基板２５の断面図である。また、図２４（ｂ）は、第１の基板２５を図２４（ａ）のIX−IX線に沿って切断したときの平面図である。【０１５６】
なお、図２４（ａ）、（ｂ）において、第１〜第４実施形態で説明したのと同じ要素にはこれらの実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。【０１５７】
第１実施形態で説明したように、第１の基板２５は第１のシリコン基板５１と第２のシリコン基板５５とを接合することにより作製される。そして、第１の基板２５の内部には空洞Sや突起５１ｄが設けられ、その突起５１ｄを貫通するTSVとして第１の導体プラグ３２が設けられる。【０１５８】
第１の開口２５ｘから空洞Sに冷媒Cを供給する際には、毛細管力によって冷媒Cの液面が湾曲してメニスカス状となり、空洞Sの一部領域Rが冷媒Cで塞がれてしまう場合がある。このような現象は、突起５１ｄが複数存在することで空洞Sが狭くなった場合に特に発生し易い。【０１５９】
このように一部領域Rが冷媒Cで塞がれてしまうと、図２４（ｂ）のように冷媒Cの蒸気の流れが一部領域Rにおいて阻害され、冷媒Cによって熱を十分に輸送するのが困難となってしまう。【０１６０】
冷媒Cの供給方法としては、空洞Sを冷媒Cで満たした後に不図示の真空チャンバ内で第１の基板２５を加熱することで空洞S内から過剰な冷媒Cを蒸散させ、所定量の冷媒Cのみを空洞Sに残す方法もある。しかし、この方法では加熱による蒸散で所定量の冷媒Cのみを空洞Sに残すのは困難である。【０１６１】
そこで、本実施形態では冷媒Cが空洞Sにおいて詰まるのを以下のようにして抑制する。【０１６２】
図２５は、本実施形態に係る第１の基板２５の断面図である。なお、図２５において、第１〜第４実施形態におけるのと同じ要素にはこれらの実施形態におけるのを同じ符号を付し、以下ではその説明を省略する。【０１６３】
この第１の基板２５の空洞Sは、第１のシリコン基板５１の凹部５１ａによりその一部が画定されており、水等の冷媒Cが溜められる。【０１６４】
また、空洞Sの表面は、第１の半導体素子２２寄りの底面５５ｃと、第２の半導体素子２３寄りの天井面５１ｅとを有する。底面５５ｃには、第１実施形態の図８（ａ）で説明した第１のウィックW1が設けられる。【０１６５】
更に、底面５５ｃには親水化処理により親水層９１が形成され、天井面５１ｅには疎水化処理により疎水層９２が形成される。親水層９１は、例えば底面５５ｃを硫酸過水に曝すことにより形成し得る。また、疎水層９３は、例えば天井面５１ｅフッ酸に曝すことにより形成し得る。【０１６６】
これにより、空洞Sに冷媒Cを供給する際に、親水層９１により親水性が高められた底面５５ｃを冷媒Cが良好に濡れ広がる。一方、疎水層９２により親水性が低くなった天井面５１ｅにおいては冷媒Cが弾かれる。その結果、空洞Sが冷媒Cで塞がれ難くなるため、冷媒Cの蒸気が流通する空間が空洞S内に確保され、その蒸気によって第１の半導体素子２２や第２の半導体素子２３の熱を輸送するのが容易となる。【０１６７】
なお、底面５５ｃの親水性が天井面５１ｅの親水性よりも高ければ本実施形態は上記に限定されない。例えば、上記のように親水層９１と疎水層９２の両方を形成せずに、これらの層のいずれか一方のみを形成してもよい。【０１６８】
次に、本実施形態の効果を確認するために本願発明者が行った調査について説明する。【０１６９】
図２６（ａ）は、その調査で使用した第１の基板２５の断面図である。また、図２６（ｂ）は、この第１の基板２５を図２６（ａ）のX−X線に沿って切断したときの平面図である。【０１７０】
図２６（ａ）に示すように、この第１の基板２５の裏面２５ｂには、第１の半導体素子２２を模擬するためのヒータ６０を固着した。また、第１の基板２５の上面２５ａの端部には、冷媒Cを冷却するためのヒートシンク６１を固着した。【０１７１】
なお、第１の基板２５内における冷媒Cの挙動を目視で観察できるようにするために、第１のシリコン基板５１に代えて透明なガラス基板６２を使用した。その冷媒Cとして、この調査では水を使用した。【０１７２】
図２６（ｂ）に示すように、この第１の基板２５の中心領域Pには複数の突起５１ｄを設けた。中心領域Pは、一辺の長さが７mmの正方形状の領域である。そして、突起５１ｄは、直径が１５０μmであって、中心領域Pにおいて５００μmの間隔をおいて複数設けられている。【０１７３】
このような第１の基板２５を二つ用意し、一方については第１のウィックW1の表面を親水化し、他方については親水化をしなかった。【０１７４】
図２７（ａ）、（ｂ）は、透明なガラス基板６２を通して上方から観察した第１の基板２５の内部の画像を基にして描いた平面図である。これらのうち、図２７（ａ）は、第１のウィックW1に対して親水化を行っていない比較例に係る画像である。そして、図２７（ｂ）は、硫酸過水により第１のウィックW1に対して親水化を行った本実施形態に係る画像である。【０１７５】
図２７（ａ）に示すように、親水化を行わない比較例では、中心領域Pの略全てが液相の水で塞がれている。そして、気液界面Bは第１の基板２５の端部近傍に位置しており、その端部近傍においてのみ気液二相の状態となっている。【０１７６】
一方、図２７（ｂ）に示すように、親水化を行った本実施形態では、比較例よりも気液二相の領域が広がっている。【０１７７】
このことから、本実施形態のように第１のウィックW1に対して親水化を行うことが、第１の基板２５内で水が詰まるのを抑制するのに有効であることが確認できた。【０１７８】
図２８は、図２７（ａ）の比較例と図２７（ｂ）本実施形態の各々について、第１の基板２５の熱抵抗を計算して得られたグラフである。【０１７９】
熱抵抗Rは、次の式（１）から計算した。【０１８０】
【数１】
2014185088.tif 000003
【０１８１】
なお、式（１）において、Tcenterは、第１の基板２５の裏面２５ｂ（図２６（ａ）参照）においてヒータ６０が固着された部分の温度である。また、Tbottomは、第１の基板２５の裏面２５ｂの周縁部の温度である。【０１８２】
図２８に示すように、親水化を行った本実施形態では、親水化を行わなかった比較例よりも熱抵抗が約１５％低下している。これは、本実施形態では上記のように第１の基板２５内で水が詰まるのが抑制され、これにより気相の水によって熱を輸送する効率が高められたためと考えられる。【０１８３】
図２９（ａ）は、図２７（ａ）の比較例における水の接触角θを調査するために取得した観察像を基にして描いた図である。また、図２９（ｂ）は、図２７（ｂ）の本実施形態における水の接触角θを調査するために取得した観察像を基にして描いた図である。【０１８４】
なお、図２９（ａ）、（ｂ）の調査では、表面構造の異なるシリコン基板６４の表面に水滴を滴下し、その水滴を基板横方向から観察した。【０１８５】
比較例（図２９（ａ））においてはシリコン基板６４の表面に処理をしていない。【０１８６】
一方、本実施形態（図２９（ｂ））においては、シリコン基板６４の表面にウィックを設け、更に当該表面を硫酸過水で親水化した。【０１８７】
この調査結果をグラフ化したものを図３０に示す。【０１８８】
図３０に示すように、親水化を行わない比較例の接触角は６６°程度であり、親水化を行った本実施形態の接触角は１７°程度であって、両者の差は４９°程度であった。【０１８９】
よって、親水化を行わない場合よりも接触角が５０°以上増加するように親水化を行えば、図２８で説明した熱抵抗の低減の効果が見込めると期待できる。【０１９０】
次に、本実施形態に係る第１の基板２５の製造方法について説明する。その製造方法には、下記の第１例〜第６例がある。【０１９１】
（第１例）
図３１〜図３５は、第１例に係る第１の基板２５の製造途中の断面図である。【０１９２】
まず、図３１（ａ）に示すように、第１実施形態の図７（ａ）の工程を行うことにより、第１のシリコン基板５１の上面５１ｂに凹部５１ａと突起５１ｄを形成する。【０１９３】
次いで、図３１（ｂ）に示すように、凹部５１ａの表面をフッ酸に曝すことにより、当該表面に疎水層９２を形成する。なお、凹部５１ａの表面にフッ素系のコーティング材を塗布し、それを加熱してキュアすることにより疎水層９２を形成してもよい。そのようなコーティング材としては、例えば、旭化成株式会社製のCYTOPがある。これについては後述の各例でも同様である。【０１９４】
更に、凹部５１ａにエッチング残差等の不純物があると疎水層９２を形成するのが難しいので、疎水層９２の形成前に凹部５１ａを予め洗浄しておくのが好ましい。【０１９５】
次に、図３２に示すように、第１実施形態の図７（ｂ）の工程と同様にして第１のシリコン基板５１に第１の開口２５ｘを形成する。【０１９６】
続いて、図３３（ａ）に示すように、第１実施形態の図８（ａ）の工程を行うことにより、第２のシリコン基板５５の上面５５ｂに第１のウィックW1を形成する。【０１９７】
そして、図３３（ｂ）に示すように上面５５ｂに親水層９１を形成する。親水層９１の形成方法は特に限定されない。例えば、上面５５ｂを硫酸過水に曝すことで親水層９１を形成し得る。【０１９８】
更に、疎水層９２を形成する場合と同様に、親水層９１の形成を容易にするために、洗浄により上面５５ｂからエッチング残差等の不純物を予め除去しておくのが好ましい。【０１９９】
次いで、図３４（ａ）に示すように、親水層９１を介して第２のシリコン基板５５の上面５５ｂを窒素プラズマ又は酸素プラズマに曝し、当該上面５５ｂを活性化させる。【０２００】
そして、これと同様に、図３４（ｂ）に示すように、疎水層９２を介して第１のシリコン基板５１の上面５１ｂを窒素プラズマ又は酸素プラズマに曝し、当該上面５１ｂを活性化させる。【０２０１】
次に、図３５（ａ）に示す断面構造を得るまでの工程について説明する。【０２０２】
まず、第１のシリコン基板５１と第２のシリコン基板５５の各々をダイシングにより個片化する。【０２０３】
その後、プラズマ活性化接合法により、これらのシリコン基板５１、５２の各上面５１ｂ、５５ｂ同士を接合する。この接合条件は特に限定されない。本実施形態では、各シリコン基板５１、５５を約３００℃程度の温度で２時間〜３時間程度加熱することにより、第１のシリコン基板５１と第２のシリコン基板５５とを接合する。【０２０４】
ここまでの工程により、凹部５１ａで一部が画定された空洞Sが形成される。【０２０５】
この後は、第１実施形態で説明した図９（ｂ）〜図１０（ｂ）に示す工程を行うことにより、図３５（ｂ）に示す第１の基板２５の基本構造を得る。【０２０６】
その第１の基板２５の空洞Sには、第１の開口２５ｘを介して水等の冷媒Cが供給される。【０２０７】
（第２例）
図３６〜図３９は、第２例に係る第１の基板２５の製造途中の断面図である。【０２０８】
本例では、以下のようにしてシリコン基板の上面から疎水層９２を除去する。【０２０９】
まず、図３６（ａ）に示すように、第１のシリコン基板５１の上面５１ｂにハードマスク６５として酸化シリコン膜を１μm程度の厚さに形成する。その酸化シリコン膜は、上面５１ｂを熱酸化することにより形成してもよいし、CVD法により形成してもよい。【０２１０】
そして、不図示のレジスト膜をマスクにするドライエッチングによりハードマスク６５を所定の形状にパターニングする。【０２１１】
その後、SF6ガスとC4F8ガスとの混合ガスをエッチングガスとして使用しながら、ハードマスク６５で覆われていない部分の第１のシリコン基板５１をドライエッチングすることにより複数の凹部５１ａを形成する。なお、隣接する凹部５１ａの間の第１のシリコン基板５１は、前述の突起５１ｄとなる。【０２１２】
次いで、図３６（ｂ）に示すように、凹部５１ａとハードマスク６５の各々の表面をフッ酸に曝すことにより、これらの表面に疎水層９２を形成する。【０２１３】
次に、図３７（ａ）に示すように、化学機械研磨（CMP: Chemical Mechanical Polishing）装置の研磨パッド６７の上にスラリを供給しつつ、研磨パッド６７に疎水層９２を摺接させる。【０２１４】
そして、化学機械研磨法によりハードマスク６５を研磨することにより、図３７（ｂ）に示すように、ハードマスク６５と疎水層９２とを除去して第１のシリコン基板５１の上面５１ｂを露出させる。【０２１５】
その化学機械研磨法で使用するスラリとして、この例ではハードマスク６５のエッチングレートが第１のシリコン基板５１のエッチレートよりも速いスラリを用いる。そのようなスラリとしては、例えば、日立化成株式会社製のHS-S100がある。【０２１６】
これにより第１のシリコン基板５１の上面５１ｂが研磨ストッパとなり、当該上面５１ｂで研磨を停止させることができる。【０２１７】
更に、そのスラリとして砥粒を含まない薬液のみからなるスラリを用いることで、砥粒によって上面５１ｂに微細な傷が付くのを防止してもよい。これにより、後の工程でプラズマ活性化接合法で上面５１ｂに第２のシリコン基板５５を接合するとき、上面５１ｂの傷が原因で接合強度が低下するのを抑制することができる。【０２１８】
特に、上面５１ａの表面粗さが１nmを超えると第２のシリコン基板５５との接合強度が低下し易いので、上記のように砥粒を含まないスラリを用いることで上面５１ａの表面粗さを１nm以下に保つのが好ましい。【０２１９】
次に、図３８（ａ）に示すように、第１のシリコン基板５１の上面５１ｂを窒素プラズマ又は酸素プラズマに曝し、当該上面５１ｂを活性化させる。【０２２０】
このとき、本実施形態では上面５１ｂから疎水層９２が除去されているため、上面５１ｂの活性化が疎水層９２で阻害されるのを防止できる。【０２２１】
そして、これと同様に、図３８（ｂ）に示すように、親水層９１を介して第２のシリコン基板５５の上面５５ｂを窒素プラズマ又は酸素プラズマに曝し、当該上面５５ｂを活性化させる。【０２２２】
次に、図３９（ａ）に示す断面構造を得るまでの工程について説明する。【０２２３】
まず、第１のシリコン基板５１と第２のシリコン基板５５の各々をダイシングにより個片化する。【０２２４】
その後、プラズマ活性化接合法により、これらのシリコン基板５１、５２の各上面５１ｂ、５５ｂ同士を接合する。そのプラズマ活性化接合法では、例えば、各シリコン基板５１、５５を約３００℃程度の温度で２時間〜３時間程度加熱することにより、第１のシリコン基板５１と第２のシリコン基板５５とを接合する。【０２２５】
このとき、本実施形態では第１のシリコン基板５１の上面５１ｂから疎水層９２を予め除去してあるので、疎水層９２が原因で各シリコン基板５１、５５の接合強度が低下するのを防止することができる。【０２２６】
この後は、第１実施形態で説明した図９（ｂ）〜図１０（ｂ）に示す工程を行うことにより、図３９（ｂ）に示す第１の基板２５の基本構造を得る。【０２２７】
その第１の基板２５の空洞Sには、第１の開口２５ｘを介して水等の冷媒Cが供給される。【０２２８】
（第３例）
図４０〜図４３は、第３例に係る第１の基板２５の製造途中の断面図である。【０２２９】
本例においても、第２例と同様に、CMP法により第１のシリコン基板５１の上面５１ｂを露出させる。【０２３０】
まず、図４０（ａ）に示すように、第２例（図３６（ｂ）参照）と同様にしてハードマスク６５と凹部５１ａの各々の表面に疎水層９２を形成する。【０２３１】
次いで、図４０（ｂ）に示すように、疎水層９２の上にレジスト膜６８を形成することにより、凹部５１ａとハードマスク６５をレジスト膜６８で覆う。【０２３２】
続いて、図４１（ａ）に示すように、化学機械研磨（CMP）装置の研磨パッド６７の上にスラリを供給しつつ、研磨パッド６７にレジスト膜６８を摺接させる。【０２３３】
そして、化学機械研磨法によりレジスト膜６８を研磨することにより、図４１（ｂ）に示すようにハードマスク６５を露出させる。【０２３４】
本工程で使用するスラリは特に限定されない。但し、レジスト膜６８のエッチレートがハードマスク６５のそれよりも速くなるようなスラリを用いることでハードマスク６５の上で研磨を停止させ、研磨によるダメージが第１のシリコン基板５１の上面５１ｂに及ばないようにするのが好ましい。そのようなスラリとしては、例えば、日立化成株式会社製のHS-J700-1がある。【０２３５】
次に、図４２（ａ）に示すように、ハードマスク６５をウエットエッチングにより除去することにより、第１のシリコン基板５１の上面５１ｂを露出させる。なお、そのウエットエッチングで使用するエッチング液としては、例えばフッ酸がある。【０２３６】
本例ではこのようにウエットエッチングでハードマスク６５を除去するので、ハードマスク６５を除去するときに上面５１ｂに機械的なダメージが入らず、そのダメージに起因して上面５１ｂが荒れるのを防止できる。【０２３７】
その後、図４２（ｂ）に示すように、レジスト膜６８を除去する。【０２３８】
この後は、第２例で説明した図３８（ａ）〜図３９（ｂ）の工程を行うことにより、図４３に示すような第１の基板２５の基本構造を完成させる。【０２３９】
各シリコン基板５１、５５はプラズマ活性化接合法により接合されるが、本例では前述のように上面５１ｂが機械的なダメージを受けていないので、各シリコン基板５１、５５を良好に接合することができる。【０２４０】
（第４例）
本例では、以下のようにして第１のシリコン基板５１の上面５１ｂを選択的に活性化する。【０２４１】
図４４〜図４５は、本例に係る第１の基板２５の製造途中の断面図である。【０２４２】
まず、図４４（ａ）に示すように、第１例で説明した図３１（ａ）〜図３１（ｂ）の工程を行うことにより、第１のシリコン基板５１の凹部５１ａと上面５１ｂの各々に疎水層９２が形成された構造を作製する。【０２４３】
次いで、図４４（ｂ）に示すように、シリコン基板等のマスク７０で凹部５１ａを覆う。そして、マスク７０で覆われていない部分の上面５１ｂのみを選択的に窒素プラズマ又は酸素プラズマに曝すことにより、上面５１ｂから疎水層９２を除去すると共に、当該上面５５ｂを活性化させる。【０２４４】
これにより、凹部５１ａ内の疎水層９２がプラズマで劣化するのを防止しながら、第１のシリコン基板５１の上面５１ｂのみを選択的に活性化することができる。【０２４５】
なお、上記した窒素プラズマや酸素プラズマに代えてアルゴン等のイオンビームに上面５５ｂを曝すことにより当該上面５１ｂを活性化してもよい。【０２４６】
この後は、第２例で説明した図３８（ｂ）〜図３９（ｂ）に示す工程を行うことにより、図４５に示すような第１の基板２５の基本構造を完成させる。【０２４７】
（第５例）
第１例では、図３１（ｂ）を参照して説明したように、フッ酸やフッ素系のコーティング材を用いて凹部５１ａの表面に疎水層９２を形成した。このような化学的な処理に代えて、本例では物理的に疎水層９２を形成する。【０２４８】
図４６は、本例に係る疎水層の形成方法について説明するための断面図である。【０２４９】
図４６に示すように、本例では凹部５１ａの表面に微細な複数の溝５１ｘを形成し、これらの溝５１ｘを疎水層９２とする。【０２５０】
溝５１ｘの幅D1は約１nm〜２０nm程度であり、隣接する溝５１ｘの間隔D2は約５００nm〜１０００nm程度である。また、溝５１ｘの深さD3は約５００nm〜１０００nm程度である。【０２５１】
このような微細な溝５１ｘのパターンはナノパターンとも呼ばれ、不図示のレジストマスクをマスクにして凹部５１ａの表面をドライエッチングすることで形成し得る。【０２５２】
これによれば、凹部５１ａの表面を疎水化するために当該表面をフッ酸に曝す工程が不要となる。【０２５３】
（第６例）
本例では、空間Sが冷媒Cで詰まるのを以下のように更に効果的に防止する。【０２５４】
図４７〜図４８は、本例に係る第１の基板２５の製造途中の断面図である。【０２５５】
まず、第２例の図３６（ａ）〜図３７（ｂ）の工程を行うことにより、図４７（ａ）に示すように、第１のシリコン基板５１の凹部５１ａの表面に疎水層９２が形成された構造を得る。なお、この段階では凹部５１ａの表面に疎水層９２が形成されていればよく、前述の第１例、第３〜第４例のいずれかの方法を用いて凹部５１ａの表面に疎水層９２を形成してもよい。【０２５６】
次に、図４７（ｂ）に示すように、各突起５１ｄの上面５１ｂの周縁が露出するレジスト膜７１を形成する。そして、そのレジスト膜７１をマスクにして各突起５１ｄの上面５１ｂの周縁をドライエッチングすることで、上面５１ｂに凸部５１ｙを形成する。そのドライエッチングで使用し得るガスとしては、例えば、SF6ガスとC4F8ガスとの混合ガスがある。【０２５７】
この後に、レジスト膜７１は除去される。【０２５８】
そして、第２例で説明した図３８（ａ）〜図３９（ｂ）の工程を行うことで、図４８に示すような第１の基板２５の基本構造を完成させる。【０２５９】
この第１の基板２５においては、凸部５１ｙの上面５１ｂと、第２のシリコン基板５５の上面５５ｂとがプラズマ活性化接合法により接合される。そして、凸部５１ｙを貫通するように第２の導体プラグ３２が設けられる。【０２６０】
図４９は、凸部５１ｙとその周囲の拡大断面図である。【０２６１】
図４９に示すように、凸部５１ｙを設けたことで、凸部５１ｙの横に隙間Kが生じる。よって、冷媒Cが空洞Sの上方に這い上がろうとしても、隙間Kに冷媒Cがトラップされるようになり、空洞Sが冷媒Cで詰まるのを効果的に抑制できる。【０２６２】
しかも、第２のシリコン基板５５の上面５５ｂの幅D5と比較して、凸部５１ｙの上面５１ｂの幅D4が狭いので、各シリコン基板５１、５５が位置ずれしても、第２のシリコン基板５５の上面５５ｂから凸部５１ｙがはみ出し難い。その結果、凸部５１ｙと上面５５ｂとが接合している部分に第２の導体プラグ３２を貫通させ易くなり、各シリコン基板５１、５５の位置合わせ精度を緩和することができる。
【図１】
2014185088.tif 000004
【図２】
2014185088.tif 000005
【図３】
2014185088.tif 000006
【図４】
2014185088.tif 000007
【図５】
2014185088.tif 000008
【図６】
2014185088.tif 000009
【図７】
2014185088.tif 000010
【図８】
2014185088.tif 000011
【図９】
2014185088.tif 000012
【図１０】
2014185088.tif 000013
【図１１】
2014185088.tif 000014
【図１２】
2014185088.tif 000015
【図１３】
2014185088.tif 000016
【図１４】
2014185088.tif 000017
【図１５】
2014185088.tif 000018
【図１６】
2014185088.tif 000019
【図１７】
2014185088.tif 000020
【図１８】
2014185088.tif 000021
【図１９】
2014185088.tif 000022
【図２０】
2014185088.tif 000023
【図２１】
2014185088.tif 000024
【図２２】
2014185088.tif 000025
【図２３】
2014185088.tif 000026
【図２４】
2014185088.tif 000027
【図２５】
2014185088.tif 000028
【図２６】
2014185088.tif 000029
【図２７】
2014185088.tif 000030
【図２８】
2014185088.tif 000031
【図２９】
2014185088.tif 000032
【図３０】
2014185088.tif 000033
【図３１】
2014185088.tif 000034
【図３２】
2014185088.tif 000035
【図３３】
2014185088.tif 000036
【図３４】
2014185088.tif 000037
【図３５】
2014185088.tif 000038
【図３６】
2014185088.tif 000039
【図３７】
2014185088.tif 000040
【図３８】
2014185088.tif 000041
【図３９】
2014185088.tif 000042
【図４０】
2014185088.tif 000043
【図４１】
2014185088.tif 000044
【図４２】
2014185088.tif 000045
【図４３】
2014185088.tif 000046
【図４４】
2014185088.tif 000047
【図４５】
2014185088.tif 000048
【図４６】
2014185088.tif 000049
【図４７】
2014185088.tif 000050
【図４８】
2014185088.tif 000051
【図４９】
2014185088.tif 000052
【手続補正書】
【提出日】平成27年10月28日(2015.10.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の半導体素子と、
前記第１の半導体素子の上に設けられ、減圧された空洞を備えた第１の基板と、
前記空洞の内部に収容された冷媒と、
前記第１の基板の上に設けられた第２の半導体素子と、
前記第１の基板と熱的に接続され、前記空洞に繋がる孔が設けられた放熱部材と、
を有する半導体装置。
【請求項２】
前記空洞は、前記第１の基板の中央から周縁に延びる複数のチャネルに分けられたことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１の基板は、前記空洞の内側に柱を有することを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項４】
前記空洞の表面は、前記第１の半導体素子寄りの底面と、前記第２の半導体素子寄りの天井面とを有し、
前記底面の親水性が、前記天井面の親水性よりも高いことを特徴とする請求項１乃至請求項３のいずれか１項に記載の半導体装置。
【請求項５】
第１の半導体素子と、
前記第１の半導体素子の上に設けられ、減圧された空洞を備えた基板と、
前記空洞の内部に収容された冷媒と、
前記基板の上に設けられた第２の半導体素子と、
前記基板と熱的に接続され、前記空洞に繋がる孔が設けられた放熱部材とを有する半導体装置を備えた電子機器。
【請求項６】
前記空洞の表面は、前記第１の半導体素子寄りの底面と、前記第２の半導体素子寄りの天井面とを有し、
前記底面の親水性が、前記天井面の親水性よりも高いことを特徴とする請求項５に記載の電子機器。
【請求項７】
第１の半導体素子の上に、空洞を内部に備えた基板を固着する工程と、
前記基板の上に第２の半導体素子を固着する工程と、
前記基板に、前記空洞に繋がる孔が設けられた放熱部材を熱的に接続する工程と、
前記孔から前記空洞に冷媒を供給する工程と、
前記冷媒を供給した後、前記孔を介して前記空洞を減圧する工程と、
前記空洞を減圧した後、前記孔を塞ぐ工程と、
を有する半導体装置の製造方法。
【請求項８】
前記空洞の表面は、前記第１の半導体素子寄りの底面と、前記第２の半導体素子寄りの天井面とを有し、
前記底面の親水性を前記天井面の親水性よりも高める工程を更に有することを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
第１のシリコン基板の第１の上面に、前記空洞の前記天井面を備えた凹部を形成する工程と、
前記第１のシリコン基板の前記第１の上面と、第２のシリコン基板の第２の上面とを接合することにより、前記空洞を内部に備えた前記基板を作製する工程とを更に有し、
前記底面の親水性を前記天井面の親水性よりも高める工程は、前記凹部の表面を疎水化することにより行われることを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記第１の上面に凸部を形成する工程を更に有し、
前記第１の上面と前記第２の上面とを接合する工程において、前記凸部の上面と前記第２の上面とを接合することを特徴とする請求項９に記載の半導体装置の製造方法。
【手続補正書】
【提出日】平成28年8月9日(2016.8.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の半導体素子と、
前記第１の半導体素子の上に設けられ、減圧された空洞を備えた第１の基板と、
前記空洞の内部に収容された冷媒と、
前記第１の基板の上に設けられた第２の半導体素子と、
前記第１の基板と熱的に接続され、前記空洞に繋がる孔が設けられた放熱部材と、
を有する半導体装置。
【請求項２】
前記空洞に繋がる孔は貫通孔であり、
前記貫通孔は、前記空洞と反対側の終端が塞がれたことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記空洞は、前記第１の基板の中央から周縁に延びる複数のチャネルに分けられたことを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項４】
前記第１の基板は、前記空洞の内側に柱を有することを特徴とする請求項１乃至請求項３のいずれか１項に記載の半導体装置。
【請求項５】
前記空洞の表面は、前記第１の半導体素子寄りの底面と、前記第２の半導体素子寄りの天井面とを有し、
前記底面の親水性が、前記天井面の親水性よりも高いことを特徴とする請求項１乃至請求項４のいずれか１項に記載の半導体装置。
【請求項６】
第１の半導体素子と、
前記第１の半導体素子の上に設けられ、減圧された空洞を備えた基板と、
前記空洞の内部に収容された冷媒と、
前記基板の上に設けられた第２の半導体素子と、
前記基板と熱的に接続され、前記空洞に繋がる孔が設けられた放熱部材とを有する半導体装置を備えた電子機器。
【請求項７】
前記空洞に繋がる孔は貫通孔であり、
前記貫通孔は、前記空洞と反対側の終端が塞がれたことを特徴とする請求項６に記載の電子機器。
【請求項８】
前記空洞の表面は、前記第１の半導体素子寄りの底面と、前記第２の半導体素子寄りの天井面とを有し、
前記底面の親水性が、前記天井面の親水性よりも高いことを特徴とする請求項６又は請求項７に記載の電子機器。
【請求項９】
第１の半導体素子の上に、空洞を内部に備えた基板を固着する工程と、
前記基板の上に第２の半導体素子を固着する工程と、
前記基板に、前記空洞に繋がる孔が設けられた放熱部材を熱的に接続する工程と、
前記孔から前記空洞に冷媒を供給する工程と、
前記冷媒を供給した後、前記孔を介して前記空洞を減圧する工程と、
前記空洞を減圧した後、前記孔を塞ぐ工程と、
を有する半導体装置の製造方法。
【請求項１０】
前記空洞に繋がる孔は貫通孔であり、
前記孔を塞ぐ工程は、前記貫通孔の前記空洞と反対側の終端を塞ぐことを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記空洞の表面は、前記第１の半導体素子寄りの底面と、前記第２の半導体素子寄りの天井面とを有し、
前記底面の親水性を前記天井面の親水性よりも高める工程を更に有することを特徴とする請求項９又は請求項１０に記載の半導体装置の製造方法。
【請求項１２】
第１のシリコン基板の第１の上面に、前記空洞の前記天井面を備えた凹部を形成する工程と、
前記第１のシリコン基板の前記第１の上面と、第２のシリコン基板の第２の上面とを接合することにより、前記空洞を内部に備えた前記基板を作製する工程とを更に有し、
前記底面の親水性を前記天井面の親水性よりも高める工程は、前記凹部の表面を疎水化することにより行われることを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１３】
前記第１の上面に凸部を形成する工程を更に有し、
前記第１の上面と前記第２の上面とを接合する工程において、前記凸部の上面と前記第２の上面とを接合することを特徴とする請求項１２に記載の半導体装置の製造方法。
【手続補正書】
【提出日】平成28年11月8日(2016.11.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の半導体素子と、
前記第１の半導体素子の上に設けられ、減圧された空洞を備えた第１の基板と、
前記空洞の内部に収容された冷媒と、
前記第１の基板の上に設けられた第２の半導体素子と、
前記第１の基板と熱的に接続され、前記空洞に繋がる孔が設けられた放熱部材と、
を有する半導体装置。
【請求項２】
前記空洞に繋がる孔は貫通孔であり、
前記放熱部材の下面は、接合部材を介して前記第１の基板の上面と熱的に接続され、
前記貫通孔は、前記放熱部材の下面にある前記空洞側の終端が、前記接合部材の開口、及び前記第１の基板の上面の開口を介して前記空洞と繋がると共に、前記空洞と反対側の終端が塞がれたことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記空洞は、前記第１の基板の中央から周縁に延びる複数のチャネルに分けられたことを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項４】
前記第１の基板は、前記第１の基板を貫通する導体プラグと、前記空洞の内側に設けられ、前記導体プラグと異なる材料からなる柱を有することを特徴とする請求項１乃至請求項３のいずれか１項に記載の半導体装置。
【請求項５】
前記空洞の表面は、前記第１の半導体素子寄りの底面と、前記第２の半導体素子寄りの天井面とを有し、
前記底面の親水性が、前記天井面の親水性よりも高いことを特徴とする請求項１乃至請求項４のいずれか１項に記載の半導体装置。
【請求項６】
第１の半導体素子と、
前記第１の半導体素子の上に設けられ、減圧された空洞を備えた基板と、
前記空洞の内部に収容された冷媒と、
前記基板の上に設けられた第２の半導体素子と、
前記基板と熱的に接続され、前記空洞に繋がる孔が設けられた放熱部材とを有する半導体装置を備えた電子機器。
【請求項７】
前記空洞に繋がる孔は貫通孔であり、
前記放熱部材の下面は、接合部材を介して前記基板の上面と熱的に接続され、
前記貫通孔は、前記放熱部材の下面にある前記空洞側の終端が、前記接合部材の開口、及び前記基板の上面の開口を介して前記空洞と繋がると共に、前記空洞と反対側の終端が塞がれたことを特徴とする請求項６に記載の電子機器。
【請求項８】
前記基板は、前記基板を貫通する導体プラグと、前記空洞の内側に設けられ、前記導体プラグと異なる材料からなる柱を有することを特徴とする請求項６又は請求項７に記載の電子機器。
【請求項９】
前記空洞の表面は、前記第１の半導体素子寄りの底面と、前記第２の半導体素子寄りの天井面とを有し、
前記底面の親水性が、前記天井面の親水性よりも高いことを特徴とする請求項６乃至請求項８のいずれか１項に記載の電子機器。
【請求項１０】
第１の半導体素子の上に、空洞を内部に備えた基板を固着する工程と、
前記基板の上に第２の半導体素子を固着する工程と、
前記基板に、前記空洞に繋がる孔が設けられた放熱部材を熱的に接続する工程と、
前記孔から前記空洞に冷媒を供給する工程と、
前記冷媒を供給した後、前記孔を介して前記空洞を減圧する工程と、
前記空洞を減圧した後、前記孔を塞ぐ工程と、
を有する半導体装置の製造方法。
【請求項１１】
前記空洞に繋がる孔は貫通孔であり、
前記基板に前記放熱部材を熱的に接続する工程は、前記放熱部材の下面を、接合部材を介して前記基板の上面と熱的に接続すると共に、前記放熱部材の下面にある前記貫通孔の前記空洞側の終端を、前記接合部材の開口、及び前記基板の上面の開口を介して前記空洞に繋ぎ、
前記孔を塞ぐ工程は、前記貫通孔の前記空洞と反対側の終端を塞ぐことを特徴とする請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記基板は、前記基板を貫通する導体プラグと、前記空洞の内側に設けられ、前記導体プラグと異なる材料からなる柱を有することを特徴とする請求項１０又は請求項１１に記載の半導体装置の製造方法。
【請求項１３】
前記空洞の表面は、前記第１の半導体素子寄りの底面と、前記第２の半導体素子寄りの天井面とを有し、
前記底面の親水性を前記天井面の親水性よりも高める工程を更に有することを特徴とする請求項１０乃至請求項１２のいずれか１項に記載の半導体装置の製造方法。
【請求項１４】
第１のシリコン基板の第１の上面に、前記空洞の前記天井面を備えた凹部を形成する工程と、
前記第１のシリコン基板の前記第１の上面と、第２のシリコン基板の第２の上面とを接合することにより、前記空洞を内部に備えた前記基板を作製する工程とを更に有し、
前記底面の親水性を前記天井面の親水性よりも高める工程は、前記凹部の表面を疎水化することにより行われることを特徴とする請求項１３に記載の半導体装置の製造方法。
【請求項１５】
前記第１の上面に凸部を形成する工程を更に有し、
前記第１の上面と前記第２の上面とを接合する工程において、前記凸部の上面と前記第２の上面とを接合することを特徴とする請求項１４に記載の半導体装置の製造方法。
【国際調査報告】
2014185088.tif 000053
2014185088.tif 000054
2014185088.tif 000055
2014185088.tif 000056