(57)【要約】  半導体スイッチング素子駆動回路は、主電流を流す半導体スイッチング素子と、過電流保護回路と、短絡保護回路と、判定時間変更回路と、を備えている。前記過電流保護回路は、前記主電流の大きさに比例するセンス電圧が第１閾値を超えた場合に、前記主電流が過電流となったと判断して、前記主電流を低下させる。前記短絡保護回路は、前記主電流がさらに大きな過電流となる場合に、前記半導体スイッチング素子のゲート電圧を前記過電流保護回路による前記主電流の低下よりも早く低下させる。前記判定時間変更回路は、前記過電流保護回路の判断結果と第２閾値との比較結果に基づいて、前記過電流保護回路を作動させるか否かの判定に要する判定時間を、前記主電流の大きさが小さいほど長くする。
2015182669.tif 000002
【特許請求の範囲】
【請求項１】
半導体スイッチング素子駆動回路であって、
ゲート端子へのゲート電圧の印加によって第１端子及び第２端子間に主電流を流す半導体スイッチング素子と、
前記主電流の大きさに比例する電流値又は電圧値が第１閾値を超えた場合に、前記主電流が所定時間の間に所定電流値を超える過電流となったと判断して、前記主電流を低下させる過電流保護回路と、
前記主電流が前記所定時間より短時間で前記過電流よりさらに大きな過電流となる場合に、前記ゲート電圧を前記過電流保護回路による前記主電流の低下よりも早く低下させる短絡保護回路と、
前記過電流保護回路の判断結果と第２閾値との比較結果に基づいて、前記過電流保護回路を作動させるか否かの判定に要する判定時間を、前記主電流の大きさが小さいほど長くする判定時間変更回路と、を備えた、半導体スイッチング素子駆動回路。
【請求項２】
請求項１に記載の半導体スイッチング素子駆動回路であって、
前記判定時間変更回路は、前記半導体スイッチング素子のセンス電圧に基づいて、前記主電流の大きさを判定する、半導体スイッチング素子駆動回路。
【請求項３】
請求項２に記載の半導体スイッチング素子駆動回路であって、
前記センス電圧に比例して前記第２閾値を変更する閾値変更回路をさらに備えている、半導体スイッチング素子駆動回路。
【請求項４】
請求項１に記載の半導体スイッチング素子駆動回路であって、
前記判定時間変更回路は、前記ゲート電圧に基づいて、前記主電流の大きさを判定する、半導体スイッチング素子駆動回路。
【請求項５】
請求項４に記載の半導体スイッチング素子駆動回路であって、
前記ゲート電圧に比例して前記第２閾値を変更する閾値変更回路をさらに備えている、半導体スイッチング素子駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体スイッチング素子駆動回路[a drive circuit for a semiconductor switching element]に関する。
【背景技術】
【０００２】
スイッチング回路の過電流保護のために半導体スイッチング素子駆動回路が用いられている。半導体スイッチング素子駆動回路では、最大定格電流[maximum rated current]を超える電流が流れる過電流状態[overcurrent state]と、短絡故障時などに更に大きな電流が流れる短絡状態[short-circuit state]とに対応して２つの閾値が設けられ、半導体スイッチング素子駆動回路は、閾値に応じて異なる動作をする。【０００３】
半導体スイッチング素子駆動回路は、半導体スイッチング素子の破壊を防ぐための構成を備えている。この構成により、短絡状態では、過電流状態よりも高速に動作できるように、ゲート信号のレベルが、簡素なフィードバック回路（短絡保護回路）で低下され、その後、ゲート信号のレベルは、過電流保護回路によって完全にゼロにされる。過電流保護回路によって監視される電流値は、短絡保護回路によって監視される電流値と同じであるが、過電流保護回路によって監視される電流値の閾値の方が低い。このため、ノイズによる誤動作の可能性は、過電流保護回路の方が短絡保護回路よりも高い。過電流保護回路では、誤動作防止のために、遅延回路によっていわゆるマスキング時間を設定してノイズが除去される（下記特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】日本国特開２０１２−２３１４０７号公報
【発明の概要】
【０００５】
上述した従来の半導体スイッチング素子駆動回路では、短絡状態で抑制される電流値は、半導体スイッチング素子の特性のバラツキによって異なる。一方、短絡時に半導体スイッチング素子が破壊される原因の１つは、半導体スイッチング素子内部での消費エネルギーに起因する過温度[excessive temperature]である。消費エネルギーは、短絡電流と時間の積分値とにより決定される。
【０００６】
パワー半導体として使用される半導体スイッチング素子のコストは、概ねその面積に比例する。このため、半導体スイッチング素子の小型化が望まれるが、小型化すると破壊に要するエネルギーも小さくなって短絡に対する保護のためのマージンが小さくなる。従って、小型化のためには、短絡に対する保護の向上が必要となる。その際、単純に短絡時間を短くすると、上述した誤動作防止のマージンが減ってしまう。このため、これらはトレードオフの関係となる。
【０００７】
即ち、半導体スイッチング素子に流れる電流が小さい場合は破壊に至るまでに時間的な余裕はあるが、電流を抑制すべき状態になってから半導体スイッチング素子が完全にオフにされるまでに一定時間（判定時間）が経過して、短絡保護が終了する。この判定時間を長くすることでノイズ除去性能を向上させることができるが、現状では半導体スイッチング素子の破壊に至るまでの時間的な余裕を十分に利用できていない。
【０００８】
本発明の目的は、半導体スイッチング素子を破壊せずに判定時間を延ばして、ノイズによる誤動作を防止できる半導体スイッチング素子駆動回路を提供することにある。
【０００９】
本発明の特徴は、半導体スイッチング素子駆動回路であって、ゲート端子へのゲート電圧の印加によって第１端子及び第２端子間に主電流を流す半導体スイッチング素子と、前記主電流の大きさに比例する電流値又は電圧値が第１閾値を超えた場合に、前記主電流が所定時間の間に所定電流値を超える過電流となったと判断して、前記主電流を低下させる過電流保護回路と、前記主電流が前記所定時間より短時間で前記過電流よりさらに大きな過電流となる場合に、前記ゲート電圧を前記過電流保護回路による前記主電流の低下よりも早く低下させる短絡保護回路と、前記過電流保護回路の判断結果と第２閾値との比較結果に基づいて、前記過電流保護回路を作動させるか否かの判定に要する判定時間を、前記主電流の大きさが小さいほど長くする判定時間変更回路と、を備えた、半導体スイッチング素子駆動回路を提供する。
【図面の簡単な説明】
【００１０】
【図１】第１実施形態に係る半導体スイッチング素子駆動回路の回路図である。
【図２】第１実施形態に係る半導体スイッチング素子駆動回路の動作を説明するための波形図である。
【図３】一般的な半導体スイッチング素子駆動回路の回路図である。
【図４】一般的な半導体スイッチング素子駆動回路の動作を説明するための波形図である。
【図５】第２実施形態に係る半導体スイッチング素子駆動回路の回路図である。
【発明を実施するための形態】
【００１１】
以下、実施形態に係る半導体スイッチング素子駆動回路を図面を参照しつつ説明する。
【００１２】
（第１実施形態）
本実施形態に係る半導体スイッチング素子駆動回路は、電気自動車に搭載されるモータ（例えば、三相交流モータ）の各コイルに電力を供給するために用いられる。半導体スイッチング素子駆動回路は、モータのコイルの一部及びインバータ回路の一部を含む主回路ＭＣ、短絡保護回路ＳＰ、並びに、過電流の電圧閾値を設定する閾値設定回路ＴＣ及び切替回路ＳＣからなる過電流保護回路ＯＰを備えている。
【００１３】
なお、図１に示す主回路ＭＣは、シミュレーション用にモータのコイルの一部とインバータ回路の一部を含んでいる。
【００１４】
主回路ＭＣは、モータのコイルＬ１、コイルＬ１に並列に接続された帰還ダイオード[feedback diode]Ｄ１、及び、半導体スイッチング素子としての絶縁ゲートバイポーラ型トランジスタ[Insulated Gate Bipolar Transistor]（ＩＧＢＴ）Ｑ１を備えている。
【００１５】
コイルＬ１には電源Ｖ１から電力が供給される。なお、図１に示される半導体スイッチング素子駆動回路には、その特性を調べるために、並設されたコイルＬ１及び帰還ダイオードＤ１の両端を短絡させる短絡スイッチＳＳが設けられている。短絡スイッチＳＳは、半導体スイッチング素子駆動回路を実際の電気自動車に適用する場合は不要である。
【００１６】
コイルＬ１及び帰還ダイオードＤ１の電源Ｖ１とは反対側の端子は、ＩＧＢＴＱ１のコレクタ端子に接続されている。ＩＧＢＴＱ１のエミッタ端子は、接地されている。ＩＧＢＴＱ１のゲート端子は、ゲート抵抗Ｒ１を介して電源Ｖ２に接続されている。ＩＧＢＴＱ１は、ゲート端子に所定値以上の電圧が印加されると、その電圧に応じたコレクタ電流（主電流[principal current]）ｉｃをコレクタ端子からエミッタ端子に流す。この動作によって、モータのコイルＬ１に供給される電流が制御される。なお、ＩＧＢＴＱ１のコレクタ端子及びエミッタ端子のうちの一方が第１端子に相当し、他方が第２端子に相当する。
【００１７】
短絡保護回路ＳＰは、過電流制限用のトランジスタＱ２、抵抗Ｒ３、抵抗Ｒ４及びコンデンサＣ１を備えている。トランジスタＱ２のコレクタ端子は、ＩＧＢＴＱ１のゲート端子と抵抗Ｒ１との接続点に接続されている。トランジスタＱ２のエミッタ端子は、並設されたコンデンサＣ１及び抵抗Ｒ４を介して接地されている。トランジスタＱ２のベース端子は、ＩＧＢＴＱ１のセンス端子に接続されている。ＩＧＢＴＱ１のセンス端子は、コレクタ電流ｉｃに比例した電流が流れる電流検出用の端子である。
【００１８】
ＩＧＢＴＱ１のセンス端子とトランジスタＱ２のベース端子との接続点は、抵抗Ｒ３を介して接地されている。この接続点は、さらに、切替回路ＳＣのコンパレータＩＣ１の反転入力端子と、閾値設定回路ＴＣの抵抗Ｒ６とにも接続されている。トランジスタＱ２のコレクタ端子とゲート抵抗Ｒ１との接続点には、切替回路ＳＣの抵抗Ｒ２が接続されている。なお、ゲート抵抗Ｒ１とＩＧＢＴＱ１のゲート端子との接続点にはゲート電圧ｖｇが発生する。また、ＩＧＢＴＱ１のセンス端子とトランジスタＱ２のベース端子との接続点にはセンス電圧ｖｓが発生する。
【００１９】
過電流保護回路ＯＰにおける閾値設定回路ＴＣは、閾値変更回路に相当し、直列接続された抵抗Ｒ６及びＲ７で構成されている。トランジスタＱ２のベース端子及びＩＧＢＴＱ１のセンス端子は、抵抗Ｒ６及びＲ７を介して接地されている。センス電圧ｖｓを抵抗Ｒ６及びＲ７で分圧して得られた過電流閾値電圧ｖｔは、切替回路ＳＣのコンパレータＩＣ３の非反転入力端子に印加される。
【００２０】
過電流保護回路ＯＰにおける切替回路ＳＣは、ノイズ除去、ディレイ及びラッチの機能を有しており、ゲート電圧ｖｇを低下させてＩＢＧＴＱ１をオフにするために使用される。切替回路ＳＣは、電源Ｖ３、コンパレータＩＣ１、コンパレータＩＣ３、抵抗Ｒ２、抵抗Ｒ５、コンデンサＣ２、及び、ＳＲフリップフロップＩＣ２を備える。コンパレータＩＣ３は、判定時間変更回路に相当する。
【００２１】
コンパレータＩＣ１の非反転入力端子には電源Ｖ３からの基準電圧が入力される。コンパレータＩＣ１の反転入力端子にはセンス電圧ｖｓが入力される。コンパレータＩＣ１は、センス電圧ｖｓが電源Ｖ３からの基準電圧を超えると出力端子からＬレベル（０ボルト）の信号を出力し、そうでない場合は出力端子からＨレベルの信号を出力する。コンパレータＩＣ１の出力は、抵抗Ｒ５を介してコンパレータＩＣ３の反転入力端子に入力される。
【００２２】
コンパレータＩＣ３の反転入力端子と抵抗Ｒ５との接続点は、コンデンサＣ２を介して接地されている。抵抗Ｒ５とコンデンサＣ２とによって構成される回路は、高周波ノイズを除去するローパスフィルタとしても機能する。コンパレータＩＣ３の反転入力端子と抵抗Ｒ５との接続点には、フィルタ電圧ｖｆが発生する。
【００２３】
コンパレータＩＣ３は、フィルタ電圧ｖｆが閾値設定回路ＴＣからの過電流閾値電圧ｖｔを超えると出力端子からＬレベル（０ボルト）の判定信号を出力し、そうでない場合は出力端子からＨレベルの判定信号を出力する。コンパレータＩＣ３の出力は、ラッチ回路としてのＳＲフリップフロップＩＣ２のセット入力端子（Ｓ端子）に入力される。
【００２４】
ＳＲフリップフロップＩＣ２の反転出力端子（Ｑバー）は、抵抗Ｒ２を介して、ゲート抵抗Ｒ１とＩＧＢＴＱ１との接続点に接続されている。ＳＲフリップフロップＩＣ２は、コンパレータＩＣ３からの判定信号が所定レベル（ＳＲフリップフロップＩＣ２の閾値）以上であればセットされ、反転出力端子（Ｑバー）からＬレベルの信号を出力する。一方、コンパレータＩＣ３からの判定信号が所定レベル未満であれば以前の状態を維持する。即ち、初期状態がＳＲフリップフロップＩＣ２がリセットされた状態であれば、反転出力端子（Ｑバー）からはＨレベルの信号が出力される。
【００２５】
次に、上述した半導体スイッチング素子駆動回路の動作を、図２（ａ）〜図２（ｄ）に示された波形図を参照しつつ説明する。図２（ａ）はゲート電圧ｖｇを、図２（ｂ）はコレクタ電圧ｖｃを、図２（ｃ）はセンス電圧ｖｓを、図２（ｄ）は主回路（コイルＬ１からＩＧＢＴＱ１）に流れる電流、即ち、ＩＧＢＴＱ１のコレクタ電流ｉｃを示している。
【００２６】
図２（ａ）〜図２（ｄ）は、短絡を発生させた（短絡スイッチＳＳをオンにした）場合のシミュレーション結果を示している。時刻ｔ１でＩＧＢＴＱ１がターンオンされ、時刻ｔ２でインバータでのアーム短絡やモータでの短絡等が発生し、過電流が検出された後に時刻ｔ３でＩＧＢＴＱ１のゲート端子への電圧印加が停止される（完全遮断）。なお、過電流の発生はセンス電圧ｖｓに基づいて検知されるが、センス電圧ｖｓは、図２（ｃ）に示されるように瞬時に大きくなるので、短絡の検出は時刻ｔ２とみなして以下説明する。
【００２７】
なお、短絡保護回路ＳＰの抵抗Ｒ３によって過電流が検知（時刻ｔ２）されてから遅れ時間Ｔの経過後に過電流保護回路ＯＰが作動する（時刻ｔ３）までの期間を、期間ＴＡという。また、図２（ａ）〜図２（ｄ）では、ＩＧＢＴＱ１の閾値電圧のばらつきに応じて３種類の特性を示しており、閾値電圧の低いものが一点鎖線、中程度のものが破線、高いものが実線で示されている。また、図２（ａ）〜図２（ｄ）では、ＩＢＧＴＱ１の閾値電圧に応じて時刻ｔ３の位置が変わっている。
【００２８】
時刻ｔ１でＩＧＢＴＱ１がターンオンされてモータのコイルＬ１への電力供給が開始される。短絡や過電流が発生しない通常のモータ駆動時（ゲートオン時[gate-on state]）には、周知のように、ＩＧＢＴＱ１のゲート電圧ｖｇのパルス幅を制御回路（図示せず）で制御することで、コレクタ端子とエミッタ端子との間の電流、即ち、モータのコイルに流れる主電流ｉｃを変化させて、必要なモータ駆動力を得る。
【００２９】
ゲートオン時には、図２（ａ）に示されるように、時刻ｔ１でゲート電圧ｖｇが瞬時に立ち上がった後、ほぼ一定値となる。図２（ｄ）に示されるように、ゲート電圧ｖｇの立ち上がりによってＩＧＢＴＱ１のコレクタからエミッタへとコレクタ電流ｉｃが流れる。同時に、コレクタ電流ｉｃに比例するセンス電流が流れるので、図２（ｃ）に示されるように、センス電流と抵抗Ｒ３とによって決まるＩＧＢＴＱ１のセンス電圧ｖｓも立ち上がった後、ほぼ一定値となる。
【００３０】
また、電源Ｖ３から切替回路ＳＣのコンパレータＩＣ１の非反転入力端子に入力される基準電圧は、ゲートオン時にはコンパレータＩＣ１の反転入力端子に入力されるセンス電圧ｖｓより高くなるように設定されている。このため、コンパレータＩＣ１は、ゲートオン時にはＨレベルの信号を出力する。この結果、抵抗Ｒ５とコンパレータＩＣ３の非反転入力端子との接続点でのフィルタ電圧ｖｆは最高値を維持する。
【００３１】
一方、閾値設定回路ＴＣの過電流閾値電圧ｖｔは、センス電圧ｖｓが発生する時刻ｔ１で立ち上がり、センス電圧ｖｓを抵抗Ｒ６及びＲ７で分圧した電圧（Ｒ７・ｖｓ／（Ｒ６＋Ｒ７））となる。このとき、コンパレータＩＣ１から抵抗Ｒ５を介して切替回路ＳＣのコンパレータＩＣ３の反転入力端子に入力される上述したフィルタ電圧ｖｆは、非反転入力端子に入力される過電流閾値電圧ｖｔより大きい。このため、コンパレータＩＣ３はＬレベルの信号を出力する。この結果、過電流保護回路ＯＰの切替回路ＳＣは作動せず、ＩＧＢＴＱ１のゲート端子はグランドから遮断された状態が継続される。
【００３２】
また、センス電圧ｖｓはトランジスタＱ２のベース端子にも印加されるが、この値は小さくトランジスタＱ２の閾値電圧よりも低い。このため、トランジスタＱ２は、コレクタとエミッタとの間を遮断するオフ状態を維持し、短絡保護回路ＳＰは作動しない。この結果、ＩＧＢＴＱ１のゲート端子は、コンデンサＣ１及び抵抗Ｒ４を介して接地されることはなく、コイルＬ１への電力供給が継続され、モータが駆動される。
【００３３】
なお、ＩＧＢＴＱ１がターンオンされる前には、ＩＧＢＴＱ１にコレクタ電流ｉｃは流れない。しかし、図２（ｂ）に示されるように、ＩＧＢＴＱ１がコレクタ側電圧がエミッタ側電圧より高くなるように設定された構造を元々有しているので、コレクタ電圧ｖｃは、この構造に起因する値を示す。しかし、時刻ｔ１でＩＧＢＴＱ１にゲート電圧ｖｇが印加されてコレクタとエミッタとの間にゲート電圧ｖｇに応じたコレクタ電流ｉｃが流れると、図２（ｄ）に示されるように、コレクタ電流ｉｃは立ち上がった後、所定の値を維持する。コレクタ電流ｉｃがエミッタを流れる（順方向にバイアスがかかる）と、コレクタ電圧ｖｃはオン電圧（数ボルト程度）まで下がる。
【００３４】
上述したゲートオン時に、時刻ｔ２で例えばインバータのアーム短絡が生じたとする。この短絡をシミュレーションするために主回路ＭＣの短絡スイッチＳＳがオンにされると、図２（ｄ）に示されるように、時刻ｔ２でコレクタ電流ｉｃが瞬時に大きくなって過電流となる。このとき、図２（ｃ）に示されるように、センス電圧ｖｓも大きく立ち上がり、短絡保護回路ＳＰを作動させる。即ち、過電流に応じてトランジスタＱ２の閾値電圧より大きくなったセンス電圧ｖｓがトランジスタＱ２のベース端子へ印加され、トランジスタＱ２がオンとなって電流を流す。この結果、ＩＧＢＴＱ１のゲート端子に入力されていた電流は、トランジスタＱ２及び抵抗Ｒ４を介してグラウンドへと流れる。従って、図２（ａ）に示されるように、ゲート電圧ｖｇは、ゲート電圧ｖｇとセンス電圧ｖｓとがバランスする所定電圧値まで低下する。図２（ｄ）に示されるように、このゲート電圧ｖｇの低下に伴い、コレクタ電流ｉｃも低下する。このようにゲート電圧ｖｇが制御されることで、コレクタ電流ｉｃの増加が抑えられ、ＩＧＢＴＱ１の破壊が抑止される。
【００３５】
なお、上述したように、コンデンサＣ１が、抵抗Ｒ４と並列に、トランジスタＱ２のエミッタ端子とグランドとの間に接続されているので、ゲート電圧ｖｇの高周波成分がグランドに素早く逃がされる。また、抵抗Ｒ４によって、ゲート電圧ｖｇの所定電圧値への安定化が行なわれる。従って、短絡保護回路ＳＰは、短絡が発生すると瞬時にゲート電圧ｖｇを制限する。
【００３６】
上述した期間ＴＡでは、ＩＧＢＴＱ１の閾値電圧が低いほど、短絡保護回路ＳＰの作動中のゲート電圧ｖｇも低くなる。この場合、時刻ｔ２以前の期間とは異なり、閾値電圧ｖｔｈに応じてゲート電圧ｖｇは大きく変化する（ばらつきが大きい）。
【００３７】
一方、過電流閾値電圧ｖｔは、センス電圧ｖｓを抵抗Ｒ６及びＲ７で分圧して得られ、センス電圧ｖｓに比例する。このため、期間ＴＡ内では、センス電圧ｖｓが低いほど、過電流閾値電圧ｖｔも低くなる。この場合、閾値電圧が低いほど、過電流閾値電圧ｖｔが大きくなり、閾値電圧に応じて過電流閾値電圧ｖｔも大きく変化する（ばらつきが大きい）。
【００３８】
過電流閾値電圧ｖｔは、コンパレータＩＣ３の非反転入力端子に入力され、抵抗Ｒ５を介してコンパレータＩＣ１からコンパレータＩＣ３の反転入力端子に入力されたフィルタ電圧ｖｆと比較される。図２（ｄ）に示されるように、期間ＴＡでは、コレクタ電流ｉｃは、ゲート電圧ｖｇの低下に伴って低下した後に、ほぼ一定値となる。この一定値は、時刻ｔ１〜ｔ２間のコレクタ電流ｉｃよりは大きい。ここで、ＩＧＢＴＱ１の閾値電圧が低いほど、時刻ｔ２後のコレクタ電流ｉｃの最大値は大きくなる。また、ＩＧＢＴＱ１の閾値電圧が低いほど、コレクタ電流ｉｃの上述した一定値も大きくなる。これらの最大値及び一定値は、閾値電圧に応じて大きく変化する（ばらつきが大きい）。なお、図２（ｂ）に示されるように、期間ＴＡ中、コレクタ電圧ｖｃは、ゲート電圧ｖｇの低下に伴って（ゲート電圧ｖｇとバランスされ）、時刻ｔ１以前のゲートオフ時とほぼ同じ値にまで上昇する。
【００３９】
図２（ｃ）に示されるように、期間ＴＡでは、電源Ｖ３の基準電圧はセンス電圧ｖｓの一定値よりも小さくなるように設定されている。従って、過電流が発生したと判定されて、コンパレータＩＣ１はＬレベルの信号を出力し、Ｌレベルの信号は、抵抗Ｒ５を介してコンパレータＩＣ３の反転入力端子及びコンデンサＣ２に入力される。コンパレータＩＣ１から出力されたＬレベルの信号によってコンデンサＣ２が徐々に放電されるので、フィルタ電圧ｖｆは、徐々に低下して、時刻ｔ２から遅れ時間（いわゆるマスキング時間）Ｔが経過した後の時刻ｔ３に（Ｔ＝ｔ３−ｔ２）、過電流閾値電圧ｖｔより小さくなる。この結果、コンパレータＩＣ３はＨレベルの判定信号を出力し、ＳＲフリップフロップＩＣ２のセット入力端子（Ｓ端子）にはＨレベルの判定信号が入力される（Ｈレベルの電圧が印加される）。
【００４０】
時刻ｔ３で、ＳＲフリップフロップＩＣ２のセット入力端子（Ｓ端子）にＨレベルの電圧が印加されると、反転出力端子（Ｑバー）からＬレベル（０ボルト）の信号（電圧）が出力される。この信号（電圧）によって、抵抗Ｒ２を介して抵抗Ｒ１とＩＧＢＴＱ１のゲート端子との間が接地され、ゲート電圧ｖｇはＩＧＢＴＱ１がオフになる電圧まで低下する。この結果、ＩＧＢＴＱ１は強制的にオフ状態にされ、コレクタ電流ｉｃも０アンペアとなり、ＩＧＢＴＱ１が過電流による破壊から保護される。
【００４１】
時刻ｔ３の後、センス電圧ｖｓが低下してコンパレータＩＣ１はＨレベルの信号を出力するので、コンデンサＣ２は再度充電される。この結果、フィルタ電圧ｖｆが徐々に上昇し、ＳＲフリップフロップＩＣ２のセット入力端子（Ｓ端子）にＬレベルの判定信号が入力される（Ｌレベルの電圧が印加される）。しかし、ＳＲフリップフロップＩＣ２はラッチ回路として機能し、以前の状態を維持するので、ゲート電圧ｖｇが再び上昇することはない。
【００４２】
次に、第１実施形態に係る半導体スイッチング素子駆動回路の利点を、図３に示される一般的な半導体スイッチング素子駆動回路と比較して説明する。一般的な半導体スイッチング素子駆動回路では、上述した第１実施形態から閾値設定回路ＴＣと切替回路ＳＣのコンパレータＩＣ３とが取り除かれ、コンパレータＩＣ１の出力が抵抗Ｒ５を介してＳＲフリップフロップＩＣ２のセット入力端子（Ｓ端子）に直接入力される。
【００４３】
一般的な半導体スイッチング素子駆動回路の動作を、図４（ａ）〜図４（ｄ）に示された波形図を参照しつつ説明する。時刻ｔ２で短絡が発生し、ＩＧＢＴＱ１に流れる過電流が抵抗Ｒ３によって検出されると共にトランジスタＱ２がオンとなって電流を流す。ＩＧＢＴＱ１のゲート端子に入力されていた電流は、トランジスタＱ２及び抵抗Ｒ４を介してグラウンドへと流れる。従って、図４（ａ）に示されるように、ゲート電圧ｖｇは、ゲート電流ｖｇとセンス電圧ｖｓとがバランスする所定電圧値まで低下する。図４（ｄ）に示されるように、このゲート電圧ｖｇの低下に伴い、コレクタ電流ｉｃも低下する。このようにゲート電圧ｖｇが制御されることで、コレクタ電流ｉｃの増加が抑えられ、ＩＧＢＴＱ１の破壊が抑止される。
【００４４】
コレクタ電流ｉｃの制限状態がコンパレータＩＣ１によって検出され、抵抗Ｒ５、コンデンサＣ２及びＳＲフリップフロップＩＣ２のセット入力端子（Ｓ端子）の閾値によって生成される判定時間だけ時間が経過したら、ＳＲフリップフロップＩＣ２がセットされる。この結果、ＳＲフリップフロップＩＣ２の反転出力端子（Ｑバー）からＬレベル（０ボルト）の信号（電圧）が出力される。この信号（電圧）によって、抵抗Ｒ２を介して抵抗Ｒ１とＩＧＢＴＱ１のゲート端子との間が接地され、ゲート電圧ｖｇは時刻ｔ３でＩＧＢＴＱ１がオフになる電圧まで低下する。従って、ＩＧＢＴＱ１は完全にオフ状態にされ、図４（ｄ）に示されるようにコレクタ電流ｉｃもゼロとなり、ＩＧＢＴＱ１が過電流による破壊から保護される。上述した判定時間は、回路内部の種々のノイズによる誤動作を回避するために設けられている。
【００４５】
上述した一般的な半導体スイッチング素子駆動回路では、判定時間は、固定されており、ＩＧＢＴＱ１の特性のバラツキに起因してコレクタ電流ｉｃが大きくなってもＩＧＢＴＱ１が破壊されない時間となるように調整されている。
【００４６】
これに対して、第１実施形態に係る半導体スイッチング素子駆動回路では、ＩＧＢＴＱ１を流れる電流を抵抗Ｒ３で検出し、抵抗Ｒ３で検出した電流に応じたセンス電圧ｖｓが出力される。コンパレータＩＣ３は、過電流閾値電圧ｖｔとコンパレータＩＣ１で行われる過電流保護判断の判断結果との比較結果に基づいて、過電流保護回路を作動させるか否かの判定に要する判定時間の長さをコレクタ電流ｉｃが小さいときに長くする。即ち、センス電圧ｖｓに応じて、判定時間の長さが調整される。
【００４７】
図２（ｄ）に示されるように、ＩＧＢＴＱ１の負担が少ない場合、即ち、ＩＧＢＴＱ１を流れるコレクタ電流ｉｃが小さい場合には、判定時間が長くされる。この結果、ＩＧＢＴＱ１を破壊せずに判定時間を延ばすことができ、ノイズによる誤動作を防止できる。
【００４８】
（第２実施形態）
第１実施形態では、センス電圧ｖｓによって判定時間が調整された。これに対して、本実施形態では、ゲート電圧ｖｇによって判定時間が調整される。なお、以下の説明において、第１実施形態と同一又は同等の構成には、同じ符号を付してそれらの詳しい説明を省略する。
【００４９】
上記第１実施形態では、閾値設定回路ＴＣが、センス電圧ｖｓを抵抗Ｒ６及びＲ７で分圧して過電流閾値電圧ｖｔが生成された。これに対して、本実施形態では、図５に示されるように、抵抗Ｒ６及びＲ７を削除され、ゲート電圧ｖｇが抵抗Ｒ８及びＲ９で分圧されて過電流閾値電圧ｖｔが生成されている。なお、本実施形態での波形図も、図４（ａ）〜図４（ｄ）に示された波形図と同じになる。
【００５０】
閾値設定回路ＴＣの過電流閾値電圧ｖｔは、ゲート電圧ｖｇを抵抗Ｒ８及びＲ９で分圧した電圧（Ｒ９・ｖｇ／（Ｒ８＋Ｒ９））となり、ゲート電圧ｖｇに比例する。過電流閾値電圧ｖｔは、切替回路ＳＣのコンパレータＩＣ３の反転入力端子に入力され、コンパレータＩＣ１から抵抗Ｒ５を介してコンパレータＩＣ３の非反転入力端子に入力されたフィルタ電圧ｖｆと比較される。
【００５１】
本実施形態に係る半導体スイッチング素子駆動回路では、電流抑制中のゲート電圧ｖｇに応じてＩＧＢＴＱ１に流れる電流を変化させると共に判定時間を可変調整される。具体的には、ＩＧＢＴＱ１の負担が少ない場合、即ち、ＩＧＢＴＱ１に流れるコレクタ電流ｉｃが小さい場合には判定時間が長くされる。この結果、ＩＧＢＴＱ１を破壊せずに判定時間を延ばすことができ、ノイズによる誤動作を防止できる。
【００５２】
上記第１及び第２実施形態では、半導体スイッチング素子駆動回路は、ゲート端子へのゲート電圧（ｖｇ）の印加によって第１端子及び第２端子（コレクタ端子及びエミッタ端子）間に主電流（コレクタ電流ｉｃ）を流す半導体スイッチング素子（ＩＧＢＴＱ１）と、前記主電流の大きさに比例する電流値又は電圧値（センス電圧ｖｓ）が第１閾値（電源Ｖ３の基準電圧）を超えた場合（ｖｓ＞基準電圧：コンパレータＩＣ１）に、前記主電流が所定時間の間に所定電流値を超える過電流となったと判断して（コンパレータＩＣ１はＬレベルの信号を出力）、前記主電流を低下させる過電流保護回路（ＯＰ）と、前記主電流が前記所定時間より短時間で前記過電流よりさらに大きな過電流（短絡：センス電圧ｖｓ＞トランジスタＱ２の閾値電圧）となる場合に、前記ゲート電圧（ｖｇ）を前記過電流保護回路（ＯＰ）による前記主電流の低下よりも早く低下させる（ゲート電圧ｖｇをトランジスタＱ２及び抵抗Ｒ４及びコンデンサＣ１を介して接地）短絡保護回路（ＳＰ）と、前記過電流保護回路（ＯＰ）の判断結果と第２閾値（過電流閾値電圧ｖｔ）との比較結果（コンパレータＩＣ３）に基づいて、前記過電流保護回路（ＯＰ）を作動させるか否かの判定に要する判定時間を、前記主電流の大きさが小さいほど長くする判定時間変更回路（コンパレータＩＣ３及びコンデンサＣ２）と、を備えている。
【００５３】
ここで、上記第１実施形態では、前記判定時間変更回路（コンパレータＩＣ３）は、前記半導体スイッチング素子（ＩＢＧＴＱ１）のセンス電圧（ｖｓ）に基づいて、前記主電流の大きさを判定する（センス電圧ｖｓに比例する過電流閾値電圧ｖｔをフィルタ電圧ｖｆと比較して判定する）。また、半導体スイッチング素子駆動回路は、前記センス電圧（ｖｓ）に比例して前記第２閾値（過電流閾値電圧ｖｔ）を変更する（ｖｔ＝Ｒ７・ｖｓ／（Ｒ６＋Ｒ７））閾値変更回路（ＴＣ）をさらに備えている。
【００５４】
一方、上記第２実施形態では、前記判定時間変更回路（コンパレータＩＣ３）は、前記ゲート電圧（ｖｇ）に基づいて、前記主電流の大きさを判定する（ゲート電圧ｖｇに比例する過電流閾値電圧ｖｔをフィルタ電圧ｖｆと比較して判定する）。また、半導体スイッチング素子駆動回路は、前記ゲート電圧（ｖｇ）に比例して前記第２閾値（過電流閾値電圧ｖｔ）を変更する（ｖｔ＝Ｒ９・ｖｇ／（Ｒ８＋Ｒ９））閾値変更回路（ＴＣ）をさらに備えている。
【図１】
2015182669.tif 000003
【図２】
2015182669.tif 000004
【図３】
2015182669.tif 000005
【図４】
2015182669.tif 000006
【図５】
2015182669.tif 000007
【手続補正書】
【提出日】平成27年9月28日(2015.9.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体スイッチング素子駆動回路であって、
ゲート端子へのゲート電圧の印加によって第１端子及び第２端子間に主電流を流す半導体スイッチング素子と、
前記主電流の大きさに比例する電流値又は電圧値が第１閾値を超えた場合に、前記主電流が所定時間の間に所定電流値を超える過電流となったと判断して、前記主電流を低下させる過電流保護回路と、
前記主電流が前記所定時間より短時間で前記過電流よりさらに大きな過電流となる場合に、前記ゲート電圧を前記過電流保護回路による前記主電流の低下よりも早く低下させる短絡保護回路と、
前記過電流保護回路の判断結果と第２閾値との比較結果に基づいて、前記過電流保護回路を作動させるか否かの判定に要する判定時間を、前記主電流の大きさが小さいほど長くする判定時間変更回路と、を備え、
前記判定時間変更回路が、前記ゲート電圧に基づいて、前記主電流の大きさを判定する、半導体スイッチング素子駆動回路。
【請求項２】
（削除）
【請求項３】
（削除）
【請求項４】
（削除）
【請求項５】
請求項１に記載の半導体スイッチング素子駆動回路であって、
前記ゲート電圧に比例して前記第２閾値を変更する閾値変更回路をさらに備えている、半導体スイッチング素子駆動回路。
【手続補正書】
【提出日】平成28年12月8日(2016.12.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体スイッチング素子駆動回路であって、
ゲート端子へのゲート電圧の印加によって第１端子及び第２端子間に主電流を流す半導体スイッチング素子と、
前記主電流の大きさに比例する電流値又は電圧値が第１閾値を超えた場合に、前記主電流が所定時間の間に所定電流値を超える過電流となったと判断して、前記主電流を低下させる過電流保護回路と、
前記主電流が前記所定時間より短時間で前記過電流よりさらに大きな過電流となる場合に、前記ゲート電圧を前記過電流保護回路による前記主電流の低下よりも早く低下させる短絡保護回路と、
前記過電流保護回路の判断結果と第２閾値との比較結果に基づいて、前記過電流保護回路を作動させるか否かの判定に要する判定時間を、前記主電流の大きさが小さいほど長くする判定時間変更回路と、を備え、
前記判定時間変更回路が、前記ゲート電圧に基づいて、前記主電流の大きさを判定する、ことを特徴とする半導体スイッチング素子駆動回路。
【請求項２】
前記ゲート電圧に比例して前記第２閾値を変更する閾値変更回路をさらに備えている、請求項１に記載の半導体スイッチング素子駆動回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
本発明の特徴は、半導体スイッチング素子駆動回路であって、ゲート端子へのゲート電圧の印加によって第１端子及び第２端子間に主電流を流す半導体スイッチング素子と、前記主電流の大きさに比例する電流値又は電圧値が第１閾値を超えた場合に、前記主電流が所定時間の間に所定電流値を超える過電流となったと判断して、前記主電流を低下させる過電流保護回路と、前記主電流が前記所定時間より短時間で前記過電流よりさらに大きな過電流となる場合に、前記ゲート電圧を前記過電流保護回路による前記主電流の低下よりも早く低下させる短絡保護回路と、前記過電流保護回路の判断結果と第２閾値との比較結果に基づいて、前記過電流保護回路を作動させるか否かの判定に要する判定時間を、前記主電流の大きさが小さいほど長くする判定時間変更回路と、を備え、前記判定時間変更回路が、前記ゲート電圧に基づいて、前記主電流の大きさを判定する、半導体スイッチング素子駆動回路を提供する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
過電流保護回路ＯＰにおける切替回路ＳＣは、ノイズ除去、ディレイ及びラッチの機能を有しており、ゲート電圧ｖｇを低下させてＩＧＢＴＱ１をオフにするために使用される。切替回路ＳＣは、電源Ｖ３、コンパレータＩＣ１、コンパレータＩＣ３、抵抗Ｒ２、抵抗Ｒ５、コンデンサＣ２、及び、ＳＲフリップフロップＩＣ２を備える。コンパレータＩＣ３は、判定時間変更回路に相当する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
次に、上述した半導体スイッチング素子駆動回路の動作を、図２（ａ）〜図２（ｄ）に示された波形図を参照しつつ説明する。図２（ａ）はゲート電圧ｖｇを、図２（ｂ）はコレクタ電圧ｖｃを、図２（ｃ）はセンス電圧ｖｓを、図２（ｄ）は主回路ＭＣ（コイルＬ１からＩＧＢＴＱ１）に流れる電流、即ち、ＩＧＢＴＱ１のコレクタ電流ｉｃを示している。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
なお、短絡保護回路ＳＰの抵抗Ｒ３によって過電流が検知（時刻ｔ２）されてから遅れ時間Ｔの経過後に過電流保護回路ＯＰが作動する（時刻ｔ３）までの期間を、期間ＴＡという。また、図２（ａ）〜図２（ｄ）では、ＩＧＢＴＱ１の閾値電圧のばらつきに応じて３種類の特性を示しており、閾値電圧の低いものが一点鎖線、中程度のものが破線、高いものが実線で示されている。また、図２（ａ）〜図２（ｄ）では、ＩＧＢＴＱ１の閾値電圧に応じて時刻ｔ３の位置が変わっている。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
時刻ｔ１でＩＧＢＴＱ１がターンオンされてモータのコイルＬ１への電力供給が開始される。短絡や過電流が発生しない通常のモータ駆動時（ゲートオン時[gate-on state]）には、周知のように、ＩＧＢＴＱ１のゲート電圧ｖｇのパルス幅を制御回路（図示せず）で制御することで、コレクタ端子とエミッタ端子との間の電流、即ち、モータのコイルＬ１に流れる主電流ｉｃを変化させて、必要なモータ駆動力を得る。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
上述した期間ＴＡでは、ＩＧＢＴＱ１の閾値電圧が低いほど、短絡保護回路ＳＰの作動中のゲート電圧ｖｇも低くなる。この場合、時刻ｔ２以前の期間とは異なり、閾値電圧に応じてゲート電圧ｖｇは大きく変化する（ばらつきが大きい）。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
図２（ｃ）に示されるように、期間ＴＡでは、電源Ｖ３の基準電圧はセンス電圧ｖｓの一定値よりも小さくなるように設定されている。従って、過電流が発生したと判定されるとコンパレータＩＣ１はＬレベルの信号を出力し、Ｌレベルの信号は、抵抗Ｒ５を介してコンパレータＩＣ３の反転入力端子及びコンデンサＣ２に入力される。コンパレータＩＣ１から出力されたＬレベルの信号によってコンデンサＣ２が徐々に放電されるので、フィルタ電圧ｖｆは、徐々に低下して、時刻ｔ２から遅れ時間（いわゆるマスキング時間）Ｔが経過した後の時刻ｔ３に（Ｔ＝ｔ３−ｔ２）、過電流閾値電圧ｖｔより小さくなる。この結果、コンパレータＩＣ３はＨレベルの判定信号を出力し、ＳＲフリップフロップＩＣ２のセット入力端子（Ｓ端子）にはＨレベルの判定信号が入力される（Ｈレベルの電圧が印加される）。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正の内容】
【００４３】
一般的な半導体スイッチング素子駆動回路の動作を、図４（ａ）〜図４（ｄ）に示された波形図を参照しつつ説明する。時刻ｔ２で短絡が発生し、ＩＧＢＴＱ１に流れる過電流が抵抗Ｒ３によって検出されると共にトランジスタＱ２がオンとなって電流を流す。ＩＧＢＴＱ１のゲート端子に入力されていた電流は、トランジスタＱ２及び抵抗Ｒ４を介してグラウンドへと流れる。従って、図４（ａ）に示されるように、ゲート電圧ｖｇは、ゲート電圧ｖｇとセンス電圧ｖｓとがバランスする所定電圧値まで低下する。図４（ｄ）に示されるように、このゲート電圧ｖｇの低下に伴い、コレクタ電流ｉｃも低下する。このようにゲート電圧ｖｇが制御されることで、コレクタ電流ｉｃの増加が抑えられ、ＩＧＢＴＱ１の破壊が抑止される。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】変更
【補正の内容】
【００４６】
これに対して、第１実施形態に係る半導体スイッチング素子駆動回路では、ＩＧＢＴＱ１を流れる電流を抵抗Ｒ３で検出し、抵抗Ｒ３で検出した電流に応じたセンス電圧ｖｓが出力される。コンパレータＩＣ３は、過電流閾値電圧ｖｔとコンパレータＩＣ１で行われる過電流保護判断の判断結果との比較結果に基づいて、過電流保護回路ＯＰを作動させるか否かの判定に要する判定時間の長さをコレクタ電流ｉｃが小さいときに長くする。即ち、センス電圧ｖｓに応じて、判定時間の長さが調整される。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００５２
【補正方法】変更
【補正の内容】
【００５２】
上記第１及び第２実施形態では、半導体スイッチング素子駆動回路は、ゲート端子へのゲート電圧（ｖｇ）の印加によって第１端子及び第２端子（コレクタ端子及びエミッタ端子）間に主電流（コレクタ電流ｉｃ）を流す半導体スイッチング素子（ＩＧＢＴＱ１）と、前記主電流の大きさに比例する電流値又は電圧値（センス電圧ｖｓ）が第１閾値（電源Ｖ３の基準電圧）を超えた場合（ｖｓ＞基準電圧：コンパレータＩＣ１）に、前記主電流が所定時間の間に所定電流値を超える過電流となったと判断して（コンパレータＩＣ１はＬレベルの信号を出力）、前記主電流を低下させる過電流保護回路（ＯＰ）と、前記主電流が前記所定時間より短時間で前記過電流よりさらに大きな過電流（短絡：センス電圧ｖｓ＞トランジスタＱ２の閾値電圧）となる場合に、前記ゲート電圧（ｖｇ）を前記過電流保護回路（ＯＰ）による前記主電流の低下よりも早く低下させる（ゲート電圧ｖｇをトランジスタＱ２及び抵抗Ｒ４及びコンデンサＣ１を介して接地）短絡保護回路（ＳＰ）と、前記過電流保護回路（ＯＰ）の判断結果と第２閾値（過電流閾値電圧ｖｔ）との比較結果（コンパレータＩＣ３）に基づいて、前記過電流保護回路（ＯＰ）を作動させるか否かの判定に要する判定時間を、前記主電流の大きさが小さいほど長くする判定時間変更回路（コンパレータＩＣ３）と、を備えている。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００５３
【補正方法】変更
【補正の内容】
【００５３】
ここで、上記第１実施形態では、前記判定時間変更回路（コンパレータＩＣ３）は、前記半導体スイッチング素子（ＩＧＢＴＱ１）のセンス電圧（ｖｓ）に基づいて、前記主電流の大きさを判定する（センス電圧ｖｓに比例する過電流閾値電圧ｖｔをフィルタ電圧ｖｆと比較して判定する）。また、半導体スイッチング素子駆動回路は、前記センス電圧（ｖｓ）に比例して前記第２閾値（過電流閾値電圧ｖｔ）を変更する（ｖｔ＝Ｒ７・ｖｓ／（Ｒ６＋Ｒ７））閾値変更回路（ＴＣ）をさらに備えている。
【手続補正１３】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正の内容】
【図２】
2015182669.tif 000008
【国際調査報告】
2015182669.tif 000009
2015182669.tif 000010
2015182669.tif 000011