(57)【要約】  ＣｕＭｎ合金膜を有する薄膜トランジスタを備えるＴＦＴ基板の製造方法であって、ＣｕＭｎ合金膜の表面の接触角に基づいてＣｕＭｎ合金膜の表面上のコンタクト抵抗を制御する制御工程を含む。
2015159328.tif 000002
【特許請求の範囲】
【請求項１】
ＣｕＭｎ合金膜を有する薄膜トランジスタを備える薄膜トランジスタ基板の製造方法であって、
前記ＣｕＭｎ合金膜を形成する工程と、
前記ＣｕＭｎ合金膜の表面の接触角に基づいて前記ＣｕＭｎ合金膜の表面上のコンタクト抵抗を制御する制御工程とを含む
薄膜トランジスタ基板の製造方法。
【請求項２】
前記制御工程では、予め算出した、ＣｕＭｎ合金膜の表面の接触角とＣｕＭｎ合金膜の表面上のコンタクト抵抗との相関関係に基づいて、前記ＣｕＭｎ合金膜の表面上のコンタクト抵抗を制御する
請求項１に記載の薄膜トランジスタ基板の製造方法。
【請求項３】
前記制御工程は、
前記ＣｕＭｎ合金膜の表面の接触角を測定する接触角測定工程と、
測定した前記接触角が所定の値以下であるか否かを判定する判定工程とを含む
請求項１又は２に記載の薄膜トランジスタ基板の製造方法。
【請求項４】
前記接触角の所定の値は、５２°である
請求項３に記載の薄膜トランジスタ基板の製造方法。
【請求項５】
前記制御工程は、さらに、前記判定工程において、測定した前記接触角が前記所定の値を超えていると判定された場合に前記ＣｕＭｎ合金膜の表面を洗浄する洗浄工程を含む
請求項３又は４に記載の薄膜トランジスタ基板の製造方法。
【請求項６】
前記洗浄工程では、アルカリ溶液を用いて前記ＣｕＭｎ合金膜の表面を洗浄する
請求項５に記載の薄膜トランジスタ基板の製造方法。
【請求項７】
さらに、
前記ＣｕＭｎ合金膜上に絶縁層を成膜する工程と、
コンタクトホールを前記絶縁層に形成して前記ＣｕＭｎ合金膜を露出させる工程と、
前記コンタクトホールを介して前記ＣｕＭｎ合金膜上にＩＴＯ膜を形成する工程とを含み、
前記制御工程は、前記ＣｕＭｎ合金膜を露出させる工程と前記ＩＴＯ膜を形成する工程との間に行う
請求項１〜６のいずれか１項に記載の薄膜トランジスタ基板の製造方法。
【請求項８】
前記ＣｕＭｎ膜は、前記薄膜トランジスタのソース電極及びドレイン電極の最上層膜である
請求項１〜７のいずれか１項に記載の薄膜トランジスタ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、薄膜トランジスタ基板の製造方法に関する。
【背景技術】
【０００２】
液晶表示装置や有機ＥＬ表示装置等のアクティブマトリクス方式の表示装置では、スイッチング素子又は駆動素子として薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）が形成されたＴＦＴ基板が用いられる。例えば、特許文献１には、ＴＦＴ基板を用いたアクティブマトリクス方式の有機ＥＬ表示装置が開示されている。【０００３】
ＴＦＴの構成には、ゲート電極がチャネル層の下方（基板側）に形成された構造であるボトムゲート型ＴＦＴ、あるいは、ゲート電極がチャネル層の上方に形成された構造であるトップゲート型ＴＦＴがある。ＴＦＴのチャネル層には、例えばシリコン半導体又は酸化物半導体が用いられる。【０００４】
マトリクス状に配列された複数の画素を備えるＴＦＴ基板（ＴＦＴアレイ基板）には、各画素を駆動するための信号（電圧）を伝達する複数の配線が形成されている。【０００５】
近年、表示装置の大画面化に伴う基板の大型化によりＴＦＴ基板の配線が長くなり、配線抵抗が高くなってきている。このため、配線の低抵抗化が要望されている。【０００６】
また、配線は、ＴＦＴにおけるソース電極／ドレイン電極と同じ材料を用いて同じ層に形成される。このため、ソース電極／ドレイン電極は、ＴＦＴとしての性能だけではなく、配線としての性能も要求される。【０００７】
そこで、ソース電極／ドレイン電極及び配線の材料として、低抵抗である銅（Ｃｕ）を用いることが検討されている。【０００８】
しかし、Ｃｕは、シリコン酸化物等の絶縁膜（層間絶縁膜）との密着性が低いことから、Ｃｕ配線又はＣｕ電極と絶縁膜との間にＣｕＭｎ膜等のＣｕ合金膜を形成する技術が提案されている（例えば、特許文献２）。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０１０−２７５８４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ＴＦＴ基板において、絶縁膜（層間絶縁膜）で覆われた配線や電極は、絶縁膜に形成されたコンタクトホールを介して他の電極や配線と電気的に接続される。例えば、ソース電極／ドレイン電極やソース配線がＣｕ膜とＣｕＭｎ合金膜との積層構造である場合、ＣｕＭｎ合金膜上の絶縁膜にコンタクトホールを形成してＣｕＭｎ合金膜の表面を露出させて、当該コンタクトホールを覆うように絶縁膜上に導電膜を形成することによってＣｕＭｎ合金膜と導電膜とを接触させている。【００１１】
ＣｕＭｎ合金膜の表面を露出させることでＣｕＭｎ合金膜上にはコンタクト抵抗が生じるが、これまではコンタクト抵抗を制御することができず、所望の性能を有するＴＦＴ基板を実現することが難しいという課題がある。【００１２】
ここに開示された技術は、所望の性能のＴＦＴ基板を得ることを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、薄膜トランジスタ基板の製造方法の一態様は、ＣｕＭｎ合金膜を有する薄膜トランジスタを備える薄膜トランジスタ基板の製造方法であって、前記ＣｕＭｎ合金膜を形成する工程と、前記ＣｕＭｎ合金膜の表面の接触角に基づいて前記ＣｕＭｎ合金膜の表面上のコンタクト抵抗を制御する制御工程とを含むことを特徴とする。
【発明の効果】
【００１４】
所望の性能を有するＴＦＴ基板を実現できる。
【図面の簡単な説明】
【００１５】
【図１】図１は、実施の形態に係る有機ＥＬ表示装置の一部切り欠き斜視図である。
【図２】図２は、実施の形態に係る有機ＥＬ表示装置のピクセルバンクの例を示す斜視図である。
【図３】図３は、実施の形態に係る有機ＥＬ表示装置における画素回路の構成を示す電気回路図である。
【図４】図４は、実施の形態に係るＴＦＴ基板の概略断面図である。
【図５】図５は、他の実施の形態に係るＴＦＴ基板の概略断面図である。
【図６】図６は、ＣｕＭｎ合金膜とＩＴＯ膜とにおけるＣｕＭｎ表面露出時間とコンタクト抵抗との関係を示す図である。
【図７】図７は、ＣｕＭｎ合金膜とＩＴＯ膜とにおけるＣｕＭｎ表面露出時間とＣｕＭｎ合金膜の表面の接触角との関係を示す図である。
【図８】図８は、ＣｕＭｎ合金膜におけるＸＰＳによるＣｕ２ｐ３／２スペクトルのピーク分離の分析結果を示す図である。
【図９Ａ】図９Ａは、ＣｕＯの存在比の放置時間に対する変化を示す図である。
【図９Ｂ】図９Ｂは、ｍｅｔａｌＣｕ又はＣｕ２Ｏの存在比の放置時間に対する変化を示す図である。
【図９Ｃ】図９Ｃは、Ｃｕ（ＯＨ）２の存在比の放置時間に対する変化を示す図である。
【図１０】図１０は、ＣｕＭｎ合金膜の表面の接触角とＣｕＭｎ合金膜の表面上のコンタクト抵抗との関係を示す図である。
【図１１Ａ】図１１Ａは、実施の形態に係るＴＦＴ基板の製造方法におけるゲート電極（第１配線層）形成工程の断面図である。
【図１１Ｂ】図１１Ｂは、実施の形態に係るＴＦＴ基板の製造方法における第１絶縁膜（ゲート絶縁膜）形成工程の断面図である。
【図１１Ｃ】図１１Ｃは、実施の形態に係るＴＦＴ基板の製造方法における酸化物半導体層形成工程の断面図である。
【図１１Ｄ】図１１Ｄは、実施の形態に係るＴＦＴ基板の製造方法における第２絶縁膜形成工程の断面図である。
【図１１Ｅ】図１１Ｅは、実施の形態に係るＴＦＴ基板の製造方法におけるコンタクトホール形成工程の断面図である。
【図１１Ｆ】図１１Ｆは、実施の形態に係るＴＦＴ基板の製造方法におけるソースドレイン電極層（第２配線層）形成工程の断面図である。
【図１１Ｇ】図１１Ｇは、実施の形態に係るＴＦＴ基板の製造方法における第３絶縁膜形成工程の断面図である。
【図１１Ｈ】図１１Ｈは、実施の形態に係るＴＦＴ基板の製造方法におけるレジスト膜形成工程の断面図である。
【図１１Ｉ】図１１Ｉは、実施の形態に係るＴＦＴ基板の製造方法におけるレジスト膜パターニング形成工程の断面図である。
【図１１Ｊ】図１１Ｊは、実施の形態に係るＴＦＴ基板の製造方法におけるコンタクトホール形成工程の断面図である。
【図１１Ｋ】図１１Ｋは、実施の形態に係るＴＦＴ基板の製造方法におけるレジスト膜除去工程の断面図である。
【図１１Ｌ】図１１Ｌは、実施の形態に係るＴＦＴ基板の製造方法における接触角測定工程の断面図である。
【図１１Ｍ】図１１Ｍは、実施の形態に係るＴＦＴ基板の製造方法における第３配線層形成工程の断面図である。
【図１２】図１２は、変形例に係るＴＦＴ基板の概略断面図である。
【発明を実施するための形態】
【００１６】
以下、本開示の一実施の形態について、図面を用いて説明する。なお、以下に説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、工程（ステップ）、工程の順序等は、一例であって本発明を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
【００１７】
なお、各図は、模式図であり、必ずしも厳密に図示されたものではない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。
【００１８】
（実施の形態）
まず、ＴＦＴ基板が用いられる表示装置の一例として、有機ＥＬ表示装置の構成について説明する。
【００１９】
［有機ＥＬ表示装置］
図１は、実施の形態に係る有機ＥＬ表示装置の一部切り欠き斜視図である。図２は、実施の形態に係る有機ＥＬ表示装置のピクセルバンクの例を示す斜視図である。
【００２０】
図１に示すように、有機ＥＬ表示装置１００は、複数個の薄膜トランジスタが配置されたＴＦＴ基板（ＴＦＴアレイ基板）１と、下部電極である陽極１３１、有機材料からなる発光層であるＥＬ層１３２及び透明な上部電極である陰極１３３からなる有機ＥＬ素子（発光部）１３０との積層構造により構成される。
【００２１】
本実施の形態における有機ＥＬ表示装置１００は、トップエミッション型であり、陽極１３１は反射電極である。なお、有機ＥＬ表示装置１００は、トップエミッション型に限るものではなく、ボトムエミッション型としてもよい。
【００２２】
ＴＦＴ基板１には複数の画素１１０がマトリクス状に配置されており、各画素１１０には画素回路１２０が設けられている。
【００２３】
有機ＥＬ素子１３０は、複数の画素１１０のそれぞれに対応して形成されており、各画素１１０に設けられた画素回路１２０によって各有機ＥＬ素子１３０の発光の制御が行われる。有機ＥＬ素子１３０は、複数の薄膜トランジスタを覆うように形成された層間絶縁膜（平坦化層）の上に形成される。
【００２４】
また、有機ＥＬ素子１３０は、陽極１３１と陰極１３３との間にＥＬ層１３２が配置された構成となっている。陽極１３１とＥＬ層１３２との間にはさらに正孔輸送層が積層され、ＥＬ層１３２と陰極１３３との間にはさらに電子輸送層が積層されている。なお、陽極１３１と陰極１３３との間には、その他の有機機能層が設けられていてもよい。
【００２５】
各画素１１０は、それぞれの画素回路１２０によって駆動制御される。また、ＴＦＴ基板１には、画素１１０の行方向に沿って配置される複数のゲート配線（走査線）１４０と、ゲート配線１４０と交差するように画素１１０の列方向に沿って配置される複数のソース配線（信号配線）１５０と、ソース配線１５０と平行に配置される複数の電源配線（図１では省略）とが形成されている。各画素１１０は、例えば直交するゲート配線１４０とソース配線１５０とによって区画されている。
【００２６】
ゲート配線１４０は、各画素回路１２０に含まれるスイッチング素子として動作する薄膜トランジスタのゲート電極と行毎に接続されている。ソース配線１５０は、各画素回路１２０に含まれるスイッチング素子として動作する薄膜トランジスタのソース電極と列毎に接続されている。電源配線は、各画素回路１２０に含まれる駆動素子として動作する薄膜トランジスタのドレイン電極と列毎に接続されている。
【００２７】
図２に示すように、有機ＥＬ表示装置１００の各画素１１０は、３色（赤色、緑色、青色）のサブ画素１１０Ｒ、１１０Ｇ、１１０Ｂによって構成されており、これらのサブ画素１１０Ｒ、１１０Ｇ、１１０Ｂは、表示面上に複数個マトリクス状に配列されるように形成されている。各サブ画素１１０Ｒ、１１０Ｇ、１１０Ｂは、バンク１１１によって互いに分離されている。バンク１１１は、ゲート配線１４０に平行に延びる突条と、ソース配線１５０に平行に延びる突条とが互いに交差するように、格子状に形成されている。そして、この突条で囲まれる部分（すなわち、バンク１１１の開口部）の各々とサブ画素１１０Ｒ、１１０Ｇ、１１０Ｂの各々とが一対一で対応している。なお、本実施の形態において、バンク１１１はピクセルバンクとしたが、ラインバンクとしても構わない。
【００２８】
陽極１３１は、ＴＦＴ基板１上の層間絶縁膜（平坦化層）上でかつバンク１１１の開口部内に、サブ画素１１０Ｒ、１１０Ｇ、１１０Ｂ毎に形成されている。同様に、ＥＬ層１３２は、陽極１３１上でかつバンク１１１の開口部内に、サブ画素１１０Ｒ、１１０Ｇ、１１０Ｂ毎に形成されている。透明な陰極１３３は、複数のバンク１１１上で、かつ全てのＥＬ層１３２（全てのサブ画素１１０Ｒ、１１０Ｇ、１１０Ｂ）を覆うように、連続的に形成されている。
【００２９】
さらに、画素回路１２０は、各サブ画素１１０Ｒ、１１０Ｇ、１１０Ｂ毎に設けられており、各サブ画素１１０Ｒ、１１０Ｇ、１１０Ｂと、対応する画素回路１２０とは、コンタクトホール及び中継電極によって電気的に接続されている。なお、サブ画素１１０Ｒ、１１０Ｇ、１１０Ｂは、ＥＬ層１３２の発光色が異なることを除いて同一の構成である。
【００３０】
ここで、画素１１０における画素回路１２０の回路構成について、図３を用いて説明する。図３は、実施の形態に係る有機ＥＬ表示装置における画素回路の構成を示す電気回路図である。
【００３１】
図３に示すように、画素回路１２０は、スイッチング素子として動作する薄膜トランジスタＳｗＴｒと、駆動素子として動作する薄膜トランジスタＤｒＴｒと、対応する画素１１０に表示するためのデータを記憶するキャパシタＣとで構成される。本実施の形態において、薄膜トランジスタＳｗＴｒは、画素１１０を選択するためのスイッチングトランジスタであり、薄膜トランジスタＤｒＴｒは、有機ＥＬ素子１３０を駆動するための駆動トランジスタである。
【００３２】
薄膜トランジスタＳｗＴｒは、ゲート配線１４０に接続されるゲート電極Ｇ１と、ソース配線１５０に接続されるソース電極Ｓ１と、キャパシタＣ及び薄膜トランジスタＤｒＴｒのゲート電極Ｇ２に接続されるドレイン電極Ｄ１と、半導体膜（図示せず）とで構成される。この薄膜トランジスタＳｗＴｒは、接続されたゲート配線１４０及びソース配線１５０に所定の電圧が印加されると、当該ソース配線１５０に印加された電圧がデータ電圧としてキャパシタＣに保存される。
【００３３】
薄膜トランジスタＤｒＴｒは、薄膜トランジスタＳｗＴｒのドレイン電極Ｄ１及びキャパシタＣに接続されるゲート電極Ｇ２と、電源配線１６０及びキャパシタＣに接続されるドレイン電極Ｄ２と、有機ＥＬ素子１３０の陽極１３１に接続されるソース電極Ｓ２と、半導体膜（図示せず）とで構成される。この薄膜トランジスタＤｒＴｒは、キャパシタＣが保持しているデータ電圧に対応する電流を電源配線１６０からソース電極Ｓ２を通じて有機ＥＬ素子１３０の陽極１３１に供給する。これにより、有機ＥＬ素子１３０では、陽極１３１から陰極１３３へと駆動電流が流れてＥＬ層１３２が発光する。
【００３４】
なお、上記構成の有機ＥＬ表示装置１００では、ゲート配線１４０とソース配線１５０との交点に位置する画素１１０毎に表示制御を行うアクティブマトリクス方式が採用されている。これにより、各画素１１０（各サブ画素１１０Ｒ、１１０Ｇ、１１０Ｂ）の薄膜トランジスタＳｗＴｒ及びＤｒＴｒによって、対応する有機ＥＬ素子１３０が選択的に発光し、所望の画像が表示される。
【００３５】
［薄膜トランジスタ基板］
次に、実施の形態に係るＴＦＴ基板について、図４を用いて説明する。図４は、実施の形態に係るＴＦＴ基板の概略断面図である。以下の実施の形態では、上記有機ＥＬ表示装置１００におけるＴＦＴ基板１について説明する。なお、本実施の形態における薄膜トランジスタＴｒは、上記の薄膜トランジスタＳｗＴｒ（スイッチングトランジスタ）及び薄膜トランジスタＤｒＴｒ（駆動トランジスタ）のいずれにも適用することができる。
【００３６】
図４に示すように、ＴＦＴ基板１は、基板２と、ゲート電極３と、ゲート絶縁膜４（第１絶縁膜）と、酸化物半導体層５と、絶縁層６（第２絶縁膜）と、ソース電極７Ｓ及びドレイン電極７Ｄと、絶縁層８（第３絶縁膜）と、上層配線９とを有する。
【００３７】
ゲート電極３と、ソース電極７Ｓ及びドレイン電極７Ｄと、上層配線９とは、金属材料によって構成されており、これらの電極や配線が形成される層は金属層（配線層）である。具体的には、ゲート電極３が形成される層は、第１配線層（第１金属層）であり、ソース電極７Ｓ及びドレイン電極７Ｄが形成される層は、第２配線層（第２金属層）であり、上層配線９が形成される層は、第３配線層（第３金属層）である。
【００３８】
このように、本実施の形態におけるＴＦＴ基板１は、３層配線層構造であり、各金属層は、各種配線を形成の配線層として利用することができる。つまり、各金属層に形成される金属膜（導電膜）を所定形状にパターニングすることによって、上記の電極や配線に加えて、所定形状の所望の配線や電極を形成することができる。各金属層には、例えば、図１に示される、ゲート配線１４０、ソース配線１５０及び電源配線１６０が形成される。また、各金属層の配線同士を接続したり配線と電極とを接続したりするために、上下の金属層の間の絶縁層にはコンタクトホールが形成される。
【００３９】
図４に示すように、ＴＦＴ基板１において、薄膜トランジスタＴｒは、ゲート電極３と、ゲート絶縁膜４と、酸化物半導体層５と、ソース電極７Ｓ及びドレイン電極７Ｄとによって構成される。ゲート電極３、ソース電極７Ｓ及びドレイン電極７Ｄは、それぞれ、図３におけるゲート電極Ｇ２、ソース電極Ｓ２及びドレイン電極Ｄ２に対応する。なお、本実施の形態における薄膜トランジスタＴｒは、ボトムゲート型のＴＦＴである。
【００４０】
以下、ＴＦＴ基板１における各構成部材について、図４を用いて詳細に説明する。
【００４１】
基板２は、例えば、Ｇ８基板等のガラス基板である。また、基板２として、樹脂基板等のフレキシブル基板を用いてもよい。なお、基板２の表面にアンダーコート層を形成してもよい。
【００４２】
ゲート電極３は、基板２の上方に所定形状で形成される。ゲート電極３としては、例えば、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、金（Ａｕ）、銅（Ｃｕ）等の金属、又は、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ：酸化インジウムスズ）等の導電性酸化物が用いられる。また、金属に関しては、例えばモリブデンタングステン（ＭｏＷ）のような合金もゲート電極３として用いることができる。また、膜の密着性を高めるために、酸化物との密着性が良い金属として、例えばＴｉ、Ａｌ、Ａｕ等を用いて、これらの金属を挟んだ積層体をゲート電極３として用いることもできる。
【００４３】
ゲート絶縁膜４は、ゲート電極３と酸化物半導体層５との間に形成される。ゲート絶縁膜４は、ゲート電極３を覆うように基板２上に形成される。ゲート絶縁膜４としては、例えばシリコン酸化膜やハフニウム酸化膜等の酸化物薄膜、窒化シリコン膜等の窒化膜もしくはシリコン酸窒化膜の単層膜、又は、これらの積層膜等が用いられる。
【００４４】
酸化物半導体層５は、基板２の上方に所定形状で形成される。酸化物半導体層５は、薄膜トランジスタＴｒのチャネル層（半導体層）であり、ゲート電極３と対向するように形成される。例えば、酸化物半導体層５は、ゲート電極３の上方においてゲート絶縁膜４上に島状に形成される。
【００４５】
酸化物半導体層５としては、Ｉｎ−Ｇａ−Ｚｎ−Ｏを含むＩｎＧａＺｎＯＸ（ＩＧＺＯ）等の透明アモルファス酸化物半導体（ＴＡＯＳ：Ｔｒａｎｓｐａｒｅｎｔ  Ａｍｏｒｐｈｏｕｓ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）により構成することが望ましい。透明アモルファス酸化物半導体をチャネル層とする薄膜トランジスタは、キャリア移動度が高く、大画面及び高精細の表示装置に適している。また、透明アモルファス酸化物半導体は、低温成膜が可能であるため、フレキシブル基板上に容易に形成することができる。
【００４６】
ＩｎＧａＺｎＯＸのアモルファス酸化物半導体は、例えば、ＩｎＧａＯ３（ＺｎＯ）４組成を有する多結晶焼結体をターゲットとして、スパッタ法やレーザー蒸着法等の気相成膜法により成膜することができる。
【００４７】
絶縁層６は、酸化物半導体層５を覆うようにゲート絶縁膜４上に成膜される。つまり、酸化物半導体層５は絶縁層６によって覆われており、絶縁層６は酸化物半導体層５を保護する保護層（チャネル保護層）として機能する。絶縁層６は、例えば、シリコン酸化膜（ＳｉＯ２）又は酸化アルミニウム膜（Ａｌ２Ｏ３）等の酸化膜の単層膜、あるいは、これらの酸化膜の積層膜である。絶縁層６の一部は貫通するように開口されており、この開口部分（コンタクトホール）を介して酸化物半導体層５がソース電極７Ｓ及びドレイン電極７Ｄに接続されている。
【００４８】
ソース電極７Ｓ及びドレイン電極７Ｄは、絶縁層６上に所定形状で形成される。具体的には、ソース電極７Ｓ及びドレイン電極７Ｄは、絶縁層６に設けられたコンタクトホールを介して酸化物半導体層５に接続されており、絶縁層６上において基板水平方向に所定の間隔をあけて対向配置されている。
【００４９】
ソース電極７Ｓ及びドレイン電極７Ｄは、いずれも銅（Ｃｕ）を主成分として含んでおり、銅膜（Ｃｕ膜）と銅マンガン合金膜（ＣｕＭｎ合金膜）との積層構造である。具体的に、ソース電極７Ｓは、Ｃｕ膜である第１の膜７１ＳとＣｕＭｎ合金膜である第２の膜７２Ｓとが下から上にこの順序で積層された積層膜である。同様に、ドレイン電極７Ｄは、Ｃｕ膜である第１の膜７１ＤとＣｕＭｎ合金膜である第２の膜７２Ｄとが下から上にこの順序で積層された積層膜である。なお、Ｃｕ膜である第１の膜７１Ｓ及び７１Ｄの膜厚は、第２の膜７２Ｓ及び７２Ｄの膜厚よりも厚くする方がよい。
【００５０】
このように、ソース電極７Ｓ及びドレイン電極７Ｄとして低抵抗材料であるＣｕ膜を用いることによって、ソース電極７Ｓ及びドレイン電極７Ｄの低抵抗化を図ることができるとともに、第２金属層に形成する配線（ソース電極７Ｓ及びドレイン電極７Ｄと同層の配線）を低抵抗配線とすることができる。
【００５１】
また、ソース電極７Ｓ及びドレイン電極７Ｄの最上層（キャップ層）としてＣｕＭｎ合金膜を用いることによって、Ｃｕ膜のＣｕ原子が酸化してＣｕ膜が変質することを抑制できる。これにより、Ｃｕの酸化によるソース電極７Ｓ及びドレイン電極７Ｄの高抵抗化を抑制できる。なお、本明細書において、ＣｕＭｎ合金膜とは、銅とマンガンとの合金膜であることを意味している。
【００５２】
絶縁層８は、ソース電極７Ｓ及びドレイン電極７Ｄを覆うように絶縁層６上に形成される。絶縁層８は、例えば、シリコン酸化膜（ＳｉＯ２）又は酸化アルミニウム膜（Ａｌ２Ｏ３）等の酸化膜の単層膜、あるいは、これらの酸化膜の積層膜である。
【００５３】
上層配線９は、絶縁層８上に所定形状で形成された導電膜からなり、絶縁層８に形成されたコンタクトホールを介してドレイン電極７Ｄに接続されている。本実施の形態における上層配線９は、ＩＴＯからなるＩＴＯ膜である。
【００５４】
本実施の形態におけるＴＦＴ基板１は、以上のように構成される。なお、本実施の形態において、ソース電極７Ｓ及びドレイン電極７Ｄは、ＣｕＭｎ合金膜とＣｕ膜との２層構造としたが、これに限らない。
【００５５】
例えば、図５に示すように、三層構造のソース電極７Ｓ’及びドレイン電極７Ｄ’を有するＴＦＴ基板１’としてもよい。具体的には、ソース電極７Ｓ’を、Ｍｏ（モリブデン）膜又はＣｕＭｎ膜である第３の膜７３ＳとＣｕ膜である第１の膜７１ＳとＣｕＭｎ合金膜である第２の膜７２Ｓとの積層膜にしてもよい。同様に、ドレイン電極７Ｄ’を、Ｍｏ膜又はＣｕＭｎ膜である第３の膜７３ＤとＣｕ膜である第１の膜７１ＤとＣｕＭｎ合金膜である第２の膜７２Ｄとの積層膜にしてもよい。
【００５６】
このように、ソース電極７Ｓ’及びドレイン電極７Ｄ’の最下層としてＣｕＭｎ膜又はＭｏ膜を用いることによって、第２の膜（Ｃｕ膜）におけるＣｕ原子の下層への拡散を抑制できるとともに下地層との密着性を向上させることができる。
【００５７】
［ＣｕＭｎ合金膜の表面状態及び原子結合状態］
次に、ＣｕＭｎ合金膜の表面状態や原子結合状態の分析結果について、本発明の知見を得るに至った経緯も含めて詳細に説明する。
【００５８】
ＴＦＴ基板において、異なる配線層間の配線や電極同士を物理的に接続する場合、絶縁膜（層間絶縁膜）にコンタクトホールを形成する。このとき、絶縁膜のコンタクトホールを介して下層の配線層におけるＣｕＭｎ合金膜上に上層の配線層におけるＩＴＯ膜を形成する際、ＣｕＭｎ合金膜の表面が露出する。例えば、図４に示すＴＦＴ基板１では、ドレイン電極７Ｄの第２の膜７２Ｄ（ＣｕＭｎ合金膜）と上層配線９（ＩＴＯ膜）とを接続させる際、絶縁層８にコンタクトホールを形成した後、第２の膜７２Ｄの表面が露出する。
【００５９】
この場合、ＣｕＭｎ合金膜（第２の膜７２Ｄ）が露出してからＩＴＯ膜（上層配線９）で被覆されるまでの待機時間の増加に伴って、ＩＴＯ膜とＣｕＭｎ合金膜との間のコンタクト抵抗が増加する。これにより、表示パネルにおける表示均一性や信頼性の低下を引き起こす。
【００６０】
また、上記コンタクト抵抗の変化は、露出したＣｕＭｎ合金膜の表面がＩＴＯ膜を成膜するまでの待機時間中に酸化するからであるが、これまで、インラインプロセスとしてコンタクト抵抗の変化を観測する手法がなく、ＣｕＭｎ合金膜の表面のコンタクト抵抗を制御することができなかった。このため、所望の性能を有するＴＦＴ基板を実現することが難しかった。
【００６１】
そこで、本発明者は、まず、ＣｕＭｎ合金膜が露出してからＩＴＯ膜を成膜するまでの時間（ＣｕＭｎ表面露出時間）とＣｕＭｎ合金膜の表面のコンタクト抵抗とについて実験を行ったところ、ＣｕＭｎ表面露出時間と上記コンタクト抵抗との間には、図６に示すような相関関係があることが分かった。図６は、ＣｕＭｎ合金膜とＩＴＯ膜とにおけるＣｕＭｎ表面露出時間とコンタクト抵抗との関係を示す図である。
【００６２】
具体的には、図６に示すように、ＣｕＭｎ表面露出時間が一定時間（約６０時間）までは、ＣｕＭｎ表面露出時間が増加するに伴ってコンタクト抵抗が上昇し、ＣｕＭｎ表面露出時間が上記一定時間（約６０時間）を越えた後は、コンタクト抵抗はほぼ変化しないことが分かった。
【００６３】
なお、図６において、ＣｕＭｎ表面露出時間は、ＣｕＭｎ合金膜を覆う絶縁膜（絶縁層８）にコンタクトホールを形成する際のレジスト膜を除去してからの時間である。また、コンタクト抵抗は、ＣｕＭｎ合金膜上にＩＴＯ膜を成膜した後に測定している。具体的には、図４に示すＴＦＴ基板１における複数の薄膜トランジスタＴｒの各ドレイン電極７Ｄの第２の膜７２Ｄ（ＣｕＭｎ合金膜）のコンタクト抵抗を、コンタクトチェーンによって測定している。
【００６４】
さらに、本発明者は、鋭意検討した結果、ＣｕＭｎ合金膜の表面状態の指標として接触角に着目し、ＣｕＭｎ表面露出時間とＣｕＭｎ合金膜の表面の接触角との関係について実験を行ったところ、ＣｕＭｎ表面露出時間とＣｕＭｎ合金膜の表面の接触角との間には、図７に示すような相関関係があることが分かった。図７は、ＣｕＭｎ合金膜とＩＴＯ膜とにおけるＣｕＭｎ表面露出時間とＣｕＭｎ合金膜の表面の接触角との関係を示す図である。
【００６５】
具体的には、図７に示すように、ＣｕＭｎ表面露出時間が一定時間（約６０時間）までは、ＣｕＭｎ表面露出時間が増加するに伴って接触角が上昇し、ＣｕＭｎ表面露出時間が一定時間（約６０時間）を越えた後は、接触角はほぼ変化しないことが分かった。なお、接触角は、水に対する接触角であり、接触角計を用いて測定した。
【００６６】
また、本発明者は、ＣｕＭｎ合金膜について、表面状態（接触角）ではなく、原子結合状態（組成変化）の分析も行った。この点について、図８及び図９Ａ〜図９Ｃを用いて説明する。
【００６７】
本実験では、ｍｅｔａｌＣｕ（純銅）又はＣｕ２Ｏ（１価の銅）とＣｕＯ（２価の銅）とＣｕ（ＯＨ）２（２価の銅）とのＣｕの３つの結合状態を想定してピーク分離を行い、各結合状態の存在比（割合）を算出した。その算出結果を図８に示す。図８は、ＣｕＭｎ合金膜におけるＸＰＳによるＣｕ２ｐ３／２スペクトルのピーク分離の分析結果を示す図である。
【００６８】
そして、Ｃｕ膜とＭｏ膜との積層膜（Ｃｕ／Ｍｏ）及びＣｕＭｎ合金膜とＣｕ膜とＭｏ膜との積層膜（ＣｕＭｎ／Ｃｕ／Ｍｏ）におけるＣｕの各結合状態の存在比の経時変化を調べた。その結果を図９Ａ〜図９Ｃに示す。図９Ａは、ＣｕＯの存在比の放置時間に対する変化を示す図である。図９Ｂは、ｍｅｔａｌＣｕ又はＣｕ２Ｏの存在比の放置時間に対する変化を示す図である。図９Ｃは、Ｃｕ（ＯＨ）２の存在比の放置時間に対する変化を示す図である。なお、図９Ａ〜図９Ｃにおける放置時間は、上記のＣｕＭｎ表面露出時間のことであり、ＣｕＭｎ合金膜を覆う絶縁膜にコンタクトホールを形成する際のレジスト膜を除去してからの大気放置による経過時間である。
【００６９】
図９Ａに示すように、放置時間が変化してもＣｕＯの存在比はほとんど変化しないことが分かる。また、図９Ｂに示すように、ｍｅｔａｌＣｕ又はＣｕ２Ｏの存在比については、放置時間の経過とともに減少することが分かる。
【００７０】
一方、図９Ｃに示すように、Ｃｕ（ＯＨ）２の存在比については、放置時間の経過とともに増加することが分かる。つまり、放置時間（ＣｕＭｎ表面露出時間）の経過とともに、ＣｕＭｎ合金膜は酸化によってコンタクト抵抗が増加することが分かる。
【００７１】
なお、図９Ａ〜図９Ｃに示すように、Ｃｕ／ＭｏとＣｕＭｎ／Ｃｕ／Ｍｏとでは、各結合状態に差があることが分かる。また、Ｃｕ／ＭｏとＣｕＭｎ／Ｃｕ／Ｍｏとでは、放置時間の変化に対する各結合状態の存在比は同じ傾向にあることが分かる。
【００７２】
これらの実験結果により、本発明者は、ＣｕＭｎ合金膜の表面の接触角とＣｕＭｎ合金膜の表面上のコンタクト抵抗との間には相関関係があることを見出し、図６及び図７に基づいて、図１０に示すような相関関係があることをつき止めた。図１０は、ＣｕＭｎ合金膜の表面の接触角とＣｕＭｎ合金膜の表面上のコンタクト抵抗との関係を示す図である。
【００７３】
図１０に示すように、ＣｕＭｎ合金膜の表面の接触角とＣｕＭｎ合金膜の表面上のコンタクト抵抗との間には相関関係があり、ＣｕＭｎ合金膜の接触角が大きくなるにしたがってＣｕＭｎ合金膜の表面上のコンタクト抵抗が大きくなることが分かった。しかも、ＣｕＭｎ合金膜の接触角が５２°を越えると、コンタクト抵抗の上昇カーブが大きくなり、接触角に対するコンタクト抵抗の傾きが急峻になることが分かった。
【００７４】
このように、本発明は、ＣｕＭｎ合金膜の表面の接触角とＣｕＭｎ合金膜の表面上のコンタクト抵抗とに相関関係があるという従来にはない新たな知見に基づいてなされたものであり、本発明者は、ＣｕＭｎ合金膜の表面の接触角をモニタすることによってＣｕＭｎ合金膜の表面上のコンタクト抵抗を制御できることを見出した。
【００７５】
具体的には、ＣｕＭｎ合金膜の表面の接触角を測定し、予め参照データとして測定及び算出しておいた、ＣｕＭｎ合金膜の接触角とＣｕＭｎ合金膜の表面上のコンタクト抵抗との相関関係（例えば図１０）に基づいて、ＴＦＴ基板の製造工程において実際に測定したＣｕＭｎ合金膜の接触角が所定の値以下であるか否かを判定することによって、ＣｕＭｎ合金膜の表面上のコンタクト抵抗を制御する。例えば、基板に形成されたＣｕＭｎ合金膜の接触角をインラインで測定し、プロセスにフィードバックすることによって、ＣｕＭｎ合金膜の表面上のコンタクト抵抗を所望に制御することができる。
【００７６】
［薄膜トランジスタ基板の製造方法］
次に、上記のコンタクト抵抗の制御を用いた実施の形態に係るＴＦＴ基板１の製造方法について、図１１Ａ〜図１１Ｍを用いて説明する。図１１Ａ〜図１１Ｍは、実施の形態に係る薄膜トランジスタ基板の製造方法における各工程の断面図である。
【００７７】
本実施の形態におけるＴＦＴ基板１の製造方法は、ＣｕＭｎ合金膜を有するＴＦＴを備えるＴＦＴ基板の製造方法であって、ＣｕＭｎ合金膜の表面の接触角に基づいてＣｕＭｎ合金膜の表面上のコンタクト抵抗を制御する制御工程を含む。
【００７８】
具体的には、まず、図１１Ａに示すように、基板２を準備して、当該基板２の上方に所定形状のゲート電極３を形成する。例えば、Ｇ８ガラス基板の基板２上にゲート金属膜をスパッタ法によって成膜し、フォトリソグラフィ法及びウェットエッチング法を用いてゲート金属膜を加工することにより、所定形状のゲート電極３を形成する。
【００７９】
次に、図１１Ｂに示すように、基板２の上方にゲート絶縁膜４を形成する。例えば、ゲート電極３を覆うようにして酸化シリコンからなるゲート絶縁膜４をプラズマＣＶＤ法等によって成膜する。
【００８０】
次に、図１１Ｃに示すように、基板２の上方に所定形状の酸化物半導体層５を形成する。本実施の形態では、ゲート絶縁膜４上に酸化物半導体層５を形成する。
【００８１】
例えば、ゲート絶縁膜４上にＩｎＧａＺｎＯＸの透明アモルファス酸化物半導体をスパッタ法等によって成膜し、フォトリソグラフィ法及びエッチング法を用いて透明アモルファス酸化物半導体を加工することにより、ゲート電極３の上方に所定形状の酸化物半導体層５を形成する。
【００８２】
次に、図１１Ｄに示すように、酸化物半導体層５を覆うようにしてゲート絶縁膜４上に絶縁層６を形成する。例えば、プラズマＣＶＤ法によって、シリコン酸化膜からなる絶縁層６を成膜する。
【００８３】
次に、図１１Ｅに示すように、絶縁層６の一部を除去することによって、酸化物半導体層５とソース電極７Ｓ及びドレイン電極７ＤとをコンタクトさせるためのコンタクトホールＣＨ１及びＣＨ１’を形成する。例えば、酸化物半導体層５の一部が露出するように、フォトリソグラフィ法及びエッチング法を用いて絶縁層６にコンタクトホールＣＨ１及びＣＨ１’を形成する。
【００８４】
次に、図１１Ｆに示すように、酸化物半導体層５に接続するように所定形状のソース電極７Ｓ及びドレイン電極７Ｄを絶縁層６上に形成する。
【００８５】
具体的には、まず、絶縁層６のコンタクトホールＣＨ１及びＣＨ１’を埋めるようにして絶縁層６上にＣｕ膜をスパッタ法で成膜し、次いで、Ｃｕ膜上にＣｕＭｎ合金膜をスパッタ法で成膜する。
【００８６】
その後、フォトリソグラフィ法及びエッチング法を用いてＣｕ膜とＣｕＭｎ合金膜との積層膜を所定形状に加工する。本実施の形態では、エッチャントとして過酸化水素水を用いたウェットエッチングによってＣｕＭｎ合金膜とＣｕ膜とをパターニングした。
【００８７】
これにより、同図に示すように、Ｃｕ膜からなる第１の膜７１ＳとＣｕＭｎからなる第２の膜７２Ｓとの積層構造のソース電極７Ｓと、Ｃｕ膜からなる第１の膜７１ＤとＣｕＭｎからなる第２の膜７２Ｄとの積層構造のドレイン電極７Ｄとを形成することができる。
【００８８】
次に、図１１Ｇに示すように、ソース電極７Ｓ及びドレイン電極７Ｄを覆うように絶縁層６上に絶縁層８を成膜する。つまり、ＣｕＭｎ合金膜である第２の膜７２Ｓ及び７２Ｄ上に絶縁層８を成膜する。例えば、プラズマＣＶＤ法によって、３００℃の成膜温度でシリコン酸化膜からなる絶縁層８を成膜する。
【００８９】
次に、図１１Ｈ〜図１１Ｍに示すようにして、絶縁層８のコンタクトホールを介してドレイン電極７Ｄに接続するように、所定形状の上層配線９を絶縁層８上に形成する。
【００９０】
まず、コンタクトホールを絶縁層８に形成してＣｕＭｎ合金膜である第２の膜７２Ｓ及び７２Ｄを露出させる。
【００９１】
具体的には、図１１Ｈに示すように、絶縁層８上にレジスト膜Ｒを形成し、次いで、フォトリソグラフィ法によってレジスト膜Ｒを露光及び感光することによって、図１１Ｉに示すように、ドレイン電極７Ｄ上のレジスト膜Ｒに貫通孔ＨＲを形成する。その後、エッチング法によって、図１１Ｊに示すように、絶縁層８における貫通孔ＨＲに対応する箇所を選択的に除去して絶縁層８にコンタクトホールＣＨ２を形成し、ドレイン電極７Ｄの表面を露出させる。これにより、ドレイン電極７Ｄの最上層である第２の膜７２Ｄ（ＣｕＭｎ合金膜）の表面を露出させる。なお、本実施の形態では、ドライエッチングによってコンタクトホールＣＨ２を形成しているが、ウェットエッチングを用いてもよい。その後、図１１Ｋに示すように、アルカリ溶液等の剥離液によってレジスト膜Ｒを除去する。
【００９２】
次に、ＣｕＭｎ合金膜の表面の接触角に基づいて当該ＣｕＭｎ合金膜の表面上のコンタクト抵抗を制御する（制御工程）。この制御工程では、予め算出した、ＣｕＭｎ合金膜の表面の接触角とＣｕＭｎ合金膜の表面上のコンタクト抵抗との相関関係（例えば図１０）に基づいて、ＣｕＭｎ合金膜の表面上のコンタクト抵抗の制御を行う。例えば、制御工程は、ＣｕＭｎ合金膜の表面の接触角を測定する接触角測定工程と、測定した当該接触角が所定の値以下であるか否かを判定する判定工程とを含む。
【００９３】
本実施の形態では、図１１Ｌに示すように、接触角計２００を用いて、露出させたドレイン電極７Ｄの表面の接触角を測定している。つまり、絶縁層８のコンタクトホールＣＨ２から露出するドレイン電極７Ｄの最上層膜であるＣｕＭｎ合金膜の表面の接触角を測定する（接触角測定工程）。
【００９４】
その後、測定した接触角が所定の値以下であるか否かを判定する（判定工程）。このとき、測定した接触角が所定の値を超えていると判定された場合、ＣｕＭｎ合金膜の表面を洗浄する（洗浄工程）。
【００９５】
洗浄工程では、例えば、アルカリ溶液を用いてＣｕＭｎ合金膜の表面の洗浄を行うことができる。なお、ＣｕＭｎ合金膜の表面を洗浄する際、上記のレジスト膜Ｒの剥離液と同じものを洗浄液として用いることができる。このように、ＣｕＭｎ合金膜の表面を再び洗浄することによって、ＣｕＭｎ合金膜の表面に残るレジスト膜Ｒ等の残渣を除去することができる。これにより、ＣｕＭｎ合金膜の表面の接触角を小さくできるとともに、ＣｕＭｎ合金膜のコンタクト抵抗を小さくすることができる。
【００９６】
なお、上記の図１０に示すように、ＣｕＭｎ合金膜の接触角が５２°を越えると、コンタクト抵抗の上昇カーブが大きくなるので、上記判定工程における接触角の所定の値は、５２°とするとよい。つまり、測定した接触角が５２°を越える場合は、ＣｕＭｎ合金膜の表面を洗浄等することで、接触角が５２°以下となるようにコンタクト抵抗を制御する。このように、上昇カーブの小さいＣｕＭｎ合金膜の接触角が５２°のときを閾値として判定することによって、コンタクト抵抗を容易に制御することができる。すなわち、接触角に対するコンタクト抵抗の傾きが急峻になる領域では、単位接触角に対するコンタクト抵抗の変動幅が大きくなり、コンタクト抵抗を制御しにくくなる。
【００９７】
次に、絶縁層８のコンタクトホールＣＨ２を介してＣｕＭｎ合金膜である第２の膜７２Ｄ上にＩＴＯ膜である上層配線９を形成する。具体的には、図１１Ｍに示すように、絶縁層８のコンタクトホールＣＨ２を埋めるようにして絶縁層８上にＩＴＯ膜をスパッタ法で成膜し、フォトリソグラフィ法及びエッチング法を用いてＩＴＯ膜を加工することにより、絶縁層８上に所定形状の上層配線９を形成する。本実施の形態では、シュウ酸系のエッチャントを用いたウェットエッチングによってＩＴＯ膜をパターニングした。
【００９８】
以上、本実施の形態に係るＴＦＴ基板１の製造方法によれば、ＣｕＭｎ合金膜の表面の接触角に基づいてＣｕＭｎ合金膜の表面上のコンタクト抵抗を制御する制御工程を含んでいる。これにより、所望の性能を有するＴＦＴ基板を実現することができる。
【００９９】
（変形例等）
以上、薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法及び有機ＥＬ表示装置について、実施の形態に基づいて説明したが、本発明は、上記実施の形態に限定されるものではない。
【０１００】
例えば、上記実施の形態では、ＴＦＴ基板においてＣｕＭｎ合金膜を有する部材としてソース電極及びドレイン電極を例示したが、これに限らない。例えば、図１２に示される４層配線層構造のＴＦＴ基板１”のように、ＣｕＭｎ合金膜を有する部材を、中間配線９”としてもよい。具体的には、図１２に示されるＴＦＴ基板１”では、ソース電極７Ｓ”及びドレイン電極７Ｄ”が純ＣｕからなるＣｕ膜であり、さらに、中間配線９”（第３配線層）と、絶縁層１０（第３絶縁層）と、上層配線１１（第４配線層）とを備えている。中間配線９”は、Ｃｕ膜である第１の膜９１とＣｕＭｎ合金膜である第２の膜９２との積層構造である。絶縁層１０は、アクリル系樹脂等の樹脂材料又はシリコン酸化膜等の無機材料からなり、中間配線９”を覆うように絶縁層８上に形成される。上層配線１１は、絶縁層８上に所定形状で形成されたＩＴＯ膜であり、絶縁層８に形成されたコンタクトホールを介してドレイン電極７Ｄ”に接続されている。
【０１０１】
また、上記実施の形態において、コンタクト抵抗は、ＣｕＭｎ合金膜とＩＴＯ膜との間のコンタクト抵抗としたが、これに限らない。例えば、ＣｕＭｎ合金膜とその上に形成される導電膜とのコンタクト抵抗であっても、ＣｕＭｎ合金膜の表面の接触角を測定することによって当該コンタクト抵抗を制御することができる。
【０１０２】
また、上記実施の形態において、ＣｕＭｎ合金膜は、Ｃｕ膜との積層構造としたが、これに限らない。例えば、ＣｕＭｎ合金膜は、単層膜の配線又は電極としてもよい。
【０１０３】
また、上記実施の形態において、薄膜トランジスタは、ボトムゲート型としたが、トップゲート型としても構わない。
【０１０４】
また、上記実施の形態において、薄膜トランジスタは、チャネルエッチングストッパー型（チャネル保護型）としたが、チャネルエッチング型としても構わない。つまり、上記実施の形態において、絶縁層６は形成しなくてもよい。
【０１０５】
また、上記実施の形態では、薄膜トランジスタ基板を用いた表示装置として有機ＥＬ表示装置について説明したが、上記実施の形態における薄膜トランジスタ基板は、液晶表示装置等、アクティブマトリクス基板が用いられる他の表示装置にも適用することもできる。
【０１０６】
また、以上説明した有機ＥＬ表示装置等の表示装置（表示パネル）については、フラットパネルディスプレイとして利用することができ、テレビジョンセット、パーソナルコンピュータ、携帯電話等、表示パネルを有するあらゆる電子機器に適用することができる。特に、大画面及び高精細の表示装置に適している。
【０１０７】
その他、各実施の形態及び変形例に対して当業者が思いつく各種変形を施して得られる形態や、本発明の趣旨を逸脱しない範囲で各実施の形態及び変形例における構成要素及び機能を任意に組み合わせることで実現される形態も本発明に含まれる。
【産業上の利用可能性】
【０１０８】
ここに開示された技術は、酸化物半導体を用いた薄膜トランジスタ基板及びその製造方法、並びに、薄膜トランジスタ基板を用いた有機ＥＬ表示装置等の表示装置等において広く利用することができる。
【符号の説明】
【０１０９】
１、１’、１”  ＴＦＴ基板
２  基板
３、Ｇ１、Ｇ２  ゲート電極
４  ゲート絶縁膜
５  酸化物半導体層
６、８、１０  絶縁層
７Ｓ、７Ｓ’、７Ｓ”、Ｓ１、Ｓ２  ソース電極
７Ｄ、７Ｄ’、７Ｄ”、Ｄ１、Ｄ２  ドレイン電極
９、１１  上層配線
９”  中間配線
１００  有機ＥＬ表示装置
１１０  画素
１１０Ｒ、１１０Ｇ、１１０Ｂ  サブ画素
１１１  バンク
１２０  画素回路
１３０  有機ＥＬ素子
１３１  陽極
１３２  ＥＬ層
１３３  陰極
１４０  ゲート配線
１５０  ソース配線
１６０  電源配線
２００  接触角計
ＳｗＴｒ、ＤｒＴｒ  薄膜トランジスタ
Ｃ  キャパシタ
ＣＨ１、ＣＨ１’、ＣＨ２、  コンタクトホール
ＨＲ  貫通孔
【図１】
2015159328.tif 000003
【図２】
2015159328.tif 000004
【図３】
2015159328.tif 000005
【図４】
2015159328.tif 000006
【図５】
2015159328.tif 000007
【図６】
2015159328.tif 000008
【図７】
2015159328.tif 000009
【図８】
2015159328.tif 000010
【図９Ａ】
2015159328.tif 000011
【図９Ｂ】
2015159328.tif 000012
【図９Ｃ】
2015159328.tif 000013
【図１０】
2015159328.tif 000014
【図１１Ａ】
2015159328.tif 000015
【図１１Ｂ】
2015159328.tif 000016
【図１１Ｃ】
2015159328.tif 000017
【図１１Ｄ】
2015159328.tif 000018
【図１１Ｅ】
2015159328.tif 000019
【図１１Ｆ】
2015159328.tif 000020
【図１１Ｇ】
2015159328.tif 000021
【図１１Ｈ】
2015159328.tif 000022
【図１１Ｉ】
2015159328.tif 000023
【図１１Ｊ】
2015159328.tif 000024
【図１１Ｋ】
2015159328.tif 000025
【図１１Ｌ】
2015159328.tif 000026
【図１１Ｍ】
2015159328.tif 000027
【図１２】
2015159328.tif 000028
【国際調査報告】
2015159328.tif 000029
2015159328.tif 000030
2015159328.tif 000031