(57)【要約】  読取可能な最大サイズの原稿幅よりも小さい幅の原稿を読み取る場合、読取速度を速くすることができ、イメージセンサの大きさに依らずに読取時間を短縮することができる画像読取装置、画像読取方法、及びそのプログラムを提供することを課題とする。  光電変換素子を有するセンサチップを複数個配置し、複数の出力チャンネルから画素信号を出力するイメージセンサと、前記イメージセンサで読み取る原稿の幅を特定する特定手段と、イメージセンサから出力する信号を制御する信号制御手段と、を有し、前記イメージセンサは、各出力チャンネルに、前記出力チャンネルのチャンネル数間隔で異なるセンサチップが接続され、前記信号制御手段は、前記特定手段により特定された原稿の幅に基づいて、各センサチップの画素信号の出力を制御する。
2016103476.tif 000002
【特許請求の範囲】
【請求項１】
光電変換素子を有するセンサチップを複数配置し、複数の出力チャンネルから画素信号を出力するイメージセンサと、
前記イメージセンサで読み取る原稿の幅を特定する特定手段と、
イメージセンサから出力する信号を制御する信号制御手段と、
を有し、
前記イメージセンサは、各出力チャンネルに、前記出力チャンネルのチャンネル数間隔で異なるセンサチップが接続され、
前記信号制御手段は、前記特定手段により特定された原稿の幅に基づいて、各センサチップの画素信号の出力を制御することを特徴とする画像読取装置。
【請求項２】
前記信号制御手段は、センサチップのスタートパルスを各センサチップに入力するか否かに基づいて、各センサチップの画素信号の出力を制御することを特徴とする請求項１に記載の画像読取装置。
【請求項３】
前記信号制御手段は、センサチップの終了パルスを各センサチップのスタートパルスとして出力するか否かに基づいて、各センサチップの画素信号の出力を制御することを特徴とする請求項１に記載の画像読取装置。
【請求項４】
前記信号制御手段は、イメージセンサに対するラインスタートパルスの間隔を変更することにより、各センサチップの画素信号の出力を制御することを特徴とする請求項１に記載の画像読取装置。
【請求項５】
前記センサチップの外部からの信号に基づいて、各センサチップが前記原稿の幅の領域内に配置されたものか判定する判定手段をさらに備えることを特徴とする請求項１に記載の画像読取装置。
【請求項６】
前記信号制御手段は、前記特定手段により特定された原稿の幅及び前記判定手段の判定結果に基づいて、各センサチップの画素信号の出力を制御することを特徴とする請求項５に記載の画像読取装置。
【請求項７】
ラインスタートパルスからのカウント数に基づいて、各センサチップが前記原稿の幅の領域内に配置されたものか判定する判定手段をさらに備えることを特徴とする請求項１に記載の画像読取装置。
【請求項８】
前記特定手段は、ラインスタートパルスのパルス幅に基づいて原稿サイズを特定することを特徴とする請求項１に記載の画像読取装置。
【請求項９】
光電変換素子を有するセンサチップを複数個配置し、複数の出力チャンネルから画素信号を出力するイメージセンサを有する画像読取装置の制御方法であって、
前記イメージセンサで読み取る原稿の幅を特定する特定工程と、
イメージセンサから出力する信号を制御する信号制御工程と、
を有し、
前記イメージセンサは、各出力チャンネルに、前記出力チャンネルのチャンネル数間隔で異なるセンサチップが接続され、
前記信号制御工程では、前記特定手段により特定された原稿の幅に基づいて、各センサチップの画素信号の出力を制御することを特徴とする制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、原稿画像を読取る画像読取装置、画像読取装置の制御方法、及びそのプログラムに関する。
【背景技術】
【０００２】
スキャナ、複写機、ファクシミリ装置等の機器には、原稿画像を読み取る画像読取装置が適用されている。画像読取装置で用いられているＣＩＳ（Ｃｏｎｔａｃｔ  Ｉｍａｇｅ  Ｓｅｎｓｏｒ）は、複数のセンサチップを搭載しており、出力チャンネルを複数化し、データ出力をパラレルに行うことにより、読取速度の高速化を図ることができる（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１８８４８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、例えば、Ａ３原稿を読取可能なＣＩＳを用いた画像読取装置でＡ４原稿などのより幅の狭い原稿を読み取る場合、特許文献１のような構成では、読取範囲外にも関わらずＣＩＳに配置される全てのセンサチップから画素を出力する。したがって、１ラインあたりの読取時間はＡ３原稿と同じ時間を要し、Ａ４原稿を読取可能なＣＩＳを用いた画像読取装置で読み取るよりも時間を要する。すなわち、原稿の大きさに関わらず、イメージセンサの大きさで読取時間が決まってしまい、イメージセンサが大型化するほど読取速度が低下してしまうという問題があった。
【課題を解決するための手段】
【０００５】
上述した課題を解決するための本発明の画像読取装置は、光電変換素子を有するセンサチップを複数個配置し、複数の出力チャンネルから画素信号を出力するイメージセンサと、前記イメージセンサで読み取る原稿の幅を特定する特定手段と、イメージセンサから出力する信号を制御する信号制御手段と、を有し、前記イメージセンサは、各出力チャンネルに、前記出力チャンネルのチャンネル数間隔で異なるセンサチップが接続され、前記信号制御手段は、前記特定手段により特定された原稿の幅に基づいて、各センサチップの画素信号の出力を制御する。
【発明の効果】
【０００６】
本発明によれば、読取可能な最大サイズの原稿幅よりも小さい幅の原稿を読み取る場合、読取速度を速くすることができ、イメージセンサの大きさに依らずに読取時間を短縮することができる。
【図面の簡単な説明】
【０００７】
【図１】実施形態１に係る画像読取装置の構成図である。
【図２】実施形態１に係る画像読取装置の構成図である。
【図３】実施形態１に係るセンサチップの構成図である。
【図４】実施形態１に係るセンサチップの処理のフローチャートである。
【図５】実施形態１に係るセンサチップのタイミングチャートである。
【図６】実施形態１に係るセンサチップのＴｉのスルー／マスク制御詳細な説明図である。
【図７】実施形態１に係るＣＩＳの構成図である。
【図８】実施形態１に係る読取時のＣＩＳ出力を示す図である。
【図９】実施形態２に係るセンサチップの構成図である。
【図１０】実施形態２に係るセンサチップのＴｉのスルー／マスク制御詳細な説明図である。
【図１１】実施形態２に係るＣＩＳの構成図である。
【図１２】実施形態２に係るＡ５読取時のＣＩＳ出力図である。
【図１３】実施形態３に係るセンサチップの構成図である。
【図１４】実施形態３に係るセンサチップの処理のフローチャートである。
【図１５】実施形態３に係るセンサチップのタイミングチャートである。
【図１６】実施形態３に係るセンサチップのＴｏのスルー／マスク制御詳細である。
【図１７】実施形態３に係るＣＩＳの構成図である。
【図１８】実施形態３に係るＡ４読取時のＣＩＳ出力図である。
【図１９】実施形態４に係るＣＩＳの構成図である。
【図２０】実施形態４に係る読取時のＣＩＳ出力を示す図である。
【発明を実施するための形態】
【０００８】
（実施形態１）
以下、本発明を実施するための形態について図面を用いて説明する。なお、この実施の形態で用いる装置の各構成要素の相対配置、装置形状等は、あくまで例示であり、それらのみに限定するものではない。
【０００９】
図１は、本実施形態における画像読取装置の一例となるプリンタの概略構成図である。なお、図１では、読取機能及び印刷機能を有するプリンタを例に挙げて説明するが、画像読取装置は、これに限定されず、画像読取装置のみから構成されるものであってもよいし、さらにＦＡＸ機能等を備える複合装置であってもよい。
【００１０】
図１に示すように、プリンタは、記録制御回路５０９と、ＡＳＩＣ５１０と、ＲＯＭ５１２と、ＲＡＭ５１３と、ＥＥＰＲＯＭ５１４と、メモリカード５１５と、操作部５１６と、Ｉ／Ｆ５１７と、Ｉ／Ｆ５１９とを有し、それぞれがシステムバスで接続されている。
【００１１】
ＡＳＩＣ５１０は、ＣＰＵ５１１と、読取制御部５１０ａと、を含み、各部の動作を全体的に制御する。ＣＰＵ５１１は、マイクロプロセッサ（マイクロコンピュータ）形態の中央演算処理部であり、プログラムの実行やハードウェアの起動によりプリンタ全体の動作を制御する。読取制御部５１０ａは、ＣＩＳ（Ｃｏｎｔａｃｔ  Ｉｍａｇｅ  Ｓｅｎｓｏｒ）などのイメージセンサや、後述するＡＦＥ部の駆動の制御を行う。
【００１２】
ＲＯＭ５１２は、ＡＳＩＣ５１０が実行する処理手順に対応したプログラムを記憶する。ＲＡＭ５１３は、ＣＰＵ５１１のワークエリアとして用いられたり、ＡＳＩＣ５１０が処理手順を実行するためのパラメータや画像データを一時保存したりする。ＥＥＰＲＯＭ５１４は、プリンタの電源オフ時にも記録ヘッド５０１の状態を保存する。メモリカード５１５は、デジタルカメラ等で撮影した画像データなどを保存する。
【００１３】
操作部５１６は、ユーザが種々の操作を行うためのものであり、例えば、ハードキーや、ユーザに種々の情報を提示（通知）するための表示部などを含む。表示部としては、例えば、タッチパネルからなるものが挙げられる。また、音声発生器等を備え、音響情報に基づく音響（ブザー、音声等）を出力することによっても行うことができるようにしてもよい。
【００１４】
さらに、インタフェース（Ｉ／Ｆ）５１７、インタフェース（Ｉ／Ｆ）５１９は、外部装置とのインタフェース（Ｉ／Ｆ）である。インタフェース５１７を介して、例えば、パーソナルコンピュータ（ＰＣ）５１８が接続される。また、例えば、インタフェース５１９を介して、デジタルカメラ、光ディスク等の外部装置５２０が接続される。インタフェース５１７やインタフェース５１９を介して、プリンタと外部装置との間で画像データの入出力を行うことができる。
【００１５】
プリンタは、さらに、記録ヘッド５０１と、記録ヘッド制御回路５０２と、スキャナユニット５０３を有する。記録ヘッド制御回路５０２とスキャナユニット５０３は、ＡＳＩＣに接続されている。ここで、記録部は、記録ヘッドを含み、記録動作を行う部分であり、読取部とは、スキャナユニットを含み、読取動作を行う部分である。
【００１６】
記録ヘッド制御回路５０２は、記録ヘッド５０１を電気的に制御し、画像データに基づいてインクを吐出させるための駆動パルスを生成する。スキャナユニット５０３は、画像を読取るいわゆる読取ユニットである。なお、スキャナユニット５０３の構成については、詳細は後述する。
【００１７】
プリンタは、さらに、ヘッドキャリッジモータ５０５と、搬送モータ５０６と、センサ類５０８と有し、これらは記録制御回路５０９に接続されている。機構制御回路５０９は各種モータ及びセンサを制御管理する回路である。
【００１８】
ヘッドキャリッジモータ５０５は、ヘッドキャリッジを移動させるモータである。なお、ヘッドキャリッジは、記録ヘッド５０１と、各色のインクタンクとを搭載し、ヘッドキャリッジを支えるシャフトに沿って搬送方向と直交する方向に移動しながら、インク液滴を記録紙に吐出して記録を行う。なお、本実施形態では、キャリッジを搬送方向と交差する方向に搬送させる記録部を例に挙げて説明したが、記録部は、これに限定されるものではなく、例えば、搬送方向に沿って各色のノズル列を有するラインヘッドを有するものであってもよい。
【００１９】
搬送モータ５０６は、記録媒体を搬送するためのモータである。センサ類５０８は、記録部やスキャナ部の動作状態を監視するためのセンサ類である。図２を用いて、プリンタに含まれる画像読取装置１の構成について説明する。画像読取装置１は、読取部１０と信号処理部２０とを含む。
【００２０】
読取部１０は、上述したスキャナユニット５０１に対応し、ＣＩＳ１００と、駆動部２００とを有する。
【００２１】
ＣＩＳ１００は、導光体１０１と、ＬＥＤ１０２と、センサチップ１０３と、を有する。センサチップ１０３は、受光した光を光電変換して、変換した電荷を電気信号として出力する。本実施形態に係るセンサチップ１０３は、ＣＩＳ１００に主走査方向に複数個並べられており、この複数個で１ラインを読み取る構成とする。このように画素の出力を複数系統に分けることにより、読取を高速化することができる。また、本実施形態では、ＣＩＳ１００は、Ａ３サイズで主走査最大解像度は１２００ｄｐｉのものを使用する。
【００２２】
ＣＩＳ１００では、導光体１０１を介してＬＥＤ１０２を原稿面に光を照射し、原稿面から反射した光をセンサチップ１０３のフォトダイオードで光電変換をし、変換された電気信号を画像信号として、信号処理部２０へ出力する。
【００２３】
駆動部２００は、モータ２０１と、エンコーダ２０２とを有する。モータ２０１は、スキャナユニット５０３を搭載するスキャナキャリッジを移動させるスキャナキャリッジモータである。また、エンコーダ２０２は、モータ２０１の回転速度及び回転方向を検出するセンサであり、本実施形態では、光学式のエンコーダとする。
【００２４】
フラットベット式の画像読取装置１の場合、フラットベット式であり、ＣＩＳ１００と駆動部２００を１つのスキャナユニットとして構成し、モータ２０１の回転を利用してＣＩＳ１００をシートに対して所定の方向に搬送する。なお、モータ２０１の回転速度及び回転方向は、エンコーダ２０２を用いて制御する。一方、ＡＤＦ式の画像読取装置１の場合、ＣＩＳ１００を固定して原稿を所定の方向に搬送する。また、ＡＤＦ式では、２つのＣＩＳを対向して配置することで、原稿の両面を同時に読み取ることも可能である。なお、本実施形態では、原稿基準をＣＩＳの左端に合わせるフラッドベッド式の画像読取装置とする。
【００２５】
信号処理部２０は、ＡＦＥ部２１と、画像処理部２２と、出力制御部２３と読取制御部２４とを含み、本実施形態では、図１のＡＳＩＣ５１０の一部である。なお、読取制御部２４は、図１の読取制御部５１０ａに対応する。
【００２６】
ＡＦＥ部２１は、読取部１０から出力された画素データを画素毎にサンプリングし、サンプリングした画素データをディジタル信号に変換する。画像処理部２２は、ＡＦＥ部２１で変換された画素データを画像処理する。出力制御部２３は、画像処理部２２で画像処理された画像信号を、画像ファイルまたは印刷物として出力制御を行う。
【００２７】
読取制御部２４は、読取部１０及び信号処理部２０を制御し、画像読取装置１の全体を制御する。読取制御部２４は、具体的には、ＬＥＤ１０２の点灯制御とセンサチップ１０３の読取制御、モータ２０１とエンコーダ２０２の駆動制御、ＡＦＥ部２１の制御、画像処理部２２の制御、出力制御部２３の制御を行う。読取制御部２４は、原稿サイズや解像度等の読取モードに応じて、これらの信号を制御する。読取モードの指定は、ユーザが操作部５１６で設定する。また、原稿サイズの指定は、ユーザが操作部５１６で設定してもよいし、画像読取装置１が紙幅検知センサで自動検知するようにしてもよい。
【００２８】
信号処理部２０は、１チップまたは複数チップのＡＳＩＣ５１０又はＦＰＧＡで構成することができる。また、本実施形態では、ＡＦＥ部２１は、信号処理部２０が有するものとしたが、これに限定されず、読取部１０に設けてもよい。ＡＦＥ部２１を読取部１０に設けた場合、信号処理部２０にＬＶＤＳでディジタル信号を転送することにより、高速な読取を行うことができる。
【００２９】
図３及び図４を用いて、センサチップ１０３の構成及び動作について説明する。図３は、センサチップ１０３の構成及び動作の説明図である。
【００３０】
図３に示すように、センサチップ１０３は、画素蓄積出力部１１３を備え、画像出力制御部１０８により制御される。
【００３１】
画像出力制御部１０８は、原稿サイズ認識部１１０と、原稿エリア認識部１１２と、センサチップスタートパルスＴｉをトリガとしてカウントを開始するカウンタＴｉ１０９と、ラインスタートパルスＴＲをトリガとしてカウントを開始するカウンタＴＲ１１１と、を有する。なお、図３において、ＴＲはラインスタートパルス、ＣＫはマスタクロック、Ｅｎは原稿エリア信号、Ｔｉはセンサチップスタートパルス、Ｔｏはセンサチップ終了パルスである。
【００３２】
原稿サイズ認識部１１０は、ラインスタートパルス（ＴＲ）のＨｉｇｈ区間のマスタクロック（ＣＫ）のカウント数、すなわち、ラインスタートパルスのパルス幅により、センサチップ１０３に原稿サイズ（本実施形態では、原稿幅）及び解像度を認識（特定）する。例えば、カウント数が２クロックならＡ３／３００ｄｐｉ、３クロックならＡ３／６００ｄｐｉ、４クロックならＡ３／１２００ｄｐｉ、５クロックならＡ４／３００ｄｐｉ、６クロックならＡ４／６００ｄｐｉ、７クロックならＡ４／１２００ｄｐｉのモードで読取を行う。詳細動作としては、ラインスタートパルス（ＴＲ）の立ち上がりタイミングでカウンタＴＲ１１１のカウントが開始され、ラインスタートパルス（ＴＲ）の立下り時のカウント値により、原稿サイズと解像度を認識する。
【００３３】
原稿エリア認識部１１２は、原稿エリア信号（Ｅｎ）がＨｉｇｈのとき、センサチップ１０３はＡ３及びＡ４原稿の読取領域内であることを認識する、すなわち、Ａ３及びＡ４原稿の読取範囲内に配置されていると判定する。Ｌｏｗならセンサチップ１０３は、Ａ３原稿の読取領域内且つＡ４原稿の読取領域外であると認識する、すなわち、Ａ３原稿の読取範囲内且つＡ４原稿の読取範囲外に配置されていると判定する。
【００３４】
画素出力制御部１０８は、認識された原稿サイズ情報と原稿エリア情報により、センサチップスタートパルス（Ｔｉ）のスルー／マスクを制御するようなロジック回路で構成される。本実施形態に係る画素出力制御部１０８は、センサチップスタートパルス（Ｔｉ）のスルー／マスクを制御することにより、画素信号の出力を制御する信号制御手段である。なお、スルー／マスクの制御については後述する。
【００３５】
画素蓄積出力部１１３は、蓄積部１０４と、フォトダイオード１０５と、スイッチングゲート１０６と、を有する。フォトダイオード１０５は、ライン状に配置した複数の光電変換素子を有し、受光した光を光電変換する。蓄積部１０４は、フォトダイオード１０５と平行に配列され、信号電荷を蓄積する複数の電荷蓄積素子を有する。スイッチングゲート１０６は、蓄積部１０４で蓄積された電荷を保持し、保持した電荷を出力回路（Ａｍｐ）１０７に順次転送する。
【００３６】
出力回路１０７は、転送された電荷を電圧に変換し、ＡＦＥ部２１へ出力する。図４に、本実施形態に係るセンサチップ１０３の制御処理フローを示す。図４のフローチャートは、ＣＰＵ５１１が、ＲＯＭ５１２に格納されている制御プログラムをＲＡＭ５１３にロードし、それを実行することにより行われる処理の流れを示す。
【００３７】
まず、画像読取装置１のパワースイッチが押下されると、画像読取装置１が起動する（Ｓ１０１）。
【００３８】
画像読み取り装置１が起動したら、操作部５１６又は外部装置５２０やＰＣ５１８からのユーザのモード指示に基づいて、解像度、原稿サイズ、スキャン／コピー等の読取モード指定し（Ｓ１０２）、読取を開始させる（Ｓ１０３）。読取制御部２４からＴＲが入力されたら（Ｓ１０４）、蓄積部１０４に溜まっている電荷をリセットしてから、フォトダイオード１０５の受光により蓄積部１０４への蓄積を開始する（Ｓ１０５）。また、同時に、カウンタＴＲ１１１は、ＴＲ入力時に読取制御部２４から入力されるマスタクロックＣＫのカウントを開始する（Ｓ１０６）。
【００３９】
ＴｉがＬｏｗか判定し（Ｓ１０７）、ＴｉがＬｏｗであれば（Ｓ１０７でＹｅｓ）、センサチップ１０３は各出力系統の先頭チップではないため、Ｓ１０８〜Ｓ１１６の処理を行い、ＴｉがＬｏｗでなければ（Ｓ１０７でＮｏ）、Ｓ１１７へ進む。
【００４０】
ＴＲが立ち下がると（Ｓ１０８）、画素出力制御部１０８に備えられる原稿サイズ認識部１１０は、カウンタＴＲ１１１のカウント値により、センサチップ１０３に原稿サイズと解像度を認識させる（Ｓ１０９）。例えば、カウント数が２クロックならＡ３／３００ｄｐｉ、３クロックならＡ３／６００ｄｐｉ、４クロックならＡ３／１２００ｄｐｉ、５クロックならＡ４／３００ｄｐｉ、６クロックならＡ４／６００ｄｐｉ、７クロックならＡ４／１２００ｄｐｉのモードと認識する。そして、Ｓ１１０へ進む。
【００４１】
Ｓ１１０で、センサチップ１０３の前段のセンサチップ１０３の画素出力が終了したとき出力されるＴｏをセンサチップ１０３の画素出力制御部１０８でＴｉとして入力される。このとき、センサチップ１０３が読取エリア内か判定する（Ｓ１１０）。原稿エリア認識部１１２は、原稿エリア信号ＥｎがＨｉｇｈである場合、センサチップ１０３はＡ３及びＡ４原稿の読取領域であることを認識する。一方、原稿エリア信号ＥｎがＬｏｗである場合、センサチップ１０３はＡ３原稿の読取領域且つＡ４原稿の読取領域外であることを認識する。
【００４２】
画素出力制御部１０８により、センサチップ１０３が読取エリア内であると判定された場合（Ｓ１１０でＹｅｓ）、Ｔｉは画素出力制御部１０８をスルーし画素蓄積出力部１１３に入力され（Ｓ１１１）、カウンタＴｉが読取制御部２４から入力されるマスタクロックＣＫのカウントを開始し（Ｓ１１２）、画素出力も開始される（Ｓ１１３）。センサチップ１個分のカウントが終了したら（Ｓ１１４）、画素出力も終了するため、画素出力制御部１０８はＴｏを出力する（Ｓ１１５）。
【００４３】
読取エリア外であると判定された場合（Ｓ１１０でＮｏ）、画素出力制御部１０８でＴｉはマスクされ（Ｓ１１６）、画素蓄積出力制御部１１３にＴｉは入力されないため、画素出力はマスクされる。
【００４４】
ＴｉがＨｉｇｈである場合（Ｓ１０７でＮｏ）、センサチップ１０３は各出力系統の先頭チップである（実施形態１〜４において先頭チップはＴｉ端子をＶＤＤでプルアップしている）ため、Ｓ１１７〜Ｓ１２２の処理を行う。まず、カウンタＴｉ１１１がマスタクロックＣＫのカウントを開始し（Ｓ１１７）、画素出力を開始する（Ｓ１１８）。ＴＲが立ち下がると（Ｓ１１９）、画素出力制御部１０８に備えられる原稿サイズ認識部１１０は、カウンタＴＲ１１１のカウント値により、センサチップ１０３に原稿サイズと解像度を認識させる（Ｓ１２０）。その後は、センサチップ１個分のカウントが終了したら（Ｓ１１４）、画素出力も終了するため、画素出力制御部１０８はＴｏを出力する（Ｓ１１５）。図４は、センサチップ１０３のタイミングチャートである。図４（ａ）は、各出力系統において先頭に出力されるセンサチップ１０３のタイミングチャートであり、図４（ｂ）は、各出力系統において２番目に出力されるセンサチップ１０３のタイミングチャートである。なお、タイミングチャートにおいて原稿サイズはＡ３、解像度は６００ｄｐｉとする。
【００４５】
まず、読取制御部２４からラインスタートパルス（ＴＲ）をＣＩＳ１００が有する全てのセンサチップ１０３へ入力する。ラインスタートパルスＴＲは１ライン読み取る毎に入力する。ＣＩＳ１００の全てのセンサチップ１０３は、ラインスタートパルスＴＲが立ち上がったとき、蓄積部１０４に溜まっている前ラインの電荷をスイッチングゲート１０６へ転送して蓄積部１０４をリセットし、フォトダイオード１０５の受光と蓄積部１０４への電荷蓄積を開始する（ｔ１０）。なお、電荷の蓄積は、次ラインのラインスタートパルスＴＲが入力される（ｔ１４）まで行う。
【００４６】
センサチップ１０３は、センサチップスタートパルスＴｉをトリガに、スイッチングゲート１０６に保持されている前ラインの画素を出力回路１０７に順次転送する。図５（ａ）の先頭センサチップは、ＴｉをＨｉｇｈにクランプしているため、ＴＲの立ち上がりから画素の出力が開始する（ｔ１０）。同時にカウンタＴｉ１０９が画素カウントを開始し（ｔ１０）、カウント値がセンサチップ１０３の画素数分カウントしたら、画素出力制御部１０８がセンサチップ終了パルスＴｏを出力する（ｔ１２）。ここで、画素カウントは読取制御部２４から入力されるマスタクロックＣＫに同期して行う。また、本実施形態では、６００ｄｐｉの場合は、カウンタＴｉ１０９が４３９カウントしたら、センサチップ終了パルスＴｏを出力する。
【００４７】
このとき、図５（ａ）のセンサチップ１０３のＴｏと図５（ｂ）のセンサチップ１０３のＴｉを電気的に接続していることで、図５（ｂ）のセンサチップにＴｉが入力され、カウンタＴｉ１０９のカウントが開始される（ｔ１２）。カウントＴｉ１０９がセンサチップ１０３の画素数分カウントしたら（６００ｄｐｉの場合４３９カウント）、画素出力制御部１０８がセンサチップ終了パルスＴｏを出力する（ｔ１３）。３番目以降のセンサチップ１０３も同様の処理が順次行われ、全てのセンサチップ１０３の画素出力以降、読取制御部２４からＴＲをセンサチップ１０３に入力することで、次ラインに対し同様の処理が始まる（ｔ１４）。
【００４８】
本実施形態に係るセンサチップ１０３では、画素出力制御部１０８は、Ｔｉ入力時（ｔ１２）、Ｔｉを画像蓄積出力部１１１にスルー又はマスクするような制御を行うロジック回路構成になっており、Ｔｉのスルー／マスクによりスイッチングゲート１０６の画素を出力するか否かが決定される。
【００４９】
上述したように、Ｓ１１０において、原稿サイズ認識部１１０で認識した原稿サイズ情報と、原稿エリア認識部１１２により認識した原稿エリア情報により、画素出力制御部１０８はセンサチップが読取エリア内か読取エリア外か判定する。そして、画素出力制御部１０８は、その判定結果によってＴｉをマスク又はスルーする。
【００５０】
図６を用いて、Ｔｉのスルー／マスク制御について具体的に説明する。原稿サイズ認識部１１０がＡ３原稿と認識した場合、原稿エリア信号（Ｅｎ）の値によらず、Ｔｉは画像出力制御部１０８をスルーし、画素蓄積出力部１１１に入力され、画素信号が出力される。一方、原稿サイズ認識部１０９がＡ４原稿と認識した場合、原稿エリア信号（Ｅｎ）がＨｉｇｈなら（図中：Ｅｎ＝１）、原稿エリア認識部１１０がＡ３及びＡ４原稿の読取領域内であることを認識し、Ｔｉは画像出力制御部１０８をスルーし画素蓄積出力部に入力され、画素信号が出力される。原稿エリア信号（Ｅｎ）がＬｏｗなら（図中：Ｅｎ＝０）、原稿エリア認識部１１０がＡ３原稿の読取領域内且つＡ４原稿の読取領域外であることを認識し、Ｔｉは画像出力制御部１０８でマスクされ画素蓄積出力部に入力しないため、画素信号は出力されない。
【００５１】
図７は、センサチップ１０３を用いたＡ３幅のＣＩＳ構成図である。ここではセンサチップ１０３の配置と接続についてのみ記載し、ＬＥＤ１０２と導光体１０１の記載は割愛する。本実施形態では、ＣＩＳ１００は、有効読取領域が１８．５６２５ｍｍのセンサチップ１０３を１７個、主走査方向に配置している。１７個のセンサチップ１０３を左端からｃｈｉｐ０〜ｃｈｉｐ１６とする。ラインスタートパルス（ＴＲ）は、各センサチップ１０３のＴＲ端子に、マスタクロック（ＣＫ）は各センサチップ１０３のＣＫ端子に入力される。このように、ＣＩＳ１００は、センサチップ１０３を所定方向に複数配置する。
【００５２】
ＣＩＳ１００の出力系統（出力チャンネル）は、Ｖｏｕｔ０〜Ｖｏｕｔ３の４系統を設けており、画素信号がパラレルにＡＦＥ部２１へ出力される。Ｖｏｕｔ０からｃｈｉｐ０、ｃｈｉｐ４、ｃｈｉｐ８、ｃｈｉｐ１２、ｃｈｉｐ１６の順で画素信号を出力できるように、各センサチップ１０３においてＴｏが次段チップのＴｉに接続され、これらのセンサチップ１０３のＶｏをＶｏｕｔ０に接続されている。Ｖｏｕｔ１からｃｈｉｐ１、ｃｈｉｐ５、ｃｈｉｐ９、ｃｈｉｐ１３の順で画素信号を出力できるように、各センサチップ１０３においてＴｏが次段チップのＴｉに接続され、これらのセンサチップ１０３のＶｏをＶｏｕｔ１に接続されている。Ｖｏｕｔ２においては、ｃｈｉｐ２、ｃｈｉｐ６、ｃｈｉｐ１０、ｃｈｉｐ１４、の順で画素信号を出力できるよう、各センサチップ１０３においてＴｏを次段チップのＴｉが接続され、これらのセンサチップ１０３のＶｏをＶｏｕｔ２に接続されている。Ｖｏｕｔ３からｃｈｉｐ３、ｃｈｉｐ７、ｃｈｉｐ１１、ｃｈｉｐ１５の順で画素信号を出力できるように、各センサチップ１０３においてＴｏを次段チップがＴｉに接続され、これらのセンサチップ１０３のＶｏをＶｏｕｔ３に接続されている。各出力系統の最初に画素信号を出力するｃｈｉｐ０、ｃｈｉｐ１、ｃｈｉｐ２、ｃｈｉｐ３は、ＴｉにＶＤＤが接続されている。
【００５３】
このように、ＣＩＳ１００は、センサチップ群に含まれる複数のセンサチップ１０３は、所定数毎に、各センサチップが各出力チャンネルに接続される。言い換えれば、複数のセンサチップ１０３を、センサチップが並ぶ方向（並列方向）において複数のグループに分けて、各グループに含まれるセンサチップは、それぞれ異なる出力チャンネルに接続される。
【００５４】
より具体的には、一の出力チャンネルに対し、出力チャンネル数間隔でセンサチップ１０３が接続される。例えば、本実施形態では、４つの出力チャンネルがあるため、１つの出力チャンネルに対し、センサチップ１０３は４つおきに接続する。
【００５５】
Ａ３及びＡ４読取領域であるｃｈｉｐ０〜ｃｈｉｐ１１の原稿エリア信号（Ｅｎ）をＨｉｇｈとするためＶＤＤを接続し、Ａ３原稿の読取領域且つＡ４原稿の読取領域外であるｃｈｉｐ１２〜ｃｈｉｐ１６の原稿エリア信号（Ｅｎ）をＬｏｗとするためＧＮＤを接続する。なお、原稿エリア信号（Ｅｎ）は、信号処理部２０から制御してもよい。
【００５６】
図８（ａ）に、実施形態１に係る画像読取装置でＡ３原稿を６００ｄｐｉで読み取ったときのＣＩＳ１００の出力を示す。まず、ラインスタートパルス（ＴＲ）を入力する。ラインスタートパルス（ＴＲ）のパルスの長さを６クロック分入力させることで各センサチップ１０３の原稿サイズ認識部１１０は、Ａ３原稿且つ６００ｄｐｉの解像度と認識する。ラインスタートパルス（ＴＲ）が入力されると、ＴｉがＨｉｇｈ固定となっているｃｈｉｐ０、ｃｈｉｐ１、ｃｈｉｐ２、ｃｈｉｐ３の画素信号の出力が開始する。画素信号の出力が終わったらｃｈｉｐ０、ｃｈｉｐ１、ｃｈｉｐ２、ｃｈｉｐ３のＴｏが、それぞれｃｈｉｐ４、ｃｈｉｐ５、ｃｈｉｐ６、ｃｈｉｐ７のＴｉに入力し、ｃｈｉｐ４、ｃｈｉｐ５、ｃｈｉｐ６、ｃｈｉｐ７の画素信号の出力が開始する。画素信号の出力が終わったら、ｃｈｉｐ４、ｃｈｉｐ５、ｃｈｉｐ６、ｃｈｉｐ７のＴｏが、それぞれｃｈｉｐ８、ｃｈｉｐ９、ｃｈｉｐ１０、ｃｈｉｐ１１のＴｉに入力し、ｃｈｉｐ８、ｃｈｉｐ９、ｃｈｉｐ１０、ｃｈｉｐ１１の画素信号の出力が開始する。画素信号の出力が終わったら、ｃｈｉｐ８、ｃｈｉｐ９、ｃｈｉｐ１０、ｃｈｉｐ１１のＴｏがそれぞれｃｈｉｐ１２、ｃｈｉｐ１３、ｃｈｉｐ１４、ｃｈｉｐ１５のＴｉに入力し、ｃｈｉｐ１２、ｃｈｉｐ１３、ｃｈｉｐ１４、ｃｈｉｐ１５の画素信号の出力が開始する。画素信号の出力が終わったら、ｃｈｉｐ１５のＴｏがｃｈｉｐ１６のＴｉに入力し、ｃｈｉｐ１６の画素信号の出力が開始する。ｃｈｉｐ１６がＶｏｕｔ０から画素信号の出力をしている間は、Ｖｏｕｔ１、Ｖｏｕｔ２、Ｖｏｕｔ３はダミーの値を出力する。ｃｈｉｐ１６の画素信号の出力が終わり、ラインスタートパルス（ＴＲ）を入力すると、次ラインの画素出力が開始される。
【００５７】
図８（ｂ）に、実施形態１に係る画像読取装置でＡ４原稿を６００ｄｐｉで読み取ったときのＣＩＳ１００の出力を示す。まず、ラインスタートパルス（ＴＲ）を入力する。ラインスタートパルス（ＴＲ）のパルスの長さを３クロック分入力させることで各センサチップ１０３の原稿サイズ認識部１１０は、Ａ４原稿且つ６００ｄｐｉの解像度と認識する。ラインスタートパルス（ＴＲ）が入力されると、ＴｉがＨｉｇｈ固定となっているｃｈｉｐ０、ｃｈｉｐ１、ｃｈｉｐ２、ｃｈｉｐ３の画素信号の出力が開始する。画素信号の出力が終わったらｃｈｉｐ０、ｃｈｉｐ１、ｃｈｉｐ２、ｃｈｉｐ３のＴｏが、それぞれｃｈｉｐ４、ｃｈｉｐ５、ｃｈｉｐ６、ｃｈｉｐ７のＴｉに入力し、ｃｈｉｐ４、ｃｈｉｐ５、ｃｈｉｐ６、ｃｈｉｐ７の画素信号の出力が開始する。画素信号の出力が終わったら、ｃｈｉｐ４、ｃｈｉｐ５、ｃｈｉｐ６、ｃｈｉｐ７のＴｏがそれぞれｃｈｉｐ８、ｃｈｉｐ９、ｃｈｉｐ１０、ｃｈｉｐ１１のＴｉに入力し、ｃｈｉｐ８、ｃｈｉｐ９、ｃｈｉｐ１０、ｃｈｉｐ１１の画素信号の出力が開始する。画素信号の出力が終わったら、ｃｈｉｐ８、ｃｈｉｐ９、ｃｈｉｐ１０、ｃｈｉｐ１１のＴｏがそれぞれｃｈｉｐ１２、ｃｈｉｐ１３、ｃｈｉｐ１４、ｃｈｉｐ１５のＴｉに入力される。しかしながら、これらのＴｉは、センサチップ１０３の画像出力制御部１０８によりマスクされる。その結果、ｃｈｉｐ１２、ｃｈｉｐ１３、ｃｈｉｐ１４、ｃｈｉｐ１５の画素信号は出力されない。そのため、ｃｈｉｐ８、ｃｈｉｐ９、ｃｈｉｐ１０、ｃｈｉｐ１１の画素信号の出力が終わったところでラインスタートパルス（ＴＲ）を入力すれば、ｃｈｉｐ１２、ｃｈｉｐ１３、ｃｈｉｐ１４、ｃｈｉｐ１５の出力と衝突することなく、次ラインのｃｈｉｐ０、ｃｈｉｐ１、ｃｈｉｐ２、ｃｈｉｐ３の画素信号を出力できる。これにより、Ａ４原稿は、Ａ３原稿読取よりもラインタイムを短くすることができる。
【００５８】
本実施形態では、上述したように、原稿幅の範囲外に対応するセンサチップの画素信号の出力を抑制し、ラインスタートパルス（ＴＲ）の間隔を縮めるように変更することにより、原稿の読取に必要はセンサチップのみから画素信号を出力することができる。なお、本実施形態では、読取領域外のセンサチップにおいて画素信号の出力をマスクすることにより、次のラインの画素信号が出力されても、これらの画素信号の出力と衝突することがない。
【００５９】
本実施形態では、各出力チャンネルにおいて、センサチップ１０３を離散的に接続することで、読取範囲外のセンサチップ１０３をラインの最後に出力することができる。そして、それらの読取範囲外のセンサチップ１０３から画素を出力させないことにより、ＣＩＳ１００の読取可能なサイズより狭い原稿を読み取るときに、１ラインあたりの読取時間を従来の構成よりも短縮できる。したがって、ＣＩＳ１００の読取可能なサイズより狭い原稿を読み取るとき、ＣＩＳ１００の読取可能な最大サイズの原稿を読み取るときと比較して、原稿全体の読取速度も向上することができる。
【００６０】
以上より、幅の広いセンサチップ（例えば、Ａ３幅のセンサチップ）を備える構成としても、幅の狭い原稿（例えば、Ａ４幅の原稿）を読取る場合、読取速度を早くすることができる。すなわち、原稿幅と同程度のセンサチップを備える読取装置と同等の読取速度とすることができる。（実施形態２）
図９〜１２を用いて、実施形態２について説明する。なお、センサチップの画素出力制御部の構成以外は実施形態１と同様であるため、実施形態１と重複する説明は省略する。また、実施形態１と同一のものには同一の符号を付す。
【００６１】
図９は、センサチップ１０３Ａの構成を示す図である。センサチップ１０３Ａは、画素出力制御部１０８Ａと、画素蓄積出力部１１３と、を有する。画素蓄積出力部１１３は、実施形態１と同様の構成であるため、説明を省略する。
【００６２】
画素出力制御部１０８Ａは、原稿サイズ認識部１１０Ａと、原稿エリア認識部１１２Ａと、センサチップスタートパルスをカウントするカウンタＴｉ１０９と、ラインスタートパルスＴＲをカウントするカウンタＴＲ１１１と、を有する。
【００６３】
原稿サイズ認識部１１０Ａは、実施形態１と同様に、ラインスタートパルス（ＴＲ）のＨｉｇｈ区間のマスタクロック（ＣＫ）のカウント数により、センサチップ１０３に原稿サイズと解像度を認識させている。本実施形態では、実施形態１とは異なり、さらに、原稿サイズＡ５が認識できる。例えば、カウント数が２クロックならＡ３／３００ｄｐｉ、３クロックならＡ３／６００ｄｐｉ、４クロックならＡ３／１２００ｄｐｉ、５クロックならＡ４／３００ｄｐｉ、６クロックならＡ４／６００ｄｐｉ、７クロックならＡ４／１２００ｄｐｉとする。さらに、８クロックならＡ５／３００ｄｐｉ、９クロックならＡ５／６００ｄｐｉ、１０クロックならＡ５／１２００ｄｐｉのモードで読取を行う。
【００６４】
原稿エリア認識部１１２Ａは、実施形態１よりもエリア認識のケースを増やすため、原稿エリア信号を（ＥｎＡ、ＥｎＢ）の２系統に増やしている。例えば、原稿エリア信号（ＥｎＡ、ＥｎＢ）が（Ｈｉｇｈ、Ｈｉｇｈ）ならセンサチップ１０３Ａは、Ａ３、Ａ４、Ａ５原稿の読取領域内であることを認識する。原稿エリア信号（ＥｎＡ、ＥｎＢ）が（Ｈｉｇｈ、Ｌｏｗ）ならセンサチップ１０３ＡはＡ３原稿の読取領域内且つＡ４原稿の読取領域内且つＡ５原稿の読取領域外であることを認識する。また、原稿エリア信号（ＥｎＡ、ＥｎＢ）が（Ｌｏｗ、Ｌｏｗ）ならセンサチップ１０３ＡはＡ３原稿の読取領域内且つＡ４原稿の読取領域外且つＡ５原稿の読取領域外であることを認識する。原稿エリア信号（ＥｎＡ、ＥｎＢ）が（Ｌｏｗ、Ｈｉｇｈ）は、設定対象外とするが、本実施形態では、誤って設定した場合はＴｉ及び画素出力はマスクする構成とした。画素出力制御部１０８は、実施形態１と同様に、認識された原稿サイズ情報と原稿エリア情報により、Ｔｉのスルー／マスクを制御するようなロジック回路で構成される。
【００６５】
図１０は、本実施形態に係るＴｉのスルー／マスク制御の説明図である。
【００６６】
原稿サイズ認識部１１０ＡがＡ３原稿と認識した場合、原稿エリア信号（ＥｎＡ、ＥｎＢ）が（Ｌｏｗ，Ｈｉｇｈ）の場合を除き、チップスタートパルス（Ｔｉ）は、画像出力制御部１０８Ａをスルーし、画素蓄積出力部１１３に入力されるため、画素信号が出力される。
【００６７】
原稿サイズ認識部１１０ＡがＡ４原稿と認識し、原稿エリア信号（ＥｎＡ、ＥｎＢ）が（Ｈｉｇｈ、Ｈｉｇｈ）の場合、原稿エリア認識部１１２ＡがＡ３、Ａ４、Ａ５原稿の読取領域内であることを認識する。このとき、チップスタートパルス（Ｔｉ）は、画像出力制御部１０８Ａをスルーし画素蓄積出力部１１３に入力されるため、画素信号が出力される。原稿エリア信号（ＥｎＡ、ＥｎＢ）が（Ｈｉｇｈ、Ｌｏｗ）の場合、原稿エリア認識部１１２ＡがＡ３、Ａ４原稿の読取領域内且つＡ５原稿の読取領域外であることを認識する。このとき、チップスタートパルス（Ｔｉ）は、画像出力制御部１０８Ａをスルーして画素蓄積出力部１１３に入力されるため、画素信号が出力される。原稿エリア信号（ＥｎＡ、ＥｎＢ）が（Ｌｏｗ、Ｌｏｗ）の場合、原稿エリア認識部１１２ＡがＡ３原稿の読取領域内且つＡ４、Ａ５原稿の読取領域外であることを認識する。このとき、チップスタートパルス（Ｔｉ）は、画像出力制御部１０８Ａでマスクされ画素蓄積出力部１１３に入力しないため、画素信号は出力されない。
【００６８】
原稿サイズ認識部１１０ＡがＡ５原稿と認識した場合、原稿エリア信号（ＥｎＡ、ＥｎＢ）が（Ｈｉｇｈ、Ｈｉｇｈ）の場合、原稿エリア認識部１１２ＡがＡ３、Ａ４、Ａ５原稿の読取領域内であることを認識する。このとき、チップスタートパルス（Ｔｉ）は、画像出力制御部１０８Ａをスルーし画素蓄積出力部１１３に入力されるため、画素信号が出力される。原稿エリア信号（ＥｎＡ、ＥｎＢ）が（Ｈｉｇｈ、Ｌｏｗ）の場合、原稿エリア認識部１１２ＡがＡ３、Ａ４原稿の読取領域内且つＡ５原稿の読取領域外であることを認識する。このとき、チップスタートパルス（Ｔｉ）は画像出力制御部１０８Ａでマスクされ画素蓄積出力部１１３に入力しないため、画素信号は出力されない。原稿エリア信号（ＥｎＡ、ＥｎＢ）が（Ｌｏｗ、Ｌｏｗ）の場合、原稿エリア認識部１１２ＡがＡ３原稿の読取領域内且つＡ４、Ａ５原稿の読取領域外であることを認識する。このとき、チップスタートパルス（Ｔｉ）は、画像出力制御部１０８でマスクされ画素蓄積出力部１１３に入力しないため、画素信号は出力されない。
【００６９】
図１１は、図９に示すセンサチップ１０３Ａを用いたＡ３幅のＣＩＳ構成を示す図である。原稿エリア信号ＥｎＡ、ＥｎＢ以外の接続は、図７と同様であるため、説明を省略する。Ａ３、Ａ４、Ａ５読取領域であるｃｈｉｐ０〜ｃｈｉｐ７の原稿エリア信号（ＥｎＡ、ＥｎＢ）を（Ｈｉｇｈ、Ｈｉｇｈ）とするためそれぞれにＶＤＤを接続し、Ａ３原稿の読取領域且つＡ４原稿の読取領域且つＡ５原稿の読取領域外であるｃｈｉｐ８〜ｃｈｉｐ１１の原稿エリア信号（ＥｎＡ、ＥｎＢ）を（Ｈｉｇｈ、Ｌｏｗ）とするためそれぞれに（ＶＤＤ、ＧＮＤ）を接続する。Ａ３原稿の読取領域且つＡ４原稿の読取領域外且つＡ５原稿の読取領域外であるｃｈｉｐ１２〜ｃｈｉｐ１６の原稿エリア信号（ＥｎＡ、ＥｎＢ）を（Ｌｏｗ、Ｌｏｗ）とするためそれぞれにＧＮＤを接続する。なお、原稿エリア信号ＥｎＡ、ＥｎＢは、信号処理部２０から制御してもよい。また、原稿エリア信号ＥｎＡ、ＥｎＢは１つの端子としてもよい。本実施形態では、ＥｎＡ、ＥｎＢに論理電圧としてＨｉｇｈ／Ｌｏｗの２段階を与えることで、３つの原稿エリアを認識できるものとするが、これに限定されるものではない。例えば、ＥｎＡ、ＥｎＢ端子を共通にして（共通にした端子をＥｎとする）、３．３Ｖ／１．６Ｖ／０Ｖのように３段階の入力を識別するような入力バッファを設ければ、各チップのＥｎの入力電圧を制御することで、３つの原稿エリアを認識することができる。
【００７０】
また、本実施形態におけるＡ３原稿を６００ｄｐｉで読み取ったときのＣＩＳ出力は、図８（ａ）で示した実施形態１におけるＡ３読取時のＣＩＳ出力と同様である。本実施形態におけるＡ４原稿を６００ｄｐｉで読み取ったときのＣＩＳ出力は、図８（ｂ）で示した実施形態１におけるＡ３読取時のＣＩＳ出力と同様である。したがって、これらの説明は省略する。
【００７１】
Ａ５原稿を６００ｄｐｉで読み取ったときのＣＩＳ出力を図１２に示す。まず、ラインスタートパルス（ＴＲ）を入力する。ラインスタートパルス（ＴＲ）のパルスの長さを９クロック分入力させることで各センサチップ１０３Ａの原稿サイズ認識部１１０Ａは、Ａ５原稿且つ６００ｄｐｉの解像度と認識する。ラインスタートパルス（ＴＲ）が入力されると、ＴｉがＨｉｇｈ固定となっているｃｈｉｐ０、ｃｈｉｐ１、ｃｈｉｐ２、ｃｈｉｐ３の画素信号の出力が開始する。画素信号の出力が終わったらｃｈｉｐ０、ｃｈｉｐ１、ｃｈｉｐ２、ｃｈｉｐ３のＴｏが、それぞれｃｈｉｐ４、ｃｈｉｐ５、ｃｈｉｐ６、ｃｈｉｐ７のＴｉに入力し、ｃｈｉｐ４、ｃｈｉｐ５、ｃｈｉｐ６、ｃｈｉｐ７の画素信号の出力が開始する。画素信号の出力が終わったら、ｃｈｉｐ４、ｃｈｉｐ５、ｃｈｉｐ６、ｃｈｉｐ７のＴｏが、それぞれｃｈｉｐ８、ｃｈｉｐ９、ｃｈｉｐ１０、ｃｈｉｐ１１のＴｉに入力されるが、Ｔｉはセンサチップ１０３Ａの画像出力制御部１０８によりマスクされる。その結果、ｃｈｉｐ８、ｃｈｉｐ９、ｃｈｉｐ１０、ｃｈｉｐ１１の画素信号は出力されない。そのため、ｃｈｉｐ８、ｃｈｉｐ９、ｃｈｉｐ１０、ｃｈｉｐ１１の画素信号の出力が終わったところでラインスタートパルス（ＴＲ）を入力すれば、ｃｈｉｐ８、ｃｈｉｐ９、ｃｈｉｐ１０、ｃｈｉｐ１１の出力と衝突することなく、次ラインのｃｈｉｐ０、ｃｈｉｐ１、ｃｈｉｐ２、ｃｈｉｐ３の画素信号を出力できる。そのため、Ａ４原稿読取よりもラインタイムを短くすることができる。
【００７２】
上述したように、Ｅｎの系統数を増やせばより多くの種類の原稿を識別し、読取速度を高速化することができる。なお、本実施形態では、Ｅｎの系統数を２ツとしたが、これに限定されるものではない。
【００７３】
以上より、幅の広いセンサチップ（例えば、Ａ３幅のセンサチップ）を備える構成としても、幅の狭い原稿（例えば、Ａ４幅の原稿やＡ５幅の原稿）を読取る場合、読取速度を早くすることができる。すなわち、原稿幅と同程度のセンサチップを備える読取装置と同等の読取速度とすることができる。
【００７４】
（実施形態３）
図１３〜図１８を用いて、実施形態３について説明する。なお、センサチップの画素出力制御部の構成以外は実施形態１と同様であるため、実施形態１と重複する説明は省略する。また、実施形態１と同一のものには同一の符号を付す。
【００７５】
図１４は、センサチップ１０３Ｂの構成を示す図である。画素出力制御部１０８Ｂ以外は、実施形態１と同様である。
【００７６】
センサチップ１０３Ｂは、画素出力制御部１０８Ｂと、画素蓄積出力部１１３と、を有する。画素蓄積出力部１１３は、実施形態１と同様の構成であるため、説明を省略する。
【００７７】
画素出力制御部１０８Ｂは、原稿サイズ認識部１１０Ｂと、原稿エリア認識部１１２Ｂと、センサチップスタートパルスをカウントするカウンタＴｉ１０９と、ラインスタートパルスＴＲをカウントするカウンタＴＲ１１１と、を有する。
【００７８】
なお、本実施形態において先頭のセンサチップ１０３Ｂの動作は実施形態１と同様であるため説明を省略する。２番目以降のセンサチップ１０３Ｂの動作において、実施形態１と異なる点は、Ｔｉのマスクを行わず、Ｔｏのマスクを行うことである。
【００７９】
本実施形態に係る画素出力制御部１０８Ｂは、原稿サイズ認識部１１０Ｂと原稿エリア認識部１１２Ｂを有し、得られた原稿サイズ情報と原稿エリア情報により、Ｔｏの出力／マスクを制御するようなロジック回路で構成される。本実施形態に係る画素出力制御部１０８は、Ｔｏのスルー／マスクを制御することにより、画素信号の出力を制御する信号制御手段である。
【００８０】
原稿サイズ認識部１１０Ｂは、実施形態１と同様に、ＴＲのＨｉｇｈ区間のマスタクロックＣＫのカウント数により、センサチップ１０３Ｂに原稿サイズと解像度を認識させる。原稿サイズ及び解像度に対応するカウント数も実施形態１と同様である。
【００８１】
原稿エリア認識部１１２Ｂの原稿エリア認識方法は、実施形態１のように原稿エリア信号（Ｅｎ）により認識するのではない。具体的には、ラインスタートパルス（ＴＲ）の入力からスタートパルス（Ｔｉ）の入力までの画素数をカウントし、そのカウント値によりセンサチップ１０３Ｂが読取領域の最終出力チップであるかを認識する。カウント値は２ｃｈｉｐ分の画素数とする。なぜなら、Ａ４の読取にかかるｃｈｉｐ数は、各出力系統で３ｃｈｉｐだからであり（後述する図２０（ａ）を参照）、３番目のセンサチップにＴｉが入力されるタイミングと等価だからである。
【００８２】
図１４に、本実施形態に係るセンサチップ１０３Ｂの制御処理フローを示す。図１４のフローチャートは、ＣＰＵ５１１が、ＲＯＭ５１２に格納されている制御プログラムをＲＡＭ５１３にロードし、それを実行することにより行われる処理の流れを示す。
【００８３】
ここで、Ｓ２０１〜Ｓ２０９は、図４のＳ１０１〜Ｓ１０９と同様であるため説明を省略する。また、Ｓ２１８〜２２１は、図４のＳ１１７〜１２０と同様であるため説明を省略する。
【００８４】
Ｔｉは、画像出力制御部１０８Ｂをスルーし、画素蓄積出力部１１３に入力される（Ｓ２１０）。本実施形態では、実施形態１や２のように、Ｔｉが画素出力制御部１０８でマスクされることはない。Ｔｉ入力されると、そのときのカウンタＴＲ１１１の値がフリップフロップまたは内部メモリに保持される（Ｓ２１１）。
【００８５】
Ｓ２１２〜Ｓ２１４はＳ１１２及びＳ１１４と同様であるため説明を省略する。センサチップ１個分のカウントが終了したら（Ｓ２１４）、最終出力チップか判定する（Ｓ２１５）。最終出力チップである場合（Ｓ２１５でＹｅｓ）、Ｔｏ出力し、最終出力チップではない場合（Ｓ２１５でＮｏ）、Ｔｏをマスクする。すなわち、Ｓ２１１で保持されたカウンタＴｉ１０９のカウント値によって、原稿エリア認識部１１２Ｂが認識する原稿エリア情報と、原稿サイズ認識部１１０Ｂによって認識された原稿サイズ情報を元に、画素出力制御部１０８ＢはＴｏの出力／マスクを制御する。例えば、原稿サイズ認識部１１０Ｂで認識された原稿サイズ情報がＡ４で、３００ｄｐｉのときは、ＴＲの入力からＴｉの入力までのマスタクロック（ＣＫ）のカウント数が４４０であれば、原稿エリア認識部１１２ＢがＡ４原稿の最終出力チップであると認識する。原稿サイズ認識部１１０Ｂで認識された原稿サイズ情報がＡ４で、６００ｄｐｉのときは、カウント数が８７８であれば、原稿エリア認識部１１２ＢがＡ４原稿の最終出力チップであると認識する。原稿サイズ認識部１１０Ｂで認識された原稿サイズ情報がＡ４で、１２００ｄｐｉのときは、カウント数が１７５４であれば（各解像度における２ｃｈｉｐ分の画素数）、原稿エリア認識部１１２ＢがＡ４原稿の最終出力チップであると認識する。このように、各出力系統Ｖｏｕｔ０、Ｖｏｕｔ１、Ｖｏｕｔ２、Ｖｏｕｔ３に接続されているセンサチップ１０３の最終出力チップであることを原稿エリア認識部１２が認識すると、画像出力制御部１０８ＢはそのセンサチップのＴｏ出力をマスクする（Ｓ２１７）。上述したカウント数に該当しなければＴｏは出力される（Ｓ２１６）。また、原稿サイズがＡ３の場合は、カウント数に関わらず、Ｔｏは出力される（Ｓ２１６）。
【００８６】
図１５に、本実施形態に係るセンサチップ１０３のタイミングチャートを示す。図１５（ａ）は、各出力系統において２番目に出力されるセンサチップ１０３Ｂのタイミングチャートであり、図１５（ｂ）は、各出力系統において３番目に出力されるセンサチップ１０３のタイミングチャートである。ここでは、タイミングチャートにおいて原稿サイズはＡ４、解像度は６００ｄｐｉとした。
【００８７】
原稿サイズ認識部１１０ＢがＡ３原稿と認識した場合（ｔ３１）、カウントＴＲ１１１のカウント値によらず、センサチップ１０３ＢのＴｏは出力される（図１５（ａ）：ｔ３３、図１５（ｂ）：ｔ３４）。原稿サイズ認識部１１０ＢがＡ４原稿と認識した場合（ｔ３１）、カウントＴＲ１１１のカウント値が２ｃｈｉｐ分の画素数である場合（ｔ３３）、センサチップ１０３のＴｏはマスクされる（ｔ３４）。なお、２ｃｈｉｐ分の画素数とは、３００ｄｐｉ：４４０カウント、６００ｄｐｉ：８７８カウント、１２００ｄｐｉ：１７５４カウントである。
【００８８】
Ｔｏがマスクされると次のセンサチップ１０３ＢにＴｉが入力されないため、画素は出力されない。原稿サイズ認識部１１０ＢがＡ４原稿と認識した場合（ｔ３１）、カウントＴＲ１１１のカウント値が２ｃｈｉｐ分の画素数でない場合（ｔ３２）、センサチップ１０３ＢのＴｏは出力される（ｔ３３）。
【００８９】
図１６は、本実施形態に係るＴｏのスルー／マスク制御の説明図である。原稿サイズ認識部１１０ＢがＡ３原稿と認識すれば、Ｔｏは画像出力制御部１０８Ｂをスルーし画素蓄積出力部１１３に入力され、画素信号が出力される。原稿サイズ認識部１１０ＢがＡ４原稿と認識し、カウントＴＲ１１１のカウント値が２ｃｈｉｐ分の画素数である場合、Ｔｏは画像出力制御部１０８Ｂでマスクされ、画素蓄積出力部１１３に入力しないため、画素信号は出力されない。原稿サイズ認識部１１０ＢがＡ４原稿と認識し、カウントＴＲ１１１のカウント値が２ｃｈｉｐ分の画素数でない場合、Ｔｏは画像出力制御部１０８Ｂをスルーし画素蓄積出力部１１３に入力され、次のｃｈｉｐの画素信号が出力される。図１３のセンサチップ１０３を用いたＡ３幅のＣＩＳ構成を図１７に示す。原稿エリア信号（Ｅｎ）が削除されている以外は、図７と同様の接続であるため、説明を省略する。本実施形態におけるＡ３原稿を６００ｄｐｉで読み取ったときのＣＩＳ出力は、実施形態１において図８（ａ）を用いて説明したＡ３読取時のＣＩＳ出力と同様であるため説明を省略する。
【００９０】
図１８に、本実施形態におけるＡ４原稿を６００ｄｐｉで読み取ったときのＣＩＳ出力を示す。まず、ラインスタートパルス（ＴＲ）を入力する。ラインスタートパルス（ＴＲ）のパルスの長さを３クロック分入力させることで各センサチップ１０３Ｂの原稿サイズ認識部１１０Ｂは、Ａ４原稿且つ６００ｄｐｉの解像度と認識する。ラインスタートパルス（ＴＲ）が入力されると、ＴｉがＨｉｇｈ固定となっているｃｈｉｐ０、ｃｈｉｐ１、ｃｈｉｐ２、ｃｈｉｐ３の画素信号の出力が開始する。画素信号の出力が終わったらｃｈｉｐ０、ｃｈｉｐ１、ｃｈｉｐ２、ｃｈｉｐ３のＴｏを、それぞれｃｈｉｐ４、ｃｈｉｐ５、ｃｈｉｐ６、ｃｈｉｐ７のＴｉに入力し、ｃｈｉｐ４、ｃｈｉｐ５、ｃｈｉｐ６、ｃｈｉｐ７の画素信号の出力が開始する。画素信号の出力が終わったら、ｃｈｉｐ４、ｃｈｉｐ５、ｃｈｉｐ６、ｃｈｉｐ７のＴｏを、それぞれｃｈｉｐ８、ｃｈｉｐ９、ｃｈｉｐ１０、ｃｈｉｐ１１のＴｉに入力し、ｃｈｉｐ８、ｃｈｉｐ９、ｃｈｉｐ１０、ｃｈｉｐ１１の画素信号の出力が開始する。ｃｈｉｐ８、ｃｈｉｐ９、ｃｈｉｐ１０、ｃｈｉｐ１１のＴｉの入力タイミングは、ＴＲの入力から８７８クロック（２ｃｈｉｐ分の画素数）であるため、センサチップ１０３Ｂの原稿エリア認識部１１０Ｂにより、各出力系統におけるＡ４読取の最終チップであることが認識される。したがって、画素信号の出力が終わっても、ｃｈｉｐ８、ｃｈｉｐ９、ｃｈｉｐ１０、ｃｈｉｐ１１のＴｏは、ｃｈｉｐ１２、ｃｈｉｐ１３、ｃｈｉｐ１４、ｃｈｉｐ１５のＴｉに入力されない。その結果、ｃｈｉｐ１２、ｃｈｉｐ１３、ｃｈｉｐ１４、ｃｈｉｐ１５の画素信号は出力されない。そのため、ｃｈｉｐ８、ｃｈｉｐ９、ｃｈｉｐ１０、ｃｈｉｐ１１の画素信号の出力が終わったところでラインスタートパルス（ＴＲ）を入力すれば、ｃｈｉｐ１２、ｃｈｉｐ１３、ｃｈｉｐ１４、ｃｈｉｐ１５の出力と衝突することなく、次ラインのｃｈｉｐ０、ｃｈｉｐ１、ｃｈｉｐ２、ｃｈｉｐ３の画素信号を出力できる。そのため、Ａ３原稿読取よりもラインタイムを短くすることができる。
【００９１】
以上より、幅の広いセンサチップ（例えば、Ａ３幅のセンサチップ）を備える構成としても、幅の狭い原稿（例えば、Ａ４幅の原稿）を読取る場合、読取速度を早くすることができる。すなわち、原稿幅と同程度のセンサチップを備える読取装置と同等の読取速度とすることができる。
【００９２】
本実施形態では、原稿エリア認識部１１２に入力されるＥｎ端子を削減することができる。ただし、カウンタＴＲ１１１に必要なマスタクロックＣＫのカウント数の最大値は、実施形態１ではＡ４／１２００ｄｐｉの識別に必要とされるカウント数が７カウントだが、本実施形態では、１２００ｄｐｉの２ｃｈｉｐ分の画素数カウントに必要とされる８７８カウントである。すなわち、実施形態１と比較すると、カウンタＴＲ１１１のビット増分により回路規模が大きくなる。
【００９３】
（実施形態４）
本実施形態では、例えば、ＡＤＦ式のように、原稿基準を中央に合わせる画像読取装置について説明する。
【００９４】
センサチップ１０３の構成は、実施形態３と同様であり、センサチップ１０３のタイミングチャートは、図１５と同様である。原稿エリア認識部１１２は、実施形態３と同様、センサチップ１０３のスタートパルスＴｉが入力したときのカウンタＴＲ１１１のカウント数により、センサチップ１０３が最終出力チップであるかを認識するが、そのカウント数が異なる。例えば、３００ｄｐｉのときは４１４、６００ｄｐｉのときは８２８、１２００ｄｐｉのときは１６５４である。なお、２ｃｈｉｐ分の画素数であることは、実施形態３と同様である。これは、実施形態３とは、センサチップサイズ及び画素数が異なるためである。画素数は、例えば、６００ｄｐｉで４１４画素となる。したがって、Ｔｏが出力するカウンタＴｉ１０９のカウント数も６００ｄｐｉで４１４画素となる。
【００９５】
図１３のセンサチップ１０３を用いたＡ３幅のＣＩＳ構成を図１９に示す。ここではセンサチップ１０３の配置と接続についてのみ記載し、ＬＥＤ１０２と導光体１０１の記載は割愛する。ＣＩＳは有効読取領域が１７．５ｍｍのセンサチップ１０３を１６個、主走査方向に配置している。１６個のセンサチップ１０３を左端からｃｈｉｐ０〜ｃｈｉｐ１５とする。原稿基準位置はｃｈｉｐ７の右端とする。ラインスタートパルス（ＴＲ）は各センサチップ１０３のＴＲ端子に、マスタクロック（ＣＫ）は各センサチップ１０３のＣＫ端子に入力される。ＣＩＳの出力系統は、Ｖｏｕｔ０〜Ｖｏｕｔ３の４系統を設けているため、画素信号がパラレルにＡＦＥ部２１へ出力される。Ｖｏｕｔ０からｃｈｉｐ７、ｃｈｉｐ５、ｃｈｉｐ３、ｃｈｉｐ１の順で画素信号を出力できるように、各センサチップ１０３においてＴｏが次段チップのＴｉに接続され、これらのセンサチップ１０３のＶｏをＶｏｕｔ０に接続されている。Ｖｏｕｔ１からｃｈｉｐ６、ｃｈｉｐ４、ｃｈｉｐ２、ｃｈｉｐ０の順で画素信号を出力できるように、各センサチップ１０３においてＴｏが次段チップのＴｉに接続され、これらのセンサチップ１０３のＶｏをＶｏｕｔ１に接続されている。Ｖｏｕｔ２からｃｈｉｐ８、ｃｈｉｐ１０、ｃｈｉｐ１２、ｃｈｉｐ１４、の順で画素信号を出力できるよう、各センサチップ１０３においてＴｏが次段チップのＴｉに接続され、これらのセンサチップ１０３のＶｏをＶｏｕｔ２に接続されている。Ｖｏｕｔ３からｃｈｉｐ９、ｃｈｉｐ１１、ｃｈｉｐ１３、ｃｈｉｐ１５、の順で画素信号を出力できるように、各センサチップ１０３においてＴｏが次段チップのＴｉに接続され、これらのセンサチップ１０３のＶｏをＶｏｕｔ３に接続されている。各出力系統の最初に画素信号を出力するｃｈｉｐ７、ｃｈｉｐ６、ｃｈｉｐ８、ｃｈｉｐ９においてはＴｉにＶＤＤを接続されている。
【００９６】
図２０（ａ）に、本実施形態においてＡ３原稿を６００ｄｐｉで読み取ったときのＣＩＳ出力を示す。まず、ラインスタートパルス（ＴＲ）を入力する。ラインスタートパルス（ＴＲ）のパルスの長さを６クロック分入力させることで各センサチップ１０３の原稿サイズ認識部１１０は、Ａ３原稿且つ６００ｄｐｉの解像度と認識する。ラインスタートパルス（ＴＲ）が入力されると、ＴｉがＨｉｇｈ固定となっているｃｈｉｐ７、ｃｈｉｐ６、ｃｈｉｐ８、ｃｈｉｐ９の画素信号の出力が開始する。画素信号の出力が終わったらｃｈｉｐ７、ｃｈｉｐ６、ｃｈｉｐ８、ｃｈｉｐ９のＴｏが、ｃｈｉｐ５、ｃｈｉｐ４、ｃｈｉｐ１０、ｃｈｉｐ１１のＴｉに入力され、ｃｈｉｐ５、ｃｈｉｐ４、ｃｈｉｐ１０、ｃｈｉｐ１１の画素信号の出力が開始する。画素信号の出力が終わったら、ｃｈｉｐ５、ｃｈｉｐ４、ｃｈｉｐ１０、ｃｈｉｐ１１のＴｏがｃｈｉｐ３、ｃｈｉｐ２、ｃｈｉｐ１２、ｃｈｉｐ１３のＴｉに入力され、ｃｈｉｐ３、ｃｈｉｐ２、ｃｈｉｐ１２、ｃｈｉｐ１３の画素信号の出力が開始する。画素信号の出力が終わったら、ｃｈｉｐ３、ｃｈｉｐ２、ｃｈｉｐ１２、ｃｈｉｐ１３のＴｏがｃｈｉｐ１、ｃｈｉｐ０、ｃｈｉｐ１４、ｃｈｉｐ１５のＴｉに入力され、ｃｈｉｐ１、ｃｈｉｐ０、ｃｈｉｐ１４、ｃｈｉｐ１５の画素信号の出力が開始する。ｃｈｉｐ１、ｃｈｉｐ０、ｃｈｉｐ１４、ｃｈｉｐ１５の画素信号の出力が終わったら、ラインスタートパルス（ＴＲ）を入力すれば次ラインの画素出力が開始される。
【００９７】
図２０（ｂ）に、本実施形態においてＡ４原稿を６００ｄｐｉで読み取ったときのＣＩＳ出力を示す。まず、ラインスタートパルス（ＴＲ）を入力する。ラインスタートパルス（ＴＲ）のパルスの長さを６クロック分入力させることで各センサチップ１０３の原稿サイズ認識部１１０はＡ４原稿且つ６００ｄｐｉの解像度と認識する。ラインスタートパルス（ＴＲ）が入力されると、ＴｉがＨｉｇｈ固定となっているｃｈｉｐ７、ｃｈｉｐ６、ｃｈｉｐ８、ｃｈｉｐ９の画素信号の出力が開始する。画素信号の出力が終わったらｃｈｉｐ７、ｃｈｉｐ６、ｃｈｉｐ８、ｃｈｉｐ９のＴｏが、ｃｈｉｐ５、ｃｈｉｐ４、ｃｈｉｐ１０、ｃｈｉｐ１１のＴｉに入力され、ｃｈｉｐ５、ｃｈｉｐ４、ｃｈｉｐ１０、ｃｈｉｐ１１の画素信号の出力が開始する。画素信号の出力が終わったら、ｃｈｉｐ５、ｃｈｉｐ４、ｃｈｉｐ１０、ｃｈｉｐ１１のＴｏがｃｈｉｐ３、ｃｈｉｐ２、ｃｈｉｐ１２、ｃｈｉｐ１３のＴｉに入力され、ｃｈｉｐ３、ｃｈｉｐ２、ｃｈｉｐ１２、ｃｈｉｐ１３の画素信号の出力が開始する。ｃｈｉｐ３、ｃｈｉｐ２、ｃｈｉｐ１２、ｃｈｉｐ１３のＴｉの入力タイミングはＴＲの入力から１２００クロックであるため、センサチップ１０３の原稿エリア認識部１１２により、各出力系統におけるＡ４読取の最終チップであることが認識される。画素信号の出力が終わっても、ｃｈｉｐ３、ｃｈｉｐ２、ｃｈｉｐ１２、ｃｈｉｐ１３のＴｏは、ｃｈｉｐ１２、ｃｈｉｐ１３、ｃｈｉｐ１４、ｃｈｉｐ１５のＴｉに入力されない。その結果、ｃｈｉｐ１２、ｃｈｉｐ１３、ｃｈｉｐ１４、ｃｈｉｐ１５の画素信号は出力されない。そのため、ｃｈｉｐ８、ｃｈｉｐ９、ｃｈｉｐ１０、ｃｈｉｐ１１の画素信号の出力が終わったところでラインスタートパルス（ＴＲ）を入力すれば、ｃｈｉｐ１、ｃｈｉｐ０、ｃｈｉｐ１４、ｃｈｉｐ１５の出力と衝突することなく、次ラインのｃｈｉｐ７、ｃｈｉｐ６、ｃｈｉｐ８、ｃｈｉｐ９の画素信号を出力できる。そのため、Ａ３原稿読取よりもラインタイムを短くすることができる。
【００９８】
以上より、幅の広いセンサチップ（例えば、Ａ３幅のセンサチップ）を備える構成としても、幅の狭い原稿（例えば、Ａ４幅の原稿）を読取る場合、読取速度を早くすることができる。すなわち、原稿幅と同程度のセンサチップを備える読取装置と同等の読取速度とすることができる。
【００９９】
本実施形態では、原稿基準をＣＩＳの中央に合わせる画像読取装置で読取速度を高速化することができる。
【０１００】
（他の実施形態）
本発明の基本的構成は上述したものに限定されるものではない。例えば、実施形態４では、原稿基準をＣＩＳの中央に合わせる場合を例に挙げて説明したが、上述したように、ＣＩＳにおけるセンサチップ１０３の接続を変えることで、原稿基準をＣＩＳの右端に合わせることもできる。
【０１０１】
また、上述した実施形態では、Ａ３幅のＣＩＳ１００を有するものとしたが、これに限定されず、他のサイズのＣＩＳを有するものとする場合も、上述した実施形態と同様の構成とし、制御することにより、効果を得ることができる。
【０１０２】
本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア（プログラム）を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）がプログラムを読み出して実行する処理である。また、プログラムは、１つのコンピュータで実行させても、複数のコンピュータを連動させて実行させるようにしてもよい。また、上記した処理の全てをソフトウェアで実現する必要はなく、処理の一部または全部をＡＳＩＣ等のハードウェアで実現するようにしてもよい。また、ＣＰＵも１つのＣＰＵで全ての処理を行うものに限らず、複数のＣＰＵが適宜連携をしながら処理を行うものとしてもよい。
【０１０３】
本発明は上記実施の形態に制限されるものではなく、本発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、本発明の範囲を公にするために以下の請求項を添付する。
【符号の説明】
【０１０４】
１      画像読取装置
１０    読取部
２０    信号処理部
２１    ＡＦＥ部
２２    画像処理部
２３    出力制御部
２４    読取制御部
１００  ＣＩＳ
１０１  導光体
１０２  ＬＥＤ
１０３  センサチップ
１０４  蓄積部
１０５  フォトダイオード
１０６  スイッチングゲート
１０７  出力回路
１０８  画素出力制御部
１０９  カウンタＴｉ
１１０  原稿サイズ認識部
１１１  カウンタＴＲ
１１２  原稿エリア認識部
１１３  画素蓄積出力部
２００  駆動部
２０１  モータ
２０２  エンコーダ
【図１】
2016103476.tif 000003
【図２】
2016103476.tif 000004
【図３】
2016103476.tif 000005
【図４】
2016103476.tif 000006
【図５】
2016103476.tif 000007
【図６】
2016103476.tif 000008
【図７】
2016103476.tif 000009
【図８】
2016103476.tif 000010
【図９】
2016103476.tif 000011
【図１０】
2016103476.tif 000012
【図１１】
2016103476.tif 000013
【図１２】
2016103476.tif 000014
【図１３】
2016103476.tif 000015
【図１４】
2016103476.tif 000016
【図１５】
2016103476.tif 000017
【図１６】
2016103476.tif 000018
【図１７】
2016103476.tif 000019
【図１８】
2016103476.tif 000020
【図１９】
2016103476.tif 000021
【図２０】
2016103476.tif 000022
【手続補正書】
【提出日】平成27年5月25日(2015.5.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
光電変換素子を有するセンサチップを複数配置し、複数の出力チャンネルを介して前記複数のセンサチップから画素信号を出力するイメージセンサと、
前記イメージセンサで読み取る原稿の幅を特定する特定手段と、
イメージセンサから出力する信号を制御する信号制御手段と、
を有し、
前記イメージセンサは、各出力チャンネルに対して、前記出力チャンネルのチャンネル数間隔で異なるセンサチップが接続され、
前記信号制御手段は、前記特定手段により特定された原稿の幅及び前のセンサチップの終了パルスをセンサチップのスタートパルスとして入力するか否かに基づいて、各センサチップから画素信号を出力させるか否かを制御することを特徴とする画像読取装置。
【請求項２】
（削除）
【請求項３】
光電変換素子を有するセンサチップを複数配置し、複数の出力チャンネルを介して前記複数のセンサチップから画素信号を出力するイメージセンサと、
前記イメージセンサで読み取る原稿の幅を特定する特定手段と、
イメージセンサから出力する信号を制御する信号制御手段と、
を有し、
前記イメージセンサは、各出力チャンネルに対して、前記出力チャンネルのチャンネル数間隔で異なるセンサチップが接続され、
前記信号制御手段は、前記特定手段により特定された原稿の幅及びセンサチップの終了パルスを次のセンサチップのスタートパルスとして出力するか否かに基づいて、各センサチップから画素信号を出力させるか否かを制御することを特徴とする画像読取装置。
【請求項４】
前記信号制御手段は、イメージセンサに対するラインスタートパルスのパルス幅を変更することにより、各センサチップの画素信号を出力させるか否かを制御することを特徴とする請求項１に記載の画像読取装置。
【請求項５】
前記センサチップの外部からの信号に基づいて、各センサチップが前記原稿の幅の領域内に配置されたものか判定する判定手段をさらに備えることを特徴とする請求項１に記載の画像読取装置。
【請求項６】
前記信号制御手段は、前記特定手段により特定された原稿の幅及び前記判定手段の判定結果に基づいて、各センサチップから画素信号を出力させるか否かを制御することを特徴とする請求項５に記載の画像読取装置。
【請求項７】
ラインスタートパルスからのカウント数に基づいて、各センサチップが前記原稿の幅の領域内に配置されたものか判定する判定手段をさらに備えることを特徴とする請求項１に記載の画像読取装置。
【請求項８】
前記特定手段は、ラインスタートパルスのパルス幅に基づいて原稿サイズを特定することを特徴とする請求項１に記載の画像読取装置。
【請求項９】
光電変換素子を有するセンサチップを複数個配置し、複数の出力チャンネルを介して前記複数のセンサチップから画素信号を出力するイメージセンサを有する画像読取装置の制御方法であって、
前記イメージセンサで読み取る原稿の幅を特定する特定工程と、
イメージセンサから出力する信号を制御する信号制御工程と、
を有し、
前記イメージセンサは、各出力チャンネルに対して、前記出力チャンネルのチャンネル数間隔で異なるセンサチップが接続され、
前記信号制御工程では、前記特定手段により特定された原稿の幅及び前のセンサチップの終了パルスをセンサチップのスタートパルスとして入力するか否かに基づいて、各センサチップから画素信号を出力させるか否かを制御することを特徴とする制御方法。
【請求項１０】
光電変換素子を有するセンサチップを複数個配置し、複数の出力チャンネルを介して前記複数のセンサチップから画素信号を出力するイメージセンサを有する画像読取装置の制御方法であって、
前記イメージセンサで読み取る原稿の幅を特定する特定工程と、
イメージセンサから出力する信号を制御する信号制御工程と、
を有し、
前記イメージセンサは、各出力チャンネルに対して、前記出力チャンネルのチャンネル数間隔で異なるセンサチップが接続され、
前記信号制御工程では、前記特定手段により特定された原稿の幅及びセンサチップの終了パルスを次のセンサチップのスタートパルスとして出力するか否かに基づいて、各センサチップの画素信号を出力させるか否かを制御することを特徴とする制御方法。
【国際調査報告】
2016103476.tif 000023
2016103476.tif 000024
2016103476.tif 000025
2016103476.tif 000026