(57)【要約】  半導体LSIを搭載した半導体パッケージやプリント基板において、電源・グランド・信号バンプなどの接続状態のテストを製品稼動状態で検査可能な半導体検査用回路を提供する。その解決手段は、経路切替が可能な回路をドライバ/レシーバの入力部に有し、レシーバ回路近傍の経路切替回路の出力を可変終端内蔵電圧波形回路へと伝えることができる機構を持ち、信号バンプ接続状態観測時は一定の直流抵抗を有する終端でDCレベルを観測し、IO電源バンプ接続状態観測時はステップ波を入力してその応答波形を観測することで、バンプの破断状況を製品稼動状態で観測可能とする。
2016170678.tif 000002
【特許請求の範囲】
【請求項１】
第１、および第２の出力回路を有する第１の回路ブロックと、
第１、および第２の入力回路を有する第２の回路ブロックと、
前記第１の出力回路からの出力ピンと前記第１の入力回路への入力ピンを配線で接続し、および前記第２の出力回路からの出力ピンと前記第２の入力回路への入力ピンを配線で接続する配線ブロックとを備え、
前記各出力回路、および前記各入力回路への給電を担う前記第１、および第２の回路ブロックの電源ピン、およびグランドピンが前記配線ブロックの給電用配線、およびグランド用配線と接続され、
前記第２の回路ブロックには、各入力回路の前段に経路切り替え回路と、前記経路切り替え回路にて分岐された経路の先に抵抗切り替え器と、及び前記抵抗切り替え器の抵抗の両端の電圧を観測する電圧観測回路とを有することを特徴とする半導体装置。
【請求項２】
前記第１の出力回路にはHigh固定の論理入力を、及び前記第２の出力回路にはLowからHighへの切り替えのステップ波の論理入力を与えて、前記第１の入力回路の前段の経路切り替え回路により分岐された電源変動波形を前記電圧観測回路で観測して前記電源ピンの接続状態を検査することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１の出力回路にはLow固定の論理入力を、及び前記第２の出力回路にはHighからLowへの切り替えのステップ波の論理入力を与えて、前記第１の入力回路の前段の経路切り替え回路により分岐された電源変動波形を前記電圧観測回路で観測して前記グランドピンの接続状態を検査することを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記第１の出力回路に、Low→High→Lowと遷移させる論理入力で、およびHighの期間はDC抵抗を測定するのに十分な時間（μ秒のオーダー）で固定する論理入力を与えて、前記第１の入力回路の前段の経路切り替え回路により分岐された電源変動波形を前記電圧観測回路で観測して、前記第１の出力回路からの出力ピンと前記第１の入力回路への入力ピンとを接続する配線経路の接続状態を検査することを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記経路切り替え回路は、３個のパストランジスタを使用して、2bitの制御信号で１入力２出力の構成であることを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記電圧観測回路は、多段のレベルシフト回路と、それに繋がる多段のコンパレータと、多段のFF回路と、および多段のシフトレジスタから構成されていることを特徴とする請求項１に記載の半導体装置。
【請求項７】
前記電圧観測回路は、レベルシフト回路と、コンパレータと、およびホールド回路により構成されていることを特徴とする請求項１に記載の半導体装置。
【請求項８】
前記抵抗切り替え器には0.1Ω乃至10Ωの範囲の抵抗と1kΩ以上の抵抗を備え、
前記抵抗切り替え器の抵抗を1kΩ以上の抵抗に切り替えることを特徴とする請求項２に記載の半導体装置。
【請求項９】
前記抵抗切り替え器には0.1Ω乃至10Ωの範囲の抵抗と1kΩ以上の抵抗を備え、
前記抵抗切り替え器の抵抗を0.1Ω乃至10Ωの範囲内で適切な値の抵抗に切り替えることを特徴とする請求項４に記載の半導体装置。
【請求項１０】
第１、および第２の出力回路を有する第１の半導体LSIと、
第１、および第２の入力回路を有する第２の半導体LSIと、
前記第１の出力回路からの出力ピンと前記第１の入力回路への入力ピンを配線で接続し、および前記第２の出力回路からの出力ピンと前記第２の入力回路への入力ピンを配線で接続する配線基板とを備え、
前記各出力回路、および前記各入力回路への給電を担う前記第１、および第２の半導体LSIの電源ピン、およびグランドピンが前記配線基板の給電用配線、およびグランド用配線と接続され、
前記第２の半導体LSIには、各入力回路の前段に経路切り替え回路と、前記経路切り替え回路にて分岐された経路の先に抵抗切り替え器と、及び前記抵抗切り替え器の抵抗の両端の電圧を観測する電圧観測回路とを有することを特徴とするマルチチップモジュール。
【請求項１１】
前記第１の出力回路にはHigh固定の論理入力を、及び前記第２の出力回路にはLowからHighへの切り替えのステップ波の論理入力を与えて、前記第１の入力回路の前段の経路切り替え回路により分岐された電源変動波形を前記電圧観測回路で観測して前記電源ピンの接続状態を検査することを特徴とする請求項１０に記載のマルチチップモジュール。
【請求項１２】
前記第１の出力回路にはLow固定の論理入力を、及び前記第２の出力回路にはHighからLowへの切り替えのステップ波の論理入力を与えて、前記第１の入力回路の前段の経路切り替え回路により分岐された電源変動波形を前記電圧観測回路で観測して前記グランドピンの接続状態を検査することを特徴とする請求項１０に記載のマルチチップモジュール。
【請求項１３】
前記第１の出力回路に、Low→High→Lowと遷移させる論理入力で、およびHighの期間はDC抵抗を測定するのに十分な時間（μ秒のオーダー）で固定する論理入力を与えて、前記第１の入力回路の前段の経路切り替え回路により分岐された電源変動波形を前記電圧観測回路で観測して、前記第１の出力回路からの出力ピンと前記第１の入力回路への入力ピンとを接続する配線経路の接続状態を検査することを特徴とする請求項１０に記載のマルチチップモジュール。
【請求項１４】
前記第２の半導体LSIは、前記配線基板の上に搭載され、
前記第１の半導体LSIは、前記第２の半導体LSIの上に搭載され、
前記第１の出力回路からの出力ピンと前記第１の入力回路への入力ピンとの接続、および前記第２の出力回路からの出力ピンと前記第２の入力回路への入力ピンとの接続を、前記配線基板の配線に替えて、前記第２の半導体LSIの内部に形成されたシリコン管ビアTSVにより行い、
前記第１の半導体LSIの電源ピン、およびグランドピンと、前記配線基板の配線との接続にも、前記第２の半導体LSIの内部に形成されたシリコン貫通ビアTSVを使用することを特徴とする請求項１０に記載のマルチチップモジュール。
【請求項１５】
請求項１乃至９のいずれか１項に記載の半導体装置を有し、
装置出荷時の正常なピン接続状態の電圧量をメモリ等に保存しておくことで、
そのときの値との比較により異常時の状態を判断可能とすることを特徴とする半導体システム。
【請求項１６】
請求項１乃至９のいずれか１項に記載の半導体装置を有し、
検査回路により異常を検出したときに、異常個所や状態をシステムに対してアラームを出す機構を有することを特徴とする半導体システム。
【請求項１７】
請求項１乃至９のいずれか１項に記載の半導体装置を有し、
検査回路により異常を検出した際に、
故障箇所を切り離すか冗長系に切り替えることを特徴とする半導体システム。
【請求項１８】
請求項１０に記載のマルチチップモジュールを有し、
検査プログラムの実行を前記第１の半導体LSIおよび前記第２の半導体LSIの動作アイドル時間を利用して行うことを特徴とする半導体システム。
【請求項１９】
請求項１乃至９のいずれか１項に記載の半導体装置を有し、
検査プログラムの実行を行うための診断制御モードを一定の周期ごとに繰り返す
ことを特徴とする半導体システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、情報機器、インフラ向け制御装置、自動車などに用いられる半導体LSI、半導体LSIパッケージおよびプリント配線基板において、配線経路の接続状態を監視し、異常箇所を特定する技術に関する。
【背景技術】
【０００２】
複数の半導体集積回路チップを一つのパッケージに内蔵するマルチチップモジュールでは、パッケージ内でチップ間を接続する配線が設けられている。この配線に不良が存在すれば、たとえ各チップに不良が存在しなくても、マルチチップモジュールとしては不良品となる。【０００３】
かかる当該配線の不良は、パッケージ全体を対象とするファンクションテストによって検出可能である。しかし、ファンクション不良と配線不良との相互関係を明確にすることは必ずしも容易ではなかった。【０００４】
本技術分野の背景技術として、特開２００８−１２２３３８号公報（特許文献１）がある。この公報には、回路ブロック間の配線の検査法と検査容易化回路について記載されている。その代表図の図２において、検査対象ＩＣ#i＋1の入力保護回路でＶＤＤ側につながるダイオードのカソードにＩＣ外部から信号を印加できるように検査用ピンを設け、検査容易化入力保護回路に変更している。検査時に、検査対象ＩＣ#i＋1の検査用ピンを抵抗Ｒmを介してGNDに接続して、接続対象ＩＣ#iの出力ピンｄに、バウンダリスキャンフリップフロップから故障励起入力「Ｈレベル」を出力させる。検査対象配線(ＩＣ#i＋1のピンｅとＩＣ#iのピンｄの間の配線)にＩＣ#iの電源電圧供給ピンから抵抗Ｒmに向かって検査用ピンへの電流経路に沿って電流が流れる。この電流を測定して、その電流に異常があれば故障と判定している。故障発生箇所の特定も行えるという特長を持っている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−１２２３３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１の検査方法は、回路ブロック間を繋ぐ入出力回路を介して両者を繋ぐ配線部とその先に繋がる回路ブロックの外側に付けた抵抗に静的電流を流し、そのとき抵抗の両端に発生する電圧を測定して配線部の抵抗変化による電圧の変化から故障を判断する。【０００７】
この技術の活用の一例として、DRAM標準化団体であるJEDECで規格化がなされているHBM(High Bandwidth Memory)を搭載したSystem in Package(SiP)を考える。SiPではSiインターポーザに代表される微細配線基板の上にHBMとこれと通信する対象であるLSIを搭載し、インターポーザ内の配線で両者を電気的に接続する。インターポーザ上に搭載されるLSIはマイクロバンプと呼ばれる約20μm径の半田で接続され、これの破断や接続不良が実装上の課題になっている。【０００８】
特許文献１に開示された検査技術は、このマイクロバンプの破断の状況をモニタすることに活用できる。具体的には、マイクロバンプ部の破断が進むとこれの電気抵抗が大きくなるので、静的電流を流したときに外付け抵抗部に発生する電圧を低下させ、破断状況の可視化が可能になる。【０００９】
この方法では検査対象の配線部（マイクロバンプ部）と外付けの電圧観測用の抵抗が直列に接続されていることにより、状態を可視化する。従って、信号配線のように１：１接続している対象には有効であるが、電源・グランドのように１つのピンから多数の経路で多数の対象ピンに接続されている配線部のテストは原理的に難しいという課題があった。【００１０】
例えばHBMの場合、データ信号用の信号ピン51−1〜51−4と電源ピン52−1とグランドピン53−1,53−2は図３のようなバンプ配置が定義されており、そのピン数の比は４：１：２である。従って、信号の数に対して、電源やグランドの数が少ないため、１つでも破断するとその破断部周辺の電源インピーダンスが上がり、入出力回路の電源雑音が悪化することから、電源・グランドピンの状態把握も動作信頼性担保のために重要な要素となっている。また、バンプ接続部はLSIの実装状態や、製品に搭載された稼動時の電流分布が、接続部破断の要因となるため、装置稼動状態における状態モニタが不可欠となる。【００１１】
本発明は、マルチチップモジュールによりSystem in Package(SiP)を構成する半導体LSIパッケージを製品に搭載して、製品稼働時の半導体LSIの動作信頼性を担保するために、半導体LSIへの追加回路を最小限に抑えつつ、信号・電源・グランドピンの電気・物理的な接続状態を装置稼動状態で把握する検査用回路を提供する。
【課題を解決するための手段】
【００１２】
上記課題を解決するために本発明では、半導体装置を、第１、および第２の出力回路を有する第１の回路ブロックと、第１、および第２の入力回路を有する第２の回路ブロックと、前記第１の出力回路からの出力ピンと前記第１の入力回路への入力ピンを配線で接続し、および前記第２の出力回路からの出力ピンと前記第２の入力回路への入力ピンを配線で接続する配線ブロックとを備え、前記各出力回路、および前記各入力回路への給電を担う前記第１、および第２の回路ブロックの電源ピン、およびグランドピンが前記配線ブロックの給電用配線、およびグランド用配線と接続され、前記第２の回路ブロックには、各入力回路の前段に経路切り替え回路と、前記経路切り替え回路にて分岐された経路の先に抵抗切り替え器と、及び前記抵抗切り替え器の抵抗の両端の電圧を観測する電圧観測回路とを有するように構成した。【００１３】
また、上記課題を解決するために本発明では、前記半導体装置において、前記第１の出力回路にはHigh固定の論理入力を、及び前記第２の出力回路にはLowからHighへの切り替えのステップ波の論理入力を与えて、前記第１の入力回路の前段の経路切り替え回路により分岐された電源変動波形を前記電圧観測回路で観測して前記電源ピンの接続状態を検査するように構成した。【００１４】
また、上記課題を解決するために本発明では、前記半導体装置において、前記第１の出力回路に、Low→High→Lowと遷移させる論理入力で、およびHighの期間はDC抵抗を測定するのに十分な時間（μ秒のオーダー）で固定する論理入力を与えて、前記第１の入力回路の前段の経路切り替え回路により分岐された電源変動波形を前記電圧観測回路で観測して、前記第１の出力回路からの出力ピンと前記第１の入力回路への入力ピンとを接続する配線経路の接続状態を検査するように構成した。【００１５】
また、上記課題を解決するために本発明では、マルチチップモジュールを、第１、および第２の出力回路を有する第１の半導体LSIと、第１、および第２の入力回路を有する第２の半導体LSIと、前記第１の出力回路からの出力ピンと前記第１の入力回路への入力ピンを配線で接続し、および前記第２の出力回路からの出力ピンと前記第２の入力回路への入力ピンを配線で接続する配線基板とを備え、前記各出力回路、および前記各入力回路への給電を担う前記第１、および第２の半導体LSIの電源ピン、およびグランドピンが前記配線基板の給電用配線、およびグランド用配線と接続され、前記第２の半導体LSIには、各入力回路の前段に経路切り替え回路と、前記経路切り替え回路にて分岐された経路の先に抵抗切り替え器と、及び前記抵抗切り替え器の抵抗の両端の電圧を観測する電圧観測回路とを有するように構成した。
【発明の効果】
【００１６】
本発明を適用することで、電源・グランド・信号ピンの接続状態を装置稼動状態でモニタする手段を提供する。このような手段は、情報機器、インフラ用制御機器、車載機器など幅広い半導体製品に適用可能である。
【図面の簡単な説明】
【００１７】
【図１】本発明の代表図（第一の実施例）であり、第一の実施例の基本回路構成を表す図である。
【図２】特許文献１に記載の従来技術の一例の回路図である。
【図３】検査対象の半導体LSIのバンプ配置の例である。
【図４】第一の実施例の経路選択回路の一例の回路図である。
【図５】第一の実施例の動作原理のうち、電源・グランドピンの接続状態をモニタする場合の動作説明図である。
【図６】第一の実施例の電源・グランドピンの接続状態モニタ時の電源変動波形の例を示したものである。
【図７】第一の実施例の動作原理のうち、信号ピンの接続状態をモニタする場合の動作説明図である。
【図８】第二の実施例であり、本発明をSiPに活用した場合の構成図である。
【図９】第三の実施例であり、本発明を3D積層LSIに活用した場合の構成図である。
【図１０】第四の実施例であり、本発明を通常の半導体パッケージに活用した場合の構成図である。
【図１１】本発明の基本構成の１つである電圧観測回路の実現例の一つであり、電圧波形情報をデジタル化するための回路である。
【図１２】本発明の基本構成の１つである電圧観測回路の実現例の一つであり、電圧低下量を検出するための回路である。
【発明を実施するための形態】
【００１８】
実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。本発明の思想ないし趣旨から逸脱しない範囲で、その具体的構成を変更し得ることは当業者であれば容易に理解される。
【００１９】
以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、重複する説明は省略することがある。
【００２０】
本明細書等における「第１」、「第２」、「第３」などの表記は、構成要素を識別するために付するものであり、必ずしも、数または順序を限定するものではない。また、構成要素の識別のための番号は文脈毎に用いられ、一つの文脈で用いた番号が、他の文脈で必ずしも同一の構成を示すとは限らない。また、ある番号で識別された構成要素が、他の番号で識別された構成要素の機能を兼ねることを妨げるものではない。
【実施例１】
【００２１】
本発明の実施形態として、第一の実施例における基本回路構成を図１に示す。この実施例の具体例としては、例えば図８に示すように、Siインターポーザ11上に搭載されたDRAM DIE 1と、各種制御を行うASIC DIE 2とを含むSystem in Package(SiP)において、Siインターポーザ11を介した全ての信号接続、及びSiインターポーザ11より供給される電源VDDQとグランド電位VSSQとの接続状態をモニタする回路を提案する。【００２２】
図１では、より広義な表現として、第１の回路ブロック1と第２の回路ブロック2が、配線ブロック11を介して電気的に接続されている構成を示している。第１の回路ブロック1と第２の回路ブロック2への電源供給は配線ブロック11を経由して行われている。本構成では、第１の回路ブロック1に出力回路9−1,9−2、第２の回路ブロック2に入力回路10−1,10−2を備えた片方向通信のケースを記載しているが、両者に入出力回路を有する双方向通信の場合にも同様な構成で実現できる。また、この図では簡単のため２本の信号系を代表して記載（図３に示すバンプ配置の例において、54で示す４個のバンプの配列を切り出したものに相当する。）しているが、これより多くの信号系があっても同様な構成で実現できる。【００２３】
次に、本実施例の特徴を図１を用いて説明する。まず、経路切り替え回路7−1,7−2
が入力回路10−1,10−2の前段に配置されている。経路切り替え回路7−1,7−2は、図中左側(第１の回路ブロック1)からの入力に対して、レシーバ回路10−1,10−2への出力経路と抵抗切り替え器6への出力経路を制御回路8からの入力にて切り替えられる機能を有する。また、抵抗切り替え器6には、その抵抗の両端の電圧をモニタするための電圧観測回路5を有する。
第１の回路ブロック1には、出力回路9−1,9−2以外の全ての回路を内部回路として纏めて記載している。また、第２の回路ブロック2には、入力回路10−1,10−2の後に接続される内部回路は省略して記載していない。【００２４】
経路切り替え回路7−1,7−2の構成例を図４に示す。この回路では図４(Ａ)に外部仕様を示す通り１入力２出力の構成となっており、外部からの制御信号やクロックでその経路と切り替えのタイミングを制御する。図４(Ｂ)の構成ではパストランジスタ30−1〜30−3を用いて、2bitの制御信号で経路や入出力可否を制御する。【００２５】
次に、図１の回路構成を用いて、電源・グランド接続端子の接続状況を判定するための手段について図５を用いて説明する。ここでは、電源バンプ42の破断状況を観測することを想定した手順を示す。【００２６】
動作手順は以下の４つのステップからなる。
（１）抵抗切り替え器6の抵抗を1kΩ以上の抵抗値(High−Z)のものに切り替える。
（２）経路選択回路7−2,7−2を用いて以下のように経路を切り替える。7−1は出力先を抵抗切り替え器6にして、7−2はレシーバ回路10−2へと繋ぐ。
（３）出力回路9−1と出力回路9−2への入力論理を決める。ここでは出力回路9−1への入力論理(信号１)はHigh固定とし、出力回路9−2への入力論理(信号２)は0から1に論理が切り替わった後、しばらく1が続くステップ波のような入力とする。ここでのステップ波の信号固定時間はμ秒のオーダーである。
（４）出力回路9−1経由で経路切り替え回路7−1を介して抵抗切り替え器6に流れる電源電流変動20に基づく電源変動波形を電圧観測回路5で測定し、状態をモニタリングする。【００２７】
電源電流変動20として観察される現象は、出力回路9−1への入力論理(信号１)をHigh固定すると、電源ライン14とパスがショートされた状態となり、電源ラインの状態が信号ピン41−1を伝って出てくる。その状態で、出力回路9−2への入力論理(信号２)を0から1に切り替わるような信号を与えてやると、ここがスイッチした時に、外から電源電流を引き込もうとして、周りのインピーダンスの関係で電源電流の変動がでる。【００２８】
すなわち、測定原理としては、電源・グランドピン42,43の近傍にある信号ピンの１つ41−1を電源あるいはグランド電流を伝える経路として用い、その周辺にある他の信号ピン41−2を電源変動のためのステップ電流源として用いることで、特定電源あるいはグランドピンの接続状況を電源やグランド変動という物理量で測定する。【００２９】
すなわち、電源ピン42の破断状況を観測したいときは、出力回路9−1の出力をHigh固定とし、出力回路9−2への入力をLowからHighへの切り替えのステップ波にする。グランドピン43の破断状況を観測したいときは、出力回路9−1の出力をLow固定とし、出力回路9−2への入力をHighからLowへの切り替えステップ波とする。なお、抵抗切り替え器6の抵抗の設定値をkΩ以上のHigh−Zとする理由は、生じた電源変動をなるべく大きな振幅で観測するためである。【００３０】
また、図５ではステップ波生成をおこなう出力回路は9−2一つのみであるが、周辺にある複数の回路でステップ波を入力した方が電源・グランド変動振幅が大きくなり、観測しやすくなり好ましい。【００３１】
このようにして得られた電源変動波形の例を図６に示す。図６は論理切り替え時刻にてステップ波が入力され、その後の電源変動の様子を示したものである。一般にこのようなステップ入力がなされると、対象回路部から見た電源インピーダンスの極大値とその極大値が存在する周波数に応じた振動波形が発生する。ここでは正常なバンプ接続の状態で発生する電圧波形22−1と破断など異常なバンプ接続状態において発生する電圧波形22−2の２種を記載している。【００３２】
一般に、バンプ破断が起こると給電系のインダクタンスが大きくなるため、給電系の反共振インピーダンスの周波数が低くなり、インピーダンス極大値が大きくなる。このため、電源変動の周期が長くなり、電源変動の振幅が大きくなるという変化が見られる。この変化量を測定することで、バンプの接続状態のモニタが可能になる。これら変化を見積もるための測定量としては、図6に示したような最大電圧降下の差(23−1,23−2)、最大電圧降下時刻の差(24−1,24−2)、及び振動周期の差（25−1,25−2）のいずれか一つあるいは複数を組み合わせることで実現される。従って、電圧観測回路5はこれらいずれかを測定できる機能があればよい。【００３３】
図６に示した電源変動波形の例は、図５において、電源ピン42の状態を観測するように、出力回路9−1の出力をHigh固定とし、出力回路9−2への入力をLowからHighへの切り替えのステップ波にして観測した電源変動波形の例である。それに対して、グランドピン43の状態を観測するために、出力回路9−1の出力をLow固定とし、出力回路9−2への入力をHighからLowへの切り替えステップ波にして観測した電源変動波形は、図６と同様な傾向を示す。【００３４】
電圧観測回路5の構成例について、２つの方式を例として示す。これらはあくまで実現手段の一つであり、その方式を限定するものではない。【００３５】
まず一つ目の例は電圧変動を波形として測定するための回路であり、これを図１１に示す。図１１は多段のレベルシフト回路と、それに繋がるコンパレータ82−1〜82−4、FF回路83−1〜83−4、シフトレジスタ84−1〜84−4から構成される。図の81に示すレベルシフト回路に電流を流すことで、抵抗分だけ電圧を低下させて、それをコンパレータ回路で所定の閾値電圧Vrefと比較し、その大小関係でFFに0または1を書き込む。これを特定の時間間隔で繰り返してシフトレジスタ回路にそのデジタル情報を保存し、どの時刻に電圧がどの範囲にあるかを定量化することができる回路である。【００３６】
すなわち、レベルシフト回路の抵抗値の刻み幅を小さくして段数を大きくすれば、多段のシフトレジスタに観察される電源変動波形の情報を、０，１のパターン領域の境界線として、分解能を高めて補足することができる。【００３７】
この回路を使うことで電源変動波形を取得できるため、前記した最大電圧降下の差、最大電圧降下時刻の差、振動周期の差のいずれも、この回路で測定したデータを使うことで観測することができる。
電圧波形の情報を詳しく知るために適した回路であるが、電圧分解能や時間分解能を十分にとろうとすると、レベルシフトの段数、シフトレジスタのビット数を増やす必要があるため、回路規模や電力とトレードオフが発生する。【００３８】
二つ目の電圧観測回路5の構成例は、図１２に示すように電圧低下量が一定値を超えたことを検出するための回路である。この回路はレベルシフト回路91、コンパレータ93、およびホールド回路94で構成される。コンパレータ93は１段のみである。この方式は電圧の低下量が一定値を超えたときのみホールド回路94に対してLogic 1の信号を伝えることができる。スイッチ回路92で検出のための電圧低下量の閾値Vrefを変えることができるので、測定対象に合わせてこの閾値を変えることで所望の電圧降下量を知ることができる。前記した電圧降下量の差のみを観測する方式であるが、回路規模、電力を抑えられる特徴がある。【００３９】
この他にもリングオシレータを用いて発振周波数の変化を観測する方法やインバータの遅延量を観測する電圧回路方式も考えられるが、いずれの方式を用いても良い。【００４０】
次に、図１と同じ回路構成で信号ピンの接続状態をモニタする原理を図７を用いて説明する。この場合は、測定対象の信号ピン（この場合は41−1）に対して一定時間静的な電流を流し、そのときに生じる電圧レベルの変化からバンプ破断状況をモニタする。【００４１】
このときの動作手順は以下の４つのステップからなる。
（１）抵抗切り替え器6の抵抗を、配線故障時の抵抗値(バンプ41−1が破断しそうになった時の抵抗値)と同程度の抵抗値（0.1Ω乃至10Ωの範囲内で適当な値の抵抗。通常、数Ω程度。）に切り替える。
（２）経路選択回路7−1,7−2を用いて以下のように経路を切り替える。経路選択回路7−1は出力先を抵抗切り替え器6にして、経路選択回路7−2はレシーバ回路10−2へと繋ぐ。
（３）出力回路9−1への入力論理を決める。ここでは出力回路9−1への入力はLow→High→Lowと遷移させる。このときHighの期間はDC抵抗を測定するのに十分な時間（μ秒のオーダー）で固定する。
（４）出力回路9−1経由で経路切り替え回路7−1を介して抵抗切り替え器6に流れる電源電流変動に基づく電源変動波形を電圧観測回路5で測定し、状態をモニタリングする。
この場合、バンプの破断等が起こるとそれが抵抗切り替え器6の抵抗の両端の電位差として表れるので、これで状況をモニタできる。【００４２】
電源・グランド・信号、いずれの場合もバンプの破断状況が電気特性のアナログ的な変化として現れるので、単純な断線以外にも破断しつつある状況のモニタが可能となる。【００４３】
図１に示す検査回路構成に基いて、例えばインターポーザ11上に搭載されたDRAM DIE 1と、各種制御を行うASIC DIE 2との間の全ての電源・グランド・信号の接続経路の接続状態を、順次監視する動作を実行する。【００４４】
図５、図７に示す第１の回路ブロック1において、出力回路9−1,9−2へ入力する入力論理の与え方は、例えば、内部回路にバウンダリスキャンフリップフロップ回路を備え、検査対象の出力回路へ順次、該当する入力論理を出力させてもよい。【００４５】
または、第１の回路ブロック1の内部回路にメモリを搭載している場合は、予め、入力論理のデータパターンとなるようなデータを書き込んでおき、そのデータが検査対象の信号ピンの出力回路へ順次出力されてくるように、そのアドレスを順次読み出すプログラムを搭載しておく手段でもよい。そして、第２の回路ブロック2側から、検査時にその読出しプログラムに起動を掛けて、読み出される入力論理と同期させて、制御回路8が順次、対応する経路切り替え回路7−1〜7−nを切り替えて、全ての電源・グランド・信号の接続経路を経由して抵抗切り替え器6に流れる電流によって測定される電源変動波形を電圧観測回路5で測定する。  
従って、本実施例では、入力論理の生成手段を特定はしない。【００４６】
第２の回路ブロック2において、各電源・グランド・信号の接続状態を電源変動波形で観察する電圧観測回路5として、例えば図１１に示す回路で構成する。この電圧観測回路5は、１つの接続経路(第１の回路ブロック1側のバンプから第２の回路ブロック2側のバンプまでの配線、電気的導体部を全て含めたもの)を流れる電流によって測定された１つの電源変動波形をシフトレジスタに記録する。第２の回路ブロック2には、電圧観測回路5のシフトレジスタから電源変動波形データを読出し、最大電圧降下、最大電圧降下時刻、および振動周期の各特徴量を算出するロジック回路、またはCPUで実行される検査プログラムを有する。なお、前述のロジック回路は図５や図７の制御回路（図中８）に含まれる。また、具体的に図示はできないが、前述のCPUで実行される検査プログラムは例えば図７の１の内部回路で動作するものである。【００４７】
更に、System in Package(SiP)を構成する半導体LSIパッケージを製品に搭載して、製品の出荷時に予め各電源・グランド・信号の接続状態を電圧観測回路5で観測して、接続状態が正常な場合として電源変動波形の最大電圧降下、最大電圧降下時刻、および振動周期の各特徴量を算出して、メモリに記録しておく。【００４８】
そして、前記ロジック回路は、メモリに記録してある同一接続経路の各特徴量と比較して、最大電圧降下の差、最大電圧降下時刻の差、振動周期の差を評価して、評価対象の各接続経路の状態が正常か、異常かを判定する。前記ロジック回路は、１つの接続経路の判定を実行すると共に、電圧観測回路5のシフトレジスタをリセットして、次の接続経路の電源変動波形データを読出す処理を繰り返し実行する。【００４９】
なお、異常と判定した場合にシステム側にその情報（故障箇所、状態等）を伝達する機能を有する。この機能は図５や図７の制御回路（図中８）に含まれる。
【実施例２】
【００５０】
本発明の第二の実施形態として、System in Package(SiP）に活用したときの断面図を図８に示す。【００５１】
この場合、半導体回路ブロックはインターポーザ上に実装された複数のLSIとして考えられる。この構成では、図１の第１の回路ブロック1と第２の回路ブロック2との間の接続経路12,13,14,15は、各LSIとインターポーザを繋ぐマイクロバンプと、インターポーザ内の配線が含まれる。ただし、本実施例の検査回路は、主にLSIとインターポーザを繋ぐマイクロバンプ部の接続状況をモニタするのに適している。【００５２】
なお、図８はLSIが２つで片方向伝送の例を図示しているが、このLSI数や信号伝送方向は双方向など任意でよい。
【実施例３】
【００５３】
本発明の第三の実施形態として、ASIC DIE 2の上にDRAM DIE 1−1,1−2を複数個(最大８個程度)３次元積層したLSI間の接続に使用した例を図９に示す。この形態では上下のLSI間を接続するためのシリコン貫通ビアTSV16の接続状態も含めて監視することができる。
【実施例４】
【００５４】
本発明の第四の実施形態として、通常のLSIパッケージをボード(プリント基板)70上に搭載した際のLSI間の接続状態の検査に使用した例を図１０に示す。この実施形態ではLSI1,2とパッケージ基板60を繋ぐC4バンプ61−1に加えてBGAボール71−1の接続状態も含めて監視することができる。
【実施例５】
【００５５】
本発明の第五の実施形態として、LSI間の接続状態を検査する回路を組み込んだSystem in Package(SiP)を通信装置に適用した場合を考える。本検査回路を使った検査では、ピン数が100ピン〜1000ピン程度の場合、１バンプピン検査当りμ秒程度の検査時間がかかることから数ミリ秒程度の間、インタフェース回路を検査のために占有することになる。【００５６】
ただし、通信装置では、常に有効データが流れているわけではなく、アイドル期間がある。このアイドル期間に接続テストを行なえばよい。
【実施例６】
【００５７】
さらなる本発明の第六の実施形態として、通信装置では診断用制御部（たとえば診断プロセッサ等）があるため、前記ロジック回路、または検査プログラムが実行する電圧観測回路5のシフトレジスタから電源変動波形データを読出して、最大電圧降下の差、最大電圧降下時刻の差、振動周期の差を評価して、評価対象の各接続経路の状態が正常か、異常かを判定する処理を、診断用制御部が実行してもよい。【００５８】
各接続経路の判定がなされることから、例えば図３のようなバンプ配置において、データの読出し単位のグループに対応する信号ピンの纏まりであるチャネル55,56に対して、どのチャネルの信号ピンに異常が発生しかかっているかを早期に把握して、壊れた、あるいは壊れそうなチャネルを早期に切り離して、代替えのチャネルに切り替えるといったサービスを継続することにも活用できる。
【実施例７】
【００５９】
本発明の第七の実施形態として、プラント制御装置に適用した場合を挙げる。プラントなどに使われる制御装置は、通常の制御周期のほかに診断周期を設けることが一般的である。この診断周期を使って接続検査を実施することができる。
【実施例８】
【００６０】
本発明の第八の実施形態として、車載半導体部品に適用した場合の例を挙げる。自動車は走行中でのテストは困難だが、停車中やエンジン停止後の数分の間に検査ができる。さらにはエンジン投入直後に検査をして、異常があればアラームをあげてユーザに知らせることができる。
【符号の説明】
【００６１】
1：第１の回路ブロック
1−1〜1−2：DRAM DIE
2：第２の回路ブロック、ASIC DIE
5：電圧観測回路
6：抵抗切り替え器
7−1〜7−2：経路切り替え回路
8：制御回路
9−1〜9−2：出力回路(ドライバ回路)
10−1〜10−2：入力回路(レシーバ回路)
11：配線ブロック、インターポーザ
12：第１の信号配線
13：第２の信号配線
14：電源配線
15：グランド配線
20,21：電流経路
22−1〜22−2：電圧波形
23−1〜23−2：電圧ドロップ量
24−1〜24−2：最大電圧降下時刻
25−1〜25−2：電圧変動周期
30−1〜30−3：パストランジスタ
41−1〜41−2：信号用端子
42：電源用端子
43：グランド用端子
51−1〜51−4：信号用マイクロバンプ
52−1〜52−2：電源用マイクロバンプ
53−1〜53−2：グランド用マイクロバンプ
60：LSIパッケージ基板
61−1〜61−2：信号用C4バンプ
62−1〜62−2：電源用C4バンプ
63−1〜63−2：グランド用C4バンプ
70：プリント基板
71−1〜71−2：信号用BGAボール
72−1〜72−2：電源用BGAボール
73−1〜73−2：グランド用BGAボール
81：レベルシフト回路
82−1〜4：コンパレータ
83−1〜4：FF回路
84−1〜4：シフトレジスタ回路
91：レベルシフト回路
92：スイッチ回路
93：コンパレータ
94：ホールド回路
【図１】
2016170678.tif 000003
【図２】
2016170678.tif 000004
【図３】
2016170678.tif 000005
【図４】
2016170678.tif 000006
【図５】
2016170678.tif 000007
【図６】
2016170678.tif 000008
【図７】
2016170678.tif 000009
【図８】
2016170678.tif 000010
【図９】
2016170678.tif 000011
【図１０】
2016170678.tif 000012
【図１１】
2016170678.tif 000013
【図１２】
2016170678.tif 000014
【国際調査報告】
2016170678.tif 000015
2016170678.tif 000016
2016170678.tif 000017
2016170678.tif 000018