(57)【要約】  本発明は、電気的特性の評価時における部分放電の発生を抑制し、被測定物の上方から故障解析を行うことが可能な半導体装置を提供することを目的とする。本発明による半導体装置（１）は、少なくとも１つ以上の電極（１７）と、電極（１７）の一部が露出するように設けられた少なくとも１つ以上の開口部（２１）を有し、かつ開口部（２１）以外の電極（１７）を覆うように形成された絶縁性の保護層（２０）と、保護層（２０）および開口部（２１）を覆い、開口部（２１）において電極（１７）と直接的に接続するように形成された導電層（２６）とを備える。
2015132924.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つ以上の電極（１７）と、
前記電極（１７）の一部が露出するように設けられた少なくとも１つ以上の開口部（２１）を有し、かつ前記開口部（２１）以外の前記電極（１７）を覆うように形成された絶縁性の保護層（２０）と、
前記保護層（２０）および前記開口部（２１）を覆い、前記開口部（２１）において前記電極（１７）と直接的に接続するように形成された導電層（２６）と、
を備える、半導体装置。
【請求項２】
前記保護層（２０）は、一の前記電極（１７）について前記開口部（２１）を複数有することを特徴とする、請求項１に記載の半導体装置。
【請求項３】
前記保護層（２０）は、複数の層を積層して形成されることを特徴とする、請求項１に記載の半導体装置。
【請求項４】
前記保護層（２０）における各前記層は、互いに異なる材料からなることを特徴とする、請求項３に記載の半導体装置。
【請求項５】
前記保護層（２０）における各前記層は、前記開口部（２１）の内側面において上側の層が下側の層を覆うように形成されることを特徴とする、請求項３に記載の半導体装置。
【請求項６】
前記導電層（２６）は、複数の層を積層して形成されることを特徴とする、請求項１に記載の半導体装置。
【請求項７】
前記導電層（２６）における各前記層は、互いに異なる材料からなることを特徴とする、請求項６に記載の半導体装置。
【請求項８】
前記導電層（２６）は、一の前記開口部（２１）ごとに別個に形成されることを特徴とする、請求項１に記載の半導体装置。
【請求項９】
前記導電層（２６）は、一の前記電極（１７）ごとに別個に形成されることを特徴とする、請求項１に記載の半導体装置。
【請求項１０】
同電位の前記電極が複数存在する場合において、
前記導電層（２６）は、前記同電位の各前記電極に渡って形成されることを特徴とする、請求項１に記載の半導体装置。
【請求項１１】
前記導電層（２６）は、前記半導体装置（１）の端部には形成されないことを特徴とする、請求項１に記載の半導体装置。
【請求項１２】
前記保護層（２０）は、フォトレジストからなることを特徴とする、請求項１に記載の半導体装置。
【請求項１３】
前記保護層（２０）は、カプトン（登録商標）からなることを特徴とする、請求項１に記載の半導体装置。
【請求項１４】
前記保護層（２０）は、カプトンからなるシート材であり、
前記シート材は、接着層を有することを特徴とする、請求項１に記載の半導体装置。
【請求項１５】
前記導電層（２６）は、金属膜であることを特徴とする、請求項１に記載の半導体装置。
【請求項１６】
前記金属膜は、アルミニウムを主成分とすることを特徴とする、請求項１５に記載の半導体装置。
【請求項１７】
前記金属膜は、金を主成分とすることを特徴とする、請求項１５に記載の半導体装置。
【請求項１８】
前記半導体装置（１）は、前記電極（１７）、前記保護層（２０）、および前記導電層（２６）の組を複数有するウエハであることを特徴とする、請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、電気的特性を評価する際における改善を施した半導体装置に関する。
【背景技術】
【０００２】
半導体チップや、当該半導体チップを集積した半導体ウエハなどの半導体装置を被測定物としその電気的特性を評価する際において、被測定物の設置面を真空吸着などによってチャックステージの表面に接触して固定した後、被測定物の設置面とは異なる面に対して電気的な入出力を行うためにコンタクトプローブを接触させる。このとき、大電流あるいは高電圧を印加するという従前の要求などに応じて、コンタクトプローブの多ピン化が実施されている。【０００３】
このような状況下で被測定物の電気的特性を評価すると、当該評価中に部分放電現象が生じ、被測定物の部分的な不具合が生じることが知られている。ここで、部分放電現象とは、例えば、コンタクトプローブと被測定物との間、あるいはコンタクトプローブ間など、部分的に放電が生じる現象のことをいう。【０００４】
上記の評価で生じた部分放電を見逃し、本来は部分放電が生じた被測定物（不良品）が上記評価において良品と判断された状態で後工程に移行してしまうと、後工程において本来は部分放電が生じた被測定物を不良品として抽出することは非常に困難である。従って、部分放電が生じた被測定物を後工程に移行させないためにも、被測定物の電気的特性を評価する際に部分放電を抑制することが重要となる。【０００５】
従来、絶縁性の液体中で特性検査（特性評価）を行うことによって、電子部品の特性検査中における放電の発生を防止する技術が開示されている（例えば、特許文献１参照）。【０００６】
また、不活性ガスを充満した閉空間において特性検査を行うことによって、特性検査中における放電の発生を防止する技術が開示されている（例えば、特許文献２参照）。【０００７】
また、近年、赤外分光などによって電気的な評価中において被測定物の上方から故障解析を行う技術が開示されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００３−１３０８８９号公報
【特許文献２】特開平１０−９６７４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
特許文献１では、高価なプローバが必要であり、また、液体中で評価するため評価工程に要する時間が増大して低コスト化に寄与しないという問題があった。また、被測定物が、チップテストやウエハテストにおける半導体素子である場合において、評価後に絶縁性の液体を半導体素子から完全に除去する必要があり、完全な除去は困難であった。【００１０】
特許文献２では、評価装置の構成が複雑で低コスト化を図ることができないという問題があった。また、評価工程に要する時間が増大するという問題があった。【００１１】
赤外線分光などによって電気的な評価中において被測定物の上方から故障解析を行う場合では、被測定物上に電気的な接続を行うための複数のコンタクトプローブが配置されているため、被測定物におけるコンタクトプローブで遮られた箇所が、故障解析時の検出不可領域になってしまうという問題があった。また、コンタクトプローブ間の部分放電を抑制するために、コンタクトプローブの接触位置を被測定物の端部にすると、被測定物の端部とコンタクトプローブとが接近して部分放電が生じやすくなるという問題があった。【００１２】
本発明は、このような問題を解決するためになされたものであり、電気的特性の評価時における部分放電の発生を抑制し、被測定物の上方から故障解析を行うことが可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記の課題を解決するために、本発明による半導体装置は、少なくとも１つ以上の電極と、電極の一部が露出するように設けられた少なくとも１つ以上の開口部を有し、かつ開口部以外の電極を覆うように形成された絶縁性の保護層と、保護層および開口部を覆い、開口部において電極と直接的に接続するように形成された導電層とを備える。
【発明の効果】
【００１４】
本発明によると、少なくとも１つ以上の電極と、電極の一部が露出するように設けられた少なくとも１つ以上の開口部を有し、かつ開口部以外の電極を覆うように形成された絶縁性の保護層と、保護層および開口部を覆い、開口部において電極と直接的に接続するように形成された導電層とを備えるため、電気的特性の評価時における部分放電の発生を抑制し、被測定物の上方から故障解析を行うことが可能となる。【００１５】
この発明の目的、特徴、態様、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施の形態１による半導体評価装置の構成の一例を示す図である。
【図２】本発明の実施の形態１による半導体装置の構成の一例を示す平面図である。
【図３】本発明の実施の形態１による半導体装置の構成の一例を示す平面図である。
【図４】本発明の実施の形態１による半導体装置の構成の一例を示す平面図である。
【図５】図４のＡ−Ａ断面を示す断面図である。
【図６】本発明の実施の形態２による半導体装置の構成の一例を示す平面図である。
【図７】図６のＢ−Ｂ断面を示す断面図である。
【図８】本発明の実施の形態３による半導体装置の構成の一例を示す断面図である。
【図９】本発明の実施の形態４による半導体装置の構成の一例を示す断面図である。
【発明を実施するための形態】
【００１７】
本発明の実施の形態について、図面に基づいて以下に説明する。
【００１８】
＜実施の形態１＞
まず、半導体装置の電気的特性の評価を行う半導体評価装置の構成について説明する。
【００１９】
図１は、本発明の実施の形態１による半導体評価装置２の構成の一例を示す図である。
【００２０】
なお、本実施の形態１では、半導体装置１は、図のＺ方向、すなわち面外方向に大きな電流を流す縦型構造であるものとして説明する。なお、半導体装置１は、縦型構造に限るものではなく、一面において入出力を行う横型構造であってもよい。
【００２１】
図１に示すように、半導体評価装置２は、プローブ基体３と、チャックステージ４と、評価・制御部５とを備えている。
【００２２】
プローブ基体３と評価・制御部５とは、接続部９および信号線１０を介して電気的に接続されている。
【００２３】
チャックステージ４と評価・制御部５とは、接続部１１および信号線１２を介して電気的に接続されている。
【００２４】
プローブ基体３は、絶縁性基体６と、コンタクトプローブ７と、接続部９とを備えている。
【００２５】
コンタクトプローブ７は、絶縁性基体６に固定され、大電流を印加することを想定して複数個設けられている。
【００２６】
接続部９は、絶縁性基体６と信号線１０とを接続するために設けられている。
【００２７】
各コンタクトプローブ７と接続部９とは、例えば、絶縁性基体６上に設けられた金属板（図示せず）によって接続されている。
【００２８】
赤外線分光などによって電気的な評価中において被測定物の上方から故障解析を行うために、絶縁性基体６には貫通孔１３が設けられており、当該貫通孔１３の上方には故障解析に使用するカメラ１４が設置されている。なお、カメラ１４に限らず、故障解析を行うことができればいかなるものであってもよい。
【００２９】
プローブ基体３は、移動アーム８によって任意の方向へ移動可能となっている。
【００３０】
チャックステージ４は、その表面上に半導体装置１を接触して固定するための台座である。ここで、半導体装置１を固定する方法としては、例えば真空吸着によって固定してもよく、静電吸着などによって固定してもよい。
【００３１】
評価・制御部５は、半導体装置１の電気的特性の評価を行う。また、評価の際、半導体装置１に印加する電流や電圧を制御する。
【００３２】
なお、絶縁性基体６上に設けられた接続部９と、チャックステージ４の側面に設けられた接続部１１とは、互いの距離が各コンタクトプローブ７のいずれを介しても略同じ距離となるような位置に設けられている。
【００３３】
また、プローブ基体３を移動アーム８によって移動させる代わりに、チャックステージ４を移動させるようにしてもよい。
【００３４】
上記の半導体評価装置２によって半導体装置１の電気的特性を評価する際、半導体装置１の表面に形成された電極（電極パッド）と、複数のコンタクトプローブ７とが接触する。また、半導体装置１の裏面に形成された電極と、チャックステージ４の表面とが接触する。このような状態で、コンタクトプローブ７およびチャックステージ４を介して半導体装置１に電流や電圧を印加することによって、半導体装置１の電気的特性の評価が行われる。
【００３５】
次に、半導体装置１の構成について、図２〜４を用いて製造工程順に説明する。
【００３６】
図２は、半導体装置１の構成の一例を示す平面図である。
【００３７】
なお、本実施の形態１では、半導体装置１は１つの縦型のＩＧＢＴ（Insulated Gate Bipolar Transistor）であるものとして説明するが、例えばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）など、他の半導体素子であってもよい。
【００３８】
図２に示すように、半導体装置１は、素子領域１５（図の破線の内側領域）と終端領域１６（図の破線の外側領域）とを有している。
【００３９】
素子領域１５には、所望の半導体素子、ここではＩＧＢＴが形成されている。
【００４０】
素子領域１５の表面には、エミッタ電極１７，１８、およびゲート電極１９が電極パッドとして形成されている。なお、各電極の位置および個数は、図２に限らず任意である。
【００４１】
また、素子領域１５の裏面には、コレクタ電極（後述の図５に示すコレクタ電極２９に対応）が形成されている。
【００４２】
終端領域１６は、耐圧を維持するために、素子領域１５の外周部分に設けられている。
【００４３】
図３は、図２の半導体装置１に対して保護層２０，２２，２４を形成した後の半導体装置１の構成の一例を示す平面図である。
【００４４】
図３に示すように、エミッタ電極１７上には、エミッタ電極１７の一部が露出するように設けられた開口部２１を有し、かつ開口部２１以外のエミッタ電極１７を覆うように絶縁性の保護層２０が形成されている。
【００４５】
エミッタ電極１８上には、エミッタ電極１８の一部が露出するように設けられた開口部２３を有し、かつ開口部２３以外のエミッタ電極１８を覆うように絶縁性の保護層２２が形成されている。
【００４６】
ゲート電極１９上には、ゲート電極１９の一部が露出するように設けられた開口部２５を有し、かつ開口部２５以外のゲート電極１９を覆うように絶縁性の保護層２４が形成されている。
【００４７】
なお、保護層２０，２２，２４の各々は、エミッタ電極１７，１８およびゲート電極１９の各々を覆うように形成されているが、半導体装置１の表面全体を覆うように形成してもよい。この場合、保護層２０，２２，２４の各々は一体して形成される。
【００４８】
保護層２０，２２，２４は、電気的特性の評価時において、熱的および化学的に安定し、かつ絶縁性能に優れた材料からなる。具体的には、フォトレジスト、絶縁性を有するシート材（例えば、ポリイミド、カプトン（登録商標）、ポリヘニルシルセスキオサリン、ポリビニルシルセスキオサリン）などが挙げられるが、これに限るものではない。
【００４９】
図４は、図３の半導体装置１に対して導電層２６〜２８を形成した後の半導体装置１の構成の一例を示す平面図である。また、図５は、図４のＡ−Ａ断面を示す断面図である。なお、図４では、終端領域の図示を省略している。
【００５０】
図４に示すように、保護層２０および開口部２１上には、保護層２０および開口部２１を覆い、開口部２１においてエミッタ電極１７と直接的に接続するように導電層２６が形成されている。
【００５１】
保護層２２および開口部２３上には、保護層２２および開口部２３を覆い、開口部２３においてエミッタ電極１８と直接的に接続するように導電層２７が形成されている。
【００５２】
保護層２４および開口部２５上には、保護層２４および開口部２５を覆い、開口部２５においてゲート電極１９と直接的に接続するように導電層２８が形成されている。
【００５３】
上記より、保護層２０，２２，２４は、エミッタ電極１７，１８、およびゲート電極１９の各々に別個に形成されている。
【００５４】
図５に示すように、保護層２０は半導体装置１の端部まで形成され、導電層２６は終端領域１６の一部に形成されている。すなわち、導電層２６は、半導体装置１の端部には形成されない。これは、半導体装置１の露出している端面（側面）と導電層２６との間における放電や短絡の発生を抑制するためである。なお、導電層２６は、終端領域１６に形成せず、素子領域１５にのみ形成するようにしてもよい。また、他の導電層２７，２８についても同様である。
【００５５】
導電層２６〜２８は、電気的特性の評価時において、熱的および化学的に安定し、かつ電気導電性に優れた材料からなる。具体的には、アルミニウム、金、あるいは化合物などの金属膜が挙げられるが、これに限るものではない。例えば、導電層２６〜２８が金属膜である場合において、当該金属膜は、アルミニウムを主成分としてもよく、金を主成分としてもよい。ここで、主成分とは、非主成分よりも全体に対して存在する割合が突出した成分のことをいい、例えば非主成分よりも数十倍以上の割合で存在する成分のことをいう。
【００５６】
また、導電層２６〜２８は、複数の層を積層して形成されてもよい。このとき、積層される各層は、同じ種類の材料からなってもよく、互いに異なる材料からなってもよい。このような構成とすることによって、電気伝導性の確保、あるいは電流密度の低減による半導体装置１の発熱を抑制するといった効果が得られる。
【００５７】
導電層２６〜２８の形成は、スパッタリングなどによって行われる。例えば、保護層２０，２２，２４をフォトレジストとした場合において、当該フォトレジストをマスクとしたスパッタリングは困難であるが、導電層２６〜２８の形成領域は比較的大きいため、メタルマスクを用いたスパッタリングによって導電層２６〜２８の形成領域を選択（指定）することが可能である。
【００５８】
なお、精細な導電層２６〜２８の形成領域を選択する場合は、保護層２０，２２，２４にシート材を用い、フォトレジストをマスクとしたスパッタリングを行ってもよい。
【００５９】
また、エミッタ電極１７，１８、およびゲート電極１９と、導電層２６〜２８との密着性および接触性を確保するために、エミッタ電極１７，１８、およびゲート電極１９の表面を荒らしておいてもよい。表面を荒らす方法としては、表面に対して軽微なエッチングを行う方法や、表面に対してサンドブラスト加工を短時間実施する方法などが挙げられる。
【００６０】
上記の構成において、実際に半導体装置１の電気的特性の評価を行う際は、図１のチャックステージ４上に図４の半導体装置１を載置して評価を行う。具体的には、導電層２６〜２８の一部にコンタクトプローブ７を接触させる。このとき、各導電層２６〜２８には、複数のコンタクトプローブ７が接触する。その後、半導体装置１に電流や電圧を印加することによって、半導体装置１の電気的特性の評価が行われる。
【００６１】
評価後、保護層２０，２２，２４の分解除去あるいは剥離除去などを行い、後工程に移行する。このとき、導電層２６〜２８も同時に除去される。例えば、保護層２０，２２，２４がフォトレジストである場合は、アッシング工程にてフォトレジストを分解除去した後、必要に応じて洗浄を施す。また、保護層２０，２２，２４がシート材である場合は、基本的には剥離除去を行うが、剥離除去せずに後工程である実装工程に移行し、放電防止効果を維持させてもよい。また、保護層２０，２２，２４が接着層を有するシート材（例えば、カプトンからなるシート材）である場合は、着脱が容易である。
【００６２】
以上のことから、本実施の形態１によれば、半導体装置１の電気的特性の評価時における部分放電の発生を抑制することができる。また、保護膜にフォトレジストを用いることによって、通常の工程における処理が可能となるため、低コスト化が図れる。また、部分放電を抑制しながらコンタクトプローブ７の位置を半導体装置１の端部へと移動させることができるため、半導体装置１の上方からの故障解析が容易となる。
【００６３】
なお、上記では、半導体装置１は、１つの縦型のＩＧＢＴであるものとして説明したが、ウエハであってもよい。すなわち、半導体装置１は、エミッタ電極１７，１８、ゲート電極１９、保護層２０，２２，２４、および導電層２６〜２８の組を複数有するウエハであってもよい。この場合、評価時間の短縮、スループットの向上、あるいはテストコストの低減といった効果が得られる。
【００６４】
上記では、エミッタ電極１７，１８に対して別個の導電層２６，２７を形成する場合について説明したが、これに限られるものではない。エミッタ電極１７，１８は、基本的に同電位であるため、導電層２６，２７をエミッタ電極１７，１８に渡って一体形成してもよい。この場合、導電層の形成領域の選択が容易となり、導電層を形成する工程における処理が容易になるという効果が得られる。
【００６５】
＜実施の形態２＞
本発明の実施の形態２では、図１の各コンタクトプローブ７に対応して、複数の開口部および導電層を形成することを特徴している。その他の構成は、実施の形態１（図４参照）と同様であるため、ここでは説明を省略する。
【００６６】
図６は、本実施の形態２による半導体装置１の構成の一例を示す平面図である。また、図７は、図６のＢ−Ｂ断面を示す断面図である。
【００６７】
図６に示すように、エミッタ電極１７上には、エミッタ電極１７の一部（３箇所）が露出するように設けられた３つの開口部２１を有し、かつ各開口部２１以外のエミッタ電極１７を覆うように保護層２０が形成されている。また、保護層２０および各開口部２１上には、保護層２０および各開口部２１を覆い、各開口部２１においてエミッタ電極１７と直接的に接続するように３つの導電層２６が形成されている。すなわち、導電層２６は、一の開口部２１ごとに別個に形成されている。
【００６８】
エミッタ電極１８上には、エミッタ電極１８の一部（３箇所）が露出するように設けられた３つの開口部２３を有し、かつ各開口部２３以外のエミッタ電極１８を覆うように保護層２２が形成されている。また、保護層２２および各開口部２３上には、保護層２２および各開口部２３を覆い、各開口部２３においてエミッタ電極１８と直接的に接続するように導電層２７が形成されている。すなわち、導電層２７は、一の開口部２３ごとに別個に形成されている。
【００６９】
ゲート電極１９における構成は、実施の形態１と同様である。
【００７０】
上記の構成において、実際に半導体装置１の電気的特性の評価を行う際は、図１のチャックステージ４上に図６の半導体装置１を載置して評価を行う。具体的には、導電層２６〜２８の一部にコンタクトプローブ７を接触させる。このとき、各導電層２６〜２８に１本ずつのコンタクトプローブ７が接触する。その後、半導体装置１に電流や電圧を印加することによって、半導体装置１の電気的特性の評価が行われる。
【００７１】
なお、上記では、３本のコンタクトプローブ７がエミッタ電極１７，１８の各々に接触する場合について説明したが、これに限るものではない。例えば、半導体装置における各電極の大きさや印加する電流の大きさなどによって変更されるコンタクトプローブの本数に対応するように、開口部の数を変更してもよい。
【００７２】
以上のことから、本実施の形態２によれば、各コンタクトプローブ７の近傍や、コンタクトプローブ７間で発生する部分放電をより効果的に抑制することができる。また、電気的特性の評価時において、電流を印加した半導体装置１における電流分布を均一化することができるため、半導体装置１の発熱を抑制することができる。
【００７３】
＜実施の形態３＞
本発明の実施の形態３では、保護膜を複数の層を積層して形成することを特徴としている。その他の構成は、実施の形態１（図４参照）または実施の形態２（図６参照）と同様であるため、ここでは説明を省略する。
【００７４】
図８は、本実施の形態３による半導体装置１の構成の一例を示す断面図である。なお、図８では、エミッタ電極１７が形成されている領域の断面（図４のＡ−Ａ断面、図７のＢ−Ｂ断面に相当）を示しており、導電層２６および終端領域１６の図示を省略している。
【００７５】
図８に示すように、エミッタ電極１７上には、エミッタ電極１７の一部が露出するように設けられた開口部２１を有し、かつ開口部２１以外のエミッタ電極１７を覆うように保護層２０および保護層３０が積層して形成されている。
【００７６】
保護層２０および保護層３０は、開口部２１の内側面において、保護層３０（上側の層）が保護層２０（下側の層）を覆うように形成されている。
【００７７】
また、保護層２０および保護層３０は、同じ種類の材料からなってもよく、互いに異なる材料からなってもよい。例えば、保護層２０をシート材、および保護層３０をフォトレジストとして、電気的特性の評価後に保護層３０のみを除去し、保護層２０を残したまま後工程を行ってもよい。このようにすることによって、より大きな開口部が必要な後工程でワイヤボンドを行うときに有効となる。
【００７８】
なお、上記では、保護層が２層で形成される場合について説明したが、これに限るものではない。特に開口部において過度な段差を抑制するために、後に形成した保護層が、先に形成した保護層を覆うような構成であればよい。このような構成とすることによって、後に形成される導電層が途切れないよう容易に形成することができる。
【００７９】
上記では、エミッタ電極１７が形成されている領域を一例として説明したが、他の電極についても同様の構成である。
【００８０】
以上のことから、本実施の形態３によれば、複数の層を積層して保護層を形成することによって、各コンタクトプローブ７の近傍や、各コンタクトプローブ７間で発生する部分放電をより効果的に抑制することができる。
【００８１】
＜実施の形態４＞
半導体装置では、コンタクトプローブが接触する中央部の素子領域だけでなく、外周部である終端領域の近傍（例えば、半導体装置の側面と導電層との間）においても部分放電が頻繁に発生することが知られている。そのため、終端領域の近傍における部分放電の発生を抑制することが望まれる。
【００８２】
本発明の実施の形態４では、終端領域の近傍において形成される保護層を複数の層で形成することを特徴としている。その他の構成は、実施の形態１（図４参照）または実施の形態２（図６参照）と同様であるため、ここでは説明を省略する。
【００８３】
図９は、本実施の形態４による半導体装置１の構成の一例を示す断面図である。なお、図９では、エミッタ電極１７が形成されている領域の断面（図４のＡ−Ａ断面、図７のＢ−Ｂ断面に相当）を示している。
【００８４】
図９に示すように、終端領域１６の近傍において、保護層２０および保護層３１が積層して形成されている。
【００８５】
なお、上記では、エミッタ電極１７が形成されている領域を一例として説明したが、他の電極についても同様の構成である。
【００８６】
以上のことから、本実施の形態４によれば、半導体装置１の側面と導電層２６とをさらに離間する（半導体装置１と導電層２６との距離をさらに延ばす）ことによって、半導体装置１と導電層２６との間で発生する放電や短絡をさらに抑制することができる。
【００８７】
なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。
【００８８】
この発明は詳細に説明されたが、上記した説明は、すべての態様において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
【符号の説明】
【００８９】
１  半導体装置、２  半導体評価装置、３  プローブ基体、４  チャックステージ、５  評価・制御部、６  絶縁性基体、７  コンタクトプローブ、８  移動アーム、９  接続部、１０  信号線、１１  接続部、１２  信号線、１３  貫通孔、１４  カメラ、１５  素子領域、１６  終端領域、１７，１８  エミッタ電極、１９  ゲート電極、２０  保護層、２１  開口部、２２  保護層、２３  開口部、２４  保護層、２５  開口部、２６〜２８  導電層、２９  コレクタ電極、３０  保護層。
【図１】
2015132924.tif 000003
【図２】
2015132924.tif 000004
【図３】
2015132924.tif 000005
【図４】
2015132924.tif 000006
【図５】
2015132924.tif 000007
【図６】
2015132924.tif 000008
【図７】
2015132924.tif 000009
【図８】
2015132924.tif 000010
【図９】
2015132924.tif 000011
【手続補正書】
【提出日】平成26年7月8日(2014.7.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体素子が形成された素子領域（１５）と、前記素子領域（１５）の外周部分に設けられた終端領域（１６）とを有する半導体装置であって、
前記素子領域（１５）の表面に形成された少なくとも１つ以上の電極（１７）と、
前記電極（１７）の一部が露出するように設けられた少なくとも１つ以上の開口部（２１）を有し、かつ前記開口部（２１）以外の前記電極（１７）を覆うように形成された絶縁性の保護層（２０）と、
前記保護層（２０）および前記開口部（２１）を覆い、前記開口部（２１）において前記電極（１７）と直接的に接続するように形成された導電層（２６）と、
を備える、半導体装置。
【請求項２】
前記保護層（２０）は、一の前記電極（１７）について前記開口部（２１）を複数有することを特徴とする、請求項１に記載の半導体装置。
【請求項３】
前記保護層（２０）は、複数の層を積層して形成されることを特徴とする、請求項１に記載の半導体装置。
【請求項４】
前記保護層（２０）における各前記層は、互いに異なる材料からなることを特徴とする、請求項３に記載の半導体装置。
【請求項５】
前記保護層（２０）における各前記層は、前記開口部（２１）の内側面において上側の層が下側の層を覆うように形成されることを特徴とする、請求項３に記載の半導体装置。
【請求項６】
前記導電層（２６）は、複数の層を積層して形成されることを特徴とする、請求項１に記載の半導体装置。
【請求項７】
前記導電層（２６）における各前記層は、互いに異なる材料からなることを特徴とする、請求項６に記載の半導体装置。
【請求項８】
前記導電層（２６）は、一の前記開口部（２１）ごとに別個に形成されることを特徴とする、請求項１に記載の半導体装置。
【請求項９】
前記導電層（２６）は、一の前記電極（１７）ごとに別個に形成されることを特徴とする、請求項１に記載の半導体装置。
【請求項１０】
同電位の前記電極が複数存在する場合において、
前記導電層（２６）は、前記同電位の各前記電極に渡って形成されることを特徴とする、請求項１に記載の半導体装置。
【請求項１１】
前記導電層（２６）は、前記半導体装置（１）の端部には形成されないことを特徴とする、請求項１に記載の半導体装置。
【請求項１２】
前記保護層（２０）は、フォトレジストからなることを特徴とする、請求項１に記載の半導体装置。
【請求項１３】
前記保護層（２０）は、カプトン（登録商標）からなることを特徴とする、請求項１に記載の半導体装置。
【請求項１４】
前記保護層（２０）は、カプトンからなるシート材であり、
前記シート材は、接着層を有することを特徴とする、請求項１に記載の半導体装置。
【請求項１５】
前記導電層（２６）は、金属膜であることを特徴とする、請求項１に記載の半導体装置。
【請求項１６】
前記金属膜は、アルミニウムを主成分とすることを特徴とする、請求項１５に記載の半導体装置。
【請求項１７】
前記金属膜は、金を主成分とすることを特徴とする、請求項１５に記載の半導体装置。
【請求項１８】
前記半導体装置（１）は、前記電極（１７）、前記保護層（２０）、および前記導電層（２６）の組を複数有するウエハであることを特徴とする、請求項１に記載の半導体装置。
【国際調査報告】
2015132924.tif 000012
2015132924.tif 000013
2015132924.tif 000014