(57)【要約】  トレンチ（２）間のメサ部においてＮ−型半導体基板（１）の上面に平面型ＭＯＳＦＥＴ（５）が設けられている。メサ部においてトレンチ（２）と平面型ＭＯＳＦＥＴ（５）との間にＰ＋型エミッタ層（６）が設けられている。Ｎ−型半導体基板（１）の下面にＰ型コレクタ層（８）が設けられている。平面型ＭＯＳＦＥＴ（５）は、Ｎ＋型エミッタ層（１０）と、Ｎ−型半導体基板（１）の上部と、Ｐ型ベース層（１２）と、それらの上にゲート絶縁膜（１３）を介して設けられた平面ゲート（１４）とを有する。平面ゲート（１４）はゲートトレンチ（４）に接続されている。Ｐ＋型エミッタ層（６）は、Ｐ型ベース層（１２）より高い不純物濃度を持ち、Ｎ＋型エミッタ層（１０）と同じエミッタ電位を有する。Ｎ＋型エミッタ層（１０）はトレンチ（２）に接しておらず、トレンチ型ＭＯＳＦＥＴが構成されていない。
2015177910.tif 000002
【特許請求の範囲】
【請求項１】
Ｎ型半導体基板と、
前記Ｎ型半導体基板の上面に設けられた複数のトレンチと、
前記トレンチ内に絶縁膜を介して設けられたゲートトレンチと、
前記トレンチ間のメサ部において前記Ｎ型半導体基板の上面に設けられた平面型ＭＯＳＦＥＴと、
前記メサ部において前記トレンチと前記平面型ＭＯＳＦＥＴとの間に設けられたＰ型エミッタ層と、
前記Ｎ型半導体基板の下面に設けられたＰ型コレクタ層とを備え、
前記平面型ＭＯＳＦＥＴは、Ｎ型エミッタ層と、前記Ｎ型半導体基板に接続されたＮ型拡散層と、前記Ｎ型エミッタ層と前記Ｎ型拡散層との間に設けられたＰ型ベース層と、前記Ｎ型エミッタ層の一部と前記Ｎ型拡散層と前記Ｐ型ベース層の上にゲート絶縁膜を介して設けられた平面ゲートとを有し、
前記平面ゲートは前記ゲートトレンチに接続され、
前記Ｐ型エミッタ層は、前記Ｐ型ベース層より高い不純物濃度を持ち、前記Ｎ型エミッタ層と同じエミッタ電位を有し、
前記Ｎ型エミッタ層は前記トレンチに接しておらず、トレンチ型ＭＯＳＦＥＴが構成されていないことを特徴とする半導体装置。
【請求項２】
前記Ｎ型エミッタ層と前記Ｐ型ベース層と前記Ｎ型拡散層は、前記Ｎ型半導体基板の前記上面に対して垂直な平面視において前記トレンチの長手方向に沿って順に並んでいることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記平面視において前記トレンチの短手方向に沿った前記Ｐ型ベース層の幅は０．３μｍ以上であることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記平面視において前記トレンチの長手方向に沿った前記Ｐ型ベース層の長さは３．０μｍ以上であることを特徴とする請求項２又は３に記載の半導体装置。
【請求項５】
前記Ｎ型拡散層は、前記Ｎ型半導体基板より高い不純物濃度を持ち、深さが前記トレンチよりも浅いことを特徴とする請求項１〜４の何れか１項に記載の半導体装置。
【請求項６】
前記Ｎ型半導体基板の上面に設けられた複数のダミートレンチと、
前記ダミートレンチ内に絶縁膜を介して設けられ前記Ｎ型エミッタ層と同じエミッタ電位を有するダミーゲートトレンチとを備えることを特徴とする請求項１〜５の何れか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁ゲート型バイポーラトランジスタ（IGBT: Insulated Gate Bipolar Transistor）を有する半導体装置に関する。
【背景技術】
【０００２】
ＭＯＳ構造がプレーナ構造の平面型ＩＧＢＴでは平面ゲートを使用しているため、デバイス動作に必要な領域を確保しなければならず、微細化に限界がある。また、高オン電圧の制限を受けてしまう。これに対して、トレンチ型ＩＧＢＴでは、ゲート構造がトレンチ（縦）構造となるため、微細化が可能である（例えば、特許文献１参照）。また、トレンチ底での電子注入効果を利用してオン電圧特性を改善することができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】日本特開２０００−２２８５１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、トレンチ型ＩＧＢＴでは、高アクティブセル密度により飽和電流密度が高く、短絡遮断能力が低いという問題がある。セルとは、トレンチの垂直方向及び長手方向の最小繰り返しパターンである。アクティブセル密度とは、１ｃｍ２の面積内のセルの数である。下記式にてアクティブセル密度を定義する。
アクティブセル密度＝１／（トレンチの垂直方向の最小繰り返し寸法＊トレンチの長手方向の最小繰り返し寸法）【０００５】
また、一つのセルあたりのトレンチの数（以下、間引き率）が増加できない場合、Ｐ＋型エミッタ層のトレンチ長手方向の幅を大きくすれば飽和電流を低減できるが、オン電圧が増加する。間引き率とは、一つのセル内の全てのトレンチの数に対するエミッタ電位となるトレンチの数の割合である。下記式にて間引き率を定義する。
間引き率＝セル内のエミッタ電位となるトレンチの数／セル内の全てのトレンチの数【０００６】
本発明は、上述のような課題を解決するためになされたもので、その目的はオン電圧に悪影響を及ぼさずに飽和電流を抑えることができる半導体装置を得るものである。
【課題を解決するための手段】
【０００７】
本発明に係る半導体装置は、Ｎ型半導体基板と、前記Ｎ型半導体基板の上面に設けられた複数のトレンチと、前記トレンチ内に絶縁膜を介して設けられたゲートトレンチと、前記トレンチ間のメサ部において前記Ｎ型半導体基板の上面に設けられた平面型ＭＯＳＦＥＴと、前記メサ部において前記トレンチと前記平面型ＭＯＳＦＥＴとの間に設けられたＰ型エミッタ層と、前記Ｎ型半導体基板の下面に設けられたＰ型コレクタ層とを備え、前記平面型ＭＯＳＦＥＴは、Ｎ型エミッタ層と、前記Ｎ型半導体基板に接続されたＮ型拡散層と、前記Ｎ型エミッタ層と前記Ｎ型拡散層との間に設けられたＰ型ベース層と、前記Ｎ型エミッタ層の一部と前記Ｎ型拡散層と前記Ｐ型ベース層の上にゲート絶縁膜を介して設けられた平面ゲートとを有し、前記平面ゲートは前記ゲートトレンチに接続され、前記Ｐ型エミッタ層は、前記Ｐ型ベース層より高い不純物濃度を持ち、前記Ｎ型エミッタ層と同じエミッタ電位を有し、前記Ｎ型エミッタ層は前記トレンチに接しておらず、トレンチ型ＭＯＳＦＥＴが構成されていないことを特徴とする。
【発明の効果】
【０００８】
本発明では、不純物濃度が高いＰ型エミッタ層がトレンチと平面型ＭＯＳＦＥＴとの間に設けられていてＮ型エミッタ層がトレンチに接していない。従って、電子電流がトレンチのサイドに沿って流れる経路が無く、その経路の抵抗成分が無いため、オン電圧に悪影響を及ぼさない。そして、Ｐ型エミッタ層の長さを増加させず、平面型ＭＯＳＦＥＴのチャネル長さを増加させてアクティブセル密度を低下させることにより、オン電圧に悪影響を及ぼさずに飽和電流を抑えることができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施の形態１に係る半導体装置を示す断面斜視図である。
【図２】図１の装置において平面ゲートを省略した断面斜視図である。
【図３】図１の装置において平面ゲートとゲート絶縁膜を省略した断面斜視図である。
【図４】図３のＩ−ＩＩに沿った断面図である。
【図５】本発明の実施の形態１に係る平面型ＭＯＳＦＥＴを示す平面図である。
【図６】比較例１に係る平面型ＩＧＢＴを示す断面図である。
【図７】比較例２に係るトレンチ型ＩＧＢＴを示す断面斜視図である。
【図８】比較例２の電子電流の流れを説明するための平面図である。
【図９】本発明の実施の形態１に係る半導体装置の電子電流の流れを説明するための平面図である。
【図１０】飽和電流密度Ｊｃ（ｓａｔ）のチャネル幅依存性を示す図である。
【図１１】飽和電流密度Ｊｃ（ｓａｔ）のチャネル長依存性を示す図である。
【図１２】本発明の実施の形態１に係る平面型ＭＯＳＦＥＴの変型例を示す平面図である。
【図１３】本発明の実施の形態１に係る半導体装置の変型例を示す断面斜視図である。
【図１４】本発明の実施の形態２に係る半導体装置を示す断面斜視図である。
【図１５】図１４のＩ−ＩＩに沿った断面図である。
【図１６】本発明の実施の形態３に係る半導体装置を示す断面図である。
【図１７】比較例１と実施の形態１〜３に係る半導体装置のオン電圧を示す図である。
【図１８】本発明の実施の形態４に係る半導体装置を示す断面斜視図である。
【図１９】図１８の装置において平面ゲートを省略した断面斜視図である。
【図２０】図１８の装置において平面ゲートとゲート絶縁膜を省略した断面斜視図である。
【図２１】図２０のＩ−ＩＩに沿った断面図である。
【図２２】同じチャネル長を持つ比較例１、比較例２、実施の形態１，４の装置のＪＣ−ＶＣ出力特性波形を示す図である。
【図２３】同じチャネル長を持つ比較例１、比較例２、実施の形態１，４の装置のＪＣ短絡遮断能力を示す図である。
【図２４】本発明の実施の形態４に係る半導体装置の変型例を示す断面斜視図である。
【図２５】本発明の実施の形態５に係る半導体装置を示す断面斜視図である。
【発明を実施するための形態】
【００１０】
本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１１】
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置を示す断面斜視図である。図２は図１の装置において平面ゲートを省略した断面斜視図である。図３は図１の装置において平面ゲートとゲート絶縁膜を省略した断面斜視図である。図４は図３のＩ−ＩＩに沿った断面図である。なお、実施の形態として６５００Ｖの高耐圧クラスを例に示すが、耐圧クラスに関わらず本発明を適用することができる。
【００１２】
Ｎ−型半導体基板１の上面に複数のトレンチ２が設けられている。トレンチ２内に絶縁膜３を介してゲートトレンチ４が設けられている。トレンチ２間のメサ部においてＮ−型半導体基板１の上面に平面型ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）５が設けられている。メサ部においてトレンチ２と平面型ＭＯＳＦＥＴ５との間にＰ＋型エミッタ層６が設けられている。Ｎ−型半導体基板１の下面にＮ型バッファ層７とＰ型コレクタ層８が順に設けられている。Ｐ型コレクタ層８にはコレクタ電極９が接続されている。
【００１３】
平面型ＭＯＳＦＥＴ５は、Ｎ＋型エミッタ層１０と、Ｎ−型半導体基板１の上部と、Ｎ＋型エミッタ層１０とＮ−型半導体基板１の上部との間に設けられたＰ型ベース層１２と、これらの上にゲート絶縁膜１３を介して設けられた平面ゲート１４とを有する。Ｎ＋型エミッタ層１０はソースとなり、Ｎ−型半導体基板１の上部はドレインとなり、Ｐ型ベース層１２はチャネルとなって平面型ＭＯＳＦＥＴ５はｎチャネルＭＯＳＦＥＴとして動作する。ゲートトレンチ４と平面ゲート１４はポリシリコンであり、絶縁膜３とゲート絶縁膜１３は酸化膜である。
【００１４】
平面ゲート１４はゲートトレンチ４に接続されている。トレンチ２とＮ＋型エミッタ層１０との間にＰ＋型エミッタ層６が設けられている。Ｐ＋型エミッタ層６は、Ｐ型ベース層１２より高い不純物濃度を持ち、Ｎ＋型エミッタ層１０と同じエミッタ電位を有する。Ｎ＋型エミッタ層１０はトレンチ２に接しておらず、トレンチ型ＭＯＳＦＥＴが構成されていない。
【００１５】
図５は、本発明の実施の形態１に係る平面型ＭＯＳＦＥＴを示す平面図である。ただし、ゲート絶縁膜１３と平面ゲート１４は省略している。Ｎ＋型エミッタ層１０とＰ型ベース層１２とＮ−型半導体基板１の上部は、Ｎ−型半導体基板１の上面に対して垂直な平面視においてトレンチ２の長手方向に沿って順に並んでいる。
【００１６】
平面視においてトレンチ２の短手方向に沿ったＰ型ベース層１２の幅がチャネル幅Ｗである。平面視においてトレンチ２の長手方向に沿ったＰ型ベース層１２の長さがチャネル長さＬである。長さＬを調整することでトレンチ２の長手方向のアクティブセル密度を調整することができる。
【００１７】
続いて本実施の形態の効果を比較例１，２と比較しながら説明する。図６は比較例１に係る平面型ＩＧＢＴを示す断面図である。図７は比較例２に係るトレンチ型ＩＧＢＴを示す断面斜視図である。比較例２においてＮ−型半導体基板１の上面に複数のダミートレンチ１５が設けられている。ダミートレンチ１５内に絶縁膜１６を介してダミーゲートトレンチ１７が設けられている。ダミーゲートトレンチ１７はＮ＋型エミッタ層１０と同じエミッタ電位を有する。また、Ｎ−型半導体基板１とＰ型ベース層１２の間にＮ型拡散領域１８が設けられている。
【００１８】
耐圧モード（Ｖｇｅ＝０Ｖ，Ｖｃｅ＝Ｖｃｃ）でゲートトレンチ４とダミートレンチ１５はフィールドプレートとして動作する。従って、Ｎ−型半導体基板１の厚みと比抵抗率が同じ条件で比較例２は比較例１より高い耐圧が得られる。
【００１９】
図８は、比較例２の電子電流の流れを説明するための平面図である。図９は、本発明の実施の形態１に係る半導体装置の電子電流の流れを説明するための平面図である。電子電流の経路を矢印で示す。
【００２０】
比較例２の場合、Ｐ＋型エミッタ層６の長さを大きくしてアクティブセル密度を低下させ、抵抗成分を増加させて飽和電流密度Ｊｃ（ｓａｔ）を抑制する。しかし、電子電流がトレンチ２のサイドに沿って流れる経路に抵抗成分を生じ、オン電圧に悪影響を及ぼす。
【００２１】
一方、本実施の形態では不純物濃度が高いＰ＋型エミッタ層６がトレンチ２と平面型ＭＯＳＦＥＴ５との間に設けられていてＮ＋型エミッタ層１０がトレンチ２に接していない。従って、電子電流がトレンチ２のサイドに沿って流れる経路が無い。このため、電子電流が平面型ＭＯＳＦＥＴ５のチャネルとＰ＋型エミッタ層６の直下に流れる。その結果、トレンチ型ＩＧＢＴのような抵抗成分が無いため、オン電圧に悪影響を及ぼさない。そして、Ｐ＋型エミッタ層６の長さを増加させず、平面型ＭＯＳＦＥＴ５のチャネル長さＬを増加させてアクティブセル密度を低下させることにより、オン電圧に悪影響を及ぼさずに飽和電流を抑えることができる。
【００２２】
図１０は、飽和電流密度Ｊｃ（ｓａｔ）のチャネル幅依存性を示す図である。図１１は、飽和電流密度Ｊｃ（ｓａｔ）のチャネル長依存性を示す図である。評価条件はＶＧＥ＝１３．５Ｖ、ＶＣＥ＝２０Ｖ、Ｔｊ＝２５℃である。図１０ではチャネル長が４μｍ、図１１ではチャネル幅が２μｍである。Ｊｃ（ｓａｔ）は、ゲート電圧が一定の場合、デバイスの単位面積の電流駆動力を示す特性である。図１０と図１１からチャネル幅が０．３μｍより狭いとＪｃ（ｓａｔ）が激減し、チャネル間隔が３．０μｍより短いとＪｃ（ｓａｔ）が激減することが分かる。従って、チャネル幅Ｗは０．３μｍ以上であり、チャネル長さＬは３．０μｍ以上であることが好ましい。
【００２３】
図１２は、本発明の実施の形態１に係る平面型ＭＯＳＦＥＴの変型例を示す平面図である。平面型ＭＯＳＦＥＴ５の平面ゲート１４が分離している。この場合でも上記実施の形態と同じ効果を得ることができる。
【００２４】
図１３は、本発明の実施の形態１に係る半導体装置の変型例を示す断面斜視図である。Ｎ−型半導体基板１の下面にＮ型バッファ層７が無い。この場合でも上記実施の形態と同じ効果を得ることができる。
【００２５】
また、上記実施の形態に示したトレンチ２は丸い底の形状を持つ。ただし、これに限らず、例えば四角い底、膨らむ底など他の形状を持つトレンチ２を用いても上記実施の形態と同じ効果を得ることができる。
【００２６】
実施の形態２．
図１４は、本発明の実施の形態２に係る半導体装置を示す断面斜視図である。図１５は図１４のＩ−ＩＩに沿った断面図である。平面型ＭＯＳＦＥＴ５のドレインとなるＮ型拡散層１９がセル領域全面に設けられている。Ｎ型拡散層１９は、Ｎ−型半導体基板１に接続され、Ｎ−型半導体基板１より高い不純物濃度を持ち、深さがトレンチ２よりも浅い。Ｎ型拡散層１９がホールのバリア層になり装置のエミッタ側のキャリア濃度が向上するため、オン電圧を低減することができる。その他の構成及び効果は実施の形態１と同様である。
【００２７】
実施の形態３．
図１６は、本発明の実施の形態３に係る半導体装置を示す断面図である。Ｎ型拡散層１９が平面ゲート１４の下方に部分的に設けられている。その他の構成は実施の形態２と同様である。この場合でも実施の形態２と同様の効果を得ることができる。
【００２８】
図１７は、比較例１と実施の形態１〜３に係る半導体装置のオン電圧を示す図である。評価条件はＶＧＥ＝１５Ｖ、ＪＣ＝定格電流密度、Ｔｊ＝２５℃である。実施の形態２，３では実施の形態１よりもオン電圧が更に低減することが分かる。
【００２９】
実施の形態４．
図１８は、本発明の実施の形態４に係る半導体装置を示す断面斜視図である。図１９は図１８の装置において平面ゲートを省略した断面斜視図である。図２０は図１８の装置において平面ゲートとゲート絶縁膜を省略した断面斜視図である。図２１は図２０のＩ−ＩＩに沿った断面図である。
【００３０】
Ｎ−型半導体基板１の上面に複数のダミートレンチ１５が設けられている。ダミートレンチ１５内に絶縁膜１６を介してダミーゲートトレンチ１７が設けられている。ダミーゲートトレンチ１７はＮ＋型エミッタ層１０と同じエミッタ電位を有する。ダミーゲートトレンチ１７はポリシリコンであり、絶縁膜１６は酸化膜である。
【００３１】
トレンチ２間のメサ部においてＮ−型半導体基板１の上面に平面型ＭＯＳＦＥＴ５が設けられているが、ダミートレンチ間には設けられていない。これにより、平面視においてトレンチ２の短手方向に沿って間引き率を増加させ、アクティブセル密度を低下させ、Ｊｃ（ｓａｔ）を抑制することができる。その他の構成及び効果は実施の形態１と同様である。
【００３２】
図２２は、同じチャネル長を持つ比較例１、比較例２、実施の形態１，４の装置のＪＣ−ＶＣ出力特性波形を示す図である。評価条件はＶＧＥ＝１３．５Ｖ、Ｔｊ＝２５℃である。実施の形態４の間引き率は比較例２の間引き率小と同じにした。実施の形態１，４ではオン電圧Ｖｃに悪影響を及ぼさずに飽和電流Ｊｃを抑えることができることが分かる。
【００３３】
図２３は、同じチャネル長を持つ比較例１、比較例２、実施の形態１，４の装置のＪｃ短絡遮断能力を示す図である。評価条件はＶＣＣ＝４５００Ｖ、ＶＧＥ＝１５Ｖ、Ｔｊ＝１２５℃である。短絡遮断能力を示す指標とは、デバイスが破壊せずに遮断可能な最大のパルス幅ＴＷである。ここでは比較例１のＴＷを１とし、比較例１のＪｃ（ｓａｔ）を１とする。Ｊｃ（ｓａｔ）が高くなるほど、短絡中にデバイスの中に熱を発生し、短絡に耐える時間（ＴＷ）が短くなる。実施の形態４は、Ｊｃ（ｓａｔ）を抑えたため、より高い短絡遮断能力を持つことが分かる。
【００３４】
図２４は、本発明の実施の形態４に係る半導体装置の変型例を示す断面斜視図である。２つのメサ部が１つのゲートトレンチ４を挟んでいる。この場合でも上記実施の形態と同じ効果を得ることができる。
【００３５】
実施の形態５．
図２５は、本発明の実施の形態５に係る半導体装置を示す断面斜視図である。図２５のＩ−ＩＩに沿った断面図は図１５と同じである。平面型ＭＯＳＦＥＴ５のドレインとなるＮ型拡散層１９がセル領域全面に設けられている。Ｎ型拡散層１９は、Ｎ−型半導体基板１より高い不純物濃度を持ち、深さがトレンチ２よりも浅い。Ｎ型拡散層１９がホールのバリア層になり装置のエミッタ側のキャリア濃度が向上するため、オン電圧を低減することができる。その他の構成及び効果は実施の形態４と同様である。また、実施の形態５において実施の形態３と同様にＮ型拡散層１９を平面ゲート１４の下方に部分的に設けてもよい。この場合でも実施の形態５と同様の効果を得ることができる。
【００３６】
なお、半導体装置は、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成された半導体装置は、耐電圧性や許容電流密度が高いため、小型化できる。この小型化された装置を用いることで、この装置を組み込んだ半導体モジュールも小型化できる。また、装置の耐熱性が高いため、ヒートシンクの放熱フィンを小型化でき、水冷部を空冷化できるので、半導体モジュールを更に小型化できる。また、装置の電力損失が低く高効率であるため、半導体モジュールを高効率化できる。
【符号の説明】
【００３７】
１  Ｎ−型半導体基板、２  トレンチ、３，１６  絶縁膜、４  ゲートトレンチ、５  平面型ＭＯＳＦＥＴ、６  Ｐ＋型エミッタ層、８  Ｐ型コレクタ層、１０  Ｎ＋型エミッタ層、１２  Ｐ型ベース層、１３  ゲート絶縁膜、１４  平面ゲート、１５  ダミートレンチ、１７  ダミーゲートトレンチ、１９  Ｎ型拡散層
【図１】
2015177910.tif 000003
【図２】
2015177910.tif 000004
【図３】
2015177910.tif 000005
【図４】
2015177910.tif 000006
【図５】
2015177910.tif 000007
【図６】
2015177910.tif 000008
【図７】
2015177910.tif 000009
【図８】
2015177910.tif 000010
【図９】
2015177910.tif 000011
【図１０】
2015177910.tif 000012
【図１１】
2015177910.tif 000013
【図１２】
2015177910.tif 000014
【図１３】
2015177910.tif 000015
【図１４】
2015177910.tif 000016
【図１５】
2015177910.tif 000017
【図１６】
2015177910.tif 000018
【図１７】
2015177910.tif 000019
【図１８】
2015177910.tif 000020
【図１９】
2015177910.tif 000021
【図２０】
2015177910.tif 000022
【図２１】
2015177910.tif 000023
【図２２】
2015177910.tif 000024
【図２３】
2015177910.tif 000025
【図２４】
2015177910.tif 000026
【図２５】
2015177910.tif 000027
【手続補正書】
【提出日】平成26年11月26日(2014.11.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
Ｎ型半導体基板と、
前記Ｎ型半導体基板の上面に設けられた複数のトレンチと、
前記トレンチ内に絶縁膜を介して設けられたゲートトレンチと、
前記トレンチ間のメサ部において前記Ｎ型半導体基板の上面に設けられた平面型ＭＯＳＦＥＴと、
前記メサ部において、前記Ｎ型半導体基板の前記上面に対して垂直な平面視において前記トレンチの短手方向で前記トレンチと前記平面型ＭＯＳＦＥＴとの間に設けられたＰ型エミッタ層と、
前記Ｎ型半導体基板の下面に設けられたＰ型コレクタ層とを備え、
前記平面型ＭＯＳＦＥＴは、Ｎ型エミッタ層と、前記Ｎ型半導体基板の上部と、前記Ｎ型エミッタ層と前記Ｎ型半導体基板の上部との間に設けられたＰ型ベース層と、前記Ｎ型エミッタ層の一部と前記Ｎ型半導体基板の上部と前記Ｐ型ベース層の上にゲート絶縁膜を介して設けられた平面ゲートとを有し、
前記平面ゲートは前記ゲートトレンチに接続され、
前記Ｐ型エミッタ層は、前記Ｐ型ベース層より高い不純物濃度を持ち、前記Ｎ型エミッタ層と同じエミッタ電位を有し、
前記Ｎ型エミッタ層及び前記Ｐ型ベース層と前記トレンチとの間に前記Ｐ型エミッタ層が存在して、前記Ｎ型エミッタ層及び前記Ｐ型ベース層は前記トレンチ内の前記絶縁膜に接しておらず、トレンチ型ＭＯＳＦＥＴが構成されていないことを特徴とする半導体装置。
【請求項２】
前記Ｎ型エミッタ層と前記Ｐ型ベース層と前記Ｎ型半導体基板の上部は、前記平面視において前記トレンチの長手方向に沿って順に並んでいることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記平面視において前記トレンチの短手方向に沿った前記Ｐ型ベース層の幅は０．３μｍ以上であることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記平面視において前記トレンチの長手方向に沿った前記Ｐ型ベース層と近隣のＰ型ベース層との間隔は３．０μｍ以上であることを特徴とする請求項２又は３に記載の半導体装置。
【請求項５】
前記Ｎ型半導体基板の上部に設けられ、前記Ｎ型半導体基板より高い不純物濃度を持ち、深さが前記トレンチよりも浅いＮ型拡散層を更に備えることを特徴とする請求項１〜４の何れか１項に記載の半導体装置。
【請求項６】
前記Ｎ型半導体基板の上面に設けられた複数のダミートレンチと、
前記ダミートレンチ内に絶縁膜を介して設けられ前記Ｎ型エミッタ層と同じエミッタ電位を有するダミーゲートトレンチとを備えることを特徴とする請求項１〜５の何れか１項に記載の半導体装置。
【手続補正書】
【提出日】平成28年6月17日(2016.6.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
Ｎ型半導体基板と、
前記Ｎ型半導体基板の上面に設けられた複数のトレンチと、
前記トレンチ内に絶縁膜を介して設けられたゲートトレンチと、
前記トレンチ間のメサ部において前記Ｎ型半導体基板の上面に設けられた平面型ＭＯＳＦＥＴと、
前記メサ部において、前記Ｎ型半導体基板の前記上面に対して垂直な平面視において前記トレンチの短手方向で前記トレンチと前記平面型ＭＯＳＦＥＴとの間に設けられたＰ型エミッタ層と、
前記Ｎ型半導体基板の下面に設けられたＰ型コレクタ層とを備え、
前記平面型ＭＯＳＦＥＴは、Ｎ型エミッタ層と、前記Ｎ型半導体基板の上部と、前記Ｎ型エミッタ層と前記Ｎ型半導体基板の上部との間に設けられたＰ型ベース層と、前記Ｎ型エミッタ層の一部と前記Ｎ型半導体基板の上部と前記Ｐ型ベース層の上にゲート絶縁膜を介して設けられた平面ゲートとを有し、
前記平面ゲートは前記ゲートトレンチに接続され、
前記Ｐ型エミッタ層は、前記Ｐ型ベース層より高い不純物濃度を持ち、前記Ｎ型エミッタ層と同じエミッタ電位を有し、
前記Ｎ型エミッタ層及び前記Ｐ型ベース層と前記トレンチとの間に前記Ｐ型エミッタ層が存在して、前記Ｎ型エミッタ層及び前記Ｐ型ベース層は前記トレンチ内の前記絶縁膜に接しておらず、トレンチ型ＭＯＳＦＥＴが構成されていないことを特徴とする半導体装置。
【請求項２】
前記Ｎ型エミッタ層と前記Ｐ型ベース層と前記Ｎ型半導体基板の上部は、前記平面視において前記トレンチの長手方向に沿って順に並んでいることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記平面視において前記トレンチの短手方向に沿った前記Ｐ型ベース層の幅は０．３μｍ以上であることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記平面視において前記トレンチの長手方向に沿った前記Ｐ型ベース層と近隣のＰ型ベース層との間隔は３．０μｍ以上であることを特徴とする請求項２又は３に記載の半導体装置。
【請求項５】
前記Ｎ型半導体基板の上部に設けられ、前記Ｎ型半導体基板より高い不純物濃度を持ち、深さが前記トレンチよりも浅いＮ型拡散層を更に備えることを特徴とする請求項１〜４の何れか１項に記載の半導体装置。
【請求項６】
前記Ｎ型半導体基板の上面に設けられた複数のダミートレンチと、
前記ダミートレンチ内に絶縁膜を介して設けられ前記Ｎ型エミッタ層と同じエミッタ電位を有するダミーゲートトレンチとを備えることを特徴とする請求項１〜５の何れか１項に記載の半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
本発明に係る半導体装置は、Ｎ型半導体基板と、前記Ｎ型半導体基板の上面に設けられた複数のトレンチと、前記トレンチ内に絶縁膜を介して設けられたゲートトレンチと、前記トレンチ間のメサ部において前記Ｎ型半導体基板の上面に設けられた平面型ＭＯＳＦＥＴと、前記メサ部において、前記Ｎ型半導体基板の前記上面に対して垂直な平面視において前記トレンチの短手方向で前記トレンチと前記平面型ＭＯＳＦＥＴとの間に設けられたＰ型エミッタ層と、前記Ｎ型半導体基板の下面に設けられたＰ型コレクタ層とを備え、前記平面型ＭＯＳＦＥＴは、Ｎ型エミッタ層と、前記Ｎ型半導体基板の上部と、前記Ｎ型エミッタ層と前記Ｎ型半導体基板の上部との間に設けられたＰ型ベース層と、前記Ｎ型エミッタ層の一部と前記Ｎ型半導体基板の上部と前記Ｐ型ベース層の上にゲート絶縁膜を介して設けられた平面ゲートとを有し、前記平面ゲートは前記ゲートトレンチに接続され、前記Ｐ型エミッタ層は、前記Ｐ型ベース層より高い不純物濃度を持ち、前記Ｎ型エミッタ層と同じエミッタ電位を有し、前記Ｎ型エミッタ層及び前記Ｐ型ベース層と前記トレンチとの間に前記Ｐ型エミッタ層が存在して、前記Ｎ型エミッタ層及び前記Ｐ型ベース層は前記トレンチ内の前記絶縁膜に接しておらず、トレンチ型ＭＯＳＦＥＴが構成されていないことを特徴とする。
【国際調査報告】
2015177910.tif 000028
2015177910.tif 000029
2015177910.tif 000030
2015177910.tif 000031