(57)【要約】  本発明による絶縁ゲート型半導体素子の制御装置は、第１絶縁ゲートと第２絶縁ゲートを備える絶縁ゲート型半導体素子を、第１絶縁ゲートおよび第２絶縁ゲートにそれぞれ与えられる第１制御電圧および第２制御電圧によって駆動するものであり、絶縁ゲート型半導体素子に流れる電流に関する信号を入力する第１ノイズフィルタと、第１ノイズフィルタの出力信号と第１基準信号を比較し、第１比較結果を出力する第１比較器と、第１比較結果により、絶縁ゲート型半導体素子に過電流が流れていると判定されたら、第２制御電圧を低下させる第２制御電圧出力回路と、第２制御電圧が低下した後、第１制御電圧を低下させる第１制御電圧出力回路とを備える。
2014181450.tif 000002
【特許請求の範囲】
【請求項１】
第１絶縁ゲートと第２絶縁ゲートを備える絶縁ゲート型半導体素子を、前記第１絶縁ゲートおよび前記第２絶縁ゲートにそれぞれ与えられる第１制御電圧および第２制御電圧によって駆動する絶縁ゲート型半導体素子の制御装置において、
前記絶縁ゲート型半導体素子に流れる電流に関する信号を出力する電流検知手段と、
前記電流検知手段が出力する前記信号を入力する第１ノイズフィルタと、
前記第１ノイズフィルタの出力信号と第１基準信号を比較し、第１比較結果を出力する第１比較器と、
前記第１比較結果により、前記絶縁ゲート型半導体素子に過電流が流れていると判定されたら、前記第２制御電圧を低下させる第２制御電圧出力回路と、前記第２制御電圧が低下した後、前記第１制御電圧を低下させる第１制御電圧出力回路と、
を備えることを特徴とする絶縁ゲート型半導体素子の制御装置。
【請求項２】
請求項１に記載の絶縁ゲート型半導体素子の制御装置において、
さらに、
前記電流検知手段が出力する前記信号を入力する第２ノイズフィルタと、
前記第２ノイズフィルタの出力信号と第２基準信号を比較し、第２比較結果を出力する第２比較器と、
を備え、
前記第２制御電圧出力回路は、前記第２比較結果により、前記絶縁ゲート型半導体素子に前記過電流が流れていると判定されたら、前記第２制御電圧を低下させることを特徴とする絶縁ゲート型半導体素子の制御装置。
【請求項３】
請求項２に記載の絶縁ゲート型半導体素子の制御装置において、
前記第２ノイズフィルタの時定数が前記第１ノイズフィルタの時定数より大きいことを特徴とする絶縁ゲート型半導体素子の制御装置。
【請求項４】
請求項２または請求項３に記載の絶縁ゲート型半導体素子の制御装置において、
前記第１比較結果により、前記絶縁ゲート型半導体素子に過電流が流れていると判定され、かつ前記第２比較結果により、前記絶縁ゲート型半導体素子に前記過電流が流れていると判定されなければ、前記第２制御電圧出力回路は、前記第２制御電圧を増加することを特徴とする絶縁ゲート半導体素子の制御装置。
【請求項５】
請求項１または請求項２に記載の絶縁ゲート型半導体素子の制御装置において、
前記第１制御電圧出力回路は、前記第１制御電圧を階段状に低下することを特徴とする絶縁ゲート型半導体素子の制御装置。
【請求項６】
請求項１または請求項２に記載の絶縁ゲート型半導体素子の制御装置において、
前記第１絶縁ゲートは第１の部分と第２の部分からなり、
前記第１の部分に与えられる前記第１制御電圧を前記第２の部分に与えられる前記第１制御電圧よりも先に低下させることを特徴とする絶縁ゲート型半導体素子の制御装置。
【請求項７】
請求項２に記載の絶縁ゲート型半導体素子の制御装置において、
前記電流検知手段が出力する前記信号は、前記第１ノイズフィルタを介して前記第２ノイズフィルタに入力されることを特徴とする絶縁ゲート型半導体素子の制御装置。
【請求項８】
請求項１に記載の絶縁ゲート型半導体素子の制御装置において、
前記第１制御電圧出力回路は、前記第１比較結果により、所定時間の間、前記絶縁ゲート型半導体素子に過電流が流れていると判定されたら、前記第１制御電圧を低下させることを特徴とする絶縁ゲート型半導体素子の制御装置。
【請求項９】
請求項８に記載の絶縁ゲート型半導体素子の制御装置において、
前記第２制御電圧出力回路は、前記所定時間よりも短い時間の間、前記絶縁ゲート型半導体素子に過電流が流れていると判定されたら、前記第２制御電圧を増加させることを特徴とする絶縁ゲート型半導体素子の制御装置。
【請求項１０】
請求項１または請求項２に記載の絶縁ゲート型半導体素子の制御装置において、
前記電流検知手段は、前記絶縁ゲート半導体素子に接続されるセンス抵抗の両端の電圧に基づいて、前記絶縁ゲート型半導体素子に流れる電流に関する信号を出力することを特徴とする。
【請求項１１】
請求項１または請求項２に記載の絶縁ゲート型半導体素子の制御装置において、
前記電流検知手段は、前記絶縁ゲート半導体素子のコレクタ電圧に基づいて、前記絶縁ゲート型半導体素子に流れる電流に関する信号を出力することを特徴とする。
【請求項１２】
請求項１または請求項２に記載の絶縁ゲート型半導体素子の制御装置において、
前記電流検知手段は、前記絶縁ゲート半導体素子の第１絶縁ゲートの電圧に基づいて、前記絶縁ゲート型半導体素子に流れる電流に関する信号を出力することを特徴とする。
【請求項１３】
請求項２に記載の絶縁ゲート型半導体素子の制御装置において、
前記第１基準信号の大きさと前記第２基準信号の大きさが同じであることを特徴とする絶縁ゲート型半導体素子の制御装置。
【請求項１４】
一対の直流端子と、
交流の相数と同数の交流端子と、
前記直流端子と前記交流端子の間にされる複数の半導体スイッチング素子と、
前記複数の半導体スイッチング素子に逆並列に接続される複数のダイオードと、
前記複数の半導体スイッチング素子を駆動する複数のゲート駆動装置と、
を備える電力変換装置において、
前記複数の半導体スイッチング素子の各々は、第１絶縁ゲートと第２絶縁ゲートを備える絶縁ゲート型半導体素子であり、
前記複数のゲート駆動装置の各々は、請求項１または請求項２に記載の絶縁ゲート型半導体素子の制御装置を備えることを特徴とする電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は絶縁ゲート型半導体素子の制御装置およびそれを用いた電力変換装置に係り、特に、小電力機器から大電力機器まで広く使われるものに好適な絶縁ゲート型半導体素子の制御装置およびそれを用いた電力変換装置に関する。
【背景技術】
【０００２】
近年の省エネルギーや新エネルギーの電力変換装置には、多くのインバータやコンバータが使われているが、低炭素社会を実現するには、それらの格段の普及が不可欠になっている。【０００３】
電力変換装置用のパワー半導体素子としては、絶縁ゲートバイポーラトランジスタ（以下、ＩＧＢＴと記す）が多く使用されている。ＩＧＢＴは、オン電圧が低く、かつスイッチング速度が速いという、すなわち導通損失とスイッチング損失が共に低いという、電力変換装置用として優れた性能を備えている。さらに、ＩＧＢＴは、絶縁ゲートによる易制御性を兼ね備えていることから、現在、エアコンや電子レンジなどの小電力機器から、鉄道や製鉄所のインバータなどの大電力機器まで広く使われている。【０００４】
電力変換装置の普及に伴って、ＩＧＢＴの更なる性能向上が求められているが、導通損失とスイッチング損失との間にはトレードオフ関係が有るため、大幅な性能向上が難しくなってきている。【０００５】
そこで、ＩＧＢＴの導通損失とスイッチング損失を共に低減する技術として、絶縁ゲート電極を複数に分割し、これらを独立に制御する構造（例えば、特許文献１、特許文献２、特許文献３参照）や、裏面（コレクタ側）に絶縁ゲート電極を設ける構造（例えば、特許文献４、特許文献５、特許文献６、特許文献７、特許文献８参照）が知られている。【０００６】
ゲート電極を複数に分割する構造および裏面（コレクタ側）に絶縁ゲート電極を設ける構造は、それぞれ、表面の第２ゲート電極および裏面のゲート電極により、オン電圧が低いモードすなわちターンオフ損失が大きいモードと、オン電圧が高いモードすなわちターンオフ損失が小さいモードの２つの状態を取ることができ、導通時とターンオフ時で、これら２つの状態を切り替えることで、導通損失とスイッチング損失を共に低減することができる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０００−１０１０７６号公報
【特許文献２】特開２００５−１９１２２１号公報
【特許文献３】特開２００８−３０５９５６号公報
【特許文献４】特開２００１−３２００４９号公報
【特許文献５】特開２０１０−１２３６６７号公報
【特許文献６】特開２０１０−２５１５１７号公報
【特許文献７】特表２００２−５０７０５８号公報
【特許文献８】特開２０１０−７４０５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上記のように、複数の絶縁ゲートを備えたＩＧＢＴなどの絶縁ゲート型半導体素子の素子構造については様々な技術が知られているが、その制御技術や駆動技術については開発の途上にある。特に、電力変換装置の信頼性にとっては、電源短絡などの異常時にパワー半導体素子を過電流から保護する技術が重要である。しかしながら、特許文献１において、短絡時などの過電流を検知する回路を設け、短絡時に一方の絶縁ゲートをオフさせることが開示されているものの、具体的な装置構成についてはいまだ実現されていない。【０００９】
そこで、本発明の課題は、複数の絶縁ゲートを備えた絶縁ゲート型半導体素子の過電流保護機能を備えた制御装置を提供することである。
【課題を解決するための手段】
【００１０】
本発明による絶縁ゲート型半導体素子の制御装置は、第１絶縁ゲートと第２絶縁ゲートを備える絶縁ゲート型半導体素子を、第１絶縁ゲートおよび第２絶縁ゲートにそれぞれ与えられる第１制御電圧および第２制御電圧によって駆動する。そして、さらに、本発明による絶縁ゲート型半導体素子の制御装置は、絶縁ゲート型半導体素子に流れる電流に関する信号を入力する第１ノイズフィルタと、第１ノイズフィルタの出力信号と第１基準信号を比較し、第１比較結果を出力する第１比較器と、第１比較結果により、絶縁ゲート型半導体素子に過電流が流れていると判定されたら、第２制御電圧を低下させる第２制御電圧出力回路と、第２制御電圧が低下した後、第１制御電圧を低下させる第１制御電圧出力回路とを備える。【００１１】
ここで、絶縁ゲート型半導体素子としては、第１絶縁ゲートおよび第２絶縁ゲートが、それぞれ主ゲートおよび補助ゲートである、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）を適用できる。【００１２】
本発明による制御装置によれば、絶縁ゲート型半導体素子に過電流が流れる場合、第２絶縁ゲートを先にオフすることで、絶縁ゲート型半導体素子の飽和電流が低減し、短絡耐量が増加するので、第１絶縁ゲートをオフしたときに確実に絶縁ゲート型半導体素子に流れる電流を遮断することができる。
【発明の効果】
【００１３】
本発明によれば、複数の絶縁ゲートを備えた絶縁ゲート型半導体素子の過電流保護機能を備えた制御装置を実現することができる。これにより、複数の絶縁ゲートを備えた絶縁ゲート型半導体素子を用いた電力変換装置の信頼性が向上する。
【図面の簡単な説明】
【００１４】
【図１】第１実施例である絶縁ゲート型半導体素子の制御装置の回路ブロック図。
【図２】第１実施例の正検知の電圧波形。
【図３】第１実施例の誤検知の電圧波形。
【図４】第１実施例の誤検知の電圧波形。
【図５】第１実施例の電圧振動を抑制する電圧波形。
【図６】第１実施例の変形例の回路ブロック図。
【図７】第２実施例である絶縁ゲート型半導体素子の制御装置の回路ブロック図。
【図８】第３実施例である絶縁ゲート型半導体素子の制御装置の回路ブロック図。
【図９】第２実施例の正検知の電圧波形。
【図１０】第２実施例の誤検知の電圧波形。
【図１１】第２実施例の誤検知の電圧波形。
【図１２】第４実施例である絶縁ゲート型半導体素子の制御装置の回路ブロック図。
【図１３】第５実施例である絶縁ゲート型半導体素子の制御装置の回路ブロック図。
【図１４】第６実施例である絶縁ゲート型半導体素子の制御装置の回路ブロック図。
【図１５】第７実施例である電力変換装置の回路構成図。
【発明を実施するための形態】
【００１５】
以下、図面を参照して本発明の実施例について説明する。
【００１６】
（実施例１）
図１は本発明の第１実施例である絶縁ゲート半導体素子の制御装置の回路ブロック図である。本実施例は、ＩＧＢＴ１、センスＩＧＢＴ２、ダイオード３、主ゲート（Ｇ１）４、補助ゲート（Ｇ２）５、Ｇ１に第１制御電圧を与える第１制御電圧出力回路であるＧ１駆動回路の出力段６、Ｇ２に第２制御電圧を与える第２制御電圧出力回路であるＧ２駆動回路の出力段７、ＰＷＭ信号を受けＧ１とＧ２の制御信号を出力する論理回路８、センス抵抗９、第１ノイズフィルタ１０、第１比較器１１、第１基準電圧源１２、第２ノイズフィルタ１３、第２比較器１４、第２基準電圧源１５、第１比較器から第１比較結果であるオフ信号が出力された後、第２比較器から第２比較結果であるオフ信号が出力されない場合に、補助ゲート（Ｇ２）５をオン状態に戻す判定回路１６から構成される。本実施例においては、第２ノイズフィルタ１３の時定数が、第１ノイズフィルタ１０の時定数より大きい。
【００１７】
ＩＧＢＴ１およびＩＧＢＴ２は、一つの半導体基板に形成され、単体の半導体スイッチング素子すなわちＩＧＢＴを構成する。より具体的な素子構造としては、例えば、前述した特許文献１〜３に開示された素子構造が知られている。
【００１８】
なお、第１ノイズフィルタ１０の時定数がゼロ、すなわち、第１ノイズフィルタ１０を設けなくても良い。この時、センス抵抗９の両端の電圧はノイズフィルタを介さず、第１比較器１１に入力される。
【００１９】
本実施例の主たる動作は下記のとおりである。
（１）ＩＧＢＴ１に過電流が流れ、センス抵抗９の両端に電圧が発生し、第１ノイズフィルタ１０の出力が、第１基準電圧源１２の基準電圧を超え、補助ゲート（Ｇ２）５をオフする。その後、第２ノイズフィルタ１３の出力が、第２基準電圧源１５の基準電圧を超えると、主ゲート（Ｇ１）４をオフし、ＩＧＢＴ１がオフする。
（２）センス抵抗９の両端にノイズ電圧が発生し、第１ノイズフィルタ１０の出力が、第１基準電圧源１２の基準電圧を超えると、補助ゲート（Ｇ２）５をオフする。その後、第２ノイズフィルタ１３の出力が、第２基準電圧源１５の基準電圧を超えないと、補助ゲート（Ｇ２）５をオンに戻し、ＩＧＢＴ１が通常のオン状態（Ｇ１、Ｇ２ともにオン信号が入力された状態）に復帰する。
（３）センス抵抗９の両端にノイズ電圧が発生し、第１ノイズフィルタ１０の出力が、第１基準電圧源１２の基準電圧を超えないと、補助ゲート（Ｇ２）５のオン状態を維持する。
【００２０】
上記（１）の動作において、補助ゲート（Ｇ２）５を主ゲート（Ｇ１）４よりも先にオフすることで、ＩＧＢＴ１の飽和電流が低減し、短絡耐量が増加するので、信頼性が向上する。
【００２１】
次に、図２の電圧波形を用いて、上記（１）の動作（過電流を検出した場合）を説明する。センス抵抗両端の電圧が上昇すると（ｔ１）、第１ノイズフィルタ１０および第２ノイズフィルタ１３の時定数に応じて、第１比較器１１と第２比較器１４の入力電圧が上昇する。第２ノイズフィルタ１３の時定数は、第１ノイズフィルタ１０の時定数より大きいので、第２比較器１４の入力電圧の立ち上がりの傾きは第１比較器１１の入力電圧よりも緩やかとなる。第１比較器１１の入力電圧が、基準電圧源１２が発生する第１基準電圧を超えると（ｔ２）、補助ゲート（Ｇ２）５がオフする。この状態では、コレクタ電流は流れ続けるが、補助ゲート（Ｇ２）５がオフしているため、飽和電流は減少し、ＩＧＢＴの発熱は抑制される。その後、第２比較器１４の入力電圧が基準電圧源１５が発生する第２基準電圧を超えると（ｔ３）、主ゲート（Ｇ１）４をオフし、ＩＧＢＴがオフ状態となる。
【００２２】
図３は、上記（２）の動作（過電流を誤検出した場合）に対応する。センス抵抗両端の電圧が上昇し（ｔ１）、第１比較器の入力電圧が第１基準電圧を超えると（ｔ２）、補助ゲート（Ｇ２）５がオフする。しかし、予め設定された時間ｔｄを経過して（ｔ３）、第２比較器１４の入力電圧が第２基準電圧を超えないと、補助ゲート（Ｇ２）５はオンに戻り、ＩＧＢＴは通常のオン状態（Ｇ１とＧ２がともにオン）に復帰する。
【００２３】
図４は、上記（３）の動作（過電流を誤検出した場合）に対応する。この動作では、センス抵抗両端の電圧は上昇するが、第１比較器の入力電圧が基準電圧に達しないので、補助ゲート（Ｇ２）はオン状態を保持する。
【００２４】
過電流保護のうち、短絡保護は定格電流の数倍という大電流を遮断するので、電流遮断時のサージ電圧が大きい。図５の電圧波形を用いて、本実施例における、サージ電圧を抑制するための動作を説明する。第１比較器１１の入力電圧が第１基準電圧を超えると（ｔ２）、補助ゲート（Ｇ２）５がオフする。この時、飽和電流が低下するので、センス抵抗９の両端の電圧が低下する。次に、第２比較器１４の入力電圧が第２基準電圧を超えると（ｔ３）、主ゲート（Ｇ１）４がオフ動作に入るが、主ゲート（Ｇ１）４を一度にオフせず、しきい値よりも大でかつ通常のオン状態（例えば、Ｖｇ１＝１５Ｖ）よりも小さな中間電圧（例えば、Ｖｇ１＝１０Ｖ）が保持される（ｔ３〜ｔ４）。その後、主ゲート（Ｇ１）４をオフする（ｔ４）。このように駆動することで、飽和電流が３段階（１．Ｇ１とＧ２がともにオン、２．Ｇ１オンでＧ２オフ、３．Ｇ２オフでＧ１が中間電圧）となるので、コレクタ電流が徐々に減少し、サージ電圧を抑制できる。
【００２５】
図６は、第１実施例の変形例であり、図１における主ゲート（Ｇ１）４を２つの部分（２０，２１）に分割した絶縁ゲート型半導体素子の制御装置の回路ブロック図を示す。短絡保護のように大電流を遮断する場合は、補助ゲート（Ｇ２）５をオフした後、一方の主ゲート部Ｇ１（１）２０をオフし、その後、他方の主ゲート部Ｇ１（２）２１をオフすることで、コレクタ電流が徐々に減少し、サージ電圧が抑制される。
【００２６】
このように駆動することで、飽和電流が３段階（１．Ｇ１とＧ２がともにオン、２．Ｇ１（１）オフ、Ｇ１（２）オン、３．Ｇ１（１）とＧ１（２）がともにオフ）となるので、コレクタ電流が徐々に減少し、サージ電圧を抑制できる。
【００２７】
（実施例２）
図７は本発明の第２実施例である絶縁ゲート型半導体素子の制御装置の回路ブロック図である。本実施例が第１実施例と異なる点は、第１ノイズフィルタ１０と第２ノイズフィルタ１３を直列に接続することである。すなわち、センス抵抗９の両端の電圧が第１ノイズフィルタ１０を介して第２ノイズフィルタ１３に入力される。第１実施例では、第１ノイズフィルタ１０と第２ノイズフィルタ１３が並列に接続されるので、第２ノイズフィルタ１３の時定数が、第１ノイズフィルタ１０の時定数より大きく設定される。これに対し、本実施例では、第１ノイズフィルタ１０および第２ノイズフィルタ１３の時定数について第１実施例のような制約は無い。
【００２８】
本実施例でも、補助ゲート（Ｇ２）を先にオフすることで、ＩＧＢＴの飽和電流が低減し、短絡耐量が増加するので、信頼性が向上する。
【００２９】
（実施例３）
図８は本発明の第３実施例である絶縁ゲート型半導体素子の制御装置の回路ブロック図である。本実施例が第１実施例と異なる点は、ノイズフィルタ、基準電圧源、比較器が、それぞれ１つづつ用いられていることである。
【００３０】
次に、図９から図１１を用いて、本実施例の動作を説明する。
【００３１】
図９では、第１比較器の入力電圧が第１基準電圧を超えると（ｔ２）、補助ゲート（Ｇ２）がオフする。この状態では、コレクタ電流は流れ続けるが、補助ゲート（Ｇ２）がオフしているため、飽和電流は減少し、ＩＧＢＴの発熱は抑制される。その後、予め設定された時間ｔｄを経過して（ｔ３）、第１比較器の入力電圧が基準電圧以上を保持していれば、主ゲート（Ｇ１）をオフし、ＩＧＢＴがオフ状態となる。
【００３２】
図１０では、第１比較器の入力電圧が第１基準電圧を超えると（ｔ２）、補助ゲート（Ｇ２）がオフする。時間ｔｄを経過する前に、第１比較器の入力電圧が基準電圧以下に低下すると（ｔ３）、補助ゲート（Ｇ２）はオンに戻る。
【００３３】
図１１では、第１比較器の入力電圧が基準電圧に達しないので、補助ゲート（Ｇ２）はオン状態を保持する。
【００３４】
本実施例でも、補助ゲート（Ｇ２）を先にオフすることで、ＩＧＢＴの飽和電流が低減し、短絡耐量が増加するので、信頼性が向上する。
【００３５】
（実施例４）
図１２は本発明の第４実施例である絶縁ゲート型半導体素子の制御装置の回路ブロック図である。本実施例が第１実施例と異なる点は、コレクタ電流検知手段としてコレクタ電圧を検出することである。コレクタ電流とコレクタ電圧には正の相関があるので、コレクタ電圧を検知することで、コレクタ電流を推定できる。コレクタ電圧が上昇し、第１ノイズフィルタ１０の出力が、第１基準電圧源１２の基準電圧を超えたら、補助ゲート（Ｇ２）５をオフする。その後、第２ノイズフィルタ１３の出力が、第２基準電圧源１５の基準電圧を超えたら、主ゲート（Ｇ１）４をオフし、ＩＧＢＴ１がオフする。
【００３６】
本実施例でも、補助ゲート（Ｇ２）を先にオフすることで、ＩＧＢＴ１の飽和電流が低減し、短絡耐量が増加するので、信頼性が向上する。
【００３７】
（実施例５）
図１３は本発明の第５実施例である絶縁ゲート型半導体素子の制御装置の回路ブロック図である。本実施例が実施例１と異なる点は、コレクタ電流検知手段としてゲート電圧を検出することである。コレクタ電流が上昇し、コレクタ電圧が増加すると、帰還容量を介してゲート電圧が上昇するので、ゲート電圧を検知することで、コレクタ電流を推定できる。
【００３８】
ゲート電圧が上昇し、第１ノイズフィルタ１０の出力が、基準電圧源１２の第１基準電圧を超えたら、補助ゲート（Ｇ２）５をオフする。その後、第２ノイズフィルタ１３の出力が、基準電圧源１５の第２基準電圧を超えたら、主ゲート（Ｇ１）４をオフし、ＩＧＢＴがオフする。
【００３９】
本実施例でも、補助ゲート（Ｇ２）を先にオフすることで、ＩＧＢＴの飽和電流が低減し、短絡耐量が増加するので、信頼性が向上する。
【００４０】
（実施例６）
図１４は本発明の第６実施例である絶縁ゲート型半導体素子の制御装置の回路ブロック図である。本実施例が第１実施例と異なる点は、第１比較器１１と第２比較器１４に対して、同じ基準電圧源１２により基準電圧を与えることである。従って、本実施例においては、第１比較器１１と第２比較器１４の基準電圧は同じ値となる。
【００４１】
過電流が流れ、センス抵抗９の両端に電圧が発生し、第１ノイズフィルタ１０の出力が、基準電圧源１２の基準電圧を超えたら、補助ゲート（Ｇ２）５をオフする。その後、第２ノイズフィルタ１３の出力が、同じ基準電圧源１２の基準電圧を超えたら、主ゲート（Ｇ１）４をオフし、ＩＧＢＴがオフする。
【００４２】
本実施例でも、補助ゲート（Ｇ２）を先にオフすることで、飽和電流が低減し、短絡耐量が増加するので、信頼性が向上する。
【００４３】
（実施例７）
図１５は、本発明の第７実施例である電力変換装置の回路構成図を示す。
【００４４】
本実施例は、３相インバータ装置であり、半導体スイッチング素子７００として、上述した各実施の形態で説明した複数の絶縁ゲートを備える絶縁ゲート型半導体素子が用いられる。なお、図１５中では、半導体スイッチング素子の回路記号として、便宜上、一般的なＩＧＢＴの回路記号を用いている。
【００４５】
本実施例は、一対の直流端子９００，９０１と交流の相数と同数すなわち３個の交流端子９１０，９１１，９１２を備えている。各直流端子と各交流端子との間には、それぞれ１個の半導体スイッチング素子７００が接続され、３相インバータ装置全体としては６個の半導体スイッチング素子を備えている。また、各半導体スイッチング素子７００にはダイオード６００が逆並列に接続される。なお、半導体スイッチング素子７００およびダイオード６００の個数は、交流の相数や電力変換装置の電力容量、および半導体スイッチング素子７００単体の耐圧や電流容量に応じ、複数個数に適宜設定される。
【００４６】
各半導体スイッチング素子７００がゲート駆動回路８００によってオン・オフ駆動されることにより、直流電源９６０から直流端子９００，９０１に受電する直流電力が交流電力に変換され、交流電力が交流端子９１０，９１１，９１２から出力される。各交流出力端子は誘導機や同期機などのモータ９５０と接続され、各交流端子から出力される交流電力によってモータ９５０が回転駆動される。
【００４７】
さらに、本実施例においては、ゲート駆動回路８００が上述したいずれかの実施例の制御装置を備えている。これにより、アーム短絡などが発生した場合、半導体スイッチング素子７００が安全にターンオフされて、過電流から保護され。従って、電力変換装置の信頼性が向上する。
【００４８】
本実施例はインバータ装置であるが、コンバータやチョッパ等の他の電力変換装置についても、半導体スイッチング素子のゲート駆動回路に対して本発明による制御装置を適用でき、同様の効果が得られる。
【００４９】
なお、前記の各実施例に限らず、本発明の技術的思想の範囲内で、種々の変形例が可能であることはいうまでもない。
【符号の説明】
【００５０】
１…ＩＧＢＴ、２…センスＩＧＢＴ、３…ダイオード、４…主ゲート（Ｇ１）、５…補助ゲート（Ｇ２）、６…Ｇ１駆動回路の出力段、７…Ｇ２駆動回路の出力段、８…論理回路、９…センス抵抗、１０…第１ノイズフィルタ、１１…第１比較器、１２…第１基準電圧源、１３…第２ノイズフィルタ、１４…第２比較器、１５…第２基準電圧源、１６…判定回路、６００…ダイオード、７００…半導体スイッチング素子、８００…ゲート駆動回路、９００，９０１…直流端子、９１０，９１１，９１２…交流端子、９５０…モータ、９６０…直流電源
【図１】
2014181450.tif 000003
【図２】
2014181450.tif 000004
【図３】
2014181450.tif 000005
【図４】
2014181450.tif 000006
【図５】
2014181450.tif 000007
【図６】
2014181450.tif 000008
【図７】
2014181450.tif 000009
【図８】
2014181450.tif 000010
【図９】
2014181450.tif 000011
【図１０】
2014181450.tif 000012
【図１１】
2014181450.tif 000013
【図１２】
2014181450.tif 000014
【図１３】
2014181450.tif 000015
【図１４】
2014181450.tif 000016
【図１５】
2014181450.tif 000017
【国際調査報告】
2014181450.tif 000018
2014181450.tif 000019
2014181450.tif 000020
2014181450.tif 000021