(57)【要約】  シリコンよりもバンドギャップが広い単結晶ｎ型炭化珪素基板（１）上に形成するプレーナ型の金属−酸化膜−半導体からなる絶縁ゲート構造の炭化珪素半導体スイッチング素子において、ソースコンタクト領域（４）の深さよりも浅い深さのトレンチと、トレンチに埋め込み形成されるゲート電極（９）とを有し、ゲート電極（９）の頂面の高さとソースコンタクト領域（４）の頂面の高さをほぼ同じで平坦にする。このようにして、層間絶縁膜のオーバーハングを解消できる構造とする。
2016076055.tif 000002
【特許請求の範囲】
【請求項１】
シリコンよりもバンドギャップが広い炭化珪素半導体基板上に形成するプレーナ型の金属−酸化膜−半導体からなる絶縁ゲート構造の炭化珪素半導体スイッチング素子において、
ソースコンタクト領域の深さよりも浅い深さのトレンチと、
前記トレンチに埋め込み形成されるゲート電極と、を有し、
前記ゲート電極の頂面の高さと前記ソースコンタクト領域の頂面の高さがほぼ同じで平坦なことを特徴とする炭化珪素半導体スイッチング素子。
【請求項２】
シリコンよりもバンドギャップが広い炭化珪素半導体基板上に形成するプレーナ型の金属−酸化膜−半導体からなる絶縁ゲート構造の炭化珪素半導体スイッチング素子において、
前記炭化珪素半導体基板の表面層に形成されるソースコンタクト領域と、
前記炭化珪素半導体基板の表面層に、側壁に前記ソースコンタクト領域が露出されるように形成された、前記ソースコンタクト領域の深さよりも浅い深さのトレンチと、
前記トレンチの内部にゲート酸化膜を介して形成されたゲート電極と、からなる前記絶縁ゲート構造と、
前記ゲート電極を覆う層間絶縁膜と、
前記層間絶縁膜を深さ方向に貫通し、前記ソースコンタクト領域を露出するコンタクトホールと、
前記コンタクトホールを介して前記ソースコンタクト領域に接する電極と、
を備え、
前記コンタクトホールの幅が下端から上端に向ってほぼ一定となるように、前記ゲート電極の頂面の高さと前記ソースコンタクト領域の頂面の高さとの差が設定されていることを特徴とする炭化珪素半導体スイッチング素子。
【請求項３】
前記ゲート電極の頂面の高さと、前記ソースコンタクト領域の頂面の高さの差が２００ｎｍ以内であることを特徴とする請求項１に記載の炭化珪素半導体スイッチング素子。
【請求項４】
前記ゲート電極直下の前記炭化珪素半導体基板と前記ゲート酸化膜界面の高さ位置を、前記ソースコンタクト領域の頂面の高さ位置よりも１５０ｎｍ以上低い位置とし、かつ、前記ソースコンタクト領域の底面の高さ位置よりも１００ｎｍ以上浅い位置の範囲に設けたことを特徴とする請求項２に記載の炭化珪素半導体スイッチング素子。
【請求項５】
前記ゲート電極の幅が、隣接する２つの前記ソースコンタクト領域同士の距離よりも長いことを特徴とする請求項１〜４のいずれか一つに記載の炭化珪素半導体スイッチング素子。
【請求項６】
シリコンよりもバンドギャップが広い炭化珪素半導体基板上に形成するプレーナ型の金属−酸化膜−半導体からなる絶縁ゲート構造の炭化珪素半導体スイッチング素子の製造方法において、
ソースコンタクト領域の深さよりも浅い深さのトレンチを形成する工程と、
前記トレンチにゲート電極を埋め込み形成する工程と、
前記ゲート電極の頂面の高さと前記ソースコンタクト領域の頂面の高さがほぼ同じで平坦に形成する工程と、
を含むことを特徴とする炭化珪素半導体スイッチング素子の製造方法。
【請求項７】
前記ゲート電極のパターン形成を、化学機械研磨またはドライエッチングによって行うことを特徴とする請求項６に記載の炭化珪素半導体スイッチング素子の製造方法。
【請求項８】
前記ソースコンタクト領域をイオン注入の工程とドーパント活性化の工程により形成し、前記トレンチを形成する工程では、前記トレンチを、前記ソースコンタクト領域のイオン注入の工程の後からドーパント活性化の工程の直前までの間に、ドライエッチングにより形成することを特徴とする請求項６または７に記載の炭化珪素半導体スイッチング素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、単結晶炭化珪素半導体スイッチング素子に関し、特に、プレーナ型ＭＯＳＦＥＴの表面構造の炭化珪素半導体スイッチング素子およびその製造方法に関する。
【背景技術】
【０００２】
単結晶炭化珪素（ＳｉＣ）は、単結晶シリコン（Ｓｉ）を大幅に上回るバンドギャップや破壊電界強度を有し、より低損失な素子で置き換える、あるいは単体で耐圧１０ｋＶを超える超高耐圧半導体スイッチング素子を実現することができると期待されている。【０００３】
炭化珪素半導体素子としてのＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）のＭＯＳゲート（金属−酸化膜−半導体からなる絶縁ゲート）構造は、オン電流がゲート電極直下を水平方向に流れるプレーナ型構造と、ゲート電極が炭化珪素半導体基板に形成された溝（トレンチ）の中に埋め込まれ、オン電流がゲート電極の側面に沿って流れるトレンチ型構造とに大別される。このプレーナ型構造は、ゲート電極近傍での電界集中が起こらないため、高耐圧化が容易であり、また構造が比較的単純であることから、早期の実用化に適している。【０００４】
しかし、プレーナ型構造は、平坦な炭化珪素基板上に、ある一定の厚み（典型的には１００〜５００ｎｍ）を有するゲート電極を形成することから、段差の発生を避けられず、ゲート電極の高さやゲート電極パターン端部の側壁角（角度等）によっては、層間絶縁膜を堆積する際、段差部の被覆形状がオーバーハングとなり、バリアメタル（例えば窒化チタン（ＴｉＮ）膜）や、表面電極層（例えばアルミニウム−シリコン（Ａｌ−Ｓｉ）膜）の、段差側壁部における被覆率の悪化をもたらす、という問題を有している。【０００５】
上記の、物理的形状に起因する問題については、トレンチ型構造を採用し、ゲート電極をゲートトレンチ内へ完全に埋め込むことで回避する技術がある（例えば、下記特許文献１〜３参照。）。【０００６】
また、プレーナ型構造のままで、層間絶縁膜のオーバーハングを解消する方法としては、例えば層間絶縁膜の最表層にＢＰＳＧ（ホウ素・リンドープシリケートガラス）を用い、成膜後に数百℃の加熱（＝リフロー処理）を行って、段差部の形状をなだらかにする、という技術がある（例えば、下記特許文献４参照。）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１１−９１２８３号公報
【特許文献２】特開２０１２−１９９５１５号公報
【特許文献３】特許第５０５９９８９号公報
【特許文献４】特開２００８−１１２８２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、特許文献１〜３のトレンチ型ＭＯＳＦＥＴは、トレンチ側壁のゲートチャネルの界面準位密度がプレーナ型と比べて高く、オン抵抗の低減が難しい、あるいはゲートトレンチ底部に電界が集中するため、これを緩和する構造を追加しなくてはならない、といった電気的な課題が別途存在し、実用化は容易ではない。【０００９】
また、特許文献４のＢＰＳＧは吸湿性が非常に高いため、表面電極パターンの開口部が他の保護膜で覆われない限り、次工程の処理待ちなどの間に再び大気中の水分を取り込み、素子の信頼性に悪影響を及ぼす可能性がある。【００１０】
この発明は、上述した従来技術による問題点を解消するため、層間絶縁膜のオーバーハングを解消できる構造の提供を目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、本発明の炭化珪素半導体スイッチング素子は、シリコンよりもバンドギャップが広い炭化珪素半導体基板上に形成するプレーナ型の金属−酸化膜−半導体からなる絶縁ゲート構造の炭化珪素半導体スイッチング素子において、以下の特徴を有する。ソースコンタクト領域の深さよりも浅い深さのトレンチと、前記トレンチに埋め込み形成されるゲート電極と、を有している。そして、前記ゲート電極の頂面の高さと前記ソースコンタクト領域の頂面の高さがほぼ同じで平坦である。【００１２】
また、上記目的を達成するため、本発明の炭化珪素半導体スイッチング素子は、シリコンよりもバンドギャップが広い炭化珪素半導体基板上に形成するプレーナ型の金属−酸化膜−半導体からなる絶縁ゲート構造の炭化珪素半導体スイッチング素子において、以下の特徴を有している。前記炭化珪素半導体基板の表面層に形成されるソースコンタクト領域と、前記炭化珪素半導体基板の表面層に、側壁に前記ソースコンタクト領域が露出されるように形成された、前記ソースコンタクト領域の深さよりも浅い深さのトレンチと、前記トレンチの内部にゲート酸化膜を介して形成されたゲート電極と、からなる前記絶縁ゲート構造を備えている。また、前記ゲート電極を覆う層間絶縁膜と、前記層間絶縁膜を深さ方向に貫通し、前記ソースコンタクト領域を露出するコンタクトホールと、前記コンタクトホールを介して前記ソースコンタクト領域に接する電極と、を備えている。そして、前記コンタクトホールの幅が下端から上端に向ってほぼ一定となるように、前記ゲート電極の頂面の高さと前記ソースコンタクト領域の頂面の高さとの差が設定されている。【００１３】
また、前記ゲート電極の頂面の高さと、前記ソースコンタクト領域の頂面の高さの差が２００ｎｍ以内であることを特徴とする。【００１４】
また、前記ゲート電極直下の前記炭化珪素半導体基板と前記ゲート酸化膜界面の高さ位置を、前記ソースコンタクト領域の頂面の高さ位置よりも１５０ｎｍ以上低い位置とし、かつ、前記ソースコンタクト領域の底面の高さ位置よりも１００ｎｍ以上浅い位置の範囲に設けたことを特徴とする。【００１５】
また、前記ゲート電極の幅が、隣接する２つの前記ソースコンタクト領域同士の距離よりも長いことを特徴とする。【００１６】
また、上記目的を達成するため、本発明の炭化珪素半導体スイッチング素子の製造方法は、シリコンよりもバンドギャップが広い炭化珪素半導体基板上に形成するプレーナ型の金属−酸化膜−半導体からなる絶縁ゲート構造の炭化珪素半導体スイッチング素子の製造方法において、以下の特徴を有している。ソースコンタクト領域の深さよりも浅い深さのトレンチを形成する。次に、前記トレンチにゲート電極を埋め込み形成する。さらに、前記ゲート電極の頂面の高さと前記ソースコンタクト領域の頂面の高さがほぼ同じで平坦に形成する。【００１７】
また、前記ゲート電極のパターン形成を、化学機械研磨またはドライエッチングによって行うことを特徴とする。【００１８】
また、前記ソースコンタクト領域をイオン注入の工程とドーパント活性化の工程により形成し、前記トレンチを形成する工程では、前記トレンチを、前記ソースコンタクト領域のイオン注入の工程の後からドーパント活性化の工程の直前までの間に、ドライエッチングにより形成することを特徴とする。【００１９】
上記構成によれば、ドーパント活性化プロセスを行う前に、ゲート電極が位置する直下の領域の炭化珪素を、ソースコンタクト領域の底部位置よりも浅い深さでドライエッチングにより予め掘り下げ、ゲート電極を基板内に埋め込む。また、ソースコンタクト領域の頂面の高さと、ゲート電極の頂面の高さとの差がないようほぼ平坦にする。これにより、素子構造はプレーナ型のままで、層間絶縁膜のオーバーハングの発生を抑えることができる。
【発明の効果】
【００２０】
本発明によれば、層間絶縁膜のオーバーハングを解消できる。
【図面の簡単な説明】
【００２１】
【図１】図１は、実施の形態にかかる炭化珪素半導体スイッチング素子の製造工程を示す断面図である。（その１）
【図２】図２は、実施の形態にかかる炭化珪素半導体スイッチング素子の製造工程を示す断面図である。（その２）
【図３】図３は、実施の形態にかかる炭化珪素半導体スイッチング素子の製造工程を示す断面図である。（その３）
【図４】図４は、実施の形態にかかる炭化珪素半導体スイッチング素子の製造工程を示す断面図である。（その４）
【図５】図５は、実施の形態にかかる炭化珪素半導体スイッチング素子の製造工程を示す断面図である。（その５）
【図６】図６は、実施の形態にかかる炭化珪素半導体スイッチング素子の製造工程を示す断面図である。（その６）
【図７】図７は、実施の形態にかかる炭化珪素半導体スイッチング素子の製造工程を示す断面図である。（その７）
【図８】図８は、実施の形態にかかる炭化珪素半導体スイッチング素子の製造工程を示す断面図である。（その８）
【発明を実施するための形態】
【００２２】
（実施の形態）
以下に添付図面を参照して、この発明にかかる炭化珪素半導体スイッチング素子およびその製造方法の好適な実施の形態を詳細に説明する。
【００２３】
以下の説明では、ゲート電極の材料として高濃度ドープのポリシリコン（ｐｏｌｙ−Ｓｉ）を、層間絶縁膜として比較的吸湿性が低いＰＳＧ（リンドープシリケートガラス）を、バリアメタルとして窒化チタン（ＴｉＮ）膜を、おもて面電極層としてアルミニウム−シリコン（Ａｌ−Ｓｉ）膜を用いるものとする。
【００２４】
図１〜図８は、実施の形態にかかる炭化珪素半導体スイッチング素子の製造工程を示す断面図である。これらの図を用いてｎ型炭化珪素基板上に形成した表面構造を説明する。
【００２５】
〔手順１〕
図１は、単結晶ｎ型炭化珪素（ＳｉＣ）基板１に、エピタキシャル成長によりｎ型ドリフト層２を成膜し、さらに、低濃度イオン注入によりｐ型ベース領域３を形成した直後の状態を示す。
【００２６】
この図１に示すように、はじめに、薬液洗浄やプラズマエッチングなどの方法で清浄化された、シリコンよりもバンドギャップが広い単結晶ｎ型炭化珪素基板（基板）１の上に、エピタキシャル成長により、ｎ型ドリフト層２を成膜する。次いで、低濃度イオン注入により、ｎ型ドリフト層２上に選択的にｐ型ベース領域３を形成する。イオン注入装置の能力が制約となって、深部へのイオン注入（典型的には加速電圧表記で３５０ｋｅＶ以上）が実施できない場合、上記エピタキシャル成長と低濃度イオン注入の組み合わせを、２段以上に分けて行うと良い。なお、マスクパターン形成やマスク合わせの手法については、自明であるため説明および図示を省略する。
【００２７】
〔手順２〕
図２は、高濃度イオン注入により、ソースコンタクト領域４、およびｐ型コンタクト領域５を形成した直後の状態を示す。図２に示すように、高濃度イオン注入により、ｐ型ベース領域３の表面層に選択的にｎ型のソースコンタクト領域４、およびｐ型コンタクト領域５を形成する。
【００２８】
ソースコンタクト領域４の底面の深さは、ゲート電極やゲート酸化膜の膜厚、犠牲酸化による目減り分などを考慮すると、典型的には４００〜６００ｎｍとする必要がある。一方、ｐ型コンタクト領域５は、ｐ型ベース領域３との電気的接合が目的なので、ソースコンタクト領域４ほど深くまでドーパントを打ち込む必要はなく、底面の深さは２００〜３００ｎｍ程度で良い。
【００２９】
〔手順３〕
図３は、ドライエッチングにより、ゲート電極を埋め込むための、浅いトレンチ６をおもて面側に形成した直後の状態を示す。図３に示すように、トレンチ６の幅ｗを隣接する２つのソースコンタクト領域４同士の距離よりも広く取ることで、チャネル長（ｐ型ベース領域３の、ソースコンタクト領域４とｎ型ドリフト層２に挟まれた部分の幅ｗｃ）はソースコンタクト領域４の形成に用いるイオン注入用マスクを形成するときの位置合わせ精度だけで定まり、浅いトレンチ６の幅方向の加工精度には影響されなくなる。
【００３０】
また、トレンチ６の深さｄを、ソースコンタクト領域４の頂面４ａ（高さ位置ｄｕ）よりも１５０ｎｍ以上低く、かつ、ソースコンタクト領域４の底面の高さ位置ｄｌよりも１００ｎｍ以上浅い位置に留める。
【００３１】
これにより、素子構造自体は依然としてプレーナ型ＭＯＳＦＥＴのままとなる。トレンチ６の深さｄが上記の範囲よりも小さい（浅い）場合、ゲート電極の厚みを充分に取れなくなるため好ましくない。また、トレンチ６の深さｄが上記の範囲よりも大きい（ソースコンタクト領域４の底面ｄｌよりも深い）場合、チャネルがトレンチ側壁にまで形成される、即ち、チャネル長が設計よりも大きくなるため、ゲート閾値電圧のばらつきを招くことになり好ましくない。
【００３２】
なお、ドライエッチング直後の浅いトレンチ６の底部は、プラズマダメージによって平滑性が低下しており、そのままではゲートチャネルの移動度が向上しないため、ドーパント活性化工程を兼ねた平滑化アニールを実施し、トレンチ６底部の表面の平滑性を回復させることが好ましい。
【００３３】
〔手順４〕
図４は、熱酸化によりゲート酸化膜７を形成し、さらに、低圧化学気相成長法（ＣＶＤ）によりポリシリコン膜８を成膜した直後の状態を示す。はじめに、図４には図示しないが、犠牲酸化とバッファードフッ酸などの薬液を用いた犠牲酸化膜除去により、単結晶ｎ型炭化珪素基板１全面の清浄化を行う。
【００３４】
この後、例えば熱酸化により、基体（単結晶ｎ型炭化珪素基板（基板）１とｎ型ドリフト層２）のおもて面側全面にゲート酸化膜７を形成する。次いで、ゲート酸化膜７上に、例えば低圧化学気相成長法により、ゲート電極材として高濃度ドープのポリシリコン膜８を成膜する。パワーデバイスで一般的に用いられるゲート閾値電圧や、ポリシリコンの膜厚制御性を考慮し、ゲート酸化膜７の膜厚は５０〜１００ｎｍ、ポリシリコン膜８の膜厚は３００〜５００ｎｍとすることが好ましい。
【００３５】
〔手順５〕
図５は、化学機械研磨もしくはドライエッチングにより、ポリシリコン膜８の加工を行い、ゲート電極９をパターン形成した直後の状態を示す。ここで、ゲート電極９の頂面９ａの高さとソースコンタクト領域４の頂面４ａの高さとの差がなくほぼ平坦（２００ｎｍ以内）となるように加工する。これにより、後述するソースコンタクトホール１１の幅が下端から上端に向ってほぼ一定にできるようになる。
【００３６】
ポリシリコン膜８の加工手段としては化学機械研磨の方が、ポリシリコン膜８に対して容易に高い選択比が得られる（浅いトレンチ６の側壁、即ち基体が強力なストッパーとして作用する）ことから、自己整合的にゲート電極９を形成できるため好ましい。
【００３７】
例えば、フォトレジストをマスクとし（図示せず）、ゲート電極９の頂面９ａとソースコンタクト領域４の頂面４ａの高さの差を、既存のドライエッチング装置による加工で２００ｎｍ以内に収めることが可能な場合であれば、化学機械研磨専用の装置を別途準備する必要がないため、ドライエッチングの方が好ましい。
【００３８】
なお、ゲート電極９の頂面９ａとソースコンタクト領域４の頂面４ａの高さの差が、２００ｎｍ以上に達する場合、ゲート電極９の側壁角によっては層間絶縁膜１０（図６参照）のオーバーハングが発生するため好ましくない。
【００３９】
〔手順６〕
図６は、常圧化学気相成長により層間絶縁膜１０を成膜し、ゲート電極９を完全に埋め込んだ直後の状態を示す。図６に示すように、常圧化学気相成長で基体のおもて面側全面にＰＳＧ膜を堆積することにより、層間絶縁膜１０を形成する。上記の手順５で、ゲート電極９の頂面とソースコンタクト領域４との高さの差が２００ｎｍ以内に抑えられているため、従来のプレーナ型構造で問題となっていたオーバーハングは発生しない。特に、化学機械研磨でゲート電極９のパターン形成を行った場合は、ほぼ完全な平坦化を達成することも可能となる。
【００４０】
〔手順７〕
図７は、ドライエッチングによりソースコンタクトホール１１を形成し、層間絶縁膜１０表面をＴｉＮ膜で保護した後、コンタクトホール底部および基板１裏面側にオーミック電極１３，１４を形成した直後の状態を示す。例えば、フォトレジストをマスクとし（図示せず）、ドライエッチングにより、ソースコンタクトホール１１を形成する。次いで、例えばスパッタリングによりＴｉＮ膜を成膜して、層間絶縁膜１０の表面をバリアメタル層１２で保護する。また、ソースコンタクトホール１１の底部は、ドライエッチングにより再度開口し、炭化珪素（ｐ型コンタクト領域５およびソースコンタクト領域４）を露出させておく。
【００４１】
さらに、ソースコンタクトホール１１の底部に露出した炭化珪素（ｐ型コンタクト領域５およびソースコンタクト領域４）と、例えばＮｉなどの炭化珪素とオーミック接合を形成し易い金属とを反応させ、基板のおもて面側にオーミック電極１３を形成する。オーミック接合の形成にあたっては、熱アニールなどの一般的な方法を用いることができる。
【００４２】
なお、縦型デバイスの場合は、裏面側オーミック電極１４も形成する必要があるが、工程簡略化のため、上記表面側オーミック電極１３と同じタイミングで形成することが好ましい。
【００４３】
〔手順８〕
図８は、おもて面電極層１５としてＡｌ−Ｓｉ積層膜を成膜した直後の状態を示す。ゲート電極９との電気的接合を確保するためのコンタクトホールを形成した後（図示せず）、例えばスパッタリングによりＡｌ−Ｓｉ膜を成膜して、おもて面電極層１５を形成する。おもて面電極層１５用のパターン抜きの手段としては、フォトレジストをマスクとし（図示せず）、例えばリン硝酢酸によるウェットエッチングを適用することができる。
【００４４】
以上説明したように、本願発明では、ドーパント活性化プロセスを行う前に、ゲート電極９が位置する直下の領域の炭化珪素（ドリフト層２）を、ソースコンタクト領域４の底部ｄｌ位置よりも浅い深さでドライエッチングにより予め掘り下げ、ゲート電極９を基板１内に埋め込む。また、高濃度イオン注入領域（ソースコンタクト領域）４の頂面４ａの高さと、ゲート電極９の頂面９ａの高さとの差を、２００ｎｍ未満に抑える。これにより、素子構造はプレーナ型のままで、層間絶縁膜１０のオーバーハングの発生を抑えることができる。
【００４５】
これに対し、従来のプレーナ型構造のままでは、ゲート電極９と炭化珪素層（基体）との間に段差が発生し、層間絶縁膜１０の堆積時に段差部の被覆形状がオーバーハングとなり、バリアメタル層（例えばＴｉＮ膜）１２や、おもて面電極層（例えばＡｌ−Ｓｉ膜）１５の、段差側壁部における被覆率の悪化が生じたが、これにより、従来のプレーナ型構造と比較して、バリアメタル層１２やおもて面電極層１５の被覆率を格段に向上できるようになる。
【００４６】
さらには、プレーナ型構造の物理的形状に起因する上記問題を解消するためにトレンチ型のＭＯＳＦＥＴ構造（ゲート電極をゲートトレンチ内へ完全に埋め込む構造）を採用する必要もない。本願発明の上記構成では、ゲート電極９周辺に着目すると、素子構造自体はプレーナ型ＭＯＳＦＥＴのままであるため、トレンチ型構造特有の電気的問題（オン抵抗の低減、トレンチ底部の電界集中の緩和等）を考慮した対策を不要にできる。
【００４７】
また、上述した各実施の形態においては、炭化珪素基板上に炭化珪素エピタキシャル層を堆積した炭化珪素エピタキシャル基板（基体）を用いた場合を例に説明しているが、これに限らず、例えばデバイスを構成するすべての領域が炭化珪素基板の内部に形成されたイオン注入領域であってもよい。
【００４８】
以上において本発明は、半導体層または半導体領域、半導体基板の導電型（ｎ型、ｐ型）を反転させても同様に成り立つ。
【産業上の利用可能性】
【００４９】
以上のように、本発明にかかる炭化珪素半導体スイッチング素子およびその製造方法は、電力変換装置や種々の産業用機械などの電源装置などに使用される高耐圧半導体装置に有用であり、特に、ワイドバンドギャップ半導体を用いて高耐圧化した炭化珪素半導体スイッチング素子に適している。
【符号の説明】
【００５０】
１  単結晶ｎ型炭化珪素基板（基板）
２  ｎ型ドリフト層
３  ｐ型ベース領域
４  ソースコンタクト領域
５  ｐ型コンタクト領域
６  トレンチ（ゲート電極９を埋め込むための浅いトレンチ）
７  ゲート酸化膜
８  ポリシリコン膜
９  ゲート電極
１０  層間絶縁膜
１１  ソースコンタクトホール
１２  バリアメタル層
１３  おもて面側オーミック電極
１４  裏面側オーミック電極
１５  おもて面電極層
【図１】
2016076055.tif 000003
【図２】
2016076055.tif 000004
【図３】
2016076055.tif 000005
【図４】
2016076055.tif 000006
【図５】
2016076055.tif 000007
【図６】
2016076055.tif 000008
【図７】
2016076055.tif 000009
【図８】
2016076055.tif 000010
【手続補正書】
【提出日】平成28年3月11日(2016.3.11)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
シリコンよりもバンドギャップが広い炭化珪素半導体基板上に形成するプレーナ型の金属−酸化膜−半導体からなる絶縁ゲート構造の炭化珪素半導体スイッチング素子において、
ソースコンタクト領域の深さよりも浅い深さのトレンチと、
前記トレンチに埋め込み形成されるゲート電極と、
頂面の高さがほぼ同じで平坦な前記ゲート電極および前記ソースコンタクト領域を覆う層間絶縁膜と、
を有することを特徴とする炭化珪素半導体スイッチング素子。
【請求項２】
シリコンよりもバンドギャップが広い炭化珪素半導体基板上に形成するプレーナ型の金属−酸化膜−半導体からなる絶縁ゲート構造の炭化珪素半導体スイッチング素子において、
前記炭化珪素半導体基板の表面層に形成されるソースコンタクト領域と、
前記炭化珪素半導体基板の表面層に、側壁に前記ソースコンタクト領域が露出されるように形成された、前記ソースコンタクト領域の深さよりも浅い深さのトレンチと、
前記トレンチの内部にゲート酸化膜を介して形成されたゲート電極と、からなる前記絶縁ゲート構造と、
前記ゲート電極を覆う層間絶縁膜と、
前記層間絶縁膜を深さ方向に貫通し、前記ソースコンタクト領域を露出するコンタクトホールと、
前記コンタクトホールを介して前記ソースコンタクト領域に接する電極と、
を備え、
前記コンタクトホールの幅が下端から上端に向ってほぼ一定となるように、前記ゲート電極の頂面の高さと前記ソースコンタクト領域の頂面の高さとの差が設定されていることを特徴とする炭化珪素半導体スイッチング素子。
【請求項３】
（削除）
【請求項４】
前記ゲート電極直下の前記炭化珪素半導体基板と前記ゲート酸化膜界面の高さ位置を、前記ソースコンタクト領域の頂面の高さ位置よりも１５０ｎｍ以上低い位置とし、かつ、前記ソースコンタクト領域の底面の高さ位置よりも１００ｎｍ以上浅い位置の範囲に設けたことを特徴とする請求項２に記載の炭化珪素半導体スイッチング素子。
【請求項５】
前記ゲート電極の幅が、隣接する２つの前記ソースコンタクト領域同士の距離よりも長いことを特徴とする請求項１、２または４のいずれか一つに記載の炭化珪素半導体スイッチング素子。
【請求項６】
シリコンよりもバンドギャップが広い炭化珪素半導体基板上に形成するプレーナ型の金属−酸化膜−半導体からなる絶縁ゲート構造の炭化珪素半導体スイッチング素子の製造方法において、
ソースコンタクト領域の深さよりも浅い深さのトレンチを形成する工程と、
前記トレンチにゲート電極を埋め込み形成する工程と、
前記ゲート電極の頂面の高さと前記ソースコンタクト領域の頂面の高さがほぼ同じで平坦に形成する工程と、
を含むことを特徴とする炭化珪素半導体スイッチング素子の製造方法。
【請求項７】
前記ゲート電極のパターン形成を、化学機械研磨またはドライエッチングによって行うことを特徴とする請求項６に記載の炭化珪素半導体スイッチング素子の製造方法。
【請求項８】
前記ソースコンタクト領域をイオン注入の工程とドーパント活性化の工程により形成し、前記トレンチを形成する工程では、前記トレンチを、前記ソースコンタクト領域のイオン注入の工程の後からドーパント活性化の工程の直前までの間に、ドライエッチングにより形成することを特徴とする請求項６または７に記載の炭化珪素半導体スイッチング素子の製造方法。
【国際調査報告】
2016076055.tif 000011
2016076055.tif 000012
2016076055.tif 000013