(57)【要約】  本発明は、製造時のレジスト倒れを抑制しつつ、電界集中を効果的に緩和することができる終端領域を備えた半導体装置、及びその製造方法の提供を目的とする。本発明の半導体装置は、第１導電型のワイドバンドギャップ半導体からなる半導体基板に形成される半導体素子１１０と、半導体素子１１０を平面視で取り囲んで半導体基板１に形成される、第２導電型の複数のリング状領域２とを備え、複数のリング状領域２のうち少なくとも１つは、当該リング状領域２の平面視で内側と外側とを平面視において連通させる１つ以上の離間領域５を備える。
2014208201.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型のワイドバンドギャップ半導体からなる半導体基板（１）に形成される半導体素子と、
前記半導体素子を平面視で取り囲んで前記半導体基板（１）に形成される、第２導電型の複数のリング状領域（２）とを備え、
前記複数のリング状領域（２）のうち少なくとも１つは、当該リング状領域（２）の内側と外側とを平面視において連通させる１つ以上の離間領域（５）を備える、
半導体装置。
【請求項２】
隣同士の前記リング状領域（２）の夫々に前記離間領域（５）が形成される場合、前記リング状領域（２）の延伸方向における前記離間領域（５）の位置は両者で重ならない、
請求項１に記載の半導体装置。
【請求項３】
前記離間領域（５）の幅は前記リング状領域（２）の内周側から外周側にかけて大きくなる、
請求項１又は２に記載の半導体装置。
【請求項４】
前記離間領域（５）は前記リング状領域（２）の内周側で一定幅の領域を有する、
請求項３に記載の半導体装置。
【請求項５】
前記離間領域（５）の幅は前記リング状領域（２）の内周側から外周側にかけて階段状に大きくなる、
請求項３に記載の半導体装置。
【請求項６】
前記離間領域（５）の幅の増加量が、前記リング状領域（２）の内周側から外周側にかけて連続的に大きくなる、
請求項３に記載の半導体装置。
【請求項７】
前記離間領域（５）内の前記リング状領域（２）の外周側に、前記リング状領域（２）と分離した第２導電型のブロック領域（９）を備える、
請求項３〜６のいずれかに記載の半導体装置。
【請求項８】
前記離間領域（５）内の前記リング状領域（２Ｂ）内に、前記リング状領域（２Ｂ）と分離した第２導電型の１つ以上のブロック領域（９Ｂ）を備える、
請求項１〜７のいずれかに記載の半導体装置。
【請求項９】
前記半導体基板は炭化珪素半導体基板である、
請求項１〜８のいずれかに記載の半導体装置。
【請求項１０】
（ａ）第１導電型のワイドバンドギャップ半導体からなる半導体基板（１）に半導体素子を形成する工程と、
（ｂ）前記半導体基板（１）の、前記半導体素子を平面視で取り囲む位置に、複数のリング状領域（２）を形成する工程とを備え、
前記工程（ｂ）は、
（ｂ１）前記半導体素子を平面視で取り囲む前記半導体基板（１）上に、リング状の複数のレジスト（４，４Ａ，４Ｂ）を離間し、かつ少なくとも１つの前記レジスト（４，４Ａ，４Ｂ）は隣の前記レジスト（４，４Ａ，４Ｂ）と所定幅のブリッジ（６，６Ａ，６Ｂ）で連結して形成する工程と、
（ｂ２）前記レジスト（４，４Ａ，４Ｂ）をマスクとして用いて前記半導体基板（１）にイオン注入する工程とを備える、
半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ダイオード、電界効果トランジスタ（Metal Oxide Semiconductor Field Effect Transistor：ＭＯＳＦＥＴ）、または絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor：ＩＧＢＴ）等、縦型構造の半導体素子を備える半導体装置に関する。
【背景技術】
【０００２】
半導体装置において、電圧が印加された場合、半導体素子として能動的に機能する活性領域に空乏層が形成され、その空乏層の境界で電界集中が発生することから半導体装置の耐圧が低下する。そのため、半導体層の導電型と逆の導電型となる終端領域を活性領域の外周側に設けることで、半導体層と終端領域との間のｐｎ接合によって空乏層が広がり、電界集中が緩和され、半導体装置の耐圧を高めることができる。【０００３】
従来の半導体装置では、半導体装置の耐圧を高める終端領域の構造として、活性領域を取り囲む複数のリング状の注入領域を有するＦＬＲ（Field Limiting Ring)構造が広く採用されている。ＦＬＲ構造において、半導体装置の外周側に向かうにつれてリング間隔を徐々に大きくすることで、外周側に向かうにつれて単位面積あたりの不純物濃度が徐々に減少し、効果的な電界緩和により高い耐圧が得られる半導体装置が存在した（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−１０５０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
このような半導体装置にあっては、高耐圧を得るためには内周付近のリング同士の間隔を非常に狭く設計する必要がある。このため、ＦＬＲ構造を形成するためのイオン注入マスクとして、サブミクロン〜ミクロン程度の線幅で、半導体装置の活性領域を取り囲む非常に細長いリング状のレジストを形成する必要がある。このような線幅の細いレジストは、しばしばプロセス中に倒れてしまう（以下、この現象を「レジスト倒れ」という）ため、設計どおりのＦＬＲ構造を得ることが困難だった。また、さらに高耐圧な半導体装置を得るためにＦＬＲ構造のリング間隔を狭くしようとしても、レジスト倒れの問題からレジストの線幅が制限されるため、リング間隔が制限されてしまうという問題点があった。【０００６】
本発明は、上述の問題に鑑みてなされたもので、製造時のレジスト倒れを抑制しつつ、電界集中を効果的に緩和することができる終端領域を備えた半導体装置およびその製造方法の提供を目的とする。
【課題を解決するための手段】
【０００７】
本発明の半導体装置は、第１導電型のワイドバンドギャップ半導体からなる半導体基板に形成される半導体素子と、半導体素子を平面視で取り囲んで半導体基板に形成される、第２導電型の複数のリング状領域とを備え、複数のリング状領域のうち少なくとも１つは、当該リング状領域の内側と外側とを平面視において連通させる１つ以上の離間領域を備える。【０００８】
本発明の半導体装置の製造方法は、（ａ）第１導電型のワイドバンドギャップ半導体からなる半導体基板に半導体素子を形成する工程と、（ｂ）半導体基板の、半導体素子を平面視で取り囲む位置に、複数のリング状領域を形成する工程とを備え、工程（ｂ）は、（ｂ１）半導体素子を平面視で取り囲む半導体基板上に、リング状の複数のレジストを離間し、かつ少なくとも１つのレジストは隣のレジストと所定幅のブリッジで連結して形成する工程と、（ｂ２）レジストを用いて半導体基板にイオン注入する工程とを備える。
【発明の効果】
【０００９】
本発明の半導体装置は、第１導電型のワイドバンドギャップ半導体からなる半導体基板に形成される半導体素子と、半導体素子を平面視で取り囲んで半導体基板に形成される、第２導電型の複数のリング状領域とを備え、複数のリング状領域のうち少なくとも１つは、当該リング状領域の内側と外側とを平面視において連通させる１つ以上の離間領域を備える。したがって、リング状領域を形成する際のレジスト倒れを抑制しつつ、終端領域における電界集中を効果的に緩和することができる。【００１０】
本発明の半導体装置の製造方法は、（ａ）第１導電型のワイドバンドギャップ半導体からなる半導体基板に半導体素子を形成する工程と、（ｂ）半導体基板の、半導体素子を平面視で取り囲む位置に、複数のリング状領域を形成する工程とを備え、工程（ｂ）は、（ｂ１）半導体素子を平面視で取り囲む半導体基板上に、リング状の複数のレジストを離間し、かつ少なくとも１つのレジストは隣のレジストと所定幅のブリッジで連結して形成する工程と、（ｂ２）レジストを用いて半導体基板にイオン注入する工程とを備える。したがって、工程（ｂ１）、（ｂ２）においてレジスト倒れが抑制され、終端領域における電界集中を効果的に緩和することができる半導体装置を歩留まりよく製造することができる。【００１１】
この発明の目的、特徴、態様、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
【図面の簡単な説明】
【００１２】
【図１】実施の形態１に係る半導体装置の構成を示す平面図および断面図である。
【図２】実施の形態１に係る半導体装置の製造工程を示す平面図および断面図である。
【図３】比較例のＦＬＲ構造を示す平面図である。
【図４】実施の形態１のＦＬＲ構造を示す平面図である。
【図５】比較例と実施の形態１のＦＬＲ構造における電位分布を示す図である。
【図６】実施の形態１の変形例のＦＬＲ構造を示す平面図である。
【図７】実施の形態１の変形例のＦＬＲ構造を示す平面図である。
【図８】実施の形態１の変形例のＦＬＲ構造を示す平面図である。
【図９】実施の形態２のＦＬＲ構造を示す平面図である。
【図１０】実施の形態２のＦＬＲ構造の製造工程を示す平面図である。
【図１１】実施の形態２のＦＬＲ構造を示す平面図である。
【図１２】実施の形態３のＦＬＲ構造を示す平面図である。
【図１３】実施の形態３のＦＬＲ構造の製造工程を示す平面図である。
【図１４】実施の形態３のＦＬＲ構造を示す平面図である。
【図１５】実施の形態３のＦＬＲ構造の製造工程を示す平面図である。
【図１６】前提技術の半導体装置の構成を示す平面図および断面図である。
【図１７】前提技術の半導体装置の製造工程を示す平面図および断面図である。
【発明を実施するための形態】
【００１３】
＜Ａ．前提技術＞
まず、本発明の前提技術となる半導体装置であるショットキーダイオードの構成を説明する。以下の説明では、第１導電型の半導体をｎ型の半導体とし、第２導電型の半導体をｐ型の半導体として説明するが、これに限定されるものではなく、第１導電型の半導体をｐ型の半導体とし、第２導電型の半導体をｎ型の半導体としてもよい。また、以下において、半導体装置である炭化珪素（ＳｉＣ）からなる縦型構造のショットキーダイオードに本発明を適用する場合について説明するが、他の半導体材料や、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等の他の半導体装置に用いることもできる。さらに、以下の説明において、「内側」とは半導体装置の中央部側である活性領域側を指すものとし、「外側」とは半導体装置の外縁側である終端領域側を指すものとする。
【００１４】
図１６は、本発明の前置技術に係るショットキーダイオード１０１の構成図である。図１６（ａ）はショットキーダイオード１０１の平面図であり、図１６（ｂ）はショットキーダイオード１０１の断面図である。
【００１５】
図１６（ａ）、（ｂ）において、図示しない４Ｈ−ＳｉＣの半導体基板上にｎ型の半導体層１が設けられており、半導体層１の表面上には金属電極３が設置されている。金属電極３の下方に位置する半導体層１の領域は、能動素子として機能する活性領域１１０となり、活性領域１１０を取り囲む半導体層１の外側は、半導体装置の耐圧を保持するための終端領域１２１となる。終端領域１２１の領域上には、図示しない絶縁性の表面保護膜が形成される。また、終端領域１２１には複数の離間したｐ型のＦＬＲ２０が形成されており、隣り合うＦＬＲ２０の間隔を半導体装置の外側にかけて大きくすることで、終端領域１２１における電界集中が効果的に緩和され、ショットキーダイオード１０１の耐圧を高めることができる。
【００１６】
図１７は、ＦＬＲ２０を形成するためのレジスト４０を示している。ＦＬＲ２０は、レジスト４０を注入マスクとし、Ａｌ等のアクセプタ型のイオンを注入することにより形成される。このとき、終端領域１２１の内側付近でＦＬＲ２０の間隔を小さくするために、レジスト４０の線幅を非常に狭くする必要がある。ところが、このような線幅の狭いレジスト４０は倒れやすく、レジスト４０が倒れた状態でイオン注入が行われると所望のショットキーダイオード１０１が得られないため、素子耐圧が著しく低下してしまう可能性がある。また、素子耐圧をさらに高めるためにＦＬＲ２０の間隔を狭めようとしても、レジスト倒れの問題から実現困難であった。
【００１７】
このような問題を回避し、さらなる高耐圧化を行なうには、レジスト倒れを回避する工夫が必要である。そこで、本発明では、以下に示す各実施の形態の構成を採用する。
【００１８】
＜Ｂ．実施の形態１＞
＜Ｂ−１．構成＞
図１は、実施の形態１に係る半導体装置であるショットキーダイオード１００のうち、外側に設けられた終端領域１２０周辺の構成を示しており、図１（ａ）に平面図を、図１（ｂ）に断面図を示している。
【００１９】
ショットキーダイオード１００は、図示しない４Ｈ−ＳｉＣの半導体基板、ｎ型の半導体層１、金属電極３およびｐ型のＦＬＲ２を備えている。半導体基板上に半導体層１が形成され、半導体層１の表面上に金属電極３が設置されている。
【００２０】
半導体層１は、能動素子として機能する金属電極３下部の活性領域１１０と、活性領域１１０を取り囲む終端領域１２０とに区分される。終端領域１２０の半導体層１上には、図示しない絶縁性の表面保護膜が形成される。さらに、終端領域１２０の半導体層１の表層には、複数の離間したｐ型のＦＬＲ２が形成される。ＦＬＲ２の配置間隔は、ショットキーダイオード１００の外側に向かって大きくなるため、終端領域１２０における電界集中が効果的に緩和され、耐圧が向上する。
【００２１】
ＦＬＲ２は、終端領域１２０において活性領域１１０を囲むリング状に形成される。しかし、終端領域１２０の内側に形成されるＦＬＲ２は完全に連続したリング状ではなく、１つ以上の離間領域５を備えている。離間領域５により、リング状のＦＬＲ２の内周側と外周側は平面視で連通する。離間領域５の離間幅は、ＦＬＲ２の内周側で狭く外周側で広く形成される。なお、離間領域５は、全てのＦＬＲ２に形成される必要はないが、終端領域１２０の内側において狭い間隔で配置されるＦＬＲ２に形成される。
【００２２】
＜Ｂ−２．レジスト＞
図２は、図１に示すショットキーダイオード１００のＦＬＲ２を形成するためのレジスト４を示している。図２（ａ）は半導体層１上にレジスト４を形成した状態の平面図、図２（ｂ）はその断面図である。ＦＬＲ２は、レジスト４を注入マスクとしてＡｌ等のアクセプタ型のイオンを注入することにより形成される。レジスト４は、半導体層１の活性領域１１０を覆う部分と、終端領域１２０よりも外側を覆う部分と、ＦＬＲ２を形成するため終端領域１２０上に形成される部分からなる。終端領域１２０上に形成されるレジスト４は、形成すべきＦＬＲ２の離間領域５に対応して、ブリッジ６を有しており、ブリッジ６により隣り合うリング状のレジスト４が結合している。
【００２３】
ブリッジ６は、その幅が内側では細く、外側では広くなるように形成される。終端領域１２０の内側に形成される線幅の細いレジスト４が、ブリッジ６によって隣り合うレジスト４と結合することにより、レジスト倒れが抑制される。
【００２４】
ブリッジ６の幅を広くするほど、レジスト４が倒れないように支える力は強くなる。そこで、比較例として、ブリッジ６の幅を内側と外側で等しくしたレジストを考える。図３は、比較例のレジストで形成されたＦＬＲ２１の離間領域５０を示し、図５（ａ）は、その電位分布シミュレーション結果を示している。なお、図５（ａ）において離間領域５０の幅は４μｍである。図５（ａ）より、均一幅の離間領域５０を有するＦＬＲ２では、図３に示す電界集中ポイント７、８で電界が急激に大きくなっていることが分かる。
【００２５】
一方、実施の形態１のレジスト４により形成されるＦＬＲ２の離間領域５は、図４に示すとおり、ＦＬＲ２の内周側から外周側にかけて大きくなる。図５（ｂ）は、ＦＬＲ２の電位分布シミュレーション結果を示している。例えば、離間領域５の幅は、最も小さいＦＬＲ２の内周側で１μｍ、最も広いＦＬＲ２の外周側で４μｍとする。図５（ｂ）より、実施の形態１のＦＬＲ２では、電界集中ポイント７，８における電界集中が、比較例に比べて緩和されていることが分かる。
【００２６】
以上に示したように、実施の形態１のレジスト４のブリッジ６を内側で狭く外側で広くすることにより、言い換えれば、ＦＬＲ２の離間領域５をＦＬＲ２の内周側で狭く外周側で広く形成することにより、電界集中ポイント７，８への電界集中を抑制して高耐圧を実現すると共に、レジスト倒れを抑制することが可能となる。
【００２７】
図１に示すように、隣同士のＦＬＲ２の夫々に離間領域５が形成される場合、ＦＬＲ２が延伸する方向における離間領域５の位置は両者で重ならないことが望ましい。位置が重なるとは、外側のＦＬＲ２の離間領域５により形成される電界集中ポイント７に、さらに離間領域５が設けられるということである。この場合、内側のＦＬＲ２で電位分担されないため、さらに内側のＦＬＲ２の電界集中ポイント７では一層の電界集中が起こり、所望の耐圧を持つ半導体装置が得られなくなる。図１のように隣同士のＦＬＲ２では離間領域５をずらして形成することで、過剰な電界集中を防止し、高耐圧な半導体装置を得ることができる。
【００２８】
また、図１、２に示すように、ＦＬＲ２の間隔が十分に広い終端領域１２０の外周寄りでは、レジスト４の線幅も十分に大きくなり、レジストが倒れる可能性は低くなる。このような場合においては、ＦＬＲ２の間隔が狭い終端領域１２０の内側で離間領域５を設け、ＦＬＲ２の間隔が広い終端領域１２０の外側では離間領域５を省略しても良い。
【００２９】
＜Ｂ−３．変形例＞
図４には、ＦＬＲ２の内周側で狭く外周側で広く形成される離間領域５の一例として、ＦＬＲ２の内周側から外周側にかけて離間領域５の幅が一定割合で増加する形状を示した。しかし、図６に示すように、離間領域５は、ＦＬＲ２の内周側で一定幅を保った後、外周側にかけて幅が一定割合で増加する形状としても良い。このような形状によれば、図４に示す離間領域５と比べて、ＦＬＲ２の外周側では同じ幅の大きさで、ＦＬＲ２の内周側付近ではより幅を小さくすることができる。そのため、レジスト倒れを防ぐと共に、離間領域５の幅が最も狭くなるＦＬＲ２の内周側付近の急激な電位勾配を抑え、電界集中ポイント７への電界集中を抑制し、高耐圧な半導体装置を得ることができる。
【００３０】
また、図７に示すように、離間領域５の幅が一定となる領域を複数設け、ＦＬＲ２の内周側から外周側にかけて離間領域５の幅を階段状に大きくしても良い。このような形状によれば、図４に示す離間領域５と比べて、ＦＬＲ２の外周側では同じ幅の大きさで、ＦＬＲ２の内周側付近ではより幅を小さくすることができる。そのため、レジスト倒れを防ぐと共に、離間領域５の幅が最も狭くなるＦＬＲ２の内周側付近の急激な電位勾配を抑え、電界集中ポイント７への電界集中をさらに抑制し、高耐圧な半導体装置を得ることができる。なお、図７では、離間領域５の幅が一定となる各領域の長さ（図７における左右方向）が同じで、ステップ状の変化量は各ステップで等量となるように示しているが、これらは適宜変更することが可能である。
【００３１】
また、図８に示すように、離間領域５の幅の増加量がＦＬＲ２の内周側から外周側に向かって連続的に大きくなるようにブリッジ６を湾曲させ、ＦＬＲ２を形成してもよい。このような形状によれば、図４に示す離間領域５と比べて、ＦＬＲ２の外周側では同じ幅の大きさで、ＦＬＲ２の内周側付近ではより幅を小さくすることができる。そのため、レジスト倒れを防ぐと共に、離間領域５のＦＬＲ２内周側付近の急激な電位勾配を抑え、電界集中ポイント７への電界集中をさらに抑制することができる。また、離間領域５のＦＬＲ２外周側端部の角度が大きくなるため、電界集中ポイント８における等電位線の曲率が図４，６，７の場合と比べて小さくなり、電界集中ポイント８における電界集中をさらに抑制することができる。
【００３２】
＜Ｂ−４．効果＞
実施の形態１の半導体装置は、第１導電型の半導体層１（ワイドバンドギャップ半導体からなる半導体基板）に形成される半導体素子と、半導体素子を平面視で取り囲んで半導体層１に形成される、第２導電型の複数のＦＬＲ２（リング状領域）とを備え、複数のＦＬＲ２のうち少なくとも１つは、当該ＦＬＲ２の内側と外側とを平面視において連通させる１つ以上の離間領域５を備える。ＦＬＲ２を形成するレジスト４は離間領域５に対応したブリッジによって結合されるため、レジスト４の線幅が細くなる場合でも製造時のレジスト倒れが抑制できる。そのため、終端領域１２０の内側ではＦＬＲ２の配置間隔を狭くすることが可能で、終端領域における電界集中を効果的に緩和することができる。
【００３３】
また、実施の形態１の半導体装置において、隣同士のＦＬＲ２の夫々に離間領域５が形成される場合、ＦＬＲ２の延伸方向における離間領域５の位置は両者で重ならない。これにより、過剰な電界集中を防止し、高耐圧な半導体装置を得ることができる。
【００３４】
また、実施の形態１の半導体装置において、離間領域５の幅をＦＬＲ２の内周側から外周側にかけて大きくすることで、電界集中ポイント７，８における電界集中を緩和することができる。
【００３５】
また、実施の形態１の半導体装置において、離間領域５はＦＬＲ２の内周側で一定幅の領域を有しても良い。そうすれば、ＦＬＲ２の内周側における離間領域５の幅を小さくすることができるため、レジスト倒れを防ぐと共に、離間領域５の幅が最も狭くなるＦＬＲ２の内周側付近の急激な電位勾配を抑え、電界集中ポイント７への電界集中を抑制し、高耐圧な半導体装置を得ることができる。
【００３６】
また、実施の形態１の半導体装置において、離間領域５の幅を、ＦＬＲ２の内周側から外周側にかけて階段状に大きくしても良い。そうすれば、ＦＬＲ２の内周側における離間領域５の幅を小さくすることができるため、レジスト倒れを防ぐと共に、離間領域５の幅が最も狭くなるＦＬＲ２の内周側付近の急激な電位勾配を抑え、電界集中ポイント７への電界集中をさらに抑制し、高耐圧な半導体装置を得ることができる。
【００３７】
また、実施の形態１の半導体装置において、離間領域５の幅の増加量を、ＦＬＲ２の内周側から外周側にかけて連続的に大きくしても良い。そうすれば、ＦＬＲ２の内周側における離間領域５の幅を小さくすることができるため、レジスト倒れを防ぐと共に、離間領域５のＦＬＲ２内周側付近の急激な電位勾配を抑え、電界集中ポイント７への電界集中をさらに抑制することができる。また、離間領域５のＦＬＲ２外周側端部の角度が大きくなるため、電界集中ポイント８における等電位線の曲率が小さくなり、電界集中ポイント８における電界集中をさらに抑制することができる。
【００３８】
また、半導体装置の耐圧向上のためには、特に内周側のＦＬＲ２の配置間隔を狭くする必要があるが、実施の形態１の半導体装置において半導体基板１に炭化珪素半導体基板を用いる場合、炭化珪素中では不純物拡散が少ないため、ＦＬＲ２の配置間隔を狭くするためにはレジスト４の線幅を狭くする必要がある。通常、レジスト４の線幅を狭くすると、レジスト倒れにより所望の耐圧が得られない場合がある。しかし、本発明の構成によれば、レジスト４の線幅を狭くした場合にもＦＬＲ２を形成する際のレジスト倒れを抑制できるため、終端領域１２０における電界集中を効果的に緩和しつつ、より高耐圧な半導体装置を得ることができる。
【００３９】
また、レジスト倒れは半導体装置の四隅のコーナー部など曲率を有する領域では起こりにくく、主に直線部で起こる。このため、レジスト４の直線部のみにブリッジ６を設け、ＦＬＲ２の直線部のみに離間領域５を配置するようにしてもよい。
【００４０】
また、ＦＬＲ２を形成する際の不純物濃度は終端領域の耐圧に大きな影響を与える。不純物濃度が小さい場合には固定電荷などの外乱要因により電位分布が不安定になり、耐圧が低下しやすい。不純物濃度が大きい場合には電位分布は安定するが、外側寄りのリングで電界集中が大きくなり耐圧が低下する。本発明のように離間領域５を設けた場合、注入量が多い場合においても、より内側寄りのリングに電位分担させられるため、安定して高耐圧を維持する半導体装置を得ることができる。
【００４１】
実施の形態１の半導体装置の製造方法は、（ａ）第１導電型の半導体層１（ワイドバンドギャップ半導体からなる半導体基板）に活性領域１１０（半導体素子）を形成する工程と、（ｂ）半導体層１の活性領域１１０を平面視で取り囲む位置に、複数のＦＬＲ２を形成する工程とを備え、工程（ｂ）は、（ｂ１）活性領域１１０を平面視で取り囲む半導体層１上に、リング状の複数のレジスト４を離間し、かつ少なくとも１つのレジスト４は隣のレジスト４と所定幅のブリッジ６で連結して形成する工程と、（ｂ２）レジスト４をマスクとして用いて半導体層１にイオン注入する工程とを備える。レジスト４はブリッジ６により連結されるため、レジスト４の線幅が細くなる場合でもレジスト倒れが抑制できる。そのため、終端領域１２０の内側ではＦＬＲ２の配置間隔を狭くすることが可能で、終端領域における電界集中が効果的に緩和され高耐圧の半導体装置を製造することができる。
【００４２】
＜Ｃ．実施の形態２＞
＜Ｃ−１．構成＞
図９は、実施の形態２の半導体装置であるショットキーダイオードの終端構造におけるＦＬＲ２Ａを示している。実施の形態２のショットキーダイオードは、離間領域５内のＦＬＲ２Ａの外周側に、ＦＬＲ２Ａの他の部分から分離したｐ型のブロック領域９を備える他は、図４に示す実施の形態１のＦＬＲ２と同様である。
【００４３】
図１０は、ＦＬＲ２Ａを形成するためのレジスト４Ａを示している。レジスト４Ａにはブロック領域９を形成するための開口部が形成されている。したがって、レジスト４Ａのブリッジ６Ａは、内側の１箇所で内側のレジスト４Ａと結合し、外側の２箇所で外側のレジスト４Ａと結合する。このブリッジ６Ａにより隣同士のレジスト４Ａは結合し、レジスト倒れが抑制される。
【００４４】
また、ブロック領域９により電位が保持されるため、図４に示す実施の形態１のＦＬＲ２に比べて電界集中ポイント７、８での電界集中を効果的に抑制し、高耐圧な半導体装置を得ることができる。
【００４５】
なお、実施の形態１で言及した変形例は実施の形態２にも適用可能である。図１１は、図６に示した実施の形態１の変形例を実施の形態２に適用したＦＬＲ２Ａを示している。図１１のＦＬＲ２Ａによれば、図１０に示すＦＬＲ２Ａと比べて離間領域５を、ＦＬＲ２Ａの外周側では同じ幅の大きさで、ＦＬＲ２Ａの内周側付近ではより幅を小さくすることができる。そのため、図１０に示すＦＬＲ２Ａの効果に加えて、離間領域５の幅が最も狭くなるＦＬＲ２の内周側付近の急激な電位勾配を抑え、電界集中ポイント７への電界集中を抑制し、高耐圧な半導体装置を得ることができる。
【００４６】
＜Ｃ−２．効果＞
実施の形態２の半導体装置は、離間領域５内のＦＬＲ２Ａ（リング状領域）の外周側に、ＦＬＲ２Ａと分離した第２導電型のブロック領域９を備える。ＦＬＲ２Ａを形成するレジスト４Ａは離間領域５に対応したブリッジ６Ａによって結合されるため、レジスト４のＡ線幅が細くなる場合でも製造時のレジスト倒れが抑制できる。そのため、終端領域１２０の内側ではＦＬＲ２Ａの配置間隔を狭くすることが可能で、終端領域１２０における電界集中を効果的に緩和することができる。また、ブロック領域９により電位が保持されるため、電界集中ポイント７、８での電界集中を効果的に抑制し、高耐圧な半導体装置を得ることができる。
【００４７】
＜Ｄ．実施の形態３＞
＜Ｄ−１．構成＞
図１２は、実施の形態３の半導体装置であるショットキーダイオードの終端構造におけるＦＬＲ２Ｂを示している。実施の形態３のショットキーダイオードは、離間領域５内のＦＬＲ２Ｂの内周側と外周側に、ＦＬＲ２Ｂの他の部分から分離したｐ型のブロック領域９Ｂを、離間して２つ備えている。
【００４８】
図１３は、ＦＬＲ２Ｂを形成するためのレジスト４Ｂを示している。レジスト４Ｂにはブロック領域９Ｂを形成するための開口部が形成されている。したがって、レジスト４Ｂのブリッジ６Ｂは交差し、内側の２箇所で内側のレジスト４Ｂと結合し、外側の２箇所で外側のレジスト４Ｂと結合する。このブリッジ６Ｂにより隣同士のレジスト４Ｂは結合し、レジスト倒れが抑制される。
【００４９】
また、ブロック領域９Ｂにより電位が保持されるため、図４に示す実施の形態１のＦＬＲ２に比べて電界集中ポイント７、８での電界集中を効果的に抑制し、高耐圧な半導体装置を得ることができる。
【００５０】
また、図１４に示すように、ＦＬＲ２Ｂの他の部分から分離したｐ型のブロック領域９Ｂを、離間して３つ以上備えてもよい。図１４に示す半導体装置は、離間領域５内のＦＬＲ２Ｂの内周側から外周側にかけて、ＦＬＲ２Ｂの他の部分から分離したｐ型のブロック領域９Ｂを、離間して３つ備えている。
【００５１】
図１５は、ＦＬＲ２Ｂを形成するためのレジスト４Ｂを示している。レジスト４Ｂにはブロック領域９Ｂを形成するための開口部が形成されている。したがって、レジスト４Ｂのブリッジ６Ｂは複数個所で交差し、内側の２箇所で内側のレジスト４Ｂと結合し、外側の２箇所で外側のレジスト４Ｂと結合する。このブリッジ６Ｂにより隣同士のレジスト４Ｂは結合し、レジスト倒れが抑制される。
【００５２】
＜Ｄ−２．効果＞
実施の形態２の半導体装置は、離間領域５内のＦＬＲ２Ｂ（リング状領域）内に、ＦＬＲ２Ｂと分離した第２導電型のブロック領域９Ｂを複数備える。ＦＬＲ２Ｂを形成するレジスト４Ｂは離間領域５に対応したブリッジ６Ｂによって結合されるため、レジスト４Ａの線幅が細くなる場合でも製造時のレジスト倒れが抑制できる。そのため、終端領域１２０の内側ではＦＬＲ２Ｂの配置間隔を狭くすることが可能で、終端領域１２０における電界集中を効果的に緩和することができる。また、ブロック領域９Ｂにより電位が保持されるため、電界集中ポイント７、８での電界集中を効果的に抑制し、高耐圧な半導体装置を得ることができる。
【００５３】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【００５４】
この発明は詳細に説明されたが、上記した説明は、すべての態様において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
【符号の説明】
【００５５】
１  半導体層、２，２０，２１，２Ａ，２Ｂ  ＦＬＲ、３  金属電極、４，４０，４Ａ  レジスト、５，５Ａ  離間領域、６，６Ａ  ブリッジ、７，８  電界集中ポイント、９，９Ｂ  ブロック領域、１００，１０１  ショットキーダイオード、１１０  活性領域、１２０，１２１  終端領域。
【図１】
2014208201.tif 000003
【図２】
2014208201.tif 000004
【図３】
2014208201.tif 000005
【図４】
2014208201.tif 000006
【図５】
2014208201.tif 000007
【図６】
2014208201.tif 000008
【図７】
2014208201.tif 000009
【図８】
2014208201.tif 000010
【図９】
2014208201.tif 000011
【図１０】
2014208201.tif 000012
【図１１】
2014208201.tif 000013
【図１２】
2014208201.tif 000014
【図１３】
2014208201.tif 000015
【図１４】
2014208201.tif 000016
【図１５】
2014208201.tif 000017
【図１６】
2014208201.tif 000018
【図１７】
2014208201.tif 000019
【手続補正書】
【提出日】平成27年7月9日(2015.7.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１導電型の炭化珪素半導体からなる半導体基板（１）に形成される半導体素子と、
前記半導体素子を平面視で取り囲んで前記半導体基板（１）に形成される、第２導電型の複数のリング状領域（２）とを備え、
前記複数のリング状領域（２）のうち少なくとも１つは、当該リング状領域（２）の内側と外側との第１導電型の領域を平面視において互いに連通させる１つ以上の第１導電型の離間領域（５）を備える、
半導体装置。
【請求項２】
隣同士の前記リング状領域（２）の夫々に前記離間領域（５）が形成される場合、前記リング状領域（２）の延伸方向における前記離間領域（５）の位置は両者で重ならない、
請求項１に記載の半導体装置。
【請求項３】
前記離間領域（５）の幅が内周側から外周側にかけて大きくなる、
請求項１又は２に記載の半導体装置。
【請求項４】
前記離間領域（５）は前記リング状領域（２）の内周側で一定幅の領域を有する、
請求項３に記載の半導体装置。
【請求項５】
前記離間領域（５）の幅は前記リング状領域（２）の内周側から外周側にかけて階段状に大きくなる、
請求項３に記載の半導体装置。
【請求項６】
前記離間領域（５）の幅の増加量が、前記リング状領域（２）の内周側から外周側にかけて連続的に大きくなる、
請求項３に記載の半導体装置。
【請求項７】
前記離間領域（５）内の前記リング状領域（２）の外周側に、前記リング状領域（２）と分離した第２導電型のブロック領域（９）を備える、
請求項３〜６のいずれかに記載の半導体装置。
【請求項８】
前記離間領域（５）内の前記リング状領域（２Ｂ）内に、前記リング状領域（２Ｂ）と分離した第２導電型の１つ以上のブロック領域（９Ｂ）を備える、
請求項１〜７のいずれかに記載の半導体装置。
【請求項９】
（ａ）第１導電型の炭化珪素半導体からなる半導体基板（１）に半導体素子を形成する工程と、
（ｂ）前記半導体基板（１）の、前記半導体素子を平面視で取り囲む位置に、複数のリング状領域（２）を形成する工程とを備え、
前記工程（ｂ）は、
（ｂ１）前記半導体素子を平面視で取り囲む前記半導体基板（１）上に、リング状の複数のレジスト（４，４Ａ，４Ｂ）を離間し、かつ少なくとも１つの前記レジスト（４，４Ａ，４Ｂ）は隣の前記レジスト（４，４Ａ，４Ｂ）と所定幅のブリッジ（６，６Ａ，６Ｂ）で連結して形成する工程と、
（ｂ２）前記レジスト（４，４Ａ，４Ｂ）をマスクとして用いて前記半導体基板（１）にイオン注入する工程とを備える、
半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
本発明の半導体装置は、第１導電型の炭化珪素半導体からなる半導体基板に形成される半導体素子と、半導体素子を平面視で取り囲んで半導体基板に形成される、第２導電型の複数のリング状領域とを備え、複数のリング状領域のうち少なくとも１つは、当該リング状領域の内側と外側との第１導電型の領域を平面視において互いに連通させる１つ以上の第１導電型の離間領域を備える。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
本発明の半導体装置の製造方法は、（ａ）第１導電型の炭化珪素半導体からなる半導体基板に半導体素子を形成する工程と、（ｂ）半導体基板の、半導体素子を平面視で取り囲む位置に、複数のリング状領域を形成する工程とを備え、工程（ｂ）は、（ｂ１）半導体素子を平面視で取り囲む半導体基板上に、リング状の複数のレジストを離間し、かつ少なくとも１つのレジストは隣のレジストと所定幅のブリッジで連結して形成する工程と、（ｂ２）レジストを用いて半導体基板にイオン注入する工程とを備える。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
本発明の半導体装置は、第１導電型の炭化珪素半導体からなる半導体基板に形成される半導体素子と、半導体素子を平面視で取り囲んで半導体基板に形成される、第２導電型の複数のリング状領域とを備え、複数のリング状領域のうち少なくとも１つは、当該リング状領域の内側と外側との第１導電型の領域を平面視において互いに連通させる１つ以上の第１導電型の離間領域を備える。したがって、リング状領域を形成する際のレジスト倒れを抑制しつつ、終端領域における電界集中を効果的に緩和することができる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
本発明の半導体装置の製造方法は、（ａ）第１導電型の炭化珪素半導体からなる半導体基板に半導体素子を形成する工程と、（ｂ）半導体基板の、半導体素子を平面視で取り囲む位置に、複数のリング状領域を形成する工程とを備え、工程（ｂ）は、（ｂ１）半導体素子を平面視で取り囲む半導体基板上に、リング状の複数のレジストを離間し、かつ少なくとも１つのレジストは隣のレジストと所定幅のブリッジで連結して形成する工程と、（ｂ２）レジストを用いて半導体基板にイオン注入する工程とを備える。したがって、工程（ｂ１）、（ｂ２）においてレジスト倒れが抑制され、終端領域における電界集中を効果的に緩和することができる半導体装置を歩留まりよく製造することができる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】
＜Ｂ−４．効果＞
実施の形態１の半導体装置は、第１導電型の半導体層１（ワイドバンドギャップ半導体からなる半導体基板）に形成される半導体素子と、半導体素子を平面視で取り囲んで半導体層１に形成される、第２導電型の複数のＦＬＲ２（リング状領域）とを備え、複数のＦＬＲ２のうち少なくとも１つは、当該ＦＬＲ２の内側と外側とを平面視において連通させる１つ以上の第１導電型の離間領域５を備える。ＦＬＲ２を形成するレジスト４は離間領域５に対応したブリッジによって結合されるため、レジスト４の線幅が細くなる場合でも製造時のレジスト倒れが抑制できる。そのため、終端領域１２０の内側ではＦＬＲ２の配置間隔を狭くすることが可能で、終端領域における電界集中を効果的に緩和することができる。
【手続補正書】
【提出日】平成28年9月5日(2016.9.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１導電型の炭化珪素半導体からなる半導体基板（１）に形成される活性領域（１１０）と、
前記活性領域（１１０）を平面視で取り囲んで前記半導体基板（１）に形成される終端領域（１２０）と、
前記終端領域（１２０）の表層に形成されるＡｌをアクセプタとする第２導電型の複数のリング状領域（２）とを備え、
前記複数のリング状領域（２）のうち少なくとも１つは、当該リング状領域（２）の内側と外側との第１導電型の領域を平面視において互いに連通させる１つ以上の第１導電型の離間領域（５）を備える、
半導体装置。
【請求項２】
隣同士の前記リング状領域（２）の夫々に前記離間領域（５）が形成される場合、前記リング状領域（２）の延伸方向における前記離間領域（５）の位置は両者で重ならない、
請求項１に記載の半導体装置。
【請求項３】
前記離間領域（５）の幅が内周側から外周側にかけて大きくなる、
請求項１又は２に記載の半導体装置。
【請求項４】
前記離間領域（５）は前記リング状領域（２）の内周側で一定幅の領域を有する、
請求項３に記載の半導体装置。
【請求項５】
前記離間領域（５）の幅は前記リング状領域（２）の内周側から外周側にかけて階段状に大きくなる、
請求項３に記載の半導体装置。
【請求項６】
前記離間領域（５）の幅の増加量が、前記リング状領域（２）の内周側から外周側にかけて連続的に大きくなる、
請求項３に記載の半導体装置。
【請求項７】
前記離間領域（５）内の前記リング状領域（２）の外周側に、前記リング状領域（２）と分離した第２導電型のブロック領域（９）を備える、
請求項３〜６のいずれかに記載の半導体装置。
【請求項８】
前記離間領域（５）内の前記リング状領域（２Ｂ）内に、前記リング状領域（２Ｂ）と分離した第２導電型の１つ以上のブロック領域（９Ｂ）を備える、
請求項１〜７のいずれかに記載の半導体装置。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
本発明の半導体装置は、第１導電型の炭化珪素半導体からなる半導体基板に形成される活性領域と、活性領域を平面視で取り囲んで半導体基板に形成される終端領域と、終端領域の表層に形成されるＡｌをアクセプタとする第２導電型の複数のリング状領域とを備え、複数のリング状領域のうち少なくとも１つは、当該リング状領域の内側と外側との第１導電型の領域を平面視において互いに連通させる１つ以上の第１導電型の離間領域を備える。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】削除
【補正の内容】
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
本発明の半導体装置は、第１導電型の炭化珪素半導体からなる半導体基板に形成される活性領域と、活性領域を平面視で取り囲んで半導体基板に形成される終端領域と、終端領域の表層に形成されるＡｌをアクセプタとする第２導電型の複数のリング状領域とを備え、複数のリング状領域のうち少なくとも１つは、当該リング状領域の内側と外側との第１導電型の領域を平面視において互いに連通させる１つ以上の第１導電型の離間領域を備える。したがって、リング状領域を形成する際のレジスト倒れを抑制しつつ、終端領域における電界集中を効果的に緩和することができる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】削除
【補正の内容】
【国際調査報告】
2014208201.tif 000020
2014208201.tif 000021
2014208201.tif 000022
2014208201.tif 000023