(57)【要約】【課題】ダブルエンドフォワードコンバータのスイッチング素子は、トランス駆動方式のゲートドライブ回路で制御されるが、制御信号のデューティ比によって、制御信号のレベルが変化してしまう。損失改善のためスイッチング素子をＧａＮ−ＨＥＭＴにすると、前記制御信号のレベルの変化によって、ＯＮ状態のままになってしまうことを防止する。【解決手段】ダブルエンドフォワードコンバータは、トランス１次側に接続された第１、第２のスイッチング素子と、前記第１、第２のスイッチング素子を制御するためのパルス信号を発生するパルス生成回路と、前記パルス信号を交流信号に変換する絶縁トランスと、前記交流信号を整流して前記第１、第２のスイッチング素子のゲート電圧を生成する整流回路と、前記絶縁トランスの２次側に発生する電圧がゲートに入力され、前記第１、第２のスイッチング素子のゲートを駆動する第３のスイッチング素子を含むドライバ回路と、前記絶縁トランスの２次側に発生する前記電圧の変化に基づいて、前記第３のスイッチングのソース電圧を生成するマイナスバイアス生成回路を有する。
2014147670.tif 000002
【特許請求の範囲】
【請求項１】
トランス１次側に接続された第１、第２のスイッチング素子と、
前記第１、第２のスイッチング素子を制御するためのパルス信号を発生するパルス生成回路と、
前記パルス信号を交流信号に変換する絶縁トランスと、
前記交流信号を整流して前記第１、第２のスイッチング素子のゲート電圧を生成する整流回路と、
前記絶縁トランスの２次側に発生する電圧がゲートに入力され、前記第１、第２のスイッチング素子のゲートを駆動する第３のスイッチング素子を含むドライバ回路と、
前記絶縁トランスの２次側に発生する前記電圧の変化に基づいて、前記第３のスイッチングのソース電圧を生成するマイナスバイアス生成回路と
を有することを特徴とするダブルエンドフォワードコンバータ。
【請求項２】
前記第１、第２のスイッチング素子は、のＧａＮ−ＨＥＭＴである
ことを特徴とする請求項１に記載のダブルエンドフォワードコンバータ。
【請求項３】
前記整流回路は、半波倍電圧整流回路である
ことを特徴とする請求項１に記載のダブルエンドフォワードコンバータ。
【請求項４】
前記第１、第２のスイッチング素子を制御するための前記パルス信号は、ＰＷＭ信号であり、
前記ダブルエンドフォワードコンバータの出力に基づいてデューティが変化する
ことを特徴とする請求項１に記載のダブルエンドフォワードコンバータ。
【請求項５】
交流電源と、
前記交流電源の電流を整流する整流回路と、
前記整流回路で整流された電流を平滑化して第１の直流電圧を生成する力率改善回路と、
前記第１の直流電圧から第２の直流電圧を生成するＤＣ−ＤＣコンバータを含み、
前記ＤＣ−ＤＣコンバータは、
トランス１次側に接続された第１、第２のスイッチング素子と、
前記第１、第２のスイッチング素子を制御するためのパルス信号を発生するパルス生成回路と、
前記パルス信号を交流信号に変換する絶縁トランスと、
前記交流信号を整流して前記第１、第２のスイッチング素子のゲート電圧を生成する整流回路と、
前記絶縁トランスの２次側に発生する電圧がゲートに入力され、前記第１、第２のスイッチング素子のゲートを駆動する第３のスイッチング素子を含むドライバ回路と、
前記絶縁トランスの２次側に発生する前記電圧の変化に基づいて、前記第３のスイッチングのソース電圧を生成するマイナスバイアス生成回路と
を有する
ことを特徴とする電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ノーマリーオンのスイッチング素子を含むダブルエンドフォワードコンバータに関する。
【背景技術】
【０００２】
近年、様々な分野におけるエネルギー資源の節約が注目され、例えば、電源の分野においてもその影響が波及している。具体的には、例えば、スイッチング電源のさらなる高効率化が求められるようになってきている。【０００３】
スイッチング電源は、入力された直流電圧をＤＣ（Direct Current）−ＤＣコンバータを用いて所望の直流電圧に変換し、安定化電源電圧として出力するようにしてある。【０００４】
図１は、ＤＣ−ＤＣコンバータの一種の一般的なダブルエンドフォワード（両極性）コンバータの回路図を示す。【０００５】
図１に示すダブルエンドフォワードコンバータ１０は、入力直流電圧ＶＩＮを降圧して所望の電位の出力直流電圧Ｖｏｕｔを生成する。【０００６】
入力直流電圧ＶＩＮは、例えばサーバー等のスイッチング電源で８０（Ｖ）〜２６５（Ｖ）のＡＣ電圧から、直流電圧に変換された３８５Ｖの直流電圧である。そしてさらに、サーバー内部で使用するため、ダブルエンドフォワードコンバータ１０で所定の電圧に降圧する。安全性のため、ＩＥＣ６０９５０等の規格で、装置内部で使用する直流電圧と、ＡＣ入力とは絶縁しなければならないことになっている。このため、ＡＣ入力から生成される１次側ＶＩＮと、２次側Ｖｏｕｔとは、トランスＴ１で絶縁する方式のダブルエンドフォワードコンバータ１０を用いている。【０００７】
ダブルエンドフォワードコンバータ１０は、１次側スイッチＳＷ１０、ＳＷ１２と、帰還用ダイオードＤ１０、Ｄ１２と、トランスＴ１と、インダクタＬ１０と、平滑コンデンサＣ１０と、同期整流器Ｄ１４、Ｄ１６とを備えている。【０００８】
１次側スイッチＳＷ１０、ＳＷ１２には、例えば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field-Effect Transistor）が用いられる。ダブルエンドフォワードコンバータ１０において、１次側スイッチＳＷ１０とＳＷ１２を同時にスイッチングしてオンオフ動作させトランスＴ１の１次側に電流を流すと、トランスＴ１の２次側に交流電力が発生する。交流電力は、第１、第２の整流器Ｄ１４，Ｄ１６で整流され、チョークコイルＬ１０、出力平滑コンデンサＣ１０で平滑されて出力直流電圧Ｖｏｕｔに変換される。尚、第１、第２の整流器Ｄ１４、Ｄ１６は、損失を削減するために低抵抗のＦＥＴに置き換える同期整流が用いられる場合がある。【０００９】
トランスＴ１は、片方向のみ励磁するので、１次側スイッチＳＷ１０とＳＷ１２がオフになる瞬間、トランスＴ１のコイルがエネルギーを貯めることになる。そのため、帰還用ダイオードＤ１０、Ｄ１２でエネルギーを帰還させて、磁束をリセットしている。【００１０】
１次側スイッチＳＷ１０、ＳＷ１２のオンオフ動作は、ＰＷＭ（Pulse Width Modulation）信号で制御される。ＰＷＭ信号を発生する回路は、トランスＴ１の２次側の電源である出力直流電圧Ｖｏｕｔを用いているため、ＰＷＭ信号は、トランスＴ２、Ｔ３で変換され、トランスＴ１の１次側のスイッチＳＷ１０、ＳＷ１２のゲートに入力されている。これによって、１次側のスイッチＳＷ１０、ＳＷ１２と２次側のＰＷＭ信号発生回路は、絶縁されている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００５−６５３９３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
ＤＣ−ＤＣコンバータでの電力損失を低減するためには、オン抵抗が小さく、スイッチング速度が速いスイッチング素子を用いるのが望ましい。その両方の特性を満足する、シリコンではない化合物半導体材料である窒素ガリウム（ＧａＮ）を用いた高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）が開発されている。以下、このスイッチング用トランジスタをＧａＮ−ＨＥＭＴと称する。【００１３】
化合物半導体の多くはシリコンに比べて電子の移動度が大きく相互コンダクタンスが大きいため、オン抵抗を小さくすることができ、また、トランジスタの各端子間に見える容量も小さいという特徴がある。【００１４】
しかしながら、従来のシリコンのＭＯＳＦＥＴが、ゲートに電圧を印加しない状態でオフになるノーマリーオフ型（エンハンスメント型）であるのに対して、ＧａＮ−ＨＥＭＴは、通常、ゲートに電圧を印加しない状態でオンになるノーマリーオン型（デプレッション型）である。そのためＧａＮ−ＨＥＭＴをスイッチングするためには、負電源回路による印加を行う。【００１５】
図２を用いて、ダブルエンドフォワードコンバータ１０において、１次側スイッチＳＷ１０、ＳＷ１２をＭＯＳＦＥＴから、ＧａＮ−ＨＥＭＴへ置き換えた場合の問題点について説明する。【００１６】
図２（Ａ）は、スイッチング素子のゲートを制御するトランス駆動方式のゲートドライブ回路の一例を示す。図２（Ａ）に示すトランス駆動方式のゲートドライブ回路は、ＰＷＭ信号発生回路２０、ダンピング抵抗Ｒ３、直流カットキャパシタＣ３，絶縁トランスＴ４、ドライバ回路を含む。ダンピング抵抗Ｒ３は、直流カットキャパシタＣ３と絶縁トランスＴ４が共振して発振しないように電流を制限する。直流カットキャパシタＣ３は、絶縁トランスＴ４の一次側が飽和して電流が流れ続けないように直流をカットする。絶縁トランスＴ４は、ＰＷＭ信号発生回路２０からのＰＷＭ信号を絶縁して２次側へ伝送する。２次側エアに伝送されたＰＷＭ信号は、スイッチＳＷ１０のゲートに入力され、スイッチＳＷ１０のゲートを制御する。【００１７】
図２（Ｂ）は、スイッチング素子のゲート電圧ＶＧの波形を示す。図２（Ｂ）を参照して、それぞれの波形は、ＰＷＭ信号のデューティ比を１０％、５０％、８０％にした場合のスイッチング素子のゲート電圧ＶＧの変化を示している。【００１８】
スイッチング素子ＳＷ１０のゲートを図２（Ａ）に示すトランス駆動方式の回路で制御しようとすると、図２（Ｂ）に示す様に、ＰＷＭ信号のデューティ比によって、ゲート電圧ＶＧのピーク値もゼロレベルの電位も変わってしまう。
このようにゲート電圧ＶＧがＰＷＭ信号のデューティ比によって変化してしまうと、ノーマリーオン型のＧａＮ−ＨＥＭＴをスイッチング動作が行えない恐れがある。
【課題を解決するための手段】
【００１９】
１つの案では、ダブルエンドフォワードコンバータは、トランス一次側に接続された第１、第２のスイッチング素子と、前記第１、第２のスイッチング素子を制御するためのパルス信号を発生するパルス生成回路と、前記パルス信号を交流信号に変換する絶縁トランスと、前記交流信号を整流して前記第１、第２のスイッチング素子のゲート電圧を生成する整流回路と、前記絶縁トランスの２次側に発生する電圧がゲートに入力され、前記第１、第２のスイッチング素子のゲートを駆動する第３のスイッチング素子を含むドライバ回路と、前記絶縁トランスの２次側に発生する前記電圧の変化に基づいて、前記第３のスイッチングのソース電圧を生成するマイナスバイアス生成回路を有する。
【発明の効果】
【００２０】
一実施態様のダブルエンドフォワードコンバータによれば、トランスの１次側スイッチをＭＯＳＦＥＴから、ノーマリーオンのＧａＮ−ＨＥＭＴに置き換えることが可能となるため、ダブルエンドフォワードコンバータにおける電力損失を低減することができる。
【図面の簡単な説明】
【００２１】
【図１】一般的なダブルエンドフォワードコンバータの回路図である。
【図２】トランス駆動方式のゲートドライブ回路の例を示す図である。
【図３】実施形態のゲートドライブ回路図である。
【図４】実施形態のドライバ用マイナス電源回路の動作について説明する図である。
【図５】実施形態のゲートドライブ回路のシミュレーション波形図である。
【図６】実施形態のゲートドライブ回路をダブルエンドフォワードコンバータに適用した回路図である。
【図７】実施形態のゲートドライブ回路をダブルエンドフォワードコンバータに適用した回路のシミュレーション波形図である。
【図８】電源装置の回路図である。
【発明を実施するための形態】
【００２２】
以下に図面を参照して、本開示の技術にかかる好適な実施の形態を詳細に説明する。
【００２３】
図３は、ノーマリーオン型のスイッチング素子を駆動するトランス駆動方式のゲートドライブ回路の一実施形態を示す回路図である。
【００２４】
図３において、図２に示すトランス駆動方式のゲートドライブ回路と同一又は同等の構成要素には同一符号を付し、その説明を省略する。
【００２５】
図３に示すトランス駆動方式のゲートドライブ回路７０は、ＰＷＭ信号発生回路２０、絶縁伝送回路３０、半波倍電圧整流回路４０、ドライバ回路５０と、ドライバ用マイナス電源回路６０とを含む。
【００２６】
ＰＷＭ信号発生回路２０は、一般的な降圧型コンバータでも用いられるものと同等のもので、発生するＰＷＭ信号によって、ノーマリーオン型のスイッチング素子ＳＷ３０をスイッチングする。
【００２７】
半波倍電圧整流回路４０は、ゲートトランスＴ４の２次側に発生する２次側電圧Ｖｔｒａｎｓを整流する回路で、ＰＷＭ信号のデューティに依存しない一定電圧Ｖ＋、Ｖ−を生成する。一定電圧Ｖ＋、Ｖ−は、ゲートトランスＴ４の２次側電圧Ｖｔｒａｎｓと、二つのキャパシタＣ２、Ｃ４の容量比で決まり、
Ｖ＋＝Ｖｔｒａｎｓ×Ｃ２／（Ｃ２＋Ｃ４）
Ｖ−＝−Ｖｔｒａｎｓ×Ｃ４／（Ｃ２＋Ｃ４）
となる。
【００２８】
ドライバ回路５０は、スイッチング素子ＳＷ３０のゲートにゲート電圧Ｖｏｕｔを供給する回路で、前記半波倍電圧整流回路４０で、生成された一定電圧Ｖ＋、Ｖ−のいずれかを、スイッチング素子ＳＷ３０のゲートに出力する。ドライバ回路５０の出力側のＮＰＮ型トランジスタＱ７は、ベース電圧がＨｉｇｈになったときにオンとなり、コレクタ側の一定電圧Ｖ＋を、スイッチング素子ＳＷ３０のゲートに供給する。一定電圧Ｖ＋を、ノーマリーオン型のスイッチング素子ＳＷ３０の閾値を超える電圧とすることで、スイッチング素子ＳＷ３０はオン状態となる。
【００２９】
そして、ＰＮＰトランジスタＱ４は、ベース電圧がＬｏｗになったときにオンとなり、エミッタ側の一定電圧Ｖ−を、スイッチング素子ＳＷ３０のゲートに供給する。一定電圧Ｖ−を、ノーマリーオン型のスイッチング素子ＳＷ３０の閾値以下の電圧とすることで、スイッチング素子ＳＷ３０はオフ状態となる。
【００３０】
ＮＰＮ型トランジスタＱ１と、ＰＮＰトランジスタＱ４のベース電圧は、２段のスイッチング素子Ｑ３、Ｑ５で制御される。
【００３１】
１段目のスイッチング素子Ｑ３のゲートには、ゲートトランスＴ４の２次側電圧Ｖｔｒａｎｓが与えられている。
【００３２】
ドライバ用マイナス電源回路６０は、２次側電圧Ｖｔｒａｎｓのデューティ比によって変化するスイッチング素子Ｑ３のソース電圧Ｖｓを生成する。
【００３３】
次いで、図４を用いて、ドライバ用マイナス電源回路６０の動作について説明する。図４（Ａ）は、図３に示すトランス駆動方式のゲートドライブ回路７０のうち、破線で囲ったドライバ用マイナス電源を生成するのに関わる部分９０だけを取り出した回路になる。
【００３４】
この回路においてそれぞれの部品の役割は下記の通りである。
【００３５】
Ｒ３：ダンピング抵抗、Ｃ３とＴ４が共振して発振しないように電流を制限する。
【００３６】
Ｃ３：Ｔ４の一次側が飽和して電流が流れ続けないように直流をカットする。
【００３７】
Ｔ４：ＰＷＭ信号を絶縁して２次側へ伝送する。
【００３８】
Ｄ３：整流ダイオード。
【００３９】
Ｃ５：平滑キャパシタ。
【００４０】
まず、ＶＳがデューティに依存性を持つ理由を説明する。図４（Ａ）の一次側のみに着目して等価回路を書くと，図４（Ｂ）に示すＬＣ等価回路で示すことができる。この場合、ダンピング抵抗Ｒ３は，値が小さいため影響は殆どないとして簡略化している。
【００４１】
電圧源Ｖ１からピーク電圧Ｖｉｎのパルス状の電圧を加えるとＬＰ１1に流れる電流ＩＬＰ１1は図４（Ｃ）のように電圧が加わっている期間（Ｄ×Ｔ）は単調に増加し、電圧ゼロの状態（Ｄ×Ｔ〜Ｔ）では単調に減少する。デューティとの関係を明確にするためにまず、それぞれの期間における電流を求める。
【００４２】
Ｄ×Ｔ期間の電流変化ΔIL（DT）は下記のように求める。
2014147670.tif 000003
【００４３】
2014147670.tif 000004
【００４４】
2014147670.tif 000005
【００４５】
D＊T〜T期間の電流変化ΔIL（DT〜T）は下記のように求められる。
2014147670.tif 000006
【００４６】
2014147670.tif 000007
【００４７】
2014147670.tif 000008
【００４８】
定常状態ではΔiL(DT)およびΔiL(DT〜T)を足すとゼロになるため、
ΔiL(DT)＋ΔiL(DT〜T)＝０
すなわち
2014147670.tif 000009
【００４９】
＝０
VCについてまとめると
2014147670.tif 000010
【００５０】
電圧源V1の時間変化する電圧をv(t)とすると、LP1の両端電圧VLP1は
2014147670.tif 000011
【００５１】
で表される。
【００５２】
グラフに示すと図４（Ｄ）のようになりVLP1のピーク電圧は、Vin−VinD、負側の電圧は―VinDになる。
【００５３】
図５は、図３に示すトランス駆動方式のゲートドライブ回路のシミュレーション波形を示す。
【００５４】
図５（Ａ）、図５（Ｂ）を参照して、２次側電圧Ｖｔｒａｎｓのピーク値は、ＰＷＭ信号で振幅するゲートトランスＴ４の１次側電圧Ｖｉｎのデューティ比が大きくなると、小さくなる。また。１次側電圧Ｖｉｎのデューティ比によって、２次側電圧Ｖｔｒａｎｓのゼロボルト電位が変化する。
【００５５】
図５（Ｃ）、図５（Ｄ）を参照して、図５（Ｃ），図５（Ｄ）は、半波倍電圧整流回路４０が、ゲートトランスＴ４の２次側電圧Ｖｔｒａｎｓを整流して生成する一定電圧Ｖ＋、Ｖ−を示す。一定電圧Ｖ＋、Ｖ−は、ゲートトランスＴ４の２次側電圧Ｖｔｒａｎｓと、二つのキャパシタＣ２、Ｃ４の容量比で決まり、ＰＷＭ信号のデューティに依存しないことが確認できる。
【００５６】
図５（Ｅ）、図５（Ｆ）を参照して、ＰＷＭ信号のデューティ比が１０％のときは、１段目のスイッチング素子Ｑ３のゲート電圧ＶＧのゼロレベルが−１．２Ｖになるのに対して、ソース電圧ＶＳ＝−１２Ｖ×０．１＝−１．２Ｖとなり、ゲ−ト・ソース間の電圧差はゼロになる。ＰＷＭ信号のデューティ比が５０％のときは、１段目のスイッチング素子Ｑ３のゲート電圧ＶＧのゼロレベルが−６Ｖになるのに対して、ソース電圧ＶＳ＝−１２Ｖ×０．５＝−６Ｖとなり、ゲ−ト・ソース間の電圧差はゼロになる。ＰＷＭ信号のデューティ比が８０％のときは、１段目のスイッチング素子Ｑ３のゲート電圧ＶＧのゼロレベルが−９．６Ｖになるのに対して、ソース電圧ＶＳ＝−１２Ｖ×０．８＝−９．６Ｖとなり、ゲ−ト・ソース間の電圧差はゼロになる。
【００５７】
このように、ＰＷＭ信号のデューティ比が変わって、スイッチング素子Ｑ３のゲート電圧ＶＧのゼロレベルが変化しても、それに合わせてソース電圧ＶＳも変化させることによって、ゲ−ト・ソース間の電圧差を常に一定にすることが可能となる。
【００５８】
本実施形態によれば、ダブルエンドフォワードコンバータのトランスの１次側のノーマリーオンのＧａＮ−ＨＥＭＴのゲートには、半波倍電圧整流回路４０が生成するＰＷＭ信号のデューティに依存しない一定電圧が供給されるので、オンオフ動作が正しく行われる。また、ノーマリーオンのＧａＮ−ＨＥＭＴを制御するドライブ回路のスイッチング素子Ｑ３も、ＰＷＭ信号のデューティが変化しても、ゲ−ト・ソース間電圧Ｖを一定にすることができるので、安定した動作が行える。
【００５９】
図６は、ダブルエンドフォワード回路８０にある２つのスイッチの各々を、図３に示すトランス駆動方式のゲートドライブ回路７０で駆動したＤＣ−ＤＣコンバータの回路図を示す。
【００６０】
図７は、図６に示すＤＣ−ＤＣコンバータの主要部分のシミュレーション波形を示す。図７（Ａ）はスイッチング素子ＳＷ１０のゲート電圧ＶＧ、図７（Ｂ）はドレイン電流ＩＤＳ、図７（Ｃ）は出力側のインダクタのインダクタ電流ＩＬ、図７（Ｄ）はＤＣ出力電圧Ｖｏｕｔのシミュレーション波形を示す。図７（Ａ）、図７（Ｂ）を参照して、ノーマリーオンのＧａＮ−ＨＥＭＴのゲート電圧ＶＧが、Ｌｏｗのときに約−２Ｖ以下の電位まで下がって、ドレイン電流ＩＤＳが流れなくなっていることによって、オンオフ動作が正しくおこなわれることが確認された。
【００６１】
尚、実施形態のトランス駆動方式のゲートドライブ回路は、他にダブルエンドのフライバック式ＤＣ−ＤＣコンバータにも適用することができる。
【００６２】
図８は、サーバー等のスイッチング電源装置の回路図の一例を示す。
【００６３】
図８に示す電源装置は、整流回路１１０、ＰＦＣ回路１２０、制御部１５０、及びＤＣ−ＤＣコンバータ１６０を含む。
【００６４】
整流回路１１０は、４つのダイオードがブリッジ状に接続されたダイオードブリッジである。整流回路１１０は、交流電源１００に接続されており、交流電力を全波整流して出力する。ここで、交流電源１００の出力電圧はＶｉｎであるため、整流回路１１０の入力電圧はＶｉｎである。整流回路１１０は、交流電源１００から入力される交流電力を全波整流した電力を出力する。
【００６５】
整流回路１１０には、例えば、電圧が８０（Ｖ）〜２６５（Ｖ）の交流電力が入力されるため、整流回路１１０の４つのダイオードにおける電圧降下は無視することができるため、整流回路１１０の出力電圧もＶｉｎとする。
【００６６】
ＰＦＣ回路１２０は、Ｔ字型に接続された、インダクタ、スイッチング素子、ダイオード、及び平滑用キャパシタを含み、整流回路１１０で整流された電流に含まれる高調波等の歪みを低減し、電力の力率を改善するアクティブフィルタ回路である。
【００６７】
インダクタは、例えば、昇圧用のインダクタが用いられ、スイッチング素子には、例えば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field-Effect Transistor）が用いられる。スイッチング素子は、制御部１５０からゲートにパルス状のゲート電圧が印加されることによってオン／オフ動作が行われ、ＰＷＭ（Pulse Width Modulation：パルス幅変調）駆動される。
【００６８】
ダイオードは、インダクタから平滑用キャパシタの方向の整流方向を有していればよく、例えば、ファーストリカバリーダイオード、ＳｉＣショットキーダイオードが用いられる。
【００６９】
制御部１５０は、スイッチング素子のゲートに印加するパルス状のゲート電圧を出力する。制御部１５０は、整流回路１１０から出力される全波整流された電力の電圧値Ｖｉｎ、スイッチング素子２２に流れる電流の電流値ＩＱ、平滑キャパシタの出力側の電圧値Ｖｏｕｔに基づいてゲート電圧のデューティ比を決定し、スイッチング素子のゲートに印加する。制御部１５０としては、例えば、電流値ＩＱ、電圧値Ｖｏｕｔ、Ｖｉｎに基づいてデューティ比を演算できるマルチプライヤ回路を用いればよい。
【００７０】
平滑用キャパシタは、ＰＦＣ回路１２０から出力される電圧を平滑化してＤＣ−ＤＣコンバータ６０に入力する。
【００７１】
ＤＣ−ＤＣコンバータ１６０に、先に説明した本実施形態のダブルエンドフォワード型コンバータを用いる。
ＤＣ−ＤＣコンバータ１６０には、例えば、電圧が３８５（Ｖ）の直流電力が入力され、ＤＣ−ＤＣコンバータ１６０で例えば、１２（Ｖ）の直流電力に変換して負荷回路１７０に出力する。
【００７２】
以上本発明の好ましい実施形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００７３】
１０  ダブルエンドフォワードコンバータ
２０  ＰＷＭ信号発生回路
３０  絶縁伝送回路
４０  半波倍電圧整流回路
５０  ドライバ回路
６０  ドライバ用マイナス電源回路
７０  ゲートドライブ回路
８０  ダブルエンドフォワード回路
１００  交流電源
１１０  整流回路
１２０  ＰＦＣ回路
１６０  ＤＣ−ＤＣコンバータ
１７０  負荷回路
【図１】
2014147670.tif 000012
【図２】
2014147670.tif 000013
【図３】
2014147670.tif 000014
【図４】
2014147670.tif 000015
【図５】
2014147670.tif 000016
【図６】
2014147670.tif 000017
【図７】
2014147670.tif 000018
【図８】
2014147670.tif 000019
【国際調査報告】
2014147670.tif 000020
2014147670.tif 000021