(57)【要約】  複数の画素回路（２０）が行列状に配置された表示装置（１０）の駆動方法であって、画素回路（２０）は、供給される電流の大きさに応じた光量で発光する発光素子（ＥＬ）と、映像信号の大きさに応じた電流を発光素子（ＥＬ）に供給する駆動トランジスタ（Ｔｒｄ）と、を備え、表示装置（１０）の駆動方法は、駆動トランジスタ（Ｔｒｄ）を初期化するための初期化期間において、初期化電圧調整部（３０）により、駆動トランジスタ（Ｔｒｄ）の閾値電圧よりも高く駆動トランジスタ（Ｔｒｄ）の劣化状態に応じた初期化電圧を、駆動トランジスタ（Ｔｒｄ）のゲート−ソース間に印加する。
2016027436.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素が行列状に配置された表示装置の駆動方法であって、
前記画素は、供給される電流の大きさに応じた光量で発光する発光素子と、映像信号の大きさに応じた電流を前記発光素子に供給する駆動トランジスタと、を備え、
前記表示装置の駆動方法は、
前記駆動トランジスタを初期化するための初期化期間において、初期化電圧調整部により、前記駆動トランジスタの閾値電圧よりも高く前記駆動トランジスタの劣化状態に応じた初期化電圧を、前記駆動トランジスタのゲート−ソース間に印加する、
表示装置の駆動方法。
【請求項２】
前記初期化電圧は、前記駆動トランジスタの閾値電圧に、前記閾値電圧の変化量と同じ変化量で変化する所定の電圧を加えた電圧値である、
請求項１に記載の表示装置の駆動方法。
【請求項３】
前記初期化電圧は、時間の経過と共に増加される、
請求項１または２に記載の表示装置の駆動方法。
【請求項４】
前記初期化電圧調整部により、前記駆動トランジスタの劣化状態に応じて前記初期化期間の長さを調整する、
請求項１〜３のいずれか１項に記載の表示装置の駆動方法。
【請求項５】
前記駆動トランジスタのゲート−ソース間に前記初期化電圧を印加する前に、前記初期化電圧調整部により、前記発光素子の発光により得られた映像データから前記駆動トランジスタの劣化状態を類推し前記初期化電圧を設定する、
請求項１〜４のいずれか１項に記載の表示装置の駆動方法。
【請求項６】
前記駆動トランジスタのゲート−ソース間に前記初期化電圧を印加する前に、前記初期化電圧調整部により、前記駆動トランジスタの閾値電圧または前記駆動トランジスタを流れる電流の測定データから前記駆動トランジスタの劣化状態を類推し前記初期化電圧を設定する、
請求項１〜４のいずれか１項に記載の表示装置の駆動方法。
【請求項７】
行列状に配置され、供給される電流の大きさに応じた光量で発光する発光素子と映像信号の大きさに応じた電流を前記発光素子に供給する駆動トランジスタとをそれぞれ有する複数の画素と、
前記駆動トランジスタを初期化するための初期化電圧を前記駆動トランジスタに印加する初期化電圧調整部と、を備え、
前記初期化電圧調整部は、前記駆動トランジスタの閾値電圧よりも高く前記駆動トランジスタの劣化状態に応じた初期化電圧を、前記駆動トランジスタのゲート−ソース間に印加する、
表示装置。
【請求項８】
前記初期化電圧調整部は、前記駆動トランジスタの劣化状態に応じて、前記駆動トランジスタに前記初期化電圧を印加する初期化期間の長さを調整する、
請求項７に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、画素毎に配置された発光素子に電流を流し画像データを表示する、表示装置の駆動方法及び表示装置に関する。
【背景技術】
【０００２】
特許文献１は、画素の輝度レベルに対して適応的に駆動トランジスタの移動度補正を行う表示装置について開示する。この表示装置では、スイッチングトランジスタがオン状態となる第一タイミングに対して、サンプリングトランジスタがオフ状態となる第二タイミングを信号電位に応じて自動的に調整する。具体的には、信号線から供給される映像信号の信号電荷が高いとき駆動トランジスタの移動度の補正期間が短くなり、信号線に供給される映像信号の信号電荷が低いとき駆動トランジスタの移動度の補正期間が長くなるように、トランジスタに印加する信号を制御する。これにより、表示装置における画素の一様性（ユニフォーミティ）を改善する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−３１０３５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本開示は、画素の初期化の際に画素を構成するトランジスタにかかるストレスを軽減し、トランジスタの劣化を抑えることを目的とする。
【課題を解決するための手段】
【０００５】
本開示の一態様に係るＥＬ表示装置は、複数の画素が行列状に配置された表示装置の駆動方法であって、前記画素は、供給される電流の大きさに応じた光量で発光する発光素子と、映像信号の大きさに応じた電流を前記発光素子に供給する駆動トランジスタと、を備え、前記表示装置の駆動方法は、前記駆動トランジスタを初期化するための初期化期間において、初期化電圧調整部により、前記駆動トランジスタの閾値電圧よりも高く前記駆動トランジスタの劣化状態に応じた初期化電圧を、前記駆動トランジスタのゲート−ソース間に印加する。
【発明の効果】
【０００６】
本開示によれば、画素の初期化の際に画素を構成するトランジスタにかかるストレスを軽減し、トランジスタの劣化を抑えることができる。
【図面の簡単な説明】
【０００７】
【図１】図１は、本開示の基礎となった知見について説明するための駆動ＴＦＴの電流量を示した図である。
【図２】図２は、本開示の基礎となった知見に係る画素回路の構成を示す概略図である。
【図３】図３は、本開示の実施の形態に係る画素回路の模式図である。
【図４】図４は、図３に示した画素回路の動作を説明するためのタイミングチャートである。
【図５】図５は、駆動トランジスタに一定電流を流すために必要なゲート−ソース間電圧の時間変化を示す図である。
【図６】図６は、駆動トランジスタに一定電流を流すために必要なゲート−ソース間電圧と初期化電圧の時間変化を示す図である。
【図７】図７は、駆動トランジスタに一定電流を流すために必要なゲート−ソース間電圧と初期化電圧の時間変化を示す図である。
【発明を実施するための形態】
【０００８】
以下、適宜図面を参照しながら、実施の形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。
【０００９】
なお、発明者らは、当業者が本開示を十分に理解するために添付図面および以下の説明を提供するものであって、これらによって請求の範囲に記載の主題を限定することを意図するものではない。
【００１０】
（本開示の基礎となった知見）
以下、本開示の詳細を説明する前に、本開示の基礎となった知見について説明する。
【００１１】
図１は、本開示の基礎となった知見について説明するための駆動ＴＦＴの電流量を示した図である。図２は、本開示の基礎となった知見に係る画素回路２の構成を示す概略図である。
【００１２】
ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）素子では、電圧を印加すると閾値電圧や移動度が経時的に変化するという問題が存在する。ＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）の画素回路では、画素を点灯させるために初期化期間が必要であり、その初期化期間に印加する電圧でも駆動トランジスタが劣化してしまうという問題が存在する。
【００１３】
具体的には、図２に示す一般的な画素回路２について説明する。画素回路２は、駆動トランジスタＴｒｄと、スイッチングトランジスタＴｒｇと、駆動トランジスタＴｒｄのゲートとスイッチングトランジスタＴｒｇのドレインとの間に静電容量Ｃｓとを備えている。この画素回路２において、駆動トランジスタＴｒｄのゲート−ソース間に映像信号（電圧Ｖｄａｔａ）を印加する。
【００１４】
駆動トランジスタＴｒｄの劣化が生じた場合、図１に示すように、駆動トランジスタＴｒｄに電圧Ｖｄａｔａを印加しても、駆動トランジスタＴｒｄに流れる実電流は、駆動トランジスタＴｒｄの劣化が生じる前の初期カーブにおける目標電流値を達成することはできず、目標電流値よりも少ないものとなる。
【００１５】
ここで、初期化期間は、画像データを表示するときにのみ必要であるので、非発光期間など表示状態によっては初期化期間を短くしたり印加電圧を小さくしたりすることで駆動トランジスタＴｒｄの劣化を抑制することが可能になる。
【００１６】
また、初期化電圧は、駆動トランジスタＴｒｄの劣化を想定して、駆動トランジスタＴｒｄの閾値のシフト後を想定した電圧を印加することが必要である。劣化していない初期状態では、より大きな電圧を印加する必要があり、画素にストレスがかかる。これにより、初期化を行う際に画素を構成するトランジスタに大きな劣化を引き起こす。そこで、トランジスタの劣化状態に応じて初期化電圧の大きさを変更することにより、初期化の際に駆動トランジスタＴｒｄに係るストレスを軽減し、劣化を抑える。
【００１７】
以下、本実施の形態について説明する。
【００１８】
（実施の形態）
以下、図３〜図７を用いて、本開示の実施の形態に係る表示装置１０について説明する。
【００１９】
［１−１．表示装置の構成］
はじめに、表示装置１０の構成について説明する。
【００２０】
図３は、本実施の形態に係る表示装置１０の構成を示す概略図である。
【００２１】
図３に示すように、表示装置１０は、複数の画素回路２０が行列状に配列された画素アレイと、初期化電圧調整部３０とを備えている。
【００２２】
画素回路２０は、発光素子ＥＬと、サンプリングトランジスタＴｒ１と、駆動トランジスタＴｒｄ２と、第１スイッチングトランジスタＴｒ２と、第２スイッチングトランジスタＴｒ３と、第３スイッチングトランジスタＴｒ４と、画素容量Ｃｓとを備えている。
【００２３】
発光素子ＥＬは、例えばアノード及びカソードを備えたダイオード形の有機エレクトロルミネセンス（有機ＥＬ）デバイスである。発光素子ＥＬは、所定の発光期間中、駆動トランジスタＴｒｄから供給される出力電流Ｉｄｓにより映像信号の信号電位に応じた輝度で発光する。なお、発光素子ＥＬは有機ＥＬデバイスに限られず、一般的に電流駆動で発光する全てのデバイスを含む。
【００２４】
サンプリングトランジスタＴｒ１は、走査線ＷＳから供給される制御信号に応じ導通して、信号線ＳＬから供給された映像信号の信号電位を画素容量Ｃｓにサンプリングする。
【００２５】
画素容量Ｃｓは、サンプリングされた映像信号の信号電位に応じて、駆動トランジスタＴｒｄのゲートＧに入力電圧Ｖｇｓを印加する。
【００２６】
駆動トランジスタＴｒｄは、オン状態で、入力電圧Ｖｇｓに応じた出力電流Ｉｄｓを発光素子ＥＬに供給する。
【００２７】
第１スイッチングトランジスタＴｒ２は、走査線ＡＺ１から供給される制御信号に応じてオン状態（導通）となり、駆動トランジスタＴｒｄのソースＳを第１電位Ｖｓｓ１に設定する。
【００２８】
第２スイッチングトランジスタＴｒ３は、走査線ＡＺ２から供給される制御信号に応じてオン状態（導通）となり、駆動トランジスタＴｒｄのソースＳを第２電位Ｖｓｓ２に設定する。
【００２９】
第３スイッチングトランジスタＴｒ４は、走査線ＤＳから供給される制御信号に応じてオン状態（導通）となり、駆動トランジスタＴｒｄを電源Ｖｃｃに接続する。これにより、第３スイッチングトランジスタＴｒ４は、駆動トランジスタＴｒｄの閾値電圧Ｖｔｈに相当する電圧を画素容量Ｃｓに保持させて、閾値電圧Ｖｔｈの影響を補正する。さらに、第３スイッチングトランジスタＴｒ４は、発光期間に再び走査線ＤＳから供給される制御信号に応じてオン状態（導通）となり、駆動トランジスタＴｒｄを電源Ｖｃｃに接続して出力電流Ｉｄｓを発光素子ＥＬに流す。
【００３０】
ここで、サンプリングトランジスタＴｒ１、第１のスイッチングトランジスタＴｒ２、第２のスイッチングトランジスタＴｒ３及び駆動トランジスタＴｒｄは、Ｎチャネル型のポリシリコンＴＦＴである。また、第３のスイッチングトランジスタＴｒ４は、Ｐチャネル型のポリシリコンＴＦＴである。なお、各トランジスタの導電型は上記したものに限られず、Ｎチャネル型とＰチャネル型のＴＦＴを適宜混在させてもよい。
【００３１】
なお、図３においては、サンプリングトランジスタＴｒ１によってサンプリングされる映像信号の信号電位Ｖｇｓ、駆動トランジスタＴｒｄの入力電圧Ｖｇｓ及び出力電流Ｉｄｓ、発光素子ＥＬが有する容量成分Ｃｏｌｅｄも示されている。
【００３２】
また、表示装置１０は、さらに、初期化電圧調整部３０を備えている。初期化電圧調整部３０は、第１のスイッチングトランジスタＴｒ２において、駆動トランジスタＴｒｄのゲートＧが接続された一端と反対側の他端に接続されている。
【００３３】
初期化電圧調整部３０は、駆動トランジスタＴｒｄのゲートＧに印加される初期化電圧の電圧値および印加時間（初期化期間）の長さを調整し、当該初期化電圧を駆動トランジスタＴｒｄのゲートＧに出力する。
【００３４】
以下、図３に示した画素回路２０を備えた表示装置１０の動作について説明する。
【００３５】
［１−２．表示装置の動作］
図４は、図３に示した画素回路２０の動作を説明するためのタイミングチャートである。なお、図４では、時間軸Ｔに沿って各走査線ＷＳ、ＡＺ１、ＡＺ２及びＤＳに印加させる制御信号の波形が表されている。表記を簡略化するため、制御信号は、対応する走査線の符号と同じ符号で表している。
【００３６】
サンプリングトランジスタＴｒ１、第１のスイッチングトランジスタＴｒ２、第２のスイッチングトランジスタＴｒ３は、Ｎチャネル型であるため、走査線ＷＳ、ＡＺ１、ＡＺ３がそれぞれハイレベルのときにオン状態となり、ローレベルのときにオフ状態となる。
【００３７】
一方、第３のスイッチングトランジスタＴｒ４は、Ｐチャネル型であるため、走査線ＤＳがハイレベルのときにオフ状態となり、ローレベルのときにオン状態となる。
【００３８】
なお、図４に示したタイミングチャートは、各制御信号ＷＳ、ＡＺ１、ＡＺ２、ＤＳの波形と共に、駆動トランジスタＴｒｄのゲートＧの電位変化及びソースＳの電位変化も表している。
【００３９】
図４におけるタイミングチャートでは、タイミングＴ１〜Ｔ８までを１フィールド（１ｆ）としている。１フィールドの間に、複数の画素回路２０が行列状に配置された画素アレイの各行が一回順次走査される。当該タイミングチャートは、一行分の画素に印加される各制御信号ＷＳ、ＡＺ１、ＡＺ２の波形も示している。
【００４０】
ここで、図４に示すように、フィールド１ｆが始まる前のタイミングＴ０では、全ての制御信号ＷＳ、ＡＺ１、ＡＺ３、ＤＳがローレベルとなっている。この状態では、Ｎチャネル型のトランジスタであるサンプリングトランジスタＴｒ１、第１のスイッチングトランジスタＴｒ２、第２のスイッチングトランジスタＴｒ３は、オフ状態となっている。一方、Ｐチャネル型のトランジスタである第３のスイッチングトランジスタＴｒ４は、オン状態となっている。
【００４１】
したがって、駆動トランジスタＴｒｄは、オン状態の第３のスイッチングトランジスタＴｒ４を介して電源Ｖｃｃに接続される。これにより、駆動トランジスタＴｒｄは、所定の入力電圧Ｖｇｓに応じて、出力電流Ｉｄｓを発光素子ＥＬに供給する。よって、タイミングＴ０において、発光素子ＥＬは発光している。このとき、駆動トランジスタＴｒｄに印加される入力電圧Ｖｇｓは、ゲートＧの電位とソースＳの電位との差で表される。
【００４２】
フィールド１ｆが始まるタイミングＴ１では、制御信号ＤＳがローレベルからハイレベルに切り替わる。これにより、第３のスイッチングトランジスタＴｒ４がオフ状態となり、駆動トランジスタＴｒｄは電源Ｖｃｃから切り離される。したがって、発光素子ＥＬの発光は停止し、非発光期間となる。よって、タイミングＴ１になると、サンプリングトランジスタＴｒ１、第１のスイッチングトランジスタＴｒ２、第２のスイッチングトランジスタＴｒ３、第３のスイッチングトランジスタＴｒ４の全てがオフ状態となる。
【００４３】
タイミングＴ１の後、タイミングＴ２１において、制御信号ＡＺ２がハイレベルになると、第２のスイッチングトランジスタＴｒ３がオン状態となる。これにより、駆動トランジスタＴｒｄのソースＳは所定の電位Ｖｓｓ２に初期化される。続いて、タイミングＴ２２において、制御信号ＡＺ１がハイレベルになると、第１のスイッチングトランジスタＴｒ２がオン状態となる。これにより、駆動トランジスタＴｒｄのゲートＧが所定の電位Ｖｓｓ１に初期化される。この結果、駆動トランジスタＴｒｄのゲートＧが基準電圧Ｖｓｓ１に接続され、ソースＳが基準電圧Ｖｓｓ２に接続される。
【００４４】
ここで、基準電圧Ｖｓｓ１、基準電圧Ｖｓｓ２、閾値電圧Ｖｔｈの関係は、Ｖｓｓ１−Ｖｓｓ２＞Ｖｔｈを満たしており、Ｖｓｓ１−Ｖｓｓ２＝Ｖｇｓ＞Ｖｔｈとすることで、その後タイミングＴ３において行われるＶｔｈ補正の準備を行う。なお、タイミングＴ２１からタイミングＴ３の期間が、駆動トランジスタＴｒｄの初期化期間である。また、初期化期間は、１フィールド毎に必ず設けられる。
【００４５】
また、発光素子ＥＬの閾値電圧をＶｔｈＥＬとすると、発光素子ＥＬの閾値電圧ＶｔｈＥＬと基準電圧Ｖｓｓ２との関係は、ＶｔｈＥＬ＞Ｖｓｓ２に設定されている。これにより、発光素子ＥＬにはマイナスバイアスが印加され、発光素子ＥＬはいわゆる逆バイアス状態となる。
【００４６】
さらに、制御信号ＡＺ２がローレベルになった後、タイミングＴ３では、制御信号ＤＳがローレベルになる。これにより、トランジスタＴｒ３がオフ状態となり、第３のスイッチングトランジスタＴｒ４はオン状態となる。これにより、ドレイン電流Ｉｄｓが画素容量Ｃｓに流れ込み、Ｖｔｈ補正動作が開始される。
【００４７】
このとき、駆動トランジスタＴｒｄのゲートＧは、Ｖｓｓ１に保持されており、駆動トランジスタＴｒｄがカットオフするまで、駆動トランジスタＴｒｄにはドレイン電流Ｉｄｓが流れる。駆動トランジスタＴｒｄがカットオフすると、駆動トランジスタＴｒｄのソースＳの電位はＶｓｓ１−Ｖｔｈとなる。
【００４８】
続いて、駆動トランジスタＴｒｄがカットオフした後、タイミングＴ４において、制御信号ＤＳが再びハイレベルになると、第３のスイッチングトランジスタＴｒ４がオフ状態となる。さらに、制御信号ＡＺ１がローレベルになると、第１のスイッチングトランジスタＴｒ２がオフ状態となる。これにより、画素容量Ｃｓに閾値電圧Ｖｔｈが保持固定される。
【００４９】
このように、タイミングＴ３からタイミングＴ４の期間は、駆動トランジスタＴｒｄの閾値電圧Ｖｔｈを検出する期間である。なお、タイミングＴ３からタイミングＴ４の期間を、Ｖｔｈ補正期間という。
【００５０】
その後、タイミングＴ４において、制御信号ＤＳが再びローレベルからハイレベルとなり、制御信号ＡＺ１がハイレベルからローレベルになる。その後、タイミングＴ５において制御信号ＷＳがローレベルからハイレベルになる。これにより、映像信号の信号電位Ｖｓｉｇが画素容量Ｃｓに書き込まれる。さらに、タイミングＴ６において、制御信号ＤＳがハイレベルからローレベルになる。これにより、発光素子ＥＬの発光が開始する。
【００５１】
さらに、上記したフィールド１ｆを繰り返すことで、信号電位Ｖｓｉｇに応じて行列状に配置された発光素子ＥＬが順次発光し、映像データが得られる。
【００５２】
ここで、駆動トランジスタＴｒｄの初期化電圧について説明する。
【００５３】
図５〜図７は、駆動トランジスタＴｒｄに一定電流を流すために必要なゲート−ソース間電圧の時間変化を示す図である。
【００５４】
駆動トランジスタＴｒｄは、時間の経過と共に劣化する。すなわち、駆動トランジスタＴｒｄのゲートに一定の電圧を印加した場合、ソース−ドレイン間を流れる電流Ｉｄｓは、時間の経過と共に減少する。したがって、駆動トランジスタＴｒｄに所定の電流を一定に流すために必要なゲート−ソース間電圧は、図５に示すように、時間の経過と共に増加する。
【００５５】
ここで、図６に示すように、従来のように初期化電圧を時間の経過に関係なく一定に設定した場合、駆動初期において駆動トランジスタＴｒｄに一定電流を流すために必要なゲート−ソース間電圧（図６における実線）と初期化電圧（図６における破線）との差（初期ストレス）は、所定時間経過後において駆動トランジスタＴｒｄに一定電流を流すために必要なゲート−ソース間電圧と初期化電圧との差（経時後ストレス）よりも大きくなる。したがって、駆動初期には駆動トランジスタのゲート−ソース間に過剰な電圧が印加されるため、駆動トランジスタＴｒｄには大きなストレス（電圧）が印加され、駆動トランジスタＴｒｄの劣化は、経時後よりも大きくなる。
【００５６】
そこで、図７に示すように、時間の経過による駆動トランジスタＴｒｄの劣化状態に応じた初期化電圧を駆動トランジスタＴｒｄに印加する。
【００５７】
具体的には、初期化電圧は、駆動トランジスタＴｒｄの閾値電圧Ｖｔｈに、閾値電圧の変化量ΔＶｔｈと同じ変化量で変化する所定の電圧を加えた電圧値である。したがって、図７に示すように、駆動トランジスタＴｒｄの閾値電圧（実線）と初期化電圧（破線）との差は、一定となる。したがって、駆動初期に駆動トランジスタＴｒｄに高いストレスが印加されるのを抑制することができる。
【００５８】
また、初期化電圧は、駆動初期は小さく、駆動トランジスタＴｒｄの劣化状態に応じて時間の経過と共に順次増加される。したがって、駆動初期に駆動トランジスタＴｒｄに高ストレスが印加されるのを防止し、駆動トランジスタＴｒｄの劣化を抑制することができる。
【００５９】
ここで、図７に示すように、駆動初期において駆動トランジスタＴｒｄに一定電流を流すために必要なゲート−ソース間電圧と初期化電圧との差（初期ストレス）と、所定時間経過後において駆動トランジスタＴｒｄに一定電流を流すために必要なゲート−ソース間電圧と初期化電圧との差（経時後ストレス）とがほぼ一定になるように、初期化電圧調整部３０により初期化電圧を設定する。この設定した初期化電圧を駆動トランジスタＴｒｄのゲート−ソース間に印加することにより、駆動初期において駆動トランジスタＴｒｄに過剰な電圧が印加されることはない。したがって、駆動トランジスタＴｒｄの劣化を抑制することができる。
【００６０】
ここで、初期化電圧調整部３０は、駆動トランジスタＴｒｄの劣化状態に応じて初期化電圧の値及び初期化期間の少なくともいずれかを変更する。なお、初期化電圧調整部３０は、初期化期間の長さを変更するのが好ましい。
【００６１】
初期化電圧調整部３０は、駆動トランジスタＴｒｄの劣化状態に応じて、初期化電圧の値及び初期化期間の長さの少なくともいずれかを予め設定する。そして、初期化電圧調整部３０は、設定した初期化電圧を駆動トランジスタＴｒｄに印加する。例えば、表示装置１０の使用累積時間が０時間、１００時間、１０００時間と変化していくにつれて、初期化電圧を２Ｖ、２．１Ｖ、２．５Ｖとしてもよい。
【００６２】
また、初期化電圧調整部３０は、設定した初期化期間、初期化電圧を駆動トランジスタＴｒｄのゲート−ソース間に印加してもよい。例えば、表示装置１０の使用累積時間が０時間、１００時間、１０００時間と変化していくにつれて、初期化電圧４Ｖを、１００μｓｅｃ、２００μｓｅｃ、３００μｓｅｃ印加するとしてもよい。
【００６３】
これにより、初期化電圧調整部３０は、安定した初期化電圧を駆動トランジスタに印加することができる。
【００６４】
ここで、駆動トランジスタＴｒｄの劣化状態は、例えば、過去に取得した電圧または電流の測定データから取得してもよいし、理論値計算を毎回行うことにより取得してもよい。
【００６５】
初期化電圧調整部３０は、初期化電圧の値及び初期化期間の長さの少なくともいずれかを決定するに際し、駆動トランジスタＴｒｄのゲート−ソース間に初期化電圧を印加する前に、映像データから駆動トランジスタＴｒｄの劣化状態を類推する。そして、類推した駆動トランジスタの劣化状態に応じた初期化電圧を設定する。すなわち、映像データにおいて、発光素子ＥＬの輝度の変化を目視またはカメラ等により観察することで、駆動トランジスタＴｒｄの劣化状態を簡便に類推し、最適な初期化電圧を駆動トランジスタＴｒｄのゲート−ソース間に印加することができる。
【００６６】
なお、初期化電圧調整部３０は、初期化電圧の値を予め設定するに際し、映像データに限らず、駆動トランジスタＴｒｄの閾値電圧又は駆動トランジスタＴｒｄを流れる電流を測定した測定データから、駆動トランジスタＴｒｄの劣化状態を類推し、類推した駆動トランジスタの劣化状態に応じた初期化電圧を設定してもよい。これにより、初期化電圧調整部３０は、駆動トランジスタＴｒｄの劣化状態を精度よく類推し、最適な初期化電圧を駆動トランジスタＴｒｄのゲート−ソース間に印加することができる。電流を測定する手段としては、パネル内の画素に電流を測定できる経路を設計しても良いし、パネル内の表示エリア外、もしくはパネル外に電流を測定するための画素を有しても良い。
【００６７】
以上のように、本実施の形態に係る表示装置によると、初期化電圧を、駆動トランジスタＴｒｄの劣化状態に応じて駆動初期から順次大きくすることにより、駆動初期に駆動トランジスタＴｒｄに高ストレスが印加されるのを防止し、駆動トランジスタＴｒｄの劣化を抑制することができる。
【００６８】
［１−３．効果等］
以上のように、本開示の一態様に係る表示装置の駆動方法は、複数の画素が行列状に配置された表示装置の駆動方法であって、前記画素は、供給される電流の大きさに応じた光量で発光する発光素子と、映像信号の大きさに応じた電流を前記発光素子に供給する駆動トランジスタと、を備え、前記表示装置の駆動方法は、前記駆動トランジスタを初期化するための初期化期間において、初期化電圧調整部により、前記駆動トランジスタの閾値電圧よりも高く前記駆動トランジスタの劣化状態に応じた初期化電圧を、前記駆動トランジスタのゲート−ソース間に印加する。
【００６９】
この構成によれば、駆動初期において駆動トランジスタに過剰な電圧が印加されることはない。したがって、駆動トランジスタの劣化を抑制することができる。
【００７０】
また、前記初期化電圧は、前記駆動トランジスタの閾値電圧に、前記閾値電圧の変化量と同じ変化量で変化する所定の電圧を加えた電圧値であってもよい。
【００７１】
この構成によれば、駆動トランジスタＴｒｄの閾値電圧（実線）と初期化電圧（破線）との差は、一定となる。したがって、駆動初期に駆動トランジスタＴｒｄに高いストレスが印加されるのを抑制することができる。
【００７２】
また、前記初期化電圧は、時間の経過と共に増加されてもよい。
【００７３】
この構成によれば、駆動トランジスタを流れる電流が時間の経過と共に低くなる劣化を有する駆動トランジスタであっても、駆動トランジスタに一定の電流を流すことができる。
【００７４】
また、前記初期化電圧調整部により、前記駆動トランジスタの劣化状態に応じて前記初期化期間の長さを調整してもよい。
【００７５】
この構成によれば、安定した初期化電圧を駆動トランジスタに印加することができる。このため、駆動トランジスタの劣化をより抑制することができる。
【００７６】
また、前記駆動トランジスタのゲート−ソース間に前記初期化電圧を印加する前に、前記初期化電圧調整部により、前記発光素子の発光により得られた映像データから前記駆動トランジスタの劣化状態を類推し前記初期化電圧を設定してもよい。
【００７７】
この構成によれば、駆動トランジスタの劣化状態を簡便に類推し、最適な初期化電圧を駆動トランジスタに印加することができる。
【００７８】
また、前記駆動トランジスタのゲート−ソース間に前記初期化電圧を印加する前に、前記初期化電圧調整部により、前記駆動トランジスタの閾値電圧または前記駆動トランジスタを流れる電流の測定データから前記駆動トランジスタの劣化状態を類推し前記初期化電圧を設定してもよい。
【００７９】
この構成によれば、駆動トランジスタの劣化状態を精度よく類推し、最適な初期化電圧を駆動トランジスタに印加することができる。
【００８０】
また、本開示の一態様に係る表示装置は、行列状に配置され、供給される電流の大きさに応じた光量で発光する発光素子と映像信号の大きさに応じた電流を前記発光素子に供給する駆動トランジスタとをそれぞれ有する複数の画素と、前記駆動トランジスタを初期化するための初期化電圧を前記駆動トランジスタに印加する初期化電圧調整部と、を備え、前記初期化電圧調整部は、前記駆動トランジスタの閾値電圧よりも高く前記駆動トランジスタの劣化状態に応じた初期化電圧を、前記駆動トランジスタのゲート−ソース間に印加する。
【００８１】
この構成によれば、駆動初期において駆動トランジスタに過剰な電圧が印加されることはない。したがって、駆動トランジスタの劣化を抑制することができる。
【００８２】
また、前記初期化電圧調整部は、前記駆動トランジスタの劣化状態に応じて、前記駆動トランジスタに前記初期化電圧を印加する初期化期間の長さを調整してもよい。
【００８３】
この構成によれば、安定した初期化電圧を駆動トランジスタに印加することができる。このため、駆動トランジスタの劣化をより抑制することができる。
【００８４】
（他の実施の形態）
以上のように、本出願において開示する技術の例示として、実施の形態を説明した、しかしながら、本開示における技術は、これに限定されず、適宜、変更、置き換え、付加、省略などを行った実施の形態にも適用可能である。また、上記実施の形態で説明した各構成要素を組み合わせて、新たな実施の形態とすることも可能である。
【００８５】
そこで、以下、他の実施の形態をまとめて説明する。
【００８６】
例えば、本開示に係る表示装置１０における画素回路２０は、上記した画素回路２０に限らず、他の構成を有する画素回路２０であってもよい。また、画素回路２０の動作は、上記したタイミングチャートに示した動作に限らず、他の動作であってもよい。また、画素回路２０における各トランジスタは、Ｐチャネル型のトランジスタであってもよいし、Ｎチャネル型のトランジスタであってもよい。
【００８７】
以上のように、本開示における技術の例示として、実施の形態を説明した。そのために、添付図面および詳細な説明を提供した。
【００８８】
したがって、添付図面および詳細な説明に記載された構成要素の中には、課題解決のために必須な構成要素だけでなく、上記技術を例示するために、課題解決のためには必須でない構成要素も含まれ得る。そのため、それらの必須ではない構成要素が添付図面や詳細な説明に記載されていることをもって、直ちに、それらの必須ではない構成要素が必須であるとの認定をするべきではない。
【００８９】
また、上述の実施の形態は、本開示における技術を例示するためのものであるから、請求の範囲またはその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。
【産業上の利用可能性】
【００９０】
本開示は、ＥＬ表示装置（ＥＬ表示パネル）およびその駆動方法に利用できる。具体的には、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等）、記録媒体を備えた画像再生装置（具体的には、Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などに利用することができる。
【符号の説明】
【００９１】
２、２０  画素回路（画素）
１０  表示装置
３０  初期化電圧調整部
Ｃｓ  画素容量
ＥＬ  発光素子
ＳＬ  信号線
Ｔｒ１  サンプリングトランジスタ
Ｔｒ２  第１のスイッチングトランジスタ
Ｔｒ３  第２のスイッチングトランジスタ
Ｔｒ４  第３のスイッチングトランジスタ
Ｔｒｄ  駆動トランジスタ
【図１】
2016027436.tif 000003
【図２】
2016027436.tif 000004
【図３】
2016027436.tif 000005
【図４】
2016027436.tif 000006
【図５】
2016027436.tif 000007
【図６】
2016027436.tif 000008
【図７】
2016027436.tif 000009
【国際調査報告】
2016027436.tif 000010
2016027436.tif 000011
2016027436.tif 000012
2016027436.tif 000013