(57)【要約】  ストリーキングが抑制された固体撮像装置を提供する。  複数の単位セルが行列状に配列された撮像領域と、撮像領域で生成されたアナログ信号をデジタル信号に変換するＡ／Ｄ変換部と、入力端子と出力端子とを備え、ランプ電圧が入力端子に入力され、ランプ電圧を有する参照信号をＡ／Ｄ変換部に向けて出力端子から出力するランプバッファとを備え、Ａ／Ｄ変換部は、列ごとに配置されアナログ信号と参照信号とを比較する比較器と、比較器に対応して配置され比較器での比較期間をカウントするカウンタとを有し、ランプバッファは、複数の比較器に対して参照信号を同時に出力し、出力端子から出力される参照信号が有するランプ電圧に応じて出力端子に流れる電流量を制御する帰還回路を備える。
2015079597.tif 000002
【特許請求の範囲】
【請求項１】
光電変換を行う複数の画素が行列状に配列された画素部と、
前記画素部で生成された画素信号を複数の画素単位でアナログ信号からデジタル信号に変換するＡ／Ｄ変換部と、
入力端子と出力端子とを備え、ランプ電圧が前記入力端子に入力され、前記ランプ電圧を有する参照信号を前記Ａ／Ｄ変換部に向けて前記出力端子から出力するバッファ回路とを備え、
前記Ａ／Ｄ変換部は、
画素列ごとに配置され、前記画素ごとの前記アナログ信号と前記参照信号とを比較する比較器と、
前記比較器に対応して配置され、前記比較器が前記アナログ信号と前記参照信号とを比較した期間をカウントし、当該期間に対応した前記デジタル信号を保持するカウンタラッチとを有し、
前記バッファ回路は、複数の前記比較器に対して前記参照信号を同時に出力し、前記出力端子から出力される前記参照信号が有する前記ランプ電圧に応じて前記出力端子に流れる電流量を制御する帰還回路を備える
固体撮像装置。
【請求項２】
光電変換を行う複数の画素が行列状に配列された画素部と、
前記画素部で生成された画素信号を複数の画素単位でアナログ信号からデジタル信号に変換するＡ／Ｄ変換部と、
ランプ電圧を生成するランプ生成回路と、
入力端子と出力端子とを備え、前記ランプ生成回路で生成された前記ランプ電圧が前記入力端子に入力され、前記ランプ電圧を有する参照信号を前記Ａ／Ｄ変換部に向けて前記出力端子から出力するバッファ回路とを備え、
前記Ａ／Ｄ変換部は、
画素列ごとに配置され、前記画素ごとの前記アナログ信号と前記参照信号とを比較する比較器と、
前記比較器に対応して配置され、前記比較器が前記アナログ信号と前記参照信号とを比較した期間をカウントし、当該期間に対応した前記デジタル信号を保持するカウンタラッチとを有し、
前記バッファ回路及び前記ランプ生成回路の少なくとも一方は、複数個配置され、
複数の前記比較器の入力端子と前記バッファ回路の出力端子とは、共通のランプ信号線により接続されている
固体撮像装置。
【請求項３】
前記バッファ回路は、前記出力端子から出力される前記参照信号が有する前記ランプ電圧に応じて前記出力端子に流れる電流量を制御する帰還回路を備える
請求項２に記載の固体撮像装置。
【請求項４】
前記比較器は、前記参照信号が入力される第１入力端子と、前記アナログ信号が入力される第２入力端子とを有し、
前記固体撮像装置は、さらに、
第１のバッファ回路の出力端子と前記比較器の第１入力端子とを接続する第１のランプ信号線と、
第２のバッファ回路の出力端子と前記比較器の第１入力端子とを接続する第２のランプ信号線と、
前記第１のランプ信号線と前記比較器の第１入力端子との間に直列挿入された第１の容量素子と、
前記第２のランプ信号線と前記比較器の第１入力端子との間に直列挿入された第２の容量素子とを備える
請求項２または３に記載の固体撮像装置。
【請求項５】
前記ランプ生成回路と前記バッファ回路とは、容量素子を介して接続されている
請求項２〜４のいずれか１項に記載の固体撮像装置。
【請求項６】
前記バッファ回路は、
ゲートが前記バッファ回路の前記入力端子に接続され、ソースが前記バッファ回路の前記出力端子に接続されたｎ型の入力トランジスタと、
ドレインが前記入力トランジスタのソースに接続され、ソースが接地されたｎ型の電流源負荷トランジスタと、
ソースが電源に接続され、ドレインが前記入力トランジスタのドレインに接続されたｐ型の電流源トランジスタと、
ゲートが前記入力トランジスタのドレインに接続され、ソースが電源に接続され、ドレインが前記バッファ回路の前記出力端子に接続されたｐ型のフィードバックトランジスタとを備え、
前記入力トランジスタと前記電流源負荷トランジスタとはソースフォロワ回路を構成し、
前記電流源トランジスタと前記フィードバックトランジスタとは前記帰還回路を構成する
請求項１または３に記載の固体撮像装置。
【請求項７】
前記バッファ回路は、前記比較器に隣り合うように配置されている
請求項１〜６のいずれか１項に記載の固体撮像装置。
【請求項８】
請求項１〜７のいずれか１項に記載の固体撮像装置と、
前記画素部に被写体像を結像する光学系とを備える
撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置及び撮像装置に関する。
【背景技術】
【０００２】
図８は、特許文献１に開示された従来の固体撮像装置のブロック構成図である。同図に記載された固体撮像装置５００は、撮像領域５１０と、行選択回路５２０と、水平走査回路５３０と、タイミング制御回路５４０と、ＡＤＣ群５５０と、ランプ信号発生器としてのデジタル−アナログ変換装置（ＤＡＣ）５６０と、アンプ回路５７０と、信号処理回路５８０と、水平転送線５９０とを備える。ＡＤＣ群５５０には、比較器５５１、カウンタ５５２及びラッチ回路５５３を有するシングルスロープ型列並列ＡＤＣが複数列配列されている。【０００３】
比較器５５１では、ＤＡＣ５６０からランプ信号線５５５を介して出力される階段状のランプ波形であるランプ電圧Ｖｓｌｏｐｅと、行線毎に画素から垂直信号線５５４を経由して出力されるアナログ信号とを比較する。カウンタ５５２は、比較器５５１の比較時間をカウントする。比較器５５１及びカウンタ５５２の上記動作により、ＡＤＣ群５５０は、画素信号をデジタルデータとして出力する。上記ＡＤＣ方式はシングルスロープ型列並列ＡＤＣ方式と呼ばれる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−１６８８８０号公報
【発明の概要】
【０００５】
前述したシングルスロープ型列並列ＡＤＣ方式では、基準電位となるランプ電圧Ｖｓｌｏｐｅと画素からの信号電圧（アナログ信号）とが比較器５５１で比較され、後段のカウンタ５５２が制御されることによりＡ／Ｄ変換が行われる。ここで、ＣＭＯＳイメージセンサのシングルスロープ型ＡＤＣは、列ごとに並列処理して画素信号を読み出すため、行方向に多数の比較器５５１を有する。
【０００６】
上記ランプ電圧Ｖｓｌｏｐｅは、カラムに配置された比較器５５１（図８では、ランプ信号線５５５に接続された全ての比較器５５１）に対し、ランプ信号線５５５を介して共通に入力される。このため、カラム内の一の比較器５５１でのＡ／Ｄ変換動作が、ランプ信号線５５５上のランプ電圧Ｖｓｌｏｐｅを変動させることが想定される。これにより、同一ランプ信号線につながる他の比較器５５１におけるＡ／Ｄ変換動作において誤差を生じさせてしまう。
【０００７】
ＣＭＯＳイメージセンサでは、撮像領域内において局所的に輝度差の大きく異なる領域があるような場合、その輝度差を含むカラム内の一の比較器動作が、輝度差の異なる領域内の他の比較器でのＡ／Ｄ変換誤差を誘発し、画質を劣化させてしまう。以下、このような現象をストリーキングと呼ぶ。
【０００８】
本発明は、上記課題に鑑みてなされたものであり、ストリーキングが抑制された固体撮像装置及び撮像装置を提供することを目的とする。
【０００９】
上記の課題を解決するために、本発明の一態様に係る固体撮像装置は、光電変換を行う複数の画素が行列状に配列された画素部と、前記画素部で生成された画素信号を複数の画素単位でアナログ信号からデジタル信号に変換するＡ／Ｄ変換部と、入力端子と出力端子とを備え、ランプ電圧が前記入力端子に入力され、前記ランプ電圧を有する参照信号を前記Ａ／Ｄ変換部に向けて前記出力端子から出力するバッファ回路とを備え、前記Ａ／Ｄ変換部は、画素列ごとに配置され、前記画素ごとの前記アナログ信号と前記参照信号とを比較する比較器と、前記比較器に対応して配置され、前記比較器が前記アナログ信号と前記参照信号とを比較した期間をカウントし、当該期間に対応した前記デジタル信号を保持するカウンタラッチとを有し、前記バッファ回路は、複数の前記比較器に対して前記参照信号を同時に出力し、前記出力端子から出力される前記参照信号が有する前記ランプ電圧に応じて前記出力端子に流れる電流量を制御する帰還回路を備えることを特徴とする。
【００１０】
この構成によれば、帰還回路が付加されたバッファ回路は、帰還回路を持たないバッファ回路と比較して、電流増加及び面積拡大を抑制しつつ出力インピーダンスの低減を実現できる。よって、消費電力増加を抑制しつつストリーキングを低減でき、画質の向上を図ることができる。
【００１１】
また、本発明の一態様に係る固体撮像装置は、光電変換を行う複数の画素が行列状に配列された画素部と、前記画素部で生成された画素信号を複数の画素単位でアナログ信号からデジタル信号に変換するＡ／Ｄ変換部と、ランプ電圧を生成するランプ生成回路と、入力端子と出力端子とを備え、前記ランプ生成回路で生成された前記ランプ電圧が前記入力端子に入力され、前記ランプ電圧を有する参照信号を前記Ａ／Ｄ変換部に向けて前記出力端子から出力するバッファ回路とを備え、前記Ａ／Ｄ変換部は、画素列ごとに配置され、前記画素ごとの前記アナログ信号と前記参照信号とを比較する比較器と、前記比較器に対応して配置され、前記比較器が前記アナログ信号と前記参照信号とを比較した期間をカウントし、当該期間に対応した前記デジタル信号を保持するカウンタラッチとを有し、前記バッファ回路及び前記ランプ生成回路の少なくとも一方は、複数個配置され、複数の前記比較器の入力端子と前記バッファ回路の出力端子とは、共通のランプ信号線により接続されていることを特徴とする。
【００１２】
この構成によれば、複数のランプ生成回路及び複数のバッファ回路の少なくとも一方を用いて、複数の比較器に対してランプ電圧を同時に供給することで、実効的な配線インピーダンス及びバッファ回路の出力インピーダンスを低減することが可能となる。これにより、配線負荷が軽減され、ストリーキングを低減できる。
【００１３】
また、例えば、前記バッファ回路は、前記出力端子から出力される前記参照信号が有する前記ランプ電圧に応じて前記出力端子に流れる電流量を制御する帰還回路を備える。
【００１４】
また、例えば、前記比較器は、前記参照信号が入力される第１入力端子と、前記アナログ信号が入力される第２入力端子とを有し、前記固体撮像装置は、さらに、第１のバッファ回路の出力端子と前記比較器の第１入力端子とを接続する第１のランプ信号線と、第２のバッファ回路の出力端子と前記比較器の第１入力端子とを接続する第２のランプ信号線と、前記第１のランプ信号線と前記比較器の第１入力端子との間に直列挿入された第１の容量素子と、前記第２のランプ信号線と前記比較器の第１入力端子との間に直列挿入された第２の容量素子とを備える。
【００１５】
また、例えば、前記ランプ生成回路と前記バッファ回路とは、容量素子を介して接続されている。
【００１６】
また、例えば、前記バッファ回路は、ゲートが前記バッファ回路の前記入力端子に接続され、ソースが前記バッファ回路の前記出力端子に接続されたｎ型の入力トランジスタと、ドレインが前記入力トランジスタのソースに接続され、ソースが接地されたｎ型の電流源負荷トランジスタと、ソースが電源に接続され、ドレインが前記入力トランジスタのドレインに接続されたｐ型の電流源トランジスタと、ゲートが前記入力トランジスタのドレインに接続され、ソースが電源に接続され、ドレインが前記バッファ回路の前記出力端子に接続されたｐ型のフィードバックトランジスタとを備え、前記入力トランジスタと前記電流源負荷トランジスタとはソースフォロワ回路を構成し、前記電流源トランジスタと前記フィードバックトランジスタとは前記帰還回路を構成する。
【００１７】
また、例えば、前記バッファ回路は、前記比較器に隣り合うように配置されている。
【００１８】
なお、本発明は、このような特徴的な構成を備える固体撮像装置として実現することができるだけでなく、当該固体撮像装置を備える撮像装置として実現することができる。
【００１９】
本発明に係る固体撮像装置及び撮像装置によれば、ランプ生成回路と比較器との間のインピーダンスが低減されるので、ストリーキングを低減することが可能となる。よって、画質の向上を図ることができる。
【図面の簡単な説明】
【００２０】
【図１】実施の形態１に係る撮像装置（カメラ）の構成の一例を示す図である。
【図２】実施の形態１に係る固体撮像装置のブロック構成図である。
【図３】実施の形態１に係る単位セルの回路構成の一例を示す図である。
【図４】実施の形態１に係るランプバッファの回路構成の一例を示す図である。
【図５】実施の形態２に係る固体撮像装置のブロック構成図である。
【図６】実施の形態２の変形例に係る固体撮像装置のフロアプランを示す構成レイアウト図である。
【図７】実施の形態３に係る固体撮像装置のブロック構成図である。
【図８】特許文献１に開示された従来の固体撮像装置のブロック構成図である。
【発明を実施するための形態】
【００２１】
（本発明の基礎となった知見）
本発明者は、「背景技術」の欄において記載した従来の固体撮像装置に関し、以下の問題が生じることを見出した。
【００２２】
上記固体撮像装置のストリーキングを低減するためには、比較器動作によるランプ電圧の変動を低減する必要がある。ランプ電圧の変動を低減するには、ランプ生成回路と比較器との間のインピーダンスを低減することが有効である。ランプ生成回路と比較器との間のインピーダンスは、ランプ生成回路と比較器とを接続するランプ信号線の配線インピーダンス成分と、ランプ生成回路の出力インピーダンス成分とに分けられる。
【００２３】
配線インピーダンス成分は、撮像領域の横方向サイズに比例して増加する。このため、特に、高画素または大型画素のＣＭＯＳイメージセンサでは、ストリーキングに対する配線インピーダンス成分の寄与度が高くなり、配線インピーダンス成分の低減が重要課題となる。配線インピーダンス成分を低減することによりストリーキングを改善する一つの方法として、ランプ電圧をバッファする回路を各比較器入力付近に配置する方法が知られている。この方法では、バッファ回路を比較器ごとに持たせることで、バッファと比較器との間のインピーダンスを低減し、比較器動作によるランプ電圧の変動を抑制しようとするものである。しかし、この方法では、バッファ回路の挿入により、ノイズ特性劣化や面積増大、及び消費電力増大という問題が発生する。
【００２４】
一方、ランプ生成回路の出力インピーダンス成分を低減する方法もある。電流源及び抵抗で構成されるランプ生成回路では、当該抵抗の抵抗値が出力インピーダンスと等しい。このため、出力インピーダンスを低減するには、この抵抗値を低減する必要がある。しかしランプ波形を維持するためには、抵抗値の低減分だけ抵抗に流す電流を増やす必要があり、結果的に消費電流が増大する。ランプ生成回路側にランプ出力用のバッファを設けて、比較器にランプ電圧を印加するという方法も考えられるが、当該バッファの出力インピーダンス低減のためには、バッファ出力段の電流を増やす必要がある。これにより、同様に消費電力が増大する。
【００２５】
このような問題を解決するために、本発明の一態様に係る固体撮像装置は、光電変換を行う複数の画素が行列状に配列された画素部と、前記画素部で生成された画素信号を複数の画素単位でアナログ信号からデジタル信号に変換するＡ／Ｄ変換部と、入力端子と出力端子とを備え、ランプ電圧が前記入力端子に入力され、前記ランプ電圧を有する参照信号を前記Ａ／Ｄ変換部に向けて前記出力端子から出力するバッファ回路とを備え、前記Ａ／Ｄ変換部は、画素列ごとに配置され、前記画素ごとの前記アナログ信号と前記参照信号とを比較する比較器と、前記比較器に対応して配置され、前記比較器が前記アナログ信号と前記参照信号とを比較した期間をカウントし、当該期間に対応した前記デジタル信号を保持するカウンタラッチとを有し、前記バッファ回路は、複数の前記比較器に対して前記参照信号を同時に出力し、前記出力端子から出力される前記参照信号が有する前記ランプ電圧に応じて前記出力端子に流れる電流量を制御する帰還回路を備えることを特徴とする。
【００２６】
本態様によれば、消費電力を増加させずにストリーキングを抑制することが可能となる。
【００２７】
以下、本開示の実施の形態に係る固体撮像装置及び撮像装置について、図面を参照しながら説明する。なお、以下の実施の形態は、いずれも本発明の一具体例を示すものであり、数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定するものではない。
【００２８】
（実施の形態１）
実施の形態１に係る固体撮像装置は、シングルスロープ列並列Ａ／Ｄ変換型のＣＭＯＳイメージセンサの構成を有している。
【００２９】
図１は、実施の形態１に係る撮像装置（カメラ）の構成の一例を示す図である。また、図２は、実施の形態１に係る固体撮像装置のブロック構成図である。
【００３０】
［撮像装置（カメラ）の構成］
まず、図１に示すように、本実施の形態に係る撮像装置（カメラ）は、レンズ１０１と、固体撮像装置１０２と、カメラ信号処理部１０３と、システムコントローラ１０４とを備える。レンズ１０１は、固体撮像装置１０２の画素領域に入射光を導く（被写体像を結像する）光学系であり、例えば、入射光（像光）を撮像面上に結像させるレンズである。
【００３１】
固体撮像装置１０２は、レンズ１０１によって撮像面に結像された像光を画素単位で電気信号に変換して得られる画像信号を出力する。
【００３２】
カメラ信号処理部１０３は、固体撮像装置１０２から出力される画像信号に対して種々の信号処理を行う。
【００３３】
システムコントローラ１０４は、固体撮像装置１０２及びカメラ信号処理部１０３に対する制御を行う。
【００３４】
カメラ信号処理部１０３で処理された画像信号は、例えばメモリなどの記録媒体に記録される。記録媒体に記録された画像情報は、プリンタなどによってハードコピーされる。また、カメラ信号処理部１０３で処理された画像信号は、液晶ディスプレイ等からなるモニタに動画として映し出される。
【００３５】
［固体撮像装置の構成］
また、図２に示すように、固体撮像装置１０２は、撮像領域２０１と、垂直信号線２２０と、比較器２０２と、負荷電流源２２５と、ランプバッファ２０３と、ランプ生成回路２０４と、行選択回路２０５と、カウンタ２０６と、ラッチ回路２０７と、水平走査回路２０８と、タイミング制御回路２０９とを備える。ここで、比較器２０２と、負荷電流源２２５と、カウンタ２０６と、ラッチ回路２０７とは、Ａ／Ｄ変換部を構成する。Ａ／Ｄ変換部は、撮像領域２０１で生成された画素信号を複数の画素単位でアナログ信号からデジタル信号に変換する。
【００３６】
撮像領域２０１は、複数の単位セル２００が行および列に配列された画素部である。
【００３７】
垂直信号線２２０は、複数の単位セル２００に対して列ごとに共通に接続されている。
【００３８】
比較器２０２は、列ごとに配置され、当該列に配置された垂直信号線２２０に接続され、単位セル２００からのアナログ信号とランプバッファ２０３から出力された参照信号とを比較する。
【００３９】
負荷電流源２２５は、列ごとに配置され、当該列に配置された垂直信号線２２０に接続されている。
【００４０】
ランプバッファ２０３は、各列に配置された比較器２０２に、ランプ信号線２３０を介して共通に接続されている。ランプバッファ２０３は、入力端子と出力端子とを備え、ランプ生成回路２０４からのランプ電圧が当該入力端子に入力され、当該ランプ電圧を有する参照信号をＡ／Ｄ変換部に向けて出力端子から出力するバッファ回路である。本実施の形態に係るランプバッファ２０３は、複数の比較器２０２に対して参照信号を同時に出力し、出力端子から出力される参照信号が有するランプ電圧に応じて出力端子に流れる電流量を制御する帰還回路を備える。
【００４１】
ランプ生成回路２０４は、ランプ電圧を生成し、ランプバッファ２０３に接続されている。
【００４２】
行選択回路２０５は、行アドレス及び行走査を制御する。
【００４３】
カウンタ２０６とラッチ回路２０７とは、比較器２０２に対応して配置され、比較器２０２がアナログ信号と参照信号とを比較した期間をカウントし、当該期間に対応したデジタル信号を保持するカウンタラッチを構成する。
【００４４】
［単位セルの回路構成］
図３は、実施の形態１に係る単位セルの回路構成の一例を示す図である。同図に示すように、単位セル２００は、フォトダイオード２４５と、転送トランジスタ２４２と、リセットトランジスタ２４１と、ソースフォロワトランジスタ２４３と、フローティングディフュージョン２４６と、選択トランジスタ２４４とで構成される。
【００４５】
フォトダイオード２４５は、被写体からの光を電荷量に変換する光電変換素子であり、画素の基本構成要素である。フォトダイオード２４５のアノードは接地電位に設定され、カソードは転送トランジスタ２４２のソースに接続される。転送トランジスタ２４２のドレインはリセットトランジスタ２４１のソース及びソースフォロワトランジスタ２４３のゲートに接続され、この接続点がフローティングディフュージョン２４６となる。ソースフォロワトランジスタ２４３のソースは選択トランジスタ２４４のドレインに接続され、選択トランジスタ２４４のソースは垂直信号線２２０に接続される。
【００４６】
また、行方向に各単位セル２００が接続されるように、電源信号線２５０と、リセット信号線２６０と、転送信号線２７０と、選択信号線２８０とが、水平方向に行ごとに配線されている。また、列方向に各単位セル２００が接続されるように、垂直信号線２２０が垂直方向に列ごとに配線されている。
【００４７】
電源信号線２５０は、ソースフォロワトランジスタ２４３のドレイン及びリセットトランジスタ２４１のドレインに接続される。転送信号線２７０は、転送トランジスタ２４２のゲートに接続される。リセット信号線２６０は、リセットトランジスタ２４１のゲートに接続される。選択信号線２８０は選択トランジスタ２４４のゲートに接続される。
【００４８】
なお、単位セル２００は、複数のフォトダイオードを含んでも良い。よって、撮像領域２０１は、光電変換を行う複数のフォトダイオードが行列状に配列された画素部と言うこともできる。
【００４９】
［単位セルの読み出し動作］
比較器２０２は、各列において垂直信号線２２０に読み出された単位セル２００からのアナログ信号と、階段状に変化するランプ電圧を有する参照信号とを比較する。より具体的には、比較器２０２は、ランプ生成回路２０４により生成されランプバッファ２０３を介してランプ信号線２３０に出力されたランプ電圧と、行ごとに単位セル２００から垂直信号線２２０を経由して出力されるアナログ信号とを比較する。カウンタ２０６は、比較器２０２での比較時間をカウントする。これにより、単位セル２００からのアナログ信号がデジタルデータにＡ／Ｄ変換されてラッチ回路２０７に出力される。
【００５０】
上記Ａ／Ｄ変換は、単位セル２００についての１度の読み出し動作につき、２回行われる。ある単位セル２００において、リセット信号線２６０にＨｉｇｈレベルの信号を印加する。これによりリセットトランジスタ２４１をオンして、フローティングディフュージョン２４６の電位をリセットする。次に、選択信号線２８０にＨｉｇｈレベルの電圧を印加する。これにより、選択トランジスタ２４４をオンしてフローティングディフュージョン２４６のリセット電位を垂直信号線２２０に出力する。その後、転送信号線２７０にＨｉｇｈレベルの信号を印加する。これにより、転送トランジスタ２４２をオンして、入射光によりフォトダイオード２４５に蓄積された電荷をフローティングディフュージョン２４６に転送する。次に、選択信号線２８０にＨｉｇｈレベルの電圧を印加する。これにより、選択トランジスタ２４４をオンしてフローティングディフュージョン２４６の信号電位を垂直信号線２２０に出力する。上述したリセット電位に対応したアナログ信号と信号電位に対応したアナログ信号とがＡ／Ｄ変換され、当該Ａ／Ｄ変換後の出力の差分が、Ａ／Ｄ変換部または外部で処理され、画素信号が読み出される。
【００５１】
Ａ／Ｄ変換後の画素信号は、ラッチ回路２０７などに格納され、水平走査回路２０８により選択され、順次チップ外部に出力される。なお、ランプ生成回路２０４、行選択回路２０５、カウンタ２０６、ラッチ回路２０７、及び水平走査回路２０８回路には、タイミング制御回路２０９で生成された制御信号が入力される。
【００５２】
［ランプバッファの回路構成］
ランプバッファ２０３は、ランプバッファ２０３の出力電圧に応じてランプバッファ出力段に流れる電流量を制御する帰還回路を有する電圧アンプを構成する。ランプバッファ出力段に負帰還回路を有することで、ランプバッファ出力段の電流が増加することなく、ランプバッファ２０３の出力インピーダンスを大幅に低減することが可能となる。
【００５３】
図４は、実施の形態１に係るランプバッファの回路構成の一例を示す図である。同図に示されたランプバッファ２０３は、上述の機能を実現する一例として、スーパーソースフォロワ回路を構成している。以下、ランプバッファ２０３が構成しているスーパーソースフォロワ回路について説明する。
【００５４】
利得１倍のアンプとして利用される通常のＮＭＯＳソースフォロワ回路では、入力トランジスタ２１０と電流源負荷トランジスタ２１１とが、電源−ＧＮＤ間に直列に配置される。また、入力トランジスタ２１０のゲートは、入力電圧Ｖｉｎが入力されるランプバッファ２０３の入力端子に接続され、電流源負荷トランジスタ２１１のゲートには、カレントミラー回路等で生成されたバイアス電圧が入力される。さらに、入力トランジスタ２１０のソースと電流源負荷トランジスタ２１１のドレインとの接続点が、ランプバッファ２０３の出力端子に接続され、当該接続点の電位が出力電圧Ｖｏｕｔとして出力される。
【００５５】
上述した、入力トランジスタ２１０、電流源負荷トランジスタ２１１、入力端子及び出力端子で構成される通常のソースフォロワ回路では、ランプバッファ２０３の出力インピーダンスを、ソースフォロワに流す電流を大きくすることにより低減可能である。しかしながら、消費電流の増大と電流密度に応じた素子サイズ拡大とが必要であり、ランプバッファの面積が大きくなるといった課題がある。
【００５６】
これに対して、本実施の形態に係るランプバッファ２０３が有するスーパーソースフォロワ回路は、上記ソースフォロワ回路に加え、さらに、ＰＭＯＳトランジスタで構成された電流源トランジスタ２１２と、ＰＭＯＳトランジスタで構成されたフィードバックトランジスタ２１３とが配置されている。具体的には、電流源トランジスタ２１２のソースは電源に接続され、ドレインは入力トランジスタ２１０のドレインに接続される。フィードバックトランジスタ２１３のソースは電源に接続され、ゲートは電流源トランジスタ２１２のドレイン及び入力トランジスタ２１０のドレインに接続され、ドレインはランプバッファ２０３の出力端子に接続される。上記接続構成により、電流源トランジスタ２１２とフィードバックトランジスタ２１３とは、帰還回路を構成している。
【００５７】
上記構成により、出力電圧Ｖｏｕｔが下がると、入力トランジスタ２１０のゲート−ソース間電圧が大きくなり、入力トランジスタ２１０に流れる電流が増加する。これにより、入力トランジスタ２１０のドレイン電圧が下がる。そうすると、フィードバックトランジスタ２１３のゲート−ソース間電圧が大きくなる。これにより、フィードバックトランジスタ２１３に流れる電流が増加するが、フィードバックトランジスタ２１３は電流源負荷トランジスタ２１１の電流減少量に応じて電流を注入することとなり、出力電圧Ｖｏｕｔの変動を抑えるように動作する。ここで、ランプバッファ２０３の出力インピーダンスＲｏｕｔは、入力トランジスタ２１０の出力インピーダンスｒｉｎ及びトランスコンダクタンスｇｍｉｎ、ならびにフィードバックトランジスタ２１３のトランスコンダクタンスｇｍｆｂにより、以下の式１のように近似できる。
【００５８】
【数１】
2015079597.tif 000003
【００５９】
ソースフォロワ回路のみで構成されたランプバッファは、ソースフォロワ回路に流す電流を大きくすることにより出力インピーダンスを低減する。これに対して、本実施の形態に係るランプバッファ２０３は、上記式１に示すように、フィードバックトランジスタ２１３のトランスコンダクタンスｇｍｆｂにより出力インピーダンスを低減できる。
【００６０】
なお、上記実施例ではＮＭＯＳソースフォロワ回路を基本に説明したが、ＰＭＯＳソースフォロワ構成についても同様である。
【００６１】
以上、本実施の形態に係る固体撮像装置１０２では、上記構成のランプバッファ２０３の配置により、消費電流を増加させずにランプ生成回路２０４と比較器２０２入力端との間のインピーダンスを大幅に低減できる。よって、消費電力を増加させずにストリーキングを抑制することが可能である。
【００６２】
さらに、本実施の形態に係る固体撮像装置において、１本のランプ信号線２３０の左右にランプバッファ２０３、または、ランプバッファ２０３及びランプ生成回路２０４の両方を設けてもよい。このような構成も本発明に含まれ、ランプ信号線２３０を両側駆動とすることで、さらなるインピーダンスの低減が可能となる。
【００６３】
（実施の形態２）
実施の形態２に係る固体撮像装置は、実施の形態１に係る固体撮像装置と同様に、シングルスロープ列並列Ａ／Ｄ変換型のＣＭＯＳイメージセンサの構成を有している。
【００６４】
［固体撮像装置の構成］
図５は、実施の形態２に係る固体撮像装置ブロック構成図である。同図に示すように、固体撮像装置１１２は、撮像領域２０１と、垂直信号線２２０と、比較器２０２と、負荷電流源２２５と、容量ＣＬ及びＣＲと、ランプバッファ２０３Ｌ及び２０３Ｒと、ランプ生成回路２０４Ｌ及び２０４Ｒと、行選択回路２０５と、カウンタ２０６と、ラッチ回路２０７と、水平走査回路２０８とタイミング制御回路２０９とを備える。図５に示された固体撮像装置１１２は、図２に示された実施の形態１に係る固体撮像装置１０２と比較して、ランプ生成回路及びランプバッファが複数個配置されている点が異なる。以下、本実施の形態に係る固体撮像装置１１２について、実施の形態１に係る固体撮像装置１０２と同じ点は説明を省略し、異なる点を中心に説明する。
【００６５】
比較器２０２の２つの入力端子の一方である第２入力端子には、単位セル２００からの信号を伝達する垂直信号線２２０が接続され、他方である第１入力端子には、容量ＣＬ及びＣＲを介して、それぞれ、ランプ信号線２３０Ｌ及び２３０Ｒが接続される。第１のランプ信号線であるランプ信号線２３０Ｌには、第１のバッファ回路であるランプバッファ２０３Ｌが接続されている。一方、第２のランプ信号線であるランプ信号線２３０Ｒには、第２のバッファ回路であるランプバッファ２０３Ｒが接続されている。ランプバッファ２０３Ｌ及び２０３Ｒには、それぞれ、ランプ生成回路２０４Ｌ及び２０４Ｒが接続される。
【００６６】
上記構成では１つのＡ／Ｄ変換部３０１に対し、その左右からランプ電圧を有する参照信号が印加される。具体的には、上記参照信号が、容量ＣＬまたはＣＲを介して比較器２０２の第１入力端子に入力される。つまり、比較器２０２の第１入力端子には、左右から印加されるランプ電圧の平均電圧が入力される。
【００６７】
上記構成により、比較器２０２の反転動作によるランプ信号線の電圧変動は、２つの容量ＣＬ及びＣＲにより半分に分散される。つまり、ランプ信号線への比較器２０２動作の影響が小さくなるので、ストリーキングを低減することが可能となる。
【００６８】
Ａ／Ｄ変換部の片側から参照信号を印加する場合を想定すると、ランプバッファから見える負荷は、配線抵抗、寄生容量、及び比較器の入力容量などにより、ランプ信号線の横方向の位置に依存する。これより、ランプバッファから見える負荷は、ランプ信号線の左端と右端とで最も差が大きく勾配を有する。上記片側駆動では、この負荷勾配により、ストリーキング量が横方向に勾配を持つシェーディング状の画像となる。このストリーキングのシェーディングは、ストリーキング同様に画像印象を劣化させる。このストリーキングのシェーディングは、両側駆動により軽減されるが、水平方向の撮像領域のサイズが大きくなると、ランプバッファ直近と中央部とで、負荷の差が大きくなり画像印象が劣化する。
【００６９】
これに対し、本実施の形態に係る固体撮像装置１１２では、Ａ／Ｄ変換部３０１の左右両側から参照信号が印加され、かつ、左右のランプ信号線２３０Ｌ及び２３０Ｒと比較器２０２とを、それぞれ、容量ＣＬ及びＣＲを介して容量結合している。これにより、ランプバッファ２０３Ｌ及び２０３Ｒから見える実効的な負荷が、ランプ信号線の各所で平均化される。よって、ストリーキングが抑制されるだけでなく、ストリーキングのシェーディングも改善される。
【００７０】
［ストリーキングの比較］
ここで、本実施の形態のように容量結合を用いた両側駆動方式と、容量結合を用いない単純な両側駆動方式とでストリーキング量を比較する。単純化のために、ランプバッファ２０３Ｌ及び２０３Ｒから直近の比較器２０２までの抵抗値は無視し、ストリーキングは、ランプバッファからみた各列における直列抵抗負荷及び対地容量負荷による抵抗成分及び容量成分のみに依存すると仮定する。また、水平方向の画素数をＮｘ、１つの比較器２０２に対応するランプ信号線の配線抵抗をＲ、比較器２０２の入力容量をＣとする。上記条件の下、ランプバッファ端で見える負荷抵抗Ｒｅｄｇｅ及び負荷容量Ｃｅｄｇｅと、列中央での負荷抵抗Ｒｍｉｄおよび負荷容量Ｃｍｉｄを、それぞれ求める。
【００７１】
まず、容量結合を用いない単純な両側駆動方式では、一つのランプ信号線に対してランプバッファが２個接続されることで実効負荷が半分となる。このため、負荷抵抗Ｒｅｄｇｅ、負荷容量Ｃｅｄｇｅ、負荷抵抗Ｒｍｉｄ及び負荷容量Ｃｍｉｄは、以下の式２及び式３のようになる。
【００７２】
【数２】
2015079597.tif 000004
【００７３】
【数３】
2015079597.tif 000005
【００７４】
一方、容量結合を用いた両側駆動方式では、容量結合を用いない単純な両側駆動方式と同じ面積にランプ信号線の２本化、及び、１つの比較器２０２に対応する領域内に容量を２個用意する必要がある。このため、配線抵抗Ｒ及び入力容量Ｃが２倍となり、かつ、実効負荷は容量結合で平均化される。よって、負荷抵抗Ｒｅｄｇｅ、負荷容量Ｃｅｄｇｅ、負荷抵抗Ｒｍｉｄ及び負荷容量Ｃｍｉｄは、以下の式４及び式５のようになる。
【００７５】
【数４】
2015079597.tif 000006
【００７６】
【数５】
2015079597.tif 000007
【００７７】
上記式４及び式５より、容量結合を用いた両側駆動方式により、ランプバッファから見た負荷は、列依存を持たず一定となるため、ストリーキングのシェーディングが抑制されることが解る。
【００７８】
ちなみに、本実施の形態では、両側駆動により比較器入力に対してランプバッファが発生するランダムノイズは２個分になるが、２つのランプバッファ２０３Ｌ及び２０３Ｒの出力を、それぞれ、容量ＣＬ及びＣＲを介して接続しているため、ランプバッファのもつランダムノイズは平均化効果により、１／√２に低減できる。
【００７９】
また、１つのＡ／Ｄ変換部３０１に対して、左右から参照信号を印加し、かつ、容量ＣＬ及びＣＲを介して参照信号を比較器に印加しているため、左右のランプ生成回路のランプ電圧のＤＣレベルと傾きを揃える必要が無く、プロセスばらつきの耐性も高い。なお、本実施の形態では、左右のランプ生成回路２０４Ｌ及び２０４Ｒで発生するランプ電圧の傾き（ゲイン）をそろえるために、容量ＣＬ及びＣＲの容量値は等しいものと考える。
【００８０】
［変形例］
図６は、実施の形態２の変形例に係る固体撮像装置のフロアプランを示す構成レイアウト図である。
【００８１】
図６に示すように、本変形例に係る固体撮像装置１２２では、ランプバッファ、または、ランプバッファ及びランプ生成回路で構成されたランプ回路４０１、４０２、４０３及び４０４が、撮像領域２０１の上下に配置された比較器２０２Ｕ及び２０２Ｄと隣り合うように左右に配置されている。つまり、ランプバッファが、複数個配置されている。そして、複数の比較器２０２のそれぞれは、複数個配置されたランプバッファ２０３Ｌ及び２０３Ｒから、ランプ電圧の供給を同時に受ける。これにより、ランプバッファから比較器の入力端までのランプ信号線２２１、２２２、２２３及び２２４の配線インピーダンスを低減でき、さらなるストリーキング低減が可能となる。この際、ランプ回路４０１〜４０４に対して基準電圧または基準電流を供給する基準電圧生成回路（ＢＧＲ）４０５及び４０６は、それぞれ、ランプ回路４０１と４０３との中間付近、及び、ランプ回路４０２と４０４との中間付近に配置されていることが好ましい。これによりＢＧＲ４０５及びランプ回路４０１を接続する配線Ｖｂｇｒ１と、ＢＧＲ４０５及びランプ回路４０３を接続する配線Ｖｂｇｒ３との配線長及び配線負荷が等しくなる。また、ＢＧＲ４０６及びランプ回路４０２を接続する配線Ｖｂｇｒ２と、ＢＧＲ４０６及びランプ回路４０４を接続する配線Ｖｂｇｒ４との配線長及び配線負荷が等しくなる。さらには、Ｖｂｇｒ１〜Ｖｂｇｒ４の配線長及び配線負荷を等しくすることで、各ランプ電圧のＤＣ電圧や傾きの均一性を高めることが可能となる。
【００８２】
以上より、本実施の形態に係る固体撮像装置１１２では、ランプ生成回路と比較器の入力端子との間のインピーダンスが低減されることにより、ストリーキングを抑制できるだけでなく、ストリーキングのシェーディングを低減できる。また、さらに、ノイズ低減による画質改善、左右から印加される参照信号の特性ばらつき（プロセスばらつき耐性）の抑制といった効果が得られる。
【００８３】
さらに、本実施の形態に係る固体撮像装置１１２の構成は、変形例に係る固体撮像装置１２２のように、１つのＡ／Ｄ変換部に対して左右から参照信号を印加する構成だけでなく、撮像領域２０１に対してＡ／Ｄ変換部を２つ有する構成への適用も可能である。つまり、固体撮像装置１２２は、撮像領域２０１の上下、左右、など複数領域にランプ生成回路及びランプバッファを有する構成となっており、当該構成も実施の形態２の変形例として本発明に含まれる。
【００８４】
なお、本実施の形態に係る固体撮像装置１１２及び１２２の有するランプバッファは、スーパーソースフォロワ回路のような帰還回路を有していなくてもよい。例えば、ランプバッファがソースフォロワ回路で構成された場合であっても、複数のランプバッファを用いて、１つのＡ／Ｄ変換部に属する全ての比較器の入力を同時駆動することにより、実効的な配線インピーダンス及びランプバッファの出力インピーダンスを低減し、配線負荷を軽減することが可能である。よって、ストリーキングが抑制される。
【００８５】
（実施の形態３）
実施の形態３に係る固体撮像装置は、実施の形態１に係る固体撮像装置と同様に、シングルスロープ列並列Ａ／Ｄ変換型のＣＭＯＳイメージセンサの構成を有している。
【００８６】
［固体撮像装置の構成］
図７は、実施の形態３に係る固体撮像装置のブロック構成図である。同図に示すように、固体撮像装置１３２は、撮像領域２０１と、Ａ／Ｄ変換部３０１Ｕ及び３０１Ｄと、ランプバッファ２０３Ｕ及び２０３Ｄと、ランプ生成回路２０４Ｕ及び２０４Ｄと、行選択回路２０５と、水平走査回路２０８Ｕ及び２０８Ｄと、タイミング制御回路２０９とを備える。Ａ／Ｄ変換部３０１Ｕ及び３０１Ｄは、それぞれ、実施の形態２に係るＡ／Ｄ変換部３０１と同様の構成である。Ａ／Ｄ変換部３０１Ｕは、撮像領域２０１の上方領域に配置され、比較器２０２Ｕと、垂直信号線２２０Ｕと、負荷電流源２２５Ｕと、容量ＣＬ及びＣＲと、カウンタ２０６Ｕと、ラッチ回路２０７Ｕとを備える。Ａ／Ｄ変換部３０１Ｄは、撮像領域２０１の下方領域に配置され、比較器２０２Ｄと、垂直信号線２２０Ｄと、負荷電流源２２５Ｄと、容量ＣＬ及びＣＲと、カウンタ２０６Ｄと、ラッチ回路２０７Ｄとを備える。
【００８７】
各列の比較器２０２Ｕには、容量ＣＬ及びＣＲを介して、それぞれ、ランプ信号線２３０Ｕ及び２３０Ｄが接続されている。また、ランプ信号線２３０Ｕ及び２３０Ｄには、それぞれ、ランプバッファ２０３Ｕ及び２０３Ｄが接続されている。また、各列の比較器２０２Ｄには、容量ＣＬ及びＣＲを介して、それぞれ、ランプ信号線２３０Ｕ及び２３０Ｄが接続されている。また、ランプ信号線２３０Ｕ及び２３０Ｄには、それぞれ、ランプバッファ２０３Ｕ及び２０３Ｄが接続されている。
【００８８】
さらに、ランプバッファ２０３Ｕの入力端子は、容量Ｃ１を介してランプ生成回路２０４Ｕの出力端子と接続され、容量Ｃ２を介してランプ生成回路２０４Ｄの出力端子と接続されている。また、ランプバッファ２０３Ｄの入力端子は、容量Ｃ４を介してランプ生成回路２０４Ｕの出力端子と接続され、容量Ｃ３を介してランプ生成回路２０４Ｄの出力端子と接続されている。つまり、ランプ生成回路２０４Ｕ及び２０４Ｄとバッファ回路２０３Ｕ及び２０３Ｄとは、容量素子Ｃ１〜Ｃ４を介して接続されている。
【００８９】
上記構成では、１つランプバッファから上方配置及び下方配置されたＡ／Ｄ変換部にランプ配線が接続されている。また、Ａ／Ｄ変換部において、ランプバッファ２０３Ｕ及び２０３Ｄの出力端子が、容量ＣＬ及びＣＲを介して、比較器２０２Ｕ及び２０２Ｄの第１入力端子に接続される。
【００９０】
上記構成により、ランプ生成回路２０４Ｕの出力信号ＲＧＯ＿Ｕは、容量Ｃ１を介しランプバッファ２０３Ｕの入力信号ＲＢＩＮ＿Ｕとして供給され、容量Ｃ４を介しランプバッファ２０３Ｄの入力信号ＲＢＩＮ＿Ｄとして供給される。同様に、ランプ生成回路２０４Ｄの出力信号ＲＧＯ＿Ｄは、容量Ｃ２を介しランプバッファ２０３Ｕの入力信号ＲＢＩＮ＿Ｕとして供給され、容量Ｃ３を介しランプバッファ２０３Ｄの入力信号ＲＢＩＮ＿Ｄとして供給される。
【００９１】
つまり、図７に示された固体撮像装置１３２の構成によれば、ランプバッファ及びランプ生成回路の少なくとも一方は複数個配置されている。また、Ａ／Ｄ変換部３０１Ｕ及び３０１Ｄに属する全ての比較器２０２Ｕ及び２０２Ｄの第１入力端子とランプバッファ２０３Ｕの出力端子とは、共通のランプ信号線２３０Ｕにより接続されている。また、Ａ／Ｄ変換部３０１Ｕ及び３０１Ｄに属する全ての比較器２０２Ｕ及び２０２Ｄの第１入力端子とランプバッファ２０３Ｄの出力端子とは、共通のランプ信号線２３０Ｄにより接続されている。
【００９２】
高画素化や大型画素のイメージセンサなどで撮像領域２０１の規模が大きくなると、ランプ生成回路２０４Ｕ及び２０４Ｄの配置距離が離れる。このため、一般には、製造プロセス起因の回路特性ばらつきが大きくなる。これに対して、上述した本実施の形態に係る固体撮像装置１３２の構成では、容量Ｃ１〜Ｃ４を介し、上下配置された２つのランプ生成回路及びランプバッファをクロスカップル接続する。これにより、上下配置された２つのランプ生成回路２０４Ｕ及び２０４ＤのＤＣ電圧や傾きといった特性差が平均化される。
【００９３】
上記構成では、ランプバッファ２０３Ｕと上カラム（上方領域）の比較器２０２Ｕとを接続するランプ信号線２３０Ｕの配線長と、ランプバッファ２０３Ｕと下カラム（下方領域）の比較器２０２Ｄとを接続するランプ信号線２３０Ｕの配線長とは異なる。このため、ランプ信号のＤＣ電圧や傾きといったランプ特性に差が生じるが、容量ＣＲ及びＣＬを介して接続されることで、上下のランプ信号線２３０Ｕに印加されるランプ特性差が打ち消される。また、ランプバッファ２０３Ｄに接続されたランプ信号線２３０Ｄについても同様である。このため、列並列ＡＤＣの参照電圧として複数のランプ信号が用いられるような構成において、ランプ特性差による画質劣化を防止できる。
【００９４】
なお、前述した図１の撮像装置において、固体撮像装置１０２の代わりに、実施の形態２に係る固体撮像装置１１２及び１２２、ならびに、実施の形態３に係る固体撮像装置１３２を適用してもよい。
【００９５】
（まとめ）
以上、図面を用いて説明したように、本開示技術は、ランプ生成回路と比較器との間のインピーダンスを低減することにより、ストリーキングを低減し画質の向上を図ることが可能な固体撮像装置及び撮像装置を提供する。
【００９６】
本開示の固体撮像装置は、２次元マトリクス状に配列された複数の画素から出力されるアナログ信号のＡ／Ｄ変換処理を列並列に行うものである。具体的には、ランプ生成回路と複数の比較器との間に、ランプ電圧を有する参照信号を出力するランプバッファが接続されている。ランプバッファは、その出力電圧に応じて出力端子に流れる電流量を制御する帰還回路を有している。これにより、ランプバッファの出力インピーダンスを低減することが可能となる。また、上記帰還回路を持たないランプバッファと比較して、ランプバッファの出力インピーダンスの低減効果は高い。よって、電流増加及び面積拡大を抑制しつつストリーキングを低減できる。
【００９７】
また、複数のランプ生成回路及び複数のランプバッファの少なくとも一方を用いて、１つのＡ／Ｄ変換部に属する全ての比較器の入力が同時駆動される。つまり、複数の比較器の入力端子とバッファ回路の出力端子とは、共通のランプ信号線により接続されている。これにより、実効的な配線インピーダンス及びランプバッファの出力インピーダンスを低減することが可能となる。よって、配線負荷が軽減され、ストリーキングを抑制できる。
【００９８】
ここで、さらに、複数のランプバッファ出力端子と比較器の入力端子とが容量を介して接続される。これにより、ストリーキングのシェーディング現象を改善できる。さらに、ノイズ低減及びランプ生成回路間の特性差の平均化が可能となる。
【００９９】
また、撮像領域２０１周辺のレイアウトの観点から、ランプ生成回路及びランプバッファ、またはその一方が、比較器に隣り合うように配置される。これにより、比較器と接続されたランプ信号線を短くできる。よって、ランプ生成回路と比較器との間の配線インピーダンスを低減できる。
【０１００】
さらに、複数のランプ生成回路の出力端子の各々と、複数のランプバッファの入力端子の各々とが容量素子を介して接続されている。これにより、ランプ生成回路間の特性ばらつきの影響を低減することが可能となる。
【０１０１】
なお、本発明に係る固体撮像装置及び撮像装置は、上記実施の形態に限定されるものではない。各実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、各実施の形態に対して本発明の趣旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る固体撮像装置を内蔵した各種機器も本発明に含まれる。
【０１０２】
例えば、上記実施の形態１〜３では、各列にカウンタを設けてカウンタ用クロックを供給し、各列のカウント動作を、比較器出力の反転タイミングで止めることによりデジタル化を行う構成としたが、これに限られない。列アレイの外に共通カウンタを設け、各列はＡ／Ｄ変換用のメモリまたはラッチを備え、共通カウンタからカウント値を全列共通に分配する構成とし、各列のカウント値を比較器出力の反転タイミングでラッチすることによりデジタル化を行う構成であってもよい。
【０１０３】
また、単位セル２００の構成においては、選択トランジスタを用いずにフローティングディフュージョン電位で画素選択する構成でもよい。また、リセットトランジスタ及びソースフォロワトランジスタを複数画素で共有化してもよい。
【０１０４】
また、実施の形態１〜３では、シングルスロープ型列並列Ａ／Ｄ変換のランプ信号を参照するタイプについて述べたが、参照電圧を全列に供給して使用するタイプの列Ａ／Ｄ変換（例えば逐次比較型Ａ／Ｄ変換）であってもよく、同様の効果を奏する。
【産業上の利用可能性】
【０１０５】
本発明は、消費電力を抑えつつ撮像時のストリーキング特性を改善でき、特に、ＣＭＯＳ固体撮像装置、デジタルスチルカメラ、ムービーカメラ、カメラ付き携帯電話機及び監視カメラ等に有用である。
【符号の説明】
【０１０６】
１０１    レンズ
１０２，１１２，１２２，１３２，５００    固体撮像装置
１０３    カメラ信号処理部
１０４    システムコントローラ
２００    単位セル
２０１，５１０    撮像領域
２０２，２０２Ｄ，２０２Ｕ，５５１    比較器
２０３，２０３Ｄ，２０３Ｌ，２０３Ｒ，２０３Ｕ    ランプバッファ
２０４，２０４Ｄ，２０４Ｌ，２０４Ｒ，２０４Ｕ    ランプ生成回路
２０５，５２０    行選択回路
２０６，２０６Ｄ，２０６Ｕ，５５２    カウンタ
２０７，２０７Ｄ，２０７Ｕ，５５３    ラッチ回路
２０８，２０８Ｄ，２０８Ｕ，５３０  水平走査回路
２０９，５４０    タイミング制御回路
２１０    入力トランジスタ
２１１    電流源負荷トランジスタ
２１２    電流源トランジスタ
２１３    フィードバックトランジスタ
２２０，５５４    垂直信号線
２２１，２２２，２２３，２２４，２３０，２３０Ｄ，２３０Ｌ，２３０Ｒ，２３０Ｕ，５５５    ランプ信号線
２２５，２２５Ｄ，２２５Ｕ    負荷電流源
２４１    リセットトランジスタ
２４２    転送トランジスタ
２４３    ソースフォロワトランジスタ
２４４    選択トランジスタ
２４５    フォトダイオード
２４６    フローティングディフュージョン
２５０    電源信号線
２６０    リセット信号線
２７０    転送信号線
２８０    選択信号線
３０１，３０１Ｄ，３０１Ｕ    Ａ／Ｄ変換部
４０１，４０２，４０３，４０４    ランプ回路
４０５，４０６    基準電圧生成回路（ＢＧＲ）
５５０    ＡＤＣ群
５６０    デジタル−アナログ変換装置（ＤＡＣ）
５７０    アンプ回路
５８０    信号処理回路
５９０    水平転送線
【図１】
2015079597.tif 000008
【図２】
2015079597.tif 000009
【図３】
2015079597.tif 000010
【図４】
2015079597.tif 000011
【図５】
2015079597.tif 000012
【図６】
2015079597.tif 000013
【図７】
2015079597.tif 000014
【図８】
2015079597.tif 000015
【手続補正書】
【提出日】平成28年3月15日(2016.3.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
光電変換を行う複数の画素が行列状に配列された画素部と、
前記画素部で生成された画素信号を複数の画素単位でアナログ信号からデジタル信号に変換するＡ／Ｄ変換部と、
ランプ電圧を生成するランプ生成回路と、
入力端子と出力端子とを備え、前記ランプ生成回路で生成された前記ランプ電圧が前記入力端子に入力され、前記ランプ電圧を有する参照信号を前記Ａ／Ｄ変換部に向けて前記出力端子から出力するバッファ回路とを備え、
前記Ａ／Ｄ変換部は、
画素列ごとに配置され、前記参照信号が入力される第１入力端子と、前記アナログ信号が入力される第２入力端子とを有し、前記複数の画素の画素ごとの前記アナログ信号と前記参照信号とを比較する比較器と、
前記比較器に対応して配置され、前記比較器が前記アナログ信号と前記参照信号とを比較した期間をカウントし、当該期間に対応した前記デジタル信号を保持するカウンタラッチとを有し、
前記バッファ回路及び前記ランプ生成回路の少なくとも一方は、複数個を有し、
前記第１入力端子は複数のランプ信号線と接続し、
前記バッファ回路及び前記ランプ生成回路により生じた前記参照信号は、前記複数のランプ信号線から前記第１入力端子に入力する
固体撮像装置。
【請求項２】
前記複数のランプ信号線は、第１のバッファ回路の出力端子と前記第１入力端子とを接続する第１のランプ信号線と、第２のバッファ回路の出力端子と前記第１入力端子とを接続する第２のランプ信号線とを含み、
さらに前記Ａ／Ｄ変換部は、
前記第１のランプ信号線と前記第１入力端子との間に直列挿入された第１の容量素子と、前記第２のランプ信号線と前記第１入力端子との間に直列挿入された第２の容量素子とを備える
請求項１に記載の固体撮像装置。
【請求項３】
前記バッファ回路は、複数の前記比較器に対して前記参照信号を同時に出力し、前記出力端子から出力される前記参照信号が有する前記ランプ電圧に応じて前記出力端子に流れる電流量を制御する帰還回路を備える
請求項１に記載の固体撮像装置。
【請求項４】
前記第１入力端子と前記バッファ回路の出力端子とは、共通の前記複数のランプ信号線により接続されている
請求項１に記載の固体撮像装置。
【請求項５】
前記バッファ回路は、前記出力端子から出力される前記参照信号が有する前記ランプ電圧に応じて前記出力端子に流れる電流量を制御する帰還回路を備える
請求項４に記載の固体撮像装置。
【請求項６】
前記比較器は、前記参照信号が入力される第１入力端子と、前記アナログ信号が入力される第２入力端子とを有し、
前記固体撮像装置は、さらに、
第１のバッファ回路の出力端子と前記比較器の第１入力端子とを接続する第１のランプ信号線と、
第２のバッファ回路の出力端子と前記比較器の第１入力端子とを接続する第２のランプ信号線と、
前記第１のランプ信号線と前記比較器の第１入力端子との間に直列挿入された第１の容量素子と、
前記第２のランプ信号線と前記比較器の第１入力端子との間に直列挿入された第２の容量素子とを備える
請求項４または５に記載の固体撮像装置。
【請求項７】
前記ランプ生成回路と前記バッファ回路とは、容量素子を介して接続されている
請求項４〜６のいずれか１項に記載の固体撮像装置。
【請求項８】
前記バッファ回路は、
ゲートが前記バッファ回路の前記入力端子に接続され、ソースが前記バッファ回路の前記出力端子に接続されたｎ型の入力トランジスタと、
ドレインが前記入力トランジスタのソースに接続され、ソースが接地されたｎ型の電流源負荷トランジスタと、
ソースが電源に接続され、ドレインが前記入力トランジスタのドレインに接続されたｐ型の電流源トランジスタと、
ゲートが前記入力トランジスタのドレインに接続され、ソースが電源に接続され、ドレインが前記バッファ回路の前記出力端子に接続されたｐ型のフィードバックトランジスタとを備え、
前記入力トランジスタと前記電流源負荷トランジスタとはソースフォロワ回路を構成し、
前記電流源トランジスタと前記フィードバックトランジスタとは前記帰還回路を構成する
請求項３または５に記載の固体撮像装置。
【請求項９】
前記バッファ回路は、前記比較器に隣り合うように配置されている
請求項３〜８のいずれか１項に記載の固体撮像装置。
【請求項１０】
請求項１〜９のいずれか１項に記載の固体撮像装置と、
前記画素部に被写体像を結像する光学系とを備える
撮像装置。
【国際調査報告】
2015079597.tif 000016
2015079597.tif 000017