(57)【要約】  基板の表面に素子構造を形成するとともに、該基板の裏面に裏面構造を形成する素子形成工程と、該裏面構造に波長λiの赤外線を入射させて該基板の赤外線放射率を得る放射温度計を用いて該基板の温度を測定しつつ、該素子構造の表面に成膜する成膜工程と、を備える。該裏面構造は、外部に露出する第１層と、該第１層に接し該第１層よりも屈折率が小さい第２層を有し、該成膜工程での該第１層の層厚を、ｎを正の偶数としたとき、（２ｎ−１）λｉ／８から（２ｎ＋１）λｉ／８の範囲とした。
2015177891.tif 000002
【特許請求の範囲】
【請求項１】
基板の表面に素子構造を形成するとともに、前記基板の裏面に裏面構造を形成する素子形成工程と、
前記裏面構造に波長λiの赤外線を入射させて前記基板の赤外線放射率を得る放射温度計を用いて前記基板の温度を測定しつつ、前記素子構造の表面に成膜する成膜工程と、を備え、
前記裏面構造は、外部に露出する第１層と、前記第１層に接し前記第１層よりも屈折率が小さい第２層を有し、
前記成膜工程での前記第１層の層厚を、ｎを正の偶数としたとき、（２ｎ−１）λｉ／８から（２ｎ＋１）λｉ／８の範囲としたことを特徴とする半導体装置の製造方法。
【請求項２】
前記素子構造は、トランジスタと抵抗素子を含み、
前記裏面構造は、前記第２層と前記基板の間に第３層を備え、
前記第３層は、前記トランジスタのゲート電極の成膜時に形成されるポリシリコンであり、
前記第２層は、前記ゲート電極のパターニング用の酸化膜の成膜時に形成されるシリコン酸化膜であり、
前記第１層は、前記抵抗素子の材料の成膜時に形成されるポリシリコンであることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記成膜工程の前に、前記第１層の層厚を薄くして、前記第１層の層厚を、ｎを正の偶数としたとき、（２ｎ−１）λｉ／８から（２ｎ＋１）λｉ／８の範囲とする薄膜化工程を備えたことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
基板の表面に素子構造を形成するとともに、前記基板の裏面に裏面構造を形成する素子形成工程と、
前記裏面構造に波長λiの赤外線を入射させて前記基板の赤外線放射率を得る放射温度計を用いて前記基板の温度を測定しつつ、前記素子構造の表面に成膜する成膜工程と、を備え、
前記裏面構造は、外部に露出する第１層と、前記第１層に接し前記第１層よりも屈折率が大きい第２層を有し、
前記成膜工程での前記第１層の層厚を、ｎを正の奇数としたとき、（２ｎ−１）λｉ／８から（２ｎ＋１）λｉ／８の範囲としたことを特徴とする半導体装置の製造方法。
【請求項５】
前記成膜工程の前に、前記第１層の層厚を薄くして、前記第１層の層厚を、ｎを正の奇数としたとき、（２ｎ−１）λｉ／８から（２ｎ＋１）λｉ／８の範囲とする薄膜化工程を備えたことを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記素子構造は配線層を有し、
前記成膜工程では、高密度プラズマＣＶＤ法により、前記配線層の層間絶縁膜を形成することを特徴とする請求項１〜５のいずれか１項に記載の半導体装置の製造方法。
【請求項７】
基板の表面に素子構造を形成するとともに、前記基板の裏面に裏面構造を形成する素子形成工程と、
前記裏面構造に赤外線を入射させて前記基板の赤外線放射率を得る放射温度計を用いて前記基板の温度を測定しつつ、前記素子構造の表面に成膜する成膜工程と、を備え、
前記素子形成工程では、前記素子形成工程終了時に前記裏面構造の屈折率が均一となるように、前記基板の裏面側に形成された層の一部を除去することを特徴とする半導体装置の製造方法。
【請求項８】
前記成膜工程での前記裏面構造は、ポリシリコン、シリコン酸化膜又はシリコン窒化膜で形成されたことを特徴とする請求項７に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、放射温度計により基板温度をモニタしつつ基板に成膜を施す半導体装置の製造方法に関する。
【背景技術】
【０００２】
特許文献１には、放射温度計で基板温度を測定することが開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】日本特開平０７−１５９２４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
例えば高密度プラズマＣＶＤ（高密度プラズマ化学気層成長）、スパッタ、熱ＣＶＤ等による成膜時には、所望の膜質（抵抗率、反射率等）を得るために、放射温度計で被処理物（基板）の温度をモニタしながら処理を進める。【０００５】
基板温度を測定するために、放射温度計で、被処理物の赤外線放射率と赤外線放射エネルギ量を測定する。赤外線放射率は、被処理物の裏面側から入射させた赤外線の強度をＸ、反射光の強度をＹとしたときに、Ｘ−Ｙで定義される。複数の反射光がある場合、反射光の強度Ｙは複数の反射光の重ね合わせとなる。【０００６】
そして、複数の反射光が干渉して強めあうとＹの値が大きくなるので、赤外線放射率の値が小さくなる。こうして赤外線放射率の値が小さくなると精度の高い温度測定ができなくなる問題があった。また、赤外線放射率の値が小さくなると、基板温度のモニタができていないと判断してインターロックをかけて処理を中断する装置もある。【０００７】
本発明は上述の問題を解決するためになされたものであり、放射温度計を用いて被処理物の赤外線放射率を測定する際に、複数の反射光が干渉して強め合うことを抑制できる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本願の発明にかかる半導体装置の製造方法は、基板の表面に素子構造を形成するとともに、該基板の裏面に裏面構造を形成する素子形成工程と、該裏面構造に波長λiの赤外線を入射させて該基板の赤外線放射率を得る放射温度計を用いて該基板の温度を測定しつつ、該素子構造の表面に成膜する成膜工程と、を備える。そして、該裏面構造は、外部に露出する第１層と、該第１層に接し該第１層よりも屈折率が小さい第２層を有し、該成膜工程での該第１層の層厚を、ｎを正の偶数としたとき、（２ｎ−１）λｉ／８から（２ｎ＋１）λｉ／８の範囲としたことを特徴とする。【０００９】
本願の発明に係る他の半導体装置の製造方法は、基板の表面に素子構造を形成するとともに、該基板の裏面に裏面構造を形成する素子形成工程と、該裏面構造に波長λiの赤外線を入射させて該基板の赤外線放射率を得る放射温度計を用いて該基板の温度を測定しつつ、該素子構造の表面に成膜する成膜工程と、を備える。そして、該裏面構造は、外部に露出する第１層と、該第１層に接し該第１層よりも屈折率が大きい第２層を有し、該成膜工程での該第１層の層厚を、ｎを正の奇数としたとき、（２ｎ−１）λｉ／８から（２ｎ＋１）λｉ／８の範囲としたことを特徴とする。【００１０】
本願の発明に係る他の半導体装置の製造方法は、基板の表面に素子構造を形成するとともに、該基板の裏面に裏面構造を形成する素子形成工程と、該裏面構造に赤外線を入射させて該基板の赤外線放射率を得る放射温度計を用いて該基板の温度を測定しつつ、該素子構造の表面に成膜する成膜工程と、を備える。そして、該素子形成工程では、該素子形成工程終了時に該裏面構造の屈折率が均一となるように、該基板の裏面側に形成された層の一部を除去することを特徴とする。
本発明のその他の特徴は以下に明らかにする。
【発明の効果】
【００１１】
この発明によれば、被処理物の裏面構造を調整することで、放射温度計を用いて被処理物の赤外線放射率を測定する際に、複数の反射光が干渉して強め合うことを抑制できる。
【図面の簡単な説明】
【００１２】
【図１】実施の形態１の素子形成工程後の被処理物の斜視図である。
【図２】成膜工程で用いる装置を示すブロック図である。
【図３】成膜時の成膜装置の内部を示す図である。
【図４】第１層の層厚と赤外線放射率の関係を示す図である。
【図５】実施の形態２の素子形成工程後の被処理物の斜視図である。
【図６】成膜時の成膜装置の内部を示す図である。
【図７】実施の形態３の素子形成工程後の被処理物の斜視図である。
【図８】変形例に係る被処理物の斜視図である。
【発明を実施するための形態】
【００１３】
本発明の実施の形態に係る半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１４】
実施の形態１．
本発明の実施の形態１に係る半導体装置の製造方法では、まず、素子形成工程を実施する。図１は、素子形成工程後の被処理物１０（ウエハ）の斜視図である。被処理物１０は、シリコンで形成された基板１２を備えている。素子形成工程では、基板１２に対して、ＣＶＤ、イオン注入、熱処理、スパッタ、フォトリソグラフィ、及びエッチングなどの処理を施し、基板１２の表面に素子構造１４を形成する。素子構造１４は、トランジスタ、抵抗素子及びキャパシタを含み、全体として集積回路（ＩＣ）を形成している。素子構造１４の最上層には配線層が形成されている。
【００１５】
素子構造１４の形成に伴い、基板１２の裏面には裏面構造１６が形成される。裏面構造１６は、第１層１８、第２層２０及び第３層２２を備えている。第１層１８は、外部に露出したポリシリコンである。第１層１８は、抵抗素子の材料の成膜時に形成される。つまり、第１層１８は、基板１２の表面側に抵抗素子を形成する際に不可避的に基板１２の裏面側に形成される。第１層１８の層厚はｄｘである。抵抗素子の材料の膜厚を調整することで、第１層１８の層厚ｄｘを、ｎを正の偶数としたとき、（２ｎ−１）λｉ／８から（２ｎ＋１）λｉ／８の範囲とした。なお、λｉは放射温度計から放射される赤外線の波長である。
【００１６】
第２層２０は、第１層１８に接するシリコン酸化膜である。第２層２０は、トランジスタのゲート電極をパターニングするための酸化膜の成膜時に形成される。つまり、第２層２０は、基板１２の表面側にトランジスタを形成する際に不可避的に基板１２の裏面側に形成される。このシリコン酸化膜は例えばＴＥＯＳ（Tetra Ethyl Ortho Silicate）である。従って第２層２０は第１層１８よりも屈折率が小さい。
【００１７】
第３層２２は、第２層２０と基板１２の間のポリシリコンである。第３層２２は、素子構造１４のトランジスタのゲート電極の成膜時に形成される。つまり、第３層２２は、基板１２の表面側にトランジスタを形成する際に不可避的に基板１２の裏面側に形成される。このように、素子構造１４の形成に伴い不可避的に裏面構造１６が形成される。従って、素子形成工程は、基板１２の表面に素子構造１４を形成するとともに、基板１２の裏面に裏面構造１６を形成する工程である。
【００１８】
次いで、素子構造１４の表面に成膜を施す成膜工程に処理を進める。図２は、成膜工程で用いる装置を示すブロック図である。成膜装置３０には、基板１２の温度を測定する放射温度計３２が設けられている。コントローラ３４は放射温度計３２で測定した基板温度をモニタしながら成膜装置３０を制御する。
【００１９】
図３は、成膜工程における成膜装置の内部を示す図である。ステージ４０に被処理物１０がのせられている。ステージ４０の上方には電極６０がある。電極６０のスリット６０ａから被処理物１０の上方に材料ガスを供給しつつ、電極６０に交流電力を印加することで高密度プラズマＣＶＤ法により配線層の層間絶縁膜を形成する。
【００２０】
成膜工程では、ステージ４０の下方に設けられた冷却装置４２により、ステージ４０を介して被処理物１０を冷却する。冷却装置４２は、成膜中に被処理物１０の温度が上がり過ぎることを防止し、当該温度を一定温度以下に保つように、コントローラ３４によって制御される。なお、ステージ４０の中に冷却装置４２を設けてもよい。
【００２１】
成膜工程で所望の特性を有する層間絶縁膜を形成するためには、成膜工程中において、被処理物１０の温度を所望の値に保つことが重要である。そこで、成膜工程では、放射温度計３２により基板１２（被処理物１０）の温度を測定しつつ、層間絶縁膜を形成する。放射温度計３２は、被処理物１０の赤外線放射率と赤外線放射エネルギ量を測定し、被処理物１０の温度を算出するものである。
【００２２】
放射温度計３２による赤外線放射率の測定について説明する。放射温度計３２から裏面構造１６に波長λiの赤外線５０を入射させる。そして、放射温度計３２は、赤外線５０の反射光５２、５４の強度を検知する。赤外線５０の強度から、反射光５２、５４の強度を差し引くことで基板１２の赤外線放射率を得る。なお、ここでは、反射光５２、５４の強度を測定することで、被処理物表面の赤外線の遮蔽度を疑似的に測定している。
【００２３】
真空又は大気よりも第１層１８の方が屈折率が大きいので、反射光５２は、真空又は大気と第１層１８の界面から固定端反射された反射光である。従って、反射光５２は入射光である赤外線５０に対して１／２波長分だけ位相シフトしている。
【００２４】
ポリシリコンで形成された第１層１８よりもシリコン酸化膜で形成された第２層２０の方が屈折率が小さいので、反射光５４は、第１層１８と第２層２０の界面から自由端反射された反射光である。従って、反射光５４は入射光である赤外線５０に対して位相シフトしない。
【００２５】
そのため、反射光５２と反射光５４の位相差は、１／２波長（λｉ／２）と、２ｄｘ（第１層１８の層厚の２倍）との和となる。例えば、第１層１８の層厚ｄｘが（１／４）λｉの奇数倍であると、反射光５２と反射光５４の位相差がλｉの整数倍となり、反射光５２と反射光５４が強めあう干渉が生じてしまう。この場合、反射光の強度Ｙが増大して赤外線放射率（Ｘ−Ｙ）の値が極端に低下してしまう。
【００２６】
他方、第１層１８の層厚ｄｘを（１／２）λｉの整数倍とすれば、反射光５２と反射光５４の位相差が（１／２）λｉの整数倍となり、反射光５２と反射光５４が弱めあう干渉が生じる。この場合、反射光の強度Ｙが低下して赤外線放射率（Ｘ−Ｙ）を十分大きい値とすることができる。そこで、本発明の実施の形態１では、第１層１８の層厚ｄｘを、ｎを正の偶数としたとき、（２ｎ−１）λｉ／８から（２ｎ＋１）λｉ／８の範囲とした。この層厚ｄｘの範囲は、（１／２）λｉの整数倍を中心とし、そこから大小方向に（１／８）λｉだけ広がる範囲である。この範囲は、（１／４）λｉの奇数倍を避ける範囲である。従って、被処理物１０の赤外線放射率を測定する際に、複数の反射光が干渉して強め合うことを抑制できる。
【００２７】
このようにして、反射光が強めあう干渉を抑制しつつ求めた赤外線放射率と、被処理物の赤外線放射エネルギ量とから、被処理物１０の温度を求める。そして、コントローラ３４は被処理物１０の温度が所望の温度に維持されていることを確認しつつ成膜工程を遂行する。
【００２８】
本発明の実施の形態１に係る半導体装置の製造方法は、成膜工程での第１層の層厚を、ｎを正の偶数としたとき、（２ｎ−１）λｉ／８から（２ｎ＋１）λｉ／８の範囲としたことを特徴とする。第１層１８をこの層厚の範囲内にすると、複数の反射光が干渉して強め合うことを回避し赤外線放射率を高く保つことができる。よって、この層厚ｄｘの範囲を高放射率範囲と称する。
【００２９】
図４は、第１層１８の層厚ｄｘと赤外線放射率の関係を示す図である。黒い点でプロットされたデータが実測データである。破線は近似曲線である。第１層の層厚がλｉ（あるいは（１／２）λｉの整数倍）となる点で赤外線放射率が極大値をとる。第１層の層厚が（６／８）λｉ（あるいは（１／４）λｉの奇数倍）となる点で赤外線放射率が極小値をとる。図４における高放射率範囲は（７／８）λｉから（９／８）λｉの範囲である。この範囲では、反射光が干渉して強め合うことを抑制し赤外線放射率を高く維持できることが分かる。
【００３０】
素子構造１４の形成プロセスは、裏面構造１６が形成されるものであれば特に限定されない。また、裏面構造１６は、第１〜第３層１８、２０、２２を備える構造に限定されない。裏面構造は、外部に露出する第１層と第１層より屈折率の小さい第２層を備える限り様々な変形が可能である。例えば、第１層をポリシリコン以外の材料で形成し、第２層をシリコン酸化膜以外の材料（例えばシリコン窒化膜）で形成してもよい。
【００３１】
ところで、裏面構造１６には第２層２０と第３層２２の界面があるので、この界面からの反射光もあると思われる。もしこの反射光が反射光の強度Ｙに有意に寄与するのであれば、複数の反射光が強めあう干渉が起こらないように、第２層の層厚を調整してもよい。しかしながら、発明者が行った実験では、第２層２０と第３層２２の界面からの反射光は反射光の強度Ｙに有意な寄与をしなかった。しかも第２層の層厚を調整する場合、素子形成工程が複雑になる。そのため、本発明の実施の形態１では第１層１８の層厚だけを調整した。
【００３２】
本発明の実施の形態１では、抵抗素子の材料の膜厚を調整することで、第１層１８の層厚を上記の高放射率範囲に設定した。しかし、素子形成工程の終了時に第１層の層厚が高放射率範囲にない場合でも、成膜工程の前に、第１層の層厚が高放射率範囲に入るように第１層を薄くすればよい。つまり、成膜工程の前に、第１層の層厚を薄くして、第１層の層厚を、ｎを正の偶数としたとき、（２ｎ−１）λｉ／８から（２ｎ＋１）λｉ／８の範囲とする薄膜化工程を備えてもよい。
【００３３】
コントローラ３４は、単に被処理物１０の温度をモニタするのではなく、例えば被処理物１０の温度に基づいて、被処理物１０の温度を一定に保つように、冷却装置４２への通電状態を調節してもよい。
【００３４】
成膜工程では、高密度プラズマＣＶＤ法により層間絶縁膜を形成した。しかし、成膜工程では、放射温度計により基板温度をモニタしながら成膜する限り、別の方法で別の膜を形成してもよい。
【００３５】
これらの変形は以下の実施の形態に係る半導体装置の製造方法にも適宜応用できる。以下の実施の形態に係る半導体装置の製造方法は、実施の形態１との共通点が多いので、実施の形態１との相違点を中心に説明する。
【００３６】
実施の形態２．
図５は、本発明の実施の形態２に係る被処理物１００の斜視図である。裏面構造１０２は、第１層１０４、第２層１０６及び第３層１０８を備えている。第１層１０４は、外部に露出したシリコン酸化膜である。第２層１０６は、第１層１０４に接するポリシリコンである。第２層１０６（ポリシリコン）は第１層１０４（シリコン酸化膜）よりも屈折率が大きい。第３層１０８は、第２層１０６と基板１２の間のシリコン酸化膜である。裏面構造１０２は素子形成工程において素子構造１４を形成する際に形成されたものである。
【００３７】
素子形成工程で形成するシリコン酸化膜の膜厚を調整することで、成膜工程での第１層１０４の層厚ｄｙは、ｎを正の奇数としたとき、（２ｎ−１）λｉ／８から（２ｎ＋１）λｉ／８の範囲とした。
【００３８】
図６は、成膜工程における成膜装置の内部を示す図である。放射温度計３２から裏面構造１０２に波長λiの赤外線５０を入射させる。そして、放射温度計３２は、赤外線５０の反射光１１０、１１２の強度を検知する。反射光１１０は、真空又は大気と第１層１０４の界面から固定端反射された反射光である。従って、反射光１１０は入射光である赤外線５０に対して１／２波長分だけ位相シフトしている。
【００３９】
シリコン酸化膜で形成された第１層１０４よりもポリシリコンで形成された第２層１０６の方が屈折率が大きいので、反射光１１２は、第１層１０４と第２層１０６の界面から固定端反射された反射光である。従って、反射光１１２は入射光である赤外線５０に対して１／２波長分だけ位相シフトしている。
【００４０】
そのため、反射光１１０と反射光１１２の位相差は、２ｄｙ（第１層１０４の層厚の２倍）となる。第１層１０４の層厚ｄｙが（１／２）λｉの整数倍であると、反射光１１０と反射光１１２の位相差がλｉの整数倍となり、反射光１１０と反射光１１２が強めあう干渉が生じてしまう。
【００４１】
他方、第１層１０４の層厚ｄｙを（１／４）λｉの奇数倍とすれば、反射光１１０と反射光１１２の位相差が、（１／２）λｉの整数倍となり、反射光１１０と反射光１１２が弱めあう干渉が生じる。この場合、反射光の強度Ｙが低下して赤外線放射率（Ｘ−Ｙ）を十分大きい値とすることができる。
【００４２】
そこで、本発明の実施の形態２では、第１層１０４の層厚ｄｙを、ｎを正の奇数としたとき、（２ｎ−１）λｉ／８から（２ｎ＋１）λｉ／８の範囲とした。この層厚の範囲は、（１／４）波長の奇数倍を中心とし、そこから大小方向に（１／８）λｉだけ広がる範囲である。この範囲は、（１／２）λｉの整数倍を避ける範囲である。従って、被処理物１００の赤外線放射率を測定する際に、複数の反射光が干渉して強め合うことを抑制できる。
【００４３】
成膜工程の前に、第１層１０４の層厚を薄くして、第１層１０４の層厚を、ｎを正の奇数としたとき、（２ｎ−１）λｉ／８から（２ｎ＋１）λｉ／８の範囲とする薄膜化工程を備えてもよい。
【００４４】
実施の形態３．
実施の形態１、２では第１層の層厚を調整して赤外線放射率を高く保つことを説明した。第１層の層厚を調整する必要が生じるのは、異なる屈折率を有する複数の層で裏面構造が構成されるからである。そこで、実施の形態３では、成膜工程における裏面構造の屈折率を均一にする。
【００４５】
図７は、実施の形態３の素子形成工程終了時における被処理物の斜視図である。素子形成工程では、素子形成工程終了時に裏面構造１５０の屈折率が均一となるように、基板１２の裏面側に形成された層の一部を除去する。つまり、素子形成工程で図１の第２層２０を除去することで、裏面構造１５０を第１層１８と第３層２２だけにする。これにより、ポリシリコンだけで形成された裏面構造１５０を得ることができる。
【００４６】
成膜工程において、放射温度計から裏面構造１５０に赤外線を入射させると、真空又は大気と第１層１８の界面からの反射光のみ検知できる。よって複数の反射光が干渉して強め合うことを抑制できる。
【００４７】
本発明の実施の形態３に係る半導体装置の製造方法は、裏面構造の屈折率を均一にして裏面構造内での界面反射をなくすものである。この特徴を失わない範囲で様々な変形が可能である。例えば、図８に示すように、シリコン酸化膜で形成された第１層１０４と第３層１０８だけで裏面構造２００を構成してもよい。この場合、素子形成工程で図５の第２層１０６を除去する。なお、成膜工程での裏面構造は、ポリシリコン又はシリコン酸化膜に限らず、シリコン窒化膜等で形成してもよい。
【符号の説明】
【００４８】
１０  被処理物、  １２  基板、  １４  素子構造、  １６  裏面構造、  １８  第１層、  ２０  第２層、  ２２  第３層、  ３０  成膜装置、  ３２  放射温度計、  ３４  コントローラ、  ４０  ステージ、  ４２  冷却装置、  ５０  赤外線、  ５２,５４  反射光、  ６０  電極、  ６０ａ  スリット、  １００  被処理物、  １０２,１５０,２００  裏面構造、  １１０,１１２  反射光
【図１】
2015177891.tif 000003
【図２】
2015177891.tif 000004
【図３】
2015177891.tif 000005
【図４】
2015177891.tif 000006
【図５】
2015177891.tif 000007
【図６】
2015177891.tif 000008
【図７】
2015177891.tif 000009
【図８】
2015177891.tif 000010
【手続補正書】
【提出日】平成26年10月2日(2014.10.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板の表面に素子構造を形成するとともに、前記基板の裏面に裏面構造を形成する素子形成工程と、
前記裏面構造に波長λｉの赤外線を入射させて前記基板の赤外線放射率を得る放射温度計を用いて前記基板の温度を測定しつつ、前記素子構造の表面に成膜する成膜工程と、を備え、
前記裏面構造は、外部に露出する第１層と、前記第１層に接し前記第１層よりも屈折率が小さい第２層を有し、
前記成膜工程での前記第１層の層厚を、ｎを正の偶数としたとき、（２ｎ−１）λｉ／８から（２ｎ＋１）λｉ／８の範囲としたことを特徴とする半導体装置の製造方法。
【請求項２】
前記素子構造は、トランジスタと抵抗素子を含み、
前記裏面構造は、前記第２層と前記基板の間に第３層を備え、
前記第３層は、前記トランジスタのゲート電極の成膜時に形成されるポリシリコンであり、
前記第２層は、前記ゲート電極のパターニング用の酸化膜の成膜時に形成されるシリコン酸化膜であり、
前記第１層は、前記抵抗素子の材料の成膜時に形成されるポリシリコンであることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記成膜工程の前に、前記第１層の層厚を薄くして、前記第１層の層厚を、ｎを正の偶数としたとき、（２ｎ−１）λｉ／８から（２ｎ＋１）λｉ／８の範囲とする薄膜化工程を備えたことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
基板の表面に素子構造を形成するとともに、前記基板の裏面に裏面構造を形成する素子形成工程と、
前記裏面構造に波長λｉの赤外線を入射させて前記基板の赤外線放射率を得る放射温度計を用いて前記基板の温度を測定しつつ、前記素子構造の表面に成膜する成膜工程と、を備え、
前記裏面構造は、外部に露出する第１層と、前記第１層に接し前記第１層よりも屈折率が大きい第２層を有し、
前記成膜工程での前記第１層の層厚を、ｎを正の奇数としたとき、（２ｎ−１）λｉ／８から（２ｎ＋１）λｉ／８の範囲としたことを特徴とする半導体装置の製造方法。
【請求項５】
前記成膜工程の前に、前記第１層の層厚を薄くして、前記第１層の層厚を、ｎを正の奇数としたとき、（２ｎ−１）λｉ／８から（２ｎ＋１）λｉ／８の範囲とする薄膜化工程を備えたことを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記素子構造は配線層を有し、
前記成膜工程では、高密度プラズマＣＶＤ法により、前記配線層の層間絶縁膜を形成することを特徴とする請求項１〜５のいずれか１項に記載の半導体装置の製造方法。
【請求項７】
（削除）
【請求項８】
（削除）
【手続補正書】
【提出日】平成28年5月10日(2016.5.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板の表面に素子構造を形成するとともに、前記基板の裏面に裏面構造を形成する素子形成工程と、
前記裏面構造に波長λiの赤外線を入射させて前記基板の赤外線放射率を得る放射温度計を用いて前記基板の温度を測定しつつ、前記素子構造の表面に成膜する成膜工程と、を備え、
前記裏面構造は、外部に露出する第１層と、前記第１層に接し前記第１層よりも屈折率が小さい第２層を有し、
前記成膜工程での前記第１層の層厚を、ｎを正の偶数としたとき、（２ｎ−１）λｉ／８から（２ｎ＋１）λｉ／８の範囲としたことを特徴とする半導体装置の製造方法。
【請求項２】
前記素子構造は、トランジスタと抵抗素子を含み、
前記裏面構造は、前記第２層と前記基板の間に第３層を備え、
前記第３層は、前記トランジスタのゲート電極の成膜時に形成されるポリシリコンであり、
前記第２層は、前記ゲート電極のパターニング用の酸化膜の成膜時に形成されるシリコン酸化膜であり、
前記第１層は、前記抵抗素子の材料の成膜時に形成されるポリシリコンであることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記成膜工程の前に、前記第１層の層厚を薄くして、前記第１層の層厚を、ｎを正の偶数としたとき、（２ｎ−１）λｉ／８から（２ｎ＋１）λｉ／８の範囲とする薄膜化工程を備えたことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
基板の表面に素子構造を形成するとともに、前記基板の裏面に裏面構造を形成する素子形成工程と、
前記裏面構造に波長λiの赤外線を入射させて前記基板の赤外線放射率を得る放射温度計を用いて前記基板の温度を測定しつつ、前記素子構造の表面に成膜する成膜工程と、を備え、
前記裏面構造は、外部に露出する第１層と、前記第１層に接し前記第１層よりも屈折率が大きい第２層を有し、
前記成膜工程での前記第１層の層厚を、ｎを正の奇数としたとき、（２ｎ−１）λｉ／８から（２ｎ＋１）λｉ／８の範囲としたことを特徴とする半導体装置の製造方法。
【請求項５】
前記成膜工程の前に、前記第１層の層厚を薄くして、前記第１層の層厚を、ｎを正の奇数としたとき、（２ｎ−１）λｉ／８から（２ｎ＋１）λｉ／８の範囲とする薄膜化工程を備えたことを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記素子構造は配線層を有し、
前記成膜工程では、高密度プラズマＣＶＤ法により、前記配線層の層間絶縁膜を形成することを特徴とする請求項１〜５のいずれか１項に記載の半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】削除
【補正の内容】
【国際調査報告】
2015177891.tif 000011
2015177891.tif 000012
2015177891.tif 000013
2015177891.tif 000014