(57)【要約】  被処理基板にドーパントを注入してドーピングを行うドーピング方法である。当該ドーピング方法によれば、プラズマドーピング処理時に供給するバイアス電力の値を、プラズマドーピング後に実施する洗浄処理を前提とした所定値に設定して、マイクロ波を用いて処理容器内にプラズマを発生させることで処理容器内の保持台に保持された被処理基板に対してプラズマドーピング処理を行う。
2016104206.tif 000002
【特許請求の範囲】
【請求項１】
被処理基板にドーパントを注入してドーピングを行うドーピング方法であって、
プラズマドーピング処理時に供給するバイアス電力の値を、プラズマドーピング後に実施する洗浄処理を前提とした所定値に設定して、マイクロ波を用いて処理容器内にプラズマを発生させることで処理容器内の保持台に保持された被処理基板に対してプラズマドーピング処理を行うプラズマドーピング処理工程、
を含むドーピング方法。
【請求項２】
前記プラズマドーピング処理工程において、前記バイアス電力の値は、前記プラズマドーピング処理後に前記洗浄処理を実施した場合に当該被処理基板の頂部のドーパント濃度と側部のドーパント濃度とが略等しくなる値に設定される請求項１に記載のドーピング方法。
【請求項３】
処理容器と、
前記処理容器内にドーピングガス及びプラズマ励起用の不活性ガスを供給するガス供給部と、
前記処理容器内に配置され、被処理基板を保持する保持台と、
マイクロ波を用いて処理容器内にプラズマを発生させるプラズマ発生機構と、
プラズマドーピング処理後に実施する洗浄処理を前提とした所定値にバイアス電力の値を設定して、前記プラズマ発生機構に前記処理容器内にプラズマを発生させるように制御することで、前記保持台に保持される被処理基板に対してプラズマドーピング処理を行う制御部と、
を備えるドーピング装置。
【請求項４】
プラズマドーピング後に前記洗浄処理を実施した場合に当該被処理基板の頂部のドーパント濃度と側部のドーパント濃度とが略等しくなるバイアス電力の値を、プラズマドーピング処理の条件として記憶する記憶部をさらに備え、
前記制御部は、前記記憶部に記憶される条件に基づき、前記プラズマ発生機構に前記処理容器内にプラズマを発生させるように制御することで、前記保持台に保持される被処理基板に対してプラズマドーピング処理を行う請求項３に記載のドーピング装置。
【請求項５】
プラズマドーピング処理後に実施する洗浄処理を前提としたバイアス電力の所定値を、プラズマドーピング処理の条件として取得する取得工程と、
前記取得工程において取得した所定値のバイアス電力を供給しつつ被処理基板に対してプラズマドーピング処理を行うプラズマドーピング処理工程と、
前記プラズマドーピング処理が行われた被処理基板に対して前記洗浄処理を行う洗浄処理工程と、
を含む半導体素子の製造方法。
【請求項６】
前記取得工程は、前記洗浄処理を実施した場合に前記被処理基板の頂部のドーパント濃度と側部のドーパント濃度とが略等しくなるバイアス電力の値を前記所定値として取得する請求項５に記載の半導体素子の製造方法。
【請求項７】
前記取得工程は、前記洗浄処理の所定条件と相関づけて決定される前記バイアス電力の前記所定値を取得し、
前記プラズマドーピング処理工程は、前記所定値として１００Ｗから４００Ｗの範囲内のバイアス電力を供給しつつ実行する、請求項５または６に記載の半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
開示の実施形態は、ドーピング方法、ドーピング装置および半導体素子の製造方法に関する。
【背景技術】
【０００２】
ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）やＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ等の半導体素子は、被処理基板となる半導体基板（ウエハ）に対して、ドーピング、エッチング、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）、スパッタリング等の処理を施して製造される。【０００３】
ここで、ドーピングを行う手法として、イオン注入装置を用いたドーピングであるイオンドーピングがあり、直接プラズマを利用してドーパントのラジカルやイオンを被処理対象物の表面に注入する事を特徴としたプラズマドーピング手法がある。また、近年、３次元構造を有するＦｉｎＦＥＴ（Ｆｉｎ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｅｒ）型半導体素子のようなドーピング被対象物に対して、立体的な構造物の凹凸部位に関わらす均一にドーパント不純物を注入する方法（コンフォーマルドーピング）の要求が非常に強くなった事から、プラズマを用いたドーピング手法が多数試みられ、報告されている。【０００４】
例えば、ドーピング処理装置を用いたドーピング手法（プラズマドーピング）において、主にイオン性のプラズマを生成した上で、生成したイオン性のプラズマを錯乱することで３次元構造の全体にドーピングを行う技術がある。【０００５】
また、最近の試みとして、ＦｉｎＦＥＴの側壁部へのドーパントを均一に注入させる方法として、ＩＡＤＤ（Ｉｏｎ  Ａｓｓｉｓｔｅｄ  Ｄｅｐｏｓｉｔｉｏｎ  ａｎｄ  Ｄｏｐｉｎｇ）と称される方法でドーパントをＦｉｎＦＥＴの側壁部へコンフォーマルに注入させる方法が紹介されている。なお、ＩＡＤＤとは、プラズマを利用して成膜したＡｓ（ヒ素）膜に対して、追加のイオン斜め照射を実施する手法である。【０００６】
ここで、３次元構造を有するＦｉｎＦＥＴ型半導体素子のようなドーピング被対象物に対してドーピングを行う場合には、ドーピング被対象物の各箇所において、各箇所の表面からのドーピングの深さやドーパントの濃度を等しくする高い被覆性、すなわち、ドーピングにおける高いコンフォーマリティ（均一性）が要求される事が背景となっている。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】Hirokazu  Ueda,  Peter  L.  G.  Ventzek,  Masahiro  Oka,  Masahiro  Horigome,  Yuuki  Kobayashi,  Yasuhiro  Sugimoto,  Toshihisa  Nozawa,  and  Satoru  Kawakami,  “Conformal  doping  of  topographic  silicon  structures  using  a  radial  line  slot  antenna  plasma  source”,  Journal  of  Applied  Physics  115,  214904  (2014)
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来の技術では、３次元構造を有するＦｉｎＦＥＴ型半導体素子のようなドーピング被対象物に対して、コンフォーマルにドーピングできないという問題がある。【０００９】
例えば、従来のＩＡＤＤのイオンドーピングでは、ＦｉｎＦＥＴ型半導体素子の３次元構造物が立体障壁となって隠れてしまう箇所に対してのイオン照射量がＦｉｎの頂部より少なくなってしまうために、完全にはコンフォーマル（均一）にドーピングできない。より詳細な一例をあげて説明すると、イオンビームを用いてドーピングを行う場合、ＦｉｎＦＥＴ型半導体素子のフィンの頂部、側部、底部のすべてをドーピングすることを目的として、ＦｉｎＦＥＴ型半導体素子の基板面に対して４５度の角度でイオンビームを照射する。その後、１３５度の角度で、言い換えると、反対側から４５度の角度でイオンビームを照射する。この結果、フィンにある程度の高さがある場合、側部のうちのフィンの高さ方向における底部に近い領域、及び、底部については、照射したイオンが届かない。【００１０】
また、このイオンドーピングの欠点を克服するために、従来のＩＡＤＤでは、プラズマを用いて低温成膜させたＡｓを含む薄膜を予めＦｉｎ表面に形成させておいてから、イオン成分をバイアス電界を印加して照射しＡｓ原子をＳｉ中（Ｆｉｎ  Ｂｏｄｙ）にＫｎｏｃｋ−ｉｎ（ノックイン）させる方法が報告されているが、Ｆｉｎ  Ｂｏｄｙの頂部と側部とを共にコンフォーマルにドーピングさせる目的を完全に達成しているわけではない。【００１１】
また、生成したイオン性のプラズマを錯乱することで３次元構造の全体にドーピングを行う技術では、プラズマにより生成されたドーパント（イオン）をＥｘｔｅｎｓｉｏｎ  Ｐｌａｔｅなるイオン引出し機構により、イオン種をランダムに３次元構造物表面に照射させる事を特徴としたプラズマドーピング手法が示されている。しかしながら、この方法により示された実験データは、いずれも３次元構造物の表面に形成されたアモルファス層（ドーパントを含んだＳｉ結晶の乱れ層）の厚さこそ、コンフォーマルである事を示唆しているが、Ｆｉｎ  Ｂｏｄｙの頂部と側部とを共にドーパントの濃度を均一にコンフォーマルドーピング出来る事を示したものではない。【００１２】
言い換えれば、上述のドーピング処理装置を用いるドーピング手法では、ドーピングの結果生成されるプリアモルファス層の層厚が均一になっているに過ぎず、ドーピング処理だけではコンフォーマルになっていない。また、例えば、上述の従来技術では、３次元構造を有するＦｉｎＦＥＴ型半導体素子において、頂部（トップ）の位置において注入されるドーパントの濃度及びドーピングの深さと、側部（サイド）の位置において注入されるドーパントの濃度及びドーピングの深さ、底部（ボトム）の位置において注入されるドーパントの濃度及びドーピングの深さとが均一ではなく、ドーピングはコンフォーマルになっていない。【００１３】
これに対して、本発明者らは、ドーピング直後にアニーリング処理を行うことでコンフォーマリティを達成できることを発見している。しかし、ドーピング直後にアニーリング処理を行うことができない場合に、コンフォーマリティを達成する手法はこれまで確立されていなかった。たとえば、ドーピング後の素子の上に耐熱性がないレジスト等のマスクが存在する場合や、ドーピング直後に熱処理を実施すると、ドーピングで生じた残留膜から汚染元素が拡散する恐れがある場合等は、アニーリング処理によってコンフォーマリティを達成することができない。【００１４】
本発明は、上記に鑑みてなされたものであって、ドーピング直後に被処理基板の熱処理ができない場合であっても、コンフォーマルドーピングを実現することができるドーピング方法、ドーピング装置および半導体素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
実施形態の一態様に係るドーピング方法、ドーピング装置および半導体素子の製造方法は、プラズマドーピング処理時に供給するバイアス電力の値を、当該プラズマドーピング処理後に所定条件で被処理基板の洗浄処理を実施した場合に当該被処理基板の頂部のドーパント濃度と側部のドーパント濃度とが略等しくなる値に設定して、マイクロ波を用いて処理容器内にプラズマを発生させることで処理容器内の保持台に保持された被処理基板に対してプラズマドーピング処理を行う。
【発明の効果】
【００１６】
実施形態の一態様によれば、ドーピング直後に被処理基板の熱処理ができない場合であっても、コンフォーマルドーピングを実現することができる。
【図面の簡単な説明】
【００１７】
【図１】図１は、第１の実施形態に係るドーピング方法及びドーピング装置によって製造される半導体素子であるＦｉｎＦＥＴ型半導体素子の一部を示す概略斜視図である。
【図２】図２は、第１の実施形態に係るドーピング装置の要部を示す概略断面図である。
【図３】図３は、第１の実施形態に係るドーピング方法の概略的な工程を示すフローチャートである。
【図４】図４は、プラズマドーピング処理を用いてドーピングを行う場合におけるＦｉｎＦＥＴ型半導体素子に対するドーピング量について示す図である。
【図５】図５は、ＦｉｎＦＥＴ型半導体素子におけるＦｉｎＦＥＴのアスペクト比と、注入されるドーパントの濃度の相対的な比を示す図である。
【図６Ａ】図６Ａは、プラズマドーピング処理において供給するバイアス電力の値と、プラズマドーピング処理後の被処理基板のドーパント濃度およびプラズマドーピング処理後にＳＰＭ（Ｓｕｌｆｕｒｉｃ‐Ａｃｉｄ  ａｎｄ  Ｈｙｄｒｏｇｅｎ‐Ｐｅｒｏｘｉｄｅ  Ｍｉｘｔｕｒｅ）洗浄を実施した後の被処理基板のドーパント濃度と、の関係を示すグラフである。
【図６Ｂ】図６Ｂは、図６Ａに記載するＦｉｎＦＥＴ型半導体素子の頂部および側部の概略位置を示す図である。
【図７】図７は、図６Ａに示すグラフ中、ＳＰＭ洗浄後のドーパント濃度を示す部分を拡大して示すグラフである。
【図８】図８は、保持台に加える温度と、ＳＰＭ洗浄後のドーパント濃度との関係を説明するための図である。
【図９】図９は、第１の実施形態に係る半導体素子の製造方法の流れを示すフローチャートである。
【発明を実施するための形態】
【００１８】
以下に、添付図面を参照して、開示のドーピング方法、ドーピング装置および半導体素子の製造方法の実施形態を図面に基づいて詳細に説明する。なお、この実施形態によりこの発明が限定されるものではない。また、実施形態は、処理内容を矛盾させない範囲で適宜組み合わせることができる。
【００１９】
実施形態に係るドーピング方法は、被処理基板にドーパントを注入してドーピングを行うドーピング方法であって、プラズマドーピング処理時に供給するバイアス電力の値を、プラズマドーピング後に実施する洗浄処理を前提とした所定値に設定して、マイクロ波を用いて処理容器内にプラズマを発生させることで処理容器内の保持台に保持された被処理基板に対してプラズマドーピング処理を行うプラズマドーピング処理工程を含む。
【００２０】
また、実施形態に係るドーピング方法は、プラズマドーピング処理工程において、バイアス電力の値は、プラズマドーピング処理後に洗浄処理を実施した場合に当該被処理基板の頂部のドーパント濃度と側部のドーパント濃度とが略等しくなる値に設定されてもよい。
【００２１】
また、実施形態に係るドーピング装置は、処理容器と、処理容器内にドーピングガス及びプラズマ励起用の不活性ガスを供給するガス供給部と、処理容器内に配置され、３次元構造を有する被処理基板を保持する保持台と、マイクロ波を用いて処理容器内にプラズマを発生させるプラズマ発生機構と、プラズマドーピング処理後に実施する洗浄処理を前提とした所定値にバイアス電力の値を設定して、プラズマ発生機構に処理容器内にプラズマを発生させるように制御することで、保持台に保持される被処理基板に対してプラズマドーピング処理を行う制御部と、を備える。
【００２２】
また、実施形態に係るドーピング装置は、プラズマドーピング後に洗浄処理を実施した場合に当該被処理基板の頂部のドーパント濃度と側部のドーパント濃度とが略等しくなるバイアス電力の値を、プラズマドーピング処理の条件として記憶する記憶部をさらに備え、制御部は、記憶部に記憶される条件に基づき、プラズマ発生機構に処理容器内にプラズマを発生させるように制御することで、保持台に保持される被処理基板に対してプラズマドーピング処理を行ってもよい。
【００２３】
また、実施形態に係る半導体素子の製造方法は、プラズマドーピング処理後に実施する洗浄処理を前提としたバイアス電力の所定値をプラズマドーピング処理の条件として取得する取得工程と、取得工程において取得した所定値のバイアス電力を供給しつつ被処理基板に対してプラズマドーピング処理を行うプラズマドーピング処理工程と、プラズマドーピング処理が行われた被処理基板に対して洗浄処理を行う洗浄処理工程と、を含む。
【００２４】
また、実施形態に係る半導体素子の製造方法において、取得工程は、洗浄処理を実施した場合に被処理基板の頂部のドーパント濃度と側部のドーパント濃度とが略等しくなるバイアス電力の値を所定値として取得してもよい。
【００２５】
また、実施形態に係る半導体素子の製造方法において、取得工程は、洗浄処理の所定条件と相関づけて決定されるバイアス電力の所定値を取得し、プラズマドーピング処理工程は、所定値として１００Ｗから４００Ｗの範囲内のバイアス電力を供給しつつ実行してもよい。
【００２６】
（第１の実施形態）
第１の実施形態では、３次元構造を有する被処理基板に対してドーピング処理を実施した後に洗浄処理を実施することを前提として、洗浄処理後の被処理基板の頂部と側部のドーパント濃度が等しくなるように、ドーピング条件を調整する。特に、プラズマドーピング処理時に被処理基板を保持する保持台に供給するバイアス電力の値を調整することによって、洗浄処理の影響を加味したコンフォーマルドーピングを実現する。
【００２７】
このように洗浄処理によるドーパント濃度への影響を加味してプラズマドーピング処理の条件を調整することでコンフォーマルドーピングを実現できるのは、プラズマドーピング処理を用いて製造した半導体素子においてはフィン側部の耐薬品性が高いことによる。以下に、第１の実施形態に係るドーピング装置の構造の一例、ドーピング方法の一例、第１の実施形態におけるプラズマドーピング処理条件の調整の詳細、第１の実施形態に係る半導体素子の製造方法の一例につき順次説明する。
【００２８】
（ＦｉｎＦＥＴ型半導体素子の一例）
図１は、第１の実施形態に係るドーピング方法及びドーピング装置によって製造される半導体素子であるＦｉｎＦＥＴ型半導体素子の一部を示す概略斜視図である。図１を参照して、この発明の１実施形態に係るドーピング方法及びドーピング装置によって製造されるＦｉｎＦＥＴ型半導体素子１１には、シリコン基板１２の主表面１３から上方向に長く突出したフィン１４が形成されている。フィン１４の延びる方向は、図１中の矢印Ｉで示す方向である。フィン１４の部分は、ＦｉｎＦＥＴ型半導体素子１１の横方向である矢印Ｉの方向から見ると、略矩形状である。フィン１４の一部を覆うようにして、フィン１４の延びる方向と直交する方向に延びるゲート１５が形成されている。フィン１４のうち、形成されたゲート１５の手前側にソース１６が形成されることになり、奥側にドレイン１７が形成されることになる。このようなフィン１４の形状、すなわち、シリコン基板１２の主表面１３から上方向に突出した部分の表面に対して、マイクロ波を用いて発生させたプラズマによるドーピングが行われる。
【００２９】
なお、図１において図示はしないが、半導体素子の製造工程によっては、ドーピングが行われる前の段階で、フォトレジスト層が形成される場合もある。フォトレジスト層は、所定の間隔を開けてフィン１４の側方側、例えば、図１中の紙面左右方向に位置する部分に形成される。フォトレジスト層は、フィン１４と同じ方向に延び、シリコン基板１２の主表面１３から上方向に長く突出するようにして形成される。
【００３０】
（第１の実施形態に係るドーピング装置の一例）
図２は、第１の実施形態に係るドーピング装置の要部を示す概略断面図である。なお、図２において、理解の容易の観点から、部材の一部のハッチングを省略している。また、この実施形態においては、図２における紙面上下方向を、ドーピング装置における上下方向としている。
【００３１】
図２を参照して、ドーピング装置３１は、その内部で被処理基板Ｗにドーピングを行う処理容器３２と、処理容器３２内にプラズマ励起用のガスや、ドーピングガスを供給するガス供給部３３と、その上で被処理基板Ｗを保持する円板状の保持台３４と、マイクロ波を用いて処理容器３２内にプラズマを発生させるプラズマ発生機構３９と、処理容器３２内の圧力を調整する圧力調整機構と、保持台３４に交流のバイアス電力を供給するバイアス電力供給機構と、ドーピング装置３１全体の動作を制御する制御部２８とを備える。制御部２８は、ガス供給部３３におけるガス流量、処理容器３２内の圧力、保持台３４に供給されるバイアス電力等、ドーピング装置３１全体の制御を行う。制御部２８は、バイアス電力等のドーピング処理の条件を記憶する記憶部２８ａと接続される。
【００３２】
処理容器３２は、保持台３４の下方側に位置する底部４１と、底部４１の外周から上方向に延びる側壁４２とを含む。側壁４２は、略円筒状である。処理容器３２の底部４１には、その一部を貫通するように排気用の排気孔４３が設けられている。処理容器３２の上部側は開口しており、処理容器３２の上部側に配置される蓋部４４、後述する誘電体窓３６、及び誘電体窓３６と蓋部４４との間に介在するシール部材としてのＯリング４５によって、処理容器３２は密封可能に構成されている。
【００３３】
ガス供給部３３は、被処理基板Ｗの中央に向かってガスを吹付ける第１のガス供給部４６と、被処理基板Ｗの外側からガスを吹付ける第２のガス供給部４７とを含む。第１のガス供給部４６においてガスを供給するガス供給孔３０は、誘電体窓３６の径方向中央であって、保持台３４と対向する対向面となる誘電体窓３６の下面４８よりも誘電体窓３６の内方側に後退した位置に設けられている。第１のガス供給部４６は、第１のガス供給部４６に接続されたガス供給系４９により流量等を調整しながらプラズマ励起用の不活性ガスやドーピングガスを供給する。第２のガス供給部４７は、側壁４２の上部側の一部において、処理容器３２内にプラズマ励起用の不活性ガスやドーピングガスを供給する複数のガス供給孔５０を設けることにより形成されている。複数のガス供給孔５０は、周方向に等しい間隔を開けて設けられている。第１のガス供給部４６及び第２のガス供給部４７には、同じガス供給源から同じ種類のプラズマ励起用の不活性ガスやドーピングガスが供給される。なお、要求や制御内容等に応じて、第１のガス供給部４６及び第２のガス供給部４７から別のガスを供給することもでき、それらの流量比等を調整することもできる。
【００３４】
保持台３４には、ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）バイアス用の高周波電源５８がマッチングユニット５９を介して保持台３４内の電極に電気的に接続されている。この高周波電源５８は、例えば、１３．５６ＭＨｚの高周波を所定の電力（バイアスパワー）で出力可能である。マッチングユニット５９は、高周波電源５８側のインピーダンスと、主に電極、プラズマ、処理容器３２といった負荷側のインピーダンスとの間で整合をとるための整合器を収容しており、この整合器の中に自己バイアス生成用のブロッキングコンデンサが含まれている。なお、ドーピング時において、この保持台３４へのバイアス電圧の供給は、必要に応じて適宜変更される。制御部２８は、バイアス電力供給機構として、保持台３４に供給される交流のバイアス電力を制御する。
【００３５】
保持台３４は、静電チャック（図示せず）によりその上に被処理基板Ｗを保持可能である。保持台３４は、底部４１の下方側から垂直上方に延びる絶縁性の筒状支持部５１に支持されている。上記した排気孔４３は、筒状支持部５１の外周に沿って処理容器３２の底部４１の一部を貫通するように設けられている。環状の排気孔４３の下方側には排気管（図示せず）を介して排気装置（図示せず）が接続されている。排気装置は、ターボ分子ポンプなどの真空ポンプを有している。排気装置により、処理容器３２内を所定の圧力まで減圧することができる。制御部２８は、圧力調整機構として、排気装置による排気の制御等により、処理容器３２内の圧力を調整する。
【００３６】
プラズマ発生機構３９は処理容器３２外に設けられており、プラズマ励起用のマイクロ波を発生させるマイクロ波発生器３５を含む。また、プラズマ発生機構３９は、保持台３４と対向する位置に配置され、マイクロ波発生器３５により発生させたマイクロ波を処理容器３２内に導入する誘電体窓３６を含む。また、プラズマ発生機構３９は、複数のスロット孔４０が設けられており、誘電体窓３６の上方側に配置され、マイクロ波を誘電体窓３６に放射するスロットアンテナ板３７を含む。また、プラズマ発生機構３９は、スロットアンテナ板３７の上方側に配置され、後述する同軸導波管５６から導入されたマイクロ波を径方向に伝播する誘電体部材３８を含む。
【００３７】
マッチング５３を有するマイクロ波発生器３５は、モード変換器５４及び導波管５５を介して、マイクロ波を導入する同軸導波管５６の上部に接続されている。例えば、マイクロ波発生器３５で発生させたＴＥモードのマイクロ波は、導波管５５を通り、モード変換器５４によりＴＥＭモードへ変換され、同軸導波管５６を伝播する。マイクロ波発生器３５において発生させるマイクロ波の周波数としては、例えば、２．４５ＧＨｚが選択される。
【００３８】
誘電体窓３６は、略円板状であって、誘電体で構成されている。誘電体窓３６の具体的な材質としては、石英やアルミナ等があげられる。
【００３９】
スロットアンテナ板３７は、薄板状であって、円板状である。ここで、スロットアンテナ板３７は、好ましくは、ラジアルラインスロットアンテナである。
【００４０】
マイクロ波発生器３５により発生させたマイクロ波は、同軸導波管５６を通って伝播される。マイクロ波は、内部に冷媒を循環させる循環路６０を有し誘電体部材３８等の温度調整を行う冷却ジャケット５２とスロットアンテナ板３７との間に挟まれた領域を径方向外側に向かって放射状に広がり、スロットアンテナ板３７に設けられた複数のスロット孔４０から誘電体窓３６に放射される。誘電体窓３６を透過したマイクロ波は、誘電体窓３６の直下に電界を生じさせ、処理容器３２内にプラズマを生成させる。
【００４１】
このように、プラズマ発生機構は、処理容器３２内に露出していて保持台３４と対向する位置に設けられる誘電体窓３６を有する。ここで、誘電体窓３６と保持台３４に保持される被処理基板Ｗとの間の最短距離は、５．５ｃｍ以上１５ｃｍ以下とする。
【００４２】
ドーピング装置３１においてマイクロ波プラズマを発生させた場合、誘電体窓３６の下面４８の直下、具体的には、誘電体窓３６の下面４８の数ｃｍ程度下に位置する領域においては、プラズマの電子温度が比較的高いいわゆるプラズマ生成領域が形成される。そして、その鉛直方向下側に位置する領域には、プラズマ生成領域で生成されたプラズマが拡散するいわゆるプラズマ拡散領域が形成される。このプラズマ拡散領域は、プラズマの電子温度が比較的低い領域であり、この領域でプラズマドーピング処理、すなわち、ドーピングを行う。なお、ドーピング装置３１においてマイクロ波プラズマを発生させた場合、相対的にプラズマの電子密度が高くなる。そうすると、ドーピング時における被処理基板Ｗに対するいわゆるプラズマダメージを与えず、かつ、プラズマの電子密度が高いので、効率的なドーピング、具体的には例えば、ドーピング時間の短縮を図ることができる。
【００４３】
ここで、一般的なプラズマ源の誘導結合プラズマ（ＩＣＰ等）では、プラズマ中のラジカルおよび低エネルギーイオン成分に比べて、高エネルギーイオンの生成量が非常に多くなる為、被処理基板へのプラズマ照射ダメージも同時に増えてしまう。これに対して、マイクロ波プラズマを用いることで、コンフォーマルドーピング形成に有利な圧力が１００ｍＴｏｒｒ以上の高圧帯において、効率よくラジカルおよび低エネルギーイオン成分を生成可能となる。また、マイクロ波プラズマを用いることで、ラジカル（活性種）はプラズマ電界に影響されない。つまり電気的に中性であるために、イオンに比べて、被処理基板へのプラズマ照射ダメージを圧倒的に軽減可能となる。
【００４４】
（第１の実施形態に係るドーピング方法の一例）
次に、このようなドーピング装置を用いて、被処理基板Ｗに対してドーピングを行う方法について説明する。図３は、第１の実施形態に係るドーピング方法の概略的な工程を示すフローチャートである。
【００４５】
まず、図３に示すように、プラズマドーピング処理を施す被処理基板Ｗをドーピング装置３１内に搬入し、保持台３４に載置する（ステップＳ３１）。そして、予め設定したドーピング条件に基づきプラズマドーピング処理を行う（ステップＳ３２）。プラズマドーピング処理が完了すると、被処理基板Ｗをドーピング装置３１から搬出する（ステップＳ３３）。そして、被処理基板Ｗを洗浄装置内に入れて、ＳＰＭ洗浄処理を実行する（ステップＳ３４）。
【００４６】
第１の実施形態に係るドーピング方法では、ステップＳ３２のプラズマドーピング処理において用いるバイアス電力の値を、プラズマドーピング処理後に実施するＳＰＭ洗浄処理がコンフォーミティに与える影響を考慮して設定する。
【００４７】
ドーピング後の被処理基板に対してＳＰＭ洗浄処理を行う場合、被処理基板の各部におけるドーパント濃度はＳＰＭ洗浄処理によって等しい影響を受けるわけではない。前提としてまず、プラズマドーピング処理によって製造した半導体素子のフィンの各部のドーパント濃度について説明する。
【００４８】
（プラズマドーピングを施した半導体素子のフィン各部のドーパント濃度）
一例として、図１に示すようなＦｉｎＦＥＴ型半導体素子をプラズマドーピング処理を用いて製造する場合のフィンの頂部および側部におけるドーパント濃度について説明する。図４は、プラズマドーピング処理を用いてドーピングを行う場合におけるＦｉｎＦＥＴ型半導体素子に対するドーピング量について示す図である。図４に示す例では、被処理基板Ｗは、ＦｉｎＦＥＴ型半導体素子である。ここで、反射などを考慮しない場合、図４に示すように、被処理基板Ｗにフィンが設けられる結果、立体形状によって、各部に到達するラジカルおよび低エネルギーイオン成分の量が異なる。例えば、ラジアルスロットアンテナによって生成されたラジカルおよび低エネルギーイオン成分は、被処理基板Ｗのうち、ＦｉｎＦＥＴの頂部Ｗａと接触すると頂部Ｗａにドーパントを注入し、ＦｉｎＦＥＴの頂部Ｗａに接触しなかったラジカルおよび低エネルギーイオン成分のうち側部Ｗｂと接触したラジカルおよび低エネルギーイオン成分が側部Ｗｂにドーパントを注入し、ＦｉｎＦＥＴの頂部Ｗａにも側部Ｗｂにも接触しなかったラジカルおよび低エネルギーイオン成分のうち底部Ｗｃと接触したラジカルおよび低エネルギーイオン成分が底部Ｗｃにドーパントを注入することになる。言い換えると、ＦｉｎＦＥＴによる立体障壁が発生する分、被処理基板Ｗのうち、頂部Ｗａ、側部Ｗｂ、底部Ｗｃの順に、ラジカルおよび低エネルギーイオン成分と接触する確率は低くなり、その分、注入されるドーパントの濃度も低くなる。
【００４９】
図５は、ＦｉｎＦＥＴ型半導体素子におけるＦｉｎＦＥＴのアスペクト比と、注入されるドーパントの濃度の相対的な比を示す図である。図５に示す例では、反射などを考慮しない場合を示す。図５に示すドーパントの濃度については、Ａｓ（ヒ素）をシリコン基板に注入した場合を示している。図５に示すように、アスペクト比が「１」、すなわち、頂部の長さと側面の長さとの比率が「１：１」とすると、頂部に注入されるドーパントの濃度を「１」とした場合における底部に注入されるドーパントの濃度は、約「０．３５」となる。また、アスペクト比が「５」、すなわち、頂部の長さと側面の長さとの比率が「１：５」とすると、頂部に注入されるドーパントの濃度を「１」とした場合における底部に注入されるドーパントの濃度は、約「０．１」となる。このように、ＦｉｎＦＥＴ型半導体素子に対してプラズマドーピング処理を用いてドーピングをする場合、プラズマドーピング処理のみを実行した場合には、コンフォーマルなドーピングを行うことは困難なことがわかる。
【００５０】
ところで、プラズマドーピング処理後の被処理基板Ｗに対してＳＰＭ洗浄処理を実施した場合、フィンの頂部および側部におけるドーパント濃度が変化する。図６Ａは、プラズマドーピング処理において供給するバイアス電力（ＲＦパワー、バイアスパワーとも呼ぶ。）の値と、プラズマドーピング処理後の被処理基板のドーパント濃度およびプラズマドーピング処理後にＳＰＭ洗浄を実施した後の被処理基板Ｗのドーパント濃度と、の関係を示すグラフである。また、図６Ｂは、図６Ａに記載するＦｉｎＦＥＴ型半導体素子の頂部と側部の概略位置を示す図である。
【００５１】
図６Ａの例で用いるプラズマドーピング処理は、ラジアルラインスロットを用いたプラズマドーピングである。また、プラズマドーピング条件として、マイクロ波パワーは５ｋＷとし、処理容器内の圧力は２３０ｍＴｏｒｒとした。また、処理ガスのトータル流量を１０００ｓｃｃｍとした上で、ＡｓＨ３（０．７％）／Ｈｅ希釈ガス流量を４４０ｓｃｃｍに設定した。残りのガスはＨｅガスである。プラズマドーピング処理を行う時間は、１００秒とした。
【００５２】
上記プラズマドーピング条件下において、被処理基板Ｗを載置した保持台に印加するバイアス電力すなわちＲＦパワーの値を変化させてプラズマドーピング処理を行った。そしてプラズマドーピング処理直後の、被処理基板の頂部および側部におけるドーパント濃度（ヒ素濃度）をＳＥＭ  ＥＤＸ（Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ／  Ｅｎｅｒｇｙ  Ｄｉｓｐｅｒｓｉｖｅ  Ｘ‐ｒａｙ  Ｓｐｅｃｔｒｏｓｃｏｐｅ）により測定した。
【００５３】
さらに、プラズマドーピング処理後の被処理基板に対してＳＰＭ洗浄処理を実行した。ＳＰＭ洗浄処理の条件としては、洗浄液としてＨ２ＳＯ４（硫酸）とＨ２Ｏ２（過酸化水素水）との割合を４対１とした１１０℃の混合液を用い、洗浄処理の時間を１０分とした。そして、ＳＰＭ洗浄処理後の被処理基板の頂部および側部におけるドーパント濃度（ヒ素濃度）をＳＥＭ  ＥＤＸにより測定した。
【００５４】
上記の条件下で測定したドーパント濃度を図６Ａに示す。図６Ａに示すように、ドーピング直後のフィン頂部のドーパント濃度はＲＦパワーの値に関わらず、フィン側部のドーパント濃度よりも高くなっている。また、プラズマドーピング処理時に印加したＲＦパワーが大きくなるにつれて、フィン頂部、フィン側部ともドーパント濃度が低下している。ただし、低下率はフィン側部の方がフィン頂部に比して小さい。
【００５５】
ＳＰＭ洗浄処理を１０分間実施した後のドーパント濃度を見ると、ＲＦパワーが約４００Ｗ以下では、フィン頂部のドーパント濃度の方がフィン側部のドーパント濃度より低くなっている。他方、ＲＦパワーが約４００Ｗを超えると、フィン頂部のドーパント濃度の方がフィン側部のドーパント濃度より高くなっている。これを見ると、ＳＰＭ洗浄によって失われるドーパントの量が、フィン側部よりもフィン頂部において大きいことがわかる。
【００５６】
このように、ＳＰＭ洗浄によるドーパントの損失が頂部よりも側部において少ないのは、プラズマドーピング処理を施したフィンにおいては特に側部の耐薬品性が高いことに起因すると考えられる。そこで、かかるプラズマドーピング処理によって製造されたＦｉｎＦＥＴ型半導体素子の側部の高い耐薬品性を利用して、ＳＰＭ洗浄後の半導体素子の頂部と側部のドーパント濃度が等しくなるようＲＦパワーを設定すれば、コンフォーマルドーピングを達成できる。
【００５７】
図７は、図６Ａに示すグラフ中、ＳＰＭ洗浄後のドーパント濃度を示す部分を拡大して示すグラフである。図７に示すように、ＳＰＭ洗浄後の頂部のドーパント濃度と側部のドーパント濃度とは、ＲＦパワーが約４００Ｗのときに一致する。ＳＰＭ洗浄後に半導体素子の頂部と側部とにおいてドーパント濃度が略一致するよう、プラズマドーピング時に印加するＲＦパワーの値を設定すれば、プラズマドーピング後にＳＰＭ洗浄を実施することでコンフォーマルドーピングを実現できる。
【００５８】
そこで、図３に示すドーピング方法の例においては、ＳＰＭ洗浄処理を実施することを前提条件として、予めＲＦパワー条件を変えて実験を行い、ＳＰＭ洗浄後の頂部と側部とのドーパント濃度が略一致するＲＦパワーの値を特定しておく。そして、特定されたＲＦパワーの値を条件としてプラズマドーピング処理（ステップＳ３２）を実施する。
【００５９】
また、ＳＰＭ洗浄処理を実施する場合、プラズマドーピング処理時に保持台３４に加える温度を調整することによっても、ドーパント濃度を調整することができる。図８は、保持台３４（ステージ）に加える温度と、ＳＰＭ洗浄後のドーパント濃度との関係を説明するための図である。図８のデータは、保持台３４に加える温度を変化させて、プラズマドーピング処理およびＳＰＭ洗浄処理を実施することで得た。図８の左側は、それぞれ３００度、２００度、６０度に保持台３４の温度を調整した場合の、プラズマドーピング処理後とＳＰＭ洗浄処理後とのドーパントプロファイルを示す。ドーパント濃度は、フィンの頂部、側部３か所および底部のそれぞれの位置で測定した。図８の右側は、左側の図中の各棒グラフに対応する、フィンの位置を示す。なお、ドーパントはヒ素を用い、測定にはＳＥＭ  ＥＤＸを用いた。ＳＰＭ洗浄処理は約１５分間実施した。なお、保持台３４に加える温度は、温度調整機構２９等を用いて調整すればよい。
【００６０】
図８の左側の図から、プラズマドーピング直後のドーパントプロファイルは、保持台３４に加えた温度によってほとんど影響を受けていないことが分かる。これに対して、ＳＰＭ洗浄処理後には、保持台３４に加える温度が高いほど、各位置におけるドーパント濃度が概ね高くなっていることが確認できる。
【００６１】
このように、保持台３４に温度を加えてプラズマドーピング処理を実施することで、ドーパントの耐薬品残存特性を向上させることができる。保持台３４に加える温度としては、約１５０度から６００度が好ましい。
【００６２】
（第１の実施形態に係る半導体素子の製造方法）
図９は、第１の実施形態に係る半導体素子の製造方法の処理の流れを示すフローチャートである。図９に示す半導体素子の製造方法は、図２に示すドーピング装置や図３に示すドーピング方法を用いて実現することができる。
【００６３】
第１の実施形態に係る半導体素子の製造方法においては、プラズマドーピング処理を実行する前に、コンフォーマルドーピングを達成するためのプラズマドーピング条件、具体的にはＲＦパワーを特定する。そのために、まず、半導体素子を製造するために用いるＲＦパワー以外のプラズマドーピング条件と洗浄条件とを決定する（ステップＳ８１）。使用するドーピング装置や洗浄装置の条件が予め決定されている場合はその条件を用いればよい。
【００６４】
次に、決定した条件下でプラズマドーピング処理において印加するＲＦパワーの値のみを変化させつつ実験を行う。そして、洗浄処理を実施した後のドーパント濃度が半導体素子の頂部と側部とにおいて略一致するＲＦパワーを特定する（ステップＳ８２）。
【００６５】
ＲＦパワーが特定されたら、特定されたＲＦパワーをプラズマドーピング条件として設定し、他のプラズマドーピング条件はステップＳ８１で決定したものを用いて、プラズマドーピング処理を実施する（ステップＳ８３）。次に、ステップＳ８１で決定した洗浄条件を用いてプラズマドーピング処理を施された半導体素子を洗浄する（ステップＳ８４）。これによって、頂部のドーパント濃度と側部のドーパント濃度とが略等しいコンフォーマルな半導体素子を製造することができる。
【００６６】
（第１の実施形態の効果）
このように、第１の実施形態に係るドーピング方法およびドーピング装置では、プラズマドーピング処理時に供給するバイアス電力の値を、プラズマドーピング後に実施する洗浄処理を前提とした所定値に設定して、マイクロ波を用いて処理容器内にプラズマを発生させることで処理容器内の保持台に保持された被処理基板に対してプラズマドーピング処理を行う。
【００６７】
かかるドーピング方法によれば、プラズマドーピング処理の条件をその後に実行する洗浄処理の影響を加味して設定する。具体的には、ＲＦパワーの値を、洗浄処理の影響を加味して、洗浄処理後にコンフォーマルドーピングが達成されるように設定する。このため、プラズマドーピング後に洗浄処理を実行することで、容易にコンフォーマルドーピングを実現することができる。
【００６８】
また、第１の実施形態に係る半導体素子の製造方法は、プラズマドーピング処理後に実施する洗浄処理を前提としたバイアス電力の所定値を、プラズマドーピング処理の条件として取得する取得工程と、取得工程において取得した所定値のバイアス電力を供給しつつ被処理基板に対してプラズマドーピング処理を行うプラズマドーピング処理工程と、プラズマドーピング処理が行われた被処理基板に対して洗浄処理を行う洗浄処理工程と、を含む。このため、プラズマドーピング直後にコンフォーマルドーピングが達成されない場合であっても、その後の洗浄処理によって容易にコンフォーミティを達成することができる。
【００６９】
このように、第１の実施形態によれば、プラズマドーピング処理後に洗浄処理を実行することでコンフォーマルドーピングを実現できる。このため、ドーピング直後に５００℃を超えるアニール処理を実行することが困難な場合であっても、コンフォーマルドーピングを達成することができる。たとえば、ドーピングした素子の上に耐熱性がないレジスト等のマスクが存在する場合であっても、所望のコンフォーマリティを達成することができる。また、ドーピング直後に熱処理を実施すると、ドーピングで生じた残留膜から汚染元素が拡散する恐れがある場合にも、かかる懸念なくコンフォーマリティを実現することができる。
【００７０】
さらなる効果や変形例は、当業者によって容易に導き出すことができる。このため、本発明のより広範な態様は、以上のように表しかつ記述した特定の詳細および代表的な実施形態に限定されるものではない。したがって、添付の特許請求の範囲およびその均等物によって定義される総括的な発明の概念の精神または範囲から逸脱することなく、様々な変更が可能である。
【符号の説明】
【００７１】
１１        ＦｉｎＦＥＴ型半導体素子
１２        シリコン基板
１３        主表面
１４        フィン
１５        ゲート
１６        ソース
１７        ドレイン
２８        制御部
２９        温度調整機構
３０        ガス供給孔
３１        ドーピング装置
３２        処理容器
３３        ガス供給部
３４        保持台
３５        マイクロ波発生器
３６        誘電体窓
３７        スロットアンテナ板
３８        誘電体部材
３９        プラズマ発生機構
４０        スロット孔
【図１】
2016104206.tif 000003
【図２】
2016104206.tif 000004
【図３】
2016104206.tif 000005
【図４】
2016104206.tif 000006
【図５】
2016104206.tif 000007
【図６Ａ】
2016104206.tif 000008
【図６Ｂ】
2016104206.tif 000009
【図７】
2016104206.tif 000010
【図８】
2016104206.tif 000011
【図９】
2016104206.tif 000012
【国際調査報告】
2016104206.tif 000013
2016104206.tif 000014
2016104206.tif 000015
2016104206.tif 000016