(57)【要約】  レーザー光でビアホールを形成する際に、極めて正確な位置精度を不要とすることを可能とする基板埋め込み用ＮＴＣサーミスタおよびその製造方法を提供する。本発明の基板埋め込み用ＮＴＣサーミスタは、セラミック焼結体からなり、対向する２つの主面と、対向する２つの側面と、対向する２つの端面とを有するサーミスタ素体と、該サーミスタ素体内に形成された複数の内部電極と、該サーミスタ素体の外表面に形成され、該複数の内部電極と電気的に接続される２つの外部電極を有し、前記外部電極が、それぞれ、該サーミスタ素体の一の端面を覆う第１電極層と、該サーミスタ素体の前記主面のそれぞれに形成され、一端が該第１電極層と接し、他端が他方の端面の方向に延在する、少なくとも１層からなる、第２電極層と、該第１電極層と該２電極層を覆う少なくとも１層の第３電極層を有する。
2016139975.tif 000002
【特許請求の範囲】
【請求項１】
セラミック焼結体からなり、対向する２つの主面と、対向する２つの側面と、対向する２つの端面とを有するサーミスタ素体と、
該サーミスタ素体内に形成された複数の内部電極と、
該サーミスタ素体の外表面に形成され、該複数の内部電極と電気的に接続される２つの外部電極を有し、
前記外部電極が、それぞれ、
該サーミスタ素体の一の端面を覆う第１電極層と、
該サーミスタ素体の前記主面にそれぞれ形成され、一端が該第１電極層と接し、他端が他方の端面の方向に延在する、少なくとも１層からなる、第２電極層と、
該第１電極と該２電極層を覆う少なくとも１層の第３電極層を有する、基板埋め込み用ＮＴＣサーミスタ。
【請求項２】
前記第２電極層が、少なくとも１層のスパッタリング膜からなる請求項１記載の基板埋め込み用ＮＴＣサーミスタ。
【請求項３】
前記第３電極層が、メッキ膜である請求項１または２に記載の基板埋め込み用ＮＴＣサーミスタ。
【請求項４】
前記第１電極層が、導電性ペーストを塗布および焼成してなる層である請求項１から３のいずれか１項に記載の基板埋め込み用ＮＴＣサーミスタ。
【請求項５】
前記第２電極層が、前記第１電極層より平坦である請求項１から４のいずれか１項に記載の基板埋め込み用ＮＴＣサーミスタ。
【請求項６】
前記サーミスタ素体は、その中央部の外表面に、前記外部電極で被覆されていない非被覆領域を有し、該非被覆領域は、前記外部電極で被覆された被覆領域よりも低くなる段部を形成している、請求項１から５のいずれか１項に記載の基板埋め込み用ＮＴＣサーミスタ。
【請求項７】
請求項１記載の基板埋め込み用ＮＴＣサーミスタの製造方法であって、
各外部電極を形成する工程が、
サーミスタ素体の一の端面を覆う第１電極層を形成する工程と、
該サーミスタ素体の各主面に形成され、一端が該第１電極層と接し、他端が他方の端面の方向に延在する、少なくとも１層からなる、第２電極層を形成する工程と、
該第１電極と該２電極層を覆う少なくとも１層の第３電極層を形成する工程を含む、該基板埋め込み用ＮＴＣサーミスタの製造方法。
【請求項８】
前記の第３電極層を形成する工程がメッキ法により第３電極層を形成する工程であって、第２電極層を形成後、前記サーミスタ素体の中央部の外表面であって、第２電極層で被覆されていない非被覆領域に対して、素体表面を除去する処理を行う、請求項７記載の製造方法。
【請求項９】
前記第２電極層を形成する工程において、前記第１電極層より平坦になるように前記第２電極層を形成する、請求項７または８に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板埋め込み用ＮＴＣサーミスタおよびその製造方法に関し、さらに詳しくは部品内蔵型基板に用いる基板埋め込み用ＮＴＣサーミスタおよびその製造方法に関する。
【背景技術】
【０００２】
近年、電子機器の小型化に対する要求の高まりに伴い、部品内蔵型基板内に埋め込むＮＴＣサーミスタ等の電子部品の小型化および低背化が進んでいる。図５は、チップ型のＮＴＣサーミスタの構造の一例を示す模式図である。ＮＴＣサーミスタ１００は、セラミック焼結体からなり、対向する一対の端面を有するサーミスタ素体１０２と、該サーミスタ素体１０２内に形成された複数の内部電極１０１ａ，１０１ｂ，１０１ｃ，１０１ｄと、該サーミスタ素体１０２の一対の端面にそれぞれ形成された一対の外部電極１０５，１０６を有している。外部電極１０５は端面電極１０３ａにメッキ膜１０４ａ，１０４ｂを積層した構造を有している。また、外部電極１０６は、端面電極１０３ｂにメッキ膜１０４ｃ，１０４ｄを積層した構造を有している（例えば、特許文献１）。【０００３】
そのようなＮＴＣサーミスタは、部品内蔵型基板に配置され、絶縁性樹脂が充填され該基板内に埋め込まれる。一般的に、埋め込まれたＮＴＣサーミスタと配線との電気的接続は、ビアホール電極を介して行われる。例えば、ＮＴＣサーミスタの外部電極に向けて絶縁性樹脂にレーザー光を照射し、ビアホールを形成し、該ビアホールに金属導体を充填して、ＮＴＣサーミスタの外部電極と配線とを電気的に接続する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−１０６３０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来のＮＴＣサーミスタを用いた場合、レーザー光でビアホールを形成する際、ＮＴＣサーミスタのサーミスタ素体が損傷しないように、正確にレーザー光を外部電極の上に照射する必要がある。そのため、レーザー光照射に際し、ＮＴＣサーミスタに対して極めて正確な位置精度が要求されるので、電子機器の製造プロセスが複雑化するという問題がある。【０００６】
そこで、本発明は、レーザー光でビアホールを形成する際に、極めて正確な位置精度を不要とすることを可能とする基板埋め込み用ＮＴＣサーミスタおよびその製造方法を提供することを目的とした。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、本発明の基板埋め込み用ＮＴＣサーミスタは、
セラミック焼結体からなり、対向する２つの主面と、対向する２つの側面と、対向する２つの端面とを有するサーミスタ素体と、
該サーミスタ素体内に形成された複数の内部電極と、
該サーミスタ素体の外表面に形成され、該複数の内部電極と電気的に接続される２つの外部電極を有し、
前記外部電極が、それぞれ、
該サーミスタ素体の一の端面を覆う第１電極層と、
該サーミスタ素体の前記主面にそれぞれ形成され、一端が該第１電極層と接し、他端が他方の端面の方向に延在する、少なくとも１層からなる、第２電極層と、
該第１電極と該２電極層を覆う少なくとも１層の第３電極層を有する、ことを特徴とする。【０００８】
また、前記第２電極層に、少なくとも１層のスパッタ膜を用いることができる。これにより、平坦な電極膜を得ることが可能となる。【０００９】
また、前記第３電極層に、メッキ膜を用いることができる。これにより、レーザー光照射時の外部電極の焼損を抑制することが可能となる。【００１０】
また、前記第１電極層に、導電性ペーストを塗布および焼成してなる層を用いることができる。これにより、端面を完全に覆うことが可能となる。【００１１】
また、前記第２電極層が、第１電極層より平坦であることが好ましい。これにより、第３電極層を平坦に形成することができ、後述の部品内蔵型基板への実装において、ＮＴＣサーミスタと封止体との間に不必要な隙間が生じるのを防止できる。また、レーザーの反射光の方向性が安定し、ビア穴の形状が安定する、効果も得られる。【００１２】
また、前記サーミスタ素体は、その中央部の外表面に、前記外部電極で被覆されていない非被覆領域を有し、該非被覆領域は、前記外部電極で被覆された被覆領域よりも低くなる段部を有していてもよい。【００１３】
また、本発明の基板埋め込み用ＮＴＣサーミスタは、例えば、以下の製造方法を用いて製造することができる。すなわち、本発明の基板埋め込み用ＮＴＣサーミスタの一の製造方法は、各外部電極を形成する工程が、サーミスタ素体の一の端面を覆う第１電極層を形成する工程と、該サーミスタ素体の各主面に形成され、一端が該第１電極層と接し、他端が他方の端面の方向に延在する、少なくとも１層からなる、第２電極層を形成する工程と、該第１電極と該２電極層を覆う少なくとも１層の第３電極層を形成する工程を含むことを特徴とする。該製造方法によれば、レーザー光でビアホールを形成する際に、極めて正確な位置精度を不要とすることを可能とする基板埋め込み用ＮＴＣサーミスタを製造することが可能となる。【００１４】
また、前記の第３電極層を形成する工程がメッキ法により第３電極層を形成する工程であって、第２電極層を形成後、前記サーミスタ素体の中央部の外表面であって、第２電極層で被覆されていない非被覆領域に対して、酸処理、研磨処理、メッキ処理または研削処理にて素体表面部分の除去を行ってもよい。これにより、第３電極層を形成するためのメッキ処理時において、サーミスタ素体の中央部に島状メッキが発生するのを抑制することが可能となる。【００１５】
また、前記第２電極層を形成する工程において、前記第１電極層より平坦になるように前記第２電極層を形成することが好ましい。これにより、第３電極層を平坦に形成することができ、後述の部品内蔵型基板への実装において、ＮＴＣサーミスタと封止体との間に不必要な隙間が生じるのを防止できる。また、レーザーの反射光の方向性が安定し、ビア穴の形状が安定する、効果も得られる。
【発明の効果】
【００１６】
本発明によれば、レーザー光でビアホールを形成する際に、極めて正確な位置精度を不要とすることを可能とする基板埋め込み用ＮＴＣサーミスタを提供することが可能となる。
【図面の簡単な説明】
【００１７】
【図１】本発明の一の実施形態に係る基板埋め込み用ＮＴＣサーミスタの構造を示す模式縦断面図である。
【図２】図１の部分拡大縦断面図である。
【図３】本発明の一の実施形態に係る基板埋め込み用ＮＴＣサーミスタの製造方法を示す模式縦断面図である。
【図４】本発明の一の実施形態に係る基板埋め込み用ＮＴＣサーミスタの、部品内蔵型基板への実装方法を示す模式縦断面図である。
【図５】従来の基板埋め込み用ＮＴＣサーミスタの構造の一例を示す模式縦断面図である。
【発明を実施するための形態】
【００１８】
以下、図面を参照して本発明について詳細に説明する。
本発明の基板埋め込み用ＮＴＣサーミスタは、セラミック焼結体からなり、対向する２つの主面と、対向する２つの側面と、対向する２つの端面とを有するサーミスタ素体と、該サーミスタ素体内に形成された複数の内部電極と、該サーミスタ素体の外表面に形成され、該複数の内部電極と電気的に接続される２つの外部電極を有し、前記外部電極が、それぞれ、該サーミスタ素体の一の端面を覆う第１電極層と、該サーミスタ素体の前記主面にそれぞれ形成され、一端が該第１電極層と接し、他端が他方の端面の方向に延在する、少なくとも１層からなる、第２電極層と、該第１電極と該２電極層を覆う少なくとも１層の第３電極層を有する、ことを特徴とするものである。
【００１９】
（構造）
図１は、一の実施形態に係るＮＴＣサーミスタの構造を示す模式縦断面図である。ＮＴＣサーミスタ１は、直方体状のセラミック焼結体からなるサーミスタ素体２を有している。サーミスタ素体２は、対向する２つの主面１３，１４と、対向する２つの側面（不図示）と、対向する２つの端面１１，１２を有している。２つの主面の大きさは同じでも異なっていてもよい。また、２つの側面の大きさは同じでも異なっていてもよい。また、２つの端面の大きさは同じでも異なっていてもよい。
【００２０】
サーミスタ素体２内には、複数の内部電極３ａ，３ｂ，３ｃ，３ｄ，３ｅがサーミスタ素体層を介して重なり合うように配置されている。サーミスタ素体２の外表面には、複数の内部電極３ａ，３ｂ，３ｃ，３ｄ，３ｅと電気的に接続される２つの外部電極８，９を有している。なお、内部電極３ａ，３ｂ，３ｃ，３ｄ，３ｅは一例であり、内部電極の数は複数であれば特に限定されない。
【００２１】
サーミスタ素体２を構成するセラミック焼結体は、負の抵抗温度特性を有するセラミックスである。負の抵抗温度特性を有するセラミックスとしては、従来、ＮＴＣサーミスタを構成するのに用いられている適宜のセラミックス、例えば、Ｍｎ、Ｎｉ、Ｆｅ、Ｔｉ、Ｃｏ、Ａｌ、Ｚｎ等の遷移金属の酸化物を含むセラミックスを用いることができる。好ましくは、酸化マンガンを主成分とするセラミックスであり、酸化ニッケル、酸化コバルト、アルミナ、酸化鉄、および酸化チタンを１種以上含むセラミックスである。また、サーミスタ素体２は、対応する２つの端面１１，１２と、対応する２つの主面１３，１４と、対向する２つの側面を有するものであれば特にその形状は限定されない。図１では直方体状の例を示したが、立方体形状でもよい。
【００２２】
内部電極３ａ，３ｂは、サーミスタ素体２の第１の端面１１に引き出されている。また、内部電極３ｄ，３ｅは、第１の端面１１と対向する第２の端面１２に引き出されている。内部電極は導電性ペーストの塗布・焼き付けにより形成することができる。内部電極には、Ａｇ、Ｐｄ、Ｐｔ、およびＡｕ等の貴金属、またはＣｕ、Ｎｉ、Ａｌ、Ｗ、およびＴｉ等の卑金属の単体またはこれらの合金を用いることができる。
【００２３】
サーミスタ素体２の外表面には、２つの外部電極８，９が形成されている。第１外部電極８は、サーミスタ素体２の一方の端面１１を覆う第１電極層４ａと、サーミスタ素体２の各主面に形成され、一端が第１電極層４ａと接し、他端が他方の端面の方向に延在する２つの第２電極層５ａ，５ｂと、第１電極層４ａと第２電極層５ａ，５ｂを覆う第３電極層６を有している。また、第２外部電極９は、サーミスタ素体２の一方の端面１２を覆う第１電極層４ｂと、サーミスタ素体２の各主面に形成され、一端が第１電極層４ｂと接し、他端が他方の端面の方向に延在する２つの第２電極層５ｃ，５ｄと、第１電極層４ｂと一対の第２電極層５ｃ，５ｄを覆う第３電極層７を有している。
【００２４】
第１電極層４ａ，４ｂは、Ａｇ、Ｐｄ、Ｐｔ、およびＡｕ等の貴金属を含み、例えば、導電性ペーストの塗布・焼き付けにより形成することができる。導電性ペーストにサーミスタ素体の端面を浸漬させることで、端面を覆う電極層を容易に形成することができる。第１電極層４ａ，４ｂの厚さは、１０μｍ以上６０μｍ以下、好ましくは１０μｍ以上５０μｍ以下、より好ましくは１５μｍ以上４０μｍ以下である。ここで、第１電極層の厚さとは、サーミスタ素体の端面と主面との連結位置と、第１電極層の外表面との間の長さ（図１中のＥ１）であり、第１電極層の厚さにほぼ等しい。
【００２５】
なお、ＮＴＣサーミスタを１２５℃で１０００時間放置し、放置前の抵抗値に対する放置後の抵抗値の変化を測定する信頼性試験を行ったところ、以下の結果が得られた。
【表１】
2016139975.tif 000003
ここで、ΔＲ（％）は、１２５℃に放置する前の２５℃における抵抗値Ｒ２５に対する放置後の２５℃における抵抗値の変化をΔＲ２５とした場合、
（ΔＲ２５／Ｒ２５）×１００
で定義される値であり、その値が小さいほど、ＮＴＣサーミスタの抵抗値変化が少ないことを示す。上記の結果から明らかなように、第１電極層の厚さが１０μｍより小さくなると、抵抗値変化が大きくなり、信頼性が低下することを確認した。
【００２６】
第２電極層には、金属、好ましくはＡｕ、Ａｇ、ＣｕまたはＴｉを含む、１層または複数層の金属層を用いることができる。単層の場合または最外層には、より酸化されにくいＡｕまたはＡｇが好ましい。第２電極層の厚さは、０．５μｍ以上１０μｍ以下、好ましくは１μｍ以上１０μｍ以下、より好ましくは１．５μｍ以上５μｍ以下である。また、第２電極層は平坦であることが好ましい。例えば、Ｒ値が、１μｍ未満、好ましくは０．５μｍ未満である。ここで、Ｒ値は、表面の粗さの程度を示す指標であり、図２を参照して説明する。図２は、図１のＡ部分の部分拡大縦断面図である。ＮＴＣサーミスタを断面研磨し、第２電極層５ａの厚さを５箇所で測定する。その５箇所の厚さの最大値と最小値を求め、その差をＲ値とする。Ｒ値が小さいほど、表面が平坦であることを示す。なお、図２中、サーミスタ素体の端面から１０μｍ以上内側の厚さを測定している。第２電極層は、スパッタリング法や印刷法を用いて形成することができるが、膜厚制御の容易でより平坦な膜を形成可能なスパッタリング法を用いることが好ましい。
【００２７】
第３電極層は、１層または複数層の金属または合金層であり、金属としては、Ｎｉ、ＣｕまたはＡｕ、合金としてはそれら金属の合金を用いることができる。単層の場合または最外層にはＣｕまたはＡｕが好ましい。レーザー光照射時の焼損を抑制することができるからである。また、第３電極層の厚さは、５μｍ以上２０μｍ以下、好ましくは６μｍ以上１５μｍ以下である。第３電極層は、メッキ法を用いて形成することができる。
【００２８】
また、サーミスタ素体２は、その中央部の外表面に、外部電極で被覆されていない非被覆領域を有している。例えば、一方の主面１３は、外部電極８で被覆された被覆領域１３ａと、外部電極９で被覆された被覆領域１３ｂと、いずれの外部電極にも被覆されていない非被覆領域１３ｃを有している。また、他方の主面１４は、外部電極８で被覆された被覆領域１３ｄと、外部電極９で被覆された被覆領域１３ｅと、いずれの外部電極にも被覆されていない非被覆領域１３ｆを有している。ここで、主面の被覆領域と非被覆領域の大きさは、ＮＴＣサーミスタ素子の割れ等の破断を抑制する観点から決定することができ、例えば、第１外部電極と第２外部電極が、以下に説明する条件を満たすように、設定することができる。すなわち、サーミスタ１の長さ方向（一方の端面１１から他方の端面１２に向かう方向）において、サーミスタ１の全長をＬとし、第１外部電極８の長さ（被覆領域の長さ）をＥ２とし、第２外部電極９の長さ（被覆領域の長さ）をＥ３とした場合、（１／３）×Ｌ≦Ｅ２＋Ｅ３≦（０．９５×Ｌ）、好ましくは、（２／３）×Ｌ≦Ｅ２＋Ｅ３≦（０．９０×Ｌ）である。第１外部電極８の長さＥ２と、第２外部電極９の長さＥ３とは、製造上同じであることが好ましいが、異なっていてもよい。
【００２９】
ここで、サーミスタ１の全長Ｌとは、サーミスタ１の長さ方向の両端間の長さをいう。また、第１外部電極８の長さＥ２とは、サーミスタ１の長さ方向における第１外部電極８の一端と他端との間の長さをいう。また、第１外部電極９の長さＥ３とは、サーミスタ１の長さ方向における第１外部電極９の一端と他端との間の長さをいう。例えば、サーミスタ１のサイズが、ＪＩＳ規格０６０３サイズ[（０．６±０．０３）ｍｍ（長さ方向）×（０．３±０．０３）ｍｍ（幅方向）]の場合、Ｌは、０．６ｍｍである。このとき、Ｅ２とＥ３は、それぞれ、０．２ｍｍ以上である。これにより、Ｅ２＋Ｅ３≧（２／３）×Ｌを満たす。サーミスタ１の厚みは、０．１ｍｍよりも大きく、０．３ｍｍよりも小さい。また、サーミスタ１の厚みは、０．３ｍｍ以上であってもよい。なお、サーミスタ１のサイズは、ＪＩＳ規格０４０２〜２０１２の範囲のサイズであればよい。
【００３０】
また、非被覆領域１３ｃ，１３ｆは、２つの外部電極８，９で被覆された被覆領域よりも低くなる段部１５，１６を有していてもよい。段部１５と段部１６の段差は、同じでも異なっていてもよい。段差は、１μｍ以上３０μｍ以下、好ましくは１μｍ以上１５μｍ以下である。段部１５と段部１６の段差の合計は、図１において、サーミスタ素体２の厚さＴ２（被覆領域１３ａと１３ｄとの間の厚さ）と厚さＴ１（非被覆領域１３ｃと１３ｆとの間の厚さ）の差で規定され、例えば、各段差はその差の概ね１／２の値でもよい。段部は、例えば、研磨処理、酸処理、メッキ処理、または研削処理により形成することができる。なお、図中では、一段の例を示したが、段部は複数段でもよい。
【００３１】
上記の通り、本発明によれば、第１電極層より薄くかつ平坦で、一端が該第１電極層と接し、他端が他方の端面の方向に延在する第２電極層を主面に設けることで、外部電極の平坦部分が広くなるため、レーザー光照射時に、レーザー光に対して厳しい位置精度が要求されないので、より簡単なプロセスで部品内蔵型基板を作製することが可能となる。
【００３２】
なお、必要に応じて、非被覆領域１３ｃ，１３ｆを覆うように、絶縁層を形成してもよい。絶縁層を構成する材料については、特に限定されず、適宜の合成樹脂を用いることができる。
【００３３】
（製造方法）
本発明の、ＮＴＣサーミスタ素子は、例えば、以下に説明する製造方法を用いて製造することができ、該製造方法は、内部電極を含むサーミスタ素体を作製する工程と、サーミスタ素体に外部電極を形成する工程を少なくとも含む。
【００３４】
サーミスタ素体を作製する工程では、必要に応じて仮焼した原料粉末に有機バインダを加え混合してスラリー状にし、その後、ドクターブレード法等を用いて成形加工を行い、セラミックグリーンシートを作製する。次いで、内部電極用導電ペーストを用いて、セラミックグリーンシート上にスクリーン印刷を行って電極パターンを形成する。次に、電極パターンが印刷された複数のセラミックグリーンシートを積層した後、電極パターンが印刷されていないセラミックグリーンシートで上下挟持して圧着して、積層体を作製する。次いで、得られた積層体に脱バインダ処理を行った後、焼成して内部電極とサーミスタ素体層とが交互に積層されたサーミスタ素体を作製する。
【００３５】
図２は、サーミスタ素体に外部電極を形成する工程を示す模式縦断面図である。図中、図１と同様の部分については同じ符号を付して説明を省略する。（ａ）は、内部電極３ａ，３ｂ，３ｃ，３ｄ，３ｆとサーミスタ素体層とが交互に積層されたサーミスタ素体２の模式縦断面図である。（ｂ）は、外部電極の第１電極層を形成する工程である。内部電極とサーミスタ素体層とが交互に積層されたサーミスタ素体２の端面１１，１２を導電ペーストに浸漬し、焼き付けして第１電極層４ａ，４ｂを形成する。（ｃ）は、第２電極層を形成する工程である。スパッタリング法により、サーミスタ素体２の各主面に、一端が第１電極層４ａと接し、他端が他方の端面の方向に延在する一対の第２電極層５ａ，５ｂと、一端が第１電極層４ｂと接し、他端が他方の端面の方向に延在する一対の第２電極層５ｃ，５ｄを形成する。（ｄ）は、第３電極層を形成する工程であり、第３電極層を２層で構成した例を示している。第３電極層の第１層７ａと第２層７ｂを、例えばメッキ法により形成する。これにより、ＮＴＣサーミスタ素子を製造することができる。
【００３６】
また、前記の第３電極層を形成する工程がメッキ法により第３電極層を形成する工程である場合、第２電極層を形成後、前記サーミスタ素体の中央部の外表面であって、第２電極層で被覆されていない非被覆領域に対して、酸処理、研磨処理、メッキ処理または研削処理等の素体表面処理を行うことができる。この際、段部１５，１６が生成する。スパッタリング法を用いて第２電極層を形成する場合、電極材料の一部がサーミスタ素体の非被覆領域に付着する可能性があるが、上記の素体表面処理を行うと、段部１５、１６を生成する際に電極材料の一部を除去できる。そのため、メッキ法を用いて第３電極層を形成する場合、サーミスタ素体の非被覆領域に島状メッキが発生するのを防止することが可能となる。例えば、ＪＩＳ規格０６０３サイズのＮＴＣサーミスタ素子について、スパッタリング法で第２電極層を形成した後、上記の素体表面処理を行った場合と上記の素体表面処理を行わなかった場合で、島状メッキの発生を比較した。サーミスタ素体の非被覆領域をＳＥＭ観察したところ、上記の素体表面処理を行った１０００個の素子では、直径０．５μｍ以上の島状メッキの発生は認められなかった。これに対し、上記の素体表面処理を行わなかった場合、１０００個の素子すべてについて直径０．５μｍ以上の島状メッキの発生が認められた。
【００３７】
また、上記の例では、スパッタリング法を用いて第２電極層を用いた例を示したが、スクリーン印刷法を用いて形成してもよい。
【００３８】
（部品内蔵型基板への実装）
図４は、ＮＴＣサーミスタ素子の部品内蔵型基板への実装工程の一例を示す模式縦断面図である。まず、（ａ）に示すように、基板３０の上にサーミスタ素子２０を載置する。このとき、第１外部電極２１と第２外部電極２２は接着剤を介して基板３０に接着される。
【００３９】
次に、（ｂ）に示すように、基板３０の表面に、サーミスタ素子２０を封止するように、封止体２３を充填する。これにより、サーミスタ素子２０は、封止体２３内に埋め込まれる。
【００４０】
次に、（ｃ）に示すように、第１外部電極２１と第２外部電極２２が直下に位置する封止体２３の部分にレーザー光を照射して、第１外部電極２１が露出する孔部２４ａと、第２外部電極２２が露出する孔部２４ｂを形成する。このとき、第１電極層より薄くかつ平坦で、一端が該第１電極層と接し、他端が他方の端面の方向に延在する第２電極層を主面に設けているので、外部電極の平坦部分が広くなるため、レーザー光照射時に、レーザー光に対して厳しい位置精度が要求されないので、より簡単なプロセスで部品内蔵型基板を作製することが可能となる。
【００４１】
次に、（ｄ）に示すように、封止体２３の孔部２４ａ，２４ｂや、封止体２３の上面や、基板３０の裏面に、配線としてＣｕなどの金属材料２５，３２をめっきする。これにより、孔部２４ａ，２４ｂの中は金属材料で充填される。さらに、絶縁層や導電層（不図示）を積層して部品内蔵型基板を作製する。
【００４２】
なお、本明細書ではＮＴＣサーミスタについて説明したが、本発明は、例えば国際公開第２０１４／０１７３６５号に記載されているような、内部電極と外部電極を有するＰＴＣサーミスタにも適用可能である。すなわち、ＰＴＣサーミスタに適用した場合、セラミック焼結体からなり、対向する２つの主面と、対向する２つの側面と、対向する２つの端面とを有するサーミスタ素体と、該サーミスタ素体内に形成された複数の内部電極と、該サーミスタ素体の外表面に形成され、該複数の内部電極と電気的に接続される２つの外部電極を有し、前記外部電極が、それぞれ、該サーミスタ素体の一の端面を覆う第１電極層と、該サーミスタ素体の前記主面にそれぞれ形成され、一端が該第１電極層と接し、他端が他方の端面の方向に延在する、少なくとも１層からなる、第２電極層と、該第１電極と該２電極層を覆う少なくとも１層の第３電極層を有する、基板埋め込み用ＰＴＣサーミスタを提供することが可能である。その場合、ＮＴＣサーミスタの場合と同様に、レーザー光でビアホールを形成する際に、極めて正確な位置精度を不要とすることが可能である。なお、ＰＴＣサーミスタの場合、サーミスタ素体には正の抵抗温度特性を有するセラミックスを用いることができる。また、内部電極や、外部電極の第１電極層、第２電極層および第３電極層には、本明細書に記載した材料を用いることができる。
【産業上の利用可能性】
【００４３】
本発明によれば、部品内蔵型基板内に容易に埋め込むことの可能なＮＴＣサーミスタを提供することができる。
【符号の説明】
【００４４】
１  ＮＴＣサーミスタ
２  サーミスタ素体
３ａ，３ｂ，３ｃ，３ｄ，３ｅ，３ｆ  内部電極
４ａ，４ｂ  第１電極層
５ａ，５ｂ  第２電極層
５ｃ，５ｄ  第２電極層
６，７  第３電極層
８  第１外部電極
９  第２外部電極
１１  第１端面
１２  第２端面
１３，１４  主面
１３ａ，１３ｂ，１３ｄ，１３ｅ  被覆領域
１３ｃ，１３ｆ  非被覆領域
１５，１６  段部
２０  ＮＴＣサーミスタ
２１  第１外部電極
２２  第２外部電極
２３  封止体
２４ａ，２４ｂ  孔部
２５，３２  金属材料
３０  基板
【図１】
2016139975.tif 000004
【図２】
2016139975.tif 000005
【図３】
2016139975.tif 000006
【図４】
2016139975.tif 000007
【図５】
2016139975.tif 000008
【国際調査報告】
2016139975.tif 000009
2016139975.tif 000010
2016139975.tif 000011
2016139975.tif 000012