(57)【要約】  小さい回路サイズで信号を増幅すること、および電力低減を図ること。  電流制御電流源部５３は、遷移時間設定信号ｔｐに基づいて、出力する電流を変化させる。電流制御電流源部５４は、遷移時間設定信号ｔｎに基づいて、引き込む電流を変化させる。振幅制御部５５は、振幅設定信号ａｐに基づいて、電流制御電流源部５３に供給する電源電圧を変化させ、電流制御電流源部５３から出力される電流によって生じる電圧の振幅を変化させる。振幅制御部５６は、振幅設定信号ａｎに基づいて、電流制御電流源部５４に供給する電源電圧を変化させ、電流制御電流源部５４により引き込まれる電流によって生じる電圧の振幅を変化させる。バッファ部５７は、電流制御電流源部５３から出力される電流および電流制御電流源部５４から引き込まれる電流に応じて負荷を駆動する。
2015186234.tif 000002
【特許請求の範囲】
【請求項１】
第１の設定信号に基づいて、出力する電流を変化させる第１の電流源部と、
第２の設定信号に基づいて、引き込む電流を変化させる第２の電流源部と、
第３の設定信号に基づいて、前記第１の電流源部に供給する電源電圧を変化させ、前記第１の電流源部から出力される電流によって生じる電圧の振幅を変化させる第１の振幅制御部と、
第４の設定信号に基づいて、前記第２の電流源部に供給する電源電圧を変化させ、前記第２の電流源部により引き込まれる電流によって生じる電圧の振幅を変化させる第２の振幅制御部と、
前記第１の電流源部から出力される電流および前記第２の電流源部から引き込まれる電流に応じて負荷を駆動するバッファ部と、
を有することを特徴とする増幅回路。
【請求項２】
請求項１に記載の増幅回路であって、
前記第１の電流源部と前記第２の電流源部は、直列に接続されており、
前記第１の振幅制御部は、電源の第１の極性と前記第１の電流源部との間に接続され、前記第１の電流源部に供給する電源電圧を変化させるとともに、前記電源から前記第１の電流源部が出力する電流を供給し、
前記第２の振幅制御部は、前記電源の第２の極性と前記第２の電流源部との間に接続され、前記第２の電流源部に供給する電源電圧を変化させるとともに、前記第２の電流源の引き込む電流を前記電源に流し、
前記バッファ部は、前記電源の前記第１の極性と前記第２の極性との間に接続され、直列接続され前記第１の電流源部と前記第２の電流源部との間に入力が接続される、
ことを特徴とする増幅回路。
【請求項３】
請求項２に記載の増幅回路であって、
前記第１の設定信号が入力され、前記第１の設定信号の大きさに応じた第１の設定電流を出力し、前記第２の設定信号が入力され、前記第２の設定信号の大きさに応じた第２の設定電流を出力する第３の電流源部をさらに有し、
前記第１の電流源部は、前記第３の電流源部から出力される前記第１の設定電流の大きさに基づいて出力する電流を変化させ、
前記第２の電流源部は、前記第３の電流源部から出力される前記第２の設定電流の大きさに基づいて引き込む電流を変化させる、
ことを特徴とする増幅回路。
【請求項４】
請求項３に記載の増幅回路であって、
前記第３の電流源部は、前記電源より低圧の低圧電源から電圧が供給される、
ことを特徴とする増幅回路。
【請求項５】
請求項１に記載の増幅回路であって、
前記第１の電流源部が電流の出力を終了したときおよび前記第２の電流源部が電流の引き込みを終了したとき、バッファ部の入力の電圧を基準電圧に収束させる収束回路をさらに有することを特徴とする増幅回路。
【請求項６】
請求項１に記載の増幅回路であって、
前記第１の電流源部は、前記第１の設定信号の大きさに応じた電流を出力する第１のトランジスタ回路を有し、
前記第２の電流源部は、前記第２の設定信号の大きさに応じた電流を引き込む第２のトランジスタ回路を有し、
前記第１の振幅制御部は、ドレインが電源の第１の極性に接続され、ソースが前記第１のトランジスタ回路に接続され、ゲートに前記第３の設定信号が入力される第１のトランジスタを有し、
前記第２の振幅制御部は、ドレインが前記電源の第２の極性に接続され、ソースが前記第２のトランジスタ回路に接続され、ゲートに前記第４の設定信号が入力される第２のトランジスタを有し、
前記バッファ部は、前記第１のトランジスタ回路から出力される電流に応じて、前記電源の前記第１の極性から電流を前記負荷に出力する第３のトランジスタと、前記第２のトランジスタ回路から引き込まれる電流に応じて、前記負荷から前記電源の前記第２の極性に電流を引き込む第４のトランジスタとを有する、
をことを特徴とする増幅回路。
【請求項７】
請求項６に記載の増幅回路であって、
前記第１のトランジスタ回路を構成するトランジスタ、前記第２のトランジスタ回路を構成するトランジスタ、前記第１のトランジスタ、および前記第２のトランジスタのサイズは、前記第３のトランジスタおよび前記第４のトランジスタより小さい、
ことを特徴とする増幅回路。
【請求項８】
請求項６に記載の増幅回路であって、
ゲートに前記第１の設定信号が入力され、前記第１の設定信号の電圧の大きさに応じた第１の設定電流を前記第１のトランジスタ回路に出力する第５のトランジスタと、
ゲートに前記第２の設定信号が入力され、前記第２の設定信号の電圧の大きさに応じた第２の設定電流を前記第２のトランジスタ回路に出力する第６のトランジスタと、
前記第５のトランジスタから出力される前記第１の設定電流をレベルシフトする第７のトランジスタと、
前記第６のトランジスタから出力される前記第２の設定電流をレベルシフトする第８のトランジスタと、
を有することを特徴とする増幅回路。
【請求項９】
請求項８に記載の増幅回路であって、
前記第５のトランジスタ、前記第６のトランジスタ、前記第７のトランジスタ、および前記第８のトランジスタのサイズは、前記第３のトランジスタおよび前記第４のトランジスタより小さい、
ことを特徴とする増幅回路。
【請求項１０】
第１の設定信号に基づいて、出力する電流を変化させる第１の電流源部と、
第２の設定信号に基づいて、引き込む電流を変化させる第２の電流源部と、
第３の設定信号に基づいて、前記第１の電流源部に供給する電源電圧を変化させ、前記第１の電流源部から出力される電流によって生じる電圧の振幅を変化させる第１の振幅制御部と、
第４の設定信号に基づいて、前記第２の電流源部に供給する電源電圧を変化させ、前記第２の電流源部により引き込まれる電流によって生じる電圧の振幅を変化させる第２の振幅制御部と、
前記第１の電流源部から出力される電流および前記第２の電流源部から引き込まれる電流に応じて超音波を発する振動子を駆動するバッファ部と、
を有することを特徴とする超音波プローブ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅回路および超音波プローブに関するものである。
【背景技術】
【０００２】
特許文献１には、電気波形生成回路であって、フローティングソースドライバ制御回路と、フローティングソースドライバ制御回路に結合された一対のスイッチング制御回路と、スイッチング制御回路に結合された複数の相補型のＰ型およびＮ型ＭＯＳＦＥＴと、相補型のＰ型およびＮ型ＭＯＳＦＥＴに結合された変換器と、を有し、浮動ソースドライバ制御回路は、周波数プリスケール部と、周波数プリスケール部に結合された制御ロジックと、周波数プリスケール部に結合された波形メモリと、波形メモリと周波数プリスケール部に結合されたアドレス発生器と、波形メモリに結合された一対のデジタルアナログ変換器と、を有し、デジタルアナログ変換器の１つはスイッチング電流制御回路に結合されている電気波形生成回路が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許第８１９８９２２号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、超音波診断装置の超音波プローブの分解能は、様々な要素に依存するが、その１つとして超音波を発する振動子を駆動する増幅回路のサイズに依存する。高い分解能を得るには、増幅回路のサイズは、所定のサイズ内に収まることが求められる。特許文献１の回路では、回路サイズが大きく、超音波プローブの所望の分解能が得られない。また、回路の小型化と同時に消費電力の低減も実現する必要がある。【０００５】
そこで本発明は、小さい回路サイズで信号を増幅すること、および消費電力の低減を図ることができる技術を提供する。
【課題を解決するための手段】
【０００６】
本願は、上記課題の少なくとも一部を解決する手段を複数含んでいるが、その例を挙げるならば、以下の通りである。上記課題を解決すべく、本発明に係る増幅回路は、第１の設定信号に基づいて、出力する電流を変化させる第１の電流源部と、第２の設定信号に基づいて、引き込む電流を変化させる第２の電流源部と、第３の設定信号に基づいて、前記第１の電流源部に供給する電源電圧を変化させ、前記第１の電流源部から出力される電流によって生じる電圧の振幅を変化させる第１の振幅制御部と、第４の設定信号に基づいて、前記第２の電流源部に供給する電源電圧を変化させ、前記第２の電流源部により引き込まれる電流によって生じる電圧の振幅を変化させる第２の振幅制御部と、前記第１の電流源部から出力される電流および前記第２の電流源部から引き込まれる電流に応じて負荷を駆動するバッファ部と、を有する。
【発明の効果】
【０００７】
本発明によれば、小さい回路サイズで信号を増幅することができる。【０００８】
上記した以外の課題、構成、および効果は、以下の実施形態の説明により明らかにされる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１の実施の形態に係る超音波診断装置を示した図である。
【図２】図１の２ＤアレイＩＣを説明する図である。
【図３】図２の送波回路の振幅可変および遷移時間調整を説明する図である。
【図４】図２の送波回路のブロック例を示した図である。
【図５】図４の送波回路の回路例を示した図である。
【図６】図５の送波回路のタイミングチャートを示した図のその１である。
【図７】図５の送波回路のタイミングチャートを示した図のその２である。
【図８】図５の送波回路の振幅制御のシミュレーション結果を示した図である。
【図９】図５の送波回路の遷移時間制御のシミュレーション結果を示した図である。
【図１０】第２の実施の形態に係る送波回路のブロック例を示した図である。
【図１１】駆動信号の収束を説明する図である。
【図１２】図１０のＲＺ回路の回路例を示した図である。
【図１３】図１２のＲＺ回路のタイミングチャートを示した図である。
【発明を実施するための形態】
【００１０】
超音波診断装置は、Ｘ線ＣＴ（Computed Tomography）装置やＭＲＩ（Magnetic Resonance Imaging）装置等とともに、生体内を容易かつリアルタイムに観察することができる装置として広く利用されている。さらに、近年においては、従来の画像診断から、穿刺観察、造影剤観察などの治療支援への活用によりその用途を拡大しており、かかる背景からも、超音波診断装置では、従来にも増した高画質化が求められている。以下では、本発明の増幅回路を、超音波診断装置の超音波プローブの送波回路に適用した例について説明する。
【００１１】
［第１の実施の形態］
図１は、本発明の第１の実施の形態に係る超音波診断装置を示した図である。図１に示すように、超音波診断装置は、装置本体１１と、超音波プローブ１２とを有している。
【００１２】
装置本体１１は、その筺体内部に、例えば、当該超音波診断装置の全体の制御を行うＣＰＵ（Central Processor Unit）と、ＣＰＵが実行するプログラム等を記憶したＨＤＤ（Hard Disk Drive）や処理するデータを一時記憶するＲＡＭなどの記憶装置と、外部装置と通信するための通信ＩＦ（ＩＦ：InterFace）装置とを有している。また、装置本体１１は、その筐体内部に、例えば、各種の電源回路と、超音波プローブからの信号を画像処理する画像処理回路とを有している。また、装置本体１１は、例えば、キーボードやマウス等の入力装置と、液晶ディスプレイ装置等の出力装置とを有している。入力装置は、例えば、液晶ディスプレイ装置に設けられたタッチパネルであってもよい。装置本体１１は、底面に取り付けられたキャスタ等により、床面上を自在に移動可能な構造となっている。
【００１３】
超音波プローブ１２は、２Ｄ（Dimension）アレイ振動子１２ａと、２ＤアレイＩＣ（Integrated Circuit）１２ｂとを有している。２Ｄアレイ振動子１２ａは、超音波プローブ１２の人体と接触する側の面において、超音波を発する複数の振動子を有している。２Ｄアレイ振動子１２ａの複数の振動子は、２次元（平面状）に配置されている。
【００１４】
２ＤアレイＩＣ１２ｂは、２Ｄアレイ振動子１２ａに対向するようにして、２Ｄアレイ振動子１２ａの振動子を駆動する回路を複数有している。２ＤアレイＩＣ１２ｂの複数の回路は、２次元に配置されている。
【００１５】
２ＤアレイＩＣ１２ｂの複数の回路は、２Ｄアレイ振動子１２ａの複数の振動子に対応して設けられている。例えば、２ＤアレイＩＣ１２ｂの１つの回路は、２Ｄアレイ振動子１２ａの１つの振動子と電気的に接続されている。
【００１６】
図２は、図１の２ＤアレイＩＣを説明する図である。図２には、図１に示した２ＤアレイＩＣ１２ｂが示してある。図２の下部に示すように、２ＤアレイＩＣ１２ｂは、複数のサブアレイ２１と、周辺回路２２，２３とを有している。
【００１７】
サブアレイ２１と周辺回路２２，２３は、例えば、１つのＩＣ基板上に形成される。図２では、ＩＣ基板上に４０個（Ｓ００〜Ｓ３９）のサブアレイ２１が形成されている。また、図２では、ＩＣ基板上に２個の周辺回路２２，２３が形成されている。
【００１８】
周辺回路２２，２３は、図示していないが、装置本体１１と通信を行うためのＩＦ回路を有している。また、周辺回路２２，２３は、図示していないが、複数のサブアレイ２１に電源を供給する共通低圧電源回路と、共通高圧電源回路とを有している。また、周辺回路２２，２３は、図示していないが、装置本体１１からの指示に基づいて、複数のサブアレイ２１を制御する制御回路を有している。
【００１９】
図２の上部左側に示すように、複数のサブアレイ２１のそれぞれは、複数の素子回路３１を有している。図２では、「Ｓ００」のサブアレイ２１の素子回路３１の例が示してある。１個のサブアレイ２１は、６４個（ＥＬ００〜ＥＬ６３）の素子回路３１を有している。
【００２０】
２Ｄアレイ振動子１２ａの複数の振動子は、高画質化の要求に応じて小型化され、その数が増加している。それに伴い、素子回路３１の数は、例えば、約１万個に達する。そのため、素子回路３１のサイズおよび消費電力の低減は、重要である。なお、図２では、図示を簡略化し、４０個（Ｓ００〜Ｓ３９）×６４個（ＥＬ００〜ＥＬ６３）の素子回路３１の例を示している。
【００２１】
図２の上部右側に示すように、複数の素子回路３１のそれぞれは、遅延制御回路３２と、送波回路３３と、受信回路３４とを有している。図２では、「ＥＬ１４」の素子回路３１の回路ブロック例が示してある。なお、図２には、素子回路３１と接続される、２Ｄアレイ振動子１２ａの振動子４１も示してある。
【００２２】
同じ行の素子回路３１（例えば、ＥＬ００〜ＥＬ０７等）は、周辺回路２２，２３が有する、上述した図示していない共通低圧電源回路および共通高圧電源回路と接続されている。例えば、同じ行の素子回路３１は、低圧の正負一対の電源配線に接続されている。また、同じ行の素子回路３１は、高圧の正負一対の電源配線に接続されている。以下では、低圧の正側電源配線を電源ＶＤＤと呼び、低圧の負側電源配線を電源ＶＳＳと呼ぶことがある。また、高圧の正側電源配線を電源ＨＶＤＤと呼び、高圧の負側電源配線を電源ＨＶＳＳと呼ぶことがある。
【００２３】
遅延制御回路３２は、装置本体１１からの制御に応じて、送波回路３３から出力される、振動子４１を駆動する駆動信号の出力タイミングを制御する。例えば、遅延制御回路３２は、２Ｄアレイ振動子１２ａの複数の振動子から出力される、複数の超音波のフォーカスポイント（超音波が重なり合うポイント）を走査するように、送波回路３３が出力する駆動信号の出力タイミングを制御する。また、遅延制御回路３２は、例えば、２Ｄアレイ振動子１２ａの複数の振動子が受信する複数の反射波から、ターゲットの適切な画像が得られるよう、受信回路３４の受信タイミングを制御する。遅延制御回路３２は、受信回路３４によって受信された反射波の信号を装置本体１１に送信する。これにより、装置本体１１は、遅延制御回路３２から受信した信号を画像処理し、ターゲットの画像を出力装置に表示することができる。
【００２４】
送波回路３３は、遅延制御回路３２から出力される信号に基づいて、振動子４１を駆動する駆動信号を出力する。送波回路３３は、振動子４１に出力する駆動信号の振幅を可変することができる。また、送波回路３３は、振動子４１に出力する駆動信号の立上りの遷移時間と立下りの遷移時間とを調整できるようになっている。
【００２５】
受信回路３４は、振動子４１によって受信された信号を増幅して、遅延制御回路３２に出力する。
【００２６】
図３は、図２の送波回路の振幅可変および遷移時間調整を説明する図である。図３には、送波回路３３が振動子４１に出力する駆動信号の波形Ｗ１，Ｗ２が示してある。また、図３には、波形Ｗ１を拡大した波形Ｗ３が示してある。
【００２７】
送波回路３３は、診断する部位や映し出す像の種類に応じて、駆動信号の振幅を可変できるようになっている。例えば、装置本体１１が、断層像を表示装置に表示する場合、送波回路３３は、波形Ｗ１に示す振幅の駆動信号を振動子４１に出力する。また、例えば、装置本体１１が、血流像を表示装置に表示する場合、送波回路３３は、波形Ｗ１の振幅より小さい振幅の波形Ｗ２の駆動信号を振動子４１に出力する。
【００２８】
駆動信号の立上りの遷移時間と、立下りの遷移時間とが異なると、断層像や血流像に虚像（アーチファクト）が発生する。そのため、送波回路３３は、駆動信号の立上りの遷移時間と立下りの遷移時間とが等しくなるように、調整できるようになっている。例えば、送波回路３３は、図３の矢印Ａ１に示す駆動信号の立下りの遷移時間と、矢印Ａ２に示す駆動信号の立上りの遷移時間とを調整できるようになっている。送波回路３３は、波形Ｗ２についても同様に、遷移時間を調整できるようになっている。
【００２９】
ここで、超音波プローブの分解能は、様々な要素に依存するが、その１つとして振動子４１のサイズに依存する。例えば、振動子４１のサイズが小さいほど、ターゲットを密に走査することができ、断層像や血流像の空間分解能が上がる。そのため、振動子４１は、例えば、１個につき２００〜３００μｍ２のサイズが求められる。
【００３０】
上記したように、素子回路３１は、振動子４１と１対１で接続される。従って、素子回路３１のサイズも、振動子４１と同様のサイズが求められる。例えば、素子回路３１は、１個につき２００〜３００μｍ２のサイズが求められる。
【００３１】
送波回路３３は、駆動信号の振幅を可変できるようになっている。また、送波回路３３は、駆動信号の遷移時間を調整できるようになっている。そのため、１つの素子回路３１は、遅延制御回路３２、送波回路３３、および受信回路３４を有するが、送波回路３３が、大きさの約半分を占める。従って、分解能の高い超音波プローブを得るには、送波回路３３のサイズを小さくすること、および消費電力を低減することが求められる。
【００３２】
図４は、図２の送波回路のブロック例を示した図である。図４に示すように、送波回路３３は、可変電流源部５１と、レベルシフト部５２と、電流制御電流源部５３，５４と、振幅制御部５５，５６と、バッファ部５７とを有している。
【００３３】
可変電流源部５１は、電源ＶＤＤ，ＶＳＳに接続されている。可変電流源部５１には、入力信号ｉｎｐが入力される。入力信号ｉｎｐは、図２で説明した遅延制御回路３２から出力される。入力信号ｉｎｐは、例えば、正のパルス信号である。可変電流源部５１に、入力信号ｉｎｐが入力されると、バッファ部５７からは、例えば、電力増幅された正のパルスの駆動信号ｏｕｔが出力される。
【００３４】
可変電流源部５１には、入力信号ｉｎｎが入力される。入力信号ｉｎｎは、図２で説明した遅延制御回路３２から出力される。入力信号ｉｎｎは、例えば、正のパルス信号である。可変電流源部５１に、入力信号ｉｎｎが入力されると、バッファ部５７からは、例えば、電力増幅された負のパルスの駆動信号ｏｕｔが出力される。
【００３５】
可変電流源部５１には、遷移時間設定信号ｔｐが入力される。遷移時間設定信号ｔｐは、バッファ部５７から出力される駆動信号ｏｕｔの、立上りの遷移時間を調整するための信号である。駆動信号ｏｕｔの立上りの遷移時間は、例えば、遷移時間設定信号ｔｐの電圧の大きさに応じて調整される。
【００３６】
遷移時間設定信号ｔｐは、例えば、装置本体１１から出力される。遷移時間設定信号ｔｐの大きさは、例えば、ユーザが装置本体１１の入力装置を操作することによって可変される。すなわち、ユーザは、バッファ部５７から出力される駆動信号ｏｕｔの、立上りの遷移時間を調整することができる。可変電流源部５１は、例えば、正のパルスの入力信号ｉｎｐが入力されている間、遷移時間設定信号ｔｐの大きさに応じた電流の信号ｉｐをレベルシフト部５２に出力する。
【００３７】
可変電流源部５１には、遷移時間設定信号ｔｎが入力される。遷移時間設定信号ｔｎは、バッファ部５７から出力される駆動信号ｏｕｔの、立下りの遷移時間を調整するための信号である。駆動信号ｏｕｔの立下りの遷移時間は、例えば、遷移時間設定信号ｔｎの電圧の大きさに応じて調整される。
【００３８】
遷移時間設定信号ｔｎは、例えば、装置本体１１から出力される。遷移時間設定信号ｔｎの大きさは、例えば、ユーザが装置本体１１の入力装置を操作することによって可変される。すなわち、ユーザは、バッファ部５７から出力される駆動信号ｏｕｔの、立上りの遷移時間を調整することができる。可変電流源部５１は、例えば、正のパルスの入力信号ｉｎｎが入力されている間、遷移時間設定信号ｔｎの大きさに応じた電流の信号ｉｎをレベルシフト部５２に出力する。
【００３９】
レベルシフト部５２は、電源ＶＤＤ，ＶＳＳに接続されている。レベルシフト部５２は、可変電流源部５１から出力される信号ｉｐを高圧信号にレベルシフトし、信号ｌｓｐを電流制御電流源部５３に出力する。また、レベルシフト部５２は、可変電流源部５１から出力される信号ｉｎを高圧信号にレベルシフトし、信号ｌｓｎを電流制御電流源部５４に出力する。
【００４０】
電流制御電流源部５３には、レベルシフト部５２から出力される信号ｌｓｐが入力される。電流制御電流源部５３は、信号ｌｓｐの大きさに基づいて、バッファ部５７に出力する電流を変化させる。例えば、電流制御電流源部５３は、レベルシフト部５２から出力される信号ｌｓｐの電流が大きいほど、大きな電流をバッファ部５７に出力する。電流制御電流源部５３からバッファ部５７に出力される電流が大きいほど、バッファ部５７から出力される駆動信号ｏｕｔの立上りの遷移時間は短くなる。
【００４１】
なお、信号ｌｓｐは、信号ｉｐをレベルシフトしたものであり、その大きさは遷移時間設定信号ｔｐの大きさに基づいている。従って、電流制御電流源部５３は、ユーザによって設定される遷移時間設定信号ｔｐの大きさに基づいて、バッファ部５７に出力する電流を変化させる。
【００４２】
電流制御電流源部５４には、レベルシフト部５２から出力される信号ｌｓｎが入力される。電流制御電流源部５４は、信号ｌｓｎの大きさに基づいて、バッファ部５７から引き込む電流を変化させる。例えば、電流制御電流源部５３は、レベルシフト部５２から出力される信号ｌｓｎの電流が大きいほど、大きな電流をバッファ部５７から引き込む。電流制御電流源部５４のバッファ部５７から引き込む電流が大きいほど、バッファ部５７から出力される駆動信号ｏｕｔの立下りの遷移時間は短くなる。
【００４３】
なお、信号ｌｓｎは、信号ｉｎをレベルシフトしたものであり、その大きさは遷移時間設定信号ｔｎの大きさに基づいている。従って、電流制御電流源部５３は、ユーザによって設定される遷移時間設定信号ｔｎの大きさに基づいて、バッファ部５７から引き込む電流を変化させる。
【００４４】
振幅制御部５５は、電源ＨＶＤＤと電流制御電流源部５３との間に接続されている。振幅制御部５５には、振幅設定信号ａｐが入力される。振幅設定信号ａｐは、バッファ部５７から出力される駆動信号ｏｕｔの立上りの振幅を可変するための信号である。駆動信号ｏｕｔの立上りの振幅は、振幅設定信号ａｐの大きさに応じて可変される。
【００４５】
振幅設定信号ａｐは、例えば、装置本体１１から出力される。振幅設定信号ａｐの大きさは、例えば、ユーザが装置本体１１の入力装置を操作することによって可変される。すなわち、ユーザは、バッファ部５７から出力される駆動信号ｏｕｔの立上りの振幅を可変することができる。
【００４６】
振幅制御部５５は、振幅設定信号ａｐの大きさに基づいて、電流制御電流源部５３に供給する電源電圧を変化させ、電流制御電流源部５３から出力される電流によって生じる電圧の振幅を変化させる。例えば、電流制御電流源部５３に供給する電源電圧の絶対値を小さくすると、電流制御電流源部５３から出力される電流によって生じる電圧（バッファ部５７の入力電圧）の振幅は小さくなる。そして、バッファ部５７から出力される駆動信号ｏｕｔの立上りの振幅は小さくなる。
【００４７】
振幅制御部５６は、電源ＨＶＳＳと電流制御電流源部５４との間に接続されている。振幅制御部５６には、振幅設定信号ａｎが入力される。振幅設定信号ａｎは、バッファ部５７から出力される駆動信号ｏｕｔの立下りの振幅を可変するための信号である。駆動信号ｏｕｔの立下りの振幅は、振幅設定信号ａｎの大きさに応じて可変される。
【００４８】
振幅設定信号ａｎは、例えば、装置本体１１から出力される。振幅設定信号ａｎの大きさは、例えば、ユーザが装置本体１１の入力装置を操作することによって可変される。すなわち、ユーザは、バッファ部５７から出力される駆動信号ｏｕｔの立下りの振幅を可変することができる。
【００４９】
振幅制御部５６は、振幅設定信号ａｎの大きさに基づいて、電流制御電流源部５３に供給する電源電圧を変化させ、電流制御電流源部５４により引き込まれる電流によって生じる電圧の振幅を変化させる。例えば、電流制御電流源部５４に供給する電源電圧の絶対値を小さくすると、電流制御電流源部５４が引き込む電流によって生じる電圧（バッファ部５７の入力電圧）の振幅は小さくなる。そして、バッファ部５７から出力される駆動信号ｏｕｔの立下りの振幅は小さくなる。
【００５０】
バッファ部５７は、電源ＨＶＤＤ，ＶＨＳＳと接続されている。バッファ部５７は、信号を入力する入力部が、直列接続された電流制御電流源部５３，５４の接続点と接続されている。バッファ部５７は、電流制御電流源部５３から出力される電流および電流制御電流源部５４により引き込まれる電流に応じて、駆動信号ｏｕｔを振動子４１に出力する。
【００５１】
図５は、図４の送波回路の回路例を示した図である。図５には、図４に示した可変電流源部５１、レベルシフト部５２、電流制御電流源部５３，５４、振幅制御部５５，５６、およびバッファ部５７の回路例が示してある。
【００５２】
可変電流源部５１は、スイッチＳＰ１，ＳＰ２，ＳＮ１，ＳＮ２と、インバータ６１，６２と、ＮＭＯＳ（Negative channel metal Oxide Semiconductor）のトランジスタＭＮ１と、ＰＭＯＳ（Positive channel metal Oxide Semiconductor）のトランジスタＭＰ１とを有している。
【００５３】
スイッチＳＰ１には、入力信号ｉｎｐと、遷移時間設定信号ｔｐとが入力される。スイッチＳＰ１は、入力信号ｉｎｐに応じてスイッチを開閉し、入力される遷移時間設定信号ｔｐをトランジスタＭＮ１のゲートに出力したりしなかったりする。例えば、スイッチＳＰ１は、遅延制御回路３２から入力信号ｉｎｐが出力されると（「Ｈ状態」の入力信号ｉｎｐが出力されると）、スイッチを閉じ、遷移時間設定信号ｔｐをトランジスタＭＮ１のゲートに出力する。
【００５４】
インバータ６１には、入力信号ｉｎｐが入力される。インバータ６１は、入力される入力信号ｉｎｐを反転して、スイッチＳＰ２に出力する。例えば、インバータ６１は、「Ｈ状態」の入力信号ｉｎｐが入力されると、「Ｌ状態」の信号をスイッチＳＰ２に出力する。
【００５５】
スイッチＳＰ２には、インバータ６１によって反転された入力信号ｉｎｐと、電源ＶＳＳの電圧とが入力される。スイッチＳＰ２は、インバータ６１によって反転された入力信号ｉｎｐに応じてスイッチを開閉し、入力される電源ＶＳＳの電圧をトランジスタＭＮ１のゲートに出力したりしなかったりする。例えば、スイッチＳＰ２は、遅延制御回路３２から入力信号ｉｎｐがインバータ６１に出力されていない場合（「Ｌ状態」の入力信号ｉｎｐがインバータ６１に出力されている場合）、スイッチを閉じ、電源ＶＳＳの電圧をトランジスタＭＮ１のゲートに出力する。
【００５６】
トランジスタＭＮ１のゲートは、スイッチＳＰ１，ＳＰ２と接続されている。トランジスタＭＮ１のソースは、電源ＶＳＳと接続されている。トランジスタＭＮ１のドレインは、レベルシフト部５２のトランジスタＭＮ２と接続されている。
【００５７】
トランジスタＭＮ１は、遅延制御回路３２から入力信号ｉｎｐが出力されると、ゲートに遷移時間設定信号ｔｐが入力される。例えば、遅延制御回路３２から「Ｈ状態」の入力信号ｉｎｐが出力されると、スイッチＳＰ１は閉じ、スイッチＳＰ２は開いて、トランジスタＭＮ１のゲートに遷移時間設定信号ｔｐが入力される。トランジスタＭＮ１は、ゲートに遷移時間設定信号ｔｐが入力されるとオンし、ドレイン−ソース間に遷移時間設定信号ｔｐの電圧に応じた電流を流す。一方、トランジスタＭＮ１は、遅延制御回路３２から入力信号ｉｎｐが出力されない場合、ゲートに電源ＶＳＳの電圧が入力される。例えば、遅延制御回路３２から「Ｌ状態」の入力信号ｉｎｐが出力されている場合、スイッチＳＰ１は開き、スイッチＳＰ２は閉じて、トランジスタＭＮ１のゲートに電源ＶＳＳの電圧が入力される。トランジスタＭＮ１は、ゲートに電源ＶＳＳの電圧が入力されるとオフし、ドレイン−ソース間に電流を流さない。
【００５８】
スイッチＳＮ１には、入力信号ｉｎｎと、遷移時間設定信号ｔｎとが入力される。スイッチＳＮ１は、入力信号ｉｎｎに応じてスイッチを開閉し、入力される遷移時間設定信号ｔｎをトランジスタＭＰ１のゲートに出力したりしなかったりする。例えば、スイッチＳＮ１は、遅延制御回路３２から入力信号ｉｎｎが出力されると（「Ｈ状態」の入力信号ｉｎｎが出力されると）、スイッチを閉じ、遷移時間設定信号ｔｎをトランジスタＭＰ１のゲートに出力する。
【００５９】
インバータ６２には、入力信号ｉｎｎが入力される。インバータ６２は、入力される入力信号ｉｎｎを反転して、スイッチＳＮ２に出力する。例えば、インバータ６２は、「Ｈ状態」の入力信号ｉｎｎが入力されると、「Ｌ状態」の信号をスイッチＳＮ２に出力する。
【００６０】
スイッチＳＮ２には、インバータ６２によって反転された入力信号ｉｎｎと、電源ＶＤＤの電圧とが入力される。スイッチＳＮ２は、インバータ６２によって反転された入力信号ｉｎｎに応じてスイッチを開閉し、入力される電源ＶＤＤの電圧をトランジスタＭＰ１のゲートに出力したりしなかったりする。例えば、スイッチＳＮ２は、遅延制御回路３２から入力信号ｉｎｎがインバータ６２に出力されていない場合（「Ｌ状態」の入力信号ｉｎｎがインバータ６２に出力されている場合）、スイッチを閉じ、電源ＶＤＤの電圧をトランジスタＭＮ１のゲートに出力する。
【００６１】
トランジスタＭＰ１のゲートは、スイッチＳＮ１，ＳＮ２と接続されている。トランジスタＭＰ１のソースは、電源ＶＤＤと接続されている。トランジスタＭＰ１のドレインは、レベルシフト部５２のトランジスタＭＰ２と接続されている。
【００６２】
トランジスタＭＰ１は、遅延制御回路３２から入力信号ｉｎｎが出力されると、ゲートに遷移時間設定信号ｔｎが入力される。例えば、遅延制御回路３２から「Ｈ状態」の入力信号ｉｎｎが出力されると、スイッチＳＮ１は閉じ、スイッチＳＰ２は開いて、トランジスタＭＰ１のゲートに遷移時間設定信号ｔｎが入力される。トランジスタＭＰ１は、ゲートに遷移時間設定信号ｔｎが入力されるとオンし、ドレイン−ソース間に遷移時間設定信号ｔｎの電圧に応じた電流を流す。一方、トランジスタＭＰ１は、遅延制御回路３２から入力信号ｉｎｎが出力されない場合、ゲートに電源ＶＤＤの電圧が入力される。例えば、遅延制御回路３２から「Ｌ状態」の入力信号ｉｎｎが出力されている場合、スイッチＳＮ１は開き、スイッチＳＮ２は閉じて、トランジスタＭＰ１のゲートに電源ＶＤＤの電圧が入力される。トランジスタＭＰ１は、ゲートに電源ＶＤＤの電圧が入力されるとオフし、ドレイン−ソース間に電流を流さない。
【００６３】
レベルシフト部５２は、高耐圧用のＮＭＯＳのトランジスタＭＮ２と、高耐圧用のＰＭＯＳのトランジスタＭＰ２とを有している。
【００６４】
トランジスタＭＮ２のゲートは、電源ＶＤＤに接続されている。トランジスタＭＮ２のソースは、可変電流源部５１のトランジスタＭＮ１のドレインに接続されている。トランジスタＭＮ２のドレインは、電流制御電流源部５３のトランジスタＭＰ３のゲートおよびドレインと接続されている。
【００６５】
トランジスタＭＮ２は、トランジスタＭＮ１がオンし、ソースの電圧が下がると、オンする。これにより、トランジスタＭＮ２のドレイン−ソース間には、トランジスタＭＮ１のゲートに入力されている遷移時間設定信号ｔｐの大きさに応じた電流が流れる。
【００６６】
トランジスタＭＰ２のゲートは、電源ＶＳＳに接続されている。トランジスタＭＰ２のソースは、可変電流源部５１のトランジスタＭＰ１のドレインに接続されている。トランジスタＭＰ２のドレインは、電流制御電流源部５４のトランジスタＭＮ３のゲートおよびドレインと接続されている。
【００６７】
トランジスタＭＰ２は、トランジスタＭＰ１がオンし、ソースの電圧が上がると、オンする。これにより、トランジスタＭＰ２のドレイン−ソース間には、トランジスタＭＰ１のゲートに入力されている遷移時間設定信号ｔｎの大きさに応じた電流が流れる。
【００６８】
電流制御電流源部５３は、ＰＭＯＳのトランジスタＭＰ３，ＭＰ５と、高耐圧用のＰＭＯＳのトランジスタＭＰ４，ＭＰ６とを有している。
【００６９】
トランジスタＭＰ３は、ダイオード接続されている。トランジスタＭＰ３のゲートは、トランジスタＭＰ４のゲートと接続されている。
【００７０】
トランジスタＭＰ４のソースは、トランジスタＭＰ５，ＭＰ６のゲートに接続されている。トランジスタＭＰ４のドレインは、トランジスタＭＰ６のドレイン、電流制御電流源部５４のトランジスタＭＮ４，ＭＮ６のドレイン、およびバッファ部５７のトランジスタＭＮ８，ＭＰ８のゲートと接続されている。
【００７１】
トランジスタＭＰ５は、ダイオード接続されている。トランジスタＭＰ５のゲートは、トランジスタＭＰ６のゲートと、トランジスタＭＰ４のソースとに接続されている。トランジスタＭＰ５のソースは、トランジスタＭＰ６のソースと、振幅制御部５５のトランジスタＭＮ７のソースと接続されている。
【００７２】
トランジスタＭＰ５，ＭＰ６は、トランジスタＭＰ５，ＭＰ３，ＭＮ２，ＭＮ１を流れる電流に応じた電流をトランジスタＭＰ６に流す。その際、トランジスタＭＰ５，ＭＰ６は、トランジスタＭＰ５，ＭＰ３，ＭＮ２，ＭＮ１を流れる電流を増幅してトランジスタＭＰ６に流す。増幅率は、例えば、トランジスタＭＰ５，ＭＰ６のアスペクト比によって設定することができる。トランジスタＭＰ３，ＭＰ４は、トランジスタＭＰ５，ＭＰ３，ＭＮ２，ＭＮ１を流れる電流に対する、トランジスタＭＰ６の電流の応答時間を高速化する。
【００７３】
ここで、遷移時間設定信号ｔｐの電圧が大きいほど、トランジスタＭＰ５，ＭＰ３，ＭＮ２，ＭＮ１を流れる電流は大きくなる。電流制御電流源部５３は、トランジスタＭＰ５，ＭＰ３に流れる電流に応じて、トランジスタＭＰ６を流れる電流を制御する電流制御電流源であり、トランジスタＭＰ５，ＭＰ３，ＭＮ２，ＭＮ１を流れる電流が大きいと、トランジスタＭＰ６からバッファ部５７のトランジスタＭＮ８，ＭＰ８のゲートに出力される電流も大きくなる。これにより、バッファ部５７のトランジスタＭＮ８，ＭＰ８のゲートの充電時間は短くなり、電圧の上昇時間が速くなる。
【００７４】
電流制御電流源部５４は、ＮＭＯＳのトランジスタＭＮ３，ＭＮ５と、高耐圧用のＮＭＯＳのトランジスタＭＮ４，ＭＮ６とを有している。
【００７５】
トランジスタＭＮ３は、ダイオード接続されている。トランジスタＭＮ３のゲートは、トランジスタＭＮ４のゲートと接続されている。
【００７６】
トランジスタＭＮ４のソースは、トランジスタＭＮ５，ＭＮ６のゲートに接続されている。トランジスタＭＮ４のドレインは、トランジスタＭＮ６のドレイン、電流制御電流源部５３のトランジスタＭＰ４，ＭＰ６のドレイン、およびバッファ部５７のトランジスタＭＮ８，ＭＰ８のゲートと接続されている。
【００７７】
トランジスタＭＮ５は、ダイオード接続されている。トランジスタＭＮ５のゲートは、トランジスタＭＮ６のゲートと、トランジスタＭＮ４のソースとに接続されている。トランジスタＭＮ５のソースは、トランジスタＭＮ６のソースと、振幅制御部５６のトランジスタＭＰ７のソースと接続されている。
【００７８】
トランジスタＭＮ５，ＭＮ６は、トランジスタＭＰ１，ＭＰ２，ＭＮ３，ＭＮ５を流れる電流に応じた電流をトランジスタＭＮ６に流す。その際、トランジスタＭＮ５，ＭＮ６は、トランジスタＭＰ１，ＭＰ２，ＭＮ３，ＭＮ５を流れる電流を増幅してトランジスタＭＮ６に流す。増幅率は、例えば、トランジスタＭＮ５，ＭＮ６のアスペクト比によって設定することができる。トランジスタＭＮ３，ＭＮ４は、トランジスタＭＰ１，ＭＰ２，ＭＮ３，ＭＮ５を流れる電流に対する、トランジスタＭＮ６の電流の応答時間を高速化する。
【００７９】
ここで、遷移時間設定信号ｔｎの電圧が小さいほど、トランジスタＭＰ１，ＭＰ２，ＭＮ３，ＭＮ５を流れる電流は大きくなる。電流制御電流源部５４は、トランジスタＭＮ３，ＭＮ５に流れる電流に応じて、トランジスタＭＮ６を流れる電流を制御する電流制御電流源であり、トランジスタＭＰ１，ＭＰ２，ＭＮ３，ＭＮ５を流れる電流が大きいと、バッファ部５７のトランジスタＭＮ８，ＭＰ８のゲートからトランジスタＭＰ６へ引き込む電流も大きくなる。これにより、バッファ部５７のトランジスタＭＮ８，ＭＰ８のゲートの放電時間は短くなり、電圧の下降時間が速くなる。
【００８０】
振幅制御部５５は、高耐圧用のＮＭＯＳのトランジスタＭＮ７を有している。トランジスタＭＮ７のゲートには、振幅設定信号ａｐが入力される。トランジスタＭＮ７のドレインは、電源ＨＶＤＤに接続されている。トランジスタＭＮ７のソースは、電流制御電流源部５３のトランジスタＭＰ５，ＭＰ６のソースに接続されている。
【００８１】
トランジスタＭＰ６に電流が流れると、バッファ部５７のトランジスタＭＮ８，ＭＰ８のゲート電圧は上昇し、トランジスタＭＰ６のソース電圧も上昇する。トランジスタＭＮ７のゲートに入力される振幅設定信号ａｐの電圧を「ａｐｖ」、トランジスタＭＮ７の閾値電圧を「Ｖｔｈｎ」とすると、トランジスタＭＰ６のソース電圧は、「ａｐｖ−Ｖｔｈｎ」近傍まで上昇する。「Ｖｔｈｎ」は固定値なので、トランジスタＭＰ６のソース電圧は、「ａｐｖ」を変えることによって可変することができる。すなわち、トランジスタＭＮ７は、ゲートに入力される振幅設定信号ａｐの電圧「ａｐｖ」に応じて、バッファ部５７のトランジスタＭＮ８，ＭＰ８のゲート電圧が立上ったときの振幅を可変することができる。なお、トランジスタＭＰ６のソース電圧が「ａｐｖ−Ｖｔｈｎ」近傍まで上昇すると、トランジスタＭＰ６を流れる電流は、一端が電源ＶＳＳに接続された抵抗Ｒ１を流れる。
【００８２】
振幅制御部５６は、高耐圧用のＰＭＯＳのトランジスタＭＰ７を有している。トランジスタＭＰ７のゲートには、振幅設定信号ａｎが入力される。トランジスタＭＰ７のドレインは、電源ＨＶＳＳに接続されている。トランジスタＭＰ７のソースは、電流制御電流源部５４のトランジスタＭＮ５，ＭＮ６のソースに接続されている。
【００８３】
トランジスタＭＮ６に電流が流れると、バッファ部５７のトランジスタＭＮ８，ＭＰ８のゲート電圧は下降し、トランジスタＭＮ６のソース電圧も下降する。トランジスタＭＰ７のゲートに入力される振幅設定信号ａｎの電圧を「ａｎｖ」、トランジスタＭＰ７の閾値電圧を「Ｖｔｈｐ」とすると、トランジスタＭＮ６のソース電圧は、「ａｎｖ＋Ｖｔｈｐ」近傍まで下降する。「Ｖｔｈｐ」は固定値なので、トランジスタＭＮ６のソース電圧は、「ａｎｖ」を変えることによって可変することができる。すなわち、トランジスタＭＰ７は、ゲートに入力される振幅設定信号ａｎの電圧「ａｎｖ」に応じて、バッファ部５７のトランジスタＭＮ８，ＭＰ８のゲート電圧が立下ったときの振幅を可変することができる。なお、トランジスタＭＮ６のソース電圧が「ａｎｖ＋Ｖｔｈｐ」近傍まで下降すると、トランジスタＭＮ６は、一端が電源ＶＳＳに接続された抵抗Ｒ１から電流を引き込む。
【００８４】
バッファ部５７は、高耐圧用のＮＭＯＳのトランジスタＭＮ８と、高耐圧用のＰＭＯＳのトランジスタＭＰ８とを有している
【００８５】
トランジスタＭＮ８，ＭＰ８のゲートは、電流制御電流源部５３のトランジスタＭＰ４，ＭＰ６のドレインと接続されている。また、トランジスタＭＮ８，ＭＰ８のゲートは、電流制御電流源部５４のトランジスタＭＮ４，ＭＮ６のドレインと接続されている。また、トランジスタＭＮ８，ＭＰ８のゲートは、一端が電源ＶＳＳに接続された抵抗Ｒ１の他端と接続されている。
【００８６】
トランジスタＭＮ８のドレインは、電源ＨＶＤＤに接続されている。トランジスタＭＮ８のソースは、トランジスタＭＰ８のソースと接続され、図示していない振動子４１に接続されている。トランジスタＭＰ８のドレインは電源ＨＶＳＳに接続されている。
【００８７】
トランジスタＭＮ８は、電流制御電流源部５３から電流が出力されるとオンする。これにより、電源ＨＶＤＤから振動子４１に電流が流れる。トランジスタＭＰ８は、電流制御電流源部５３が電流を引き込むとオンする。これにより、振動子４１から電源ＨＶＳＳに電流が引き込まれる。
【００８８】
高耐圧用のトランジスタＭＮ８，ＭＰ８は、高耐圧用のトランジスタＭＮ２，ＭＰ２，ＭＰ４，ＭＰ６，ＭＮ７，ＭＮ４、ＭＮ６，ＭＰ７よりサイズが大きく、大電流を流すことができる。例えば、トランジスタＭＮ８，ＭＰ８は、トランジスタＭＮ２，ＭＰ２，ＭＰ４，ＭＰ６，ＭＮ７，ＭＮ４、ＭＮ６，ＭＰ７に対し、１０倍のサイズを有する。トランジスタＭＮ２，ＭＰ２，ＭＰ４，ＭＰ６，ＭＮ７，ＭＮ４、ＭＮ６，ＭＰ７は、例えば、数ｍＡの電流を流すのに対し、トランジスタＭＮ８，ＭＰ８は、数十ｍＡの電流を流すことができる。
【００８９】
また、高耐圧用でないトランジスタＭＮ１，ＭＰ１，ＭＰ３，ＭＰ５，ＭＮ３，ＭＮ５は、高耐圧用のトランジスタよりサイズが小さい。また、スイッチＳＰ１，ＳＰ２，ＳＮ１，ＳＮ２を構成するトランジスタおよびインバータ６１，６２を構成するトランジスタは、高耐圧用のトランジスタよりサイズが小さい。
【００９０】
タイミングチャートを用いて、図５の送波回路３３の動作を説明する。
【００９１】
図６は、図５の送波回路のタイミングチャートを示した図のその１である。図６に示す「ａｐ」は、振幅制御部５５のトランジスタＭＮ７のゲートに入力される振幅設定信号ａｐの電圧を示している。
【００９２】
「ａｎ」は、振幅制御部５６のトランジスタＭＰ７のゲートに入力される振幅設定信号ａｎの電圧を示している。
【００９３】
「ｔｐ」は、可変電流源部５１のスイッチＳＰ１に入力される遷移時間設定信号ｔｐの電圧を示している。
【００９４】
「ｔｎ」は、可変電流源部５１のスイッチＳＮ１に入力される遷移時間設定信号ｔｎの電圧を示している。
【００９５】
「ｉｎｐ」は、可変電流源部５１のスイッチＳＰ１およびインバータ６１に入力される入力信号ｉｎｐの電圧を示している。
【００９６】
「ｉｎｎ」は、可変電流源部５１のスイッチＳＮ１およびインバータ６２に入力される入力信号ｉｎｎの電圧を示している。
【００９７】
「ｌｓｐ」は、レベルシフト部５２のトランジスタＭＮ２を流れる電流を示している。電流「ｌｓｐ」は、図６に示すように、電圧ＶＤＤ（Ｈ状態）の入力信号ｉｎｐが入力されたとき、レベルシフト部５２のトランジスタＭＮ２を流れる。電流「ｌｓｐ」の大きさは、スイッチＳＰ１を介してトランジスタＭＮ１のゲートに入力される、遷移時間設定信号ｔｐの電圧の大きさによって可変される。
【００９８】
「ｌｓｎ」は、レベルシフト部５２のトランジスタＭＰ２を流れる電流を示している。電流「ｌｓｎ」は、図６に示すように、電圧ＶＤＤ（Ｈ状態）の入力信号ｉｎｎが入力されたとき、レベルシフト部５２のトランジスタＭＰ２を流れる。電流「ｌｓｎ」の大きさは、スイッチＳＮ１を介してトランジスタＭＰ１のゲートに入力される、遷移時間設定信号ｔｎの電圧の大きさによって可変される。
【００９９】
「ｃｃｉｐ」は、電流制御電流源部５３からバッファ部５７に出力される電流を示している。レベルシフト部５２のトランジスタＭＮ２に電流「ｌｓｐ」が流れることによって、電流制御電流源部５３からは、「ｃｃｉｐ」に示すような電流がバッファ部５７に出力される。電流「ｃｃｉｐ」の振幅（電流の大きさ）は、遷移時間設定信号ｔｐの電圧の大きさによって可変される。
【０１００】
電流「ｃｃｉｐ」は、最初、バッファ部５７のトランジスタＭＮ８，ＭＰ８のゲートに流れ込むため、図６に示すように、絶対値の大きな電流が流れる。その後、電流「ｃｃｉｐ」は、トランジスタＭＮ８，ＭＰ８のゲートに電荷が充電されるにつれて、その絶対値が徐々に減少する。そして、電流「ｃｃｉｐ」は、一定の電流値で抵抗Ｒ１を流れるようになる。
【０１０１】
「ｃｃｉｎ」は、電流制御電流源部５４がバッファ部５７から引き込む電流を示している。レベルシフト部５２のトランジスタＭＰ２に電流「ｌｓｎ」が流れることによって、電流制御電流源部５４は、「ｃｃｉｎ」に示すような電流をバッファ部５７から引き込む。電流「ｃｃｉｎ」の振幅（電流の大きさ）は、遷移時間設定信号ｔｎの電圧の大きさによって可変される。
【０１０２】
電流「ｃｃｉｎ」は、最初、バッファ部５７のトランジスタＭＮ８，ＭＰ８のゲートから電荷を引き込むため、図６に示すように、絶対値の大きな電流が流れる。その後、電流「ｃｃｉｎ」は、電流トランジスタＭＮ８，ＭＰ８のゲートの電荷が放電されるにつれて、その絶対値が徐々に減少する。そして、電流「ｃｃｉｎ」は、一定の電流値で抵抗Ｒ１を流れるようになる。
【０１０３】
「ｖｉｎ」は、バッファ部５７のトランジスタＭＮ８，ＭＰ８のゲートの電圧を示している。電圧「ｖｉｎ」は、電流制御電流源部５４から電流「ｃｃｉｐ」が出力されることにより上昇する。
【０１０４】
電圧「ｖｉｎ」の立上りの遷移時間は、電流制御電流源部５４から出力される電流「ｃｃｉｐ」の大きさにより可変することできる。電流「ｃｃｉｐ」の大きさは、上記したように、遷移時間設定信号ｔｐによって可変されるので、電圧「ｖｉｎ」の立上りの遷移時間は、遷移時間設定時間ｔｐによって可変される。
【０１０５】
なお、電流「ｃｃｉｐ」の絶対値が大きいほど、バッファ部５７のトランジスタＭＮ８，ＭＰ８のゲート電圧は速く上昇するので、「ｖｉｎ」の立上りの遷移時間は短くなる。また、電流「ｃｃｉｐ」の絶対値が小さいほど、バッファ部５７のトランジスタＭＮ８，ＭＰ８のゲート電圧は遅く上昇するので、「ｖｉｎ」の立上りの遷移時間は長くなる。
【０１０６】
また、電圧「ｖｉｎ」は、電流制御電流源部５４によって電流「ｃｃｉｎ」が引き込まれることにより下降する。
【０１０７】
電圧「ｖｉｎ」の立下りの遷移時間は、電流制御電流源部５４から引き込まれる電流「ｃｃｉｎ」の大きさにより可変することできる。電流「ｃｃｉｎ」の大きさは、上記したように、遷移時間設定信号ｔｎによって可変されるので、電圧「ｖｉｎ」の立下りの遷移時間は、遷移時間設定時間ｔｎによって可変される。
【０１０８】
なお、電流「ｃｃｉｎ」の絶対値が大きいほど、バッファ部５７のトランジスタＭＮ８，ＭＰ８のゲート電圧は速く下降するので、「ｖｉｎ」の立下りの遷移時間は短くなる。また、電流「ｃｃｉｎ」の絶対値が小さいほど、バッファ部５７のトランジスタＭＮ８，ＭＰ８のゲート電圧は遅く下降するので、「ｖｉｎ」の立下りの遷移時間は長くなる。
【０１０９】
また、電圧「ｖｉｎ」は、電流制御電流源部５３のトランジスタＭＮ６のソースに供給される電圧に応じた電圧まで立上る。電流制御電流源部５３のトランジスタＭＮ６のソース電圧は、振幅制御トランジスタＭＮ７のゲートに供給される振幅設定信号ａｐの電圧によって可変されるので、電圧「ｖｉｎ」の立上ったときの振幅は、振幅設定信号ａｐの電圧によって可変される。
【０１１０】
また、電圧「ｖｉｎ」は、電流制御電流源部５４のトランジスタＭＰ６のソースに供給される電圧に応じた電圧まで立下る。電流制御電流源部５４のトランジスタＭＰ６のソース電圧は、振幅制御トランジスタＭＰ７のゲートに供給される振幅設定信号ａｎの電圧によって可変されるので、電圧「ｖｉｎ」の立下ったときの振幅は、振幅設定信号ａｎによって可変される。
【０１１１】
「ｏｕｔ」は、バッファ部５７のトランジスタＭＮ８，ＭＰ８のソース電圧を示している。電圧「ｏｕｔ」の振幅は、電圧「ｖｉｎ」に対し、バッファ部５７のトランジスタＭＮ８，ＭＰ８の閾値電圧分小さくなる。
【０１１２】
図７は、図５の送波回路のタイミングチャートを示した図のその２である。図７に示す「ｃｃｉｐ」、「ｃｃｉｎ」、「ｖｉｎ」、および「ｏｕｔ」は、図６に示した「ｃｃｉｐ」、「ｃｃｉｎ」、「ｖｉｎ」、および「ｏｕｔ」と同様であり、その詳細な説明を省略する。
【０１１３】
図７の「ｃｃｉｐ」に示す「−Ｉｐ」は、バッファ部５７のトランジスタＭＮ８，ＭＰ８のゲートに、電荷が充電されるときの、電流制御電流源部５３から出力される電流の大きさ（振幅）を示している。
【０１１４】
「ｃｃｉｎ」に示す「Ｉｎ」は、バッファ部５７のトランジスタＭＮ８，ＭＰ８のゲートから電荷が放電されるときの、電流制御電流源部５４から引き込まれる電流の大きさ（振幅）を示している。
【０１１５】
「ａｉｐ」は、振幅制御部５５のトランジスタＭＮ７を流れる電流を示している。振幅制御部５５は、電源ＨＶＤＤと電流制御電流源部５３との間に接続されているので、電流「ａｉｐ」は、電流制御電流源部５３を流れる電流「ｃｃｉｐ」と同様になる。すなわち、振幅制御部５５は、振幅設定信号ａｐに基づいて電流制御電流源部５３に供給する電圧を変化させるとともに、電源ＨＶＤＤから電流制御電流源部５３に電流を供給する。
【０１１６】
「ａｉｎ」は、振幅制御部５６のトランジスタＭＰ７を流れる電流を示している。振幅制御部５６は、電源ＨＶＳＳと電流制御電流源部５４との間に接続されているので、電流「ａｉｎ」は、電流制御電流源部５４を流れる電流「ｃｃｉｎ」と同様になる。すなわち、振幅制御部５６は、振幅設定信号ａｎに基づいて電流制御電流源部５４に供給する電圧を変化させるとともに、電流制御電流源部５４が引き込む電流を電源ＨＶＳＳに流す。
【０１１７】
「ｏｕｔｉ」は、バッファ部５７のトランジスタＭＮ８，ＭＰ８のソースから出力される電流を示す。電流「ｏｕｔｉ」に示す「１０×Ｉｐ」は、振幅「−Ｉｐ」の電流が、電流制御電流源部５３からバッファ部５７に出力されているときの、バッファ部５７の出力電流の振幅を示している。また、電流「ｏｕｔｉ」に示す「１０×Ｉｎ」は、電流制御電流源部５３が、振幅「Ｉｎ」の電流をバッファ部５７から引き込んでいるときの、バッファ部５７の出力電流の振幅を示している。図７では、バッファ部５７が、入力電流に対し、１０倍の電流を出力する例を示している。
【０１１８】
図８は、図５の送波回路の振幅制御のシミュレーション結果を示した図である。図８には、７種類の振幅設定信号ａｐ，ａｎに対する、送波回路３３のバッファ部５７から出力される駆動信号ｏｕｔのシミュレーション結果が示してある。
【０１１９】
送波回路３３は、可変電流源部５１に入力される振幅設定信号ａｐ，ａｎによって、バッファ部５７から出力する駆動信号ｏｕｔの振幅を可変することができる。例えば、図８に示すように、送波回路３３は、入力される振幅設定信号ａｎによって、駆動信号ｏｕｔの立下ったときの振幅を可変することができる。また、送波回路３３は、入力される振幅設定信号ａｐによって、駆動信号ｏｕｔの立上ったときの振幅を可変することができる。
【０１２０】
図９は、図５の送波回路の遷移時間制御のシミュレーション結果を示した図である。図９には、４種類の遷移時間設定信号ｔｐ，ｔｎに対する、送波回路３３のバッファ部５７から出力される駆動信号ｏｕｔのシミュレーション結果が示してある。
【０１２１】
送波回路３３は、可変電流源部５１に入力される遷移時間設定信号ｔｐ，ｔｎによって、バッファ部５７から出力する駆動信号ｏｕｔの立上りおよび立下りの遷移時間を可変することができる。例えば、図８に示すように、送波回路３３は、入力される遷移時間設定信号ｔｎによって、駆動信号ｏｕｔの立下りの遷移時間を調整することができる。また、送波回路３３は、入力される遷移時間設定信号ｔｐによって、駆動信号ｏｕｔの立上りの遷移時間を調整することができる。
【０１２２】
このように、送波回路３３は、遷移時間設定信号ｔｐに基づいて、出力する電流を変化させる電流制御電流源部５３と、遷移時間設定信号ｔｎに基づいて、引き込む電流を変化させる電流制御電流源部５４と、振幅設定信号ａｐに基づいて、電流制御電流源部５３に供給する電源電圧を変化させ、電流制御電流源部５３から出力される電流によって生じる電圧の振幅を変化させる振幅制御部５５と、振幅設定信号ａｎに基づいて、電流制御電流源部５４に供給する電源電圧を変化させ、電流制御電流源部５４により引き込まれる電流によって生じる電圧の振幅を変化させる振幅制御部５６と、電流制御電流源部５３から出力される電流および電流制御電流源部５４から引き込まれる電流に応じて負荷を駆動するバッファ部５７と、を有する。
【０１２３】
これにより、送波回路３３は、負荷を駆動するバッファ部５７と、バッファ部５７から出力される信号の遷移時間および振幅を制御する電流制御電流源部５３，５４および振幅制御部５５，５６とに分けることができ、バッファ部５７において、負荷を駆動するための大電流用のトランジスタを用い、電流制御電流源部５３，５４および振幅制御部５５，５６においては、小電流用のトランジスタを用いることが可能となり、小さい回路サイズで信号を増幅することができる。
【０１２４】
例えば、高耐圧用の大電流用のトランジスタは、高耐圧用の小電流用のトランジスタに対し、１０倍の電流を流せるとする。この場合、高耐圧用の小電流用のトランジスタのサイズは、高耐圧用の大電流用のトランジスタに対し、約１／１０のサイズとなる。従って、高耐圧用の小電流用のトランジスタは、例えば、１０個用いると、高耐圧用の大電流用のトランジスタ１個のサイズと同様のサイズとなる。図５の送波回路では、高耐圧用の大電流用のトランジスタが２個、高耐圧用の小電流用のトランジスタが８個（高耐圧用の大電流用のトランジスタ１個に満たないサイズ）となり、大電流用のトランジスタを４個用いた場合の増幅回路より、サイズが小さくなる。また、消費電力の増加も抑えることができる。
【０１２５】
［第２の実施の形態］
送波回路は、駆動信号の出力を終了したとき、駆動信号を直ちに基準電圧（例えば、電源ＶＳＳの電圧）に収束させるのが望ましい。収束速度が遅いと、駆動信号に低周波成分が含まれ、超音波プローブの分解能が低下するためである。第２の実施の形態では、駆動信号の出力を終了したとき、駆動信号の基準電圧への収束速度を高める回路について説明する。
【０１２６】
図１０は、第２の実施の形態に係る送波回路のブロック例を示した図である。図１０において、図４と同じものには同じ符号が付してある。
【０１２７】
図１０に示すように、送波回路３３は、ＲＺ（Return to zero）回路７１を有している。ＲＺ回路７１には、入力信号ｉｎｐ，ｉｎｎが入力される。ＲＺ回路７１の出力は、バッファ部５７の入力と接続されている。
【０１２８】
図１１は、駆動信号の収束を説明する図である。図１１には、バッファ部５７から出力される駆動信号ｏｕｔの波形が示してある。
【０１２９】
駆動信号ｏｕｔは、図１１の点線の波形で示すように、出力を終了するとき、立下った状態から、電源ＶＳＳの電圧（例えば、グランド電圧、０Ｖ）に収束するのに時間を要する場合がある。そこで、ＲＺ回路７１は、図１１の実線の波形に示すように、駆動信号ｏｕｔの出力を終了するとき、駆動信号ｏｕｔの収束速度を高める。
【０１３０】
なお、図１１では、駆動信号ｏｕｒが、立下った状態から立上って基準電圧に収束する例について説明したが、立上った状態から立下って基準電圧に収束する場合も同様である。
【０１３１】
図１２は、図１０のＲＺ回路の回路例を示した図である。図１２に示すように、ＲＺ回路７１は、ＮＯＲ回路８１と、スイッチ回路８２，８３と、高耐圧用のＰＭＯＳのトランジスタＭＰ１１と、高耐圧用のＮＭＯＳのトランジスタＭＮ１１と、ダイオードＤ１，Ｄ２とを有している。
【０１３２】
ＮＯＲ回路８１には、入力信号ｉｎｐ，ｉｎｎが入力される。ＮＯＲ回路８１は、「Ｈ状態」の入力信号ｉｎｐまたは入力信号ｉｎｎが入力されると、「Ｌ状態」の信号をスイッチ回路８２，８３に出力する。ＮＯＲ回路８１は、「Ｌ状態」の入力信号ｉｎｐおよび入力信号ｉｎｎが入力されると、「Ｈ状態」の信号をスイッチ回路８２，８３に出力する。
【０１３３】
スイッチ回路８２には、ＮＯＲ回路８１から出力される信号と、収束信号ｖｓｓ−ｒとが入力される。収束信号ｖｓｓ−ｒは、立下った駆動信号ｏｕｔを基準電圧に収束させるための信号である。例えば、収束信号ｖｓｓ−ｒは、図１１に示す点線の波形の信号を、実線の波形の信号にするための信号である。
【０１３４】
収束信号ｖｓｓ−ｒは、例えば、装置本体１１から出力される。収束信号ｖｓｓ−ｒの大きさは、例えば、ユーザが装置本体１１の入力装置を操作することによって可変される。すなわち、ユーザは、収束信号ｖｓｓ−ｒの大きさを可変することにより、立下った駆動信号ｏｕｔの基準電圧への収束時間を調整することができる。
【０１３５】
スイッチ回路８２は、ＮＯＲ回路８１から「Ｌ状態」の信号が入力されると、収束信号ｖｓｓ−ｒをトランジスタＭＰ１１のゲートに出力しない。すなわち、スイッチ回路８２は、遅延制御回路３２から、入力信号ｉｎｐまたは入力信号ｉｎｎが出力されている場合、信号ｖｓｓ−ｒをトランジスタＭＰ１１に出力しない。一方、スイッチ回路８２は、ＮＯＲ回路８１から「Ｈ状態」の信号が入力されると、収束信号ｖｓｓ−ｒをトランジスタＭＰ１１のゲートに出力する。すなわち、スイッチ回路８２は、遅延制御回路３２から、入力信号ｉｎｐおよび入力信号ｉｎｎが出力されていない場合、信号ｖｓｓ−ｒをトランジスタＭＰ１１に出力する。
【０１３６】
スイッチ回路８３には、ＮＯＲ回路８１から出力される信号と、収束信号ｖｄｄ−ｒとが入力される。収束信号ｖｄｄ−ｒは、立上った駆動信号ｏｕｔを基準電圧に収束させるための信号である。
【０１３７】
収束信号ｖｄｄ−ｒは、例えば、装置本体１１から出力される。収束信号ｖｄｄ−ｒの大きさは、例えば、ユーザが装置本体１１の入力装置を操作することによって可変される。すなわち、ユーザは、収束信号ｖｄｄ−ｒの大きさを可変することにより、立上った駆動信号ｏｕｔの基準電圧への収束時間を調整することができる。
【０１３８】
スイッチ回路８３は、ＮＯＲ回路８１から「Ｌ状態」の信号が入力されると、収束信号ｖｄｄ−ｒをトランジスタＭＮ１１のゲートに出力しない。すなわち、スイッチ回路８３は、遅延制御回路３２から、入力信号ｉｎｐまたは入力信号ｉｎｎが出力されている場合、信号ｖｄｄ−ｒをトランジスタＭＮ１１に出力しない。一方、スイッチ回路８３は、ＮＯＲ回路８１から「Ｈ状態」の信号が入力されると、収束信号ｖｄｄ−ｒをトランジスタＭＮ１１のゲートに出力する。すなわち、スイッチ回路８３は、遅延制御回路３２から、入力信号ｉｎｐおよび入力信号ｉｎｎが出力されていない場合、信号ｖｄｄ−ｒをトランジスタＭＮ１１に出力する。
【０１３９】
トランジスタＭＰ１１のゲートは、スイッチ回路８２の出力と接続されている。トランジスタＭＰ１１のソースは、電源ＶＳＳに接続されている。トランジスタＭＰ１１のドレインは、ダイオードＤ１のアノードと接続されている。トランジスタＭＰ１１は、スイッチ回路８２から収束信号ｖｓｓ−ｒが出力されるとオンし、バッファ部５７の入力を電源ＶＳＳに接続する。その際、トランジスタＭＰ１１には、ゲートに入力される収束信号ｖｓｓ−ｒの電圧の大きさに応じた電流が流れる。
【０１４０】
トランジスタＭＮ１１のゲートは、スイッチ回路８３の出力と接続されている。トランジスタＭＮ１１のソースは、電源ＶＳＳに接続されている。トランジスタＭＮ１１のドレインは、ダイオードＤ２のカソードと接続されている。トランジスタＭＮ１１は、スイッチ回路８３から収束信号ｖｄｄ−ｒが出力されるとオンし、バッファ部５７の入力を電源ＶＳＳに接続する。その際、トランジスタＭＮ１１には、ゲートに入力される収束信号ｖｄｄ−ｒの電圧の大きさに応じた電流が流れる。
【０１４１】
ダイオードＤ１のアノードは、トランジスタＭＰ１１のドレインに接続されている。ダイオードＤ１のカソードは、ダイオードＤ２のアノードと接続され、電流制御電流源部５３，５４およびバッファ部５７の接続点に接続されている。ダイオードＤ１は、バッファ部５７から、トランジスタＭＰ１１へ電流が流れるのを防止する。
【０１４２】
ダイオードＤ２のカソードは、トランジスタＭＮ１１のドレインに接続されている。ダイオードＤ２のアノードは、ダイオードＤ１のカソードと接続され、電流制御電流源部５３，５４およびバッファ部５７の接続点に接続されている。ダイオードＤ２は、電源ＶＳＳから、トランジスタＭＮ１１へ電流が流れるのを防止する。
【０１４３】
タイミングチャートを用いて、図１２のＲＺ回路７１の動作を説明する。
【０１４４】
図１３は、図１１のＲＺ回路のタイミングチャートを示した図である。図１３に示す「ｉｎｐ」は、遅延制御回路３２から出力される入力信号ｉｎｐの電圧を示している。
【０１４５】
「ｉｎｎ」は、遅延制御回路３２から出力される入力信号ｉｎｐの電圧を示している。
【０１４６】
「ｖｓｓ−ｒ」は、スイッチ回路８２からトランジスタＭＰ１１のゲートに出力される電圧を示している。
【０１４７】
「ｖｄｄ−ｒ」は、スイッチ回路８３からトランジスタＭＮ１１のゲートに出力される電圧を示している。
【０１４８】
スイッチ回路８２，８３は、図１３に示すように、入力信号ｉｎｐおよび入力信号ｉｎｎが「Ｌ状態」のとき、収束信号ｖｓｓ−ｒおよび収束信号ｖｄｄ−ｒをトランジスタＭＰ１１，ＭＮ１１に出力する。すなわち、スイッチ回路８２，８３は、電流制御電流源部５３が電流の出力を終了して、駆動信号ｏｕｔの出力が終了されたとき、または、電流制御電流源部５４が電流の引き込みを終了して、駆動信号ｏｕｔの出力が終了されたとき、収束信号ｖｓｓ−ｒおよび収束信号ｖｄｄ−ｒをトランジスタＭＰ１１，ＭＮ１１に出力する。これにより、駆動信号ｏｕｔの出力が終了されたとき、トランジスタＭＰ１１，ＭＮ１１はオンし、バッファ部５７の入力は、電源Ｖｓｓに接続される。そして、ランジスタＭＰ１１，ＭＮ１１のどちらか一方には、収束信号ｖｓｓ−ｒおよび収束信号ｖｄｄ−ｒに応じた電流が流れる。
【０１４９】
例えば、駆動信号ｏｕｔの出力が終了されたとき、バッファ部５７の入力の信号が立下っていれば、トランジスタＭＰ１１には、収束信号ｖｓｓ−ｒに応じた電流が流れる。駆動信号ｏｕｔの出力が終了されたとき、バッファ部５７の入力の信号が立上っていれば、トランジスタＭＮ１１には、収束信号ｖｄｄ−ｒに応じた電流が流れる。
【０１５０】
このように、送波回路３３は、電流制御電流源部５３が電流の出力を終了したときおよび電流制御電流源部５４が電流の引き込みを終了したとき、バッファ部５７の入力の電圧を電源ＶＳＳに収束させるＲＺ回路７１を有する。これにより、送波回路３３は、駆動信号の基準電圧への収束速度を高めることができる。
【０１５１】
また、送波回路３３は、駆動信号ｏｕｔに含まれる低周波成分を抑制することができ、超音波プローブの分解能の低下を抑制することができる。
【０１５２】
また、ＲＺ回路７１のトランジスタＭＰ１１，ＭＮ１１のゲートには、収束信号ｖｓｓ−ｒ，ｖｄｄ−ｒが入力されるので、ユーザは、収束信号ｖｓｓ−ｒ，ｖｄｄ−ｒの大きさを調整することにより、駆動信号ｏｕｔの収束速度を調整することができる。
【０１５３】
本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するためにシステム全体を詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。また、上記の各構成、機能、処理部、処理手段等は、それらの一部又は全部を、例えば集積回路で設計する等によりハードウェアで実現してもよい。また、上記の送波回路３３の増幅回路は、信号増幅する装置にも適用することができる。
【符号の説明】
【０１５４】
１１：装置本体
１２：超音波プローブ
１２ａ：２Ｄアレイ振動子
１２ｂ：２ＤアレイＩＣ
２１：サブアレイ
２２，２３：周辺回路
３１：素子回路
３２：遅延制御回路
３３：送波回路
３４：受信回路３４
４１：振動子
５１：可変電流源部
５２：レベルシフト部
５３，５４：電流制御電流源部
５５，５６：振幅制御部
５７：バッファ部
６１，６２：インバータ
７１：ＲＺ回路
８１：ＮＯＲ回路
８２，８３：スイッチ回路
【図１】
2015186234.tif 000003
【図２】
2015186234.tif 000004
【図３】
2015186234.tif 000005
【図４】
2015186234.tif 000006
【図５】
2015186234.tif 000007
【図６】
2015186234.tif 000008
【図７】
2015186234.tif 000009
【図８】
2015186234.tif 000010
【図９】
2015186234.tif 000011
【図１０】
2015186234.tif 000012
【図１１】
2015186234.tif 000013
【図１２】
2015186234.tif 000014
【図１３】
2015186234.tif 000015
【手続補正書】
【提出日】平成28年10月21日(2016.10.21)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の設定信号に基づいて、出力する電流を変化させる第１の電流源部と、
第２の設定信号に基づいて、引き込む電流を変化させる第２の電流源部と、
第３の設定信号に基づいて、前記第１の電流源部に供給する電源電圧を変化させ、前記第１の電流源部から出力される電流によって生じる電圧の振幅を変化させ、当該電圧が前記第３の設定信号の電圧に達すると前記第１の電流源部の出力電流を減少させる第１の振幅制御部と、
第４の設定信号に基づいて、前記第２の電流源部に供給する電源電圧を変化させ、前記第２の電流源部により引き込まれる電流によって生じる電圧の振幅を変化させ、当該電圧が前記第４の設定信号の電圧に達すると前記第２の電流源部の出力電流を減少させる第２の振幅制御部と、
前記第１の電流源部から出力される電流および前記第２の電流源部から引き込まれる電流に応じて負荷を駆動するバッファ部と、
を有することを特徴とする増幅回路。
【請求項２】
請求項１に記載の増幅回路であって、
前記第１の電流源部と前記第２の電流源部は、直列に接続されており、
前記第１の振幅制御部は、電源の第１の極性と前記第１の電流源部との間に接続され、前記第１の電流源部に供給する電源電圧を変化させるとともに、前記電源から前記第１の電流源部が出力する電流を供給し、
前記第２の振幅制御部は、前記電源の第２の極性と前記第２の電流源部との間に接続され、前記第２の電流源部に供給する電源電圧を変化させるとともに、前記第２の電流源の引き込む電流を前記電源に流し、
前記バッファ部は、前記電源の前記第１の極性と前記第２の極性との間に接続され、直列接続され前記第１の電流源部と前記第２の電流源部との間に入力が接続される、
ことを特徴とする増幅回路。
【請求項３】
請求項２に記載の増幅回路であって、
前記第１の設定信号が入力され、前記第１の設定信号の大きさに応じた第１の設定電流を出力し、前記第２の設定信号が入力され、前記第２の設定信号の大きさに応じた第２の設定電流を出力する第３の電流源部をさらに有し、
前記第１の電流源部は、前記第３の電流源部から出力される前記第１の設定電流の大きさに基づいて出力する電流を変化させ、
前記第２の電流源部は、前記第３の電流源部から出力される前記第２の設定電流の大きさに基づいて引き込む電流を変化させる、
ことを特徴とする増幅回路。
【請求項４】
請求項３に記載の増幅回路であって、
前記第３の電流源部は、前記電源より低圧の低圧電源から電圧が供給される、
ことを特徴とする増幅回路。
【請求項５】
請求項１に記載の増幅回路であって、
前記第１の電流源部が電流の出力を終了したときおよび前記第２の電流源部が電流の引き込みを終了したとき、バッファ部の入力の電圧を基準電圧に収束させる収束回路をさらに有することを特徴とする増幅回路。
【請求項６】
請求項１に記載の増幅回路であって、
前記第１の電流源部は、前記第１の設定信号の大きさに応じた電流を出力する第１のトランジスタ回路を有し、
前記第２の電流源部は、前記第２の設定信号の大きさに応じた電流を引き込む第２のトランジスタ回路を有し、
前記第１の振幅制御部は、ドレインが電源の第１の極性に接続され、ソースが前記第１のトランジスタ回路に接続され、ゲートに前記第３の設定信号が入力される第１のトランジスタを有し、
前記第２の振幅制御部は、ドレインが前記電源の第２の極性に接続され、ソースが前記第２のトランジスタ回路に接続され、ゲートに前記第４の設定信号が入力される第２のトランジスタを有し、
前記バッファ部は、前記第１のトランジスタ回路から出力される電流に応じて、前記電源の前記第１の極性から電流を前記負荷に出力する第３のトランジスタと、前記第２のトランジスタ回路から引き込まれる電流に応じて、前記負荷から前記電源の前記第２の極性に電流を引き込む第４のトランジスタとを有する、
をことを特徴とする増幅回路。
【請求項７】
請求項６に記載の増幅回路であって、
前記第１のトランジスタ回路を構成するトランジスタ、前記第２のトランジスタ回路を構成するトランジスタ、前記第１のトランジスタ、および前記第２のトランジスタのサイズは、前記第３のトランジスタおよび前記第４のトランジスタより小さい、
ことを特徴とする増幅回路。
【請求項８】
請求項６に記載の増幅回路であって、
ゲートに前記第１の設定信号が入力され、前記第１の設定信号の電圧の大きさに応じた第１の設定電流を前記第１のトランジスタ回路に出力する第５のトランジスタと、
ゲートに前記第２の設定信号が入力され、前記第２の設定信号の電圧の大きさに応じた第２の設定電流を前記第２のトランジスタ回路に出力する第６のトランジスタと、
前記第５のトランジスタから出力される前記第１の設定電流をレベルシフトする第７のトランジスタと、
前記第６のトランジスタから出力される前記第２の設定電流をレベルシフトする第８のトランジスタと、
を有することを特徴とする増幅回路。
【請求項９】
請求項８に記載の増幅回路であって、
前記第５のトランジスタ、前記第６のトランジスタ、前記第７のトランジスタ、および前記第８のトランジスタのサイズは、前記第３のトランジスタおよび前記第４のトランジスタより小さい、
ことを特徴とする増幅回路。
【請求項１０】
第１の設定信号に基づいて、出力する電流を変化させる第１の電流源部と、
第２の設定信号に基づいて、引き込む電流を変化させる第２の電流源部と、
第３の設定信号に基づいて、前記第１の電流源部に供給する電源電圧を変化させ、前記第１の電流源部から出力される電流によって生じる電圧の振幅を変化させ、当該電圧が前記第３の設定信号の電圧に達すると前記第１の電流源部の出力電流を減少させる第１の振幅制御部と、
第４の設定信号に基づいて、前記第２の電流源部に供給する電源電圧を変化させ、前記第２の電流源部により引き込まれる電流によって生じる電圧の振幅を変化させ、当該電圧が前記第４の設定信号の電圧に達すると前記第２の電流源部の出力電流を減少させる第２の振幅制御部と、
前記第１の電流源部から出力される電流および前記第２の電流源部から引き込まれる電流に応じて超音波を発する振動子を駆動するバッファ部と、
を有することを特徴とする超音波プローブ。
【国際調査報告】
2015186234.tif 000016
2015186234.tif 000017
2015186234.tif 000018
2015186234.tif 000019