(57)【要約】  本発明は、表示画像の画質を向上させることができる画像表示装置を提供することを目的とする。  本発明の画像表示装置は、行列状に配置された複数の画素（１０）を有する表示パネル基板（２０）と、クロック信号を出力する制御部（１００）と、クロック信号に同期して複数の画素（１０）の行毎に、制御信号を出力する複数のゲートドライバ回路（３０）と、表示パネル基板（２０）に設けられた配線（８０）であって、制御部（１００）と複数のゲートドライバ回路（３０）とをカスケード接続することで、クロック信号を複数のゲートドライバ回路（３０）に供給する配線（８０）と、複数の画素（１０）のそれぞれに、画素信号を、ゲートドライバ回路（３０）毎に異なる遅延時間で遅延させて出力する１以上のソースドライバ回路（４０）とを備える。
2015140861.tif 000002
【特許請求の範囲】
【請求項１】
行列状に配置された複数の画素を有する表示パネル基板と、
クロック信号を出力する制御部と、
前記クロック信号に同期して前記複数の画素の行毎に、制御信号を出力する複数のゲートドライバ回路と、
前記表示パネル基板に設けられた配線であって、前記制御部と前記複数のゲートドライバ回路とをカスケード接続することで、前記クロック信号を前記複数のゲートドライバ回路に供給する配線と、
前記複数の画素のそれぞれに、画素信号を、前記ゲートドライバ回路毎に異なる第１遅延時間で遅延させて出力する１以上のソースドライバ回路とを備える
画像表示装置。
【請求項２】
前記画像表示装置は、さらに、前記表示パネル基板に接続され、各々に、前記複数のゲートドライバ回路の１つが実装された複数のフィルム基板を備える
請求項１に記載の画像表示装置。
【請求項３】
前記第１遅延時間は、前記配線のうち、前記制御部から、対応する前記ゲートドライバ回路までをカスケード接続する部分の配線抵抗に応じた時間である
請求項１又は２に記載の画像表示装置。
【請求項４】
前記第１遅延時間は、対応する前記ゲートドライバ回路がカスケード接続の下流である程、大きな値である
請求項１〜３のいずれか１項に記載の画像表示装置。
【請求項５】
前記１以上のソースドライバ回路は、前記第１遅延時間と、前記複数の画素の１以上の列を含む列群毎に異なる第２遅延時間との和である合計遅延時間で、前記画素信号を前記列群毎に遅延させて出力する
請求項１〜４のいずれか１項に記載の画像表示装置。
【請求項６】
前記第２遅延時間は、対応する前記列群が前記ゲートドライバ回路から離れる程、大きな値である
請求項５に記載の画像表示装置。
【請求項７】
画像表示装置を制御する表示制御方法であって、
前記画像表示装置は、
行列状に配置された複数の画素を有する表示パネル基板と、
制御部と、
複数のゲートドライバ回路と、
１以上のソースドライバ回路と、
前記表示パネル基板に設けられた配線であって、前記制御部と前記複数のゲートドライバ回路とをカスケード接続する配線とを備え、
前記表示制御方法では、
前記制御部が、クロック信号を出力し、
前記複数のゲートドライバ回路が、前記配線を介して供給された前記クロック信号に同期して前記複数の画素の行毎に制御信号を出力し、
前記１以上のソースドライバ回路が、前記複数の画素のそれぞれに、画素信号を、前記ゲートドライバ回路毎に異なる遅延時間で遅延させて出力する
表示制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、画像表示装置及び表示制御方法に関する。
【背景技術】
【０００２】
従来の表示装置は、複数の走査線（複数のゲート信号線）、複数の信号線（複数のソース信号線）、複数の表示画素及び駆動回路などを備えている。複数の表示画素のそれぞれは、ゲート信号線とソース信号線との交差点に配置されている。【０００３】
一般的に、表示パネルの内部では、配線抵抗により各信号線を伝達する信号が遅延していく。このため、ある画素に対しては、ソース信号線とゲート信号線との位相が異なってしまう。【０００４】
これに対して、例えば、特許文献１及び２に示すように、液晶ディスプレイでは、表示画素の位置に応じてソースドライバ回路の出力タイミングを異ならせることで、ソース信号線とゲート信号線との位相差（タイミングのずれ）を補正している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−０９４０１４号公報
【特許文献２】特開２００４−３２５８０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来の表示装置では、ソース信号線及びゲート信号線を伝達する信号の遅延については考慮されているものの、他の配線による遅延が考慮されていない。このため、他の配線によって信号の遅延が発生した場合には、表示画像の画質が悪くなってしまう。【０００７】
そこで、本開示は、表示画像の画質を向上させることができる画像表示装置及び表示制御方法を提供する。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、本開示に係る画像表示装置は、行列状に配置された複数の画素を有する表示パネル基板と、クロック信号を出力する制御部と、クロック信号に同期して複数の画素の行毎に、制御信号を出力する複数のゲートドライバ回路と、表示パネル基板に設けられた配線であって、制御部と複数のゲートドライバ回路とをカスケード接続することで、クロック信号を複数のゲートドライバ回路に供給する配線と、複数の画素のそれぞれに、画素信号を、ゲートドライバ回路毎に異なる第１遅延時間で遅延させて出力する１以上のソースドライバ回路とを備える。
【発明の効果】
【０００９】
本開示によれば、表示画像の画質を向上させることができる画像表示装置及び表示制御方法を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】図１は、実施の形態に係る画像表示装置の一例を示す概略図である。
【図２】図２は、実施の形態に係る画素の一例を示す回路図である。
【図３】図３は、実施の形態に係る画像表示装置の一部を示す図である。
【図４Ａ】図４Ａは、実施の形態に係るゲートドライバ回路毎の信号遅延を説明するための図である。
【図４Ｂ】図４Ｂは、実施の形態に係るゲートドライバ回路毎の信号遅延を説明するための図である。
【図５Ａ】図５Ａは、実施の形態に係るソースドライバ回路に設定される遅延時間を示す図である。
【図５Ｂ】図５Ｂは、実施の形態に係る第１遅延時間と第２遅延時間との一例を示す図である。
【図６】図６は、実施の形態に係るソースドライバ回路の構成例を示す図である。
【図７】図７は、実施の形態の変形例に係る画像表示装置の一例を示す概略図である。
【図８】図８は、実施の形態の変形例に係るソースドライバ回路に設定される遅延時間を示す図である。
【図９】図９は、実施の形態の別の変形例に係る画像表示装置の一例を示す概略図である。
【図１０】図１０は、実施の形態に係る画像表示装置の製品例を示す図である。
【発明を実施するための形態】
【００１１】
（本開示の基礎となった知見）
本発明者は、「背景技術」の欄において記載した従来の画像表示装置に関し、以下の問題が生じることを見出した。
【００１２】
近年、電流駆動型の発光素子を用いた表示装置として、有機ＥＬ（Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子を用いた有機ＥＬディスプレイが知られている。有機ＥＬディスプレイは、視野角特性が良好で、消費電力が少ないという利点を有する。
【００１３】
有機ＥＬディスプレイでは、液晶ディスプレイとは異なり、画像表示にバックライトが必要ではないため、表示パネルの厚みを薄くすることができる。この利点を活かすため、ゲートドライバ回路にはプリント基板（ＰＣＢ：Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ）を使用しない構成（ＰＣＢレス構成）を採用することが好ましい。
【００１４】
ＰＣＢレス構成の有機ＥＬディスプレイでは、ゲートドライバ回路が使用する電源配線及び制御信号線などの配線を、ゲートドライバ回路が実装されるフィルム基板（ＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）基板）及び表示パネル基板に設けることになる。このとき、ＣＯＦ基板及び表示パネル基板に設けられる配線は、交差することができない、あるいは、交差させた場合には交差部における短絡のリスクが大きいという問題がある。したがって、配線は、複数のゲートドライバ回路を一筆書きで接続することが求められる。
【００１５】
このとき、表示パネル基板上に形成される配線の配線抵抗が、ＣＯＦ基板上の配線の配線抵抗に比べて大きいという問題がある。例えば、ＣＯＦ基板上の配線抵抗が０．１Ω〜数Ω程度であるのに対して、表示パネル基板上の配線の配線抵抗は、数百Ω〜数ｋΩである。このため、ＣＯＦ基板間での信号の遅延が大きくなってしまう。ＣＯＦ基板間での遅延が生じる結果、表示画像にブロック筋が発生し、表示画像の画質が劣化するという問題がある。
【００１６】
そこで、このような問題を解決するために、本開示では、ＣＯＦ基板間での信号の配線遅延による表示画像の画質の劣化を抑制し、画質を向上させることができる画像表示装置及び表示制御方法を提供する。
【００１７】
具体的には、本開示の一態様に係る画像表示装置は、行列状に配置された複数の画素を有する表示パネル基板と、クロック信号を出力する制御部と、クロック信号に同期して複数の画素の行毎に、制御信号を出力する複数のゲートドライバ回路と、表示パネル基板に設けられた配線であって、制御部と複数のゲートドライバ回路とをカスケード接続することで、クロック信号を複数のゲートドライバ回路に供給する配線と、複数の画素のそれぞれに、画素信号を、ゲートドライバ回路毎に異なる第１遅延時間で遅延させて出力する１以上のソースドライバ回路とを備える。
【００１８】
これにより、ゲートドライバ回路間の信号遅延による表示品質の劣化を抑制することができる。
【００１９】
以下、適宜図面を参照しながら、実施の形態を詳細に説明する。ただし、必要以上に詳細な説明は省略する場合がある。例えば、すでによく知られた事項の詳細説明、及び、実質的に同一の構成に対する重複説明などを省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。
【００２０】
なお、発明者らは、当業者が本開示を十分に理解するために添付図面及び以下の説明を提供するのであって、これらによって請求の範囲に記載の主題を限定することを意図するものではない。
【００２１】
また、各図は、模式図であり、必ずしも厳密に図示されたものではない。また、各図において、同じ構成部材については同じ符号を付している。
【００２２】
（実施の形態）
［１．画像表示装置の概要］
まず、本実施の形態に係る画像表示装置１の概要について、図１を用いて説明する。図１は、本実施の形態に係る画像表示装置１の構成を示す図である。
【００２３】
図１に示すように、画像表示装置１は、表示パネル基板２０と、複数のゲートドライバ回路３０と、複数のソースドライバ回路４０と、複数の第１ＣＯＦ基板５０と、複数の第２ＣＯＦ基板６０と、複数のＰＣＢ７０とを備える。なお、図１には示していないが、表示パネル基板２０の表示領域２１には、複数の画素１０（図２及び図３参照）が行列状に配置されている。
【００２４】
本実施の形態に係る画像表示装置１は、ＰＣＢレス構成である。具体的には、画像表示装置１は、複数のゲートドライバ回路３０を接続する配線を設けるためのＰＣＢを備えない。すなわち、複数のゲートドライバ回路３０を接続する配線は、表示パネル基板２０に設けられる。
【００２５】
なお、本実施の形態では、ゲートドライバ回路３０と第１ＣＯＦ基板５０とは、一対一に対応し、複数の第１ＣＯＦ基板５０のそれぞれには、対応する１つのゲートドライバ回路３０が実装される。
【００２６】
同様に、ソースドライバ回路４０と第２ＣＯＦ基板６０とは、一対一に対応し、複数の第２ＣＯＦ基板６０のそれぞれには、対応する１つのソースドライバ回路４０が実装される。
【００２７】
また、本実施の形態に係る画像表示装置１は、一例として、ゲートドライバ回路３０と第１ＣＯＦ基板５０とを、表示パネル基板２０の左右に１２個ずつ備える。１２個のゲートドライバ回路３０には、上から順にＩＣ１〜ＩＣ１２と付している。左右の両側に設けられたゲートドライバ回路３０は、互いに対応するゲートドライバ回路３０同士で同一の制御線によって接続され、同一の動作を行う。例えば、左のＩＣ１と右のＩＣ１とが接続されている。
【００２８】
同様に、本実施の形態に係る画像表示装置１は、一例として、ソースドライバ回路４０と第２ＣＯＦ基板６０とを、表示パネル基板２０の上下に１６個ずつ備える。１６個のソースドライバ回路４０には、左から順にＳＤ１〜ＳＤ１６と付している。上下の両側に設けられたソースドライバ回路４０は、互いに対応するソースドライバ回路４０同士で同一の信号線によって接続され、同一の動作を行う。例えば、上のＳＤ１と下のＳＤ１とが接続されている。
【００２９】
なお、上下左右は、図１における紙面における方向を示している。各方向は一例であり、これに限定されない。
【００３０】
［２．画素］
まず、本実施の形態に係る複数の画素１０について、図２を用いて説明する。図２は、本実施の形態に係る画素１０の回路図である。
【００３１】
複数の画素１０は、例えば、ｍ行ｎ列の行列状に配置されている。ｍ及びｎは、表示領域２１のサイズ及び解像度によって異なっている。例えば、４ｋ×２ｋと呼ばれる解像度で、行内にＲＧＢ三原色に対応するサブ画素が隣接する場合、ｍは１９２０であり、ｎは３８４０×３である。
【００３２】
画素１０は、例えば、ＲＧＢ三原色のいずれかの発光画素を構成する。すなわち、ここでいう画素１０は、サブ画素に相当する。画素１０は、図２に示すように、発光素子１１と、駆動トランジスタ１２と、イネーブルスイッチ１３と、スキャンスイッチ１４と、容量素子１５と、ＲＥＦスイッチ１６と、ＩＮＩスイッチ１７とを備える。
【００３３】
ｉ（ｉは１〜ｍの整数）番目の行に属する画素１０は、ＥＮＢ（ｉ）信号線、ＲＥＦ（ｉ）信号線、ＩＮＩ（ｉ）信号線及びＳＣＮ（ｉ）信号線に接続される。各信号線には、所定の制御信号がゲートドライバ回路３０から供給される。所定の制御信号は、具体的には、イネーブル信号、ＲＥＦ制御信号、ＩＮＩ制御信号及びスキャン信号である。
【００３４】
また、ｊ（ｊは１〜ｎの整数）番目の列に属する画素１０は、Ｄ（ｊ）信号線に接続される。Ｄ（ｊ）信号線には、発光すべき輝度に応じた電圧が画素信号としてソースドライバ回路４０から供給される。
【００３５】
ＥＮＢ（ｉ）信号線は、ｉ番目の行に属する画素１０の発光及び非発光を制御するイネーブル信号を伝達する。イネーブル信号は、該当する画素１０内のイネーブルスイッチ１３のオン及びオフを制御する。
【００３６】
ＳＣＮ（ｉ）信号線は、ｉ番目の行に属する画素１０への画素データの書き込みを制御するスキャン信号（書き込み信号とも呼ぶ）を伝達する。スキャン信号は、該当する画素１０内のスキャンスイッチ１４のオン及びオフを制御する。
【００３７】
ＲＥＦ（ｉ）信号線は、ｉ番目の行に属する画素１０への基準電圧の供給を制御するＲＥＦ制御信号を伝達する。ＲＥＦ制御信号は、該当する画素１０内のＲＥＦスイッチ１６のオン及びオフを制御する。
【００３８】
ＩＮＩ（ｉ）信号線は、ｉ番目の行に属する画素１０への初期化電圧の供給を制御するＩＮＩ制御信号を伝達する。ＩＮＩ制御信号は、該当する画素１０内のＩＮＩスイッチ１７のオン及びオフを制御する。
【００３９】
Ｄ（ｊ）信号線は、ｊ番目の列に属する画素１０への、発光すべき輝度に応じた電圧を画素信号として伝達するデータ線である。画素信号は、スキャン信号の制御によって、スキャンスイッチ１４を介して容量素子１５に与えられる。
【００４０】
以下、上記各種信号線の名称中の（ｉ）、（ｊ）は、特に画素１０の位置を特定しない場合には表記を省略する。
【００４１】
図２に示す画素１０において、発光素子１１は、有機ＥＬ素子であり、ＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）とも呼ばれる発光素子の一例である。発光素子１１は、流れる電流の大きさに応じた明るさで発光する電流駆動型の発光素子の一例である。発光素子１１のアノードは、駆動トランジスタ１２のソースに接続され、発光素子１１のカソードは、電源線ＶＥＬに接続される。
【００４２】
駆動トランジスタ１２は、発光素子１１に電流を供給するドライバである。駆動トランジスタ１２のゲートは、容量素子１５の一方の電極に接続され、ソースは、容量素子１５の他方の電極及び発光素子１１のアノードに接続される。
【００４３】
この接続により、駆動トランジスタ１２のゲートとソースとの間には容量素子１５に保持された電圧、つまり、発光すべき輝度を示す電圧が印加される。これにより、駆動トランジスタ１２は、容量素子１５の電圧に応じた量の電流を発光素子１１に供給する。
【００４４】
イネーブルスイッチ１３は、駆動トランジスタ１２による発光素子１１への電流供給をオン及びオフするスイッチトランジスタである。イネーブルスイッチ１３は、イネーブル信号に従ってオン及びオフする。イネーブル信号は、行列状の複数の画素１０の行毎に画素１０の発光をイネーブル及びディスエーブルする。
【００４５】
具体的には、ＥＮＢ信号線がハイレベルのときに、イネーブルスイッチ１３は、オン状態であり、駆動トランジスタ１２のドレインに電圧ＶＴＦＴを供給する。また、イネーブル信号線がローレベルのときに、イネーブルスイッチ１３は、オフ状態であり、駆動トランジスタ１２のドレインへの電圧ＶＴＦＴの供給を遮断する。
【００４６】
スキャンスイッチ１４は、容量素子１５に輝度を表す電圧を画素データとして書き込むためのスイッチトランジスタである。スキャン信号は、行列状の複数の画素１０を行単位に選択し、選択された行に属する画素１０に輝度を表す電圧を書き込むための書き込み信号である。
【００４７】
具体的には、ＳＣＮ信号線がハイレベルのときに、スキャンスイッチ１４は、オン状態であり、データ線（Ｄ（ｊ）信号線）の電圧を画素データとして容量素子１５に書き込む。また、ＳＣＮ信号線がローレベルのときに、スキャンスイッチ１４は、オフであり、ＳＣＮ信号線と容量素子１５との接続を電気的に遮断する。
【００４８】
容量素子１５は、駆動トランジスタ１２のゲート−ソース間に輝度を表す電圧を画素データとして保持する。
【００４９】
ＲＥＦスイッチ１６は、基準電圧ＶＲＥＦを容量素子１５の一方の電極に与えるためのスイッチトランジスタである。また、ＩＮＩスイッチ１７は、初期化電圧ＶＩＮＩを容量素子１５の他方の電極に与えるためのスイッチトランジスタである。ＲＥＦスイッチ１６及びＩＮＩスイッチ１７は、閾値補償動作に用いられる。
【００５０】
閾値補償動作とは、容量素子１５に、駆動トランジスタ１２の実際の閾値電圧に相当する電圧を保持させる動作である。より詳しくは、閾値補償動作とは、画素１０における駆動トランジスタ１２の閾値シフトを補償する動作をいう。
【００５１】
このため、まず、基準電圧ＶＲＥＦ及び初期化電圧ＶＩＮＩを用いて、閾値電圧補償動作の初期化電圧として、容量素子１５に最大閾値電圧（つまり、閾値シフトが起きた場合の最大値とみなされる電圧）を設定する。さらに、発光素子１１が非発光の状態で駆動トランジスタ１２に電流を流すことによって、設定された初期化電圧を駆動トランジスタ１２の実際の閾値電圧に相当する電圧にまで低下させる。ここまでが、閾値補償動作である。
【００５２】
これにより、容量素子１５は、対応する駆動トランジスタ１２の実際の閾値電圧に相当する電圧を保持する。この状態で、容量素子１５へ画素データの電圧を上乗せするように書き込む。このように、閾値補償動作は、画素１０における経時変化としての閾値シフトによる閾値のばらつきを補償するための動作であり、容量素子１５への画素データの書き込み毎に、その直前に実行される。
【００５３】
なお、画素１０に設けられる駆動トランジスタ１２及び各スイッチは、例えば、薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）で構成される。このとき、駆動トランジスタ１２及び各スイッチは、ｎ型ＴＦＴ及びｐ型ＴＦＴのいずれでもよい。
【００５４】
［３．画像表示装置の詳細な構成］
続いて、本実施の形態に係る画像表示装置１の詳細な構成について、図１及び図３を用いて説明する。図３は、本実施の形態に係る画像表示装置１の一部を示す図である。
【００５５】
図３に示すように、画像表示装置１は、図１に示す構成要素に加えて、配線８０と、フィルム基板９０と、制御部１００とを備える。以下では、画像表示装置１が備える各構成要素について詳細を説明する。
【００５６】
［３−１．表示パネル基板］
表示パネル基板２０は、行列状に配置された複数の画素１０を有するパネル基板である。具体的には、表示パネル基板２０には、行毎に配置された複数のゲート信号線と、列毎に配置された複数のソース信号線とが設けられている。複数の画素１０は、ゲート信号線とソース信号線との交差点のそれぞれに行列状に配置されている。ゲート信号線は、例えば、図２に示すＥＮＢ信号線、ＲＥＦ信号線、ＩＮＩ信号線及びＳＣＮ信号線である。ソース信号線は、例えば、Ｄ信号線である。
【００５７】
表示パネル基板２０は、例えば、ガラス基板である。あるいは、表示パネル基板２０は、アクリルなどの樹脂基板でもよい。また、本実施の形態では、表示パネル基板２０が矩形である例について説明するが、これに限らない。表示パネル基板２０は、円形などその他の形状でもよい。
【００５８】
［３−２．ドライバ回路］
ゲートドライバ回路３０は、制御部１００から供給されるクロック信号に同期して複数の画素１０の行毎に、制御信号を出力する。制御信号は、例えば、イネーブル信号、スキャン信号、ＲＥＦ制御信号及びＩＮＩ制御信号である。
【００５９】
具体的には、ゲートドライバ回路３０は、ＥＮＢ（１）信号線〜ＥＮＢ（ｍ）信号線、ＳＣＮ（１）信号線〜ＳＣＮ（ｍ）信号線、ＲＥＦ（１）信号線〜ＲＥＦ（ｍ）信号線、及び、ＩＮＩ（１）信号線〜ＩＮＩ（ｍ）信号線を走査する。言い換えれば、ゲートドライバ回路３０は、画素１０の行単位に、イネーブル信号、スキャン信号、ＲＥＦ制御信号及びＩＮＩ制御信号を出力する。
【００６０】
ソースドライバ回路４０は、複数の画素１０のそれぞれに、画素信号を、ゲートドライバ回路３０毎に異なる遅延時間で遅延させて出力する。なお、遅延の詳細については、後で説明する。
【００６１】
具体的には、ソースドライバ回路４０は、制御部１００から供給されるクロック信号に同期して、Ｄ（１）信号線〜Ｄ（ｎ）信号線に、それぞれの列に属する画素１０の明るさ（輝度値）を表す電圧を、画素信号として供給する。ソースドライバ回路４０の詳細な構成についても、後で説明する。
【００６２】
［３−３．ＣＯＦ基板及びフィルム基板］
第１ＣＯＦ基板５０は、表示パネル基板２０に接続されるフィルム基板の一例であり、ゲートドライバ回路３０が実装される。第１ＣＯＦ基板５０には、クロック信号を伝送するための金属配線５１と、端子部（図示せず）とが形成される。金属配線５１は、端子部を介して、表示パネル基板２０に設けられた配線８０と電気的に接続される。
【００６３】
また、図示しないが、第１ＣＯＦ基板５０には、ゲートドライバ回路３０から出力される制御信号を伝送するための金属配線と端子部とが形成される。当該金属配線は、当該端子部を介して、表示パネル基板２０に設けられた複数の信号線（ＥＮＢ信号線、ＲＥＦ信号線、ＩＮＩ信号線及びＳＣＮ信号線）に電気的に接続される。
【００６４】
第２ＣＯＦ基板６０は、表示パネル基板２０に接続されるフィルム基板の一例であり、ソースドライバ回路４０が実装される。図示しないが、第２ＣＯＦ基板６０には、金属配線と端子部とが形成され、金属配線は、端子部を介して、ＰＣＢ７０に設けられた配線、及び、表示パネル基板２０に設けられる信号線（Ｄ信号線）に接続される。
【００６５】
フィルム基板９０は、第２ＣＯＦ基板６０と同様に、表示パネル基板２０とＰＣＢ７０とに接続される。図示しないが、フィルム基板９０には、配線８０と、ＰＣＢ７０に設けられた配線とを電気的に接続するための配線が設けられている。
【００６６】
第１ＣＯＦ基板５０、第２ＣＯＦ基板６０及びフィルム基板９０は、例えば、絶縁材料を用いたベース及びカバーレイと、金属箔と、接着剤とから構成されている。第１ＣＯＦ基板５０の、第２ＣＯＦ基板６０及びフィルム基板９０のベース及びカバーレイの材料としては、例えば、ポリイミドなどが使用される。金属箔の材料としては、例えば、銅箔などが使用される。接着剤の材料としては、例えば、エポキシ系接着剤などが使用される。
【００６７】
第１ＣＯＦ基板５０、第２ＣＯＦ基板６０及びフィルム基板９０は、例えば、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）などを用いて、表示パネル基板２０に接続される。また、第２ＣＯＦ基板６０及びフィルム基板９０は、ＡＣＦなどを用いてＰＣＢ７０にも接続される。
【００６８】
［３−４．ＰＣＢ］
ＰＣＢ７０は、制御部１００と第２ＣＯＦ基板６０とを接続するプリント基板である。さらに、ＰＣＢ７０は、制御部１００とフィルム基板９０とを接続する。なお、ＰＣＢ７０は、ＦＦＣ（Ｆｌｅｘｉｂｌｅ  Ｆｌａｔ  Ｃａｂｌｅ）などのケーブルによって制御部１００と接続されている。
【００６９】
図示しないが、ＰＣＢ７０には、制御部１００から出力されるクロック信号、制御信号及び映像信号などの各種信号を、ゲートドライバ回路３０及びソースドライバ回路４０に伝送するための配線が設けられている。
【００７０】
［３−５．配線］
配線８０は、表示パネル基板２０に設けられた配線であり、制御部１００と複数のゲートドライバ回路３０とをカスケード接続することで、クロック信号を複数のゲートドライバ回路３０に供給する。具体的には、図３に示すように、配線８０は、第１ＣＯＦ基板５０に設けられた金属配線５１とともに、制御部１００と複数のゲートドライバ回路３０とをカスケード接続する。より具体的には、配線８０は、フィルム基板９０と、ＰＣＢ７０と、ＦＦＣなどのケーブルとを介して制御部１００に接続される。配線８０は、例えば、アルミニウム、銅、銀、酸化インジウムスズ（ＩＴＯ）などで構成される。
【００７１】
［３−６．制御部］
制御部１００は、クロック信号を出力する。例えば、制御部１００は、タイミングコントローラ（ＴＣＯＮ）であり、ゲートドライバ回路３０とソースドライバ回路４０との動作タイミングを制御する。
【００７２】
具体的には、制御部１００は、クロック信号をゲートドライバ回路３０及びソースドライバ回路４０に供給する。例えば、制御部１００は、互いに同期した２つのクロック信号を、ゲートドライバ回路３０及びソースドライバ回路４０に供給する。例えば、制御部１００は、互いに同期した２つのクロック信号を、１つのクロック信号に基づいて生成する。
【００７３】
例えば、ゲートドライバ回路３０に供給されるクロック信号の周波数は、１５０ｋＨｚ〜３００ｋＨｚである。制御部１００は、カスケード接続される複数のゲートドライバ回路３０の最上流に位置する。また、例えば、ソースドライバ回路４０に供給されるクロック信号の周波数は、ＭＨｚ〜ＧＨｚオーダーの周波数である。なお、制御部１００は、ソースドライバ回路４０にクロック信号を供給せずに、ソースドライバ回路４０が、クロックリカバリ方式によりデータ信号からクロック信号を生成してもよい。
【００７４】
あるいは、制御部１００は、同一のクロック信号を、ゲートドライバ回路３０及びソースドライバ回路４０に供給してもよい。
【００７５】
また、制御部１００は、各画素１０が接続される信号線に供給する信号の原信号をゲートドライバ回路３０に供給する。具体的には、制御部１００は、イネーブル信号、ＲＥＦ制御信号、ＩＮＩ制御信号及びスキャン信号のそれぞれの原信号を、カスケード接続の一番目のゲートドライバ回路３０に供給する。
【００７６】
また、制御部１００は、映像データに基づいた映像信号をソースドライバ回路４０に供給する。さらに、制御部１００は、ソースドライバ回路４０に遅延時間の設定に用いるパラメータを供給する。
【００７７】
［４．ゲートドライバ回路間の信号遅延］
続いて、ゲートドライバ回路３０間の信号遅延について、図４Ａ及び図４Ｂを用いて説明する。図４Ａは、本実施の形態に係るゲートドライバ回路３０毎の信号遅延を説明するための図である。図４Ｂは、本実施の形態に係るゲートドライバ回路３０毎のクロック信号の遅延を示す図である。
【００７８】
上述したように、本実施の形態に係る画像表示装置１は、ＰＣＢレス構成である。このため、クロック信号を伝送する配線８０は、表示パネル基板２０に設けられる。
【００７９】
具体的には、制御部１００が出力したクロック信号は、制御部１００とＰＣＢ７０とを接続するケーブル、ＰＣＢ７０、フィルム基板９０、配線８０、及び、金属配線５１を介して、ゲートドライバ回路３０（ＩＣ１）に供給される。ＩＣ１に供給されたクロック信号は、順次、配線８０及び金属配線５１を介して、後段のゲートドライバ回路３０（ＩＣ２、ＩＣ３など）に伝送される。
【００８０】
通常、配線を伝送される信号は、配線抵抗と浮遊容量とによって遅延する。遅延量は、配線抵抗と浮遊容量との積に比例して大きくなる。したがって、制御部１００から出力されるクロック信号は、制御部１００から遠いゲートドライバ回路３０程、その遅延量が大きくなる。
【００８１】
このとき、制御部１００とＰＣＢ７０とを接続するケーブル、ＰＣＢ７０、フィルム基板９０、及び、金属配線５１の配線抵抗は、無視できる程度に小さい。言い換えると、配線８０は、金属配線５１などの配線抵抗に比べて、無視できない程度に抵抗値が大きい。例えば、上述したように、金属配線５１の配線抵抗は、例えば、０．１Ω〜数Ω程度であるのに対して、配線８０の配線抵抗は、例えば、数百Ω〜数ｋΩ程度である。
【００８２】
制御部１００から出力されたクロック信号ＣＬＫは、まず、一番目のゲートドライバ回路３０（ＩＣ１）に入力される。このとき、図４Ａに示すように、クロック信号ＣＬＫは、配線８０のうち抵抗値がＲ１の部分を伝送されるので、図４Ｂに示すように、ＩＣ１から出力されるクロック信号（ＩＣ１のＯＵＴ）は、遅延量Ｔ１だけ遅延する。このときの遅延量Ｔ１は、抵抗値Ｒ１に相当する期間である。例えば、Ｔ１は１μ秒以下の値である。
【００８３】
同様に、ＩＣ１を通過したクロック信号は、ＩＣ２、ＩＣ３と順に通過する。ＩＣ２から出力されるクロック信号（ＩＣ２のＯＵＴ）は、さらに、配線８０のうち、抵抗値がＲ２の部分を伝送されるので、図４Ｂに示すように、遅延量Ｔ２だけ遅延する。このときの遅延量Ｔ２は、抵抗値Ｒ１＋Ｒ２に相当する期間である。ＩＣ３から出力されるクロック信号（ＩＣ３のＯＵＴ）は、さらに、配線８０のうち、抵抗値がＲ３の部分を伝送されるので、図４Ｂに示すように、遅延量Ｔ３だけ遅延する。このときの遅延量Ｔ３は、抵抗値Ｒ１＋Ｒ２＋Ｒ３に相当する期間である。
【００８４】
以降、同様にして、配線８０のうち、クロック信号が伝送される部分の配線抵抗に応じた遅延量だけ、各ゲートドライバ回路３０の出力は遅延する。言い換えると、所定のゲートドライバ回路３０から出力されるクロック信号の遅延量は、配線８０のうち、制御部１００から、対象となるゲートドライバ回路３０までをカスケード接続する部分の配線抵抗に応じた量である。なお、第１ＣＯＦ基板５０の金属配線５１による遅延量は、無視できる程度であるため、所定のゲートドライバ回路３０から出力されるクロック信号と、当該ゲートドライバ回路３０へ入力されるクロック信号との間に遅延はないものとみなすことができる。つまり、ゲートドライバ回路３０内でのクロック信号の遅延はないものとみなすことができる。
【００８５】
以上のように、配線８０の配線抵抗が大きいために、配線８０によるクロック信号の遅延が、各画素１０へ供給する制御信号及び画素信号の位相を合わせる際に問題となる。
【００８６】
［５．ソースドライバ回路に設定される遅延時間］
続いて、本実施の形態に係るソースドライバ回路４０に設定される遅延時間について、図５Ａ及び図５Ｂを用いて説明する。図５Ａは、本実施の形態に係るソースドライバ回路４０に設定される遅延時間を示す図である。図５Ｂは、本実施の形態に係る第１遅延時間と第２遅延時間との一例を示す図である。
【００８７】
いずれの配線でも遅延が発生しない理想的な画像表示装置では、ゲートドライバ回路３０が画素１０を選択するスキャン信号に同期させて、ソースドライバ回路４０は、列毎に画素信号を出力すればよい。例えば、ＳＣＮ信号線の電位がローからハイになるタイミングで、ソースドライバ回路４０は、輝度を示す電圧をＤ信号線に供給すればよい。
【００８８】
ゲートドライバ回路３０及びソースドライバ回路４０の動作タイミングは、制御部１００によって制御される。具体的には、制御部１００が出力するクロック信号に同期して、ゲートドライバ回路３０はスキャン信号を出力し、ソースドライバ回路４０は画素信号を出力する。
【００８９】
本実施の形態に係る画像表示装置１では、図４Ｂに示すように、ゲートドライバ回路３０毎に異なる遅延量でクロック信号が遅延する。このため、本実施の形態に係るソースドライバ回路４０は、複数の画素１０のそれぞれに、画素信号を、ゲートドライバ回路３０毎に異なる第１遅延時間で遅延させて出力する。
【００９０】
このときの第１遅延時間は、配線８０による遅延が生じない場合に、対応するゲートドライバ回路３０がスキャン信号を出力するタイミングからの時間である。例えば、クロック信号の所定のパルスの立ち上がりに応じて、ゲートドライバ回路３０のスキャン信号を出力する場合、第１遅延時間は、当該パルスが制御部１００から出力されたタイミングからの遅延時間である。
【００９１】
第１遅延時間は、複数のゲートドライバ回路３０のそれぞれに対応する遅延時間である。具体的には、第１遅延時間は、配線８０のうち、制御部１００から、対応するゲートドライバ回路３０までをカスケード接続する部分の配線抵抗に応じた時間である。
【００９２】
例えば、ソースドライバ回路４０は、ＩＣ１の走査タイミングに応じて画素信号を出力する場合は、Ｔ１に相当する遅延時間だけ、制御部１００から出力された時点のパルスから遅延させる。同様に、ソースドライバ回路４０は、ＩＣ２の走査タイミングに応じて画素信号を出力する場合は、Ｔ２に相当する遅延時間だけ、制御部１００から出力された時点のパルスから遅延させる。
【００９３】
ゲートドライバ回路３０が制御部１００から離れる程、配線８０のうち、クロック信号が伝送される部分の配線抵抗が大きくなる。つまり、ゲートドライバ回路３０では、制御部１００から離れる程、入力されるクロック信号の遅延は大きくなる。言い換えると、ゲートドライバ回路３０に入力されるクロック信号は、カスケード接続の下流である程、大きく遅延する。したがって、第１遅延時間は、対応するゲートドライバ回路３０がカスケード接続の下流である程、大きな値である。
【００９４】
具体的には、図５Ａに示すように、ＩＣ１〜ＩＣ１２の順に、第１遅延時間（Ｔ１〜Ｔ１２）が大きくなっている。つまり、図５Ａに示す山型のグラフが平行移動するように第１遅延時間が大きくなる。例えば、ＩＣ１に対応する第１遅延時間とＩＣ２に対応する第１遅延時間との差（Ｔ２−Ｔ１）は、ＩＣ１とＩＣ２との間の配線８０の部分の配線抵抗（抵抗値Ｒ２）に応じた値である。各ゲートドライバ回路３０間の配線抵抗が累積して大きくなることで、ＩＣ１〜ＩＣ１２の順に第１遅延時間も大きくなる。なお、ＩＣ１が、複数のゲートドライバ回路３０のカスケード接続の最上流に位置し、ＩＣ１２が最下流に位置する。
【００９５】
本実施の形態に係るソースドライバ回路４０は、さらに、複数の画素１０の１以上の列を含む列群毎に遅延時間を異ならせている。すなわち、ソースドライバ回路４０は、上述した第１遅延時間と、複数の画素１０の列群毎に異なる第２遅延時間との和である合計遅延時間で、画素信号を遅延させて出力する。
【００９６】
例えば、図５Ｂに、一例として、ＩＣ２に対応する遅延時間について示している。ソースドライバ回路４０による遅延時間は、抵抗Ｒ１＋Ｒ２に対応する遅延量Ｔ２に相当する第１遅延時間と、列群毎に異なる第２遅延時間との和である合計遅延時間である。
【００９７】
第２遅延時間は、対応する列群がゲートドライバ回路３０から離れる程、大きな値である。以下では、説明を簡単にするため、第２遅延時間は、複数の画素１０の列毎に異なる時間である例について説明する。
【００９８】
制御部１００から出力されるクロック信号が配線８０によって遅延することについては、上述したように第１遅延時間によって解消することができる。しかしながら、ゲートドライバ回路３０から出力されるスキャン信号も同様に、ＳＣＮ信号線を伝送する際に遅延する。
【００９９】
このため、本実施の形態に係るソースドライバ回路４０は、対応する列がゲートドライバ回路３０から離れる程、大きな値となるような第２遅延時間に基づいて、列毎に画素信号を遅延させて出力する。
【０１００】
図１に示すように、ゲートドライバ回路３０は、表示パネル基板２０の左右の両側に設けられるので、ゲートドライバ回路３０からの距離が最も大きくなる画素１０は、表示領域２１の中央部分に位置する画素である。具体的には、図１に示すＳＤ８及びＳＤ９から画素信号の供給を受ける画素である。したがって、図５Ａ及び図５Ｂに示すように、遅延時間を示すグラフは、中央部で遅延が大きくなる山型のグラフになる。
【０１０１】
なお、表示領域２１内の配線抵抗が無視できる程度に小さい場合、グラフは山型ではなく、水平方向の直線状になる。すなわち、ソースドライバ回路４０は、第１遅延時間のみ、画素信号を遅延させて出力する。言い換えると、ソースドライバ回路４０は、画素信号の出力を複数の画素１０の列群毎には遅延させず、ゲートドライバ回路３０のみに応じて遅延させる。
【０１０２】
［６．ソースドライバ回路の詳細な構成］
続いて、上述したように、遅延量を設定可能なソースドライバ回路４０の詳細な構成について、図６を用いて説明する。図６は、本実施の形態に係るソースドライバ回路４０の構成を示す図である。
【０１０３】
図６に示すように、ソースドライバ回路４０は、データ受信復号部４１と、シフトレジスタ４２と、ラッチ回路４３と、ＤＡコンバータ４４と、ガンマ設定回路４５と、出力バッファ４６と、スイッチ４７とを備える。
【０１０４】
データ受信復号部４１には、映像信号のデジタルデータが入力される。データ受信復号部４１は、例えば、差動入力信号ＤＰ０及びＤＮ０を映像信号として受け取り、シリアル−パラレル変換などの処理を行ってラッチ回路４３に出力する。また、データ受信復号部４１には、制御部１００から出力されるクロック信号が入力される。
【０１０５】
シフトレジスタ４２には、シフト方向を切り替えるＤＩＲが印加される。ＤＩＲは、データ受信復号部４１から出力された映像信号をラッチ回路４３に取り込ませる方向を設定するための１ビットの値である。
【０１０６】
ラッチ回路４３は、入力された映像信号をラッチする。例えば、ラッチ回路４３は、制御部１００から出力される信号に応じて映像信号を一定の期間保持する。ラッチ回路４３には、所定のタイミングでラッチしたデータをＤＡコンバータ４４に出力する。
【０１０７】
ＤＡコンバータ４４は、ガンマ設定回路４５に設定されている電圧に従って映像信号をガンマ変換することで生成されるアナログ電圧を出力バッファ４６に出力する。当該アナログ電圧が、画素毎に供給される画素信号に相当する。
【０１０８】
ガンマ設定回路４５は、例えば、ＲＧＢ各８点の入力電圧を元にガンマカーブを設定する。そして、ガンマ設定回路４５は、ガンマカーブを元に、映像信号と４０９６階調のアナログ電圧との関係を決定する回路である。
【０１０９】
出力バッファ４６は、所定の遅延時間、画素信号を遅延させるための遅延回路である。具体的には、出力バッファ４６には、制御部１００から遅延時間を設定するための所定のパラメータが入力される。出力バッファ４６は、入力されたパラメータと、クロック信号とに基づいて、画素信号を所定の遅延時間遅延させてスイッチ４７に出力する。
【０１１０】
スイッチ４７は、プリチャージ電圧と画素信号とのいずれかを選択して出力するスイッチ回路である。例えば、スイッチ４７がプリチャージ電圧を選択した場合、プリチャージ電圧がＤ信号線に印加され、Ｄ信号線に蓄積された電荷を強制的に充放電させる。
【０１１１】
なお、図６に示す例では、１つのソースドライバ回路４０に対する出力チャンネル数がＯＵＴ１〜ＯＵＴ７２０の７２０個であるが、これに限らない。
【０１１２】
［７．遅延設定のパラメータ］
以下では、遅延時間を設定するためのパラメータについて説明する。出力バッファ４６には、遅延時間を設定するためのパラメータとして、方向パラメータ、第１遅延時間パラメータ、及び、第２遅延時間パラメータが入力される。
【０１１３】
方向パラメータは、遅延動作を開始させる方向を定めるパラメータである。例えば、方向パラメータは、１ビットの値であり、「０」の場合は、ＯＵＴ１から遅延動作が開始され、「１」の場合は、ＯＵＴ７２０から遅延動作が開始される。
【０１１４】
第１遅延時間パラメータは、遅延動作の先頭の遅延時間を定めるパラメータである。例えば、第１遅延時間パラメータは、９ビットのデータで設定される。第１遅延時間パラメータは、図５Ｂに示す第１遅延時間を設定するためのパラメータに相当する。つまり、第１遅延時間パラメータは、複数の画素１０の行毎の遅延時間を設定するためのパラメータであり、具体的には、ゲートドライバ回路３０毎の遅延時間を設定することができる。言い換えると、第１遅延時間パラメータは、１水平走査期間毎に、遅延時間を設定することができる。
【０１１５】
第２遅延時間パラメータは、遅延動作の先頭からの遅延時間を定めるパラメータである。例えば、第２遅延時間パラメータは、３２ビットのデータで設定される。第２遅延時間パラメータは、図５Ｂに示す第２遅延時間を設定するためのパラメータに相当する。つまり、第２遅延時間パラメータは、複数の画素１０の列毎の遅延時間を設定するためのパラメータであり、具体的には、複数の画素１０の列群毎の遅延時間を設定することができる。
【０１１６】
以下では、具体的な例として、図１において最もゲートドライバ回路３０に近いＳＤ１及びＳＤ１６の動作について説明する。
【０１１７】
ＳＤ１では、方向パラメータが「０」に設定され、ＳＤ１６では、方向パラメータが「１」に設定される。これにより、ＳＤ１では、図１における表示領域２１の左側から遅延動作を開始し、ＳＤ１６では、表示領域２１の右側から遅延動作を開始する。
【０１１８】
さらに、ＳＤ１及びＳＤ１６では、ＩＣ１からのスキャン信号との位相を合わせる場合、第１遅延時間パラメータを遅延量Ｔ１（抵抗Ｒ１に相当する時間）に設定する。また、第２遅延時間パラメータを列群毎の遅延量（列群間の信号線の抵抗値に相当する時間）に設定する。各パラメータに設定する遅延時間は、例えば、クロック信号又はスキャン信号の遅延量を予め測定又は算出し、測定又は算出した遅延量を設定することができる。
【０１１９】
これにより、ＳＤ１では、表示領域２１の左側から、遅延量Ｔ１遅れて画素信号が出力され、列群毎に、所定の遅延時間遅れて画素信号が順次出力される。ＳＤ１６では、表示領域２１の右側から、遅延量Ｔ１遅れて画素信号が出力され、列群毎に、所定の遅延時間遅れて画素信号が順次出力される。このようにして、図５Ａ及び図５Ｂに示す山型の遅延時間を設定することができる。
【０１２０】
［８．まとめ］
以上のように、本実施の形態に係る画像表示装置１は、行列状に配置された複数の画素１０を有する表示パネル基板２０と、クロック信号を出力する制御部１００と、クロック信号に同期して複数の画素１０の行毎に、制御信号を出力する複数のゲートドライバ回路３０と、表示パネル基板２０に設けられた配線であって、制御部１００と複数のゲートドライバ回路３０とをカスケード接続することで、クロック信号を複数のゲートドライバ回路３０に供給する配線８０と、複数の画素１０のそれぞれに、画素信号を、ゲートドライバ回路３０毎に異なる第１遅延時間で遅延させて出力する１以上のソースドライバ回路４０とを備える。
【０１２１】
これにより、ソースドライバ回路４０が、ゲートドライバ回路３０毎に異なる遅延時間で画素信号を出力するので、配線８０によるクロック信号の遅延を吸収するように、画素１０の駆動を行うことができる。つまり、ゲートドライバ回路３０から出力される制御信号と、ソースドライバ回路４０から出力される画素信号との位相を合わせることができるので、表示品質の劣化を抑制することができる。
【０１２２】
また、本実施の形態では、画像表示装置１は、さらに、表示パネル基板２０に接続され、各々に、複数のゲートドライバ回路３０の１つが実装された複数の第１ＣＯＦ基板５０を備える。
【０１２３】
これにより、ゲートドライバ回路３０を第１ＣＯＦ基板５０に実装するので、例えば、第１ＣＯＦ基板５０を表示パネル基板２０の裏側に配置することにより、狭額縁化を実現することができる。
【０１２４】
また、本実施の形態では、第１遅延時間は、配線８０のうち、制御部１００から、対応するゲートドライバ回路３０までをカスケード接続する部分の配線抵抗に応じた時間である。
【０１２５】
これにより、ゲートドライバ回路３０毎に遅延時間を適切に設定することができるので、表示品質を向上させることができる。
【０１２６】
また、本実施の形態では、第１遅延時間は、対応するゲートドライバ回路３０がカスケード接続の下流である程、大きな値である。
【０１２７】
これにより、ゲートドライバ回路３０毎に遅延時間を適切に設定することができるので、表示品質を向上させることができる。
【０１２８】
また、本実施の形態では、複数のソースドライバ回路４０は、第１遅延時間と、複数の画素１０の１以上の列を含む列群毎に異なる第２遅延時間との和である合計遅延時間で、画素信号を列群毎に遅延させて出力する。
【０１２９】
これにより、ゲートドライバ回路３０から出力される制御信号の遅延を吸収するように、画素１０の駆動を行うことができる。これにより、表示領域２１の画素の位置に応じて遅延時間を設定することができるので、ゲートドライバ回路３０から出力される制御信号と、ソースドライバ回路４０から出力される画素信号との位相をより適切に合わせることができる。したがって、表示品質をより向上させることができる。
【０１３０】
また、本実施の形態では、第２遅延時間は、対応する列群がゲートドライバ回路３０から離れる程、大きな値である。
【０１３１】
これにより、複数の画素１０の列群毎に遅延時間を適切に設定することができるので、表示品質を向上させることができる。
【０１３２】
また、本実施の形態に係る表示制御方法は、画像表示装置１を制御する表示制御方法であって、画像表示装置１は、行列状に配置された複数の画素１０を有する表示パネル基板２０と、制御部１００と、複数のゲートドライバ回路３０と、１以上のソースドライバ回路４０と、表示パネル基板２０に設けられた配線であって、制御部１００と複数のゲートドライバ回路３０とをカスケード接続する配線８０とを備え、表示制御方法では、制御部１００が、クロック信号を出力し、複数のゲートドライバ回路３０が、配線８０を介して供給されたクロック信号に同期して複数の画素１０の行毎に制御信号を出力し、１以上のソースドライバ回路４０が、複数の画素１０のそれぞれに、画素信号を、ゲートドライバ回路３０毎に異なる遅延時間で遅延させて出力する。
【０１３３】
これにより、ソースドライバ回路４０が、ゲートドライバ回路３０毎に異なる遅延時間で画素信号を出力するので、配線８０によるクロック信号の遅延を吸収するように、画素１０の駆動を行うことができる。つまり、ゲートドライバ回路３０から出力される制御信号と、ソースドライバ回路４０から出力される画素信号との位相を合わせることができるので、表示品質の劣化を抑制することができる。
【０１３４】
なお、これらの包括的又は具体的な態様は、システム、装置、集積回路、コンピュータプログラム又はコンピュータ読み取り可能なＣＤ−ＲＯＭなどの記録媒体で実現されてもよく、システム、装置、集積回路、コンピュータプログラム及び記録媒体の任意な組み合わせで実現されてもよい。
【０１３５】
（他の実施の形態）
以上のように、本出願において開示する技術の例示として、実施の形態を説明した。しかしながら、本開示における技術は、これに限定されず、適宜、変更、置き換え、付加、省略などを行った実施の形態にも適用可能である。
【０１３６】
そこで、以下では、他の実施の形態を例示する。
【０１３７】
例えば、上記実施の形態では、図１に示すように、ゲートドライバ回路３０を表示領域２１の左右両側に、ソースドライバ回路４０を表示領域２１の上下両側に設けたが、これに限らない。ゲートドライバ回路３０及びソースドライバ回路４０の少なくとも一方は、片側にだけ設けられていてもよい。
【０１３８】
図７は、実施の形態の変形例に係る画像表示装置１ａを示す概略図である。図７に示すように、画像表示装置１ａは、表示領域２１の左側のみに複数のゲートドライバ回路３０及び第１ＣＯＦ基板５０を備え、表示領域２１の上側のみに複数のソースドライバ回路４０及び第２ＣＯＦ基板６０を備えてもよい。
【０１３９】
この場合、ゲートドライバ回路３０から出力される制御信号は、表示領域２１の左側から右側にかけて伝送される。このため、当該制御信号の配線遅延は、表示領域２１の右側である程大きくなる。
【０１４０】
したがって、ソースドライバ回路４０に設定される遅延量は、図８に示すように、右肩上がりのグラフとなる。なお、図８は、本変形例に係るソースドライバ回路４０とゲートドライバ回路３０とに対応する遅延時間を示す図である。
【０１４１】
また、上記実施の形態では、ゲートドライバ回路３０が第１ＣＯＦ基板５０に実装される例について示したが、これに限らない。例えば、ゲートドライバ回路３０は、表示パネル基板２０に実装されてもよい。
【０１４２】
図９は、実施の形態の別の変形例に係る画像表示装置１ｂを示す概略図である。図９に示すように、複数のゲートドライバ回路３０は、表示パネル基板２０の表示領域２１の周縁に実装されている。つまり、画像表示装置１ｂは、いわゆるＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）構成を採用している。
【０１４３】
また、上記実施の形態では、ソースドライバ回路４０及び第２ＣＯＦ基板６０を複数設ける例について示したが、これに限らない。上記実施の形態及び変形例に係る画像表示装置１、１ａ及び１ｂは、１つのみのソースドライバ回路４０及び第２ＣＯＦ基板６０を備えてもよい。
【０１４４】
また、ゲートドライバ回路３０は、１チップのドライバＩＣでもよく、２チップ以上のドライバＩＣを含んでもよい。言い換えると、１つの第１ＣＯＦ基板５０に複数のドライバＩＣを実装してもよい。
【０１４５】
また、上記実施の形態では、本開示に係る画像表示装置が有する画素の回路構成について図２を用いて説明したが、画素１０の回路構成はこれに限らない。例えば、図２では、発光素子１１のアノード電源線（ＶＴＦＴ）とカソード電源線（ＶＥＬ）との間に、イネーブルスイッチ１３、駆動トランジスタ１２及び発光素子１１が、この順に配置される構成を例示したが、これらの素子は異なる順で配置されてもよい。
【０１４６】
また、上記実施の形態では、画素１０が有する各スイッチ及び駆動トランジスタ１２は、ゲート電極、ソース電極及びドレイン電極を有するＴＦＴであることを前提として説明してきたが、これらのトランジスタには、ベース、コレクタ及びエミッタを有するバイポーラトランジスタが適用されてもよい。
【０１４７】
また、上記実施の形態に係る画像表示装置に含まれる制御部１００は、典型的には集積回路であるＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）として実現される。なお、上記画像表示装置に含まれる制御部１００の一部を、表示パネル基板２０上に集積することも可能である。また、制御部１００は、専用回路又は汎用プロセッサで実現してもよい。また、ＬＳＩ製造後にプログラムすることが可能なＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）、又は、ＬＳＩ内部の回路セルの接続及び設定を再構成可能なリコンフィギュラブル・プロセッサを利用してもよい。
【０１４８】
また、上記実施の形態に係る有機ＥＬ表示装置に含まれるゲート駆動部、データ駆動部、及び制御部の機能の一部を、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）などのプロセッサがプログラムを実行することにより実現してもよい。
【０１４９】
上述した表示装置は、例えば、図１０に示すようなフラットパネルディスプレイ装置として利用することができる。また、テレビ受像機、パーソナルコンピュータ、携帯電話機など、表示装置を有するあらゆる電子機器に適用することができる。
【０１５０】
なお、上述した画像表示装置は、有機ＥＬ表示装置に限らず、例えば、液晶表示装置、ＰＤＰ（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）表示装置などのフラットパネル表示装置でもよい。
【０１５１】
以上のように、本開示における技術の例示として、実施の形態及びその変形例を説明した。そのために、添付図面及び詳細な説明を提供した。
【０１５２】
したがって、添付図面及び詳細な説明に記載された構成要素の中には、課題解決のために必須な構成要素だけでなく、上記技術を例示するために、課題解決のためには必須でない構成要素も含まれ得る。そのため、それらの必須ではない構成要素が添付図面や詳細な説明に記載されていることをもって、直ちに、それらの必須ではない構成要素が必須であるとの認定をするべきではない。
【０１５３】
また、上述の実施の形態は、本開示における技術を例示するためのものであるから、請求の範囲又はその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。
【産業上の利用可能性】
【０１５４】
本開示に係る画像表示装置及び表示制御方法は、例えば、テレビ受像機、情報機器のディスプレイなどの各種表示装置に利用することができる。
【符号の説明】
【０１５５】
１、１ａ、１ｂ  画像表示装置
１０  画素
１１  発光素子
１２  駆動トランジスタ
１３  イネーブルスイッチ
１４  スキャンスイッチ
１５  容量素子
１６  ＲＥＦスイッチ
１７  ＩＮＩスイッチ
２０  表示パネル基板
２１  表示領域
３０  ゲートドライバ回路
４０  ソースドライバ回路
４１  データ受信復号部
４２  シフトレジスタ
４３  ラッチ回路
４４  ＤＡコンバータ
４５  ガンマ設定回路
４６  出力バッファ
４７  スイッチ
５０  第１ＣＯＦ基板
５１  金属配線
６０  第２ＣＯＦ基板
７０  ＰＣＢ
８０  配線
９０  フィルム基板
１００  制御部
【図１】
2015140861.tif 000003
【図２】
2015140861.tif 000004
【図３】
2015140861.tif 000005
【図４Ａ】
2015140861.tif 000006
【図４Ｂ】
2015140861.tif 000007
【図５Ａ】
2015140861.tif 000008
【図５Ｂ】
2015140861.tif 000009
【図６】
2015140861.tif 000010
【図７】
2015140861.tif 000011
【図８】
2015140861.tif 000012
【図９】
2015140861.tif 000013
【図１０】
2015140861.tif 000014
【国際調査報告】
2015140861.tif 000015
2015140861.tif 000016
2015140861.tif 000017
2015140861.tif 000018