(57)【要約】  ゲート信号の波形の振動を抑制可能な技術を提供することを目的とする。電力用半導体装置は、パワー半導体チップ２ｇと、パワー半導体チップ２ｇと電気的に接続された複数のコレクタ主端子４及び複数のエミッタ主端子５と、信号線８とを備える。複数のコレクタ主端子４及び複数のエミッタ主端子５は、パワー半導体チップ２ｇの配設面から突出する突出部分を有し、信号線８は、それら突出部分に対して、全ての突出部分の全周を囲い、かつ平面視において離間する。
2016002077.tif 000002
【特許請求の範囲】
【請求項１】
半導体スイッチ素子と、
前記半導体スイッチ素子と電気的に接続され、前記半導体スイッチ素子の配設面から突出する突出部分を有する複数のコレクタ主端子及び複数のエミッタ主端子と、
前記複数のコレクタ主端子の前記突出部分、及び、前記複数のエミッタ主端子の前記突出部分に対して、全ての前記突出部分の全周を囲い、かつ平面視において離間する信号線と
を備える、電力用半導体装置。
【請求項２】
請求項１に記載の電力用半導体装置であって、
前記信号線は、
前記半導体スイッチ素子と電気的に接続されたゲート信号線及びエミッタ信号線の少なくともいずれか１つを含む、電力用半導体装置。
【請求項３】
請求項２に記載の電力用半導体装置であって、
前記信号線は、前記ゲート信号線及び前記エミッタ信号線を含み、
前記ゲート信号線及び前記エミッタ信号線が互いに平行な平板からなる、電力用半導体装置。
【請求項４】
請求項１から請求項３のうちいずれか１項に記載の電力用半導体装置であって、
前記配設面上方に配設されたプリント基板
をさらに備え、
前記信号線は、前記プリント基板に配線されている、電力用半導体装置。
【請求項５】
請求項１から請求項３のうちいずれか１項に記載の電力用半導体装置であって、
前記コレクタ主端子には、絶縁性を有する樹脂がコーティングされている、電力用半導体装置。
【請求項６】
請求項２に記載の電力用半導体装置であって、
前記配設面上方に配設されたプリント基板
をさらに備え、
前記ゲート信号線及びエミッタ信号線の少なくともいずれか１つが、前記プリント基板にベタパターンで形成されている、電力用半導体装置。
【請求項７】
請求項１から請求項３のうちいずれか１項に記載の電力用半導体装置であって、
前記半導体スイッチ素子は、
半導体モジュールに搭載された、ワイドバンドギャップ半導体からなる半導体チップに含まれる、電力用半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体スイッチ素子を備える電力用半導体装置に関する。
【背景技術】
【０００２】
半導体スイッチ素子を備える電力用半導体装置（パワー半導体装置）が、インバータやコンバータ等に適用されている（例えば特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−１８５６７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
電力用半導体装置では、ターンオフのスイッチ直後において、ゲート信号の波形に振動が生じる。この振動現象の発生メカニズムは完全に解明されていないが、このようなゲート信号の波形における振動は、電力用半導体装置の誤動作を招く可能性があることから、当該振動現象を抑制することが求められている。【０００５】
そこで、本発明は、上記のような問題点を鑑みてなされたものであり、ゲート信号の波形の振動を抑制可能な技術を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る電力用半導体装置は、半導体スイッチ素子と、前記半導体スイッチ素子と電気的に接続され、前記半導体スイッチ素子の配設面から突出する突出部分を有する複数のコレクタ主端子及び複数のエミッタ主端子と、前記複数のコレクタ主端子の前記突出部分、及び、前記複数のエミッタ主端子の前記突出部分に対して、全ての前記突出部分の全周を囲い、かつ平面視において離間する信号線とを備える。
【発明の効果】
【０００７】
本発明によれば、ゲート信号の波形の振動を抑制することができる。【０００８】
本発明の目的、特徴、態様および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
【図面の簡単な説明】
【０００９】
【図１】実施の形態１に係る電力用半導体装置の構成を示す斜視図である。
【図２】実施の形態１に係る電力用半導体装置の部分構成を模式的に示す断面斜視図である。
【図３】実施の形態１に係る電力用半導体装置の部分構成を模式的に示す断面斜視図である。
【図４】関連半導体装置の構成を示す斜視図である。
【図５】関連半導体装置の各信号の波形を示す図である。
【図６】実施の形態１に係る電力用半導体装置の各信号の波形を示す図である。
【図７】実施の形態１の変形例に係る電力用半導体装置の部分構成を模式的に示す断面斜視図である。
【図８】実施の形態２に係る電力用半導体装置の部分構成を模式的に示す断面斜視図である。
【発明を実施するための形態】
【００１０】
＜実施の形態１＞
図１は、本発明の実施の形態１に係る電力用半導体装置の構成を示す斜視図であり、図２及び図３は、図１のＡ−Ａ線及びＢ−Ｂ線に沿った断面斜視図である。なお、図２及び図３では、理解を容易にするために、図１の電力用半導体装置の構成要素の一部の図示を省略したり、図１のゲート信号電極３ｄ及びエミッタ信号電極３ｅの配置を変更したりしている。
【００１１】
本実施の形態１に係る電力用半導体装置は、図１に示される放熱用ベース板１、複数のチップ搭載基板２、複数の信号電極部３、複数のコレクタ主端子４、複数のエミッタ主端子５、プリント基板６と、図２に示されるエミッタワイヤ７ａ、ゲート信号ワイヤ７ｂ、エミッタ信号ワイヤ７ｃと、図３に示される信号線８とを備えている。
【００１２】
複数のチップ搭載基板２及び複数の信号電極部３は、金属からなる放熱用ベース板１の主面上に配設されている。
【００１３】
各チップ搭載基板２は、図２に示されるはんだ２ａ、金属電極２ｂ、絶縁基板２ｃ（例えばセラミック基板）、コレクタ電極２ｄ、エミッタ電極２ｅ、はんだ２ｆ及びパワー半導体チップ２ｇを含んでいる。
【００１４】
はんだ２ａ、金属電極２ｂ及び絶縁基板２ｃは、この順に放熱用ベース板１の主面上に配設されている。コレクタ電極２ｄ及びエミッタ電極２ｅは、絶縁基板２ｃの主面上に配設されている。パワー半導体チップ２ｇは、はんだ２ｆによってコレクタ電極２ｄと接合されている。
【００１５】
本実施の形態１では、パワー半導体チップ２ｇは、例えば、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）またはダイヤモンドなどのワイドバンドギャップ半導体から構成されており、図示しない半導体モジュールに搭載されている。そして、パワー半導体チップ２ｇには、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）などの図示しない半導体スイッチ素子と、図示しないダイオードとが含まれる。
【００１６】
各信号電極部３は、図２に示されるはんだ３ａ、金属電極３ｂ、絶縁基板３ｃ（例えばセラミック基板）、ゲート信号電極３ｄ及びエミッタ信号電極３ｅを含んでいる。
【００１７】
はんだ３ａ、金属電極３ｂ及び絶縁基板３ｃは、この順に放熱用ベース板１の主面上に配設されている。ゲート信号電極３ｄ及びエミッタ信号電極３ｅは、絶縁基板３ｃの主面上に配設されており、かつ当該配設面から突出してプリント基板６まで達する突出部分を有している。
【００１８】
パワー半導体チップ２ｇは、エミッタワイヤ７ａを介してエミッタ電極２ｅと電気的に接続され、ゲート信号ワイヤ７ｂを介してゲート信号電極３ｄと電気的に接続され、エミッタ信号ワイヤ７ｃを介してエミッタ信号電極３ｅと電気的に接続されている。
【００１９】
各コレクタ主端子４は、コレクタ電極２ｄを介してパワー半導体チップ２ｇ（半導体スイッチ素子）と電気的に接続されており、かつパワー半導体チップ２ｇ（半導体スイッチ素子）の配設面から突出する突出部分を有している。なお、本実施の形態１では、パワー半導体チップ２ｇの配設面は、絶縁基板２ｃの主面に対応している。
【００２０】
各エミッタ主端子５は、エミッタワイヤ７ａ及びエミッタ電極２ｅを介してパワー半導体チップ２ｇ（半導体スイッチ素子）と電気的に接続されており、かつパワー半導体チップ２ｇ（半導体スイッチ素子）の配設面から突出する突出部分を有している。以上のような構成により、コレクタ主端子４及びエミッタ主端子５は、パワー半導体チップ２ｇに並列接続されている。
【００２１】
コレクタ主端子４及びエミッタ主端子５の数は、複数であればよく、図１に示すように３つずつに限ったものではない。なお、１ｉｎ１（１モジュール内に１素子）のパッケージでは、２つずつのコレクタ主端子４及びエミッタ主端子５、または、３つずつのコレクタ主端子４及びエミッタ主端子５を半導体スイッチ素子に接続して、それら端子に並列電流を流す構造が取られることが多い。
【００２２】
プリント基板６は、パワー半導体チップ２ｇの配設面上方に、当該配設面と平行に配設されており、図１及び図３に示すように平面視四角形状を有する複数の穴６ａが設けられている。そして、各穴６ａには、１組のコレクタ主端子４及びエミッタ主端子５の突出部分が遊嵌されている。このような構成により、プリント基板６は、複数のコレクタ主端子４の突出部分、及び、複数のエミッタ主端子５の突出部分に対して、全ての突出部分の全周を囲い、かつ平面視において離間している。
【００２３】
信号線８は、図３に示すように、ゲート信号線８ａ及びエミッタ信号線８ｂを含んでおり、プリント基板６に配線されている。なお、図３では、ゲート信号線８ａはプリント基板６の上面に配線され、エミッタ信号線８ｂはプリント基板６の裏面に配線されているが、これに限ったものではなく、例えば、ゲート信号線８ａ及びエミッタ信号線８ｂの両方が、プリント基板６の上面及び裏面のいずれか一方にまとめて配線されてもよい。
【００２４】
信号線８（ゲート信号線８ａ及びエミッタ信号線８ｂ）は、プリント基板６と同様に、複数のコレクタ主端子４の突出部分、及び、複数のエミッタ主端子５の突出部分に対して、全ての突出部分の全周を囲い、かつ平面視において離間している。なお、信号線８（ゲート信号線８ａ及びエミッタ信号線８ｂ）と、複数のコレクタ主端子４及び複数のエミッタ主端子５のそれぞれとの間の距離（間隙）は、電力用半導体装置に求められる耐圧及びサイズを考慮して決定される。例えば、この距離（間隙）は、３．３ｋＶ以上の耐圧を有する電力用半導体装置では、パッケージの極端な大型を避ける観点から３．０〜３０．０ｍｍ程度とすることが好ましい。なお、この数値の算出には、空気の絶縁耐圧を３ｋＶ／ｍｍと仮定している。
【００２５】
ゲート信号線８ａは、ゲート信号電極３ｄなどを介してパワー半導体チップ２ｇ（半導体スイッチ素子）と電気的に接続され、エミッタ信号線８ｂは、エミッタ信号電極３ｅなどを介してパワー半導体チップ２ｇ（半導体スイッチ素子）と電気的に接続されている。
【００２６】
次に、以上のように構成された本実施の形態１に係る電力用半導体装置の効果について説明する前に、それと関連する電力用半導体装置（以下「関連半導体装置」と記す）について説明する。
【００２７】
図４は、関連半導体装置の構成を示す斜視図である。図４に示すように、関連半導体装置は、破線で囲まれる領域において、プリント基板６が開放されている。このため、関連半導体装置では、信号線８が、複数のコレクタ主端子４の突出部分、及び、複数のエミッタ主端子５の突出部分に対して、全ての突出部分の全周を囲っておらず、この点が実施の形態１に係る電力用半導体装置と異なっている。
【００２８】
次に、本実施の形態１に係る電力用半導体装置及び関連半導体装置について、ターンオフスイッチ直後の各信号の波形を調べた。図５は、関連半導体装置の各信号の波形を示す図であり、図６は、本実施の形態１に係る電力用半導体装置の各信号の波形を示す図である。
【００２９】
＜効果＞
図５及び図６に示す結果から分かるように、関連半導体装置では、ゲート信号の波形に振動が生じているが、本実施の形態１に係る電力用半導体装置では、ゲート信号の波形において振動を抑制することができる。したがって、本実施の形態１によれば、信頼性の高い電力用半導体装置を実現することができる。
【００３０】
特に、ＳｉＣなどのワイドバンドギャップ半導体からなるデバイスでは、このような振動現象が発現しやすいことから、上記効果は有効である。
【００３１】
また、本実施の形態１では、信号線８（ゲート信号線８ａ及びエミッタ信号線８ｂ）は、プリント基板６に配線されるので、信号線８の形成（配線）を容易に行うことができる。
【００３２】
＜変形例＞
実施の形態１では、コレクタ主端子４及びエミッタ主端子５の突出部分の全周を囲う信号線８は、ゲート信号線８ａ及びエミッタ信号線８ｂの両方を含んでいた。しかしこれに限ったものではなく、当該信号線８は、ゲート信号線８ａ及びエミッタ信号線８ｂのいずれか一方を含むものであってもよい。図７に、信号線８が、エミッタ信号線８ｂを含まずに、ゲート信号線８ａを含む構成を示す。
【００３３】
このような本変形例の構成によっても、実施の形態１の効果をある程度得ることができる。ただし、ゲート信号の波形の振動を抑制する効果を高める観点からは、実施の形態１のように、信号線８が、ゲート信号線８ａ及びエミッタ信号線８ｂの両方を含むことが好ましい。
【００３４】
＜実施の形態２＞
図８は、本発明の実施の形態２に係る電力用半導体装置の部分構成を模式的に示す断面斜視図である。なお、本実施の形態２に係る電力用半導体装置において、以上で説明した構成要素と同一または類似するものについては同じ参照符号を付し、異なる部分について主に説明する。
【００３５】
図８に示すように、本実施の形態２では、接地電位であるエミッタ信号線８ｂが、プリント基板６にベタパターン（プリント基板６の一方の主面全部を実質的に覆う）で形成されている。これにより、コレクタ主端子４及びエミッタ主端子５に流れる主電流が信号線８に与える電磁誘導の影響を、エミッタ信号線８ｂのシールド効果によって抑制することができる。この結果、ゲート信号の波形の振動を抑制する効果を高めることができる。また、本実施の形態２では、ゲート信号線８ａもベタパターンで形成されているので、ゲート信号の波形の振動を抑制する効果を同様に高めることができる。
【００３６】
さらに、本実施の形態２では、ゲート信号線８ａ及びエミッタ信号線８ｂが互いに平行な平板からなり、それらがプリント基板６を挟んで平行平板構造（多層配線構造）を形成している。これにより、信号線８のインダクタンスを低減することができるので、コレクタ主端子４及びエミッタ主端子５に流れる主電流が信号線８に与える電磁誘導の影響を抑制することができる。この結果、ゲート信号の波形の振動を抑制する効果をより高めることができる。
【００３７】
＜変形例＞
実施の形態２では、ゲート信号線８ａ及びエミッタ信号線８ｂの両方がベタパターンで形成されていた。しかしこれに限ったものではなく、ゲート信号線８ａ及びエミッタ信号線８ｂの一方がベタパターンで形成され、他方がベタパターンで形成されない構成であってもよい。
【００３８】
このような本変形例の構成によっても、実施の形態２の効果をある程度得ることができる。ただし、ゲート信号の波形の振動を抑制する効果を高める観点からは、実施の形態２のように、ゲート信号線８ａ及びエミッタ信号線８ｂの両方がベタパターンで形成されることが好ましい。
【００３９】
また、コレクタ主端子４には、他の構成要素よりも比較的高い電圧が印加されることが想定される。このことを鑑みて、コレクタ主端子４に、絶縁性を有する樹脂がコーティングされてもよい。このような構成によれば、電力用半導体装置の耐圧を維持しつつ、信号線８とコレクタ主端子４との間の距離（間隙）を短くする（例えば３．０ｍｍ未満にする）ことができるので、装置の小型化を実現することができる。
【００４０】
なお、本発明は、その発明の範囲内において、各実施の形態及び各変形例を自由に組み合わせたり、各実施の形態及び各変形例を適宜、変形、省略したりすることが可能である。
【００４１】
本発明は詳細に説明されたが、上記した説明は、すべての態様において、例示であって、本発明がそれに限定されるものではない。例示されていない無数の変形例が、本発明の範囲から外れることなく想定され得るものと解される。
【符号の説明】
【００４２】
２ｇ  パワー半導体チップ、４  コレクタ主端子、５  エミッタ主端子、６  プリント基板、８  信号線、８ａ  ゲート信号線、８ｂ  エミッタ信号線。
【図１】
2016002077.tif 000003
【図２】
2016002077.tif 000004
【図３】
2016002077.tif 000005
【図４】
2016002077.tif 000006
【図５】
2016002077.tif 000007
【図６】
2016002077.tif 000008
【図７】
2016002077.tif 000009
【図８】
2016002077.tif 000010
【国際調査報告】
2016002077.tif 000011
2016002077.tif 000012