(57)【要約】電源装置（１）は、同期整流を行うスイッチング素子（４１または４２）の一端に、入力端子が接続される整流器（５１または５２）と、自電源装置１の出力端に一端が接続されるコイル（４３）と、一端が接地される第１のコンデンサ（４３）の他端とコイル（４３）の一端との接続点に一端が接続され、整流器（５１または５２）の出力端子と他端が接続され、第１のコンデンサ（４４）と直列に接続される第２のコンデンサ（５３）と、を備える。
2015079565.tif 000002
【特許請求の範囲】
【請求項１】
同期整流を行うスイッチング素子の一端に、入力端子が接続される整流器と、
自電源装置の出力端に一端が接続されるコイルと、
一端が接地される第１のコンデンサの他端と前記コイルの一端との接続点に一端が接続され、前記整流器の出力端子と他端が接続され、前記第１のコンデンサと直列に接続される第２のコンデンサと、
を備えることを特徴とする電源装置。
【請求項２】
第１の前記整流器の入力端子は、同期整流を行う第１の前記スイッチング素子の一端と電圧変換を行うトランスの二次巻線の一端との交点に接続され、
第２の前記整流器の入力端子は、同期整流を行う第２の前記スイッチング素子の一端と前記二次巻線の他端との交点に接続され、
前記コイルの他端は、前記二次巻線の接続点に接続される
ことを特徴とする請求項１に記載の電源装置。
【請求項３】
前記第２のコンデンサは、
正極が、第１の前記整流器の出力端子と第２の前記整流器の出力端子とに接続され、
負極が、前記コイルの一端と前記第１のコンデンサの他端と接続される
ことを特徴とする請求項２に記載の電源装置。
【請求項４】
前記第１のコンデンサと前記第２のコンデンサとは、前記コイルに発生するサージ電圧を分圧する
ことを特徴とする請求項１から請求項３のいずれか１項に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置に関する。
【背景技術】
【０００２】
入力される直流電力をスイッチング素子によって交流電力に変換する電源装置が知られている。このような電源装置では、変換された交流電力の電圧をトランスによって変換する。トランスの二次巻線側の回路は、二次巻線によって誘起される交流電力を整流する整流器を有している。このような電源装置では、二次巻線を流れる電流の向きが切り替わる際に、トランスの一次巻線側と二次巻線側との漏れ磁束等によって整流器にサージ電圧が発生する。例えば、特許文献１には、整流器に接続したサージ吸収回路を用いて、発生したサージ電圧を吸収する技術が開示されている。【０００３】
また、このような電源装置として、二次巻線に誘起される交流電力を、ＦＥＴ（電界効果トランジスタ）を用いて同期整流する同期整流型ＤＣ−ＤＣコンバータがある。同期整流型ＤＣ−ＤＣコンバータは、出力にチョークコイルが接続される。このような同期整流型ＤＣ−ＤＣコンバータの出力端にバッテリが接続された場合、同期整流型ＤＣ−ＤＣコンバータの出力電圧より、バッテリの電圧が高くなることがある。バッテリの電圧が高くなった場合、バッテリからチョークコイル及びＦＥＴに向けて逆流が発生する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１８１２８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した技術では、同期整流型ＤＣ−ＤＣコンバータにおいて逆流が発生した場合、ＦＥＴの同期整流動作を停止するように制御したとき、チョークコイルに蓄えられたエネルギーによってサージ電圧が発生する。上述した技術では、このサージ電圧によってＦＥＴに過大な電圧が加わり破壊されるおそれがあるという課題があった。【０００６】
本発明は、上記の問題点に鑑みてなされたものであって、逆流の発生によるサージ電圧を低減することができる電源装置を提供することを目的としている。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明の一態様に係る電源装置は、同期整流を行うスイッチング素子の一端に、入力端子が接続される整流器と、自電源装置の出力端に一端が接続されるコイルと、一端が接地される第１のコンデンサの他端と前記コイルの一端との接続点に一端が接続され、前記整流器の出力端子と他端が接続され、前記第１のコンデンサと直列に接続される第２のコンデンサと、を備えることを特徴とする。
【発明の効果】
【０００８】
本発明によれば、電源装置は、逆流の発生によるサージ電圧を低減することができる。
【図面の簡単な説明】
【０００９】
【図１】本実施形態による電源装置の構成例を示す図である。
【図２】比較例におけるサージ防止回路を備えない電源装置の構成例を示す図である。
【図３】比較例の電源装置における逆流発生時の波形の一例の図である。
【図４】本実施形態の電源装置における逆流発生時の波形の一例の図である。
【発明を実施するための形態】
【００１０】
以下、図面を参照して、本発明の実施形態を説明する。
図１は、本実施形態による電源装置１の構成例を示す図である。図１に示すように、電源装置１は、一次側回路２０、二次側回路４０、サージ防止回路５０、及び制御回路７０を備える。電源装置１は、トランス３０によって一次側回路２０と二次側回路４０とが絶縁されて構成される。電源装置１の一次側回路２０には、バッテリ１０が接続され、二次側回路４０にはバッテリ６０が接続される。なお、図１に示した例では、負荷としてバッテリ６０が接続される例を示したが、負荷は、他の外部電源等であってもよい。また、バッテリ６０または外部電源等の負荷は、電源装置１に対し、例えばケーブルで接続されていてもよい。
【００１１】
一次側回路２０は、一次巻線３１、スイッチング素子２１〜２４、及びコンデンサ２５を備える。スイッチング素子２１〜２４は、例えばＮチャネルのＭＯＳ型ＦＥＴ（電界効果トランジスタ）である。スイッチング素子２１〜２４は、不図示のＰＷＭ（パルス幅）制御回路の制御に応じて、各スイッチング素子に供給されるパルス信号の幅が制御される。このスイッチング素子２１〜２４によって、フルブリッジ回路が構成されている。
【００１２】
そして、正電圧の出力時において、スイッチング素子２１と２４とがＰＷＭ制御回路によってオン状態に制御され、スイッチング素子２２と２３とがオフ状態に制御される。一方、負電圧の出力時において、スイッチング素子２２と２３とがオン状態に制御され、スイッチング素子２１と２４とがオフ状態に制御される。ここで、ＰＷＭ制御回路は、パルス信号の幅を制御することで、一次巻線３１に供給される電圧値を制御する。ＰＷＭ制御回路は、例えば、電源装置１のグランドと出力端子間の電圧を検出し、検出した電圧が所定の電圧になるようにスイッチング素子２１〜２４のパルス信号の幅を制御する。
【００１３】
スイッチング素子２１と２２とは直列に接続される。スイッチング素子２１のドレインは、スイッチング素子２３のドレインと、コンデンサ２５の一端と、バッテリ１０の正極とに接続される。スイッチング素子２１のソースは、スイッチング素子２２のドレインと、一次巻線３１の他端とに接続される。スイッチング素子２１のゲートは、ＰＷＭ制御回路に接続される。
スイッチング素子２２のソースは、スイッチング素子２４のソースと、コンデンサ２５の他端と、バッテリ１０の負極とに接続される。スイッチング素子２２のゲートは、ＰＷＭ制御回路に接続される。
【００１４】
スイッチング素子２３と２４とは直列に接続される。スイッチング素子２３のソースは、スイッチング素子２４のドレインと、一次巻線３１の一端とに接続される。スイッチング素子２３及び２４のそれぞれのゲートは、ＰＷＭ制御回路に接続される。
【００１５】
第１の二次巻線３２の一端には、二次側回路４０のスイッチング素子４１のドレインと、整流器５１のアノード（入力端子）とが接続される。第２の二次巻線３３の一端には、二次側回路４０スイッチング素子４２のドレインと、整流器５２のアノード（入力端子）とが接続される。また、第１の二次巻線３２の他端と第２の二次巻線３３の他端との接続点には、一端がバッテリ６０に接続されたコイル４３の他端が接続される。
【００１６】
二次側回路４０は、第１の二次巻線３２、第２の二次巻線３３、スイッチング素子４１及び４２、コイル４３、及び第１のコンデンサ４４を備える。
一次側回路２０の一次巻線３１、二次側回路４０の第１の二次巻線３２及び第２の二次巻線３３は、トランス３０を構成している。
スイッチング素子４１及び４２は、例えばＮチャネルのＭＯＳ型ＦＥＴ（電界効果トランジスタ）である。スイッチング素子４１及び４２は、第１の二次巻線３２及び第２の二次巻線３３に発生する電力に対して、制御回路７０の制御に応じて同期整流を行う。
スイッチング素子４１及び４２のそれぞれのソースは接地され、それぞれのゲートは制御回路７０に接続される。
【００１７】
第１のコンデンサの一端は接地され、他端はコイル４３の一端と第２のコンデンサ５３の負極とに接続される。
コイル４３は、例えばチョークコイルである。コイル４３の一端は、電源装置１の出力端を介してバッテリ６０に接続される。
【００１８】
サージ防止回路５０は、整流器５１及び５２、第２のコンデンサ５３を備える。
第２のコンデンサ５３は、第１のコンデンサ４４と直列に接続され、正極が整流器５１のカソード（出力端子）と整流器５２のカソード（出力端子）とに接続される。ここで、サージ電圧は、第１のコンデンサ４４と第２のコンデンサ５３の容量比に応じて分圧される。そのため、サージ電圧の最大電圧値が、スイッチング素子４１及び４２の耐圧未満の電圧値となる容量比に応じて、第２のコンデンサ５３の容量が設定される。第２のコンデンサ５３の容量は、例えば第１のコンデンサ４４の容量より小さな値が設定される。整流器５１及び５２は、例えばダイオードである。
制御回路７０は、スイッチング素子４１及び４２のゲートに制御信号を供給することで同期整流の動作を行う。
【００１９】
次に、バッテリ６０の電圧値が、二次側回路４０の出力電圧値より高くなり、電源装置１に逆流が発生し、その後サージ電圧が発生する原理を、図２と図３を用いて説明する。図２は、比較例におけるサージ防止回路を備えない電源装置１’の構成例を示す図である。図３は、本実施形態のサージ防止回路を備えない電源装置１’における逆流発生時の波形の一例の図である。
【００２０】
図２に示すように、電源装置１’は、一次側回路９２０、二次側回路９４０、及び制御回路９７０を備える。電源装置１’の一次側には、バッテリ９１０が接続され、二次側にはバッテリ９６０が接続される。電源装置１’の構成は、図１に示した電源装置１がサージ防止回路５０を備えていない構成である。一次側回路９２０が電源装置１の一次側回路２０、トランス９３０が電源装置１のトランス３０、二次側回路９４０が電源装置１の二次側回路４０、制御回路９７０が電源装置１の制御回路７０にそれぞれ対応する。
【００２１】
一次側回路９２０は、一次巻線９３１、スイッチング素子９２１〜９２４、及びコンデンサ９２５を備える。スイッチング素子９２１〜９２４は電源装置１のスイッチング素子２１〜２４に対応し、コンデンサ９２５は電源装置１のコンデンサ２５に対応する。
【００２２】
二次側回路９４０は、第１の二次巻線９３２、第２の二次巻線９３３、スイッチング素子９４１及び９４２、コイル９４３、及びコンデンサ９４４を備える。スイッチング素子９４１及び９４２は電源装置１のスイッチング素子４１及び４２に対応し、コイル９４３が電源装置１のコイル４３に対応し、コンデンサ９４４が電源装置１の第１のコンデンサ４４に対応する。
一次側回路９２０の一次巻線９３１、二次側回路９４０の第１の二次巻線９３２、第２の二次巻線９３３は、トランス９３０を構成している。一次巻線９３１は電源装置１の一次巻線３１に対応し、第１の二次巻線９３２が電源装置１の第１の二次巻線３２に対応し、第２の二次巻線９３３が電源装置１の第２の二次巻線３３に対応する。
上述した一次側回路９２０、トランス９３０、二次側回路９４０、及び制御回路９７０における各部品、回路の接続関係は、図１の電源装置１と同様である。
【００２３】
図３において、横軸は時刻であり、上段の波形の縦軸は出力電圧値であり、下段の波形の縦軸は出力電流値である。図３において、波形２１１は、時刻に対する出力電圧値の変化を示す波形であり、符号２１２で囲んだ領域の波形は、サージ電圧による波形を示す。図３において、波形２２１は、時刻に対する出力電圧値の変化を示す波形である。なお、図３における出力電圧は、図２のコンデンサ９４４の両端の電圧に等しい。
【００２４】
図３において、時刻０〜ｔ１の期間、バッテリ９６０の電圧値と二次側回路９４０の出力電圧値が等しく、電圧値がＶ１である。この期間、出力電流値がＩ１である。
時刻ｔ１〜ｔ２の期間、波形２１１のようにバッテリ９６０の電圧がＶ１からＶ２に上昇する。なお、電圧値Ｖ２は、電圧値Ｖ１より大きい。
バッテリ９６０の電圧がＶ１からＶ２に上昇した場合、スイッチング素子９４１及び９４２が短絡し、バッテリ９６０からコイル９４３を介してトランス９３０における第２の二次巻線９３３に電圧上昇に応じた電流が流れる。第２の二次巻線９３３には、第１の二次巻線９３２と第２の二次巻線９３３との接続点から、スイッチング素子９４２のドレインに電流が流れる。この結果、図３に示す波形２２１のように、時刻ｔ１以降、電流値がＩ１から減少し、逆流が生じる。
【００２５】
第２の二次巻線９３３に電流が流れることによって、第２の二次巻線９３３と磁気的に結合している一次巻線９３１にも電流が発生する。一次巻線９３１には、スイッチング素子９２２のドレインが接続されている他端から、スイッチング素子９２３のソースが接続されている一端に電流が発生する。
そして、一次巻線９３１に電流が発生したことによって、スイッチング素子９２３のソースからドレインに電流が流れ、さらにスイッチング素子９２３のドレインからバッテリ９１０の正極に電流が流れる。
【００２６】
図３において、出力電流値が−Ｉ２に達したとき、時刻ｔ３のタイミングで、同期整流動作が停止する。ここで、電流値−Ｉ２は、０［Ａ（アンペア）］より小さい。
この結果、時刻ｔ３〜ｔ４の期間、波形２２１に示したように電流値が−Ｉ２から０になる。これにより、電源装置１’では、時刻ｔ３〜ｔ４の期間、同期整流が停止しスイッチング素子９４１及び９４２がオフ状態になり、コイル９４３にチャージされていたエネルギーによって、スイッチング素子９４１及び９４２のソースとドレインとの間にサージ電圧が発生する（符号２１２）。発生するサージ電圧の最大値は、図３の符号２１２で示すように、例えばＶ３である。この、電圧値Ｖ３は、電圧値Ｖ２より大きい。
このように発生したサージ電圧は、電源装置１’に接続される負荷やスイッチング素子９４１及び９４２に影響を与える場合もある。サージ電圧がスイッチング素子９４１及び９４２の耐圧を超える場合は、このサージ電圧によって、スイッチング素子９４１及び９４２が破壊されてしまう場合もある。
【００２７】
次に、本実施形態の電源装置１の動作を説明する。
図４は、本実施形態の電源装置１における逆流発生時の波形の一例である。図４において、横軸は時刻であり、上段の波形の縦軸は出力電圧値であり、下段の波形の縦軸は出力電流値である。波形３１１は、時刻に対する出力電圧値の変化を示す波形であり、符号３１２で囲んだ領域の波形は、サージ電圧による波形を示す。
【００２８】
時刻０〜ｔ１３までにおいて電源装置１は、電源装置１’と同様に動作する。
時刻ｔ１３〜ｔ１４の期間、符号３１２に示したように、コイル４３にチャージされていたエネルギーは、同期整流が停止したためスイッチング素子４１及び４２それぞれのドレインに接続されている整流器５１及び５２を介して、第１のコンデンサ４４と第２のコンデンサ５３とに分圧されてチャージされる。そしてスイッチング素子４１及び４２のソースとドレインとの間にかかる電圧は、第１のコンデンサ４４の両端にかかる電圧に等しい。
【００２９】
そして、時刻ｔ１３〜ｔ１４の期間、波形２２１に示したように電流値が−Ｉ２から０になる。これにより、電源装置１では、時刻ｔ１３〜ｔ１４の期間、符号３１２に示したように、同期整流が停止しスイッチング素子４１及び４２がオフ状態になり、コイル４３にチャージされていたエネルギーによって、スイッチング素子４１及び４２のソースとドレインとの間にサージ電圧が発生する。発生するサージ電圧の最大値は、例えばＶ４である。この電圧Ｖ４は、スイッチング素子４１及び４２の耐圧より低い電圧値である。ここで、発生したサージ電圧は、第１のコンデンサ４４と第２のコンデンサ５３とに分圧されてチャージされるため、第２のコンデンサ５３が設けられていない電源装置１’と比較して第１のコンデンサ４４にチャージされる電圧値であるＶ４がＶ３（図３）より小さくなる。例えば、第１のコンデンサ４４の容量と第２のコンデンサ５３の容量とが仮に等しい場合、第１のコンデンサ４４に分圧されてチャージされる電圧Ｖ４は、図２で説明したサージ電圧Ｖ３の半分になる。
【００３０】
電源装置１’で発生するサージ電圧の最大値Ｖ３は、例えばスイッチング素子４１及び４２の耐圧以上である。一方、本実施形態の電源装置１では、電源装置１’とスイッチング素子４１及び４２の耐圧が従来と同じ場合であっても、サージ電圧は、第１のコンデンサ４４と第２のコンデンサ５３とに分圧されてチャージされる。これにより、スイッチング素子４１及び４２のソースとドレインとの間にかかるサージ電圧の最大値をＶ３より小さいＶ４に低減することができるため、スイッチング素子４１及び４２の耐圧以下にすることができる。この結果、本実施形態によれば、サージ電圧によるスイッチング素子４１及び４２が破壊されることを防ぐことができる。
【００３１】
なお、第２のコンデンサ５３の容量は、想定されるサージ電圧の大きさとスイッチング素子４１及び４２の耐圧とに応じて、例えば実験によって求めるようにしてもよい。第２のコンデンサ５３の容量が小さいほどスイッチング素子４１及び４２に許容される電圧値が小さくなり、容量が大きいほどスイッチング素子４１及び４２に許容される電圧値が大きくなる。
【００３２】
以上のように、本実施形態の電源装置１は、同期整流を行うスイッチング素子（４１または４２）の一端（例えばドレイン）に、入力端子（例えばアノード）が接続される整流器（５１または５２）と、自電源装置１の出力端に一端が接続されるコイル４３と、一端が接地される第１のコンデンサ４４の他端とコイル４３の一端との接続点に一端が接続され、整流器（５１または５２）の出力端子（例えばカソード）と他端が接続され、第１のコンデンサ４４と直列に接続される第２のコンデンサ５３と、を備える。
【００３３】
この構成によって、本実施形態の電源装置１は、逆流の発生によってサージ電圧が発生しても、発生したサージ電圧が第１のコンデンサ４４と第２のコンデンサ５３とに分圧されてチャージされる。そのため、第２のコンデンサ５３が設けられていない場合と比較して第１のコンデンサ４４にチャージされる電圧値が小さくなるので、逆流の発生によるサージ電圧の大きさを低減することができる。この結果、逆流が発生したことによってサージ電圧が発生しても、コイル４３と第１の二次巻線３２及び第２の二次巻線３３を介して同期整流用のスイッチング素子４１、４２、及び負荷に過大な電圧がかかることを防ぐことができる。
【００３４】
また、サージ防止回路５０は、上述した逆流発生によるサージ電圧の防止以外に、二次側回路４０に瞬間的に大きな電圧の変化が生じることによるノイズが発生しても、発生したノイズ信号が第１のコンデンサ４４と第２のコンデンサ５３とに分圧される。この結果、本実施形態によれば、逆流によるサージ電圧以外に、瞬間的に大きな電圧の変化が生じることによるノイズが発生しても、スイッチング素子４１、４２、及び負荷に過大な電圧がかかることを防ぐことができる。
【００３５】
以上、本発明の実施形態を説明したが、本発明の要旨を逸脱しない範囲で、種々の変形、置換、付加などが可能である。
例えば、本実施形態では、二次側回路４０の例として２個のスイッチング素子４１及び４２を用いて同期整流を行う構成を説明したが、これに限られない。スイッチング素子は１個以上の回路であれば、本実施形態を適用できる。例えば、スイッチング素子が１個の場合、サージ防止回路は、１個の整流器と第２のコンデンサ５３を備えてもよい。また、二次側回路４０が、例えば三相出力であり３個のスイッチング素子を備える場合、サージ防止回路は、３個の整流器と第２のコンデンサ５３を備えてもよい。また、第２のコンデンサ５３は、例えば電源装置１が有する基盤の面積や装置の大きさに応じて、複数のコンデンサで構成されるようにしてもよい。
【００３６】
上述した実施形態では、一次側回路２０の回路が、フルブリッジ回路で構成される場合の例について説明したが、フルブリッジ回路に限られるものではなく、二次側回路４０の整流回路が同期整流方式の回路で構成されていればよい。例えば、一次側回路２０の回路方式が、非共振型のＰＷＭ制御の回路方式であってもよく、また、フェーズシフト型のスイッチ回路で構成されるスイッチング電源装置であってもよい。
【００３７】
また、電源装置１は、さらに、逆流検出回路を備えてもよい。逆流検出回路は、例えば、スイッチング素子４１または４２に流れる電流を検出する。逆流が発生したことを検出したとき、逆流検出回路は、逆流が検出されたことを示す信号を制御回路７０に出力してもよい。制御回路７０は、逆流検出回路から入力された信号に応じて、スイッチング素子４１及び４２の同期整流を停止させるように制御してもよい。この場合であっても、本実施形態によれば、同期整流が停止させられたとき発生するサージ電圧が第１のコンデンサ４４と第２のコンデンサ５３とに分圧されるので、サージ電圧によるスイッチング素子４１及び４２の破壊を防ぐことができる。
【００３８】
また、本実施形態では、電源装置１がトランス３０によって一次側回路２０と二次側回路４０とを絶縁し、電圧を変圧する例を示したが、これに限られない。二次側回路４０が同期整流を行う回路を含んでいればよい。また、変圧は、例えば、トランスを用いないチャージポンプ回路等を用いて行うことも可能である。
【００３９】
なお、上述した電源装置１において、制御回路７０内の各処理部は専用のハードウェアにより実現されるものであってもよく、また、各処理部の機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することによりその機能を実現させるものであってもよい。
すなわち、上述の制御回路７０内に、ＣＰＵ、ＲＯＭ、及びＲＡＭ等を有するマイクロコントローラやマイクロコンピュータ等のコンピュータシステムを搭載し、ＣＰＵが、ソフトウェアプログラムを読み込み実行することにより、制御回路７０の一部又は全部の処理機能を実現してもよい。
【符号の説明】
【００４０】
１…電源装置、１０、６０…バッテリ、２０…一次側回路、２１〜２４、４１、４２…スイッチング素子、２５…コンデンサ、３０…トランス、３１…一次巻線、３２…第１の二次巻線、３３…第２の二次巻線、４０…二次側回路、４４…第１のコンデンサ、５０…サージ防止回路、５１、５２…整流器、５３…第２のコンデンサ、７０…制御回路
【図１】
2015079565.tif 000003
【図２】
2015079565.tif 000004
【図３】
2015079565.tif 000005
【図４】
2015079565.tif 000006
【手続補正書】
【提出日】平成27年2月24日(2015.2.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
同期整流を行うスイッチング素子の一端に、入力端子が接続される整流器と、
自電源装置の出力端に一端が接続されるコイルと、
一端が接地される第１のコンデンサの他端と前記コイルの一端との接続点に一端が接続され、前記整流器の出力端子と他端が接続され、前記第１のコンデンサと直列に接続される第２のコンデンサと、
を備え、
前記第１のコンデンサと前記第２のコンデンサとは、前記コイルのエネルギーによって前記スイッチング素子に発生するサージ電圧を分圧する
ことを特徴とする電源装置。
【請求項２】
第１の前記整流器の入力端子は、同期整流を行う第１の前記スイッチング素子の一端と電圧変換を行うトランスの二次巻線の一端との交点に接続され、
第２の前記整流器の入力端子は、同期整流を行う第２の前記スイッチング素子の一端と前記二次巻線の他端との交点に接続され、
前記コイルの他端は、前記二次巻線の接続点に接続される
ことを特徴とする請求項１に記載の電源装置。
【請求項３】
前記第２のコンデンサは、
正極が、第１の前記整流器の出力端子と第２の前記整流器の出力端子とに接続され、
負極が、前記コイルの一端と前記第１のコンデンサの他端と接続される
ことを特徴とする請求項２に記載の電源装置。
【請求項４】
（削除）
【請求項５】
一次巻線、第１の二次巻線、及び第２の二次巻線を有するトランスと、
前記トランスの二次側にあって、同期整流を行う第１のスイッチング素子と、前記第１のスイッチング素子と直列接続された第１の整流器と、を含む第１の直列回路であって、前記第１の二次巻線の一端が前記第１のスイッチング素子と前記第１の整流器との間に接続された第１の直列回路と、
前記トランスの二次側にあって、同期整流を行う第２のスイッチング素子と、前記第２のスイッチング素子と直列接続された第２の整流器と、を含み、前記第１の直列回路と並列接続された第２の直列回路であって、前記第２の二次巻線の一端が第２のスイッチング素子と第２の整流器との間に接続された前記前記第２の直列回路と、
前記トランスの二次側にあって、第１のコンデンサと第２のコンデンサとが直列接続され、前記第１の直列回路と前記第２の直列回路とに並列接続された第３の直列回路と、
前記トランスの二次側にあるコイルであって、その一端が前記第１の二次巻線と前記第２の二次巻線との接続点と接続され、他端が前記第１のコンデンサと前記第２のコンデンサとの間に接続されて自電源装置の出力端に接続されるコイルと、
前記トランスの二次側にあって、前記第１のスイッチング素子と前記第２のスイッチング素子と接続され、前記第１のスイッチング素子と前記第２のスイッチング素子のオンオフを制御する制御回路と、
を備えることを特徴とする電源装置。
【請求項６】
前記第２のコンデンサの容量は、前記サージ電圧の最大電圧値より大きく設定された前記第１のスイッチング素子及び前記第２のスイッチング素子の容量比に応じて設定されることを特徴とする請求項５に記載の電源装置。
【請求項７】
前記第２のコンデンサの容量は、前記第１のコンデンサの容量より小さな値が設定されることを特徴とする請求項５に記載の電源装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正の内容】
【０００２】
とき、チョークコイルに蓄えられたエネルギーによってサージ電圧が発生する。上述した技術では、このサージ電圧によってＦＥＴに過大な電圧が加わり破壊されるおそれがあるという課題があった。
［０００６］
本発明は、上記の問題点に鑑みてなされたものであって、逆流の発生によるサージ電圧を低減することができる電源装置を提供することを目的としている。
課題を解決するための手段
［０００７］
上記目的を達成するため、本発明の一態様に係る電源装置は、同期整流を行うスイッチング素子の一端に、入力端子が接続される整流器と、自電源装置の出力端に一端が接続されるコイルと、一端が接地される第１のコンデンサの他端と前記コイルの一端との接続点に一端が接続され、前記整流器の出力端子と他端が接続され、前記第１のコンデンサと直列に接続される第２のコンデンサと、を備え、前記第１のコンデンサと前記第２のコンデンサとは、前記コイルのエネルギーによって前記スイッチング素子に発生するサージ電圧を分圧することを特徴とする。
また、本発明の他の一態様に係る電源装置は、一次巻線、第１の二次巻線、及び第２の二次巻線を有するトランスと、前記トランスの二次側にあって、同期整流を行う第１のスイッチング素子と、前記第１のスイッチング素子と直列接続された第１の整流器と、を含む第１の直列回路であって、前記第１の二次巻線の一端が前記第１のスイッチング素子と前記第１の整流器との間に接続された第１の直列回路と、前記トランスの二次側にあって、同期整流を行う第２のスイッチング素子と、前記第２のスイッチング素子と直列接続された第２の整流器と、を含み、前記第１の直列回路と並列接続された第２の直列回路であって、前記第２の二次巻線の一端が第２のスイッチング素子と第２の整流器との間に接続された前記前記第２の直列回路と、前記トランスの二次側にあって、第１のコンデンサと第２のコンデンサとが直列接続され、前記第１の直列回路と前記第２の直列回路とに並列接続された第３の直列回路と、前記トランスの二次側にあるコイルであって、その一端が前記第１の二次巻線と前記第２の二次巻線との接続点と接続され、他端が前記第１のコンデンサと前記第２のコンデンサとの間に接続されて自電源装置の出力端に接続されるコイルと、前記トランスの二次側にあって、前記第１のスイッチング素子と前記第２のスイッチング素子と接続され、前記第１のスイッチング素子と前記第２のスイッチング素子のオンオフを制御する制御回路と、を備えることを特徴とする。
発明の効果
［０００８］
本発明によれば、電源装置は、逆流の発生によるサージ電圧を低減することができる。
図面の簡単な説明
［０００９］
［図１］本実施形態による電源装置の構成例を示す図である。
［図２］比較例におけるサージ防止回路を備えない電源装置の構成例を示す図である。
［図３］比較例の電源装置における逆流発生時の波形の一例の図である。
［図４］本実施形態の電源装置における逆流発生時の波形の一例の図である。
発明を実施するための形態
［００１０］
以下、図面を参照して、本発明の実施形態を説明する。
図１は、本実施形態による電源装置１の構成例を示す図である。図１に示すように、電源装置１は、一次側回路２０、二次側回路４０、サージ防止回路５０、及び制御回路７０を備える。電源装置１は、トランス３０によって
【手続補正書】
【提出日】平成28年11月28日(2016.11.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
同期整流を行うスイッチング素子の一端に、入力端子が接続される整流器と、
自電源装置の出力端に一端が接続され、前記整流器の前記入力端子に他端が接続されるコイルと、
一端が接地される第１のコンデンサの他端と前記コイルの一端との接続点に一端が接続され、前記整流器の出力端子と他端が接続され、前記第１のコンデンサと直列に接続される第２のコンデンサと、
を備え、
前記第１のコンデンサと前記第２のコンデンサとは、前記コイルのエネルギーによって前記スイッチング素子に発生するサージ電圧を分圧する
ことを特徴とする電源装置。
【請求項２】
第１の前記整流器の入力端子は、同期整流を行う第１の前記スイッチング素子の一端と電圧変換を行うトランスの二次巻線の一端との交点に接続され、
第２の前記整流器の入力端子は、同期整流を行う第２の前記スイッチング素子の一端と前記二次巻線の他端との交点に接続され、
前記コイルの他端は、前記二次巻線の接続点に接続される
ことを特徴とする請求項１に記載の電源装置。
【請求項３】
前記第２のコンデンサは、
正極が、第１の前記整流器の出力端子と第２の前記整流器の出力端子とに接続され、
負極が、前記コイルの一端と前記第１のコンデンサの他端と接続される
ことを特徴とする請求項２に記載の電源装置。
【請求項４】
一次巻線、第１の二次巻線、及び第２の二次巻線を有するトランスと、
前記トランスの二次側にあって、同期整流を行う第１のスイッチング素子と、前記第１のスイッチング素子と直列接続された第１の整流器と、を含む第１の直列回路であって、
前記第１の二次巻線の一端が前記第１のスイッチング素子と前記第１の整流器との間に接続された第１の直列回路と、
前記トランスの二次側にあって、同期整流を行う第２のスイッチング素子と、前記第２のスイッチング素子と直列接続された第２の整流器と、を含み、前記第１の直列回路と並列接続された第２の直列回路であって、前記第２の二次巻線の一端が第２のスイッチング素子と第２の整流器との間に接続された前記前記第２の直列回路と、
前記トランスの二次側にあって、第１のコンデンサと第２のコンデンサとが直列接続され、前記第１の直列回路と前記第２の直列回路とに並列接続された第３の直列回路と、
前記トランスの二次側にあるコイルであって、その一端が前記第１の二次巻線と前記第２の二次巻線との接続点と接続され、他端が前記第１のコンデンサと前記第２のコンデンサとの間に接続されて自電源装置の出力端に接続されるコイルと、
前記トランスの二次側にあって、前記第１のスイッチング素子と前記第２のスイッチング素子と接続され、前記第１のスイッチング素子と前記第２のスイッチング素子のオンオフを制御する制御回路と、
を備えることを特徴とする電源装置。
【請求項５】
前記第２のコンデンサの容量は、サージ電圧の最大電圧値より大きく設定された前記第１のスイッチング素子及び前記第２のスイッチング素子の容量比に応じて設定されることを特徴とする請求項４に記載の電源装置。
【請求項６】
前記第２のコンデンサの容量は、前記第１のコンデンサの容量より小さな値が設定されることを特徴とする請求項４に記載の電源装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
上記目的を達成するため、本発明の一態様に係る電源装置は、同期整流を行うスイッチング素子の一端に、入力端子が接続される整流器と、自電源装置の出力端に一端が接続され、前記整流器の前記入力端子に他端が接続されるコイルと、一端が接地される第１のコンデンサの他端と前記コイルの一端との接続点に一端が接続され、前記整流器の出力端子と他端が接続され、前記第１のコンデンサと直列に接続される第２のコンデンサと、を備え、前記第１のコンデンサと前記第２のコンデンサとは、前記コイルのエネルギーによって前記スイッチング素子に発生するサージ電圧を分圧することを特徴とする。
また、本発明の他の一態様に係る電源装置は、一次巻線、第１の二次巻線、及び第２の二次巻線を有するトランスと、前記トランスの二次側にあって、同期整流を行う第１のスイッチング素子と、前記第１のスイッチング素子と直列接続された第１の整流器と、を含む第１の直列回路であって、前記第１の二次巻線の一端が前記第１のスイッチング素子と前記第１の整流器との間に接続された第１の直列回路と、前記トランスの二次側にあって、同期整流を行う第２のスイッチング素子と、前記第２のスイッチング素子と直列接続された第２の整流器と、を含み、前記第１の直列回路と並列接続された第２の直列回路であって、前記第２の二次巻線の一端が第２のスイッチング素子と第２の整流器との間に接続された前記前記第２の直列回路と、前記トランスの二次側にあって、第１のコンデンサと第２のコンデンサとが直列接続され、前記第１の直列回路と前記第２の直列回路とに並列接続された第３の直列回路と、前記トランスの二次側にあるコイルであって、その一端が前記第１の二次巻線と前記第２の二次巻線との接続点と接続され、他端が前記第１のコンデンサと前記第２のコンデンサとの間に接続されて自電源装置の出力端に接続されるコイルと、前記トランスの二次側にあって、前記第１のスイッチング素子と前記第２のスイッチング素子と接続され、前記第１のスイッチング素子と前記第２のスイッチング素子のオンオフを制御する制御回路と、を備えることを特徴とする。
【国際調査報告】
2015079565.tif 000007
2015079565.tif 000008
2015079565.tif 000009
2015079565.tif 000010