(57)【要約】  本発明は，パワーモジュール内に実装されている複数のスイッチング素子間の閾値電圧の差を補償することを目的とする。  本発明では，他のスイッチング素子と比較して閾値電圧の高いスイッチング素子を，他のスイッチング素子が実装されている箇所よりも動作中に高温となる箇所に実装することで，上述の課題を解決する。ひいては，高性能の電力変換装置および高性能の車両用駆動装置を提供することができる。
2016147243.tif 000002
【特許請求の範囲】
【請求項１】
第１スイッチング素子と、
前記第１スイッチング素子と並列に接続され、前記第１スイッチング素子よりも閾値電圧が高い第２スイッチング素子と、を有し、
前記第２スイッチング素子の方が前記第１スイッチング素子よりも、動作中に高温になる箇所に実装されていることを特徴とするパワーモジュール。
【請求項２】
請求項１に記載のパワーモジュールにおいて、
前記第２スイッチング素子のチャネル長は、前記第１スイッチング素子のチャネル長よりも長いことを特徴とするパワーモジュール。
【請求項３】
請求項１に記載のパワーモジュールにおいて、
前記第１スイッチング素子および前記第２スイッチング素子は、ＳｉＣ−ＭＯＳＦＥＴであることを特徴とするパワーモジュール。
【請求項４】
請求項３に記載のパワーモジュールを有し、
前記第１スイッチング素子の内蔵ダイオードおよび前記第２スイッチング素子の内蔵ダイオードが、還流ダイオードであることを特徴とする電力変換装置。
【請求項５】
請求項４に記載の電力変換装置からモータへ電力を供給する車両用駆動装置。
【請求項６】
空冷の冷却器と、
前記冷却器に実装されている請求項１に記載のパワーモジュールと、を有し、
前記第１スイッチング素子が、前記第２スイッチング素子よりも前記冷却器からの冷却風の風上側に実装されていることを特徴とする電力変換装置。
【請求項７】
第１スイッチング素子と、
前記第１スイッチング素子よりも閾値電圧が高い第２スイッチング素子と、
前記第１スイッチング素子および前記第２スイッチング素子が実装されている絶縁基板と、を有し、
前記第２スイッチング素子の方が前記第１スイッチング素子よりも、前記絶縁基板の中央寄りに実装されていることを特徴とするパワーモジュール。
【請求項８】
請求項７に記載のパワーモジュールにおいて、
前記第２スイッチング素子に隣接するスイッチング素子の数が、前記第１スイッチング素子に隣接するスイッチング素子の数よりも多いことを特徴とするパワーモジュール。
【請求項９】
請求項７に記載のパワーモジュールにおいて、
ダイオードが前記絶縁基板に実装されていることを特徴とするパワーモジュール。
【請求項１０】
請求項９に記載のパワーモジュールを有し，
前記ダイオードが還流ダイオードであることを特徴とする電力変換装置。
【請求項１１】
請求項７に記載のパワーモジュールを有し、
前記第１スイッチング素子の内蔵ダイオードおよび前記第２スイッチング素子の内蔵ダイオードが、還流ダイオードであることを特徴とする電力変換装置。
【請求項１２】
第１スイッチング素子と、
第２スイッチング素子と、
前記第１スイッチング素子および前記第２スイッチング素子よりも閾値電圧の高い第３スイッチング素子と、を有し、
前記第１スイッチング素子と前記第２スイッチング素子との間に、前記第３スイッチング素子が実装されていることを特徴とするパワーモジュール。
【請求項１３】
請求項１２に記載のパワーモジュールにおいて、
前記第１スイッチング素子、前記第２スイッチング素子、および前記第３スイッチング素子は、ＳｉＣ素子であることを特徴とするパワーモジュール。
【請求項１４】
請求項１２に記載のパワーモジュールにおいて、
前記第１スイッチング素子、前記第２スイッチング素子、および前記第３スイッチング素子は、窒化物半導体素子であることを特徴とするパワーモジュール。
【請求項１５】
請求項１２に記載のパワーモジュールを有し、
前記第１スイッチング素子の内蔵ダイオードおよび前記第２スイッチング素子の内蔵ダイオードが、還流ダイオードであることを特徴とする電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，パワーモジュール，電力変換装置，および車両用駆動装置に関する。
【背景技術】
【０００２】
電力変換装置のスイッチング素子として半導体デバイスのチップが搭載されている。半導体デバイスの材料にはシリコン（Ｓｉ）が一般的に用いられてきた。例えば、鉄道車両用の駆動装置などの大容量負荷では、耐圧及び電流容量の観点からスイッチング素子にＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）が用いられる。一方，近年では化合物半導体であるシリコンカーバイド（ＳｉＣ）などのワイドバンドギャップ半導体を材料とした半導体デバイスの研究開発が進められている。例えば，シリコンのＩＧＢＴ（Ｓｉ−ＩＧＢＴ）と同程度の耐圧で導通時の電気抵抗を小さくできるＳｉＣを材料としたＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）（以下，ＳｉＣ−ＭＯＳＦＥＴ）の開発が盛んである。【０００３】
スイッチング素子の特性の１つに閾値電圧がある。閾値電圧とは，スイッチング素子に一定以上の電流が流れる際のゲート電圧のことである。例えばｎチャネルＭＯＳＦＥＴの場合は，通常はオフ状態であるが，ゲートに閾値電圧以上の正電圧を印加するとオン状態となる。【０００４】
特許文献１には，半導体スイッチング素子にワイドバンドギャップ半導体を利用する場合，製造時に高温環境が必要になるために安定的に製造することが困難であり，ゲート閾値電圧に個別のバラツキが存在することが示され，ゲート閾値電圧の個別のバラツキに対し，スイッチング素子の漏れ電流の検出値に基づいて駆動電圧を制御することで，スイッチング素子の漏れ電流を低減させる技術が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−２９６０３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
パワーモジュール内で，スイッチング素子が複数実装される場合がある。例えば，１つの半導体デバイスのチップには数十アンペアの電流を流すことができるが，鉄道車両用途等では数百アンペアの大容量が必要となるので，複数のチップを並列に接続することでパワーモジュールとしての許容電流を確保する。特許文献１に開示の技術では，ゲート駆動電圧を制御するので，並列に接続されているスイッチング素子群に対しては，並列に接続されているスイッチング素子群に同様にゲート駆動電圧が印加されてしまい，ゲート閾値電圧のバラツキの補償ができない。【０００７】
本発明は，パワーモジュール内に実装されている複数のスイッチング素子間の閾値電圧の差を補償することを目的とする。
【課題を解決するための手段】
【０００８】
本発明では，他のスイッチング素子と比較して閾値電圧の高いスイッチング素子を，他のスイッチング素子が実装されている箇所よりも動作中に高温となる箇所に実装することで，上述の課題を解決する。
【発明の効果】
【０００９】
本発明によれば，パワーモジュールに実装されている複数のスイッチング素子間の閾値電圧の差を補償することができる。ひいては，高性能の電力変換装置および高性能の車両用駆動装置を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】実施例１のパワーモジュールの平面図である。
【図２】図１のパワーモジュールに搭載されている絶縁基板の平面図である。
【図３（ａ）】実施例１のパワーモジュールの回路図の例（１ｉｎ１モジュール）である。
【図３（ｂ）】実施例１のパワーモジュールの回路図の例（２ｉｎ１モジュール）である。
【図４（ａ）】実施例１の絶縁基板上に実装されているスイッチング素子の例（ＤＭＯＳＦＥＴの場合）の断面図である。（ａ）はＤＭＯＳＦＥＴ，（ｂ）はトレンチ構造ＭＯＳＦＥＴ。
【図４（ｂ）】実施例１の絶縁基板上に実装されているスイッチング素子の例（トレンチ構造ＭＯＳＦＥＴの場合）の断面図である。
【図５（ａ）】実施例１の車両用駆動装置である。
【図５（ｂ）】実施例１の車両用駆動装置である。
【図６】実施例１の電力変換装置の保護システムのブロック図である。
【図７】実施例２の絶縁基板の平面図である。
【図８】実施例３のドレイン配線パターンの平面図である。
【図９】実施例４のパワーモジュールおよび冷却系統の平面図である。
【発明を実施するための形態】
【００１１】
以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【実施例１】
【００１２】
図１は，本発明の実施例のパワーモジュール１００の平面図である。パワーモジュール１００は，放熱ベース１０１と二つの絶縁基板１０２とを有する。絶縁基板１０２は，放熱ベース１０１上にはんだ等で接合されている。また，図示していないが，パワーモジュール１００は絶縁基板１０２を被覆する封止樹脂を有する。電力変換装置に必要な電流容量に応じて，絶縁基板１０２を放熱ベース１０１上に複数搭載し，パワーモジュール１００の電流容量を増加させることができる。したがって、パワーモジュール１００では絶縁基板１０２が二つ搭載されているが，放熱ベース１０１に搭載される絶縁基板１０２の数は一つ，または３以上とすることができる。また，複数のパワーモジュール１００を並列接続することで電力変換装置の電流容量を増加させることも可能である。【００１３】
図２は，図１に示すパワーモジュール１００の絶縁基板１０２の平面図である。絶縁基板１０２には，絶縁層１０３上に，ゲート配線パターン１０４，ソースセンス配線パターン１０５，ドレイン配線パターン１０６，およびソース配線パターン１０７が形成されている。ドレイン配線パターン１０６上には，４つの第１のスイッチング素子１０８ａと，４つの第２のスイッチング素子１０８ｂと，がはんだ等で接合されている。ドレイン配線パターン１０６上に，４つの第１のスイッチング素子１０８ａと，４つの第２のスイッチング素子１０８ｂと，を焼結金属で接合することもできる。【００１４】
第１のスイッチング素子１０８ａおよび第２のスイッチング素子１０８ｂは，ＳｉＣ−ＭＯＳＦＥＴである。第２のスイッチング素子１０８ｂは，第１のスイッチング素子１０８ａよりも閾値電圧が高い。ここで，第２のスイッチング素子１０８ｂが第１のスイッチング素子１０８ａよりも閾値電圧が高いとは，第２のスイッチング素子１０８ｂと第１のスイッチング素子１０８ａのそれぞれの固有の閾値電圧の比較に基づくものであり，例えば室温（２５℃）で第２のスイッチング素子１０８ｂが第１のスイッチング素子１０８ａよりも閾値電圧が高い。なお，第１のスイッチング素子１０８ａと第２のスイッチング素子１０８ｂを区別する必要がない場合は，スイッチング素子１０８と表記する。【００１５】
スイッチング素子１０８は，チップであり，本実施例では１辺が８ｍｍの正方形である。スイッチング素子１０８の大きさは上記に限られず，例えば１辺が５ｍｍから２０ｍｍの正方形とすることができ，また長方形にもできる。ここで，絶縁基板１０２上には，第１のスイッチング素子１０８ａ，第２のスイッチング素子１０８ｂ，第２のスイッチング素子１０８ｂ，第１のスイッチング素子１０８ａの順に並んだチップの配列が２列設けられている。各列内での隣り合うスイッチング素子１０８間の距離Ｘは，５ｍｍである。また，列間の距離Ｙは，２５ｍｍである。本実施例では，列同士の水平距離である距離Ｙが大きいために列間の熱の移動はほとんどなく，スイッチング素子１０８から発せられる熱の他のスイッチング素子１０８への影響はそれぞれの列毎に独立に考えることができる。図２に示したように，第１のスイッチング素子１０８ａが各列の両端に配置され，第１のスイッチング素子１０８ａよりも閾値電圧が高い第２のスイッチング素子１０８ｂが各列の中央寄りに配置される。すなわち，第１のスイッチング素子１０８ａよりも閾値電圧の高い第２のスイッチング素子１０８ｂは，隣接する他のスイッチング素子１０８に挟まれている。それに対して，第２のスイッチング素子１０８ｂよりも閾値電圧の低い第１のスイッチング素子１０８ａは，他のスイッチング素子１０８に挟まれて配置されていない。したがって，第２のスイッチング素子１０８ｂの方が，第１のスイッチング素子１０８ａよりも，隣接するスイッチング素子１０８の数が多い。また，第１のスイッチング素子１０８ａよりも閾値電圧の高い第２のスイッチング素子１０８ｂのほうが，電力変換装置の動作時に高温になり易い絶縁基板１０２の中央寄りに配置されている。【００１６】
各スイッチング素子１０８は，ゲートワイヤ１０９，ソースセンスワイヤ１１０，およびソースワイヤ１１１を通じて，ゲート配線パターン１０４，ソースセンス配線パターン１０５，およびソース配線パターン１０７と接続される。絶縁基板１０２上の８つのスイッチング素子１０８で，共通のゲート配線パターン１０４，共通のソースセンス配線パターン１０５，共通のドレイン配線パターン１０６，および共通のソース配線パターン１０７を用いることで，絶縁基板１０２上の８つのスイッチング素子１０８は並列接続される。スイッチング素子１０８はＭＯＳＦＥＴであり，内蔵ダイオードを有しているため，スイッチング素子１０８の内蔵ダイオードを還流ダイオードとして用いることができ，外付けの還流ダイオードを実装することなく電力変換装置を動作させることができる。【００１７】
図３（ａ）および図３（ｂ）に，図１のパワーモジュール１００の回路図を示す。図３（ａ）および図３（ｂ）では，パワーモジュール１００内の各絶縁基板１０２上の８つのスイッチング素子１０８の接続関係を表している。【００１８】
図３（ａ）は，１ｉｎ１モジュールの例である。図３（ａ）に示すように，２つの絶縁基板１０２を並列接続することによって電流容量を増加することができる。図３（ａ）の１ｉｎ１モジュールでは，１６個のスイッチング素子１０８のゲート電極が制御端子３０１に接続されている。主回路端子３０２および主回路端子３０３は，スイッチング素子１０８のソース−ドレイン経路に接続されている。また，必ずしもパワーモジュール１００内の全ての絶縁基板１０２を並列接続する必要はない。例えば，図３（ｂ）に示すように，一方の絶縁基板１０２のソースと他方の絶縁基板１０２のドレインを電気的に短絡することにより，２ｉｎ１モジュールとすることもできる。図３（ｂ）の２ｉｎ１モジュールでは，一方の絶縁基板１０２上の８個のスイッチング素子１０８のゲート電極が制御端子３０４に接続され，他方の絶縁基板１０２上の８個のスイッチング素子１０８のゲート電極が制御端子３０５に接続されている。主回路端子３０６，主回路端子３０７，および主回路端子３０８は，スイッチング素子１０８のソース−ドレイン経路に接続されている。【００１９】
電力変換装置を動作させるとスイッチング素子１０８で電力損失が発生し，電力損失は熱エネルギーとして放出される。スイッチング素子１０８から放出された熱は，熱伝導によって接合用はんだ，ドレイン配線パターン１０６，絶縁層１０３，および放熱ベース１０１に伝わり，放熱ベース１０１の背面からヒートシンク等に放熱される。熱の移動は放熱ベース１０１の面に対して垂直方向がほとんどであるが，水平方向にも熱の移動が生じる。したがって，複数のチップが配置された場合は周辺のチップから熱が伝わってくるため，１つのチップのみが配置された場合と比べて温度が高くなり易い。チップが密集しているほど温度は高くなり，中央寄りに配置されたチップは端部に配置されたチップと比べて温度が高くなり易い。【００２０】
ＭＯＳＦＥＴは温度が高いほど閾値電圧が低くなる特性を有しているため，同じ温度における閾値電圧が全てのチップで等しい場合，中央寄りに配置されたチップは電力変換装置の動作中は，他のチップからの熱により温度が上昇する分，閾値電圧が低くなる。したがって，温度の差異に起因する閾値電圧の変化量の差異によりチップ間で流れる電流のバラツキが発生する。中央寄りに配置されたチップでは閾値電圧が他のチップからの熱によって低くなるためにさらに電流が大きくなり，発熱量が増加してさらに閾値電圧が低下してしまい，結果としてチップ間の電流のバラツキが増大してしまう。【００２１】
それに対して，本実施例のパワーモジュール１００では，電力変換装置の動作中に，列の中央寄りに配置された第２のスイッチング素子１０８ｂは，列の両端に配置された第１のスイッチング素子１０８ａよりも温度が高くなるが，同じ温度における閾値電圧が第２のスイッチング素子１０８ｂの方が第１のスイッチング素子１０８ａに比べて高いため，動作中には第２のスイッチング素子１０８ｂと第１のスイッチング素子１０８ａの間の閾値電圧の差が補償されて電流バラツキが抑制される。【００２２】
図４（ａ）および図４（ｂ）は，スイッチング素子１０８の断面図である。図４（ａ）はＤＭＯＳ（Ｄｏｕｂｌｅ  Ｄｉｆｆｕｓｉｏｎ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を有する縦型ＭＯＳＦＥＴの場合の例で，図４（ｂ）はトレンチ構造を有する縦型ＭＯＳＦＥＴの場合の例である。【００２３】
図４（ａ）および図４（ｂ）のＭＯＳＦＥＴでは，ソース電極４０１に，Ｎ＋層４０２およびＰ層４０３が接続される。また，図４（ａ）および図４（ｂ）のＭＯＳＦＥＴでは，Ｐ層４０３はゲート絶縁膜４０４および耐圧確保を担うＮ−層４０５に接し，ゲート絶縁膜４０４はゲート電極４０６に接し，Ｎ−層４０５はＮ＋基板層４０７上に形成されている。Ｎ＋基板層４０７はドレイン電極４０８と接続されている。本実施例では，スイッチング素子１０８はＳｉＣ−ＭＯＳＦＥＴであり，Ｎ＋基板層４０７はＮ＋型の炭化珪素基板であり，Ｎ−層４０５はＮ−型の炭化珪素のエピタキシャル層であり, Ｐ層４０３はＰ型のボディ領域である。本実施例では，スイッチング素子１０８はＳｉＣ−ＭＯＳＦＥＴであるが，スイッチング素子１０８は窒化物半導体層で形成した窒化物半導体素子にすることもできる。【００２４】
図４（ａ）および図４（ｂ）のＭＯＳＦＥＴでは，ゲート電極４０６とソース電極４０１の間に閾値電圧以上の正電圧が印加されると，Ｐ領域４０３のゲート酸化膜４０４近傍にＮチャネル領域が形成され，ドレイン電極４０８とソース電極４０１間に電流が流れるようになる。ここで，電流がゼロから定常値に至る過程で，電流は一度定常値を超えピーク値に到達した後，減少して定常値に落ち着く。閾値電圧が高いほどスイッチング時の電流の時間変化量が小さいため，並列接続されている複数のスイッチング素子１０８間で閾値電圧が異なる場合は電流バラツキが生じる。ここで，同一の製造プロセスで複数のスイッチング素子を製造した場合においても，個体差によって固有の閾値電圧が異なる場合がある。また，図４（ａ）および図４（ｂ）に示すチャネル長Ｚの長さを変更することによって，固有の閾値電圧が異なるスイッチング素子を意図的に製造することも可能である。チャネル長Ｚを長くすることで，閾値電圧を高くすることができる。電流が定常状態に至るまでの間にドレイン電極４０８とソース電極４０１間の電圧が減少するため，電圧及び電流の双方がゼロでない期間が存在し，電圧と電流の積によって算出される電力損失が発生する。ターンオフ時も同様に電力損失が発生し，さらにドレイン電極４０８とソース電極４０１の間に流れる電流が定常値に落ち着いている間もドレイン電極４０８とソース電極４０１間の電気抵抗によって電力損失が発生する。【００２５】
図４（ｂ）に示すトレンチ構造は，ドレイン電極４０８とゲート電極４０６の間の静電容量を小さくすることでスイッチングに要する時間を短縮し，電力損失を低減することができる。しかし，電流の時間変化量が大きくなるためスイッチング時の電流ピーク値も大きくなり，閾値電圧が異なる場合には電流バラツキが大きくなる。このように，スイッチング時の電力損失の低減と電流バラツキの抑制はトレードオフの関係にあるが，本実施例では，電力変換装置の動作時のスイッチング素子１０８ａとスイッチング素子１０８ｂの温度の違いによる閾値電圧の差の補償によって，トレードオフを解消し，電力損失の低減と電流バラツキの抑制を両立させることができる。したがって，スイッチング素子１０８がトレンチ型のＭＯＳＦＥＴである場合には，さらにパワーモジュール１００の性能を向上させることができる。【００２６】
また，ドレイン電極４０８とソース電極４０１の間に負電圧が印加されると，Ｎ＋基板層４０７およびＮ−層４０５に対してＰ層４０３の電位が高くなるため，ソース電極４０１からドレイン電極４０８に向かって電流が流れる。したがって，ＭＯＳＦＥＴはソースをアノード，ドレインをカソードとする内蔵ダイオードとして働く。このように，本実施例では，ＭＯＳＦＥＴの内蔵ダイオードに電流が流れた場合においても電力損失が発生し，スイッチング素子１０８は発熱する。したがって，本実施例のパワーモジュール１００のように，スイッチング素子１０８の内蔵ダイオードを還流ダイオードとして用いる場合には，さらにパワーモジュール１００の性能向上を図ることができる。【００２７】
図５（ａ）および図５（ｂ）に，本実施例のパワーモジュール１０１を備えた車両用駆動装置の回路図を示す。図５（ａ）は，１ｉｎ１モジュールを備えた場合の例であり，図５（ｂ）は２ｉｎ１モジュールを備えた場合の例である。図５（ａ）および図５（ｂ）に示した車両用駆動装置は，電力変換装置５０１と，負荷としてモータ５０２とを有する。モータ５０２は，鉄道車両や自動車の駆動輪を回転させることができる。電力変換装置５０１は，回路としては，スイッチング素子群Ｓ１〜Ｓ６，ダイオード，および供給される電源電圧ＶＣＣの安定化のためのコンデンサＣを有する。ダイオードはスイッチング素子群Ｓ１〜Ｓ６に内蔵されている。図５（ａ）および図５（ｂ）には，インダクタが図示されていないが，負荷であるモータ５０２が持つインダクタンスを利用できる。【００２８】
スイッチング素子群Ｓ１〜Ｓ６は，それぞれが複数のスイッチング素子１０８を並列接続することによって構成されたスイッチング素子群である。なお，図５（ａ）および図５（ｂ）では，スイッチング素子群Ｓ３〜Ｓ６については，図の分かり易さのために１つのスイッチング素子を代表して記載している。ゲート駆動回路ＧＤ１〜ＧＤ６は，各スイッチング素子群Ｓ１〜Ｓ６を駆動するゲート駆動回路である。図５（ａ）では，スイッチング素子群Ｓ１〜Ｓ６のそれぞれに１つのパワーモジュール１００が搭載されている。図５（ｂ）では，スイッチング素子群Ｓ１およびスイッチング素子群Ｓ２に対して１つのパワーモジュール１００が搭載され，スイッチング素子群Ｓ３およびスイッチング素子群Ｓ４に対して１つのパワーモジュールが搭載され，スイッチング素子群Ｓ５およびスイッチング素子群Ｓ６に対して１つのパワーモジュール１００が搭載されている。【００２９】
スイッチング素子群Ｓ１〜Ｓ６はゲート駆動回路ＧＤ１〜ＧＤ６から出力された信号によってオンとオフとを繰返す。２つのスイッチング素子群が直列接続されたものが３組あり，電源電圧ＶＣＣに対して並列に接続されている。各組のスイッチング素子群の間の接続点から負荷であるモータ５０２に配線が接続されている。【００３０】
直列接続された２つのスイッチング素子群（例えばＳ１とＳ２）が同時にオンすることはない。スイッチング素子群Ｓ１がターンオフすると，デッドタイムと呼ばれる一定の時間が経過した後にスイッチング素子群Ｓ２がターンオンする。デッドタイム期間中は，負荷電流の向きに応じてスイッチング素子群Ｓ１あるいはスイッチング素子群Ｓ２の内蔵ダイオードに電流が流れる。スイッチング素子群Ｓ３とＳ４，スイッチング素子群Ｓ５とＳ６についても同様である。【００３１】
電力変換装置５０１は，直流電力を三相交流電力に変換し，負荷であるモータ５０２へ電力を供給する。スイッチング素子群Ｓ１〜Ｓ６のうち１つでも動作が不安定になると，電力変換装置５０１は負荷であるモータ５０２に合った電力を供給することができなくなる。本実施例の電力変換装置５０１では，スイッチング素子群Ｓ１〜Ｓ６が上述の閾値電圧の補償により安定して動作するため，電力変換装置および車両用駆動装置の高信頼化を実現できる。【００３２】
図６に，本実施例の電力変換装置５０１の保護システムのブロック図を示す。電力変換装置５０１では，スイッチング素子１０８の温度や電流が検出されて制御回路に入力され，演算結果に基づいてアラーム出力やゲート駆動電圧の制御が行われる。例えば，過熱や過電流が発生した場合に，全てのスイッチング素子１０８をオフにすることで電力変換装置５０１の動作を停止させることができる。電流検出には，シャント抵抗器や変流器（ＣＴ）などの電流検出器を用いることができる。電流検出器からは，ソースセンス配線パターン１０５を通して，ドレイン配線パターン１０６とソース配線パターン１０７の間を流れるメイン電流の数千〜数万分の１程度のセンス電流が出力される。電流検出器を用いてセンス電流を検出することにより，メイン電流を推定することができる。また，各スイッチング素子１０８に電流センス素子および温度検出素子を内蔵させることで，保護システムが，並列接続されているスイッチング素子１０８間の温度差による閾値電圧の補償の状況をモニタすることが可能である。
【実施例２】
【００３３】
図７に本実施例の絶縁基板上の各チップの配置を示す。実施例１ではスイッチング素子１０８の内蔵ダイオードを還流ダイオードとして使用しているために，別途のダイオードチップは不要であったが，図７に示すように，本実施例では絶縁基板１０２上にダイオード１１２を別途搭載している。ここで，スイッチング素子１０８はＭＯＳＦＥＴに限らない。スイッチング素子１０８を，ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）等の電流のオンとオフを切替える機能を有している素子とすることができる。特に，ＩＧＢＴのようにスイッチング素子１０８が内蔵ダイオードを備えていない場合は，ダイオード１１２の搭載が必須である。【００３４】
スイッチング素子１０８の実装は実施例１と同様である。ダイオード１１２は，ダイオード１１２のカソードとスイッチング素子１０８のドレインが電気的に接続されるように，絶縁基板１０２上に形成されているドレイン配線パターン１０６上にはんだ等で接合される。ダイオード１１２のアノードは，アノードワイヤ１１３を通じてソース配線パターン１０７と接続され，スイッチング素子１０８のソースと電気的に接続されている。【００３５】
３つのスイッチング素子１０８が横一列に配置され，その隣に２つのダイオード１１２が縦に並ぶチップ配列が絶縁基板１０２上の２箇所にあるが，実施例１と同様に，スイッチング素子１０８の列の間の水平距離が大きいために，スイッチング素子１０８から発せられる熱の影響は列毎に独立に考えることができる。各列において，２つのスイッチング素子１０８に挟まれる図７の左から２番目の位置に配置されるスイッチング素子１０８と，ダイオード１１２とスイッチング素子１０８に挟まれる図７の左から３番目の位置に配置されるスイッチング素子１０８とは，図７の左端に配置されるスイッチング素子１０８よりも，隣接するチップからの発熱によって動作中の温度が高くなり易い。したがって，第１のスイッチング素子１０８ａを左端に配置し，第１のスイッチング素子１０８ａよりも閾値電圧が高い第２のスイッチング素子１０８ｂを第１のスイッチング素子１０８ａよりも中央寄りの左から２番目及び３番目の位置に配置する。【００３６】
本実施例においても，実施例１と同様に放熱ベース１０１上に絶縁基板１０２をはんだ等で接合してパワーモジュール１００を構成する。スイッチング素子１０８，またはダイオード１１２に電流が流れると電力損失が発生し，熱エネルギーは放熱ベース１０１の背面からヒートシンク等に放熱される。【００３７】
電力変換装置の動作中に，中央寄りに配置された第２のスイッチング素子１０８ｂは，左端に配置された第１のスイッチング素子１０８ａよりも温度が高くなるが，同じ温度における閾値電圧が第１のスイッチング素子１０８ａよりも高いために動作中は閾値電圧の差が補償され，電流バラツキが抑制される。これにより，電力変換装置の信頼性が向上する。
【実施例３】
【００３８】
本実施例では，スイッチング素子１０８の隣接について，実施例１および実施例２とはチップ配列を変えて説明する。【００３９】
図８に，本実施例のチップ配列を示す。４つのスイッチング素子１０８がドレイン配線パターン１０６上にはんだ等で接合されている。図８の左下から順に，第１のスイッチング素子１０８ａ，第１のスイッチング素子１０８ａよりも閾値電圧の高い第２のスイッチング素子１０８ｂ，第２のスイッチング素子１０８ｂ，第１のスイッチング素子１０８ａの順に配置されている。各スイッチング素子１０８に対し，中心をチップに描いた対角線の交点とし，直径をチップに描いた対角線の長さの２倍の長さとした円を定義し，円ＣＩ１〜ＣＩ４として点線で円を描いた。【００４０】
それぞれの円内に存在するスイッチング素子１０８の数が多いほど，円の中心のスイッチング素子１０８は他のスイッチング素子１０８からの発熱の影響を受けて温度が上昇し易い。図８では，第２のスイッチング素子１０８ｂを囲む円ＣＩ２および円ＣＩ３には，２つの他のスイッチング素子１０８が存在し，第１のスイッチング素子１０８ａを囲む円ＣＩ１およびＣＩ４には，１つの他のスイッチング素子が存在する。そこで，図８では，円ＣI１の中心および円ＣI４の中心に配置されているチップを第１のスイッチング素子１０８ａとして、円ＣI２の中心および円ＣI３の中心に配置されているチップを第２のスイッチング素子１０８ｂとして，電力変換装置の動作中に閾値電圧の差が発熱により補償されるようにしている。【００４１】
本実施例では，円ＣＩ１〜ＣＩ４の直径をチップの対角線の長さの２倍の長さとして，各円内に他のスイッチング素子が存在すれば隣接するスイッチング素子と定義したが，円の直径の大きさは，実験や計算機実験で各スイッチング素子からの発熱の影響を見積もって決めることができる。また，本実施例ではチップを正方形としたが，チップが長方形の場合には，例えば，長方形のチップを中心とし，長方形の長辺に沿った方向を長軸に，長方形の短辺に沿った方向を短軸とした楕円を用いて，スイッチング素子が隣接するか否かを判断することができる。
【実施例４】
【００４２】
図９は，本実施例の電力変換装置および冷却系統の平面図である。図９の電力変換装置では，ヒートシンク１１４上にシリコングリース等が塗布され，塗布されたシリコングリース等の上からパワーモジュール９００がネジ等でヒートシンク１１４に固定されている。放熱性能向上のため，ヒートシンク１１４の付近に冷却器として冷却ファン１１５が設けられている。ここで，空冷の冷却器である冷却ファン１１５からの冷却風の風下側に配置されたチップは風上側に配置されたチップよりも電力変換装置の動作中に高温になり易い。本実施例のパワーモジュール９００では，第１のスイッチング素子１０８ａ’を風上側に配置し，第１のスイッチング素子１０８ａ’よりも閾値電圧が高い第２のスイッチング素子１０８ｂ’を風下側に配置することによって，電力変換装置の動作中に閾値電圧の差が補償されて電流バラツキが抑制される。これにより，電力変換装置を高信頼化できる。また，本実施例の電力変換装置は車両用駆動装置に適用することができ，車両用駆動装置を高信頼化できる。
【符号の説明】
【００４３】
１００：パワーモジュール，１０１：放熱ベース，１０２：絶縁基板，１０３：絶縁層，１０４：ゲート配線パターン，１０５：ソースセンス配線パターン，１０６：ドレイン配線パターン，１０７：ソース配線パターン，１０８：スイッチング素子，１０８ａ：第１のスイッチング素子，１０８ｂ：第２のスイッチング素子，１０９：ゲートワイヤ，１１０：ソースセンスワイヤ，１１１：ソースワイヤ，１１２：ダイオード，１１３：アノードワイヤ，１１４：ヒートシンク，１１５：冷却ファン。
【図１】
2016147243.tif 000003
【図２】
2016147243.tif 000004
【図３（ａ）】
2016147243.tif 000005
【図３（ｂ）】
2016147243.tif 000006
【図４（ａ）】
2016147243.tif 000007
【図４（ｂ）】
2016147243.tif 000008
【図５（ａ）】
2016147243.tif 000009
【図５（ｂ）】
2016147243.tif 000010
【図６】
2016147243.tif 000011
【図７】
2016147243.tif 000012
【図８】
2016147243.tif 000013
【図９】
2016147243.tif 000014
【国際調査報告】
2016147243.tif 000015
2016147243.tif 000016