(57)【要約】  基板と、前記基板の上方に配置された隔壁と、前記隔壁により囲まれた開口部内に配置された半導体層と、前記半導体層と電気的に接続された一対の電極とを有する電子デバイスである。前記開口部の平面視における輪郭線は、直線部分である第１の辺部と、前記第１の辺部の一端に第１の連結部を介して連なる直線部分である第２の辺部と、前記第１の辺部の他端に第２の連結部を介して連なる直線部分である第３の辺部とを含む。そして、前記第１の辺部を延伸した第１の仮想直線、前記第２の辺部を延伸した第２の仮想直線、および前記第１の連結部により囲まれる第１の連結部領域の面積は、前記第３の辺部を延伸した第３の仮想直線、前記第１の仮想直線、および前記第２の連結部により囲まれる第２の連結部領域の面積と異なる。
2014156133.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上方に配置された隔壁と、
前記隔壁により囲まれた開口部内に配置された半導体層と、
前記半導体層と電気的に接続された一対の電極と、を有し、
前記開口部の平面視における輪郭線は、直線部分である第１の辺部と、前記第１の辺部の一端に第１の連結部を介して連なる直線部分である第２の辺部と、前記第１の辺部の他端に第２の連結部を介して連なる直線部分である第３の辺部とを含み、
前記第１の辺部を延伸した第１の仮想直線、前記第２の辺部を延伸した第２の仮想直線、および前記第１の連結部により囲まれる第１の連結部領域の面積は、前記第３の辺部を延伸した第３の仮想直線、前記第１の仮想直線、および前記第２の連結部により囲まれる第２の連結部領域の面積と異なる
電子デバイス。
【請求項２】
前記第１の連結部は、直線である
請求項１に記載の電子デバイス。
【請求項３】
前記第１の連結部は、曲線である
請求項１に記載の電子デバイス。
【請求項４】
前記第２の連結部は、直線である
請求項２または３に記載の電子デバイス。
【請求項５】
前記第２の連結部は、曲線である
請求項２または３に記載の電子デバイス。
【請求項６】
前記半導体層の前記一対の電極により挟まれた部分は、平面視で前記輪郭線から離間して配されている
請求項１から５の何れか１項に記載の電子デバイス。
【請求項７】
前記第１の仮想直線と前記第２の仮想直線との交点である第１の交点は、前記第１の連結部と重なっているか又は前記第１の前記輪郭線の外側に位置し、
前記第３の仮想直線と前記第１の仮想直線との交点である第２の交点は、前記輪郭線の外側に位置し、
前記第２の連結部領域の面積は、前記第１の連結部領域の面積よりも大きい
請求項１から６の何れか１項に記載の電子デバイス。
【請求項８】
前記半導体層の前記一対の電極により挟まれた部分は、平面視で前記第１の連結部から離間して配されている
請求項７に記載の電子デバイス。
【請求項９】
前記一対の電極は、平面視で前記第１の連結部とは重ならない領域に配されている
請求項７または８に記載の電子デバイス
【請求項１０】
前記一対の電極のうち少なくとも一方は、平面視で前記第１の連結部と重なる領域に配されている
請求項７または８に記載の電子デバイス。
【請求項１１】
前記第３の辺部の前記第２の連結部に連なる端部とは反対側の端部は、第３の連結部を介して直線部分である第４の辺部と連なり、前記第４の辺部の前記第３の連結部に連なる端部とは反対側の端部は、第４の連結部を介して前記第２の辺部の前記第１の連結部に連なる端部とは反対側の端部と連なり、
前記第４の辺部を延伸した第４の仮想直線、前記第３の仮想直線、および前記第３の連結部により囲まれる第３の連結部領域の面積は、前記第２の連結部領域の面積と異なり、
前記第４の仮想直線、前記第２の仮想直線、および前記第４の連結部により囲まれる第４の連結部領域の面積は、前記第３の連結部領域の面積および前記第１の連結部領域の面積と異なる
請求項１から１０の何れか１項に記載の電子デバイス。
【請求項１２】
前記半導体層は、光電変換機能を有する材料を含む
請求項１から１１の何れか１項に記載の電子デバイス。
【請求項１３】
前記一対の電極は、前記半導体層を挟んで上下に配置され、
前記半導体層は、有機または無機の発光材料を含む
請求項１２に記載の電子デバイス。
【請求項１４】
前記基板と前記半導体層との間にゲート電極を有し、
前記一対の電極は、前記半導体層を挟んで前記基板の主面と平行な方向に互いに離間して配置されたソース電極およびドレイン電極である
請求項１から１１の何れか１項に記載の電子デバイス。
【請求項１５】
Ａ：基板を準備する
Ｂ：前記基板の上方に隔壁を形成する
Ｃ：前記隔壁で囲まれた開口部内に、半導体材料を含むインクを塗布し、半導体層を形成する
Ｄ：前記半導体層と電気的に接続された一対の電極を形成する
前記Ａ〜Ｄを含み、
前記開口部の平面視における輪郭線は、直線部分である第１の辺部と、前記第１の辺部の一端に第１の連結部を介して連なる直線部分である第２の辺部と、前記第１の辺部の他端に第２の連結部を介して連なる直線部分である第３の辺部とを含み、
前記第１の辺部を延伸した第１の仮想直線、前記第２の辺部を延伸した第２の仮想直線、および前記第１の連結部により囲まれる第１の連結部領域の面積は、前記第３の辺部を延伸した第３の仮想直線、前記第１の仮想直線、および前記第２の連結部により囲まれる第２の連結部領域の面積と異なる
電子デバイスの製造方法。
【請求項１６】
前記半導体層は、有機または無機の発光材料を含むインクを塗布することにより形成され、
前記一対の電極は、前記基板の上方において、前記半導体層を上下に挟んで形成される
請求項１５に記載の電子デバイスの製造方法。
【請求項１７】
Ｅ：前記基板上に別の電極を形成する
Ｆ：前記別の電極と前記半導体層および前記一対の電極との間に、絶縁層を形成する
前記ＥおよびＦを更に含み、
前記一対の電極は、前記半導体層を挟んで前記基板の主面と平行な方向に互いに離間して形成される
請求項１５に記載の電子デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子デバイス及び電子デバイスの製造方法に関し、特に、半導体層が塗布法により形成される場合の半導体層の特性のばらつき抑制に関する。
【背景技術】
【０００２】
近年、薄膜トランジスタ、フォトセンサ、発光素子等の半導体層を有する電子デバイスが、様々な製品に利用されている。このような電子デバイスが利用される具体的な製品の例として、例えば、液晶表示装置又は有機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置等のアクティブマトリクス駆動型の表示装置が挙げられる。アクティブマトリクス駆動型の表示装置では、上記電子デバイスとして、ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）と呼ばれる薄膜トランジスタが用いられている。【０００３】
製品化されている表示装置では、一般的に、シリコンを半導体層として用いた薄膜トランジスタが用いられているが、近年、有機材料を半導体層として用いた塗布型の薄膜トランジスタが注目されている。有機材料は、シリコン結晶のような原子結合とは異なり、分子間力によって結合されているので、柔軟性に富むという性質を有する。従って、有機材料を半導体層に用いた薄膜トランジスタを用いることにより、シリコンの薄膜トランジスタを用いた電子デバイスに対して、より軽く、より薄く、しかも可撓性を有する電子デバイスを実現することができる。このため、塗布型薄膜トランジスタを、次世代の表示装置又は電子ペーパ等において利用することが提案されている。【０００４】
塗布型薄膜トランジスタの構造には、例えば、ボトムゲート型の有機薄膜トランジスタが知られている。図１４は、一般に知られている従来の薄膜トランジスタ９００の構成を示す断面図である。図１４に示すように、従来の薄膜トランジスタ９００は、基板９０１上に順次形成された、ゲート電極９０２と、ゲート絶縁層９０３と、一対の電極であるソース電極９０４Ｓ及びドレイン電極９０４Ｄと、ゲート電極９０２の上方に開口を有する隔壁９０５Ａと、隔壁９０５Ａの開口部９０５Ｂ内に位置する半導体層９０７とを備える。さらに、半導体層９０７上に保護膜９０８が形成されている。【０００５】
特許文献１には、半導体層を塗布法により形成することが開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−７６７９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来の薄膜トランジスタ９００の場合、開口部９０５Ｂ内に半導体層９０７を塗布法により形成する場合、半導体層９０７の膜厚ばらつきが無秩序に発生することにより、トランジスタの特性ばらつきが生じることがわかった。特に、開口部９０５Ｂの内周縁部において、隔壁９０５Ａの開口部９０５Ｂを規定する内壁面に沿って半導体層９０７がせり上がり、半導体層の膜厚のばらつきがより顕著に発生する。【０００８】
本発明は、上記の問題点に鑑みてなされたものであり、塗布法により形成される半導体層の特性のばらつきが抑制された電子デバイスおよび当該電子デバイスの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明の一態様である電子デバイスは、基板と、前記基板の上方に配置された隔壁と、前記隔壁により囲まれた開口部内に配置された半導体層と、前記半導体層と電気的に接続された一対の電極と、を有する。前記開口部の平面視における輪郭線は、直線部分である第１の辺部と、前記第１の辺部の一端に第１の連結部を介して連なる直線部分である第２の辺部と、前記第１の辺部の他端に第２の連結部を介して連なる直線部分である第３の辺部とを含む。そして、前記第１の辺部を延伸した第１の仮想直線、前記第２の辺部を延伸した第２の仮想直線、および前記第１の連結部により囲まれる第１の連結部領域の面積は、前記第３の辺部を延伸した第３の仮想直線、前記第１の仮想直線、および前記第２の連結部により囲まれる第２の連結部領域の面積と異なることを特徴とする。
【発明の効果】
【００１０】
本発明の一態様に係る電子デバイスの構成によれば、第１の連結部領域の面積と、第２の連結部領域の面積とが異なっている。例えば、第１の連結部および第２の連結部のうち、少なくとも一方が内側に入り込んだ形状となっている場合、即ち、第２の連結部よりも第１の連結部の方が尖った形状をしている場合に、第１の連結部領域の面積よりも、第２の連結部領域の面積が大きくなる。そのため、開口部内に塗布された半導体インクが乾燥する際に、第１の辺部近傍に存在する半導体インクが第２の連結部から第１の連結部へと流れこみやすい。従って、第２の連結部から第１の連結部への半導体インクの流れが形成されやすくなって、半導体インクの流れを制御しやすくなる。第１の連結部領域の面積と第２の連結部領域の面積とが異なることで、半導体インクの乾燥がランダムに進むことにより生じる半導体層の膜厚のばらつきを抑制することができ、従来と比較して、半導体特性のばらつきが抑制された電子デバイスを実現することができる。
【図面の簡単な説明】
【００１１】
【図１】実施の形態１に係る薄膜トランジスタの模式上面図。
【図２】実施の形態１に係る薄膜トランジスタの模式断面図。
【図３】実施の形態１に係る薄膜トランジスタの製造過程を示す模式工程図。
【図４】実施の形態１に係る薄膜トランジスタの製造過程の一部を示す模式断面図であって、（ａ）は、基板上にゲート電極が形成された状態を示す模式断面図、（ｂ）は、基板およびゲート電極上にゲート絶縁層が形成された状態を示す模式断面図、（ｃ）は、ゲート絶縁層上にソース電極，ドレイン電極，接続配線が形成された状態を示す模式断面図。
【図５】図４の続きの薄膜トランジスタの製造過程の一部を示す模式断面図であって、（ａ）は、ゲート絶縁層，ソース電極，ドレイン電極，接続配線上に感光性レジスト材料膜が形成された状態を示す模式断面図、（ｂ）は、感光体レジスト材料膜の上方にマスクが配されて露光が行われている状態を示す模式断面図、（ｃ）は、隔壁が形成された状態を示す模式断面図。
【図６】図５の続きの薄膜トランジスタの製造過程の一部を示す模式断面図であって、（ａ）は、隔壁の開口部内においてソース電極，ドレイン電極，ゲート絶縁層上に半導体層が形成された状態を示す模式断面図、（ｂ）は、半導体層および隔壁上にパッシベーション膜が形成された状態を示す模式断面図。
【図７】実施の形態２に係る薄膜トランジスタの模式上面図。
【図８】実施の形態３に係る薄膜トランジスタの模式上面図。
【図９】実施の形態４に係る薄膜トランジスタの模式上面図。
【図１０】実施の形態５に係る薄膜トランジスタの模式上面図。
【図１１】実施の形態６に係る発光素子の模式断面図。
【図１２】実施の形態７に係る有機ＥＬ表示装置の概略構成を示す模式ブロック図。
【図１３】図１２に示す有機ＥＬ表示装置における有機ＥＬ表示パネルの構成の一部を示す模式断面図。
【図１４】従来の薄膜トランジスタの模式断面図。
【図１５】従来の薄膜トランジスタの模式上面図。
【図１６】従来の薄膜トランジスタの模式断面図。
【図１７】従来の薄膜トランジスタの模式上面図。
【発明を実施するための形態】
【００１２】
≪本発明の一態様の概要≫
本発明の一態様に係る電子デバイスは、基板と、前記基板の上方に配置された隔壁と、前記隔壁により囲まれた開口部内に配置された半導体層と、前記半導体層と電気的に接続された一対の電極と、を有する。前記開口部の平面視における輪郭線は、直線部分である第１の辺部と、前記第１の辺部の一端に第１の連結部を介して連なる直線部分である第２の辺部と、前記第１の辺部の他端に第２の連結部を介して連なる直線部分である第３の辺部とを含む。そして、前記第１の辺部を延伸した第１の仮想直線、前記第２の辺部を延伸した第２の仮想直線、および前記第１の連結部により囲まれる第１の連結部領域の面積は、前記第３の辺部を延伸した第３の仮想直線、前記第１の仮想直線、および前記第２の連結部により囲まれる第２の連結部領域の面積と異なることを特徴とする。
【００１３】
第１の連結部領域の面積と第２の連結部領域の面積が異なるということは、第１の連結部と第２の連結部とで、開口部内部側への入り込みの程度が異なるということである。従って、開口部内に塗布された半導体インクが乾燥する際に、第１の辺部近傍に存在する半導体インクが、第２の連結部と第１の連結部のうち、開口部内部側への入り込みの程度が大きい連結部から小さい連結部へと流れこみやすくなり、半導体インクの流れが形成されやすくなる。これにより、半導体インクの乾燥がランダムに進むことにより生じる半導体層の膜厚のばらつきを抑制することができ、半導体特性のばらつきを抑制することができる。
【００１４】
また、本発明の一態様に係る電子デバイスの特定の局面では、前記第１の連結部は、直線であることを特徴とする。
【００１５】
第１の連結部が直線というシンプルな形状であるため、開口部を形成するためのマスクの製造が容易である。
【００１６】
また、本発明の一態様に係る電子デバイスの特定の局面では、前記第１の連結部は、曲線であることを特徴とする。
【００１７】
第１の連結部が曲線であるため、半導体層と連結部との間に隙間が生じにくい。
【００１８】
また、本発明の一態様に係る電子デバイスの特定の局面では、前記第２の連結部は、直線であることを特徴とする。
【００１９】
第２の連結部が直線というシンプルな形状であるため、開口部を形成するためのマスクの製造が容易である。
【００２０】
また、本発明の一態様に係る電子デバイスの特定の局面では、前記第２の連結部は、曲線であることを特徴とする。
【００２１】
第２の連結部が曲線であるため、半導体層と連結部との間に隙間が生じにくい。
【００２２】
また、本発明の一態様に係る電子デバイスの特定の局面では、前記半導体層の前記一対の電極により挟まれた部分は、平面視で前記輪郭線から離間して配されていることを特徴とする。
【００２３】
平面視した場合に開口部の輪郭線に相当する開口部を規定する隔壁の開口部内壁は、塗布された半導体インクが内壁に沿ってせり上がる現象が発生することにより、半導体層の膜厚が厚くなりやすい。半導体層の一対の電極により挟まれた部分であるチャネル領域が、上記半導体層の膜厚が厚くなりやすい部分から離間して配置されているため、厚膜化による半導体特性への影響を避けることができる。
【００２４】
また、本発明の一態様に係る電子デバイスの特定の局面では、前記第１の仮想直線と前記第２の仮想直線との交点である第１の交点は、前記第１の連結部と重なっているか又は前記第１の前記輪郭線の外側に位置し、前記第３の仮想直線と前記第１の仮想直線との交点である第２の交点は、前記輪郭線の外側に位置し、前記第２の連結部領域の面積は、前記第１の連結部領域の面積よりも大きいことを特徴とする。
【００２５】
これは即ち、第１の連結部も第２の連結部も辺部よりも外側に張り出した形状ではなく、第１の連結部よりも第２の連結部の方が、開口部内部側への入り込みの程度が大きい。従って、開口部内に塗布された半導体インクが乾燥する際に、第１の辺部近傍に存在する半導体インクが、第２の連結部から第１の連結部へと流れこみやすくなり、半導体インクの流れが形成されやすくなる。これにより、半導体インクの乾燥がランダムに進むことにより生じる半導体層の膜厚のばらつきを抑制することができ、半導体特性のばらつきを抑制することができる。
【００２６】
また、本発明の一態様に係る電子デバイスの特定の局面では、前記半導体層の前記一対の電極により挟まれた部分は、平面視で前記第１の連結部から離間して配されていることを特徴とする。
【００２７】
これにより、半導体層の一対の電極により挟まれた部分であるチャネル領域が、半導体層の膜厚が厚くなりやすい第１の連結部から離間して配されているため、第１の連結部近傍において半導体層の厚膜化が生じた場合であっても、それによる半導体層の半導体特性への影響を避けることができる。
【００２８】
また、本発明の一態様に係る電子デバイスの特定の局面では、前記一対の電極は、平面視で前記第１の連結部とは重ならない領域に配されていることを特徴とする。
【００２９】
電極表面は、半導体インクの濡れ性が比較的高いため、半導体インクが電極表面に集まりやすく、電極が存在する部分の上方に形成される半導体層の膜厚が厚くなりやすい。電極が平面視で第１の連結部とは重ならない領域に配されていることにより、電極上に集まりやすい半導体インクが第１の連結部の方へと流れやすくなる。これにより、半導体層の膜厚をより均一にして、半導体特性のばらつきを抑制することができる。
【００３０】
また、本発明の一態様に係る電子デバイスの特定の局面では、前記一対の電極のうち少なくとも一方は、平面視で前記第１の連結部と重なる領域に配されていることを特徴とする。
【００３１】
これにより、第１の連結部近傍の半導体層の膜厚が厚くなった場合であっても、第１の連結部には電極が配置されていてチャネル領域が存在しないため、厚膜化による半導体層の半導体特性への影響を避けることができる。
【００３２】
また、本発明の一態様に係る電子デバイスの特定の局面では、前記第３の辺部の前記第２の連結部に連なる端部とは反対側の端部は、第３の連結部を介して直線部分である第４の辺部と連なる。前記第４の辺部の前記第３の連結部に連なる端部とは反対側の端部は、第４の連結部を介して前記第２の辺部の前記第１の連結部に連なる端部とは反対側の端部と連なる。前記第４の辺部を延伸した第４の仮想直線、前記第３の仮想直線、および前記第３の連結部により囲まれる第３の連結部領域の面積は、前記第２の連結部領域の面積と異なる。そして、前記第４の仮想直線、前記第２の仮想直線、および前記第４の連結部により囲まれる第４の連結部領域の面積は、前記第３の連結部領域の面積および前記第１の連結部領域の面積と異なることを特徴とする。
【００３３】
これは即ち、第１辺部から第４辺部の何れの辺部においても、それぞれの両端に連なる連結部の開口部内部側への入り込みの程度が異なる。従って、開口部内に塗布された半導体インクが乾燥する際に、何れの辺部においてもその近傍に存在する半導体インクが当該辺部のどちらかの端部側へと流れやすくなる。これにより、何れの辺部の近傍においても、半導体層の膜厚のばらつきを抑制することができる。
【００３４】
また、本発明の一態様に係る電子デバイスの特定の局面では、前記半導体層は、光電変換機能を有する材料を含むことを特徴とする。
【００３５】
これにより、本発明の一態様に係る電子デバイスの一例として良好な特性を有する光電変換素子を実現することができる。
【００３６】
また、本発明の一態様に係る電子デバイスの特定の局面では、前記一対の電極は、前記半導体層を挟んで上下に配置され、前記半導体層は、有機または無機の発光材料を含むことを特徴とする。
【００３７】
これにより、本発明の一態様に係る電子デバイスの一例として良好な特性を有する発光素子を実現することができる。
【００３８】
また、本発明の一態様に係る電子デバイスの特定の局面では、前記基板と前記半導体層との間にゲート電極を有し、前記一対の電極は、前記半導体層を挟んで前記基板の主面と平行な方向に互いに離間して配置されたソース電極およびドレイン電極であることを特徴とする。
【００３９】
これにより、本発明の一態様に係る電子デバイスの一例として良好な特性を有する薄膜トランジスタを実現することができる。
【００４０】
本発明の別の一態様に係る電子デバイスの製造方法は、
Ａ：基板を準備する
Ｂ：前記基板の上方に隔壁を形成する
Ｃ：前記隔壁で囲まれた開口部内に、半導体材料を含むインクを塗布し、半導体層を形成する
Ｄ：前記半導体層と電気的に接続された一対の電極を形成する
前記Ａ〜Ｄを含む。前記開口部の平面視における輪郭線は、直線部分である第１の辺部と、前記第１の辺部の一端に第１の連結部を介して連なる直線部分である第２の辺部と、前記第１の辺部の他端に第２の連結部を介して連なる直線部分である第３の辺部とを含む。そして、前記第１の辺部を延伸した第１の仮想直線、前記第２の辺部を延伸した第２の仮想直線、および前記第１の連結部により囲まれる第１の連結部領域の面積は、前記第３の辺部を延伸した第３の仮想直線、前記第１の仮想直線、および前記第２の連結部により囲まれる第２の連結部領域の面積と異なることを特徴とする。
【００４１】
開口部内に塗布された半導体インクが乾燥する際に、第１の辺部近傍に存在する半導体インクが、第２の連結部と第１の連結部のうち、連結部領域の面積が大きく開口部内部側への入り込みの程度が大きい連結部から連結部領域の面積が小さく開口部内部側への入り込み程度が小さい連結部へと流れこみやすくなり、半導体インクの流れが形成されやすくなる。従って、半導体インクの乾燥がランダムに進むことにより生じる半導体層の膜厚のばらつきを抑制することができ、半導体特性のばらつきを抑制することができる。これにより、良好な半導体特性を有する電子デバイスを製造することができる。
【００４２】
本発明の別の一態様に係る電子デバイスの製造方法の特定の局面では、前記半導体層は、有機または無機の発光材料を含むインクを塗布することにより形成され、前記一対の電極は、前記基板の上方において、前記半導体層を上下に挟んで形成されることを特徴とする。
【００４３】
これにより、良好な特性を有する発光素子を形成することができる。
【００４４】
本発明の別の一態様に係る電子デバイスの製造方法の特定の局面では、
Ｅ：前記基板上に別の電極を形成する
Ｆ：前記別の電極と前記半導体層および前記一対の電極との間に、絶縁層を形成する
前記ＥおよびＦを更に含み、前記一対の電極は、前記半導体層を挟んで前記基板の主面と平行な方向に互いに離間して形成されることを特徴とする。
【００４５】
これにより、良好な特性を有する薄膜トランジスタを形成することができる。
【００４６】
＜本発明の一態様に至った経緯＞
まず、本発明の一態様に至った経緯について説明する。
【００４７】
本願の発明者らは、従来の薄膜トランジスタ（ＴＦＴ）について鋭意検討した結果、ＴＦＴ特性の特性均一性を劣化させる原因を明らかにし本発明に至った。
【００４８】
まず、図１５に、従来の薄膜トランジスタ９００を上から見た模式上面図を示す。図１５に示すように、薄膜トランジスタ９００は、ゲート電極９０２の上方に開口部９０５Ｂが区画されている。開口部９０５Ｂ内において、ソース電極９０４Ｓおよびドレイン電極９０４Ｄが、互いに間隔を空けて開口部９０５Ｂの内周縁部の対向する２辺に沿ってそれぞれ配置されている。半導体層９０７は、開口部９０５Ｂ内に半導体インクを塗布し、乾燥させることにより形成される。
【００４９】
半導体インクを開口部９０５Ｂ内に滴下して半導体層９０７を形成すると、開口部９０５Ｂの内周縁部において、半導体層９０７の膜厚ばらつきが顕著に生じる現象が見られた。また、開口部９０５Ｂの内周縁部において、半導体インクが隔壁９０５Ａの内壁に沿ってせりあがり、開口部９０５Ｂの中央領域よりも半導体層９０７の膜厚が厚くなっていた。
【００５０】
図１５の破線Ｂ−Ｂにおける薄膜トランジスタ９００の断面図を図１６に示す。基板９０１上にゲート電極９０２、ゲート絶縁層９０３が配置されている。また、ゲート絶縁層９０３上に、隔壁９０５Ａがゲート電極９０２の上方に開口部９０５Ｂを区画するように形成されている。そして、開口部９０５Ｂ内に、半導体層９０７および半導体層９０７と電気的に接続されたドレイン電極９０４Ｄが配置されている。
【００５１】
ここで、半導体層９０７が厚くなる領域は、開口部９０５Ｂの内周縁部においても無秩序に発生していることがわかった。そのため、開口部９０５Ｂの内周縁部の場所によって半導体層９０７の厚みが厚くなったり薄くなったりし、開口部９０５Ｂ内に形成される半導体層９０７の厚みにばらつきが生じていた。
【００５２】
半導体層９０７の厚みが不均一になると、例えば半導体層９０７の厚みが厚い領域と薄い領域とで、結晶性に違いが生じる（一般に、膜厚が厚い領域で結晶粒径が小さくなる）など、薄膜トランジスタの特性に悪影響がある。また、薄膜トランジスタ特性にハンプ現象が発生したり、特性が不均一になったりするという問題が生じる。
【００５３】
今回発明者らが検討を行った結果、開口部９０５Ｂの内周縁部における半導体層９０７の厚さの不均一性は、半導体インクが乾燥する位置（インクの液相と固相との境界）が開口部９０５Ｂ内の内周縁部においてランダムに進むことと相関があることが明らかになった。すなわち、半導体インクを開口部９０５Ｂ内に塗布し、乾燥させて半導体層９０７を形成する際に、無秩序に半導体インクの乾燥が進むことにより、開口部９０５Ｂの内周縁部における半導体の膜厚が場所によって厚くなったり薄くなったり、不均一性が生じることが明らかになった。そして、このような半導体層９０７の膜厚のばらつきにより半導体特性にばらつきが生じ、上記のような問題発生に繋がることがわかった。
【００５４】
上記のような半導体層の膜厚ばらつきに起因する半導体特性のばらつきは、トランジスタに限られず、フォトセンサや発光素子等の塗布により形成される半導体層を有する他の電子デバイスにおいても同様に問題となる。
【００５５】
以下の実施の形態は、前述したように、半導体特性にばらつきが生じる原因を明らかにした上で、その対策を講じたものである。
【００５６】
以下、本発明の一態様に係る電子デバイスについて、薄膜トランジスタの場合を例に、実施の形態に基づいて説明する。なお、以下に説明する実施の形態はいずれも本発明の好ましい一具体例を示すものである。従って、以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置又は接続形態、ステップ（工程）、及び、ステップの順序などは、一例であり、本発明を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。なお、各図は、模式図であり、各構成要素の大きさの比や相対的な位置関係等について必ずしも厳密に図示したものではない。
【００５７】
＜実施の形態１＞
以下、本発明の一態様である電子デバイスの一例としての実施の形態１に係る薄膜トランジスタ１００の各構成要素について、図１および図２を基に詳述する。なお、図１は、薄膜トランジスタ１００の模式上面図であり、図２は、図１の破線Ａ−Ａにおける薄膜トランジスタ１００の断面を模式的に示す図である。
【００５８】
（１．薄膜トランジスタの全体構成）
図１および図２に示すように、薄膜トランジスタ１００は、基板１０１，ゲート電極１０２，ゲート絶縁層１０３，一対の電極１０４，隔壁１０５Ａ，半導体層１０７を有する。一対の電極１０４は、ソース電極１０４Ｓおよびドレイン電極１０４Ｄである。
【００５９】
（基板）
基板１０１は、例えば、石英ガラス又は無アルカリガラスからなるガラス基板や、プラスチックフィルム等の可撓性を有するフレキシブル基板等を用いても構わず、素材に特に制限はない。
【００６０】
（ゲート電極）
ゲート電極１０２は、基板１０１上に所定形状にパターン形成されている。ゲート電極１０２は、導電性材料又はその合金等の単層構造又は多層構造からなり、例えば、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、タングステン（Ｗ）、チタン（Ｔｉ）、クロム（Ｃｒ）、又はモリブデンタングステン（ＭｏＷ）等を用いて形成される。
【００６１】
図１に示すように、ゲート電極１０２は、上面視したときに、隔壁１０５Ａの開口部１０５Ｂ内の全面に形成されている。しかしこれに限られず、開口部１０５Ｂ内の一部に形成されていてもよく、ソース電極１０４Ｓおよびドレイン電極１０４Ｄのチャネル部に効果的に電圧が引加できればよい。
【００６２】
（ゲート絶縁層）
図２に示すように、ゲート絶縁層１０３は、ゲート電極１０２上に形成される。本実施の形態においては、ゲート絶縁層１０３は、ゲート電極１０２を覆うように基板１０１上の全面に形成される。ゲート絶縁層１０３は、例えば、シリコン酸化膜又はシリコン窒化膜等の単層膜から形成されてもよいし、これらの積層膜からなる無機絶縁膜によって形成されてもよい。また、ゲート絶縁層１０３としては、ポリイミド、ポリビニルフェノール、ポリプロピレン、スチレン系やアクリル系等の有機絶縁材料からも形成することができる。
【００６３】
（ソース電極およびドレイン電極）
図１および図２に示すように、一対の電極１０４であるソース電極１０４Ｓ及びドレイン電極１０４Ｄは、ゲート電極１０２の上方においてゲート絶縁層１０３上に、基板１０１の主面と平行な方向に所定の間隔をあけて対向配置されている。また、ソース電極１０４Ｓ及びドレイン電極１０４Ｄは、少なくともそれぞれの互いに対向する端部（ソース電極１０４Ｓ及びドレイン電極１０４Ｄの開口部１０５Ｂ側の端部）が隔壁１０５Ａの開口部１０５Ｂ内に位置するように形成されている。
【００６４】
また、ソース電極１０４Ｓ及びドレイン電極１０４Ｄは、金属や合金等の導電性材料からなり、例えば、Ｍｏ、Ｗ、Ｃｕ、Ａｌ、Ｎｉ（ニッケル）、Ａｕ（金）、Ａｇ（銀）、ＭｏＷ又はＭｏＮ（窒化モリブデン）、Ｐｄ（パラジウム）等を用いて形成される。また、ＩＴＯ、ＩＺＯ、ＩＴＺＯなどの導電性酸化物からも選択することができる。ソース電極１０４Ｓ及びドレイン電極１０４Ｄは、単層構造であってもよいし、複数層から成る積層構造であってもよい。
【００６５】
本実施の形態においては、ソース電極１０４Ｓ及びドレイン電極１０４Ｄは、チャネル層である半導体層１０７と接触して電気的に接続されるので、ソース電極１０４Ｓ及びドレイン電極１０４Ｄが形成される材料の仕事関数は、半導体層１０７のＨＯＭＯレベルや電子親和力で表されるエネルギー準位よりも大きいことが好ましい。ソース電極１０４Ｓ及びドレイン電極１０４Ｄが形成される好ましい材料としては、例えば、Ａｕ、Ｎｉ、Ｍｏ、ＭｏＷ又はＭｏＮ等の金属やこれら金属の合金又はこれら金属の化合物が挙げられる。
【００６６】
また、ソース電極１０４Ｓおよびドレイン電極１０４Ｄは、半導体層１０７とのコンタクト抵抗を低減するために、自己組織化単分子膜（ＳＡＭ）などを用いた表面処理やＵＶオゾン処理などの洗浄を施してもよい。その上で、半導体層１０７のＨＯＭＯレベルと電極（ソース電極１０４Ｓおよびドレイン電極１０４Ｄ）の仕事関数を合わせて電極に用いる材料を決めることもできる。
【００６７】
例えば、ソース電極１０４Ｓ及びドレイン電極１０４Ｄとして、Ａｕ（仕事関数５．１ｅＶ）、ＭｏＷＯｘ（仕事関数５．３ｅＶ）又はＮｉ（仕事関数５．２ｅＶ）を用いれば、半導体層１０７（Ｐ型半導体は、一般的に仕事関数５．０ｅＶ程度）との良好なオーミックコンタクトを実現することができ、オン抵抗が小さくオン特性に優れた薄膜トランジスタを構成することができる。
【００６８】
なお、半導体層１０７はＮ型でもよく、電極材料は半導体材料に対して適時選定することが好ましい。また、ソース電極１０４Ｓ及びドレイン電極１０４Ｄの膜厚は、半導体層１０７の膜厚を均一にすることを考慮すると、半導体層１０７の膜厚の２倍程度とすることが好ましく、例えば、２５ｎｍ〜１００ｎｍとすることができる。
【００６９】
（隔壁）
隔壁１０５Ａは、平面視でソース電極１０４Ｓ及びドレイン電極１０４Ｄそれぞれの互いに対向する端部を囲むようにゲート絶縁層１０３上に形成されている。隔壁１０５Ａの開口部１０５Ｂは、半導体層１０７を画素ごとに分離して区画するために、ゲート電極１０２の上方におけるゲート絶縁層１０３上に形成される。
【００７０】
隔壁１０５Ａの開口部１０５Ｂ内には、ソース電極１０４Ｓ、ドレイン電極１０４Ｄ及びゲート絶縁層１０３の一部が位置するように構成されている。隔壁１０５Ａおよび開口部１０５Ｂは、レジスト等の感光性材料を用いて形成されてもよいし、感光性を有する材料（隔壁材料）に対して、マスクを通しての露光および現像を行うことによって開口部１０５Ｂを有する隔壁１０５Ａが形成されてもよい。なお、フッ素元素を含有した隔壁材料の選定や、フッ素等を用いて隔壁１０５Ａに対して所定の表面処理を行うことにより、隔壁１０５Ａの表面に撥液性を持たせることが好ましい。なお、ここで「撥液性」とは、半導体層１０７を形成するためのインク（半導体材料を溶剤に溶解させた溶液）に対する親和性が低いことを意味する。以下、本明細書中において撥液性との用語については、同様とする。
【００７１】
（半導体層）
半導体層１０７は、隔壁１０５Ａの開口部１０５Ｂ内に形成されており、半導体層１０７の外周は、開口部１０５Ｂの内壁面によって規定されている。半導体層１０７は、開口部１０５Ｂ内において、ソース電極１０４Ｓおよびドレイン電極１０４Ｄそれぞれの互いに対向する側の端部の上面と、ゲート絶縁層１０３の上面とにわたって形成されている。
【００７２】
半導体層１０７は、半導体層１０７の材料となる有機材料や無機材料、酸化物材料を所定の溶剤に溶解させたインクを、インクジェット法等の印刷法によって隔壁１０５Ａの開口部１０５Ｂ内に塗布し、乾燥させることにより形成することができる。
【００７３】
半導体層１０７に用いられる有機材料としては、例えば、ペンタセン、フタロシアニン系又はポルフィリン系の可溶性の有機材料等を用いることができる。無機材料では、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）のうちから選ばれる少なくとも２つ以上の元素からなる酸化物半導体を用いることができる。
【００７４】
保護膜（図１および図２においては図示せず。図１４の保護膜９０８参照。）は、半導体層１０７を保護するために半導体層１０７上に形成される。本実施の形態において、保護膜は、隔壁１０５Ａの開口部１０５Ｂ内において半導体層１０７を覆うように形成される。
【００７５】
ここで、保護膜は、光で架橋する材料を含むことが好ましい。光で架橋する材料は、光照射されることによって分子中に分子結合が形成され、分子構造が緻密になってポリマーの結合が強固になる。これにより、半導体層１０７に浸入しようとする水分や酸素又は不純物を効果的に遮断することができる。光で架橋する材料としては、アクリルポリマー、スチレン系等の高分子材料、又は、アクリルモノマー等の低分子材料がある。さらに、保護膜としては、光で架橋する材料に加えて、熱で架橋する材料を含むことが好ましい。なお、保護膜は有機材料のみからなるものに限らず、上記の有機材料にシリコンなどの無機材料を添加した材料も使用することができる。このような有機材料にシリコンなどの無機材料を添加した材料を用いることにより、有機材料のみからなる有機保護膜よりも、水分や酸素などの半導体層１０７への侵入を、一層抑制することができる。また、保護膜に遮光性を持たせるために着色することもできる。
【００７６】
（２．開口部の形状と半導体層の膜厚）
図１に示す開口部１０５Ｂは、上面視における開口部１０５Ｂの輪郭線１０５Ｃを構成する一部分であって直線部分である第１の辺部１０５Ｃ１に着目したときに、第１の辺部１０５Ｃ１の両端に連なる第１の連結部１０５Ｄと第２の連結部１０５Ｅの形状が異なっている。より具体的には、次のように表すことができる。開口部１０５Ｂは、平面視における輪郭線１０５Ｃが直線部分である第１の辺部１０５Ｃ１，第２の辺部１０５Ｃ２，第３の辺部１０５Ｃ３を有する。第１の辺部１０５Ｃ１と第２の辺部１０５Ｃ２とは、第１の連結部１０５Ｄを介して連なっており、第１の辺部１０５Ｃ１と第３の辺部１０５Ｃ３とは、第２の連結部１０５Ｅを介して連なっている。そして、第１の連結部１０５Ｄと比較して第２の連結部１０５Ｅは、開口部１０５Ｂの内側に入り込んだ形状をしている。
【００７７】
ここで、第１の連結部１０５Ｄの開口部１０５Ｂの内側への入り込み程度は、第１の辺部１０５Ｃ１を延伸した第１の仮想直線１０５Ｃ１ａ，第２の辺部１０５Ｃ２を延伸した第２の仮想直線１０５Ｃ２ａ，および第１の連結部１０５Ｄにより囲まれた領域である第１の連結部領域１０５Ｄ１の面積で表すことができる。同様に、第２の連結部１０５Ｅの開口部１０５Ｂの内側への入り込み程度は、第１の仮想直線１０５Ｃ１ａ，第３の辺部１０５Ｃ３を延伸した第３の仮想直線１０５Ｃ３ａ，および第２の連結部１０５Ｅにより囲まれた領域である第２の連結部領域１０５Ｅ１の面積で表すことができる。従って、第１の連結部領域１０５Ｄ１の面積よりも、第２の連結部領域１０５Ｅ１の面積の方が大きい。本実施の形態に係る薄膜トランジスタ１００においては、第１の連結部１０５Ｄは、開口部１０５Ｂの内側に入り込んでいないため、第１の連結部１０５Ｄは、第１の仮想直線１０５Ｃ１ａおよび第２の仮想直線１０５Ｃ２ａ上に位置している。従って、第１の連結部領域１０５Ｄ１の面積はゼロである。
【００７８】
また、第１の仮想直線１０５Ｃ１ａと第２の仮想直線１０５Ｃ２ａとの交点を第１の交点Ｐ１、第１の仮想直線１０５Ｃ１ａと第３の仮想直線１０５Ｃ３ａとの交点を第２の交点Ｐ２とすると、開口部１０５Ｂの輪郭線１０５Ｃの平面視形状は、次のように表すことができる。即ち、第１の交点Ｐ１は、第１の連結部１０５Ｄと重なっており、第２の交点Ｐ２は、輪郭線１０５Ｃの外側（第２の連結部１０５Ｅよりも外側）に位置している。これは、即ち、第１の連結部１０５Ｄおよび第２の連結部１０５Ｅが、第１，第２，第３の辺部およびこれらを延伸した第１，第２，第３の仮想直線よりも外側に張り出していないことを表している。
【００７９】
開口部１０５Ｂの複数の連結部のうちの一部（ここでは第２の連結部１０５Ｅ）の形状を、他の連結部（ここでは第１の連結部１０５Ｄ）よりも開口部１０５Ｂの内側に入り込んだ形状とすることにより、開口部１０５Ｂ内に塗布された半導体インクが乾燥する際に、半導体インクが第２の連結部１０５Ｅから第１の連結部１０５Ｄへと流れ込みやすくなる。すなわち、これまで無秩序に発生していた半導体インク乾燥時のインクの流動方向を第１の連結部１０５Ｄの方向に制御しやすくすることができ、これまで半導体インクが乾燥する位置がランダムに進んでいたのを一定の方向に揃えやすくなる。その結果、半導体層１０７の膜厚のばらつきを抑制することができる。特に、半導体インクのせり上がりが発生する部分である隔壁１０５Ａの内壁に接する半導体層１０７の周縁部分における半導体層１０７の膜厚ばらつきを抑制ことができる。これにより、薄膜トランジスタの特性ばらつきを改善することができる。
【００８０】
ここで、開口部１０５Ｂの内側への入り込み程度が大きい連結部（ここでは、第２の連結部１０５Ｅ）から入り込み程度の小さい連結部（ここでは、第１の連結部１０５Ｄ）の方へと開口部１０５Ｂ内の半導体インクが流れやすい理由の１つとして、次のようなことが考えられる。開口部の内側への入り込み程度が小さい連結部においては、その連結部に連なる２つの辺部に相当する開口部内壁同士の間隔が狭くなるため、半導体インクに表面張力がより強く作用して、半導体インクの盛り上がりが大きくなる。するとその分、半導体インクの当該盛り上がりが大きくなった部分の表面積が大きくなり、溶剤が蒸発しやすくなる。その結果、コーヒーリング現象により、他の部分から当該開口部の内側への入り込み程度が小さい連結部（ここでは、第１の連結部１０５Ｄ）への半導体インクの流れが生じるのではないかと考えられる。
【００８１】
別の理由としては、次のようなことが考えられる。半導体インクが存在する領域（開口部１０５Ｂ内）の上方は、溶剤の蒸気濃度が高いが、半導体インクが存在しない領域（隔壁１０５Ａ）の上方は、溶剤の蒸気濃度が低い。溶剤の蒸気濃度が高い領域に比べて溶剤の蒸気濃度が低い領域では溶剤が蒸発しやすい。従って、開口部１０５Ｂ内において、隔壁１０５Ａに隣接する領域に存在する半導体インクは、開口部１０５Ａの中央部分に存在する半導体インクよりも溶剤の蒸気濃度が相対的に低いため、より蒸発しやすい。開口部の内側への入り込み程度が小さい連結部では、半導体インクが存在する領域に対して、当該半導体インクが存在する領域に隣接する半導体インクが存在しない領域（隔壁１０５Ａ）の接岸距離が大きいため、溶剤の蒸気濃度がより低くなり、溶剤がより蒸発しやすい。その結果、コーヒーリング現象により、他の部分から当該開口部の内側への入り込み程度が小さい連結部（ここでは、第１の連結部１０５Ｄ）への半導体インクの流れが生じるのではないかと考えられる。
【００８２】
なお、図２に示す薄膜トランジスタ１００の断面図では、第１の連結部１０５Ｄへと半導体インクが流れこんだ結果、第１の連結部１０５Ｄ近傍の領域において半導体層１０７の膜厚が厚くなり、隔壁１０５Ａの内壁面に沿ってせり上がり部１０７Ｃが形成された状態が示されている。
【００８３】
また、同一種類の連結部（ここでは、例えば、第２の連結部１０５Ｅとする）を複数設ける場合には、好ましくは、図１に示すように、１つの辺部の両端の連結部が異なる種類の連結部（ここでは、例えば、第１の連結部１０５Ｄと第２の連結部１０５Ｅ）となるようにするとよい。１つの辺部の両端に第２の連結部１０５Ｅがそれぞれ設けられた場合、第２の連結部１０５Ｅ間に挟まれた領域（当該１つの辺部の近傍領域）に存在するインクの流れこみやすさは両側で同じであるためインクの流れが発生しにくくなる。その結果、インクの乾燥がランダムに進んで半導体層１０７の膜厚ばらつきが大きくなる虞がある。１つの辺部の両端に配置された連結部が互いに異なる種類の連結部である場合、上記のような半導体層１０７の膜厚ばらつきの発生を抑制することができる。
【００８４】
（３．開口部の形状と電極の配置）
次に、開口部の形状と、ソース電極およびドレイン電極の配置との関係について説明する。
【００８５】
図１７に示す従来の薄膜トランジスタ９００のように、ソース電極９０４Ｓおよびドレイン電極９０４Ｄが平面視矩形状で開口部９０５の輪郭線の対向する２辺にそれぞれ沿って配された平行電極である場合、塗布された半導体インクが隔壁９０５Ａの開口部９０５Ｂ内におけるその周縁部に溜まりやすい。特に、ソース電極９０４Ｓとドレイン電極９０４Ｄとの間の領域は、電極が形成されていない分だけ高さが低くなっており、そこに半導体溜まり（せり上がり部）９０６が生じる。この場合、半導体層９０７の結晶性が悪化し（小粒径となり）、ハンプ現象が発生する原因となる。
【００８６】
本実施の形態に係る薄膜トランジスタ１００では、図１に示すように、ソース電極１０４Ｓおよびドレイン電極１０４Ｄは、図１７の従来例における電極の長手方向の両端部に相当する部分が開口部１０５Ｂの周縁部から開口部１０５Ｂの内側に向かって後退した状態で配置されている。言い換えると、ソース電極１０４Ｓおよびドレイン電極１０４Ｄの上記長手方向の両端部に相当する部分がそれぞれ、開口部１０５Ｂを規定する隔壁１０５Ａの内周面から平面視において離間している。
【００８７】
なお、電極の長手方向とは、図１７に示すように、電極の長さ(Ｌ)、幅(Ｗ)のうち長さ（Ｌ）方向を意味している。ここでは、電極の長手方向とチャネル領域の長手方向とは一致している。
【００８８】
これにより、ソース電極１０４Ｓおよびドレイン電極１０４Ｄにより挟まれたチャネル領域１０７Ｄに半導体溜まりが形成されにくくなるため、チャネル領域１０７Ｄにおける半導体層１０７の膜厚のばらつきが抑制され、トランジスタ特性のばらつきが抑制される。
【００８９】
また、第１の連結部１０５Ｄ周辺には半導体インクが流れ込みやすく、半導体インク溜まりが形成されやすい。その結果、第１の連結部１０５Ｄの周辺領域は、第２の連結部１０５Ｅの周辺領域よりも半導体インクの隔壁内壁面へのせり上がりが発生しやすい。従って、ソース電極１０４Ｓ及びドレイン電極１０４Ｄは、第１の連結部１０５Ｄにチャネル領域が形成されないように、少なくとも第１の連結部１０５Ｄから離間して配置されていることが好ましい。本実施の形態に係る薄膜トランジスタ１００においては、ソース電極１０４Ｓおよびドレイン電極１０４Ｄが、上述したようにソース電極１０４Ｓおよびドレイン電極１０４Ｄの上記長手方向の両端部に相当する部分がそれぞれ、開口部１０５Ｂを規定する隔壁１０５Ａの内周面から平面視において離間している。従って、ソース電極１０４Ｓ及びドレイン電極１０４Ｄは、第１の連結部１０５Ｄから離間して配置されており、チャネル領域１０７Ｄも第１の連結部１０５Ｄとは異なる領域に配置されている。
【００９０】
なお、第２の連結部１０５Ｅの近傍領域は、第１の連結部１０５Ｄの近傍領域と比較して半導体層１０７の膜厚ばらつきが抑制されるので、チャネル領域１０７Ｄは、第２の連結部１０５Ｅ側に寄っていてもよい。
【００９１】
（４．薄膜トランジスタの製造方法）
次に、薄膜トランジスタ１００の製造方法について、薄膜トランジスタ１００を有する薄膜トランジスタ基板（ＴＦＴ基板）１０１０の製造方法を例に、図３から図６を用い説明する。
【００９２】
図３は、薄膜トランジスタ１００の製造方法を示す模式工程図である。図４，図５，図６は、薄膜トランジスタ１００を有するＴＦＴ基板１０１０の製造過程の一部を示す模式断面図である。
【００９３】
図４（ａ）に示すように、基板１０１の主面上にゲート電極１０２（１０２ａ，１０２ｂ）を形成する（図３のステップＳ１）。ゲート電極１０２ａ，１０２ｂの形成に関しては、次のようにして行う。先ず、ガラスやプラスチック等の基板１０１上に、ゲート電極１０２を形成するための金属材料を堆積させて第１金属膜（ゲート金属膜）を形成する。第１金属膜は、Ｍｏ、Ａｌ、Ｃｕ、Ｗ、Ｔｉ、Ｃｒ、Ｍｏ、ＭｏＷ、ＩＴＯ等を用いて、スパッタ法、蒸着法、印刷法などによって成膜することができる。次に、フォトリソグラフィ及びエッチングによって、第１金属膜をパターニングして、基板１０１上に所定形状のゲート電極１０２を形成する。なお、第１金属膜のエッチングは、ウェットエッチング又はドライエッチングを用いることができる。
【００９４】
次に、図４（ｂ）に示すように、ゲート電極１０２ａ，１０２ｂおよび基板１０１の上を覆うように、ゲート絶縁層１０３を積層形成する（図３のステップＳ２）。
【００９５】
ゲート絶縁層１０３は、材料に応じてプラズマＣＶＤ又は塗布法によって形成することができる。例えば、ゲート絶縁層１０３としてシリコン酸化膜又はシリコン窒化膜等の無機絶縁膜を用いた場合、プラズマＣＶＤによって成膜することができる。また、ゲート絶縁層１０３としてスチレン系、イミド系、ポリビニルフェノール又はポリプロピレン等の有機絶縁膜を用いた場合、塗布法によって成膜することができる。
【００９６】
なお、その後、必要に応じて、ゲート電極１０２上のゲート絶縁層１０３にコンタクトホールを形成しても構わない。コンタクトホールの形成は、当該薄膜トランジスタに隣接する他の薄膜トランジスタにおけるソース電極１０４Ｓ又はドレイン電極１０４Ｄと、当該薄膜トランジスタのゲート電極１０２とを電気的に接続するために行う。この場合、コンタクトホールは、ゲート絶縁層１０３が感光性を有するものであって塗付法によって形成された場合は、フォトリソグラフィ法によるパターニングによって形成することができる。また、ゲート絶縁層１０３が感光性を有さず、プラズマＣＶＤによって形成された場合は、レジストをパターン形成した後に、ドライエッチング又はウェットエッチングによってコンタクトホールを形成することができる。
【００９７】
次に、図４（ｃ）に示すように、ゲート絶縁層１０３上に、ソース電極１０４Ｓ（１０４Ｓａ，１０４Ｓｂ）およびドレイン電極１０４Ｄ（１０４Ｄａ，１０４Ｄｂ）、接続配線１０１５を形成する（図３のステップＳ３）。ソース電極１０４Ｓおよびドレイン電極１０４Ｄの形成は、次のようにして行う。先ず、ゲート絶縁層１０３上にソース電極１０４Ｓおよびドレイン電極１０４Ｄを形成するための金属材料を堆積させて第２金属膜を形成する。このとき、ゲート電極１０２上にコンタクトホールがある場合は、コンタクトホール内に上記金属材料が堆積して金属薄膜が形成され、コンタクト部が形成される。第２金属膜は、例えば、Ｍｏ、Ｗ、Ｃｕ、Ａｌ、Ｎｉ、Ａｕ、Ａｇ、ＭｏＷ又はＭｏＮ等の金属材料、ＩＴＯなどの金属酸化物等を用いて、スパッタ法又は蒸着によって形成される。本実施の形態では、第２金属膜は、例えば、ＭｏＷの単層膜である。
【００９８】
次に、図５（ａ）に示すように、ソース電極１０４Ｓａ，１０４Ｓｂ、ドレイン電極１０４Ｄａ，１０４Ｄｂ、接続配線１０１５上を覆うように、隔壁１０５Ａを形成するための感光性レジスト材料膜１０５を形成する（図３のステップＳ４）。そして、図５（ｂ）に示すように、形成した感光性レジスト材料膜１０５に対し、上方にマスク５０１を配し、マスク露光およびパターニングを施す（図３のステップＳ５）。ここで、マスク５０１には、隔壁１０５Ａを形成しようとする部分に窓部５０１ａ，５０１ｂ，５０１ｃ，５０１ｄがあけられている。なお、図５（ｂ）では、図示を省略しているが、マスク５０１には、薄膜トランジスタ１００に用いられる隔壁１０５Ａを形成するための窓部５０１ａ，５０１ｂ，５０１ｃ，５０１ｄ以外に、ディスプレイ周辺領域に対応する領域などで隔壁１０５Ａを形成しようとする部分にも窓部があけられている。
【００９９】
なお、隔壁１０５Ａは、開口部１０５Ｂを形成した後、隔壁１０５Ａの表面（特に、開口部１０５Ｂの内壁面）に撥液性を持たせるために、フッ素等を用いて隔壁１０５Ａに対して所定の表面処理を行っても構わない。
【０１００】
上記のようにして、図５（ｃ）に示す隔壁１０５Ａを形成することができる（図３のステップＳ６）。隔壁１０５Ａは、開口部１０５Ｂａ，１０５Ｂｂ，１０５Ｂｃを含む複数の開口部１０５Ｂを規定する。開口部１０５Ｂａでは、ソース電極１０４Ｓａおよびドレイン電極１０４Ｄａが囲繞され、開口部１０５Ｂｂでは、ソース電極１０４Ｓｂおよびドレイン電極１０４Ｄｂが囲繞され、開口部１０５Ｂｃでは、接続配線１０１５が囲繞されている。そして、開口部１０５Ｂａ内にはソース電極１０４Ｓａおよびドレイン電極１０４Ｄａが並設され、開口部１０５Ｂｂ内には、ソース電極１０４Ｓｂおよびドレイン電極１０４Ｄｂが並設されている。なお、開口部１０５Ｂａ，１０５Ｂｂ，１０５Ｂｃを特に区別せずに総称する場合には、単に「開口部１０５Ｂ」と言う。
【０１０１】
図６（ａ）に示すように、隔壁１０５Ａを形成した後、隔壁１０５Ａにより規定される開口部１０５Ｂｂ，１０５Ｂｃに対し、それぞれ半導体層１０７ａ，１０７ｂを形成するための半導体インクを塗布する（図３のステップＳ７）。このとき、半導体材料を含む溶液は、開口部１０５Ｂ内に露出するゲート絶縁層１０３の上面に広がるとともに、ソース電極１０４Ｓ及びドレイン電極１０４Ｄそれぞれの開口部１０５Ｂ内に露出する端部の上面にも広がる。
【０１０２】
また、半導体材料としては、ペンタセン、フタロシアニン系、又は、ポルフィリン系の可溶性の有機材料を用いることができる。また、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）から選ばれるＩｎＧａＺｎＯなどの酸化物半導体インクや前駆体インクも用いることができる。ここでも、半導体層１０７ａ，１０７ｂを特に区別せずに総称する場合には、単に「半導体層１０７」と言う。
【０１０３】
次に、半導体インクを乾燥させることにより（図３のステップＳ８）、図６（ａ）に示すように、開口部１０５Ｂａ，１０５Ｂｂに対して、半導体層１０７ａ，１０７ｂを各々形成することができる（図３のステップＳ９）。本実施の形態では、２００℃前後の温度で熱処理を行い半導体インクの乾燥を行った。なお、半導体インクの乾燥は、半導体インクに対して所定の熱処理を行うことによって行われる。また、上記の所定の熱処理における加熱温度や加熱時間等については、用いられる半導体材料によってそれぞれ設定することが好ましい。
【０１０４】
最後に、図６（ｂ）に示すように、接続配線１０１５が含まれる開口部１０５Ｂｃなどを除く全体を覆うように、保護膜としてのパッシベーション膜（オーバーコートコート層と呼ばれる場合もある）１０１８を形成して（図３のステップＳ１０）、薄膜トランジスタ１００を有するＴＦＴ基板１０１０が完成する。
【０１０５】
このとき、パッシベーション膜１０１８を形成するための溶液に含まれるオーバーコート材（パッシベーション膜１０１８の材料）が熱で架橋する材料を含んでいる場合は、熱処理によってパッシベーション膜１０１８の保護機能を向上させることができる。また、オーバーコート材が光で架橋する材料を含んでいる場合は、別途ＵＶ光等の光照射処理を施すことにより、オーバーコート材の分子中に分子結合が形成され、分子構造が緻密になってポリマーの結合が強固になる。これにより、酸素や水分、あるいは不純物に対するパッシベーション膜１０１８の遮蔽効果を高めることができる。
【０１０６】
なお、図１および図２においては、パッシベーション膜１０１８については図示を省略している。以下、実施の形態２〜実施の形態６においても、パッシベーション膜については図示を省略する。
【０１０７】
また、インクジェット法を用いる場合、オーバーコート材を含む溶液の塗布は、隔壁１０５Ａの開口部１０５Ｂの中央付近に滴下して行うことが好ましい。これにより、オーバーコート材を含む溶液は、開口部１０５Ｂの周縁部分に滴下した場合と比較して、開口部１０５Ｂ内においてより均一に広がるので、より均一な膜厚で保護膜を形成することができる。また、本実施の形態において、オーバーコート材はインクジェット法にて塗布したが、スピンコート法による全面塗布を行っても、半導体層１０７上に必要な膜厚が確保できていれば保護膜として同様の効果が得られる。
【０１０８】
以上のようにして、薄膜トランジスタ素子を有するトランジスタ基板を製造することができる。
【０１０９】
＜実施の形態２＞
図７に、実施の形態２に係る薄膜トランジスタ２００の模式上面図を示す。図７において、実施の形態１に係る薄膜トランジスタ１００と共通する構成については、同じ符号を付して、その説明を省略する。以下、各実施の形態においても、それよりも先に説明した構成要素と共通するものについては、同様とする。
【０１１０】
実施の形態２に係る薄膜トランジスタ２００は、実施の形態１に係る薄膜トランジスタ１００とは、開口部の平面視形状が異なっている。具体的には、次の通りである。薄膜トランジスタ２００においては、隔壁２０５Ａの開口部２０５Ｂの平面視における輪郭線２０５Ｃは、第１の連結部２０５Ｄおよび第２の連結部２０５Ｅを有する。第１の連結部２０５Ｄと第２の連結部２０５Ｅは、共に開口部２０５Ｂの内側に入り込んだ形状をしており、第２の連結部２０５Ｅは、第１の連結部２０５Ｄよりも開口部２０５Ｂの内側に入り込んだ形状を有している。即ち、第１の連結部領域２０５Ｄ１の面積よりも、第２の連結部領域２０５Ｅ１の面積の方が大きい。
【０１１１】
なお、隔壁２０５Ａは、開口部２０５Ｂの形状が異なる以外は、その材料や形成方法等については、実施の形態１に係る隔壁１０５Ａと同じである。また、半導体層２０７は、開口部２０５Ｂの形状が異なることに伴って形状が異なる以外は、その材料や形成方法等については、実施の形態１に係る半導体層１０７と同じである。
【０１１２】
本実施の形態に係る薄膜トランジスタ２００においても、隔壁２０５Ａの開口部２０５Ｂの平面視形状は、第１の辺部２０５Ｃ１の両端に連なる第１の連結部２０５Ｄと第２の連結部２０５Ｅの形状が異なっており、第２の連結部２０５Ｅの方が、第１の連結部２０５Ｄよりも、開口部２０５Ｂの内側に入り込んでいる（内側に位置している）。
【０１１３】
これにより、半導体インクが乾燥する際に、第２の連結部２０５Ｅから第１の連結部２０５Ｄへとインクが流れやすくなり、半導体層２０７の膜厚ばらつきを抑制することができる。
【０１１４】
また、本実施の形態に係る薄膜トランジスタ２００においても、ソース電極１０４Ｓおよびドレイン電極１０４Ｄの長手方向端部は、開口部２０５Ｂの周縁部から離間して形成されており、チャネル領域２０７Ｄは、第１の連結部２０５Ｄから離間した位置に形成されている。これにより、半導体層２０７のせり上がり部が形成されやすい部分にチャネル領域が配置されていないので、トランジスタ特性のばらつきを抑制することができる。
【０１１５】
また、第１の交点Ｐ１は、輪郭線２０５Ｃの外側（第１の連結部２０５Ｄよりも外側）に位置し、第２の交点Ｐ２は、輪郭線２０５Ｃの外側（第２の連結部２０５Ｅよりも外側）に位置している。これは、即ち、第１の連結部２０５Ｄおよび第２の連結部２０５Ｅが、第１，第２，第３の辺部およびこれらを延伸した第１，第２，第３の仮想直線よりも外側に張り出していないことを表している。
【０１１６】
なお、図７に示すように、第２の辺部２０５Ｃ２の第１の連結部２０５Ｄとは反対側の端部に連なる第３の連結部２０５Ｆが、開口部２０５Ｂの内側に入り込んでいてもよい。その場合、第３の連結部２０５Ｆの入り込み程度が、図７に示すように、第１の連結部２０５Ｄおよび第２の連結部２０５Ｅの入り込み程度と異なっていてもよい。（即ち、第３の連結部領域２０５Ｆ１の面積が、第１の連結部領域２０５Ｄ１の面積及び第２の連結部領域２０５Ｅ１の面積と異なっていてもよい。）また、第３の連結部２０５Ｆの入り込みの程度が、第２の連結部２０５Ｅの入り込み程度と同じであってもよい。同じ場合は、第２の連結部２０５Ｅが対角上に配置された場合に相当する。これにより、第１の連結部２０５Ｅと第１の連結部と対角上に位置する第３の連結部２０５Ｆの周辺における半導体層２０７のせり上がり高さを、略同一とすることができる。
【０１１７】
また、第２の辺部２０５Ｃ２に着目した場合、第２の辺部２０５Ｃ２の両端に連なる第１の連結部２０５Ｄと第３の連結部２０５Ｆとを比較すると、第１の連結部２０５Ｄよりも第３の連結部２０５Ｆの方が開口部２０５Ｂの内側に入り込んだ形状をしている。これは即ち、第２の辺部２０５Ｃ２における第１の連結部２０５Ｄと第３の連結部２０５Ｆとの関係は、第１の辺部２０５Ｃ１における第１の連結部２０５Ｄと第２の連結部２０５Ｅとの関係に等しい。同様に、第３の辺部２０５Ｃ３の両端に連なる第４の連結部２０５Ｇよりも第２の連結部２０５Ｅの方が、開口部２０５Ｂの内側に入り込んだ形状をしており、第１の辺部２０５Ｃ１における第１の連結部２０５Ｄと第２の連結部２０５Ｅとの関係に等しい。そして、第４の辺部２０５Ｃ４の両端に連なる第４の連結部２０５Ｇよりも第３の連結部２０５Ｆの方が、開口部２０５Ｂの内側に入り込んだ形状をしており、第１の辺部２０５Ｃ１における第１の連結部２０５Ｄと第２の連結部２０５Ｅとの関係に等しい。
【０１１８】
このように、開口部２０５Ｂの輪郭線２０５Ｃに含まれるすべての辺部において、その両端に連なる連結部の一方が他方よりも開口部２０５Ｂの内側に入り込んだ形状であるのが最も効果的である。輪郭線に含まれるすべての辺部において、その近傍に存在するインクが、入り込みの大きい連結部から小さい連結部へと流れこみやすくなり、全ての辺部の近傍において半導体層の膜厚ばらつきが抑制される。しかし、これに限られず、輪郭線に含まれる複数の連結部のうち、少なくとも１つの連結部が他の連結部と入り込みの程度が異なっていれば、半導体層の膜厚ばらつきをある程度は抑制することができると考えられる。例えば、輪郭線２０５Ｃに含まれる複数の連結部のうち１つのみが第２の連結部２０５Ｅであって、その他は全て第１の連結部２０５Ｄである場合、当該１つの第２の連結部２０５Ｅからその他の連結部へとインクが流れこみやすくなるため、半導体層の膜厚のばらつきをある程度抑制することができる。
【０１１９】
＜実施の形態３＞
実施の形態１に係る薄膜トランジスタ１００および実施の形態２に係る薄膜トランジスタ２００においては、第１の連結部および第２の連結部は直線であった。しかし、連結部の形状については、特に直線に限定されない。
【０１２０】
図８は、実施の形態３に係る薄膜トランジスタ３００の構成を模式的に示す上面図である。図８に示すように、薄膜トランジスタ３００における第１の連結部３０５Ｄおよび第２の連結部３０５Ｅは、共にラウンド形状（円弧状）をしている。そして、第１の連結部３０５Ｄよりも第２の連結部３０５Ｅの方が、隔壁３０５Ａの開口部３０５Ｂの内側に入り込んだ形状をしている。即ち、第１の連結部３０５Ｄの曲率半径よりも、第２の連結部３０５Ｅの曲率半径の方が大きい。別の言い方をすると、第１の辺部３０５Ｃ１を延伸した第１の仮想直線３０５Ｃ１ａ，第２の辺部３０５Ｃ２を延伸した第２の仮想直線３０５Ｃ２ａ，第１の連結部３０５Ｄにより囲まれる領域である第１の連結部領域３０５Ｄ１の面積よりも、第１の仮想直線３０５Ｃ１ａ，第３の辺部３０５Ｃ３を延伸した第３の仮想直線３０５Ｃ３ａ，第２の連結部３０５Ｅにより囲まれる領域である第２の連結部領域３０５Ｅ１の面積の方が大きい。
【０１２１】
また、第１の交点Ｐ１は、輪郭線３０５Ｃの外側（第１の連結部３０５Ｄよりも外側）に位置し、第２の交点Ｐ２は、輪郭線３０５Ｃの外側（第２の連結部３０５Ｅよりも外側）に位置している。これは、即ち、第１の連結部３０５Ｄおよび第２の連結部３０５Ｅが、第１，第２，第３の辺部およびこれらを延伸した第１，第２，第３の仮想直線よりも外側に張り出していないことを表している。
【０１２２】
本実施の形態に係る薄膜トランジスタ３００の構成によっても、開口部３０５Ｂ内に塗布された半導体インクが乾燥する際に、第２の連結部３０５Ｅから第１の連結部３０５Ｄへと半導体インクが流れやすくなり、半導体層３０７の膜厚のばらつきを抑制することができる。
【０１２３】
また、本実施の形態に係る薄膜トランジスタ３００においても、ソース電極１０４Ｓおよびドレイン電極１０４Ｄの長手方向端部は、開口部３０５Ｂの周縁部から離間して形成されており、チャネル領域３０７Ｄは第１の連結部３０５Ｄから離間した位置に形成されている。これにより、半導体層３０７のせり上がり部が形成されやすい部分にチャネル領域が配置されていないので、トランジスタ特性のばらつきを抑制することができる。
【０１２４】
なお、隔壁３０５Ａは、開口部３０５Ｂの形状が異なる以外は、その材料や形成方法等については、実施の形態１に係る隔壁１０５Ａと同じである。また、半導体層３０７は、開口部３０５Ｂの形状が異なることに伴って形状が異なる以外は、その材料や形成方法等については、実施の形態１に係る半導体層１０７と同じである。
【０１２５】
また、薄膜トランジスタ３００においては、第１の連結部３０５Ｄおよび第２の連結部３０５Ｅは、共にラウンド形状をし、開口部３０５Ｂの内側に入り込んでいたが、これに限られない。例えば、第１の連結部と第２の連結部の何れか一方が、図８に示す第３の連結部３０５Ｆのように、開口部３０５Ｂの内側に入り込んでいない形状であってもよい。
【０１２６】
本実施の形態に係る薄膜トランジスタ３００のように、ラウンド形状の連結部を有する場合であっても、輪郭線３０５Ｃに含まれる複数の辺部のうち何れの辺部においても、その両端に連なる連結部の開口部３０５Ｂ内側への入り込み程度が異なっていることが好ましい。
【０１２７】
また、輪郭線３０５Ｃに含まれる複数の連結部に、ラウンド形状の連結部と直線形状の連結部の両方が含まれていてもよい。例えば、１つの辺部の一端に連なる連結部が直線形状で、他端に連なる連結部がラウンド形状であってもよい。
【０１２８】
＜実施の形態４＞
実施の形態１〜３に係る薄膜トランジスタにおいては、ソース電極およびドレイン電極の平面視形状が矩形状であったが、これに限られない。
【０１２９】
図９は、実施の形態４に係る薄膜トランジスタ４００の構成を示す模式上面図である。薄膜トランジスタ４００における一対の電極４０４であるソース電極４０４Ｓおよびドレイン電極４０４Ｄは、それぞれ櫛型電極から構成されている。そして、隔壁１０５Ａの開口部１０５Ｂ内において、第１の連結部１０５Ｄが存在する領域を避けて、ソース電極４０４Ｓおよびドレイン電極４０４Ｄが配置されている。この理由は、実施の形態１において述べたのと同様の理由からである。本実施の形態に係る薄膜トランジスタ４００では、図９に示すように、櫛形電極であるソース電極４０４Ｓ及びドレイン電極４０４Ｄは、共に第１の連結部１０５Ｄの周辺領域から離間して配置されている。これにより、ソース電極４０４Ｓおよびドレイン電極４０４Ｄが対向しない領域、すなわちチャネル領域４０７Ｄが存在しない領域に第１の連結部１０５Ｄが配置されている。
【０１３０】
このように、半導体層１０７のせり上がりが生じやすい第１の連結部１０５Ｄがチャネル領域４０７Ｄに含まれないようにすることで、半導体層４０７の特性ばらつきを抑制することができる。
【０１３１】
また、第２の連結部１０５Ｅは、ソース電極４０４Ｓまたはドレイン電極４０４Ｄと平面視で重畳する領域に形成されている。ソース電極４０４Ｓ及びドレイン電極４０４Ｄは、ゲート絶縁層１０３よりも半導体層１０７を形成するための半導体インクに対する濡れ性が高いため、半導体層１０７のインク材料を引き寄せやすい特性を持っている。従って、開口部１０５Ｂの周縁部のうち、ソース電極４０４Ｓ及びドレイン電極４０４Ｄと重なる部分は、インクのせり上がりがより高くなりやすい。第２の連結部１０５Ｅをソース電極４０４Ｓ及びドレイン電極４０４Ｄと重畳する位置に形成することで、ソース電極４０４Ｓ及びドレイン電極４０４Ｄ上に位置する半導体インクが第１の連結部１０５Ｄの周辺領域に流れやすくなる。その結果、ソース電極４０４Ｓ及びドレイン電極４０４Ｄ上に存在する半導体インクの量を低減してインク材料のせり上がりを抑制することが可能になる。
【０１３２】
なお、ソース電極４０４Ｓおよびドレイン電極４０４Ｄは、形状および配置が異なる以外は、その材料や形成方法については、基本的には、実施の形態１に係るソース電極１０４Ｓおよびドレイン電極１０４Ｄと同じである。また、半導体層４０７は、ソース電極４０４Ｓおよびドレイン電極４０４Ｄの形状が異なることに伴って、チャネル領域４０７Ｄの形状が異なる以外は、その材料や形成方法等については、実施の形態１に係る半導体層１０７と同じである。
【０１３３】
＜実施の形態５＞
実施の形態４に係る薄膜トランジスタ４００においては、第２の連結部１０５Ｅは、ソース電極４０４Ｓおよびドレイン電極４０４Ｄと平面視で重畳する位置に配されていた。しかし、これに限られない。
【０１３４】
図１０に示す実施の形態５に係る薄膜トランジスタ５００のように、隔壁１０５Ａの開口部１０５Ｂ内のソース電極４０４Ｓおよびドレイン電極４０４Ｄが配置されている部分と平面視で重畳する領域に第１の連結部１０５Ｄが設けられ、ソース電極４０４Ｓおよびドレイン電極４０４Ｄが対向しない領域、すなわちチャネル領域５０７Ｄではない領域に、第２の連結部１０５Ｅが設けられてもよい。
【０１３５】
薄膜トランジスタ５００においては、ソース電極４０４Ｓ及びドレイン電極４０４Ｄ上にチャネル領域５０７Ｄが配置されていないため、ソース電極４０４Ｓ及びドレイン電極４０４Ｄ上に位置する第１の連結部１０５Ｄ付近の半導体層１０７にせり上がり部が生じていたとしても、半導体層１０７の特性に影響を与えにくい。開口部１０５Ｂが第１の連結部１０５Ｄおよび第２の連結部１０５Ｅを有することによるチャネル領域５０７Ｄにおける半導体層５０７の膜厚ばらつきの抑制効果の方が大きいため、全体として、半導体層５０７の特性ばらつきをある程度抑制することができる。
【０１３６】
なお、本実施の形態においては、ソース電極４０４Ｓおよびドレイン電極４０４Ｄに対する第２の連結部１０５Ｅおよび第１の連結部１０５Ｄの相対的な位置関係が、実施の形態４に係る薄膜トランジスタ４００と異なっている以外は、第２の連結部１０５Ｅおよび第１の連結部１０５Ｄの形状、開口部１０５Ｂの全体的な形状、隔壁１０５Ａの材料や製法については、実施の形態４に係る隔壁１０５Ａ，開口部１０５Ｂ，第２の連結部１０５Ｅ，第１の連結部１０５Ｄとそれぞれ同じである。言い換えれば、本変形例における隔壁１０５Ａは、実施の形態４（および実施の形態１）における隔壁１０５Ａを時計回り（または反時計回り）に４５°回転させたものに相当する。従って、これらについては、実施の形態４（および実施の形態１）と同じ符号を用いている。また、本実施の形態の半導体層５０７についても、その平面視形状は実施の形態４（および実施の形態１）の半導体層４０７を時計回り（または反時計回り）に４５°回転させたものに相当するが、チャネル領域５０７Ｄと第１の連結部１０５Ｄ，第２の連結部１０５Ｅとの相対的な位置関係が異なるため、半導体層４０７とは別の符号を付している。しかしながら、半導体層５０７の材料や形成方法等については、実施の形態４（および実施の形態１）における半導体層４０７（および半導体層１０７）と同じである。
【０１３７】
＜実施の形態６＞
上記実施の形態１〜５においては、本発明の一態様である電子デバイスの一例として薄膜トランジスタに適用された場合について説明した。しかし、本発明の一態様である電子デバイスは、３端子を備えるトランジスタに限られず、例えば、フォトセンサや発光素子といった２端子の素子にも適用することができる。実施の形態６では、２端子の素子として発光素子に適用された場合を例に説明する。
【０１３８】
図１１は、実施の形態６に係る発光素子６００の概略構成を示す模式断面図である。発光素子６００は、基板１０１，一対の電極６０４である下部電極６０４Ａおよび上部電極６０４Ｂ，隔壁６０５Ａ，半導体層６０７を有する。下部電極６０４Ａおよび上部電極６０４Ｂの材料，構造，形成方法については、実施の形態１におけるソース電極１０４Ｓおよびドレイン電極１０４Ｄと同様である。また、隔壁６０５Ａの材料や形成方法、開口部６０５Ｂの形成方法については、実施の形態１における隔壁１０５Ａおよび開口部１０５Ｂと同様である。
【０１３９】
基板１０１上に下部電極６０４Ａが配置され、下部電極６０４Ａを開口部６０５Ｂ内に囲繞するように、基板１０１上に隔壁６０５Ａが配置される。そして、開口部６０５Ｂ内において上部電極６０４Ａおよび基板１０１上に半導体層６０７が配されている。そして、下部電極６０４Ａの上方における半導体層６０７上に上部電極６０４Ｂが配置されている。即ち、下部電極６０４Ａおよび上部電極６０４Ｂは、半導体層６０７を上下に挟んで配置されている。下部電極６０４Ａおよび上部電極６０４Ｂは、共に半導体層６０７と接しており、下部電極６０４Ａおよび上部電極６０４Ｂと半導体層６０７とは電気的に接続されている。
【０１４０】
半導体層６０７は、有機または無機の発光材料を含み、上部電極６０４Ｂおよび下部電極６０４Ａ間に電流が供給されると、発光する。半導体層６０７に含まれる発光材料としては、公知の材料を利用することができる。例えば、オキシノイド化合物、ペリレン化合物、クマリン化合物、アザクマリン化合物、オキサゾール化合物、オキサジアゾール化合物、ペリノン化合物、ピロロピロール化合物、ナフタレン化合物、アントラセン化合物、フルオレン化合物、フルオランテン化合物、テトラセン化合物、ピレン化合物、コロネン化合物、キノロン化合物及びアザキノロン化合物、ピラゾリン誘導体及びピラゾロン誘導体、ローダミン化合物、クリセン化合物、フェナントレン化合物、シクロペンタジエン化合物、スチルベン化合物、ジフェニルキノン化合物、スチリル化合物、ブタジエン化合物、ジシアノメチレンピラン化合物、ジシアノメチレンチオピラン化合物、フルオレセイン化合物、ピリリウム化合物、チアピリリウム化合物、セレナピリリウム化合物、テルロピリリウム化合物、芳香族アルダジエン化合物、オリゴフェニレン化合物、チオキサンテン化合物、シアニン化合物、アクリジン化合物、８−ヒドロキシキノリン化合物の金属鎖体、２−ビピリジン化合物の金属鎖体、シッフ塩とＩＩＩ族金属との鎖体、オキシン金属鎖体、希土類鎖体等の蛍光物質や、トリス(２-フェニルピリジン)イリジウムなどの燐光を発光する金属錯体等の公知の燐光物質を用いることができる。
【０１４１】
また、半導体層６０７から発せられた光を外部に取り出すために、下部電極６０４Ａおよび下部電極６０４Ｂの少なくとも一方に、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）、ＺｎＯ（酸化亜鉛）等の光透過性を具備する導電材料を用いてもよい。
【０１４２】
本実施の形態に係る発光素子６００においても、隔壁６０５Ａの開口部６０５Ｂの平面視形状が、実施の形態１〜５に係る薄膜トランジスタにおける隔壁の開口部の平面視形状と同様である。即ち、図１１では図示されていないが、開口部６０５Ｂは第１の連結部および第２の連結部を有する。これにより、開口部６０５Ｂ内に塗布されたインク（本実施形態においては、発光材料を含む）の膜厚のばらつきを抑制することができ、良好な発光特性を実現することができる。
【０１４３】
なお、半導体層６０７は、単層であってもよいし、複数の層が積層された積層構造を有していてもよい。半導体層６０７が複数の層から成る場合、少なくとも１層が発光材料を含む層であればよい。
【０１４４】
＜実施の形態７＞
実施の形態１〜５においては、本発明の一態様に係る電子デバイスの一例として薄膜トランジスタの場合について説明した。実施の形態６においては、本発明の一態様に係る電子デバイスの別の一例として発光素子の場合について説明した。しかし、これらに限らない。
【０１４５】
実施の形態７では、本発明の別の一態様としての表示装置の例として、有機ＥＬ表示装置について、以下に説明する。
【０１４６】
（１．有機ＥＬ表示装置の全体構成）
先ず、実施の形態７に係る有機ＥＬ表示装置１の全体構成について、図１２を用い説明する。図１２に示すように、有機ＥＬ表示装置１は、有機ＥＬ表示パネル１０と、これに接続された駆動制御回路部２０とを有し構成されている。
【０１４７】
有機ＥＬ表示パネル１０は、有機材料の電界発光現象を利用したパネルであり、複数の有機ＥＬ素子が、例えば、マトリクス状に配列され構成されている。駆動制御回路部２０は、４つの駆動回路２１〜２４と制御回路２５とから構成されている。
【０１４８】
なお、本実施の形態に係る有機ＥＬ表示装置１では、有機ＥＬ表示パネル１０に対する駆動制御回路部２０の配置については、図１５に示す配置に限られない。
【０１４９】
（２．有機ＥＬ表示パネルの構成）
次に、有機ＥＬ表示パネル１０の構成について、図１３を用いて説明する。
【０１５０】
図１３は、有機ＥＬ表示パネル１０の構成を示す模式断面図である。図１３に示すように、有機ＥＬ表示パネル１０は、薄膜トランジスタ素子を複数有するＴＦＴ基板１０１０を備える。ここでは、ＴＦＴ基板１０１０が実施の形態１に係る薄膜トランジスタ１００を複数有する場合について説明する。薄膜トランジスタ１００およびＴＦＴ基板１０１０の詳細については、実施の形態１と共通であるため、ここでは説明を省略する。なお、図１３においては、２つの薄膜トランジスタ１００ａおよび１００ｂを備えた部分の断面を示している。
【０１５１】
図１３に示すように、ＴＦＴ基板１０１０上は、平坦化膜１０２０で被覆されている。ただし、接続配線１０１５の上は、コンタクトホール１０２０ａが開けられている。コンタクトホール１０２０ａは、ＴＦＴ基板１０１０における開口部１０５Ｂｃと連通している。
【０１５２】
平坦化膜１０２０上には、アノード１０３０、透明導電膜１０４０、およびホール注入層１０５０がこの順に積層形成されている。これら、アノード１０３０、透明導電膜１０４０、およびホール注入層１０５０は、平坦化膜１０２０におけるコンタクトホール１０２０ａを臨む側面に沿っても形成されており、アノード１０３０は、接続配線１０１５と接触し、電気的に接続されている。
【０１５３】
ホール注入層１０５０の上には、発光部（サブピクセル）１１４０に相当する箇所を囲繞するようにバンク（隔壁）１０６０Ａが形成されている。バンク１０６０Ａが囲繞することで形成される開口部１０６０Ｂ内には、ホール輸送層１０７０、有機発光層１０８０、および電子輸送層１０９０がこの順に積層形成されている。
【０１５４】
さらに、電子輸送層１０９０の上、およびバンク１０６０の露出面を覆うように、カソード１１００および封止層１１１０がこの順に積層形成され、封止層１１１０に対向するようにＣＦ（カラーフィルタ）基板１１３０が配され、間に接着層１１２０が充填されて互いに接合されている。ＣＦ基板１１３０は、基板１１３１のＺ軸方向下側主面にカラーフィルタ１１３２およびブラックマトリクス１１３３が形成され構成されている。
【０１５５】
本実施の形態の有機ＥＬ表示パネル１０によると、薄膜トランジスタの特性ばらつきを抑制することができるため、発行部ごとの輝度ばらつきを抑制することができる。
【０１５６】
なお、本実施の形態に係る有機ＥＬ表示装置１の有機ＥＬ表示パネル１０は、実施の形態１に係る薄膜トランジスタ１００を複数備えていたが、これに限られない。有機ＥＬ表示パネル１０に用いられる薄膜トランジスタは、実施の形態１〜５に係る薄膜トランジスタ１００〜５００の何れであってもよい。また、これらのうちの複数種類が組み合わされて用いられてもよい。
【０１５７】
さらには、有機ＥＬ表示パネル１０の発光部１１４０に、実施の形態６に係る発光素子６００の構成が適用されてもよい。この場合、ＴＦＴ基板１０１０および平坦化膜１０２０が、基板１０１に相当し、アノード１０３０および透明導電膜１０４０が下部電極６０４Ｂに相当し、カソード１１００が上部電極６０４Ａに相当する。バンク１０６０Ａおよび開口部１０６０Ｂが、隔壁６０５Ａおよび開口部６０５Ｂにそれぞれ相当する。そして、ホール注入層１０５０，ホール輸送層１０７０，有機発光層１０８０，および電子輸送層１０９０が半導体層６０７に相当する。この場合、発光材料を含む層は、有機発光層１０８０である。
【０１５８】
＜変形例＞
以上、本発明を実施の形態１〜７に基づいて説明してきたが、本発明が上述の実施形態に限定されないのは勿論であり、以下のような変形例を実施することが出来る。なお、説明の重複を避けるため、実施の形態１〜７と同じ構成要素については、同符号を付して、その説明を省略する。
【０１５９】
（変形例１）
実施の形態１〜５に係る薄膜トランジスタ１００〜５００のデバイス構造は、ボトムゲート型であったが、これに限定されず、トップゲート構造に適用してもその効果は変わらない。
【０１６０】
（変形例２）
実施の形態６では、発光素子に適用された場合について説明したが、これに限られず、フォトセンサであってもよい。
【０１６１】
（変形例３）
実施の形態７では、実施の形態１〜６の何れかに係る薄膜トランジスタを備えたＴＦＴ基板が使用された有機ＥＬ表示パネルについて説明した。しかし、これに限られず、上記ＴＦＴ基板が液晶表示装置に適用されてもよい。
【０１６２】
以上、本発明の一態様に係る電子デバイスおよび電子デバイスの製造方法について、薄膜トランジスタおよび発光素子に適用された場合を例に、各実施の形態および各変形例に基づいて説明したが、本発明は、上記の各実施の形態および各変形例に限定されるものではない。上記各実施の形態および各変形例に対して当業者が思いつく各種変形を施して得られる形態や、本発明の趣旨を逸脱しない範囲で各実施の形態および各変形例における構成要素及び機能を任意に組み合わせることで実現される形態も本発明に含まれる。
【産業上の利用可能性】
【０１６３】
本発明に係る電子デバイスは、テレビジョンセット、パーソナルコンピュータ、携帯電話、タブレット、スマートフォン、サイネージなどの表示装置又はその他様々な電気機器に広く利用することができる。
【符号の説明】
【０１６４】
基板  １０１，９０１
ゲート電極  １０２，１０２ａ，１０２ｂ
一対の電極  １０４，４０４，６０４
ソース電極  １０４Ｓ，１０４Ｓａ，１０４Ｓｂ，４０４Ｓ，９０４Ｓ
ドレイン電極  １０４Ｄ，１０４Ｄａ，１０４Ｄｂ，４０４Ｄ，９０４Ｄ
隔壁  １０５Ａ，２０５Ａ，３０５Ａ，５０５Ａ，６０５Ａ，９０５Ａ
開口部  １０５Ｂ，１０５Ｂａ，１０５Ｂｂ，１０５Ｂｃ，２０５Ｂ，３０５Ｂ，５０５Ｂ，６０５Ｂ，９０５Ｂ
輪郭線  １０５Ｃ，２０５Ｃ，３０５Ｃ
第１の辺部  １０５Ｃ１，２０５Ｃ１，３０５Ｃ１
第１の仮想直線  １０５Ｃ１ａ，２０５Ｃ１ａ，３０５Ｃ１ａ
第２の辺部  １０５Ｃ２，２０５Ｃ２，３０５Ｃ２
第２の仮想直線  １０５Ｃ２ａ，２０５Ｃ２ａ，３０５Ｃ２ａ
第３の辺部  １０５Ｃ３，２０５Ｃ３，３０５Ｃ３
第３の仮想直線  １０５Ｃ３ａ，２０５Ｃ３ａ，３０５Ｃ３ａ
第１の連結部  １０５Ｄ，２０５Ｄ，３０５Ｄ
第１の連結部領域  １０５Ｄ１，２０５Ｄ１，３０５Ｄ１
第２の連結部１０５Ｅ，２０５Ｅ，３０５Ｅ
第２の連結部領域１０５Ｅ１，２０５Ｅ１，３０５Ｅ１
半導体層  １０７，１０７ａ，１０７ｂ，２０７，３０７，６０７，９０７
第３の連結部  ２０５Ｆ
第３の連結部領域  ２０５Ｆ１
第４の辺部  ２０５Ｃ４
第４の連結部  ２０５Ｇ
保護層  ９０８，１０１８
第１の交点  Ｐ１
第２の交点  Ｐ２
【図１】
2014156133.tif 000003
【図２】
2014156133.tif 000004
【図３】
2014156133.tif 000005
【図４】
2014156133.tif 000006
【図５】
2014156133.tif 000007
【図６】
2014156133.tif 000008
【図７】
2014156133.tif 000009
【図８】
2014156133.tif 000010
【図９】
2014156133.tif 000011
【図１０】
2014156133.tif 000012
【図１１】
2014156133.tif 000013
【図１２】
2014156133.tif 000014
【図１３】
2014156133.tif 000015
【図１４】
2014156133.tif 000016
【図１５】
2014156133.tif 000017
【図１６】
2014156133.tif 000018
【図１７】
2014156133.tif 000019
【国際調査報告】
2014156133.tif 000020
2014156133.tif 000021