(57)【要約】  半導体と、半導体上に設けられた水素化アモルファスシリコンを含有する真性層と、真性層の一部を被覆する、第１導電型の水素化アモルファスシリコンを含有する第１導電型層と、第２導電型の水素化アモルファスシリコンを含有する第２導電型層と、第１導電型層の端部領域を被覆する絶縁膜とを備え、第２導電型層の端部が絶縁膜上または絶縁膜上方に位置している光電変換素子である。
2014136715.tif 000002
【特許請求の範囲】
【請求項１】
半導体と、
前記半導体上に設けられた水素化アモルファスシリコンを含有する真性層と、
前記真性層の一部を被覆する、第１導電型の水素化アモルファスシリコンを含有する第１導電型層と、
前記真性層の一部を被覆する、第２導電型の水素化アモルファスシリコンを含有する第２導電型層と、
前記第１導電型層の端部領域を被覆する絶縁膜と、
前記第１導電型層上に設けられた第１電極と、
前記第２導電型層上に設けられた第２電極と、を備え、
前記第２導電型層の端部は、前記絶縁膜上または前記絶縁膜上方に位置している、光電変換素子。
【請求項２】
前記真性層の一部を被覆する絶縁層をさらに備え、
前記第１導電型層の端部および前記第２導電型層の端部は、前記真性層と前記絶縁層とが接する領域の上方に位置している、請求項１に記載の光電変換素子。
【請求項３】
前記第１電極の端部および前記第２電極の端部が、前記絶縁層の上方に位置している、請求項１または２に記載の光電変換素子。
【請求項４】
前記第２導電型がｐ型である、請求項１から３のいずれか１項に記載の光電変換素子。
【請求項５】
前記第２導電型層と接する領域における前記真性層の厚さは、前記第１導電型層と接する領域における前記真性層の厚さよりも厚い、請求項１から４のいずれか１項に記載の光電変換素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換素子に関する。
【背景技術】
【０００２】
太陽光エネルギを電気エネルギに直接変換する太陽電池は、近年、特に、地球環境問題の観点から、次世代のエネルギ源としての期待が急激に高まっている。太陽電池には、化合物半導体または有機材料を用いたものなど様々な種類のものがあるが、現在、主流となっているのは、シリコン結晶を用いたものである。【０００３】
現在、最も多く製造および販売されている太陽電池は、太陽光が入射する側の面である受光面と、受光面の反対側である裏面とにそれぞれ電極が形成された構造のものである。【０００４】
しかしながら、受光面に電極を形成した場合には、電極における太陽光の反射および吸収があることから、電極の面積分だけ入射する太陽光の量が減少する。そのため、裏面に電極が形成された太陽電池セルの開発も進められている（たとえば特表２００９−５２４９１６号公報（特許文献１）参照）。【０００５】
図２１に、特許文献１に記載のアモルファス／結晶シリコンヘテロ接合デバイスの模式的な断面図を示す。図２１に示すように、特許文献１に記載のアモルファス／結晶シリコンヘテロ接合デバイスにおいては、結晶シリコンウエハ１０１の裏面上に真性水素化アモルファスシリコン遷移層１０２が形成され、真性水素化アモルファスシリコン遷移層１０２には水素化アモルファスシリコンのｎドープ領域１０３およびｐドープ領域１０４が形成され、ｎドープ領域１０３上およびｐドープ領域１０４上に電極１０５が備えられており、電極１０５の間には絶縁性の反射層１０６が設けられている。【０００６】
図２１に示す特許文献１に記載のアモルファス／結晶シリコンヘテロ接合デバイスにおいて、ｎドープ領域１０３およびｐドープ領域１０４は、リソグラフィおよび／またはシャドウマスキングプロセスを用いて形成される（たとえば、特許文献１の段落［００２０］等参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特表２００９−５２４９１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、リソグラフィを用いてｎドープ領域１０３およびｐドープ領域１０４を形成する場合には、真性水素化アモルファスシリコン遷移層１０２に対してｎドープ領域１０３およびｐドープ領域１０４のエッチング選択比の大きい方法によってｎドープ領域１０３およびｐドープ領域１０４をエッチングする必要があるが、特許文献１には、そのようなエッチング選択比の大きなエッチング法については記載されていない。【０００９】
また、真性水素化アモルファスシリコン遷移層１０２とｎドープ領域１０３との積層体の厚さ、および真性水素化アモルファスシリコン遷移層１０２とｐドープ領域１０４との積層体の厚さは数Å〜数十ｎｍであるため（特許文献１の段落［００１８］）、真性水素化アモルファスシリコン遷移層１０２の厚さは非常に薄くなっている。このように、極めて薄い真性水素化アモルファスシリコン遷移層１０２を残して、ｎドープ領域１０３およびｐドープ領域１０４をエッチングするのは極めて困難である。【００１０】
さらに、シャドウマスキングプロセスを用いてｎドープ領域１０３およびｐドープ領域１０４を形成する場合には、プラズマＣＶＤ（Chemical  Vapor  Deposition）法によってｎドープ領域１０３およびｐドープ領域１０４を成膜する際に、マスク裏面へのガスの回り込みによって、ｎドープ領域１０３とｐドープ領域１０４との間の分離が難しくなることから、パターニング精度が非常に悪くなるため、ｎドープ領域１０３とｐドープ領域１０４との間の間隔を大きくする必要がある。しかしながら、ｎドープ領域１０３とｐドープ領域１０４との間の間隔を大きくした場合には、ｎドープ領域１０３およびｐドープ領域１０４のいずれもが形成されていない領域が大きくなるため、アモルファス／結晶シリコンヘテロ接合デバイスの変換効率が低くなる。【００１１】
上記の事情に鑑みて、本発明の目的は、高い歩留まりで製造することができ、かつ特性の高い光電変換素子を提供することにある。
【課題を解決するための手段】
【００１２】
本発明は、半導体と、半導体上に設けられた水素化アモルファスシリコンを含有する真性層と、真性層の一部を被覆する、第１導電型の水素化アモルファスシリコンを含有する第１導電型層と、真性層の一部を被覆する、第２導電型の水素化アモルファスシリコンを含有する第２導電型層と、第１導電型層の端部領域を被覆する絶縁膜と、第１導電型層上に設けられた第１電極と、第２導電型層上に設けられた第２電極と、を備え、第２導電型層の端部は、絶縁膜上または絶縁膜上方に位置している光電変換素子である。このような構成とすることにより、第２導電型層のパターニングを絶縁膜上で行なうことができ、第２導電型層のパターニング時に、半導体および真性層および第１導電型層が受けるダメージを低減することができる。また、第１導電型層と第２導電型層とが厚さ方向に絶縁されているため、シャント電流を著しく低くすることができる。したがって、本発明の光電変換素子は、高い歩留まりで製造することができ、かつ特性の高い光電変換素子とすることができる。
【発明の効果】
【００１３】
本発明によれば、高い歩留まりで製造することができ、かつ特性の高い光電変換素子を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】実施の形態１のヘテロ接合型バックコンタクトセルの模式的な断面図である。
【図２】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図３】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図４】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図５】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図６】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図７】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図８】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図９】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図１０】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図１１】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図１２】実施の形態２のヘテロ接合型バックコンタクトセルの模式的な断面図である。
【図１３】実施の形態３のヘテロ接合型バックコンタクトセルの模式的な断面図である。
【図１４】実施の形態４のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。
【図１５】実施の形態４のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図１６】実施の形態４のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図１７】実施の形態４のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図１８】実施の形態４のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図１９】（ａ）は、実施例１のヘテロ接合型バックコンタクトセルの断面構造であり、（ｂ）は、（ａ）のＸＩＸｂ−ＸＩＸｂに沿った模式的な断面図である。
【図２０】（ａ）は、実施例２のヘテロ接合型バックコンタクトセルの断面構造であり、（ｂ）は、（ａ）のＸＸｂ−ＸＸｂに沿った模式的な断面図である。
【図２１】特許文献１に記載のアモルファス／結晶シリコンヘテロ接合デバイスの模式的な断面図である。
【図２２】実施の形態５の光電変換モジュールの構成の概略図である。
【図２３】実施の形態６の太陽光発電システムの構成の概略図である。
【図２４】図２３に示す光電変換モジュールアレイの構成の一例の概略図である。
【図２５】実施の形態７の太陽光発電システムの構成の概略図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
【００１６】
＜実施の形態１＞
図１に、本発明の光電変換素子の一例である実施の形態１のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。実施の形態１のヘテロ接合型バックコンタクトセルは、ｎ型単結晶シリコンからなる半導体１と、半導体１の裏面の全面を被覆するｉ型の水素化アモルファスシリコンを含有する真性層４と、真性層４の裏面の一部を被覆するｎ型の水素化アモルファスシリコンを含有するｎ型層６と、真性層４の裏面の一部を被覆するｐ型の水素化アモルファスシリコンを含有するｐ型層８と、真性層４の裏面の一部を被覆する絶縁層５とを備えている。ここで、ｎ型層６、ｐ型層８および絶縁層５は、互いに、半導体１の裏面の異なる領域を被覆している。
【００１７】
絶縁層５は帯状に形成されている。ｎ型層６は、凹部が図１の紙面の法線方向に直線状に伸びる溝部６ｂと、溝部６ｂの両側壁の上端から溝部６ｂの外側方向に伸長するフラップ部６ｃと、を有する形状に形成されている。ｐ型層８は、凹部が図１の紙面の法線方向に直線状に伸びる溝部８ｂと、溝部８ｂの両側壁の上端から溝部８ｂの外側方向に伸長するフラップ部８ｃと、を有する形状に形成されている。
【００１８】
絶縁層５の裏面の一部はｎ型層６のフラップ部６ｃによって被覆されており、絶縁層５の裏面の他の一部は絶縁膜７によって被覆されている。ｎ型層６の端部領域であるフラップ部６ｃの裏面の一部は、絶縁膜７によって被覆されている。絶縁膜７の裏面の全面は、ｐ型層８の端部領域であるフラップ部８ｃによって被覆されている。
【００１９】
ｎ型層６の溝部６ｂを埋設するとともにフラップ部６ｃの裏面の一部を覆うように第１電極９が設けられており、ｐ型層８の溝部８ｂを埋設するとともにフラップ部８ｃの裏面の一部を覆うように第２電極１０が設けられている。また、第１電極９は、ｐ型層８のフラップ部８ｃの裏面の一部も覆っている。
【００２０】
ｎ型層６のフラップ部６ｃの外側の端面である端部６ａおよびｐ型層８のフラップ部８ｃの外側の端面である端部８ａは、それぞれ、真性層４と絶縁層５とが接する領域Ｒ２の上方（裏面側）に位置している。なお、真性層４と絶縁層５とが接する領域Ｒ２の幅Ｗ２は、たとえば１０μｍ以上３００μｍ以下とすることができる。
【００２１】
ｎ型層６の端部６ａは絶縁層５の裏面上に位置しており、ｐ型層８の端部８ａは絶縁膜７の裏面上に位置している。したがって、ｐ型層８の端部８ａは、絶縁膜７を介して、ｎ型層６の端部６ａよりも上方に位置している。また、ｎ型層６の端部６ａは、絶縁膜７で被覆されている。
【００２２】
第１電極９および第２電極１０も、絶縁層５、ｎ型層６、絶縁膜７およびｐ型層８と同様に、図１の紙面の法線方向に直線状に伸長する形状を有している。第１電極９の伸長方向と垂直な方向の端面である端部９ａ、および第２電極１０の伸長方向と垂直な方向の端面である端部１０ａは、絶縁層５上のｎ型層６の上方に位置している。
【００２３】
真性層４とｎ型層６とが接する領域Ｒ１における真性層４の厚さはｔ１となっており、真性層４とｎ型層６とが接する領域Ｒ１の幅Ｗ１は、たとえば５０μｍ以上５００μｍ以下とすることができる。
【００２４】
また、真性層４とｐ型層８とが接する領域Ｒ３における真性層４の厚さはｔ２となっており、真性層４とｐ型層８とが接する領域Ｒ３の幅Ｗ３は、たとえば０．６ｍｍ以上２ｍｍ以下とすることができる。
【００２５】
半導体１の裏面側の構造は上記の構造となっているが、半導体１の裏面と反対側の受光面にはテクスチャ構造２が形成されているとともに、テクスチャ構造２上にはパッシベーション膜を兼ねる反射防止膜３が形成されている。反射防止膜３は、パッシベーション層上に反射防止層を積層した積層膜であってもよい。
【００２６】
以下、図２〜図１１の模式的断面図を参照して、実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。まず、図２に示すように、ＲＣＡ洗浄を行なった半導体１の裏面の全面に、ｉ型の水素化アモルファスシリコンからなる真性層４をたとえばプラズマＣＶＤ法により積層した後に、真性層４の裏面の全面に絶縁層５をたとえばプラズマＣＶＤ法により積層する。ここで、半導体１の受光面には、上述したように、テクスチャ構造（図示せず）およびパッシベーション膜を兼ねる反射防止膜（図示せず）が形成されている。なお、本明細書において、「ｉ型」は真性半導体を意味する。
【００２７】
半導体１としてはｎ型単結晶シリコンに限定されず、たとえば従来から公知の半導体を用いてもよい。半導体１の厚さは、特に限定されないが、たとえば５０μｍ以上３００μｍ以下とすることができ、好ましくは７０μｍ以上１５０μｍ以下とすることができる。また、半導体１の比抵抗も、特に限定されないが、たとえば０．５Ω・ｃｍ以上１０Ω・ｃｍ以下とすることができる。
【００２８】
半導体１の受光面のテクスチャ構造は、たとえば、半導体１の受光面の全面をテクスチャエッチングすることなどにより形成することができる。
【００２９】
半導体１の受光面のパッシベーション膜を兼ねる反射防止膜は、たとえば、窒化シリコン膜、酸化シリコン膜、または窒化シリコン膜と酸化シリコン膜との積層体などを用いることができる。また、反射防止膜の厚さは、たとえば１００ｎｍ程度とすることができる。また、反射防止膜は、たとえば、スパッタリング法またはプラズマＣＶＤ法により堆積することができる。
【００３０】
半導体１の裏面の全面に積層される真性層４の厚さは、特に限定されないが、たとえば１ｎｍ以上１０ｎｍ以下とすることができ、より具体的には４ｎｍ程度とすることができる。
【００３１】
真性層４の裏面の全面に積層される絶縁層５は、絶縁材料からなる層であれば特に限定されないが、真性層４をほとんど侵すことなくエッチングが可能な材質であることが好ましい。絶縁層５としては、たとえば、プラズマＣＶＤ法等を用いて形成した、窒化シリコン層、酸化シリコン層、または窒化シリコン層と酸化シリコン層との積層体などを用いることができる。この場合、たとえばフッ酸を用いることによって、真性層４にダメージを与えることなく絶縁層５をエッチングすることが可能である。絶縁層５の厚さは、特に限定されないが、たとえば１００ｎｍ程度とすることができる。
【００３２】
次に、図３に示すように、絶縁層５の裏面上に開口部２２を有するレジスト２１を形成する。そして、レジスト２１の開口部２２から露出する絶縁層５の部分を除去することによって、レジスト２１の開口部２２から真性層４の裏面を露出させる。
【００３３】
ここで、開口部２２を有するレジスト２１は、たとえば、フォトリソグラフィ法または印刷法などにより形成することができる。また、絶縁層５の除去は、たとえば、フッ酸等を用いたウエットエッチング、またはフッ酸を含有するエッチングペーストを用いたエッチングなどにより行なうことができる。たとえば、フッ酸を用いたウエットエッチングまたはフッ酸を含有するエッチングペーストを用いたエッチングにより、窒化シリコンおよび／または酸化シリコンからなる絶縁層５を除去する場合には、水素化アモルファスシリコンは、窒化シリコンおよび酸化シリコンと比べてフッ酸に侵されにくいため、ｉ型の水素化アモルファスシリコンからなる真性層４をほとんど侵すことなく、絶縁層５を選択的に除去することができる。たとえば、濃度０．１〜１％程度のフッ酸を用いて絶縁層５をウエットエッチングした場合には、当該ウエットエッチングを真性層４の裏面で止めることができる。
【００３４】
その後、絶縁層５の裏面からレジスト２１をすべて除去した後に、図４に示すように、真性層４の露出した裏面および絶縁層５を覆うようにして、ｎ型の水素化アモルファスシリコンからなるｎ型層６をたとえばプラズマＣＶＤ法により積層する。
【００３５】
真性層４の露出した裏面および絶縁層５を覆うｎ型層６の厚さは、特に限定されないが、たとえば１０ｎｍ程度とすることができる。
【００３６】
ｎ型層６に含まれるｎ型不純物としては、たとえばリンを用いることができ、ｎ型層６のｎ型不純物濃度は、たとえば５×１０19個／ｃｍ3程度とすることができる。
【００３７】
次に、図５に示すように、ｎ型層６の裏面上に開口部３２を有するレジスト３１を形成する。そして、レジスト３１の開口部３２から露出するｎ型層６の部分を除去することによって、レジスト３１の開口部３２から絶縁層５の裏面を露出させる。
【００３８】
ここで、開口部３２を有するレジスト３１は、たとえば、フォトリソグラフィ法または印刷法などにより形成することができる。また、ｎ型層６の除去は、たとえば、濃度が０．１〜５％程度の水酸化テトラメチルアンモニウム水溶液、水酸化カリウム水溶液または水酸化ナトリウム水溶液等のアルカリ性水溶液を用いたウエットエッチングなどにより行なうことによって、真性層４をほとんど侵すことなく、ｎ型層６を選択的に除去することができる。
【００３９】
その後、ｎ型層６の裏面からレジスト３１をすべて除去した後に、図６に示すように、絶縁層５の露出した裏面およびｎ型層６を覆うようにして、絶縁膜７をたとえばプラズマＣＶＤ法により積層する。
【００４０】
絶縁膜７は、絶縁材料からなる層であればよく、たとえば、窒化シリコン層、酸化シリコン層、または窒化シリコン層と酸化シリコン層との積層体などを用いることができる。絶縁膜７の厚さは、特に限定されないが、たとえば１００ｎｍ以上１０００ｎｍ以下とすることができる。
【００４１】
次に、図７に示すように、絶縁膜７の裏面上に開口部４２を有するレジスト４１を形成する。そして、レジスト４１の開口部４２から露出する絶縁膜７の部分およびその部分の直下の絶縁層５を除去することによって、レジスト４１の開口部４２から真性層４の裏面を露出させる。
【００４２】
ここで、開口部４２を有するレジスト４１は、たとえば、フォトリソグラフィ法または印刷法などにより形成することができる。また、絶縁膜７および絶縁層５の除去は、たとえば、フッ酸等を用いたウエットエッチング、またはフッ酸を含有するエッチングペーストを用いたエッチングなどにより行なうことができる。たとえば、フッ酸を用いたウエットエッチングまたはフッ酸を含有するエッチングペーストを用いたエッチングにより、窒化シリコンおよび／または酸化シリコンからなる絶縁層５および絶縁膜７を除去する場合には、水素化アモルファスシリコンは、窒化シリコンおよび酸化シリコンと比べてフッ酸に侵されにくいため、ｉ型の水素化アモルファスシリコンからなる真性層４をほとんど侵すことなく、絶縁層５および絶縁膜７を選択的に除去することができる。
【００４３】
その後、絶縁膜７の裏面からレジスト４１をすべて除去した後に、図８に示すように、真性層４の露出した裏面、ならびに絶縁層５、ｎ型層６および絶縁膜７を含む積層体を覆うようにしてｐ型の水素化アモルファスシリコンからなるｐ型層８をたとえばプラズマＣＶＤ法により積層する。
【００４４】
ｐ型層８の厚さは、特に限定されないが、たとえば１０ｎｍ程度とすることができる。
ｐ型層８に含まれるｐ型不純物としては、たとえばボロンを用いることができ、ｐ型層８のｐ型不純物濃度は、たとえば５×１０19個／ｃｍ3程度とすることができる。
【００４５】
次に、図９に示すように、ｐ型層８の裏面上に開口部５２を有するレジスト５１を形成する。その後、レジスト５１の開口部５２から露出するｐ型層８の部分を除去する。
【００４６】
ここで、開口部５２を有するレジスト５１は、たとえば、フォトリソグラフィ法または印刷法などにより形成することができる。また、ｐ型層８は、たとえば、フッ酸と硝酸との混合液を用いたウエットエッチングによって除去することができる。
【００４７】
フッ酸と硝酸との混合液を用いてｐ型層８をウエットエッチングする場合には、フッ酸と硝酸との混合比（体積比）は、たとえば、フッ酸：硝酸＝１：１００とすることができる。また、ｐ型層８のウエットエッチングは、ｐ型層８の直下の絶縁膜７がすべて除去されてｎ型層６の裏面が露出しないように、ゆっくり行なう、若しくは絶縁膜７の厚さを十分に厚くして行なうことが好ましい。
【００４８】
次に、図１０に示すように、レジスト５１の開口部５２から露出する絶縁膜７の部分を除去することによってｎ型層６の裏面を露出させた後に、レジスト５１をすべて除去する。絶縁膜７の除去は、たとえば、フッ酸等を用いたウエットエッチング、またはエッチングペーストを用いたエッチングなどにより行なうことができる。たとえば、フッ酸を用いたウエットエッチングまたはフッ酸を含有するエッチングペーストを用いたエッチングにより、窒化シリコンおよび／または酸化シリコンからなる絶縁膜７を除去する場合には、水素化アモルファスシリコンは、窒化シリコンおよび酸化シリコンと比べてフッ酸に侵されにくいため、ｎ型の水素化アモルファスシリコンからなるｎ型層６をほとんど侵すことなく、絶縁膜７を選択的に除去することができる。
【００４９】
その後、図１１に示すように、ｎ型層６の裏面上に第１電極９を形成するとともに、ｐ型層８の裏面上に第２電極１０を形成する。
【００５０】
第１電極９および第２電極１０としては、導電性を有する材料を特に限定なく用いることができるが、なかでも、アルミニウムおよび銀の少なくとも一方を用いることが好ましい。アルミニウムおよび銀は、長波長領域の光の反射率が高いため、半導体１における長波長領域の光の感度が向上し、半導体１を薄く形成することができる。
【００５１】
第１電極９の厚さおよび第２電極１０の厚さは、特に限定されないが、たとえば０．５μｍ以上１０μｍ以下とすることができる。
【００５２】
また、第１電極９および第２電極１０の形成方法は、特に限定されないが、たとえば、導電性ペーストの塗布・焼成、または蒸着法などを用いることができ、なかでも蒸着法を用いることが好ましい。第１電極９および第２電極１０を蒸着法により形成した場合には導電性ペーストの塗布・焼成した場合と比較して、半導体１を透過してきた光の反射率を高くすることができるため、実施の形態１のヘテロ接合型バックコンタクトセルの短絡電流密度、Ｆ．Ｆおよび変換効率等の特性を向上させることができる。
【００５３】
以上のようにして、実施の形態１のヘテロ接合型バックコンタクトセルを製造することができる。
【００５４】
上述のように、実施の形態１においては、ｎ型層６およびｐ型層８のパターニングを、それぞれ、絶縁層５上および絶縁膜７上で行なうことができる。これにより、ｎ型層６およびｐ型層８のパターニング時に、半導体１および真性層４が受けるダメージを低減することができることから、ヘテロ接合型バックコンタクトセルを高い歩留まりで製造することができるとともに、その特性を高くすることができる。
【００５５】
また、実施の形態１においては、隣り合って向かい合う第１電極９の端部９ａと第２電極１０の端部１０ａとの間の電極間距離Ｌが小さくなるように、第１電極９と第２電極１０とを形成することができる。そのため、半導体１の受光面から入射して半導体１を透過してきた光が第１電極９と第２電極１０との間から透過する量を少なくし、半導体１側に反射する光の量を多くすることができるため、ヘテロ接合型バックコンタクトセルの特性を高くすることができる。
【００５６】
さらに、実施の形態１においては、シャドウマスキングプロセスを用いてｎ型層６およびｐ型層８を形成する必要がない。これにより、ｎ型層６およびｐ型層８を高精度に形成することができるため、ヘテロ接合型バックコンタクトセルを高い歩留まりで製造することができるとともに、その特性を高くすることができる。
【００５７】
特に、実施の形態１においては、ｎ型層６の端部６ａおよびｐ型層８の端部８ａが、それぞれ、真性層４と絶縁層５とが接する領域Ｒ２における絶縁層５の上方に位置している。そのため、ｎ型層６およびｐ型層８のパターニングを絶縁層５上で行なうことができることから、ｎ型層６およびｐ型層８のパターニング時に、半導体１および真性層４が受けるダメージを低減することができる。
【００５８】
また、実施の形態１においては、ｐ型層８の端部８ａが、絶縁膜７を介して、ｎ型層６の端部６ａよりも上方に位置している。そのため、絶縁膜７によって、ｎ型層６とｐ型層８とを厚さ方向に絶縁することができる。また、ｎ型層６とｐ型層８との間に絶縁膜７が設けられているため、ｎ型層６にダメージを与えることなく、ｐ型層８のパターニングを行なうことができる。
【００５９】
また、実施の形態１においては、第１電極９の端部９ａおよび第２電極１０の端部１０ａが、絶縁膜７上に位置している。そのため、第１電極９および第２電極１０のパターニングを絶縁膜７上で行なうことができることから、第１電極９および第２電極１０のパターニング時に、半導体１、真性層４、ｎ型層６およびｐ型層８が受けるダメージを低減することができる。また、この場合には、隣り合って向かい合う第１電極９の端部９ａと第２電極１０の端部１０ａとの間の電極間距離Ｌを小さくすることができ、第１電極９と第２電極１０との間から透過する光の量を少なくし、半導体１側に反射する光の量を多くすることができることから、ヘテロ接合型バックコンタクトセルの特性を向上させることができる。
【００６０】
また、実施の形態１においては、第１電極９の端部９ａおよび第２電極１０の端部１０ａが、それぞれ、絶縁膜７上に設けられたｐ型層８上に位置している。これにより、第１電極９および第２電極１０のパターニングは、絶縁膜７上で行なうことができるため、第１電極９および第２電極１０のパターニング時に、半導体１、真性層４、ｎ型層６および領域Ｒ３上のｐ型層８が受けるダメージを低減することができる。また、この場合には、隣り合って向かい合う第１電極９の端部９ａと第２電極１０の端部１０ａとの間の電極間距離Ｌを小さくすることができ、第１電極９と第２電極１０との間から透過する光の量を少なくし、半導体１側に反射する光の量を多くすることができることから、ヘテロ接合型バックコンタクトセルの特性を向上させることができる。
【００６１】
また、実施の形態１においては、ｐ型層８の導電率が０．２８Ｓ／ｃｍ以下であることが好ましい。この場合には、第１電極９と第２電極１０との間の電極間距離Ｌを１０μｍ以下にすることができるため、第１電極９と第２電極１０との間から透過する光の量を少なくし、半導体１側に反射する光の量を多くすることができる。これにより、ヘテロ接合型バックコンタクトセルの特性を向上させることができる。
【００６２】
また、実施の形態１においては、ｎ型層６の形成後にｐ型層８を形成しているため、真性層４による半導体１の裏面の良好なパッシベーション効果を得ることができる。すなわち、ｎ型層６の形成前にｐ型層８を形成した場合には、ｎ型層６の積層時のアニール効果によって、ｐ型層８で被覆された真性層４によるパッシベーション特性が低下し、半導体１中の実効の少数キャリアライフタイムが低下することがあるが、ｎ型層６の形成後にｐ型層８を形成した場合にはこのような実効少数キャリアライフタイムの低下を抑止することができる。
【００６３】
また、実施の形態１においては、ｐ型層８と接する領域Ｒ３における真性層４の厚さｔ２が、ｎ型層６と接する領域Ｒ１における真性層４の厚さｔ１よりも厚いことが好ましい。ｐ型層８の直下の真性層４の厚さｔ２が、ｎ型層６の直下の真性層４の厚さｔ１よりも厚い方が、真性層４による半導体１の裏面の良好なパッシベーション効果を得ることができる。
【００６４】
なお、上記においては、第１導電型をｎ型とし、第２導電型をｐ型として説明したが、第１導電型をｐ型とし、第２導電型をｎ型としてもよいことは言うまでもない。
【００６５】
＜実施の形態２＞
図１２に、本発明の光電変換素子の他の一例である実施の形態２のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。実施の形態２のヘテロ接合型バックコンタクトセルにおいては、第１電極９の端部９ａがｎ型層６の裏面上に位置しているとともに、第２電極１０の端部１０ａがｐ型層８の裏面上に位置していることを特徴としている。
【００６６】
実施の形態２においても、ｎ型層６の端部６ａおよびｐ型層８の端部８ａが、それぞれ、真性層４と絶縁層５とが接する領域Ｒ２における絶縁層５の上方に位置しており、ｎ型層６およびｐ型層８のパターニングを絶縁層５上で行なうことができる。したがって、実施の形態２においても、半導体１および真性層４が受けるダメージを低減することができるため、ヘテロ接合型バックコンタクトセルを高い歩留まりで製造することができるとともに、その特性を高くすることができる。また、絶縁膜７によって、ｎ型層６とｐ型層８とが厚さ方向に絶縁されているため、第１電極９と第２電極１０との間にシャント電流が流れるのを抑制することができる。
【００６７】
実施の形態２における上記以外の説明は、実施の形態１と同様であるため、ここでは、その説明については省略する。
【００６８】
＜実施の形態３＞
図１３に、本発明の光電変換素子のさらに他の一例である実施の形態３のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。実施の形態３のヘテロ接合型バックコンタクトセルにおいては、ｐ型層８の形成後にｎ型層６を形成していることを特徴としている。
【００６９】
実施の形態３においても、ｎ型層６の端部６ａおよびｐ型層８の端部８ａが、それぞれ、真性層４と絶縁層５とが接する領域Ｒ２における絶縁層５の上方に位置しており、ｎ型層６およびｐ型層８のパターニングを絶縁層５上で行なうことができる。したがって、実施の形態３においても、半導体１および真性層４が受けるダメージを低減することができるため、ヘテロ接合型バックコンタクトセルを高い歩留まりで製造することができるとともに、その特性を高くすることができる。また、絶縁膜７によって、ｎ型層６とｐ型層８とが厚さ方向に絶縁されているため、第１電極９と第２電極１０との間にシャント電流が流れるのを抑制することができる。
【００７０】
実施の形態３における上記以外の説明は、実施の形態１および２と同様であるため、ここでは、その説明については省略する。
【００７１】
＜実施の形態４＞
図１４に、本発明の光電変換素子のさらに他の一例である実施の形態４のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。実施の形態４のヘテロ接合型バックコンタクトセルは、ｎ型層６の端部６ａがｐ型層８に接していることを特徴としている。
【００７２】
以下、図１５〜図１８の模式的断面図を参照して、実施の形態４のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。まず、図２〜図４に示すように、半導体１の裏面上に、真性層４および絶縁層５をこの順序でたとえばプラズマＣＶＤ法により積層し、絶縁層５の裏面上に開口部２２を有するレジスト２１を形成した後に、開口部２２から露出する絶縁層５の部分を除去して、真性層４の露出した裏面および絶縁層５を覆うようにしてｎ型層６を積層する。ここまでは、実施の形態１と同様である。
【００７３】
次に、図１５に示すように、ｎ型層６の裏面の全面に絶縁膜７を積層する。次に、図１６に示すように、絶縁膜７の裏面に、開口部７２を有するレジスト７１を形成した後に、開口部７２から露出する部分の絶縁膜７、ｎ型層６および絶縁層５を除去することによって、真性層４の裏面を露出させる。
【００７４】
絶縁膜７の除去は、たとえば、ｎ型層６よりもエッチングレートが大きいエッチング液を用いたウエットエッチングにより行なうことができる。このようなエッチング液としては、たとえば濃度０．１〜１％程度のフッ酸などを用いることができる。
【００７５】
ｎ型層６の除去は、たとえば、絶縁層５よりもエッチングレートが大きいエッチング液を用いたウエットエッチングにより行なうことができる。このようなエッチング液としては、たとえば水酸化テトラメチルアンモニウム水溶液または水酸化カリウム水溶液などを用いることができる。
【００７６】
絶縁層５の除去は、たとえば、真性層４よりもエッチングレートが大きいエッチング液を用いたウエットエッチングにより行なうことができる。このようなエッチング液としては、たとえば濃度０．５〜１％程度のフッ酸を用いることができる。
【００７７】
その後、絶縁膜７の裏面からレジスト４１をすべて除去した後に、図１７に示すように、絶縁層５、ｎ型層６および絶縁膜７を含む積層体と、真性層４の露出した裏面とを覆うようにして、ｐ型層８をたとえばプラズマＣＶＤ法により積層する。ここで、ｐ型層８を積層する前に、ｉ型の水素化アモルファスシリコンからなる真性層を積層してもよい。この場合には、ｐ型層８の直下の真性層の厚さを、ｎ型層６の直下の真性層の厚さよりも厚くすることができるため、真性層による半導体１の裏面の良好なパッシベーション効果を得ることができる。
【００７８】
次に、図１８に示すように、ｐ型層８の裏面上に、開口部８２を有するレジスト８１を形成する。その後、開口部８２から露出する部分のｐ型層８および絶縁膜７を除去することによって、ｎ型層６の裏面を露出させる。
【００７９】
ｐ型層８の除去は、たとえば、フッ酸と硝酸との混合液を用いたウエットエッチングにより行なうことができる。フッ酸と硝酸との混合液を用いてｐ型層８をウエットエッチングする場合には、フッ酸と硝酸との混合比（体積比）は、たとえば、フッ酸：硝酸＝１：１００とすることができる。また、ｐ型層８のウエットエッチングは、ｐ型層８の直下の絶縁膜７がすべて除去されてｎ型層６の裏面が露出しないようにゆっくり行なう、若しくは絶縁膜７の厚さを十分に厚くして行なうことが好ましい。
【００８０】
絶縁膜７の除去は、たとえば、ｎ型層６よりもエッチングレートが大きいエッチング液を用いたウエットエッチングにより行なうことができる。このようなエッチング液としては、たとえば濃度０．１〜１％程度のフッ酸などを用いることができる。
【００８１】
その後、レジスト８１をｐ型層８の裏面から除去した後に、図１４に示すように、ｎ型層６の裏面上に第１電極９を形成するとともに、ｐ型層８の裏面上に第２電極１０を形成する。
【００８２】
第１電極９および第２電極１０は、たとえば、蒸着法、イオンプレーティング法、スパッタリング法などによって、ＩＴＯ（Indium  Tin  Oxide）を成膜した後、アルミニウムまたは銀などの金属膜を積層した積層膜を用いることができる。なお、第１電極９および第２電極１０は、金属膜の単層であってもよい。また、金属膜のパターニングは、たとえばリソグラフィ法または印刷法などを用いることができる。また、レーザ光を用いて、金属膜のパターニングを行なってもよい。
【００８３】
以上のようにして、実施の形態４のヘテロ接合型バックコンタクトセルを製造することができる。
【００８４】
実施の形態４のヘテロ接合型バックコンタクトセルにおいては、ｎ型層６の端部６ａがｐ型層８に接している部分があるが、ｎ型層６の厚さは非常に薄いため、シャント抵抗成分が非常に大きくなることから、実施の形態４のヘテロ接合型バックコンタクトセルの特性は影響を受けない。
【００８５】
実施の形態４においても、ｎ型層６の端部６ａおよびｐ型層８の端部８ａが、それぞれ、真性層４と絶縁層５とが接する領域Ｒ２における絶縁層５の上方に位置しており、ｎ型層６およびｐ型層８のパターニングを絶縁層５上で行なうことができる。したがって、実施の形態４においても、半導体１および真性層４が受けるダメージを低減することができるため、ヘテロ接合型バックコンタクトセルを高い歩留まりで製造することができるとともに、その特性を高くすることができる。
【００８６】
さらに、実施の形態４においては、実施の形態１〜３と比較して、製造プロセスを簡略化することができる。
【００８７】
以下、本発明の別の局面として実施の形態１〜４のヘテロ接合型バックコンタクトセルを備える光電変換モジュール（実施の形態５）および太陽光発電システム（実施の形態６および実施の形態７）について説明する。
【００８８】
実施の形態１〜４のヘテロ接合型バックコンタクトセルは、高い特性を有するため、これを備える光電変換モジュールおよび太陽光発電システムも高い特性を有している。
【００８９】
＜実施の形態５＞
実施の形態５は、実施の形態１〜４のヘテロ接合型バックコンタクトセルを光電変換素子として用いた光電変換モジュールである。
【００９０】
＜光電変換モジュール＞
図２２に、実施の形態１〜４のヘテロ接合型バックコンタクトセルを光電変換素子として用いた本発明の光電変換モジュールの一例である実施の形態５の光電変換モジュールの構成の概略を示す。図２２を参照して、実施の形態５の光電変換モジュール１０００は、複数の光電変換素子１００１と、カバー１００２と、出力端子１０１３，１０１４とを備えている。
【００９１】
複数の光電変換素子１００１はアレイ状に配列され直列に接続されている。図２２には光電変換素子１００１を直列に接続する配列を図示しているが、配列および接続方式はこれに限定されず、並列に接続して配列してもよく、直列と並列とを組み合わせた配列としてもよい。複数の光電変換素子１００１の各々には、実施の形態１〜４のいずれかのヘテロ接合型バックコンタクトセルが用いられる。なお、光電変換モジュール１０００に含まれる光電変換素子１００１の数は２以上の任意の整数とすることができる。
【００９２】
カバー１００２は、耐候性のカバーから構成されており、複数の光電変換素子１００１を覆う。カバー１００２は、たとえば、光電変換素子１００１の受光面側に設けられた透明基材（たとえばガラス等）と、光電変換素子１００１の受光面側とは反対の裏面側に設けられた裏面基材（たとえば、ガラス、樹脂シート等）と、透明基材と裏面基材との間の隙間を埋める封止材（たとえばＥＶＡ（エチレンビニルアセテート）等）とを含む。
【００９３】
出力端子１０１３は、直列に接続された複数の光電変換素子１００１の一方端に配置される光電変換素子１００１に接続される。
【００９４】
出力端子１０１４は、直列に接続された複数の光電変換素子１００１の他方端に配置される光電変換素子１００１に接続される。
【００９５】
＜実施の形態６＞
実施の形態６は、実施の形態１〜４のヘテロ接合型バックコンタクトセルを光電変換素子として用いた太陽光発電システムである。
【００９６】
＜太陽光発電システム＞
太陽光発電システムは、光電変換モジュールが出力する電力を適宜変換して、商用電力系統または電気機器等に供給する装置である。
【００９７】
図２３に、実施の形態１〜４のヘテロ接合型バックコンタクトセルを光電変換素子として用いた本発明の太陽光発電システムの一例である実施の形態６の太陽光発電システムの構成の概略を示す。図２３を参照して、実施の形態６の太陽光発電システム２０００は、光電変換モジュールアレイ２００１と、接続箱２００２と、パワーコンディショナ２００３と、分電盤２００４と、電力メータ２００５とを備える。後述するように光電変換モジュールアレイ２００１は複数の光電変換モジュール１０００（実施の形態５）から構成されている。
【００９８】
太陽光発電システム２０００には、一般に「ホーム・エネルギー・マネジメント・システム（ＨＥＭＳ：Home Energy Management System）」、「ビルディング・エネルギー・マネージメント・システム（ＢＥＭＳ：Building Energy Management System）」等と呼ばれる機能を付加することができる。これにより、太陽光発電システム２０００の発電量の監視、太陽光発電システム２０００に接続される各電気機器類の消費電力量の監視・制御等を行うことで、エネルギー消費量を削減することができる。
【００９９】
接続箱２００２は、光電変換モジュールアレイ２００１に接続される。パワーコンディショナ２００３は、接続箱２００２に接続される。分電盤２００４は、パワーコンディショナ２００３および電気機器類２０１１に接続される。電力メータ２００５は、分電盤２００４および商用電力系統に接続される。パワーコンディショナ２００３には蓄電池が接続されてもよい。この場合、日照量の変動による出力変動を抑制することができるとともに、日照のない時間帯であっても蓄電池に蓄電された電力を電気機器類２０１１または商用電力系統へ供給することができる。また、蓄電池は、パワーコンディショナ２００３に内蔵されてもよい。
【０１００】
＜動作＞
実施の形態６の太陽光発電システム２０００は、たとえば以下のように動作する。
【０１０１】
光電変換モジュールアレイ２００１は、太陽光を電気に変換して直流電力を発電し、直流電力を接続箱２００２へ供給する。
【０１０２】
接続箱２００２は、光電変換モジュールアレイ２００１が発電した直流電力を受け、直流電力をパワーコンディショナ２００３へ供給する。
【０１０３】
パワーコンディショナ２００３は、接続箱２００２から受けた直流電力を交流電力に変換して分電盤２００４へ供給する。尚、接続箱２００２から受けた直流電力の一部を交流電力に変換せずに、直流電力のまま分電盤２００４へ供給してもよい。また、蓄電池を備える場合は、パワーコンディショナ２００３は接続箱２００２から受けた電力の一部または全部を蓄電池に供給して蓄電してもよいし、蓄電池から電力の供給を受けることもできる。
【０１０４】
分電盤２００４は、パワーコンディショナ２００３から受けた電力および電力メータ２００５を介して受けた商用電力の少なくともいずれかを電気機器類２０１１へ供給する。また、分電盤２００４はパワーコンディショナ２００３から受けた交流電力が電気機器類２０１１の消費電力よりも多いとき、パワーコンディショナ２００３から受けた交流電力を電気機器類２０１１へ供給する。そして、余った交流電力を電力メータ２００５を介して商用電力系統へ供給する。
【０１０５】
また、分電盤２００４は、パワーコンディショナ２００３から受けた交流電力が電気機器類２０１１の消費電力よりも少ないとき、商用電力系統から受けた交流電力およびパワーコンディショナ２００３から受けた交流電力を電気機器類２０１１へ供給する。
【０１０６】
電力メータ２００５は、商用電力系統から分電盤２００４へ向かう方向の電力を計測するとともに、分電盤２００４から商用電力系統へ向かう方向の電力を計測する。
【０１０７】
＜光電変換モジュールアレイ＞
光電変換モジュールアレイ２００１について説明する。
【０１０８】
図２４に、図２３に示す光電変換モジュールアレイ２００１の構成の一例の概略を示す。図２４を参照して、光電変換モジュールアレイ２００１は、複数の光電変換モジュール１０００と出力端子２０１３，２０１４とを含む。
【０１０９】
複数の光電変換モジュール１０００は、アレイ状に配列され直列に接続されている。図２４には光電変換モジュール１０００を直列に接続する配列を図示しているが、配列および接続方式はこれに限定されず、並列に接続して配列してもよいし、直列と並列とを組み合わせた配列としてもよい。なお、光電変換モジュールアレイ２００１に含まれる光電変換モジュール１０００の数は、２以上の任意の整数とすることができる。
【０１１０】
出力端子２０１３は、直列に接続された複数の光電変換モジュール１０００の一方端に位置する光電変換モジュール１０００に接続される。
【０１１１】
出力端子２０１４は、直列に接続された複数の光電変換モジュール１０００の他方端に位置する光電変換モジュール１０００に接続される。
【０１１２】
なお、以上の説明はあくまでも一例であり、実施の形態６の太陽光発電システムは、少なくとも１つの実施の形態１〜４のヘテロ接合型バックコンタクトセルを備える限り、上記の説明に限定されず如何なる構成もとり得るものとする。
【０１１３】
＜実施の形態７＞
実施の形態７は、実施の形態６として説明した太陽光発電システムよりも大規模な太陽光発電システムである。実施の形態７の太陽光発電システムも、少なくとも１つの実施の形態１〜４のヘテロ接合型バックコンタクトセルを備えるものである。
【０１１４】
＜大規模太陽光発電システム＞
図２５に、本発明の大規模太陽光発電システムの一例である実施の形態７の太陽光発電システムの構成の概略を示す。図２５を参照して、実施の形態７の太陽光発電システム４０００は、複数のサブシステム４００１と、複数のパワーコンディショナ４００３と、変圧器４００４とを備える。太陽光発電システム４０００は、図２４に示す実施の形態６の太陽光発電システム２０００よりも大規模な太陽光発電システムである。
【０１１５】
複数のパワーコンディショナ４００３は、それぞれサブシステム４００１に接続される。太陽光発電システム４０００において、パワーコンディショナ４００３およびそれに接続されるサブシステム４００１の数は２以上の任意の整数とすることができる。なお、パワーコンディショナ４００３には蓄電池が接続されてもよい。この場合、日照量の変動による出力変動を抑制することができるとともに、日照のない時間帯であっても蓄電池に蓄電された電力を商用電力系統へ供給することができる。蓄電池は、パワーコンディショナ４００３に内蔵されてもよい。
【０１１６】
変圧器４００４は、複数のパワーコンディショナ４００３および商用電力系統に接続される。
【０１１７】
複数のサブシステム４００１の各々は、複数のモジュールシステム３０００から構成される。サブシステム４００１内のモジュールシステム３０００の数は、２以上の任意の整数とすることができる。
【０１１８】
複数のモジュールシステム３０００の各々は、複数の光電変換モジュールアレイ２００１と、複数の接続箱３００２と、集電箱３００４とを含む。モジュールシステム３０００内の接続箱３００２およびそれに接続される光電変換モジュールアレイ２００１の数は、２以上の任意の整数とすることができる。
【０１１９】
集電箱３００４は、複数の接続箱３００２に接続される。また、パワーコンディショナ４００３は、サブシステム４００１内の複数の集電箱３００４に接続される。
【０１２０】
＜動作＞
実施の形態７の太陽光発電システム４０００は、たとえば以下のように動作する。
【０１２１】
モジュールシステム３０００の複数の光電変換モジュールアレイ２００１は、太陽光を電気に変換して直流電力を発電し、直流電力を接続箱３００２を介して集電箱３００４へ供給する。サブシステム４００１内の複数の集電箱３００４は、直流電力をパワーコンディショナ４００３へ供給する。さらに、複数のパワーコンディショナ４００３は、直流電力を交流電力に変換して、交流電力を変圧器４００４へ供給する。
【０１２２】
変圧器４００４は、複数のパワーコンディショナ４００３から受けた交流電力の電圧レベルを変換して商用電力系統へ供給する。
【０１２３】
なお、太陽光発電システム４０００は、少なくとも１つの実施の形態１〜４のヘテロ接合型バックコンタクトセルを備えるものであればよく、太陽光発電システム４０００に含まれる全ての光電変換素子が実施の形態１〜４のヘテロ接合型バックコンタクトセルでなくても構わない。たとえば、あるサブシステム４００１に含まれる光電変換素子の全てが実施の形態１〜４のヘテロ接合型バックコンタクトセルであり、別のサブシステム４００１に含まれる光電変換素子の一部若しくは全部が、実施の形態１〜４のヘテロ接合型バックコンタクトセルでない場合もあり得るものとする。
【実施例１】
【０１２４】
図１９（ａ）に、実施例１のヘテロ接合型バックコンタクトセルの断面構造を示し、図１９（ｂ）に、図１９（ａ）のＸＩＸｂ−ＸＩＸｂに沿った模式的な断面図を示す。なお、図１９（ａ）において、Ｌは、第１電極９と第２電極１０との間の電極間距離を示し、ｔは、ｐ型層８の厚さを示す。また、図１９（ｂ）において、Ａは、実施例１のヘテロ接合型バックコンタクトセルの平面の１辺の長さを示し、ｄは、電極ピッチを示している。【０１２５】
また、電極間リーク電流Ｉleakは、動作電圧Ｖopと、抵抗Ｒと、動作電流Ｉopと、電極間リーク電流の許容率αと、以下の式（Ｉ）の関係を満たしている。【０１２６】
【数１】
2014136715.tif 000003
【０１２７】
また、抵抗Ｒは、電極間距離Ｌと、ｐ型層８の導電率σと、ｐ型層８の厚さｔと、セルの平面の１辺の長さＡと、電極ピッチｄと、以下の式（ＩＩ）の関係を満たしている。【０１２８】
【数２】
2014136715.tif 000004
【０１２９】
上記の式（Ｉ）および式（ＩＩ）から、第１電極９と第２電極１０との間の電極間距離Ｌは、以下の式（ＩＩＩ）の関係を満たしていることが導かれる。【０１３０】
【数３】
2014136715.tif 000005
【０１３１】
したがって、たとえば、ｔ＝１０ｎｍ、Ｖop＝０．７Ｖ、Ｉop＝４０ｍＡ／ｃｍ2、α＝０．０１、Ａ＝１０ｃｍ、ｄ＝１ｍｍ、およびσ＝１×１０-4Ｓ／ｃｍである場合には、上記の式（ＩＩＩ）から、電極間距離Ｌは、Ｌ＞３．６ｎｍの関係を満たしていればよいことがわかる。【０１３２】
また、ｐ型層８とｎ型層６とを入れ替えた場合には、ｎ型層６の導電率σは、１×１０-2Ｓ／ｃｍである場合、上記の式（ＩＩＩ）から、電極間距離Ｌが、Ｌ＞３６０ｎｍの関係を満たしていればよいことがわかる。【０１３３】
上記の式（ＩＩＩ）から、ｐ型層８の導電率σは、以下の式（ＩＶ）の関係を満たしていることが導かれる。【０１３４】
【数４】
2014136715.tif 000006
【０１３５】
したがって、たとえば、ｔ＝１０ｎｍ、Ｖop＝０．７Ｖ、Ｉop＝４０ｍＡ／ｃｍ2、α＝０．０１、Ａ＝１０ｃｍ、およびｄ＝１ｍｍであるとき、Ｌ≦１０μｍであるためには、上記の式（ＩＶ）から、ｐ型層８の導電率σは、σ≦２．８×１０-1Ｓ／ｃｍの関係を満たしていればよいことがわかる。また、ｐ型層８とｎ型層６とを入れ替えた場合には、ｎ型層６の導電率σは、σ≦２．８×１０-1Ｓ／ｃｍの関係を満たしていればよい。
【実施例２】
【０１３６】
図２０（ａ）に、実施例２のヘテロ接合型バックコンタクトセルの断面構造を示し、図２０（ｂ）に、図２０（ａ）のＸＸｂ−ＸＸｂに沿った模式的な断面図を示す。実施例２のヘテロ接合型バックコンタクトセルは、ｐ型層８の直下にｉ型水素化アモルファスシリコンを含有する真性層６１が設けられている点で、実施例１のヘテロ接合型バックコンタクトセルと異なっている。すなわち、実施例２のヘテロ接合型バックコンタクトセルにおいては、ｐ型層８の端部８ａが絶縁膜７の上方に位置している。【０１３７】
実施例２のヘテロ接合型バックコンタクトセルにおいては、ｎ型層６の直下の真性層の厚さと、ｐ型層８の直下の真性層の厚さとを独立に制御することができるため、変換効率などの特性の高いヘテロ接合型バックコンタクトセルをより容易に作製することができる。【０１３８】
すなわち、ｎ型層６の直下の真性層の厚さが薄いほど、真性層４において少数キャリアライフタイムをほとんど損なうことなく寄生抵抗を小さくすることができる一方で、ｐ型層８の直下の真性層の厚さは厚い方が、真性層における少数キャリアライフタイムを高くすることができる。そのため、ｐ型層８の直下の真性層の厚さ（実施例２では、真性層４と真性層６１との合計厚さ）をｎ型層６の直下の真性層の厚さ（実施例２では、真性層４の厚さ）をよりも厚くすることによって、変換効率などの特性を高くすることができる。【０１３９】
＜まとめ＞
本発明は、半導体と、半導体上に設けられた水素化アモルファスシリコンを含有する真性層と、真性層の一部を被覆する第１導電型の水素化アモルファスシリコンを含有する第１導電型層と、真性層の一部を被覆する第２導電型の水素化アモルファスシリコンを含有する第２導電型層と、第１導電型層の端部領域を被覆する絶縁膜と、第１導電型層上に設けられた第１電極と、第２導電型層上に設けられた第２電極と、を備え、第２導電型層の端部は、絶縁膜上または絶縁膜上方に位置している光電変換素子である。このような構成とすることにより、第２導電型層のパターニングを絶縁膜上で行なうことができ、第２導電型層のパターニング時に、半導体および真性層および第１導電型層が受けるダメージを低減することができる。また、第１導電型層と第２導電型層とが厚さ方向に絶縁されているため、シャント電流を著しく低くすることができる。したがって、本発明の光電変換素子は、高い歩留まりで製造することができ、かつ特性の高い光電変換素子とすることができる。【０１４０】
また、本発明の光電変換素子は、真性層の一部を被覆する絶縁層をさらに備え、第１導電型層の端部および第２導電型層の端部が、真性層と絶縁層とが接する領域の上方に位置していることが好ましい。このような構成とすることにより、第１導電型層のパターニングを絶縁層上で行なうことができ、第１導電型層のパターニング時に、半導体および真性層が受けるダメージを低減することができる。【０１４１】
また、本発明の光電変換素子においては、第１電極の端部および第２電極の端部が、絶縁層の上方に位置していることが好ましい。このような構成とすることにより、第１電極および第２電極のパターニングを絶縁層上で行なうことができるため、第１電極および第２電極のパターニング時に、半導体、真性層、第１導電型層および第２導電型層が受けるダメージを低減することができる。また、この場合には、第１電極と第２電極との間の電極間距離を小さくすることができ、第１電極と第２電極との間から透過する光の量を少なくし、半導体側に反射する光の量を多くすることができることから、光電変換素子の特性を向上させることができる。【０１４２】
また、本発明の光電変換素子においては、第１電極の端部および第２電極の端部が、絶縁層上の第２導電型層上に位置していることが好ましい。このような構成とすることにより、第１電極および第２電極のパターニングを絶縁層上で行なうことができるため、第１電極および第２電極のパターニング時に、半導体、真性層、第１導電型層および第２導電型層が受けるダメージを低減することができる。また、この場合には、第１電極と第２電極との間の電極間距離を小さくすることができ、第１電極と第２電極との間から透過する光の量を少なくし、半導体側に反射する光の量を多くすることができることから、光電変換素子の特性を向上させることができる。【０１４３】
また、本発明の光電変換素子においては、第２導電型層の導電率が、０．２８Ｓ／ｃｍ以下であることが好ましい。このような構成とすることにより、第１電極と第２電極との間の電極間距離を１０μｍ以下にすることができるため、第１電極と第２電極との間から透過する光の量を少なくし、半導体側に反射する光の量を多くすることができることから、光電変換素子の特性を向上させることができる。【０１４４】
また、本発明の光電変換素子においては、第２導電型がｐ型であることが好ましい。このような構成とすることにより、真性層による半導体の表面の良好なパッシベーション効果を得ることができる。【０１４５】
また、本発明の光電変換素子においては、第２導電型層と接する領域における真性層の厚さは、第１導電型層と接する領域における真性層の厚さよりも厚いことが好ましい。このような構成とすることにより、真性層による半導体の表面の良好なパッシベーション効果を得ることができる。【０１４６】
以上のように本発明の実施の形態および実施例について説明を行なったが、上述の各実施の形態および各実施例の構成を適宜組み合わせることも当初から予定している。【０１４７】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【０１４８】
本発明は、光電変換素子および光電変換素子の製造方法に利用することができ、特に、ヘテロ接合型バックコンタクトセルおよびヘテロ接合型バックコンタクトセルの製造方法に好適に利用することができる。
【符号の説明】
【０１４９】
１  半導体、２  テクスチャ構造、３  反射防止膜、４  真性層、５  絶縁層、６  ｎ型層、６ａ  端部、６ｂ  溝部、６ｃ  フラップ部、７  絶縁膜、８  ｐ型層、８ａ  端部、８ｂ  溝部、８ｃ  フラップ部、９  第１電極、９ａ  端部、１０  第２電極、１０ａ  端部、２１  レジスト、２２  開口部、３１  レジスト、３２  開口部、４１  レジスト、４２  開口部、５１  レジスト、５２  開口部、６１  真性層、７１  レジスト、７２  開口部、８１  レジスト、８２  開口部、１０１  結晶シリコンウエハ、１０２  真性水素化アモルファスシリコン遷移層、１０３  ｎドープ領域、１０４  ｐドープ領域、１０５  電極、１０６  反射層、１０００  光電変換モジュール、１００１  光電変換素子、１００２  カバー、１０１３，１０１４  出力端子、２０００  太陽光発電システム、２００１  光電変換モジュールアレイ、２００２  接続箱、２００３  パワーコンディショナ、２００４  分電盤、２００５  電力メータ、２０１１  電気機器類、２０１３，２０１４  出力端子、３０００  モジュールシステム、３００２  接続箱、３００４  集電箱、４０００  太陽光発電システム、４００１  サブシステム、４００３  パワーコンディショナ、４００４  変圧器。
【図１】
2014136715.tif 000007
【図２】
2014136715.tif 000008
【図３】
2014136715.tif 000009
【図４】
2014136715.tif 000010
【図５】
2014136715.tif 000011
【図６】
2014136715.tif 000012
【図７】
2014136715.tif 000013
【図８】
2014136715.tif 000014
【図９】
2014136715.tif 000015
【図１０】
2014136715.tif 000016
【図１１】
2014136715.tif 000017
【図１２】
2014136715.tif 000018
【図１３】
2014136715.tif 000019
【図１４】
2014136715.tif 000020
【図１５】
2014136715.tif 000021
【図１６】
2014136715.tif 000022
【図１７】
2014136715.tif 000023
【図１８】
2014136715.tif 000024
【図１９】
2014136715.tif 000025
【図２０】
2014136715.tif 000026
【図２１】
2014136715.tif 000027
【図２２】
2014136715.tif 000028
【図２３】
2014136715.tif 000029
【図２４】
2014136715.tif 000030
【図２５】
2014136715.tif 000031
【手続補正書】
【提出日】平成27年8月10日(2015.8.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体と、
前記半導体上に設けられた水素化アモルファスシリコンを含有する真性層と、
前記真性層の一部を被覆する、第１導電型の水素化アモルファスシリコンを含有する第１導電型層と、
前記真性層の一部を被覆する、第２導電型の水素化アモルファスシリコンを含有する第２導電型層と、
前記第１導電型層の端部領域を被覆する絶縁膜と、
前記第１導電型層上に設けられた第１電極と、
前記第２導電型層上に設けられた第２電極と、を備え、
前記第２導電型層の端部は、前記絶縁膜上または前記絶縁膜上方に位置している、光電変換素子。
【請求項２】
前記真性層の一部を被覆する絶縁層をさらに備え、
前記第１導電型層の端部および前記第２導電型層の端部は、前記真性層と前記絶縁層とが接する領域の上方に位置している、請求項１に記載の光電変換素子。
【請求項３】
前記第１電極の端部および前記第２電極の端部が、前記絶縁層の上方に位置している、請求項２に記載の光電変換素子。
【請求項４】
前記第２導電型がｐ型である、請求項１から３のいずれか１項に記載の光電変換素子。
【請求項５】
前記第２導電型層と接する領域における前記真性層の厚さは、前記第１導電型層と接する領域における前記真性層の厚さよりも厚い、請求項１から４のいずれか１項に記載の光電変換素子。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０１２４
【補正方法】変更
【補正の内容】
【０１２４】
図１９（ａ）に、実施例１のヘテロ接合型バックコンタクトセルの断面構造を示し、図１９（ｂ）に、図１９（ａ）のＸＩＸｂ−ＸＩＸｂに沿った模式的な断面図を示す。なお、図１９（ａ）において、Ｌは、第１電極９と第２電極１０との間の電極間距離を示し、ｔは、ｐ型層８の厚さを示す。また、図１９（ｂ）において、Ａは、実施例１のヘテロ接合型バックコンタクトセルの平面の１辺の長さを示し、ｄは、電極ピッチを示している。 
【国際調査報告】
2014136715.tif 000032
2014136715.tif 000033
2014136715.tif 000034