(57)【要約】  ｐ型炭化珪素半導体部（１）の表面にグラフェン層（１１）を形成した後、グラフェン層（１１）の表面に金属電極（２）を形成することで、ｐ型炭化珪素半導体部（１）と金属電極（２）との接合界面にダイポールを形成する。これにより、ｐ型炭化珪素半導体部（１）と金属電極（２）と接合界面に生じる電位差が低減され、ｐ型炭化珪素半導体部（１）と金属電極（２）とのコンタクトが低抵抗なオーミックコンタクトとなる。ｐ型炭化珪素半導体部（１）のキャリア濃度は１×１０16／ｃｍ3以上である。グラフェン層（１１）は単層構造または３層以下の積層構造を有する。グラフェン層（１１）によるｐ型炭化珪素半導体部（１）の被覆率は、ｐ型炭化珪素半導体部（１）の表面積の３０％以上である。このようにすることで、低抵抗なオーミックコンタクトを再現性高く形成することができる。
2016002386.tif 000002
【特許請求の範囲】
【請求項１】
ｐ型炭化珪素半導体部と金属電極とのコンタクトを形成する炭化珪素半導体素子の製造方法であって、
前記ｐ型炭化珪素半導体部の表面に、前記ｐ型炭化珪素半導体部と前記金属電極と接合界面に生じる電位差を低減させるグラフェン層を形成する第１工程と、
前記グラフェン層の表面に前記金属電極を形成する第２工程と、
を含むことを特徴とする炭化珪素半導体素子の製造方法。
【請求項２】
前記第１工程では、単層以上３層以下の前記グラフェン層を形成することを特徴とする請求項１に記載の炭化珪素半導体素子の製造方法。
【請求項３】
前記第１工程では、前記グラフェン層による前記ｐ型炭化珪素半導体部の被覆率を、前記ｐ型炭化珪素半導体部の表面積の３０％以上とすることを特徴とする請求項１に記載の炭化珪素半導体素子の製造方法。
【請求項４】
前記ｐ型炭化珪素半導体部のキャリア濃度は、１×１０16／ｃｍ3以上であることを特徴とする請求項１に記載の炭化珪素半導体素子の製造方法。
【請求項５】
前記金属電極の電極材料は、金、銀、白金、チタン、ニッケル、鉄、コバルト、銅、クロム、アルミニウムまたはパラジウム、もしくはこれらの金属を１つ以上含む合金であることを特徴とする請求項１に記載の炭化珪素半導体素子の製造方法。
【請求項６】
前記第１工程の後、前記第２工程の前に、前記グラフェン層の表面に、六方晶窒化ホウ素からなる絶縁体層を形成する第３工程をさらに含み、
前記第２工程では、前記絶縁体層の表面に前記金属電極を形成することを特徴とする請求項１〜５のいずれか一つに記載の炭化珪素半導体素子の製造方法。
【請求項７】
前記第３工程では、単層または２層の前記絶縁体層を形成することを特徴とする請求項６に記載の炭化珪素半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、炭化珪素半導体素子の製造方法に関する。
【背景技術】
【０００２】
炭化珪素（ＳｉＣ）半導体は、従来の半導体材料であるシリコン（Ｓｉ）半導体やＧａＡｓ（ガリウム砒素）半導体に比べて約１０倍程度高い絶縁破壊電界強度を有し、かつ高い熱伝導度を有している。このため、炭化珪素半導体は、耐圧維持と小型化とを両立させたパワーデバイス用のＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）を作製（製造）可能な半導体材料として近年注目を集めている。【０００３】
一般に、ＭＯＳＦＥＴの動作時におけるエネルギー損失は、主にドリフト抵抗（ドリフト層の抵抗成分）、チャネル抵抗（ベース領域に形成される反転層（チャネル）の抵抗成分）、およびコンタクト抵抗（半導体部と金属電極との電気的な接触抵抗成分）による損失に支配される。これらの抵抗成分の中でコンタクト抵抗はドリフト抵抗やチャネル抵抗などに比べて十分に低くする必要がある。炭化珪素半導体を用いた半導体素子（以下、炭化珪素半導体素子とする）を作製（製造）する場合においても、金属電極とのオーミックコンタクトの形成は一つの技術課題となっている。【０００４】
従来、炭化珪素半導体部と金属電極とのオーミックコンタクトは、シリコン半導体部と金属電極とのコンタクト形成方法を流用し、半導体部の表面に形成したニッケル（Ｎｉ）やチタン（Ｔｉ）などの金属膜をアニール（熱処理）によりシリサイド化することで形成している。例えば、このコンタクト形成方法によって得られるｎ型炭化珪素半導体部と金属電極とのコンタクト抵抗は１０-4Ωｃｍ2程度とチャネル抵抗などに比べて十分に小さい。また、半導体材料として、炭化珪素半導体と同様にバンドギャップが３．２ｅＶと大きいニオブ（Ｎｂ）ドープのチタン酸ストロンチウム（ＳｒＴｉＯ3）を用いた場合のコンタクト形成方法が開示されている。【０００５】
ＮｂドープＳｒＴｉＯ3を用いた半導体素子の製造方法として、ＮｂドープＳｒＴｉＯ3層と、金属酸化膜である酸化ストロンチウム（ＳｒＯ：ＳｒＲｕＯ3）膜との接合界面にＳｒＯ膜よりも正の電荷を帯びたランタンオキシド（ＬａＯ）層を設けることで当該接合界面に双極子（ダイポール）を形成し、ショットキー障壁を低下させる方法が提案されている（例えば、下記非特許文献１参照。）。下記非特許文献１は、１層（単層）の半導体層と金属膜との界面特性を当該界面に形成されたダイポールによって制御可能であることを示している。すなわち、単純に半導体部上に金属電極を堆積することで形成される半導体部と金属電極との接合界面の特性を超える界面特性制御方法である。【０００６】
また、別の炭化珪素半導体素子の製造方法として、グラフェン（ｇｒａｐｈｅｎｅ：炭素原子が六角形の格子状に結合した、炭素原子１つ分の厚さを有するシート状の物質）を用いて電極を形成する方法が提案されている（例えば、下記特許文献１〜３および下記非特許文献２，３参照。）。下記特許文献１（第００２３〜００２４，００３７段落）には、炭化珪素ＭＯＳＦＥＴのソース電極およびドレイン電極にグラフェンを用いることが開示されている。下記特許文献１では、炭化珪素半導体部上に金属膜または炭素（Ｃ）膜を堆積し、アニールコンタクトにより炭化珪素半導体部と金属膜または炭素膜とを反応させることでソース電極およびドレイン電極を形成している。【０００７】
下記特許文献２には、炭化珪素半導体部上にカーボン（Ｃ）層と金属層とを順に堆積し、コンタクトアニールにより金属層と炭化珪素半導体部やカーボン層とを反応させることで低コンタクト抵抗のオーミックコンタクトを形成することが開示されている。下記特許文献３（第００６１〜００６８段落）には、炭化珪素半導体基板のＣ面にカーボン層およびタンタル（Ｔａ）層を順に形成し、熱処理によりカーボン層とタンタル層とを反応させてタンタルカーバイド（ＴａＣ）からなるオーミックコンタクトを形成することが開示されている。また、下記特許文献２（第００６３段落）および下記特許文献３（第００７１段落）には、カーボン層としてグラフェンを用いることが開示されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１２−１９０９８２号公報
【特許文献２】特開２０１１−０９６９０５号公報
【特許文献３】特開２０１３−１８７４２０号公報
【非特許文献】
【０００９】
【非特許文献１】ティー・ヤジマ（Ｔ．Ｙａｊｉｍａ）、外９名、ペロブスカイト酸化物へテロ界面における界面ダイポールを用いたバンドオフセット制御（Ｃｏｎｔｒｏｌｌｉｎｇ  Ｂａｎｄ  Ａｌｉｇｎｍｅｎｔｓ  ｂｙ  Ｅｎｇｉｎｅｅｒｉｎｇ  Ｉｎｔｅｒｆａｃｅ  Ｄｉｐｏｌｅｓ  ａｔ  Ｐｅｒｏｖｓｋｉｔｅ  Ｏｘｉｄｅ  Ｈｅｔｅｒｏｉｎｔｅｒｆａｃｅｓ）、フォトン  ファクトリー  ニュース（Ｐｈｏｔｏｎ  Ｆａｃｔｏｒｙ  Ｎｅｗｓ）、高エネルギー加速器研究機構、２０１２年２月、第２９巻、第４号、ｐ．１３〜１６
【非特許文献２】エム・ジェイ・タジール（Ｍ．Ｊ．Ｔａｄｊｅｒ）、外９名、バーティカル  コンダクション  メカニズム  オブ  ザ  エピタキシャル  グラフェン／ｎタイプ  ４Ｈ−ＳｉＣ  ヘテロジャンクション  アット  クライオジェニック  テンパレーチャーズ（Ｖｅｒｔｉｃａｌ  ｃｏｎｄｕｃｔｉｏｎ  ｍｅｃｈａｎｉｓｍ  ｏｆ  ｔｈｅ  ｅｐｉｔａｘｉａｌ  ｇｒａｐｈｅｎｅ／ｎ−ｔｙｐｅ  ４Ｈ−ＳｉＣ  ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ  ａｔ  ｃｒｙｏｇｅｎｉｃ  ｔｅｍｐｅｒａｔｕｒｅｓ）、アプライド  フィジクス  レターズ（Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ）、（米国）、アメリカン  インスティテュート  オブ  フィジクス（Ａｍｅｒｉｃａｎ  Ｉｎｓｔｉｔｕｔｅ  ｏｆ  Ｐｈｙｓｉｃｓ）、２０１２年、第１００巻、第１９３５０６号
【非特許文献３】エス・ヘルテル（Ｓ．Ｈｅｒｔｅｌ）、外８名、テーラリング  ザ  グラフェン／シリコン  カーバイド  インターフェイス  フォア  モノリシック  ウエハ−スケール  エレクトロニックス（Ｔａｉｌｏｒｉｎｇ  ｔｈｅ  ｇｒａｐｈｅｎｅ／ｓｉｌｉｃｏｎ  ｃａｒｂｉｄｅ  ｉｎｔｅｒｆａｃｅ  ｆｏｒ  ｍｏｎｏｌｉｔｈｉｃ  ｗａｆｅｒ−ｓｃａｌｅ  ｅｌｅｃｔｒｏｎｉｃｓ）、ネイチャー  コミュニケーションズ（Ｎａｔｕｒｅ  Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）、（英国）、マクミラン  パブリッシャーズ（Ｍａｃｍｉｌｌａｎ  Ｐｕｂｌｉｓｈｅｒｓ）、２０１２年７月１７日、第３巻、第９５７号
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、炭化珪素半導体は、シリコン半導体よりもバンドギャップ（禁止帯（ｆｏｒｂｉｄｄｅｎ  ｂａｎｄ）の幅）がはるかに大きいため、炭化珪素半導体部と金属電極との接合界面での性質はｐ型とｎ型とで異なる。すなわち、シリコン半導体では、価電子帯（ｖａｌｅｎｃｅ  ｂａｎｄ）の頂上のエネルギー準位に近いフェルミ準位を有する金属が存在する。このような金属を用いて金属電極を形成することで、シリコン半導体部と金属電極との接合界面に生じる電位差（ショットキー障壁高さ）をｐ型とｎ型とでほぼ変わらなくすることができる。【００１１】
一方、炭化珪素半導体では、価電子帯の頂上のエネルギー準位が６．６ｅＶと非常に深く、最も仕事関数（真空準位とフェルミ準位とのエネルギー差）の高い白金（Ｐｔ）を金属電極として用いたとしても、炭化珪素半導体との仕事関数差は１．２ｅＶ以上である。このため、ｐ型炭化珪素半導体部上に金属電極を普通に堆積しただけでは、ｐ型炭化珪素半導体部と金属電極との接合界面に正孔に対して高いショットキー障壁が形成され、オーミックコンタクトを形成することは難しい。【００１２】
上述したシリコン半導体部と金属電極とのコンタクト形成方法を流用し、ｐ型炭化珪素半導体部の表面に形成したニッケル膜やチタン膜などをシリサイド化したとしても、ｐ型炭化珪素半導体と金属電極とのコンタクト抵抗は１０-2Ωｃｍ2〜１０-3Ωｃｍ2と実用上不十分な値である。また、シリサイド化によるオーミックコンタクト形成の原理は明らかでなく再現性に乏しい。このため、シリサイド化によるオーミックコンタクト形成方法を、ｐ型炭化珪素半導体と金属電極のコンタクト形成に適用することは現在１つの技術課題となっている。【００１３】
また、上述したように、ｐ型炭化珪素半導体部と金属電極とのコンタクト抵抗が高くなる元々の原因は、炭化珪素半導体における価電子帯の頂上のエネルギー準位が深いことに端を発する。このため、半導体部と金属電極との接合界面にショットキー障壁が生じる原理から推測しても、単純に半導体部上に金属電極を堆積することで半導体部と金属電極とのコンタクトを形成する方法では、ｐ型炭化珪素半導体部と金属電極とのコンタクトの低抵抗化を図ることは非常に難しいことがわかる。【００１４】
また、上記非特許文献１では、イオン性結晶（原子間のイオン結合による結晶）である酸化膜（ＳｒＲｕＯ3膜）のイオン価数を制御することが、ＮｂドープＳｒＴｉＯ3層とＳｒＲｕＯ3膜との接合界面の特性制御の重要な原理となっている。しかしながら、共有結合性結晶（原子間の共有結合による結晶）である炭化珪素半導体では、元素置換（炭化珪素半導体のイオン価数を制御）したとしても、炭化珪素半導体と金属電極との接合界面に簡単にダイポールを形成するほどの電荷移動が生じない。したがって、上記非特許文献１のような元素置換によるコンタクト形成方法を、炭化珪素半導体と金属電極とコンタクト形成に適用することは難しい。【００１５】
この発明は、上述した従来技術による問題点を解消するため、ｐ型炭化珪素半導体部と金属電極とのオーミックコンタクトを形成するにあたって、低抵抗なオーミックコンタクトを再現性高く形成することができる炭化珪素半導体素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上述した課題を解決し、目的を達成するため、本発明者らは、鋭意研究を重ねた結果、炭化珪素半導体部と金属電極との間にグラフェン層を設けることで、炭化珪素半導体部と金属電極との接合界面にダイポールが形成されることを見出した。グラフェンはバンドギャップを持たない半導体であり、そのフェルミ準位はグラフェン層に接する材料層からの電荷移動によって容易に変化する。この原理を用いれば、ｐ型炭化珪素半導体部上に形成したグラフェン層からｐ型炭化珪素半導体部に電子が移動し、実効的にグラフェン層にｐ型炭化珪素半導体部から正の電荷（正孔）が移動するように見える。炭化珪素半導体部上のグラフェン層は、炭化珪素半導体部を高温で加熱しシリコン原子を蒸発させることで残った炭素原子によって形成されることが広く知られている。本発明は、このような知見に基づいてなされたものである。【００１７】
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体素子の製造方法は、ｐ型炭化珪素半導体部と金属電極とのコンタクトを形成する炭化珪素半導体素子の製造方法であって、次の特徴を有する。まず、前記ｐ型炭化珪素半導体部の表面に、前記ｐ型炭化珪素半導体部と前記金属電極と接合界面に生じる電位差を低減させるグラフェン層を形成する第１工程を行う。次に、前記グラフェン層の表面に前記金属電極を形成する第２工程を行う。【００１８】
また、この発明にかかる炭化珪素半導体素子の製造方法は、上述した発明において、前記第１工程では、単層以上３層以下の前記グラフェン層を形成することを特徴とする。【００１９】
また、この発明にかかる炭化珪素半導体素子の製造方法は、上述した発明において、前記第１工程では、前記グラフェン層による前記ｐ型炭化珪素半導体部の被覆率を、前記ｐ型炭化珪素半導体部の表面積の３０％以上とすることを特徴とする。【００２０】
また、この発明にかかる炭化珪素半導体素子の製造方法は、上述した発明において、前記ｐ型炭化珪素半導体部のキャリア濃度は、１×１０16／ｃｍ3以上であることを特徴とする。【００２１】
また、この発明にかかる炭化珪素半導体素子の製造方法は、上述した発明において、前記金属電極の電極材料は、金、銀、白金、チタン、ニッケル、鉄、コバルト、銅、クロム、アルミニウムまたはパラジウム、もしくはこれらの金属を１つ以上含む合金であることを特徴とする。【００２２】
また、この発明にかかる炭化珪素半導体素子の製造方法は、上述した発明において、前記第１工程の後、前記第２工程の前に、さらに、前記グラフェン層の表面に、六方晶窒化ホウ素からなる絶縁体層を形成する第３工程を行う。そして、前記第２工程では、前記絶縁体層の表面に前記金属電極を形成することを特徴とする。【００２３】
また、この発明にかかる炭化珪素半導体素子の製造方法は、上述した発明において、前記第３工程では、単層または２層の前記絶縁体層を形成することを特徴とする。
【発明の効果】
【００２４】
本発明にかかる炭化珪素半導体素子の製造方法によれば、ｐ型炭化珪素半導体部と金属電極との接合界面にダイポールを形成することができ、ｐ型炭化珪素半導体部と金属電極との接合界面に生じる電位差を低減させることができる。これにより、ｐ型炭化珪素半導体部と金属電極との低抵抗なオーミックコンタクトを再現性高く形成することができるという効果を奏する。
【図面の簡単な説明】
【００２５】
【図１】図１は、実施の形態１にかかる炭化珪素半導体素子の構造の要部を示す断面図である。
【図２】図２は、実施の形態２にかかる炭化珪素半導体素子の構造の要部を示す断面図である。
【図３】図３は、本発明にかかる炭化珪素半導体素子の電圧−電流特性を示す図表である。
【発明を実施するための形態】
【００２６】
以下に添付図面を参照して、この発明にかかる炭化珪素半導体素子の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、ミラー指数の表記において、“−”はその直後の指数につくバーを意味しており、指数の前に“−”を付けることで負の指数を表している。
【００２７】
（実施の形態１）
実施の形態１にかかる炭化珪素（ＳｉＣ）からなる半導体素子（炭化珪素半導体素子）の断面構造について説明する。図１は、実施の形態１にかかる炭化珪素半導体素子の構造の要部を示す断面図である。図１には、ｐ型炭化珪素半導体部１の表面に設けられた金属電極２付近を拡大して示す（図２においても同様）。ｐ型炭化珪素半導体部１は、例えば、ｐ型の炭化珪素半導体からなる半導体基板（以下、炭化珪素半導体基板（半導体チップ）とする）、炭化珪素半導体基板上に積層されたｐ型炭化珪素半導体層、または炭化珪素半導体基板の表面層に設けられたｐ型炭化珪素半導体領域である。
【００２８】
ｐ型炭化珪素半導体部１は、炭化珪素の六層周期六方晶（６Ｈ−ＳｉＣ）、四層周期六方晶（４Ｈ−ＳｉＣ）、または三層周期立方晶（３Ｈ−ＳｉＣ）であってもよい。ｐ型炭化珪素半導体部１の表面は、例えば原子レベルの平坦性が得られる程度に表面平坦化処理されている。ｐ型炭化珪素半導体部１の平坦化された表面には、バンドギャップを持たない半導体であるグラフェン（ｇｒａｐｈｅｎｅ：炭素（Ｃ）原子が六角形の格子状に結合した、炭素原子１つ分の厚さを有するシート状の物質）の層（以下、グラフェン層とする）１１が設けられている（ドット状のハッチング部分）。ｐ型炭化珪素半導体部１の、グラフェン層１１が接する表面の結晶面方位は、例えば（０００１）面、（０００−１）面、（１１−２０）面であってもよい。
【００２９】
グラフェン層１１によるｐ型炭化珪素半導体部１の被覆率（以下、単にグラフェン層１１の被覆率とする）、すなわちｐ型炭化珪素半導体部１の表面積Ａ０に対するグラフェン層１１の表面積Ａ１（＝Ａ１／Ａ０）は、ｐ型炭化珪素半導体部１の表面積の３０％以上であることがよい。ｐ型炭化珪素半導体部１のキャリア濃度は、例えば１×１０16／ｃｍ3以上であることがよい。グラフェン層１１は、１層のグラフェンからなる単層構造、または３層以下でグラフェンを積層してなる積層構造であるのがよい。その理由は、ｐ型炭化珪素半導体部１と金属電極２との接合界面に確実に双極子（ダイポール）を形成することができるからである。ｐ型炭化珪素半導体部１と金属電極２との接合界面にダイポールを形成することで、ｐ型炭化珪素半導体部１と金属電極２との接合界面に生じる電位差（ショットキー障壁高さ）を低減させることができる。
【００３０】
グラフェン層１１は単層構造であることがより好ましい。その理由は、単層が唯一ギャップが無くフェルミ準位が容易に移動できるからである。図１には、単層構造のグラフェン層１１を示す。また、グラフェン層１１を構成する複数の炭素原子をそれぞれ円形状に示し、炭素原子の共有結合を隣り合う円形状の部分をつなぐ直線状に示す。また、図１では、ｐ型炭化珪素半導体部１とグラフェン層１１および金属電極２との各接合界面位置を明確にするために、グラフェン層１１とｐ型炭化珪素半導体部１および金属電極２とを離して図示しているが、グラフェン層１１はｐ型炭化珪素半導体部１および金属電極２にそれぞれ接している。
【００３１】
グラフェン層１１上には、金属電極２が設けられている。金属電極２は、ｐ型炭化珪素半導体部１との間に設けられたグラフェン層１１により、ｐ型炭化珪素半導体部１とのオーミックコンタクトを形成している。具体的には、金属電極２は、例えばＭＯＳＦＥＴのソース電極やドレイン電極など、一般的な素子構造を構成する表面電極であってもよい。金属電極２の電極材料として、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）またはパラジウム（Ｐｄ）、もしくはこれらの金属を１つ以上含む合金を用いてもよい。また、金属電極２は、上述した金属および合金のいずれか一つからなる金属膜を異なる組み合わせで複数積層してなる積層膜であってもよい。
【００３２】
次に、実施の形態１にかかる炭化珪素半導体素子の製造方法について、図１を参照しながら説明する。ここでは、グラフェン層１１および金属電極２以外の素子構造の形成工程については説明を省略するが、グラフェン層１１および金属電極２以外の素子構造は一般的な方法により所定のタイミングで形成すればよい。まず、例えば、化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）処理により両面鏡面研磨された直径３インチのｐ型炭化珪素半導体からなる半導体ウエハ（以下、ｐ型ＳｉＣウエハとする）を用意する。ｐ型ＳｉＣウエハの厚さは、例えば４３０μｍであってもよい。ＳｉＣウエハの主面は、例えば＜１１−２０＞方向に４から８度程度のオフ角を有する（０００１）面であってもよい。
【００３３】
次に、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により、ｐ型ＳｉＣウエハの主面上にｐ型エピタキシャル層を堆積（形成）する。このｐ型エピタキシャル層のキャリア濃度および厚さは、例えば、それぞれ１×１０19／ｃｍ3および１０μｍであってもよい。これにより、ｐ型ＳｉＣウエハ上ｐ型エピタキシャル層を堆積してなるｐ型エピタキシャルウエハが形成される。このｐ型エピタキシャルウエハは所定のタイミングでチップ状にダイシングされ、例えば１０ｍｍのチップサイズのｐ型半導体チップ（ｐ型炭化珪素半導体部１：以下、ｐ型半導体チップ１とする）が形成される。
【００３４】
次に、例えば、紫外線（ＵＶ：Ｕｌｔｒａ  Ｖｉｏｌｅｔ）およびオゾン（Ｏ3）を用いたＵＶオゾン洗浄によるチップ表面の改質や、有機洗浄処理によりチップ表面の付着物除去を行う。次に、熱処理により、ｐ型半導体チップ１のおもて面に単層のグラフェン層１１を成長させる（形成する）。具体的には、グラフェン層１１を形成する方法として、ｐ型半導体チップ１を例えば１２００℃以上程度に加熱することでｐ型半導体チップ１を構成する炭化珪素半導体からシリコン原子を脱離させ、残った炭素原子からなるグラフェン層１１を形成する方法を用いてもよい。
【００３５】
また、グラフェン層１１を形成する方法として、ＣＶＤ法や、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、予め形成したグラフェン層１１をｐ型半導体チップ１上に転写する方法を用いてもよい。より具体的には、例えば、ｐ型半導体チップ１を加熱してグラフェン層１１を形成する方法を用いる場合、次のようにグラフェン層１１を形成する。まず、赤外線集光式超高温加熱装置の反応炉（チャンバー）内にｐ型半導体チップ１を挿入する。次に、反応炉内を例えば６．６×１０-1Ｐａ程度まで真空引きする。次に、反応炉内に例えばアルゴン（Ａｒ）ガスを大気圧になるまで導入し、所定の流速で流し続けることでｐ型半導体チップ１をアルゴンガス雰囲気にさらす。
【００３６】
そして、反応炉内の温度を例えば２０℃／分の昇温レート（昇温速度）で室温（例えば２５℃程度）から１６５０℃（最高温度）程度になるまで加熱した後、反応炉内の温度を最高温度で例えば５分間程度維持する。これによって、ｐ型半導体チップ１のおもて面に単層のグラフェン層１１が形成される。積層構造のグラフェン層１１とする場合には、反応炉内の温度が最高温度に到達した後、最高温度での維持時間をさらに長くすればよい。そして、反応炉内の温度を室温まで降温した後、ｐ型半導体チップ１を反応炉から取り出す。その後、グラフェン層１１上に金属電極２として例えば金電極を形成することで、図１に示すｐ型半導体チップ１上にグラフェン層１１および金属電極２が順に形成された半導体素子が完成する。
【００３７】
金属電極２は、例えば、蒸着法や、ＭＢＥ法などによって形成することが可能である。一方、スパッタリング法などターゲット原子（分子）の運動エネルギーの高い成膜（形成）方法で金属電極２を成膜する場合、金属電極２の成膜中にグラフェン層１１などが破壊される虞があるため、好ましくない。また、上述した実施の形態１にかかる炭化珪素半導体素子の製造方法では、ダイシングによりチップ状にした後に、各ｐ型半導体チップ１にグラフェン層１１および金属電極２を形成する場合を例に説明しているが、ｐ型エピタキシャルウエハにグラフェン層１１および金属電極２を形成した後に、ｐ型エピタキシャルウエハをダイシングしてもよい。
【００３８】
以上、説明したように、実施の形態１によれば、ｐ型炭化珪素半導体部と金属電極との接合界面にグラフェン層を挿入することにより、ｐ型炭化珪素半導体部と金属電極との接合界面にダイポールを形成することができる。これによって、ｐ型炭化珪素半導体部と金属電極との接合界面に生じる電位差（ショットキー障壁高さ）を低減させることができ、ｐ型炭化珪素半導体部と金属電極との接合界面に低抵抗なオーミックコンタクトを再現性高く形成することができる。
【００３９】
（実施の形態２）
次に、実施の形態２にかかる炭化珪素半導体素子の断面構造について説明する。図２は、実施の形態２にかかる炭化珪素半導体素子の構造の要部を示す断面図である。実施の形態２にかかる炭化珪素半導体素子が実施の形態１にかかる炭化珪素半導体素子と異なる点は、グラフェン層１１と金属電極２との間に、絶縁体である六方晶窒化ホウ素（ｈ−ＢＮ）の層（以下、ｈ−ＢＮ層とする）１２が設けられている点である。ｈ−ＢＮ層１２は、単層構造であってもよいし、積層構造であってもよい。ｈ−ＢＮ層１２は、グラフェン層１１と金属電極２とが相互に作用して悪影響が及ぶことを防止する機能を有する。
【００４０】
例えば、金属電極２の電極材料として使用可能なニッケルは、グラフェン層１１と強く相互作用することが知られている。その結果、グラフェン層１１のエネルギーバンドが変調されてしまい、ｐ型炭化珪素半導体部１と金属電極２との間においてｐ型炭化珪素半導体部１と金属電極２とのオーミックコンタクトを形成するための電荷移動が生じにくくなる。このため、グラフェン層１１と金属電極２との間にｈ−ＢＮ層１２を形成し、ｈ−ＢＮ層１２によってグラフェン層１１と金属電極２との相互作用を断ち切る。
【００４１】
実施の形態２にかかる炭化珪素半導体素子の製造方法は、実施の形態１にかかる炭化珪素半導体素子の製造方法において、グラフェン層１１を形成後にＭＢＥ法やＣＶＤ法によって直接形成する方法や、グラフェン層１１の形成後、金属電極２の形成前に、グラフェン層１１の上に例えば単層のｈ−ＢＮ層１２を形成すればよい。ｈ−ＢＮ層１２は、例えばＣＶＤ法、ＭＢＥ法、および予め形成したｈ−ＢＮ層１２をグラフェン層１１上に転写する方法によって形成可能である。具体的には、まず、実施の形態１と同様に、化学機械研磨処理により両面鏡面研磨されたｐ型ＳｉＣウエハを用意し、グラフェン層１１の形成までの工程を順に行う。次に、グラフェン層１１の上に例えば単層のｈ−ＢＮ層１２を形成する。
【００４２】
例えば、１０ｍｍのチップサイズのｐ型半導体チップ１（ｐ型炭化珪素半導体部１）上のグラフェン層１１にｈ−ＢＮ層１２を転写する場合、グラフェン層１１に転写するフィルム状のｈ−ＢＮ層１２は、次のように形成すればよい。まず、フィルム状のｈ−ＢＮ層１２を形成するための支持基板として、１０ｍｍ四方で例えば１００μｍの厚さの、化学機械研磨された銅箔を用意する。この銅箔の平均表面粗さは、例えば１ｎｍであってもよい。次に、ＣＶＤ装置の反応炉内に銅箔を挿入し、反応炉内に銅箔を挿入する。次に、反応炉内を例えば１×１０-3Ｐａ程度まで真空引きする。
【００４３】
次に、反応炉内の圧力が例えば６．６Ｐａ（＝５×１０-2Ｔｏｒｒ）程度になるまで例えば水素（Ｈ2）ガスを導入し、所定の流速で流し続けることでｐ型半導体チップ１を水素ガス雰囲気にさらす。次に、反応炉内の温度を例えば５０℃／分の昇温レートで室温から１０００℃程度になるまで加熱する。次に、反応炉内の温度を１０００℃程度に維持した状態で、反応炉内への水素ガスの導入を停止する。次に、反応炉内にアルゴンガスを導入し、所定の流速で流し続けるｐ型半導体チップ１をアルゴンガス雰囲気にさらす。次に、アルゴンガスの流路に、ｈ−ＢＮ層１２の原料源としてアンモニアボラン（Ｈ3ＮＢＨ3）を昇華させてアルゴンガスをキャリアガスとして、反応炉内にアンモニアボランを例えば６６６Ｐａ（約５Ｔｏｒｒ）程度導入する。次に、銅箔の温度およびガス圧を維持した状態で例えば１０分間維持することで、銅箔上に単層のｈ−ＢＮ層１２を成膜（形成）する。
【００４４】
積層構造のｈ−ＢＮ層１２とする場合には、反応炉内に原料ガスを導入した後、反応炉内の温度（銅箔の温度）およびガス圧を維持した状態での維持時間をさらに長くすればよい。そして、反応炉内の温度を１００℃／秒の冷却レート（冷却速度）で急冷する。次に、ｈ−ＢＮ層１２が形成された銅箔を反応炉から取り出す。次に、ｈ−ＢＮ層１２上に、例えばポリメチルメタクリレート（ＰＭＭＡ：Ｐｏｌｙｍｅｔｈｙｌ  ｍｅｔｈａｃｒｙｌａｔｅ）膜（不図示）などのアクリル樹脂膜を形成する。ＰＭＭＡ膜は、例えば、ジクロロベンゼンに１０ｗｔ％の割合でＰＭＭＡを溶解させたＰＭＭＡ溶液をｈ−ＢＮ層１２上に２０μｌ程度滴下し、回転数４０００ｒｐｍで６０秒間の条件でスピンコートした後、４０℃程度の温度で３０分間乾燥させることで形成すればよい。
【００４５】
次に、エッチングにより、銅箔を除去する。具体的には、ｈ−ＢＮ層１２およびＰＭＭＡ膜が形成された銅箔が完全になくなるまで、例えば塩酸（ＨＣｌ）１０ｍｌ、過酸化水素（Ｈ2Ｏ2）１０ｍｌおよび純水５０ｍｌの混合液に浸漬する。次に、例えば５分間の流水洗浄後に乾燥させることで、ＰＭＭＡ膜に支持されたフィルム状のｈ−ＢＮ層１２が形成される。銅箔を除去した後、ＰＭＭＡ膜などのアクリル樹脂膜によってｈ−ＢＮ層１２が支持される。次に、ＰＭＭＡ膜に支持されたｈ−ＢＮ層１２を、ｐ型半導体チップ１上のグラフェン層１１に押し付ける。そして、次に、例えば、８０℃の温度に加熱しながら、４９ｋＰａの圧力でグラフェン層１１にｈ−ＢＮ層１２を圧着する。
【００４６】
次に、例えば１８０℃の温度で３０分間の熱処理によってＰＭＭＡ膜を軟化し、グラフェン層１１にｈ−ＢＮ層１２を密着させる。次に、グラフェン層１１にｈ−ＢＮ層１２が密着したｐ型半導体チップ１を例えばアセトン（ＣＨ3ＣＯＣＨ3）に５分間浸漬し、ＰＭＭＡ膜を溶解する。次に、グラフェン層１１およびｈ−ＢＮ層１２が形成されたｐ型半導体チップ１全体を例えば超純水によって５分間程度洗浄する。これによって、グラフェン層１１上にｈ−ＢＮ層１２が転写される。その後、ｈ−ＢＮ層１２上に金属電極２を形成することで、図２に示すｐ型半導体チップ１上にグラフェン層１１、ｈ−ＢＮ層１２および金属電極２が順に形成された半導体素子が完成する。金属電極２の形成方法は、実施の形態１と同様である。
【００４７】
以上、説明したように、実施の形態２によれば、実施の形態１と同様の効果を得ることができる。また、実施の形態２によれば、グラフェン層と金属電極との間にｈ−ＢＮ層を形成し、ｈ−ＢＮ層によってグラフェン層と金属電極との相互作用を断ち切ることで、グラフェン層のエネルギーバンドが変調されることを防止することができる。このため、金属電極の電極材料として、グラフェン層と強く相互作用する金属を用いた場合においても、ｐ型炭化珪素半導体部と金属電極とのオーミックコンタクトを形成することができる。
【００４８】
（実施例）
次に、本発明にかかる半導体素子の電圧−電流特性（Ｉ−Ｖ特性）について検証した。図３は、本発明にかかる炭化珪素半導体素子の電圧−電流特性を示す図表である。上述した実施の形態１，２にかかる炭化珪素半導体素子の製造方法や後述する実施例１〜１３に例示した材料、材料の使用量や混合比、また、処理内容、処理手順、処理装置（要素または部材）の向きや具体的な配置等は一例であり、本発明の趣旨を逸脱しない範囲で種々変更可能である。このため、本発明は、以下の実施例１〜１３の範囲に限定されるものではない。まず、上述した実施の形態１にかかる炭化珪素半導体素子の製造方法にしたがい、７つの試料を作製した（以下、実施例１〜６，１２とする）。
【００４９】
実施例１〜６，１２は、それぞれ、グラフェン層１１の積層数、グラフェン層１１の被覆率およびｐ型半導体チップ１（ｐ型エピタキシャル層）のキャリア濃度（図３には、ｐ−ＳｉＣキャリア濃度と記載）のいずれか一つ以上が異なる。実施例１においては、上述した実施の形態１にかかる炭化珪素半導体素子の製造方法に例示した上記諸条件で、キャリア濃度１×１０19／ｃｍ3のｐ型半導体チップ１上に、単層構造のグラフェン層１１を形成した。そして、直径１００μｍのパッドパターンが形成されたメタルマスクをグラフェン層１１上に配置し、電子ビーム（ＥＢ：Ｅｌｅｃｔｒｏｎ  Ｂｅａｍ）蒸着法により金属電極２として５００ｎｍの厚さの金電極を積層した。
【００５０】
実施例２においては、赤外線集光式超高温加熱装置の反応炉内における最高温度での維持時間を１０分間として２層構造のグラフェン層１１を形成した。実施例２の、赤外線集光式超高温加熱装置の反応炉内における最高温度での維持時間以外の製造方法は実施例１と同様である。実施例３においては、赤外線集光式超高温加熱装置の反応炉内における最高温度での維持時間を３０分間として３層構造のグラフェン層１１を形成した。実施例３の、赤外線集光式超高温加熱装置の反応炉内における最高温度での維持時間以外の製造方法は実施例１と同様である。
【００５１】
実施例４においては、ｐ型半導体チップ１のキャリア濃度を１×１０18／ｃｍ3とした。実施例４の、ｐ型半導体チップ１のキャリア濃度以外の製造方法は実施例１と同様である。実施例５においては、ｐ型半導体チップ１のキャリア濃度を１×１０17／ｃｍ3とした。実施例５の、ｐ型半導体チップ１のキャリア濃度以外の製造方法は実施例１と同様である。実施例６においては、ｐ型半導体チップ１のキャリア濃度を１×１０16／ｃｍ3とした。実施例６の、ｐ型半導体チップ１のキャリア濃度以外の製造方法は実施例１と同様である。実施例１２においては、赤外線集光式超高温加熱装置の反応炉内における最高温度での維持時間を２分間として単層のグラフェン層１１を形成し、グラフェン層１１の被覆率を３０％とした。実施例１２の、グラフェン層１１の被覆率以外の製造方法は実施例１と同様である。
【００５２】
また、上述した実施の形態２にかかる炭化珪素半導体素子の製造方法にしたがい、６つの試料を作製した（以下、実施例７〜１１，１３とする）。実施例７〜１１，１３は、それぞれ、グラフェン層１１の被覆率、ｈ−ＢＮ層１２の積層数およびｐ型半導体チップ１のキャリア濃度のいずれか１つ以上が異なる。実施例７においては、上述した実施の形態２にかかる炭化珪素半導体素子の製造方法に例示した上記諸条件で形成した単層のｈ−ＢＮ層１２をグラフェン層１１上に転写した。また、金属電極２の電極材料をニッケルとした。実施例７の、ｈ−ＢＮ層１２を形成した点、金属電極２の電極材料をニッケルに変更した点、以外の製造方法は実施例１と同様である。
【００５３】
実施例８においては、反応炉内に原料ガスを導入した後に、反応炉内の温度およびガス圧を維持した状態での維持時間を３０分間として２層構造のｈ−ＢＮ層１２を形成した。実施例８の、反応炉内の温度およびガス圧を維持した状態での維持時間以外の製造方法は実施例７と同様である。実施例９においては、ｐ型半導体チップ１のキャリア濃度を１×１０18／ｃｍ3とした。実施例９の、ｐ型半導体チップ１のキャリア濃度以外の製造方法は実施例７と同様である。実施例１０においては、ｐ型半導体チップ１のキャリア濃度を１×１０17／ｃｍ3とした。実施例１０の、ｐ型半導体チップ１のキャリア濃度以外の製造方法は実施例７と同様である。
【００５４】
実施例１１においては、ｐ型半導体チップ１のキャリア濃度を１×１０16／ｃｍ3とした。実施例１１の、ｐ型半導体チップ１のキャリア濃度以外の製造方法は実施例７と同様である。実施例１３においては、赤外線集光式超高温加熱装置の反応炉内における最高温度での維持時間を２分間として単層のグラフェン層１１を形成し、グラフェン層１１の被覆率を３０％とした。実施例１３の、グラフェン層１１の被覆率以外の製造方法は実施例７と同様である。
【００５５】
比較として、グラフェン層１１を形成せずに、ｐ型半導体チップ１上に金属電極２として金電極を直接形成した試料を作製した（以下、比較例１とする）。比較例１の、グラフェン層１１を形成しない点以外の製造方法は実施例１と同様である。また、ｈ−ＢＮ層１２を形成（転写）せずに、グラフェン層１１上に金属電極２としてニッケル層を直接形成した試料を作製した（以下、比較例２とする）。比較例２の、ｈ−ＢＮ層１２を形成しない点以外の製造方法は実施例７と同様である。
【００５６】
これら実施例１〜１３および比較例１，２のＩ−Ｖ特性（ｐ型半導体チップ１と金属電極２とのコンタクトにおけるＩ−Ｖ特性）の測定結果を図３に示す。実施例１〜３として作製した、単層構造のグラフェン層１１や２層構造または３層構造のグラフェン層１１を形成したすべての試料において、Ｉ−Ｖ特性はオーミック性を示し（グラフェン層１１によってｐ型半導体チップ１と金属電極２とのオーミックコンタクトが形成され）、コンタクト抵抗が低くなることが確認された。また、実施例１，４〜６として作製した、ｐ型半導体チップ１のキャリア濃度を１×１０16／ｃｍ3以上１×１０19／ｃｍ3以下の範囲内で変化させたすべての試料において、Ｉ−Ｖ特性はオーミック性を示し、コンタクト抵抗が低くなることが確認された。
【００５７】
一方、ｐ型半導体チップ１と金属電極２との間にグラフェン層１１を形成しない比較例１においては、Ｉ−Ｖ特性はショットキー性を示し（グラフェン層１１によってｐ型半導体チップ１と金属電極２とのショットキーコンタクトが形成され）、コンタクト抵抗が高くなることが確認された。また、グラフェン層１１上に金属電極２としてグラフェン層１１と強く相互作用するニッケル層を形成した比較例２においても、Ｉ−Ｖ特性はショットキー性を示し、コンタクト抵抗が高くなることが確認された。そこで、実施例７，８において、グラフェン層１１と金属電極２との間に単層構造または２層構造のｈ−ＢＮ層１２を形成した結果、実施例７，８ともにＩ−Ｖ特性はオーミック性を示し、コンタクト抵抗が低くなることが確認された。
【００５８】
また、実施例７，９〜１１として作製した、グラフェン層１１と金属電極２との間にｈ−ＢＮ層１２を形成し、かつｐ型半導体チップ１のキャリア濃度を１×１０16／ｃｍ3以上１×１０19／ｃｍ3以下の範囲内で変化させたすべての試料において、Ｉ−Ｖ特性はオーミック性を示し、コンタクト抵抗が低くなることが確認された。さらに、実施例１２として作製した、単層のグラフェン層１１を被覆率３０％で形成し、かつ金電極（金属電極２）を形成した試料において、Ｉ−Ｖ特性はオーミック性を示し、コンタクト抵抗が低くなることが確認された。また、実施例１３として作製した、単層のグラフェン層１１を被覆率３０％で形成し、グラフェン層１１上にｈ−ＢＮ層１２を形成し、かつニッケル電極（金属電極２）を形成した試料において、Ｉ−Ｖ特性はオーミック性を示し、コンタクト抵抗が低くなることが確認された。以上の結果より、本発明によって低コンタクト抵抗化が実現可能であることが実証された。
【００５９】
以上において本発明は本発明の趣旨を逸脱しない範囲で種々変更可能であり、上述した各実施の形態において、例えば各部の寸法や不純物濃度等は要求される仕様等に応じて種々設定される。また、上述した各実施の形態および実施例は一例であり、上述した各実施の形態や実施例と他の構成とを本発明の趣旨を逸脱しない範囲で組み合わせた変形例においても本発明の効果が得られる。具体的には、本発明は、例えばＭＯＳＦＥＴやＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）などｐ型炭化珪素半導体部と金属電極とのオーミックコンタクトを形成する半導体素子に適用可能である。
【産業上の利用可能性】
【００６０】
以上のように、本発明にかかる炭化珪素半導体素子の製造方法は、ｐ型炭化珪素半導体と金属とのオーミックコンタクトを有する炭化珪素半導体素子に有用である。
【符号の説明】
【００６１】
１  ｐ型炭化珪素半導体部（ｐ型半導体チップまたはｐ型半導体ウエハ）
２  金属電極
１１  グラフェン層
１２  ｈ−ＢＮ層
【図１】
2016002386.tif 000003
【図２】
2016002386.tif 000004
【図３】
2016002386.tif 000005
【手続補正書】
【提出日】平成27年10月30日(2015.10.30)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ｐ型炭化珪素半導体部と金属電極とのコンタクトを形成する炭化珪素半導体素子の製造方法であって、
前記ｐ型炭化珪素半導体部の表面に、前記ｐ型炭化珪素半導体部と前記金属電極と接合界面に生じる電位差を低減させるグラフェン層を形成する第１工程と、
前記グラフェン層の表面に、六方晶窒化ホウ素からなる絶縁体層を形成する第２工程と、
前記絶縁体層の表面に前記金属電極を形成する第３工程と、
を含むことを特徴とする炭化珪素半導体素子の製造方法。
【請求項２】
前記第１工程では、単層以上３層以下の前記グラフェン層を形成することを特徴とする請求項１に記載の炭化珪素半導体素子の製造方法。
【請求項３】
前記第１工程では、前記グラフェン層による前記ｐ型炭化珪素半導体部の被覆率を、前記ｐ型炭化珪素半導体部の表面積の３０％以上とすることを特徴とする請求項１に記載の炭化珪素半導体素子の製造方法。
【請求項４】
前記ｐ型炭化珪素半導体部のキャリア濃度は、１×１０１６／ｃｍ３以上であることを特徴とする請求項１に記載の炭化珪素半導体素子の製造方法。
【請求項５】
前記金属電極の電極材料は、金、銀、白金、チタン、ニッケル、鉄、コバルト、銅、クロム、アルミニウムまたはパラジウム、もしくはこれらの金属を１つ以上含む合金であることを特徴とする請求項１に記載の炭化珪素半導体素子の製造方法。
【請求項６】
（削除）
【請求項７】
前記第２工程では、単層または２層の前記絶縁体層を形成することを特徴とする請求項１〜５のいずれか一つに記載の炭化珪素半導体素子の製造方法。
【国際調査報告】
2016002386.tif 000006
2016002386.tif 000007