(57)【要約】  ＬＥＤチップ（１）等の保護対象の回路に対して、ＥＳＤ保護素子であるツェナーダイオード（２）が並列接続され、このツェナーダイオード（２）に対してアンチヒューズ素子（３）が並列接続される。例えば、ＬＥＤパッケージ（Ｐ１〜Ｐｎ）は、ＬＥＤチップ（１）と、これに並列接続された複合保護素子（１０）を備える。複合保護素子（１０）は、ツェナーダイオード（２）とアンチヒューズ素子（３）とで構成される。ツェナーダイオード（２）は半導体基板に形成され、アンチヒューズ素子（３）は半導体基板の再配線層に形成される。
2015060278.tif 000002
【特許請求の範囲】
【請求項１】
保護対象の回路に対して並列接続されたＥＳＤ保護素子と、このＥＳＤ保護素子に対して並列接続されたアンチヒューズ素子とを備えた複合保護回路。
【請求項２】
保護対象の回路に対して並列接続されるＥＳＤ保護素子と、このＥＳＤ保護素子に対して並列接続されたアンチヒューズ素子とが単一のチップに構成された複合保護素子。
【請求項３】
前記チップは半導体基板であり、前記ＥＳＤ保護素子は前記半導体基板に形成されたツェナーダイオードであり、前記アンチヒューズ素子は前記半導体基板の表面の再配線層に形成され、絶縁層の両面を電極層で挟んだ積層構造のアンチヒューズ素子である、請求項２に記載の複合保護素子。
【請求項４】
請求項２または３に記載の複合保護素子と、この複合保護素子が接続された保護対象の回路とで構成され、前記保護対象の回路は照明用ＬＥＤチップであり、前記複合保護素子および前記照明用ＬＥＤチップは単一のパッケージに収納されることを特徴とする、照明用ＬＥＤ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＥＳＤに対する保護およびオープン故障に対する保護を行う複合保護回路、複合保護素子およびそれらを備えた照明用ＬＥＤ素子に関するものである。
【背景技術】
【０００２】
例えば照明用のＬＥＤチップは一般的にＥＳＤ耐性が低く、輸送時等に生じるＥＳＤによってチップが破壊するおそれがある。その対策の１つとして、特許文献１に示されるように、ＬＥＤチップに対してツェナーダイオードのようなＥＳＤ保護素子を並列に接続する構造が提案される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−２１２６７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＥＳＤ保護素子としてのツェナーダイオードをＬＥＤチップに対して並列に接続した構造においては、ＬＥＤチップが何らかの理由でオープンモード故障すると、ツェナーダイオードに電流が流れる。ツェナーダイオードはＥＳＤのような一瞬の強電流が流れるだけであれば破壊しないが、上記ＬＥＤの故障により過電流が常時流れるような状況になるとツェナーダイオードは発熱し、破壊してしまう。【０００５】
また、ＬＥＤ照明装置は、複数個のＬＥＤチップが直列接続され定電流駆動されるが、そのうちの１つのＬＥＤチップがオープンモード故障し、その結果、ＥＳＤ保護素子がオープンモード故障すると、直列接続した他のＬＥＤチップの全てが消灯してしまう。図１４（Ａ）（Ｂ）（Ｃ）はその例を示す回路図である。図１４（Ａ）（Ｂ）（Ｃ）において、Ｐ１・・・ＰｎはＬＥＤチップ１とともに、それに対して並列接続された、ＥＳＤ保護素子としてのツェナーダイオード２を備えたＬＥＤパッケージである。これらのＬＥＤパッケージが直列接続されてＬＥＤ照明装置の回路が構成される。通常は、図１４（Ａ）に示すように、全てのＬＥＤチップ１を通電するが、例えば図１４（Ｂ）に示すように、ＬＥＤパッケージＰ１のＬＥＤチップ１がオープンモード故障すれば、そのＬＥＤチップ１に並列接続されるツェナーダイオード２をバイパス電流が流れる。これにより、そのツェナーダイオード２が発熱し、オープンモード故障すると、図１４（Ｃ）に示すように、ＬＥＤパッケージＰ１のＬＥＤチップ１を含め、全てのＬＥＤチップ１の電流が遮断され、消灯する。【０００６】
本発明の第１の目的は、ＥＳＤ保護機能を備えるとともにオープンモード故障を防止した複合保護回路および複合保護素子を提供することにある。【０００７】
本発明の第２の目的は、ＥＳＤ保護機能および電流バイパス機能を備えた照明用ＬＥＤ素子を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の複合保護回路は、保護対象の回路に対して並列接続されたＥＳＤ保護素子と、このＥＳＤ保護素子に対して並列接続されたアンチヒューズ素子とを備えたことを特徴とする。【０００９】
本発明の複合保護素子は、保護対象の回路に対して並列接続されるＥＳＤ保護素子と、このＥＳＤ保護素子に対して並列接続されたアンチヒューズ素子とが単一のチップに構成されたことを特徴とする。【００１０】
前記チップは半導体基板であり、前記ＥＳＤ保護素子は半導体基板に形成されたツェナーダイオードであり、前記アンチヒューズ素子は半導体基板の表面の再配線層に形成され、絶縁層の両面を電極層で挟んだ積層構造のアンチヒューズ素子であることが好ましい。【００１１】
本発明の照明用ＬＥＤ素子は、上記複合保護素子と、この複合保護素子が接続された保護対象の回路である照明用ＬＥＤチップとで構成され、前記複合保護素子および前記照明用ＬＥＤチップが単一のパッケージに収納されることを特徴とする。
【発明の効果】
【００１２】
本発明の複合保護回路および複合保護素子によれば、保護対象回路をＥＳＤから保護するとともに、ＥＳＤ保護用の素子がオープンモード故障しても、保護対象回路をバイパスする電流経路が構成される。【００１３】
また、保護対象回路だけでなく、アンチヒューズ素子もＥＳＤから保護することができる。【００１４】
特に、保護対象の回路に対して並列接続されるＥＳＤ保護素子と、このＥＳＤ保護素子に対して並列接続されたアンチヒューズ素子とが単一のチップに構成されることにより、配線長さを短くすることができるため、アンチヒューズ素子をＥＳＤから保護することができる。それぞれディスクリート部品のＥＳＤ保護素子とアンチヒューズ素子とで複合保護回路を構成した場合、各素子間を接続する配線による抵抗成分や寄生インダクタンス成分が大きくなるため、アンチヒューズ素子の動作時の抵抗が大きくなって、その結果、アンチヒューズ素子がＥＳＤによって保護されない可能性がある。そこで、上記のとおり、ＥＳＤ保護素子とアンチヒューズ素子とが単一のチップに構成されることにより、アンチヒューズ素子をＥＳＤから保護できる。【００１５】
また、ＥＳＤ保護素子とアンチヒューズ素子とが単一のチップに構成されることにより、ＥＳＤ保護素子の熱がアンチヒューズに伝わり、アンチヒューズを加熱することになるので、アンチヒューズをより効率的に動作させることができる。【００１６】
また、本発明の照明用ＬＥＤ素子によれば、輸送中に、実装時に、または実装後の使用時に、ＥＳＤから保護され、複数の照明用ＬＥＤ素子が直列接続されて使用される場合に、あるＬＥＤ素子がオープンモード故障しても電流がバイパスされ、他の照明用ＬＥＤの消灯を防止できる。
【図面の簡単な説明】
【００１７】
【図１】図１は第１の実施形態に係るＬＥＤ照明装置の回路図である。
【図２】図２（Ａ）（Ｂ）（Ｃ）はＬＥＤ照明装置の動作時の電流経路の例を示す図である。
【図３】図３は第１の実施形態に係るＬＥＤ照明装置の回路基板の平面図である。
【図４】図４は第２の実施形態に係る複合保護素子を備えたＬＥＤ照明装置の回路図である。
【図５】図５（Ａ）は複合保護素子１０の平面図、図５（Ｂ）は図５（Ａ）におけるＡ−Ａ部分の断面図である。
【図６】図６は複合保護素子１０の回路図である。
【図７】図７は図５（Ｂ）に示した複合保護素子１０とは異なる構造の複合保護素子１０の断面図である。
【図８】図８は、アンチヒューズ素子の、絶縁状態から導通状態へと変化するメカニズムを示す模式断面図である。
【図９】図９（Ａ）は第２の実施形態に係る照明用ＬＥＤ素子２０２の平面図、図９（Ｂ）は照明用ＬＥＤ素子２０２の断面図である。
【図１０】図１０は第３の実施形態に係るＬＥＤ照明装置に備えられる複合保護素子１０および１００の製造方法を示す図である。
【図１１】図１１は第３の実施形態に係る複合保護素子１０および１００の製造方法を示す図であり、図１０に続く図である。
【図１２】図１２は第３の実施形態に係るＬＥＤ照明装置の製造方法を示す図である。
【図１３】図１３は第３の実施形態に係るＬＥＤ照明装置の別の製造方法を示す図である。
【図１４】図１４（Ａ）（Ｂ）（Ｃ）は特許文献１に示されるＬＥＤパッケージを用いたＬＥＤ照明装置の動作時の電流経路の例を示す回路図である。
【発明を実施するための形態】
【００１８】
以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付す。各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換または組み合わせが可能であることは言うまでもない。
【００１９】
《第１の実施形態》
図１は第１の実施形態に係る、複合保護回路を備えたＬＥＤ照明装置の回路図である。このＬＥＤ照明装置は、ＬＥＤチップ１、ツェナーダイオード２およびアンチヒューズ素子３の並列回路ＰＣ１・・・ＰＣｎを備え、それらの並列回路ＰＣ１・・・ＰＣｎが直列接続される。そしてこの直列回路に対して所定電流を供給する電源回路Ｅが設けられる。ＬＥＤチップ１は本発明に係る「保護対象の回路」である。複合保護素子１０は、ＥＳＤ保護素子としてのツェナーダイオード２とアンチヒューズ素子３とを備え、両者が並列接続される。アンチヒューズ素子３の構造は別の実施形態で後に示すが、端子間に所定値を超える電圧が印加されたときに、端子間が導通（短絡）する素子である。
【００２０】
図２（Ａ）（Ｂ）（Ｃ）は上記ＬＥＤ照明装置の動作時の電流経路の例を示す図である。ここで、ＬＥＤチップ１のフォワード電圧をVf、ツェナーダイオード２の降伏電圧をVbr、アンチヒューズ素子３のトリガー電圧をVtrで表すと、通常は、Vf < Vbr < Vtr の関係である。電源回路Ｅは、ＬＥＤチップ１に通電する電流が所定のフォワード電流Ifとなるように、全てのＬＥＤチップ１を定電流駆動する。この状態でのＬＥＤチップ１の両端電圧が上記フォワード電圧Vfである。上記電源回路Ｅを定電圧電源回路で構成する場合、その電源電圧をVdd、ＬＥＤパッケージの数をnで表すと、Vdd - (n - 1)*Vf > Vtr の関係とする。
【００２１】
例えば、ＬＥＤチップ１が1WのＬＥＤチップである場合、そのフォワード電圧Vfは、350mA通電時で3Vである。ツェナーダイオード２の降伏電圧Vbrは8Vである。アンチヒューズ素子３のトリガー電圧Vtrは20V、オン時の降下電圧は約1V（3Ω×350mA）である。
【００２２】
通常は、図２（Ａ）に示すように、全てのＬＥＤチップ１に定電流が流れて点灯する。
【００２３】
もし、並列回路ＰＣ１のＬＥＤチップ１がオープンモード故障すれば、そのＬＥＤチップ１に並列接続された複合保護素子１０の印加電圧はツェナーダイオード２の降伏電圧Vbrを上回るので、ツェナーダイオード２はオンする。また、Vbr < Vtr の関係であるので、このときアンチヒューズ素子３はオープンのままである。したがって、図２（Ｂ）に示すように、ツェナーダイオード２をバイパス電流が流れる。
【００２４】
その後、並列回路ＰＣ１のツェナーダイオード２が発熱によりオープンモード故障すれば、並列回路ＰＣ１のアンチヒューズ素子３の両端電圧はアンチヒューズ素子３のトリガー電圧Vtrを上回るので、アンチヒューズ素子３は導通（短絡）する。これにより、アンチヒューズ素子３がバイパス回路を構成し、並列回路ＰＣ１以外の並列回路に通電される。
【００２５】
図３は上記ＬＥＤ照明装置の回路基板の平面図である。このＬＥＤ照明装置の回路基板３００の上面には複数の照明用ＬＥＤ素子２０１および複数のアンチヒューズ素子３が実装される。但し、図３においては、照明用ＬＥＤ素子のカバーを取り除いた状態で示す。アルミナパッケージ１２はリードフレーム１１Ａ，１１Ｂと一体化され、アルミナパッケージ１２のキャビティ内においてリードフレーム１１Ａ上にＬＥＤチップ１およびツェナーダイオードチップ２がそれぞれダイボンディングされる。アルミナパッケージ１２のキャビティ内において、ＬＥＤチップ１はリードフレーム１１ＢにワイヤーＷを介してワイヤーボンディングされる。同様に、ツェナーダイオードチップ２はリードフレーム１１ＢにワイヤーＷを介してワイヤーボンディングされる。
【００２６】
アンチヒューズ素子３は回路基板３００に形成される導体パターンに接続されることにより、照明用ＬＥＤ素子２０１に並列接続される。このようにして、図１に示した複合保護回路を備えたＬＥＤ照明装置が構成される。
【００２７】
《第２の実施形態》
図４は第２の実施形態に係るＬＥＤ照明装置の回路図である。このＬＥＤ照明装置は、直列接続された複数のＬＥＤパッケージＰ１・・・Ｐｎおよびこの直列回路に対して所定電流を供給する電源回路Ｅで構成される。各ＬＥＤパッケージＰ１・・・Ｐｎは、ＬＥＤチップ１とこれに並列接続された複合保護素子１０とを備える。ＬＥＤチップ１は本発明に係る「保護対象の回路」である。複合保護素子１０は、ＥＳＤ保護素子としてのツェナーダイオード２とアンチヒューズ素子３とを備え、両者が並列接続される。
【００２８】
図５（Ａ）は複合保護素子１０の平面図、図５（Ｂ）は図５（Ａ）におけるＡ−Ａ部分の断面図である。複合保護素子１０はｐ型Ｓｉ基板（半導体基板）１１１に構成される。
【００２９】
図５（Ｂ）に示すように、ｐ型Ｓｉ基板１１１の表面にSiO2 膜１１２が形成され、このSiO2 膜１１２の開口部からｐ型Ｓｉ基板１１１にｐ＋拡散領域１１３およびｎ＋拡散領域１１４が形成される。SiO2 膜１１２の開口部にはAl電極１１５，１１６が形成される。この構造により、Al電極１１５−１１６間はツェナーダイオードとして作用する。
【００３０】
SiO2 膜１１２の表面には下部電極１１７、絶縁体層１１８、上部電極１１９がこの順に形成される。また、SiO2 膜１１２の表面には保護膜１２０が形成される。保護膜１２０には、Al電極１１５，１１６に導通するコンタクトホール１２１Ｈ，１２２Ｈが形成される。また、保護膜１２０には、上部電極１１９に導通するビアホール１２１Ｖおよび下部電極１１７に導通するビアホール１２２Ｖがそれぞれ形成される。
【００３１】
コンタクトホール１２１Ｈおよびビアホール１２１Ｖは外部電極１２１を介して接続される。同様に、コンタクトホール１２２Ｈおよびビアホール１２２Ｖは外部電極１２２を介して接続される。外部電極１２１，１２２の一部は保護膜１２０の開口ＡＰで露出する。ビアホール１２１Ｖ−１２２Ｖ間がアンチヒューズ素子として作用する。このようにして、Ｓｉ基板表面の再配線層にアンチヒューズ素子が構成される。
【００３２】
図５（Ａ）に表れるように、３つのビアホール１２１Ｖと１２２Ｖとの間に３つのアンチヒューズ素子が構成され、これらが並列接続された回路が構成される。このように、各アンチヒューズ素子の溶融部をスポット形状にすることで、トリガー電圧のばらつきを抑えることができる。また、複数のアンチヒューズ素子を並列接続することにより、オン抵抗値を下げることができ、オン状態での降下電圧を低減できる。
【００３３】
なお、図５（Ａ）、図５（Ｂ）に示した例では、１つの断面内で１つのアンチヒューズ素子部を構成したが、直列接続された複数のアンチヒューズ素子部（容量形成部）を構成してもよい。例えば、図５（Ｂ）において、下部電極１１７、上部電極１１９、および絶縁体層１１８によるアンチヒューズ素子部（容量形成部）と同様の層構造を、ビアホール１２２Ｖと下部電極１１７との間にも構成してもよい。また、ビアホール１２１Ｖと上部電極１１９との間に上記アンチヒューズ素子部（容量形成部）と同様の層構造を積み重ねてもよい。
【００３４】
図６は上記複合保護素子１０の回路図である。この複合保護素子１０はツェナーダイオード２とアンチヒューズ素子３の並列回路である。アンチヒューズ素子はキャパシタ構造であるので、ここではキャパシタの記号で表す。複合保護素子１０の２つの端子Ｔ１，Ｔ２は図５（Ａ）（Ｂ）に示した外部電極１２１，１２２の露出部に相当する。
【００３５】
図７は、図５（Ｂ）に示した複合保護素子１０とは異なる構造の複合保護素子の断面図である。図５（Ｂ）に示した複合保護素子１０は、Ｓｉ基板の表面側に２つの端子を備える水平構造の素子であったが、図７に示す複合保護素子１０は、Ｓｉ基板の表裏面側にそれぞれ端子を備える垂直構造の素子である。この複合保護素子１０は、ｐ型Ｓｉ基板１１１の裏面に裏面電極１２３が形成される。この裏面電極１２３と外部電極１２２との間にツェナーダイオード２およびアンチヒューズ素子３の並列回路が構成される。
【００３６】
図８は、上記アンチヒューズ素子の、絶縁状態から導通状態へと変化するメカニズムを示す模式断面図である。まず、初期状態では、下部電極１１７と上部電極１１９とは絶縁体層１１８を介して絶縁状態にある。
【００３７】
アンチヒューズ素子に、絶縁体層１１８の絶縁破壊電圧以上の電圧が印加されると、（ａ）に示すように、絶縁体層１１８の絶縁破壊箇所ＤＢが生じ、その部分に絶縁破壊による電流（短絡電流）が流れる。これにより絶縁破壊箇所ＤＢが発熱し、その熱で近傍の上部電極１１９に玉化部１１９Ｍが形成され、下部電極１１７に玉化部１１７Ｍが形成される。そして、絶縁体層１１８は玉化部１１９Ｍ，１１７Ｍの溶融熱により加熱されて、クラック２４が発生する。
【００３８】
その後、（ｃ）に示すように、絶縁破壊の進行に伴って短絡電流が大きくなって、短絡領域が拡大し、発熱量が増大することで、玉化部１１９Ｍ，１１７Ｍが成長する。
【００３９】
最終的に、（ｄ）に示すように、分断された絶縁体層１１８を巻き込むように、肥大化した玉化部１１９Ｍ，１１７Ｍ同士が溶着して一体化する。そして、接合部１１０を形成して導通状態となる。導通状態になると、短絡による発熱が抑えられて温度が低下し、低抵抗化する。そのため、その後は大電流がアンチヒューズ素子を介して流れるようになる。
【００４０】
なお、図５（Ａ）（Ｂ）および図７に示したように、ツェナーダイオードとアンチヒューズ素子とが単一のチップに構成されることにより、ツェナーダイオードの熱がアンチヒューズに伝わり、アンチヒューズを加熱することになるので、アンチヒューズをより効率的に動作させることができる。
【００４１】
図９（Ａ）は第２の実施形態に係る照明用ＬＥＤ素子２０２の平面図、図９（Ｂ）は照明用ＬＥＤ素子２０２の断面図である。但し、図９（Ａ）においては、カバー１３を取り除いた状態で示す。アルミナパッケージ１２はリードフレーム１１Ａ，１１Ｂと一体化され、アルミナパッケージ１２のキャビティ内においてリードフレーム１１Ａ上にＬＥＤチップ１および複合保護素子１０がそれぞれダイボンディングされる。この複合保護素子１０は、図７に示した垂直構造の素子である。アルミナパッケージ１２のキャビティ内において、ＬＥＤチップ１はリードフレーム１１ＢにワイヤーＷを介してワイヤーボンディングされる。同様に、複合保護素子１０はリードフレーム１１ＢにワイヤーＷを介してワイヤーボンディングされる。
【００４２】
図５（Ｂ）に示した水平構造の複合保護素子１０をアルミナパッケージ１２内に実装する場合は、リードフレーム１１Ａとは絶縁された独立のリードフレームを設け、この独立のリードフレームに複合保護素子１０をダイボンディングし、２本のワイヤーの一方をリードフレーム１１Ａに接続し、他方をリードフレーム１１Ｂに接続する。
【００４３】
図７に示した垂直構造の複合保護素子１０であれば、図９に示したとおり、複合保護素子１０とリードフレーム１１Ｂとを１本のワイヤーのみでボンディングすればいいので、ワイヤーの本数を少なくすることができる利点がある。そして、ワイヤーの本数を減らせる分、抵抗成分や寄生インダクタンス成分が抑制できる。そのため、ＥＳＤ保護時に保護対象に印加されるクランプ電圧を低減できる。また、アンチヒューズ素子の導通時の経路の抵抗が低減されて導体損失を軽減できる。
【００４４】
ＬＥＤチップ１は青色発光ダイオードであり、チップ表面に黄色蛍光体が塗布される。アルミナパッケージ１２の表面には透明カバー（レンズ）１３が接着される。
【００４５】
このようにして、複合保護素子を含めてパッケージ化された照明用ＬＥＤ素子２０２が得られる。
【００４６】
本実施形態によれば、図９に示したように、単一の複合保護素子１０を用いるだけでよいので、この複合保護素子１０をアルミナパッケージ１２内に実装し易い。また、アンチヒューズ素子部を再配線層に形成することによって、複合保護素子を薄型化できるので、ＬＥＤチップ１からの光が複合保護素子１０によって遮られないという効果がある。
【００４７】
なお、以上に示した各実施形態では、ツェナーダイオードをＥＳＤ保護素子として用いる例を示したが、ＥＳＤ保護素子としては、ツェナーダイオード以外に、所定の閾値電圧で導通する各種素子を用いてもよく、同様の作用効果を奏する。
【００４８】
《第３の実施形態》
第３の実施形態では、ＬＥＤ照明装置に備えられる複合保護素子の製造方法と、複合保護素子の基板への実装方法について示す。
【００４９】
図１０は第３の実施形態に係るＬＥＤ照明装置に備えられる複合保護素子１０および１００の製造方法を示す図である。
【００５０】
図１０の（ａ）（ｂ）（ｃ）は、複合保護素子の製造途中での断面図である。（ｃ）の工程は、図５（Ｂ）に示される複合保護素子１０に相当する。（ａ）の工程では、保護膜１２０が形成され、開口Ｈが形成される。続く（ｂ）の工程で、外部電極１２１，１２２が形成される。その後、（ｃ）の工程で開口ＡＰを形成することにより、複合保護素子１０が構成される。
【００５１】
図１１は、図１０に続く図である。図１１において（ａ）の工程で、Ti/Cu/Ti膜１２４がスパッタリング等で成膜される。このTi/Cu/Ti膜１２４の厚さは例えば0.1/1.0/0.1μｍである。続く（ｂ）の工程で、外部接続電極１２５が形成される。この外部接続電極１２５は例えばSn膜上にAu膜が形成されたAu/Snめっき膜である。このAu/Snめっき膜１２５の厚さは例えばトータルで10μｍである。その後、（ｃ）の工程でTi/Cu/Ti膜１２４がパターンニングされる。これにより、突出する外部接続電極１２５を備える複合保護素子１００が構成される。
【００５２】
図１２は第３の実施形態に係るＬＥＤ照明装置の製造方法を示す図である。特に、図１２は基板３００への上記複合保護素子１００の実装前と実装後の状態を示す図である。基板３００にはランド（表面電極）３０１が形成されている。ランド３００は例えばCu箔上にNiAuめっき膜が形成されたものである。
【００５３】
図１２（ａ）（ｂ）に示すように、ランド３０１に複合保護素子１００の外部接続電極１２５を300℃程度に加熱し、スクラブ法により接合する。または超音波接合法により接合する。これにより、AuSnの固溶体が形成されて接合される。
【００５４】
図１３は、基板３００への上記複合保護素子１００の別の実装方法を示す図である。基板３００のランド３０１は、Cu箔上にNiAuめっき膜が形成されたものである。図１３の（ａ）に示すように、ランド３０１上のフラックス３０２が塗布される。図１３の（ｂ）に示すように、基板３００上に複合保護素子１００を搭載し、300℃程度に加熱することにより、はんだを用いることなく実装する。
【００５５】
本実施形態によれば次のような効果を奏する。
【００５６】
保護膜１２０より外部接続電極１２５が突出しているので、基板３００のランドとの接触が可能となる。
【００５７】
外部接続電極１２５にAuSnをプリコートすることで、AuSn膜で基板側のランドと接合できる。そのため、はんだペーストが不要となる。
【符号の説明】
【００５８】
ＡＰ…開口
ＤＢ…絶縁破壊箇所
Ｅ…電源回路
Ｐ１〜Ｐｎ…ＬＥＤパッケージ
ＰＣ１〜ＰＣｎ…並列回路
Ｔ１，Ｔ２…端子
Ｗ…ワイヤー
１…ＬＥＤチップ
２…ツェナーダイオード
３…アンチヒューズ素子
１０…複合保護素子
１１Ａ，１１Ｂ…リードフレーム
１２…アルミナパッケージ
１３…カバー
２４…クラック
１００…複合保護素子
１１０…接合部
１１１…ｐ型Ｓｉ基板
１１２…SiO2 膜
１１３…ｐ＋拡散領域
１１４…ｎ＋拡散領域
１１５，１１６…Al電極
１１７…下部電極
１１８…絶縁体層
１１９…上部電極
１１９Ｍ，１１７Ｍ…玉化部
１２０…保護膜
１２１，１２２…外部電極
１２１Ｈ，１２２Ｈ…コンタクトホール
１２１Ｖ，１２２Ｖ…ビアホール
１２３…裏面電極
１２４…Ti/Cu/Ti膜
１２５…外部接続電極
２０１，２０２…照明用ＬＥＤ素子
３００…回路基板
３０１…ランド
３０２…フラックス
【図１】
2015060278.tif 000003
【図２】
2015060278.tif 000004
【図３】
2015060278.tif 000005
【図４】
2015060278.tif 000006
【図５】
2015060278.tif 000007
【図６】
2015060278.tif 000008
【図７】
2015060278.tif 000009
【図８】
2015060278.tif 000010
【図９】
2015060278.tif 000011
【図１０】
2015060278.tif 000012
【図１１】
2015060278.tif 000013
【図１２】
2015060278.tif 000014
【図１３】
2015060278.tif 000015
【図１４】
2015060278.tif 000016
【手続補正書】
【提出日】平成28年1月25日(2016.1.25)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
本発明の複合保護素子は、保護対象の回路に対して並列接続されたＥＳＤ保護素子と、このＥＳＤ保護素子に対して並列接続されたアンチヒューズ素子とを備え、前記ＥＳＤ保護素子と前記アンチヒューズ素子とが、単一のチップに構成された複合保護素子であって、前記チップは半導体基板であり、前記ＥＳＤ保護素子は前記半導体基板に形成されたツェナーダイオードであり、前記アンチヒューズ素子は前記半導体基板の表面に形成され、絶縁層の両面を電極層で挟んだ積層構造のアンチヒューズ素子である、ことを特徴とする。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
本発明の複合保護回路は、上記複合保護素子を備えた回路である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】削除
【補正の内容】
【手続補正４】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
保護対象の回路に対して並列接続されたＥＳＤ保護素子と、このＥＳＤ保護素子に対して並列接続されたアンチヒューズ素子とを備え、前記ＥＳＤ保護素子と前記アンチヒューズ素子とが、単一のチップに構成された複合保護素子であって、
前記チップは半導体基板であり、前記ＥＳＤ保護素子は前記半導体基板に形成されたツェナーダイオードであり、前記アンチヒューズ素子は前記半導体基板の表面に形成され、絶縁層の両面を電極層で挟んだ積層構造のアンチヒューズ素子である、ことを特徴とする複合保護素子。
【請求項２】
請求項１の複合保護素子を備えた、複合保護回路。
【請求項３】
請求項１に記載の複合保護素子と、この複合保護素子が接続された保護対象の回路とで構成され、前記保護対象の回路は照明用ＬＥＤチップであり、前記複合保護素子および前記照明用ＬＥＤチップは単一のパッケージに収納されることを特徴とする、照明用ＬＥＤ素子。
【国際調査報告】
2015060278.tif 000017
2015060278.tif 000018
2015060278.tif 000019
2015060278.tif 000020