(57)【要約】  電界効果型トランジスタのゲート電極が形成される（ステップＳ１）。次に、ゲート電極の側壁面に、下層膜をシリコン酸化膜とし上層膜をシリコン窒化膜とする二層構造のオフセットスペーサ膜が形成される（ステップＳ２）。シリコン窒化膜は、素子形成領域のシリコンのダングリングボンドを終端させる元素の供給源とされる。次に、オフセットスペーサ膜をそのまま残す処理か、オフセットスペーサ膜のうちのシリコン窒化膜を除去する処理が施される（ステップＳ３、ステップＳ４、ステップＳ５）。その後、ゲート電極の側壁面にサイドウォール絶縁膜が形成される（ステップＳ６）。
2014199509.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板にトレンチを形成する工程と、
前記トレンチに素子分離絶縁膜を形成することにより、複数の素子形成領域を規定する工程と、
複数の前記素子形成領域のそれぞれに、半導体素子を形成する工程と
を有し、
前記半導体素子を形成する工程は、
光電変換部を形成する工程と、
前記光電変換部において生成された電荷を信号として処理する、ゲート電極部を有するトランジスタを形成する工程と
を含み、
前記トランジスタの前記ゲート電極部を形成する工程は、
複数の前記素子形成領域のうち、所定の素子形成領域と前記素子分離絶縁膜との境界を覆う態様で、前記所定の素子形成領域を横切るようにゲート電極を形成する工程と、
前記ゲート電極を覆うように、第１絶縁膜を下層膜とし前記第１絶縁膜とは異なる所定の膜を上層膜とするオフセットスペーサ膜となる膜を形成する工程と、
前記オフセットスペーサ膜となる膜に加工を施すことにより、前記ゲート電極の側壁面上に、前記第１絶縁膜を少なくとも含むオフセットスペーサ膜を形成する工程と、
前記ゲート電極の前記側壁面上に、前記オフセットスペーサ膜を介在させてサイドウォール絶縁膜を形成する工程と
を含み、
前記オフセットスペーサ膜となる膜を形成する工程では、窒素（Ｎ）および水素（Ｈ）の少なくともいずれかを含有する膜が、前記所定の膜として形成され、
前記オフセットスペーサ膜を形成する工程では、前記第１絶縁膜は、前記ゲート電極の前記側壁面を覆う第１部分と、前記第１部分の下端部から前記ゲート電極が位置する側とは反対側へ延在して前記所定の素子形成領域の表面を覆う第２部分とが残されるように、加工され、
前記サイドウォール絶縁膜を形成する工程では、前記サイドウォール絶縁膜は、前記第１絶縁膜の前記第２部分の端面を覆うように形成される、撮像装置の製造方法。
【請求項２】
前記オフセットスペーサ膜となる膜を形成する工程では、前記所定の膜として、第１シリコン窒化膜が形成される、請求項１記載の撮像装置の製造方法。
【請求項３】
前記オフセットスペーサ膜を形成する工程では、前記第１シリコン窒化膜は、前記ゲート電極の前記側壁面との間に前記第１部分を介在させるとともに、前記所定の素子形成領域との間に前記第２部分を介在させるように形成される、請求項２記載の撮像装置の製造方法。
【請求項４】
前記サイドウォール絶縁膜を形成する工程の前に、前記オフセットスペーサ膜における前記第１絶縁膜を残して前記所定の膜を除去する工程を含む、請求項１記載の撮像装置の製造方法。
【請求項５】
前記トランジスタを形成する工程は、前記所定の素子形成領域としての第１素子形成領域に、前記信号を増幅する増幅トランジスタを形成する工程を含む、請求項１記載の撮像装置の製造方法。
【請求項６】
前記ゲート電極部を形成する工程は、前記サイドウォール絶縁膜として、第２シリコン窒化膜からなる単層のサイドウォール絶縁膜を形成する工程を含み、
前記トランジスタを形成する工程は、前記半導体基板の表面における、前記サイドウォール絶縁膜によって覆われた部分以外の部分に、金属シリサイド膜を形成する工程を含む、請求項１記載の撮像装置の製造方法。
【請求項７】
半導体基板の主表面において、トレンチ分離絶縁膜によって規定された複数の素子形成領域と、
複数の前記素子形成領域のそれぞれに形成された半導体素子と
を有し、
前記半導体素子は、
光電変換部と、
前記光電変換部において生成された電荷を信号として処理する、ゲート電極部を有するトランジスタと
を含み、
前記ゲート電極部は、
複数の前記素子形成領域のうち、所定の素子形成領域と前記トレンチ分離絶縁膜との境界を覆う態様で、前記所定の素子形成領域を横切るように形成されたゲート電極と、
前記ゲート電極の側壁面上に形成され、少なくとも第１絶縁膜を有するオフセットスペーサ膜と、
前記ゲート電極の前記側壁面上に、前記オフセットスペーサ膜を介在させて形成されたサイドウォール絶縁膜と
を含み、
前記オフセットスペーサ膜の前記第１絶縁膜は、
前記ゲート電極の前記側壁面を覆う第１部分と、
前記第１部分の下端部から前記ゲート電極が位置する側とは反対の側へ延在して前記所定の素子形成領域の表面を覆う第２部分と
を備え、
前記サイドウォール絶縁膜は、前記第１絶縁膜の前記第２部分の端面を覆うように形成された、撮像装置。
【請求項８】
前記トランジスタは、前記所定の素子形成領域として第１素子形成領域に形成された、前記信号を増幅する増幅トランジスタを含む、請求項７記載の撮像装置。
【請求項９】
前記オフセットスペーサ膜は、窒素（Ｎ）および水素（Ｈ）の少なくともいずれかを含有する所定の膜を含み、
前記所定の膜は、前記第１絶縁膜の上に、前記ゲート電極の前記側壁面との間に前記第１部分を介在させるとともに、前記半導体基板との間に前記第２部分を介在させるように形成された、請求項７記載の撮像装置。
【請求項１０】
前記所定の膜は、第１シリコン窒化膜を含む、請求項９記載の撮像装置。
【請求項１１】
前記オフセットスペーサ膜は、前記第１絶縁膜からなる単層のオフセットスペーサ膜である、請求項７記載の撮像装置。
【請求項１２】
前記ゲート電極部の前記サイドウォール絶縁膜として、第２シリコン窒化膜からなる単層のサイドウォール絶縁膜が形成され、
前記半導体基板の表面における、前記サイドウォール絶縁膜によって覆われた部分以外の部分に、金属シリサイド膜が形成された、請求項７記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は撮像装置の製造方法および撮像装置に関し、特に、イメージセンサー用のフォトダイオードを備えた撮像装置の製造方法に好適に利用できるものである。
【背景技術】
【０００２】
デジタルカメラ等には、たとえば、ＣＭＯＳ（Complementary  Metal  Oxide  Semiconductor）イメージセンサーを備えた撮像装置が適用されている。そのような撮像装置では、入射する光を電荷に変換するフォトダイオードが配置された画素領域と、フォトダイオードによって変換された電荷を電気信号として処理等する周辺回路が配置された周辺領域とが形成されている。画素領域では、フォトダイオードにおいて発生した電荷は、転送トランジスタによって浮遊拡散領域へ転送される。転送された電荷は、増幅トランジスタによって電気信号に変換されて画像信号として出力され、出力された画像信号は、周辺領域において処理される。【０００３】
画素領域および周辺領域において、フォトダイオードや電界効果型トランジスタ等の半導体素子は、素子分離領域によって規定される素子形成領域に形成される。近年、撮像装置の微細化に対応するため、素子分離領域として、いわゆるトレンチ分離（ＳＴＩ：Shallow  Trench  Isolation）が採用されている。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】K.  Itonaga,  et  al.,  “Extremely-Low-Noise  CMOS  Image  sensor  with  High  Saturation  Capacity”,  IEDM,  Session  8.1  (December  5  2011).
【発明の概要】
【発明が解決しようとする課題】
【０００５】
トレンチ分離（ＳＴＩ）を採用した従来の撮像装置では、読み出しノイズに関する問題点があった。【０００６】
すなわち、非特許文献１には、素子分離として、ｐｎ接合による素子分離を採用した撮像装置では、画素内のトランジスタの幅が短くになるにしたがい、読み出しノイズはほぼリニアに増加するのに対して、トレンチ分離（ＳＴＩ）を採用した撮像装置では、画素内の電界効果型トランジスタのチャネル幅が０．３μｍよりも短くなると、読み出しノイズが指数関数的に増加することが報告されている。読み出しノイズが増加すると、ＳＮ比（Signal  to  Noise  ratio）が悪くなり、画像の鮮明度、濃淡、色の奥行き感等がなくなってしまう。【０００７】
その他の課題と新規な特徴は、本明細書の記述および添付の図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
一実施の形態に係る撮像装置の製造方法では、トレンチに素子分離絶縁膜を形成することによって規定される複数の素子形成領域のそれぞれに半導体素子を形成する工程において、光電変換部と、ゲート電極部を有するトランジスタとが形成される。ゲート電極部を形成する工程は、ゲート電極を形成する工程と、ゲート電極を覆うように、第１絶縁膜を下層膜とし第１絶縁膜とは異なる所定の膜を上層膜とするオフセットスペーサ膜となる膜を形成する工程と、オフセットスペーサ膜となる膜に加工を施すことにより、ゲート電極の側壁面上に、第１絶縁膜を少なくとも含むオフセットスペーサ膜を形成する工程と、ゲート電極の側壁面上に、前記オフセットスペーサ膜を介在させてサイドウォール絶縁膜を形成する工程とを含んでいる。オフセットスペーサ膜となる膜を形成する工程では、所定の素子形成領域のダングリングボンドを終端させる元素として、窒素（Ｎ）および水素（Ｈ）の少なくともいずれかを含有する膜が、所定の膜として形成される。オフセットスペーサ膜を形成する工程では、第１絶縁膜は、ゲート電極の側壁面を覆う第１部分と、第１部分の下端部からゲート電極が位置する側とは反対側へ延在して所定の素子形成領域の表面を覆う第２部分とが残されるように、加工される。サイドウォール絶縁膜を形成する工程では、サイドウォール絶縁膜は、第１絶縁膜の第２部分の端面を覆うように形成される。【０００９】
他の実施の形態に係る撮像装置では、トレンチ分離絶縁膜によって規定された複数の素子形成領域と、複数の素子形成領域のそれぞれに形成された半導体素子とを有している。半導体素子は、光電変換部と、ゲート電極部を有するトランジスタとを含んでいる。ゲート電極部は、ゲート電極と、少なくとも第１絶縁膜を有するオフセットスペーサ膜と、サイドウォール絶縁膜とを含んでいる。オフセットスペーサ膜の第１絶縁膜は、ゲート電極の側壁面を覆う第１部分と、第１部分の下端部からゲート電極が位置する側とは反対の側へ延在して所定の素子形成領域の表面を覆う第２部分とを備えている。サイドウォール絶縁膜は、第１絶縁膜の第２部分の端面を覆うように形成されている。
【発明の効果】
【００１０】
一実施の形態に係る撮像装置の製造方法によれば、読み出しノイズの低減が図られる撮像装置を製造することができる。【００１１】
他の実施の形態に係る撮像装置によれば、読み出しノイズの低減を図ることができる。
【図面の簡単な説明】
【００１２】
【図１】各実施の形態に係る撮像装置における画素領域の回路を示すブロック図である。
【図２】各実施の形態に係る撮像装置の一の画素領域の等価回路を示す図である。
【図３】各実施の形態に係る撮像装置の画素領域の平面レイアウトの一例を示す部分平面図である。
【図４】各実施の形態に係る撮像装置の製造方法における主要部分を示す部分フローチャートである。
【図５Ａ】実施の形態１に係る撮像装置の製造方法の一工程を示す画素領域等の断面図である。
【図５Ｂ】実施の形態１に係る撮像装置の製造方法の一工程を示す周辺領域の断面図である。
【図６Ａ】同実施の形態において、図５Ａおよび図５Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図６Ｂ】同実施の形態において、図５Ａおよび図５Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図７Ａ】同実施の形態において、図６Ａおよび図６Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図７Ｂ】同実施の形態において、図６Ａおよび図６Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図８Ａ】同実施の形態において、図７Ａおよび図７Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図８Ｂ】同実施の形態において、図７Ａおよび図７Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図９Ａ】同実施の形態において、図８Ａおよび図８Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図９Ｂ】同実施の形態において、図８Ａおよび図８Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図１０Ａ】同実施の形態において、図９Ａおよび図９Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図１０Ｂ】同実施の形態において、図９Ａおよび図９Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図１１Ａ】同実施の形態において、図１０Ａおよび図１０Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図１１Ｂ】同実施の形態において、図１０Ａおよび図１０Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図１２Ａ】同実施の形態において、図１１Ａおよび図１１Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図１２Ｂ】同実施の形態において、図１１Ａおよび図１１Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図１３Ａ】同実施の形態において、図１２Ａおよび図１２Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図１３Ｂ】同実施の形態において、図１２Ａおよび図１２Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図１４Ａ】同実施の形態において、図１３Ａおよび図１３Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図１４Ｂ】同実施の形態において、図１３Ａおよび図１３Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図１５Ａ】同実施の形態において、図１４Ａおよび図１４Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図１５Ｂ】同実施の形態において、図１４Ａおよび図１４Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図１６Ａ】同実施の形態において、図１５Ａおよび図１５Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図１６Ｂ】同実施の形態において、図１５Ａおよび図１５Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図１７Ａ】同実施の形態において、図１６Ａおよび図１６Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図１７Ｂ】同実施の形態において、図１６Ａおよび図１６Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図１８Ａ】同実施の形態において、図１７Ａおよび図１７Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図１８Ｂ】同実施の形態において、図１７Ａおよび図１７Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図１９Ａ】同実施の形態において、図１８Ａおよび図１８Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図１９Ｂ】同実施の形態において、図１８Ａおよび図１８Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図２０Ａ】同実施の形態において、図１９Ａおよび図１９Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図２０Ｂ】同実施の形態において、図１９Ａおよび図１９Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図２１Ａ】同実施の形態において、図２０Ａおよび図２０Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図２１Ｂ】同実施の形態において、図２０Ａおよび図２０Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図２２Ａ】同実施の形態において、図２１Ａおよび図２１Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図２２Ｂ】同実施の形態において、図２１Ａおよび図２１Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図２３Ａ】同実施の形態において、図２２Ａおよび図２２Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図２３Ｂ】同実施の形態において、図２２Ａおよび図２２Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図２４Ａ】同実施の形態において、図２３Ａおよび図２３Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図２４Ｂ】同実施の形態において、図２３Ａおよび図２３Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図２５Ａ】比較例に係る撮像装置の製造方法の一工程を示す画素領域等の断面図である。
【図２５Ｂ】比較例に係る撮像装置の製造方法の一工程を示す周辺領域の断面図である。
【図２６Ａ】図２５Ａおよび図２５Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図２６Ｂ】図２５Ａおよび図２５Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図２７Ａ】図２６Ａおよび図２６Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図２７Ｂ】図２６Ａおよび図２６Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図２８Ａ】図２７Ａおよび図２７Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図２８Ｂ】図２７Ａおよび図２７Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図２９Ａ】図２８Ａおよび図２８Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図２９Ｂ】図２８Ａおよび図２８Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図３０Ａ】図２９Ａおよび図２９Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図３０Ｂ】図２９Ａおよび図２９Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図３１Ａ】図３０Ａおよび図３０Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図３１Ｂ】図３０Ａおよび図３０Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図３２Ａ】図３１Ａおよび図３１Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図３２Ｂ】図３１Ａおよび図３１Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図３３Ａ】図３２Ａおよび図３２Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図３３Ｂ】図３２Ａおよび図３２Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図３４】同実施の形態において、作用効果を説明するための比較例に係る撮像装置の部分平面図である。
【図３５】同実施の形態において、図３４に示す断面線ＸＸＸＶ−ＸＸＸＶにおける部分断面である。
【図３６】同実施の形態において、ノイズスペクトル密度とゲート幅との関係を示すグラフである。
【図３７】同実施の形態において、作用効果を説明するための実施の形態に係る撮像装置の部分平面図である。
【図３８】同実施の形態において、図３７に示す断面線ＸＸＸＶＩＩＩ−ＸＸＸＶＩＩＩにおける部分断面である。
【図３９Ａ】実施の形態２に係る撮像装置の製造方法の一工程を示す画素領域等の断面図である。
【図３９Ｂ】実施の形態２に係る撮像装置の製造方法の一工程を示す周辺領域の断面図である。
【図４０Ａ】同実施の形態において、図３９Ａおよび図３９Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図４０Ｂ】同実施の形態において、図３９Ａおよび図３９Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図４１Ａ】同実施の形態において、図４０Ａおよび図４０Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図４１Ｂ】同実施の形態において、図４０Ａおよび図４０Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図４２Ａ】同実施の形態において、図４１Ａおよび図４１Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図４２Ｂ】同実施の形態において、図４１Ａおよび図４１Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図４３Ａ】同実施の形態において、図４２Ａおよび図４２Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図４３Ｂ】同実施の形態において、図４２Ａおよび図４２Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図４４Ａ】同実施の形態において、図４３Ａおよび図４３Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図４４Ｂ】同実施の形態において、図４３Ａおよび図４３Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図４５Ａ】同実施の形態において、図４４Ａおよび図４４Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図４５Ｂ】同実施の形態において、図４４Ａおよび図４４Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図４６Ａ】同実施の形態において、図４５Ａおよび図４５Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図４６Ｂ】同実施の形態において、図４５Ａおよび図４５Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図４７Ａ】同実施の形態において、図４６Ａおよび図４６Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図４７Ｂ】同実施の形態において、図４６Ａおよび図４６Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図４８Ａ】同実施の形態において、図４７Ａおよび図４７Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図４８Ｂ】同実施の形態において、図４７Ａおよび図４７Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図４９Ａ】実施の形態３に係る撮像装置の製造方法の一工程を示す画素領域等の断面図である。
【図４９Ｂ】実施の形態３に係る撮像装置の製造方法の一工程を示す周辺領域の断面図である。
【図５０Ａ】同実施の形態において、図４９Ａおよび図４９Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図５０Ｂ】同実施の形態において、図４９Ａおよび図４９Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図５１Ａ】同実施の形態において、図５０Ａおよび図５０Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図５１Ｂ】同実施の形態において、図５０Ａおよび図５０Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図５２Ａ】同実施の形態において、図５１Ａおよび図５１Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図５２Ｂ】同実施の形態において、図５１Ａおよび図５１Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図５３Ａ】同実施の形態において、図５２Ａおよび図５２Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図５３Ｂ】同実施の形態において、図５２Ａおよび図５２Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図５４Ａ】同実施の形態において、図５３Ａおよび図５３Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図５４Ｂ】同実施の形態において、図５３Ａおよび図５３Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図５５Ａ】同実施の形態において、図５４Ａおよび図５４Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図５５Ｂ】同実施の形態において、図５４Ａおよび図５４Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図５６Ａ】同実施の形態において、図５５Ａおよび図５５Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図５６Ｂ】同実施の形態において、図５５Ａおよび図５５Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図５７Ａ】同実施の形態において、図５６Ａおよび図５６Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図５７Ｂ】同実施の形態において、図５６Ａおよび図５６Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図５８】比較例に係る撮像装置の製造方法の一工程を示す画素領域等の断面図である。
【図５９Ａ】比較例に係る撮像装置の製造方法の一工程を示す、ゲート電極部付近の部分拡大断面図である。
【図５９Ｂ】図５９Ａに示す工程の後に行われる工程を示す、ゲート電極部付近の部分拡大断面図である。
【図５９Ｃ】図５９Ｂに示す工程の後に行われる工程を示す、ゲート電極部付近の部分拡大平面図である。
【図５９Ｄ】図５９Ｃに示す断面線ＬＩＸＤ−ＬＩＸＤにおける部分拡大断面図である。
【図６０Ａ】同実施の形態において、撮像装置の製造方法の一工程を示す、ゲート電極部付近の部分拡大断面図である。
【図６０Ｂ】同実施の形態において、図６０Ａに示す工程の後に行われる工程を示す、ゲート電極部付近の部分拡大断面図である。
【図６０Ｃ】同実施の形態において、図６０Ｂに示す工程の後に行われる工程を示す、ゲート電極部付近の部分拡大平面図である。
【図６０Ｄ】同実施の形態において、図６０Ｃに示す断面線ＬＸＤ−ＬＸＤにおける部分拡大断面図である。
【図６０Ｅ】同実施の形態において、図６０Ｂに示す工程の後に行われる工程を示す、画素トランジスタ領域の電界効果型トランジスタのゲート電極部を示す部分拡大断面図である。
【図６１Ａ】実施の形態４に係る撮像装置の製造方法の一工程を示す画素領域等の断面図である。
【図６１Ｂ】実施の形態４に係る撮像装置の製造方法の一工程を示す周辺領域の断面図である。
【図６２Ａ】同実施の形態において、図６１Ａおよび図６１Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図６２Ｂ】同実施の形態において、図６１Ａおよび図６１Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図６３Ａ】同実施の形態において、図６２Ａおよび図６２Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図６３Ｂ】同実施の形態において、図６２Ａおよび図６２Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図６４Ａ】同実施の形態において、図６３Ａおよび図６３Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図６４Ｂ】同実施の形態において、図６３Ａおよび図６３Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図６５Ａ】同実施の形態において、図６４Ａおよび図６４Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図６５Ｂ】同実施の形態において、図６４Ａおよび図６４Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図６６Ａ】同実施の形態において、図６５Ａおよび図６５Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図６６Ｂ】同実施の形態において、図６５Ａおよび図６５Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図６７Ａ】同実施の形態において、図６６Ａおよび図６６Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図６７Ｂ】同実施の形態において、図６６Ａおよび図６６Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図６８Ａ】同実施の形態において、図６７Ａおよび図６７Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図６８Ｂ】同実施の形態において、図６７Ａおよび図６７Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図６９Ａ】同実施の形態において、図６８Ａおよび図６８Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図６９Ｂ】同実施の形態において、図６８Ａおよび図６８Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【発明を実施するための形態】
【００１３】
はじめに、撮像装置の全体構成（回路）について説明する。撮像装置は、マトリクス状に配置された複数の画素によって構成される。図１に示すように、画素ＰＥには、列選択回路ＣＳおよび行選択・読み出し回路ＲＳが接続されている。なお、図１では、図面の簡略化のために、複数の画素のうちの一の画素ＰＥを示す。その画素では、図２に示すように、フォトダイオードＰＤ、転送トランジスタＴＴ、増幅トランジスタＡＴ、選択トランジスタＳＴおよびリセットトランジスタＲＴが設けられている。
【００１４】
フォトダイオードＰＤでは、被写体からの光が電荷として蓄積される。転送トランジスタＴＴは、電荷を浮遊拡散領域（図示せず）へ転送する。リセットトランジスタＲＴは、電荷が浮遊拡散領域へ転送される前に、浮遊拡散領域の電荷をリセットする。浮遊拡散領域に転送された電荷は、増幅トランジスタＡＴのゲート電極に入力されて、電圧（Ｖｄｄ）に変換されて増幅される。画素の特定の行を選択する信号が選択トランジスタＳＴのゲート電極に入力されると、電圧に変換された信号が画像信号（Ｖｓｉｇ）として読み出される。
【００１５】
次に、撮像装置の平面構造の一例について説明する。図３に示すように、フォトダイオードＰＤおよび転送トランジスタＴＴは、素子分離絶縁膜ＥＩによって規定された一の素子形成領域に形成されている。転送トランジスタＴＴのゲート電極部ＴＧＥを挟んで、一方の側に位置する素子形成領域の部分にフォトダイオードＰＤが形成されている。ゲート電極部ＴＧＥを挟んで他方の側に位置する素子形成領域の部分に浮遊拡散領域ＦＤＲが形成されている。
【００１６】
リセットトランジスタＲＴ、増幅トランジスタＡＴおよび選択トランジスタＳＴは、素子分離絶縁膜ＥＩによって規定された他の素子形成領域に形成されている。リセットトランジスタＲＴのゲート電極部ＲＧＥ、増幅トランジスタＡＴのゲート電極部ＡＧＥおよび選択トランジスタＳＴのゲート電極部ＳＧＥは、互いに間隔を隔てて、他の素子形成領域を横切るように配置されている。増幅トランジスタＡＴのゲート電極部ＡＧＥと、リセットトランジスタＲＴのソース・ドレイン領域とが、浮遊拡散領域ＦＤＲに電気的に接続されている。
【００１７】
次に、撮像装置の製造方法の概要について説明する。各実施の形態に係る撮像装置の製造方法では、オフセットスペーサ膜として、シリコンのダングリングボンドを終端させるための元素を含有する所定の膜の一例として、シリコン窒化膜を含む二層構造のオフセットスペーサ膜が形成される。また、サイドウォール絶縁膜として、二層構造のサイドウォール絶縁膜を形成する場合と、単層構造のサイドウォール絶縁膜を形成する場合とに振り分けられる。
【００１８】
その主要工程のフローチャートを図４に示す。増幅トランジスタおよび転送トランジスタを含む電界効果型トランジスタのゲート電極が形成される（ステップＳ１）。次に、ゲート電極の側壁面にオフセットスペーサ膜が形成される（ステップＳ２）。オフセットスペーサ膜は、シリコン酸化膜（下層膜）とシリコン窒化膜（上層膜）との二層構造とする。シリコン窒化膜は、素子形成領域を規定するトレンチ分離（ＳＴＩ）端部のＳｉ（１１１）面のシリコン（Ｓｉ）のダングリングボンドを終端させる元素（主として窒素（Ｎ）と水素（Ｈ））の供給源となる。
【００１９】
次に、オフセットスペーサ膜をそのまま残す処理か、オフセットスペーサ膜のうちの上層膜（シリコン窒化膜）を除去する処理が施される（ステップＳ３、ステップＳ４、ステップＳ５）。その後、ゲート電極の側壁面にサイドウォール絶縁膜が形成される（ステップＳ６）。この工程では、シリコン酸化膜（下層膜）とシリコン窒化膜（上層膜）との二層構造のサイドウォール絶縁膜を形成する場合と、シリコン窒化膜からなる単層構造のサイドウォール絶縁膜を形成する場合とに振り分けられることになる。
【００２０】
以下、各実施の形態において、オフセットスペーサ膜とサイドウォール絶縁膜の製造方法のバリエーションについて、具体的に説明する。
【００２１】
実施の形態１
ここでは、二層構造のオフセットスペーサ膜をそのまま残し、二層構造のサイドウォール絶縁膜を形成する場合について説明する。
【００２２】
まず、トレンチ分離によって素子形成領域が規定される。半導体基板（ＳＵＢ）を覆うように、シリコン酸化膜ＴＯＦとシリコン窒化膜ＴＮＦが形成される（図５Ａ、図５Ｂ参照）。次に、シリコン窒化膜ＴＮＦおよびシリコン酸化膜ＴＯＦに所定の写真製版処理と加工を施すことにより、電界効果型トランジスタ等の半導体素子が形成されることになる領域（素子形成領域）を覆い、トレンチが形成される領域を露出するように、シリコン窒化膜ＴＮＦおよびシリコン酸化膜ＴＯＦがパターニングされる。
【００２３】
次に、パターニングされたシリコン窒化膜ＴＮＦおよびシリコン酸化膜ＴＯＦをマスクとして、半導体基板ＳＵＢ（シリコン）にエッチング処理を施すことにより、図５Ａおよび図５Ｂに示すように、所定の深さのトレンチＴＲＣが形成される。次に、図６Ａおよび図６Ｂに示すように、トレンチＴＲＣを充填する態様で、半導体基板ＳＵＢを覆うように、たとえば、シリコン酸化膜からなる素子分離絶縁膜となる絶縁膜ＥＩＦが形成される。
【００２４】
次に、トレンチＴＲＣ内に位置する絶縁膜ＥＩＦの部分を残して、半導体基板ＳＵＢの上面上に位置する絶縁膜ＥＩＦの部分が、たとえば、化学的機械研磨処理（ＣＭＰ：Chemical  Mechanical  Polishing）によって除去される。次に、残されたシリコン窒化膜ＴＮＦおよびシリコン酸化膜ＴＯＦが、所定のエッチング処理によって除去される。これにより、図７Ａおよび図７Ｂに示すように、素子分離絶縁膜ＥＩが形成される。
【００２５】
素子分離絶縁膜ＥＩによって、素子形成領域として、画素領域ＲＰＥ、画素トランジスタ領域ＲＰＴおよび周辺領域ＲＰＣ等が規定される。画素領域ＲＰＥには、フォトダイオードおよび転送トランジスタが形成されることになる。画素トランジスタ領域ＲＰＴには、リセットトランジスタ、増幅トランジスタおよび選択トランジスタが形成されることになる。なお、工程図として、図面の簡略化のために、これらのトランジスタを一のトランジスタによって代表させることとする。
【００２６】
周辺領域ＲＰＣでは、電界効果型トランジスタが形成される領域として、さらに、領域ＲＮＨ、ＲＰＨ、ＲＮＬ、ＲＰＬが規定される。領域ＲＮＨには、相対的に高い電圧（たとえば、３．３Ｖ程度）で駆動するｎチャネル型の電界効果型トランジスタが形成されることになる。また、領域ＲＰＨには、相対的に高い電圧（たとえば、３．３Ｖ程度）で駆動するｐチャネル型の電界効果型トランジスタが形成されることになる。領域ＲＮＬには、相対的に低い電圧（たとえば、１．５Ｖ程度）で駆動するｎチャネル型の電界効果型トランジスタが形成されることになる。また、領域ＲＰＬには、相対的に低い電圧（たとえば、１．５Ｖ程度）で駆動するｐチャネル型の電界効果型トランジスタが形成されることになる。
【００２７】
次に、写真製版処理によって所定のレジストパターン（図示せず）を形成し、そのレジストパターンを注入マスクとして、所定導電型の不純物を注入する工程を順次行うことにより、所定導電型のウェルがそれぞれ形成される。図８Ａおよび図８Ｂに示すように、画素領域ＲＰＥおよび画素トランジスタ領域ＲＰＴでは、ＰウェルＰＰＷＬとＰウェルＰＰＷＨが形成される。周辺領域ＲＰＣでは、ＰウェルＨＰＷ、ＬＰＷとＮウェルＨＮＷ、ＬＮＷが形成される。
【００２８】
ＰウェルＰＰＷＬの不純物濃度は、ＰウェルＰＰＷＨの不純物濃度よりも低い。ＰウェルＰＰＷＨは、半導体基板ＳＵＢの表面からＰウェルＰＰＷＬよりも浅い領域にわたり形成されている。ＰウェルＨＰＷ、ＬＰＷおよびＮウェルＨＮＷ、ＬＮＷは、半導体基板ＳＵＢの表面から所定の深さにわたりそれぞれ形成されている。
【００２９】
次に、画素領域ＲＰＥにフォトダイオードＰＤおよびゲート電極ＧＢが形成され、画素トランジスタ領域ＲＰＴおよび周辺領域ＲＰＣにゲート電極ＧＢが形成される。ここで、ゲート電極ＧＢの直下のゲート絶縁膜として、相対的に膜厚の厚いゲート絶縁膜ＧＩＣと、相対的に膜厚の薄いゲート絶縁膜ＧＩＣとが形成される。次に、相対的に高い電圧で駆動する電界効果型トランジスタが形成される画素トランジスタ領域ＲＰＴ、領域ＲＮＨ、ＲＰＨのそれぞれに、エクステンション（ＬＤＤ）領域が形成される。図９Ａおよび図９Ｂに示すように、所定の写真製版処理を施すことにより、画素トランジスタ領域ＲＰＴおよび領域ＲＮＨを露出し、他の領域を覆うレジストパターンＭＨＮＬが形成される。
【００３０】
次に、レジストパターンＭＨＮＬおよびゲート電極ＧＢを注入マスクとして、ｎ型の不純物を注入することにより、露出した画素トランジスタ領域ＲＰＴおよび領域ＲＮＨのそれぞれに、ｎ型のエクステンション領域ＨＮＬＤが形成される。また、画素領域ＲＰＥでは、ゲート電極ＧＢを挟んで、フォトダイオードＰＤが形成されている側とは反対側のＰウェルＰＰＷＨの部分に、エクステンション領域ＨＮＬＤが形成される。その後、レジストパターンＭＨＮＬが除去される。
【００３１】
次に、所定の写真製版処理を施すことにより、図１０Ａおよび図１０Ｂに示すように、領域ＲＰＨを露出し、他の領域を覆うレジストパターンＭＨＰＬが形成される。次に、そのレジストパターンＭＨＰＬおよびゲート電極ＧＢを注入マスクとして、ｐ型の不純物を注入することにより、露出した領域ＲＰＨにｐ型のエクステンション領域ＨＰＬＤが形成される。その後、レジストパターンＭＨＰＬが除去される。
【００３２】
次に、図１１Ａおよび図１１Ｂに示すように、ゲート電極ＧＢを覆うように、オフセットスペーサ膜となる絶縁膜ＯＳＦが形成される。この絶縁膜ＯＳＦとして、まず、ＴＥＯＳ（Tetra  Ethyl  Ortho  Silicate  glass）系のシリコン酸化膜ＯＳＦ１が形成される。次に、シリコン酸化膜ＯＳＦ１を覆うように、シリコン窒化膜ＯＳＦ２が形成される。シリコン窒化膜ＯＳＦ２を形成する際に、材料ガスとして、たとえば、ヘキサククロジシラン（ＨＣＤ：Hexa  Chloro  Disilane）が用いられる。絶縁膜ＯＳＦの膜厚は、たとえば、十数ｎｍ程度とされる。なお、ＨＣＤを用いてシリコン窒化膜を形成する他に、たとえば、原子層を一層ずつ堆積させるＡＬＤ（Atomic  Layer  Deposition）法によって、シリコン窒化膜を形成するようにしてもよい。
【００３３】
次に、オフセットスペーサ膜となる絶縁膜ＯＳＦに異方性エッチング処理が施される。これにより、ゲート電極ＧＢの上面上に位置する絶縁膜ＯＳＦの部分が除去されて、図１２Ａおよび図１２Ｂに示すように、ゲート電極ＧＢの側壁面上に残される絶縁膜ＯＳＦの部分（シリコン酸化膜ＯＳ１およびシリコン窒化膜ＯＳ２）によって、オフセットスペーサ膜ＯＳＳが形成される。
【００３４】
次に、相対的に低い電圧で駆動する電界効果型トランジスタが形成される領域ＲＮＬ、ＲＰＬのそれぞれにエクステンション（ＬＤＤ）領域が形成される。図１３Ａおよび図１３Ｂに示すように、所定の写真製版処理を施すことにより、領域ＲＮＬを露出し、他の領域を覆うレジストパターンＭＬＮＬが形成される。次に、レジストパターンＭＬＮＬ、オフセットスペーサ膜ＯＳＳ、ゲート電極ＧＢおよびオフセットスペーサ膜ＯＳＳを注入マスクとして、ｎ型の不純物を注入することにより、露出した領域ＲＮＬにエクステンション領域ＬＮＬＤが形成される。その後、レジストパターンＭＬＮＬが除去される。
【００３５】
次に、所定の写真製版処理を施すことにより、図１４Ａおよび図１４Ｂに示すように、領域ＲＰＬを露出し、他の領域を覆うレジストパターンＭＬＰＬが形成される。次に、そのレジストパターンＭＬＰＬ、ゲート電極ＧＢおよびオフセットスペーサ膜ＯＳＳを注入マスクとして、ｐ型の不純物を注入することにより、露出した領域ＲＰＬにエクステンション領域ＬＰＬＤが形成される。次に、図１５Ａおよび図１５Ｂに示すように、レジストパターンＭＬＰＬを除去することによって、ゲート電極ＧＢおよびオフセットスペーサ膜ＯＳＳ等が露出する。
【００３６】
次に、オフセットスペーサ膜ＯＳＳが残された状態で、サイドウォール絶縁膜が形成される。図１６Ａおよび図１６Ｂに示すように、ゲート電極ＧＢおよびオフセットスペーサ膜ＯＳＳを覆うように、サイドウォール絶縁膜となる絶縁膜ＳＷＦが形成される。この絶縁膜ＳＷＦとして、まず、シリコン酸化膜ＳＷＦ１が形成される。次に、シリコン酸化膜ＳＷＦ１を覆うように、シリコン窒化膜ＳＷＦ２が形成される。
【００３７】
次に、絶縁膜ＳＷＦに異方性エッチング処理が施される。これにより、図１７Ａおよび図１７Ｂに示すように、ゲート電極ＧＢの上面上に位置する絶縁膜ＳＷＦの部分が除去されて、ゲート電極ＧＢの側壁面上に残される絶縁膜ＳＷＦの部分（シリコン酸化膜ＳＷ１およびシリコン窒化膜ＳＷ２）によって、サイドウォール絶縁膜ＳＷＩが形成される。
【００３８】
画素領域ＲＰＥでは、ゲート電極ＧＢ、オフセットスペーサ膜ＯＳＳおよびサイドウォール絶縁膜ＳＷＩによって、転送トランジスタのゲート電極部ＴＧＥが形成される。画素トランジスタ領域ＲＰＴでは、ゲート電極ＧＢ、オフセットスペーサ膜ＯＳＳおよびサイドウォール絶縁膜ＳＷＩによって、増幅トランジスタ等のゲート電極部ＰＥＧＥが形成される。
【００３９】
周辺領域ＲＰＣのうち、領域ＲＮＨでは、ゲート電極ＧＢ、オフセットスペーサ膜ＯＳＳおよびサイドウォール絶縁膜ＳＷＩによって、相対的に高い電圧で駆動するｎチャネル型の電界効果型トランジスタのゲート電極部ＮＨＧＥが形成される。領域ＲＰＨでは、相対的に高い電圧で動作するｐチャネル型の電界効果型トランジスタのゲート電極部ＰＨＧＥが形成される。領域ＲＮＬでは、相対的に低い電圧で駆動するｎチャネル型の電界効果型トランジスタのゲート電極部ＮＬＧＥが形成される。領域ＲＰＬでは、相対的に低い電圧で動作するｐチャネル型の電界効果型トランジスタのゲート電極部ＰＬＧＥが形成される。
【００４０】
次に、ｐチャネル型の電界効果型トランジスタが形成される領域ＲＰＨ、ＲＰＬのそれぞれにソース・ドレイン領域が形成される。図１８Ａおよび図１８Ｂに示すように、所定の写真製版処理を施すことにより、領域ＲＰＨ、ＲＰＬを露出し、他の領域を覆うレジストパターンＭＰＤＦが形成される。次に、レジストパターンＭＰＤＦおよびゲート電極部ＰＨＧＥ、ＰＬＧＥを注入マスクとして、ｐ型の不純物を注入することにより、領域ＲＰＨにはソース・ドレイン領域ＨＰＤＦが形成され、領域ＲＰＬにはソース・ドレイン領域ＬＰＤＦが形成される。その後、レジストパターンＭＰＤＦが除去される。
【００４１】
次に、ｎチャネル型の電界効果型トランジスタが形成される画素トランジスタ領域ＲＰＴ、領域ＲＮＨ、ＲＮＬのそれぞれにソース・ドレイン領域が形成される。図１９Ａおよび図１９Ｂに示すように、所定の写真製版処理を施すことにより、画素トランジスタ領域ＲＰＴ、領域ＲＮＨ、ＲＮＬを露出し、他の領域を覆うレジストパターンＭＮＤＦが形成される。次に、レジストパターンＭＮＤＦおよびゲート電極部ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＮＬＧＥを注入マスクとして、ｎ型の不純物を注入することにより、画素トランジスタ領域ＲＰＴ、領域ＲＮＨのそれぞれには、ソース・ドレイン領域ＨＮＤＦが形成され、領域ＲＮＬにはソース・ドレイン領域ＬＮＤＦが形成される。また、このとき、画素領域ＲＰＥでは、浮遊拡散領域ＦＤＲが形成される。その後、レジストパターンＭＮＤＦが除去される。
【００４２】
これまでの工程により、画素領域ＲＰＥでは転送トランジスタＴＴが形成される。画素トランジスタ領域ＲＰＴでは、増幅トランジスタ等のｎチャネル型の電界効果型トランジスタＮＨＴが形成される。周辺領域ＲＰＣの領域ＲＮＨでは、ｎチャネル型の電界効果型トランジスタＮＨＴが形成される。領域ＲＰＨでは、ｐチャネル型の電界効果型トランジスタＰＨＴが形成される。領域ＲＮＬでは、ｎチャネル型の電界効果型トランジスタＮＬＴが形成される。領域ＲＰＬでは、ｐチャネル型の電界効果型トランジスタＰＬＴが形成される。
【００４３】
次に、金属シリサイド膜を形成しない電界効果型トランジスタ（図示せず）に対して、シリサイド化を阻止するシリサイドプロテクション膜が形成される。図２０Ａおよび図２０Ｂに示すように、ゲート電極部ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥ等を覆うように、シリサイド化を阻止するシリサイドプロテクション膜ＳＰが形成される。シリサイドプロテクション膜ＳＰとして、たとえば、シリコン酸化膜等が形成される。その後、金属シリサイド膜を形成しない画素領域ＲＰＥを覆うシリサイドプロテクション膜ＳＰの部分を残して、画素トランジスタ領域ＲＰＴおよび周辺領域ＲＰＣに位置するシリサイドプロテクション膜が除去される（図２１Ａおよび図２１Ｂ参照）。
【００４４】
次に、サリサイド（SALICIDE：Self  ALIgned  siliCIDE）法により、金属シリサイド膜が形成される。図２１Ａおよび図２１Ｂに示すように、まず、ゲート電極部ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥを覆うように、コバルト等の所定の金属膜ＭＦが形成される。次に、所定の熱処理を施して金属膜ＭＳとシリコンとを反応させることによって、金属シリサイド膜ＭＳ（図２２Ａ、図２２Ｂ参照）が形成される。その後、未反応の金属が除去される。
【００４５】
これにより、図２２Ａおよび図２２Ｂに示すように、画素領域ＲＰＥでは、金属シリサイド膜は形成されず、画素トランジスタ領域ＲＰＴでは、電界効果型トランジスタＮＨＴのゲート電極部ＰＥＧＥの上面およびソース・ドレイン領域ＨＮＤＦの表面に金属シリサイド膜ＭＳが形成される。
【００４６】
周辺領域ＲＰＣでは、電界効果型トランジスタＮＨＴのゲート電極部ＮＨＧＥの上面およびソース・ドレイン領域ＨＮＤＦの表面に金属シリサイド膜ＭＳが形成される。電界効果型トランジスタＰＨＴのゲート電極部ＰＨＧＥの上面およびソース・ドレイン領域ＨＰＤＦの表面に金属シリサイド膜ＭＳが形成される。電界効果型トランジスタＮＬＴのゲート電極部ＮＬＧＥの上面およびソース・ドレイン領域ＬＮＤＦの表面に金属シリサイド膜ＭＳが形成される。電界効果型トランジスタＰＬＴのゲート電極部ＰＬＧＥの上面およびソース・ドレイン領域ＬＰＤＦの表面に金属シリサイド膜ＭＳが形成される。
【００４７】
次に、図２３Ａおよび図２３Ｂに示すように、転送トランジスタＴＴおよび電界効果型トランジスタＮＨＴ、ＰＨＴ、ＮＬＴ、ＰＬＴ等を覆うように、ストレスライナー膜ＳＬが形成される。次に、そのストレスライナー膜ＳＬを覆うように、コンタクト層間膜として第１層間絶縁膜ＩＦ１が形成される。次に、所定の写真製版処理を施すことにより、コンタクトホールを形成するためのレジストパターン（図示せず）が形成される。
【００４８】
次に、そのレジストパターンをエッチングマスクとして、第１層間絶縁膜ＩＦ１等に異方性エッチング処理を施すことにより、画素領域ＲＰＥでは、浮遊拡散領域ＦＤＲに形成された金属シリサイド膜ＭＳの表面を露出するコンタクトホールＣＨが形成される。画素トランジスタ領域ＲＰＴでは、ソース・ドレイン領域ＨＮＤＦに形成された金属シリサイド膜ＭＳの表面を露出するコンタクトホールＣＨが形成される。周辺領域ＲＰＣでは、ソース・ドレイン領域ＨＮＤＦ、ＨＰＤＦ、ＬＮＤＦ、ＬＰＤＦのそれぞれに形成された金属シリサイド膜ＭＳの表面を露出するコンタクトホールＣＨが形成される。
【００４９】
次に、図２４Ａおよび図２４Ｂに示すように、コンタクトホールＣＨのそれぞれにコンタクトプラグＣＰが形成される。次に、第１層間絶縁膜ＩＦ１の表面に接するように第１配線Ｍ１が形成される。その第１配線Ｍ１を覆うように、第２層間絶縁膜ＩＦ２が形成される。次に、第２層間絶縁膜ＩＦを貫通するように、対応する第１配線Ｍ１に電気的に接続される第１ヴィアＶ１がそれぞれ形成される。次に、第２層間絶縁膜ＩＦ２の表面に接するように、第２配線Ｍ２が形成される。第２配線Ｍ２のそれぞれは、対応する第１ヴィアＶ１に電気的に接続される。
【００５０】
次に、第２配線Ｍ２を覆うように第３層間絶縁膜ＩＦ３が形成される。次に、第３層間絶縁膜ＩＦ３を貫通するように、対応する第２配線Ｍ２に電気的に接続される第２ヴィアＶ２がそれぞれ形成される。次に、第３層間絶縁膜ＩＦ３の表面に接するように、第３配線Ｍ３が形成される。第３配線Ｍ３のそれぞれは、対応する第２ヴィアＶ２に電気的に接続される。次に、第３配線Ｍ３を覆うように第４層間絶縁膜ＩＦ４が形成される。次に、第４層間絶縁膜ＩＦ４の表面に接するように、たとえば、シリコン窒化膜等の絶縁膜ＳＮＩが形成される。次に、画素領域ＲＰＥでは、赤色、緑色および青色のいずれかに対応する所定のカラーフィルターＣＦが形成される。その後、画素領域ＲＰＥでは、光を集光させるマイクロレンズＭＬが配置される。こうして、撮像装置の主要部分が完成する。
【００５１】
撮像装置のゲート電極部ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥにおけるオフセットスペーサ膜ＯＳＳのシリコン酸化膜ＯＳ１には、ゲート電極ＧＢの側壁面を覆う部分（第１部分）と、その第１部分からゲート電極ＧＢが位置する側とは反対側へ延在する部分（第２部分）とがある。サイドウォール絶縁膜ＳＷＩは、そのシリコン酸化膜ＯＳ１の第２部分の端面（厚さ方向）を覆うように形成されている。
【００５２】
上述した撮像装置では、オフセットスペーサ膜として、シリコン窒化膜を含む二層構造のオフセットスペーサ膜を形成することで、素子形成領域のシリコンのダングリングボンドを終端させて、読み出しノイズを低減することができる。このことについて、比較例に係る撮像装置の製造方法との関係で説明する。なお、比較例に係る撮像装置において、実施の形態に係る撮像装置と同一部材については、その実施の形態に係る撮像装置の部材の参照符号の頭に符号「Ｃ」を付した参照符号を使用し、必要な場合を除き、その説明を繰り返さないこととする。
【００５３】
まず、図５Ａおよび図５Ｂに示す工程と同様の工程から図１０Ａおよび図１０Ｂに示す工程と同様の工程を経た後、図２５Ａおよび図２５Ｂに示すように、ゲート電極ＣＧＢを覆うように、オフセットスペーサ膜となる絶縁膜ＣＯＳＦが形成される。ここで、オフセットスペーサ膜となる絶縁膜ＣＯＳＦは単層構造とされ、シリコン酸化膜からなる絶縁膜ＣＯＳＦが形成される。次に、図２６Ａおよび図２６Ｂに示すように、絶縁膜ＣＯＳＦの全面に異方性エッチング処理を施すことにより、ゲート電極ＣＧＢの側壁面上にオフセットスペーサ膜ＣＯＳＳが形成される。
【００５４】
次に、図１３Ａおよび図１３Ｂに示す工程と同様の工程により、所定のレジストパターン（図示せず）、ゲート電極ＣＧＢおよびオフセットスペーサ膜ＣＯＳＳ等を注入マスクとして、ｎ型の不純物が注入される。次に、図１４Ａおよび図１４Ｂに示す工程と同様の工程により、所定のレジストパターン（図示せず）、ゲート電極ＣＧＢおよびオフセットスペーサ膜ＣＯＳＳ等を注入マスクとして、ｐ型の不純物が注入される。これにより、図２７Ａおよび図２７Ｂに示すように、領域ＣＲＮＬにはエクステンション領域ＣＬＮＬＤが形成され、領域ＣＲＰＬにはエクステンション領域ＣＬＰＬＤが形成される。
【００５５】
次に、所定の薬液によるウェットエッチング処理を施すことにより、図２８Ａおよび図２８Ｂに示すように、オフセットスペーサ膜ＣＯＳＳ膜が除去される。次に、図２９Ａおよび図２９Ｂに示すように、ゲート電極ＣＧＢを覆うように、サイドウォール絶縁膜となる絶縁膜ＣＳＷＦが形成される。この絶縁膜ＣＳＷＦとして、まず、シリコン酸化膜ＣＳＷＦ１が形成され、次に、シリコン窒化膜ＣＳＷＦ２が形成される。次に、図３０Ａおよび図３０Ｂに示すように、絶縁膜ＣＳＷＦに異方性エッチング処理を施すことにより、ゲート電極ＣＧＢの側壁面上にサイドウォール絶縁膜ＣＳＷＩが形成される。
【００５６】
次に、図１８Ａおよび図１８Ｂに示す工程と同様の工程により、所定のレジストパターン（図示せず）およびゲート電極部ＣＰＨＧＥ、ＣＰＬＧＥを注入マスクとして、ｐ型の不純物が注入される。次に、図１９Ａおよび図１９Ｂに示す工程と同様の工程により、所定のレジストパターン（図示せず）およびゲート電極部ＣＴＧＥ、ＣＰＥＧＥ、ＣＮＨＧＥ、ＣＮＬＧＥを注入マスクとして、ｎ型の不純物が注入される。
【００５７】
これにより、図３１Ａおよび図３１Ｂに示すように、領域ＣＲＰＨにはソース・ドレイン領域ＣＨＰＤＦが形成され、領域ＣＲＰＬにはソース・ドレイン領域ＣＬＰＤＦが形成される。画素トランジスタ領域ＣＲＰＴ、領域ＣＲＮＨのそれぞれには、ソース・ドレイン領域ＣＨＮＤＦが形成され、領域ＣＲＮＬにはソース・ドレイン領域ＬＮＤＦが形成される。画素領域ＣＲＰＥには浮遊拡散領域ＣＦＤＲが形成される。
【００５８】
次に、サリサイド法によって、図３２Ａおよび図３２Ｂに示すように、画素領域ＣＲＰＥ、画素トランジスタ領域ＣＲＰＴ、周辺領域ＣＲＰＣに、金属シリサイド膜ＣＭＳが形成される。その後、図２３Ａおよび図２３Ｂに示す工程と同様の工程と、図２４Ａおよび図２４Ｂに示す工程と同様の工程を経て、図３３Ａおよび図３３Ｂに示すように、比較例に係る撮像装置の主要部分が完成する。
【００５９】
上述したように、撮像装置における電界効果型トランジスタ等の半導体素子は、トレンチ分離によって規定された素子形成領域（半導体基板の領域）に形成される。その電界効果型トランジスタには、相対的に高い電圧で駆動する電界効果型トランジスタＮＨＴ、ＰＨＴ（ＣＮＨＴ、ＣＰＨＴ）と、相対的に低い電圧で駆動する電界効果型トランジスタＮＬＴ、ＰＬＴ（ＣＮＬＴ、ＣＰＬＴ）とがある。
【００６０】
電界効果型トランジスタＮＨＴ、ＰＨＴ（ＣＮＨＴ、ＣＰＨＴ）のゲート絶縁膜ＧＩＣ（ＣＧＩＣ）は、電界効果型トランジスタＮＬＴ、ＰＬＴ（ＣＮＬＴ、ＣＰＬＴ）のゲート絶縁膜ＧＩＮ（ＣＧＩＮ）よりも厚く形成される。互いに膜厚の異なるゲート絶縁膜ＧＩＣ、ＧＩＮ（ＣＧＩＣ、ＣＧＩＮ）は、熱酸化処理と、熱酸化処理によって形成される絶縁膜を部分的に除去する処理とを組み合わせることによって形成される。
【００６１】
ここで、膜厚の厚いゲート絶縁膜ＧＩＣ（ＣＧＩＣ）を形成する際には、あらかじめウェット処理によって犠牲酸化膜が除去される。また、ゲート絶縁膜ＧＩＮ（ＣＧＩＮ）を形成する際には、膜厚の厚いゲート絶縁膜ＧＩＣ（ＣＧＩＣ）を形成する際に形成された厚膜の犠牲酸化膜を、あらかじめウェット処理によって除去される。
【００６２】
このとき、トレンチに形成された素子分離絶縁膜と素子形成領域（半導体基板）との境界部分がエッチングされて凹みが生じ、素子形成領域において、半導体基板（シリコン基板）の結晶面としてＳｉ（１１１）面ＣＲＹＳ２（または、Ｓｉ（１１１）結晶面に平行な面）が出現することがある（図３５参照）。このような凹みは「ＳＴＩ  Ｄｉｖｏｔ」と称されている。なお、図３５に示す点線はＳｉ（１１１）面（結晶面）を示す。
【００６３】
比較例に係る撮像装置では、図３４および図３５に示すように、電界効果型トランジスタのゲート電極部ＣＰＥＧＥ等は、このようなシリコンの（１１１）面ＣＲＹＳ２を覆うように形成されることになる。このシリコンの（１１１）面ＣＲＹＳ２では、シリコンのダングリングボンドが多く、そして、そのダングリングボンドに起因した界面準位が多いことが知られている。このため、電界効果型トランジスタでは、界面準位の影響を受けて読み出しノイズが増加することになる。
【００６４】
特に、浮遊拡散領域に電気的に接続されている増幅トランジスタでは、チャネルが界面準位の影響を受けてノイズ（１／ｆノイズ）が増加し、その増幅トランジスタを含む増幅回路では、その１／ｆノイズと熱雑音のノイズ（ＦＤアンプノイズ）を含むランダムノイズが増加することになる。これらが、読み出しノイズを増加させることになる。なお、ランダムノイズには、ＦＤアンプノイズの他に、暗電流ショットノイズ、ＦＤリセットノイズ、光ショットノイズがある。
【００６５】
読み出しノイズは、微細化に伴って電界効果型トランジスタのチャネル幅が狭まるにしたがい、増加することが報告されている（非特許文献１参照）。図３６は、横軸をチャネル幅Ｗとし縦軸をノイズスペクトル密度ＳＶｇとする、ノイズスペクトルとチャネル幅との関係を示すグラフである。図３６に示すように、トレンチ分離（ＳＴＩ）を採用した撮像装置（グラフＡ）では、電界効果型トランジスタのチャネル幅Ｗが０．３μｍよりも縮小すると、読み出しノイズが指数関数的に増加する。一方、ｐｎ接合による分離を採用した撮像装置（グラフＢ）では、読み出しノイズは、グラフＡに比べて増加の程度は小さく、線型的に増加する。読み出しノイズが増加すると、ＳＮ比が悪くなり、画像の鮮明度、濃淡、色の奥行き感等がなくなってしまう。また、このことが、撮像装置の画素の微細化を阻害する要因となっている。
【００６６】
比較例に係る撮像装置に対して、実施の形態に係る撮像装置では、素子形成領域（ＳＴＩ端部のＳｉ（１１１）面）のダングリングボンドを終端させる元素として、窒素（Ｎ）および水素（Ｈ）の少なくともいずれかを含む所定の膜が形成される。すなわち、図３７および図３８に示すように、ここでは、そのような所定の膜としてシリコン窒化膜ＯＳ２を含むオフセットスペーサ膜ＯＳＳが形成される（図１２Ａおよび図１２Ｂ参照）。
【００６７】
シリコン窒化膜中の不対結合手の窒素（Ｎ）や水素（Ｈ）は、シリコン窒化膜（ＯＳＦ２）を形成する際の熱（６７０℃程度以上）によって拡散すると考えられる。このことから、オフセットスペーサ膜となる絶縁膜ＯＳＦを形成した後の焼き締め熱処理、ソース・ドレイン領域ＨＰＤＦ、ＬＰＤＦ、ＨＮＤＦ、ＬＮＤＦを形成する際の注入後の熱処理によって、図３７に示すように、窒素（Ｎ）（または水素（Ｈ））が拡散し、その一部がシリコンの不対結合手に結合することで、シリコンのダングリングボンドを終端させることができる。
【００６８】
これにより、シリコンのダングリングボンドに起因する読み出しノイズを低減させることができる。その結果、撮像装置において、画像の鮮明度、濃淡、色の奥行き感等がなくなってしまうのを防止することができる。また、撮像装置の微細化を図ることができる。なお、オフセットスペーサ膜ＯＳＳとして、シリコン酸化膜ＯＳ１の上にシリコン窒化膜ＯＳ２を形成することで、レジストパターンを除去する際の薬液に対する耐性が向上し、オフセットスペーサ膜ＯＳＳが膜減りしてしまうのを抑制することができる。
【００６９】
実施の形態２
ここでは、二層構造のオフセットスペーサ膜を形成した後、下層膜のシリコン酸化膜を残して上層膜のシリコン窒化膜を除去し、二層構造のサイドウォール絶縁膜を形成する場合について説明する。なお、前述した撮像装置の構成と同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
【００７０】
図５Ａおよび図５Ｂに示す工程と同様の工程から図１５Ａおよび図１５Ｂに示す工程と同様の工程を経て、図３９Ａおよび図３９Ｂに示すように、シリコン酸化膜ＯＳ１を下層膜とし、シリコン窒化膜ＯＳ２を上層膜とする二層構造のオフセットスペーサ膜ＯＳＳが形成され、エクステンション領域ＬＮＬＤ、ＬＰＬＤが形成される。
【００７１】
次に、図４０Ａおよび図４０Ｂに示すように、所定の薬液によるウェットエッチング処理を施すことにより、オフセットスペーサ膜ＯＳＳのうち、シリコン酸化膜ＯＳ１を残してシリコン窒化膜ＯＳ２が除去される。次に、図４１Ａおよび図４１Ｂに示すように、ゲート電極ＧＢおよびオフセットスペーサ膜ＯＳＳを覆うように、シリコン酸化膜ＳＷＦ１を下層膜とし、シリコン窒化膜ＳＷＦ２を上層膜とする、サイドウォール絶縁膜となる絶縁膜ＳＷＦが形成される。
【００７２】
次に、図４２Ａおよび図４２Ｂに示すように、絶縁膜ＳＷＦに異方性エッチングを施すことにより、ゲート電極ＧＢの側面上にサイドウォール絶縁膜ＳＷＩが形成される。次に、図４３Ａおよび図４３Ｂに示すように、レジストパターンＭＰＤＦおよびゲート電極部ＰＨＧＥ、ＰＬＧＥを注入マスクとして、ｐ型の不純物を注入することにより、領域ＲＰＨにはソース・ドレイン領域ＨＰＤＦが形成され、領域ＲＰＬにはソース・ドレイン領域ＬＰＤＦが形成される。その後、レジストパターンＭＰＤＦが除去される。
【００７３】
次に、図４４Ａおよび図４４Ｂに示すように、レジストパターンＭＮＤＦおよびゲート電極部ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＮＬＧＥを注入マスクとして、ｎ型の不純物を注入することにより、画素トランジスタ領域ＲＰＴ、領域ＲＮＨのそれぞれには、ソース・ドレイン領域ＨＮＤＦが形成される。領域ＲＮＬには、ソース・ドレイン領域ＬＮＤＦが形成される。画素領域ＲＰＥには、浮遊拡散領域ＦＤＲが形成される。その後、レジストパターンＭＮＤＦが除去される。
【００７４】
次に、図４５Ａおよび図４５Ｂに示すように、ゲート電極部ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥ等を覆うように、シリサイドプロテクション膜ＳＰが形成される。その後、金属シリサイド膜を形成しない電界効果型トランジスタ（図示せず）を覆うシリサイドプロテクション膜の部分を残して、他の領域に位置するシリサイドプロテクション膜が除去される。
【００７５】
次に、図４６Ａおよび図４６Ｂに示すように、ゲート電極部ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥ等を覆うように、所定の金属膜ＭＦが形成される。次に、所定の熱処理を施して金属膜ＭＳとシリコンとを反応させ、その後、未反応の金属を除去することにより、図４７Ａおよび図４７Ｂに示すように、金属シリサイド膜ＭＳが形成される。
【００７６】
次に、図２３Ａおよび図２３Ｂに示す工程と同様の工程および図２４Ａおよび図２４Ｂに示す工程と同様の工程を経て、図４８Ａおよび図４８Ｂに示すように、撮像装置の主要部分が完成する。撮像装置のオフセットスペーサ膜ＯＳＳのシリコン酸化膜ＯＳ１には、ゲート電極ＧＢの側壁面を覆う部分（第１部分）と、その第１部分からフォトダイオードＰＤへ延在する部分（第２部分）（ゲート電極ＧＢから遠ざかる方向へ延在する部分）とがある。サイドウォール絶縁膜ＳＷＩは、そのシリコン酸化膜ＯＳ１の第２部分の端面（厚さ方向）を覆うように形成されている。
【００７７】
上述した撮像装置では、オフセットスペーサ膜として、シリコン酸化膜ＯＳ１を下層膜としシリコン窒化膜ＯＳ２を上層膜とする二層構造のオフセットスペーサ膜ＯＳＳが形成され、サイドウォール絶縁膜を形成する工程の前に、シリコン酸化膜ＯＳ１を残してシリコン窒化膜ＯＳ２が除去される。シリコン窒化膜ＯＳＦ２が形成された後、シリコン窒化膜ＯＳ２が除去されるまでに、オフセットスペーサ膜となる絶縁膜ＯＳＦを形成した後の焼き締め熱処理が施される。
【００７８】
これにより、実施の形態１において説明したように、窒素（Ｎ）や水素（Ｈ）が拡散して、その一部がシリコンの不対結合手に結合することで、シリコンのダングリングボンドが終端し、ダングリングボンドに起因する読み出しノイズを低減させることができる。その結果、撮像装置において、画像の鮮明度、濃淡、色の奥行き感等がなくなってしまうのを防止することができる。また、撮像装置の微細化を図ることができる。
【００７９】
また、オフセットスペーサ膜ＯＳＳのうち、シリコン窒化膜ＯＳ２を除去することで、フォトダイオードＰＤ上に位置する膜（積層膜）の透過率が上がり、撮像装置としての感度を向上させることができる。
【００８０】
実施の形態３
ここでは、二層構造のオフセットスペーサ膜をそのまま残し、単層構造のサイドウォール絶縁膜を形成する場合について説明する。なお、実施の形態１において説明した撮像装置の構成と同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
【００８１】
図５Ａおよび図５Ｂに示す工程と同様の工程から図１５Ａおよび図１５Ｂに示す工程と同様の工程を経て、図４９Ａおよび図４９Ｂに示すように、シリコン酸化膜ＯＳ１を下層膜とし、シリコン窒化膜ＯＳ２を上層膜とする二層構造のオフセットスペーサ膜ＯＳＳが形成され、エクステンション領域ＬＮＬＤ、ＬＰＬＤが形成される。
【００８２】
次に、図５０Ａおよび図５０Ｂに示すように、ゲート電極ＧＢおよびオフセットスペーサ膜ＯＳＳを覆うように、サイドウォール絶縁膜となる絶縁膜ＳＷＦが形成される。この絶縁膜ＳＷＦとして、シリコン窒化膜が形成される。次に、絶縁膜ＳＷＦに異方性エッチング処理が施される。これにより、図５１Ａおよび図５１Ｂに示すように、ゲート電極ＧＢの上面上に位置する絶縁膜ＳＷＦの部分が除去されて、ゲート電極ＧＢの側壁面上に残される絶縁膜ＳＷＦの部分（シリコン窒化膜）によって、単層構造のサイドウォール絶縁膜ＳＷＩが形成される。
【００８３】
次に、図５２Ａおよび図５２Ｂに示すように、レジストパターンＭＰＤＦおよびゲート電極部ＰＨＧＥ、ＰＬＧＥを注入マスクとして、ｐ型の不純物を注入することにより、領域ＲＰＨにはソース・ドレイン領域ＨＰＤＦが形成され、領域ＲＰＬにはソース・ドレイン領域ＬＰＤＦが形成される。その後、レジストパターンＭＰＤＦが除去される。
【００８４】
次に、図５３Ａおよび図５３Ｂに示すように、レジストパターンＭＮＤＦおよびゲート電極部ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＮＬＧＥを注入マスクとして、ｎ型の不純物を注入することにより、画素トランジスタ領域ＲＰＴ、領域ＲＮＨのそれぞれには、ソース・ドレイン領域ＨＮＤＦが形成される。領域ＲＮＬには、ソース・ドレイン領域ＬＮＤＦが形成される。画素領域ＲＰＥには、浮遊拡散領域ＦＤＲが形成される。その後、レジストパターンＭＮＤＦが除去される。
【００８５】
次に、図５４Ａおよび図５４Ｂに示すように、ゲート電極部ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥ等を覆うように、シリサイドプロテクション膜ＳＰが形成される。その後、金属シリサイド膜を形成しない電界効果型トランジスタ（図示せず）を覆うシリサイドプロテクション膜の部分を残して、他の領域に位置するシリサイドプロテクション膜が除去される。
【００８６】
次に、図５５Ａおよび図５５Ｂに示すように、ゲート電極部ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥを覆うように、所定の金属膜ＭＦが形成される。次に、所定の熱処理を施して金属膜ＭＳとシリコンとを反応させ、その後、未反応の金属を除去することにより、図５６Ａおよび図５６Ｂに示すように、金属シリサイド膜ＭＳが形成される。
【００８７】
次に、図２３Ａおよび図２３Ｂに示す工程と同様の工程および図２４Ａおよび図２４Ｂに示す工程と同様の工程を経て、図５７Ａおよび図５７Ｂに示すように、撮像装置の主要部分が完成する。撮像装置のオフセットスペーサ膜ＯＳＳのシリコン酸化膜ＯＳ１には、ゲート電極ＧＢの側壁面を覆う部分（第１部分）と、その第１部分からゲート電極ＧＢが位置する側とは反対側へ延在する部分（第２部分）とがある。シリコン窒化膜からなる単層構造のサイドウォール絶縁膜ＳＷＩは、そのシリコン酸化膜ＯＳ１の第２部分の端面（厚さ方向）を覆うように形成されている。
【００８８】
上述した撮像装置では、実施の形態１において説明したダングリングボンドを終端させる効果に加えて、画素領域ＲＰＥにおいて、金属シリサイド膜に起因する浮遊拡散領域ＦＤＲのリークを抑制することができる。また、画素トランジスタ領域ＲＰＴにおいて、電界効果型トランジスタＮＨＴのＳ／Ｎ比の劣化を抑制することができる。このことについて、比較例に係る撮像装置の製造方法との関係で説明する。なお、比較例に係る撮像装置において、実施の形態に係る撮像装置と同一部材については、その実施の形態に係る撮像装置の部材の参照符号の頭に符号「Ｃ」を付した参照符号を使用し、必要な場合を除き、その説明を繰り返さないこととする。
【００８９】
図５８に示すように、比較例に係る撮像装置では、サイドウォール絶縁膜として、シリコン酸化膜を下層膜とし、シリコン窒化膜を上層膜とする二層構造のサイドウォール絶縁膜ＣＳＷＩが形成される。サイドウォール絶縁膜ＣＳＷＩが形成された後、金属シリサイド膜を形成するための金属膜を形成するまでに、ソース・ドレイン領域を形成する工程や、シリサイド化を阻止するシリサイドプロテクション膜を形成する工程等がある。
【００９０】
ソース・ドレイン領域を形成する工程では、注入マスクとなるレジストパターンが所定の薬液によって除去される。また、シリサイドプロテクション膜が形成された後では、金属シリサイド膜が形成される領域に位置するシリサイドプロテクション膜の部分が、所定の薬液（フッ酸系薬液）によって除去される。このように、サイドウォール絶縁膜ＣＳＷＩは、金属膜を形成するまでに種々の薬液に晒されることになる。
【００９１】
このため、図５９Ａに示すように、当初、シリコン酸化膜ＣＳＷ１の端面とシリコン窒化膜ＣＳＷ２の側面（表面）とがほぼ同じ位置（面一）にあるサイドウォール絶縁膜ＣＳＷＩでは、その後、薬液に晒されることで、特に、シリコン酸化膜ＣＳＷ１がエッチングされてしまい、図５９Ｂに示すように、シリコン酸化膜ＣＳＷ１の端面がゲート電極ＣＧＢ側に後退してしまう（矢印参照）。
【００９２】
このような状態で金属シリサイド膜を形成させようとすると、図５９Ｃおよび図５９Ｄに示すように、シリコン酸化膜ＣＳＷ１が後退した部分に潜り込むように金属シリサイド膜ＣＭＳが形成されることになる。
【００９３】
このため、特に、転送トランジスタでは、金属シリサイド膜の潜り込みによって、浮遊拡散領域ＣＦＤＲのチャネル長方向の実質的な長さが短くなり、浮遊拡散領域ＣＦＤＲにおけるリーク（ＦＤリーク）成分の一つとして、ＧＩＤＬ（Gate  Induced  Drain  Leak）と称されるリーク成分が増えるおそれがある。ＦＤリークが増加すると、画像の鮮明度が損なわれる等の不具合が生じるおそれがある。また、画素トランジスタ領域ＣＲＰＴでは、電界効果型トランジスタＣＮＨＴのＳ／Ｎ比が劣化するおそれがある。
【００９４】
比較例に係る撮像装置に対して、実施の形態に係る撮像装置では、図６０Ａに示すように、サイドウォール絶縁膜として、シリコン窒化膜からなる単層構造のサイドウォール絶縁膜ＳＷＩが形成される。このため、図６０Ｂに示すように、フッ酸等の薬液に晒されたとしても（矢印参照）、サイドウォール絶縁膜ＳＷＩがエッチングされて後退することはほとんどない。しかも、図６０Ｃおよび図６０Ｄに示すように、画素領域ＲＰＥでは、金属シリサイド膜は形成されない。これにより、浮遊拡散領域ＦＤＲのチャネル長方向の実質的な長さが確保されて、ＦＤリーク（ＧＩＤＬ）を抑えることができる。
【００９５】
また、図６０Ｅに示すように、画素トランジスタ領域ＲＰＴにおける電界効果型トランジスタＮＨＴでは、金属シリサイド膜ＭＳがサイドウォール絶縁膜ＳＷＩの下に潜り込むような態様で形成されることはなくなり、金属シリサイド膜ＭＳは、サイドウォール絶縁膜ＳＷＩによって覆われていない領域に形成されることになる。これにより、電界効果型トランジスタＮＨＴのＳ／Ｎ比が劣化するのを抑制することができる。
【００９６】
実施の形態４
ここでは、二層構造のオフセットスペーサ膜を形成した後、下層膜のシリコン酸化膜を残して上層膜のシリコン窒化膜を除去し、単層構造のサイドウォール絶縁膜を形成する場合について説明する。なお、実施の形態１において説明した撮像装置の構成と同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
【００９７】
まず、図５Ａおよび図５Ｂに示す工程と同様の工程から図１５Ａおよび図１５Ｂに示す工程と同様の工程を経て、シリコン酸化膜ＯＳ１を下層膜とし、シリコン窒化膜ＯＳ２を上層膜とする二層構造のオフセットスペーサ膜ＯＳＳが形成され、エクステンション領域ＬＮＬＤ、ＬＰＬＤが形成される（図３９Ａおよび図３９Ｂ参照）。次に、図４０Ａおよび図４０Ｂに示す工程と同様の工程により、図６１Ａおよび図６１Ｂに示すように、オフセットスペーサ膜ＯＳＳのうち、シリコン酸化膜ＯＳ１を残してシリコン窒化膜ＯＳ２が除去される。
【００９８】
次に、図６２Ａおよび図６２Ｂに示すように、ゲート電極ＧＢおよびオフセットスペーサ膜ＯＳＳを覆うように、シリコン窒化膜からなる、サイドウォール絶縁膜となる絶縁膜ＳＷＦが形成される。次に、図６３Ａおよび図６３Ｂに示すように、絶縁膜ＳＷＦに異方性エッチング処理を施すことにより、シリコン窒化膜からなる単層構造のサイドウォール絶縁膜ＳＷＩが形成される。
【００９９】
次に、図６４Ａおよび図６４Ｂに示すように、レジストパターンＭＰＤＦおよびゲート電極部ＰＨＧＥ、ＰＬＧＥを注入マスクとして、ｐ型の不純物を注入することにより、領域ＲＰＨにはソース・ドレイン領域ＨＰＤＦが形成され、領域ＲＰＬにはソース・ドレイン領域ＬＰＤＦが形成される。その後、レジストパターンＭＰＤＦが除去される。
【０１００】
次に、図６５Ａおよび図６５Ｂに示すように、レジストパターンＭＮＤＦおよびゲート電極部ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＮＬＧＥを注入マスクとして、ｎ型の不純物を注入することにより、画素トランジスタ領域ＲＰＴ、領域ＲＮＨのそれぞれには、ソース・ドレイン領域ＨＮＤＦが形成される。領域ＲＮＬには、ソース・ドレイン領域ＬＮＤＦが形成される。画素領域ＲＰＥには、浮遊拡散領域ＦＤＲが形成される。その後、レジストパターンＭＮＤＦが除去される。
【０１０１】
次に、図６６Ａおよび図６６Ｂに示すように、ゲート電極部ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥ等を覆うように、シリサイドプロテクション膜ＳＰが形成される。その後、金属シリサイド膜を形成しない電界効果型トランジスタ（図示せず）を覆うシリサイドプロテクション膜の部分を残して、他の領域に位置するシリサイドプロテクション膜が除去される。
【０１０２】
次に、図６７Ａおよび図６７Ｂに示すように、ゲート電極部ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥを覆うように、所定の金属膜ＭＦが形成される。次に、所定の熱処理を施して金属膜ＭＳとシリコンとを反応させ、その後、未反応の金属を除去することにより、図６８Ａおよび図６８Ｂに示すように、金属シリサイド膜ＭＳが形成される。
【０１０３】
次に、図２３Ａおよび図２３Ｂに示す工程と同様の工程および図２４Ａおよび図２４Ｂに示す工程と同様の工程を経て、図６９Ａおよび図６９Ｂに示すように、撮像装置の主要部分が完成する。撮像装置のオフセットスペーサ膜ＯＳＳのシリコン酸化膜ＯＳ１には、ゲート電極ＧＢの側壁面を覆う部分（第１部分）と、その第１部分からゲート電極ＧＢが位置する側とは反対側へ延在する部分（第２部分）とがある。シリコン窒化膜からなる単層構造のサイドウォール絶縁膜ＳＷＩは、そのシリコン酸化膜ＯＳ１の第２部分の端面（厚さ方向）を覆うように形成されている。
【０１０４】
上述した撮像装置では、実施の形態２において説明した撮像装置と同様に、オフセットスペーサ膜として、シリコン酸化膜ＯＳ１を下層膜としシリコン窒化膜ＯＳ２を上層膜とする二層構造のオフセットスペーサ膜ＯＳＳが形成され、サイドウォール絶縁膜を形成する工程の前に、シリコン酸化膜ＯＳ１を残してシリコン窒化膜ＯＳ２が除去される。そのシリコン窒化膜ＯＳ２が除去されるまでに、オフセットスペーサ膜となる絶縁膜ＯＳＦを形成した後の焼き締め熱処理が施される。
【０１０５】
これにより、実施の形態１において説明したように、窒素（Ｎ）や水素（Ｈ）が拡散して、その一部がシリコンの不対結合手に結合することで、シリコンのダングリングボンドが終端し、ダングリングボンドに起因する読み出しノイズを低減させることができる。その結果、撮像装置において、画像の鮮明度、濃淡、色の奥行き感等がなくなってしまうのを防止することができる。また、撮像装置の微細化を図ることができる。
【０１０６】
また、実施の形態３において説明した撮像装置と同様に、サイドウォール絶縁膜として、シリコン窒化膜からなる単層構造のサイドウォール絶縁膜ＳＷＩが形成される。このため、フッ酸等の薬液に晒されたとしても、サイドウォール絶縁膜ＳＷＩがエッチングされて後退することはほとんどない（図６０Ｂ参照）。しかも、画素領域ＲＰＥでは、金属シリサイド膜は形成されない（図６０Ｃおよび図６０Ｄ参照）。これにより、浮遊拡散領域ＦＤＲのチャネル長方向の実質的な長さが確保されて、ＦＤリーク（ＧＩＤＬ）を抑えることができる。
【０１０７】
また、画素トランジスタ領域ＲＰＴにおける電界効果型トランジスタＮＨＴでは、金属シリサイド膜ＭＳがサイドウォール絶縁膜ＳＷＩの下に潜り込むような態様で形成されることはなくなり、金属シリサイド膜ＭＳは、サイドウォール絶縁膜ＳＷＩによって覆われていない領域に形成されることになる（図６０Ｅ参照）。これにより、電界効果型トランジスタＮＨＴのＳ／Ｎ比が劣化するのを抑制することができる。
【０１０８】
なお、上述した各撮像装置では、シリコンのダングリングボンドを終端させる元素として、窒素（Ｎ）および水素（Ｈ）の少なくともいずれかのを含有する所定の膜としては、シリコン窒化膜を例に挙げたが、窒素（Ｎ）および水素（Ｈ）の少なくともいずれかをダングリングボンドに結合させることができれば、シリコン窒化膜に限られない。また、シリコンのダングリングボンドを終端させることができる元素であれば、窒素（Ｎ）や水素（Ｈ）に限られない。
【０１０９】
また、実施の形態３および実施の形態４のそれぞれでは、ダングリングボンドの終端化を図ることに加えて、ＦＤリークの低減が図られる撮像装置について説明した。ＦＤリークの低減を主題とする撮像装置では、以下のような構成を備えていればよい。
【０１１０】
半導体基板の主表面において、トレンチ分離絶縁膜によって規定された複数の素子形成領域と、複数の素子形成領域のそれぞれに形成された半導体素子とを有している。半導体素子は、光電変換部と、光電変換部において生成された電荷を転送する、転送ゲート電極部を有する転送トランジスタとを含んでいる。転送ゲート電極部は、複数の素子形成領域のうち、所定の素子形成領域を横切るように形成された転送ゲート電極と、転送ゲート電極の側壁面上に形成されたサイドウォール絶縁膜とを含んでいる。転送ゲート電極部に対して、一方の側に位置する所定の素子形成領域の部分に光電変換部が形成されている。転送ゲート電極部に対して、他方の側に位置する所定の素子形成領域の部分に浮遊拡散領域が形成されている。転送ゲート電極部のサイドウォール絶縁膜として、シリコン窒化膜からなる単層のサイドウォール絶縁膜が形成されている。
【０１１１】
また、ＦＤリークの低減を主題とする撮像装置の製造方法としては、以下の工程を備えていればよい。
【０１１２】
半導体基板にトレンチを形成する。トレンチに素子分離絶縁膜を形成することにより、複数の素子形成領域を規定する。複数の素子形成領域のそれぞれに、半導体素子を形成する。半導体素子を形成する工程は、光電変換部を形成する工程と、光電変換部において生成された電荷を転送する、転送ゲート電極部を有する転送トランジスタを形成する工程とを含んでいる。転送トランジスタの転送ゲート電極部を形成する工程は、複数の素子形成領域のうち、所定の素子形成領域を横切るように転送ゲート電極を形成する工程と、転送ゲート電極の側壁面上にサイドウォール絶縁膜を形成する工程とを含んでいる。転送ゲート電極部に対して、一方の側に位置する所定の素子形成領域の部分に光電変換部を形成する。転送ゲート電極部に対して、他方の側に位置する所定の素子形成領域の部分に浮遊拡散領域を形成する。浮遊拡散領域の表面における、サイドウォール絶縁膜によって覆われた部分以外の部分に金属シリサイド膜を形成する。サイドウォール絶縁膜を形成する工程では、シリコン窒化膜からなる単層のサイドウォール絶縁膜が形成される。
【０１１３】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【０１１４】
ＩＳ  撮像装置、ＰＥ  画素、ＰＤ  フォトダイオード、ＮＲ  ｎ型領域、ＰＲ  ｐ型領域、ＣＬＳ  列選択回路、ＲＷＳ  行選択・読み出し回路、ＴＴ  転送トランジスタ、ＴＧＥ  ゲート電極部、ＦＤＲ  浮遊拡散領域、ＲＴ  リセットトランジスタ、ＲＧＥ  ゲート電極部、ＡＴ  増幅トランジスタ、ＡＧＥ  ゲート電極部、ＳＴ  選択トランジスタ、ＳＧＥ  ゲート電極部、ＰＥＧＥ  ゲート電極部、ＳＵＢ  半導体基板、ＴＯＦ  シリコン酸化膜、ＴＮＦ  シリコン窒化膜、ＴＲＣ  トレンチ、ＥＩＦ  素子分離絶縁膜、ＥＩ  素子分離絶縁膜、ＥＦ１、ＥＦ２  素子形成領域、ＲＰＥ  画素領域、ＲＰＴ  画素トランジスタ領域、ＲＰＣ  周辺領域、ＲＮＨ、ＲＰＨ、ＲＮＬ、ＲＰＬ  領域、ＮＨＴ、ＰＨＴ、ＮＬＴ、ＰＬＴ  電界効果型トランジスタ、ＧＩＣ、ＧＩＮ  ゲート絶縁膜、ＧＢ  ゲート電極、ＰＰＷＬ、ＰＰＷＨ  Ｐウェル、ＨＰＷ  Ｐウェル、ＨＮＷ  Ｎウェル、ＬＰＷ  Ｐウェル、ＬＮＷ  Ｎウェル、ＯＳＦ１、ＯＳ１  シリコン酸化膜、ＯＳＦ２、ＯＳ２  シリコン窒化膜、ＯＳＦ  オフセットスペーサ膜となる膜、ＯＳＳ  オフセットスペーサ膜、ＳＷＦ１、ＳＷ１  シリコン酸化膜、ＳＷＦ２、ＳＷ２  シリコン窒化膜、ＳＷＦ  サイドウォール絶縁膜となる膜、ＳＷＩ  サイドウォール絶縁膜、ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥ  ゲート電極部、ＨＮＬＤ、ＨＰＬＤ  エクステンション領域、ＬＮＬＤ、ＬＰＬＤ  エクステンション領域、ＨＰＤＦ、ＬＰＤＦ、ＨＮＤＦ、ＬＮＤＦ  ソース・ドレイン領域、ＳＰ  シリサイドプロテクション膜、ＭＦ  金属膜、ＭＳ  金属シリサイド膜、ＳＬ  ストレスライナー膜、ＩＦ１  第１層間絶縁膜、ＣＨ  コンタクトホール、ＣＰ  コンタクトプラグ、Ｍ１  第１配線、ＩＦ２  第２層間絶縁膜、Ｖ１  第１ヴィア、Ｍ２  第２配線、ＩＦ３  第３層間絶縁膜、Ｖ２  第２ヴィア、Ｍ３  第３配線、ＩＦ４  第４層間絶縁膜、ＳＮＩ  絶縁膜、ＣＦ  カラーフィルター、ＭＬ  マイクロレンズ、ＭＨＮＬ、ＭＨＰＬ、ＭＬＮＬ、ＭＬＰＬ、ＭＰＤＦ、ＭＮＤＦ  レジストパターン。
【図１】
2014199509.tif 000003
【図２】
2014199509.tif 000004
【図３】
2014199509.tif 000005
【図４】
2014199509.tif 000006
【図５Ａ】
2014199509.tif 000007
【図５Ｂ】
2014199509.tif 000008
【図６Ａ】
2014199509.tif 000009
【図６Ｂ】
2014199509.tif 000010
【図７Ａ】
2014199509.tif 000011
【図７Ｂ】
2014199509.tif 000012
【図８Ａ】
2014199509.tif 000013
【図８Ｂ】
2014199509.tif 000014
【図９Ａ】
2014199509.tif 000015
【図９Ｂ】
2014199509.tif 000016
【図１０Ａ】
2014199509.tif 000017
【図１０Ｂ】
2014199509.tif 000018
【図１１Ａ】
2014199509.tif 000019
【図１１Ｂ】
2014199509.tif 000020
【図１２Ａ】
2014199509.tif 000021
【図１２Ｂ】
2014199509.tif 000022
【図１３Ａ】
2014199509.tif 000023
【図１３Ｂ】
2014199509.tif 000024
【図１４Ａ】
2014199509.tif 000025
【図１４Ｂ】
2014199509.tif 000026
【図１５Ａ】
2014199509.tif 000027
【図１５Ｂ】
2014199509.tif 000028
【図１６Ａ】
2014199509.tif 000029
【図１６Ｂ】
2014199509.tif 000030
【図１７Ａ】
2014199509.tif 000031
【図１７Ｂ】
2014199509.tif 000032
【図１８Ａ】
2014199509.tif 000033
【図１８Ｂ】
2014199509.tif 000034
【図１９Ａ】
2014199509.tif 000035
【図１９Ｂ】
2014199509.tif 000036
【図２０Ａ】
2014199509.tif 000037
【図２０Ｂ】
2014199509.tif 000038
【図２１Ａ】
2014199509.tif 000039
【図２１Ｂ】
2014199509.tif 000040
【図２２Ａ】
2014199509.tif 000041
【図２２Ｂ】
2014199509.tif 000042
【図２３Ａ】
2014199509.tif 000043
【図２３Ｂ】
2014199509.tif 000044
【図２４Ａ】
2014199509.tif 000045
【図２４Ｂ】
2014199509.tif 000046
【図２５Ａ】
2014199509.tif 000047
【図２５Ｂ】
2014199509.tif 000048
【図２６Ａ】
2014199509.tif 000049
【図２６Ｂ】
2014199509.tif 000050
【図２７Ａ】
2014199509.tif 000051
【図２７Ｂ】
2014199509.tif 000052
【図２８Ａ】
2014199509.tif 000053
【図２８Ｂ】
2014199509.tif 000054
【図２９Ａ】
2014199509.tif 000055
【図２９Ｂ】
2014199509.tif 000056
【図３０Ａ】
2014199509.tif 000057
【図３０Ｂ】
2014199509.tif 000058
【図３１Ａ】
2014199509.tif 000059
【図３１Ｂ】
2014199509.tif 000060
【図３２Ａ】
2014199509.tif 000061
【図３２Ｂ】
2014199509.tif 000062
【図３３Ａ】
2014199509.tif 000063
【図３３Ｂ】
2014199509.tif 000064
【図３４】
2014199509.tif 000065
【図３５】
2014199509.tif 000066
【図３６】
2014199509.tif 000067
【図３７】
2014199509.tif 000068
【図３８】
2014199509.tif 000069
【図３９Ａ】
2014199509.tif 000070
【図３９Ｂ】
2014199509.tif 000071
【図４０Ａ】
2014199509.tif 000072
【図４０Ｂ】
2014199509.tif 000073
【図４１Ａ】
2014199509.tif 000074
【図４１Ｂ】
2014199509.tif 000075
【図４２Ａ】
2014199509.tif 000076
【図４２Ｂ】
2014199509.tif 000077
【図４３Ａ】
2014199509.tif 000078
【図４３Ｂ】
2014199509.tif 000079
【図４４Ａ】
2014199509.tif 000080
【図４４Ｂ】
2014199509.tif 000081
【図４５Ａ】
2014199509.tif 000082
【図４５Ｂ】
2014199509.tif 000083
【図４６Ａ】
2014199509.tif 000084
【図４６Ｂ】
2014199509.tif 000085
【図４７Ａ】
2014199509.tif 000086
【図４７Ｂ】
2014199509.tif 000087
【図４８Ａ】
2014199509.tif 000088
【図４８Ｂ】
2014199509.tif 000089
【図４９Ａ】
2014199509.tif 000090
【図４９Ｂ】
2014199509.tif 000091
【図５０Ａ】
2014199509.tif 000092
【図５０Ｂ】
2014199509.tif 000093
【図５１Ａ】
2014199509.tif 000094
【図５１Ｂ】
2014199509.tif 000095
【図５２Ａ】
2014199509.tif 000096
【図５２Ｂ】
2014199509.tif 000097
【図５３Ａ】
2014199509.tif 000098
【図５３Ｂ】
2014199509.tif 000099
【図５４Ａ】
2014199509.tif 000100
【図５４Ｂ】
2014199509.tif 000101
【図５５Ａ】
2014199509.tif 000102
【図５５Ｂ】
2014199509.tif 000103
【図５６Ａ】
2014199509.tif 000104
【図５６Ｂ】
2014199509.tif 000105
【図５７Ａ】
2014199509.tif 000106
【図５７Ｂ】
2014199509.tif 000107
【図５８】
2014199509.tif 000108
【図５９Ａ】
2014199509.tif 000109
【図５９Ｂ】
2014199509.tif 000110
【図５９Ｃ】
2014199509.tif 000111
【図５９Ｄ】
2014199509.tif 000112
【図６０Ａ】
2014199509.tif 000113
【図６０Ｂ】
2014199509.tif 000114
【図６０Ｃ】
2014199509.tif 000115
【図６０Ｄ】
2014199509.tif 000116
【図６０Ｅ】
2014199509.tif 000117
【図６１Ａ】
2014199509.tif 000118
【図６１Ｂ】
2014199509.tif 000119
【図６２Ａ】
2014199509.tif 000120
【図６２Ｂ】
2014199509.tif 000121
【図６３Ａ】
2014199509.tif 000122
【図６３Ｂ】
2014199509.tif 000123
【図６４Ａ】
2014199509.tif 000124
【図６４Ｂ】
2014199509.tif 000125
【図６５Ａ】
2014199509.tif 000126
【図６５Ｂ】
2014199509.tif 000127
【図６６Ａ】
2014199509.tif 000128
【図６６Ｂ】
2014199509.tif 000129
【図６７Ａ】
2014199509.tif 000130
【図６７Ｂ】
2014199509.tif 000131
【図６８Ａ】
2014199509.tif 000132
【図６８Ｂ】
2014199509.tif 000133
【図６９Ａ】
2014199509.tif 000134
【図６９Ｂ】
2014199509.tif 000135
【手続補正書】
【提出日】平成27年12月7日(2015.12.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板にトレンチを形成する工程と、
前記トレンチに素子分離絶縁膜を形成することにより、複数の素子形成領域を規定する工程と、
複数の前記素子形成領域のそれぞれに、半導体素子を形成する工程と
を有し、
前記半導体素子を形成する工程は、
光電変換部を形成する工程と、
前記光電変換部において生成された電荷を信号として処理する、ゲート電極部を有するトランジスタを形成する工程と
を含み、
前記トランジスタの前記ゲート電極部を形成する工程は、
複数の前記素子形成領域のうち、所定の素子形成領域と前記素子分離絶縁膜との境界を覆う態様で、前記所定の素子形成領域を横切るようにゲート電極を形成する工程と、
前記ゲート電極を覆うように、第１絶縁膜を下層膜とし前記第１絶縁膜とは異なる所定の膜を上層膜とするオフセットスペーサ膜となる膜を形成する工程と、
前記オフセットスペーサ膜となる膜に加工を施すことにより、前記ゲート電極の側壁面上に、前記第１絶縁膜を少なくとも含むオフセットスペーサ膜を形成する工程と、
前記ゲート電極の前記側壁面上に、前記オフセットスペーサ膜を介在させてサイドウォール絶縁膜を形成する工程と
を含み、
前記オフセットスペーサ膜となる膜を形成する工程では、窒素（Ｎ）および水素（Ｈ）の少なくともいずれかを含有する膜が、前記所定の膜として形成され、
前記オフセットスペーサ膜を形成する工程では、前記第１絶縁膜は、前記ゲート電極の前記側壁面を覆う第１部分と、前記第１部分の下端部から前記ゲート電極が位置する側とは反対側へ延在して前記所定の素子形成領域の表面を覆う第２部分とが残されるように、加工され、
前記サイドウォール絶縁膜を形成する工程では、前記サイドウォール絶縁膜は、前記第１絶縁膜の前記第２部分の端面を覆うように形成される、撮像装置の製造方法。
【請求項２】
前記オフセットスペーサ膜となる膜を形成する工程では、前記所定の膜として、第１シリコン窒化膜が形成される、請求項１記載の撮像装置の製造方法。
【請求項３】
前記オフセットスペーサ膜を形成する工程では、前記第１シリコン窒化膜は、前記ゲート電極の前記側壁面との間に前記第１部分を介在させるとともに、前記所定の素子形成領域との間に前記第２部分を介在させるように形成される、請求項２記載の撮像装置の製造方法。
【請求項４】
前記サイドウォール絶縁膜を形成する工程の前に、前記オフセットスペーサ膜における前記第１絶縁膜を残して前記所定の膜を除去する工程を含む、請求項１記載の撮像装置の製造方法。
【請求項５】
前記トランジスタを形成する工程は、前記所定の素子形成領域としての第１素子形成領域に、前記信号を増幅する増幅トランジスタを形成する工程を含む、請求項１記載の撮像装置の製造方法。
【請求項６】
前記ゲート電極部を形成する工程は、前記サイドウォール絶縁膜として、第２シリコン窒化膜からなる単層のサイドウォール絶縁膜を形成する工程を含み、
前記トランジスタを形成する工程は、前記半導体基板の表面における、前記サイドウォール絶縁膜によって覆われた部分以外の部分に、金属シリサイド膜を形成する工程を含む、請求項１記載の撮像装置の製造方法。
【請求項７】
半導体基板の主表面において、トレンチ分離絶縁膜によって規定された複数の素子形成領域と、
複数の前記素子形成領域のそれぞれに形成された半導体素子と
を有し、
前記半導体素子は、
光電変換部と、
前記光電変換部において生成された電荷を信号として処理する、ゲート電極部を有するトランジスタと
を含み、
前記ゲート電極部は、
複数の前記素子形成領域のうち、所定の素子形成領域と前記トレンチ分離絶縁膜との境界を覆う態様で、前記所定の素子形成領域を横切るように形成されたゲート電極と、
前記ゲート電極の側壁面上に形成され、少なくとも第１絶縁膜を有するオフセットスペーサ膜と、
前記ゲート電極の前記側壁面上に、前記オフセットスペーサ膜を介在させて形成されたサイドウォール絶縁膜と
を含み、
前記オフセットスペーサ膜の前記第１絶縁膜は、
前記ゲート電極の前記側壁面を覆う第１部分と、
前記第１部分の下端部から前記ゲート電極が位置する側とは反対の側へ延在して前記所定の素子形成領域の表面を覆う第２部分と
を備え、
前記サイドウォール絶縁膜は、前記第１絶縁膜の前記第２部分の端面を覆うように形成された、撮像装置。
【請求項８】
前記トランジスタは、前記所定の素子形成領域として第１素子形成領域に形成された、前記信号を増幅する増幅トランジスタを含む、請求項７記載の撮像装置。
【請求項９】
前記オフセットスペーサ膜は、窒素（Ｎ）および水素（Ｈ）の少なくともいずれかを含有する所定の膜を含み、
前記所定の膜は、前記第１絶縁膜の上に、前記ゲート電極の前記側壁面との間に前記第１部分を介在させるとともに、前記半導体基板との間に前記第２部分を介在させるように形成された、請求項７記載の撮像装置。
【請求項１０】
前記所定の膜は、第１シリコン窒化膜を含む、請求項９記載の撮像装置。
【請求項１１】
前記オフセットスペーサ膜は、前記第１絶縁膜からなる単層のオフセットスペーサ膜である、請求項７記載の撮像装置。
【請求項１２】
前記ゲート電極部の前記サイドウォール絶縁膜として、第２シリコン窒化膜からなる単層のサイドウォール絶縁膜が形成され、
前記半導体基板の前記主表面における、前記サイドウォール絶縁膜によって覆われた部分以外の部分に、金属シリサイド膜が形成された、請求項７記載の撮像装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は撮像装置の製造方法および撮像装置に関し、特に、イメージセンサー用のフォトダイオードを備えた撮像装置の製造方法に好適に利用できるものである。
【背景技術】
【０００２】
デジタルカメラ等には、たとえば、ＣＭＯＳ（Complementary  Metal  Oxide  Semiconductor）イメージセンサーを備えた撮像装置が適用されている。そのような撮像装置では、入射する光を電荷に変換するフォトダイオードが配置された画素領域と、フォトダイオードによって変換された電荷を電気信号として処理等する周辺回路が配置された周辺領域とが形成されている。画素領域では、フォトダイオードにおいて発生した電荷は、転送トランジスタによって浮遊拡散領域へ転送される。転送された電荷は、増幅トランジスタによって電気信号に変換されて画像信号として出力され、出力された画像信号は、周辺領域において処理される。
【０００３】
画素領域および周辺領域において、フォトダイオードや電界効果型トランジスタ等の半導体素子は、素子分離領域によって規定される素子形成領域に形成される。近年、撮像装置の微細化に対応するため、素子分離領域として、いわゆるトレンチ分離（ＳＴＩ：Shallow  Trench  Isolation）が採用されている。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】K.  Itonaga,  et  al.,  “Extremely-Low-Noise  CMOS  Image  sensor  with  High  Saturation  Capacity”,  IEDM,  Session  8.1  (December  5  2011).
【発明の概要】
【発明が解決しようとする課題】
【０００５】
トレンチ分離（ＳＴＩ）を採用した従来の撮像装置では、読み出しノイズに関する問題点があった。
【０００６】
すなわち、非特許文献１には、素子分離として、ｐｎ接合による素子分離を採用した撮像装置では、画素内のトランジスタの幅が短くになるにしたがい、読み出しノイズはほぼリニアに増加するのに対して、トレンチ分離（ＳＴＩ）を採用した撮像装置では、画素内の電界効果型トランジスタのチャネル幅が０．３μｍよりも短くなると、読み出しノイズが指数関数的に増加することが報告されている。読み出しノイズが増加すると、ＳＮ比（Signal  to  Noise  ratio）が悪くなり、画像の鮮明度、濃淡、色の奥行き感等がなくなってしまう。
【０００７】
その他の課題と新規な特徴は、本明細書の記述および添付の図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
一実施の形態に係る撮像装置の製造方法では、トレンチに素子分離絶縁膜を形成することによって規定される複数の素子形成領域のそれぞれに半導体素子を形成する工程において、光電変換部と、ゲート電極部を有するトランジスタとが形成される。ゲート電極部を形成する工程は、ゲート電極を形成する工程と、ゲート電極を覆うように、第１絶縁膜を下層膜とし第１絶縁膜とは異なる所定の膜を上層膜とするオフセットスペーサ膜となる膜を形成する工程と、オフセットスペーサ膜となる膜に加工を施すことにより、ゲート電極の側壁面上に、第１絶縁膜を少なくとも含むオフセットスペーサ膜を形成する工程と、ゲート電極の側壁面上に、前記オフセットスペーサ膜を介在させてサイドウォール絶縁膜を形成する工程とを含んでいる。オフセットスペーサ膜となる膜を形成する工程では、所定の素子形成領域のダングリングボンドを終端させる元素として、窒素（Ｎ）および水素（Ｈ）の少なくともいずれかを含有する膜が、所定の膜として形成される。オフセットスペーサ膜を形成する工程では、第１絶縁膜は、ゲート電極の側壁面を覆う第１部分と、第１部分の下端部からゲート電極が位置する側とは反対側へ延在して所定の素子形成領域の表面を覆う第２部分とが残されるように、加工される。サイドウォール絶縁膜を形成する工程では、サイドウォール絶縁膜は、第１絶縁膜の第２部分の端面を覆うように形成される。
【０００９】
他の実施の形態に係る撮像装置では、トレンチ分離絶縁膜によって規定された複数の素子形成領域と、複数の素子形成領域のそれぞれに形成された半導体素子とを有している。半導体素子は、光電変換部と、ゲート電極部を有するトランジスタとを含んでいる。ゲート電極部は、ゲート電極と、少なくとも第１絶縁膜を有するオフセットスペーサ膜と、サイドウォール絶縁膜とを含んでいる。オフセットスペーサ膜の第１絶縁膜は、ゲート電極の側壁面を覆う第１部分と、第１部分の下端部からゲート電極が位置する側とは反対の側へ延在して所定の素子形成領域の表面を覆う第２部分とを備えている。サイドウォール絶縁膜は、第１絶縁膜の第２部分の端面を覆うように形成されている。
【発明の効果】
【００１０】
一実施の形態に係る撮像装置の製造方法によれば、読み出しノイズの低減が図られる撮像装置を製造することができる。
【００１１】
他の実施の形態に係る撮像装置によれば、読み出しノイズの低減を図ることができる。
【図面の簡単な説明】
【００１２】
【図１】各実施の形態に係る撮像装置における画素領域の回路を示すブロック図である。
【図２】各実施の形態に係る撮像装置の一の画素領域の等価回路を示す図である。
【図３】各実施の形態に係る撮像装置の画素領域の平面レイアウトの一例を示す部分平面図である。
【図４】各実施の形態に係る撮像装置の製造方法における主要部分を示す部分フローチャートである。
【図５Ａ】実施の形態１に係る撮像装置の製造方法の一工程を示す画素領域等の断面図である。
【図５Ｂ】実施の形態１に係る撮像装置の製造方法の一工程を示す周辺領域の断面図である。
【図６Ａ】同実施の形態において、図５Ａおよび図５Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図６Ｂ】同実施の形態において、図５Ａおよび図５Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図７Ａ】同実施の形態において、図６Ａおよび図６Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図７Ｂ】同実施の形態において、図６Ａおよび図６Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図８Ａ】同実施の形態において、図７Ａおよび図７Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図８Ｂ】同実施の形態において、図７Ａおよび図７Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図９Ａ】同実施の形態において、図８Ａおよび図８Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図９Ｂ】同実施の形態において、図８Ａおよび図８Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図１０Ａ】同実施の形態において、図９Ａおよび図９Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図１０Ｂ】同実施の形態において、図９Ａおよび図９Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図１１Ａ】同実施の形態において、図１０Ａおよび図１０Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図１１Ｂ】同実施の形態において、図１０Ａおよび図１０Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図１２Ａ】同実施の形態において、図１１Ａおよび図１１Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図１２Ｂ】同実施の形態において、図１１Ａおよび図１１Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図１３Ａ】同実施の形態において、図１２Ａおよび図１２Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図１３Ｂ】同実施の形態において、図１２Ａおよび図１２Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図１４Ａ】同実施の形態において、図１３Ａおよび図１３Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図１４Ｂ】同実施の形態において、図１３Ａおよび図１３Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図１５Ａ】同実施の形態において、図１４Ａおよび図１４Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図１５Ｂ】同実施の形態において、図１４Ａおよび図１４Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図１６Ａ】同実施の形態において、図１５Ａおよび図１５Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図１６Ｂ】同実施の形態において、図１５Ａおよび図１５Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図１７Ａ】同実施の形態において、図１６Ａおよび図１６Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図１７Ｂ】同実施の形態において、図１６Ａおよび図１６Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図１８Ａ】同実施の形態において、図１７Ａおよび図１７Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図１８Ｂ】同実施の形態において、図１７Ａおよび図１７Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図１９Ａ】同実施の形態において、図１８Ａおよび図１８Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図１９Ｂ】同実施の形態において、図１８Ａおよび図１８Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図２０Ａ】同実施の形態において、図１９Ａおよび図１９Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図２０Ｂ】同実施の形態において、図１９Ａおよび図１９Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図２１Ａ】同実施の形態において、図２０Ａおよび図２０Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図２１Ｂ】同実施の形態において、図２０Ａおよび図２０Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図２２Ａ】同実施の形態において、図２１Ａおよび図２１Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図２２Ｂ】同実施の形態において、図２１Ａおよび図２１Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図２３Ａ】同実施の形態において、図２２Ａおよび図２２Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図２３Ｂ】同実施の形態において、図２２Ａおよび図２２Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図２４Ａ】同実施の形態において、図２３Ａおよび図２３Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図２４Ｂ】同実施の形態において、図２３Ａおよび図２３Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図２５Ａ】比較例に係る撮像装置の製造方法の一工程を示す画素領域等の断面図である。
【図２５Ｂ】比較例に係る撮像装置の製造方法の一工程を示す周辺領域の断面図である。
【図２６Ａ】図２５Ａおよび図２５Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図２６Ｂ】図２５Ａおよび図２５Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図２７Ａ】図２６Ａおよび図２６Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図２７Ｂ】図２６Ａおよび図２６Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図２８Ａ】図２７Ａおよび図２７Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図２８Ｂ】図２７Ａおよび図２７Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図２９Ａ】図２８Ａおよび図２８Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図２９Ｂ】図２８Ａおよび図２８Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図３０Ａ】図２９Ａおよび図２９Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図３０Ｂ】図２９Ａおよび図２９Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図３１Ａ】図３０Ａおよび図３０Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図３１Ｂ】図３０Ａおよび図３０Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図３２Ａ】図３１Ａおよび図３１Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図３２Ｂ】図３１Ａおよび図３１Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図３３Ａ】図３２Ａおよび図３２Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図３３Ｂ】図３２Ａおよび図３２Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図３４】同実施の形態において、作用効果を説明するための比較例に係る撮像装置の部分平面図である。
【図３５】同実施の形態において、図３４に示す断面線ＸＸＸＶ−ＸＸＸＶにおける部分断面図である。
【図３６】同実施の形態において、ノイズスペクトル密度とチャネル幅との関係を示すグラフである。
【図３７】同実施の形態において、作用効果を説明するための実施の形態に係る撮像装置の部分平面図である。
【図３８】同実施の形態において、図３７に示す断面線ＸＸＸＶＩＩＩ−ＸＸＸＶＩＩＩにおける部分断面図である。
【図３９Ａ】実施の形態２に係る撮像装置の製造方法の一工程を示す画素領域等の断面図である。
【図３９Ｂ】実施の形態２に係る撮像装置の製造方法の一工程を示す周辺領域の断面図である。
【図４０Ａ】同実施の形態において、図３９Ａおよび図３９Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図４０Ｂ】同実施の形態において、図３９Ａおよび図３９Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図４１Ａ】同実施の形態において、図４０Ａおよび図４０Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図４１Ｂ】同実施の形態において、図４０Ａおよび図４０Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図４２Ａ】同実施の形態において、図４１Ａおよび図４１Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図４２Ｂ】同実施の形態において、図４１Ａおよび図４１Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図４３Ａ】同実施の形態において、図４２Ａおよび図４２Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図４３Ｂ】同実施の形態において、図４２Ａおよび図４２Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図４４Ａ】同実施の形態において、図４３Ａおよび図４３Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図４４Ｂ】同実施の形態において、図４３Ａおよび図４３Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図４５Ａ】同実施の形態において、図４４Ａおよび図４４Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図４５Ｂ】同実施の形態において、図４４Ａおよび図４４Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図４６Ａ】同実施の形態において、図４５Ａおよび図４５Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図４６Ｂ】同実施の形態において、図４５Ａおよび図４５Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図４７Ａ】同実施の形態において、図４６Ａおよび図４６Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図４７Ｂ】同実施の形態において、図４６Ａおよび図４６Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図４８Ａ】同実施の形態において、図４７Ａおよび図４７Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図４８Ｂ】同実施の形態において、図４７Ａおよび図４７Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図４９Ａ】実施の形態３に係る撮像装置の製造方法の一工程を示す画素領域等の断面図である。
【図４９Ｂ】実施の形態３に係る撮像装置の製造方法の一工程を示す周辺領域の断面図である。
【図５０Ａ】同実施の形態において、図４９Ａおよび図４９Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図５０Ｂ】同実施の形態において、図４９Ａおよび図４９Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図５１Ａ】同実施の形態において、図５０Ａおよび図５０Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図５１Ｂ】同実施の形態において、図５０Ａおよび図５０Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図５２Ａ】同実施の形態において、図５１Ａおよび図５１Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図５２Ｂ】同実施の形態において、図５１Ａおよび図５１Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図５３Ａ】同実施の形態において、図５２Ａおよび図５２Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図５３Ｂ】同実施の形態において、図５２Ａおよび図５２Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図５４Ａ】同実施の形態において、図５３Ａおよび図５３Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図５４Ｂ】同実施の形態において、図５３Ａおよび図５３Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図５５Ａ】同実施の形態において、図５４Ａおよび図５４Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図５５Ｂ】同実施の形態において、図５４Ａおよび図５４Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図５６Ａ】同実施の形態において、図５５Ａおよび図５５Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図５６Ｂ】同実施の形態において、図５５Ａおよび図５５Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図５７Ａ】同実施の形態において、図５６Ａおよび図５６Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図５７Ｂ】同実施の形態において、図５６Ａおよび図５６Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図５８】比較例に係る撮像装置の製造方法の一工程を示す画素領域等の断面図である。
【図５９Ａ】比較例に係る撮像装置の製造方法の一工程を示す、ゲート電極部付近の部分拡大断面図である。
【図５９Ｂ】図５９Ａに示す工程の後に行われる工程を示す、ゲート電極部付近の部分拡大断面図である。
【図５９Ｃ】図５９Ｂに示す工程の後に行われる工程を示す、ゲート電極部付近の部分拡大平面図である。
【図５９Ｄ】図５９Ｃに示す断面線ＬＩＸＤ−ＬＩＸＤにおける部分拡大断面図である。
【図６０Ａ】同実施の形態において、撮像装置の製造方法の一工程を示す、ゲート電極部付近の部分拡大断面図である。
【図６０Ｂ】同実施の形態において、図６０Ａに示す工程の後に行われる工程を示す、ゲート電極部付近の部分拡大断面図である。
【図６０Ｃ】同実施の形態において、図６０Ｂに示す工程の後に行われる工程を示す、ゲート電極部付近の部分拡大平面図である。
【図６０Ｄ】同実施の形態において、図６０Ｃに示す断面線ＬＸＤ−ＬＸＤにおける部分拡大断面図である。
【図６０Ｅ】同実施の形態において、図６０Ｂに示す工程の後に行われる工程を示す、画素トランジスタ領域の電界効果型トランジスタのゲート電極部を示す部分拡大断面図である。
【図６１Ａ】実施の形態４に係る撮像装置の製造方法の一工程を示す画素領域等の断面図である。
【図６１Ｂ】実施の形態４に係る撮像装置の製造方法の一工程を示す周辺領域の断面図である。
【図６２Ａ】同実施の形態において、図６１Ａおよび図６１Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図６２Ｂ】同実施の形態において、図６１Ａおよび図６１Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図６３Ａ】同実施の形態において、図６２Ａおよび図６２Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図６３Ｂ】同実施の形態において、図６２Ａおよび図６２Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図６４Ａ】同実施の形態において、図６３Ａおよび図６３Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図６４Ｂ】同実施の形態において、図６３Ａおよび図６３Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図６５Ａ】同実施の形態において、図６４Ａおよび図６４Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図６５Ｂ】同実施の形態において、図６４Ａおよび図６４Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図６６Ａ】同実施の形態において、図６５Ａおよび図６５Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図６６Ｂ】同実施の形態において、図６５Ａおよび図６５Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図６７Ａ】同実施の形態において、図６６Ａおよび図６６Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図６７Ｂ】同実施の形態において、図６６Ａおよび図６６Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図６８Ａ】同実施の形態において、図６７Ａおよび図６７Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図６８Ｂ】同実施の形態において、図６７Ａおよび図６７Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図６９Ａ】同実施の形態において、図６８Ａおよび図６８Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図６９Ｂ】同実施の形態において、図６８Ａおよび図６８Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【発明を実施するための形態】
【００１３】
はじめに、撮像装置の全体構成（回路）について説明する。撮像装置は、マトリクス状に配置された複数の画素によって構成される。図１に示すように、画素ＰＥには、列選択回路ＣＳおよび行選択・読み出し回路ＲＳが接続されている。なお、図１では、図面の簡略化のために、複数の画素のうちの一の画素ＰＥを示す。その画素では、図２に示すように、フォトダイオードＰＤ、転送トランジスタＴＴ、増幅トランジスタＡＴ、選択トランジスタＳＴおよびリセットトランジスタＲＴが設けられている。
【００１４】
フォトダイオードＰＤでは、被写体からの光が電荷として蓄積される。転送トランジスタＴＴは、電荷を浮遊拡散領域（図示せず）へ転送する。リセットトランジスタＲＴは、電荷が浮遊拡散領域へ転送される前に、浮遊拡散領域の電荷をリセットする。浮遊拡散領域に転送された電荷は、増幅トランジスタＡＴのゲート電極に入力されて、電圧（Ｖｄｄ）に変換されて増幅される。画素の特定の行を選択する信号が選択トランジスタＳＴのゲート電極に入力されると、電圧に変換された信号が画像信号（Ｖｓｉｇ）として読み出される。
【００１５】
次に、撮像装置の平面構造の一例について説明する。図３に示すように、フォトダイオードＰＤおよび転送トランジスタＴＴは、素子分離絶縁膜ＥＩによって規定された一の素子形成領域に形成されている。転送トランジスタＴＴのゲート電極部ＴＧＥを挟んで、一方の側に位置する素子形成領域の部分にフォトダイオードＰＤが形成されている。ゲート電極部ＴＧＥを挟んで他方の側に位置する素子形成領域の部分に浮遊拡散領域ＦＤＲが形成されている。
【００１６】
リセットトランジスタＲＴ、増幅トランジスタＡＴおよび選択トランジスタＳＴは、素子分離絶縁膜ＥＩによって規定された他の素子形成領域に形成されている。リセットトランジスタＲＴのゲート電極部ＲＧＥ、増幅トランジスタＡＴのゲート電極部ＡＧＥおよび選択トランジスタＳＴのゲート電極部ＳＧＥは、互いに間隔を隔てて、他の素子形成領域を横切るように配置されている。増幅トランジスタＡＴのゲート電極部ＡＧＥと、リセットトランジスタＲＴのソース・ドレイン領域とが、浮遊拡散領域ＦＤＲに電気的に接続されている。
【００１７】
次に、撮像装置の製造方法の概要について説明する。各実施の形態に係る撮像装置の製造方法では、オフセットスペーサ膜として、シリコンのダングリングボンドを終端させるための元素を含有する所定の膜の一例として、シリコン窒化膜を含む二層構造のオフセットスペーサ膜が形成される。また、サイドウォール絶縁膜として、二層構造のサイドウォール絶縁膜を形成する場合と、単層構造のサイドウォール絶縁膜を形成する場合とに振り分けられる。
【００１８】
その主要工程のフローチャートを図４に示す。増幅トランジスタおよび転送トランジスタを含む電界効果型トランジスタのゲート電極が形成される（ステップＳ１）。次に、ゲート電極の側壁面にオフセットスペーサ膜が形成される（ステップＳ２）。オフセットスペーサ膜は、シリコン酸化膜（下層膜）とシリコン窒化膜（上層膜）との二層構造とする。シリコン窒化膜は、素子形成領域を規定するトレンチ分離（ＳＴＩ）端部のＳｉ（１１１）面のシリコン（Ｓｉ）のダングリングボンドを終端させる元素（主として窒素（Ｎ）と水素（Ｈ））の供給源となる。
【００１９】
次に、オフセットスペーサ膜をそのまま残す処理か、オフセットスペーサ膜のうちの上層膜（シリコン窒化膜）を除去する処理が施される（ステップＳ３、ステップＳ４、ステップＳ５）。その後、ゲート電極の側壁面にサイドウォール絶縁膜が形成される（ステップＳ６）。この工程では、シリコン酸化膜（下層膜）とシリコン窒化膜（上層膜）との二層構造のサイドウォール絶縁膜を形成する場合と、シリコン窒化膜からなる単層構造のサイドウォール絶縁膜を形成する場合とに振り分けられることになる。
【００２０】
以下、各実施の形態において、オフセットスペーサ膜とサイドウォール絶縁膜の製造方法のバリエーションについて、具体的に説明する。
【００２１】
実施の形態１
ここでは、二層構造のオフセットスペーサ膜をそのまま残し、二層構造のサイドウォール絶縁膜を形成する場合について説明する。
【００２２】
まず、トレンチ分離によって素子形成領域が規定される。半導体基板（ＳＵＢ）を覆うように、シリコン酸化膜ＴＯＦとシリコン窒化膜ＴＮＦが形成される（図５Ａ、図５Ｂ参照）。次に、シリコン窒化膜ＴＮＦおよびシリコン酸化膜ＴＯＦに所定の写真製版処理と加工を施すことにより、電界効果型トランジスタ等の半導体素子が形成されることになる領域（素子形成領域）を覆い、トレンチが形成される領域を露出するように、シリコン窒化膜ＴＮＦおよびシリコン酸化膜ＴＯＦがパターニングされる。
【００２３】
次に、パターニングされたシリコン窒化膜ＴＮＦおよびシリコン酸化膜ＴＯＦをマスクとして、半導体基板ＳＵＢ（シリコン）にエッチング処理を施すことにより、図５Ａおよび図５Ｂに示すように、所定の深さのトレンチＴＲＣが形成される。次に、図６Ａおよび図６Ｂに示すように、トレンチＴＲＣを充填する態様で、半導体基板ＳＵＢを覆うように、たとえば、シリコン酸化膜からなる素子分離絶縁膜となる絶縁膜ＥＩＦが形成される。
【００２４】
次に、トレンチＴＲＣ内に位置する絶縁膜ＥＩＦの部分を残して、半導体基板ＳＵＢの上面上に位置する絶縁膜ＥＩＦの部分が、たとえば、化学的機械研磨処理（ＣＭＰ：Chemical  Mechanical  Polishing）によって除去される。次に、残されたシリコン窒化膜ＴＮＦおよびシリコン酸化膜ＴＯＦが、所定のエッチング処理によって除去される。これにより、図７Ａおよび図７Ｂに示すように、素子分離絶縁膜ＥＩが形成される。
【００２５】
素子分離絶縁膜ＥＩによって、素子形成領域として、画素領域ＲＰＥ、画素トランジスタ領域ＲＰＴおよび周辺領域ＲＰＣ等が規定される。画素領域ＲＰＥには、フォトダイオードおよび転送トランジスタが形成されることになる。画素トランジスタ領域ＲＰＴには、リセットトランジスタ、増幅トランジスタおよび選択トランジスタが形成されることになる。なお、工程図として、図面の簡略化のために、これらのトランジスタを一のトランジスタによって代表させることとする。
【００２６】
周辺領域ＲＰＣでは、電界効果型トランジスタが形成される領域として、さらに、領域ＲＮＨ、ＲＰＨ、ＲＮＬ、ＲＰＬが規定される。領域ＲＮＨには、相対的に高い電圧（たとえば、３．３Ｖ程度）で駆動するｎチャネル型の電界効果型トランジスタが形成されることになる。また、領域ＲＰＨには、相対的に高い電圧（たとえば、３．３Ｖ程度）で駆動するｐチャネル型の電界効果型トランジスタが形成されることになる。領域ＲＮＬには、相対的に低い電圧（たとえば、１．５Ｖ程度）で駆動するｎチャネル型の電界効果型トランジスタが形成されることになる。また、領域ＲＰＬには、相対的に低い電圧（たとえば、１．５Ｖ程度）で駆動するｐチャネル型の電界効果型トランジスタが形成されることになる。
【００２７】
次に、写真製版処理によって所定のレジストパターン（図示せず）を形成し、そのレジストパターンを注入マスクとして、所定導電型の不純物を注入する工程を順次行うことにより、所定導電型のウェルがそれぞれ形成される。図８Ａおよび図８Ｂに示すように、画素領域ＲＰＥおよび画素トランジスタ領域ＲＰＴでは、ＰウェルＰＰＷＬとＰウェルＰＰＷＨが形成される。周辺領域ＲＰＣでは、ＰウェルＨＰＷ、ＬＰＷとＮウェルＨＮＷ、ＬＮＷが形成される。
【００２８】
ＰウェルＰＰＷＬの不純物濃度は、ＰウェルＰＰＷＨの不純物濃度よりも低い。ＰウェルＰＰＷＨは、半導体基板ＳＵＢの表面からＰウェルＰＰＷＬよりも浅い領域にわたり形成されている。ＰウェルＨＰＷ、ＬＰＷおよびＮウェルＨＮＷ、ＬＮＷは、半導体基板ＳＵＢの表面から所定の深さにわたりそれぞれ形成されている。
【００２９】
次に、画素領域ＲＰＥにフォトダイオードＰＤおよびゲート電極ＧＢが形成され、画素トランジスタ領域ＲＰＴおよび周辺領域ＲＰＣにゲート電極ＧＢが形成される。ここで、ゲート電極ＧＢの直下のゲート絶縁膜として、相対的に膜厚の厚いゲート絶縁膜ＧＩＣと、相対的に膜厚の薄いゲート絶縁膜ＧＩＮとが形成される。次に、相対的に高い電圧で駆動する電界効果型トランジスタが形成される画素トランジスタ領域ＲＰＴ、領域ＲＮＨ、ＲＰＨのそれぞれに、エクステンション（ＬＤＤ）領域が形成される。図９Ａおよび図９Ｂに示すように、所定の写真製版処理を施すことにより、画素トランジスタ領域ＲＰＴおよび領域ＲＮＨを露出し、他の領域を覆うレジストパターンＭＨＮＬが形成される。
【００３０】
次に、レジストパターンＭＨＮＬおよびゲート電極ＧＢを注入マスクとして、ｎ型の不純物を注入することにより、露出した画素トランジスタ領域ＲＰＴおよび領域ＲＮＨのそれぞれに、ｎ型のエクステンション領域ＨＮＬＤが形成される。また、画素領域ＲＰＥでは、ゲート電極ＧＢを挟んで、フォトダイオードＰＤが形成されている側とは反対側のＰウェルＰＰＷＨの部分に、エクステンション領域ＨＮＬＤが形成される。その後、レジストパターンＭＨＮＬが除去される。
【００３１】
次に、所定の写真製版処理を施すことにより、図１０Ａおよび図１０Ｂに示すように、領域ＲＰＨを露出し、他の領域を覆うレジストパターンＭＨＰＬが形成される。次に、そのレジストパターンＭＨＰＬおよびゲート電極ＧＢを注入マスクとして、ｐ型の不純物を注入することにより、露出した領域ＲＰＨにｐ型のエクステンション領域ＨＰＬＤが形成される。その後、レジストパターンＭＨＰＬが除去される。
【００３２】
次に、図１１Ａおよび図１１Ｂに示すように、ゲート電極ＧＢを覆うように、オフセットスペーサ膜となる絶縁膜ＯＳＦが形成される。この絶縁膜ＯＳＦとして、まず、ＴＥＯＳ（Tetra  Ethyl  Ortho  Silicate  glass）系のシリコン酸化膜ＯＳＦ１が形成される。次に、シリコン酸化膜ＯＳＦ１を覆うように、シリコン窒化膜ＯＳＦ２が形成される。シリコン窒化膜ＯＳＦ２を形成する際に、材料ガスとして、たとえば、ヘキサククロジシラン（ＨＣＤ：Hexa  Chloro  Disilane）が用いられる。絶縁膜ＯＳＦの膜厚は、たとえば、十数ｎｍ程度とされる。なお、ＨＣＤを用いてシリコン窒化膜を形成する他に、たとえば、原子層を一層ずつ堆積させるＡＬＤ（Atomic  Layer  Deposition）法によって、シリコン窒化膜を形成するようにしてもよい。
【００３３】
次に、オフセットスペーサ膜となる絶縁膜ＯＳＦに異方性エッチング処理が施される。これにより、ゲート電極ＧＢの上面上に位置する絶縁膜ＯＳＦの部分が除去されて、図１２Ａおよび図１２Ｂに示すように、ゲート電極ＧＢの側壁面上に残される絶縁膜ＯＳＦの部分（シリコン酸化膜ＯＳ１およびシリコン窒化膜ＯＳ２）によって、オフセットスペーサ膜ＯＳＳが形成される。
【００３４】
次に、相対的に低い電圧で駆動する電界効果型トランジスタが形成される領域ＲＮＬ、ＲＰＬのそれぞれにエクステンション（ＬＤＤ）領域が形成される。図１３Ａおよび図１３Ｂに示すように、所定の写真製版処理を施すことにより、領域ＲＮＬを露出し、他の領域を覆うレジストパターンＭＬＮＬが形成される。次に、レジストパターンＭＬＮＬ、オフセットスペーサ膜ＯＳＳ、ゲート電極ＧＢおよびオフセットスペーサ膜ＯＳＳを注入マスクとして、ｎ型の不純物を注入することにより、露出した領域ＲＮＬにエクステンション領域ＬＮＬＤが形成される。その後、レジストパターンＭＬＮＬが除去される。
【００３５】
次に、所定の写真製版処理を施すことにより、図１４Ａおよび図１４Ｂに示すように、領域ＲＰＬを露出し、他の領域を覆うレジストパターンＭＬＰＬが形成される。次に、そのレジストパターンＭＬＰＬ、ゲート電極ＧＢおよびオフセットスペーサ膜ＯＳＳを注入マスクとして、ｐ型の不純物を注入することにより、露出した領域ＲＰＬにエクステンション領域ＬＰＬＤが形成される。次に、図１５Ａおよび図１５Ｂに示すように、レジストパターンＭＬＰＬを除去することによって、ゲート電極ＧＢおよびオフセットスペーサ膜ＯＳＳ等が露出する。
【００３６】
次に、オフセットスペーサ膜ＯＳＳが残された状態で、サイドウォール絶縁膜が形成される。図１６Ａおよび図１６Ｂに示すように、ゲート電極ＧＢおよびオフセットスペーサ膜ＯＳＳを覆うように、サイドウォール絶縁膜となる絶縁膜ＳＷＦが形成される。この絶縁膜ＳＷＦとして、まず、シリコン酸化膜ＳＷＦ１が形成される。次に、シリコン酸化膜ＳＷＦ１を覆うように、シリコン窒化膜ＳＷＦ２が形成される。
【００３７】
次に、絶縁膜ＳＷＦに異方性エッチング処理が施される。これにより、図１７Ａおよび図１７Ｂに示すように、ゲート電極ＧＢの上面上に位置する絶縁膜ＳＷＦの部分が除去されて、ゲート電極ＧＢの側壁面上に残される絶縁膜ＳＷＦの部分（シリコン酸化膜ＳＷ１およびシリコン窒化膜ＳＷ２）によって、サイドウォール絶縁膜ＳＷＩが形成される。
【００３８】
画素領域ＲＰＥでは、ゲート電極ＧＢ、オフセットスペーサ膜ＯＳＳおよびサイドウォール絶縁膜ＳＷＩによって、転送トランジスタのゲート電極部ＴＧＥが形成される。画素トランジスタ領域ＲＰＴでは、ゲート電極ＧＢ、オフセットスペーサ膜ＯＳＳおよびサイドウォール絶縁膜ＳＷＩによって、増幅トランジスタ等のゲート電極部ＰＥＧＥが形成される。
【００３９】
周辺領域ＲＰＣのうち、領域ＲＮＨでは、ゲート電極ＧＢ、オフセットスペーサ膜ＯＳＳおよびサイドウォール絶縁膜ＳＷＩによって、相対的に高い電圧で駆動するｎチャネル型の電界効果型トランジスタのゲート電極部ＮＨＧＥが形成される。領域ＲＰＨでは、相対的に高い電圧で動作するｐチャネル型の電界効果型トランジスタのゲート電極部ＰＨＧＥが形成される。領域ＲＮＬでは、相対的に低い電圧で駆動するｎチャネル型の電界効果型トランジスタのゲート電極部ＮＬＧＥが形成される。領域ＲＰＬでは、相対的に低い電圧で動作するｐチャネル型の電界効果型トランジスタのゲート電極部ＰＬＧＥが形成される。
【００４０】
次に、ｐチャネル型の電界効果型トランジスタが形成される領域ＲＰＨ、ＲＰＬのそれぞれにソース・ドレイン領域が形成される。図１８Ａおよび図１８Ｂに示すように、所定の写真製版処理を施すことにより、領域ＲＰＨ、ＲＰＬを露出し、他の領域を覆うレジストパターンＭＰＤＦが形成される。次に、レジストパターンＭＰＤＦおよびゲート電極部ＰＨＧＥ、ＰＬＧＥを注入マスクとして、ｐ型の不純物を注入することにより、領域ＲＰＨにはソース・ドレイン領域ＨＰＤＦが形成され、領域ＲＰＬにはソース・ドレイン領域ＬＰＤＦが形成される。その後、レジストパターンＭＰＤＦが除去される。
【００４１】
次に、ｎチャネル型の電界効果型トランジスタが形成される画素トランジスタ領域ＲＰＴ、領域ＲＮＨ、ＲＮＬのそれぞれにソース・ドレイン領域が形成される。図１９Ａおよび図１９Ｂに示すように、所定の写真製版処理を施すことにより、画素トランジスタ領域ＲＰＴ、領域ＲＮＨ、ＲＮＬを露出し、他の領域を覆うレジストパターンＭＮＤＦが形成される。次に、レジストパターンＭＮＤＦおよびゲート電極部ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＮＬＧＥを注入マスクとして、ｎ型の不純物を注入することにより、画素トランジスタ領域ＲＰＴ、領域ＲＮＨのそれぞれには、ソース・ドレイン領域ＨＮＤＦが形成され、領域ＲＮＬにはソース・ドレイン領域ＬＮＤＦが形成される。また、このとき、画素領域ＲＰＥでは、浮遊拡散領域ＦＤＲが形成される。その後、レジストパターンＭＮＤＦが除去される。
【００４２】
これまでの工程により、画素領域ＲＰＥでは転送トランジスタＴＴが形成される。画素トランジスタ領域ＲＰＴでは、増幅トランジスタ等のｎチャネル型の電界効果型トランジスタＮＨＴが形成される。周辺領域ＲＰＣの領域ＲＮＨでは、ｎチャネル型の電界効果型トランジスタＮＨＴが形成される。領域ＲＰＨでは、ｐチャネル型の電界効果型トランジスタＰＨＴが形成される。領域ＲＮＬでは、ｎチャネル型の電界効果型トランジスタＮＬＴが形成される。領域ＲＰＬでは、ｐチャネル型の電界効果型トランジスタＰＬＴが形成される。
【００４３】
次に、金属シリサイド膜を形成しない電界効果型トランジスタ（図示せず）に対して、シリサイド化を阻止するシリサイドプロテクション膜が形成される。図２０Ａおよび図２０Ｂに示すように、ゲート電極部ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥ等を覆うように、シリサイド化を阻止するシリサイドプロテクション膜ＳＰが形成される。シリサイドプロテクション膜ＳＰとして、たとえば、シリコン酸化膜等が形成される。その後、金属シリサイド膜を形成しない画素領域ＲＰＥを覆うシリサイドプロテクション膜ＳＰの部分を残して、画素トランジスタ領域ＲＰＴおよび周辺領域ＲＰＣに位置するシリサイドプロテクション膜が除去される（図２１Ａおよび図２１Ｂ参照）。
【００４４】
次に、サリサイド（SALICIDE：Self  ALIgned  siliCIDE）法により、金属シリサイド膜が形成される。図２１Ａおよび図２１Ｂに示すように、まず、ゲート電極部ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥを覆うように、コバルト等の所定の金属膜ＭＦが形成される。次に、所定の熱処理を施して金属膜ＭＦとシリコンとを反応させることによって、金属シリサイド膜ＭＳ（図２２Ａ、図２２Ｂ参照）が形成される。その後、未反応の金属が除去される。
【００４５】
これにより、図２２Ａおよび図２２Ｂに示すように、画素領域ＲＰＥでは、金属シリサイド膜は形成されず、画素トランジスタ領域ＲＰＴでは、電界効果型トランジスタＮＨＴのゲート電極部ＰＥＧＥの上面およびソース・ドレイン領域ＨＮＤＦの表面に金属シリサイド膜ＭＳが形成される。
【００４６】
周辺領域ＲＰＣでは、電界効果型トランジスタＮＨＴのゲート電極部ＮＨＧＥの上面およびソース・ドレイン領域ＨＮＤＦの表面に金属シリサイド膜ＭＳが形成される。電界効果型トランジスタＰＨＴのゲート電極部ＰＨＧＥの上面およびソース・ドレイン領域ＨＰＤＦの表面に金属シリサイド膜ＭＳが形成される。電界効果型トランジスタＮＬＴのゲート電極部ＮＬＧＥの上面およびソース・ドレイン領域ＬＮＤＦの表面に金属シリサイド膜ＭＳが形成される。電界効果型トランジスタＰＬＴのゲート電極部ＰＬＧＥの上面およびソース・ドレイン領域ＬＰＤＦの表面に金属シリサイド膜ＭＳが形成される。
【００４７】
次に、図２３Ａおよび図２３Ｂに示すように、転送トランジスタＴＴおよび電界効果型トランジスタＮＨＴ、ＰＨＴ、ＮＬＴ、ＰＬＴ等を覆うように、ストレスライナー膜ＳＬが形成される。次に、そのストレスライナー膜ＳＬを覆うように、コンタクト層間膜として第１層間絶縁膜ＩＦ１が形成される。次に、所定の写真製版処理を施すことにより、コンタクトホールを形成するためのレジストパターン（図示せず）が形成される。
【００４８】
次に、そのレジストパターンをエッチングマスクとして、第１層間絶縁膜ＩＦ１等に異方性エッチング処理を施すことにより、画素領域ＲＰＥでは、浮遊拡散領域ＦＤＲの表面を露出するコンタクトホールＣＨが形成される。画素トランジスタ領域ＲＰＴでは、ソース・ドレイン領域ＨＮＤＦに形成された金属シリサイド膜ＭＳの表面を露出するコンタクトホールＣＨが形成される。周辺領域ＲＰＣでは、ソース・ドレイン領域ＨＮＤＦ、ＨＰＤＦ、ＬＮＤＦ、ＬＰＤＦのそれぞれに形成された金属シリサイド膜ＭＳの表面を露出するコンタクトホールＣＨが形成される。
【００４９】
次に、図２４Ａおよび図２４Ｂに示すように、コンタクトホールＣＨのそれぞれにコンタクトプラグＣＰが形成される。次に、第１層間絶縁膜ＩＦ１の表面に接するように第１配線Ｍ１が形成される。その第１配線Ｍ１を覆うように、第２層間絶縁膜ＩＦ２が形成される。次に、第２層間絶縁膜ＩＦ２を貫通するように、対応する第１配線Ｍ１に電気的に接続される第１ヴィアＶ１がそれぞれ形成される。次に、第２層間絶縁膜ＩＦ２の表面に接するように、第２配線Ｍ２が形成される。第２配線Ｍ２のそれぞれは、対応する第１ヴィアＶ１に電気的に接続される。
【００５０】
次に、第２配線Ｍ２を覆うように第３層間絶縁膜ＩＦ３が形成される。次に、第３層間絶縁膜ＩＦ３を貫通するように、対応する第２配線Ｍ２に電気的に接続される第２ヴィアＶ２がそれぞれ形成される。次に、第３層間絶縁膜ＩＦ３の表面に接するように、第３配線Ｍ３が形成される。第３配線Ｍ３のそれぞれは、対応する第２ヴィアＶ２に電気的に接続される。次に、第３配線Ｍ３を覆うように第４層間絶縁膜ＩＦ４が形成される。次に、第４層間絶縁膜ＩＦ４の表面に接するように、たとえば、シリコン窒化膜等の絶縁膜ＳＮＩが形成される。次に、画素領域ＲＰＥでは、赤色、緑色および青色のいずれかに対応する所定のカラーフィルターＣＦが形成される。その後、画素領域ＲＰＥでは、光を集光させるマイクロレンズＭＬが配置される。こうして、撮像装置の主要部分が完成する。
【００５１】
撮像装置のゲート電極部ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥにおけるオフセットスペーサ膜ＯＳＳのシリコン酸化膜ＯＳ１には、ゲート電極ＧＢの側壁面を覆う部分（第１部分）と、その第１部分からゲート電極ＧＢが位置する側とは反対側へ延在する部分（第２部分）とがある。サイドウォール絶縁膜ＳＷＩは、そのシリコン酸化膜ＯＳ１の第２部分の端面（厚さ方向）を覆うように形成されている。
【００５２】
上述した撮像装置では、オフセットスペーサ膜として、シリコン窒化膜を含む二層構造のオフセットスペーサ膜を形成することで、素子形成領域のシリコンのダングリングボンドを終端させて、読み出しノイズを低減することができる。このことについて、比較例に係る撮像装置の製造方法との関係で説明する。なお、比較例に係る撮像装置において、実施の形態に係る撮像装置と同一部材については、その実施の形態に係る撮像装置の部材の参照符号の頭に符号「Ｃ」を付した参照符号を使用し、必要な場合を除き、その説明を繰り返さないこととする。
【００５３】
まず、図５Ａおよび図５Ｂに示す工程と同様の工程から図１０Ａおよび図１０Ｂに示す工程と同様の工程を経た後、図２５Ａおよび図２５Ｂに示すように、ゲート電極ＣＧＢを覆うように、オフセットスペーサ膜となる絶縁膜ＣＯＳＦが形成される。ここで、オフセットスペーサ膜となる絶縁膜ＣＯＳＦは単層構造とされ、シリコン酸化膜からなる絶縁膜ＣＯＳＦが形成される。次に、図２６Ａおよび図２６Ｂに示すように、絶縁膜ＣＯＳＦの全面に異方性エッチング処理を施すことにより、ゲート電極ＣＧＢの側壁面上にオフセットスペーサ膜ＣＯＳＳが形成される。
【００５４】
次に、図１３Ａおよび図１３Ｂに示す工程と同様の工程により、所定のレジストパターン（図示せず）、ゲート電極ＣＧＢおよびオフセットスペーサ膜ＣＯＳＳ等を注入マスクとして、ｎ型の不純物が注入される。次に、図１４Ａおよび図１４Ｂに示す工程と同様の工程により、所定のレジストパターン（図示せず）、ゲート電極ＣＧＢおよびオフセットスペーサ膜ＣＯＳＳ等を注入マスクとして、ｐ型の不純物が注入される。これにより、図２７Ａおよび図２７Ｂに示すように、領域ＣＲＮＬにはエクステンション領域ＣＬＮＬＤが形成され、領域ＣＲＰＬにはエクステンション領域ＣＬＰＬＤが形成される。
【００５５】
次に、所定の薬液によるウェットエッチング処理を施すことにより、図２８Ａおよび図２８Ｂに示すように、オフセットスペーサ膜ＣＯＳＳが除去される。次に、図２９Ａおよび図２９Ｂに示すように、ゲート電極ＣＧＢを覆うように、サイドウォール絶縁膜となる絶縁膜ＣＳＷＦが形成される。この絶縁膜ＣＳＷＦとして、まず、シリコン酸化膜ＣＳＷＦ１が形成され、次に、シリコン窒化膜ＣＳＷＦ２が形成される。次に、図３０Ａおよび図３０Ｂに示すように、絶縁膜ＣＳＷＦに異方性エッチング処理を施すことにより、ゲート電極ＣＧＢの側壁面上にサイドウォール絶縁膜ＣＳＷＩが形成される。
【００５６】
次に、図１８Ａおよび図１８Ｂに示す工程と同様の工程により、所定のレジストパターン（図示せず）およびゲート電極部ＣＰＨＧＥ、ＣＰＬＧＥを注入マスクとして、ｐ型の不純物が注入される。次に、図１９Ａおよび図１９Ｂに示す工程と同様の工程により、所定のレジストパターン（図示せず）およびゲート電極部ＣＴＧＥ、ＣＰＥＧＥ、ＣＮＨＧＥ、ＣＮＬＧＥを注入マスクとして、ｎ型の不純物が注入される。
【００５７】
これにより、図３１Ａおよび図３１Ｂに示すように、領域ＣＲＰＨにはソース・ドレイン領域ＣＨＰＤＦが形成され、領域ＣＲＰＬにはソース・ドレイン領域ＣＬＰＤＦが形成される。画素トランジスタ領域ＣＲＰＴ、領域ＣＲＮＨのそれぞれには、ソース・ドレイン領域ＣＨＮＤＦが形成され、領域ＣＲＮＬにはソース・ドレイン領域ＣＬＮＤＦが形成される。画素領域ＣＲＰＥには浮遊拡散領域ＣＦＤＲが形成される。
【００５８】
次に、サリサイド法によって、図３２Ａおよび図３２Ｂに示すように、画素領域ＣＲＰＥ、画素トランジスタ領域ＣＲＰＴ、周辺領域ＣＲＰＣに、金属シリサイド膜ＣＭＳが形成される。その後、図２３Ａおよび図２３Ｂに示す工程と同様の工程と、図２４Ａおよび図２４Ｂに示す工程と同様の工程を経て、図３３Ａおよび図３３Ｂに示すように、比較例に係る撮像装置の主要部分が完成する。
【００５９】
上述したように、撮像装置における電界効果型トランジスタ等の半導体素子は、トレンチ分離によって規定された素子形成領域（半導体基板の領域）に形成される。その電界効果型トランジスタには、相対的に高い電圧で駆動する電界効果型トランジスタＮＨＴ、ＰＨＴ（ＣＮＨＴ、ＣＰＨＴ）と、相対的に低い電圧で駆動する電界効果型トランジスタＮＬＴ、ＰＬＴ（ＣＮＬＴ、ＣＰＬＴ）とがある。
【００６０】
電界効果型トランジスタＮＨＴ、ＰＨＴ（ＣＮＨＴ、ＣＰＨＴ）のゲート絶縁膜ＧＩＣ（ＣＧＩＣ）は、電界効果型トランジスタＮＬＴ、ＰＬＴ（ＣＮＬＴ、ＣＰＬＴ）のゲート絶縁膜ＧＩＮ（ＣＧＩＮ）よりも厚く形成される。互いに膜厚の異なるゲート絶縁膜ＧＩＣ、ＧＩＮ（ＣＧＩＣ、ＣＧＩＮ）は、熱酸化処理と、熱酸化処理によって形成される絶縁膜を部分的に除去する処理とを組み合わせることによって形成される。
【００６１】
ここで、膜厚の厚いゲート絶縁膜ＧＩＣ（ＣＧＩＣ）を形成する際には、あらかじめウェット処理によって犠牲酸化膜が除去される。また、ゲート絶縁膜ＧＩＮ（ＣＧＩＮ）を形成する際には、膜厚の厚いゲート絶縁膜ＧＩＣ（ＣＧＩＣ）を形成する際に形成された厚膜の犠牲酸化膜を、あらかじめウェット処理によって除去される。
【００６２】
このとき、トレンチに形成された素子分離絶縁膜と素子形成領域（半導体基板）との境界部分がエッチングされて凹みが生じ、素子形成領域において、半導体基板（シリコン基板）の結晶面としてＳｉ（１１１）面ＣＲＹＳ２（または、Ｓｉ（１１１）結晶面に平行な面）が出現することがある（図３５参照）。このような凹みは「ＳＴＩ  Ｄｉｖｏｔ」と称されている。なお、図３５に示す点線はＳｉ（１１１）面（結晶面）を示す。
【００６３】
比較例に係る撮像装置では、図３４および図３５に示すように、電界効果型トランジスタのゲート電極部ＣＰＥＧＥ等は、このようなシリコンの（１１１）面ＣＲＹＳ２を覆うように形成されることになる。このシリコンの（１１１）面ＣＲＹＳ２では、シリコンのダングリングボンドが多く、そして、そのダングリングボンドに起因した界面準位が多いことが知られている。このため、電界効果型トランジスタでは、界面準位の影響を受けて読み出しノイズが増加することになる。
【００６４】
特に、浮遊拡散領域に電気的に接続されている増幅トランジスタでは、チャネルが界面準位の影響を受けてノイズ（１／ｆノイズ）が増加し、その増幅トランジスタを含む増幅回路では、その１／ｆノイズと熱雑音のノイズ（ＦＤアンプノイズ）を含むランダムノイズが増加することになる。これらが、読み出しノイズを増加させることになる。なお、ランダムノイズには、ＦＤアンプノイズの他に、暗電流ショットノイズ、ＦＤリセットノイズ、光ショットノイズがある。
【００６５】
読み出しノイズは、微細化に伴って電界効果型トランジスタのチャネル幅が狭まるにしたがい、増加することが報告されている（非特許文献１参照）。図３６は、横軸をチャネル幅Ｗとし縦軸をノイズスペクトル密度ＳＶｇとする、ノイズスペクトル密度とチャネル幅との関係を示すグラフである。図３６に示すように、トレンチ分離（ＳＴＩ）を採用した撮像装置（グラフＡ）では、電界効果型トランジスタのチャネル幅Ｗが０．３μｍよりも縮小すると、読み出しノイズが指数関数的に増加する。一方、ｐｎ接合による分離を採用した撮像装置（グラフＢ）では、読み出しノイズは、グラフＡに比べて増加の程度は小さく、線型的に増加する。読み出しノイズが増加すると、ＳＮ比が悪くなり、画像の鮮明度、濃淡、色の奥行き感等がなくなってしまう。また、このことが、撮像装置の画素の微細化を阻害する要因となっている。
【００６６】
比較例に係る撮像装置に対して、実施の形態に係る撮像装置では、素子形成領域（ＳＴＩ端部のＳｉ（１１１）面）のダングリングボンドを終端させる元素として、窒素（Ｎ）および水素（Ｈ）の少なくともいずれかを含む所定の膜が形成される。すなわち、図３７および図３８に示すように、ここでは、そのような所定の膜としてシリコン窒化膜ＯＳ２を含むオフセットスペーサ膜ＯＳＳが形成される（図１２Ａおよび図１２Ｂ参照）。
【００６７】
シリコン窒化膜中の不対結合手の窒素（Ｎ）や水素（Ｈ）は、シリコン窒化膜（ＯＳＦ２）を形成する際の熱（６７０℃程度以上）によって拡散すると考えられる。このことから、オフセットスペーサ膜となる絶縁膜ＯＳＦを形成した後の焼き締め熱処理、ソース・ドレイン領域ＨＰＤＦ、ＬＰＤＦ、ＨＮＤＦ、ＬＮＤＦを形成する際の注入後の熱処理によって、図３７に示すように、窒素（Ｎ）（または水素（Ｈ））が拡散し、その一部がシリコンの不対結合手に結合することで、シリコンのダングリングボンドを終端させることができる。
【００６８】
これにより、シリコンのダングリングボンドに起因する読み出しノイズを低減させることができる。その結果、撮像装置において、画像の鮮明度、濃淡、色の奥行き感等がなくなってしまうのを防止することができる。また、撮像装置の微細化を図ることができる。なお、オフセットスペーサ膜ＯＳＳとして、シリコン酸化膜ＯＳ１の上にシリコン窒化膜ＯＳ２を形成することで、レジストパターンを除去する際の薬液に対する耐性が向上し、オフセットスペーサ膜ＯＳＳが膜減りしてしまうのを抑制することができる。
【００６９】
実施の形態２
ここでは、二層構造のオフセットスペーサ膜を形成した後、下層膜のシリコン酸化膜を残して上層膜のシリコン窒化膜を除去し、二層構造のサイドウォール絶縁膜を形成する場合について説明する。なお、前述した撮像装置の構成と同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
【００７０】
図５Ａおよび図５Ｂに示す工程と同様の工程から図１５Ａおよび図１５Ｂに示す工程と同様の工程を経て、図３９Ａおよび図３９Ｂに示すように、シリコン酸化膜ＯＳ１を下層膜とし、シリコン窒化膜ＯＳ２を上層膜とする二層構造のオフセットスペーサ膜ＯＳＳが形成され、エクステンション領域ＬＮＬＤ、ＬＰＬＤが形成される。
【００７１】
次に、図４０Ａおよび図４０Ｂに示すように、所定の薬液によるウェットエッチング処理を施すことにより、オフセットスペーサ膜ＯＳＳのうち、シリコン酸化膜ＯＳ１を残してシリコン窒化膜ＯＳ２が除去される。次に、図４１Ａおよび図４１Ｂに示すように、ゲート電極ＧＢおよびオフセットスペーサ膜ＯＳＳを覆うように、シリコン酸化膜ＳＷＦ１を下層膜とし、シリコン窒化膜ＳＷＦ２を上層膜とする、サイドウォール絶縁膜となる絶縁膜ＳＷＦが形成される。
【００７２】
次に、図４２Ａおよび図４２Ｂに示すように、絶縁膜ＳＷＦに異方性エッチングを施すことにより、ゲート電極ＧＢの側面上にサイドウォール絶縁膜ＳＷＩが形成される。次に、図４３Ａおよび図４３Ｂに示すように、レジストパターンＭＰＤＦおよびゲート電極部ＰＨＧＥ、ＰＬＧＥを注入マスクとして、ｐ型の不純物を注入することにより、領域ＲＰＨにはソース・ドレイン領域ＨＰＤＦが形成され、領域ＲＰＬにはソース・ドレイン領域ＬＰＤＦが形成される。その後、レジストパターンＭＰＤＦが除去される。
【００７３】
次に、図４４Ａおよび図４４Ｂに示すように、レジストパターンＭＮＤＦおよびゲート電極部ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＮＬＧＥを注入マスクとして、ｎ型の不純物を注入することにより、画素トランジスタ領域ＲＰＴ、領域ＲＮＨのそれぞれには、ソース・ドレイン領域ＨＮＤＦが形成される。領域ＲＮＬには、ソース・ドレイン領域ＬＮＤＦが形成される。画素領域ＲＰＥには、浮遊拡散領域ＦＤＲが形成される。その後、レジストパターンＭＮＤＦが除去される。
【００７４】
次に、図４５Ａおよび図４５Ｂに示すように、ゲート電極部ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥ等を覆うように、シリサイドプロテクション膜ＳＰが形成される。その後、金属シリサイド膜を形成しない電界効果型トランジスタ（図示せず）を覆うシリサイドプロテクション膜の部分を残して、他の領域に位置するシリサイドプロテクション膜が除去される。
【００７５】
次に、図４６Ａおよび図４６Ｂに示すように、ゲート電極部ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥ等を覆うように、所定の金属膜ＭＦが形成される。次に、所定の熱処理を施して金属膜ＭＦとシリコンとを反応させ、その後、未反応の金属を除去することにより、図４７Ａおよび図４７Ｂに示すように、金属シリサイド膜ＭＳが形成される。
【００７６】
次に、図２３Ａおよび図２３Ｂに示す工程と同様の工程および図２４Ａおよび図２４Ｂに示す工程と同様の工程を経て、図４８Ａおよび図４８Ｂに示すように、撮像装置の主要部分が完成する。撮像装置のオフセットスペーサ膜ＯＳＳのシリコン酸化膜ＯＳ１には、ゲート電極ＧＢの側壁面を覆う部分（第１部分）と、その第１部分からフォトダイオードＰＤへ延在する部分（第２部分）（ゲート電極ＧＢから遠ざかる方向へ延在する部分）とがある。サイドウォール絶縁膜ＳＷＩは、そのシリコン酸化膜ＯＳ１の第２部分の端面（厚さ方向）を覆うように形成されている。
【００７７】
上述した撮像装置では、オフセットスペーサ膜として、シリコン酸化膜ＯＳ１を下層膜としシリコン窒化膜ＯＳ２を上層膜とする二層構造のオフセットスペーサ膜ＯＳＳが形成され、サイドウォール絶縁膜を形成する工程の前に、シリコン酸化膜ＯＳ１を残してシリコン窒化膜ＯＳ２が除去される。シリコン窒化膜ＯＳＦ２が形成された後、シリコン窒化膜ＯＳ２が除去されるまでに、オフセットスペーサ膜となる絶縁膜ＯＳＦを形成した後の焼き締め熱処理が施される。
【００７８】
これにより、実施の形態１において説明したように、窒素（Ｎ）や水素（Ｈ）が拡散して、その一部がシリコンの不対結合手に結合することで、シリコンのダングリングボンドが終端し、ダングリングボンドに起因する読み出しノイズを低減させることができる。その結果、撮像装置において、画像の鮮明度、濃淡、色の奥行き感等がなくなってしまうのを防止することができる。また、撮像装置の微細化を図ることができる。
【００７９】
また、オフセットスペーサ膜ＯＳＳのうち、シリコン窒化膜ＯＳ２を除去することで、フォトダイオードＰＤ上に位置する膜（積層膜）の透過率が上がり、撮像装置としての感度を向上させることができる。
【００８０】
実施の形態３
ここでは、二層構造のオフセットスペーサ膜をそのまま残し、単層構造のサイドウォール絶縁膜を形成する場合について説明する。なお、実施の形態１において説明した撮像装置の構成と同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
【００８１】
図５Ａおよび図５Ｂに示す工程と同様の工程から図１５Ａおよび図１５Ｂに示す工程と同様の工程を経て、図４９Ａおよび図４９Ｂに示すように、シリコン酸化膜ＯＳ１を下層膜とし、シリコン窒化膜ＯＳ２を上層膜とする二層構造のオフセットスペーサ膜ＯＳＳが形成され、エクステンション領域ＬＮＬＤ、ＬＰＬＤが形成される。
【００８２】
次に、図５０Ａおよび図５０Ｂに示すように、ゲート電極ＧＢおよびオフセットスペーサ膜ＯＳＳを覆うように、サイドウォール絶縁膜となる絶縁膜ＳＷＦが形成される。この絶縁膜ＳＷＦとして、シリコン窒化膜が形成される。次に、絶縁膜ＳＷＦに異方性エッチング処理が施される。これにより、図５１Ａおよび図５１Ｂに示すように、ゲート電極ＧＢの上面上に位置する絶縁膜ＳＷＦの部分が除去されて、ゲート電極ＧＢの側壁面上に残される絶縁膜ＳＷＦの部分（シリコン窒化膜）によって、単層構造のサイドウォール絶縁膜ＳＷＩが形成される。
【００８３】
次に、図５２Ａおよび図５２Ｂに示すように、レジストパターンＭＰＤＦおよびゲート電極部ＰＨＧＥ、ＰＬＧＥを注入マスクとして、ｐ型の不純物を注入することにより、領域ＲＰＨにはソース・ドレイン領域ＨＰＤＦが形成され、領域ＲＰＬにはソース・ドレイン領域ＬＰＤＦが形成される。その後、レジストパターンＭＰＤＦが除去される。
【００８４】
次に、図５３Ａおよび図５３Ｂに示すように、レジストパターンＭＮＤＦおよびゲート電極部ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＮＬＧＥを注入マスクとして、ｎ型の不純物を注入することにより、画素トランジスタ領域ＲＰＴ、領域ＲＮＨのそれぞれには、ソース・ドレイン領域ＨＮＤＦが形成される。領域ＲＮＬには、ソース・ドレイン領域ＬＮＤＦが形成される。画素領域ＲＰＥには、浮遊拡散領域ＦＤＲが形成される。その後、レジストパターンＭＮＤＦが除去される。
【００８５】
次に、図５４Ａおよび図５４Ｂに示すように、ゲート電極部ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥ等を覆うように、シリサイドプロテクション膜ＳＰが形成される。その後、金属シリサイド膜を形成しない電界効果型トランジスタ（図示せず）を覆うシリサイドプロテクション膜の部分を残して、他の領域に位置するシリサイドプロテクション膜が除去される。
【００８６】
次に、図５５Ａおよび図５５Ｂに示すように、ゲート電極部ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥを覆うように、所定の金属膜ＭＦが形成される。次に、所定の熱処理を施して金属膜ＭＦとシリコンとを反応させ、その後、未反応の金属を除去することにより、図５６Ａおよび図５６Ｂに示すように、金属シリサイド膜ＭＳが形成される。
【００８７】
次に、図２３Ａおよび図２３Ｂに示す工程と同様の工程および図２４Ａおよび図２４Ｂに示す工程と同様の工程を経て、図５７Ａおよび図５７Ｂに示すように、撮像装置の主要部分が完成する。撮像装置のオフセットスペーサ膜ＯＳＳのシリコン酸化膜ＯＳ１には、ゲート電極ＧＢの側壁面を覆う部分（第１部分）と、その第１部分からゲート電極ＧＢが位置する側とは反対側へ延在する部分（第２部分）とがある。シリコン窒化膜からなる単層構造のサイドウォール絶縁膜ＳＷＩは、そのシリコン酸化膜ＯＳ１の第２部分の端面（厚さ方向）を覆うように形成されている。
【００８８】
上述した撮像装置では、実施の形態１において説明したダングリングボンドを終端させる効果に加えて、画素領域ＲＰＥにおいて、金属シリサイド膜に起因する浮遊拡散領域ＦＤＲのリークを抑制することができる。また、画素トランジスタ領域ＲＰＴにおいて、電界効果型トランジスタＮＨＴのＳ／Ｎ比の劣化を抑制することができる。このことについて、比較例に係る撮像装置の製造方法との関係で説明する。なお、比較例に係る撮像装置において、実施の形態に係る撮像装置と同一部材については、その実施の形態に係る撮像装置の部材の参照符号の頭に符号「Ｃ」を付した参照符号を使用し、必要な場合を除き、その説明を繰り返さないこととする。
【００８９】
図５８に示すように、比較例に係る撮像装置では、サイドウォール絶縁膜として、シリコン酸化膜を下層膜とし、シリコン窒化膜を上層膜とする二層構造のサイドウォール絶縁膜ＣＳＷＩが形成される。サイドウォール絶縁膜ＣＳＷＩが形成された後、金属シリサイド膜を形成するための金属膜を形成するまでに、ソース・ドレイン領域を形成する工程や、シリサイド化を阻止するシリサイドプロテクション膜を形成する工程等がある。
【００９０】
ソース・ドレイン領域を形成する工程では、注入マスクとなるレジストパターンが所定の薬液によって除去される。また、シリサイドプロテクション膜が形成された後では、金属シリサイド膜が形成される領域に位置するシリサイドプロテクション膜の部分が、所定の薬液（フッ酸系薬液）によって除去される。このように、サイドウォール絶縁膜ＣＳＷＩは、金属膜を形成するまでに種々の薬液に晒されることになる。
【００９１】
このため、図５９Ａに示すように、当初、シリコン酸化膜ＣＳＷ１の端面とシリコン窒化膜ＣＳＷ２の側面（表面）とがほぼ同じ位置（面一）にあるサイドウォール絶縁膜ＣＳＷＩでは、その後、薬液に晒されることで、特に、シリコン酸化膜ＣＳＷ１がエッチングされてしまい、図５９Ｂに示すように、シリコン酸化膜ＣＳＷ１の端面がゲート電極ＣＧＢ側に後退してしまう（矢印参照）。
【００９２】
このような状態で金属シリサイド膜を形成させようとすると、図５９Ｃおよび図５９Ｄに示すように、シリコン酸化膜ＣＳＷ１が後退した部分に潜り込むように金属シリサイド膜ＣＭＳが形成されることになる。
【００９３】
このため、特に、転送トランジスタでは、金属シリサイド膜の潜り込みによって、浮遊拡散領域ＣＦＤＲのチャネル長方向の実質的な長さが短くなり、浮遊拡散領域ＣＦＤＲにおけるリーク（ＦＤリーク）成分の一つとして、ＧＩＤＬ（Gate  Induced  Drain  Leak）と称されるリーク成分が増えるおそれがある。ＦＤリークが増加すると、画像の鮮明度が損なわれる等の不具合が生じるおそれがある。また、画素トランジスタ領域ＣＲＰＴでは、電界効果型トランジスタＣＮＨＴのＳ／Ｎ比が劣化するおそれがある。
【００９４】
比較例に係る撮像装置に対して、実施の形態に係る撮像装置では、図６０Ａに示すように、サイドウォール絶縁膜として、シリコン窒化膜からなる単層構造のサイドウォール絶縁膜ＳＷＩが形成される。このため、図６０Ｂに示すように、フッ酸等の薬液に晒されたとしても（矢印参照）、サイドウォール絶縁膜ＳＷＩがエッチングされて後退することはほとんどない。しかも、図６０Ｃおよび図６０Ｄに示すように、画素領域ＲＰＥでは、金属シリサイド膜は形成されない。これにより、浮遊拡散領域ＦＤＲのチャネル長方向の実質的な長さが確保されて、ＦＤリーク（ＧＩＤＬ）を抑えることができる。
【００９５】
また、図６０Ｅに示すように、画素トランジスタ領域ＲＰＴにおける電界効果型トランジスタＮＨＴでは、金属シリサイド膜ＭＳがサイドウォール絶縁膜ＳＷＩの下に潜り込むような態様で形成されることはなくなり、金属シリサイド膜ＭＳは、サイドウォール絶縁膜ＳＷＩによって覆われていない領域に形成されることになる。これにより、電界効果型トランジスタＮＨＴのＳ／Ｎ比が劣化するのを抑制することができる。
【００９６】
実施の形態４
ここでは、二層構造のオフセットスペーサ膜を形成した後、下層膜のシリコン酸化膜を残して上層膜のシリコン窒化膜を除去し、単層構造のサイドウォール絶縁膜を形成する場合について説明する。なお、実施の形態１において説明した撮像装置の構成と同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
【００９７】
まず、図５Ａおよび図５Ｂに示す工程と同様の工程から図１５Ａおよび図１５Ｂに示す工程と同様の工程を経て、シリコン酸化膜ＯＳ１を下層膜とし、シリコン窒化膜ＯＳ２を上層膜とする二層構造のオフセットスペーサ膜ＯＳＳが形成され、エクステンション領域ＬＮＬＤ、ＬＰＬＤが形成される（図３９Ａおよび図３９Ｂ参照）。次に、図４０Ａおよび図４０Ｂに示す工程と同様の工程により、図６１Ａおよび図６１Ｂに示すように、オフセットスペーサ膜ＯＳＳのうち、シリコン酸化膜ＯＳ１を残してシリコン窒化膜ＯＳ２が除去される。
【００９８】
次に、図６２Ａおよび図６２Ｂに示すように、ゲート電極ＧＢおよびオフセットスペーサ膜ＯＳＳを覆うように、シリコン窒化膜からなる、サイドウォール絶縁膜となる絶縁膜ＳＷＦが形成される。次に、図６３Ａおよび図６３Ｂに示すように、絶縁膜ＳＷＦに異方性エッチング処理を施すことにより、シリコン窒化膜からなる単層構造のサイドウォール絶縁膜ＳＷＩが形成される。
【００９９】
次に、図６４Ａおよび図６４Ｂに示すように、レジストパターンＭＰＤＦおよびゲート電極部ＰＨＧＥ、ＰＬＧＥを注入マスクとして、ｐ型の不純物を注入することにより、領域ＲＰＨにはソース・ドレイン領域ＨＰＤＦが形成され、領域ＲＰＬにはソース・ドレイン領域ＬＰＤＦが形成される。その後、レジストパターンＭＰＤＦが除去される。
【０１００】
次に、図６５Ａおよび図６５Ｂに示すように、レジストパターンＭＮＤＦおよびゲート電極部ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＮＬＧＥを注入マスクとして、ｎ型の不純物を注入することにより、画素トランジスタ領域ＲＰＴ、領域ＲＮＨのそれぞれには、ソース・ドレイン領域ＨＮＤＦが形成される。領域ＲＮＬには、ソース・ドレイン領域ＬＮＤＦが形成される。画素領域ＲＰＥには、浮遊拡散領域ＦＤＲが形成される。その後、レジストパターンＭＮＤＦが除去される。
【０１０１】
次に、図６６Ａおよび図６６Ｂに示すように、ゲート電極部ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥ等を覆うように、シリサイドプロテクション膜ＳＰが形成される。その後、金属シリサイド膜を形成しない電界効果型トランジスタ（図示せず）を覆うシリサイドプロテクション膜の部分を残して、他の領域に位置するシリサイドプロテクション膜が除去される。
【０１０２】
次に、図６７Ａおよび図６７Ｂに示すように、ゲート電極部ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥを覆うように、所定の金属膜ＭＦが形成される。次に、所定の熱処理を施して金属膜ＭＦとシリコンとを反応させ、その後、未反応の金属を除去することにより、図６８Ａおよび図６８Ｂに示すように、金属シリサイド膜ＭＳが形成される。
【０１０３】
次に、図２３Ａおよび図２３Ｂに示す工程と同様の工程および図２４Ａおよび図２４Ｂに示す工程と同様の工程を経て、図６９Ａおよび図６９Ｂに示すように、撮像装置の主要部分が完成する。撮像装置のオフセットスペーサ膜ＯＳＳのシリコン酸化膜ＯＳ１には、ゲート電極ＧＢの側壁面を覆う部分（第１部分）と、その第１部分からゲート電極ＧＢが位置する側とは反対側へ延在する部分（第２部分）とがある。シリコン窒化膜からなる単層構造のサイドウォール絶縁膜ＳＷＩは、そのシリコン酸化膜ＯＳ１の第２部分の端面（厚さ方向）を覆うように形成されている。
【０１０４】
上述した撮像装置では、実施の形態２において説明した撮像装置と同様に、オフセットスペーサ膜として、シリコン酸化膜ＯＳ１を下層膜としシリコン窒化膜ＯＳ２を上層膜とする二層構造のオフセットスペーサ膜ＯＳＳが形成され、サイドウォール絶縁膜を形成する工程の前に、シリコン酸化膜ＯＳ１を残してシリコン窒化膜ＯＳ２が除去される。そのシリコン窒化膜ＯＳ２が除去されるまでに、オフセットスペーサ膜となる絶縁膜ＯＳＦを形成した後の焼き締め熱処理が施される。
【０１０５】
これにより、実施の形態１において説明したように、窒素（Ｎ）や水素（Ｈ）が拡散して、その一部がシリコンの不対結合手に結合することで、シリコンのダングリングボンドが終端し、ダングリングボンドに起因する読み出しノイズを低減させることができる。その結果、撮像装置において、画像の鮮明度、濃淡、色の奥行き感等がなくなってしまうのを防止することができる。また、撮像装置の微細化を図ることができる。
【０１０６】
また、実施の形態３において説明した撮像装置と同様に、サイドウォール絶縁膜として、シリコン窒化膜からなる単層構造のサイドウォール絶縁膜ＳＷＩが形成される。このため、フッ酸等の薬液に晒されたとしても、サイドウォール絶縁膜ＳＷＩがエッチングされて後退することはほとんどない（図６０Ｂ参照）。しかも、画素領域ＲＰＥでは、金属シリサイド膜は形成されない（図６０Ｃおよび図６０Ｄ参照）。これにより、浮遊拡散領域ＦＤＲのチャネル長方向の実質的な長さが確保されて、ＦＤリーク（ＧＩＤＬ）を抑えることができる。
【０１０７】
また、画素トランジスタ領域ＲＰＴにおける電界効果型トランジスタＮＨＴでは、金属シリサイド膜ＭＳがサイドウォール絶縁膜ＳＷＩの下に潜り込むような態様で形成されることはなくなり、金属シリサイド膜ＭＳは、サイドウォール絶縁膜ＳＷＩによって覆われていない領域に形成されることになる（図６０Ｅ参照）。これにより、電界効果型トランジスタＮＨＴのＳ／Ｎ比が劣化するのを抑制することができる。
【０１０８】
なお、上述した各撮像装置では、シリコンのダングリングボンドを終端させる元素として、窒素（Ｎ）および水素（Ｈ）の少なくともいずれかのを含有する所定の膜としては、シリコン窒化膜を例に挙げたが、窒素（Ｎ）および水素（Ｈ）の少なくともいずれかをダングリングボンドに結合させることができれば、シリコン窒化膜に限られない。また、シリコンのダングリングボンドを終端させることができる元素であれば、窒素（Ｎ）や水素（Ｈ）に限られない。
【０１０９】
また、実施の形態３および実施の形態４のそれぞれでは、ダングリングボンドの終端化を図ることに加えて、ＦＤリークの低減が図られる撮像装置について説明した。ＦＤリークの低減を主題とする撮像装置では、以下のような構成を備えていればよい。
【０１１０】
半導体基板の主表面において、トレンチ分離絶縁膜によって規定された複数の素子形成領域と、複数の素子形成領域のそれぞれに形成された半導体素子とを有している。半導体素子は、光電変換部と、光電変換部において生成された電荷を転送する、転送ゲート電極部を有する転送トランジスタとを含んでいる。転送ゲート電極部は、複数の素子形成領域のうち、所定の素子形成領域を横切るように形成された転送ゲート電極と、転送ゲート電極の側壁面上に形成されたサイドウォール絶縁膜とを含んでいる。転送ゲート電極部に対して、一方の側に位置する所定の素子形成領域の部分に光電変換部が形成されている。転送ゲート電極部に対して、他方の側に位置する所定の素子形成領域の部分に浮遊拡散領域が形成されている。転送ゲート電極部のサイドウォール絶縁膜として、シリコン窒化膜からなる単層のサイドウォール絶縁膜が形成されている。
【０１１１】
また、ＦＤリークの低減を主題とする撮像装置の製造方法としては、以下の工程を備えていればよい。
【０１１２】
半導体基板にトレンチを形成する。トレンチに素子分離絶縁膜を形成することにより、複数の素子形成領域を規定する。複数の素子形成領域のそれぞれに、半導体素子を形成する。半導体素子を形成する工程は、光電変換部を形成する工程と、光電変換部において生成された電荷を転送する、転送ゲート電極部を有する転送トランジスタを形成する工程とを含んでいる。転送トランジスタの転送ゲート電極部を形成する工程は、複数の素子形成領域のうち、所定の素子形成領域を横切るように転送ゲート電極を形成する工程と、転送ゲート電極の側壁面上にサイドウォール絶縁膜を形成する工程とを含んでいる。転送ゲート電極部に対して、一方の側に位置する所定の素子形成領域の部分に光電変換部を形成する。転送ゲート電極部に対して、他方の側に位置する所定の素子形成領域の部分に浮遊拡散領域を形成する。半導体基板の表面における、サイドウォール絶縁膜によって覆われた部分以外の部分に金属シリサイド膜を形成する。サイドウォール絶縁膜を形成する工程では、シリコン窒化膜からなる単層のサイドウォール絶縁膜が形成される。
【０１１３】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【０１１４】
ＰＥ  画素、ＰＤ  フォトダイオード、ＣＳ  列選択回路、ＲＳ  行選択・読み出し回路、ＴＴ  転送トランジスタ、ＴＧＥ  ゲート電極部、ＦＤＲ  浮遊拡散領域、ＲＴ  リセットトランジスタ、ＲＧＥ  ゲート電極部、ＡＴ  増幅トランジスタ、ＡＧＥ  ゲート電極部、ＳＴ  選択トランジスタ、ＳＧＥ  ゲート電極部、ＰＥＧＥ  ゲート電極部、ＳＵＢ  半導体基板、ＴＯＦ  シリコン酸化膜、ＴＮＦ  シリコン窒化膜、ＴＲＣ  トレンチ、ＥＩＦ  絶縁膜、ＥＩ  素子分離絶縁膜、ＲＰＥ  画素領域、ＲＰＴ  画素トランジスタ領域、ＲＰＣ  周辺領域、ＲＮＨ、ＲＰＨ、ＲＮＬ、ＲＰＬ  領域、ＮＨＴ、ＰＨＴ、ＮＬＴ、ＰＬＴ  電界効果型トランジスタ、ＧＩＣ、ＧＩＮ  ゲート絶縁膜、ＧＢ  ゲート電極、ＰＰＷＬ、ＰＰＷＨ  Ｐウェル、ＨＰＷ  Ｐウェル、ＨＮＷ  Ｎウェル、ＬＰＷ  Ｐウェル、ＬＮＷ  Ｎウェル、ＯＳＦ１、ＯＳ１  シリコン酸化膜、ＯＳＦ２、ＯＳ２  シリコン窒化膜、ＯＳＦ  オフセットスペーサ膜となる膜、ＯＳＳ  オフセットスペーサ膜、ＳＷＦ１、ＳＷ１  シリコン酸化膜、ＳＷＦ２、ＳＷ２  シリコン窒化膜、ＳＷＦ  サイドウォール絶縁膜となる膜、ＳＷＩ  サイドウォール絶縁膜、ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥ  ゲート電極部、ＨＮＬＤ、ＨＰＬＤ  エクステンション領域、ＬＮＬＤ、ＬＰＬＤ  エクステンション領域、ＨＰＤＦ、ＬＰＤＦ、ＨＮＤＦ、ＬＮＤＦ  ソース・ドレイン領域、ＳＰ  シリサイドプロテクション膜、ＭＦ  金属膜、ＭＳ  金属シリサイド膜、ＳＬ  ストレスライナー膜、ＩＦ１  第１層間絶縁膜、ＣＨ  コンタクトホール、ＣＰ  コンタクトプラグ、Ｍ１  第１配線、ＩＦ２  第２層間絶縁膜、Ｖ１  第１ヴィア、Ｍ２  第２配線、ＩＦ３  第３層間絶縁膜、Ｖ２  第２ヴィア、Ｍ３  第３配線、ＩＦ４  第４層間絶縁膜、ＳＮＩ  絶縁膜、ＣＦ  カラーフィルター、ＭＬ  マイクロレンズ、ＭＨＮＬ、ＭＨＰＬ、ＭＬＮＬ、ＭＬＰＬ、ＭＰＤＦ、ＭＮＤＦ  レジストパターン。
【手続補正書】
【提出日】平成28年11月24日(2016.11.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板にトレンチを形成する工程と、
前記トレンチに素子分離絶縁膜を形成することにより、複数の素子形成領域を規定する工程と、
複数の前記素子形成領域のそれぞれに、半導体素子を形成する工程と
を有し、
前記半導体素子を形成する工程は、
光電変換部を形成する工程と、
前記光電変換部において生成された電荷を信号として処理する、ゲート電極部を有するトランジスタと、他のゲート電極部を有する他のトランジスタとを形成する工程と
を含み、
前記トランジスタの前記ゲート電極部を形成する工程は、
複数の前記素子形成領域のうち、所定の素子形成領域と前記素子分離絶縁膜との境界を覆う態様で、前記所定の素子形成領域を横切るようにゲート電極を形成する工程と、
前記ゲート電極を覆うように、第１絶縁膜を下層膜とし前記第１絶縁膜とは異なる所定の膜を上層膜とするオフセットスペーサ膜となる膜を形成する工程と、
前記オフセットスペーサ膜となる膜に加工を施すことにより、前記ゲート電極の側壁面上に、前記第１絶縁膜を少なくとも含むオフセットスペーサ膜を形成する工程と、
前記ゲート電極の前記側壁面上に、前記オフセットスペーサ膜を介在させてサイドウォール絶縁膜を形成する工程と
を含み、
前記オフセットスペーサ膜となる膜を形成する工程では、窒素（Ｎ）および水素（Ｈ）の少なくともいずれかを含有する膜が、前記所定の膜として形成され、
前記オフセットスペーサ膜を形成する工程では、前記第１絶縁膜は、前記ゲート電極の前記側壁面を覆う第１部分と、前記第１部分の下端部から前記ゲート電極が位置する側とは反対側へ延在して前記所定の素子形成領域の表面を覆う第２部分とが残されるように、加工され、
前記サイドウォール絶縁膜を形成する工程では、前記サイドウォール絶縁膜は、前記第１絶縁膜の前記第２部分の端面を覆うように形成され、
前記他のゲート電極部を形成する工程は、
複数の前記素子形成領域のうち、他の素子形成領域を横切るように他のゲート電極を形成する工程と、
前記他のゲート電極の他の側壁面上に、前記窒素（Ｎ）および前記水素（Ｈ）の少なくともいずれかを含有する他のオフセットスペーサ膜を形成する工程と、
前記他のオフセットスペーサ膜および前記他のゲート電極を注入マスクとして不純物を注入することにより、前記他の素子形成領域にエクステンション領域を形成する工程と
を含む、撮像装置の製造方法。
【請求項２】
前記オフセットスペーサ膜となる膜を形成する工程では、前記所定の膜として、第１シリコン窒化膜が形成される、請求項１記載の撮像装置の製造方法。
【請求項３】
前記オフセットスペーサ膜を形成する工程では、前記第１シリコン窒化膜は、前記ゲート電極の前記側壁面との間に前記第１部分を介在させるとともに、前記所定の素子形成領域との間に前記第２部分を介在させるように形成される、請求項２記載の撮像装置の製造方法。
【請求項４】
前記サイドウォール絶縁膜を形成する工程の前に、前記オフセットスペーサ膜における前記第１絶縁膜を残して前記所定の膜を除去する工程を含む、請求項１記載の撮像装置の製造方法。
【請求項５】
前記トランジスタを形成する工程は、前記所定の素子形成領域としての第１素子形成領域に、前記信号を増幅する増幅トランジスタを形成する工程を含む、請求項１記載の撮像装置の製造方法。
【請求項６】
前記ゲート電極部を形成する工程は、前記サイドウォール絶縁膜として、第２シリコン窒化膜からなる単層のサイドウォール絶縁膜を形成する工程を含み、
前記トランジスタを形成する工程は、前記半導体基板の表面における、前記サイドウォール絶縁膜によって覆われた部分以外の部分に、金属シリサイド膜を形成する工程を含む、請求項１記載の撮像装置の製造方法。
【請求項７】
前記所定の膜は、６７０℃以上の温度条件のもとで形成される、請求項１記載の撮像装置の製造方法。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
本発明は撮像装置の製造方法に関し、特に、イメージセンサー用のフォトダイオードを備えた撮像装置の製造方法に好適に利用できるものである。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
一実施の形態に係る撮像装置の製造方法では、トレンチに素子分離絶縁膜を形成することによって規定される複数の素子形成領域のそれぞれに半導体素子を形成する工程において、光電変換部、ゲート電極部を有するトランジスタおよび他のゲート電極部を有する他のトランジスタが形成される。ゲート電極部を形成する工程は、ゲート電極を形成する工程と、ゲート電極を覆うように、第１絶縁膜を下層膜とし第１絶縁膜とは異なる所定の膜を上層膜とするオフセットスペーサ膜となる膜を形成する工程と、オフセットスペーサ膜となる膜に加工を施すことにより、ゲート電極の側壁面上に、第１絶縁膜を少なくとも含むオフセットスペーサ膜を形成する工程と、ゲート電極の側壁面上に、オフセットスペーサ膜を介在させてサイドウォール絶縁膜を形成する工程とを含んでいる。オフセットスペーサ膜となる膜を形成する工程では、所定の素子形成領域のダングリングボンドを終端させる元素として、窒素（Ｎ）および水素（Ｈ）の少なくともいずれかを含有する膜が、所定の膜として形成される。オフセットスペーサ膜を形成する工程では、第１絶縁膜は、ゲート電極の側壁面を覆う第１部分と、第１部分の下端部からゲート電極が位置する側とは反対側へ延在して所定の素子形成領域の表面を覆う第２部分とが残されるように、加工される。サイドウォール絶縁膜を形成する工程では、サイドウォール絶縁膜は、第１絶縁膜の第２部分の端面を覆うように形成される。他のゲート電極部を形成する工程は、複数の素子形成領域のうち、他の素子形成領域を横切るように他のゲート電極を形成する工程と、他のゲート電極の他の側壁面上に、窒素（Ｎ）および水素（Ｈ）の少なくともいずれかを含有する他のオフセットスペーサ膜を形成する工程と、他のオフセットスペーサ膜および他のゲート電極を注入マスクとして不純物を注入することにより、他の素子形成領域にエクステンション領域を形成する工程とを含む。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】削除
【補正の内容】
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】削除
【補正の内容】
【国際調査報告】
2014199509.tif 000136
2014199509.tif 000137
2014199509.tif 000138
2014199509.tif 000139