(57)【要約】  第１の電源ＩＣ（１０３）から供給される電圧で動作し、外部メモリとデータの送受信を行う半導体集積回路（１０１）は、第２の電源ＩＣ（１１２）から供給される電圧を受けて動作し、外部メモリにアクセスして、外部メモリとデータの送受信を行うインタフェース回路（１０５）と、インタフェース回路のアクセス結果に基づいて、外部メモリとインタフェース回路とのＡＣタイミングを判定し、当該ＡＣタイミングに基づいて第２の電源ＩＣの出力電圧を制御する制御情報を生成する判定回路（１０６）と、制御情報に従って、第２の電源ＩＣの出力電圧を制御する電圧制御回路（１０８）とを備えている。
2014199545.tif 000002
【特許請求の範囲】
【請求項１】
第１の電源ＩＣ（Integrated Circuit）から供給される電圧で動作し、外部メモリとデータの送受信を行う半導体集積回路であって、
前記第１の電源ＩＣとは別の第２の電源ＩＣから供給される電圧を受けて動作し、前記外部メモリにアクセスして、前記外部メモリとデータの送受信を行うインタフェース回路と、
前記インタフェース回路のアクセス結果に基づいて、前記外部メモリと前記インタフェース回路とのＡＣ（Alternate Current）タイミングを判定し、当該ＡＣタイミングに基づいて前記第２の電源ＩＣの出力電圧を制御する制御情報を生成する判定回路と、
前記制御情報に従って、前記第２の電源ＩＣの出力電圧を制御する電圧制御回路とを備えている
ことを特徴とする半導体集積回路。
【請求項２】
請求項１の半導体集積回路において、
前記判定回路は、前記ＡＣタイミングが所定値よりも大きい場合には、前記第２の電源ＩＣの出力電圧を下げることを示す前記制御情報を生成する一方、前記ＡＣタイミングが前記所定値よりも小さい場合には、前記第２の電源ＩＣの出力電圧を上げることを示す前記制御情報を生成する
ことを特徴とする半導体集積回路。
【請求項３】
請求項１の半導体集積回路において、
前記インタフェース回路に対して前記外部メモリへのアクセステストを実行するように指示するテスト回路と、
前記インタフェース回路に対して前記外部メモリへの通常アクセスを実行するように指示するノーマル回路と、
前記テスト回路による前記アクセステストの指示と前記ノーマル回路による前記通常アクセスの指示とを調停する調停回路とを備え、
前記電圧制御回路は、前記テスト回路に対して、前記アクセステストの開始を指示し、
前記判定回路は、前記アクセステストの結果によって得られた前記ＡＣタイミングに基づいて前記制御情報を生成する
ことを特徴とする半導体集積回路。
【請求項４】
請求項１の半導体集積回路において、
前記インタフェース回路の温度を検知し、当該温度が所定値以上変化したこと、あるいは当該温度が所定値であることを出力する温度検知部を備え、
前記電圧制御回路は、前記温度検知部からの出力タイミングに基づいて、前記第２の電源ＩＣの出力電圧を制御する
ことを特徴とする半導体集積回路。
【請求項５】
請求項１の半導体集積回路において、
前記インタフェース回路の単体固有の製造ばらつきを検知し、当該製造ばらつきに基づいて前記第２の電源ＩＣが出力すべき電圧の情報を出力するプロセス検知部を備え、
前記電圧制御回路は、前記プロセス検知部の出力に基づいて、前記第２の電源ＩＣの出力電圧を制御する
ことを特徴とする半導体集積回路。
【請求項６】
請求項１の半導体集積回路において、
前記第２の電源ＩＣから前記インタフェース回路に供給される電圧を検知し、当該電圧が所定値以上変化したこと、あるいは当該電圧が所定値であることを出力する電圧モニタ回路を備え、
前記電圧制御回路は、前記電圧モニタ回路からの出力タイミングに基づいて、前記第２の電源ＩＣの出力電圧を制御する
ことを特徴とする半導体集積回路。
【請求項７】
請求項１の半導体集積回路において、
前記第２の電源ＩＣが出力すべき電圧の情報が格納されたテーブル回路を備え、
前記判定回路は、前記テーブル回路を参照して前記制御情報を生成する
ことを特徴とする半導体集積回路。
【請求項８】
請求項７の半導体集積回路において、
前記テーブル回路には、前記第２の電源ＩＣが出力すべき電圧の値と、前記インタフェース回路および前記外部メモリのデータの送受信が正常となるように設定されたＡＣタイミングとが対応づけて格納されている
ことを特徴とする半導体集積回路。
【請求項９】
請求項８の半導体集積回路において、
前記テーブル回路に格納されているＡＣタイミングは、
前記電圧制御回路によって前記第２の電源ＩＣの電圧が変更された後におけるＡＣタイミングのセンター値が、前記第２の電源ＩＣの電圧が変更される前におけるＡＣタイミングの範囲内となるように設定されている
ことを特徴とする半導体集積回路。
【請求項１０】
請求項７乃至９のうちいずれか１つの半導体集積回路において、
前記テーブル回路に格納されるデータは、当該半導体集積回路の出荷前検査のトリミング、あるいは当該半導体集積回路の起動時のキャリブレーションにより設定される
ことを特徴とする半導体集積回路。
【請求項１１】
請求項１の半導体集積回路と、
前記第１の電源ＩＣと、
前記第２の電源ＩＣと、
前記第２の電源ＩＣから電圧が供給される前記外部メモリとを備えている
ことを特徴とするデータインタフェースシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、半導体集積回路に関し、特に外部メモリとデータの送受信を行う半導体集積回路に関する。
【背景技術】
【０００２】
近年、半導体集積回路の高性能化や高速化に伴い、半導体集積回路の消費電力が増大する傾向にある一方、低消費電力化の要求が高まっている。【０００３】
半導体集積回路の消費電力を低減する手法として、一般に、半導体集積回路の内部回路に供給される電圧を動的に制御することが挙げられる。【０００４】
ところが、内部回路であり、外部メモリとのデータの送受信を行うＩＦ（Interface）回路に供給される電源電圧が動的に変更されると、外部メモリとＩＦ回路とのＡＣ（Alternate Current）タイミングが崩れてしまい、メモリアクセスができなくなるおそれがある。【０００５】
特許文献１には、メモリ制御装置において、メモリの構成や動作周波数が変更された場合、システム起動時に、ウェイトゼロで、且つ最低電圧の状態でメモリアクセステストを開始する構成が開示されている。【０００６】
この構成では、メモリアクセステストによってメモリアクセスが不可であれば電源電圧を上げて、再度メモリアクセステストが実施される。そして、メモリアクセスが可能となれば、そのときの電圧を動作可能な最低電圧として電源電圧を決定する。また、電源電圧が最大値となってもメモリアクセスが困難な場合には、クロック単位でウェイトを挿入し、再度メモリアクセステストを実施する。このようにメモリアクセステストを繰り返し実施することで、メモリアクセスにおいて挿入されるウェイトが必要最小限となる。また、メモリアクセスの実動作時に使用される電源電圧が最小限に決定されるため、メモリアクセスの高速化と低消費電力化とが図られている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第４４６５５３９号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００８】
通常のデータ送受信が行われている状態では、ＩＦ回路に供給される電源電圧が動的に制御されると、電源電圧の変更に伴ってＩＦ回路のウェイトが変化するため、外部メモリに対するデータのライト及びリード時のＡＣタイミングが時間方向にシフトしたり伸縮したりする。これにより、従来の構成では、ＩＦ回路内において、データのラッチタイミングがＡＣタイミングから外れてしまい、外部メモリとのインタフェースを確立できなくなるため、データ送受信が正常にできなくなってしまうおそれがある。【０００９】
かかる点に鑑みて、本開示は、電源電圧を動的に制御しながらも、データの送受信を正常に行うことができる半導体集積回路を提供することを課題とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するため本開示によって次のような解決手段を講じた。すなわち、第１の電源ＩＣから供給される電圧で動作し、外部メモリとデータの送受信を行う半導体集積回路は、前記第１の電源ＩＣとは別の第２の電源ＩＣから供給される電圧を受けて動作し、前記外部メモリにアクセスして、前記外部メモリとデータの送受信を行うインタフェース回路と、前記インタフェース回路のアクセス結果に基づいて、前記外部メモリと前記インタフェース回路とのＡＣタイミングを判定し、当該ＡＣタイミングに基づいて前記第２の電源ＩＣの出力電圧を制御する制御情報を生成する判定回路と、前記制御情報に従って、前記第２の電源ＩＣの出力電圧を制御する電圧制御回路とを備えている。【００１１】
これによると、例えば、半導体集積回路の起動時や通常動作時において、外部メモリとインタフェース回路とのＡＣタイミングに基づいて、第２の電源ＩＣからインタフェース回路に供給される電圧を制御することができる。したがって、外部メモリとインタフェース回路とのデータの送受信において、データのラッチタイミングがＡＣタイミングの範囲内となるように、第２の電源ＩＣの出力電圧を動的に制御することができる。すなわち、半導体集積回路において、電源電圧を動的に制御しつつ、正常にデータの送受信が可能となる。【００１２】
また、データインタフェースシステムは、上記半導体集積回路と、前記第１の電源ＩＣと、前記第２の電源ＩＣと、前記第２の電源ＩＣから電圧が供給される前記外部メモリとを備えている。【００１３】
これによると、低消費電力化および安定したデータの送受信が可能なデータインタフェースシステムを提供することができる。
【発明の効果】
【００１４】
本開示によると、電源電圧を動的に制御しながらも、データの送受信を正常に行うことができる半導体集積回路を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】図１は、第１の実施形態に係る半導体集積回路を備えたデータインタフェースシステムの構成図である。
【図２】図２は、図１の半導体集積回路の電圧制御に係るフローチャートである。
【図３】図３は、図１の判定回路における、基準時間からの遅延値と電源電圧とウィンドウとの関係を示す図である。
【図４】図４は、第２の実施形態に係る半導体集積回路を備えたデータインタフェースシステムの構成図である。
【図５】図５は、第３の実施形態に係る半導体集積回路を備えたデータインタフェースシステムの構成図である。
【図６】図６は、第４の実施形態に係る半導体集積回路を備えたデータインタフェースシステムの構成図である。
【発明を実施するための形態】
【００１６】
＜第１の実施形態＞
図１は、第１の実施形態に係る半導体集積回路を備えたデータインタフェースシステムの構成図である。
【００１７】
データインタフェースシステム１００は、半導体集積回路１０１と、外部メモリ１０２と、第１の電源ＩＣ１０３と、第２の電源ＩＣ１１２とを有する。データインタフェースシステム１００において、第１の電源ＩＣ１０３から電圧が供給される半導体集積回路１０１と、第２の電源ＩＣ１１２から電圧が供給される外部メモリ１０２との間でデータの送受信が行われる。
【００１８】
半導体集積回路１０１は、ＩＦ回路１０５と、判定回路１０６と、電圧制御回路１０８と、テスト回路１１０と、ノーマル回路１０９と、調停回路１０４と、テーブル回路としての内蔵メモリ１０７とを有する。
【００１９】
ＩＦ回路１０５は、第２の電源ＩＣ１１２から供給される電圧を受けて動作する。具体的に、ＩＦ回路１０５は、外部メモリ１０２にアクセスし、データの読み出しや書き込みを行う。
【００２０】
テスト回路１１０は、電圧制御回路１０８からの出力タイミングに従って、ＩＦ回路１０５に対して外部メモリ１０２へのアクセステストを実行するように指示する。これにより、ＩＦ回路１０５は、外部メモリ１０２に対してアクセステストを実行する。
【００２１】
ノーマル回路１０９は、データインタフェースシステム１００の実動作中に、ＩＦ回路１０５に対して外部メモリ１０２への通常アクセスを実行するように指示する。
【００２２】
調停回路１０４は、テスト回路１１０によるアクセステストの指示とノーマル回路１０９による通常アクセスの指示とを調停する。例えば、データインタフェースシステム１００の実動作中において、電圧制御回路１０８からテスト回路１１０にアクセステストの開始の指示があった場合、調停回路１０４は、テスト回路１１０からの指示をＩＦ回路１０５に中継する。
【００２３】
判定回路１０６は、外部メモリ１０２とＩＦ回路１０５とのＡＣタイミングを評価するものである。具体的に、判定回路１０６は、ＩＦ回路１０５のアクセス結果、すなわち、アクセステストの結果に基づいて、外部メモリ１０２とＩＦ回路１０５とのＡＣタイミングを判定する。そして、判定回路１０６は、ＡＣタイミングに基づいて第２の電源ＩＣ１１２の出力電圧を制御するための制御情報を生成する。例えば、判定回路１０６は、ＡＣタイミングと、内蔵メモリ１０７に格納されている所定値とを比較し、ＡＣタイミングが所定値よりも大きい場合には、第２の電源ＩＣ１１２の出力電圧を下げることを示す制御情報を生成する。一方、ＡＣタイミングが所定値よりも小さい場合には、第２の電源ＩＣ１１２の出力電圧を上げることを示す制御情報を生成する。
【００２４】
判定回路１０６は、例えば可変遅延素子で構成することができる。そして、外部メモリ１０２に対する、ライトタイミングおよびリードタイミングをサーチすることで、外部メモリ１０２からのデータが期待値と一致する範囲（ウィンドウ）を判定するようにすればよい。なお、判定回路１０６の構成は任意である。
【００２５】
内蔵メモリ１０７には、所定値として、例えば、半導体集積回路１０１の設計情報に基づいたＡＣタイミングと、第２の電源ＩＣ１１２が出力すべき電圧の値を示す制御情報とが対応づけられて格納されている。なお、内蔵メモリ１０７の詳細については後述するが、内蔵メモリ１０７には、ＡＣタイミングを評価するために必要な情報が格納されていればよい。
【００２６】
電圧制御回路１０８は、判定回路１０６で生成された制御情報に従って、第２の電源ＩＣ１１２の出力電圧を制御する。また、電圧制御回路１０８は、テスト回路１１０に対して、アクセステストの開始を指示する。つまり、電圧制御回路１０８からの出力が、判定回路１０６によってＡＣタイミングが評価されるためのトリガとなる。
【００２７】
以上のように構成された半導体集積回路１０１において、ＩＦ回路１０５以外の回路は、第１の電源ＩＣ１０３から供給される電圧で動作する。
【００２８】
次に、本実施形態に係るデータインタフェースシステム１００の動作および電圧制御について、図２を参照しながら説明する。
【００２９】
まず、第１の電源ＩＣ１０３から半導体集積回路１０１に電圧が供給されて半導体集積回路１０１内の各回路が動作し、電圧制御回路１０８から第２の電源ＩＣ１１２に対して、半導体集積回路１０１の設計情報に基づく電源電圧情報が入力される。これにより、第２の電源ＩＣ１１２から外部メモリ１０２およびＩＦ回路１０５に電圧が供給されて、システムが起動される（Ｓ１０１）。
【００３０】
システムの起動後、電圧制御回路１０８からテスト回路１１０に対して、ＡＣタイミングの評価を開始するためのトリガが発行される。これにより、判定回路１０６によって、ＡＣタイミングが検出され、ライトタイミングあるいはリードタイミングが確定される。
【００３１】
具体的に、判定回路１０６によって、ＡＣタイミングについて、そのウィンドウの上限値や下限値、センター値、及び基準時間からの遅延値などの情報が得られる。ここで、基準時間からの遅延値とは、例えば、ＡＣタイミングのサーチ開始時間を基準とした遅延時間などで規定される時間である。
【００３２】
そして、上記により得られたＡＣタイミングから、外部メモリ１０２に対するデータの送受信タイミングが、ウィンドウのセンター値となるように設定される。さらに、ウィンドウの上限値および下限値からウィンドウ幅が算出される(Ｓ１０３)。
【００３３】
そして、安定したデータの送受信を行うために最低限必要なウィンドウ幅と、Ｓ１０３で得られたウィンドウ幅とが比較されて、ウィンドウ幅の過不足があるか否かが判定される（Ｓ１０４）。外部メモリ１０２とＩＦ回路１０５との間で安定したデータの送受信を行うためには、一定のＡＣタイミングが必要である。そのため、データの送受信に最低限必要なウィンドウ幅を予め内蔵メモリ１０７に格納しておき、その情報と判定回路１０６にて得られたＡＣタイミングとが比較される。
【００３４】
ウィンドウ幅に過不足がある場合（Ｓ１０４の有り肢）、ウィンドウ幅が不足しているのか過剰であるかが判定される（Ｓ１０５）。
【００３５】
ウィンドウ幅が過剰である場合（Ｓ１０５の過剰肢）、判定回路１０６から電圧制御回路１０８に対して、第２の電源ＩＣ１１２の電圧を下げることを示す制御情報が出力され、これに従って、電圧制御回路１０８は、第２の電源ＩＣ１１２の電圧を下げる（Ｓ１０６）。判定回路１０６にて得られたＡＣタイミングが最低限必要なウィンドウ幅よりも大きい場合、安定したデータの送受信は可能であるが、最低限必要なウィンドウ幅とするために、外部メモリ１０２およびＩＦ回路１０５への電源電圧を下げる。
【００３６】
一方、ウィンドウ幅が不足している場合（Ｓ１０５の不足肢）、判定回路１０６から電圧制御回路１０８に対して、第２の電源ＩＣ１１２の電圧を上げることを示す制御情報が出力され、これに従って、電圧制御回路１０８は、第２の電源ＩＣ１１２の電圧を上げる（Ｓ１０７）。判定回路１０６にて得られたＡＣタイミングが最低限必要なウィンドウ幅よりも小さい場合、外部メモリ１０２との安定したデータの送受信が出来ないため、電圧制御回路１０８により、外部メモリ１０２およびＩＦ回路１０５への電源電圧を上げることでウィンドウ幅を増加させることができ、安定したデータの送受信に必要なウィンドウ幅を確保することができる。
【００３７】
Ｓ１０６あるいはＳ１０７の後、Ｓ１０２に戻り、ＡＣタイミングの再評価が実施される。つまり、一定の電源電圧を変更した後、電圧制御回路１０８からテスト回路１１０に対してトリガが発行される。
【００３８】
ウィンドウ幅が最低限必要なサイズとなるまで、以上の処理が繰り返されるため、ウィンドウ幅の過不足が解消されるとともに、第２の電源ＩＣ１１２から出力される電圧の最適化がなされ、消費電力を低減することができる。
【００３９】
ウィンドウ幅に過不足がない場合（Ｓ１０４の無し肢）、データインタフェースシステム１００が実動作状態に遷移する（Ｓ１０８）。つまり、ノーマル回路１０９からの指示により、ＩＦ回路１０５による通常アクセスが行われる。
【００４０】
データインタフェースシステム１００の実動作中において、半導体集積回路１０１の、例えば負荷や温度が変動する（Ｓ１０９）。この変動により、ＡＣタイミングのウィンドウ幅が基準値からずれるおそれがある。そのため、電圧制御回路１０８からテスト回路１１０にトリガが再度発行され、ＡＣタイミングの再評価が実施される（Ｓ１１０）。
【００４１】
判定回路１０６によるＡＣタイミングの再評価により、データインタフェースシステム１００の実動作中におけるＡＣタイミングから、センター値およびウィンドウ幅が算出される(Ｓ１１１)。また、判定回路１０６によって、ウィンドウ幅の過不足があるかどうかが判定される（Ｓ１１２）。
【００４２】
ウィンドウ幅に過不足がある場合（Ｓ１１２の有り肢）、ウィンドウ幅が不足しているのか過剰であるかが判定される（Ｓ１１３）。
【００４３】
ウィンドウ幅が過剰である場合（Ｓ１１３の過剰肢）、判定回路１０６から電圧制御回路１０８に対して、第２の電源ＩＣ１１２の電圧を下げることを示す制御情報が出力され、これに従って、電圧制御回路１０８は、第２の電源ＩＣ１１２の電圧を下げる（Ｓ１１４）。
【００４４】
一方、ウィンドウ幅が不足している場合（Ｓ１１３の不足肢）、判定回路１０６から電圧制御回路１０８に対して、第２の電源ＩＣ１１２の電圧を上げることを示す制御情報が出力され、これに従って、電圧制御回路１０８は、第２の電源ＩＣ１１２の電圧を上げる（Ｓ１１５）。
【００４５】
ここで、Ｓ１１４およびＳ１１５においては、データインタフェースシステム１００が実動作中であるため、ＩＦ回路１０５は、ノーマル回路１０９からの指示によって、通常アクセスを行っている。そのため、Ｓ１１４およびＳ１１５では、この通常アクセスを正常に行いつつ、第２の電源ＩＣ１１２の出力電圧を制御する必要がある。したがって、実動作中における第２の電源ＩＣ１１２の出力電圧の制御は、システムの起動時における第２の電源ＩＣ１１２の出力電圧の制御とは異なる方法となる。
【００４６】
具体的に、ＡＣタイミングの評価を１回実施することによる、第２の電源ＩＣ１１２の出力電圧の変更量に制限が設けられる。例えば、第２の電源ＩＣ１１２の出力電圧の変更量は、電圧変更前におけるウィンドウのセンター値、即ちデータの送受信タイミングが、電圧変更後のウィンドウ幅の範囲内となるように制限される。
【００４７】
したがって、ウィンドウ幅が過剰である場合（Ｓ１１３の過剰肢）、電圧変更前のセンター値が、電圧変更後のウィンドウ幅の範囲内となるように第２の電源ＩＣ１１２の出力電圧が減少される(Ｓ１１４)。
【００４８】
一方、ウィンドウ幅が不足である場合（Ｓ１１３の不足肢）、電圧変更前のセンター値が、電圧変更後のウィンドウ幅の範囲内となるように第２の電源ＩＣ１１２の出力電圧が増加される（Ｓ１１５）。
【００４９】
このように、システム起動時と実動作時とにおける、第２の電源ＩＣ１１２の電圧変更量は異なるように設定される。
【００５０】
Ｓ１１４あるいはＳ１１５の後、Ｓ１１０に戻り、ＡＣタイミングのウィンドウ幅の過不足が解消されるまで、上記の処理が繰り返される。これにより、第２の電源ＩＣ１１２の出力電圧を動的に最適化することができるため、半導体集積回路１０１の低消費電力化が可能となる。また、第２の電源ＩＣ１１２の動的な制御を行っても、データインタフェースシステム１００において、データを正常に送受信することができる。
【００５１】
ウィンドウ幅の過不足が解消されると、データインタフェースシステム１００は定常動作状態となる（Ｓ１１６）。
【００５２】
以下、定常動作状態において、例えば、データ送受信負荷や、半導体集積回路１０１の温度（ＩＦ回路１０５の温度）などの変動が発生する場合（Ｓ１１７）について説明する。
【００５３】
外部メモリ１０２とＩＦ回路１０５との間でデータ送受信負荷や、半導体集積回路１０１の温度などの変動は、ＡＣタイミングのウィンドウ幅に影響を及ぼすおそれがある。
【００５４】
具体的に、外部メモリ１０２とのデータ送受信頻度が増加すると、パワーインティグリティーや、シグナルインティグリティーにより、ＡＣタイミングのウィンドウ幅は減少するため、外部メモリ１０２との安定したデータ送受信が難しくなる。また、半導体集積回路１０１の温度が上昇すると、ＩＦ回路１０５のドライブ能力が減少するため、ＡＣタイミングのウィンドウ幅は減少傾向になる。
【００５５】
このように、外部メモリ１０２とのデータ送受信頻度の変化や、半導体集積回路１０１の温度の変化があり、例えば、その変化が閾値を超えた場合には、電圧制御回路１０８からテスト回路１１０に対しＡＣタイミングの再評価を行うためにトリガが発行されるようにする。
【００５６】
これにより、ノーマル回路１０９の通常アクセスによるデータ送受信中に、調停回路１０４が、テスト回路１１０によるアクセステストを優先して実行させることで、判定回路１０６によるＡＣタイミングの再評価が実施される（Ｓ１１０）。
【００５７】
そして、上述したＳ１１１以降の処理が、ＡＣタイミングのウィンドウ幅が最適となるまで繰り返される。したがって、ウィンドウ幅はデータ送受信に必要なサイズに維持されるとともに、第２の電源ＩＣ１１２の出力電圧は定常動作状態においても、必要最低限に保たれるため、データ送受信の安定化、および低消費電力化が可能となる。
【００５８】
ここで、従来では、半導体集積回路１０１の内部の負荷状態に応じて、１つの電源（第１の電源ＩＣ１０３に相当する電源）の出力電圧を制御するようにしている。
【００５９】
これに対して、本実施形態では、上述したように、第１および第２の電源ＩＣ１０３，１１２を用いて、ＩＦ回路１０５および半導体集積回路１０１への電源電圧を動的に制御している。半導体集積回路１０１の内部の負荷レベルと、外部メモリ１０２およびＩＦ回路１０５のデータ送受信の負荷レベルとは一致しないことが多いため、本実施形態では、これらの回路に対して、独立した電源ＩＣから最適な電圧を供給することができる。
【００６０】
次に、定常動作中における、第２の電源ＩＣ１１２の出力電圧制御について、より詳細に説明する。
【００６１】
ウィンドウ幅の過不足を解消するために第２の電源ＩＣ１１２の出力電圧を変更する場合、外部メモリ１０２とＩＦ回路１０５とのデータ送受信が正常に行われるようにＡＣタイミングを維持する必要がある。そのため、第２の電源ＩＣ１１２の出力電圧を変更する前おけるセンター値が、電圧変更後のウィンドウ幅の範囲内となるようにしなければならない。
【００６２】
図３は、図１の判定回路１０６における、基準時間からの遅延値、ウィンドウの上限値、下限値、センター値、およびウィンドウ幅と第２の電源ＩＣ１１２の出力電圧との関係を示す図である。
【００６３】
図３に示すように、半導体集積回路１０１と外部メモリ１０２とのデータ送受信負荷や、半導体集積回路１０１の温度の変動によるＡＣタイミングのウィンドウ幅の過不足が解消されて、第２の電源ＩＣ１１２の出力電圧が収束した後、ＡＣタイミングのウィンドウ幅は、出力電圧に依存せずに一定となる関係が得られる。
【００６４】
また、出力電圧が高い状態で収束した場合には、半導体集積回路１０１と外部メモリ１０２とのデータ送受信負荷が高く、半導体集積回路１０１の温度も高い状態といえる。一方、出力電圧が低い状態で収束した場合には、半導体集積回路１０１と外部メモリ１０２とのデータ送受信負荷は低く、半導体集積回路１０１の温度も低い状態といえる。
【００６５】
図３に示すように、定常動作中において、第２の電源ＩＣ１１２の出力電圧が動作下限電圧値に近いほど、出力電圧の変化量に対する、基準時間からの遅延値の変動は大きい。したがって、第２の電源ＩＣ１１２の出力電圧が動作下限電圧値に近い場合には、ＡＣタイミングの評価が１回実施されることによる電圧変更量を小さく設定する必要がある。
【００６６】
一方、第２の電源ＩＣ１１２の出力電圧が動作上限電圧値に近いほど、出力電圧の変化量に対する、基準時間からの遅延値の変動は小さい。したがって、第２の電源ＩＣ１１２の出力電圧が動作上限電圧値に近い場合には、ＡＣタイミングの評価が１回実施されることによる電圧変更量を大きく設定してもよい。
【００６７】
このように、出力電圧を動作上限電圧値と動作下限電圧値との間で可変とすることで、出力電圧を適切な電圧にするために必要な制御回数を削減しつつ、出力電圧の適切な電圧への追従性を高めることができる。これにより、ＩＦ回路１０５と外部メモリ１０２との安定したデータ送受信を維持しながら、半導体集積回路１０１が動作可能な電圧レンジにおいて、適切な電圧制御が可能となる。
【００６８】
なお、出力電圧の変更量を可変とするのではなく、一定にしてもよい。
【００６９】
次に、内蔵メモリ１０７に予め格納されるデータとそのデータの参照方法ついて説明する。
【００７０】
内蔵メモリ１０７には、半導体集積回路１０１と外部メモリ１０２との間において安定したデータ送受信を維持するために必要なウィンドウ幅の値が格納される。このウィンドウ幅の値は、ＡＣタイミングの評価が実施されるたびに判定回路１０６によって呼び出され、比較の基準となる。
【００７１】
システム起動時においては、外部メモリ１０２とノーマル回路１０９との通常アクセスによるデータ送受信ではなく、外部メモリ１０２とテスト回路１１０とのアクセステストによるデータ送受信が発生する。そのため、テスト回路１１０からの一定のデータ送受信に係る負荷を条件とした、第２の電源ＩＣ１１２の出力電圧とウィンドウ幅との関係が、必要なデータとして、予め内蔵メモリ１０７に格納される。
【００７２】
判定回路１０６は、システム起動時におけるＡＣタイミングの評価で得られたウィンドウ幅に対応する、ウィンドウ幅が格納されている内蔵メモリ１０７内のアドレスを特定し、そのアドレスに対応する出力電圧値を取得する。
【００７３】
そして、判定回路１０６は、必要なウィンドウ幅に対応する出力電圧値と、現在の出力電圧値との差を算出し、この差分値を電圧制御回路１０８に制御情報として出力する。
【００７４】
電圧制御回路１０８は、制御情報に従って、第２の電源ＩＣ１１２の出力電圧を変更する。
【００７５】
一方、半導体集積回路１０１の実動作中では、外部メモリ１０２とＩＦ回路１０５との通常アクセスにおけるデータ送受信を正常に維持するために、第２の電源ＩＣ１１２の出力電圧を変更する前のウィンドウのセンター値を、出力電圧を変更した後のウィンドウ内に保持しなければならいという制約がある。そのため、内蔵メモリ１０７には、例えば図３に示すような、第２の電源ＩＣ１１２の出力電圧、及び基準時間からの遅延値を基準とした出力電圧の変更量の関係が予め格納される。ここで、格納される出力電圧の変更量は、出力電圧を変更する前におけるデータ送受信タイミングのセンター値が、出力電圧を変更した後におけるＡＣタイミングのウィンドウの範囲内に収まるように設定される。
【００７６】
判定回路１０６は、ＡＣタイミングの評価で得られた基準時間からの遅延値を基に、内蔵メモリ１０７内の対応する基準時間からの遅延値が格納されているアドレスを特定し、その遅延値に対応する出力電圧の変更量を取得する。
【００７７】
そして、判定回路１０６は、取得した変更量を電圧制御回路１０８に制御情報として出力する。
【００７８】
電圧制御回路１０８は、判定回路１０６からの制御情報に従って、第２の電源ＩＣ１１２の出力電圧を変更する。
【００７９】
なお、内蔵メモリ１０７に予め格納されるデータは、半導体集積回路１０１の設計情報に基づいて、半導体集積回路１０１の製造過程で準備されるデータに限定されるものではない。
【００８０】
例えば、半導体集積回路１０１を製造した後の出荷前検査において、システム起動、あるいは実動作の試験を行い、個々の半導体集積回路１０１に応じた実測値をデータとして内蔵メモリ１０７に格納してもよい。つまり、内蔵メモリ１０７内のデータは、半導体集積回路１０１の出荷前検査のトリミング、もしくはシステム起動時のキャリブレーションによって設定されるようにしてもよい。
【００８１】
判定回路１０６が、内蔵メモリ１０７に格納された実測データを読み出す際には、システム起動時においてはウィンドウ幅の情報が格納されているアドレスを特定し、対応する出力電圧値を取得する。また、実動作時においては基準時間が格納されているアドレスを特定し、対応する出力電圧値を取得すればよい。
【００８２】
さらに、半導体集積回路１０１を出荷した後のシステム起動時において、第２の電源ＩＣ１１２の出力電圧を変化させながら、各々の電圧値でのＡＣタイミングの評価を実施し、基準時間からの遅延値、ウィンドウの上限値、下限値、およびセンター値、ならびにウィンドウ幅に関するデータを取得し、これらのデータを、内蔵メモリ１０７にテーブルとして格納してもよい。
【００８３】
以上、本実施形態に係るデータインタフェースシステム１００によると、外部メモリ１０２とＩＦ回路１０５とのＡＣタイミングに基づいて、ＩＦ回路１０５および外部メモリ１０２に供給される電圧を動的に制御することができるため、外部メモリ１０２とＩＦ回路１０５との安定したデータ送受信を維持しながら、半導体集積回路１０１の低消費電力化を図ることができる。
【００８４】
また、ＡＣタイミングに基づいて動的に電圧を制御するため、クロック単位以下でのデータ送受信のタイミング調整が可能である。
【００８５】
また、図２のＳ１０９およびＳ１１７において、負荷あるいは温度の変動があった場合に、ＡＣタイミングを評価するようにしているが、例えば、タイマ等を設け、一定時間が経過するごとにＡＣタイミングを評価するようにしてもよい。
【００８６】
＜第２の実施形態＞
図４は、第２の実施形態に係る半導体集積回路を備えたデータインタフェースシステムの構成図である。本実施形態では、主に、第１の実施形態との相違点について説明する。
【００８７】
図４の半導体集積回路１０１は、図１の半導体集積回路１０１の構成に加えて、温度検知部１１１を有する。
【００８８】
温度検知部１１１は、ＩＦ回路１０５の温度をモニタする温度モニタ回路１１３と、温度モニタ回路１１３のモニタ結果に基づいて、ＩＦ回路１０５の温度が所定値以上変化したことを電圧制御回路１０８に出力する温度判定回路１１４とを含んでいる。
【００８９】
本実施形態に係る半導体集積回路１０１の具体的な動作について説明する。なお、システム起動時のフローについては、第１の実施形態と同様である（図３参照）。
【００９０】
データインタフェースシステム１００の実動作時において、温度モニタ回路１１３は、ＩＦ回路１０５の温度をモニタし、その温度を温度判定回路１１４に出力する。温度判定回路１１４は、温度モニタ回路１１３の出力を記憶しておく。例えば、実動作直後は、システム起動後のＩＦ回路１０５の温度が記憶される。
【００９１】
その後、実動作中において、温度モニタ回路１１３から温度判定回路１１４に、ＩＦ回路１０５の温度が出力される。温度判定回路１１４は、ＩＦ回路１０５の温度が、記憶していた温度から一定以上変化した場合、そのことを電圧制御回路１０８に通知する。なお、温度判定回路１１４は、ＩＦ回路１０５の温度が所定値である場合に通知してもよい。
【００９２】
電圧制御回路１０８は、温度判定回路１１４からの出力タイミングに基づいて、テスト回路１１０にトリガを発行する。つまり、電圧制御回路１０８は、テスト回路１１０によるアクセステストの開始を指示する。
【００９３】
これにより、判定回路１０６によるＡＣタイミングの評価が実施され、第２の電源ＩＣ１１２の出力電圧が動的に制御される。したがって、半導体集積回路１０１の温度変化が生じても、ウィンドウ幅が一定に保たれるため、安定したデータ送受信を維持することができる。
【００９４】
なお、電圧制御回路１０８が第２の電源ＩＣ１１２の出力電圧を調整した後、温度モニタ回路１１３は定期的あるいは常時、温度をモニタし、温度判定回路１１４は、その温度が所定値以上変化した場合、あるいはその温度が所定値である場合に、電圧制御回路１０８に通知する。つまり、温度検知部１１１は、図３に示す、Ｓ１０９やＳ１１７に関する処理を実行するものである。
【００９５】
以上、本実施形態によると、外部メモリ１０２とＩＦ回路１０５とのデータ送受信負荷が一定であっても、半導体集積回路１０１の温度変化が生じた場合に、ＡＣタイミングを評価し直し、第２の電源ＩＣ１１２の出力電圧の再調整を行うことができる。したがって、温度変化が生じても、ウィンドウ幅を一定に保つことができ、外部メモリ１０２とＩＦ回路１０５との安定したデータ送受信を確保することが可能である。
【００９６】
＜第３の実施形態＞
図５は、第３の実施形態に係る半導体集積回路を備えたデータインタフェースシステムの構成図である。本実施形態では、主に、第１の実施形態との相違点について説明する。
【００９７】
図５の半導体集積回路１０１は、図１の半導体集積回路１０１の構成に加えて、プロセス検知部１１５を有する。
【００９８】
プロセス検知部１１５は、半導体集積回路１０１に搭載されるＩＦ回路１０５の個々の製造ばらつきをモニタするプロセスモニタ回路１１６と、プロセスモニタ回路１１６のモニタ結果に基づいて第２の電源ＩＣ１１２が出力すべき電圧のデータを出力するプロセス判定回路１１７とを含んでいる。
【００９９】
例えば、プロセスモニタ回路１１６は、ＩＦ回路１０５内のトランジスタの電流能力等を示す物理量をモニタする。また、プロセス判定回路１１７は、その物理量に基づいて、ＩＦ回路１０５の製造ばらつきが所定の規格の範囲内に位置するかどうかを判定する。
【０１００】
具体的に、プロセス判定回路１１７は、プロセスモニタ回路１１６のモニタ結果と、半導体集積回路１０１の出荷前の検査において、トリミングした基準となる物理量とを比較することで、ＩＦ回路１０５の個体における物理量について、規格の範囲の中心値からのずれを判定することができる。
【０１０１】
本実施形態に係る半導体集積回路１０１の具体的な動作について説明する。システム起動時において、プロセスモニタ回路１１６はＩＦ回路１０５の製造ばらつきをモニタし、そのモニタ結果をプロセス判定回路１１７に出力する。プロセス判定回路１１７は、プロセスモニタ回路１１６の出力を受けて、上述した物理量についての、所定の規格の範囲における中心値からのずれを判定する。そして、プロセス判定回路１１７は、そのずれ量を電圧値に変換し、変換後の電圧値を電圧制御回路１０８に出力する。
【０１０２】
電圧制御回路１０８は、プロセス判定回路１１７からの電圧値を、第２の電源ＩＣ１１２の出力電圧に反映させる。
【０１０３】
システム起動時における電源電圧値は、個々の半導体集積回路１０１の製造ばらつきに応じた異なる値となるため、プロセス検知部１１５の出力を加味することで、半導体集積回路１０１を適切な電圧で起動することができる。その後、図３に示すＳ１０２以降のフローが行われる。
【０１０４】
ＡＣタイミングの評価で得られた結果には、上述した製造ばらつきの変動が加味されている。したがって、製造ばらつきの変動が反映されたＡＣタイミングと、内蔵メモリ１０７のデータとが比較され、ウィンドウ幅の過不足量から電圧の変更量が算出され、電圧制御回路１０８にその情報が伝えられる。
【０１０５】
電圧制御回路１０８は、ＡＣタイミングの評価による電圧の変更量と、プロセス検知部１１５からのずれ量を電圧に変換した情報とに基づいて、第２の電源ＩＣ１１２の出力電圧を制御する。これにより、ウィンドウ幅の過不足が解消されるようになる。なお、実動作状態に移行した後においても同様である。
【０１０６】
以上のように、本実施形態では、半導体集積回路１０１の製造ばらつきごとの電源電圧、ウィンドウ幅に関するデータ、及び、基準時間からの遅延値などを内蔵メモリ１０７に格納しておく必要がないため、内蔵メモリ１０７の容量が少なくて済む。さらに、内蔵メモリ１０７のデータを用いて、製造ばらつきがある個体毎に、好適な電圧変更量を算出することができる。
【０１０７】
次に、プロセス判定回路１１７における具体的な処理について説明する。例えば、プロセスモニタ回路１１６のモニタ結果と、所定の規格の範囲における中心値とを比較し、ＩＦ回路１０５内のトランジスタの電流の能力が高い場合は、出荷前検査でのトリミングにて決定される一定量の電圧を下げる情報が電圧制御回路１０８に出力される。
【０１０８】
システム起動時の電圧に対して、プロセス判定回路１１７からの一定量の電圧を下げる情報が加算され、第２の電源ＩＣ１１２の出力電圧が制御される。そして、ＩＦ回路１０５、及び外部メモリ１０２に対して電圧が供給される。
【０１０９】
一方、トランジスタの電流の能力が低い場合は、上述した情報として、一定量の電圧を上げる情報が出力されるようにすればよい。
【０１１０】
以上、本実施形態によると、半導体集積回路１０１の個々の製造ばらつきを考慮した電圧制御が可能となる。
【０１１１】
＜第４の実施形態＞
図６は、第４の実施形態に係る半導体集積回路を備えたデータインタフェースシステムの構成図である。本実施形態では、主に、第１の実施形態との相違点について説明する。
【０１１２】
図６の半導体集積回路１０１は、図１の半導体集積回路１０１の構成に加えて、電圧モニタ回路１１８を有する。
【０１１３】
電圧モニタ回路１１８は、第２の電源ＩＣ１１２からＩＦ回路１０５に供給される電圧をモニタし、この電圧が所定値以上変化したこと、あるいはこの電圧が所定値であることを、電圧制御回路１０８に出力する。
【０１１４】
本実施形態に係る半導体集積回路１０１の具体的な動作について説明する。システムが起動してから実動作するまでのフローは第１の実施形態と同様である（図３のＳ１０１〜Ｓ１０８参照）。
【０１１５】
実動作への移行後において、電圧モニタ回路１１８は、ＩＦ回路１０５に供給される電圧をモニタし、その電圧の値を記憶する。ＩＦ回路１０５と外部メモリ１０２とのデータの送受信負荷が変動すると、ＩＦ回路１０５に供給される電圧が変動するため、この電圧が所定値以上変化した場合、あるいはこの電圧が所定値である場合、電圧モニタ回路１１８は、電圧制御回路１０８に対して、ＡＣタイミングを評価するための通知を行う。
【０１１６】
電圧制御回路１０８は、電圧モニタ回路１１８の出力タイミングに従って、テスト回路１１０にトリガを出力する。これにより、ＡＣタイミングの評価が実施される。
【０１１７】
本実施形態において、第２の電源ＩＣ１１２の出力電圧の変動は、図２のＳ１０９およびＳ１１７に示す負荷の変動としてみることができる。
【０１１８】
以上、本実施形態によると、ＩＦ回路１０５に供給される電圧をモニタすることで、外部メモリ１０２とＩＦ回路１０５とのデータ送受信負荷の変動を検出することができ、ＡＣタイミングの再評価、および第２の電源ＩＣ１１２の出力電圧の再調整が可能である。したがって、ＡＣタイミングのウィンドウ幅を一定に維持しながら、外部メモリ１０２とＩＦ回路１０５とのデータ送受信の安定性を確保することができる。
【０１１９】
なお、本実施形態において、外部メモリ１０２とＩＦ回路１０５とのデータ送受信負荷を、ＡＣタイミングの再評価を実施するためのトリガの要件としたが、調停回路１０４への命令発行待ち（キュー）や、ＩＦ回路１０５のデータトグル率、およびデータ同時変化率などのデータパターンをモニタすることでＩＦ回路１０５の負荷を判断して、その結果をトリガの要件としてもよい。また、半導体集積回路１０１のユーザプログラムによってＩＦ回路１０５の負荷をモニタし、その結果をトリガの要件としてもよい。
【０１２０】
また、上記各実施形態において、判定回路１０６内にメモリを設けるなどして、ＡＣタイミングに基づく制御情報を生成できるようにしてもよく、この場合、内蔵メモリ１０７を省略してもよい。
【産業上の利用可能性】
【０１２１】
本開示に係る半導体集積回路は、動的に電圧制御をしつつ、安定したデータ送受信が可能であるため、データ通信を行う各種システムの低消費電力化に有用である。
【符号の説明】
【０１２２】
１００          データインタフェースシステム
１０１          半導体集積回路
１０２          外部メモリ
１０３          第１の電源ＩＣ
１０４          調停回路
１０５          ＩＦ回路（インタフェース回路）
１０６          判定回路
１０７          内蔵メモリ（テーブル回路）
１０８          電圧制御回路
１０９          ノーマル回路
１１０          テスト回路
１１１          温度検知部
１１２          第２の電源ＩＣ
１１５          プロセス検知部
１１８          電圧モニタ回路
【図１】
2014199545.tif 000003
【図２】
2014199545.tif 000004
【図３】
2014199545.tif 000005
【図４】
2014199545.tif 000006
【図５】
2014199545.tif 000007
【図６】
2014199545.tif 000008
【手続補正書】
【提出日】平成27年11月17日(2015.11.17)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、半導体集積回路に関し、特に外部メモリとデータの送受信を行う半導体集積回路に関する。
【背景技術】
【０００２】
近年、半導体集積回路の高性能化や高速化に伴い、半導体集積回路の消費電力が増大する傾向にある一方、低消費電力化の要求が高まっている。
【０００３】
半導体集積回路の消費電力を低減する手法として、一般に、半導体集積回路の内部回路に供給される電圧を動的に制御することが挙げられる。
【０００４】
ところが、内部回路であり、外部メモリとのデータの送受信を行うＩＦ（Interface）回路に供給される電源電圧が動的に変更されると、外部メモリとＩＦ回路とのＡＣ（Alternate Current）タイミングが崩れてしまい、メモリアクセスができなくなるおそれがある。
【０００５】
特許文献１には、メモリ制御装置において、メモリの構成や動作周波数が変更された場合、システム起動時に、ウェイトゼロで、且つ最低電圧の状態でメモリアクセステストを開始する構成が開示されている。
【０００６】
この構成では、メモリアクセステストによってメモリアクセスが不可であれば電源電圧を上げて、再度メモリアクセステストが実施される。そして、メモリアクセスが可能となれば、そのときの電圧を動作可能な最低電圧として電源電圧を決定する。また、電源電圧が最大値となってもメモリアクセスが困難な場合には、クロック単位でウェイトを挿入し、再度メモリアクセステストを実施する。このようにメモリアクセステストを繰り返し実施することで、メモリアクセスにおいて挿入されるウェイトが必要最小限となる。また、メモリアクセスの実動作時に使用される電源電圧が最小限に決定されるため、メモリアクセスの高速化と低消費電力化とが図られている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第４４６５５３９号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００８】
通常のデータ送受信が行われている状態では、ＩＦ回路に供給される電源電圧が動的に制御されると、電源電圧の変更に伴ってＩＦ回路のウェイトが変化するため、外部メモリに対するデータのライト及びリード時のＡＣタイミングが時間方向にシフトしたり伸縮したりする。これにより、従来の構成では、ＩＦ回路内において、データのラッチタイミングがＡＣタイミングから外れてしまい、外部メモリとのインタフェースを確立できなくなるため、データ送受信が正常にできなくなってしまうおそれがある。
【０００９】
かかる点に鑑みて、本開示は、電源電圧を動的に制御しながらも、データの送受信を正常に行うことができる半導体集積回路を提供することを課題とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するため本開示によって次のような解決手段を講じた。すなわち、第１の電源ＩＣから供給される電圧で動作し、外部メモリとデータの送受信を行う半導体集積回路は、前記第１の電源ＩＣとは別の第２の電源ＩＣから供給される電圧を受けて動作し、前記外部メモリにアクセスして、前記外部メモリとデータの送受信を行うインタフェース回路と、前記インタフェース回路のアクセス結果に基づいて、前記外部メモリと前記インタフェース回路とのＡＣタイミングを判定し、当該ＡＣタイミングに基づいて前記第２の電源ＩＣの出力電圧を制御する制御情報を生成する判定回路と、前記制御情報に従って、前記第２の電源ＩＣの出力電圧を制御する電圧制御回路とを備えている。
【００１１】
これによると、例えば、半導体集積回路の起動時や通常動作時において、外部メモリとインタフェース回路とのＡＣタイミングに基づいて、第２の電源ＩＣからインタフェース回路に供給される電圧を制御することができる。したがって、外部メモリとインタフェース回路とのデータの送受信において、データのラッチタイミングがＡＣタイミングの範囲内となるように、第２の電源ＩＣの出力電圧を動的に制御することができる。すなわち、半導体集積回路において、電源電圧を動的に制御しつつ、正常にデータの送受信が可能となる。
【００１２】
また、データインタフェースシステムは、上記半導体集積回路と、前記第１の電源ＩＣと、前記第２の電源ＩＣと、前記第２の電源ＩＣから電圧が供給される前記外部メモリとを備えている。
【００１３】
これによると、低消費電力化および安定したデータの送受信が可能なデータインタフェースシステムを提供することができる。
【発明の効果】
【００１４】
本開示によると、電源電圧を動的に制御しながらも、データの送受信を正常に行うことができる半導体集積回路を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】図１は、第１の実施形態に係る半導体集積回路を備えたデータインタフェースシステムの構成図である。
【図２】図２は、図１の半導体集積回路の電圧制御に係るフローチャートである。
【図３】図３は、図１の判定回路における、基準時間からの遅延値と電源電圧とウィンドウとの関係を示す図である。
【図４】図４は、第２の実施形態に係る半導体集積回路を備えたデータインタフェースシステムの構成図である。
【図５】図５は、第３の実施形態に係る半導体集積回路を備えたデータインタフェースシステムの構成図である。
【図６】図６は、第４の実施形態に係る半導体集積回路を備えたデータインタフェースシステムの構成図である。
【発明を実施するための形態】
【００１６】
＜第１の実施形態＞
図１は、第１の実施形態に係る半導体集積回路を備えたデータインタフェースシステムの構成図である。
【００１７】
データインタフェースシステム１００は、半導体集積回路１０１と、外部メモリ１０２と、第１の電源ＩＣ１０３と、第２の電源ＩＣ１１２とを有する。データインタフェースシステム１００において、第１の電源ＩＣ１０３から電圧が供給される半導体集積回路１０１と、第２の電源ＩＣ１１２から電圧が供給される外部メモリ１０２との間でデータの送受信が行われる。
【００１８】
半導体集積回路１０１は、ＩＦ回路１０５と、判定回路１０６と、電圧制御回路１０８と、テスト回路１１０と、ノーマル回路１０９と、調停回路１０４と、テーブル回路としての内蔵メモリ１０７とを有する。
【００１９】
ＩＦ回路１０５は、第２の電源ＩＣ１１２から供給される電圧を受けて動作する。具体的に、ＩＦ回路１０５は、外部メモリ１０２にアクセスし、データの読み出しや書き込みを行う。
【００２０】
テスト回路１１０は、電圧制御回路１０８からの出力タイミングに従って、ＩＦ回路１０５に対して外部メモリ１０２へのアクセステストを実行するように指示する。これにより、ＩＦ回路１０５は、外部メモリ１０２に対してアクセステストを実行する。
【００２１】
ノーマル回路１０９は、データインタフェースシステム１００の実動作中に、ＩＦ回路１０５に対して外部メモリ１０２への通常アクセスを実行するように指示する。
【００２２】
調停回路１０４は、テスト回路１１０によるアクセステストの指示とノーマル回路１０９による通常アクセスの指示とを調停する。例えば、データインタフェースシステム１００の実動作中において、電圧制御回路１０８からテスト回路１１０にアクセステストの開始の指示があった場合、調停回路１０４は、テスト回路１１０からの指示をＩＦ回路１０５に中継する。
【００２３】
判定回路１０６は、外部メモリ１０２とＩＦ回路１０５とのＡＣタイミングを評価するものである。具体的に、判定回路１０６は、ＩＦ回路１０５のアクセス結果、すなわち、アクセステストの結果に基づいて、外部メモリ１０２とＩＦ回路１０５とのＡＣタイミングを判定する。そして、判定回路１０６は、ＡＣタイミングに基づいて第２の電源ＩＣ１１２の出力電圧を制御するための制御情報を生成する。例えば、判定回路１０６は、ＡＣタイミングと、内蔵メモリ１０７に格納されている所定値とを比較し、ＡＣタイミングが所定値よりも大きい場合には、第２の電源ＩＣ１１２の出力電圧を下げることを示す制御情報を生成する。一方、ＡＣタイミングが所定値よりも小さい場合には、第２の電源ＩＣ１１２の出力電圧を上げることを示す制御情報を生成する。
【００２４】
判定回路１０６は、例えば可変遅延素子で構成することができる。そして、外部メモリ１０２に対する、ライトタイミングおよびリードタイミングをサーチすることで、外部メモリ１０２からのデータが期待値と一致する範囲（ウィンドウ）を判定するようにすればよい。なお、判定回路１０６の構成は任意である。
【００２５】
内蔵メモリ１０７には、所定値として、例えば、半導体集積回路１０１の設計情報に基づいたＡＣタイミングと、第２の電源ＩＣ１１２が出力すべき電圧の値を示す制御情報とが対応づけられて格納されている。なお、内蔵メモリ１０７の詳細については後述するが、内蔵メモリ１０７には、ＡＣタイミングを評価するために必要な情報が格納されていればよい。
【００２６】
電圧制御回路１０８は、判定回路１０６で生成された制御情報に従って、第２の電源ＩＣ１１２の出力電圧を制御する。また、電圧制御回路１０８は、テスト回路１１０に対して、アクセステストの開始を指示する。つまり、電圧制御回路１０８からの出力が、判定回路１０６によってＡＣタイミングが評価されるためのトリガとなる。
【００２７】
以上のように構成された半導体集積回路１０１において、ＩＦ回路１０５以外の回路は、第１の電源ＩＣ１０３から供給される電圧で動作する。
【００２８】
次に、本実施形態に係るデータインタフェースシステム１００の動作および電圧制御について、図２を参照しながら説明する。
【００２９】
まず、第１の電源ＩＣ１０３から半導体集積回路１０１に電圧が供給されて半導体集積回路１０１内の各回路が動作し、電圧制御回路１０８から第２の電源ＩＣ１１２に対して、半導体集積回路１０１の設計情報に基づく電源電圧情報が入力される。これにより、第２の電源ＩＣ１１２から外部メモリ１０２およびＩＦ回路１０５に電圧が供給されて、システムが起動される（Ｓ１０１）。
【００３０】
システムの起動後、電圧制御回路１０８からテスト回路１１０に対して、ＡＣタイミングの評価を開始するためのトリガが発行される。これにより、判定回路１０６によって、ＡＣタイミングが検出され、ライトタイミングあるいはリードタイミングが確定される。
【００３１】
具体的に、判定回路１０６によって、ＡＣタイミングについて、そのウィンドウの上限値や下限値、センター値、及び基準時間からの遅延値などの情報が得られる。ここで、基準時間からの遅延値とは、例えば、ＡＣタイミングのサーチ開始時間を基準とした遅延時間などで規定される時間である。
【００３２】
そして、上記により得られたＡＣタイミングから、外部メモリ１０２に対するデータの送受信タイミングが、ウィンドウのセンター値となるように設定される。さらに、ウィンドウの上限値および下限値からウィンドウ幅が算出される(Ｓ１０３)。
【００３３】
そして、安定したデータの送受信を行うために最低限必要なウィンドウ幅と、Ｓ１０３で得られたウィンドウ幅とが比較されて、ウィンドウ幅の過不足があるか否かが判定される（Ｓ１０４）。外部メモリ１０２とＩＦ回路１０５との間で安定したデータの送受信を行うためには、一定のＡＣタイミングが必要である。そのため、データの送受信に最低限必要なウィンドウ幅を予め内蔵メモリ１０７に格納しておき、その情報と判定回路１０６にて得られたＡＣタイミングとが比較される。
【００３４】
ウィンドウ幅に過不足がある場合（Ｓ１０４の有り肢）、ウィンドウ幅が不足しているのか過剰であるかが判定される（Ｓ１０５）。
【００３５】
ウィンドウ幅が過剰である場合（Ｓ１０５の過剰肢）、判定回路１０６から電圧制御回路１０８に対して、第２の電源ＩＣ１１２の電圧を下げることを示す制御情報が出力され、これに従って、電圧制御回路１０８は、第２の電源ＩＣ１１２の電圧を下げる（Ｓ１０６）。判定回路１０６にて得られたＡＣタイミングが最低限必要なウィンドウ幅よりも大きい場合、安定したデータの送受信は可能であるが、最低限必要なウィンドウ幅とするために、外部メモリ１０２およびＩＦ回路１０５への電源電圧を下げる。
【００３６】
一方、ウィンドウ幅が不足している場合（Ｓ１０５の不足肢）、判定回路１０６から電圧制御回路１０８に対して、第２の電源ＩＣ１１２の電圧を上げることを示す制御情報が出力され、これに従って、電圧制御回路１０８は、第２の電源ＩＣ１１２の電圧を上げる（Ｓ１０７）。判定回路１０６にて得られたＡＣタイミングが最低限必要なウィンドウ幅よりも小さい場合、外部メモリ１０２との安定したデータの送受信が出来ないため、電圧制御回路１０８により、外部メモリ１０２およびＩＦ回路１０５への電源電圧を上げることでウィンドウ幅を増加させることができ、安定したデータの送受信に必要なウィンドウ幅を確保することができる。
【００３７】
Ｓ１０６あるいはＳ１０７の後、Ｓ１０２に戻り、ＡＣタイミングの再評価が実施される。つまり、一定の電源電圧を変更した後、電圧制御回路１０８からテスト回路１１０に対してトリガが発行される。
【００３８】
ウィンドウ幅が最低限必要なサイズとなるまで、以上の処理が繰り返されるため、ウィンドウ幅の過不足が解消されるとともに、第２の電源ＩＣ１１２から出力される電圧の最適化がなされ、消費電力を低減することができる。
【００３９】
ウィンドウ幅に過不足がない場合（Ｓ１０４の無し肢）、データインタフェースシステム１００が実動作状態に遷移する（Ｓ１０８）。つまり、ノーマル回路１０９からの指示により、ＩＦ回路１０５による通常アクセスが行われる。
【００４０】
データインタフェースシステム１００の実動作中において、半導体集積回路１０１の、例えば負荷や温度が変動する（Ｓ１０９）。この変動により、ＡＣタイミングのウィンドウ幅が基準値からずれるおそれがある。そのため、電圧制御回路１０８からテスト回路１１０にトリガが再度発行され、ＡＣタイミングの再評価が実施される（Ｓ１１０）。
【００４１】
判定回路１０６によるＡＣタイミングの再評価により、データインタフェースシステム１００の実動作中におけるＡＣタイミングから、センター値およびウィンドウ幅が算出される(Ｓ１１１)。また、判定回路１０６によって、ウィンドウ幅の過不足があるかどうかが判定される（Ｓ１１２）。
【００４２】
ウィンドウ幅に過不足がある場合（Ｓ１１２の有り肢）、ウィンドウ幅が不足しているのか過剰であるかが判定される（Ｓ１１３）。
【００４３】
ウィンドウ幅が過剰である場合（Ｓ１１３の過剰肢）、判定回路１０６から電圧制御回路１０８に対して、第２の電源ＩＣ１１２の電圧を下げることを示す制御情報が出力され、これに従って、電圧制御回路１０８は、第２の電源ＩＣ１１２の電圧を下げる（Ｓ１１４）。
【００４４】
一方、ウィンドウ幅が不足している場合（Ｓ１１３の不足肢）、判定回路１０６から電圧制御回路１０８に対して、第２の電源ＩＣ１１２の電圧を上げることを示す制御情報が出力され、これに従って、電圧制御回路１０８は、第２の電源ＩＣ１１２の電圧を上げる（Ｓ１１５）。
【００４５】
ここで、Ｓ１１４およびＳ１１５においては、データインタフェースシステム１００が実動作中であるため、ＩＦ回路１０５は、ノーマル回路１０９からの指示によって、通常アクセスを行っている。そのため、Ｓ１１４およびＳ１１５では、この通常アクセスを正常に行いつつ、第２の電源ＩＣ１１２の出力電圧を制御する必要がある。したがって、実動作中における第２の電源ＩＣ１１２の出力電圧の制御は、システムの起動時における第２の電源ＩＣ１１２の出力電圧の制御とは異なる方法となる。
【００４６】
具体的に、ＡＣタイミングの評価を１回実施することによる、第２の電源ＩＣ１１２の出力電圧の変更量に制限が設けられる。例えば、第２の電源ＩＣ１１２の出力電圧の変更量は、電圧変更前におけるウィンドウのセンター値、即ちデータの送受信タイミングが、電圧変更後のウィンドウ幅の範囲内となるように制限される。
【００４７】
したがって、ウィンドウ幅が過剰である場合（Ｓ１１３の過剰肢）、電圧変更前のセンター値が、電圧変更後のウィンドウ幅の範囲内となるように第２の電源ＩＣ１１２の出力電圧が減少される(Ｓ１１４)。
【００４８】
一方、ウィンドウ幅が不足である場合（Ｓ１１３の不足肢）、電圧変更前のセンター値が、電圧変更後のウィンドウ幅の範囲内となるように第２の電源ＩＣ１１２の出力電圧が増加される（Ｓ１１５）。
【００４９】
このように、システム起動時と実動作時とにおける、第２の電源ＩＣ１１２の電圧変更量は異なるように設定される。
【００５０】
Ｓ１１４あるいはＳ１１５の後、Ｓ１１０に戻り、ＡＣタイミングのウィンドウ幅の過不足が解消されるまで、上記の処理が繰り返される。これにより、第２の電源ＩＣ１１２の出力電圧を動的に最適化することができるため、半導体集積回路１０１の低消費電力化が可能となる。また、第２の電源ＩＣ１１２の動的な制御を行っても、データインタフェースシステム１００において、データを正常に送受信することができる。
【００５１】
ウィンドウ幅の過不足が解消されると、データインタフェースシステム１００は定常動作状態となる（Ｓ１１６）。
【００５２】
以下、定常動作状態において、例えば、データ送受信負荷や、半導体集積回路１０１の温度（ＩＦ回路１０５の温度）などの変動が発生する場合（Ｓ１１７）について説明する。
【００５３】
外部メモリ１０２とＩＦ回路１０５との間でデータ送受信負荷や、半導体集積回路１０１の温度などの変動は、ＡＣタイミングのウィンドウ幅に影響を及ぼすおそれがある。
【００５４】
具体的に、外部メモリ１０２とのデータ送受信頻度が増加すると、パワーインティグリティーや、シグナルインティグリティーにより、ＡＣタイミングのウィンドウ幅は減少するため、外部メモリ１０２との安定したデータ送受信が難しくなる。また、半導体集積回路１０１の温度が上昇すると、ＩＦ回路１０５のドライブ能力が減少するため、ＡＣタイミングのウィンドウ幅は減少傾向になる。
【００５５】
このように、外部メモリ１０２とのデータ送受信頻度の変化や、半導体集積回路１０１の温度の変化があり、例えば、その変化が閾値を超えた場合には、電圧制御回路１０８からテスト回路１１０に対しＡＣタイミングの再評価を行うためにトリガが発行されるようにする。
【００５６】
これにより、ノーマル回路１０９の通常アクセスによるデータ送受信中に、調停回路１０４が、テスト回路１１０によるアクセステストを優先して実行させることで、判定回路１０６によるＡＣタイミングの再評価が実施される（Ｓ１１０）。
【００５７】
そして、上述したＳ１１１以降の処理が、ＡＣタイミングのウィンドウ幅が最適となるまで繰り返される。したがって、ウィンドウ幅はデータ送受信に必要なサイズに維持されるとともに、第２の電源ＩＣ１１２の出力電圧は定常動作状態においても、必要最低限に保たれるため、データ送受信の安定化、および低消費電力化が可能となる。
【００５８】
ここで、従来では、半導体集積回路１０１の内部の負荷状態に応じて、１つの電源（第１の電源ＩＣ１０３に相当する電源）の出力電圧を制御するようにしている。
【００５９】
これに対して、本実施形態では、上述したように、第１および第２の電源ＩＣ１０３，１１２を用いて、ＩＦ回路１０５および半導体集積回路１０１への電源電圧を動的に制御している。半導体集積回路１０１の内部の負荷レベルと、外部メモリ１０２およびＩＦ回路１０５のデータ送受信の負荷レベルとは一致しないことが多いため、本実施形態では、これらの回路に対して、独立した電源ＩＣから最適な電圧を供給することができる。
【００６０】
次に、定常動作中における、第２の電源ＩＣ１１２の出力電圧制御について、より詳細に説明する。
【００６１】
ウィンドウ幅の過不足を解消するために第２の電源ＩＣ１１２の出力電圧を変更する場合、外部メモリ１０２とＩＦ回路１０５とのデータ送受信が正常に行われるようにＡＣタイミングを維持する必要がある。そのため、第２の電源ＩＣ１１２の出力電圧を変更する前におけるセンター値が、電圧変更後のウィンドウ幅の範囲内となるようにしなければならない。
【００６２】
図３は、図１の判定回路１０６における、基準時間からの遅延値、ウィンドウの上限値、下限値、センター値、およびウィンドウ幅と第２の電源ＩＣ１１２の出力電圧との関係を示す図である。
【００６３】
図３に示すように、半導体集積回路１０１と外部メモリ１０２とのデータ送受信負荷や、半導体集積回路１０１の温度の変動によるＡＣタイミングのウィンドウ幅の過不足が解消されて、第２の電源ＩＣ１１２の出力電圧が収束した後、ＡＣタイミングのウィンドウ幅は、出力電圧に依存せずに一定となる関係が得られる。
【００６４】
また、出力電圧が高い状態で収束した場合には、半導体集積回路１０１と外部メモリ１０２とのデータ送受信負荷が高く、半導体集積回路１０１の温度も高い状態といえる。一方、出力電圧が低い状態で収束した場合には、半導体集積回路１０１と外部メモリ１０２とのデータ送受信負荷は低く、半導体集積回路１０１の温度も低い状態といえる。
【００６５】
図３に示すように、定常動作中において、第２の電源ＩＣ１１２の出力電圧が動作下限電圧値に近いほど、出力電圧の変化量に対する、基準時間からの遅延値の変動は大きい。したがって、第２の電源ＩＣ１１２の出力電圧が動作下限電圧値に近い場合には、ＡＣタイミングの評価が１回実施されることによる電圧変更量を小さく設定する必要がある。
【００６６】
一方、第２の電源ＩＣ１１２の出力電圧が動作上限電圧値に近いほど、出力電圧の変化量に対する、基準時間からの遅延値の変動は小さい。したがって、第２の電源ＩＣ１１２の出力電圧が動作上限電圧値に近い場合には、ＡＣタイミングの評価が１回実施されることによる電圧変更量を大きく設定してもよい。
【００６７】
このように、出力電圧を動作上限電圧値と動作下限電圧値との間で可変とすることで、出力電圧を適切な電圧にするために必要な制御回数を削減しつつ、出力電圧の適切な電圧への追従性を高めることができる。これにより、ＩＦ回路１０５と外部メモリ１０２との安定したデータ送受信を維持しながら、半導体集積回路１０１が動作可能な電圧レンジにおいて、適切な電圧制御が可能となる。
【００６８】
なお、出力電圧の変更量を可変とするのではなく、一定にしてもよい。
【００６９】
次に、内蔵メモリ１０７に予め格納されるデータとそのデータの参照方法ついて説明する。
【００７０】
内蔵メモリ１０７には、半導体集積回路１０１と外部メモリ１０２との間において安定したデータ送受信を維持するために必要なウィンドウ幅の値が格納される。このウィンドウ幅の値は、ＡＣタイミングの評価が実施されるたびに判定回路１０６によって呼び出され、比較の基準となる。
【００７１】
システム起動時においては、外部メモリ１０２とノーマル回路１０９との通常アクセスによるデータ送受信ではなく、外部メモリ１０２とテスト回路１１０とのアクセステストによるデータ送受信が発生する。そのため、テスト回路１１０からの一定のデータ送受信に係る負荷を条件とした、第２の電源ＩＣ１１２の出力電圧とウィンドウ幅との関係が、必要なデータとして、予め内蔵メモリ１０７に格納される。
【００７２】
判定回路１０６は、システム起動時におけるＡＣタイミングの評価で得られたウィンドウ幅に対応する、ウィンドウ幅が格納されている内蔵メモリ１０７内のアドレスを特定し、そのアドレスに対応する出力電圧値を取得する。
【００７３】
そして、判定回路１０６は、必要なウィンドウ幅に対応する出力電圧値と、現在の出力電圧値との差を算出し、この差分値を電圧制御回路１０８に制御情報として出力する。
【００７４】
電圧制御回路１０８は、制御情報に従って、第２の電源ＩＣ１１２の出力電圧を変更する。
【００７５】
一方、半導体集積回路１０１の実動作中では、外部メモリ１０２とＩＦ回路１０５との通常アクセスにおけるデータ送受信を正常に維持するために、第２の電源ＩＣ１１２の出力電圧を変更する前のウィンドウのセンター値を、出力電圧を変更した後のウィンドウ内に保持しなければならいという制約がある。そのため、内蔵メモリ１０７には、例えば図３に示すような、第２の電源ＩＣ１１２の出力電圧、及び基準時間からの遅延値を基準とした出力電圧の変更量の関係が予め格納される。ここで、格納される出力電圧の変更量は、出力電圧を変更する前におけるデータ送受信タイミングのセンター値が、出力電圧を変更した後におけるＡＣタイミングのウィンドウの範囲内に収まるように設定される。
【００７６】
判定回路１０６は、ＡＣタイミングの評価で得られた基準時間からの遅延値を基に、内蔵メモリ１０７内の対応する基準時間からの遅延値が格納されているアドレスを特定し、その遅延値に対応する出力電圧の変更量を取得する。
【００７７】
そして、判定回路１０６は、取得した変更量を電圧制御回路１０８に制御情報として出力する。
【００７８】
電圧制御回路１０８は、判定回路１０６からの制御情報に従って、第２の電源ＩＣ１１２の出力電圧を変更する。
【００７９】
なお、内蔵メモリ１０７に予め格納されるデータは、半導体集積回路１０１の設計情報に基づいて、半導体集積回路１０１の製造過程で準備されるデータに限定されるものではない。
【００８０】
例えば、半導体集積回路１０１を製造した後の出荷前検査において、システム起動、あるいは実動作の試験を行い、個々の半導体集積回路１０１に応じた実測値をデータとして内蔵メモリ１０７に格納してもよい。つまり、内蔵メモリ１０７内のデータは、半導体集積回路１０１の出荷前検査のトリミング、もしくはシステム起動時のキャリブレーションによって設定されるようにしてもよい。
【００８１】
判定回路１０６が、内蔵メモリ１０７に格納された実測データを読み出す際には、システム起動時においてはウィンドウ幅の情報が格納されているアドレスを特定し、対応する出力電圧値を取得する。また、実動作時においては基準時間が格納されているアドレスを特定し、対応する出力電圧値を取得すればよい。
【００８２】
さらに、半導体集積回路１０１を出荷した後のシステム起動時において、第２の電源ＩＣ１１２の出力電圧を変化させながら、各々の電圧値でのＡＣタイミングの評価を実施し、基準時間からの遅延値、ウィンドウの上限値、下限値、およびセンター値、ならびにウィンドウ幅に関するデータを取得し、これらのデータを、内蔵メモリ１０７にテーブルとして格納してもよい。
【００８３】
以上、本実施形態に係るデータインタフェースシステム１００によると、外部メモリ１０２とＩＦ回路１０５とのＡＣタイミングに基づいて、ＩＦ回路１０５および外部メモリ１０２に供給される電圧を動的に制御することができるため、外部メモリ１０２とＩＦ回路１０５との安定したデータ送受信を維持しながら、半導体集積回路１０１の低消費電力化を図ることができる。
【００８４】
また、ＡＣタイミングに基づいて動的に電圧を制御するため、クロック単位以下でのデータ送受信のタイミング調整が可能である。
【００８５】
また、図２のＳ１０９およびＳ１１７において、負荷あるいは温度の変動があった場合に、ＡＣタイミングを評価するようにしているが、例えば、タイマ等を設け、一定時間が経過するごとにＡＣタイミングを評価するようにしてもよい。
【００８６】
＜第２の実施形態＞
図４は、第２の実施形態に係る半導体集積回路を備えたデータインタフェースシステムの構成図である。本実施形態では、主に、第１の実施形態との相違点について説明する。
【００８７】
図４の半導体集積回路１０１は、図１の半導体集積回路１０１の構成に加えて、温度検知部１１１を有する。
【００８８】
温度検知部１１１は、ＩＦ回路１０５の温度をモニタする温度モニタ回路１１３と、温度モニタ回路１１３のモニタ結果に基づいて、ＩＦ回路１０５の温度が所定値以上変化したことを電圧制御回路１０８に出力する温度判定回路１１４とを含んでいる。
【００８９】
本実施形態に係る半導体集積回路１０１の具体的な動作について説明する。なお、システム起動時のフローについては、第１の実施形態と同様である（図２参照）。
【００９０】
データインタフェースシステム１００の実動作時において、温度モニタ回路１１３は、ＩＦ回路１０５の温度をモニタし、その温度を温度判定回路１１４に出力する。温度判定回路１１４は、温度モニタ回路１１３の出力を記憶しておく。例えば、実動作直後は、システム起動後のＩＦ回路１０５の温度が記憶される。
【００９１】
その後、実動作中において、温度モニタ回路１１３から温度判定回路１１４に、ＩＦ回路１０５の温度が出力される。温度判定回路１１４は、ＩＦ回路１０５の温度が、記憶していた温度から一定以上変化した場合、そのことを電圧制御回路１０８に通知する。なお、温度判定回路１１４は、ＩＦ回路１０５の温度が所定値である場合に通知してもよい。
【００９２】
電圧制御回路１０８は、温度判定回路１１４からの出力タイミングに基づいて、テスト回路１１０にトリガを発行する。つまり、電圧制御回路１０８は、テスト回路１１０によるアクセステストの開始を指示する。
【００９３】
これにより、判定回路１０６によるＡＣタイミングの評価が実施され、第２の電源ＩＣ１１２の出力電圧が動的に制御される。したがって、半導体集積回路１０１の温度変化が生じても、ウィンドウ幅が一定に保たれるため、安定したデータ送受信を維持することができる。
【００９４】
なお、電圧制御回路１０８が第２の電源ＩＣ１１２の出力電圧を調整した後、温度モニタ回路１１３は定期的あるいは常時、温度をモニタし、温度判定回路１１４は、その温度が所定値以上変化した場合、あるいはその温度が所定値である場合に、電圧制御回路１０８に通知する。つまり、温度検知部１１１は、図２に示す、Ｓ１０９やＳ１１７に関する処理を実行するものである。
【００９５】
以上、本実施形態によると、外部メモリ１０２とＩＦ回路１０５とのデータ送受信負荷が一定であっても、半導体集積回路１０１の温度変化が生じた場合に、ＡＣタイミングを評価し直し、第２の電源ＩＣ１１２の出力電圧の再調整を行うことができる。したがって、温度変化が生じても、ウィンドウ幅を一定に保つことができ、外部メモリ１０２とＩＦ回路１０５との安定したデータ送受信を確保することが可能である。
【００９６】
＜第３の実施形態＞
図５は、第３の実施形態に係る半導体集積回路を備えたデータインタフェースシステムの構成図である。本実施形態では、主に、第１の実施形態との相違点について説明する。
【００９７】
図５の半導体集積回路１０１は、図１の半導体集積回路１０１の構成に加えて、プロセス検知部１１５を有する。
【００９８】
プロセス検知部１１５は、半導体集積回路１０１に搭載されるＩＦ回路１０５の個々の製造ばらつきをモニタするプロセスモニタ回路１１６と、プロセスモニタ回路１１６のモニタ結果に基づいて第２の電源ＩＣ１１２が出力すべき電圧のデータを出力するプロセス判定回路１１７とを含んでいる。
【００９９】
例えば、プロセスモニタ回路１１６は、ＩＦ回路１０５内のトランジスタの電流能力等を示す物理量をモニタする。また、プロセス判定回路１１７は、その物理量に基づいて、ＩＦ回路１０５の製造ばらつきが所定の規格の範囲内に位置するかどうかを判定する。
【０１００】
具体的に、プロセス判定回路１１７は、プロセスモニタ回路１１６のモニタ結果と、半導体集積回路１０１の出荷前の検査において、トリミングした基準となる物理量とを比較することで、ＩＦ回路１０５の個体における物理量について、規格の範囲の中心値からのずれを判定することができる。
【０１０１】
本実施形態に係る半導体集積回路１０１の具体的な動作について説明する。システム起動時において、プロセスモニタ回路１１６はＩＦ回路１０５の製造ばらつきをモニタし、そのモニタ結果をプロセス判定回路１１７に出力する。プロセス判定回路１１７は、プロセスモニタ回路１１６の出力を受けて、上述した物理量についての、所定の規格の範囲における中心値からのずれを判定する。そして、プロセス判定回路１１７は、そのずれ量を電圧値に変換し、変換後の電圧値を電圧制御回路１０８に出力する。
【０１０２】
電圧制御回路１０８は、プロセス判定回路１１７からの電圧値を、第２の電源ＩＣ１１２の出力電圧に反映させる。
【０１０３】
システム起動時における電源電圧値は、個々の半導体集積回路１０１の製造ばらつきに応じた異なる値となるため、プロセス検知部１１５の出力を加味することで、半導体集積回路１０１を適切な電圧で起動することができる。その後、図２に示すＳ１０２以降のフローが行われる。
【０１０４】
ＡＣタイミングの評価で得られた結果には、上述した製造ばらつきの変動が加味されている。したがって、製造ばらつきの変動が反映されたＡＣタイミングと、内蔵メモリ１０７のデータとが比較され、ウィンドウ幅の過不足量から電圧の変更量が算出され、電圧制御回路１０８にその情報が伝えられる。
【０１０５】
電圧制御回路１０８は、ＡＣタイミングの評価による電圧の変更量と、プロセス検知部１１５からのずれ量を電圧に変換した情報とに基づいて、第２の電源ＩＣ１１２の出力電圧を制御する。これにより、ウィンドウ幅の過不足が解消されるようになる。なお、実動作状態に移行した後においても同様である。
【０１０６】
以上のように、本実施形態では、半導体集積回路１０１の製造ばらつきごとの電源電圧、ウィンドウ幅に関するデータ、及び、基準時間からの遅延値などを内蔵メモリ１０７に格納しておく必要がないため、内蔵メモリ１０７の容量が少なくて済む。さらに、内蔵メモリ１０７のデータを用いて、製造ばらつきがある個体毎に、好適な電圧変更量を算出することができる。
【０１０７】
次に、プロセス判定回路１１７における具体的な処理について説明する。例えば、プロセスモニタ回路１１６のモニタ結果と、所定の規格の範囲における中心値とを比較し、ＩＦ回路１０５内のトランジスタの電流の能力が高い場合は、出荷前検査でのトリミングにて決定される一定量の電圧を下げる情報が電圧制御回路１０８に出力される。
【０１０８】
システム起動時の電圧に対して、プロセス判定回路１１７からの一定量の電圧を下げる情報が加算され、第２の電源ＩＣ１１２の出力電圧が制御される。そして、ＩＦ回路１０５、及び外部メモリ１０２に対して電圧が供給される。
【０１０９】
一方、トランジスタの電流の能力が低い場合は、上述した情報として、一定量の電圧を上げる情報が出力されるようにすればよい。
【０１１０】
以上、本実施形態によると、半導体集積回路１０１の個々の製造ばらつきを考慮した電圧制御が可能となる。
【０１１１】
＜第４の実施形態＞
図６は、第４の実施形態に係る半導体集積回路を備えたデータインタフェースシステムの構成図である。本実施形態では、主に、第１の実施形態との相違点について説明する。
【０１１２】
図６の半導体集積回路１０１は、図１の半導体集積回路１０１の構成に加えて、電圧モニタ回路１１８を有する。
【０１１３】
電圧モニタ回路１１８は、第２の電源ＩＣ１１２からＩＦ回路１０５に供給される電圧をモニタし、この電圧が所定値以上変化したこと、あるいはこの電圧が所定値であることを、電圧制御回路１０８に出力する。
【０１１４】
本実施形態に係る半導体集積回路１０１の具体的な動作について説明する。システムが起動してから実動作するまでのフローは第１の実施形態と同様である（図２のＳ１０１〜Ｓ１０８参照）。
【０１１５】
実動作への移行後において、電圧モニタ回路１１８は、ＩＦ回路１０５に供給される電圧をモニタし、その電圧の値を記憶する。ＩＦ回路１０５と外部メモリ１０２とのデータの送受信負荷が変動すると、ＩＦ回路１０５に供給される電圧が変動するため、この電圧が所定値以上変化した場合、あるいはこの電圧が所定値である場合、電圧モニタ回路１１８は、電圧制御回路１０８に対して、ＡＣタイミングを評価するための通知を行う。
【０１１６】
電圧制御回路１０８は、電圧モニタ回路１１８の出力タイミングに従って、テスト回路１１０にトリガを出力する。これにより、ＡＣタイミングの評価が実施される。
【０１１７】
本実施形態において、第２の電源ＩＣ１１２の出力電圧の変動は、図２のＳ１０９およびＳ１１７に示す負荷の変動としてみることができる。
【０１１８】
以上、本実施形態によると、ＩＦ回路１０５に供給される電圧をモニタすることで、外部メモリ１０２とＩＦ回路１０５とのデータ送受信負荷の変動を検出することができ、ＡＣタイミングの再評価、および第２の電源ＩＣ１１２の出力電圧の再調整が可能である。したがって、ＡＣタイミングのウィンドウ幅を一定に維持しながら、外部メモリ１０２とＩＦ回路１０５とのデータ送受信の安定性を確保することができる。
【０１１９】
なお、本実施形態において、外部メモリ１０２とＩＦ回路１０５とのデータ送受信負荷を、ＡＣタイミングの再評価を実施するためのトリガの要件としたが、調停回路１０４への命令発行待ち（キュー）や、ＩＦ回路１０５のデータトグル率、およびデータ同時変化率などのデータパターンをモニタすることでＩＦ回路１０５の負荷を判断して、その結果をトリガの要件としてもよい。また、半導体集積回路１０１のユーザプログラムによってＩＦ回路１０５の負荷をモニタし、その結果をトリガの要件としてもよい。
【０１２０】
また、上記各実施形態において、判定回路１０６内にメモリを設けるなどして、ＡＣタイミングに基づく制御情報を生成できるようにしてもよく、この場合、内蔵メモリ１０７を省略してもよい。
【産業上の利用可能性】
【０１２１】
本開示に係る半導体集積回路は、動的に電圧制御をしつつ、安定したデータ送受信が可能であるため、データ通信を行う各種システムの低消費電力化に有用である。
【符号の説明】
【０１２２】
１００          データインタフェースシステム
１０１          半導体集積回路
１０２          外部メモリ
１０３          第１の電源ＩＣ
１０４          調停回路
１０５          ＩＦ回路（インタフェース回路）
１０６          判定回路
１０７          内蔵メモリ（テーブル回路）
１０８          電圧制御回路
１０９          ノーマル回路
１１０          テスト回路
１１１          温度検知部
１１２          第２の電源ＩＣ
１１５          プロセス検知部
１１８          電圧モニタ回路
【国際調査報告】
2014199545.tif 000009
2014199545.tif 000010