(57)【要約】  各々のゲートに極性が反転した信号が入力される差動対トランジスタを１組有し、互いの差動対トランジスタの一方のドレインが、他方の差動対トランジスタの他方のドレインに接続されたクロスカップル差動対（３１）と、論理回路から成り、入力された出力有無制御信号及び極性制御信号に基づいて、各々の差動対トランジスタの共通ソースに２値信号を出力する制御回路（３２）とを備えた。
2017072911.tif 000002
【特許請求の範囲】
【請求項１】
各々のゲートに極性が反転した信号が入力される差動対トランジスタを１組有し、互いの前記差動対トランジスタの一方のドレインが、他方の前記差動対トランジスタの他方のドレインに接続されたクロスカップル差動対と、
論理回路から成り、入力された前記クロスカップル差動対の出力の有無を制御する２値信号である出力有無制御信号及び前記クロスカップル差動対の出力の極性を制御する２値信号である極性制御信号に基づいて、各々の前記差動対トランジスタの共通ソースに２値信号を出力する制御回路と
を備えたトランスコンダクタンス増幅器。
【請求項２】
前記制御回路は、
直列に奇数個接続され、前記極性制御信号が入力される否定回路と、
前記出力有無制御信号と前記否定回路の出力が入力される否定論理積回路と、
前記極性制御信号と前記出力有無制御信号が入力される否定論理積回路と、
直列に偶数個接続され、一方の前記否定論理積回路の出力が入力され、出力端が一方の前記差動対トランジスタの共通ソースに接続された否定回路と、
直列に偶数個接続され、他方の前記否定論理積回路の出力が入力され、出力端が他方の前記差動対トランジスタの共通ソースに接続された否定回路とを有する
ことを特徴とする請求項１記載のトランスコンダクタンス増幅器。
【請求項３】
前記制御回路は、
直列に奇数個接続され、前記極性制御信号が入力される否定回路と、
前記出力有無制御信号と前記否定回路の出力が入力される論理積回路と、
前記極性制御信号と前記出力有無制御信号が入力される論理積回路と、
直列に奇数個接続され、一方の前記論理積回路の出力が入力され、出力端が一方の前記差動対トランジスタの共通ソースに接続された否定回路と、
直列に奇数個接続され、他方の前記論理積回路の出力が入力され、出力端が他方の前記差動対トランジスタの共通ソースに接続された否定回路とを有する
ことを特徴とする請求項１記載のトランスコンダクタンス増幅器。
【請求項４】
各々の共通ソースに極性が反転した信号が入力される１組の差動対トランジスタを有し、互いの前記差動対トランジスタの一方のドレインが、他方の前記差動対トランジスタの他方のドレインに接続されたクロスカップル差動対と、
論理回路から成り、入力された前記クロスカップル差動対の出力の有無を制御する２値信号である出力有無制御信号及び前記クロスカップル差動対の出力の極性を制御する２値信号である極性制御信号に基づいて、各々の前記差動対トランジスタの各々のゲートに２値信号を出力する制御回路と
を備えたトランスコンダクタンス増幅器。
【請求項５】
前記制御回路は、
直列に奇数個接続され、前記極性制御信号が入力される否定回路と、
前記出力有無制御信号と前記否定回路の出力が入力される否定論理積回路と、
前記極性制御信号と前記出力有無制御信号が入力される否定論理積回路と、
直列に奇数個接続され、一方の前記否定論理積回路の出力が入力され、出力端が各々の前記差動対トランジスタの一方のゲートに接続された否定回路と、
直列に奇数個接続され、他方の前記否定論理積回路の出力が入力され、出力端が各々の前記差動対トランジスタの他方のゲートに接続された否定回路とを有する
ことを特徴とする請求項４記載のトランスコンダクタンス増幅器。
【請求項６】
前記制御回路は、
直列に奇数個接続され、前記極性制御信号が入力される否定回路と、
前記出力有無制御信号と前記否定回路の出力が入力される論理積回路と、
前記極性制御信号と前記出力有無制御信号が入力される論理積回路と、
直列に偶数個接続され、一方の前記論理積回路の出力が入力され、出力端が各々の前記差動対トランジスタの一方のゲートに接続された否定回路と、
直列に偶数個接続され、他方の前記論理積回路の出力が入力され、出力端が各々の前記差動対トランジスタの他方のゲートに接続された否定回路とを有する
ことを特徴とする請求項４記載のトランスコンダクタンス増幅器。
【請求項７】
請求項１記載のトランスコンダクタンス増幅器を複数有し、前記極性が反転した信号として、入力信号の同相成分である信号及び当該信号に対して極性が反転した信号を用いる可変利得増幅器と、
請求項１記載のトランスコンダクタンス増幅器を複数有し、前記極性が反転した信号として、前記入力信号の直交成分である信号及び当該信号に対して極性が反転した信号を用いる可変利得増幅器と
を備えた移相器。
【請求項８】
請求項４記載のトランスコンダクタンス増幅器を複数有し、前記極性が反転した信号として、入力信号の同相成分である信号及び当該信号に対して極性が反転した信号を用いる可変利得増幅器と、
請求項４記載のトランスコンダクタンス増幅器を複数有し、前記極性が反転した信号として、前記入力信号の直交成分である信号及び当該信号に対して極性が反転した信号を用いる可変利得増幅器と
を備えた移相器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、出力有無制御機能及び極性制御機能を有するトランスコンダクタンス増幅器、及びトランスコンダクタンス増幅器を用いた移相器に関するものである。
【背景技術】
【０００２】
フェーズドアレイレーダ等では、ビーム方向を可変するため、移相器が必要である。この移相器の１つとして、トランスコンダクタンス増幅器を有するベクトル合成型の移相器がある（例えば非特許文献１参照）。トランスコンダクタンス増幅器は、ソース接地された極性制御段と、当該極性制御段の上段に位置する増幅段とを有している。そして、ベクトル合成型の移相器では、入力信号の同相成分（Ｉ信号）と直交成分（Ｑ信号）を各々別個のトランスコンダクタンス増幅器の増幅段に印加し、その増幅段の出力を同一の負荷に接続している。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】T. C. Yan, W. Z. Lin, and C. N. Kuo, “A 3.5 GHz phase shifter of high input power range with digitally controlled VGA,” 2011 IEEE Int. Symp. Radio-Frequency Integr. Technol. RFIT 2011, pp. 29-32, 2011.
【発明の概要】
【発明が解決しようとする課題】
【０００４】
非特許文献１に開示されたような従来の移相器に用いられるトランスコンダクタンス増幅器では、ソース接地された極性制御段の上段に増幅段が設けられており、縦積みを最低２段とする必要がある。そのため、増幅段のドレイン電圧の振れ幅を大きく取ろうとしてソースをグランド電位（グランドレベル）まで下げると、出力が得られなくなるという不具合があった。そのため、極性制御段と増幅段を飽和動作させる必要があり、トランジスタのドレイン−ソース間に数百ｍＶ程度の電圧が必要であった。よって、ドレイン電圧の振れ幅の上限が低く線形性が低いという課題があった。【０００５】
この発明は、上記のような課題を解決するためになされたもので、従来構成に対し、増幅段のドレイン電圧の振れ幅を広げることができ、線形性を向上させることができるトランスコンダクタンス増幅器及び移相器を提供することを目的としている。
【課題を解決するための手段】
【０００６】
この発明に係るトランスコンダクタンス増幅器は、各々のゲートに極性が反転した信号が入力される差動対トランジスタを１組有し、互いの差動対トランジスタの一方のドレインが、他方の差動対トランジスタの他方のドレインに接続されたクロスカップル差動対と、論理回路から成り、入力されたクロスカップル差動対の出力の有無を制御する２値信号である出力有無制御信号及びクロスカップル差動対の出力の極性を制御する２値信号である極性制御信号に基づいて、各々の差動対トランジスタの共通ソースに２値信号を出力する制御回路とを備えたものである。
【発明の効果】
【０００７】
この発明によれば、上記のように構成したので、従来構成に対し、増幅段のドレイン電圧の振れ幅を広げることができ、線形性を向上させることができる。
【図面の簡単な説明】
【０００８】
【図１】この発明の実施の形態１に係る移相器の構成例を示す図である。
【図２】この発明の実施の形態１に係るトランスコンダクタンス増幅器の構成例を示す図である。
【図３】図３Ａ、図３Ｂは、この発明の実施の形態１に係るトランスコンダクタンス増幅器において、入力される出力有無制御信号と出力される電流との関係を説明する図であって、電流出力状態を示す図と、電流無出力状態を示す図である。
【図４】図４Ａ、図４Ｂは、この発明の実施の形態１に係るトランスコンダクタンス増幅器において、入力される極性制御信号と出力される電流の極性との関係を説明する図であって、極性通常時を示す図と、極性反転時を示す図である。
【図５】この発明の実施の形態１に係る移相器による移相制御の一例を示す図である。
【図６】完全差動トランスコンダクタの構成例を示す図である。
【図７】図７Ａ、図７Ｂは、疑似差動トランスコンダクタの構成例を示す図であって、理想的な疑似差動を示す図と、抵抗により利得が下がる疑似差動を示す図である。
【図８】ＮＡＮＤ回路の構成例を示す図である。
【図９】インバータの構成例を示す図である。
【図１０】この発明の実施の形態２に係るトランスコンダクタンス増幅器の構成例を示す図である。
【図１１】図１１Ａ、図１１Ｂは、この発明の実施の形態２に係るトランスコンダクタンス増幅器において、入力される出力有無制御信号と出力される電流との関係を説明する図であって、電流出力状態を示す図と、電流無出力状態を示す図である。
【図１２】図１２Ａ、図１２Ｂは、この発明の実施の形態２に係るトランスコンダクタンス増幅器において、入力される極性制御信号と出力される電流の極性との関係を説明する図であって、極性通常時を示す図と、極性反転時を示す図である。
【発明を実施するための形態】
【０００９】
以下、この発明の実施の形態について図面を参照しながら詳細に説明する。
実施の形態１．
図１はこの発明の実施の形態１に係る移相器１の構成例を示す図である。
移相器１は、制御コードに基づく制御信号（後述する出力有無制御信号ＶＥＮ及び極性制御信号ＶＰＯＳ）に従って、入力信号を任意の位相の信号に変換するものであり、ベクトル合成型の移相器である。この移相器１は、図１に示すように、可変利得増幅器２ａ及び可変利得増幅器２ｂを備えている。可変利得増幅器２ａは、入力信号の同相成分（Ｉ信号）を非反転及び反転した相補信号（非反転入力信号ＶＰ＿Ｉ、反転入力信号ＶＮ＿Ｉ）が入力されて処理を行う。また、可変利得増幅器２ｂは、入力信号の直交成分（Ｑ信号）を非反転及び反転した相補信号（非反転入力信号ＶＰ＿Ｑ、反転入力信号ＶＮ＿Ｑ）が入力されて処理を行う。この可変利得増幅器２ａの出力と可変利得増幅器２ｂの出力は同一の負荷に接続される。
【００１０】
可変利得増幅器２ａ，２ｂは、同一の回路構成であり、各々、複数のトランスコンダクタンス増幅器３を有している。実施の形態１に係るトランスコンダクタンス増幅器３は、図２に示すように、クロスカップル差動対３１及び制御回路３２を有している。
【００１１】
クロスカップル差動対３１は、トランジスタ３１１及びトランジスタ３１２から成る一対のトランジスタ（差動対トランジスタ）と、トランジスタ３１３及びトランジスタ３１４から成る一対のトランジスタ（差動対トランジスタ）とを有している。
【００１２】
トランジスタ３１１は、ゲートが非反転入力端子（不図示）に接続されたものである。なお、非反転入力端子には非反転入力信号ＶＰが入力される。
トランジスタ３１２は、ゲートが反転入力端子（不図示）に接続され、ドレインがトランジスタ３１３のドレインに接続されたものである。なお、反転入力端子には反転入力信号ＶＮが入力される。
【００１３】
トランジスタ３１３は、ゲートが非反転入力端子に接続されたものである。
トランジスタ３１４は、ゲートが反転入力端子に接続され、ドレインがトランジスタ３１１のドレインに接続されたものである。
【００１４】
制御回路３２は、論理回路から成り、クロスカップル差動対３１に対して、出力の有無を制御する機能（出力有無制御機能）と、出力を行う信号の極性を制御する機能（極性制御機能）とを有するものである。実施の形態１の制御回路３２では、入力された出力有無制御信号ＶＥＮ及び極性制御信号ＶＰＯＳに基づいて、各々の差動対トランジスタの共通ソースに２値信号を出力する。なお、出力有無制御信号ＶＥＮは、クロスカップル差動対３１の出力の有無を制御する２値信号（Ｈレベル（電源レベル）又はＬレベル（グランドレベル））である。また、極性制御信号ＶＰＯＳは、クロスカップル差動対３１の出力の極性を制御する２値信号（Ｈレベル（電源レベル）又はＬレベル（グランドレベル））である。
この制御回路３２は、インバータ（ＮＯＴ回路、否定回路）３２１，３２４，３２５及びＮＡＮＤ回路（否定論理積回路）３２２，３２３を有している。
【００１５】
インバータ３２１は、Ｈレベルの信号が入力された場合にＬレベルの信号を出力し、Ｌレベルの信号が入力された場合にＨレベルの信号を出力する論理否定を実装した回路である。このインバータ３２１は、直列に奇数個接続され、入力端が極性制御端子（不図示）に接続されている。なお、極性制御端子には極性制御信号ＶＰＯＳが入力される。また図２では、インバータ３２１が１個設けられた場合を示している。
【００１６】
ＮＡＮＤ回路３２２は、Ｈレベルの２信号が入力された場合にＬレベルの信号を出力し、それ以外の場合にＨレベルの信号を出力する否定論理積を実装した回路である。このＮＡＮＤ回路３２２は、一方の入力端子が出力有無制御端子（不図示）に接続され、他方の入力端子がインバータ３２１の出力端子に接続されている。なお、出力有無制御端子には出力有無制御信号ＶＥＮが入力される。
【００１７】
ＮＡＮＤ回路３２３は、Ｈレベルの２信号が入力された場合にＬレベルの信号を出力し、それ以外の場合にＨレベルの信号を出力する否定論理積を実装した回路である。このＮＡＮＤ回路３２３は、一方の入力端子が極性制御端子に接続され、他方の入力端子が出力有無制御端子に接続されている。
【００１８】
インバータ３２４は、Ｈレベルの信号が入力された場合にＬレベルの信号を出力し、Ｌレベルの信号が入力された場合にＨレベルの信号を出力する論理否定を実装した回路である。このインバータ３２４は、直列に偶数個接続され、入力端が一方のＮＡＮＤ回路（図２ではＮＡＮＤ回路３２２）の出力端子に接続され、出力端が一方の差動対トランジスタ（図２ではトランジスタ３１３，３１４）の共通ソースに接続されている。なお図２では、インバータ３２４が２個設けられた場合を示している。
【００１９】
インバータ３２５は、Ｈレベルの信号が入力された場合にＬレベルの信号を出力し、Ｌレベルの信号が入力された場合にＨレベルの信号を出力する論理否定を実装した回路である。このインバータ３２５は、直列に偶数個接続され、入力端が他方のＮＡＮＤ回路（図２ではＮＡＮＤ回路３２３）の出力端子に接続され、出力端が他方の差動対トランジスタ（図２ではトランジスタ３１１，３１２）の共通ソースに接続されている。なお図２では、インバータ３２５が２個設けられた場合を示している。
【００２０】
次に、上記のように構成された移相器１の動作例について説明する。
実施の形態１に係る移相器１では、図１に示すように、可変利得増幅器２ａで入力信号の同相成分の相補信号（電圧）ＶＰ＿Ｉ，ＶＮ＿Ｉを増幅して電流に変換し、可変利得増幅器２ｂで入力信号の直交成分の相補信号（電圧）ＶＰ＿Ｑ，ＶＮ＿Ｑを増幅して電流に変換して負荷に流して電圧出力を得る。
ここで、各トランスコンダクタンス増幅器３は、出力有無制御信号ＶＥＮ＿Ｉ＜０＞〜ＶＥＮ＿Ｉ＜Ｍ＞，ＶＥＮ＿Ｑ＜０＞〜ＶＥＮ＿Ｑ＜Ｍ＞によって、電流出力有り又は電流出力無しの２状態に制御される。そして、この出力有無制御信号ＶＥＮ＿Ｉ＜０＞〜ＶＥＮ＿Ｉ＜Ｍ＞，ＶＥＮ＿Ｑ＜０＞〜ＶＥＮ＿Ｑ＜Ｍ＞の設定の組み合わせによって、負荷に流れる電流の振幅が制御され、利得制御を行うことができる。
【００２１】
図３Ａ、図３Ｂは、トランスコンダクタンス増幅器３において、入力される出力有無制御信号ＶＥＮと出力される電流との関係を説明する図であって、電流出力状態を示す図と、電流無出力状態を示す図である。なお、トランスコンダクタンス増幅器３では、出力電流の極性を決める極性制御信号ＶＰＯＳも入力されるが、図３Ａ、図３Ｂの説明では関係ないため、極性制御信号ＶＰＯＳ＝Ｈとして説明を行う。また、非反転入力端子と反転入力端子にはそれぞれ相補信号（非反転入力信号ＶＰ、反転入力信号ＶＮ）が印加されているものとする。
【００２２】
図３Ａに示すように、出力有無制御信号ＶＥＮ＝Ｈの場合には、制御回路３２によって、クロスカップル差動対３１のうちの左側の差動対トランジスタ（トランジスタ３１１，３１２）の共通ソースに入力される信号がＬレベルになる。そのため、このトランジスタ３１１，３１２はオン状態となり電流が流れる。
一方、図３Ｂに示すように、出力有無制御信号ＶＥＮ＝Ｌの場合には、制御回路３２によって、クロスカップル差動対３１の両方の差動対トランジスタ（トランジスタ３１１〜３１４）の各共通ソースに入力される信号がＨレベルになる。そのため、トランジスタ３１１〜３１４は全てオフ状態となり電流は流れない。
【００２３】
図４Ａ、図４Ｂは、トランスコンダクタンス増幅器３において、入力される極性制御信号ＶＰＯＳと出力される電流の極性との関係を説明する図であって、極性通常時を示す図と、極性反転時を示す図である。なお図４Ａ、図４Ｂでは、出力有無制御信号ＶＥＮ＝Ｈとする。また、非反転入力端子と反転入力端子にはそれぞれ相補信号（非反転入力信号ＶＰ、反転入力信号ＶＮ）が印加されているものとする。
【００２４】
図４Ａに示すように、極性制御信号ＶＰＯＳ＝Ｈの場合には、制御回路３２によって、クロスカップル差動対３１のうちの左側の差動対トランジスタ（トランジスタ３１１，３１２）の共通ソースに入力される信号がＬレベルになり、右側の差動対トランジスタ（トランジスタ３１３，３１４）の共通ソースに入力される信号がＨレベルになる。そのため、トランジスタ３１１，３１２のみがオン状態となり通常極性の電流が流れる。
一方、図４Ｂに示すように、極性制御信号ＶＰＯＳ＝Ｌの場合には、制御回路３２によって、クロスカップル差動対３１のうちの左側の差動対トランジスタ（トランジスタ３１１，３１２）の共通ソースに入力される信号がＨレベルになり、右側の差動対トランジスタ（トランジスタ３１３，３１４）の共通ソースに入力される信号がＬレベルになる。そのため、トランジスタ３１３，３１４のみがオン状態となり反転した極性の電流が流れる。
【００２５】
なお、移相器１の出力に現れる信号の移相量はａｒｃｔａｎ（Ｑ／Ｉ）で表される。そして、Ｉ及びＱの極性は正負を取りうるため、ＩとＱをベクトル図で表現すると４象限すべてを取りうる。すなわち、本発明の移相器１では、０〜３６０度まで移相量を制御することが可能である。
図５は本発明の移相器１による移相制御の一例を示している。図５において、横軸は移送状態を示す制御コードである。また、左縦軸は移相量である。なお、移相量が制御コードに対して直線的に変化するのが理想である。また、利得（非表示）は制御コードに関わらす一定であることが望ましい。また、右縦軸は理想値からの利得誤差及び位相誤差である。
【００２６】
また、本発明の移相器１では、縦積みを最低１段とすることができ、クロスカップル差動対３１のソースをグランドレベルまで下げることができる。よって、従来構成に対し、クロスカップル差動対３１のドレイン電圧の振れ幅を広げることができ、線形性を向上させることができる。
【００２７】
なお実施の形態１では、ＮＡＮＤ回路３２２，３２３とクロスカップル差動対３１の共通ソースとの間にインバータ３２４，３２５をそれぞれ偶数個設けているが、その理由について以下に説明する。
トランスコンダクタ（トランスコンダクタンス増幅器）には、大別して、完全差動トランスコンダクタと疑似差動トランスコンダクタの２種類ある。
【００２８】
完全差動トランスコンダクタは、図６に示すように、差動対トランジスタの共有ソースに定電流源６０１，６０２が接続されたものである。定電流源６０１，６０２はトランジスタで構成されることが多い。この完全差動トランスコンダクタでは、定電流源６０１，６０２でバイアスしているため、差動対トランジスタに流れる電流及び利得は定電流源６０１，６０２で決まる。但し、既に述べているように、図６の構成では、定電流源６０１，６０２に電圧が必要であるため、その分、ドレイン電圧の振れ幅が小さくなる。
【００２９】
一方、疑似差動トランスコンダクタは、図７Ａ、図７Ｂに示すように、本発明で用いているトランスコンダクタである。この疑似差動トランスコンダクタでは、ドレイン電圧の振れ幅を大きく取ることができる。また、この疑似差動トランスコンダクタでは、差動対トランジスタに流れる電流及び利得は、ゲートに与えられる信号ＶＰ，ＶＮのＤＣ電圧により決まる。したがって、同じ信号ＶＰ，ＶＮのＤＣ電圧に対し、図７Ａのように共通ソースにＧＮＤが直結している場合には、意図した電流が流れ、意図した利得が得られる。一方、図７Ｂのように抵抗７０１，７０２がついた場合には、電流は少なくなり、意図した利得が得られなくなる。これが、疑似差動トランスコンダクタの欠点である。
【００３０】
ここで、図２に示す構成に対し、インバータ３２４，３２５を取払い、ＮＡＮＤ回路３２２，３２３をクロスカップル差動対３１の共通ソースに直結したとする。なお、ＮＡＮＤ回路３２２，３２３は図８に示す回路構成であり、インバータ３２４，３２５は図９に示す回路構成であるとする。
そして、ＮＡＮＤ回路３２２，３２３への２つの入力信号が共にＨレベルの場合、ＮＡＮＤ回路３２２，３２３から出力される信号はＬレベルになり、ＮＡＮＤ回路３２２，３２３の出力が接続されている共通ソースが接地電位になる。しかしながら、図８から明らかなように、ＮＡＮＤ回路３２２，３２３ではＮＭＯＳトランジスタが２つスタックされており、図９に示すインバータに比べてトランジスタのＯＮ抵抗が倍になる。すなわち、同一のＮＭＯＳトランジスタにおいて図７Ｂの抵抗値が倍増し、図２のようにインバータ３２４，３２４がある場合と比較して、意図した利得が得られなくなる（利得が下がる）。
以上が、インバータ３２４，３２５を、ＮＡＮＤ回路３２２，３２３とクロスカップル差動対３１の共通ソースとの間にそれぞれ偶数個設けている理由である。
【００３１】
以上のように、この実施の形態１によれば、各々のゲートに極性が反転した信号ＶＰ，ＶＮが入力される差動対トランジスタを１組有し、互いの差動対トランジスタの一方のドレインが、他方の差動対トランジスタの他方のドレインに接続されたクロスカップル差動対３１と、論理回路から成り、入力された出力有無制御信号ＶＥＮ及び極性制御信号ＶＰＯＳに基づいて、各々の差動対トランジスタの共通ソースに２値信号を出力する制御回路３２とを備えたので、従来構成に対し、増幅段（クロスカップル差動対３１）のドレイン電圧の振れ幅を広げることができ、線形性を向上させることができる。
【００３２】
なお上記では、制御回路３２をインバータ３２１，３２４，３２５及びＮＡＮＤ回路３２２，３２３で構成した場合を示した。しかしながら、これに限るものではなく、２つのＮＡＮＤ回路３２２，３２３に代えて２つのＡＮＤ回路（論理積回路）を用いてもよい。なお、ＡＮＤ回路を用いる場合には、インバータ３２４，３２５は奇数個設ける。
【００３３】
実施の形態２．
実施の形態２では、トランスコンダクタンス増幅器３の別の構成例を示す。なお、実施の形態２に係る移相器１は、トランスコンダクタンス増幅器３の構成以外の構成は、図１に示す実施の形態１の構成例と同様であり、その説明を省略する。
【００３４】
図１０はこの発明の実施の形態２に係るトランスコンダクタンス増幅器３の構成例を示す図である。
実施の形態２に係るトランスコンダクタンス増幅器３は、図１０に示すように、インダクタ３３、クロスカップル差動対３４及び制御回路３５を有している。
【００３５】
インダクタ３３は、一端が非反転入力端子（不図示）に接続され、他端が反転入力端子（不図示）に接続され、センターが接地されたものである。なお、非反転入力端子には非反転入力信号ＶＰが入力され、反転入力端子には反転入力信号ＶＮが入力される。
【００３６】
クロスカップル差動対３４は、トランジスタ３４１及びトランジスタ３４２から成る一対のトランジスタ（差動対トランジスタ）と、トランジスタ３４３及びトランジスタ３４４から成る一対のトランジスタ（差動対トランジスタ）とを有している。
【００３７】
トランジスタ３４１は、共通ソースが非反転入力端子とインダクタ３３の一端との間に接続されたものである。
トランジスタ３４２は、共通ソースが非反転入力端子とインダクタ３３の一端との間に接続され、ドレインがトランジスタ３４３のドレインに接続されたものである。
【００３８】
トランジスタ３４３は、共通ソースが反転入力端子とインダクタ３３の他端との間に接続されたものである。
トランジスタ３４４は、共通ソースが反転入力端子とインダクタ３３の他端との間に接続され、ドレインがトランジスタ３４１のドレインに接続されたものである。
【００３９】
制御回路３５は、論理回路から成り、クロスカップル差動対３４に対して、出力の有無を制御する機能（出力有無制御機能）と出力を行う信号の極性を制御する機能（極性制御機能）とを有するものである。実施の形態２の制御回路３５では、入力された出力有無制御信号ＶＥＮ及び極性制御信号ＶＰＯＳに基づいて、各々の差動対トランジスタの各々のゲートに２値信号を出力する。なお、出力有無制御信号ＶＥＮは、クロスカップル差動対３４の出力の有無を制御する２値信号（Ｈレベル（電源レベル）又はＬレベル（グランドレベル））である。また、極性制御信号ＶＰＯＳは、クロスカップル差動対３４の出力の極性を制御する２値信号（Ｈレベル（電源レベル）又はＬレベル（グランドレベル））である。
この制御回路３５は、インバータ（ＮＯＴ回路、否定回路）３５１，３５４，３５５及びＮＡＮＤ回路（否定論理積回路）３５２，３５３を有している。
【００４０】
インバータ３５１は、Ｈレベルの信号が入力された場合にＬレベルの信号を出力し、Ｌレベルの信号が入力された場合にＨレベルの信号を出力する論理否定を実装した回路である。このインバータ３５１は、直列に奇数個接続され、入力端が極性制御端子（不図示）に接続されている。なお、極性制御端子には極性制御信号ＶＰＯＳが入力される。また図１０では、インバータ３５１が１個設けられた場合を示している。
【００４１】
ＮＡＮＤ回路３５２は、Ｈレベルの２信号が入力された場合にＬレベルの信号を出力し、それ以外の場合にＨレベルの信号を出力する否定論理積を実装した回路である。このＮＡＮＤ回路３５２は、一方の入力端子が出力有無制御端子（不図示）に接続され、他方の入力端子がインバータ３５１の出力端子に接続されている。なお、出力有無制御端子には出力有無制御信号ＶＥＮが入力される。
【００４２】
ＮＡＮＤ回路３５３は、Ｈレベルの２信号が入力された場合にＬレベルの信号を出力し、それ以外の場合にＨレベルの信号を出力する否定論理積を実装した回路である。このＮＡＮＤ回路３５３は、一方の入力端子が極性制御端子に接続され、他方の入力端子が出力有無制御端子に接続されている。
【００４３】
インバータ３５４は、Ｈレベルの信号が入力された場合にＬレベルの信号を出力し、Ｌレベルの信号が入力された場合にＨレベルの信号を出力する論理否定を実装した回路である。このインバータ３５４は、直列に奇数個接続され、入力端が一方のＮＡＮＤ回路（図１０ではＮＡＮＤ回路３５２）の出力端子に接続され、出力端が各々の差動対トランジスタの一方のゲート（図１０ではトランジスタ３４２，３４４のゲート）に接続されている。なお図１０では、インバータ３５４が１個設けられた場合を示している。
【００４４】
インバータ３５５は、Ｈレベルの信号が入力された場合にＬレベルの信号を出力し、Ｌレベルの信号が入力された場合にＨレベルの信号を出力する論理否定を実装した回路である。このインバータ３５５は、直列に奇数個接続され、入力端が他方のＮＡＮＤ回路（図１０ではＮＡＮＤ回路３５３）の出力端子に接続され、出力端が各々の差動対トランジスタの他方のゲート（図１０ではトランジスタ３４１，３４３のゲート）に接続されている。なお図１０では、インバータ３５５が１個設けられた場合を示している。
【００４５】
次に、上記のように構成された移相器１の動作例について説明する。
実施の形態２に係る移相器１では、実施の形態１と同様に図１に示すように、可変利得増幅器２ａで入力信号の同相成分の相補信号（電圧）ＶＰ＿Ｉ，ＶＮ＿Ｉを増幅して電流に変換し、可変利得増幅器２ｂで入力信号の直交成分の相補信号（電圧）ＶＰ＿Ｑ，ＶＮ＿Ｑを増幅して電流に変換して負荷に流して電圧出力を得る。
ここで、各トランスコンダクタンス増幅器３は、出力有無制御信号ＶＥＮ＿Ｉ＜０＞〜ＶＥＮ＿Ｉ＜Ｍ＞，ＶＥＮ＿Ｑ＜０＞〜ＶＥＮ＿Ｑ＜Ｍ＞によって、電流出力有り又は電流出力無しの２状態に制御される。そして、この出力有無制御信号ＶＥＮ＿Ｉ＜０＞〜ＶＥＮ＿Ｉ＜Ｍ＞，ＶＥＮ＿Ｑ＜０＞〜ＶＥＮ＿Ｑ＜Ｍ＞の設定の組み合わせによって、負荷に流れる電流の振幅が制御され、利得制御を行うことができる。
【００４６】
図１１Ａ、図１１Ｂは、トランスコンダクタンス増幅器３において、入力される出力有無制御信号ＶＥＮと出力される電流との関係を説明する図であって、電流出力状態を示す図と、電流無出力状態を示す図である。なお、トランスコンダクタンス増幅器３では、出力電流の極性を決める極性制御信号ＶＰＯＳも入力されるが、図１１Ａ、図１１Ｂの説明では関係ないため、極性制御信号ＶＰＯＳ＝Ｈとして説明を行う。また、非反転入力端子と反転入力端子にはそれぞれ相補信号（非反転入力信号ＶＰ、反転入力信号ＶＮ）が印加されているものとする。
【００４７】
図１１Ａに示すように、出力有無制御信号ＶＥＮ＝Ｈの場合には、制御回路３５によって、クロスカップル差動対３４のうちのトランジスタ３４１，３４３のゲートに入力される信号がＨレベルになる。そのため、このトランジスタ３４１，３４３はオン状態となり電流が流れる。
一方、図１１Ｂに示すように、出力有無制御信号ＶＥＮ＝Ｌの場合には、制御回路３５によって、クロスカップル差動対３４の全てのトランジスタ３４１〜３４４のゲートに入力される信号がＬレベルになる。そのため、トランジスタ３４１〜３４４は全てオフ状態となり電流は流れない。
【００４８】
図１２Ａ、図１２Ｂは、トランスコンダクタンス増幅器３において、入力される極性制御信号ＶＰＯＳと出力される電流の極性との関係を説明する図であって、極性通常時を示す図と、極性反転時を示す図である。なお図１２Ａ、図１２Ｂでは、出力有無制御信号ＶＥＮ＝Ｈとする。また、非反転入力端子と反転入力端子にはそれぞれ相補信号（非反転入力信号ＶＰ、反転入力信号ＶＮ）が印加されているものとする。
【００４９】
図１２Ａに示すように、極性制御信号ＶＰＯＳ＝Ｈの場合には、制御回路３５によって、クロスカップル差動対３４のうちのトランジスタ３４１，３４３のゲートに入力される信号がＨレベルになり、トランジスタ３４２，３４４のゲートに入力される信号がＬレベルになる。そのため、トランジスタ３４１，３４３のみがオン状態となり通常極性の電流が流れる。
一方、図１２Ｂに示すように、極性制御信号ＶＰＯＳ＝Ｌの場合には、制御回路３５によって、クロスカップル差動対３４のうちのトランジスタ３４２，３４４のゲートに入力される信号がＨレベルになり、トランジスタ３４１，３４３のゲートに入力される信号がＬレベルになる。そのため、トランジスタ３４２，３４４のみがオン状態となり反転した極性の電流が流れる。
【００５０】
なお、移相器１の出力に現れる信号の移相量はａｒｃｔａｎ（Ｑ／Ｉ）で表される。そして、Ｉ及びＱの極性は正負を取りうるため、ＩとＱをベクトル図で表現すると４象限すべてを取りうる。すなわち、本発明の移相器１では、０〜３６０度まで移相量を制御することが可能である。
また、本発明の移相器１では、縦積みを最低１段とすることができる。よって、従来構成に対し、クロスカップル差動対３４のドレイン電圧の振れ幅を広げることができ、線形性を向上させることができる。
【００５１】
以上のように、この実施の形態２によれば、各々の共通ソースに極性が反転した信号が入力される１組の差動対トランジスタを有し、互いの差動対トランジスタの一方のドレインが、他方の差動対トランジスタの他方のドレインに接続されたクロスカップル差動対３４と、論理回路から成り、入力された出力有無制御信号ＶＥＮ及び極性制御信号ＶＰＯＳに基づいて、各々の差動対トランジスタの各々のゲートに２値信号を出力する制御回路３５とを備えたので、従来構成に対し、増幅段（クロスカップル差動対３４）のドレイン電圧の振れ幅を広げることができ、線形性を向上させることができる。また、実施の形態２の構成では、実施の形態１の構成に対してインバータ数を削減することができる。
【００５２】
なお上記では、制御回路３５をインバータ３５１，３５４，３５５及びＮＡＮＤ回路３５２，３５３で構成した場合を示した。しかしながら、これに限るものではなく、２つのＮＡＮＤ回路３５２，３５３に代えて２つのＡＮＤ回路（論理積回路）を用いてもよい。なお、ＡＮＤ回路を用いる場合には、インバータ３５４，３５５は偶数個設ける。
また、ＡＮＤ回路とクロスカップル差動対３４との間にインバータ３５４，３５５をそれぞれ偶数個設ける理由は実施の形態１と同様である。
【００５３】
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
【産業上の利用可能性】
【００５４】
この発明に係るトランスコンダクタンス増幅器は、従来構成に対し、増幅段のドレイン電圧の振れ幅を広げることができ、線形性を向上させることができ、出力有無制御機能及び極性制御機能を有するトランスコンダクタンス増幅器、及びトランスコンダクタンス増幅器を用いた移相器等に用いるのに適している。
【符号の説明】
【００５５】
１  移相器、２ａ，２ｂ  可変利得増幅器、３  トランスコンダクタンス増幅器、３１，３４  クロスカップル差動対、３２，３５  制御回路、３３  インダクタ、３１１〜３１４，３４１〜３４４  トランジスタ、３２１，３２４，３２５，３４１，３４４，３４５  インバータ（ＮＯＴ回路、否定回路）、３２２，３２３，３４２，３４３  ＮＡＮＤ回路（否定論理積回路）、６０１，６０２  定電流源、７０１，７０２  抵抗。
【図１】
2017072911.tif 000003
【図２】
2017072911.tif 000004
【図３】
2017072911.tif 000005
【図４】
2017072911.tif 000006
【図５】
2017072911.tif 000007
【図６】
2017072911.tif 000008
【図７】
2017072911.tif 000009
【図８】
2017072911.tif 000010
【図９】
2017072911.tif 000011
【図１０】
2017072911.tif 000012
【図１１】
2017072911.tif 000013
【図１２】
2017072911.tif 000014
【国際調査報告】
2017072911.tif 000015
2017072911.tif 000016
2017072911.tif 000017
2017072911.tif 000018