(57)【要約】  動作出力を示すステップと移行条件を示すトランジションとを含んだ複数のブロックを有するＳＦＣプログラムを実行するプログラマブルロジックコントローラ（１）であって、ＳＦＣプログラムの実行時に、活性なステップに含まれるデバイスのデバイスデータをスキャンごとに収集するＳＦＣ用デバイスデータ収集部（８）と、ＳＦＣ用デバイスデータ収集部（８）が収集したデータを記憶するＳＦＣ用デバイスデータ記憶部（９）と、ＳＦＣ用デバイスデータ記憶部（９）に記憶したデータをステップごと又はブロックごとのファイルでメモリカード（１１）に出力するＳＦＣ用デバイスデータ出力部（１０）と、を有する。
2016185558.tif 000002
【特許請求の範囲】
【請求項１】
動作出力を示す第１の基本単位と移行条件を示す第２の基本単位とを含んで構成されたブロックを複数有するシーケンシャルファンクションチャートプログラムを実行するプログラマブルロジックコントローラであって、
前記シーケンシャルファンクションチャートプログラムの実行時に、活性な第１の基本単位に含まれるデバイスのデバイスデータをスキャンごとに収集するデバイスデータ収集部と、
前記デバイスデータ収集部が収集したデータを記憶するデバイスデータ記憶部と、
前記デバイスデータ記憶部に記憶したデータを前記第１の基本単位ごと又は前記ブロックごとのファイルで記憶媒体に出力するデバイスデータ出力部と、
を有することを特徴とするプログラマブルロジックコントローラ。
【請求項２】
前記デバイスデータを収集するか否かと、前記デバイスデータを収集する第１の基本単位とを前記ブロックごとに設定したパラメータを記憶するパラメータ記憶部を有することを特徴とする請求項１に記載のプログラマブルロジックコントローラ。
【請求項３】
動作出力を示す第１の基本単位と移行条件を示す第２の基本単位とを含んで構成されたブロックを複数有するシーケンシャルファンクションチャートプログラムを実行するプログラマブルロジックコントローラの動作をモニタするエンジニアリングツールであって、
前記プログラマブルロジックコントローラが前記シーケンシャルファンクションチャートプログラムを実行する際の活性な第１の基本単位に含まれるデバイスのデバイスデータが、前記第１の基本単位ごと又は前記ブロックごとのファイルで書き込まれた記憶媒体から、前記デバイスデータを読み出す出力ファイル読み込み部と、
前記ファイル読み込み部が読み出したデバイスデータを、前記シーケンシャルファンクションチャートに重畳して表示する表示部とを有することを特徴とするエンジニアリングツール。
【請求項４】
前記デバイスデータを収集するか否かと、前記デバイスデータを収集する第１の基本単位の範囲とを示すパラメータを、前記ブロックごとに設定するシーケンシャルファンクションチャートパラメータ設定部を有することを特徴とする請求項３に記載のエンジニアリングツール。
【請求項５】
コンピュータに、プログラマブルロジックコントローラの動作をモニタさせるエンジニアリングツールプログラムであって、
前記コンピュータに、
動作出力を示す第１の基本単位と移行条件を示す第２の基本単位とを含んで構成されたブロックを複数有するシーケンシャルファンクションチャートプログラムを実行するプログラマブルロジックコントローラが、前記シーケンシャルファンクションチャートプログラムを実行する際の活性な第１の基本単位に含まれるデバイスのデバイスデータが、前記第１の基本単位ごと又は前記ブロックごとのファイルで書き込まれた記憶媒体から、前記デバイスデータを読み出す処理と、
読み出した前記デバイスデータを、前記シーケンシャルファンクションチャートに重畳して表示する処理とを実行させることを特徴とするエンジニアリングツールプログラム。
【請求項６】
前記コンピュータに、前記デバイスデータを収集するか否かと、前記デバイスデータを収集する第１の基本単位の範囲とを示すパラメータを、前記ブロックごとに設定する処理を行わせることを特徴とする請求項５に記載のエンジニアリングツールプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トラブルシュートを容易に行えるプログラマブルロジックコントローラ、エンジニアリングツール及びエンジニアリングツールプログラムに関する。
【背景技術】
【０００２】
従来、プログラマブルロジックコントローラでは、デバイス値の不正演算によるシーケンシャルファンクションチャート（Sequential  Function  Chart,  SFC）プログラムの誤動作が発生した場合に、トラブルシュートに時間がかかるという問題があった。【０００３】
特許文献１には、トラブルシュートを簡単にするために、ＳＦＣプログラムとＳＦＣプログラム内のデバイスの出力状態とを一画面で確認できるようにしたプログラマブルロジックコントローラが開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−１９５１０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記特許文献１に記載の方法では、ＳＦＣプログラムの実行時間に比べてプログラマブルロジックコントローラとエンジニアリングツールとの通信時間の方が大きいため、ステップ内のデバイス出力を全て表示できるわけではない。また、ＳＦＣプログラムの誤動作が発生した場合、特許文献１に記載の方法では、現在のデバイス出力状態のみを表示するため、過去に遡ってデバイスの演算過程を確認することはできないという問題があった。【０００６】
本発明は、上記に鑑みてなされたものであって、ステップ内のデバイス出力を全て表示でき、過去に遡ってデバイスの演算過程を確認可能なプログラマブルロジックコントローラを得ることを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決し、目的を達成するために、本発明は、動作出力を示す第１の基本単位と移行条件を示す第２の基本単位とを含んで構成されたブロックを複数有するシーケンシャルファンクションチャートプログラムを実行するプログラマブルロジックコントローラであって、シーケンシャルファンクションチャートプログラムの実行時に、活性な第１の基本単位に含まれるデバイスのデバイスデータをスキャンごとに収集するデバイスデータ収集部とデバイスデータ収集部が収集したデータを記憶するデバイスデータ記憶部と、デバイスデータ記憶部に記憶したデータを第１の基本単位ごと又はブロックごとのファイルで記憶媒体に出力するデバイスデータ出力部と、を有することを特徴とする。
【発明の効果】
【０００８】
本発明にかかるプログラマブルロジックコントローラは、ステップ内のデバイス出力を全て表示でき、過去に遡ってデバイスの演算過程を確認可能であるという効果を奏する。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施の形態１にかかるプログラマブルロジックコントローラ及びエンジニアリングツールの構成を示す図
【図２】実施の形態１にかかるプログラマブルロジックコントローラのハードウェア構成を示す図
【図３】実施の形態１にかかるエンジニアリングツールを実現する情報処理装置のハードウェア構成を示す図
【図４】実施の形態１にかかるプログラマブルロジックコントローラが実行するＳＦＣプログラムの構造を示す図
【図５】実施の形態１にかかるプログラマブルロジックコントローラのデバイスデータ収集動作の流れを示すフローチャート
【図６】実施の形態１にかかるプログラマブルロジックコントローラのＳＦＣプログラム実行処理の流れを示すフローチャート
【図７】実施の形態１にかかるプログラマブルロジックコントローラのブロック起動処理の流れを示すフローチャート
【図８】実施の形態１にかかるプログラマブルロジックコントローラのデータ収集のタイミングを模式的に示す図
【図９】実施の形態１にかかるエンジニアリングツールによるトラブルシュートの例を示す図
【図１０】実施の形態１にかかるエンジニアリングツールによるトラブルシュートの例を示す図
【図１１】実施の形態１にかかるエンジニアリングツールによるトラブルシュートの例を示す図
【図１２】本発明の実施の形態２にかかるプログラマブルロジックコントローラ及びエンジニアリングツールの構成を示す図
【図１３】実施の形態２にかかるエンジニアリングツールのＳＦＣパラメータ設定画面の一例を示す図
【図１４】実施の形態２にかかるプログラマブルロジックコントローラのデバイスデータ収集動作の流れを示すフローチャート
【図１５】実施の形態２にかかるプログラマブルロジックコントローラのブロック起動処理の流れを示すフローチャート
【発明を実施するための形態】
【００１０】
以下に、本発明の実施の形態にかかるプログラマブルロジックコントローラ、エンジニアリングツール及びエンジニアリングツールプログラムを図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００１１】
実施の形態１．
図１は、本発明の実施の形態１にかかるプログラマブルロジックコントローラ及びエンジニアリングツールの構成を示す図である。実施の形態１にかかるプログラマブルロジックコントローラ１は、デバイスデータを収集するデバイスデータ収集機能部２と、動作出力を示す第１の基本単位であるステップと移行条件を示す第２の基本単位であるトランジションとを含んで構成されたＳＦＣプログラムをモニタしてモニタ結果をエンジニアリングツール１２へ送信するＳＦＣモニタ部３と、を有する。また、プログラマブルロジックコントローラ１は、ＳＦＣプログラムを実行するＳＦＣ用プログラム実行部４と、ステップ内のデバイスを解析済か否かを確認するデバイス解析チェック部であるＳＦＣ用デバイス解析チェック部６と、プログラマブルロジックコントローラ１の電源オン時又はステップ内のプログラム実行後にステップ内のデバイスデータを解析するデバイス解析部であるＳＦＣ用デバイス解析部７と、ステップ活性時にデバイス出力状態を収集するデバイスデータ収集部であるＳＦＣ用デバイスデータ収集部８と、収集したデバイス出力状態を記憶するデバイスデータ記憶部であるＳＦＣ用デバイスデータ記憶部９と、ＳＦＣ用デバイスデータ記憶部９に記憶したデバイス出力状態を記憶媒体であるメモリカード１１へステップごとにファイル出力するデバイスデータ出力部であるＳＦＣ用デバイスデータ出力部１０とを有する。ＳＦＣ用デバイスデータ記憶部９は、リングバッファ構造になっており、古い情報から順に新しい情報に書き換えられる。なお、デバイス出力状態を記憶する記憶媒体は、メモリカード１１に限定されることはない。
【００１２】
図２は、実施の形態１にかかるプログラマブルロジックコントローラのハードウェア構成を示す図である。プログラマブルロジックコントローラ１は、プログラムを実行する演算装置２１と、演算装置２１がワークエリアに用いるメモリ２２と、プログラム及びデータを記憶する記憶装置２３と、メモリカード１１に情報を記録するメモリカードライタ２４と、エンジニアリングツール１２との通信用の通信装置２５とを有する。演算装置２１には、ＣＰＵ（Central  Processing  Unit）を適用できる。メモリ２２には、ＲＡＭ（Random  Access  Memory）を適用できる。記憶装置２３には、不揮発性半導体メモリを適用できる。なお、メモリカードライタ２４は、プログラマブルロジックコントローラ１に外付けされてもよい。
【００１３】
図１に示したデバイスデータ収集機能部２、ＳＦＣ用プログラム実行部４、ＳＦＣ用デバイス解析チェック部６、ＳＦＣ用デバイス解析部７及びＳＦＣ用デバイスデータ収集部８は、演算装置２１がメモリ２２をワークエリアに用いて、ソフトウェアを実行することによって実現される。また、複数の演算装置及び複数のメモリが連携して上記機能を実行してもよい。ＳＦＣモニタ部３は、演算装置２１と通信装置２５とによって実現される。ＳＦＣ用デバイスデータ記憶部９は、記憶装置２３によって実現される。ＳＦＣ用デバイスデータ出力部１０は、メモリカードライタ２４によって実現される。
【００１４】
図１に示すように、エンジニアリングツール１２は、メモリカード１１からファイルを読み込むＳＦＣ用出力ファイル読み込み部１３と、ＳＦＣ用出力ファイル読み込み部１３が読み出したデバイスデータを、ＳＦＣプログラムに重畳して表示するＳＦＣ用表示部１４と、プログラマブルロジックコントローラ１からＳＦＣプログラムのモニタ結果を受信して表示するモニタ結果表示部１５とを有する。
【００１５】
図３は、実施の形態１にかかるエンジニアリングツールを実現する情報処理装置のハードウェア構成を示す図である。情報処理装置３０は、プログラムを実行する演算装置３１と、演算装置３１がワークエリアに用いるメモリ３２と、エンジニアリングツールプログラム３８及びデータを記憶する記憶装置３３と、情報を表示する表示装置３４と、ユーザが情報を入力するためのユーザインタフェースである入力装置３５と、メモリカード１１から情報を読み出すメモリカードリーダ３６と、プログラマブルロジックコントローラ１との通信用の通信装置３７とを有する。演算装置３１には、ＣＰＵ（Central  Processing  Unit）を適用できる。メモリ３２には、ＲＡＭ（Random  Access  Memory）を適用できる。記憶装置３３には、不揮発性半導体メモリ又はハードディスクドライブを適用できる。表示装置３４には、液晶表示装置を適用できる。入力装置３５にはキーボード及びマウスを適用できる。なお、メモリカードリーダ３６は、情報処理装置３０に外付けされてもよい。表示装置３４及び入力装置３５は、演算装置３１、メモリ３２及び記憶装置３３と一体の筐体に収容されている必要はない。
【００１６】
情報処理装置３０は、記憶装置３３に記憶されているエンジニアリングツールプログラム３８を演算装置３１がメモリ３２をワークエリアにして実行することによってエンジニアリングツール１２になっている。すなわち、図１に示したＳＦＣ用表示部１４は、記憶装置３３に記憶されているエンジニアリングツールプログラム３８を演算装置３１がメモリ３２をワークエリアにして実行することによって実現される。また、複数の演算装置及び複数のメモリが連携して上記機能を実行してもよい。ＳＦＣ用出力ファイル読み込み部１３は、メモリカードリーダ３６によって実現される。モニタ結果表示部１５は、演算装置３１、表示装置３４及び通信装置３７によって実現される。
【００１７】
図４は、実施の形態１にかかるプログラマブルロジックコントローラが実行するＳＦＣプログラムの構造を示す図である。ＳＦＣプログラム４０は、一連の制御動作を複数のステップに分割し、プログラムの実行順序及び実行条件を明確に表現可能な制御仕様の記述形式で記述されている。ＳＦＣプログラム４０は、ブロック［１］４１、ブロック［２］４２及びブロック［３］４３の三つのブロックを含んでいる。ブロック［１］４１は、ステップ［１］、ステップ［２］、ステップ［３］、・・・の複数のステップ及びトランジションを含んでいる。各ステップは、ブロックを構成する第１の基本単位であり、動作出力を示す。各トランジションは、ブロックを構成する第２の基本単位であり、次のステップへ移行するための条件を示す。ステップ［１］が活性の時に移行条件ｃ１が成立すると、ステップ［２］が活性となり、ステップ［１］は非活性となる。ステップ［２］が活性の時に移行条件ｃ２が成立すると、ステップ［３］が活性となり、ステップ［２］は非活性となる。ステップ［３］が活性の時に移行条件ｃ３が成立すると、ステップ［３］は非活性となり次のステップが活性になる。
【００１８】
ブロック［２］４２は、ステップ［１１］、ステップ［１２］、ステップ［１３］、・・・の複数のステップを含んでいる。ステップ［１１］が活性の時に移行条件ｃ１１が成立すると、ステップ［１２］が活性となり、ステップ［１１］は非活性となる。ステップ［１２］が活性の時に移行条件ｃ１２が成立すると、ステップ［１３］が活性となり、ステップ［１２］は非活性となる。ステップ［１３］が活性の時に移行条件ｃ１３が成立すると、ステップ［１３］は非活性となり、次のステップが活性になる。
【００１９】
ブロック［３］４３は、ステップ［２１］、ステップ［２２］、ステップ［２３］、・・・の複数のステップを含んでいる。ステップ［２１］が活性の時に移行条件ｃ２１が成立すると、ステップ［２２］が活性となり、ステップ［２１］は非活性となる。ステップ［２２］が活性の時に移行条件ｃ２２が成立すると、ステップ［２３］が活性となり、ステップ［２２］は非活性となる。ステップ［２３］が活性の時に移行条件ｃ２３が成立すると、ステップ［２３］は非活性となり、次のステップが活性になる。
【００２０】
実施の形態１にかかるプログラマブルロジックコントローラ１の動作について説明する。図５は、実施の形態１にかかるプログラマブルロジックコントローラのデバイスデータ収集動作の流れを示すフローチャートである。ステップＳ１１でＳＦＣ用プログラム実行部４は、イニシャル処理を行う。ステップＳ１２で、ＳＦＣ用プログラム実行部４は、ＳＦＣプログラム実行処理を行う。ステップＳ１３で、ＳＦＣ用プログラム実行部４は、エンド処理を行う。ステップＳ１２及びステップＳ１３の処理は、プログラマブルロジックコントローラ１の動作周期である１スキャンの間に実行される。
【００２１】
図６は、実施の形態１にかかるプログラマブルロジックコントローラのＳＦＣプログラム実行処理の流れを示すフローチャートである。ＳＦＣプログラム実行処理では、ＳＦＣプログラムのブロックの数だけループ処理を行う。ループ処理では、ステップＳ２１で、ブロック起動処理を行う。ＳＦＣプログラムのブロックの数だけループしたらＳＦＣ用プログラム実行部４は、ＳＦＣプログラム実行処理を終了する。
【００２２】
図７は、実施の形態１にかかるプログラマブルロジックコントローラのブロック起動処理の流れを示すフローチャートである。ブロック起動処理では、ブロック内のステップの数だけループ処理を行う。ループ処理では、ステップＳ３１において、ＳＦＣ用プログラム実行部４は、ＳＦＣプログラムのステップが活性かを判断する。ＳＦＣプログラムのステップが活性でなければ、ステップＳ３１でＮｏとなり、ループ処理を終了して、次のステップについてループ処理を行う。ＳＦＣプログラムのステップが活性であれば、ステップＳ３１でＹｅｓとなり、ステップＳ３２で、ＳＦＣ用プログラム実行部４は、ステップ内の動作出力を実行する。
【００２３】
続いて、ステップＳ３３で、ＳＦＣ用デバイス解析チェック部６は、ステップ内のデバイスを解析済か否かを判断する。解析済であれば、ステップＳ３３でＹｅｓとなり、ステップＳ３５に進む。未解析であれば、ステップＳ３３でＮｏとなり、ステップＳ３４で、ＳＦＣ用デバイス解析部７は、ステップ内のデバイスを解析する。ＳＦＣ用デバイス解析部７がステップ内のデバイスを解析すると、ＳＦＣ用デバイスデータ記憶部９に解析したステップ用の記憶領域が形成される。ＳＦＣ用デバイスデータ記憶部９は、リングバッファ構造であるため、記憶装置２３に空き容量が無い場合には、ＳＦＣ用デバイスデータ記憶部９内の最古の記憶領域が新たにデバイスを解析したステップ用の記憶領域に書き換えられる。ステップＳ３５で、ＳＦＣ用デバイスデータ収集部８は、ステップ内のデバイス出力状態をＳＦＣ用デバイスデータ記憶部９に記憶させる。ＳＦＣプログラムのステップの数だけループしたらＳＦＣ用デバイスデータ収集部８は、処理を終了する。
【００２４】
上記の処理により、ＳＦＣ用デバイスデータ収集部８は、ＳＦＣプログラムの中で活性ステップを特定し、デバイスデータをＳＦＣ用デバイスデータ記憶部９に記憶させる。
【００２５】
図８は、実施の形態１にかかるプログラマブルロジックコントローラのデータ収集のタイミングを模式的に示す図である。１回目のスキャンでは、スキャン開始の時点でステップ［１］が活性であるため、ＳＦＣ用デバイスデータ収集部８は、ステップ［１］のデバイスデータをＳＦＣ用デバイスデータ記憶部９内のステップ［１］用の記憶領域９１に記憶させる。２回目のスキャンでは、スキャン中に移行条件ａが成立してステップ［１］が非活性となり、ステップ［２］が活性となっているが、スキャン開始の時点でステップ［１］が活性であるため、ＳＦＣ用デバイスデータ収集部８は、ステップ［１］のデバイスデータをＳＦＣ用デバイスデータ記憶部９内のステップ［１］用の記憶領域９１に記憶させる。３回目のスキャンでは、スキャン中に移行条件ｂが成立してステップ［２］が非活性となり、ステップ［３］が活性となっているが、スキャン開始の時点でステップ［２］が活性であるため、ＳＦＣ用デバイスデータ収集部８は、ステップ［２］のデバイスデータをＳＦＣ用デバイスデータ記憶部９内のステップ［２］用の記憶領域９２に記憶させる。４回目のスキャンでは、スキャン開始の時点でステップ［３］が活性であるため、ＳＦＣ用デバイスデータ収集部８は、ステップ［３］のデバイスデータをＳＦＣ用デバイスデータ記憶部９内のステップ［３］用の記憶領域９３に記憶させる。
【００２６】
ＳＦＣ用デバイスデータ記憶部９に記憶されたデバイスデータは、ステップが非活性の時にＳＦＣ用デバイスデータ出力部１０によってメモリカード１１に出力される。一例を挙げると、ステップ［１］用の記憶領域９１に記憶されたステップ［１］のデバイスデータは、３回目のスキャン以降にＳＦＣ用デバイスデータ出力部１０によってメモリカード１１に出力される。メモリカード１１には、ステップ又はブロックを単位とするファイルでデバイスデータが格納される。
【００２７】
エンジニアリングツール１２でトラブルシュートを行う際には、ＳＦＣプログラムの不正演算発生箇所から遡ってデバイスの演算過程を確認することで、不正演算が発生した箇所を特定する。ＳＦＣプログラムのステップ［３］で不正演算が発生していることがＳＦＣモニタ部３で検出されると、モニタ結果表示部１５によりモニタ結果がエンジニアリングツール１２上で表示される。従って、ユーザは、ＳＦＣプログラムのステップ［３］からトラブルシュートを開始する。図９、図１０及び図１１は、実施の形態１にかかるエンジニアリングツールによるトラブルシュートの例を示す図である。まず、ＳＦＣプログラムのステップ［３］のデバイスデータをＳＦＣ用出力ファイル読み込み部１３でメモリカード１１から読み込み、ＳＦＣ用表示部１４により表示する。図９には、ステップ［３］のデバイスデータ表示画面５３が示されている。ＳＦＣプログラムのステップ［３］のデバイスデータ表示画面５３からは、デバイスＤ１の値が１２０よりも大きいと不正演算が発生することと、デバイスＤ１の値が１３０であることとを確認できる。
【００２８】
次に、ＳＦＣプログラムでステップ［３］の一つ前段のステップであるステップ［２］のデバイスデータをＳＦＣ用出力ファイル読み込み部１３でメモリカード１１から読み込み、ＳＦＣ用表示部１４により表示する。図１０には、ステップ［２］のデバイスデータ表示画面５２が示されている。ステップ［２］のデバイスデータ表示画面５２からは、デバイスＤ１に２０を加算した結果、デバイスＤ１の値が１３０になったことを確認できる。
【００２９】
次に、ＳＦＣプログラムでステップ［２］の一つ前段のステップであるステップ［１］のデバイスデータをＳＦＣ用出力ファイル読み込み部１３でメモリカード１１から読み込み、ＳＦＣ用表示部１４により表示する。図１１には、ステップ［１］のデバイスデータ表示画面５１が示されている。ステップ［１］のデバイスデータ表示画面５１からは、デバイスＤ１に１０を加算した結果、デバイスＤ１の値が１１０になったことを確認できる。
【００３０】
図９に示したステップ［３］のデバイスデータ表示画面５３、図１０に示したステップ［２］のデバイスデータ表示画面５２及び図１１に示したステップ［１］のデバイスデータ表示画面５１により、ステップ［２］でデバイスＤ１の値に２０を加算したことが不正演算の原因であることを特定できる。
【００３１】
上記のように、メモリカード１１に出力したデバイスデータをエンジニアリングツール１２上で表示することにより、ＳＦＣプログラムを表示するグラフィカルユーザインタフェースを用いてデバイスデータを確認することが可能となる。ＳＦＣプログラムを表示するグラフィカルユーザインタフェースを用いてデバイスデータを確認することにより、表計算ソフトウェアを用いてデバイスデータを数値データで確認する場合よりも、トラブルシュートが容易である。
【００３２】
なお、上述した動作においては、ステップ内の動作出力を実行する際にステップ内のデバイスを解析しているが、プログラマブルロジックコントローラの電源がオンされた時にＳＦＣプログラムの各ステップのデバイスを解析してもよい。プログラマブルロジックコントローラの電源がオンされた時にＳＦＣプログラムの各ステップのデバイスを解析すれば、ＳＦＣプログラム実行時には、ステップ内のデバイスを解析済であるかを判断するステップＳ３３の処理と、ステップ内のデバイスを解析するステップＳ３４の処理とを省略できるため、ＳＦＣプログラムの実行速度を高めることができる。ただし、ステップ内のデバイスを解析時点でＳＦＣ用デバイスデータ記憶部にステップごとの記憶領域が確保されるため、プログラマブルロジックコントローラの電源がオンされた時にデバイスの解析を行うと、ＳＦＣ用デバイスデータ記憶部を実現する記憶装置は、ＳＦＣプログラムの全ステップ分のデバイスデータ記憶部を確保できる記憶容量が要求されることになる。したがって、ＳＦＣプログラムのステップ数と記憶装置の記憶容量とに基づいて、プログラマブルロジックコントローラの電源がオンされた時にデバイスを解析するか否かを判断すると良い。
【００３３】
実施の形態１によれば、ＳＦＣプログラムのステップごとにデバイスデータを収集するため、ステップ内のデバイス出力を全て表示でき、過去に遡ってデバイスの演算過程を確認することができる。
【００３４】
実施の形態２．
図１２は、本発明の実施の形態２にかかるプログラマブルロジックコントローラ及びエンジニアリングツールの構成を示す図である。実施の形態２にかかるプログラマブルロジックコントローラ６１は、デバイスデータを収集するか否か及び収集するステップの範囲をブロックごとに設定したパラメータを記憶するＳＦＣパラメータ記憶部５を有する点で、実施の形態１のプログラマブルロジックコントローラ１と相違する。なお、実施の形態２では、ＳＦＣ用プログラム実行部４は、ＳＦＣパラメータの設定に従ってＳＦＣプログラムを実行する。
【００３５】
プログラマブルロジックコントローラ６１のハードウェア構成は、実施の形態１のプログラマブルロジックコントローラ１と同様である。したがって、図１２に示したＳＦＣパラメータ記憶部５は、記憶装置２３によって実現される。
【００３６】
図１２に示すように、実施の形態２にかかるエンジニアリングツール６２は、デバイスデータを収集するか否かの切替及びデバイスデータを収集するステップの範囲を設定するＳＦＣパラメータ設定部１６を有する点で、実施の形態１のエンジニアリングツール１２と相違する。
【００３７】
実施の形態２にかかるエンジニアリングツール６２を実現する情報処理装置のハードウェア構成は実施の形態１と同様である。従って図１２に示したＳＦＣパラメータ設定部１６は、記憶装置３３に記憶されているエンジニアリングツールプログラム３８を演算装置３１がメモリ３２をワークエリアにして実行することによって実現される。
【００３８】
図１３は、実施の形態２にかかるエンジニアリングツールのＳＦＣパラメータ設定画面の一例を示す図である。ＳＦＣパラメータ設定画面７０には、デバイスデータ収集設定欄７１と、デバイスデータ収集範囲設定欄７２とが設けられている。デバイスデータ収集設定欄７１は、プルダウンメニューになっており、「デバイスデータを収集する」又は「デバイスデータを収集しない」のいずれかを択一的に選択可能である。デバイスデータ収集範囲設定欄７２は、選択することによってデバイスデータ収集範囲設定ダイアログ７３がポップアップ表示される。デバイスデータ収集範囲設定ダイアログ７３は、ブロック名指定欄７３１と収集範囲指定欄７３２とを備えている。図１３では、ブロック［１］のステップ［０］からステップ［３］の間でデバイスデータを収集する設定がなされている。
【００３９】
図１４は、実施の形態２にかかるプログラマブルロジックコントローラのデバイスデータ収集動作の流れを示すフローチャートである。ステップＳ１１’のイニシャル処理は、エンジニアリングツール６２によってＳＦＣパラメータ設定部１６に設定されたパラメータを取得する処理を含む点で、実施の形態１のステップＳ１１のイニシャル処理と相違する。
【００４０】
実施の形態２にかかるプログラマブルロジックコントローラ６１のＳＦＣプログラム実行処理の流れは、実施の形態１と同様である。
【００４１】
図１５は、実施の形態２にかかるプログラマブルロジックコントローラのブロック起動処理の流れを示すフローチャートである。実施の形態１にかかるプログラマブルロジックコントローラ１のブロック起動処理と比較すると、ＳＦＣパラメータを確認する処理であるステップＳ３６と、デバイスデータ収集範囲の範囲内かを確認する処理であるステップＳ３７とが追加されている点で、実施の形態１にかかるプログラマブルロジックコントローラ１のブロック起動処理と相違している。
【００４２】
ステップＳ３６で、ＳＦＣ用デバイスデータ収集部８は、ＳＦＣパラメータがデバイスデータを収集する設定であるかを確認する。デバイスデータを収集する設定であれば、ステップＳ３６でＹｅｓとなり、ＳＦＣ用デバイスデータ収集部８は、ステップＳ３７でデバイスデータ収集範囲の範囲内であるかを確認する。デバイスデータ収集範囲の範囲内であれば、ステップＳ３７でＹｅｓとなり、ステップＳ３３に進む。
【００４３】
ＳＦＣパラメータがデバイスデータを収集しない設定になっている場合は、ステップＳ３６でＮｏとなり、処理を終了する。デバイスデータ収集範囲の範囲外であれば、ステップＳ３７でＮｏとなり、処理を終了する。
【００４４】
ステップ内のデバイスデータを無条件に収集すると、プログラマブルロジックコントローラのスキャンタイムが劣化してしまう。実施の形態２にかかるプログラマブルロジックコントローラ６１は、ＳＦＣパラメータでステップ内のデバイスデータを収集するか否かをブロック単位で切り替え、収集する場合にはデバイスデータ収集範囲をステップ単位で設定できるため、トラブルシュートが必要な時のみデバイスデータの収集を行える。このため、通常動作時にプログラマブルロジックコントローラ６１のスキャンタイムが劣化することを防止できる。
【００４５】
以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
【符号の説明】
【００４６】
１，６１  プログラマブルロジックコントローラ、２  デバイスデータ収集機能部、３  ＳＦＣモニタ部、４  ＳＦＣ用プログラム実行部、５  ＳＦＣパラメータ記憶部、６  ＳＦＣ用デバイス解析チェック部、７  ＳＦＣ用デバイス解析部、８  ＳＦＣ用デバイスデータ収集部、９  ＳＦＣ用デバイスデータ記憶部、１０  ＳＦＣ用デバイスデータ出力部、１１  メモリカード、１２，６２  エンジニアリングツール、１３  ＳＦＣ用出力ファイル読み込み部、１４  ＳＦＣ用表示部、１５  モニタ結果表示部、１６  ＳＦＣパラメータ設定部、２１，３１  演算装置、２２，３２  メモリ、２３，３３  記憶装置、２４  メモリカードライタ、２５，３７  通信装置、３０  情報処理装置、３４  表示装置、３５  入力装置、３６  メモリカードリーダ、３８  エンジニアリングツールプログラム、  ４１  ブロック［１］、４２  ブロック［２］、４３  ブロック［３］、５１，５２，５３  デバイスデータ表示画面、７０  ＳＦＣパラメータ設定画面、７１  デバイスデータ収集設定欄、７２  デバイスデータ収集範囲設定欄、７３  デバイスデータ収集範囲設定ダイアログ、９１，９２，９３  記憶領域、７３１  ブロック名設定欄、７３２  収集範囲指定欄。
【図１】
2016185558.tif 000003
【図２】
2016185558.tif 000004
【図３】
2016185558.tif 000005
【図４】
2016185558.tif 000006
【図５】
2016185558.tif 000007
【図６】
2016185558.tif 000008
【図７】
2016185558.tif 000009
【図８】
2016185558.tif 000010
【図９】
2016185558.tif 000011
【図１０】
2016185558.tif 000012
【図１１】
2016185558.tif 000013
【図１２】
2016185558.tif 000014
【図１３】
2016185558.tif 000015
【図１４】
2016185558.tif 000016
【図１５】
2016185558.tif 000017
【手続補正書】
【提出日】平成29年6月14日(2017.6.14)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
動作出力を示す第１の基本単位と移行条件を示す第２の基本単位とを含んで構成されたブロックを複数有するシーケンシャルファンクションチャートプログラムを実行するプログラマブルロジックコントローラであって、
前記シーケンシャルファンクションチャートプログラムの実行時に、活性な第１の基本単位に含まれるデバイスのデバイスデータをスキャンごとに収集するデバイスデータ収集部と、
前記デバイスデータ収集部が収集したデータを記憶するデバイスデータ記憶部と、
前記デバイスデータ記憶部に記憶したデータを前記第１の基本単位ごと又は前記ブロックごとのファイルで記憶媒体に出力するデバイスデータ出力部と、
を有することを特徴とするプログラマブルロジックコントローラ。
【請求項２】
前記デバイスデータを収集するか否かと、前記デバイスデータを収集する第１の基本単位とを前記ブロックごとに設定したパラメータを記憶するパラメータ記憶部を有することを特徴とする請求項１に記載のプログラマブルロジックコントローラ。
【請求項３】
動作出力を示す第１の基本単位と移行条件を示す第２の基本単位とを含んで構成されたブロックを複数有するシーケンシャルファンクションチャートプログラムを実行するプログラマブルロジックコントローラの動作をモニタするエンジニアリングツールであって、
前記プログラマブルロジックコントローラが前記シーケンシャルファンクションチャートプログラムを実行する際の活性な第１の基本単位に含まれるデバイスのデバイスデータが、前記第１の基本単位ごと又は前記ブロックごとのファイルで書き込まれた記憶媒体から、前記ファイルを読み出す出力ファイル読み込み部と、
前記出力ファイル読み込み部が読み出した前記ファイル中の前記デバイスデータを、前記シーケンシャルファンクションチャートプログラムに重畳して表示する表示部とを有することを特徴とするエンジニアリングツール。
【請求項４】
前記デバイスデータを収集するか否かと、前記デバイスデータを収集する前記第１の基本単位の範囲とを示すパラメータを、前記ブロックごとに設定するシーケンシャルファンクションチャートパラメータ設定部を有することを特徴とする請求項３に記載のエンジニアリングツール。
【請求項５】
コンピュータに、プログラマブルロジックコントローラの動作をモニタさせるエンジニアリングツールプログラムであって、
前記コンピュータに、
動作出力を示す第１の基本単位と移行条件を示す第２の基本単位とを含んで構成されたブロックを複数有するシーケンシャルファンクションチャートプログラムを実行するプログラマブルロジックコントローラが、前記シーケンシャルファンクションチャートプログラムを実行する際の活性な第１の基本単位に含まれるデバイスのデバイスデータが、前記第１の基本単位ごと又は前記ブロックごとのファイルで書き込まれた記憶媒体から、前記デバイスデータを読み出す処理と、
前記記憶媒体から読み出した前記ファイル中の前記デバイスデータを、前記シーケンシャルファンクションチャートプログラムに重畳して表示する処理とを実行させることを特徴とするエンジニアリングツールプログラム。
【請求項６】
前記コンピュータに、前記デバイスデータを収集するか否かと、前記デバイスデータを収集する前記第１の基本単位の範囲とを示すパラメータを、前記ブロックごとに設定する処理を行わせることを特徴とする請求項５に記載のエンジニアリングツールプログラム。
【国際調査報告】
2016185558.tif 000018
2016185558.tif 000019
2016185558.tif 000020
2016185558.tif 000021