(57)【要約】  撮像素子において画素のサイズを大きくする。  光電変化部は、光を電荷に変換する光電変換部と、電荷蓄積部は、受光面において複数の辺が光電変換部に隣接する多角形の領域内に電荷を蓄積する。電圧生成部は、電荷を蓄積して蓄積した電荷の量に応じた電圧を生成する。第１の転送部は、電荷蓄積部への転送が指示されると光電変換部から電荷蓄積部へ電荷を転送する。第２の転送部は、電圧生成部への転送が指示されると電荷蓄積部から電圧生成部へ電荷を転送する。
2016017305.tif 000002
【特許請求の範囲】
【請求項１】
光を電荷に変換する光電変換部と、
受光面において複数の辺が前記光電変換部に隣接する多角形の領域内に前記電荷を蓄積する電荷蓄積部と、
前記電荷を蓄積して当該蓄積した電荷の量に応じた電圧を生成する電圧生成部と、
前記電荷蓄積部への転送が指示されると前記光電変換部から前記電荷蓄積部へ前記電荷を転送する第１の転送部と、
前記電圧生成部への転送が指示されると前記電荷蓄積部から前記電圧生成部へ前記電荷を転送する第２の転送部と
を具備する画素回路。
【請求項２】
前記電荷蓄積部は、光を電荷に変換して当該変換した電荷と前記転送された電荷とを蓄積する
請求項１記載の画素回路。
【請求項３】
前記電荷蓄積部は、
前記電荷を蓄積する第１の中間ノードと、
前記第１の中間ノードに複数の辺が隣接する多角形の領域内に前記電荷を蓄積する第２の中間ノードと
を備え
前記第１の転送部は、
前記第１の中間ノードへの転送が指示されると前記光電変換部から前記第１の中間ノードへ前記電荷を転送する第１の転送トランジスタと、
前記第２の中間ノードへの転送が指示されると前記第１の中間ノードから前記第２の中間ノードへ前記電荷を転送する第２の転送トランジスタと
を備える請求項１記載の画素回路。
【請求項４】
前記第１および第２の中間ノードの少なくとも一方は、光を電荷に変換して当該変換した電荷と前記転送された電荷とを蓄積する
請求項３記載の画素回路。
【請求項５】
前記光電変換部の対向する２つの平面の一方に設けられた配線層をさらに具備し、
前記光は、前記２つの平面のうち前記配線層が設けられていない方の面である裏面に照射される
請求項１記載の画素回路。
【請求項６】
光を電荷に変換する光電変換部と、
受光面において複数の辺が前記光電変換部に隣接する多角形の領域内に前記電荷を蓄積する電荷蓄積部と、
前記電荷を蓄積して当該蓄積した電荷の量に応じた電圧を生成する電圧生成部と、
前記電荷蓄積部への転送が指示されると前記光電変換部から前記電荷蓄積部へ前記電荷を転送する第１の転送部と、
前記電圧生成部への転送が指示されると前記電荷蓄積部から前記電圧生成部へ前記電荷を転送する第２の転送部と、
前記生成された電圧に基づいて光の光量を検出する検出部と
を具備する半導体光検出装置。
【請求項７】
放射線が入射されるとシンチレーション光を発光するシンチレータと、
前記シンチレーション光を電荷に変換する光電変換部と、受光面において複数の辺が前記光電変換部に隣接する多角形の領域内に前記電荷を蓄積する電荷蓄積部と、前記電荷を蓄積して当該蓄積した電荷の量に応じた電圧を生成する電圧生成部と、前記電荷蓄積部への転送が指示されると前記光電変換部から前記電荷蓄積部へ前記電荷を転送する第１の転送部と、前記電圧生成部への転送が指示されると前記電荷蓄積部から前記電圧生成部へ前記電荷を転送する第２の転送部とを備える複数の画素回路が設けられた画素アレイ部と、
前記生成された電圧に基づいて光の光量を検出する検出部と
を具備する放射線計数装置。
【請求項８】
前記シンチレータは、複数の区画に分割され、
前記検出部は、前記複数の区画のそれぞれの前記光量を検出する
請求項７記載の放射線計数装置。
【請求項９】
前記検出部は、前記複数の画素回路のそれぞれの前記光量を検出する
請求項７記載の放射線計数装置。
【請求項１０】
前記画素アレイ部は、所定数の前記画素回路をそれぞれが備える複数の画素ブロックに分割され、
前記検出部は、前記複数の画素ブロックのそれぞれの前記光量を検出する
請求項７記載の放射線計数装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、画素回路、半導体光検出装置および放射線計数装置に関する。詳しくは、フォトンカウントに用いられる画素回路、半導体光検出装置および放射線計数装置に関する。
【背景技術】
【０００２】
近年デジタルスチルカメラやカムコーダ、監視カメラ等の用途に、ＣＭＯＳ（Complementary Metal-Oxide Semiconductor）イメージャーが広く使われるようになり、市場も拡大している。このＣＭＯＳイメージャーにおける各画素回路は、入射された光をフォトダイオードで電子に変換し、それを一定期間蓄積した上で、その蓄積電荷量を反映した信号をチップに内蔵されたＡＤ（Analog to Digital）変換器に出力する。ＡＤ変換器はその信号をデジタル化して次段に出力する。ＣＭＯＳイメージャーにおいては、撮像のためにこのような画素がマトリクス状に配置されている。【０００３】
一般的な画素回路においては、フォトダイオード、転送トランジスタ、リセットトランジスタ、アンプトランジスタ、浮遊拡散層および選択トランジスタなどが設けられる。この画素回路のシリコン基板に入射した光子は電子とホールのペアを発生させ、そのうちの電子がフォトダイオードによって、フォトダイオードのカソード側のノードに蓄積される。それらの電子は所定のタイミングで転送トランジスタをオンさせることで浮遊拡散層に転送され、アンプトランジスタのゲートを駆動する。これにより信号電荷は、選択トランジスタを介して垂直信号線への信号となって読み出される。【０００４】
また、アンプトランジスタと垂直信号線には、定電流回路が接続されており、この定電流回路はソースフォロアを構成している。そして、電荷蓄積層の信号は１弱のゲインで若干減衰されて垂直信号線に出力される。【０００５】
また、リセットトランジスタは、転送トランジスタと同時にオンすることにより、フォトダイオードに蓄積された電子を電源に引き抜き、画素回路を蓄積前の暗状態、即ち光が未入射の状態にリセットする。このリセットやソースフォロアに使用される電源としては、例えば３Ｖが供給されている。【０００６】
このようなＣＭＯＳイメージャーは、近年微細化によって画素回路内の寄生容量が低減され、変換効率が向上し、感度が向上している。ここで、前述のソースフォロアのアンプ入力である検出ノードは、転送トランジスタのドレイン拡散層、アンプトランジスタのゲート電極、および、両者を接続する配線から形成される。微細化によってこれらの寄生容量が低減されると、フォトダイオードで発生した信号電荷に対する検出ノードのポテンシャル変動はその分大きくなり、ソースフォロアを介した信号線への画素出力もその分大きくなって感度が向上する。【０００７】
さらにＣＭＯＳイメージャーは基板の結晶品質についても改善がなされており、暗電流の低減やアンプトランジスタの低ノイズ化が進められてきた。即ち信号のＳ／Ｎ（Signal to Noise）比が著しく向上してきており、このような傾向から、蛍光等の超微小光に対応した光検出器としてこれを利用する装置が提案されている（例えば、特許文献１参照。）。【０００８】
その中でも特に期待される用途として、シンチレータと組み合わせた放射線計数が挙げられる。検出器に入射する放射線の線量を、入射光子単位で個々のエネルギー分別を行いつつカウントする放射線計数（フォトンカウント）は、線量計やガンマカメラ等、現在さまざまな分野に応用されている。検出器としては現在主としてシンチレータと光電子増倍管が使用されている。この検出器をＣＭＯＳイメージャーに置きかえることができれば、装置の劇的な小型軽量化が実現できる。さらに、高い空間解像度が要求されるＸ線撮像やＣＴ（Computed Tomography）撮像においても放射線計数法を導入でき、被ばく量の大幅な低減を実現することができる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０１１−９７５８１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
現在のＣＭＯＳイメージャーの画素サイズは、大きいものでも４マイクロメートル（μｍ）角程度である。前述の検出ノードの寄生容量を最小化してＳ／Ｎ比を上げ、検出回路等のノイズを抑えて、各画素の出力に生ずるランダムノイズを１電子信号程度に抑えたとする。【００１１】
ここで、例えば５ミリメートル（ｍｍ）角のシンチレータから発生する光を受けようとすると、１２５０×１２５０の画素が、その光を受光することができる。その際の画素ノイズの総計は、電子信号の二乗平方根（ＲＭＳ:Root Mean Square）を示す次式により求められる。
（１２×１２５０×１２５０）1/2＝１２５０                        ・・・式１【００１２】
式１より、出力に１２５０電子分ものばらつきが生じることになる。したがって、放射線計数において、十分なエネルギー分解能を得ることができない問題がある。さらに、シンチレーション光のパルス一回について１２５０行の画素から順次データを読み出す必要があり、その間に次の放射線が入射すると対応できない。すなわち、カウントレートを高くすることが困難である。【００１３】
エネルギー分解能やカウントレートを高くするには画素サイズを大きくするのが有効だが、従来のＣＭＯＳイメージャーの画素は、微小光に対してＳ／Ｎ比を維持しながら画素サイズを大きくできないという問題がある。それは主として以下の理由による。すなわち、出力信号を維持するには検出ノードの寄生容量を増やすことができない。したがって、検出ノードの領域は画素サイズに応じて拡大することができない。しかし、検出ノードの領域を小さくしたままフォトダイオードを巨大化した場合、超微小光によってフォトダイオードに発生した１個または数個の電子を小さな検出ノードに確実に導く必要が生じる。不純物プロファイルを調整してポテンシャル勾配をつけたとしても、その移動距離には限界がある。しかるに、従来、検出ノードの領域を極小に保ちながら、開口率の高い高感度の巨大画素を実現する具体的手法は、殆ど検討されていない。【００１４】
本技術はこのような状況に鑑みて生み出されたものであり、撮像素子において画素のサイズを大きくすることを目的とする。
【課題を解決するための手段】
【００１５】
本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、光を電荷に変換する光電変換部と、受光面において複数の辺が上記光電変換部に隣接する多角形の領域内に上記電荷を蓄積する電荷蓄積部と、上記電荷を蓄積して当該蓄積した電荷の量に応じた電圧を生成する電圧生成部と、上記電荷蓄積部への転送が指示されると上記光電変換部から上記電荷蓄積部へ上記電荷を転送する第１の転送部と、上記電圧生成部への転送が指示されると上記電荷蓄積部から上記電圧生成部へ上記電荷を転送する第２の転送部とを具備する画素回路である。これにより、複数の辺が上記光電変換部に隣接する多角形の領域内に上記電荷を蓄積する電荷蓄積部へ電荷が転送され、電荷蓄積部から電圧生成部へ上記電荷が転送されるという作用をもたらす。【００１６】
また、この第１の側面において、上記電荷蓄積部は、光を電荷に変換して当該変換した電荷と上記転送された電荷とを蓄積してもよい。これにより、光電変換した電荷と転送された電荷とが蓄積されるという作用をもたらす。【００１７】
また、この第１の側面において、上記電荷蓄積部は、上記電荷を蓄積する第１の中間ノードと、上記第１の中間ノードに複数の辺が隣接する多角形の領域内に上記電荷を蓄積する第２の中間ノードとを備え上記第１の転送部は、上記第１の中間ノードへの転送が指示されると上記光電変換部から上記第１の中間ノードへ上記電荷を転送する第１の転送トランジスタと、上記第２の中間ノードへの転送が指示されると上記第１の中間ノードから上記第２の中間ノードへ上記電荷を転送する第２の転送トランジスタとを備えてもよい。これにより、光電変換部から第１の中間ノードへ電荷が転送され、第１の中間ノードから第２の中間ノードへ電荷が転送されるという作用をもたらす。【００１８】
また、この第１の側面において、上記第１および第２の中間ノードの少なくとも一方は、光を電荷に変換して当該変換した電荷と上記転送された電荷とを蓄積してもよい。これにより、第１および第２の中間ノードの少なくとも一方に、光電変換された電荷と転送された電荷とが蓄積されるという作用をもたらす。【００１９】
また、この第１の側面において、上記光電変換部の対向する２つの平面の一方に設けられた配線層をさらに具備し、上記光は、上記２つの平面のうち上記配線層が設けられていない方の面である裏面に照射されてもよい。これにより、裏面に光が照射されるという作用をもたらす。【００２０】
また、本技術の第２の側面は、光を電荷に変換する光電変換部と、受光面において複数の辺が上記光電変換部に隣接する多角形の領域内に上記電荷を蓄積する電荷蓄積部と、上記電荷を蓄積して当該蓄積した電荷の量に応じた電圧を生成する電圧生成部と、上記電荷蓄積部への転送が指示されると上記光電変換部から上記電荷蓄積部へ上記電荷を転送する第１の転送部と、上記電圧生成部への転送が指示されると上記電荷蓄積部から上記電圧生成部へ上記電荷を転送する第２の転送部と、上記生成された電圧に基づいて光の光量を検出する検出部とを具備する半導体光検出装置である。これにより、複数の辺が上記光電変換部に隣接する多角形の領域内に上記電荷を蓄積する電荷蓄積部へ電荷が転送され、電荷蓄積部から電圧生成部へ上記電荷が転送されるという作用をもたらす。【００２１】
また、本技術の第３の側面は、放射線が入射されるとシンチレーション光を発光するシンチレータと、上記シンチレーション光を電荷に変換する光電変換部と、受光面において複数の辺が上記光電変換部に隣接する多角形の領域内に上記電荷を蓄積する電荷蓄積部と、上記電荷を蓄積して当該蓄積した電荷の量に応じた電圧を生成する電圧生成部と、上記電荷蓄積部への転送が指示されると上記光電変換部から上記電荷蓄積部へ上記電荷を転送する第１の転送部と、上記電圧生成部への転送が指示されると上記電荷蓄積部から上記電圧生成部へ上記電荷を転送する第２の転送部とを備える複数の画素回路が設けられた画素アレイ部と、上記生成された電圧に基づいて光の光量を検出する検出部とを具備する放射線計数装置である。これにより、複数の辺が上記光電変換部に隣接する多角形の領域内に上記電荷を蓄積する電荷蓄積部へ電荷が転送され、電荷蓄積部から電圧生成部へ上記電荷が転送されるという作用をもたらす。【００２２】
また、この第３の側面において、上記シンチレータは、複数の区画に分割され、上記検出部は、上記複数の区画のそれぞれの上記光量を検出してもよい。これにより、区画ごとに光量が検出されるという作用をもたらす。【００２３】
また、この第３の側面において、上記検出部は、上記複数の画素回路のそれぞれの上記光量を検出してもよい。これにより、画素毎に光量が検出されるという作用をもたらす。【００２４】
また、この第３の側面において、上記画素アレイ部は、所定数の上記画素回路をそれぞれが備える複数の画素ブロックに分割され、上記検出部は、上記複数の画素ブロックのそれぞれの上記光量を検出してもよい。これにより、画素ブロックごとに光量が検出されるという作用をもたらす。
【発明の効果】
【００２５】
本技術によれば、撮像素子において画素のサイズを大きくすることができるという優れた効果を奏し得る。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
【図面の簡単な説明】
【００２６】
【図１】第１の実施の形態における撮像素子の一構成例を示すブロック図である。
【図２】第１の実施の形態における画素回路の一例を示す回路図である。
【図３】第１の実施の形態における画素回路の平面図の一例である。
【図４】第１の実施の形態における画素回路のＸ方向に沿った断面図の一例である。
【図５】第１の実施の形態における画素回路のＹ方向に沿った断面図の一例である。
【図６】第１の実施の形態における中間ノードへの電荷転送を説明するためのポテンシャル図である。
【図７】第１の実施の形態における検出ノードへの電荷転送を説明するための図である。
【図８】第１の実施の形態における画素回路の動作の一例を示すタイミングチャートである。
【図９】第２の実施の形態における画素回路の一例を示す回路図である。
【図１０】第２の実施の形態における画素回路の平面図の一例である。
【図１１】第２の実施の形態における画素回路のＸ方向に沿った断面図の一例である。
【図１２】第２の実施の形態における画素回路の動作の一例を示すタイミングチャートである。
【図１３】第３の実施の形態における画素回路の一例を示す回路図である。
【図１４】第３の実施の形態における画素回路の平面図の一例である。
【図１５】第３の実施の形態における画素回路のＸ方向に沿った断面図の一例である。
【図１６】第３の実施の形態における画素回路の動作の一例を示すタイミングチャートである。
【図１７】第１の変形例における放射線計数装置の斜視図の一例である。
【図１８】第２の変形例における放射線計数装置の斜視図の一例である。
【図１９】第３の変形例における撮像素子の斜視図の一例である。
【図２０】第３の変形例における画素ブロックの一例を示す回路図である。
【発明を実施するための形態】
【００２７】
以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（光電変換部に複数の辺が隣接する領域に電荷を蓄積する例）
２．第２の実施の形態（光電変換部に複数の辺が隣接する領域に露光蓄積する例）
３．第３の実施の形態（光電変換部に複数の辺が隣接する複数の領域に電荷を蓄積する例）
【００２８】
＜１．第１の実施の形態＞
［撮像素子の構成例］
図１は、第１の実施の形態における撮像素子１００の一構成例を示すブロック図である。この撮像素子１００は、複数の定電流回路１１０と、画素アレイ部１２０と、行駆動回路１５０と、複数の検出回路１６０と、複数のスイッチ１７０と、出力回路１８０とを備える。なお、撮像素子１００は、特許請求の範囲に記載の半導体光検出装置の一例である。
【００２９】
画素アレイ部１２０には、複数の画素回路１３０が二次元格子状に配列される。所定のＸ方向に配列された複数の画素回路１３０を以下、「行」と称し、行に垂直なＹ方向に配列された複数の画素回路１３０を以下、「列」と称する。前述の定電流回路１１０、検出回路１６０、および、スイッチ１７０は、列ごとに設けられる。
【００３０】
画素回路１３０は、行駆動回路１５０の制御に従って、光をアナログの電気信号に変換するものである。この画素回路１３０は、垂直信号線１２９を介して対応する検出回路１６０に電気信号を供給する。
【００３１】
行駆動回路１５０は、複数の制御線を介して画素回路１３０のそれぞれを制御するものである。この行駆動回路１５０は、全行を同時に露光させ、露光終了後に、行を順に選択して、選択した行内の画素回路１３０から電気信号を出力させる。この電気信号は、検出回路１６０により読み出される。このように、全画素を同時に露光させる制御はグローバルシャッター方式と呼ばれる。露光および読出し時の制御の詳細については後述する。なお、行駆動回路１５０は、各行を順に露光させるローリングシャッター方式を用いてもよい。
【００３２】
定電流回路１１０は、一定の電流を生成し、対応する垂直信号線１２９に供給するものである。
【００３３】
検出回路１６０は、電気信号に基づいて光検出を行うものである。この検出回路１６０は、電気信号に対して、ＡＤ変換や、ＣＤＳ(Correlated Double Sampling)処理を行って、光を検出する。検出回路１６０は、検出結果を示すデジタル信号をスイッチ１７０に供給する。なお、検出回路１６０は、特許請求の範囲に記載の検出部の一例である。
【００３４】
スイッチ１７０は、対応する検出回路１６０と出力回路１８０との間の経路を開閉するものである。各列のスイッチ１７０は、列を順に選択する列駆動回路（不図示）の制御に従って、順にデジタル信号を出力回路１８０に供給する。
【００３５】
出力回路１８０は、画像処理装置などにデジタル信号を出力するものである。全ての行のデジタル信号の出力が完了すると、１フレーム分の画像データの出力が完了することになる。
【００３６】
［画素回路の構成例］
図２は、第１の実施の形態における画素回路１３０の一例を示す回路図である。この画素回路１３０は、フォトダイオード１３１、ノード１３２、転送トランジスタ１３３、中間ノード１３４、転送トランジスタ１３５および検出ノード１３６を備える。また、画素回路１３０は、リセットトランジスタ１３７、増幅トランジスタ１３８および選択トランジスタ１３９を備える。転送トランジスタ１３３および１３５と、中間ノード１３４として、例えば、ｎ型のＭＯＳ（Metal-Oxide Semiconductor）トランジスタが用いられる。また、リセットトランジスタ１３７、増幅トランジスタ１３８、および、選択トランジスタ１３９として、例えば、ｎ型のＭＯＳトランジスタが用いられる。
【００３７】
フォトダイオード１３１は、光を電荷に変換するものである。フォトダイオード１３１は、例えば、埋め込み型のフォトダイオードであって、ｎ型のノード拡散層がｐ型のウエル拡散層で取り囲まれている。このノード拡散層は、ウエル拡散層に対して１Ｖ程度をバイアスすることで完全空乏状態となり、蓄積されていた全てのキャリアが引き抜かれる。このノード拡散層がノード１３２に該当する。
【００３８】
また、フォトダイオード１３１は、ノード１３２を介して転送トランジスタ１３３に接続される。フォトダイオード１３１は、画素回路１３０のシリコン基板に入射した光子から、電子とホールのペアを発生させ、そのうちの電子をノード１３２に蓄積する。なお、フォトダイオード１３１は、特許請求の範囲に記載の光電変換部の一例である。
【００３９】
転送トランジスタ１３３、中間ノード１３４および転送トランジスタ１３５は、それぞれのチャンネル間に導電型の拡散層を挟まない一体化された直列ＦＥＴ（Field effect transistor）構造の３段のトランジスタである。転送トランジスタ１３３のソースはフォトダイオード１３１に接続され、ゲートは、中間ノード１３４のゲートと行駆動回路１５０とに接続される。転送トランジスタ１３５のゲートは行駆動回路１５０に接続され、ドレインは検出ノード１３６に接続される。
【００４０】
これらのトランジスタのうち、転送トランジスタ１３３は、行駆動回路１５０の制御に従って、フォトダイオード１３１から中間ノード１３４へ電荷を転送する。なお、転送トランジスタ１３３は、特許請求の範囲に記載の第１の転送部の一例である。
【００４１】
中間ノード１３４は、チャネルに電荷を一時的に蓄積して保持するＭＯＳトランジスタである。グローバルシャッター方式においては、この中間ノード１３４はアナログメモリとして用いられる。転送トランジスタ１３３および中間ノード１３４のそれぞれのゲートは一括で駆動される。ただし、駆動時に電荷が逆流することなく、フォトダイオード１３１から中間ノード１３４へ電荷が転送されるように、転送トランジスタ１３３のチャネルポテンシャルは、中間ノード１３４より浅くなるように閾値制御されている。なお、中間ノード１３４は、特許請求の範囲に記載の電荷蓄積部の一例である。
【００４２】
転送トランジスタ１３５は、行駆動回路１５０の制御に従って中間ノード１３４から検出ノード１３６へ電荷を転送するものである。なお、転送トランジスタ１３５は、特許請求の範囲に記載の第２の転送部の一例である。
【００４３】
検出ノード１３６は、転送トランジスタ１３５からの電荷を蓄積して、その蓄積した電荷の量に応じた電圧を生成するものである。例えば、浮遊拡散層が検出ノード１３６として用いられる。この電圧は、増幅トランジスタ１３８のゲートに印加される。なお、検出ノード１３６は、特許請求の範囲に記載の電圧生成部の一例である。
【００４４】
リセットトランジスタ１３７は、検出ノード１３６に蓄積された電荷を電源に引き抜いて初期化するものである。このリセットトランジスタ１３７のゲートは行駆動回路１５０に接続され、ドレインは電源に接続され、ソースは検出ノード１３６に接続される。行駆動回路１５０は、例えば、リセットトランジスタ１３７をオンにしたまま、転送トランジスタ１３３および１３５と中間ノード１３４とを介してフォトダイオード１３１から検出ノード１３６へ電荷を転送して引き抜く。この制御により、フォトダイオード１３１および中間ノード１３４のチャネルをともに暗状態、すなわち信号電荷の無い初期状態にリセットすることができる。
【００４５】
増幅トランジスタ１３８は、ゲートの電圧を増幅するものである。この増幅トランジスタ１３８のゲートは検出ノード１３６に接続され、ドレインは電源に接続され、ソースは選択トランジスタ１３９に接続される。この増幅トランジスタ１３８と定電流回路１１０とは、ソースフォロワを形成しており、検出ノード１３６の電圧の電気信号は、１弱のゲインで垂直信号線１２９に出力される。その電気信号は検出回路１６０により取得される。
【００４６】
選択トランジスタ１３９は、行駆動回路１５０の制御に従って、電気信号を出力するものである。この選択トランジスタ１３９のゲートは行駆動回路１５０に接続され、ドレインは増幅トランジスタ１３８に接続され、ソースは垂直信号線１２９に接続される。行駆動回路１５０は、行を択一的に選択して選択した行内の全選択トランジスタ１３９をオンにすることにより、それらの行内の画素回路１３０に電気信号を出力させる。
【００４７】
また、定電流回路１１０は、例えば、ＭＯＳトランジスタ１１１を備える。このＭＯＳトランジスタのゲートには所定の電圧が印加され、ドレインは垂直信号線１２９に接続され、ソースは接地される。この定電流回路１１０は、列内の各画素回路１３０に垂直信号線１２９を介して接続される。
【００４８】
図３は、第１の実施の形態における画素回路１３０の平面図の一例である。同図において斜め斜線の部分はトランジスタのゲート電極を示し、破線はメタル配線を示している。
【００４９】
フォトダイオード１３１は、受光面、すなわちＸ−Ｙ平面において、画素回路１３０の外周と転送トランジスタ１３３との間に形成される。
【００５０】
転送トランジスタ１３３および中間ノード１３４は、転送ゲートと蓄積ゲートとが一体で形成されており、それらのゲートは他のゲートと同一のポリシリコン層でつくられ、転送トランジスタ１３５との間は非常に狭いギャップで切り離されている。前述したように、転送トランジスタ１３３および中間ノード１３４は一括で駆動されるが、例えば、ｎ型のＭＯＳ構造では転送トランジスタ１３３の閾値は、中間ノード１３４の閾値より高い値に調整されている。このため、転送トランジスタ１３３および中間ノード１３４のゲートにパルスを印加することにより、フォトダイオード１３１の電荷は、中間ノード１３４のチャンネルへ転送される。
【００５１】
ここで、フォトダイオード１３１は、転送トランジスタ１３３および中間ノード１３４を３方向から取り囲むように配置されている。詳細には、転送トランジスタ１３３および中間ノード１３４は、受光面において３辺がフォトダイオード１３１に隣接する矩形領域内に形成されている。また、フォトダイオード１３１は、受光面において、その矩形領域より大きな画素領域の外周と、矩形領域の３辺との間に形成される。なお、転送トランジスタ１３３および中間ノード１３４を設ける領域の形状は、多角形であれば、矩形領域に限定されず、例えば、台形であってもよい。
【００５２】
ここで、仮に、転送トランジスタ１３３および中間ノード１３４の一辺のみがフォトダイオード１３１に隣接するように配置すると、フォトダイオード１３１内の電荷の移動距離は、フォトダイオード１３１の一辺４０１と同じ距離になる。
【００５３】
これに対して、図３のように３辺が隣接するように配置すれば、フォトダイオード１３１内の電荷の移動距離４０２は、一辺のみが隣接する際の距離（４０１）よりも短くなる。例えば、４０１が４０２の半分である場合には、フォトダイオード１３１のサイズが２倍になっても、電荷の移動距離が変わらないことになる。
【００５４】
一般に、ＣＭＯＳセンサーを放射線フォトンカウントや蛍光観察等の超低照度撮像に使う場合、微細画素は不要な場合が多く、むしろ画素ノイズが累積されないためには画素は大きい方が望ましい。しかし、画素を大きくするほど、フォトダイオード１３１内の電荷の移動距離が長くなり、検出ノード１３６への転送効率が低下する。その結果、光電変換の変換効率が低下してしまう。図３の配置によれば、前述したように、画素サイズの大型化の際に電荷の移動距離が長くなることを抑制することができる。したがって、変換効率を維持しつつ、容易に画素サイズを大きくすることができる。
【００５５】
また、図３において破線の矢印はフォトダイオード１３１内のポテンシャル勾配を示しており、三方向から中間ノード１３４（アナログメモリ）に向けてポテンシャルが深くなるように、不純物の濃度が調整されている。これにより、フォトダイオード１３１の外周から中間ノード１３４への僅かな電荷の転送も、滞りなくスムーズに行われる。
【００５６】
なお、中間ノード１３４をフォトダイオード１３１が取り囲むレイアウトに部分的な欠けは合っても良い。すなわち、３辺でなく、２辺が隣接するように転送トランジスタ１３３および中間ノード１３４を配置してもよい。ただし、中間ノード１３４は三方向ともその殆どが、転送トランジスタ１３３を介してフォトダイオード１３１に接していることが望ましい。
【００５７】
さらに、中間ノード１３４を介したことで、検出ノード１３６以降のレイアウトは自由度が高く、従来とほぼ同様の微細構造を活用して検出ノード１３６の寄生容量を極小化することができる。
【００５８】
リセットトランジスタ１３７および増幅トランジスタ１３８は、電源から例えば３Ｖを供給される。
【００５９】
例えば、１光子により発生した１電子信号に対する画素出力のＳ／Ｎ比は、検出ノード１３６の１電子分の振幅（１電子電荷な寄生容量）と、増幅トランジスタ１３８のゲート換算でのランダムノイズによってほぼ決定される。後者は増幅トランジスタ１３８固有のデザインによって決まるが、その一方で前者を決めるのは検出ノード１３６の寄生容量である。したがって、検出ノード１３６の寄生容量は出来る限り極小化することが望ましい。
【００６０】
図４は、第１の実施の形態における画素回路１３０のＸ方向に沿った断面図の一例である。この画素回路１３０は、ｎ-基板５１０、受光部５２０、配線層５４０および遮光層５５０を備える。受光部５２０は、ｐ層５２１、ｎ-層５２２、ｐ+層５２３、ｎ-層５２４、ｐ-層５２５、ゲート電極５２６および素子分離領域５２７を備える。
【００６１】
ｎ-基板５１０は、不純物濃度が比較的低いｎ型の半導体からなる基板である。光が入射する方を上として、このｎ-基板５１０上に、ｐ型半導体からなるｐ層５２１が形成される。このｐ層５２１上には、不純物濃度の比較的低い半導体からなるｎ-層５２２が形成され、そのｎ-層５２２に囲まれた領域内にｎ-層５２４が形成される。そのｎ-層５２４上に不純物濃度の比較的低いｐ型半導体からなるｐ-層５２５が形成される。これらのｎ-層５２４およびｐ-層５２５により、埋め込みチャネルが構成される。この際に、チャネルは、受光部５２０の配線層５４０側の基板表面からやや離れたｎ-層５２４に形成され、そこに信号電荷が蓄積される。このようにチャンネルを埋め込むことにより、基板表面の再結合中心に起因した信号電荷の喪失を防止することができる。ｎ-層５２２上には、不純物濃度の比較的高いｐ型半導体からなるｐ+層５２３が形成され、ｐ層５２１の上部には、ゲート電極５２６が設けられる。このゲート電極５２６は、例えば、不純物濃度の比較的高いｎ型のポリシリコンにより形成される。また、ｐ層５２１の端部には、素子分離領域５２７が設けられる。この素子分離領域５２７は、酸化膜やｐ＋拡散層などにより形成される。
【００６２】
ｐ+層５２３およびｎ-層５２２によりフォトダイオード１３１が形成される。また、ｎ-層５２２、ｐ層５２１、ｐ-層５２４およびゲート電極５２５により転送トランジスタ１３３が形成される。ｐ層５２１、ｐ-層５２４およびゲート電極５２５により中間ノード１３４が形成される。
【００６３】
また、受光部５２０の上部には、配線層５４０が設けられる。また、配線層５４０の上部の中間ノード１３４に対応する場所に、光を遮光する遮光層５５０が設けられる。
【００６４】
なお、配線層５４０側に光が照射されているが、受光部５２０の両面のうち配線層５４０が設けられていない方の面（いわゆる、裏面）に光が照射される構成であってよい。そのようなＣＭＯＳセンサーは、裏面照射型のＣＭＯＳセンサーと呼ばれる。
【００６５】
図５は、第１の実施の形態における画素回路１３０のＹ方向に沿った断面図の一例である。この断面において受光部５２０は、ｎ＋拡散層５２８と、ゲート電極５２９および５３０と、検出ノード１３６とをさらに含む。
【００６６】
ｐ層５２１上には、素子分離領域５２７に隣接して２つのｎ＋拡散層５２８が形成され、それらの間のｐ層５２１の上部にゲート電極５３０が設けられる。また、ｎ＋拡散層５２８とｐ-層５２４との間のｐ層５２１の上部にゲート電極５２９が設けられる。また、ゲート電極５２９および５３０の間のｎ+拡散層５２８には、検出ノード１３６が接続される。
【００６７】
ｐ-層５２４、ｐ層５２１、ｎ+拡散層５２８およびゲート電極５２９により、転送トランジスタ１３５が形成される。また、２つのｎ+拡散層５２８と、ｐ層５２１と、ゲート電極５３０とによりリセットトランジスタ１３７が形成される。
【００６８】
図６は、第１の実施の形態における中間ノードへの電荷転送を説明するためのポテンシャル図である。同図におけるａは、中間ノード１３４（アナログメモリ）への転送前のポテンシャル図の一例である。フォトダイオード１３１のノード１３２には電荷が蓄積されている。また、中間ノード１３４および検出ノード１３６はいずれもリセットされており、浮遊状態となっている。
【００６９】
図６におけるｂは、中間ノード１３４への転送後のポテンシャル図の一例である。露光期間の終了時に、行駆動回路１５０は、転送トランジスタ１３３および中間ノード１３４をいずれもオン状態に制御する。この制御により、信号電荷が中間ノード１３４のチャネルに転送される。
【００７０】
図７は、第１の実施の形態における検出ノード１３６への電荷転送を説明するための図である。同図におけるａは、検出ノード１３６への転送前のポテンシャル図の一例である。中間ノード１３４への転送が終わると、行駆動回路１５０は、転送トランジスタ１３３および中間ノード１３４をいずれもオフ状態に制御する。この状態では、転送トランジスタ１３３および中間ノード１３４の間に設けられたポテンシャル差により、信号電荷のノード１３２への逆流が防止される。そして、リセット信号が読み出される。
【００７１】
図７におけるｂは、検出ノード１３６への転送後のポテンシャル図の一例である。リセット信号が読み出されると、行駆動回路１５０は、転送トランジスタ１３５をオン状態に制御する。この制御により、中間ノードの電荷が検出ノード１３６へ転送される。
【００７２】
なお、ローリングシャッター方式で露光を行う場合には、露光終了（図６におけるｂ）の直後に、転送トランジスタ１３５をオン状態に制御してもよい。その後に、転送トランジスタ１３３および中間ノード１３４をオフ状態にすることで、蓄積電荷は、残らず検出ノード１３６へ転送される。この際、中間ノード１３４は、電荷を保持する訳ではないが、その中間収集経路として機能する。
【００７３】
［画素回路の動作例］
図８は、第１の実施の形態における画素回路１３０の動作の一例を示すタイミングチャートである。行駆動回路１５０は、露光前のタイミングＴ１においてフォトダイオード１３１のリセットを行う。このリセットを以下、ＰＤ（Photo Diode）リセットと称する。行駆動回路１５０は、転送トランジスタ１３５およびリセットトランジスタ１３７をオンにした状態で、タイミングＴ１において転送トランジスタ１３３にパルスを印加する。この制御により、フォトダイオードの蓄積電荷が全て電源に引き抜かれ、露光が開始される。
【００７４】
そして、行駆動回路１５０は、露光終了前のタイミングＴ２において転送トランジスタ１３５をオフ状態に制御し、中間ノード１３４を浮遊状態にする。
【００７５】
その後のタイミングＴ３において行駆動回路１５０は、転送トランジスタ１３３に再度パルスを印加し、フォトダイオード１３１に蓄積された信号電荷を中間ノード１３４のチャネルに転送して保持させる。この時点で、フォトダイオード１３１の電荷蓄積、すなわち露光が終了する。露光期間は、タイミングＴ１でのパルス印加の終了から、タイミングＴ３でのパルス印加の終了までの期間である。この露光は、例えば、全画素で一斉に行われる。この際には、グローバルシャッターが実現される。なお、行ごとに順に露光を行うローリングシャッター方式を用いてもよい。
【００７６】
露光終了後のタイミングＴ４において、行駆動回路１５０は、リセットトランジスタ１３７をオフ状態に、選択トランジスタ１３９をオン状態に制御する。これにより、検出ノード１３６が浮遊状態になる。この制御を、以下、ＦＤ（Floating Diffusion）リセットと称する。
【００７７】
ＦＤリセットが終了してからタイミングＴ５までの間に、検出回路１６０により、画素回路１３０から出力された電気信号がリセット信号として読み出される。
【００７８】
そして、行駆動回路１５０は、タイミングＴ５において転送トランジスタ１３５にパルスを印加する。この制御により、中間ノード１３４に保持されていた蓄積電荷が検出ノード１３６に転送される。
【００７９】
検出ノード１３６への電荷転送後に、検出回路１６０により、画素回路１３０から出力された電気信号が蓄積信号として読み出される。検出回路１６０は、リセット信号および蓄積信号を比較して、入射された光子の量を判定する。ＦＤリセットの際に生じたｋＴＣノイズ等による出力のノイズ成分は、蓄積信号とリセット信号の差分を正味の蓄積信号とすることにより相殺される。
【００８０】
ここでは、露光期間中、リセットトランジスタ１３７および転送トランジスタ１３５はオン状態になっているが、これはフォトダイオード１３１以外で発生する余分な電荷を吸い上げて、ノイズが生じるのを防ぐためである。その懸念が無ければ、ＰＤリセット後にリセットトランジスタ１３７および転送トランジスタ１３５をオフにしてもよい。一方、選択トランジスタ１３９は、垂直信号線１２９に接続された他の画素回路１３０のアクセスを可能にするために、露光期間中はオフ状態に制御される。
【００８１】
このように、第１の実施の形態によれば、フォトダイオード１３１に複数の辺が隣接する矩形の領域内に電荷を保持させるため、フォトダイオード１３１内の電荷の移動距離を短くすることができる。これにより、その領域を設けない場合よりも画素サイズを大きくすることができる。
【００８２】
＜２．第２の実施の形態＞
上述の第１の実施の形態では、電荷を保持する中間ノード１３４を遮光していたが、遮光せずにＭＯＳ型の光電変換素子として用いてもよい。この場合には、グローバルシャッター方式の制御を行うことはできないが、開口率を大きくすることができる。ここで、開口率は、画素回路１３０の受光面の面積に対する、光電変換を行う面積の比率を意味する。また、中間ノード１３４で光電変換を行うことにより、開口率を低下させずに画素サイズを大きくすることができる。すなわち、第２の実施の形態の撮像素子１００は、中間ノードで光電変換を行う点において第１の実施の形態と異なる。
【００８３】
図９は、第２の実施の形態における画素回路１３０の一例を示す回路図である。第２の実施の形態の画素回路１３０は、転送トランジスタ１３３および中間ノード１３４の代わりに、転送トランジスタ１４１および中間ノード１４２を備える点において第１の実施の形態と異なる。転送トランジスタ１４１および中間ノード１４２は、遮光されていない点以外は、第１の実施の形態の転送トランジスタ１３３および中間ノード１３４と同様の構成である。
【００８４】
図１０は、第２の実施の形態における画素回路１３０の平面図の一例である。同図において斜め斜線の部分はトランジスタのゲート電極を示し、破線はメタル配線を示している。第２の実施の形態の画素回路１３０には、転送トランジスタ１３３および中間ノード１３４の代わりに、転送トランジスタ１４１および中間ノード１４２が設けられる。同図に例示するように、転送トランジスタ１４１および中間ノード１４２の領域は、第１の実施の形態よりも広くすることができる。これは、前述したように、中間ノード１４２にも光が照射される結果、中間ノード１４２の領域を広くしても、開口率が低下しないためである。
【００８５】
図１１は、第２の実施の形態における画素回路１３０のＸ方向に沿った断面図の一例である。第２の実施の形態の画素回路１３０においては、ｎ-基板５１０の代わりに支持ウェハー５１１が設けられる。また、受光部５２０と支持ウェハー５１１との間に配線層５４０が設けられる。また、受光部５２０の両面のうち、配線層５４０が設けられていない方の面（裏面）に、光が照射される。また、受光部５２０において、ゲート電極５２６は、配線層５４０側の面に設けられ、裏面において、転送トランジスタ１４１および中間ノード１４２に該当する個所には遮光部が設けられていない。このため、中間ノード１４２は、光電変換を行うことができる。
【００８６】
なお、撮像素子１００は、裏面照射型の構成を採用せず、第１の実施の形態と同様に配線層５４０側から光を照射する構成であってもよい。ただし、配線層５４０側から光を照射すると、ゲート電極５２６や配線により開口率が低下するおそれがあるため、裏面照射型とすることが望ましい。
【００８７】
図１２は、第２の実施の形態における画素回路１３０の動作の一例を示すタイミングチャートである。
【００８８】
行駆動回路１５０は、露光前のタイミングＴ１１において転送トランジスタ１３５およびリセットトランジスタ１３７をオンにした状態で、転送トランジスタ１４１にパルスを印加する。この制御により、フォトダイオード１３１の蓄積電荷が全て電源に引き抜かれ、露光が開始される。
【００８９】
そして、行駆動回路１５０は、フォトダイオード１３１の露光開始後のタイミングＴ１２において、転送トランジスタ１３５をオフ状態に制御する。この制御により中間ノード１４２において光電変換された電荷の蓄積が開始される。
【００９０】
その後のタイミングＴ１３において行駆動回路１５０は、転送トランジスタ１３３に再度パルスを印加し、フォトダイオード１３１に蓄積された信号電荷を中間ノード１４２に転送して保持させる。この時点で、フォトダイオード１３１の電荷蓄積、すなわち露光が終了する。フォトダイオード１３１の露光期間は、タイミングＴ１１でのパルス印加の終了から、タイミングＴ１３でのパルス印加の終了までの期間である。フォトダイオード１３１で生成された電荷は、中間ノード１４２に蓄積されていた電荷に加算されて、一時的に保持される。
【００９１】
さらに、露光終了後のタイミングＴ１４において、行駆動回路１５０は、リセットトランジスタ１３７をオフ状態に、選択トランジスタ１３９をオン状態に制御する。これにより、ＦＤリセットが行われる。ＦＤリセットが終了してからタイミングＴ１５までの間に、検出回路１６０により、画素回路１３０から出力された電気信号がリセット信号として読み出される。
【００９２】
そして、行駆動回路１５０は、タイミングＴ１５において転送トランジスタ１３５にパルスを印加する。この制御により、中間ノード１４２に保持されていた蓄積電荷が検出ノード１３６に転送される。中間ノード１４２の露光期間は、タイミングＴ１２から、タイミングＴ１５のパルス印加終了までの期間となる。
【００９３】
検出ノード１３６への電荷転送後に、検出回路１６０により、画素回路１３０から出力された電気信号が蓄積信号として読み出される。
【００９４】
第２の実施の形態では、フォトダイオード１３１および中間ノード１４２の露光の開始および終了は、行ごとに順に実行され、いわゆるローリングシャッター方式で露光される。これは、中間ノード１４２が遮光されておらず、露光終了後に、電荷を中間ノード１４２に保持しておくことができないためである。
【００９５】
このように、本技術の第２の実施の形態によれば、フォトダイオード１３１に複数の辺が隣接する矩形の領域にも光を照射して光電変換させるため、開口率を向上させることができる。
【００９６】
＜３．第３の実施の形態＞
上述の第２の実施の形態では、中間ノードを１つのみ設けていたが、中間ノードを複数設けてもよい。画素サイズの大型化に伴い、中間ノードを大きくすると中間ノード内の電荷の移動距離が長くなるが、中間ノード内にさらに中間ノードを設けることにより、それぞれの中間ノード内の移動距離を短くすることができる。すなわち、第３の実施の形態の撮像素子１００は、複数の中間ノードを設けた点において第２の実施の形態と異なる。
【００９７】
図１３は、第３の実施の形態における画素回路１３０の一例を示す回路図である。第３の実施の形態の画素回路１３０は、転送トランジスタ１４３および中間ノード１４４をさらに備える点において第２の実施の形態と異なる。
【００９８】
転送トランジスタ１４３および中間ノード１４４は、転送トランジスタ１４１、中間ノード１４２および転送トランジスタ１３５とともに直列ゲートによって一体的に形成されたＭＯＳトランジスタである。これらのトランジスタは、各々のチャンネル間に導電型の拡散層を挟まない一体化された直列ＦＥＴ構造となっている。また、転送トランジスタ１４３のゲートは、行駆動回路１５０および中間ノード１４４に接続される。
【００９９】
フォトダイオード１３１の電荷は、転送トランジスタ１４１により中間ノード１４２に転送され、第２の実施の形態と同様に、その中間ノード１４２で露光蓄積されていた電荷に加算される。次いで、中間ノード１４２の電荷は、転送トランジスタ１４３により中間ノード１４４に転送されて一旦、そこに蓄積される。そして、中間ノード１４４の電荷は、転送トランジスタ１３５により検出ノード１３６に転送される。
【０１００】
なお、転送トランジスタ１４１は、特許請求の範囲に記載の第１の転送トランジスタの一例であり、中間ノード１４２は、特許請求の範囲に記載の第１の中間ノードの一例である。また、転送トランジスタ１４３は、特許請求の範囲に記載の第２の転送トランジスタの一例であり、中間ノード１４４は、特許請求の範囲に記載の第２の中間ノードの一例である。
【０１０１】
転送トランジスタ１４３および中間ノード１４４のゲートは一括で駆動される。この際に電荷が逆流することはなく、中間ノード１４２から中間ノード１４４へ転送されるように転送トランジスタ１４３のポテンシャルは、中間ノード１４４よりも浅くなるように閾値制御されている。第２の実施の形態で前述したように、転送トランジスタ１４１および中間ノード１４２についても同様に閾値制御されている。すなわち、フォトダイオード１３１から中間ノード１４４への転送は、二相のＣＣＤ（Charge Coupled Devices）転送に該当する。
【０１０２】
なお、光電変換素子としてフォトダイオード１３１を設けているが、その代わりに中間ノード１４２のようなＭＯＳキャパシタを設けてもよい。
【０１０３】
また、中間ノード１４２および１４４の一方を光電変換素子としても用いているが、両方を光電変換素子として用いてもよい。その際には、グローバルシャッター方式は用いられない。また、これらを両方とも第１の実施の形態と同様に遮光する構成であってもよい。ただし、中間ノード１４２および１４４を両方とも遮光すると開口率が低下するため、少なくとも一方を遮光せずに光電変換素子として用いることが望ましい。
【０１０４】
図１４は、第３の実施の形態における画素回路１３０の平面図の一例である。同図において斜め斜線の部分はトランジスタのゲート電極を示し、破線はメタル配線を示している。
【０１０５】
転送トランジスタ１４３および中間ノード１４４は、受光面において矩形領域内に形成され、その矩形領域の３辺と、その矩形領域より大きな矩形領域の外周との間に転送トランジスタ１４１および中間ノード１４２が形成されている。また、フォトダイオード１３１は、大きい方の矩形領域の３辺と、画素領域の外周との間に形成されている。
【０１０６】
転送トランジスタ１４１および中間ノード１４２は、一体で形成されている。また、転送トランジスタ１４１および中間ノード１４２の両方のゲートは、転送トランジスタ１４３や中間ノード１４４のゲートと同一のポリシリコン層で形成されており、転送トランジスタ１４３との間は非常に狭いギャップで切り離されている。転送トランジスタ１４１および中間ノード１４２は、一括で駆動されるが、例えば、ｎ型のＭＯＳ構造では、転送トランジスタ１４１の閾値は、中間ノード１４２より浅くなるように調整されている。転送トランジスタ１４１および中間ノード１４２へのパルス印加により、フォトダイオード１３１の電荷は中間ノード１４２へ転送される。
【０１０７】
転送トランジスタ１４３および中間ノード１４４の構成は、転送トランジスタ１４１および中間ノード１４２と同様である。転送トランジスタ１４３および中間ノード１４４へのパルス印加により中間ノード１４２の電荷は中間ノード１４４へ転送される。すなわち、この間の転送は、ＣＣＤ転送となる。
【０１０８】
ここで、フォトダイオード１３１は、転送トランジスタ１４１および中間ノード１４２を３方向から取り囲むように配置されている。詳細には、フォトダイオード１３１に３辺が隣接する矩形の領域内に転送トランジスタ１４１および中間ノード１４２が形成されている。このような配置により、フォトダイオード１３１内の電荷の移動距離４０２は、一辺のみが隣接する際の距離４０１よりも短くなる。
【０１０９】
また、ＭＯＳ型の光電変換素子を兼ねる中間ノード１４２は、転送トランジスタ１４３および中間ノード１４４を３方向から取り囲むように配置されている。詳細には、中間ノード１４２に３辺が隣接する矩形の領域内に転送トランジスタ１４３および中間ノード１４４が形成されている。このような配置により、中間ノード１４２内の電荷の移動距離４０４は、第２の実施の形態における距離４０３よりも短くなる。
【０１１０】
読出しの際には、フォトダイオード１３１から中間ノード１４２へ電荷が転送され、その中間ノード１４２から中間ノード１４４へ電荷が転送される２段階の転送が行われる。それぞれの転送段階において、電荷の移動距離は図１４の配置により一定以下に抑制することができる。したがって、電荷の転送はスムーズに行われる。
【０１１１】
第３の実施の形態では、フォトダイオード１３１とともに中間ノード１４２も光電変換素子として機能するため、画素回路１３０の開口率は非常に高い。なお、フォトダイオード１３１から中間ノード１４２と同様の構成を、それらを囲むようにさらに形成することもできる。これにより、開口率を低下させずに、さらに画素サイズを大きくすることができる。
【０１１２】
なお、ここまでの例では、一体化した直列トランジスタ構造を、同一のポリシリコンゲート層に狭ギャップの分離加工を施して形成したが、これらのトランジスタを一般のＣＣＤデバイスで実施されているような積層ゲート構造を用いて形成しても良い。
【０１１３】
図１５は、第３の実施の形態における画素回路１３０のＸ方向に沿った断面図の一例である。第３の実施の形態の画素回路１３０の構成は、受光部５２０において、ｎ−層５３１、ｐ-層５３２およびゲート電極５３３をさらに備える点以外は、第２の実施の形態と同様である。
【０１１４】
ｎ−層５３１は、ｐ層５２１上において、ｎ−層５２２とｐ-層５２４との間に、挿入される。そのｎ−層５３１の上部にｐ-層５３２が形成され、ｐ-層５３２の上部にゲート電極５３３が形成される。ｎ−層５２２、ｐ層５２１、ｎ−層５３１、ｐ−層５３２およびゲート電極５３３により転送トランジスタ１４１が形成される。ｐ層５２１、ｐ-層５３２およびゲート電極５３３により、中間ノード１４２が形成される。また、ｎ−層５２４、ｐ-層５２５、ｐ層５２１、ｎ−層５３１、ｐ-層５３２およびゲート電極５３３により、転送トランジスタ１４３が形成される。ｐ層５２１、ｎ−層５２４、ｐ-層５２５およびゲート電極５２６により、中間ノード１４４が形成される。
【０１１５】
図１６は、第３の実施の形態における画素回路１３０の動作の一例を示すタイミングチャートである。
【０１１６】
行駆動回路１５０は、露光前のタイミングＴ２１において転送トランジスタ１３５およびリセットトランジスタ１３７をオンにした状態で、転送トランジスタ１４１にパルスを印加する。この制御により、フォトダイオード１３１の蓄積電荷が全て電源に引き抜かれ、露光が開始される。
【０１１７】
次いで、タイミングＴ２２において行駆動回路１５０は、転送トランジスタ１３５およびリセットトランジスタ１３７をオンにした状態で、転送トランジスタ１４３にパルスを印加する。この制御により中間ノード１４２において光電変換された電荷の蓄積が開始される。
【０１１８】
そして露光終了前のタイミングＴ２３において行駆動回路１５０は、転送トランジスタ１３５をオフ状態に制御し、中間ノード１４４を浮遊状態にする。
【０１１９】
露光終了直前のタイミングＴ２４において、行駆動回路１５０は、転送トランジスタ１４１に再度パルスを印加し、フォトダイオード１３１の電荷を中間ノード１４２のチャネルへ転送する。この制御により、フォトダイオード１３１の電荷は、中間ノード１４２の蓄積電荷に合流して加算される。この時点で、フォトダイオード１３１の電荷蓄積、すなわち露光が終了する。露光期間は、タイミングＴ２１でのパルス印加の終了から、タイミングＴ２４でのパルス印加の終了までの期間である。
【０１２０】
そして、タイミングＴ２５において行駆動回路１５０は、転送トランジスタ１４３に再度パルスを印加し、中間ノード１４２の電荷を中間ノード１４４へ転送する。中間ノード１４２の露光期間は、タイミングＴ２２から、タイミングＴ２５のパルス印加終了までの期間となる。
【０１２１】
行駆動回路１５０は、タイミングＴ２１およびＴ２２の制御（露光開始）と、タイミングＴ２４およびＴ２５の制御（露光終了）とを全画素で同時に行う。フォトダイオード１３１と中間ノード１４２とのそれぞれの露光時間のずれは、１マイクロ秒（μｓ）以下にすることができるため、それらをほぼ同時とみなすことができる。このような一括動作によりグローバルシャッター方式の露光が実現される。なお、行駆動回路１５０は、ローリングシャッター方式で露光を行ってもよい。
【０１２２】
さらに、露光終了後のタイミングＴ２６において、行駆動回路１５０は、リセットトランジスタ１３７をオフ状態に、選択トランジスタ１３９をオン状態に制御する。これにより、ＦＤリセットが行われる。ＦＤリセットが終了してからタイミングＴ２７までの間に、検出回路１６０により、画素回路１３０から出力された電気信号がリセット信号として読み出される。
【０１２３】
そして、行駆動回路１５０は、タイミングＴ２７において転送トランジスタ１３５にパルスを印加する。この制御により、中間ノード１４４に保持されていた蓄積電荷が検出ノード１３６に転送される。
【０１２４】
検出ノード１３６への電荷転送後に、検出回路１６０により、画素回路１３０から出力された電気信号が蓄積信号として読み出される。
【０１２５】
なお、直列のＭＯＳ構造を用いた電荷の完全転送には、三相以上のＣＣＤ転送を含む幾つかのバリエーションがある。動作や構造は複雑化するものの、そのような転送を使用しても構わない。
【０１２６】
このように第３の実施の形態によれば、中間ノード１４２に複数の辺が隣接する矩形の領域内に電荷を保持させるため、フォトダイオード１３１に加えて中間ノード１４２内の電荷の移動距離を短くすることができる。これにより、その領域を設けない場合よりも画素サイズを大きくすることができる。
【０１２７】
［第１の変形例］
第１の実施の形態では、光検出に撮像素子１００を利用していたが、この撮像素子１００を放射線計数に利用することもできる。第１の実施の形態における第１の変形例は、撮像素子１００を放射線計数に用いる点において第１の実施の形態と異なる。
【０１２８】
図１７は、第１の実施の形態の第１の変形例における放射線計数装置の一構成例を示す全体図である。この放射線計数装置は、複数のシンチレータ２００と、半導体装置１０１を備える。半導体装置１０１には、第１の実施の形態の撮像素子１００とデジタル処理部（不図示）とが設けられる。
【０１２９】
シンチレータ２００は、柱状またはファイバー状に加工されたシンチレータであり、例えば、１ミリメートル（ｍｍ）のピッチで配置されている。各々のシンチレータ２００はシンチレーション光が内部に閉じ込められるように、光を反射する隔壁により隔てられている。
【０１３０】
半導体装置１０１において、画素アレイ部１２０は、シンチレータ２００に対応して１ミリメートル（ｍｍ）角の領域ごとに論理的に区分けされている。シンチレータ２００と撮像素子１００とを接続することで、シンチレータ２００で発生したシンチレーション光は、画素アレイ部１２０内の対応する区画に選択的に照射され、その光量が測定される。
【０１３１】
半導体装置１０１内のデジタル処理部は、シンチレータ２００の発光量によって入射した放射線のエネルギーを分別しつつ、発光回数でその入射頻度を計測する。
【０１３２】
例えば、半導体装置１０１の各画素サイズが４マイクロメートル（μｍ）角程度であったとして、画素アレイ部１２０の区画には、２５０×２５０（＝６２，５００）の画素回路１３０が含まれる。光量判定は、区画ごとに、その中の画素出力を総計することによって導出される。各画素出力は１２ビット等の階調判定されたデジタル値である。
【０１３３】
シンチレータ２００には、例えば、ＬＹＳＯ：Ｃｅ（Cerium doped Lutetium Yttrium Orthosilicate）が用いられる。この場合、６６２ｋｅＶのガンマ線が入射した際の発光量は１万フォトン程度なので、各画素の受光量は多くが０光子か１光子であり、そこに各画素のランダムノイズが加わる。
【０１３４】
階調判定の場合、その最小分解能（ＬＳＢ：least significant bit値）は１光子信号より十分小さいことが望ましく、これによってノイズ量の総計は安定的範囲に留められる。例えば各画素のランダムノイズが１電子信号（ｒｍｓ）程度の場合、各区画の画素ノイズの総計は２５０電子信号（ｒｍｓ）程度となる。
【０１３５】
すなわちシンチレータを複数区画に分割することで、放射線１個の入射に対する受光画素をその区画内に制限し、ノイズの総計を低減させることができる。さらに１フレームごとに区画数分の放射線を同時計数することができるため、カウントレートも向上する。
【０１３６】
ここで第１の実施の形態の撮像素子１００を用いて画素を２０マイクロメートル（μｍ）角に巨大化した場合、半導体装置１０１の画素区画には、５０×５０（＝２，５００）の画素が含まれる。各画素のランダムノイズが１電子信号（ｒｍｓ）程度の場合、各区画の画素ノイズの総計は５０電子信号（ｒｍｓ）程度に減少する。これはシンチレータ２００自体が持つ発光のばらつきより十分小さいレベルである。すなわち、良好なエネルギー分解能を獲得できる。さらに画素数が減る分フレームレートが上がるので、放射線のカウントレートが向上し、計数のダイナミックレンジを拡大することができる。
【０１３７】
このような放射線計数装置は、単体では線量計として放射能汚染や宇宙線の検出に使用できる。さらに半導体装置１０１の余白部分を積層構造を活用して最小化し、検出器のアレイ状の敷き詰めを可能にすれば、ガンマカメラ等の放射線の二次元撮像に使用することができる。
【０１３８】
このように、第１の変形例によれば、放射線計数装置は、撮像素子１００により微弱なシンチレーション光を検出するため、その検出結果から放射線を計数することができる。
【０１３９】
［第２の変形例］
第１の変形例では、シンチレータ２００を複数に分割していたが、画素を１００マイクロメートル（μｍ）角にまで巨大化すれば、シンチレータの分割は不要となる。第２の変形例の半導体装置１０１は、シンチレータを分割しない点において第１の変形例と異なる。
【０１４０】
図１８は、第１の実施の形態の第２の変形例における放射線計数装置の斜視図の一例である。この放射線計数装置は、シンチレータ２００の代わりに、分割されていない１つのシンチレータ２０１を備える。このシンチレータ２０１の発光を受け取る５ミリメートル（ｍｍ）角のチップ開口部（画素アレイ部１２０）に含まれる画素回路１３０の個数は、５０×５０（＝２，５００）個である。各画素のランダムノイズが１電子信号（ｒｍｓ）程度の場合、各区画の画素ノイズの総計は５０電子信号（ｒｍｓ）となる。
【０１４１】
このように、第２の変形例によれば、１つのシンチレータ２０１からのシンチレーション光を検出するため、シンチレータを区画化するための隔壁等を設ける必要がなくなる。
【０１４２】
［第３の変形例］
第１の実施の形態では、検出回路１６０は列ごとに設けられていたが、画素アレイ部１２０を、複数の画素ブロックに分割し、それらの画素ブロックごとに検出回路１６０を設ける構成であってもよい。このような画素ブロックを、例えば第１の変形例のシンチレータの１区画に対応させ、一斉に並列動作させて使用すれば、柔軟性に富んだ放射線検出器を構成することができる。例えば、区画ごとに画素出力を検出回路１６０内で加算してチップからのデータ出力量を減らす処理や、不良画素を含む区画をマスクして出力を常時ゼロにする等の処理を容易に実行することができる。第３の変形例の撮像素子１０２は、画素ブロックごとに検出回路１６０を設けた点において第１の実施の形態と異なる。
【０１４３】
図１９は、第１の実施の形態の第３の変形例における撮像素子１０２の斜視図の一例である。この撮像素子１０２は、複数の画素ブロック３１０と、複数の検出回路１６０とを備える。
【０１４４】
画素ブロック３１０は、複数（２×２など）の画素回路１３０を備える。また、画素ブロック３１０は２次元マトリックス状に配列され、それぞれの画素ブロック３１０には、１つの検出回路１６０が積層されている。これらの画素ブロック３１０と検出回路１６０とは互いに異なるシリコン層に形成される。なお、図１９において、定電流回路１１０、行駆動回路１５０および出力回路１８０などの構成は省略されている。
【０１４５】
画素回路１３０からなる行のそれぞれは、行駆動回路１５０により行単位で選択され、出力時には、スイッチ１７０により列が選択されて、検出回路１６０により信号が検出される。
【０１４６】
図２０は、第１の実施の形態の第３の変形例における画素ブロック３１０の一例を示す回路図である。画素ブロック３１０は、２×２の画素回路１３０と、スイッチ３１１および３１２とを備える。
【０１４７】
スイッチ３１１の一端は、画素ブロック３１０内の２列のうち一方の垂直信号線１２９に接続され、他端はスイッチ３１２と対応する検出回路１６０とに接続される。また、スイッチ３１２の一端は、画素ブロック３１０内の２列のうち他方の垂直信号線１２９に接続され、他端はスイッチ３１１と対応する検出回路１６０とに接続される。
【０１４８】
これらのスイッチ３１１および３１２は、画素ブロック３１０が選択されると、その画素ブロック３１０内の出力信号を対応する検出回路１６０へ出力する。
【０１４９】
このように第３の変形例によれば、撮像素子１０２は、画素ブロックごとに検出回路１６０を設けたため、画素ブロックごとに光を検出することができる。
【０１５０】
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
【０１５１】
また、上述の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。この記録媒体として、例えば、ＣＤ（Compact Disc）、ＭＤ（MiniDisc）、ＤＶＤ（Digital Versatile Disc）、メモリカード、ブルーレイディスク（Blu-ray（登録商標）Disc）等を用いることができる。
【０１５２】
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
【０１５３】
なお、本技術は以下のような構成もとることができる。
（１）光を電荷に変換する光電変換部と、
受光面において複数の辺が前記光電変換部に隣接する多角形の領域内に前記電荷を蓄積する電荷蓄積部と、
前記電荷を蓄積して当該蓄積した電荷の量に応じた電圧を生成する電圧生成部と、
前記電荷蓄積部への転送が指示されると前記光電変換部から前記電荷蓄積部へ前記電荷を転送する第１の転送部と、
前記電圧生成部への転送が指示されると前記電荷蓄積部から前記電圧生成部へ前記電荷を転送する第２の転送部と
を具備する画素回路。
（２）前記電荷蓄積部は、光を電荷に変換して当該変換した電荷と前記転送された電荷とを蓄積する
前記（１）記載の画素回路。
（３）前記電荷蓄積部は、
前記電荷を蓄積する第１の中間ノードと、
前記第１の中間ノードに複数の辺が隣接する多角形の領域内に前記電荷を蓄積する第２の中間ノードと
を備え
前記第１の転送部は、
前記第１の中間ノードへの転送が指示されると前記光電変換部から前記第１の中間ノードへ前記電荷を転送する第１の転送トランジスタと、
前記第２の中間ノードへの転送が指示されると前記第１の中間ノードから前記第２の中間ノードへ前記電荷を転送する第２の転送トランジスタと
を備える前記（１）記載の画素回路。
（４）前記第１および第２の中間ノードの少なくとも一方は、光を電荷に変換して当該変換した電荷と前記転送された電荷とを蓄積する
前記（３）記載の画素回路。
（５）前記光電変換部の対向する２つの平面の一方に設けられた配線層をさらに具備し、
前記光は、前記２つの平面のうち前記配線層が設けられていない方の面である裏面に照射される
前記（１）から（４）のいずれかに記載の画素回路。
（６）光を電荷に変換する光電変換部と、
受光面において複数の辺が前記光電変換部に隣接する多角形の領域内に前記電荷を蓄積する電荷蓄積部と、
前記電荷を蓄積して当該蓄積した電荷の量に応じた電圧を生成する電圧生成部と、
前記電荷蓄積部への転送が指示されると前記光電変換部から前記電荷蓄積部へ前記電荷を転送する第１の転送部と、
前記電圧生成部への転送が指示されると前記電荷蓄積部から前記電圧生成部へ前記電荷を転送する第２の転送部と、
前記生成された電圧に基づいて光の光量を検出する検出部と
を具備する半導体光検出装置。
（７）放射線が入射されるとシンチレーション光を発光するシンチレータと、
前記シンチレーション光を電荷に変換する光電変換部と、受光面において複数の辺が前記光電変換部に隣接する多角形の領域内に前記電荷を蓄積する電荷蓄積部と、前記電荷を蓄積して当該蓄積した電荷の量に応じた電圧を生成する電圧生成部と、前記電荷蓄積部への転送が指示されると前記光電変換部から前記電荷蓄積部へ前記電荷を転送する第１の転送部と、前記電圧生成部への転送が指示されると前記電荷蓄積部から前記電圧生成部へ前記電荷を転送する第２の転送部とを備える複数の画素回路が設けられた画素アレイ部と、
前記生成された電圧に基づいて光の光量を検出する検出部と
を具備する放射線計数装置。
（８）前記シンチレータは、複数の区画に分割され、
前記検出部は、前記複数の区画のそれぞれの前記光量を検出する
前記（７）記載の放射線計数装置。
（９）前記検出部は、前記複数の画素回路のそれぞれの前記光量を検出する
前記（７）記載の放射線計数装置。
（１０）前記画素アレイ部は、所定数の前記画素回路をそれぞれが備える複数の画素ブロックに分割され、
前記検出部は、前記複数の画素ブロックのそれぞれの前記光量を検出する
前記（７）記載の放射線計数装置。
【符号の説明】
【０１５４】
１００、１０２  撮像素子
１０１  半導体装置
１１０  定電流回路
１１１ＭＯＳトランジスタ
１２０  画素アレイ部
１３０  画素回路
１３１  フォトダイオード
１３２  ノード
１３３、１３５、１４１、１４３  転送トランジスタ
１３４、１４２、１４４  中間ノード
１３６  検出ノード
１３７  リセットトランジスタ
１３８  増幅トランジスタ
１３９  選択トランジスタ
１５０  行駆動回路
１６０  検出回路
１７０、３１１、３１２  スイッチ
１８０  出力回路
２００、２０１  シンチレータ
３１０  画素ブロック
５１０  ｎ-基板
５１１  支持ウェハー
５２０  受光部
５２１  ｐ層
５２２、５２４、５３１  ｎ-層
５２３  ｐ+層
５２５、５３２  ｐ-層
５２６、５２９、５３０、５３３  ゲート電極
５２７  素子分離領域
５２８  ｎ＋拡散層
５４０  配線層
５５０  遮光層
【図１】
2016017305.tif 000003
【図２】
2016017305.tif 000004
【図３】
2016017305.tif 000005
【図４】
2016017305.tif 000006
【図５】
2016017305.tif 000007
【図６】
2016017305.tif 000008
【図７】
2016017305.tif 000009
【図８】
2016017305.tif 000010
【図９】
2016017305.tif 000011
【図１０】
2016017305.tif 000012
【図１１】
2016017305.tif 000013
【図１２】
2016017305.tif 000014
【図１３】
2016017305.tif 000015
【図１４】
2016017305.tif 000016
【図１５】
2016017305.tif 000017
【図１６】
2016017305.tif 000018
【図１７】
2016017305.tif 000019
【図１８】
2016017305.tif 000020
【図１９】
2016017305.tif 000021
【図２０】
2016017305.tif 000022
【国際調査報告】
2016017305.tif 000023
2016017305.tif 000024
2016017305.tif 000025
2016017305.tif 000026