(57)【要約】  駆動回路を電圧制御型デバイス及び駆動回路の少なくとも一方の仕様などに合わせてターンオン能力の調整が可能な電圧制御型デバイスの駆動回路を提供する。電圧制御型デバイス（１０）のゲートに一定電流を供給して当該電圧制御型デバイスをオン動作させる定電流回路（３０）と、電圧制御型デバイスのゲートとエミッタとの間に放電電流を流して当該電圧制御型デバイスをオフ動作させる放電回路（４０）と、駆動信号に応じて前記定電流回路及び前記放電回路の一方を動作させて前記電圧制御型デバイスをターンオンまたはターンオフさせる切替回路（５０）と、少なくとも前記定電流回路の出力電流を設定する電流指令値を生成して出力する電流指令値生成回路（６０）と、該電流指令値生成回路で生成された電流指令値に基づいて前記定電流回路の出力電流を制御する電流制御回路（７０）とを備えている。
2016009582.tif 000002
【特許請求の範囲】
【請求項１】
電圧制御型デバイスを駆動する電圧制御型デバイスの駆動回路であって、
前記電圧制御型デバイスのゲートに一定電流を供給して当該電圧制御型デバイスをオン動作させる定電流回路と、
前記電圧制御型デバイスのゲートとエミッタとの間に放電電流を流して当該電圧制御型デバイスをオフ動作させる放電回路と、
駆動信号に応じて前記定電流回路及び前記放電回路の一方を動作させて前記電圧制御型デバイスをターンオンまたはターンオフさせる切替回路と、
少なくとも前記定電流回路の出力電流を設定する電流指令値を生成して出力する電流指令値生成回路と、
該電流指令値生成回路で生成された電流指令値に基づいて前記定電流回路の出力電流を制御する電流制御回路と
を備えていることを特徴とする電圧制御型デバイスの駆動回路。
【請求項２】
前記電流指令値生成回路は、前記定電流回路とは別に設けられた定電流源と、該定電流源から定電流が供給される１つの抵抗素子もしくは該定電流が選択的に供給される複数の抵抗素子とを有することを特徴とする請求項１に記載の電圧制御型デバイスの駆動回路。
【請求項３】
前記１つの抵抗素子もしくは前記複数の抵抗素子は、前記電圧制御型デバイスを形成するチップ内に形成されていることを特徴とする請求項２に記載の電圧制御型デバイスの駆動回路。
【請求項４】
前記放電回路は、前記電流指令値生成回路で生成された電流指令値に基づいて前記放電電流の電流値を調整する放電電流調整回路を備えていることを特徴とする請求項１に記載の電圧制御型デバイスの駆動回路。
【請求項５】
前記電圧制御型デバイスは、ＩＧＢＴ及びＭＯＳ−ＦＥＴの何れかで構成されていることを特徴とする請求項１に記載の電圧制御型デバイスの駆動回路。
【請求項６】
前記電流指令値生成回路は、生成された電流指令値を表す電流指令電圧を出力し、前記電流制御回路は、基準電圧と、前記電流指令値生成回路で生成された電流指令電圧との電圧差に基づいて前記定電流回路の出力電流を決定するオペアンプを備えていることを特徴とする請求項１に記載の電圧制御型デバイスの駆動回路。
【請求項７】
前記電流指令値生成回路は、生成された電流指令値を表す電流指令電圧を出力し、前記電流制御回路は、基準電圧と前記電流指令値生成回路で生成された電流指令電圧とを比較し、比較結果に応じて前記定電流回路の出力電流を多段階に変化させるコンパレータを備えていることを特徴とする請求項１に記載の電圧制御型デバイスの駆動回路。
【請求項８】
前記定電流回路は、前記電圧制御型デバイスのゲートと電源電圧との間に接続されたカレントミラー回路で構成され、該カレントミラー回路は、前記電源電圧と前記電圧制御型デバイスのゲートとの間に接続されて前記カレントミラー回路の出力部を構成する第１トランジスタと、前記電源電圧と前記電流制御回路との間に接続されて前記カレントミラー回路の入力部を構成する第２トランジスタとを有していることを特徴とする請求項１に記載の電圧制御型デバイスの駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧制御型デバイスの駆動回路に関し、駆動回路の類似形式増加を低減することができる電圧制御型デバイスの駆動回路に関する。
【背景技術】
【０００２】
半導体電力変換器では、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ：Insulated Gate Bipolar Transistor）やパワーＭＯＳＦＥＴなどの電圧制御型パワーデバイスが用いられ、これらのパワーデバイスを駆動するための駆動回路を用いてインバータを構成する方法がある。パワーデバイスの駆動の際に問題となってくるのがターンオン時における損失、ノイズ及びその温度特性である。【０００３】
ターンオン時の損失、ノイズ及び温度依存性を低減するために、例えば特許文献１に記載された絶縁ゲート型デバイスの駆動回路や特許文献２に記載されたパワートランジスタの駆動回路が提案されている。
この特許文献１に記載された従来例では、切り替え回路で、電圧制御型デバイスのターンオン時に定電流源を介して絶縁ゲート型デバイスのゲートを電源電位側に接続するとともに、ターンオフ時に絶縁ゲート型デバイスのゲートをエミッタ側に接続するようにしている。【０００４】
また、特許文献２に記載された従来例では、上記特許文献１に記載された構成の他に、定電流源からの定電流が供給されたパワートランジスタの温度を検出する温度検出用ツェナーダイオードを設け、この温度検出用ツェナーダイオードのアノードから出力されるパワートランジスタの温度に対応する電圧出力を定電流源の定電流を制御する電流制御部にフィードバックするようにしている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−１０３８９５号公報
【特許文献２】特開２０１３−２１９６３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
通常、ＩＰＭ（インテリジェントパワーモジュール）では、ＩＧＢＴなどの電圧制御型半導体パワーデバイスとその駆動回路が同一モジュールに搭載されるが、近年のシステム使用の多様化に伴い電圧制御型半導体デバイスと駆動回路との組合せも増加し、結果、モジュール形式数が増加する少量多品種の生産方法が主流になる傾向にある。
しかし、電圧制御型パワーデバイスやその駆動回路は、半導体素子で構成され、その製造プロセスで使用するフォトマスクなどは形式数の増加に応じて増加する。一方で少量多品種生産ではフォトマスクなどの増加速度が通常の量産方式と比べて速いため、量産部材の保管や管理が煩雑になるデメリットがある。
そこで、本発明は、上述した課題に着目してなされたものであり、駆動回路を電圧制御型デバイス及び駆動回路の少なくとも一方の仕様などに合わせてターンオン能力の調整が可能な電圧制御型デバイスの駆動回路を提供することを目的としている。
【課題を解決するための手段】
【０００７】
本発明に係る電圧制御型デバイスの駆動回路の一態様は、電圧制御型デバイスを駆動する電圧制御型デバイスの駆動回路であって、電圧制御型デバイスのゲートに一定電流を供給して電圧制御型デバイスをオン動作させる定電流回路と、電圧制御型デバイスのゲートとエミッタとの間に放電電流を流して電圧制御型デバイスをオフ動作させる放電回路と、駆動信号に応じて定電流回路及び放電回路の一方を動作させて電圧制御型デバイスをターンオンまたはターンオフさせる切替回路と、少なくとも定電流回路の出力電流を設定する電流指令値を生成して出力する電流指令値生成回路と、この電流指令値生成回路で生成された電流指令値に基づいて定電流回路の出力電流を制御する電流制御回路とを備えている。
【発明の効果】
【０００８】
本発明の一態様によれば、電流指令値生成回路から出力される電流指令電圧を定電流回路の出力電流を制御する電流制御回路に供給することで、電圧制御型デバイスのゲートを充電する定電流回路の出力電流を制御するので、電流指令値生成回路の電流指令値を生成することにより、電圧制御型デバイス及び駆動回路の少なくとも一方の仕様などに応じたターンオン能力を変更することができる。
したがって、電圧制御型デバイスの駆動回路の類似形式増加を低減することが可能となる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１実施形態に係る電圧制御型デバイスの駆動回路を示す回路図である。
【図２】本発明及び従来例の電圧制御型デバイスの形式数と駆動回路形式数との関係を示すグラフである。
【図３】電流指令値生成回路及び電流制御回路の一部を示す回路図である。
【図４】本発明の第２実施形態に係る電圧制御型デバイスの駆動回路を示す回路図である。
【図５】本発明の第３実施形態に係る電圧制御型デバイスの駆動回路を示す回路図である。
【発明を実施するための形態】
【００１０】
次に、図面を参照して、本発明の一実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。
また、以下に示す実施の形態は、本発明の技術的思想を具体化するための装置を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
以下、本発明の実施の形態について、図面を参照して説明する。
【００１１】
（第１実施形態）
ＩＧＢＴやパワーＭＯＳ−ＦＥＴで構成される電圧制御型デバイス１０は、図１に示すように、コレクタが図示しない例えば直列に接続される別の電圧制御型デバイスのエミッタに接続され、エミッタがグランドに接続され、ゲートが駆動回路２０に接続されている。
駆動回路２０は、電圧制御型デバイス１０をターンオン動作させる定電流回路３０と、電圧制御型デバイス１０をターンオフ動作させる放電回路４０と、ターンオン動作及びターンオフ動作を切り替える切替回路５０と、電流指令値生成回路６０と、定電流回路３０の出力電流を制御する電流制御回路７０とを備えている。
【００１２】
定電流回路３０は、電源電圧Ｖｃｃが供給される電源ラインＬｐと電圧制御型デバイス１０のゲートとの間に接続されたカレントミラー回路で構成されている。この定電流回路３０は、電源ラインＬｐにそれぞれソースが接続されたｐチャネル電界効果トランジスタで構成される第１トランジスタ３１及び第２トランジスタ３２を有する。
第１トランジスタ３１は、ドレインが電圧制御型デバイス１０のゲートに接続され、ゲートが第２トランジスタ３２のゲート及びドレインに接続されている。
第２トランジスタ３２は、ドレイン及びゲートが電流制御回路７０に接続されている。
【００１３】
放電回路４０は、外部の制御回路から供給される駆動信号が入力される論理反転回路（インバータ）４１と、この論理反転回路４１の出力が入力される放電電流調整回路４２とを備えている。ここで、第２トランジスタ３２がカレントミラー回路の入力部を構成し、第１トランジスタ３１がカレントミラー回路の出力部を構成し、第２トランジスタ３２から引き出される電流ＩＯに比例した電流ＩＯＵＴが第１トランジスタ３１から供給される。
【００１４】
放電電流調整回路４２は、複数例えば３組の電流調整ユニット４３Ａ、４３Ｂ及び４３Ｃを有する。電流調整ユニット４３Ａは、符号反転回路４１の出力信号が一方の入力端子に入力されるアンドゲート４５ａと、このアンドゲート４５ａの他方の入力端子に接続されたコンパレータ４４ａと、アンドゲート４５ａの出力端子に接続されたｎチャネル電界効果トランジスタ４６ａとを備えている。
電流調整ユニット４３Ｂ及び４３Ｃも、電流調整ユニット４３Ａと同様の構成を有し、アンドゲート４５ｂ及び４５ｃ、コンパレータ４４ｂ及び４４ｃ、ｎチャネル電界効果トランジスタ４６ｂ及び４６ｃを備えている。
【００１５】
ここで、電流調整ユニット４３Ａ〜４３Ｃのコンパレータ４４ａ〜４４ｃの非反転入力端子には基準電圧Ｖｒｅｆａ〜Ｖｒｅｆｃが入力され、反転入力端子には後述する電流指令値生成回路６０から出力される電流指令電圧ＶＴが入力されている。そして、コンパレータ４４ａ〜４４ｃは電流指令電圧ＶＴが基準電圧Ｖｒｅｆａ〜Ｖｒｅｆｃ以下となったときにハイレベルの比較信号を出力する。
そして、基準電圧Ｖｒｅｆａ、Ｖｒｅｆｂ及びＶｒｅｆｃの大小関係は、Ｖｒｅｆａ＞Ｖｒｅｆｂ＞Ｖｒｅｆｃに設定されている。
【００１６】
このため、電流調整ユニット４３Ａ〜４３Ｃでは、電流指令電圧ＶＴが基準電圧Ｖｒｅｆａ以下となると電流調整ユニット４３Ａのｎチャネル電界効果トランジスタ４６ａがオン状態となる。また、電流指令電圧ＶＴが基準電圧Ｖｒｅｆｂ以下となると、電流調整ユニット４３Ａに加えて電流調整ユニット４３Ｂのｎチャネル電界効果トランジスタ４６ｂがオン状態となる。さらに、電流指令電圧ＶＴが基準電圧Ｖｒｅｆｃ以下となると、電流調整ユニット４３Ａ及び４３Ｂに加えて電流調整ユニット４３Ｃのｎチャネル電界効果トランジスタ４６ｃがオン状態となる。このため、電流指令電圧ＶＴの値が小さくなるにつれて段階的に放電電流量を増加させることができる。
【００１７】
切替回路５０は、電源ラインＬｐにソースが接続され、ドレインが定電流回路３０のカレントミラー回路の第１トランジスタ３１のゲート及び第２トランジスタ３２のドレインに接続されたｐチャネル電界効果トランジスタ５１と、このｐチャネル電界効果トランジスタ５１のゲートに接続されたレベルシフト回路５２とで構成されている。レベルシフト回路５２は外部の制御装置から入力される駆動信号が入力される。レベルシフト回路５２は、駆動信号がハイレベルであるときにハイレベルの信号をｐチャネル電界効果トランジスタ５１のゲートに入力してｐチャネル電界効果トランジスタ５１をオフ状態に制御し、カレントミラー回路の第１トランジスタ３１及び第２トランジスタ３２のゲートとソースを切り離すことにより定電流回路３０をターンオン動作させる。また、レベルシフト回路５２は駆動信号がローレベルであるときにローレベルの信号をｐチャネル電界効果トランジスタ５１のゲートに入力してｐチャネル電界効果トランジスタ５１をオン状態に制御し、カレントミラー回路の第１トランジスタ３１及び第２トランジスタ３２のゲートとソースを短絡させることにより定電流回路３０の動作を停止させる。
【００１８】
電流指令値生成回路６０は、電源ラインＬｐに接続された定電流回路３０とは別の定電流源６１と、この定電流源６１からの定電流が選択的に供給される複数例えば３つの抵抗素子６３〜６５を有し、上記選択的に定電流が供給される抵抗の電圧ドロップにより電流指令値としての電流指令電圧を形成する抵抗選択部６２とを備えている。なお、複数の抵抗素子を有する抵抗選択部６２の代わりに、一つの抵抗素子を用いてもよい（以下、同様）。この場合、当該一つの抵抗素子は、電圧制御型デバイス１０の特性に応じてその抵抗値が決定される。
【００１９】
抵抗選択部６２は、電圧制御型デバイス１０を形成するチップ内に形成され、複数の抵抗素子６３、６４及び６５は異なる抵抗値を有する。これら抵抗素子６３〜６５の一端は定電流源６１に接続された電流供給ライン６６に並列に接続され、他端はグランドラインＬｇに接続されている。ここで、抵抗素子６３、６４及び６５の抵抗値Ｒ１１、Ｒ１２及びＲ１３は例えばＲ１１＜Ｒ１２＜Ｒ１３に設定されている。
【００２０】
複数の抵抗素子６３〜６５は、電圧制御型デバイス１０の電流特性、抵抗選択部６２以外の駆動回路２０の特性、電圧制御型デバイス１０が適用される装置からの要求などに応じて選択する抵抗素子以外の抵抗素子については電流供給ライン６６との接続を切断する。そして、残された抵抗素子と定電流源６１との間の接続点から電流指令電圧ＶＴが出力される。
ここで、抵抗素子６３のみを選択したときの電流指令電圧ＶＴは放電回路４０の基準電圧Ｖｒｅｆｃ以上で基準電圧Ｖｒｅｆｂより低くなるように設定されている。抵抗素子６４のみを選択したときの電流指令電圧ＶＴは放電回路４０の基準電圧Ｖｒｅｆｂ以上で基準電圧Ｖｒｅｆｃより低くなるように設定されている。抵抗素子６５のみを選択したときの電流指令電圧ＶＴは放電回路４０の基準電圧Ｖｒｅｆａ以上となるように設定されている。また、抵抗素子６３〜６５のうち複数の抵抗素子を残すようにすると、さらに異なる電流指令電圧ＶＴを生成することができ、例えば特性の異なる別の駆動回路と組み合わせることも可能になってくる。なお、以下では説明を抵抗素子６３〜６５のうち１つだけを選択する場合について行う。
【００２１】
電流制御回路７０は、定電流回路３０の第２トランジスタ３２のドレイン及びグランドラインＬｇとの間に直列に接続されたｎチャネル電界効果トランジスタで構成される電流制御用トランジスタ７１と抵抗７２とを有する。電流制御用トランジスタ７１のゲートには第１オペアンプ７３が接続されている。第１オペアンプ７３は反転入力端子が電流制御用トランジスタ７１のソースと抵抗７２との間に接続され、非反転入力端子に基準電圧Ｖ０が入力されている。
また、電流制御回路７０は、第１オペアンプ７３に基準電圧Ｖ０を供給する第２オペアンプ７４を有する。この第２オペアンプ７４は反転入力端子が抵抗７５を介して出力端子に接続され、非反転入力端子が抵抗７６を介してグランドラインＬｇに接続されている。ここで、抵抗７５及び７６は互いに等しい抵抗値Ｒ２に設定されている。
【００２２】
また、第２オペアンプ７４の非反転入力端子には抵抗７７を介して電流指令値生成回路６０の定電流源６１及び抵抗選択部６２間の接続点から出力される電流指令電圧ＶＴが供給され、反転入力端子には基準電圧ＶＲＥＦが抵抗７８を介して供給される。ここで、抵抗７７及び７８は互いに等しい抵抗値Ｒ１に設定されている。
第２オペアンプ７４の出力電圧Ｖ０は、抵抗選択部６２で選択される抵抗素子の抵抗値をＲ１０とし、この抵抗値Ｒ１０が抵抗７７及び７８の抵抗値Ｒ１に対して無視できる程度に小さい値であるとすると、
Ｖ０＝（R2／R1）（VREF−VT）  ・・・（１）
で表すことができる。
【００２３】
さらに、第２オペアンプ７４の出力電圧Ｖ０が第１オペアンプ７３の非反転入力端子に供給されるので、第１オペアンプ７３で制御される定電流回路３０の基準電流Ｉ０、すなわち抵抗７２に流れる電流は、第１オペアンプ７３の２つの入力端子が仮想短絡されることから上記（１）式を参照して下記（２）式で表される。
Ｉ０＝Ｖ０／Rref＝｛R2／（R1×Rref）｝（VREF−VT）  ・・・（２）
【００２４】
ここで、Ｒｒｅｆは抵抗７２の抵抗値であり、抵抗値Ｒ１、Ｒ２、Ｒｒｅｆ及び基準電圧ＶＲＥＦは定数であるため、前記（２）式では電流指令電圧ＶＴのみが変数として考えられる。つまり、電圧制御型デバイス１０を駆動する定電流能力は、前記（２）式において電流指令電圧ＶＴ以外の精度を整えれば、電圧制御型デバイス１０を駆動する定電流能力を精度よく制御できる。なお、（２）式から分かるように、電流指令電圧ＶＴが小さい程基準電流Ｉ０が大きくなる。
【００２５】
この第１の実施形態によると、駆動回路２０でゲートを制御する電圧制御型デバイス１０のターンオン動作及びターンオフ動作を制御するが、電流指令値生成回路６０の抵抗選択部６２の抵抗素子６３〜６５を制御対象となる電圧制御型デバイス１０の仕様等に応じて最適なターンオン動作及びターンオフ動作となる抵抗素子を選択し、選択した抵抗素子以外の抵抗素子については電流供給ライン６６との接続部を切除して電流供給ライン６６から切り離す。
このため、電流指令値生成回路６０から電圧制御型デバイス１０の仕様等に応じて電流指令電圧ＶＴが出力される。この電流指令電圧ＶＴが放電回路４０及び電流制御回路７０に供給される。
【００２６】
このため、放電回路４０では、電流指令電圧ＶＴに応じてオン状態となる電流調整ユニット４３Ａ〜４３Ｃの数が変更されて電圧制御型デバイス１０の仕様に応じた放電電流に調整される。すなわち、抵抗素子６５が選択されたときには、電流調整ユニット４３Ａのｎチャネル電界効果トランジスタ４６ａのみがオン状態となり、電圧制御型デバイス１０の放電電流が最小となる。抵抗素子６４が選択されたときには電流調整ユニット４３Ａのｎチャネル電界効果トランジスタ４６ａ及び電流調整ユニット４３Ｂのｎチャネル電界効果トランジスタ４６ｂがオン状態となり、電圧制御型デバイス１０の放電電流が中程度となる。抵抗素子６３が選択されたときには全ての電流調整ユニット４３Ａ〜４３Ｃのｎチャネル電界効果トランジスタ４６ａ〜４６ｃがオン状態となり、電圧制御型デバイス１０の放電電流が最大となる。
【００２７】
さらに、電流指令電圧ＶＴが電流制御回路７０に供給され、この電流制御回路７０で電流指令電圧ＶＴに基づいて定電流回路３０の基準電流Ｉ０が前述した（２）式にしたがって制御される。このため、定電流回路３０から出力される出力電流ＩＯＵＴが電圧制御型デバイス１０の仕様等に応じて制御される。
すなわち、抵抗素子６３が選択されたときには電流指令電圧ＶＴが最小となるので、基準電流Ｉ０が最大値となる。また、抵抗素子６４が選択されたときには電流指令電圧ＶＴが中程度となるので、基準電流Ｉ０も中程度の値となる。さらに、抵抗素子６５が選択されたときには電流指令電圧ＶＴが最大値となるので、基準電流Ｉ０は最小値となる。
【００２８】
この状態で、駆動回路２０にハイレベルの駆動信号が供給されると、切替回路５０のレベルシフト回路５２からハイレベルのゲート電圧がｐチャネル電界効果トランジスタ５１のゲートに供給されて、このｐチャネル電界効果トランジスタ５１がオフ状態に制御される。このため、カレントミラー回路の出力部を構成する第１トランジスタ３１がオン状態となって、定電流回路３０から基準電流Ｉ０に応じた出力電流ＩＯＵＴが電圧制御型デバイス１０のゲートに供給されて電圧制御型デバイス１０がターンオン動作してオン状態となる。このとき、放電回路４０では、符号反転回路４１の出力がローレベルとなるので、各電流調整ユニット４３Ａ〜４３Ｃのアンドゲート４５ａ〜４５ｃの出力がローレベルとなってｎチャネル電界効果トランジスタ４６ａ〜４６ｃがオフ状態となる。このため、放電回路４０によるターンオフ動作は停止されている。
【００２９】
これに対して、駆動回路２０に、ローレベルの駆動信号が入力されると、切替回路５０のレベルシフト回路５２からローレベルのゲート信号がｐチャネル電界効果トランジスタ５１に供給される。このため、ｐチャネル電界効果トランジスタ５１がオン状態に制御されてｐチャネル電界効果トランジスタ３１のゲートとソースが短絡状態となる。これによりｐチャネル電界効果トランジスタ３１がオフ状態となって定電流回路３０の動作が停止される。
【００３０】
一方、放電回路４０では、符号反転回路４１の出力がハイレベルとなることにより、各電流調整ユニット４３Ａ〜４３Ｃのアンドゲート４５ａ〜４５ｃが出力可能な状態となる。このため、電流指令値生成回路６０で選択された抵抗素子に応じた電流指令電圧ＶＴによってアンドゲート４５ａ、４５ａ及び４５ｂ、４５ａ〜４５ｃの何れかの出力がハイレベルとなる。したがって、ｎチャネル電界効果トランジスタ４６ａ、４６ａ及び４６ｂ、４６ａ〜４６ｃがオン状態とされて放電電流が最小値、中間値及び最大値の何れかに制御されて、電圧制御型デバイス１０の仕様に応じた放電電流を調整できる。
【００３１】
なお、電圧制御型デバイス１０のゲートの充放電電流は大きすぎても小さすぎても問題となる。充放電電流が大きすぎると電圧制御型デバイスのスイッチング速度が速くなりすぎてスイッチングノイズが問題となる。充放電電流が小さすぎると電圧制御型デバイス１０のスイッチング速度が遅くなりすぎて製品の動作に支障を生じる。
したがって、電圧制御型デバイスの充放電電流は電圧制御型デバイス１０及び抵抗選択部６２の少なくとも一方を除く駆動回路の仕様などに応じて最適に調整する必要がある。本実施形態によれば、電圧制御型デバイス１０及び抵抗選択部６２の少なくとも一方を除く駆動回路の仕様などに応じて抵抗選択部６２で抵抗素子６３〜６５の何れかを選択することにより、３つの仕様の電圧制御型デバイス１０を１つの駆動回路２０で最適な充放電電流で駆動することが可能となる。
【００３２】
このため、電圧制御型デバイス形式数に対する駆動回路形式数を、図２で実線図示の特性線Ｌ１で示すように、電圧制御型デバイス形式数の増加に対して駆動回路形式数の増加を緩やかとすることができる。このため、駆動回路２０の製造プロセスで使用するフォトマスクなどの増加を抑制することができ、フォトマスクなどの量産部品の保管や管理が容易となる。
これに対して、電流指令値生成回路６０を設けない従来例では、図２の点線図示の特性線Ｌ２で示すように、電圧制御型デバイス形式数の増加に対して駆動回路形式数も大きく増加することなり、駆動回路数が増加して製造プロセスで使用するフォトマスクなどが増加し、量産部材の保管や管理が煩雑となる。
【００３３】
また、第１の実施形態のように、抵抗選択部６２を電圧制御型デバイス１０を形成するチップ内に形成することにより、電圧制御型デバイス１０の製作時にその仕様にあって抵抗素子を選択することが可能となる。抵抗選択部６２の代わりに一つの抵抗素子を設ければ、駆動回路２０側で電圧制御型デバイス１０の仕様に合わせた抵抗素子の選択が不要となる。また、電圧制御型デバイス１０を形成するチップ内に抵抗素子を配置することで、電圧制御型デバイスの温度依存性に応じて抵抗値が変化し、電圧制御型デバイスの温度依存性を補償することができる。
【００３４】
なお、上記第１の実施形態では、電流指令値生成回路６０の抵抗選択部６２の抵抗値Ｒ１０が電流制御回路７０の第２オペアンプ７４の入力側抵抗７７及び７８の抵抗値Ｒ１に比較して無視できる程度に小さい値に設定されている場合について説明した。しかしながら、本発明は上記構成に限定されるものではなく、抵抗選択部６２の抵抗素子６３〜６５の抵抗値をある程度大きな値に設定しても第２オペアンプ７４の出力電圧Ｖ０を制御することができる。
すなわち、電流指令値生成回路６０及び電流制御回路７０の第２オペアンプ７４との関係は、図３で表すことができる。
この図３において、定電流源６１から出力される定電流値をＩｒｅｆとすると、第２オペアンプ７４の非反転入力端子の電圧は
｛R2／(R1＋R2）)VREF    ・・・（３）
で表される。
【００３５】
そして、抵抗選択部６２で選択された抵抗値をＲ１０とし、定電流源６１から電流制御回路７０の抵抗７７に流れる電流をｉ１とすると、選択された抵抗素子を流れる電流はＩｒｅｆ−ｉ１となる。
このため、第２オペアンプ７４の入力側電圧は、オペアンプ７４の仮想短絡動作により反転入力端子の電圧と非反転入力端子の電圧が等しくなることから、
R10（Iref−Ｉ１）−R1・ｉ１＝｛R2／（R1＋R2）｝VREF  ・・・（４）
となる。
この（４）式を変形すると、
R10・Iref−(R10＋R1)ｉ１＝｛R2／(R1＋R2)｝VREF  ・・・（５）
となり、この（５）式をさらに変形すると、
（R1＋R10）ｉ１＝R10・Iref−｛R2／（R1＋R2）｝VREF  ・・・（６）
となる。
【００３６】
したがって、第２オペアンプ７４の入力側の抵抗７７に流れる電流ｉ１は、
【数１】
2016009582.tif 000003
となる。
【００３７】
このため、第２オペアンプ７４の出力電圧Ｖ０は、
【数２】
2016009582.tif 000004
となる。
【００３８】
この（８）式におけるＶＲＥＦに係る第１項と第３項の係数部分をまとめると、
【数３】
2016009582.tif 000005
となる。
【００３９】
したがって、前記（８）式は、
【数４】
2016009582.tif 000006
となる。
この（１０）式によって第２オペアンプ７４の出力電圧Ｖ０を算出することができる。
【００４０】
ちなみに、（１０）式の右辺第２項のＶＲＥＦの係数部分は、
【数５】
2016009582.tif 000007
と表すことができるので、前述した第１実施形態のようにＲ１≫Ｒ１０に設定することにより、この右辺第２項がゼロとなって前述した（１）式を得ることができる。
【００４１】
（第２実施形態）
次に、本発明の第２の実施形態について図４を伴って説明する。
この第２の実施形態では、第１の実施形態における電流制御回路７０の構成を変更するようにしたものである。
すなわち、第２の実施形態では、第１の実施形態における図１の構成において、電流制御回路７０の構成を変更した以外の構成にはついては図１と同様の構成を有し、図１との対応部分には同一符号を付しその詳細説明はこれを省略する。
【００４２】
電流制御回路７０は、前述した第１の実施形態の構成において、第２オペアンプ７４、抵抗７５、７６、７７及び７８が省略されているとともに、抵抗７２が３つの抵抗８１〜８３に分割されている。
そして、抵抗８１と並列にバイパス用のｎチャネル電界効果トランジスタ８４が接続され、抵抗８２と並列にバイパス用のｎチャネル電界効果トランジスタ８５が接続されている。
ｎチャネル電界効果トランジスタ８４及び８５のゲートには第１コンパレータ８６及び第２コンパレータの出力端子がそれぞれ接続されている。
【００４３】
第１コンパレータ８６の入力側には、非反転入力端子に基準電圧ＶＲＥＦａが入力され、反転入力端子には電流指令値生成回路６０から出力される電流指令電圧ＶＴが入力されている。
第２コンパレータ８７の入力側には、非反転入力端子に基準電圧ＶＲＥＦｂが入力され、反転入力端子に電流指令値生成回路６０から出力される電流指令電圧ＶＴが入力されている。ここで、基準電圧ＶＲＥＦａ及びＶＲＥＦｂの関係は、ＶＲＥＦａ＜ＶＲＥＦｂに設定されている。また、基準電圧ＶＲＥＦａは、電流指令値生成回路６０の抵抗選択部６２で抵抗素子６３を選択したときの電流指令電圧ＶＴ１より高く、抵抗素子６４を選択したときの電流指令電圧ＶＴ２よりも低い値に設定されている。さらに、基準電圧ＶＲＥＦｂは、電流指令値生成回路６０の抵抗選択部６２で抵抗素子６４を選択したときの電流指令電圧ＶＴ２よりも高く、抵抗素子６５を選択したときの電流指令電圧ＶＴ３よりも低い値に設定されている。
【００４４】
この第２実施形態によると、放電回路４０では前述した第１の実施形態と同様のターンオフ動作を行う。しかしながら、電流制御回路７０では、電流指令値生成回路６０の抵抗選択部６２で抵抗素子６５が選択されたときには、このとき出力される電流指令電圧ＶＴ３が第１コンパレータ８６の基準電圧ＶＲＥＦａ及び第２コンパレータ８７の基準電圧ＶＲＥＦｂよりも高い値である。したがって、第１コンパレータ８６及び第２コンパレータ８７の出力はローレベルであり、ｎチャネル電界効果トランジスタ８４及び８５はオフ状態を維持する。このため、定電流回路３０の第２トランジスタ３２のドレインが電流制御用トランジスタ７１及び３つの抵抗８１〜８３を通じてグランドラインＬｇに接続される。
【００４５】
このときの基準電流Ｉ０は、抵抗８１の抵抗値をＲｒｅｆ１、抵抗８２の抵抗値をＲｒｅｆ２、抵抗８３の抵抗値をＲｒｅｆ３とすると、
【数６】
2016009582.tif 000008
となり、最小電流値に設定される。
【００４６】
また、抵抗選択部６２で抵抗素子６４を選択すると、このときに出力される電流指令電圧ＶＴ２が第２コンパレータ８７の基準電圧ＶＲＥＦｂより低くなるので、この第２コンパレータ８７の出力がハイレベルとなる。これによって、ｎチャネル電界効果トランジスタ８５がオン状態となり、抵抗８２がパイパスされることによる。
【００４７】
このため、基準電流Ｉ０は、
【数７】
2016009582.tif 000009
となり、中程度の電流値に設定される。
【００４８】
さらに、抵抗選択部６２で抵抗素子６３を選択すると、このときに出力される電流指令電圧ＶＴ１が第２コンパレータ８７の基準電圧ＶＲＥＦｂより低い第１コンパレータ８６の基準電圧ＶＲＥＦａより低くなるので、第２コンパレータ８７に加えて、第１コンパレータ８６の出力もハイレベルとなる。
【００４９】
このため、ｎチャネル電界効果トランジスタ８４及び８５がともにオン状態となり、抵抗８１及び８２がパイバスされる。したがって、基準電流Ｉ０は、
【数８】
2016009582.tif 000010
となり、最大電流値に設定される。
【００５０】
したがって、前述した第１の実施形態と同様に電流指令値生成回路６０の抵抗選択部６２で選択した抵抗素子６３〜６５の抵抗値に応じて定電流回路３０の出力電流ＩＯＵＴを制御することができ、電圧制御型デバイス１０の仕様に応じた最適なターンオン動作を行うことができる。
【００５１】
（第３実施形態）
次に、本発明の第３の実施形態を図５について説明する。
この第３の実施形態は、定電流源６１及び抵抗選択部６２を省略して、別途電流指令値選択回路を設けるようにしたものである。
この第３の実施形態では、図５に示すように、第１及び第２の実施形態における放電回路４０の電流調整ユニット４３Ａ〜４３Ｃ及び電流制御回路７０の構成が変更されるとともに、電流指令値生成回路６０が省略され、これに代えて別途電流指令値生成回路９０が設けられている。
放電回路４０の電流調整ユニット４３Ａ〜４３Ｃは、図５に示すようにコンパレータ４４ａ〜４４ｃが省略され、これらに代えて電流指令値生成回路９０から出力される電流指令信号がアンドゲート４５ａ〜４５ｃに供給されている。
【００５２】
一方、電流制御回路７０では、第２の実施形態の構成において、第１コンパレータ８６及び第２コンパレータ８７が省略され、これらに代えてｎチャネル電界効果トランジスタ８４及び８５のゲートに電流指令値生成回路９０から出力される電流指令信号が供給されている。
電流指令値生成回路９０は、ＥＰＲＯＭ、ヒューズＲＯＭ、ザップ等によるデータ選択回路などで構成され、駆動対象となる電圧制御型デバイスの仕様に応じて、出力する電流指令値信号が書込まれる。
【００５３】
すなわち、電流指令値生成回路９０では、駆動信号に応じて放電回路４０及び電流制御回路７０が第２の実施形態における電流指令値生成回路６０の抵抗選択部で抵抗素子６３〜６５の何れかを選択した場合と同様の動作を行うように電流値生成信号を出力する。すなわち、抵抗素子６５を選択して電流指令電圧ＶＴを最大値ＶＴ３とする場合に対応するには、電流指令値生成回路９０に最小電流値モードを指示するデータを書込む。この最小電流値モードでは、電流指令値選択信号Ｓ１ａをハイレベルとするとともに、電流指令値選択信号Ｓ１ｂ及びＳ１ｃと電流指令値選択信号Ｓ２ａ及びＳ２ｂをローレベルに制御する。
【００５４】
また、抵抗素子６４を選択して電流指令電圧ＶＴを中間値ＶＴ２とする場合に対応するには、電流指令値生成回路９０に中間電流値モードを指示するデータを書込む。この中間電流値モードでは、電流指令値選択信号Ｓ１ａ及び電流指令値選択信号Ｓ１ｂを電流指令値選択信号Ｓ２ｂをハイレベルとするとともに、電流指令値選択信号Ｓ１ｃと電流指令値選択信号Ｓ２ａをローレベルに制御する。
さらに、抵抗素子６５を選択して電流指令電圧ＶＴを最小値ＶＴ１とする場合に対応するには、電流指令値生成回路９０に最大電流値モードを指示するデータを書込む。この最大電流値モードでは、電流指令値選択信号Ｓ１ａ〜Ｓ１ｃと、電流指令値選択信号Ｓ２ａ及びＳ２ｂとをハイレベルに制御する。
【００５５】
この第３の実施形態によると、駆動対象となる電圧制御型デバイス１０及び電流指令値生成回路９０の少なくとも一方を除く駆動回路の仕様などに応じて定電流回路３０の基準電流Ｉ０を最小値とする場合には、電流指令値生成回路９０を最小値モードとする。この最小値モードでは、放電回路４０の電流調整ユニット４３Ａのｎチャネル電界効果トランジスタ４６ａのみをオン状態として放電電流を最小値に設定するとともに、電流制御回路７０のｎチャネル電界効果トランジスタ８４及び８５をともにオフ状態として定電流回路３０の基準電流Ｉ０を最小電流値に制御する。
【００５６】
また、駆動対象となる電圧制御型デバイス１０及び電流指令値生成回路９０の少なくとも一方を除く駆動回路の仕様などに応じて定電流回路３０の基準電流Ｉ０を中間値とする場合には、電流指令値生成回路９０を中間値モードとする。この中間値モードでは、放電回路４０の電流調整ユニット４３Ａ及び４３Ｂのｎチャネル電界効果トランジスタ４６ａ及び４６ｂをオン状態として放電電流を中間値に設定するとともに、電流制御回路７０のｎチャネル電界効果トランジスタ８５のみをオン状態として抵抗８３をパイパスさせて定電流回路３０の基準電流Ｉ０を中間電流値に制御する。
【００５７】
さらに、駆動対象となる電圧制御型デバイス１０の仕様に応じて定電流回路３０の基準電流Ｉ０を最大値とする場合には、電流指令値生成回路９０を最大値モードとする。この最大値モードでは、放電回路４０の電流調整ユニット４３Ａ〜４３Ｃのｎチャネル電界効果トランジスタ４６ａ〜４６ｃをオン状態として放電電流を最大値に設定するとともに、電流制御回路７０のｎチャネル電界効果トランジスタ８５及び８６をオン状態として抵抗８３をパイパスさせて定電流回路３０の基準電流Ｉ０を中間電流値に制御する。
【００５８】
この第３の実施形態では、駆動回路２０で駆動対象とする電圧制御型デバイス１０及び電流指令値生成回路９０の少なくとも一方を除く駆動回路の仕様などに応じて電流指令値生成回路９０の書込データを変更するだけでよく、抵抗選択部６２を設ける必要がないので、抵抗素子を選択する処理を不要とすることができ、モード変更を容易に行うことができる。
なお、上記第１及び第２の実施形態では、抵抗選択部６２の抵抗素子６３〜６５を並列に接続した場合について説明したが、これに限定されるものではなく、抵抗素子を直列に接続して必要な抵抗値に応じて必要数の抵抗素子をパイバスする配線部を設けるようにしてもよい。
また、上記第１及び第２の実施形態においては、抵抗選択部６２の抵抗素子６３〜６５中の必要な抵抗素子以外を切断するようにした場合について説明したが、これに限定されるものではなく、抵抗素子を選択する選択スイッチを形成するようにしてもよい。
【００５９】
さらに、第１及び第２の実施形態においては、抵抗選択部６２の抵抗素子数を３つに設定した場合について説明したが、これに限定されるものではなく、抵抗素子数は４以上であってもよい。これに応じて、放電回路４０の電流調整ユニット数を変更するとともに、第２の実施形態における電流制御回路７０の抵抗及びｎチャネル電界効果トランジスタ数及びコンパレータ数を変更するようにすればよい。さらに第３の実施形態における電流指令値生成回路９０の電流指令値選択信号数も変更する。
【００６０】
また、上記第１〜第３の実施形態においては、放電回路４０及び電流制御回路７０の双方の電流値を調整する場合について説明したが、放電回路４０の電流調整を省略するようにしてもよい。
さらに、図５の電流制御回路７０を図１のオペアンプ７３，７４および抵抗７５〜７８を適用したものに変更するとともに、電流指令値生成回路９０の構成にＤ／Ａコンバータを付加して、当該Ｄ／Ａコンバータの出力を信号ＶＴの代わりに抵抗７７の一端に入力するようにしてもよい。この場合、Ｄ／Ａコンバータに入力されるデジタルデータはモードを指示するデータと一緒に電流指令値生成回路９０に書き込むようにすればよい。
【符号の説明】
【００６１】
１０…電圧制御型デバイス
２０…駆動回路
３０…定電流回路
３１…第１トランジスタ
３２…第２トランジスタ
４０…放電回路
４１…符号反転回路
４２…放電電流調整回路
４３Ａ〜４３Ｃ…電流調整ユニット
５０…切替回路
５１…ｐチャネル電界効果トランジスタ
５２…レベルシフト回路
６０…電流指令値生成回路
６１…定電流源
６２…抵抗選択部
６３〜６５…抵抗素子
７０…電流制御回路
７１…電流制御用トランジスタ
７２…抵抗
７３…第１オペアンプ
７４…第２オペアンプ
８１〜８３…抵抗
８４，８５…ｎチャネル電界効果トランジスタ
８６…第１コンパレータ
８７…第２コンパレータ
９０…電流指令値生成回路
【図１】
2016009582.tif 000011
【図２】
2016009582.tif 000012
【図３】
2016009582.tif 000013
【図４】
2016009582.tif 000014
【図５】
2016009582.tif 000015
【手続補正書】
【提出日】平成27年10月2日(2015.10.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電圧制御型デバイスのゲートに一定電流を供給して当該電圧制御型デバイスをオン動作させる定電流回路と、
前記電圧制御型デバイスのゲートから放電電流を流して当該電圧制御型デバイスをオフ動作させる放電回路と、
駆動信号に応じて前記定電流回路及び前記放電回路の一方を動作させて前記電圧制御型デバイスをターンオンまたはターンオフさせる切替回路と、
前記定電流回路とは別に設けられた定電流源と、該定電流源及び接地間に並列に接続された複数の抵抗を仕様に応じて選択する抵抗選択部とを備え、定電流源と抵抗選択部との間の電圧を電流指令電圧として生成する電流指令値生成回路と、
該電流指令値生成回路で生成された電流指令電圧に基づいて前記定電流回路の出力電流を制御する電流制御回路と
を備えていることを特徴とする電圧制御型デバイスの駆動回路。
【請求項２】
前記複数の抵抗素子は、前記電圧制御型デバイスを形成するチップ内に形成されていることを特徴とする請求項１に記載の電圧制御型デバイスの駆動回路。
【請求項３】
前記放電回路は、前記電流指令値生成回路で生成された電流指令電圧に基づいて前記放電電流の電流値を調整する放電電流調整回路を備えていることを特徴とする請求項１に記載の電圧制御型デバイスの駆動回路。
【請求項４】
前記放電電流調整回路は、異なる設定電圧と前記電流指令値電圧とを比較するコンパレータを有する複数の電流調整ユニットが並列に接続されて構成されていることを特徴とする請求項３に記載の電圧制御型デバイスの駆動回路。
【請求項５】
前記電流制御回路は、基準電圧と、前記電流指令値生成回路で生成された電流指令電圧との電圧差に基づいて前記定電流回路の出力電流を決定するオペアンプを備えていることを特徴とする請求項１に記載の電圧制御型デバイスの駆動回路。
【請求項６】
前記電流制御回路は、基準電圧と、前記電流指令値生成回路で生成された電流指令電圧とを比較し、比較結果に応じて前記定電流回路の出力電流を多段階に変化させるコンパレータを備えていることを特徴とする請求項１に記載の電圧制御型デバイスの駆動回路。
【請求項７】
前記定電流回路は、前記電圧制御型デバイスのゲートと電源電圧との間に接続されたカレントミラー回路で構成され、該カレントミラー回路は、前記電源電圧と前記電圧制御型デバイスのゲートとの間に接続されて前記カレントミラー回路の出力部を構成する第１トランジスタと、前記電源電圧と前記電流制御回路との間に接続されて前記カレントミラー回路の入力部を構成する第２トランジスタとを有していることを特徴とする請求項１に記載の電圧制御型デバイスの駆動回路。
【請求項８】
前記電圧制御型デバイスは、ＩＧＢＴ及びＭＯＳ−ＦＥＴの何れかで構成されていることを特徴とする請求項１に記載の電圧制御型デバイスの駆動回路。
【手続補正書】
【提出日】平成28年7月1日(2016.7.1)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
本発明に係る電圧制御型デバイスの駆動回路の一態様は、電圧制御型デバイスのゲートに一定電流を供給して当該電圧制御型デバイスをオン動作させる定電流回路と、電圧制御型デバイスのゲートから放電電流を流して電圧制御型デバイスをオフ動作させる放電回路と、駆動信号に応じて定電流回路及び放電回路の一方を動作させて前記電圧制御型デバイスをターンオンまたはターンオフさせる切替回路と、定電流回路とは別に設けられた定電流源と、この定電流源及び接地間に並列に接続された複数の抵抗を仕様に応じて選択する抵抗選択部とを備え、定電流源と抵抗選択部との間の電圧を電流指令電圧として生成する電流指令値生成回路と、この電流指令値生成回路で生成された電流指令電圧に基づいて定電流回路の出力電流を制御する電流制御回路とを備えている。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００５７
【補正方法】変更
【補正の内容】
【００５７】
さらに、駆動対象となる電圧制御型デバイス１０の仕様に応じて定電流回路３０の基準電流Ｉ０を最大値とする場合には、電流指令値生成回路９０を最大値モードとする。この最大値モードでは、放電回路４０の電流調整ユニット４３Ａ〜４３Ｃのｎチャネル電界効果トランジスタ４６ａ〜４６ｃをオン状態として放電電流を最大値に設定するとともに、電流制御回路７０のｎチャネル電界効果トランジスタ８５及び８６をオン状態として抵抗８３をパイパスさせて定電流回路３０の基準電流Ｉ０を最大電流値に制御する。
【手続補正３】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項４
【補正方法】変更
【補正の内容】
【請求項４】
前記放電電流調整回路は、異なる設定電圧と前記電流指令電圧とを比較するコンパレータを有する複数の電流調整ユニットが並列に接続されて構成されていることを特徴とする請求項３に記載の電圧制御型デバイスの駆動回路。
【国際調査報告】
2016009582.tif 000016
2016009582.tif 000017
2016009582.tif 000018
2016009582.tif 000019