(57)【要約】  課題は、直前に高い電圧が印加されていた容量性負荷の電荷を他の容量性負荷に移動することで電力の回生を行い、低消費電力化を図ることにある。  複数の容量性負荷がそれぞれ接続される複数の端子（VOUTP,VOUTM）に接続され、複数の端子のうちいずかの電圧を低い状態から高い状態へ変化させる容量性負荷駆動回路において、アンプの出力段（11A,11B）の電流変化を検出する電流変化検出回路（Qp11〜Qp13,Qn11〜Qn13; Qp21〜Qp23,Qn21〜Qn23）と、アンプの出力段の出力電流に比例した基準電流を生成する基準電流生成回路（Qp1,Qp14,Qn1,Qn14; Qp2,Qp24,Qn2,Qn24;Qp31,Qp32）と、電流変化検出回路による検出結果に応じて、前記基準電流に比例した電流を複数の端子間のいずれかに流して、電圧が高い状態の端子に接続された容量性負荷から電圧が低い状態の端子に接続された容量性負荷へ電荷を移動させる電荷移動回路（Qn40〜Qn42）とを設けた。
2016043028.tif 000002
【特許請求の範囲】
【請求項１】
複数の容量性負荷がそれぞれ接続される複数の端子に出力電圧を印加して前記容量性負荷を駆動するアンプの出力段および前記複数の端子に接続され、出力電圧の遷移期間において、前記複数の端子のうち電圧が高い状態から低い状態へ変化すべき一の端子から、電圧が低い状態から高い状態へ変化すべき他の端子へ一時的に電流を流す容量性負荷駆動回路であって、
前記出力段の電流変化を検出する電流変化検出回路と、
所定の電流を前記複数の端子間のいずれかに流して電圧が高い状態の端子に接続された容量性負荷から電圧が低い状態の端子に接続された容量性負荷へ電荷を移動可能な電荷移動回路と、
を備え、前記電荷移動回路は、前記電流変化検出回路による検出結果に応じて、前記複数の端子間のいずれかに前記所定の電流を流すように構成されていることを特徴とする容量性負荷駆動回路。
【請求項２】
前記複数の端子の電圧の大小関係を判定する電圧比較回路を備え、
前記電荷移動回路は、
前記電流変化検出回路による前記出力段の電流変化の検出を契機として前記所定の電流を前記複数の端子間のいずれかに流す動作を開始し、
前記電圧比較回路による前記複数の端子の電圧の大小関係の反転検出を契機として前記複数の端子間に電流を流す動作を停止するように構成されていることを特徴とする請求項１に記載の容量性負荷駆動回路。
【請求項３】
前記出力段の出力電流に比例した基準電流を生成する基準電流生成回路を備え、
前記電荷移動回路は、前記基準電流生成回路により生成された基準電流に比例した電流を前記複数の端子間のいずれかに流すように構成されていることを特徴とする請求項１または２に記載の容量性負荷駆動回路。
【請求項４】
前記アンプは第１の出力段と第２の出力段を備え差動で出力する差動アンプであり、
前記基準電流生成回路は、
前記第１の出力段に流れる電流に比例した電流を流す第１カレントミラー回路および前記第２の出力段に流れる電流に比例した電流を流す第２カレントミラー回路と、
前記第１カレントミラー回路により転写された電流または前記第２カレントミラー回路により転写された電流のいずれかを選択する電流選択手段と、
前記電流選択手段により選択された電流を流す第３カレントミラー回路と、
を備え、前記第３カレントミラー回路により転写された電流を前記基準電流として出力することを特徴とする請求項３に記載の容量性負荷駆動回路。
【請求項５】
前記基準電流生成回路は、
前記第１の出力段に流れるバイアス電流に比例した電流を流す第４カレントミラー回路および前記第２の出力段に流れるバイアス電流に比例した電流を流す第５カレントミラー回路を備え、
前記電流選択手段は、
前記第１カレントミラー回路により転写された電流と前記第４カレントミラー回路により転写された電流との差分の電流、または前記第２カレントミラー回路により転写された電流と前記第５カレントミラー回路により転写された電流との差分の電流、のいずれかを選択することを特徴とする請求項４に記載の容量性負荷駆動回路。
【請求項６】
前記電流変化検出回路は、
前記第１の出力段に流れる電流に比例した電流を流す第６カレントミラー回路および前記第２の出力段に流れる電流に比例した電流を流す第７カレントミラー回路と、
前記第６カレントミラー回路により転写された電流を電圧に変換する第１電流−電圧変換手段および前記第７カレントミラー回路により転写された電流を電圧に変換する第２電流−電圧変換手段と、
前記第１電流−電圧変換手段および前記第２電流−電圧変換手段により変換された電圧に基づいて出力電流が流される向きを判定する判定回路と、
を備え、前記電流選択手段は前記判定回路の判定結果に応じて電流を選択することを特徴とする請求項５に記載の容量性負荷駆動回路。
【請求項７】
前記電荷移動回路は、
第１の容量性負荷が接続される第１の端子と、第２の容量性負荷が接続される第２の端子との間に直列に接続された第１および第２のトランジスタと、
前記第１および第２のトランジスタと制御端子同士が互いに結合され、前記基準電流が流される第３のトランジスタと、を備えることを特徴とする請求項３〜６のいずれか一項に記載の容量性負荷駆動回路。
【請求項８】
光を発射する光源と、
前記光源からの光を反射する第１のミラーを第１の回転軸の軸周りに傾動させる第１の圧電素子と、
前記第１のミラーからの反射光を反射する第２のミラーを第２の回転軸の軸周りに傾動させる第２の圧電素子と、
前記第１の圧電素子を駆動する第１の駆動回路と、
前記第２の圧電素子を駆動する第２の駆動回路と、
を備え、前記第２のミラーからの反射光をスクリーン上に走査させ、映像を形成する光走査装置であって、
前記第１の駆動回路と第２の駆動回路の少なくとも一方が、請求項１〜７のいずれか一項に記載の容量性負荷駆動回路で構成されていることを特徴とする光走査装置。
【請求項９】
光を発射する光源と、
前記光源からの光を反射するミラーを第１の回転軸の軸周りに傾動させる第１の圧電素子と、
前記ミラーを第２の回転軸の軸周りに傾動させる第２の圧電素子と、
映像信号に応じて前記第１の圧電素子を駆動する第１の駆動回路と、
映像信号に応じて前記第２の圧電素子を駆動する第２の駆動回路と、
を備え、前記ミラーからの反射光をスクリーン上に走査させ、映像を形成する光走査装置であって、
前記第１の駆動回路と第２の駆動回路の少なくとも一方が、請求項１〜７のいずれか一項に記載の容量性負荷駆動回路で構成されていることを特徴とする光走査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、容量性負荷を駆動する駆動回路に関し、例えば圧電素子を駆動するのに適した駆動回路および該駆動回路を備えた光走査装置に利用して有効な技術に関する。
【背景技術】
【０００２】
デジタルカメラ（撮像装置）やプロジェクタなど光学装置には、撮像素子やミラーなどの部品の姿勢を制御するためのアクチュエータを使用する。アクチュエータの駆動方式としては、圧電駆動方式、電磁駆動方式、静電駆動方式等がある。これらの中で特に圧電駆動方式は、高速動作に優位性を有し、画像形成を行う光走査装置の高解像度化に適している。プロジェクタのような光学装置においては、一般に、ＭＯＳトランジスタなどからなるドライバＩＣ（半導体集積回路）を使用して、アクチュエータとしての圧電素子に電圧を印加して駆動させる。【０００３】
なお、アクチュエータとして圧電素子（電気機械変換素子）を駆動して撮像素子の姿勢を制御するようにした撮像装置に関する発明として、特許文献１に開示されているものがある。また、ドライバＩＣでアクチュエータとしての圧電素子を駆動してミラーの姿勢を制御するようにした光走査装置に関する発明として、特許文献２に開示されているものがある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第４６５５５８４号公報
【特許文献２】特開２０１０−２８８４３５号公報
【特許文献３】特開２０１１−１６０３０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、圧電駆動方式は、電磁駆動方式と比較して高い電圧が要求されるため、消費電力や発熱を考慮した昇圧回路および駆動回路の設計が必須となる。特に、光走査装置に使用されるミラーにおいては、所望のスクリーンサイズを実現するためにミラーの駆動における一定の振れ角を確保（最大変位量の拡大）しなければならず、そのためには昇圧回路で昇圧された高電圧を、駆動回路の電源電圧として用い、ミラーを圧電駆動させる必要がある。しかしながら、上記のような圧電素子を駆動する従来のドライバＩＣにおいては、圧電素子が容量性負荷であるため、容量性負荷に印加される電圧を上昇させるために電源から電流を流して蓄えた電荷は、容量性負荷の印加電圧を下げる際にグランド側へ捨てられている。また、容量性負荷を駆動する回路としては、図９に示すように、差動出力のアンプＡＭＰで容量性負荷ＣＬ＿Ｍ，ＣＬ＿Ｐを駆動するものがあるが、このような回路においても、容量性負荷にチャージされていた電荷は、容量性負荷の印加電圧を下げる際にアンプＡＭＰ内に引き込まれて消費されることになる。つまり、負荷をコンデンサとみなした場合、コンデンサは電力を消費しないが、コンデンサに印加する電圧を変化させるために、駆動回路としての差動アンプで電力を消費しており、低消費電力化の妨げとなっている。【０００６】
なお、容量性負荷を駆動する駆動回路において、容量性負荷への電圧印加位置の移動に伴う容量性負荷の充放電によるエネルギー損失を抑えるようにした駆動回路に関する発明として、特許文献３に開示されているものがある。
しかしながら、特許文献３に開示されている発明は、基板表面に形成された複数の平行線状電極に順番に電圧を印加する駆動回路において、次に電圧を印加する電極に対して直前に電圧が印加されていた電極の電荷を移動するように構成したもので、光学装置における圧電素子の駆動回路とは負荷の駆動方式が異なる。また、電荷移動回路にダイオードとインダクタを使用しており、インダクタは現在の半導体製造技術では半導体基板上に性能が良くかつ小型なオンチップ素子として形成するのが困難であるため、１個のドライバＩＣとして実現するのが難しいという課題がある。【０００７】
また、駆動回路にＤ級アンプなどを使用して低消費電力化する技術もあるが、パルス幅変調で負荷としての圧電素子を駆動するＤ級アンプは、例えば１００Ｖ程度の高い駆動電圧で常にアンプの出力段をスイッチングし続けなければならず、特に軽負荷領域ではスイッチング損失が相対的に大きくなるため、低消費電力化する上で好適ではない。さらに、高電圧でスイッチングする弊害として、スイッチング・ノイズやリップルが顕在化すること、またそれを抑制するフィルタのインダクタ、容量が大きくなるため、これらの素子をＩＣに外付け素子として接続せざるを得ないことがある。このように、Ｄ級アンプにはコスト面や小型化の上で問題があるので、大きな低消費電力化のメリットが無い限り駆動回路としてＤ級アンプを用いることが好適であるとは言えない。【０００８】
本発明は上記のような背景の下になされたもので、その目的とするところは、容量性負荷を駆動する駆動回路において、直前に電圧が印加されていた容量性負荷の電荷を他の容量性負荷に移動することで電力の回生を行い、低消費電力化を図ることができるようにすることにある。さらに、容量性負荷を駆動する駆動回路を有する圧電駆動方式の光走査装置において、消費電力を低く抑えたまま所望のスクリーンサイズを実現する圧電駆動方式の光走査装置を提供することにある。
【課題を解決するための手段】
【０００９】
上記目的を達成するため本発明は、複数の容量性負荷がそれぞれ接続される複数の端子に出力電圧を印加して前記容量性負荷を駆動するアンプの出力段および前記複数の端子に接続され、出力電圧の遷移期間において、前記複数の端子のうち電圧が高い状態から低い状態へ変化すべき一の端子から、電圧が低い状態から高い状態へ変化すべき他の端子へ一時的に電流を流す容量性負荷駆動回路において、
前記出力段の電流変化を検出する電流変化検出回路と、
所定の電流を前記複数の端子間のいずれかに流して電圧が高い状態の端子に接続された容量性負荷から電圧が低い状態の端子に接続された容量性負荷へ電荷を移動可能な電荷移動回路と、
を備え、前記電荷移動回路は、前記電流変化検出回路による検出結果に応じて、前記複数の端子間のいずれかに前記所定の電流を流すように構成した。【００１０】
上記した構成の容量性負荷駆動回路によれば、出力段の電流変化を検出する電流変化検出回路と、電流変化検出回路による検出結果に応じて複数の端子間のいずれかに所定の電流を流す電荷移動回路とを備えているため、直前に電圧が印加されていた容量性負荷の電荷を他の容量性負荷に移動することで、電力を回収して低消費電力化を図ることができる。【００１１】
ここで、望ましくは、前記複数の端子の電圧の大小関係を判定する電圧比較回路を備え、
前記電荷移動回路は、
前記電流変化検出回路による前記出力段の電流変化の検出を契機として前記所定の電流を前記複数の端子間のいずれかに流す動作を開始し、
前記電圧比較回路による前記複数の端子の電圧の大小関係の反転検出を契機として前記複数の端子間に電流を流す動作を停止するように構成する。
これにより、電荷移動回路は、所望の期間だけ直前に電圧が印加されていた容量性負荷の電荷を他の容量性負荷に移動することができる。【００１２】
また、望ましくは、前記出力段の出力電流に比例した基準電流を生成する基準電流生成回路を備え、前記電荷移動回路は、前記基準電流生成回路により生成された基準電流に比例した電流を前記複数の端子間のいずれかに流すように構成する。
これにより、負荷が接続されている端子に要求される電圧の立ち上がりまたは立下がりの速度に応じて、端子間で電荷を移動することができる。【００１３】
さらに、前記アンプは第１の出力段と第２の出力段を備え差動で出力する差動アンプであり、前記基準電流生成回路は、
前記第１の出力段に流れる電流に比例した電流を流す第１カレントミラー回路および前記第２の出力段に流れる電流に比例した電流を流す第２カレントミラー回路と、
前記第１カレントミラー回路により転写された電流または前記第２カレントミラー回路により転写された電流のいずれかを選択する電流選択手段と、
前記電流選択手段により選択された電流を流す第３カレントミラー回路と、
を備え、前記第３カレントミラー回路により転写された電流を前記基準電流として出力するように構成してもよい。
これにより、差動出力のアンプで容量性負荷を駆動する回路においても、直前に電圧が印加されていた一方の容量性負荷の電荷を他方の容量性負荷に移動することができ、それによって電力を回収して低消費電力化を図ることができる。【００１４】
ここで、望ましくは、前記基準電流生成回路は、前記第１の出力段に流れるバイアス電流に比例した電流を流す第４カレントミラー回路および前記第２の出力段に流れるバイアス電流に比例した電流を流す第５カレントミラー回路を備え、
前記電流選択手段は、前記第１カレントミラー回路により転写された電流と前記第４カレントミラー回路により転写された電流との差分の電流、または前記第２カレントミラー回路により転写された電流と前記第５カレントミラー回路により転写された電流との差分の電流、のいずれかを選択するように構成する。
これにより、差動アンプの出力段に流れるバイアス電流を考慮した基準電流を生成し、該基準電流に比例した電流を端子間に流して電荷を移動させることができ、より精度の高い電流回生レートで端子電圧を変化させることができる。【００１５】
また、望ましくは、前記電流変化検出回路は、
前記第１の出力段に流れる電流に比例した電流を流す第６カレントミラー回路および前記第２の出力段に流れる電流に比例した電流を流す第７カレントミラー回路と、
前記第６カレントミラー回路により転写された電流を電圧に変換する第１電流−電圧変換手段および前記第７カレントミラー回路により転写された電流を電圧に変換する第２電流−電圧変換手段と、
前記第１電流−電圧変換手段および前記第２電流−電圧変換手段により変換された電圧に基づいて出力電流が流される向きを判定する判定回路と、
を備え、前記電流選択手段は前記判定回路の判定結果に応じて電流を選択するように構成する。
これにより、比較的簡単な回路で、アンプの出力段により流される出力電流の向きすなわち電圧が上昇する端子と電圧が下降する端子を判定することができ、判定結果によって電荷の移動する方向を決定することができる。【００１６】
さらに、望ましくは、前記電荷移動回路は、
第１の容量性負荷が接続される第１の端子と、第２の容量性負荷が接続される第２の端子との間に直列に接続された第１および第２のトランジスタと、
前記第１および第２のトランジスタと制御端子同士が互いに結合され、前記基準電流が流される第３のトランジスタと、を備えるように構成する。
これにより、少ない素子数で電荷移動回路を構成することができ、回路の専有面積ひいてはチップサイズを低減することができる。【００１７】
また、本出願の他の発明は、光を発射する光源と、前記光源からの光を反射する第１のミラーを第１の回転軸の軸周りに傾動させる第１の圧電素子と、前記第１のミラーからの反射光を反射する第２のミラーを第２の回転軸の軸周りに傾動させる第２の圧電素子と、前記第１の圧電素子を駆動する第１の駆動回路と、前記第２の圧電素子を駆動する第２の駆動回路と、を備え、前記第２のミラーからの反射光をスクリーン上に走査させ、映像を形成する光走査装置において、
前記第１の駆動回路と第２の駆動回路の少なくとも一方を、上述したような容量性負荷駆動回路で構成するようにしたものである。
これにより、圧電素子をアクチュエータとして反射ミラーの角度を調整して光を走査するプロジェクタ（光走査装置）の低消費電力化を図ることができる。【００１８】
さらに、本出願の他の発明は、光を発射する光源と、前記光源からの光を反射するミラーを第１の回転軸の軸周りに傾動させる第１の圧電素子と、前記ミラーを第２の回転軸の軸周りに傾動させる第２の圧電素子と、映像信号に応じて前記第１の圧電素子を駆動する第１の駆動回路と、映像信号に応じて前記第２の圧電素子を駆動する第２の駆動回路と、
を備え、前記ミラーからの反射光をスクリーン上に走査させ、映像を形成する光走査装置であって、
前記第１の駆動回路と第２の駆動回路の少なくとも一方を、上述したような容量性負荷駆動回路で構成するようにしたものである。
これにより、圧電素子をアクチュエータとして反射ミラーの角度を調整して光を走査するプロジェクタ（光走査装置）の低消費電力化を図ることができる。
【発明の効果】
【００１９】
本発明によれば、容量性負荷を駆動する駆動回路において、直前に電圧が印加されていた容量性負荷の電荷を他の容量性負荷に移動することで低消費電力化を図ることができる。また、容量性負荷を駆動する駆動回路を有する圧電駆動方式の光走査装置において、消費電力を低く抑えたまま所望のスクリーンサイズを実現する圧電駆動方式の光走査装置を提供することができるという効果がある。
【図面の簡単な説明】
【００２０】
【図１】本発明に係る容量性負荷を駆動する駆動回路の一実施形態を示す回路構成図である。
【図２Ａ】実施例の駆動回路における電荷移動回路の機能を示す等価回路図で、図４の動作状態に対応する等価回路図である。
【図２Ｂ】実施例の駆動回路における電荷移動回路の機能を示す等価回路図で、図３の動作状態に対応する等価回路図である。
【図３】本発明に係る容量性負荷駆動回路の具体例および出力端子ＶＯＵＴＰの電圧が上昇する時の電流の向きと大小関係を示す回路図である。
【図４】図３の駆動回路における出力端子ＶＯＵＴＭの電圧が上昇する時の電流の向きと大小関係を示す回路図である。
【図５】図３の実施例の駆動回路における端子ＶＯＵＴＰ，ＶＯＵＴＭの電圧の変化とロジック回路の入力信号および出力信号の変化との関係を示すタイミングチャートである。
【図６】実施例の駆動回路におけるロジック回路の具体例を示す回路構成図である。
【図７】実施例の駆動回路の第１の変形例を示す回路図である。
【図８】第２の変形例における電荷移動回路の構成を示す回路図である。
【図９】従来の容量性負荷を駆動する駆動回路の一例を示す回路構成図である。
【図１０】本発明に係る容量性負荷を駆動する駆動回路を使用して好適なシステムの一例としてのプロジェクタ（光走査装置）の構成を示すブロック図である。
【図１１】本発明に係る容量性負荷を駆動する駆動回路を使用して好適なシステムの他の例としてのプロジェクタ（光走査装置）の構成を示すブロック図である。
【発明を実施するための形態】
【００２１】
以下、本発明の好適な実施形態を図面に基づいて説明する。
図１は、本発明を適用した容量性負荷を駆動する駆動回路として差動アンプを使用した場合の一実施形態の概略構成を示す回路構成図である。
この実施形態の容量性負荷駆動回路（以下、単に駆動回路と称する）１０は、差動出力を有する差動アンプ１１と、容量性負荷ＣＬ＿Ｍ，ＣＬ＿Ｐが接続される端子ＶＯＵＴＭとＶＯＵＴＰとの間に接続されＶＯＵＴＭからＶＯＵＴＰへ向かう方向の電流を流す定電流源ＣＳ１および電流遮断用のスイッチＳＷ１と、上記とは逆にＶＯＵＴＰからＶＯＵＴＭへ向かう方向の電流を流す定電流源ＣＳ２および電流遮断用のスイッチＳＷ２とを備える。
【００２２】
また、この実施形態の駆動回路１０は、上記差動アンプ１１の差動出力端子と上記端子ＶＯＵＴＭとＶＯＵＴＰとの間に接続され、差動アンプ１１の差動出力の大小関係を判定するとともに、差動アンプ１１の出力電流の変化を検出して上記スイッチＳＷ１，ＳＷ２をオン、オフ制御する信号を生成する出力信号検出／処理回路１２を有する。この実施形態では、駆動回路１０は、単結晶シリコンのような１個の半導体チップ上に半導体集積回路（以下、ドライバＩＣと称する）として形成されている。
なお、上記差動アンプ１１は、２つの出力段を有する差動入力−差動出力のアンプに限定されず、シングルエンドのアンプ２個で構成しても良い。また、シングルエンドのアンプ（オペアンプ）を使用する場合、出力電圧を直列抵抗で分圧した電圧をアンプの一方の入力端子にフィードバックさせるように構成しても良い。これにより、入力信号をゲイン倍した電圧に追従するようにオペアンプが出力電流を調整することができる。
【００２３】
上記出力信号検出／処理回路１２は、通常は上記スイッチＳＷ１，ＳＷ２をオフにする制御信号を出力しており、端子ＶＯＵＴＭの電圧が高く端子ＶＯＵＴＰの電圧が低い状態（VOUTP＜VOUTM）から、端子ＶＯＵＴＰの電圧が高く端子ＶＯＵＴＭの電圧が低い状態（VOUTP＞VOUTM）に変化し始めたのを検出すると、スイッチＳＷ１をオンさせる制御信号を出力する。すると、定電流源ＣＳ１によって端子ＶＯＵＴＭからＶＯＵＴＰへ向かう電流が流されて、容量性負荷ＣＬ＿Ｍにチャージされていた電荷を容量性負荷ＣＬ＿Ｐへ移動させる。
また、出力信号検出／処理回路１２は、上記とは逆に、端子ＶＯＵＴＰの電圧が高く端子ＶＯＵＴＭの電圧が低い状態（VOUTP＞VOUTM）から、端子ＶＯＵＴＭの電圧が高く端子ＶＯＵＴＰの電圧が低い状態（VOUTP＜VOUTM）に変化し始めたのを検出すると、スイッチＳＷ２をオンさせる制御信号を出力する。すると、定電流源ＣＳ２によって端子ＶＯＵＴＰからＶＯＵＴＭへ向かう電流が流されて、容量性負荷ＣＬ＿Ｐにチャージされていた電荷を容量性負荷ＣＬ＿Ｍへ移動させる。
【００２４】
上記のように、本実施形態の駆動回路では、出力信号検出／処理回路１２と定電流源ＣＳ１，ＣＳ２とによって端子電圧変化時にのみ動作する端子間電荷移動手段として機能する。そして、この端子間電荷移動手段によって、容量性負荷の印加電圧を下げる際に電源から無駄に流されて消費される電流を減らして、駆動回路の低消費電力化を図ることができる。
【００２５】
出力信号検出／処理回路１２には、上記端子間電荷移動の条件が成立したことを検出するため、端子ＶＯＵＴＰの電圧と端子ＶＯＵＴＭの電圧の大小関係を判定する機能（電圧コンパレータ）と、差動アンプ１１の出力の変化を検出する機能が設けられている。ここで、差動アンプ１１の出力の変化を検出する機能は、差動アンプ１１の差動出力が電流吐出し状態にあるのか電流吸込み状態にあるのかを検出する電流検出回路により実現することができる。
【００２６】
電流検出回路の他に電圧コンパレータを設けるのは、差動で駆動される容量性負荷間での電荷の移動（電力回収）が行われるのは、出力電圧が高くかつその電圧が下降する側から、出力電圧が低くかつその電圧が上昇する側に限定されるためである。本実施形態では、電流検出回路により電荷移動開始条件である出力電流（出力電圧）の変化を検出し、電圧コンパレータにより電荷移動可能条件である端子間電圧の大小関係を検出する。
電流検出回路は電荷の移動の開始タイミングを与える手段、電圧コンパレータは電荷の移動を終了するタイミングを与える手段であると言うことができる。
【００２７】
次に、上記出力信号検出／処理回路１２の具体的な構成例について説明する。
図３は、出力信号検出／処理回路１２の一実施例を示す。図３において、電源電圧ＶＤＤと接地電位ＧＮＤとの間に直列に接続されているＰチャネルＭＯＳトランジスタＱｐ1とＮチャネルＭＯＳトランジスタＱｎ1からなる回路１１Ａは、差動アンプ１１の一方の出力段である。また、電源電圧ＶＤＤと接地電位ＧＮＤとの間に直列に接続されているＰチャネルＭＯＳトランジスタＱｐ2とＮチャネルＭＯＳトランジスタＱｎ2からなる回路１１Ｂは、差動アンプ１１の他方の出力段である。電源電圧ＶＤＤは、図示しない昇圧回路で昇圧された電圧とされる。
なお、図１の差動アンプ１１を２個シングルエンドのアンプで構成した場合には、Ｑｐ1，Ｑｎ1からなる回路１１Ａは一方のアンプの出力段、Ｑｐ2，Ｑｎ2からなる回路１１Ｂは他方のアンプの出力段とみなすことができる。
【００２８】
上記出力段１１ＡのＭＯＳトランジスタＱｐ1とＱｎ1との接続ノードＮ１に、容量性負荷ＣＬ＿Ｐが接続される端子ＶＯＵＴＰが接続され、上記出力段１１ＢのＭＯＳトランジスタＱｐ2とＱｎ2との接続ノードＮ２に、容量性負荷ＣＬ＿Ｍが接続される端子ＶＯＵＴＭが接続されている。
本実施例の出力信号検出／処理回路１２は、上記出力段１１ＡのＰチャネルＭＯＳトランジスタＱｐ1と並列に設けられ同一のゲート電圧が印加されるように接続されることでＱｐ1と共にカレントミラー回路を構成するＰチャネルＭＯＳトランジスタＱｐ11と、出力段１１ＡのＮチャネルＭＯＳトランジスタＱｎ1と並列に設けられ同一のゲート電圧が印加されるように接続されることでＱｎ1と共にカレントミラー回路を構成するＮチャネルＭＯＳトランジスタＱｎ11とを備える。Ｑｐ1とＱｐ11のＷ／Ｌ（ゲート幅とゲート長の比）すなわちＱｐ1とＱｐ11のカレントミラー比と、Ｑｎ1とＱｎ11のカレントミラー比は、例えば４０：１のように設定される。
【００２９】
また、Ｑｐ1と共にカレントミラー回路を構成する上記ＰチャネルＭＯＳトランジスタＱｐ11のドレイン端子と接地電位ＧＮＤとの間にはＮチャネルＭＯＳトランジスタＱｎ12が直列に接続され、Ｑｎ1と共にカレントミラー回路を構成する上記ＮチャネルＭＯＳトランジスタＱｎ11のドレイン端子と電源電圧ＶＤＤとの間にはＰチャネルＭＯＳトランジスタＱｐ12が直列に接続されている。なお、Ｑｐ12のＷ／Ｌは、Ｑｐ1のＷ／ＬとＱｐ12のＷ／Ｌとの比（サイズ比）が４０：１となるように、またＱｎ12のＷ／Ｌは、Ｑｎ1のＷ／ＬとＱｎ12のＷ／Ｌとの比（サイズ比）が４０：１のように設定される。
【００３０】
さらに、上記ＰチャネルＭＯＳトランジスタＱｐ12と並列に設けられ互いのゲート端子同士が接続されることでＱｐ12と共にカレントミラー回路を構成するＰチャネルＭＯＳトランジスタＱｐ13と、上記ＮチャネルＭＯＳトランジスタＱｎ12と並列に設けられ互いのゲート端子同士が接続されることでＱｎ12と共にカレントミラー回路を構成するＮチャネルＭＯＳトランジスタＱｎ13とが設けられている。
そして、このＰチャネルＭＯＳトランジスタＱｐ13とＮチャネルＭＯＳトランジスタＱｎ13とが、電源電圧ＶＤＤと接地電位ＧＮＤとの間に直列形態に接続されている。なお、Ｑｐ12とＱｐ13のカレントミラー比と、Ｑｎ12とＱｎ13のカレントミラー比は、例えば１：１のように設定される。
【００３１】
また、上記ＰチャネルＭＯＳトランジスタＱｐ12と並列に設けられ同一のゲート電圧が印加されるように接続されることでＱｐ12とカレントミラー回路を構成するＰチャネルＭＯＳトランジスタＱｐ14と、上記ＮチャネルＭＯＳトランジスタＱｎ12と並列に設けられ同一のゲート電圧が印加されるように接続されることでＱｎ12と共にカレントミラー回路を構成するＮチャネルＭＯＳトランジスタＱｎ14とが設けられている。そして、これらのＰチャネルＭＯＳトランジスタＱｐ14とＮチャネルＭＯＳトランジスタＱｎ14とが、電源電圧ＶＤＤと接地電位ＧＮＤとの間に直列形態に接続されている。なおＱｐ12とＱｐ14のカレントミラー比と、Ｑｎ12とＱｎ14のカレントミラー比は、例えば１：１のように設定される。
【００３２】
差動アンプの出力段１１Ｂに関しても、上記出力段１１Ａの後段に接続されている上記ＭＯＳトランジスタＱｐ11〜Ｑｐ14，Ｑｎ11〜Ｑｎ14と同様な回路を構成するＭＯＳトランジスタＱｐ21〜Ｑｐ24，Ｑｎ21〜Ｑｎ24が設けられている。
さらに、本実施例の出力信号検出／処理回路１２には、容量性負荷が接続される端子ＶＯＵＴＰとＶＯＵＴＭの電圧を比較して高低を判定する電圧コンパレータ２１と、該コンパレータ２１の出力、上記ＰチャネルＭＯＳトランジスタＱｐ13とＮチャネルＭＯＳトランジスタＱｎ13との接続ノードＮ13の電位Ｖn13、およびＰチャネルＭＯＳトランジスタＱｐ23とＮチャネルＭＯＳトランジスタＱｎ23との接続ノードＮ23の電位Ｖn23が入力されるロジック回路２２が設けられている。なお、接続ノードＮ13の電位Ｖn13と接続ノードＮ23の電位Ｖn23は抵抗Ｒ1，Ｒ2を介してロジック回路２２に入力されている。
【００３３】
また、出力信号検出／処理回路１２には、電源電圧ＶＤＤにソース端子が接続されたＰチャネルＭＯＳトランジスタＱｐ31と、該Ｑｐ31のドレイン端子とＱｐ14とＱｎ14との接続ノードＮ14と間に接続されたＮチャネルＭＯＳトランジスタＱｎ31と、Ｑｐ31のドレイン端子とＱｐ24とＱｎ24との接続ノードＮ24と間に接続されたＮチャネルＭＯＳトランジスタＱｎ32とが設けられ、トランジスタＱｎ31とＱｎ32のゲート端子には、上記ロジック回路２２の出力信号Ｓ１，Ｓ２が印加され、出力信号Ｓ１，Ｓ２によってオン状態またはオフ状態に制御されるように構成されている。
【００３４】
さらに、ＰチャネルＭＯＳトランジスタＱｐ31と並列に設けられ互いのゲート端子同士が接続されることでＱｐ31と共にカレントミラー回路を構成するＰチャネルＭＯＳトランジスタＱｐ32と、容量性負荷が接続される端子ＶＯＵＴＰとＶＯＵＴＭとの間に直列形態に接続されたＮチャネルＭＯＳトランジスタＱｎ41およびＱｎ42と、上記Ｑｐ32のドレイン端子とＱｎ41とＱｎ42との接続ノードＮ4と間に接続されたＮチャネルＭＯＳトランジスタＱｎ40とが設けられている。そして、このＮチャネルＭＯＳトランジスタＱｎ40はドレイン端子とゲート端子とが結合され、Ｑｎ40のドレイン電圧が上記直列形態のＭＯＳトランジスタＱｎ41およびＱｎ42のゲート端子に印加されている。
【００３５】
上記ＰチャネルＭＯＳトランジスタＱｐ31は、出力段１１ＡのＰチャネルＭＯＳトランジスタＱｐ1の１／４０の大きさとなるようにサイズ（Ｗ，Ｌ）が設定され、該Ｑｐ31とカレントミラー回路を構成するＱｐ32は、Ｑｐ31とＱｐ32のカレントミラー比が１：１０となるようにサイズが設定されている。
上記のように出力信号検出／処理回路１２を構成するＱｐ11〜Ｑｐ14，Ｑｎ11〜Ｑｎ14およびＱｐ31のサイズが出力段１１ＡのトランジスタＱｐ1，Ｑｎ1のサイズの１／４０の大きさに設定され、Ｑｐ21〜Ｑｐ24，Ｑｎ21〜Ｑｎ24のサイズが出力段１１ＢのトランジスタＱｐ2，Ｑｎ2のサイズの１／４０の大きさに設定されることによって、出力信号検出／処理回路１２で消費される電流が比較的小さなものにされる。
【００３６】
さらに、この実施例では、Ｑｎ40とＱｎ41，Ｑｎ42のサイズ比がそれぞれ１：４０となるように設定されており、上述したように、Ｑｐ31のサイズがＱｐ1の１/４０で、Ｑｐ31とＱｐ32のカレントミラー比が１：１０となるようにサイズが設定されていることと相俟って、Ｑｎ41，Ｑｎ42には出力段１１Ａ，１１Ｂ（Ｑｐ1，Ｑｎ1；Ｑｐ2，Ｑｎ2）に流れる出力電流の１０倍の電流が流れるように構成されている。
そのため、本実施例のトランジスタＱｎ41，Ｑｎ42には、従来の差動アンプの出力段に流れる電流とほぼ同一の大きさの電流が流れ、該電流によって電圧を上昇させる側の容量性負荷が充電されることとなる。その結果、従来の差動アンプによる電圧の立ち上がりとほぼ同じ速度で端子ＶＯＵＴＰまたはＶＯＵＴＭの電圧を立ち上げることができる。
【００３７】
また、この実施例では、抵抗Ｒ1，Ｒ2とロジック回路２２とを接続するラインおよびノードＮ14，Ｎ24とＱｎ31，Ｑｎ32とを接続するラインに、クランプ用のダイオードＤｃ1，Ｄｃ2が接続されている。このダイオードＤｃ1，Ｄｃ2は、電源電圧ＶＤＤが５Ｖよりも高い電圧である場合にも、ロジック回路２２へ入力される信号の電位を５Ｖに制限する素子として機能する。
なお、この実施例では、ロジック回路２２は５Ｖの電源電圧によって動作するように構成される。
【００３８】
ロジック回路２２の入力信号は、コンパレータ２１の出力信号ＶcompとノードＮ13，Ｎ23の電位Ｖn13，Ｖn23であり、出力信号はトランジスタＱｎ31，Ｑｎ32のゲートに印加されるオン、オフ制御信号Ｓ１，Ｓ２である。ノードＮ13，Ｎ23の電位Ｖn13，Ｖn23をロジック回路２２に入力しているのは、ロジック回路２２によって、差動アンプ１１の動作状態が、出力段１１Ａによる電流の吐き出しか、出力段１１Ｂによる電流の吸い込みかを判定することで、端子ＶＯＵＴＰまたはＶＯＵＴＭのいずれの電圧を立ち上げるか判定するためである。図５には、ロジック回路２２の入力信号Ｖcomp，Ｖn13，Ｖn234と出力信号Ｓ１，Ｓ２の論理レベルの関係が示されている。
【００３９】
ロジック回路２２は、ＡＮＤゲートやＯＲゲート、インバータなどの論理ゲートで構成され、図５に示すように、コンパレータ２１が端子ＶＯＵＴＰとＶＯＵＴＭの電圧を比較してＶＯＵＴＭの方が高いと判定しかつノードＮ13の電位Ｖn13がローレベルのときに、Ｑｎ31のゲートに印加されるオン、オフ制御信号Ｓ１をハイレベルに変化させてＱｎ31をオンさせる。また、コンパレータ２１が端子ＶＯＵＴＰの方が高いと判定しかつノードＮ23の電位Ｖn23がローレベルのときに、Ｑｎ32のゲートに印加されるオン、オフ制御信号Ｓ２をハイレベルに変化させてＱｎ32をオンさせる。
【００４０】
入力信号Ｖcomp，Ｖn13，Ｖn23と出力信号Ｓ１，Ｓ２の関係が上記のようなものであれば、ロジック回路２２はどのような構成の回路であっても良い。比較的単純な構成としては、例えば図６に示すように、反転入力端子を備えたＡＮＤゲートＧ１とＧ２とにより構成し、ＡＮＤゲートＧ１とＧ２の一方の入力端子にノードＮ13，Ｎ23の電位Ｖn13，Ｖn23がそれぞれ入力され、他方の入力端子にコンパレータ２１の出力信号Ｖcompが共通に入力されるように構成した回路が考えられる。なお、ＡＮＤゲートＧ１はＮＯＲゲートで表すことができる。また、論理ゲートの代わりにＭＯＳトランジスタをアナログスイッチとして使用した伝送ゲートを用いても良い。
上記説明より、本実施例では、コンパレータ２１は、トランジスタＱｎ31，Ｑｎ32のオン、オフ状態、すなわち出力段１１Ａ，１１Ｂのいずれの出力電流に比例した電流を、電荷移動時の基準電流として電荷移動回路（Ｑｎ40〜Ｑｎ42）へ供給するかを決定する回路として機能することが分かる。
【００４１】
次に、本実施例の出力信号検出／処理回路１２の動作について説明する。
先ず、端子ＶＯＵＴＭの電圧が高く端子ＶＯＵＴＰの電圧が低い状態（VOUTP<VOUTM）から、出力段１１Ａが電流を吐き出し、出力段１１Ｂが電流を引き込むことで、端子ＶＯＵＴＰの電圧を上げ、端子ＶＯＵＴＭの電圧を下げる場合を考える。
図３には、この場合に回路の各部に流れる電流の向きと大小関係が矢印で示されており、大きい矢印は電流が大きいことを意味している。出力段１１ＡではＰ−ＭＯＳトランジスタＱｐ1に流れる電流が増加され、Ｎ−ＭＯＳトランジスタＱｎ1に流れる電流が減少される。Ｑｐ1に流れる電流Ｉ1は、カレントミラー回路で転写され、サイズ比に応じた大きさ（Ｉ1／４０）の電流がＱｐ11，Ｑｎ13，Ｑｎ14に流される。また、このときＱｎ1には比較的小さなバイアス電流Ｉ2が流れており、この電流もカレントミラー回路で転写され、サイズ比に応じた大きさ（Ｉ2／４０）の電流がＱｎ11，Ｑｐ13，Ｑｐ14に流される。
【００４２】
これにより、Ｑｐ13の電流（Ｉ2／４０）よりも大きな電流（Ｉ1／４０）がＱｎ13に流され、ノードＮ13の電位ＶN13が接地電位（ローレベル）に張り付く。一方、このとき出力段１１Ｂでは、Ｐ−ＭＯＳトランジスタＱｐ2に流れる電流が減少され、Ｎ−ＭＯＳトランジスタＱｎ2に流れる電流が増加され、Ｑｐ2とＱｎ2に流れる電流がそれぞれカレントミラー回路で転写され、サイズ比に応じた大きさ（１／４０）の電流がＱｐ21，Ｑｎ23，Ｑｎ24とＱｎ11，Ｑｐ13，Ｑｐ14に流される。これにより、ノードＮ23の電位Ｖ23がクランプ用ダイオードＤc2でクランプされた５Ｖのような電圧（ハイレベル）に張り付く。
【００４３】
その結果、ロジック回路２２は、出力段１１Ａが電流を吐き出し、出力段１１Ｂが電流を引き込む状態であることを検知し、そのときのコンパレータ２１の出力状態（ローレベル）に応じて選択用のＭＯＳトランジスタＱｎ31をオンさせる。
なお、Ｑｐ24とＱｎ24に流れる差分の電流は、ノードＮ24に接続されたダイオードＤ2を通して逃がすように構成されている。ダイオードＤ2のカソード端子が５Ｖの端子に接続されているのは、選択用のＭＯＳトランジスタＱｎ32のゲート・ソース間の絶縁破壊を防ぐためである。
【００４４】
また、出力信号検出／処理回路１２において、Ｑｎ14にＩ1／４０の電流が流されＱｐ14にＩ2／４０の電流が流されることで、選択用のＭＯＳトランジスタＱｎ31に差分（Ｉ1／４０−Ｉ2／４０）の電流が流れる。これによって、Ｑｐ1から端子ＶＯＵＴＰに向かって流される電流に正確に比例した電流をＱｎ31に流すことができ、基準となる電流の精度を高くすることができる。
なお、Ｑｐ11，Ｑｎ11，Ｑｐ12，Ｑｎ12を省略することも可能であるが、Ｑｐ11，Ｑｎ11，Ｑｐ12，Ｑｎ12を設けることで、スイッチングに伴って発生するノイズを低減することができる。出力段１１ＢのＱｐ21，Ｑｎ21，Ｑｐ22，Ｑｎ22も同様である。
【００４５】
次に、端子ＶＯＵＴＰの電圧が高く端子ＶＯＵＴＭの電圧が低い状態（VOUTP＞VOUTM）から、出力段１１Ａが電流を引き込み、出力段１１Ｂが電流を吐き出すことで、端子ＶＯＵＴＭの電圧を上げ、端子ＶＯＵＴＰの電圧を下げる場合を考える。
図４には、この場合に回路の各部に流れる電流の向きと大小関係が矢印で示されている。出力段１１Ａでは、Ｎ−ＭＯＳトランジスタＱｎ1がオンされ、Ｐ−ＭＯＳトランジスタＱｐ1がオフされる。Ｑｎ1に流れる電流Ｉ2は、カレントミラー回路で転写され、サイズ比に応じた大きさ（Ｉ2／４０）の電流がＱｎ11，Ｑｐ13，Ｑｐ14に流される。また、このときＱｐ1にも比較的小さなバイアス電流Ｉ1が流れ、この電流もカレントミラー回路で転写され、サイズ比に応じた大きさ（Ｉ1／４０）の電流がＱｐ11，Ｑｎ13，Ｑｎ14に流される。
【００４６】
これにより、Ｑｎ13の電流（Ｉ1／４０）よりも大きな電流（Ｉ2／４０）がＱｐ13に流され、ノードＮ13の電位ＶN13がクランプ用ダイオードＤc1でクランプされた５Ｖのような電圧（ハイレベル）に張り付く。一方、このとき出力段１１Ｂでは、Ｐ−ＭＯＳトランジスタＱｐ2がオンされ、Ｎ−ＭＯＳトランジスタＱｎ2がオフされ、Ｑｐ2とＱｎ2に流れる電流がそれぞれカレントミラー回路で転写され、サイズ比に応じた大きさ（１／４０）の電流がＱｐ21，Ｑｎ23，Ｑｎ24とＱｎ21，Ｑｐ23，Ｑｐ24に流される。これにより、ノードＮ23の電位Ｖ23が接地電位（ローレベル）に張り付く。
【００４７】
その結果、ロジック回路２２は、出力段１１Ａが電流を引き込み、出力段１１Ｂが電流を吐き出す状態であることを検知し、そのときのコンパレータ２１の出力状態（ハイレベル）に応じて選択用のＭＯＳトランジスタＱｎ32をオンさせる。
なお、Ｑｐ14とＱｎ14に流れる差分の電流は、ノードＮ14に接続されたダイオードＤ1を通して逃がすように動作する。
また、出力段１１Ｂにおいて、Ｑｐ24にＩ1／４０の電流が流されＱｎ24にＩ2／４０の電流が流されることで、選択用のＭＯＳトランジスタＱｎ32に差分（Ｉ1／４０−Ｉ2／４０）の電流が流れる。これによって、Ｑｐ2から端子ＶＯＵＴＰに向かって流される電流に正確に比例した電流をＱｎ32に流すことができ、基準となる電流の精度を高くすることができる。
【００４８】
次に、図２を用いて、電荷移動用の電流源回路（Ｑｎ40〜Ｑｎ42）の動作について説明する。なお、図２において、基準電流Ｉ0を流す定電流源２３は、図３の回路におけるＭＯＳトランジスタＱｐ31，Ｑｐ32からなるカレントミラー回路に相当する。また、図２（Ａ），（Ｂ）のうち、（Ａ）は図４の動作状態に対応し、（Ｂ）は図３の動作状態に対応する。
【００４９】
図４を用いて説明したように、端子ＶＯＵＴＭの電圧を上げ、端子ＶＯＵＴＰの電圧を下げる場合、当初は端子ＶＯＵＴＰの電圧の方が高いため、図２（Ａ）に示すように、ＭＯＳトランジスタＱｎ40とＱｎ41とがカレントミラー回路として動作して、Ｑｎ40の基準電流Ｉ0に比例した電流Ｉm（＝４０×Ｉ0）がＱｎ42に流される。これとともに、Ｑｎ42のボディダイオードが順方向ダイオードとして機能し、Ｑｎ41，Ｑｎ42を通して端子ＶＯＵＴＰから端子ＶＯＵＴＭへ向かってＩ0＋Ｉmの大きさの電流が流される。
【００５０】
これによって、図１に示す負荷容量ＣＬ＿ＰからＣＬ＿Ｍへ電荷の移動が行なわれるとともに、基準電流Ｉ0によって、電荷を移動する際の電流Ｉmの大きさを制御することが可能となっている。
なお、Ｉ0はＩmに比べて十分に小さいので、Ｉ0＋Ｉm≒Ｉmとみなすことができる。電流Ｉmは、電荷の移動によって端子ＶＯＵＴＭの電圧が端子ＶＯＵＴＰの電圧と同じになると、コンパレータ２１の出力Ｖcompが反転しロジック回路２２の出力信号Ｓ１，Ｓ２によってトランジスタＱｎ31，Ｑｎ32がオフされることで遮断される。
【００５１】
また、図３を用いて説明したように、端子ＶＯＵＴＰの電圧を上げ、端子ＶＯＵＴＭの電圧を下げる場合、当初は端子ＶＯＵＴＭの電圧の方が高いため、図２（Ｂ）に示すように、ＭＯＳトランジスタＱｎ40とＱｎ42とがカレントミラー回路として動作して、Ｑｎ40の基準電流Ｉ0に比例した電流Ｉm（＝４０×Ｉ0）がＱｎ42に流される。これとともに、Ｑｎ41のボディダイオードが順方向ダイオードとして機能し、Ｑｎ42，Ｑｎ41を通して端子ＶＯＵＴＭから端子ＶＯＵＴＰへ向かってＩ0＋Ｉmの大きさの電流が流される。
【００５２】
これによって、図１に示す負荷容量ＣＬ＿ＭからＣＬ＿Ｐへ電荷の移動が行なわれるとともに、基準電流Ｉ0によって、電荷を移動する際の電流Ｉmの大きさを制御することが可能となり、端子ＶＯＵＴＰの電圧の立ち上げ時の電流回生レートを制御することができる。
また、上記実施例の出力信号検出／処理回路１２を備えた容量性負荷の駆動回路によれば、負荷容量の電圧を上昇させる際に他方の負荷容量に充電されていた電荷を移動させるので、電力を回収することができ、従来の駆動回路に比べて消費電力を大幅に低減することができる。本発明者らが行なった計算（シミュレーション）では、約４０％程度消費電力を回収（節約）できることが分かった。
【００５３】
（変形例）
次に、図７〜図８を用いて、上記実施例の変形例について説明する。
第１の変形例は、出力段１１Ａ，１１Ｂが電流を吐き出す状態にあるのか電流を引き込む状態にあるのかを検出する回路として、図７に示すように、電流を直接検出するためのセンス抵抗Ｒｓ1，Ｒｓ2とこれらの抵抗の端子間電圧を比較するコンパレータ２５Ａ，２５Ｂとを設けたものである。かかる構成によれば、図３のトランジスタＱｐ13，Ｑｎ13；Ｑｐ23，Ｑｎ23、抵抗Ｒ1，Ｒ2、クランプダイオードＤｃ1，Ｄｃ2が不要となる。
【００５４】
また、コンパレータ２５Ａ，２５Ｂの代わりに、上記センス抵抗Ｒｓ1，Ｒｓ2の両端子の電圧をそれぞれ入力とする誤差アンプを設けて電流の大きさを検出し、該誤差アンプの出力でＭＯＳトランジスタＱｎ31，Ｑｎ32のゲート端子を制御することで、Ｑｎ31，Ｑｎ32に出力電流に比例した電流を流しそれに基づいて基準電流を生成するように構成してもよい。なお、その場合、図７のトランジスタＱｐ11，Ｑｎ11，Ｑｐ12，Ｑｎ12，Ｑｐ14，Ｑｎ14；Ｑｐ21，Ｑｎ21，Ｑｐ22，Ｑｎ22，Ｑｐ24，Ｑｎ24が不要となる。
【００５５】
第２の変形例は、図３に示すＮチャネルＭＯＳトランジスタＱｎ40〜Ｑｎ42からなる電荷移動回路の代わりに、図８に示すように、ＰチャネルＭＯＳトランジスタＱｐ40〜Ｑｐ42からなる電荷移動回路を用いるようにしたものである。基準電流Ｉ0を流す電流源２３（Ｑｐ31，Ｑｐ32）もＰチャネルＭＯＳトランジスタの代わりにＮチャネルＭＯＳトランジスタを用いて構成することができる。
また、基準電流Ｉ0は、出力電圧を上げる方の出力段が要求する負荷駆動電流または出力電圧を下げる方の出力段が要求する負荷駆動電流のいずれを使用して生成しても良い。
【００５６】
第３の変形例は、出力段１１Ａ，１１Ｂに流れるバイアス電流が、負荷容量が接続される端子の電圧を上昇させたり下げたりするための本来の出力電流に比べて充分に小さく、これを無視しても基準電流の精度が許容範囲に入る場合に適用すると有効なもので、図３のトランジスタＱｐ14，Ｑｐ24を削除するようにしたものである。
この変形例によれば、図３の実施例の回路に比べて基準電流の精度が劣るものの、素子数を減らして回路の専有面積を低減できるとともに、追加した回路で消費する電力を減少させることができるという利点がある。
【００５７】
図１０および図１１には、上記実施例の駆動回路の応用例として、ドライバＩＣでアクチュエータとして圧電素子を駆動してミラーの姿勢を制御するようにした光走査装置の一例としてのプロジェクタの全体構成が示されている。
図１０に示すように、この実施例のプロジェクタ１００は、第１の圧電ミラー１２１と、第２の圧電ミラー１２２と、レーザダイオード１３０と、コリメータレンズ１４０と、ＣＰＵ（中央処理装置）１５０と、レーザダイオード駆動用のドライバＩＣ（半導体集積回路）１６０と、第１の圧電ミラー駆動用のドライバＩＣ１７１と、第２の圧電ミラー駆動用のドライバＩＣ１７２とを有する。ドライバＩＣ１７１，１７２に、前記実施例で説明した差動アンプ１１（シングルエンドのアンプ）および出力信号検出／処理回路１２が内蔵される。
【００５８】
また、図１０には、関連構成要素としてスクリーン２００が示されている。プロジェクタ１００は、上記スクリーン２００上に映像を投影して映し出す装置である。第１の圧電ミラー１２１は、ミラーＭ１を回転軸Ｘの軸周りに傾動駆動する１軸駆動のアクチュエータとして構成され、第２の圧電ミラー１２２は、ミラーＭ２を回転軸Ｙの軸周りに傾動駆動する１軸駆動のアクチュエータとして構成される。
レーザダイオード１３０は、レーザ光を発射する光源である。レーザダイオード１３０から発射されるレーザ光は、発散光であってよい。
【００５９】
コリメータレンズ１４０は、発散光を平行光に変換する手段である。平行光には、例えば、光の入射面内で振動するＰ偏光や、光の入射面に垂直に振動するＳ偏光が含まれてよい。
コリメータレンズ１４０からの平行光は、第１の圧電ミラー１２１に照射され、ミラーＭ１により反射される。第１の圧電ミラー１２１は、ミラーＭ１を回転軸Ｘの軸周りに傾動駆動させ、反射するレーザ光が回転軸Ｘに垂直に振動するような動きを与える。第１の圧電ミラー１２１による反射光は、第２の圧電ミラー１２２に照射される。
【００６０】
第２の圧電ミラー１２２は、ミラーＭ２を回転軸Ｙの軸周りに傾動駆動させ、第１の圧電ミラー１２１からのレーザ光を反射する。これにより、反射光に、回転軸Ｙに垂直に振動する動きが与えられる。第２の圧電ミラー１２２で反射されたレーザ光は、スクリーン２００に照射される。スクリーン２００上のレーザ光は、１軸の第１の圧電ミラー１２１及び第２の圧電ミラー１２２を組み合わせることにより、垂直方向に２軸の走査を行うことができ、映像を形成することができる。
【００６１】
ＣＰＵ１５０は、レーザドライバＩＣ１６０を制御して、レーザダイオード１３０を駆動する。また、ＣＰＵ１５０は、プロジェクタ１００に入力された映像信号に応じて第１の圧電ミラードライバ１７１を制御して、第１の圧電ミラー１２１の回転軸Ｘの軸周りの傾動動作を制御するとともに、第２の圧電ミラードライバ１７２を制御して、第２の圧電ミラー１２２の回転軸Ｙの軸周りの傾動動作を制御する。
第１の圧電ミラー１２１及び第２の圧電ミラー１２２が傾動動作することにより、回転軸Ｘ、Ｙの双方の軸周りの動きをレーザ光に与え、第２の圧電ミラー１２２のミラーＭ２で反射した光をスクリーン２００上に走査させ、スクリーン２００上に映像を形成させ、映像を映し出すことができる。
【００６２】
図１１に、２軸の圧電ミラーを使用した光走査装置の一例としてのプロジェクタの全体構成に示す。この実施例のプロジェクタ３００は、回転軸Xと回転軸Yを有する２軸の圧電ミラー３２０と、レーザダイオード３３０と、コリメータレンズ３４０と、ＣＰＵ（中央処理装置）３５０と、レーザダイオード駆動用のドライバＩＣ（半導体集積回路）３６０と、回転軸Xの軸周りの傾動動作を制御する第１の圧電ミラー駆動用回路と、回転軸Ｙの軸周りの傾動動作を制御する第２の圧電ミラー駆動用回路とから構成されるドライバＩＣ３７０を有する。ドライバＩＣ３７０には、前記実施例で説明した差動アンプ１１（シングルエンドのアンプ）および出力信号検出／処理回路１２が内蔵される。
なお、２軸の圧電ミラーとしては、特に限定されるものではないが、例えば特開２００９−１５３００号公報に開示されているものを使用することができる。
【００６３】
また、図１１には、関連構成要素としてスクリーン２００が示されている。プロジェクタ３００は、上記スクリーン２００上に映像を投影して映し出す装置である。圧電ミラー３２０は、ミラーＭを回転軸ＸおよびYの軸周りに傾動駆動する２軸駆動のアクチュエータとして構成される。
レーザダイオード３３０は、レーザ光を発射する光源である。レーザダイオード３３０から発射されるレーザ光は、発散光であってよい。
【００６４】
コリメータレンズ３４０は、発散光を平行光に変換する手段である。平行光には、例えば、光の入射面内で振動するＰ偏光や、光の入射面に垂直に振動するＳ偏光が含まれてよい。
コリメータレンズ３４０からの平行光は、圧電ミラー３２０に照射され、ミラーＭにより反射される。圧電ミラー３２０は、ミラーＭを回転軸ＸおよびYの軸周りに傾動駆動させ、反射するレーザ光が回転軸ＸおよびYのそれぞれに垂直に振動するような動きを与える。圧電ミラー３２０で反射されたレーザ光は、さらに凹面ミラー３２２で反射されてスクリーン２００に照射される。スクリーン２００上のレーザ光は、垂直方向に２軸の走査を行うことができ、映像を形成することができる。
【００６５】
ＣＰＵ３５０は、レーザドライバＩＣ３６０を制御して、レーザダイオード３３０を駆動する。また、ＣＰＵ３５０は、プロジェクタ３００に入力された映像信号に応じて圧電ミラードライバ３７０を制御して、圧電ミラー３２０の回転軸ＸおよびYの軸周りの傾動動作を制御する。
圧電ミラー３２０が傾動動作することにより、回転軸Ｘ、Ｙの双方の軸周りの動きをレーザ光に与え、圧電ミラー３２０のミラーＭで反射した光をスクリーン２００上に走査させ、スクリーン２００上に映像を形成させ、映像を映し出すことができる。
なお、圧電ミラーの駆動方式として共振方式と非共振方式とが知られている。上記実施例においては、圧電ミラーを駆動する２つの駆動回路の一方は共振方式とし、他方の駆動回路は非共振方式で構成することも可能であり、その場合、共振方式については上記実施例のような容量性負荷駆動回路を使用し、非共振方式の駆動回路については容量性負荷駆動回路を使わないようにしてもよい。
【００６６】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではない。例えば、前記実施形態の駆動回路においては、端子ＶＯＵＴＭとＶＯＵＴＰの電圧（出力電圧）の大小関係を検出するコンパレータ２１を設けているが、コンパレータの代わりにタイマ回路を設け、電荷移動回路による電荷の移動開始後所定時間が経過した時に電荷の移動を停止させるように構成しても良い。この場合、タイマ回路が計時する時間は、例えば出力電圧のスルーレートに対応した時間とする。
また、前記実施形態では、電荷移動回路が流す電流の基準となる電流を、差動アンプの出力段に流れる電流（出力電流）に比例した電流としているが、スルーレートが予め決まっている回路においては、スルーレートに対応して設定された定電流を流す定電流源を設けて、該定電流源からの電流を基準電流としてもよい。
【００６７】
さらに、前記実施形態の駆動回路は、２つの容量性負荷に交互に電圧を印加するように構成されているが、複数（３個以上）の容量性負荷に順次電圧を印加する走査方式の駆動回路にも適用することができる。
また、前記実施形態では、応用例として、本発明をプロジェクタにおけるミラーの姿勢を制御する圧電素子を駆動する駆動回路に適用した場合について説明したが、本発明はデジタルカメラにおける撮像素子の姿勢を制御する圧電素子その他、圧電素子を駆動する駆動回路に広く適用することができる。
【産業上の利用可能性】
【００６８】
本発明は、容量性負荷を駆動する駆動回路および駆動回路に対して容量性となる負荷を備えた光走査装置などの電子装置に広く利用することができる。
【符号の説明】
【００６９】
１０  駆動回路（容量性負荷回路）
１１  差動アンプ
１１Ａ，１１Ｂ  差動アンプの出力段
１２  出力信号検出／処理回路
２１  電圧コンパレータ（出力電圧検出回路）
２２  ロジック回路
２３  定電流源
【図１】
2016043028.tif 000003
【図２Ａ】
2016043028.tif 000004
【図２Ｂ】
2016043028.tif 000005
【図３】
2016043028.tif 000006
【図４】
2016043028.tif 000007
【図５】
2016043028.tif 000008
【図６】
2016043028.tif 000009
【図７】
2016043028.tif 000010
【図８】
2016043028.tif 000011
【図９】
2016043028.tif 000012
【図１０】
2016043028.tif 000013
【図１１】
2016043028.tif 000014
【国際調査報告】
2016043028.tif 000015
2016043028.tif 000016
2016043028.tif 000017
2016043028.tif 000018