(57)【要約】新規な半導体装置、または消費電力の低減が可能な半導体装置、または高速な動作が可能な半導体装置、または面積の縮小が可能な半導体装置を提供することを目的の一とする。第１の蓄電回路と、第２の蓄電回路と、第１のスイッチと、第２のスイッチと、を有し、第１のスイッチの導通状態は、第１の信号により制御され、第２のスイッチの導通状態は、第２の信号により制御され、第１の蓄電回路から、第１のスイッチを介して第１の電位を出力する機能と、第２の蓄電回路から、第２のスイッチを介して第２の電位を出力する機能と、直列に接続された第１の蓄電回路及び第２の蓄電回路から、第２のスイッチを介して第３の電位が出力される。
2016020802.tif 000002
【特許請求の範囲】
【請求項１】
第１の蓄電回路と、第２の蓄電回路と、第１のスイッチと、第２のスイッチと、を有し、
前記第１のスイッチの導通状態は、第１の信号により制御され、
前記第２のスイッチの導通状態は、第２の信号により制御され、
前記第１の蓄電回路から、前記第１のスイッチを介して第１の電位を出力する機能と、
前記第２の蓄電回路から、前記第２のスイッチを介して第２の電位を出力する機能と、
直列に接続された前記第１の蓄電回路及び前記第２の蓄電回路から、前記第２のスイッチを介して第３の電位を出力する機能を有する半導体装置。
【請求項２】
請求項１において、
前記第１の蓄電回路又は前記第２の蓄電回路は、複数のバッテリーを有し、
前記複数のバッテリーは、直列に接続されている半導体装置。
【請求項３】
請求項１において、
前記第１の蓄電回路又は前記第２の蓄電回路は、複数のバッテリーと、第３のスイッチと、を有し、
前記第３のスイッチは、前記複数のバッテリーの間に接続され、
前記複数のバッテリーは、第３のスイッチを介して直列に接続され、
前記第３のスイッチは、チャネル形成領域に酸化物半導体を有するトランジスタである半導体装置。
【請求項４】
請求項３において、
前記複数のバッテリーは、前記トランジスタの上方に設けられている半導体装置。
【請求項５】
請求項２乃至４のいずれか一項において、
前記複数のバッテリーの充電は、前記複数のバッテリーを並列に接続した後、前記複数のバッテリーの第１の電極に第４の電位を、前記複数のバッテリーの第２の電極に第５の電位を、それぞれ供給することにより行う半導体装置。
【請求項６】
請求項１に記載の半導体装置を有する変換回路。
【請求項７】
請求項１に記載の半導体装置と、
表示部、操作キー、又はセンサと、を有する電子機器。
【請求項８】
請求項６に記載の変換回路と、
表示部、操作キー、又はセンサと、を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】本発明の一態様は、半導体装置、変換回路及び電子機器に関する。【０００２】なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。または、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法に関する。
【背景技術】
【０００３】電子デバイスにおいて信号の変換を行う回路として、デジタル信号をアナログ信号に変換する回路（ＤＡ変換回路）や、アナログ信号をデジタル信号に変換する回路（ＡＤ変換回路）が広く用いられている。また、ＤＡ変換回路としてはバイナリ型やデコーダ型などが知られている。【０００４】ＤＡ変換回路やＡＤ変換回路を用いて信号の変換を行う際、参照電位の生成が必要となる。例えば、バイナリ型やデコーダ型のＤＡ変換回路においては、抵抗素子を用いて参照電位を生成する手法が用いられている。特許文献１には、直列に接続された複数の抵抗素子を用いて、基準電圧の生成を行うＤＡ変換回路が記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−２８８５２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】抵抗素子を用いて参照電位の生成を行う場合、抵抗素子には常に電流が流れるため、変換回路における消費電力が増大してしまう。また、バイナリ型のＤＡ変換回路などにおいて、容量を用いて参照電位の生成を行う場合、容量の充電を行うために所定の時間が必要となり、変換回路の動作速度が低下してしまう。【０００７】上記の技術背景の下、本発明の一態様は、新規な半導体装置または変換回路の提供を課題の一つとする。または、本発明の一態様は、消費電力の低減が可能な半導体装置または変換回路の提供を課題の一つとする。または、本発明の一態様は、高速な動作が可能な半導体装置または変換回路の提供を課題の一つとする。または、本発明の一態様は、面積の縮小が可能な半導体装置または変換回路の提供を課題の一つとする。【０００８】なお、本発明の一態様は、必ずしも上記の課題の全てを解決する必要はなく、少なくとも一の課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在を妨げるものではない。これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【０００９】本発明の一態様にかかる半導体装置は、第１の蓄電回路と、第２の蓄電回路と、第１のスイッチと、第２のスイッチと、を有し、第１のスイッチの導通状態は、第１の信号により制御され、第２のスイッチの導通状態は、第２の信号により制御され、第１の蓄電回路から、第１のスイッチを介して第１の電位を出力する機能と、第２の蓄電回路から、第２のスイッチを介して第２の電位を出力する機能と、直列に接続された第１の蓄電回路及び第２の蓄電回路から、第２のスイッチを介して第３の電位を出力する機能を有する。【００１０】さらに、本発明の一態様にかかる半導体装置において、第１の蓄電回路又は第２の蓄電回路は、複数のバッテリーを有し、複数のバッテリーは、直列に接続されていてもよい。【００１１】さらに、本発明の一態様にかかる半導体装置において、第１の蓄電回路又は第２の蓄電回路は、複数のバッテリーと、第３のスイッチと、を有し、第３のスイッチは、複数のバッテリーの間に接続され、複数のバッテリーは、第３のスイッチを介して直列に接続され、第３のスイッチは、チャネル形成領域に酸化物半導体を有するトランジスタであってもよい。【００１２】さらに、本発明の一態様にかかる半導体装置において、複数のバッテリーは、トランジスタの上方に設けられていてもよい。【００１３】さらに、本発明の一態様にかかる半導体装置において、複数のバッテリーの充電は、複数のバッテリーを並列に接続した後、複数のバッテリーの第１の電極に第４の電位を、複数のバッテリーの第２の電極に第５の電位を、それぞれ供給することにより行ってもよい。【００１４】また、本発明の一態様にかかる変換回路は、上記半導体装置を有していてもよい。【００１５】また、本発明の一態様にかかる電子機器は、上記半導体装置又は上記変換回路と、表示装置、スピーカー、又はマイクロフォンホンと、を有していてもよい。
【発明の効果】
【００１６】本発明の一態様により、新規な半導体装置または変換回路を提供することができる。または、本発明の一態様により、消費電力の低減が可能な半導体装置または変換回路を提供することができる。または、本発明の一態様により、高速な動作が可能な半導体装置または変換回路を提供することができる。または、本発明の一態様により、面積の縮小が可能な半導体装置または変換回路を提供することができる。【００１７】なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００１８】
【図１】半導体装置の構成の一例を説明する図。
【図２】半導体装置の構成の一例を説明する図。
【図３】半導体装置の構成の一例を説明する回路図。
【図４】半導体装置の構成の一例を説明する回路図。
【図５】半導体装置の構成の一例を説明する図。
【図６】半導体装置の構成の一例を説明する回路図。
【図７】ＡＤ変換回路の構成の一例を説明する図。
【図８】位相同期回路の構成の一例を説明する図。
【図９】記憶装置の構成の一例を説明する図。
【図１０】列選択ドライバの構成の一例を説明する図。
【図１１】半導体装置の構成の一例を説明する図。
【図１２】半導体装置の構成の一例を説明する図。
【図１３】半導体装置の構成の一例を説明する図。
【図１４】半導体装置の構成の一例を説明する図。
【図１５】バッテリーの構成の一例を説明する図。
【図１６】バッテリーの構成の一例を説明する図。
【図１７】バッテリーの構成の一例を説明する図。
【図１８】バッテリーの構成の一例を説明する図。
【図１９】トランジスタの構成の一例を説明する図。
【図２０】トランジスタの構成の一例を説明する図。
【図２１】トランジスタの構成の一例を説明する図。
【図２２】電子機器を説明する図。
【図２３】電子機器を説明する図。
【発明を実施するための形態】
【００１９】以下、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の実施の形態における説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【００２０】また、本発明の一態様は、変換回路の他、ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）タグ、表示装置、撮像装置、集積回路を含むあらゆる装置が、その範疇に含まれる。また、表示装置には、液晶表示装置、有機発光素子に代表される発光素子を各画素に備えた発光装置、電子ペーパー、ＤＭＤ（Ｄｉｇｉｔａｌ  Ｍｉｃｒｏｍｉｒｒｏｒ  Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）など、集積回路を有する表示装置が、その範疇に含まれる。
【００２１】なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いることがある。
【００２２】また、本明細書等においては、ある一つの実施の形態において述べる図または文章において、その一部分を取り出して、発明の一態様を構成することは可能である。したがって、ある部分を述べる図または文章が記載されている場合、その一部分の図または文章を取り出した内容も、発明の一態様として開示されているものであり、発明の一態様を構成することが可能であるものとする。そして、その発明の一態様は明確であると言える。そのため、例えば、能動素子（トランジスタなど）、配線、受動素子（容量素子など）、導電層、絶縁層、半導体層、部品、装置、動作方法、製造方法などが単数もしくは複数記載された図面または文章において、その一部分を取り出して、発明の一態様を構成することが可能であるものとする。例えば、Ｎ個（Ｎは整数）の回路素子（トランジスタ、容量素子等）を有して構成される回路図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の回路素子（トランジスタ、容量素子等）を抜き出して、発明の一態様を構成することは可能である。別の例としては、「Ａは、Ｂ、Ｃ、Ｄ、Ｅ、または、Ｆを有する」と記載されている文章から、一部の要素を任意に抜き出して、「Ａは、ＢとＥとを有する」、「Ａは、ＥとＦとを有する」、「Ａは、ＣとＥとＦとを有する」、または、「Ａは、ＢとＣとＤとＥとを有する」などの発明の一態様を構成することは可能である。
【００２３】また、本明細書等においては、ある一つの実施の形態において述べる図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概念を導き出すことは、当業者であれば容易に理解される。したがって、ある一つの実施の形態において述べる図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概念も、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。そして、その発明の一態様は、明確であると言える。
【００２４】また、本明細書等においては、少なくとも図に記載した内容（図の中の一部でもよい）は、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。したがって、ある内容について、図に記載されていれば、文章を用いて述べていなくても、その内容は、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。同様に、図の一部を取り出した図についても、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。そして、その発明の一態様は明確であると言える。
【００２５】また、明細書の中の文章や図面において規定されていない内容について、その内容を除くことを規定した発明の一態様を構成することが出来る。または、ある値について、上限値と下限値などで示される数値範囲が記載されている場合、その範囲を任意に狭めることで、または、その範囲の中の一点を除くことで、その範囲を一部除いた発明の一態様を規定することができる。これらにより、例えば、従来技術が本発明の一態様の技術的範囲内に入らないことを規定することができる。
【００２６】また、本明細書等においては、能動素子（トランジスタなど）、受動素子（容量素子など）などが有するすべての端子について、その接続先を特定しなくても、当業者であれば、発明の一態様を構成することは可能な場合がある。つまり、接続先を特定しなくても、発明の一態様が明確であると言える。そして、接続先が特定された内容が、本明細書等に記載されている場合、接続先を特定しない発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。特に、端子の接続先の候補が複数存在する場合には、その端子の接続先を特定の箇所に限定する必要はない。したがって、能動素子（トランジスタなど）、受動素子（容量素子など）などが有する一部の端子についてのみ、その接続先を特定することによって、発明の一態様を構成することが可能な場合がある。
【００２７】また、本明細書等においては、ある回路について、少なくとも接続先を特定すれば、当業者であれば、発明を特定することが可能な場合がある。または、ある回路について、少なくとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。つまり、機能を特定すれば、発明の一態様が明確であると言える。そして、機能が特定された発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。したがって、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。または、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。
【００２８】また、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
【００２９】ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【００３０】ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
【００３１】ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
【００３２】ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
【００３３】なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。
【００３４】なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。
【００３５】例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
【００３６】または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、前記第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
【００３７】なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【００３８】なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
【００３９】（実施の形態１）
本実施の形態では、本発明の一態様に係る半導体装置の構成例について説明する。具体的には、複数のバッテリーによって構成され、ＤＡ変換回路として用いることが可能な半導体装置の構成例について説明する。
【００４０】図１に、本発明の一態様に係る半導体装置１０の構成例を示す。半導体装置１０は、複数の蓄電回路２０、複数のスイッチＳを有する。なお、図１では、半導体装置１０が３個の蓄電回路２０（蓄電回路２０＿１乃至２０＿３）と３個のスイッチＳ（スイッチＳ１乃至Ｓ３）を有する構成を示すが、蓄電回路２０とスイッチＳの個数はこれに限られず、任意の個数（ｎ個（ｎは自然数））とすることができる。
【００４１】蓄電回路２０は、電荷を蓄積する機能を有する回路である。蓄電回路２０はバッテリー２１を有する。バッテリー２１は、充電を行うことにより連続使用時間を回復することが可能な二次バッテリーである。バッテリー２１には、無線充電を行うための回路や、バッテリー２１に入力される電圧または電流を常に一定に保つためのレギュレータなどが接続されていてもよい。また、蓄電回路２０は、バッテリー２１の他、スイッチや容量素子など他の素子を有していてもよい。なお、各蓄電回路２０が有する複数のバッテリー２１は、同一工程で作製することができる。
【００４２】蓄電回路２０に設けられるバッテリー２１の個数は自由に設定することができる。また、バッテリー２１の個数は、各蓄電回路２０で異なっていてもよい。ここでは一例として、蓄電回路２０＿１に１個のバッテリー２１が設けられ、蓄電回路２０＿２に２個のバッテリー２１が設けられ、蓄電回路２０＿３に４個のバッテリー２１が設けられた構成を示す。
【００４３】複数のバッテリー２１が設けられた蓄電回路２０においては、各バッテリー２１は直列に接続されている。図１では、蓄電回路２０＿２が有する２個のバッテリー２１、蓄電回路２０＿３が有する４個のバッテリー２１が、それぞれ直列に接続されている。そのため、蓄電回路２０＿２の両端子間の電圧Ｖ２は、蓄電回路２０＿１の両端子間の電圧Ｖ１の２倍となり、蓄電回路２０＿３の両端子間の電圧Ｖ３はＶ１の４倍となる。よって、蓄電回路２０＿１乃至２０＿３は、バッテリー２１の個数に応じて、それぞれ異なる電位を出力する機能を有する。
【００４４】スイッチＳ１の第１の端子は電源線と接続され、第２の端子は蓄電回路２０＿１の第１の端子と接続され、第３の端子はスイッチＳ２の第１の端子及び蓄電回路２０＿２の第２の端子と接続されている。スイッチＳ２の第１の端子はスイッチＳ１の第３の端子と接続され、第２の端子は蓄電回路２０＿２の第１の端子と接続され、第３の端子はスイッチＳ３の第１の端子及び蓄電回路２０＿３の第２の端子と接続されている。スイッチＳ３の第１の端子はスイッチＳ２の第３の端子と接続され、第２の端子は蓄電回路２０＿３の第１の端子と接続され、第３の端子は端子ＯＵＴと接続されている。また、蓄電回路２０＿１の第２の端子は電源線と接続されている。なお、電源線は、所定の電位を伝える機能を有する配線であり、高電位電源線でも低電位電源線でもよい。ここでは、電源線として低電位電源線である接地線を用いている。
【００４５】なお、蓄電回路２０及びスイッチＳを４個以上設ける場合には、４個目以降の蓄電回路２０及びスイッチＳを、スイッチＳ３と端子ＯＵＴとの間に上記と同様の接続関係で設置すればよい。
【００４６】スイッチＳ１は、蓄電回路２０＿１と蓄電回路２０＿２との導通／非導通を制御する機能を有し、スイッチＳ２は、蓄電回路２０＿２と蓄電回路２０＿３との導通／非導通を制御する機能を有し、スイッチＳ３は、蓄電回路２０＿３と端子ＯＵＴとの導通／非導通を制御する機能を有する。スイッチＳ１乃至Ｓ３の導通状態は、外部から入力されるデジタル信号Ｖｄａｔａ（Ｖｄａｔａ１乃至Ｖｄａｔａ３）によって制御される。
【００４７】図２に、半導体装置１０の動作の例を示す。ここでは、半導体装置１０に３ビットのデジタル信号（Ｖｄａｔａ１乃至Ｖｄａｔａ３）が入力される例について説明する。この場合、スイッチＳ１の導通状態はＶｄａｔａ１によって制御され、スイッチＳ２の導通状態はＶｄａｔａ２によって制御され、スイッチＳ３の導通状態はＶｄａｔａ３によって制御される。
【００４８】まず、図２（Ａ）に、３ビットのデジタル信号”０００”（Ｖｄａｔａ１＝Ｖｄａｔａ２＝Ｖｄａｔａ３＝”０”）が入力された場合の構成を示す。スイッチＳ１に”０”（ローレベルの信号）が入力されると、スイッチＳ１は蓄電回路２０＿１の第１の端子と蓄電回路２０＿２の第２の端子が非導通状態となるように動作し、電源線とスイッチＳ２の第１の端子とが導通状態となる。また、スイッチＳ２に”０”（ローレベルの信号）が入力されると、スイッチＳ２は蓄電回路２０＿２の第１の端子と蓄電回路２０＿３の第２の端子が非導通状態となるように動作し、スイッチＳ２の第１の端子とスイッチＳ３の第１の端子とが導通状態となる。また、スイッチＳ３に”０”（ローレベルの信号）が入力されると、スイッチＳ３は蓄電回路２０＿３の第１の端子と端子ＯＵＴが非導通状態となるように動作し、スイッチＳ３の第１の端子と端子ＯＵＴとが導通状態となる。よって、端子ＯＵＴには、出力電位Ｖｏｕｔ＝０（接地線の電位）が出力される。このように、スイッチＳに入力されるデータが”０”であるときは、蓄電回路２０から端子ＯＵＴへの電位の供給が行われない。
【００４９】次に、図２（Ｂ）に、３ビットのデジタル信号”１１１”（Ｖｄａｔａ１＝Ｖｄａｔａ２＝Ｖｄａｔａ３＝”１”）が入力された場合の構成を示す。スイッチＳ１に”１”（ハイレベルの信号）が入力されると、スイッチＳ１は蓄電回路２０＿１の第１の端子と蓄電回路２０＿２の第２の端子が導通状態となるように動作し、蓄電回路２０＿１と蓄電回路２０＿２とが直列に接続される。また、スイッチＳ２に”１”（ハイレベルの信号）が入力されると、スイッチＳ２は蓄電回路２０＿２の第１の端子と蓄電回路２０＿３の第２の端子が導通状態となるように動作し、蓄電回路２０＿２と蓄電回路２０＿３とが直列に接続される。また、スイッチＳ３に”１”（ハイレベルの信号）が入力されると、スイッチＳ３は蓄電回路２０＿３の第１の端子と端子ＯＵＴが導通状態となるように動作する。従って、端子ＯＵＴには、出力電位Ｖｏｕｔ＝Ｖ１＋Ｖ２＋Ｖ３が出力される。このように、スイッチＳに入力されるデータが”１”であるときは、蓄電回路２０から端子ＯＵＴへの電位の供給が行われる。
【００５０】また、Ｖｄａｔａが”０００”及び”１１１”以外の場合にも、端子ＯＵＴにはＶｄａｔａに対応した出力電位Ｖｏｕｔが出力される。例えば、Ｖｄａｔａとして”０１０”が入力された場合は、Ｖｏｕｔ＝Ｖ２となる。また、Ｖｄａｔａとして”１０１”が入力された場合は、蓄電回路２０＿１と蓄電回路２０＿３が直列に接続され、Ｖｏｕｔ＝Ｖ１＋Ｖ３となる。このように、図２に示す半導体装置１０は、スイッチＳ１乃至Ｓ３に入力されるＶｄａｔａ１乃至Ｖｄａｔａ３に応じて、８値の電位を端子ＯＵＴに出力することができる。すなわち、３ビットのデジタル信号をアナログ信号に変換することができる。従って、半導体装置１０はＤＡ変換回路として用いることができる。
【００５１】なお、図２においては３ビットのデジタル信号が入力される例を示したが、４ビット以上のデジタル信号が入力される構成とすることもできる。例えば、ｎビットのデジタル信号をアナログ信号に変換する場合は、ｎ個の蓄電回路２０（蓄電回路２０＿１乃至２０＿ｎ）及びｎ個のスイッチＳ（Ｓ１乃至Ｓｎ）を設け、蓄電回路２０＿ｋ（ｋは１≦ｋ≦ｎを満たす自然数）には直列に接続された２ｋ−１個のバッテリー２１を設ければよい。
【００５２】以上のように、本発明の一態様においては、蓄電回路２０に含まれるバッテリー２１の個数に応じて、異なる複数の電位を生成することができる。また、外部から入力されるデジタル信号に基づいて蓄電回路２０の直列接続を制御し、デジタル信号をアナログ信号に変換することができる。
【００５３】次に、本発明の一態様に係る半導体装置のより具体的な構成例について説明する。図３（Ａ）に、半導体装置１０の構成例である半導体装置１１の構成を示す。なお、以下に説明する以外の構成については、図１における半導体装置１０と同様である。また、ここでは図１と同様に３個の蓄電回路２０と３個のスイッチＳが設けられた構成例を示すが、蓄電回路２０及びスイッチＳの個数はこれに限定されない。
【００５４】蓄電回路２０＿１は、バッテリー２１、スイッチ５１を有する。スイッチ５１の第１の端子はバッテリー２１の第１の電極と接続され、第２の端子は電源線（ここでは接地線とする）と接続されている。
【００５５】蓄電回路２０＿２は、第１及び第２のバッテリー２１、スイッチ３１、スイッチ３２、スイッチ４１、スイッチ４２、第１及び第２のスイッチ５１を有する。スイッチ３１の第１の端子は第１のバッテリー２１の第１の電極と接続され、第２の端子はスイッチＳ１の第３の端子と接続されている。スイッチ３２の第１の端子は第２のバッテリー２１の第１の電極と接続され、第２の端子はスイッチ４２の第１の端子と接続されている。スイッチ４１の第１の端子はスイッチＳ１の第２の端子と接続され、第２の端子は第１のバッテリー２１の第２の電極と接続されている。スイッチ４２の第１の端子はスイッチ４１の第２の端子と接続され、第２の端子は第２のバッテリー２１の第２の電極及びスイッチＳ２の第２の端子と接続されている。第１のスイッチ５１の第１の端子は第１のバッテリー２１の第１の電極と接続され、第２の端子は電源線（ここでは接地線とする）と接続されている。第２のスイッチ５１の第１の端子は第２のバッテリー２１の第１の電極と接続され、第２の端子は電源線（ここでは接地線とする）と接続されている。
【００５６】蓄電回路２０＿３は、第１乃至第４のバッテリー２１、スイッチ３３乃至３６、スイッチ４３乃至４６、第１乃至第４のスイッチ５１を有する。スイッチ３３の第１の端子は第１のバッテリー２１の第１の電極と接続され、第２の端子はスイッチＳ２の第３の端子と接続されている。スイッチ３４の第１の端子は第２のバッテリー２１の第１の電極と接続され、第２の端子はスイッチ４４の第１の端子と接続されている。スイッチ３５の第１の端子は第３のバッテリー２１の第１の電極と接続され、第２の端子はスイッチ４５の第１の端子と接続されている。スイッチ３６の第１の端子は第４のバッテリー２１の第１の電極と接続され、第２の端子はスイッチ４６の第１の端子と接続されている。スイッチ４３の第１の端子はスイッチＳ２の第２の端子と接続され、第２の端子は第１のバッテリー２１の第２の電極と接続されている。スイッチ４４の第１の端子はスイッチ４３の第２の端子と接続され、第２の端子は第２のバッテリー２１の第２の電極と接続されている。スイッチ４５の第１の端子はスイッチ４４の第２の端子と接続され、第２の端子は第３のバッテリー２１の第２の電極と接続されている。スイッチ４６の第１の端子はスイッチ４５の第２の端子と接続され、第２の端子は第４のバッテリー２１の第２の電極及びスイッチＳ３の第２の端子と接続されている。第１のスイッチ５１の第１の端子は第１のバッテリー２１の第１の電極と接続され、第２の端子は電源線（ここでは接地線とする）と接続されている。第２のスイッチ５１の第１の端子は第２のバッテリー２１の第１の電極と接続され、第２の端子は電源線（ここでは接地線とする）と接続されている。第３のスイッチ５１の第１の端子は第３のバッテリー２１の第１の電極と接続され、第２の端子は電源線（ここでは接地線とする）と接続されている。第４のスイッチ５１の第１の端子は第４のバッテリー２１の第１の電極と接続され、第２の端子は電源線（ここでは接地線とする）と接続されている。
【００５７】スイッチ３１、３２の導通状態はＶｄａｔａ２によって制御され、スイッチ３３乃至３６の導通状態はＶｄａｔａ３によって制御される。スイッチ３１、３２が導通状態のとき、蓄電回路２０＿２において２個のバッテリー２１が直列に接続され、スイッチ３３乃至３６が導通状態のとき、蓄電回路２０＿３において４個のバッテリー２１が直列に接続される。
【００５８】スイッチ４１乃至４６、５１の導通状態は、端子ＣＣに供給される電位Ｖｃｃによって制御される。スイッチ４１乃至４６が導通状態となると、端子Ｃに供給された電位Ｖｃがバッテリー２１の第２の電極に供給される。また、スイッチ５１が導通状態となると、スイッチ５１と接続された電源線の電位がバッテリー２１の第１の電極に供給される。そのため、バッテリー２１の第１の電極と第２の電極の間には所定の電圧が印加され、バッテリー２１が充電される。
【００５９】スイッチ３１乃至３６、４１乃至４６、５１は、トランジスタなどを用いて構成することができる。スイッチ３１乃至３６、４１乃至４６、５１として用いることができるトランジスタの材料や構造は特に限定されないが、特に、チャネル形成領域に酸化物半導体を有するトランジスタ（以下、ＯＳトランジスタともいう）を用いることが好ましい。
【００６０】酸化物半導体はシリコンなどの他の半導体よりもバンドギャップが広く、真性キャリア密度が低いため、ＯＳトランジスタのオフ電流は極めて小さい。従って、ＯＳトランジスタを用いることにより、長期間にわたって電荷を保持することが可能な半導体装置を構成することができる。
【００６１】なお、本明細書において、特に断りがない場合、オフ電流とは、トランジスタが非導通状態（オフ、遮断状態、ともいう）にあるときのドレイン電流をいう。非導通状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。例えば、ｎチャネル型のトランジスタのオフ電流とは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低いときのドレイン電流を言う場合がある。
【００６２】トランジスタのオフ電流は、Ｖｇｓに依存する場合がある。従って、トランジスタのオフ電流がＩ以下である、とは、トランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを言う場合がある。トランジスタのオフ電流は、所定のＶｇｓにおけるオフ状態、所定の範囲内のＶｇｓにおけるオフ状態、または、十分に低減されたオフ電流が得られるＶｇｓにおけるオフ状態、等におけるオフ電流を指す場合がある。
【００６３】一例として、しきい値電圧Ｖｔｈが０．５Ｖであり、Ｖｇｓが０．５Ｖにおけるドレイン電流が１×１０−９Ａであり、Ｖｇｓが０．１Ｖにおけるドレイン電流が１×１０−１３Ａであり、Ｖｇｓが−０．５Ｖにおけるドレイン電流が１×１０−１９Ａであり、Ｖｇｓが−０．８Ｖにおけるドレイン電流が１×１０−２２Ａであるようなｎチャネル型トランジスタを想定する。当該トランジスタのドレイン電流は、Ｖｇｓが−０．５Ｖにおいて、または、Ｖｇｓが−０．５Ｖ乃至−０．８Ｖの範囲において、１×１０−１９Ａ以下であるから、当該トランジスタのオフ電流は１×１０−１９Ａ以下である、と言う場合がある。当該トランジスタのドレイン電流が１×１０−２２Ａ以下となるＶｇｓが存在するため、当該トランジスタのオフ電流は１×１０−２２Ａ以下である、と言う場合がある。
【００６４】本明細書では、チャネル幅Ｗを有するトランジスタのオフ電流を、チャネル幅Ｗあたりを流れる電流値で表す場合がある。また、所定のチャネル幅（例えば１μｍ）あたりを流れる電流値で表す場合がある。後者の場合、オフ電流の単位は、電流／長さの次元を持つ単位（例えば、Ａ／μｍ）で表される場合がある。
【００６５】トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、室温、６０℃、８５℃、９５℃、または１２５℃におけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）におけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、室温、６０℃、８５℃、９５℃、１２５℃、当該トランジスタが含まれる半導体装置の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。
【００６６】トランジスタのオフ電流は、ドレインとソースの間の電圧Ｖｄｓに依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ，２．５Ｖ，３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、または２０Ｖにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓにおけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ，２．５Ｖ，３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、２０Ｖ、当該トランジスタが含まれる半導体装置の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓ、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。
【００６７】上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合もある。
【００６８】本明細書では、オフ電流と同じ意味で、リーク電流と記載する場合がある。
【００６９】本明細書において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに、ソースとドレインとの間に流れる電流を指す場合がある。
【００７０】図３（Ｂ）に、スイッチ３１、４１、５１として、それぞれトランジスタ３１ａ、４１ａ、５１ａを用いた構成を示す。図中「ＯＳ」の記号が付されたトランジスタは、ＯＳトランジスタであることを示す。なお、ここではスイッチ３１、４１、５１の全てをＯＳトランジスタとした構成を示すが、スイッチ３１、４１、５１のうちいずれか１つ、又はいずれか２つのトランジスタのみをＯＳトランジスタとしてもよい。また、図３（Ａ）に示すスイッチ３２乃至３６、４２乃至４６も、同様にＯＳトランジスタによって構成することができる。また、スイッチＳ１乃至Ｓ３も、同様にＯＳトランジスタによって構成することができる。
【００７１】トランジスタ３１ａのソースまたはドレインの一方はバッテリー２１の第１の電極と接続され、トランジスタ４１ａのソースまたはドレインの一方はバッテリー２１の第２の電極と接続され、トランジスタ５１ａのソースまたはドレインの一方はバッテリー２１の第１の電極と接続されている。そして、トランジスタ３１ａのゲートにはＶｄａｔａが入力され、トランジスタ４１ａのゲート及びトランジスタ５１ａのゲートには端子ＣＣから供給される電位Ｖｃｃが入力される。
【００７２】ここで、ＯＳトランジスタのオフ電流は極めて小さいため、トランジスタ３１ａ、トランジスタ４１ａ又はトランジスタ５１ａをＯＳトランジスタによって構成することにより、トランジスタ３１ａ、トランジスタ４１ａ、トランジスタ５１ａが非導通状態である期間において、バッテリー２１の第１の電極又は第２の電極に蓄積された電荷のリークを極めて小さく抑えることができる。
【００７３】また、スイッチ３１乃至３６、４１乃至４６、５１の全てをＯＳトランジスタとすると、半導体装置１０に含まれるスイッチを同一工程で作製することができるため、工程の削減を図ることができる。
【００７４】なお、スイッチ３１乃至３６、４１乃至４６、５１として用いるトランジスタは、ＯＳトランジスタに限定されない。例えば、チャネル形成領域が単結晶半導体を有する基板の一部に形成されるトランジスタとすることできる。単結晶半導体を有する基板としては、単結晶シリコン基板や単結晶ゲルマニウム基板などを用いることができる。チャネル形成領域に単結晶半導体を有するトランジスタは電流供給能力が高いため、このようなトランジスタを用いてスイッチ３１乃至３６、４１乃至４６、５１を構成することにより、半導体装置１０の動作速度を向上させることができる。
【００７５】また、スイッチ３１乃至３６、４１乃至４６、５１として用いるトランジスタは、半導体膜にチャネル形成領域が形成される、ＯＳトランジスタ以外のトランジスタにより構成することもできる。例えば、チャネル形成領域に非単結晶半導体を有するトランジスタによって構成することができる。非単結晶半導体としては、非晶質シリコン、微結晶シリコン、多結晶シリコンなどの非単結晶シリコンや、非晶質ゲルマニウム、微結晶ゲルマニウム、多結晶ゲルマニウムなどの非単結晶ゲルマニウムなどを用いることができる。
【００７６】また、図３（Ｃ）に、スイッチＳ１の構成例を示す。スイッチＳ１は、トランジスタ５２、トランジスタ５３を有する。ここでは、トランジスタ５２をｐチャネル型トランジスタ、トランジスタ５３をｎチャネル型トランジスタとしている。
【００７７】トランジスタ５２のゲート及びトランジスタ５３のゲートには、Ｖｄａｔａが入力される。Ｖｄａｔａとして”０”（ローレベル）が入力されると、トランジスタ５２が導通状態となり、電源線とスイッチ３１が導通状態となる。一方、Ｖｄａｔａとして”１”（ハイレベル）が入力されると、トランジスタ５３が導通状態となり、バッテリー２１とスイッチ３１が導通状態となる。
【００７８】トランジスタ５２、トランジスタ５３としては、スイッチ３１乃至３６、４１乃至４６、５１と同様のトランジスタを用いることができる。また、ここではスイッチＳ１がｐチャネル型トランジスタとｎチャネル型トランジスタを有する構成を示したが、スイッチＳ１が有するトランジスタが全て同一の極性を有する構成とすることもできる。
【００７９】なお、図３（Ｃ）に示す構成は、スイッチＳ２、Ｓ３にも用いることができる。
【００８０】次に、半導体装置１１の動作の一例を図４に示す。図４（Ａ）は、デジタル信号”０００”が入力された際の構成であり、図４（Ｂ）は、デジタル信号”１１１”が入力された際の構成であり、図４（Ｃ）は、バッテリー２１の充電を行う際の構成である。
【００８１】図４（Ａ）において、端子ＣＣから供給される電位Ｖｃｃにより、スイッチ４１乃至４６、５１は非導通状態となる。ここで、Ｖｄａｔａ１乃至Ｖｄａｔａ３として”０”（ローレベルの信号）が入力されると、スイッチＳ１乃至Ｓ３の第１の端子と第３の端子が導通状態となる。これにより、端子ＯＵＴとスイッチＳ１の第１の端子と接続された電源線とが導通状態となり、端子ＯＵＴにはデジタル信号”０００”に対応するアナログ信号Ｖｏｕｔ＝０Ｖが出力される。なお、スイッチ３１、３２は、Ｖｄａｔａ２により非導通状態に制御され、スイッチ３３乃至３６は、Ｖｄａｔａ３により非導通状態に制御される。
【００８２】一方、図４（Ｂ）に示すように、Ｖｄａｔａ１乃至Ｖｄａｔａ３として”１”（ハイレベルの信号）が入力されると、スイッチＳ１乃至Ｓ３の第３の端子と第２の端子が導通状態となる。これにより、蓄電回路２０＿１乃至２０＿３が直列に接続された状態となる。また、スイッチ３１、３２は、Ｖｄａｔａ２により導通状態に制御され、スイッチ３３乃至３６は、Ｖｄａｔａ３により導通状態に制御される。これにより、蓄電回路２０＿１乃至２０＿３が有するバッテリー２１が直列に接続された状態となる。従って、端子ＯＵＴには、デジタル信号”１１１”に対応するアナログ信号Ｖｏｕｔ＝Ｖ１＋Ｖ２＋Ｖ３が出力される。
【００８３】また、Ｖｄａｔａが”０００”及び”１１１”以外の場合にも、端子ＯＵＴにはＶｄａｔａに対応した出力電位Ｖｏｕｔが出力される。例えば、Ｖｄａｔａとして”０１０”が入力された場合は、蓄電回路２０＿２が有するバッテリー２１が直列に接続され、Ｖｏｕｔ＝Ｖ２となる。また、Ｖｄａｔａとして”１０１”が入力された場合は、蓄電回路２０＿１と蓄電回路２０＿３が直列に接続されるとともに、蓄電回路２０＿１が有するバッテリー２１と蓄電回路２０＿３が有するバッテリー２１が直列に接続され、Ｖｏｕｔ＝Ｖ１＋Ｖ３となる。従って、半導体装置１１を用いることにより、３ビットのデジタル信号をアナログ信号に変換することができる。
【００８４】また、バッテリー２１の充電を行う際は、図４（Ｃ）に示すように、端子ＣＣから電位Ｖｃｃが供給され、スイッチ４１乃至４６、５１が導通状態となる。これにより、バッテリー２１の第１の電極は電源線（接地線）と接続され、第２の電極は端子Ｃと接続される。すなわち、蓄電回路２０＿１乃至２０＿３が有するバッテリー２１が並列に接続される。そして、端子Ｃからハイレベルの電位Ｖｃを供給することにより、バッテリー２１の第１の電極と第２の電極の間に電圧を印加し、バッテリー２１の充電を行うことができる。このように、全てのバッテリー２１を並列に接続し、一括で充電を行うことにより、バッテリー２１の高速な充電が可能となる。従って、半導体装置１１の動作速度を向上させることができる。
【００８５】なお、バッテリー２１の充電時、スイッチＳ１乃至Ｓ３は、第１の端子と第３の端子が導通状態となっていることが好ましい。これにより、端子ＯＵＴと電源線が導通状態となり、端子ＯＵＴと接続された配線の電位が固定される。従って、端子ＯＵＴと接続された配線の電位の変動による、他の素子や配線への影響を抑制することができる。
【００８６】以上のように、本発明の一態様においては、直列に接続されたバッテリーを用いて複数の電位を生成することができる。そのため、所定の電位を生成する際、抵抗素子を用いた場合のように不要な電流が流れることを防止でき、消費電力を低減することができる。また、バッテリーに接続されたスイッチとしてＯＳトランジスタを用いることにより、バッテリーに蓄積された電荷のリークを極めて小さく抑えることができ、消費電力をさらに低減することができる。
【００８７】また、本発明の一態様においては、バッテリーを並列に接続することにより、複数のバッテリーの充電を一括で行うことができる。従って、バッテリーを充電するための期間を短縮することができ、半導体装置の動作速度を向上させることができる。
【００８８】なお、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせることができる。よって、本実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）、及び／又は、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換えなどを行うことができる。なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。また、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）、及び／又は、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより、さらに多くの図を構成させることができる。これは、以下の実施の形態においても同様である。
【００８９】（実施の形態２）
本実施の形態では、本発明の一態様に係る半導体装置の別の構成例について説明する。具体的には、複数のバッテリーによって構成され、ＡＤ変換回路として用いることが可能な半導体装置の構成例について説明する。
【００９０】図５に、本発明の一態様にかかる半導体装置６０の構成例を示す。
【００９１】半導体装置６０は、複数のバッテリー２１、複数のコンパレータ１０１、エンコーダ１０２を有する。なお、ここではバッテリー２１及びコンパレータ１０１がそれぞれ７個設けられた構成を示すが、バッテリー２１及びコンパレータ１０１の個数はこれに限定されない。
【００９２】複数のバッテリー２１は直列に接続されており、バッテリー２１と接続されたノードＮ１乃至Ｎ７の電位はバッテリー２１の容量に応じて決定される。なお、端子Ｃにはハイレベルの電位Ｖｃが供給され、ノードＮ１乃至Ｎ７の電位は端子Ｃに近いほど高電位となる。そして、ノードＮ１乃至Ｎ７の電位がそれぞれ参照電位Ｖｒｅｆ１乃至Ｖｒｅｆ７として、コンパレータ１０１に出力される。このように、直列に接続されたバッテリー２１を用いて複数の参照電位を生成することができる。この場合、抵抗素子を用いて参照電位を生成する場合に生じ得る不要な電流の発生を防止することができる。従って、半導体装置６０の消費電力を削減することができる。
【００９３】コンパレータ１０１は、アナログ信号であるＶａと、参照電位Ｖｒｅｆ１乃至Ｖｒｅｆ７との大小を比較し、Ｖａの大きさを判定する機能を有する。具体的には、複数のコンパレータ１０１には、それぞれＶａと参照電位Ｖｒｅｆ１乃至Ｖｒｅｆ７のいずれか一が入力され、Ｖａと参照電位の大小を比較する。そして、その比較結果に対応するハイレベル又はローレベルの信号が、コンパレータ１０１から出力される。このように、Ｖａと全ての参照電位Ｖｒｅｆ１乃至Ｖｒｅｆ７との大小を比較することにより、Ｖａの電位を判定する。なお、ここでは７種類の参照電位Ｖｒｅｆ１乃至Ｖｒｅｆ７と大小を比較するため、８値のＶａを判定することができる。
【００９４】エンコーダ１０２は、複数のコンパレータ１０１から出力される信号をもとに複数ビットのデジタル信号を生成し、端子ＯＵＴに出力する機能を有する回路である。具体的には、複数のコンパレータ１０１それぞれから出力されるハイレベル又はローレベルの信号をもとに符号化を行い、デジタル信号を生成する機能を有する。半導体装置６０はエンコーダ１０２を備えることで、アナログ信号であるＶａをデジタル値のデータに変換することができる。従って、半導体装置６０をＡＤ変換回路として用いることができる。
【００９５】次に、半導体装置６０の具体的な構成例について説明する。図６に、半導体装置６０の構成例である半導体装置６１の構成を示す。なお、以下に説明する以外の構成については、図５における半導体装置６０と同様である。また、ここではバッテリー２１及びコンパレータ１０１がそれぞれ７個設けられた構成を示すが、バッテリー２１及びコンパレータ１０１の個数はこれに限定されない。
【００９６】半導体装置６１は、複数のバッテリー２１、複数のスイッチ７１、複数のスイッチ７２、複数のスイッチ７３を有する。
【００９７】スイッチ７１は、隣接する２つのバッテリー２１の間に設けられている。すなわち、スイッチ７１の第１の端子は、隣接するバッテリー２１の一方の第１の電極と接続され、第２の端子は、隣接するバッテリー２１の他方の第２の電極と接続されている。スイッチ７１は、隣接するバッテリー２１の導通状態を制御する機能を有する。
【００９８】スイッチ７２の第１の端子はバッテリー２１の第２の電極と接続され、第２の端子は端子Ｃと接続されている。スイッチ７２は、端子Ｃの電位Ｖｃをバッテリー２１の第２の電極に供給するか否かを制御する機能を有する。
【００９９】スイッチ７３の第１の端子はバッテリー２１の第１の電極と接続され、第２の端子は電源線（ここでは接地線とする）と接続されている。スイッチ７３は、電源線の電位をバッテリー２１の第１の電極に供給するか否かを制御する機能を有する。
【０１００】なお、スイッチ７１乃至７３は、実施の形態１で説明した各種トランジスタなどを用いて構成することができる。ここで、バッテリー２１と接続されたスイッチ７１乃至７３のうち少なくとも一のスイッチは、ＯＳトランジスタによって構成することが好ましい。ＯＳトランジスタを用いることにより、バッテリーに蓄積された電荷のリークを極めて小さく抑えることができる。
【０１０１】スイッチ７１乃至７３をトランジスタによって構成する場合は、スイッチ７１乃至７３の第１の端子をトランジスタのソースまたはドレインの一方とし、第２の端子をトランジスタのソースまたはドレインの他方とすればよい。また、トランジスタのゲートには端子ＣＣから供給される電位Ｖｃｃが入力される構成とし、電位Ｖｃｃによってトランジスタの導通状態が制御される構成とすればよい。
【０１０２】なお、半導体装置６１の動作において、スイッチ７１の導通状態とスイッチ７２、７３の導通状態が異なる場合がある。そのため、スイッチ７１乃至７３を極性が同一のトランジスタによって構成する場合、スイッチ７１に対応するトランジスタのゲートには、スイッチ７２、７３に対応するトランジスタのゲートに入力される信号の反転信号が入力される構成とすることが好ましい。例えば、スイッチ７１に対応するトランジスタのゲート、又は、スイッチ７２、７３に対応するトランジスタのゲートの一方には、端子ＣＣから供給される電位Ｖｃｃがインバータを介して供給される構成とすることが好ましい。この場合、当該インバータを、スイッチ７１乃至７３を構成するトランジスタと同様の材料を用いたトランジスタによって形成することにより、スイッチ７１乃至７３とインバータを同一工程で作製することができる。
【０１０３】コンパレータ１０１およびエンコーダ１０２の構成及び機能は図５におけるエンコーダ１０２と同様であるため、説明は省略する。
【０１０４】ラッチ回路１０３は、エンコーダ１０２から入力されたデジタル信号を一時的に記憶する機能を有する。ラッチ回路１０３は、外部から入力されたラッチ信号ＬＡＴに従って、記憶したデータをバッファ１０４に出力する機能を有するフリップフロップなどによって構成することができる。半導体装置６１はラッチ回路１０３を有することにより、任意のタイミングでデータの出力を行うことができる。なお、ラッチ回路１０３は省略することもできる。
【０１０５】バッファ１０４は、ラッチ回路１０３より出力されたデータを増幅して、端子ＯＵＴに出力信号Ｖｏｕｔとして出力する機能を有する。バッファ１０４は、インバータを偶数段設けた回路などによって構成することができる。半導体装置６１は、バッファ１０４を備えることで、ノイズが低減されたデジタル信号を出力することができる。なお、バッファ１０４は省略することもできる。
【０１０６】このように、半導体装置６１は、アナログ信号をデジタル信号に変換する機能を有する。従って、半導体装置６１はＡＤ変換回路として用いることができる。
【０１０７】次に、半導体装置６１の動作の例について説明する。
【０１０８】まず、アナログ信号からデジタル信号への変換を行う場合は、端子ＣＣに供給される電位Ｖｃｃを制御することにより、スイッチ７１を導通状態とし、スイッチ７２及びスイッチ７３を非導通状態とする。これにより、バッテリー２１が直列に接続され、ノードＮ１乃至Ｎ７の電位が所定の電位に設定される。そして、ノードＮ１乃至Ｎ７の電位がそれぞれ参照電位Ｖｒｅｆ１乃至Ｖｒｅｆ７となり、コンパレータ１０１に出力される。このように、参照電位をバッテリー２１によって生成することにより、抵抗素子を用いて参照電位を生成する場合に生じ得る不要な電流の発生を防止することができる。そして、アナログ信号として入力されたＶａと参照電位Ｖｒｅｆ１乃至Ｖｒｅｆ７の大小を比較することによりＶａの電位を判別した後、エンコーダ１０２によってＶａをデジタル信号に変換する。
【０１０９】一方、バッテリー２１の充電を行う場合は、端子ＣＣに供給される電位Ｖｃｃを制御することにより、スイッチ７１を非導通状態とし、スイッチ７２及びスイッチ７３を導通状態とする。これにより、バッテリー２１が並列に接続される。そして、バッテリー２１の第１の電極には電源線の電位が供給され、第２の電極には端子Ｃに供給される電位Ｖｃが供給され、全てのバッテリー２１の充電が行われる。このように、全てのバッテリー２１を並列に接続し、一括で充電を行うことにより、バッテリー２１の高速な充電が可能となる。
【０１１０】以上の通り、本発明の一態様においては、直列に接続されたバッテリーを用いて複数の電位を生成することができる。そのため、所定の電位を生成する際、抵抗素子を用いた場合のように不要な電流が流れることを防止でき、消費電力を低減することができる。また、バッテリーに接続されたスイッチとしてＯＳトランジスタを用いることにより、バッテリーに蓄積された電荷のリークを極めて小さく抑えることができ、消費電力をさらに低減することができる。
【０１１１】また、本発明の一態様においては、バッテリーを並列に接続することにより、複数のバッテリーの充電を一括で行うことができる。従って、バッテリーの充電するための期間を短縮することができ、半導体装置の動作速度を向上させることができる。
【０１１２】なお、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせることができる。
【０１１３】（実施の形態３）
本実施の形態では、実施の形態１に示す半導体装置を用いた電子回路の構成例について説明する。
【０１１４】＜ＡＤ変換回路＞
図７（Ａ）は、実施の形態１において説明した半導体装置を用いたＡＤ変換回路２００の構成例である。
【０１１５】ＡＤ変換回路２００は、サンプルホールド回路２１０と、比較回路２２０と、逐次変換レジスタ２３０と、ＤＡ変換回路２４０と、を有する。比較回路２２０、逐次変換レジスタ２３０、ＤＡ変換回路２４０を用いて逐次比較型のＡＤ変換回路が構成される。また、逐次変換レジスタ２３０及びＤＡ変換回路２４０を用いて参照データ生成回路が構成される。
【０１１６】ＡＤ変換回路２００は、アナログ信号Ｖｉｎをデジタル信号Ｖｏｕｔに変換する機能を有する。
【０１１７】サンプルホールド回路２１０は、入力されたＶｉｎを保持し、比較回路２２０に出力する機能を有する。
【０１１８】図７（Ｂ）に、サンプルホールド回路２１０の構成例を示す。サンプルホールド回路２１０は、トランジスタ２１１、容量素子２１２、オペアンプ２１３を有する。トランジスタ２１１のゲートは配線２１４と接続され、ソースまたはドレインの一方は入力信号Ｖｉｎが供給される配線と接続され、ソースまたはドレインの他方は容量素子２１２の一方の電極及びオペアンプ２１３の非反転入力端子と接続されている。容量素子２１２の他方の電極は配線２１５と接続されている。オペアンプ２１３の出力端子は、オペアンプ２１３の反転入力端子及び比較回路２２０と接続されている。トランジスタ２１１のソースまたはドレインの他方、容量素子２１２の一方の電極、及びオペアンプ２１３の非反転入力端子と接続されたノードを、ノードＡとする。
【０１１９】トランジスタ２１１は、配線２１４に供給される電位により、導通／非導通が制御される。トランジスタ２１１が導通状態となると、ノードＡにＶｉｎに対応する電位が供給され、トランジスタ２１１が非導通状態となると、ノードＡの電位が保持される。ここで、トランジスタ２１１をＯＳトランジスタとすることにより、ノードＡの電位を長期間保持することが可能になる。
【０１２０】オペアンプ２１３は、ノードＡの電位を増幅して比較回路２２０に出力する機能を有する。なお、オペアンプ２１３がなくてもトランジスタ２１１が非導通状態の期間においてノードＡの電位を保持できる場合は、オペアンプ２１３を省略することができる。また、オペアンプ２１３に代えて他の素子を用いてもよい。
【０１２１】比較回路２２０は、サンプルホールド回路２１０から入力されたアナログ信号と、ＤＡ変換回路２４０から入力された参照データと、を逐次比較する機能を有する。
【０１２２】逐次変換レジスタ２３０は、比較回路２２０の逐次比較の結果に従い、デジタル信号の値をビット毎に逐次設定する機能を有する。
【０１２３】ＤＡ変換回路２４０は、逐次変換レジスタ２３０から出力されたデジタル信号をアナログ信号に逐次変換し、参照データとして比較回路２２０に出力する機能を有する。
【０１２４】ＤＡ変換回路２４０には、図１の半導体装置１０、図３の半導体装置１１を用いることができる。この場合、ＤＡ変換回路２４０の消費電力を低減し、また、動作速度を向上させることができるため、低消費電力で高速な動作が可能な逐次比較型ＡＤ変換回路を構成することができる。
【０１２５】＜位相同期回路＞
図８は、実施の形態１において説明した半導体装置を用いた位相同期回路（ＰＬＬ）３００の構成例である。
【０１２６】図８に示す位相同期回路３００は、位相比較器３１０、制御回路３２０、ＤＡ変換回路３３０、電圧制御発振回路（ＶＣＯ）３４０、分周器３５０を有する。位相同期回路３００は、発振周波数がｆｏｕｔの信号Ｓｏｕｔを出力する機能を有する。信号Ｓｏｕｔは、クロック信号として他の回路に入力される。
【０１２７】位相比較器３１０は、２つの入力信号の位相差を検出し、検出結果を電圧信号ｃｍｐとして出力する機能を有する。図８の例では、位相比較器３１０は周波数ｆｉｎの信号と周波数ｆｏｕｔ／Ｎの信号（Ｎは整数）との位相差を電圧信号ｃｍｐとして出力する機能を有する。
【０１２８】制御回路３２０は、位相比較器３１０の出力信号ｃｍｐに基づき、Ｋビットのデジタル信号Ｄ［Ｋ−１：０］および電圧制御発振回路３４０の制御信号ｓｌｃｔを生成することができる。
【０１２９】ＤＡ変換回路３３０は、アナログ電位信号Ｓｃｎｆを生成する機能を有する。具体的には、ＤＡ変換回路３３０は、制御回路３２０から入力されるデジタル信号Ｄ［Ｋ−１：０］を信号Ｓｃｎｆに変換する機能を有する。Ｋは２以上の整数である。信号Ｓｃｎｆは、電圧制御発振回路３４０に入力される。
【０１３０】電圧制御発振回路３４０は、信号Ｓｃｎｆの電圧値に応じた発振周波数ｆｏｕｔの信号Ｓｏｕｔを出力する機能を有する。
【０１３１】分周器３５０は入力される交流信号の周波数を１／Ｎ倍にした信号を生成する機能を有する。図８の例では、分周器３５０は周波数ｆｏｕｔ／Ｎの信号を出力する。
【０１３２】図８において、ＤＡ変換回路３３０には、図１の半導体装置１０、図３の半導体装置１１を用いることができる。この場合、ＤＡ変換回路３３０の消費電力を低減し、また、動作速度を向上させることができるため、低消費電力で高速な位相同期回路を構成することができる。
【０１３３】なお、実施の形態１に示す半導体装置を用いた電子回路は、上記に限られず、表示装置、イメージセンサ、記憶装置などに含まれる駆動回路など、様々な回路に用いることができる。
【０１３４】なお、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせることができる。
【０１３５】（実施の形態４）
本実施の形態では、本発明の一態様に係る記憶装置の構成例について説明する。
【０１３６】図９は、実施の形態１、２において説明した半導体装置を用いた記憶装置４００の構成例である。
【０１３７】記憶装置４００は、メモリセル４１０が複数設けられたメモリセルアレイ４２０、行選択ドライバ４３０、列選択ドライバ４４０、及びＡＤ変換回路４５０を有する。なお記憶装置４００は、ｍ行ｎ列のマトリクス状に設けられたメモリセル４１０を有する。
【０１３８】メモリセルアレイ４２０は、マトリクス状に設けられたメモリセル４１０を有する。また、メモリセル４１０は、トランジスタ４１１と、トランジスタ４１２と、容量素子４１３と、を有する。
【０１３９】トランジスタ４１１は、ゲートに、書き込みワード線ＷＷＬが接続される。また、トランジスタ４１１は、ソースまたはドレインの一方に、ビット線ＢＬが接続される。また、トランジスタ４１１は、ソースまたはドレインの他方に、フローティングノードＦＮが接続される。
【０１４０】トランジスタ４１２は、ゲートに、フローティングノードＦＮが接続される。また、トランジスタ４１２は、ソースまたはドレインの一方に、ビット線ＢＬが接続される。また、トランジスタ４１２は、ソースまたはドレインの他方に、電源線ＳＬが接続される。
【０１４１】容量素子４１３は、一方の電極に、フローティングノードＦＮが接続される。また、容量素子４１３は、他方の電極に、読み出しワード線ＲＷＬが接続される。
【０１４２】書き込みワード線ＷＷＬには、ワード信号が与えられる。
【０１４３】ワード信号は、ビット線ＢＬの電圧をフローティングノードＦＮに与えるために、トランジスタ４１１を導通状態とする信号である。
【０１４４】書き込みワード線ＷＷＬに与えられるワード信号を制御し、フローティングノードＦＮの電位を、ビット線ＢＬの電圧に応じた電位することにより、メモリセルにデータを書き込むことができる。また、読み出しワード線ＲＷＬに与えられる読み出し信号を制御し、ビット線ＢＬの電圧を、フローティングノードＦＮの電位に応じた電圧とすることにより、メモリセルからのデータを読み出すことができる。
【０１４５】ビット線ＢＬには、多値のデータが与えられる。またビット線ＢＬには、データを読み出すための、プリチャージ電圧Ｖｐｒｅｃｈａｒｇｅ及び初期化電圧Ｖｉｎｉｔｉａｌが与えられる。
【０１４６】多値のデータは、ｋビット（ｋは２以上の自然数）のデータである。具体的には、２ビットのデータであれば４値のデータであり、４段階の電圧のいずれか一を有する信号である。
【０１４７】プリチャージ電圧Ｖｐｒｅｃｈａｒｇｅは、データを読み出すために、ビット線ＢＬに与えられる電圧である。また、プリチャージ電圧Ｖｐｒｅｃｈａｒｇｅが与えられた後、ビット線ＢＬは電気的に浮遊状態となる。
【０１４８】初期化電圧Ｖｉｎｉｔｉａｌは、ビット線ＢＬの電圧を初期化するために、与えられる電圧である。
【０１４９】読み出しワード線ＲＷＬには、読み出し信号が与えられる。
【０１５０】読み出し信号は、メモリセルからデータを選択的に読み出すために、容量素子４１３の他方の電極に与えられる信号である。
【０１５１】フローティングノードＦＮは、容量素子４１３の一方の電極、トランジスタ４１１のソースまたはドレインの他方の電極、及びトランジスタ４１２のゲートと接続された配線上のいずれかのノードに相当する。
【０１５２】なおフローティングノードＦＮの電位は、ビット線ＢＬに与えられる、多値のデータに基づく電位である。また、フローティングノードＦＮは、トランジスタ４１１を非導通状態とすることで、電気的に浮遊状態となる。そのため、読み出しワード線ＲＷＬに与えられる読み出し信号の電圧を変化させた場合、フローティングノードＦＮの電位は、元の電位に読み出し信号の電圧の変化分が加わった電位となる。この電位の変化は、読み出しワード線ＲＷＬに与えられる読み出し信号が変化することで生じる、容量素子４１３の容量結合によるものである。
【０１５３】電源線ＳＬには、ビット線ＢＬに与えられるプリチャージ電圧Ｖｐｒｅｃｈａｒｇｅよりも低いディスチャージ電圧Ｖｄｉｓｃｈａｒｇｅが与えられる。
【０１５４】電源線ＳＬに与えられるディスチャージ電圧Ｖｄｉｓｃｈａｒｇｅは、ビット線ＢＬに与えられる電圧を、トランジスタ４１２を介した放電により変化させる電圧である。
【０１５５】トランジスタ４１１は、導通状態と非導通状態とを切り換えることで、データの書き込みを制御するスイッチとしての機能を有する。また、非導通状態を保持することで、書き込んだデータに基づく電位を保持する機能を有する。なおトランジスタ４１１は、第１のトランジスタともいう。また、トランジスタ４１１は、ｎチャネル型のトランジスタとして、説明を行うものとする。
【０１５６】トランジスタ４１１が非導通状態のとき、書き込んだデータに対応する電位がフローティングノードＦＮに保持される。そのため、フローティングノードＦＮの電位の変動を抑えるため、トランジスタ４１１は、オフ電流が低いトランジスタであることが好適である。従って、トランジスタ４１１にはＯＳトランジスタを用いることが好ましい。
【０１５７】トランジスタ４１１にＯＳトランジスタを用いることにより、メモリセル４１０を不揮発性のメモリとすることができる。よって、一旦、メモリセル４１０に書き込まれたデータは、再度、トランジスタ４１１を導通状態とするまで、フローティングノードＦＮに保持し続けることができる。
【０１５８】トランジスタ４１２は、フローティングノードＦＮの電位に従って、ソースとドレインとの間に電流Ｉｄを流す機能を有する。トランジスタ４１２のソースとドレインとの間に流れる電流Ｉｄは、ビット線ＢＬと電源線ＳＬとの間に流れる電流である。なおトランジスタ４１２は、第２のトランジスタともいう。また、トランジスタ４１２は、ｐチャネル型のトランジスタとして、説明を行うものとする。
【０１５９】なおトランジスタ４１２には、閾値電圧のばらつきの小さいトランジスタが用いられることが好ましい。ここで、閾値電圧のばらつきが小さいトランジスタとは、トランジスタが同一プロセスで作製される際に、許容される閾値電圧の差が２０ｍＶ以内で形成されうるトランジスタのことをいう。例えば、トランジスタ４１２には、チャネル形成領域に単結晶半導体を有するトランジスタなどを用いることができる。なお、トランジスタ４１２にはＯＳトランジスタを用いることもできる。
【０１６０】なお、図９では、書き込みワード線ＷＷＬ、読み出しワード線ＲＷＬ、ビット線ＢＬ、電源線ＳＬとして、（ｍ−１）行目の書き込みワード線ＷＷＬ［ｍ−１］、読み出しワード線ＲＷＬ［ｍ−１］、ｍ行目の書き込みワード線ＷＷＬ［ｍ］、読み出しワード線ＲＷＬ［ｍ］、（ｎ−１）列目のビット線ＢＬ［ｎ−１］、ｎ列目のビット線ＢＬ［ｎ］、及び電源線ＳＬを示している。
【０１６１】なお、メモリセルアレイ４２０では、隣り合うメモリセルで、電源線ＳＬを共有化した構成としている。該構成を採用することにより、電源線ＳＬが占めていた分の面積の縮小が図られる。そのため該構成を採用する半導体装置では、単位面積あたりの記憶容量の向上を図ることができる。
【０１６２】行選択ドライバ４３０は、メモリセル４１０の各行におけるトランジスタ４１１を選択的に導通状態とする機能、及びメモリセル４１０の各行におけるフローティングノードＦＮの電位を選択的に変化させる機能、を備えた回路である。具体的には、書き込みワード線ＷＷＬにワード信号を与え、読み出しワード線ＲＷＬに読み出し信号を与える回路である。行選択ドライバ４３０を備えることで、記憶装置４００は、メモリセル４１０へのデータの書き込み及び読み出しを行毎に選択して行うことができる。
【０１６３】列選択ドライバ４４０は、メモリセル４１０の各列におけるフローティングノードＦＮに選択的にデータを書き込む機能、ビット線ＢＬの電位をプリチャージする機能、ビット線ＢＬの電位を初期化する機能、及びビット線ＢＬを電気的に浮遊状態とする機能、を備えた回路である。具体的には、ビットＢＬに多値のデータに対応する電位、ビットＢＬにプリチャージ電圧Ｖｐｒｅｃｈａｒｇｅ、または初期化電圧Ｖｉｎｉｔｉａｌを与える回路である。列選択ドライバ４４０を備えることで、記憶装置４００は、メモリセル４１０へのデータの書き込み及び読み出しを列毎に選択して行うことができる。
【０１６４】ＡＤ変換回路４５０は、アナログ値であるビット線ＢＬの電位を、デジタル値に変換して外部に出力する機能を備えた回路である。ＡＤ変換回路４５０を備えることで、記憶装置４００は、メモリセル４１０より読み出されたデータに対応するビット線ＢＬの電位を外部に出力することができる。
【０１６５】なお、ＡＤ変換回路４５０としては、フラッシュ型、マルチスロープ型、デルタシグマ型の各種ＡＤ変換回路を用いることができるが、特に、図５の半導体装置６０、または図６の半導体装置６１を用いることが好ましい。この場合、ＡＤ変換回路４５０の消費電力を低減し、また、動作速度を向上させることができるため、低消費電力で高速な動作が可能な記憶装置を構成することができる。
【０１６６】図１０に、列選択ドライバ４４０の構成例を示す。
【０１６７】図１０に示す列選択ドライバ４４０は、デコーダ４４１、ラッチ回路４４２、ＤＡ変換回路４４３、スイッチ回路４４４、トランジスタ４４５、及びトランジスタ４４６を有する。上記の各回路及びトランジスタは、列毎に設けられる。また各列のスイッチ回路４４４、トランジスタ４４５、及びトランジスタ４４６は、ビット線ＢＬに接続される。
【０１６８】デコーダ４４１は、ビット線ＢＬが設けられる列を選択し、入力されるデータを振り分けて出力する機能を備えた回路である。具体的には、アドレス信号Ａｄｄｒｅｓｓ及びデータＤａｔａが入力され、該アドレス信号Ａｄｄｒｅｓｓに従っていずれかの行のラッチ回路４４２にデータＤａｔａを出力する回路である。デコーダ４４１を備えることで、列選択ドライバ４４０は、任意の列を選択して、データの書き込みを行うことができる。
【０１６９】なおデコーダ４４１に入力されるデータＤａｔａは、ｋビットのデジタルデータである。ｋビットのデジタルデータは、ビット毎に”１”又は”０”の２値のデータで表される信号である。具体的には、２ビットのデジタルデータであれば、”００”、”０１”、”１０”、”１１”で表されるデータである。
【０１７０】ラッチ回路４４２は、入力されるデータＤａｔａを一時的に記憶する機能を備えた回路である。具体的には、ラッチ信号Ｗ＿ＬＡＴが入力され、該ラッチ信号Ｗ＿ＬＡＴに従って記憶したデータＤａｔａをＤＡ変換回路４４３に出力するフリップフロップ回路である。ラッチ回路４４２を備えることで、列選択ドライバ４４０は、任意のタイミングでデータの書き込みを行うことができる。
【０１７１】ＤＡ変換回路４４３は、入力されるデジタル値のデータＤａｔａを、アナログ値のデータＶｄａｔａに変換する機能を備えた回路である。具体的にＤＡ変換回路４４３は、データＤａｔａのビット数が３ビットであれば、８段階の電位に変換してスイッチ回路４４４に出力する回路である。ＤＡ変換回路４４３を備えることで、列選択ドライバ４４０は、メモリセル１００に書き込むデータを、多値のデータに対応する電位とすることができる。
【０１７２】なお、ＤＡ変換回路４４３から出力されるＶｄａｔａは、異なる電圧値で表されるデータである。２ビットのデータでいえば、０．５Ｖ、１．０Ｖ、１．５Ｖ、２．０Ｖの４値のデータとなり、いずれかの電圧値で表されるデータということができる。
【０１７３】ここで、ＤＡ変換回路４４３として、図１の半導体装置１０、または図３の半導体装置１１を用いることが好ましい。この場合、ＤＡ変換回路４４３の消費電力を低減し、また、動作速度を向上させることができるため、低消費電力で高速動作が可能な記憶装置を構成することができる。
【０１７４】スイッチ回路４４４は、入力されるデータＶｄａｔａをビット線ＢＬに与える機能、及びビット線ＢＬを電気的に浮遊状態とする機能を備えた回路である。具体的には、アナログスイッチとインバータを備え、スイッチ制御信号Ｗｒｉｔｅ＿ＳＷによる制御により、データＶｄａｔａをビット線ＢＬに与え、その後アナログスイッチをオフにすることで電気的に浮遊状態とする回路である。スイッチ回路４４４を備えることで、列選択ドライバ４４０は、データＶｄａｔａをビット線ＢＬに与えた後、ビット線ＢＬを電気的に浮遊状態に保持することができる。
【０１７５】トランジスタ４４５は、プリチャージ電圧Ｖｐｒｅｃｈａｒｇｅをビット線ＢＬに与える機能、及びビット線ＢＬを電気的に浮遊状態とする機能を備えた回路である。具体的には、プリチャージ制御信号Ｐｒｅ＿ＥＮによる制御でプリチャージ電圧Ｖｐｒｅｃｈａｒｇｅをビット線ＢＬに与え、その後ビット線ＢＬを電気的に浮遊状態とするスイッチである。トランジスタ４４５を備えることで、列選択ドライバ４４０は、プリチャージ電圧Ｖｐｒｅｃｈａｒｇｅをビット線ＢＬに与えた後、ビット線ＢＬを電気的に浮遊状態に保持することができる。
【０１７６】トランジスタ４４６は、初期化電圧Ｖｉｎｉｔｉａｌをビット線ＢＬに与える機能、及びビット線ＢＬを電気的に浮遊状態とする機能を備えた回路である。具体的には、初期化制御信号Ｉｎｉｔ＿ＥＮによる制御で初期化電圧Ｖｉｎｉｔｉａｌをビット線ＢＬに与え、その後ビット線ＢＬを電気的に浮遊状態とするスイッチである。トランジスタ４４６を備えることで、列選択ドライバ４４０は、初期化電圧Ｖｉｎｉｔｉａｌをビット線ＢＬに与えた後、ビット線ＢＬを電気的に浮遊状態に保持することができる。
【０１７７】以上のように、本発明の一態様に係る半導体装置を記憶装置４００に用いることにより、低消費電力で高速動作が可能な記憶装置を構成することができる。
【０１７８】なお、実施の形態１、２に示す半導体装置は、上記の記憶装置に限られず、表示装置、イメージセンサなどに含まれる駆動回路など、様々な回路に用いることができる。
【０１７９】なお、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせることができる。
【０１８０】（実施の形態５）
本実施の形態では、本発明の一態様に係る半導体装置に用いることができるトランジスタ及びバッテリーの構造について説明する。
【０１８１】＜構成例１＞
図１１は、同一基板上に作製された、第１のトランジスタ７２０と、第２のトランジスタ７３０と、バッテリー７４０と、を含む半導体装置１０００の断面図を示している。第１のトランジスタ７２０は基板７００に設けられ、第２のトランジスタ７３０は第１のトランジスタ７２０の上に設けられ、バッテリー７４０は第２のトランジスタ７３０の上に設けられている。
【０１８２】半導体装置１０００は、基板７００と、第１のトランジスタ７２０と、素子分離層７２７と、絶縁膜７３１と、第２のトランジスタ７３０と、絶縁膜７３２と、絶縁膜７４１と、バッテリー７４０と、絶縁膜７４２と、プラグ７０１、７０３、７０４及び７０６と、配線７０２及び７０５と、配線７０７と、を有し、第１のトランジスタ７２０は、ゲート電極７２６と、ゲート絶縁膜７２４と、側壁絶縁層７２５と、ソース領域又はドレイン領域として機能する不純物領域７２１と、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域やエクステンション領域として機能する不純物領域７２２と、チャネル形成領域７２３と、を有する。
【０１８３】トランジスタ７２０および７３０は、実施の形態１乃至３におけるスイッチやトランジスタとして用いることができる。また、バッテリー７４０は、実施の形態１、２におけるバッテリー２１として用いることができる。
【０１８４】不純物領域７２１の不純物濃度は、不純物領域７２２よりも高い。ゲート電極７２６および側壁絶縁層７２５をマスクとして用いて、不純物領域７２１及び不純物領域７２２を自己整合的に形成することができる。
【０１８５】基板７００としては、シリコンや炭化シリコンを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムを材料とした化合物半導体基板や、ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板などを用いることができる。半導体基板を用いて形成されたトランジスタは、高速動作が容易である。なお、基板７００としてｐ型の単結晶シリコン基板を用いた場合、基板７００の一部にｎ型を付与する不純物元素を添加してｎ型のウェルを形成し、ｎ型のウェルが形成された領域にｐ型のトランジスタを形成することも可能である。ｎ型を付与する不純物元素としては、リン（Ｐ）、砒素（Ａｓ）等を用いることができる。ｐ型を付与する不純物元素としては、ボロン（Ｂ）等を用いることができる。
【０１８６】また、基板７００は、導電体基板、又は絶縁基板上に半導体膜を設けたものでもよい。該導電体基板としては、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板などが挙げられる。該絶縁基板としては、例えば、ガラス基板、石英基板、プラスチック基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどが挙げられる。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。可撓性基板の一例としては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチック、又はアクリル等の可撓性を有する合成樹脂などがある。貼り合わせフィルムの一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、又はポリ塩化ビニルなどがある。基材フィルムの一例としては、ポリエステル、ポリアミド、ポリイミド、アラミド、エポキシ、無機蒸着フィルム、又は紙類などがある。
【０１８７】なお、ある基板を用いて半導体素子を形成し、その後、別の基板に半導体素子を転置してもよい。半導体素子が転置される基板の一例としては、上述した基板に加え、紙基板、セロファン基板、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、又はゴム基板などがある。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、又は薄型化を図ることができる。
【０１８８】第１のトランジスタ７２０は素子分離層７２７により、基板７００に形成される他のトランジスタと分離されている。
【０１８９】第１のトランジスタ７２０としてシリサイド（サリサイド）を有するトランジスタや、側壁絶縁層を有さないトランジスタを用いてもよい。シリサイド（サリサイド）を有する構造であると、ソース領域およびドレイン領域がより低抵抗化でき、半導体装置の高速化が可能である。また、低電圧で動作できるため、半導体装置の消費電力を低減することが可能である。
【０１９０】第２のトランジスタ７３０は、ＯＳトランジスタである。第２のトランジスタ７３０の詳細については、後述する実施の形態７で説明を行う。
【０１９１】ここで、下層に設けられる第１のトランジスタ７２０にシリコン系半導体材料を用いた場合、第１のトランジスタ７２０の半導体膜の近傍に設けられる絶縁膜中の水素はシリコンのダングリングボンドを終端し、第１のトランジスタ７２０の信頼性を向上させる効果がある。一方、上層に設けられる第２のトランジスタ７３０に酸化物半導体を用いた場合、第２のトランジスタ７３０の半導体膜の近傍に設けられる絶縁膜中の水素は、酸化物半導体中にキャリアを生成する要因の一つとなるため、第２のトランジスタ７３０の信頼性を低下させる要因となる場合がある。したがって、シリコン系半導体材料を用いた第１のトランジスタ７２０の上層に酸化物半導体を用いた第２のトランジスタ７３０を積層して設ける場合、これらの間に水素の拡散を防止する機能を有する絶縁膜７３１を設けることは特に効果的である。絶縁膜７３１により、下層に水素を閉じ込めることで第１のトランジスタ７２０の信頼性が向上することに加え、下層から上層に水素が拡散することが抑制されることで第２のトランジスタ７３０の信頼性も同時に向上させることができる。
【０１９２】絶縁膜７３１としては、例えば酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ）等を用いることができる。
【０１９３】また、酸化物半導体膜を含んで構成される第２のトランジスタ７３０を覆うように、第２のトランジスタ７３０上に水素の拡散を防止する機能を有する絶縁膜７３２を形成することが好ましい。絶縁膜７３２としては、絶縁膜７３１と同様の材料を用いることができ、特に酸化アルミニウムを適用することが好ましい。酸化アルミニウム膜は、水素、水分などの不純物および酸素の双方に対して膜を透過させない遮断（ブロッキング）効果が高い。したがって、第２のトランジスタ７３０を覆う絶縁膜７３２として酸化アルミニウム膜を用いることで、第２のトランジスタ７３０に含まれる酸化物半導体膜からの酸素の脱離を防止するとともに、酸化物半導体膜への水および水素の混入を防止することができる。
【０１９４】プラグ７０１、７０３、７０４及び７０６並びに配線７０２、７０５及び７０７は、銅（Ｃｕ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、金（Ａｕ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、鉛（Ｐｂ）、錫（Ｓｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）の低抵抗材料からなる単体、もしくは合金、またはこれらを主成分とする化合物を含む導電膜の単層または積層とすることが好ましい。特に、プラグ７０１、７０３、７０４及び７０６並びに配線７０２、７０５及び７０７に、Ｃｕ−Ｍｎ合金を用いると、酸素を含む絶縁体との界面に酸化マンガンを形成し、該酸化マンガンがＣｕの拡散を抑制する機能を持つので好ましい。
【０１９５】バッテリー７４０は、充電することで連続使用時間を回復することが可能な二次バッテリーであり、且つ、固体電解質を含む全固体電池である。また、バッテリー７４０は無線充電が可能となるように、レギュレータとスイッチを介して無線受信部と接続されていてもよい。
【０１９６】また、バッテリー７４０は、半導体製造プロセスを用いて作製することができる。なお、半導体製造プロセスとは、成膜工程、結晶化工程、メッキ工程、洗浄工程、リソグラフィ工程、エッチング工程、研磨工程、不純物注入工程、熱処理工程など、半導体デバイスを製造するときに用いられる手法全般を表す。
【０１９７】なお、バッテリー７４０の詳細については、後述する実施の形態６で説明を行う。
【０１９８】絶縁膜７４１は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化イットリウム、酸化ガリウム、酸化ランタン、酸化セシウム、酸化タンタルまたは酸化マグネシウムの一種以上を選択して、単層または積層で用いればよい。
【０１９９】バッテリー７４０がリチウムを含む場合、絶縁膜７４１はリチウムの拡散を防ぐ（ブロックする）機能を有することが好ましい。バッテリー７４０に含まれるリチウムが、可動イオンとして半導体素子（第１のトランジスタ７２０または第２のトランジスタ７３０）へ侵入すると、半導体素子の劣化を引き起こす。絶縁膜７４１がリチウムイオンをブロックすることで、信頼性の高い半導体装置を提供することができる。
【０２００】バッテリー７４０がリチウムを含む場合、絶縁膜７４１は、フッ素、塩素、臭素、ヨウ素などのハロゲンを含むことが好ましい。絶縁膜７４１がハロゲンを含むことで、アルカリ金属であるリチウムと容易に結合し、リチウムが絶縁膜７４１の中で固定化され、リチウムが絶縁膜７４１の外へ拡散することを防ぐことができる。
【０２０１】例えば、絶縁膜７４１として、窒化シリコンをＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法で成膜した場合、原料ガス中に体積比で３％から６％、例えば５％ほどのハロゲンを含むガスを混入させておくと、得られる窒化シリコン膜中にハロゲンが取り込まれる。絶縁膜７４１に含まれるハロゲン元素は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度を、１×１０１７ａｔｏｍｓ／ｃｍ３以上、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以上、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以上とする。
【０２０２】絶縁膜７４２は、バッテリー７４０を保護する機能を有する。絶縁膜７４２としては、例えば樹脂（ポリイミド樹脂、ポリアミド樹脂、アクリル樹脂、シロキサン樹脂、エポキシ樹脂、フェノール樹脂など）、ガラス、アモルファス化合物、セラミックス等の絶縁性材料を用いることができる。また、樹脂の層間に、吸水層としてフッ化カルシウムなどを有する層を設けてもよい。絶縁膜７４２は、スピンコート法、インクジェット法などによって形成する事ができる。また、絶縁膜７４２は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化イットリウム、酸化ガリウム、酸化ランタン、酸化セシウム、酸化タンタルまたは酸化マグネシウムの一種以上を選択して、単層または積層で作製してもよい。
【０２０３】半導体装置１０００は、バッテリー７４０の上に、さらに半導体素子を有していてもよい。この場合、絶縁膜７４１と同様に、絶縁膜７４２にリチウムの拡散を防ぐ（ブロックする）機能を有することが好ましい。絶縁膜７４２がリチウムをブロックすることで、信頼性の高い半導体装置を提供することができる。
【０２０４】バッテリー７４０の上に半導体素子を作製する場合、絶縁膜７４２は、絶縁膜７４１と同様に、フッ素、塩素、臭素、ヨウ素などのハロゲンを含むことが好ましい。絶縁膜７４２がハロゲンを含むことで、アルカリ金属であるリチウムと容易に結合し、リチウムが絶縁膜７４２の外へ拡散することを防ぐことができる。
【０２０５】なお、図１１において、符号及びハッチングパターンが与えられていない領域は絶縁体で構成された領域を表している。該領域には、酸化アルミニウム、窒化酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどから選ばれた一種以上含む絶縁体を用いることができる。また、該領域には、ポリイミド樹脂、ポリアミド樹脂、アクリル樹脂、シロキサン樹脂、エポキシ樹脂、フェノール樹脂等の有機樹脂を用いることもできる。
【０２０６】図１１の半導体装置１０００は、バッテリー７４０の上部に、ヒートシンク、水冷クーラー、冷却ファンなどの冷却装置を有することが好ましい。冷却装置を設けることで、バッテリー７４０の発熱による、半導体装置１０００の誤動作を防ぐことができる。
【０２０７】図１１の半導体装置１０００は、バッテリー７４０と第１のトランジスタ７２０及び第２のトランジスタ７３０との間に、エアギャップ（真空層の隙間）を有していてもよい。エアギャップを設けることで、バッテリー７４０から発熱した熱が、第１のトランジスタ７２０及び第２のトランジスタ７３０まで伝わるのを防ぐことができ、熱による第１のトランジスタ７２０及び第２のトランジスタ７３０の誤動作を防ぐことができる。
【０２０８】図１１は、バッテリー７４０を、第１のトランジスタ７２０及び第２のトランジスタ７３０の上に設けているが、バッテリー７４０を、第１のトランジスタ７２０と第２のトランジスタ７３０の間に設けてもよい。その場合、第１のトランジスタ７２０、バッテリー７４０、第２のトランジスタ７３０の順に素子が形成されることになる。特に、バッテリー７４０を作製する際に、第２のトランジスタ７３０を破壊するほどの高温な熱処理が必要な場合、バッテリー７４０を形成してから第２のトランジスタ７３０を形成することが好ましい。
【０２０９】第１のトランジスタ７２０及び第２のトランジスタ７３０を図１、３、６等におけるスイッチに用い、バッテリー７４０を図１、３、６等におけるバッテリー２１に用いることにより、スイッチとバッテリーが積層された半導体装置を構成することができる。これにより、半導体装置の面積の縮小が可能となる。また、スイッチとバッテリーを同一基板上に形成することにより、半導体装置を小型化又は薄膜化することが可能になる。
【０２１０】＜構成例２＞
図１１では、第１のトランジスタ７２０がプレーナ型のトランジスタの場合を示したが、第１のトランジスタ７２０の形状はこれに限定されない。例えば、第１のトランジスタ７２０をＦＩＮ（フィン）型、ＴＲＩ−ＧＡＴＥ（トライゲート）型などのトランジスタとすることができる。その場合の断面図の例を、図１２に示す。
【０２１１】図１２に示す半導体装置１１００は、基板７００に設けられたＦＩＮ型のトランジスタ７５０を有する点で、図１１の半導体装置１０００と相違する。図１２において、左側に示したトランジスタ７５０は、トランジスタのチャネル長方向の断面図を示し、右側に示したトランジスタ７５０は、トランジスタのチャネル幅方向の断面図を示している。
【０２１２】図１２では、基板７００の上に、絶縁膜７５７が設けられている。基板７００は、先端の細い凸部（フィンともいう）を有する。なお、凸部の上には、絶縁膜が設けられていてもよい。その絶縁膜は、凸部を形成するときに、基板７００がエッチングされないようにするためのマスクとして機能するものである。なお、凸部は、先端が細くなくてもよく、例えば、略直方体の凸部であってもよいし、先端が太い凸部であってもよい。基板７００の凸部の上には、ゲート絶縁膜７５４が設けられ、その上には、ゲート電極７５６及び側壁絶縁層７５５が設けられている。基板７００には、ソース領域又はドレイン領域として機能する不純物領域７５１と、ＬＤＤ領域やエクステンション領域として機能する不純物領域７５２と、チャネル形成領域７５３が形成されている。なお、ここでは、基板７００が、凸部を有する例を示したが、本発明の一態様に係る半導体装置は、これに限定されない。例えば、ＳＯＩ基板を加工して、凸部を有する半導体領域を形成しても構わない。
【０２１３】半導体装置１１００のその他の構成要素に関しては、半導体装置１０００と同様である。
【０２１４】＜構成例３＞
図１３に示す半導体装置１２００は、第１のトランジスタ７２０とバッテリー７４０が同一の階層に設けられている（第１のトランジスタ７２０とバッテリー７４０が重ならない）という点で、図１１の半導体装置１０００と相違する。
【０２１５】半導体装置１２００は、図１３に示した構成にすることで、第１のトランジスタ７２０と、バッテリー７４０に接続されるプラグ及び配線を同時に作製することができ、工程を簡略化することができる。また、バッテリー７４０を作製する際に、プラグ７０１または配線７０２が破壊される程の高温処理が必要な場合は、バッテリー７４０を形成してから、プラグ７０１及び配線７０２を形成する必要がある。その場合、図１３のように、第１のトランジスタ７２０とバッテリー７４０を同一の階層に設ける方が好ましい。
【０２１６】なお、図１３では、第１のトランジスタ７２０を形成した後に、バッテリー７４０を形成しているが、バッテリー７４０を先に形成してから、第１のトランジスタ７２０を形成してもよい。特に、バッテリー７４０を形成する際に、第１のトランジスタ７２０が破壊される程の高温処理が必要な場合は、先にバッテリー７４０を形成してから、第１のトランジスタ７２０を形成した方が好ましい。
【０２１７】半導体装置１２００のその他の構成要素に関しては、半導体装置１０００と同様である。る。
【０２１８】＜構成例４＞
図１４に示す半導体装置１３００は、トランジスタ７２０を有しない点において、図１１の半導体装置１０００と相違する。
【０２１９】図１、３、６等に示されるスイッチを全てＯＳトランジスタによって構成する場合、第１のトランジスタ７２０を形成することなく半導体装置を構成することができる。この場合、図１４に示すように、半導体装置は第２のトランジスタ７３０とバッテリー７４０の積層構造によって構成され、第１のトランジスタ７２０を形成する工程を削減することができる。従って、半導体装置の作製工程及びコストの削減を実現することができる。
【０２２０】なお、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせることができる。
【０２２１】（実施の形態６）
本実施の形態では、上記実施の形態で示したバッテリーの構成例について説明する。
【０２２２】＜構成例１＞
図１５（Ａ）は、バッテリー８００の上面図であり、図１５（Ａ）における一点鎖線Ｘ−Ｙにおける断面図を図１５（Ｂ）に示す。なお、図１５（Ａ）では、図の明瞭化のために一部の要素を拡大、縮小、または省略して図示している。
【０２２３】図１５に示すバッテリー８００は、絶縁膜８０１と、絶縁膜８０１上に形成された正極集電体層８０２と、正極集電体層８０２上に形成された正極活物質層８０３と、正極活物質層８０３上に形成された固体電解質層８０４と、固体電解質層８０４上に形成された負極活物質層８０５と、負極活物質層８０５上に形成された負極集電体層８０６と、を有し、正極集電体層８０２及び正極活物質層８０３は正極として機能し、負極集電体層８０６及び負極活物質層８０５は負極として機能する。さらに、少なくとも負極集電体層８０６上に、絶縁膜８０７が成膜され、絶縁膜８０７の開口部には、配線８０８が形成され、配線８０８は、正極集電体層８０２又は負極集電体層８０６と接続されている。
【０２２４】また、図示していないが、固体電解質層８０４と正極活物質層８０３の界面、または固体電解質層８０４と負極活物質層８０５の界面に、リチウム層が形成されていてもよい。このリチウム層は、バッテリー８００において、キャリアとなるリチウムを正極活物質層または負極活物質層へ供給する（プレドープともいう）ための層である。なお、上記リチウム層は、被形成面全てに形成されていてもよい。また、リチウム層と接して、銅層またはニッケル層が形成されてもよい。該銅層またはニッケル層の形状は、リチウム層と略同一であればよい。該銅層またはニッケル層は、リチウム層から、正極活物質層または負極活物質層へリチウムのプレドープを行う際に、集電体として機能することができる。
【０２２５】なお、上記プレドープによってリチウム層の全てのリチウムが正極活物質層または負極活物質層へドープされてもよいし、リチウム層が残っていてもよい。このようにプレドープ後もリチウム層が残っていることによって、その後、バッテリーの充放電による不可逆容量で消失したリチウムを補充するために用いることができる。
【０２２６】絶縁膜８０１の詳細は、実施の形態５における絶縁膜７４１に関する記載を参照すればよい。
【０２２７】正極集電体層８０２、正極活物質層８０３、負極活物質層８０５および負極集電体層８０６は、スパッタリング法、ＣＶＤ法、ナノインプリント法、蒸着法などにより形成することができる。スパッタリング法を用いた場合、ＲＦではなくＤＣ電源を用いて成膜することが好ましい。ＤＣ電源を用いたスパッタリング法は、成膜レートが大きく、そのためタクトが短くなり、好ましい。正極集電体層８０２、正極活物質層８０３、負極活物質層８０５および負極集電体層８０６の膜厚は、例えば１００ｎｍ以上１００μｍ以下とすればよい。
【０２２８】正極集電体層８０２は、チタン（Ｔｉ）、アルミニウム（Ａｌ）、金（Ａｕ）および白金（Ｐｔ）の一種以上を選択して、単層または積層で用いればよい。また、上記金属の合金またはこれらを主成分とする化合物を含む導電膜を、単層または積層で用いてもよい。
【０２２９】正極活物質層８０３は、コバルト酸リチウム、リン酸鉄リチウム、マンガン酸リチウム、ニッケル酸リチウムおよび酸化バナジウムの一種以上を選択して、単層または積層で用いればよい。
【０２３０】また正極活物質層８０３はオリビン型構造のリチウム含有複合リン酸塩を用いることができる。リチウム含有複合リン酸塩（一般式ＬｉＭＰＯ４（Ｍは、Ｆｅ（ＩＩ）、Ｍｎ（ＩＩ）、Ｃｏ（ＩＩ）、Ｎｉ（ＩＩ）の一以上））の代表例としては、ＬｉＦｅＰＯ４、ＬｉＮｉＰＯ４、ＬｉＣｏＰＯ４、ＬｉＭｎＰＯ４、ＬｉＦｅａＮｉｂＰＯ４、ＬｉＦｅａＣｏｂＰＯ４、ＬｉＦｅａＭｎｂＰＯ４、ＬｉＮｉａＣｏｂＰＯ４、ＬｉＮｉａＭｎｂＰＯ４（ａ＋ｂは１以下、０＜ａ＜１、０＜ｂ＜１）、ＬｉＦｅｃＮｉｄＣｏｅＰＯ４、ＬｉＦｅｃＮｉｄＭｎｅＰＯ４、ＬｉＮｉｃＣｏｄＭｎｅＰＯ４（ｃ＋ｄ＋ｅは１以下、０＜ｃ＜１、０＜ｄ＜１、０＜ｅ＜１）、ＬｉＦｅｆＮｉｇＣｏｈＭｎｉＰＯ４（ｆ＋ｇ＋ｈ＋ｉは１以下、０＜ｆ＜１、０＜ｇ＜１、０＜ｈ＜１、０＜ｉ＜１）等がある。
【０２３１】固体電解質層８０４は、スパッタ法、蒸着法、ＣＶＤ法で形成することのできる無機系固体電解質を用いる。無機系固体電解質は、硫化物系固体電解質や酸化物系固体電解質を用いることができる。
【０２３２】硫化物系固体電解質としては、例えば、Ｌｉ７Ｐ３Ｓ１１、Ｌｉ３．２５Ｐ０．９５Ｓ４、Ｌｉ１０ＧｅＰ２Ｓ１２、Ｌｉ３．２５Ｇｅ０．２５Ｐ０．７５Ｓ４、Ｌｉ２Ｓ−Ｐ２Ｓ５、Ｌｉ２Ｓ−ＧｅＳ２、Ｌｉ２Ｓ−ＳｉＳ２−Ｌｉ３ＰＯ４、Ｌｉ２Ｓ−ＳｉＳ２−Ｇａ２Ｓ３、Ｌｉ２Ｓ−ＳｉＳ２−Ｌｉ４ＳｉＯ４、ＬｉＩ−Ｌｉ２Ｓ−Ｐ２Ｓ５、ＬｉＩ−Ｌｉ２Ｓ−Ｂ２Ｓ３、ＬｉＩ−Ｌｉ２Ｓ−ＳｉＳ２、等のリチウム複合硫化物材料が挙げられる。
【０２３３】また、酸化物系固体電解質としては、Ｌｉ１．３Ａｌ０．３Ｔｉ１．７（ＰＯ４）３、Ｌｉ１．０７Ａｌ０．６９Ｔｉ１．４６（ＰＯ４）３、Ｌｉ４ＳｉＯ４−Ｌｉ３ＢＯ３、Ｌｉ２．９ＰＯ３．３Ｎ０．４６、Ｌｉ３．６Ｓｉ０．６Ｐ０．４Ｏ４、Ｌｉ１．５Ａｌ０．５Ｇｅ１．６（ＰＯ４）３、Ｌｉ２Ｏ、Ｌｉ２ＣＯ３、Ｌｉ２ＭｏＯ４、Ｌｉ３ＰＯ４、Ｌｉ３ＶＯ４、Ｌｉ４ＳｉＯ４、ＬＬＴ（Ｌａ２／３−ｘＬｉ３ｘＴｉＯ３）、ＬＬＺ（Ｌｉ７Ｌａ３Ｚｒ２Ｏ１２）等のリチウム複合酸化物および酸化リチウム材料が挙げられる。
【０２３４】また、固体電解質層８０４には、塗布法等により形成するＰＥＯ（ポリエチレンオキシド）等の高分子系固体電解質を用いてもよい。さらに、上述した無機系固体電解質と高分子系固体電解質を含む複合的な固体電解質を用いてもよい。
【０２３５】負極活物質層８０５は、炭素（Ｃ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、スズ（Ｓｎ）、アルミニウム（Ａｌ）、リチウム（Ｌｉ）、チタン酸リチウム、ニオブ酸リチウム、酸化ニオブ、酸化タンタル、酸化ケイ素の一種以上を選択して、単層または積層で用いればよい。
【０２３６】負極集電体層８０６は、チタン（Ｔｉ）、銅（Ｃｕ）、ステンレス、鉄（Ｆｅ）、金（Ａｕ）、白金（Ｐｔ）およびニッケル（Ｎｉ）の一種以上を選択して、単層または積層で用いればよい。また、上記金属の合金またはこれらを主成分とする化合物を含む導電膜を、単層または積層で用いてもよい。
【０２３７】なお、正極活物質層、及び負極活物質層は、必要に応じて、活物質の密着性を高めるための結着剤（バインダ）、を有してもよい。
【０２３８】バインダとしては、例えば水溶性の高分子を含むことが好ましい。水溶性の高分子としては、例えば多糖類などを用いることができる。多糖類としては、カルボキシメチルセルロース（ＣＭＣ）、メチルセルロース、エチルセルロース、ヒドロキシプロピルセルロースおよびジアセチルセルロース、再生セルロースなどのセルロース誘導体や、澱粉、などを用いることができる。
【０２３９】また、バインダとしては、スチレン−ブタジエンゴム（ＳＢＲ）、スチレン・イソプレン・スチレンゴム、アクリロニトリル・ブタジエンゴム、ブタジエンゴム、エチレン・プロピレン・ジエン共重合体などのゴム材料を用いることが好ましい。これらのゴム材料は、前述の水溶性高分子と併用して用いると、さらに好ましい。
【０２４０】または、バインダとしては、ポリスチレン、ポリアクリル酸メチル、ポリメタクリル酸メチル（ＰＭＭＡ）、ポリアクリル酸ナトリウム、ポリビニルアルコール（ＰＶＡ）、ポリエチレンオキシド（ＰＥＯ）、ポリプロピレンオキシド、ポリイミド、ポリ塩化ビニル、ポリテトラフルオロエチレン、ポリエチレン、ポリプロピレン、イソブチレン、ポリエチレンテレフタレート、ナイロン、ポリフッ化ビニリデン（ＰＶｄＦ）、ポリアクリロニトリル（ＰＡＮ）、等の材料を用いることが好ましい。
【０２４１】バインダは上記のうち二種類以上を組み合わせて使用してもよい。
【０２４２】また、正極活物質層、及び負極活物質層は、活物質層の導電性を高めるための導電助剤等を有してもよい。
【０２４３】導電助剤としては、例えば天然黒鉛、メソカーボンマイクロビーズ等の人造黒鉛、炭素繊維などを用いることができる。炭素繊維としては、例えばメソフェーズピッチ系炭素繊維、等方性ピッチ系炭素繊維等の炭素繊維を用いることができる。また炭素繊維として、カーボンナノファイバーやカーボンナノチューブなどを用いることができる。カーボンナノチューブは、例えば気相成長法などで作製することができる。また、導電助剤として、例えばカーボンブラック（アセチレンブラック（ＡＢ）など）又はグラフェンなどの炭素材料を用いることができる。また、例えば、銅、ニッケル、アルミニウム、銀、金などの金属粉末や金属繊維、導電性セラミックス材料等を用いることができる。
【０２４４】薄片状のグラフェンは、高い導電性を有するという優れた電気特性、及び柔軟性並びに機械的強度という優れた物理特性を有する。そのため、グラフェンを、導電助剤として用いることにより、活物質同士の接触点や、接触面積を増大させることができる。
【０２４５】なお、本明細書において、グラフェンは、単層のグラフェン、又は２層以上１００層以下の多層グラフェンを含む。単層グラフェンとは、π結合を有する１原子層の炭素分子のシートのことをいう。また、酸化グラフェンとは、上記グラフェンが酸化された化合物のことをいう。なお、酸化グラフェンを還元してグラフェンを形成する場合、酸化グラフェンに含まれる酸素は全て脱離されずに、一部の酸素はグラフェンに残存する。グラフェンに酸素が含まれる場合、酸素の割合は、ＸＰＳ（Ｘ線光電子分光法）で測定した場合にグラフェン全体の２％以上２０％以下、好ましくは３％以上１５％以下である。
【０２４６】また、必要に応じて、固体電解質層の中に、正極と負極が短絡しないように、セパレータを設けてもよい。セパレータは、空孔が設けられた絶縁体を用いることが好ましい。例えば、セルロース、ガラス繊維、セラミックス、或いはナイロン（ポリアミド）、ビニロン（ポリビニルアルコール系繊維）、ポリエステル、アクリル、ポリオレフィン、ポリウレタンを用いた合成繊維等で形成されたものを用いることができる。
【０２４７】絶縁膜８０７の詳細は、実施の形態５における絶縁膜７４２に関する記載を参照すればよい。
【０２４８】配線８０８の詳細は、実施の形態５における配線７０７に関する記載を参照すればよい。
【０２４９】なお、バッテリー８００は、図１５（Ｂ）に示す正極と負極の上下関係を入れ替えてもよい。つまり、下から順に、負極集電体層８０６、負極活物質層８０５、固体電解質層８０４、正極活物質層８０３、正極集電体層８０２を作製してもよい。
【０２５０】例えば、正極活物質層８０３に膜厚が１μｍのＬｉＦｅＰＯ４を用いた場合、バッテリー８００の容量を計算すると、およそ６０μＡｈ／ｃｍ２の容量が得られる。
【０２５１】例えば、正極活物質層８０３に膜厚が１μｍのＬｉＣｏＯ２を用いた場合、バッテリー８００の容量を計算すると、およそ７０μＡｈ／ｃｍ２の容量が得られる。
【０２５２】例えば、正極活物質層８０３に膜厚が１μｍのｉＭｎ２Ｏ４を用いた場合、バッテリー８００の容量を計算すると、およそ６０μＡｈ／ｃｍ２の容量が得られる。
【０２５３】なお、上記の計算は全て、負極活物質層８０５にリチウムを仮定し、それぞれの正極活物質の理論容量値（ＬｉＦｅＰＯ４は１７０ｍＡｈ／ｇ、ＬｉＣｏＯ２は１３７ｍＡｈ／ｇ、ＬｉＭｎ２Ｏ４は１４８ｍＡｈ／ｇ）を用いて計算を行った。
【０２５４】バッテリー８００は、接続される半導体装置または電子機器に必要な電力量に応じて、バッテリー８００の面積及び容量を決定すればよい。例えば、正極活物質層８０３にＬｉＦｅＰＯ４を用いた場合、上記計算結果を用いると、バッテリー８００の面積（正極活物質層８０３と負極活物質層８０５が重なる部分の面積）を、１ｃｍ２以上、１００ｃｍ２以下に収めることで、バッテリー８００の容量を６０μＡｈ以上、６ｍＡｈ以下にすることができる。
【０２５５】また、バッテリーに接続される半導体装置または電子機器に必要な電力量に応じて、複数のバッテリー８００を、直列および／または並列に接続してもよい。特に、積層された複数のバッテリー８００を直列および／または並列に接続することで、バッテリーのエネルギー密度を大きくし、且つ占有面積を小さくできるので好ましい。
【０２５６】＜構成例２＞
図１６に、本発明の一態様に含まれるバッテリーの一例を示す。図１６（Ａ）は、バッテリー８１０の上面図であり、図１６（Ａ）における一点鎖線Ｘ−Ｙにおける断面図を、図１６（Ｂ）に示す。なお、図１６（Ａ）では、図の明瞭化のために一部の要素を拡大、縮小、または省略して図示している。
【０２５７】図１６（Ｂ）に示すバッテリー８１０は、絶縁膜８０１と、絶縁膜８０１上の同一平面上に形成された正極集電体層８０２および負極集電体層８０６と、正極集電体層８０２上の正極活物質層８０３と、負極集電体層８０６上の負極活物質層８０５と、少なくとも正極活物質層８０３および負極活物質層８０５と接する固体電解質層８０４と、を有し、正極集電体層８０２および正極活物質層８０３は正極として機能し、負極集電体層８０６および負極活物質層８０５は負極として機能する。さらに、少なくとも固体電解質層８０４上に絶縁膜８０７が形成され、絶縁膜８０７の開口部には配線８０８が形成され、配線８０８は、正極集電体層８０２または負極集電体層８０６と、接続されている。
【０２５８】バッテリー８１０は、正極集電体層８０２と負極集電体層８０６が同一平面上に形成され、図１６（Ｂ）のＸＹ方向に正極と負極が存在する点で、図１５のバッテリー８００と異なる。バッテリー８１０を図１６（Ｂ）に示す構成にすることで、正極と負極の間にある一定の距離を設けることが可能になり、正極と負極の短絡を防ぐことができる。
【０２５９】バッテリー８１０のそれぞれの構成要素に関する詳細は、図１５のバッテリー８００の記載を参照すればよい。
【０２６０】なお、バッテリー８１０の正極集電体層８０２と負極集電体層８０６を、同一材料で同時に形成してもよい。正極と負極の集電体層を同一材料で同時に形成することで、製造工程を簡略化することができる。
【０２６１】＜構成例３＞
図１７に、本発明の一態様に含まれるバッテリーの一例を示す。図１７（Ａ）は、バッテリー８２０の上面図であり、図１７（Ａ）における一点鎖線Ｘ−Ｙにおける断面図を、図１７（Ｂ）に示す。なお、図１７（Ａ）では、図の明瞭化のために一部の要素を拡大、縮小、または省略して図示している。
【０２６２】図１７（Ｂ）に示すバッテリー８２０は、絶縁膜８０１と、絶縁膜８０１上の同一平面上に形成された正極集電体層８０２および負極集電体層８０６と、正極集電体層８０２上に形成された正極活物質層８０３と、少なくとも正極活物質層８０３、絶縁膜８０１及び負極集電体層８０６の上に形成された固体電解質層８０４と、固体電解質層８０４を介して正極活物質層８０３の一部と重なり、固体電解質層８０４及び負極集電体層８０６上に形成された負極活物質層８０５と、を有し、正極集電体層８０２および正極活物質層８０３は正極として機能し、負極集電体層８０６および負極活物質層８０５は負極として機能する。さらに、少なくとも負極活物質層８０５上に絶縁膜８０７が形成され、絶縁膜８０７の開口部には配線８０８が形成され、配線８０８は、正極集電体層８０２または負極集電体層８０６と接続されている。
【０２６３】図１７（Ｂ）に示すバッテリー８２０は、負極活物質層８０５が、固体電解質層８０４の上に形成されている点で、図１６（Ｂ）に示すバッテリー８１０と異なる。バッテリー８２０を図１７（Ｂ）に示す構成にすることで、短絡を防ぐために正極集電体層８０２と負極集電体層８０６との間に、ある一定の距離を設けることができ、イオンの移動を効率よく行うために、正極活物質層８０３と負極活物質層８０５の距離を近づけることができる。
【０２６４】バッテリー８２０のそれぞれの構成要素に関する詳細は、図１５のバッテリー８００の記載を参照すればよい。
【０２６５】なお、バッテリー８２０は、正極と負極の上下関係を入れ替えてもよい。つまり、下から順に、負極活物質層８０５、固体電解質層８０４、正極活物質層８０３を形成してもよい。
【０２６６】また、バッテリー８２０の正極集電体層８０２と負極集電体層８０６を、同一材料で同時に形成してもよい。正極と負極の集電体層を同一材料で同時に形成することで、製造工程を簡略化することができる。
【０２６７】＜構成例４＞
図１８に、本発明の一態様に含まれるバッテリーの一例を示す。図１８（Ａ）は、バッテリー８３０の断面図である。
【０２６８】図１８（Ａ）に示すバッテリー８３０は、絶縁膜８０１と、絶縁膜８０１上に形成された正極集電体層８０２と、正極集電体層８０２上に形成された正極活物質層８０３と、正極活物質層８０３上に形成された固体電解質層８０４と、固体電解質層８０４上に形成された絶縁膜８１１と、固体電解質層８０４および絶縁膜８１１上に形成された負極活物質層８０５と、負極活物質層８０５上に形成された負極集電体層８０６と、を有し、正極集電体層８０２及び正極活物質層８０３は正極として機能し、負極集電体層８０６及び負極活物質層８０５は負極として機能する。さらに、少なくとも負極集電体層８０６の上に、絶縁膜８０７が形成されている。また、図示されていないが、正極集電体層８０２及び負極集電体層８０６は、配線を介して外部と接続されている。
【０２６９】図１８（Ａ）に示すバッテリー８３０は、固体電解質層８０４と負極活物質層８０５が接する領域が電池として機能し、電池として機能しない領域は、絶縁膜８１１が固体電解質層８０４と負極活物質層８０５の間に存在することで、正極と負極の短絡を防ぐことができる。
【０２７０】絶縁膜８１１は、例えば、有機樹脂又は無機絶縁材料を用いることができる。有機樹脂としては、例えば、ポリイミド樹脂、ポリアミド樹脂、アクリル樹脂、シロキサン樹脂、エポキシ樹脂、又はフェノール樹脂等を用いることができる。無機絶縁材料としては、酸化シリコン、酸化窒化シリコン等を用いることができる。絶縁膜８１１の作製が容易となるため、特に感光性の樹脂を用いることが好ましい。絶縁膜８１１の形成方法は、特に限定されず、例えば、フォトリソグラフィ法、スパッタ法、蒸着法、液滴吐出法（インクジェット法等）、印刷法（スクリーン印刷、オフセット印刷等）等を用いればよい。
【０２７１】バッテリー８３０のその他の構成要素に関する詳細は、図１５のバッテリー８００の記載を参照すればよい。
【０２７２】なお、バッテリー８３０は図１８（Ｂ）に示すように、正極活物質層８０３の上に、絶縁膜８１１を有してもよい。
【０２７３】なお、図１８（Ａ）及び（Ｂ）に示すバッテリー８３０は、正極と負極の上下関係を入れ替えてもよい。つまり、下から順に、負極集電体層８０６、負極活物質層８０５、固体電解質層８０４、正極活物質層８０３、正極集電体層８０２を作製してもよい。
【０２７４】なお、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせることができる。
【０２７５】（実施の形態７）
本実施の形態では、上記実施の形態で示したＯＳトランジスタの構造の例について説明する。なお、本実施の形態に示すＯＳトランジスタは一例であり、本発明に用いることができるトランジスタの形状はこれに限定されない。
【０２７６】＜ＯＳトランジスタの構成例＞
図１９（Ａ）乃至図１９（Ｄ）は、トランジスタ９００の上面図および断面図である。図１９（Ａ）は上面図であり、図１９（Ａ）に示す一点鎖線Ｙ１−Ｙ２方向の断面が図１９（Ｂ）に相当し、図１９（Ａ）に示す一点鎖線Ｘ１−Ｘ２方向の断面が図１９（Ｃ）に相当し、図１９（Ａ）に示す一点鎖線Ｘ３−Ｘ４方向の断面が図１９（Ｄ）に相当する。なお、図１９（Ａ）乃至図１９（Ｄ）では、図の明瞭化のために一部の要素を拡大、縮小、または省略して図示している。また、一点鎖線Ｙ１−Ｙ２方向をチャネル長方向、一点鎖線Ｘ１−Ｘ２方向をチャネル幅方向と呼称する場合がある。
【０２７７】なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
【０２７８】チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
【０２７９】なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示されるチャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の上面に形成されるチャネル領域の割合に対して、半導体の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
【０２８０】ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
【０２８１】そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ  Ｃｈａｎｎｅｌ  Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、値を決定することができる。
【０２８２】なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
【０２８３】トランジスタ９００は、基板９４０上の絶縁膜９５２と、絶縁膜９５２上に、第１の酸化物半導体９６１、第２の酸化物半導体９６２の順で形成された積層と、該積層の一部と接続されたソース電極９７１およびドレイン電極９７２と、該積層の一部、ソース電極９７１の一部、およびドレイン電極９７２の一部を覆う第３の酸化物半導体９６３と、該積層の一部、ソース電極９７１の一部、ドレイン電極９７２の一部、第３の酸化物半導体９６３と重なるゲート絶縁膜９５３およびゲート電極９７３と、ソース電極９７１およびドレイン電極９７２、ならびにゲート電極９７３上の絶縁膜９５４と、絶縁膜９５４上の絶縁膜９５５を有する。なお、第１の酸化物半導体９６１、第２の酸化物半導体９６２および第３の酸化物半導体９６３をまとめて、酸化物半導体９６０と呼称する。
【０２８４】なお、ソース電極９７１（および／又は、ドレイン電極９７２）の、少なくとも一部（又は全部）は、第２の酸化物半導体９６２（および／又は、第１の酸化物半導体９６１）などの半導体層の、表面、側面、上面、および／又は、下面の少なくとも一部（又は全部）に設けられている。
【０２８５】または、ソース電極９７１（および／又は、ドレイン電極９７２）の、少なくとも一部（又は全部）は、第２の酸化物半導体９６２（および／又は、第１の酸化物半導体９６１）などの半導体層の、表面、側面、上面、および／又は、下面の少なくとも一部（又は全部）と、接触している。または、ソース電極９７１（および／又は、ドレイン電極９７２）の、少なくとも一部（又は全部）は、第２の酸化物半導体９６２（および／又は、第１の酸化物半導体９６１）などの半導体層の少なくとも一部（又は全部）と、接触している。
【０２８６】または、ソース電極９７１（および／又は、ドレイン電極９７２）の、少なくとも一部（又は全部）は、第２の酸化物半導体９６２（および／又は、第１の酸化物半導体９６１）などの半導体層の、表面、側面、上面、および／又は、下面の少なくとも一部（又は全部）と接続されている。または、ソース電極９７１（および／又は、ドレイン電極９７２）の、少なくとも一部（又は全部）は、第２の酸化物半導体９６２（および／又は、第１の酸化物半導体９６１）などの半導体層の一部（又は全部）と接続されている。
【０２８７】または、ソース電極９７１（および／又は、ドレイン電極９７２）の、少なくとも一部（又は全部）は、第２の酸化物半導体９６２（および／又は、第１の酸化物半導体９６１）などの半導体層の、表面、側面、上面、および／又は、下面の少なくとも一部（又は全部）に、近接して配置されている。または、ソース電極９７１（および／又は、ドレイン電極９７２）の、少なくとも一部（又は全部）は、第２の酸化物半導体９６２（および／又は、第１の酸化物半導体９６１）などの半導体層の一部（又は全部）に、近接して配置されている。
【０２８８】または、ソース電極９７１（および／又は、ドレイン電極９７２）の、少なくとも一部（又は全部）は、第２の酸化物半導体９６２（および／又は、第１の酸化物半導体９６１）などの半導体層の、表面、側面、上面、および／又は、下面の少なくとも一部（又は全部）の横側に配置されている。または、ソース電極９７１（および／又は、ドレイン電極９７２）の、少なくとも一部（又は全部）は、第２の酸化物半導体９６２（および／又は、第１の酸化物半導体９６１）などの半導体層の一部（又は全部）の横側に配置されている。
【０２８９】または、ソース電極９７１（および／又は、ドレイン電極９７２）の、少なくとも一部（又は全部）は、第２の酸化物半導体９６２（および／又は、第１の酸化物半導体９６１）などの半導体層の、表面、側面、上面、および／又は、下面の少なくとも一部（又は全部）の斜め上側に配置されている。または、ソース電極９７１（および／又は、ドレイン電極９７２）の、少なくとも一部（又は全部）は、第２の酸化物半導体９６２（および／又は、第１の酸化物半導体９６１）などの半導体層の一部（又は全部）の斜め上側に配置されている。
【０２９０】または、ソース電極９７１（および／又は、ドレイン電極９７２）の、少なくとも一部（又は全部）は、第２の酸化物半導体９６２（および／又は、第１の酸化物半導体９６１）などの半導体層の、表面、側面、上面、および／又は、下面の少なくとも一部（又は全部）の上側に配置されている。または、ソース電極９７１（および／又は、ドレイン電極９７２）の、少なくとも一部（又は全部）は、第２の酸化物半導体９６２（および／又は、第１の酸化物半導体９６１）などの半導体層の一部（又は全部）の上側に配置されている。
【０２９１】なお、トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」という用語は、入れ替えて用いることができるものとする。
【０２９２】本発明の一態様のトランジスタは、チャネル長が１０ｎｍ以上１０００ｎｍ以下、好ましくはチャネル長が２０ｎｍ  以上５００ｎｍ以下、より好ましくはチャネル長が３０ｎｍ以上３００ｎｍ以下のトップゲート型構造である。
【０２９３】以下に、本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。
【０２９４】＜基板＞
基板９４０は、単なる支持材料に限らず、他のトランジスタなどのデバイスが形成された基板であってもよい。この場合、トランジスタ９００のゲート電極９７３、ソース電極９７１、およびドレイン電極９７２の一つは、上記の他のデバイスと接続されていてもよい。
【０２９５】＜下地絶縁膜＞
絶縁膜９５２は、基板９４０からの不純物の拡散を防止する役割を有するほか、酸化物半導体９６０に酸素を供給する役割を担うことができる。したがって、絶縁膜９５２は酸素を含む絶縁膜であることが好ましく、化学量論組成よりも多い酸素を含む絶縁膜であることがより好ましい。例えば、ＴＤＳ法（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）にて、酸素原子に換算しての酸素の放出量が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上である膜とする。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。また、上述のように基板９４０が他のデバイスが形成された基板である場合、絶縁膜９５２は、表面が平坦になるようにＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法等で平坦化処理を行うことが好ましい。
【０２９６】絶縁膜９５２は、酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルなどの酸化物絶縁膜、窒化シリコン、窒化酸化シリコン、窒化酸化アルミニウムなどの窒化物絶縁膜、または上記材料を混合した膜を用いて形成することができる。
【０２９７】＜酸化物半導体＞
酸化物半導体９６０は、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）がある。とくに、酸化物半導体９６０としては、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）を用いると好ましい。
【０２９８】ただし、酸化物半導体９６０は、インジウムを含む酸化物に限定されない。酸化物半導体９６０は、例えば、Ｚｎ−Ｓｎ酸化物、Ｇａ−Ｓｎ酸化物であっても構わない。
【０２９９】酸化物半導体９６０がスパッタリング法で作製されたＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝２：１：３が好ましい。なお、成膜される酸化物半導体９６０の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
【０３００】次に、第１の酸化物半導体９６１、第２の酸化物半導体９６２、および第３の酸化物半導体９６３の積層により構成される酸化物半導体９６０の機能およびその効果について、図２０（Ｂ）に示すエネルギーバンド構造図を用いて説明する。図２０（Ａ）は、図１９（Ｂ）に示すトランジスタ９００のチャネル部分を拡大した図で、図２０（Ｂ）は、図２０（Ａ）にＡ１−Ａ２の鎖線で示した部位のエネルギーバンド構造を示している。また、図２０（Ｂ）は、トランジスタ９００のチャネル形成領域のエネルギーバンド構造を示している。
【０３０１】図２０（Ｂ）中、Ｅｃ９５２、Ｅｃ９６１、Ｅｃ９６２、Ｅｃ９６３、Ｅｃ９５３は、それぞれ、絶縁膜９５２、第１の酸化物半導体９６１、第２の酸化物半導体９６２、第３の酸化物半導体９６３、ゲート絶縁膜９５３の伝導帯下端のエネルギーを示している。
【０３０２】ここで、真空準位と伝導帯下端のエネルギーとの差（「電子親和力」ともいう。）は、真空準位と価電子帯上端のエネルギーとの差（イオン化ポテンシャルともいう。）からエネルギーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータ（ＨＯＲＩＢＡ  ＪＯＢＩＮ  ＹＶＯＮ社  ＵＴ−３００）を用いて測定できる。また、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ  Ｐｈｏｔｏｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（ＰＨＩ社  ＶｅｒｓａＰｒｏｂｅ）を用いて測定できる。
【０３０３】なお、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２のスパッタリングターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：４のスパッタリングターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．４ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：６のスパッタリングターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．３ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：２のスパッタリングターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．９ｅＶ、電子親和力は約４．３ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：８のスパッタリングターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４．４ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：１０のスパッタリングターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１のスパッタリングターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．２ｅＶ、電子親和力は約４．７ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝３：１：２のスパッタリングターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約２．８ｅＶ、電子親和力は約５．０ｅＶである。
【０３０４】絶縁膜９５２とゲート絶縁膜９５３は絶縁体であるため、Ｅｃ９５３とＥｃ９５２は、Ｅｃ９６１、Ｅｃ９６２、およびＥｃ９６３よりも真空準位に近い（電子親和力が小さい）。
【０３０５】また、Ｅｃ９６１は、Ｅｃ９６２よりも真空準位に近い。具体的には、Ｅｃ９６１は、Ｅｃ９６２よりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上または０．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下または０．４ｅＶ以下真空準位に近いことが好ましい。
【０３０６】また、Ｅｃ９６３は、Ｅｃ９６２よりも真空準位に近い。具体的には、Ｅｃ９６３は、Ｅｃ９６２よりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上または０．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下または０．４ｅＶ以下真空準位に近いことが好ましい。
【０３０７】また、第１の酸化物半導体９６１と第２の酸化物半導体９６２との界面近傍、および、第２の酸化物半導体９６２と第３の酸化物半導体９６３との界面近傍では、混合領域が形成されるため、伝導帯下端のエネルギーは連続的に変化する。即ち、これらの界面において、準位は存在しないか、ほとんどない。
【０３０８】従って、当該エネルギーバンド構造を有する積層構造において、電子は第２の酸化物半導体９６２を主として移動することになる。そのため、第１の酸化物半導体９６１と絶縁膜９５２との界面、または、第３の酸化物半導体９６３とゲート絶縁膜９５３との界面に準位が存在したとしても、当該準位は電子の移動にほとんど影響しない。また、第１の酸化物半導体９６１と第２の酸化物半導体９６２との界面、および第３の酸化物半導体９６３と第２の酸化物半導体９６２との界面に準位が存在しないか、ほとんどないため、当該領域において電子の移動を阻害することもない。従って、上記酸化物半導体の積層構造を有するトランジスタ９００は、高い電界効果移動度を実現することができる。
【０３０９】なお、図２０に示すように、第１の酸化物半導体９６１と絶縁膜９５２の界面、および第３の酸化物半導体９６３とゲート絶縁膜９５３の界面近傍には、不純物や欠陥に起因したトラップ準位Ｅｔ９００が形成され得るものの、第１の酸化物半導体９６１、および第３の酸化物半導体９６３があることにより、第２の酸化物半導体９６２と当該トラップ準位とを遠ざけることができる。
【０３１０】特に、本実施の形態に例示するトランジスタ９００は、チャネル幅方向において、第２の酸化物半導体９６２の上面と側面が第３の酸化物半導体９６３と接し、第２の酸化物半導体９６２の下面が第１の酸化物半導体９６１と接して形成されている（図１９（Ｃ）参照）。このように、第２の酸化物半導体９６２を第１の酸化物半導体９６１と第３の酸化物半導体９６３で覆う構成とすることで、上記トラップ準位の影響をさらに低減することができる。
【０３１１】ただし、Ｅｃ９６１またはＥｃ９６３と、Ｅｃ９６２とのエネルギー差が小さい場合、第２の酸化物半導体９６２の電子が該エネルギー差を越えてトラップ準位に達することがある。トラップ準位に電子が捕獲されることで、絶縁膜の界面にマイナスの固定電荷が生じ、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。従って、Ｅｃ９６１、およびＥｃ９６３と、Ｅｃ９６２とのエネルギー差を、それぞれ０．１ｅＶ以上、好ましくは０．１５ｅＶ以上とすると、トランジスタのしきい値電圧の変動が低減され、トランジスタの電気特性を良好なものとすることができるため、好ましい。
【０３１２】また、第１の酸化物半導体９６１、および第３の酸化物半導体９６３のバンドギャップは、第２の酸化物半導体９６２のバンドギャップよりも広いほうが好ましい。
【０３１３】第１の酸化物半導体９６１および第３の酸化物半導体９６３には、例えば、Ａｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆを第２の酸化物半導体９６２よりも高い原子数比で含む材料を用いることができる。具体的には、当該原子数比を１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上とする。前述の元素は酸素と強く結合するため、酸素欠損が酸化物半導体に生じることを抑制する機能を有する。すなわち、第１の酸化物半導体９６１および第３の酸化物半導体９６３は、第２の酸化物半導体９６２よりも酸素欠損が生じにくいということができる。
【０３１４】なお、第１の酸化物半導体９６１、第２の酸化物半導体９６２、第３の酸化物半導体９６３が、少なくともインジウム、亜鉛およびＭ（Ａｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ等の金属）を含むＩｎ−Ｍ−Ｚｎ酸化物であるとき、第１の酸化物半導体９６１をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、第２の酸化物半導体９６２をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］、第３の酸化物半導体９６３をＩｎ：Ｍ：Ｚｎ＝ｘ３：ｙ３：ｚ３［原子数比］とすると、ｙ１／ｘ１およびｙ３／ｘ３がｙ２／ｘ２よりも大きくなることが好ましい。ｙ１／ｘ１およびｙ３／ｘ３はｙ２／ｘ２よりも１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上とする。このとき、第２の酸化物半導体９６２において、ｙ２がｘ２以上であるとトランジスタの電気特性を安定させることができる。ただし、ｙ２がｘ２の３倍以上になると、トランジスタの電界効果移動度が低下してしまうため、ｙ２はｘ２の３倍未満であることが好ましい。
【０３１５】第１の酸化物半導体９６１および第３の酸化物半導体９６３のＺｎおよびＯを除いてのＩｎおよびＭの原子数比率は、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高くする。また、第２の酸化物半導体９６２のＺｎおよびＯを除いてのＩｎおよびＭの原子数比率は、好ましくはＩｎが２５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。
【０３１６】第１の酸化物半導体９６１および第３の酸化物半導体９６３の厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。また、第２の酸化物半導体９６２の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。また、第２の酸化物半導体９６２は、第１の酸化物半導体９６１および第３の酸化物半導体９６３より厚い方が好ましい。
【０３１７】なお、酸化物半導体をチャネルとするトランジスタに安定した電気特性を付与するためには、酸化物半導体中の不純物濃度を低減し、酸化物半導体を真性または実質的に真性にすることが有効である。ここで、実質的に真性とは、酸化物半導体のキャリア密度が、１×１０１７／ｃｍ３未満であること、好ましくは１×１０１５／ｃｍ３未満であること、さらに好ましくは１×１０１３／ｃｍ３未満であることを指す。
【０３１８】また、酸化物半導体において、水素、窒素、炭素、シリコン、および主成分以外の金属元素は不純物となる。例えば、水素および窒素はドナー準位の形成に寄与し、キャリア密度を増大させてしまう。また、シリコンは酸化物半導体中で不純物準位の形成に寄与する。当該不純物準位はトラップとなり、トランジスタの電気特性を劣化させることがある。したがって、第１の酸化物半導体９６１、第２の酸化物半導体９６２および第３の酸化物半導体９６３の層中や、それぞれの界面において不純物濃度を低減させることが好ましい。
【０３１９】酸化物半導体を真性または実質的に真性とするためには、ＳＩＭＳ分析において、例えば、酸化物半導体のある深さにおいて、または、酸化物半導体のある領域において、シリコン濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。また、水素濃度は、例えば、酸化物半導体のある深さにおいて、または、酸化物半導体のある領域において、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、窒素濃度は、例えば、酸化物半導体のある深さにおいて、または、酸化物半導体のある領域において、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０３２０】また、酸化物半導体が結晶を含む場合、シリコンや炭素が高濃度で含まれると、酸化物半導体の結晶性を低下させることがある。酸化物半導体の結晶性を低下させないためには、例えば、酸化物半導体のある深さにおいて、または、酸化物半導体のある領域において、シリコン濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする部分を有していればよい。また、例えば、酸化物半導体のある深さにおいて、または、酸化物半導体のある領域において、炭素濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする部分を有していればよい。
【０３２１】また、上述のように高純度化された酸化物半導体をチャネル形成領域に用いたトランジスタのオフ電流は極めて小さい。例えば、ソースとドレインとの間の電圧を０．１Ｖ、５Ｖ、または、１０Ｖ程度とした場合に、トランジスタのチャネル幅で規格化したオフ電流を数ｙＡ／μｍから数ｚＡ／μｍにまで低減することが可能となる。
【０３２２】本実施の形態に例示するトランジスタ９００は、酸化物半導体９６０のチャネル幅方向を電気的に取り囲むようにゲート電極９７３が形成されているため、酸化物半導体９６０に対しては垂直方向からのゲート電界に加えて、側面方向からのゲート電界が印加される。すなわち、酸化物半導体の全体的にゲート電界が印加させることとなり、電流はチャネルとなる第２の酸化物半導体９６２全体に流れるようになり、さらにオン電流を高められる。
【０３２３】＜酸化物半導体の結晶構造＞
以下では、酸化物半導体膜の構造について説明する。
【０３２４】酸化物半導体膜は、例えば、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに分けられる。または、酸化物半導体は、例えば、結晶性酸化物半導体と非晶質酸化物半導体とに分けられる。
【０３２５】なお、非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、微結晶酸化物半導体、非晶質酸化物半導体などがある。また、結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、微結晶酸化物半導体などがある。
【０３２６】なお、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
【０３２７】＜ＣＡＡＣ−ＯＳ＞
ＣＡＡＣ−ＯＳ膜は、ｃ軸配向した複数の結晶部を有する酸化物半導体膜の一つである。
【０３２８】透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳ膜の明視野像および回折パターンの複合解析像（高分解能ＴＥＭ像ともいう。）を観察することで複数の結晶部を確認することができる。一方、高分解能ＴＥＭ像によっても明確な結晶部同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【０３２９】試料面と略平行な方向から、ＣＡＡＣ−ＯＳ膜の断面の高分解能ＴＥＭ像を観察すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
【０３３０】一方、試料面と略垂直な方向から、ＣＡＡＣ−ＯＳ膜の平面の高分解能ＴＥＭ像を観察すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
【０３３１】ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
【０３３２】なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
【０３３３】ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。
【０３３４】また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。
【０３３５】不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合がある。
【０３３６】また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
【０３３７】＜微結晶酸化物半導体膜＞
微結晶酸化物半導体膜は、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。
【０３３８】ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、結晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳ膜に対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳ膜に対しナノビーム電子回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。
【０３３９】ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そのため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。
【０３４０】＜非晶質酸化物半導体膜＞
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶部を有さない酸化物半導体膜である。石英のような無定形状態を有する酸化物半導体膜が一例である。
【０３４１】非晶質酸化物半導体膜は、高分解能ＴＥＭ像において結晶部を確認することができない。
【０３４２】非晶質酸化物半導体膜に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半導体膜に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導体膜に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが観測される。
【０３４３】なお、酸化物半導体膜は、ｎｃ−ＯＳ膜と非晶質酸化物半導体膜との間の物性を示す構造を有する場合がある。そのような構造を有する酸化物半導体膜を、特に非晶質ライク酸化物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。
【０３４４】ａ−ｌｉｋｅ  ＯＳ膜は、高分解能ＴＥＭ像において鬆（ボイドともいう。）が観察される場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。ａ−ｌｉｋｅ  ＯＳ膜は、ＴＥＭによる観察程度の微量な電子照射によって、結晶化が起こり、結晶部の成長が見られる場合がある。一方、良質なｎｃ−ＯＳ膜であれば、ＴＥＭによる観察程度の微量な電子照射による結晶化はほとんど見られない。
【０３４５】なお、ａ−ｌｉｋｅ  ＯＳ膜およびｎｃ−ＯＳ膜の結晶部の大きさの計測は、高分解能ＴＥＭ像を用いて行うことができる。例えば、ＩｎＧａＺｎＯ４の結晶は層状構造を有し、Ｉｎ−Ｏ層の間に、Ｇａ−Ｚｎ−Ｏ層を２層有する。ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有する。よって、これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。そのため、高分解能ＴＥＭ像における格子縞に着目し、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所においては、それぞれの格子縞がＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
【０３４６】また、酸化物半導体膜は、構造ごとに密度が異なる場合がある。例えば、ある酸化物半導体膜の組成がわかれば、該組成と同じ組成における単結晶の密度と比較することにより、その酸化物半導体膜の構造を推定することができる。例えば、単結晶の密度に対し、ａ−ｌｉｋｅ  ＯＳ膜の密度は７８．６％以上９２．３％未満となる。また、例えば、単結晶の密度に対し、ｎｃ−ＯＳ膜の密度およびＣＡＡＣ−ＯＳ膜の密度は９２．３％以上１００％未満となる。なお、単結晶の密度に対し密度が７８％未満となる酸化物半導体膜は、成膜すること自体が困難である。
【０３４７】上記について、具体例を用いて説明する。例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体膜において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体膜において、ａ−ｌｉｋｅ  ＯＳ膜の密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体膜において、ｎｃ−ＯＳ膜の密度およびＣＡＡＣ−ＯＳ膜の密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満となる。
【０３４８】なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成の単結晶に相当する密度を算出することができる。所望の組成の単結晶の密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて算出すればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて算出することが好ましい。
【０３４９】なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、ａ−ｌｉｋｅ  ＯＳ膜、微結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
【０３５０】また、ＣＡＡＣ−ＯＳ膜をスパッタリング法で成膜するために、以下の条件を適用することが好ましい。
【０３５１】成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、処理室内に存在する不純物濃度（水素、水、二酸化炭素、および窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
【０３５２】また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平板状又はペレット状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、スパッタリング粒子の平らな面が基板に付着する。
【０３５３】また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。
【０３５４】ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ系酸化物ターゲットについて以下に示す。
【０３５５】ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末を所定のｍｏｌ数比で混合し、加圧処理後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ−Ｚｎ系酸化物ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。ここで、所定のｍｏｌ数比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末が、２：２：１、８：４：３、３：１：１、１：１：１、４：２：３、１：４：４、３：１：２または２：１：３である。なお、粉末の種類、およびその混合するｍｏｌ数比は、作製するターゲットによって適宜変更すればよい。
【０３５６】＜ゲート電極＞
ゲート電極９７３は、クロム（Ｃｒ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）から選ばれた金属元素、上述した金属元素を成分とする合金、または上述した金属元素を組み合わせた合金等を用いて形成することができる。また、ゲート電極９７３は、一層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造、Ｃｕ−Ｍｎ合金膜の単層構造、Ｃｕ−Ｍｎ合金膜上にＣｕ膜を積層する二層構造、Ｃｕ−Ｍｎ合金膜上にＣｕ膜を積層し、さらにその上にＣｕ−Ｍｎ合金膜を積層する三層構造等がある。特にＣｕ−Ｍｎ合金膜は、電気抵抗が低く、且つ、酸素を含む絶縁膜との界面に酸化マンガンを形成し、Ｃｕの拡散を防ぐことができるため好ましい。
【０３５７】また、ゲート電極９７３には、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
【０３５８】＜ゲート絶縁膜＞
ゲート絶縁膜９５３には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることができる。また、ゲート絶縁膜９５３は上記材料の積層であってもよい。なお、ゲート絶縁膜９５３に、ランタン（Ｌａ）、窒素、ジルコニウム（Ｚｒ）などを、不純物として含んでいてもよい。
【０３５９】また、ゲート絶縁膜９５３の積層構造の一例について説明する。ゲート絶縁膜９５３は、例えば、酸素、窒素、シリコン、ハフニウムなどを有する。具体的には、酸化ハフニウム、および酸化シリコンまたは酸化窒化シリコンを含むと好ましい。
【０３６０】酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、酸化シリコンや酸化窒化シリコンを用いた場合と比べて、ゲート絶縁膜９５３の膜厚を大きくできるため、トンネル電流によるリーク電流を小さくすることができる。即ち、オフ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定されない。
【０３６１】＜ソース電極およびドレイン電極＞
ソース電極９７１およびドレイン電極９７２は、ゲート電極９７３と同様の材料で作製することができる。特にＣｕ−Ｍｎ合金膜は、電気抵抗が低く、且つ、酸化物半導体９６０との界面に酸化マンガンを形成し、Ｃｕの拡散を防ぐことができるため好ましい。
【０３６２】＜保護絶縁膜＞
絶縁膜９５４は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁膜９５４を設けることで、酸化物半導体９６０からの酸素の外部への拡散と、外部から酸化物半導体９６０への水素、水等の入り込みを防ぐことができる。絶縁膜９５４としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
【０３６３】酸化アルミニウム膜は、水素、水分などの不純物、および酸素の両方に対して膜を透過させない遮断効果が高いので絶縁膜９５４に適用するのに好ましい。したがって、酸化アルミニウム膜は、トランジスタの作製工程中および作製後において、トランジスタの電気特性の変動要因となる水素、水分などの不純物の酸化物半導体９６０への混入防止、酸化物半導体９６０を構成する主成分材料である酸素の酸化物半導体からの放出防止、絶縁膜９５２からの酸素の不必要な放出防止の効果を有する保護膜として用いることに適している。また、酸化アルミニウム膜に含まれる酸素を酸化物半導体中に拡散させることもできる。
【０３６４】＜層間絶縁膜＞
また、絶縁膜９５４上には絶縁膜９５５が形成されていることが好ましい。当該絶縁膜には、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることができる。また、当該酸化物絶縁膜は上記材料の積層であってもよい。
【０３６５】＜第２のゲート電極＞
なお、図１９において、トランジスタにゲート電極が１つ設けられている場合の例を示したが、本発明の一態様は、これに限定されない。トランジスタに複数のゲート電極が設けられていてもよい。一例として、図１９に示したトランジスタ９００に、第２のゲート電極として導電膜９７４が設けられている例を、図２１（Ａ）乃至図２１（Ｄ）に示す。図２１（Ａ）は上面図であり、図２１（Ａ）に示す一点鎖線Ｙ１−Ｙ２方向の断面が図２１（Ｂ）に相当し、図２１（Ａ）に示す一点鎖線Ｘ１−Ｘ２方向の断面が図２１（Ｃ）に相当し、図２１（Ａ）に示す一点鎖線Ｘ３−Ｘ４方向の断面が図２１（Ｄ）に相当する。なお、図２１（Ａ）乃至図２１（Ｄ）では、図の明瞭化のために一部の要素を拡大、縮小、または省略して図示している。
【０３６６】導電膜９７４は、ゲート電極９７３において述べた材料や、積層構造を適用することが出来る。導電膜９７４は、ゲート電極層としての機能を有する。なお、導電膜９７４は、一定の電位が供給されていてもよいし、ゲート電極９７３と同じ電位や、同じ信号が供給されていてもよい。
【０３６７】なお、図２１におけるトランジスタ９００のように、あるトランジスタＴが、半導体膜を間に挟んで存在する一対のゲートを有している場合、一方のゲートには信号Ａが、他方のゲートには固定電位Ｖｂが与えられてもよい。また、一方のゲートには信号Ａが、他方のゲートには信号Ｂが与えられてもよい。また、一方のゲートには固定電位Ｖａが、他方のゲートには固定電位Ｖｂが与えられてもよい。
【０３６８】信号Ａは、例えば、導通状態または非導通状態を制御するための信号である。信号Ａは、電位Ｖ１、または電位Ｖ２（Ｖ１＞Ｖ２とする）の２種類の電位をとるデジタル信号であってもよい。例えば、電位Ｖ１を高電源電位とし、電位Ｖ２を低電源電位とすることができる。信号Ａは、アナログ信号であってもよい。
【０３６９】固定電位Ｖｂは、例えば、トランジスタＴの一方のゲートに対応するしきい値電圧ＶｔｈＡを制御するための電位である。固定電位Ｖｂは、電位Ｖ１、または電位Ｖ２であってもよい。この場合、固定電位Ｖｂを生成するための電位発生回路を設ける必要がなく好ましい。固定電位Ｖｂは、電位Ｖ１、または電位Ｖ２と異なる電位であってもよい。固定電位Ｖｂを低くすることで、しきい値電圧ＶｔｈＡを高くできる場合がある。その結果、ゲートーソース間電圧Ｖｇｓが０Ｖのときのドレイン電流を低減し、トランジスタＴを有する回路のリーク電流を低減できる場合がある。例えば、固定電位Ｖｂを低電源電位よりも低くしてもよい。固定電位Ｖｂを高くすることで、しきい値電圧ＶｔｈＡを低くできる場合がある。その結果、ゲートーソース間電圧ＶｇｓがＶＤＤのときのドレイン電流を向上させ、トランジスタＴを有する回路の動作速度を向上できる場合がある。例えば、固定電位Ｖｂを低電源電位よりも高くしてもよい。
【０３７０】信号Ｂは、例えば、導通状態または非導通状態を制御するための信号である。信号Ｂは、電位Ｖ３、または電位Ｖ４（Ｖ３＞Ｖ４とする）の２種類の電位をとるデジタル信号であってもよい。例えば、電位Ｖ３を高電源電位とし、電位Ｖ４を低電源電位とすることができる。信号Ｂは、アナログ信号であってもよい。
【０３７１】信号Ａと信号Ｂが共にデジタル信号である場合、信号Ｂは、信号Ａと同じデジタル値を持つ信号であってもよい。この場合、トランジスタＴのオン電流を向上し、トランジスタＴを有する回路の動作速度を向上できる場合がある。このとき、信号Ａにおける電位Ｖ１及び電位Ｖ２は、信号Ｂにおける電位Ｖ３及び電位Ｖ４と、異なっていても良い。例えば、信号Ｂが入力されるゲートに対応するゲート絶縁膜が、信号Ａが入力されるゲートに対応するゲート絶縁膜よりも厚い場合、信号Ｂの電位振幅（Ｖ３−Ｖ４）を、信号Ａの電位振幅（Ｖ１−Ｖ２）より大きくしても良い。そうすることで、トランジスタＴの導通状態または非導通状態に対して、信号Ａが与える影響と、信号Ｂが与える影響と、を同程度とすることができる場合がある。
【０３７２】信号Ａと信号Ｂが共にデジタル信号である場合、信号Ｂは、信号Ａと異なるデジタル値を持つ信号であってもよい。この場合、トランジスタＴの制御を信号Ａと信号Ｂによって別々に行うことができ、より高い機能を実現できる場合がある。例えば、トランジスタＴがｎチャネル型である場合、信号Ａが電位Ｖ１であり、かつ、信号Ｂが電位Ｖ３である場合のみ導通状態となる場合や、信号Ａが電位Ｖ２であり、かつ、信号Ｂが電位Ｖ４である場合のみ非導通状態となる場合には、一つのトランジスタでＮＡＮＤ回路やＮＯＲ回路等の機能を実現できる場合がある。また、信号Ｂは、しきい値電圧ＶｔｈＡを制御するための信号であってもよい。例えば、信号Ｂは、トランジスタＴを有する回路が動作している期間と、当該回路が動作していない期間と、で電位が異なる信号であっても良い。信号Ｂは、回路の動作モードに合わせて電位が異なる信号であってもよい。この場合、信号Ｂは信号Ａほど頻繁には電位が切り替わらない場合がある。
【０３７３】信号Ａと信号Ｂが共にアナログ信号である場合、信号Ｂは、信号Ａと同じ電位のアナログ信号、信号Ａの電位を定数倍したアナログ信号、または、信号Ａの電位を定数だけ加算もしくは減算したアナログ信号等であってもよい。この場合、トランジスタＴのオン電流を向上し、トランジスタＴを有する回路の動作速度を向上できる場合がある。信号Ｂは、信号Ａと異なるアナログ信号であってもよい。この場合、トランジスタＴの制御を信号Ａと信号Ｂによって別々に行うことができ、より高い機能を実現できる場合がある。
【０３７４】信号Ａがデジタル信号、信号Ｂがアナログ信号であってもよい。信号Ａがアナログ信号、信号Ｂがデジタル信号であってもよい。
【０３７５】トランジスタＴの両方のゲートに固定電位を与える場合、トランジスタＴを、抵抗素子と同等の素子として機能させることができる場合がある。例えば、トランジスタＴがｎチャネル型である場合、固定電位Ｖａまたは固定電位Ｖｂを高く（低く）することで、トランジスタの実効抵抗を低く（高く）することができる場合がある。固定電位Ｖａ及び固定電位Ｖｂを共に高く（低く）することで、一つのゲートしか有さないトランジスタによって得られる実効抵抗よりも低い（高い）実効抵抗が得られる場合がある。
【０３７６】なお、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせることができる。
【０３７７】（実施の形態８）
本実施の形態では、本発明の一態様の電子機器について、図２２を用いて説明を行う。
【０３７８】図２２（Ａ）乃至図２２（Ｆ）は、電子機器を示す図である。これらの電子機器は、筐体５０００、表示部５００１、スピーカー５００３、ＬＥＤランプ５００４、操作キー５００５（電源スイッチ、又は操作スイッチを含む）、接続端子５００６、センサ５００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン５００８、等を有することができる。
【０３７９】図２２（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９、赤外線ポート５０１０、等を有することができる。図２２（Ｂ）は記録媒体を備えた携帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図２２（Ｃ）はゴーグル型ディスプレイであり、上述したものの他に、第２表示部５００２、支持部５０１２、イヤホン５０１３、等を有することができる。図２２（Ｄ）は携帯型遊技機であり、上述したものの他に、記録媒体読込部５０１１、等を有することができる。図２２（Ｅ）はテレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ５０１４、シャッターボタン５０１５、受像部５０１６、等を有することができる。図２２（Ｆ）は携帯型遊技機であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。
【０３８０】図２２（Ａ）乃至図２２（Ｆ）に示す電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図２２（Ａ）乃至図２２（Ｆ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。
【０３８１】また、図２３（Ａ）は眼鏡型デバイス５５００の上面図、図２３（Ｂ）はその斜視図である。
【０３８２】眼鏡型デバイス５５００は、装着時に使用者の側頭部に沿って配置される部分（以下テンプル部ともいう）に複数のバッテリー５５０１を有する。
【０３８３】また眼鏡型デバイス５５００は、端子部５５０４を有していてもよい。端子部５５０４からバッテリー５５０１に充電をすることができる。また、複数のバッテリー５５０１同士は接続されていることが好ましい。これにより、端子部５５０４から供給される電力を用いて複数のバッテリー５５０１を同時に充電することができる。
【０３８４】また、眼鏡型デバイス５５００は、表示部５５０２を有していてもよい。また、制御部５５０３を有していてもよい。制御部５５０３により、バッテリー５５０１の充放電を制御し、また、表示部５５０２に表示する画像データを生成することができる。また、制御部５５０３に無線通信機能を有するチップを搭載することで、外部とデータの送受信を行うことができる。
【０３８５】また、図２３（Ｃ）に示すように、表示部５５０２を有さない眼鏡型デバイス５５１０としてもよい。眼鏡型デバイス５５１０には、外付けの表示部５５１２を取り付けてもよい。眼鏡型デバイス５５１０に外付けの表示部５５１２を取り付けることで、使用者の目と表示部５５１２との距離を調整することが容易となる。
【０３８６】また、眼鏡型デバイス５５１０と、外付けの表示部５５１２との間で無線通信および無線給電を行ってもよい。
【０３８７】なお、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせることができる。
【符号の説明】
【０３８８】Ｓ    スイッチ
Ｓ１    スイッチ
Ｓ２    スイッチ
Ｓ３    スイッチ
１０    半導体装置
１１    半導体装置
２０    蓄電回路
２０＿１    蓄電回路
２０＿２    蓄電回路
２０＿３    蓄電回路
２１    バッテリー
３１    スイッチ
３１ａ    トランジスタ
３２    スイッチ
３３    スイッチ
３４    スイッチ
３５    スイッチ
３６    スイッチ
４１    スイッチ
４１ａ    トランジスタ
４２    スイッチ
４３    スイッチ
４４    スイッチ
４５    スイッチ
４６    スイッチ
５１    スイッチ
５１ａ    トランジスタ
５２    トランジスタ
５３    トランジスタ
６０    半導体装置
６１    半導体装置
６３    スイッチ
７１    スイッチ
７２    スイッチ
７３    スイッチ
１００    メモリセル
１０１    コンパレータ
１０２    エンコーダ
１０３    ラッチ回路
１０４    バッファ
２００    ＡＤ変換回路
２１０    サンプルホールド回路
２１１    トランジスタ
２１２    容量素子
２１３    オペアンプ
２１４    配線
２１５    配線
２２０    比較回路
２３０    逐次変換レジスタ
２４０    ＤＡ変換回路
３００    位相同期回路
３１０    位相比較器
３２０    制御回路
３３０    ＤＡ変換回路
３４０    電圧制御発振回路
３５０    分周器
４００    記憶装置
４１０    メモリセル
４１１    トランジスタ
４１２    トランジスタ
４１３    容量素子
４２０    メモリセルアレイ
４３０    行選択ドライバ
４４０    列選択ドライバ
４４１    デコーダ
４４２    ラッチ回路
４４３    ＤＡ変換回路
４４４    スイッチ回路
４４５    トランジスタ
４４６    トランジスタ
４５０    ＡＤ変換回路
７００    基板
７０１    プラグ
７０２    配線
７０３    プラグ
７０４    プラグ
７０５    配線
７０７    配線
７２０    トランジスタ
７２１    不純物領域
７２２    不純物領域
７２３    チャネル形成領域
７２４    ゲート絶縁膜
７２５    側壁絶縁層
７２６    ゲート電極
７２７    素子分離層
７３０    トランジスタ
７３１    絶縁膜
７３２    絶縁膜
７４０    バッテリー
７４１    絶縁膜
７４２    絶縁膜
７５０    トランジスタ
７５１    不純物領域
７５２    不純物領域
７５３    チャネル形成領域
７５４    ゲート絶縁膜
７５５    側壁絶縁層
７５６    ゲート電極
７５７    絶縁膜
８００    バッテリー
８０１    絶縁膜
８０２    正極集電体層
８０３    正極活物質層
８０４    固体電解質層
８０５    負極活物質層
８０６    負極集電体層
８０７    絶縁膜
８０８    配線
８１０    バッテリー
８１１    絶縁膜
８２０    バッテリー
８３０    バッテリー
９００    トランジスタ
９４０    基板
９５２    絶縁膜
９５３    ゲート絶縁膜
９５４    絶縁膜
９５５    絶縁膜
９６０    酸化物半導体
９６１    酸化物半導体
９６２    酸化物半導体
９６３    酸化物半導体
９７１    ソース電極
９７２    ドレイン電極
９７３    ゲート電極
９７４    導電膜
１０００    半導体装置
１１００    半導体装置
１２００    半導体装置
１３００    半導体装置
５０００    筐体
５００１    表示部
５００２    表示部
５００３    スピーカー
５００４    ＬＥＤランプ
５００５    操作キー
５００６    接続端子
５００７    センサ
５００８    マイクロフォン
５００９    スイッチ
５０１０    赤外線ポート
５０１１    記録媒体読込部
５０１２    支持部
５０１３    イヤホン
５０１４    アンテナ
５０１５    シャッターボタン
５０１６    受像部
５５００    眼鏡型デバイス
５５０１    バッテリー
５５０２    表示部
５５０３    制御部
５５０４    端子部
５５１０    眼鏡型デバイス
５５１２    表示部
【図１】
2016020802.tif 000003
【図２】
2016020802.tif 000004
【図３】
2016020802.tif 000005
【図４】
2016020802.tif 000006
【図５】
2016020802.tif 000007
【図６】
2016020802.tif 000008
【図７】
2016020802.tif 000009
【図８】
2016020802.tif 000010
【図９】
2016020802.tif 000011
【図１０】
2016020802.tif 000012
【図１１】
2016020802.tif 000013
【図１２】
2016020802.tif 000014
【図１３】
2016020802.tif 000015
【図１４】
2016020802.tif 000016
【図１５】
2016020802.tif 000017
【図１６】
2016020802.tif 000018
【図１７】
2016020802.tif 000019
【図１８】
2016020802.tif 000020
【図１９】
2016020802.tif 000021
【図２０】
2016020802.tif 000022
【図２１】
2016020802.tif 000023
【図２２】
2016020802.tif 000024
【図２３】
2016020802.tif 000025
【国際調査報告】
2016020802.tif 000026
2016020802.tif 000027
2016020802.tif 000028
2016020802.tif 000029