(57)【要約】  本発明の半導体装置は、所定のオフ方向に傾斜したオフ角を有し、表面にトレンチが形成された第１導電型のワイドバンドギャップ半導体からなる半導体層と、前記半導体層の表面に接合された第１電極と、前記半導体層の裏面に接合された第２電極とを含み、前記トレンチの側面を前記半導体層の前記オフ方向に対する平行成分および垂直成分に分解したときに、前記平行成分が前記垂直成分よりも大きい。
2015060441.tif 000002
【特許請求の範囲】
【請求項１】
所定のオフ方向に傾斜したオフ角を有し、表面にトレンチが形成された第１導電型のワイドバンドギャップ半導体からなる半導体層と、
前記半導体層の表面に接合された第１電極と、
前記半導体層の裏面に接合された第２電極とを含み、
前記トレンチの側面を前記半導体層の前記オフ方向に対する平行成分および垂直成分に分解したときに、前記平行成分が前記垂直成分よりも大きい、半導体装置。
【請求項２】
前記半導体層は、０．１°〜１０°のオフ角を有している、請求項１に記載の半導体装置。
【請求項３】
前記半導体層は、前記表面がＳｉ面である４Ｈ−ＳｉＣからなり、２°以上のオフ角を有している、請求項２に記載の半導体装置。
【請求項４】
前記半導体層は、前記表面がＣ面である４Ｈ−ＳｉＣからなり、０．６°以上のオフ角を有している、請求項２に記載の半導体装置。
【請求項５】
前記オフ方向は、［１１−２０］軸方向または［１−１００］軸方向である、請求項１〜４のいずれか一項に記載の半導体装置。
【請求項６】
前記トレンチは、前記オフ方向に平行な方向に延びるストライプ状に形成されている、請求項１〜５のいずれか一項に記載の半導体装置。
【請求項７】
前記第１電極の終端に隣接する前記半導体層の表面に形成された第２導電型の終端構造を含む、請求項１〜６のいずれか一項に記載の半導体装置。
【請求項８】
前記半導体層は、アクティブ領域と、前記アクティブ領域を取り囲み、前記半導体層の表面部に除去領域が形成された外周領域とを含み、
前記終端構造は、前記除去領域の底面に沿って形成されている、請求項７に記載の半導体装置。
【請求項９】
前記終端構造の内方領域に形成され、前記終端構造よりも高濃度な第２導電型層をさらに含む、請求項７または８に記載の半導体装置。
【請求項１０】
前記第２導電型層は、前記半導体層の表面に露出するように形成され、前記第２導電型層よりも高濃度な高濃度領域を含む、請求項９に記載の半導体装置。
【請求項１１】
前記終端構造のエッジ部、前記第１電極のエッジ部および前記第２導電型層のエッジ部は、前記半導体層の端面からこの順に配置されている、請求項９または１０に記載の半導体装置。
【請求項１２】
前記終端構造に対して前記半導体層の端面に向かう外側に形成された第２導電型のガードリングをさらに含む、請求項７〜１１のいずれか一項に記載の半導体装置。
【請求項１３】
前記終端構造のエッジ部から前記終端構造を選択的に覆うように形成されたフィールド絶縁膜を含む、請求項７〜１２のいずれか一項に記載の半導体装置。
【請求項１４】
前記フィールド絶縁膜には、前記第１電極が前記半導体層の表面に接合するためのコンタクトホールが形成されており、
前記コンタクトホールは、その幅が開口端に向かって広くなるテーパ形状に形成されている、請求項１３に記載の半導体装置。
【請求項１５】
前記トレンチは、前記半導体層の断面視において互いに間隔を空けて複数形成されており、
隣り合う前記複数のトレンチの間隔は０．１μｍ〜１０μｍである、請求項１〜１４のいずれか一項に記載の半導体装置。
【請求項１６】
前記半導体装置は、前記第１電極が前記半導体層の表面との間にショットキー接合を形成し、前記第２電極が前記半導体層の裏面との間にオーミック接合を形成するショットキーダイオードを含む、請求項１〜１５のいずれか一項に記載の半導体装置。
【請求項１７】
前記トレンチの側面の一部を形成するように前記半導体層の表面に露出する第１導電型のソース領域と、
前記トレンチの側面の一部を形成するように前記ソース領域の裏面側に隣接する第２導電型のチャネル領域と、
前記トレンチの底面を形成するように前記チャネル領域の裏面側に隣接する第１導電型のドレイン領域と、
前記トレンチにゲート絶縁膜を介して埋め込まれたゲート電極とを含み、
前記半導体装置は、前記第１電極が前記ソース領域との間にオーミック接合を形成し、前記第２電極が前記ドレイン領域との間にオーミック接合を形成する電界効果トランジスタを含む、請求項１〜１６のいずれか一項に記載の半導体装置。
【請求項１８】
請求項１〜１７のいずれか一項に記載の半導体装置と、
ボンディングワイヤを介して前記半導体装置の前記第１電極に接続された第１端子と、
前記半導体装置がダイボンディングされ、前記第２電極に接続された第２端子と、
前記半導体装置、前記第１端子および前記第２端子を封止する樹脂パッケージとを含み、
前記ボンディングワイヤは、所定の超音波振動方向に沿って超音波振動を印加することによって前記第１電極に接合されており、
前記オフ方向と前記超音波振動方向とのなす角度が３０°以下である、半導体パッケージ。
【請求項１９】
前記オフ方向と前記超音波振動方向とが平行である、請求項１８に記載の半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ワイドバンドギャップ半導体が採用された半導体装置およびそれを備える半導体パッケージに関する。
【背景技術】
【０００２】
従来、モータ制御システム、電力変換システム等、各種パワーエレクトロニクス分野におけるシステムに主として使用される半導体パワーデバイスが注目されている。半導体パワーデバイスとして、ＳｉＣショットキーバリアダイオードが公知である（たとえば、特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−７９３３９号公報
【発明の概要】
【課題を解決するための手段】
【０００４】
本発明の一実施形態は、所定のオフ方向に傾斜したオフ角を有し、表面にトレンチが形成された第１導電型のワイドバンドギャップ半導体からなる半導体層と、前記半導体層の表面に接合された第１電極と、前記半導体層の裏面に接合された第２電極とを含み、前記トレンチの側面を前記半導体層の前記オフ方向に対する平行成分および垂直成分に分解したときに、前記平行成分が前記垂直成分よりも大きい、半導体装置を提供する。【０００５】
この構成によれば、ワイドバンドギャップ半導体の衝突イオン化係数は、結晶方位によって異なる異方性を有する。そのため、トレンチの側面の前記平行成分を前記垂直成分よりも大きくすることによって、トレンチ部における絶縁破壊電界強度を大きくでき、耐圧を向上させることができる。一方で、移動度は結晶方位による異方性が比較的小さい。したがって、トレンチの側面を上記のように形成して耐圧を向上させた場合に、移動度に与える影響が少なくて済む。【０００６】
前記半導体層は、０．１°〜１０°のオフ角を有していてもよい。具体的には、前記半導体層は、前記表面がＳｉ面である４Ｈ−ＳｉＣからなる場合、２°以上のオフ角を有していてもよく、前記表面がＣ面である４Ｈ−ＳｉＣからなる場合、０．６°以上のオフ角を有していてもよい。【０００７】
これにより、半導体層をエピタキシャル成長させるときの制御性を向上させることができる。【０００８】
前記オフ方向は、［１１−２０］軸方向または［１−１００］軸方向であってもよい。【０００９】
前記トレンチは、前記オフ方向に平行な方向に延びるストライプ状に形成されていてもよい。【００１０】
この構成によれば、トレンチの側面の大部分がオフ方向に対する平行成分となるので、より効果的に耐圧を向上させることができる。【００１１】
本発明の一実施形態は、前記第１電極の終端に隣接する前記半導体層の表面に形成された第２導電型の終端構造を含む。【００１２】
上記したトレンチ部の耐圧向上の効果は、絶縁破壊がトレンチ部で支配的に起きやすい場合に、より有効である。すなわち、一般的に電界集中が起きやすいと言われる第１電極の終端付近に、ｐｎ接合による空乏層を発生させるための終端構造（耐圧構造）を設けるという耐圧対策が施されているので、トレンチ部の耐圧が終端部に比べて相対的に低くなりやすい。【００１３】
前記半導体層は、アクティブ領域と、前記アクティブ領域を取り囲み、前記半導体層の表面部に除去領域が形成された外周領域とを含み、前記終端構造は、前記除去領域の底面に沿って形成されていてもよい。【００１４】
この構成によれば、終端構造とドリフト層との界面のｐｎ接合部から発生する空乏層によって、トレンチと除去領域との間での等電位面の密集を防止することができる。これにより、トレンチの底部における電界集中を緩和することができる。【００１５】
本発明の一実施形態は、前記終端構造の内方領域に形成され、前記終端構造よりも高濃度な第２導電型層をさらに含む。【００１６】
この構成によれば、半導体層表面での電界集中を効果的に緩和することができる。【００１７】
前記第２導電型層は、前記半導体層の表面に露出するように形成され、前記第２導電型層よりも高濃度な高濃度領域を含んでいてもよい。【００１８】
本発明の一実施形態では、前記終端構造のエッジ部、前記第１電極のエッジ部および前記第２導電型層のエッジ部は、前記半導体層の端面からこの順に配置されている。【００１９】
この構成によれば、半導体装置の耐圧をより向上させることができる。【００２０】
本発明の一実施形態は、前記終端構造に対して前記半導体層の端面に向かう外側に形成された第２導電型のガードリングをさらに含む。【００２１】
本発明の一実施形態は、前記終端構造のエッジ部から前記終端構造を選択的に覆うように形成されたフィールド絶縁膜を含む。【００２２】
本発明の一実施形態は、前記フィールド絶縁膜に、前記第１電極が前記半導体層の表面に接合するためのコンタクトホールが形成されている場合、前記コンタクトホールは、その幅が開口端に向かって広くなるテーパ形状に形成されている。【００２３】
この構成によれば、半導体装置の耐圧をより向上させることができる。【００２４】
本発明の一実施形態は、前記トレンチは、前記半導体層の断面視において互いに間隔を空けて複数形成されており、隣り合う前記複数のトレンチの間隔は０．１μｍ〜１０μｍである。【００２５】
上記したトレンチ部の耐圧向上の効果は、絶縁破壊がトレンチ部で支配的に起きやすい場合に、より有効である。すなわち、トレンチの間隔が比較的広くてトレンチ間に等電位面が密集しやすいため、トレンチ部の耐圧が相対的に低くなりやすい。【００２６】
本発明の一実施形態は、前記第１電極が前記半導体層の表面との間にショットキー接合を形成し、前記第２電極が前記半導体層の裏面との間にオーミック接合を形成するショットキーダイオードを含む。【００２７】
本発明の一実施形態は、前記トレンチの側面の一部を形成するように前記半導体層の表面に露出する第１導電型のソース領域と、前記トレンチの側面の一部を形成するように前記ソース領域の裏面側に隣接する第２導電型のチャネル領域と、前記トレンチの底面を形成するように前記チャネル領域の裏面側に隣接する第１導電型のドレイン領域と、前記トレンチにゲート絶縁膜を介して埋め込まれたゲート電極とを含み、前記第１電極が前記ソース領域との間にオーミック接合を形成し、前記第２電極が前記ドレイン領域との間にオーミック接合を形成する電界効果トランジスタを含む。【００２８】
本発明の一実施形態は、前記半導体装置と、ボンディングワイヤを介して前記半導体装置の前記第１電極に接続された第１端子と、前記半導体装置がダイボンディングされ、前記第２電極に接続された第２端子と、前記半導体装置、前記第１端子および前記第２端子を封止する樹脂パッケージとを含み、前記ボンディングワイヤは、所定の超音波振動方向に沿って超音波振動を印加することによって前記第１電極に接合されており、前記オフ方向と前記超音波振動方向とのなす角度が３０°以下である、半導体パッケージを提供する。【００２９】
この構成によれば、前記半導体装置を備えているので、デバイスの諸特性への影響が低く、耐圧を向上できる半導体パッケージを提供することができる。【００３０】
また、本発明の一実施形態では、前記オフ方向と前記超音波振動方向とが平行である。
【図面の簡単な説明】
【００３１】
【図１】図１は、本発明の一実施形態に係る半導体パッケージの概略構成図である。
【図２】図２は、本発明の一実施形態に係るショットキーバリアダイオードの模式的な平面図である。
【図３】図３は、図２の切断線III−IIIでショットキーバリアダイオードを切断したときに現れる断面図である。
【図４】図４は、４Ｈ−ＳｉＣの結晶構造のユニットセルを表した模式図である。
【図５】図５は、図４のユニットセルを（０００１）面の真上から見た図である。
【図６】図６（ａ）（ｂ）は、トレンチ側面の面方位を説明するための図であって、図６（ａ）はＳｉＣエピタキシャル基板の要部拡大図、図６（ｂ）はショットキーバリアダイオードの平面図である。
【図７】図７（ａ）〜（ｃ）は、図１の単位セルの他のレイアウト図である。
【図８】図８は、トレンチ側面の面方位と耐圧との関係を示すレーダーチャートである。
【図９】図９は、図３のショットキーバリアダイオードの変形例を示す図である。
【図１０】図１０は、図３のショットキーバリアダイオードの変形例を示す図である。
【図１１】図１１は、図３のショットキーバリアダイオードの変形例を示す図である。
【図１２】図１２は、図３のショットキーバリアダイオードの変形例を示す図である。
【図１３】図１３は、図３のショットキーバリアダイオードの変形例を示す図である。
【図１４】図１４は、図３のショットキーバリアダイオードの変形例を示す図である。
【図１５】図１５は、図３のショットキーバリアダイオードの変形例を示す図である。
【図１６】図１６は、図３のショットキーバリアダイオードの変形例を示す図である。
【図１７】図１７は、図３のショットキーバリアダイオードの変形例を示す図である。
【図１８】図１８は、図３のショットキーバリアダイオードの変形例を示す図である。
【図１９】図１９は、図３のショットキーバリアダイオードの変形例を示す図である。
【図２０Ａ】図２０Ａは、ｐ型層の形成方法を説明するための図である。
【図２０Ｂ】図２０Ｂは、図２０Ａの次の工程を示す断面図である。
【図２１Ａ】図２１Ａは、ｐ型層の形成方法を説明するための図である。
【図２１Ｂ】図２１Ｂは、図２１Ａの次の工程を示す断面図である。
【図２１Ｃ】図２１Ｂは、図２１Ｂの次の工程を示す断面図である。
【図２２】図２２は、本発明の一実施形態に係る電界効果トランジスタの模式的な断面図である。
【図２３】図２３は、超音波振動の方向の変形例を説明するための半導体パッケージの概略構成図である。
【発明を実施するための形態】
【００３２】
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
＜半導体パッケージ２０１の構成＞
図１は、本発明の一実施形態に係る半導体パッケージ２０１の概略構成図である。
【００３３】
半導体パッケージ２０１は、扁平な直方体形状の樹脂パッケージ２０２と、当該樹脂パッケージ２０２に封止されたアノード端子２０３（Ａ）およびカソード端子２０４（Ｋ）とを含む。
【００３４】
２つの端子２０３，２０４は、所定の形状に形成された金属板からなる。この実施形態では、カソード端子２０４が、正方形状のアイランド２０５および当該アイランド２０５の一辺から直線状に延びる細長い長方形状の端子部分２０６を含む形状に形成されている。アノード端子２０３は、カソード端子２０４の端子部分２０６とほぼ同形状に形成されており、カソード端子２０４の端子部分２０６と平行な状態で配置されている。
【００３５】
カソード端子２０４（アイランド２０５の中央部）上には、ショットキーバリアダイオード１がダイボンディングされている。アイランド２０５は、ショットキーバリアダイオード１のカソード電極６（後述）に対して下方から接合している。
【００３６】
アノード端子２０３は、ボンディングワイヤ２０７を用いてショットキーバリアダイオード１に接続されている。ボンディングワイヤ２０７は、アノード端子２０３およびショットキーバリアダイオード１のアノード電極３１に、超音波振動の印加によって接合されている。ボンディングワイヤ２０７の接合時、超音波振動はｎ+型基板２のオフ方向（後述）に平行な方向（Ｃ：超音波振動方向）に印加される。すなわち、この実施形態では、トレンチ１３（後述）のストライプ方向に沿って超音波振動が印加される。超音波振動が同方向に印加されているかどうかは、たとえば、アノード電極３１に形成されたスプラッシュの形状を電子顕微鏡等で見ることによって確認することができる。この実施形態では、ボンディングワイヤ２０７の接合後のアノード電極３１の表面において、ボンディングワイヤ２０７の接合部２０８に対して「Ａ：オフ方向に平行」な方向に沿う両側におけるスプラッシュの発生量が相対的に大きくなる。
＜ショットキーバリアダイオード１の構成＞
図２は、本発明の一実施形態に係るショットキーバリアダイオード１の模式的な平面図である。図３は、図２の切断線III−IIIでショットキーバリアダイオード１を切断したときに現れる断面図である。
【００３７】
ショットキーバリアダイオード１は、４Ｈ−ＳｉＣ（絶縁破壊電界強度が約２．８ＭＶ／ｃｍであり、バンドギャップの幅が約３．２６ｅＶのワイドバンドギャップ半導体）が採用されたデバイスである。なお、ショットキーバリアダイオード１に採用されるワイドバンドギャップ半導体は、ＳｉＣに限らず、たとえば、ＧａＮ、Ｇａ2Ｏ3、ダイヤモンド等であってもよい。ＧａＮは、その絶縁破壊電界強度は約３ＭＶ／ｃｍであり、バンドギャップの幅が約３．４２ｅＶである。Ｇａ2Ｏ3は、バンドギャップの幅が約４．８ｅＶである。ダイヤモンドは、その絶縁破壊電界強度が約８ＭＶ／ｃｍであり、バンドギャップの幅が約５．４７ｅＶである。
【００３８】
ショットキーバリアダイオード１は、ｎ+型のＳｉＣからなるｎ+型基板２と、ｎ+型基板２の表面３に積層されたエピタキシャル層４とを含む。この実施形態では、ｎ+型基板２およびエピタキシャル層４を、本発明の半導体層の一例として示している。ｎ+型基板２の裏面５には、その全域を覆うように本発明の第２電極の一例としてのカソード電極６が配置されている。カソード電極６は、ｎ+型基板２との間にオーミック接合を形成している。このカソード電極６が、半導体パッケージ２０１において、カソード端子２０４（アイランド２０５）に接合されることとなる（図１参照）。
【００３９】
エピタキシャル層４は、ｎ+型基板２の側から順に成長させられたｎ型バッファ層７と、ｎ-型ドリフト層８とを含む。
【００４０】
エピタキシャル層４の表面１０には、アクティブ領域１１と、アクティブ領域１１を取り囲む外周領域１２とが設定されている。アクティブ領域１１においてエピタキシャル層４の表面部には、複数本のトレンチ１３が互いに間隔を空けて形成されている。
【００４１】
トレンチ１３は、アクティブ領域１１に複数の単位セル１４を区画している。この実施形態では、図２に示すように、ストライプパターンのトレンチ１３が、アクティブ領域１１に複数のライン状の単位セル１４を区画している。これにより、複数の単位セル１４は、図２に示すように、互いに等しい間隔を空けてストライプ状に配列されている。
【００４２】
各トレンチ１３の底面１５および側面１６（以下、これらを総称して「トレンチ１３の内面」ということがある。）には、トレンチ１３の内面に倣うようにｐ型層１７（図２においてクロスハッチングが施された領域（後述するｐ型層２５の領域を除く））が形成されている。
【００４３】
ｐ型層１７は、この実施形態では、トレンチ１３の底面１５の全部および側面１６の全部に形成されている。これにより、トレンチ１３の内面にはｎ-型ドリフト層８が露出せず、トレンチ１３の底部からエピタキシャル層４の表面１０に至る全域に亘ってｐ型層１７が露出している。したがって、トレンチ１３の周囲には、ｐ型層１７とｎ-型ドリフト層８とのｐｎ接合部がトレンチ１３の内面に倣って形成されている。なお、ｐ型層１７は、トレンチ１３の底面１５のみに選択的に形成されていてもよいし、側面１６のみに選択的に形成されていてもよい。また、底面１５および側面１６におけるｐ型層１７が形成される領域は、それぞれ、図３のように全部であってもよいし、一部のみであってもよい。
【００４４】
また、ｐ型層１７は、図３に示すように、ｐ型層１７の他の部分に比べて高濃度なｐ+型コンタクト層１８を含む。ｐ+型コンタクト層１８は、ｐ型層１７とｎ-型ドリフト層８との境界から間隔を隔てた内側において当該境界に沿ってトレンチ１３の底面１５および側面１６に形成されている。具体的には、ｐ+型コンタクト層１８は、トレンチ１３の内面から１０００Å深さの位置よりも浅い領域に形成されている。
【００４５】
ｐ型層１７は、トレンチ１３の底面１５と側面１６との間において互いに異なる厚さを有している。具体的には、ｐ型層１７の底面１５上の部分が側面１６上の部分に比べて厚く、これにより、底面１５と側面１６との間でｐ型層１７の厚さに差が設けられている。ｐ型層１７の内方に形成されたｐ+型コンタクト層１８についても同様に、底面１５と側面１６との間で厚さに差が設けられている。
【００４６】
外周領域１２においてエピタキシャル層４には、エピタキシャル層４が選択的にエッチングされることによって除去領域１９が形成されている。この実施形態では、除去領域１９は、ストライプパターンのトレンチ１３の長手方向両端部を横切るように、アクティブ領域１１を取り囲む環状に形成されている。これにより、除去領域１９は、ストライプパターンのトレンチ１３に連なっている。つまり、除去領域１９は、ストライプパターンのトレンチ１３の延長部で構成されている。また、除去領域１９の外周縁は、図２に示すように、エピタキシャル層４の端面２０に一致していてもよいし、エピタキシャル層４の端面２０から内側に設定されていてもよい（図示せず）。
【００４７】
除去領域１９の形成によって、ｎ-型ドリフト層８は、アクティブ領域１１の周囲からエピタキシャル層４の表面１０に沿う横方向にエピタキシャル層４の端面２０まで引き出された引き出し部２１を有している。引き出し部２１は、図３に示すように、単位セル１４の上面９に対して一段低くなった低段部となっている。
【００４８】
また、外周領域１２においてｎ-型ドリフト層８には、本発明の終端構造の一例としてのｐ型ＪＴＥ（Junction Termination Extension）構造２２と、複数のガードリング２６とが形成されている。図２では明瞭化のために、ｐ型ＪＴＥ構造２２およびガードリング２６を、ドットハッチングを施した領域として表している。ｐ型ＪＴＥ構造２２および複数のガードリング２６は、この実施形態では、アクティブ領域１１を取り囲む環状に、アクティブ領域１１側からこの順に形成されている。
【００４９】
具体的には、ｐ型ＪＴＥ構造２２は、除去領域１９の側面２３および底面２４（引き出し部２１の上面）に倣って形成されている。複数のガードリング２６は、そのｐ型ＪＴＥ構造２２をさらに取り囲むように形成されている。ｐ型ＪＴＥ構造２２は、その全体に亘ってドーパント濃度が同じであってもよいし、外側に向かってドーパント濃度が減少していてもよい。また、複数のガードリング２６のドーパント濃度は、ｐ型ＪＴＥ構造２２と同じであってもよいし、ｐ型ＪＴＥ構造２２に比べて小さくてもよい。
【００５０】
この実施形態では、ｐ型ＪＴＥ構造２２には、ｐ型ＪＴＥ構造２２に比べて相対的に高濃度な本発明の第２導電型層の一例としてのｐ型層２５（図１においてクロスハッチングが施された領域）が形成されている。
【００５１】
ｐ型層２５は、除去領域１９の側面２３および底面２４（引き出し部２１の上面）に倣って形成されている。また、ｐ型層２５は、ｐ型ＪＴＥ構造２２の外周に対して内側に間隔を空けた位置に配置されている。これにより、エピタキシャル層４の表面１０（除去領域１９の底面２４）での電界集中を効果的に緩和することができる。
【００５２】
このｐ型層２５には、ｐ型層２５に比べて高濃度な本発明の高濃度領域の一例としてのｐ+型コンタクト層２７が形成されている。ｐ+型コンタクト層２７は、ｐ型ＪＴＥ構造２２とｎ-型ドリフト層８との境界から間隔を隔てた内側において、当該境界に沿って除去領域１９の側面２３および底面２４に形成されている。具体的には、ｐ+型コンタクト層２７は、除去領域１９の内面から１０００Å深さの位置よりも浅い領域に形成されている。
【００５３】
エピタキシャル層４上には、フィールド絶縁膜２８が形成されている。フィールド絶縁膜２８には、アクティブ領域１１の全部および外周領域１２の一部を選択的に露出させるコンタクトホール２９が形成されている。この実施形態では、コンタクトホール２９の外周縁３０は、ｐ型層２５とｐ型ＪＴＥ構造２２との境界（ｐ型層エッジＣ（ｐ型層２５の外周縁））に対してアクティブ領域１１から遠い側に設定されている。これにより、フィールド絶縁膜２８は、ｐ型ＪＴＥ構造２２の一部を選択的に覆っており、ｐ型層２５全体を露出させている。また、コンタクトホール２９は、その幅が開口端に向かって広くなるテーパ形状に形成されていることが好ましい。
【００５４】
フィールド絶縁膜２８上には、本発明の第１電極の一例としてのアノード電極３１が形成されている。アノード電極３１は、コンタクトホール２９から露出するアクティブ領域１１全体を覆うように形成されており、トレンチ１３に埋め込まれた埋め込み部３２と、埋め込み部３２を覆うようにエピタキシャル層４の表面１０に倣って形成された平面部３３とを一体的に含む。
【００５５】
埋め込み部３２は、トレンチ１３の内面においてｐ+型コンタクト層１８に接していて、ｐ+型コンタクト層１８との間にオーミック接合を形成している。
【００５６】
平面部３３は、単位セル１４の上面９（エピタキシャル層４の表面１０）においてｎ-型ドリフト層８に接していて、ｎ-型ドリフト層８との間にショットキー接合を形成している。また、平面部３３は、コンタクトホール２９の外方へフランジ状に張り出してフィールド絶縁膜２８に乗り上がっている。この実施形態では、アノード電極３１の平面部３３の外周縁（電極エッジＢ）は、ｐ型ＪＴＥ構造２２の外周縁（ＪＴＥエッジＡ）に対してアクティブ領域１１に近い側、かつｐ型層２５の外周縁（ｐ型層エッジＣ）に対してアクティブ領域１１から遠い側に位置している。つまり、これらエッジの位置関係は、端面２０（外側）から順にＪＴＥエッジＡ、電極エッジＢおよびｐ型層エッジＣとなっている。これにより、アノード電極３１の平面部３３は、当該ｐ型層エッジＣよりも端面２０側にはみ出すオーバーラップ部３５を有している。
【００５７】
ショットキーバリアダイオード１の最表面には、表面保護膜３６が形成されている。表面保護膜３６には、アノード電極３１の一部をパッドとして選択的に露出させるパッド開口３７が形成されている。図１に示すボンディングワイヤ２０７は、このパッド開口３７を介してアノード電極３１に接合される。
【００５８】
ショットキーバリアダイオード１の各部の詳細について以下に説明を加える。
【００５９】
ショットキーバリアダイオード１は、平面視正方形のチップ状である。そのサイズは、図２の紙面における上下左右方向の長さがそれぞれ０．５ｍｍ〜２０ｍｍである。すなわち、ショットキーバリアダイオード１のチップサイズは、たとえば、０．５ｍｍ／角〜２０ｍｍ／角である。
【００６０】
ｎ+型基板２の厚さは、５０μｍ〜７００μｍであり、ｎ型バッファ層７の厚さは、０．１μｍ〜１０μｍであり、ｎ-型ドリフト層８の厚さは、２μｍ〜１００μｍである。
【００６１】
ショットキーバリアダイオード１の各部で用いられるｎ型ドーパントとしては、たとえば、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ひ素）等を使用できる（以下、同じ）。一方、ｐ型ドーパントとしては、たとえば、Ｂ（ホウ素）、Ａｌ（アルミニウム）等を使用できる。
【００６２】
ｎ+型基板２のドーパント濃度は、１×１０18〜１×１０20ｃｍ-3であり、ｎ型バッファ層７のドーパント濃度は、１×１０15〜１×１０19ｃｍ-3であり、ｎ-型ドリフト層８のドーパント濃度は、１×１０14〜１×１０17ｃｍ-3であってもよい。
【００６３】
ｐ型層１７のドーパント濃度は、１×１０17〜１×１０19ｃｍ-3であり、ｐ+型コンタクト層１８，２７のドーパント濃度は、１×１０19〜３×１０21ｃｍ-3であってもよい。
【００６４】
ｐ型ＪＴＥ構造２２およびガードリング２６のドーパント濃度は、１×１０16〜１×１０18ｃｍ-3であってもよい。また、ｐ型層２５のドーパント濃度は、１×１０16〜１×１０18ｃｍ-3であってもよい。
【００６５】
互いに隣り合うトレンチ１３の中央間の距離（ピッチ）は、たとえば、０．１μｍ〜１０μｍであってもよい。また、トレンチ１３と除去領域１９の深さは同じであってもよい。
【００６６】
カソード電極６の材料としては、たとえば、Ｔｉ／Ｎｉ／Ａｕ／Ａｇ等を使用できる。
【００６７】
アノード電極３１の材料としては、たとえば、Ｔｉ／Ａｌ等を使用できる。
【００６８】
フィールド絶縁膜２８の材料としては、たとえば、ＳｉＯ2（酸化シリコン）、ＳｉＮ（窒化シリコン）等を使用できる。また、フィールド絶縁膜２８は、たとえば、プラズマＣＶＤによって形成できる。その膜厚は、０．５μｍ〜３μｍとすることができる。
【００６９】
表面保護膜３６の材料としては、たとえば、ＳｉＯ2（酸化シリコン）、ＳｉＮ（窒化シリコン）、ポリイミド等を使用できる。また、表面保護膜３６は、たとえば、プラズマＣＶＤによって形成できる。その膜厚は、８０００Å程度とされてもよい。
＜トレンチ１３の側面１６の面方位（結晶方位）＞
図４は、４Ｈ−ＳｉＣの結晶構造のユニットセルを表した模式図である。なお、図４の下部に示したＳｉＣ結晶構造の斜視図については、その横に示したＳｉＣ積層構造の４層のうち２層のみを抜き出して示している。
【００７０】
図４に示すように、４Ｈ−ＳｉＣの結晶構造は、六方晶系で近似することができ、１つのシリコン原子に対して４つの炭素原子が結合している。４つの炭素原子は、シリコン原子を中央に配置した正四面体の４つの頂点に位置している。これらの４つの炭素原子は、１つのシリコン原子が炭素原子に対して［０００１］軸方向に位置し、他の３つの炭素原子がシリコン原子に対して［０００−１］軸側に位置している。
【００７１】
［０００１］軸および［０００−１］軸は六角柱の軸方向に沿い、この［０００１］軸を法線とする面（六角柱の頂面）が（０００１）面（Ｓｉ面）である。一方、［０００−１］軸を法線とする面（六角柱の下面）が（０００−１）面（Ｃ面）である。
【００７２】
また、［０００１］軸に垂直であり、かつ（０００１）面の真上から見た場合において六角柱の互いに隣り合わない頂点を通る方向がそれぞれ、ａ1軸［２−１−１０］、ａ2軸［−１２−１０］およびａ3軸［−１−１２０］である。
【００７３】
図５は、図４のユニットセルを（０００１）面の真上から見た図である。
【００７４】
図５に示すように、ａ1軸とａ2軸との間の頂点を通る方向が［１１−２０］軸であり、ａ2軸とａ3軸との間の頂点を通る方向が［−２１１０］軸であり、ａ3軸とａ1軸との間の頂点を通る方向が［１−２１０］軸である。
【００７５】
六角柱の各頂点を通る上記６本の軸の各間において、その両側の各軸に対して３０°の角度で傾斜していて、六角柱の各側面の法線となる軸がそれぞれ、ａ1軸と［１１−２０］軸との間から時計回りに順に、［１０−１０］軸、［１−１００］軸、［０−１１０］軸、［−１０１０］軸、［−１１００］軸および［０１−１０］軸である。これらの軸を法線とする各面（六角柱の側面）は、（０００１）面および（０００−１）面に対して直角な結晶面である。
【００７６】
図６（ａ）（ｂ）は、トレンチ１３の側面１６の面方位を説明するための図であって、図６（ａ）はＳｉＣエピタキシャル基板（ｎ+型基板２およびエピタキシャル層４）の要部拡大図、図６（ｂ）はショットキーバリアダイオード１の平面図である。
【００７７】
図６（ａ）に示すように、ｎ+型基板２の表面３は、その法線ｎの方向が［０００１］軸方向と一致しておらず、（０００１）面に対して［１１−２０］軸のオフ方向に２°以上のオフ角θで傾斜している。オフ方向とは、図４に示すように、［０００１］軸に対するｎ+型基板２の法線ｎの傾斜する方向を指し、［０００１］軸から法線ｎを（０００１）面に投影（射影）したベクトルの向きで示されるものである。すなわち、この実施形態では、法線ｎの投影ベクトルの向きが、［１１−２０］軸に一致している。
【００７８】
これにより、ｎ+型基板２は、（０００１）面から構成される平坦なテラス面３８と、表面３が（０００１）面に対して傾斜すること（オフ角θ）により生じるテラス面３８の段差部分とから形成され、段差部分は［１１−２０］軸に垂直な（１１−２０）面であるステップ面３９を有している。段差部分の高さ（ステップ高さｈ）は、１つのシリコン原子の上に炭素原子が結合したＳｉ-Ｃペアのレイヤ７（bi-layer）に相当する。
【００７９】
図６（ａ）に示すように、各レイヤ７のステップ面３９は、［１１−２０］軸方向にテラス面３８の幅を保ちながら、規則的に並ぶことになる。また、ステップ面３９のステップエッジとなるステップライン４０は、［１１−２０］軸方向と垂直の関係を保ちながら（言い換えれば、[−１１００]軸方向と平行の関係を保ちながら）、テラス面３８の幅を取りながら平行に並ぶようになる。
【００８０】
エピタキシャル層４は、ｎ+型基板２のテラス面３８およびステップ面３９を保ちながら、各レイヤ７が［１１−２０］軸方向に沿って横方向に結晶成長することにより形成されている。また、ｎ+型基板２のオフ角θは、好ましくは２°〜１０°である。オフ角θがこの範囲であれば、ステップ成長幅（各レイヤ７の成長方向の幅）を概ね一定にできるので、ＳｉＣエピタキシャルウエハ（ｎ+型基板２およびエピタキシャル層４）の量産時の制御性を向上させることができる。
【００８１】
この実施形態では、図６（ｂ）に示すように、トレンチ１３がｎ+型基板２のオフ方向に平行な方向に延びるストライプ状に形成されている。これにより、トレンチ１３の側面１６を「Ａ：オフ方向に平行」および「Ｂ：オフ方向に垂直」な成分に分解したときに、側面１６の大部分が平行成分となっている。その結果、トレンチ１３における絶縁破壊電界強度を大きくでき、耐圧を向上させることができる。
【００８２】
なお、側面１６を「Ａ：オフ方向に平行」および「Ｂ：オフ方向に垂直」な成分に分解したときに平行成分が垂直成分よりも大きくなるトレンチ１３としては、図６（ｂ）のストライプ形状の他、図７（ａ）〜図７（ｃ）に示す形状であってもよい。すなわち、図７（ａ）〜図７（ｃ）に示すトレンチ１３は、それぞれ、「Ａ：オフ方向に平行」な長辺を有する長方形、「Ａ：オフ方向に平行」な長軸を有するひし形、および「Ａ：オフ方向に平行」な対辺を有する正六角形である。これらいずれの形状でも、側面１６を平行成分Ａおよび垂直成分Ｂに分解した場合、平行成分Ａが垂直成分Ｂよりも大きくなっている。
【００８３】
そして、平行成分Ａ＞垂直成分Ｂを満たすことによる耐圧向上の効果は、図８によって証明できる。
【００８４】
図８は、トレンチ１３の側面１６の面方位と耐圧との関係を示すレーダーチャートである。図８において、レーダーチャートの外周に付された角度を表す数字は、「Ｂ：オフ方向に垂直」な角度０°の基準トレンチ１３に対して、実験対象のトレンチ１３が時計回りに何度傾いているかを示している。この場合、角度「９０°」のトレンチ１３が、「Ａ：オフ方向に平行」なトレンチとなる。一方、レーダーチャートの径方向に１０刻みで付された数字は、ショットキーバリアダイオード１の耐圧（ＢＶ：Breakdown Voltage）を示している。
【００８５】
図８から、トレンチ１３の角度が９０°に近く、側面１６の平行成分Ａが垂直成分Ｂよりも大きくなればなるほど耐圧が向上していることが分かる。たとえば印加電流５００μＡの場合では、トレンチ１３が「Ｂ：オフ方向に垂直」なストライプのとき（０°）の耐圧が約７６０Ｖであるの対し、「４５°」および「６０°」と平行成分Ａが増加するに従って耐圧も、それぞれ、約７７３Ｖおよび約７７７Ｖと増加している。そして、「９０°」で示される「Ａ：オフ方向に平行」なストライプトレンチ１３では、耐圧が約７８５Ｖとなっている。
【００８６】
このように側面１６の結晶方位によって耐圧が異なる理由は、ＳｉＣの衝突イオン化係数が、「Ａ：オフ方向に平行」および「Ｂ：オフ方向に垂直」な方向によって異なる異方性を有するためであると考えられる。つまり、ＳｉＣは、「Ａ：オフ方向に平行」な結晶面では衝突イオン化係数が小さいので、この方向の結晶面の比率を大きくすることによって、絶縁破壊電界強度を大きくでき、耐圧を向上させることができる。一方で、ＳｉＣにおける移動度は、結晶方位による異方性が比較的小さい。したがって、トレンチ１３の側面１６を上記のように形成して耐圧を向上させた場合に、移動度に与える影響が少なくて済む。
【００８７】
特に、上記した耐圧向上の効果は、この実施形態のように、絶縁破壊がトレンチ１３で支配的に起きやすい場合により有効である。すなわち、この実施形態では、一般的に電界集中が起きやすいと言われる表面電極（この実施形態では、アノード電極３１）の終端付近に、ｐｎ接合による空乏層を発生させるためのｐ型ＪＴＥ構造２２を設けた耐圧対策が施されたり、トレンチ１３の間隔が比較的広くて（３μｍ〜１０μｍ）トレンチ１３間に等電位面が密集しやすくなったりしているため、トレンチ１３の耐圧がアノード電極３１の終端付近に比べて相対的に低くなりやすい。
【００８８】
なお、図８では、トレンチ１３がストライプ状である場合の実験結果を示しているが、図７（ａ）〜図７（ｃ）に示した形状のトレンチ１３や、その他、平行成分Ａ＞垂直成分Ｂを満たすトレンチ１３であれば同様の効果を得ることができる。
＜ショットキーバリアダイオード１の変形例＞
図９〜図１９は、それぞれ、図３のショットキーバリアダイオード１の変形例を示す図である。図９〜図１９において、前述の図３および図９〜図１９の相互間で互いに対応する要素には同一の参照符号を付して示す。
【００８９】
まず、図９のショットキーバリアダイオード５１のように、図３のショットキーバリアダイオード１の構成において、コンタクトホール２９の外周縁３０は、ｐ型層エッジＣに対してアクティブ領域１１に近い側に設定されていてもよい。
【００９０】
次に、図１０のショットキーバリアダイオード６１のように、図３のショットキーバリアダイオード１の構成において、フィールド絶縁膜２８が省略されていてもよい。この場合、アノード電極３１の平面部３３は、除去領域１９の側面２３および底面２４に接するように形成されている。平面部３３の電極エッジＢは、ｐ型層２５のｐ型層エッジＣに対してアクティブ領域１１に近い側に位置している。そして、このアノード電極３１から露出した除去領域１９の底面２４に接するように、表面保護膜３６が形成されている。
【００９１】
次に、図１１のショットキーバリアダイオード７１のように、図３のショットキーバリアダイオード１の構成において、アノード電極３１の平面部３３の電極エッジＢは、ｐ型層２５のｐ型層エッジＣに対してアクティブ領域１１に近い側に位置していてもよい。つまり、オーバーラップ部３５は、ｐ型層２５の内方領域に収まっていてもよい。
【００９２】
次に、図１２のショットキーバリアダイオード８１のように、図３のショットキーバリアダイオード１の構成において、除去領域１９に代えて、外周領域１２におけるｐ型ＪＴＥ構造２２およびガードリング２６それぞれの形成位置に、本発明の除去領域の一例としてのＪＴＥトレンチ８２およびガードリングトレンチ８３が選択的に形成されていてもよい。
【００９３】
この場合、ｐ型ＪＴＥ構造２２はＪＴＥトレンチ８２の内面（側面８４および底面８５）に倣って形成され、ガードリング２６はガードリングトレンチ８３の内面（底面および側面）に倣って形成されていてもよい。ｐ型ＪＴＥ構造２２およびガードリング２６は、それぞれトレンチ８２，８３の内面全部に形成されているが、内面の一部のみに選択的に形成されていてもよい。また、フィールド絶縁膜２８は、ＪＴＥトレンチ８２およびガードリングトレンチ８３に埋め込まれるように形成されている。
【００９４】
次に、図１３のショットキーバリアダイオード９１のように、図１２のショットキーバリアダイオード８１の構成においてガードリングトレンチ８３およびガードリング２６が省略されていてもよい。
【００９５】
次に、図１４のショットキーバリアダイオード１０１のように、図３のショットキーバリアダイオード１の構成においてガードリング２６が省略されていてもよい。
【００９６】
次に、図１５のショットキーバリアダイオード１１１のように、図１２のショットキーバリアダイオード８１の構成においてフィールド絶縁膜２８が省略されていてもよい。この場合、アノード電極３１の平面部３３は、ＪＴＥトレンチ８２の側面８４および底面８５に接するように形成されていてもよい。平面部３３の電極エッジＢは、ｐ型層２５のｐ型層エッジＣに対してアクティブ領域１１に近い側に位置している。そして、このアノード電極３１から露出したＪＴＥトレンチ８２の底面８５に接するように、表面保護膜３６が形成されている。表面保護膜３６は、ガードリングトレンチ８３に埋め込まれている。
【００９７】
次に、図１６のショットキーバリアダイオード１２１のように、図１２のショットキーバリアダイオード８１の構成において平面部３３と埋め込み部３２が互いに異なる材料で形成されていてもよい。
【００９８】
平面部３３の材料としては、前述のようにＴｉ／Ａｌ等を使用できる。一方、埋め込み部３２の材料としては、たとえば、ポリシリコン（ｎ型またはｐ型ドープトポリシリコン）、タングステン（Ｗ）、チタン（Ｔｉ）またはそれらの合金等、埋め込み性に優れる材料を使用できる。
【００９９】
次に、図１７のショットキーバリアダイオード１３１のように、図１６のショットキーバリアダイオード１２１の構成において、ガードリングトレンチ８３に埋め込まれたフィールド絶縁膜２８に代えて、ガードリングトレンチ８３にガードリング埋め込み層１３２が埋め込まれていてもよい。
【０１００】
ガードリング埋め込み層１３２の材料としては、アノード電極３１の埋め込み部３２と同じ材料を使用できる。これにより、ガードリング埋め込み層１３２とアノード電極３１の埋め込み部３２を同時に形成することができる。
【０１０１】
次に、図１８のショットキーバリアダイオード１４１のように、図３のショットキーバリアダイオード１の構成において平面部３３と埋め込み部３２が互いに異なる材料で形成されていてもよい。
【０１０２】
平面部３３の材料としては、前述のようにＴｉ／Ａｌ等を使用できる。一方、埋め込み部３２の材料としては、たとえば、ポリシリコン（ｎ型またはｐ型ドープトポリシリコン）、タングステン（Ｗ）、チタン（Ｔｉ）またはそれらの合金等、埋め込み性に優れる材料を使用できる。
【０１０３】
次に、図１９のショットキーバリアダイオード１６１のように、図３のショットキーバリアダイオード１の構成においてｐ型層１７およびｐ+型コンタクト層１８は、トレンチ１３の底面１５のみに選択的に形成されていてもよい。これにより、トレンチ１３の側面１６には、ｎ-型ドリフト層８のｎ型領域が露出していてもよい。
【０１０４】
次に、ショットキーバリアダイオードにおけるｐ型の層１７，１８，２２，２５〜２７の形成方法について、ＪＴＥトレンチ８２およびガードリングトレンチ８３を有するショットキーバリアダイオード８１，９１，１１１，１２１，１３１の場合と、除去領域１９を有するショットキーバリアダイオード１，５１，６１，７１，１４１の場合に分けて説明する。
【０１０５】
まず、図２０Ａおよび図２０Ｂを参照して、前者のショットキーバリアダイオード８１，９１，１１１，１２１，１３１の場合について説明する。
【０１０６】
図２０Ａに示すように、トレンチ１３、ＪＴＥトレンチ８２およびガードリングトレンチ８３のパターンに応じた開口を有するハードマスク８６を形成し、当該ハードマスク８６を用いたエッチングによって、トレンチ１３、ＪＴＥトレンチ８２およびガードリングトレンチ８３が形成され、同時に、トレンチ１３によって区画された単位セル１４が形成される。
【０１０７】
次に、ハードマスク８６を残した状態で、トレンチ１３、ＪＴＥトレンチ８２およびガードリングトレンチ８３の内面へ不純物（この実施形態では、Ａｌイオン）を選択的に注入する。これにより、ｐ型ＪＴＥ構造２２、ガードリング２６およびｐ型層１７と同一形状のｐ型層８８が同時に形成される。
【０１０８】
次に、図２０Ｂに示すように、ｐ型ＪＴＥ構造２２およびガードリング２６を選択的に覆うレジストマスク８７を形成する。そして、このレジストマスク８７およびハードマスク８６を残した状態で、トレンチ１３およびＪＴＥトレンチ８２の内面へ不純物（この実施形態では、Ａｌイオン）を選択的に注入する。これにより、ｐ型ＪＴＥ構造２２およびガードリング２６に比べて相対的に高濃度なｐ型層１７，２５およびｐ+型コンタクト層１８，２７が同時に形成される。
【０１０９】
次に、図２１Ａ〜図２１Ｃを参照して、後者のショットキーバリアダイオード１，５１，６１，７１，１４１の場合について説明する。
【０１１０】
図２１Ａに示すように、トレンチ１３および除去領域１９のパターンに応じた開口を有するハードマスク８９を形成し、当該ハードマスク８９を用いたエッチングによって、トレンチ１３および除去領域１９が形成され、同時に、トレンチ１３によって区画された単位セル１４が形成される。
【０１１１】
次に、図２１Ｂに示すように、ハードマスク８９を残した状態で、除去領域１９においてｐ型ＪＴＥ構造２２のパターンに応じた開口を有するレジストマスク９０を形成する。そして、ハードマスク８９およびレジストマスク９０を用いて、トレンチ１３および除去領域１９の内面へ不純物（この実施形態では、Ａｌイオン）を選択的に注入する。これにより、ｐ型ＪＴＥ構造２２およびｐ型層１７と同一形状のｐ型層９３が同時に形成される。
【０１１２】
次に、図２１Ｃに示すように、ｐ型ＪＴＥ構造２２を選択的に覆うレジストマスク９２を形成する。そして、このレジストマスク９２およびハードマスク８９を残した状態で、トレンチ１３およびＪＴＥトレンチ８２の内面へ不純物（この実施形態では、Ａｌイオン）を選択的に注入する。これにより、ｐ型ＪＴＥ構造２２に比べて相対的に高濃度なｐ型層１７，２５およびｐ+型コンタクト層１８，２７が同時に形成される。
＜電界効果トランジスタ１５１の構成＞
図２２は、本発明の一実施形態に係る電界効果トランジスタ１５１の模式的な断面図である。図２２において、前述の図３との間で互いに対応する要素には同一の参照符号を付して示す。
【０１１３】
図２２の電界効果トランジスタ１５１では、各単位セル１４において、トレンチ１３の側面１６の一部を形成するようにエピタキシャル層４の表面１０に露出するｎ+ソース領域１５２と、トレンチ１３の側面１６の一部を形成するようにｎ+ソース領域１５２の裏面側に隣接するｐ型チャネル領域１５３とが形成されている。また、表面１０からｎ+ソース領域１５２を貫通してｐ型チャネル領域１５３に達するｐ+型チャネルコンタクト領域１５４が形成されている。この電界効果トランジスタ１５１では、ｎ-型ドリフト層８はドレイン領域となっている。トレンチ１３には、ゲート絶縁膜１５５を介してゲート電極１５６が埋め込まれている。
【０１１４】
また、各トレンチ１３の底面１５および側面１６のうち、底面１５に選択的にｐ型層１７が形成されている。
【０１１５】
また、エピタキシャル層４の表面１０には、ｎ+ソース領域１５２を選択的に露出させる開口が形成された層間絶縁膜１５７が形成されており、本発明の第１電極としてのソース電極１５８が当該開口を介してｎ+ソース領域１５２との間にオーミック接合を形成している。一方、ｎ+型基板２の裏面５には、ｎ+型基板２との間にオーミック接合を形成する本発明の第２電極の一例としてのドレイン電極１５９が形成されている。
【０１１６】
この電界効果トランジスタ１５１によっても、ショットキーバリアダイオード１と同様の耐圧向上の効果を達成することができる。
【０１１７】
なお、図３のショットキーバリアダイオード１に図９〜図１９に示す変形例が適用できたのと同様に、図２２の電界効果トランジスタ１５１に対しても、図９〜図１９で示した構成と同様の変形例を適用することができる。たとえば、図２２の電界効果トランジスタ１５１の構成において、コンタクトホール２９の外周縁３０は、図９に示すように、ｐ型層エッジＣに対してアクティブ領域１１に近い側に設定されていてもよい。
【０１１８】
以上、本発明の実施形態を説明したが、本発明は、他の形態で実施することもできる。
【０１１９】
たとえば、前述の実施形態および変形例の開示から把握される上記特徴は、異なる図で示された実施形態および変形例間でも互いに組み合わせることができる。
【０１２０】
また、ｎ+型基板２のオフ方向は［１−１００］軸方向であってもよい。さらに、ｎ+型基板２の表面３（主面）はＣ面であってもよい。Ｃ面を利用する場合、ｎ+型基板２のオフ角は、エピタキシャル成長時の制御性向上の観点から、０．６°以上（好ましくは、１０°以下）であることが好ましい。
【０１２１】
また、ボンディングワイヤ２０７をショットキーバリアダイオード１に接合するときのＣ：超音波振動方向は、図１で示したように必ずしもＡ：オフ方向に平行である必要はない。たとえば、Ｃ：超音波振動方向は、Ａ：オフ方向に平行と略平行であってよい。具体的には、図２３に示すように、Ｃ：超音波振動方向がボンディングワイヤ２０７の延出方向と平行であって、Ａ：オフ方向に平行とＣ：超音波振動方向とのなす角度αが、３０°以下であることが好ましく、１５°以下であることがさらに好ましい。
【０１２２】
また、前述のショットキーバリアダイオード１および電界効果トランジスタ１５１の各半導体部分の導電型を反転した構成が採用されてもよい。たとえば、ショットキーバリアダイオード１において、ｐ型の部分がｎ型であり、ｎ型の部分がｐ型であってもよい。
【０１２３】
本発明の半導体装置（半導体パワーデバイス）は、たとえば、電気自動車（ハイブリッド車を含む）、電車、産業用ロボットなどの動力源として利用される電動モータを駆動するための駆動回路を構成するインバータ回路に用いられるパワーモジュールに組み込むことができる。また、太陽電池、風力発電機その他の発電装置（とくに自家発電装置）が発生する電力を商用電源の電力と整合するように変換するインバータ回路に用いられるパワーモジュールにも組み込むことができる。
【０１２４】
本発明の実施形態は、本発明の技術的内容を明らかにするために用いられた具体例に過ぎず、本発明はこれらの具体例に限定して解釈されるべきではなく、本発明の精神および範囲は添付の請求の範囲によってのみ限定される。  本出願は、２０１３年１０月２４日に日本国特許庁に提出された特願２０１３−２２１５３２号に対応しており、この出願の全開示はここに引用により組み込まれるものとする。
【符号の説明】
【０１２５】
１  ショットキーバリアダイオード
２  ｎ+型基板
４  エピタキシャル層
６  カソード電極
７  ｎ型バッファ層
８  ｎ-型ドリフト層
９  （単位セル）上面
１０  （エピタキシャル層）表面
１１  アクティブ領域
１２  外周領域
１３  トレンチ
１６  （トレンチ）側面
１９  除去領域
２０  （エピタキシャル層）端面
２２  ｐ型ＪＴＥ構造
２４  （除去領域）底面
２５  ｐ型層
２６  ガードリング
２７  ｐ+型コンタクト層
２８  フィールド絶縁膜
２９  コンタクトホール
３１  アノード電極
５１  ショットキーバリアダイオード
６１  ショットキーバリアダイオード
７１  ショットキーバリアダイオード
８１  ショットキーバリアダイオード
８２  ＪＴＥトレンチ
８３  ガードリングトレンチ
８５  （トレンチ）底面
９１  ショットキーバリアダイオード
１０１  ショットキーバリアダイオード
１１１  ショットキーバリアダイオード
１２１  ショットキーバリアダイオード
１３１  ショットキーバリアダイオード
１４１  ショットキーバリアダイオード
１５１  電界効果トランジスタ
１５２  ｎ+型ソース領域
１５３  ｐ型チャネル領域
１５５  ゲート絶縁膜
１５６  ゲート電極
１５８  ソース電極
１５９  ドレイン電極
１６１  ショットキーバリアダイオード
Ａ  ＪＴＥエッジ
Ｂ  電極エッジ
Ｃ  ｐ型層エッジ
【図１】
2015060441.tif 000003
【図２】
2015060441.tif 000004
【図３】
2015060441.tif 000005
【図４】
2015060441.tif 000006
【図５】
2015060441.tif 000007
【図６】
2015060441.tif 000008
【図７】
2015060441.tif 000009
【図８】
2015060441.tif 000010
【図９】
2015060441.tif 000011
【図１０】
2015060441.tif 000012
【図１１】
2015060441.tif 000013
【図１２】
2015060441.tif 000014
【図１３】
2015060441.tif 000015
【図１４】
2015060441.tif 000016
【図１５】
2015060441.tif 000017
【図１６】
2015060441.tif 000018
【図１７】
2015060441.tif 000019
【図１８】
2015060441.tif 000020
【図１９】
2015060441.tif 000021
【図２０Ａ】
2015060441.tif 000022
【図２０Ｂ】
2015060441.tif 000023
【図２１Ａ】
2015060441.tif 000024
【図２１Ｂ】
2015060441.tif 000025
【図２１Ｃ】
2015060441.tif 000026
【図２２】
2015060441.tif 000027
【図２３】
2015060441.tif 000028
【国際調査報告】
2015060441.tif 000029
2015060441.tif 000030
2015060441.tif 000031
2015060441.tif 000032
2015060441.tif 000033