(57)【要約】  通信データを変調してディジタル変調信号を生成するモデム（１１）と、モデム（１１）により生成されたディジタル変調信号をデルタシグマ変調して、デルタシグマ変調後のディジタル変調信号を出力するΔΣ変調回路（１２），（１３）と、ΔΣ変調回路（１２），（１３）から出力されたディジタル変調信号の信号電力を所望の電力レベルに変換するとともに、そのディジタル変調信号の周波数をＩＦ周波数からＲＦ周波数に変換する高周波回路（２１），（２２）と、高周波回路（２１）による変換後のディジタル変調信号と高周波回路（２２）による変換後のディジタル変調信号とを合成して、２つのディジタル変調信号の合成信号を出力する合成回路（２３）とを備え、ΔΣ変調回路（１２），（１３）の回路構成が異なっている。
2017085789.tif 000002
【特許請求の範囲】
【請求項１】
通信データを変調してディジタル変調信号を生成するモデムと、
前記モデムにより生成されたディジタル変調信号をデルタシグマ変調して、デルタシグマ変調後のディジタル変調信号を出力する複数のΔΣ変調回路と、
前記複数のΔΣ変調回路から出力されたディジタル変調信号における信号レベル又は周波数のうち、少なくとも一方を変換してから変換後の複数のディジタル変調信号を合成、あるいは、前記複数のΔΣ変調回路から出力されたディジタル変調信号を合成してから、前記複数のディジタル変調信号の合成信号における信号レベル又は周波数のうち、少なくとも一方を変換する高周波部とを備え、
前記複数のΔΣ変調回路の回路構成又は動作条件が異なっていることを特徴とするディジタル送信機。
【請求項２】
前記高周波部は、
前記ΔΣ変調回路から出力されたディジタル変調信号における信号レベル又は周波数のうち、少なくとも一方を変換する複数の高周波回路と、
前記複数の高周波回路により変換されたディジタル変調信号を合成する合成回路とから構成されていることを特徴とする請求項１記載のディジタル送信機。
【請求項３】
前記高周波部は、
前記複数のΔΣ変調回路から出力されたディジタル変調信号を合成して、前記複数のディジタル変調信号の合成信号を出力する合成回路と、
前記合成回路から出力された合成信号における信号レベル又は周波数のうち、少なくとも一方を変換する高周波回路とから構成されていることを特徴とする請求項１記載のディジタル送信機。
【請求項４】
前記高周波部は、
前記ΔΣ変調回路から出力されたディジタル変調信号における信号レベル又は周波数のうち、少なくとも一方を変換する複数の高周波回路と、
前記高周波回路により変換されたディジタル変調信号を空間に放射する複数のアンテナとから構成されており、
前記複数のアンテナから放射されたディジタル変調信号が空間で合成されることを特徴とする請求項１記載のディジタル送信機。
【請求項５】
前記複数のΔΣ変調回路として、回路構成が同一のΔΣ変調回路が実装されており、
前記複数のΔΣ変調回路に対して異なる動作条件を設定する設定回路を備えたことを特徴とする請求項１記載のディジタル送信機。
【請求項６】
前記複数のΔΣ変調回路は、
前記設定回路により設定された動作条件に対応するディジタル変調信号の初期値を出力する初期値回路と、
前記設定回路により設定された動作条件に対応する疑似雑音信号を生成するＰＮ信号生成回路と、
動作タイミングを示すクロック群のうち、１番目のクロックが入力されると、前記モデムにより生成されたディジタル変調信号に対して、前記初期値回路から出力された初期値と、前記ＰＮ信号生成回路により生成された疑似雑音信号とを加算して、前記初期値及び前記疑似雑音信号を加算したディジタル変調信号を出力し、２番目以降のクロックが入力されると、前記モデムにより生成されたディジタル変調信号に対して、前記ＰＮ信号生成回路により生成された疑似雑音信号を加算して、前記疑似雑音信号を加算したディジタル変調信号を出力する加算器と、
前記加算器から出力されたディジタル変調信号をデルタシグマ変調して、デルタシグマ変調後のディジタル変調信号を出力するΔΣ変調器とから構成されていることを特徴とする請求項５記載のディジタル送信機。
【請求項７】
前記複数のΔΣ変調回路は、
前記設定回路により設定された動作条件に対応するディジタル変調信号の第一の初期値と第二の初期値を出力する初期値回路と、
前記設定回路により設定された動作条件に対応する第一の疑似雑音信号と第二の疑似雑音信号を生成するＰＮ信号生成回路と、
前記設定回路により設定された動作条件に対応するオフセット信号を生成するオフセット生成回路と、
動作タイミングを示すクロック群のうち、１番目のクロックが入力されると、前記モデムにより生成されたディジタル変調信号に対して、前記初期値回路から出力された第一の初期値と、前記ＰＮ信号生成回路により生成された第一の疑似雑音信号とを加算して、前記第一の初期値及び前記第一の疑似雑音信号を加算したディジタル変調信号を出力し、２番目以降のクロックが入力されると、前記モデムにより生成されたディジタル変調信号に対して、前記ＰＮ信号生成回路により生成された第一の疑似雑音信号を加算して、前記第一の疑似雑音信号を加算したディジタル変調信号を出力する第１の加算器と、
前記第１の加算器から出力されたディジタル変調信号をデルタシグマ変調して、デルタシグマ変調後のディジタル変調信号を出力する第１のΔΣ変調器と、
前記１番目のクロックが入力されると、前記第１のΔΣ変調器から出力されたディジタル変調信号に対して、前記初期値回路から出力された第二の初期値と、前記ＰＮ信号生成回路により生成された第二の疑似雑音信号と、前記オフセット生成回路により生成されたオフセット信号とを加算して、前記第二の初期値、前記第二の疑似雑音信号及び前記オフセット信号を加算したディジタル変調信号を出力し、前記２番目以降のクロックが入力されると、前記第１のΔΣ変調器から出力されたディジタル変調信号に対して、前記ＰＮ信号生成回路により生成された第二の疑似雑音信号と、前記オフセット生成回路により生成されたオフセット信号とを加算して、前記第二の疑似雑音信号及び前記オフセット信号を加算したディジタル変調信号を出力する第２の加算器と、
前記第２の加算器から出力されたディジタル変調信号をデルタシグマ変調して、デルタシグマ変調後のディジタル変調信号を出力する第２のΔΣ変調器と、
前記第１のΔΣ変調器から出力されたディジタル変調信号と前記第２のΔΣ変調器から出力されたディジタル変調信号とを加算して、前記加算したディジタル変調信号を出力する第３の加算器とから構成されていることを特徴とする請求項５記載のディジタル送信機。
【請求項８】
前記モデムとして、互いに同一のディジタル変調信号を生成する複数のモデムが実装されて、前記複数のモデムと前記複数のΔΣ変調回路が一対一で接続されていることを特徴とする請求項１記載のディジタル送信機。
【請求項９】
前記複数のΔΣ変調回路の入力側に設けられ、前記モデムにより生成されたディジタル変調信号を遅延して、遅延後のディジタル変調信号を当該ΔΣ変調回路に出力する複数の遅延回路と、
前記複数の遅延回路によるディジタル変調信号の遅延量を制御する遅延制御回路とを備えたことを特徴とする請求項１記載のディジタル送信機。
【請求項１０】
通信データを変調してディジタル変調信号を生成するモデムと、
前記モデムにより生成されたディジタル変調信号をパルス幅変調して、パルス幅変調後のディジタル変調信号を出力する複数のパルス幅変調回路と、
前記複数のパルス幅変調回路から出力されたディジタル変調信号における信号レベル又は周波数のうち、少なくとも一方を変換してから変換後の複数のディジタル変調信号を合成、あるいは、前記複数のパルス幅変調回路から出力されたディジタル変調信号を合成してから、前記複数のディジタル変調信号の合成信号における信号レベル又は周波数のうち、少なくとも一方を変換する高周波部とを備え、
前記複数のパルス幅変調回路の回路構成又は動作条件が異なっていることを特徴とするディジタル送信機。
【請求項１１】
前記高周波部は、
前記パルス幅変調回路から出力されたディジタル変調信号における信号レベル又は周波数のうち、少なくとも一方を変換する複数の高周波回路と、
前記複数の高周波回路により変換されたディジタル変調信号を合成する合成回路とから構成されていることを特徴とする請求項１０記載のディジタル送信機。
【請求項１２】
前記高周波部は、
前記複数のパルス幅変調回路から出力されたディジタル変調信号を合成して、前記複数のディジタル変調信号の合成信号を出力する合成回路と、
前記合成回路から出力された合成信号における信号レベル又は周波数のうち、少なくとも一方を変換する高周波回路とから構成されていることを特徴とする請求項１０記載のディジタル送信機。
【請求項１３】
前記高周波部は、
前記パルス幅変調回路から出力されたディジタル変調信号における信号レベル又は周波数のうち、少なくとも一方を変換する複数の高周波回路と、
前記高周波回路により変換されたディジタル変調信号を空間に放射する複数のアンテナとから構成されており、
前記複数のアンテナから放射されたディジタル変調信号が空間で合成されることを特徴とする請求項１０記載のディジタル送信機。
【請求項１４】
前記複数のパルス幅変調回路として、回路構成が同一のパルス幅変調回路が実装されており、
前記複数のパルス幅変調回路に対して異なる動作条件を設定する設定回路を備えたことを特徴とする請求項１０記載のディジタル送信機。
【請求項１５】
前記モデムとして、互いに同一のディジタル変調信号を生成する複数のモデムが実装されて、前記複数のモデムと前記複数のパルス幅変調回路が一対一で接続されていることを特徴とする請求項１０記載のディジタル送信機。
【請求項１６】
前記複数のパルス幅変調回路の入力側に設けられ、前記モデムにより生成されたディジタル変調信号を遅延して、遅延後のディジタル変調信号を当該パルス幅変調回路に出力する複数の遅延回路と、
前記複数の遅延回路によるディジタル変調信号の遅延量を制御する遅延制御回路とを備えたことを特徴とする請求項１５記載のディジタル送信機。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、モデムなどのディジタル回路で生成されたディジタル変調信号を直接高周波帯で送信するディジタル送信機に関するものである。
【背景技術】
【０００２】
例えば、以下の非特許文献１には、モデムなどのディジタル回路で生成されたディジタル変調信号を直接高周波帯で送信するディジタル送信機が開示されている。
このディジタル送信機では、モデムで生成されたディジタル変調信号を直接高周波帯で送信するため、ベースバンド周波数帯の変調信号を高周波帯の周波数に変換するためのアナログ回路が不要となり、回路構成を簡素化することができる。
なお、このディジタル送信機では、モデムで生成されたディジタル変調信号を直接高周波帯で送信できるようにするために、モデムで生成されたディジタル変調信号をデルタシグマ変調して、デルタシグマ変調後のディジタル変調信号を出力するΔΣ変調回路が実装されている。
以下の非特許文献２には、ΔΣ変調回路の回路構成が開示されている。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】前畠貴,戸谷一幸,亀田卓,末松憲治,“1ビットディジタルRF送信器に関する要素技術開発” 信学技報, vol. 113, no. 57, SR2013-2, pp. 9-15, 2013年5月.
【非特許文献２】Tom A. D. Riley, Miles A. Copeland, Tad A. Kwasniewski, “ Delta-Sigma Modulation in Fractional-N Frequency Synthesis” IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 28, NO. 5, MAY 1993
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来のディジタル送信機は以上のように構成されているので、モデムで生成されたディジタル変調信号を直接高周波帯で送信することができる。しかし、モデムで生成されたディジタル変調信号をデルタシグマ変調する際、所望の変調信号帯域の近傍にΔΣノイズが発生するため、所望信号成分とノイズ成分との電力比である信号対雑音比（ＳＮＲ）が劣化してしまうという課題があった。なお、このΔΣノイズは、隣接チャネルでの通信や近接周波数帯の他の通信に対して干渉し、通信品質の劣化を引き起こす原因となる。【０００５】
この発明は上記のような課題を解決するためになされたもので、ディジタル変調信号のデルタシグマ変調に伴うΔΣノイズを低減して、信号対雑音比を高めることができるディジタル送信機を得ることを目的とする。
【課題を解決するための手段】
【０００６】
この発明に係るディジタル送信機は、通信データを変調してディジタル変調信号を生成するモデムと、モデムにより生成されたディジタル変調信号をデルタシグマ変調して、デルタシグマ変調後のディジタル変調信号を出力する複数のΔΣ変調回路と、複数のΔΣ変調回路から出力されたディジタル変調信号における信号レベル又は周波数のうち、少なくとも一方を変換してから変換後の複数のディジタル変調信号を合成、あるいは、複数のΔΣ変調回路から出力されたディジタル変調信号を合成してから、複数のディジタル変調信号の合成信号における信号レベル又は周波数のうち、少なくとも一方を変換する高周波部とを備え、複数のΔΣ変調回路の回路構成又は動作条件が異なっているようにしたものである。
【発明の効果】
【０００７】
この発明によれば、複数のΔΣ変調回路の回路構成又は動作条件が異なっているように構成したので、ディジタル変調信号のデルタシグマ変調に伴うΔΣノイズを低減して、信号対雑音比を高めることができる効果がある。
【図面の簡単な説明】
【０００８】
【図１】この発明の実施の形態１によるディジタル送信機を示す構成図である。
【図２】この発明の実施の形態２によるディジタル送信機を示す構成図である。
【図３】この発明の実施の形態３によるディジタル送信機を示す構成図である。
【図４】この発明の実施の形態４によるディジタル送信機を示す構成図である。
【図５】この発明の実施の形態４によるディジタル送信機のΔΣ変調回路５１，５２を示す構成図である。
【図６】この発明の実施の形態５によるディジタル送信機のΔΣ変調回路５１，５２を示す構成図である。
【図７】この発明の実施の形態６によるディジタル送信機の変調信号出力回路部６を示す構成図である。
【図８】この発明の実施の形態７によるディジタル送信機の変調信号出力回路部７を示す構成図である。
【図９】この発明の実施の形態８によるディジタル送信機を示す構成図である。
【図１０】この発明の実施の形態９によるディジタル送信機を示す構成図である。
【図１１】この発明の実施の形態１０によるディジタル送信機を示す構成図である。
【図１２】この発明の実施の形態１１によるディジタル送信機を示す構成図である。
【図１３】この発明の実施の形態１２によるディジタル送信機の変調信号出力回路部９３を示す構成図である。
【図１４】この発明の実施の形態１３によるディジタル送信機の変調信号出力回路部９４を示す構成図である。
【発明を実施するための形態】
【０００９】
以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面にしたがって説明する。
【００１０】
実施の形態１．
図１はこの発明の実施の形態１によるディジタル送信機を示す構成図である。
図１において、変調信号出力回路部１はモデム１１とΔΣ変調回路１２，１３から構成されており、通信データを変調してディジタル変調信号を生成し、そのディジタル変調信号をデルタシグマ変調するディジタル回路である。
モデム１１は通信データを変調してディジタル変調信号を生成し、そのディジタル変調信号をΔΣ変調回路１２，１３に出力する。
【００１１】
ΔΣ変調回路１２は信号入力端子がモデム１１の信号出力端子と接続されており、モデム１１から出力されたディジタル変調信号をデルタシグマ変調して、デルタシグマ変調後のディジタル変調信号を出力するディジタル回路である。
ΔΣ変調回路１３は信号入力端子がモデム１１の信号出力端子と接続されており、ΔΣ変調回路１２と回路構成が異なっているが、ΔΣ変調回路１２と同様に、モデム１１から出力されたディジタル変調信号をデルタシグマ変調して、デルタシグマ変調後のディジタル変調信号を出力する。
【００１２】
高周波部２は高周波回路２１，２２と合成回路２３から構成されている回路である。
高周波回路２１は信号入力端子がΔΣ変調回路１２の信号出力端子と接続されており、ΔΣ変調回路１２から出力されたディジタル変調信号の信号電力（信号レベル）を所望の電力レベル（信号レベル）に変換するとともに、そのディジタル変調信号の周波数をＩＦ周波数（中間周波数）からＲＦ周波数（無線周波数）に変換する。
高周波回路２２は信号入力端子がΔΣ変調回路１３の信号出力端子と接続されており、ΔΣ変調回路１３から出力されたディジタル変調信号の信号電力を所望の電力レベルに変換するとともに、そのディジタル変調信号の周波数をＩＦ周波数からＲＦ周波数に変換する。
この実施の形態１では、高周波回路２１，２２が、ディジタル変調信号の信号電力の変換と周波数の変換を行う例を示しているが、信号電力又は周波数の変換のうち、いずれか一方の変換を行うものでもよい。
【００１３】
なお、高周波回路２１，２２の具体的な構成として、例えば、１ビットのディジタル変調信号を入力してスッチング動作する増幅回路、そのディジタル変調信号の信号電力を所望の電力レベルに調整する可変利得回路、そのディジタル変調信号の周波数をＩＦ周波数からＲＦ周波数に変換する周波数変換回路、そのディジタル変調信号に含まれている不要波を抑圧するフィルタ回路などの要素回路から構成されているものが考えられる。また、別の要素回路を含んでいてもよい。
合成回路２３は第１の信号入力端子が高周波回路２１の信号出力端子と接続されて、第２の信号入力端子が高周波回路２２の信号出力端子と接続されており、高周波回路２１による変換後のディジタル変調信号と高周波回路２２による変換後のディジタル変調信号とを合成して、２つのディジタル変調信号の合成信号を出力する。
【００１４】
次に動作について説明する。
変調信号出力回路部１のモデム１１は、例えば、外部から各種の情報等からなる通信データを受けると、その通信データを変調してディジタル変調信号を生成し、そのディジタル変調信号をΔΣ変調回路１２，１３に出力する。
ここで、モデム１１により生成されるディジタル変調信号としては、例えば、一般的なモデムから出力されるアナログ変調信号の各時刻における振幅値を多ビットで表しているディジタル変調信号が考えられる。ただし、多ビットのディジタル変調信号に限るものではない。
【００１５】
ΔΣ変調回路１２は、モデム１１からディジタル変調信号を受けると、そのディジタル変調信号をデルタシグマ変調して、デルタシグマ変調後のディジタル変調信号を高周波回路２１に出力する。
ΔΣ変調回路１３は、モデム１１からディジタル変調信号を受けると、そのディジタル変調信号をデルタシグマ変調して、デルタシグマ変調後のディジタル変調信号を高周波回路２２に出力する。
ここで、ΔΣ変調回路１２，１３から出力されるデルタシグマ変調後のディジタル変調信号は、高周波回路２１，２２の信号処理に適している１ビット又は多ビットのディジタル変調信号である。
【００１６】
ΔΣ変調回路１２，１３がデルタシグマ変調する際に発生するΔΣノイズの特性は、ΔΣ変調回路１２，１３の回路構成に依存する。
この実施の形態１では、ΔΣ変調回路１２とΔΣ変調回路１３の回路構成が異なっているものを想定しており、ΔΣ変調回路１２とΔΣ変調回路１３の回路構成が異なっていれば、デルタシグマ変調の処理シーケンスが異なるため、ΔΣノイズの特性が異なる。
これにより、ΔΣ変調回路１２から発生するΔΣノイズの成分と、ΔΣ変調回路１３から発生するΔΣノイズの成分とはインコヒーレントである。
一方、ΔΣ変調回路１２，１３は、モデム１１から出力された同一のディジタル変調信号をデルタシグマ変調するものであるため、ΔΣ変調回路１２から出力されるディジタル変調信号の所望信号成分と、ΔΣ変調回路１３から出力されるディジタル変調信号の所望信号成分とはコヒーレントである。
【００１７】
ΔΣ変調回路１２，１３の具体的な回路構成としては、後述の実施の形態４で説明する内蔵のΔΣ変調器の段数が１段のΔΣ変調回路や、後述の実施の形態５で説明する内蔵のΔΣ変調器の段数が２段のΔΣ変調回路などが考えられる。
例えば、ΔΣ変調回路１２が内蔵しているΔΣ変調器の段数が１段で、ΔΣ変調回路１３が内蔵しているΔΣ変調器の段数が２段であれば、ΔΣ変調回路１２から発生するΔΣノイズの成分と、ΔΣ変調回路１３から発生するΔΣノイズの成分とがインコヒーレントになる。
【００１８】
高周波回路２１は、ΔΣ変調回路１２からデルタシグマ変調後のディジタル変調信号を受けると、そのディジタル変調信号の信号電力を所望の電力レベルに変換するとともに、そのディジタル変調信号の周波数をＩＦ周波数からＲＦ周波数に変換し、変換後のディジタル変調信号を合成回路２３に出力する。
高周波回路２２は、ΔΣ変調回路１３からデルタシグマ変調後のディジタル変調信号を受けると、そのディジタル変調信号の信号電力を所望の電力レベルに変換するとともに、そのディジタル変調信号の周波数をＩＦ周波数からＲＦ周波数に変換し、変換後のディジタル変調信号を合成回路２３に出力する。
ここでは、高周波回路２１から出力される変換後のディジタル変調信号と、高周波回路２２から出力される変換後のディジタル変調信号とは、信号電力が同一で、周波数が同一であるものとする。
高周波回路２１，２２から出力される変換後のディジタル変調信号についても、ΔΣノイズ成分がインコヒーレントであるが、ディジタル変調信号の所望信号成分はコヒーレントである。
【００１９】
合成回路２３は、高周波回路２１から出力された変換後のディジタル変調信号と、高周波回路２２から出力された変換後のディジタル変調信号とを合成して、２つのディジタル変調信号の合成信号を出力する。
このとき、２つのディジタル変調信号の所望信号成分はコヒーレントであるため、合成回路２３の合成によって、２つの所望信号成分が電圧加算となる。一方、２つのディジタル変調信号のΔΣノイズ成分はインコヒーレントであるため、合成回路２３の合成によって、２つのディジタル変調信号のΔΣノイズ成分が電力加算となる。
その結果、合成回路２３から出力される合成信号における所望信号成分とΔΣノイズ成分との電力比である信号対雑音比（ＳＮＲ）は、各々の高周波回路２１，２２から出力されるディジタル変調信号における所望信号成分とΔΣノイズ成分とのＳＮＲと比べて、理論的には３ｄＢ改善される。
【００２０】
以上で明らかなように、この実施の形態１によれば、通信データを変調してディジタル変調信号を生成するモデム１１と、モデム１１により生成されたディジタル変調信号をデルタシグマ変調して、デルタシグマ変調後のディジタル変調信号を出力するΔΣ変調回路１２，１３と、ΔΣ変調回路１２，１３から出力されたディジタル変調信号の信号電力を所望の電力レベルに変換するとともに、そのディジタル変調信号の周波数をＩＦ周波数からＲＦ周波数に変換する高周波回路２１，２２と、高周波回路２１による変換後のディジタル変調信号と高周波回路２２による変換後のディジタル変調信号とを合成して、２つのディジタル変調信号の合成信号を出力する合成回路２３とを備え、ΔΣ変調回路１２，１３の回路構成が異なっているように構成したので、ディジタル変調信号のデルタシグマ変調に伴うΔΣノイズを低減して、ＳＮＲを高めることができる効果を奏する。
【００２１】
この実施の形態１では、変調信号出力回路部１が、回路構成が異なる２つのΔΣ変調回路１２，１３を実装している例を示したが、変調信号出力回路部１が、回路構成が異なるＮ個のΔΣ変調回路を実装するとともに、高周波部２が、Ｎ個の高周波回路を実装し、合成回路２３が、Ｎ個の高周波回路から出力された変換後のディジタル変調信号を合成するようにしてもよい。
【００２２】
実施の形態２．
上記実施の形態１では、高周波部２が、ΔΣ変調回路１２，１３から出力されたディジタル変調信号の信号電力を所望の電力レベルに変換するとともに、そのディジタル変調信号の周波数をＩＦ周波数からＲＦ周波数に変換してから、変換後の２つのディジタル変調信号を合成するものを示したが、ΔΣ変調回路１２，１３から出力されたディジタル変調信号を合成してから、２つのディジタル変調信号の合成信号の信号電力を所望の電力レベルに変換するとともに、その合成信号の周波数をＩＦ周波数からＲＦ周波数に変換するようにしてもよい。
【００２３】
図２はこの発明の実施の形態２によるディジタル送信機を示す構成図であり、図２において、図１と同一符号は同一または相当部分を示すので説明を省略する。
高周波部３は合成回路３１と高周波回路３２から構成されている回路である。
合成回路３１は第１の信号入力端子がΔΣ変調回路１２の信号出力端子と接続されて、第２の信号入力端子がΔΣ変調回路１３の信号出力端子と接続されており、ΔΣ変調回路１２から出力されたデルタシグマ変調後のディジタル変調信号と、ΔΣ変調回路１３から出力されたデルタシグマ変調後のディジタル変調信号とを合成し、２つのディジタル変調信号の合成信号を高周波回路３２に出力する。
高周波回路３２は信号入力端子が合成回路３１の信号出力端子と接続されており、合成回路３１から出力された合成信号の信号電力を所望の電力レベルに変換するとともに、その合成信号の周波数をＩＦ周波数からＲＦ周波数に変換する。
この実施の形態２では、高周波回路３２が、合成信号の信号電力の変換と周波数の変換を行う例を示しているが、信号電力又は周波数の変換のうち、いずれか一方の変換を行うものでもよい。
【００２４】
次に動作について説明する。
変調信号出力回路部１については、上記実施の形態１と同様であるため、ここでは、高周波部３について説明する。
合成回路３１は、ΔΣ変調回路１２から出力されたデルタシグマ変調後のディジタル変調信号と、ΔΣ変調回路１３から出力されたデルタシグマ変調後のディジタル変調信号とを合成して、２つのディジタル変調信号の合成信号を出力する。
このとき、２つのディジタル変調信号の所望信号成分はコヒーレントであるため、合成回路３１の合成によって、２つの所望信号成分が電圧加算となる。一方、２つのディジタル変調信号のΔΣノイズ成分はインコヒーレントであるため、合成回路３１の合成によって、２つのディジタル変調信号のΔΣノイズ成分が電力加算となる。
その結果、合成回路３１から出力される合成信号における所望信号成分とΔΣノイズ成分との電力比であるＳＮＲは、各々のΔΣ変調回路１２，１３から出力されるディジタル変調信号における所望信号成分とΔΣノイズ成分とのＳＮＲと比べて、理論的には３ｄＢ改善される。
【００２５】
高周波回路３２は、合成回路３１から合成信号を受けると、その合成信号の信号電力を所望の電力レベルに変換するとともに、その合成信号の周波数をＩＦ周波数からＲＦ周波数に変換する。
【００２６】
以上で明らかなように、この実施の形態２によれば、通信データを変調してディジタル変調信号を生成するモデム１１と、モデム１１により生成されたディジタル変調信号をデルタシグマ変調して、デルタシグマ変調後のディジタル変調信号を出力するΔΣ変調回路１２，１３と、ΔΣ変調回路１２から出力されたデルタシグマ変調後のディジタル変調信号と、ΔΣ変調回路１３から出力されたデルタシグマ変調後のディジタル変調信号とを合成し、２つのディジタル変調信号の合成信号を出力する合成回路３１と、合成回路３１から出力された合成信号の信号電力を所望の電力レベルに変換するとともに、その合成信号の周波数をＩＦ周波数からＲＦ周波数に変換する高周波回路３２とを備え、ΔΣ変調回路１２，１３の回路構成が異なっているように構成したので、ディジタル変調信号のデルタシグマ変調に伴うΔΣノイズを低減して、ＳＮＲを高めることができる効果を奏する。
また、この実施の形態２では、高周波部３が、ΔΣ変調回路１２，１３から出力されたディジタル変調信号を合成してから、２つのディジタル変調信号の合成信号の信号電力の電力レベルや周波数を変換するようにしているので、高周波回路の個数を１個にすることができ、回路構成の簡単化を図ることができる効果を奏する。
【００２７】
この実施の形態２では、変調信号出力回路部１が、回路構成が異なる２つのΔΣ変調回路１２，１３を実装している例を示したが、変調信号出力回路部１が、回路構成が異なるＮ個のΔΣ変調回路を実装するとともに、高周波部２の合成回路３１が、Ｎ個のΔΣ変調回路から出力されたデルタシグマ変調後のディジタル変調信号を合成するようにしてもよい。
【００２８】
実施の形態３．
上記実施の形態１では、合成回路２３が、高周波回路２１から出力された変換後のディジタル変調信号と、高周波回路２２から出力された変換後のディジタル変調信号とを合成して、２つのディジタル変調信号の合成信号を出力するものを示したが、高周波回路２１，２２から出力された変換後のディジタル変調信号を空間に放射する複数のアンテナを備え、複数のアンテナから放射されたディジタル変調信号が空間で合成されるようにしてもよい。
【００２９】
図３はこの発明の実施の形態３によるディジタル送信機を示す構成図であり、図３において、図１と同一符号は同一または相当部分を示すので説明を省略する。
高周波部４は高周波回路２１，２２とアンテナ４１，４２から構成されている回路である。
アンテナ４１は高周波回路２１の信号出力端子と接続されており、高周波回路２１から出力された変換後のディジタル変調信号を空間に放射する。
アンテナ４２は高周波回路２２の信号出力端子と接続されており、高周波回路２２から出力された変換後のディジタル変調信号を空間に放射する。
【００３０】
次に動作について説明する。
変調信号出力回路部１については、上記実施の形態１と同様であるため、ここでは、高周波部４について説明する。
高周波回路２１は、ΔΣ変調回路１２からデルタシグマ変調後のディジタル変調信号を受けると、上記実施の形態１と同様に、そのディジタル変調信号の信号電力を所望の電力レベルに変換するとともに、そのディジタル変調信号の周波数をＩＦ周波数からＲＦ周波数に変換し、変換後のディジタル変調信号を出力する。
高周波回路２２は、ΔΣ変調回路１３からデルタシグマ変調後のディジタル変調信号を受けると、上記実施の形態１と同様に、そのディジタル変調信号の信号電力を所望の電力レベルに変換するとともに、そのディジタル変調信号の周波数をＩＦ周波数からＲＦ周波数に変換し、変換後のディジタル変調信号を出力する。
ここでは、高周波回路２１から出力される変換後のディジタル変調信号と、高周波回路２２から出力される変換後のディジタル変調信号とは、信号電力が同一で、周波数が同一であるものとする。
高周波回路２１，２２から出力される変換後のディジタル変調信号についても、ΔΣノイズ成分がインコヒーレントであるが、ディジタル変調信号の所望信号成分はコヒーレントである。
【００３１】
アンテナ４１は、高周波回路２１から変換後のディジタル変調信号を受けると、そのディジタル変調信号を空間に放射する。
アンテナ４２は、高周波回路２２から変換後のディジタル変調信号を受けると、そのディジタル変調信号を空間に放射する。
アンテナ４１から放射されたディジタル変調信号と、アンテナ４２から放射されたディジタル変調信号とは、空間で合成される。
【００３２】
このとき、高周波回路２１，２２から出力された２つのディジタル変調信号の所望信号成分はコヒーレントであるため、空間での合成によって、２つの所望信号成分が電圧加算となる。一方、２つのディジタル変調信号のΔΣノイズ成分はインコヒーレントであるため、空間での合成によって、２つのディジタル変調信号のΔΣノイズ成分が電力加算となる。
その結果、空間で合成された信号における所望信号成分とΔΣノイズ成分との電力比であるＳＮＲは、各々の高周波回路２１，２２から出力されるディジタル変調信号における所望信号成分とΔΣノイズ成分とのＳＮＲと比べて、理論的には３ｄＢ改善される。したがって、当該ディジタル送信機との通信対象である受信機は、ＳＮＲが高い信号を受信することができる。
【００３３】
以上で明らかなように、この実施の形態３によれば、通信データを変調してディジタル変調信号を生成するモデム１１と、モデム１１により生成されたディジタル変調信号をデルタシグマ変調して、デルタシグマ変調後のディジタル変調信号を出力するΔΣ変調回路１２，１３と、ΔΣ変調回路１２，１３から出力されたディジタル変調信号の信号電力を所望の電力レベルに変換するとともに、そのディジタル変調信号の周波数をＩＦ周波数からＲＦ周波数に変換する高周波回路２１，２２と、高周波回路２１，２２から出力された変換後のディジタル変調信号を空間に放射するアンテナ４１，４２とを備え、ΔΣ変調回路１２，１３の回路構成が異なっているように構成したので、ディジタル変調信号のデルタシグマ変調に伴うΔΣノイズを低減して、ＳＮＲを高めることができる効果を奏する。
また、この実施の形態３では、合成回路２３が不要になる。
【００３４】
実施の形態４．
上記実施の形態１〜３では、変調信号出力回路部１が、回路構成が異なるΔΣ変調回路１２，１３を実装しているものを示したが、この場合、ΔΣ変調回路１２，１３の回路構成をそれぞれ設計する必要があるため、回路開発の負荷が増大する。
そこで、この実施の形態４では、回路構成が同一のΔΣ変調回路を変調信号出力回路部に複数実装し、複数のΔΣ変調回路に対して異なる動作条件を設定するものについて説明する。
【００３５】
図４はこの発明の実施の形態４によるディジタル送信機を示す構成図であり、図４において、図１と同一符号は同一または相当部分を示すので説明を省略する。
図４の例では、ディジタル送信機が高周波部２を実装している例を示しているが、ディジタル送信機が図２の高周波部３や図３の高周波部４を実装しているものであってもよい。
変調信号出力回路部５はモデム１１、ΔΣ変調回路５１，５２及び設定回路５３から構成されているディジタル回路である。
【００３６】
ΔΣ変調回路５１は信号入力端子がモデム１１の信号出力端子と接続されており、モデム１１から出力されたディジタル変調信号をデルタシグマ変調して、デルタシグマ変調後のディジタル変調信号を出力するディジタル回路である。
ΔΣ変調回路５２はΔΣ変調回路５１と回路構成が同一の回路である。ΔΣ変調回路５２は信号入力端子がモデム１１の信号出力端子と接続されており、モデム１１から出力されたディジタル変調信号をデルタシグマ変調して、デルタシグマ変調後のディジタル変調信号を出力する。
設定回路５３はΔΣ変調回路５１，５２に対して異なる動作条件を設定する回路である。
【００３７】
図５はこの発明の実施の形態４によるディジタル送信機のΔΣ変調回路５１，５２を示す構成図である。
図５において、初期値回路６１は設定回路５３により設定された動作条件に対応するディジタル変調信号の初期値を出力する回路である。
ただし、設定回路５３が、ΔΣ変調回路５１，５２に対して異なる動作条件を設定するため、ΔΣ変調回路５１の初期値回路６１が出力する初期値と、ΔΣ変調回路５２の初期値回路６１が出力する初期値とは異なる値になる。
ＰＮ信号生成回路６２は設定回路５３により設定された動作条件に対応するＰＮ信号（疑似雑音信号）を生成して、そのＰＮ信号を出力する回路である。
ただし、設定回路５３が、ΔΣ変調回路５１，５２に対して異なる動作条件を設定するため、ΔΣ変調回路５１のＰＮ信号生成回路６２が出力するＰＮ信号と、ΔΣ変調回路５２のＰＮ信号生成回路６２が出力するＰＮ信号とは異なる信号になる。
【００３８】
加算器６３は第１の信号入力端子がモデム１１の信号出力端子と接続され、第２の信号入力端子が初期値回路６１の信号出力端子と接続され、第３の信号入力端子がＰＮ信号生成回路６２の信号出力端子と接続されており、動作タイミングを示すクロック群のうち、１番目のクロックが入力されると、モデム１１から出力されたディジタル変調信号に対して、初期値回路６１から出力された初期値と、ＰＮ信号生成回路６２から出力された疑似雑音信号とを加算して、初期値及び疑似雑音信号を加算したディジタル変調信号をΔΣ変調器６４に出力する。また、２番目以降のクロックが入力されると、モデム１１から出力されたディジタル変調信号に対して、ＰＮ信号生成回路６２から出力された疑似雑音信号を加算して、疑似雑音信号を加算したディジタル変調信号をΔΣ変調器６４に出力する。
ΔΣ変調器６４は信号入力端子が加算器６３の信号出力端子と接続されており、加算器６３から出力されたディジタル変調信号をデルタシグマ変調して、デルタシグマ変調後のディジタル変調信号を出力するディジタル回路である。
【００３９】
次に動作について説明する。
変調信号出力回路部５以外は、上記実施の形態１〜３と同様であるため、ここでは、変調信号出力回路部５について説明する。
まず、設定回路５３は、ΔΣ変調回路５１，５２に対して異なる動作条件を設定する。
ΔΣ変調回路５１，５２の初期値回路６１は、設定回路５３が動作条件を設定すると、その動作条件に対応するディジタル変調信号の初期値を加算器６３に出力するが、設定回路５３が、ΔΣ変調回路５１，５２に対して異なる動作条件を設定するため、ΔΣ変調回路５１の初期値回路６１が出力する初期値と、ΔΣ変調回路５２の初期値回路６１が出力する初期値とは異なる値になる。この実施の形態４では、初期値が異なっていれば、どのような初期値であってもよく、設計時に適宜決定されればよい。
【００４０】
ΔΣ変調回路５１，５２のＰＮ信号生成回路６２は、設定回路５３が動作条件を設定すると、その動作条件に対応するＰＮ信号を生成して、そのＰＮ信号を加算器６３に出力するが、設定回路５３が、ΔΣ変調回路５１，５２に対して異なる動作条件を設定するため、ΔΣ変調回路５１のＰＮ信号生成回路６２が出力するＰＮ信号と、ΔΣ変調回路５２のＰＮ信号生成回路６２が出力するＰＮ信号とは異なる信号になる。この実施の形態４では、ＰＮ信号が異なっていれば、どのようなＰＮ信号であってもよく、設計時に適宜決定されればよい。
【００４１】
ΔΣ変調回路５１，５２の加算器６３は、動作タイミングを示すクロック群のうち、１番目のクロックが入力されると、モデム１１から出力されたディジタル変調信号に対して、初期値回路６１から出力された初期値と、ＰＮ信号生成回路６２から出力された疑似雑音信号とを加算して、初期値及び疑似雑音信号を加算したディジタル変調信号をΔΣ変調器６４に出力する。
また、ΔΣ変調回路５１，５２の加算器６３は、２番目以降のクロックが入力されると、モデム１１から出力されたディジタル変調信号に対して、ＰＮ信号生成回路６２から出力された疑似雑音信号を加算して、疑似雑音信号を加算したディジタル変調信号をΔΣ変調器６４に出力する。
【００４２】
ΔΣ変調回路５１，５２のΔΣ変調器６４は、加算器６３からディジタル変調信号を受けると、そのディジタル変調信号をデルタシグマ変調し、デルタシグマ変調後のディジタル変調信号を高周波回路２１，２２に出力する。
ΔΣ変調回路５１，５２の回路構成が同一であっても、初期値とＰＮ信号が異なれば、モデム１１から出力されたディジタル変調信号をデルタシグマ変調する際に発生するΔΣノイズの特性がインコヒーレントになる。
一方、初期値とＰＮ信号が異なっていても、モデム１１から出力された同一のディジタル変調信号をデルタシグマ変調するものであれば、所望信号成分はコヒーレントになる。
この実施の形態４では、初期値とＰＮ信号の双方が異なっている例を示したが、初期値又はＰＮ信号のいずれか一方が異なっていれば、ΔΣノイズの特性をインコヒーレントにして、所望信号成分をコヒーレントにすることができる。したがって、ΔΣ変調回路５１の初期値回路６１が出力する初期値と、ΔΣ変調回路５２の初期値回路６１が出力する初期値とが異なっていれば、ΔΣ変調回路５１，５２のＰＮ信号生成回路６２が出力するＰＮ信号が同一であってもよい。あるいは、ΔΣ変調回路５１のＰＮ信号生成回路６２が出力するＰＮ信号と、ΔΣ変調回路５２のＰＮ信号生成回路６２が出力するＰＮ信号とが異なっていれば、ΔΣ変調回路５１，５２の初期値回路６１が出力する初期値が同一であってもよい。
【００４３】
以上で明らかなように、この実施の形態４によれば、変調信号出力回路部５が、回路構成が同一のΔΣ変調回路５１，５２を実装するとともに、ΔΣ変調回路５１，５２に対して異なる動作条件を設定する設定回路５３を実装するように構成したので、上記実施の形態１と同様に、ディジタル変調信号のデルタシグマ変調に伴うΔΣノイズを低減して、ＳＮＲを高めることができるほか、回路構成が異なるΔΣ変調回路１２，１３を実装する場合よりも、ΔΣ変調回路５１，５２の回路開発に要する負荷を軽減することができる効果を奏する。
【００４４】
実施の形態５．
上記実施の形態４では、回路構成が同一のΔΣ変調回路５１，５２が内蔵しているΔΣ変調器６４の個数が１個である単段構成のΔΣ変調回路について示したが、回路構成が同一のΔΣ変調回路５１，５２が内蔵しているΔΣ変調器の個数が複数である複数段構成のΔΣ変調回路であってもよい。
【００４５】
図６はこの発明の実施の形態５によるディジタル送信機のΔΣ変調回路５１，５２を示す構成図である。
図６において、初期値回路７１は設定回路５３により設定された動作条件に対応するディジタル変調信号の第一の初期値と第二の初期値を出力する回路である。
ただし、設定回路５３が、ΔΣ変調回路５１，５２に対して異なる動作条件を設定するため、ΔΣ変調回路５１の初期値回路７１が出力する第一の初期値と、ΔΣ変調回路５２の初期値回路７１が出力する第一の初期値とは異なる値になる。また、ΔΣ変調回路５１の初期値回路７１が出力する第二の初期値と、ΔΣ変調回路５２の初期値回路７１が出力する第二の初期値とは異なる値になる。
【００４６】
ＰＮ信号生成回路７２は設定回路５３により設定された動作条件に対応する第一のＰＮ信号と第二のＰＮ信号を生成して、その第一のＰＮ信号と第二のＰＮ信号を出力する回路である。
ただし、設定回路５３が、ΔΣ変調回路５１，５２に対して異なる動作条件を設定するため、ΔΣ変調回路５１のＰＮ信号生成回路７２が出力する第一のＰＮ信号と、ΔΣ変調回路５２のＰＮ信号生成回路７２が出力する第一のＰＮ信号とは異なる信号になる。また、ΔΣ変調回路５１のＰＮ信号生成回路７２が出力する第二のＰＮ信号と、ΔΣ変調回路５２のＰＮ信号生成回路７２が出力する第二のＰＮ信号とは異なる信号になる。
オフセット生成回路７３は設定回路５３により設定された動作条件に対応するオフセット信号を生成する回路である。
ただし、設定回路５３が、ΔΣ変調回路５１，５２に対して異なる動作条件を設定するため、ΔΣ変調回路５１のオフセット生成回路７３が出力するオフセット信号と、ΔΣ変調回路５２のオフセット生成回路７３が出力するオフセット信号とは異なる信号になる。
【００４７】
加算器７４は第１の信号入力端子がモデム１１の信号出力端子と接続され、第２の信号入力端子が初期値回路７１の第一の信号出力端子と接続され、第３の信号入力端子がＰＮ信号生成回路７２の第一の信号出力端子と接続されており、動作タイミングを示すクロック群のうち、１番目のクロックが入力されると、モデム１１から出力されたディジタル変調信号に対して、初期値回路７１から出力された第一の初期値と、ＰＮ信号生成回路７２から出力された第一のＰＮ信号とを加算して、第一の初期値及び第一のＰＮ信号を加算したディジタル変調信号をΔΣ変調器７５に出力する。また、２番目以降のクロックが入力されると、モデム１１から出力されたディジタル変調信号に対して、ＰＮ信号生成回路７２から出力された第一のＰＮ信号を加算して、第一のＰＮ信号を加算したディジタル変調信号をΔΣ変調器７５に出力する第１の加算器である。
ΔΣ変調器７５は信号入力端子が加算器７４の信号出力端子と接続されており、加算器７４から出力されたディジタル変調信号をデルタシグマ変調して、デルタシグマ変調後のディジタル変調信号を出力する第１のΔΣ変調器である。
【００４８】
加算器７６は第１の信号入力端子がΔΣ変調器７５の信号出力端子と接続され、第２の信号入力端子が初期値回路７１の第二の信号出力端子と接続され、第３の信号入力端子がＰＮ信号生成回路７２の第二の信号出力端子と接続され、第４の信号入力端子がオフセット生成回路７３と接続されており、動作タイミングを示すクロック群のうち、１番目のクロックが入力されると、ΔΣ変調器７５から出力されたディジタル変調信号に対して、初期値回路７１から出力された第二の初期値と、ＰＮ信号生成回路７２から出力された第二のＰＮ信号と、オフセット生成回路７３から出力されたオフセット信号とを加算して、第二の初期値、第二のＰＮ信号及びオフセット信号を加算したディジタル変調信号をΔΣ変調器７７に出力する。また、２番目以降のクロックが入力されると、ΔΣ変調器７５から出力されたディジタル変調信号に対して、ＰＮ信号生成回路７２から出力された第二のＰＮ信号と、オフセット生成回路７３から出力されたオフセット信号とを加算して、第二のＰＮ信号及びオフセット信号を加算したディジタル変調信号をΔΣ変調器７７に出力する第２の加算器である。
【００４９】
ΔΣ変調器７７は信号入力端子が加算器７６の信号出力端子と接続されており、加算器７６から出力されたディジタル変調信号をデルタシグマ変調して、デルタシグマ変調後のディジタル変調信号を出力する第２のΔΣ変調器である。
加算器７８は第１の信号入力端子がΔΣ変調器７５と接続され、第２の信号入力端子がΔΣ変調器７７と接続されており、ΔΣ変調器７５から出力されたディジタル変調信号とΔΣ変調器７７から出力されたディジタル変調信号とを加算して、加算したディジタル変調信号を出力する第３の加算器である。
【００５０】
次に動作について説明する。
変調信号出力回路部５以外は、上記実施の形態１〜３と同様であるため、ここでは、変調信号出力回路部５について説明する。
まず、設定回路５３は、ΔΣ変調回路５１，５２に対して異なる動作条件を設定する。
ΔΣ変調回路５１，５２の初期値回路７１は、設定回路５３が動作条件を設定すると、その動作条件に対応するディジタル変調信号の第一の初期値と第二の初期値をそれぞれ加算器７４，７６に出力するが、設定回路５３が、ΔΣ変調回路５１，５２に対して異なる動作条件を設定するため、ΔΣ変調回路５１の初期値回路７１が出力する第一の初期値と、ΔΣ変調回路５２の初期値回路７１が出力する第一の初期値とは異なる値になる。また、ΔΣ変調回路５１の初期値回路７１が出力する第二の初期値と、ΔΣ変調回路５２の初期値回路７１が出力する第二の初期値とは異なる値になる。この実施の形態５では、初期値が異なっていれば、どのような初期値であってもよく、設計時に適宜決定されればよい。
【００５１】
ΔΣ変調回路５１，５２のＰＮ信号生成回路７２は、設定回路５３が動作条件を設定すると、その動作条件に対応する第一のＰＮ信号と第二のＰＮ信号を生成して、その第一のＰＮ信号と第二のＰＮ信号をそれぞれ加算器７４，７６に出力するが、設定回路５３が、ΔΣ変調回路５１，５２に対して異なる動作条件を設定するため、ΔΣ変調回路５１のＰＮ信号生成回路７２が出力する第一のＰＮ信号と、ΔΣ変調回路５２のＰＮ信号生成回路７２が出力する第一のＰＮ信号とは異なる信号になる。また、ΔΣ変調回路５１のＰＮ信号生成回路７２が出力する第二のＰＮ信号と、ΔΣ変調回路５２のＰＮ信号生成回路７２が出力する第二のＰＮ信号とは異なる信号になる。この実施の形態５では、ＰＮ信号が異なっていれば、どのようなＰＮ信号であってもよく、設計時に適宜決定されればよい。
ΔΣ変調回路５１，５２のオフセット生成回路７３は、設定回路５３が動作条件を設定すると、その動作条件に対応するオフセット信号を生成して、そのオフセット信号を加算器７６に出力するが、設定回路５３が、ΔΣ変調回路５１，５２に対して異なる動作条件を設定するため、ΔΣ変調回路５１のオフセット生成回路７３が出力するオフセット信号と、ΔΣ変調回路５２のオフセット生成回路７３が出力するオフセット信号とは異なる信号になる。この実施の形態５では、オフセット信号が異なっていれば、どのようなオフセット信号であってもよく、設計時に適宜決定されればよい。
【００５２】
ΔΣ変調回路５１，５２の加算器７４は、動作タイミングを示すクロック群のうち、１番目のクロックが入力されると、モデム１１から出力されたディジタル変調信号に対して、初期値回路７１から出力された第一の初期値と、ＰＮ信号生成回路７２から出力された第一のＰＮ信号とを加算して、第一の初期値及び第一のＰＮ信号を加算したディジタル変調信号をΔΣ変調器７５に出力する。
また、ΔΣ変調回路５１，５２の加算器７４は、２番目以降のクロックが入力されると、モデム１１から出力されたディジタル変調信号に対して、ＰＮ信号生成回路７２から出力された第一のＰＮ信号を加算して、第一のＰＮ信号を加算したディジタル変調信号をΔΣ変調器７５に出力する。
【００５３】
ΔΣ変調回路５１，５２のΔΣ変調器７５は、加算器７４からディジタル変調信号を受けると、そのディジタル変調信号をデルタシグマ変調し、デルタシグマ変調後のディジタル変調信号を加算器７６，７８に出力する。
【００５４】
ΔΣ変調回路５１，５２の加算器７６は、動作タイミングを示すクロック群のうち、１番目のクロックが入力されると、ΔΣ変調器７５から出力されたディジタル変調信号に対して、初期値回路７１から出力された第二の初期値と、ＰＮ信号生成回路７２から出力された第二のＰＮ信号と、オフセット生成回路７３から出力されたオフセット信号とを加算して、第二の初期値、第二のＰＮ信号及びオフセット信号を加算したディジタル変調信号をΔΣ変調器７７に出力する。
また、ΔΣ変調回路５１，５２の加算器７６は、２番目以降のクロックが入力されると、ΔΣ変調器７５から出力されたディジタル変調信号に対して、ＰＮ信号生成回路７２から出力された第二のＰＮ信号と、オフセット生成回路７３から出力されたオフセット信号とを加算して、第二のＰＮ信号及びオフセット信号を加算したディジタル変調信号をΔΣ変調器７７に出力する。
【００５５】
ΔΣ変調回路５１，５２のΔΣ変調器７７は、加算器７６からディジタル変調信号を受けると、そのディジタル変調信号をデルタシグマ変調し、デルタシグマ変調後のディジタル変調信号を加算器７８に出力する。
【００５６】
ΔΣ変調回路５１，５２の加算器７８は、ΔΣ変調器７５から出力されたディジタル変調信号とΔΣ変調器７７から出力されたディジタル変調信号とを加算して、加算したディジタル変調信号を高周波回路２１，２２に出力する。
この実施の形態５では、第一の初期値と第一のＰＮ信号と第二の初期値と第二のＰＮ信号とオフセット信号の全てが異なっている例を示したが、第一の初期値、第一のＰＮ信号、第二の初期値、第二のＰＮ信号及びオフセット信号のうち、少なくともいずれか１つ以上が異なっていれば、ΔΣノイズの特性をインコヒーレントにして、所望信号成分をコヒーレントにすることができる。
【００５７】
以上で明らかなように、この実施の形態５によれば、変調信号出力回路部５が、回路構成が同一のΔΣ変調回路５１，５２を実装するとともに、ΔΣ変調回路５１，５２に対して異なる動作条件を設定する設定回路５３を実装するように構成したので、上記実施の形態１と同様に、ディジタル変調信号のデルタシグマ変調に伴うΔΣノイズを低減して、ＳＮＲを高めることができるほか、回路構成が異なるΔΣ変調回路１２，１３を実装する場合よりも、ΔΣ変調回路５１，５２の回路開発に要する負荷を軽減することができる効果を奏する。
【００５８】
この実施の形態５では、回路構成が同一のΔΣ変調回路５１，５２が内蔵しているΔΣ変調器７５，７７が２段構成である例を示したが、ΔΣ変調回路５１，５２が内蔵しているΔΣ変調器が３段構成以上であってもよいことは言うまでもない。
【００５９】
実施の形態６．
上記実施の形態１〜５では、変調信号出力回路部１（または、変調信号出力回路部５）が１個のモデム１１を実装し、モデム１１が同一のディジタル変調信号をΔΣ変調回路１２，１３（または、ΔΣ変調回路５１，５２）に出力するものを示したが、変調信号出力回路部が、互いに同一のディジタル変調信号を生成する複数のモデムを実装し、複数のモデムと複数のΔΣ変調回路が一対一で接続されているようにしてもよい。
【００６０】
図７はこの発明の実施の形態６によるディジタル送信機の変調信号出力回路部６を示す構成図であり、図７において、図４と同一符号は同一または相当部分を示すので説明を省略する。
変調信号出力回路部６は、モデム１１ａ，１１ｂ、ΔΣ変調回路５１，５２及び設定回路５３から構成されている。
モデム１１ａは通信データを変調してディジタル変調信号を生成し、そのディジタル変調信号をΔΣ変調回路５１に出力する。
モデム１１ｂは通信データを変調することで、モデム１１ａにより生成されるディジタル変調信号と同一のディジタル変調信号を生成し、そのディジタル変調信号をΔΣ変調回路５２に出力する。
図７では、２個のモデムが実装されている例を示しているが、Ｎ個のモデムとＮ個のΔΣ変調回路が実装されているものであってもよい。
【００６１】
モデム１１ａ，１１ｂが同一のディジタル変調信号を生成する場合、上記実施の形態４，５と同様の動作を実現することができる。ΔΣ変調回路５１，５２の代わりに、ΔΣ変調回路１２，１３を実装していれば、上記実施の形態１〜３と同様の動作を実現することができる。
さらに、図７の変調信号出力回路部６が、上記実施の形態３における図３の高周波部４と接続される場合、ΔΣ変調回路５１から高周波回路２１に出力されるタイミングと、ΔΣ変調回路５２から高周波回路２２に出力されるタイミングとがずれるように、モデム１１ａ，１１ｂからのディジタル変調信号の出力タイミングを制御すれば、高周波部４のアンテナ４１，４２から放射されるディジタル変調信号の放射方向を任意の方向に制御することが可能になる。
【００６２】
実施の形態７．
上記実施の形態６では、変調信号出力回路部６が２つのモデム１１ａ，１１ｂを実装し、ΔΣ変調回路５１から高周波回路２１に出力されるタイミングと、ΔΣ変調回路５２から高周波回路２２に出力されるタイミングとがずれるように、モデム１１ａ，１１ｂからのディジタル変調信号の出力タイミングを制御するものを示したが、１つのモデム１１とΔΣ変調回路１２，１３（または、ΔΣ変調回路５１，５２）の間に遅延回路をそれぞれ挿入し、複数の遅延回路によるディジタル変調信号の遅延量を制御するようにしてもよく、この場合も、高周波部４のアンテナ４１，４２から放射されるディジタル変調信号の放射方向を任意の方向に制御することが可能になる。
【００６３】
図８はこの発明の実施の形態７によるディジタル送信機の変調信号出力回路部７を示す構成図であり、図８において、図４と同一符号は同一または相当部分を示すので説明を省略する。
変調信号出力回路部７は、モデム１１、ΔΣ変調回路５１，５２、設定回路５３、遅延回路８１，８２及び遅延制御回路８３から構成されている。
遅延回路８１，８２はモデム１１とΔΣ変調回路５１，５２の間に挿入され、モデム１１により生成されたディジタル変調信号を遅延して、遅延後のディジタル変調信号をΔΣ変調回路５１，５２に出力する回路である。
遅延制御回路８３は遅延回路８１，８２によるディジタル変調信号の遅延量を制御する回路である。
【００６４】
次に動作について説明する。
遅延回路８１，８２によるディジタル変調信号の遅延量が０である場合、上記実施の形態４，５と同様の動作を実現することができる。ΔΣ変調回路５１，５２の代わりに、ΔΣ変調回路１２，１３を実装していれば、上記実施の形態１〜３と同様の動作を実現することができる。
さらに、図８の変調信号出力回路部７が、上記実施の形態３における図３の高周波部４と接続される場合、ΔΣ変調回路５１から高周波回路２１に出力されるタイミングと、ΔΣ変調回路５２から高周波回路２２に出力されるタイミングとがずれるように、遅延制御回路８３が、遅延回路８１，８２での遅延量を制御すれば、高周波部４のアンテナ４１，４２から放射されるディジタル変調信号の放射方向を任意の方向に制御することが可能になる。
【００６５】
実施の形態８．
上記実施の形態１〜７では、変調信号出力回路部１，５，６，７がΔΣ変調回路１２，１３（または、ΔΣ変調回路５１，５２）を実装し、ΔΣ変調回路１２，１３（または、ΔΣ変調回路５１，５２）がディジタル変調信号をデルタシグマ変調する際に発生するΔΣノイズを低減して、ＳＮＲを高めるために、ΔΣ変調回路１２（または、ΔΣ変調回路５１）とΔΣ変調回路１３（または、ΔΣ変調回路５２）の回路構成又は動作条件が異なっているものを示している。
ΔΣ変調回路の代わりに、ディジタル変調信号をパルス幅変調して、パルス幅変調後のディジタル変調信号であるＰＷＭ信号を出力するパルス幅変調回路を実装する場合も、所望の変調信号帯域の近傍にノイズが発生するため、所望信号成分とノイズ成分との電力比であるＳＮＲが劣化してしまうことがある。
この実施の形態８では、ディジタル変調信号のパルス幅変調に伴うノイズを低減して、ＳＮＲを高めることができるディジタル送信機について説明する。
【００６６】
図９はこの発明の実施の形態８によるディジタル送信機を示す構成図であり、図９において、図１と同一符号は同一または相当部分を示すので説明を省略する。
変調信号出力回路部９１はモデム１１とパルス幅変調回路１０１，１０２から構成されており、通信データを変調してディジタル変調信号を生成し、そのディジタル変調信号をパルス幅変調するディジタル回路である。
パルス幅変調回路１０１は信号入力端子がモデム１１の信号出力端子と接続されており、モデム１１から出力されたディジタル変調信号をパルス幅変調して、パルス幅変調後のディジタル変調信号であるＰＷＭ信号を出力するディジタル回路である。
パルス幅変調回路１０２は信号入力端子がモデム１１の信号出力端子と接続されており、パルス幅変調回路１０１と回路構成が異なっているが、パルス幅変調回路１０１と同様に、モデム１１から出力されたディジタル変調信号をパルス幅変調して、パルス幅変調後のディジタル変調信号であるＰＷＭ信号を出力する。
【００６７】
次に動作について説明する。
変調信号出力回路部９１のモデム１１は、例えば、外部から各種の情報等からなる通信データを受けると、その通信データを変調してディジタル変調信号を生成し、そのディジタル変調信号をパルス幅変調回路１０１，１０２に出力する。
【００６８】
パルス幅変調回路１０１は、モデム１１からディジタル変調信号を受けると、そのディジタル変調信号をパルス幅変調して、パルス幅変調後のディジタル変調信号であるＰＷＭ信号を高周波回路２１に出力する。
パルス幅変調回路１０２は、モデム１１からディジタル変調信号を受けると、そのディジタル変調信号をパルス幅変調して、パルス幅変調後のディジタル変調信号であるＰＷＭ信号を高周波回路２２に出力する。
パルス幅変調回路１０１，１０２によるパルス幅変調では、モデム１１から出力されたディジタル変調信号の振幅値が大きい程、パルス幅が広いパルスを生成し、複数のパルスの系列からなるＰＷＭ信号を出力することになるが、パルス幅変調回路１０１，１０２がパルス幅変調する際に発生するノイズの特性は、パルス幅変調回路１０１，１０２の回路構成に依存する。
このことは、ΔΣノイズの特性が、ΔΣ変調回路１２，１３の回路構成に依存していることと同じである。
【００６９】
この実施の形態８では、パルス幅変調回路１０１とパルス幅変調回路１０２の回路構成が異なっているものを想定しており、パルス幅変調回路１０１とパルス幅変調回路１０２の回路構成が異なっていれば、パルス幅変調の処理シーケンスが異なるため、ノイズの特性が異なる。
これにより、パルス幅変調回路１０１から発生するノイズの成分と、パルス幅変調回路１０２から発生するノイズの成分とはインコヒーレントである。
一方、パルス幅変調回路１０１，１０２は、モデム１１から出力された同一のディジタル変調信号をパルス幅変調するものであるため、パルス幅変調回路１０１から出力されるディジタル変調信号の所望信号成分と、パルス幅変調回路１０２から出力されるディジタル変調信号の所望信号成分とはコヒーレントである。
この実施の形態８では、パルス幅変調回路１０１とパルス幅変調回路１０２の回路構成が異なっていれば、どのような回路構成であっても構わないため、パルス幅変調回路１０１，１０２の具体的な構成の説明は省略する。なお、パルス幅変調回路の回路構成として、各種の公知の構成が知られている。
【００７０】
高周波回路２１は、パルス幅変調回路１０１からパルス幅変調後のディジタル変調信号を受けると、そのディジタル変調信号の信号電力を所望の電力レベルに変換するとともに、そのディジタル変調信号の周波数をＩＦ周波数からＲＦ周波数に変換し、変換後のディジタル変調信号を合成回路２３に出力する。
高周波回路２２は、パルス幅変調回路１０２からパルス幅変調後のディジタル変調信号を受けると、そのディジタル変調信号の信号電力を所望の電力レベルに変換するとともに、そのディジタル変調信号の周波数をＩＦ周波数からＲＦ周波数に変換し、変換後のディジタル変調信号を合成回路２３に出力する。
ここでは、高周波回路２１から出力される変換後のディジタル変調信号と、高周波回路２２から出力される変換後のディジタル変調信号とは、信号電力が同一で、周波数が同一であるものとする。
高周波回路２１，２２から出力される変換後のディジタル変調信号についても、ノイズ成分がインコヒーレントであるが、ディジタル変調信号の所望信号成分はコヒーレントである。
【００７１】
合成回路２３は、上記実施の形態１と同様に、高周波回路２１から出力された変換後のディジタル変調信号と、高周波回路２２から出力された変換後のディジタル変調信号とを合成して、２つのディジタル変調信号の合成信号を出力する。
このとき、２つのディジタル変調信号の所望信号成分はコヒーレントであるため、合成回路２３の合成によって、２つの所望信号成分が電圧加算となる。一方、２つのディジタル変調信号のノイズ成分はインコヒーレントであるため、合成回路２３の合成によって、２つのディジタル変調信号のノイズ成分が電力加算となる。
その結果、合成回路２３から出力される合成信号における所望信号成分とノイズ成分との電力比であるＳＮＲは、各々の高周波回路２１，２２から出力されるディジタル変調信号における所望信号成分とノイズ成分とのＳＮＲと比べて、理論的には３ｄＢ改善される。
【００７２】
以上で明らかなように、この実施の形態８によれば、通信データを変調してディジタル変調信号を生成するモデム１１と、モデム１１により生成されたディジタル変調信号をパルス幅変調して、パルス幅変調後のディジタル変調信号を出力するパルス幅変調回路１０１，１０２と、パルス幅変調回路１０１，１０２から出力されたディジタル変調信号の信号電力を所望の電力レベルに変換するとともに、そのディジタル変調信号の周波数をＩＦ周波数からＲＦ周波数に変換する高周波回路２１，２２と、高周波回路２１による変換後のディジタル変調信号と高周波回路２２による変換後のディジタル変調信号とを合成して、２つのディジタル変調信号の合成信号を出力する合成回路２３とを備え、パルス幅変調回路１０１，１０２の回路構成が異なっているように構成したので、ディジタル変調信号のパルス幅変調に伴うノイズを低減して、ＳＮＲを高めることができる効果を奏する。
【００７３】
この実施の形態８では、変調信号出力回路部９１が、回路構成が異なる２つのパルス幅変調回路１０１，１０２を実装している例を示したが、変調信号出力回路部９１が、回路構成が異なるＮ個のパルス幅変調回路を実装するとともに、高周波部２が、Ｎ個の高周波回路を実装し、合成回路２３が、Ｎ個の高周波回路から出力された変換後のディジタル変調信号を合成するようにしてもよい。
【００７４】
実施の形態９．
上記実施の形態８では、高周波部２が、パルス幅変調回路１０１，１０２から出力されたディジタル変調信号の信号電力を所望の電力レベルに変換するとともに、そのディジタル変調信号の周波数をＩＦ周波数からＲＦ周波数に変換してから、変換後の２つのディジタル変調信号を合成するものを示したが、パルス幅変調回路１０１，１０２から出力されたディジタル変調信号を合成してから、２つのディジタル変調信号の合成信号の信号電力を所望の電力レベルに変換するとともに、その合成信号の周波数をＩＦ周波数からＲＦ周波数に変換するようにしてもよい。
【００７５】
図１０はこの発明の実施の形態９によるディジタル送信機を示す構成図であり、図１０において、図２及び図９と同一符号は同一または相当部分を示すので説明を省略する。
【００７６】
次に動作について説明する。
変調信号出力回路部９１については、上記実施の形態８と同様であるため、ここでは、高周波部３について説明する。
合成回路３１は、パルス幅変調回路１０１から出力されたパルス幅変調後のディジタル変調信号と、パルス幅変調回路１０２から出力されたパルス幅変調後のディジタル変調信号とを合成して、２つのディジタル変調信号の合成信号を出力する。
このとき、２つのディジタル変調信号の所望信号成分はコヒーレントであるため、合成回路３１の合成によって、２つの所望信号成分が電圧加算となる。一方、２つのディジタル変調信号のノイズ成分はインコヒーレントであるため、合成回路３１の合成によって、２つのディジタル変調信号のノイズ成分が電力加算となる。
その結果、合成回路３１から出力される合成信号における所望信号成分とノイズ成分との電力比であるＳＮＲは、各々のパルス幅変調回路１０１，１０２から出力されるディジタル変調信号における所望信号成分とノイズ成分とのＳＮＲと比べて、理論的には３ｄＢ改善される。
【００７７】
高周波回路３２は、合成回路３１から合成信号を受けると、その合成信号の信号電力を所望の電力レベルに変換するとともに、その合成信号の周波数をＩＦ周波数からＲＦ周波数に変換する。
【００７８】
以上で明らかなように、この実施の形態９によれば、通信データを変調してディジタル変調信号を生成するモデム１１と、モデム１１により生成されたディジタル変調信号をパルス幅変調して、パルス幅変調後のディジタル変調信号を出力するパルス幅変調回路１０１，１０２と、パルス幅変調回路１０１から出力されたパルス幅変調後のディジタル変調信号と、パルス幅変調回路１０２から出力されたパルス幅変調後のディジタル変調信号とを合成し、２つのディジタル変調信号の合成信号を出力する合成回路３１と、合成回路３１から出力された合成信号の信号電力を所望の電力レベルに変換するとともに、その合成信号の周波数をＩＦ周波数からＲＦ周波数に変換する高周波回路３２とを備え、パルス幅変調回路１０１，１０２の回路構成が異なっているように構成したので、ディジタル変調信号のパルス幅変調に伴うノイズを低減して、ＳＮＲを高めることができる効果を奏する。
また、この実施の形態９では、高周波部３が、パルス幅変調回路１０１，１０２から出力されたディジタル変調信号を合成してから、２つのディジタル変調信号の合成信号の信号電力の電力レベルや周波数を変換するようにしているので、高周波回路の個数を１個にすることができ、回路構成の簡単化を図ることができる効果を奏する。
【００７９】
この実施の形態９では、変調信号出力回路部９１が、回路構成が異なる２つのパルス幅変調回路１０１，１０２を実装している例を示したが、変調信号出力回路部９１が、回路構成が異なるＮ個のパルス幅変調回路を実装するとともに、高周波部２の合成回路３１が、Ｎ個のパルス幅変調回路から出力されたパルス幅変調後のディジタル変調信号を合成するようにしてもよい。
【００８０】
実施の形態１０．
上記実施の形態８では、合成回路２３が、高周波回路２１から出力された変換後のディジタル変調信号と、高周波回路２２から出力された変換後のディジタル変調信号とを合成して、２つのディジタル変調信号の合成信号を出力するものを示したが、高周波回路２１，２２から出力された変換後のディジタル変調信号を空間に放射するアンテナ４１，４２を備え、アンテナ４１，４２から放射されたディジタル変調信号が空間で合成されるようにしてもよい。
【００８１】
図１１はこの発明の実施の形態１０によるディジタル送信機を示す構成図であり、図１１において、図３及び図９と同一符号は同一または相当部分を示すので説明を省略する。
【００８２】
次に動作について説明する。
変調信号出力回路部９１については、上記実施の形態８と同様であるため、ここでは、高周波部４について説明する。
高周波回路２１は、パルス幅変調回路１０１からパルス幅変調後のディジタル変調信号を受けると、上記実施の形態８と同様に、そのディジタル変調信号の信号電力を所望の電力レベルに変換するとともに、そのディジタル変調信号の周波数をＩＦ周波数からＲＦ周波数に変換する。
高周波回路２２は、パルス幅変調回路１０２からパルス幅変調後のディジタル変調信号を受けると、上記実施の形態８と同様に、そのディジタル変調信号の信号電力を所望の電力レベルに変換するとともに、そのディジタル変調信号の周波数をＩＦ周波数からＲＦ周波数に変換する。
ここでは、高周波回路２１から出力される変換後のディジタル変調信号と、高周波回路２２から出力される変換後のディジタル変調信号とは、信号電力が同一で、周波数が同一であるものとする。
高周波回路２１，２２から出力される変換後のディジタル変調信号についても、ノイズ成分がインコヒーレントであるが、ディジタル変調信号の所望信号成分はコヒーレントである。
【００８３】
アンテナ４１は、高周波回路２１から変換後のディジタル変調信号を受けると、そのディジタル変調信号を空間に放射する。
アンテナ４２は、高周波回路２２から変換後のディジタル変調信号を受けると、そのディジタル変調信号を空間に放射する。
アンテナ４１から放射されたディジタル変調信号と、アンテナ４２から放射されたディジタル変調信号とは、空間で合成される。
【００８４】
このとき、高周波回路２１，２２から出力された２つのディジタル変調信号の所望信号成分はコヒーレントであるため、空間での合成によって、２つの所望信号成分が電圧加算となる。一方、２つのディジタル変調信号のノイズ成分はインコヒーレントであるため、空間での合成によって、２つのディジタル変調信号のノイズ成分が電力加算となる。
その結果、空間で合成された信号における所望信号成分とノイズ成分との電力比であるＳＮＲは、各々の高周波回路２１，２２から出力されるディジタル変調信号における所望信号成分とノイズ成分とのＳＮＲと比べて、理論的には３ｄＢ改善される。したがって、当該ディジタル送信機との通信対象である受信機は、ＳＮＲが高い信号を受信することができる。
【００８５】
以上で明らかなように、この実施の形態１０によれば、通信データを変調してディジタル変調信号を生成するモデム１１と、モデム１１により生成されたディジタル変調信号をパルス幅変調して、パルス幅変調後のディジタル変調信号を出力するパルス幅変調回路１０１，１０２と、パルス幅変調回路１０１，１０２から出力されたディジタル変調信号の信号電力を所望の電力レベルに変換するとともに、そのディジタル変調信号の周波数をＩＦ周波数からＲＦ周波数に変換する高周波回路２１，２２と、高周波回路２１，２２から出力された変換後のディジタル変調信号を空間に放射するアンテナ４１，４２とを備え、パルス幅変調回路１０１，１０２の回路構成が異なっているように構成したので、ディジタル変調信号のパルス幅変調に伴うノイズを低減して、ＳＮＲを高めることができる効果を奏する。
また、この実施の形態１０では、合成回路２３が不要になる。
【００８６】
実施の形態１１．
上記実施の形態８〜１０では、変調信号出力回路部９１が、回路構成が異なるパルス幅変調回路１０１，１０２を実装しているものを示したが、この場合、パルス幅変調回路１０１，１０２の回路構成をそれぞれ設計する必要があるため、回路開発の負荷が増大する。
そこで、この実施の形態１１では、回路構成が同一のパルス幅変調回路を変調信号出力回路部に複数実装し、複数のパルス幅変調回路に対して異なる動作条件を設定するものについて説明する。
【００８７】
図１２はこの発明の実施の形態１１によるディジタル送信機を示す構成図であり、図１２において、図９と同一符号は同一または相当部分を示すので説明を省略する。
図１２の例では、ディジタル送信機が高周波部２を実装している例を示しているが、ディジタル送信機が図１０の高周波部３や図１１の高周波部４を実装しているものであってもよい。
変調信号出力回路部９２はモデム１１、パルス幅変調回路１１１，１１２及び設定回路１１３から構成されているディジタル回路である。
【００８８】
パルス幅変調回路１１１は信号入力端子がモデム１１の信号出力端子と接続されており、モデム１１から出力されたディジタル変調信号をパルス幅変調して、パルス幅変調後のディジタル変調信号を出力するディジタル回路である。
パルス幅変調回路１１２はパルス幅変調回路１１１と回路構成が同一の回路である。パルス幅変調回路１１２は信号入力端子がモデム１１の信号出力端子と接続されており、モデム１１から出力されたディジタル変調信号をパルス幅変調して、パルス幅変調後のディジタル変調信号を出力する。
設定回路１１３はパルス幅変調回路１１１，１１２に対して異なる動作条件を設定する回路である。
【００８９】
次に動作について説明する。
変調信号出力回路部９２以外は、上記実施の形態８〜１０と同様であるため、ここでは、変調信号出力回路部９２について説明する。
設定回路１１３は、パルス幅変調回路１１１，１１２に対して異なる動作条件を設定する。
【００９０】
パルス幅変調回路１１１は、モデム１１からディジタル変調信号を受けると、設定回路１１３によって設定された動作条件にしたがって、そのディジタル変調信号をパルス幅変調し、パルス幅変調後のディジタル変調信号を高周波回路２１に出力する。
パルス幅変調回路１１２は、モデム１１からディジタル変調信号を受けると、設定回路１１３によって設定された動作条件にしたがって、そのディジタル変調信号をパルス幅変調し、パルス幅変調後のディジタル変調信号を高周波回路２２に出力する。
【００９１】
ここでは、設定回路１１３が、パルス幅変調回路１１１，１１２に対して異なる動作条件を設定しているので、回路構成が異なる図９のパルス幅変調回路１０１，１０２と同様に、パルス幅変調回路１１１から発生するノイズの成分と、パルス幅変調回路１１２から発生するノイズの成分とはインコヒーレントになる。
一方、パルス幅変調回路１１１，１１２は、モデム１１から出力された同一のディジタル変調信号をパルス幅変調するものであるため、パルス幅変調回路１１１から出力されるディジタル変調信号の所望信号成分と、パルス幅変調回路１１２から出力されるディジタル変調信号の所望信号成分とはコヒーレントになる。
このように、ノイズ成分がインコヒーレントになって、所望信号成分がコヒーレントになるのは、回路構成が同一である図４のΔΣ変調回路５１，５２に対して異なる動作条件を設定したとき、ΔΣノイズ成分がインコヒーレントになって、所望信号成分がコヒーレントになるのと同様である。
【００９２】
以上で明らかなように、この実施の形態１１によれば、変調信号出力回路部９２が、回路構成が同一のパルス幅変調回路１１１，１１２を実装するとともに、パルス幅変調回路１１１，１１２に対して異なる動作条件を設定する設定回路１１３を実装するように構成したので、上記実施の形態８と同様に、ディジタル変調信号のパルス幅変調に伴うノイズを低減して、ＳＮＲを高めることができるほか、回路構成が異なるパルス幅変調回路１０１，１０２を実装する場合よりも、パルス幅変調回路１１１，１１２の回路開発に要する負荷を軽減することができる効果を奏する。
【００９３】
実施の形態１２．
上記実施の形態８〜１１では、変調信号出力回路部９１（または、変調信号出力回路部９２）が１個のモデム１１を実装し、モデム１１が同一のディジタル変調信号をパルス幅変調回路１０１，１０２（または、パルス幅変調回路１１１，１１２）に出力するものを示したが、変調信号出力回路部が、互いに同一のディジタル変調信号を生成する複数のモデムを実装し、複数のモデムと複数の変調信号出力回路部が一対一で接続されているようにしてもよい。
【００９４】
図１３はこの発明の実施の形態１２によるディジタル送信機の変調信号出力回路部９３を示す構成図であり、図１３において、図１２と同一符号は同一または相当部分を示すので説明を省略する。
変調信号出力回路部９３は、モデム１１ａ，１１ｂ、パルス幅変調回路１１１，１１２及び設定回路１１３から構成されている。
図１３では、２個のモデムが実装されている例を示しているが、Ｎ個のモデムとＮ個のパルス幅変調回路が実装されているものであってもよい。
【００９５】
モデム１１ａ，１１ｂが同一のディジタル変調信号を生成する場合、上記実施の形態１１と同様の動作を実現することができる。パルス幅変調回路１１１，１１２の代わりに、パルス幅変調回路１０１，１０２を実装していれば、上記実施の形態８〜１０と同様の動作を実現することができる。
さらに、図１３の変調信号出力回路部９３が、上記実施の形態１０における図１１の高周波部４と接続される場合、パルス幅変調回路１１１から高周波回路２１に出力されるタイミングと、パルス幅変調回路１１２から高周波回路２２に出力されるタイミングとがずれるように、モデム１１ａ，１１ｂからのディジタル変調信号の出力タイミングを制御すれば、高周波部４のアンテナ４１，４２から放射されるディジタル変調信号の放射方向を任意の方向に制御することが可能になる。
【００９６】
実施の形態１３．
上記実施の形態１２では、変調信号出力回路部９３が２つのモデム１１ａ，１１ｂを実装し、パルス幅変調回路１１１から高周波回路２１に出力されるタイミングと、パルス幅変調回路１１２から高周波回路２２に出力されるタイミングとがずれるように、モデム１１ａ，１１ｂからのディジタル変調信号の出力タイミングを制御するものを示したが、１つのモデム１１とパルス幅変調回路１０１，１０２（または、パルス幅変調回路１１１，１１２）の間に遅延回路をそれぞれ挿入し、複数の遅延回路によるディジタル変調信号の遅延量を制御するようにしてもよく、この場合も、高周波部４のアンテナ４１，４２から放射されるディジタル変調信号の放射方向を任意の方向に制御することが可能になる。
【００９７】
図１４はこの発明の実施の形態１３によるディジタル送信機の変調信号出力回路部９４を示す構成図であり、図１４において、図８及び図１２と同一符号は同一または相当部分を示すので説明を省略する。
変調信号出力回路部９４は、モデム１１、パルス幅変調回路１１１，１１２、設定回路１１３、遅延回路８１，８２及び遅延制御回路８３から構成されている。
【００９８】
次に動作について説明する。
遅延回路８１，８２によるディジタル変調信号の遅延量が０である場合、上記実施の形態１１，１２と同様の動作を実現することができる。パルス幅変調回路１１１，１１２の代わりに、パルス幅変調回路１０１，１０２を実装していれば、上記実施の形態８〜１０と同様の動作を実現することができる。
さらに、図１４の変調信号出力回路部９４が、上記実施の形態１０における図１１の高周波部４と接続される場合、パルス幅変調回路１１１から高周波回路２１に出力されるタイミングと、パルス幅変調回路１１２から高周波回路２２に出力されるタイミングとがずれるように、遅延制御回路８３が、遅延回路８１，８２での遅延量を制御すれば、高周波部４のアンテナ４１，４２から放射されるディジタル変調信号の放射方向を任意の方向に制御することが可能になる。
【００９９】
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
【産業上の利用可能性】
【０１００】
この発明に係るディジタル送信機は、モデムなどのディジタル回路で生成されたディジタル変調信号を直接高周波帯で送信する必要があるものに適している。
【符号の説明】
【０１０１】
１，５，６，７  変調信号出力回路部、２，３，４  高周波部、１１，１１ａ，１１ｂ  モデム、１２，１３  ΔΣ変調回路、２１，２２  高周波回路、２３  合成回路、３１  合成回路、３２  高周波回路、４１，４２  アンテナ、５１，５２  ΔΣ変調回路、５３  設定回路、６１  初期値回路、６２  ＰＮ信号生成回路、６３  加算器、６４  ΔΣ変調器、７１  初期値回路、７２  ＰＮ信号生成回路、７３  オフセット生成回路、７４  加算器（第１の加算器）、７５  ΔΣ変調器（第１のΔΣ変調器）、７６  加算器（第２の加算器）、７７  ΔΣ変調器（第２のΔΣ変調器）、７８  加算器（第３の加算器）、８１，８２  遅延回路、８３  遅延制御回路、９１，９２，９３，９４  変調信号出力回路部、１０１，１０２  パルス幅変調回路、１１１，１１２  パルス幅変調回路，１１３  設定回路。
【図１】
2017085789.tif 000003
【図２】
2017085789.tif 000004
【図３】
2017085789.tif 000005
【図４】
2017085789.tif 000006
【図５】
2017085789.tif 000007
【図６】
2017085789.tif 000008
【図７】
2017085789.tif 000009
【図８】
2017085789.tif 000010
【図９】
2017085789.tif 000011
【図１０】
2017085789.tif 000012
【図１１】
2017085789.tif 000013
【図１２】
2017085789.tif 000014
【図１３】
2017085789.tif 000015
【図１４】
2017085789.tif 000016
【手続補正書】
【提出日】平成29年9月5日(2017.9.5)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
この発明に係るディジタル送信機は、通信データを変調してディジタル変調信号を生成するモデムと、モデムにより生成されたディジタル変調信号をデルタシグマ変調して、デルタシグマ変調後のディジタル変調信号を出力する複数のΔΣ変調回路と、複数のΔΣ変調回路から出力されたディジタル変調信号における信号レベル又は周波数のうち、少なくとも一方を変換してから変換後の複数のディジタル変調信号を合成、あるいは、複数のΔΣ変調回路から出力されたディジタル変調信号を合成してから、複数のディジタル変調信号の合成信号における信号レベル又は周波数のうち、少なくとも一方を変換する高周波部とを備え、複数のΔΣ変調回路として、回路構成が同一のΔΣ変調回路が実装されており、複数のΔΣ変調回路に対して異なる動作条件を設定する設定回路を備え、複数のΔΣ変調回路は、設定回路により設定された動作条件に対応するディジタル変調信号の初期値を出力する初期値回路と、設定回路により設定された動作条件に対応する疑似雑音信号を生成するＰＮ信号生成回路と、動作タイミングを示すクロック群のうち、１番目のクロックが入力されると、モデムにより生成されたディジタル変調信号に対して、初期値回路から出力された初期値と、ＰＮ信号生成回路により生成された疑似雑音信号とを加算して、初期値及び疑似雑音信号を加算したディジタル変調信号を出力し、２番目以降のクロックが入力されると、モデムにより生成されたディジタル変調信号に対して、ＰＮ信号生成回路により生成された疑似雑音信号を加算して、疑似雑音信号を加算したディジタル変調信号を出力する加算器と、加算器から出力されたディジタル変調信号をデルタシグマ変調して、デルタシグマ変調後のディジタル変調信号を出力するΔΣ変調器とから構成されているようにしたものである。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
通信データを変調してディジタル変調信号を生成するモデムと、
前記モデムにより生成されたディジタル変調信号をデルタシグマ変調して、デルタシグマ変調後のディジタル変調信号を出力する複数のΔΣ変調回路と、
前記複数のΔΣ変調回路から出力されたディジタル変調信号における信号レベル又は周波数のうち、少なくとも一方を変換してから変換後の複数のディジタル変調信号を合成、あるいは、前記複数のΔΣ変調回路から出力されたディジタル変調信号を合成してから、前記複数のディジタル変調信号の合成信号における信号レベル又は周波数のうち、少なくとも一方を変換する高周波部とを備え、
前記複数のΔΣ変調回路として、回路構成が同一のΔΣ変調回路が実装されており、
前記複数のΔΣ変調回路に対して異なる動作条件を設定する設定回路を備え、
前記複数のΔΣ変調回路は、
前記設定回路により設定された動作条件に対応するディジタル変調信号の初期値を出力する初期値回路と、
前記設定回路により設定された動作条件に対応する疑似雑音信号を生成するＰＮ信号生成回路と、
動作タイミングを示すクロック群のうち、１番目のクロックが入力されると、前記モデムにより生成されたディジタル変調信号に対して、前記初期値回路から出力された初期値と、前記ＰＮ信号生成回路により生成された疑似雑音信号とを加算して、前記初期値及び前記疑似雑音信号を加算したディジタル変調信号を出力し、２番目以降のクロックが入力されると、前記モデムにより生成されたディジタル変調信号に対して、前記ＰＮ信号生成回路により生成された疑似雑音信号を加算して、前記疑似雑音信号を加算したディジタル変調信号を出力する加算器と、
前記加算器から出力されたディジタル変調信号をデルタシグマ変調して、デルタシグマ変調後のディジタル変調信号を出力するΔΣ変調器とから構成されていることを特徴とするディジタル送信機。
【請求項２】
通信データを変調してディジタル変調信号を生成するモデムと、
前記モデムにより生成されたディジタル変調信号をデルタシグマ変調して、デルタシグマ変調後のディジタル変調信号を出力する複数のΔΣ変調回路と、
前記複数のΔΣ変調回路から出力されたディジタル変調信号における信号レベル又は周波数のうち、少なくとも一方を変換してから変換後の複数のディジタル変調信号を合成、あるいは、前記複数のΔΣ変調回路から出力されたディジタル変調信号を合成してから、前記複数のディジタル変調信号の合成信号における信号レベル又は周波数のうち、少なくとも一方を変換する高周波部とを備え、
前記複数のΔΣ変調回路として、回路構成が同一のΔΣ変調回路が実装されており、
前記複数のΔΣ変調回路に対して異なる動作条件を設定する設定回路を備え、
前記複数のΔΣ変調回路は、
前記設定回路により設定された動作条件に対応するディジタル変調信号の第一の初期値と第二の初期値を出力する初期値回路と、
前記設定回路により設定された動作条件に対応する第一の疑似雑音信号と第二の疑似雑音信号を生成するＰＮ信号生成回路と、
前記設定回路により設定された動作条件に対応するオフセット信号を生成するオフセット生成回路と、
動作タイミングを示すクロック群のうち、１番目のクロックが入力されると、前記モデムにより生成されたディジタル変調信号に対して、前記初期値回路から出力された第一の初期値と、前記ＰＮ信号生成回路により生成された第一の疑似雑音信号とを加算して、前記第一の初期値及び前記第一の疑似雑音信号を加算したディジタル変調信号を出力し、２番目以降のクロックが入力されると、前記モデムにより生成されたディジタル変調信号に対して、前記ＰＮ信号生成回路により生成された第一の疑似雑音信号を加算して、前記第一の疑似雑音信号を加算したディジタル変調信号を出力する第１の加算器と、
前記第１の加算器から出力されたディジタル変調信号をデルタシグマ変調して、デルタシグマ変調後のディジタル変調信号を出力する第１のΔΣ変調器と、
前記１番目のクロックが入力されると、前記第１のΔΣ変調器から出力されたディジタル変調信号に対して、前記初期値回路から出力された第二の初期値と、前記ＰＮ信号生成回路により生成された第二の疑似雑音信号と、前記オフセット生成回路により生成されたオフセット信号とを加算して、前記第二の初期値、前記第二の疑似雑音信号及び前記オフセット信号を加算したディジタル変調信号を出力し、前記２番目以降のクロックが入力されると、前記第１のΔΣ変調器から出力されたディジタル変調信号に対して、前記ＰＮ信号生成回路により生成された第二の疑似雑音信号と、前記オフセット生成回路により生成されたオフセット信号とを加算して、前記第二の疑似雑音信号及び前記オフセット信号を加算したディジタル変調信号を出力する第２の加算器と、
前記第２の加算器から出力されたディジタル変調信号をデルタシグマ変調して、デルタシグマ変調後のディジタル変調信号を出力する第２のΔΣ変調器と、
前記第１のΔΣ変調器から出力されたディジタル変調信号と前記第２のΔΣ変調器から出力されたディジタル変調信号とを加算して、前記加算したディジタル変調信号を出力する第３の加算器とから構成されていることを特徴とするディジタル送信機。
【国際調査報告】
2017085789.tif 000017
2017085789.tif 000018