(57)【要約】  ゲートを形成後、柱状半導体層を形成する半導体装置の製造方法もしくは、高速動作を可能とする半導体装置を提供することを目的とする。  基板上に形成された平面状半導体層と、前記平面状半導体層上に形成された柱状半導体層と、前記柱状半導体層を取り囲むゲート絶縁膜と、前記ゲート絶縁膜を取り巻く第１の金属と、前記第１の金属は前記平面状半導体層上部に接するのであって、前記第１の金属より上の位置に形成され前記ゲート絶縁膜を取り巻くゲートと、前記ゲートは前記第１の金属と電気的に絶縁するのであって、前記ゲートより上の位置に形成され前記ゲート絶縁膜を取り巻く第２の金属と、を有し、前記第２の金属は前記ゲートと電気的に絶縁するのであって、前記第２の金属の上部は前記柱状半導体層上部と電気的に接続することを特徴とすることにより上記課題を解決する。
2017085788.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された平面状半導体層と、
前記平面状半導体層上に形成された柱状半導体層と、
前記柱状半導体層を取り囲むゲート絶縁膜と、
前記ゲート絶縁膜を取り巻く第１の金属と、
前記第１の金属は前記平面状半導体層上部に接するのであって、
前記第１の金属より上の位置に形成され前記ゲート絶縁膜を取り巻くゲートと、
前記ゲートは前記第１の金属と電気的に絶縁するのであって、
前記ゲートより上の位置に形成され前記ゲート絶縁膜を取り巻く第２の金属と、を有し、
前記第２の金属は前記ゲートと電気的に絶縁するのであって、
前記第２の金属の上部は前記柱状半導体層上部と電気的に接続することを特徴とする半導体装置。
【請求項２】
前記第１の金属は第１の仕事関数を有し、前記第１の金属と前記柱状半導体層下部との間で第１の仕事関数差を有することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第２の金属は第１の仕事関数を有し、前記第２の金属と前記柱状半導体層上部との間で第１の仕事関数差を有することを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記第１の仕事関数は、４．０ｅＶから４．２ｅＶの間であることを特徴とする請求項２、３に記載の半導体装置。
【請求項５】
前記第１の仕事関数は、５．０ｅＶから５．２ｅＶの間であることを特徴とする請求項２、３に記載の半導体装置。
【請求項６】
前記平面状半導体層を取り巻く素子分離絶縁膜を有し、
前記第１の金属は前記素子分離絶縁膜上に延在することを特徴とする請求項１に記載の半導体装置。
【請求項７】
前記平面状半導体層上部に拡散層を有することを特徴とする請求項１に記載の半導体装置。
【請求項８】
前記柱状半導体層上部に拡散層を有することを特徴とする請求項１に記載の半導体装置。
【請求項９】
基板上に形成された平面状半導体層上に第１の金属を形成し、
前記第１の金属上に第１の絶縁膜を形成し、
前記第１の絶縁膜上に金属からなるゲート材を形成し、
前記ゲート材上に第２の絶縁膜を形成し、
前記第２の絶縁膜上に第２の金属を形成し、
前記第２の金属上に第３の絶縁膜を形成し、
前記第３の絶縁膜と前記第２の金属と前記第２の絶縁膜と前記金属からなるゲート材と前記第１の絶縁膜と前記第１の金属に柱状半導体層を形成するための第１の孔を形成し、
前記第１の孔の側面にゲート絶縁膜を形成し、
前記第１の孔に前記平面状半導体層から半導体層をエピタキシャル成長させることにより柱状半導体層を形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体集積回路、なかでもＭＯＳトランジスタを用いた集積回路は、高集積化の一途を辿っている。この高集積化に伴って、その中で用いられているＭＯＳトランジスタはナノ領域まで微細化が進んでいる。ＭＯＳトランジスタの微細化が進むと、リーク電流の抑制が困難であり、必要な電流量確保の要請から回路の占有面積をなかなか小さくできない、といった問題があった。この様な問題を解決するために、基板に対してソース、ゲート、ドレインが垂直方向に配置され、ゲートが柱状半導体層を取り囲む構造のＳｕｒｒｏｕｎｄｉｎｇ Ｇａｔｅ Ｔｒａｎｓｉｓｔｏｒ（ＳＧＴ）が提案された（例えば、特許文献１、特許文献２、特許文献３）。【０００３】
柱状半導体層形成後に、ゲート電極を形成することが提案されている。（例えば、特許文献４）。しかしながら、柱状半導体層が細くなったとき、柱状半導体層を立てることができるか不明である。【０００４】
また、トランジスタを金属と半導体との仕事関数差によって形成する構造を持つＳＧＴが提案されている（例えば特許文献５）。特許文献５においては単体のＳＧＴの構造が示されている。【０００５】
また、トランジスタを金属と半導体との仕事関数差によって形成する構造を持つＳＧＴが提案されている（例えば特許文献６）。特許文献６においては、基板上に形成されたフィン状半導体層と、前記フィン状半導体層の周囲に形成された第１の絶縁膜と、前記第１の絶縁膜の周囲に形成された第１の金属膜と、前記フィン状半導体層上に形成された柱状半導体層と、を有し、前記フィン状半導体層上部と前記第１の金属膜とが接続されることを特徴とする半導体装置が示されている。本構成において、フィン状半導体層上部とフィン状半導体層を第１の絶縁膜を介して取り巻く第１の金属とを接続する構造が必要である。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平２−７１５５６号公報
【特許文献２】特開平２−１８８９６６号公報
【特許文献３】特開平３−１４５７６１号公報
【特許文献４】特開２０１５−１８８１１５号公報
【特許文献５】特開２０１５−１９１０３号公報
【特許文献６】特開２０１５−５７８５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
そこで、本発明は、ゲートを形成後、柱状半導体層を形成する半導体装置の製造方法もしくは、高速動作を可能とする半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の半導体装置は、基板上に形成された平面状半導体層と、前記平面状半導体層上に形成された柱状半導体層と、前記柱状半導体層を取り囲むゲート絶縁膜と、前記ゲート絶縁膜を取り巻く第１の金属と、前記第１の金属は前記平面状半導体層上部に接するのであって、前記第１の金属より上の位置に形成され前記ゲート絶縁膜を取り巻くゲートと、前記ゲートは前記第１の金属と電気的に絶縁するのであって、前記ゲートより上の位置に形成され前記ゲート絶縁膜を取り巻く第２の金属と、を有し、前記第２の金属は前記ゲートと電気的に絶縁するのであって、前記第２の金属の上部は前記柱状半導体層上部と電気的に接続することを特徴とする。【０００９】
また、前記第１の金属は第１の仕事関数を有し、前記第１の金属と前記柱状半導体層下部との間で第１の仕事関数差を有することを特徴とする。【００１０】
また、前記第２の金属は第１の仕事関数を有し、前記第２の金属と前記柱状半導体層上部との間で第１の仕事関数差を有することを特徴とする。【００１１】
また、前記第１の仕事関数は、４．０ｅＶから４．２ｅＶの間であることを特徴とする。【００１２】
また、前記第１の仕事関数は、５．０ｅＶから５．２ｅＶの間であることを特徴とする。【００１３】
また、前記平面状半導体層を取り巻く素子分離絶縁膜を有し、前記第１の金属は前記素子分離絶縁膜上に延在することを特徴とする。【００１４】
また、前記平面状半導体層上部に拡散層を有することを特徴とする。【００１５】
また、前記柱状半導体層上部に拡散層を有することを特徴とする。【００１６】
また、基板上に形成された平面状半導体層上に第１の金属を形成し、前記第１の金属上に第１の絶縁膜を形成し、前記第１の絶縁膜上に金属からなるゲート材を形成し、前記ゲート材上に第２の絶縁膜を形成し、前記第２の絶縁膜上に第２の金属を形成し、前記第２の金属上に第３の絶縁膜を形成し、前記第３の絶縁膜と前記第２の金属と前記第２の絶縁膜と前記金属からなるゲート材と前記第１の絶縁膜と前記第１の金属に柱状半導体層を形成するための第１の孔を形成し、前記第１の孔の側面にゲート絶縁膜を形成し、前記第１の孔に前記平面状半導体層から半導体層をエピタキシャル成長させることにより柱状半導体層を形成することを特徴とする。
【発明の効果】
【００１７】
本発明によれば、ゲートを形成後、柱状半導体層を形成する半導体装置の製造方法もしくは、高速動作を可能とする半導体装置を提供することを目的とすることができる。【００１８】
基板上に形成された平面状半導体層と、前記平面状半導体層上に形成された柱状半導体層と、前記柱状半導体層を取り囲むゲート絶縁膜と、前記ゲート絶縁膜を取り巻く第１の金属と、前記第１の金属は前記平面状半導体層上部に接するのであって、前記第１の金属より上の位置に形成され前記ゲート絶縁膜を取り巻くゲートと、前記ゲートは前記第１の金属と電気的に絶縁するのであって、前記ゲートより上の位置に形成され前記ゲート絶縁膜を取り巻く第２の金属と、を有し、前記第２の金属は前記ゲートと電気的に絶縁するのであって、前記第２の金属の上部は前記柱状半導体層上部と電気的に接続することにより、トランジスタを金属と半導体との仕事関数差によって形成する構造を持つＳＧＴを形成することができ、前記第１の金属は前記平面状半導体層上面に接触することを特徴とすることにより、第１の金属に接触する部分の平面状半導体層上面は、第１の金属層の金属と半導体との仕事関数差により、ｎ型半導体層として機能する領域もしくはｐ型半導体層として機能する領域となるから、前記第１の金属は前記柱状半導体層の下部と電気的に接続することができる。また、第１の金属と柱状半導体層の下部との間はゲート絶縁膜を隔てたのみであるから、第１の金属と柱状半導体層の下部との間を低抵抗化することができる。すなわち、寄生抵抗を小さくすることができる。【００１９】
また、第１の金属は素子分離絶縁膜上に延在することにより、第１の金属は金属であるから、柱状半導体層下部と第１の金属に接続されるコンタクトとの間を低抵抗化することができる。【００２０】
また、基板上に形成された平面状半導体層上に第１の金属を形成し、前記第１の金属上に第１の絶縁膜を形成し、前記第１の絶縁膜上に金属からなるゲート材を形成し、前記ゲート材上に第２の絶縁膜を形成し、前記第２の絶縁膜上に第２の金属を形成し、前記第２の金属上に第３の絶縁膜を形成し、前記第３の絶縁膜と前記第２の金属と前記第２の絶縁膜と前記金属からなるゲート材と前記第１の絶縁膜と前記第１の金属に柱状半導体層を形成するための第１の孔を形成し、前記第１の孔の側面にゲート絶縁膜を形成し、前記第１の孔に前記平面状半導体層から半導体層をエピタキシャル成長させることにより柱状半導体層を形成することを特徴とすることにより、ゲートを形成後、柱状半導体層を形成することができる。【００２１】
また、柱状半導体層をエピタキシャル成長させる前に、第１の金属と金属からなるゲート材と第２の金属は、平面状半導体層と第１の絶縁膜と第２の絶縁膜と第３の絶縁膜とゲート絶縁膜により覆われているため、柱状半導体層に対する金属汚染を低減することができる。
【図面の簡単な説明】
【００２２】
【図１】（Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ−Ｘ’面での断面図である。
【図２】（Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ−Ｘ’面での断面図である。
【図３】（Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ−Ｘ’面での断面図である。
【図４】（Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ−Ｘ’面での断面図である。
【図５】（Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ−Ｘ’面での断面図である。
【図６】（Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ−Ｘ’面での断面図である。
【図７】（Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ−Ｘ’面での断面図である。
【図８】（Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ−Ｘ’面での断面図である。
【図９】（Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ−Ｘ’面での断面図である。
【図１０】（Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ−Ｘ’面での断面図である。
【図１１】（Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ−Ｘ’面での断面図である。
【図１２】（Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ−Ｘ’面での断面図である。
【図１３】（Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ−Ｘ’面での断面図である。
【図１４】（Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ−Ｘ’面での断面図である。
【図１５】（Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ−Ｘ’面での断面図である。
【図１６】（Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ−Ｘ’面での断面図である。
【図１７】（Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ−Ｘ’面での断面図である。
【図１８】（Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ−Ｘ’面での断面図である。
【図１９】（Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ−Ｘ’面での断面図である。
【図２０】（Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ−Ｘ’面での断面図である。
【図２１】（Ａ）は本発明に係る半導体装置の平面図である。（Ｂ）は（Ａ）のＸ−Ｘ’面での断面図である。
【発明を実施するための形態】
【００２３】
以下、本発明の実施形態に係る半導体装置を、図２１を参照しながら説明する。本実施例の半導体層は、シリコン層であることが好ましい。また、半導体層は、ＳｉＧｅ、Ｇｅ、ＣといったＩＶ族の半導体としてもよい。また、半導体層はＩＩＩ族とＩＶ族の化合物半導体としてもよい。
【００２４】
基板１０１上に形成された平面状半導体層１０３と、前記平面状半導体層１０３上に形成された柱状半導体層１１４と、前記柱状半導体層１１４を取り囲むゲート絶縁膜１１３と、前記ゲート絶縁膜１１３を取り巻く第１の金属１０４と、前記第１の金属１０４は前記平面状半導体層１０３上部に接するのであって、前記第１の金属１０４より上の位置に形成され前記ゲート絶縁膜１１３を取り巻くゲート１０７と、前記ゲート１０７は前記第１の金属１０４と電気的に絶縁するのであって、前記ゲート１０７より上の位置に形成され前記ゲート絶縁膜１１３を取り巻く第２の金属１０９と、を有し、前記第２の金属１０９は前記ゲート１０７と電気的に絶縁するのであって、前記第２の金属１０９の上部は前記柱状半導体層１１４上部と電気的に接続することを特徴とする。ここでは、前記第２の金属１０９の上部は金属１１７を介して柱状半導体層１１４上部と接続している。前記平面状半導体層上部に拡散層を有していてもよい。また、前記柱状半導体層上部に拡散層を有していてもよい。
【００２５】
ゲート絶縁膜１１３は酸化膜、窒化膜、酸窒化膜、高誘電体膜のどれか、もしくは酸化膜、窒化膜、酸窒化膜、高誘電体膜のどれか一つを少なくとも含むことが好ましい。また、ゲート１０７は金属からなることが好ましい。ゲート１０７の金属は、トランジスタとして機能する仕事関数を有することが好ましい。
【００２６】
また、前記第１の金属１０４は第１の仕事関数を有し、前記第１の金属１０４と前記柱状半導体層１１４下部との間で第１の仕事関数差を有することが好ましい。
【００２７】
また、前記第２の金属１０９は第１の仕事関数を有し、前記第２の金属１０９と前記柱状半導体層１１４上部との間で第１の仕事関数差を有することが好ましい。
【００２８】
また、前記第１の仕事関数は、４．０ｅＶから４．２ｅＶの間であることが好ましい。このとき、例えば半導体がシリコンであるとき、ｎ型シリコンの仕事関数４．０５ｅＶの近傍であるため、第１の金属１０４と第２の金増１０９に囲まれた領域はｎ型シリコンとして機能する。例えば、タンタルとチタンの化合物（ＴａＴｉ）や窒化タンタル（ＴａＮ）が好ましい。
【００２９】
また、前記第１の仕事関数は、５．０ｅＶから５．２ｅＶの間であることが好ましい。このとき、例えば半導体がシリコンであるとき、ｐ型シリコンの仕事関数５．１５ｅＶの近傍であるため、第１の金属１０４と第２の金増１０９に囲まれた領域はｐ型シリコンとして機能する。例えば、ルテニウム（Ｒｕ）や窒化チタン（ＴｉＮ）が好ましい。
【００３０】
第１の金属１０４に接触する部分の平面状半導体層１０３上面は、第１の金属層１０４の金属と半導体との仕事関数差により、ｎ型半導体層として機能する領域もしくはｐ型半導体層として機能する領域となるから、前記第１の金属１０４は前記柱状半導体層１１４の下部と電気的に接続することができる。また、第１の金属１０４と柱状半導体層１１４の下部との間はゲート絶縁膜１１３を隔てたのみであるから、第１の金属１０４と柱状半導体層１１４の下部との間を低抵抗化することができる。すなわち、寄生抵抗を小さくすることができる。
【００３１】
また、前記平面状半導体層１０３を取り巻く素子分離絶縁膜１０２を有し、前記第１の金属１０４は前記素子分離絶縁膜１０２上に延在することを特徴とする。第１の金属１０４は金属であるから、柱状半導体層１１４下部と第１の金属１０４に接続されるコンタクトとの間を低抵抗化することができる。また、第１の金属１０４自身を下部配線として用いることもできる。
【００３２】
以下、本発明の実施形態に係る半導体装置の製造方法を、図１〜図２１を参照しながら説明する。
【００３３】
図１に示すように、基板１０１上に形成された平面状半導体層１０３上に第１の金属１０４を堆積する。平面状半導体層１０３の周囲に素子分離絶縁膜１０２が形成されている。平面状半導体層上部に拡散層を形成しておいてもよい。
【００３４】
図２に示すように、第１の金属１０４上に、レジスト１０５を形成する。
【００３５】
図３に示すように、第１の金属１０４をエッチングする。
【００３６】
図４に示すように、レジスト１０５を除去する。
【００３７】
図５に示すように、第１の金属１０４上に第１の絶縁膜１０６を形成する。
【００３８】
図６に示すように、第１の絶縁膜１０６上に金属からなるゲート材１０７を形成し、ゲート材１０７上に第２の絶縁膜１０８を形成し、第２の絶縁膜１０８上に第２の金属１０９を形成し、第２の金属１０９上に第３の絶縁膜１１０を形成する。
【００３９】
図７に示すように、第１の孔を形成するためのレジスト１１１を形成する。
【００４０】
図８に示すように、第３の絶縁膜１１０と第２の金属１０９と第２の絶縁膜１０８と金属からなるゲート材１０７と第１の絶縁膜１０６と第１の金属１０４に柱状半導体層を形成するための第１の孔１１２を形成する。
【００４１】
図９に示すように、レジスト１１１を除去する。
【００４２】
図１０に示すように、ゲート絶縁膜１１３を堆積する。
【００４３】
図１１に示すように、ゲート絶縁膜１１３をエッチングし、第１の孔１１２の側面にゲート絶縁膜１１３を形成する。柱状半導体層をエピタキシャル成長させる前に、第１の金属１０４と金属からなるゲート材１０７と第２の金属１０９は、平面状半導体層１０３と第１の絶縁膜１０６と第２の絶縁膜１０８と第３の絶縁膜１１０とゲート絶縁膜１１３により覆われているため、柱状半導体層に対する金属汚染を低減することができる。
【００４４】
図１２に示すように、第１の孔１１２に平面状半導体層１０３から半導体層をエピタキシャル成長させることにより柱状半導体層１１４を形成する。以上により、ゲートを形成後、柱状半導体層を形成することができる。この後、柱状半導体層上部に拡散層を形成してもよい。
【００４５】
図１３に示すように、ゲート配線を形成するためのレジスト１１５を形成する。
【００４６】
図１４に示すように、第３の絶縁膜１１０、第２の金属１０９、第２の絶縁膜１０８、ゲート材１０７をエッチングし、ゲート１０７を形成する。ゲート１０７は柱状半導体層１１４の周辺のゲート電極とゲート電極に接続するゲート配線からなる。
【００４７】
図１５に示すように、レジスト１１５を除去する。
【００４８】
図１６に示すように、層間絶縁膜１１６を形成する。
【００４９】
図１７に示すように、柱状半導体層１１４上部と第３の絶縁膜１１０と層間絶縁膜１１６上部とゲート絶縁膜１１３上部を除去する。
【００５０】
図１８に示すように、金属１１７を形成する。
【００５１】
図１９に示すように、金属１１７を加工するためのレジスト１１８を形成する。
【００５２】
図２０に示すように、金属１１７と第２の金属１０９をエッチングする。
【００５３】
図２１に示すように、レジスト１１８を除去する。この後、コンタクト工程を行い、金属配線工程を行ってもよい。以上により、本発明の実施形態に係る半導体装置の製造方法が示された。
【００５４】
なお、本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した実施形態は、本発明の一実施例を説明するためのものであり、本発明の範囲を限定するものではない。
【００５５】
例えば、上記実施例において、ｐ型（ｐ+型を含む。）とｎ型（ｎ+型を含む。）とをそれぞれ反対の導電型とした半導体装置も当然に本発明の技術的範囲に含まれる。
【符号の説明】
【００５６】
１０１．基板
１０２．素子分離絶縁膜
１０３．平面状半導体層
１０４．第１の金属
１０５．レジスト
１０６．第１の絶縁膜
１０７．ゲート、ゲート材
１０８．第２の絶縁膜
１０９．第２の金属
１１０．第３の絶縁膜
１１１．レジスト
１１２．第１の孔
１１３．ゲート絶縁膜
１１４．柱状半導体層
１１５．レジスト
１１６．層間絶縁膜
１１７．金属
１１８．レジスト
【図１】
2017085788.tif 000003
【図２】
2017085788.tif 000004
【図３】
2017085788.tif 000005
【図４】
2017085788.tif 000006
【図５】
2017085788.tif 000007
【図６】
2017085788.tif 000008
【図７】
2017085788.tif 000009
【図８】
2017085788.tif 000010
【図９】
2017085788.tif 000011
【図１０】
2017085788.tif 000012
【図１１】
2017085788.tif 000013
【図１２】
2017085788.tif 000014
【図１３】
2017085788.tif 000015
【図１４】
2017085788.tif 000016
【図１５】
2017085788.tif 000017
【図１６】
2017085788.tif 000018
【図１７】
2017085788.tif 000019
【図１８】
2017085788.tif 000020
【図１９】
2017085788.tif 000021
【図２０】
2017085788.tif 000022
【図２１】
2017085788.tif 000023
【国際調査報告】
2017085788.tif 000024
2017085788.tif 000025
2017085788.tif 000026
2017085788.tif 000027