(57)【要約】  本技術は、固体撮像素子の全画素でＦＤ変換効率を切り替えることができるようにする固体撮像素子、撮像装置、および電子機器に関する。フォトダイオードが入射した光を光電変換する。フローティングディフュージョン（ＦＤ）がフォトダイオードにより得られた電荷を蓄積する。付加容量部ＭＩＭの容量が付加された第２のＦＤであるＦＤ２が、ＦＤに容量を付加する。この付加容量部ＭＩＭは、ＦＤ、および第２のＦＤの端子へと電気的に接続される配線が形成される配線層からなる第１電極と、フォトダイオードが形成される基板における光の光源に近い面上であって、配線層よりも基板に近く、配線層に対向して設けられた金属製の遮光膜からなる第２電極とから形成される。このＦＤと、ＦＤ＋ＦＤ２とを切り替えることで、ＦＤ変換効率を切り換えることが可能となる。本技術は、ＣＭＯＳイメージセンサに適用することができる。
2016098624.tif 000002
【特許請求の範囲】
【請求項１】
表面照射型の固体撮像素子であって、
入射した光を光電変換する光電変換部と、
前記光電変換により得られた電荷を蓄積する電荷電圧変換部と、
前記電荷電圧変換部に容量を付加する電荷蓄積部と、
前記電荷蓄積部に容量を付加する付加容量部とを含み、
前記付加容量部は、前記電圧変換部および前記電荷蓄積部の端子へと電気的に接続される配線が形成される配線層からなる第１電極と、前記光電変換部が形成される基板における前記光の光源に近い面上であって、前記配線層よりも前記基板に近く、前記配線層に対向して設けられた金属層からなる第２電極とから形成される
固体撮像素子。
【請求項２】
前記光電変換部を有する画素ごとに前記電荷蓄積部、および前記付加容量部が設けられ、所定の画素において前記電荷電圧変換部に電荷を蓄積する場合、前記所定の画素に設けられた、前記電荷蓄積部は、前記付加容量部により蓄積された付加容量を含む電荷容量を、前記電荷電圧変換部に付加する
請求項１に記載の固体撮像素子。
【請求項３】
前記電荷電圧変換部と前記電荷蓄積部が、電気的に接続された状態または電気的に切り離された状態の何れかの状態への切り替えを行う切替部をさらに含む
請求項２に記載の固体撮像素子。
【請求項４】
前記金属層は、金属製の遮光膜である
請求項１に記載の固体撮像素子。
【請求項５】
前記金属層は、タングスタン製の遮光膜である
請求項４に記載の固体撮像素子。
【請求項６】
前記遮光膜は、像面位相差検出用画素を構成するために形成される
請求項４に記載の固体撮像素子。
【請求項７】
前記遮光膜は、前記基板上であって、前記光の光源に近い面上にポリシリコン層が設けられるとき、前記基板上の前記ポリシリコン上に形成される
請求項４に記載の固体撮像素子。
【請求項８】
前記遮光膜は、前記基板上であって、前記光の光源に近い面上に設けられたポリシリコン層からなる転送ゲート上に形成される
請求項７に記載の固体撮像素子。
【請求項９】
前記遮光膜は、前記光電変換部の上部、下部、左部、または右部のいずれかを遮光する
請求項４に記載の固体撮像素子。
【請求項１０】
前記配線層は、一般の配線が配線される配線層よりも前記第２電極に距離が近い
請求項４に記載の固体撮像素子。
【請求項１１】
前記固体撮像素子は、グローバルシャッタ方式であり、
前記グローバルシャッタ方式において必要とされる、各画素の画素信号を記憶する記憶部をさらに含み、
前記遮光膜は、前記記憶部を遮光する
請求項４に記載の固体撮像素子。
【請求項１２】
前記第１電極は、前記記憶部上の前記遮光膜に対向する位置に設けられる
請求項１１に記載の固体撮像素子。
【請求項１３】
表面照射型の固体撮像素子を備えた撮像装置であって、
入射した光を光電変換する光電変換部と、
前記光電変換により得られた電荷を蓄積する電荷電圧変換部と、
前記電荷電圧変換部に容量を付加する電荷蓄積部と、
前記電荷蓄積部に容量を付加する付加容量部とを含み、
前記付加容量部は、前記電圧変換部および前記電荷蓄積部の端子へと電気的に接続される配線が形成される配線層からなる第１電極と、前記光電変換部が形成される基板における前記光の光源に近い面上であって、前記配線層よりも前記基板に近く、前記配線層に対向して設けられた金属層からなる第２電極とから形成される
撮像装置。
【請求項１４】
表面照射型の固体撮像素子を備えた電子機器であって、
入射した光を光電変換する光電変換部と、
前記光電変換により得られた電荷を蓄積する電荷電圧変換部と、
前記電荷電圧変換部に容量を付加する電荷蓄積部と、
前記電荷蓄積部に容量を付加する付加容量部とを含み、
前記付加容量部は、前記電圧変換部および前記電荷蓄積部の端子へと電気的に接続される配線が形成される配線層からなる第１電極と、前記光電変換部が形成される基板における前記光の光源に近い面上であって、前記配線層よりも前記基板に近く、前記配線層に対向して設けられた金属層からなる第２電極とから形成される
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、固体撮像素子、撮像装置、および電子機器に関し、特に、全画素でＦＤ変換効率の切り替えを実現できるようにした固体撮像素子、撮像装置、および電子機器に関する。
【背景技術】
【０００２】
各画素に設けられたフローティングディフュージョン（ＦＤ）の変換効率を切り替える機構を備えた固体撮像素子（イメージセンサ）が提案されている（特許文献１参照）。【０００３】
ＦＤの変換効率はＦＤに対する寄生容量の逆数に比例する値で設定されるため、変換効率切り替えは、この寄生容量を切り替えることで実現する。【０００４】
特許文献１に係る技術では、一般的なＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサを基本として、第１の容量の第１のＦＤと、第１の容量よりも大きな第２の容量の第２のＦＤとを切り替えるゲートを設けている。そして、高変換効率にする場合、ゲートをＯＦＦにして第１のＦＤへの寄生容量を最小化し、反対に低変換効率にする場合、ゲートをＯＮにして第１のＦＤと第２のＦＤとを接続して寄生容量を最大化する。【０００５】
さらに、特許文献１の技術においては、像面位相差検出用（ＺＡＦ）画素とを組み合わせることで、ＦＤの変換効率を切り替えることが提案されている。【０００６】
像面位相差検出を備えたイメージセンサでは、通常画素アレイの中に、オートフォーカス用の像面位相差検出用（ＺＡＦ）画素が埋め込まれている。ＺＡＦ画素は、通常画素に対して、入射光の一部を遮光する遮光配線層が設けられている。遮光配線層は、遮光という性質上、他の通常配線と比べてその面積が大きくなる。【０００７】
そこで、この特許文献１の技術においては、ＦＤ変換効率切り替えのための第２の容量として、このＺＡＦ遮光配線層を用いて、寄生容量を形成し、この寄生容量の利用を切り替えることで変換効率の切り替えを実現している。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１４−１１２５８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところで、通常画素では感度を最大化するため、画素表面に設けられたマイクロレンズの焦点をフォトダイオード表面に合わせることで最適化される。これに対して、ＺＡＦ画素では、位相差検出特性のため、マイクロレンズの焦点を、遮光膜面に合わせることで最適化される。【００１０】
ここで、ＺＡＦ用の遮光配線層はフォトダイオード表面から離れた位置に設けられているため、通常画素とＺＡＦ画素とでは、最適なマイクロレンズの曲率が異なったものとなる。このため、双方の画素でマイクロレンズを最適化しようとすると、画素毎にマイクロレンズの曲率を作り分ける必要が生じ工程数が増加し、結果としてコスト高となる。また、工程数を優先して（低コスト化を優先して）全画素で同じ曲率のマイクロレンズとした場合、通常画素の感度特性かＺＡＦ画素の位相差検出特性の少なくともそのいずれかが犠牲になる。【００１１】
また、ＺＡＦ用の遮光配線層を用いて切り替える寄生容量を構成しているため、遮光配線層の無い通常画素では同様の容量を形成できない。つまり、特許文献１の技術においては固体撮像素子内の一部であるＺＡＦ画素にしか適用できず、通常画素には適用できない。【００１２】
本技術は、このような状況に鑑みてなされたものであり、特に、全画素でＦＤ変換効率の切り替えを実現できるようにするものである。
【課題を解決するための手段】
【００１３】
本技術の一側面の固体撮像素子は、表面照射型の固体撮像素子であって、入射した光を光電変換する光電変換部と、前記光電変換により得られた電荷を蓄積する電荷電圧変換部と、前記電荷電圧変換部に容量を付加する電荷蓄積部と、前記電荷蓄積部に容量を付加する付加容量部とを含み、前記付加容量部は、前記電圧変換部および前記電荷蓄積部の端子へと電気的に接続される配線が形成される配線層からなる第１電極と、前記光電変換部が形成される基板における前記光の光源に近い面上であって、前記配線層よりも前記基板に近く、前記配線層に対向して設けられた金属層からなる第２電極とから形成される。【００１４】
前記光電変換部を有する画素ごとに前記電荷蓄積部、および前記付加容量部が設けられ、所定の画素において前記電荷電圧変換部に電荷を蓄積する場合、前記所定の画素に設けられた、前記電荷蓄積部には、前記付加容量部により蓄積された付加容量を含む電荷容量を、前記電荷電圧変換部に付加するようにさせることができる。【００１５】
前記電荷電圧変換部と前記電荷蓄積部が、電気的に接続された状態または電気的に切り離された状態の何れかの状態への切り替えを行う切替部をさらに含ませるようにすることができる。【００１６】
前記金属層は、金属製の遮光膜とすることができる。【００１７】
前記金属層は、タングスタン製の遮光膜とすることができる。【００１８】
前記遮光膜は、像面位相差検出用画素を構成するために形成されるようにすることができる。【００１９】
前記遮光膜は、前記基板上であって、前記光の光源に近い面上にポリシリコン層が設けられるとき、前記基板上の前記ポリシリコン上に形成されるようにすることができる。【００２０】
前記遮光膜は、前記基板上であって、前記光の光源に近い面上に設けられたポリシリコン層からなる転送ゲート上に形成されるようにすることができる。【００２１】
前記遮光膜には、前記光電変換部の上部、下部、左部、または右部のいずれかを遮光させるようにすることができる。【００２２】
前記配線層は、一般の配線が配線される配線層よりも前記第２電極に距離が近いものとすることができる。【００２３】
前記固体撮像素子は、グローバルシャッタ方式であり、前記グローバルシャッタ方式において必要とされる、各画素の画素信号を記憶する記憶部をさらに含ませるようにすることができ、前記遮光膜は、前記記憶部を遮光させるようにすることができる。【００２４】
前記第１電極は、前記記憶部上の前記遮光膜に対向する位置に設けられるようにすることができる。【００２５】
本技術の一側面の撮像装置は、表面照射型の固体撮像素子を備えた撮像装置であって、入射した光を光電変換する光電変換部と、前記光電変換により得られた電荷を蓄積する電荷電圧変換部と、前記電荷電圧変換部に容量を付加する電荷蓄積部と、前記電荷蓄積部に容量を付加する付加容量部とを含み、前記付加容量部は、前記電圧変換部および前記電荷蓄積部の端子へと電気的に接続される配線が形成される配線層からなる第１電極と、前記光電変換部が形成される基板における前記光の光源に近い面上であって、前記配線層よりも前記基板に近く、前記配線層に対向して設けられた金属層からなる第２電極とから形成される。【００２６】
本技術の一側面の電子機器は、表面照射型の固体撮像素子を備えた電子機器であって、入射した光を光電変換する光電変換部と、前記光電変換により得られた電荷を蓄積する電荷電圧変換部と、前記電荷電圧変換部に容量を付加する電荷蓄積部と、前記電荷蓄積部に容量を付加する付加容量部とを含み、前記付加容量部は、前記電圧変換部および前記電荷蓄積部の端子へと電気的に接続される配線が形成される配線層からなる第１電極と、前記光電変換部が形成される基板における前記光の光源に近い面上であって、前記配線層よりも前記基板に近く、前記配線層に対向して設けられた金属層からなる第２電極とから形成される。【００２７】
本技術の一側面においては、表面照射型の固体撮像素子を備えており、光電変換部により、入射した光が光電変換され、電荷電圧変換部により、前記光電変換により得られた電荷が蓄積され、電荷蓄積部により、前記電荷電圧変換部に容量が付加され、付加容量部により、前記電荷蓄積部に容量が付加され、前記付加容量部が、前記電圧変換部および前記電荷蓄積部の端子へと電気的に接続される配線が形成される配線層からなる第１電極と、前記光電変換部が形成される基板における前記光の光源に近い面上であって、前記配線層よりも前記基板に近く、前記配線層に対向して設けられた金属層からなる第２電極とから形成される。
【発明の効果】
【００２８】
本技術の一側面によれば、固体撮像素子の全画素でＦＤ変換効率を切り替えることが可能となる。
【図面の簡単な説明】
【００２９】
【図１】固体撮像素子の構成例を示す図である。
【図２】各画素の基板上の構成例を説明する図である。
【図３】図１の画素アレイ上の各画素の構成例を説明する図である。
【図４】図３の基板上に形成される金属製の遮光膜の構成例を説明する図である。
【図５】図４の遮光膜からなる層上に形成されるＦＤ配線層の構成を説明する図である。
【図６】図３乃至図５の各層が積層されたときの断面を説明する図である。
【図７】図３の基板上に形成される金属製の遮光膜のその他の構成例である第１の変形例を説明する図である。
【図８】ＦＤ配線層をこれまでのＦＤ配線層よりも基板に近い層に形成する構成例である第２の変形例を説明する図である。
【図９】図１の画素アレイがグローバルシャッタ方式のであるときの各画素の構成例を説明する図である。
【図１０】図９の基板上に形成される金属製の遮光膜の構成例を説明する図である。
【図１１】図１０の遮光膜からなる層上に形成されるＦＤ配線層の構成を説明する図である。
【図１２】図９乃至図１１の各層が積層されたときの断面を説明する図である。
【図１３】図１０の遮光膜からなる層上に形成されるＦＤ配線層のその他の構成を説明する図である。
【図１４】図１３の場合の断面を説明する図である。
【図１５】本技術を適用した固体撮像素子を利用した撮像装置および電子機器の構成を説明する図である。
【図１６】固体撮像素子の使用例を示す図である。
【発明を実施するための最良の形態】
【００３０】
以下、図面を参照して、本技術を適用した実施の形態について説明する。【００３１】
＜第１の実施の形態＞
＜固体撮像素子の構成例＞
まず、本技術を適用した固体撮像素子の構成例について説明する。図１は、本技術を適用した固体撮像素子の一実施の形態の構成例を示す図である。【００３２】
固体撮像素子１１は、例えばＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサなどからなる表面照射型のイメージセンサであり、被写体からの光を受光して光電変換し、画像信号を生成することで画像を撮像する。【００３３】
なお、表面照射型のイメージセンサとは、被写体からの光を入射させる受光面、つまり光を集光するマイクロレンズ（オンチップレンズ）と、各画素を駆動させるトランジスタ等の配線が設けられた配線層とが、被写体からの光を受光するフォトダイオード上に設けられている構成のイメージセンサである。【００３４】
固体撮像素子１１は、画素アレイ部２１、垂直駆動部２２、カラム処理部２３、水平駆動部２４、システム制御部２５、画素駆動線２６、垂直信号線２７、信号処理部２８、およびデータ格納部２９から構成される。【００３５】
固体撮像素子１１では、図示せぬ半導体基板（チップ）上に画素アレイ部２１が形成され、さらに半導体基板上に垂直駆動部２２乃至システム制御部２５が集積されている。【００３６】
画素アレイ部２１は、被写体から入射した光の量に応じた電荷を生成して蓄積する光電変換素子を有する画素からなり、画素アレイ部２１を構成する画素は、図中、横方向（行方向）および縦方向（列方向）に２次元配置されている。【００３７】
例えば、画素アレイ部２１では、行方向に配列された画素からなる画素行ごとに、画素駆動線２６が行方向に沿って配線され、列方向に配列された画素からなる画素列ごとに、垂直信号線２７が列方向に沿って配線されている。【００３８】
垂直駆動部２２は、シフトレジスタやアドレスデコーダなどからなり、複数の画素駆動線２６を介して各画素に信号等を供給することで、画素アレイ部２１の各画素を全画素同時に、または行単位等で駆動する。【００３９】
カラム処理部２３は、画素アレイ部２１の画素列ごとに垂直信号線２７を介して各画素から信号を読み出して、ノイズ除去処理、相関二重サンプリング処理、Ａ／Ｄ（Ａｎａｌｏｇ  ｔｏ  Ｄｉｇｉｔａｌ）変換処理などを行なって画素信号を生成する。【００４０】
水平駆動部２４は、シフトレジスタやアドレスデコーダなどからなり、カラム処理部２３の画素列に対応する単位回路を順番に選択する。この水平駆動部２４による選択走査により、カラム処理部２３において単位回路ごとに信号処理された画素信号が順番に信号処理部２８に出力される。【００４１】
システム制御部２５は、各種のタイミング信号を生成するタイミングジェネレータなどからなり、タイミングジェネレータで生成されたタイミング信号に基づいて、垂直駆動部２２、カラム処理部２３、および水平駆動部２４の駆動制御を行なう。【００４２】
信号処理部２８は、必要に応じてデータ格納部２９にデータを一時的に格納しながら、カラム処理部２３から供給された画素信号に対して演算処理等の信号処理を行ない、各画素信号からなる画像信号を出力する。【００４３】
＜画素の回路構成＞
次に、上述した画素アレイ部２１の各画素の回路構成について説明する。図２は、画素アレイ部２１に設けられた１つの画素の回路構成例を示す回路図である。【００４４】
図２では、画素アレイ部２１の画素は、フォトダイオード６１、転送ゲート部６２、電荷電圧変換部６３、容量切替スイッチ６４、電荷蓄積部６５、リセットゲート部６６、増幅トランジスタ６７、および選択トランジスタ６８から構成される。【００４５】
フォトダイオード６１は、例えばＰＮ接合のフォトダイオードからなる光電変換素子であり、被写体からの光を受光して、その受光量に応じた電荷を光電変換により生成し、蓄積する。【００４６】
転送ゲート部６２は、フォトダイオード６１と電荷電圧変換部６３との間に設けられており、転送ゲート部６２のゲート電極に印加される駆動信号ＴＲＧに応じて、フォトダイオード６１に蓄積されている電荷を電荷電圧変換部６３に転送する。【００４７】
例えば、図２では、転送ゲート部６２、容量切替スイッチ６４、リセットゲート部６６、および選択トランジスタ６８はＮチャンネルのＭＯＳトランジスタから構成されている。【００４８】
そして、これらの転送ゲート部６２乃至選択トランジスタ６８のゲート電極には、駆動信号ＴＲＧ，ＦＤＧ，ＲＳＴ，ＳＥＬが供給される。これらの駆動信号は、高レベルの状態がアクティブ状態（オンの状態）となり、低レベルの状態が非アクティブ状態（オフの状態）となるパルス信号である。【００４９】
したがって、例えば転送ゲート部６２では、転送ゲート部６２のゲート電極に供給される駆動信号ＴＲＧがアクティブ状態となり、転送ゲート部６２がオンされた状態となったとき、フォトダイオード６１に蓄積された電荷が電荷電圧変換部６３に転送される。【００５０】
電荷電圧変換部６３は、転送ゲート部６２を介してフォトダイオード６１から転送されてきた電荷を電気信号、例えば電圧信号に変換して出力する浮遊拡散領域（ＦＤ）である。【００５１】
電荷電圧変換部６３には、リセットゲート部６６が接続されるとともに、増幅トランジスタ６７および選択トランジスタ６８を介して垂直信号線２７も接続されている。さらに、電荷電圧変換部６３には、容量切替スイッチ６４を介して、電荷を電気信号、例えば、電圧信号に変換する浮遊拡散領域（ＦＤ）であって、さらに、後述する付加容量部（ＭＩＭ）を含む電荷蓄積部６５も接続されている。尚、電荷蓄積部６５は、浮遊拡散領域（ＦＤ）ではあるが、後述する付加容量部ＭＩＭを含めた容量での動作となるため、キャパシタの回路記号を用いて表現するものとする。【００５２】
容量切替スイッチ６４は駆動信号ＦＤＧに応じてオン，オフされることで、電荷電圧変換部６３と電荷蓄積部６５とが、電気的に接続された状態または電気的に切り離された状態の何れかの状態に接続状態を切り替える。【００５３】
すなわち、容量切替スイッチ６４を構成するゲート電極には、駆動信号ＦＤＧが供給され、この駆動信号ＦＤＧがオンされると、容量切替スイッチ６４の直下のポテンシャルが深くなり、電荷電圧変換部６３と電荷蓄積部６５とが電気的に接続される。【００５４】
これに対して、駆動信号ＦＤＧがオフされると、容量切替スイッチ６４の直下のポテンシャルが浅くなり、電荷電圧変換部６３と電荷蓄積部６５とが電気的に切り離される。【００５５】
したがって、駆動信号ＦＤＧをオン，オフすることで、電荷電圧変換部６３に容量を付加し、画素の感度を変化させることができる。具体的には、蓄積される電荷の変化量をΔＱとし、そのときの電圧の変化をΔＶとし、容量値をＣとすると、ΔＶ＝ΔＱ／Ｃの関係が成立する。【００５６】
いま、電荷電圧変換部６３の容量値をＣＦＤとし、電荷蓄積部６５の容量値をＣＦＤ２とすると、駆動信号ＦＤＧがオンされている状態では、信号レベルの読み出しが行なわれる画素の領域における容量値Ｃは、ＣＦＤ＋ＣＦＤ２である。これに対して、駆動信号ＦＤＧがオフされると、容量値ＣはＣＦＤに変化するため、電荷の変化量に対する電圧の感度（電圧の変化量：ＦＤ変換効率）が上がることになる。【００５７】
このように、固体撮像素子１１では、駆動信号ＦＤＧをオン，オフさせることで、画素の感度が適宜変更される。例えば、駆動信号ＦＤＧがオンされると、電荷蓄積部６５は電気的に電荷電圧変換部６３に接続されるので、電荷電圧変換部６３だけでなく電荷蓄積部６５にも、フォトダイオード６１から電荷電圧変換部６３に転送されてきた電荷の一部が蓄積される。【００５８】
リセットゲート部６６は、電荷電圧変換部６３から電荷蓄積部６５までの各領域を適宜初期化（リセット）する素子であり、ドレインが電源電圧ＶＤＤの電源に接続され、ソースが電荷電圧変換部６３に接続されている。リセットゲート部６６のゲート電極には、駆動信号ＲＳＴがリセット信号として印加される。【００５９】
また、駆動信号ＲＳＴがアクティブ状態とされると、リセットゲート部６６は導通状態となり、電荷電圧変換部６３等の電位が電源電圧ＶＤＤのレベルにリセットされる。すなわち、電荷電圧変換部６３等の初期化が行なわれる。【００６０】
増幅トランジスタ６７は、ゲート電極が電荷電圧変換部６３に接続され、ドレインが電源電圧ＶＤＤの電源に接続されており、フォトダイオード６１での光電変換によって得られる電荷を読み出すソースフォロワ回路の入力部となる。すなわち、増幅トランジスタ６７は、ソースが選択トランジスタ６８を介して垂直信号線２７に接続されることにより、垂直信号線２７の一端に接続される定電流源とソースフォロワ回路を構成する。【００６１】
選択トランジスタ６８は、増幅トランジスタ６７のソースと垂直信号線２７との間に接続されており、選択トランジスタ６８のゲート電極には、選択信号として駆動信号ＳＥＬが供給される。駆動信号ＳＥＬがアクティブ状態とされると、選択トランジスタ６８は導通状態となって選択トランジスタ６８が設けられている画素が選択状態とされる。画素が選択状態とされると、増幅トランジスタ６７から出力される信号が垂直信号線２７を介してカラム処理部２３に読み出される。【００６２】
また、各画素では、図１の画素駆動線２６として、複数の駆動線が例えば画素行ごとに配線される。そして、垂直駆動部２２から画素駆動線２６としての複数の駆動線を通して画素内に駆動信号ＴＲＧ，ＦＤＧ，ＲＳＴ，ＳＥＬが供給される。【００６３】
＜画素の物理構造＞
次に、図３乃至図６を参照して、上述した画素の物理的な構造について説明する。ここで、図２を参照して説明した構成と対応する構成については、同一の名称、および同一の符号を付しており、その説明は、適宜省略するものとする。【００６４】
また、図３は、画素のうち、基板上の素子分離層、ポリシリコン、およびコンタクトが形成される第１層の上面図である。ここで、図３乃至図５については、紙面に向かう方向が入射光の入射方向であり、図３におけるフォトダイオード（ＰＤ）６１は、受光面である。【００６５】
また、図４は、第１層の上層である（入射光の入射方向に対して光源側に積層される層である）、遮光膜が形成される第２層の上面図である。以降においては、第２層は、遮光膜層とも称する。【００６６】
さらに、図５は、第２層の上層であるコンタクト間を接続する配線が形成される第３層の上面図である。以降において、第３層は、配線層とも称する。【００６７】
また、図６は、第１層乃至第３層が積層された状態の各画素のＡ−Ａ’断面およびＢ−Ｂ’断面を示しており、図６の右上部が通常画素における、図６の左上部のＡ−Ａ’断面を示している。【００６８】
また、図６の右下部が像面位相差検出用画素（ＺＡＦ画素）における側面断面であり、図６の左下部Ｂ−Ｂ’断面を示している。図６における側面断面においては、図３で示される第１層が最下層とされており、図中の上方に向かって、図４で示される第２層、および図５で示される第３層が積層された構成とされて表されている。【００６９】
さらに、図６の右上部、および右下部で示される断面においては、図中の上部から下部への方向が入射光の入射方向である。また、図３乃至図５における黒色の正方形は、（ウェル）コンタクト（電極）の位置を示しており、図６においては、コンタクトに対応する位置で配線が接続されている部位が、縦線部からなる丸印で示されている。【００７０】
また、図３乃至図６においては、各図の左上部に１画素分の画素の第１層の上面図が示されており、各図の右部には、水平方向および垂直方向に２画素×２画素からなる４画素分の上面図が示されている。さらに、各図の右部における４画素５１−１乃至５１−４のうち、右下部の画素５１−４は、ＺＡＦ画素であり、その他の画素５１−１乃至５１−３が通常画素である。【００７１】
まず、図３の左上部を参照して、１画素分の第１層における物理構成について説明する。図３の画素５１においては、素子分離層Ｄに囲まれており、その略下半分の領域にフォトダイオード６１が設けられている。【００７２】
フォトダイオード６１の図中の上部には、転送ゲート部（ＴＲＧ）６２が設けられており、転送ゲート部６２が開閉することにより、フォトダイオード６１に蓄積された電荷が浮遊拡散領域（フローティングディフュージョン（ＦＤ））からなる電荷電圧変換部６３に転送される。【００７３】
電荷電圧変換部６３の図中の左側には、第２の浮遊拡散領域（ＦＤ）を構成する電荷蓄積部６５と電荷電圧変換部６３とを電気的な接続を制御する容量切替スイッチ６４が設けられている。従って、この容量切替スイッチ６４のオン、またはオフが切り替えられることにより、電荷蓄積部６５と電荷電圧変換部６３とが電気的な接続されたり、切り離されたりする。【００７４】
一方、電荷電圧変換部６３の図中の右側には、電荷蓄積部６５および電荷電圧変換部６３に蓄積された電荷を排出するためのリセットゲート部６６が設けられている。従って、この容量切替スイッチ６４のオン、またはオフが切り替えられることにより、電荷蓄積部６５と電荷電圧変換部６３とが電気的に接続されたり、切り離されたりする。【００７５】
リセットゲート部６６の図中の右側には、増幅トランジスタ６７が設けられている。増幅トランジスタ６７は、図５，図６でも示されるように、縦線部で示される配線９１により電気的に接続されており、電荷電圧変換部６３から供給される電気的な信号を増幅して選択トランジスタ６８に出力する。【００７６】
増幅トランジスタ６７の図中の右側には、選択トランジスタ６８が設けられており、駆動信号ＳＥＬがアクティブ状態にされると、導通状態となって、増幅トランジスタ６７から出力される信号が垂直信号線２７に接続されるコンタクトＳＯを介して出力される。【００７７】
図３の右部には、図３の左部で示される画素５１が、２画素×２画素（水平方向×垂直方向）の４画素分の画素５１−１乃至５１−４が示されているが、このように水平方向、および垂直方向に画素５１が配設されることにより、画素アレイ部２１が形成される。【００７８】
次に、図４を参照して、受光面に対して、入射光の光源に向かって第１層に積層して形成される遮光膜層として機能する第２層について説明する。【００７９】
図４の右部における、斜線部で示される範囲が、遮光膜７１である。遮光膜７１は、例えば、タングステンにより構成されている。タングステン製の遮光膜は、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）イメージセンサにおいて垂直転送路への光入射（スミア）を抑制するために使用されていたもので一般的な構造である。ただし、ＣＣＤではスミア抑制で使用していたのに対して、遮光膜７１では像面位相差検出用画素の実現のために利用している。【００８０】
すなわち、図４の右部における縦２画素×横２画素のうち、右下部の画素５１−４が、像面位相差検出用画素（ＺＡＦ画素）とされている。他の画素５１−１乃至５１−３は、通常画素であり、フォトダイオード６１上は遮光膜７１が開口されたレイアウトとされている。これに対し、像面位相差検出用画素（ＺＡＦ画素）においては、フォトダイオード６１の一部を遮光膜７１で遮光するようレイアウトされている。図４ではフォトダイオード６１の上側を遮光膜７１で遮光した構成例が示されている。【００８１】
また、遮光膜７１は、第１層と第３層との間に形成される金属層からなる第２層を形成しているため、コンタクトが設けられた部位において、電気的な短絡が発生するのを防止するため、配設されていない。【００８２】
次に、図５を参照して、第３層の構成について説明する。【００８３】
第３層は、図５における縦線部で示されるＦＤ配線９１と、第２のＦＤである電荷蓄積部６５に付加容量を付加する付加容量部ＭＩＭを形成するための電極９１ａが形成されるＦＤ配線層である。また、図５の縦線部において、図３，図４における黒色の正方形で示されるコンタクトに対応する位置に設けられた丸印は、コンタクトを電気的に接続している部位を表している。さらに、縦線部で示される第３層のうち、方形状の電極９１ａは、その下層であって対向する位置に設けられた第２層における遮光膜７１と対になって、相互に付加容量部ＭＩＭを形成する。この付加容量部ＭＩＭの容量が、電荷蓄積部６５の容量に付加されることで、上述したようにＦＤ変換効率が低減される。【００８４】
すなわち、図６の右上部、および右下部の点線で囲まれた、Ａ２−Ａ’間、およびＢ２−Ｂ’間においては、電極９１ａと遮光膜７１とが図中の垂直方向に対向する構成とされており、このような構成により、点線で示される付加容量部ＭＩＭが形成される。そして、電極９１ａがコンタクト６５ａを介して接続されることにより、第１層の浮遊拡散層（ｎ＋）の電荷蓄積部６５の容量に付加され、容量切替スイッチ６４がオンにされることで、浮遊拡散領域である電荷電圧変換部６３と電気的に接続されて、ＦＤ変換効率を低減させることが可能となる。【００８５】
これに対して、図６の右上部、および右下部の、Ａ１−Ａ２間、およびＢ１−Ｂ２間においては、遮光膜７１が存在せず、付加容量部ＭＩＭが形成されていないので、ＦＤ配線９１が、コンタクト６３ａを介して第１層の浮遊拡散領域（ｎ＋）として形成されている電荷電圧変換部６３と接続される。この場合、電荷電圧変換部６３は、容量切替スイッチ６４がオンにされることがない限り、自らの容量のみであるため、ＦＤ変換効率が低減されるといったことがなくなる。【００８６】
結果として、このように形成された電荷電圧変換部６３と電荷蓄積部６５とが、容量切替スイッチ６４により電気的に接続されたり、または切り離されたりすることにより、画素信号のＦＤ変換効率（感度）を切り替えることが可能となる。また、このような構成により、電荷蓄積部６５と付加容量部ＭＩＭとの和容量が、電荷電圧変換部６３の容量として付加されるか、または、付加されないかでＦＤ変換効率が切り換えられるため、全画素について、通常画素と像面位相差検出用画素とを区別することなく、全ての画素で統一されたＦＤ変換効率の切り換えを実現することが可能となる。【００８７】
また、通常画素は感度を最も高めるため、フォトダイオード６１の表面（Ｓｉ表面）に焦点があうように、例えば、図６における右上部、および右下部で示されるようなマイクロレンズＭＬの曲率を調整する。一方、像面位相差検出用画素（ＺＡＦ画素）の場合、遮光膜７１の位置（高さ）に焦点をあわせることが、最も像面位相差検出用画素としての特性が高まる。つまり、遮光膜７１とフォトダイオード６１の表面（Ｓｉ表面）の高さが大きく異なると、通常画素と像面位相差検出用画素とで、マイクロレンズＭＬの曲率をそれぞれに適合するように異なる曲率とする必要があり、その加工のために工程数増とするか、いずれかの特性を犠牲にして工程数を増やさないようにする必要がある。【００８８】
しかしながら、図６の右上部、および右下部で示されるように、フォトダイオード６１に近接して遮光膜７１が形成されることにより（遮光膜７１で像面位相差検出用画素が形成されることにより）、マイクロレンズＭＬはいずれも同一の曲率で特性も最大化することが可能となり、異なる曲率のマイクロレンズを加工すると入った工数の増大に伴ったコストアップを抑制することが可能となる。【００８９】
また、斜め光が入射することを考えても、フォトダイオード６１の直上に遮光膜７１を形成して像面位相差検出用画素（ＺＡＦ画素）を形成するメリットが生じる。すなわち、フォトダイオード６１との高さが異なる上層において金属製の遮光膜７１が形成されると、斜め光が入射した際に、遮光膜７１で遮光されずに、遮光膜７１とＳｉ表面の隙間を通過してフォトダイオード６１に入射してしまう恐れがある。これに対し、図６の右上部および右下部で示されるように、遮光膜７１が形成される場合、フォトダイオード６１の直上に形成されるため、斜め光がフォトダイオード６１に入射することがなくなる。【００９０】
以上のように、ＦＤ配線９１の直下の層に、遮光膜７１からなる金属層を配設せず、電荷蓄積部６５の付加容量を付加する付加容量部ＭＩＭを形成する遮光膜７１にのみ電極９１ａを配設するようにした。【００９１】
このような構成により、電荷電圧変換部６３における電荷容量に対して、付加容量部ＭＩＭの容量が加算されるようにすることで電荷蓄積部６５における容量を大きく設定することができ、これらを容量切替スイッチ６４により接続したり、切り離したりすることで、実質的に拡散容量の異なる浮遊拡散領域を切り替えて使用することが可能となる。【００９２】
結果として、容量切替スイッチ６４により電荷電圧変換部６３と電荷蓄積部６５とを電気的に接続することで、容量を大きくして、ＦＤ変換効率を低減させることが可能となる。逆に、容量切替スイッチ６４により電荷電圧変換部６３と電荷蓄積部６５とを電気的に切り離すことで、容量を小さくして、変換効率を高めることが可能となる。このようにＦＤ変換効率を切り替えることで、感度を切り替えることが可能となる。【００９３】
尚、第３層における電極９１ａの下層の遮光膜７１が、ポリシリコンゲートを覆っているような構成である場合、さらに付加容量部ＭＩＭの容量を大きくすることができる。すなわち、遮光膜７１は下地形状の凹凸に倣った形状に形成されるため、ポリシリコンゲートがある部分の遮光膜７１と電極９１ａとの距離がより近いものとなる。その結果、例えば、図６の右上部および右下部で示されるように、転送ゲート部６４のゲート電極が設けられて入るような場合、遮光膜７１と電極９１ａと距離が短くなることで、付加容量部ＭＩＭの容量がより大きくなる。ここではポリシリコンゲートを例として挙げたが、基板（Ｓｉ）表面から上層に盛り上がっている構造であれば同様の効果を得ることができる。例えば、Ｌｏｃｏｓなどの酸化膜素子分離でもよい。【００９４】
また、遮光膜７１が、像面位相差検出用画素（ＺＡＦ画素）だけでなく、通常画素にも配置されることにより、電荷電圧変換部６３周辺の構造は、通常画素と像面位相差検出用画素とで共通化されることになるので、基本的に両者のＦＤ変換効率を同一のものとすることができる。【００９５】
すなわち、像面位相差検出用画素（ＺＡＦ画素）のフォトダイオード６１を遮光する部分以外は、両者で共通したレイアウトとすることで変換効率を全画素で共通化することが可能となる。結果として、画素毎にＦＤ変換効率が異なることで後段の処理で発生しうる不都合を防止することができる。【００９６】
また、像面位相差検出用画素にのみ遮光膜７１が配設されると、像面位相差検出用画素は通常画素に比べてその画素数が少なく、かつ、画素アレイ部２１内に点在することになるため、遮光膜７１が小分けに配設されることになる。遮光膜７１が小分けに配設されることにより、遮光膜７１は、電気的に浮遊状態となるため、電荷蓄積部６５を形成するための容量を発生させる効果が得られない。遮光膜７１が、電気的に浮遊状態にならないようにするためには、電源やＧＮＤなどに固定する必要があるが、そのために像面位相差検出用画素だけ配線レイアウトを変えると、電荷電圧変換部６３、および電荷蓄積部６５により発生される容量（変換効率）が通常画素とは異なる容量となる懸念があるためこれも好ましくない。これを防ぐため、遮光膜７１が通常画素にも配設されており、遮光膜７１だけで画素アレイ外側まで引き出すことができるようにし、画素アレイ２１外側でいずれかの電位を印加するようにすることで電気的に浮遊状態にならないようにしている。【００９７】
＜第１の変形例＞
以上においては、像面位相差検出用画素を形成するにあたって、図７の左上部で示されるようにフォトダイオード６１の上部を遮光するように遮光膜７１が配設される例について説明してきた。しかしながら、像面位相差検出用画素が形成可能であれば、フォトダイオード６１のその他の部位が遮光されるように配設されても良い。すなわち、図７の右上部で示されるように、フォトダイオード６１の下部が遮光されるように遮光部７１が配設されるようにしてもよい。また、図７の左下部、および右下部で示されるように、それぞれフォトダイオード６１の右部および左部が遮光されるように遮光部７１が配設されるようにしてもよい。【００９８】
＜第２の変形例＞
以上においては、ＦＤ配線９１と同一の金属配線層に転送ゲート部６２のゲート電極を設ける例について説明してきたが、例えば、図８で示されるように、電荷電圧変換部６３、および電荷蓄積部６５における配線層をＦＤ配線１０１とし、転送ゲート部６２におけるゲート電極の配線をこれまでのＦＤ配線９１を一般の配線９１とすることにより、付加容量部ＭＩＭを形成する電極１０１ａを遮光膜７１に対して、より近い層に形成するようにしても良い。【００９９】
図８においては、左部において、通常画素の、図６の右上部に対応する側面断面が示されており、右部において、像面位相差検出用画素の、図６の右下部に対応する側面断面が示されており、それぞれにこれまでのＦＤ配線９１を一般配線９１として使用し、これまでのＦＤ配線９１よりも、より遮光膜７１に近い位置にＦＤ配線１０１が形成される例が示されている。【０１００】
このような構成により、付加容量部ＭＩＭが形成される電極１０１ａが、遮光膜７１に対してより近い位置に配設されることで、付加容量部ＭＩＭの容量を増大させ、第２の浮遊拡散領域として機能する電荷蓄積部６５の容量と合わせて、さらに大きな容量とすることが可能となり、ＦＤ変換効率をより下げることが可能となり、より大きな差を持つ２つのＦＤ変換効率を切り換えて利用することが可能となる。【０１０１】
また、ＦＤ配線１０１のように、ＦＤ配線１０１のみを遮光膜７１に近い位置の配線とし、それ以外の一般配線９１と遮光膜７１との距離を変更しないようにすることで、ＦＤ配線１０１以外の一般配線９１と遮光膜７１との容量を変化させないようにすることができる。これにより、一般配線９１と遮光膜７１との間の容量が増大することにより生じるトランジスタの動作遅延などの不具合の発生を抑制しつつ、付加容量部ＭＩＭの容量のみを増大させることが可能となる。【０１０２】
＜第２の実施の形態＞
以上においては、一般的な表面照射型のＣＭＯＳイメージセンサの例について説明してきたが、各画素にメモリを設けて、全画素で一斉に画素信号を読み出す、いわゆるグローバルシャッタ形式の表面照射型のＣＭＯＳイメージセンサであってもよい。【０１０３】
図９乃至図１２は、図３乃至図６に対応するグローバルシャッタ形式の表面照射型ＣＭＯＳイメージセンサの第１層乃至第３層、および側面断面を示す図である。尚、図９乃至図１２において、図３乃至図６における構成と同一の機能を備えた構成については、同一の名称、および同一の符号を付しており、その説明は適宜省略するものとする。【０１０４】
すなわち、図９乃至図１２において、図３乃至図６における構成と異なる点は、図３乃至図６における画素５１が画素単位で示されているのに対して、図９乃至図１２においては、画素１５１として示されている点である。【０１０５】
さらに、各画素１５１においては、フォトダイオード（ＰＤ）６１により蓄積された電荷からなる信号を画素単位で同時に蓄積するメモリ１７１（図１２）へのゲートを開閉する転送ゲート部（ＴＲＧ２）１６１が設けられると共に、フォトダイオード６１をリセットするためのオーバフローゲート（ＯＦＧ）部１６２が設けられている。【０１０６】
転送ゲート部１６１は、メモリ１７１を覆うように配置されている。転送ゲート部１６１、およびオーバフローゲート部１６２は、いずれも高レベルの状態がアクティブ状態（オンの状態）となり、低レベルの状態が非アクティブ状態（オフの状態）となるパルス信号からなる図示せぬ駆動信号ＴＲＧ２，ＯＦＧにより駆動される。【０１０７】
各画素１５１においては、図１０の画素１５１−１乃至１５１−４で示されるように、フォトダイオード６１上などの第１層の上層となる第２層として、遮光膜７１が形成されている。この第２層についてもやはりコンタクト周辺には、短絡を防止する観点から遮光膜７１が設けられていない。尚、画素１５１における遮光膜７１は、例えば、タングステンなどからなり、グローバルシャッタ形式のＣＭＯＳイメージセンサではメモリ１７１（図１２）への光入射（ＰＬＳ＝ｐａｒａＳｉｔｉｃ  ｌｉｇｈｔ  ｓｅｎＳｉｔｉｖｉｔｙ：スミアと類似の現象）を抑制する。【０１０８】
さらに、図１１で示されるように、遮光膜７１からなる第２層上にＦＤ配線９１からなる第３層が形成されており、その一部が、電極９１ａを形成している。【０１０９】
このような構成により、図１２で示されるＣ−Ｃ’断面の点線で囲まれた、Ｃ２−Ｃ’間においては、電極９１ａと遮光膜７１とが対向する構成とされることで、付加容量部ＭＩＭが形成される。そして、電極９１ａがコンタクト６５ａを介して接続されることにより、第１層である浮遊拡散領域（ｎ＋層）からなる電荷蓄積部６５に、付加容量部ＭＩＭの容量が付加される。【０１１０】
これに対して、図１２で示されるＣ１−Ｃ２間においては、ＦＤ配線９１が、コンタクト６３ａを介して接続され、電荷電圧変換部６３が第１層である浮遊拡散領域（ｎ＋層）として機能する。ただし、電荷電圧変換部６３の場合、ＦＤ配線９１に対向する位置には、遮光膜７１が形成されておらず、付加容量部ＭＩＭは形成されないので、電荷蓄積部６５は自らの容量のみとなる。【０１１１】
このように形成された電荷電圧変換部６３と電荷蓄積部６５とが、容量切替スイッチ６４により電気的に接続されたり、または切り離されたりすることにより、画素信号のＦＤ変換効率（感度）を切り替えることが可能となる。【０１１２】
結果として、グローバルシャッタ型ＣＭＯＳイメージセンサにおいても、全画素でＦＤ変換効率の切り替えを実現することが可能となる。【０１１３】
＜第３の変形例＞
以上においては、遮光膜７１と、第３層に設けられる電極９１ａとが対向して設けられることにより、付加容量部ＭＩＭを形成できる構成とすることで、電荷蓄積部６５の容量を増大させる例について説明してきたが、電極９１ａは、遮光膜７１に対向する範囲であれば、その他の範囲に設けられるようにしてもよく、例えば、図１３で示されるように、電極９１ａに代えて、電極９１ｂとして形成するようにしてもよい。【０１１４】
すなわち、グローバルシャッタ型のＣＭＯＳイメージセンサからなる画素１５１においては、フォトダイオード６１上に、比較的大きな面積を占めるメモリ１７１上のポリシリコンゲート（ＴＲＧ２）である転送ゲート部１６１が存在するので、その上の層として電極９１ｂを形成する。【０１１５】
このような構成とすることにより、図１４で示されるＤ−Ｄ’断面の点線で囲まれた、Ｄ２−Ｄ’間で示されるように、電極９１ｂと遮光膜７１とが対向する構成とされることで、付加容量部ＭＩＭが形成される。そして、電極９１ｂがコンタクト６５ａを介して接続されることにより、第１層である浮遊拡散領域（ｎ＋層）からなる電荷蓄積部６５の容量に付加されることになる。【０１１６】
これに対して、図１４で示されるＤ１−Ｄ２間においては、ＦＤ配線９１が、コンタクト６３ａを介して接続される、第１層の電荷電圧変換部６３が浮遊拡散領域（ｎ＋）として機能する。ただし、電荷電圧変換部６３の場合、ＦＤ配線９１に対向する位置には、遮光膜７１が形成されていないので、付加容量部ＭＩＭが形成されず、また、電荷蓄積部６５が接続されていない場合の容量も付加されないので、その容量は、自らのもののみとなる。【０１１７】
また、図１４で示されるように、転送ゲート１７１上に電極９１ｂを設ける場合、電極９１ｂと遮光膜７１との距離は、図１２で示される電極９１ａと遮光膜７１との距離よりも近いものとなるため、付加容量部ＭＩＭの付加容量も増大することになる。結果として、このように形成された電荷電圧変換部６３と電荷蓄積部６５とが、容量切替スイッチ６４により電気的に接続されたり、または切り離されたりすることにより、変化の大きな２種類の画素信号のＦＤ変換効率（感度）を切り替えることが可能となる。【０１１８】
結果として、このように電極９１ｂを形成するようにしても、グローバルシャッタ型ＣＭＯＳイメージセンサにおいて、全画素でＦＤ変換効率の切り替えを実現することが可能となる。【０１１９】
＜電子機器への適用例＞
上述した固体撮像素子は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像装置、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。【０１２０】
図１５は、本技術を適用した電子機器としての撮像装置の構成例を示すブロック図である。【０１２１】
図１５に示される撮像装置２０１は、光学系２０２、シャッタ装置２０３、固体撮像素子２０４、駆動回路２０５、信号処理回路２０６、モニタ２０７、およびメモリ２０８を備えて構成され、静止画像および動画像を撮像可能である。【０１２２】
光学系２０２は、１枚または複数枚のレンズを有して構成され、被写体からの光（入射光）を固体撮像素子２０４に導き、固体撮像素子２０４の受光面に結像させる。【０１２３】
シャッタ装置２０３は、光学系２０２および固体撮像素子２０４の間に配置され、駆動回路２０５の制御に従って、固体撮像素子２０４への光照射期間および遮光期間を制御する。【０１２４】
固体撮像素子２０４は、上述した固体撮像素子１１、または、固体撮像素子１１を含むパッケージにより構成される。固体撮像素子２０４は、光学系２０２およびシャッタ装置２０３を介して受光面に結像される光に応じて、一定期間、信号電荷を蓄積する。固体撮像素子２０４に蓄積された信号電荷は、駆動回路２０５から供給される駆動信号（タイミング信号）に従って転送される。【０１２５】
駆動回路２０５は、固体撮像素子２０４の転送動作、および、シャッタ装置２０３のシャッタ動作を制御する駆動信号を出力して、固体撮像素子２０４およびシャッタ装置２０３を駆動する。【０１２６】
信号処理回路２０６は、固体撮像素子２０４から出力された信号電荷に対して各種の信号処理を施す。信号処理回路２０６が信号処理を施すことにより得られた画像（画像データ）は、モニタ２０７に供給されて表示されたり、メモリ２０８に供給されて記憶（記録）されたりする。【０１２７】
このように構成されている撮像装置２０１においても、上述した固体撮像素子２０４に代えて、固体撮像素子１を適用することにより、全画素でＦＤ変換効率の切り替えを実現させることが可能となる。
＜固体撮像素子の使用例＞【０１２８】
図１６は、上述の固体撮像素子１１を使用する使用例を示す図である。【０１２９】
上述した固体撮像素子１１は、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングする様々なケースに使用することができる。【０１３０】
・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、ＴＶや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置【０１３１】
尚、本技術は、以下のような構成も取ることができる。
（１）  表面照射型の固体撮像素子であって、
入射した光を光電変換する光電変換部と、
前記光電変換により得られた電荷を蓄積する電荷電圧変換部と、
前記電荷電圧変換部に容量を付加する電荷蓄積部と、
前記電荷蓄積部に容量を付加する付加容量部とを含み、
前記付加容量部は、前記電圧変換部および前記電荷蓄積部の端子へと電気的に接続される配線が形成される配線層からなる第１電極と、前記光電変換部が形成される基板における前記光の光源に近い面上であって、前記配線層よりも前記基板に近く、前記配線層に対向して設けられた金属層からなる第２電極とから形成される
固体撮像素子。
（２）  前記光電変換部を有する画素ごとに前記電荷蓄積部、および前記付加容量部が設けられ、所定の画素において前記電荷電圧変換部に電荷を蓄積する場合、前記所定の画素に設けられた、前記電荷蓄積部は、前記付加容量部により蓄積された付加容量を含む電荷容量を、前記電荷電圧変換部に付加する
（１）に記載の固体撮像素子。
（３）  前記電荷電圧変換部と前記電荷蓄積部が、電気的に接続された状態または電気的に切り離された状態の何れかの状態への切り替えを行う切替部をさらに含む
（２）に記載の固体撮像素子。
（４）  前記金属層は、金属製の遮光膜である
（１）に記載の固体撮像素子。
（５）  前記金属層は、タングスタン製の遮光膜である
（４）に記載の固体撮像素子。
（６）  前記遮光膜は、像面位相差検出用画素を構成するために形成される
（４）に記載の固体撮像素子。
（７）  前記遮光膜は、前記基板上であって、前記光の光源に近い面上にポリシリコン層が設けられるとき、前記基板上の前記ポリシリコン上に形成される
（４）に記載の固体撮像素子。
（８）  前記遮光膜は、前記基板上であって、前記光の光源に近い面上に設けられたポリシリコン層からなる転送ゲート上に形成される
（７）に記載の固体撮像素子。
（９）  前記遮光膜は、前記光電変換部の上部、下部、左部、または右部のいずれかを遮光する
（４）に記載の固体撮像素子。
（１０）  前記配線層は、一般の配線が配線される配線層よりも前記第２電極に距離が近い
（４）に記載の固体撮像素子。
（１１）  前記固体撮像素子は、グローバルシャッタ方式であり、
前記グローバルシャッタ方式において必要とされる、各画素の画素信号を記憶する記憶部をさらに含み、
前記遮光膜は、前記記憶部を遮光する
（４）に記載の固体撮像素子。
（１２）  前記第１電極は、前記記憶部上の前記遮光膜に対向する位置に設けられる
（１１）に記載の固体撮像素子。
（１３）  表面照射型の固体撮像素子を備えた撮像装置であって、
入射した光を光電変換する光電変換部と、
前記光電変換により得られた電荷を蓄積する電荷電圧変換部と、
前記電荷電圧変換部に容量を付加する電荷蓄積部と、
前記電荷蓄積部に容量を付加する付加容量部とを含み、
前記付加容量部は、前記電圧変換部および前記電荷蓄積部の端子へと電気的に接続される配線が形成される配線層からなる第１電極と、前記光電変換部が形成される基板における前記光の光源に近い面上であって、前記配線層よりも前記基板に近く、前記配線層に対向して設けられた金属層からなる第２電極とから形成される
撮像装置。
（１４）  表面照射型の固体撮像素子を備えた電子機器であって、
入射した光を光電変換する光電変換部と、
前記光電変換により得られた電荷を蓄積する電荷電圧変換部と、
前記電荷電圧変換部に容量を付加する電荷蓄積部と、
前記電荷蓄積部に容量を付加する付加容量部とを含み、
前記付加容量部は、前記電圧変換部および前記電荷蓄積部の端子へと電気的に接続される配線が形成される配線層からなる第１電極と、前記光電変換部が形成される基板における前記光の光源に近い面上であって、前記配線層よりも前記基板に近く、前記配線層に対向して設けられた金属層からなる第２電極とから形成される
電子機器。
【符号の説明】
【０１３２】
１１  固体撮像素子，  ２１  画素アレイ部，  ５１  画素，  ６１  フォトダイオード，  ６２  転送ゲート部，  ６３  電荷電圧変換部，  ６４  容量切替スイッチ，  ６５  電荷蓄積部，  ６６  リセットゲート部，  ６７  増幅トランジスタ，  ６８  選択トランジスタ，  ７１  遮光膜，  ９１  ＦＤ配線，  ９１ａ  電極，  １５１  画素，  １６１  転送ゲート部，  １６２  オーバフローゲート部
【図１】
2016098624.tif 000003
【図２】
2016098624.tif 000004
【図３】
2016098624.tif 000005
【図４】
2016098624.tif 000006
【図５】
2016098624.tif 000007
【図６】
2016098624.tif 000008
【図７】
2016098624.tif 000009
【図８】
2016098624.tif 000010
【図９】
2016098624.tif 000011
【図１０】
2016098624.tif 000012
【図１１】
2016098624.tif 000013
【図１２】
2016098624.tif 000014
【図１３】
2016098624.tif 000015
【図１４】
2016098624.tif 000016
【図１５】
2016098624.tif 000017
【図１６】
2016098624.tif 000018
【国際調査報告】
2016098624.tif 000019
2016098624.tif 000020
2016098624.tif 000021
2016098624.tif 000022
2016098624.tif 000023