(57)【要約】  中間電位導体板と正側導体板及び負側導体板とを対面させてインダクタンスを確実に低減させるようにした半導体装置を提供する。３レベル電力変換回路を構成する少なくとも４つの半導体素子を搭載した絶縁基板（１１）と、この絶縁基板を配置するベース板（３）と、前記ベース板上に、前記半導体素子の内の１つの半導体素子に接続される直流正側電位の正側導体板（２１）と、前記半導体素子の内の他の１つの半導体素子に接続される直流負側電位の負側導体板（２２）と、前記半導体素子の内の残りの２つの半導体素子に接続された中間電位の中間電位導体板（２３）とを備え、前記正側導体板及び前記負側導体板を前記中間電位導体板に対して近接対面させて配置させた。
2014122877.tif 000002
【特許請求の範囲】
【請求項１】
３レベル電力変換回路を構成する少なくとも４つの半導体素子を搭載した絶縁基板と、
該絶縁基板を配置するベース板と、
前記ベース板上に、前記半導体素子の内の１つの半導体素子に接続される直流正側電位の正側導体板と、前記半導体素子の内の他の１つの半導体素子に接続される直流負側電位の負側導体板と、前記半導体素子の内の残りの２つの半導体素子に接続された中間電位の中間電位導体板とを備え、
前記正側導体板及び前記負側導体板を前記中間電位導体板に対して近接対面させて配置させたことを特徴とする半導体装置。
【請求項２】
前記負側導体板は、前記正側導体板の延長線上に配置されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半導体素子を覆う絶縁樹脂材の成型体を有し、前記正側導体板に形成された第１の外部接続端子、前記中間電位導体板に形成された第２及び第３の外部接続端子、前記負側導体板に接続された第４の外部接続端子が前記成型体の１面上に導出され、前記第１の外部接続端子，前記第２及び第３の外部接続端子，前記第４の外部接続端子の順に一直線上に並列配置されていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記中間電位導体板の前記正側導体板及び前記負側導体板とは反対側に交流出力用導体板が対面配置され、該交流出力用導体板に形成された第５の外部接続端子が前記第４の外部接続端子の第３の外部接続端子とは反対側に配置されていることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記第１の外部接続端子と前記第２の外部接続端子とが入れ替え配置されていることを特徴とする請求項３又は４に記載の半導体装置。
【請求項６】
前記３レベル電力変換回路は、直流回路の正側電位にコレクタが接続される第１の絶縁ゲートバイポーラトランジスタと、前記直流回路の負側電位にエミッタが接続される第２の絶縁ゲートバイポーラトランジスタと、前記第１の絶縁ゲートバイポーラトランジスタのエミッタと前記第２の絶縁ゲートバイポーラトランジスタのコレクタとの接続点に、一端が接続された双方向スイッチ素子とを備え、
前記双方スイッチの他端に前記前記中間電位導体板が接続され、前記第１の絶縁ゲートバイポーラトランジスタのコレクタに前記正側導体板が接続され、前記第２の絶縁ゲートバイポーラトランジスタのエミッタに前記負側導体板が接続されている
ことを特徴とする請求項３から５のいずれか１項に記載の半導体装置。
【請求項７】
前記双方向スイッチ素子は、逆阻止型絶縁ゲートバイポーラトランジスタの逆並列回路で構成されていることを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記半導体装置の、一直線上に並列配置された前記第１の外部接続端子乃至第４の外部接続端子を挟んで対向する２辺のうちの一方の側に第１の絶縁ゲートバイポーラトランジスタのゲート・エミッタ用の第１の補助端子、第２の絶縁ゲートバイポーラトランジスタのゲート・エミッタ用の第２の補助端子が配置され、他方の側に第３の絶縁ゲートバイポーラトランジスタのゲート・エミッタ用の第３の補助端子、第４の絶縁ゲートバイポーラトランジスタのゲート・エミッタ用の第４の補助端子が配置され、
前記第３の補助端子及び前記第４の補助端子は、前記３レベル電力変換回路を適用した場合と、前記３レベル電力変換回路とは半導体素子の接続並びに配置が異なる他の３レベル電力変換回路を適用した場合とで、配置が共通化されていることを特徴とする請求項６又は７に記載の半導体装置。
【請求項９】
前記他の３レベル電力変換回路は、直流回路の正側電位にコレクタが接続される第１の絶縁ゲートバイポーラトランジスタと、前記直流回路の負側電位にエミッタが接続される第２の絶縁ゲートバイポーラトランジスタと、前記第２の絶縁ゲートバイポーラトランジスタのコレクタにエミッタが接続された第３の絶縁ゲートバイポーラトランジスタと、前記第１の絶縁ゲートバイポーラトランジスタのエミッタにコレクタが接続された第４の絶縁ゲートバイポーラトランジスタと、前記第２の絶縁ゲートバイポーラトランジスタコレクタ及び前記第３の絶縁ゲートバイポーラトランジスタのエミッタの接続点と、前記第１の絶縁ゲートバイポーラトランジスタのエミッタ及び前記第４の絶縁ゲートバイポーラトランジスタのコレクタの接続点との間に直列に接続された第１及び第２のダイオードと、からなり、
該第１及び第２のダイオードの接続点に接続された前記中間電位導体板と、前記第１の絶縁ゲートバイポーラトランジスタのコレクタに接続された前記正側導体板と、前記第２の絶縁ゲートバイポーラトランジスタのエミッタに接続された前記負側導体板と、前記第４の絶縁ゲートバイポーラトランジスタのエミッタと前記第３の絶縁ゲートバイポーラトランジスタのコレクタとの接続点に接続された前記交流出力用導体板とを備えていることを特徴とする請求項８に記載の半導体装置。
【請求項１０】
前記成型体は、前記第１の補助端子乃至第４の補助端子を外部へ導出するための補助端子形成用孔部を、前記第１の補助端子乃至第４の補助端子が、内蔵する３レベル電力変換回路の半導体素子の接続もしくは配置に応じて選択して外部へ導出できるように複数個所に形成されていることを特徴とする請求項８又は９に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワーデバイスを格納し、直流電力を交流電力に変換する電力変換装置などに使用する半導体装置に関する。
【背景技術】
【０００２】
電力変換装置は、太陽電池、燃料電池、ガスエンジン等の発電ユニットの発電電力を系統電力に変換する機能備えたパワーコンディショナー（ＰＣＳ：Power Conditioning Subsystem）や無停電電源装置（ＵＰＳ：Uninterruptible Power Supply）等に広く用いられている。
このような電力変換装置には、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）やフリー・ホイーリング・ダイオード（ＦＷＤ：Free Wheeling Diode）などのパワーデバイスを絶縁基板上に実装し、樹脂ケースに格納した半導体モジュールが用いられている。【０００３】
この種の電力変換装置に使用する半導体モジュールの一例としては、例えば、特許文献１に記載されているパワー半導体モジュールが提案されている。
このパワー半導体モジュールは、ケース内に３レベルインバータ回路の１相分の回路を収容している。この３レベルインバータ回路では、互いに逆方向に電流が流れるＵ端子とＭ端子とを一方が他方の上に近接して配置されるように配線することで、ケース内のインダクタンスを低減するようにしている。【０００４】
また、従来のモジュールの他の例として、特許文献２において記載されているパワー半導体モジュールが提案されている。このパワー半導体モジュールにおいては、特許文献１に記載されている３レベルインバータと同様に３レベルインバータを構成した場合に、外部端子Ｐ，Ｍ，Ｎ，Ｕを、そのＭ端子をＭ１、Ｍ２の２端子とし、端子配列をＭ１、Ｐ、Ｎ、Ｍ２、Ｕの順序、又はＭ１、Ｎ、Ｐ、Ｍ２、Ｕの順序で一直線状に配置している。この構成により、インバータの動作モードを３レベルから２レベルモードとしたときに配線インダクタンスの影響で生ずる跳ね上がり電圧が大きくなることを防止している。【０００５】
また、従来のモジュールのさらに他の例として、特許文献３に記載されている半導体モジュールが提案されている。この半導体モジュールは、直流電源のＰ端子とＮ端子との間に接続されるＩＧＢＴの直列接続回路と、この直列接続回路の接続点と直流電源の中性点との間に接続される交流スイッチ素子を一つのパッケージに内蔵することにより、配線インダクタタンスの低減と装置の低価格化を実現するようにしている。ここで、３レベルインバータを構成する場合として、２個のダイオードを逆並列接続したＩＧＢＴを直列に接続して双方向スイッチとする場合と、２個の逆阻止ＩＧＢＴを逆並列に接続して双方向スイッチとする場合とが記載されている。逆阻止ＩＧＢＴは、逆方向の耐圧特性を有するＩＧＢＴである。【０００６】
また、従来のモジュールのさらにまた他の例として、特許文献４に記載の半導体装置が提案されている。この半導体装置は、３レベルインバータ回路の直流電源のＰ端子とＮ端子との間に接続されるＩＧＢＴの直列接続回路と、この直列接続回路の接続点と直流電源の中性点との間に互いにダイオードを逆並列に接続した第１及び第２のＩＧＢＴを直列に接続し、第１及び第２のＩＧＢＴの接続個所に設けた中間端子とを備えている。この構成により、半導体装置は、ＩＧＢＴやダイオードの破壊を防ぎながら絶縁試験を行うことができる。
さらに、従来のモジュールのさらにまた他の例として、特許文献５に記載された半導体装置が提案されている。この半導体装置は、インバータなどの装置に用いられる大容量の半導体装置であって、そこにおいて、絶縁基板上に３つのＩＧＢＴチップを設け、これらＩＧＢＴチップを並列に接続するために、千鳥状に配置するようにしている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１２−１１００９５号公報
【特許文献２】特開２０１１−２５４６７２号公報
【特許文献３】特開２００８−１９３７７９号公報
【特許文献４】特開２０１１−１９３６４６号公報
【特許文献５】特開２００２−３６８１９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、上記特許文献１では、Ｕ端子とＭ端子とを重ねるように配線することで、ケース内のインダクタンスを低減することができる。また、上記特許文献２では、端子Ｐと端子Ｎとが近接し、端子Ｐと端子Ｍ１及び端子Ｎと端子Ｍ２とを隣接させているが、各端子間の重なり幅が狭く十分なインダクタンスの低減を行うことができないという未解決の課題がある。
また、上記特許文献３では、Ｐ−Ｃ１配線とＭ配線、及びＭ配線とＮ−Ｅ２配線とは近接配線が容易となる旨記載されているが、Ｍ配線とＰ−Ｃ１配線及びＮ−Ｅ２配線との対面幅は狭く十分なインダクタンスの低減を行うことができない。
また、上記特許文献４及び５では、インダクタンス低減についての記述はなく、単に３レベルインバータ回路の構成が開示されているだけである。
そこで、本発明は、上記従来例の未解決の課題に着目してなされたものであり、中間電位導体板と正側導体板及び負側導体板とを対面させてインダクタンスを確実に低減させるようにした半導体装置を提供することを目的としている。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明に係る半導体装置の第１の態様は、３レベル電力変換回路を構成する少なくとも４つの半導体素子を搭載した絶縁基板と、該絶縁基板を配置するベース板と、前記ベース板上に、前記半導体素子の内の１つの半導体素子に接続される直流正側電位の正側導体板と、前記半導体素子の内の他の１つの半導体素子に接続される直流負側電位の負側導体板と、前記半導体素子の内の残りの２つの半導体素子に接続された中間電位の中間電位導体板とを備えている。そして、前記正側導体板及び前記負側導体板を前記中間電位導体板に対して近接対面させて配置させている。
【発明の効果】
【００１０】
本発明によれば、３レベル電力変換回路を構成する少なくとも４つの半導体素子を搭載した絶縁基板に中間電位導体板に対して、正側導体板及び負側導体板を一方向から対面させることにより、互いに逆方向に電流が流れる中間電位導体板と正側導体板及び負側導体板との対向面積を広く取ってインダクタンスを大幅に低減することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１の実施形態に係る半導体装置を示す斜視図である。
【図２】図１に示す半導体装置のベース板に接合された絶縁基板に搭載した半導体素子を示す平面図である。
【図３】３レベル電力変換回路の一例を示す回路図である。
【図４】正側導体板、負側導体板、中間電位導体板及び交流出力用導体板の配置を示す立面図である。
【図５】本発明の第１の実施形態に係る半導体装置の一の動作モードにおける半導体素子の発熱状態を説明する模式図である。
【図６】本発明の第１の実施形態に係る半導体装置の他の動作モードにおける半導体素子の発熱状態を説明する模式図である。
【図７】本発明の第１の実施形態に係る半導体装置のさらに他の動作モードにおける半導体素子の発熱状態を説明する模式図である。
【図８】本発明の第１の実施形態に係る半導体装置のさらに他の動作モードにおける半導体素子の発熱状態を説明する模式図である。
【図９】本発明の第２の実施形態に係る半導体装置を示す斜視図である。
【図１０】図９に示す半導体装置のベース板に接合された絶縁基板に搭載した半導体素子を示す平面図である。
【図１１】本発明の第２の実施形態に係る半導体装置の動作モード毎の半導体素子の発熱状態を簡略化して説明する図である。
【図１２】第２の実施形態における３レベル電力変換回路の一例の回路構成を（ａ）に、端子配置を（ｂ）に示す図である。
【図１３】第２の実施形態における３レベル電力変換回路の別の例の回路構成を（ａ）に、端子配置を（ｂ）に示す図である。
【図１４】第２の実施形態において正電圧を出力する状態で、図１２（ａ）に示す回路構成における電流経路と、図１３（ａ）に示す回路構成における電流経路との比較を示す図である。
【図１５】第２の実施形態において負電圧を出力する状態で、図１２（ａ）に示す回路構成における電流経路と、図１３（ａ）に示す回路構成における電流経路との比較を示す図である。
【図１６】第２の実施形態において零電圧を出力する状態で、図１２（ａ）に示す回路構成における電流経路と、図１３（ａ）に示す回路構成における電流経路との比較を示す図である。
【図１７】本発明の第３の実施形態に係る半導体装置において、半導体素子を搭載した絶縁基板を示す平面図である。
【図１８】本発明の第３の実施形態に係る半導体装置の動作モード毎の半導体素子の発熱状態を簡略化して説明する図である。
【図１９】本発明の第３の実施形態に係る半導体装置の変形例において、半導体素子を搭載した絶縁基板を示す平面図である。
【図２０】本発明の第３の実施形態に係る半導体装置の変形例において、動作モード毎の半導体素子の発熱状態を簡略化して説明する図である。
【図２１】本発明の第４の実施形態に係る半導体装置において、半導体素子を搭載した絶縁基板を示す平面図である。
【図２２】本発明の第４の実施形態に係る半導体装置の動作モード毎の半導体素子の発熱状態を簡略化して説明する図である。
【図２３】本発明の第４の実施形態に係る半導体装置の変形例において、半導体素子を搭載した絶縁基板を示す平面図である。
【図２４】本発明の第４の実施形態に係る半導体装置の変形例において、動作モード毎の半導体素子の発熱状態を簡略化して説明する図である。
【図２５】図１に示す本発明の第１の実施形態に係る半導体装置に対応する半導体装置において二つの外部接続端子の配置位置を互いに入れ替えた状態の変形例を示す斜視図である。
【図２６】図１に示す本発明の第１の実施形態に係る半導体装置に対応する半導体装置の他の変形例を示す斜視図である。
【図２７】図１に示す本発明の第１の実施形態に係る半導体装置に対応する半導体装置のさらに他の変形例を示す平面図である。
【発明を実施するための形態】
【００１２】
以下、図面を参照してこの発明の実施の形態について説明する。
図１は、本発明の第１の実施形態に係る半導体装置を示す斜視図である。図２は図１に示す半導体装置のベース板に接合された絶縁基板に搭載された半導体素子を示す平面図である。図１に示す半導体装置は、パワーコンディショナー（ＰＣＳ：Power Conditioning Subsystem）に適用することができる。
半導体装置１は、図１に示すように、絶縁性の樹脂で成型されたケース２を有する。このケース２は、ベース板３をねじで固定するためにベース板３に設けた穴部を露出させるとともにベース板３上の他の部分を覆っている。また、ケース２の上面側には、端子配置面４が形成されている。この端子配置面４の横方向の中央部には、端子配置面４の長手方向に延びる突条５が設けられている。突条５上には、その右端側から、直流電源の正側端子Pとなる第１の外部接続端子ｔｍ１（Ｐ）、中間端子となる第２の外部接続端子ｔｍ２（Ｍ１）と第３の外部接続端子ｔｍ３（Ｍ２）、直流電源の負側端子Ｎとなる第４の外部接続端子ｔｍ４（Ｎ）及び交流出力端子Ｕとなる第５の外部接続端子ｔｍ５（Ｕ）がその順に直線状に直列配置されている。
【００１３】
端子配置面４の前端側には、右側から後述する絶縁ゲートバイポーラトランジスタＴ１のコレクタ電圧を出力する第１の補助端子ｔｓ１（Ｔ１Ｐ）と、絶縁ゲートバイポーラトランジスタＴ１のゲート電圧を供給するゲート端子となる第２の補助端子ｔｓ２（Ｔ１Ｇ）、後述する絶縁ゲートバイポーラトランジスタＴ１のエミッタ電圧を出力する第３の補助端子ｔｓ３（Ｔ１Ｅ）、後述する絶縁ゲートバイポーラトランジスタＴ２のゲート電圧を供給するゲート端子となる第４の補助端子ｔｓ４（Ｔ２Ｇ）及び絶縁ゲートバイポーラトランジスタＴ２のエミッタ電圧を出力する第５の補助端子ｔｓ５（Ｔ２Ｅ）が配置されている。
【００１４】
端子配置面４の後端側には、右端寄り位置に後述する絶縁ゲートバイポーラトランジスタＴ３のエミッタ電圧が出力される第６の補助端子ｔｓ６（Ｔ３Ｅ）及び絶縁ゲートバイポーラトランジスタＴ３のゲート電圧を供給するゲート端子となる第７の補助端子ｔｓ７（Ｔ３Ｇ）が併置されている。また、端子配置面４の後端面側には、左端寄り位置に後述する絶縁ゲートバイポーラトランジスタＴ４のエミッタ電圧が出力される第８の補助端子ｔｓ８（Ｔ４Ｅ）及び絶縁ゲートバイポーラトランジスタＴ４のゲート電圧を供給するゲート端子となる第９の補助端子ｔｓ９（Ｔ４Ｇ）が併置されている。さらに、端子配置面４の後端面側には、中央部にケース２内に埋設されてケース２の内部温度を検出するサーミスタ１５０に接続されたサーミスタ用の第１０補助端子ｔｓ１０（ＴＨ２）及び第１１の補助端子ｔｓ１１（ＴＨ１）が配置されている。
【００１５】
さらに、ケース２の突条５には、第１及び第２の外部接続端子ｔｍ１及びｔｍ２間の部分と、第２及び第３の外部接続端子ｔｍ２及びｔｍ３間の部分と、第３及び第４の外部接続端子ｔｍ３及びｔｍ４間の部分と、第４及び第５の外部接続端子ｔｍ４及びｔｍ５間の部分に形成された複数の横方向のスリットを有している。これらスリット６は、前記各部分の絶縁を確保するようにその部分の沿面距離を延長するためのものである。
ケース２は、第１の補助端子ｔｓ１〜第１１の補助端子ｔｓ１１の下方側の各部分にスリット６と同様に形成された複数のスリット７を有している。これらスリット７は、各補助端子ｔｓ１〜ｔｓ１１とベース板３（接地電位）との部分の絶縁を確保するようにその部分の沿面距離を延長するためのものである。ここで、各スリット６及び７の数は、所望の絶縁耐圧に応じて設定すればよい。
【００１６】
図２に示すように、ベース板３上には、伝熱性の良いセラミックス（例えばアルミナ）基板の両面に導体パターンが形成された絶縁基板１１が配置されている。図２の例では、ベース板３上に、６枚の絶縁基板１１が配置されている。この６枚の絶縁基板１１の２枚ごとに、３レベル電力変換装置（インバータ）回路の３相のうちの図３に示す１相分の回路を構成する４つの絶縁ゲートバイポーラトランジスタＴ１〜Ｔ４が実装されている。その４つの絶縁ゲートバイポーラトランジスタＴ１〜Ｔ４のうち、Ｔ１とＴ３が同一の絶縁基板１１に、Ｔ２とＴ４が他の同一の絶縁基板１１に実装されている。絶縁ゲートバイポーラトランジスタＴ１〜Ｔ４のうち、Ｔ３，Ｔ４は、逆阻止型絶縁ゲートバイポーラトランジスタである。
【００１７】
図２の例では、Ｔ１とＴ３とを実装した絶縁基板１１を３枚（ＳＢ１１〜ＳＢ１３と記す）、Ｔ２とＴ４とを実装した絶縁基板１１を３枚（ＳＢ２１〜ＳＢ２３と記す）を、各絶縁基板ＳＢ１１〜ＳＢ１３を並列に接続し、また、各絶縁基板ＳＢ２１〜ＳＢ２３を並列に接続して用いている。
ここで、図２に示した長手方向の中央線Ｌ１及び横方向の中央線Ｌ２によってベース板３上のケース２の内部の全体のエリアを４つの領域に分割し、図２に示すようにそれぞれ領域ＤＡ１、ＤＡ２、ＤＡ３、及びＤＡ４とする。
図２の例では、領域ＤＡ１には、後述する半導体素子としての絶縁ゲートバイポーラトランジスタＴ１及びこれに逆並列に接続されるフリー・ホイーリング・ダイオードＤ１を配置する。つまり、各絶縁基板ＳＢ１１〜ＳＢ１３の領域ＤＡ１のエリアには、絶縁ゲートバイポーラトランジスタＴ１及びこれに逆並列に接続されるフリー・ホイーリング・ダイオードＤ１が搭載されている。さらに、これら絶縁ゲートバイポーラトランジスタＴ１とフリー・ホイーリング・ダイオードＤ１は、ベース板３の長手方向に直線状に配置されている。
【００１８】
領域ＤＡ２には、後述する半導体素子としての絶縁ゲートバイポーラトランジスタＴ２及びこれに逆並列に接続されるフリー・ホイーリング・ダイオードＤ２を配置する。つまり、各絶縁基板ＳＢ２１〜ＳＢ２３の領域ＤＡ２のエリアには、絶縁ゲートバイポーラトランジスタＴ２及びこれに逆並列に接続されるフリー・ホイーリング・ダイオードＤ２が搭載されている。さらにこれら絶縁ゲートバイポーラトランジスタＴ２とフリー・ホイーリング・ダイオードＤ２は、ベース板３の長手方向に直線状に配置されている。
【００１９】
領域ＤＡ３には、後述する双方向スイッチ素子となる半導体素子としての逆阻止型絶縁ゲートバイポーラトランジスタＴ３が配置されている。つまり、各絶縁基板ＳＢ２１〜ＳＢ２３の領域ＤＡ３のエリアには、逆阻止型絶縁ゲートバイポーラトランジスタＴ３が搭載されている。さらにこれら逆阻止型絶縁ゲートバイポーラトランジスタＴ３は、ベース板３の長手方向に直線状に配置されている。
領域ＤＡ４には、後述する双方向スイッチ素子となる半導体素子としての逆阻止型絶縁ゲートバイポーラトランジスタＴ４が配置されている。つまり、各絶縁基板ＳＢ１１〜ＳＢ１３の領域ＤＡ４のエリアには、逆阻止型絶縁ゲートバイポーラトランジスタＴ４がそれぞれ搭載されている。さらに、これら逆阻止型絶縁ゲートバイポーラトランジスタＴ４は、ベース板３の長手方向に直線状に配置されている。
【００２０】
ここで、半導体装置１に内蔵される３レベル電力変換（インバータ）回路の回路構成、例えばＵ相分の回路構成は、図３に示すように、直列に接続された絶縁ゲートバイポーラトランジスタＴ１及び絶縁ゲートバイポーラトランジスタＴ２と、これら絶縁ゲートバイポーラトランジスタＴ１のエミッタ及び絶縁ゲートバイポーラトランジスタＴ２のコレクタとの接続点Ｃ１に接続された双方向スイッチ素子１２とを備えている。
双方向スイッチ素子１２は、コレクタが接続点Ｃ１に接続された逆阻止型絶縁ゲートバイポーラトランジスタＴ３とこの逆阻止型絶縁ゲートバイポーラトランジスタＴ３に逆並列に接続された逆阻止型絶縁ゲートバイポーラトランジスタＴ４とで構成されている。
【００２１】
各絶縁基板ＳＢ１１〜ＳＢ１３の一端には、導電パターン１２１ａと導電パターン１２１ｂとが配置されている。導電パターン１２１ａは、絶縁ゲートバイポーラトランジスタＴ１のエミッタ電圧を出力する第３の補助端子ｔｓ３（Ｔ１Ｅ）と電気的に接続する。導電パターン１２１ｂは、絶縁ゲートバイポーラトランジスタＴ１のゲート電圧を供給するゲート端子となる第２の補助端子ｔｓ２（Ｔ１Ｇ）と電気的に接続される。
各絶縁基板ＳＢ１１〜ＳＢ１３の他端には、導電パターン１２１ｈと導電パターン１２１ｇとが配置されている。導電パターン１２１ｈは、逆阻止型絶縁ゲートバイポーラトランジスタＴ３のエミッタ電圧を出力する第６の補助端子ｔｓ６（Ｔ３Ｅ）と電気的に接続する。導電パターン１２１ｇは、逆阻止型絶縁ゲートバイポーラトランジスタＴ３のゲート電圧を供給するゲート端子となる第７の補助端子ｔｓ７（Ｔ３Ｇ）と電気的に接続される。
【００２２】
各絶縁基板ＳＢ１１〜ＳＢ１３は、絶縁ゲートバイポーラトランジスタＴ１を実装した領域ＤＡ１に配置された導電パターン１２１ｃと、導電パターン１２１ｄを有している。導電パターン１２１ｃは、絶縁ゲートバイポーラトランジスタＴ１のコレクタとフリー・ホイーリング・ダイオードＤ１のカソードとを、錫を含む半田、または銀および錫などの導電性材料を含む導電ペーストを介して接続される。導電パターン１２１ｄは、絶縁ゲートバイポーラトランジスタＴ１のエミッタと電気的に接続される。
各絶縁基板ＳＢ１１〜ＳＢ１３は、逆阻止型絶縁ゲートバイポーラトランジスタＴ３を実装した領域ＤＡ４に配置された導電パターン１２１ｆと導電パターン１２１ｅを有している。導電パターン１２１ｆは、逆阻止型絶縁ゲートバイポーラトランジスタＴ３のコレクタに、錫を含む半田、または銀および錫などの導電性材料を含む導電ペーストを介して接続される。導電パターン１２１ｅは、逆阻止型絶縁ゲートバイポーラトランジスタＴ３のエミッタと電気的に接続される。
【００２３】
絶縁基板ＳＢ１２の導電パターン１２１ａ、１２１ｂ、１２１ｇ、１２１ｈは、右側の隣接する絶縁基板ＳＢ１１の導電パターン１２１ａ、１２１ｂ、１２１ｇ、１２１ｈおよび左側の隣接する絶縁基板ＳＢ１３の導電パターン１２１ａ、１２１ｂ、１２１ｇ、１２１ｈと図３のワイヤ１３０によりそれぞれ接続されている。
第３の補助端子ｔｓ３（Ｔ１Ｅ）と絶縁基板ＳＢ１３の導電パターン１２１ａとは、ワイヤ１３０を介して接続されている。第３の補助端子ｔｓ３（Ｔ１Ｅ）の位置により、第３の補助端子ｔｓ３（Ｔ１Ｅ）は、絶縁基板ＳＢ１１または絶縁基板ＳＢ１２の導電パターン１２１ａとワイヤ１３０を介して接続することができる。
【００２４】
第２の補助端子ｔｓ２（Ｔ１Ｇ）と絶縁基板ＳＢ１３の導電パターン１２１ｂとは、ワイヤ１３０を介して接続されている。第２の補助端子ｔｓ２（Ｔ１Ｇ）の位置により、第２の補助端子ｔｓ２（Ｔ１Ｇ）は、絶縁基板ＳＢ１１または絶縁基板ＳＢ１２の導電パターン１２１ｂとワイヤ１３０を介して接続することができる。
第１の補助端子ｔｓ１（Ｔ１Ｐ）と絶縁基板ＳＢ１２の導電パターン１２１ｃとは、ワイヤ１３０を介して接続されている。第１の補助端子ｔｓ１（Ｔ１Ｐ）の位置により、第１の補助端子ｔｓ１（Ｔ１Ｐ）は、絶縁基板ＳＢ１１または絶縁基板ＳＢ１３の導電パターン１２１ｃとワイヤ１３０を介して接続することができる。
【００２５】
第６の補助端子ｔｓ６（Ｔ３Ｅ）と絶縁基板ＳＢ１２の導電パターン１２１ｈとは、ワイヤ１３０を介して接続されている。第６の補助端子ｔｓ６（Ｔ３Ｅ）の位置により、第６の補助端子ｔｓ６（Ｔ３Ｅ）は、絶縁基板ＳＢ１１または絶縁基板ＳＢ１３の導電パターン１２１ｈとワイヤ１３０を介して接続することができる。
第７の補助端子ｔｓ７（Ｔ３Ｇ）と絶縁基板ＳＢ１２の導電パターン１２１ｇとは、ワイヤ１３０を介して接続されている。第７の補助端子ｔｓ７（Ｔ３Ｇ）の位置により、第７の補助端子ｔｓ７（Ｔ３Ｇ）は、絶縁基板ＳＢ１１または絶縁基板ＳＢ１３の導電パターン１２１ｇとワイヤ１３０を介して接続することができる。
【００２６】
絶縁ゲートバイポーラトランジスタＴ１のゲートパッドと導電パターン１２１ｂとは、ワイヤ１３０により接続されている。絶縁ゲートバイポーラトランジスタＴ１のエミッタとフリー・ホイーリング・ダイオードＤ１のアノードと導電パターン１２１ｄとは、ワイヤ１３０により接続されている。
逆阻止型絶縁ゲートバイポーラトランジスタＴ３のゲートパッドと導電パターン１２１ｇとは、ワイヤ１３０により接続されている。逆阻止型絶縁ゲートバイポーラトランジスタＴ３のエミッタと導電パターン１２１ｅとは、ワイヤ１３０により接続されている。
また、導電パターン１２１ｄと導電パターン１２１ａ、及び導電パターン１２１ｅと導電バターン１２１ｈもワイヤ１３０により接続される。
【００２７】
各絶縁基板ＳＢ２１〜ＳＢ２３の一端には、導電パターン１２２ａと導電パターン１２２ｂとが配置されている。導電パターン１２２ａは、絶縁ゲートバイポーラトランジスタＴ２のエミッタ電圧を出力する第５の補助端子ｔｓ５（Ｔ２Ｅ）と電気的に接続する。導電パターン１２２ｂは、絶縁ゲートバイポーラトランジスタＴ２のゲート電圧を供給するゲート端子となる第４の補助端子ｔｓ４（Ｔ２Ｇ）と電気的に接続する。
各絶縁基板ＳＢ２１〜ＳＢ２３の他端には、導電パターン１２２ｇと導電パターン１２２ｆとが配置されている。導電パターン１２２ｇは、逆阻止型絶縁ゲートバイポーラトランジスタＴ４のエミッタ電圧を出力する第８の補助端子ｔｓ８（Ｔ４Ｅ）と電気的に接続する。導電パターン１２２ｆは、逆阻止型絶縁ゲートバイポーラトランジスタＴ４のゲート電圧を供給するゲート端子となる第９の補助端子ｔｓ９（Ｔ４Ｇ）と電気的に接続する。
【００２８】
各絶縁基板ＳＢ２１〜ＳＢ２３は、絶縁ゲートバイポーラトランジスタＴ２を実装した領域ＤＡ２に配置された導電パターン１２２ｃと導電パターン１２２ｄを有している。導電パターン１２２ｃは、絶縁ゲートバイポーラトランジスタＴ２のコレクタとフリー・ホイーリング・ダイオードＤ２のカソードとを、錫を含む半田、または銀および錫などの導電性材料を含む導電ペーストを介して接続する。導電パターン１２２ｄは、絶縁ゲートバイポーラトランジスタＴ２のエミッタと電気的に接続する。
ここで、導電パターン１２２ｃは、絶縁ゲートバイポーラトランジスタＴ２のコレクタと逆阻止型絶縁ゲートバイポーラトランジスタＴ４のエミッタとが互いに電気的に接続されるように、領域ＤＡ２と領域ＤＡ３に亘って配置される。
【００２９】
各絶縁基板ＳＢ２１〜ＳＢ２３は、逆阻止型絶縁ゲートバイポーラトランジスタＴ４を実装した領域ＤＡ３に配置された導電パターン１２２ｅと導電パターン１２２ｃの一部を有している。導電パターン１２２ｅは、逆阻止型絶縁ゲートバイポーラトランジスタＴ４のコレクタに、錫を含む半田、または銀および錫などの導電性材料を含む導電ペーストを介して接続される。導電パターン１２２ｃの一部は、逆阻止型絶縁ゲートバイポーラトランジスタＴ４のエミッタと電気的に接続される。
絶縁基板ＳＢ２２の導電パターン１２２ａ、１２２ｂ、１２２ｇ、１２２ｆは、右側の隣接する絶縁基板ＳＢ２１の導電パターン１２２ａ、１２２ｂ、１２２ｇ、１２２ｆおよび左側の隣接する絶縁基板ＳＢ１３の導電パターン１２２ａ、１２２ｂ、１２２ｇ、１２２ｆとワイヤ１３０によりそれぞれ接続されている。
【００３０】
第４の補助端子ｔｓ４（Ｔ２Ｇ）と絶縁基板ＳＢ２３の導電パターン１２２ｂとは、ワイヤ１３０を介して接続されている。第４の補助端子ｔｓ４（Ｔ２Ｇ）の位置により、第４の補助端子ｔｓ４（Ｔ２Ｇ）は、絶縁基板ＳＢ２１または絶縁基板ＳＢ２２の導電パターン１２２ｂとワイヤ１３０を介して接続することができる。
第５の補助端子ｔｓ５（Ｔ２Ｅ）と絶縁基板ＳＢ２３の導電パターン１２２ａとは、ワイヤ１３０を介して接続されている。第５の補助端子ｔｓ５（Ｔ２Ｅ）の位置により、第５の補助端子ｔｓ５（Ｔ２Ｅ）は、絶縁基板ＳＢ２１または絶縁基板ＳＢ２２の導電パターン１２２ａとワイヤ１３０を介して接続することができる。
【００３１】
第８の補助端子ｔｓ８（Ｔ４Ｅ）と絶縁基板ＳＢ２３の導電パターン１２２ｇとは、ワイヤ１３０を介して接続されている。第８の補助端子ｔｓ８（Ｔ４Ｅ）の位置により、第８の補助端子ｔｓ８（Ｔ４Ｅ）は、絶縁基板ＳＢ２１または絶縁基板ＳＢ２２の導電パターン１２２ｇとワイヤ１３０を介して接続することができる。
第９の補助端子ｔｓ９（Ｔ４Ｇ）と絶縁基板ＳＢ２３の導電パターン１２２ｆとは、ワイヤ１３０を介して接続されている。第９の補助端子ｔｓ９（Ｔ４Ｇ）の位置により、第９の補助端子ｔｓ９（Ｔ４Ｇ）は、絶縁基板ＳＢ２１または絶縁基板ＳＢ２２の導電パターン１２２ｆとワイヤ１３０を介して接続することができる。
【００３２】
絶縁ゲートバイポーラトランジスタＴ２のゲートパッドと導電パターン１２２ｂとは、ワイヤ１３０により接続されている。絶縁ゲートバイポーラトランジスタＴ２のエミッタとフリー・ホイーリング・ダイオードＤ２のアノードと導電パターン１２２ｄとは、ワイヤ１３０により接続されている。
逆阻止型絶縁ゲートバイポーラトランジスタＴ４のゲートパッドと導電パターン１２２ｆとは、ワイヤ１３０により接続されている。逆阻止型絶縁ゲートバイポーラトランジスタＴ４のエミッタと導電パターン１２１ｇとは、導電パターン１２１ｃの一部を介してワイヤ１３０により接続されている。
【００３３】
また、導電パターン１２２ｄと導電パターン１２２ａもワイヤ１３０で接続される。
そして、双方向スイッチ素子１２の逆阻止型絶縁ゲートバイポーラトランジスタＴ３のエミッタ及び逆阻止型絶縁ゲートバイポーラトランジスタＴ４のコレクタの接続点Ｃ２が、主回路端子を構成する中間端子Ｍ１となる第２の外部接続端子ｔｍ２（Ｍ１）に接続されている。
また、絶縁ゲートバイポーラトランジスタＴ１のコレクタが、直流電源の正極側に接続される正側端子としての第１の外部接続端子ｔｍ１（Ｐ）に接続されている。
【００３４】
さらに、絶縁ゲートバイポーラトランジスタＴ２のエミッタが、直流電源の負極側に接続される負側端子としての第４の外部接続端子ｔｍ４（Ｎ）に接続されている。
さらにまた、双方向スイッチ素子１２の逆阻止型絶縁ゲートバイポーラトランジスタＴ３のエミッタと逆阻止型絶縁ゲートバイポーラトランジスタＴ４のコレクタとの接続点Ｃ２が、第２の外部接続端子ｔｍ２（Ｍ１）と、この第２の外部接続端子ｔｍ２（Ｍ１）に接続されて、これと同電位の第３の外部接続端子ｔｍ３（Ｍ２）に接続されている。
また、絶縁ゲートバイポーラトランジスタＴ１のエミッタ及びＴ２のコレクタの接続点Ｃ１が、交流出力端子としての第５の外部接続端子ｔｍ５（Ｕ）に接続されている。
【００３５】
本実施形態では、３レベル電力変換回路の図３に示す一相（例えばＵ相）分の回路が、４つの絶縁ゲートバイポーラトランジスタＴ１〜Ｔ４で構成されている。これら絶縁ゲートバイポーラトランジスタＴ１〜Ｔ４のうち、絶縁ゲートバイポーラトランジスタＴ１とＴ３とが各絶縁基板ＳＢ１１〜ＳＢ１３の各々に搭載され、絶縁ゲートバイポーラトランジスタＴ１が互いに並列に接続され、また、絶縁ゲートバイポーラトランジスタＴ３が互いに並列に接続されている。さらに、絶縁ゲートバイポーラトランジスタＴ２とＴ４とが各絶縁基板ＳＢ２１〜ＳＢ２３の各々に搭載され、絶縁ゲートバイポーラトランジスタＴ２が互いに並列に接続され、また、絶縁ゲートバイポーラトランジスタＴ４が互いに並列に接続されている。このようにして、図２に示す半導体装置が構成されている。
【００３６】
したがって、絶縁基板ＳＢ１１に搭載された絶縁ゲートバイポーラトランジスタＴ１とＴ３、及び絶縁基板ＳＢ２１に搭載された絶縁ゲートバイポーラトランジスタＴ２とＴ４の電流容量が３００Ａであるものとすると、絶縁基板ＳＢ１１とＳＢ２１、ＳＢ１２とＳＢ２２、及びＳＢ１３とＳＢ２３の３組とすることで、すべての絶縁ゲートバイポーラトランジスタＴ１〜Ｔ４の合計の電流容量が９００Ａとなる。
そして、各絶縁基板ＳＢ１１〜ＳＢ１３には正側導体板２１が、各絶縁基板ＳＢ２１〜ＳＢ２３には負側導体板２２が図２に示すように接続されている。また、各絶縁基板ＳＢ１１〜ＳＢ１３及びＳＢ２１〜ＳＢ２３には、図２に示すように、共通の中間電位導体板２３が接続されている。さらに、各絶縁基板ＳＢ１１〜ＳＢ１３及びＳＢ２１〜ＳＢ２３には、図２に示すように、共通の交流出力用導体板２４が接続されている。
【００３７】
図４は正側導体板２１、負側導体板２２、中間電位導体板２３及び交流出力用導体板２４の配置を示す立面図である。図４に示すように、これら正側導体板２１、負側導体板２２、中間電位導体板２３及び交流出力用導体板２４は、各絶縁基板ＳＢ１１〜ＳＢ１３及びＳＢ２１〜ＳＢ２３に対して垂直方向に立ち上がり、且つ左右方向に延長している。正側導体板２１及び負側導体板２２は、図２に示すように、中間電位導体板２３に対してその一面側すなわち前面側に近接して対面して配置されている。また、交流出力用導体板２４は中間電位導体板２３の後方側に近接して対面して配置されている。
【００３８】
中間電位導体板２３には、右端側に第２の外部接続端子ｔｍ２（Ｍ１）が上方に延長して形成され、中央部に第３の外部接続端子ｔｍ３（Ｍ２）が上方に延長して形成されている。また、正側導体板２１には、第２の外部接続端子ｔｍ２（Ｍ１）の右側位置に第１の外部接続端子ｔｍ１（Ｐ）が上方に延長して形成されている。さらに、負側導体板２２には、第３の外部接続端子ｔｍ３（Ｍ２）の左側位置に第４の外部接続端子ｔｍ４（Ｎ）が上方に延長して形成されている。なおさらに、交流出力用導体板２４には、第４の外部接続端子ｔｍ４（Ｎ）の左側位置に第５の外部接続端子ｔｍ５（Ｕ）が上方に延長して形成されている。
【００３９】
これら第１の外部接続端子ｔｍ１〜第５の外部接続端子ｔｍ５は、それぞれの上部に形成された貫通穴２５を有している。
ケース２は突条５の上面の第１の外部接続端子ｔｍ１〜第５の外部接続端子ｔｍ５がそれぞれ配置される位置に、ナットを挿入するために形成された凹部（図示しない）を有し、その凹部にそれぞれナット（図示しない）が挿入されている。第１の外部接続端子ｔｍ１〜第５の外部接続端子ｔｍ５の上端が、ケース２の突条５の上面から上方に突出され、突条５の上面位置で折曲げられ、それぞれの貫通穴２５を突条５の凹部に挿入されたナットの雌ねじ部２６に対向させている。
【００４０】
次に、上記第１の実施形態の動作を説明する。
図５〜図８は、本発明の第１の実施形態に係る半導体装置の動作モード毎の半導体素子の発熱状態を説明する模式図である。
図５〜図８においては、各絶縁基板ＳＢ１１〜ＳＢ１３及びＳＢ２１〜ＳＢ２３を２つに分割して、それぞれに１つの絶縁ゲートバイポーラトランジスタを搭載した変形例が第１の実施形態の一例として示されている。この例では、このような３枚の絶縁基板が領域ＤＡ１〜ＤＡ４のそれぞれに配置されている。
今、動作が絶縁ゲートバイポーラトランジスタＴ１のゲートにゲートパルスを入力してスイッチングさせ、逆阻止型絶縁ゲートバイポーラトランジスタＴ４がリカバリするモードであるときには、図５に示すように、領域ＤＡ１の各絶縁基板ＳＢ１１〜ＳＢ１３に配置された絶縁ゲートバイポーラトランジスタＴ１と、領域ＤＡ１とは対角に位置した各絶縁基板ＳＢ２１〜ＳＢ２３の領域ＤＡ３に搭載されている逆阻止型絶縁ゲートバイポーラトランジスタＴ４が発熱することになる。一方、領域ＤＡ２及びＤＡ４では、発熱を生じない。
【００４１】
また、動作が絶縁ゲートバイポーラトランジスタＴ２の各ゲートにゲートパルスを供給してスイッチングさせ、逆阻止型絶縁ゲートバイポーラトランジスタＴ３がリカバリするモードとなると、図６に示すように、各絶縁基板ＳＢ２１〜ＳＢ２３の領域ＤＡ２に搭載された絶縁ゲートバイポーラトランジスタＴ２と、領域ＤＡ２とは対角に位置した各絶縁基板ＳＢ１１〜ＳＢ１３の領域ＤＡ４に搭載されている逆阻止型絶縁ゲートバイポーラトランジスタＴ４が発熱することになる。一方、領域ＤＡ１及びＤＡ３では、発熱を生じない。
【００４２】
さらに、動作が逆阻止型絶縁ゲートバイポーラトランジスタＴ３の各ゲートにゲートパルスを供給してスイッチングさせ、絶縁ゲートバイポーラトランジスタＴ１がリカバリするモードでは、図７に示すように、各絶縁基板ＳＢ１１〜ＳＢ１３の領域ＤＡ１に搭載されたフリー・ホイーリング・ダイオードＤ１が発熱するとともに、領域ＤＡ１とは横方向に隣接して位置した各絶縁基板ＳＢ１１〜ＳＢ１３の領域ＤＡ４に搭載された逆阻止型絶縁ゲートバイポーラトランジスタＴ３が発熱することになる。一方、領域ＤＡ２及びＤＡ３では、発熱を生じない。
【００４３】
さらに、動作が逆阻止型絶縁ゲートバイポーラトランジスタＴ４の各ゲートにゲートパルスを供給してスイッチングさせ、絶縁ゲートバイポーラトランジスタＴ２がリカバリするモードでは、図８に示すように、各絶縁基板ＳＢ２１〜ＳＢ２３の領域ＤＡ２に搭載されたフリー・ホイーリング・ダイオードＤ１が発熱するとともに、領域ＤＡ１とは横方向に隣接して位置し、各絶縁基板ＳＢ２１〜ＳＢ２３の領域ＤＡ３に搭載された逆阻止型絶縁ゲートバイポーラトランジスタＴ４が発熱することになる。一方、領域ＤＡ１及びＤＡ４では、発熱を生じない。
【００４４】
このように、第１の実施形態によると、半導体装置１を動作状態としたときに、領域ＤＡ１〜ＤＡ４の全ての領域が発熱することはなく、対角位置にある２つの領域又は横方向に隣接した２つの領域が発熱するだけである。すなわち、動作モードに応じて部分的な２つの領域が発熱を生じるだけである。
したがって、前述した従来のモジュールの例のように、ベース板３上の絶縁基板の全体で発熱が生じる場合に比較して、発熱を分散させることができ、半導体装置１が過熱状態となることを確実に防止することができる。
【００４５】
しかも、本実施形態の半導体装置１を前述した太陽電池を使用したメガソーラーシステムにおけるパワーコンディショナー（ＰＣＳ）として使用する場合には、半導体装置１がインバータとして動作するだけであるので、フリー・ホイーリング・ダイオードＤ１及びＤ２の発熱は少ない。したがって、前述した図７及び図８に示すモードでは、フリー・ホイーリング・ダイオードＤ１及びＤ２の発熱が少ない。これにより、発熱量の大きい逆阻止型絶縁ゲートバイポーラトランジスタＴ３を搭載している各絶縁基板ＳＢ１１〜ＳＢ１３の領域ＤＡ４と発熱量の大きい逆阻止型絶縁ゲートバイポーラトランジスタＴ４を搭載している各絶縁基板ＳＢ２１〜ＳＢ２３の領域ＤＡ３が同時に発熱すること、および熱干渉が発生することを抑制することができる。
したがって、上記第１の実施形態によると、動作モード毎に発熱領域が変化するとともに、発熱領域が部分的であり、効率的な熱分散を行うことができる。
【００４６】
また、第１の実施形態では、中間電位導体板２３に対して、正側導体板２１及び負側導体板２２が中間電位導体板２３の一面側すなわち前面側に近接して対面配置されている。このため、電流が第１の外部接続端子ｔｍ１（Ｐ）から各絶縁ゲートバイポーラトランジスタＴ１を通じ、さらに各逆阻止型絶縁ゲートバイポーラトランジスタＴ３を通じて第２の外部接続端子ｔｍ２（Ｍ1）又は第３の外部接続端子ｔｍ３（Ｍ２）に流れる。これにより、中間電位導体板２３に流れる電流の方向と正側導体板２１に流れる電流の方向とが互いに逆である状態となる。この状態では、中間電位導体板２３と正側導体板２１とが互いに近接して配置されているので、中間電位導体板２３に流れる電流によって生ずる磁場と正側導体板２１に流れる電流によって生ずる磁場とは、互いに打ち消し合う。この結果、中間電位導体板２３に流れる電流と正側導体板２１に流れる電流に及ぼす磁場の影響は小さくなり、その結果に基づく中間電位導体板２３及び正側導体板２１との間のインダクタンスを低減させることができる。
【００４７】
同様に、電流が第２の外部接続端子ｔｍ２（Ｍ1）又は第３の外部接続端子ｔｍ３（Ｍ２）から各逆阻止型絶縁ゲートバイポーラトランジスタＴ４を通じ、さらに各絶縁ゲートバイポーラトランジスタT２を通じて第４の外部接続端子ｔｍ４（Ｎ）に流れる場合にも、中間電位導体板２３に流れる電流の方向と負側導体板２２に流れる電流の方向は、互いに逆となり、互いに近接した中間電位導体板２３及び負側導体板２２との間のインダクタンスを低減させることができる。
しかも、正側導体板２１及び負側導体板２２は、それぞれ中間電位導体板２３と対向しているので中間電位導体板２３との対向面積を広くとなることができ、インダクタンス低減効果をより発揮することができる。
さらに、正側導体板２１と負側導体板２２とが直線状に配置されているので、これら正側導体板２１と負側導体板２２とが、各絶縁基板ＳＢ１１〜ＳＢ１３上の導電パターン１２１ｃと、各絶縁基板ＳＢ２１〜ＳＢ２３上の導電パターン１２２ｄとに、例えば図２に示す接合部１４０におけるで超音波接合によって、電気的に接続することができる。
【００４８】
次に、本発明の第２の実施形態を図９及び図１０について説明する。
図９は、本発明の第２の実施形態に係る半導体装置を示す斜視図である。図１０は、図９に示す半導体装置のベース板３に接合された絶縁基板に搭載した半導体素子を示す平面図である。
この第２の実施形態は、第１の実施形態における逆阻止型絶縁ゲートバイポーラトランジスタＴ３の配置位置と逆阻止型絶縁ゲートバイポーラトランジスタＴ４の配置位置を互いに入れ替えた半導体装置である。
すなわち、第２の実施形態では、図１０に示すように、前述した第１の実施形態におけるベース板３の領域ＤＡ３に配置されていた逆阻止型絶縁ゲートバイポーラトランジスタＴ４が各絶縁基板ＳＢ１１〜ＳＢ１３に搭載され、領域ＤＡ４に配置されている。これに伴って、領域ＤＡ４に配置されていた逆阻止型絶縁ゲートバイポーラトランジスタＴ３が各絶縁基板ＳＢ２１〜ＳＢ２３に搭載され、領域ＤＡ３に配置されている。これに伴って、絶縁基板１１の導電パターンも第１の実施形態から変更されている。
【００４９】
各絶縁基板ＳＢ１１〜ＳＢ１３の一端には、導電パターン１２３ａと導電パターン１２３ｂとが配置されている。導電パターン１２３ａは、絶縁ゲートバイポーラトランジスタＴ１のエミッタ電圧を出力する第３の補助端子ｔｓ３（Ｔ１Ｅ）と電気的に接続する。導電パターン１２３ｂは、絶縁ゲートバイポーラトランジスタＴ１のゲート電圧を供給するゲート端子となる第２の補助端子ｔｓ２（Ｔ１Ｇ）と電気的に接続する。
各絶縁基板ＳＢ１１〜ＳＢ１３の他端には、導電パターン１２３ｇと導電パターン１２３ｆとが配置されている。導電パターン１２３ｇは、逆阻止型絶縁ゲートバイポーラトランジスタＴ４のエミッタ電圧を出力する第８の補助端子ｔｓ８（Ｔ４Ｅ）と電気的に接続する。導電パターン１２３ｆは、逆阻止型絶縁ゲートバイポーラトランジスタＴ４のゲート電圧を供給するゲート端子となる第９の補助端子ｔｓ９（Ｔ４Ｇ）と電気的に接続する。
【００５０】
各絶縁基板ＳＢ１１〜ＳＢ１３は、絶縁ゲートバイポーラトランジスタＴ１を実装した領域ＤＡ１に配置された導電パターン１２３ｃと導電パターン１２３ｅとを有している。導電パターン１２３ｃは、絶縁ゲートバイポーラトランジスタＴ１のコレクタとフリー・ホイーリング・ダイオードＤ１のカソードとを、錫を含む半田、または銀および錫などの導電性材料を含む導電ペーストを介して接続する。導電パターン１２３ｅは、絶縁ゲートバイポーラトランジスタＴ１のエミッタを電気的に接続する。
ここで、導電パターン１２３ｅは、絶縁ゲートバイポーラトランジスタＴ１のエミッタと逆阻止型絶縁ゲートバイポーラトランジスタＴ４のエミッタとが互いに電気的に接続されるように、領域ＤＡ１と領域ＤＡ４に亘って配置されている。
【００５１】
各絶縁基板ＳＢ１１〜ＳＢ１３は、逆阻止型絶縁ゲートバイポーラトランジスタＴ４を実装した領域ＤＡ４には、逆阻止型絶縁ゲートバイポーラトランジスタＴ４のコレクタを、錫を含む半田、または銀および錫などの導電性材料を含む導電ペーストを介して接続する。導電パターン１２３ｅは、逆阻止型絶縁ゲートバイポーラトランジスタＴ４のエミッタと電気的に接続する。
絶縁基板ＳＢ１２の導電パターン１２３ａ、１２３ｂ、１２３ｆ、１２３ｇは、右側の隣接する絶縁基板ＳＢ１１の導電パターン１２３ａ、１２３ｂ、１２３ｆ、１２３ｇおよび左側の隣接する絶縁基板ＳＢ１３の導電パターン１２３ａ、１２３ｂ、１２３ｆ、１２３ｇと、図１０のワイヤ１３０によりそれぞれ接続されている。
【００５２】
第３の補助端子ｔｓ３（Ｔ１Ｅ）と絶縁基板ＳＢ１３の導電パターン１２３ａとは、ワイヤ１３０を介して接続されている。第３の補助端子ｔｓ３（Ｔ１Ｅ）の位置により、第３の補助端子ｔｓ３（Ｔ１Ｅ）は、絶縁基板ＳＢ１１または絶縁基板ＳＢ１２の導電パターン１２３ａとワイヤ１３０を介して接続することができる。
第２の補助端子ｔｓ２（Ｔ１Ｇ）と絶縁基板ＳＢ１３の導電パターン１２３ｂとは、ワイヤ１３０を介して接続されている。第２の補助端子ｔｓ２（Ｔ１Ｇ）の位置により、第２の補助端子ｔｓ２（Ｔ１Ｇ）は、絶縁基板ＳＢ１１または絶縁基板ＳＢ１２の導電パターン１２３ｂとワイヤ１３０を介して接続することができる。
【００５３】
第１の補助端子ｔｓ１（Ｔ１Ｐ）と絶縁基板ＳＢ１２の導電パターン１２３ｃとは、ワイヤ１３０を介して接続されている。第１の補助端子ｔｓ１（Ｔ１Ｐ）の位置により、第１の補助端子ｔｓ１（Ｔ１Ｐ）は、絶縁基板ＳＢ１１または絶縁基板ＳＢ１３の導電パターン１２３ｃとワイヤ１３０を介して接続することができる。
第８の補助端子ｔｓ８（Ｔ４Ｅ）と絶縁基板ＳＢ１２の導電パターン１２３ｇとは、ワイヤ１３０を介して接続されている。第８の補助端子ｔｓ８（Ｔ４Ｅ）の位置により、第８の補助端子ｔｓ８（Ｔ４Ｅ）は、絶縁基板ＳＢ１１または絶縁基板ＳＢ１３の導電パターン１２３ｇとワイヤ１３０を介して接続することができる。
【００５４】
第９の補助端子ｔｓ９（Ｔ４Ｇ）と絶縁基板ＳＢ１２の導電パターン１２３ｆとは、ワイヤ１３０を介して接続されている。第９の補助端子ｔｓ９（Ｔ４Ｇ）の位置により、第９の補助端子ｔｓ９（Ｔ４Ｇ）は、絶縁基板ＳＢ１１または絶縁基板ＳＢ１３の導電パターン１２３ｆとワイヤ１３０を介して接続することができる。
絶縁ゲートバイポーラトランジスタＴ１のゲートパッドと導電パターン１２３ｂとは、ワイヤ１３０で接続されている。絶縁ゲートバイポーラトランジスタＴ１のエミッタとフリー・ホイーリング・ダイオードＤ１のアノードと導電パターン１２３ｅとは、ワイヤ１３０により接続されている。
逆阻止型絶縁ゲートバイポーラトランジスタＴ４のゲートパッドと導電パターン１２３ｆとは、ワイヤ１３０により接続されている。逆阻止型絶縁ゲートバイポーラトランジスタＴ４のエミッタと導電パターン１２３ｅとは、ワイヤ１３０により接続されている。
また、導電パターン１２３ｅも導電パターン１２３ａと導電パターン１２３ｇとにワイヤ１３０により接続される。
【００５５】
各絶縁基板ＳＢ２１〜ＳＢ２３の一端には、導電パターン１２４ａと導電パターン１２４ｂが配置されている。導電パターン１２４ａは、絶縁ゲートバイポーラトランジスタＴ２のエミッタ電圧を出力する第５の補助端子ｔｓ５（Ｔ２Ｅ）と電気的に接続する。導電パターン１２４ｂは、絶縁ゲートバイポーラトランジスタＴ２のゲート電圧を供給するゲート端子となる第４の補助端子ｔｓ４（Ｔ２Ｇ）と電気的に接続する。
各絶縁基板ＳＢ２１〜ＳＢ２３の他端には、導電パターン１２４ｇと導電パターン１２４ｆが配置されている。導電パターン１２４ｇは、逆阻止型絶縁ゲートバイポーラトランジスタＴ３のエミッタ電圧を出力する第６の補助端子ｔｓ６（Ｔ３Ｅ）と接続する。導電パターン１２４ｆは、逆阻止型絶縁ゲートバイポーラトランジスタＴ３のゲート電圧を供給するゲート端子となる第７の補助端子ｔｓ７（Ｔ３Ｇ）と電気的に接続する。
【００５６】
各絶縁基板ＳＢ２１〜ＳＢ２３は、絶縁ゲートバイポーラトランジスタＴ２を実装した領域ＤＡ２に配置された導電パターン１２４ｄと導電パターン１２４ｃを有している。導電パターン１２４ｄは、絶縁ゲートバイポーラトランジスタＴ２のコレクタとフリー・ホイーリング・ダイオードＤ２のカソードとを、錫を含む半田、または銀および錫などの導電性材料を含む導電ペーストを介して接続する。導電パターン１２４ｃは、絶縁ゲートバイポーラトランジスタＴ２のエミッタを電気的に接続する。
ここで、導電パターン１２４ｄは、絶縁ゲートバイポーラトランジスタＴ２のコレクタ、フリー・ホイーリング・ダイオードＤ２のカソード、および逆阻止型絶縁ゲートバイポーラトランジスタＴ３のコレクタが互いに電気的に接続されるように、領域ＤＡ２と領域ＤＡ３に亘って配置されている。
【００５７】
各絶縁基板ＳＢ２１〜ＳＢ２３は、逆阻止型絶縁ゲートバイポーラトランジスタＴ３を実装した領域ＤＡ３に配置された導電パターン１２４ｄと導電パターン１２４ｅを有している。導電パターン１２４ｄは、逆阻止型絶縁ゲートバイポーラトランジスタＴ３のコレクタを、錫を含む半田、または銀および錫などの導電性材料を含む導電ペーストを介して接続する。導電パターン１２４ｅは、逆阻止型絶縁ゲートバイポーラトランジスタＴ３のエミッタと電気的に接続する。
絶縁基板ＳＢ２２の導電パターン１２４ａ、１２４ｂ、１２４ｆ、１２４ｇは、右側の隣接する絶縁基板ＳＢ２１の導電パターン１２４ａ、１２４ｂ、１２４ｆ、１２４ｇおよび左側の隣接する絶縁基板ＳＢ２３の導電パターン１２４ａ、１２４ｂ、１２４ｆ、１２４ｇと、図１０のワイヤ１３０によりそれぞれ接続されている。
【００５８】
第４の補助端子ｔｓ４（Ｔ２Ｇ）と絶縁基板ＳＢ２３の導電パターン１２４ｂとは、ワイヤ１３０を介して接続されている。第４の補助端子ｔｓ４（Ｔ２Ｇ）の位置により、第４の補助端子ｔｓ４（Ｔ２Ｇ）は、絶縁基板ＳＢ２１または絶縁基板ＳＢ２２の導電パターン１２４ｂとワイヤ１３０を介して接続することができる。
第５の補助端子ｔｓ５（Ｔ２Ｅ）と絶縁基板ＳＢ２３の導電パターン１２４ａとは、ワイヤ１３０を介して接続されている。第５の補助端子ｔｓ５（Ｔ２Ｅ）の位置により、第５の補助端子ｔｓ５（Ｔ２Ｅ）は、絶縁基板ＳＢ２１または絶縁基板ＳＢ２２の導電パターン１２４ｂとワイヤ１３０を介して接続することができる。
【００５９】
第６の補助端子ｔｓ６（Ｔ３Ｅ）と絶縁基板ＳＢ２３の導電パターン１２４ｇとは、ワイヤ１３０を介して接続されている。第６の補助端子ｔｓ６（Ｔ３Ｅ）の位置により、第６の補助端子ｔｓ６（Ｔ３Ｅ）は、絶縁基板ＳＢ２１または絶縁基板ＳＢ２２の導電パターン１２４ｇとワイヤ１３０を介して接続することができる。
第７の補助端子ｔｓ７（Ｔ３Ｇ）と絶縁基板ＳＢ２３の導電パターン１２４ｆとは、ワイヤ１３０を介して接続されている。第７の補助端子ｔｓ７（Ｔ３Ｇ）の位置により、第７の補助端子ｔｓ７（Ｔ３Ｇ）は、絶縁基板ＳＢ２１または絶縁基板ＳＢ２２の導電パターン１２４ｆとワイヤ１３０を介して接続することができる。
【００６０】
絶縁ゲートバイポーラトランジスタＴ２のゲートパッドと導電パターン１２４ｂとは、ワイヤ１３０により接続されている。絶縁ゲートバイポーラトランジスタＴ２のエミッタとフリー・ホイーリング・ダイオードＤ２のアノードと導電パターン１２４ｃとは、ワイヤ１３０により接続されている。
逆阻止型絶縁ゲートバイポーラトランジスタＴ３のゲートパッドと導電パターン１２４ｆとは、ワイヤ１３０により接続されている。逆阻止型絶縁ゲートバイポーラトランジスタＴ３のエミッタと導電パターン１２４ｅとは、ワイヤ１３０により接続されている。
また、導電パターン１２４ａと導電パターン１２４ｃ、さらに導電パターン１２４ｅと導電パターン１２４ｇもそれぞれワイヤ１３０で接続される。
【００６１】
したがって、図９に示すように、ケース２の端子配置面４において、第６の補助端子ｔｓ６（Ｔ３Ｅ）が配置される位置と第８の補助端子ｔｓ８（Ｔ４Ｅ）が配置される位置とが、図１に示す第１の実施形態における位置からケース２の長手方向に互いに入れ替えられている。また、第７の補助端子ｔｓ７（Ｔ３Ｇ）が配置される位置と第９の補助端子ｔｓ９（Ｔ４Ｇ）が配置される位置も、図１に示す位置からケース２の長手方向に互いに入れ替えられている。
その他の構成は前述した第１の実施形態の構成と同様である。このため、図１及び図２との対応部分には同一符号を付し、その詳細説明はこれを省略する。
【００６２】
この第２の実施形態の配置は、前述した第１の実施形態における逆阻止型絶縁ゲートバイポーラトランジスタＴ３の配置と、逆阻止型絶縁ゲートバイポーラトランジスタＴ４の配置とを互いに長手方向に入れ替えた構成を有する。したがって、前述した第１の実施形態において発熱を生ずる領域も図示しないが当然に互いに長手方向に入れ替えられたことになる。
図１１は、第２の実施形態にかかる半導体装置の動作モード毎の半導体素子の発熱状態を簡略化して説明する図である。図１１においては、領域ＤＡ１〜ＤＡ４における各絶縁基板ＳＢ１１〜ＳＢ２３を格子の目で示し、これらの各絶縁基板ＳＢ１１〜ＳＢ２３に搭載された各絶縁バイポーラトランジスタＴ１、Ｔ２及び各逆阻止型絶縁バイポーラトランジスタＴ３、Ｔ４を格子の目の中に参照数字で示し、その発熱状態をハッチングで示している。
【００６３】
絶縁ゲートバイポーラトランジスタＴ１がスイッチング状態で、逆阻止型絶縁ゲートバイポーラトランジスタＴ４がリカバリとなるモードでは、図１１（ａ）に示すように、領域ＤＡ１及びＤＡ４で発熱を生じる。このときの発熱量としては領域ＤＡ１の方が領域ＤＡ４より多くなる。
絶縁ゲートバイポーラトランジスタＴ２がスイッチング状態で、逆阻止型絶縁ゲートバイポーラトランジスタＴ３がリカバリとなるモードでは、図１１（ｂ）に示すように、領域ＤＡ２及びＤＡ３で発熱が生じる。このときの発熱量は領域ＤＡ２の方が領域ＤＡ３より多くなる。
【００６４】
さらに、逆阻止型絶縁ゲートバイポーラトランジスタＴ３がスイッチング状態で絶縁ゲートバイポーラトランジスタＴ１がリカバリとなるモードでは、図１１（ｃ）に示すように、領域ＤＡ１及びこれに対角位置の領域ＤＡ３で発熱が生じる。このときの発熱量は、領域ＤＡ１でフリー・ホイーリング・ダイオードＤ１が発熱するだけであるので、領域ＤＡ３の方が領域ＤＡ１より多くなる。
逆阻止型絶縁ゲートバイポーラトランジスタＴ４がスイッチング状態で絶縁ゲートバイポーラトランジスタＴ２がリカバリとなるモードでは、図１１（ｄ）に示すように、領域ＤＡ２及びこれに対角位置の領域ＤＡ４で発熱が生じる。このときの発熱量は領域ＤＡ２でフリー・ホイーリング・ダイオードＤ２が発熱するだけであるので、領域ＤＡ４の方が領域ＤＡ２より多くなる。
【００６５】
正側導体板２１、負側導体板２２、中間電位導体板２３及び交流出力用導体板２４については、図１０に示すように配置位置に変更がない。このため、前述した第１の実施形態と同様に、中間電位導体板２３に流れる電流の方向とこれに近接して配置された正側導体板２１に流れる電流の方向は、互いに逆となり、また、中間電位導体板２３に流れる電流の方向とこれに近接して配置された負側導体板２２に流れる電流の方向もまた互いに逆となる。これにより、中間電位導体板２３及び正側導体板２１との間のインダクタンス及び中間電位導体板２３及び負側導体板２２との間のインダクタンスを低減させることができる。
したがって、第２の実施形態でも、半導体装置１内でのインダクタンスを低減することができる。また、半導体装置１内のベース板３の全体が同時に発熱するのではなく、発熱領域が動作モードに応じて移動することになり、熱分散を確実に行って半導体装置１が過熱状態となることを確実に防止することができる。
【００６６】
図１２は、この第２の実施形態における３レベル電力変換回路の一例の回路構成を（ａ）に、端子配置を（ｂ）に示す図である。図１３は、この第２の実施形態における３レベル電力変換回路の別の例の回路構成を（ａ）に、端子配置を（ｂ）に示す図である。
前述のように、この第２の実施形態における３レベル電力変換回路の一例におけるケース２の端子配置は、図１２（ｂ）に示すように、第1の実施形態における端子配置を変更したものであるが、図１２（ａ）に示す回路構成は、図３に示した第１の実施形態における回路構成と同一のままである。
さらに、この第２の実施形態では、３レベル電力変換回路の回路構成を前述した図１２（ａ）に示す逆阻止型絶縁ゲートバイポーラトランジスタＴ３及びＴ４を使用した回路構成から内部配線パターンを入れ替えて、絶縁ゲートバイポーラトランジスタＴ３′及びＴ４′を使用する図１３（ａ）に示す別の例の回路構成に変更しても、図１３（ｂ）に示すケース２の端子配置は、図１２（ｂ）に示した端子配置のままで、同一の動作モードで同じ交流出力電圧を得ることができる。
【００６７】
すなわち、図１３（ａ）に示す３レベル電力変換回路には、図１２（ａ）に示す逆阻止型絶縁ゲートバイポーラトランジスタＴ３及びＴ４に代えてこれらに対応するフリー・ホイーリング・ダイオードＤ３及びＤ４をそれぞれ逆並列に接続した絶縁ゲートバイポーラトランジスタＴ３′及びＴ４′を適用している。
そして、図１２（ａ）に示す回路に用いられているものと同じ、フリー・ホイーリング・ダイオードＤ１を逆並列に接続した絶縁ゲートバイポーラトランジスタＴ１のエミッタには、フリー・ホイーリング・ダイオードＤ４を逆並列に接続した絶縁ゲートバイポーラトランジスタＴ４′のコレクタが接続されている。さらに、絶縁ゲートバイポーラトランジスタＴ４′のエミッタが、フリー・ホイーリング・ダイオードＤ３を逆並列に接続した絶縁ゲートバイポーラトランジスタＴ３′のコレクタに接続されている。絶縁ゲートバイポーラトランジスタＴ４′のエミッタと絶縁ゲートバイポーラトランジスタＴ３′のコレクタの接続点には、第５の外部接続端子ｔｍ５（Ｕ）がさらに接続されている。
【００６８】
そして、絶縁ゲートバイポーラトランジスタＴ３′のエミッタは、フリー・ホイーリング・ダイオードＤ２を逆並列に接続した絶縁ゲートバイポーラトランジスタＴ２のコレクタに接続されている。
さらに、絶縁ゲートバイポーラトランジスタＴ１のエミッタ及び絶縁ゲートバイポーラトランジスタＴ４′コレクタの接続点には、ダイオードＤ５のカソードが接続されている。ダイオードＤ５のアノードがダイオードＤ６のカソードに接続され、ダイオードＤ６のアノードが絶縁ゲートバイポーラトランジスタＴ３′のエミッタと絶縁ゲートバイポーラトランジスタＴ２のコレクタとの接続点に接続されている。ダイオードＤ５のアノードとダイオードＤ６のカソードとの接続点には、第２及び第３の外部接続端子ｔｍ２（Ｍ１）及びｔｍ３（Ｍ２）が接続されている。
【００６９】
図１４は、第２の実施形態において正電圧を出力する状態で、図１２（ａ）に示す回路構成における電流経路と、図１３（ａ）に示す回路構成における電流経路との比較を示す図である。
この場合、図１２（ａ）と図１３（ａ）とに示すように互いに異なる回路構成を有する３レベル電圧変換回路において、図１４に示すように、第５の外部接続端子ｔｍ５（Ｕ）から出力される電圧がコンデンサＣ１１を充電する直流電圧＋Ｅ（Ｖ）となる第１の動作モードを実現するには、図１２（ａ）に示す構成の回路においては、絶縁ゲートバイポーラトランジスタＴ１をスイッチング動作させ、逆阻止型絶縁ゲートバイポーラトランジスタＴ４をオン状態とし、絶縁ゲートバイポーラトランジスタＴ２及び逆阻止型絶縁ゲートバイポーラトランジスタＴ３をオフ状態とする。一方、図１３（ａ）に示す構成の回路においては、絶縁ゲートバイポーラトランジスタＴ１をスイッチング動作させ、絶縁ゲートバイポーラトランジスタＴ４′をオン状態とし、絶縁ゲートバイポーラトランジスタＴ２及びＴ３′をオフ状態とする。
【００７０】
この場合に、図１２（ａ）に示す構成の３レベル電圧変換回路に流れる電流の経路は、図１４（ａ）に示すように、コンデンサＣ１１の正極側から出発し、絶縁ゲートバイポーラトランジスタＴ１を通り、誘導性負荷Lを通ってコンデンサＣ１１の負極側に戻る経路となる。このため、誘導性負荷Lには、＋Ｅ（Ｖ）の出力電圧が印加される。
これに対して図１３（ａ）に示す構成の３レベル電圧変換回路に流れる電流の経路は、図１４（ｂ）に示すように、コンデンサＣ１１の正極側から絶縁ゲートバイポーラトランジスタＴ１及びＴ４′を通り、誘導性負荷Lを通ってコンデンサＣ１１の負極側に戻る経路となる。これにより、誘導性負荷Ｌには、＋Ｅ（Ｖ）の出力電圧が印加される。
したがって、図１２（ａ）に示す構成の回路の４つの絶縁ゲートバイポーラトランジスタＴ１〜Ｔ４、及び図１３（ａ）に示す構成の回路の４つの絶縁ゲートバイポーラトランジスタＴ１〜Ｔ４′に対しては、同一種類のゲート信号を与えることにより、同じ出力電圧が出力されることになる。
【００７１】
図１５は、第２の実施形態において負電圧を出力する状態で、図１２（ａ）に示す回路構成における電流経路と、図１３（ａ）に示す回路構成における電流経路との比較を示す図である。
上記と逆に第５の外部接続端子ｔｍ５（Ｕ）から出力される電圧がコンデンサＣ１２を充電する直流電圧-Ｅ（Ｖ）となる第２の動作モードを実現するには、図１５に示すように、図１２（ａ）に示す構成の回路においては、絶縁ゲートバイポーラトランジスタＴ２をスイッチング動作させ、逆阻止型絶縁ゲートバイポーラトランジスタＴ３をオン状態とするゲート信号を入力する。残りの絶縁ゲートバイポーラトランジスタＴ１及び逆阻止型絶縁ゲートバイポーラトランジスタＴ４については、トランジスタＴ１とＴ４とをそれぞれオフ状態とするゲート信号を入力する。
【００７２】
この場合に図１２（ａ）に示す構成の３レベル電圧変換回路に流れる電流の経路は、図１５（ａ）に示すように、コンデンサＣ１２の正極側から出発し、誘導性負荷Ｌを通り、絶縁ゲートバイポーラトランジスタＴ２を通ってコンデンサＣ１２の負極側に戻る経路となる。このため、誘導性負荷Ｌには、出力電圧−Ｅ（Ｖ）を印加することができる。
これに対して、図１３（ａ）に示す構成の３レベル電圧変換回路に流れる電流の経路は、図１５（ｂ）に示すように、コンデンサＣ１２の正極側から出発し誘導性負荷Ｌを通って、絶縁ゲートバイポーラトランジスタＴ３′及び第２の絶縁ゲートバイポーラトランジスタＴ２を通ってコンデンサＣ１２の負極側に戻る電流経路となる。このため、誘導性負荷Ｌには、出力電圧−Ｅ（Ｖ）を印加することができる。
【００７３】
この場合も、図１２（ａ）に示す構成の回路の４つの絶縁ゲートバイポーラトランジスタＴ１〜Ｔ４、及び図１３（ａ）に示す構成の４つの絶縁ゲートバイポーラトランジスタＴ１〜Ｔ４′に対しては、同一のゲート信号を与えることにより、図１２（ａ）の構成及び図１３（ａ）の構成で同じ出力電圧が出力されることになる。
さらにまた、第５の外部接続端子ｔｍ５（Ｕ）の出力電圧を０（Ｖ）とする第３の動作モードでは、図１６に示すように、逆阻止型絶縁ゲートバイポーラトランジスタＴ３をオン状態とするゲート信号を入力し、他の全ての絶縁ゲートバイポーラトランジスタＴ１、Ｔ２及び逆阻止型絶縁ゲートバイポーラトランジスタＴ４には、オフ状態とするゲート信号を入力する。
【００７４】
この場合に図１２（ａ）に示す構成の３レベル電圧変換回路に流れる電流は、図１６（ａ）に示すように、コンデンサＣ１１及びＣ１２間の接続点から出発し、誘導性負荷Ｌを通り、逆阻止型絶縁ゲートバイポーラトランジスタＴ３を通ってコンデンサＣ１１及びＣ１２間の接続点に戻る経路となる。このため、誘導性負荷Ｌに印加される出力電圧は０（Ｖ）となる。
一方、図１３（ａ）に示す構成の３レベル電圧変換回路に流れる電流経路は、図１６（ｂ）に示すように、コンデンサＣ１１及びＣ１２間の接続点が誘導性負荷Ｌを通り、絶縁ゲートバイポーラトランジスタＴ３′を通ってダイオードＤ６を通ってコンデンサＣ１１及びＣ１２間の接続点に戻る電流経路が形成され、誘導性負荷Ｌに印加される出力電圧は０（Ｖ）となる。
【００７５】
したがって、この動作モードでも図１２（ａ）に示す構成の回路の４つの絶縁ゲートバイポーラトランジスタＴ１〜Ｔ４、及び図１３（ａ）に示す構成の回路の４つの絶縁ゲートバイポーラトランジスタＴ１〜Ｔ４′に対しては、同一種類のゲート信号を与えることにより、図１２（ａ）の構成及び図１３（ａ）の構成で同じ出力電圧が出力されることになる。
このように、半導体装置１に内蔵される３レベル電力変換回路の構成が異なる場合でも、第１〜第５の外部接続端子ｔｍ１〜ｔｍ５と第１〜第１１の補助端子ｔｓ１〜ｔｓ１１の配置位置は回路構成に対して共通とし、各動作モードで同一種類のゲート信号に対して同一の出力電圧が得られることになる。したがって、ユーザーが半導体装置１に内蔵される３レベル電力変換回路の構成を意識することなく使用することができ、互換性の高い半導体装置を提供することができる。
【００７６】
次に、本発明の第３の実施形態を図１７及び図１８について説明する。
図１７は、本発明の第３の実施形態にかかる半導体装置において、半導体素子を搭載した絶縁基板を示す平面図である。図２で示したベース板３、第１補助端子ｔｓ１〜第１１補助端子ｔｓ１１については図示を省略する。この第３の実施形態では、前述した第１の実施形態において発熱量の一番大きい絶縁ゲートバイポーラトランジスタＴ１及びＴ２を互いに対角位置に配置するようにしたものである。
【００７７】
すなわち、第３の実施形態は、図１７に示すように、前述した第１の実施形態における図２に示す構成において、領域ＤＡ２に配置されていた絶縁ゲートバイポーラトランジスタＴ２を各絶縁基板ＳＢ２１〜ＳＢ２３の領域ＤＡ３に配置し、領域ＤＡ３に配置されていた逆阻止型絶縁ゲートバイポーラトランジスタＴ４を各絶縁基板ＳＢ２１〜ＳＢ２３の領域ＤＡ２に配置した構成を有する。
この配置替えに応じて、中間電位導体板２３に対する負側導体板２２及び交流出力用導体板２４の配置関係が変更されている。
すなわち、中間電位導体板２３及び正側導体板２１の配置は、前述した第１の実施形態における配置と同様であるが、負側導体板２２が領域ＤＡ３に配置されて中間電位導体板２３の背面側に近接して対面している。さらに、交流出力用導体板２４が領域ＤＡ２及びＤＡ４に分割されて配置されている。
【００７８】
他の構成については、前述した第１の実施形態と同様の構成である。したがって、図２との対応部分には同一符号を付し、その詳細説明はこれを省略する。
この第３の実施形態によると、中間電位導体板２３に対して、正側導体板２１が正面側に近接して対面して配置され、負側導体板２２が背面側に近接して対面して配置されている。中間電位導体板２３に流れる電流の方向と正側導体板２１に流れる電流の方向が互いに逆となり、また中間電位導体板２３に流れる電流の方向と負側導体板２２に流れる電流の方向が互いに逆となり、これによって前述のように、中間電位導体板２３と正側導体板２１との間のインダクタンス及び中間電位導体板２３と負側導体板２２との間のインダクタンスを低減することができる。
【００７９】
また、絶縁ゲートバイポーラトランジスタＴ２と逆阻止型絶縁ゲートバイポーラトランジスタＴ４を配置換えしたことにより、導電パターンもまた変更されている。
また、熱の発生に関しては、第３の実施形態では、前述した第１の実施形態に対して、領域ＤＡ２及びＤＡ３を入れ替えたものであるため、動作モード毎の発熱状態は、図１８（ａ）〜（ｄ）に簡略化して示すようになる。
すなわち、動作が絶縁ゲートバイポーラトランジスタＴ１のゲートにゲートパルスを入力してスイッチングさせ、逆阻止型絶縁ゲートバイポーラトランジスタＴ４がリカバリ状態となるモードであるときには、図１８（ａ）に示すように、領域ＤＡ１に配置された各絶縁基板ＳＢ１１〜ＳＢ１３に搭載された絶縁ゲートバイポーラトランジスタＴ１及び領域ＤＡ１とは左側に隣接する領域ＤＡ２に配置された各絶縁基板ＳＢ２１〜ＳＢ２３に搭載されている逆阻止型絶縁ゲートバイポーラトランジスタＴ４が発熱することになる。一方、領域ＤＡ３及びＤＡ４では発熱を生じない。
【００８０】
また、動作が絶縁ゲートバイポーラトランジスタＴ２のゲートにゲートパルスを供給してスイッチングさせ、逆阻止型絶縁ゲートバイポーラトランジスタＴ３がリカバリ状態とするモードとなると、図１８（ｂ）に示すように、領域ＤＡ３に配置された各絶縁基板ＳＢ２１〜ＳＢ２３に搭載された絶縁ゲートバイポーラトランジスタＴ２及び領域ＤＡ３の右側に隣接する領域ＤＡ４に配置された各絶縁基板ＳＢ１１〜ＳＢ１４に搭載されている逆阻止型絶縁ゲートバイポーラトランジスタＴ３が発熱することになる。一方、領域ＤＡ１及びＤＡ２では発熱を生じない。
【００８１】
さらに、動作が逆阻止型絶縁ゲートバイポーラトランジスタＴ３のゲートにゲートパルスを供給してスイッチングさせ、絶縁ゲートバイポーラトランジスタＴ１がリカバリ状態となるモードでは、図１８（ｃ）に示すように、領域ＤＡ１の各絶縁基板ＳＢ１１〜ＳＢ１３に搭載されたフリー・ホイーリング・ダイオードＤ１が発熱するとともに、その後方側の領域ＤＡ４の各絶縁基板ＳＢ１１〜ＳＢ１３に搭載された逆阻止型絶縁ゲートバイポーラトランジスタＴ３が発熱することになる。一方、領域ＤＡ２及びＤＡ３では発熱を生じない。
【００８２】
さらに、動作が逆阻止型絶縁ゲートバイポーラトランジスタＴ４のゲートにゲートパルスを供給してスイッチングさせ、絶縁ゲートバイポーラトランジスタＴ２がリカバリするモードでは、図１８（ｄ）に示すように、領域ＤＡ２の各絶縁基板ＳＢ２１〜ＳＢ２３に搭載された逆阻止型絶縁ゲートバイポーラトランジスタＴ４が発熱するともに、その後側に隣接する領域ＤＡ３のフリー・ホイーリング・ダイオードＤ１が発熱する。一方、領域ＤＡ１及びＤＡ４では発熱を生じない。
【００８３】
このように、第３の実施形態によると、半導体装置１を動作状態としたときに、前述した第１の実施形態と同様に領域ＤＡ１〜ＤＡ４の全ての領域が同時に発熱することはなく、左右に隣接する２つの領域又は前後に隣接する２つの領域で発熱が生じるだけである。すなわち、動作モードに応じて部分的な２つの領域で発熱が生じるだけである。
したがって、前述した従来のモジュールの例のように、ベース板３上の絶縁基板の全体に発熱が生じる場合に比較して、発熱を分散させることができ、半導体装置１が過熱状態となることを確実に防止することができる。
【００８４】
上記第３の実施形態においては、前述した第１の実施形態において、領域ＤＡ２及びＤＡ３に配置された絶縁ゲートバイポーラトランジスタＴ２と逆阻止型絶縁ゲートバイポーラトランジスタＴ４とをそれぞれ領域ＤＡ３とＤＡ２に配置されるように入れ替えた場合について説明した。しかしながら、本発明は上記構成に限定されるものではなく、図１９及び図２０に示すように、第３の実施形態において、領域ＤＡ２及びＤＡ４の逆阻止型絶縁ゲートバイポーラトランジスタＴ４と逆阻止型絶縁ゲートバイポーラトランジスタＴ３とをそれぞれ領域ＤＡ４と領域ＤＡ２とに配置されるように入れ替えた構成に変更してもよい。
【００８５】
図１９は本発明の第３の実施形態に係る半導体装置の変形例において、半導体装置を搭載した絶縁基板を示す平面図であり、図２０は本発明の第３の実施形態に係る半導体装置の変形例において、動作モード毎の半導体素子の発熱状態を簡略化して説明する図である。
この変形例の場合には、詳細説明はこれを省略するが、正側導体板２１、負側導体板２２、中間電位導体板２３及び交流出力用導体板２４の配置関係は、前述した第３の実施形態と同じであり、インダクタンス低減効果を発揮することができる。また、前述した図１８（ａ）〜（ｄ）のモードにおける発熱状態が、図２０（ａ）〜（ｄ）に示すようになる。これにより、前述した第３の実施形態と同様に、前後に隣接する２つの領域と左右に隣接する２つの領域が発熱することになり、前述した第１〜第３の実施形態と同様の作用効果を得ることができる。
【００８６】
次に、本発明の第４の実施形態を図２１及び図２２について説明する。
図２１は、本発明の第４の実施形態に係る半導体装置において、半導体素子を搭載した絶縁基板を示す平面図である。図２で示したベース板３、第１〜第１１の補助端子については図示を省略する。
前述した第１〜第３の実施形態では、３レベル電力変換回路を構成する４つの絶縁ゲートバイポーラトランジスタＴ１〜Ｔ４のうち、絶縁ゲートバイポーラトランジスタＴ１とＴ３あるいは絶縁ゲートバイポーラトランジスタＴ１とＴ４とを実装した３枚の同じ各絶縁基板ＳＢ１１〜ＳＢ１３が隣接して配置され、絶縁ゲートバイポーラトランジスタT２とT４あるいは絶縁ゲートバイポーラトランジスタＴ２とＴ３とを実装した３枚の同じ各絶縁基板ＳＢ２１〜ＳＢ２３が隣接して配置されて、Ｔ１〜Ｔ４のうちの参照文字の参照数字が同一である同一機能のトランジスタが互いに隣接して配置されている。しかし、この第４の実施形態では、前述した第１〜第３の実施形態とは異なり、図２１に示すように、これらの各絶縁基板ＳＢ１１〜ＳＢ１３と各絶縁基板ＳＢ２１〜ＳＢ２３が隣接されず交互に右側から参照文字の参照数字の順にＳＢ１１，ＳＢ２１，ＳＢ１２，ＳＢ２２，ＳＢ１３，ＳＢ２３のように配置されて、絶縁ゲートバイポーラトランジスタＴ１とＴ２が隣接されずに交互に配置され、逆阻止型絶縁ゲートバイポーラトランジスタＴ３とＴ４が隣接されずに交互に配置されるようにしたものである。
【００８７】
この場合には、図２１に示すように、中間電位導体板２３及び交流出力用導体板２４は前述した第１の実施形態と同様に配置される。これに対し中間電位導体板２３に対して正面側から正側導体板２１が略全長に亘って近接して対面し、背面側から負側導体板２２が略全面に亘って近接して対面している。
このため、互いに逆方向の電流が流れる中間電位導体板２３と正側導体板２１との対向面積、及び互いに逆方向の電流が流れる中間電位導体板２３と負側導体板２２との対向面積が第１の実施形態より広くとることができ、これにより、インダクタンス低減効果をより発揮することができる。
【００８８】
図２２は、本発明の第４の実施形態に係る半導体装置の動作モード毎の発熱状態を簡略化して説明する的図である。詳細説明はこれを省略するが、動作が絶縁ゲートバイポーラトランジスタＴ１がスイッチング状態で、逆阻止型絶縁ゲートバイポーラトランジスタＴ４がリカバリとなるモードでは、図２２（ａ）に示すように、千鳥状に発熱する。
動作が絶縁ゲートバイポーラトランジスタＴ２のスイッチング状態で、逆阻止型絶縁ゲートバイポーラトランジスタＴ３がリカバリとなるモードでは、図２２（ｂ）に示すように、図２２（ａ）の千鳥状とは前後反転した千鳥状に発熱する。
さらに、動作が逆阻止型絶縁ゲートバイポーラトランジスタＴ３のスイッチング状態で絶縁ゲートバイポーラトランジスタＴ１がリカバリとなるモードでは、図２２（ｃ）に示すように、１つ置きに発熱する。
【００８９】
なおさらに、動作が逆阻止型絶縁ゲートバイポーラトランジスタＴ４のスイッチング状態で絶縁ゲートバイポーラトランジスタＴ２がリカバリとなるモードでは、図２２（ｄ）に示すように、図２２（ｃ）に示されるモードで発熱しなかった１つ置きの絶縁基板中の２つの領域が発熱する。
したがって、この第４の実施形態でも、半導体装置１内でのインダクタンスを低減することができる。また、半導体装置１内のベース板３の全体が同時に発熱するのではなく、発熱領域が動作モードに応じて移動することになり、熱分散を確実に行って半導体装置１が過熱状態となることを確実に防止することができる。
【００９０】
図２３は、本発明の第４の実施形態に係る半導体装置の変形例において、半導体素子を搭載した絶縁基板を示す平面図である。図２４は、本発明の第４の実施形態に係る半導体装置の変形例において、動作モード毎の半導体素子の発熱状態を簡略化して説明する図である。
上記第４の実施形態においては、図２３及び図２４に示すように、各絶縁基板ＳＢ２１〜ＳＢ２３の絶縁ゲートバイポーラトランジスタＴ２と逆阻止型絶縁ゲートバイポーラトランジスタＴ４の前後方向の配列を入れ替えることもできる。この場合には、図２４（ａ）〜（ｄ）に示す前述した第３実施形態の発熱状態と第４実施形態の発熱状態とが混在した発熱状態となり、前述した第１〜第４の実施形態と同様の作用効果を得ることができる。
【００９１】
また、上記第１〜第４の実施形態においては、絶縁ゲートバイポーラトランジスタＴ１、Ｔ２と逆阻止型絶縁ゲートバイポーラトランジスタＴ３、Ｔ４を搭載した絶縁基板の組を３組配置する場合について説明している。本発明はこれに限定されるものではなく、必要とする電流量に応じて絶縁基板の組数を任意に決定することができる。
また、上記第１〜第４の実施形態においては、ケース２に形成する第１〜第５の外部接続端子ｔｍ１〜ｔｍ５の配置位置が固定である場合について説明したが、これに限定されるものではない。図２５は、図１に示す本発明の第１の実施形態に係る半導体装置において、２つの外部接続端子の配置位置を互いに入れ替えた状態の変形例を示す斜視図である。すなわち、図２５に示すように、第１の外部接続端子ｔｍ１（Ｐ）と第２の外部接続端子ｔｍ２（Ｍ１）の配置位置が互いに入れ替えるようにしてもよい。
【００９２】
また、上記第１〜第４の実施形態においては、ケース２に内蔵する３レベル電力変換回路に必要な数の外部接続端子及び補助端子を設ける場合について説明している。本発明は、これに限定されるものではない。図２６は、図１に示す本発明の第１の実施形態に対応する半導体装置の他の変形例を示す平面図である。すなわち、図２６に示すように、前述した図１における第１〜第５の外部接続端子ｔｍ１〜ｔｍ５、第１〜第１１の補助端子ｔｓ１〜ｔｓ１１の他に補助端子が形成可能な領域に補助端子形成用孔３１を形成するようにしてもよい。この場合には、ユーザーの仕様に応じて補助端子の位置を変更したり、追加したりすることが可能となり、汎用性の高い半導体装置を提供することができる。
【００９３】
また、上記第１〜第４の実施形態では、３レベル電力変換回路が図１２（ａ）あるいは図１３（ａ）に示す構成である場合について説明したが、本発明はこれに限定されるものではない。すなわち、本発明では、双方向スイッチ素子を前述した特許文献４に記載されているように、ダイオードを逆並列に接続された２個の絶縁ゲートバイポーラトランジスタのコレクタ同士を接続して直列に接続した双方向スイッチ素子を構成する３レベル電力変換回路も適用することができる。この場合には、特許文献４に記載されているように、絶縁ゲートバイポーラトランジスタのコレクタの接続点には、絶縁試験における大きな電位差による絶縁ゲートバイポーラトランジスタの破壊を防止する中間端子を設ける必要がある。このため、図１に示す本発明の第１の実施形態にかかる半導体装置に対応する半導体装置のさらに他の変形例を示す斜視図である。図２７に示すように、ケース２の端子配置面４に中間端子ｔｃを配置する。
【００９４】
また、本発明は、半導体モジュールの端子接続の組み合わせだけで所望する回路構成が得られることから、本発明は上述したパワーコンディショナー（ＰＣＳ：Power Conditioning Subsystem）の半導体装置への適用に限定されるものではなく、無停電電源装置（ＵＰＳ）や他の任意の電力変換装置や高周波用途のスイッチングＩＣ等の他の装置の半導体装置に適用することができる。
【符号の説明】
【００９５】
１…半導体装置、２…成型体、３…ベース板、４…端子配置面、５…突条、ｔｍ１…第１の外部接続端子、ｔｍ２…第２の外部接続端子、ｔｍ３…第３の外部接続端子、ｔｍ４…第４の外部接続端子、ｔｍ５…第５の外部接続端子、ｔｓ１〜ｔｓ１１…補助端子、ＳＢ１１、ＳＢ１２、ＳＢ１３、ＳＢ２１、ＳＢ２２、ＳＢ２３…絶縁基板、２１…正側導体板、２２…負側導体板、２３…中間電位導体板、２４…交流出力用導体板、１２１ａ〜１２１ｈ、１２２ａ〜１２２ｇ、１２３ａ〜１２３ｇ、１２４ａ〜１２４ｇ…導電パターン、１３０…ワイヤ、１４０…接合部、１５０…サーミスタ
【図１】
2014122877.tif 000003
【図２】
2014122877.tif 000004
【図３】
2014122877.tif 000005
【図４】
2014122877.tif 000006
【図５】
2014122877.tif 000007
【図６】
2014122877.tif 000008
【図７】
2014122877.tif 000009
【図８】
2014122877.tif 000010
【図９】
2014122877.tif 000011
【図１０】
2014122877.tif 000012
【図１１】
2014122877.tif 000013
【図１２】
2014122877.tif 000014
【図１３】
2014122877.tif 000015
【図１４】
2014122877.tif 000016
【図１５】
2014122877.tif 000017
【図１６】
2014122877.tif 000018
【図１７】
2014122877.tif 000019
【図１８】
2014122877.tif 000020
【図１９】
2014122877.tif 000021
【図２０】
2014122877.tif 000022
【図２１】
2014122877.tif 000023
【図２２】
2014122877.tif 000024
【図２３】
2014122877.tif 000025
【図２４】
2014122877.tif 000026
【図２５】
2014122877.tif 000027
【図２６】
2014122877.tif 000028
【図２７】
2014122877.tif 000029
【手続補正書】
【提出日】平成26年6月13日(2014.6.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
３レベル電力変換回路を構成する少なくとも４つの半導体素子を搭載した第１の絶縁基板と、
該第１の絶縁基板を配置するベース板と、
前記ベース板の１面上に、
前記半導体素子の内の１つの半導体素子に接続される直流正側電位の正側導体板と、
前記半導体素子の内の他の１つの半導体素子に接続される直流負側電位の負側導体板と、
前記半導体素子の内の残りの２つの半導体素子に接続された中間電位の中間電位導体板と、を備え、
前記正側導体板及び前記負側導体板を前記中間電位導体板に対して近接対面させて配置させたことを特徴とする半導体装置。
【請求項２】
前記負側導体板は、前記正側導体板の延長線上に配置されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記正側導体板、前記負側導体板、および中間電位導体板は、前記１面上に垂直に配置されていることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記半導体素子を覆う絶縁樹脂材の成型体を有し、前記正側導体板に形成された第１の外部接続端子、前記中間電位導体板に形成された第２及び第３の外部接続端子、前記負側導体板に接続された第４の外部接続端子が前記成型体の１面上に導出され、前記第１の外部接続端子，前記第２及び第３の外部接続端子、前記第４の外部接続端子の順に一直線上に並列配置されていることを特徴とする請求項１から３のいずれか１項に記載の半導体装置。
【請求項５】
前記中間電位導体板の前記正側導体板及び前記負側導体板とは反対側に交流出力用導体板が対面配置され、該交流出力用導体板に形成された第５の外部接続端子が前記第４の外部接続端子の第３の外部接続端子とは反対側に配置されていることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記第１の外部接続端子、前記第２の外部接続端子、前記第３の外部接続端子、前記第４の外部接続端子が、前記第２の外部接続端子、前記第１の外部接続端子、前記第３の外部接続端子、前記第４の外部接続端子の順に一直線状に並列配置されていることを特徴とする請求項４又は５に記載の半導体装置。
【請求項７】
前記３レベル電力変換回路は、直流回路の正側電位にコレクタが接続される第１の絶縁ゲートバイポーラトランジスタと、前記直流回路の負側電位にエミッタが接続される第２の絶縁ゲートバイポーラトランジスタと、前記第１の絶縁ゲートバイポーラトランジスタのエミッタと前記第２の絶縁ゲートバイポーラトランジスタのコレクタとの接続点に、一端が接続された双方向スイッチ素子とを備え、
前記双方スイッチの他端に前記中間電位導体板が接続され、前記第１の絶縁ゲートバイポーラトランジスタのコレクタに前記正側導体板が接続され、前記第２の絶縁ゲートバイポーラトランジスタのエミッタに前記負側導体板が接続されていることを特徴とする請求項４から６のいずれか１項に記載の半導体装置。
【請求項８】
前記双方向スイッチ素子は、逆阻止型絶縁ゲートバイポーラトランジスタの逆並列回路で構成されていることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記半導体装置の、一直線上に並列配置された前記第１の外部接続端子乃至第４の外部接続端子を挟んで対向する２辺のうちの一方の側に第１の絶縁ゲートバイポーラトランジスタのゲート・エミッタ用の第１の補助端子、第２の絶縁ゲートバイポーラトランジスタのゲート・エミッタ用の第２の補助端子が配置され、他方の側に第３の絶縁ゲートバイポーラトランジスタのゲート・エミッタ用の第３の補助端子、第４の絶縁ゲートバイポーラトランジスタのゲート・エミッタ用の第４の補助端子が配置され、
前記第３の補助端子及び前記第４の補助端子は、前記３レベル電力変換回路を適用した場合と、前記３レベル電力変換回路とは半導体素子の接続並びに配置が異なる他の３レベル電力変換回路を適用した場合とで、配置が共通化されていることを特徴とする請求項７又は８に記載の半導体装置。
【請求項１０】
前記他の３レベル電力変換回路は、直流回路の正側電位にコレクタが接続される第１の絶縁ゲートバイポーラトランジスタと、前記直流回路の負側電位にエミッタが接続される第２の絶縁ゲートバイポーラトランジスタと、前記第２の絶縁ゲートバイポーラトランジスタのコレクタにエミッタが接続された第３の絶縁ゲートバイポーラトランジスタと、前記第１の絶縁ゲートバイポーラトランジスタのエミッタにコレクタが接続された第４の絶縁ゲートバイポーラトランジスタと、前記第２の絶縁ゲートバイポーラトランジスタコレクタ及び前記第３の絶縁ゲートバイポーラトランジスタのエミッタの接続点と、前記第１の絶縁ゲートバイポーラトランジスタのエミッタ及び前記第４の絶縁ゲートバイポーラトランジスタのコレクタの接続点との間に直列に接続された第１及び第２のダイオードと、からなり、
該第１及び第２のダイオードの接続点に接続された前記中間電位導体板と、前記第１の絶縁ゲートバイポーラトランジスタのコレクタに接続された前記正側導体板と、前記第２の絶縁ゲートバイポーラトランジスタのエミッタに接続された前記負側導体板と、前記第４の絶縁ゲートバイポーラトランジスタのエミッタと前記第３の絶縁ゲートバイポーラトランジスタのコレクタとの接続点に接続された前記交流出力用導体板とを備えていることを特徴とする請求項９に記載の半導体装置。
【請求項１１】
前記成型体は、前記第１の補助端子乃至第４の補助端子を外部へ導出するための補助端子形成用孔部を、前記第１の補助端子乃至第４の補助端子が、内蔵する３レベル電力変換回路の半導体素子の接続もしくは配置に応じて選択して外部へ導出できるように複数個所に形成されていることを特徴とする請求項９又は１０に記載の半導体装置。
【請求項１２】
前記ベース板に配置された前記第１の絶縁基板は、
平面形状が矩形状の第２の絶縁基板と平面形状が矩形状の第３の絶縁基板とをそれぞれ複数有し、
前記第２の絶縁基板は、
前記矩形状の長手方向の一方の側に配置された前記逆阻止型絶縁ゲートバイポーラトランジスタと、前記矩形状の長手方向の他方の側に配置された前記第１の絶縁ゲートバイポーラトランジスタ、および前記第１のダイオードと、を備え、
前記第３の絶縁基板は、
前記矩形状の長手方向の一方の側に配置された前記逆阻止型絶縁ゲートバイポーラトランジスタと、前記矩形状の長手方向の他方の側に配置された前記第２の絶縁ゲートバイポーラトランジスタ、および第２のダイオードとを備え、
複数の前記第２の絶縁基板はそれぞれの前記一方の側と前記他方の側が隣接するように配置され、
複数の前記第３の絶縁基板はそれぞれの前記一方の側と前記他方の側が隣接するように配置され、
前記複数の前記第２の絶縁基板の前記一方の側と前記複数の前記第３の絶縁基板の前記一方の側と、
前記複数の前記第２の絶縁基板の前記他方の側と前記複数の前記第３の絶縁基板の前記他方の側が隣接するように配置されていることを特徴とする請求項８に記載の半導体装置。
【請求項１３】
前記複数の前記第２の絶縁基板の前記第１の絶縁ゲートバイポーラトランジスタのコレクタ、および前記第１のダイオードのカソードに接続された前記正側導電板と、
前記複数の前記第３の絶縁基板の前記第２の絶縁ゲートバイポーラトランジスタのエミッタ、および前記第２のダイオードのアノードに接続された前記負側導電板と、
前記複数の前記第２の絶縁基板の前記逆阻止型絶縁ゲートバイポーラトランジスタのエミッタ、および前記複数の前記第３の絶縁基板の前記逆阻止型絶縁ゲートバイポーラトランジスタのコレクタに接続された前記中間電位導体板と、
前記複数の前記第２の絶縁基板の前記逆阻止型絶縁ゲートバイポーラトランジスタのコレクタ、前記複数の前記第３の絶縁基板の前記第２の絶縁ゲートバイポーラトランジスタのコレクタ、前記複数の前記第３の絶縁基板の前記第２のダイオードのカソード、および前記複数の前記第３の絶縁基板の前記逆阻止型絶縁ゲートバイポーラトランジスタのエミッタに接続された前記交流出力用導電板と、
を備えることを特徴とする請求項１２に記載の半導体装置。
【請求項１４】
前記負側導電板は前記正側導電板の延長線上に配置され、
前記中間電位導電板は、前記正側導電板、および負側導電板と前記交流出力用導電板
間に配置され、
前記中間電位導電板は、前記正側導電板、および負側導電板より、前記逆阻止型絶縁ゲートバイポーラトランジスタ側に配置されていることを特徴とする請求項１３に記載の半導体装置。
【請求項１５】
前記複数の前記第２の絶縁基板はそれぞれ並列に接続されていることを特徴とする請求項１２に記載の半導体装置。
【請求項１６】
前記複数の前記第３の絶縁基板はそれぞれ並列に接続されていることを特徴とする請求項１２に記載の半導体装置。
【請求項１７】
前記第２の絶縁基板の前記第１の絶縁ゲートバイポーラトランジスタと前記第１のダイオードは並列に接続していることを特徴とする請求項１２に記載の半導体装置。
【請求項１８】
前記第３の絶縁基板の前記第２の絶縁ゲートバイポーラトランジスタと前記第２のダイオードは並列に接続していることを特徴とする請求項１２に記載の半導体装置。
【請求項１９】
前記負側導電板と前記複数の前記第３の絶縁基板の前記第２の絶縁ゲートバイポーラトランジスタのエミッタ、および前記第２のダイオードのアノードとの接続と、
前記中間電位導電板と前記複数の前記第２の絶縁基板の前記逆阻止型絶縁ゲートバイポーラトランジスタのエミッタとの接続と、
前記交流出力用導電板と前記複数の前記第３の絶縁基板の前記逆阻止型絶縁ゲートバイポーラトランジスタのエミッタとの接続と、がそれぞれボンディングワイヤを介して接続していることを特徴とする請求項１３に記載の半導体装置。
【手続補正書】
【提出日】平成27年6月10日(2015.6.10)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
上記目的を達成するために、本発明に係る半導体装置の一態様は、３レベル電力変換回路を構成する少なくとも４つの半導体素子を搭載した第１の絶縁基板と、該第１の絶縁基板を配置するベース板と、前記ベース板の１面上に、前記半導体素子の内の１つの半導体素子に接続される直流正側電位の正側導体板と、前記半導体素子の内の他の１つの半導体素子に接続される直流負側電位の負側導体板と、前記半導体素子の内の残りの２つの半導体素子に接続された中間電位の中間電位導体板とを備えている。そして、前記正側導体板及び前記負側導体板を前記中間電位導体板に対して近接対面させて配置させている。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
端子配置面４の後端側には、右端寄り位置に後述する絶縁ゲートバイポーラトランジスタＴ３のエミッタ電圧が出力される第６の補助端子ｔｓ６（Ｔ３Ｅ）及び絶縁ゲートバイポーラトランジスタＴ３のゲート電圧を供給するゲート端子となる第７の補助端子ｔｓ７（Ｔ３Ｇ）が併置されている。また、端子配置面４の後端側には、左端寄り位置に後述する絶縁ゲートバイポーラトランジスタＴ４のエミッタ電圧が出力される第８の補助端子ｔｓ８（Ｔ４Ｅ）及び絶縁ゲートバイポーラトランジスタＴ４のゲート電圧を供給するゲート端子となる第９の補助端子ｔｓ９（Ｔ４Ｇ）が併置されている。さらに、端子配置面４の後端側には、中央部にケース２内に埋設されてケース２の内部温度を検出するサーミスタ１５０に接続されたサーミスタ用の第１０補助端子ｔｓ１０（ＴＨ２）及び第１１の補助端子ｔｓ１１（ＴＨ１）が配置されている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
絶縁ゲートバイポーラトランジスタＴ１のゲートパッドと導電パターン１２１ｂとは、ワイヤ１３０により接続されている。絶縁ゲートバイポーラトランジスタＴ１のエミッタとフリー・ホイーリング・ダイオードＤ１のアノードと導電パターン１２１ｄとは、ワイヤ１３０により接続されている。
逆阻止型絶縁ゲートバイポーラトランジスタＴ３のゲートパッドと導電パターン１２１ｇとは、ワイヤ１３０により接続されている。逆阻止型絶縁ゲートバイポーラトランジスタＴ３のエミッタと導電パターン１２１ｅとは、ワイヤ１３０により接続されている。
また、導電パターン１２１ｄと導電パターン１２１ａ、及び導電パターン１２１ｅと導電パターン１２１ｈもワイヤ１３０により接続される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正の内容】
【００４１】
また、動作が絶縁ゲートバイポーラトランジスタＴ２の各ゲートにゲートパルスを供給してスイッチングさせ、逆阻止型絶縁ゲートバイポーラトランジスタＴ３がリカバリするモードとなると、図６に示すように、各絶縁基板ＳＢ２１〜ＳＢ２３の領域ＤＡ２に搭載された絶縁ゲートバイポーラトランジスタＴ２と、領域ＤＡ２とは対角に位置した各絶縁基板ＳＢ１１〜ＳＢ１３の領域ＤＡ４に搭載されている逆阻止型絶縁ゲートバイポーラトランジスタＴ３が発熱することになる。一方、領域ＤＡ１及びＤＡ３では、発熱を生じない。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正の内容】
【００４３】
さらに、動作が逆阻止型絶縁ゲートバイポーラトランジスタＴ４の各ゲートにゲートパルスを供給してスイッチングさせ、絶縁ゲートバイポーラトランジスタＴ２がリカバリするモードでは、図８に示すように、各絶縁基板ＳＢ２１〜ＳＢ２３の領域ＤＡ２に搭載されたフリー・ホイーリング・ダイオードＤ２が発熱するとともに、領域ＤＡ２とは横方向に隣接して位置し、各絶縁基板ＳＢ２１〜ＳＢ２３の領域ＤＡ３に搭載された逆阻止型絶縁ゲートバイポーラトランジスタＴ４が発熱することになる。一方、領域ＤＡ１及びＤＡ４では、発熱を生じない。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正の内容】
【００５１】
各絶縁基板ＳＢ１１〜ＳＢ１３は、逆阻止型絶縁ゲートバイポーラトランジスタＴ４を実装した領域ＤＡ４に配置された導電パターン１２３ｄと導電パターン１２３ｅを有している。導電パターン１２３ｄは、逆阻止型絶縁ゲートバイポーラトランジスタＴ４のコレクタに、錫を含む半田、または銀および錫などの導電性材料を含む導電ペーストを介して接続される。導電パターン１２３ｅは、逆阻止型絶縁ゲートバイポーラトランジスタＴ４のエミッタと電気的に接続する。
絶縁基板ＳＢ１２の導電パターン１２３ａ、１２３ｂ、１２３ｆ、１２３ｇは、右側の隣接する絶縁基板ＳＢ１１の導電パターン１２３ａ、１２３ｂ、１２３ｆ、１２３ｇおよび左側の隣接する絶縁基板ＳＢ１３の導電パターン１２３ａ、１２３ｂ、１２３ｆ、１２３ｇと、図１０のワイヤ１３０によりそれぞれ接続されている。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００５８
【補正方法】変更
【補正の内容】
【００５８】
第４の補助端子ｔｓ４（Ｔ２Ｇ）と絶縁基板ＳＢ２３の導電パターン１２４ｂとは、ワイヤ１３０を介して接続されている。第４の補助端子ｔｓ４（Ｔ２Ｇ）の位置により、第４の補助端子ｔｓ４（Ｔ２Ｇ）は、絶縁基板ＳＢ２１または絶縁基板ＳＢ２２の導電パターン１２４ｂとワイヤ１３０を介して接続することができる。
第５の補助端子ｔｓ５（Ｔ２Ｅ）と絶縁基板ＳＢ２３の導電パターン１２４ａとは、ワイヤ１３０を介して接続されている。第５の補助端子ｔｓ５（Ｔ２Ｅ）の位置により、第５の補助端子ｔｓ５（Ｔ２Ｅ）は、絶縁基板ＳＢ２１または絶縁基板ＳＢ２２の導電パターン１２４ａとワイヤ１３０を介して接続することができる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００６２
【補正方法】変更
【補正の内容】
【００６２】
この第２の実施形態の配置は、前述した第１の実施形態における逆阻止型絶縁ゲートバイポーラトランジスタＴ３の配置と、逆阻止型絶縁ゲートバイポーラトランジスタＴ４の配置とを互いに長手方向に入れ替えた構成を有する。したがって、前述した第１の実施形態において発熱を生ずる領域も図示しないが当然に互いに長手方向に入れ替えられたことになる。
図１１は、第２の実施形態にかかる半導体装置の動作モード毎の半導体素子の発熱状態を簡略化して説明する図である。図１１においては、領域ＤＡ１〜ＤＡ４における各絶縁基板ＳＢ１１〜ＳＢ２３を格子の目で示し、これらの各絶縁基板ＳＢ１１〜ＳＢ２３に搭載された各絶縁ゲートバイポーラトランジスタＴ１、Ｔ２及び各逆阻止型絶縁ゲートバイポーラトランジスタＴ３、Ｔ４を格子の目の中に参照数字で示し、その発熱状態をハッチングで示している。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００７３
【補正方法】変更
【補正の内容】
【００７３】
この場合も、図１２（ａ）に示す構成の回路の４つの絶縁ゲートバイポーラトランジスタＴ１〜Ｔ４、及び図１３（ａ）に示す構成の回路の４つの絶縁ゲートバイポーラトランジスタＴ１〜Ｔ４′に対しては、同一のゲート信号を与えることにより、図１２（ａ）の構成及び図１３（ａ）の構成で同じ出力電圧が出力されることになる。
さらにまた、第５の外部接続端子ｔｍ５（Ｕ）の出力電圧を０（Ｖ）とする第３の動作モードでは、図１６に示すように、逆阻止型絶縁ゲートバイポーラトランジスタＴ３をオン状態とするゲート信号を入力し、他の全ての絶縁ゲートバイポーラトランジスタＴ１、Ｔ２及び逆阻止型絶縁ゲートバイポーラトランジスタＴ４には、オフ状態とするゲート信号を入力する。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００７４
【補正方法】変更
【補正の内容】
【００７４】
この場合に図１２（ａ）に示す構成の３レベル電圧変換回路に流れる電流は、図１６（ａ）に示すように、コンデンサＣ１１及びＣ１２間の接続点から出発し、誘導性負荷Ｌを通り、逆阻止型絶縁ゲートバイポーラトランジスタＴ３を通ってコンデンサＣ１１及びＣ１２間の接続点に戻る経路となる。このため、誘導性負荷Ｌに印加される出力電圧は０（Ｖ）となる。
一方、図１３（ａ）に示す構成の３レベル電圧変換回路に流れる電流経路は、図１６（ｂ）に示すように、コンデンサＣ１１及びＣ１２間の接続点から誘導性負荷Ｌを通り、絶縁ゲートバイポーラトランジスタＴ３′を通ってダイオードＤ６を通ってコンデンサＣ１１及びＣ１２間の接続点に戻る電流経路が形成され、誘導性負荷Ｌに印加される出力電圧は０（Ｖ）となる。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００８０
【補正方法】変更
【補正の内容】
【００８０】
また、動作が絶縁ゲートバイポーラトランジスタＴ２のゲートにゲートパルスを供給してスイッチングさせ、逆阻止型絶縁ゲートバイポーラトランジスタＴ３がリカバリ状態とするモードとなると、図１８（ｂ）に示すように、領域ＤＡ３に配置された各絶縁基板ＳＢ２１〜ＳＢ２３に搭載された絶縁ゲートバイポーラトランジスタＴ２及び領域ＤＡ３の右側に隣接する領域ＤＡ４に配置された各絶縁基板ＳＢ１１〜ＳＢ１３に搭載されている逆阻止型絶縁ゲートバイポーラトランジスタＴ３が発熱することになる。一方、領域ＤＡ１及びＤＡ２では発熱を生じない。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００８５
【補正方法】変更
【補正の内容】
【００８５】
図１９は本発明の第３の実施形態に係る半導体装置の変形例において、半導体素子を搭載した絶縁基板を示す平面図であり、図２０は本発明の第３の実施形態に係る半導体装置の変形例において、動作モード毎の半導体素子の発熱状態を簡略化して説明する図である。
この変形例の場合には、詳細説明はこれを省略するが、正側導体板２１、負側導体板２２、中間電位導体板２３及び交流出力用導体板２４の配置関係は、前述した第３の実施形態と同じであり、インダクタンス低減効果を発揮することができる。また、前述した図１８（ａ）〜（ｄ）のモードにおける発熱状態が、図２０（ａ）〜（ｄ）に示すようになる。これにより、前述した第３の実施形態と同様に、前後に隣接する２つの領域と左右に隣接する２つの領域が発熱することになり、前述した第１〜第３の実施形態と同様の作用効果を得ることができる。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００８８
【補正方法】変更
【補正の内容】
【００８８】
図２２は、本発明の第４の実施形態に係る半導体装置の動作モード毎の発熱状態を簡略化して説明する図である。詳細説明はこれを省略するが、動作が絶縁ゲートバイポーラトランジスタＴ１がスイッチング状態で、逆阻止型絶縁ゲートバイポーラトランジスタＴ４がリカバリとなるモードでは、図２２（ａ）に示すように、千鳥状に発熱する。
動作が絶縁ゲートバイポーラトランジスタＴ２のスイッチング状態で、逆阻止型絶縁ゲートバイポーラトランジスタＴ３がリカバリとなるモードでは、図２２（ｂ）に示すように、図２２（ａ）の千鳥状とは前後反転した千鳥状に発熱する。
さらに、動作が逆阻止型絶縁ゲートバイポーラトランジスタＴ３のスイッチング状態で絶縁ゲートバイポーラトランジスタＴ１がリカバリとなるモードでは、図２２（ｃ）に示すように、１つ置きに発熱する。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００９３
【補正方法】変更
【補正の内容】
【００９３】
また、上記第１〜第４の実施形態では、３レベル電力変換回路が図１２（ａ）あるいは図１３（ａ）に示す構成である場合について説明したが、本発明はこれに限定されるものではない。すなわち、本発明では、双方向スイッチ素子を前述した特許文献４に記載されているように、ダイオードを逆並列に接続された２個の絶縁ゲートバイポーラトランジスタのコレクタ同士を接続して直列に接続した双方向スイッチ素子を構成する３レベル電力変換回路も適用することができる。この場合には、特許文献４に記載されているように、絶縁ゲートバイポーラトランジスタのコレクタの接続点には、絶縁試験における大きな電位差による絶縁ゲートバイポーラトランジスタの破壊を防止する中間端子を設ける必要がある。このため、図２７は、図１に示す本発明の第１の実施形態にかかる半導体装置に対応する半導体装置のさらに他の変形例を示す斜視図である。図２７に示すように、ケース２の端子配置面４に中間端子ｔｃを配置する。
【手続補正１５】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
３レベル電力変換回路を構成する少なくとも４つの半導体素子を搭載した第１の絶縁基板と、
該第１の絶縁基板を配置するベース板と、
前記ベース板の１面上に、
前記半導体素子の内の１つの半導体素子に接続される直流正側電位の正側導体板と、
前記半導体素子の内の他の１つの半導体素子に接続される直流負側電位の負側導体板と、
前記半導体素子の内の残りの２つの半導体素子に接続された中間電位の中間電位導体板と、を備え、
前記正側導体板及び前記負側導体板を前記中間電位導体板に対して近接対面させて配置させたことを特徴とする半導体装置。
【請求項２】
前記負側導体板は、前記正側導体板の延長線上に配置されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記正側導体板、前記負側導体板、および中間電位導体板は、前記１面上に垂直に配置されていることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記半導体素子を覆う絶縁樹脂材の成型体を有し、前記正側導体板に形成された第１の外部接続端子、前記中間電位導体板に形成された第２及び第３の外部接続端子、前記負側導体板に接続された第４の外部接続端子が前記成型体の１面上に導出され、前記第１の外部接続端子，前記第２及び第３の外部接続端子、前記第４の外部接続端子の順に一直線上に並列配置されていることを特徴とする請求項１から３のいずれか１項に記載の半導体装置。
【請求項５】
前記中間電位導体板の前記正側導体板及び前記負側導体板とは反対側に交流出力用導体板が対面配置され、該交流出力用導体板に形成された第５の外部接続端子が前記第４の外部接続端子の第３の外部接続端子とは反対側に配置されていることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記第１の外部接続端子、前記第２の外部接続端子、前記第３の外部接続端子、前記第４の外部接続端子が、前記第２の外部接続端子、前記第１の外部接続端子、前記第３の外部接続端子、前記第４の外部接続端子の順に一直線状に並列配置されていることを特徴とする請求項４又は５に記載の半導体装置。
【請求項７】
前記３レベル電力変換回路は、直流回路の正側電位にコレクタが接続される第１の絶縁ゲートバイポーラトランジスタと、前記直流回路の負側電位にエミッタが接続される第２の絶縁ゲートバイポーラトランジスタと、前記第１の絶縁ゲートバイポーラトランジスタのエミッタと前記第２の絶縁ゲートバイポーラトランジスタのコレクタとの接続点に、一端が接続された双方向スイッチ素子とを備え、
前記双方向スイッチ素子の他端に前記中間電位導体板が接続され、前記第１の絶縁ゲートバイポーラトランジスタのコレクタに前記正側導体板が接続され、前記第２の絶縁ゲートバイポーラトランジスタのエミッタに前記負側導体板が接続されていることを特徴とする請求項４から６のいずれか１項に記載の半導体装置。
【請求項８】
前記双方向スイッチ素子は、逆阻止型絶縁ゲートバイポーラトランジスタの逆並列回路で構成されていることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記半導体装置の、一直線上に並列配置された前記第１の外部接続端子乃至第４の外部接続端子を挟んで対向する２辺のうちの一方の側に第１の絶縁ゲートバイポーラトランジスタのゲート・エミッタ用の第１の補助端子、第２の絶縁ゲートバイポーラトランジスタのゲート・エミッタ用の第２の補助端子が配置され、他方の側に第３の絶縁ゲートバイポーラトランジスタのゲート・エミッタ用の第３の補助端子、第４の絶縁ゲートバイポーラトランジスタのゲート・エミッタ用の第４の補助端子が配置され、
前記第３の補助端子及び前記第４の補助端子は、前記３レベル電力変換回路を適用した場合と、前記３レベル電力変換回路とは半導体素子の接続並びに配置が異なる他の３レベル電力変換回路を適用した場合とで、配置が共通化されていることを特徴とする請求項７又は８に記載の半導体装置。
【請求項１０】
前記他の３レベル電力変換回路は、直流回路の正側電位にコレクタが接続される第１の絶縁ゲートバイポーラトランジスタと、前記直流回路の負側電位にエミッタが接続される第２の絶縁ゲートバイポーラトランジスタと、前記第２の絶縁ゲートバイポーラトランジスタのコレクタにエミッタが接続された第３の絶縁ゲートバイポーラトランジスタと、前記第１の絶縁ゲートバイポーラトランジスタのエミッタにコレクタが接続された第４の絶縁ゲートバイポーラトランジスタと、前記第２の絶縁ゲートバイポーラトランジスタのコレクタ及び前記第３の絶縁ゲートバイポーラトランジスタのエミッタの接続点と、前記第１の絶縁ゲートバイポーラトランジスタのエミッタ及び前記第４の絶縁ゲートバイポーラトランジスタのコレクタの接続点との間に直列に接続された２つのダイオードと、からなり、
該２つのダイオード間の接続点に接続された前記中間電位導体板と、前記第１の絶縁ゲートバイポーラトランジスタのコレクタに接続された前記正側導体板と、前記第２の絶縁ゲートバイポーラトランジスタのエミッタに接続された前記負側導体板と、前記第４の絶縁ゲートバイポーラトランジスタのエミッタと前記第３の絶縁ゲートバイポーラトランジスタのコレクタとの接続点に接続された交流出力用導体板とを備えていることを特徴とする請求項９に記載の半導体装置。
【請求項１１】
前記成型体は、前記第１の補助端子乃至第４の補助端子を外部へ導出するための補助端子形成用孔部を、前記第１の補助端子乃至第４の補助端子が、内蔵する３レベル電力変換回路の半導体素子の接続もしくは配置に応じて選択して外部へ導出できるように複数個所に形成されていることを特徴とする請求項９又は１０に記載の半導体装置。
【請求項１２】
前記ベース板に配置された前記第１の絶縁基板は、
平面形状が矩形状の第２の絶縁基板と平面形状が矩形状の第３の絶縁基板とをそれぞれ複数有し、
前記第２の絶縁基板は、
前記矩形状の長手方向の一方の側に配置された前記逆阻止型絶縁ゲートバイポーラトランジスタと、前記矩形状の長手方向の他方の側に配置された前記第１の絶縁ゲートバイポーラトランジスタ、および第１のダイオードと、を備え、
前記第３の絶縁基板は、
前記矩形状の長手方向の一方の側に配置された前記逆阻止型絶縁ゲートバイポーラトランジスタと、前記矩形状の長手方向の他方の側に配置された前記第２の絶縁ゲートバイポーラトランジスタ、および第２のダイオードとを備え、
複数の前記第２の絶縁基板はそれぞれの前記一方の側と前記他方の側が隣接するように配置され、
複数の前記第３の絶縁基板はそれぞれの前記一方の側と前記他方の側が隣接するように配置され、
前記複数の前記第２の絶縁基板の前記一方の側と前記複数の前記第３の絶縁基板の前記一方の側と、
前記複数の前記第２の絶縁基板の前記他方の側と前記複数の前記第３の絶縁基板の前記他方の側が隣接するように配置されていることを特徴とする請求項８に記載の半導体装置。
【請求項１３】
前記複数の前記第２の絶縁基板の前記第１の絶縁ゲートバイポーラトランジスタのコレクタ、および前記第１のダイオードのカソードに接続された前記正側導体板と、
前記複数の前記第３の絶縁基板の前記第２の絶縁ゲートバイポーラトランジスタのエミッタ、および前記第２のダイオードのアノードに接続された前記負側導体板と、
前記複数の前記第２の絶縁基板の前記逆阻止型絶縁ゲートバイポーラトランジスタのエミッタ、および前記複数の前記第３の絶縁基板の前記逆阻止型絶縁ゲートバイポーラトランジスタのコレクタに接続された前記中間電位導体板と、
前記複数の前記第２の絶縁基板の前記逆阻止型絶縁ゲートバイポーラトランジスタのコレクタ、前記複数の前記第３の絶縁基板の前記第２の絶縁ゲートバイポーラトランジスタのコレクタ、前記複数の前記第３の絶縁基板の前記第２のダイオードのカソード、および前記複数の前記第３の絶縁基板の前記逆阻止型絶縁ゲートバイポーラトランジスタのエミッタに接続された交流出力用導体板と、
を備えることを特徴とする請求項１２に記載の半導体装置。
【請求項１４】
前記負側導体板は前記正側導体板の延長線上に配置され、
前記中間電位導体板は、前記正側導体板、および負側導体板と前記交流出力用導体板
間に配置され、
前記中間電位導体板は、前記正側導体板、および負側導体板より、前記逆阻止型絶縁ゲートバイポーラトランジスタ側に配置されていることを特徴とする請求項１３に記載の半導体装置。
【請求項１５】
前記複数の前記第２の絶縁基板はそれぞれ並列に接続されていることを特徴とする請求項１２に記載の半導体装置。
【請求項１６】
前記複数の前記第３の絶縁基板はそれぞれ並列に接続されていることを特徴とする請求項１２に記載の半導体装置。
【請求項１７】
前記第２の絶縁基板の前記第１の絶縁ゲートバイポーラトランジスタと前記第１のダイオードは並列に接続していることを特徴とする請求項１２に記載の半導体装置。
【請求項１８】
前記第３の絶縁基板の前記第２の絶縁ゲートバイポーラトランジスタと前記第２のダイオードは並列に接続していることを特徴とする請求項１２に記載の半導体装置。
【請求項１９】
前記負側導体板と前記複数の前記第３の絶縁基板の前記第２の絶縁ゲートバイポーラトランジスタのエミッタ、および前記第２のダイオードのアノードとの接続と、
前記中間電位導体板と前記複数の前記第２の絶縁基板の前記逆阻止型絶縁ゲートバイポーラトランジスタのエミッタとの接続と、
前記交流出力用導体板と前記複数の前記第３の絶縁基板の前記逆阻止型絶縁ゲートバイポーラトランジスタのエミッタとの接続と、がそれぞれボンディングワイヤを介して接続していることを特徴とする請求項１３に記載の半導体装置。
【請求項２０】
前記複数の前記第２の絶縁基板の前記第１の絶縁ゲートバイポーラトランジスタのコレクタ、および前記第１のダイオードのカソードに接続された前記正側導体板と、
前記複数の前記第３の絶縁基板の前記第２の絶縁ゲートバイポーラトランジスタのエミッタ、および前記第２のダイオードのアノードに接続された前記負側導体板と、
前記複数の前記第２の絶縁基板の前記逆阻止型絶縁ゲートバイポーラトランジスタのコレクタ、および前記複数の前記第３の絶縁基板の前記逆阻止型絶縁ゲートバイポーラトランジスタのエミッタに接続された前記中間電位導体板と、
前記複数の前記第２の絶縁基板の前記第１の絶縁ゲートバイポーラトランジスタのエミッタ、前記複数の前記第２の絶縁基板の前記第１のダイオードのアノード、前記複数の前記第２の絶縁基板の前記逆阻止型絶縁ゲートバイポーラトランジスタのエミッタ、前記複数の前記第３の絶縁基板の前記第２の絶縁ゲートバイポーラトランジスタのコレクタ、前記複数の前記第３の絶縁基板の前記第２のダイオードのカソード、および前記複数の前記第３の絶縁基板の前記逆阻止型絶縁ゲートバイポーラトランジスタのコレクタに接続された交流出力用導体板と、
を備えることを特徴とする請求項１２に記載の半導体装置。
【請求項２１】
前記負側導体板と前記複数の前記第３の絶縁基板の前記第２の絶縁ゲートバイポーラトランジスタのエミッタ、および前記第２のダイオードのアノードとの接続と、
前記中間電位導体板と前記複数の前記第３の絶縁基板の前記逆阻止型絶縁ゲートバイポーラトランジスタのエミッタとの接続と、
前記交流出力用導体板と前記複数の前記第２の絶縁基板の前記第１の絶縁ゲートバイポーラトランジスタのエミッタ、前記第１のダイオードのアノード、前記複数の前記第２の絶縁基板の前記逆阻止型絶縁ゲートバイポーラトランジスタのエミッタとの接続と、がそれぞれボンディングワイヤを介して接続していることを特徴とする請求項２０に記載の半導体装置。
【手続補正書】
【提出日】平成28年6月1日(2016.6.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
３レベル電力変換回路を構成する少なくとも４つの半導体素子を搭載した第１の絶縁基板と、
該第１の絶縁基板を配置するベース板と、
前記ベース板の１面上に、
前記半導体素子の内の１つの半導体素子に接続される直流正側電位の正側導体板と、
前記半導体素子の内の他の１つの半導体素子に接続される直流負側電位の負側導体板と、
前記半導体素子の内の残りの２つの半導体素子に接続された中間電位の中間電位導体板と、を備え、
前記正側導体板、前記負側導体板、および前記中間電位導体板は、前記１面上に垂直に配置され、
前記正側導体板及び前記負側導体板を前記中間電位導体板に対して近接対面させて配置させたことを特徴とする半導体装置。
【請求項２】
前記負側導体板は、前記正側導体板の延長線上に配置されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半導体素子を覆う絶縁樹脂材の成型体を有し、前記正側導体板に形成された第１の外部接続端子、前記中間電位導体板に形成された第２及び第３の外部接続端子、前記負側導体板に接続された第４の外部接続端子が前記成型体の１面上に導出され、前記第１の外部接続端子，前記第２及び第３の外部接続端子、前記第４の外部接続端子の順に一直線上に並列配置されていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記中間電位導体板の前記正側導体板及び前記負側導体板とは反対側に交流出力用導体板が対面配置され、該交流出力用導体板に形成された第５の外部接続端子が前記第４の外部接続端子の第３の外部接続端子とは反対側に配置されていることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記第１の外部接続端子、前記第２の外部接続端子、前記第３の外部接続端子、前記第４の外部接続端子が、前記第２の外部接続端子、前記第１の外部接続端子、前記第３の外部接続端子、前記第４の外部接続端子の順に一直線状に並列配置されていることを特徴とする請求項３又は４に記載の半導体装置。
【請求項６】
前記３レベル電力変換回路は、直流回路の正側電位にコレクタが接続される第１の絶縁ゲートバイポーラトランジスタと、前記直流回路の負側電位にエミッタが接続される第２の絶縁ゲートバイポーラトランジスタと、前記第１の絶縁ゲートバイポーラトランジスタのエミッタと前記第２の絶縁ゲートバイポーラトランジスタのコレクタとの接続点に、一端が接続された双方向スイッチ素子とを備え、
前記双方向スイッチ素子の他端に前記中間電位導体板が接続され、前記第１の絶縁ゲートバイポーラトランジスタのコレクタに前記正側導体板が接続され、前記第２の絶縁ゲートバイポーラトランジスタのエミッタに前記負側導体板が接続されていることを特徴とする請求項３から５のいずれか１項に記載の半導体装置。
【請求項７】
前記双方向スイッチ素子は、逆阻止型絶縁ゲートバイポーラトランジスタの逆並列回路で構成されていることを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記半導体装置の、一直線上に並列配置された前記第１の外部接続端子乃至第４の外部接続端子を挟んで対向する２辺のうちの一方の側に第１の絶縁ゲートバイポーラトランジスタのゲート・エミッタ用の第１の補助端子、第２の絶縁ゲートバイポーラトランジスタのゲート・エミッタ用の第２の補助端子が配置され、他方の側に第３の絶縁ゲートバイポーラトランジスタのゲート・エミッタ用の第３の補助端子、第４の絶縁ゲートバイポーラトランジスタのゲート・エミッタ用の第４の補助端子が配置され、
前記第３の補助端子及び前記第４の補助端子は、前記３レベル電力変換回路を適用した場合と、前記３レベル電力変換回路とは半導体素子の接続並びに配置が異なる他の３レベル電力変換回路を適用した場合とで、配置が共通化されていることを特徴とする請求項６又は７に記載の半導体装置。
【請求項９】
前記他の３レベル電力変換回路は、直流回路の正側電位にコレクタが接続される第１の絶縁ゲートバイポーラトランジスタと、前記直流回路の負側電位にエミッタが接続される第２の絶縁ゲートバイポーラトランジスタと、前記第２の絶縁ゲートバイポーラトランジスタのコレクタにエミッタが接続された第３の絶縁ゲートバイポーラトランジスタと、前記第１の絶縁ゲートバイポーラトランジスタのエミッタにコレクタが接続された第４の絶縁ゲートバイポーラトランジスタと、前記第２の絶縁ゲートバイポーラトランジスタのコレクタ及び前記第３の絶縁ゲートバイポーラトランジスタのエミッタの接続点と、前記第１の絶縁ゲートバイポーラトランジスタのエミッタ及び前記第４の絶縁ゲートバイポーラトランジスタのコレクタの接続点との間に直列に接続された２つのダイオードと、からなり、
該２つのダイオード間の接続点に接続された前記中間電位導体板と、前記第１の絶縁ゲートバイポーラトランジスタのコレクタに接続された前記正側導体板と、前記第２の絶縁ゲートバイポーラトランジスタのエミッタに接続された前記負側導体板と、前記第４の絶縁ゲートバイポーラトランジスタのエミッタと前記第３の絶縁ゲートバイポーラトランジスタのコレクタとの接続点に接続された交流出力用導体板とを備えていることを特徴とする請求項８に記載の半導体装置。
【請求項１０】
前記成型体は、前記第１の補助端子乃至第４の補助端子を外部へ導出するための補助端子形成用孔部を、前記第１の補助端子乃至第４の補助端子が、内蔵する３レベル電力変換回路の半導体素子の接続もしくは配置に応じて選択して外部へ導出できるように複数個所に形成されていることを特徴とする請求項８又は９に記載の半導体装置。
【請求項１１】
前記ベース板に配置された前記第１の絶縁基板は、
平面形状が矩形状の第２の絶縁基板と平面形状が矩形状の第３の絶縁基板とをそれぞれ複数有し、
前記第２の絶縁基板は、
前記矩形状の長手方向の一方の側に配置された前記逆阻止型絶縁ゲートバイポーラトランジスタと、前記矩形状の長手方向の他方の側に配置された前記第１の絶縁ゲートバイポーラトランジスタ、および第１のダイオードと、を備え、
前記第３の絶縁基板は、
前記矩形状の長手方向の一方の側に配置された前記逆阻止型絶縁ゲートバイポーラトランジスタと、前記矩形状の長手方向の他方の側に配置された前記第２の絶縁ゲートバイポーラトランジスタ、および第２のダイオードとを備え、
複数の前記第２の絶縁基板はそれぞれの前記一方の側と前記他方の側が隣接するように配置され、
複数の前記第３の絶縁基板はそれぞれの前記一方の側と前記他方の側が隣接するように配置され、
前記複数の前記第２の絶縁基板の前記一方の側と前記複数の前記第３の絶縁基板の前記一方の側と、
前記複数の前記第２の絶縁基板の前記他方の側と前記複数の前記第３の絶縁基板の前記他方の側が隣接するように配置されていることを特徴とする請求項７に記載の半導体装置。
【請求項１２】
前記複数の前記第２の絶縁基板の前記第１の絶縁ゲートバイポーラトランジスタのコレクタ、および前記第１のダイオードのカソードに接続された前記正側導体板と、
前記複数の前記第３の絶縁基板の前記第２の絶縁ゲートバイポーラトランジスタのエミッタ、および前記第２のダイオードのアノードに接続された前記負側導体板と、
前記複数の前記第２の絶縁基板の前記逆阻止型絶縁ゲートバイポーラトランジスタのエミッタ、および前記複数の前記第３の絶縁基板の前記逆阻止型絶縁ゲートバイポーラトランジスタのコレクタに接続された前記中間電位導体板と、
前記複数の前記第２の絶縁基板の前記逆阻止型絶縁ゲートバイポーラトランジスタのコレクタ、前記複数の前記第３の絶縁基板の前記第２の絶縁ゲートバイポーラトランジスタのコレクタ、前記複数の前記第３の絶縁基板の前記第２のダイオードのカソード、および前記複数の前記第３の絶縁基板の前記逆阻止型絶縁ゲートバイポーラトランジスタのエミッタに接続された交流出力用導体板と、
を備えることを特徴とする請求項１１に記載の半導体装置。
【請求項１３】
前記負側導体板は前記正側導体板の延長線上に配置され、
前記中間電位導体板は、前記正側導体板、および負側導体板と前記交流出力用導体板
間に配置され、
前記中間電位導体板は、前記正側導体板、および負側導体板より、前記逆阻止型絶縁ゲートバイポーラトランジスタ側に配置されていることを特徴とする請求項１２に記載の半導体装置。
【請求項１４】
前記複数の前記第２の絶縁基板はそれぞれ並列に接続されていることを特徴とする請求項１１に記載の半導体装置。
【請求項１５】
前記複数の前記第３の絶縁基板はそれぞれ並列に接続されていることを特徴とする請求項１１に記載の半導体装置。
【請求項１６】
前記第２の絶縁基板の前記第１の絶縁ゲートバイポーラトランジスタと前記第１のダイオードは並列に接続していることを特徴とする請求項１１に記載の半導体装置。
【請求項１７】
前記第３の絶縁基板の前記第２の絶縁ゲートバイポーラトランジスタと前記第２のダイオードは並列に接続していることを特徴とする請求項１１に記載の半導体装置。
【請求項１８】
前記負側導体板と前記複数の前記第３の絶縁基板の前記第２の絶縁ゲートバイポーラトランジスタのエミッタ、および前記第２のダイオードのアノードとの接続と、
前記中間電位導体板と前記複数の前記第２の絶縁基板の前記逆阻止型絶縁ゲートバイポーラトランジスタのエミッタとの接続と、
前記交流出力用導体板と前記複数の前記第３の絶縁基板の前記逆阻止型絶縁ゲートバイポーラトランジスタのエミッタとの接続と、がそれぞれボンディングワイヤを介して接続していることを特徴とする請求項１２に記載の半導体装置。
【請求項１９】
前記複数の前記第２の絶縁基板の前記第１の絶縁ゲートバイポーラトランジスタのコレクタ、および前記第１のダイオードのカソードに接続された前記正側導体板と、
前記複数の前記第３の絶縁基板の前記第２の絶縁ゲートバイポーラトランジスタのエミッタ、および前記第２のダイオードのアノードに接続された前記負側導体板と、
前記複数の前記第２の絶縁基板の前記逆阻止型絶縁ゲートバイポーラトランジスタのコレクタ、および前記複数の前記第３の絶縁基板の前記逆阻止型絶縁ゲートバイポーラトランジスタのエミッタに接続された前記中間電位導体板と、
前記複数の前記第２の絶縁基板の前記第１の絶縁ゲートバイポーラトランジスタのエミッタ、前記複数の前記第２の絶縁基板の前記第１のダイオードのアノード、前記複数の前記第２の絶縁基板の前記逆阻止型絶縁ゲートバイポーラトランジスタのエミッタ、前記複数の前記第３の絶縁基板の前記第２の絶縁ゲートバイポーラトランジスタのコレクタ、前記複数の前記第３の絶縁基板の前記第２のダイオードのカソード、および前記複数の前記第３の絶縁基板の前記逆阻止型絶縁ゲートバイポーラトランジスタのコレクタに接続された交流出力用導体板と、
を備えることを特徴とする請求項１１に記載の半導体装置。
【請求項２０】
前記負側導体板と前記複数の前記第３の絶縁基板の前記第２の絶縁ゲートバイポーラトランジスタのエミッタ、および前記第２のダイオードのアノードとの接続と、
前記中間電位導体板と前記複数の前記第３の絶縁基板の前記逆阻止型絶縁ゲートバイポーラトランジスタのエミッタとの接続と、
前記交流出力用導体板と前記複数の前記第２の絶縁基板の前記第１の絶縁ゲートバイポーラトランジスタのエミッタ、前記第１のダイオードのアノード、前記複数の前記第２の絶縁基板の前記逆阻止型絶縁ゲートバイポーラトランジスタのエミッタとの接続と、がそれぞれボンディングワイヤを介して接続していることを特徴とする請求項１９に記載の半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
上記目的を達成するために、本発明に係る半導体装置の第１の態様は、３レベル電力変換回路を構成する少なくとも４つの半導体素子を搭載した第１の絶縁基板と、該第１の絶縁基板を配置するベース板と、前記ベース板の１面上に、前記半導体素子の内の１つの半導体素子に接続される直流正側電位の正側導体板と、前記半導体素子の内の他の１つの半導体素子に接続される直流負側電位の負側導体板と、前記半導体素子の内の残りの２つの半導体素子に接続された中間電位の中間電位導体板と、を備え、前記正側導体板、前記負側導体板、および前記中間電位導体板は、前記１面上に垂直に配置され、前記正側導体板及び前記負側導体板を前記中間電位導体板に対して近接対面させて配置させている。
【国際調査報告】
2014122877.tif 000030
2014122877.tif 000031
2014122877.tif 000032
2014122877.tif 000033