(57)【要約】  コネクタモジュール（１）は、磁性体層が積層され、対向する第１主面及び第２主面を有する基板（１１）と、基板（１１）の第１主面に設けられた実装用電極（１１Ａ）に実装された表面実装型コネクタ（１０）と、基板（１１）の第２主面に設けられた外部実装電極（１１Ｂ）と、基板（１１）内部に形成され、第１端が実装用電極（１１Ａ）に接続され、第２端が外部実装電極（１１Ｂ）に接続されたインダクタ（１２）とを備える。これにより、インダクタンス素子の実装の手間を省き、省スペース化が図れるコネクタモジュールを提供する。
2016072403.tif 000002
【特許請求の範囲】
【請求項１】
コネクタと、
複数の磁性体層を含み、対向する第１主面及び第２主面を有する基板と、
前記基板の前記第１主面に設けられ、前記コネクタが実装されるコネクタ接続端子と、
前記基板の前記第２主面に設けられた第１外部接続端子と、
前記磁性体層の内部に形成され、前記コネクタ接続端子と前記第１外部接続端子との間に設けられたインダクタンス素子と
を備えるコネクタモジュール。
【請求項２】
前記コネクタ接続端子を複数有し、
前記第２主面には、複数の前記コネクタ接続端子それぞれに対応して、複数の前記第１外部接続端子が設けられ、
前記基板内部には、複数の前記コネクタ接続端子と、複数の前記第１外部接続端子との間にそれぞれにインダクタンス素子が形成されている、
請求項１に記載のコネクタモジュール。
【請求項３】
複数の前記コネクタ接続端子は、前記第１主面の所定方向に離れて設けられ、
複数の前記第１外部接続端子それぞれは、前記複数のコネクタ接続端子それぞれに対向する位置に設けられ、
前記インダクタンス素子は、前記コネクタ接続端子と前記第１外部接続端子との間に形成されている、
請求項２に記載のコネクタモジュール。
【請求項４】
前記コネクタ接続端子を複数有し、
前記第２主面には、複数の前記コネクタ接続端子それぞれに対応して、複数の前記第１外部接続端子が設けられ、
前記コネクタ接続端子の少なくとも一つと、前記第１外部接続端子の少なくとも一つとは、前記インダクタンス素子を介して接続され、
前記コネクタ接続端子の少なくとも一つと、前記第１外部接続端子の少なくとも一つとは、前記基板の側面に引き回された配線を介して接続されている、
請求項１に記載のコネクタモジュール。
【請求項５】
前記インダクタンス素子は、前記磁性体層の積層方向を巻回軸としたコイル状導体パターンである、請求項１から４の何れかに記載のコネクタモジュール。
【請求項６】
前記基板に形成され、前記磁性体層の積層方向において前記インダクタンス素子と重なるグランド導体を備える、請求項１から５の何れかに記載のコネクタモジュール。
【請求項７】
前記グランド導体は、前記インダクタンス素子と前記第１主面との間に形成されている、請求項６に記載のコネクタモジュール。
【請求項８】
前記基板の前記第２主面に設けられた第２外部接続端子と、
前記基板に形成され、前記グランド導体と前記第２外部接続端子とを接続する層間接続導体と、
を備える請求項７に記載のコネクタモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フレキシブルケーブル等に接続するためのコネクタを備えるコネクタモジュールに関する。
【背景技術】
【０００２】
情報通信機器等の電子機器が備えるマザー基板とサブ基板とは、フレキシブルケーブル（ＦＰＣ：Flexible Printed Circuits）を介して接続されている。このとき、フレキシブルケーブルの信号線に高周波回路等から放射された高周波ノイズが重畳し、そのノイズが基板のパターンに重畳し、他の回路素子に悪影響を及ぼすといった問題がある。このため、基板のパターン上にフェライトビーズ（インダクタンス素子）を設け、不要ノイズを抑制することが行われている（例えば、特許文献１参照）。特許文献１には、基板上のグランドパターンと、コネクタ接続用のパターンとを、フェライトビーズで接続した構成が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−２６９６１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１では、基板上にフェライトビーズを実装するスペースを確保する必要があるため、フェライトビーズの数が増えるに従い、実装スペースも大きくなるといった問題がある。また、フェライトビーズを実装する手間も要する。【０００５】
そこで、本発明の目的は、インダクタンス素子の実装の手間を省き、省スペース化が図れるコネクタモジュールを提供することにある。
【課題を解決するための手段】
【０００６】
本発明に係るコネクタモジュールは、コネクタと、複数の磁性体層を含み、対向する第１主面及び第２主面を有する基板と、前記基板の前記第１主面に設けられ、前記コネクタが実装されるコネクタ接続端子と、前記基板の前記第２主面に設けられた第１外部接続端子と、前記磁性体層の内部に形成され、前記コネクタ接続端子と前記第１外部接続端子との間に設けられたインダクタンス素子とを備えることを特徴とする。【０００７】
この構成では、コネクタを実装する基板内部にインダクタンス素子が形成されているため、コネクタモジュールを実装するプリント基板に、別部品のインダクタンス素子を実装する必要がない。このため、プリント基板に、インダクタンス素子を実装するスペースを設ける必要がなく、また、実装する手間を省くことができる。【０００８】
前記コネクタモジュールは、前記コネクタ接続端子を複数有し、前記第２主面には、複数の前記コネクタ接続端子それぞれに対応して、複数の前記第１外部接続端子が設けられ、前記基板内部には、複数の前記コネクタ接続端子と、複数の前記第１外部接続端子との間にそれぞれにインダクタンス素子が形成されていることが好ましい。【０００９】
この構成によれば、インダクタンス素子の数が増えても、プリント基板に、それぞれのインダクタンス素子を実装するスペースを設ける必要がなく、また、実装する手間を省くことができる。【００１０】
複数の前記コネクタ接続端子は、前記第１主面の所定方向に離れて設けられ、複数の前記第１外部接続端子それぞれは、前記複数のコネクタ接続端子それぞれに対向する位置に設けられ、前記インダクタンス素子は、前記コネクタ接続端子と前記第１外部接続端子との間に形成されていることが好ましい。【００１１】
この構成では、スペースを有効活用して、インダクタンス素子を複数形成できる。【００１２】
前記コネクタモジュールは、前記コネクタ接続端子を複数有し、前記第２主面には、複数の前記コネクタ接続端子それぞれに対応して、複数の前記第１外部接続端子が設けられ、前記コネクタ接続端子の少なくとも一つと、前記第１外部接続端子の少なくとも一つとは、前記インダクタンス素子を介して接続され、前記コネクタ接続端子の少なくとも一つと、前記第１外部接続端子の少なくとも一つとは、前記基板の側面に引き回された配線を介して接続されていてもよい。【００１３】
この構成によると、必要な個所のみインダクタンス素子を設ければよい。【００１４】
前記インダクタンス素子は、前記磁性体層の積層方向を巻回軸としたコイル状導体パターンであることが好ましい。【００１５】
この構成では、不要な配線の引き回しを少なくできるため、インダクタンス素子の形成が容易となる。【００１６】
前記コネクタモジュールは、前記基板に形成され、前記磁性体層の積層方向において前記インダクタンス素子と重なるグランド導体を備えることが好ましい。【００１７】
この構成では、グランド導体とインダクタンス素子とが重なることで、間に容量が形成される。この容量と、グランド導体をグランドへ接続するための引き回し配線が有するインダクタンス成分とで、フィルタ（ローパスフィルタ）を構成できる。その結果、フィルタ機能を備えたコネクタモジュールを実現できる。【００１８】
前記グランド導体は、前記インダクタンス素子と前記第１主面との間に形成されていることが好ましい。【００１９】
この構成では、インダクタンス素子と第１主面との間にグランド導体を設けることで、第１主面に実装されるコネクタからインダクタンス素子をシールドすることができる。【００２０】
前記コネクタモジュールは、前記基板の前記第２主面に設けられた第２外部接続端子と、前記基板に形成され、前記グランド導体と前記第２外部接続端子とを接続する層間接続導体とを備えることが好ましい。【００２１】
この構成では、グランド導体が、インダクタンス素子の上側（第１主面側）に形成されているため、層間接続導体が長くなる。このため、インダクタンス成分を大きくできる。
【発明の効果】
【００２２】
本発明によれば、コネクタモジュールを実装するプリント基板に、インダクタンス素子を実装するスペースを設ける必要がなく、また、実装する手間を省くことができる。
【図面の簡単な説明】
【００２３】
【図１】実施形態１に係るコネクタモジュールの斜視図
【図２】コネクタモジュールをプリント基板に実装した状態を示す図
【図３】コネクタモジュールの断面図
【図４】コネクタモジュールが備えるインダクタの特性を示す図
【図５】実施形態１に係る基板を形成する磁性体層の積み図
【図６】実施形態１に係る基板を形成する磁性体層の積み図
【図７】実施形態２に係るコネクタモジュールの断面図
【図８】コネクタモジュールの等価回路を示す図
【図９】実施形態２に係るコネクタモジュールの挿入損失の周波数特性を示す図
【図１０】実施形態２に係る基板を形成する磁性体層の積み図
【図１１】実施形態２に係る基板を形成する磁性体層の積み図
【図１２】コイル状電極パターンの形状を変形させて浮遊容量を増やす場合の例を示す図
【発明を実施するための形態】
【００２４】
（実施形態１）
図１は、実施形態１に係るコネクタモジュール１の斜視図である。図２は、コネクタモジュール１をプリント基板１００に実装した状態を示す図である。図３は、コネクタモジュール１の断面図である。
【００２５】
コネクタモジュール１は、表面実装型コネクタ１０と基板１１とが一体化されて構成されている。本実施形態に係る表面実装型コネクタ１０は、フレキシブルケーブル１０Ｃが接続されたオス型コネクタが着脱されるメス型コネクタであって、一方側面にフレキシブルケーブル１０Ｃの差込口１０Ａ、他方側面に差し込まれたフレキシブルケーブル１０Ｃの止め部１０Ｂを有した横挿しタイプの表面実装型コネクタである。表面実装型コネクタ１０は、本発明に係る「コネクタ」に相当する。なお、表面実装型コネクタ１０は縦挿しタイプのコネクタであってもよいし、フレキシブルケーブル１０Ｃは必ずしもコネクタを有していなくてもよい。また、フレキシブルケーブル１０Ｃは、本実施形態では、複数の配線を束ねたマルチ配線型のケーブルであるが、１本の配線のみを有する単線型のケーブルであってもよい。
【００２６】
基板１１は複数の磁性体層が積層されて形成されている。基板１１の一方主面（本発明に係る第１主面）には、表面実装型コネクタ１０が実装される実装用電極１１Ａが形成されている。図３では、表面実装型コネクタ１０には、２つの実装用電極１１Ａだけが図示されているが、表面実装型コネクタ１０は配線の本数に相当する複数の接続端子ピンを有していて、実装用電極１１Ａは接続端子ピンの数だけ形成されている。本実施形態のコネクタモジュール１では、後述するように１１個の接続端子ピンが設けられている。そして、複数の実装用電極１１Ａと、複数の接続端子ピンとは、それぞれ一対一の関係で、半田１３を介して接続している。実装用電極１１Ａは、本発明に係る「コネクタ接続端子」に相当する。
【００２７】
基板１１の他方主面（本発明に係る第２主面）には、プリント基板１００に実装するための外部実装電極１１Ｂが形成されている。プリント基板１００には配線パターン１０１が形成されていて、コネクタモジュール１は、外部実装電極１１Ｂが配線パターン１０１に半田付けされることで、プリント基板１００に実装される。外部実装電極１１Ｂは、実装用電極１１Ａと対向する位置に、実装用電極１１Ａと同じ数だけ形成されている。外部実装電極１１Ｂは、本発明に係る「第１外部接続端子」に相当する。
【００２８】
基板１１はコイル状のインダクタ１２を内蔵している。インダクタ１２は、磁性体層の積層方向を巻回軸として形成されている。そして、インダクタ１２は、実装用電極１１Ａ及び外部実装電極１１Ｂと同じ数だけ形成されていて、第１端は実装用電極１１Ａ側に接続され、第２端は外部実装電極１１Ｂ側に接続されている。なお、インダクタ１２は必要な配線に設けられていればよく、全ての配線にインダクタ１２が挿入されている必要はない。インダクタ１２が設けられていない配線は、基板１１の内部をビアホール導体によって基板１１の一方主面から他方主面に引回されていてもよいし、基板１１の側面を側面導体によって引回されていてもよい。後述するように、グランドラインのような不要なインダクタンス成分を排除したい場合は、基板１１の側面を引回すことが好ましい。
【００２９】
図４は、コネクタモジュール１が備えるインダクタ１２の特性を示す図である。上述した構成のコネクタモジュール１が備えるインダクタ１２は、図４に示すインピーダンス周波数特性を有する。このコネクタモジュール１を用いることで、表面実装型コネクタ１０とプリント基板１００の配線パターン１０１との間には、インダクタ１２が設けられた構成となる。図４から分かるように、周波数が高くなるにつれてインピーダンスＺが高くなっており、配線に対してローパスフィルタとして機能する。また、磁性体層として高周波領域における損失が大きなフェライト材料を使うことで、高周波領域ではリアクタンス成分Ｘに比べて抵抗成分Ｒが支配的になる。つまり、このインダクタ１２により、フレキシブルケーブル１０Ｃの信号線に重畳した高周波ノイズを低減することができる。
【００３０】
ノイズ低減のためのインダクタ１２を基板１１に形成し、表面実装型コネクタ１０と一体化することで、プリント基板１００に、インダクタンス素子を実装する必要がない。この結果、インダクタンス素子を実装するスペースを設ける必要がなく、また、インダクタンス素子を実装する手間を省くことができる。
【００３１】
上述した図３では、コネクタモジュール１の基板１１及びインダクタ１２等は簡易的に示している。以下では、基板１１、及び基板１１に形成されるインダクタ１２について具体的に説明する。
【００３２】
図５及び図６は、本実施形態に係る基板１１を形成する磁性体層の積み図である。
【００３３】
基板１１は、矩形状の磁性体層１１１，１１２，１１３，１１４，１１５，１１６，１１７，１１８が順に積層されて形成されている。以下の説明では、積層される磁性体層１１１を上側として説明する。磁性体層１１１の上側主面は、表面実装型コネクタ１０が実装される主面となる。磁性体層１１８の下側主面は、プリント基板１００に実装される主面となる。なお、図５及び図６に示す磁性体層１１１〜１１８は、同一側の主面を示していない。磁性体層１１１〜１１６は上側主面を表し、磁性体層１１７，１１８は、下側主面を表している。
【００３４】
まず、基板１１に形成されるグランドラインについて説明する。
【００３５】
磁性体層１１１にはグランド用電極Ｇ１が形成されている。グランド用電極Ｇ１には、表面実装型コネクタ１０のグランド接続用端子ピンが接続される。磁性体層１１２にはグランド用電極Ｇ２が形成されている。グランド用電極Ｇ２は、平面視で、磁性体層１１１のグランド用電極Ｇ１と重なる位置に形成され、ビアホール導体を介して、グランド用電極Ｇ１と接続する。さらに、グランド用電極Ｇ２は、一部が磁性体層１１２の側面まで延びていて、その側面から露出している。
【００３６】
磁性体層１１３，１１４，１１５，１１６の側面には、側面電極Ｇ３，Ｇ４，Ｇ５，Ｇ６が形成されている。側面電極Ｇ３は、グランド用電極Ｇ２における、磁性体層１１２の側面から露出した部分と接続する。そして、側面電極Ｇ４は側面電極Ｇ５に接続し，側面電極Ｇ５は側面電極Ｇ６に接続する。
【００３７】
磁性体層１１７には、グランド用電極Ｇ７が形成されている。グランド用電極Ｇ７は、一部が磁性体層１１７の側面から露出し、その露出部分が、側面電極Ｇ６に接続する。磁性体層１１８には、グランド用外部電極Ｇ８が形成されている。グランド用外部電極Ｇ８は、ビアホール導体を介してグランド用電極Ｇ７と接続する。そして、グランド用外部電極Ｇ８は、プリント基板のグランド配線パターンに半田付けされる。
【００３８】
このように、グランドラインは、磁性体層１１１から磁性体層１１８へ引き回す途中で、基板１１（磁性体層１１２〜１１７）の側面に引き出されている。基板１１は磁性体であって、磁性体内部にビアホール導体を形成してグランドラインを引き回した場合、グランドラインにインダクタンス成分が生じる。このため、基板１１の側面でグランドラインを引き回すことで、グランドラインに生じるインダクタンス成分を抑制できる。
【００３９】
次に、基板１１の信号ラインについて説明する。
【００４０】
磁性体層１１１には、複数（図中では１１個）の実装用電極２１が形成されている。複数の実装用電極２１は、磁性体層１１１の主面の短辺に沿った方向（本発明に係る「所定方向」）に離れて形成されている。詳しくは、５つの実装用電極２１は、磁性体層の主面の一方の長辺側に形成され、６つの実装用電極２１は、磁性体層の主面の他方の長辺側に形成されている。実装用電極２１は、図３で説明した実装用電極１１Ａに相当し、実装用電極２１には、表面実装型コネクタ１０の接続端子ピンが接続される。
【００４１】
磁性体層１１２には、平面視で、実装用電極２１と同じ位置に電極２２が形成される。電極２２は実装用電極２１とビアホール導体を介して接続する。
【００４２】
磁性体層１１３には、ビアホール導体２４が形成されている。ビアホール導体２４は、磁性体層１１２の電極２２と、磁性体層１１４に形成される後述のコイル状電極パターン２５Ａ，２５Ｂとを接続する。
【００４３】
磁性体層１１４には、複数のコイル状電極パターン２５Ａ，２５Ｂが形成されている。コイル状電極パターン２５Ａ，２５Ｂは何れも弓状であって、互いに反対方向に湾曲している。コイル状電極パターン２５Ａ，２５Ｂの一端は、平面視で、磁性体層１１４に形成された実装用電極１１Ａと重なっている。その一端には、磁性体層１１３に形成されたビアホール導体２４が接続する。これにより、コイル状電極パターン２５Ａ，２５Ｂの一端は、ビアホール導体２４及び電極２２等を介して、実装用電極２１に接続する。
【００４４】
磁性体層１１５には、複数のコイル状電極パターン２６Ａ，２６Ｂが形成されている。コイル状電極パターン２６Ａ，２６Ｂは弓状であって、コイル状電極パターン２６Ａは、コイル状電極パターン２５Ａと反対方向に湾曲している。また、コイル状電極パターン２６Ｂは、コイル状電極パターン２５Ｂと反対方向に湾曲している。コイル状電極パターン２６Ａの一端は、ビアホール導体を介してコイル状電極パターン２５Ａの他端と接続する。コイル状電極パターン２６Ｂの一端は、ビアホール導体を介してコイル状電極パターン２５Ｂの他端と接続する。
【００４５】
図示しないが、磁性体層１１４，１１５は交互に複数積層されている。そして、コイル状電極パターン２６Ａ，２６Ｂの他端は、磁性体層１１５の下方に積層される磁性体層１１４に形成されたコイル状電極パターン２５Ａ，２５Ｂの一端とビアホール導体を介して接続する。そして、コイル状電極パターン２５Ａ，２６Ａとで、磁性体層の積層方向を巻回軸としたコイルが形成される。また、コイル状電極パターン２５Ｂ，２６Ｂとで、磁性体層の積層方向を巻回軸としたコイルが形成される。コイル状電極パターン２５Ａ，２５Ｂ、及びコイル状電極パターン２６Ａ，２６Ｂから形成されるヘリカル型のコイルは、図３で説明したインダクタ１２に相当する。複数のコイルのうち隣接するコイルは磁界同相となるように巻回・接続されている。
【００４６】
磁性体層１１６にはビアホール導体２７が形成されている。ビアホール導体２７は、磁性体層１１５のコイル状電極パターン２６Ａ，２６Ｂの一端と、磁性体層１１７に形成される後述の電極２８とを接続する。
【００４７】
磁性体層１１８には複数（図中では１１個）の外部実装電極２９が形成されている。これら外部実装電極２９は、図３で説明した外部実装電極１１Ｂに相当し、プリント基板１００の配線パターン１０１（図２参照）に接続される。磁性体層１１７には、平面視で、外部実装電極２９と同じ位置に電極２８が形成されている。電極２８はビアホール導体を介して外部実装電極２９に接続する。
【００４８】
なお、磁性体層１１８には、複数（図中では４個）のダミー実装電極２９Ａが形成されている。磁性体層１１７には、平面視で、ダミー実装電極２９Ａと同じ位置に電極２８Ａが形成されている。電極２８Ａはビアホール導体を介してダミー実装電極２９Ａに接続する。ダミー実装電極２９Ａを設けることで、例えば、プリント基板への実装強度を強くできる。
【００４９】
以上のように、電極が形成された各磁性体層を積層することにより、実装用電極２１と外部実装電極２９との間にインダクタが接続された構成の基板１１が形成される。複数の実装用電極２１、及び外部実装電極２９を、磁性体層の主面の短辺に沿った方向に離れて形成することで、平面視でのスペースを有効活用して、インダクタを複数形成できる。
【００５０】
なお、本実施形態では、インダクタ１２の巻回軸が磁性体層の積層方向となるように、磁性体層１１４，１１５にコイル状電極パターン２５Ａ，２５Ｂ，２６Ａ，２６Ｂを形成しているが、これに限定されない。インダクタ１２の巻回軸が、磁性体層の平面方向（主面に沿った方向）となるよう、電極パターンを各磁性体層に形成してもよい。また、コイル巻回数は適宜変更可能であり、コイル巻回数は、磁性体層１１４，１１５の積層数を変更することで、変更できる。
【００５１】
また、複数の実装用電極２１と各実装用電極２１に対応する複数の外部実装電極２９との間の各経路上にコイル状電極パターンをそれぞれ形成したが、全ての経路上にコイル状電極パターンを形成する必要はない。また、多層基板を構成する層を全て磁性体層で構成したが、例えば、最上層及び最下層に非磁性体層を設けたり、コイル状電極パターンの中間部分に非磁性体層を設けたりしてもよい。
【００５２】
（実施形態２）
図７は、実施形態２に係るコネクタモジュール２の断面図である。
【００５３】
コネクタモジュール２は、表面実装型コネクタ１０と基板１１とが一体化されて構成されている。複数の磁性体層が積層されて形成された基板１１の一方主面には実装用電極１１Ａが形成され、他方主面には外部実装電極１１Ｂが形成されている。実装用電極１１Ａは、表面実装型コネクタ１０の接続端子ピンと半田１３を介して接続している。外部実装電極１１Ｂは、プリント基板に形成された配線パターンに実装される。
【００５４】
また、基板１１の他方主面にはグランド接続電極１１Ｃが形成されている。グランド接続電極１１Ｃは、プリント基板に形成されたグランド配線パターンに実装される。グランド接続電極１１Ｃは、本発明に係る「第２外部接続端子」に相当する。
【００５５】
基板１１はインダクタ１２を内蔵している。インダクタ１２は、磁性体層の積層方向を巻回軸として形成されている。そして、インダクタ１２の第１端は実装用電極１１Ａ側に接続され、第２端は外部実装電極１１Ｂ側に接続されている。
【００５６】
また、基板１１の磁性体層にはグランド電極１４が形成されている。グランド電極１４は、磁性体層の積層方向においてインダクタ１２よりも上側（実装用電極１１Ａ側）で、平面視で、インダクタ１２と重なる位置に形成されている。グランド電極１４は、ビアホール導体１５を介してグランド接続電極１１Ｃに接続されている。ビアホール導体１５は、本発明に係る「層間接続導体」に相当する。
【００５７】
このように構成されたコネクタモジュール２において、グランド電極１４とインダクタ１２との間には浮遊容量Ｃ１が形成される。また、ビアホール導体１５は、インダクタンス成分Ｌ１を有している。浮遊容量Ｃ１及びインダクタンス成分Ｌ１は、ＬＣ共振回路を形成していて、グランド接続電極１１Ｃからグランドへ接続される。
【００５８】
図８は、コネクタモジュール２の等価回路を示す図である。前記のように、コネクタモジュール２が浮遊容量Ｃ１及びインダクタンス成分Ｌ１を有することで、図８に示すように、コネクタモジュール２は、インダクタ１２に、グランドへ接続されたＬＣ共振回路が接続された構成となる。すなわち、コネクタモジュール２はフィルタ機能（例えば、ローパスフィルタ）を備えている。
【００５９】
なお、グランド電極１４をインダクタ１２より上側に形成することで、ビアホール導体１５とグランド接続電極１１Ｃとの距離を長くできるためインダクタンス成分Ｌ１を大きくすることができる。また、グランド電極１４をインダクタ１２より下側（外部実装電極１１Ｂ側）に形成してもよく、この場合、インダクタンス成分Ｌ１を小さくできる。
【００６０】
図９は、本実施形態に係るコネクタモジュール２の挿入損失の周波数特性を示す図である。図９には、対比のために、フィルタ機能を備えない場合の周波数特性下図に示している。図９に示すように、ＬＣ共振回路を備えたコネクタモジュール２の周波数特性には所望の帯域に減衰極（ポール）を形成することができる。このため、コネクタモジュール２は、実装用電極１１Ａ及び外部実装電極１１Ｂ間の信号ラインに重畳した所望の帯域の高周波ノイズを除去することができる。減衰極を、例えば、１．６ＧＨｚ近傍に形成するようにすることで、セルラー帯通信回路への影響を抑制できる。
【００６１】
また、コネクタモジュール２は、複数の実装用電極１１Ａ及び外部実装電極１１Ｂを有し、信号ラインを複数有しているが、各ラインにおけるコイル状電極パターンの一部にグランドを対向させることで、それぞれの信号ライン毎に容量成分を付加することができ、さらに、このグランド電極１４を、磁性体層を通過するビアホール導体を介してグランド接続電極１１Ｃに接続することで、全ての信号ラインに対して、フィルタ機能を付加することができる。その結果、ＬＣ共振回路の構成素子であるインダクタンス（Ｌ成分）を複数形成する必要がなく、省スペース化が図れる。
【００６２】
上述した図７では、コネクタモジュール２の基板１１、インダクタ１２及びグランド電極１４等は簡易的に示している。以下では、基板１１、インダクタ１２及びグランド電極１４について具体的に説明する。
【００６３】
図１０及び図１１は、本実施形態に係る基板１１を形成する磁性体層の積み図である。なお、積層される複数の磁性体層１１１〜１１８に形成されるグランドライン及び信号ラインについては、実施形態１と同様であるため、説明は省略する。
【００６４】
磁性体層１１３にはグランド電極３０が形成されている。グランド電極３０は、平面視で、磁性体層１１４，１１５に形成されるコイル状電極パターン２５Ａ，２５Ｂ，２６Ａ，２６Ｂと重なる位置に形成されている。グランド電極３０は、図７で説明したグランド電極１４に相当する。
【００６５】
磁性体層１１４，１１５，１１６，１１７にはビアホール導体３１，３２，３３，３４が形成されている。磁性体層１１８にはグランド接続電極３５が形成されている。ビアホール導体３１〜３４は、グランド電極３０とグランド接続電極３５とを接続する。ビアホール導体３１〜３４は、ビアホール導体３１〜３４は、図７で説明したビアホール導体１５に相当する。また、グランド接続電極３５は、図７で説明したグランド接続電極１１Ｃに相当し、プリント基板のグランド配線パターンに半田付けされる。
【００６６】
このように、グランド電極３０は、コイル状電極パターン２５Ａ等と異なる層に形成しているため、各磁性体層に形成する電極の引き回しが複雑とならない。また、グランド電極３０は、実装用電極２１とコイル状電極パターン２５Ａ等との間に設けるため、実装用電極２１からコイル状電極パターン２５Ａ等から形成されるコイル（インダクタ１２に相当）をシールドできる。
【００６７】
以上のように、電極が形成された各磁性体層を積層することにより、基板１１が形成される。
【００６８】
なお、本実施形態では、グランド電極１４を、インダクタ１２より上側に形成しているが、浮遊容量Ｃ１を増やすために、グランド電極１４をインダクタ１２の上側及び下側の両方に形成してもよい。また、浮遊容量Ｃ１を増やすために、インダクタ１２を形成するコイル状電極パターンの形状を変形させてもよい。
【００６９】
図１２は、コイル状電極パターンの形状を変形させて浮遊容量Ｃ１を増やす場合の例を示す図である。
【００７０】
この例では、グランド電極１４とコイル状電極パターン２５Ａとの間に、矩形状の電極１７を形成する。電極１７は、磁性体層１１３，１１４の間に積層させた新たに磁性体層に形成してもよい。また、グランド電極１４が磁性体層１１３の上側主面に形成されている場合には、電極１７は、磁性体層１１３の下側主面に形成されてもよいし、コイル状電極パターン２５Ａが磁性体層１１４の下側主面に形成されている場合には、電極１７は、磁性体層１１４の上側主面に形成されてもよい。
【００７１】
電極１７は、ビアホール導体を介して実装用電極２１とコイル状電極パターン２５Ａに接続される。そして、電極１７は、コイル状電極パターン２５Ａ，２６Ａとでコイル（インダクタ１２に相当）を形成する。すなわち、電極１７は、コイルの一部（一端）となる。この場合、グランド電極１４と電極１７との対向面積は、グランド電極１４とコイル状電極パターン２５Ａとの対向面積よりも大きくなるため、浮遊容量Ｃ１は大きくなる。
【符号の説明】
【００７２】
Ｃ１…浮遊容量
Ｇ１，Ｇ２，Ｇ７…グランド用電極
Ｇ３，Ｇ４，Ｇ５，Ｇ６…側面電極
Ｇ８…グランド用外部電極
Ｌ１…インダクタンス成分
１，２…コネクタモジュール
１０…表面実装型コネクタ
１０Ａ…差込部
１０Ｂ…止め部
１０Ｃ…フレキシブルケーブル
１１…基板
１１Ａ…実装用電極
１１Ｂ…外部実装電極
１１Ｃ…グランド接続電極
１２…インダクタ
１３…半田
１４，３０…グランド電極
１５，２４，２７，３１…ビアホール導体
１７，２２，２８，２８Ａ…電極
２１…実装用電極
２５Ａ…コイル状電極パターン
２５Ａ，２５Ｂ，２６Ａ，２６Ｂ…コイル状電極パターン
２９…外部実装電極
２９Ａ…ダミー実装電極
３１，３２，３３，３４…ビアホール導体
３５…グランド接続電極
１００…プリント基板
１０１…配線パターン
１１１，１１２，１１３，１１４，１１５，１１６，１１７，１１８…磁性体層
【図１】
2016072403.tif 000003
【図２】
2016072403.tif 000004
【図３】
2016072403.tif 000005
【図４】
2016072403.tif 000006
【図５】
2016072403.tif 000007
【図６】
2016072403.tif 000008
【図７】
2016072403.tif 000009
【図８】
2016072403.tif 000010
【図９】
2016072403.tif 000011
【図１０】
2016072403.tif 000012
【図１１】
2016072403.tif 000013
【図１２】
2016072403.tif 000014
【手続補正書】
【提出日】平成29年2月10日(2017.2.10)
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
本発明は、プリント基板へのフレキシブルケーブルの接続構造に関する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
そこで、本発明の目的は、インダクタンス素子の実装の手間を省き、省スペース化が図れる、プリント基板へのフレキシブルケーブルの接続構造を提供することにある。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
本発明に係るプリント基板へのフレキシブルケーブルの接続構造は、プリント基板と、複数の磁性体層を含み、対向する第１主面及び第２主面を有し、前記第２主面に設けられた複数の第２主面側接続端子を介して前記プリント基板に実装された積層基板と、前記積層基板の前記第１主面に設けられた複数の第１主面側接続端子に接続されたフレキシブルケーブルと、を有し、前記積層基板は、前記磁性体層の内部に、複数の前記第１主面側接続端子と複数の前記第２主面側接続端子との間にそれぞれ設けられた複数のインダクタンス素子を備える、ことを特徴とする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
この構成では、コネクタを実装する基板内部にインダクタンス素子が形成されているため、フレキシブルケーブルを実装するプリント基板に、別部品のインダクタンス素子を実装する必要がない。このため、プリント基板に、インダクタンス素子を実装するスペースを設ける必要がなく、また、実装する手間を省くことができる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】削除
【補正の内容】
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】削除
【補正の内容】
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
複数の前記第１主面側接続端子は、前記第１主面の所定方向に離れて設けられ、複数の前記第２主面側接続端子それぞれは、前記複数のコネクタ接続端子それぞれに対向する位置に設けられる、ことが好ましい。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
前記プリント基板へのフレキシブルケーブルの接続構造は、前記第１主面側接続端子の少なくとも一つと、前記第２主面側接続端子の少なくとも一つとが、前記基板の側面に引き回された配線を介して接続されていてもよい。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
前記プリント基板へのフレキシブルケーブルの接続構造は、前記積層基板が、前記磁性体層の内部に形成され、積層方向において前記インダクタンス素子と重なるグランド導体を備えることが好ましい。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
この構成では、グランド導体とインダクタンス素子とが重なることで、間に容量が形成される。この容量と、グランド導体をグランドへ接続するための引き回し配線が有するインダクタンス成分とで、フィルタ（ローパスフィルタ）を構成できる。その結果、フィルタ機能を備えた、プリント基板へのフレキシブルケーブルの接続構造を実現できる。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
前記プリント基板へのフレキシブルケーブルの接続構造は、前記積層基板に形成され前記グランド導体と前記第２主面側接続端子の少なくとも一つとを接続する層間接続導体を備えることが好ましい。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
本発明によれば、フレキシブルケーブルを実装するプリント基板に、インダクタンス素子を実装するスペースを設ける必要がなく、また、実装する手間を省くことができる。
【手続補正１４】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
プリント基板と、
複数の磁性体層を含み、対向する第１主面及び第２主面を有し、前記第２主面に設けられた複数の第２主面側接続端子を介して前記プリント基板に実装された積層基板と、
前記積層基板の前記第１主面に設けられた複数の第１主面側接続端子に接続されたフレキシブルケーブルと、
を有し、
前記積層基板は、前記磁性体層の内部に、複数の前記第１主面側接続端子と複数の前記第２主面側接続端子との間にそれぞれ設けられた複数のインダクタンス素子を備える、
ことを特徴とする、プリント基板へのフレキシブルケーブルの接続構造。
【請求項２】
複数の前記第１主面側接続端子は、前記第１主面の所定方向に離れて設けられ、
複数の前記第２主面側接続端子それぞれは、前記複数の第１主面側接続端子それぞれに対向する位置に設けられる、
請求項１に記載のプリント基板へのフレキシブルケーブルの接続構造。
【請求項３】
前記第１主面側接続端子の少なくとも一つと、前記第２主面側接続端子の少なくとも一つとは、前記基板の側面に引き回された配線を介して接続されている、
請求項１または２に記載のプリント基板へのフレキシブルケーブルの接続構造。
【請求項４】
前記インダクタンス素子は、前記磁性体層の積層方向を巻回軸としたコイル状導体パターンである、請求項１から３の何れかに記載のプリント基板へのフレキシブルケーブルの接続構造。
【請求項５】
前記積層基板は、前記磁性体層の内部に形成され、積層方向において前記インダクタンス素子と重なるグランド導体を備える、請求項１から４の何れかに記載のプリント基板へのフレキシブルケーブルの接続構造。
【請求項６】
前記グランド導体は、前記インダクタンス素子と前記第１主面との間に形成されている、請求項５に記載のプリント基板へのフレキシブルケーブルの接続構造。
【請求項７】
前記積層基板に形成され、前記グランド導体と前記第２主面側接続端子の少なくとも一つとを接続する層間接続導体を備える、請求項６に記載のプリント基板へのフレキシブルケーブルの接続構造。
【国際調査報告】
2016072403.tif 000015
2016072403.tif 000016
2016072403.tif 000017
2016072403.tif 000018