(57)【要約】  本願の発明にかかる半導体装置は、ＧａＡｓで形成された半導体基板と、該半導体基板の上にＰｄ又はＰｄを含む合金で形成された密着層と、該密着層の上にＣｏ又はＣｏを含む合金で形成されたバリア層と、該バリア層の上にＣｕ、Ａｇ、又はＡｕで形成されたメタル層と、を備えたことを特徴とするものである。
2015145815.tif 000002
【特許請求の範囲】
【請求項１】
ＧａＡｓで形成された半導体基板と、
前記半導体基板の上にＰｄ又はＰｄを含む合金で形成された密着層と、
前記密着層の上にＣｏ又はＣｏを含む合金で形成されたバリア層と、
前記バリア層の上にＣｕ、Ａｇ、又はＡｕで形成されたメタル層と、を備えたことを特徴とする半導体装置。
【請求項２】
前記密着層は一部がＰｄ−Ｇａ−Ａｓで形成されたことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記密着層は全体がＰｄ−Ｇａ−Ａｓで形成されたことを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記密着層と前記バリア層の間にＣｏとＰｄを含む合金層を備えたことを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
【請求項５】
前記密着層の層厚は１ｎｍ以上３０ｎｍ以下であることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
【請求項６】
前記密着層はＰｄ−Ｐで形成されたことを特徴とする請求項１に記載の半導体装置。
【請求項７】
前記バリア層はＣｏ−Ｐ又はＣｏ−Ｗ−Ｐで形成されたことを特徴とする請求項１〜６のいずれか１項に記載の半導体装置。
【請求項８】
ＧａＡｓで形成された半導体基板の上にＰｄ又はＰｄを含む合金で密着層を形成する工程と、
前記密着層の上にＣｏ又はＣｏを含む合金でバリア層を形成する工程と、
前記半導体基板、前記密着層、及び前記バリア層を２５℃〜２５０℃にまで昇温し、前記密着層にＰｄ−Ｇａ−Ａｓを形成し、前記密着層と前記バリア層の間にＣｏとＰｄを含む合金層を形成する熱処理工程と、を備えたことを特徴とする半導体装置の製造方法。
【請求項９】
前記熱処理工程の前に、前記バリア層の上に、Ｃｕ、Ａｇ、又はＡｕでメタル層を形成する工程を備えたことを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
ＧａＡｓで形成された半導体基板の上にＰｄ又はＰｄを含む合金で密着層を形成する工程と、
前記半導体基板に無電解めっきを施し、前記密着層の上にＣｏ−Ｐ又はＣｏ−Ｗ−Ｐでバリア層を形成する工程と、
前記バリア層の上にＣｕ、Ａｇ、又はＡｕでメタル層を形成する工程と、を備えたことを特徴とする半導体装置の製造方法。
【請求項１１】
前記メタル層は、下層にＡｕを有し、上層にＣｕを有する２層構造であることを特徴とする請求項１０に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば電極に用いられるメタル層を有する半導体装置とその半導体装置の製造方法に関する。
【背景技術】
【０００２】
特許文献１には、絶縁膜の側壁にウェット処理によりバリア層、シード層、及び配線層を形成する技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】日本特開２００６−１６６８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＧａＡｓで形成された半導体基板と、Ｃｕ、Ａｇ、又はＡｕで形成されたメタル層の間にバリア層を設けることがある。バリア層は、メタル層の材料が半導体基板へ拡散することを防止するために設けられる。バリア層の材料としては、ＴｉＷ、Ｗ、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、Ｃｏ、Ｐｄ、又はＲｕが考えられる。これらの材料のうちＰｄ以外の材料をバリア層とした場合、バリア層とＧａＡｓの反応性が低いので、バリア層と半導体基板の密着性が不十分であった。【０００５】
また、Ｐｄをバリア層とした場合、バリア層とＧａＡｓの反応性が高いので、バリア層と半導体基板は合金を形成しやすい。この合金が形成されたことでバリア層がバリア層として機能しなくなり、メタル層の材料が半導体基板へ拡散する問題があった。【０００６】
本発明は、上述のような課題を解決するためになされたもので、メタル層の材料が半導体基板へ拡散することを防止し、かつ半導体基板とその上の層との密着性が高い半導体装置とその半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本願の発明に係る半導体装置は、ＧａＡｓで形成された半導体基板と、該半導体基板の上にＰｄ又はＰｄを含む合金で形成された密着層と、該密着層の上にＣｏ又はＣｏを含む合金で形成されたバリア層と、該バリア層の上にＣｕ、Ａｇ、又はＡｕで形成されたメタル層と、を備えたことを特徴とする。【０００８】
本願の発明に係る半導体装置の製造方法は、ＧａＡｓで形成された半導体基板の上にＰｄ又はＰｄを含む合金で密着層を形成する工程と、該密着層の上にＣｏ又はＣｏを含む合金でバリア層を形成する工程と、該半導体基板、該密着層、及び該バリア層を２５℃〜２５０℃にまで昇温し、該密着層にＰｄ−Ｇａ−Ａｓを形成し、該密着層と該バリア層の間にＣｏとＰｄを含む合金層を形成する熱処理工程と、を備えたことを特徴とする。【０００９】
本願の発明に係る他の半導体装置の製造方法は、ＧａＡｓで形成された半導体基板の上にＰｄ又はＰｄを含む合金で密着層を形成する工程と、該半導体基板に無電解めっきを施し、該密着層の上にＣｏ−Ｐ又はＣｏ−Ｗ−Ｐでバリア層を形成する工程と、該バリア層の上にＣｕ、Ａｇ、又はＡｕでメタル層を形成する工程と、を備えたことを特徴とする。
【発明の効果】
【００１０】
本発明によれば、ＧａＡｓで形成された半導体基板とメタル層の間に、Ｐｄ又はＰｄを含む合金で形成され半導体基板と接する密着層と、Ｃｏ又はＣｏを含む合金で形成されたバリア層を設けるので、メタル層の材料が半導体基板へ拡散することを防止し、かつ半導体基板とその上の層との密着性を高めることができる。
【図面の簡単な説明】
【００１１】
【図１】実施の形態１に係る半導体装置の断面図である。
【図２】ＸＰＳデプス分析の結果を示す図である。
【図３】図３Ａは熱処理前のサンプルの断面図である。図３Ｂは熱処理後のサンプルの断面図である。
【図４】実施の形態２に係る半導体装置の断面図である。
【図５】図５Ａは熱処理前のサンプルの断面図である。図５Ｂは熱処理後のサンプルの断面図である。
【図６】図６Ａは熱処理前のサンプルのＸＰＳデプス分析の結果を示す図である。図６Ｂは熱処理後のサンプルのＸＰＳデプス分析の結果を示す図である。
【図７】実施の形態３に係る半導体装置の製造方法を示すフローチャートである。
【図８】ＸＰＳ解析の結果を示すグラフである。
【図９】ＸＰＳ解析の結果を示すグラフである。
【図１０】４つのサンプル（Ｐｄ−Ｐ、Ｎｉ−Ｐ、Ｃｏ−Ｐ、Ｃｏ−Ｗ−Ｐ）の特性を示す表である。
【図１１】バリア層をＣｏ−Ｗ−Ｐ無電解めっきで形成した半導体装置の断面図である。
【図１２】図１２Ａは熱処理前のサンプルの断面図である。図１２Ｂは熱処理後のサンプルの断面図である。
【図１３】図１３Ａは熱処理前のサンプルのＸＰＳデプス分析の結果を示す図である。図１３Ｂは熱処理後のサンプルのＸＰＳデプス分析の結果を示す図である。
【発明を実施するための形態】
【００１２】
本発明の実施の形態に係る半導体装置と半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１３】
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置１０の断面図である。半導体装置１０は、ＧａＡｓで形成された半導体基板１２を備えている。半導体基板１２の上には密着層１４が形成されている。密着層１４はＰｄ又はＰｄを含む合金（以後、Ｐｄ又はＰｄを含む合金を、Ｐｄ材料という）で形成されている。Ｐｄを含む合金とは、例えばＰｄ−Ｐ（Ｐｄ−ＰはＰｄとＰの合金を示す、以後同様にハイフンを用いて合金を表す）である。
【００１４】
密着層１４の上にはバリア層１６が形成されている。バリア層１６はＣｏ又はＣｏを含む合金（以後、Ｃｏ又はＣｏを含む合金を、Ｃｏ材料という）で形成されている。密着層１４とバリア層１６は次のように形成する。まず、前処理として、半導体基板１２を例えば５％の希塩酸に５分浸漬する。その後、例えば蒸着法又はスパッタリング法により真空雰囲気内で密着層１４とバリア層１６を連続して形成する。密着層１４とバリア層１６を連続して形成することで、これらを別工程で形成した場合と比べて、密着層１４の表面の酸化及び汚染を防止できる。
【００１５】
バリア層１６の上にはメタル層１８が形成されている。メタル層１８はＣｕ、Ａｇ、又はＡｕで形成されている。メタル層１８は、例えば半導体装置１０の電極として機能する。
【００１６】
図２は、ＧａＡｓで形成された半導体基板上にＰｄ層を蒸着したサンプルについてのＸＰＳデプス分析の結果を示す図である。ＸＰＳデプス分析は、Ａｓ−ｄｅｐｏ状態（成膜直後の状態）のサンプルに対して実施した。図２から、Ｐｄ層はＰｄ−Ｇａ−Ａｓの合金層となっていることが分かる。Ｐｄ−Ｇａ−Ａｓが形成されることにより、Ｐｄ層は半導体基板に対して高い密着性を有していると考えられる。
【００１７】
実施の形態１の半導体装置１０では、半導体基板１２の上にＰｄ材料で密着層１４を形成したので、密着層１４にはＰｄ−Ｇａ−Ａｓが形成される。よって、半導体基板とその上の層（密着層１４）との十分な密着性を得ることができる。
【００１８】
さらに、ＰｄとＣｏは全率固溶体を構成する関係にあるため、Ｐｄ材料で形成された密着層１４と、Ｃｏ材料で形成されたバリア層１６の間にＰｄ−Ｃｏが形成される。よって、密着層１４とバリア層１６の密着性も良好である。例えばバリア層としてＷ、Ｔａ、Ｔｉ、又はＲｕを採用すると、これらはいずれもＰｄと全率固溶体を構成する関係にないので、密着層とバリア層が十分に密着しない。そのため、バリア層１６はＣｏ材料で形成することが好ましい。
【００１９】
Ｃｏ材料で形成されたバリア層１６と、ＧａＡsで形成された半導体基板１２は反応性が低いため合金化しない。よって、バリア層１６によりメタル層１８の材料が半導体基板１２へ拡散することを防止できる。
【００２０】
図３Ａは、ＧａＡｓで形成された半導体基板と、Ｃｕで形成されたメタル層の間に、Ｐｄ層を設けたサンプルの断面図である。図３Ｂは、このサンプルを２７０℃で３時間熱処理した後のサンプルの断面図である。図３Ｂから、Ｐｄ層は半導体基板と完全に反応し、メタル層がほとんど消失していることが分かる。つまり、Ｐｄ層はメタル層に対するバリア性を失っている。このように、半導体基板とメタル層の間にＰｄ層だけを設けるとメタル層の材料（Ｃｕ）が半導体基板へ拡散する。これを防止するためには、本発明の実施の形態１のようにＣｏ材料で形成されたバリア層１６が必要である。
【００２１】
本発明の実施の形態１に係る半導体装置１０は様々な変形が可能である。例えば、メタル層１８は、下層にＡｕを有し、上層にＣｕを有する２層構造としてもよい。このＡｕは、蒸着、スパッタリング、又は無電解置換Ａｕめっきで形成できる。無電解置換Ａｕめっきでは、例えば、亜硫酸Ａｕと亜硫酸Ｎａが含まれるめっき液を用いる。バリア層１６のＣｏはＡｕよりイオン化傾向が高いので、無電解Ａｕめっき液中でＡｕが置換してＡｕを形成することができる。
【００２２】
Ａｕを無電解めっきで形成することで低コストなプロセスの構築が可能となる。また、Ｃｏ材料の表面の腐食及び酸化を抑制できる。Ａｕを無電解めっきで形成することで、貫通電極構造（ビア）のような凹凸形状に対してＡｕを均一に形成することができる。なお、スパッタリング法及び蒸着法では凹凸形状に対して均一にＡｕを形成できない。
【００２３】
しかも、上層のＣｕは下層のＡｕに対して高い密着性を有する。Ｃｕを電気めっきで形成する場合、Ａｕの存在により電気抵抗が下がる。よって、めっき成長が安定し、めっき表面の荒れ、及びウェハ（半導体基板）面内の膜厚ばらつきを抑制できる。このように、メタル層をＡｕとＣｕの２層構造とすると、メタル層をＣｕだけで形成した場合と比較して、半導体基板１２の上の構造（電極）全体の電気抵抗値を下げることができる。
【００２４】
なお、メタル層１８は、電極としてではなく配線として用いてもよい。これらの変形は、以下の実施の形態に係る半導体装置と半導体装置の製造方法にも応用できる。以下の実施の形態に係る半導体装置と半導体装置の製造方法については、実施の形態１との相違点を中心に説明する。
【００２５】
実施の形態２．
図４は、本発明の実施の形態２に係る半導体装置５０の断面図である。密着層５２は全体がＰｄ−Ｇａ−Ａｓで形成されている。密着層５２とバリア層１６の間にＣｏとＰｄを含む合金層５４が形成されている。
【００２６】
半導体装置５０の製造方法について説明する。まず、ＧａＡｓで形成された半導体基板１２の上にＰｄ又はＰｄを含む合金（Ｐｄ材料）で密着層を形成する。次いで、密着層の上にＣｏ又はＣｏを含む合金（Ｃｏ材料）でバリア層１６を形成する。
【００２７】
次いで、半導体基板、密着層、及びバリア層を２５℃〜２５０℃にまで昇温する。これにより、密着層５２（Ｐｄ−Ｇａ−Ａｓ）を形成し、密着層５２とバリア層１６の間にＣｏとＰｄを含む合金層５４を形成する。この工程は熱処理工程と称する。熱処理工程は、窒素雰囲気中で１時間程度実施することが好ましい。
【００２８】
熱処理工程について説明する。Ｐｄ材料と半導体基板（ＧａＡｓ）は２０℃以上で反応を開始するので、熱処理工程によりＰｄ材料と半導体基板１２の反応が促進する。Ｐｄ材料の厚さが５ｎｍ程度であれば、熱処理の温度が２５℃程度でも密着層はすべてＰａ−Ｇａ−Ａｓになる。また、ＣｏとＰｄは全率固溶体を構成する関係にあるため、比較的低い熱により、これらの界面に合金層５４が形成される。
【００２９】
このように、熱処理工程を設けることで、Ｐｄ−Ｇａ−Ａｓで形成された密着層５２、及びＣｏ−Ｐｄで形成された合金層５４を形成することができる。よって、層間の密着性を高めることができる。
【００３０】
図５Ａは、ＧａＡｓで形成された半導体基板上に５ｎｍのＰｄ膜を介してＣｏ−Ｐを形成した直後のサンプルの断面図である。図５Ｂは、このサンプルに２５０℃で１時間の熱処理を施した後のサンプルの断面図である。図５Ｂから、熱処理前後でＣｏ−Ｐの層厚はほとんど変化しないことが分かる。図６Ａは、ＧａＡｓ／Ｐｄ／Ｃｏ−Ｐ／Ａｕの組成を有するＡｓ−ｄｅｐｏ状態のサンプルについてのＸＰＳデプス分析の結果を示す図である。スラッシュ（／）の左側の層の上に／の右側の層が形成される。従って、このサンプルは、ＧａＡｓの上にＰｄ層があり、Ｐｄ層の上にＣｏ−Ｐがあり、Ｃｏ−Ｐの上にＡｕがある。Ｐｄ層の層厚は数ｎｍである。図６Ｂは、図６Ａで分析したサンプルに対し２５０℃で１時間熱処理を施した後のＸＰＳデプス分析の結果を示す図である。熱処理後にもＧａＡｓ／Ｐｄ／Ｃｏ−Ｐ／Ａｕの組成が維持されることが分かる。よって、図５の断面図及び、図６のＸＰＳデプス分析の結果から、Ｃｏ材料は、ＧａＡｓで形成された半導体基板に拡散しにくいことが分かる。また、別の実験により、Ｃｏ−Ｐは３７５℃以下で半導体基板（ＧａＡｓ）と反応しないことが分かった。従って、Ｃｏ材料で形成されたバリア層１６がＧａＡｓと反応してＣｕ（メタル層）に対するバリア性を損ねることはないので、メタル層１８の材料が半導体基板１２へ拡散することを防止できる。
【００３１】
ところで、上記の熱処理工程はメタル層１８の形成後に行うことが好ましい。バリア層１６のＣｏと、メタル層１８のＣｕ、Ａｇ、又はＡｕは全率固溶体を構成する関係にあるため、熱処理工程によってこれらの界面に合金層を形成することができる。当該合金層を形成するためには、例えば２５０℃で１時間の熱処理を実施するのが好ましい。当該合金層を形成することで層間の密着性が高まり、半導体装置の特性を向上させたり、半導体装置を小さくしたりすることができる。
【００３２】
密着層５２は全体がＰｄ−Ｇａ−Ａｓで形成されず、一部がＰｄ−Ｇａ−Ａｓで形成されていてもよい。
【００３３】
実施の形態３．
図７は、本発明の実施の形態３に係る半導体装置の製造方法を示すフローチャートである。この製造方法の特徴の１つはバリア層を無電解めっきで形成することである。まず、ＧａＡｓで形成された半導体基板の表面酸化物等を除去するため、例えば５％の希塩酸で５分間前処理を行う（ステップ１００）。
【００３４】
次いで、ステップ１０２に処理を進める。ステップ１０２では、ＧａＡｓで形成された半導体基板の上にＰｄ又はＰｄを含む合金で密着層を形成する。密着層は、例えば、半導体基板表面に対してＰｄ活性化処理を行って形成する。Ｐｄ活性化処理は、例えば、３０℃以下の塩化パラジウム溶液などのＰｄイオンを含む液に半導体基板を３分浸漬する処理である。
【００３５】
密着層の層厚は１ｎｍ以上３０ｎｍ以下とすることが好ましい。この範囲より厚いと密着性不良となり、薄いと密着層の上に形成するＣｏ−Ｐ等の形成不良となる。上記の工程によれば、密着層（Ｐｄ層）を１ｎｍ〜３０ｎｍ程度形成することができる。
【００３６】
図８は、Ｐｄ活性化処理後における半導体基板のＸＰＳ解析の結果を示すグラフである。図８には、ＧａＡｓで形成された半導体基板（ＧａＡｓ基板）にＰｄ活性化処理を施した場合のＸＰＳ解析結果と、Ｓｉで形成された半導体基板（Ｓｉ基板）にＰｄ活性化処理を施した場合のＸＰＳ解析結果が示されている。ＧａＡｓ基板のＸＰＳスペクトルには、Ｐｄ３ｄ軌道のピ−クが表れているので、ＧａＡｓ基板に十分にＰｄが付着していることが分かる。
【００３７】
他方、Ｓｉ基板のＸＰＳスペクトルにはＰｄ３ｄ軌道のピークが表れていないので、Ｓｉ基板にＰｄを形成することはできないことが分かる。図９は、Ｓｉ基板にＰｄ活性化処理を施した場合のＳｉ２ｐ軌道のＸＰＳ解析の結果を示すグラフである。ＳｉＯ２のピ−クが検出されているので表面が酸化していることが分かる。Ｓｉ基板の表面の酸化は、Ｐｄ活性化処理中にＰｄ触媒による酸化還元反応が起きることが原因と考えられる。この酸化が原因でＳｉ基板へはＰｄが密着しない。
【００３８】
次いで、ステップ１０４に処理を進める。ステップ１０４ではＧａＡｓ基板に余剰付着したＰｄを純水で洗い流す。ステップ１０４は省略してもよい。次いで、ステップ１０６に処理を進める。ステップ１０６では、半導体基板に無電解めっきを施し、密着層の上にＣｏ−Ｐ又はＣｏ−Ｗ−Ｐでバリア層を形成する。例えば、半導体基板を無電解Ｃｏめっき液に浸漬し、Ｃｏ−Ｐを形成する。無電解Ｃｏめっき液は，例えば硫酸Ｃｏとフォスフィン酸ナトリウムに錯化剤などを加えためっき液である。
【００３９】
次いで、ステップ１０８へ処理を進める。ステップ１０８では、純水で半導体基板を洗い流す。ステップ１０８は省略してもよい。次いで、ステップ１１０へ処理を進める。ステップ１１０では、バリア層の上にＣｕ、Ａｇ、又はＡｕで形成されたメタル層を形成する。
【００４０】
本発明の実施の形態３に係る半導体装置の製造方法によれば、バリア層を無電解めっきで形成するので、バッチ処理でバリア層を形成できる。また、無電解めっきにより半導体基板だけにバリア層を形成できるので、チャンバー内壁全体に成膜してしまうスパッタリング法又は蒸着法と比べて成膜効率がよい。よって、プロセスコストを低下させることができる。
【００４１】
また、無電解めっきでバリア層を形成するので、貫通電極構造（ビア）のような凹凸形状に対してバリア層を均一に形成することができる。そのため、メタル層の材料が半導体基板へ拡散することを確実に防止できる。なお、スパッタリング法及び蒸着法では凹凸形状に対して均一にバリア層を形成できない。
【００４２】
図１０は、４つのサンプル（Ｐｄ−Ｐ、Ｎｉ−Ｐ、Ｃｏ−Ｐ、Ｃｏ−Ｗ−Ｐ）の特性を示す表である。Ｐｄ−Ｐ、Ｎｉ−Ｐ、Ｃｏ−Ｐ、Ｃｏ−Ｗ−Ｐは、Ｐｄ活性化処理で５ｎｍ程度のＰｄが形成されたＧａＡｓ基板に対して無電解めっきで形成する。
【００４３】
図１０の一番右側の欄には、各サンプルに対し２５０℃で１時間の熱処理を施した後の膜ストレスが示されている。熱処理後の膜ストレスは、Ｃｏ−Ｐが最低となることが分かる。また、Ｃｏ−Ｗ−Ｐの膜ストレスも小さい値となっている。Ｃｏ−Ｐ及びＣｏ−Ｗ−Ｐの膜ストレスが小さい理由は、ＣｏはＰｄ又はＮｉに比べてＧａＡｓ基板との反応性が低いためと考えられる。なお、Ｐｄ−Ｐは、２０℃以上という低温でＧａＡｓ基板と反応するので、Ａｓ−ｄｅｐｏ状態でも当該反応が進み、高い膜ストレスとなっている。このように、膜ストレスを低減するためにはＣｏ材料でバリア層を形成するのが好ましい。
【００４４】
図１１は、バリア層１５２をＣｏ−Ｗ−Ｐ無電解めっきで形成した半導体装置１５０の断面図である。バリア層１５２に高融点金属であるＷが入ることにより、メタル層１８の材料（例えばＣｕ）が半導体基板１２へ拡散することを確実に防止できる。図１２Ａは、ＧａＡｓ基板上にＰｄ層（数ｎｍ）を介してＣｏ−Ｗ−Ｐを形成したサンプルの断面図である。図１２Ｂは、このサンプルに２５０℃で１時間の熱処理を施した後のサンプルの断面図である。熱処理の前後で、層厚および界面の状況に変化が見られない。図１３Ａは、ＧａＡｓ／Ｐｄ／Ｃｏ−Ｗ−Ｐ／Ａｕの組成を有するＡｓ−ｄｅｐｏ状態のサンプルについてのＸＰＳデプス分析の結果を示す図である。スラッシュ（／）の左側の層の上に／の右側の層が形成される。図１３Ｂは、図１３Ａで分析したサンプルに対し２５０℃で１時間熱処理を施した後のＸＰＳデプス分析の結果を示す図である。熱処理後にもＧａＡｓ／Ｐｄ／Ｃｏ−Ｗ−Ｐ／Ａｕの組成が維持されることが分かる。よって、図１２の断面図及び、図１３のＸＰＳデプス分析の結果から、Ｃｏ−Ｗ−Ｐで形成されたバリア層はＧａＡｓ基板上での安定性が高いことが分かる。よって、メタル層の材料が半導体基板へ拡散することを確実に防止できる。
【００４５】
なお、ここまでで説明した各実施の形態の特徴は、適宜に組み合わせて用いてもよい。
【符号の説明】
【００４６】
１０  半導体装置、  １２  半導体基板、  １４  密着層、  １６  バリア層、  １８  メタル層、  ５０  半導体装置、  ５２  密着層、  ５４  合金層、  １５０  半導体基板、  １５２  バリア層
【図１】
2015145815.tif 000003
【図２】
2015145815.tif 000004
【図３】
2015145815.tif 000005
【図４】
2015145815.tif 000006
【図５】
2015145815.tif 000007
【図６】
2015145815.tif 000008
【図７】
2015145815.tif 000009
【図８】
2015145815.tif 000010
【図９】
2015145815.tif 000011
【図１０】
2015145815.tif 000012
【図１１】
2015145815.tif 000013
【図１２】
2015145815.tif 000014
【図１３】
2015145815.tif 000015
【手続補正書】
【提出日】平成28年5月19日(2016.5.19)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】変更
【補正の内容】
【００４６】
１０  半導体装置、  １２  半導体基板、  １４  密着層、  １６  バリア層、  １８  メタル層、  ５０  半導体装置、  ５２  密着層、  ５４  合金層、  １５０  半導体装置、  １５２  バリア層
【手続補正書】
【提出日】平成28年12月7日(2016.12.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ＧａＡｓで形成された半導体基板と、
前記半導体基板の上にＰｄ又はＰｄを含む合金で形成された密着層と、
前記密着層の上にＣｏ又はＣｏを含む合金で形成されたバリア層と、
前記バリア層の上にＣｕ、Ａｇ、又はＡｕで形成されたメタル層と、を備え、
前記密着層と前記半導体基板の界面にはＰｄ−Ｇａ−Ａｓ層が形成されたことを特徴とする半導体装置。
【請求項２】
前記密着層は一部が前記Ｐｄ−Ｇａ−Ａｓ層で形成されたことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記密着層は全体が前記Ｐｄ−Ｇａ−Ａｓ層で形成されたことを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記密着層と前記バリア層の間にＣｏとＰｄを含む合金層を備えたことを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
【請求項５】
前記密着層の層厚は１ｎｍ以上３０ｎｍ以下であることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
【請求項６】
ＧａＡｓで形成された半導体基板と、
前記半導体基板の上にＰｄ又はＰｄを含む合金で形成された密着層と、
前記密着層の上にＣｏ又はＣｏを含む合金で形成されたバリア層と、
前記バリア層の上にＣｕ、Ａｇ、又はＡｕで形成されたメタル層と、を備え、
前記密着層と前記半導体基板の界面にはＰｄ−Ｇａ−Ａｓ層が形成され、前記密着層はＰｄ−Ｐで形成されたことを特徴とする半導体装置。
【請求項７】
前記バリア層はＣｏ−Ｐ又はＣｏ−Ｗ−Ｐで形成されたことを特徴とする請求項１〜６のいずれか１項に記載の半導体装置。
【請求項８】
ＧａＡｓで形成された半導体基板の上にＰｄ又はＰｄを含む合金で密着層を形成する工程と、
前記密着層の上にＣｏ又はＣｏを含む合金でバリア層を形成する工程と、
前記半導体基板、前記密着層、及び前記バリア層を２５℃〜２５０℃にまで昇温し、前記密着層にＰｄ−Ｇａ−Ａｓを形成し、前記密着層と前記バリア層の間にＣｏとＰｄを含む合金層を形成する熱処理工程と、を備えたことを特徴とする半導体装置の製造方法。
【請求項９】
前記熱処理工程の前に、前記バリア層の上に、Ｃｕ、Ａｇ、又はＡｕでメタル層を形成する工程を備えたことを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
ＧａＡｓで形成された半導体基板の上にＰｄ又はＰｄを含む合金で密着層を形成する工程と、
前記半導体基板に無電解めっきを施し、前記密着層の上にＣｏ−Ｐ又はＣｏ−Ｗ−Ｐでバリア層を形成する工程と、
前記バリア層の上にＣｕ、Ａｇ、又はＡｕでメタル層を形成する工程と、を備え、
前記密着層と前記半導体基板の界面にはＰｄ−Ｇａ−Ａｓ層が形成されたことを特徴とする半導体装置の製造方法。
【請求項１１】
前記メタル層は、下層にＡｕを有し、上層にＣｕを有する２層構造であることを特徴とする請求項１０に記載の半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
本願の発明に係る半導体装置は、ＧａＡｓで形成された半導体基板と、該半導体基板の上にＰｄ又はＰｄを含む合金で形成された密着層と、該密着層の上にＣｏ又はＣｏを含む合金で形成されたバリア層と、該バリア層の上にＣｕ、Ａｇ、又はＡｕで形成されたメタル層と、を備え、該密着層と該半導体基板の界面にはＰｄ−Ｇａ−Ａｓ層が形成されたことを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
本願の発明に係る他の半導体装置の製造方法は、ＧａＡｓで形成された半導体基板の上にＰｄ又はＰｄを含む合金で密着層を形成する工程と、該半導体基板に無電解めっきを施し、該密着層の上にＣｏ−Ｐ又はＣｏ−Ｗ−Ｐでバリア層を形成する工程と、該バリア層の上にＣｕ、Ａｇ、又はＡｕでメタル層を形成する工程と、を備え、該密着層と該半導体基板の界面にはＰｄ−Ｇａ−Ａｓ層が形成されたことを特徴とする。
【国際調査報告】
2015145815.tif 000016
2015145815.tif 000017
2015145815.tif 000018
2015145815.tif 000019