(57)【要約】  本開示は、画素内に情報を保持するための保持部を不要にすることができるようにする固体撮像装置および電子機器に関する。電荷分配部が、Dist1として、１つ目のADCに対して画素信号SIGを分配したときには、反射光のみの画素信号が振り分けられる。電荷分配部が、Dist2として、２つ目のADCに対して画素信号SIGを分配したときには、背景光と反射光（一部分）の画素信号が振り分けられる。電荷分配部が、Dist3として、３つ目のADCに対して画素信号SIGを分配したときには、背景光と反射光（残り部分）の画素信号が振り分けられる。排出トランジスタは、信号を取得しない期間中、Dist4として、電荷を捨てるオーバフロー部として機能する。本開示は、例えば、撮像装置に用いられる固体撮像装置に適用することができる。
2016121522.tif 000002
【特許請求の範囲】
【請求項１】
画素に入射された光を受光して光電変換する１つの受光部と、
前記受光部からの画素信号を振り分ける振分部と、
前記振分部により振り分けられた画素信号をデジタル信号に変換する少なくとも２つのAD変換器と
を前記画素毎に備える固体撮像装置。
【請求項２】
前記振り分けられた画素信号は，少なくとも2種類の変換効率のいずれかによって信号レベルがA/D変換される
請求項１に記載の固体撮像装置。
【請求項３】
外部からのＩＲ光を発光するタイミングは、前記受光部で受光された前記ＩＲ光の反射光の画素信号が、前記振分部により少なくとも２つに振り分けられるように制御される
請求項１に記載の固体撮像装置。
【請求項４】
前記振分部は、前記受光部からの画素信号を、４つに振り分ける
請求項３に記載の固体撮像装置。
【請求項５】
前記振分部は、前記受光部からの画素信号を、３つの前記AD変換器と、１つの排出部とに振り分ける
請求項４に記載の固体撮像装置。
【請求項６】
前記受光部からの画素信号から、同相成分を除去する同相成分除去部を
前記画素毎にさらに備え、
前記振分部は、前記受光部からの画素信号を、２つに振り分ける
請求項３に記載の固体撮像装置。
【請求項７】
前記A/D変換器は、
前記受光部からの画素信号と、前記画素信号を比較するための参照信号とを比較して比較結果を出力する比較部と
前記比較部による比較結果が反転したときの信号をデジタル値として記憶する記憶部と
を有する請求項３に記載の固体撮像装置。
【請求項８】
前記記憶部は、ダイナミックラッチである
請求項７に記載の固体撮像装置。
【請求項９】
前記記憶部は、スタティックラッチである
請求項７に記載の固体撮像装置。
【請求項１０】
前記記憶部は、アップダウンカウンタである
請求項７に記載の固体撮像装置。
【請求項１１】
複数の半導体基板で構成されている
請求項１に記載の固体撮像装置。
【請求項１２】
前記画素の部分は裏面照射型である
請求項１に記載の固体撮像装置。
【請求項１３】
前記振分部は、転送トランジスタを含むように構成される
請求項１に記載の固体撮像装置。
【請求項１４】
前記振分部は、前記受光部からの電荷信号を時分割で振り分ける
請求項１に記載の固体撮像装置。
【請求項１５】
画素に入射された光を受光して光電変換する１つの受光部と、
前記受光部からの画素信号を振り分ける振分部と、
前記振分部により振り分けられた画素信号をデジタル信号に変換する少なくとも２つのAD変換器と
を前記画素毎に備える固体撮像装置と、
前記固体撮像装置から出力される出力信号を処理する信号処理回路と、
入射光を前記固体撮像装置に入射する光学系と
を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、固体撮像装置および電子機器に関し、特に、画素内に情報を保持するための保持部を不要にすることができるようにした固体撮像装置および電子機器に関する。
【背景技術】
【０００２】
従来のTOF(time of flight)は、背景光、反射光１、反射光２の各取得と、電荷を捨てるOFGの4ポート型や背景光減算の演算を画素内で行う2ポート型の画素が基本であった（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−２１７０５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
したがって、測距用の光（主にIR）は画素全面入射であるが、読み出しは線順次であるため、行ごと毎回発光させるか、画素内に情報を保持するためのアナログメモリが必要であった。【０００５】
本開示は、このような状況に鑑みてなされたものであり、画素内に情報を保持するための保持部を不要にすることができるものである。
【課題を解決するための手段】
【０００６】
本技術の一側面の固体撮像装置は、画素に入射された光を受光して光電変換する１つの受光部と、前記受光部からの画素信号を振り分ける振分部と、前記振分部により振り分けられた画素信号をデジタル信号に変換する少なくとも２つのAD変換器とを前記画素毎に備える。【０００７】
前記振り分けられた画素信号は，少なくとも2種類の変換効率のいずれかによって信号レベルがA/D変換される。【０００８】
外部からのＩＲ光を発光するタイミングは、前記受光部で受光された前記ＩＲ光の反射光の画素信号が、前記振分部により少なくとも２つに振り分けられるように制御される。【０００９】
前記振分部は、前記受光部からの画素信号を、４つに振り分けることができる。【００１０】
前記振分部は、前記受光部からの画素信号を、３つの前記AD変換器と、１つの排出部とに振り分けることができる。【００１１】
前記受光部からの画素信号から、同相成分を除去する同相成分除去部を前記画素毎にさらに備え、前記振分部は、前記受光部からの画素信号を、２つに振り分けることができる。【００１２】
前記A/D変換器は、前記受光部からの画素信号と、前記画素信号を比較するための参照信号とを比較して比較結果を出力する比較部と前記比較部による比較結果が反転したときの信号をデジタル値として記憶する記憶部とを有する。【００１３】
前記記憶部は、ダイナミックラッチである。【００１４】
前記記憶部は、スタティックラッチである。【００１５】
前記記憶部は、アップダウンカウンタである。【００１６】
複数の半導体基板で構成されている。【００１７】
前記画素の部分は裏面照射型である。【００１８】
前記振分部は、転送トランジスタを含むように構成されることができる。【００１９】
前記振分部は、前記受光部からの画素信号を時分割で振り分けることができる。【００２０】
本技術の一側面の電子機器は、画素に入射された光を受光して光電変換する１つの受光部と、前記受光部からの画素信号を振り分ける振分部と、前記振分部により振り分けられた画素信号をデジタル信号に変換する少なくとも２つのAD変換器とを前記画素毎に備える固体撮像装置と、前記固体撮像装置から出力される出力信号を処理する信号処理回路と、入射光を前記固体撮像装置に入射する光学系とを有する。【００２１】
本技術の一側面においては、画素に入射された光が受光されて光電変換された画素信号が振り分けられる。そして、少なくとも２つのAD変換器に入力される。
【発明の効果】
【００２２】
本技術によれば、画素内に情報を保持するための保持部を不要にすることができる。【００２３】
なお、本明細書に記載された効果は、あくまで例示であり、本技術の効果は、本明細書に記載された効果に限定されるものではなく、付加的な効果があってもよい。
【図面の簡単な説明】
【００２４】
【図１】本技術を適用した固体撮像装置の概略構成例を示すブロック図である。
【図２】画素の第１の実施の形態を示す回路図である。
【図３】第１の実施の形態に係る画素の動作を説明する図である。
【図４】第１の実施の形態に係る画素の測距時における動作を説明する図である。
【図５】測距の演算について説明する図である。
【図６】画素の第２の実施の形態を示す回路図である。
【図７】第２の実施の形態に係る画素の測距時における動作を説明する図である。
【図８】第２の実施の形態に係る画素における比較器の周辺の詳細な回路図である。
【図９】第２の実施の形態に係る画素の動作を説明するタイミングチャートである。
【図１０】画素の第３の実施の形態を示す回路図である。
【図１１】第３の実施の形態に係る画素の測距時における動作を説明する図である。
【図１２】ラッチ部の回路構成を示す回路図である。
【図１３】ラッチ部の回路構成を示す回路図である。
【図１４】２枚の半導体基板で構成される例を説明する図である。
【図１５】３枚の半導体基板で構成される例を説明する図である。
【図１６】イメージセンサの使用例を示す図である。
【図１７】本開示に係る電子機器としての撮像装置の構成例を示すブロック図である。
【発明を実施するための形態】
【００２５】
以下、本開示を実施するための形態（以下実施の形態とする）について説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（画素部の構成）
２．第２の実施の形態（画素部の構成）
３．第３の実施の形態（画素部の構成）
４．第４の実施の形態（ラッチ部の構成）
５．第５の実施の形態（ラッチ部の構成）
６．第６の実施の形態（複数基板構成）
７．イメージセンサの使用例
８．電子機器への適用例
【００２６】
＜１．第１の実施の形態＞
＜固体撮像装置の概略構成例＞
図１は、本開示に係る固体撮像装置の概略構成を示している。
【００２７】
図１の固体撮像装置１は、半導体として例えばシリコン（Si）を用いた半導体基板１１に、画素２１が２次元アレイ状に配列された画素アレイ部２２を有する。そして、半導体基板１１上の画素アレイ部２２の周辺に、画素駆動回路２３、DAC（D/A Converter）２４、垂直駆動回路２５、センスアンプ部２６、出力部２７、タイミング生成回路２８、及びカウンタ２９が形成されている。
【００２８】
画素（以下、画素部とも称する）２１は、図２に示されるように、その内部に画素回路４１、電荷分配部４２、並びにADC（AD変換器）４３−１および４３−２を備える。なお、図２の例においては、２か所に信号の振り分けを行う例が示されている。
【００２９】
画素回路４１は、受光した光量に応じた電荷信号を生成しかつ蓄積する光電変換部を有し、光電変換部で得られたアナログの画素信号SIGを電荷分配部４２に出力する。電荷分配部４２は、画素回路４１からの画素信号SIGを、複数のADC４３−１および４３−２に分配し、出力する。ADC４３−１および４３−２は、それぞれ、電荷分配部４２から供給されたアナログの画素信号SIGをデジタル信号に変換する。
【００３０】
ADC４３−１は、比較器５１−１およびラッチ部５２−１で構成される。ADC４３−２は、比較器５１−２およびラッチ部５２−２で構成される。なお、ADC４３−１および４３−２、比較器５１−１および５１−２、並びに、ラッチ部５２−１および５２−２は、それぞれ、区別の必要がない場合、ADC４３、比較器５１、ラッチ部５２と総称する。
【００３１】
比較器５１は、DAC２４から入力される参照信号REFと、電荷分配部４２から入力される画素信号SIGを比較し、比較結果を示す信号として、出力信号VCOを出力する。比較器５１は、参照信号REFと画素信号SIGが同一（の電圧）になったとき、出力信号VCOを反転させる。
【００３２】
ラッチ部５２には、入力信号として、その時の時刻を示すコード値BITXn（ｎ＝１乃至Nの整数）が入力される。また、ラッチ部５２には、カウンタ２９からカウンタ信号が供給される端子が備えられている。そして、ラッチ部５２では、比較器５１の出力信号VCOが反転したときのコード値BITXnが保持され、その後、出力信号Colnとして読み出される。これにより、ADC４３から、アナログの画素信号SIGをNビットにデジタル化したデジタル値が出力される。なお、コード値BITXnと出力信号Colnに関しての詳細は、図１２の説明において後述される。
【００３３】
なお、図２の例においては、比較器５１およびラッチ部５２によりADC４３を構成する例が示されているが、電荷分配部４２を含め、複数の比較器５１およびラッチ部５２によりADC４３を構成することもできる。
【００３４】
図１の画素駆動回路２３は、画素２１内の画素回路４１及び比較器５１を駆動する。DAC２４は、時間経過に応じて電圧が単調減少するスロープ信号である参照信号REFを生成し、各画素２１に供給する。垂直駆動回路２５は、画素２１内で生成されたデジタルの画素信号SIGを、タイミング生成回路２８から供給されるタイミング信号に基づいて、所定の順番でセンスアンプ部２６に出力する。画素２１から出力されたデジタルの画素信号SIGはセンスアンプ部２６で増幅された後、出力部２７から固体撮像装置１の外部へ出力される。なお、センスアンプ部２６は、データバスに、例えば、信号の転送回路などがある場合、この構成には不要となる。
【００３５】
出力部２７は、黒レベルを補正する黒レベル補正処理やCDS(Correlated Double Sampling；相関２重サンプリング)処理など、所定のデジタル信号処理を必要に応じて行い、その後、外部へ出力する。タイミング生成回路２８は、各種のタイミング信号を生成するタイミングジェネレータなどによって構成され、生成した各種のタイミング信号を、画素駆動回路２３、DAC２４、垂直駆動回路２５等に供給する。カウンタ２９は、カウントを行い、画素２１にカウンタ信号を送る。
【００３６】
固体撮像装置１は、以上のように構成することができる。なお、図１では、上述したように、固体撮像装置１を構成する全ての回路が、１つの半導体基板１１上に形成されるように説明したが、後述するように、固体撮像装置１を構成する回路を複数枚の半導体基板１１に分けて配置する構成とすることもできる。
【００３７】
また、固体撮像装置１は、TOF(Time Of Flight)機能も有しており、測距を行うこともできる。固体撮像装置１には、図示せぬＩＲ発光部とＩＲ発光制御部が備えられており、測距のためにＩＲ光を所定のタイミングで発光させる。なお、ＩＲ発光部とＩＲ発光制御部は、固体撮像装置１外部に備えられていてもよい。
【００３８】
＜駆動例＞
図３は、図２の画素部の画素信号を振り分ける場合の駆動例を示す図である。図３の例において、Comp1は電荷分配部４２とADC４３−１の駆動を示し、Comp2は、電荷分配部４２とADC４３−２の駆動を示している。
【００３９】
外部からのリセット信号により、AZとして、比較器５１−１および５１−２のオフセットやADC４３−１およびADC４３−２のランダムノイズ記憶のため、オートゼロ(AZ)が行われる。ADC４３−１および４３−２は、Reset A/Dとして、リセット信号をA/D変換する。すなわち、外部（カウンタ２９）からのカウンタ信号がラッチ部５２−１および５２−２にそれぞれ記憶される。
【００４０】
その後、Reset DataOutとして、ラッチ部５２−１および５２−２に記憶されたラッチ信号が、データバスを通して、外部へ順次出力される。ここで、リセット信号は、全画素同時に取得されている。
【００４１】
次に、電荷分配部４２は、Dist1として、ADC４３−１に対して画素信号SIGを分配し（振り分け）、次に、Dist2として、ADC４３−２に対して画素信号SIGを分配する。電荷分配部４２においては、例えば、外部で同期した色毎の信号や、通常光と、IR＋通常光とが時分割で分配される。
【００４２】
その後、ADC４３−１および４３−２は、Signal A/Dとして、分配された画素信号をA/D変換する。すなわち、分配された画素信号がラッチ部５２−１および５２−２にそれぞれ記憶される。そしてSignal DataOutとして、ラッチ部５２−１および５２−２に記憶された画素信号が、データバスを通して、外部へ順次出力される。
【００４３】
なお、ここで、電荷分配部４２は、詳細は後述するが、構成によっては、分配のみをするのではなく、不要電荷の捨て動作や同相信号の除去なども行う。
【００４４】
また、この駆動の振り分けで、Comp1はDist2終了からDist1終了までの長時間蓄積、Comp2はDist1終了からDist2終了までの長時間蓄積の信号となっているが、振り分け後の電荷の変換効率（電荷から電圧変換）を変えることでさらにダイナミックレンジの拡大も可能となる。
【００４５】
＜測距時における駆動例＞
図４は、図２の画素部の測距時における駆動例を示す図である。固体撮像装置１は、TOF(time of flight)機能を有し、信号の振り分けだけでなく、測距も行うことができる。なお、図４の駆動例においては、電荷分配部４２による信号の振り分けが繰り返される点のみ図３の駆動例と異なっており、他は、図３の駆動例と基本的に同じ駆動タイミングが示されている。
【００４６】
すなわち、外部からのIR光は、ONとして、ADC４３−１（Comp1）に振り分けるタイミングと同時に発光される。すなわち、外部からのIR光を発光するタイミングは、IR光の反射の電荷が、少なくとも２つに振り分けられるように制御されている。なお、図４の例においては、IR光の発光は、振り分けと同時になされているが、同時とは限らず、その少し後であってもよい。発光されたIR光の反射光は、Ref IRとして、画素回路４１の光電変換部で受光される。このとき、反射光の受光は、ADC４３−１（Comp1）への振り分けの後半部分と、ADC４３−２（Comp2）への振り分けの前半部分に行われている。この反射光の受光は、ほぼ半分に振り分けられるが、前半後半どちらかに少し多めであってもよい。
【００４７】
したがって、電荷分配部４２が、Dist1として、ADC４３−１に対して画素信号SIGを分配し（振り分け）たときには、背景光と反射光（一部分）の画素信号が振り分けられる。また、電荷分配部４２が、Dist2として、ADC４３−２に対して画素信号SIGを分配し（振り分け）たときには、背景光と反射光（残り部分）の画素信号が振り分けられる。なお、Iteration(繰り返し)の矢印に示されるように、このIR光の発光と振り分けは少なくとも１回以上繰り返される。
【００４８】
図５に示されるように、反射光の受光時間TOで、ADC４３−１（Comp1）で受光できなかった遅延時間Td、ADC４３−２（Comp2）の光電流Ipとし、ADC４３−１（Comp1）へのこのときの電荷QS1とし、ADC４３−２（Comp2）へのこのときの電荷QS2とする。
【００４９】
なお、図５の例においては、背景光が予め撮影されており、ぞれぞれのQから減算されているものとする。
【００５０】
ADC４３−２（Comp2）へ電荷Q2は、次の式（１）で、ADC４３−１（Comp1）への電荷Q1は、次の式（２）で表わされる。そして、遅延時間Tdは、次の式（３）で表わされる。
【数１】
2016121522.tif 000003
【数２】
2016121522.tif 000004
【数３】
2016121522.tif 000005
【００５１】
光路長Lの２倍が高速C時間Ｔで求まることから、光路長Lは、次の式（４）で求めることができる。
【数４】
2016121522.tif 000006
【００５２】
以上のように、反射光により得られた電荷量を演算によって求めることにより、対象物への距離を求めることができる。
【００５３】
＜２．第２の実施の形態＞
＜画素の構成例＞
図６は、画素の構成例を示す図である。図６の例においては、４か所に信号の振り分けを行う例が示されている。
【００５４】
図６の例においては、画素２１は、画素回路４１、電荷分配部４２、並びに、３つのADC４３−１乃至４３−３を含むように構成される。なお、図６の例においては、電荷分配部４２の構成が図２の例と異なっている。
【００５５】
図６の電荷分配部４２は、３つのADC４３−１乃至４３−３のポートと、電荷を捨てるポートの４ポートに信号を振り分ける。
【００５６】
すなわち、電荷分配部４２は、転送トランジスタ７１−１乃至７１−３、排出トランジスタ７２、並びにFD（フローティングディフュージョン：電荷電圧変換部）７３−１乃至７３−３を含むように構成されている。なお、転送トランジスタ７１−１乃至７１−３を区別することがない場合、転送トランジスタ７１と総称される。また、FD７３−１乃至７３−３を区別することがない場合、FD７３とそれぞれ総称される。
【００５７】
転送トランジスタ７１−１乃至７１−３、および排出トランジスタ７２のソースは、画素回路４１に接続されている。転送トランジスタ７１−１乃至７１−３のゲートには、それぞれ、転送信号TX1乃至TX3が入力される。転送トランジスタ７１−１乃至７１−３のドレインは、それぞれ、ADC４３−１乃至４３−３の比較器５１−１乃至５１−３に接続されている。
【００５８】
排出トランジスタ７２のゲートには、排出信号OFGが入力される。排出トランジスタ７２のドレインは、電圧Vofgに接続されている。
【００５９】
FD７３−１乃至７３−３は、転送トランジスタ７１−１乃至７１−３とADC４３−１乃至４３−３の間の接続点に接続されている。
【００６０】
なお、図６の例においては、転送トランジスタ７１が示されているが、転送部であれば、トランジスタでなくてもよい。
【００６１】
＜測距時における駆動例＞
図７は、図２の画素部の測距時における駆動例を示す図である。図７の例において、Comp1は、転送トランジスタ７１−１、FD７３−１、およびADC４３−１の駆動を示している。Comp2は、転送トランジスタ７１−２、FD７３−２、ADC４３−２の駆動を示している。Com3は、転送トランジスタ７１−３、FD７３−３、ADC４３−３の駆動を示している。また、Desposalは、排出トランジスタ７２の駆動を示している。
【００６２】
外部からのリセット信号により、AZとして、FD７３−１乃至７３−３のリセット、比較器５１−１乃至５１−３のオフセットやADC４３−１乃至ADC４３−３のランダムノイズ記憶のため、オートゼロ(AZ)がそれぞれ行われる。ADC４３−１乃至４３−３は、それぞれ、Reset A/Dとして、リセット信号をA/D変換する。すなわち、カウンタ信号がラッチ部５２−１乃至５２−３にそれぞれ記憶される。
【００６３】
その後、Reset DataOutとして、ラッチ部５２−１および５２−２に記憶されたラッチ信号が、データバスを通して、それぞれ、外部へ順次出力される。ここで、リセット信号は、全画素同時に取得されている。
【００６４】
次に、電荷分配部４２は、Dist1として、ADC４３−１に対して画素信号SIGを分配し（振り分け）、次に、Dist2として、ADC４３−２に対して画素信号SIGを分配し、Dist3として、ADC４３−３に対して画素信号SIGを分配する。
【００６５】
このとき、外部から、ADC４３−１（Comp1）に振り分けるタイミングで、背景光取得のための期間をIR光取得のための期間と同時間待ってから、外部からのIR光が、ONとして、ADC４３−２（Comp2）に振り分けるタイミングと同時または少し後に発光される。発光されたIR光の反射光は、Ref IRとして、画素回路４１の光電変換部で受光される。このとき、反射光の受光は、ADC４３−２（Comp2）への振り分けの後半部分と、ADC４３−３（Com3）への振り分けの前半部分に行われている。
【００６６】
したがって、電荷分配部４２が、Dist1として、ADC４３−１に対して画素信号SIGを分配し（振り分け）たときには、背景光のみの画素信号が振り分けられる。電荷分配部４２が、Dist2として、ADC４３−２に対して画素信号SIGを分配し（振り分け）たときには、背景光と反射光（一部分）の画素信号が振り分けられる。さらに、電荷分配部４２が、Dist3として、ADC４３−３に対して画素信号SIGを分配し（振り分け）たときには、背景光と反射光（残り部分）の画素信号が振り分けられる。
【００６７】
なお、Iteration(繰り返し)の矢印に示されるように、このIR光の発光と振り分けは少なくとも１回以上繰り返される。また、排出トランジスタ７２は、Iteration(繰り返し)の矢印以外の信号を取得しない期間中、Dist4として、電荷を捨てるオーバフロー部として機能する。
【００６８】
以上のようにすることで、図５を参照して上述したように、反射光の距離測定データを取得することができるとともに、その距離推定信号で誤差成分となる背景光を、ADC４３−１（Comp1）の出力から減算することが可能となる。
【００６９】
図８は、図６の比較器５１の周辺部の詳細な回路図である。
【００７０】
図８の例において、比較器５１には、DAC２４から供給される参照信号REFと、電荷分配部４２（の転送トランジスタ７１）とから供給される画素信号SIGが入力される。
【００７１】
比較器５１からの出力信号VCOは、ラッチ部５２と、リセットトランジスタ８１のソースに出力される。リセットトランジスタ８１のゲートには、リセット信号AZが入力される。リセットトランジスタ８１のドレインは、転送トランジスタ７１と比較器５１の間の接続点に設けられるFD７３に接続されている。リセットトランジスタ８１は、ゲートにリセット信号AZが入力されると、FD７３と比較器５１のオフセットやADC４３のランダムノイズ記憶のオートゼロが行われて、ADC４３により、リセット信号がA/D変換される。
【００７２】
図９は、図６の画素２１の制御波形を示す図である。図９の例においては、１垂直信号区間(1V)におけるタイミングチャートが示されている。
【００７３】
AZは、リセット信号AZの制御波形を示している。TX1乃至TX3は、転送トランジスタ７１−１乃至７１−３に入力される転送信号TX1乃至TX3の制御波形を示している。OFGは、排出トランジスタ７２に入力される排出信号の制御波形OFGを示している。
【００７４】
DACは、DAC２４から入力される参照用の信号の電圧波形を示している。DACと重なるように示されているFDは、FDを経由する画素信号の電圧波形を示している。なお、FDの波形のうち、図中上の波形（一点鎖線）は、画素回路４１内のフォトダイオードに光が当たっておらず暗い場合を示し、図中下の波形（点線）は、画素回路４１内のフォトダイオードに光が当たっていた場合を示している。
【００７５】
DATABUSは、データバスから供給されるコード入力信号、あるいは、データバスに出力されるコード出力信号を示している。VCOは、比較器５１から出力される出力信号の波形を示している。WORDは、ラッチ部５２に入力される読み出し信号の波形を示している。
【００７６】
時刻t01において、AZが示すように、リセットトランジスタ８１にリセット信号AZが入力されて、FD７３とADC４３の回路が初期化される。
【００７７】
次に、DACが示すように、DAC２４からの参照用の信号が、画素リセット時よりも上げられる。時刻t02において、DAC２４の準備が完了し、DAC２４からの参照用の信号が減少されるともに、外部のカウンタが動作されて、DATABUSが示すように、データバスに、コード入力信号（コード値）BITXnが供給される。すなわち、図９の例において、参照用の信号は、時間経過に応じて電圧が単調減少するスロープ信号である。そして、リセット信号が比較器５１に入力され、出力信号VCOが出力されている。
【００７８】
時刻t03において、FDを経由する画素信号とからの参照用の信号とが同じになり反転したとき、P相（リセットレベル）取得が行われ、コード値BITXnが保持され、出力信号VCOは停止される。
【００７９】
出力信号VCOが書き込まれた後、時刻t04以降の信号読み出し期間において、読み出しの制御信号WORDはラッチ部５２に入力される。読み出しタイミングt04となったときに制御信号WORDがHiとなるので、Ｐ相データ出力、nビットのラッチ信号（コード出力信号）Colnとして、データバスから出力される。
【００８０】
次に、時刻05において、DAC２４が起動し、DAC２４からの参照用の信号が、画素リセット時よりも上げられる。DAC２４は、電源電圧Vdd基準の電圧を、参照信号REFとして、比較器５１に出力している。interationの矢印の期間、TX1乃至TX３に示されるように、各転送トランジスタ７１−１乃至７１−３のゲートに入力される転送信号TX1乃至TX３が立ち上がっている間、それぞれ、図７を参照して上述したDist1乃至Dist3の電荷振り分けが行われる。なお、OFGに示されるように、排出トランジスタ７２のゲートに入力される排出信号OFGは、interationの矢印の期間、排出トランジスタ７２は、立ち下がっており、interationの矢印の期間以外、排出を行っている。
【００８１】
時刻06において、DAC２４の準備が完了し、DAC２４からの参照用の信号が減少されるとともに、外部のカウンタ２９が動作されて、DATABUSが示すように、データバスに、コード入力信号（コード値）BITXnが供給される。
【００８２】
このとき、画素回路４１内のフォトダイオードに光が当らない場合、FD７３を経由する画素信号は、図９の一点鎖線のように高い部分で一定となっており、DAC２４からの参照用の信号が同等になったところ（時刻t07）で、出力信号VCOが反転（LOWに遷移）する。光が当っていた場合は、FD７３を経由する画素信号は、点線のように低い部分で同じ値から遷移せず、時間としては、光が当たらない場合より後のタイミングで反転する。
【００８３】
出力信号VCOが反転すると、ラッチ部５２において、D相（データレベル）取得が行われ、出力信号VCOが反転した時点のコード値BITXnが保持され、出力信号VCOは停止される。
【００８４】
出力信号VCOが書き込まれた後、信号読み出し期間において、読み出しの制御信号WORDが、ラッチ部５２に入力される。時刻t08となったときに制御信号WORDがHiとなるので、m行目のn-bitのラッチ信号LATnがコード出力信号Colnとして、データバスから出力される。
【００８５】
＜３．第３の実施の形態＞
＜画素の構成例＞
図１０は、画素の構成例を示す図である。図１０の例においては、２か所に信号の振り分けを行い、背景光を同相信号として除去する例が示されている。
【００８６】
図１０の例においては、画素２１は、画素回路４１、電荷分配部４２、並びに、２つのADC４３−１および４３−２を含むように構成され、リセット取得後、変調露光（全画素）、オフセット除去（全画素）順次読み出しを繰り返し行う。なお、図１０の例においては、電荷分配部４２の構成が図２および図６の例と異なっている。
【００８７】
図１０の電荷分配部４２は、ADC４３−１および４３−２に信号を分配する転送トランジスタ７１−１および７１−２、並びに背景光除去部９１を含むように構成されている。
【００８８】
背景光除去部９１には、REFcon信号とReset信号とが入力される。背景光除去部９１は、REFcon信号のOFFとReset信号のONで、背景光を同相信号としてキャンセル（除去）する。
【００８９】
＜測距時における駆動例＞
図１１は、図１０の画素部の測距時における駆動例を示す図である。図１０の例において、Comp1は、転送トランジスタ７１−１、背景光除去部９１、およびADC４３−１の駆動を示している。Comp2は、転送トランジスタ７１−２、背景光除去部９１、ADC４３−２の駆動を示している。
【００９０】
外部からのリセット信号により、AZとして、比較器５１−１乃至５１−３のオフセットやADC４３−１乃至ADC４３−３のランダムノイズ記憶のため、オートゼロ(AZ)がそれぞれ行われる。ADC４３−１乃至４３−３は、それぞれ、Reset A/Dとして、リセット信号をA/D変換する。すなわち、カウンタ信号がラッチ部５２−１乃至５２−３にそれぞれ記憶される。
【００９１】
その後、Reset DataOutとして、ラッチ部５２−１および５２−２に記憶されたラッチ信号が、データバスを通して、それぞれ、外部へ順次出力される。ここで、リセット信号は、全画素同時に取得されている。
【００９２】
次に、電荷分配部４２（の転送トランジスタ７１−１）は、Dist1として、ADC４３−１に対して画素信号SIGを分配する（振り分ける）。次に、電荷分配部４２（の転送トランジスタ７１−２）は、Dist2として、ADC４３−２に対して画素信号SIGを分配する。
【００９３】
このとき、外部からのIR光が、ONとして、ADC４３−１（Comp1）に振り分けるタイミングと同時または少し後に発光される。発光されたIR光の反射光は、Ref IRとして、画素回路４１の光電変換部で受光される。このとき、反射光の受光は、ADC４３−１（Comp1）への振り分けの後半部分と、ADC４３−２（Comp2）への振り分けの前半部分に行われている。
【００９４】
したがって、電荷分配部４２が、Dist1として、ADC４３−１に対して画素信号SIGを分配し（振り分け）たときには、背景光と反射光（一部分）の画素信号が振り分けられる。さらに、電荷分配部４２が、Dist2として、ADC４３−２に対して画素信号SIGを分配し（振り分け）たときには、背景光と反射光（残り部分）の画素信号が振り分けられる。
【００９５】
さらに、２つのADCへ信号を振り分けた後、背景光除去部９１は、CMR（Common Mode Rejection:同相信号除去）として、REFcon信号のOFFとReset信号のONで、同相成分除去、すなわち、背景光の除去の駆動を行う。
【００９６】
なお、Iteration(繰り返し)の矢印に示されるように、このIR光の発光と振り分けは少なくとも１回以上、また、同相成分の除去も少なくとも１回以上繰り返される。
【００９７】
以上のようにすることで、図５を参照して上述したように、反射光の距離測定データを取得することができるとともに、その距離推定信号で誤差成分となる背景光を、背景光除去部９１により除去することが可能となる。
【００９８】
＜４．第４の実施の形態＞
＜ラッチ部の構成例＞
図１２は、ラッチ部５２の第１の構成例を示している。
【００９９】
ラッチ部５２は、例えば、ダイナミックラッチで構成される。ラッチ部５２には、AD変換ビット数であるNビットに対応して、N個のラッチ回路（データ記憶部）１０１−１乃至１０１−Nが設けられている。なお、以下において、N個のラッチ回路１０１−１乃至１０１−Nそれぞれを特に区別する必要がない場合は、単にラッチ回路１０１と記述する。なお、CDS回路の観点から、最終的にNビットの変換の場合、N+1のラッチを有する回路となる場合もある。
【０１００】
ラッチ回路１０１は、トランジスタ１１１乃至１１３と、ラッチ入出力共通線１１４とで構成されている。N個のラッチ回路１０１−１乃至１０１−Nのトランジスタ１１１のゲートには、比較器５１の出力信号VCOが入力される。
【０１０１】
出力信号VCOが入力されるトランジスタ１１１のドレインが、制御信号WORDが入力されるトランジスタ１１２のドレインと同じラッチ入出力共通線１１４に接続されている。トランジスタ１１１のソースは、対接地の浮遊部とトランジスタ１１３のゲートの接続点に接続されている。トランジスタ１１３のドレインは、トランジスタ１１２のソースと接続されおり、ソースは、接地されている。
【０１０２】
ｎビット目のラッチ回路１０１−ｎのラッチ入出力共通線１１４には、そのときの時刻を示す０または１のコード入力信号（コード値）BITXnが入力される。コード入力信号BITXnは、例えば、グレイコード等のビット信号である。ラッチ回路１０１−ｎでは、トランジスタ１１１のゲートに入力された比較器５１の出力信号VCOが反転した時点のデータLATnが記憶される。
【０１０３】
ｎビット目のラッチ回路１０１−ｎのトランジスタ１１２のゲートには、読み出しの制御信号WORDが入力される。ｎビット目のラッチ回路１０１−ｎの読み出しタイミングとなったときに、制御信号WORDがHiとなり、m行目のn-bitのラッチ信号LATnがコード出力信号Colnとして、ラッチ入出力共通線１１４から並列に出力される。
【０１０４】
以上のようにラッチ部５２が構成されることにより、ADC４３は、積分型のAD変換器として動作することができる。
【０１０５】
なお、図１２の場合、ダイナミックラッチであるので、読み出しには、外部にセンスアンプ部２６やカウンタが必要となる。
【０１０６】
＜５．第５の実施の形態＞
＜ラッチ部の構成例＞
図１３は、ラッチ部５２の第２の構成例を示している。
【０１０７】
ラッチ部５２は、スタティックラッチであるラッチ回路１５１で構成されている。ラッチ回路１５１は、１つのマルチプレクサ１６１、AD変換ビット数であるNビットに対応して、N個のスタティックラッチ１６２−１乃至１６２−N、およびラッチ入出力共通線１６３により構成されている。なお、以下においては、スタティックラッチ１６２−１乃至１６２−Nそれぞれを特に区別する必要がない場合、単にスタティックラッチ１６２と称する。
【０１０８】
マルチプレクサ１６１には、出力信号VCOと制御信号WORDとが入力され、演算結果がスタティックラッチ１６２に入力される。マルチプレクサ１６１は、スタティックラッチ１６２の読み出し書き込みを制御する。
【０１０９】
マルチプレクサ１６１は、NOR回路１７１、インバータ１７２、インバータ１７３を含むように構成されている。出力信号VCOは、NOR回路１７１に入力され、制御信号WORDとの論理和の否定をとって、xTとして出力されるとともに、インバータ１７２により反転された値が、Tとして出力される。また、出力信号VCOは、xLとして出力されるとともに、インバータ１７３により反転された値が、Lとして出力される。
【０１１０】
制御信号WORDがOFFで、出力信号VCOがONのとき、マルチプレクサ１６１からの信号がT=ON,L=OFFとなり、スタティックラッチ１６２においては、ラッチ入出力共通線１６３から書き込みが行われる（取り込まれる）。また、制御信号WORDがOFFで、出力信号VCOがOFFのとき、マルチプレクサ１６１からの信号がT=OFF,L=ONとなり、スタティックラッチ１６２においては、フリップし、ラッチ入出力共通線１６３から書き込まれたデータが記憶される。
【０１１１】
制御信号WORDがONで、出力信号VCOがOFFのとき、マルチプレクサ１６１からの信号がT=ON,L=ONとなり、スタティックラッチ１６２においては、記憶されていたデータが、ラッチ入出力共通線１６３に読み出される。制御信号WORDがONで、出力信号VCOがONのとき、マルチプレクサ１６１からの信号がT=ON,L=OFFとなり、スタティックラッチ１６２においては、Highインピーダンスとなり、ラッチ入出力共通線１６３には影響がない。
【０１１２】
以上のように、ラッチ部５２がスタティックラッチで構成される場合、読み出し書き込み制御がラッチ部５２内で行われるので、外部にセンスアンプは必要ない。
【０１１３】
また、図１３のスタティックラッチの方が、図１２のダイナミックラッチよりも、リーク耐性、遮光耐性などが高い。また、プロセスのスケーリング則に沿うため、先端プロセスでは面積が小さくなる（例えば、65nm以降）。
【０１１４】
なお、上記説明においては、記憶部として、ラッチの例を説明したが、ラッチではなく、例えば、カウンタを受けて動作するアップダウンカウンタでもよい。
【０１１５】
本技術によれば、画素内に情報（全画素同時の距離信号）を保持するための保持部を不要にすることができる。したがって、光を遮断する必要のある保持部が不要であるので、裏面照射側に最適な構成とすることができる。
【０１１６】
さらに、本技術によれば、リセット先読みのCDS（Correlatrd Double Sampling：相関２重サンプリング）が可能であるので、kT/C(リセットノイズ)を除去することができる。
【０１１７】
＜６．第６の実施の形態＞
＜複数基板構成＞
上の説明においては、固体撮像装置１が、１枚の半導体基板１１上に形成されるものとして説明したが、本技術のA/D変換器は、少なくとも２層の基板で構成されることが望ましい。また、画素部は、表面照射型でもよいが、裏面照射の方が効果的である。
【０１１８】
図１４は、固体撮像装置１を２枚の半導体基板１１で構成した場合の概略断面図を示している。
【０１１９】
上側基板１１Ａは、配線層３０１が形成された表面側とは反対の裏面側に、フォトダイオード３０２、カラーフィルタ３０３、OCL（オンチップレンズ）３０４などが形成された裏面照射型となっている。
【０１２０】
上側基板１１Ａの配線層３０１は、下層基板１１Ｃの表面側である配線層３０５とCu-Cu接合などの接合技術により貼り合わされている。
【０１２１】
上側基板１１Ａには、例えば、フォトダイオード３０２を含む画素回路４１とが少なくとも形成されている。下側基板１１Ｃには、１つ以上のラッチ回路１０１を含むラッチ部５２が少なくとも形成されている。上側基板１１Ａと下側基板１１Ｃは、例えば、Cu-Cuなどの金属結合などにより接合される。
【０１２２】
なお、分ける位置は、完全転送の観点から、電荷分配部の転送部（転送ゲート）以降か、転送部そのものを埋め込み縦ゲートにすることが望ましいが、基本的には、どこで分けてもよい。
【０１２３】
図１５は、固体撮像装置１を３枚の半導体基板１１で構成した場合の概略断面図を示している。
【０１２４】
上側基板１１Ａは、配線層３０１が形成された表面側とは反対の裏面側に、フォトダイオード３０２、カラーフィルタ３０３、OCL３０４などが形成された裏面照射型となっている。
【０１２５】
上側基板１１Ａの配線層３０１は、中間基板１１Ｂの表面側である配線層３０５とCu-Cu接合により貼り合わされている。
【０１２６】
中間基板１１Ｂと下側基板１１Ｃは、下側基板１１Ｃの表面側に形成された配線層３１２と、中間基板１１Ｂの接続用配線３１１とのCu-Cu接合により貼り合わされている。中間基板１１Ｂの接続用配線３１１は、貫通電極３１３により、中間基板１１Ｂの表面側の配線層３０５と接続されている。
【０１２７】
図１５の例では、中間基板１１Ｂの表面側である配線層３０５が上側基板１１Ａの配線層３０１と向き合うように接合されているが、中間基板１１Ｂの上下を反転して、中間基板１１Ｂの配線層３０５が下側基板１１Ｃの配線層３１２と向き合うように接合してもよい。
【０１２８】
なお、図１５の例の場合、比較器５１と、VCO以降のラッチ部５２とを構成的にもプロセス的にも分けることができるため、シンプルな構成となる。
【０１２９】
例えば、上側基板１１Ａには、少なくとも画素回路４１と転送部が形成される。中間基板１１Ｂには、少なくともADC４３のうちの比較部５１の回路が形成される。下側基板１１Ｃには、少なくともADC４３のうちのラッチ部５２の回路が形成される。図１５の場合も、基本的には、どこで分けてもかまわない。
【０１３０】
＜７．イメージセンサの使用例＞
図１６は、上述の固体撮像装置を使用する使用例を示す図である。
【０１３１】
上述した固体撮像装置（イメージセンサ）は、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
【０１３２】
・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
【０１３３】
＜８．電子機器への適用例＞
本開示は、固体撮像装置への適用に限られるものではない。即ち、本開示は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に固体撮像装置を用いる複写機など、画像取込部（光電変換部）に固体撮像装置を用いる電子機器全般に対して適用可能である。固体撮像装置は、ワンチップとして形成された形態であってもよいし、撮像部と信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
【０１３４】
図１７は、本開示に係る電子機器としての、撮像装置の構成例を示すブロック図である。
【０１３５】
図１７の撮像装置６００は、レンズ群などからなる光学部６０１、図１の固体撮像装置１の構成が採用される固体撮像装置（撮像デバイス）６０２、およびカメラ信号処理回路であるDSP(Digital Signal Processor)回路６０３を備える。また、撮像装置６００は、フレームメモリ６０４、表示部６０５、記録部６０６、操作部６０７、および電源部６０８も備える。DSP回路６０３、フレームメモリ６０４、表示部６０５、記録部６０６、操作部６０７および電源部６０８は、バスライン６０９を介して相互に接続されている。
【０１３６】
光学部６０１は、被写体からの入射光（像光）を取り込んで固体撮像装置６０２の撮像面上に結像する。固体撮像装置６０２は、光学部６０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像装置６０２として、図１の固体撮像装置１、即ち、画素内に情報（全画素同時の距離信号）を保持するための保持部を不要にすることができる固体撮像装置を用いることができる。
【０１３７】
表示部６０５は、例えば、液晶パネルや有機EL(Electro Luminescence)パネル等のパネル型表示装置からなり、固体撮像装置６０２で撮像された動画または静止画を表示する。記録部６０６は、固体撮像装置６０２で撮像された動画または静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。
【０１３８】
操作部６０７は、ユーザによる操作の下に、撮像装置６００が持つ様々な機能について操作指令を発する。電源部６０８は、DSP回路６０３、フレームメモリ６０４、表示部６０５、記録部６０６および操作部６０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
【０１３９】
上述したように、固体撮像装置６０２として、上述した実施の形態に係る固体撮像装置１を用いることで、画素内に情報（全画素同時の距離信号）を保持するための保持部を不要にすることができる。また、kT/C(リセットノイズ)を除去することができる。従って、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置６００においても、保持部を不要とし、また、kT/C(リセットノイズ)を除去することができる。
【０１４０】
なお、上述した説明では、比較器５１及びADC４３は、固体撮像装置１に組み込まれた部品として説明したが、それぞれ単独で流通する製品（比較器、AD変換器）とすることができる。
【０１４１】
また、本開示は、固体撮像装置に限らず、他の半導体集積回路を有する半導体装置全般に対して適用可能である。
【０１４２】
本開示の実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
【０１４３】
上述したように、本開示は、電子を電荷とする回路構成とすることもできるし、説明したが、正孔を電荷とする回路構成とすることもできる。また、上述したように、各回路構成において、トランジスタの極性（NMOSトランジスタとPMOSトランジスタ）を入れ替えた回路構成でも実現可能である。その場合、トランジスタに入力される制御信号は、HiとLowが反対の信号となる。
【０１４４】
上述したように、参照信号REFが時間経過に応じて電圧が単調減少するスロープ信号とすることもできるし、参照信号REFが時間経過に応じて電圧が単調増加するスロープ信号とすることもできるとすることもできる。
【０１４５】
その他、上述した複数の実施の形態の全てまたは一部を組み合わせた形態を採用することができる。上述した実施の形態では説明していない他の実施の形態どうしを適宜組み合わせた形態も可能である。
【０１４６】
なお、本明細書に記載された効果はあくまで例示であって限定されるものではなく、本明細書に記載されたもの以外の効果があってもよい。
【０１４７】
なお、本技術は以下のような構成も取ることができる。
（１）  画素に入射された光を受光して光電変換する１つの受光部と、
前記受光部からの画素信号を振り分ける振分部と、
前記振分部により振り分けられた画素信号をデジタル信号に変換する少なくとも２つのAD変換器と
を前記画素毎に備える固体撮像装置。
（２）  前記振り分けられた画素信号は，少なくとも2種類の変換効率のいずれかによって信号レベルがA/D変換される
前記（１）に記載の固体撮像装置。
（３）  外部からのＩＲ光を発光するタイミングは、前記受光部で受光された前記ＩＲ光の反射光の画素信号が、前記振分部により少なくとも２つに振り分けられるように制御される
前記（１）または（２）に記載の固体撮像装置。
（４）  前記振分部は、前記受光部からの画素信号を、４つに振り分ける
前記（１）乃至（３）のいずれかに記載の固体撮像装置。
（５）  前記振分部は、前記受光部からの画素信号を、３つの前記AD変換器と、１つの排出部とに振り分ける
前記（１）乃至（４）のいずれかに記載の固体撮像装置。
（６）  前記受光部からの画素信号から、同相成分を除去する同相成分除去部を
前記画素毎にさらに備え、
前記振分部は、前記受光部からの画素信号を、２つに振り分ける
前記（１）乃至（３）のいずれかに記載の固体撮像装置。
（７）  前記A/D変換器は、
前記受光部からの画素信号と、前記画素信号を比較するための参照信号とを比較して比較結果を出力する比較部と
前記比較部による比較結果が反転したときの信号をデジタル値として記憶する記憶部と
を有する前記（１）乃至（６）のいずれかに記載の固体撮像装置。
（８）  前記記憶部は、ダイナミックラッチである
前記（１）乃至（７）のいずれかに記載の固体撮像装置。
（９）  前記記憶部は、スタティックラッチである
前記（１）乃至（７）のいずれかに記載の固体撮像装置。
（１０）  前記記憶部は、アップダウンカウンタである
前記（１）乃至（７）のいずれかに記載の固体撮像装置。
（１１）  複数の半導体基板で構成されている
前記（１）乃至（１０）のいずれかに記載の固体撮像装置。
（１２）  前記画素の部分は裏面照射型である
前記（１）乃至（１１）のいずれかに記載の固体撮像装置。
（１３）  前記振分部は、転送トランジスタを含むように構成される
前記（１）乃至（１２）のいずれかに記載の固体撮像装置。
（１４）  前記振分部は、前記受光部からの電荷を時分割で振り分ける
前記（１）乃至（１３）のいずれかに記載の固体撮像装置。
（１５）  画素に入射された光を受光して光電変換する１つの受光部と、
前記受光部からの画素信号を振り分ける振分部と、
前記振分部により振り分けられた画素信号をデジタル信号に変換する少なくとも２つのAD変換器と
を前記画素毎に備える固体撮像装置と、
前記固体撮像装置から出力される出力信号を処理する信号処理回路と、
入射光を前記固体撮像装置に入射する光学系と
を有する電子機器。
【符号の説明】
【０１４８】
１  固体撮像装置，  １１  半導体基板，  １１Ａ  上側基板，  １１Ｂ  中間基板，  １１Ｃ  下側基板，  ２１  画素（部），  ２４  DAC，  ２６  センスアンプ部，  ４１  画素回路，  ４２  電荷分配部，  ４３，４３−１乃至４３−３  ADC，  ５１，５１−１乃至５１−３  比較器，  ５２，５２−１乃至５２−３  ラッチ部，  ７１，７１−１乃至７１−３  転送トランジスタ，  ７２  排出トランジスタ，  ７３，７３−１乃至７３−３  FD，  ８１  リセットトランジスタ，  ９１  背景光除去部，  １０１，１０１−１乃至１０１−N  ラッチ回路，  １１１乃至１１３  トランジスタ，  １１４  ラッチ入出力共通線，  １５１  ラッチ回路，  １６１  マルチプレクサ，  １６２，１６２−１乃至１６２−３  スタティックラッチ，  １６３  ラッチ入出力共通線，  １７１  NOR回路，  １７２，１７３  インバータ，  １８１  スイッチ，  １８２，１８３  インバータ，  ３０１  配線層，  ３０２  フォトダイオード，  ３０３  カラーフィルタ，  ３０４  OCL，  ３０５  配線層，  ３１１  接続用配線，  ３１２  配線層，  ６００  撮像装置，  ６０１  光学部，  ６０２  固体撮像装置，  ６０３  DSP回路
【図１】
2016121522.tif 000007
【図２】
2016121522.tif 000008
【図３】
2016121522.tif 000009
【図４】
2016121522.tif 000010
【図５】
2016121522.tif 000011
【図６】
2016121522.tif 000012
【図７】
2016121522.tif 000013
【図８】
2016121522.tif 000014
【図９】
2016121522.tif 000015
【図１０】
2016121522.tif 000016
【図１１】
2016121522.tif 000017
【図１２】
2016121522.tif 000018
【図１３】
2016121522.tif 000019
【図１４】
2016121522.tif 000020
【図１５】
2016121522.tif 000021
【図１６】
2016121522.tif 000022
【図１７】
2016121522.tif 000023
【国際調査報告】
2016121522.tif 000024
2016121522.tif 000025