(57)【要約】  入力伝送線路１に対するＮ個の増幅ブロック３−１〜３−Ｎの接続間隔が、信号入力端子ＲＦｉｎから遠くなるほど広がっており、かつ、Ｎ個の増幅ブロック３−１〜３−Ｎの中で、信号入力端子ＲＦｉｎと遠い側の入力伝送線路１に接続される増幅ブロック３−ｎ内の入力コンデンサ４ほど容量値Ｃｎが小さくなっているように構成する。
2014178261.tif 000002
【特許請求の範囲】
【請求項１】
一端が信号入力端子に接続されている入力伝送線路と、
一端が信号出力端子に接続されている出力伝送線路と、
一端が上記入力伝送線路に接続されているコンデンサと、入力端子が上記コンデンサの他端に接続され、出力端子が上記出力伝送線路に接続されているトランジスタとからなる複数の増幅ブロックとを備え、
上記複数の増幅ブロックの中で、上記信号入力端子と近い側の入力伝送線路に接続されている増幅ブロックほど、上記信号出力端子と遠い側の出力伝送線路に接続されている分布型増幅器において、
上記入力伝送線路に対する上記複数の増幅ブロックの接続間隔が、上記信号入力端子から遠くなるほど広がっており、かつ、上記複数の増幅ブロックの中で、上記信号入力端子と遠い側の入力伝送線路に接続される増幅ブロック内のコンデンサほど容量値が小さくなっていることを特徴とする分布型増幅器。
【請求項２】
Ｎ個の増幅ブロックが接続されている入力伝送線路において、
上記信号入力端子に近い側からｎ番目（ｎ＝１，２，・・・，Ｎ）の増幅ブロックが接続されている位置と、（ｎ＋１）番目の増幅ブロックが接続されている位置との間の伝送線路をＴＬｎ＋１で表すと、
上記ｎ番目の増幅ブロックにおけるトランジスタの入力容量とコンデンサとの合成容量と、上記伝送線路ＴＬｎのインダクタンス成分との積が、
上記Ｎ番目の増幅ブロックにおけるトランジスタの入力容量とコンデンサとの合成容量と、上記伝送線路ＴＬＮのインダクタンス成分との積と一致していることを特徴とする請求項１記載の分布型増幅器。
【請求項３】
一端が上記増幅ブロックと上記入力伝送線路の接続箇所に接続され、他端が接地されている複数の並列インダクタを備えたことを特徴とする請求項１記載の分布型増幅器。
【請求項４】
Ｎ個の増幅ブロックが接続されている入力伝送線路において、
上記信号入力端子に近い側からｎ番目（ｎ＝１，２，・・・，Ｎ）の増幅ブロックが接続されている位置と、（ｎ＋１）番目の増幅ブロックが接続されている位置との間の伝送線路をＴＬｎ＋１で表すと、
上記ｎ番目の増幅ブロックにおけるトランジスタの入力容量とコンデンサとの合成容量と、上記ｎ番目の増幅ブロックに接続されている並列インダクタと上記伝送線路ＴＬｎのインダクタンス成分の合成インダクタンスとの積が、
上記Ｎ番目の増幅ブロックにおけるトランジスタの入力容量とコンデンサとの合成容量と、上記Ｎ番目の増幅ブロックに接続されている並列インダクタと上記伝送線路ＴＬＮのインダクタンス成分の合成インダクタンスとの積と一致していることを特徴とする請求項３記載の分布型増幅器。
【請求項５】
一端が信号入力端子に接続されている入力伝送線路と、
一端が信号出力端子に接続されている出力伝送線路と、
一端が上記入力伝送線路に接続されているコンデンサと、入力端子が上記コンデンサの他端に接続され、出力端子が上記出力伝送線路に接続されているトランジスタと、上記コンデンサと並列に接続されている抵抗とからなる複数の増幅ブロックとを備え、
上記複数の増幅ブロックの中で、上記信号入力端子と近い側の入力伝送線路に接続されている増幅ブロックほど、上記信号出力端子と遠い側の出力伝送線路に接続されている分布型増幅器において、
上記入力伝送線路に対する上記複数の増幅ブロックの接続間隔が、上記信号入力端子から遠くなるほど広がっており、かつ、上記複数の増幅ブロックの中で、上記信号入力端子と遠い側の入力伝送線路に接続される増幅ブロック内のコンデンサほど容量値が小さくなっていることを特徴とする分布型増幅器。
【請求項６】
Ｎ個の増幅ブロックが接続されている入力伝送線路において、
上記信号入力端子に近い側からｎ番目（ｎ＝１，２，・・・，Ｎ）の増幅ブロックが接続されている位置と、（ｎ＋１）番目の増幅ブロックが接続されている位置との間の伝送線路をＴＬｎ＋１で表すと、
上記ｎ番目の増幅ブロックにおけるトランジスタの入力容量、コンデンサ及び抵抗の合成容量と、上記伝送線路ＴＬｎのインダクタンス成分との積が、
上記Ｎ番目の増幅ブロックにおけるトランジスタの入力容量、コンデンサ及び抵抗の合成容量と、上記伝送線路ＴＬＮのインダクタンス成分との積と一致していることを特徴とする請求項５記載の分布型増幅器。
【請求項７】
一端が上記増幅ブロックと上記入力伝送線路の接続箇所に接続され、他端が接地されている複数の並列インダクタを備えたことを特徴とする請求項５記載の分布型増幅器。
【請求項８】
Ｎ個の増幅ブロックが接続されている入力伝送線路において、
上記信号入力端子に近い側からｎ番目（ｎ＝１，２，・・・，Ｎ）の増幅ブロックが接続されている位置と、（ｎ＋１）番目の増幅ブロックが接続されている位置との間の伝送線路をＴＬｎ＋１で表すと、
上記ｎ番目の増幅ブロックにおけるトランジスタの入力容量、コンデンサ及び抵抗の合成容量と、上記ｎ番目の増幅ブロックに接続されている並列インダクタと上記伝送線路ＴＬｎのインダクタンス成分の合成インダクタンスとの積が、
上記Ｎ番目の増幅ブロックにおけるトランジスタの入力容量、コンデンサ及び抵抗の合成容量と、上記Ｎ番目の増幅ブロックに接続されている並列インダクタと上記伝送線路ＴＬＮのインダクタンス成分の合成インダクタンスとの積と一致していることを特徴とする請求項７記載の分布型増幅器。
【請求項９】
一端が信号入力端子に接続されている入力伝送線路と、
一端が信号出力端子に接続されている出力伝送線路と、
一端が上記入力伝送線路に接続されているコンデンサと、入力端子が上記コンデンサの他端に接続され、出力端子が上記出力伝送線路に接続されているトランジスタとからなる複数の増幅ブロックとを備え、
上記複数の増幅ブロックの中で、上記信号入力端子と近い側の入力伝送線路に接続されている増幅ブロックほど、上記信号出力端子と遠い側の出力伝送線路に接続されている分布型増幅器において、
上記入力伝送線路に対する上記複数の増幅ブロックの接続間隔が、上記信号入力端子から遠くなるほど広がっており、かつ、上記複数の増幅ブロックの中で、上記信号入力端子と遠い側の入力伝送線路に接続される増幅ブロックほど、トランジスタの入力容量とコンデンサとの合成容量が小さくなっていることを特徴とする分布型増幅器。
【請求項１０】
Ｎ個の増幅ブロックが接続されている入力伝送線路において、
上記信号入力端子に近い側からｎ番目（ｎ＝１，２，・・・，Ｎ）の増幅ブロックが接続されている位置と、（ｎ＋１）番目の増幅ブロックが接続されている位置との間の伝送線路をＴＬｎ＋１で表すと、
上記ｎ番目の増幅ブロックにおけるトランジスタの入力容量及びコンデンサと上記伝送線路ＴＬｎの容量成分との合成容量と、上記伝送線路ＴＬｎのインダクタンス成分との積が、
上記Ｎ番目の増幅ブロックにおけるトランジスタの入力容量及びコンデンサと上記伝送線路ＴＬＮの容量成分との合成容量と、上記伝送線路ＴＬＮのインダクタンス成分との積と一致していることを特徴とする請求項９記載の分布型増幅器。
【請求項１１】
一端が上記増幅ブロックと上記入力伝送線路の接続箇所に接続され、他端が接地されている複数の並列インダクタを備えたことを特徴とする請求項９記載の分布型増幅器。
【請求項１２】
Ｎ個の増幅ブロックが接続されている入力伝送線路において、
上記信号入力端子に近い側からｎ番目（ｎ＝１，２，・・・，Ｎ）の増幅ブロックが接続されている位置と、（ｎ＋１）番目の増幅ブロックが接続されている位置との間の伝送線路をＴＬｎ＋１で表すと、
上記ｎ番目の増幅ブロックにおけるトランジスタの入力容量及びコンデンサと上記伝送線路ＴＬｎの容量成分との合成容量と、上記ｎ番目の増幅ブロックに接続されている並列インダクタと上記伝送線路ＴＬｎのインダクタンス成分の合成インダクタンスとの積が、
上記Ｎ番目の増幅ブロックにおけるトランジスタの入力容量及びコンデンサと上記伝送線路ＴＬＮの容量成分との合成容量と、上記Ｎ番目の増幅ブロックに接続されている並列インダクタと上記伝送線路ＴＬＮのインダクタンス成分の合成インダクタンスとの積と一致していることを特徴とする請求項１１記載の分布型増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、高利得、高出力及び広帯域な特性を有する分布型増幅器に関するものである。
【背景技術】
【０００２】
図１８は以下の非特許文献１に開示されている分布型増幅器を示す構成図である。
図１８において、入力伝送線路１０１は一端が信号入力端子ＲＦｉｎに接続されており、信号入力端子ＲＦｉｎから入力されたＲＦ信号を伝送する線路である。
なお、入力伝送線路１０１には、Ｎ個の増幅ブロック１０３−１〜１０３−Ｎが接続されているが、入力伝送線路１０１に対するＮ個の増幅ブロック１０３−１〜１０３−Ｎの接続間隔は一致している。
即ち、入力伝送線路１０１における増幅ブロック１０３−１〜１０３−Ｎの接続位置間の伝送線路１０１−１，１０１−２，・・・，１０１−Ｎの長さが一致している。
出力伝送線路１０２は一端が信号出力端子ＲＦｏｕｔに接続されており、増幅ブロック１０３−１〜１０３−Ｎにより増幅されたＲＦ信号を伝送する線路である。【０００３】
増幅ブロック１０３−１〜１０３−Ｎは入力伝送線路１０１と出力伝送線路１０２の間に接続されており、入力伝送線路１０１から入力されたＲＦ信号を増幅して、増幅後のＲＦ信号を出力伝送線路１０２に出力する。
増幅ブロック１０３−１〜１０３−Ｎは、一端が入力伝送線路１０１に接続されている入力コンデンサ１０４と、入力コンデンサ１０４と並列に接続されているバイアス抵抗１０５と、入力端子が入力コンデンサ１０４の他端に接続され、出力端子が出力伝送線路１０２に接続されているトランジスタ１０６とから構成されている。【０００４】
図１８の分布型増幅器では、入力伝送線路１０１−ｎと、増幅ブロック１０３−ｎにおける入力コンデンサ１０４、バイアス抵抗１０５及びトランジスタ１０６のインピーダンスとを合わせて擬似伝送線路とみなしている。ただし、ｎ＝１，２，・・・，Ｎである。
各々の擬似伝送線路の特性インピーダンスは、増幅ブロック１０３の段数Ｎと、増幅ブロック１０３に接続される信号源のインピーダンスとによって与えられる。
このとき、各擬似伝送線路に必要な特性インピーダンスの差は、増幅ブロック１０３−１〜１０３−Ｎにおける入力コンデンサ１０４の容量値を異なる値にすることで与えられている。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】S. Masuda，A. Akasegawa，T. Ohki，K. Makiyama，N. Okamoto，K. Imanishi，T. Kikkawa，and H. Shigematsu，“Over 10W C-Ku Band GaN MMIC Non-uniform Distributed Power Amplifier with Broadband Couplers，”2010 IEEE MTT Symp，pp.1388-1391，May 2010.
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来の分布型増幅器は以上のように構成されているので、増幅ブロック１０３−１〜１０３−Ｎにおける入力コンデンサ１０４の容量値を異なる値にすることで、各擬似伝送線路に対して必要な特性インピーダンスの差を与えているが、例えば、高出力化を図るために増幅ブロック１０３の段数を増やすと、信号入力端子ＲＦｉｎと遠い側の擬似伝送線路の特性インピーダンスが高インピーダンスになる。このため、信号入力端子ＲＦｉｎと遠い側の擬似伝送線路における入力コンデンサ１０４の容量値を小さな値にする必要があり、信号入力端子ＲＦｉｎと遠い側の擬似伝送線路におけるトランジスタ１０６の入力端子とグランド間のＲＦ電圧振幅が小さくなる。その結果、増幅ブロック１０３の利得が低下してしまうため、高利得化と高出力化を同時に図ることが困難である課題があった。【０００７】
この発明は上記のような課題を解決するためになされたもので、高利得化、高出力化及び広帯域化を同時に図ることができる分布型増幅器を得ることを目的とする。
【課題を解決するための手段】
【０００８】
この発明に係る分布型増幅器は、入力伝送線路に対する複数の増幅ブロックの接続間隔が、信号入力端子から遠くなるほど広がっており、かつ、複数の増幅ブロックの中で、信号入力端子と遠い側の入力伝送線路に接続される増幅ブロック内のコンデンサほど容量値が小さくなっているようにしたものである。
【発明の効果】
【０００９】
この発明によれば、入力伝送線路に対する複数の増幅ブロックの接続間隔が、信号入力端子から遠くなるほど広がっており、かつ、複数の増幅ブロックの中で、信号入力端子と遠い側の入力伝送線路に接続される増幅ブロック内のコンデンサほど容量値が小さくなっているように構成したので、高利得化、高出力化及び広帯域化を同時に図ることができる効果がある。
【図面の簡単な説明】
【００１０】
【図１】この発明の実施の形態１による分布型増幅器を示す構成図である。
【図２】増幅ブロック３−１〜３−Ｎのうち、信号入力端子ＲＦｉｎに近い側からｎ番目（ｎ＝１，２，・・・，Ｎ）の増幅ブロック３−ｎを示す構成図である。
【図３】分布型増幅器における各々の入力擬似伝送線路７−１〜７−Ｎを示す説明図である。
【図４】増幅ブロック３−ｎの等価回路である。
【図５】不均一分布型増幅器における入力擬似伝送線路の特性インピーダンスＺｎを示す表図である。
【図６】従来の不均一分布型増幅器における増幅ブロック３−ｎの入力コンデンサ４（容量値Ｃｎ）と、入力伝送線路１−ｎのインダクタンス成分Ｌｎと、入力擬似伝送線路７−ｎの特性インピーダンスＺｎとの関係を示す表図である。
【図７】実施の形態１の分布型増幅器における増幅ブロック３−ｎの入力コンデンサ４（容量値Ｃｎ）と、入力伝送線路１−ｎのインダクタンス成分Ｌｎと、入力擬似伝送線路７−ｎの特性インピーダンスＺｎとの関係を示す表図である。
【図８】従来の分布型増幅器における増幅ブロック３−ｎの入力コンデンサ４（容量値Ｃｎ）と、入力伝送線路１−ｎのインダクタンス成分Ｌｎと、入力擬似伝送線路７−ｎの特性インピーダンスＺｎと、入力擬似伝送線路７−ｎのカットオフ周波数との関係を示す表図である。
【図９】実施の形態１の分布型増幅器における増幅ブロック３−ｎの入力コンデンサ４（容量値Ｃｎ）と、入力伝送線路１−ｎのインダクタンス成分Ｌｎと、入力擬似伝送線路７−ｎの特性インピーダンスＺｎと、入力擬似伝送線路７−ｎのカットオフ周波数との関係を示す表図である。
【図１０】バイアス抵抗５の抵抗値が３００Ωである場合において、従来の分布型増幅器における入力コンデンサ４（容量値Ｃｎ）と、入力伝送線路１−ｎのインダクタンス成分Ｌｎとの関係を示す表図である。
【図１１】バイアス抵抗５の抵抗値が３００Ωである場合において、実施の形態２の分布型増幅器における入力コンデンサ４（容量値Ｃｎ）と、入力伝送線路１−ｎのインダクタンス成分Ｌｎとの関係を示す表図である。
【図１２】増幅ブロック３−１０のトランジスタ６の入力容量Ｃｔｎにおける電圧振幅の差異を示す説明図である。
【図１３】従来の分布型増幅器における増幅ブロック３−ｎの入力コンデンサ４（容量値Ｃｎ）と、入力伝送線路１−ｎのインダクタンス成分Ｌｎと、入力擬似伝送線路７−ｎの特性インピーダンスＺｎと、トランジスタ６の入力容量Ｃｔｎと入力コンデンサ４（容量値Ｃｎ）の合成容量との関係を示す表図である。
【図１４】実施の形態３の分布型増幅器における増幅ブロック３−ｎの入力コンデンサ４（容量値Ｃｎ）と、入力伝送線路１−ｎのインダクタンス成分Ｌｎと、入力擬似伝送線路７−ｎの特性インピーダンスＺｎと、トランジスタ６の入力容量Ｃｔｎと入力コンデンサ４（容量値Ｃｎ）の合成容量との関係を示す表図である。
【図１５】従来の分布型増幅器における増幅ブロック３−ｎの入力コンデンサ４（容量値Ｃｎ）と、入力伝送線路１−ｎのインダクタンス成分Ｌｎと、入力擬似伝送線路７−ｎの特性インピーダンスＺｎとの関係を示す表図である。
【図１６】実施の形態４の分布型増幅器における増幅ブロック３−ｎの入力コンデンサ４（容量値Ｃｎ）と、入力伝送線路１−ｎのインダクタンス成分Ｌｎと、入力擬似伝送線路７−ｎの特性インピーダンスＺｎとの関係を示す表図である。
【図１７】この発明の実施の形態５による分布型増幅器を示す構成図である。
【図１８】非特許文献１に開示されている分布型増幅器を示す構成図である。
【発明を実施するための形態】
【００１１】
以下、この発明の実施の形態について、図面を参照しながら詳細に説明する。
実施の形態１．
図１はこの発明の実施の形態１による分布型増幅器を示す構成図である。
図１において、入力伝送線路１は一端が信号入力端子ＲＦｉｎに接続されており、信号入力端子ＲＦｉｎから入力されたＲＦ信号を伝送する線路である。
なお、入力伝送線路１には、Ｎ個の増幅ブロック３−１〜３−Ｎが接続されているが、入力伝送線路１に対するＮ個の増幅ブロック３−１〜３−Ｎの接続間隔が、信号入力端子ＲＦｉｎから遠くなるほど広がっている。
即ち、入力伝送線路１における増幅ブロック３−１〜３−Ｎの接続位置間の伝送線路１−１，１−２，・・・，１−Ｎの長さをＬｅｎｉｎ１，Ｌｅｎｉｎ２，・・・，ＬｅｎｉｎＮで表すと、下記の関係になっている。
Ｌｅｎｉｎ１＜Ｌｅｎｉｎ２＜・・・＜ＬｅｎｉｎＮ
【００１２】
出力伝送線路２は一端が信号出力端子ＲＦｏｕｔに接続されており、増幅ブロック３−１〜３−Ｎにより増幅されたＲＦ信号を伝送する線路である。
なお、出力伝送線路２には、Ｎ個の増幅ブロック３−１〜３−Ｎが接続されているが、出力伝送線路２に対するＮ個の増幅ブロック３−１〜３−Ｎの接続間隔が、信号出力端子ＲＦｏｕｔから遠くなるほど広がっている。
即ち、出力伝送線路２における増幅ブロック３−１〜３−Ｎの接続位置間の伝送線路２−１，２−２，・・・，２−Ｎの長さをＬｅｎｏｕｔ１，Ｌｅｎｏｕｔ２，・・・，ＬｅｎｏｕｔＮで表すと、下記の関係になっている。
Ｌｅｎｏｕｔ１＞Ｌｅｎｏｕｔ２＞・・・＞ＬｅｎｏｕｔＮ
【００１３】
増幅ブロック３−１〜３−Ｎは入力伝送線路１と出力伝送線路２の間に接続されており（信号入力端子ＲＦｉｎと近い側の入力伝送線路１に接続されている増幅ブロック３ほど、信号出力端子ＲＦｏｕｔと遠い側の出力伝送線路２に接続されている）、入力伝送線路１から入力されたＲＦ信号を増幅して、増幅後のＲＦ信号を出力伝送線路２に出力する。
増幅ブロック３−１〜３−Ｎは、一端が入力伝送線路１に接続されている入力コンデンサ４と、入力コンデンサ４と並列に接続されているバイアス抵抗５と、入力端子（例えば、ゲート端子）が入力コンデンサ４の他端に接続され、出力端子（例えば、ドレイン端子）が出力伝送線路２に接続されているトランジスタ６とから構成されている。
【００１４】
なお、増幅ブロック３−１〜３−Ｎの中で、信号入力端子ＲＦｉｎと遠い側の入力伝送線路１に接続される増幅ブロック３内の入力コンデンサ４ほど容量値が小さくなっている。
即ち、増幅ブロック３−１〜３−Ｎにおける入力コンデンサ４の容量値をＣ１，Ｃ２，・・・，ＣＮで表すと、下記の関係になっている。
Ｃ１＞Ｃ２＞・・・＞ＣＮ
この実施の形態１では、バイアス抵抗５の抵抗値は、入力コンデンサ４の容量値Ｃ１，Ｃ２，・・・，ＣＮから計算されるインピーダンスの絶対値より遥かに大きく、無視できるものとする。
【００１５】
次に動作について説明する。
分布型増幅器の利得を決める要因は、増幅ブロック３−１〜３−Ｎにおける入力コンデンサ４の容量値Ｃ１，Ｃ２，・・・，ＣＮである。
図２は増幅ブロック３−１〜３−Ｎのうち、信号入力端子ＲＦｉｎに近い側からｎ番目（ｎ＝１，２，・・・，Ｎ）の増幅ブロック３−ｎを示す構成図である。
ここでは、増幅ブロック３−ｎにおけるトランジスタ６の入力容量がＣｔｎ、増幅ブロック３−ｎにおける入力コンデンサ４の容量値がＣｎであるとする。
【００１６】
この実施の形態１では、増幅ブロック３−ｎにおけるトランジスタ６の入力容量Ｃｔｎと入力コンデンサ４（容量値Ｃｎ）との合成容量と、入力伝送線路１−ｎのインダクタンス成分とを考慮して、所望の特性インピーダンスが得られるように、入力擬似伝送線路を構成する。
図３は分布型増幅器における各々の入力擬似伝送線路７−１〜７−Ｎを示す説明図である。
また、図４は増幅ブロック３−ｎの等価回路である。
【００１７】
図４における増幅ブロック３−ｎの等価回路において、２つのコンデンサに跨って掛かる入力電圧をＶｉｎｎとすると、トランジスタ６の入力容量Ｃｔｎの両端に掛かる電圧Ｖｔｒｎは、下記の式（１）で表される。
2014178261.tif 000003
式（１）より、トランジスタ６の入力容量Ｃｔｎの両端に掛かる電圧Ｖｔｒｎは、入力コンデンサ４の容量値Ｃｎが小さくなるほど小さくなる。
【００１８】
増幅ブロック３−ｎの電流振幅（利得）Ｉｄは、下記の式（２）で決まるため、入力コンデンサ４の容量値Ｃｎが小さくなるほど、トランジスタ６の入力容量Ｃｔｎの両端に掛かる電圧Ｖｔｒｎが小さくなり、増幅ブロック３−ｎの利得が低下する。
2014178261.tif 000004
式（２）において、ｇｎは相互コンダクタンスを意味し、トランジスタ６によらず一定値である。
【００１９】
高出力な分布型増幅器としては、不均一分布型増幅器が一般的である。
不均一分布型増幅器の入力擬似伝送線路７−１，７−２，・・・，７−Ｎの特性インピーダンスをＺ１，Ｚ２，・・・，ＺＮとすると、ｎ番目の入力擬似伝送線路７−ｎの特性インピーダンスＺｎは、下記の式（３）で与えられる。
2014178261.tif 000005
式（３）において、Ｚｉｎは分布型増幅器に接続する信号源のインピーダンスである。
【００２０】
ここで、Ｎ＝１０、Ｚｉｎ＝５０Ωの不均一分布型増幅器を仮定すると、入力擬似伝送線路７−１，７−２，・・・，７−Ｎの特性インピーダンスＺ１，Ｚ２，・・・，ＺＮは、図５のようになる。
図５より、入力擬似伝送線路７−１，７−２，・・・，７−Ｎの中で、ｎが大きい入力擬似伝送線路７−ｎ（信号入力端子ＲＦｉｎから遠い入力擬似伝送線路７−ｎ）ほど、特性インピーダンスＺｎが高くなることが分かる。
また、入力伝送線路１−ｎのインダクタンス成分をＬｎとすると、入力擬似伝送線路７−ｎの特性インピーダンスＺｎは、下記の式（４）に示すように、入力伝送線路１−ｎのインダクタンス成分Ｌｎと、トランジスタ６の入力容量Ｃｔｎと、入力コンデンサ４（容量値Ｃｎ）とによって決まる。
2014178261.tif 000006
【００２１】
例えば、トランジスタ６の入力容量Ｃｔｎが０．２ｐＦ、入力擬似伝送線路７−ｎの最小カットオフ周波数が２０ＧＨｚである場合、従来の不均一分布型増幅器における増幅ブロック３−ｎの入力コンデンサ４（容量値Ｃｎ）と、入力伝送線路１−ｎのインダクタンス成分Ｌｎと、入力擬似伝送線路７−ｎの特性インピーダンスＺｎは、図６のようになる。
図６より、ｎ＝１０における入力コンデンサ４の容量値Ｃ１０が、ｎ＝１における入力コンデンサ４の容量値Ｃ１と比べて極めて小さいことが分かる。
そのため、ｎ＝１０における増幅ブロック３−１０の利得と、ｎ＝１における増幅ブロック３−１の利得との間で大きな差が生じる。
このように、信号入力端子ＲＦｉｎから遠い増幅ブロック３での利得が極めて低くなるため、従来の分布型増幅器では、トランジスタ６の数を一定以上増やしても高出力化ができなかった。
言い換えると、高出力化のためにトランジスタ６の数を増やすと、分布型増幅器の利得が低下してしまう問題があった。
【００２２】
この実施の形態１では、高出力化と高利得化を同時に図るために、入力伝送線路１に対するＮ個の増幅ブロック３−１〜３−Ｎの接続間隔が、信号入力端子ＲＦｉｎから遠くなるほど広がるように設定するとともに、Ｎ個の増幅ブロック３−１〜３−Ｎの中で、信号入力端子ＲＦｉｎと遠い側の入力伝送線路１に接続される増幅ブロック３内の入力コンデンサ４ほど容量値が小さくなるように設定している。
即ち、この実施の形態１では、増幅ブロック３−ｎの入力コンデンサ４（容量値Ｃｎ）と、入力伝送線路１−ｎのインダクタンス成分Ｌｎと、入力擬似伝送線路７−ｎの特性インピーダンスＺｎとが図７の関係を満足するように、増幅ブロック３−ｎのトランジスタ６の入力容量Ｃｔｎ及び入力コンデンサ４（容量値Ｃｎ）と、入力伝送線路１−ｎのインダクタンス成分Ｌｎとを設定している。
【００２３】
図７より、ｎ＝１０における入力コンデンサ４の容量値Ｃ１０が、従来の不均一分布型増幅器における入力コンデンサ４の容量値Ｃ１０と比較して、６倍大きい値になることが分かる。
この実施の形態１と従来の分布型増幅器において、ｎ＝１０における増幅ブロック３−１０の利得Ｉｄを式（２）によって計算すると、この実施の形態１の分布型増幅器の利得Ｉｄは、従来の分布型増幅器の利得Ｉｄより６倍高く、高利得化が図られていることが分かる。
【００２４】
ここで、従来の分布型増幅器において、入力擬似伝送線路７−ｎのカットオフ周波数に注目すると、増幅ブロック３−ｎの入力コンデンサ４（容量値Ｃｎ）と、入力伝送線路１−ｎのインダクタンス成分Ｌｎと、入力擬似伝送線路７−ｎの特性インピーダンスＺｎは、図８のようになる。
信号入力端子ＲＦｉｎに近い入力擬似伝送線路７−ｎほど、カットオフ周波数が低く、信号入力端子ＲＦｉｎから遠い入力擬似伝送線路７−ｎほど、カットオフ周波数が高くなっている。
一見、カットオフ周波数が高い方が反射損失が少ないため、分布型増幅器として望ましく見えるが、信号入力端子ＲＦｉｎから入射されたＲＦ信号の電力は、最も信号入力端子ＲＦｉｎに近い入力擬似伝送線路７−１で、信号入力端子ＲＦｉｎ側に反射されてしまうため、入力擬似伝送線路７−２，７−３，・・・，７−Ｎに到達しない。
そのため、入力擬似伝送線路７−２，７−３，・・・，７−Ｎのカットオフ周波数が入力擬似伝送線路７−１のカットオフ周波数より高くても、高い周波数のＲＦ信号の電力が増幅ブロック３−２〜３−Ｎのトランジスタ６に入力されず、分布型増幅器としての利得が無くなる。
よって、分布型増幅器全体のカットオフ周波数は、入力擬似伝送線路７−１のカットオフ周波数によって決まると言える。
【００２５】
そこで、この実施の形態１では、各々の入力伝送線路１−ｎを長さを変えて、入力擬似伝送線路７−１，７−２，・・・，７−Ｎのカットオフ周波数を全て等しくし、同時に、分布型増幅器に求められる所望の入力擬似伝送線路７−ｎの特性インピーダンスＺｎを満たすようにしている。
即ち、増幅ブロック３−ｎの入力コンデンサ４（容量値Ｃｎ）と、入力伝送線路１−ｎのインダクタンス成分Ｌｎと、入力擬似伝送線路７−ｎの特性インピーダンスＺｎとが図９の関係を満足するように設定している。
【００２６】
図９より、例えば、ｎ＝１０における入力コンデンサ４の容量値Ｃ１０が、従来の不均一分布型増幅器における入力コンデンサ４の容量値Ｃ１０と比較して、９倍大きい値になることが分かる。
この実施の形態１と従来の分布型増幅器において、ｎ＝１０における増幅ブロック３−１０の利得Ｉｄを式（２）によって計算すると、この実施の形態１の分布型増幅器の利得Ｉｄは、従来の分布型増幅器の利得Ｉｄより９倍高く、高利得化が図られていることが分かる。
また、カットオフ周波数は、増幅ブロック３−ｎのトランジスタ６の入力容量Ｃｔｎと入力コンデンサ４（容量値Ｃｎ）との合成容量と、入力伝送線路１−ｎのインダクタンス成分Ｌｎとの積で与えられるため、図９の条件では、ｎがどの値であってもカットオフ周波数が等しくなっている。
ここでは、ｎがどの値であってもカットオフ周波数が等しいものを示したが、カットオフ周波数が略等しければ、若干の相違があっても、従来のようにカットオフ周波数が不一致である場合よりも高利得化が図られる。
【００２７】
以上で明らかなように、この実施の形態１によれば、入力伝送線路１に対するＮ個の増幅ブロック３−１〜３−Ｎの接続間隔が、信号入力端子ＲＦｉｎから遠くなるほど広がっており、かつ、Ｎ個の増幅ブロック３−１〜３−Ｎの中で、信号入力端子ＲＦｉｎと遠い側の入力伝送線路１に接続される増幅ブロック３−ｎ内の入力コンデンサ４ほど容量値Ｃｎが小さくなっているように構成したので、高利得化、高出力化及び広帯域化を同時に図ることができる効果を奏する。
【００２８】
また、この実施の形態１によれば、ｎ番目の増幅ブロック３−ｎにおけるトランジスタ６の入力容量Ｃｔｎ及び入力コンデンサ４（容量値Ｃｎ）の合成容量と、入力伝送線路１−ｎのインダクタンス成分Ｌｎとの積が、Ｎ番目の増幅ブロック３−Ｎにおけるトランジスタ６の入力容量ＣｔＮ及び入力コンデンサ４（容量値ＣＮ）の合成容量と、入力伝送線路１−Ｎのインダクタンス成分ＬＮとの積と一致しているように構成したので、入力擬似伝送線路７−１，７−２，・・・，７−Ｎのカットオフ周波数が一致し、更なる高利得化を図ることができる効果を奏する。
ただし、上記の積が完全に一致していない場合でも、概ね一致していれば、入力擬似伝送線路７−１，７−２，・・・，７−Ｎのカットオフ周波数が概ね一致するため、高利得化を図ることができる効果を奏する。
【００２９】
実施の形態２．
上記実施の形態１では、バイアス抵抗５の抵抗値が、入力コンデンサ４の容量値Ｃ１，Ｃ２，・・・，ＣＮから計算されるインピーダンスの絶対値より遥かに大きく、無視できるものとして説明したが、場合によっては、バイアス抵抗５の抵抗値を大きくできない場合がある。
この実施の形態２では、バイアス抵抗５の抵抗値を大きくできない場合について説明する。
【００３０】
図１０はバイアス抵抗５の抵抗値が３００Ωである場合において、従来の分布型増幅器における入力コンデンサ４（容量値Ｃｎ）と、入力伝送線路１−ｎのインダクタンス成分Ｌｎとの関係を示す表図である。
この実施の形態２では、バイアス抵抗５の抵抗値を考慮しながら、入力伝送線路１に対するＮ個の増幅ブロック３−１〜３−Ｎの接続間隔が、信号入力端子ＲＦｉｎから遠くなるほど広がるように設定するとともに、Ｎ個の増幅ブロック３−１〜３−Ｎの中で、信号入力端子ＲＦｉｎと遠い側の入力伝送線路１に接続される増幅ブロック３−ｎ内の入力コンデンサ４ほど容量値Ｃｎが小さくなるように設定している。
即ち、この実施の形態２では、バイアス抵抗５の抵抗値を考慮して、増幅ブロック３−ｎの入力コンデンサ４（容量値Ｃｎ）と、入力伝送線路１−ｎのインダクタンス成分Ｌｎとが図１１の関係を満足するように、増幅ブロック３−ｎのトランジスタ６の入力容量Ｃｔｎ、入力コンデンサ４（容量値Ｃｎ）及びバイアス抵抗５の抵抗値と、入力伝送線路１−ｎのインダクタンス成分Ｌｎとを設定している。
【００３１】
以下、ｎ＝１０である場合を例にとって、この実施の形態２と従来の分布型増幅器の性能差を説明する。
図１２は増幅ブロック３−１０のトランジスタ６の入力容量Ｃｔｎにおける電圧振幅の差異を示す説明図である。
図１２では、この実施の形態２の分布型増幅器の電圧振幅量を従来の分布型増幅器の電圧振幅量で割った値を示している。
この実施の形態２では、バイアス抵抗５が存在していても、入力伝送線路１に対するＮ個の増幅ブロック３−１〜３−Ｎの接続間隔が、信号入力端子ＲＦｉｎから遠くなるほど広がるように設定するとともに、バイアス抵抗５の効果を考慮して、必要な入力擬似伝送線路７−ｎの特性インピーダンスＺｎを満たすようにパラメータを与えるようにする。
【００３２】
即ち、この実施の形態２では、バイアス抵抗５の抵抗値を大きくできない場合において、入力擬似伝送線路７−１，７−２，・・・，７−Ｎのカットオフ周波数を全て等しくする場合、ｎ番目の増幅ブロック３−ｎにおけるトランジスタ６の入力容量Ｃｔｎ、入力コンデンサ４（容量値Ｃｎ）及びバイアス抵抗５の合成容量と、入力伝送線路１−ｎのインダクタンス成分Ｌｎとの積が、Ｎ番目の増幅ブロック３−Ｎにおけるトランジスタ６の入力容量ＣｔＮ、入力コンデンサ４（容量値ＣＮ）及びバイアス抵抗５の合成容量と、入力伝送線路１−Ｎのインダクタンス成分ＬＮとの積と一致（概ね一致している場合も含む）しているようにする。
これにより、従来の分布型増幅器と比較して、トランジスタ６の入力容量Ｃｔｎにおける電圧振幅を大きくすることができるようになり、その結果として、増幅ブロック３−ｎの利得Ｉｄを高くすることができることが分かる。
【００３３】
以上で明らかなように、バイアス抵抗５の抵抗値を大きくできない場合においても、上記実施の形態１と同様に、高利得化、高出力化及び広帯域化を同時に図ることができる効果を奏する。
【００３４】
上記実施の形態１，２では、Ｎ個の増幅ブロック３−１〜３−Ｎのトランジスタ６のゲート幅が全て同一であるものを想定しているが、各々のトランジスタ６のゲート幅が異なっていてもよい。
上記実施の形態１，２では、入力伝送線路１−ｎの具体的な構成を言及していないが、入力伝送線路１−ｎがワイヤで構成されているものであってもよいし、ワイヤと伝送線路が組み合わされたものであってもよい。
上記実施の形態１，２では、入力コンデンサ４と並列にバイアス抵抗５が接続されているものを示したが、バイアス抵抗が不要なトランジスタ６を使用する場合、バイアス抵抗５を省略するようにしてもよい。
【００３５】
上記実施の形態１，２では、トランジスタ６と入力コンデンサ４が直列に接続されているものを示したが、トランジスタ６の入力容量Ｃｔｎが十分に小さい場合、入力コンデンサ４を省略する（容量値を無限大にする）ようにしてもよい。
上記実施の形態１，２では、増幅ブロック３−ｎがトランジスタ６（単体トランジスタ）を実装しているものを示したが、トランジスタ６の代わりに、例えば、カスコード構成の増幅器を実装するようにしてもよい。
【００３６】
実施の形態３．
上記実施の形態１，２では、入力伝送線路１に対するＮ個の増幅ブロック３−１〜３−Ｎの接続間隔が、信号入力端子ＲＦｉｎから遠くなるほど広がっており、かつ、Ｎ個の増幅ブロック３−１〜３−Ｎの中で、信号入力端子ＲＦｉｎと遠い側の入力伝送線路１に接続される増幅ブロック３−ｎ内の入力コンデンサ４ほど容量値Ｃｎが小さくなっているものを示したが、入力伝送線路１に対するＮ個の増幅ブロック３−１〜３−Ｎの接続間隔が、信号入力端子ＲＦｉｎから遠くなるほど広がっており、かつ、Ｎ個の増幅ブロック３−１〜３−Ｎの中で、信号入力端子ＲＦｉｎと遠い側の入力伝送線路１に接続される増幅ブロック３−ｎほど、トランジスタ６の入力容量Ｃｔｎ及び入力コンデンサ４（容量値Ｃｎ）の合成容量が小さくなっているようにしてもよい。
即ち、増幅ブロック３−ｎにおけるトランジスタ６の入力容量Ｃｔｎ及び入力コンデンサ４（容量値Ｃｎ）の合成容量が、ｎの値が大きくなるほど小さくなっているようにしてもよい。
この実施の形態３では、バイアス抵抗５の抵抗値は、入力コンデンサ４の容量値Ｃ１，Ｃ２，・・・，ＣＮから計算されるインピーダンスの絶対値より遥かに大きく、無視できるものとする。
【００３７】
以下、増幅ブロック３−１におけるトランジスタ６のパラメータを除き、増幅ブロック３−２〜３−Ｎにおけるトランジスタ６の入力容量Ｃｔｎやカットオフ周波数などの各パラメータが上記実施の形態１と同一であるとして、この実施の形態３と従来の分布型増幅器を比較する。
ここでは、増幅ブロック３−１におけるトランジスタ６のゲート幅が、増幅ブロック３−２〜３−Ｎにおけるトランジスタ６のゲート幅の１．５倍であるため、増幅ブロック３−１におけるトランジスタ６の入力容量Ｃｔ１が、増幅ブロック３−２〜３−Ｎにおけるトランジスタ６の入力容量Ｃｔｎの１．５倍である例を説明する。
【００３８】
図１３は従来の分布型増幅器における増幅ブロック３−ｎの入力コンデンサ４（容量値Ｃｎ）と、入力伝送線路１−ｎのインダクタンス成分Ｌｎと、入力擬似伝送線路７−ｎの特性インピーダンスＺｎと、トランジスタ６の入力容量Ｃｔｎと入力コンデンサ４（容量値Ｃｎ）の合成容量との関係を示す表図である。
この実施の形態３では、入力伝送線路１に対するＮ個の増幅ブロック３−１〜３−Ｎの接続間隔が、信号入力端子ＲＦｉｎから遠くなるほど広がるように設定するとともに、Ｎ個の増幅ブロック３−１〜３−Ｎの中で、信号入力端子ＲＦｉｎと遠い側の入力伝送線路１に接続される増幅ブロック３−ｎほど、トランジスタ６の入力容量Ｃｔｎ及び入力コンデンサ４（容量値Ｃｎ）の合成容量が小さくなるように設定している。
即ち、この実施の形態３では、増幅ブロック３−ｎの入力コンデンサ４（容量値Ｃｎ）と、入力伝送線路１−ｎのインダクタンス成分Ｌｎと、入力擬似伝送線路７−ｎの特性インピーダンスＺｎと、トランジスタ６の入力容量Ｃｔｎと入力コンデンサ４（容量値Ｃｎ）の合成容量とが図１４の関係を満足するように、増幅ブロック３−ｎのトランジスタ６の入力容量Ｃｔｎと、入力コンデンサ４（容量値Ｃｎ）と、入力伝送線路１−ｎのインダクタンス成分Ｌｎとを設定している。
【００３９】
図１３及び図１４より、この実施の形態３の分布型増幅器では、例えば、ｎ＝１０における入力コンデンサ４の容量値Ｃ１０が、従来の一分布型増幅器における入力コンデンサ４の容量値Ｃ１０と比較して、６倍大きい値になることが分かる。
この実施の形態３と従来の分布型増幅器において、ｎ＝１０における増幅ブロック３−１０の利得Ｉｄを式（２）によって計算すると、この実施の形態３の分布型増幅器の利得Ｉｄは、従来の分布型増幅器の利得Ｉｄより６倍高く、高利得化が図られていることが分かる。
したがって、この実施の形態３では、増幅ブロック３の段数を増やしても、分布型増幅器の利得を高めることができるため、上記実施の形態１と同様に、高利得化、高出力化及び広帯域化を同時に図ることができる効果を奏する。
【００４０】
この実施の形態３では、増幅ブロック３−１におけるトランジスタ６のゲート幅が、増幅ブロック３−２〜３−Ｎにおけるトランジスタ６のゲート幅より大きいものを示したが、増幅ブロック３−１〜３−Ｎにおけるトランジスタ６のゲート幅の組み合わせが異なっていてもよい。
この実施の形態３では、入力伝送線路１−ｎの具体的な構成を言及していないが、入力伝送線路１−ｎがワイヤで構成されているものであってもよいし、ワイヤと伝送線路が組み合わされたものであってもよい。
この実施の形態３では、入力コンデンサ４と並列にバイアス抵抗５が接続されているものを示したが、バイアス抵抗が不要なトランジスタ６を使用する場合、バイアス抵抗５を省略するようにしてもよい。また、増幅ブロック３−１〜３−Ｎにおけるバイアス抵抗５の抵抗値が異なっていてもよい。
【００４１】
この実施の形態３では、トランジスタ６と入力コンデンサ４が直列に接続されているものを示したが、トランジスタ６の入力容量Ｃｔｎが十分に小さい場合、入力コンデンサ４を省略する（容量値を無限大にする）ようにしてもよい。
この実施の形態３では、増幅ブロック３−ｎがトランジスタ６（単体トランジスタ）を実装しているものを示したが、トランジスタ６の代わりに、例えば、カスコード構成の増幅器を実装するようにしてもよい。
【００４２】
実施の形態４．
上記実施の形態１では、ｎ番目の増幅ブロック３−ｎにおけるトランジスタ６の入力容量Ｃｔｎ及び入力コンデンサ４（容量値Ｃｎ）の合成容量と、入力伝送線路１−ｎのインダクタンス成分Ｌｎとの積が、Ｎ番目の増幅ブロック３−Ｎにおけるトランジスタ６の入力容量ＣｔＮ及び入力コンデンサ４（容量値ＣＮ）の合成容量と、入力伝送線路１−Ｎのインダクタンス成分ＬＮとの積と一致しているものを示したが、ｎ番目の増幅ブロック３−ｎにおけるトランジスタ６の入力容量Ｃｔｎ及び入力コンデンサ４（容量値Ｃｎ）と入力伝送線路１−ｎの容量成分Ｃｐｎとの合成容量と、入力伝送線路１−ｎのインダクタンス成分Ｌｎとの積が、Ｎ番目の増幅ブロック３−Ｎにおけるトランジスタ６の入力容量ＣｔＮ及び入力コンデンサ４（容量値ＣＮ）と入力伝送線路１−Ｎの容量成分ＣｐＮとの合成容量と、入力伝送線路１−Ｎのインダクタンス成分ＬＮとの積と一致（概ね一致している場合も含む）しているものであってもよい。
この実施の形態４では、バイアス抵抗５の抵抗値は、入力コンデンサ４の容量値Ｃ１，Ｃ２，・・・，ＣＮから計算されるインピーダンスの絶対値より遥かに大きく、無視できるものとする。
【００４３】
以下、増幅ブロック３−１におけるトランジスタ６などのパラメータが上記実施の形態１と同一であるとして、この実施の形態４と従来の分布型増幅器を比較する。
ただし、入力伝送線路１−１〜１−Ｎの容量成分Ｃｐ１〜ＣｐＮが０．０１ｐＦであるものとする。
図１５は従来の分布型増幅器における増幅ブロック３−ｎの入力コンデンサ４（容量値Ｃｎ）と、入力伝送線路１−ｎのインダクタンス成分Ｌｎと、入力擬似伝送線路７−ｎの特性インピーダンスＺｎとの関係を示す表図である。
図１５において、入力コンデンサ４（容量値Ｃｎ）に注目すると、ｎ＞９で必要な容量がマイナスとなる。当然ながら、負の容量成分を作成することはできないので、従来の分布型増幅器の場合、設定したトランジスタ６のパラメータの元では、トランジスタ６の数は８個が限界となる。
【００４４】
この実施の形態４では、入力伝送線路１に対するＮ個の増幅ブロック３−１〜３−Ｎの接続間隔が、信号入力端子ＲＦｉｎから遠くなるほど広がるように設定するとともに、ｎ番目の増幅ブロック３−ｎにおけるトランジスタ６の入力容量Ｃｔｎ及び入力コンデンサ４（容量値Ｃｎ）と入力伝送線路１−ｎの容量成分Ｃｐｎとの合成容量と、入力伝送線路１−ｎのインダクタンス成分Ｌｎとの積が、Ｎ番目の増幅ブロック３−Ｎにおけるトランジスタ６の入力容量ＣｔＮ及び入力コンデンサ４（容量値ＣＮ）と入力伝送線路１−Ｎの容量成分ＣｐＮとの合成容量と、入力伝送線路１−Ｎのインダクタンス成分ＬＮとの積と一致（概ね一致している場合も含む）しているように設定している。
このように設定することで、増幅ブロック３−ｎの入力コンデンサ４（容量値Ｃｎ）と、入力伝送線路１−ｎのインダクタンス成分Ｌｎと、入力擬似伝送線路７−ｎの特性インピーダンスＺｎとの関係が、図１６に示す関係を満足するようにしている。
【００４５】
これにより、ｎ＞９でも必要な容量がマイナスにならず、実現可能な正の容量になる。したがって、この実施の形態４では、トランジスタ６の数を１０個にすることができる。
例えば、ｎ＝８の入力コンデンサ４（容量値Ｃ８）に注目すると、この実施の形態４の分布型増幅器では、従来の分布型増幅器と比較して、約１２倍の大きさの値になることが分かる。
この実施の形態４と従来の分布型増幅器において、ｎ＝８における増幅ブロック３−１０の利得Ｉｄを式（２）によって計算すると、この実施の形態４の分布型増幅器の利得Ｉｄは、従来の分布型増幅器の利得Ｉｄより１２倍高く、高利得化が図られていることが分かる。
したがって、この実施の形態４では、増幅ブロック３の段数を増やしても、分布型増幅器の利得を高めることができるため、上記実施の形態１と同様に、高利得化、高出力化及び広帯域化を同時に図ることができる効果を奏する。
なお、従来の分布型増幅器と同じ利得で良い場合でも、この実施の形態４の分布型増幅器であれば、従来の分布型増幅器と比較して、トランジスタの数を増やすことができるため、増幅器を高出力化することができる。
【００４６】
この実施の形態４では、Ｎ個の増幅ブロック３−１〜３−Ｎのトランジスタ６のゲート幅が全て同一であるものを想定しているが、各々のトランジスタ６のゲート幅が異なっていてもよい。
この実施の形態４では、入力伝送線路１−ｎの具体的な構成を言及していないが、入力伝送線路１−ｎがワイヤで構成されているものであってもよいし、ワイヤと伝送線路が組み合わされたものであってもよい。
この実施の形態４では、入力コンデンサ４と並列にバイアス抵抗５が接続されているものを示したが、バイアス抵抗が不要なトランジスタ６を使用する場合、バイアス抵抗５を省略するようにしてもよい。
【００４７】
この実施の形態４では、トランジスタ６と入力コンデンサ４が直列に接続されているものを示したが、トランジスタ６の入力容量Ｃｔｎが十分に小さい場合、入力コンデンサ４を省略する（容量値を無限大にする）ようにしてもよい。
この実施の形態４では、増幅ブロック３−ｎがトランジスタ６（単体トランジスタ）を実装しているものを示したが、トランジスタ６の代わりに、例えば、カスコード構成の増幅器を実装するようにしてもよい。
【００４８】
実施の形態５．
上記実施の形態１では、上記の式（４）に示すように、入力伝送線路１−ｎのインダクタンス成分Ｌｎと、トランジスタ６の入力容量Ｃｔｎと、入力コンデンサ４（容量値Ｃｎ）とから入力擬似伝送線路７−ｎの特性インピーダンスＺｎが決まるものを示している。
式（４）を元に単純に言い換えると、特性インピーダンスＺｎを得ると同時に容量値Ｃｎを大きくするために、入力伝送線路１−ｎのインダクタンス成分Ｌｎを大きくしている。これにより、分布型増幅器の高利得化、高出力化及び広帯域化を実現している。
この実施の形態５では、式（４）にインダクタのパラメータを加えた場合について説明する。
【００４９】
図１７はこの発明の実施の形態５による分布型増幅器を示す構成図である。
ショートスタブ８−１〜８−Ｎは一端が増幅ブロック３−１〜３−Ｎと入力伝送線路１−１〜１−Ｎの接続箇所に接続されている並列インダクタであり、ショートスタブ８−１〜８−Ｎの他端はビアホール９に接続されている。
ビアホール９はグランドに接地されている。
【００５０】
ここで、ショートスタブ８−１〜８−Ｎのインダクタンス成分をＬｓ１〜ＬｓＮとすると、上記の式（４）は、下記の式（５）のように書き換えることができる。式（４）との違いは、分母にインダクタンス成分Ｌｓｎの項が入っている点である。
2014178261.tif 000007
【００５１】
式（１）及び式（２）で示したように、容量値Ｃｎを大きくすることで、増幅ブロック３−ｎの利得を改善することができ、それによって分布型増幅器の利得を改善することができる。
式（５）より、ショートスタブ８−ｎの小さなインダクタンス成分Ｌｓｎを与えることで、トランジスタ６の入力容量Ｃｔｎ及び入力擬似伝送線路７−ｎの特性インピーダンスＺｎの値を変えることなく、容量値Ｃｎを大きくすることができる。
そのため、この実施の形態５の分布型増幅器は、各増幅ブロックの利得を改善することができ、それによって分布型増幅器の利得を改善することができる。
【００５２】
この実施の形態５では、上記実施の形態１の分布型増幅器に対して、並列インダクタであるショートスタブ８−１〜８−Ｎを追加するようにしている。
この場合、ｎ番目の増幅ブロック３−ｎにおけるトランジスタ６の入力容量Ｃｔｎ及び入力コンデンサ４（容量値Ｃｎ）の合成容量と、ｎ番目の増幅ブロック３−ｎに接続されているショートスタブ８−ｎ（並列インダクタ）と入力伝送線路１−ｎのインダクタンス成分Ｌｎの合成インダクタンスとの積が、Ｎ番目の増幅ブロック３−Ｎにおけるトランジスタ６の入力容量ＣｔＮ及び入力コンデンサ４（容量値ＣＮ）の合成容量と、Ｎ番目の増幅ブロック３−Ｎに接続されているショートスタブ８−Ｎ（並列インダクタ）と入力伝送線路１−Ｎのインダクタンス成分ＬＮの合成インダクタンスとの積と一致（概ね一致している場合も含む）しているように構成する。
これにより、入力擬似伝送線路７−１，７−２，・・・，７−Ｎのカットオフ周波数が一致し、更なる高利得化を図ることができる効果を奏する。
【００５３】
この実施の形態５では、上記実施の形態１の分布型増幅器に対して、並列インダクタであるショートスタブ８−１〜８−Ｎを追加するものを示しているが、上記実施の形態２の分布型増幅器に対して、並列インダクタであるショートスタブ８−１〜８−Ｎを追加するようにしてもよい。
この場合、ｎ番目の増幅ブロック３−ｎにおけるトランジスタ６の入力容量Ｃｔｎ、入力コンデンサ４（容量値Ｃｎ）及びバイアス抵抗５の合成容量と、ｎ番目の増幅ブロック３−ｎに接続されているショートスタブ８−ｎ（並列インダクタ）と入力伝送線路１−ｎのインダクタンス成分Ｌｎの合成インダクタンスとの積が、Ｎ番目の増幅ブロック３−Ｎにおけるトランジスタ６の入力容量ＣｔＮ、入力コンデンサ４（容量値ＣＮ）及びバイアス抵抗５の合成容量と、Ｎ番目の増幅ブロック３−Ｎに接続されているショートスタブ８−Ｎ（並列インダクタ）と入力伝送線路１−Ｎのインダクタンス成分ＬＮの合成インダクタンスとの積と一致（概ね一致している場合も含む）しているように構成する。
【００５４】
また、この実施の形態５では、上記実施の形態３，４の分布型増幅器に対して、並列インダクタであるショートスタブ８−１〜８−Ｎを追加するようにしてもよい。
この場合、ｎ番目の増幅ブロック３−ｎにおけるトランジスタ６の入力容量Ｃｔｎ及び入力コンデンサ４（容量値Ｃｎ）と入力伝送線路１−ｎのＣｐｎとの合成容量と、ｎ番目の増幅ブロック３−ｎに接続されているショートスタブ８−ｎ（並列インダクタ）と入力伝送線路１−ｎのインダクタンス成分Ｌｎの合成インダクタンスとの積が、Ｎ番目の増幅ブロック３−Ｎにおけるトランジスタ６の入力容量ＣｔＮ及び入力コンデンサ４（容量値ＣＮ）と入力伝送線路１−ＮのＣｐＮとの合成容量と、Ｎ番目の増幅ブロック３−Ｎに接続されているショートスタブ８−Ｎ（並列インダクタ）と入力伝送線路１−Ｎのインダクタンス成分ＬＮの合成インダクタンスとの積と一致（概ね一致している場合も含む）しているように構成する。
【００５５】
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
【産業上の利用可能性】
【００５６】
この発明は、高利得化、高出力化及び広帯域化を同時に図る必要がある分布型増幅器に適している。
【符号の説明】
【００５７】
１−１〜１−Ｎ  入力伝送線路、２−１〜２−Ｎ  出力伝送線路、３−１〜３−Ｎ  増幅ブロック、４  入力コンデンサ、５  バイアス抵抗、６  トランジスタ、７−１〜７−Ｎ  入力擬似伝送線路、８−１〜８−Ｎ  ショートスタブ（並列インダクタ）、９  ビアホール、１０１−１〜１０１−Ｎ  入力伝送線路、１０２  出力伝送線路、１０３−１〜１０３−Ｎ  増幅ブロック、１０４  入力コンデンサ、１０５  バイアス抵抗、１０６  トランジスタ。
【図１】
2014178261.tif 000008
【図２】
2014178261.tif 000009
【図３】
2014178261.tif 000010
【図４】
2014178261.tif 000011
【図５】
2014178261.tif 000012
【図６】
2014178261.tif 000013
【図７】
2014178261.tif 000014
【図８】
2014178261.tif 000015
【図９】
2014178261.tif 000016
【図１０】
2014178261.tif 000017
【図１１】
2014178261.tif 000018
【図１２】
2014178261.tif 000019
【図１３】
2014178261.tif 000020
【図１４】
2014178261.tif 000021
【図１５】
2014178261.tif 000022
【図１６】
2014178261.tif 000023
【図１７】
2014178261.tif 000024
【図１８】
2014178261.tif 000025
【手続補正書】
【提出日】平成27年5月8日(2015.5.8)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
【図１】この発明の実施の形態１による分布型増幅器を示す構成図である。
【図２】増幅ブロック３−１〜３−Ｎのうち、信号入力端子ＲＦｉｎに近い側からｎ番目（ｎ＝１，２，・・・，Ｎ−１）の増幅ブロック３−ｎを示す構成図である。
【図３】分布型増幅器における各々の入力擬似伝送線路７−１〜７−Ｎを示す説明図である。
【図４】増幅ブロック３−ｎの等価回路である。
【図５】不均一分布型増幅器における入力擬似伝送線路の特性インピーダンスＺｎを示す表図である。
【図６】従来の不均一分布型増幅器における増幅ブロック３−ｎの入力コンデンサ４（容量値Ｃｎ）と、入力伝送線路１−ｎのインダクタンス成分Ｌｎと、入力擬似伝送線路７−ｎの特性インピーダンスＺｎとの関係を示す表図である。
【図７】実施の形態１の分布型増幅器における増幅ブロック３−ｎの入力コンデンサ４（容量値Ｃｎ）と、入力伝送線路１−ｎのインダクタンス成分Ｌｎと、入力擬似伝送線路７−ｎの特性インピーダンスＺｎとの関係を示す表図である。
【図８】従来の分布型増幅器における増幅ブロック３−ｎの入力コンデンサ４（容量値Ｃｎ）と、入力伝送線路１−ｎのインダクタンス成分Ｌｎと、入力擬似伝送線路７−ｎの特性インピーダンスＺｎと、入力擬似伝送線路７−ｎのカットオフ周波数との関係を示す表図である。
【図９】実施の形態１の分布型増幅器における増幅ブロック３−ｎの入力コンデンサ４（容量値Ｃｎ）と、入力伝送線路１−ｎのインダクタンス成分Ｌｎと、入力擬似伝送線路７−ｎの特性インピーダンスＺｎと、入力擬似伝送線路７−ｎのカットオフ周波数との関係を示す表図である。
【図１０】バイアス抵抗５の抵抗値が３００Ωである場合において、従来の分布型増幅器における入力コンデンサ４（容量値Ｃｎ）と、入力伝送線路１−ｎのインダクタンス成分Ｌｎとの関係を示す表図である。
【図１１】バイアス抵抗５の抵抗値が３００Ωである場合において、実施の形態２の分布型増幅器における入力コンデンサ４（容量値Ｃｎ）と、入力伝送線路１−ｎのインダクタンス成分Ｌｎとの関係を示す表図である。
【図１２】増幅ブロック３−１０のトランジスタ６の入力容量Ｃｔｎにおける電圧振幅の差異を示す説明図である。
【図１３】従来の分布型増幅器における増幅ブロック３−ｎの入力コンデンサ４（容量値Ｃｎ）と、入力伝送線路１−ｎのインダクタンス成分Ｌｎと、入力擬似伝送線路７−ｎの特性インピーダンスＺｎと、トランジスタ６の入力容量Ｃｔｎと入力コンデンサ４（容量値Ｃｎ）の合成容量との関係を示す表図である。
【図１４】実施の形態３の分布型増幅器における増幅ブロック３−ｎの入力コンデンサ４（容量値Ｃｎ）と、入力伝送線路１−ｎのインダクタンス成分Ｌｎと、入力擬似伝送線路７−ｎの特性インピーダンスＺｎと、トランジスタ６の入力容量Ｃｔｎと入力コンデンサ４（容量値Ｃｎ）の合成容量との関係を示す表図である。
【図１５】従来の分布型増幅器における増幅ブロック３−ｎの入力コンデンサ４（容量値Ｃｎ）と、入力伝送線路１−ｎのインダクタンス成分Ｌｎと、入力擬似伝送線路７−ｎの特性インピーダンスＺｎとの関係を示す表図である。
【図１６】実施の形態４の分布型増幅器における増幅ブロック３−ｎの入力コンデンサ４（容量値Ｃｎ）と、入力伝送線路１−ｎのインダクタンス成分Ｌｎと、入力擬似伝送線路７−ｎの特性インピーダンスＺｎとの関係を示す表図である。
【図１７】この発明の実施の形態５による分布型増幅器を示す構成図である。
【図１８】非特許文献１に開示されている分布型増幅器を示す構成図である。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
次に動作について説明する。
分布型増幅器の利得を決める要因は、増幅ブロック３−１〜３−Ｎにおける入力コンデンサ４の容量値Ｃ１，Ｃ２，・・・，ＣＮである。
図２は増幅ブロック３−１〜３−Ｎのうち、信号入力端子ＲＦｉｎに近い側からｎ番目（ｎ＝１，２，・・・，Ｎ−１）の増幅ブロック３−ｎを示す構成図である。
ここでは、増幅ブロック３−ｎにおけるトランジスタ６の入力容量がＣｔｎ、増幅ブロック３−ｎにおける入力コンデンサ４の容量値がＣｎであるとする。
【手続補正３】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
一端が信号入力端子に接続されている入力伝送線路と、
一端が信号出力端子に接続されている出力伝送線路と、
一端が上記入力伝送線路に接続されているコンデンサと、入力端子が上記コンデンサの他端に接続され、出力端子が上記出力伝送線路に接続されているトランジスタとからなる複数の増幅ブロックとを備え、
上記複数の増幅ブロックの中で、上記信号入力端子と近い側の入力伝送線路に接続されている増幅ブロックほど、上記信号出力端子と遠い側の出力伝送線路に接続されている分布型増幅器において、
上記入力伝送線路に対する上記複数の増幅ブロックの接続間隔が、上記信号入力端子から遠くなるほど広がっており、かつ、上記複数の増幅ブロックの中で、上記信号入力端子と遠い側の入力伝送線路に接続される増幅ブロック内のコンデンサほど容量値が小さくなっていることを特徴とする分布型増幅器。
【請求項２】
Ｎ個の増幅ブロックが接続されている入力伝送線路において、
上記信号入力端子に近い側からｎ番目（ｎ＝１，２，・・・，Ｎ−１）の増幅ブロックが接続されている位置と、（ｎ＋１）番目の増幅ブロックが接続されている位置との間の伝送線路をＴＬｎ＋１で表すと、
上記ｎ番目の増幅ブロックにおけるトランジスタの入力容量とコンデンサとの合成容量と、上記伝送線路ＴＬｎのインダクタンス成分との積が、
上記Ｎ番目の増幅ブロックにおけるトランジスタの入力容量とコンデンサとの合成容量と、上記伝送線路ＴＬＮのインダクタンス成分との積と一致していることを特徴とする請求項１記載の分布型増幅器。
【請求項３】
一端が上記増幅ブロックと上記入力伝送線路の接続箇所に接続され、他端が接地されている複数の並列インダクタを備えたことを特徴とする請求項１記載の分布型増幅器。
【請求項４】
Ｎ個の増幅ブロックが接続されている入力伝送線路において、
上記信号入力端子に近い側からｎ番目（ｎ＝１，２，・・・，Ｎ−１）の増幅ブロックが接続されている位置と、（ｎ＋１）番目の増幅ブロックが接続されている位置との間の伝送線路をＴＬｎ＋１で表すと、
上記ｎ番目の増幅ブロックにおけるトランジスタの入力容量とコンデンサとの合成容量と、上記ｎ番目の増幅ブロックに接続されている並列インダクタと上記伝送線路ＴＬｎのインダクタンス成分の合成インダクタンスとの積が、
上記Ｎ番目の増幅ブロックにおけるトランジスタの入力容量とコンデンサとの合成容量と、上記Ｎ番目の増幅ブロックに接続されている並列インダクタと上記伝送線路ＴＬＮのインダクタンス成分の合成インダクタンスとの積と一致していることを特徴とする請求項３記載の分布型増幅器。
【請求項５】
一端が信号入力端子に接続されている入力伝送線路と、
一端が信号出力端子に接続されている出力伝送線路と、
一端が上記入力伝送線路に接続されているコンデンサと、入力端子が上記コンデンサの他端に接続され、出力端子が上記出力伝送線路に接続されているトランジスタと、上記コンデンサと並列に接続されている抵抗とからなる複数の増幅ブロックとを備え、
上記複数の増幅ブロックの中で、上記信号入力端子と近い側の入力伝送線路に接続されている増幅ブロックほど、上記信号出力端子と遠い側の出力伝送線路に接続されている分布型増幅器において、
上記入力伝送線路に対する上記複数の増幅ブロックの接続間隔が、上記信号入力端子から遠くなるほど広がっており、かつ、上記複数の増幅ブロックの中で、上記信号入力端子と遠い側の入力伝送線路に接続される増幅ブロック内のコンデンサほど容量値が小さくなっていることを特徴とする分布型増幅器。
【請求項６】
Ｎ個の増幅ブロックが接続されている入力伝送線路において、
上記信号入力端子に近い側からｎ番目（ｎ＝１，２，・・・，Ｎ−１）の増幅ブロックが接続されている位置と、（ｎ＋１）番目の増幅ブロックが接続されている位置との間の伝送線路をＴＬｎ＋１で表すと、
上記ｎ番目の増幅ブロックにおけるトランジスタの入力容量、コンデンサ及び抵抗の合成容量と、上記伝送線路ＴＬｎのインダクタンス成分との積が、
上記Ｎ番目の増幅ブロックにおけるトランジスタの入力容量、コンデンサ及び抵抗の合成容量と、上記伝送線路ＴＬＮのインダクタンス成分との積と一致していることを特徴とする請求項５記載の分布型増幅器。
【請求項７】
一端が上記増幅ブロックと上記入力伝送線路の接続箇所に接続され、他端が接地されている複数の並列インダクタを備えたことを特徴とする請求項５記載の分布型増幅器。
【請求項８】
Ｎ個の増幅ブロックが接続されている入力伝送線路において、
上記信号入力端子に近い側からｎ番目（ｎ＝１，２，・・・，Ｎ−１）の増幅ブロックが接続されている位置と、（ｎ＋１）番目の増幅ブロックが接続されている位置との間の伝送線路をＴＬｎ＋１で表すと、
上記ｎ番目の増幅ブロックにおけるトランジスタの入力容量、コンデンサ及び抵抗の合成容量と、上記ｎ番目の増幅ブロックに接続されている並列インダクタと上記伝送線路ＴＬｎのインダクタンス成分の合成インダクタンスとの積が、
上記Ｎ番目の増幅ブロックにおけるトランジスタの入力容量、コンデンサ及び抵抗の合成容量と、上記Ｎ番目の増幅ブロックに接続されている並列インダクタと上記伝送線路ＴＬＮのインダクタンス成分の合成インダクタンスとの積と一致していることを特徴とする請求項７記載の分布型増幅器。
【請求項９】
一端が信号入力端子に接続されている入力伝送線路と、
一端が信号出力端子に接続されている出力伝送線路と、
一端が上記入力伝送線路に接続されているコンデンサと、入力端子が上記コンデンサの他端に接続され、出力端子が上記出力伝送線路に接続されているトランジスタとからなる複数の増幅ブロックとを備え、
上記複数の増幅ブロックの中で、上記信号入力端子と近い側の入力伝送線路に接続されている増幅ブロックほど、上記信号出力端子と遠い側の出力伝送線路に接続されている分布型増幅器において、
上記入力伝送線路に対する上記複数の増幅ブロックの接続間隔が、上記信号入力端子から遠くなるほど広がっており、かつ、上記複数の増幅ブロックの中で、上記信号入力端子と遠い側の入力伝送線路に接続される増幅ブロックほど、トランジスタの入力容量とコンデンサとの合成容量が小さくなっていることを特徴とする分布型増幅器。
【請求項１０】
Ｎ個の増幅ブロックが接続されている入力伝送線路において、
上記信号入力端子に近い側からｎ番目（ｎ＝１，２，・・・，Ｎ−１）の増幅ブロックが接続されている位置と、（ｎ＋１）番目の増幅ブロックが接続されている位置との間の伝送線路をＴＬｎ＋１で表すと、
上記ｎ番目の増幅ブロックにおけるトランジスタの入力容量及びコンデンサと上記伝送線路ＴＬｎの容量成分との合成容量と、上記伝送線路ＴＬｎのインダクタンス成分との積が、
上記Ｎ番目の増幅ブロックにおけるトランジスタの入力容量及びコンデンサと上記伝送線路ＴＬＮの容量成分との合成容量と、上記伝送線路ＴＬＮのインダクタンス成分との積と一致していることを特徴とする請求項９記載の分布型増幅器。
【請求項１１】
一端が上記増幅ブロックと上記入力伝送線路の接続箇所に接続され、他端が接地されている複数の並列インダクタを備えたことを特徴とする請求項９記載の分布型増幅器。
【請求項１２】
Ｎ個の増幅ブロックが接続されている入力伝送線路において、
上記信号入力端子に近い側からｎ番目（ｎ＝１，２，・・・，Ｎ−１）の増幅ブロックが接続されている位置と、（ｎ＋１）番目の増幅ブロックが接続されている位置との間の伝送線路をＴＬｎ＋１で表すと、
上記ｎ番目の増幅ブロックにおけるトランジスタの入力容量及びコンデンサと上記伝送線路ＴＬｎの容量成分との合成容量と、上記ｎ番目の増幅ブロックに接続されている並列インダクタと上記伝送線路ＴＬｎのインダクタンス成分の合成インダクタンスとの積が、
上記Ｎ番目の増幅ブロックにおけるトランジスタの入力容量及びコンデンサと上記伝送線路ＴＬＮの容量成分との合成容量と、上記Ｎ番目の増幅ブロックに接続されている並列インダクタと上記伝送線路ＴＬＮのインダクタンス成分の合成インダクタンスとの積と一致していることを特徴とする請求項１１記載の分布型増幅器。
【手続補正書】
【提出日】平成28年2月26日(2016.2.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
一端が信号入力端子に接続されている入力伝送線路と、
一端が信号出力端子に接続されている出力伝送線路と、
一端が上記入力伝送線路に接続されているコンデンサと、入力端子が上記コンデンサの他端に接続され、出力端子が上記出力伝送線路に接続されているトランジスタとからなる複数の増幅ブロックとを備え、
上記複数の増幅ブロックの中で、上記信号入力端子と近い側の入力伝送線路に接続されている増幅ブロックほど、上記信号出力端子と遠い側の出力伝送線路に接続されている分布型増幅器において、
上記入力伝送線路に対する上記複数の増幅ブロックの接続間隔が、上記信号入力端子から遠くなるほど広がっており、かつ、上記複数の増幅ブロックの中で、上記信号入力端子と遠い側の入力伝送線路に接続される増幅ブロック内のコンデンサほど容量値が小さくなっていることを特徴とする分布型増幅器。
【請求項２】
Ｎ個の増幅ブロックが接続されている入力伝送線路において、
上記信号入力端子に近い側から（ｎ−１）番目（ｎ＝２，３，・・・，Ｎ）の増幅ブロックが接続されている位置と、ｎ番目の増幅ブロックが接続されている位置との間の伝送線路をｎ番目の伝送線路とすると、
上記ｎ番目の増幅ブロックにおけるトランジスタの入力容量及び上記ｎ番目の増幅ブロックにおけるコンデンサの合成容量と、上記ｎ番目の伝送線路のインダクタンス成分との積が、
Ｎ番目の増幅ブロックにおけるトランジスタの入力容量及び上記Ｎ番目の増幅ブロックにおけるコンデンサの合成容量と、上記Ｎ番目の伝送線路のインダクタンス成分との積と一致していることを特徴とする請求項１記載の分布型増幅器。
【請求項３】
一端が上記増幅ブロックと上記入力伝送線路の接続箇所に接続され、他端が接地されている複数の並列インダクタを備えたことを特徴とする請求項１記載の分布型増幅器。
【請求項４】
Ｎ個の増幅ブロックが接続されている入力伝送線路において、
上記信号入力端子に近い側から（ｎ−１）番目（ｎ＝２，３，・・・，Ｎ）の増幅ブロックが接続されている位置と、ｎ番目の増幅ブロックが接続されている位置との間の伝送線路をｎ番目の伝送線路とすると、
上記ｎ番目の増幅ブロックにおけるトランジスタの入力容量及び上記ｎ番目の増幅ブロックにおけるコンデンサの合成容量と、一端が上記ｎ番目の増幅ブロックに接続されている上記並列インダクタ及び上記ｎ番目の伝送線路のインダクタンス成分の合成インダクタンスとの積が、
Ｎ番目の増幅ブロックにおけるトランジスタの入力容量及び上記Ｎ番目の増幅ブロックにおけるコンデンサの合成容量と、一端が上記Ｎ番目の増幅ブロックに接続されている上記並列インダクタ及び上記Ｎ番目の伝送線路のインダクタンス成分の合成インダクタンスとの積と一致していることを特徴とする請求項３記載の分布型増幅器。
【請求項５】
一端が信号入力端子に接続されている入力伝送線路と、
一端が信号出力端子に接続されている出力伝送線路と、
一端が上記入力伝送線路に接続されているコンデンサと、入力端子が上記コンデンサの他端に接続され、出力端子が上記出力伝送線路に接続されているトランジスタと、上記コンデンサと並列に接続されている抵抗とからなる複数の増幅ブロックとを備え、
上記複数の増幅ブロックの中で、上記信号入力端子と近い側の入力伝送線路に接続されている増幅ブロックほど、上記信号出力端子と遠い側の出力伝送線路に接続されている分布型増幅器において、
上記入力伝送線路に対する上記複数の増幅ブロックの接続間隔が、上記信号入力端子から遠くなるほど広がっており、かつ、上記複数の増幅ブロックの中で、上記信号入力端子と遠い側の入力伝送線路に接続される増幅ブロック内のコンデンサほど容量値が小さくなっていることを特徴とする分布型増幅器。
【請求項６】
Ｎ個の増幅ブロックが接続されている入力伝送線路において、
上記信号入力端子に近い側から（ｎ−１）番目（ｎ＝２，３，・・・，Ｎ）の増幅ブロックが接続されている位置と、ｎ番目の増幅ブロックが接続されている位置との間の伝送線路をｎ番目の伝送線路とすると、
上記ｎ番目の増幅ブロックにおけるトランジスタの入力容量、上記ｎ番目の増幅ブロックにおけるコンデンサ及び上記ｎ番目の増幅ブロックにおける抵抗の合成容量と、上記ｎ番目の伝送線路のインダクタンス成分との積が、
Ｎ番目の増幅ブロックにおけるトランジスタの入力容量、上記Ｎ番目の増幅ブロックにおけるコンデンサ及び上記Ｎ番目の増幅ブロックにおける抵抗の合成容量と、上記Ｎ番目の伝送線路のインダクタンス成分との積と一致していることを特徴とする請求項５記載の分布型増幅器。
【請求項７】
一端が上記増幅ブロックと上記入力伝送線路の接続箇所に接続され、他端が接地されている複数の並列インダクタを備えたことを特徴とする請求項５記載の分布型増幅器。
【請求項８】
Ｎ個の増幅ブロックが接続されている入力伝送線路において、
上記信号入力端子に近い側から（ｎ−１）番目（ｎ＝２，３，・・・，Ｎ）の増幅ブロックが接続されている位置と、ｎ番目の増幅ブロックが接続されている位置との間の伝送線路をｎ番目の伝送線路とすると、
上記ｎ番目の増幅ブロックにおけるトランジスタの入力容量、上記ｎ番目の増幅ブロックにおけるコンデンサ及び上記ｎ番目の増幅ブロックにおける抵抗の合成容量と、一端が上記ｎ番目の増幅ブロックに接続されている上記並列インダクタ及び上記ｎ番目の伝送線路のインダクタンス成分の合成インダクタンスとの積が、
Ｎ番目の増幅ブロックにおけるトランジスタの入力容量、上記Ｎ番目の増幅ブロックにおけるコンデンサ及び上記Ｎ番目の増幅ブロックにおける抵抗の合成容量と、一端が上記ｎ番目の増幅ブロックに接続されている上記並列インダクタ及び上記ｎ番目の伝送線路のインダクタンス成分の合成インダクタンスとの積と一致していることを特徴とする請求項７記載の分布型増幅器。
【請求項９】
一端が信号入力端子に接続されている入力伝送線路と、
一端が信号出力端子に接続されている出力伝送線路と、
一端が上記入力伝送線路に接続されているコンデンサと、入力端子が上記コンデンサの他端に接続され、出力端子が上記出力伝送線路に接続されているトランジスタとからなる複数の増幅ブロックとを備え、
上記複数の増幅ブロックの中で、上記信号入力端子と近い側の入力伝送線路に接続されている増幅ブロックほど、上記信号出力端子と遠い側の出力伝送線路に接続されている分布型増幅器において、
上記入力伝送線路に対する上記複数の増幅ブロックの接続間隔が、上記信号入力端子から遠くなるほど広がっており、かつ、上記複数の増幅ブロックの中で、上記信号入力端子と遠い側の入力伝送線路に接続される増幅ブロックほど、トランジスタの入力容量とコンデンサとの合成容量が小さくなっていることを特徴とする分布型増幅器。
【請求項１０】
Ｎ個の増幅ブロックが接続されている入力伝送線路において、
上記信号入力端子に近い側から（ｎ−１）番目（ｎ＝２，３，・・・，Ｎ）の増幅ブロックが接続されている位置と、ｎ番目の増幅ブロックが接続されている位置との間の伝送線路をｎ番目の伝送線路とすると、
上記ｎ番目の増幅ブロックにおけるトランジスタの入力容量、上記ｎ番目の増幅ブロックにおけるコンデンサ及び上記ｎ番目の伝送線路の容量成分の合成容量と、上記ｎ番目の伝送線路のインダクタンス成分との積が、
Ｎ番目の増幅ブロックにおけるトランジスタの入力容量、上記Ｎ番目の増幅ブロックにおけるコンデンサ及び上記Ｎ番目の伝送線路の容量成分の合成容量と、上記Ｎ番目の伝送線路のインダクタンス成分との積と一致していることを特徴とする請求項９記載の分布型増幅器。
【請求項１１】
一端が上記増幅ブロックと上記入力伝送線路の接続箇所に接続され、他端が接地されている複数の並列インダクタを備えたことを特徴とする請求項９記載の分布型増幅器。
【請求項１２】
Ｎ個の増幅ブロックが接続されている入力伝送線路において、
上記信号入力端子に近い側から（ｎ−１）番目（ｎ＝２，３，・・・，Ｎ）の増幅ブロックが接続されている位置と、ｎ番目の増幅ブロックが接続されている位置との間の伝送線路をｎ番目の伝送線路とすると、
上記ｎ番目の増幅ブロックにおけるトランジスタの入力容量、上記ｎ番目の増幅ブロックにおけるコンデンサ及び上記ｎ番目の伝送線路の容量成分の合成容量と、一端が上記ｎ番目の増幅ブロックに接続されている上記並列インダクタ及び上記ｎ番目の伝送線路のインダクタンス成分の合成インダクタンスとの積が、
Ｎ番目の増幅ブロックにおけるトランジスタの入力容量、上記Ｎ番目の増幅ブロックにおけるコンデンサ及び上記Ｎ番目の伝送線路の容量成分の合成容量と、一端が上記Ｎ番目の増幅ブロックに接続されている上記並列インダクタ及び上記Ｎ番目の伝送線路のインダクタンス成分の合成インダクタンスとの積がと一致していることを特徴とする請求項１１記載の分布型増幅器。
【国際調査報告】
2014178261.tif 000026
2014178261.tif 000027
2014178261.tif 000028
2014178261.tif 000029