(57)【要約】  電界効果トランジスタは、ヘテロ接合を含む窒化物半導体層と、上記窒化物半導体層上に互いに間隔をおいて配置されたソース電極(５)およびドレイン電極(６)と、上記ソース電極(５)と上記ドレイン電極(６)との間に位置すると共に、ノーマリーオンで動作する第１ゲート電極(７)と、上記第１ゲート電極(７)と上記ソース電極(５)との間に位置すると共に、ノーマリーオフで動作する第２ゲート電極(９)とを備え、上記第１ゲート電極(７)は、平面視において上記ドレイン電極(６)を囲むように配置され、上記第２ゲート電極(９)は、平面視において上記ソース電極(５)を囲むように配置されている。
2016098391.tif 000002
【特許請求の範囲】
【請求項１】
ヘテロ接合を含む窒化物半導体層（４）と、
上記窒化物半導体層（４）上に、互いに間隔をおいて配置されたソース電極（５）およびドレイン電極（６）と、
上記ソース電極（５）と上記ドレイン電極（６）との間に位置すると共に、ノーマリーオンで動作する第１ゲート電極（７）と、
上記第１ゲート電極（７）と上記ソース電極（５）との間に位置すると共に、ノーマリーオフで動作する第２ゲート電極（９）と
を備え、
上記第１ゲート電極（７）は、平面視において、上記ドレイン電極（６）を囲むように配置されており、
上記第２ゲート電極（９）は、平面視において、上記ソース電極（５）を囲むように配置されている
ことを特徴とする電界効果トランジスタ。
【請求項２】
請求項１に記載の電界効果トランジスタにおいて、
上記第１ゲート電極（７）および上記第２ゲート電極（９）は、
平面視において、上記第１ゲート電極（７）の縁および上記第２ゲート電極（９）の縁の何れもが、略直線になっている直線部と、
平面視において、上記第１ゲート電極（７）の縁および上記第２ゲート電極（９）の縁が、曲線または湾曲した角部で成る端部と
を含み、
上記端部における上記第１ゲート電極（７）と上記ドレイン電極（６）との間隔が、上記直線部における上記第１ゲート電極（７）と上記ドレイン電極（６）との間隔以上に設定されている
ことを特徴とする電界効果トランジスタ。
【請求項３】
請求項１または請求項２に記載の電界効果トランジスタにおいて、
上記第１ゲート電極（７）および上記第２ゲート電極（９）は、
平面視において、上記第１ゲート電極（７）の縁および上記第２ゲート電極（９）の縁の何れもが、略直線になっている直線部と、
平面視において、上記第１ゲート電極（７）の縁および上記第２ゲート電極（９）の縁が、曲線または湾曲した角部で成る端部と
を含み、
上記端部における上記第２ゲート電極（９）と上記ソース電極（５）との間隔が、上記直線部における上記第２ゲート電極（９）と上記ソース電極（５）との間隔以上に設定されている
ことを特徴とする電界効果トランジスタ。
【請求項４】
請求項１から請求項３までの何れか一つに記載の電界効果トランジスタにおいて、
上記第１ゲート電極（７）および上記第２ゲート電極（９）は、
平面視において、上記第１ゲート電極（７）の縁および上記第２ゲート電極（９）の縁の何れもが、略直線になっている直線部と、
平面視において、上記第１ゲート電極（７）の縁および上記第２ゲート電極（９）の縁が、曲線または湾曲した角部で成る端部と
を含み、
上記端部における上記第１ゲート電極（７）のゲート長が、上記直線部における上記第１ゲート電極（７）のゲート長以上に設定されている
ことを特徴とする電界効果トランジスタ。
【請求項５】
請求項１から請求項４までの何れか一つに記載の電界効果トランジスタにおいて、
上記第１ゲート電極（７）および上記第２ゲート電極（９）は、
平面視において、上記第１ゲート電極（７）の縁および上記第２ゲート電極（９）の縁の何れもが、略直線になっている直線部と、
平面視において、上記第１ゲート電極（７）の縁および上記第２ゲート電極（９）の縁が、曲線または湾曲した角部で成る端部と
を含み、
上記端部における上記第２ゲート電極（９）のゲート長が、上記直線部における上記第２ゲート電極（９）のゲート長以上に設定されている
ことを特徴とする電界効果トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、窒化物半導体のＨＦＥＴ(heterostructure field-effect transistor：ヘテロ構造電界効果トランジスタ)構造を有する電界効果トランジスタに関する。
【背景技術】
【０００２】
上記ＨＦＥＴ構造を有する窒化物半導体装置においては、実用レベルではノーマリーオン(ゲート電圧０Ｖでオン状態となる)動作を行うようになっているのが一般的である。しかしながら、ゲート電圧の制御が異常になった場合でも電流が流れないように安全動作させるため、ノーマリーオフ(ゲート電圧０Ｖでオフ状態となる)動作が強く望まれている。【０００３】
ところが、上記ノーマリーオフ動作を実現できたとしてもゲート耐圧は数十Ｖと低い。パワーデバイス分野においては数百Ｖ以上のゲート耐圧が求められるのに対して、十分なゲート耐圧を実現するのが非常に困難である。【０００４】
そこで、上記ノーマリーオン動作の窒化物半導体の素子と、ノーマリーオフ動作のＭＯＳ(Metal-Oxide-Semiconductor：金属酸化膜半導体)の素子とを用いてカスコード接続とする方法や、特開２０１０‐１４７３８７号公報(特許文献１),特開２０１４‐１２３６６５号公報(特許文献２)および特開２０１３‐１０６０１８号公報(特許文献３)に開示された半導体装置のように、高耐圧のノーマリーオン動作のゲートと低耐圧のノーマリーオフ動作のゲートとを用いて、窒化物半導体単体とその配線とでカスコード接続を構成し、ノーマリーオフ動作を実現する方法が提案されている。【０００５】
例えば、上記特許文献１に開示された半導体装置では、半導体領域と、この半導体領域の主面上に設けられたソース電極およびドレイン電極と、上記半導体領域の主面上に設けられたｐ型材料膜を介して設けられると共に、上記ソース電極と上記ドレイン電極との間に配置されたノーマリーオフ特性を示す低耐圧のゲート電極と、上記半導体領域の主面上に設けられると共に、上記ゲート電極と上記ドレイン電極との間に配置された高耐圧の第４電極とを備える。そして、上記第４電極に、上記ソース電極を基準として０Ｖ〜数Ｖの電圧を印加しておくことで、ノーマリーオフ動作時には上記ドレイン電極と上記第４電極との間に数１００Ｖの高電圧が印加されて上記ゲート電極には高電圧が印加されないようになっている。【０００６】
また、上記特許文献２に開示された半導体装置では、第１ゲート電極,第１ソース電極,第１ドレイン電極および第１窒化物半導体積層構造(第１電子走行層および第１電子供給層を含む)を有する第１トランジスタと、ｐ型不純物拡散防止層と、第２ゲート電極,第２ソース電極,第１ソース電極と共通電極である第２ドレイン電極,上記第２ゲート電極の下方に形成された第２窒化物半導体積層構造(ｐ型不純物を含む第２電子走行層および第２電子供給層)を有する第２トランジスタとを備え、上記第１窒化物半導体積層構造上に上記ｐ型不純物拡散防止層を挟んで上記第２窒化物半導体積層構造が設けられている。そして、上記第１ゲート電極と上記第２ソース電極とが電気的に接続されて、上記第１トランジスタと上記第２トランジスタとがカスコード接続されている。こうして、オン抵抗を低減し、高耐圧化を可能としながら、ノーマリーオフを実現している。【０００７】
また、上記特許文献３に開示された半導体装置では、第１ヘテロ接合面とこの第１ヘテロ接合面よりも上方に位置する第２ヘテロ接合面とを含む半導体積層体と、上記第１ヘテロ接合面に形成される第１二次元電子ガス層に電気的に接続されたドレイン電極と、上記第１二次元電子ガス層から電気的に絶縁される一方上記第２ヘテロ接合面に形成される第２二次元電子ガス層に電気的に接続されたソース電極と、導通電極によって上記第１,第２二次元電子ガス層の双方に電気的に接続されたゲート部と、上記半導体積層体の主面上における上記導通電極と上記ドレイン電極との間に形成された補助ゲート部とを備えている。そして、上記第１二次元電子ガス層の電子濃度を上記第２二次元電子ガス層の電子濃度よりも濃くしている。こうして、ノーマリーオフで動作すると共に、高い耐圧と低いオン抵抗とを実現している。【０００８】
ところが、上記ノーマリーオン動作の窒化物半導体素子と上記ノーマリーオフ動作のＭＯＳ構造素子とを用いてカスコード接続する方法においては、必要となるチップ面積が莫大となって実装面に問題がある。さらに、２種類の半導体を扱うことからコストが高くなってしまうという問題もある。【０００９】
また、上記特許文献１〜特許文献３に開示された半導体装置のごとく、高耐圧のノーマリーオン動作のゲートと低耐圧のノーマリーオフ動作のゲートとを用いて、窒化物半導体単体とその配線とでカスコード接続を構成し、ノーマリーオフ動作を実現する方法では、ノーマリーオフ動作するゲートと、ノーマリーオン動作するゲートとの２つのゲートを使用することから、上記２つのゲートと上記ソース電極および上記ドレイン電極との相互作用による電流リークや破壊が生ずる。【００１０】
そこで、ノーマリーオン動作するゲートとノーマリーオフ動作するゲートとでドレイン電極を囲むことが提案されている。【００１１】
例えば、米国特許ＵＳ００８１７４０５１Ｂ２(特許文献４)に開示されたIII‐窒化物電力用半導体素子では、ノーマリーオン動作のゲートと見なせるショットキー電極でドレイン電極を囲み、ノーマリーオフ動作すると見なせるゲート電極(但し、上記ショットキー電極よりも幅が狭い)で上記ショットキー電極(ゲート)を囲む構造となっている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２０１０‐１４７３８７号公報
【特許文献２】特開２０１４‐１２３６６５号公報
【特許文献３】特開２０１３‐１０６０１８号公報
【特許文献４】米国特許第８１７４０５１(Ｂ２)号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、上記特許文献４に開示された従来のIII‐窒化物電力用半導体素子においては、略同じ長さの上記ドレイン電極とソース電極とを平行に配列し、ノーマリーオン動作の第１ゲート電極でドレイン電極を囲み、ノーマリーオフ動作の第２ゲート電極で上記第１ゲート電極を囲む構造を取っている。そのため、この構造の場合には、ゲート‐ソース間の距離が、特に端部において極端に長くなり、寄生抵抗およびノイズ等の影響で安定動作することができないという問題がある。【００１４】
そこで、この発明の課題は、窒化物半導体単体とその配線とでカスコード接続する場合において、安定動作することが可能であり、且つ端部に生ずる電流リークを低減し、上記端部での破壊が生じ難い電界効果トランジスタを提供することにある。
【課題を解決するための手段】
【００１５】
上記課題を解決するため、この発明の電界効果トランジスタは、
ヘテロ接合を含む窒化物半導体層と、
上記窒化物半導体層上に、互いに間隔をおいて配置されたソース電極およびドレイン電極と、
上記ソース電極と上記ドレイン電極との間に位置すると共に、ノーマリーオンで動作する第１ゲート電極と、
上記第１ゲート電極と上記ソース電極との間に位置すると共に、ノーマリーオフで動作する第２ゲート電極と
を備え、
上記第１ゲート電極は、平面視において、上記ドレイン電極を囲むように配置されており、
上記第２ゲート電極は、平面視において、上記ソース電極を囲むように配置されている
ことを特徴としている。【００１６】
また、一実施の形態の電界効果トランジスタでは、
上記第１ゲート電極および上記第２ゲート電極は、
平面視において、上記第１ゲート電極の縁および上記第２ゲート電極の縁の何れもが、略直線になっている直線部と、
平面視において、上記第１ゲート電極の縁および上記第２ゲート電極の縁が、曲線または湾曲した角部で成る端部と
を含み、
上記端部における上記第１ゲート電極と上記ドレイン電極との間隔が、上記直線部における上記第１ゲート電極と上記ドレイン電極との間隔以上に設定されている。【００１７】
また、一実施の形態の電界効果トランジスタでは、
上記第１ゲート電極および上記第２ゲート電極は、
平面視において、上記第１ゲート電極の縁および上記第２ゲート電極の縁の何れもが、略直線になっている直線部と、
平面視において、上記第１ゲート電極の縁および上記第２ゲート電極の縁が、曲線または湾曲した角部で成る端部と
を含み、
上記端部における上記第２ゲート電極と上記ソース電極との間隔が、上記直線部における上記第２ゲート電極と上記ソース電極との間隔以上に設定されている。【００１８】
また、一実施の形態の電界効果トランジスタでは、
上記第１ゲート電極および上記第２ゲート電極は、
平面視において、上記第１ゲート電極の縁および上記第２ゲート電極の縁の何れもが、略直線になっている直線部と、
平面視において、上記第１ゲート電極の縁および上記第２ゲート電極の縁が、曲線または湾曲した角部で成る端部と
を含み、
上記端部における上記第１ゲート電極のゲート長が、上記直線部における上記第１ゲート電極のゲート長以上に設定されている。【００１９】
ここで、この発明では、上記直線部において上記ソース電極と上記ドレイン電極との間に位置している上記第１ゲート電極がさらに伸びて、上記端部において、上記ドレイン電極を囲んでいる部分(つまり、上記ソース電極と上記ドレイン電極との間に位置していない部分)も含めて上記第１ゲート電極という。そして、上記端部において、平面視で、上記第１ゲート電極における上記ドレイン電極側の縁に対して垂直な方向に測った上記第１ゲート電極の長さをも「ゲート長」と称することにする。【００２０】
また、一実施の形態の電界効果トランジスタでは、
上記第１ゲート電極および上記第２ゲート電極は、
平面視において、上記第１ゲート電極の縁および上記第２ゲート電極の縁の何れもが、略直線になっている直線部と、
平面視において、上記第１ゲート電極の縁および上記第２ゲート電極の縁が、曲線または湾曲した角部で成る端部と
を含み、
上記端部における上記第２ゲート電極のゲート長が、上記直線部における上記第２ゲート電極のゲート長以上に設定されている。【００２１】
ここで、この発明では、上記直線部において上記第１ゲート電極と上記ソース電極との間に位置している上記第２ゲート電極がさらに伸びて、上記端部において、上記ソース電極を囲んでいる部分(つまり、上記第１ゲート電極と上記ソース電極との間に位置していない部分)も含めて上記第２ゲート電極という。そして、上記端部において、平面視で、上記第２ゲート電極における上記ソース電極側の縁に対して垂直な方向に測った上記第２ゲート電極の長さをも「ゲート長」と称することにする。
【発明の効果】
【００２２】
以上より明らかなように、この発明の電界効果トランジスタは、平面視において、上記第１ゲート電極は、上記ドレイン電極を囲むように配置されている。【００２３】
したがって、平面視において、上記第１ゲート電極の縁および上記第２ゲート電極の縁が曲線または湾曲した角部で成る端部も含めて、高電圧となる上記ドレイン電極によって発生する電界を、比較的高い耐圧を有する第１ゲート電極で受け止めることができる。こうして、上記端部も含めた耐圧の担保を、可能にすることができる。【００２４】
さらに、上記第２ゲート電極は、平面視において上記ソース電極を囲むように配置されている。【００２５】
したがって、上記端部において、上記ソース電極‐上記第２ゲート電極間の距離が極端に長くなることを防止できる。そのため、上記ソース電極‐上記第２ゲート電極間に生ずる寄生抵抗およびノイズ等の影響を少なくすることができ、上記端部も含めて安定したソース‐第２ゲート間電圧を保つことが可能になる。こうして、安定動作が可能になる。また、上記端部も含めて完全に空乏化させることができ、キャリアの移動を防ぐことができる。したがって、上記端部を伝っての電流リークを低減することが可能になる。
【図面の簡単な説明】
【００２６】
【図１】この発明の電界効果トランジスタの第１実施の形態における平面図である。
【図２】図１におけるＡ‐Ａ’矢視断面図である。
【図３】第２実施の形態における平面図である。
【図４】第３実施の形態における平面図である。
【図５】第４実施の形態における平面図である。
【図６】第５実施の形態における平面図である。
【図７】第６実施の形態における平面図である。
【図８】第７実施の形態における平面図である。
【図９】図８におけるＢ‐Ｂ’矢視断面図である。
【図１０】第８実施の形態における平面図である。
【図１１】図１０におけるＣ‐Ｃ’矢視断面図である。
【図１２】第９実施の形態における平面図である。
【発明を実施するための形態】
【００２７】
以下、この発明を図示の実施の形態により詳細に説明する。
【００２８】
・第１実施の形態
図１は、本第１実施の形態の電界効果トランジスタとしての窒化物半導体ＨＦＥＴにおける平面図であり、図２は図１におけるＡ‐Ａ’矢視断面図である。
【００２９】
本窒化物半導体ＨＦＥＴは、図２に示すように、Ｓiからなる基板１上に、ＧaＮからなるチャネル層２と、ＡlｘＧa１−ｘＮ(０＜ｘ＜１)からなるバリア層３とが、この順序で形成されている。ここで、ＡlｘＧa１−ｘＮのＡl混晶比ｘについては、一例としてｘ＝０.１７としている。そして、チャネル層２とバリア層３との界面に２ＤＥＧ(two dimensional electron gas：二次元電子ガス)が発生する。本実施の形態では、このチャネル層２とバリア層３とで窒化物半導体４を構成している。また、本実施の形態では、一例としてバリア層３の厚みを３０ｎｍとしている。
【００３０】
上記バリア層３上に、予め設定された間隔をあけてソース電極５とドレイン電極６とが形成されている。本実施の形態においては、ソース電極５およびドレイン電極６として、ＴiとＡlとがこの順序で積層されたＴi/Ａlを用いている。そして、ソース電極５とドレイン電極６とを形成する箇所にリセスを形成し、上記電極材料を蒸着してアニールすることによって、ソース電極５と上記２ＤＥＧとの間およびドレイン電極６と上記２ＤＥＧとの間にオーミックコンタクトが形成されている。
【００３１】
上記バリア層３上であり、且つソース電極５とドレイン電極６との間に、ノーマリーオン(ゲート電圧０Ｖでオン)動作する第１ゲート電極７が形成され、バリア層３に対してショットキー接合を形成している。
【００３２】
尚、本実施の形態においては、上記第１ゲート電極７は、トランジスタのゲートとして機能するものであれば如何様な材料でも構わない。一例として、Ｗ,Ｔi,Ｎi,Ａl,Ｐt,Ａu等の金属、および、ＷＮ,ＴiＮ等の窒化物、および、それらの合金、および、それらの積層構造を用いることができる。また、第１ゲート電極７は、窒化物半導体４とショットキー接合を形成している。しかしながら、この発明はこれに限定されるものではなく、第１ゲート電極７と窒化物半導体４との間に、ゲート絶縁膜を形成しても差し支えない。
【００３３】
また、上記バリア層３上であり、且つ第１ゲート電極７とソース電極５の間において、バリア層３に対してリセスを形成し、上記リセスの底面および側面とバリア層３上とに、ＳiＯ２膜からなるゲート絶縁膜８を形成し、ゲート絶縁膜８上に第２ゲート電極９が形成されている。この第２ゲート電極９は、ノーマリーオフ(ゲート電圧０Ｖでオフ)動作するように形成されている。
【００３４】
尚、上記第２ゲート電極９について、本実施の形態のように、上記リセスを形成し、ゲート絶縁膜８を形成して、ノーマリーオフ動作を実現する構造は、飽くまでも一例であって、ノーマリーオフ動作する構造であれば如何様な構造であってもよい。例えば、ゲート絶縁膜８としてＳiＯ２を用いているが、ＳiＮやＡl２Ｏ３等の絶縁性を有する物質であれば差し支えない。また、例えば、バリア層３上にｐ型半導体を形成して第２ゲート電極９下のポテンシャルを持ち上げることによって、ノーマリーオフ動作を実現する構造であっても構わない。
【００３５】
また、上記バリア層３上のソース電極５から第２ゲート電極９までの間、第２ゲート電極９から第１ゲート電極７までの間、および、第１ゲート電極７からドレイン電極６までの間には、ＳiＮからなる絶縁膜１０が形成されている。この絶縁膜１０の機能は、各電極間を絶縁しつつ、窒化物半導体４のコラプス(オフ時にドレインに電圧が印加された後にオン状態とした場合に、上記電圧の印加前よりもオン抵抗が大きくなる現象)の抑制である。
【００３６】
尚、上記絶縁膜１０にＳiＮを用いたのは飽くまでも一例であり、ＳiＯ２,Ａl２Ｏ３およびＡlＮ等のごとく各電極間を電気的絶縁できる物質であればよい。
【００３７】
ここで、本実施の形態の要旨についての説明を行う。
【００３８】
本実施の形態においては、上記窒化物半導体４上に、ノーマリーオン動作する第１ゲート電極７とノーマリーオフ動作する第２ゲート電極９とを形成し、図示しない配線によってノーマリーオン動作する第１ゲート電極７とソース電極５とを電気的に接続することによってカスコード接続された構造とする。窒化物半導体４を用いたノーマリーオフ動作する第２ゲート電極９は一般的に耐圧が低いのであるが、このようにカスコード接続をすることによって、１チップによって高耐圧の電界効果トランジスタを構成可能であり、チップコストの低減およびパッケージサイズの縮小が可能になる。
【００３９】
また、上記特許文献４の構造においては、図１でも分かるように、平面視で、上記第１ゲート電極の縁および第２ゲート電極の縁が、何れも略直線となっている直線部と、曲線または湾曲した角部でなる端部とからなる。つまり、上記平面視では必ず端部が存在することになる。
【００４０】
また、最近では、ＨＦＥＴに対して、高耐圧の他に、オン動作時に大電流を流すことが可能であることが望まれている。大電流を流す場合には、ゲート幅を伸ばすのが一般的であり、手法としては上述の直線部を伸ばせばよい。ところが、領域の制限から、上記直線部の伸長と併用して、上記特許文献４の構造を複数個並列に配置するという手法が取られる。
【００４１】
しかしながら、上記特許文献４の構造を複数個並列に配置すると、１チップに含まれる第１ゲート電極および第２ゲート電極の上記端部の数が多くなり、この多数の端部が原因となって、電流リークの増加と耐圧不良とが生ずることが、発明者等によって明らかにされた。
【００４２】
その原因とは、先ず、上記端部においては、ドレイン電極,第１ゲート電極,第２ゲート電極およびソース電極の構造によって、寄生抵抗およびノイズの影響が生ずる。そして、その寄生抵抗およびノイズの影響等が、素子全体の安定動作に影響を与えるということがある。具体的には、上記端部において、ソース電極と第２ゲート電極との間隔を極端に離すと、その間には当然ながら寄生抵抗が生ずるため、安定動作に悪影響を与えることになる。上述したように、従来の技術においては、断面構造に関する対策、すなわち直線部に関する検討は種々なされている。ところが、平面視における上記端部に関する検討は少なく、明確な解決手法は示されてはいない。
【００４３】
また、他の問題として、上記端部においては、その形状から電界集中が生じやすい。そのために電流リークの増加や耐圧不良を引き起こしてしまうと言う問題がある。
【００４４】
上記端部を伝ってのリークおよび耐圧不良を防ぐ方法として、通常、その部位を不活性状態にする方法が考えられる。すなわち、上述の端部において、バリア層をエッチングして、上記２ＤＥＧが発生しない不活性状態を作り上げることによりリークを防ぐ。また、不活性状態にした部位に電極構造を形成しないようにすることによって、電界が掛からなくする方法である。しかしながら、窒化物半導体においては、不活性状態にしようとしても、窒化物半導体の表面がリーク源となって活性領域に比べて微小ではあるが無視できないリークが生じてしまう、つまりは完全な不活性部位の形成が非常に困難なのである。そのため、この方法では、結果として各電極間においてリークが生じてしまい、好ましくない。
【００４５】
そこで、本実施の形態においては、図１に示すように、平面視で、上記第１ゲート電極７でドレイン電極６を直線部と端部とを問わず完全に囲み、第２ゲート電極９でソース電極５を上記直線部と上記端部とを問わず完全に囲んでいる。
【００４６】
本実施の形態においては、平面視において、第１ゲート電極７がドレイン電極６を完全に囲むことで、高電圧となるドレイン電極６によって発生する電界を、比較的高い耐圧を有する第１ゲート電極７で上記端部も含めて受け止めることができる。こうして、上記端部も含めた耐圧の担保を、可能にするのである。
【００４７】
同時に、上記第２ゲート電極９が、ソース電極５を上記直線部と上記端部とを問わず完全に囲むことによって、ソース‐第２ゲート間の距離が極端に長くなることが無い。そのために、寄生抵抗およびノイズ等の影響を少なくすることができ、上記端部も含めて安定したソース‐第２ゲート間電圧を保つことが可能になるので、安定動作が可能になる。また、上記端部も含めて完全に空乏化させることができ、キャリアの移動を防ぐことができるので、上記端部を伝っての電流リークを低減することが可能になる。
【００４８】
・第２実施の形態
図３は、本第２実施の形態の電界効果トランジスタとしての窒化物半導体ＨＦＥＴにおける平面図である。
【００４９】
本窒化物半導体ＨＦＥＴにおいて、図３におけるドレイン電極６の延在方向と直交する方向への断面は上記第１実施の形態における図２と全く同じ構造を有している。そこで、上記第１実施の形態の場合と同じ部材には同じ番号を付して、詳細な説明を省略する。以下、上記第１実施の形態の場合とは異なる点について説明する。
【００５０】
本実施の形態においては、図３に示すように、平面視において、図１に示す上記第１実施の形態における窒化物半導体ＨＦＥＴの構造を、ドレイン電極６の延在方向と直交する方向に複数個並列に配置している。そして、個々の窒化物半導体ＨＦＥＴにおける第１ゲート電極７の二つの上記端部のうちの一方で、各第１ゲート電極７に共通に接続する第１ゲート電極用配線７Ａと、第２ゲート電極９の二つの上記端部のうちの上記一方とは反対側の他方で、各第２ゲート電極９に共通に接続する第２ゲート電極用配線９Ａとを、設けている。このような構成を取ることによって、オン時において大電流を流すことを可能にする素子となる。
【００５１】
その際に、上記第１ゲート電極用配線７Ａと第２ゲート電極用配線９Ａとは、平面視で互いに交差することなく引き出されている。このことは、第１ゲート電極７はドレイン電極６を囲む一方、第２ゲート電極９はソース電極５を囲んでいるが、第１ゲート電極７と第２ゲート電極９とは互いを囲うことがないために、可能になっている。
【００５２】
上述のように、上記第１ゲート電極用配線７Ａと第２ゲート電極用配線９Ａとは互いに平面視で交差することがないため、ソース‐ゲート間容量を顕著に低減することが可能となり、さらに安定動作が可能になる。
【００５３】
・第３実施の形態
図４は、本第３実施の形態の電界効果トランジスタとしての窒化物半導体ＨＦＥＴにおける平面図である。
【００５４】
本窒化物半導体ＨＦＥＴにおいて、図４におけるドレイン電極６の延在方向と直交する方向への断面は上記第１実施の形態における図２と全く同じ構造を有している。そこで、上記第１実施の形態の場合と同じ部材には同じ番号を付して、詳細な説明を省略する。以下、上記第１,第２実施の形態の場合とは異なる点について説明する。
【００５５】
本実施の形態においては、図４に示すように、平面視で、ノーマリーオン動作する第１ゲート電極７とドレイン電極６とにおける上記端部での距離Ｌ1は、上記直線部での距離Ｌ2と同じかまたは距離Ｌ2よりも長く設定されている。
【００５６】
上記端部においては、その形状から電界が集中しやすく、上記直線部と比べて電流リークが増大しやすく、破壊されやすい箇所でもある。また、ドレイン電極６と第１ゲート電極７の間には、高電圧が印加されることから高い耐圧が求められる。
【００５７】
そこで、本実施の形態においては、平面視において、上記端部における第１ゲート電極７とドレイン電極６との間の距離を、上記直線部における距離以上とすることで十分に確保するようにしている。こうして、上記端部の電界緩和を行い、さらなる電流リークの低減と耐圧の向上とを実現することができる。
【００５８】
また、図４に示すように、上記第１ゲート電極７とドレイン電極６との間の距離における上記直線部から上記端部の最先端までの変化は、連続的な変化であることが望ましい。そうすることによって凸部等の特異点が無くなるので、電界集中が生じにくくなり、破壊が生じにくい構造にすることができる。
【００５９】
・第４実施の形態
図５は、本第４実施の形態の電界効果トランジスタとしての窒化物半導体ＨＦＥＴにおける平面図である。
【００６０】
本窒化物半導体ＨＦＥＴにおいて、図５におけるドレイン電極６の延在方向と直交する方向への断面は上記第１実施の形態における図２と全く同じ構造を有している。そこで、上記第１実施の形態の場合と同じ部材には同じ番号を付して、詳細な説明を省略する。以下、上記第１〜第３実施の形態の場合とは異なる点について説明する。
【００６１】
本実施の形態においては、図５に示すように、平面視で、ノーマリーオフ動作する第２ゲート電極９とソース電極５とにおける上記端部での距離Ｌ3は、上記直線部での距離Ｌ4と同じかまたは距離Ｌ4よりも長く設定されている。
【００６２】
上記端部においては、その形状から電界が集中しやすく、上記直線部と比べて電流リークが増大しやすく、また、破壊されやすい箇所である。ノーマリーオフ動作する第２ゲート電極９は一般に耐圧が低いため、電界が集中する上記端部では電界緩和されるような構造が必要となる。
【００６３】
そこで、本実施の形態においては、平面視において、上記端部における第２ゲート電極９とソース電極５との間の距離を、上記直線部における距離以上とすることで十分に確保するようにしている。こうして、上記端部の電界緩和を行い、さらなる電流リークの低減と耐圧の向上とを実現することができる。
【００６４】
また、図５に示すように、上記端部における第２ゲート電極９とソース電極５との間の距離の上記直線部側から上記端部の最先端までの変化は、連続的な変化であることが望ましい。そうすることにより凸部等の特異点が無くなるので、電界集中が生じにくくなり、破壊が生じにくい構造にすることができる。
【００６５】
・第５実施の形態
図６は、本第５実施の形態の電界効果トランジスタとしての窒化物半導体ＨＦＥＴにおける平面図である。
【００６６】
本窒化物半導体ＨＦＥＴにおいて、図６におけるドレイン電極６の延在方向と直交する方向への断面は上記第１実施の形態における図２と全く同じ構造を有している。そこで、上記第１実施の形態の場合と同じ部材に対しては同じ番号を付して、詳細な説明を省略する。以下、上記第１〜第４実施の形態の場合とは異なる点について説明する。
【００６７】
本実施の形態においては、図６に示すように、平面視で、ノーマリーオン動作する第１ゲート電極７における上記端部でのゲート長は、上記直線部でのゲート長と同じかまたは上記直線部でのゲート長よりも長く設定されている。
【００６８】
上記端部においては、その形状から電界が集中しやすく、短チャネル効果を生じさせやすい。そして、短チャネル効果が生ずると、ソース電極５とドレイン電極６との間に流れるサブスレッショルドリークが生じてしまう。
【００６９】
そこで、本実施の形態においては、平面視において、上記端部における第１ゲート電極７のゲート長を、上記直線部におけるゲート長以上とすることで十分に長くするようにしている。こうして、上記短チャネル効果を防止し、さらなる電流リークの低減と耐圧の向上とを実現することができる。
【００７０】
また、図６に示すように、上記端部における上記第１ゲート電極７のゲート長の上記直線部側から上記端部の頂部に至る変化は、連続的な変化であることが望ましい。そうすることにより凸部等の特異点が無くなるので、電界集中が生じにくくなり、破壊が生じにくい構造にすることができる。
【００７１】
・第６実施の形態
図７は、本第６実施の形態の電界効果トランジスタとしての窒化物半導体ＨＦＥＴにおける平面図である。
【００７２】
本窒化物半導体ＨＦＥＴにおいて、図７におけるドレイン電極６の延在方向と直交する方向への断面は上記第１実施の形態における図２と全く同じ構造を有している。そこで、上記第１実施の形態の場合と同じ部材に対しては同じ番号を付して、詳細な説明を省略する。以下、上記第１〜第５実施の形態の場合とは異なる点について説明する。
【００７３】
本実施の形態においては、図７に示すように、平面視で、ノーマリーオフ動作する第２ゲート電極９における上記端部でのゲート長が、上記直線部でのゲート長と同じかまたは上記直線部でのゲート長よりも長く設定されている。
【００７４】
上記端部においては、その形状から電界が集中しやすく、短チャネル効果を生じさせやすい。そして、短チャネル効果が生ずると、ソース電極５とドレイン電極６との間に流れるサブスレッショルドリークが生じてしまう。
【００７５】
そこで、本実施の形態においては、平面視において、上記端部における第２ゲート電極９のゲート長を、上記直線部におけるゲート長以上とすることで十分に長くするようにしている。こうして、上記短チャネル効果を防止し、さらなる電流リークの低減と耐圧の向上とを実現することができる。
【００７６】
また、図７に示すように、上記端部における上記第２ゲート電極９のゲート長の上記直線部側から上記端部の頂部までの変化は、連続的な変化であることが望ましい。そうすることにより凸部等の特異点が無くなるので、電界集中が生じにくくなり、破壊が生じにくい構造にすることができる。
【００７７】
・第７実施の形態
図８は、本第７実施の形態の電界効果トランジスタとしての窒化物半導体ＨＦＥＴにおける平面図であり、図９は図８におけるＢ‐Ｂ’矢視断面図である。
【００７８】
本窒化物半導体ＨＦＥＴにおける基板１,チャネル層２,バリア層３,窒化物半導体４,ソース電極５,ドレイン電極６,第１ゲート電極７,ゲート絶縁膜８および第２ゲート電極９は、上記第１実施の形態における窒化物半導体ＨＦＥＴの場合と全く同じ構造を有している。そこで、上記第１実施の形態の場合と同じ番号を付して、詳細な説明を省略する。以下、上記第１〜第６実施の形態の場合とは異なる点について説明する。
【００７９】
本第７実施の形態においては、上記バリア層３,ソース電極５,ドレイン電極６,第１ゲート電極７および第２ゲート電極９上の全体に亘って、ＳiＮからなる絶縁膜１１が形成されている。したがって、絶縁膜１１は、バリア層３上のソース電極５から第２ゲート電極９までの間、第２ゲート電極９から第１ゲート電極７までの間、および、第１ゲート電極７からドレイン電極６までの間にも形成されている。
【００８０】
図８および図９に示すように、上記第１ゲート電極７の両端部において、絶縁膜１１におけるソース電極５上および第１ゲート電極７上の夫々にコンタクトホール１２を形成している。そして、ソース電極５のコンタクトホール１２上から第１ゲート電極７のコンタクトホール１２上を通過して反対側のソース電極５のコンタクトホール１２上に亘って、絶縁膜１１上に２本の導電層１３ａ,１３ｂが形成されている。こうして、導電層１３ａ,１３ｂによって、コンタクトホール１２を介して、ソース電極５と第１ゲート電極７とが電気的に接続されている。
【００８１】
こうすることによって、上記カスコード接続を行う際の寄生インダクタンスを極めて小さくでき、安定動作を可能にすることができる。
【００８２】
・第８実施の形態
図１０は、本第８実施の形態の電界効果トランジスタとしての窒化物半導体ＨＦＥＴにおける平面図であり、図１１は図１０におけるＣ‐Ｃ’矢視断面図である。
【００８３】
本窒化物半導体ＨＦＥＴにおける基板１,チャネル層２,バリア層３,窒化物半導体４,ソース電極５,ドレイン電極６,第１ゲート電極７,ゲート絶縁膜８および第２ゲート電極９は、上記第１実施の形態における窒化物半導体ＨＦＥＴの場合と全く同じ構造を有している。そこで、上記第１実施の形態の場合と同じ番号を付して、詳細な説明を省略する。
【００８４】
さらに、絶縁膜１１およびコンタクトホール１２は、上記第７実施の形態における窒化物半導体ＨＦＥＴの場合と全く同じ構造を有している。そこで、上記第７実施の形態の場合と同じ番号を付して、詳細な説明を省略する。
【００８５】
以下、上記第１〜第７実施の形態の場合とは異なる点について説明する。
【００８６】
本第８実施の形態においては、図１０および図１１に示すように、上記第１ゲート電極７の両端部において、ソース電極５のコンタクトホール１２上から第１ゲート電極７のコンタクトホール１２上を通過して反対側のソース電極５のコンタクトホール１２上に亘って、絶縁膜１１上に、２本の導電層１４ａ,１４ｂが形成されている。さらに、２本の導電層１４ａ,１４ｂに端部が接続されると共に、２本の導電層１４ａ,１４ｂ間に配設された２本の導電層１４c,１４dが形成されている。その場合、導電層１４c,１４dは、第１ゲート電極７における２本の上記直線部上に配置されて、夫々第１ゲート電極７の上からドレイン電極６側に向かってひさし状に延在している。
【００８７】
こうして、上記４本の導電層１４ａ,１４ｂ,１４c,１４dをローマ数字「II」の形状に組み合わせてなる導電層部１４によって、コンタクトホール１２を介して、ソース電極５と第１ゲート電極７が電気的に接続されている。
【００８８】
すなわち、本実施の形態によれば、上記直線部において、導電層部１４は第２ゲート電極９上には存在しない。そのため、ソース・ゲート間の寄生容量を低減することが可能になる。それと共に、ひさし状に形成された導電層１４c,１４dによって、第１ゲート電極７への電界集中を緩和することが可能になり、上記コラプスを抑制し、耐圧を向上させることが可能になる。
【００８９】
・第９実施の形態
図１２は、本第９実施の形態の電界効果トランジスタとしての窒化物半導体ＨＦＥＴにおける平面図である。ここで、図１２におけるＤ‐Ｄ’矢視断面は上記第１実施の形態における図２と全く同じ構造を有している。
【００９０】
本実施の形態は、上記第１,第３実施の形態〜第６実施の形態の変形例であり、ソース電極５およびドレイン電極６の形状が所謂櫛形電極である場合に対して、上記第１,第３〜第６実施の形態を適用したものである。すなわち、ドレイン電極６を第１ゲート電極７で囲み、ソース電極５を第２ゲート電極９で囲った構造となっている。この場合、１５,１６が上記端部となる。
【００９１】
尚、図１２は、上記第１〜第６実施の形態を適用した場合の基本構造を示しており、実際には、
・第１実施の形態を適用した場合には、上記端部１５ではドレイン電極６を第１ゲート電極７で囲む一方、端部１６ではソース電極５を第２ゲート電極９で囲んでいる。
・第３実施の形態を適用した場合には、上記端部１５における第１ゲート電極７とドレイン電極６との間の距離を、上記直線部における距離以上にする。
・第４実施の形態を適用した場合には、上記端部１６における第２ゲート電極９とソース電極５との間の距離を、上記直線部における距離以上にする。
・第５実施の形態を適用した場合には、上記端部１５における第１ゲート電極７のゲート長を、上記直線部よりも長くする。
・第６実施の形態を適用した場合には、上記端部１６における第２ゲート電極９のゲート長を、上記直線部よりも長くする
のである。
【００９２】
上記構成によって、上記ソース電極５およびドレイン電極６の形状が櫛形電極である場合においても、リーク低減した電界効果トランジスタ(窒化物半導体ＨＦＥＴ)を実現することが可能になる。
【００９３】
尚、上記第２実施の形態においては、上記第１実施の形態の窒化物半導体ＨＦＥＴの構造を複数個並列に配置し、個々の窒化物半導体ＨＦＥＴにおける第１ゲート電極７を第１ゲート電極用配線７Ａで共通に接続する一方、第２ゲート電極９を第２ゲート電極用配線９Ａで共通に接続している。
【００９４】
しかしながら、この発明はこれに限定されるものではなく、上記第３実施の形態〜上記第８実施の形態の何れかに記載された窒化物半導体ＨＦＥＴを複数個並列に配置し、個々の窒化物半導体ＨＦＥＴにおける第１ゲート電極７を第１ゲート電極用配線７Ａで共通に接続する一方、第２ゲート電極９を第２ゲート電極用配線９Ａで共通に接続しても、一向に差し支えない。但し、上記第７実施の形態および上記第８実施の形態に記載された窒化物半導体ＨＦＥＴに適用する場合には、第１ゲート電極用配線７Ａは無くとも構わない。
【００９５】
また、上記第３実施の形態〜上記第８実施の形態においては、上記第１実施の形態の窒化物半導体ＨＦＥＴに適用した場合を例に挙げて説明しているが、上記第３実施の形態〜上記第８実施の形態の何れかに、または、それらの組み合わせに、適用しても一向に構わない。
【００９６】
また、上記各実施の形態においては、窒化物半導体ＨＦＥＴの基板１として、Ｓi基板を用いている。しかしながら、上記Ｓi基板に限らず、サファイア基板やＳiＣ基板やＧaＮ基板を用いてもよい。
【００９７】
さらに、上記チャネル層２としてＧaＮを、バリア層３としてＡlｘＧa１−ｘＮを用いている。しかしながら、チャネル層２およびバリア層３は、ＧaＮおよびＡlｘＧa１−ｘＮに限らず、ＡlｘＩnｙＧa１−ｘ−ｙＮ(ｘ≧０、ｙ≧０、０≦ｘ＋ｙ＜１)で表される窒化物半導体４を含むものであってもよい。すなわち、窒化物半導体４は、ＡlＧaＮ,ＧaＮおよびＩnＧaＮ等を含むものであればよいのである。
【００９８】
さらに、上記本発明に用いられる窒化物半導体４には、適宜、バッファ層を形成してもよい。また、チャネル層２とバリア層３との間に、移動度向上のために、層厚１ｎｍ程度のＡlＮ層を形成してもよい。また、バリア層３の上に、キャップ層として、ＧaＮを形成してもよい。
【００９９】
また、上記各実施の形態においては、上記バリア層３およびチャネル層２におけるソース電極５とドレイン電極６との形成箇所にリセスを形成し、このリセス内に電極材料を蒸着してアニールすることによって、ソース電極５およびドレイン電極６と上記２ＤＥＧとのオーミックコンタクトを形成している。しかしながら、上記オーミックコンタクトの形成方法は、これに限定されるものではない。例えば、各電極５,６と上記２ＤＥＧとの間にオーミックコンタクトを形成可能であれば如何様な形成方法であっても構わない。例えば、チャネル層２上にコンタクト用のアンドープＡlＧaＮ層を例えば厚さ１５ｎｍで形成する。そして、リセスを形成すること無く、アンドープＡlＧaＮ層上に電極材料を直接蒸着してソース電極５とドレイン電極６とを形成し、アニールすることでオーミックコンタクトを形成してもよい。
【０１００】
また、上記各実施の形態においては、上記ソース電極５およびドレイン電極６を、ＴiとＡlとがこの順序で積層されたＴi/Ａlを用いて形成している。しかしながら、この発明はこれに限定されるものではなく、電気伝導性が有り、上記２ＤＥＧとオーミックコンタクトが可能であれば如何様な材料でも構わない。例えば、Ｔi,ＡlおよびＴiＮがこの順序で積層されたＴi/Ａl/ＴiＮを用いて形成してもよい。または、ＡlＳi,ＡlＣｕおよびＡuを、上記Ａlの代わりに用いてもよいし、上記Ａlの上に積層させてもよい。
【０１０１】
また、本実施形態における各部寸法、膜厚はあくまで一例であり、本発明の構造を有していれば本発明の適用範囲内である。
【０１０２】
以上を纏めると、この発明の電界効果トランジスタは、
ヘテロ接合を含む窒化物半導体層４と、
上記窒化物半導体層４上に、互いに間隔をおいて配置されたソース電極５およびドレイン電極６と、
上記ソース電極５と上記ドレイン電極６との間に位置すると共に、ノーマリーオンで動作する第１ゲート電極７と、
上記第１ゲート電極７と上記ソース電極５との間に位置すると共に、ノーマリーオフで動作する第２ゲート電極９と
を備え、
上記第１ゲート電極７は、平面視において、上記ドレイン電極６を囲むように配置されており、
上記第２ゲート電極９は、平面視において、上記ソース電極５を囲むように配置されている
ことを特徴としている。
【０１０３】
上記構成によれば、上記第１ゲート電極７は、平面視において上記ドレイン電極６を囲むように配置されている。
【０１０４】
したがって、平面視において、上記第１ゲート電極７の縁および上記第２ゲート電極９の縁が曲線または湾曲した角部で成る端部も含めて、高電圧となる上記ドレイン電極６によって発生する電界を、比較的高い耐圧を有する第１ゲート電極７で受け止めることができる。こうして、上記端部も含めた耐圧の担保を、可能にすることができる。
【０１０５】
さらに、上記第２ゲート電極９は、平面視において上記ソース電極５を囲むように配置されている。
【０１０６】
したがって、上記端部において、上記ソース電極５‐上記第２ゲート電極９間の距離が極端に長くなることを防止できる。そのため、上記ソース電極５‐上記第２ゲート電極９間に生ずる寄生抵抗およびノイズ等の影響を少なくすることができ、上記端部も含めて安定したソース‐第２ゲート間電圧を保つことが可能になる。こうして、安定動作が可能になる。また、上記端部も含めて完全に空乏化させることができ、キャリアの移動を防ぐことができる。したがって、上記端部を伝っての電流リークを低減することが可能になる。
【０１０７】
また、一実施の形態の電界効果トランジスタでは、
上記第１ゲート電極７および上記第２ゲート電極９は、
平面視において、上記第１ゲート電極７の縁および上記第２ゲート電極９の縁の何れもが、略直線になっている直線部と、
平面視において、上記第１ゲート電極７の縁および上記第２ゲート電極９の縁が、曲線または湾曲した角部で成る端部と
を含み、
上記端部における上記第１ゲート電極７と上記ドレイン電極６との間隔が、上記直線部における上記第１ゲート電極７と上記ドレイン電極６との間隔以上に設定されている。
【０１０８】
上記端部においては、その形状から電界が集中しやすく、上記直線部と比べて電流リークが増大しやすく、破壊されやすい箇所でもある。そして、上記ドレイン電極６と上記第１ゲート電極７との間には、高電圧が印加されることから高い耐圧が求められる。
【０１０９】
この実施の形態によれば、上記端部における上記第１ゲート電極７と上記ドレイン電極６との間隔を、上記直線部における上記第１ゲート電極７と上記ドレイン電極６との間隔以上に設定している。したがって、上記端部の電界緩和を行い、さらなる電流リークの低減と耐圧の向上とを実現することができる。
【０１１０】
また、一実施の形態の電界効果トランジスタでは、
上記第１ゲート電極７および上記第２ゲート電極９は、
平面視において、上記第１ゲート電極７の縁および上記第２ゲート電極９の縁の何れもが、略直線になっている直線部と、
平面視において、上記第１ゲート電極７の縁および上記第２ゲート電極９の縁が、曲線または湾曲した角部で成る端部と
を含み、
上記端部における上記第２ゲート電極９と上記ソース電極５との間隔が、上記直線部における上記第２ゲート電極９と上記ソース電極５との間隔以上に設定されている。
【０１１１】
上記端部においては、その形状から電界が集中しやすく、上記直線部と比べて電流リークが増大しやすく、破壊されやすい箇所でもある。ノーマリーオフ動作する上記第２ゲート電極９は一般に耐圧が低いため、電界が集中する上記端部では電界緩和されるような構造が必要となる。
【０１１２】
この実施の形態によれば、上記端部における上記第２ゲート電極９と上記ソース電極５との間隔を、上記直線部における上記第２ゲート電極９と上記ソース電極５との間隔以上に設定している。したがって、上記端部の電界緩和を行い、さらなる電流リークの低減と耐圧の向上とを実現することができる。
【０１１３】
また、一実施の形態の電界効果トランジスタでは、
上記第１ゲート電極７および上記第２ゲート電極９は、
平面視において、上記第１ゲート電極７の縁および上記第２ゲート電極９の縁の何れもが、略直線になっている直線部と、
平面視において、上記第１ゲート電極７の縁および上記第２ゲート電極９の縁が、曲線または湾曲した角部で成る端部と
を含み、
上記端部における上記第１ゲート電極７のゲート長が、上記直線部における上記第１ゲート電極７のゲート長以上に設定されている。
【０１１４】
上記端部においては、その形状から電界が集中しやすく、短チャネル効果を生じさせやすくなる。尚、短チャネル効果が生ずると、上記ソース電極５と上記ドレイン電極６との間に流れるサブスレッショルドリークを生じてしまう。
【０１１５】
この実施の形態によれば、上記端部における上記第１ゲート電極７のゲート長を、上記直線部における上記第１ゲート電極７のゲート長以上に設定している。したがって、上記短チャネル効果を防止し、さらなる電流リークの低減と耐圧の向上とを図ることが可能になる。
【０１１６】
また、一実施の形態の電界効果トランジスタでは、
上記第１ゲート電極７および上記第２ゲート電極９は、
平面視において、上記第１ゲート電極７の縁および上記第２ゲート電極９の縁の何れもが、略直線になっている直線部と、
平面視において、上記第１ゲート電極７の縁および上記第２ゲート電極９の縁が、曲線または湾曲した角部で成る端部と
を含み、
上記端部における上記第２ゲート電極９のゲート長が、上記直線部における上記第２ゲート電極９のゲート長以上に設定されている。
【０１１７】
この実施の形態によれば、上記端部における上記第２ゲート電極９のゲート長を、上記直線部における上記第２ゲート電極９のゲート長以上に設定している。したがって、上記端部において生じやすい上記短チャネル効果を防止し、さらなる電流リークの低減と耐圧の向上とを図ることができる。
【０１１８】
また、一実施の形態の電界効果トランジスタでは、上記端部における上記直線部側から頂部までに関して、上記第１ゲート電極７と上記ドレイン電極６との間隔の変化、上記第２ゲート電極９と上記ソース電極５との間隔の変化、上記第１ゲート電極７のゲート長の変化、または、上記第２ゲート電極９のゲート長の変化は、連続した変化である。
【０１１９】
この実施の形態によれば、上記端部における上記直線部側から頂部までに関して、上記第１ゲート電極７と上記ドレイン電極６との間隔の変化、上記第２ゲート電極９と上記ソース電極５との間隔の変化、上記第１ゲート電極７のゲート長の変化、または、上記第２ゲート電極９のゲート長の変化は、連続した変化である。したがって、上記変化による凸部等の特異点が無くなり、電界集中が生じにくく、破壊が生じにくい構造にすることができる。
【符号の説明】
【０１２０】
１…基板
２…チャネル層
３…バリア層
４…窒化物半導体
５…ソース電極
６…ドレイン電極
７…第１ゲート電極
７Ａ…第１ゲート電極用配線
８…ゲート絶縁膜
９…第２ゲート電極
９Ａ…第２ゲート電極用配線
１０,１１…絶縁膜
１２…コンタクトホール
１３ａ,１３ｂ,１４ａ,１４ｂ,１４c,１４d…導電層
１４…導電層部
１５,１６…端部
【図１】
2016098391.tif 000003
【図２】
2016098391.tif 000004
【図３】
2016098391.tif 000005
【図４】
2016098391.tif 000006
【図５】
2016098391.tif 000007
【図６】
2016098391.tif 000008
【図７】
2016098391.tif 000009
【図８】
2016098391.tif 000010
【図９】
2016098391.tif 000011
【図１０】
2016098391.tif 000012
【図１１】
2016098391.tif 000013
【図１２】
2016098391.tif 000014
【国際調査報告】
2016098391.tif 000015
2016098391.tif 000016
2016098391.tif 000017
2016098391.tif 000018