(57)【要約】  サーミスタ素子は、素体のＬ方向およびＴ方向を含む断面において、第１内部電極と第２外部電極との最短距離である第１距離をｄとし、第１内部電極と第５内部電極との間の最短距離である第２距離をｅｄとしたとき、４≦（ｄ／ｅｄ）を満たす。
2016072154.tif 000002
【特許請求の範囲】
【請求項１】
長さ方向と幅方向と高さ方向とを有する素体と、
前記素体の前記長さ方向の両端部を覆っている２つの外部電極と、
前記素体内に前記高さ方向に間隔をあけて積層されている複数の内部電極と
を備え、
前記複数の内部電極は、
前記高さ方向において最も外側に配置されると共に一方の前記外部電極に接続される最外内部電極と、
前記最外内部電極に対して前記高さ方向に重なるように隣接して配置されると共に他方の前記外部電極に接続される隣接内部電極と
を含み、
前記素体の前記長さ方向および前記高さ方向を含む断面において、前記最外内部電極と前記他方の外部電極との最短距離である第１距離をｄとし、前記最外内部電極と前記隣接内部電極との最短距離である第２距離をｅｄとしたとき、４≦（ｄ／ｅｄ）を満たすサーミスタ素子。
【請求項２】
（ｄ／ｅｄ）≦１０を満たす、請求項１に記載のサーミスタ素子。
【請求項３】
前記高さ方向において、前記素体の表面と、前記複数の内部電極のうちの前記表面に最も近い位置にある内部電極との間の前記素体の最小厚みを、Ｔｍとし、
前記幅方向において、前記素体の表面と、前記複数の内部電極のうちの前記表面に最も近い位置にある内部電極との間の前記素体の最小厚みを、Ｗｍとしたとき、
（Ｔｍ／Ｗｍ）≦０．４を満たす、請求項１または２に記載のサーミスタ素子。
【請求項４】
前記一方の外部電極に接続される前記内部電極の数量、および、前記他方の外部電極に接続される前記内部電極の数量は、奇数である、請求項１から３の何れか一つに記載のサーミスタ素子。
【請求項５】
前記一方の外部電極に接続される前記内部電極の数量、および、前記他方の外部電極に接続される前記内部電極の数量は、偶数である、請求項１から３の何れか一つに記載のサーミスタ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、サーミスタ素子に関する。
【背景技術】
【０００２】
従来、サーミスタ素子としては、特許第４９８５９８９号（特許文献１）に記載されたものがある。サーミスタ素子は、素体と、素体内に積層された複数の内部電極と、素体の両端部に設けられた第１、第２外部電極とを有する。【０００３】
ここで、第１外部電極と、第１外部電極の極性と異なる極性を有し積層方向の最も外側に配置された最外内部電極との間の最短距離を、第１距離ｄとする。積層方向に隣接すると共に互いに極性の異なる２つの内部電極の間の最短距離を、第２距離ｔとする。このとき、ｄ／ｔ≦０．９６を満たしている。【０００４】
このように、第１距離ｄを第２距離ｔよりも小さくすることで、素体に高電圧が印加された場合、第１距離ｄは短いため、第１外部電極と最外内部電極との間で選択的に放電が生じる。したがって、極性の異なる内部電極間では放電が生じず、素体が破壊されることはないと述べられている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第４９８５９８９号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、前記従来のサーミスタ素子を実際に製造して使用すると、サーミスタ素子の抵抗は、製品ごとにばらつくことがある。【０００７】
この原因について検討すると、素体の両端面に直交する方向における外部電極の長さは、製品ごとに異なっている。つまり、第１距離ｄは、製品ごとに異なっている。また、第１距離ｄは短いため、第１外部電極と最外内部電極との間の抵抗は小さく、製品全体の抵抗に対する第１外部電極と最外内部電極との間の抵抗の寄与率は大きくなる。【０００８】
したがって、第１距離ｄが、製品ごとに異なると、第１外部電極と最外内部電極との間の抵抗が、製品ごとに異なり、この結果、サーミスタ素子の抵抗は、製品ごとに異なる。【０００９】
そこで、本発明の課題は、製品ごとの抵抗のバラツキを抑制することができるサーミスタ素子を提供することにある。
【課題を解決するための手段】
【００１０】
前記課題を解決するため、本発明のサーミスタ素子は、
長さ方向と幅方向と高さ方向とを有する素体と、
前記素体の前記長さ方向の両端部を覆っている２つの外部電極と、
前記素体内に前記高さ方向に間隔をあけて積層されている複数の内部電極と
を備え、
前記複数の内部電極は、
前記高さ方向において最も外側に配置されると共に一方の前記外部電極に接続される最外内部電極と、
前記最外内部電極に対して前記高さ方向に重なるように隣接して配置されると共に他方の前記外部電極に接続される隣接内部電極と
を含み、
前記素体の前記長さ方向および前記高さ方向を含む断面において、前記最外内部電極と前記他方の外部電極との最短距離である第１距離をｄとし、前記最外内部電極と前記隣接内部電極との最短距離である第２距離をｅｄとしたとき、４≦（ｄ／ｅｄ）を満たす。【００１１】
本発明のサーミスタ素子によれば、４≦（ｄ／ｅｄ）を満たしているので、最外内部電極と他方の外部電極との間の距離を一定値（４ｅｄ）以上とでき、最外内部電極と他方の外部電極との間の抵抗を大きくして、製品全体の抵抗に対する最外内部電極と他方の外部電極との間の抵抗の寄与率を小さくできる。したがって、製品ごとに外部電極の長さ方向の寸法にバラツキが生じても、製品ごとの抵抗のバラツキを抑制することができる。【００１２】
また、一実施形態のサーミスタ素子では、（ｄ／ｅｄ）≦１０を満たす。【００１３】
前記実施形態のサーミスタ素子によれば、（ｄ／ｅｄ）≦１０を満たしているので、最外内部電極と他方の外部電極との間の距離を一定値（１０ｅｄ）以下とでき、最外内部電極と隣接内部電極との重なり面積の大きさを確保できる。したがって、最外内部電極と隣接内部電極との間の抵抗を低く保持することができ、製品全体の抵抗を低く保持できる。【００１４】
また、一実施形態のサーミスタ素子では、
前記高さ方向において、前記素体の表面と、前記複数の内部電極のうちの前記表面に最も近い位置にある内部電極との間の前記素体の最小厚みを、Ｔｍとし、
前記幅方向において、前記素体の表面と、前記複数の内部電極のうちの前記表面に最も近い位置にある内部電極との間の前記素体の最小厚みを、Ｗｍとしたとき、
（Ｔｍ／Ｗｍ）≦０．４を満たす。【００１５】
前記実施形態のサーミスタ素子によれば、（Ｔｍ／Ｗｍ）≦０．４を満たしているので、高さ方向において素体の表面と最外内部電極との間の素体の厚みは薄くなって、最外内部電極は他方の外部電極に接近することになる。本発明では、４≦（ｄ／ｅｄ）を満たしているので、最外内部電極と他方の外部電極との間の距離を一定値以上とできる。例えば、小型で低背のサーミスタ素子では、低抵抗化のために内部電極の枚数を増やす必要があり、素体表面と最外内部電極との間の距離は短くなり、（Ｔｍ／Ｗｍ）≦０．４を満たす場合がある。この場合でも、製品ごとの抵抗のバラツキを抑制することができる。【００１６】
また、一実施形態のサーミスタ素子では、前記一方の外部電極に接続される前記内部電極の数量、および、前記他方の外部電極に接続される前記内部電極の数量は、奇数である。【００１７】
前記実施形態のサーミスタ素子によれば、一方の外部電極に接続される内部電極の数量、および、他方の外部電極に接続される内部電極の数量は、奇数であるので、一方の外部電極に接続される内部電極が、製造上、他方の外部電極側に片寄った構造となりやすい。つまり、最外内部電極は、他方の外部電極に接近した構造となりやすい。本発明では、４≦（ｄ／ｅｄ）を満たしているので、最外内部電極と他方の外部電極との間の距離を一定値以上とできて、製品ごとの抵抗のバラツキを抑制することができる。【００１８】
また、一実施形態のサーミスタ素子では、前記一方の外部電極に接続される前記内部電極の数量、および、前記他方の外部電極に接続される前記内部電極の数量は、偶数である。【００１９】
前記実施形態のサーミスタ素子によれば、一方の外部電極に接続される内部電極の数量、および、他方の外部電極に接続される内部電極の数量は、偶数であるので、一方の外部電極に接続される内部電極が、製造上、他方の外部電極側に片寄った構造となりにくい。つまり、最外内部電極は、他方の外部電極に接近した構造となり難い。したがって、最外内部電極と他方の外部電極との間の距離を一定値以上としやすく、製品ごとの抵抗のバラツキを抑制することができる。
【発明の効果】
【００２０】
本発明のサーミスタ素子によれば、４≦（ｄ／ｅｄ）を満たしているので、製品ごとの抵抗のバラツキを抑制することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の第１実施形態のサーミスタ素子を示す斜視図である。
【図２】サーミスタ素子の一部破断を示す斜視図である。
【図３】サーミスタ素子のＬＴ面での断面図である。
【図４】本発明の第２実施形態のサーミスタ素子を示す斜視図である。
【図５Ａ】サーミスタ素子のずらし量について説明する説明図である。
【図５Ｂ】サーミスタ素子の外部電極のＥ寸の変化率について説明する説明図である。
【図５Ｃ】サーミスタ素子のずらし量について説明する説明図である。
【発明を実施するための形態】
【００２２】
以下、本発明を図示の実施の形態により詳細に説明する。
【００２３】
（第１実施形態）
図１は、本発明の第１実施形態のサーミスタ素子を示す斜視図である。図２は、サーミスタ素子の一部破断を示す斜視図である。図３は、サーミスタ素子のＬＴ面での断面図である。図１と図２と図３に示すように、サーミスタ素子１は、素体１０と、素体１０内に設けられている複数の内部電極２１〜２６と、素体１０の表面の一部を覆うと共に複数の内部電極２１〜２６に電気的に接続されている第１、第２外部電極４１，４２とを有する。
【００２４】
素体１０は、長さ方向（Ｌ方向）と幅方向（Ｗ方向）と高さ方向（Ｔ方向）とを有する。具体的に述べると、素体１０は、略直方体状に形成されている。
【００２５】
素体１０の表面は、互いに反対側に位置する第１端面１５および第２端面１６と、第１端面１５と第２端面１６との間に配置される周面１７とを有する。第１端面１５と第２端面１６とは、略平行である。周面１７は、第１側面１１と第２側面１２と第３側面１３と第４側面１４とを有する。第１側面１１と第２側面１２とは、セラミックス層１０ａの積層方向に位置し、互いに反対側に位置する。第３側面１３と第４側面１４とは、互いに反対側に位置する。第１側面１１と第２側面１２とは、略平行である。第３側面１３と第４側面１４とは、略平行である。第１端面１５と第１側面１１と第３側面１３とは、互いに直交する。
【００２６】
Ｌ方向は、第２端面１６から第１端面１５に向かって延在する方向である。Ｗ方向は、第３側面１３から第４側面１４に向かって延在する方向である。Ｔ方向は、第２側面１２から第１側面１１に向かって延在する方向である。具体的に述べると、Ｌ方向は、第１端面１５に直交する方向であり、Ｗ方向は、第３側面１３に直交する方向であり、Ｔ方向は、第１側面１１に直交する方向である。Ｌ方向とＷ方向とＴ方向とは、互いに直交する。
【００２７】
素体１０は、積層された複数のセラミックス層１０ａから一体的に構成される。セラミックス層１０ａは、例えば、負の抵抗温度特性を有するセラミックスからなる。セラミックスは、例えば、酸化マンガンを主成分とするセラミックスであり、酸化ニッケル、酸化コバルト、アルミナ、酸化鉄、酸化チタン、酸化ジルコニウムなどを含む。つまり、サーミスタ素子１は、ＮＴＣ（Negative Temperature Coefficient）サーミスタであり、温度の上昇に伴って抵抗値が減少する。
【００２８】
第１、第２外部電極４１，４２は、素体１０を覆う電極層と、電極層に積層されるめっき層とを有する。電極層は、例えば、Ａｇからなる。めっき層は、単層であってもよく、または、複数層であってもよい。単層のめっき層、および、複数層のめっき層の最外層は、例えば、ＳｎまたはＣｕからなる。
【００２９】
第１外部電極４１は、第１端面１５と周面１７の第１端面１５側とを覆う。第１外部電極４１は、周面１７の周方向の全周に対向するように設けられる。つまり、第１外部電極４１は、第１側面１１から第４側面１４に順に対向する第１面部１４１から第４面部１４４を有する。第１面部１４１から第４面部１４４は、周面１７に沿って延在する部分である。つまり、第１面部１４１から第４面部１４４は、第１外部電極４１のＬ方向の一方の端面から他方の端面に延在する。なお、図３では、第１面部１４１から第４面部１４４をわかりやすくするために、第１面部１４１から第４面部１４４の区画を示しているが、実際、第１外部電極４１は一体に成形される。
【００３０】
第２外部電極４２は、第２端面１６と周面１７の第２端面１６側とを覆う。第２外部電極４２は、周面１７の周方向の全周に対向するように設けられる。つまり、第２外部電極４２は、第１側面１１から第４側面１４に順に対向する第１面部１４１から第４面部１４４を有する。第１面部１４１から第４面部１４４は、周面１７に沿って延在する部分である。つまり、第１面部１４１から第４面部１４４は、第２外部電極４２のＬ方向の一方の端面から他方の端面に延在する。なお、図３では、第１面部１４１から第４面部１４４をわかりやすくするために、第１面部１４１から第４面部１４４の区画を示しているが、実際、第２外部電極４２は一体に成形される。
【００３１】
複数の内部電極２１〜２６は、素体１０内にＴ方向に間隔をあけて積層されている。内部電極２１〜２６とセラミックス層１０ａとは、Ｔ方向に交互に積層される。内部電極２１〜２６は、例えば、Ａｇ、Ｐｄ、Ｃｕのうちの少なくとも一つの元素を含んでいる。
【００３２】
第１、第２、第３内部電極２１，２２，２３は、Ｔ方向において、第１側面１１から第２側面１２に向かって順に、配置されている。第１、第２、第３内部電極２１，２２，２３のＬ方向の一端部は、素体１０の第１端面１５から露出し、第１外部電極４１に接触して電気的に接続される。
【００３３】
第４、第５、第６内部電極２４，２５，２６は、Ｔ方向において、第１側面１１から第２側面１２に向かって順に、配置されている。第４、第５、第６内部電極２４，２５，２６のＬ方向の一端部は、素体１０の第２端面１６から露出し、第２外部電極４２に接触して電気的に接続される。
【００３４】
第１内部電極２１と第４内部電極２４とは、Ｔ方向において、同じ高さに位置し、第２内部電極２２と第５内部電極２５とは、Ｔ方向において、同じ高さに位置し、第３内部電極２３と第６内部電極２６とは、Ｔ方向において、同じ高さに位置している。
【００３５】
第１内部電極２１と第５内部電極２５と第３内部電極２３とは、Ｔ方向において、第１側面１１から第２側面１２に向かって順に、配置されている。第１、第５、第３内部電極２１，２５，２３のＬ方向の他端部は、Ｔ方向に重なるように隣接して配置されている。
【００３６】
第１内部電極２１は、Ｔ方向において最も外側に配置される最外内部電極に相当する。第５内部電極２５は、最外内部電極に対してＴ方向に重なるように隣接して配置される隣接内部電極に相当する。
【００３７】
素体１０のＬ方向およびＴ方向を含む断面において、第１内部電極２１（最外内部電極）と第２外部電極４２との最短距離である第１距離をｄとし、第１内部電極２１（最外内部電極）と第５内部電極２５（隣接内部電極）との最短距離である第２距離をｅｄとする。このとき、４≦（ｄ／ｅｄ）を満たし、好ましくは、５≦（ｄ／ｅｄ）を満たし、さらに好ましくは、６≦（ｄ／ｅｄ）を満たす。また、（ｄ／ｅｄ）≦１０を満たす。
【００３８】
具体的に述べると、第１距離ｄは、第１内部電極２１のＬ方向の他端部（図３では左端部）と、第２外部電極４２の第１面部１４１のＬ方向の端面（図３では右端面）との間の距離である。第２距離ｅｄは、第１内部電極２１と第５内部電極２５との間のＴ方向の距離である。
【００３９】
なお、第３内部電極２３のＬ方向の他端部と、第２外部電極４２の第２面部１４２のＬ方向の端面との間の距離は、第１距離ｄと略同じである。第５内部電極２５と第３内部電極２３との間の距離は、第２距離ｅｄと略同じである。
【００４０】
Ｔ方向において、素体１０の表面と、複数の内部電極２１〜２６のうちのこの表面に最も近い位置にある内部電極との間の素体１０の最小厚みを、Ｔｍとする。Ｗ方向において、素体１０の表面と、複数の内部電極２１〜２６のうちのこの表面に最も近い位置にある内部電極との間の素体１０の最小厚みを、Ｗｍとする。このとき、（Ｔｍ／Ｗｍ）≦０．４を満たす。
【００４１】
具体的に述べると、図２に示すように、素体１０の最小厚みＴｍは、素体１０の第１側面１１と第１内部電極２１との間の距離である。素体１０の最小厚みＷｍは、素体１０の第３側面１３と第５内部電極２５との間の距離である。
【００４２】
なお、素体１０の第１側面１１と第４内部電極２４との間の距離と、素体１０の第２側面１２と第３内部電極２３との間の距離と、素体１０の第２側面１２と第６内部電極２６との間の距離とは、最小厚みＴｍと略同じである。素体１０の第３側面１３と第１〜第４、第６内部電極２１〜２４，２６との間の距離と、素体１０の第４側面１４と第１〜第６内部電極２１〜２６との間の距離とは、最小厚みＷｍと同じである。
【００４３】
サーミスタ素子１のサイズは、例えば、ＪＩＳ規格０６０３サイズであるとする。ＪＩＳ規格０６０３サイズとは、（０．６±０．０３）ｍｍ（Ｌ方向）×（０．３±０．０３）ｍｍ（Ｗ方向）である。なお、サーミスタ素子１のサイズは、ＪＩＳ規格１００５サイズやＪＩＳ規格１６０８サイズなどの他のサイズであってもよい。
【００４４】
次に、前記サーミスタ素子１の製造方法について説明する。
【００４５】
ます、セラミックスの素材を混合粉砕して混合粉体を作製し、混合粉体に仮焼処理を施して仮焼粉を作製する。その後、仮焼粉をシート状に形成してシート体を作製し、シート体に内部電極２１〜２６の材料を印刷し、シート体と内部電極２１〜２６とを交互に積層して積層体を作製する。その後、積層体を焼成して、内部に内部電極２１〜２６が設けられた素体１０を作製する。その後、素体１０の表面に第１、第２外部電極４１，４２の電極層の材料を塗布して焼き付け、電極層を作製する。その後、めっき層をめっきにより電極層に積層して、第１、第２外部電極４１，４２を作製する。これにより、サーミスタ素子１を作製する。内部電極２１〜２６のＬ方向の長さは、内部電極２１〜２６の材料を印刷するときの長さにより決定される。
【００４６】
前記サーミスタ素子１によれば、４≦（ｄ／ｅｄ）を満たしているので、第１内部電極（最外内部電極）２１と第２外部電極４２との間の距離を一定値（４ｅｄ）以上とでき、第１内部電極２１と第２外部電極４２との間の抵抗を大きくして、製品全体の抵抗に対する第１内部電極２１と第２外部電極４２との間の抵抗の寄与率を小さくできる。したがって、製品ごとに第２外部電極４２のＬ方向の寸法にバラツキが生じても、製品ごとの抵抗のバラツキを抑制することができる。
【００４７】
これに対して、（ｄ／ｅｄ）が４よりも小さいと、第１内部電極２１が第２外部電極４２に接近して、第１内部電極２１と第２外部電極４２との間の抵抗が小さくなって、製品全体の抵抗に対する第１内部電極２１と第２外部電極４２との間の抵抗の寄与率が大きくなる。このため、製品ごとに第２外部電極４２のＬ方向の寸法にバラツキが生じると、製品ごとに抵抗のバラツキが大きくなる。
【００４８】
要するに、本願発明者は、異なる外部電極に接続された２つの内部電極のＴ方向の重なり領域が、全体の抵抗に対して大きく寄与することを、見出した。そして、本願発明者は、抵抗に起因する要素として、互いに重なる２つの内部電極間の第２距離ｅｄ、および、互いに重なる２つの内部電極と外部電極との間の第１距離ｄに着目した。そして、本願発明者は、これらの距離の比に着目することで、製品ごとの抵抗のバラツキを抑制する効果を実現した。
【００４９】
また、前記サーミスタ素子１によれば、（ｄ／ｅｄ）≦１０を満たしているので、第１内部電極（最外内部電極）２１と第２外部電極４２との間の距離を一定値（１０ｅｄ）以下とでき、第１内部電極２１と第１内部電極２１に隣接する第５内部電極２５との重なり面積の大きさを確保できる。したがって、第１内部電極２１と第５内部電極２５との間の抵抗を低く保持することができ、製品全体の抵抗を低く保持できる。
【００５０】
これに対して、（ｄ／ｅｄ）が１０よりも大きいと、第１内部電極２１が第２外部電極４２から離隔して、第１内部電極２１と第５内部電極２５との重なり面積の大きさが低減する。したがって、第１内部電極２１と第５内部電極２５との間の抵抗を低く保持することができず、製品全体の抵抗を低く保持することが困難となる。なお、第１内部電極２１を第２外部電極４２から離隔しながら、第５内部電極２５を第１外部電極４１に接近させて、第１内部電極２１と第５内部電極２５との重なり面積の大きさを確保することが考えられる。しかし、第５内部電極２５を延ばすことで、第２内部電極２２が短くなりすぎて、実際の製造上、現実的でない。
【００５１】
また、前記サーミスタ素子１によれば、（Ｔｍ／Ｗｍ）≦０．４を満たしているので、Ｔ方向において素体１０の表面１１と第１内部電極２１との間の素体１０の厚みＴｍは薄くなって、第１内部電極２１は第２外部電極４２に接近することになる。本発明では、４≦（ｄ／ｅｄ）を満たしているので、第１内部電極２１と第２外部電極４２との間の距離を一定値以上とできる。例えば、小型で低背のサーミスタ素子１では、低抵抗化のために内部電極の枚数を増やす必要があり、素体１０の表面１１と第１内部電極２１との間の距離は短くなり、（Ｔｍ／Ｗｍ）≦０．４を満たす場合がある。この場合でも、製品ごとの抵抗のバラツキを抑制することができる。
【００５２】
言い換えると、従前より、サーミスタ素子の小型化や低背化に伴い、内部電極の重なり面積を増やすことや、内部電極間の距離を小さくすることが求められている。しかし、内部電極間の距離を小さくすることは、技術的な難易度が高く、内部電極の重なり面積を大きくすることが必要となる。そして、重なり面積を稼ごうとすると、内部電極の周辺の素体のマージンが小さくなり、異電極の内部電極と外部電極との間の素体の抵抗寄与が大きくなる。このため、外部電極の寸法のバラツキ等により初期抵抗のバラツキへの影響が顕著となる。また、外部環境の影響を受けやすい素体表面の経年劣化により抵抗の信頼性が悪くなる。そこで、本発明では、４≦（ｄ／ｅｄ）を満たすことで、初期抵抗のバラツキの問題や、経年劣化による抵抗の信頼性の問題を解消することができる。
【００５３】
また、前記サーミスタ素子１によれば、第１外部電極４１に接続される第１、第２、第３内部電極２１，２２，２３の数量、および、第２外部電極４２に接続される第４、第５、第６内部電極２４，２５，２６の数量は、それぞれ３つで、奇数である。したがって、第１外部電極４１に接続される第１、第２、第３内部電極２１，２２，２３が、製造上、第２外部電極４２側に片寄った構造となりやすい。つまり、第１内部電極２１は、第２外部電極４２に接近した構造となりやすい。本発明では、４≦（ｄ／ｅｄ）を満たしているので、第１内部電極２１と第２外部電極４２との間の距離を一定値以上とできて、製品ごとの抵抗のバラツキを抑制することができる。
【００５４】
（第２実施形態）
図４は、本発明の第２実施形態のサーミスタ素子を示す断面図である。第２実施形態は、第１実施形態とは、内部電極の数量のみが相違する。この相違する構成のみを以下に説明する。なお、第２実施形態において、第１実施形態と同一の符号は、第１実施形態と同じ構成であるため、その説明を省略する。
【００５５】
図４に示すように、第２実施形態のサーミスタ素子１Ａでは、第１外部電極４１に接続される第１〜第４内部電極２１〜２４の数量、および、第２外部電極４２に接続される第５〜第８内部電極２５〜２８の数量は、それぞれ４つで、偶数である。
【００５６】
第１〜第４内部電極２１〜２４は、Ｔ方向において、上方から下方へ順に、配列されている。第５〜第８内部電極２５〜２８は、Ｔ方向において、上方から下方へ順に、配列されている。
【００５７】
第１、第６、第３、第８内部電極２１，２６，２３，２８のＬ方向の他端部は、Ｔ方向に重なるように隣接して配置されている。第１内部電極２１は、Ｔ方向において最も外側に配置される最外内部電極に相当する。第６内部電極２６は、最外内部電極に対してＴ方向に重なるように隣接して配置される隣接内部電極に相当する。
【００５８】
第１距離ｄは、第１内部電極２１のＬ方向の他端部（図４では左端部）と、第２外部電極４２の第１面部１４１のＬ方向の端面（図４では右端面）との間の距離である。第２距離ｅｄは、第１内部電極２１と第６内部電極２６との間のＴ方向の距離である。このとき、４≦（ｄ／ｅｄ）を満たし、（ｄ／ｅｄ）≦１０を満たす。
【００５９】
前記サーミスタ素子１Ａによれば、４≦（ｄ／ｅｄ）を満たしているので、前記第１実施形態で説明したように、製品ごとに第２外部電極４２のＬ方向の寸法にバラツキが生じても、製品ごとの抵抗のバラツキを抑制することができる。また、（ｄ／ｅｄ）≦１０を満たしているので、前記第１実施形態で説明したように、第１内部電極２１と第６内部電極２６との間の抵抗を低く保持することができ、製品全体の抵抗を低く保持できる。
【００６０】
また、前記サーミスタ素子１Ａによれば、第１外部電極４１に接続される第１〜第４内部電極２１〜２４の数量、および、第２外部電極４２に接続される第５〜第８内部電極２５〜２８の数量は、偶数であるので、第１外部電極４１に接続される第１〜第４内部電極２１〜２４が、製造上、第２外部電極４２側に片寄った構造となりにくい。つまり、第１内部電極２１は、第２外部電極４２に接近した構造となり難い。したがって、第１内部電極２１と第２外部電極４２との間の距離を一定値以上としやすく、製品ごとの抵抗のバラツキを抑制することができる。
【００６１】
なお、本発明は上述の実施形態に限定されず、本発明の要旨を逸脱しない範囲で設計変更可能である。
【００６２】
前記実施形態では、素体の周面の横断面は、４角形であったが、３角形や５角形以上であってもよく、または、円形や楕円形や長円形であってもよい。
【００６３】
前記実施形態では、（ｄ／ｅｄ）≦１０を満たしたが、（ｄ／ｅｄ）が１０よりも大きくてもよい。前記実施形態では、（Ｔｍ／Ｗｍ）≦０．４を満たしたが、（Ｔｍ／Ｗｍ）が０．４よりも大きくてもよい。
【実施例】
【００６４】
（実施例１）
次に、本発明の第１実施形態のサーミスタ素子１の実施例１のシミュレーションによる計算値を、表１に示す。【００６５】
【表１】
2016072154.tif 000003
【００６６】
表１は、（ｄ／ｅｄ）を変化させ、第２外部電極のＬ方向の寸法（Ｅ寸という。）を変化（バラツキ）させたときの、サーミスタ素子１の抵抗の変化率（バラツキ）を示す。（Ｔｍ／Ｗｍ）は、０．３２６であり、０．４以下である。第１、第２外部電極のそれぞれに接続される内部電極の数量は、３つである。【００６７】
表１に記載のずらし量について説明する。図５Ａに示すように、ずらし量とは、ＬＴ断面において、第１、第３、第５内部電極２１，２３，２５の重なり領域ＺのＬ方向の中心Ｃを、Ｌ方向に移動する量をいう。（ｄ／ｅｄ）が５．４９であるときの中心Ｃの位置を、ずらし量０とする。ずらし量が正とは、中心Ｃをずらし量０から第２外部電極４２側に移動させたときをいう。ずらし量が負とは、中心Ｃをずらし量０から第１外部電極４１側に移動させたときをいう。要するに、ずらし量が大きくなるほど、中心Ｃが第２外部電極４２に接近し、第１内部電極２１が第２外部電極４２に接近して、（ｄ／ｅｄ）が小さくなる。【００６８】
具体的に述べると、ずらし量が−３０μｍであるとき、（ｄ／ｅｄ）は８．３６となり、ずらし量が−１５μｍであるとき、（ｄ／ｅｄ）は６．９１となり、ずらし量が２０μｍであるとき、（ｄ／ｅｄ）は３．７０となり、ずらし量が３０μｍであるとき、（ｄ／ｅｄ）は２．９１となる。【００６９】
表１に記載のＥ寸の変化に伴う抵抗変化率について説明する。図５Ｂに示すように、（ｄ／ｅｄ）が表１に記載の値であるときの第２外部電極４２のＥ寸を、基準値０％とする。Ｅ寸が−２０％とは、基準値０％のときのＥ寸から２０％短くなった状態をいう。Ｅ寸が＋２０％とは、基準値０％のときのＥ寸から２０％長くなった状態をいう。そして、Ｅ寸−２０％の抵抗変化率とは、Ｅ寸０％の抵抗からの変化率を示す。つまり、Ｅ寸が短くなると、ｄが大きくなり、サーミスタ素子１の抵抗は増加する。Ｅ寸＋２０％の抵抗変化率とは、Ｅ寸０％の抵抗からの変化率を示す。つまり、Ｅ寸が長くなると、ｄが小さくなり、サーミスタ素子１の抵抗は減少する。【００７０】
具体的に述べると、（ｄ／ｅｄ）が８．３６であるとき、Ｅ寸−２０％の抵抗変化率は、０．１６となり、Ｅ寸＋２０％の抵抗変化率は、−０．２６となる。（ｄ／ｅｄ）が６．９１であるとき、Ｅ寸−２０％の抵抗変化率は、０．１６となり、Ｅ寸＋２０％の抵抗変化率は、−０．２９となる。（ｄ／ｅｄ）が５．４９であるとき、Ｅ寸−２０％の抵抗変化率は、０．１９となり、Ｅ寸＋２０％の抵抗変化率は、−０．６８となる。（ｄ／ｅｄ）が３．７０であるとき、Ｅ寸−２０％の抵抗変化率は、０．５８となり、Ｅ寸＋２０％の抵抗変化率は、−１．９１となる。（ｄ／ｅｄ）が２．９１であるとき、Ｅ寸−２０％の抵抗変化率は、１．０３となり、Ｅ寸＋２０％の抵抗変化率は、−３．４８となる。【００７１】
表１からわかるように、４≦（ｄ／ｅｄ）を満たしているとき、Ｅ寸−２０％の抵抗変化率とＥ寸＋２０％の抵抗変化率との差分は小さくなっており、第２外部電極４２のＥ寸にバラツキが発生しても、サーミスタ素子１の抵抗のバラツキを抑制できる。【００７２】
（実施例２）
次に、本発明の第１実施形態のサーミスタ素子１の実施例２のシミュレーションによる計算値を、表２に示す。【００７３】
【表２】
2016072154.tif 000004
【００７４】
表２は、実施例１の表１とは、（Ｔｍ／Ｗｍ）および（ｄ／ｅｄ）の条件を変えて計算している。ずらし量および抵抗変化率は、実施例１にて説明したとおりである。表２からわかるように、４≦（ｄ／ｅｄ）を満たしているとき、Ｅ寸−２０％の抵抗変化率とＥ寸＋２０％の抵抗変化率との差分は小さくなっており、第２外部電極４２のＥ寸にバラツキが発生しても、サーミスタ素子１の抵抗のバラツキを抑制できる。【００７５】
（実施例３）
次に、本発明の第１実施形態のサーミスタ素子１の実施例３のシミュレーションによる計算値を、表３に示す。【００７６】
【表３】
2016072154.tif 000005
【００７７】
表３は、実施例１の表１とは、（ｄ／ｅｄ）の条件を変えて計算している。ずらし量の測定は、実施例１とは異なる。なお、抵抗変化率は、実施例１にて説明したとおりである。【００７８】
図５Ｃに示すように、ずらし量とは、ＬＴ断面において、第１内部電極２１の先端面に一致する基準線ＳをＬ方向に移動する量をいう。基準線Ｓが第３内部電極２３の先端面に重なり、（ｄ／ｅｄ）が５．２１であるとき、ずらし量を０とする。ずらし量が正とは、基準線Ｓ（第１内部電極２１の先端面）をずらし量０から第２外部電極４２側に移動させたときをいう。ずらし量が負とは、基準線Ｓ（第１内部電極２１の先端面）をずらし量０から第１外部電極４１側に移動させたときをいう。要するに、ずらし量が大きくなるほど、基準線Ｓが第２外部電極４２に接近し、第１内部電極２１が第２外部電極４２に接近して、（ｄ／ｅｄ）が小さくなる。【００７９】
表３からわかるように、４≦（ｄ／ｅｄ）を満たしているとき、Ｅ寸−２０％の抵抗変化率とＥ寸＋２０％の抵抗変化率との差分は小さくなっており、第２外部電極４２のＥ寸にバラツキが発生しても、サーミスタ素子１の抵抗のバラツキを抑制できる。【００８０】
（実施例４）
次に、本発明の第１実施形態のサーミスタ素子１の実施例４の実測値を、表４に示す。【００８１】
【表４】
2016072154.tif 000006
【００８２】
表４は、（ｄ／ｅｄ）を変化させたときの、サーミスタ素子１の抵抗値のバラツキを示す。（Ｔｍ／Ｗｍ）は、０．３２６であり、０．４以下である。第１、第２外部電極のそれぞれに接続される内部電極の数量は、３つである。【００８３】
表４に記載のずらし量は、実施例１にて説明したとおりである。表４に記載の３ＣＶは、抵抗値に関する変動係数（Coefficient of variation）を３倍したものである。変動係数は、標準偏差を算術平均で割ったものであり、相対的なバラツキを示す。【００８４】
表４からわかるように、４≦（ｄ／ｅｄ）を満たしているとき、抵抗値のバラツキは小さくなっており、第２外部電極４２のＥ寸にバラツキが発生しても、サーミスタ素子１の抵抗のバラツキを抑制できる。【００８５】
（実施例５）
次に、本発明の第２実施形態のサーミスタ素子１Ａの実施例５のシミュレーションによる計算値を、表５に示す。【００８６】
【表５】
2016072154.tif 000007
【００８７】
表５は、実施例１の表１とは、（Ｔｍ／Ｗｍ）および（ｄ／ｅｄ）の条件を変えて計算している。ずらし量および抵抗変化率は、実施例１にて説明したとおりである。第１、第２外部電極のそれぞれに接続される内部電極の数量は、４つである。表５からわかるように、４≦（ｄ／ｅｄ）を満たしているとき、Ｅ寸−２０％の抵抗変化率とＥ寸＋２０％の抵抗変化率との差分は小さくなっており、第２外部電極４２のＥ寸にバラツキが発生しても、サーミスタ素子１Ａの抵抗のバラツキを抑制できる。
【符号の説明】
【００８８】
１，１Ａ  サーミスタ素子
１０  素体
１０ａ  セラミックス層
１１  第１側面
１２  第２側面
１３  第３側面
１４  第４側面
１５  第１端面
１６  第２端面
１７  周面
２１〜２８  第１〜第８内部電極
４１  第１外部電極
４２  第２外部電極
１４１  第１面部
１４２  第２面部
１４３  第３面部
１４４  第４面部
ｄ  第１距離
ｅｄ  第２距離
【図１】
2016072154.tif 000008
【図２】
2016072154.tif 000009
【図３】
2016072154.tif 000010
【図４】
2016072154.tif 000011
【図５Ａ】
2016072154.tif 000012
【図５Ｂ】
2016072154.tif 000013
【図５Ｃ】
2016072154.tif 000014
【国際調査報告】
2016072154.tif 000015
2016072154.tif 000016