(57)【要約】  本発明の固体撮像装置（１）は、入射光を画素信号に光電変換する画素（１００）が行列状に配列された撮像領域（１０１）と、画素列ごとに配置され、画素信号を読み出す垂直信号線（１０８）と、垂直信号線（１０８）に接続された電流源（１０５）とを備え、電流源（１０５）は、垂直信号線（１０８）とＧＮＤ線との間に配置された、直列に接続された３つのトランジスタ（Ｍ２ｙ、Ｍ３ｙ及びＭ４ｙ（１≦ｙ≦ｊ））と、隣接するトランジスタ（Ｍ２ｙ、Ｍ３ｙ及びＭ４ｙ）を接続する２つの接続点に、ドレイン及びソースが接続されたトランジスタ（Ｍ５ｙ）とを備える。
2014129118.tif 000002
【特許請求の範囲】
【請求項１】
入射光を画素信号に光電変換する画素が行列状に配列された撮像部と、
画素列ごとに配置され、前記画素信号を読み出す垂直信号線と、
前記垂直信号線に接続された電流源とを備え、
前記電流源は、
前記垂直信号線と基準電位線との間に配置された、直列に接続された３つ以上の複数の第１トランジスタと、
第１端子、第２端子及び第１制御端子を有し、隣接する前記第１トランジスタ同士を接続する複数の接続点のうちの異なる２つの前記接続点に、それぞれ、前記第１端子及び前記第２端子が接続された第２トランジスタとを備える
固体撮像装置。
【請求項２】
前記電流源は、さらに、
前記垂直信号線と前記複数の第１トランジスタとの間に直列挿入された第３トランジスタを備え、
前記第３トランジスタのゲート端子には、所定のバイアス電圧が印加される
請求項１に記載の固体撮像装置。
【請求項３】
前記複数の第１トランジスタのそれぞれは、第３端子、第４端子、及び前記第３端子と前記第４端子との間の導通状態を制御する第２制御端子を有し、
前記固体撮像装置は、さらに、
前記第２制御端子に所定のバイアス電圧を供給するバイアス発生回路と、
前記バイアス発生回路と、前記第２制御端子とを接続するバイアス線とを備える
請求項１または２に記載の固体撮像装置。
【請求項４】
前記画素は、
入射光を変換して信号電荷を生成する光電変換部と、
前記光電変換部で生成された前記信号電荷を転送する転送トランジスタと、
前記転送トランジスタにより転送された前記信号電荷を蓄積する電荷蓄積部と、
前記電荷蓄積部に蓄積された前記信号電荷を排出するリセットトランジスタと、
前記電荷蓄積部に蓄積された前記信号電荷を電圧に変換し、当該電圧を前記画素信号として前記垂直信号線に出力する増幅トランジスタとを備える
請求項１〜３のいずれか１項に記載の固体撮像装置。
【請求項５】
さらに、
前記画素信号を前記垂直信号線に出力するタイミングで、前記第２トランジスタの前記第１端子と前記第２端子との間が導通状態となるための制御信号を、前記第１制御端子に供給するタイミング制御回路を備える
請求項１〜４のいずれか１項に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関する。
【背景技術】
【０００２】
近年、デジタルスチルカメラやスマートフォン等への応用に適した固体撮像装置として、ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサの開発が進められている。特に最近では、動画撮影への対応等のため、高フレームレート化のニーズが高まってきており、ＭＯＳイメージセンサを構成する各要素に対して、様々な高速化技術が提案されている。【０００３】
特許文献１には、垂直信号線において、アナログ信号の伝送を高速化する従来技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−２２２５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に開示した従来技術では、垂直信号線に１つのトランジスタが接続され、当該トランジスタにパルス信号が入力される。これにより、光信号の転送時に一時的に垂直信号線の電流能力が高まり、当該垂直信号線から早期に電荷が引き抜かれるので、アナログ画像信号の伝送が高速化されるとしている。【０００６】
一方、最近、信号伝送の高速化と同時に、室内や夜景などの比較的暗いシーンも撮影出来る性能が注目されている。【０００７】
しかしながら、特許文献１に開示した従来技術では、暗いシーンの撮影を可能とするためには、画像信号に対して後段の処理で高いゲインをかけて出力することとなる。画像信号に高いゲインをかけて出力する場合、微小なノイズも目立つようになる。よって、特許文献１に開示した従来技術は、高フレームレートで低ノイズの特性を高い次元で両立させることが出来ないという課題を有している。【０００８】
本発明は、上記課題に鑑みてなされたものであり、高フレームレートと低ノイズとを両立した固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明の一態様に係る固体撮像装置は、入射光を画素信号に光電変換する画素が行列状に配列された撮像部と、画素列ごとに配置され、前記画素信号を読み出す垂直信号線と、前記垂直信号線に接続された電流源とを備え、前記電流源は、前記垂直信号線と基準電位線との間に配置された、直列に接続された３つ以上の複数の第１トランジスタと、第１端子、第２端子及び第１制御端子を有し、隣接する前記第１トランジスタ同士を接続する複数の接続点のうちの異なる２つの前記接続点に、それぞれ、前記第１端子及び前記第２端子が接続された第２トランジスタとを備えることを特徴とする。【００１０】
上記構成によれば、電流源を構成する複数の直列接続された第１トランジスタのうち、両端に配置されない少なくとも１つの第１トランジスタが、第２トランジスタにより短絡され得る。これにより、画素から垂直信号線へ画素信号が出力されるタイミングで、垂直信号線に流れる電流量を増加させ、垂直信号線の電位を上記画素信号に応じた電位に急激に遷移させることが可能となる。また、複数の第１トランジスタの制御端子に供給されるバイアス電圧の変動をキャンセルすることが可能となる。これらにより、バイアスノイズの発生を抑制しながら垂直信号線の伝送を高速化することが可能となる。よって、高フレームレートと低ノイズとを両立させることが可能となる。更に、画素から垂直信号線へ画素信号が出力されるタイミングで、垂直信号線に流れる電流量の増加は一時的となり、消費電力の増大も最小限に抑えることが出来る。【００１１】
また、例えば、前記電流源は、さらに、前記垂直信号線と前記複数の第１トランジスタとの間に直列挿入された第３トランジスタを備え、前記第３トランジスタのゲート端子には、所定のバイアス電圧が印加される。【００１２】
また、例えば、前記複数の第１トランジスタのそれぞれは、第３端子、第４端子、及び前記第３端子と前記第４端子との間の導通状態を制御する第２制御端子を有し、前記固体撮像装置は、さらに、前記第２制御端子に所定のバイアス電圧を供給するバイアス発生回路と、前記バイアス発生回路と、前記第２制御端子とを接続するバイアス線とを備える。【００１３】
また、例えば、前記画素は、入射光を変換して信号電荷を生成する光電変換部と、前記光電変換部で生成された前記信号電荷を転送する転送トランジスタと、前記転送トランジスタにより転送された前記信号電荷を蓄積する電荷蓄積部と、前記電荷蓄積部に蓄積された前記信号電荷を排出するリセットトランジスタと、前記電荷蓄積部に蓄積された前記信号電荷を電圧に変換し、当該電圧を前記画素信号として前記垂直信号線に出力する増幅トランジスタとを備える。【００１４】
また、例えば、さらに、前記画素信号を前記垂直信号線に出力するタイミングで、前記第２トランジスタの前記第１端子と前記第２端子との間が導通状態となるための制御信号を、前記第１制御端子に供給するタイミング制御回路を備える。
【発明の効果】
【００１５】
本発明に係る固体撮像装置によれば、消費電力の増大を伴わずに、バイアスノイズの発生を抑制しながら垂直信号線の伝送を高速化することが可能となる。よって、高フレームレートと低ノイズとを両立した固体撮像装置を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】図１は、実施の形態に係る固体撮像装置の全体構成を示す機能ブロック図である。
【図２】図２は、実施の形態に係る固体撮像装置が有する画素（単位セル）の回路図である。
【図３】図３は、一般的な固体撮像装置の全体構成を示す機能ブロック図である。
【図４】図４は、一般的な固体撮像装置が備える列電流源の回路構成図である。
【図５】図５は、一般的な固体撮像装置の動作を示すタイミングチャートである。
【図６】図６は、実施の形態に係る固体撮像装置の動作を示すタイミングチャートである。
【図７】図７は、実施の形態に係る固体撮像装置が備える列電流源の回路構成図である。
【図８】図８は、実施の形態の変形例に係る固体撮像装置の全体構成を示す機能ブロック図である。
【図９】図９は、実施の形態の変形例に係る固体撮像装置が備える列電流源の回路構成図である。
【発明を実施するための形態】
【００１７】
以下、図面を参照しながら、本実施の形態に係る固体撮像装置の構成及び動作について説明する。
【００１８】
［実施の形態に係る固体撮像装置の構成］
図１は、実施の形態に係る固体撮像装置の全体構成を示す機能ブロック図である。また、図２は、実施の形態に係る固体撮像装置が有する画素（単位セル）の回路図である。
【００１９】
図１に示されるように、固体撮像装置１は、画素（単位セル）１００がｉ行ｊ列（ｉ及びｊは任意の自然数）のマトリクス状に配置された撮像領域１０１と、行選択回路１０２と、バイアス発生回路１０３と、タイミング制御回路１０４と、電流源１０５と、ＡＤ変換回路１０６と、メモリ／列走査回路１０９と、外部出力端子１１０とを備える。撮像領域１０１は、入射光を画素信号に光電変換する画素１００が行列状に配列された撮像部である。電流源１０５は、画素列ごとに配置された列電流源１０５−１〜１０５−ｊを備える。
【００２０】
また、図２に示されるように、画素１００は、フォトダイオード４００と、転送トランジスタ４０２と、ＦＤ４０１と、リセットトランジスタ４０３と、増幅トランジスタ４０４とを備える。
【００２１】
フォトダイオード４００は、入射光を光電変換して信号電荷を生成する光電変換部である。転送トランジスタ４０２は、フォトダイオード４００で生成された信号電荷をフローティングディフュージョン（以下、ＦＤと記す）４０１に転送する。ＦＤ４０１は、転送トランジスタ４０２により転送された信号電荷を蓄積する電荷蓄積部である。リセットトランジスタ４０３は、ＦＤ４０１の信号電荷を排出させる。増幅トランジスタ４０４は、ＦＤ４０１の信号電荷を電荷量（ゲート電位）に応じた電圧に変換し、当該電圧をアナログ信号として垂直信号線１０８に出力する。
【００２２】
なお、図２に示された画素１００は、上記構成要素に加えて、画素選択を行うための選択トランジスタを、増幅トランジスタ４０４と垂直信号線１０８との間に有していても良い。
【００２３】
また、画素１００は、フォトダイオード４００及び転送トランジスタ４０２の組が、複数組同一のＦＤ４０１に接続されていて、上記複数組がリセットトランジスタ４０３及び増幅トランジスタ４０４を共有する構成でも良い。
【００２４】
図１に示されるように、撮像領域１０１には、マトリクス状にｉ行ｊ列配置された画素１００と、ｉ本の行選択線１０７(１０７−１〜１０７−ｉ)と、ｊ本の垂直信号線１０８(１０８−１〜１０８−ｊ)とが配置されている。例えば、第ｘ行ｙ列（ｘ及びｙは任意の自然数）の画素１００には、行選択線１０７−ｘと垂直信号線１０８−ｙとが接続されている。以下、行選択線１０７−１〜１０７−ｉについて、特定の行の行選択線を指定せず、任意のいずれかの行の行選択線について述べるときには単に行選択線１０７と記す場合がある。また、垂直信号線１０８−１〜１０８−ｊについても同様に、任意のいずれかの列の垂直信号線について述べるときには単に垂直信号線１０８と記す場合がある。
【００２５】
垂直信号線１０８は、画素１００の列に対応して設けられ、対応する列の画素１００から出力されるアナログ信号をＡＤ変換回路１０６に伝達する。言い換えると、垂直信号線１０８は、画素列ごとに配置され、アナログ信号である画素信号を読み出す。
【００２６】
行選択線１０７は、画素１００の行に対応して設けられ、行選択回路１０２から出力される駆動信号（リセット信号φＲＳ及び転送信号φＴＧ）を、対応する行の画素１００に伝達する。ここで、駆動信号は、対応する行の画素１００を駆動するための信号である。
【００２７】
行選択回路１０２は、画素１００を列方向に行単位で走査し、垂直信号線１０８にアナログ信号を出力させる画素１００が属する行を選択する行走査部である。
【００２８】
バイアス発生回路１０３は、列電流源１０５−１〜１０５−ｊにバイアス電圧φＬＣを供給する。
【００２９】
タイミング制御回路１０４は、外部端子等を介して入力されたマスタークロック及びデータ等に基づいて種々の内部クロックを生成し、行選択回路１０２、ＡＤ変換回路１０６、及びメモリ／列走査回路１０９等を制御する。
【００３０】
また、ＡＤ変換回路１０６は、画素１００から出力されたアナログ信号をＡＤ変換し、ＡＤ変換により生成されたデジタル信号をメモリ／列走査回路１０９に出力するＡＤ変換部である。
【００３１】
メモリ／列走査回路１０９は、ＡＤ変換回路１０６でＡＤ変換されたデジタル信号の出力制御を行う列走査部であり、ＡＤ変換回路１０６から入力されるデジタル信号を、外部出力端子１１０を経て外部に順次出力する。
【００３２】
列電流源１０５−１〜１０５−ｊは、電流源１０５を構成し、それぞれ、垂直信号線１０８−１〜１０８−ｊに接続され、垂直信号線１０８−１〜１０８−ｊの電流を駆動している。列電流源１０５−１〜１０５−ｊは、全て同様の構成となっている。以下、列電流源１０５−１〜１０５−ｊについて、特定の列電流源を指定せず、任意のいずれかの列電流源について述べるときには単に電流源１０５と記す場合がある。
【００３３】
各列電流源は、４つのトランジスタから構成されている。第ｙ列（１≦ｙ≦ｊ）に配置された列電流源１０５−ｙは、トランジスタＭ２ｙ、Ｍ３ｙ、Ｍ４ｙ、及びＭ５ｙを備える。トランジスタＭ２ｙ、Ｍ３ｙ、及びＭ４ｙは、垂直信号線１０８−ｙと基準電位線であるＧＮＤ線との間に、この順で直列に接続された複数の第１トランジスタである。また、トランジスタＭ５ｙは、トランジスタＭ３ｙと並列に接続されている。つまり、トランジスタＭ５ｙは、第１端子であるドレイン、第２端子であるソース及び第１制御端子であるゲートを有し、ドレインが、隣接するトランジスタＭ２ｙ及びＭ３ｙを接続する接続点に接続され、ソースが、隣接するトランジスタＭ３ｙ及びＭ４ｙを接続する接続点に接続された第２トランジスタである。トランジスタＭ２ｙ、Ｍ３ｙ、及びＭ４ｙの第２制御端子であるゲートには、バイアス電圧φＬＣが印加される。トランジスタＭ５ｙのゲートには、制御信号φＳＷが印加される。制御信号φＳＷが“Ｈ”レベルのとき、トランジスタＭ５ｙがＯＮ状態になることにより、トランジスタＭ３ｙのソースとドレインとが短絡され、垂直信号線１０８−ｙに流れる電流が増加する。
【００３４】
外部出力端子１１０は、メモリ／列走査回路１０９によって出力されるデジタル信号を外部へ伝達する端子である。
【００３５】
［一般的な固体撮像装置の構成及び動作］
ここで、本実施の形態に係る固体撮像装置の理解を容易とするため、一般的な固体撮像装置について、図面を参照しながら説明する。
【００３６】
図３は、一般的な固体撮像装置（ＭＯＳイメージセンサ）の全体構成を示す機能ブロック図である。固体撮像装置６０１は、画素（単位セル）５００がｉ行ｊ列（ｉ及びｊは任意の自然数）のマトリクス状に配置された撮像領域５０１と、行選択回路５０２と、バイアス発生回路５０３と、タイミング制御回路５０４と、電流源５０５と、ＡＤ変換回路５０６と、メモリ／列走査回路５０９と、外部出力端子５１０とを備える。電流源５０５は、画素列ごとに配置された列電流源５０５−１〜５０５−ｊを備える。
【００３７】
画素５００の構成は、図２に示された実施の形態に係る画素１００と同じである。つまり、画素５００は、光電変換を行うフォトダイオード４００と、ＦＤ４０１と、フォトダイオードに蓄積された電荷をＦＤ４０１に転送する転送トランジスタ４０２と、ＦＤ４０１に蓄積された電荷を電圧信号に変換する増幅トランジスタ４０４と、ＦＤ４０１に蓄積された電荷を電源へ排出するリセットトランジスタ４０３とで構成される。
【００３８】
列電流源５０５−１〜５０５−ｊは、それぞれ、垂直信号線５０８−１〜５０８−ｊに接続され、垂直信号線５０８−１〜５０８−ｊの電流を駆動している。列電流源５０５−１〜５０５−ｊは、全て同様の構成となっている。
【００３９】
各列電流源は、２つのトランジスタから構成されている。第ｙ列（１≦ｙ≦ｊ）に配置された列電流源５０５−ｙは、トランジスタＭ６ｙ及びＭ７ｙを備える。トランジスタＭ６ｙは、垂直信号線５０８−ｙとＧＮＤとの間に接続されており、トランジスタＭ７ｙは、トランジスタＭ６ｙと並列に接続されている。トランジスタＭ６ｙのゲートには、バイアス電圧φＬＣが印加される。トランジスタＭ７ｙのゲートには、制御信号φＳＷが印加される。制御信号φＳＷが“Ｈ”レベルのとき、トランジスタＭ７ｙがＯＮ状態になることにより、トランジスタＭ６ｙのソースとドレインとが短絡され、垂直信号線５０８−ｙに流れる電流が増加する。
【００４０】
図４は、一般的な固体撮像装置が備える列電流源の回路構成図である。列電流源５０５−ｙは、一定のゲート電圧でバイアスされたトランジスタＭ６ｙで構成される。また、図５は、一般的な固体撮像装置の動作を示すタイミングチャートである。図５において、ＶＤＤＣＥＬＬは画素５００のリセットトランジスタ４０３及び増幅トランジスタ４０４のドレインに印加される電源電圧を示す。リセット信号φＲＳは、画素５００のリセットトランジスタ４０３のゲートに与えられる信号を示す。転送信号φＴＧは、画素５００の転送トランジスタ４０２のゲートに与えられる信号を示す。アナログ信号ＳＦＯＵＴは、垂直信号線５０８の電位を示す。制御信号φＳＷは、電流源５０５のトランジスタＭ７ｙのゲートに与えられる信号を示す。
【００４１】
以下、一般的な固体撮像装置の光信号を読み出すまでの動作を詳細に説明する。
【００４２】
まず、時刻Ｔ１において、行選択回路５０２は、画素５００のリセットトランジスタ４０３に対して、リセット信号φＲＳを供給する。これにより、ＦＤ４０１は、所定の電位に設定され、アナログ信号ＳＦＯＵＴとして所定の電位に応じたリセット画素信号が垂直信号線５０８に出力される。
【００４３】
次に、時刻Ｔ３において、ＡＤ変換回路５０６は、上記リセット画素信号を取り込む。
【００４４】
次に、時刻Ｔ４〜時刻Ｔ５の期間において、行選択回路５０２は、転送信号φＴＧを“Ｌ”レベルから“Ｈ”レベルに反転して転送トランジスタ４０２をＯＮ状態とする。これにより、フォトダイオード４００の受光量に対応する信号電荷が、フォトダイオード４００からＦＤ４０１へ転送される。そして、転送後のＦＤ４０１の電位に応じた光信号（撮像信号）が、アナログ信号ＳＦＯＵＴとして出力される。
【００４５】
さらに、上記時刻Ｔ４〜時刻Ｔ５の期間では、垂直信号線５０８の電流を一時的に増加させるため、タイミング制御回路５０４は、所定の電圧レベルを有する制御信号φＳＷを電流源５０５に供給する。これにより、時刻Ｔ４では、垂直信号線５０８を流れる電流が急激に増加するため、画素５００の増幅トランジスタ４０４のゲート−ソース間電圧が増加する。この結果、増幅トランジスタ４０４のソース、すなわち垂直信号線５０８の電位は、上記電圧レベルの制御信号φＳＷが電流源５０５に供給されない場合に比べて低下する。この垂直信号線５０８の電位の低下と、図４に示された寄生容量Ｃｇｄを介したトランジスタＭ６ｙのドレイン（垂直信号線５０８−ｙ）−ゲート間のカップリングにより、時刻Ｔ４では、トランジスタＭ６ｙのバイアス電圧φＬＣは低下する。これに対して、時刻Ｔ５では、タイミング制御回路５０４は、上記電圧レベルの制御信号φＳＷの供給を急激に停止する。これにより、垂直信号線５０８の電流量が通常時のレベルに戻ろうとするため、低下していた垂直信号線５０８の電位が上がる方向に変化する。この垂直信号線５０８の電位上昇と上記カップリングとにより、時刻Ｔ５では、バイアス電圧φＬＣが上昇する。
【００４６】
画素５００において光信号が転送された後、可能な限り早いタイミングで、垂直信号線５０８に出力されたアナログ信号のＡＤ変換を行うことが望ましい。しかし、寄生容量Ｃｇｄによるカップリングにより変動したバイアス電圧φＬＣが、本来の電圧レベルに安定化するには所定の時間を要する。よって、例えば、時刻Ｔ６のように、バイアス電圧φＬＣが安定化していないタイミングでＡＤ変換を行った場合、垂直信号線５０８の電位が本来の光信号より低い値にあるため、真の値より高いデジタル画素信号が出力されてしまう。
【００４７】
特に、被写体の一部にのみ比較的明るい領域が存在する状況では、被写体の明るい部分の両側に、白っぽい帯状のノイズ、いわゆるストリーキングが現れてしまう。ストリーキングの発生を回避するには、時刻Ｔ６’のように、バイアス電圧φＬＣが十分に安定した段階でＡＤ変換を行えばよいが、本来意図していた高速伝送の効果は十分に得られない。
【００４８】
これに対して、垂直信号線５０８とのカップリングによるバイアス電圧φＬＣの変動を早期に安定化させる方法として、バイアス発生回路５０３の電流能力を強化することが挙げられる。しかし、この場合には、チップ面積の増大や消費電力の増加が伴い、小面積及び省電力を維持しながら垂直信号線５０８の高速伝送及び低ノイズ化を同時に高いレベルで成立させることは困難である。
【００４９】
［実施の形態に係る固体撮像装置の動作］
次に、本実施の形態に係る固体撮像装置１の光信号を読み出すまでの動作を説明する。
【００５０】
図６は、実施の形態に係る固体撮像装置の動作を示すタイミングチャートである。図６において、ＶＤＤＣＥＬＬは画素１００のリセットトランジスタ４０３及び増幅トランジスタ４０４のドレインに印加される電源電圧を示す。また、φＲＳは、画素１００のリセットトランジスタ４０３のゲートに与えられる信号の電圧レベルを示す。また、φＴＧは、画素１００の転送トランジスタ４０２のゲートに与えられる信号の電圧レベルを示す。また、ＳＦＯＵＴは、垂直信号線１０８の電位を示す。また、φＳＷは、電流源１０５のトランジスタＭ５ｙのゲートに与えられる信号の電圧レベルを示す。
【００５１】
まず、時刻Ｔ１において、行選択回路１０２は、リセット信号φＲＳを“Ｌ”レベルから“Ｈ”レベルに反転する。これにより、リセットトランジスタ４０３がＯＮ状態となり、ＦＤ４０１が所定の電位に設定され、所定の電位に対応したリセット画素信号がアナログ信号ＳＦＯＵＴとして出力される。
【００５２】
次に、時刻Ｔ３において、ＡＤ変換回路１０６は、上記リセット画素信号を取り込む。
【００５３】
次に、時刻Ｔ４〜時刻Ｔ５の期間において、行選択回路１０２は、転送信号φＴＧを“Ｌ”レベルから“Ｈ”レベルに反転して、転送トランジスタ４０２をＯＮ状態とする。これにより、フォトダイオード４００の受光量に対応する信号電荷がフォトダイオード４００からＦＤ４０１へ転送される。そして、転送後のＦＤ４０１の電位に応じた光信号（撮像信号）がアナログ信号ＳＦＯＵＴとして出力される。
【００５４】
また、時刻Ｔ４では、タイミング制御回路１０４は、所定の電圧レベルを有する制御信号φＳＷをトランジスタＭ５ｙのゲートへパルス供給し、トランジスタＭ５ｙをＯＮ状態とする。これにより、トランジスタＭ３ｙのソース−ドレイン間が短絡される。つまり、タイミング制御回路１０４は、上記アナログ信号を垂直信号線１０８−ｙに出力するタイミングで、トランジスタＭ５ｙのソース−ドレイン間が導通状態となるための制御信号φＳＷを、トランジスタＭ５ｙのゲートに供給する。この結果、垂直信号線１０８−ｙに流れる電流量が増加し、垂直信号線１０８−ｙの電位であるアナログ信号ＳＦＯＵＴが光信号に応じた電位に急激に遷移する（図６中の波形α１）。これに対して、トランジスタＭ５ｙを使用しない構成では、アナログ信号ＳＦＯＵＴの電位の変化は遅くなる（図６中の波形β１）。
【００５５】
また、図４で示した一般的な固体撮像装置の場合には、時刻Ｔ４ではバイアス電圧φＬＣは低下し、時刻Ｔ５ではバイアス電圧φＬＣが上昇する（図６中の波形β２）。この時刻Ｔ４以降におけるバイアス電圧φＬＣの変動は、制御信号φＳＷで垂直信号線１０８−ｙの電流を高めて垂直信号線１０８−ｙの波形制御を図っても、垂直信号線１０８−ｙの高速伝送を実現できていないことを表している。
【００５６】
これに対して、本実施の形態に係る固体撮像装置１が、時刻Ｔ４以降においてバイアス電圧φＬＣを安定化させ、垂直信号線１０８−ｙの高速伝送を実現できることを、以下、説明する。
【００５７】
図７は、実施の形態に係る固体撮像装置が備える列電流源の回路構成図である。同図を用いて、本実施の形態に係るバイアス電圧φＬＣの波形を説明する。図７に示されるように、列電流源１０５−ｙは、直列に接続された少なくとも３つ以上の複数のトランジスタＭ２ｙ、Ｍ３ｙ及びＭ４ｙと、これらのトランジスタの２つの共通接続点（図７中のＡ点及びＢ点）に接続されたトランジスタＭ５ｙとを有している。
【００５８】
上記構成では、垂直信号線１０８−ｙ（トランジスタＭ２ｙのドレイン）とバイアス電圧φＬＣを伝達するバイアス線とは、寄生容量Ｃ１を介して結合している。また、共通接続点Ａ点（トランジスタＭ２ｙの第４端子であるソースとトランジスタＭ３ｙの第３端子であるドレインとの接続点）と上記バイアス線とは、寄生容量Ｃ２を介して結合している。また、共通接続点Ｂ点（トランジスタＭ３ｙの第４端子であるソースとトランジスタＭ４ｙの第３端子であるドレインとの接続点）と上記バイアス線とは、寄生容量Ｃ３を介して結合している。ここで、図７において、トランジスタＭ２ｙ、Ｍ３ｙ、及びＭ４ｙのドレイン電圧を、それぞれ、Ｖ１、Ｖ２及びＶ３と定義する。
【００５９】
時刻Ｔ４では、転送信号φＴＧが“Ｈ”レベルに反転することにより、画素１００の増幅トランジスタ４０４のゲート−ソース間電圧が変化し電圧Ｖ１は低下する。また同時に、制御信号φＳＷが“Ｈ”レベルに反転することにより、トランジスタＭ５ｙがＯＮ状態となりトランジスタＭ３ｙのソース−ドレインが短絡されるので電圧Ｖ２も低下する。
【００６０】
一方、トランジスタＭ４ｙは、電流増加によってソース−ドレイン間の電位差が増加するため電圧Ｖ３は増加する。電圧Ｖ１及びＶ２の上記変化は、それぞれ、寄生容量Ｃ１及びＣ２を介して上記バイアス線のバイアス電圧φＬＣを下げる向きに働く。一方、電圧Ｖ３の上記変化は、寄生容量Ｃ３を介して上記バイアス線のバイアス電圧φＬＣを上げる向きに働く。
【００６１】
したがって、列電流源１０５−ｙは、時刻Ｔ４において、各トランジスタの構成及びオンオフのタイミングにより、バイアス電圧φＬＣを下げようとする要素と上げようとする要素とが混在する。これらの混在する上記要素を利用して、トランジスタＭ２ｙ、Ｍ３ｙ及びＭ４ｙのサイズを最適設計することにより、バイアス電圧φＬＣの変動をキャンセルすることが可能となる。
【００６２】
さらに、時刻Ｔ５では、転送信号φＴＧの“Ｌ”レベルへの反転、及び、制御信号φＳＷの“Ｌ”レベルへの反転により、電圧Ｖ１及びＶ２は上昇する。電圧Ｖ１及びＶ２の上昇変化は、それぞれ、寄生容量Ｃ１及びＣ２を介してバイアス電圧φＬＣを上げる向きに働く。一方、トランジスタＭ４ｙは、電流減少によりソース−ドレイン間の電位差が減少するため電圧Ｖ３は低下する。電圧Ｖ３の上記変化は、寄生容量Ｃ３を介してバイアス電圧φＬＣを下げる向きに働く。したがって、列電流源１０５−ｙは、時刻Ｔ５において、各トランジスタの構成及びオンオフタイミングにより、バイアス電圧φＬＣの変動をキャンセルすることが可能である。
【００６３】
すなわち、本実施の形態に係る固体撮像装置によれば、画素１００から垂直信号線１０８−ｙへアナログ信号が出力されるタイミングで、列電流源１０５−ｙを構成する３つの直列接続されたトランジスタＭ２ｙ、Ｍ３ｙ及びＭ４ｙのうち、中央に配置されたトランジスタＭ３ｙが短絡される。これにより、垂直信号線１０８−ｙに流れる電流量が増加し、垂直信号線１０８−ｙの電位は上記アナログ信号に応じた電位に急激に遷移する。また、トランジスタＭ２ｙ、Ｍ３ｙ及びＭ４ｙと、トランジスタＭ２ｙ、Ｍ３ｙ及びＭ４ｙのゲートにバイアス電圧φＬＣを伝達するバイアス線との間に形成された寄生容量により、画素１００から垂直信号線１０８−ｙへアナログ信号が出力されるタイミングでバイアス電圧φＬＣを下げようとする要素と上げようとする要素とが混在する。これらの混在する上記要素を利用して、バイアス電圧φＬＣの変動をキャンセルすることが可能となる。これらにより、バイアスノイズの発生を抑制しながら垂直信号線の伝送を高速化することが可能となる。したがって、高フレームレートと低ノイズとを両立させることが可能となる。更に、画素から垂直信号線へ画素信号が出力されるタイミングで、垂直信号線に流れる電流量の増加は一時的となるため、消費電力の増大も最小限に抑えることが出来る。
【００６４】
なお、本実施の形態に係る固体撮像装置１では、列電流源を構成する３つのトランジスタが直列接続されている場合を示したが、列電流源は、４つ以上の直列接続されたトランジスタで構成されても本開示の固体撮像装置１と同様の効果を得ることができる。
【００６５】
[変形例]
図８は、実施の形態の変形例に係る固体撮像装置の全体構成を示す機能ブロック図である。本変形例に係る固体撮像装置２は、図１に示された固体撮像装置１の構成に対して、列電流源を構成するトランジスタＭ１ｙ（１≦ｙ≦ｊ）が追加されている。以下、実施の形態に係る固体撮像装置１と同じ点は説明を省略し、固体撮像装置１と構成が異なる点のみを説明する。
【００６６】
図８に示されるように、固体撮像装置２は、画素１００がｉ行ｊ列（ｉ及びｊは任意の自然数）のマトリクス状に配置された撮像領域１０１と、行選択回路１０２と、バイアス発生回路２０３と、タイミング制御回路２０４と、電流源２０５と、ＡＤ変換回路１０６と、メモリ／列走査回路１０９と、外部出力端子１１０とを備える。電流源２０５は、画素列ごとに配置された列電流源２０５−１〜２０５−ｊを備える。
【００６７】
列電流源２０５−１〜２０５−ｊは、それぞれ、垂直信号線１０８−１〜１０８−ｊに接続され、垂直信号線１０８−１〜１０８−ｊの電流を駆動している。列電流源２０５−１〜２０５−ｊは、全て同様の構成となっている。
【００６８】
各列電流源は、５つのトランジスタから構成されている。第ｙ列（１≦ｙ≦ｊ）に配置された列電流源２０５−ｙは、トランジスタＭ１ｙ、Ｍ２ｙ、Ｍ３ｙ、Ｍ４ｙ、及びＭ５ｙを備える。
【００６９】
トランジスタＭ１ｙのドレインは、垂直信号線１０８−ｙに接続され、ソースはトランジスタＭ２ｙのドレインに接続され、ゲートは、バイアス発生回路２０３から供給されるバイアス電圧φＣＡＳを伝達する第２バイアス線に接続されている。つまり、トランジスタＭ１ｙは、垂直信号線１０８−ｙとトランジスタＭ２ｙ、Ｍ３ｙ及びＭ４ｙとの間に直列挿入された第３トランジスタである。
【００７０】
また、第３トランジスタであるトランジスタＭ１ｙのゲート端子には、所定のバイアス電圧が印加されており、言い換えると、トランジスタＭ１ｙ（第３トランジスタ）はバイアス電圧φＣＡＳが印加され、トランジスタＭ１ｙのゲートに一定の電圧（但し、グラウンド電位とは限らない）が印加されたゲート接地の状態にある。
【００７１】
トランジスタＭ２ｙ、Ｍ３ｙ、及びＭ４ｙは、トランジスタＭ１ｙとＧＮＤ線との間に、この順で直列に接続されており、トランジスタＭ５ｙは、トランジスタＭ３ｙと並列に接続されている。トランジスタＭ２ｙ、Ｍ３ｙ、及びＭ４ｙのゲートには、バイアス線を介してバイアス電圧φＬＣが印加される。トランジスタＭ５ｙのゲートには、制御信号φＳＷが印加される。制御信号φＳＷが“Ｈ”レベルのとき、トランジスタＭ５ｙがＯＮ状態になることにより、トランジスタＭ３ｙのソースとドレインとが短絡され、垂直信号線１０８−ｙに流れる電流が増加する。
【００７２】
バイアス発生回路２０３は、トランジスタＭ２ｙ、Ｍ３ｙ及びＭ４ｙに対して、バイアス電圧φＬＣを供給し、トランジスタＭ１ｙに対して、バイアス電圧φＣＡＳを供給している。また、画素１００からのアナログ信号を垂直信号線１０８−ｙへ出力するタイミングでは、タイミング制御回路２０４は、所定の電圧レベルを有する制御信号φＳＷをトランジスタＭ５ｙのゲートへパルス供給し、トランジスタＭ５ｙをＯＮ状態とする。これにより、トランジスタＭ３ｙのソース−ドレイン間が短絡される。この結果、垂直信号線１０８−ｙに流れる電流量が増加し、垂直信号線１０８−ｙの電位であるアナログ信号ＳＦＯＵＴが、光信号に応じた電位に急激に遷移する。
【００７３】
図９は、実施の形態の変形例に係る固体撮像装置が備える列電流源の回路構成図である。同図の示された列電流源２０５―ｙの構成では、トランジスタＭ２ｙのドレインとバイアス線とは、寄生容量Ｃ１を介して結合している。また、共通接続点Ａ点（トランジスタＭ２ｙのソースとトランジスタＭ３ｙのドレインとの接続点）とバイアス線とは、寄生容量Ｃ２を介して結合している。また、共通接続点Ｂ点（トランジスタＭ３ｙのソースとトランジスタＭ４ｙのドレインとの接続点）とバイアス線とは、寄生容量Ｃ３を介して結合している。ここで、図９において、トランジスタＭ２ｙ、Ｍ３ｙ及びＭ４ｙのドレイン電圧を、それぞれ、Ｖ１、Ｖ２及びＶ３と定義する。
【００７４】
上述したように、画素１００からのアナログ信号を垂直信号線１０８−ｙへ出力するタイミングでは、バイアス発生回路２０３は、パルス状の制御信号φＳＷをトランジスタＭ５ｙのゲートに入力する。このとき、垂直信号線１０８−ｙとトランジスタＭ２ｙとの間にトランジスタＭ１ｙが配置されているため、垂直信号線１０８−ｙの電流を増加させたときの電圧Ｖ１の変動は、実施の形態に係る固体撮像装置１に比べてより軽微となる。これと、電圧Ｖ２の変動と電圧Ｖ３の変動とが互いにキャンセルされる方向であることから、バイアス電圧φＬＣへの変動の伝播をより抑制できる。
【００７５】
以上のように、本実施の形態に係る固体撮像装置１及び２は、垂直信号線１０８−ｙの電流源を構成する３つのトランジスタが直列接続され、当該３つのトランジスタのうち中間に配置されたトランジスタと並列に１つのトランジスタが配置される。本実施の形態に係る固体撮像装置１及び２は、このような簡便な構成でありながら、消費電力の増加を伴わずに、ノイズの発生を抑制しながら垂直信号線の高速伝送を実現できる。よって、本実施の形態に係る固体撮像装置は、より高い次元で高フレームレート及び低ノイズを両立することが可能となる。
【００７６】
以上、本開示の固体撮像装置について、実施の形態に基づいて説明してきたが、本開示に係る固体撮像装置は、上記実施の形態及びその変形例に限定されるものではない。上記実施の形態及びその変形例における任意の構成要素を組み合わせて実現される別の実施の形態や、上記実施の形態に対して本開示の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本開示に係る固体撮像装置を内蔵した各種機器も本発明に含まれる。
【００７７】
なお、上記実施の形態では、各トランジスタは、ゲート、ソース及びドレインを有するｎ型のＦＥＴであることを前提として説明してきたが、これらのトランジスタをｐ型のＦＥＴで構成してもよい。さらには、上記各トランジスタを、ベース、コレクタ及びエミッタを有するバイポーラトランジスタで構成してもよい。このような場合にも、本開示の固体撮像装置１及び２と同様の効果が奏される。
【産業上の利用可能性】
【００７８】
本発明は、固体撮像装置に有用であり、特に、高速及び高画質が求められるモバイルカメラ（スマートフォン）、監視用カメラ、医療用カメラ、デジタルスチルカメラ及びデジタルビデオカメラ等として有用である。
【符号の説明】
【００７９】
１、２、６０１    固体撮像装置
１００、５００    画素（単位セル）
１０１、５０１    撮像領域
１０２、５０２    行選択回路
１０３、２０３、５０３    バイアス発生回路
１０４、２０４、５０４    タイミング制御回路
１０５、２０５、５０５    電流源
１０５−１、１０５−ｊ、１０５−ｙ、２０５−１、２０５−ｊ、２０５−ｙ、５０５−１、５０５−ｊ、５０５−ｙ    列電流源
１０６、５０６    ＡＤ変換回路
１０７、１０７−１、１０７−ｉ、１０７−ｘ    行選択線
１０８、１０８−１、１０８−ｊ、１０８−ｙ、５０８、５０８−１、５０８−ｊ、５０８−ｙ    垂直信号線
１０９、５０９    メモリ／列走査回路
１１０、５１０    外部出力端子
４００    フォトダイオード
４０１    フローティングディフュージョン（ＦＤ）
４０２    転送トランジスタ
４０３    リセットトランジスタ
４０４    増幅トランジスタ
Ｍ１ｙ、Ｍ２ｙ、Ｍ３ｙ、Ｍ４ｙ、Ｍ５ｙ、Ｍ６ｙ、Ｍ７ｙ    トランジスタ
【図１】
2014129118.tif 000003
【図２】
2014129118.tif 000004
【図３】
2014129118.tif 000005
【図４】
2014129118.tif 000006
【図５】
2014129118.tif 000007
【図６】
2014129118.tif 000008
【図７】
2014129118.tif 000009
【図８】
2014129118.tif 000010
【図９】
2014129118.tif 000011
【国際調査報告】
2014129118.tif 000012
2014129118.tif 000013
2014129118.tif 000014
2014129118.tif 000015