(57)【要約】  ＴＦＴ装置において、チャネル層は、酸化物半導体材料からなり、ゲート電極とソース電極およびドレイン電極との間に挿設されるとともに、ソース電極およびドレイン電極の各一部が接している。チャネル保護層は、ソース電極およびドレイン電極の各一部がチャネル層に接する部分を除き、チャネル層とソース電極およびドレイン電極との間に挿設されている。パッシベーション層は、ゲート電極、ソース電極、ドレイン電極、チャネル層、およびチャネル保護層の上方を覆っている。チャネル保護層およびパッシベーション層の少なくとも一方は、窒化シリコンまたは酸窒化シリコンからなり、Ｓｉ−Ｈ濃度が２．３Ｅ２１ｃｍ-3以下である第１構成層を含む。
2014192210.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上方に形成されたゲート電極と、
前記基板の上方であって、前記ゲート電極に対して間隔をあけ、且つ、互いの間に間隔をあけて設けられたソース電極およびドレイン電極と、
前記ゲート電極と前記ソース電極および前記ドレイン電極との間に挿設され、前記ソース電極および前記ドレイン電極の各一部が接するチャネル層と、
前記ソース電極および前記ドレイン電極の各一部が前記チャネル層に接する部分を除き、前記チャネル層と、前記ソース電極および前記ドレイン電極との間に挿設されたチャネル保護層と、
前記ゲート電極、および前記ソース電極、および前記ドレイン電極および前記チャネル層、および前記チャネル保護層の上方を覆うように設けられたパッシベーション層と、
を備え、
前記チャネル層は、酸化物半導体材料からなり、
前記チャネル保護層および前記パッシベーション層の少なくとも一方は、窒化シリコンまたは酸窒化シリコンからなり、Ｓｉ−Ｈ濃度が２．３Ｅ２１ｃｍ-3以下である第１構成層を含む
ことを特徴とする薄膜トランジスタ装置。
【請求項２】
前記チャネル保護層および前記パッシベーション層の少なくとも一方に含まれる前記第１構成層のＳｉ−Ｈ濃度は、１．３Ｅ２１ｃｍ-3以下である
請求項１記載の薄膜トランジスタ装置。
【請求項３】
前記チャネル保護層および前記パッシベーション層の少なくとも一方は、酸化シリコンまたは酸窒化シリコンからなり、昇温脱離分析により水素として観測される３００℃から３５０℃における脱離ガスの平均増加係数の増加率が正ではない第２構成層を含む
請求項１または請求項２記載の薄膜トランジスタ装置。
【請求項４】
前記チャネル保護層は、前記第２構成層を含む
請求項３記載の薄膜トランジスタ装置。
【請求項５】
前記チャネル保護層は、５０ｎｍ／ｓｅｃ．から１１０ｎｍ／ｓｅｃ．のレートを以って成膜された酸化シリコンからなる層であって、屈折率が１．４５４から１．４６１である
請求項４記載の薄膜トランジスタ装置。
【請求項６】
前記パッシベーション層は、前記基板の側から第１層、第２層、および第３層を含む積層構成を有し、
前記パッシベーション層の前記第１層および前記第３層の少なくとも一方の層は、前記第１構成層であり、
前記パッシベーション層の前記第２層は、アルミニウムの化合物からなる層である
請求項１から請求項５の何れか記載の薄膜トランジスタ装置。
【請求項７】
前記パッシベーション層の前記第２層は、酸化アルミニウムからなる
請求項６記載の薄膜トランジスタ装置。
【請求項８】
前記パッシベーション層には、前記第３層上に積層された第４が前記積層構成中に更に含まれ、
前記パッシベーション層の前記第３層および前記第４層は、ともに窒化シリコンからなり、
前記第３層の窒化シリコンの密度は、前記第４層の窒化シリコンの密度よりも低い
請求項６または請求項７記載の薄膜トランジスタ装置。
【請求項９】
前記パッシベーション層の前記第１層は、酸化シリコンからなり、
前記ソース電極および前記ドレイン電極に接している
請求項６から請求項８の何れか記載の薄膜トランジスタ装置。
【請求項１０】
請求項１から請求項９の何れか記載の薄膜トランジスタ装置を備える
ことを特徴とする表示装置。
【請求項１１】
基板の上方にゲート電極を形成する工程と、
前記ゲート電極の上方にチャネル層を形成する工程と、
前記チャネル層上に、チャネル保護層を形成する工程と、
前記チャネル保護層上に、互いの間に間隔をあけ、且つ、それぞれが前記チャネル保護層に開けられた孔を通して前記チャネル層に一部が接するソース電極およびドレイン電極を形成する工程と、
前記チャネル保護層、および前記ソース電極、および前記ドレイン電極の上方を覆うパッシベーション層を形成する工程と、
を備え、
前記チャネル層を形成する工程では、酸化物半導体材料を用いて前記チャネル層を形成し、
前記チャネル保護層を形成する工程、および前記パッシベーション層を形成する工程の少なくとも一方の工程では、窒化シリコンまたは酸窒化シリコンからなり、Ｓｉ−Ｈ濃度が２．３Ｅ２１ｃｍ-3以下である第１構成層を形成するサブ工程を有する
ことを特徴とする薄膜トランジスタ装置の製造方法。
【請求項１２】
前記第１構成層を形成するサブ工程では、当該第１構成層の成膜後において、成膜温度より５０ｄｅｇ．低い温度でアニール処理を施す
請求項１１記載の薄膜トランジスタ装置の製造方法。
【請求項１３】
前記チャネル保護層を形成する工程、および前記パッシベーション層を形成する工程の少なくとも一方の工程では、酸化シリコンまたは酸窒化シリコンからなり、昇温脱離分析により水素として観測される３００℃から３５０℃における脱離ガスの平均増加係数の増加率が正ではない第２構成層を形成するサブ工程を有する
請求項１１または請求項１２記載の薄膜トランジスタ装置の製造方法。
【請求項１４】
前記第２構成層を形成するサブ工程は、前記チャネル保護層を形成する工程に含まれ、
前記第２構成層を形成するサブ工程では、５０ｎｍ／ｓｅｃ．から１１０ｎｍ／ｓｅｃ．のレートを以って成膜し、屈折率が１．４５４から１．４６１である酸化シリコンからなる層を、前記第２構成層として形成する
請求項１３記載の薄膜トランジスタ装置の製造方法。
【請求項１５】
前記第２構成層を形成するサブ工程では、当該第２構成層の成膜後において、ドライエア、あるいは酸素雰囲気中で、成膜温度以上の温度でアニール処理を施す
請求項１３または請求項１４記載の薄膜トランジスタ装置の製造方法。
【請求項１６】
前記パッシベーション層を形成する工程は、
前記チャネル保護層、および前記ソース電極、および前記ドレイン電極の上に、酸化シリコンからなる層を、前記第２構成層として形成するサブ工程と、
前記酸化シリコンからなる層上に、アルミニウムの化合物からなる層を形成するサブ工程と、
前記アルミニウムの化合物からなる層の上方に、窒化シリコンからなる層を、前記第１構成層として形成するサブ工程と、
を有する
請求項１１から請求項１５の何れか記載の薄膜トランジスタ装置の製造方法。
【請求項１７】
前記酸化シリコンからなる層上には、酸化アルミニウムからなる層を、前記アルミニウムの化合物からなる層として形成する
請求項１６記載の薄膜トランジスタ装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ装置とその製造方法、および表示装置に関し、特に薄膜トランジスタ装置におけるチャネル保護層およびパッシベーション層などの膜質に関する。
【背景技術】
【０００２】
アクティブマトリクス型の表示装置では、各サブピクセル単位での発光駆動のため薄膜トランジスタ（ＴＦＴ；Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）を有してなるＴＦＴ装置が備えられている。近年、表示装置などに用いるものとして、酸化物半導体材料からなるチャネル層を備えたＴＦＴ装置が開発されている（特許文献１）。このような酸化物半導体材料からなるチャネル層を備えたＴＦＴ装置について、図２３を用い説明する。【０００３】
図２３に示すように、従来技術に係るＴＦＴ装置は、基板１９００上に、ゲート電極１９０１と、ゲート絶縁膜１９０３と、チャネル層１９０４と、保護膜１９１２と、ドレイン電極１９０７と、ソース電極１９０８とを有し構成されている。チャネル層１９０４は、Ｉｎ、ＺｎおよびＳｎの少なくとも一種を含む酸化物半導体層である。【０００４】
保護膜１９１２は、アモルファス酸化物半導体材料（アモルファスＳｉＯ）からなり、チャネル層１９０４と接するように形成されている。そして、このＴＦＴ装置においては、保護膜１９１２が、昇温脱離分析により酸素として観測される脱離ガスを３．８Ｅ１９ｃｍ-3以上含有することが規定されている。【０００５】
図２３に示す従来技術のＴＦＴ装置では、保護膜１９１２の膜特性を上記のように規定することにより、酸化物半導体からなるチャネル層１９０４の酸素欠陥の生成を抑制し、キャリア電子が多数発生することでオフ電流が増大してしまうことが抑制される。よって、オン・オフ比の良好なＴＦＴ特性を得ることができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−１６６７１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、酸化物半導体材料からなるチャネル層を備えるＴＦＴ装置に対しては、更なる安定化および信頼性向上が求められている。このため、このようなＴＦＴ装置の更なる研究開発が必要である。【０００８】
本発明は、このような問題の解決を図ろうとなされたものであって、酸化物半導体材料からなるチャネル層を備え、更なる安定化および信頼性向上を図ることができる薄膜トランジスタ装置とその製造方法、および表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一態様に係るＴＦＴ装置は、（ｉ）基板と、（ｉｉ）ゲート電極と、（ｉｉｉ）ソース電極およびドレイン電極と、（ｉｖ）チャネル層と、（ｖ）チャネル保護層と、（ｖｉ）パッシベーション層とを備える。【００１０】
（ｉｉ）ゲート電極は、基板の上方に形成されている。【００１１】
（ｉｉｉ）ソース電極およびドレイン電極は、基板の上方であって、ゲート電極に対して間隔をあけ、且つ、互いの間に間隔をあけて設けられている。【００１２】
（ｉｖ）チャネル層は、ゲート電極とソース電極およびドレイン電極との間に挿設され、ソース電極およびドレイン電極の各一部が接している。【００１３】
（ｖ）チャネル保護層は、ソース電極およびドレイン電極の各一部がチャネル層に接する部分を除き、チャネル層とソース電極およびドレイン電極との間に挿設されている。【００１４】
（ｖｉ）パッシベーション層は、ゲート電極、およびソース電極、およびドレイン電極およびチャネル層、およびチャネル保護層の上方を覆うように設けられている。【００１５】
ここで、チャネル層は、酸化物半導体材料からなり、チャネル保護層およびパッシベーション層の少なくとも一方は、窒化シリコンまたは酸窒化シリコンからなり、Ｓｉ−Ｈ濃度が２．３Ｅ２１ｃｍ-3以下である第１構成層を含む。
【発明の効果】
【００１６】
上記態様に係るＴＦＴ装置では、プロセス中および層形成後に発生する水素活性種による影響を抑制することができる。従って、上記態様に係るＴＦＴ装置では、安定し、且つ、優れた信頼性を有する。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施の形態１に係る表示装置１の構成を示す模式ブロック図である。
【図２】表示パネル１０の各サブピクセル１０ａにおける回路構成を示す模式回路図である。
【図３】表示パネル１０の各サブピクセル１０ａにおける構成を示す模式断面図である。
【図４】（ａ）〜（ｄ）は、表示パネル１０の製造における各工程での状態を示す模式断面図である。
【図５】（ａ）〜（ｄ）は、表示パネル１０の製造における各工程での状態を示す模式断面図である。
【図６】（ａ）、（ｂ）は、表示パネル１０の製造における各工程での状態を示す模式断面図である。
【図７】（ａ）は、抵抗評価用ＴＥＧの構成を示す模式図であり、（ｂ）は、ＳｉＮ中のＳｉ−Ｈ濃度とＴＡＯＳシート抵抗の関係を示す特性図である。
【図８】ＴＡＯＳシート抵抗と閾値電圧Ｖｔｈとの関係を示す特性図である。
【図９】（ａ）は、ＳｉＮ成膜条件と水素濃度との関係を示す表であり、（ｂ）は、サンプル１におけるＶｇ−Ｉｄ特性を示す特性図であり、（ｃ）は、サンプル２におけるＶｇ−Ｉｄ特性を示す特性図である。
【図１０】（ａ）は、ＳｉＯ成膜条件を示す表であり、（ｂ）は、昇温脱離測定によるＳｉＯの水素放出スペクトルを示す特性図である。
【図１１】（ａ）は、サンプル１１，１２におけるＶｇ−Ｉｄ特性を示す特性図であり、（ｂ）は、サンプル１３におけるＶｇ−Ｉｄ特性を示す特性図である。
【図１２】（ａ）は、ＴＡＯＳキャリアタイム測定用サンプルの構成を示す模式図であり、（ｂ）は、ＴＡＯＳキャリアタイムの測定方法を示す模式図である。
【図１３】（ａ）は、ＳｉＯ成膜条件を示す表であり、（ｂ）は、成膜レートとキャリアライフタイムとの関係を示す特性図であり、（ｃ）は、屈折率とキャリアライフタイムとの関係を示す特性図である。
【図１４】（ａ）は、サンプル２１におけるＶｇ−Ｉｄ特性を示す特性図であり、（ｂ）は、サンプル２２におけるＶｇ−Ｉｄ特性を示す特性図であり、（ｃ）は、サンプル２３におけるＶｇ−Ｉｄ特性を示す特性図である。
【図１５】（ａ）は、実施の形態に係るＴＦＴにおけるＶｇ−Ｉｄ特性を示す特性図であり、（ｂ）は、比較例に係るＴＦＴにおけるＶｇ−Ｉｄ特性を示す特性図である。
【図１６】本発明の実施の形態２に係る表示パネル３０の一部構成を示す模式断面図である。
【図１７】本発明の実施の形態３に係る表示パネル４０の一部構成を示す模式断面図である。
【図１８】本発明の実施の形態４に係る表示パネル５０の一部構成を示す模式断面図である。
【図１９】本発明の実施の形態５に係る表示パネル６０の一部構成を示す模式断面図である。
【図２０】本発明の実施の形態６に係る表示パネル７０の一部構成を示す模式断面図である。
【図２１】本発明の実施の形態７に係る表示パネル８０の一部構成を示す模式断面図である。
【図２２】本発明の実施の形態８に係る表示パネル９０の一部構成を示す模式断面図である。
【図２３】従来技術に係るＴＦＴ装置の構成を示す断面図である。
【発明を実施するための形態】
【００１８】
［本発明の態様］
本発明の一態様に係るＴＦＴ装置は、（ｉ）基板と、（ｉｉ）ゲート電極と、（ｉｉｉ）ソース電極およびドレイン電極と、（ｉｖ）チャネル層と、（ｖ）チャネル保護層と、（ｖｉ）パッシベーション層とを備える。
【００１９】
（ｉｉ）ゲート電極は、基板の上方に形成されている。
【００２０】
（ｉｉｉ）ソース電極およびドレイン電極は、基板の上方であって、ゲート電極に対して間隔をあけ、且つ、互いの間に間隔をあけて設けられている。
【００２１】
（ｉｖ）チャネル層は、ゲート電極とソース電極およびドレイン電極との間に挿設され、ソース電極およびドレイン電極の各一部が接している。
【００２２】
（ｖ）チャネル保護層は、ソース電極およびドレイン電極の各一部がチャネル層に接する部分を除き、チャネル層とソース電極およびドレイン電極との間に挿設されている。
【００２３】
（ｖｉ）パッシベーション層は、ゲート電極、およびソース電極、およびドレイン電極およびチャネル層、およびチャネル保護層の上方を覆うように設けられている。
【００２４】
ここで、チャネル層は、酸化物半導体材料からなり、チャネル保護層およびパッシベーション層の少なくとも一方は、窒化シリコンまたは酸窒化シリコンからなり、Ｓｉ−Ｈ濃度が２．３Ｅ２１ｃｍ-3以下である第１構成層を含む。
【００２５】
この態様に係るＴＦＴ装置では、プロセス中および層形成後に発生する水素活性種による影響を抑制することができる。従って、上記態様に係るＴＦＴ装置では、安定し、且つ、優れた信頼性を有する。
【００２６】
また、この態様に係るＴＦＴ装置では、酸化物半導体材料からなるチャネル層を備えるので、大きな電子移動度を確保することができ、温度の高低にかかわらず良好な電気特性を得ることもできる。
【００２７】
別態様に係るＴＦＴ装置では、上記構成において、チャネル保護層およびパッシベーション層の少なくとも一方に含まれる第１構成層のＳｉ−Ｈ濃度が１．３Ｅ２１ｃｍ-3以下である。
【００２８】
別態様に係るＴＦＴ装置では、上記構成において、チャネル保護層およびパッシベーション層の少なくとも一方は、酸化シリコンまたは酸窒化シリコンからなり、昇温脱離分析により水素として観測される３００℃〜３５０℃における脱離ガスの平均増加係数の増加率が正ではない第２構成層を含む。
【００２９】
この態様に係るＴＦＴ装置では、上記規定を満足する酸化シリコンまたは酸窒化シリコンを第２構成層として含むことにより、キャリアライフタイムおよびキャリア濃度という観点から、安定で、且つ、優れた信頼性を有する。
【００３０】
別態様に係るＴＦＴ装置では、上記構成において、チャネル保護層が上記第２構成層を含む。
【００３１】
また、別態様に係るＴＦＴ装置では、上記構成において、チャネル保護層が、５０ｎｍ／ｓｅｃ．から１１０ｎｍ／ｓｅｃ．のレートを以って成膜された酸化シリコンからなる層であって、屈折率が１．４５４から１．４６１である。
【００３２】
また、別態様に係るＴＦＴ装置では、上記構成において、パッシベーション層は、基板の側から第１層、第２層、および第３層を含む積層構成を有する。そして、パッシベーション層の第１層および第３層の少なくとも一方の層は、上記規定を満足する窒化シリコンからなる第１構成層であり、第２層は、アルミニウムの化合物からなる層である。
【００３３】
この態様に係るＴＦＴ装置では、パッシベーション層の第２層として、アルミニウムの化合物からなる層を採用しているため、酸化物半導体材料からなるチャネル層への水分や水素活性種の侵入をより確実に抑制することができる。このため、更に高い品質を維持することができる。
【００３４】
また、別態様に係るＴＦＴ装置では、パッシベーション層の第２層として、酸化アルミニウムからなる層であるという構成を採用することができる。
【００３５】
また、別態様に係るＴＦＴ装置では、上記構成において、パッシベーション層には、第３層上に積層された第４が積層構成として更に含まれ、パッシベーション層の第３層および第４層が、ともに窒化シリコンからなり、第３層の窒化シリコンの密度が、第４層の窒化シリコンの密度よりも低い。このように、第３層の窒化シリコンの密度を第４層の窒化シリコンの密度よりも低くすることにより、パッシベーション層に対してコンタクト孔を開口する際のテーパ化が容易となる。
【００３６】
また、別態様に係るＴＦＴ装置では、上記構成において、パッシベーション層の第１層は、酸化シリコンからなり、ソース電極およびドレイン電極に接している。このように、パッシベーション層の第１層として、酸化シリコンからなる層を採用することにより、ソース電極およびドレイン電極に対する高い密着性を確保することができるとともに、層中における水素の含有量を少なくすることができるという観点から望ましい。
【００３７】
本発明の一態様に係る表示装置は、上記各態様に係るＴＦＴ装置を備える。これにより、上記効果をそのまま得ることができる。
【００３８】
本発明の一態様に係るＴＦＴ装置の製造方法は、次の（ｉ）〜（ｖ）の工程を備える。
【００３９】
（ｉ）  基板の上方にゲート電極を形成する工程
（ｉｉ）  ゲート電極の上方にチャネル層を形成する工程
（ｉｉｉ）  チャネル層上に、チャネル保護層を形成する工程
（ｉｖ）  チャネル保護層上に、互いの間に間隔をあけ、且つ、それぞれがチャネル保護層に開けられた孔（コンタクト孔）を通してチャネル層に一部が接するソース電極およびドレイン電極を形成する工程
（ｖ）  チャネル保護層、およびソース電極、およびドレイン電極の上方を覆うパッシベーション層を形成する工程
そして、本態様に係るＴＦＴ装置の製造方法では、上記（ｉｉ）の工程において、酸化物半導体材料を用いてチャネル層を形成し、上記（ｉｉ）の工程、および上記（ｖ）の工程の少なくとも一方の工程では、窒化シリコンまたは酸窒化シリコンからなり、Ｓｉ−Ｈ濃度が２．３Ｅ２１ｃｍ-3以下である第１構成層を形成するサブ工程を有する。
【００４０】
この態様に係るＴＦＴ装置の製造方法を採用すれば、プロセス中および層形成後に発生する水素活性種による影響を抑制することができ、安定し、且つ、優れた信頼性を有するＴＦＴ装置を製造することができる。
【００４１】
また、この態様に係るＴＦＴ装置の製造方法では、上記（ｉｉ）の工程において、酸化物半導体材料を用いてチャネル層を形成するので、大きな電子移動度を確保することができ、温度の高低にかかわらず良好な電気特性を有するＴＦＴ装置を製造することができる。
【００４２】
別態様に係るＴＦＴ装置の製造方法では、上記の第１構成層を形成するサブ工程において、当該第１構成層の成膜後において、成膜温度より５０ｄｅｇ．低い温度でアニール処理を施す。このように、第１構成層の形成に際して、成膜後に上記温度条件でアニール処理を施すことにより、当該第１構成層からの脱離水素の発生を生じることなく、チャネル層の高抵抗状態を維持することが可能となる。当該第１構成層から脱離水素が発生すると、それがチャネル層である酸化物半導体層の劣化を引き起こし、チャネル層の低抵抗化の要因となる。
【００４３】
即ち、第１構成層の成膜に際して、チャネル層が形成された基板は、真空下におかれる。このため、チャネル層における酸化物半導体の酸素が欠損し、低抵抗化してしまう。
【００４４】
これに対して、本態様に係る製造方法では、第１構成層の成膜後に、上記温度条件でアニール処理を施すことにより、高抵抗状態を維持することができる。
【００４５】
また、別態様に係るＴＦＴ装置の製造方法では、上記（ｉｉ）の工程、および上記（ｖ）の工程の少なくとも一方の工程において、酸化シリコンまたは酸窒化シリコンからなり、昇温脱離分析により水素として観測される３００℃から３５０℃における脱離ガスの平均増加係数の増加率が正ではない第２構成層を形成するサブ工程を有する。これにより、プロセス中や成膜後に発生する水素活性種を抑制することが可能となり、ＮＢＴＳ（Ｎｅｇａｔｉｖｅ  Ｂｉａｓ  Temperature  Stress）試験におけるＴＦＴの閾値シフト（△Ｖｔｈ）を低減させ、高い信頼性を有するＴＦＴ装置を製造することができる。
【００４６】
また、別態様に係るＴＦＴ装置の製造方法では、上記第２構成層を形成するサブ工程が、上記（ｉｉｉ）の工程（チャネル保護層を形成する工程）に含まれ、当該第２構成層を形成するサブ工程では、５０ｎｍ／ｓｅｃ．から１１０ｎｍ／ｓｅｃ．のレートを以って成膜し、屈折率が１．４５４から１．４６１である酸化シリコンからなる層を、第２構成層として形成する。これにより、更に安定した特性を有するＴＦＴ装置を製造することができる。
【００４７】
また、別態様に係るＴＦＴ装置の製造方法では、上記第２構成層を形成するサブ工程において、当該第２構成層の成膜後に、ドライエア、あるいは酸素雰囲気中で、成膜温度以上の温度でアニール処理を施す。このような方法を採用する場合にも、上記同様に、第２構成層の形成に際して、成膜後に上記条件でアニール処理を施すことにより、チャネル層の高抵抗状態を維持することが可能となる。
【００４８】
また、別態様に係るＴＦＴ装置の製造方法では、上記（ｖ）の工程において、チャネル保護層、およびソース電極、およびドレイン電極の上に、酸化シリコンからなる層を、第２構成層として形成するサブ工程と、酸化シリコンからなる層上に、アルミニウムの化合物からなる層を形成するサブ工程と、アルミニウムの化合物からなる層の上方に、窒化シリコンからなる層を、第１構成層として形成するサブ工程と、を有する。
【００４９】
このような方法を採用する場合には、酸化シリコンからなる第２構成層、アルミニウムの化合物からなる層、窒化シリコンからなる第１構成層が積層されてなるパッシベーション層を備えるＴＦＴ装置を製造することができる。このため、パッシベーション層がアルミニウムの化合物からなる層を含むため、水分および水素の侵入を抑制（バリア）し、チャネル層の保護を図ることができる。
【００５０】
また、この態様に係るＴＦＴ装置の製造方法では、パッシベーション層における第２構成層とアルミニウムの化合物からなる層との間、およびアルミニウムの化合物からなる層と第１構成層との間でのエッチング選択比が大きく、オーバーエッチングをかけて各膜のエッチングを完全に完了した状態でその下膜のエッチングを開始することができる。よって、上記方法を採用することにより、酸化物半導体からなるチャネル層の劣化を抑制しながら、高い歩留まりでの生産が可能である。
【００５１】
なお、第２構成層へのエッチングおよび第１構成層へのエッチングには、ドライエッチングを用い、アルミニウムの化合物からなる層へのエッチングには、ウェットエッチングを用いることで、上記効果を得る上で望ましい。
【００５２】
また、別態様に係るＴＦＴ装置の製造方法では、上記（ｖ）の工程において、酸化アルミニウムからなる層を、前記アルミニウムの化合物からなる層として形成する。これにより、酸化アルミニウムからなる層を備えるパッシベーション層を形成することができ、酸化物半導体材料からなるチャネル層への水分や水素活性種の侵入をより確実に抑制することができる。このため、更に高い品質を維持することができる。
【００５３】
［実施の形態１］
１．表示装置１の全体構成
以下では、本発明の実施の形態１に係る表示装置１の全体構成について、図１を用い説明する。
【００５４】
図１に示すように、本実施の形態に係る表示装置１は、表示パネル１０と、これに接続された駆動制御回路部２０とを有し構成されている。
【００５５】
表示パネル１０は、有機材料の電界発光現象を利用した有機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）パネルであって、複数の有機ＥＬ素子が、例えば、マトリクス状に配列され構成されている。駆動制御回路部２０は、４つの駆動回路２１〜２４と制御回路２５とにより構成されている。
【００５６】
なお、表示装置１において、表示パネル１０に対する駆動制御回路部２０の各回路の配置形態については、図１に示した形態に限定されない。
【００５７】
２．表示パネル１０における回路構成
表示パネル１０における各サブピクセル１０ａの回路構成について、図２を用い説明する。
【００５８】
図２に示すように、本実施の形態に係る表示パネル１０では、各サブピクセル１０ａが２つのトランジスタ素子部Ｔｒ1，Ｔｒ2と一つの容量Ｃ、および発光部としてのＥＬ素子部ＥＬとを有し構成されている。２つのトランジスタ素子部Ｔｒ1，Ｔｒ2のうちの一方のトランジスタ素子部Ｔｒ1は、駆動トランジスタ素子部であり、他方のトランジスタ素子部Ｔｒ2は、スイッチングトランジスタ素子部である。
【００５９】
スイッチングトランジスタ素子部Ｔｒ2のゲート電極Ｇ2は、走査ラインＶｓｃｎに接続され、ソース電極Ｓ2は、データラインＶｄａｔに接続されている。スイッチングトランジスタ素子部Ｔｒ2のドレイン電極Ｄ2は、駆動トランジスタ素子部Ｔｒ1のゲート電極Ｇ1に接続されている。
【００６０】
駆動トランジスタ素子部Ｔｒ1のドレイン電極Ｄ1は、電源ラインＶａに接続されており、ソース電極Ｓ1は、ＥＬ素子部ＥＬのアノードに接続されている。ＥＬ素子部ＥＬにおけるカソードは、接地ラインＶｃａｔに接続されている。
【００６１】
なお、容量Ｃは、スイッチングトランジスタ素子部Ｔｒ2のドレイン電極Ｄ2および駆動トランジスタ素子部Ｔｒ1のゲート電極Ｇ1と、電源ラインＶａとを結ぶように設けられている。
【００６２】
表示パネル１０においては、図２に示すような回路構成を有するサブピクセル１０ａが、例えば、マトリクス状に設けられており、隣接する複数のサブピクセル１０ａ（例えば、赤色（Ｒ）と緑色（Ｇ）と青色（Ｂ）の発光色の３つのサブピクセル１０ａ）により一のピクセルを構成している。
【００６３】
３．表示パネル１０の構成
表示パネル１０の構成について、図３の模式断面図を用い説明する。
【００６４】
本実施の形態に係る表示パネル１０は、トップエミッション型の有機ＥＬ表示パネルであって、Ｚ軸方向下方にＴＦＴ装置が構成され、その上にＥＬ素子部が構成されている。
【００６５】
（１）ＴＦＴ装置
図３に示すように、基板１００上には、ゲート電極１０１，１０２が互いに間隔をあけて形成され、ゲート電極１０１，１０２および基板１００の表面を被覆するように、ゲート絶縁層１０３が形成されている。ゲート絶縁層１０３上には、ゲート電極１０１，１０２のそれぞれに対応してチャネル層１０４，１０５が形成されている。そして、チャネル層１０４，１０５およびゲート絶縁層１０３の表面を被覆するように、チャネル保護層１０６が形成されている。
【００６６】
チャネル保護層１０６上には、ゲート電極１０１およびチャネル層１０４に対応して、ソース電極１０７およびドレイン電極１０８が互いに間隔をあけて形成され、同様に、ゲート電極１０２およびチャネル層１０５に対応して、ソース電極１１０およびドレイン電極１０９が互いに間隔をあけて形成されている。
【００６７】
各ソース電極１０７，１１０および各ドレイン電極１０８，１０９は、チャネル保護層１０６に開口されたコンタクト孔を通し、Ｚ軸方向下部において、チャネル層１０４，１０５にそれぞれ接している。また、ドレイン電極１０８とゲート電極１０２とは、ゲート絶縁層１０３およびチャネル保護層１０６を挿通して設けられたコンタクトプラグ１１１により接続されている。
【００６８】
なお、ゲート電極１０１が図２のゲート電極Ｇ2に対応し、ソース電極１０７が図２のソース電極Ｓ2に対応し、ドレイン電極１０８が図２のドレイン電極Ｄ2に対応している。同様に、ゲート電極１０２が図２のゲート電極Ｇ1に対応し、ソース電極１１０が図２のソース電極Ｓ1に対応し、ドレイン電極１０９が図２のドレイン電極Ｄ1に対応している。よって、図３におけるＹ軸方向左側にスイッチングトランジスタ素子部Ｔｒ2が形成され、それよりもＹ軸方向右側に駆動トランジスタ素子部Ｔｒ1が形成されている。ただし、各トランジスタ素子部Ｔｒ1，Ｔｒ2の配置形態については、これに限定されるものではない。
【００６９】
ソース電極１０７，１１０およびドレイン電極１０８，１０９およびチャネル保護層１０６の上を被覆するように、パッシベーション層１１２が形成されている。パッシベーション層１１２には、ソース電極１１０の上方の一部にコンタクト孔が開設され、当該コンタクト孔の側壁に沿うように上部電極１１３が設けられている。
【００７０】
パッシベーション層１１２は、Ｚ軸方向下側から順に、下部絶縁層１１２１、バリア層１１２２、上部絶縁層１１２３，１１２４が積層されてなる積層構成を有する。
【００７１】
パッシベーション層１１２上には、層間絶縁層１１４が堆積されている。
【００７２】
（２）ＥＬ素子部
層間絶縁層１１４上には、サブピクセル単位でアノード１１５が設けられている。アノード１１５は、層間絶縁層１１４および上部絶縁層１１２４における上部電極１１３の上方に開設されたコンタクト孔を通して、上部電極１１３に接続されている。なお、上部電極１１３は、Ｚ軸下部において、ソース電極１１０に接続されている。
【００７３】
アノード１１５上には、ホール注入層１１６が形成され、ホール注入層１１６の端縁を被覆するようにバンク１１７が形成されている。バンク１１７の囲繞により、各サブピクセル１０ａに対応する開口が形成されている。
【００７４】
バンク１１７により規定された開口内には、Ｚ軸方向下側から順に、ホール輸送層１１８、発光層１１９、および電子輸送層１２０が形成されている。ホール輸送層１１８は、Ｚ軸方向下部において、ホール注入層１１６に接触している。
【００７５】
電子輸送層１２０上およびバンク１１７上を被覆するように、カソード１２１および封止層１２２が順に積層形成されている。カソード１２１については、表示パネル１０全体に連続した状態で形成され、ピクセル単位あるいは数ピクセル単位でバスバー配線に接続されている（図示を省略）。
【００７６】
封止層１２２のＺ軸方向上方には、Ｚ軸方向下側の主面にカラーフィルタ層１２４および遮光層１２５が形成された基板１２６が配されており、接合層１２３により接合されている。
【００７７】
（３）各部の構成材料
図３に示す各部の構成材料について、一例を示す。
【００７８】
（ｉ）基板１００，１３０
基板１００，１３０の構成材料としては、例えば、例えば、ガラス基板、石英基板、シリコン基板、硫化モリブデン、銅、亜鉛、アルミニウム、ステンレス、マグネシウム、鉄、ニッケル、金、銀などの金属基板、ガリウム砒素基などの半導体基板、プラスチック基板等を採用することができる。
【００７９】
プラスチック基板としては、熱可塑性樹脂、熱硬化性樹脂いずれの樹脂を用いてもよい。例えば、ポリエチレン、ポリプロピレン、エチレン−プロピレン共重合体、エチレン−酢酸ビニル共重合体（ＥＶＡ）等のポリオレフィン、環状ポリオレフィン、変性ポリオレフィン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミド、ポリイミド（ＰＩ）、ポリアミドイミド、ポリカーボネート、ポリ−（４−メチルベンテン−１）、アイオノマー、アクリル系樹脂、ポリメチルメタクリレート、アクリル−スチレン共重合体（ＡＳ樹脂）、ブタジエン−スチレン共重合体、ポリオ共重合体（ＥＶＯＨ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリブチレンテレフタレート、ポリエチレンナフタレート（ＰＥＮ）、プリシクロヘキサンテレフタレート（ＰＣＴ）等のポリエステル、ポリエーテル、ポリエーテルケトン、ポリエーテルスルホン（ＰＥＳ）、ポリエーテルイミド、ポリアセタール、ポリフェニレンオキシド、変形ポリフェニレンオキシド、ポリアリレート、芳香族ポリエステル（液晶ポリマー）、ポリテトラフルオロエチレン、ポリフッ化ビニリデン、その他フッ素系樹脂、スチレン系、ポリオレフィン系、ポリ塩化ビニル系、ポリウレタン系、フッ素ゴム系、塩素化ポリエチレン系等の各種熱可塑性エラストマー、エポキシ樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエステル、シリコーン樹脂、ポリウレタン等、またはこれらを主とする共重合体、ブレンド体、ポリマーアロイ等が挙げられ、これらのうち１種、または２種以上を積層した積層体を用いることができる。
【００８０】
（ｉｉ）ゲート電極１０１，１０２
ゲート電極１０１，１０２としては、例えば、銅（Ｃｕ）とモリブデン（Ｍｏ）との積層体（Ｃｕ：３００［ｎｍ］＋Ｍｏ：２０［ｎｍ］）を採用している。ただし、ゲート電極１０１，１０２の構成については、これに限定されず、例えば、Ｃｕ、Ｃｕ／Ｗなどを採用することもできるし、次のような材料を採用することも可能である。
【００８１】
それ以外に採用することが可能な材料としては、クロム（Ｃｒ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、銀（Ａｇ）、金（Ａｕ）、プラチナ（Ｐｔ）、パラジウム（Ｐｄ）、インジウム（Ｉｎ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）などの金属もしくはそれらの合金、または、酸化亜鉛、酸化スズ、酸化インジウム、酸化ガリウムなどの導電性金属酸化物もしくは酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、酸化アルミニウム亜鉛（ＡＺＯ）、酸化ガリウム亜鉛（ＧＺＯ）などの導電性金属複合酸化物、または、ポリアニリン、ポリピロール、ポリチオフェン、ポリアセチレンなどの導電性高分子もしくはそれらに、塩酸、硫酸、スルホン酸などの酸、六フッ化リン、五フッ化ヒ素、塩化鉄などのルイス酸、ヨウ素などのハロゲン原子、ナトリウム、カリウムなどの金属原子などのドーパントを添加したもの、もしくは、カーボンブラックや金属粒子を分散した導電性の複合材料などが挙げられる。また、金属微粒子とグラファイトのような導電性粒子を含むポリマー混合物を用いてもよい。これらは、１種または２種以上を組み合わせて用いることもできる。
【００８２】
（ｉｉｉ）ゲート絶縁層１０３
ゲート絶縁層１０３としては、例えば、酸化シリコン（ＳｉＯ）と窒化シリコン（ＳｉＮ）との積層体（ＳｉＯ：８５［ｎｍ］＋ＳｉＮ：６５［ｎｍ］）を採用している。ただし、ゲート絶縁層１０３の構成は、これに限定されるものではなく、  ゲート絶縁層の構成材料としては、例えば、電気絶縁性を有する材料であれば、公知の有機材料や無機材料のいずれも用いることができる。
【００８３】
また、ゲート絶縁層１０３の総層厚については、１５０［ｎｍ］〜４００［ｎｍ］の範囲で、その構成層（ここでは、酸化シリコン（ＳｉＯ）からなる構成層と窒化シリコン（ＳｉＮ）からなる構成層）の層厚比を変更することができる。例えば、総層厚を一定にしてＳｉＮからなる層の層厚を増加させ、ＳｉＯからなる層の層厚を低下させると、ゲート絶縁層の耐圧特性は良化するが、一方でゲート絶縁層の静電容量は低下する。このように、ゲート絶縁層を異なる材質からなる複数の層を積層してなる積層構成とすることにより、デバイス設計における自由度を高くすることができ、それぞれの層厚を、ＴＦＴ特性の設計を考慮して最適化することが可能となる。
【００８４】
有機材料としては、例えば、アクリル系樹脂、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、イミド系樹脂、ノボラック系樹脂などを用い形成することができる。
【００８５】
また、無機材料としては、例えば、酸化ケイ素、酸化アルミニウム、酸化タンタル、酸化ジルコニウム、酸化セリウム、酸化亜鉛、酸化コバルトなどの金属酸化物、窒化ケイ素、窒化アルミニウム、窒化ジルコニウム、窒化セリウム、窒化亜鉛、窒化コバルト、窒化チタン、窒化タンタルなどの金属窒化物、チタン酸バリウムストロンチウム、ジルコニウムチタン酸鉛などの金属複合酸化物が挙げられる。これらは、１ 種または２ 種以上組み合わせて用いることができる。
【００８６】
さらに、表面処理剤（ODTS OTS HMDS βPTS）などでその表面を処理したものも含まれる。
【００８７】
（ｉｖ）チャネル層１０４，１０５
チャネル層１０４，１０５としては、アモルファス酸化インジウムガリウム亜鉛（ＩＧＺＯ）からなる層厚が６０［ｎｍ］の層を採用している。チャネル層１０４，１０５の構成材料は、これに限定されるものではなく、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）から選択される少なくとも一種を含む酸化物半導体を採用することができる。
【００８８】
また、チャネル層１０４，１０５の層厚については、２０［ｎｍ］〜２００［ｎｍ］の範囲とすることができ、チャネル層１０４とチャネル層１０５とで互いに層厚が異なるように設定することもできる。
【００８９】
（ｖ）チャネル保護層１０６
チャネル保護層１０６としては、酸化シリコン（ＳｉＯ）からなる層厚が２４０［ｎｍ］の層を採用している。チャネル保護層１０６の構成材料は、これに限定されるものではなく、例えば、酸窒化シリコン（ＳｉＯＮ）を用いることができる。
【００９０】
また、チャネル保護層１０６の層厚については、５０［ｎｍ］〜５００［ｎｍ］の範囲とすることができる。
【００９１】
ここで、本実施の形態においては、酸化シリコン（ＳｉＯ）からなるチャネル保護層１０６は、昇温脱離分析により水素として観測される、３００［℃］〜３５０［℃］における脱離ガスの平均増加係数の増加率が正ではない、との規定に従って形成されている。
【００９２】
（ｖｉ）ソース電極１０７，１１０、ドレイン電極１０８，１０９
ソース電極１０７，１１０、ドレイン電極１０８，１０９としては、銅マンガン（ＣｕＭｎ）と銅（Ｃｕ）とモリブデン（Ｍｏ）の積層体（ＣｕＭｎ：６０［ｎｍ］＋Ｃｕ：３００［ｎｍ］＋Ｍｏ：２０［ｎｍ］）を採用している。
【００９３】
なお、ソース電極１０７，１１０、ドレイン電極１０８，１０９の層厚については、１００［ｎｍ］〜５００［ｎｍ］の範囲とすることができる。
【００９４】
（ｖｉｉ）パッシベーション層１１２
本実施の形態に係る表示パネル１０では、上記のように、パッシベーション層１１２が、下部絶縁層１１２１、バリア層１１２２、および上部絶縁層１１２３，１１２４がＺ軸方向下側から順に積層されてなる積層構成を有する。
【００９５】
下部絶縁層１１２１は、酸化シリコン（ＳｉＯ）からなる層厚が２００［ｎｍ］の層である。
【００９６】
バリア層１１２２は、酸化アルミニウム（ＡｌＯｘ）からなる層厚が３０［ｎｍ］の層である。
【００９７】
上部絶縁層１１２３は、酸化シリコン（ＳｉＯ）からなる層厚が２６０［ｎｍ］の層である。
【００９８】
上部絶縁層１１２４は、窒化シリコン（ＳｉＮ）からなる層厚が１００［ｎｍ］の層である。
【００９９】
図３に示すように、バリア層１１２２は、下部絶縁層１１２１と上部絶縁層１１２３との間に介挿され、酸化シリコン（ＳｉＯ）からなる下部絶縁層１１２１は、ソース電極１１１，１１５およびドレイン電極１１２，１１４に接触している。
【０１００】
ここで、酸化シリコン（ＳｉＯ）からなる下部絶縁層１１２１および上部絶縁層１１２３についても、昇温脱離分析により水素として観測される、３００［℃］〜３５０［℃］における脱離ガスの平均増加係数の増加率が正ではない、との規定に従って形成されている。
【０１０１】
バリア層１１２２は、水分および水素の侵入を抑制し、酸化物半導体（ＩＧＺＯなど）からなるチャネル層１０４，１０５の劣化を抑制する機能を有する。水分および水素の侵入を抑制するという機能を付与するために、バリア層１１２２の層密度については、２．８０ｇ／ｃｍ3以上であることが望ましい。即ち、バリア層１１２２の層密度が２．８０ｇ／ｃｍ3未満になると、水分および水素の侵入を抑制する機能が急激に低下し、チャネル層１０４，１０５の劣化（シート抵抗値の低下）が顕著になる。
【０１０２】
また、バリア層１１２２の層密度については、３．２５ｇ／ｃｍ3以下とすることが望ましい。これは、上部電極１１３を形成するためのコンタクト孔を形成する際に、バリア層１１２２に対してはウェットエッチング法を用いるのであるが、層密度が３．２５ｇ／ｃｍ3を超える範囲では、エッチングレートがきわめて小さく、生産効率という観点から３．２５ｇ／ｃｍ3以下とすることが望ましい。
【０１０３】
さらに、窒化シリコン（ＳｉＮ）からなる上部絶縁層１１２４については、Ｓｉ−Ｈ濃度が２．３Ｅ２１ｃｍ-3以下である、との規定に従って形成されている。
【０１０４】
なお、下部絶縁層１１２１については、上記材料の他、酸窒化シリコン（ＳｉＯＮ）を用いることができ、上部絶縁層１１２３については、上記材料の他、窒化シリコン（ＳｉＮ）や酸窒化シリコン（ＳｉＯＮ）を用いることもできる。また、上部絶縁層１１２４については、上記材料の他、酸化シリコン（ＳｉＯ）や酸窒化シリコン（ＳｉＯＮ）を用いることもできる。
【０１０５】
パッシベーション層１１２の合計層厚に関しては、２００［ｎｍ］〜１０００［ｎｍ］の範囲とすることができる。
【０１０６】
（ｖｉｉｉ）上部電極１１３
上部電極１１３としては、銅（Ｃｕ）と酸化インジウムスズ（ＩＴＯ）との積層体（Ｃｕ：３００［ｎｍ］＋ＩＴＯ：７０［ｎｍ］）を採用している。なお、上部電極１１３の構成に用いる材料としては、これに限定されるものではなく、導電性を有する材料から適宜選択することが可能である。
【０１０７】
（ｉｘ）層間絶縁層１１４
層間絶縁層１１４は、例えば、ポリイミド、ポリアミド、アクリル系樹脂材料などの有機化合物を用い形成されている。
【０１０８】
（ｘ）アノード１１５
アノード１１５は、銀（Ａｇ）またはアルミニウム（Ａｌ）を含む金属材料から構成されている。トップエミッション型の本実施の形態に係る表示パネル１０の場合には、その表面部が高い反射性を有することが好ましい。
【０１０９】
なお、アノード１１５については、上記のような金属材料からなる単層構造だけではなく、金属層と透明導電層との積層体を採用することもできる。透明導電層の構成材料としては、例えば、酸化インジウムスズ（ＩＴＯ）や酸化インジウム亜鉛（ＩＺＯ）などを用いることができる。
【０１１０】
（ｘｉ）ホール注入層１１６
ホール注入層１１６は、例えば、銀（Ａｇ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、バナジウム（Ｖ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、イリジウム（Ｉｒ）などの酸化物、あるいは、ＰＥＤＯＴ（ポリチオフェンとポリスチレンスルホン酸との混合物）などの導電性ポリマー材料からなる層である。なお、図３に示す本実施の形態に係る表示パネル１０では、金属酸化物からなるホール注入層１１６を構成することを想定しているが、この場合には、ＰＥＤＯＴなどの導電性ポリマー材料を用いる場合に比べて、ホールを安定的に、またはホールの生成を補助して、有機発光層１０８に対しホールを注入する機能を有し、大きな仕事関数を有する。
【０１１１】
ここで、ホール注入層１１６を遷移金属の酸化物から構成する場合には、複数の酸化数をとるためこれにより複数の準位をとることができ、その結果、ホール注入が容易になり駆動電圧を低減することができる。特に、酸化タングステン（ＷＯX）を用いることが、ホールを安定的に注入し、且つ、ホールの生成を補助するという機能を有するという観点から望ましい。
【０１１２】
（ｘｉｉ）バンク１１７
バンク１１７は、樹脂等の有機材料を用い形成されており絶縁性を有する。バンク１１７の形成に用いる有機材料の例としては、アクリル系樹脂、ポリイミド系樹脂、ノボラック型フェノール樹脂等があげられる。バンク１１７は、有機溶剤耐性を有することが好ましい。さらに、バンク１１７は、製造工程中において、エッチング処理、ベーク処理など施されることがあるので、それらの処理に対して過度に変形、変質などをしないような耐性の高い材料で形成されることが好ましい。また、表面に撥水性をもたせるために、表面をフッ素処理することもできる。
【０１１３】
なお、バンク１１７を親液性の材料を用い形成した場合には、バンク１１７の表面と発光層１１９の表面との親液性／撥液性の差異が小さくなり、発光層１１９を形成するために有機物質を含んだインクを、バンク１１７が規定する開口部内に選択的に保持させることが困難となってしまうためである。
【０１１４】
さらに、バンク１１７の構造については、図３に示すような一層構造だけでなく、二層以上の多層構造を採用することもできる。この場合には、層毎に上記材料を組み合わせることもできるし、層毎に無機材料と有機材料とを用いることもできる。
【０１１５】
（ｘｉｉｉ）ホール輸送層１１８
ホール輸送層１１８は、親水基を備えない高分子化合物を用い形成されている。例えば、ポリフルオレンやその誘導体、あるいはポリアリールアミンやその誘導体などの高分子化合物であって、親水基を備えないものなどを用いることができる。
【０１１６】
（ｘｉｖ）発光層１１９
発光層１１９は、上述のように、ホールと電子とが注入され再結合されることにより励起状態が生成され発光する機能を有する。発光層１１９の形成に用いる材料は、湿式印刷法を用い製膜できる発光性の有機材料を用いることが必要である。
【０１１７】
具体的には、例えば、特許公開公報（日本国・特開平５−１６３４８８号公報）に記載のオキシノイド化合物、ペリレン化合物、クマリン化合物、アザクマリン化合物、オキサゾール化合物、オキサジアゾール化合物、ペリノン化合物、ピロロピロール化合物、ナフタレン化合物、アントラセン化合物、フルオレン化合物、フルオランテン化合物、テトラセン化合物、ピレン化合物、コロネン化合物、キノロン化合物及びアザキノロン化合物、ピラゾリン誘導体及びピラゾロン誘導体、ローダミン化合物、クリセン化合物、フェナントレン化合物、シクロペンタジエン化合物、スチルベン化合物、ジフェニルキノン化合物、スチリル化合物、ブタジエン化合物、ジシアノメチレンピラン化合物、ジシアノメチレンチオピラン化合物、フルオレセイン化合物、ピリリウム化合物、チアピリリウム化合物、セレナピリリウム化合物、テルロピリリウム化合物、芳香族アルダジエン化合物、オリゴフェニレン化合物、チオキサンテン化合物、アンスラセン化合物、シアニン化合物、アクリジン化合物、８−ヒドロキシキノリン化合物の金属錯体、２−ビピリジン化合物の金属錯体、シッフ塩とＩＩＩ族金属との錯体、オキシン金属錯体、希土類錯体などの蛍光物質で形成されることが好ましい。
【０１１８】
（ｘｖ）  電子輸送層１２０
電子輸送層１２０は、カソード１２１から注入された電子を発光層１１９へ輸送する機能を有し、例えば、オキサジアゾール誘導体（ＯＸＤ）、トリアゾール誘導体（ＴＡＺ）、フェナンスロリン誘導体（ＢＣＰ、Ｂｐｈｅｎ）などを用い形成されている。
【０１１９】
（ｘｖｉ）  カソード１２１
カソード１２１は、例えば、酸化インジウムスズ（ＩＴＯ）若しくは酸化インジウム亜鉛（ＩＺＯ）などを用い形成される。本実施の形態のように、トップエミッション型の本実施の形態に係る表示パネル１０の場合においては、光透過性の材料で形成されることが必要となる。光透過性については、透過率が８０［％］以上とすることが好ましい。
【０１２０】
（ｘｖｉｉ）封止層１２２
封止層１２２は、発光層１１９などの有機層が水分に晒されたり、空気に晒されたりすることを抑制する機能を有し、例えば、窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＯＮ）などの材料を用い形成される。また、窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＯＮ）などの材料を用い形成された層の上に、アクリル樹脂、シリコーン樹脂などの樹脂材料からなる封止樹脂層を設けてもよい。
【０１２１】
封止層１２２は、トップエミッション型である本実施の形態に係る表示パネル１０の場合においては、光透過性の材料で形成されることが必要となる。
【０１２２】
４．表示パネル１０の製造方法
表示パネル１０の製造方法について、図４から図６を用い説明する。
【０１２３】
（１）ゲート電極１０１，１０２の形成
図４（ａ）に示すように、基板１００のＺ軸方向上側の表面１００ａに、互いに間隔をあけたゲート電極１０１，１０２を形成する。ゲート電極１０１，１０２の形成は、具体的に次のように行うことができる。
【０１２４】
先ず、基板１００の表面１００ａに対して、メタルスパッタリング法を用いてＣｕからなる金属薄膜とＭｏからなる金属薄膜とを順に積層形成し、その上にホトリソグラフィー法を用いてレジストパターンを形成する。
【０１２５】
次に、ウェットエッチングを実施した後、レジストパターンを除去する。これにより、ゲート電極１０１，１０２の形成がなされる。
【０１２６】
（２）ゲート絶縁層１０３０およびチャネル層１０４，１０５の形成
図４（ｂ）に示すように、ゲート電極１０１，１０２および基板１００の表面１００ａを被覆するように、ゲート絶縁層１０３０を形成し、ゲート絶縁層１０３０の表面１０３０ａに互いに間隔をあけたチャネル層１０４，１０５を形成する。
【０１２７】
ゲート絶縁層１０３０の形成は、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法あるいはスパッタリング法を用い、ＳｉＯからなる層とＳｉＮからなる層とを順に積層形成することでなされる。ゲート絶縁層１０３０の成膜条件は、例えば、成膜温度が３５０［℃］〜４００［℃］である。
【０１２８】
また、チャネル層１０４，１０５の形成は、スパッタリング法を用い、酸化物半導体膜を形成し、ホトリソグラフィー法およびウェットエッチング法を用いてパターニングすることでなされる。
【０１２９】
（３）チャネル保護層１０６０の形成
図４（ｃ）に示すように、チャネル層１０４，１０５およびゲート絶縁層１０３０の表面１０３０ａを被覆するように、チャネル保護層１０６０を積層形成する。
【０１３０】
チャネル保護層１０６０の形成は、プラズマＣＶＤ法あるいはスパッタリング法を用い、ＳｉＯからなる層を積層形成し、成膜後にドライエアまたは酸素雰囲気下で、成膜温度以上の温度でアニール処理を実行することでなされる。
【０１３１】
ここで、本実施の形態におけるチャネル保護層１０６０の成膜条件は、次の通りである。
【０１３２】
温度；３００［℃］
電力；１００［Ｗ］
圧力；４［ｔｏｒｒ］
Ｎ2Ｏ；１２００［ｓｃｃｍ］
ＳｉＨ4；１６［ｓｃｃｍ］
電極間距離；５５０［ｍｉｌｓ］
なお、成膜後におけるアニール処理については、成膜中に発生するチャネル層１０４，１０５中の酸素欠陥を修復し、半導体特性を維持するためになされる。
【０１３３】
（４）ソース電極１０７，１１０およびドレイン電極１０８，１０９の形成
図４（ｄ）に示すように、チャネル保護層１０６０の表面１０６０ａに、ソース電極１０７，１１０およびドレイン電極１０８，１０９を形成する。
【０１３４】
先ず、チャネル保護層１０６０の該当部分、およびその下層のゲート絶縁層１０３の該当部分にコンタクト孔をあける。コンタクト孔の形成は、ホトリソグラフィー法を用いパターン形成した後、ドライエッチング法を用いエッチングを実行することでなされる。
【０１３５】
次に、ゲート電極１０２上のゲート絶縁層１０３およびチャネル保護層１０６０にあけられたコンタクト孔に対してプラグを充填形成する。
【０１３６】
次に、スパッタリング法を用い、ＣｕＭｎからなる金属薄膜と、Ｃｕからなる金属薄膜と、Ｍｏからなる金属薄膜とを順に積層する。そして、ホトリソグラフィー法およびウェットエッチング法を用い、ソース電極１０７，１１０およびドレイン電極１０８，１０９をパターニング形成する。これにより、ソース電極１０７およびドレイン電極１０８は、コンタクト孔内にも充填形成され、下部でチャネル層１０４に接触する。同様に、ソース電極１１０およびドレイン電極１０９は、コンタクト孔内にも充填形成され、下部でチャネル層１０４に接触する。
【０１３７】
また、ドレイン電極１０８は、コンタクトプラグ１１１を介して、ゲート電極１０２に接続される。
【０１３８】
（５）下部絶縁層１１２１０およびバリア層１１２２０および上部絶縁層１１２３０の形成
図５（ａ）に示すように、ソース電極１０７，１０８およびドレイン電極１０８，１０９およびチャネル保護層１０６を被覆するように、下部絶縁層１１２１０と、バリア層１１２２０と、上部絶縁層１１２３０とを順に積層形成する。
【０１３９】
下部絶縁層１１２１０の形成は、プラズマＣＶＤ法あるいはスパッタリング法を用いて成膜した後、ドライエアあるいは酸素雰囲気下でアニール処理を行うことでなされる。チャネル層１０４，１０５については、成膜の際に真空下に置かれることにより酸素が欠損して低抵抗化するが、成膜後にアニール処理を施すことによりチャネル層１０４，１０５の高抵抗状態への回復がなされる。
【０１４０】
バリア層１１２２０の形成は、ＣＶＤ法、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、あるいはスパッタリング法を用い成膜することでなされる。なお、バリア層１１２２０の層厚については、１００［ｎｍ］以下とすることが望ましい。これは、層厚が厚すぎると加工時間が長くなってしまうためである。本実施の形態では、一例として、バリア層１１２２０の層厚を３０［ｎｍ］としている。
【０１４１】
上部絶縁層１１２３０の形成は、プラズマＣＶＤ法あるいはスパッタリング法を用いなされる。
【０１４２】
ここで、本実施の形態における下部絶縁層１１２１０および上部絶縁層１１２３０の成膜条件は、次の通りである。
【０１４３】
温度；３００［℃］
電力；１００［Ｗ］
圧力；４［ｔｏｒｒ］
Ｎ2Ｏ；１２００［ｓｃｃｍ］
ＳｉＨ4；１６［ｓｃｃｍ］
電極間距離；５５０［ｍｉｌｓ］
（６）コンタクト孔１１２０ａの開設
図５（ｂ）に示すように、下部絶縁層１１２１０、バリア層１１２２０、および上部絶縁層１１２３０の積層体におけるソース電極１１０上の箇所に、コンタクト孔１１２０ａを開設する。コンタクト孔１１２０ａは、その底部にソース電極１１０の表面１１０ａが露出するように形成される。コンタクト孔１１２０ａの開設は、次のように実行される。
【０１４４】
先ず、ドライエッチング法を用い、上部絶縁層１１２３０に孔を開設する。孔底には、バリア層１１２２０の表面が露出する。ドライエッチング条件は、例えば、次のような条件とすることができる。
【０１４５】
（ｉ）１ｓｔ．
ＣＦ4／Ｏ2＝８０／２０［ｓｃｃｍ］
Ｐｒｅｓｓｕｒｅ＝１３［Ｐａ］
ＩＣＰ／Ｂｉａｓ＝０／３００［Ｗ］
Ｔｉｍｅ＝４０［ｓｅｃ．］（ＯＥ．５０％）
（ｉｉ）２ｎｄ．
Ｏ2＝１５０［ｓｃｃｍ］
Ｐｒｅｓｓｕｒｅ＝１３［Ｐａ］
ＩＣＰ／Ｂｉａｓ＝５００／３０［Ｗ］
Ｔｉｍｅ＝６０［ｓｅｃ．］
次に、ウェットエッチング法を用い、上部絶縁層１１２３に開設された孔底から、バリア層１１２２０に孔を開設する。孔底には、下部絶縁層１１２１０の表面が露出する。ウェットエッチングは、ＰＡＮ（リン酸／酢酸／硝酸）系エッチャントを用い、４０［℃］で３２０［ｓｅｃ．］とした。
【０１４６】
次に、ドライエッチング法を用い、バリア層１１２２に開設された孔底から、下部絶縁層１１２１０に孔を開設して、コンタクト孔１１２０ａを完成させる。上述のように、コンタクト孔１１２０ａにおいては、その底部にソース電極１１０の表面１１０ａが露出する。ドライエッチング条件は、上記上部絶縁層１１２３０への孔の開設の際のエッチング条件と同一とすることができる。
【０１４７】
以上のようにして、コンタクト孔１１２０ａの開設がなされる。
【０１４８】
（７）上部電極１１３および上部絶縁層１１２４０の形成
図５（ｃ）に示すように、下部絶縁層１１２１、バリア層１１２２、および上部絶縁層１１２３の積層体に開設されたコンタクト孔１１２０ａの内壁に沿って上部電極１１３を形成する。上部電極１１３の上部は、その一部が上部絶縁層１１２３上に配される。そして、上部電極１１３および上部絶縁層１１２３を被覆するように、上部絶縁層１１２４０を積層形成する。
【０１４９】
上部電極１１３の形成は、スパッタリング法を用い、金属膜を成膜した後、ホトリソグラフィー法およびウェットエッチング法を用いパターニングすることがなされる。
【０１５０】
また、上部絶縁層１１２４０の形成は、プラズマＣＶＤ法、またはスパッタリング法を用い、上部絶縁層１１２３上に窒化シリコン（ＳｉＮ）からなる層を堆積させることにより形成できる。上部絶縁層１１２４０の成膜条件は、次の通りである。
【０１５１】
温度；３５０［℃］
電力；１５０［Ｗ］
圧力；１．５［ｔｏｒｒ］
ＮＨ3；５０［ｓｃｃｍ］
Ｎ2；１０００［ｓｃｃｍ］
ＳｉＨ4；１５［ｓｃｃｍ］
電極間距離；３５０［ｍｉｌｓ］
なお、本実施の形態に係る製造方法では、上部絶縁層１１２４０の成膜後に、成膜温度より５０ｄｅｇ．低い温度（３００［℃］）でアニール処理を施す。これにより、酸化物半導体からなるチャネル層１０４，１０５中の酸素欠陥が修復され、半導体特性を維持することができる。
【０１５２】
（８）コンタクト孔１１２ａの開設
図５（ｄ）に示すように、上部絶縁層１１２４０における上部電極１１３の上方の一部に相当する箇所に、コンタクト孔１１２ａを開設する。コンタクト孔１１２ａの開設には、ドライエッチング法を用いることができ、例えば、次のような条件を採用することができる。
【０１５３】
（ｉ）１ｓｔ．
ＣＦ4／Ｏ2＝８０／２０［ｓｃｃｍ］
Ｐｒｅｓｓｕｒｅ＝１３［Ｐａ］
ＩＣＰ／Ｂｉａｓ＝０／３００［Ｗ］
Ｔｉｍｅ＝５３［ｓｅｃ．］（ＯＥ．５０％）
（ｉｉ）２ｎｄ．
Ｏ2＝１５０［ｓｃｃｍ］
Ｐｒｅｓｓｕｒｅ＝１３［Ｐａ］
ＩＣＰ／Ｂｉａｓ＝５００／３０［Ｗ］
Ｔｉｍｅ＝６０［ｓｅｃ．］
以上のようにして、コンタクト孔１１２ａが開設されたパッシベーション層１１２が完成し、コンタクト孔１１２ａからは、上部電極１１３の側壁内面が露出する。
【０１５４】
（９）層間絶縁層１１４およびアノード１１５の形成
図６（ａ）に示すように、層間絶縁層１１４は、パッシベーション層１１２上に有機材料を塗布し、表面を平坦化した後、コンタクト孔１１２ａに連通する孔を開設することで形成される。
【０１５５】
コンタクト孔を囲む側壁内面を含む、層間絶縁層１１４の表面に金属膜を形成することでアノード１１５を形成する。アノード１１５の形成は、スパッタリング法あるいは真空蒸着法などを用い金属膜を形成した後、ホトリソグラフィー法およびエッチング法を用いパターニングすることでなされる。なお、アノード１１５は、上部電極１１３と電気的に接続された状態となる。
【０１５６】
（１０）ホール注入層１１６およびバンク１１７の形成
図６（ａ）に示すように、アノード１１５上に対して、ホール注入層１１６を形成し、その縁部を覆うようにバンク１１７を形成する。バンク１１７は、各サブピクセルを規定する開口１１７ａを囲繞し、その底部にホール注入層１１６の表面１１６ａが露出するように設けられる。
【０１５７】
ホール注入層１１６は、スパッタリング法を用い酸化金属（例えば、酸化タングステン）からなる膜を形成した後、ホトリソグラフィー法およびエッチング法を用い各サブピクセル単位にパターニングすることで形成される。
【０１５８】
バンク１１７の形成は、先ず、ホール注入層１１６上に、スピンコート法などを用い、バンク１２１の構成材料（例えば、感光性樹脂材料）からなる膜を積層形成する。そして、樹脂膜をパターニングして開口１１７ａを開設する。開口部１１７ａの形成は、樹脂膜の上方にマスクを配して露光し、その後で現像することによりなされる。
【０１５９】
（１１）ホール輸送層１１８、発光層１１９、および電子輸送層１２０の形成
図６（ｂ）に示すように、バンク１１７で規定された各開口部１１７ａ内に、ホール注入層１１６側から順に、ホール輸送層１１８、発光層１１９、および電子輸送層１２０を積層形成する。
【０１６０】
ホール輸送層１１８の形成は、印刷法を用い、構成材料を含むインクをバンク１１７により規定される開口部１１７ａ内に塗布した後、焼成することによりなされる。同様に、発光層１１９についても、印刷法を用い、構成材料を含むインクをホール輸送層１１８の上に塗布した後、焼成することにより形成される。
【０１６１】
（１２）カソード１２１および封止層１２２の形成
図６（ｂ）に示すように、電子輸送層１２０およびバンク１１７の頂部を被覆するように、カソード１２１および封止層１２２を順に積層形成する。
【０１６２】
カソード１２１および封止層１２２は、スパッタリング法などを用い形成できる。
【０１６３】
この後、カラーフィルタ−層１１４などが形成された基板１２６を、接合層１２３を間に介挿して張り合わせ表示パネル１０が完成する。
【０１６４】
５．効果
本実施の形態に係る表示パネル１０が備えるＴＦＴ装置では、チャネル層１０４，１０５が酸化物半導体（ＩＧＺＯ）から形成されているので、大きな電子移動度を有し、優れた電気特性を有する。このため、温度の高低に依存せず、高い電子移動度が期待できる。
【０１６５】
また、表示パネル１０が備えるＴＦＴ装置では、パッシベーション層１１２が第１層としてＳｉＯからなる下部絶縁層１１２１、第２層としてＡｌＯｘからなるバリア層１１２２、および第３層としてＳｉＯからなる上部絶縁層１１２３、および第４層としてＳｉＮからなる上部絶縁層１１２４の積層構成を有する。このうち、バリア層１１２２が上述のように酸化アルミニウムからなるため、水分および水素の侵入を抑制（バリア）し、ＩＧＺＯからなるチャネル層１０４，１０５の保護（劣化抑制）を図ることができる。
【０１６６】
また、ＳｉＯからなる下部絶縁層１１２１および上部絶縁層１１２３が、昇温脱離分析により水素として観測される、３００［℃］〜３５０［℃］における脱離ガスの平均増加係数の増加率が正ではない、との規定に従って形成されている。これより、成膜プロセス中あるいは成膜プロセスの後に、これら絶縁層１１２１，１１２３から水素がチャネル層１０４，１０５へと侵入するのを抑制することができる。よって、チャネル層１０４，１０５の劣化を抑制することができ、高い信頼性を確保することができる。
【０１６７】
同様に、ＳｉＯからなるチャネル保護層１０６についても、昇温脱離分析により水素として観測される、３００［℃］〜３５０［℃］における脱離ガスの平均増加係数の増加率が正ではない、との規定に従って形成されている。これからも、チャネル層１０４，１０５の劣化を抑制することができ、高い信頼性の確保が可能である。
【０１６８】
また、ＳｉＮからなる上部絶縁層１１２４については、Ｓｉ−Ｈ濃度が２．３Ｅ２１[ｃｍ-3]以下である、との規定に従って形成されている。これより、上部絶縁層１１２４に起因する水素が、チャネル層１０４，１０５に対して及ぼす影響が少なく、チャネル層１０４，１０５の劣化を抑制することができる。よって、高い信頼性の確保が可能である。
【０１６９】
また、パッシベーション層１１２を少なくともバリア層１１２２の上下を下部絶縁層１１２１と上部絶縁層１１２３とで挟んでなる積層構成としているので、パッシベーション層１１２へのコンタクト孔１１２ａの開設にあたり、歩留まりの低下を招き難い。よって、上記構成を採用することにより、酸化物半導体（本実施の形態では、ＩＧＺＯ）からなるチャネル層１０４，１０５の劣化を抑制しながら、高い歩留まりでの生産が可能である。
【０１７０】
６．効果の確認
以下では、チャネル保護層１０６、およびパッシベーション層１１２の下部絶縁層１１２１、上部絶縁層１１２３について、昇温脱離分析により水素として観測される、３００［℃］〜３５０［℃］における脱離ガスの平均増加係数の増加率が正ではないＳｉＯ層とすることで得られる効果と、パッシベーション層１１２の上部絶縁層１１２４について、Ｓｉ−Ｈ濃度が２．３Ｅ２１ｃｍ-3以下であるＳｉＮ層とすることで得られる効果についての確認結果について、説明する。
【０１７１】
（１）ＳｉＮ層
先ず、パッシベーション層１１２の上部絶縁層１１２４について、Ｓｉ−Ｈ濃度が２．３Ｅ２１[ｃｍ-3]以下であるＳｉＮ層とすることで得られる効果について、図７から図９を用い説明する。
【０１７２】
（ｉ）Ｓｉ−Ｈ濃度とシート抵抗
成膜後におけるＳｉ−Ｈ濃度とシート抵抗との関係を確認するため、図７（ａ）に示すサンプルを準備した。
【０１７３】
図７（ａ）に示すように、抵抗評価用ＴＥＧは、ガラス基板の上に、ＴＡＯＳ（Ｔｒａｎｓｐａｒｅｎｔ  Ａｍｏｒｐｈｏｕｓ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）からなる酸化物半導体層を積層し、その上に、互いに間隔をあけてソース電極およびドレイン電極に相当する２つの電極を設けた。そして、酸化物半導体層の上には、ＳｉＯからなるチャネル保護層を積層し、さらにその上にＳｉＯからなるＰＡＳ１層と、ＳｉＮからなるＰＡＳ２層とを順に積層した。
【０１７４】
図７（ｂ）には、横軸に成膜後におけるＳｉ−Ｈ濃度をとり、縦軸にシート抵抗をとったグラフを示す。なお、菱形で示すデータは、アニール処理前であり、四角形で示すデータは、３００［℃］で１［ｈｒ．］のアニール処理を施した後である。
【０１７５】
図７（ｂ）に示すように、アニール処理後におけるシート抵抗は、Ｓｉ−Ｈ濃度が３．２Ｅ２１［ｃｍ-3］を超えると、１．０Ｅ８［Ω／□］よりも低くなっている。
【０１７６】
また、バラツキなどを考慮するときには、Ｓｉ−Ｈ濃度が２．３Ｅ２１［ｃｍ-3］以下の範囲であれば、ＴＡＯＳが高抵抗（１．０Ｅ８［Ω／□］以上、実際には、１．０Ｅ１０［Ω／□］程度）になるマージンがあることが分かる。
【０１７７】
ここで、シート抵抗と閾値電圧Ｖｔｈとの関係について、図８に示す。なお、図８では、アニール処理前におけるサンプルのシート抵抗と閾値電圧との関係を示している。
【０１７８】
図８に示すように、閾値電圧Ｖｔｈは、シート抵抗値に比例している。そして、閾値電圧Ｖｔｈのマイナスシフトは、シート抵抗値が１．０Ｅ８[Ω／□]未満では大きくなっている。
【０１７９】
なお、シート抵抗値が１．０Ｅ８[Ω／□]以上のサンプルでは、３００［℃］で１［ｈｒ．］のアニール処理を施すことにより、シート抵抗値は１．０Ｅ１０[Ω／□]以上となる。これより、アニール前のシート抵抗値が１．０Ｅ８[Ω／□]以上のサンプルについては、アニール処理を施すことにより、閾値電圧Ｖｔｈが０[Ｖ]程度となることが分かる。
【０１８０】
また、図８のグラフにおいて、閾値電圧Ｖｔｈのバラツキという観点からも、シート抵抗値が１．０Ｅ８[Ω／□]未満で大きくなっているのに対して、シート抵抗値が１．０Ｅ８[Ω／□]以上では許容範囲であるといえる。
【０１８１】
（ｉｉ）ＳｉＮ層におけるＳｉ−Ｈ濃度とＴＦＴ初期特性
以上の結果を考慮して、パッシベーション層におけるＳｉＮ層（上部絶縁層）のＳｉ−Ｈ濃度とＴＦＴ初期特性との関係について、図９を用い説明する。
【０１８２】
図９（ａ）に示すように、ＳｉＮ層のＳｉ−Ｈ濃度とＴＦＴ初期特性との関係を測定するために、サンプル１，２の２種類のサンプルを準備した。２種類のサンプルは、パッシベーション層におけるＳｉＮ層の膜質が異なる以外は同一構成としている。具体的に、比較例としてのサンプル１では、ＳｉＮ層におけるＳｉ−Ｈ濃度を３．５Ｅ２１[ｃｍ-3]とし、実施例としてのサンプル２では、ＳｉＮ層におけるＳｉ−Ｈ濃度を１．３Ｅ２１[ｃｍ-3]としている。
【０１８３】
図９（ｂ）に示すように、３００［℃］で１［ｈｒ．］のアニール処理後において、サンプル１のＴＦＴ初期特性は、閾値電圧Ｖｔｈ＝−０．９２（０．４９）[Ｖ］、μFE＝１０．２（１．０７）［ｃｍ2／ｖｓ］、Ｓ＝０．５３（０．１９）［Ｖ／ｄｅｃ］である。
【０１８４】
一方、図９（ｃ）に示すように、同様に３００［℃］で１［ｈｒ．］のアニール処理後において、サンプル１のＴＦＴ初期特性は、閾値電圧Ｖｔｈ＝＋０．２０（０．２２）[Ｖ］、μFE＝１１．５（１．２１）［ｃｍ2／ｖｓ］、Ｓ＝０．１６（０．０２）［Ｖ／ｄｅｃ］である。
【０１８５】
図９（ｂ）および図９（ｃ）のＶｇ−Ｉｄ特性図を比較すると、ＳｉＮ層におけるＳｉ−Ｈ濃度を１．３Ｅ２１[ｃｍ-3]としたサンプル２のＴＦＴ装置では、ＴＦＴ初期特性という観点で優れている。
【０１８６】
なお、サンプル１とサンプル２とは、成膜条件を図９（ａ）に示すように変えることで、互いのＳｉ−Ｈ濃度を変えている。ただし、Ｓｉ−Ｈ濃度を２．３Ｅ２１ [ｃｍ-3]以下とするための成膜条件は、図９（ａ）のサンプル２の形成に用いた条件に限られず、適宜の設定が可能である。
【０１８７】
（２）ＳｉＯ層
次に、チャネル保護層１０６、およびパッシベーション層１１２の下部絶縁層１１２１および上部絶縁層１１２３について、昇温脱離分析により水素として観測される、３００［℃］〜３５０［℃］における脱離ガスの平均増加係数の増加率が正ではないＳｉＯ層を採用することで得られる効果について、図１０から図１４を用い説明する。
【０１８８】
（ｉ）ＳｉＯ層の成膜条件と昇温脱離測定によるＳｉＯの水素放出スペクトル
図１０（ａ）に示すように、昇温脱離測定によるＳｉＯの水素放出スペクトルを得るためのサンプルを３種類準備した。サンプル１，２は、実施例に係るサンプルであり、サンプル３は、比較例に係るサンプルである。サンプル１〜３は、互いに成膜条件を変えている。
【０１８９】
図１０（ｂ）に示すように、３００［℃］〜３５０［℃］の範囲において、脱離ガス（水素）の平均増加係数は、サンプル１３では増加率が正である。即ち、サンプル１３では、温度が３００［℃］のときには平均増加係数が略１．０Ｅ-13であるのに対して、温度が３５０［℃］に向けて平均増加係数が増加している。
【０１９０】
これに対して、サンプル１１，１２では、温度が３００［℃］〜３５０［℃］の範囲では平均増加係数が正ではなく、水素の脱離強度が増加していない。
【０１９１】
なお、サンプル１２については、サンプル１１よりも平均増加係数のバラツキが大きくなっているが、温度が３００［℃］〜３５０［℃］の範囲で平均増加係数が正ではないということは言える。
【０１９２】
このように、成膜条件により、ＳｉＯ層における昇温脱離分析により水素として観測される、３００［℃］〜３５０［℃］における脱離ガスの平均増加係数の増加率を変化させることができる。
【０１９３】
（ｉｉ）ＴＦＴ初期特性
上記サンプル１１，１２のような膜質を有するＳｉＯ層をチャネル保護層、およびパッシベーション層の下部絶縁層、上部絶縁層として採用したＴＦＴサンプルのＴＦＴ初期特性について、図１１（ａ）および図１１（ｂ）に示す。図１１（ａ）は、サンプル１１，１２のＳｉＯ層を採用したＴＦＴサンプルのＴＦＴ初期特性を示すグラフであり、図１１（ｂ）は、サンプル１３のＳｉＯ層を採用したＴＦＴサンプルのＴＦＴ初期特性を示すグラフである。
【０１９４】
図１１（ａ）に示すように、サンプル１１，１２のＳｉＯ層を採用したＴＦＴサンプルでは、優れたＴＦＴ初期特性を示しているのに対して、図１１（ｂ）に示すように、サンプル１３のＳｉＯ層を採用したＴＦＴサンプルでは、ＴＦＴとしての特性を有さないことが分かる。
【０１９５】
（ｉｉｉ）小括
以上上の結果より、チャネル保護層１０６、およびパッシベーション層１１２の下部絶縁層１１２１および上部絶縁層１１２３について、昇温脱離分析により水素として観測される、３００［℃］〜３５０［℃］における脱離ガスの平均増加係数の増加率が正ではないＳｉＯ層を採用することにより、優れたＴＦＴ初期特性を有するＴＦＴ装置を実現できる。
【０１９６】
（ｉｖ）ＴＡＯＳキャリアライフタイム
《サンプル構成》
キャリアライフタイムを測定するために用いたサンプルの構成を図１２（ａ）に示す。
【０１９７】
図１２（ａ）に示すように、ＴＡＯＳキャリアタイムの測定に用いたサンプルは、ガラスからなる基板上に、ＩＧＺＯからなるチャネル層と、ＳｉＯからなるチャネル保護層とを順に積層した構成を有する。サンプルにおけるチャネル層の層厚ｔ2＝３０［ｎｍ］であり、チャネル保護層の層厚ｔ1＝２４０［ｎｍ］である。
【０１９８】
《キャリアライフタイム》
本測定における「キャリアライフタイム」の定義について、図１２（ｂ）を用い説明する。
【０１９９】
キャリアライフタイムの測定には、図１２（ａ）に示すサンプルに対し、周波数２６［ＧＨｚ］のマイクロ波を照射し、その反射強度Ｉ1（ベース強度）を測定する。
【０２００】
サンプルに対しては、マイクロ波の照射と同時に、紫外パルスレーザを照射する。紫外パルスレーザの照射条件は、次の通りである。
【０２０１】
・ＹＬＦ−３ＨＧ  Ｌａｓｅｒ
・λ＝３４９［ｎｍ］
・パルス時間幅；１５［ｎｓｅｃ．］
マイクロ波の反射強度Ｉ2を測定する。そして、反射強度Ｉ2から反射強度Ｉ1を差し引いた差分（Ｉ2−Ｉ1）を求め、その時間変化カーブを図１２（ｂ）のように作成する。
【０２０２】
図１２（ｂ）に示すカーブより、減衰定数（ピークＰ1から１／ｅになるポイントＰ2までの時間）をキャリアライフタイムＴと定義する（１／ｅＬＴ）。
【０２０３】
なお、キャリアライフタイムＴが長いほど、ＩＧＺＯバルク内、チャネル保護層／チャネル層の界面のトラップ準位・再結合中心が少ないと考えることができる。
【０２０４】
《成膜レートおよび屈折率とキャリアライフタイムＴ》
図１３（ａ）に示すように、成膜条件を変えた４種類のサンプル２１〜２４を作製した。
【０２０５】
図１３（ｂ）に示すように、サンプル２１（図中では、「Ｓ２１」と表示。）とサンプル２３（図中では、「Ｓ２３」と表示。）とは、成膜レートが５０［ｎｍ／ｓｅｃ．］〜１１０［ｎｍ／ｓｅｃ．］の範囲に入っているのに対し、サンプル２２（図中では、「Ｓ２２」と表示。）は、１５０［ｎｍ／ｓｅｃ．］であり、サンプル２４（図中では、「Ｓ２４」と表示。）は、２００［ｎｍ／ｓｅｃ．］となっている。そして、成膜レートが５０［ｎｍ／ｓｅｃ．］〜１１０［ｎｍ／ｓｅｃ．］の範囲内にあるサンプル２３は、キャリアライフタイムＴが３．０Ｅ−２［μｓｅｃ．］以上になっており、優れていることが分かる。
【０２０６】
次に、図１３（ｃ）に示すように、屈折率という観点からサンプル２１〜２４の各キャリアライフタイムＴをみると、屈折率が１．４５４〜１．４６１の範囲に入っているサンプル２３（Ｓ２３）では、上述のように、キャリアライフタイムＴが３．０Ｅ−２［μｓｅｃ．］以上と長く、他のサンプル２１，２２，２４に比べて優れている。
【０２０７】
（ｖ）ＴＦＴ初期特性
上記サンプル２１〜２３のような膜質を有するＳｉＯ層をチャネル保護層、およびパッシベーション層の下部絶縁層、上部絶縁層として採用したＴＦＴサンプルのＴＦＴ初期特性について、図１４（ａ）から図１４（ｃ）に示す。なお、サンプル２４のような膜質を有するＳｉＯ層を採用する場合には、閾値電圧Ｖｔｈが大きくシフトしてしまったため、Ｖｇ−Ｉｄグラフの掲載を省略している。
【０２０８】
図１４（ａ）に示すように、キャリアライフタイムＴ（１／ｅＬＴ）が３．０Ｅ−２（μｓｅｃ．）未満であるサンプル２１のＴＦＴ初期特性は、閾値電圧Ｖｔｈ＝−０．９５（０．３４）[Ｖ］、μFE＝１１．１（１．０２）［ｃｍ2／ｖｓ］、Ｓ＝０．４６（０．０８）［Ｖ／ｄｅｃ］である。また、図１４（ｂ）に示すように、同じくキャリアライフタイムＴ（１／ｅＬＴ）が３．０Ｅ−２（μｓｅｃ．）未満であるサンプル２２のＴＦＴ初期特性は、閾値電圧Ｖｔｈ＝−０．９２（０．４９）[Ｖ］、μFE＝１０．２（１．０７）［ｃｍ2／ｖｓ］、Ｓ＝０．５３（０．１９）［Ｖ／ｄｅｃ］である。
【０２０９】
一方、キャリアライフタイムＴ（１／ｅＬＴ）が３．０Ｅ−２（μｓｅｃ．）以上であるサンプル２３のＴＦＴ初期特性は、閾値電圧Ｖｔｈ＝＋０．２０（０．２２）[Ｖ］、μFE＝１１．５（１．２１）［ｃｍ2／ｖｓ］、Ｓ＝０．１６（０．０２）［Ｖ／ｄｅｃ］である。
【０２１０】
以上より、成膜レートが５０［ｎｍ／ｓｅｃ．］〜１１０［ｎｍ／ｓｅｃ．］の範囲にあり、且つ、屈折率が１．４５４〜１．４６１の範囲にあるサンプル２３のＳｉＯ層を用いたＴＦＴ装置が、他のサンプル２１，２２，２４のＳｉＯ層を用いたＴＦＴ装置に比べて、キャリアライフタイムＴ（１／ｅＬＴ）が３．０Ｅ−２［μｓｅｃ．］以上となり、優れたＴＦＴ特性を有する。
【０２１１】
（３）まとめ
以上のような測定結果を総合して、本実施の形態に係るＴＦＴ装置でのＴＦＴ特性を図１５（ａ）に示し、比較例に係るＴＦＴ装置のＴＦＴ特性を図１５（ｂ）に示す。なお、図１５（ａ）および図１５（ｂ）の測定は、９０［℃］で、Ｗ／Ｌ＝５０［μｍ］／１０［μｍ］との条件下で行った。
【０２１２】
図１５（ａ）に示すように、チャネル保護層１０６、およびパッシベーション層１１２の下部絶縁層１１２１、上部絶縁層１１２３について、昇温脱離分析により水素として観測される、３００［℃］〜３５０［℃］における脱離ガスの平均増加係数の増加率が正ではないＳｉＯ層を採用し、パッシベーション層１１２の上部絶縁層１１２４について、Ｓｉ−Ｈ濃度が２．３Ｅ２１ｃｍ-3以下であるＳｉＮ層を採用した実施の形態に係るＴＦＴ装置では、閾値電圧のシフト△Ｖｔｈ＝−０．２０［Ｖ］と非常に小さなものとなった。
【０２１３】
一方、図１５（ｂ）に示すように、上記以外の膜質を以って形成されたチャネル保護層およびパッシベーション層を備える比較例に係るＴＦＴ装置では、閾値電圧のシフト△Ｖｔｈ＝−５．６８［Ｖ］と大きなものとなった。
【０２１４】
以上より、本実施の形態に係るＴＦＴ装置のように、上記膜質のＳｉＯ層およびＳｉＮ層を備えることにより、優れたＮＢＴＳ特性を得ることができる。
【０２１５】
［実施の形態２］
本発明の実施の形態２に係る表示パネル３０の構成について、図１６を用い説明する。図１６では、表示パネル３０の一部構成（ＴＦＴ装置の部分を主とする構成）だけを抜き出して図示しており、図示を省略している部分の構成については、上記実施の形態１に係る表示パネル１０と同一構成を採用している。また、図１６においても、上記実施の形態１に係る表示パネル１０と同一構成の部位については、同一の符号を付している。
【０２１６】
図１６に示すように、本実施の形態に係る表示パネル３０では、ソース電極１０７，１１０およびドレイン電極１０８，１０９およびチャネル保護層１０６を被覆するように、層間絶縁層３２７が形成されており、パッシベーション層３１２は、その上に形成されている。ソース電極１１０に接続される上部電極３１３は、層間絶縁層３２７に開設されたコンタクト孔の内壁に沿って形成されており、上部の一部が層間絶縁層３２７とパッシベーション層３１２における下部絶縁層３１２１との間の境界部分に介挿されている。
【０２１７】
本実施の形態においても、パッシベーション層３１２は、Ｚ軸方向下側から順に、ＳｉＯからなる下部絶縁層３１２１、酸化アルミニウムなどのアルミニウムの化合物からなるバリア層３１２２、およびＳｉＮからなる上部絶縁層３１２３が積層されてなる積層構成を有する。
【０２１８】
パッシベーション層３１２の上には、層間絶縁層３１４を介してアノード３１５が形成されている。アノード３１５は、層間絶縁層３１４およびパッシベーション層３１２に開設されたコンタクト孔を介して上部電極３１３に電気的に接続されている。
【０２１９】
ここで、本実施の形態に係る表示パネル３０のＴＦＴ装置においても、チャネル保護層１０６、およびパッシベーション層３１２の下部絶縁層３１２１について、昇温脱離分析により水素として観測される、３００［℃］〜３５０［℃］における脱離ガスの平均増加係数の増加率が正ではないＳｉＯ層を採用し、パッシベーション層３１２の上部絶縁層３１２３について、Ｓｉ−Ｈ濃度が２．３Ｅ２１ｃｍ-3以下であるＳｉＮ層を採用している。このため、上記実施の形態１と同様に、優れたＴＦＴ特性を有する。
【０２２０】
また、本実施の形態に係る表示パネル３０が備えるＴＦＴ装置でも、チャネル層１０４，１０５が酸化物半導体（ＩＧＺＯ）から形成されているので、大きな電子移動度を有し、優れた電気特性を有する。このため、温度の高低に依存せず、高い電子移動度が期待できる。
【０２２１】
また、表示パネル３０が備えるＴＦＴ装置でも、パッシベーション層３１２が、酸化アルミニウムなどのアルミニウムの化合物からなるバリア層３１２２を有するため、水分および水素の侵入を抑制（バリア）し、ＩＧＺＯからなるチャネル層１０４，１０５の保護（劣化抑制）を図ることができる。
【０２２２】
従って、本実施の形態に係るＴＦＴ装置、およびこれを備える表示装置でも、安定し、且つ、優れた信頼性を有する。
【０２２３】
［実施の形態３］
本発明の実施の形態３に係る表示パネル４０の構成について、図１７を用い説明する。図１７においても、表示パネル４０の一部構成（ＴＦＴ装置の部分を主とする構成）だけを抜き出して図示しており、図示を省略している部分の構成については、上記実施の形態１に係る表示パネル１０と同一構成を採用している。また、図１７においても、上記実施の形態１に係る表示パネル１０と同一構成の部位については、同一の符号を付している。
【０２２４】
図１７に示すように、本実施の形態に係る表示パネル４０では、ソース電極１０７，１１０およびドレイン電極１０８，１０９およびチャネル保護層１０６を被覆するように形成されたパッシベーション層４１２が、５層構成を有している。具体的には、Ｚ軸方向下側から順に、ＳｉＯからなる下部絶縁層４１２１、酸化アルミニウムなどのアルミニウムの化合物からなるバリア層４１２２、ＳｉＯからなる上部絶縁層４１２３、ＳｉＮからなる上部絶縁層４１２４、およびＳｉＮからなる上部絶縁層４１２５の積層構成を有する。
【０２２５】
ここで、本実施の形態に係る表示パネル４０のＴＦＴ装置においても、チャネル保護層１０６、およびパッシベーション層４１２の下部絶縁層４１２１および上部絶縁層４１２３について、昇温脱離分析により水素として観測される、３００［℃］〜３５０［℃］における脱離ガスの平均増加係数の増加率が正ではないＳｉＯ層を採用し、パッシベーション層４１２の上部絶縁層４１２４，４１２５について、Ｓｉ−Ｈ濃度が２．３Ｅ２１ｃｍ-3以下であるＳｉＮ層を採用している。
【０２２６】
上部電極４１３は、下部絶縁層４１２１、バリア層４１２２、上部絶縁層４１２，４１２４に開設されたコンタクト孔の内壁に沿って形成され、上部の一部が上部絶縁層４１２４と上部絶縁層４１２５との間に界面部分に介挿されている。
【０２２７】
パッシベーション層４１２上には、層間絶縁層４１４を介してアノード４１５が形成されており、アノード４１５は、層間絶縁層４１４および上部絶縁層４１２５に開設されたコンタクト孔を通り上部電極４１３に電気的に接続されている。
【０２２８】
本実施の形態においても、上記実施の形態１と同様の膜質のＳｉＯ層およびＳｉＮ層をチャネル保護層１０６およびパッシベーション層４１２に備えるので、同様に優れたＴＦＴ特性を有する。また、パッシベーション層４１２におけるＳｉＯ層およびＳｉＮ層が、それぞれ２層設けられているので、上記実施の形態１，２よりも、さらに信頼性が高いものとなっている。
【０２２９】
また、本実施の形態に係る表示パネル４０が備えるＴＦＴ装置でも、チャネル層１０４，１０５が酸化物半導体（ＩＧＺＯ）から形成されているので、大きな電子移動度を有し、優れた電気特性を有する。このため、温度の高低に依存せず、高い電子移動度が期待できる。
【０２３０】
また、本実施の形態に係るＴＦＴ装置でも、パッシベーション層４１２が、酸化アルミニウムなどのアルミニウムの化合物からなるバリア層４１２２を有するため、水分および水素の侵入を抑制（バリア）し、ＩＧＺＯからなるチャネル層１０４，１０５の保護（劣化抑制）を図ることができる。
【０２３１】
従って、本実施の形態に係るＴＦＴ装置、およびこれを備える表示装置でも、安定し、且つ、優れた信頼性を有する。
【０２３２】
［実施の形態４］
本発明の実施の形態４に係る表示パネル５０の構成について、図１８を用い説明する。図１８においても、表示パネル５０の一部構成（ＴＦＴ装置の部分を主とする構成）だけを抜き出して図示しており、図示を省略している部分の構成については、上記実施の形態１に係る表示パネル１０と同一構成を採用している。また、図１８においても、上記実施の形態１に係る表示パネル１０と同一構成の部位については、同一の符号を付している。
【０２３３】
図１８に示すように、本実施の形態に係る表示パネル５０では、ソース電極１０７，１１０およびドレイン電極１０８，１０９およびチャネル保護層１０６を被覆するように形成されたパッシベーション層５１２が、４層構成を有している。具体的には、Ｚ軸方向下側から順に、ＳｉＯからなる下部絶縁層５１２１、酸化アルミニウムなどのアルミニウムの化合物からなるバリア層５１２２、ＳｉＮからなる上部絶縁層５１２３、ＳｉＮからなる上部絶縁層５１２４の積層構成を有する。
【０２３４】
ここで、本実施の形態に係る表示パネル５０のＴＦＴ装置においても、チャネル保護層１０６、およびパッシベーション層５１２の下部絶縁層５１２１について、昇温脱離分析により水素として観測される、３００［℃］〜３５０［℃］における脱離ガスの平均増加係数の増加率が正ではないＳｉＯ層を採用し、パッシベーション層５１２の上部絶縁層５１２３，５１２４について、Ｓｉ−Ｈ濃度が２．３Ｅ２１ｃｍ-3以下であるＳｉＮ層を採用している。
【０２３５】
また、本実施の形態に係るＴＦＴ装置では、上部絶縁層５１２３の密度が、上部絶縁層５１２４の密度よりも低くなっており、これによりコンタクト孔の開設に際してのテーパ化が容易となっている。
【０２３６】
上部電極５１３は、下部絶縁層５１２１、バリア層５１２２、上部絶縁層５１２３に開設されたコンタクト孔の内壁に沿って形成され、上部の一部が上部絶縁層５１２３と上部絶縁層５１２４との間に界面部分に介挿されている。
【０２３７】
パッシベーション層５１２上には、層間絶縁層５１４を介してアノード５１５が形成されており、アノード５１５と上部電極５１３との接続形態については、上記同様である。
【０２３８】
本実施の形態においても、上記実施の形態１と同様の膜質のＳｉＯ層およびＳｉＮ層をチャネル保護層１０６およびパッシベーション層５１２に備えるので、同様に優れたＴＦＴ特性を有する。
【０２３９】
また、本実施の形態に係るＴＦＴ装置でも、チャネル層１０４，１０５が酸化物半導体（ＩＧＺＯ）から形成されているので、大きな電子移動度を有し、優れた電気特性を有する。このため、温度の高低に依存せず、高い電子移動度が期待できる。
【０２４０】
また、本実施の形態に係るＴＦＴ装置でも、パッシベーション層５１２が、酸化アルミニウムなどのアルミニウムの化合物からなるバリア層５１２２を有するため、水分および水素の侵入を抑制（バリア）し、ＩＧＺＯからなるチャネル層１０４，１０５の保護（劣化抑制）を図ることができる。
【０２４１】
従って、本実施の形態に係るＴＦＴ装置、およびこれを備える表示装置でも、安定し、且つ、優れた信頼性を有する。
【０２４２】
［実施の形態５］
本発明の実施の形態５に係る表示パネル６０の構成について、図１９を用い説明する。図１９においても、表示パネル６０の一部構成（ＴＦＴ装置の部分を主とする構成）だけを抜き出して図示しており、図示を省略している部分の構成については、上記実施の形態１に係る表示パネル１０と同一構成を採用している。また、図１９においても、上記実施の形態１に係る表示パネル１０と同一構成の部位については、同一の符号を付している。
【０２４３】
図１９に示すように、本実施の形態に係る表示パネル６０では、ソース電極１０７，１１０およびドレイン電極１０８，１０９およびチャネル保護層１０６を被覆するように形成されたパッシベーション層６１２が、２層構成を有している。具体的には、Ｚ軸方向下側から順に、ＳｉＯからなる下部絶縁層６１２１、酸化アルミニウムなどのアルミニウムの化合物からなるバリア層６１２２の積層構成を有する。
【０２４４】
ここで、本実施の形態に係る表示パネル６０のＴＦＴ装置においても、チャネル保護層１０６、およびパッシベーション層６１２の下部絶縁層６１２１について、昇温脱離分析により水素として観測される、３００［℃］〜３５０［℃］における脱離ガスの平均増加係数の増加率が正ではないＳｉＯ層を採用している。
【０２４５】
上部電極６１３は、下部絶縁層６１２１に開設されたコンタクト孔の内壁に沿って形成され、上部の一部が下部絶縁層６１２１とバリア層６１２２との間に界面部分に介挿されている。
【０２４６】
パッシベーション層６１２上には、層間絶縁層６１４を介してアノード６１５が形成されており、アノード６１５は、層間絶縁層６１４およびバリア層６１２２に開設されたコンタクト孔を通り上部電極６１３に電気的に接続されている。
【０２４７】
本実施の形態においては、パッシベーション層６１２の構成層としてＳｉＮ層を備えないものの、上記実施の形態１と同様の膜質のＳｉＯ層をチャネル保護層１０６およびパッシベーション層６１２の下部絶縁層６１２１として備えるので、同様に優れたＴＦＴ特性を有する。また、本実施の形態に係るＴＦＴ装置でも、チャネル層１０４，１０５が酸化物半導体（ＩＧＺＯ）から形成されているので、大きな電子移動度を有し、優れた電気特性を有する。このため、温度の高低に依存せず、高い電子移動度が期待できる。
【０２４８】
また、本実施の形態に係るＴＦＴ装置でも、パッシベーション層６１２が、酸化アルミニウムなどのアルミニウムの化合物からなるバリア層６１２２を有するため、水分および水素の侵入を抑制（バリア）し、ＩＧＺＯからなるチャネル層１０４，１０５の保護（劣化抑制）を図ることができる。
【０２４９】
従って、本実施の形態に係るＴＦＴ装置、およびこれを備える表示装置でも、安定し、且つ、優れた信頼性を有する。
【０２５０】
［実施の形態６］
本発明の実施の形態６に係る表示パネル７０の構成について、図２０を用い説明する。図２０においても、表示パネル７０の一部構成（ＴＦＴ装置の部分を主とする構成）だけを抜き出して図示しており、図示を省略している部分の構成については、上記実施の形態１に係る表示パネル１０と同一構成を採用している。また、図２０においても、上記実施の形態１に係る表示パネル１０と同一構成の部位については、同一の符号を付している。
【０２５１】
図２０に示すように、本実施の形態に係る表示パネル７０では、ソース電極１０７，１１０およびドレイン電極１０８，１０９およびチャネル保護層１０６を被覆するように形成されたパッシベーション層７１２が、上記実施の形態４に係るパッシベーション層５１２とは異なる構成の４層構成を有している。
【０２５２】
具体的には、Ｚ軸方向下側から順に、ＳｉＯからなる下部絶縁層７１２１、ＳｉＮからなる下部絶縁層７１２３および下部絶縁層７１２４、酸化アルミニウムなどのアルミニウムの化合物からなるバリア層７１２２の積層構成を有する。即ち、本実施の形態に係るパッシベーション層７１２では、Ｚ軸方向における最も上層にバリア層７１２２を形成している。
【０２５３】
ここで、本実施の形態に係る表示パネル７０のＴＦＴ装置においても、チャネル保護層１０６、およびパッシベーション層７１２の下部絶縁層７１２１について、昇温脱離分析により水素として観測される、３００［℃］〜３５０［℃］における脱離ガスの平均増加係数の増加率が正ではないＳｉＯ層を採用し、パッシベーション層７１２の下部絶縁層７１２３，５１２４について、Ｓｉ−Ｈ濃度が２．３Ｅ２１ｃｍ-3以下であるＳｉＮ層を採用している。
【０２５４】
上部電極７１３は、下部絶縁層７１２１および下部絶縁層７１２３に開設されたコンタクト孔の内壁に沿って形成され、上部の一部が下部絶縁層７１２３と下部絶縁層７１２４との間に界面部分に介挿されている。
【０２５５】
パッシベーション層７１２上には、層間絶縁層７１４を介してアノード７１５が形成されており、アノード７１５と上部電極７１３との接続形態については、上記同様である。
【０２５６】
本実施の形態においても、上記実施の形態１と同様の膜質のＳｉＯ層およびＳｉＮ層をチャネル保護層１０６およびパッシベーション層７１２に備えるので、同様に優れたＴＦＴ特性を有する。
【０２５７】
また、本実施の形態に係るＴＦＴ装置でも、チャネル層１０４，１０５が酸化物半導体（ＩＧＺＯ）から形成されているので、大きな電子移動度を有し、優れた電気特性を有する。このため、温度の高低に依存せず、高い電子移動度が期待できる。
【０２５８】
また、本実施の形態に係るＴＦＴ装置でも、パッシベーション層７１２が、酸化アルミニウムなどのアルミニウムの化合物からなるバリア層７１２２を有するため、水分および水素の侵入を抑制（バリア）し、ＩＧＺＯからなるチャネル層１０４，１０５の保護（劣化抑制）を図ることができる。
【０２５９】
従って、本実施の形態に係るＴＦＴ装置、およびこれを備える表示装置でも、安定し、且つ、優れた信頼性を有する。
【０２６０】
［実施の形態７］
本発明の実施の形態７に係る表示パネル８０の構成について、図２１を用い説明する。図２１においても、表示パネル８０の一部構成（ＴＦＴ装置の部分を主とする構成）だけを抜き出して図示しており、図示を省略している部分の構成については、上記実施の形態１に係る表示パネル１０と同一構成を採用している。また、図２１においても、上記実施の形態１に係る表示パネル１０と同一構成の部位については、同一の符号を付している。
【０２６１】
図２１に示すように、本実施の形態に係る表示パネル８０では、ソース電極１０７，１１０およびドレイン電極１０８，１０９およびチャネル保護層１０６を被覆するように形成されたパッシベーション層８１２が、２層構成を有している。具体的には、Ｚ軸方向下側から順に、ＳｉＯからなる下部絶縁層８１２１と、ＳｉＮからなる上部絶縁層８１２３との積層構成を有する。
【０２６２】
ここで、本実施の形態に係る表示パネル８０のＴＦＴ装置においても、チャネル保護層１０６、およびパッシベーション層８１２の下部絶縁層８１２１について、昇温脱離分析により水素として観測される、３００［℃］〜３５０［℃］における脱離ガスの平均増加係数の増加率が正ではないＳｉＯ層を採用し、パッシベーション層８１２の上部絶縁層８１２３について、Ｓｉ−Ｈ濃度が２．３Ｅ２１ｃｍ-3以下であるＳｉＮ層を採用している。
【０２６３】
上部電極８１３は、下部絶縁層８１２１に開設されたコンタクト孔の内壁に沿って形成され、上部の一部が下部絶縁層８１２１と上部絶縁層８１２３との間に界面部分に介挿されている。
【０２６４】
パッシベーション層８１２上には、層間絶縁層８１４を介してアノード８１５が形成されており、アノード８１５と上部電極８１３との接続形態については、上記同様である。
【０２６５】
本実施の形態においても、上記実施の形態１と同様の膜質のＳｉＯ層およびＳｉＮ層をチャネル保護層１０６およびパッシベーション層８１２に備えるので、同様に優れたＴＦＴ特性を有する。
【０２６６】
また、本実施の形態に係るＴＦＴ装置でも、チャネル層１０４，１０５が酸化物半導体（ＩＧＺＯ）から形成されているので、大きな電子移動度を有し、優れた電気特性を有する。このため、温度の高低に依存せず、高い電子移動度が期待できる。
【０２６７】
さらに、本実施の形態においては、パッシベーション層８１２を、ＳｉＯからなる下部絶縁層８１２１と、ＳｉＮからなる上部絶縁層８１２３との積層構成としているので、構成層数が少なく、このため、製造における工数の削減が可能である。また、コンタクト孔の開設が困難な酸化アルミニウムからなるバリア層を備えないことからも、製造上のメリットを有する。
【０２６８】
従って、本実施の形態に係るＴＦＴ装置、およびこれを備える表示装置でも、安定し、且つ、優れた信頼性を有する。
【０２６９】
［実施の形態８］
本発明の実施の形態８に係る表示パネル９０の構成について、図２２を用い説明する。図２２においても、表示パネル９０の一部構成（ＴＦＴ装置の部分を主とする構成）だけを抜き出して図示しており、図示を省略している部分の構成については、上記実施の形態１に係る表示パネル１０と同一構成を採用している。また、図２２においても、上記実施の形態１に係る表示パネル１０と同一構成の部位については、同一の符号を付している。
【０２７０】
図２２に示すように、本実施の形態に係る表示パネル９０では、ソース電極１０７，１１０およびドレイン電極１０８，１０９およびチャネル保護層１０６を被覆するように形成されたパッシベーション層９１２が、３層構成を有している。具体的には、Ｚ軸方向下側から順に、ＳｉＯからなる下部絶縁層９１２１、ＳｉＮからなる上部絶縁層９１２３、ＳｉＮからなる上部絶縁層９１２４の積層構成を有する。
【０２７１】
ここで、本実施の形態に係る表示パネル９０のＴＦＴ装置においても、チャネル保護層１０６、およびパッシベーション層９１２の下部絶縁層９１２１について、昇温脱離分析により水素として観測される、３００［℃］〜３５０［℃］における脱離ガスの平均増加係数の増加率が正ではないＳｉＯ層を採用し、パッシベーション層９１２の上部絶縁層９１２３，９１２４について、Ｓｉ−Ｈ濃度が２．３Ｅ２１ｃｍ-3以下であるＳｉＮ層を採用している。
【０２７２】
また、本実施の形態に係るＴＦＴ装置でも、上記実施の形態４と同様に、上部絶縁層９１２３の密度が、上部絶縁層９１２４の密度よりも低くなっており、これによりコンタクト孔の開設に際してのテーパ化が容易となっている。
【０２７３】
上部電極９１３は、下部絶縁層９１２１および上部絶縁層９１２３に開設されたコンタクト孔の内壁に沿って形成され、上部の一部が上部絶縁層９１２３と上部絶縁層９１２４との間に界面部分に介挿されている。
【０２７４】
パッシベーション層９１２上には、層間絶縁層９１４を介してアノード９１５が形成されており、アノード９１５と上部電極９１３との接続形態については、上記同様である。
【０２７５】
本実施の形態においても、上記実施の形態１と同様の膜質のＳｉＯ層およびＳｉＮ層をチャネル保護層１０６およびパッシベーション層９１２に備えるので、同様に優れたＴＦＴ特性を有する。本実施の形態では、チャネル保護層１０６に対して、ＳｉＯからなる下部絶縁層９１２１を介して、ともにＳｉＮからなる２層の上部絶縁層９１２３，９１２４を設けているので、緻密な膜により水素および水分がチャネル層１０４，１０５へと侵入するのを抑制することができる。
【０２７６】
また、本実施の形態に係るＴＦＴ装置でも、チャネル層１０４，１０５が酸化物半導体（ＩＧＺＯ）から形成されているので、大きな電子移動度を有し、優れた電気特性を有する。このため、温度の高低に依存せず、高い電子移動度が期待できる。
【０２７７】
さらに、本実施の形態においては、パッシベーション層９１２に酸化アルミニウムからなるバリア層を備えず、コンタクト孔の開設などに係る製造上のメリットを有する。
【０２７８】
従って、本実施の形態に係るＴＦＴ装置、およびこれを備える表示装置でも、安定し、且つ、優れた信頼性を有する。
【０２７９】
［その他の事項］
上記実施の形態１〜８では、パッシベーション層として、２層から５層の積層構成を採用した。本発明では、これに限らず、１層構成のパッシベーション層を採用することもできるし、６層以上の積層構成のパッシベーション層を採用することもできる。
【０２８０】
また、積層構成にする場合の構成層の組み合わせについては、少なくともＳｉＯ層またはＳｉＮ層を含んでいればよく、アルミニウムの化合物からなるバリア層を採用するか否かは適宜変更が可能である。
【０２８１】
また、ＳｉＯ層あるいはＳｉＮ層の代替として、ＳｉＯＮ層を採用することもできる。この場合においても、Ｓｉ−Ｈ濃度に関する上記規定、および昇温脱離分析により水素として観測される脱離ガスの平均増加係数の増加率に関する上記規定を充足することで、上記効果を得ることができる。
【０２８２】
また、チャネル保護層について、ＳｉＯからなる１層構成だけでなく、ＳｉＯからなる層とＳｉＮからなる層との２層構成や、３層以上の積層構成とすることもできる。この場合においても、Ｓｉ−Ｈ濃度に関する上記規定、および昇温脱離分析により水素として観測される脱離ガスの平均増加係数の増加率に関する上記規定を充足することで、上記効果を得ることができる。なお、チャネル保護層の構成中にＳｉＮ層を含む場合には、ＳｉＮ層よりもチャネル層側にＳｉＮ層を介挿させることが望ましい。これは、チャネル層への水素の侵入をより抑制するという目的のためである。
【０２８３】
また、上記実施の形態１〜８では、ボトムゲート型（逆スタガ型）のＴＦＴ装置を一例に採用したが、本発明は、トップゲート型（スタガ型）のＴＦＴ装置に対して適用することもできる。この場合にも、上記同様の効果を得ることができる。
【０２８４】
また、上記実施の形態１〜８では、表示パネルとしてトップエミッション型のＥＬ表示パネルを一例としたが、本発明はこれに限定を受けるものではない。例えば、ボトムエミッション型の表示パネルなどに適用することもできるし、液晶パネルや電界放出表示パネル、あるいは電子ペーパなどに適用することもできる。
【０２８５】
また、上記実施の形態１〜８では、一つのサブピクセル１０ａに対して２つのトランジスタ素子部Ｔｒ1，Ｔｒ2が設けられてなる構成を採用したが、本発明はこれに限定を受けるものではない。例えば、一つのサブピクセルに対して一つのトランジスタ素子部を備える構成でもよいし、三つ以上のトランジスタ素子部を備える構成でもよい。
【０２８６】
また、各部位の構成材料については、適宜変更することができる。例えば、パッシベーション層におけるバリア層については、ＡｌＯｘに限らず、Ａｌを含む窒化物、あるいは酸窒化物を採用することもできる。
【０２８７】
また、ゲート電極、ソース電極およびドレイン電極の構成材料についても、例えば、Ｍｏからなる層と、Ａｌからなる層との積層構成とすることや、Ｍｏからなる層と、Ａｌ−Ｎｄからなる合金層との積層構成とすることなどもできる。
【０２８８】
さらに、上記実施の形態１〜８では、ＥＬ素子部の下部にアノードが配され、ＴＦＴ装置のソース電極１１０にアノード１１５，３１５，４１５，５１５，６１５，７１５，８１５，９１５を接続する構成を採用したが、ＥＬ素子部の下部にカソード、上部にアノードが配された構成を採用することもできる。この場合には、ＴＦＴ装置におけるドレインに対して、下部に配されたカソードを接続することになる。
【０２８９】
さらに、各構成部位の材料には、公知の材料を適宜採用することができる。
【産業上の利用可能性】
【０２９０】
本発明は、高い電気的特性を有する薄膜トランジスタ装置を実現するのに有用である。
【符号の説明】
【０２９１】
１．表示装置
１０，３０，４０，５０，６０，７０，８０，９０．表示パネル
１０ａ．サブピクセル
２０．駆動・制御部
２１〜２４．駆動回路
２５．制御回路
１００，１２６．基板
１０１，１０２．ゲート電極
１０３，１０３０．ゲート絶縁層
１０４，１０５．チャネル層
１０６，１０６０．チャネル保護層
１０７，１１０．ソース電極
１０８，１０９．ドレイン電極
１１１．コンタクトプラグ
１１２，３１２，４１２，５１２，６１２，７１２，８１２，９１２．パッシベーション層
１１３，３１３，４１３，５１３，６１３，７１３，８１３，９１３．上部電極
１１４，３１４，３２７，４１４，５１４，６１４，７１４，８１４，９１４．層間絶縁層
１１５，３１５，４１５，５１５，６１５，７１５，８１５，９１５．アノード
１１６．ホール注入層
１１７．バンク
１１８．ホール輸送層
１１９．発光層
１２０．電子輸送層
１２１．カソード
１２２．封止層
１２３．接合層
１２４．カラーフィルタ層
１２５．遮光層
１１２１，３１２１，４１２１，５１２１，６１２１，７１２１，７１２３，７１２４，８１２１，９１２１，１１２１０．下部絶縁層
１１２２，３１２２，４１２２，５１２２，６１２２，７１２２，１１２２０．バリア層
１１２３，１１２４，３１２３，４１２３，４１２４，４１２５，５１２３，５１２４，８１２３，９１２３，９１２４，１１２３０，１１２４０．上部絶縁層
【図１】
2014192210.tif 000003
【図２】
2014192210.tif 000004
【図３】
2014192210.tif 000005
【図４】
2014192210.tif 000006
【図５】
2014192210.tif 000007
【図６】
2014192210.tif 000008
【図７】
2014192210.tif 000009
【図８】
2014192210.tif 000010
【図９】
2014192210.tif 000011
【図１０】
2014192210.tif 000012
【図１１】
2014192210.tif 000013
【図１２】
2014192210.tif 000014
【図１３】
2014192210.tif 000015
【図１４】
2014192210.tif 000016
【図１５】
2014192210.tif 000017
【図１６】
2014192210.tif 000018
【図１７】
2014192210.tif 000019
【図１８】
2014192210.tif 000020
【図１９】
2014192210.tif 000021
【図２０】
2014192210.tif 000022
【図２１】
2014192210.tif 000023
【図２２】
2014192210.tif 000024
【図２３】
2014192210.tif 000025
【手続補正書】
【提出日】平成28年8月2日(2016.8.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上方に形成されたゲート電極と、
前記基板の上方であって、前記ゲート電極に対して間隔をあけ、且つ、互いの間に間隔をあけて設けられたソース電極およびドレイン電極と、
前記ゲート電極と前記ソース電極および前記ドレイン電極との間に挿設され、前記ソース電極および前記ドレイン電極の各一部が接するチャネル層と、
前記ソース電極および前記ドレイン電極の各一部が前記チャネル層に接する部分を除き、前記チャネル層と、前記ソース電極および前記ドレイン電極との間に挿設されたチャネル保護層と、
前記ゲート電極、および前記ソース電極、および前記ドレイン電極および前記チャネル層、および前記チャネル保護層の上方を覆うように設けられたパッシベーション層と、
を備え、
前記チャネル層は、酸化物半導体材料からなり、
前記チャネル保護層および前記パッシベーション層の少なくとも一方は、窒化シリコンまたは酸窒化シリコンからなり、Ｓｉ−Ｈ濃度が２．３Ｅ２１ｃｍ-3以下である第１構成層を含み、
前記チャネル保護層は、５０ｎｍ／ｓｅｃ．から１１０ｎｍ／ｓｅｃ．のレートを以って成膜された酸化シリコンからなる層であって、屈折率が１．４５４から１．４６１である
ことを特徴とする薄膜トランジスタ装置。
【請求項２】
前記チャネル保護層および前記パッシベーション層の少なくとも一方に含まれる前記第１構成層のＳｉ−Ｈ濃度は、１．３Ｅ２１ｃｍ-3以下である
請求項１記載の薄膜トランジスタ装置。
【請求項３】
前記チャネル保護層および前記パッシベーション層の少なくとも一方は、酸化シリコンまたは酸窒化シリコンからなり、昇温脱離分析により水素として観測される３００℃から３５０℃における脱離ガスの平均増加係数の増加率が正ではない第２構成層を含む
請求項１または請求項２記載の薄膜トランジスタ装置。
【請求項４】
前記チャネル保護層は、前記第２構成層を含む
請求項３記載の薄膜トランジスタ装置。
【請求項５】
前記パッシベーション層は、前記基板の側から第１層、第２層、および第３層を含む積層構成を有し、
前記パッシベーション層の前記第１層および前記第３層の少なくとも一方の層は、前記第１構成層であり、
前記パッシベーション層の前記第２層は、アルミニウムの化合物からなる層である
請求項１から請求項４の何れか記載の薄膜トランジスタ装置。
【請求項６】
前記パッシベーション層の前記第２層は、酸化アルミニウムからなる
請求項５記載の薄膜トランジスタ装置。
【請求項７】
前記パッシベーション層には、前記第３層上に積層された第４層が前記積層構成中に更に含まれ、
前記パッシベーション層の前記第３層および前記第４層は、ともに窒化シリコンからなり、
前記第３層の窒化シリコンの密度は、前記第４層の窒化シリコンの密度よりも低い
請求項５または請求項６記載の薄膜トランジスタ装置。
【請求項８】
前記パッシベーション層の前記第１層は、酸化シリコンからなり、
前記ソース電極および前記ドレイン電極に接している
請求項５から請求項７の何れか記載の薄膜トランジスタ装置。
【請求項９】
請求項１から請求項８の何れか記載の薄膜トランジスタ装置を備える
ことを特徴とする表示装置。
【請求項１０】
基板の上方にゲート電極を形成する工程と、
前記ゲート電極の上方にチャネル層を形成する工程と、
前記チャネル層上に、チャネル保護層を形成する工程と、
前記チャネル保護層上に、互いの間に間隔をあけ、且つ、それぞれが前記チャネル保護層に開けられた孔を通して前記チャネル層に一部が接するソース電極およびドレイン電極を形成する工程と、
前記チャネル保護層、および前記ソース電極、および前記ドレイン電極の上方を覆うパッシベーション層を形成する工程と、
を備え、
前記チャネル層を形成する工程では、酸化物半導体材料を用いて前記チャネル層を形成し、
前記チャネル保護層を形成する工程、および前記パッシベーション層を形成する工程の少なくとも一方の工程では、窒化シリコンまたは酸窒化シリコンからなり、Ｓｉ−Ｈ濃度が２．３Ｅ２１ｃｍ-3以下である第１構成層を形成するサブ工程を有し、
前記チャネル保護層を形成する工程では、５０ｎｍ／ｓｅｃ．から１１０ｎｍ／ｓｅｃ．のレートを以って成膜された酸化シリコンからなる層であって、屈折率が１．４５４から１．４６１である層を前記チャネル保護層として形成する
ことを特徴とする薄膜トランジスタ装置の製造方法。
【請求項１１】
前記第１構成層を形成するサブ工程では、当該第１構成層の成膜後において、成膜温度より５０ｄｅｇ．低い温度でアニール処理を施す
請求項１０記載の薄膜トランジスタ装置の製造方法。
【請求項１２】
前記チャネル保護層を形成する工程、および前記パッシベーション層を形成する工程の少なくとも一方の工程では、酸化シリコンまたは酸窒化シリコンからなり、昇温脱離分析により水素として観測される３００℃から３５０℃における脱離ガスの平均増加係数の増加率が正ではない第２構成層を形成するサブ工程を有する
請求項１０または請求項１１記載の薄膜トランジスタ装置の製造方法。
【請求項１３】
前記第２構成層を形成するサブ工程は、前記チャネル保護層を形成する工程に含まれ、
前記第２構成層を形成するサブ工程では、５０ｎｍ／ｓｅｃ．から１１０ｎｍ／ｓｅｃ．のレートを以って成膜し、屈折率が１．４５４から１．４６１である酸化シリコンからなる前記層を、前記第２構成層として形成する
請求項１２記載の薄膜トランジスタ装置の製造方法。
【請求項１４】
前記第２構成層を形成するサブ工程では、当該第２構成層の成膜後において、ドライエア、あるいは酸素雰囲気中で、成膜温度以上の温度でアニール処理を施す
請求項１２または請求項１３記載の薄膜トランジスタ装置の製造方法。
【請求項１５】
前記パッシベーション層を形成する工程は、
前記チャネル保護層、および前記ソース電極、および前記ドレイン電極の上に、酸化シリコンからなる層を、前記第２構成層として形成するサブ工程と、
前記酸化シリコンからなる層上に、アルミニウムの化合物からなる層を形成するサブ工程と、
前記アルミニウムの化合物からなる層の上方に、窒化シリコンからなる層を、前記第１構成層として形成するサブ工程と、
を有する
請求項１２記載の薄膜トランジスタ装置の製造方法。
【請求項１６】
前記酸化シリコンからなる層上には、酸化アルミニウムからなる層を、前記アルミニウムの化合物からなる層として形成する
請求項１５記載の薄膜トランジスタ装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
ここで、チャネル層は、酸化物半導体材料からなり、チャネル保護層およびパッシベーション層の少なくとも一方は、窒化シリコンまたは酸窒化シリコンからなり、Ｓｉ−Ｈ濃度が２．３Ｅ２１ｃｍ-3以下である第１構成層を含む。
チャネル保護層は、５０ｎｍ／ｓｅｃ．から１１０ｎｍ／ｓｅｃ．のレートを以って成膜された酸化シリコンからなる層であって、屈折率が１．４５４から１．４６１である。
【国際調査報告】
2014192210.tif 000026
2014192210.tif 000027
2014192210.tif 000028
2014192210.tif 000029