(57)【要約】  ソース電極（１２０）が形成されたノーマリオフ型電界効果トランジスタ（１０２）の主面と、ダイパッド（１０５）の第１の主面とが接しており、ダイパッド（１０５）は、半導体装置（１００）のソース端子を兼ねている。これにより、カスコード接続回路の動作上で最も重要となるインダクタンスを低減し、回路の動作性能を向上することができる半導体装置を提供する。
2014192348.tif 000002
【特許請求の範囲】
【請求項１】
複数の電界効果トランジスタがカスコード接続されてなる半導体装置において、
上記複数の電界効果トランジスタの一つとして、ゲート電極およびドレイン電極が形成された第１の主面、および、ソース電極が形成された第２の主面を有するノーマリオフ型電界効果トランジスタと、
上記ノーマリオフ型電界効果トランジスタの第２の主面と接する第１の主面を持ち、当該半導体装置のソース端子を兼ねるダイパッドと、を備えたことを特徴とする半導体装置。
【請求項２】
上記複数の電界効果トランジスタの他の一つとして、ソース電極、ゲート電極、およびドレイン電極が形成された第１の主面を有するノーマリオン型電界効果トランジスタをさらに備え、
上記ノーマリオフ型電界効果トランジスタには、上記第２の主面だけでなく、上記第１の主面にも、ソース電極が形成されており、
上記ノーマリオフ型電界効果トランジスタの第１の主面に形成されたソース電極と、上記ノーマリオン型電界効果トランジスタの第１の主面に形成されたゲート電極とが導電部材で接続されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
上記ノーマリオン型電界効果トランジスタは、上記ノーマリオフ型電界効果トランジスタよりも高い耐圧を有することを特徴とする請求項２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、複数の電界効果トランジスタがカスコード接続された半導体装置に関する。
【背景技術】
【０００２】
従来、複数の電界効果トランジスタを備えた半導体装置が知られている。一例として、図９および図１０に、従来の半導体装置９００を示す。図９は、半導体装置９００の側面図であり、図１０は、半導体装置９００の上面図である。図９および図１０に示すように、半導体装置９００は、カスコード接続されたノーマリオン型ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）３０２およびノーマリオフ型ＭＯＳＦＥＴ３０３を備えている。ノーマリオン型ＭＯＳＦＥＴ３０２は横型デバイスであり、ノーマリオフ型ＭＯＳＦＥＴ３０３は縦型デバイスである。【０００３】
図９に示すように、ノーマリオン型ＭＯＳＦＥＴ３０２は、ソース端子３０５、ドレイン端子３０６、およびゲート端子３０７が形成された面を上にして、基板３０１上にダイボンドされている。また、ノーマリオフ型ＭＯＳＦＥＴ３０３は、ソース端子３１０およびゲート端子３１１が形成された面を上にし、ドレイン端子３１２が形成された面を下にして、基板３０１上にダイボンドされている。ノーマリオフ型ＭＯＳＦＥＴ３０３のゲート端子３１１は、Ａｌワイヤ３２０を介して、外部取出し端子(ゲート入力端子)３２１へボンディングされている。また、ノーマリオン型ＭＯＳＦＥＴ３０２のゲート端子３０７は、Ａｌワイヤ３２２を介して、外部取出し端子(ＧＮＤ端子)３１８へボンディングされている。【０００４】
図１０に示すように、ノーマリオン型ＭＯＳＦＥＴ３０２のソース端子３０５は、Ａｌワイヤ３１５を介して、基板３０１の端子３１３へボンディングされている。なお、端子３１３には、ノーマリオフ型ＭＯＳＦＥＴ３０３のドレイン端子３１２が電気的に接続されている。また、ノーマリオン型ＭＯＳＦＥＴ３０２のドレイン端子３０６は、Ａｌワイヤ３１６を介して、基板３０１上の外部取出し端子(出力端子)３１９へボンディングされている。ノーマリオフ型ＭＯＳＦＥＴ３０３のソース端子３１０は、Ａｌワイヤ３１７を介して、外部取出し端子(ＧＮＤ端子)３１８へボンディングされている。【０００５】
半導体装置９００では、Ａｌワイヤ３１５、３１６、３１７、３２０、３２２を原因として、カスコード接続回路に比較的高い寄生インダクタンスが発生するので、その結果、回路全体のインピーダンスが高くなるという問題がある。また、半導体装置９００では、ノーマリオン型ＭＯＳＦＥＴ３０２およびノーマリオフ型ＭＯＳＦＥＴ３０３が基板３０１上で並んで配置されているため、基板３０１の面積が大きくなければならない。そのため、半導体装置９００は、機器へ組み込み難い、または機器へ搭載することが可能な数が少ないという問題を有する。【０００６】
一方、特許文献１には、第一の半導体チップおよび第二の半導体チップを備えた半導体装置が開示されている。上記半導体装置では、第一の半導体チップおよび第二の半導体チップが、基板上に積層され、かつ導電性バンプを介して基板の電極にフリップチップ接合されることによって、回路のインダクタンスが低減されている。【０００７】
特許文献１に記載の半導体装置の回路が動作する上で、第一の半導体チップおよび第二の半導体チップと、基板および外部接続端子との接続箇所のインダクタンスが重要である。ところが、上記回路では、第一の半導体チップおよび第二の半導体チップが、導電性バンプを介して、基板および外部接続端子と接続されている。この導電性バンプのインダクタンスが大きいので、上記半導体装置は、回路が動作する上で重要となるインダクタンスを十分に低減することができないという問題がある。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１１−５４６５２号公報（２０１１年３月１７日公開）
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、上記の問題点に鑑みてなされたものであり、その課題は、カスコード接続回路の動作上で最も重要となるインダクタンスを低減し、回路の動作性能を向上することができる半導体装置等を提供することにある。
【課題を解決するための手段】
【００１０】
上記の課題を解決するために、本発明の一態様に係る半導体装置は、複数の電界効果トランジスタがカスコード接続されてなる半導体装置において、上記複数の電界効果トランジスタの一つとして、ゲート電極およびドレイン電極が形成された第１の主面、および、ソース電極が形成された第２の主面を有するノーマリオフ型電界効果トランジスタと、上記ノーマリオフ型電界効果トランジスタの第２の主面と接する第１の主面を持ち、当該半導体装置のソース端子を兼ねるダイパッドと、を備えている。
【発明の効果】
【００１１】
本発明の一態様によれば、カスコード接続回路の動作上で最も重要となるインダクタンスを低減し、回路の動作性能を向上することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態に係る半導体装置の構成を示す平面図である。
【図２】図１に示す半導体装置の側面図である。
【図３】図１に示す半導体装置の回路図である。
【図４】本発明の他の実施形態に係る半導体装置の構成を示す平面図である。
【図５】本発明の他の実施形態に係る半導体装置の構成を示す平面図である。
【図６】図５に示す半導体装置の側面図である。
【図７】本発明の他の実施形態に係る半導体装置の構成を示す平面図である。
【図８】図１に示す半導体装置を備えた電子機器の断面図である。
【図９】従来の半導体装置の構成を示す側面図である。
【図１０】図９に示す従来の半導体装置の平面図である。
【発明を実施するための形態】
【００１３】
〔実施形態１〕
以下、図１〜図３を用いて、本発明の一実施形態を詳細に説明する。
【００１４】
（半導体装置１００の構成）
まず、図１および図２を用いて、本実施形態に係る半導体装置１００の構成を説明する。図１および図２は、半導体装置１００の平面図および側面図である。なお、図２では、導電部材１３３、導電部材１３４、および第２の端子１０４は図示が省略されている。
【００１５】
図１に示すように、半導体装置１００は、ノーマリオン型電界効果トランジスタ１０１（以下、単にトランジスタ１０１と呼ぶ）、ノーマリオフ型電界効果トランジスタ１０２（以下、単にトランジスタ１０２と呼ぶ）、第１の端子１０３（ドレイン端子ＤＴ）、第２の端子１０４（ゲート端子ＧＴ）、ダイパッド１０５、および封止部材１０６を備えている。トランジスタ１０１は、トランジスタ１０２よりも高い耐圧を有している。トランジスタ１０１は、例えば、ＧａＮ−ＭＯＳＦＥＴであってよい。トランジスタ１０２は、例えば、Ｓｉ−ＭＯＳＦＥＴであってよい。ダイパッド１０５は、導電性を有する材料から形成されていればよく、その他の条件には限定されない。また、封止部材１０６は、例えば樹脂で形成される。
【００１６】
図２に示すように、半導体装置１００では、トランジスタ１０１およびトランジスタ１０２がカスコード接続されている。トランジスタ１０１およびトランジスタ１０２は、ダイパッド１０５上に配置されており、また、封止部材１０６によって封止されている。ダイパッド１０５の下面の一部は、半導体装置１００のソース端子ＳＴを兼ねている。以下では、トランジスタ１０１の上面、下面を、それぞれ、第１の主面Ｓ１、第２の主面Ｓ４と呼ぶ。トランジスタ１０２の上面、下面を、それぞれ、第１の主面Ｓ２、第２の主面Ｓ５と呼ぶ。ダイパッド１０５の上面、下面を、それぞれ、第１の主面Ｓ３、第２の主面Ｓ６と呼ぶ。
【００１７】
図１に示すように、トランジスタ１０１の第１の主面Ｓ１上に、ソース電極１１０、ゲート電極１１１、およびドレイン電極１１２が配置されている。トランジスタ１０２の第１の主面Ｓ２上に、ゲート電極１２１およびドレイン電極１２２が配置されている。また、トランジスタ１０２の第２の主面Ｓ５上に、ソース電極１２０が配置されている。なお、図１では、説明の便宜上、トランジスタ１０２の裏面（第２の主面Ｓ５）の一部にソース電極１２０が形成されているように図示しているが、トランジスタ１０２の裏面全体がソース電極１２０となっていても、本発明の趣旨には反しない。
【００１８】
トランジスタ１０１の第１の主面Ｓ１上に配置されたソース電極１１０と、トランジスタ１０２の第１の主面Ｓ２上に配置されたドレイン電極１２２とは、導電体１３１によって電気的に接続されている。トランジスタ１０１の第１の主面上に配置されたドレイン電極１１２と、第１の端子１０３とは、導電体１３２によって電気的に接続されている。
【００１９】
トランジスタ１０２の第１の主面Ｓ２上に配置されたゲート電極１２１と、第２の端子１０４とは、導電部材１３３によって電気的に接続されている。トランジスタ１０１の第１の主面Ｓ１上に配置されたゲート電極１１１と、ダイパッド１０５の第１の主面Ｓ３とは、導電部材１３４によって電気的に接続されている。また、トランジスタ１０２の第２の主面Ｓ５上のソース電極１２０とダイパッド１０５の第１の主面Ｓ３とが、電気的に接続されている。
【００２０】
図２に示すように、半導体装置１００では、ダイパッド１０５の第１の主面Ｓ３と、トランジスタ１０２の第２の主面Ｓ５とが対向して接している。また、ダイパッド１０５の第１の主面Ｓ３と、トランジスタ１０１の第２の主面Ｓ４とが、対向して接している。
【００２１】
トランジスタ１０１の第２の主面Ｓ４は、ダイパッド１０５の第１の主面Ｓ３上に、はんだなどでダイボンドされている。はんだは、トランジスタ１０１をダイパッド１０５にダイボンドする機能とともに、トランジスタ１０１とダイパッド１０５とを電気的に接続する機能も有する。なお、はんだの代わりに、ダイボンド性能の高い導電性ペーストを用いてもよい。トランジスタ１０２の第２の主面Ｓ５は、ダイパッド１０５の第１の主面Ｓ３上に、熱伝導性のダイボンド材を用いてダイボンドされている。ダイボンド材が熱伝導性を有していることにより、トランジスタ１０２で発生した熱を、ダイパッド１０５へ放熱することができる。なお、トランジスタ１０２とダイパッド１０５とは電気的に接続される必要がないので、ダイボンド材は、導電性を有していなくともよい。
【００２２】
（半導体装置１００の回路ＥＣについて）
次に、図３を用いて、半導体装置１００において形成される電子回路ＥＣの構成および動作を説明する。図３は、回路ＥＣの回路図である。図３に示すように、回路ＥＣには、トランジスタ１０１、トランジスタ１０２、ドレイン端子ＤＴ（すなわち第１の端子１０３）、ゲート端子ＧＴ（すなわち第２の端子１０４）、およびソース端子ＳＴ（すなわちダイパッド１０５の第２の主面Ｓ６）が含まれる。
【００２３】
回路ＥＣにおいて、寄生インダクタンス１２、１３、１５、２４、２５、２６は、回路ＥＣを形成するために各素子を互いに電気接続した際に、回路ＥＣに寄生するように生じるインダクタンスである。すなわち、寄生インダクタンス１２、１３、１５、２４、２５、２６は、図３には、コイルの回路記号を用いて模式的に表されているが、回路ＥＣに能動的に入れられたコイルではない。寄生インダクタンス１２、１３、１５、２４、２５、２６は、一般的に、概ね１ナノヘンリーから１０数ナノヘンリーの大きさである。以下に、寄生インダクタンス１２、１３、１５、２４、２５、２６の各々の詳細を説明する。
【００２４】
寄生インダクタンス１２は、トランジスタ１０１のソース電極１１０と、トランジスタ１０２のドレイン電極１２２とを接続する導電体１３１が有するインダクタンスである。また、寄生インダクタンス１３は、トランジスタ１０１のドレイン電極１１２と、第１の端子１０３（ドレイン端子ＤＴ）とを電気的に接続する導電体１３２が有するインダクタンスである。寄生インダクタンス１５は、トランジスタ１０１のゲート電極１１１と分岐点２７とを電気的に接続する導電部材１３４が有するインダクタンスである。ここで、分岐点２７は、回路ＥＣが、トランジスタ１０２のソース電極１２０、トランジスタ１０１のゲート電極１１１、またはダイパッド１０５の第２の主面Ｓ６（ソース端子ＳＴ）を通る電流経路に分岐する点である。分岐点２７は、ダイパッド１０５の第１の主面Ｓ３上に存在する。
【００２５】
寄生インダクタンス２４は、トランジスタ１０２のゲート電極１２１と第２の端子１０４（ゲート端子ＧＴ）とを電気的に接続する導電部材１３３のインダクタンスである。寄生インダクタンス２５は、トランジスタ１０２の第２の主面Ｓ５とダイパッド１０５の第１の主面Ｓ３との接続部分が有するインダクタンスである。寄生インダクタンス２６は、ダイパッド１０５の第２の主面Ｓ６（ソース端子ＳＴ）と分岐点２７との間のインダクタンスである。
【００２６】
回路ＥＣにおいて、電流は主に、ドレイン端子ＤＴから、寄生インダクタンス１３、トランジスタ１０１、寄生インダクタンス１２、トランジスタ１０２、寄生インダクタンス２５、分岐点２７、および寄生インダクタンス２６をこの順で経由して、ソース端子５まで流れる。
【００２７】
（回路ＥＣにおける寄生インダクタンスの抑制）
寄生インダクタンス１２、１３、１５、２５、２６によって回路ＥＣに生起される逆起電圧は、各寄生インダクタンスの値に電流の変化率を乗じることで得られる。そのため、回路ＥＣにおいて、上述した主たる電流の変化率が大きくなるにつれて、寄生インダクタンス１２、１３、１５、２５、２６により回路ＥＣに生起される逆起電力が大きくなる。例えば、１００Ａの電流が、１ＭＨｚ程度の矩形波信号として、回路ＥＣを流れる場合、回路ＥＣ内では、１０ナノ秒につき１００Ａの変化がある。すなわち、回路ＥＣにおける電流の変化率は、１０１０Ａ／秒となる。この場合、寄生インダクタンス１２、１３、２５、２６が僅か１ナノヘンリーであったとしても、回路ＥＣには、１０Ｖの逆起電力が生じることになる。このように大きな逆起電力は、回路ＥＣの動作に影響する可能性がある。
【００２８】
トランジスタ１０２は、半導体装置１００の制御をメインに受け持っている。そのため、トランジスタ１０２のソース電極１２０に加わる逆起電力は、回路ＥＣの動作への影響が特に大きい。この逆起電力は、寄生インダクタンス２５、２６に生じるものである（図３参照）。寄生インダクタンス２５、２６に生じる逆起電力は、トランジスタ１０２のゲート電極１２１に印加される電圧を実質的に下げるように作用する。そのため、寄生インダクタンス２５、２６によって生じる逆起電力が閾値に達した場合、トランジスタ１０２のオン−オフが反転する。その結果、回路ＥＣが誤動作することになる。従って、寄生インダクタンス２５、２６で生じる逆起電力がトランジスタ１０２の閾値を超えないように、回路ＥＣ中の電流の変化率が抑制される必要がある。
【００２９】
ところで、前述のように、半導体装置１００では、トランジスタ１０２の第２の主面Ｓ５に配置されたソース電極１２０と、ダイパッド１０５の第１の主面Ｓ３とが接している。また、ダイパッド１０５の第２の主面Ｓ６（の一部）が、半導体装置１００のソース端子ＳＴとなっている。そのため、寄生インダクタンス２５は、トランジスタ１０２の第２の主面Ｓ５とダイパッド１０５の第１の主面Ｓ３との接続部分に生じるインダクタンスである。また、寄生インダクタンス２６は、ダイパッド１０５の第１の主面Ｓ３と第２の主面Ｓ６との間に生じるインダクタンスである。
【００３０】
従って、トランジスタ１０２の第２の主面Ｓ５とダイパッド１０５の第１の主面Ｓ３との接続部分の厚さ、および、ダイパッド１０５の厚さから、寄生インダクタンス２５および寄生インダクタンス２６が決定される。寄生インダクタンス２５、２６は、概ね、電流が流れる距離に比例する。上記接続部分の厚さおよびダイパッド１０５の厚さは、どちらも、ダイパッド１０５の第１の主面Ｓ３に平行な方向（以下、基準方向と呼ぶ）における半導体装置１００の長さに対して十分小さいので、寄生インダクタンス２５および寄生インダクタンス２６も小さい。そのため、寄生インダクタンス２５および寄生インダクタンス２６に生起され、トランジスタ１０２のソース電極１２０に印加される逆起電力が小さいので、上記逆起電力によってトランジスタ１０２のオン−オフが反転する可能性が低い。従って、回路ＥＣは安定的に動作することができる。
【００３１】
以上のように、トランジスタ１０２のソース電極１２０には、寄生インダクタンス２５、２６に生じる逆起電力が印加される。一方、トランジスタ１０１のゲート電極１１１には、寄生インダクタンス１５、２６に生じる逆起電力が印加される。前述のように、寄生インダクタンス１５は、トランジスタ１０１のゲート電極１１１と分岐点２７との間のインダクタンスである。一方、寄生インダクタンス２５は、トランジスタ１０２の第２の主面Ｓ５とダイパッド１０５の第１の主面Ｓ３との接続部分が有するインダクタンスである。図１および図２から分かる通り、ゲート電極１１１から分岐点２７までの長さ（すなわち、導電部材１３４の長さ）は、トランジスタ１０２の第２の主面Ｓ５からダイパッド１０５の第１の主面Ｓ３までの長さよりも長い。そのため、寄生インダクタンス１５に生じる逆起電力は、寄生インダクタンス２５に生じる逆起電力よりも大きい可能性が高い。従って、トランジスタ１０１のゲート電極１１１に印加される逆起電力は、トランジスタ１０２のソース電極１２０に印加される逆起電力よりも大きい可能性が高い。従って、逆起電力によってトランジスタ１０１のオン−オフが反転しないように、トランジスタ１０１の耐圧は、トランジスタ１０２の耐圧よりも大きいことが望ましい。
【００３２】
〔実施形態２〕
本発明の他の実施形態について、図４に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
【００３３】
（半導体装置２００の構成）
以下に、図４を用いて、本実施形態に係る半導体装置２００の構成を説明する。図４は、半導体装置２００の平面図である。なお、半導体装置２００を側面からみた構成は、図２に示す半導体装置１００の構成と同様である。
【００３４】
図４に示すように、半導体装置２００は、前記実施形態の半導体装置１００の構成において、ノーマリオフ型電界効果トランジスタ１０２の代わりに、ノーマリオフ型電界効果トランジスタ２０２（以下、トランジスタ２０２と呼ぶ）を備えている。また、半導体装置２００と半導体装置１００との間で、導電部材１３４により配線される部材が相違している。半導体装置２００のその他の構成は、半導体装置１００と同様である。また、半導体装置２００において形成される電気回路は、図３に示す半導体装置１００の回路ＥＣと同様である。
【００３５】
図４に示すように、トランジスタ２０２の第１の主面Ｓ２上には、表面ソース電極１２０ａが設けられている。トランジスタ２０２の第１の主面Ｓ２上の表面ソース電極１２０ａと、第２の主面Ｓ５上のソース電極１２０とは、電気的に接続されている。トランジスタ２０２の内部には、トランジスタ１０１のゲート電極１１１と、トランジスタ２０２のソース電極１２０と、ダイパッド１０５の第２の主面Ｓ６（ソース端子ＳＴ）との間の分岐点２７（図３参照）が存在している。
【００３６】
（半導体装置２００の回路ＥＣについて）
半導体装置２００の構成によれば、寄生インダクタンス２５は、ダイパッド１０５の第２の主面Ｓ６から分岐点２７までのダイパッド１０５の厚さおよびトランジスタ２０２の厚さに依存する。また、寄生インダクタンス２６は、分岐点２７からダイパッド１０５の第１の主面Ｓ３までのトランジスタ２０２の厚さに加えて、トランジスタ２０２の第２の主面Ｓ５とダイパッド１０５との接続部分の厚さに依存する。
【００３７】
前記実施形態の半導体装置１００と同様に、上記接続部分の厚さおよびダイパッド１０５の厚さは、どちらも、基準方向における半導体装置２００の長さに対して十分小さい。また、トランジスタ２０２の厚さも、基準方向における半導体装置２００の長さに対して十分小さい。そのため、寄生インダクタンス２５および寄生インダクタンス２６も小さい。
【００３８】
以上のように、半導体装置２００では、寄生インダクタンス２５、２６が小さいので、回路ＥＣにおいて発生する逆起電力が小さい。従って、半導体装置２００の回路ＥＣは、安定的に動作することができる。
【００３９】
〔実施形態３〕
本発明の他の実施形態について、図５〜図６に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
【００４０】
（半導体装置３００の構成）
図５および図６を用いて、本実施形態に係る半導体装置３００の構成を説明する。図５および図６は、半導体装置３００の平面図および側面図である。なお、図６において、導電部材１３３、導電部材１３４、および第２の端子２０４は図示を省略している。
【００４１】
図５に示すように、半導体装置３００のパッケージの実装構造は、前記実施形態の半導体装置１００のそれと異なっている。具体的には、半導体装置３００は、半導体装置１００の構成において、第１の端子１０３および第２の端子１０４の代わりに、第１の端子２０３（ドレイン端子ＤＴ）および第２の端子２０４（ゲート端子ＧＴ）を備えている。半導体装置３００のその他の構成は、半導体装置１００と同様である。また、半導体装置３００において形成される電気回路は、図３に示す半導体装置１００の回路ＥＣと同様である。
【００４２】
図５に示すように、第１の端子２０３および第２の端子２０４は、ダイパッド１０５上の各素子に対する位置関係が、第１の端子１０３および第２の端子１０４のそれと異なっている。また、図５および図６に示すように、第１の端子２０３の形状が、半導体装置１００の第１の端子１０３の形状（図１および図２参照）とは異なっている。なお、第１の端子２０３および第２の端子２０４の位置は、ダイパッド１０５上におけるトランジスタ１０１およびトランジスタ２０２の位置、および、トランジスタ１０１およびトランジスタ１０２上における各素子の位置に基づいて定められてよい。具体的には、第１の端子２０３および第２の端子２０４の位置は、以下のように、半導体装置３００の回路ＥＣの寄生インダクタンスが小さくなるように定められてよい。
【００４３】
図５に示すように、半導体装置３００の第２の端子２０４とゲート電極１２１との間の距離は、半導体装置１００の第２の端子１０４とゲート電極１２１との間の距離よりも短くなっている。そのため、第２の端子２０４とゲート電極１２１とを接続する導電部材１３３の長さは、半導体装置１００における導電部材１３３の長さよりも短くなっている。なお、図６に示すように、第１の端子２０３とドレイン電極１１２とを接続する導電体１３２の長さも、半導体装置１００における導電体１３２の長さと異なっている。
【００４４】
（半導体装置３００の回路ＥＣについて）
半導体装置３００の構成によれば、半導体装置１００の構成と比較して、導電部材１３３の長さを短くすることができる。従って、導電部材１３３の長さに依存する寄生インダクタンス２４が小さくなる。
【００４５】
以上のように、半導体装置３００の寄生インダクタンス２４は、半導体装置１００の寄生インダクタンス２４よりも小さい。また、半導体装置３００では、前記実施形態の半導体装置１００と同様に、寄生インダクタンス２５および寄生インダクタンス２６が小さい。従って、半導体装置３００の回路ＥＣにおいて発生する逆起電力が小さいので、半導体装置３００の回路ＥＣは、安定的に動作することができる。
【００４６】
また、図６に示すように、半導体装置３００では、第１の端子２０３が半導体装置３００の下面側に集約している。また、図示しないが、第２の端子２０４も、半導体装置３００の下面側に集約している。そのため、半導体装置３００の構成は、半導体装置１００、２００の構成と比較して、第１の端子２０３とドレイン電極１１２との間の距離、および第２の端子２０４とゲート電極１２１との間の距離を縮小することができる。これにより、（ｉ）導電体１３２および導電部材１３３の長さを縮小することができるので、これらの長さに依存する寄生インダクタンス１３、２４を減少させることができる。さらに、（ｉｉ）半導体装置３００を小型化することができる。
【００４７】
また、半導体装置１００では、第１の端子１０３がダイパッド１０５の側面に直交する方向（ダイパッド１０５から離れる方向）に延伸しているが、半導体装置３００では、第１の端子２０３がダイパッド１０５の側面に対して平行な方向に延伸している。そのため、半導体装置３００は、半導体装置１００よりも小型化することができる。
【００４８】
例えば、半導体装置１００が７ｍｍ×９ｍｍの大きさであった場合、半導体装置３００の大きさは、７ｍｍ×６ｍｍになる（半導体装置１００では、第１の端子１０３および第２の端子１０４が封止部材１０６の外部にはみ出しているが、半導体装置３００では、第１の端子２０３および第２の端子２０４が封止部材１０６の内部に収まっている）。
【００４９】
〔実施形態４〕
本発明の他の実施形態について、図７に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
【００５０】
（半導体装置４００の構成）
ここでは、図７を用いて、本実施形態に係る半導体装置４００の構成を説明する。図７は、半導体装置４００の平面図である。なお、半導体装置４００を側面からみた構成は、図６に示す半導体装置３００の構成と同様である。
【００５１】
図７に示すように、半導体装置４００は、前記実施形態の半導体装置３００の構成において、ノーマリオフ型電界効果トランジスタ１０２の代わりに、ノーマリオフ型電界効果トランジスタ２０２（以下、トランジスタ２０２と呼ぶ）を備えている。また、半導体装置４００と半導体装置３００との間で、導電部材１３４により配線される部材が相違している。半導体装置４００のその他の構成は、半導体装置３００と同様である。また、半導体装置４００において形成される電気回路は、図３に示す半導体装置１００の回路ＥＣと同様である。
【００５２】
図７に示すように、トランジスタ２０２の上面（第１の主面Ｓ２）上には、表面ソース電極１２０ａが設けられている。また、トランジスタ２０２内には、トランジスタ１０１のゲート電極１１１と、トランジスタ１０２のソース電極１２０と、ダイパッド１０５の第２の主面Ｓ６（ソース端子ＳＴ）との間の分岐点２７（図３参照）が存在している。
【００５３】
（半導体装置４００の回路ＥＣについて）
半導体装置４００の構成によれば、前記実施形態の半導体装置２００の構成と同様に、寄生インダクタンス２５は、ダイパッド１０５の第２の主面Ｓ６から分岐点２７までのダイパッド１０５の厚さおよびトランジスタ２０２の厚さに依存する。また、寄生インダクタンス２６は、分岐点２７からダイパッド１０５の第１の主面Ｓ３までのダイパッド１０５の厚さに加えて、トランジスタ２０２の第２の主面Ｓ５とダイパッド１０５との接続部分の厚さに依存する。また、半導体装置４００の構成によれば、前記実施形態の半導体装置３００の構成と同様に、導電部材１３３の長さが短い。
【００５４】
従って、半導体装置４００の寄生インダクタンス２５および寄生インダクタンス２６は、半導体装置２００の寄生インダクタンス２５および寄生インダクタンス２６と同様に小さい。さらに、半導体装置４００の寄生インダクタンス２４は、前記実施形態の半導体装置３００の寄生インダクタンス２４と同様に小さい。
【００５５】
以上のように、半導体装置４００では、寄生インダクタンス２４、２５、２６が小さいので、回路ＥＣにおいて発生する逆起電力が小さい。従って、半導体装置４００の回路ＥＣは、安定的に動作することができる。
【００５６】
〔実施形態５〕
本発明の他の実施形態について、図８に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
【００５７】
（電子機器５００の構成）
以下に、図８を用いて、本実施形態に係る電子機器５００の構成を説明する。図８は、電子機器５００の側面図である。電子機器５００は、前記実施形態の半導体装置１００および製品基板５０１を備えている。電子機器５００において、半導体装置１００は、製品基板５０１に搭載されている。なお、電子機器５００は、半導体装置１００の代わりに、半導体装置２００、３００、または４００を備えていてもよい。
【００５８】
図８に示すように、製品基板５０１には、半導体装置１００のソース端子ＳＴと同電位である配線層５０２が形成されている。また、製品基板５０１上には、ダイパッド１０５の第２の主面Ｓ６（ソース端子ＳＴ）と接続されるランド５０４、および、第１の端子１０３（ドレイン端子ＤＴ）と接続されるランド５０３が形成されている。
【００５９】
トランジスタ１０２の第２の主面Ｓ５上に配置されたソース電極１２０（図１、図２参照）に印加される逆起電力の原因となる寄生インダクタンス２５、２６は、ソース電極１２０からソース端子ＳＴまでの距離、即ち、ダイパッド１０５の厚さに依存する。ダイパッド１０５の厚さは、基準方向における半導体装置１００の長さに対して十分小さいので、これらの厚さに依存する寄生インダクタンス２５、２６も小さい。なお、電子機器５００が、半導体装置１００の代わりに半導体装置３００を備えている場合、寄生インダクタンス２５、２６は、ダイパッド１０５の厚さだけでなく、ノーマリオフ型電界効果トランジスタ１０２の厚さにも依存する。前記実施形態で説明したように、この構成の場合であっても、寄生インダクタンス２５、２６は小さい。
【００６０】
以上のように、半導体装置１００の寄生インダクタンス２５、２６が小さいので、半導体装置１００の回路ＥＣにおいて発生する逆起電力が小さい。従って、半導体装置１００の回路ＥＣは、安定的に動作することができる。ひいては、故障の少ない電子機器５００を提供することができる。
【００６１】
〔まとめ〕
本発明の態様１に係る半導体装置（１００、２００、３００、４００）は、複数の電界効果トランジスタがカスコード接続されてなる半導体装置において、上記複数の電界効果トランジスタの一つとして、ゲート電極（１２１）およびドレイン電極（１２２）が形成された第１の主面（Ｓ２）、および、ソース電極（１２０）が形成された第２の主面（Ｓ５）を有するノーマリオフ型電界効果トランジスタ（１０２）と、上記ノーマリオフ型電界効果トランジスタの第２の主面と接する第１の主面（Ｓ３）を持ち、当該半導体装置のソース端子を兼ねるダイパッド（１０５）と、を備えている。
【００６２】
上記の構成によれば、ノーマリオフ型電界効果トランジスタの第２の主面と、ダイパッドの第１の主面とが接している。ノーマリオフ型電界効果トランジスタの第２の主面には、ソース電極が形成されており、ダイパッドの第１の主面は、ソース端子を兼ねている。そのため、導電性を有するダイパッドを介して、ノーマリオフ型電界効果トランジスタのソース電極と、ソース端子とが電気的に接続される。
【００６３】
この接続によって、上記ノーマリオフ型電界効果トランジスタのソース電極は、ダイパッドの第１の主面と第２の主面に挟まれる部分のみのインダクタンスのみで、ソース端子に到達することができる。従って、上記の構成によれば、カスコード接続回路の動作上で最も重要となるインダクタンスを低減し、回路の動作性能を向上することができる。本発明の効果をより詳細に説明すれば、以下のとおりである。
【００６４】
トランジスタの第２の主面とダイパッドとの接続部分に生じる寄生インダクタンス、および、ダイパッドの第１の主面と第２の主面との間に生じる寄生インダクタンスは、上記接続部分の厚さおよびダイパッドの厚さから決定する。ここで、寄生インダクタンスは、概ね、電流が流れる距離に比例する。上記接続部分の厚さおよびダイパッドの厚さは、どちらも、基準方向における半導体装置の長さに対して十分小さいので、上述した寄生インダクタンスも小さいことになる。
【００６５】
このように、トランジスタの第２の主面とダイパッドとの接続部分に生じる寄生インダクタンス、および、ダイパッドの第１の主面と第２の主面との間に生じる寄生インダクタンスが小さいので、寄生インダクタンスを原因として半導体装置の回路に発生する逆起電力が小さい。従って、半導体装置の回路は、安定的に動作することができる。
【００６６】
なお、ノーマリオフ型電界効果トランジスタの第２の主面とダイパッドの第１の主面とは、ダイボンド材またははんだなどの接着材を介して接していてもよい。
【００６７】
本発明の態様２に係る半導体装置（２００、４００）は、上記態様１において、上記複数の電界効果トランジスタの他の一つとして、ソース電極（１１０）、ゲート電極（１１１）、およびドレイン電極（１１２）が形成された第１の主面（Ｓ１）を有するノーマリオン型電界効果トランジスタ（１０１）をさらに備え、上記ノーマリオフ型電界効果トランジスタ（１０２）には、第２の主面（Ｓ５）だけでなく、第１の主面（Ｓ２）にも、ソース電極（表面ソース電極１２０ａ）が形成されており、上記ノーマリオフ型電界効果トランジスタの第１の主面に形成されたソース電極と、上記ノーマリオン型電界効果トランジスタの第１の主面に形成されたゲート電極とが導電部材（１３４）で接続されている構成であってもよい。
【００６８】
上記の構成によれば、ノーマリオフ型電界効果トランジスタのソース電極とノーマリオン型電界効果トランジスタのゲート電極とを接続する導電部材の長さを短くすることができる。その結果、導電部材の長さに依存する寄生インダクタンスを小さくすることができる。なぜならば、寄生インダクタンスは、概ね、電流が流れる距離に比例するためである。
【００６９】
本発明の態様３に係る半導体装置は、上記態様２において、上記ノーマリオン型電界効果トランジスタ（１０１）は、上記ノーマリオフ型電界効果トランジスタ（１０２、２０２）よりも高い耐圧を有する構成であってもよい。
【００７０】
上記の構成によれば、ノーマリオン型トランジスタのゲート電極に印加される逆起電力が、ノーマリオフ型トランジスタのソース電極に印加される逆起電力よりも大きい場合であっても、ノーマリオン型トランジスタのオン−オフが反転しない可能性が高くなる。そのため、半導体装置の回路は、より安定的に動作することができる。
【００７１】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
【産業上の利用可能性】
【００７２】
本発明は、半導体装置および半導体装置を備えた電子機器に利用することができる。
【符号の説明】
【００７３】
１００、２００、３００、４００  半導体装置
１０１  ノーマリオン型電界効果トランジスタ
１０２、２０２  ノーマリオフ型電界効果トランジスタ
１０３  第１の端子（ドレイン端子ＤＴ）
１０４  第２の端子（ゲート端子ＧＴ）
Ｓ６  第２の主面（第３の端子；ソース端子ＳＴ）
１３４  導電部材
【図１】
2014192348.tif 000003
【図２】
2014192348.tif 000004
【図３】
2014192348.tif 000005
【図４】
2014192348.tif 000006
【図５】
2014192348.tif 000007
【図６】
2014192348.tif 000008
【図７】
2014192348.tif 000009
【図８】
2014192348.tif 000010
【図９】
2014192348.tif 000011
【図１０】
2014192348.tif 000012
【手続補正書】
【提出日】平成27年8月26日(2015.8.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の電界効果トランジスタがカスコード接続されてなる半導体装置において、
上記複数の電界効果トランジスタの一つとして、ゲート電極およびドレイン電極が形成された第１の主面、および、ソース電極が形成された第２の主面を有するノーマリオフ型電界効果トランジスタと、
上記ノーマリオフ型電界効果トランジスタの第２の主面と接する第１の主面を持ち、当該半導体装置のソース端子を兼ねるダイパッドと、を備え、
上記複数の電界効果トランジスタの他の一つとして、ソース電極、ゲート電極、およびドレイン電極が形成された第１の主面を有するノーマリオン型電界効果トランジスタをさらに備え、
上記ノーマリオフ型電界効果トランジスタには、上記第２の主面だけでなく、上記第１の主面にも、ソース電極が形成されており、
上記ノーマリオフ型電界効果トランジスタの第１の主面に形成されたソース電極と、上記ノーマリオン型電界効果トランジスタの第１の主面に形成されたゲート電極とが導電部材で接続されていることを特徴とする半導体装置。
【請求項２】
上記ノーマリオン型電界効果トランジスタは、上記ノーマリオフ型電界効果トランジスタよりも高い耐圧を有することを特徴とする請求項１に記載の半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
上記の課題を解決するために、本発明の一態様に係る半導体装置は、複数の電界効果トランジスタがカスコード接続されてなる半導体装置において、上記複数の電界効果トランジスタの一つとして、ゲート電極およびドレイン電極が形成された第１の主面、および、ソース電極が形成された第２の主面を有するノーマリオフ型電界効果トランジスタと、上記ノーマリオフ型電界効果トランジスタの第２の主面と接する第１の主面を持ち、当該半導体装置のソース端子を兼ねるダイパッドと、を備え、上記複数の電界効果トランジスタの他の一つとして、ソース電極、ゲート電極、およびドレイン電極が形成された第１の主面を有するノーマリオン型電界効果トランジスタをさらに備え、上記ノーマリオフ型電界効果トランジスタには、上記第２の主面だけでなく、上記第１の主面にも、ソース電極が形成されており、上記ノーマリオフ型電界効果トランジスタの第１の主面に形成されたソース電極と、上記ノーマリオン型電界効果トランジスタの第１の主面に形成されたゲート電極とが導電部材で接続されている。
【国際調査報告】
2014192348.tif 000013
2014192348.tif 000014