(57)【要約】  ＩＧＢＴ１は、ｎ型ドリフト層５と、ｎ型ドリフト層５の表面に形成されたｐ型ベース層６及びｎ型エミッタ層７と、ｎ型ドリフト層５の裏面に形成されたｐ型コレクタ層８とを有する。ＦＷＤ２は、ｎ型ドリフト層５と、ｎ型ドリフト層５の表面に形成されたｐ型アノード層１０と、ｎ−型ドリフト層５の裏面に形成されたｎ型カソード層１１とを有する。配線領域３と終端領域４においてｎ−型ドリフト層５の表面にｐ型ウエル１２が形成されている。配線領域３においてｐ型ウエル１２上に配線１３が形成されている。ｐ型ウエル１２はｐ型アノード層１０に対して不純物濃度が高くかつ深さが深い。ｐ型ウエル１２は、ｎ型カソード層１１の直上には形成されておらず、ｎ型カソード層１１の直上領域から離れている。
2016098199.tif 000002
【特許請求の範囲】
【請求項１】
ｎ型ドリフト層と、前記ｎ型ドリフト層の表面に形成されたｐ型ベース層及びｎ型エミッタ層と、前記ｎ型ドリフト層の裏面に形成されたｐ型コレクタ層とを有するＩＧＢＴ（Insulated Gate Bipolar Transistor）と、
前記ｎ型ドリフト層と、前記ｎ型ドリフト層の表面に形成されたｐ型アノード層と、前記ｎ型ドリフト層の裏面に形成されたｎ型カソード層とを有するＦＷＤ（Free Wheeling Diode）と、
配線領域と終端領域において前記ｎ型ドリフト層の表面に形成されたｐ型ウエルと、
前記配線領域において前記ｐ型ウエル上に形成された配線とを備え、
前記ｐ型ウエルは前記ｐ型アノード層に対して不純物濃度が高くかつ深さが深く、
前記ｐ型ウエルは、前記ｎ型カソード層の直上には形成されておらず、前記ｎ型カソード層の直上領域から離れていることを特徴とする半導体装置。
【請求項２】
前記ｐ型ウエルは前記ｎ型カソード層の直上領域から少なくとも前記ｎ型ドリフト層の厚み以上離れていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記ＦＷＤの形成領域には前記ｎ型エミッタ層は形成されておらず、
前記ｐ型ベース層と前記ｐ型アノード層は深さと濃度が同じであることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記配線領域及び前記終端領域と前記ＦＷＤの形成領域との間の領域に前記ＩＧＢＴが形成されていることを特徴とする請求項１〜３の何れか１項に記載の半導体装置。
【請求項５】
平面視において前記ＩＧＢＴと前記ＦＷＤが一定の間隔で繰り返し形成されていることを特徴とする請求項１〜４の何れか１項に記載の半導体装置。
【請求項６】
ｎ型ドリフト層と、前記ｎ型ドリフト層の表面に形成されたｐ型ベース層及びｎ型エミッタ層と、前記ｎ型ドリフト層の裏面に形成されたｐ型コレクタ層とを有するＩＧＢＴと、
前記ｎ型ドリフト層と、前記ｎ型ドリフト層の表面に形成されたｐ型アノード層と、前記ｎ型ドリフト層の裏面に形成されたｎ型カソード層とを有するＦＷＤと、
配線領域と終端領域において前記ｎ型ドリフト層の表面に形成されたｐ型ウエルと、
前記配線領域において前記ｐ型ウエル上に形成された配線とを備え、
前記ｐ型ウエルは前記ｐ型アノード層に対して深さが深くかつ不純物濃度が低いことを特徴とする半導体装置。
【請求項７】
ｎ型ドリフト層と、前記ｎ型ドリフト層の表面に形成されたｐ型ベース層及びｎ型エミッタ層と、前記ｎ型ドリフト層の裏面に形成されたｐ型コレクタ層とを有するＩＧＢＴと、
前記ｎ型ドリフト層と、前記ｎ型ドリフト層の表面に形成されたｐ型アノード層と、前記ｎ型ドリフト層の裏面に形成されたｎ型カソード層とを有するＦＷＤと、
配線領域と終端領域において前記ｎ型ドリフト層の表面に形成されたｐ型ウエルと、
前記配線領域において前記ｐ型ウエル上に形成された配線とを備え、
前記ｐ型ウエルは前記ｐ型アノード層に対して不純物濃度と深さが同じであることを特徴とする半導体装置。
【請求項８】
前記ｐ型ウエルと前記ｐ型アノード層はＰ型不純物を同時に注入及び拡散することで形成されることを特徴とする請求項７に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＦＷＤ（Free Wheeling Diode）をＩＧＢＴ（Insulated Gate Bipolar Transistor）に内蔵した逆導通ＩＧＢＴ（RC(Reverse Conducting)-IGBT）に関する。
【背景技術】
【０００２】
インバーターやコンバーターに実装されるＩＧＢＴやＦＷＤの損失は年々低減されてきた。それに伴い、チップの電流密度が向上し、チップサイズが縮小されてきた。しかし、近年、ＩＧＢＴやＦＷＤの損失は限界値に近づきつつあり、チップサイズの大幅な縮小のために、ＳｉＣを材料としたパワーデバイスの開発や、ＩＧＢＴとＦＷＤの性能を併せ持つＲＣ−ＩＧＢＴなどの開発も進められている。【０００３】
ＳｉＣを材料としたパワーデバイスは高温での使用が可能であり、損失も大幅に低減できることが期待されている。しかし、ＳｉＣウエハ材が高価であることや、ＳｉＣ中の欠陥を要因とする不良の発生など課題を抱えており、市場に広く普及するまでには暫くの時間を要する。【０００４】
これに対し、ＲＣ−ＩＧＢＴは、これまで開発が進んでいるＳｉを材料としたＩＧＢＴとＦＷＤの組み合わせにより実現可能である。そして、ＩＧＢＴ領域とＦＷＤ領域の構造が最適化できれば、現行の製造装置を使って、安定した歩留まりで製造可能である。しかし、ＩＧＢＴ領域とＦＷＤ領域の構造を同時に最適化し、それぞれの損失を個別に製造したＩＧＢＴとＦＷＤの損失と同等にすることは非常に難しい。【０００５】
通常のＦＷＤでは、リカバリー損失を低減するために、Ｓｉ中のライフタイムをＰｔ拡散や電子線照射によって短くする手法が採用されている。しかし、ＲＣ−ＩＧＢＴでは、Ｓｉ中のライフタイムを短くするとＩＧＢＴのトータル損失（オン時の損失とスイッチング損失の合計）が悪化するという問題があった。【０００６】
Ｓｉ中のライフタイムを短くせずにリカバリー損失を低減するためには、ＦＷＤに順バイアスをかけて通電させる際にアノード領域からのホールの注入を抑制することが効果的である。そのためにアノード領域の濃度が下げられている。しかし、アノード領域以外のチップ表面のＰ型拡散層からもホールが注入されるため、アノード領域以外のＰ型拡散層の設計にも注意を払う必要がある。【０００７】
例えばＲＣ−ＩＧＢＴにおけるリカバリー損失を低減させるために、ＩＧＢＴのＰ型ベース層の直下に、ダイオードのカソード層となる裏面ｎ＋領域を形成しない技術が提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】日本特開平５−１５２５７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
基板の配線領域には、ゲートや内蔵された温度センスダイオードを外部電極とワイヤ接続するための小信号パッドや、ゲートパッドと各セルのゲートを電気的に接続するためのゲート配線が形成されている。また、基板の外周の終端領域には耐圧を保持するためのＦＬＲ（Field Limiting Ring）が形成されている。これらの領域には、耐圧を保持できるように、ＩＧＢＴのｐ型ベース層やＦＷＤのｐ型アノード層に対して不純物濃度が高くかつ深さが深いｐ型ウエルが形成される。このｐ型ウエルはＩＧＢＴのＰ型ベース層やＦＷＤのｐ型アノード層と電気的に接続されている。ＦＷＤが順バイアスされる際には、ｐ型ウエルからホールが注入されてしまい、従来のＲＣ−ＩＧＢＴではリカバリー時の干渉防止効果が十分ではなかった。【００１０】
本発明は、上述のような課題を解決するためになされたもので、その目的はＩＧＢＴの損失を悪化させることなく、ＦＷＤのリカバリー損失を低減させることができる半導体装置を得るものである。
【課題を解決するための手段】
【００１１】
本発明に係る半導体装置は、ｎ型ドリフト層と、前記ｎ型ドリフト層の表面に形成されたｐ型ベース層及びｎ型エミッタ層と、前記ｎ型ドリフト層の裏面に形成されたｐ型コレクタ層とを有するＩＧＢＴ（Insulated Gate Bipolar Transistor）と、前記ｎ型ドリフト層と、前記ｎ型ドリフト層の表面に形成されたｐ型アノード層と、前記ｎ型ドリフト層の裏面に形成されたｎ型カソード層とを有するＦＷＤ（Free Wheeling Diode）と、配線領域と終端領域において前記ｎ型ドリフト層の表面に形成されたｐ型ウエルと、前記配線領域において前記ｐ型ウエル上に形成された配線とを備え、前記ｐ型ウエルは前記ｐ型アノード層に対して不純物濃度が高くかつ深さが深く、前記ｐ型ウエルは、前記ｎ型カソード層の直上には形成されておらず、前記ｎ型カソード層の直上領域から離れていることを特徴とする。
【発明の効果】
【００１２】
本発明では、ｐ型ウエルは、ｎ型カソード層の直上には形成されておらず、ｎ型カソード層の直上領域から離れている。これにより、ＦＷＤに順バイアスをかけて通電している際にＦＷＤの形成領域のｎ−型ドリフト層のホールの量を低減することができる。この結果、ＩＧＢＴの損失を悪化させることなく、ＦＷＤのリカバリー損失を低減させることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態１に係る半導体装置を示す平面図である。
【図２】図１のＩ−ＩＩに沿った断面図である。
【図３】比較例に係る半導体装置を示す断面図である。
【図４】本発明の実施の形態２に係る半導体装置を示す平面図である。
【図５】図４のＩ−ＩＩに沿った断面図である。
【図６】本発明の実施の形態３に係る半導体装置を示す平面図である。
【図７】本発明の実施の形態４に係る半導体装置を示す断面図である。
【図８】本発明の実施の形態５に係る半導体装置を示す断面図である。
【発明を実施するための形態】
【００１４】
本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１５】
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置を示す平面図である。図２は図１のＩ−ＩＩに沿った断面図である。この半導体装置は１つの半導体基板にＩＧＢＴ（Insulated Gate Bipolar Transistor）１とＦＷＤ（Free Wheeling Diode）２が形成されたＲＣ−ＩＧＢＴである。また、ＲＣ−ＩＧＢＴにはＩＧＢＴ１やＦＷＤ２として動作する領域以外に配線領域３が存在し、それらの外周に終端領域４が存在する。
【００１６】
ＩＧＢＴ１は、ｎ−型ドリフト層５と、ｎ−型ドリフト層５の表面に形成されたｐ型ベース層６及びｎ＋型エミッタ層７と、ｎ−型ドリフト層５の裏面に形成されたｐ型コレクタ層８とを有する。ｐ型コレクタ層８にはコレクタ電極９が接続されている。ＩＧＢＴ１の表面側のＭＯＳ構造ではゲートに電圧を印加することでチャネルを通じて電子がｎ−型ドリフト層５に供給される。
【００１７】
ＦＷＤ２は、ｎ−型ドリフト層５と、ｎ−型ドリフト層５の表面に形成されたｐ型アノード層１０と、ｎ−型ドリフト層５の裏面に形成されたｎ型カソード層１１とを有する。
【００１８】
配線領域３と終端領域４において、耐圧を保持できるように、ｎ−型ドリフト層５の表面にｐ型ウエル１２が形成されている。配線領域においてｐ型ウエル１２上に配線としてゲート配線１３及びゲートパッド１４が形成されている。ゲート配線１３はゲートパッド１４と各セルのゲートを電気的に接続する。また、配線領域には、ＩＧＢＴ１に内蔵された温度センスダイオードを外部電極とワイヤ接続するための小信号パッド（不図示）も設けられている。また、終端領域には耐圧を保持するためのＦＬＲ（Field Limiting Ring）が形成されている。これらの配線は、反転領域を生じさせるゲート電極とは異なり、ｐ型ウエル１２に反転層を生じさせない。
【００１９】
ｐ型ウエル１２はｐ型アノード層１０に対して不純物濃度が高くかつ深さが深い。ｐ型ウエル１２は、ｎ型カソード層１１の直上には形成されておらず、ｎ型カソード層１１の直上領域から離れている。
【００２０】
続いて、本実施の形態の効果を比較例と比較して説明する。図３は比較例に係る半導体装置を示す断面図である。比較例では、ｐ型ウエル１２の一部がｎ型カソード層１１の直上に形成されている。このため、ＦＷＤ２が順バイアスされる際には、ｐ型ウエル１２からＦＷＤ２の形成領域にホールが注入されてしまい、リカバリー時の干渉防止効果が十分ではない。
【００２１】
一方、本実施の形態では、ｐ型ウエル１２は、ｎ型カソード層１１の直上には形成されておらず、ｎ型カソード層１１の直上領域から離れている。これにより、ＦＷＤ２に順バイアスをかけて通電している際にＦＷＤ２の形成領域のｎ−型ドリフト層５のホールの量を低減することができる。この結果、ＩＧＢＴの損失を悪化させることなく、ＦＷＤのリカバリー損失を低減させることができる。
【００２２】
また、表面のｐ型ウエル１２から注入されたホールが裏面のｎ型カソード層１１に向かって下方斜め４５度で拡散していくと考えると、ＦＷＤ２のリカバリー損失を低減するためにはｐ型ウエル１２がｎ型カソード層１１の直上領域から少なくともｎ−型ドリフト層５の厚みｔ以上離れている（図２中のｗ≧ｔ）ことが好ましい。
【００２３】
また、ＦＷＤ２の領域にはｎ＋型エミッタ層７は形成されておらず、ｐ型ベース層６とｐ型アノード層１０は深さと濃度が同じであることが好ましい。ｎ＋型エミッタ層７を形成するかしないかだけでＩＧＢＴ１とＦＷＤ２を分けて形成することができる。また、ＲＣ−ＩＧＢＴの表面構造を形成する際にＩＧＢＴ１とＦＷＤ２のウエハプロセスを共通化することで工程数を低減することができ、低コストで性能の良いＲＣ−ＩＧＢＴの製造が可能となる。
【００２４】
実施の形態２．
図４は、本発明の実施の形態２に係る半導体装置を示す平面図である。図５は図４のＩ−ＩＩに沿った断面図である。複数のトレンチゲート１５が形成されている。配線領域３及び終端領域４とＦＷＤ２との間の領域にＩＧＢＴ１が形成されている。配線領域３及び終端領域４の近傍にＩＧＢＴ１を形成することによって、素子の有効面積（通電可能なＩＧＢＴ１とＦＷＤ２の合計面積）を小さくすることなく、ＦＷＤ２のリカバリー損失を低減することができる。
【００２５】
実施の形態３．
図６は、本発明の実施の形態３に係る半導体装置を示す平面図である。平面視においてゲート配線１３で囲まれた領域内でＩＧＢＴ１とＦＷＤ２が一定の間隔で繰り返し形成されている。ＲＣ−ＩＧＢＴ内のＩＧＢＴ１とＦＷＤ２は電流を通電することで発熱する。素子の最大定格温度は一般的に１５０〜１７５℃であり、発熱した素子の温度を下げるために、ＲＣ−ＩＧＢＴ裏面側に接触した放熱フィンを空冷もしくは水冷方式で冷却する必要がある。通常の使用方法において、ＩＧＢＴ１に電流が流れる期間とＦＷＤ２に電流が流れる期間は交互であり、ＩＧＢＴ１とＦＷＤ２の温度がピークになるタイミングにはずれがある。そこで、ＩＧＢＴ１とＦＷＤ２を一定の間隔で繰り返し形成することで、ＩＧＢＴ１とＦＷＤ２の一方の通電時の熱を他方の領域の放熱フィンにも逃がすことが可能となり、効率的に素子の温度を下げることができる。また、その分だけチップを縮小でき、冷却機構も簡素化できるので、素子や素子を内蔵するインバーターのコストを低減することができる。
【００２６】
実施の形態４．
図７は、本発明の実施の形態４に係る半導体装置を示す断面図である。本実施の形態ではｐ型ウエル１２はｐ型アノード層１０に対して深さが深く不純物濃度が低い。これにより、ＦＷＤ２をｐ型ウエル１２の近傍に形成してもＦＷＤ２の通電時にｐ型ウエル１２から注入されるホールの量を低減することができ、ＦＷＤ２のリカバリー損失を低減することができる。
【００２７】
実施の形態５．
図８は、本発明の実施の形態５に係る半導体装置を示す断面図である。本実施の形態ではｐ型ウエル１２はｐ型アノード層１０に対して不純物濃度と深さが同じである。これにより、ＦＷＤ２をｐ型ウエル１２の近傍に形成してもＦＷＤ２の通電時にｐ型ウエル１２から注入されるホールの量を低減することができ、ＦＷＤ２のリカバリー損失を低減することができる。
【００２８】
また、ｐ型ウエル１２とｐ型アノード層１０はＰ型不純物を同時に注入及び拡散することで形成される。これにより、ウエハプロセス工程数を低減することができ、低コストで性能の良いＲＣ−ＩＧＢＴを製造することができる。
【００２９】
なお、半導体基板は、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成された半導体装置は、耐電圧性や許容電流密度が高いため、小型化できる。この小型化された装置を用いることで、この装置を組み込んだ半導体モジュールも小型化できる。また、素子の耐熱性が高いため、ヒートシンクの放熱フィンを小型化でき、水冷部を空冷化できるので、半導体モジュールを更に小型化できる。また、素子の電力損失が低く高効率であるため、半導体モジュールを高効率化できる。
【符号の説明】
【００３０】
１  ＩＧＢＴ、２  ＦＷＤ、３  配線領域、４  終端領域、５  ｎ−型ドリフト層、６  ｐ型ベース層、７  ｎ＋型エミッタ層、８  ｐ型コレクタ層、１０  ｐ型アノード層、１１  ｎ型カソード層、１２  ｐ型ウエル、１３  ゲート配線
【図１】
2016098199.tif 000003
【図２】
2016098199.tif 000004
【図３】
2016098199.tif 000005
【図４】
2016098199.tif 000006
【図５】
2016098199.tif 000007
【図６】
2016098199.tif 000008
【図７】
2016098199.tif 000009
【図８】
2016098199.tif 000010
【手続補正書】
【提出日】平成27年4月17日(2015.4.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
（削除）
【請求項２】
ｎ型ドリフト層と、前記ｎ型ドリフト層の表面に形成されたｐ型ベース層及びｎ型エミッタ層と、前記ｎ型ドリフト層の裏面に形成されたｐ型コレクタ層とを有するＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）と、
前記ｎ型ドリフト層と、前記ｎ型ドリフト層の表面に形成されたｐ型アノード層と、前記ｎ型ドリフト層の裏面に形成されたｎ型カソード層とを有するＦＷＤ（Ｆｒｅｅ  Ｗｈｅｅｌｉｎｇ  Ｄｉｏｄｅ）と、
配線領域と終端領域において前記ｎ型ドリフト層の表面に形成されたｐ型ウエルと、
前記配線領域において前記ｐ型ウエル上に形成された配線とを備え、
前記ｐ型ウエルは前記ｐ型アノード層に対して不純物濃度が高くかつ深さが深く、
前記ｐ型ウエルは、前記ｎ型カソード層の直上には形成されておらず、前記ｎ型カソード層の直上領域から離れ、
前記ｐ型ウエルは前記ｎ型カソード層の直上領域から少なくとも前記ｎ型ドリフト層の厚み以上離れていることを特徴とする半導体装置。
【請求項３】
前記ＦＷＤの形成領域には前記ｎ型エミッタ層は形成されておらず、
前記ｐ型ベース層と前記ｐ型アノード層は深さと濃度が同じであることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記配線領域及び前記終端領域と前記ＦＷＤの形成領域との間の領域に前記ＩＧＢＴが形成されていることを特徴とする請求項２又は３に記載の半導体装置。
【請求項５】
平面視において前記ＩＧＢＴと前記ＦＷＤが一定の間隔で繰り返し形成されていることを特徴とする請求項２〜４の何れか１項に記載の半導体装置。
【請求項６】
ｎ型ドリフト層と、前記ｎ型ドリフト層の表面に形成されたｐ型ベース層及びｎ型エミッタ層と、前記ｎ型ドリフト層の裏面に形成されたｐ型コレクタ層とを有するＩＧＢＴと、
前記ｎ型ドリフト層と、前記ｎ型ドリフト層の表面に形成されたｐ型アノード層と、前記ｎ型ドリフト層の裏面に形成されたｎ型カソード層とを有するＦＷＤと、
配線領域と終端領域において前記ｎ型ドリフト層の表面に形成されたｐ型ウエルと、
前記配線領域において前記ｐ型ウエル上に形成された配線とを備え、
前記ｐ型ウエルは前記ｐ型アノード層に対して深さが深くかつ不純物濃度が低いことを特徴とする半導体装置。
【請求項７】
ｎ型ドリフト層と、前記ｎ型ドリフト層の表面に形成されたｐ型ベース層及びｎ型エミッタ層と、前記ｎ型ドリフト層の裏面に形成されたｐ型コレクタ層とを有するＩＧＢＴと、
前記ｎ型ドリフト層と、前記ｎ型ドリフト層の表面に形成されたｐ型アノード層と、前記ｎ型ドリフト層の裏面に形成されたｎ型カソード層とを有するＦＷＤと、
配線領域と終端領域において前記ｎ型ドリフト層の表面に形成されたｐ型ウエルと、
前記配線領域において前記ｐ型ウエル上に形成された配線とを備え、
前記ｐ型ウエルは前記ｐ型アノード層に対して不純物濃度と深さが同じであることを特徴とする半導体装置。
【請求項８】
前記ｐ型ウエルと前記ｐ型アノード層はＰ型不純物を同時に注入及び拡散することで形成されることを特徴とする請求項７に記載の半導体装置。
【手続補正書】
【提出日】平成29年1月16日(2017.1.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ｎ型ドリフト層と、前記ｎ型ドリフト層の表面に形成されたｐ型ベース層及びｎ型エミッタ層と、前記ｎ型ドリフト層の裏面に形成されたｐ型コレクタ層とを有するＩＧＢＴ（Insulated Gate Bipolar Transistor）と、
前記ｎ型ドリフト層と、前記ｎ型ドリフト層の表面に形成されたｐ型アノード層と、前記ｎ型ドリフト層の裏面に形成されたｎ型カソード層とを有するＦＷＤ（Free Wheeling Diode）と、
配線領域と終端領域において前記ｎ型ドリフト層の表面に形成されたｐ型ウエルと、
前記配線領域において前記ｐ型ウエル上に形成された配線とを備え、
前記ｐ型ウエルは前記ｐ型アノード層に対して不純物濃度が高くかつ深さが深く、
前記ｐ型ウエルは、前記ｎ型カソード層の直上には形成されておらず、前記ｎ型カソード層の直上領域から離れ、
前記ｐ型ウエルは前記ｎ型カソード層の直上領域から少なくとも前記ｎ型ドリフト層の厚み以上離れていることを特徴とする半導体装置。
【請求項２】
前記ＦＷＤの形成領域には前記ｎ型エミッタ層は形成されておらず、
前記ｐ型ベース層と前記ｐ型アノード層は深さと濃度が同じであることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記配線領域及び前記終端領域と前記ＦＷＤの形成領域との間の領域に前記ＩＧＢＴが形成されていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
平面視において前記ＩＧＢＴと前記ＦＷＤが一定の間隔で繰り返し形成されていることを特徴とする請求項１〜３の何れか１項に記載の半導体装置。
【請求項５】
ｎ型ドリフト層と、前記ｎ型ドリフト層の表面に形成されたｐ型ベース層及びｎ型エミッタ層と、前記ｎ型ドリフト層の裏面に形成されたｐ型コレクタ層とを有するＩＧＢＴと、
前記ｎ型ドリフト層と、前記ｎ型ドリフト層の表面に形成されたｐ型アノード層と、前記ｎ型ドリフト層の裏面に形成されたｎ型カソード層とを有するＦＷＤと、
配線領域と終端領域において前記ｎ型ドリフト層の表面に形成されたｐ型ウエルと、
前記配線領域において前記ｐ型ウエル上に形成された配線とを備え、
前記ｐ型ウエルは前記ｐ型アノード層に対して深さが深くかつ不純物濃度が低いことを特徴とする半導体装置。
【請求項６】
ｎ型ドリフト層と、前記ｎ型ドリフト層の表面に形成されたｐ型ベース層及びｎ型エミッタ層と、前記ｎ型ドリフト層の裏面に形成されたｐ型コレクタ層とを有するＩＧＢＴと、
前記ｎ型ドリフト層と、前記ｎ型ドリフト層の表面に形成されたｐ型アノード層と、前記ｎ型ドリフト層の裏面に形成されたｎ型カソード層とを有するＦＷＤと、
配線領域と終端領域において前記ｎ型ドリフト層の表面に形成されたｐ型ウエルと、
前記配線領域において前記ｐ型ウエル上に形成された配線とを備え、
前記ｐ型ウエルは前記ｐ型アノード層に対して不純物濃度と深さが同じであることを特徴とする半導体装置。
【請求項７】
前記ｐ型ウエルと前記ｐ型アノード層はＰ型不純物を同時に注入及び拡散することで形成されることを特徴とする請求項６に記載の半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
本発明に係る半導体装置は、ｎ型ドリフト層と、前記ｎ型ドリフト層の表面に形成されたｐ型ベース層及びｎ型エミッタ層と、前記ｎ型ドリフト層の裏面に形成されたｐ型コレクタ層とを有するＩＧＢＴ（Insulated Gate Bipolar Transistor）と、前記ｎ型ドリフト層と、前記ｎ型ドリフト層の表面に形成されたｐ型アノード層と、前記ｎ型ドリフト層の裏面に形成されたｎ型カソード層とを有するＦＷＤ（Free Wheeling Diode）と、配線領域と終端領域において前記ｎ型ドリフト層の表面に形成されたｐ型ウエルと、前記配線領域において前記ｐ型ウエル上に形成された配線とを備え、前記ｐ型ウエルは前記ｐ型アノード層に対して不純物濃度が高くかつ深さが深く、前記ｐ型ウエルは、前記ｎ型カソード層の直上には形成されておらず、前記ｎ型カソード層の直上領域から離れ、前記ｐ型ウエルは前記ｎ型カソード層の直上領域から少なくとも前記ｎ型ドリフト層の厚み以上離れていることを特徴とする。
【国際調査報告】
2016098199.tif 000011
2016098199.tif 000012
2016098199.tif 000013
2016098199.tif 000014