(57)【要約】  本開示の表示装置は、発光部（２１）、映像信号の信号電圧（Ｖｓｉｇ）を書き込む書込みトランジスタ（２３）、前記書込みトランジスタ（２３）によって書き込まれた前記信号電圧（Ｖｓｉｇ）を保持する保持容量（２４）、及び、前記保持容量（２４）が保持する前記信号電圧（Ｖｓｉｇ）に基づいて前記発光部（２１）を駆動する駆動トランジスタ（２２）を含む画素回路（２０Ａ）が行列状に配置されて成る画素アレイ部（３０）と、画素列毎に画素列に沿って配線されたコモン線（３５）と、を備える。前記画素回路（２０Ａ）は、前記コモン線（３５）と前記駆動トランジスタ（２２）のソース電極との間を選択的に接続するスイッチングトランジスタ（２６）を有する。
2016072140.tif 000002
【特許請求の範囲】
【請求項１】
発光部、映像信号の信号電圧を書き込む書込みトランジスタ、書込みトランジスタによって書き込まれた信号電圧を保持する保持容量、及び、保持容量が保持する信号電圧に基づいて発光部を駆動する駆動トランジスタを含む画素回路が行列状に配置されて成る画素アレイ部と、  画素列毎に画素列に沿って配線されたコモン線と、  を備え、  画素回路は、コモン線と駆動トランジスタのソース電極との間を選択的に接続するスイッチングトランジスタを有する、  表示装置。
【請求項２】
画素アレイ部の周辺回路領域に設けられ、コモン線に対して選択的に所定の電圧を印加するスイッチ素子を有する、  請求項１に記載の表示装置。
【請求項３】
画素回路は、駆動トランジスタのゲート電圧の初期化電圧を基準として当該初期化電圧から駆動トランジスタの閾値電圧を減じた電圧に向けて、駆動トランジスタのソース電圧を変化させる閾値補正処理の機能を有し、  所定の電圧は、閾値補正処理の準備時に駆動トランジスタのソース電極に印加する電圧である、  請求項２に記載の表示装置。
【請求項４】
スイッチングトランジスタ及びスイッチ素子は、閾値補正処理の前に導通状態となり、駆動トランジスタのソース電極に所定の電圧を書き込む、  請求項３に記載の表示装置。
【請求項５】
スイッチ素子は、所定の電圧及び初期化電圧の書込み後非導通状態になり、閾値補正処理を実行させる、  請求項４に記載の表示装置。
【請求項６】
画素回路は、駆動トランジスタに流れる電流に応じた補正量で駆動トランジスタのゲート−ソース間の電位差に負帰還をかけることによって駆動トランジスタの移動度を補正する移動度補正処理の機能を有し、  閾値補正処理及び移動度補正処理を１水平期間内に実行する、  請求項５に記載の表示装置。
【請求項７】
コモン線は、画素回路に固定電圧を供給する配線とオーバーラップした状態で設けられている、  請求項１に記載の表示装置。
【請求項８】
固定電圧を供給する配線は、駆動トランジスタに対して駆動電流を供給する電源線である、  請求項７に記載の表示装置。
【請求項９】
固定電圧を供給する配線は、駆動トランジスタに対してバックゲート電圧を印加する配線である、  請求項７に記載の表示装置。
【請求項１０】
コモン線の寄生容量は、画素回路全体の容量値を増大させる、  請求項１に記載の表示装置。
【請求項１１】
コモン線の寄生容量は、発光部の等価容量の容量値の不足分を補う作用をなす、  請求項１０に記載の表示装置。
【請求項１２】
コモン線の寄生容量の容量値は、保持容量の寄生容量の容量値よりも大きい、  請求項１０に記載の表示装置。
【請求項１３】
書込みトランジスタを駆動する書込み走査部と、  スイッチングトランジスタを駆動する制御走査部と、  を備え、  書込み走査部と制御走査部とは、画素アレイ部に関して同じ側の周辺回路領域に設けられている、  請求項１に記載の表示装置。
【請求項１４】
発光部、映像信号の信号電圧を書き込む書込みトランジスタ、書込みトランジスタによって書き込まれた信号電圧を保持する保持容量、及び、保持容量が保持する信号電圧に基づいて発光部を駆動する駆動トランジスタを含む画素回路が行列状に配置されて成る画素アレイ部と、  画素列毎に画素列に沿って配線されたコモン線と、  を備える表示装置の駆動に当たって、  コモン線と駆動トランジスタのソース電極との間を選択的に接続するスイッチングトランジスタを有する画素回路において、スイッチングトランジスタを導通状態にすることによって画素容量の容量値を増大させる、  表示装置の駆動方法。
【請求項１５】
発光部、映像信号の信号電圧を書き込む書込みトランジスタ、書込みトランジスタによって書き込まれた信号電圧を保持する保持容量、及び、保持容量が保持する信号電圧に基づいて発光部を駆動する駆動トランジスタを含む画素回路が行列状に配置されて成る画素アレイ部と、  画素列毎に画素列に沿って配線されたコモン線と、  を備え、  画素回路は、コモン線と駆動トランジスタのソース電極との間を選択的に接続するスイッチングトランジスタを有する、  表示装置を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】  本開示は、表示装置、表示装置の駆動方法、及び、電子機器に関する。
【背景技術】
【０００２】  近年、表示装置の分野では、発光部を含む画素（画素回路）が行列状に２次元配置されて成る平面型(フラットパネル型)の表示装置が主流となっている。平面型の表示装置にあっては、発光部を駆動するトランジスタの特性が、プロセスの変動などによって画素毎にばらつく場合がある。この発光部を駆動するトランジスタの特性ばらつきは、発光輝度に影響を及ぼす。【０００３】  具体的には、各画素に同一のレベル（信号電圧）の映像信号を書き込んだとしても、発光輝度が画素間でばらつくため表示むらが生じ、表示画面の一様性（ユニフォーミティ）が損なわれる。そのため、発光部を駆動するトランジスタの特性ばらつき等に起因する表示むらを補正する機能を表示装置に持たせている。そして、映像信号を書き込む書込みトランジスタが導通状態となる期間に補正動作を行うようにしている。この補正動作を行う補正期間は、画素容量（画素が持つ容量）の容量値で決まるようになっている。【０００４】  ところで、上述した補正機能を有する表示装置では、補正動作中に駆動トランジスタのソース電圧が変動することに伴って補正期間（補正時間）の短縮化が求められる場合がある。この補正期間は、書込みトランジスタを駆動する駆動パルスのパルス幅によって決まる。従って、駆動パルスをより短パルス幅化することによって補正期間を短縮することができる。そのため、従来は、表示パネル上にパルス幅調整回路を形成し、外部から入力されるパルス信号に基づいて短パルス幅化したパルス信号を生成し、駆動パルスとして用いるようにしていた（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１２−２５５８７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】  しかしながら、特許文献１に記載の従来技術は、短パルス幅化した駆動パルスを生成するパルス幅調整回路を表示パネル上に形成する必要があるため、画素回路を駆動する周辺回路の回路規模が増大する。その結果、表示パネル上の周辺回路が配置される画素アレイ部の周辺回路領域、所謂、額縁領域の面積が大きくなるため、表示パネルの小型化の妨げとなる。【０００７】  本開示は、駆動パルスの短パルス幅化を不要とし、画素アレイ部の周辺回路の回路規模の縮小化を可能にした表示装置、表示装置の駆動方法、及び、当該表示装置を有する電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００８】  上記の目的を達成するための本開示の表示装置は、  発光部、映像信号の信号電圧を書き込む書込みトランジスタ、書込みトランジスタによって書き込まれた信号電圧を保持する保持容量、及び、保持容量が保持する信号電圧に基づいて発光部を駆動する駆動トランジスタを含む画素回路が行列状に配置されて成る画素アレイ部と、  画素列毎に画素列に沿って配線されたコモン線と、  を備え、  画素回路は、コモン線と駆動トランジスタのソース電極との間を選択的に接続するスイッチングトランジスタを有する。  また、上記の目的を達成するための本開示の電子機器は、上記の構成の表示装置を有する。【０００９】  上記の目的を達成するための本開示の表示装置の駆動方法は、  発光部、映像信号の信号電圧を書き込む書込みトランジスタ、書込みトランジスタによって書き込まれた信号電圧を保持する保持容量、及び、保持容量が保持する信号電圧に基づいて発光部を駆動する駆動トランジスタを含む画素回路が行列状に配置されて成る画素アレイ部と、  画素列毎に画素列に沿って配線されたコモン線と、  を備える表示装置の駆動に当たって、  コモン線と駆動トランジスタのソース電極との間を選択的に接続するスイッチングトランジスタを有する画素回路において、スイッチングトランジスタを導通状態にすることによって画素容量の容量値を増大させる。【００１０】  上記の構成の表示装置、表示装置の駆動方法、あるいは、電子機器において、画素列に沿って配線されたコモン線には、画素回路個々の画素容量に比べて容量値が大きい寄生容量が存在する。従って、スイッチングトランジスタを導通状態にすることにより、駆動トランジスタのソース電極にコモン線の寄生容量が付加されるため、画素容量の容量値が増大する。そして、画素容量の容量値が増大することで、当該容量値で決まる補正期間を短縮できる。
【発明の効果】
【００１１】  本開示によれば、画素容量の容量値を増大させることにより、駆動パルスの短パルス幅化が不要になるため、画素アレイ部の周辺回路の回路規模の縮小化を図ることができる。  尚、ここに記載された効果に必ずしも限定されるものではなく、本明細書中に記載されたいずれかの効果であってもよい。また、本明細書に記載された効果はあくまで例示であって、これに限定されるものではなく、また付加的な効果があってもよい。
【図面の簡単な説明】
【００１２】
【図１】図１は、本開示の前提となるアクティブマトリクス型有機ＥＬ表示装置の基本的な構成の概略を示すシステム構成図である。
【図２】図２は、２Ｔｒ２Ｃの単位画素（画素回路）の回路構成を示す回路図である。
【図３】図３は、本開示の前提となるアクティブマトリクス型有機ＥＬ表示装置の理想状態での基本的な回路動作を説明するためのタイミング波形図である。
【図４】図４は、移動度補正の動作説明のための波形図であり、図４Ａに、駆動トランジスタの電流供給能力が大きく、画素容量の容量値が小さい場合の動作例を示し、図４Ｂに、移動度補正時間を短縮化した場合の動作例を示す。
【図５】図５は、画素アレイ部の周辺回路におけるパルス幅調整回路の構成例を示す回路図である。
【図６】図６は、図５の各部の信号の波形を示すタイミング波形図である。
【図７】図７は、実施例１に係る画素回路を備える有機ＥＬ表示装置の構成の概略を示すシステム構成図である。
【図８】図８は、実施例１に係る画素回路を備える有機ＥＬ表示装置の回路動作を説明するためのタイミング波形図である。
【図９】図９は、実施例２に係る画素回路を備える有機ＥＬ表示装置の構成の概略を示すシステム構成図である。
【図１０】図１０は、実施例２に係る画素回路を備える有機ＥＬ表示装置の回路動作を説明するためのタイミング波形図である。
【図１１】図１１は、レンズ交換式一眼レフレックスタイプのデジタルカメラの外観図であり、図１１Ａにその正面図を示し、図１１Ｂにその背面図を示す。
【図１２】図１２は、ヘッドマウントディスプレイの外観図である。
【発明を実施するための形態】
【００１３】  以下、本開示の技術を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。本開示の技術は実施形態に限定されるものではなく、実施形態における種々の数値や材料などは例示である。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は以下の順序で行う。１．本開示の表示装置、表示装置の駆動方法、及び、電子機器、全般に関する説明２．本開示の前提となる表示装置  ２−１．システム構成  ２−２．画素回路  ２−３．理想状態での基本的な回路動作  ２−４．移動度補正時間の短縮化について  ２−５．パルス幅調整回路３．本開示の実施形態に係る表示装置  ３−１．実施例１（画素回路がＮチャネル型のトランジスタから成る例）  ３−２．実施例２（画素回路がＰチャネル型のトランジスタから成る例）４．電子機器  ４−１．具体例１（デジタルカメラの例）  ４−２．具体例２（ヘッドマウントディスプレイの例）
【００１４】＜本開示の表示装置、表示装置の駆動方法、及び、電子機器、全般に関する説明＞  本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、画素アレイ部の周辺回路領域に設けられ、コモン線に対して選択的に所定の電圧を印加するスイッチ素子を有する構成とすることができる。
【００１５】  上述した好ましい構成を含む本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、画素回路について、閾値補正処理の機能を有する構成とすることができる。閾値補正処理の機能は、駆動トランジスタのゲート電圧の初期化電圧を基準として当該初期化電圧から駆動トランジスタの閾値電圧を減じた電圧に向けて、駆動トランジスタのソース電圧を変化させる機能である。所定の電圧は、閾値補正処理の準備時に駆動トランジスタのソース電極に印加する電圧である。
【００１６】  また、上述した好ましい構成を含む本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、スイッチングトランジスタ及びスイッチ素子について、閾値補正処理の前に導通状態となり、駆動トランジスタのソース電極に所定の電圧を書き込む構成とすることができる。また、スイッチ素子について、所定の電圧及び初期化電圧の書込み後非導通状態になり、閾値補正処理を実行させる構成とすることができる。
【００１７】  また、上述した好ましい構成を含む本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、画素回路について、移動度補正処理の機能を有する構成とすることができる。移動度補正処理の機能は、駆動トランジスタに流れる電流に応じた補正量で駆動トランジスタのゲート−ソース間の電位差に負帰還をかけることによって駆動トランジスタの移動度を補正する機能である。
【００１８】  あるいは又、上述した好ましい構成を含む本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、コモン線について、画素回路に固定電圧を供給する配線とオーバーラップした状態で設けられている構成とすることができる。固定電圧を供給する配線については、駆動トランジスタに対して駆動電流を供給する電源線である、あるいは、駆動トランジスタに対してバックゲート電圧を印加する配線である構成とすることができる。
【００１９】  また、上述した好ましい構成を含む本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、コモン線の寄生容量について、画素回路全体の容量値を増大させる、好ましくは、発光部の等価容量の容量値の不足分を補う作用をなす構成とすることができる。また、コモン線の寄生容量の容量値について、保持容量の寄生容量の容量値よりも大きい構成とすることができる。
【００２０】  あるいは又、上述した好ましい構成を含む本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、書込みトランジスタを駆動する書込み走査部と、スイッチングトランジスタを駆動する制御走査部と、を備える構成とすることができる。このとき、書込み走査部と制御走査部とを、画素アレイ部に関して同じ側の周辺回路領域に設ける構成とするのが好ましい。
【００２１】＜本開示の前提となる表示装置＞［システム構成］  図１は、本開示の前提となるアクティブマトリクス型有機ＥＬ表示装置の基本的な構成の概略を示すシステム構成図である。
【００２２】  アクティブマトリクス型表示装置は、発光部（発光素子）の駆動を、当該発光部と同じ画素内に設ける能動素子、例えば絶縁ゲート型電界効果トランジスタによって行う表示装置である。絶縁ゲート型電界効果トランジスタとしては、典型的には、薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）を用いることができる。
【００２３】  ここでは、一例として、単位画素（画素回路）の発光部（発光素子）として有機ＥＬ素子を用いるアクティブマトリクス方式の有機ＥＬ表示装置の場合を例に挙げて説明するものとする。有機ＥＬ素子は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である。以下では、「単位画素／画素回路」を単に「画素」と記述する場合もある。薄膜トランジスタは、画素の制御用として用いられる他、後述する周辺回路の制御用として用いられる。
【００２４】  図１に示すように、本開示の前提となるアクティブマトリクス型有機ＥＬ表示装置１０は、複数の単位画素２０が行列状（マトリクス状）に２次元配置されて成る画素アレイ部３０と、その周辺領域に配置されて画素２０を駆動する駆動部（周辺回路）とを有する構成となっている。駆動部は、例えば、書込み走査部４０、電源供給走査部５０、及び、信号出力部６０等から成り、画素アレイ部３０の各画素２０を駆動する。
【００２５】  本例では、書込み走査部４０、電源供給走査部５０、及び、信号出力部６０は、画素アレイ部３０の周辺回路として当該画素アレイ部３０と同じ基板上、即ち、表示パネル７０上に搭載されている。但し、書込み走査部４０、電源供給走査部５０、及び、信号出力部６０のいくつか、あるいは全部を表示パネル７０の外部に設ける構成を採ることも可能である。また、書込み走査部４０及び電源供給走査部５０をそれぞれ、画素アレイ部３０の一方側に配置する構成としているが、画素アレイ部３０を挟んで両側に配置する構成を採ることも可能である。表示パネル７０の基板としては、ガラス基板等の透明絶縁性基板を用いることもできるし、シリコン基板等の半導体基板を用いることもできる。
【００２６】  ここで、有機ＥＬ表示装置１０がカラー表示対応の場合は、カラー画像を形成する際の単位となる１つの画素（単位画素／ピクセル）は複数の色の副画素（サブピクセル）から構成される。このとき、副画素の各々が図１の画素２０に相当することになる。より具体的には、カラー表示対応の表示装置では、１つの画素は、例えば、赤色（Ｒｅｄ：Ｒ）光を発光する副画素、緑色（Ｇｒｅｅｎ：Ｇ）光を発光する副画素、及び、青色（Ｂｌｕｅ：Ｂ）光を発光する副画素の３つの副画素から構成される。
【００２７】  但し、１つの画素としては、ＲＧＢの３原色の副画素の組み合わせに限られるものではなく、３原色の副画素に更に１色あるいは複数色の副画素を加えて１つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色（Ｗｈｉｔｅ；Ｗ）光を発光する副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。
【００２８】  画素アレイ部３０には、ｍ行ｎ列の画素２０の配列に対して、行方向（画素行の画素の配列方向／水平方向）に沿って走査線３１（３１1〜３１m）と電源供給線３２（３２1〜３２m）とが画素行毎に配線されている。更に、ｍ行ｎ列の画素２０の配列に対して、列方向（画素列の画素の配列方向／垂直方向）に沿って信号線３３（３３1〜３３n）が画素列毎に配線されている。
【００２９】  走査線３１1〜３１mは、書込み走査部４０の対応する行の出力端にそれぞれ接続されている。電源供給線３２1〜３２mは、電源供給走査部５０の対応する行の出力端にそれぞれ接続されている。信号線３３1〜３３nは、信号出力部６０の対応する列の出力端にそれぞれ接続されている。
【００３０】  書込み走査部４０は、シフトレジスタ回路等によって構成されている。この書込み走査部４０は、画素アレイ部３０の各画素２０への映像信号の信号電圧の書込みに際して、走査線３１（３１1〜３１m）に対して書込み走査信号ＷＳ（ＷＳ1〜ＷＳm）を順次供給することによって画素アレイ部３０の各画素２０を行単位で順番に走査する、所謂、線順次走査を行う。
【００３１】  電源供給走査部５０は、書込み走査部４０と同様に、シフトレジスタ回路等によって構成されている。この電源供給走査部５０は、書込み走査部４０による線順次走査に同期して、第１電源電圧Ｖccpと当該第１電源電圧Ｖccpよりも低い第２電源電圧Ｖiniとで切り替わることが可能な電源電圧ＤＳ（ＤＳ1〜ＤＳm）を電源供給線３２（３２1〜３２m）に供給する。後述するように、電源電圧ＤＳのＶccp／Ｖiniの切替えによって、画素２０の発光／非発光（消光）の制御が行われる。
【００３２】  信号出力部６０は、信号供給源（図示せず）から供給される、輝度情報に応じた映像信号の信号電圧（以下、単に「信号電圧」と記述する場合もある）Ｖsigと基準電圧Ｖofsとを選択的に出力する。ここで、基準電圧Ｖofsは、映像信号の信号電圧Ｖsigの基準となる電圧（例えば、映像信号の黒レベルに相当する電圧）であり、後述する閾値補正処理の際に用いられる。
【００３３】  信号出力部６０から出力される信号電圧Ｖsig／基準電圧Ｖofsは、信号線３３（３３1〜３３n）を介して画素アレイ部３０の各画素２０に対して、書込み走査部４０による走査によって選択された画素行の単位で書き込まれる。すなわち、信号出力部６０は、信号電圧Ｖsigを行（ライン）単位で書き込む線順次書込みの駆動形態を採っている。
【００３４】［画素回路］  図２は、単位画素（画素回路）２０の具体的な回路構成の一例を示す回路図である。画素２０の発光部は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子の一例である有機ＥＬ素子２１から成る。
【００３５】  図２に示すように、画素２０は、有機ＥＬ素子２１と、有機ＥＬ素子２１に電流を流すことによって当該有機ＥＬ素子２１を駆動する駆動回路とによって構成されている。有機ＥＬ素子２１は、全ての画素２０に対して共通に配線された共通電源線３４にカソード電極が接続されている。
【００３６】  有機ＥＬ素子２１を駆動する駆動回路は、駆動トランジスタ２２、書込みトランジスタ２３、保持容量２４、及び、補助容量２５、即ち、２つのトランジスタ（Ｔｒ）と２つの容量素子（Ｃ）を有する、２Ｔｒ２Ｃの回路構成となっている。ここでは、駆動トランジスタ２２及び書込みトランジスタ２３としてＮチャネル型の薄膜トランジスタ（ＴＦＴ）を用いている。但し、ここで示した、駆動トランジスタ２２及び書込みトランジスタ２３の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
【００３７】  駆動トランジスタ２２は、一方の電極（ソース／ドレイン電極）が電源供給線３２（３２1〜３２m）に接続され、他方の電極（ソース／ドレイン電極）が有機ＥＬ素子２１のアノード電極に接続されている。書込みトランジスタ２３は、一方の電極（ソース／ドレイン電極）が信号線３３（３３1〜３３n）に接続され、他方の電極（ソース／ドレイン電極）が駆動トランジスタ２２のゲート電極に接続されている。また、書込みトランジスタ２３のゲート電極は、走査線３１（３１1〜３１m）に接続されている。
【００３８】  駆動トランジスタ２２及び書込みトランジスタ２３において、一方の電極とは、一方のソース／ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、他方のソース／ドレイン領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。
【００３９】  保持容量２４は、一方の電極が駆動トランジスタ２２のゲート電極に接続され、他方の電極が駆動トランジスタ２２の他方の電極、及び、有機ＥＬ素子２１のアノード電極に接続されている。補助容量２５は、一方の電極が有機ＥＬ素子２１のアノード電極に、他方の電極が有機ＥＬ素子２１のカソード電極にそれぞれ接続されている、即ち、有機ＥＬ素子２１に対して並列に接続されている。
【００４０】  上記の構成において、書込みトランジスタ２３は、書込み走査部４０から走査線３１を通してゲート電極に印加される、高電圧の状態がアクティブ状態となる書込み走査信号ＷＳに応答して導通状態となる。これにより、書込みトランジスタ２３は、信号線３３を通して信号出力部６０から異なるタイミングで供給される、輝度情報に応じた映像信号の信号電圧Ｖsig又は基準電圧Ｖofsをサンプリングし、画素２０内に書き込む。書込みトランジスタ２３によって書き込まれた信号電圧Ｖsig又は基準電圧Ｖofsは保持容量２４に保持される。
【００４１】  駆動トランジスタ２２は、電源供給線３２（３２1〜３２m）の電源電圧ＤＳが第１電源電圧Ｖccpにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより、駆動トランジスタ２２は、電源供給線３２から電流の供給を受けて有機ＥＬ素子２１を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ２２は、飽和領域で動作することにより、保持容量２４に保持された信号電圧Ｖsigの電圧値に応じた電流値の駆動電流を有機ＥＬ素子２１に供給し、当該有機ＥＬ素子２１を電流駆動することによって発光させる。
【００４２】  駆動トランジスタ２２は更に、電源電圧ＤＳが第１電源電圧Ｖccpから第２電源電圧Ｖiniに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作する。これにより、駆動トランジスタ２２は、有機ＥＬ素子２１への駆動電流の供給を停止し、有機ＥＬ素子２１を非発光状態にする。すなわち、駆動トランジスタ２２は、有機ＥＬ素子２１の発光／非発光を制御するトランジスタとしての機能をも併せ持っている。
【００４３】  この駆動トランジスタ２２のスイッチング動作により、有機ＥＬ素子２１が非発光状態となる期間（非発光期間）を設け、有機ＥＬ素子２１の発光期間と非発光期間の割合（デューティ）を制御することができる。このデューティ制御により、１表示フレーム期間に亘って画素が発光することに伴う残像ボケを低減できるために、特に、動画の画品位をより優れたものとすることができる。
【００４４】  電源供給走査部５０から電源供給線３２を通して選択的に供給される第１，第２電源電圧Ｖccp，Ｖiniのうち、第１電源電圧Ｖccpは有機ＥＬ素子２１を発光駆動する駆動電流を駆動トランジスタ２２に供給するための電源電圧である。また、第２電源電圧Ｖiniは、有機ＥＬ素子２１に対して逆バイアスを掛けるための電源電圧である。この第２電源電圧Ｖiniは、基準電圧Ｖofsよりも低い電圧、例えば、駆動トランジスタ２２の閾値電圧をＶthとするときＶofs−Ｖthよりも低い電圧、好ましくは、Ｖofs−Ｖthよりも十分に低い電圧に設定される。
【００４５】  画素アレイ部３０の各画素２０は、駆動トランジスタ２２の特性のばらつきに起因する駆動電流のばらつきを補正する機能を有している。駆動トランジスタ２２の特性としては、例えば、駆動トランジスタ２２の閾値電圧Ｖthや、駆動トランジスタ２２のチャネルを構成する半導体薄膜の移動度ｕ（以下、単に「駆動トランジスタ２２の移動度ｕ」と記述する）を例示することができる。
【００４６】  閾値電圧Ｖthのばらつきに起因する駆動電流のばらつきの補正（以下、「閾値補正」と記述する）は、駆動トランジスタ２２のゲート電圧Ｖgを基準電圧Ｖofsに初期化することによって行われる。具体的には、駆動トランジスタ２２のゲート電圧Ｖgの初期化電圧（基準電圧Ｖofs）を基準として当該初期化電圧から駆動トランジスタ２２の閾値電圧Ｖthを減じた電位に向けて、駆動トランジスタ２２のソース電圧Ｖsを変化させる動作が行われる。この動作が進むと、やがて、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsが駆動トランジスタ２２の閾値電圧Ｖthに収束する。この閾値電圧Ｖthに相当する電圧は保持容量２４に保持される。そして、保持容量２４に閾値電圧Ｖthに相当する電圧が保持されていることで、映像信号の信号電圧Ｖsigによる駆動トランジスタ２２の駆動の際に、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉdsの閾値電圧Ｖthに対する依存性を抑えることができる。
【００４７】  一方、移動度ｕのばらつきに起因する駆動電流のばらつきの補正（以下、「移動度補正」と記述する）は、書込みトランジスタ２３が導通状態となり、映像信号の信号電圧Ｖsigを書き込んでいる状態で、駆動トランジスタ２２を介した電流を保持容量２４に流すことによって行われる。換言すれば、駆動トランジスタ２２に流れる電流Ｉdsに応じた帰還量（補正量）で保持容量２４に負帰還をかけることによって行われる。上記の閾値補正により、映像信号を書き込んだときには既にドレイン−ソース間電流Ｉdsの閾値電圧Ｖthに対する依存性が打ち消されており、当該ドレイン−ソース間電流Ｉdsは、駆動トランジスタ２２の移動度ｕに依存したものとなっている。従って、駆動トランジスタ２２に流れる電流Ｉdsに応じた帰還量で駆動トランジスタ２２のドレイン−ソース間電圧Ｖdsに負帰還をかけることで、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉdsの移動度ｕに対する依存性を抑えることができる。
【００４８】［理想状態での基本的な回路動作］  図３は、上記の構成の有機ＥＬ表示装置１０の理想状態での基本的な回路動作を説明するためのタイミング波形図である。図３のタイミング波形図には、走査線３１の電圧（書込み走査信号）ＷＳ、電源供給線３２の電圧（電源電圧）ＤＳ、信号線３３の電圧（Ｖsig／Ｖofs）、駆動トランジスタ２２のゲート電圧Ｖg及びソース電圧Ｖsのそれぞれの変化を示している。
【００４９】  尚、書込みトランジスタ２３がＮチャネル型であるため、書込み走査信号ＷＳの高電圧の状態がアクティブ状態となり、低電圧の状態が非アクティブ状態となる。そして、書込みトランジスタ２３は、書込み走査信号ＷＳのアクティブ状態で導通状態となり、非アクティブ状態で非導通状態となる。
【００５０】  図３のタイミング波形図において、時刻ｔ11から時刻ｔ19の期間が信号線３３の電圧の切替え周期、即ち、映像信号の信号電圧Ｖsigと基準電圧Ｖofsとの切替え周期であり、信号電圧Ｖsigと基準電圧Ｖofsとの切替えは１水平期間（１Ｈ）内に行われる。
【００５１】  時刻ｔ12よりも前が、前の表示フレームにおける有機ＥＬ素子２１の発光期間であり、時刻ｔ12になると、線順次走査の新しい表示フレーム（現表示フレーム）の非発光期間に入る。そして、書込み走査信号ＷＳがアクティブ状態となる時刻ｔ13から時刻ｔ15までの期間が、書込みトランジスタ２３が基準電圧Ｖofsを画素２０内に書き込む書込み期間となる。また、電源供給線３２の電圧ＤＳが第２電源電圧Ｖiniから第１電源電圧Ｖccpに切り替わる時刻ｔ14から、書込み走査信号ＷＳが非アクティブ状態に遷移する時刻ｔ15までの期間が、駆動トランジスタ２２の閾値電圧Ｖthのばらつきに起因する駆動電流のばらつきを補正する閾値補正期間となる。
【００５２】  また、時刻ｔ16から時刻ｔ19までの期間において、信号線３３の電圧が映像信号の信号電圧Ｖsigとなる。そして、時刻ｔ17から時刻ｔ18までの期間で、書込み走査信号ＷＳが再びアクティブ状態となることで、書込みトランジスタ２３が導通状態となる。これにより、書込みトランジスタ２３によって映像信号の信号電圧Ｖsigが画素２０内に書き込まれるとともに、駆動トランジスタ２２の移動度ｕのばらつきに起因する駆動電流のばらつきを補正する移動度補正処理が行われる。すなわち、時刻ｔ17から時刻ｔ18までの期間が、信号電圧Ｖsigの書込み＆移動度補正期間となる。そして、時刻ｔ18になると、現表示フレームの発光期間に入る。
【００５３】  尚、図３のタイミング波形図において、Ｖcathは有機ＥＬ素子２１のカソード電圧である。また、Ｖthelは有機ＥＬ素子２１の閾値電圧である。
【００５４】［移動度補正時間の短縮化について］  以上説明した有機ＥＬ表示装置１０において、移動度補正動作中の駆動トランジスタ２２のソース電圧の変化は、駆動トランジスタ２２の電流供給能力と駆動トランジスタ２２のソース電極に接続されている画素容量の容量値との関係によって決定される。具体的には、移動度補正動作後の駆動トランジスタ２２のソース電圧Ｖは、次式（１）で与えられる。
【００５５】
2016072140.tif 000003
【００５６】  ここで、Ｖsigは映像信号の信号電圧、Ｖthは駆動トランジスタ２２の閾値電圧、Ｖsは移動度補正動作前の駆動トランジスタ２２のソース電圧、ｔは移動度補正時間、βは駆動トランジスタ２２の電流供給能力である。また、Ｃは画素容量の容量値である。そして、保持容量２４の容量値をＣs、有機ＥＬ素子２１の等価容量の容量値をＣoled、補助容量２５の容量値をＣsubとすると、Ｃ＝Ｃs＋Ｃoled＋Ｃsubとなる。また、駆動トランジスタ２２の電流供給能力βは、β＝ｕ×Ｃox×（Ｗ／Ｌ）なる式で与えられる。ここで、ｕは駆動トランジスタ２２のチャネルを構成する半導体薄膜の移動度、Ｃoxは駆動トランジスタ２２の単位面積当たりのゲート容量、Ｗはチャネル幅、Ｌはチャネル長である。
【００５７】  上記の式（１）より、駆動トランジスタ２２の電流供給能力βが大きく、画素容量の容量値Ｃが小さいほど、同一の移動度補正時間ｔにおける駆動トランジスタ２２のソース電圧の上昇（Ｖs→Ｖ）が大きくなることがわかる。
【００５８】  すなわち、駆動トランジスタ２２の電流供給能力βが大きく、画素容量の容量値Ｃが小さい場合は、図４Ａに示すように、移動度補正動作中の駆動トランジスタ２２のソース電圧Ｖsの上昇スピードが速く、信号電圧Ｖsigの書き込み中にＶcath＋Ｖthelの電圧値に到達することがある。そして、駆動トランジスタ２２のソース電圧ＶsがＶcath＋Ｖthelの電圧値に到達した瞬間に有機ＥＬ素子２１に電流が流れ始めるため、移動度補正が適切に行われなかったり、有機ＥＬ素子２１が誤発光したりし、ユニフォーミティの悪化の要因となる。
【００５９】  そこで、図４Ｂに示すように、移動度補正時間（信号書込み＆移動度補正期間）を短縮し、有機ＥＬ素子２１に電流が流れ始める前、即ち、有機ＥＬ素子２１がターンオンする前に、移動度補正動作を終了する駆動が考えられる。移動度補正時間は、図３のタイミング波形図における書込み走査信号ＷＳの２つ目のパルスである移動度補正パルスのパルス幅で決まる。従って、移動度補正パルスを短パルス幅化することによって移動度補正時間を短縮することができる。そして、この駆動により、移動度補正期間中に有機ＥＬ素子２１がターンオンすることによるユニフォーミティの悪化を抑制することができる。
【００６０】  ところで、上記の駆動、即ち、有機ＥＬ素子２１がターンオンする前に、移動度補正動作を終了する駆動を実現するには、狭い（短い）パルス幅の移動度補正パルスを生成するための回路が必要になる。一般に、表示パネル７０には数１００ｎｓｅｃ程度のパルス幅のパルス信号が入力され、このパルス信号に基づいて表示パネル７０内において移動度補正パルスを含む書込み走査信号ＷＳの生成が行われる。このような環境下において、移動度補正パルスを短パルス幅化する、具体的には、数ｎｓｅｃ程度のパルス幅の移動度補正パルスを生成するには、表示パネル７０上にパルス幅調整回路を形成する必要がある。
【００６１】［パルス幅調整回路］  図５に、画素アレイ部３０の周辺回路におけるパルス幅調整回路の構成例を示す。図５には、画素アレイ部３０及びその周辺回路の一つである書込み走査部４０についても図示している。
【００６２】  書込み走査部４０は、例えばシフトレジスタ回路から構成され、入力端子７１，７２を介して表示パネル７０外から入力されるクロックパルスＷＳＣＫ及びスタートパルスＷＳＳＴに基づいて、各シフト段からシフト信号ＷＳＳＲ1〜ＷＳＳＲmを出力する。シフト信号ＷＳＳＲ1〜ＷＳＳＲmは、画素行毎に設けられたスイッチ回路４１1〜４１mを経て、移動度補正パルスを含む書込み走査信号ＷＳ1〜ＷＳmとして画素アレイ部３０の各画素行に対して供給される。
【００６３】  表示パネル７０上の周辺回路には更に、入力端子７３，７４を介してイネーブル信号ＷＳＥＮ1，ＷＳＥＮ2が入力される。イネーブル信号ＷＳＥＮ1，ＷＳＥＮ2のパルス幅は、数１００ｎｓｅｃ程度である。このイネーブル信号ＷＳＥＮ1，ＷＳＥＮ2は、レベルシフト（Ｌ／Ｓ）回路７５，７６を介してパルス幅調整回路８０に供給される。パルス幅調整回路８０は、遅延回路部８１及びゲート回路部８２から構成されている。
【００６４】  遅延回路部８１は、移動度補正パルスのパルス幅を決めるための回路部分であり、複数のインバータ回路が直列に接続された構成となっている。ゲート回路部８２は、ＮＡＮＤ回路８２１、インバータ回路８２２、ＮＯＲ回路８２３、及び、インバータ回路８２４から構成されている。ＮＡＮＤ回路８２１は、遅延回路部８１の入力信号と出力信号とを２入力としている。ＮＡＮＤ回路８２１の出力信号は、インバータ回路８２２を介してＮＯＲ回路８２３の一方の入力信号Ａとなる。入力信号Ａのパルス幅は、数ｎｓｅｃ程度であり、移動度補正パルスのパルス幅となる。
【００６５】  ＮＯＲ回路８２３は、レベルシフト回路７６を経たイネーブル信号ＷＳＥＮ2を他方の入力信号としている。ＮＯＲ回路８２３の出力信号は、インバータ回路８２４を介してバッファ回路８３に供給される。バッファ回路８３は、複数のインバータ回路が直列に接続された構成となっている。バッファ回路８３の出力信号Ｂは、スイッチ回路４１1〜４１mに供給される。
【００６６】  図６に、図５の各部の信号の波形を示す。具体的には、図６には、クロックパルスＷＳＣＫ、スタートパルスＷＳＳＴ、イネーブル信号ＷＳＥＮ1，ＷＳＥＮ2、ＮＯＲ回路８２３の一方の入力信号Ａ、及び、バッファ回路８３の出力信号Ｂの各波形を示している。図６には更に、書込み走査部４０の４画素行分のシフト信号ＷＳＳＲ1，ＷＳＳＲ2，ＷＳＳＲ3，ＷＳＳＲ4と、４画素行分の書込み走査信号ＷＳ1，ＷＳ2，ＷＳ3，ＷＳ4との各波形を示している。
【００６７】  上述したように、移動度補正パルスの短パルス幅化を図るためには、上記の構成のパルス幅調整回路８０を表示パネル７０上に形成する必要がある。また、画素アレイ部３０の各画素２０に対して書込み走査信号ＷＳを出力する際も、パルスの遅延を防ぐためにスイッチ回路４１1〜４１mの素子サイズを大きくする必要がある。素子サイズを大きくすると、スイッチ回路４１1〜４１mのドレイン（ソース）に接続される配線に付く寄生容量が大きくなるため、バッファ回路８３の素子サイズを大きくする必要がある。
【００６８】  このように、移動度補正パルスの短パルス幅化を図るためには、パルス幅調整回路８０を表示パネル７０上に形成したり、バッファ回路８３の素子サイズを大きくしたりする必要があるため、画素アレイ部３０の周辺回路の回路規模が増大する。これにより、表示パネル７０上の周辺回路が配置される画素アレイ部３０の周辺回路領域の面積、即ち、額縁領域の面積が大きくなる。また、表示パネル７０の基板として、シリコン基板等の半導体基板を用いる構成を採る場合には、理収（理論収率）が低下するために表示装置のコストの増加に繋がる。
【００６９】＜本開示の実施形態に係る表示装置＞  そこで、本開示の実施形態に係るアクティブマトリクス型有機ＥＬ表示装置は、移動度補正のための駆動パルス、即ち、移動度補正パルスを短パルス幅化することなく、移動度補正期間のより短縮化を図る。具体的には、画素アレイ部３０の画素列毎に画素列に沿ってコモン線を設ける（配線する）ようにする。画素列毎に画素列に沿って配線されたコモン線には、通常、微細な画素回路個々で形成される画素容量に比べて容量値が大きい寄生容量が存在することになる。
【００７０】  一方、画素（画素回路）２０の各々には、コモン線と駆動トランジスタ２２のソース電極との間を選択的に接続するスイッチングトランジスタを設けるようにする。このスイッチングトランジスタが導通状態になることで、駆動トランジスタ２２のソース電極にコモン線の寄生容量が付加されるため、先述した式（１）の画素容量Ｃの容量値が増大する。そして、画素容量Ｃの容量値が増大することで、当該容量値で決まる補正期間、より具体的には、移動度補正期間を短縮できる。
【００７１】  すなわち、コモン線の寄生容量を画素容量Ｃとして利用することにより、画素容量Ｃの容量値を増大できるため、移動度補正パルスのパルス幅を狭くしなくても、移動度補正期間の短縮化を図ることができる。移動度補正パルスのパルス幅を狭くしなくてもよいということは、移動度補正パルスを短パルス幅化するためのパルス幅調整回路８０（図５参照）を表示パネル７０上に形成しなくて済むということである。従って、画素アレイ部３０の周辺回路の回路規模を増大させることなく、移動度補正期間を短縮できる。そして、移動度補正期間の短縮化により、移動度補正期間中に有機ＥＬ素子２１がターンオンすることによるユニフォーミティの悪化を抑制することができる。
【００７２】  また、画素アレイ部３０の周辺回路の回路規模を抑えることができることで、移動度補正パルスの短パルス幅化を図る場合に比べて、表示パネル７０の狭額縁化を図ることができるため、表示パネル７０を小型化できる。また、表示パネル７０の基板として、シリコン基板等の半導体基板を用いる構成を採る場合には、理収の向上が望めるために表示装置の低コスト化に寄与できる。
【００７３】  上述した本開示の技術は、画素（画素回路）２０を構成するトランジスタがＮチャネル型のトランジスタから成る場合にも、Ｐチャネル型のトランジスタから成る場合にも適用可能である。以下に、Ｎチャネル型のトランジスタから成る画素回路を実施例１に係る画素回路として説明し、Ｐチャネル型のトランジスタから成る画素回路を実施例２に係る画素回路として説明する。以下の説明から明らかなように、実施例１に係る画素回路は、実施例２に係る画素回路に比べて、画素回路の構成素子数が少なくて済む利点がある。
【００７４】  尚、以下に説明する各実施例においては、表示パネル７０の基板として、シリコン基板等の半導体基板を用いる場合を例に挙げて説明するが、これに限られるものではない。すなわち、表示パネル７０の基板としては、シリコン基板等の半導体基板を用いることもできるし、ガラス基板等の透明絶縁性基板を用いることもできる。
【００７５】［実施例１］  図７は、実施例１に係る画素回路を備える有機ＥＬ表示装置の構成の概略を示すシステム構成図である。
【００７６】  図７に示すように、実施例１に係る画素回路２０Ａは、有機ＥＬ素子２１、駆動トランジスタ２２、書込みトランジスタ２３、保持容量２４、及び、補助容量２５に加えて、スイッチングトランジスタ２６を有する構成となっている。駆動トランジスタ２２、書込みトランジスタ２３、及び、スイッチングトランジスタ２６は、Ｎチャネル型のＭＯＳトランジスタから成る。
【００７７】  尚、補助容量２５については、有機ＥＬ素子２１の等価容量を補助するためのものであり、必須の構成要素ではない。従って、有機ＥＬ素子２１の等価容量を十分に確保できる場合には、当該補助容量２５を除いた回路構成とすることも可能である。
【００７８】  上記の構成の画素回路２０Ａは、行列状に２次元配置されて画素アレイ部３０を構成している。この画素回路２０Ａの行列状の配置に対して、画素列毎に画素列に沿ってコモン線３５1〜３５n（以下、総称して「コモン線３５」と記述する場合もある）が配線されている。
【００７９】  画素回路２０Ａにおいて、スイッチングトランジスタ２６は、駆動トランジスタ２２のソース電極とコモン線３５との間に接続されている。また、スイッチングトランジスタ２６のゲート電極は、画素行毎に画素行に沿って配線された制御線３６1〜３６m（以下、総称して「制御線３６」と記述する場合もある）に接続されている。
【００８０】  実施例１に係る画素回路２０Ａを備える有機ＥＬ表示装置１０は、画素アレイ部３０の周辺回路として、書込み走査部４０及び信号出力部６０に加えて、制御走査部９０を備えている。制御走査部９０は、例えば、画素アレイ部３０に関して書込み走査部４０と同じ側の周辺回路領域（額縁領域）、より具体的には、画素アレイ部３０の図の左右方向（行方向）の一方側の周辺回路領域に設けられている。尚、書込み走査部４０及び制御走査部９０を共に、画素アレイ部３０の図の左右方向の両側の周辺回路領域に画素アレイ部３０を挟んで配置する構成を採ることも可能である。
【００８１】  制御線３６1〜３６mの各一端は、制御走査部９０の対応する行の出力端にそれぞれ接続されている。制御走査部９０は、書込み走査部４０と同様に、シフトレジスタ回路等によって構成されている。制御走査部９０は、書込み走査部４０による線順次走査に同期して、閾値補正処理の開始前から移動度補正処理の終了後までの期間に亘ってアクティブ状態（本例では、高電圧の状態）となる制御信号ＡＺ1〜ＡＺm（以下、総称して「制御信号ＡＺ」と記述する場合もある）を出力する。
【００８２】  この制御信号ＡＺは、画素行毎に画素行に沿って配線された制御線３６1〜３６m（以下、総称して「制御線３６」と記述する場合もある）を通してスイッチングトランジスタ２６のゲート電極に印加される。画素回路２０Ａにおいて、スイッチングトランジスタ２６は、制御線３６を通してゲート電極に印加される制御信号ＡＺに応答して導通状態になることで、駆動トランジスタ２２のソース電極とコモン線３５との間を選択的に接続する。
【００８３】  実施例１に係る画素回路２０Ａを備える有機ＥＬ表示装置１０は、画素アレイ部３０の周辺回路として、書込み走査部４０、信号出力部６０、及び、制御走査部９０に加えて、リセット制御部１００を備えている。一方、画素アレイ部３０の周辺回路領域（額縁領域）において、コモン線３５1〜３５nの各一端には、スイッチ素子１０１1〜１０１n（以下、総称して「スイッチ素子１０１」と記述する場合もある）が接続されている。
【００８４】  スイッチ素子１０１1〜１０１nは、例えばＮチャネル型のＭＯＳトランジスタから成り、各ゲート電極がリセット線１０２に共通に接続されている。リセット線１０２の一端は、リセット制御部１００の出力端に接続されている。リセット制御部１００は、１Ｈ（１水平期間）の周期でアクティブ状態となるリセット信号ＲＳをリセット線１０２に出力する。スイッチ素子１０１1〜１０１nは、リセット線１０２を通してゲート電極に印加されるリセット信号ＲＳに応答して導通状態となることで、コモン線３５1〜３５nに対して選択的に所定の電圧を印加する。所定の電圧は、閾値補正処理の準備時に駆動トランジスタ２２のソース電極に印加する電圧、即ち、第２電源電圧Ｖiniである。
【００８５】  上記の構成の実施例１に係る画素回路２０Ａにおいて、駆動トランジスタ２２のドレイン電極は、第１電源電圧Ｖccpの固定電源に接続されている。すなわち、実施例１に係る画素回路２０Ａでは、図２に示す画素回路２０の電源電圧ＤＳとは異なり、画素電源は固定電源（直流電源）でよいことになる。
【００８６】  また、表示パネル７０の基板がシリコン基板等の半導体基板から成ることで、駆動トランジスタ２２、書込みトランジスタ２３、及び、スイッチングトランジスタ２６は、ソース／ゲート／ドレイン／バックゲートの４つの端子を有することになる。そして、駆動トランジスタ２２、書込みトランジスタ２３、及び、スイッチングトランジスタ２６は、Ｎチャネル型のＭＯＳトランジスタから成ることで、バックゲートが一定の電位、具体的には０［Ｖ］に固定されることになる。具体的には、書込みトランジスタ２３のバックゲートには、バックゲート線３７1〜３７m（以下、総称して「バックゲート線３７」と記述する場合もある）を通して０［Ｖ］が印加されるようになっている。また、駆動トランジスタ２２のバックゲートは、駆動トランジスタ２２のソース電極に接続されている。
【００８７】  上述したように、実施例１に係る画素回路２０Ａを備える有機ＥＬ表示装置１０は、画素列毎に画素列に沿ってコモン線３５が配線され、当該コモン線３５がスイッチングトランジスタ２６を介して選択的に駆動トランジスタ２２のソース電極に画素毎に接続されるようになっている。また、コモン線３５は、画素アレイ部３０の領域外（即ち、周辺回路領域）において、スイッチ素子１０１を介して所定の電圧、具体的には、第２電源電圧Ｖiniの電源線に選択的に接続される。
【００８８】  ここで、コモン線３５には、コモン線３５の周辺のレイアウトとの間で形成される寄生容量Ｃpが存在する。具体的には、コモン線３５は、画素回路２０Ａに固定電圧を供給する配線とオーバーラップした状態（クロスした状態）で設けられており、当該配線などのレイアウトとの間に寄生容量Ｃpが形成されることになる。固定電圧を供給する配線としては、駆動トランジスタ２２に対して駆動電流を供給する電源線（電源電圧Ｖccpの固定電源と駆動トランジスタ２２のドレイン電極との間の配線）や、書込みトランジスタ２３に対してバックゲート電圧を印加するバックゲート線３７などを例示することができる。
【００８９】  コモン線３５の寄生容量Ｃpの容量値は、微細な画素回路２０Ａ個々で形成される画素容量の容量値Ｃ（＝Ｃs＋Ｃoled＋Ｃsub）に比べて極めて大きいことは明らかである。そして、スイッチングトランジスタ２６が導通状態となって、コモン線３５が駆動トランジスタ２２のソース電極に接続されることで、寄生容量Ｃpの容量値が画素容量の容量値Ｃに合成される。これにより、コモン線３５の寄生容量Ｃpは、画素回路２０Ａ全体の容量値（即ち、画素容量の容量値Ｃ）を増大させるとともに、有機ＥＬ素子２１の等価容量の容量値Ｃoledの不足分を補う作用をなす。
【００９０】  このようにして、移動度補正動作時に、寄生容量Ｃpの容量値を各画素回路２０Ａで使用することで、駆動トランジスタ２２の電流供給能力βに対する画素容量の容量値Ｃ（＝Ｃs＋Ｃoled＋Ｃsub＋Ｃp）の割合を大きくすることができる。これにより、移動度補正動作時における駆動トランジスタ２２のソース電圧Ｖsの上昇速度を遅くすることができるため、狭いパルス幅の移動度補正パルスを用意しなくても、移動度補正期間のより短縮化を図ることができる。
【００９１】（回路動作）  次に、実施例１に係る画素回路２０Ａを備える有機ＥＬ表示装置１０の回路動作について、図８のタイミング波形図を用いて説明する。図８のタイミング波形図には、リセット線１０２の電圧（リセット信号）ＲＳ、走査線３１の電圧（書込み走査信号）ＷＳ、制御線３６の電圧（制御信号）ＡＺ、信号線３３の電圧（Ｖsig／Ｖofs）、駆動トランジスタ２２のゲート電圧Ｖg及びソース電圧Ｖsのそれぞれの波形の変化を示している。
【００９２】  尚、書込みトランジスタ２３、スイッチングトランジスタ２６、及び、スイッチ素子１０１がＮチャネル型のトランジスタから成るため、書込み走査信号ＷＳ、制御信号ＡＺ、及び、リセット信号ＲＳの高電圧の状態がアクティブ状態となり、低電圧の状態が非アクティブ状態となる。そして、書込みトランジスタ２３は、書込み走査信号ＷＳのアクティブ状態で導通状態となり、非アクティブ状態で非導通状態となる。スイッチングトランジスタ２６は、制御信号ＡＺのアクティブ状態で導通状態となり、非アクティブ状態で非導通状態となる。また、スイッチ素子１０１は、リセット信号ＲＳのアクティブ状態で導通状態となり、非アクティブ状態で非導通状態となる。
【００９３】  有機ＥＬ素子２１の発光状態から、信号線３３の電圧が基準電圧Ｖofsになっている状態において、時刻ｔ21で書込み走査信号ＷＳがアクティブ状態になることで、書込みトランジスタ２３が導通状態となる。これにより、駆動トランジスタ２２のゲート電極に基準電圧Ｖofsが書き込まれるため、駆動トランジスタ２２から有機ＥＬ素子２１への駆動電流の供給が停止される。その結果、有機ＥＬ素子２１は消光状態となる。
【００９４】  次に、時刻ｔ22でリセット信号ＲＳがアクティブ状態になることで、スイッチ素子１０１が導通状態となり、コモン線３５に第２電源電圧Ｖiniを書き込むことによってコモン線３５の電位をリセットする。続いて、時刻ｔ23で制御信号ＡＺがアクティブ状態になることで、スイッチングトランジスタ２６が導通状態となる。これにより、駆動トランジスタ２２のソース電極に対して、コモン線３５からスイッチングトランジスタ２６を通して第２電源電圧Ｖiniが書き込まれ、閾値補正動作の準備に入る。
【００９５】  次に、時刻ｔ24で書込み走査信号ＷＳがアクティブ状態になった後、時刻ｔ25でリセット信号ＲＳが非アクティブ状態になることで、制御信号ＡＺがアクティブ状態のまま、即ち、スイッチングトランジスタ２６が導通状態のまま、閾値補正処理が開始される。そして、制御信号ＡＺのアクティブ期間における時刻ｔ25で信号線３３の電圧が基準電圧Ｖofsから映像信号の信号電圧Ｖsigに切り替わる。
【００９６】  その後引き続き制御信号ＡＺがアクティブ状態のまま、時刻ｔ27で書込み走査信号ＷＳが再度アクティブ状態になることで、書込みトランジスタ２３が導通状態となる。これにより、書込みトランジスタ２３によって映像信号の信号電圧Ｖsigが画素回路２０Ａ内に書き込まれるとともに、駆動トランジスタ２２の移動度ｕのばらつきに起因する駆動電流のばらつきを補正する移動度補正処理が行われる。そして、書込み走査信号ＷＳが非アクティブ状態になる時刻ｔ28で移動度補正処理が終了する。
【００９７】  すなわち、時刻ｔ27から時刻ｔ28までの期間が、信号電圧Ｖsigの書込み＆移動度補正期間となる。そして、時刻ｔ28になると、保持容量２４の保持電圧を一定に保ったまま、駆動トランジスタ２２のゲート電圧Ｖg及びソース電圧Ｖsが上昇する、所謂、ブートストラップ動作が行われ、発光動作に移行する。
【００９８】  上述した回路動作から明らかなように、閾値補正処理及び移動度補正処理は１Ｈ期間内に実行されることになる。本回路動作は、スイッチングトランジスタ２６が導通状態のまま、即ち、コモン線３５の寄生容量Ｃpを利用しながら移動度補正処理を行うことを特徴としている。この回路動作によれば、駆動トランジスタ２２の電流供給能力βに対して大きな容量（＝Ｃs＋Ｃoled＋Ｃsub＋Ｃp）に電流を流し込むことになるので、先述した式（１）に照らし合わせれば、移動度補正の処理速度を遅く（即ち、移動度補正時間を長く）することができる。
【００９９】  これにより、次のような作用、効果を得ることができる。すなわち、移動度補正用に狭いパルス幅の移動度補正パルスを用意する必要がなく、それを生成するパルス幅調整回路８０（図５参照）を表示パネル７０上に形成しなくて済むため、画素アレイ部３０の周辺回路の回路規模を増大させることなく、適切に移動度補正動作が行われる。
【０１００】  換言すれば、パルス幅調整回路８０を表示パネル７０上に形成する場合に比べて、画素アレイ部３０の周辺回路の回路規模を縮小しつつ移動度補正期間を短縮できる。そして、周辺回路の回路規模を縮小できることで、表示パネル７０の狭額縁化を図ることでき、その結果、表示パネル７０を小型にできる。また、移動度補正期間の短縮化により、移動度補正期間中に有機ＥＬ素子２１がターンオンすることによるユニフォーミティの悪化を抑制することができる。
【０１０１】  また、実施例１に係る画素回路２０Ａでは、閾値補正動作に先立って駆動トランジスタ２２のソース電圧Ｖsを第２電源電圧Ｖiniに設定する動作を、コモン線３５及びスイッチングトランジスタ２６を通して行うようにしている。これにより、駆動トランジスタ２２に駆動電流を供給する電源を第１電源電圧Ｖccpの固定電源とすることができ、その電源供給部を簡素化できるため、画素アレイ部３０の周辺回路の回路規模の縮小化を図ることができる。
【０１０２】  因みに、図２に示す画素回路２０の場合には、駆動トランジスタ２２に駆動電流を供給する電源を、電源電圧ＤＳ（Ｖccp／Ｖini）の可変電源とすることで、駆動トランジスタ２２を通してソース電圧Ｖsを第２電源電圧Ｖiniに設定するようにしていた。このように、第１電源電圧Ｖccpと第２電源電圧Ｖiniとに切り替え可能な可変電源にすると、電源供給走査部５０（図１参照）の出力段に大きな回路規模のバッファ回路が行毎に必要になるため、画素アレイ部３０の周辺回路の回路規模が大きくなってしまう。
【０１０３】  これに対して、実施例１に係る画素回路２０Ａでは、大きな回路規模のバッファ回路が行毎に必要な電源供給走査部５０が不要になるため、画素アレイ部３０の周辺回路の回路規模を縮小できる。そしてこれが、表示パネル７０の基板として、シリコン基板等の半導体基板を用いる構成を採る場合に、理収の向上に繋がるため、表示装置の低コスト化に寄与できる。
【０１０４】  また、移動度補正の処理速度が遅くなることで、最適補正マージンが増加するため、ユニフォーミティ改善に貢献できる。更に、信号書込み期間において、駆動トランジスタ２２のソース電極にコモン線３５の大きな寄生容量Ｃpが付加することになるため、映像信号の信号電圧Ｖsigの書込み時のソース電圧Ｖsの上昇を抑えることができる。これにより、信号電圧Ｖsigの書込みゲインＧが上昇するため、映像信号の信号電圧Ｖsigの低振幅化を実現できるとともに、低消費電力化に寄与できる。
【０１０５】  ここで、書込みゲインＧは、映像信号の信号電圧Ｖsigに対する保持容量２４の保持電圧Ｖgsの比率であり、次式（２）で与えられる。2016072140.tif 000004
ここで、Ｃgsは、駆動トランジスタ２２のゲート−ソース間容量の容量値である。
【０１０６】  また、実施例１に係る画素回路２０Ａでは、制御走査部９０が画素アレイ部３０に関して書込み走査部４０と同じ側の周辺回路領域に設けられている。これにより、駆動対象の画素回路２０Ａまでの書込み走査部４０及び制御走査部９０からの距離をほぼ等しくできるため、書込み走査信号ＷＳと制御信号ＡＺとの間の距離の違いに伴うタイミングずれを最小限に抑えることができる。その結果、駆動対象の画素回路２０Ａに対する駆動をより確実に行うことができる。
【０１０７】［実施例２］  図９は、実施例２に係る画素回路を備える有機ＥＬ表示装置の構成の概略を示すシステム構成図である。
【０１０８】  図９に示すように、実施例２に係る画素回路２０Ｂは、有機ＥＬ素子２１、駆動トランジスタ２２、書込みトランジスタ２３、及び、保持容量２４に加えて、第１，第２スイッチングトランジスタ２６，２７及び電流制御トランジスタ２８を有する構成となっている。駆動トランジスタ２２、書込みトランジスタ２３、第１，第２スイッチングトランジスタ２６，２７、及び、電流制御トランジスタ２８は、Ｐチャネル型のＭＯＳトランジスタから成る。
【０１０９】  上記の構成の画素回路２０Ｂは、行列状に２次元配置されて画素アレイ部３０を構成している。ここでは、図面の簡略化のために、１つの画素回路２０Ｂだけを図示している。画素回路２０Ｂの行列状の配置に対して、画素列毎に画素列に沿ってコモン線３５が配線されている。
【０１１０】  実施例２に係る画素回路２０Ｂを備える有機ＥＬ表示装置１０は、画素アレイ部３０の周辺回路として、書込み走査部４０及び信号出力部６０に加えて、第１制御走査部９０、第２制御走査部９１、及び、電流制御走査部９２を備えている。第１制御走査部９０及び第２制御走査部９１は、例えば、画素アレイ部３０に関して書込み走査部４０と同じ側の周辺回路領域、より具体的には、画素アレイ部３０の図の左右方向（行方向）の一方側の周辺回路領域に設けられている。
【０１１１】  画素回路２０Ｂにおいて、第１スイッチングトランジスタ２６は、駆動トランジスタ２２のソース電極とコモン線３５との間に接続されている。また、第１スイッチングトランジスタ２６のゲート電極は、画素行毎に画素行に沿って配線された第１制御線３６に接続されている。第１制御線３６の一端は、第１制御走査部９０の対応する行の出力端に接続されている。第１制御走査部９０は、書込み走査部４０と同様に、シフトレジスタ回路等によって構成されている。第１制御走査部９０は、書込み走査部４０による線順次走査に同期して、閾値補正処理の開始前から移動度補正処理の終了後までの期間に亘ってアクティブ状態（本例では、低電圧の状態）となる第１制御信号ＡＺ１を出力する。
【０１１２】  第２スイッチングトランジスタ２７は、駆動トランジスタ２２のドレイン電極と有機ＥＬ素子２１のアノード電極との接続ノードと、低電位側の電源電圧Ｖccの電源線との間に接続されている。また、第２スイッチングトランジスタ２７のゲート電極は、画素行毎に画素行に沿って配線された第２制御線３８に接続されている。第２制御線３８の一端は、第２制御走査部９１の対応する行の出力端に接続されている。第２制御走査部９１は、書込み走査部４０と同様に、シフトレジスタ回路等によって構成されている。第２制御走査部９１は、書込み走査部４０による線順次走査に同期して、閾値補正処理の開始前から発光開始までの期間に亘ってアクティブ状態となる第２制御信号ＡＺ２を出力する。
【０１１３】  電流制御トランジスタ２８は、高電位側の電源電圧Ｖddの電源線と駆動トランジスタ２２のソース電極との間に接続されている。また、電流制御トランジスタ２８のゲート電極は、画素行毎に画素行に沿って配線された第３制御線３９に接続されている。第３制御線３９の一端は、電流制御走査部９２の対応する行の出力端に接続されている。電流制御走査部９２は、書込み走査部４０と同様に、シフトレジスタ回路等によって構成されている。電流制御走査部９２は、書込み走査部４０による線順次走査に同期して、閾値補正処理の開始時から発光開始の前までの期間に亘って非アクティブ状態（本例では、高電圧の状態）となり、それ以外の期間ではアクティブ状態となる電流制御信号ＤＳを出力する。
【０１１４】  実施例２に係る画素回路２０Ｂを備える有機ＥＬ表示装置１０は、画素アレイ部３０の周辺回路として、書込み走査部４０、信号出力部６０、第１制御走査部９０、第２制御走査部９１、及び、電流制御走査部９２に加えて、リセット制御部１００を備えている。一方、画素アレイ部３０の周辺回路領域（額縁領域）において、コモン線３５の一端には、スイッチ素子１０１が接続されている。
【０１１５】  スイッチ素子１０１は、例えばＰチャネル型のＭＯＳトランジスタから成り、ゲート電極がリセット線１０２に接続されている。リセット線１０２の一端は、リセット制御部１００の出力端に接続されている。リセット制御部１００は、１Ｈの周期でアクティブ状態となるリセット信号ＲＳをリセット線１０２に出力する。スイッチ素子１０１は、リセット線１０２を通してゲート電極に印加されるリセット信号ＲＳに応答して導通状態となることで、コモン線３５に対して選択的に所定の電圧を印加する。所定の電圧は、閾値補正処理の準備時に駆動トランジスタ２２のソース電極に印加する電圧、即ち、高電位側の電源電圧Ｖccpである。
【０１１６】  ここでは、表示パネル７０の基板がシリコン基板等の半導体基板から成る場合を例に挙げている。従って、駆動トランジスタ２２、書込みトランジスタ２３、第１，第２スイッチングトランジスタ２６，２７、及び、電流制御トランジスタ２８は、バックゲートを含む４つの端子を有することになる。そして、これらのトランジスタ２２，２３，２６〜２８は、Ｐチャネル型のＭＯＳトランジスタから成ることで、バックゲートが一定の電位、具体的には高電位側の電源電圧Ｖccpに固定されることになる。
【０１１７】  図９では、図面の簡略化のために、高電位側の電源電圧Ｖccpを各トランジスタ２２，２３，２６〜２８に印加する各バックゲート線については図示を省略しているが、実施例１の場合と同様に、これらのバックゲート線に対してコモン線３５がオーバーラップした状態（クロスした状態）で設けられることになる。
【０１１８】（回路動作）  次に、実施例２に係る画素回路２０Ｂを備える有機ＥＬ表示装置１０の回路動作について、図１０のタイミング波形図を用いて説明する。図１０のタイミング波形図には、信号線３３の電圧（Ｖsig／Ｖofs）、電流制御信号ＤＳ、第１，第２制御信号ＡＺ１，ＡＺ２、書込み走査信号ＷＳ、リセット信号ＲＳ、並びに、駆動トランジスタ２２のソース電圧Ｖs、ゲート電圧Ｖg、及び、ドレイン電圧Ｖdのそれぞれの変化を示している。
【０１１９】  尚、画素回路２０Ｂの各トランジスタがＰチャネル型のトランジスタから成るため、電流制御信号ＤＳ、第１，第２制御信号ＡＺ１，ＡＺ２、書込み走査信号ＷＳ、及び、リセット信号ＲＳの低電圧の状態がアクティブ状態となり、高電圧の状態が非アクティブ状態となる。そして、書込みトランジスタ２３は、書込み走査信号ＷＳのアクティブ状態で導通状態となり、非アクティブ状態で非導通状態となる。第１，第２スイッチングトランジスタ２６，２７は、第１，第２制御信号ＡＺ１，ＡＺ２のアクティブ状態で導通状態となり、非アクティブ状態で非導通状態となる。電流制御トランジスタ２８は、電流制御信号ＤＳのアクティブ状態で導通状態となり、非アクティブ状態で非導通状態となる。また、スイッチ素子１０１は、リセット信号ＲＳのアクティブ状態で導通状態となり、非アクティブ状態で非導通状態となる。
【０１２０】  図１０のタイミング波形図において、時刻ｔ31から時刻ｔ42までの期間が１水平期間（１Ｈ）となる。有機ＥＬ素子２１の発光状態から、信号線３３の電圧が基準電圧Ｖofsになっている状態において、時刻ｔ32で書込み走査信号ＷＳ及び第１，第２制御信号ＡＺ１，ＡＺ２がアクティブ状態になることで、書込みトランジスタ２３及び第１，第２スイッチングトランジスタ２６，２７が導通状態となる。これにより、駆動トランジスタ２２のゲート電極に基準電圧Ｖofsが書き込まれるために、駆動トランジスタ２２から有機ＥＬ素子２１への駆動電流の供給が停止される。その結果、有機ＥＬ素子２１は消光状態となる。
【０１２１】  また、このとき、リセット信号ＲＳがアクティブ状態にあり、スイッチ素子１０１が導通状態にあるため、コモン線３５には電源電圧Ｖccpが印加された状態にある。従って、駆動トランジスタ２２のソース電極には第１スイッチングトランジスタ２６によって電源電圧Ｖccpが書き込まれる。また、駆動トランジスタ２２のドレイン電極には第２スイッチングトランジスタ２７によって電源電圧Ｖssが書き込まれる。
【０１２２】  次に、時刻ｔ33でリセット信号ＲＳがアクティブ状態になることで、スイッチ素子１０１が非導通状態になるため、コモン線３５に対する電源電圧Ｖccpの印加が解除される。そして、時刻ｔ32から、電流制御信号ＤＳがアクティブ状態から非アクティブ状態に遷移する時刻ｔ34までの期間が、有機ＥＬ素子２１の消光、駆動トランジスタ２２のソース電圧Ｖs、ドレイン電圧Ｖdのリセット、及び、閾値補正処理の準備の期間となる。
【０１２３】  次に、書込み走査信号ＷＳ及び第１，第２制御信号ＡＺ１，ＡＺ２がアクティブ状態のまま、時刻ｔ34で電流制御信号ＤＳが非アクティブ状態となり、電流制御トランジスタ２８が非動作通状態になることによって閾値補正期間に入る。閾値補正期間は、時刻ｔ34から書込み走査信号ＷＳが非アクティブ状態に遷移する時刻ｔ35までの期間となる。
【０１２４】  その後、時刻ｔ36で信号線３３の電圧が基準電圧Ｖofsから映像信号の信号電圧Ｖsigに切り替わる。次に、時刻ｔ37で書込み走査信号ＷＳが再びアクティブ状態になり、書込みトランジスタ２３が導通状態になることで、信号電圧Ｖsigが画素回路２０Ｂ内に取り込まれる（書き込まれる）。そして、時刻ｔ37から書込み走査信号ＷＳが非アクティブ状態に遷移する時刻ｔ38までの期間が信号書込み＆移動度補正期間となる。その後、時刻ｔ39で第１制御信号ＡＺ１が非アクティブ状態に遷移し、続いて、時刻ｔ40で電流制御信号ＤＳがアクティブ状態に遷移する。
【０１２５】  そして、時刻ｔ41で第２制御信号ＡＺ２が非アクティブ状態に遷移することで、有機ＥＬ素子２１の発光期間に入る。その後、時刻ｔ42でリセット信号ＲＳがアクティブ状態になることによって１Ｈ期間が終了する。すなわち、１Ｈ期間内において閾値補正処理及び移動度補正処理が実行されることになる。
【０１２６】  以上説明した実施例２に係る画素回路２０Ｂは、実施例１に係る画素回路２０Ａに比べて構成素子の数が多くなるものの、当該画素回路２０Ｂを備える有機ＥＬ表示装置１０においても、実施例１に係る画素回路２０Ａを備える有機ＥＬ表示装置１０と同様の作用、効果を得ることができる。すなわち、移動度補正用に狭いパルス幅の移動度補正パルスを用意する必要がなく、それを生成するパルス幅調整回路８０（図５参照）を表示パネル７０上に形成しなくて済むため、画素アレイ部３０の周辺回路の回路規模を増大させることなく、移動度補正期間を短縮できる。
【０１２７】  換言すれば、パルス幅調整回路８０を表示パネル７０上に形成する場合に比べて、画素アレイ部３０の周辺回路の回路規模を縮小しつつ移動度補正期間を短縮できる。そして、周辺回路の回路規模を縮小できることで、狭額縁化を図ることができ、それに伴って表示パネル７０を小型にできる。また、移動度補正期間の短縮化により、移動度補正期間中に有機ＥＬ素子２１がターンオンすることによるユニフォーミティの悪化を抑制することができる。
【０１２８】＜電子機器＞  以上説明した本開示の表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示部（表示装置）として用いることができる。一例として、例えば、テレビジョンセット、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話機等の携帯端末装置、ビデオカメラ、ヘッドマウントディスプレイ等の表示部として用いることができる。
【０１２９】  このように、あらゆる分野の電子機器において、その表示部として本開示の表示装置を用いることにより、以下のような効果を得ることができる。すなわち、本開示の技術によれば、移動度補正期間中に有機ＥＬ素子がターンオンすることによるユニフォーミティの悪化を抑制することができるため、画質の向上を図ることができる。また、小型な表示パネルの作製が可能になることで、理収を上げることができるため、表示部を含む電子機器のコストを低減できる。また、表示パネルが小型になることで、セットの小型化が可能となるため、製品（電子機器）の設計の自由度を上げることができる。
【０１３０】  本開示の表示装置は、封止された構成のモジュール形状のものをも含む。一例として、画素アレイ部に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やフレキシブルプリントサーキット（ＦＰＣ）などが設けられていてもよい。以下に、本開示の表示装置を用いる電子機器の具体例として、デジタルカメラ及びヘッドマウントディスプレイを例示する。但し、ここで例示する具体例は一例に過ぎず、これに限られるものではない。
【０１３１】（具体例１）  図１１は、レンズ交換式一眼レフレックスタイプのデジタルカメラの外観図であり、図１１Ａにその正面図を示し、図１１Ｂにその背面図を示す。レンズ交換式一眼レフレックスタイプのデジタルカメラは、例えば、カメラ本体部（カメラボディ）１１１の正面右側に交換式の撮影レンズユニット（交換レンズ）１１２を有し、正面左側に撮影者が把持するためのグリップ部１１３を有している。
【０１３２】  そして、カメラ本体部１１１の背面略中央にはモニタ１１４が設けられている。モニタ１１４の上部には、ビューファインダ（接眼窓）１１５が設けられている。撮影者は、ビューファインダ１１５を覗くことによって、撮影レンズユニット１１２から導かれた被写体の光像を視認して構図決定を行うことが可能である。
【０１３３】  上記の構成のレンズ交換式一眼レフレックスタイプのデジタルカメラにおいて、そのビューファインダ１１５として本開示の表示装置を用いることができる。すなわち、本例に係るレンズ交換式一眼レフレックスタイプのデジタルカメラは、そのビューファインダ１１５として本開示の表示装置を用いることによって作製される。
【０１３４】（具体例２）  図１２は、ヘッドマウントディスプレイの外観図である。ヘッドマウントディスプレイは、例えば、眼鏡形の表示部２１１の両側に、使用者の頭部に装着するための耳掛け部２１２を有している。このヘッドマウントディスプレイにおいて、その表示部２１１として本開示の表示装置を用いることができる。すなわち、本例に係るヘッドマウントディスプレイは、その表示部２１１として本開示の表示装置を用いることによって作製される。
【０１３５】  尚、本開示は以下のような構成をとることもできる。［１］発光部、映像信号の信号電圧を書き込む書込みトランジスタ、書込みトランジスタによって書き込まれた信号電圧を保持する保持容量、及び、保持容量が保持する信号電圧に基づいて発光部を駆動する駆動トランジスタを含む画素回路が行列状に配置されて成る画素アレイ部と、  画素列毎に画素列に沿って配線されたコモン線と、  を備え、  画素回路は、コモン線と駆動トランジスタのソース電極との間を選択的に接続するスイッチングトランジスタを有する、  表示装置。［２］画素アレイ部の周辺回路領域に設けられ、コモン線に対して選択的に所定の電圧を印加するスイッチ素子を有する、  上記［１］に記載の表示装置。［３］画素回路は、駆動トランジスタのゲート電圧の初期化電圧を基準として当該初期化電圧から駆動トランジスタの閾値電圧を減じた電圧に向けて、駆動トランジスタのソース電圧を変化させる閾値補正処理の機能を有し、  所定の電圧は、閾値補正処理の準備時に駆動トランジスタのソース電極に印加する電圧である、  上記［２］に記載の表示装置。［４］スイッチングトランジスタ及びスイッチ素子は、閾値補正処理の前に導通状態となり、駆動トランジスタのソース電極に所定の電圧を書き込む、  上記［３］に記載の表示装置。［５］スイッチ素子は、所定の電圧及び初期化電圧の書込み後非導通状態になり、閾値補正処理を実行させる、  上記［４］に記載の表示装置。［６］画素回路は、駆動トランジスタに流れる電流に応じた補正量で駆動トランジスタのゲート−ソース間の電位差に負帰還をかけることによって駆動トランジスタの移動度を補正する移動度補正処理の機能を有し、  閾値補正処理及び移動度補正処理を１水平期間内に実行する、  上記［５］に記載の表示装置。［７］コモン線は、画素回路に固定電圧を供給する配線とオーバーラップした状態で設けられている、  上記［１］乃至上記［６］のいずれかに記載の表示装置。［８］固定電圧を供給する配線は、駆動トランジスタに対して駆動電流を供給する電源線である、  上記［７］に記載の表示装置。［９］固定電圧を供給する配線は、駆動トランジスタに対してバックゲート電圧を印加する配線である、  上記［７］又は上記［８］に記載の表示装置。［１０］コモン線の寄生容量は、画素回路全体の容量値を増大させる、  上記［１］乃至上記［９］のいずれかに記載の表示装置。［１１］コモン線の寄生容量は、発光部の等価容量の容量値の不足分を補う作用をなす、  上記［１０］に記載の表示装置。［１２］コモン線の寄生容量の容量値は、保持容量の寄生容量の容量値よりも大きい、  上記［１０］又は上記［１１］に記載の表示装置。［１３］書込みトランジスタを駆動する書込み走査部と、  スイッチングトランジスタを駆動する制御走査部と、  を備え、  書込み走査部と制御走査部とは、画素アレイ部に関して同じ側の周辺回路領域に設けられている、  上記［１］乃至上記［１２］のいずれかに記載の表示装置。［１４］発光部、映像信号の信号電圧を書き込む書込みトランジスタ、書込みトランジスタによって書き込まれた信号電圧を保持する保持容量、及び、保持容量が保持する信号電圧に基づいて発光部を駆動する駆動���ランジスタを含む画素回路が行列状に配置されて成る画素アレイ部と、  画素列毎に画素列に沿って配線されたコモン線と、  を備える表示装置の駆動に当たって、  コモン線と駆動トランジスタのソース電極との間を選択的に接続するスイッチングトランジスタを有する画素回路において、スイッチングトランジスタを導通状態にすることによって画素容量の容量値を増大させる、  表示装置の駆動方法。［１５］発光部、映像信号の信号電圧を書き込む書込みトランジスタ、書込みトランジスタによって書き込まれた信号電圧を保持する保持容量、及び、保持容量が保持する信号電圧に基づいて発光部を駆動する駆動トランジスタを含む画素回路が行列状に配置されて成る画素アレイ部と、  画素列毎に画素列に沿って配線されたコモン線と、  を備え、  画素回路は、コモン線と駆動トランジスタのソース電極との間を選択的に接続するスイッチングトランジスタを有する、  表示装置を有する電子機器。
【符号の説明】
【０１３６】  １０・・・有機ＥＬ表示装置、２０，２０Ａ，２０Ｂ・・・単位画素（画素／画素回路）、２１・・・有機ＥＬ素子、２２・・・駆動トランジスタ、２３・・・書込みトランジスタ、２４・・・保持容量、２５・・・補助容量、２６・・・スイッチングトランジスタ（第１スイッチングトランジスタ）、２７・・・第２スイッチングトランジスタ、２８・・・電流制御トランジスタ、３０・・・画素アレイ部、３１（３１1〜３１m）・・・走査線、３２（３２1〜３２m）・・・電源供給線、３３（３３1〜３３n）・・・信号線、３４・・・共通電源線、３５（３５1〜３５n）・・・コモン線、３６（３６1〜３６m）・・・制御線、３７（３７1〜３７m）・・・バックゲート線、３７・・・第１制御線、３８・・・第２制御線、４０・・・書込み走査部、５０・・・電源供給走査部、６０・・・信号出力部、７０・・・表示パネル、７１〜７４・・・入力端子、７５，７６・・・レベルシフト（Ｌ／Ｓ）回路、８０・・・パルス幅調整回路、８１・・・遅延回路部、８２・・・ゲート回路部、８３・・・バッファ回路、９０・・・制御走査部（第１制御走査部）、９１・・・第２制御走査部、９２・・・電流制御走査部、１００・・・リセット制御部、１０１（１０１1〜１０１n）・・・スイッチ素子、１０２・・・リセット線、Ｃp・・・コモン線の寄生容量
【図１】
2016072140.tif 000005
【図２】
2016072140.tif 000006
【図３】
2016072140.tif 000007
【図４】
2016072140.tif 000008
【図５】
2016072140.tif 000009
【図６】
2016072140.tif 000010
【図７】
2016072140.tif 000011
【図８】
2016072140.tif 000012
【図９】
2016072140.tif 000013
【図１０】
2016072140.tif 000014
【図１１】
2016072140.tif 000015
【図１２】
2016072140.tif 000016
【国際調査報告】
2016072140.tif 000017
2016072140.tif 000018
2016072140.tif 000019
2016072140.tif 000020