(57)【要約】  磁気センサ（１０）は、ホイートストンブリッジ回路と、１対の電源配線（Ｌｖｃｃ、Ｌｇｎｄ）と、１対の信号配線（Ｌｉｎ１、Ｌｉｎ２）と、１対の電源パッド（Ｐｐ１、Ｐｐ２）と、１対の出力パッド（Ｐｏ１、Ｐｏ２）とを備える。ホイートストンブリッジ回路は、１対の電源ノード（Ｎｐ１、Ｎｐ２）と、１対の出力ノード（Ｎｏ１、Ｎｏ２）と、磁気抵抗素子（Ｒ１〜Ｒ４）とを含む。１対の電源配線は、並列接続される。
2015107949.tif 000002
【特許請求の範囲】
【請求項１】
磁気センサであって、
ホイートストンブリッジ回路と、
１対の電源配線と、
１対の信号配線と、
１対の電源パッドと、
１対の出力パッドとを備え、
前記ホイートストンブリッジ回路は、
１対の電源ノードと、
１対の出力ノードと、
前記１対の電源ノード間に、前記１対の出力ノードの一方を介して、直列接続された第１磁気抵抗素子および第２磁気抵抗素子と、
前記１対の電源ノード間に、前記１対の出力ノードの他方を介して、直列接続された第３磁気抵抗素子および第４磁気抵抗素子とを含み、
前記１対の電源ノードは、前記１対の電源パッドを介して、前記１対の電源配線と接続され、
前記１対の電源配線は、並列配置される、磁気センサ。
【請求項２】
前記１対の出力パッドの一方は、前記第１磁気抵抗素子と、前記第２磁気抵抗素子と、前記第３磁気抵抗素子と、前記第４磁気抵抗素子とで囲まれるブリッジ回路内部領域に配置され、
前記１対の出力パッドの他方は、前記ブリッジ回路内部領域の外側に配置され、
前記１対の電源配線は、前記ホイートストンブリッジ回路に対し、前記１対の出力パッドの他方が配置される側と反対側に配置される、請求項１に記載の磁気センサ。
【請求項３】
前記１対の電源パッドの一方および前記１対の電源配線の一方は、第１金属配線で接続され、
前記１対の電源パッドの他方および前記１対の電源配線の他方は、第２金属配線で接続される、請求項２に記載の磁気センサ。
【請求項４】
前記１対の電源配線は、ツイスト構造を有する、請求項２に記載の磁気センサ。
【請求項５】
前記第１磁気抵抗素子と、前記第２磁気抵抗素子と、前記第３磁気抵抗素子と、前記第４磁気抵抗素子とは、いずれも、メアンダ状の磁気抵抗素子で構成される、請求項１〜請求項４のいずれか１項に記載の磁気センサ。
【請求項６】
前記ホイートストンブリッジ回路と、前記１対の電源配線と、前記１対の信号配線と、前記１対の電源パッドと、前記１対の出力パッドとは、半導体基板に配置される、請求項１に記載の磁気センサ。
【請求項７】
前記ホイートストンブリッジ回路と、前記１対の電源パッドと、前記１対の出力パッドとは、半導体基板に配置され、
前記１対の電源配線および前記１対の信号配線は、配線基板に配置され、
前記配線基板には、前記半導体基板が搭載される、請求項１〜請求項４のいずれか１項に記載の磁気センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は磁気センサに関し、たとえば、４個の磁気抵抗素子で構成されるホイートストンブリッジ回路を備える磁気センサに関する。
【背景技術】
【０００２】
４個の磁気抵抗素子で構成されるホイートストンブリッジ回路を備える磁気センサは、良く知られている。たとえば、特開平８−２４２０２７号公報（特許文献１）は、４個の磁気抵抗素子で構成されるホイートストンブリッジ回路の出力端子対間の信号を差動増幅回路で増幅して出力する構成を開示する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平８−２４２０２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
４個の磁気抵抗素子で構成されるホイートストンブリッジ回路を備える磁気センサは、電源電圧が印加される１対の電源端子と、磁場の変化を電圧に変換して出力する１対の出力端子とを有する。各電源端子には、１対の電源配線を介して、直流電源から電源電圧が印加される。その結果、ホイートストンブリッジ回路の１対の電源端子と直流電源との間には、１対の電源配線により閉ループが形成されることになる。磁場の変化により閉ループに誘起された誘導起電力は、ホイートストンブリッジ回路に供給される電源電圧にノイズとして重畳し、磁気センサの測定精度低下を招く。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００５】
本発明のある局面に従う磁気センサは、ホイートストンブリッジ回路と、１対の電源配線と、１対の信号配線と、１対の電源パッドと、１対の出力パッドとを備える。ホイートストンブリッジ回路は、１対の電源ノードと、１対の出力ノードと、第１磁気抵抗素子〜第４磁気抵抗素子とを含む。第１磁気抵抗素子および第２磁気抵抗素子は、上記１対の電源ノード間に、上記１対の出力ノードの一方を介して、直列接続される。第３磁気抵抗素子および第４磁気抵抗素子は、上記１対の電源ノード間に、上記１対の出力ノードの他方を介して、直列接続される。上記１対の電源ノードは、上記１対の電源パッドを介して、上記１対の電源配線と接続される。上記１対の電源配線は、並列配置される。
【発明の効果】
【０００６】
本発明によれば、電源配線が形成する閉ループに誘起される誘導起電力が抑制され、高精度の測定が可能な磁気センサが実現される。
【図面の簡単な説明】
【０００７】
【図１】実施の形態１に係る磁気センサの構成を示す回路図である。
【図２】実施の形態１に係る磁気センサのレイアウト図である。
【図３】実施の形態１に係る磁気センサの比較例に係る磁気センサのレイアウト図である。
【図４】実施の形態１の変形例１に係る磁気センサのレイアウト図である。
【図５】実施の形態１の変形例２に係る磁気センサのレイアウト図である。
【図６】実施の形態１の変形例３に係る磁気センサのレイアウト図である。
【図７】実施の形態２に係る磁気センサのレイアウト図である。
【図８】実施の形態２の変形例に係る磁気センサのレイアウト図である。
【図９】実施の形態３に係る磁気センサのレイアウト図である。
【図１０】実施の形態３の変形例に係る磁気センサのレイアウト図である。
【図１１】実施の形態１に係る磁気センサを備える電流センサ回路の構成を示す回路図である。
【図１２】図１１に示される電流センサ回路が備える磁気センサの配置を説明する斜視図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照しつつ、実施の形態について説明する。実施の形態の説明において、個数、量などに言及する場合、特に記載ある場合を除き、必ずしもその個数、量などに限定されない。実施の形態の図面において、同一の参照符号や参照番号は、同一部分または相当部分を表わすものとする。また、実施の形態の説明において、同一の参照符号等を付した部分等に対しては、重複する説明は繰り返さない場合がある。
【０００９】
＜実施の形態１＞
図１は、実施の形態１に係る磁気センサ１０の構成を示す回路図である。
【００１０】
図１を参照して、磁気センサ１０は、ホイートストンブリッジ回路を構成する磁気抵抗素子Ｒ１〜Ｒ４を有する。磁気抵抗素子Ｒ１および磁気抵抗素子Ｒ３の各々の一端は、電源ノードＮｐ１と接続されている。磁気抵抗素子Ｒ１の他端は、出力ノードＮｏ１と接続されている。磁気抵抗素子Ｒ３の他端は、出力ノードＮｏ２と接続されている。磁気抵抗素子Ｒ２および磁気抵抗素子Ｒ４の各々の一端は、電源ノードＮｐ２と接続されている。磁気抵抗素子Ｒ２の他端は、出力ノードＮｏ１と接続されている。磁気抵抗素子Ｒ４の他端は、出力ノードＮｏ２と接続されている。
【００１１】
電源ノードＮｐ１は、電源配線Ｌｖｃｃを介して電源端子ＶＣＣと接続されている。電源ノードＮｐ２は、電源配線Ｌｇｎｄを介して電源端子ＧＮＤと接続されている。電源端子ＶＣＣおよび電源端子ＧＮＤは、それぞれ直流電源３の正極および負極と接続されている。なお、直流電源３に代えて定電流駆動源を用いても良い。出力ノードＮｏ１は、信号配線Ｌｉｎ１を介して差動増幅回路２の正極入力と接続されている。出力ノードＮｏ２は、信号配線Ｌｉｎ２を介して差動増幅回路２の負極入力と接続されている。差動増幅回路２は、出力ノードＮｏ１および出力ノードＮｏ２間の電圧を増幅し、磁気センサ出力Ｖｏを生成する。
【００１２】
磁気センサ１０および差動増幅回路２は、磁気センサ回路１００を構成する。磁気センサ回路１００において、上述の通り、ホイートストンブリッジ回路の電源ノードＮｐ１は、電源配線Ｌｖｃｃを介して直流電源３の正極と接続されている。ホイートストンブリッジ回路の電源ノードＮｐ２は、電源配線Ｌｇｎｄを介して直流電源３の負極と接続されている。その結果、ホイートストンブリッジ回路の電源ノードＮｐ１および電源ノードＮｐ２と、直流電源３の正極および負極との間には、電源配線Ｌｖｃｃおよび電源配線Ｌｇｎｄにより閉ループが形成されている。
【００１３】
この閉ループを通過する磁束密度の時間変化、すなわち磁場の時間変化に伴い発生する誘導起電力は、ホイートストンブリッジ回路に供給される電源電圧にノイズとして重畳する。ホイートストンブリッジ回路の電源電圧ノイズは、ホイートストンブリッジの出力電圧にノイズとして現れ、磁気センサ１０の測定精度を低下させる。閉ループの面積は、主に電源配線Ｌｖｃｃと電源配線Ｌｇｎｄとの間の距離に依存する。したがって、誘導起電力を小さくするには、電源配線Ｌｖｃｃと電源配線Ｌｇｎｄとの間の距離を極力短く設定することが重要となる。
【００１４】
図２は、実施の形態１に係る磁気センサ１０のレイアウト図である。
磁気センサ１０は、半導体基板ＳＵＢに、図１に示される磁気抵抗素子Ｒ１〜Ｒ４等が形成された構成を有する。図２（ａ）は、磁気センサ１０の平面図である。図２（ｂ）は、図２（ａ）のＩＩｂ−ＩＩｂ線に沿う磁気センサ１０の断面図である。図２（ａ）を参照して、磁気センサ１０の平面図を説明する。
【００１５】
（磁気抵抗素子およびホイートストンブリッジ回路の構成）
磁気抵抗素子Ｒ１〜Ｒ４は、一例として、磁性膜Ｍｇと、磁性膜Ｍｇ上に形成されたバーバーポール形状の電極とを有する構造とする。磁性膜Ｍｇは、たとえば、巨大磁気抵抗（ＧＭＲ：Giant  Magneto  Resistance）効果を有する膜、トンネル磁気抵抗（ＴＭＲ：Tunnel  Magneto  Resistance）効果を有する膜、または異方性磁気抵抗（ＡＭＲ：Anisotropic  Magneto  Resistance）効果を有する膜が適用されている。バーバーポール形状の電極には、アルミニウム等の金属膜が適用されている。磁気抵抗素子Ｒ１〜Ｒ４において、バーバーポール形状の電極が形成されていない磁性膜Ｍｇの領域は、バーバーポール状の電極によって電気的に直列接続された構成に相当する。磁気抵抗素子Ｒ１〜Ｒ４の表面は、いずれも図示されていないが、保護膜、シリコーン系ポッティング材、または樹脂系ポッティング材により覆われている。
【００１６】
図２（ａ）に示すように、紙面に平行な特定の方向をＸ方向とし、紙面に平行かつＸ方向と直交する方向をＹ方向とし、Ｘ方向およびＹ方向の各々と直交する方向をＺ方向とする。半導体基板ＳＵＢの表面と平行な面をＸＹ面とする。ここでは磁気センサ１０として、各磁気抵抗素子Ｒ１〜Ｒ４の短辺方向をＸ方向に配置され、長辺方向がＹ方向に配置された例を示す。この場合、磁気抵抗素子Ｒ１〜Ｒ４の感磁方向はＸ方向であり、磁気バイアス方向はＹ方向に設定される。
【００１７】
磁気抵抗素子Ｒ１の一端と、磁気抵抗素子Ｒ３の一端と、電源パッドＰｐ１とは、金属配線ＭＬを介して電源ノードＮｐ１と接続されている。磁気抵抗素子Ｒ２の一端と、磁気抵抗素子Ｒ４の一端と、電源パッドＰｐ２とは、金属配線ＭＬを介して電源ノードＮｐ２と接続されている。磁気抵抗素子Ｒ１の他端と、磁気抵抗素子Ｒ２の他端と、出力パッドＰｏ１とは、金属配線ＭＬを介して出力ノードＮｏ１と接続されている。磁気抵抗素子Ｒ３の他端と、磁気抵抗素子Ｒ４の他端と、出力パッドＰｏ２とは、金属配線ＭＬを介して出力ノードＮｏ２と接続されている。
【００１８】
（ブリッジ回路内部領域）
上述の通り、電源ノードＮｐ１と電源ノードＮｐ２との間には、出力ノードＮｏ１および金属配線ＭＬを介して、磁気抵抗素子Ｒ１と磁気抵抗素子Ｒ２とが直列接続されている。さらに、電源ノードＮｐ１と電源ノードＮｐ２との間には、出力ノードＮｏ２および金属配線ＭＬを介して、磁気抵抗素子Ｒ３と磁気抵抗素子Ｒ４とが直列接続されている。以下、本明細書において、金属配線ＭＬにより連結された磁気抵抗素子Ｒ１〜Ｒ４によって囲まれた領域を「ブリッジ回路内部領域」と定義する。
【００１９】
（パッドと配線の配置）
電源パッドＰｐ１と、電源パッドＰｐ２と、出力パッドＰｏ１とは、ブリッジ回路内部領域の外側に配置されている。一方、出力パッドＰｏ２は、ブリッジ回路内部領域の内側に配置されている。信号配線Ｌｉｎ１および信号配線Ｌｉｎ２は、いずれも、ホイートストンブリッジ回路に対して出力パッドＰｏ１が形成される側に、Ｙ方向に延伸するように配置されている。出力パッドＰｏ１と信号配線Ｌｉｎ１の一端とは、ボンディングワイヤＢＷにより接続されている。出力パッドＰｏ２と信号配線Ｌｉｎ２の一端とも、同様にボンディングワイヤＢＷにより接続されている。信号配線Ｌｉｎ１および信号配線Ｌｉｎ２の他端は、それぞれ、差動増幅回路２の正極入力および負極入力と接続されている。ボンディングワイヤＢＷは金属配線を構成する。
【００２０】
後述の通り、出力パッドＰｏ１／Ｐｏ２と信号配線Ｌｉｎ１／Ｌｉｎ２とを接続するボンディングワイヤＢＷの延伸する方向は、磁気抵抗素子Ｒ１〜Ｒ４の感磁方向であるＸ方向であることが好ましい。さらに、ボンディングワイヤＢＷのＺ方向の寸法は、小さいことが好ましい。ワイヤボンディングの方法としては、ボールボンディングまたはウェッジボンディングが適宜選択される。さらに、出力パッドＰｏ１／Ｐｏ２と信号配線Ｌｉｎ１／Ｌｉｎ２とを電気的に接続する方法は、ワイヤボンディングに限定されず、バンプボンディング、または半田もしくは導電性接着剤により金属配線を固定する方法も適用可能である。また、出力パッドＰｏ１等のボンディングパッドの形状は、矩形に限定されず、多角形または円形でも良い。
【００２１】
電源配線Ｌｖｃｃおよび電源配線Ｌｇｎｄは、いずれも、ホイートストンブリッジ回路に対して磁気抵抗素子Ｒ３および磁気抵抗素子Ｒ４側に配置され、かつＹ方向に延在するように形成されている。電源配線Ｌｖｃｃの一端は、ボンディングワイヤＢＷにより電源パッドＰｐ１と接続されている。電源配線Ｌｖｃｃの他端は、電源端子ＶＣＣを介して直流電源３の正極と接続されている。電源配線Ｌｇｎｄの一端は、ボンディングワイヤＢＷにより電源パッドＰｐ２と接続されている。電源配線Ｌｇｎｄの他端は、電源端子ＧＮＤを介して直流電源３の負極と接続されている。
【００２２】
電源配線Ｌｖｃｃおよび電源配線Ｌｇｎｄは、所定の間隔Ｄ１で並行に配置されている。この間隔Ｄ１の値は極力小さくすることが好ましい。一例として、電源配線Ｌｖｃｃおよび電源配線Ｌｇｎｄの加工寸法の最小値が適用される。電源配線Ｌｖｃｃと電源配線Ｌｇｎｄとの間に、所定の電圧が印可された状態またはフローティング状態に設定された別の配線または電極が配置される場合、それら別の配線または電極と電源配線Ｌｖｃｃまたは電源配線Ｌｇｎｄとの距離を適宜保ちつつ、電源配線Ｌｖｃｃと電源配線Ｌｇｎｄとの距離を短く設定することが好ましい。
【００２３】
図２（ｂ）を参照して、磁気センサ１０の断面図を説明する。図２（ｂ）では、半導体基板ＳＵＢに磁気抵抗素子Ｒ１と、磁気抵抗素子Ｒ３と、信号配線Ｌｉｎ１と、信号配線Ｌｉｎ２とが形成されている様子が示されている。なお、磁気抵抗素子Ｒ１〜Ｒ４等は、半導体基板ＳＵＢの表面に形成される絶縁膜（図示せず）によって半導体基板ＳＵＢから絶縁されている。絶縁膜は、たとえば二酸化珪素（ＳｉＯ２）からなる。図２（ｂ）では、磁気抵抗素子Ｒ１および磁気抵抗素子Ｒ３が含む磁性膜Ｍｇ上に、バーバーポール形状の電極が形成されている様子が簡略化されて示されている。磁気抵抗素子Ｒ３の図中右側に電源配線Ｌｖｃｃが配置されている。
【００２４】
図２（ａ）のＩＩｂ−ＩＩｂ線に沿う断面図である図２（ｂ）では、ボンディングワイヤＢＷは図示されないが、以下に、ボンディングワイヤＢＷの形状を説明する。ブリッジ回路内部領域の内側において、出力パッドＰｏ２は、磁気抵抗素子Ｒ１と磁気抵抗素子Ｒ３との間に配置されている。出力パッドＰｏ２と信号配線Ｌｉｎ２とは、磁気抵抗素子Ｒ１を超える高さのループ高（Ｚ方向の寸法）を有するボンディングワイヤＢＷにより互いに接続されている。ブリッジ回路内部領域の外側に配置された出力パッドＰｏ１と信号配線Ｌｉｎ１とも同様に、ボンディングワイヤＢＷにより互いに接続されている。
【００２５】
（閉ループの誘導起電力の抑制効果）
磁気センサ１０における閉ループの誘導起電力の抑制効果について説明する。
【００２６】
上述の通り、ホイートストンブリッジ回路の電源ノードＮｐ１および電源ノードＮｐ２と、直流電源３の正極および負極との間には、電源配線Ｌｖｃｃおよび電源配線Ｌｇｎｄにより閉ループが形成される。この閉ループに発生する誘導起電力は、主に、電源配線Ｌｖｃｃおよび電源配線Ｌｇｎｄの間隔Ｄ１と対向長とにより決定される面積、電源配線Ｌｖｃｃと電源パッドＰｐ１とを接続するボンディングワイヤＢＷのループ面積、ならびに電源配線Ｌｇｎｄと電源パッドＰｐ２とを接続するボンディングワイヤＢＷのループ面積に依存する。
【００２７】
実施の形態１に係る磁気センサ１０において、出力パッドＰｏ２は、ブリッジ回路内部領域の内側に配置され、出力パッドＰｏ１は、ブリッジ回路内部領域の図２（ａ）にて左外側に配置されている。信号配線Ｌｉｎ１および信号配線Ｌｉｎ２は、ホイートストンブリッジ回路に対し、電源配線Ｌｖｃｃおよび電源配線Ｌｇｎｄが配置される側と反対側に配置されている。したがって、電源配線Ｌｖｃｃおよび電源配線Ｌｇｎｄは、信号配線Ｌｉｎ１および信号配線Ｌｉｎ２との位置関係を考慮することなく、間隔Ｄ１を保ちつつ、Ｙ軸方向に延在させることができる。その結果、電源配線Ｌｖｃｃと電源配線Ｌｇｎｄとの間を通過するＺ方向の磁場に起因する誘導起電力（ノイズ）は抑制され、ホイートストンブリッジ回路に供給される電源電圧に重畳するノイズが低減される。
【００２８】
電源パッドＰｐ１と電源配線Ｌｖｃｃとを接続するボンディングワイヤＢＷと、電源パッドＰｐ２と電源配線Ｌｇｎｄとを接続するボンディングワイヤＢＷとは、いずれも、半導体基板ＳＵＢの同一面に配置された配線を接続するものであり、それらボンディングワイヤＢＷのループ面積は必要最小限に抑えられる。したがって、ボンディングワイヤのループ面を通過するＹ方向の磁場に起因する誘導起電力は抑制され、ホイートストンブリッジ回路に供給される電源電圧に重畳するノイズが低減される。
【００２９】
さらに、電源パッドＰｐ１と電源配線Ｌｖｃｃとを接続するボンディングワイヤＢＷの方向と、電源パッドＰｐ２と電源配線Ｌｇｎｄとを接続するボンディングワイヤＢＷの方向とは、いずれも、磁気抵抗素子Ｒ１〜Ｒ４の感磁方向であるＸ方向とほぼ同一方向に設定される。したがって、Ｘ方向の磁場に起因してボンディングワイヤＢＷに発生するノイズも低減される。
【００３０】
以上の通り、ホイートストンブリッジ回路の電極ノードＮｐ１および電極ノードＮｐ２と、直流電源３の正極および負極との間とを接続する電源配線Ｌｖｃｃおよび電源配線Ｌｇｎｄにより閉ループが形成される。この閉ループに発生する誘導起電力は、電源配線Ｌｖｃｃと電源配線Ｌｇｎｄとの間隔、ボンディングワイヤＢＷのループ方向、またはループ高を適切に設定することで抑制可能である。閉ループに発生する誘導起電力を抑制することで、ホイートストンブリッジ回路の電源電圧に重畳するノイズが低減され、磁気センサ１０の測定精度が向上する。
【００３１】
図３は、実施の形態１に係る磁気センサ１０の比較例に係る磁気センサ１０Ｒのレイアウト図である。
【００３２】
図３において、図２と同一の符号が付されたものは同一の構成または機能を有するため、それらの重複説明は繰り返さない。図３の磁気センサ１０Ｒは、図２の磁気センサ１０において、出力パッドＰｏ２がブリッジ回路内部領域の右外側に配置されるとともに、信号配線Ｌｉｎ２も出力パッドＰｏ２側に配置されたものに相当する。
【００３３】
磁気センサ１０Ｒにおいて、出力パッドＰｏ２および信号配線Ｌｉｎ２は、磁気抵抗素子Ｒ１〜Ｒ４を挟んで、出力パッドＰｏ１および信号配線Ｌｉｎ１と対向する位置に配置される。したがって、電源配線Ｌｖｃｃと電源配線Ｌｇｎｄとの間隔Ｄ１Ｒは、磁気センサ１０における対応する間隔Ｄ１と比べて、信号配線Ｌｉｎ１、出力パッドＰｏ１、および磁気抵抗素子Ｒ１を挟む距離だけ増加する。その結果、Ｚ方向の磁場に起因して発生する誘導起電力、すなわちノイズは、磁気センサ１０と比較して大幅に増加し、磁気センサ１０Ｒの検出精度を大幅に低下させる。
【００３４】
＜実施の形態１の変形例１＞
図４は、実施の形態１の変形例１に係る磁気センサ１１のレイアウト図である。
【００３５】
図４（ａ）は、磁気センサ１１の平面図である。図４（ｂ）は、図４（ａ）のＩＶｂ−ＩＶｂ線に沿う磁気センサ１１の断面図である。
【００３６】
図４において、図２と同一の符号が付されたものは同一の構成または機能を有するため、それらの重複説明は繰り返さない。図４の磁気センサ１１は、図２の磁気センサ１０において、磁気抵抗素子Ｒ１〜Ｒ４、電源パッドＰｐ１、電源パッドＰｐ２、出力パッドＰｏ１、および出力パッドＰｏ２が半導体基板ＳＵＢに配置され、信号配線Ｌｉｎ１、信号配線Ｌｉｎ２、電源配線Ｌｖｃｃ、および電源配線Ｌｇｎｄが配線基板ＰＣＢに配置されたものに相当する。配線基板ＰＣＢは、たとえばガラスエポキシ基板である。
【００３７】
図４（ａ）に示される通り、磁気抵抗素子Ｒ１〜Ｒ４で構成されるホイートストンブリッジ回路が形成された半導体基板ＳＵＢは、配線基板ＰＣＢに搭載される。半導体基板ＳＵＢに配置された電源パッドＰｐ１および電源パッドＰｐ２は、それぞれ、電源配線Ｌｖｃｃおよび電源配線Ｌｇｎｄと、ボンディングワイヤＢＷにより接続される。同様に、半導体基板ＳＵＢに配置された出力パッドＰｏ１および出力パッドＰｏ２も、それぞれ、信号配線Ｌｉｎ１および信号配線Ｌｉｎ２と、ボンディングワイヤＢＷにより接続される。計４本のボンディングワイヤＢＷの延伸方向は、磁気抵抗素子Ｒ１〜Ｒ４の感磁方向であるＸ方向に揃えることが好ましい。
【００３８】
図４（ｂ）から理解される通り、半導体基板ＳＵＢに配置された電源パッドＰｐ１と、配線基板ＰＣＢに配置された電源配線Ｌｖｃｃとを接続するボンディングワイヤＢＷのループ長およびループ高は、実施の形態１に係る磁気センサ１０の場合と比べて増加する。しかしながら、配線基板ＰＣＢに配置される電源配線Ｌｖｃｃおよび電源配線Ｌｇｎｄの対向長および対向間隔Ｄ１の値は、加工最小寸法を適用することで、半導体基板ＳＵＢに配置される各電源配線の対向長および対向間隔の値と比較して、最小限の増加に抑えられる。したがって、配線基板ＰＣＢ上に、直接ホイートストンブリッジ回路が形成された半導体基板ＳＵＢを実装するＣＯＢ（Chip  On  Board)技術を適用した場合であっても、誘導起電力に起因するノイズの影響は最小限に抑えられる。
【００３９】
＜実施の形態１の変形例２＞
図５は、実施の形態１の変形例２に係る磁気センサ１２のレイアウト図である。
【００４０】
図５（ａ）は、磁気センサ１２の平面図である。図５（ｂ）は、図５（ａ）のＶｂ−Ｖｂ線に沿う磁気センサ１２の断面図である。
【００４１】
図５において、図４と同一の符号が付されたものは同一の構成または機能を有するため、それらの重複説明は繰り返さない。図５の磁気センサ１２は、図４の磁気センサ１１において、信号配線Ｌｉｎ１と信号配線Ｌｉｎ２との間隔をも、電源配線Ｌｖｃｃと電源配線Ｌｇｎｄとの間隔Ｄ１と同じくなるように設定した構成に相当する。
【００４２】
図１に示される通り、ホイートストンブリッジ回路の出力ノードＮｏ１および出力ノードＮｏ２と、差動増幅回路２の正極入力および負極入力との間には、信号配線Ｌｉｎ１および信号配線Ｌｉｎ２により閉ループが形成される。Ｚ方向の磁場に起因して閉ループに発生する誘導起電力は、差動増幅回路２の入力信号にノイズとして重畳し、磁気センサ１０の測定精度に悪影響を与える。
【００４３】
そこで、信号配線Ｌｉｎ１および信号配線Ｌｉｎ２の間隔を、電源配線Ｌｖｃｃおよび電源配線Ｌｇｎｄの間隔Ｄ１と同程度に設定することで、磁気センサ１２のさらなる高精度化が実現される。なお、出力パッドＰｏ１および信号配線Ｌｉｎ１を接続するボンディングワイヤＢＷの方向と、出力パッドＰｏ２および信号配線Ｌｉｎ２を接続するボンディングワイヤＢＷの方向とは、ともに、磁気抵抗素子Ｒ１〜Ｒ４の感磁方向であるＸ方向に設定することが好ましい。
【００４４】
図５（ａ）において、電源配線Ｌｖｃｃおよび電源配線Ｌｇｎｄの延伸方向（負のＹ方向）と信号配線Ｌｉｎ１および信号配線Ｌｉｎ２の延伸方向（正のＹ方向）とは、互いに反対方向に伸びているが、各配線は、これらの方向が同一方向となるように配置されても良い。また、信号配線Ｌｉｎ１と信号配線Ｌｉｎ２との間に他の配線または電極が配置されている場合であっても、信号配線Ｌｉｎ１または信号配線Ｌｉｎ２と他の配線または電極との距離を適宜保ちつつ、信号配線Ｌｉｎ１と信号配線Ｌｉｎ２との距離を短く設定することで、同様の効果が得られる。
【００４５】
＜実施の形態１の変形例３＞
図６は、実施の形態１の変形例３に係る磁気センサ１３のレイアウト図である。
【００４６】
図６（ａ）は、磁気センサ１３の平面図である。図６（ｂ）は、図６（ａ）のＶＩｂ−ＶＩｂ線に沿う磁気センサ１３の断面図である。
【００４７】
図６において、図４と同一の符号が付されたものは同一の構成または機能を有するため、それらの重複説明は繰り返さない。図６の磁気センサ１３は、図４の磁気センサ１１において、磁気抵抗素子Ｒ１〜Ｒ４、電源パッドＰｐ１、電源パッドＰｐ２、出力パッドＰｏ１、および出力パッドＰｏ２が配置された半導体基板ＳＵＢが、配線基板ＰＣＢに代えてＤＩＰ(Dual  Inline  Package)型パッケージに搭載される構成に相当する。
【００４８】
図６（ａ）に示される通り、半導体基板ＳＵＢは、リードフレームＬＦのアイランドに搭載される。各々が半導体基板ＳＵＢに配置された電源パッドＰｐ１と、電源パッドＰｐ２と、出力パッドＰｏ１と、出力パッドＰｏ２とは、ボンディングワイヤＢＷにより、リードフレームＬＦの複数のリード電極のうちの対応するリード電極と接続されている。半導体基板ＳＵＢ上の各パッド（電源パッドＰｐ１、電源パッドＰｐ２、出力パッドＰｏ１、および出力パッドＰｏ２）は、樹脂ＭＬＤにより封止されている。上記各パッドは、対応するリード電極を介して、各々が配線基板ＰＣＢに配置された電源配線Ｌｖｃｃと、電源配線Ｌｇｎｄと、信号配線Ｌｉｎ１と、信号配線Ｌｉｎ２とのうちの対応する配線に接続されている。
【００４９】
磁気抵抗素子Ｒ１〜Ｒ４が配置された半導体基板ＳＵＢを一般的なパッケージに搭載した場合であっても、そのパッケージが搭載される配線基板ＰＣＢの配線パターンを、極力隣接させて形成することで、誘導起電力に起因するノイズの影響が抑制される。
【００５０】
＜実施の形態２＞
図７は、実施の形態２に係る磁気センサ２０のレイアウト図である。
【００５１】
図７において、図２と同一の符号が付されたものは同一の構成または機能を有するため、それらの重複説明は繰り返さない。図７の磁気センサ２０は、ブリッジ回路内部領域に、出力パッドＰｏ１および出力パッドＰｏ２のいずれか一方が配置されるのに代えて、電源パッドＰｐ１および電源パッドＰｐ２のいずれか一方が配置された構成に相当する。具体的には、電源パッドＰｐ２がブリッジ回路内部領域の内側に配置され、電源パッドＰｐ１、出力パッドＰｏ１、および出力パッドＰｏ２がブリッジ回路内部領域の図中左外側に配置される。
【００５２】
電源配線Ｌｖｃｃの一端と電源パッドＰｐ１とは、ボンディングワイヤＢＷにより互いに接続されている。電源配線Ｌｇｎｄの一端と電源パッドＰｐ２とも同様に、ボンディングワイヤＢＷにより互いに接続されている。電源配線Ｌｖｃｃと電源配線Ｌｇｎｄとは、所定の間隔Ｄ１で対向して配置されている。信号配線Ｌｉｎ１の一端と出力パッドＰｏ１とは、ボンディングワイヤＢＷにより互いに接続されている。信号配線Ｌｉｎ２の一端と出力パッドＰｏ２とも同様に、ボンディングワイヤＢＷにより互いに接続されている。間隔Ｄ１は、電源配線Ｌｖｃｃおよび電源配線Ｌｇｎｄの加工寸法の最小値に設定することが好ましい。
【００５３】
ブリッジ回路内部領域に、出力パッドＰｏ１および出力パッドＰｏ２のいずれか一方を配置するのに代えて、電源パッドＰｐ１および電源パッドＰｐ２のいずれか一方を配置することで、電源配線Ｌｖｃｃおよび電源配線Ｌｇｎｄを間隔Ｄ１で対向配置することが可能となる。その結果、ホイートストンブリッジ回路の電源電圧に重畳するノイズが低減し、磁気センサの測定精度が確保される。
【００５４】
＜実施の形態２の変形例＞
図８は、実施の形態２の変形例に係る磁気センサ２１のレイアウト図である。
【００５５】
図８（ａ）は、磁気センサ２１の平面図である。図８（ｂ）は、図８（ａ）のＶＩＩＩｂ−ＶＩＩＩｂ線に沿う磁気センサ２１の断面図である。
【００５６】
図８において、図７と同一の符号が付されたものは同一の構成または機能を有するため、それらの重複説明は繰り返さない。図８の磁気センサ２１は、図７の磁気センサ２１において、図４に示される磁気センサ１１と同様に、磁気抵抗素子Ｒ１〜Ｒ４、電源パッドＰｐ１、電源パッドＰｐ２、出力パッドＰｏ１、および出力パッドＰｏ２を半導体基板ＳＵＢが配置され、信号配線Ｌｉｎ１、信号配線Ｌｉｎ２、電源配線Ｌｖｃｃ、および電源配線Ｌｇｎｄが配線基板ＰＣＢに配置された上で、互いに対向して配置される直線形状の電源配線Ｌｖｃｃおよび電源配線Ｌｇｎｄが、互いに上下に交差する配線に置き換えられた構成に相当する。
【００５７】
図８（ａ）を参照して、磁気センサ２１の平面図を説明する。磁気センサ２１は、配線基板ＰＣＢの一方の面に搭載された半導体基板ＳＵＢと、配線基板ＰＣＢの両面に配置された電源配線Ｌｖｃｃおよび電源配線Ｌｇｎｄと、配線基板ＰＣＢの一方の面に配置された信号配線Ｌｉｎ１および信号配線Ｌｉｎ２とを備える。半導体基板ＳＵＢには、ホイートストンブリッジ回路を構成する磁気抵抗素子Ｒ１〜Ｒ４と、出力パッドＰｏ１および出力パッドＰｏ２と、電源パッドＰｐ１および電源パッドＰｐ２とが配置されている。ブリッジ回路内部領域の内側には電源パッドＰｐ２が配置され、ブリッジ回路内部領域の外側には電源パッドＰｐ１が配置されている。
【００５８】
電源配線Ｌｖｃｃおよび電源配線Ｌｇｎｄは、互いに上下に交差するように、配線基板ＰＣＢの第１の面（正のＺ方向側の面）および第２の面（負のＺ方向側の面）に形成されている。第１の面と第２の面とは対向している。電源配線Ｌｖｃｃの第１部分Ｌ１１は、配線基板ＰＣＢの第１の面に形成されるとともに、電源パッドＰｐ１とボンディングワイヤＢＷにより接続されている。同様に、電源配線Ｌｇｎｄの第１部分Ｌ２１は、配線基板ＰＣＢの第１の面に形成されるとともに、電源パッドＰｐ２とボンディングワイヤＢＷにより接続されている。両ボンディングワイヤＢＷの方向は、磁気抵抗素子Ｒ１〜Ｒ４の感磁方向であるＸ方向に設定することが好ましい。
【００５９】
ボンディングワイヤＢＷを介して電源パッドＰｐ１と接続された電源配線Ｌｖｃｃの第１部分Ｌ１１は、配線基板ＰＣＢに形成されたビアＶＩＡを介して、配線基板ＰＣＢの第２の面に形成された電源配線Ｌｖｃｃの第２部分Ｌ１２の一端と接続されている。電源配線Ｌｖｃｃの第１部分Ｌ１１は、Ｙ軸方向に配置された矩形パターンであり、電源配線Ｌｖｃｃの第２部分Ｌ１２は、Ｙ軸方向に対して、たとえば右へ４５度傾けた矩形パターンである。
【００６０】
ボンディングワイヤＢＷを介して電源パッドＰｐ２と接続された電源配線Ｌｇｎｄの第１部分Ｌ２１は、ビアＶＩＡを介して、配線基板ＰＣＢの第２の面に形成された電源配線Ｌｇｎｄの第２部分Ｌ２２の一端と接続されている。電源配線Ｌｇｎｄの第２部分Ｌ２２は、Ｙ軸方向に対して右へ４５度傾けた矩形パターンであり、電源配線Ｌｇｎｄの第１部分Ｌ２１は、Ｙ軸方向に対して左へ４５度傾けた矩形パターンである。したがって、配線基板ＰＣＢの第２の面に形成された電源配線Ｌｇｎｄの第２部分Ｌ２２は、配線基板ＰＣＢの第１の面に形成された電源配線Ｌｇｎｄの第１部分Ｌ２１と、平面視で互いに垂直に交差するように配置されている。
【００６１】
以下、同様に、電源配線Ｌｖｃｃおよび電源配線Ｌｇｎｄは、配線基板ＰＣＢの第１の面および第２の面に交互に、平面視で互いに交差するように形成されている。電源配線Ｌｖｃｃの他端および電源配線Ｌｇｎｄの他端は、信号配線Ｌｉｎ１および信号配線Ｌｉｎ２が形成される面（第１の面）に形成されている。
【００６２】
図８（ｂ）は、図８（ａ）のＶＩＩＩｂ−ＶＩＩＩｂ線に沿う磁気センサ２１の断面図である。図８（ｂ）を参照して、上述の通り、配線基板ＰＣＢの第１の面に、ホイートストンブリッジ回路を構成する磁気抵抗素子Ｒ１〜Ｒ４と、出力パッドＰｏ１および出力パッドＰｏ２と、電源パッドＰｐ１および電源パッドＰｐ２とが配置された半導体基板ＳＵＢが搭載されるとともに、電源配線Ｌｖｃｃおよび電源配線Ｌｇｎｄの一部が形成された様子が示されている。なお、信号配線Ｌｉｎ１および信号配線Ｌｉｎ２も、配線基板ＰＣＢの第１の面に配置される。配線基板ＰＣＢの第２の面には、ビアＶＩＡを介して、電源配線Ｌｖｃｃおよび電源配線Ｌｇｎｄの一部が形成されている。
【００６３】
（効果）
磁気センサ２１の効果を説明する。
【００６４】
磁気センサ２１は、電源配線Ｌｖｃｃおよび電源配線Ｌｇｎｄを有する。電源配線Ｌｖｃｃおよび電源配線Ｌｇｎｄは、配線基板ＰＣＢの第１の面および第２の面に交互に形成されるとともに、平面視で交差するように配置されている。電源配線Ｌｖｃｃおよび電源配線Ｌｇｎｄがツイスト構造を有することで、磁場に起因して、それら信号配線に発生する誘導起電力が相殺されるので、磁気センサ２１の検出精度を向上させることが可能となる。
【００６５】
なお、上述の説明では、磁気センサ２１は、対向する２つの面の両方に形成されたパターンを有する配線基板ＰＣＢ上にツイスト構造を有する信号配線対が形成されたものであるが、対向する２つの面の一方のみに形成されたパターンを有する配線基板において、同様のツイスト構造を有する配線対が形成されたものであってもよい。たとえば、対向する２つの面の両方に形成された配線がビアで接続されるのに代えて、対向する２つの面の一方のみに形成された配線がボンディングワイヤにより交互に接続されることで、ツイスト構造を実現することも可能である。さらに、ボンディングワイヤに代えて、半田を用いて配線が交差するように接続されたり、ツイストされた金属リード線が配線基板に搭載されたりしても良い。
【００６６】
＜実施の形態３＞
図９は、実施の形態３に係る磁気センサ３０のレイアウト図である。
【００６７】
図９において、図２と同一の符号が付されたものは同一の構成または機能を有するため、それらの重複説明は繰り返さない。図９の磁気センサ３０は、図２の磁気センサ１０において、磁気抵抗素子Ｒ１〜Ｒ４が、それぞれ、３個の磁気抵抗素子Ｒがメアンダ状に接続されてなる構成に対応する。磁気抵抗素子Ｒの構成は、図２の磁気センサ１０の磁気抵抗素子Ｒ１等と同一である。ブリッジ回路内部領域は、金属配線ＭＬで連結された計１２個の磁気抵抗素子Ｒで囲まれた領域に相当する。
【００６８】
ブリッジ回路内部領域の内側には、出力パッドＰｏ２が配置され、ブリッジ回路内部領域の外側には、出力パッドＰｏ１と、電源パッドＰｐ１と、電源パッドＰｐ２とが配置されている。最小加工寸法で並列配置された信号配線Ｌｉｎ１および信号配線Ｌｉｎ２は、ボンディングワイヤＢＷを介して、出力パッドＰｏ１および出力パッドＰｏ２とそれぞれ接続されている。同様に、電源配線Ｌｖｃｃおよび電源配線Ｌｇｎｄも、ボンディングワイヤＢＷを介して、電源パッドＰｐ１および電源パッドＰｐ２とそれぞれ接続されている。電源配線Ｌｖｃｃおよび電源配線Ｌｇｎｄも、最小加工寸法で並列配置することで、磁気センサ３０の検出精度がより向上する。
【００６９】
磁気センサ３０によれば、メアンダ状の磁気抵抗素子からなるホイートストンブリッジ回路においても、上述の構成を適用することで、電源配線Ｌｖｃｃおよび電源配線Ｌｇｎｄの間隔、またはボンディングワイヤＢＷのループ形状に起因する誘導起電力が抑制されるので、磁気センサ３０の検出精度を向上させることが可能となる。
【００７０】
＜実施の形態３の変形例＞
図１０は、実施の形態３の変形例に係る磁気センサ３１のレイアウト図である。
【００７１】
図１０において、図９と同一の符号が付されたものは同一の構成または機能を有するため、それらの重複説明は繰り返さない。図１０の磁気センサ３１は、図９の磁気センサ３０において、電源配線Ｌｖｃｃおよび電源配線Ｌｇｎｄの延伸方向を、互いに逆方向に設定した構成に相当する。
【００７２】
図９の磁気センサ３０において、信号配線Ｌｉｎ１および信号配線Ｌｉｎ２と、電源配線Ｌｖｃｃおよび電源配線Ｌｇｎｄは、いずれも、同一方向（正のＹ方向）に延伸していた。それに対し、図１０に示される磁気センサ３１において、信号配線Ｌｉｎ１および信号配線Ｌｉｎ２の延伸方向（正のＹ方向）と、電源配線Ｌｖｃｃおよび電源配線Ｌｇｎｄの延伸方向（負のＹ方向）とは、互いに逆向きに設定される。磁気センサ３０および磁気センサ３１の相違は、主に、磁気抵抗素子Ｒが形成される半導体基板ＳＵＢと、信号配線Ｌｉｎ１および信号配線Ｌｉｎ２と接続される差動増幅回路２と、電源配線Ｌｖｃｃおよび電源配線Ｌｇｎｄと接続される電源回路との、実装基板における配置関係に起因する。
【００７３】
＜電流センサ＞
図１１は、実施の形態１に係る磁気センサ１０を備える電流センサ回路２００の構成を示す回路図である。
【００７４】
図１１を参照して、電流センサ回路２００は、２つの磁気センサ回路１００の出力を差動増幅回路２ｃｓで増幅し、電流センサ出力ＶｏＣを生成する。各磁気センサ回路１００の電源端子ＶＣＣと電源端子ＧＮＤとの間には、直流電源３が接続されている。図１１は、磁気センサ回路１００が、実施の形態１に係る磁気センサ１０および差動増幅回路２により構成される例を示すが、磁気センサ１０を、他の実施の形態に係る磁気センサに置き換えても良い。
【００７５】
図１２は、図１１に示される電流センサ回路２００が備える磁気センサ１０の配置を説明する斜視図である。
【００７６】
図１１および図１２を参照して、図１１の電流センサ回路２００が備える２つの磁気センサ１０は、測定対象の電流が流れる導体４を間に挟むように配置されている。導体４を流れる電流が生成する磁束は、磁気センサ１０のホイートストンブリッジ回路を構成する磁気抵抗素子Ｒ１〜Ｒ４の感磁方向に生成される。各磁気センサ１０の出力電圧の差は、電流センサ回路２００が有する差動増幅回路２ｃｓ（図１１参照）で増幅され、電流センサ出力ＶｏＣとして出力される。
【００７７】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００７８】
２，２ｃｓ  差動増幅回路、３  直流電源、４  導体、１０，１０Ｒ，１１，１２，１３，１４，２０，２１，３０，３１  磁気センサ、１００  磁気センサ回路、２００  電流センサ回路、ＢＷ  ボンディングワイヤ、Ｄ１，Ｄ１Ｒ  間隔、ＧＭＲ  巨大磁気抵抗効果、ＧＮＤ  電源端子、ＬＦ  リードフレーム、Ｌｇｎｄ，Ｌｖｃｃ  電源配線、Ｌｉｎ１，Ｌｉｎ２  信号配線、Ｍｇ  磁性膜、ＭＬ  金属配線、ＭＬＤ  樹脂、Ｎｏ１，Ｎｏ２  出力ノード、Ｎｐ１，Ｎｐ２  電源ノード、ＰＣＢ  配線基板、Ｐｏ１，Ｐｏ２  出力パッド、Ｐｐ１，Ｐｐ２  電源パッド、Ｒ，Ｒ１〜Ｒ４  磁気抵抗素子、ＳＵＢ  半導体基板、ＴＭＲ  トンネル磁気抵抗効果、ＶＣＣ  電源端子、ＶＩＡ  ビア、Ｖｏ  磁気センサ出力、ＶｏＣ  電流センサ出力。
【図１】
2015107949.tif 000003
【図２】
2015107949.tif 000004
【図３】
2015107949.tif 000005
【図４】
2015107949.tif 000006
【図５】
2015107949.tif 000007
【図６】
2015107949.tif 000008
【図７】
2015107949.tif 000009
【図８】
2015107949.tif 000010
【図９】
2015107949.tif 000011
【図１０】
2015107949.tif 000012
【図１１】
2015107949.tif 000013
【図１２】
2015107949.tif 000014
【国際調査報告】
2015107949.tif 000015
2015107949.tif 000016
2015107949.tif 000017
2015107949.tif 000018