(57)【要約】  固体撮像装置１００は、行列状に配置された画素部２１１および画素部の信号電荷を列単位で転送する電荷転送部２１２を含む感光部２１０と、感光部の複数の電荷転送部により転送される信号電荷を蓄積する複数の電荷蓄積部２２０と、複数の電荷転送部により転送される信号電荷の各電荷蓄積部への転送を中継する中継部２４０と、複数の電荷蓄積部の信号電荷を電気信号として出力する出力部２３０と、感光部２１０が形成された第１の基板１１０と、電荷蓄積部２２０および出力部２３０が形成された第２の基板１２０と、を有し、第１の基板と第２の基板は積層され、中継部２４０は第１の基板の電荷転送部と第２の基板の電荷蓄積部とを感光部の感光領域外で基板を通した接続部により電気的に結合している。
2016009943.tif 000002
【特許請求の範囲】
【請求項１】
行列状に配置された複数の光電変換素子および前記複数の光電変換素子の信号電荷を列または行単位で転送する複数の電荷転送部を含む感光部と、
前記感光部の前記複数の電荷転送部により転送される信号電荷を蓄積する複数の電荷蓄積部と、
前記感光部の前記複数の電荷転送部により転送される信号電荷の前記各電荷蓄積部への転送を中継する中継部と、
前記複数の電荷蓄積部に蓄積した信号電荷を電気信号として出力する出力部と、
前記感光部が形成された第１の基板と、
前記電荷蓄積部および前記出力部が形成された第２の基板と、を有し、
少なくとも前記第１の基板と前記第２の基板は積層され、
前記中継部は、
前記第１の基板に形成された電荷転送部と前記第２の基板に形成された前記電荷蓄積部とを、前記感光部の感光領域外で基板を通した接続部により電気的に結合している
固体撮像装置。
【請求項２】
前記第２の基板において、
前記電荷蓄積部の一端部が入力端部を形成し、他端部が前記出力部と接続される出力端部を形成し、
前記中継部は、
前記電荷転送部の前記感光領域外に位置する各出力端部と前記各電荷蓄積部の入力端部とを前記接続部で電気的に結合している
請求項１記載の固体撮像装置。
【請求項３】
前記中継部は、
複数の前記電荷転送部と複数の前記電荷蓄積部とを選択的に接続する中継選択手段を含む
請求項１記載の固体撮像装置。
【請求項４】
前記中継選択手段は、
並列する前記複数の電荷転送部の信号電荷を加算または間引き可能である
請求項３記載の固体撮像装置。
【請求項５】
前記第２の基板は、
複数の前記電荷蓄積部と出力部を選択的に接続する出力選択手段を含む
請求項１記載の固体撮像装置。
【請求項６】
前記出力選択手段は、
並列する前記複数の電荷蓄積部の信号電荷を加算または間引き可能である
請求項５記載の固体撮像装置。
【請求項７】
前記中継部は、
前記第１の基板に形成された電荷転送部と前記第２の基板に形成された前記電荷蓄積部とを、前記感光部の感光領域外で貫通ビアにより接続している
請求項１記載の固体撮像装置。
【請求項８】
前記貫通ビアを通して前記電荷転送部から前記電荷蓄積部に転送する際に、当該貫通ビアが中間電位に設定される
請求項７記載の固体撮像装置。
【請求項９】
前記第１の基板は第１導電型基板により形成され、
前記第２の基板は第２導電型基板により形成されている
請求項１記載の固体撮像装置。
【請求項１０】
前記第１の基板は、
ｎ型基板またはｎ−ウェルにより形成されており、縦型オーバーフロードレイン構造を有する
請求項１記載の固体撮像装置。
【請求項１１】
前記第２の基板には、
少なくとも、前記出力部の出力信号を処理するアナログデジタル変換器（ＡＤＣ）および複数ビットの画像データをパラレルデータからシリアルデータに変換するシリアライザが形成されている
請求項１記載の固体撮像装置。
【請求項１２】
前記第２の基板には、
電圧発生回路および駆動パルス発生器が形成されている
請求項１１記載の固体撮像装置。
【請求項１３】
前記第２の基板には、
駆動パルスと出力信号パルス用端子を共用化する手段が形成されている
請求項１１記載の固体撮像装置。
【請求項１４】
行列状に配置された複数の光電変換素子および前記複数の光電変換素子の信号電荷を列または行単位で転送する複数の電荷転送部を含む感光部を第１の基板に形成する工程と、
少なくとも、前記感光部の前記複数の電荷転送部により転送される信号電荷を蓄積する複数の電荷蓄積部、および前記複数の電荷蓄積部に蓄積した信号電荷を電気信号として出力する出力部を第２の基板に形成する工程と、
前記第１の基板と前記第２の基板を積層した状態で、前記第１の基板に形成された電荷転送部と前記第２の基板に形成された前記電荷蓄積部とを、前記感光部の感光領域外で基板を通した接続部により電気的に接続する工程と
を有する固体撮像装置の製造方法。
【請求項１５】
固体撮像装置と、
前記固体撮像装置の感光部に結像する光学系と、
前記固体撮像装置の出力信号を処理する信号処理部と、を有し、
前記固体撮像装置は、
行列状に配置された複数の光電変換素子および前記複数の光電変換素子の信号電荷を列または行単位で転送する複数の電荷転送部を含む感光部と、
前記感光部の前記複数の電荷転送部により転送される信号電荷を蓄積する複数の電荷蓄積部と、
前記感光部の前記複数の電荷転送部により転送される信号電荷の前記各電荷蓄積部への転送を中継する中継部と、
前記複数の電荷蓄積部に蓄積した信号電荷を電気信号として出力する出力部と、
前記感光部が形成された第１の基板と、
前記電荷蓄積部および前記出力部が形成された第２の基板と、を有し、
少なくとも前記第１の基板と前記第２の基板は積層され、
前記中継部は、
前記第１の基板に形成された電荷転送部と前記第２の基板に形成された前記電荷蓄積部とを、前記感光部の感光領域外で基板を通した接続部により電気的に結合している
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光を検出して電荷を発生させる光電変換素子を用いた固体撮像装置、固体撮像装置の製造方法、および電子機器に関するものである。
【背景技術】
【０００２】
光を検出して電荷を発生させる光電変換素子を用いた固体撮像装置（イメージセンサ）として、ＣＣＤ（Charge Coupled Device）イメージセンサやＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサが実用に供されている。
ＣＣＤイメージセンサおよびＣＭＯＳイメージセンサは、デジタルカメラ、ビデオカメラ、監視カメラ、医療用内視鏡、パーソナルコンピュータ（ＰＣ）、携帯電話等の携帯端末装置(モバイル機器)等の各種電子機器の一部として広く適用されている。【０００３】
ＣＣＤイメージセンサとＣＭＯＳイメージセンサは、フォトダイオードを光電変換素子に使用するが、光電変換された信号電荷の転送方式が異なる。
ＣＣＤイメージセンサでは、垂直転送部（垂直ＣＣＤ、ＶＣＣＤ）と水平転送部（水平ＣＣＤ、ＨＣＣＤ）により信号電荷を出力部に転送してから電気信号に変換して増幅する。
これに対して、ＣＭＯＳイメージセンサでは、フォトダイオードを含む画素ごとに変換された電荷を増幅して読み出し信号として出力する。【０００４】
以下に、ＣＣＤイメージセンサおよびＣＭＯＳイメージセンサの基本構成について説明する。【０００５】
図１は、インターライン転送（ＩＴ）型ＣＣＤイメージセンサの基本構成を示す図である。【０００６】
ＩＴ(Interline Transfer)型ＣＣＤイメージセンサ１は、基本的に感光部２、水平転送部（水平ＣＣＤ）３、および出力部４を含んで構成されている。
感光部２は、行列状に配置され、入射光をその光量に応じた電荷量の信号電荷に変換する複数の画素部２１、および複数の画素部２１の各信号電荷を列単位で垂直転送する遮光された電荷転送部としての垂直転送部（垂直ＣＣＤ）２２を有する。
水平ＣＣＤ３は、複数の垂直ＣＣＤ２２からシフトされた１ライン分の信号電荷を水平走査期間において順次水平に転送する。
出力部４は、転送された信号電荷を信号電圧に変換する、電荷検出用浮遊拡散層であるフローティングディフュージョン（ＦＤ：Floating Diffusion）を含み、ＦＤで得られた信号を図示しない信号処理系に出力する。【０００７】
このＩＴ型ＣＣＤイメージセンサ１では、垂直ＣＣＤがアナログメモリとして機能し、ラインシフトと水平ＣＣＤ３の水平転送を繰り返して、出力部４から全画素の信号（フレーム信号）を順次出力する。【０００８】
このＩＴ型ＣＣＤイメージセンサ１は、プログレッシブ読み出し（プログレッシブスキャン）が可能であるが、水平ＣＣＤ３で信号電荷を転送するため、高速転送が困難な構造となっている。【０００９】
図２は、フレームインターライン転送（ＦＩＴ）型ＣＣＤイメージセンサの基本構成を示す図である。【００１０】
ＦＩＴ(Frame Interline Transfer)型ＣＣＤイメージセンサ１Ａは、ＩＴ型ＣＣＤイメージセンサ１の感光部２の垂直ＣＣＤ２２の出力段と水平ＣＣＤ３との間に、遮光された電荷蓄積部（ストレージ部）５が配置された構成を有する。
ＦＩＴ型ＣＣＤイメージセンサ１Ａでは、画素部２１から信号電荷（束）を受け取った感光部２の垂直ＣＣＤ２２から、高速フレーム転送により全信号電荷が完全遮光されたストレージ部５に一斉に転送される。【００１１】
このように、ＦＩＴ型ＣＣＤイメージセンサ１Ａは、感光部２において画素部２１から読み出された信号電荷は垂直ＣＣＤ２２によりストレージ部５に一斉に転送されるため、図１のＩＴ型ＣＣＤイメージセンサ１に比べ、高速転送が可能である。
ただし、ＦＩＴ型ＣＣＤイメージセンサ１Ａは、ストレージ部５を形成するため、チップ面積がＩＴ型ＣＣＤイメージセンサの約２倍程度大きくなる。【００１２】
なお、上述したＣＣＤイメージセンサは、全画素同時に光電荷の蓄積を開始するグローバルシャッタ読み出しが可能であるという特徴を有する。【００１３】
図３は、ＣＭＯＳイメージセンサの基本構成を示す図である。【００１４】
ＣＭＯＳイメージセンサ１Ｂは、基本的に感光部としての画素アレイ部６、ローデコーダ(Row Decoder、または行走査回路)７、カラムデコーダ(Column Decoder、または水平走査回路)８、出力部（出力アンプ）９、およびカラムスイッチＣＳＷを含んで構成されている。
また、図３において、ＬＳＬは行走査ラインを、ＬＳＧは信号読み出しラインを、ＬＴＲは転送ラインをそれぞれ示している。【００１５】
ＣＭＯＳイメージセンサ１Ｂにおいて、画素アレイ部はフォトダイオードを含む複数の画素が行列状に配置されて構成されている。
ＣＭＯＳイメージセンサ１Ｂでは、画素アレイ部６の各画素ＰＸＬはローデコーダ７から供給される行制御信号（パルス信号）により行ごとに制御される。
画素ＰＸＬから出力信号ラインＬＳＧに出力された信号は、カラムデコーダ８の列走査に従ってカラムスイッチＣＳＷを介して転送ラインＬＴＲに伝達され、出力部９により外部に出力される。【００１６】
このＣＭＯＳイメージセンサ１Ｂにおいては、信号の高速転送が可能であるが、グローバルシャッタ読み出しができない構造となっている。【００１７】
このように、ＣＭＯＳイメージセンサは基本的にグローバルシャッタ読み出しができない構造となっているが、積層構造を採用して、グローバルシャッタ読み出しを可能にしたＣＭＯＳイメージセンサが提案されている（たとえば、非特許文献１参照）。【００１８】
図４は、積層構造を採用したＣＭＯＳイメージセンサの構成例を示す図である。【００１９】
図４のＣＭＯＳイメージセンサ１Ｃは、第１の基板１１と第２の基板１２を、シールド層１３を挟んだ積層構造が採用されている。
第１の基板１１にはフォトダイオード（光電変換素子）アレイ部６−１および行走査回路７の一部７−１が形成されている。
そして、第２の基板１２には、ストレージノードアレイ６−２、行走査回路７の残り部分７−２、カラムバッファＣＢＵＦ、水平走査回路（カラムデコーダ）８、出力部９等が形成されている。【００２０】
このＣＭＯＳイメージセンサ１Ｃは、一般的なＣＭＯＳイメージセンサの欠点であった、グローバルシャッタ読み出しができない欠点を改善していることに特徴がある。
【先行技術文献】
【非特許文献】
【００２１】
【非特許文献１】ISSCC 2013 / SESSION 27 / IMAGE SENSORS / 27.3 “A Rolling-Shutter Distortion-Free 3D Stacked Image Sensor with -160dB Parasitic Light Sensitivity In-Pixel Storage Node”
【発明の概要】
【発明が解決しようとする課題】
【００２２】
以上、ＣＣＤイメージセンサおよびＣＭＯＳイメージセンサの基本構成について説明した。
上述したＣＣＤイメージセンサは、全画素同時に光電荷の蓄積を開始するグローバルシャッタ読み出しが可能であるという特徴を有する。【００２３】
しかしながら、ＩＴ型ＣＣＤイメージセンサ１は、プログレッシブ読み出しが可能であるが、水平ＣＣＤ３で信号電荷を転送するため、高速転送が困難であるという不利益がある。【００２４】
ＦＩＴ型ＣＣＤイメージセンサ１Ａは、ＩＴ型ＣＣＤイメージセンサ１に比べ、高速転送が可能であるが、ストレージ部５を形成するため、チップ面積がＩＴ型ＣＣＤイメージセンサの約２倍程度大きくなる。【００２５】
これに対して、図３のＣＭＯＳイメージセンサ１Ｂは、信号の高速転送が可能であるが、グローバルシャッタ読み出しができないという不利益がある。【００２６】
図４のＣＭＯＳイメージセンサ１Ｃは、グローバルシャッタ読み出しができない欠点を改善していることに特徴があるが、以下に示すような不利益がある。
ＣＭＯＳイメージセンサ１Ｃは、非特許文献１に記載されているように、４画素を選択して読み出す構成のため、厳密な意味でのグローバルシャッタが実現できてはいない。
このように、ＣＭＯＳイメージセンサ１Ｃは、厳密にはグローバルシャッタを実現できず、同時読み出しは実現できないため、動体撮影時の被写体ブレを完全になくすことは困難である。
また、ＣＭＯＳイメージセンサ１Ｃは、画素を結合することで寄生容量が増大し、検出ゲインの低下を招く。
これらのことに起因して、ＣＭＯＳイメージセンサ１Ｃは、グローバルシャッタ読み出しと読み出しゲインがトレードオフとなってしまい、多くの画素を連結して読み出すことが困難である。換言すると、ＣＭＯＳイメージセンサ１Ｃは、画素加算に制約がある。
ＣＭＯＳイメージセンサ１Ｃは、積層構造を形成するためにピクセル・アレイ中にバンプ構造を形成する必要があり、レイアウト上の制約や、暗電流、白キズ等の画素特性の劣化を招くおそれがある。
また、ＣＭＯＳイメージセンサ１Ｃは、ｋＴＣノイズが増加するという欠点がある。【００２７】
本発明は、小さなチップ面積で、高速読み出しが可能となり、しかもレイアウト上の制約が少なく、白キズ等の画素特性の劣化を抑止することが可能な固体撮像装置、固体撮像装置の製造方法、および電子機器を提供することにある。
【課題を解決するための手段】
【００２８】
本発明の第１の観点の固体撮像装置は、行列状に配置された複数の光電変換素子および前記複数の光電変換素子の信号電荷を列または行単位で転送する複数の電荷転送部を含む感光部と、前記感光部の前記複数の電荷転送部により転送される信号電荷を蓄積する複数の電荷蓄積部と、前記感光部の前記複数の電荷転送部により転送される信号電荷の前記各電荷蓄積部への転送を中継する中継部と、前記複数の電荷蓄積部に蓄積した信号電荷を電気信号として出力する出力部と、前記感光部が形成された第１の基板と、前記電荷蓄積部および前記出力部が形成された第２の基板と、を有し、少なくとも前記第１の基板と前記第２の基板は積層され、前記中継部は、前記第１の基板に形成された電荷転送部と前記第２の基板に形成された前記電荷蓄積部とを、前記感光部の感光領域外で基板を通した接続部により電気的に結合している。【００２９】
本発明の第２の観点の固体撮像装置の製造方法は、行列状に配置された複数の光電変換素子および前記複数の光電変換素子の信号電荷を列または行単位で転送する複数の電荷転送部を含む感光部を第１の基板に形成する工程と、少なくとも、前記感光部の前記複数の電荷転送部により転送される信号電荷を蓄積する複数の電荷蓄積部、および前記複数の電荷蓄積部に蓄積した信号電荷を電気信号として出力する出力部を第２の基板に形成する工程と、前記第１の基板と前記第２の基板を積層した状態で、前記第１の基板に形成された電荷転送部と前記第２の基板に形成された前記電荷蓄積部とを、前記感光部の感光領域外で基板を通した接続部により電気的に接続する工程とを有する。【００３０】
本発明の第３の観点の電子機器は、固体撮像装置と、前記固体撮像装置の感光部に結像する光学系と、前記固体撮像装置の出力信号を処理する信号処理部と、を有し、前記固体撮像装置は、行列状に配置された複数の光電変換素子および前記複数の光電変換素子の信号電荷を列または行単位で転送する複数の電荷転送部を含む感光部と、前記感光部の前記複数の電荷転送部により転送される信号電荷を蓄積する複数の電荷蓄積部と、前記感光部の前記複数の電荷転送部により転送される信号電荷の前記各電荷蓄積部への転送を中継する中継部と、前記複数の電荷蓄積部に蓄積した信号電荷を電気信号として出力する出力部と、前記感光部が形成された第１の基板と、前記電荷蓄積部および前記出力部が形成された第２の基板と、を有し、少なくとも前記第１の基板と前記第２の基板は積層され、前記中継部は、前記第１の基板に形成された電荷転送部と前記第２の基板に形成された前記電荷蓄積部とを、前記感光部の感光領域外で基板を通した接続部により電気的に結合している。
【発明の効果】
【００３１】
本発明によれば、小さなチップ面積で、高速読み出しが可能となり、しかもレイアウト上の制約が少なく、白キズ等の画素特性の劣化を抑止することが可能となる。
また、本発明によれば、暗電流特性の良いＣＣＤプロセスで画素部の形成が可能となり、また、グローバルシャッタとしての画素微細化が可能となる。
また、本発明によれば、駆動インタフェースを簡単化でき、また、水平ＣＣＤを省略することもできることから、低消費電力化が可能となる。
また、本発明によれば、デジタル出力化やオンチップ信号処理化といった多機能化が可能となる。
【図面の簡単な説明】
【００３２】
【図１】図１は、ＩＴ型ＣＣＤイメージセンサの基本構成を示す図である。
【図２】図２は、ＦＩＴ型ＣＣＤイメージセンサの基本構成を示す図である。
【図３】図３は、ＣＭＯＳイメージセンサの基本構成を示す図である。
【図４】図４は、積層構造を採用したＣＭＯＳイメージセンサの構成例を示す図である。
【図５】図５は、本発明の第１の実施形態に係る固体撮像装置の構成例を平面に展開して示す図である。
【図６】図６は、本実施形態に係る固体撮像装置の基板積層構造の第１例を模式的に示す図である。
【図７】図７は、本実施形態に係る固体撮像装置の基板積層構造の第２例を模式的に示す図である。
【図８】図８は、本第１の実施形態に係る固体撮像装置において積層される第１の基板の感光部と第２基板の電荷蓄積部の実際の配置関係を説明するための図である。
【図９】図９は、本実施形態に係る出力部の構成例を示す図である。
【図１０】図１０は、本実施形態に係る積層された第１の基板および第２の基板、並びに中継部の具体的な構成例を説明するための簡略断面図である。
【図１１】図１１は、本実施形態に係る第１の基板に形成される画素部に採用される縦型オーバーフロードレインの構成および原理について説明するための図である。
【図１２】図１２は、本実施形態において中継部により信号電荷の転送動作について説明するための図であって、貫通ビア（ＴＳＶ）領域の寄生容量が小さい場合の電荷転送例を示す図である。
【図１３】図１３は、本実施形態において中継部により信号電荷の転送動作について説明するための図であって、貫通ビア（ＴＳＶ）領域の寄生容量が大きい場合の電荷転送例を示す図である。
【図１４】図１４は、ＴＳＶ領域を中間電位に設定する一構成例を示す図である。
【図１５】図１６は、本実施形態に係る積層された第１の基板および第２の基板、並びに中継部においてＴＳＶ領域を中間電位に設定するリセットトランジスタを設けた構成例を示す簡略断面図である。
【図１６】図１６は、本発明の第２の実施形態に係る固体撮像装置の構成例を説明するための図である。
【図１７】図１７は、第２の実施形態に係る第１の基板側の中継選択部を含む中継部の第１の構成例を示す図である。
【図１８】図１８は、第２の実施形態に係る第１の基板側の中継選択部を含む中継部の第２の構成例を示す図である。
【図１９】図１９は、第２の実施形態に係る第１の基板側の中継選択部を含む中継部の第３の構成例を示す図である。
【図２０】図２０は、第２の実施形態に係る第１の基板側の中継選択部を含む中継部の第４の構成例を示す図である。
【図２１】図２１は、本発明の第３の実施形態に係る固体撮像装置の構成例を説明するための図である。
【図２２】図２２は、本発明の第４の実施形態に係る固体撮像装置の構成例を説明するための図である。
【図２３】図２３は、比較例としての裏面照射型ＣＭＯＳイメージセンサの積層構造例を示す図である。
【図２４】図２４は、ＣＭＯＳイメージセンサの積層構造によるチップ縮小化例を説明するための図である。
【図２５】図２５は、積層構造でないＣＭＯＳイメージセンサチップ、積層構造のＣＭＯＳイメージセンサチップ、および本実施形態に係るＣＣＤイメージセンサチップの簡略断面を示す図である。
【図２６】図２６は、本発明の第５の実施形態に係る固体撮像装置の構成例を説明するための図である。
【図２７】図２７は、本発明の第６の実施形態に係る固体撮像装置の構成例を説明するための図である。
【図２８】図２８は、第６の実施形態に係る積層型ＣＣＤイメージセンサとしての固体撮像装置の駆動信号のタイミングの一例を示す図である。
【図２９】図２９は、本発明の第７の実施形態に係る固体撮像装置の構成例を説明するための図である。
【図３０】図３０は、本発明の第８の実施形態に係る固体撮像装置の構成例を説明するための図である。
【図３１】図３１は、本第８の実施形態に係る固体撮像装置において、駆動パルスと出力信号パルス用端子の共用化を実現する構成例を示す図である。
【図３２】図３２は、本第８の実施形態に係る共用化回路のレジスタコントロールモード時の動作を説明するための図である。
【図３３】図３３は、本第８の実施形態に係る共用化回路のイメージデータストリーミングモード時の動作を説明するための図である。
【図３４】図３４は、本第８の実施形態に係る共用化回路のレジスタコントロールモード時およびイメージデータストリーミングモード時の動作を説明するためのタイミングチャートである。
【図３５】図３５は、本発明の実施形態に係る固体撮像装置が適用されるカメラシステムを搭載した電子機器の構成の一例を示す図である。
【発明を実施するための形態】
【００３３】
以下、本発明の実施形態を図面に関連付けて説明する。
【００３４】
［第１の実施形態］
図５は、本発明の第１の実施形態に係る固体撮像装置の構成例を平面に展開して示す図である。
図６は、本実施形態に係る固体撮像装置の基板積層構造の第１例を模式的に示す図である。
図７は、本実施形態に係る固体撮像装置の基板積層構造の第２例を模式的に示す図である。
図８は、本第１の実施形態に係る固体撮像装置において積層される第１の基板の感光部と第２基板の電荷蓄積部の実際の配置関係を説明するための図である。
【００３５】
本固体撮像装置１００は、たとえばＦＩＴ(Frame Interline Transfer)型ＣＣＤイメージセンサやＦＴ(Frame Transfer)型ＣＣＤイメージセンサに類似のイメージセンサが適用可能である。
以下の説明では、一例としてＦＩＴ型を例に説明する。
【００３６】
固体撮像装置１００は、第１の基板１１０、第２の基板１２０、および第３の基板１３０を積層した構造を有する。
固体撮像装置１００は、たとえば、図６および図７に示すように、第３の基板１３０上に第２の基板１２０が積層され、第２の基板１２０上に第１の基板１１０が積層される。
なお、積層される基板は、たとえば図６に示すように貼りあわされ、あるいは、図７に示すように圧着やマイクロバンプにより接合される。
そして、各基板間の電気的な接続は接続部としての貫通ビア(Through Silicon Via：ＴＳＶ)１４０やマイクロバンプ、圧着等の接合部１５０により実現される。
【００３７】
図６の例では、積層された第１の基板１１０、第２の基板１２０、および第３の基板１３０を貫通する貫通ビア１４０を通して各基板間の電気的な接続が行われ、貫通ビア１４０の第３の基板１３０側の露出部にバンプＢＭＰが接合されている。
【００３８】
図７の例では、第１の基板１１０に貫通ビア１４０−１が形成され、第２の基板１２０に貫通ビア１４０−２が形成されている。第１の基板１１０の貫通ビア１４０−１と第２の基板１２０の貫通ビア１４０−２が圧着やマイクロバンプにより形成される接合部１５０により接合される。そして、第１の基板１１０の貫通ビア１４０−１の上面側の露出部にボンディングパッド１６０が接合されている。
【００３９】
なお、本実施形態では、第１の基板１１０および第２の基板１２０には、撮像して得られる信号電荷を蓄積転送および出力機能を備えた撮像素子部２００が形成される。
【００４０】
本実施形態において、撮像素子部２００として、第１の基板１１０には撮像機能を有する感光部２１０が形成され、第２の基板１２０に電荷蓄積機能を有する電荷蓄積部２２０および出力部２３０形成されている。
そして、第１の基板１１０と第２の基板１２０間で、感光部２１０の複数の電荷転送部により転送される信号電荷の電荷蓄積部２２０への転送を中継する中継部２４０が、両基板に亘って形成されている。
【００４１】
固体撮像装置１００は、感光部２１０、電荷蓄積部２２０、出力部２３０等の駆動を制御し、また、出力部２３０から出力される電気信号に対して所定の処理を行う信号処理および電源部（以下、信号処理部という）３００を有している。
図５の信号処理部３００は、ＦＰＧＡ等により形成されるタイミングジェネレータ３１０、画像処理回路（画像処理ＩＣ）３２０、および電源回路（電源ＩＣ）３３０を含んで構成されている。
【００４２】
なお、タイミングジェネレータ３１０、画像処理回路（画像処理ＩＣ）３２０、および電源回路（電源ＩＣ）３３０を含んで構成される信号処理部３００は、別基板もしくは第２の基板１２０や第３の基板１３０に形成して積層して実装することも可能である。このように構成することにより、小型カメラシステムを単一パッケージに組み込むことも可能となる。
【００４３】
第１の基板１１０に形成される感光部２１０は、行列（ｍ行ｎ列）状に配置された光電変換素子であるフォトダイオード（ＰＤ）を含む画素部２１１、および複数の画素部２１１の光電変換素子の信号電荷を列（または行）単位で転送する複数の電荷転送部である垂直転送部（垂直ＣＣＤ：ＶＣＣＤ）２１２（−１〜−４）を含む。
感光部２１０において、垂直転送部２１２は図示しない遮光膜により遮光されており、信号処理部３００による２相あるいは４相等の転送パルスによって転送駆動され、画素部２１１による信号電荷を列方向に転送する。
【００４４】
なお、図５および図８においては、図面の簡単化のため、画素部２１１および垂直転送部２１２が６行４列の行列状（ｍ＝６、ｎ＝４のマトリクス状）に配置されている例が示されている。
図５および図８においては、４列の垂直転送部２１２−１〜２１２−４が配列されている。
そして、垂直転送部２１２−１〜２１２−４は、図５および図８中に示す直交座標系のＹ方向に信号電荷を転送する。
【００４５】
第２の基板１２０に形成される電荷蓄積部２２０は、感光部２１０の複数の垂直転送部２１２−１〜２１２−ｎ（本例ではｎ＝４）により転送され、中継部２４０により中継され信号電荷を蓄積する。
電荷蓄積部２２０は、第１の基板１１０に形成されたｎ（本例では４）列の垂直転送部２１２−１〜２１２−４に対応して（本例では４）列の電荷蓄積部２２０−１〜２２０−４が配置されている。
電荷蓄積部２２０−１〜２２０−４は、中継部２４０により中継された信号電荷を、Ｙ方向に転送する。
【００４６】
このように、中継部２４０により、感光部２１０の複数列の垂直転送部２１２−１〜２１２−４により転送される信号電荷の電荷蓄積部２２０への転送が中継されるが、図５は信号電荷が、図中のＹ方向に向かう流れに沿って一方向Ｙ１に、第１の基板１１０の感光部２１０と第２の基板１２０の電荷蓄積部２２０および出力部２３０に転送される例が模式的に示されている。
ただし、実際には、図８に示すように、信号電荷が第１の基板１１０の感光部２１０の垂直転送部２１２−１〜２１２−４で、図中下方に向かうＹ方向Ｙ１に転送された後、中継部２４０で中継された後は、第２の基板１２０の電荷蓄積部２２０−１〜２２０−４により、第１の基板１１０とは逆の図中上方に向かうＹ方向Ｙ２に転送される。
【００４７】
第２の基板１２０において、電荷蓄積部２２０−１〜２２０−４の一端部に入力端部２２１−１〜２２１−４が形成され、他端部に出力部２３０−１〜２３０−４と接続される出力端部２２２−１〜２２２−４が形成されている。
電荷蓄積部２２０−１〜２２０−４の入力端部２２１−１〜２２１−４が、中継部２４０により垂直転送部２１２−１〜２１２−４の感光領域外に位置する各出力端部２１３−１〜２１３−４と接続部（２４１−１〜２４１−４）で電気的に結合されている。
【００４８】
第２の基板１２０において、出力部２３０は、複数の電荷蓄積部２２０−１〜２２０−４に蓄積した信号電荷を電気信号として信号処理部３００に出力する。
出力部２３０−１〜２３０−４は、その入力部が電荷蓄積部２２０−１〜２２０−４の出力端部２２２−１〜２２２−４に接続されている。
【００４９】
図９は、本実施形態に係る出力部の構成例を示す図である。
図９は、１列の出力部２３０−１の構成例を示しているが、他の列の出力部２３０−２〜２３０−４も図９と同様の構成を有する。
【００５０】
出力部２３０−１は、電荷蓄積部２２０−１の出力端部２２２−１における出力ゲートＯＧ２２２−１に接続されている。
図９の出力部２３０−１は、フローティングディフュージョン（ＦＤ：浮遊拡散層）２３１、リセットゲート（ＲＧ）２３２、リセットドレイン２３３、および出力アンプ２３４を含んで構成されている。
【００５１】
出力部２３０−１においては、リセットドレイン２３３にリセットドレイン電圧ＶＲＤが印加され、リセットゲート２３２には信号電荷の検出周期でリセットパルスＰＲＧが印加される。
そして、フローティングディフュージョン２３１に蓄積された信号電荷は信号電圧に変換され、出力アンプ２３４を介してＣＣＤ出力信号ＳＯＵＴとして信号処理部３００に送出される。
【００５２】
中継部２４０は、第１の基板１１０に形成された感光部２１０の複数の垂直転送部２１２により転送される信号電荷の第２の基板１２０に形成された各電荷蓄積部２２０−１〜２２０−４への転送を中継する。
中継部２４０は、第１の基板１１０に形成された垂直転送部２１２−１〜２１２−４の出力端部２１３−１〜２１３−４と第２の基板１２０に形成された電荷蓄積部２２０−１〜２２０−４の入力端部２２１−１〜２２１−４とを、感光部２１０の感光領域ＰＡＲＡ外の領域ＥＰＡＲＡで基板を通した接続部により電気的に結合している。
中継部２４０は、第１の基板１１０に形成された垂直転送部２１２−１〜２１２−４の出力端部２１３−１〜２１３−４と第２の基板１２０に形成された電荷蓄積部２２０−１〜２２０−４の入力端部２２１−１〜２２１−４とを貫通ビア２４１−１〜２４１−４により接続している。
【００５３】
［積層された第１の基板および第２の基板、並びに中継部の具体的な構成例］
ここで、上記に概要を示した第１の基板１１０、第２の基板１２０、および中継部の具体的な構成例について説明する。
【００５４】
図１０は、本実施形態に係る積層された第１の基板および第２の基板、並びに中継部の具体的な構成例を説明するための簡略断面図である。
図１０は、１列の垂直転送部２１２とそれに対応する電荷蓄積部２２０に相当する部分を示している。
【００５５】
本実施形態において、第１の基板１１０は第１導電型基板、たとえばｎ型基板１１１により形成され、第２の基板１２０は第２導電型基板、たとえばｐ型基板１２１により形成されている。
第１の基板１１０において、ｎ型基板（ｎ−ＳＵＢ）１１１にｐウェル（ｐ−ＷＥＬＬ）１１２形成され、ｐウェル１１２の表面部にｎ−層１１３が形成されている。ｎ−層１１３のＹ方向の一端部には中継部としの貫通ビア２４１と接続するためのｎ＋層１１４が形成されている。
ｎ−層１１３の上部およびｎ＋層１１４の上部にはゲート絶縁膜１１５を介して垂直転送部２１２の転送電極（転送ゲート）１１６が、所定間隔をおいて形成されている。
ｎ＋層１１４からｐウェル１１２、ｎ型基板１１１を貫通し、後で述べる第２の基板１２０側のｎ＋層に達する貫通孔に貫通ビア（貫通電極）２４１が形成されている（埋め込まれている）。
なお、貫通ビア２４１が形成されるｐウェル１１２およびｎ型基板１１１の壁部には絶縁膜１１７が形成されている。
そして、ｐウェル１１２、ｎ−層１１３、ｎ＋層１１４、ゲート絶縁膜１１５、転送電極１１６、および貫通ビア２４１上にはそれらを覆うように絶縁膜１１８が形成されている。
【００５６】
第２の基板１２０において、ｐ型基板（ｐ−ＳＵＢ）１２１にｎウェル（ｎ−ＷＥＬＬ）１２２形成され、ｎウェル１２２内にｐウェル（ｐ−ＷＥＬＬ）１２３が形成され、ｐウェル１２３の表面部にｎ−層１２４が形成されている。
ｎ−層１２４のＹ方向の一端部には中継部としの貫通ビア２４１と接続するためのｎ＋層１２５−１が形成されている。ｎ−層１２４のＹ方向の他端部にフローティングディフュージョンＦＤ等となるｎ＋層１２５−２が形成されている。
ｎ−層１２４の上部およびｎ＋層１２５の上部にはゲート絶縁膜１２６を介して電荷蓄積部２２０の転送電極１２７が、所定間隔をおいて形成されている。
また、ｎウェル１２２の表面部に周辺回路を形成するためのｐ＋層１２８等が形成されている。
そして、ｎウェル１２２、ｐウェル１２３、ｎ−層１２４、ｎ＋層１２５、ゲート絶縁膜１２６等の上にはそれらを覆うように絶縁膜１２９が形成されている。
【００５７】
以上の構成を有する第１の基板１１０と第２の基板１２０は、第１の基板１１０のｎ型基板１１１の底面と第２の基板１２０の絶縁膜１２９の表面（上面）が貼り合わせるようにして積層されている。換言すれば、第２の基板１２０は第１の基板１１０の裏面に重なるように形成されている。
なお、第１の基板１１０に形成される垂直転送部２１２および第２の基板１２０に形成される電荷蓄積部２２０は、メタル層等の遮光材料からなる遮光膜で遮光されている。
【００５８】
また、図１０の例では、第１の基板１１０と第２の基板１２０を貫通する貫通ビア２４２が形成されている。
貫通ビア２４２が形成される第１の基板１１０のｐウェル１１２およびｎ型基板１１１の壁部、並びに第２の基板１２０のｐ型基板１２１には絶縁膜が形成されている。
【００５９】
本実施形態においては、上述したように、第１の基板１１０はｎ型基板１１１により形成されていることから、画素部２１１が形成される第１の基板１１０においては、縦型オーバーフロードレイン(Vertical Overflow Drain：ＶＯＤ)構造が採用されている。
【００６０】
図１１は、本実施形態に係る第１の基板に形成される画素部に採用される縦型オーバーフロードレインの構成および原理について説明するための図である。
図１１において、符号２１１１は遮光膜を示し、ＯＶＦＣはオーバーフローチャネルを示している。
【００６１】
縦型オーバーフロードレインＶＯＤは、次のように実現される。
画素部２１１のＰＤ（光電変換素子）と垂直転送部（ＶＣＣＤ）２１２をｐウェル１１２中に形成し、ｐウェル１１２を基準電位としてｎ型基板１１１に正電圧を印加することにより逆バイアス状態を保持する。
この逆バイアスは、ｎ型基板１１１からの電子の拡散に対する電位障壁を形成し、光生成された電子および熱的に発生した電子がＰＤや垂直転送部（ＶＣＣＤ）２１２に侵入するのを完全にブロックする。
これにより、信号のクロストークは問題にならないレベルに改善し、スミアが飛躍的に減少する。さらに、ｎ型基板１１１からの熱的拡散電流に起因する暗電流雑音成分は完全に抑えられる。
【００６２】
次に、縦型オーバーフロードレインＶＯＤの過剰電子の排出原理について説明する。
ｐウェル１１２とｎ型基板１１１間のｐｎ接合空乏層は逆バイアス電圧によって拡大する。
ＰＤ直下のｐウェル１１２の不純物層が薄くかつ低濃度であれば、接合空乏層がＰＤのｎ層１１９に達する、いわゆるパンチスルー状態が容易に実現する。
すなわち、ｐウェル１１２が完全空乏化して、その電位が上昇する。このときｎ層が電子の充満状態であれば、電子はｎ型基板１１１に強く引き出される。
強い光が入射してＰＤ内に過剰電子が発生しても上昇したｐウェル１１２のポテンシャルを越えて、ｎ層１１９からｎ型基板１１１にすべて掃き出されるので、ブルーミングの発生を完全に防止することができる。
【００６３】
［中継部による電荷転送動作］
次に、上記構成を有する固体撮像装置１０において、中継部２４０による信号電荷の転送動作について考察する。
【００６４】
本実施形態において、上述したように、中継部２４０は、第１の基板１１０に形成された垂直転送部２１２−１〜２１２−４の出力端部２１３−１〜２１３−４と第２の基板１２０に形成された電荷蓄積部２２０−１〜２２０−４の入力端部２２１−１〜２２１−４とを接続部である貫通ビア（ＴＳＶ）２４１−１〜２４１−４により接続している。
【００６５】
図１２は、本実施形態において中継部により信号電荷の転送動作について説明するための図であって、貫通ビア（ＴＳＶ）領域の寄生容量が小さい場合の電荷転送例を示す図である。
図１３は、本実施形態において中継部により信号電荷の転送動作について説明するための図であって、貫通ビア（ＴＳＶ）領域の寄生容量が大きい場合の電荷転送例を示す図である。
図１４は、ＴＳＶ領域を中間電位に設定する一構成例を示す図である。
【００６６】
転送電極（転送ゲート）間にＴＳＶ領域があった場合、図１０の構成のように、ｎ＋領域と仮定する。
ｎ＋領域の寄生容量が小さい場合、次のように信号電荷が転送される。
変調電位をΔＶ、信号電荷をΔＱ、ｎ＋領域の寄生容量をＣとすると、ΔＶ＝ΔＱＣの関係より、隣接する転送ゲートのポテンシャルとほぼ同相に変調されるため、図１２に示すように、ＴＳＶ領域を介して電荷転送が可能となる。
【００６７】
転送電極（転送ゲート）間のＴＳＶ領域（ｎ＋領域）の寄生容量が大きい場合、変調に必要な信号電荷量が大きくなるため、変動隣接する転送ゲートのポテンシャルに変調されない。
このため、図１３および図１４に示すように、転送ゲート間に中間電位ＭＶを、ｎ＋領域に接続された、たとえば中間電位設定用のリセットトランジスタ２４３を介して設定することにより、ＴＳＶ領域を介して電荷転送が可能となる。
具体的には、図１４に示すように、リセットゲートＲＧ２４３とリセットドレインＲＤ２４３を有するリセットトランジスタ２４３により、信号電荷を転送するときに貫通ビア（ＴＳＶ）領域を中間電位ＭＶに設定する。
【００６８】
図１５は、本実施形態に係る積層された第１の基板および第２の基板、並びに中継部においてＴＳＶ領域を中間電位に設定するリセットトランジスタを設けた構成例を示す簡略断面図である。
貫通ビア（ＴＳＶ）領域を中間電位に設定するリセットトランジスタは、図１０の構成に加えて、図１５に示すように、ｎ−層１１３の一端部側に形成することも可能である。
【００６９】
ここで、中間電位とは、ハイレベルＨとなる電位とローレベルＬとなる電位との間の電位をいう。
【００７０】
転送例としては、図１３に示すように、ＴＳＶノードの両端に出力ゲート（Output Gate(ＯＧ)）および入力ゲート（Input Gate(ＩＧ)）を設け、転送のためにＯＧとＩＧにポテンシャル段差をつけ、ＴＳＶのリセットレベルを、ＩＧのポテンシャルと同等にする。
【００７１】
以上のように、本第１の実施形態によれば、第１の基板１１０には、行列状に配置された光電変換素子であるフォトダイオード（ＰＤ）を含む画素部２１１、および複数の画素部２１１の光電変換素子の信号電荷を列単位で転送する複数の電荷転送部である垂直転送部２１２を含む感光部２１０が形成される。
第２の基板１２０には、感光部２１０の複数の垂直転送部２１２−１〜２１２−ｎ（本例ではｎ＝４）により転送され、中継部２４０により中継され信号電荷を蓄積する電荷蓄積部２２０および垂直転送列ごとに設けられた出力部２３０が形成される。
そして、中継部２４０により、第１の基板１１０に形成された垂直転送部２１２−１〜２１２−４の出力端部２１３−１〜２１３−４と第２の基板１２０に形成された電荷蓄積部２２０−１〜２２０−４の入力端部２２１−１〜２２１−４とを、感光部２１０の感光領域ＰＡＲＡ外の領域ＥＰＡＲＡで基板を通した接続部、たとえば貫通ビア２４１により電気的に結合している。
【００７２】
したがって、本第１の実施形態によれば、以下の効果を得ることができる。
本第１の実施形態によれば、画素部２１１から垂直転送部（垂直ＣＣＤ）２１２へのプログレッシブ読み出しが可能であり、垂直転送部（垂直ＣＣＤ）２１２へ転送された信号電荷は中継部２４０の接続部を介して２層目の電荷蓄積部（ストレージ部）２２０に転送される。
電荷蓄積部（ストレージ部）２２０が２層目である第２の基板１２０に形成されているため、小さなチップ面積で、高速読み出しが可能となる。
また、積層基板の接続部は画素アレイ外に形成されるため、レイアウト上の制約が少なく、白キズ等の画素特性の劣化がないイメージセンサの形成が可能となる。
換言すると、本第１の実施形態によれば、画素アレイ内に特別な構造を形成すること無く、すなわちＳＮの劣化を起こすことなくグローバル読み出しで高速駆動が可能なイメージセンサを実現することが可能となる。
また、画素アレイの外側に接続部である中継部２４０が形成されていることから、感度低下や暗電流増加の発生が起こらない画素の形成が可能となる。
【００７３】
［第２の実施形態］
図１６は、本発明の第２の実施形態に係る固体撮像装置の構成例を説明するための図である。
【００７４】
本第２の実施形態に係る固体撮像装置１００Ａが上述した第１の実施形態の固体撮像装置１００と異なる点は以下の通りである。
本第２の実施形態の固体撮像装置１００Ａは、複数の垂直転送部２１２−１〜２１２−４と複数の電荷蓄積部２２０−１〜２２０−４とを選択的に接続する中継選択部２５０を含んで構成されている。
【００７５】
本第２の実施形態においては、第１の基板１１０Ａの中継部２４０Ａに複数の選択電極２５１−１，２５１−２，２５１−３，２５１−４が配置され、第２の基板１２０Ａの中継部２４０Ａに複数の選択電極２５２−１，２５２−２，２５２−３，２５２−４が配置されている。
そして、第１の基板１１０Ａおよび第２の基板１２０Ａにおいて、複数の選択電極２５１−１〜２５１−４、２５２−１〜２５２−４に対して一つの共通の貫通ビア（ＴＳＶ）２４１Ａが形成されている。
【００７６】
図１６において、第１の基板１１０Ａ側の貫通ビア２４１Ａには、選択電極２５１−１〜２５１−４のいずれかにより選択された垂直転送部２１２−１〜２１２−４を転送された信号電荷が供給される。
第２の基板１２０Ａ側においては、貫通ビア２４１Ａを転送された信号電荷が選択電極２５２−１〜２５２−４のいずれかにより選択されて電荷蓄積部（ストレージ部）２２０−１〜２２０−４に転送される。
【００７７】
図１６の構成で基本的な動作としては、次のように動作が行われる。
第１の基板１１０Ａ側において選択電極２５１−１により選択された垂直転送部２１２−１の信号電荷は貫通ビア２４１Ａを介して第２の基板１２０Ａ側に転送され、選択電極２５２−１により選択されて電荷蓄積部２２０−１に転送される。
第１の基板１１０Ａ側において選択電極２５１−２により選択された垂直転送部２１２−２の信号電荷は貫通ビア２４１Ａを介して第２の基板１２０Ａ側に転送され、選択電極２５２−２により選択されて電荷蓄積部２２０−２に転送される。
第１の基板１１０Ａ側において選択電極２５１−３により選択された垂直転送部２１２−３の信号電荷は貫通ビア２４１Ａを介して第２の基板１２０Ａ側に転送され、選択電極２５２−３により選択されて電荷蓄積部２２０−３に転送される。
第１の基板１１０Ａ側において選択電極２５１−４により選択された垂直転送部２１２−４の信号電荷は貫通ビア２４１Ａを介して第２の基板１２０Ａ側に転送され、選択電極２５２−４により選択されて電荷蓄積部２２０−４に転送される。
【００７８】
以上は基本的な動作であり、選択電極２５１−１〜２５１−４、および選択電極２５２−１〜２５２−４は、一つずつ選択されるように構成することも可能であるが、２またそれ以上の選択電極を同時に選択する、あるいは所定の動作において所定の選択電極は選択状態としない等、種々の態様が可能である。
このような駆動を行うことにより、プログレッシブ読み出しを維持したままで、検出感度の低下も起こさずに水平方向の信号加算や信号間引きを容易に行うことが可能となる。
すなわち、本第２の実施形態においては、並列する複数の垂直（電荷）転送部２１２−１〜２１２−４の信号電荷を加算あるいは間引き可能である。
【００７９】
また、本第２の実施形態においては、複数の列を一つのグループとして（図１６の例では隣接する４列を一つのグループとしている）、グループ単位で束ねて一つの貫通ビア（ＴＳＶ）２４１Ａを形成することから、貫通ビアの数を削減することができ、レイアウト上でも有利である。
すなわち、本第２の実施形態においては、画素部２１１からプログレッシブ読み出しを高速で実施するセンサの提供が可能となり、接続部である貫通ビア（ＴＳＶ）等は垂直転送部（垂直ＣＣＤ）、電荷蓄積部（ストレージ部）より大きな繰り返しピッチで形成されるため、接続部である貫通ビア（ＴＳＶ）等の形成が容易となる。
【００８０】
［中継選択部２５０の構成例］
次に、中継選択部２５０の具体的な構成例について説明する。
【００８１】
図１７は、本第２の実施形態に係る第１の基板側の中継選択部を含む中継部の第１の構成例を示す図である。
図１７の中継部２４０Ｂにおける中継選択部２５０Ｂは、貫通ビア（ＴＳＶ）２４１Ａが４列の垂直転送部（ＶＣＣＤ）２１２−１〜２１２−４のＸ方向（水平方向）の略中央部、すなわち、２列目の垂直転送部２１２−２の配置位置と３列目の垂直転送部２１２−３の配置位置との間の位置に形成されている。
また、図１７の垂直転送部２１２−１〜２１２−４は駆動パルスＶ１〜Ｖ４による４相駆動として例示されている。
【００８２】
図１７の中継選択部２５０Ｂは、選択電極２５１−１（Ｓ１）〜２５１−４（Ｓ４）、水平転送部（ＨＣＣＤ）２５３−１〜２５３−４、およびオープンゲート（ＯＧ）２５４を含んで構成されている。
【００８３】
選択電極２５１−１（Ｓ１）〜２５１−４（Ｓ４）は、各垂直転送部（ＶＣＤＤ）２１２−１〜２１２−４の出力端部２１３−１〜２１３−４に配置されている。
選択電極２５１−１（Ｓ１）〜２５１−４（Ｓ４）は、出力ゲート等を構成するトランジスタのゲートとして機能し、選択時に導通状態となるような電位に制御される。
【００８４】
水平転送部（ＨＣＣＤ）２５３−１〜２５３−４は、それぞれ対応する選択電極２５１−１（Ｓ１）〜２５１−４（Ｓ４）の出力部に位置するように配置され、中央に配置されるＯＧ２５４に向けて転送方向が異なるＨＣＣＤとして構成されている。
【００８５】
水平転送部２５３−１は、１列目の選択電極２５１−１の出力側に配置されている。水平転送部２５３−１は、駆動パルスＨ１により駆動され、垂直転送部２１２−１による信号電荷を図１７中の右方向である水平方向Ｘ１に向けて転送し、さらに隣接の水平転送部２５３−２に転送する。
【００８６】
水平転送部２５３−２は、２列目の選択電極２５１−２の出力側に配置されている。水平転送部２５３−２は、駆動パルスＨ２により駆動され、垂直転送部２１２−２による信号電荷または水平転送部２５３−１による垂直転送部２１２−１の信号電荷を図１７中の右方向である水平方向Ｘ１に向けて転送し、自段に接続されているＯＧ２５４に供給する。
【００８７】
水平転送部２５３−４は、４列目の選択電極２５１−４の出力側に配置されている。水平転送部２５３−４は、駆動パルスＨ４により駆動され、垂直転送部２１２−４による信号電荷を図１７中の左方向である水平方向Ｘ２に向けて転送し、さらに隣接の水平転送部２５３−３に転送する。
【００８８】
水平転送部２５３−３は、３列目の選択電極２５１−３の出力側に配置されている。水平転送部２５３−３は、駆動パルスＨ３により駆動され、垂直転送部２１２−３による信号電荷または水平転送部２５３−４による垂直転送部２１２−４の信号電荷を図１７中の左方向である水平方向Ｘ２に向けて転送し、自段に接続されているＯＧ２５４に供給する。
【００８９】
ＯＧ２５４は、水平転送部２５３−２の信号電荷供給部および水平転送部２５３−３の信号電荷供給部と接続部である貫通ビア（ＴＳＶ）２４１Ａとの間に配置され、導通状態に制御されることにより、選択電極２５１−１（Ｓ１）〜２５１−４（Ｓ４）で選択され、水平転送部２５３−１〜２５３−４を転送された信号電荷を貫通ビア（ＴＳＶ）２４１Ａに転送する。
【００９０】
この第１の構成例においても、選択電極２５１−１〜２５１−４、および選択電極２５２−１〜２５２−４は、一つずつ選択されるように構成することも可能であるが、２またそれ以上の選択電極を同時に選択する、あるいは所定の動作において所定の選択電極は選択状態としない等、種々の態様が可能である。
これにより、プログレッシブ読み出しを維持したままで、検出感度の低下も起こさずに、並列する複数の垂直（電荷）転送部２１２−１〜２１２−４の信号電荷を加算あるいは間引き可能である。
また、第１の構成例によれば、複数の列（本例では４列）を一つのグループとして、グループ単位で束ねて一つの貫通ビア（ＴＳＶ）２４１Ａを形成することから、貫通ビアの数を削減することができ、レイアウト上でも有利である。
すなわち、第１の構成例によれば、画素部２１１からプログレッシブ読み出しを高速で実施するセンサの提供が可能となり、接続部である貫通ビア（ＴＳＶ）等は垂直転送部（垂直ＣＣＤ）、電荷蓄積部（ストレージ部）より大きな繰り返しピッチで形成されるため、接続部である貫通ビア（ＴＳＶ）等の形成が容易となる。
【００９１】
図１８は、本第２の実施形態に係る第１の基板側の中継選択部を含む中継部の第２の構成例を示す図である。
図１８の中継部２４０Ｃにおける中継選択部２５０Ｃは、図１７の中継選択部２５０Ｂと基本的な構成を同じである。
図１８の中継部２４０Ｃは、貫通ビア（ＴＳＶ）２４１Ａにより信号電荷を転送する際に、貫通ビア（ＴＳＶ）２４１Ａを中間電位に設定するための、リセットゲートＲＧ２４３とリセットドレインＲＤ２４３を有するリセットトランジスタ２４３が形成されている。
【００９２】
第２の構成例によれば、上述した第１の構成例と同様の効果を得られることはもとより、転送電極（転送ゲート）間のＴＳＶ領域（ｎ＋領域）の寄生容量が大きい場合であって、ＴＳＶ領域を介して電荷転送が可能となる。
【００９３】
図１９は、本第２の実施形態に係る第１の基板側の中継選択部を含む中継部の第３の構成例を示す図である。
図１９の中継部２４０Ｄが図１７の中継部２４０Ｂと異なる点は、貫通ビア（ＴＳＶ）２４１Ｄの配置位置が４列の垂直転送部２１２−１〜２１２−４の配列の中央部ではなく、Ｘ方向の一端側（図１９の例では右端側）である４列目の垂直転送部２１２−４の配置位置近傍に形成されていることにある。
【００９４】
図１９の中継選択部２５０Ｄにおいて、水平転送部２５３−１は、駆動パルスＨ１により駆動され、垂直転送部２１２−１による信号電荷を図１９中の右方向である水平方向Ｘ１に向けて転送し、さらに隣接の水平転送部２５３−２に転送する。
【００９５】
水平転送部２５３−２は、駆動パルスＨ２により駆動され、垂直転送部２１２−２による信号電荷または水平転送部２５３−１による垂直転送部２１２−１の信号電荷を図１９中の右方向である水平方向Ｘ１に向けて転送し、さらに隣接の水平転送部２５３−３に転送する。
【００９６】
水平転送部２５３−３は、駆動パルスＨ３により駆動され、垂直転送部２１２−３による信号電荷または水平転送部２５３−２による垂直転送部２１２−１，２１２−２の信号電荷を図１９中の右方向である水平方向Ｘ１に向けて転送し、さらに隣接の水平転送部２５３−４に転送する。
【００９７】
水平転送部２５３−４は、駆動パルスＨ４により駆動され、垂直転送部２１２−４による信号電荷を図１９中の右方向である水平方向Ｘ１に向けて転送し、垂直転送部２１２−４の信号電荷または水平転送部２５３−３による垂直転送部２１２−１，２１２−２，２１２−３の信号電荷を、自段に接続されているＯＧ２５４に供給する。
【００９８】
ＯＧ２５４は、水平転送部２５３−４の信号電荷供給部と接続部である貫通ビア（ＴＳＶ）２４１Ｄと間に配置され、導通状態に制御されることにより、選択電極２５１−１（Ｓ１）〜２５１−４（Ｓ４）で選択され、水平転送部２５３−１〜２５３−４を転送された信号電荷を貫通ビア（ＴＳＶ）２４１Ｄに転送する。
【００９９】
第３の構成例によれば、上述した第１の構成例と同様の効果を得ることができる。
【０１００】
図２０は、第２の実施形態に係る第１の基板側の中継選択部を含む中継部の第４の構成例を示す図である。
【０１０１】
図２０の中継部２４０Ｅの中継選択部２５０Ｅが図１７の中継選択部２５０Ｂと異なる点は、水平転送部の代わりに電位スロープ部（ＳＬ）２５５を設けたことにある。
この中継選択部２５０Ｅでは、選択電極２５１−１（Ｓ１）〜２５１−４（Ｓ４）で選択された垂直転送部２１２−１〜２１２−４の信号電荷は、電位スロープ部２５５を経て、さらにＯＧ２５４を介して貫通ビア（ＴＳＶ）２４１Ａに転送される。
【０１０２】
第４の構成例によれば、上述した第１の構成例と同様の効果を得ることができる。
【０１０３】
以上、第１の基板側の中継選択部を含む中継部の第１から第４の構成例について説明した。これらの構成は、基本的に、第２の基板１２０側の中継選択部として採用することが可能である。ただし、信号電荷の転送方向が図１７から図２０に関連付けた場合と逆方向となる。
換言すれば、貫通ビア（ＴＳＶ）を転送された信号電荷は、ＯＧ２５４を介して水平転送部２５３−１、２５３−２，２５３−３，２５３−４あるいは電位スロープ部２５５を介して所望の位置に転送され、選択電極２５２−１〜２５２−４で選択されて電荷蓄積部２２０−１〜２２０−４に転送される。
【０１０４】
［第３の実施形態］
図２１は、本発明の第３の実施形態に係る固体撮像装置の構成例を説明するための図である。
【０１０５】
本第３の実施形態に係る固体撮像装置１００Ｂが上述した第１の実施形態の固体撮像装置１００と異なる点は以下の通りである。
本第３の実施形態の固体撮像装置１００Ｂでは、第２の基板１２０Ｂ側において、複数の電荷蓄積部２２０−１〜２２０−４，２２０−５〜２２０−８と出力部２３０Ｂ−１，２３０Ｂ−２を選択的に接続する出力選択部２６０を含んで構成されている。
【０１０６】
第３の実施形態の固体撮像装置１００Ｂにおいて、第１の基板１１０Ｂに形成された感光部２１０Ｂは６行８列のマトリクス状に画素部２１１および垂直転送部２１２が配置されている。
これに対応するように、第２の基板１２０Ｂには、８列の電荷蓄積部２２０−１〜２２０−８が形成されている。
第２の基板１２０Ｂにおいて、電荷蓄積部２２０−１〜２２０−４，２２０−５〜２２０−８の出力端部２２２−１〜２２２−４，２２２−５〜２２２−８に選択電極２６１−１〜１６１−４，２６１−５〜２６１−８が配置されている（形成されている）。
そして、第２の基板１２０Ｂにおいて、複数の選択電極２６１−１〜２６１−４、２６１−５〜２６１−８に対してそれぞれ一つの出力部２３０Ｂ−１，２３０Ｂ−２が形成されている。
【０１０７】
図２１において、第１の基板１１０Ｂ側の垂直転送部２１２−１〜２１２−８を転送された信号電荷は中継部２４０を介して第２の基板１２０Ｂ側の電荷蓄積部（ストレージ部）２２０−１〜２２０−４，２２０−５〜２２０−８に転送される。
そして、電荷蓄積部２２０−１〜２２０−４，２２０−５〜２２０−８に転送され多信号電荷は、次のようにして対応する出力部２３０Ｂ−１，２３０Ｂ−２に供給される。
【０１０８】
電荷蓄積部２２０−１の信号電荷は選択電極２６１−１により選択されて出力部２３０Ｂ−１に供給される。
電荷蓄積部２２０−２の信号電荷は選択電極２６１−２により選択されて出力部２３０Ｂ−１に供給される。
電荷蓄積部２２０−３の信号電荷は選択電極２６１−３により選択されて出力部２３０Ｂ−１に供給される。
電荷蓄積部２２０−４の信号電荷は選択電極２６１−４により選択されて出力部２３０Ｂ−１に供給される。
電荷蓄積部２２０−５の信号電荷は選択電極２６１−５により選択されて出力部２３０Ｂ−２に供給される。
電荷蓄積部２２０−６の信号電荷は選択電極２６１−６により選択されて出力部２３０Ｂ−２に供給される。
電荷蓄積部２２０−７の信号電荷は選択電極２６１−７により選択されて出力部２３０Ｂ−２に供給される。
電荷蓄積部２２０−８の信号電荷は選択電極２６１−８により選択されて出力部２３０Ｂ−２に供給される。
【０１０９】
本第３の実施形態においては、複数の列を一つのグループとして（図２１の例では隣接する４列を一つのグループとしている）、グループ単位で束ねて一つの出力部２３０Ｂ−１，２３０Ｂ−２を形成することから、出力部の数を削減することができ、レイアウト上でも有利である。
すなわち、本第３の実施形態においては、画素部２１１からプログレッシブ読み出しを高速で実施するセンサの提供が可能となり、出力部は電荷蓄積部（ストレージ部）より大きな繰り返しピッチで形成されるため、出力部の形成が容易となる。
また、本第３の実施形態においては、並列する複数の電荷蓄積部２２０−１〜２２０−４，２２０−５〜２２０−８の信号電荷を加算あるいは間引き可能である。
【０１１０】
また、本第３の実施形態においても、前述した第２の実施形態の中継選択部を採用することにより、プログレッシブ読み出しを維持したままで、検出感度の低下も起こさずに水平方向の信号加算や信号間引きを容易に行うことが可能となる。
【０１１１】
なお、第２の実施形態において、第１の基板側の中継選択部を含む中継部の第１から第４の構成例について説明した。これらの構成は、基本的に、本第３の実施形態の第２の基板１２０Ｂ側の出力選択部２６０として採用することが可能である。
この場合、貫通ビア（ＴＳＶ）の部分が出力部２３０Ｂ−１，２３０Ｂ−２の入力部となる。
【０１１２】
［第４の実施形態］
図２２は、本発明の第４の実施形態に係る固体撮像装置の構成例を説明するための図である。
【０１１３】
本第４の実施形態に係る固体撮像装置１００Ｃが上述した第１の実施形態の固体撮像装置１００と異なる点は以下の通りである。
本第４の実施形態に係る固体撮像装置１００Ｃは、第２の基板１２０Ｃにおいて、電荷蓄積部２２０、出力部２３０に加えて、信号処理系である周辺回路に属するアナログデジタル変換器（ＡＤＣ）３４１、シリアライザ３４２、メモリ３４３、タイミングジェネレータ（ＴＧ）３４４が形成されている。
タイミングジェネレータ（ＴＧ）３４４は、ＣＣＤパルス駆動部やレベルシフト等を含んで構成される。
【０１１４】
ここで、ＣＭＯＳイメージセンサを比較例として、信号処理系を第２の基板１２０Ｃに搭載した本第４の実施形態に係る固体撮像装置１００ＣであるＣＣＤイメージセンサとＣＭＯＳイメージセンサのチップサイズについて考察する。
【０１１５】
図２３は、比較例としての裏面照射型ＣＭＯＳイメージセンサの積層構造例を示す図である。図２３（Ａ）はＣＭＯＳイメージセンサの第１の構造例を示し、図２３（Ｂ）はＣＭＯＳイメージセンサの積層化した第２の構造例を示している。
図２４は、ＣＭＯＳイメージセンサの積層構造によるチップ縮小化例を説明するための図である。図２４（Ａ）は積層構造でない場合の画素部および周辺回路を示し、図２４（Ｂ）は積層構造により縮小化した例を示している。
図２５は、積層構造でないＣＭＯＳイメージセンサチップ、積層構造のＣＭＯＳイメージセンサチップ、および本実施形態に係るＣＣＤイメージセンサチップの簡略断面を示す図である。
図２５（Ａ）が積層構造でないＣＭＯＳイメージセンサチップを示し、図２５（Ｂ）が積層構造のＣＭＯＳイメージセンサチップを、図２５（Ｃ）が本実施形態に係るＣＣＤイメージセンサチップをそれぞれ示している。
【０１１６】
一般に、ＣＭＯＳイメージセンサ４００Ａは、図２３（Ａ）に示すように、支持基板４１０と、画素部４２０と信号処理回路４３０を形成したチップ４４０により構成される。
積層型構造は、図２３（Ｂ）に示すように、信号処理回路４３０を形成したチップ４５０を支持基板の代わりに用いており、それに画素部４２０を重ね合わせている。
この積層構造を採用することで、小型化を実現できる。
【０１１７】
このようなＣＭＯＳイメージセンサにおいて、周辺回路である信号処理回路４３０は、図２４（Ａ）に示すように、ローデコーダ（ROW decode）４３１、カラムデコーダ（column decode）４３２、もしくは行（列）選択回路、ボンディングパッド（Bonding  pad）４３３等により構成される。
この周辺回路である信号処理回路４３０を第２層に配置することにより、図２４（Ｂ）に示すように、周辺回路領域を削除できるが、ローデコーダ４３１からの画素駆動信号用信号を各ロー（ＲＯＷ）に貫通ビア（ＴＳＶ）を経由させるため、ＴＳＶ領域が各ＲＯＷおよびカラムに新たに必要になる。
【０１１８】
その結果、ＣＭＯＳイメージセンサチップは、積層構造を採用することにより、構成にもよるが、たとえば図２５（Ａ）および〈Ｂ〉に示すように、積層構造を採用していない場合に比べてチップサイズを半分程度に削減することができる。
しかし、図２５（Ｂ）および（Ｃ）に示すように、ＣＭＯＳイメージセンサチップは、上述したように積層構造を用いたとしても、ＴＳＶ領域が各ＲＯＷおよびカラムに新たに必要になる等の理由から、構成にもよるが、たとえば本実施形態に係るＣＣＤイメージセンサチップより１．５倍程度大きくなる。
【０１１９】
換言すれば、本実施形態に係るＣＣＤイメージセンサは、接続部としての貫通ビア（ＴＳＶ）を介して、積層接続が可能になることから、ワイヤーボンディングが不要になるため、ダイサイズレベルでの小型パッケージが可能となり、たとえばＢＧＡなどの接続により、コンパクトなカメラモジュール実装が可能となる。
このように、本積層ＣＣＤパッケージの実装化により、超小型カメラモジュールを実現することができる。
【０１２０】
また、ＣＭＯＳイメージセンサでグローバルシャッタを有する構造については、非特許文献１を始め複数提案されているが、いずれの例でも画素アレイ内に特別な回路を追加する必要があり、感度の低下や、ノイズの増加を招くデメリットを持つ。また、従来のＣＭＯＳでの改善例では信号加算を行う構造を選択すると寄生容量の増加によるＳＮの劣化や、信号の同時性を損ねる欠点があった。
これに対して、本実施形態に係るＣＣＤイメージセンサは、画素アレイ内に特別な構造を形成することなく、すなわちＳＮの劣化を起こすことなくグローバル読み出しで高速駆動が可能となる。
また、貫通ビア（ＴＳＶ）のチップ間接続によるダイサイズパッケージが可能になり、また第２の基板への周辺回路搭載化により、駆動ピン数を削減することにより、高性能、小型、低コストのカメラシステムを提供することが可能となる。
【０１２１】
［第５の実施形態］
図２６は、本発明の第５の実施形態に係る固体撮像装置の構成例を説明するための図である。
【０１２２】
本第５の実施形態に係る固体撮像装置１００Ｄが上述した第４の実施形態の固体撮像装置１００Ｃと異なる点は以下の通りである。
本第５の実施形態に係る固体撮像装置１００Ｄは、タイミングジェネレータ３１０、画像処理回路（画像処理ＩＣ）３２０、および電源回路（電源ＩＣ）３３０を含んで構成される信号処理部３００が、第１の基板１１０Ｄ、第２の基板１２０Ｄと同一パッケージに実装される。
【０１２３】
このように構成することにより、小型カメラシステムを単一パッケージに組み込むことも可能となる。
【０１２４】
［第６の実施形態］
図２７は、本発明の第６の実施形態に係る固体撮像装置の構成例を説明するための図である。
【０１２５】
本第６の実施形態に係る固体撮像装置１００Ｅが上述した第４の実施形態の固体撮像装置１００Ｃと異なる点は以下の通りである。
本第６の実施形態に係る固体撮像装置１００Ｅは、第２の基板１２０Ｅにおいて、電荷蓄積部２２０、出力部２３０に加えて、信号処理系である周辺回路に属するＡＤＣ３４１、シリアライザ３４２が形成され、混載されている。
その他の構成は、第４の実施形態と同様である。
【０１２６】
図２７においては、信号処理部３００と積層チップとの間で送受される電源系、駆動および駆動パルス系、出力端子系の伝送ラインを示している。
駆動に必要な駆動パルスおよび電源はたとえば、基準電源ＶＳＳ（ＧＮＤ）、ＣＣＤ用電源ＶＣＣＤ、ＡＤＣ用電源ＶＡＤＣ、シリアル出力用電源ＶＬＶＤＳ、垂直転送パルスφＶ１およびφＶ２、水平転送パルスφＨ、画素から垂直転送部への読み出しパルスΦＲ、シリアル出力用基準クロックφＬＶＤＳ、ＣＣＤ出力用サンプル＆ホールドパルスφＳＨ、シリアル信号出力信号である。
これら各信号の伝送ラインには、それぞれのピンにＦＰＧＡなどで構成された信号処理部３００が搭載された外部基板（外部ボード）に接続される。
【０１２７】
なお、本実施形態の固体撮像装置１００Ｅは、水平転送を行われないが、中継選択部２５０や出力選択部に水平転送部を採用した場合には局所的に水平転送が行われることから、水平転送パルスφＨを駆動パルスとして生成する機能を持たせている。
【０１２８】
図２８は、第６の実施形態に係る積層型ＣＣＤイメージセンサとしての固体撮像装置の駆動信号のタイミングの一例を示す図である。
図２８（Ａ）は電荷読み出しパルスφＲを、図２８（Ｂ）は垂直転送パルスφＶ２を、図２８（Ｃ）は垂直転送パルスφＶ１を、図２８（Ｄ）は水平転送パルスφＨを、図２８（Ｅ）はバッファ出力ＶＯＵＴを、それぞれ示している。
【０１２９】
図２７の固体撮像装置１００Ｅにおいて、ＣＣＤ駆動パルスφＶ１およびφＶ２が外部信号として入力され、同期した画像データは内蔵されたＡＤＣ３４１、シリアライザ３４２により、シリアルデジタル出力に変換され出力され、別基板上のたとえばＦＰＧＡ３１０にとりこまれて、映像信号として処理される。
【０１３０】
本第６の実施形態によれば、上述した第４の実施形態の効果と同様の効果を得ることができる。
そして、本第６の実施形態の固体撮像装置１００Ｅは、第１の基板１１０Ｅにおいて、画素部２１１には垂直転送部（垂直ＣＣＤ）が隣接しており、プログレッシブ読み出しが可能である。
画素部はＣＣＤのため、第２の基板１２０Ｅ（第２層）と接続される貫通ビア（ＴＳＶ）はＲＯＷごとに接続されるＣＭＯＳイメージセンサの主に周辺回路とした第２層と積層した場合にくらべて、大幅に削減することができ、たとえばチップに上下のみ配置することができ、パッケージサイズを縮小化することが可能となる。
【０１３１】
［第７の実施形態］
図２９は、本発明の第７の実施形態に係る固体撮像装置の構成例を説明するための図である。
【０１３２】
本第７の実施形態に係る固体撮像装置１００Ｆが上述した第６の実施形態の固体撮像装置１００Ｅと異なる点は以下の通りである。
本第７の実施形態に係る固体撮像装置１００Ｆは、第２の基板１２０Ｆにおいて、信号処理系である周辺回路に属するＡＤＣ３４１およびシリアライザ３４２に加えて、駆動パルス発生器としてのタイミングジェネレータ（ＴＧ）３４４および電圧生成回路としてのＤＣＤＣコンバータ（ＤＣＤＣ）３４５が搭載されている。
【０１３３】
本第７の実施形態に係る固体撮像装置１００Ｆにおいては、タイミングジェネレータ（ＴＧ）３４４およびＤＣＤＣコンバータ（ＤＣＤＣ）３４５を搭載して、たとえば外部駆動パルスをφＶｓｙｎｃ（Ｖトリガーパルス）、ΦＨｓｙｎｃ（Ｈトリガーパルス）、φＲＳＴ（リセットパルス）、電源をＶＤＤ、ＶＳＳとして接続に必要なピンを削減することが可能となる。
【０１３４】
本第７の実施形態によれば、上述した第６の実施形態の効果と同様の効果に加えて、以下の効果を得ることができる。
すなわち、本第７の実施形態によれば、駆動ピン数を削減することができるため、周辺回路を第２の基板１２０Ｆに配置して、カメラの設置の要件に実装サイズ、接続可能ケーブル本数、ケーブル長さ、設置高さなどの制約がある用途に使われる、たとえば、監視用カメラ、医療用内視鏡用カメラなどの電子機器に応用できる利点がある。
【０１３５】
［第８の実施形態］
図３０は、本発明の第８の実施形態に係る固体撮像装置の構成例を説明するための図である。
【０１３６】
本第８の実施形態に係る固体撮像装置１００Ｇが上述した第７の実施形態の固体撮像装置１００Ｆと異なる点は以下の通りである。
本第８の実施形態に係る固体撮像装置１００Ｇは、第２の基板１２０Ｇにおいて、信号処理系である周辺回路に属するＡＤＣ３４１、シリアライザ３４２、タイミングジェネレータ（ＴＧ）３４４、ＤＣＤＣコンバータ（ＤＣＤＣ）３４５に加えてメモリ３４６が搭載されている。
そして、本第８の実施形態に係る固体撮像装置１００Ｇは、電源をスイッチで機能させることにより、駆動パルスと出力信号パルス用端子ＰＩＮ１，ＰＩＮ２を共用化している。
【０１３７】
［駆動パルスと出力信号パルス用端子の共用化を実現する構成例］
ここで、本第８の実施形態に係る固体撮像装置１００Ｇにおいて、駆動パルスと出力信号パルス用端子ＰＩＮ１，ＰＩＮ２の共用化を実現する構成例について説明する。
図３１は、本第８の実施形態に係る固体撮像装置１００Ｇにおいて、駆動パルスと出力信号パルス用端子の共用化を実現する構成例を示す図である。
【０１３８】
図３１においては、第２の基板１２０Ｇにおける駆動パルスおよび出力信号パルス用端子の共用化回路３５０を抽出して示している。
また、撮像素子部２００Ｇの出力部２３０や図示しない駆動系等を含んでセンサコア２７０(Sensor Core)として示している。
【０１３９】
図３１の第２の基板１２０Ｇには、マスタクロック用端子ＰＭＣ、入出力端子ＰＩＮ１，ＰＩＮ２が形成されている。
図３１の共用化回路３５０は、差動出力回路３５１、レジスタコントローラ(Register Controller)３５２、およびスイッチＳＷ１〜ＳＷ４を有している。
この共用化回路３５０は、入出力端子ＰＩＮ１とＰＩＮ２を、レジスタコントロール線ＬＲＧＣとデータ出力線ＬＤＯで共有している。共用化回路３５０は、その切り替えをスイッチＳＷ１〜ＳＷ４により行う。
【０１４０】
共用化回路３５０において、差動出力回路３５１の入力部がシリアライザ３４２の出力部に接続され、差動出力回路３５１の正側出力部がスイッチＳＷ１を介して入出力端子ＰＩＮ１に接続され、負側出力部がスイッチＳＷ２を介して入出力端子ＰＩＮ２に接続されている。
レジスタコントローラ３５２の第１入出力端子Ｔ１がスイッチＳＷ３を介して入出力端子ＰＩＮ１に接続され、第２入出力端子Ｔ２がスイッチＳＷ４を介して入出力端子ＰＩＮ２に接続されている。
【０１４１】
次に、共用化回路の動作例を図３２〜図３４に関連付けて説明する。
図３２は、本第８の実施形態に係る共用化回路のレジスタコントロールモード時の動作を説明するための図である。
図３３は、本第８の実施形態に係る共用化回路のイメージデータストリーミングモード時の動作を説明するための図である。
図３４は、本第８の実施形態に係る共用化回路のレジスタコントロールモード時およびイメージデータストリーミングモード時の動作を説明するためのタイミングチャートである。
図３４（Ａ）は電源電圧ＶＤＤ／ＶＡＡを、図３４（Ｂ）は基準クロック（マスタクロック）ＭＣＬＫを、図３４（Ｃ）は入出力端子ＰＩＮ１の信号を、図３４（Ｄ）は入出力端子ＰＩＮ２の信号を、それぞれ示している。
【０１４２】
電源投入後は、パワーオンリセット（Power On Reset）の後、図３２に示すように、スイッチＳＷ３，ＳＷ４がＯＮになり、レジスタコントロールモード（Register Control Mode）となる。
この場合、入出力端子ＰＩＮ１，ＰＩＮ２を使いレジスタを書き換え、センサ（Sensor）の設定を行う。その後、センサを画像出力モードに切り替えるレジスタ設定を行い、図３３に示すように、スイッチＳＷ３，ＳＷ４をＯＦＦに、スイッチＳＷ１，ＳＷ２をＯＮにし、レジスタコントロールモードを終了する。
【０１４３】
イメージデータストリーミングモード(Image Data Streaming Mode)では、図３３に示すように、スイッチＳＷ１，ＳＷ２がＯＮで、スイッチＳＷ３，ＳＷ４がＯＦＦであり、複数ビットの画像データをシリアライザ（SERIALIZER）でパラレルシリアル変換したものを差動出力回路３５１で駆動し、入出力端子ＰＩＮ１，ＰＩＮ２から出力する。
【０１４４】
固体撮像装置１００Ｇにおいて、図３４に示すように、パワーオンリセットで電源投入後システムはリセットされ、レジスタコントロールモードとなり、外部よりモード終了まで内部パルスの位相調整などを実施する。
モード終了コマンド受け取り後、イメージデータストリーミングモードとなり、複数ビットの画像データをシリアライザ（SERIALIZER）３４２でパラレルデータからシリアルデータに変換するパラレルシリアル変換したものを差動出力回路３５１で駆動し入出力端子（制御ピン）ＰＩＮ１，ＰＩＮ２から出力する。
【０１４５】
このように、本第８の実施形態においては、たとえば並列出力信号ピン統合して、出力ピン数を１系統とする。さらに、ピン駆動パルス入力ピンと出力信号用ピンを共用化して、外部駆動パルスをφＭＣＬＫ（基準クロック）、出力および制御用ピン（ＰＩＮ１およびＰＩＮ２）としてさらに駆動に必要なピンを削減することが可能となる。
【０１４６】
本第８の実施形態によれば、上述した第７の実施形態の効果と同様の効果に加えて、以下の効果を得ることができる。
すなわち、本第８の実施形態によれば、駆動ピン数をさらに削減することができるため、周辺回路を第２の基板１２０Ｇに配置して、カメラの設置の要件に実装サイズ、接続可能ケーブル本数、ケーブル長さ、設置高さなどの制約がある用途に使われる、たとえば、監視用カメラ、医療用内視鏡用カメラなどの電子機器に応用できる利点がある。
【０１４７】
以上説明した固体撮像装置１００，１００Ａ〜１００Ｇは、デジタルカメラやビデオカメラ、携帯端末、あるいは監視用カメラ、医療用内視鏡用カメラなどの電子機器に、撮像デバイスとして適用することができる。
【０１４８】
［第９の実施形態］
図３５は、本発明の実施形態に係る固体撮像装置が適用されるカメラシステムを搭載した電子機器の構成の一例を示す図である。
【０１４９】
本電子機器５００は、図３５に示すように、本実施形態に係る固体撮像装置１００，１００Ａ〜１００Ｇが適用可能な本発明に係るＣＣＤ／ＣＭＯＳ積層型固体撮像装置５１０を有する。
さらに、電子機器５００は、このＣＣＤ／ＣＭＯＳ積層型固体撮像装置５１０の画素領域に入射光を導く（被写体像を結像する）光学系（レンズ等）５２０を有する。
電子機器５００は、ＣＣＤ／ＣＭＯＳ積層型固体撮像装置５１０の出力信号を処理する信号処理回路(ＰＲＣ)５３０を有する。
【０１５０】
信号処理回路５３０は、ＣＣＤ／ＣＭＯＳ積層型固体撮像装置５１０の出力信号に対して所定の信号処理を施す。
信号処理回路５３０で処理された画像信号は、液晶ディスプレイ等からなるモニタに動画として映し出し、あるいはプリンタに出力することも可能であり、またメモリカード等の記録媒体に直接記録する等、種々の態様が可能である。
【０１５１】
上述したように、ＣＣＤ／ＣＭＯＳ積層型固体撮像装置５１０として、先述した固体撮像装置１００，１００Ａ〜１００Ｇを搭載することで、高性能、小型、低コストのカメラシステムを提供することが可能となる。
そして、カメラの設置の要件に実装サイズ、接続可能ケーブル本数、ケーブル長さ、設置高さなどの制約がある用途に使われる、たとえば、監視用カメラ、医療用内視鏡用カメラなどの電子機器を実現することができる。
【符号の説明】
【０１５２】
１００，１００Ａ〜１００Ｇ・・・固体撮像装置、１１０，１１０Ａ〜１１０Ｆ・・・第１の基板、１２０，１２０Ａ〜１２０Ｆ・・・第２の基板、２００・・・撮像素子部、２１０・・・感光部（撮像部）、２１１・・・画素部、２１２−１〜２１２−８・・・電荷転送部（垂直転送部、ＶＣＣＤ）、２１３−１〜２１３−４・・・出力端部、２２０，２２０−１〜２２０−８・・・電荷蓄積部（ストレージ部）、２３０・・・出力部、２４０・・・中継部、２４１，２４１Ａ・・・貫通ビア（ＴＳＶ、接続部）、２５０・・・中継選択部、２６０・・・出力選択部、２７０・・・センサコア、３００・・・信号処理部（信号処理および電源部）、３１０・・ＦＰＧＡ，ＴＧ、３２０・・・画像処理回路（画像処理ＩＣ）、３３０・・・電源回路（電源ＩＣ）、３４１・・・ＡＤＣ、３４２・・・シリアライザ、３４３・・・メモリ、３４４・・・タイミングジェネレータ（ＴＧ）、３４５・・・ＤＣＤＣコンバータ（ＤＣＤＣ）、３４６・・・メモリ、３５０・・・共用化回路、３５１・・・差動出力回路、３５３・・・レジスタコントローラ、ＳＷ１〜ＳＷ４・・・スイッチ、５００・・・電子機器、５１０・・・ＣＣＤ／ＣＭＯＳ積層型固体撮像装置、５２０・・・光学系、５３０・・・信号処理回路（ＰＲＣ）。
【図１】
2016009943.tif 000003
【図２】
2016009943.tif 000004
【図３】
2016009943.tif 000005
【図４】
2016009943.tif 000006
【図５】
2016009943.tif 000007
【図６】
2016009943.tif 000008
【図７】
2016009943.tif 000009
【図８】
2016009943.tif 000010
【図９】
2016009943.tif 000011
【図１０】
2016009943.tif 000012
【図１１】
2016009943.tif 000013
【図１２】
2016009943.tif 000014
【図１３】
2016009943.tif 000015
【図１４】
2016009943.tif 000016
【図１５】
2016009943.tif 000017
【図１６】
2016009943.tif 000018
【図１７】
2016009943.tif 000019
【図１８】
2016009943.tif 000020
【図１９】
2016009943.tif 000021
【図２０】
2016009943.tif 000022
【図２１】
2016009943.tif 000023
【図２２】
2016009943.tif 000024
【図２３】
2016009943.tif 000025
【図２４】
2016009943.tif 000026
【図２５】
2016009943.tif 000027
【図２６】
2016009943.tif 000028
【図２７】
2016009943.tif 000029
【図２８】
2016009943.tif 000030
【図２９】
2016009943.tif 000031
【図３０】
2016009943.tif 000032
【図３１】
2016009943.tif 000033
【図３２】
2016009943.tif 000034
【図３３】
2016009943.tif 000035
【図３４】
2016009943.tif 000036
【図３５】
2016009943.tif 000037
【手続補正書】
【提出日】平成29年2月2日(2017.2.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
行列状に配置された複数の光電変換素子および前記複数の光電変換素子の信号電荷を列または行単位で転送する複数の電荷転送部を含む感光部と、
前記感光部の前記複数の電荷転送部により転送される信号電荷を蓄積する複数の電荷蓄積部と、
前記感光部の前記複数の電荷転送部により転送される信号電荷の前記各電荷蓄積部への転送を中継する中継部と、
前記複数の電荷蓄積部に蓄積した信号電荷を電気信号として出力する出力部と、
前記感光部が形成された第１の基板と、
前記電荷蓄積部および前記出力部が形成された第２の基板と、を有し、
少なくとも前記第１の基板と前記第２の基板は積層され、
前記中継部は、
前記第１の基板に形成された電荷転送部と前記第２の基板に形成された前記電荷蓄積部とを、前記感光部の感光領域外で基板を通した接続部により電気的に結合している
固体撮像装置。
【請求項２】
前記第２の基板において、
前記電荷蓄積部の一端部が入力端部を形成し、他端部が前記出力部と接続される出力端部を形成し、
前記中継部は、
前記電荷転送部の前記感光領域外に位置する各出力端部と前記各電荷蓄積部の入力端部とを前記接続部で電気的に結合している
請求項１記載の固体撮像装置。
【請求項３】
前記中継部は、
複数の前記電荷転送部と複数の前記電荷蓄積部とを選択的に接続する中継選択手段を含む
請求項１または２記載の固体撮像装置。
【請求項４】
前記中継選択手段は、
並列する前記複数の電荷転送部の信号電荷を加算または間引き可能である
請求項３記載の固体撮像装置。
【請求項５】
前記第２の基板は、
複数の前記電荷蓄積部と出力部を選択的に接続する出力選択手段を含む
請求項１から４のいずれか一に記載の固体撮像装置。
【請求項６】
前記出力選択手段は、
並列する前記複数の電荷蓄積部の信号電荷を加算または間引き可能である
請求項５記載の固体撮像装置。
【請求項７】
前記中継部は、
前記第１の基板に形成された電荷転送部と前記第２の基板に形成された前記電荷蓄積部とを、前記感光部の感光領域外で貫通ビアにより接続している
請求項１から６のいずれか一に記載の固体撮像装置。
【請求項８】
前記貫通ビアを通して前記電荷転送部から前記電荷蓄積部に転送する際に、当該貫通ビアが中間電位に設定される
請求項７記載の固体撮像装置。
【請求項９】
前記第１の基板は第１導電型基板により形成され、
前記第２の基板は第２導電型基板により形成されている
請求項１から８のいずれか一に記載の固体撮像装置。
【請求項１０】
前記第１の基板は、
ｎ型基板またはｎ−ウェルにより形成されており、縦型オーバーフロードレイン構造を有する
請求項１から９のいずれか一に記載の固体撮像装置。
【請求項１１】
前記第２の基板には、
少なくとも、前記出力部の出力信号を処理するアナログデジタル変換器（ＡＤＣ）および複数ビットの画像データをパラレルデータからシリアルデータに変換するシリアライザが形成されている
請求項１から１０のいずれか一に記載の固体撮像装置。
【請求項１２】
前記第２の基板には、
電圧発生回路および駆動パルス発生器が形成されている
請求項１１記載の固体撮像装置。
【請求項１３】
前記第２の基板には、
駆動パルスと出力信号パルス用端子を共用化する手段が形成されている
請求項１１または１２記載の固体撮像装置。
【請求項１４】
行列状に配置された複数の光電変換素子および前記複数の光電変換素子の信号電荷を列または行単位で転送する複数の電荷転送部を含む感光部を第１の基板に形成する工程と、
少なくとも、前記感光部の前記複数の電荷転送部により転送される信号電荷を蓄積する複数の電荷蓄積部、および前記複数の電荷蓄積部に蓄積した信号電荷を電気信号として出力する出力部を第２の基板に形成する工程と、
前記第１の基板と前記第２の基板を積層した状態で、前記第１の基板に形成された電荷転送部と前記第２の基板に形成された前記電荷蓄積部とを、前記感光部の感光領域外で基板を通した接続部により電気的に接続する工程と
を有する固体撮像装置の製造方法。
【請求項１５】
固体撮像装置と、
前記固体撮像装置の感光部に結像する光学系と、
前記固体撮像装置の出力信号を処理する信号処理部と、を有し、
前記固体撮像装置は、
行列状に配置された複数の光電変換素子および前記複数の光電変換素子の信号電荷を列または行単位で転送する複数の電荷転送部を含む感光部と、
前記感光部の前記複数の電荷転送部により転送される信号電荷を蓄積する複数の電荷蓄積部と、
前記感光部の前記複数の電荷転送部により転送される信号電荷の前記各電荷蓄積部への転送を中継する中継部と、
前記複数の電荷蓄積部に蓄積した信号電荷を電気信号として出力する出力部と、
前記感光部が形成された第１の基板と、
前記電荷蓄積部および前記出力部が形成された第２の基板と、を有し、
少なくとも前記第１の基板と前記第２の基板は積層され、
前記中継部は、
前記第１の基板に形成された電荷転送部と前記第２の基板に形成された前記電荷蓄積部とを、前記感光部の感光領域外で基板を通した接続部により電気的に結合している
電子機器。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】
【図１】図１は、ＩＴ型ＣＣＤイメージセンサの基本構成を示す図である。
【図２】図２は、ＦＩＴ型ＣＣＤイメージセンサの基本構成を示す図である。
【図３】図３は、ＣＭＯＳイメージセンサの基本構成を示す図である。
【図４】図４は、積層構造を採用したＣＭＯＳイメージセンサの構成例を示す図である。
【図５】図５は、本発明の第１の実施形態に係る固体撮像装置の構成例を平面に展開して示す図である。
【図６】図６は、本実施形態に係る固体撮像装置の基板積層構造の第１例を模式的に示す図である。
【図７】図７は、本実施形態に係る固体撮像装置の基板積層構造の第２例を模式的に示す図である。
【図８】図８は、本第１の実施形態に係る固体撮像装置において積層される第１の基板の感光部と第２基板の電荷蓄積部の実際の配置関係を説明するための図である。
【図９】図９は、本実施形態に係る出力部の構成例を示す図である。
【図１０】図１０は、本実施形態に係る積層された第１の基板および第２の基板、並びに中継部の具体的な構成例を説明するための簡略断面図である。
【図１１】図１１は、本実施形態に係る第１の基板に形成される画素部に採用される縦型オーバーフロードレインの構成および原理について説明するための図である。
【図１２】図１２は、本実施形態において中継部により信号電荷の転送動作について説明するための図であって、貫通ビア（ＴＳＶ）領域の寄生容量が小さい場合の電荷転送例を示す図である。
【図１３】図１３は、本実施形態において中継部により信号電荷の転送動作について説明するための図であって、貫通ビア（ＴＳＶ）領域の寄生容量が大きい場合の電荷転送例を示す図である。
【図１４】図１４は、ＴＳＶ領域を中間電位に設定する一構成例を示す図である。
【図１５】図１５は、本実施形態に係る積層された第１の基板および第２の基板、並びに中継部においてＴＳＶ領域を中間電位に設定するリセットトランジスタを設けた構成例を示す簡略断面図である。
【図１６】図１６は、本発明の第２の実施形態に係る固体撮像装置の構成例を説明するための図である。
【図１７】図１７は、第２の実施形態に係る第１の基板側の中継選択部を含む中継部の第１の構成例を示す図である。
【図１８】図１８は、第２の実施形態に係る第１の基板側の中継選択部を含む中継部の第２の構成例を示す図である。
【図１９】図１９は、第２の実施形態に係る第１の基板側の中継選択部を含む中継部の第３の構成例を示す図である。
【図２０】図２０は、第２の実施形態に係る第１の基板側の中継選択部を含む中継部の第４の構成例を示す図である。
【図２１】図２１は、本発明の第３の実施形態に係る固体撮像装置の構成例を説明するための図である。
【図２２】図２２は、本発明の第４の実施形態に係る固体撮像装置の構成例を説明するための図である。
【図２３】図２３は、比較例としての裏面照射型ＣＭＯＳイメージセンサの積層構造例を示す図である。
【図２４】図２４は、ＣＭＯＳイメージセンサの積層構造によるチップ縮小化例を説明するための図である。
【図２５】図２５は、積層構造でないＣＭＯＳイメージセンサチップ、積層構造のＣＭＯＳイメージセンサチップ、および本実施形態に係るＣＣＤイメージセンサチップの簡略断面を示す図である。
【図２６】図２６は、本発明の第５の実施形態に係る固体撮像装置の構成例を説明するための図である。
【図２７】図２７は、本発明の第６の実施形態に係る固体撮像装置の構成例を説明するための図である。
【図２８】図２８は、第６の実施形態に係る積層型ＣＣＤイメージセンサとしての固体撮像装置の駆動信号のタイミングの一例を示す図である。
【図２９】図２９は、本発明の第７の実施形態に係る固体撮像装置の構成例を説明するための図である。
【図３０】図３０は、本発明の第８の実施形態に係る固体撮像装置の構成例を説明するための図である。
【図３１】図３１は、本第８の実施形態に係る固体撮像装置において、駆動パルスと出力信号パルス用端子の共用化を実現する構成例を示す図である。
【図３２】図３２は、本第８の実施形態に係る共用化回路のレジスタコントロールモード時の動作を説明するための図である。
【図３３】図３３は、本第８の実施形態に係る共用化回路のイメージデータストリーミングモード時の動作を説明するための図である。
【図３４】図３４は、本第８の実施形態に係る共用化回路のレジスタコントロールモード時およびイメージデータストリーミングモード時の動作を説明するためのタイミングチャートである。
【図３５】図３５は、本発明の実施形態に係る固体撮像装置が適用されるカメラシステムを搭載した電子機器の構成の一例を示す図である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００５５
【補正方法】変更
【補正の内容】
【００５５】
本実施形態において、第１の基板１１０は第１導電型基板、たとえばｎ型基板１１１により形成され、第２の基板１２０は第２導電型基板、たとえばｐ型基板１２１により形成されている。
第１の基板１１０において、ｎ型基板（ｎ−ＳＵＢ）１１１にｐウェル（ｐ−ＷＥＬＬ）１１２が形成され、ｐウェル１１２の表面部にｎ−層１１３が形成されている。ｎ−層１１３のＹ方向の一端部には中継部としての貫通ビア２４１と接続するためのｎ＋層１１４が形成されている。
ｎ−層１１３の上部およびｎ＋層１１４の上部にはゲート絶縁膜１１５を介して垂直転送部２１２の転送電極（転送ゲート）１１６が、所定間隔をおいて形成されている。
ｎ＋層１１４からｐウェル１１２、ｎ型基板１１１を貫通し、後で述べる第２の基板１２０側のｎ＋層に達する貫通孔に貫通ビア（貫通電極）２４１が形成されている（埋め込まれている）。
なお、貫通ビア２４１が形成されるｐウェル１１２およびｎ型基板１１１の壁部には絶縁膜１１７が形成されている。
そして、ｐウェル１１２、ｎ−層１１３、ｎ＋層１１４、ゲート絶縁膜１１５、転送電極１１６、および貫通ビア２４１上にはそれらを覆うように絶縁膜１１８が形成されている。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００５６
【補正方法】変更
【補正の内容】
【００５６】
第２の基板１２０において、ｐ型基板（ｐ−ＳＵＢ）１２１にｎウェル（ｎ−ＷＥＬＬ）１２２が形成され、ｎウェル１２２内にｐウェル（ｐ−ＷＥＬＬ）１２３が形成され、ｐウェル１２３の表面部にｎ−層１２４が形成されている。
ｎ−層１２４のＹ方向の一端部には中継部としての貫通ビア２４１と接続するためのｎ＋層１２５−１が形成されている。ｎ−層１２４のＹ方向の他端部にフローティングディフュージョンＦＤ等となるｎ＋層１２５−２が形成されている。
ｎ−層１２４の上部およびｎ＋層１２５の上部にはゲート絶縁膜１２６を介して電荷蓄積部２２０の転送電極１２７が、所定間隔をおいて形成されている。
また、ｎウェル１２２の表面部に周辺回路を形成するためのｐ＋層１２８等が形成されている。
そして、ｎウェル１２２、ｐウェル１２３、ｎ−層１２４、ｎ＋層１２５、ゲート絶縁膜１２６等の上にはそれらを覆うように絶縁膜１２９が形成されている。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００６３
【補正方法】変更
【補正の内容】
【００６３】
［中継部による電荷転送動作］
次に、上記構成を有する固体撮像装置１００において、中継部２４０による信号電荷の転送動作について考察する。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０１０６
【補正方法】変更
【補正の内容】
【０１０６】
第３の実施形態の固体撮像装置１００Ｂにおいて、第１の基板１１０Ｂに形成された感光部２１０Ｂは６行８列のマトリクス状に画素部２１１および垂直転送部２１２が配置されている。
これに対応するように、第２の基板１２０Ｂには、８列の電荷蓄積部２２０−１〜２２０−８が形成されている。
第２の基板１２０Ｂにおいて、電荷蓄積部２２０−１〜２２０−４，２２０−５〜２２０−８の出力端部２２２−１〜２２２−４，２２２−５〜２２２−８に選択電極２６１−１〜２６１−４，２６１−５〜２６１−８が配置されている（形成されている）。
そして、第２の基板１２０Ｂにおいて、複数の選択電極２６１−１〜２６１−４、２６１−５〜２６１−８に対してそれぞれ一つの出力部２３０Ｂ−１，２３０Ｂ−２が形成されている。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０１０７
【補正方法】変更
【補正の内容】
【０１０７】
図２１において、第１の基板１１０Ｂ側の垂直転送部２１２−１〜２１２−８を転送された信号電荷は中継部２４０を介して第２の基板１２０Ｂ側の電荷蓄積部（ストレージ部）２２０−１〜２２０−４，２２０−５〜２２０−８に転送される。
そして、電荷蓄積部２２０−１〜２２０−４，２２０−５〜２２０−８に転送された信号電荷は、次のようにして対応する出力部２３０Ｂ−１，２３０Ｂ−２に供給される。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】０１１７
【補正方法】変更
【補正の内容】
【０１１７】
このようなＣＭＯＳイメージセンサにおいて、周辺回路である信号処理回路４３０は、図２４（Ａ）に示すように、ローデコーダ（ROW decoder）４３１、カラムデコーダ（column decoder）４３２、もしくは行（列）選択回路、ボンディングパッド（Bonding  pad）４３３等により構成される。
この周辺回路である信号処理回路４３０を第２層に配置することにより、図２４（Ｂ）に示すように、周辺回路領域を削除できるが、ローデコーダ４３１からの画素駆動用信号を各ロー（ＲＯＷ）に貫通ビア（ＴＳＶ）を経由させるため、ＴＳＶ領域が各ＲＯＷおよびカラムに新たに必要になる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】０１４５
【補正方法】変更
【補正の内容】
【０１４５】
このように、本第８の実施形態においては、たとえば並列出力信号ピンを統合して、出力ピン数を１系統とする。さらに、ピン駆動パルス入力ピンと出力信号用ピンを共用化して、外部駆動パルスをφＭＣＬＫ（基準クロック）、出力および制御用ピン（ＰＩＮ１およびＰＩＮ２）としてさらに駆動に必要なピンを削減することが可能となる。
【国際調査報告】
2016009943.tif 000038
2016009943.tif 000039