(57)【要約】  表示装置の電源断方法は、表示装置に対する電源オフ操作を検出するステップＳ２０と、前記電源オフ操作が検出されたとき、複数の画素回路のそれぞれにおける容量素子に、駆動トランジスタへの電気的ストレスを抑制する電圧を設定するステップＳ３０と、前記電圧の設定直後に表示パネルへの電力供給を止めるステップＳ４０とを有する。
2015063980.tif 000002
【特許請求の範囲】
【請求項１】
行列状に配置された複数の画素回路を有する表示パネルを備える表示装置の電源断方法であって、
前記複数の画素回路のそれぞれは、供給される電流量に応じた輝度で発光する発光素子と、前記発光素子に電流を供給する駆動トランジスタと、前記駆動トランジスタのゲートに接続され輝度を表す電圧を保持する容量素子とを有し、
前記表示装置の電源断方法は、
前記表示装置に対する電源オフ操作を検出するステップと、
前記電源オフ操作が検出されたとき、前記複数の画素回路のそれぞれにおける前記容量素子に、前記駆動トランジスタへの電気的ストレスを抑制する電圧を設定するステップと、
前記電圧の設定直後に前記表示パネルへの電力供給を止めるステップとを有し、
前記電圧を設定するステップにおいて、前記複数の画素回路のそれぞれにおける前記容量素子に、前記駆動トランジスタの閾値電圧に相当する電圧を設定する
表示装置の電源断方法。
【請求項２】
前記電圧を設定するステップにおいて、
前記複数の画素回路の前記容量素子のそれぞれに前記駆動トランジスタの閾値電圧よりも高く、かつ、前記発光素子を発光させない初期電圧を保持させ、
前記初期電圧によって前記駆動トランジスタを導通させ、
導通した前記駆動トランジスタに流れる導通電流によって前記容量素子の電圧を低下させ、
前記容量素子の電圧低下によって前記駆動トランジスタを非導通にさせ、
前記閾値電圧に相当する電圧は、前記駆動トランジスタが非導通になったときの電圧である
請求項１に記載の表示装置の電源断方法。
【請求項３】
前記電圧を設定するステップにおいて、前記複数の画素回路のそれぞれにおける前記容量素子に前記駆動トランジスタの閾値電圧に相当する電圧を同時に設定する
請求項１に記載の表示装置の電源断方法。
【請求項４】
行列状に配置された複数の画素回路を有する表示パネルを備える表示装置であって、
前記複数の画素回路のそれぞれは、
供給される電流量に応じて発光する発光素子と、
前記発光素子に電流を供給する駆動トランジスタと、
前記駆動トランジスタのゲートに接続され輝度を表す電圧を保持する容量素子とを有し、
前記表示装置は、
電源オフ操作が検出されたとき、前記複数の画素回路のそれぞれにおける前記容量素子に、前記駆動トランジスタへの電気的ストレスを抑制する電圧を設定する制御部と、
前記制御部による前記電圧の設定直後に前記表示パネルへの電力供給を止める電源部とを備え、
前記制御部は、前記駆動トランジスタへの電気的ストレスを抑制する前記電圧として、前記駆動トランジスタの閾値電圧に相当する電圧を設定する
表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、表示装置の電源断方法および表示装置に関し、特に電流に応じて発光する発光素子を用いた表示装置の電源断方法および表示装置に関する。
【背景技術】
【０００２】
近年、液晶ディスプレイに代わる次世代のフラットパネルディスプレイの一つとして、有機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）を利用した有機ＥＬディスプレイが注目されている。有機ＥＬディスプレイ等のアクティブマトリクス方式の表示装置には、駆動トランジスタとして薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）が用いられている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１０４１０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
薄膜トランジスタに関して特許文献１は経時的な特性シフトが生じることを開示している。酸化物薄膜トランジスタでは、通電などの電気的ストレスにより、閾値電圧（オフ・オンの移行時のゲート・ソース間電圧）がシフトする傾向がある。そして、閾値電圧の経時的なシフトは、有機ＥＬ発光素子への供給電流量変動の原因となるため、表示装置の輝度制御に影響し、表示品質を悪化させてしまうという問題が生じる。【０００５】
本開示は、上述の課題に鑑みてなされたものであり、駆動トランジスタの閾値電圧シフトを抑制する表示装置の電源断方法および表示装置を提供する。
【課題を解決するための手段】
【０００６】
上記の課題に鑑みて、本開示における表示装置の電源断方法は、行列状に配置された複数の画素回路を有する表示パネルを備える表示装置の電源断方法である。ここで、複数の画素回路のそれぞれは、供給される電流量に応じた輝度で発光する発光素子と、発光素子に電流を供給する駆動トランジスタと、駆動トランジスタのゲートに接続され輝度を表す電圧を保持する容量素子とを有している。上記の表示装置の電源断方法は、表示装置に対する電源オフ操作を検出するステップと、電源オフ操作が検出されたとき、複数の画素回路のそれぞれにおける容量素子に、駆動トランジスタへの電気的ストレスを抑制する電圧を設定するステップと、電圧の設定直後に前記表示パネルへの電力供給を止めるステップとを有し、前記電圧を設定するステップにおいて、前記複数の画素回路のそれぞれにおける前記容量素子に、前記駆動トランジスタの閾値電圧に相当する電圧を設定する。【０００７】
また、本開示における表示装置は、行列状に配置された複数の画素回路を有する表示パネルを備える表示装置であって、複数の画素回路のそれぞれは、供給される電流量に応じて発光する発光素子と、発光素子に電流を供給する駆動トランジスタと、駆動トランジスタのゲートに接続され輝度を表す電圧を保持する容量素子とを有し、表示装置は、電源オフ操作が検出されたとき、複数の画素回路のそれぞれにおける容量素子に、駆動トランジスタへの電気的ストレスを抑制する電圧を設定する制御部と、制御部による電圧の設定直後に表示パネルへの電力供給を止める電源部とを備え、前記制御部は、前記駆動トランジスタへの電気的ストレスを抑制する前記電圧として、前記駆動トランジスタの閾値電圧に相当する電圧を設定する。
【発明の効果】
【０００８】
本開示における表示装置の電源断方法および表示装置によれば、表示装置の電源がオフの期間における駆動トランジスタの閾値電圧シフトを抑制することができる。
【図面の簡単な説明】
【０００９】
【図１】図１は、実施の形態に係る表示装置の構成例を示すブロック図である。
【図２】図２は、実施の形態に係る図１中の表示パネルに二次元状に配置される画素回路の構成例を示す回路図である。
【図３】図３は、実施の形態に係る表示装置の電源断方法を示すフローチャートである。
【図４】図４は、実施の形態に係る表示装置の通常表示の動作と、電源断の直前に行われるオフシーケンスとを示すタイムチャートである。
【図５】図５は、図４中のオフシーケンスの詳細なタイミング例を示すタイムチャートである。
【図６Ａ】図６Ａは、図５及び図７の期間Ｔ２１における画素回路の動作を示す説明図である。
【図６Ｂ】図６Ｂは、図５及び図７の期間Ｔ２２における画素回路の動作を示す説明図である。
【図６Ｃ】図６Ｃは、図５及び図７の期間Ｔ２３における画素回路の動作を示す説明図である。
【図６Ｄ】図６Ｄは、図５及び図７の期間Ｔ２４における画素回路の動作を示す説明図である。
【図６Ｅ】図６Ｅは、図５及び図７の期間Ｔ２５における画素回路の動作を示す説明図である。
【図６Ｆ】図６Ｆは、図７の期間Ｔ２６における画素回路の動作を示す説明図である。
【図６Ｇ】図６Ｇは、図７の期間Ｔ２７における画素回路の動作を示す説明図である。
【図６Ｈ】図６Ｈは、図７の期間Ｔ２８における画素回路の動作を示す説明図である。
【図７】図７は、図４中の通常表示動作の詳細なタイミング例を示すタイムチャートである。
【図８】図８は、実施の形態の変形例における表示画素の回路例を示す図である。
【図９】図９は、他の実施の形態における通常表示動作の詳細なタイミング例を示すタイムチャートである。
【図１０】図１０は、他の実施の形態におけるオフシーケンスの詳細なタイミング例を示すタイムチャートである。
【発明を実施するための形態】
【００１０】
（本開示の基礎となる知見）
以下、本開示の詳細を説明する前に、本開示の基礎となる知見について説明する。
【００１１】
通常、薄膜トランジスタは、電子の移動度が高く、アクティブマトリクス方式の表示装置の画素内において駆動トランジスタとして用いられている。表示装置の各画素は、輝度を表す電圧を保持する容量素子を備え、この容量素子は移動トランジスタのゲートに接続される。駆動トランジスタのゲートに輝度を表す電圧を印加することにより、駆動トランジスタは、輝度値に対応する電流を有機ＥＬ素子（発光素子）に供給する。供給された電流により発光素子は、電流値に応じた発光量で発光する。
【００１２】
このような駆動トランジスタとして用いられる酸化物薄膜トランジスタはオフ時のリーク電流が極めて小さく、リーク電流の大きさがｐＡオーダーであるという長所がある。
【００１３】
リーク電流が極めて小さいことに関して本願発明者は以下の課題を見出している。すなわち、リーク電流が極めて小さいがために、表示装置の電源がオフになっても、各画素内部では電源オフ直前での輝度を表す電圧が数日間にわたって保持され、その電圧が駆動トランジスタに印加されることがある。その結果、表示装置の電源がオフであるにもかかわらず、駆動トランジスタに電気的ストレスが数日間かかり、閾値電圧シフトを生じさせる。
【００１４】
このように、有機ＥＬ表示装置の電源がオフの期間であっても、駆動トランジスタの閾値電圧がシフトするという問題がある。閾値電圧シフトは酸化物薄膜トランジスタの種類によって異なるが、例えば、ゲート・ソース間にプラスのバイアスストレスが大きいほど閾値電圧シフトがプラス側に大きく現れる。
【００１５】
電源オフ直前の表示パターンに応じて異なる閾値電圧シフトが発生してしまうため、異なる画素間の閾値電圧シフト量のばらつきが不均一になりあるいは拡大し、画質を劣化させる。
【００１６】
このような知見に基づいて本開示に係る表示装置の電源断方法は、表示装置に対する電源オフ操作が検出されたとき、駆動トランジスタへの電気的ストレスを抑制する電圧を設定し、この電圧の設定直後に前記表示パネルへの電力供給を止めるようにしている。ここで、電気的ストレスを抑圧する電圧というのは、具体的には駆動トランジスタの閾値電圧に相当する電圧である。駆動トランジスタのゲートに閾値電圧に相当する電圧が印加された状態では、駆動トランジスタの電界が安定的な平衡状態になるので、実質的に電気的ストレスを抑制することができる。加えて、画素間における駆動トランジスタの閾値電圧シフトのばらつきも抑制することができる。
【００１７】
これにより、表示装置が電源オフである期間では駆動トランジスタへの電気的ストレスが抑圧されているので、駆動トランジスタの閾値電圧シフトを抑制することができる。
【００１８】
以下、実施の形態について、図面を参照しながら具体的に説明する。
【００１９】
なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する趣旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
【００２０】
（実施の形態）
以下、本開示における表示装置の電源断方法および表示装置について図面を参照しながら説明する。
【００２１】
［１−１．表示装置の構成］
本実施の形態において、本開示の一態様に係る表示装置の発光素子として有機ＥＬ素子を用いる場合について、図１および図２を用いて説明する。
【００２２】
図１は、実施の形態に係る表示装置の構成例を示すブロック図である。図２は、図１中の表示パネルに二次元状に配置される画素回路の構成例を示す回路図である。
【００２３】
図１に示す表示装置１は、制御部２と、走査線駆動回路３と、電源部４と、データ線駆動回路５と、表示パネル６とを備える。
【００２４】
表示パネル６は、例えば有機ＥＬパネルである。また、表示パネル６は、少なくとも、互いに平行に配置されたＮ（例えばＮ＝１０８０）本の走査線と、Ｎ本の点灯制御線、直交して配置されたＭ本のソース信号線を有する。さらに、表示パネル６は、ソース信号線と走査線との各交点に、薄膜トランジスタおよびＥＬ素子から構成される画素回路を有する。以下、同一の走査線に対応して配置された画素回路を、適宜、「表示ライン」という。すなわち、表示パネル６は、Ｍ個のＥＬ素子を有する表示ラインをＮ本並べた構成となっている。
【００２５】
制御部２は、表示装置の電源がオンであるときの通常表示における１フレーム毎の動作の制御と、電源オフ操作が検出されたときのオフシーケンスの動作の制御とを行う。本開示における特徴的な動作として、表示装置に対する電源オフ操作が検出されたとき、制御部２は、通常表示の動作からオフシーケンス動作に制御を移行する。オフシーケンスでは、制御部２は、各画素回路内の駆動トランジスタへの電気的ストレスを抑制する電圧を設定し、この電圧の設定直後に表示パネル６への電力供給を止めるように電源部４を制御する。
【００２６】
また、通常表示において、制御部２は、表示データ信号に基づいてデータ線駆動回路５を制御するための第１制御信号を生成し、生成した第１制御信号をデータ線駆動回路５へ出力する。また、制御部２は、入力される同期信号に基づいて走査線駆動回路３を制御するための第２制御信号を生成し、生成した第２制御信号を走査線駆動回路３へ出力する。
【００２７】
ここで、表示データ信号は、映像信号、垂直同期信号、および水平同期信号を含む表示データを示す信号である。映像信号は、フレームごとに階調情報である各画素値を指定する信号である。垂直同期信号は、画面に対する垂直方向の処理のタイミングについて同期を取るための信号であり、ここでは、フレームごとの処理タイミングの基準となる信号である。水平同期信号は、画面に対する水平方向の処理のタイミングについて同期を取るための信号であり、ここでは、表示ラインごとの処理タイミングの基準となる信号である。
【００２８】
また、第１制御信号は、映像信号および水平同期信号を含む。第２制御信号は、垂直同期信号および水平同期信号を含む。
【００２９】
電源部４は、制御部２、走査線駆動回路３、表示パネル６の各部に電力を供給するとともに、表示パネル６に各種電圧を供給する。ここでいう各種電圧は、図２に示す画素回路例では、ＶＩＮＩ、ＶＲＥＦ、ＶＴＦＴ、ＶＥＬであり、それぞれ初期化電源線７１、基準電圧電源線６８、ＥＬアノード電源線６９、ＥＬカソード電源線７０を介して各画素回路に供給される。
【００３０】
データ線駆動回路５は、制御部２で生成された第１制御信号に基づいて、表示パネル６のソース信号線（図２ではＤａｔａ線７６）を駆動する。より具体的には、データ線駆動回路５は、映像信号および水平同期信号に基づいて、各画素回路にソース信号を出力する。
【００３１】
走査線駆動回路３は、制御部２で生成された第２制御信号に基づいて、表示パネル６の走査線を駆動する。より具体的には、走査線駆動回路３は、垂直同期信号および水平同期信号に基づいて、各画素回路に走査信号、ＲＥＦ信号、イネーブル信号、ｉｎｉｔ信号を、少なくとも表示ライン単位で出力する。これらの走査信号、ＲＥＦ信号、イネーブル信号、ｉｎｉｔ信号は、図２に示す画素回路例では、Ｓｃａｎ線７２、Ｒｅｆ線７３、Ｅｎａｂｌｅ線７５、Ｉｎｉｔ線７４に出力され、接続先のスイッチのオンおよびオフを制御するために用いられる。
【００３２】
以上のように、表示装置１は構成される。
【００３３】
なお、表示装置１は、例えば、図示しないが、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）、制御プログラムを格納したＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）などの記憶媒体、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）などの作業用メモリ、および通信回路を有するとしてもよい。例えば、表示データ信号Ｓ１は、例えば、ＣＰＵが制御プログラムを実行することにより生成される。
【００３４】
続いて図２に示す画素回路例の構成について説明する。
【００３５】
図２に示す画素回路６０は、表示パネル６が有する一画素であり、Ｄａｔａ線７６（データ線）を介して供給されたデータ信号（データ信号電圧）に応じた発光量で発光する機能を有する。
【００３６】
画素回路６０は、表示画素（発光画素）の一例であり、行列状に配置されている。画素回路６０は、駆動トランジスタ６１と、スイッチ６２と、スイッチ６３と、スイッチ６４と、イネーブルスイッチ６５と、ＥＬ素子６６と、容量素子６７と、を備えている。また、画素回路６０には、Ｄａｔａ線７６（データ線）と、基準電圧電源線６８（ＶＲＥＦ）と、ＥＬアノード電源線６９（ＶＴＦＴ）と、ＥＬカソード電源線７０（ＶＥＬ）と、初期化電源線７１（ＶＩＮＩ）とを備える。
【００３７】
ここで、Ｄａｔａ線７６は、データ信号電圧を供給するための信号線（ソース信号線）の一例である。
【００３８】
基準電圧電源線６８（ＶＲＥＦ）は、容量素子６７の第１電極の電圧値を規定する基準電圧ＶＲＥＦを供給する電源線である。ＥＬアノード電源線６９（ＶＴＦＴ）は、駆動トランジスタ６１のドレイン電極の電位を決定するための高電圧側電源線である。ＥＬカソード電源線７０（ＶＥＬ）は、ＥＬ素子６６の第２電極（カソード）に接続された低電圧側電源線である。初期化電源線７１（ＶＩＮＩ）は、駆動トランジスタ６１のソースゲート間の電圧すなわち容量素子６７の電圧を初期化するための電源線である。
【００３９】
ＥＬ素子６６は、発光素子の一例であり、行列状に配置される。ＥＬ素子６６は、駆動電流が流されて発光する発光期間と、駆動電流が流されず発光しない非発光期間とを有する。具体的には、ＥＬ素子６６は、駆動トランジスタ６１から供給される電流量に応じた発光量で発光する。ＥＬ素子６６は、例えば有機ＥＬ素子である。ＥＬ素子６６は、カソード（第２電極）が、ＥＬカソード電源線７０に接続され、アノード（第１電極）が、駆動トランジスタ６１のソース（ソース電極）に接続されている。ここで、ＥＬカソード電源線７０に供給されている電圧はＶＥＬであり、例えば０（ｖ）である。
【００４０】
駆動トランジスタ６１は、ＥＬ素子６６への電流の供給量を制御する電圧駆動の駆動素子であり、ＥＬ素子６６に電流（駆動電流）を流すことでＥＬ素子６６を発光させる。具体的には、駆動トランジスタ６１は、ゲート電極が容量素子６７の第１電極に接続され、ソース電極が容量素子６７の第２電極およびＥＬ素子６６のアノードに接続されている。
【００４１】
駆動トランジスタ６１は、スイッチ６３がオフ状態（非導通状態）にされて基準電圧電源線６８と容量素子６７の第１電極とが非導通で、かつ、イネーブルスイッチ６５がオン状態（導通状態）にされてＥＬアノード電源線６９とドレイン電極と導通した場合に、当該データ信号電圧に応じた電流である駆動電流をＥＬ素子６６に流すことにより、ＥＬ素子６６を発光させる。ここで、ＥＬアノード電源線６９に供給されている電圧はＶＴＦＴであり、例えば２０Ｖである。これにより、駆動トランジスタ６１は、ゲート電極に供給されたデータ信号電圧（データ信号）を、そのデータ信号電圧（データ信号）に対応した信号電流に変換し、変換された信号電流をＥＬ素子６６に供給する。
【００４２】
また、駆動トランジスタ６１は、スイッチ６３がオフ状態（非導通状態）にされて基準電圧電源線６８と容量素子６７の第１電極とが非導通で、かつ、イネーブルスイッチ６５がオフ状態（非導通状態）にされてＥＬアノード電源線６９とドレイン電極とが非導通である場合に、駆動電流をＥＬ素子６６に流さないことでＥＬ素子６６を発光させない。
【００４３】
さらに、駆動トランジスタ６１の閾値電圧は、経時的な閾値電圧シフトによって画素回路毎にばらつくことがある。このばらつきによる影響は、閾値電圧補償動作および閾値設定動作によって抑制することができる。この閾値補償動作および閾値設定動作を、簡単に説明すると、画素回路のそれぞれにおける容量素子６７に、対応する駆動トランジスタ６１の閾値電圧に相当する電圧を設定する動作である。この動作の詳細については後述する。
【００４４】
容量素子６７は、電圧を保持するための蓄積容量の一例であり、駆動トランジスタ６１の流す電流量を決める電圧を保持する。具体的には、容量素子６７の第２電極（節点Ｂ側の電極）は、駆動トランジスタ６１のソース（ＥＬカソード電源線７０側）とＥＬ素子６６のアノード（第１電極）との間に接続されている。容量素子６７の第１電極（節点Ａ側の電極）は、駆動トランジスタ６１のゲートに接続されている。また、容量素子６７の第１電極は、基準電圧電源線６８（ＶＲＥＦ）とスイッチ６３を介して接続されている。
【００４５】
スイッチ６２は、データ信号電圧を供給するためのＤａｔａ線７６（信号線）と容量素子６７の第１電極との導通および非導通を切り換える。具体的には、スイッチ６２は、ドレインおよびソースの一方の端子がＤａｔａ線７６に接続され、ドレインおよびソースの他方の端子が容量素子６７の第１電極に接続され、ゲートが走査線であるＳｃａｎ線７２に接続されているスイッチングトランジスタである。換言すると、スイッチ６２は、Ｄａｔａ線７６を介して供給された映像信号電圧（映像信号）に応じたデータ信号電圧（データ信号）を容量素子６７に書き込むための機能を有する。
【００４６】
スイッチ６３は、基準電圧ＶＲＥＦを供給する基準電圧電源線６８と容量素子６７の第１電極との導通および非導通を切り換える。具体的には、スイッチ６３は、ドレインおよびソースの一方の端子が基準電圧電源線６８（ＶＲＥＦ）に接続され、ドレインおよびソースの他方の端子が容量素子６７の第１電極に接続され、ゲートがＲｅｆ線７３に接続されているスイッチングトランジスタである。換言すると、スイッチ６３は、容量素子６７の第１電極（駆動トランジスタ６１のゲート）に対して基準電圧（ＶＲＥＦ）を与える機能を有する。
【００４７】
スイッチ６４は、容量素子６７の第２電極と初期化電源線７１との導通および非導通を切り換える。具体的には、スイッチ６４は、ドレインおよびソースの一方の端子が初期化電源線７１（ＶＩＮＩ）に接続され、ドレインおよびソースの他方の端子が容量素子６７の第２電極に接続され、ゲートがＩｎｉｔ線７４に接続されているスイッチングトランジスタである。換言すると、スイッチ６４は、容量素子６７の第２電極（駆動トランジスタ６１のソース）に対して初期化電圧（ＶＩＮＩ）を与える機能を有する。
【００４８】
イネーブルスイッチ６５は、ＥＬアノード電源線６９と駆動トランジスタ６１のドレイン電極との導通および非導通を切り換える。具体的には、イネーブルスイッチ６５は、ドレインおよびソースの一方の端子がＥＬアノード電源線６９（ＶＴＦＴ）に接続され、ドレインおよびソースの他方の端子が駆動トランジスタ６１のドレイン電極に接続され、ゲートがＥｎａｂｌｅ線７５に接続されているスイッチングトランジスタである。
【００４９】
以上のように画素回路６０は構成されている。
【００５０】
なお、画素回路６０を構成するスイッチ６２〜スイッチ６４とイネーブルスイッチ６５とはｎ型ＴＦＴとして、以下では説明を行うが、それに限られない。スイッチ６２〜スイッチ６４とイネーブルスイッチ６５とは、ｐ型ＴＦＴであってもよい。また、スイッチ６２〜スイッチ６４とイネーブルスイッチ６５とにおいて、ｎ型ＴＦＴとｐ型ＴＦＴとが混在して用いられてもよい。なお、ｐ型ＴＦＴのゲートに接続された信号線については以下で説明する電圧レベルを逆転させればよい。
【００５１】
また、基準電圧電源線６８の電圧ＶＲＥＦと初期化電源線７１の電圧ＶＩＮＩとの電位差は駆動トランジスタ６１の最大閾値電圧よりも大きな電圧に設定される。
【００５２】
また、基準電圧電源線６８の電圧ＶＲＥＦ及び初期化電源線７１の電圧ＶＩＮＩは、ＥＬ素子６６に電流が流れないように、次のように設定されている。
【００５３】
電圧ＶＩＮＩ＜電圧ＶＥＬ＋（ＥＬ素子６６の順方向電流閾値電圧）、
（基準電圧電源線６８の電圧ＶＲＥＦ）＜電圧ＶＥＬ＋（ＥＬ素子６６の順方向電流閾値電圧）＋（駆動トランジスタ６１の閾値電圧）
【００５４】
ここで、電圧ＶＥＬは、上述したように、ＥＬカソード電源線７０の電圧である。
【００５５】
［１−２．表示装置の動作］
次に、図１および図２に示した表示装置の構成例における動作について図３および図４を用いて説明する。
【００５６】
図３は、実施の形態に係る表示装置の電源断方法を示すフローチャートである。図４は、実施の形態に係る表示装置の通常表示の動作と、電源断の直前に行われるオフシーケンスとを示すタイムチャートである。また、図５は、図４中のオフシーケンスの詳細なタイミング例を示すタイムチャートである。
【００５７】
まず、通常表示の動作よりも先にオフシーケンスの動作（電源断方法）について説明する。
【００５８】
図３に示すように、制御部２は、表示装置１に対する電源オフ操作を検出する（Ｓ２０）。ここでいう電源オフ操作は、例えば、ユーザによるリモコンの電源ボタンの押下、表示装置１本体の電源ボタンの押下、ユーザによるオフタイマーの設定によるオフ時刻の到来、ユーザの無操作時間を計測するタイマーによる設定時間の経過、停電時のＡＣ電源電圧の低下などを含む。また、図４に示すように、電源オフ操作の検出により、制御部２の動作は、通常表示の制御からオフシーケンスの制御に移行する。
【００５９】
電源オフ操作が検出されたとき、制御部２は、特定の処理を行う、すなわち、複数の画素回路６０のそれぞれにおける容量素子６７に、駆動トランジスタ６１への電気的ストレスを抑制する電圧を設定する（Ｓ３０）。前述したように、電気的ストレスを抑圧する電圧というのは、具体的には駆動トランジスタの閾値電圧に相当する電圧である。というのは、駆動トランジスタのゲートに閾値電圧に相当する電圧が印加された状態では、駆動トランジスタの電界が安定的な平衡状態になるので、実質的に電気的なストレスが抑制されるからである。
【００６０】
さらに、制御部２からの制御によって電源部４は、電圧の設定直後に表示パネル６、走査線駆動回路３、データ線駆動回路５への電力供給を止める（Ｓ４０）。これにより表示装置１は電源オフの状態になる。
【００６１】
上記のステップＳ３０における電圧の設定は、例えば、ステップＳ３１〜Ｓ３３のように設定することができる。すなわち、電源オフ操作が検出されたとき、まず、制御部２は、複数の画素回路６０の容量素子６７のそれぞれに駆動トランジスタ６１の閾値電圧よりも高く、かつ、ＥＬ素子６６を発光させない初期電圧を保持させる（Ｓ３１）。この動作は、図４のオフシーケンスにおけるＲＥＦ信号（基準電圧電源線６８）の立ち上がりからＩＮＩ信号（Ｉｎｉｔ線７４）の立ち下りまでの期間に行われ、より具体的には、後述する図５の期間Ｔ２２（初期化期間）に行われる。
【００６２】
次に、制御部２は、イネーブルスイッチ６５をオンにする。これにより閾値電圧よりも高く、かつ、ＥＬ素子６６を発光させない初期電圧がゲートに印加された駆動トランジスタ６１を導通させる（Ｓ３２）。この動作は図４のオフシーケンスにおけるＥＮＢ信号（Ｅｎａｂｌｅ線７５）が立ち上がりハイレベルになった時に導通し、より具体的には、図５の時刻ｔ３（電源電圧設定期間の開始時）になされる。
【００６３】
さらに、図４のオフシーケンスにおけるＥＮＢ信号がハイレベルになった後、駆動トランジスタ６１に流れる導通電流によって容量素子６７の電圧が低下するので、その結果、駆動トランジスタ６１は自然に導通状態から非導通状態に変化する（Ｓ３３）。このときの非導通状態では、容量素子６７は駆動トランジスタ６１の閾値電圧に相当する電圧を保持することになる。この動作は、より具体的には、図５の期間Ｔ２４（電源電圧設定期間）内になされる。
【００６４】
さらに、制御部２は、イネーブルスイッチ６５をオフにする。イネーブルスイッチ６５をオフにする動作は図４のオフシーケンスにおけるＥＮＢ信号（Ｅｎａｂｌｅ線７５）の立ち下りによる。
【００６５】
このようにステップＳ３１〜Ｓ３３によれば、複数の画素回路６０において駆動トランジスタ６１の閾値電圧にばらつきがあったとしても、画素回路６０では個別に駆動トランジスタ６１の閾値電圧相当の電圧を、容量素子６７に設定することができる。つまり、閾値電圧シフトが生じている駆動トランジスタ６１の個別の閾値電圧に相当する電圧を、対応する容量素子６７に設定することができ、表示装置１の電源オフ状態における閾値電圧シフトのばらつきを抑制することができる。
【００６６】
以下、図４のオフシーケンスにおける動作をさらに詳細に説明する。
【００６７】
図６Ａ〜図６Ｅは、図５に示す期間Ｔ２１〜Ｔ２５における画素回路６０の動作を示す説明図である。また、図５のオフシーケンス中の期間Ｔ２１〜Ｔ２５における画素回路６０の動作は、通常表示のタイムチャート例を示す図７の１フレーム中の期間Ｔ２１〜Ｔ２５と同じである。以下に説明するように、期間Ｔ２５の終了時点で、各画素回路６０において、当該駆動トランジスタ６１の閾値電圧に相当する電圧が容量素子６７に保持され、ゲートに印加された状態になる。
【００６８】
（期間Ｔ２１）
図５に示す時刻ｔ０〜時刻ｔ１の期間Ｔ２１は、スイッチ６４のみを導通状態として、節点Ｂの電位を安定させる（節点Ｂの電位を初期化電源線７１の電圧ＶＩＮＩに設定する）ための期間である。
【００６９】
より具体的には、図６Ａの画素回路６０の動作状態に示されるように、時刻ｔ０において、走査線駆動回路３は、Ｓｃａｎ線７２とＲｅｆ線７３とＥｎａｂｌｅ線７５との電圧レベルをＬＯＷに維持しつつ、Ｉｎｉｔ線７４の電圧レベルをＬＯＷからＨＩＧＨに変化させる。すなわち、時刻ｔ０において、スイッチ６２、スイッチ６３及びイネーブルスイッチ６５は非導通状態（オフ状態）のままで、スイッチ６４が導通状態（オン状態）にされる。
【００７０】
このように、Ｉｎｉｔ線７４の動作により、スイッチ６２、スイッチ６３、スイッチ６４及びイネーブルスイッチ６５のうちスイッチ６４のみを導通とする期間Ｔ２１を設けることにより、節点Ｂの電位を初期化電源線７１の電圧ＶＩＮＩに設定することができる。
【００７１】
この期間Ｔ２１を設ける理由は次の通りである。
【００７２】
表示装置１を構成する表示パネル６のサイズや１画素あたり（画素回路６０）のサイズが大きい場合に、ＥＬ素子６６の容量が大きくなり、初期化電源線７１の配線時定数が大きくなることで、節点Ｂの電圧を初期化電源線７１の電圧ＶＩＮＩにすることに時間を要する。そのため、スイッチ６４を先に導通させる期間Ｔ２１を設けることにより、節点Ｂの電位を初期化電源線７１の電圧ＶＩＮＩにより確実に設定することができる。
【００７３】
なお、基準電圧電源線６８の電圧ＶＲＥＦを節点Ａに印加することも同様に時間を要する。しかし、電圧ＶＲＥＦを充放電する対象は、容量素子６７および基準電圧電源線６８の配線時定数である。つまり、基準電圧電源線６８と初期化電源線７１との配線時定数がほぼ同等であるが、ＥＬ素子６６の容量＞容量素子６７であり、容量比は、（ＥＬ素子６６）／（容量素子６７）が１．３〜９倍である。そのため、ＥＬ素子６６を充電する（節点Ｂの電位に初期化電源線７１の電圧ＶＩＮＩを書き込む）方が容量素子６７を充電する（節点Ａの電位に基準電圧電源線６８の電圧ＶＲＥＦを書き込む）よりも時間がかかる。
【００７４】
また、期間Ｔ２１において、スイッチ６４のみを導通させスイッチ６３の導通を遅らせる利点としては次のようなものもある。
【００７５】
すなわち、期間Ｔ２１において、節点Ｂの電位に初期化電源線７１の電圧ＶＩＮＩを書き込む期間を設けることで基準電圧電源線６８の電圧ＶＩＮＩを節点Ａに書き込む負荷を軽くすることができる利点がある。つまり、期間Ｔ２１を設けることで、節点Ａの電圧を低い電圧に設定することができ、基準電圧電源線６８は画素回路６０に充電するための電流（電圧）を供給するのみでよくなる。換言すると、基準電圧電源線６８の電圧ＶＲＥＦがＥＬ素子６６を充電するための電圧として用いられないため、基準電圧電源線６８の負荷が軽くなるという利点がある。
【００７６】
このように、スイッチ６４のみを導通状態（オン状態）に切り換えて、先に節点Ｂの電位を確定させる期間Ｔ２１を設ける。それにより、表示パネル６の電力消費と表示パネル６の輝度変動の影響とを小さくしつつ、期間Ｔ２１以降の期間Ｔ２２の総時間を短くすることができる。
【００７７】
（期間Ｔ２２：初期化期間）
図５に示す時刻ｔ１〜時刻ｔ２の期間Ｔ２２は、駆動トランジスタ６１の閾値電圧補償を行うためにドレイン電流を流すのに必要な初期電圧を容量素子６７に保持させ、駆動トランジスタ６１のソースゲート間に印加するための初期化期間である。
【００７８】
具体的には、図６Ｂの画素回路６０の動作状態に示されるように、時刻ｔ１において、走査線駆動回路３は、Ｓｃａｎ線７２とＥｎａｂｌｅ線７５の電圧レベルをＬＯＷに維持し、Ｉｎｉｔ線７４の電圧レベルをＨＩＧＨに維持しつつ、Ｒｅｆ線７３の電圧レベルをＬＯＷからＨＩＧＨに変化させる。すなわち、時刻ｔ１において、スイッチ６２及びイネーブルスイッチ６５は非導通状態（オフ状態）、かつ、スイッチ６４が導通状態（オン状態）のままで、スイッチ６３が導通状態（オン状態）にされる。
【００７９】
これにより、節点Ａの電位が基準電圧電源線６８の電圧ＶＲＥＦに設定される。ここで、スイッチ６４が導通状態であるから、節点Ｂの電位は初期化電源線７１の電圧ＶＩＮＩに設定されている。すなわち、駆動トランジスタ６１は、基準電圧電源線６８の電圧ＶＲＥＦ及び初期化電源線７１の電圧ＶＩＮＩが印加される。
【００８０】
なお、期間Ｔ２２は、節点Ａおよび節点Ｂの電位が、所定電位になるまでの長さ（時間）に設定される。
【００８１】
また、上述したように、駆動トランジスタ６１のゲート・ソース間電圧は、閾値補償動作を行うのに必要な初期ドレイン電流を確保できる初期電圧に設定されることが必要である。つまり、初期電圧は、複数の画素回路６０の容量素子６７のそれぞれに駆動トランジスタ６１の閾値電圧よりも高く、かつ、ＥＬ素子６６を発光させない電圧であることが必要である。そのため、基準電圧電源線６８の電圧ＶＲＥＦと初期化電源線７１の電圧ＶＩＮＩの電位差は駆動トランジスタ６１の最大閾値電圧よりも大きな電圧に設定される。また、電圧ＶＲＥＦ及び電圧ＶＩＮＩは、ＥＬ素子６６に電流が流れないように、電圧ＶＩＮＩ＜電圧ＶＥＬ＋ＥＬ素子６６の順方向電流閾値電圧、および、ＶＲＥＦ＜電圧ＶＥＬ＋ＥＬ素子６６の順方向電流閾値電圧＋駆動トランジスタ６１の閾値電圧、となるように設定される。
【００８２】
（期間Ｔ２３）
図５に示す時刻ｔ２〜時刻ｔ３の期間Ｔ２３は、スイッチ６４とイネーブルスイッチ６５とが同時に導通状態とならないようにするための期間である。
【００８３】
より具体的には、図６Ｃの画素回路６０の動作状態に示されるように、時刻ｔ２において、走査線駆動回路３は、Ｓｃａｎ線７２とＥｎａｂｌｅ線７５の電圧レベルをＬＯＷに維持し、Ｒｅｆ線７３の電圧レベルをＨＩＧＨに維持しつつ、Ｉｎｉｔ線７４の電圧レベルをＨＩＧＨからＬＯＷに変化させる。すなわち、時刻ｔ２において、スイッチ６２及びイネーブルスイッチ６５は非導通状態（オフ状態）、かつ、スイッチ６３が導通状態（オン状態）のままで、スイッチ６４が非導通状態（オフ状態）にされる。
【００８４】
このように、Ｉｎｉｔ線７４の動作によりスイッチ６４を非導通とする期間Ｔ２３を設けることにより、期間Ｔ２３がなければスイッチ６４とイネーブルスイッチ６５とが同時に導通状態となり、イネーブルスイッチ６５、駆動トランジスタ６１、および、スイッチ６４を介して、ＥＬアノード電源線６９と初期化電源線７１との間に貫通電流が流れてしまうのを防止することができる。
【００８５】
（期間Ｔ２４：閾値設定期間／閾値補償期間）
次に、図５の時刻ｔ３〜時刻ｔ４の期間Ｔ２４は、複数の画素回路６０における駆動トランジスタ６１の閾値電圧のばらつきを補償する閾値設定期間である。つまり、複数の画素回路６０における駆動トランジスタ６１の閾値電圧にばらつきがあっても、個々の駆動トランジスタ６１の閾値電圧に相当する電圧を対応する容量素子６７に設定する期間である。
【００８６】
図５のオフシーケンスと、図７の通常表示とで期間Ｔ２１〜Ｔ２５までは同じであるが、オフシーケンスと通常表示とでは目的が異なるため、図５では期間Ｔ２５を閾値設定期間と呼び、図７では閾値補償期間と呼ぶ。図５の閾値設定期間は、表示装置１の電源オフ後の容量素子６７の電圧を規定するのが目的であるのに対して、図７の通常表示では、期間Ｔ２５の後に容量素子６７に書き込まれる輝度を表す電圧が、閾値電圧のばらつきに対応させるのが目的であるという点が異なっている。
【００８７】
期間Ｔ２４では、図６Ｄの画素回路６０の動作状態に示されるように、時刻ｔ３において、走査線駆動回路３は、Ｓｃａｎ線７２およびＩｎｉｔ線７４の電圧レベルをＬＯＷ、Ｒｅｆ線７３の電圧レベルをＨＩＧＨに維持し、Ｅｎａｂｌｅ線７５の電圧レベルをＬＯＷからＨＩＧＨに変化させる。すなわち、時刻ｔ３において、スイッチ６２およびスイッチ６４は非導通状態（オフ状態）に、かつ、スイッチ６３は導通状態（オン状態）に維持されつつ、イネーブルスイッチ６５が導通状態（オン状態）にされる。
【００８８】
ここで、容量素子６７の電圧は、初期化期間（期間Ｔ２２）で上述したように初期電圧に設定されているので、ＥＬ素子６６には電流が流れない。駆動トランジスタ６１は、ＥＬアノード電源線６９の電圧ＶＴＦＴによりドレイン電流が供給されるが、それとともに駆動トランジスタ６１のソース電位が変化する。言い換えると、駆動トランジスタ６１は、ＥＬアノード電源線６９の電圧ＶＴＦＴにより供給されるドレイン電流が０となるまで駆動トランジスタ６１のソース電位が変化する。
【００８９】
このように、駆動トランジスタ６１のゲート電極に基準電圧電源線６８の電圧ＶＲＥＦを入力した状態で、イネーブルスイッチ６５を導通状態（オン状態）にすると、駆動トランジスタ６１の閾値補償動作を開始することができる。
【００９０】
そして、期間Ｔ２４の終了時（時刻ｔ４）には、節点Ａと節点Ｂとの電位差（駆動トランジスタ６１のゲート・ソース間電圧）は駆動トランジスタ６１の閾値に相当する電位差となっており、この電圧は容量素子６７に保持される。
【００９１】
（期間Ｔ２５）
図５に示す時刻ｔ４〜時刻ｔ５の期間Ｔ２５は、閾値設定動作または閾値補償動作を終了させるための期間である。
【００９２】
より具体的には、図６Ｅの画素回路６０の動作状態に示されるように、走査線駆動回路３は、Ｓｃａｎ線７２およびＩｎｉｔ線７４の電圧レベルをＬＯＷ、Ｒｅｆ線７３の電圧レベルをＨＩＧＨに維持し、Ｅｎａｂｌｅ線７５の電圧レベルをＨＩＧＨからＬＯＷに変化させる。すなわち、時刻ｔ４において、スイッチ６２およびスイッチ６４は非導通状態（オフ状態）に、かつ、スイッチ６３は導通状態（オン状態）に維持されつつ、イネーブルスイッチ６５が非導通状態（オフ状態）にされる。
【００９３】
このようにして、Ｅｎａｂｌｅ線７５の動作によりイネーブルスイッチ６５を非導通とする期間Ｔ２５を設けることにより、駆動トランジスタ６１経由で、ＥＬアノード電源線６９から節点Ｂへの電流の供給をなくすことができ、閾値設定動作または閾値補償動作を確実に終了させてから次の動作を行うことができる。
【００９４】
以上のように、期間Ｔ２５を終えた時刻ｔ５の時点で、複数の画素回路６０内の各容量素子６７は、対応する駆動トランジスタ６１の閾値電圧に相当する電圧を保持している。
【００９５】
上記の期間Ｔ２１〜Ｔ２５の動作は、表示パネル６の全行について、行毎に順に実行される。最後の行に対する期間Ｔ２１〜Ｔ２５の動作の完了後、表示パネル６内の全行の画素回路６０内の容量素子６７に対応する駆動トランジスタ６１の閾値電圧に相当する電圧が保持されることになる。
【００９６】
（期間Ｔ９０）
最後の行に対する期間Ｔ２１〜Ｔ２５の動作の完了後、図５の時刻ｔ５以降の期間Ｔ９０の任意の時点に、制御部２からの制御によって電源部４は、表示パネル６、走査線駆動回路３、データ線駆動回路５等への電力供給を止める。これにより表示装置１は電源オフの状態になる。
【００９７】
その結果、表示装置１の電源オフの状態において、容量素子６７は駆動トランジスタ６１の閾値相当の電圧を保持し、つまり、駆動トランジスタ６１のゲートには閾値相当の電圧が印加された状態になっている。この状態では、駆動トランジスタの電界が安定的な平衡状態になるので、実質的に電気的なストレスが抑制される。
【００９８】
しかも、複数の画素回路６０において駆動トランジスタ６１の閾値電圧にばらつきがあったとしても、画素回路６０では対応する駆動トランジスタ６１の閾値電圧相当の電圧を、個別に容量素子６７に保持する。つまり、閾値電圧シフトが生じている駆動トランジスタ６１の個別の閾値電圧に相当する電圧を、対応する容量素子６７が保持する。したがって、表示装置１の電源オフ状態における閾値電圧シフトを抑制し、しかも個々の駆動トランジスタ６１の閾値電圧にばらつきがあっても抑制する効果を得ることができる。
【００９９】
次に、図４に示した通常表示におけるフレーム毎の表示動作について説明する。
【０１００】
図７は、図４中の通常表示動作の詳細なタイミング例を示すタイムチャートである。図６Ａ〜図６Ｈは、図７に示す期間Ｔ２１〜期間Ｔ３０における画素回路６０の動作を示す説明図である。
【０１０１】
図７に示す期間Ｔ２１〜期間Ｔ２５は、図５に示す期間Ｔ２１〜Ｔ２５と同じであり、既に説明した。ここでは期間Ｔ２６以降について説明する。
【０１０２】
（期間Ｔ２６）
図７に示す時刻ｔ５〜時刻ｔ６の期間Ｔ２６は、スイッチ６３を非導通状態（オフ状態）にすることで、Ｄａｔａ線７６を介して供給されたデータ信号電圧と基準電圧電源線６８の電圧ＶＲＥＦとが同時に節点Ａに印加されるのを防止する期間である。
【０１０３】
具体的には、図６Ｆの画素回路６０の動作状態に示されるように、時刻ｔ５において、走査線駆動回路３は、Ｓｃａｎ線７２とＩｎｉｔ線７４とＥｎａｂｌｅ線７５との電圧レベルをＬＯＷに維持しつつ、Ｒｅｆ線７３の電圧レベルをＨＩＧＨからＬＯＷに変化させる。すなわち、時刻ｔ５において、スイッチ６２、スイッチ６４及びイネーブルスイッチ６５は非導通状態（オフ状態）のままで、スイッチ６３が非導通状態（オフ状態）にされる。
【０１０４】
このように、Ｒｅｆ線７３の動作によりスイッチ６３をさらに非導通とし、スイッチ６２およびスイッチ６３が非導通状態（オフ状態）となる期間Ｔ２６を設けることで、Ｄａｔａ線７６を介してスイッチ６２から供給されるデータ信号電圧（映像信号電圧）と、基準電圧電源線６８の電圧ＶＲＥＦとが節点Ａに同時に印加されるのを防止している。
【０１０５】
また、Ｅｎａｂｌｅ線７５に接続されるイネーブルスイッチ６５は図６Ｆ（図２）に示すように駆動トランジスタ６１のドレイン側に接続されている。イネーブルスイッチ６５をｎ型トランジスタで形成した場合、イネーブルスイッチ６５のオン抵抗は高くなりやすく、オン抵抗による電圧ドロップは、表示パネル６の消費電力に影響する。そのため、できる限りイネーブルスイッチ６５のオン抵抗を下げて形成する。一般的にはイネーブルスイッチ６５のチャネルサイズを大きくしたり、Ｅｎａｂｌｅ線７５のオン制御電圧を高くしたりするなどでオン抵抗を下げる方法が知られているが、いずれの方法であってもＥｎａｂｌｅ線７５の立ち下り時間を長くする方向となってしまう。
【０１０６】
そこで、本実施の形態では、Ｒｅｆ線７３に対して先にＥｎａｂｌｅ線７５を立ち下げる期間Ｔ２５を設けることにより、節点Ａの電圧が不安定となる期間を短くすることができる、つまり、立ち下り時間を短くすることができる。
【０１０７】
（期間Ｔ２７：書込期間）
次に、図７の時刻ｔ６〜時刻ｔ７の期間Ｔ２７は、Ｄａｔａ線７６から表示階調に応じた映像信号電圧（データ信号電圧）を画素回路６０にスイッチ６２を介して取り込み、容量素子６７に書き込む書込期間である。
【０１０８】
具体的には、図６Ｇの画素回路６０の動作状態に示されるように、時刻ｔ６において、走査線駆動回路３は、Ｉｎｉｔ線７４、Ｒｅｆ線７３及びＥｎａｂｌｅ線７５の電圧レベルをＬＯＷに維持しつつ、Ｓｃａｎ線７２の電圧レベルをＬＯＷからＨＩＧＨに変化させる。すなわち、時刻ｔ６において、スイッチ６３とスイッチ６４とイネーブルスイッチ６５は非導通状態（オフ状態）に維持されつつ、スイッチ６２が導通状態（オン状態）にされる。
【０１０９】
これにより、容量素子６７には、閾値補償期間で記憶された駆動トランジスタ６１の閾値電圧Ｖｔｈに加えて、映像信号電圧と基準電圧電源線６８の電圧ＶＲＥＦとの電圧差が、（ＥＬ素子６６の容量）／（ＥＬ素子６６の容量＋容量素子６７の容量）倍されて、記憶（保持）される。イネーブルスイッチ６５が非導通状態にあるため、駆動トランジスタ６１はドレイン電流を流さない。そのため、節点Ｂの電位は期間Ｔ２７の間で大きく変化することはない。
【０１１０】
大画面化（表示パネル６のサイズが大きくなる）、かつ、画素回路６０の数が増加するのに伴い、画素回路６０に映像信号を書き込むための期間（水平走査期間）が短くなる。大画面化に伴いＳｃａｎ線７２配線時定数も増加するため、水平走査期間の短縮とあわせて、所定の階調電圧を画素回路６０に書き込むことが難しくなる。
【０１１１】
そこで、本実施の形態では、図７に示すように、限られた時間で映像信号（データ信号電圧）を取り込むために、スイッチ６２を導通させる時間（期間Ｔ２７）を増加させている。また、本実施の形態では、Ｓｃａｎ線７２の波形なまりがあっても、所定の映像信号（データ信号電圧）がＤａｔａ線７６に入力される前にＳｃａｎ線７２が立ち上がりを完了させて、スイッチ６２が導通状態（オン状態）となるようにしている。これは期間Ｔ２７での節点Ｂ電位変動が大きく発生しないためである。
【０１１２】
このように、期間Ｔ２７（書込期間）では、データ信号電圧（映像信号電圧）及び駆動トランジスタ６１の閾値電圧に応じた電圧が容量素子６７に記憶（保持）される。
【０１１３】
（期間Ｔ２８）
図７に示す時刻ｔ７〜時刻ｔ８の期間Ｔ２８は、スイッチ６２を確実に非導通にさせるための期間である。
【０１１４】
より具体的には、図６Ｈの画素回路６０の動作状態に示されるように、時刻ｔ７において、走査線駆動回路３は、Ｒｅｆ線７３とＩｎｉｔ線７４とＥｎａｂｌｅ線７５の電圧レベルをＬＯＷに維持しつつ、Ｓｃａｎ線７２の電圧レベルをＨＩＧＨからＬＯＷに変化させる。すなわち、時刻ｔ７において、スイッチ６３、スイッチ６４およびイネーブルスイッチ６５は非導通状態（オフ状態）のままで、スイッチ６２が非導通状態（オフ状態）にされる。
【０１１５】
これにより、続く期間Ｔ２９（発光期間）においてイネーブルスイッチ６５が導通状態（オン状態）にするまえにスイッチ６２を確実に非導通状態（オフ状態）にすることができる。
【０１１６】
期間Ｔ２８を設けず、イネーブルスイッチ６５とスイッチ６２とが同時に導通状態（オン状態）になってしまった場合、駆動トランジスタ６１のドレイン電流により、節点Ｂの電位が上昇する一方で、節点Ａの電位はデータ信号電圧となることから、駆動トランジスタ６１のソースゲート間電圧が小さくなってしまう。この場合には、所望の輝度に比べて少ない輝度で発光してしまうという問題となる。これを防止するため、本実施の形態では、期間Ｔ２８を設けてスイッチ６２が非導通であることを確保してから、続く期間Ｔ２９においてイネーブルスイッチ６５を導通状態にする。
【０１１７】
（期間Ｔ２９：発光期間）
次に、図７に示す時刻ｔ８〜時刻ｔ９の期間Ｔ２９は、発光期間である。
【０１１８】
具体的には、時刻ｔ８において、走査線駆動回路３は、Ｓｃａｎ線７２、Ｒｅｆ線７３及びＩｎｉｔ線７４の電圧レベルをＬＯＷに維持しつつ、Ｅｎａｂｌｅ線７５の電圧レベルをＬＯＷからＨＩＧＨに変化させる。すなわち、時刻ｔ８において、スイッチ６２、スイッチ６３及びスイッチ６４は非導通状態（オフ状態）に維持されつつ、イネーブルスイッチ６５が導通状態（オン状態）にされる。
【０１１９】
このように、イネーブルスイッチ６５を導通状態（オン状態）にさせることで、容量素子６７に蓄えられた電圧に応じて駆動トランジスタ６１にＥＬ素子６６に電流を供給しＥＬ素子６６を発光させることができる。
【０１２０】
（期間Ｔ３０）
図７に示す時刻ｔ９〜時刻ｔ０の期間Ｔ３０は、すべてのスイッチを非導通状態として、節点Ａおよび節点Ｂの電位を、期間Ｔ２１で必要な電圧に近い電圧まで変化させるための期間である。
【０１２１】
より具体的には、時刻ｔ９において、走査線駆動回路３は、Ｓｃａｎ線７２とＲｅｆ線７３とＩｎｉｔ線７４の電圧レベルをＬＯＷに維持しつつ、Ｅｎａｂｌｅ線７５の電圧レベルをＨＩＧＨからＬＯＷに変化させる。すなわち、時刻ｔ９において、スイッチ６２、スイッチ６３、スイッチ６４は非導通状態（オフ状態）のままで、さらにイネーブルスイッチ６５が非導通状態（オフ状態）にされる。
【０１２２】
このようにすることで、期間Ｔ２９と期間Ｔ２１の間に期間Ｔ３０を設けることで、電源線による電流の充放電なしに、節点Ａおよび節点Ｂの電位を、次の期間Ｔ２１で必要な電圧に近い電圧まで変化させることができる。
【０１２３】
以上のようなシーケンスにより、画素回路６０は、通常表示を行う。この通常表示における図７の期間Ｔ２１〜Ｔ２５まで（閾値電圧補償動作まで）の動作は、オフシーケンスにおける図５の期間Ｔ２１〜Ｔ２５まで（閾値電圧設定動作まで）の動作と同じであり、容量素子６７に駆動トランジスタ６１の閾値電圧に相当する電圧を設定している。
【０１２４】
これにより、図７に示す通常表示では、画素回路６０間で初期化電源線７１の閾値電圧にばらつきがあってもデータ信号電圧（映像信号電圧）に応じた発光量でＥＬ素子６６を発光させることができる。一方、図５に示すオフシーケンスでは、電源オフ後の駆動トランジスタ６１の電気的ストレスを抑制することができる。
【０１２５】
なお、図７の期間Ｔ２１〜Ｔ２５の動作は、表示パネルの表示ライン毎に順次行う線順次の動作が基本である。しかし、図５の期間Ｔ２１〜Ｔ２５の動作は、線順次の動作であってもよいし、表示パネルの全表示ラインを同時に一括して行う一括設定の動作であってもよい。この一括設定では、全表示ラインの複数の画素回路６０のそれぞれにおける容量素子６７に駆動トランジスタ６１の閾値電圧に相当する電圧を同時に設定する。
【０１２６】
また、図５のオフシーケンスの期間は、図７の１フレーム期間と同じでもよいし、異なっていてもよい。例えば、図５のオフシーケンスを一括設定の動作は、線順次の動作と比べて、配線の浮遊容量による遅延の影響が大きくなるが、線順次の全画素ラインのトータル時間よりもオフシーケンスの期間は短縮可能である。
【０１２７】
［１−３．効果等］
以上説明してきたように本開示における表示装置の終了方法の一態様は、行列状に配置された複数の画素回路を有する表示パネルを備える表示装置の電源断方法であって、前記複数の画素回路のそれぞれは、供給される電流量に応じた輝度で発光する発光素子と、前記発光素子に電流を供給する駆動トランジスタと、前記駆動トランジスタのゲートに接続され輝度を表す電圧を保持する容量素子とを有し、前記表示装置の電源断方法は、前記表示装置に対する電源オフ操作を検出するステップと、前記電源オフ操作が検出されたとき、前記複数の画素回路のそれぞれにおける前記容量素子に、前記駆動トランジスタへの電気的ストレスを抑制する電圧を設定するステップと、前記電圧の設定直後に前記表示パネルへの電力供給を止めるステップとを有し、前記電圧を設定するステップにおいて、前記複数の画素回路のそれぞれにおける前記容量素子に、前記駆動トランジスタの閾値電圧に相当する電圧を設定する。
【０１２８】
これによれば、表示装置の電源がオフの期間における駆動トランジスタの閾値電圧シフトを抑制することができる。つまり、電源オフの間に駆動トランジスタにかかる電気的ストレスを抑制することにより、閾値電圧シフトを抑制することができる。
【０１２９】
また、前記電圧を設定するステップにおいて、前記複数の画素回路の前記容量素子のそれぞれに前記駆動トランジスタの閾値電圧よりも高く、かつ、前記発光素子を発光させない初期電圧を保持させ、前記初期電圧によって前記駆動トランジスタを導通させ、導通した前記駆動トランジスタに流れる導通電流によって前記容量素子の電圧を低下させ、前記容量素子の電圧低下によって前記駆動トランジスタを非導通にさせ、前記閾値電圧に相当する電圧は、前記駆動トランジスタが非導通になったときの電圧としてもよい。
【０１３０】
これによれば、複数の画素回路において容量素子に一律に同じ電圧を設定するのではなく、駆動トランジスタ個別にその閾値電圧に相当する電圧を設定することができる。したがって、駆動トランジスタ個別にそれぞれの閾値電圧に相当する電圧を設定することができる。
【０１３１】
また、前記電圧を設定するステップにおいて、前記複数の画素回路のそれぞれにおける前記容量素子に前記駆動トランジスタの閾値電圧に相当する電圧を同時に設定してもよい。
【０１３２】
これによれば、全画素回路の容量素子に一括設定するので電力供給を止めるまでの時間を短縮可能である。
【０１３３】
また、本開示における表示装置の一態様は、行列状に配置された複数の画素回路を有する表示パネルを備える表示装置であって、前記複数の画素回路のそれぞれは、供給される電流量に応じて発光する発光素子と、前記発光素子に電流を供給する駆動トランジスタと、前記駆動トランジスタのゲートに接続され輝度を表す電圧を保持する容量素子とを有し、前記表示装置は、電源オフ操作が検出されたとき、前記複数の画素回路のそれぞれにおける前記容量素子に、前記駆動トランジスタへの電気的ストレスを抑制する電圧を設定する制御部と、前記制御部による前記電圧の設定直後に前記表示パネルへの電力供給を止める電源部とを備え、前記制御部は、前記駆動トランジスタへの電気的ストレスを抑制する前記電圧として、前記駆動トランジスタの閾値電圧に相当する電圧を設定する。
【０１３４】
これによれば、表示装置の電源がオフの期間における駆動トランジスタの閾値電圧シフトを抑制することができる。
【０１３５】
（変形例）
以上のように、本出願において開示する技術の例示として、前述した実施の形態を説明した。しかしながら、本開示における技術は、これに限定されず、適宜、変更、置き換え、付加、省略などを行った実施の形態にも適用可能である。また、実施の形態で説明した各構成要素を組み合わせて、新たな実施の形態とすることも可能である。
【０１３６】
図８は、実施の形態の変形例における表示画素の回路例を示す図である。図８の画素回路は、駆動トランジスタ６１と、スイッチ６２と、ＥＬ素子６６と、容量素子６７とを備え、図２に示した画素回路よりも簡素化された構成である。
【０１３７】
同図の駆動トランジスタ６１はｎ型ＴＦＴではなくｐ型ＴＦＴが用いられ、そのドレインは電圧Ｖ１の電源線に接続されている。
【０１３８】
容量素子６７の一方の電極は電圧Ｖ２の電源線に接続されている。電圧Ｖ１は電圧Ｖ２と同じでもよい。
【０１３９】
スイッチ６２のソースおよびドレインの一方はＤａｔａ線７６に接続され、ソースおよびドレインの他方は容量素子６７の他方の電極に接続されている。スイッチ６２のゲートはＳｃａｎ線７２に接続されている。
【０１４０】
この構成において、オフシーケンスでは、まずＤａｔａ線７６の電位を（電圧Ｖ２）−（駆動トランジスタ６１の閾値電圧）に設定し、次にＳｃａｎ線７２をハイレベルにする（つまりスイッチ６２をオンにする）。これにより、容量素子６７には、駆動トランジスタ６１の閾値電圧に相当する電圧が保持される。保持された電圧は、駆動トランジスタ６１のゲートに印加される。その結果、駆動トランジスタ６１の電気的ストレスが抑制される。さらに、この状態で電源部４は表示パネル６への電力供給を停止する。
【０１４１】
このように、画素回路６０は、図２の回路例に限らず図８の回路例でもよい。例えば、図８の回路例に対して、電圧Ｖ１の電源線と駆動トランジスタ６１の間にスイッチを追加し、そのゲートにＥｎａｂｌｅ線７５を接続した回路構成としてもよい。また、図８の回路例に対して、電圧Ｖ２の電源線と駆動トランジスタ６１の間にスイッチを追加し、そのゲートにＲｅｆ線７３を接続した回路構成としてもよい。また、図８の回路例に対して、ＥＬ素子６６のアノードにスイッチを介して初期化電源線７１を接続し、そのスイッチのゲートにＩｎｉｔ線７４を接続した回路構成としてもよい。
【０１４２】
また、図２、図７のように駆動トランジスタ６１はｎ型であってもよいし、ｐ型であってもよい。
【０１４３】
（他の実施の形態）
次に、本開示における他の実施の形態について図９、図１０を用いて説明する。この実施の形態における表示装置および画素回路の構成は、図１および図２と同じである。また、この実施の形態における電源断方法およびタイムチャートも、図３および図４のレベルでは同じである。ただし、表示装置１は、いわゆる４ｋテレビ対応であり、横３８４０画素×縦２１６０画素以上の有効画素を有するものとする。この実施の形態では、実施の形態における図７に示した通常表示動作、および、図５に示したオフシーケンスの駆動タイミングとは異なる駆動タイミングを有し、上記表示装置に適した動作例について説明する。
【０１４４】
まず、他の実施の形態における通常表示の駆動タイミング例について説明する。
【０１４５】
図９は、他の実施の形態における通常表示動作の詳細なタイミング例を示すタイムチャートである。図９では、１フレーム期間（つまり垂直同期信号の期間１Ｖ）が ２２５０水平期間（つまり水平同期信号の期間の２２５０倍）であるものとする。図９は、図７と比べて、初期化期間、閾値電圧補償期間、書込期間、発光期間がこの順に行われる点で同じであるが、駆動タイミングが一部異なっている。以下異なる点を中心に説明する。
【０１４６】
時刻ｔ０１において、Ｒｅｆ線７３がローレベルからハイレベルに遷移する。この立ち上がりにより、ＥＬ素子６６が非発光になる。
【０１４７】
期間Ｔ１１の幅を調整することによりＥＬ素子６６の非発光期間を調整することができる。
【０１４８】
時刻ｔ０２において、Ｉｎｉｔ線７４がローレベルからハイレベルに遷移する。この立ち上がりにより、初期化期間が開始する。
【０１４９】
期間Ｔ１２は、初期化期間である。初期化期間では、節点Ｂの寄生容量（ＥＬ素子６６の容量）をＩｎｉｔ線７４に十分に放電させるための期間が設けられている。また、初期化期間は、節点Ａの寄生容量を放電して電位を確定させるための期間でもある。この期間は、寄生容量への充電と駆動トランジスタ６１を流れる電流とのトレードオフにより決められる。期間Ｔ１２の終了時には、駆動トランジスタ６１の閾値電圧補償を行うためにドレイン電流を流すのに必要な初期電圧が容量素子６７に保持される。
【０１５０】
時刻０３において、Ｉｎｉｔ線７４がハイレベルからローレベルに遷移し、閾値電圧補償期間が開始する。
【０１５１】
期間Ｔ１４は、図７の期間Ｔ２４と同じく閾値電圧補償期間である。
【０１５２】
時刻ｔ０４において、Ｒｅｆ線７３の立ち下りによるスイッチ６３がオン状態からオフ状態に変化し、閾値電圧補償期間が終了する。この時点で、節点Ａと節点Ｂとの電位差（駆動トランジスタ６１のゲート・ソース間電圧）は駆動トランジスタ６１の閾値に相当する電位差となっており、この電圧は容量素子６７に保持される。
【０１５３】
期間Ｔ１５は、時刻ｔ０４でスイッチ６３がオン状態からオフ状態に変化する時に、駆動トランジスタ６１のゲート電位が変動するので、行内のゲート電位が確定するための期間としている。この期間を、ＲＥＦ遷移期間と呼ぶ。
【０１５４】
時刻ｔ０５において、Ｅｎａｂｌｅ線７５がハイレベルからローレベルに遷移し、イネーブルスイッチ６５がオフ状態になり、駆動トランジスタ６１への電流供給を停止する。
【０１５５】
期間Ｔ１６は、イネーブルスイッチ６５がオフ状態になってから、行内の全ての画素においてＥＬアノード電源線６９（ＶＴＦＴ）の電位を同じにするための期間である。
【０１５６】
期間Ｔ１７は、書込期間であり、図７と比べて、Ｓｃａｎ線７２のパルスの立ち下りをオーバードライブ駆動している点で異なっている。すなわち、時刻ｔ０７において、パルスの立ち下り時に通常のローレベルよりも低い電位に下げている。これは、Ｓｃａｎ線７２のパルスは実際にはかなりなまった波形であるので、立ち下り時間を短縮し、容量素子６７への書き込みを早期に確定させるためである。
【０１５７】
期間Ｔ１８は、オーバードライブの期間である。
【０１５８】
期間Ｔ１９は、時刻ｔ０７でスイッチ６２がオン状態からオフ状態に変化した、駆動トランジスタ６１のゲート電位が変動するので、行内のゲート電位が確定するための期間としている。この期間を、ＳＣＮ遷移期間と呼ぶ。
【０１５９】
時刻ｔ０９において、Ｅｎａｂｌｅ線７５がローレベルからハイレベルに遷移する。これにより発光期間を開始する。
【０１６０】
期間Ｔ２０は、発光期間である。この期間は例えば１フレーム期間（２２５０Ｈ）の約９５％である。つまり、１フレーム期間の約９５％の期間は発光させることができる。
【０１６１】
このように、図９に示した通常表示の駆動タイミング例は、４ｋテレビ等の画素数の多い表示装置に適しており、１フレーム期間のほとんど（約９５％）を発光させることができる。
【０１６２】
次に、他の実施の形態におけるオフシーケンスの駆動タイミング例について説明する。
【０１６３】
図１０は、他の実施の形態におけるオフシーケンスの詳細なタイミング例を示すタイムチャートである。図１０は、図５と比べて、初期化期間、閾値電圧設定期間がこの順に行われる点で同じであるが、駆動タイミングの一部が異なっている。
【０１６４】
図１０に示す期間Ｔ１１〜期間Ｔ１５は、図９に示す期間Ｔ１１〜期間Ｔ１５と同じであり、既に説明した。ここでは、期間Ｔ１５の後について説明する。
【０１６５】
期間Ｔ１５の終了直後に、図９では、Ｓｃａｎ線７２に書き込み用のパルスが出力されるが、図１０ではローレベルを維持する。
【０１６６】
期間Ｔ１５を終えた時刻ｔ０５の時点で、複数の画素回路６０内の各容量素子６７は、対応する駆動トランジスタ６１の閾値電圧に相当する電圧を保持している。したがって、容量素子６７の保持された閾値電圧に相当する電圧は、オフシーケンスを終えて表示装置１の電源がオフになった以降も維持される。すなわち、表示装置１の電源オフの状態において、駆動トランジスタ６１のゲートには閾値相当の電圧が印加された状態になっている。この状態では、駆動トランジスタの電界が安定的な平衡状態になるので、実質的に電気的なストレスが抑制される。
【０１６７】
また、Ｄａｔａ線７６は、時刻ｔ０５の後の時刻ｔ０６で書き込み用のパルスが出力されないので、オフシーケンスの期間ではドントケア（つまり任意の電圧）でよい。データ線駆動回路５は、オフシーケンスにおいても通常動作を同様に動作してもよく、その場合、時刻ｔ０６でオフシーケンスでなければ表示されていたデータを出力することになる。当然、このデータは、オフシーケンスでは表示には反映されずに、無視される。
【０１６８】
このように図１０のオフシーケンスにおいても、図５と同じ効果を得ることができる。
【０１６９】
以上のように、本出願において開示する技術の例示として、実施の形態を説明した。しかしながら、本開示における技術は、これらに限定されず、適宜、変更、置き換え、付加、省略などを行った実施の形態にも適用可能である。
【０１７０】
例えば、本開示の発光画素において使用される駆動トランジスタ及びスイッチングトランジスタの半導体層の材料は、特に限定されないが、例えば、ＩＧＺＯ（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）などの酸化物半導体材料が採用され得る。ＩＧＺＯなどの酸化物半導体からなる半導体層を備えるトランジスタは、リーク電流が少ない。また、スイッチとして、ＩＧＺＯなどの酸化物半導体からなる半導体層を備えるトランジスタを用いる場合、閾値電圧を正とできるため、駆動トランジスタのゲートからのリーク電流を抑制することができる。
【０１７１】
また、上記各実施の形態においては、発光素子として有機ＥＬ素子を用いたが、電流に応じて発光量が変化する発光素子であれば任意の発光素子を用いることができる。
【０１７２】
また、上述した有機ＥＬ表示装置などの表示装置については、フラットパネルディスプレイとして利用することができ、テレビジョンセット、パーソナルコンピュータ、携帯電話など、表示装置を有するあらゆる電子機器に適用することができる。
【産業上の利用可能性】
【０１７３】
本開示は、表示装置に利用でき、特にテレビジョンセットなどの表示装置に利用することができる。
【符号の説明】
【０１７４】
１    表示装置
２    制御部
３    走査線駆動回路
４    電源部
５    データ線駆動回路
６    表示パネル
６０    画素回路
６１    駆動トランジスタ
６２、６３、６４    スイッチ
６５    イネーブルスイッチ
６６    ＥＬ素子
６７    容量素子
６８    基準電圧電源線
６９    ＥＬアノード電源線
７０    ＥＬカソード電源線
７１    初期化電源線
７２    Ｓｃａｎ線
７３    Ｒｅｆ線
７４    Ｉｎｉｔ線
７５    Ｅｎａｂｌｅ線
７６    Ｄａｔａ線
【図１】
2015063980.tif 000003
【図２】
2015063980.tif 000004
【図３】
2015063980.tif 000005
【図４】
2015063980.tif 000006
【図５】
2015063980.tif 000007
【図６Ａ】
2015063980.tif 000008
【図６Ｂ】
2015063980.tif 000009
【図６Ｃ】
2015063980.tif 000010
【図６Ｄ】
2015063980.tif 000011
【図６Ｅ】
2015063980.tif 000012
【図６Ｆ】
2015063980.tif 000013
【図６Ｇ】
2015063980.tif 000014
【図６Ｈ】
2015063980.tif 000015
【図７】
2015063980.tif 000016
【図８】
2015063980.tif 000017
【図９】
2015063980.tif 000018
【図１０】
2015063980.tif 000019
【手続補正書】
【提出日】平成28年12月22日(2016.12.22)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
行列状に配置された複数の画素回路を有する表示パネルを備える表示装置の電源断方法であって、
前記複数の画素回路のそれぞれは、供給される電流量に応じた輝度で発光する発光素子と、前記発光素子に電流を供給する駆動トランジスタと、前記駆動トランジスタのゲートに接続され輝度を表す電圧を保持する容量素子とを有し、
前記表示装置の電源断方法は、
前記表示装置に対する電源オフ操作を検出するステップと、
前記電源オフ操作が検出されたとき、前記複数の画素回路のそれぞれにおける前記容量素子に、前記駆動トランジスタへの電気的ストレスを抑制する電圧を設定するステップと、
前記電圧の設定直後に前記表示パネルへの電力供給を止めるステップとを有し、
前記電圧を設定するステップにおいて、前記複数の画素回路のそれぞれにおける前記容量素子に、前記駆動トランジスタの閾値電圧に相当する電圧を設定し、
前記電圧を設定するステップにおいて、
前記複数の画素回路の前記容量素子のそれぞれに前記駆動トランジスタの閾値電圧よりも高く、かつ、前記発光素子を発光させない初期電圧を保持させ、
前記初期電圧によって前記駆動トランジスタを導通させ、
導通した前記駆動トランジスタに流れる導通電流によって前記容量素子の電圧を低下させ、
前記容量素子の電圧低下によって前記駆動トランジスタを非導通にさせ、
前記閾値電圧に相当する電圧は、前記駆動トランジスタが非導通になったときの電圧である
表示装置の電源断方法。
【請求項２】
前記電圧を設定するステップにおいて、前記複数の画素回路のそれぞれにおける前記容量素子に前記駆動トランジスタの閾値電圧に相当する電圧を同時に設定する
請求項１に記載の表示装置の電源断方法。
【請求項３】
行列状に配置された複数の画素回路を有する表示パネルを備える表示装置であって、
前記複数の画素回路のそれぞれは、
供給される電流量に応じて発光する発光素子と、
前記発光素子に電流を供給する駆動トランジスタと、
前記駆動トランジスタのゲートに接続され輝度を表す電圧を保持する容量素子とを有し、
前記表示装置は、
電源オフ操作が検出されたとき、前記複数の画素回路のそれぞれにおける前記容量素子に、前記駆動トランジスタへの電気的ストレスを抑制する電圧を設定する制御部と、
前記制御部による前記電圧の設定直後に前記表示パネルへの電力供給を止める電源部とを備え、
前記制御部は、前記駆動トランジスタへの電気的ストレスを抑制する前記電圧として、前記駆動トランジスタの閾値電圧に相当する電圧を設定し、
前記制御部は、前記電圧を設定する際に、
前記複数の画素回路の前記容量素子のそれぞれに前記駆動トランジスタの閾値電圧よりも高く、かつ、前記発光素子を発光させない初期電圧を保持させ、
前記初期電圧によって前記駆動トランジスタを導通させ、
導通した前記駆動トランジスタに流れる導通電流によって前記容量素子の電圧を低下させ、
前記容量素子の電圧低下によって前記駆動トランジスタを非導通にさせ、
前記閾値電圧に相当する電圧は、前記駆動トランジスタが非導通になったときの電圧である
表示装置。
【国際調査報告】
2015063980.tif 000020
2015063980.tif 000021
2015063980.tif 000022
2015063980.tif 000023