(57)【要約】  窒化物半導体装置は、基板（１０）と、窒化物半導体積層体（１，２）と、電極金属層（１３）とを備える。電極金属層（１３）は、窒化半導体積層体（１，２）に接合すると共に、複数の柱部（Ａ）を含む微細柱状構造を有する第１金属層（２４）と、第１金属層（２４）上に積層されると共に、複数の柱部（Ｂ）を含む微細柱状構造を有する第２金属層（２５）とを含み、第２金属層（２５）の微細柱状構造の柱部（Ｂ）の太さ方向の平均サイズが、第１金属層（２４）の微細柱状構造の柱部（Ａ）の太さ方向の平均サイズよりも大きい。
2014167876.tif 000002
【特許請求の範囲】
【請求項１】
基板（１０）と、
上記基板（１０）上に形成され、ヘテロ界面を有する窒化物半導体積層体（１，２）と、
上記窒化物半導体積層体（１，２）上に形成された電極金属層（１３）と
を備え、
上記電極金属層（１３）は、
上記窒化半導体積層体（１，２）に接合すると共に、複数の柱部（Ａ）を含む微細柱状構造を有する第１金属層（２４）と、
上記第１金属層（２４）上に積層されると共に、複数の柱部（Ｂ）を含む微細柱状構造を有する第２金属層（２５）と
を含み、
上記第２金属層（２５）の上記柱部（Ｂ）の太さ方向の平均サイズが、上記第１金属層（２４）の上記柱部（Ａ）の太さ方向の平均サイズよりも大きいことを特徴とする窒化物半導体装置。
【請求項２】
請求項１に記載の窒化半導体装置において、
上記第１金属層（２４）の上記微細柱状構造は、タングステン窒化物で構成され、上記第１金属層（２４）の上記柱部（Ａ）の太さ方向の平均サイズが、５ｎｍ以上２５ｎｍ以下であることを特徴とする窒化物半導体装置。
【請求項３】
請求項１または２に記載の窒化半導体装置において、
上記第２金属層（２５）の上記柱部（Ｂ）の太さ方向の平均サイズが、３０ｎｍ以上１５０ｎｍ以下であることを特徴とする窒化物半導体装置。
【請求項４】
請求項１から３のいずれか１つに記載の窒化半導体装置において、
上記第２金属層（２５）は、タングステンで構成されることを特徴とする窒化物半導体装置。
【請求項５】
請求項１から３のいずれか１つに記載の窒化半導体装置において、
上記第２金属層（２５）は、タングステン層とチタン窒化物層とで構成されることを特徴とする窒化物半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物半導体装置に関する。
【背景技術】
【０００２】
従来、窒化物半導体装置としては、特開２００６‐１９６７６４号(特許文献１)に記載されているように、ＧａＮ／ＡｌＧａＮのヘテロ接合を有するものがある。この従来の窒化物半導体装置では、ＧａＮ系からなる化合物半導体層上にショットキー障壁を十分な高さとするＮｉ層やＴｉＸＷ１−ＸＮ層を形成し、このＮｉ層やＴｉＸＷ１−ＸＮ層上に低抵抗金属層を形成することにより、ゲート電極を形成している。【０００３】
また、上記特許文献１では、上記ゲート電極において、ＴｉＸＷ１−ＸＮ層は、ショットキー障壁を形成する材料として有用であると共に、このＴｉＸＷ１−ＸＮ層上に形成する低抵抗金属層の金属がＧａＮ系化合物半導体層に拡散するのを抑える拡散バリアとなるので、ゲート電極へのリーク電流が抑制されることが記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−１９６７６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、上記従来の窒化半導体装置では、ゲート電極へのリーク電流が多少抑制されるものの十分ではなく、アニール条件や膜厚などを工夫しても、ゲート電極へのリーク電流を十分に低減させることができなかったという問題があった。【０００６】
そこで、本発明の課題は、ゲート電極へのリーク電流を十分に低減できる窒化物半導体装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明者らは、ゲート電極へのリーク電流(以下、ゲートリーク電流という)について鋭意検討した結果、ゲート電極をなす金属材料として微細柱状構造を有する金属材料を積層して用いることにより、ゲートリーク電流を大幅に低減し、ゲートリーク電流不良率を大きく改善するという現象を発見した。【０００８】
上記ゲート電極をなす金属材料の微細柱状構造が、ゲートリーク電流に関与することの物理的な明確な理由は不明であったが、窒化半導体積層体に接合すると共に、複数の柱部を含む微細柱状構造を有する第１金属層と、第１金属層上に積層されると共に、複数の柱部を含む微細柱状構造を有する第２金属層とを含み、第２金属層の柱部の太さ方向の平均サイズが、第１金属層の柱部の太さ方向の平均サイズよりも大きくなるようゲート電極を構成した場合に、ゲートリーク電流を大幅に低減することが本発明者らによる実験により判明した。【０００９】
さらに、本発明者は、第１金属層および第２金属層を特定の材料で形成し、かつ、これらの金属層の微細柱状構造の複数の柱部の太さ方向の平均サイズが特定の範囲内にあるときにゲートリーク電流がさらに改善することを実験により初めて見出した。【００１０】
本発明は、このようなゲート電極の微細柱状構造がゲートリーク電流に顕著に関与するという本発明者らの実験による発見に基づいて創出されたものである。【００１１】
すなわち、本発明の窒化物半導体装置は、
基板と、
上記基板上に形成され、ヘテロ界面を有する窒化物半導体積層体と、
上記窒化物半導体積層体上に形成され、電極金属層と
を備え、
上記電極金属層は、
上記窒化半導体積層体に接合すると共に、複数の柱部を含む微細柱状構造を有する第１金属層と、
上記第１金属層上に積層されると共に、複数の柱部を含む微細柱状構造を有する第２金属層と
を含み、
上記第２金属層の上記柱部の太さ方向の平均サイズが、上記第１金属層の上記柱部の太さ方向の平均サイズよりも大きいことを特徴とする。【００１２】
また、一実施形態の窒化半導体装置では、
上記第１金属層の上記微細柱状構造は、タングステン窒化物で構成され、上記第１金属の上記柱部の太さ方向の平均サイズが５ｎｍ以上２５ｎｍ以下である。【００１３】
また、一実施形態の窒化半導体装置では、
上記第２金属層の上記柱部の太さ方向の平均サイズが３０ｎｍ以上１５０ｎｍ以下である。【００１４】
また、一実施形態の窒化半導体装置では、
上記第２金属層は、タングステンで構成される。【００１５】
また、一実施形態の窒化半導体装置では、
上記第２金属層は、タングステン層とチタン窒化物層とで構成される。
【発明の効果】
【００１６】
以上より明らかなように、本発明の窒化半導体装置によれば、窒化半導体積層体に接合すると共に、複数の柱部を含む微細柱状構造を有する第１金属層と、第１金属層上に積層されると共に、複数の柱部を含む微細柱状構造を有する第２金属層とを含み、第２金属層の上記柱部の太さ方向の平均サイズが、上記第１金属層の上記柱部の太さ方向の平均サイズよりも大きい電極金属を備えているので、この電極金属でゲート電極を形成した場合に、ゲートリーク電流を十分に低減することができる。
【図面の簡単な説明】
【００１７】
【図１】図１は、本発明の第１実施形態の窒化物半導体装置の断面図である。
【図２】図２は、上記窒化物半導体装置の製造方法を説明するための工程断面図である。
【図３】図３は、図２に続く工程断面図である。
【図４】図４は、図３に続く工程断面図である。
【図５】図５は、図４に続く工程断面図である。
【図６】図６は、図５に続く工程断面図である。
【図７】図７は、図６に続く工程断面図である。
【図８】図８は、上記窒化物半導体装置のゲート電極の断面構造を示す走査型電子顕微鏡像を示す図である。
【図９】図９は、図８に示す走査型電子顕微鏡像の線分析結果を示す図である。
【図１０】図１０は、比較例である窒化物半導体装置のゲート電極の断面構造を示す走査型電子顕微鏡像を示す図である。
【図１１】図１１は、図１０に示す走査型電子顕微鏡像の線分析結果を示す図である。
【図１２】図１２は、上記窒化物半導体装置の第１金属層の微細柱状構造の柱部の太さ方向の平均サイズとゲートリーク電流不良率との関係を示す図である。
【図１３】図１３は、上記窒化物半導体装置の第２金属層の微細柱状構造の柱部の太さ方向の平均サイズとゲートリーク電流不良率との関係を示す図である。
【図１４】図１４は、本発明の第２実施形態の窒化物半導体装置のゲート電極の断面構造を示す走査型電子顕微鏡像を示す図である。
【図１５】図１５は、上記窒化物半導体装置の第２金属層の微細柱状構造の柱部の太さ方向の平均サイズとゲートリーク電流不良率との関係を示す図である。
【発明を実施するための形態】
【００１８】
以下、本発明を図示の実施形態により詳細に説明する。
【００１９】
（第１実施形態）
図１は、本発明の第１実施形態のＧａＮ系ＨＦＥＴ(Hetero-junction Field Effect Transistor：ヘテロ接合電界効果トランジスタ)の断面図を示している。
【００２０】
上記窒化物半導体装置は、図１に示すように、Ｓｉ基板１０と、このＳｉ基板１０上に形成されたアンドープＡｌＧａＮバッファ層１５と、このアンドープＡｌＧａＮバッファ層１５上に形成された窒化物半導体積層体２０とを備えている。この窒化物半導体積層体２０は、アンドープＧａＮ層１およびアンドープＡｌＧａＮ層２からなる。このアンドープＧａＮ層１とアンドープＡｌＧａＮ層２との界面近傍には、２ＤＥＧ層（２次元電子ガス層）３が発生する。
【００２１】
なお、上記ＧａＮ層１に替えて、ＡｌＧａＮ層２よりもバンドギャップの小さい組成を有するＡｌＧａＮ層としてもよい。また、上記ＡｌＧａＮ層２上にキャップ層として例えばＧａＮからなる約１ｎｍの厚さの層を設けてもよい。また、上記窒化物半導体層２０は、２層の半導体層で形成されているが、これに限らず、３層の窒化物半導体層で形成されていてもよい。
【００２２】
また、上記窒化物半導体装置は、ソース電極１１およびドレイン電極１２を備えている。また、ソース電極１１およびドレイン電極１２は、ＡｌＧａＮ層２上に、互いに間隔をあけて形成されている。また、ソース電極１１，ドレイン電極１２は、ＡｌＧａＮ層２と２ＤＥＧ層３とを貫通してＧａＮ層１まで達する凹部１０６，１０９に形成されている。また、ＡｌＧａＮ層２上、かつ、ソース電極１１とドレイン電極１２との間のソース電極側に、ゲート電極１３を形成している。ソース電極１１およびドレイン電極１２はオーミック電極であり、ゲート電極１３はショットキー電極である。上記ソース電極１１と、ドレイン電極１２と、ゲート電極１３と、活性領域とでＨＦＥＴを構成している。なお、ゲート電極１３は、金属電極層の一例である。
【００２３】
ここで、上記活性領域とは、ゲート電極１３に印加される電圧によって、ソース電極１１とドレイン電極１２との間でキャリアが流れる窒化物半導体積層体２０(ＧａＮ層１,ＡｌＧａＮ層２)の領域である。
【００２４】
そして、上記ＡｌＧａＮ層２を保護するため、このＡｌＧａＮ層２上に、ＳｉＯ２からなる絶縁膜３０を形成している。また、上記絶縁膜３０上に、ソース電極１１、ドレイン電極１２およびゲート電極１３を覆うポリイミドからなる層間絶縁膜４０を形成している。この層間絶縁膜４０には、ソース電極１１、ドレイン電極１２およびゲート電極１３上の領域に、コンタクト部としてのビア４１（図１ではソース電極１１およびゲート電極１３上のビアは図示されていない）をそれぞれ形成している。このビア４１内には、ドレイン電極パッド４２の一部が充填され、ドレイン電極パッド４２に接続されている。
【００２５】
なお、上記絶縁膜３０の材料は、ＳｉＯ２に限らず、ＳｉＮやＡｌ２Ｏ３などであってもよい。特に、絶縁膜３０は、電流コラプス抑制のために半導体層表面にストイキオメトリックを崩したＳｉＮ膜と、表面保護のためのＳｉＯ２膜またはＳｉＮ膜との多層膜構造を有するものにしてもよい。また、層間絶縁膜４０の材料は、ポリイミドに限らず、ｐ−ＣＶＤ(プラズマ化学気相成長)で製造したＳｉＯ２膜やＳＯＧ(Spin On Glass：塗布ガラス)やＢＰＳＧ(ホウ素・リン・シリケート・ガラス)などの絶縁材料であってもよい。
【００２６】
ここで、「電流コラプス」とは、低電圧動作でのトランジスタのオン抵抗と比べて高電圧動作でのトランジスタのオン抵抗が高くなってしまう現象である。
【００２７】
上記構成の窒化物半導体装置において、ゲート電極１３に電圧を印加することにより上記チャネル層を制御して、ソース電極１１とドレイン電極１２とゲート電極１３を有するＨＦＥＴをオンオフさせる。このＨＦＥＴは、ゲート電極１３に負電圧が印加されているときにゲート電極１３下のＧａＮ層１に空乏層が形成されてオフ状態となる一方、ゲート電極１３の電圧がゼロのときにゲート電極１３下のＧａＮ層１に空乏層がなくなってオン状態となるノーマリーオンタイプのトランジスタである。
【００２８】
次に、上記ＧａＮ系ＨＦＥＴの製造方法を図２〜図７に従って説明する。なお、図２〜図７では、図を見やすくするために、Ｓｉ基板１０やＡｌＧａＮバッファ層１５を図示せず、また、ゲート電極１３、ソース電極１１およびドレイン電極１２の大きさや間隔を変えている。
【００２９】
まず、図２に示すように、上記Ｓｉ基板１０上に、ＭＯＣＶＤ(Metal Organic Chemical Vapor Deposition：有機金属気相成長)法を用いて、ＡｌＧａＮバッファ層１５、ＧａＮ層１０１およびＡｌＧａＮ層１０２を順に形成する。ＧａＮ層１０１の厚さは例えば１μｍ、ＡｌＧａＮ層１０２の厚さは例えば３０ｎｍとする。このＧａＮ層１０１とＡｌＧａＮ層１０２とが窒化物半導体積層体１２０を構成している。
【００３０】
そして、上記ＡｌＧａＮ層１０２上に絶縁膜１３０(例えばＳｉＯ２)を例えばプラズマＣＶＤ(Chemical Vapor Deposition：化学的気相成長)法により２００ｎｍの厚さに成膜する。このとき、ＧａＮ層１０１とＡｌＧａＮ層１０２とのヘテロ界面近傍には、２ＤＥＧ層１０３が形成されている。
【００３１】
次に、上記絶縁膜１３０上にフォトレジスト(図示せず)を塗布してパターニングした後、ドライエッチングにより、オーミック電極を形成すべき部分を除去する。これにより、図３に示す用に、絶縁膜１３０の上面からＧａＮ層１０１の上側の一部に達して２ＤＥＧ層１０３よりも深い凹部１０６，１０９を形成する。この凹部１０６，１０９の深さはＡｌＧａＮ層１０２の表面から２ＤＥＧ層１０３までの深さ以上であればよく、例えば５０ｎｍとする。
【００３２】
上記ドライエッチングでは、塩素系のガスを用い、ＲＩＥ(reactive ion etching：リアクティブイオンエッチング)装置の自己バイアス電位Ｖｄｃを１８０Ｖ以上かつ２４０Ｖ以下に設定する。
【００３３】
上記凹部１０６，１０９形成後、順次、Ｏ２プラズマ処理、ＨＣｌ/Ｈ２Ｏ２による洗浄、ＢＨＦ(バッファードフッ酸)もしくは１％のＨＦ(フッ酸)による洗浄を凹部１０６，１０９の表面に対して行なう。そして、ドライエッチングによるエッチングダメージを低減するためにアニールを行う(例えば５００〜８５０℃)。
【００３４】
次に、図４に示すように、絶縁膜３０上および凹部１０６，１０９にスパッタリングによりＴｉ/Ａｌ/ＴｉＮを積層して、オーミック電極となる積層金属膜１０７を形成する。ここで、ＴｉＮ層は、後工程からＴｉ/Ａｌ層を保護するためのキャップ層である。
【００３５】
上記スパッタリングにより積層金属膜１０７を形成する時に、Ｔｉ成膜中に少量(例えば５ｓｃｃｍ)の酸素をチャンバー内に流す。ここで、上記チャンバー内に流す酸素の流量は、Ｔｉの酸化物が生成されない量とする。
【００３６】
なお、上記スパッタリングにおいて、Ｔｉ成膜中に少量の酸素をチャンバー内に流すことに替えて、Ｔｉ成膜前にチャンバー内に例えば５０ｓｃｃｍの酸素を５分間流すようにしてもよい。また、ＴｉとＡｌの両方を同時にスパッタリングしてもいいし、スパッタリングに替えてＴｉ,Ａｌを蒸着するようにしてもよい。
【００３７】
次に、図５に示すように、通常のフォトリソグラフィおよびドライエッチングを用いて、ソース電極１１,ドレイン電極１２のパターンを形成する。
【００３８】
そして、ソース電極１１，ドレイン１２が形成された基板を例えば４００℃以上かつ５００℃以下で１０分以上アニールすることによって、２ＤＥＧ層３とソース電極１１,ドレイン電極１２との間にオーミックコンタクトが得られる。
【００３９】
次に、図６に示すように、フォトリソグラフィにより、フォトレジスト(図示せず)にマスクを形成した後、エッチングにより、ソース電極１１とドレイン電極１２との間に、絶縁膜３０のゲート電極１３を形成すべき領域を除去して凹部１６０を形成する。
【００４０】
そして、上記フォトレジスト上および凹部１６０にスパッタリングによりゲート金属膜を１５０ｎｍから２５０ｎｍまでの範囲の膜厚で形成した後、リフトオフにより絶縁膜３０上に突き出したゲート電極１３を形成する。このゲート電極１３は、複数の柱部Ａを（図８に示す）含む微細柱状構造を有する第１金属層２４と、複数の柱部Ｂ（図８に示す）を含む微細柱状構造を有すると共に第１金属層２４上に積層された第２金属層２５とで構成されている。第１金属層２４とＡｌＧａＮ層２との接合は、ショットキー接合となる。
【００４１】
上記ゲート電極１３では、第１金属層２４としてＷ（タングステン）窒化物、第２金属層２５としてＷを用いている。
【００４２】
上記第１，第２金属層２４，２５の微細柱状構造の柱部Ａ，Ｂは、それぞれ層厚方向と略平行な方向に延びている。また、第１金属層２４の微細柱状構造の柱部Ａは、下端がＡｌＧａＮ層２の上面に接合されている一方、上端が第２金属層２５の仮面に接合されている。また、第２金属層２５の微細柱状構造の柱部Ｂは、下端が第１金属層２４の上面に接合されている。
【００４３】
なお、上記ゲート電極１３は、第１金属層２４とＡｌＧａＮ層２との接合がショットキー接合となるものであればよく、例えば第１金属層２４にＴｉ窒化物を用いてもいいし、第１金属層２４とＡｌＧａＮ層２との間にストイキオメトリックを崩したＳｉＮ膜などの薄膜を形成し、この薄膜を介して第１金属層２４とＡｌＧａＮ層２とを互いに接合してもよい。
【００４４】
次に、上記絶縁膜３０上に層間絶縁膜４０を形成する。そして、この層間絶縁膜４０のゲート電極１３上の領域に、フッ素系ガスを用いたドライエッチングを行う。これにより、図７に示すように、ビア５１が形成された層間絶縁膜４０が得られる。このビア５１内のゲート電極パッド５２の一部がゲート電極１３に接続される。また、ソース電極１１,ドレイン電極１２についても同様に、ドライエッチングにより層間絶縁膜４０のソース電極１１（図１に示す）およびドレイン電極１２（図１に示す）上の領域にビア４１（ソース電極１１上のビアは図示していないが、ドレイン電極１２上のビア４１は図１に示す）を形成し、このビア４１内に電極パッド材料が充填されることにより、図１に示すような窒化半導体装置を形成する。
【００４５】
上記実施形態において、ゲート電極１３の第１金属層２４に用いるＷ窒化物膜および第２金属層２５に用いるＷ膜の成膜条件を以下のように設定して、ゲート電極１３を作製した。図８は、上記製造方法により作製したゲート電極１３の断面構造の一例である。
（Ｗ窒化物膜）
Ａｒ流量：４５−１１０ｓｃｃｍ
Ｎ２流量：１３５−１８０ｓｃｃｍ
チャンバー内圧力：３５−８３ｍＴｏｒｒ
ＤＣ出力：１０００−１６００Ｗ
成膜温度：３００℃
（Ｗ膜）
Ａｒ流量：４５−８０ｓｃｃｍ
チャンバー内圧力：４−１０ｍＴｏｒｒ
ＤＣ出力：１０００−１６００Ｗ
成膜温度：３００℃
【００４６】
上記条件の下で作製したＷ窒化物膜の微細柱状構造の柱部Ａの太さ方向の平均サイズは２３．２ｎｍであった。一方、Ｗ膜の微細柱状構造の柱部Ｂの太さ方向の平均サイズは、３４．４ｎｍであった。このゲート電極１３を用いた上記実施形態のＧａＮ系ＨＦＥＴでは、ドレイン電極１２に０Ｖ、ソース電極１１１に０Ｖ、ゲート電極１３に-２０Ｖを印加したオフ状態におけるゲートリーク電流が０．７ｎＡであった。さらに、２．０ｎＡ以上を不良とした場合の不良率は０．６％であった。
【００４７】
また、比較例として、図１０に示すようなゲート電極１０１３を備えたＧａＮ系ＨＦＥＴを形成した。このゲート電極１０１３では、微細柱状構造の柱部Ｃの太さ方向の平均サイズが２４．０ｎｍであるＷ窒化物膜を第１金属層１０２４として用い、微細柱状構造の柱部Ｄの太さ方向の平均サイズが２２．５ｎｍであるＷ膜を第２金属層１０２５として用いた。このような比較例のＧａＮ系ＨＦＥＴでは、ゲートリーク電流は１．６ｎＡであり、ゲートリーク電流不良率は９３％であった。
【００４８】
ここで、本発明で用いている微細柱状構造の柱部の太さ方向の平均サイズの算出方法について説明する。対象となる窒化物半導体装置の基板をゲート電極の断面が露出するように劈開し、図８，図１０に示すように、走査型電子顕微鏡を用いて劈開した部分を観察する。そして、第１金属層および第２金属層の微細柱状構造の柱部の長さ方向に対して垂直な方向（層厚方向に対して垂直な方向）に走査型電子顕微鏡の電子線を走査すると、図９，図１１に示すような２次電子の線分析像が得られる。この線分析像の強度が電子線を走査した微細柱状構造の表面の凹凸形状に対応していることから、走査範囲内の線分析像の凸部分の半値幅の平均を、対象となる窒化物半導体装置の微細柱状構造の柱部の太さ方向の平均サイズとした。
【００４９】
図１２は、上記ＧａＮ系ＨＦＥＴのゲート電極１３の第１金属層２４の微細柱状構造の柱部Ａの太さ方向の平均サイズとゲートリーク電流不良率との関係を示している。また、図１３は、上記ＧａＮ系ＨＦＥＴのゲート電極１３の第２金属層２５の微細柱状構造の柱部Ｂの太さ方向の平均サイズとゲートリーク電流不良率との関係を示している。
【００５０】
図１２を参照すれば、上記第１金属層２４の微細柱状構造の柱部Ａの太さ方向の平均サイズを２５ｎｍ以下にすると、ゲートリーク電流不良率が５％未満になることが分かる。これは、上記柱部Ａの太さ方向の平均サイズが２５ｎｍを超えると、第１金属層２４の内部応力が大きくなり、ＡｌＧａＮ層２との界面でのリークが増大するからであると考えられる。一方、上記第１金属層２４微細柱状構造の柱部Ａの太さ方向の平均サイズを５ｎｍ未満にすると、もはや微細柱状構造ではなくなり、第２金属層２５との間の内部応力が大きくなる。これにより、第１金属層２４と第２金属層２５との間の密着性が低下し、第２金属層２５が膜はがれを起こしやすくなる。
【００５１】
上記第１金属層２４として用いられるＷ窒化物膜は、その成膜時において、ＤＣ出力を１０００−１６００Ｗの範囲で小さくするほど、また、Ｎ２／Ａｒ流量比を大きくするほど、微細柱状構造の柱部Ａの太さ方向の平均サイズが小さくなる傾向があった。特に、Ｎ２およびＡｒの総流量を少なくすることで、柱部Ａの太さ方向の平均サイズが小さい微細柱状構造の形成に効果があった。チャンバー内圧力が３５−８３ｍＴｏｒｒの圧力範囲では、Ｎ２およびＡｒの総流量を下げ、チャンバー内圧力を低くした方が微細柱状構造太さ方向の平均サイズを小さくするのに効果があった。これは、チャンバー内圧力が下がるとスパッタ粒子の散乱が減少し、柱状構造の成長レートが上がるためだと考えられる。
【００５２】
また、図１３を参照すれば、上記第２金属層２５の微細柱状構造の柱部Ｂの太さ方向の平均サイズを３０ｎｍ以上にすると、ゲートリーク電流不良率が１％未満になることが分かる。これは、第２金属層２５の微細柱状構造の柱部Ｂの太さ方向の平均サイズを３０ｎｍ未満にすると、第２金属層２５の微細柱状構造の柱部Ｂの太さ方向の平均サイズが、下地となる第１金属層２４の微細柱状構造の柱部Ａの太さ方向の平均サイズと近くなり、構造の連続性（粒界の連続性）が強まって、ビア５１を形成する際のドライエッチング工程時に、プラズマがビア５１底のコンタクト部５０（図７に示す）からゲート電極１３を抜け絶縁膜３０に達し、この絶縁膜３０がプラズマ中の活性種によりダメージを受けるため、ゲートリーク電流が増加し、ゲートリーク電流不良率が増加するからだと考えられる。一方、第２金属層２５の微細柱状構造の太さ方向の平均サイズを３０ｎｍ以上にすると、第１金属層２４の微細柱状構造との構造の連続性が低下し、上記ドライエッチング時におけるコンタクト部５０からの絶縁膜３０へダメージの拡散を抑制するため、ゲートリーク電流を低減し、ゲートリーク電流不良率を低減することができると考えられる。
【００５３】
ところで、上記第２金属層２５の微細柱状構造の柱部Ｂの太さ方向の平均サイズが１５０ｎｍを超えると、もはや微細柱状構造ではなくなり、第１金属層２４と第２金属層２５との構造の連続性をさらに低下させることができるが、第２金属層２５の内部応力が大きくなる。このため、第１金属層２４との密着性が低下し、第２金属層２５が膜はがれを起こす恐れがある。したがって、第２金属層２５は、微細柱状構造を有していなければならず、その太さ方向の平均サイズは１５０ｎｍ未満であるのが好ましい。
【００５４】
上記第２金属層２５として用いられるＷ膜は、その成膜時において、ＤＣ出力を１０００−１６００Ｗの範囲で大きくするほど、微細柱状構造の柱部Ａの太さ方向の平均サイズが大きくなる傾向があった。しかし、Ａｒ流量：４０−８０ｓｃｃｍの範囲では、Ａｒ流量を小さくしてチャンバー内圧力を低くする方が、第１金属層２４との密着性の高い微細柱状構造の形成に効果があった。これは、Ａｒ流量を下げ、チャンバー内圧力を下げることで、スパッタ粒子の散乱が減少し、柱状構造の縦方向の成長レートが上がるためだと考えられる。
【００５５】
このように、上記第２金属層２５の微細柱状構造の柱部Ｂの太さ方向の平均サイズを、第１金属層２４の微細柱状構造の柱部Ａの太さ方向の平均サイズよりも大きくすることによって、ゲートリーク電流を大幅に低減できるので、ゲートリーク電流不良率を著しく改善できることが分かった。特に、第１金属層２４の微細柱状構造の柱部Ａの太さ方向の平均サイズを２５ｎｍ以下に、第２金属層２５の微細柱状構造の柱部Ｂの太さ方向の平均サイズを３０ｎｍ以上にすることによって、ゲートリーク電流不良率をさらに改善することができた。
【００５６】
（第２実施形態）
次に、本発明の第２実施形態のＧａＮ系ＨＦＥＴについて説明する。この第２実施形態のＧａＮ系ＨＦＥＴは、基本的に、図１に示す第１実施形態のＧａＮ系ＨＦＥＴと同様の構成であり、第１実施形態のＧａＮ系ＨＦＥＴの製造方法と同様の工程を有する。そのため、図１〜図７の説明を援用して、構成および製造方法の説明については省略する。また、以下では、上記第１実施形態のＧａＮ系ＨＦＥＴの厚生部と同一構成部には、上記第１実施形態の構成部の参照番号と同一の参照番号付して説明する。
【００５７】
上記第２実施形態のＧａＮ系ＨＦＥＴは、第２金属層２５の替わりに、Ｗ膜およびＴｉ膜の２層で構成された第２金属層２２５（図１４に示す）を備えている点だけが異なっている。この第２実施形態では、第１金属層２４に用いるＷ窒化物膜と、第２金属層２２５に用いるＷ膜およびＴｉ膜との成膜条件を以下のように設定した。
（Ｗ窒化物膜）
Ａｒ流量：４５−１１０ｓｃｃｍ
Ｎ２流量：１３５−１８０ｓｃｃｍ
チャンバー内圧力：３５−８３ｍＴｏｒｒ
ＤＣ出力：１０００−１６００Ｗ
成膜温度：３００℃
（Ｗ膜）
Ａｒ流量：４０−８０ｓｃｃｍ
チャンバー内圧力：４−１０ｍＴｏｒｒ
ＤＣ出力：１０００−１６００Ｗ
成膜温度：３００℃
（Ｔｉ膜）
Ａｒ流量：２５−３０ｓｃｃｍ
Ｎ２流量：１００−１２０ｓｃｃｍ
チャンバー内圧力：４−１０ｍＴｏｒｒ
ＤＣ出力：４０００−５０００Ｗ
成膜温度：５０℃
【００５８】
図１４は、作製したゲート電極２１３の断面構造の一例である。上記Ｗ窒化物膜の微細柱状構造の柱部Ａ、Ｗ膜の微細柱状構造の柱部Ｆ、Ｔｉ窒化物の微細柱状構造の柱部Ｇの太さ方向の平均サイズが、２３．２ｎｍ、３６．８ｎｍ、３３．７ｎｍであった。
【００５９】
ここで、第２金属層を２層で形成した場合の微細柱状構造の柱部の太さ方向の平均サイズの計算方法について説明する。まず、対象となる窒化物半導体装置の基板１０をゲート電極２１３の断面が露出するように劈開し、図１４に示すように、走査型電子顕微鏡を用いて劈開した部分を観察する。そして、第１金属層２４の微細柱状構造の柱部Ａおよび第２金属層２２５の微細柱状構造の柱部Ｆ，Ｇの長さ方向に対して垂直な方向（層厚方向に対して垂直な方向）に走査型電子顕微鏡の電子線を走査する。すると、第１金属層２４および第２金属層２２５の２層について、図９，図１１に示すような２次電子の線分析像がそれぞれ得られる。この線分析像の強度が電子線を走査した微細柱状構造の表面の凹凸形状に対応していることから、走査範囲内の線分析像の凸部分の半値幅の平均を、対象となる窒化物半導体装置の微細柱状構造の柱部の太さ方向の平均サイズとした。
【００６０】
図１５は、上記ＧａＮ系ＨＦＥＴの第２金属層１２５の微細柱状構造の柱部ＦＧの太さ方向の平均サイズとゲートリーク電流不良率との関係を示す図である。
【００６１】
図１５を参照すれば、第２金属層２２５の微細柱状構造の柱部Ｆ，Ｇの太さ方向の平均サイズを共に３０ｎｍ以上にすると、ゲートリーク電流不良率が０％になることが分かる。これは、第２金属層２２５の微細柱状構造をＷ膜とＴｉ窒化物の２層構成にすることで、第１金属層２４の微細柱状構造との構造の連続性がさらに低下し、ビア５１を形成する際のドライエッチング時に、プラズマによる絶縁膜１３０のダメージを抑制できたためと考えられる。
【００６２】
このように、第２金属層２２５をＷ膜およびＴｉ膜を含むよう構成することで、Ｗ膜のみを含む第２金属層２５を用いる場合と比較して、ゲートリーク電流不良率をさらに改善することがわかった。
【００６３】
なお、本実施形態において、「第２金属層２２５の微細柱状構造の柱部Ｆ，Ｇの太さ方向の平均サイズを、第１金属層２４の微細柱状構造の柱部Ａの太さ方向の平均サイズよりも大きくする」とは、第２金属層２２５の２層の微細柱状構造の柱部Ｆ，Ｇの太さ方向のそれぞれの平均サイズを、第１金属層の柱部Ａの太さ方向の平均サイズよりも大きくする（つまり、Ａ＜Ｆ、かつ、Ａ＜Ｇ）ことを意味する。
【００６４】
上記第１，第２実施形態では、ＧａＮ系ＨＦＥＴがＳｉ基板を備えていたが、Ｓｉ基板に限らず、サファイヤ基板またはＳｉＣ基板を備えていてもよい。この場合、サファイヤ基板またはＳｉＣ基板上に窒化物半導体層を成長させてもよい。
【００６５】
本発明の一実施形態では、ＧａＮ基板にＡｌＧａＮ層を成長させる等のように、窒化物半導体からなる基板上に窒化物半導体層を成長させてもよい。この場合、基板と窒化物半導体層との間にバッファ層を形成してもよいし、窒化物半導体積層体の第１の窒化物半導体層と第２の窒化物半導体層との間にヘテロ改善層を形成してもよい。
【００６６】
また、上記第１，第２実施形態では、ＧａＮ系ＨＦＥＴがリセス構造を備えているが、これに限らず、ＧａＮ系ＨＦＥＴがリセス構造を備えず、ＡｌＧａＮ層上にソース電極およびドレイン電極を形成するようにしてもよい。
【００６７】
また、上記第１，第２実施形態では、窒化物半導体装置として２ＤＥＧ層を形成するよう構成されたＧａＮ系ＨＦＥＴを用いているが、これに限らず、窒化物半導体装置として他の構成を備える電界効果トランジスタを用いてもよい。
【００６８】
また、上記第１，第２実施形態では、窒化物半導体装置としてノーマリーオンタイプのＧａＮ系ＨＦＥＴを用いているが、これに限らず、窒化物半導体装置としてノーマリーオフタイプのＧａＮ系ＨＦＥＴを用いてもよい。
【００６９】
また、上記第１，第２実施形態では、電極金属層としてショットキー接合するゲート電極を用いているが、これに限らず、電極金属層として電極絶縁ゲート構造の電界効果トランジスタを用いてもよい。
【００７０】
本発明の窒化物半導体装置の窒化物半導体は、ＡｌxＩnyＧａ１−x−yＮ(ｘ≧０、ｙ≧０、０≦ｘ＋ｙ≦１)で表されるものであればよい。
【００７１】
本発明の具体的な実施の形態について説明したが、本発明は上記第１，第２実施形態に限定されるものではなく、本発明の範囲内で種々変更して実施することができる。また、上記第１,第２実施形態の記載を適宜組み合わせたものを本発明の一実施形態としてもよい。また、本発明の窒化物半導体装置は、２ＤＥＧを利用するＨＦＥＴに限らず、ＭＩＳ(Metal Insulator Semiconductor)ＦＥＴ、ＭＯＳ(Metal Oxide Semiconductor)ＦＥＴ、ＭＥＳ(Metal Semiconductor)ＦＥＴ等の他の構成の電界効果トランジスタであっても同様の効果が得られる。
【００７２】
すなわち、本発明および実施形態を纏めると次のようになる。
【００７３】
本発明の窒化物半導体装置は、
基板１０と、
上記基板１０上に形成され、ヘテロ界面を有する窒化物半導体積層体２０と、
上記窒化物半導体積層体２０上に形成され、電極金属層と
を備え、
上記電極金属層は、
上記窒化半導体積層体２０に接合すると共に、複数の柱部Ａを含む微細柱状構造を有する第１金属層２４と、
上記第１金属層２４上に積層されると共に、複数の柱部Ｂを含む微細柱状構造を有する第２金属層２５と
を含み、
上記第２金属層２５の上記柱部Ｂの太さ方向の平均サイズが、上記第１金属層２４の上記柱部Ａの太さ方向の平均サイズよりも大きいことを特徴とする。
【００７４】
上記構成によれば、上記金属層でゲート電極１３を形成した場合、電極金属層が、複数の柱部Ａを含む微細柱状構造を有し窒化半導体積層体２０に接合する第１金属層２４と、複数の柱部Ｂを含む微細柱状構造を有し第１金属層２４上に積層された第２金属層２５とを含み、第２金属層２５の上記柱部Ｂの太さ方向の平均サイズが、第１金属層２４の上記柱部Ａの太さ方向の平均サイズよりも大きいので、ゲートリーク電流を低減することができる。
【００７５】
また、一実施形態の窒化半導体装置では、
上記第１金属層２４の上記微細柱状構造は、タングステン窒化物で構成され、上記第１金属層２４の上記柱部Ａの太さ方向の平均サイズが５ｎｍ以上２５ｎｍ以下である。
【００７６】
上記実施形態によれば、上記電極金属層でゲート電極１３を形成した場合、第１金属層２４の微細柱状構造の柱部Ａの太さ方向の平均サイズを２５ｎｍ以下にすることによって、ゲートリーク電流を低減することができる。
【００７７】
また、上記第１金属層２４の微細柱状構造の柱部Ａの太さ方向の平均サイズを５ｎｍ以上にすることによって、第１金属層２４と第２金属層２５との間の膜はがれを抑制することができる。
【００７８】
また、一実施形態の窒化半導体装置では、
上記第２金属層２５の上記柱部Ｂの太さ方向の平均サイズが３０ｎｍ以上１５０ｎｍ以下である。
【００７９】
上記実施形態によれば、上記電極金属層でゲート電極１３を形成した場合、第２金属層２５の微細柱状構造の柱部Ｂの太さ方向の平均サイズを３０ｎｍ以上にすることによって、ゲートリーク電流を低減することができる。
【００８０】
また、上記第２金属層２５の微細柱状構造の柱部Ｂの太さ方向の平均サイズを１５０ｎｍ以下にすることによって、第１金属層２４と第２金属層２５との間の膜はがれを抑制することができる。
【００８１】
また、一実施形態の窒化半導体装置では、
上記第２金属層２５は、タングステンで構成される。
【００８２】
上記実施形態によれば、第２金属層２５はタングステンで構成されるので、第１金属層２４がタングステン窒化物の場合に、第２金属層２５の微細柱状構造の柱部Ｂの太さ方向の平均サイズが、第１金属層２４の微細柱状構造の柱部Ａの太さ方向の平均サイズと異なっていても、第１金属層２４と第２金属層２５との間で高い密着性が得られ、膜はがれを防止しつつゲートリーク不良の発生による歩留まり低下を抑制することができる。
【００８３】
また、一実施形態の窒化半導体装置では、
上記第２金属層２２５は、タングステン層とチタン窒化物層とで構成される。
【００８４】
上記実施形態によれば、上記電極金属層でゲート電極１３を形成した場合、第２金属層２２５をタングステン層とチタン窒化物層とを含むようにすることによって、第２金属層２２５がタングステン層のみで構成される場合に比べて、大幅にゲートリーク電流を低減することができる。
【符号の説明】
【００８５】
１,１０１  ＧａＮ層
２,１０２  ＡｌＧａＮ層
３,１０３  ２ＤＥＧ層
１０  Ｓｉ基板
１１  ソース電極
１２  ドレイン電極
１３，２１３  ゲート電極
１５  ＡｌＧａＮバッファ層
２０,１２０  窒化物半導体積層体
２４  第１の金属層
２５，２２５  第２の金属層
３０,１３０  絶縁膜
４０,１４０  層間絶縁膜
４１,５１  ビア
４２  ドレイン電極パッド
５０  コンタクト部
５２  ゲート電極パッド
１０６,１０９,１６０  凹部
Ａ，Ｂ  柱部
【図１】
2014167876.tif 000003
【図２】
2014167876.tif 000004
【図３】
2014167876.tif 000005
【図４】
2014167876.tif 000006
【図５】
2014167876.tif 000007
【図６】
2014167876.tif 000008
【図７】
2014167876.tif 000009
【図８】
2014167876.tif 000010
【図９】
2014167876.tif 000011
【図１０】
2014167876.tif 000012
【図１１】
2014167876.tif 000013
【図１２】
2014167876.tif 000014
【図１３】
2014167876.tif 000015
【図１４】
2014167876.tif 000016
【図１５】
2014167876.tif 000017
【手続補正書】
【提出日】平成27年6月30日(2015.6.30)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板（１０）と、
上記基板（１０）上に形成され、ヘテロ界面を有する窒化物半導体積層体（１，２）と、
上記窒化物半導体積層体（１，２）上に形成された電極金属層（１３）と
を備え、
上記電極金属層（１３）は、
上記窒化半導体積層体（１，２）に接合すると共に、複数の柱部（Ａ）を含む微細柱状構造を有する第１金属層（２４）と、
上記第１金属層（２４）上に積層されると共に、複数の柱部（Ｂ）を含む微細柱状構造を有する第２金属層（２５）と
を含み、
上記第２金属層（２５）の上記柱部（Ｂ）の太さ方向の平均サイズが、上記第１金属層（２４）の上記柱部（Ａ）の太さ方向の平均サイズよりも大きく、
上記第１金属層（２４）の上記微細柱状構造は、タングステン窒化物で構成され、上記第１金属層（２４）の上記柱部（Ａ）の太さ方向の平均サイズが、５ｎｍ以上２５ｎｍ以下であることを特徴とする窒化物半導体装置。
【請求項２】
基板（１０）と、
上記基板（１０）上に形成され、ヘテロ界面を有する窒化物半導体積層体（１，２）と、
上記窒化物半導体積層体（１，２）上に形成された電極金属層（１３）と
を備え、
上記電極金属層（１３）は、
上記窒化半導体積層体（１，２）に接合すると共に、複数の柱部（Ａ）を含む微細柱状構造を有する第１金属層（２４）と、
上記第１金属層（２４）上に積層されると共に、複数の柱部（Ｂ）を含む微細柱状構造を有する第２金属層（２５）と
を含み、
上記第２金属層（２５）の上記柱部（Ｂ）の太さ方向の平均サイズが、上記第１金属層（２４）の上記柱部（Ａ）の太さ方向の平均サイズよりも大きく、
上記第２金属層（２５）が、タングステンで構成されていることを特徴とする窒化物半導体装置。
【請求項３】
基板（１０）と、
上記基板（１０）上に形成され、ヘテロ界面を有する窒化物半導体積層体（１，２）と、
上記窒化物半導体積層体（１，２）上に形成された電極金属層（１３）と
を備え、
上記電極金属層（１３）は、
上記窒化半導体積層体（１，２）に接合すると共に、複数の柱部（Ａ）を含む微細柱状構造を有する第１金属層（２４）と、
上記第１金属層（２４）上に積層されると共に、複数の柱部（Ｂ）を含む微細柱状構造を有する第２金属層（２５）と
を含み、
上記第２金属層（２５）の上記柱部（Ｂ）の太さ方向の平均サイズが、上記第１金属層（２４）の上記柱部（Ａ）の太さ方向の平均サイズよりも大きく、
上記第２金属層（２５）が、タングステン層とチタン窒化物層とで構成されていることを特徴とする窒化物半導体装置。
【請求項４】
基板（１０）と、
上記基板（１０）上に形成され、ヘテロ界面を有する窒化物半導体積層体（１，２）と、
上記窒化物半導体積層体（１，２）上に形成された電極金属層（１３）と
を備え、
上記電極金属層（１３）は、
上記窒化半導体積層体（１，２）に接合すると共に、複数の柱部（Ａ）を含む微細柱状構造を有する第１金属層（２４）と、
上記第１金属層（２４）上に積層されると共に、複数の柱部（Ｂ）を含む微細柱状構造を有する第２金属層（２５）と
を含み、
上記第２金属層（２５）の上記柱部（Ｂ）の太さ方向の平均サイズが、上記第１金属層（２４）の上記柱部（Ａ）の太さ方向の平均サイズよりも大きく、
上記第１金属層（２４）の上記微細柱状構造は、タングステン窒化物で構成され、上記第１金属層（２４）の上記柱部（Ａ）の太さ方向の平均サイズが、５ｎｍ以上２５ｎｍ以下であり、
上記第２金属層（２５）の上記柱部（Ｂ）の太さ方向の平均サイズが、３０ｎｍ以上１５０ｎｍ以下であることを特徴とする窒化物半導体装置。
【請求項５】
基板（１０）と、
上記基板（１０）上に形成され、ヘテロ界面を有する窒化物半導体積層体（１，２）と、
上記窒化物半導体積層体（１，２）上に形成された電極金属層（１３）と
を備え、
上記電極金属層（１３）は、
上記窒化半導体積層体（１，２）に接合すると共に、複数の柱部（Ａ）を含む微細柱状構造を有する第１金属層（２４）と、
上記第１金属層（２４）上に積層されると共に、複数の柱部（Ｂ）を含む微細柱状構造を有する第２金属層（２５）と
を含み、
上記第２金属層（２５）の上記柱部（Ｂ）の太さ方向の平均サイズが、上記第１金属層（２４）の上記柱部（Ａ）の太さ方向の平均サイズよりも大きく、
上記第１金属層（２４）の上記微細柱状構造は、タングステン窒化物で構成され、上記第１金属層（２４）の上記柱部（Ａ）の太さ方向の平均サイズが、５ｎｍ以上２５ｎｍ以下であり、
上記第２金属層（２５）が、タングステンで構成されていることを特徴とする窒化物半導体装置。
【請求項６】
請求項１または４に記載の窒化物半導体装置において、
上記第２金属層（２５）が、タングステン層とチタン窒化物層とで構成されていることを特徴とする窒化物半導体装置。
【国際調査報告】
2014167876.tif 000018
2014167876.tif 000019
2014167876.tif 000020
2014167876.tif 000021