(57)【要約】  直流電源回路は、交流電源と、交流電源から直流電圧を生成する整流回路と、入力端子が整流回路に接続され、制御端子に入力される入力値に従って出力電圧を出力する充電スイッチと、出力端子に接続されたコンデンサおよび制御回路と、出力電圧が第１の基準電圧値以下でスイッチオン信号を、第１の基準電圧値より高い第２の基準電圧値以上でスイッチオフ信号を生成する充電スイッチ制御回路とを含み、整流回路と充電スイッチ制御回路の少なくとも一方を含む充電期間設定回路が、コンデンサに充電電流の流れる充電期間と流れない非充電期間とを設定し、充電スイッチは、充電期間にスイッチオン信号が生成された場合、直流電圧が出力電圧以上で充電電流が流れ、非充電期間にスイッチオン信号が生成された場合、直流電圧が出力電圧以上でも充電電流が流れない。
2014188711.tif 000002
【特許請求の範囲】
【請求項１】
交流電源と、
前記交流電源の交流信号を整流し直流電圧を生成する整流回路と、
第１の入力端子が前記整流回路に接続され、第１の制御端子に入力される第１の入力値に従って第１の出力端子に第１の出力電圧を出力する第１の充電スイッチと、
前記第１の出力端子に接続された第１のコンデンサおよび第１の制御回路と、
前記第１の制御端子に接続された第１の充電スイッチ制御回路とを備え、
前記第１の充電スイッチ制御回路は、
前記第１の出力電圧が、第１の基準電圧値以下の時に、前記第１の充電スイッチをオンするスイッチオン信号を生成し、前記第１の出力電圧が、前記第１の基準電圧値より高い第２の基準電圧値以上の時に、前記第１の充電スイッチをオフするスイッチオフ信号を生成し、
前記整流回路と前記第１の充電スイッチ制御回路の少なくとも一方を含む充電期間設定回路が、前記交流信号に同期し、前記第1の充電スイッチを経由して前記第1のコンデンサに充電電流の流れる充電期間と、該充電電流の流れない非充電期間とを設定し、
前記第１の充電スイッチは、
前記充電期間に前記スイッチオン信号が生成された場合は、前記直流電圧が前記第1の出力電圧以上になると前記充電電流が流れ、前記非充電期間に前記スイッチオン信号が生成された場合は、前記直流電圧が前記第1の出力電圧以上になっても前記充電電流が流れず、後続の前記充電期間に入り、かつ、前記直流電圧が前記第1の出力電圧以上になると前記充電電流が流れることを特徴とする、直流電源回路。
【請求項２】
前記充電期間設定回路は、
半波整流回路で構成された前記整流回路を備え、
前記交流信号の正値の期間と負値の期間の一方が前記充電期間に設定され、他方が前記非充電期間に設定されることを特徴とする、請求項１に記載の直流電源回路。
【請求項３】
前記充電期間設定回路は、
全波整流回路で構成された前記整流回路と、
前記交流電源に接続され、前記交流信号が正値の期間、あるいは、負値の期間のいずれかの期間に活性化し、前記スイッチオン信号が生成されないように制御する充電禁止信号を生成する充電禁止信号生成回路とを備え、
前記充電禁止信号が活性状態の時に前記非充電期間に設定され、
前記充電禁止信号が非活性状態の時に前記充電期間に設定されることを特徴とする、請求項１に記載の直流電源回路。
【請求項４】
前記充電禁止信号が前記交流信号を半波整流して得られる信号から生成されることを特徴とする、請求項３に記載の直流電源回路。
【請求項５】
前記充電期間設定回路は、
半波整流回路または全波整流回路で構成された前記整流回路と、
前記第１の充電スイッチ制御回路と、
前記交流電源に接続され、前記直流電圧が前記交流信号の電圧の絶対値の平均値以下の所定の電圧値以下になった時に前記交流電源の周期よりも短い所定の期間活性化するヒステリシス制御信号を生成するヒステリシス制御信号生成回路とを備え、
前記ヒステリシス制御信号が活性状態の時が前記充電期間に設定され、前記第１の基準電圧値が前記第２の基準電圧値以下である第３の基準電圧値に切り替わり、
前記ヒステリシス制御信号が非活性状態の時が前記非充電期間に設定され前記第１の出力電圧が前記第１の基準電圧値以下にならないことを特徴とする、請求項１に記載の直流電源回路。
【請求項６】
前記ヒステリシス制御信号が前記交流信号を半波整流して得られる信号から生成されることを特徴とする、請求項５に記載の直流電源回路。
【請求項７】
前記第１の制御回路は、
モード切り替え信号に基づいて切り替わる標準電力モードと低電力モードの動作モードを有し、
前記モード切り替え信号が前記低電力モードに該当する期間は、前記第１の基準電圧値が前記第２の基準電圧値以下である第４の基準電圧値に切り替わることを特徴とする、請求項１から６のいずれかに記載の直流電源回路。
【請求項８】
第２の入力端子が整流回路に接続され、第２の制御端子に入力される第２の入力値に従って、第２の出力端子に第２の出力電圧を出力する第２の充電スイッチと、
前記第２の出力端子に接続された第２のコンデンサおよび第２の制御回路と、
前記第２の制御端子に接続された第２の充電スイッチ制御回路とをさらに備え、
前記第２の制御回路は、
モード切り替え信号に基づいて切り替わる標準電力モードと低電力モードの動作モードを有し、
前記モード切り替え信号が前記低電力モードに該当する期間は、前記第２の充電スイッチがオンさせないように制御されることを特徴とする、請求項１から６のいずれかに記載の直流電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、直流電源回路に関する。
【背景技術】
【０００２】
家電製品や事務機器等の電子機器には、電力変換効率の向上等の目的から、スイッチング電源装置が広く用いられている。それらスイッチング電源装置は、半導体（トランジスタなどのスイッチング素子）によるスイッチング動作を利用して出力電圧を制御する半導体装置を有する。【０００３】
近年、これらの電子機器の動作待機（スタンバイ）時における消費電力削減が注目されており、それを実現するスイッチング電源装置が強く要求されている。スタンバイ時における消費電力削減には、スイッチング電源装置の制御回路へ供給される電力の削減が有効である。【０００４】
スイッチング電源装置の制御回路への電力供給には、商用電源の交流電圧から直流電圧を得るシリーズレギュレータ方式の直流電源回路が用いられる場合が多い。しかしながら、制御回路に必要なＤＣ５Ｖ〜２４Ｖなどの直流電圧に対して、商用電源はＡＣ１００Ｖ〜２４０Ｖといった非常に高い交流電圧であり、直流電源回路の電力損失が大きくなってしまう。【０００５】
直流電源回路の電力損失を削減する方法として、商用電源の交流電圧をトランスによって降圧してから全波整流し、直流電圧へ変換する方法が提案されている（例えば特許文献１参照）。また、他の方法として、商用電源の交流電圧を整流した整流電圧が第１の電圧以下になったことを検出し、０Ｖから反転して第１の電圧を超えて第２の電圧以上に上昇するまでの期間に制御回路の電源端子に接続されているコンデンサに充電する方法が提案されている（例えば特許文献２参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開昭６１−２０６０１６号公報
【特許文献２】特開２０１１−２４４６０２号公報
【発明の概要】
【０００７】
しかしながら、特許文献１に開示されるような従来の直流電源回路では、商用電源の交流電圧を降圧するトランスを使用しているため、スイッチング電源装置の大型化やコストの増加を招いてしまう。
【０００８】
また、特許文献２の図２に開示されるような直流電源回路では、制御回路への電力供給をオフしている期間にも、整流電圧を監視するための消費電力が発生してしまう。この消費電力は、制御回路全体の回路消費電流が小さくなるほど無視できない。さらに、電力供給の期間を限定しているため、制御回路の消費電流増加などによって電源端子電圧が異常低下する場合にはコンデンサへの充電が即座に行われない。そのため、電源端子電圧が動作停止電圧よりも低下し、誤動作が起きてしまう可能性がある。一方、このような電源端子電圧の異常低下を考慮して直流電源回路を設計する場合には、第２の電圧を十分高く設定する、または、コンデンサの容量値を大きく設定する必要がある。しかしながら、電源端子の最大定格電圧による制限、または、コンデンサの大型化やコストの増加を招いてしまう。
【０００９】
本開示は、上記の問題を解決し、スイッチング電源装置などの制御回路へ供給される電力を削減できる直流電源回路を提供することを目的とする。
【００１０】
上記の課題を解決するために、本開示の直流電源回路は、交流電源と、交流電源の交流信号を整流し直流電圧を生成する整流回路と、第１の入力端子が前記整流回路に接続され、第１の制御端子に入力される第１の入力値に従って第１の出力端子に第１の出力電圧を出力する第１の充電スイッチと、第１の出力端子に接続された第１のコンデンサおよび第１の制御回路と、第１の制御端子に接続された第１の充電スイッチ制御回路とを備え、第１の充電スイッチ制御回路は、第１の出力電圧が、第１の基準電圧値以下の時に、第１の充電スイッチをオンするスイッチオン信号を生成し、第１の出力電圧が、第１の基準電圧値より高い第２の基準電圧値以上の時に、第１の充電スイッチをオフするスイッチオフ信号を生成し、整流回路と第１の充電スイッチ制御回路の少なくとも一方を含む充電期間設定回路が、交流信号に同期し、第1の充電スイッチを経由して第1のコンデンサへ充電電流を流すことが可能な充電期間と、該充電電流を流さない非充電期間とを設定し、第１の充電スイッチは、充電期間にスイッチオン信号が生成された場合は、直流電圧が第1の出力電圧以上になると充電電流が流れ、非充電期間に前記スイッチオン信号が生成された場合は、直流電圧が前記第1の出力電圧以上になっても充電電流が流れず、後続の充電期間に入り、かつ、直流電圧が第1の出力電圧以上になると充電電流が流れることを特徴とする。
【００１１】
本開示に係る直流電源回路によれば、スイッチング電源装置などの制御回路へ供給される電力を容易に削減できる。
【００１２】
また、充電期間設定回路は、半波整流回路で構成された整流回路を備え、交流信号の正値の期間と負値の期間の一方が充電期間に設定され、他方が非充電期間に設定されることを特徴としても良い。
【００１３】
本開示に係る直流電源回路によれば、直流電圧を監視することなく、スイッチング電源装置などの制御回路へ供給される電力を容易に削減できる。
【００１４】
また、充電期間設定回路は、全波整流回路で構成された整流回路と、交流電源に接続され、交流信号が正値の期間、あるいは、負値の期間のいずれかの期間に活性化し、スイッチオン信号が生成されないように制御する充電禁止信号を生成する充電禁止信号生成回路とを備え、充電禁止信号が活性状態の時が非充電期間に設定され、充電禁止信号が非活性状態の時が充電期間に設定されることを特徴としても良い。
【００１５】
本開示に係る直流電源回路によれば、直流電圧が全波整流電圧であっても、スイッチング電源装置などの制御回路へ供給される電力を容易に削減できる。
【００１６】
また、充電禁止信号が交流信号を半波整流して得られる信号から生成されることを特徴としても良い。
【００１７】
本開示に係る直流電源回路によれば、充電禁止信号を全波整流電圧から生成する場合に比べて、さらに、電力損失を削減することができる。
【００１８】
また、充電期間設定回路は、半波整流回路または全波整流回路で構成された整流回路と、第１の充電スイッチ制御回路と、交流電源に接続され、直流電圧が交流信号の電圧の絶対値の平均値以下の所定の電圧値以下になった時に交流電源の周期よりも短い所定の期間活性化するヒステリシス制御信号を生成するヒステリシス制御信号生成回路とを備え、ヒステリシス制御信号が活性状態の時が充電期間に設定され、第１の基準電圧値が第２の基準電圧値以下である第３の基準電圧値に切り替わり、ヒステリシス制御信号が非活性状態の時が非充電期間に設定され第１の出力電圧が第１の基準電圧値以下にならないことを特徴としても良い。
【００１９】
本開示に係る直流電源回路によれば、第１のコンデンサの容量値設定範囲が広くできる。
【００２０】
また、ヒステリシス制御信号が交流信号を半波整流して得られる信号から生成されることを特徴としても良い。
【００２１】
本開示に係る直流電源回路によれば、ヒステリシス制御信号生成回路を全波整流電圧から生成する場合に比べて、さらに、電力損失を削減することができる。
【００２２】
また、第１の制御回路は、モード切り替え信号に基づいて切り替わる標準電力モードと低電力モードの動作モードを有し、モード切り替え信号が低電力モードに該当する期間は、第１の基準電圧値が第２の基準電圧値以下である第４の基準電圧値に切り替わることを特徴としても良い。
【００２３】
本開示に係る直流電源回路によれば、モード切り替えによる回路電流の変化にも対応できるため、様々な仕様の制御回路などに容易に適用できる。
【００２４】
また、第２の入力端子が整流回路に接続され、第２の制御端子に入力される第２の入力値に従って、第２の出力端子に第２の出力電圧を出力する第２の充電スイッチと、第２の出力端子に接続された第２のコンデンサおよび第２の制御回路と、第２の制御端子に接続された第２の充電スイッチ制御回路とをさらに備え、第２の制御回路は、モード切り替え信号に基づいて切り替わる標準電力モードと低電力モードの動作モードを有し、前記モード切り替え信号が低電力モードに該当する期間は、第２の充電スイッチがオンさせないように制御されることを特徴としても良い。
【００２５】
本開示に係る直流電源回路によれば、２つの電源電圧端子を有する場合のモード切り替えによる回路電流の変化にも対応できるため、様々な仕様の制御回路などに容易に適用できる。
【００２６】
また、コストの増加や異常時の誤動作を招くことなく、スイッチング電源装置などの制御回路へ供給される電力を容易に削減できる。
【図面の簡単な説明】
【００２７】
【図１】図１は、実施の形態１に係る直流電源回路の概要を示すブロック図である。
【図２】図２は、実施の形態１に係る直流電源回路を組み込んだスイッチング電源装置の一構成を示す回路図である。
【図３】図３は、実施の形態１に係る充電回路の一構成を示す回路図である。
【図４】図４は、実施の形態１にかかる直流電源回路において、充電間隔が交流電圧周期よりも短い場合の動作を説明するタイミングチャートである。
【図５】図５は、実施の形態１に係る直流電源回路において、充電間隔が交流電圧周期と同じになる場合の動作を説明するタイミングチャートである。
【図６】図６は、実施の形態１に係る直流電源回路において、充電間隔が交流電圧周期の２倍となる場合の動作を説明するタイミングチャートである。
【図７】図７は、実施の形態１に係る直流電源回路を組み込んだスイッチング電源装置の変形例を示す回路図である。
【図８】図８は、実施の形態２に係る直流電源回路を組み込んだスイッチング電源装置の一構成を示す回路図である。
【図９】図９は、実施の形態２に係る充電回路の一構成を示す回路図である。
【図１０】図１０は、実施の形態２に係る入力電圧検出回路の一構成を示す回路図である。
【図１１】図１１は、実施の形態２に係る放電回路の一構成を示す回路図である。
【図１２】図１２は、実施の形態２に係る直流電源回路の動作を説明するタイミングチャートである。
【図１３】図１３は、実施の形態３に係る直流電源回路を組み込んだスイッチング電源装置の一構成を示す回路図である。
【図１４】図１４は、実施の形態３に係る充電回路の一構成を示す回路図である。
【図１５】図１５は、実施の形態３に係る入力電圧検出回路の一構成を示す回路図である。
【図１６】図１６は、実施の形態３に係る直流電源回路の動作を説明するタイミングチャートである。
【図１７】図１７は、実施の形態４に係る直流電源回路を組み込んだスイッチング電源装置の一構成を示す回路図である。
【図１８】図１８は、実施の形態４に係る充電回路の一構成を示す回路図である。
【図１９】図１９は、実施の形態４に係る直流電源回路の動作を説明するタイミングチャートである。
【図２０】図２０は、実施の形態５に係る直流電源回路を組み込んだスイッチング電源装置の一構成を示す回路図である。
【図２１】図２１は、実施の形態５に係る充電回路の一構成を示す回路図である。
【図２２】図２２は、実施の形態５に係るオフモード制御回路の一構成を示す回路図である。
【図２３】図２３は、実施の形態５に係る直流電源回路の動作を説明するタイミングチャートである。
【図２４】図２４は、実施の形態６に係る直流電源回路を組み込んだスイッチング電源装置の一構成を示す回路図である。
【図２５】図２５は、実施の形態６に係る充電回路の一構成を示す回路図である。
【図２６】図２６は、実施の形態６に係る直流電源回路の動作を説明するタイミングチャートである。
【図２７】図２７は、実施の形態７に係る直流電源回路を組み込んだスイッチング電源装置の一構成を示す回路図である。
【図２８】図２８は、実施の形態７に係る充電回路の一構成を示す回路図である。
【発明を実施するための形態】
【００２８】
以下、本開示の半導体装置について図面を参照しながら説明する。但し、詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。
【００２９】
なお、添付図面および以下の説明は当業者が本開示を十分に理解するためのものであって、これらによって請求の範囲に記載の主題を限定することを意図するものではない。
【００３０】
（実施の形態１）
以下、実施の形態１に係る直流電源回路およびそれを組み込んだスイッチング電源装置について、図１〜６を参照しながら具体的に説明する。
【００３１】
図１は、本実施の形態１の直流電源回路の概要を示すブロック図である。
【００３２】
図１に示すように、商用電源９０１からの交流電圧が、整流回路９０２を経て、入力直流電圧として充電スイッチ９１１に印加される。充電スイッチ９１１は、充電スイッチ制御回路９１２によって制御され、充電スイッチ９１１がオンしている期間は平滑コンデンサ９１３およびスイッチング電源装置制御回路９００に電力を供給する。また、充電スイッチ９１１がオフしている期間は、平滑コンデンサ９１３からスイッチング電源装置制御回路９００に電力を供給する。
【００３３】
次に、本実施の形態１の直流電源回路を組み込んだスイッチング電源装置を説明する。
【００３４】
図２は、本実施の形態１の直流電源回路を組み込んだスイッチング電源装置の一構成を示す回路図である。
【００３５】
図２において、商用電源１には交流電圧を整流するためのブリッジダイオード２が接続され、ブリッジダイオード２には、平滑コンデンサ３と電力変換用のトランス４の１次巻線４ａが接続されている。
【００３６】
トランス４は１次巻線４ａと２次巻線４ｂを有し、１次巻線４ａと２次巻線４ｂの極性は逆になっている。このスイッチング電源装置はフライバック型である。１次巻線４ａにはスイッチング素子５が接続されており、スイッチング制御回路１００のＯＵＴ端子出力信号によりオン／オフのスイッチング制御がなされる。２次巻線４ｂには整流ダイオード７と平滑コンデンサ８が接続されており、スイッチング動作によって２次巻線４ｂに現れるフライバック電圧が、整流平滑されて出力電圧が生成され、負荷機器９へ電力を供給する。
【００３７】
スイッチング制御回路１００は、スイッチング素子５の制御を行う半導体装置であり、外部入出力端子として、ＶＩＮ端子、ＶＤＤ端子、ＯＵＴ端子、ＦＢ端子、ＩＳ端子、およびＧＮＤ端子の６つの端子を有している。また、例えば接合型トランジスタ（ＪＦＥＴ）１０１、充電回路１１０、パルス幅制御回路１８０、駆動回路１９０などから構成される。
【００３８】
ＶＩＮ端子は、スイッチング制御回路１００への電力供給用端子であり、入力直流電圧として、商用電源１から整流ダイオード１２を介して半波整流電圧が印加される。すなわち、整流回路９０２は半波整流回路である。商用電源１の交流電圧は、例えば、ＡＣ１００Ｖ〜２４０Ｖの高電圧であるため、例えば、最大定格電圧が５００Ｖの接合型トランジスタ１０１が接続されている。接合型トランジスタ１０１は、例えば、５０Ｖ以上の入力電圧が入力されると５０Ｖにクランプした電圧を出力し、入力クランプ電圧信号ＶＩＮ＿ＣＬＰとして充電回路１１０へ入力される。
【００３９】
ＶＤＤ端子は、スイッチング制御回路１００の電源電圧端子であり、平滑コンデンサ１３が接続され、ＶＤＤ端子電圧が動作停止電圧まで低下することなくスイッチング制御回路１００への安定した電力供給を可能とするための端子である。
【００４０】
ＯＵＴ端子は、スイッチング素子５の制御端子（ゲート）に接続される端子であり、パルス幅制御回路１８０からの制御信号が駆動回路１９０を介してスイッチング素子５へ出力される。
【００４１】
ＦＢ端子は、出力電圧検出回路１０から出力されるフィードバック信号がフォトカプラ１１を介して入力され、スイッチング動作を制御するための端子である。
【００４２】
ＩＳ端子は、スイッチング素子５を流れる電流を監視するための端子であり、抵抗６によって電圧に変換された信号が入力される。
【００４３】
ＧＮＤ端子は、平滑コンデンサ３の低電位側に接続され、１次側の電圧基準となっている。
【００４４】
充電回路１１０は、入力クランプ電圧信号ＶＩＮ＿ＣＬＰが入力され、スイッチング制御回路１００およびＶＤＤ端子に接続された平滑コンデンサ１３に電力を供給するための回路である。例えば、図３のように、Ｎ型ＭＯＳＦＥＴ１１１、１１３と、抵抗１１２、１１６、１１７と、ヒステリシス付きコンパレータ１１４と、基準電圧源１１５から構成され、図１の充電スイッチ９１１と充電スイッチ制御回路９１２に相当する機能を有する。
【００４５】
パルス幅制御回路１８０は、ＦＢ端子とＩＳ端子からの信号に基づいて、駆動回路１９０へスイッチング素子５を制御するための信号を出力する回路である。
【００４６】
出力電圧検出回路１０は、２次側の平滑コンデンサ８の両端に接続され、負荷機器９へ印加される出力電圧値に応じてフィードバック信号を生成する。
【００４７】
以上のように構成された、図２に示すスイッチング電源装置の動作を説明する。
【００４８】
商用電源１から交流電圧が入力されると、ブリッジダイオード２と平滑コンデンサ３とにより整流平滑された直流電圧が、トランス４の１次巻線４ａとスイッチング素子５と抵抗６に印加される。一方、スイッチング制御回路１００のＶＩＮ端子には、整流ダイオード１２によって整流された半波整流電圧が印加され、接合型トランジスタ１０１および充電回路１１０を介して、ＶＤＤ端子に接続された平滑コンデンサ１３への充電が開始される。ＶＤＤ端子電圧が上昇し、スイッチング制御回路１００が動作可能な状態になると、スイッチング素子５のオン／オフ制御が開始される。なお、スイッチング制御回路１００のＶＩＮ端子には、半波整流電圧が印加されているため、交流電圧の正値の期間と負値の期間の一方では、ＶＩＮ端子電圧が０Ｖとなり、非充電期間となる。
【００４９】
起動時、２次側の平滑コンデンサ８に印加される出力電圧は低いため、出力電圧検出回路１０からのフィードバック信号はスイッチング制御回路１００には入力されない。スイッチング動作によってトランス４から電力が２次側へ供給され続け、出力電圧が出力電圧検出回路１０で設定された規定電圧以上になると、出力電圧検出回路１０は、フィードバック信号としてスイッチング制御回路１００のＦＢ端子から電流を流出させるようにフォトカプラ１１を駆動する。このフィードバック信号と、ＩＳ端子からのスイッチング素子５を流れる電流値の情報によって、パルス幅制御回路１８０はスイッチング素子５のオンデューティを適切な状態に変化させ、出力電圧を規定電圧で維持する。
【００５０】
ここで、図３に示す充電回路１１０の動作について、詳しく説明する。
【００５１】
ＶＤＤ端子電圧は抵抗１１６、１１７で抵抗分割され、ヒステリシス付きコンパレータ１１４に入力されており、基準電圧源１１５と比較されている。起動時、ＶＤＤ端子電圧が上昇し、所定の電圧値を上回り、ヒステリシス付きコンパレータ１１４からハイレベルの比較出力信号ＶＤＤ＿ＤＥＴが出力されるとＮ型ＭＯＳＦＥＴ１１３がオンし、続いて、Ｎ型ＭＯＳＦＥＴ１１１がオフする。よって、ＶＩＮ端子からスイッチング制御回路１００およびＶＤＤ端子に接続された平滑コンデンサ１３への電力供給が遮断される。
【００５２】
ＶＩＮ端子からの電力供給が遮断されている期間は、平滑コンデンサ１３に蓄えられた電荷が、スイッチング制御回路１００の回路電流によって消費される。ＶＤＤ端子電圧が低下していき、ヒステリシス付きコンパレータ１１４からローレベルの比較出力信号ＶＤＤ＿ＤＥＴが出力されると、Ｎ型ＭＯＳＦＥＴ１１１がオンし、ＶＩＮ端子からの電力供給が再開される。ただし、ＶＩＮ端子には半波整流電圧が印加されているため、電力供給はＶＩＮ端子電圧がＶＤＤ端子電圧を上回っている期間のみ可能である。
【００５３】
ヒステリシス付きコンパレータ１１４は、ＶＤＤ端子電圧が第１の基準電圧ＶＤＤ＿Ｌ（例えば、４．５Ｖ）以下でローレベルの比較出力信号ＶＤＤ＿ＤＥＴを出力し、ＶＤＤ端子電圧が第１の基準電圧よりも高い第２の基準電圧ＶＤＤ＿Ｈ（例えば、５Ｖ）以上でハイレベルの比較出力信号ＶＤＤ＿ＤＥＴを出力する。
【００５４】
比較出力信号ＶＤＤ＿ＤＥＴがハイレベルである充電不要期間ＴＯＦＦは、ＶＤＤ端子電圧のヒステリシス幅を△ＶＤＤ、ＶＤＤ端子に接続された平滑コンデンサ１３の容量値をＣＶＤＤ、スイッチング制御回路１００の回路電流の平均値をＩＤＤとすると、下記の式１で表すことができる。
【００５５】
ＴＯＦＦ＝ＣＶＤＤ×△ＶＤＤ／ＩＤＤ  ・・・式１
図４から図６のタイミングチャートを参照しながら、実施の形態１に係る直流電源回路の動作について説明する。
【００５６】
まず、ＶＤＤ端子に接続された平滑コンデンサ１３への充電間隔が交流電圧周期よりも短い場合について、図４を用いて説明する。上述の充電不要期間ＴＯＦＦが商用電源１の周期Ｔの１／２よりも短い場合が該当する。例えば、ＣＶＤＤ＝０．１μＦ、△ＶＤＤ＝０．５Ｖ、ＩＤＤ＝１０μＡ、ＴＯＦＦ＝５ｍｓ、Ｔ＝２０ｍｓの場合である。
【００５７】
図４において、ＶＩＮ端子電流ＩＩＮの実線は、ＶＩＮ端子から充電回路１１０へ供給される充電電流を示し、ＶＩＮ端子電流ＩＩＮの破線は、仮に比較出力信号ＶＤＤ＿ＤＥＴがローレベルになった直後にＶＤＤ端子に接続された平滑コンデンサ１３へ電力供給された場合の充電電流を示す。また、回路消費電力は、ＶＩＮ端子電圧とＶＩＮ端子電流ＩＩＮの積を示したものである。
【００５８】
スイッチング制御回路１００の回路電流によってＶＤＤ端子電圧が低下し、比較出力信号ＶＤＤ＿ＤＥＴがローレベルになると、Ｎ型ＭＯＳＦＥＴ１１１がオンする。この時、ＶＩＮ端子電圧がＶＤＤ端子電圧を上回っていれば即座に充電が開始され、ＶＤＤ端子電圧は上昇する。
【００５９】
ここで、充電不要期間ＴＯＦＦが商用電源１の周期Ｔの１／２よりも短いため、スイッチング制御回路１００のＶＩＮ端子に半波整流電圧が印加されることによって設定された非充電期間に、比較出力信号ＶＤＤ＿ＤＥＴがローレベルになるタイミングもある。その場合、即座に充電を開始できないため、ＶＤＤ端子電圧は低下し続ける。後続の充電期間に入り、ＶＩＮ端子電圧が上昇しＶＤＤ端子電圧を上回ると、充電が開始され、ＶＤＤ端子電圧は上昇する。この時、比較出力信号ＶＤＤ＿ＤＥＴがローレベルになってから即座に充電される場合と比較して、ＶＩＮ端子電流ＩＩＮは若干増加するが、ＶＩＮ端子電圧が十分に低いため、回路消費電力は削減される。これは、充電時の接合型トランジスタ１０１での電力損失が低減されるためである。
【００６０】
次に、充電間隔が交流電圧周期と同じになる場合について、図５を用いて説明する。上記の充電不要期間ＴＯＦＦが以下の式２を満たす場合が該当する。例えば、ＣＶＤＤ＝０．３３μＦ、△ＶＤＤ＝０．５Ｖ、ＩＤＤ＝１０μＡ、ＴＯＦＦ＝１６．５ｍｓ、Ｔ＝２０ｍｓの場合である。
【００６１】
Ｔ／２＜ＴＯＦＦ＜Ｔ  ・・・式２
図５において、ＶＤＤ端子電圧が低下し、比較出力信号ＶＤＤ＿ＤＥＴがローレベルになるのは、ＶＩＮ端子電圧が０Ｖの非充電期間となる。よって、毎回の充電タイミングで、ＶＩＮ端子電圧が上昇しＶＤＤ端子電圧を上回る期間で充電が開始され、ＶＩＮ端子電圧が低い期間に充電が完了するため回路消費電力が削減される。
【００６２】
次に、充電間隔が交流電圧周期の２倍になる場合について、図６を用いて説明する。上記の充電不要期間ＴＯＦＦが以下の式３を満たす場合が該当する。例えば、ＣＶＤＤ＝０．６８μＦ、△ＶＤＤ＝０．５Ｖ、ＩＤＤ＝１０μＡ、ＴＯＦＦ＝３４ｍｓ、Ｔ＝２０ｍｓの場合である。
【００６３】
３Ｔ／２＜ＴＯＦＦ＜２Ｔ  ・・・式３
図６において、ＶＤＤ端子電圧が低下し、比較出力信号ＶＤＤ＿ＤＥＴがローレベルになるのは、ＶＩＮ端子電圧が０Ｖの非充電期間となる。よって、図５と同様に、毎回の充電タイミングで、ＶＩＮ端子電圧が上昇しＶＤＤ端子電圧を上回る期間で充電が開始され、ＶＩＮ端子電圧が低い期間に充電が完了するため回路消費電力が削減される。
【００６４】
なお、図５や図６の場合は、図４と比較して、回路消費電力削減効果が大きい。このように、毎回の充電タイミングで、ＶＩＮ端子電圧が上昇しＶＤＤ端子電圧を上回る期間で充電が開始されるようにするには、以下の式４を満たせば良い。
【００６５】
（２ｎ−１）×Ｔ／２＜ＴＯＦＦ＜２ｎ×Ｔ／２  （ｎは正の整数）  ・・・式４
以上より、本実施の形態の直流電源回路およびそれを組み込んだスイッチング電源装置は、ＶＩＮ端子電圧を監視する必要もなく、スイッチング制御回路１００へ供給される電力を削減できる。また、スイッチング制御回路１００の回路電流に応じて、ヒステリシス付きコンパレータ１１４のヒステリシス幅やＶＤＤ端子に接続される外付けの平滑コンデンサ１３を調整するだけでよく、回路電流が異なる様々な仕様の制御回路などに容易に適用できる。
【００６６】
また、スイッチング制御回路１００の消費電流増加などによってＶＤＤ端子電圧が異常低下する場合であっても、比較出力信号ＶＤＤ＿ＤＥＴがローレベルとなり、ＶＩＮ端子電圧がＶＤＤ端子電圧を上回っていれば充電が即座に開始される。
【００６７】
なお、起動時やスイッチング動作変化時など回路電流が変化する過渡的な領域においては、ＶＩＮ端子電圧が０Ｖの非充電期間に、比較出力信号ＶＤＤ＿ＤＥＴがローレベルになるタイミングがなく、消費電力の削減効果がなくても良い。
【００６８】
なお、ヒステリシス付きコンパレータ１１４のヒステリシスはコンパレータ回路の検出遅れ時間を利用し、比較出力信号ＶＤＤ＿ＤＥＴがローレベルからハイレベルに変化する時間を遅らせることで生成されてもよい。
【００６９】
（実施の形態１の変形例）
以下、実施の形態１の直流電源回路を組み込んだスイッチング電源装置の変形例について、図７を参照しながら説明する。実施の形態１の変形例に係るスイッチング電源装置は、実施の形態１のスイッチング電源装置とほぼ同じであるが、実施の形態１と比較して、スイッチング電源制御方式が異なる。
【００７０】
実施の形態１では、フライバック型のスイッチング電源装置の構成について説明したが、図７に示す本変形例のスイッチング電源装置は、降圧チョッパー型である。商用電源１の交流電圧を整流平滑するブリッジダイオード２と平滑コンデンサ３にスイッチング素子１５が接続される。また、スイッチング素子１５には抵抗１６を介して、スイッチング制御回路１００のＧＮＤ端子と、チョークコイル１４と、整流ダイオード３７が接続される。
【００７１】
フライバック型と降圧チョッパー型のスイッチング制御の違いについての説明は、ここでは省略する。
【００７２】
スイッチング制御方式は実施の形態１のスイッチング電源装置と異なるが、スイッチング制御回路１００に電力を供給する直流電源回路は同じ構成であり、降圧チョッパー型など他のスイッチング制御方式であっても、直流電源回路の消費電力削減に関しては同等の効果が得られる。
【００７３】
（実施の形態２）
次に、実施の形態２に係る直流電源回路およびそれを組み込んだスイッチング電源装置について、図８〜１２を参照しながら説明する。
【００７４】
実施の形態１では、ＶＩＮ端子に半波整流の直流電圧が印加される直流電源回路およびそれを組み込んだスイッチング電源装置の構成について説明したが、実施の形態２では、ＶＩＮ端子に全波整流の直流電圧が印加される直流電源回路およびそれを組み込んだスイッチング電源装置の構成について説明する。すなわち、本実施形態において整流回路９０２は全波整流回路である。
【００７５】
図８は、本実施の形態２の直流電源回路を組み込んだスイッチング電源装置の一構成を示す回路図である。実施の形態１の、直流電源回路を組み込んだスイッチング電源装置の一構成を示す図２と比較して、スイッチング制御回路２００と、その周辺回路が異なる。以下、実施の形態１と重複する説明は省略する。
【００７６】
実施の形態２のスイッチング電源装置は、商用電源１にアクロスザラインコンデンサ（Ｘコンデンサ）２４が接続され、その両端から整流ダイオード２２および２３を介して、スイッチング制御回路２００のＶＩＮ端子が接続される。
【００７７】
また、スイッチング制御回路２００は、外部入力端子として、ＬＳ端子をさらに有し、接合型トランジスタ１０１、充電回路２１０、パルス幅制御回路１８０、駆動回路１９０、入力電圧検出回路２５０、放電回路２６０などから構成される。
【００７８】
ＬＳ端子は、商用電源１とスイッチング制御回路のＧＮＤ端子との間の電圧を抵抗分割するための抵抗２５および２６が接続される。
【００７９】
充電回路２１０は、入力クランプ電圧信号ＶＩＮ＿ＣＬＰが入力され、スイッチング制御回路２００およびＶＤＤ端子に接続された平滑コンデンサ１３に電力を供給するための回路である。例えば、図９のように、Ｎ型ＭＯＳＦＥＴ２１１、２１３と、抵抗２１２、１１６、１１７と、ヒステリシス付きコンパレータ１１４と、基準電圧源１１５と、ＯＲ回路２１８から構成され、図１の充電スイッチ９１１と充電スイッチ制御回路９１２に相当する機能を有する。
【００８０】
入力電圧検出回路２５０は、ＬＳ端子から入力される半波整流電圧信号に基づいて、ＶＬＳ検出信号ＶＬＳ＿ＤＥＴを充電回路２１０へ出力する。また、商用電源１が遮断されたことを検出して入力遮断検出信号ＡＣ＿ＯＦＦとして放電回路２６０へ出力する回路である。例えば、図１０のように、コンパレータ２５１と、基準電圧源２５２と、エッジ間隔測定回路２５３から構成される。
【００８１】
放電回路２６０は、入力遮断検出信号ＡＣ＿ＯＦＦが入力され、商用電源１の遮断時に入力クランプ電圧信号ラインＶＩＮ＿ＣＬＰから電流を流すための回路である。例えば、図１１のように、抵抗２６１と、Ｎ型ＭＯＳＦＥＴ２６２から構成される。
【００８２】
以上のように構成された、実施の形態２に係るスイッチング電源装置の動作について、実施の形態１と異なる点を中心に説明する。
【００８３】
スイッチング制御回路２００のＶＩＮ端子には、整流ダイオード２２および２３によって整流された全波整流電圧が印加され、接合型トランジスタ１０１および充電回路２１０を介して、スイッチング制御回路２００およびＶＤＤ端子に接続された平滑コンデンサ１３へ電力が供給される。
【００８４】
ここで、充電回路２１０および入力電圧検出回路２５０の動作について、詳しく説明する。
【００８５】
商用電源１の交流電圧から半波整流された直流電圧が、抵抗２５および２６によって降圧されてＬＳ端子から入力電圧検出回路２５０へ入力され、コンパレータ２５１によって基準電圧源２５２と比較されている。コンパレータ２５１は、ＬＳ端子電圧が第３の基準電圧ＶＬＳ＿Ｌ（例えば、１Ｖ）以上でハイレベルの信号をＶＬＳ検出信号ＶＬＳ＿ＤＥＴとして出力する。ＶＬＳ検出信号ＶＬＳ＿ＤＥＴは、充電禁止信号として非充電期間の設定に使用される。
【００８６】
充電回路２１０のＯＲ回路２１８には、ＶＬＳ検出信号ＶＬＳ＿ＤＥＴとヒステリシス付きコンパレータ１１４の比較出力信号ＶＤＤ＿ＤＥＴが入力され、論理和をＮ型ＭＯＳＦＥＴ２１３へ出力する。すなわち、ＶＤＤ端子電圧が第２の基準電圧ＶＤＤ＿Ｈ以上、または、ＬＳ端子電圧が第３の基準電圧ＶＬＳ＿Ｌ以上の非充電期間は、Ｎ型ＭＯＳＦＥＴ２１３がオンし、続いてＮ型ＭＯＳＦＥＴ２１１はオフとなる。
【００８７】
図１２は、実施の形態２に係る直流電源回路の動作について説明するためのタイミングチャートである。充電間隔が交流電圧周期と同じになる場合を示したものである。
【００８８】
図１２において、ＶＤＤ端子電圧が低下し、比較出力信号ＶＤＤ＿ＤＥＴがローレベルになるのは、ＶＬＳ検出信号ＶＬＳ＿ＤＥＴがハイレベルの非充電期間となる。この場合、即座に充電を開始できないため、ＶＤＤ端子電圧は低下し続ける。ＬＳ端子電圧が第３の基準電圧ＶＬＳ＿Ｌ以下に低下してＶＬＳ検出信号ＶＬＳ＿ＤＥＴがローレベルに反転すると充電期間となり、充電が開始され、ＶＤＤ端子電圧は上昇する。この時、比較出力信号ＶＤＤ＿ＤＥＴがローレベルになってから即座に充電される場合と比較して、ＶＩＮ端子電流ＩＩＮは若干増加するが、ＶＩＮ端子電圧は第３の基準電圧ＶＬＳ＿Ｌに対応する十分低い電圧（例えば、２０Ｖ）であるため、回路消費電力は削減される。
【００８９】
次に、アクロスザラインコンデンサ２４の放電機能について簡単に説明する。
【００９０】
アクロスザラインコンデンサ２４はノイズ除去のために商用電源１のライン間に接続されているが、感電防止のため、商用電源１が遮断された際には速やかに残留電荷を放電しなければならない。そこで、本実施の形態の直流電源回路はアクロスザラインコンデンサ２４の放電機能を備える。
【００９１】
入力電圧検出回路２５０は、ＶＬＳ検出信号ＶＬＳ＿ＤＥＴがローレベルからハイレベル、または、ハイレベルからローレベルへ切り替わるエッジの間隔を測定するエッジ間隔測定回路２５３を備えており、商用電源１の遮断によって、エッジの間隔が商用電源１の周期以上の時間（例えば、３０ｍｓ）となると、ハイレベルの入力遮断信号ＡＣ＿ＯＦＦを出力する。
【００９２】
ハイレベルの入力遮断信号ＡＣ＿ＯＦＦが放電回路２６０に入力されると、Ｎ型ＭＯＳＦＥＴ２６２がオンし、抵抗２６１によって制限された電流が入力クランプ電圧信号ラインＶＩＮ＿ＣＬＰから流れる。
【００９３】
その結果、商用電源１が遮断されると、アクロスザラインコンデンサ２４の残留電荷は、整流ダイオード２２または２３、接合型トランジスタ１０１、放電回路２６０、ブリッジダイオード２を介して、放電される。
【００９４】
以上より、本実施の形態の直流電源回路およびそれを組み込んだスイッチング電源装置は、アクロスザラインコンデンサ２４の放電機能を実現するためにＶＩＮ端子に印加される電圧が全波整流電圧であっても、スイッチング制御回路２００へ供給される電力を削減できる。また、ＬＳ端子には半波整流電圧信号の入力で良いため、ＶＩＮ端子電圧などの全波整流電圧信号を利用する場合と比較して、商用電源１の電圧を監視するための電力損失を半減することができる。また、本実施の形態の直流電源回路は、スイッチング制御回路２００の回路電流に応じて、ヒステリシス付きコンパレータ１１４のヒステリシス幅やＶＤＤ端子に接続される外付けの平滑コンデンサ１３を調整するだけでよく、回路電流が異なる様々な仕様の制御回路などに容易に適用できる。
【００９５】
また、スイッチング制御回路２００の消費電流増加などによってＶＤＤ端子電圧が異常低下する場合であっても、比較出力信号ＶＤＤ＿ＤＥＴがローレベルとなり、ＶＬＳ検出信号ＶＬＳ＿ＤＥＴがローレベルであれば充電が即座に開始される。
【００９６】
なお、入力電圧検出回路２５０のコンパレータ２５１は、ＬＳ端子電圧のノイズによる誤動作防止のためにヒステリシスを設けても良い。
【００９７】
なお、ＬＳ端子を設けることなく、ＶＩＮ端子電圧の全波整流電圧信号から分周回路などにより商用電源１の周期に同期したＶＬＳ検出信号ＶＬＳ＿ＤＥＴを生成しても良い。
【００９８】
（実施の形態３）
次に、実施の形態３に係る直流電源回路およびそれを組み込んだスイッチング電源装置について、図１３〜１６を参照しながら説明する。
【００９９】
実施の形態１では、ＶＩＮ端子電圧が上昇しＶＤＤ端子電圧を上回る期間で充電が開始され、ＶＩＮ端子電圧が低い期間に充電が完了することによって、回路消費電力が削減される直流電源回路について説明したが、実施の形態３では、ＶＩＮ端子電圧が下降して十分に低くなった期間に充電を強制的に開始することによって、回路消費電力が削減される直流電源回路およびそれを組み込んだスイッチング電源装置の構成について説明する。
【０１００】
図１３は、本実施の形態３の直流電源回路を組み込んだスイッチング電源装置の一構成を示す回路図である。実施の形態１の直流電源回路を組み込んだスイッチング電源装置の一構成を示す図２と比較して、スイッチング制御回路３００が異なる。以下、実施の形態１と重複する説明は省略する。
【０１０１】
実施の形態３のスイッチング電源装置のスイッチング制御回路３００は、接合型トランジスタ１０１、充電回路３１０、パルス幅制御回路１８０、駆動回路１９０、入力電圧検出回路３５０などから構成される。
【０１０２】
充電回路３１０は、入力クランプ電圧信号ＶＩＮ＿ＣＬＰが入力され、スイッチング制御回路３００およびＶＤＤ端子に接続された平滑コンデンサ１３に電力を供給するための回路である。例えば、図１４のように、Ｎ型ＭＯＳＦＥＴ３１１、３１３と、抵抗３１２、１１６、１１７と、ヒステリシス付きコンパレータ３１４と、基準電圧源１１５と、エッジ検出回路３３０と、タイマー回路３４０から構成され、図１の充電スイッチ９１１と充電スイッチ制御回路９１２に相当する機能を有する。
【０１０３】
入力電圧検出回路３５０は、入力クランプ電圧信号ＶＩＮ＿ＣＬＰに基づいて、ＶＩＮ端子電圧低下信号ＶＩＮ＿ＤＥＴを充電回路３１０へ出力する。例えば、図１５のように、コンパレータ３５１と、基準電圧源３５２と、抵抗３５４、３５５から構成される。
【０１０４】
以上のように構成された、実施の形態３に係るスイッチング電源装置の動作について、実施の形態１と異なる点を中心に説明する。
【０１０５】
スイッチング制御回路３００のＶＩＮ端子には、整流ダイオード１２によって整流された半波整流電圧が印加され、接合型トランジスタ１０１および充電回路３１０を介して、スイッチング制御回路３００およびＶＤＤ端子に接続された平滑コンデンサ１３へ電力が供給される。
【０１０６】
入力電圧検出回路３５０では、入力クランプ電圧ＶＩＮ＿ＣＬＰが、抵抗３５４および３５５によって降圧されてコンパレータ３５１に入力され、基準電圧源３５２と比較されている。コンパレータ３５１は、ＶＩＮ端子電圧が第４の基準電圧ＶＩＮ＿Ｌ（例えば、２０Ｖ）以上でハイレベルの信号をＶＩＮ検出信号ＶＩＮ＿ＤＥＴとして出力する。ＶＩＮ検出信号ＶＩＮ＿ＤＥＴは、充電期間を設定するためのヒステリシス制御信号ＨＹＳ＿ＣＴＲＬの生成に使用される。
【０１０７】
充電回路３１０にＶＩＮ検出信号ＶＩＮ＿ＤＥＴが入力されると、エッジ検出回路３３０とタイマー回路３４０によって、ＶＩＮ検出信号ＶＩＮ＿ＤＥＴがハイレベルからローレベルへ切り替わるエッジから所定の期間、ヒステリシス制御信号ＨＹＳ＿ＣＴＲＬがハイレベルとなる。ヒステリシス制御信号ＨＹＳ＿ＣＴＲＬは、ヒステリシス付きコンパレータ３１４のヒステリシス幅を制御するための信号であり、ヒステリシス制御信号ＨＹＳ＿ＣＴＲＬがハイレベルの期間は、ヒステリシス幅が小さくなるように第１の基準電圧ＶＤＤ＿Ｌを高く設定される（例えば、４．５Ｖから４．９Ｖに変更する）。すなわち、この期間は、第１の基準電圧ＶＤＤ＿ＬがＶＤＤ端子電圧よりも高くなり、充電期間が設定されることになる。
【０１０８】
ここで、タイマー回路３４０により設定される充電期間は、ＶＤＤ端子に接続された平滑コンデンサ１３の充電時間よりも長く、ＶＩＮ端子電圧が高くなりすぎないように、設定される（例えば、１ｍｓ）。
【０１０９】
図１６は、実施の形態３に係る直流電源回路の動作について説明するためのタイミングチャートである。
【０１１０】
図１６において、ＶＩＮ端子電圧が下降しＶＩＮ検出信号ＶＩＮ＿ＤＥＴがローレベルになると、ヒステリシス制御信号ＨＹＳ＿ＣＴＲＬがハイレベルとなり、第１の基準電圧ＶＤＤ＿ＬがＶＤＤ端子電圧よりも高くなるため、比較出力信号ＶＤＤ＿ＤＥＴがローレベルになる。すると、Ｎ型ＭＯＳＦＥＴ３１１がオンし、即座に、スイッチング制御回路３００およびＶＤＤ端子に接続された平滑コンデンサ１３への電力供給が開始される。この時、ＶＩＮ端子電圧は第４の基準電圧ＶＩＮ＿Ｌに対応する低い電圧（例えば、２０Ｖ）であるため、回路消費電力は削減される。
【０１１１】
以上より、本実施の形態の直流電源回路およびそれを組み込んだスイッチング電源装置は、スイッチング制御回路３００の回路電流に応じて、ヒステリシス付きコンパレータ３１４のヒステリシス幅やＶＤＤ端子に接続される外付けの平滑コンデンサ１３を調整するだけで、回路電流が異なる様々な仕様の制御回路などに供給される電力を容易に削減できる。
【０１１２】
また、ＶＤＤ端子に接続される外付けの平滑コンデンサ１３の容量値設定範囲が広く、ＶＤＤ端子電圧を安定させやすい。
【０１１３】
また、スイッチング制御回路３００の消費電流増加などによってＶＤＤ端子電圧が異常低下する場合であっても、比較出力信号ＶＤＤ＿ＤＥＴがローレベルとなり、ＶＩＮ端子電圧がＶＤＤ端子電圧を上回っていれば充電が即座に開始される。
【０１１４】
なお、起動時やスイッチング動作変化時など回路電流が変化する過渡的な領域においては、充電期間がＶＩＮ検出信号ＶＩＮ＿ＤＥＴによって設定されず、消費電力の削減効果がなくても良い。
【０１１５】
（実施の形態４）
次に、実施の形態４に係る直流電源回路およびそれを組み込んだスイッチング電源装置について、図１７〜１９を参照しながら説明する。
【０１１６】
実施の形態３では、ＶＩＮ端子に半波整流の直流電圧が印加される直流電源回路およびそれを組み込んだスイッチング電源装置の構成について説明したが、実施の形態４では、実施の形態２と同様に、ＶＩＮ端子に全波整流の直流電圧が印加される直流電源回路およびそれを組み込んだスイッチング電源装置の構成について説明する。
【０１１７】
図１７は、本実施の形態４の直流電源回路を組み込んだスイッチング電源装置の一構成を示す回路図である。実施の形態２の直流電源回路を組み込んだスイッチング電源装置の一構成を示す図８と比較して、スイッチング制御回路４００が異なる。以下、実施の形態２と重複する説明は省略する。
【０１１８】
実施の形態４のスイッチング電源装置のスイッチング制御回路４００は、接合型トランジスタ１０１、充電回路４１０、パルス幅制御回路１８０、駆動回路１９０、入力電圧検出回路２５０、放電回路２６０などから構成される。
【０１１９】
充電回路４１０は、入力クランプ電圧信号ＶＩＮ＿ＣＬＰが入力され、スイッチング制御回路４００およびＶＤＤ端子に接続された平滑コンデンサ１３に電力を供給するための回路である。例えば、図１８のように、Ｎ型ＭＯＳＦＥＴ４１１、４１３と、抵抗４１２、１１６、１１７と、ヒステリシス付きコンパレータ４１４と、基準電圧源１１５と、エッジ検出回路４３０と、タイマー回路４４０から構成され、図１の充電スイッチ９１１と充電スイッチ制御回路９１２に相当する機能を有する。
【０１２０】
以上のように構成された、実施の形態４に係るスイッチング電源装置の動作について、実施の形態２と異なる点を中心に説明する。
【０１２１】
充電回路４１０に入力電圧検出回路２５０からＶＬＳ検出信号ＶＬＳ＿ＤＥＴが入力されると、エッジ検出回路４３０とタイマー回路４４０によって、ＶＬＳ検出信号ＶＬＳ＿ＤＥＴがハイレベルからローレベルへ切り替わるエッジから一定期間（例えば、１ｍｓ）、ヒステリシス制御信号ＨＹＳ＿ＣＴＲＬがハイレベルとなる。ヒステリシス制御信号ＨＹＳ＿ＣＴＲＬは、ヒステリシス付きコンパレータ４１４のヒステリシス幅を制御するための信号であり、ヒステリシス制御信号ＨＹＳ＿ＣＴＲＬがハイレベルの期間は、ヒステリシス幅が小さくなるように第１の基準電圧ＶＤＤ＿Ｌを高く設定される（例えば、４．５Ｖから４．９Ｖに変更する）。すなわち、この期間は、第１の基準電圧ＶＤＤ＿ＬがＶＤＤ端子電圧よりも高くなり、充電期間が設定されることになる。
【０１２２】
ここで、タイマー回路４４０により設定される充電期間は、ＶＤＤ端子に接続された平滑コンデンサ１３の充電時間よりも長く、ＶＩＮ端子電圧が高くなりすぎないように、設定される（例えば、１ｍｓ）。
【０１２３】
図１９は、実施の形態４に係る直流電源回路の動作について説明するためのタイミングチャートである。
【０１２４】
図１９において、ＶＬＳ端子電圧が下降しＶＬＳ検出信号ＶＬＳ＿ＤＥＴがローレベルになると、ヒステリシス制御信号ＨＹＳ＿ＣＴＲＬがハイレベルとなり、第１の基準電圧ＶＤＤ＿ＬがＶＤＤ端子電圧よりも高くなるため、比較出力信号ＶＤＤ＿ＤＥＴがローレベルになる。すると、Ｎ型ＭＯＳＦＥＴ４１１がオンし、即座に、スイッチング制御回路４００およびＶＤＤ端子に接続された平滑コンデンサ１３への電力供給が開始される。この時、ＶＩＮ端子電圧は第３の基準電圧ＶＬＳ＿Ｌに対応する十分に低い電圧（例えば、２０Ｖ）であるため、回路消費電力は削減される。
【０１２５】
以上より、本実施の形態の直流電源回路およびそれを組み込んだスイッチング電源装置は、アクロスザラインコンデンサ２４の放電機能を実現するためにＶＩＮ端子に印加される電圧が全波整流電圧であっても、スイッチング制御回路４００の回路電流に応じて、ヒステリシス付きコンパレータ４１４のヒステリシス幅やＶＤＤ端子に接続される外付けの平滑コンデンサ１３を調整するだけで、回路電流が異なる様々な仕様の制御回路などに供給される電力を容易に削減できる。
【０１２６】
また、スイッチング制御回路４００の消費電流増加などによってＶＤＤ端子電圧が異常低下する場合であっても、比較出力信号ＶＤＤ＿ＤＥＴがローレベルとなり、ＶＩＮ端子電圧がＶＤＤ端子電圧を上回っていれば充電が即座に開始される。
【０１２７】
なお、起動時やスイッチング動作変化時など回路電流が変化する過渡的な領域においては、充電期間がＶＬＳ検出信号ＶＬＳ＿ＤＥＴによって設定されず、消費電力の削減効果がなくても良い。
【０１２８】
なお、ＬＳ端子を設けることなく、ＶＩＮ端子電圧の全波整流電圧信号から分周回路などにより商用電源１の周期に同期したＶＬＳ検出信号ＶＬＳ＿ＤＥＴを生成しても良い。
【０１２９】
（実施の形態５）
次に、実施の形態５に係る直流電源回路およびそれを組み込んだスイッチング電源装置について、図２０〜２３を参照しながら説明する。
【０１３０】
実施の形態１では、スイッチング制御回路の消費電流が大きく変化しないスイッチング電源装置について説明したが、実施の形態５では、標準電力モードと低電力モードを有し、モードが切り替わることによってスイッチング制御回路の消費電流が大きく変化するスイッチング電源装置の構成について説明する。
【０１３１】
図２０は、本実施の形態５の直流電源回路を組み込んだスイッチング電源装置の一構成を示す回路図である。実施の形態１の直流電源回路を組み込んだスイッチング電源装置の一構成を示す図２と比較して、負荷機器１９からのモード切り替え信号によって標準電力モードと低電力モードを切り替える機能を有したスイッチング制御回路５００と、その周辺回路が異なる。以下、実施の形態１と重複する説明は省略する。
【０１３２】
実施の形態５のスイッチング電源装置のスイッチング制御回路５００は、外部入力端子として、ＯＦＦ端子をさらに有し、接合型トランジスタ１０１、充電回路５１０、パルス幅制御回路５８０、駆動回路１９０、低電力モード制御回路５７０などから構成される。
【０１３３】
ＯＦＦ端子は、ＶＤＤ端子とＧＮＤ端子の間に接続された抵抗１７および１８に接続され、負荷機器１９からフォトカプラ２０を介してモード切り替え信号が入力される。
【０１３４】
充電回路５１０は、入力クランプ電圧信号ＶＩＮ＿ＣＬＰが入力され、スイッチング制御回路５００およびＶＤＤ端子に接続された平滑コンデンサ１３に電力を供給するための回路である。例えば、図２１のように、Ｎ型ＭＯＳＦＥＴ５１１、５１３と、抵抗５１２、１１６、１１７と、ヒステリシス付きコンパレータ５１４と、基準電圧源１１５から構成され、図１の充電スイッチ９１１と充電スイッチ制御回路９１２に相当する機能を有する。
【０１３５】
パルス幅制御回路５８０は、ＦＢ端子とＩＳ端子からの信号に基づいて、駆動回路１９０へスイッチング素子５を制御するための信号を出力する回路である。低電力モード時には、スイッチング素子５への信号出力を停止するなどによって回路消費電流を削減する機能を有する。
【０１３６】
低電力モード制御回路５７０は、ＯＦＦ端子から入力されるモード切り替え信号に基づいて、低電力モード検出信号ＯＦＦ＿ＤＥＴを充電回路５１０およびパルス幅制御回路５８０へ出力する。例えば、図２２のように、コンパレータ５７１と基準電圧源５７２から構成される。
【０１３７】
以上のように構成された、実施の形態４に係るスイッチング電源装置の動作について、実施の形態１と異なる点を中心に説明する。
【０１３８】
スイッチング制御回路５００のＶＩＮ端子には、整流ダイオード１２によって整流された半波整流電圧が印加され、接合型トランジスタ１０１および充電回路５１０を介して、スイッチング制御回路５００およびＶＤＤ端子に接続された平滑コンデンサ１３へ電力が供給される。
【０１３９】
低電力モード制御回路５７０は、ＯＦＦ端子電圧をコンパレータ５７１によって基準電圧源５７２と比較しており、ＯＦＦ端子電圧が第５の基準電圧ＶＯＦＦ＿Ｈ（例えば、１Ｖ）以上でハイレベルの信号を低電力モード検出信号ＯＦＦ＿ＤＥＴとして出力する。
【０１４０】
標準電力モード時には、負荷機器１９がフォトカプラ２０を駆動することによって、ＯＦＦ端子電圧は第５の基準電圧ＶＯＦＦ＿Ｈ以下になるため、低電力モード検出信号ＯＦＦ＿ＤＥＴはローレベルであり、実施の形態１と同様の動作を行う。
【０１４１】
低電力モード時には、負荷機器１９によるフォトカプラ２０の駆動が停止し、ＯＦＦ端子電圧はＶＤＤ端子電圧を抵抗１７および１８で抵抗分割した電圧値（例えば、３Ｖ）まで上昇する。低電力モード検出信号ＯＦＦ＿ＤＥＴがハイレベルとなり、パルス幅制御回路５８０は、スイッチング素子５への信号出力を停止するなどによってスイッチング制御回路５００の回路電流ＩＤＤを削減する（例えば、１０μＡから２μＡに削減する）。一方、充電回路５１０のヒステリシス付きコンパレータ５１４は、ヒステリシス幅が小さくなるように第１の基準電圧ＶＤＤ＿Ｌを高く設定する（例えば、４．５Ｖから４．９Ｖに変更する）。その結果、例えば、ＣＶＤＤ＝０．３３μＦ、商用電源１の周期Ｔが２０ｍｓの場合、低電力モード時の充電不要時間ＴＯＦＦは１６．５ｍｓとなり、前述の式２を満たす。よって、毎回の充電タイミングで、ＶＩＮ端子電圧が上昇しＶＤＤ端子電圧を上回る期間で充電が開始され、ＶＩＮ端子電圧が低い期間に充電が完了するため回路消費電力が削減される。
【０１４２】
図２３は、実施の形態５に係る直流電源回路の動作について説明するためのタイミングチャートである。標準電力モードと低電力モードのいずれであっても充電間隔が交流電圧周期と同じになる場合を示したものである。
【０１４３】
図２３において、ＶＤＤ端子電圧が低下し、比較出力信号ＶＤＤ＿ＤＥＴがローレベルになるのは、ＶＩＮ端子電圧が０Ｖの非充電期間となる。よって、毎回の充電タイミングで、ＶＩＮ端子電圧が上昇しＶＤＤ端子電圧を上回る期間で充電が開始され、ＶＩＮ端子電圧が低い期間に充電が完了するため回路消費電力が削減される。
【０１４４】
負荷機器１９からのモード切り替え信号によって、ＯＦＦ端子電圧が第５の基準電圧ＶＯＦＦ＿Ｈよりも高くなると、スイッチング制御回路５００の回路電流ＩＤＤが削減されると共に、ヒステリシス付きコンパレータ５１４のヒステリシス幅が小さく設定される。
【０１４５】
以上より、本実施の形態の直流電源回路およびそれを組み込んだスイッチング電源装置は、ＶＩＮ端子電圧を監視する必要もなく、スイッチング制御回路５００へ供給される電力を削減できる。また、スイッチング制御回路５００の回路電流に応じて、ヒステリシス付きコンパレータ５１４のヒステリシス幅やＶＤＤ端子に接続される外付けの平滑コンデンサ１３を調整するだけでよく、さらに、モード切り替えによる回路電流の変化にも対応できるため、様々な仕様の制御回路などに容易に適用できる。
【０１４６】
また、スイッチング制御回路５００の消費電流増加などによってＶＤＤ端子電圧が異常低下する場合であっても、比較出力信号ＶＤＤ＿ＤＥＴがローレベルとなり、ＶＩＮ端子電圧がＶＤＤ端子電圧を上回っていれば充電が即座に開始される。さらに、それぞれのモードに対してＶＤＤ端子電圧の異常低下に対するマージンの設定が可能となる。
【０１４７】
なお、本実施の形態では、標準電力モード時も低電力モード時も、ＶＩＮ端子電圧が０Ｖの非充電期間に、比較出力信号ＶＤＤ＿ＤＥＴがローレベルになる場合を説明したが、標準電力モード時は、低電力モード時よりも充電周期が長くても短くても良いし、ＶＩＮ端子電圧が０Ｖの非充電期間に、比較出力信号ＶＤＤ＿ＤＥＴがローレベルになるタイミングがなく、消費電力の削減効果がなくても良い。
【０１４８】
なお、低電力モード制御回路５７０のコンパレータ５７１は、ＯＦＦ端子電圧のノイズによる誤動作防止のためにヒステリシスを設けても良い。
【０１４９】
（実施の形態６）
次に、実施の形態６に係る直流電源回路およびそれを組み込んだスイッチング電源装置について、図２４〜２６を参照しながら説明する。
【０１５０】
実施の形態５では、電源電圧端子がＶＤＤ端子のみであるスイッチング電源装置について説明したが、実施の形態６では、第１の電源電圧端子（ＶＤＤ端子）と第２の電源電圧端子（ＶＣＣ端子）を有し、２つの電源電圧端子を使用する標準電力モードと第１の電源電圧端子のみ使用する低電力モードのモード切り替え機能を備えたスイッチング電源装置の構成について説明する。
【０１５１】
図２４は、本実施の形態６の直流電源回路を組み込んだスイッチング電源装置の一構成を示す回路図である。実施の形態５の直流電源回路を組み込んだスイッチング電源装置の一構成を示す図２０と比較して、負荷機器１９からのモード切り替え信号によって標準電力モードと低電力モードを切り替える機能を有したスイッチング制御回路６００と、その周辺回路が異なる。以下、実施の形態５と重複する説明は省略する。
【０１５２】
実施の形態６のスイッチング電源装置のスイッチング制御回路６００は、外部入出力端子として、ＶＣＣ端子をさらに有し、接合型トランジスタ１０１、充電回路６１０、パルス幅制御回路６８０、駆動回路６９０、低電力モード制御回路５７０などから構成される。
【０１５３】
ＶＣＣ端子は、スイッチング制御回路６００の第２の電源電圧端子であり、平滑コンデンサ２１が接続され、ＶＣＣ端子電圧が動作停止電圧まで低下することなく、パルス幅制御回路６８０および駆動回路６９０への安定した電力供給を可能とするための端子である。
【０１５４】
充電回路６１０は、入力クランプ電圧信号ＶＩＮ＿ＣＬＰが入力され、スイッチング制御回路６００と、ＶＤＤ端子に接続された平滑コンデンサ１３と、ＶＣＣ端子に接続された平滑コンデンサ２１に電力を供給するための回路である。例えば、図２５のように、Ｎ型ＭＯＳＦＥＴ１１１、１１３、６１１、６１３と、抵抗１１２、１１６、１１７、６１２、６１６、６１７と、ヒステリシス付きコンパレータ１１４と、基準電圧源１１５、６１５と、コンパレータ６１４と、ＯＲ回路６１８から構成され、図１の充電スイッチ９１１と充電スイッチ制御回路９１２に相当する機能を有する。
【０１５５】
パルス幅制御回路６８０は、ＦＢ端子とＩＳ端子からの信号に基づいて、駆動回路６９０へスイッチング素子５を制御するための信号を出力する回路である。パルス幅制御回路６８０と、駆動回路６９０は、ＶＣＣ端子から電力が供給される。
【０１５６】
低電力モード制御回路５７０は、ＯＦＦ端子から入力されるモード切り替え信号に基づいて、低電力モード検出信号ＯＦＦ＿ＤＥＴを充電回路６１０へ出力する回路であり、ＶＤＤ端子から電力が供給される。
【０１５７】
以上のように構成された、実施の形態６に係るスイッチング電源装置の動作について、実施の形態５と異なる点を中心に説明する。
【０１５８】
スイッチング制御回路６００のＶＩＮ端子には、整流ダイオード１２によって整流された半波整流電圧が印加され、接合型トランジスタ１０１および充電回路６１０を介して、スイッチング制御回路６００と、ＶＤＤ端子に接続された平滑コンデンサ１３と、ＶＣＣ端子に接続された平滑コンデンサ２１へ電力が供給される。
【０１５９】
ＶＣＣ端子電圧は抵抗６１６、６１７で抵抗分割され、コンパレータ６１４に入力されており、基準電圧源６１５と比較されている。標準電力モード時には、低電力モード検出信号ＯＦＦ＿ＤＥＴはローレベルであり、ＶＣＣ端子電圧が第６の基準電圧ＶＣＣ＿Ｈ（例えば、１５Ｖ）で維持されるように、Ｎ型ＭＯＳＦＥＴ６１１および６１３がオン／オフ動作を行う。
【０１６０】
低電力モード時には、ＯＲ回路６１８にハイレベルの低電力モード検出信号ＯＦＦ＿ＤＥＴが入力され、Ｎ型ＭＯＳＦＥＴ６１１が強制的にオフされる。ＶＣＣ端子への電力供給が行われないため、ＶＣＣ端子電圧は動作停止電圧（例えば、１０Ｖ）以下まで低下し続け、パルス幅制御回路６８０は、スイッチング素子５のスイッチング動作を停止させる。パルス幅制御回路６８０や駆動回路６９０は、一般的に、スイッチング制御回路６００の中でも回路電流が大きい回路であるため、低電力モード時には回路電流が大きく削減される。
【０１６１】
図２６は、実施の形態６に係る直流電源回路の動作について説明するためのタイミングチャートである。ＶＤＤ端子電圧に関しては充電間隔が交流電圧周期と同じになる場合を示したものである。
【０１６２】
図２６において、ＶＤＤ端子電圧が低下し、比較出力信号ＶＤＤ＿ＤＥＴがローレベルになるのは、ＶＩＮ端子電圧が０Ｖの非充電期間となる。よって、毎回の充電タイミングで、ＶＩＮ端子電圧が上昇しＶＤＤ端子電圧を上回る期間で充電が開始され、ＶＩＮ端子電圧が低い期間に充電が完了するため回路消費電力が削減される。
【０１６３】
負荷機器１９からのモード切り替え信号によって、ＯＦＦ端子電圧が第５の基準電圧ＶＯＦＦ＿Ｈよりも高くなると、低電力モードとなりＶＣＣ端子電圧が低下する。
【０１６４】
以上より、本実施の形態の直流電源回路およびそれを組み込んだスイッチング電源装置は、ＶＩＮ端子電圧を監視する必要もなく、スイッチング制御回路６００へ供給される電力を削減できる。また、スイッチング制御回路６００のＶＤＤ端子を経由して消費される回路電流に応じて、ヒステリシス付きコンパレータ１１４のヒステリシス幅やＶＤＤ端子に接続される外付けの平滑コンデンサ１３を調整するだけでよく、モード切り替えによる回路電流の変化にも容易に対応できるため、様々な仕様の制御回路などに容易に適用できる。
【０１６５】
また、スイッチング制御回路６００の消費電流増加などによってＶＤＤ端子電圧が異常低下する場合であっても、比較出力信号ＶＤＤ＿ＤＥＴがローレベルとなり、ＶＩＮ端子電圧がＶＤＤ端子電圧を上回っていれば充電が即座に開始される。
【０１６６】
なお、本実施の形態では、標準電力モード時も低電力モード時も、ＶＩＮ端子電圧が０Ｖの非充電期間に、比較出力信号ＶＤＤ＿ＤＥＴがローレベルになる場合を説明したが、標準電力モード時は、低電力モード時よりも充電周期が長くても短くても良いし、ＶＩＮ端子電圧が０Ｖの非充電期間に、比較出力信号ＶＤＤ＿ＤＥＴがローレベルになるタイミングがなく、消費電力の削減効果がなくても良い。
【０１６７】
なお、充電回路６１０のコンパレータ６１４は、ＶＣＣ端子に接続された平滑コンデンサ２１への充電を安定して制御するためにヒステリシスを設けても良い。
【０１６８】
（実施の形態７）
次に、実施の形態７に係る直流電源回路およびそれを組み込んだスイッチング電源装置について、図２７、２８を参照しながら説明する。
【０１６９】
実施の形態４では、電源電圧端子がＶＤＤ端子のみであるスイッチング電源装置について説明したが、実施の形態７では、第１の電源電圧端子（ＶＤＤ端子）と第２の電源電圧端子（ＶＣＣ端子）を有し、２つの電源電圧端子を使用する標準電力モードと第１の電源電圧端子のみ使用する低電力モードのモード切り替え機能を備えたスイッチング電源装置の構成について説明する。
【０１７０】
図２７は、本実施の形態７の直流電源回路を組み込んだスイッチング電源装置の一構成を示す回路図である。実施の形態４の直流電源回路を組み込んだスイッチング電源装置の一構成例を示す図１７と比較して、負荷機器１９からのモード切り替え信号によって標準電力モードと低電力モードを切り替える機能を有したスイッチング制御回路７００と、その周辺回路が異なる。以下、実施の形態４と重複する説明は省略する。
【０１７１】
図２７において、トランス４は、１次巻線４ａと２次巻線４ｂと、さらに補助巻線４ｃを有し、補助巻線４ｃと２次巻線４ｂの極性は同じである。
【０１７２】
補助巻線４ｃは、整流ダイオード２７と平滑コンデンサ２１が接続されており、スイッチング制御回路７００へ電力を供給する。
【０１７３】
スイッチング電源装置のスイッチング制御回路７００は、外部入出力端子として、ＶＣＣ端子をさらに有し、接合型トランジスタ１０１、充電回路７１０、パルス幅制御回路７８０、駆動回路６９０、入力電圧検出回路２５０、放電回路２６０、低電力モード制御回路５７０などから構成される。
【０１７４】
ＶＣＣ端子は、スイッチング制御回路７００の第２の電源電圧端子であり、平滑コンデンサ２１が接続され、ＶＣＣ端子電圧が動作停止電圧まで低下することなく、パルス幅制御回路７８０および駆動回路６９０への安定した電力供給を可能とするための端子である。スイッチング素子５がスイッチング動作する標準電力モード時には、トランス４の補助巻線４ｃから電力が供給される。
【０１７５】
充電回路７１０は、入力クランプ電圧信号ＶＩＮ＿ＣＬＰが入力され、スイッチング制御回路７００と、ＶＤＤ端子に接続された平滑コンデンサ１３と、ＶＣＣ端子に接続された平滑コンデンサ２１に電力を供給するための回路である。例えば、図２８のように、Ｎ型ＭＯＳＦＥＴ４１１、４１３、７１１、７１３と、抵抗４１２、１１６、１１７、７１２、７１６、７１７と、ヒステリシス付きコンパレータ４１４と、基準電圧源１１５、７１５と、エッジ検出回路４３０と、タイマー回路４４０と、コンパレータ７１４と、ＯＲ回路７１８から構成され、図１の充電スイッチ９１１と充電スイッチ制御回路９１２に相当する機能を有する。
【０１７６】
パルス幅制御回路７８０は、ＦＢ端子とＩＳ端子からの信号に基づいて、駆動回路６９０へスイッチング素子５を制御するための信号を出力する回路である。パルス幅制御回路７８０と、駆動回路６９０は、ＶＣＣ端子から電力が供給される。
【０１７７】
低電力モード制御回路５７０は、ＯＦＦ端子から入力されるモード切り替え信号に基づいて、低電力モード検出信号ＯＦＦ＿ＤＥＴを充電回路７１０へ出力する回路であり、ＶＤＤ端子から電力が供給される。
【０１７８】
以上のように構成された、実施の形態７に係るスイッチング電源装置の動作について、実施の形態４と異なる点を中心に説明する。
【０１７９】
スイッチング制御回路７００のＶＩＮ端子には、整流ダイオード２２および２３によって整流された全波整流電圧が印加され、接合型トランジスタ１０１および充電回路７１０を介して、スイッチング制御回路７００と、ＶＤＤ端子に接続された平滑コンデンサ１３と、ＶＣＣ端子に接続された平滑コンデンサ２１へ電力が供給される。
【０１８０】
ＶＣＣ端子電圧は抵抗７１６、７１７で抵抗分割され、コンパレータ７１４に入力されており、基準電圧源７１５と比較されている。標準電力モード時には、低電力モード検出信号ＯＦＦ＿ＤＥＴはローレベルであり、ＶＣＣ端子電圧が第６の基準電圧ＶＣＣ＿Ｈ（例えば、２０Ｖ）以上で維持されるように、Ｎ型ＭＯＳＦＥＴ７１１および７１３がオン／オフ動作を行う。ただし、起動直後などを除いて、スイッチング素子５がスイッチング動作する標準電力モード時には、トランス４の補助巻線４ｃから電力が供給される。補助巻線４ｃに現れるフライバック電圧が整流平滑することで、低く安定した電圧（例えば、２０Ｖ）をＶＣＣ端子に供給できるため、Ｎ型ＭＯＳＦＥＴ７１１はオフを継続し、ＶＩＮ端子からはＶＣＣへ電力が供給されない。
【０１８１】
低電力モード時には、パルス幅制御回路７８０は、ハイレベルの低電力モード検出信号ＯＦＦ＿ＤＥＴが入力され、スイッチング素子５のスイッチング動作を停止させる。スイッチング動作停止によってトランス４の補助巻線４ｃからの電力供給も停止するため、ＶＣＣ電圧が低下する。また、充電回路７１０のＯＲ回路７１８にもハイレベルの低電力モード検出信号ＯＦＦ＿ＤＥＴが入力され、Ｎ型ＭＯＳＦＥＴ７１１が強制的にオフされる。その結果、ＶＣＣ端子への電力供給が行われないため、ＶＣＣ端子電圧は低下し続ける。パルス幅制御回路７８０や駆動回路６９０は、一般的に、スイッチング制御回路７００の中でも回路電流が大きい回路であるため、低電力モード時には回路電流が大きく削減される。
【０１８２】
以上より、本実施の形態の直流電源回路およびそれを組み込んだスイッチング電源装置は、アクロスザラインコンデンサ２４の放電機能を実現するためにＶＩＮ端子に印加される電圧が全波整流電圧であっても、スイッチング制御回路７００へ供給される電力を削減できる。また、スイッチング制御回路７００のＶＤＤ端子を経由して消費される回路電流に応じて、ヒステリシス付きコンパレータ４１４のヒステリシス幅やＶＤＤ端子に接続される外付けの平滑コンデンサ１３を調整するだけでよく、モード切り替えによる回路電流の変化にも容易に対応できるため、様々な仕様の制御回路などに容易に適用できる。
【０１８３】
また、スイッチング制御回路７００の消費電流増加などによってＶＤＤ端子電圧が異常低下する場合であっても、比較出力信号ＶＤＤ＿ＤＥＴがローレベルとなり、ＶＩＮ端子電圧がＶＤＤ端子電圧を上回っていれば充電が即座に開始される。
【０１８４】
また、標準電力モード時には、トランス４の補助巻線４ｃから安定した電力が供給され、電力損失を削減できる。
【０１８５】
なお、ＶＣＣ端子とＶＤＤ端子の間に降圧レギュレータを追加し、標準電力モード時にはＶＣＣ端子からＶＤＤ端子へ電力を供給するようにしても良い。
【０１８６】
なお、上記各実施形態および変形例において、直流電圧（ＶＩＮ端子電圧）の０Ｖとは、実際上交流電圧やＶＤＤ端子電圧、全波・半波にも依存するため、多少の幅を有するものであり、厳密な値の０Ｖを指すわけではない。具体的には、０Ｖから５Ｖ程度までの範囲を含む場合もある。また、上記に示した電圧や期間などの値は、いずれも多少の誤差を含んでもよいものとする。また、それらは例示の値であるため、記載した数値に限られるものではなく、適宜設定することができる。
【０１８７】
以上、本出願において開示する技術の例示として、実施の形態１〜７および各変形例を説明した。しかしながら、本開示における技術は、これらに限定されるものではなく、適宜、変更、置き換え、付加、省略などを行った実施の形態にも適用可能である。また、本開示における技術の趣旨を逸脱しない限り、当業者が思いつく各種変形を施したものや、複数の実施の形態における構成要素を組み合わせて構築される形態も、本開示における技術の範囲内に含まれる。
【０１８８】
以上のように、本開示における技術の例示として、実施の形態および変形例を説明した。そのために、添付図面および詳細な説明を提供した。
【０１８９】
したがって、添付図面および詳細な説明に記載された構成要素の中には、課題解決のために必須な構成要素だけでなく、上記技術を例示するために、課題解決のためには必須でない構成要素も含まれ得る。そのため、それらの必須ではない構成要素が添付図面や詳細な説明に記載されていることをもって、直ちに、それらの必須ではない構成要素が必須であるとの認定をするべきではない。
【産業上の利用可能性】
【０１９０】
本開示の直流電源回路は、特にスタンバイ時のスイッチング電源装置の消費電力を容易に削減することができ、特に、各種電子機器に内蔵されたＡＣ−ＤＣコンバータやＤＣ−ＤＣコンバータ、外付けのＡＣアダプタなどのスイッチング電源装置等に対して有用である。
【符号の説明】
【０１９１】
１，９０１    商用電源
２    ブリッジダイオード
３，８，１３，２１，９１３    平滑コンデンサ
４    トランス
４ａ    １次巻線
４ｂ    ２次巻線
４ｃ    補助巻線
５，１５    スイッチング素子
６，１６，１７，１８，２５，２６，１１２，１１６，１１７，２１２，２６１，３１２，３５４，３５５，４１２，５１２，６１２，６１６，６１７，７１２，７１６，７１７    抵抗
７，１２，２２，２３，２７，３７    整流ダイオード
９，１９    負荷機器
１０    出力電圧検出回路
１１，２０    フォトカプラ
１４    チョークコイル
２４    アクロスザラインコンデンサ（Ｘコンデンサ）
１００，２００，３００，４００，５００，６００，７００    スイッチング制御回路
１０１    接合型トランジスタ（ＪＦＥＴ）
１１０，２１０，３１０，４１０，５１０，６１０，７１０    充電回路
１１１，１１３，２１１，２１３，２６２，３１１，３１３，４１１，４１３，５１１，５１３，６１１，６１３，７１１，７１３    Ｎ型ＭＯＳＦＥＴ
１１４，３１４，４１４，５１４    ヒステリシス付きコンパレータ
１１５，２５２，３５２，５７２，６１５，７１５    基準電圧源
１８０，５８０，６８０，７８０    パルス幅制御回路
１９０，６９０    駆動回路
２１８，６１８，７１８    ＯＲ回路
２５０，３５０    入力電圧検出回路
２５１，３５１，５７１，６１４，７１４    コンパレータ
２５３    エッジ間隔測定回路
２６０    放電回路
３３０，４３０    エッジ検出回路
３４０，４４０    タイマー回路
５７０    低電力モード制御回路
９００    スイッチング電源装置制御回路
９０２    整流回路
９１１    充電スイッチ
９１２    充電スイッチ制御回路
【図１】
2014188711.tif 000003
【図２】
2014188711.tif 000004
【図３】
2014188711.tif 000005
【図４】
2014188711.tif 000006
【図５】
2014188711.tif 000007
【図６】
2014188711.tif 000008
【図７】
2014188711.tif 000009
【図８】
2014188711.tif 000010
【図９】
2014188711.tif 000011
【図１０】
2014188711.tif 000012
【図１１】
2014188711.tif 000013
【図１２】
2014188711.tif 000014
【図１３】
2014188711.tif 000015
【図１４】
2014188711.tif 000016
【図１５】
2014188711.tif 000017
【図１６】
2014188711.tif 000018
【図１７】
2014188711.tif 000019
【図１８】
2014188711.tif 000020
【図１９】
2014188711.tif 000021
【図２０】
2014188711.tif 000022
【図２１】
2014188711.tif 000023
【図２２】
2014188711.tif 000024
【図２３】
2014188711.tif 000025
【図２４】
2014188711.tif 000026
【図２５】
2014188711.tif 000027
【図２６】
2014188711.tif 000028
【図２７】
2014188711.tif 000029
【図２８】
2014188711.tif 000030
【国際調査報告】
2014188711.tif 000031
2014188711.tif 000032