(57)【要約】  有機ＥＬ素子（ＯＥＬ）と、容量素子（Ｃｓ）と、ゲート電極が容量素子（Ｃｓ）の第一電極に、ソース電極が容量素子（Ｃｓ）の第二電極および有機ＥＬ素子（ＯＥＬ）のアノード電極にそれぞれ接続されている駆動トランジスタ（Ｔｒｄ）と、データ信号に応じた電圧を供給するための信号線と容量素子（Ｃｓ）の第一電極との導通および非導通を切り換える第一スイッチ素子（Ｔｒ１）と、抵抗を有し、初期化電圧を供給する電源線（ＶＩＮＩ）と容量素子（Ｃｓ）の第二電極との導通および非導通を切り換え可能に構成された抵抗部であって、容量素子（Ｃｓ）の第二電極と有機ＥＬ素子（ＯＥＬ）のアノード電極との接続点であるノード（Ｎ２）から、電源線（ＶＩＮＩ）までの電流経路上に配置された抵抗部とを有する表示画素（ＰＸ）を備える。
2016056211.tif 000002
【特許請求の範囲】
【請求項１】
表示画素と、前記表示画素の駆動を制御する制御部とを備える表示装置であって、
前記表示画素は、
発光素子と、
電圧を保持するための容量素子と、
ゲート電極が前記容量素子の第一電極と接続され、ソース電極が前記容量素子の第二電極および前記発光素子のアノード電極と接続されている駆動トランジスタと、
データ信号に応じた電圧を供給するための信号線と前記容量素子の前記第一電極との導通および非導通を切り換える第一スイッチ素子と、
抵抗を有し、初期化電圧を供給する電源線と前記容量素子の前記第二電極との導通および非導通を切り換え可能に構成された抵抗部であって、前記容量素子の前記第二電極と前記発光素子の前記アノード電極との接続点から、前記電源線までの電流経路上に配置された抵抗部とを有し、
前記制御部は、前記駆動トランジスタの閾値電圧の補正を行う、
表示装置。
【請求項２】
前記抵抗部の抵抗値は、前記駆動トランジスタにおける閾値電圧の変動量に対する、前記駆動トランジスタの前記閾値電圧の補正を行う期間の開始時におけるゲート電極およびソース電極間の電圧の変動量が、０．３倍から０．７倍までの値になるように設定される、
請求項１に記載の表示装置。
【請求項３】
前記抵抗部は、トランジスタである、
請求項１または２に記載の表示装置。
【請求項４】
前記トランジスタは、前記初期化電圧を供給する電源線と前記容量素子の前記第二電極との導通および非導通を切り換える第二スイッチ素子である、
請求項３に記載の表示装置。
【請求項５】
前記第二スイッチ素子のオン抵抗が、他のスイッチ素子のオン抵抗よりも高い、
請求項４に記載の表示装置。
【請求項６】
前記第二スイッチ素子のＷ／Ｌ比が、他のスイッチ素子のＷ／Ｌ比よりも小さい、
請求項４に記載の表示装置。
【請求項７】
前記抵抗部は、
前記初期化電圧を供給する電源線と前記容量素子の前記第二電極との導通および非導通を切り換える第二スイッチ素子と、
当該第二スイッチ素子と直列に接続された抵抗素子とを有する、
請求項１または２に記載の表示装置。
【請求項８】
前記抵抗部は、複数の前記表示画素の間で共有されている、
請求項１〜７の何れか１項に記載の表示装置。
【請求項９】
発光素子と、
電圧を保持するための容量素子と、
ゲート電極が前記容量素子の第一電極と接続され、ソース電極が前記容量素子の第二電極および前記発光素子のアノード電極と接続されている駆動トランジスタと、
データ信号に応じた電圧を供給するための信号線と前記容量素子の前記第一電極との導通および非導通を切り換える第一スイッチ素子と、
抵抗を有し、初期化電圧を供給する電源線と前記容量素子の前記第二電極との導通および非導通を切り換え可能に構成された抵抗部であって、前記容量素子の第二電極と前記発光素子のアノード電極との接続点から、前記電源線までの電流経路上に配置された抵抗部とを有する表示画素と、
前記表示画素の駆動を制御する制御部とを備える表示装置の制御方法であって、
前記制御部が、
前記容量素子の前記第一電極に対して参照電圧を印加し、前記第二スイッチ素子を導通状態に設定することにより前記第二電極に対して初期化電圧を印加した状態で、前記駆動トランジスタのドレイン電極に対して前記発光素子を駆動するための駆動電圧を印加する初期化ステップと、
前記初期化ステップの実行後に、前記第一電極に対する前記参照電圧の印加を維持し、かつ、前記駆動トランジスタのドレイン電極に対する前記駆動電圧の印加を維持した状態で、前記第二スイッチ素子を非導通状態にするステップとを実行する、
表示装置の制御方法。
【請求項１０】
前記初期化ステップは、
前記駆動トランジスタのドレイン電極に対する前記駆動電圧の印加を停止させた状態で、前記容量素子の前記第一電極に対して参照電圧を印加し、前記第二スイッチ素子を導通状態に設定することにより前記第二電極に対して初期化電圧を印加する第一初期化ステップと、
前記第一初期化ステップの実行後に、前記第一電極に対する前記参照電圧の印加を維持し、かつ、前記第二スイッチ素子を導通状態に維持した状態で、前記駆動トランジスタのドレイン電極に対する前記駆動電圧の印加を開始する第二初期化ステップとを含む、
請求項９に記載の表示装置の制御方法。
【請求項１１】
前記制御部は、前記第二初期化ステップにおいて、前記第二スイッチ素子のゲート電極に印可される電圧が、他のスイッチ素子のゲート電極に印可される電圧よりも低くなるように制御する、
請求項１０に記載の表示装置の制御方法。
【請求項１２】
前記第二スイッチ素子はトランジスタであり、
前記制御部は、前記第二初期化ステップにおいて前記第二スイッチ素子のゲート電極に印可される電圧が、前記第一初期化ステップにおいて前記第二スイッチ素子のゲート電極に印可される電圧よりも低くなるように制御する、
請求項１０に記載の表示装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機エレクトロルミネッセンス（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ、ＥＬ）素子を用いた表示装置およびその制御方法に関する。
【背景技術】
【０００２】
電流駆動型の発光素子を用いた表示装置として、有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子と記す。）を用いた有機ＥＬディスプレイが知られている（特許文献１参照）。この有機ＥＬディスプレイは、視野角特性が良好で、消費電力が少ないという利点を有する。【０００３】
有機ＥＬディスプレイは、有機ＥＬ素子および配線等が形成されたガラス基板からなる有機ＥＬパネル（表示パネル）、有機ＥＬパネルを駆動するＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）、および、制御部等を備えて構成されている。【０００４】
有機ＥＬパネルは、複数の表示画素がマトリクス状に配置されている。表示画素は、上述した有機ＥＬ素子と、画素信号に応じた電圧を蓄積する容量素子と、容量素子に保持された電荷量に応じた駆動電流を有機ＥＬ素子に供給する駆動トランジスタとを有する。【０００５】
アクティブマトリクス方式の有機ＥＬディスプレイでは、駆動トランジスタとして薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）が用いられる。ＴＦＴでは、成膜プロセス時の温度ばらつきや、エッチング処理時の残留溶液のばらつき、パターン密度のばらつきなどが原因で膜厚および膜質が面内で変動するため、表示パネル面内で閾値電圧がばらつく。加えて、通電時のゲート−ソース間電圧等のストレスにより、閾値電圧は経時的にシフトする。そして、閾値電圧のプロセスに起因する初期ばらつきや、経時的なシフトは、有機ＥＬへの供給電流量変動の原因となるため、表示装置の輝度制御に影響し、表示品質を悪化させる。【０００６】
従来の有機ＥＬディスプレイでは、初期化後に、閾値電圧に応じて駆動トランジスタのソース電極の電圧を調整する閾値電圧補償が行われている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００８−２８７１３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、閾値電圧は、駆動トランジスタの特性ばらつきおよび輝度値の累積値等に応じて異なるため、有機ＥＬパネル内においてばらつく事になる。閾値電圧がばらつくと、複数の有機ＥＬ素子について閾値電圧補償をより確実に行うために、閾値電圧補償を行う期間（以下、「閾値電圧補償期間」と称する）を長くする必要があるという問題がある。【０００９】
そこで、本発明は、閾値電圧補償期間を増加させることなく、閾値電圧補償を精度良く行うことができる表示装置を提供する。
【課題を解決するための手段】
【００１０】
本発明の一態様に係る表示装置は、表示画素と、前記表示画素の駆動を制御する制御部とを備える表示装置であって、前記表示画素は、発光素子と、電圧を保持するための容量素子と、ゲート電極が前記容量素子の第一電極と接続され、ソース電極が前記容量素子の第二電極および前記発光素子のアノード電極と接続されている駆動トランジスタと、データ信号に応じた電圧を供給するための信号線と前記容量素子の前記第一電極との導通および非導通を切り換える第一スイッチ素子と、抵抗を有し、初期化電圧を供給する電源線と前記容量素子の前記第二電極との導通および非導通を切り換え可能に構成された抵抗部であって、前記容量素子の前記第二電極と前記発光素子の前記アノード電極との接続点から、前記電源線までの電流経路上に配置された抵抗部とを有し、前記制御部は、前記駆動トランジスタの閾値電圧の補正を行う。【００１１】
なお、これらの包括的または具体的な態様は、表示装置の制御方法として実現されてもよい。
【発明の効果】
【００１２】
本発明の表示装置等によれば、閾値電圧補償期間を増加させることなく、閾値電圧補償を精度良く行うことができる。
【図面の簡単な説明】
【００１３】
【図１】図１は、比較例における有機ＥＬディスプレイの構成の一例を示すブロック図である。
【図２】図２は、比較例における有機ＥＬディスプレイの信号波形を示すグラフである。
【図３】図３は、比較例における駆動トランジスタのソース電極の電圧の閾値電圧補償期間における変化を示す図である。
【図４】図４は、実施の形態における有機ＥＬディスプレイの構成の一例を示すブロック図である。
【図５】図５は、閾値電圧補償期間における駆動トランジスタのゲートソース間の電圧Ｖｇｓ−閾値電圧Ｖｔｈの理想的な時間変化を示すグラフである。
【図６】図６は、閾値電圧補償期間における駆動トランジスタのソース電極とドレイン電極との間に流れる電流Ｉｄｓの理想的な時間変化を示すグラフである。
【図７】図７は、閾値電圧補償期間における駆動トランジスタのドレインソース間の電圧の時間変化を示すグラフである。
【図８】図８は、閾値電圧補償期間における駆動トランジスタのソース電極とドレイン電極との間に流れる電流Ｉｄｓの実際の時間変化を示すグラフである。
【図９】図９は、閾値電圧補償期間における駆動トランジスタのゲートソース間の電圧Ｖｇｓ−閾値電圧Ｖｔｈの実際の時間変化を示すグラフである。
【図１０】図１０は、比較例および本実施の形態における閾値電圧補償期間のＶｇｓ−Ｖｔｈの推移を示すグラフである。
【図１１】図１１は、実施の形態において、閾値電圧のばらつきΔＶｔｈが０Ｖのときと２ＶのときのＶｔｈ検出（閾値電圧補償値）のずれを示すグラフである。
【図１２】図１２は、実施の形態において、閾値電圧補償期間における駆動トランジスタのドレインソース間の電圧の時間変化を示すグラフである。
【図１３】図１３は、走査線数Ｖｌｉｎｅが２１６０本の場合において、駆動周波数Ｆｒｅｑ毎に必要なαの値を算出した結果を示すグラフである。
【図１４】図１４は、駆動周波数Ｆｒｅｑを１２０Ｈｚに固定した場合において、走査線数Ｖｌｉｎｅ毎に必要なαの値を算出した結果を示すグラフである。
【図１５】図１５は、実施の形態における、Ｃｓ初期化電圧と閾値電圧Ｖｔｈとの関係を示すグラフである。
【図１６】図１６は、実施の形態における、∂Ｖｇｓ／∂Ｖｔｈの値と、第二スイッチ素子のチャネル長ＬＲとの相関関係を示すグラフである。
【図１７】図１７は、実施の形態における有機ＥＬディスプレイの信号波形を示すグラフである。
【図１８】図１８は、実施の形態における、第一初期化期間における表示画素の状態を示す回路図である。
【図１９】図１９は、実施の形態における、第二初期化期間における表示画素の状態を示す回路図である。
【図２０】図２０は、実施の形態における、駆動トランジスタのソース電極の電圧の第二初期化期間および閾値電圧補償期間における変化を示す図である。
【図２１】図２１は、抵抗部の他の一例を示す回路図である。
【図２２】図２２は、抵抗部の他の一例を示す回路図である。
【図２３】図２３は、抵抗部の他の一例を示す回路図である。
【図２４】図２４は、変形例における、２つの表示画素で１つの抵抗部を共有する場合の例を示す回路図である。
【図２５】図２５は、有機ＥＬディスプレイの信号波形の他の一例を示す回路図である。
【発明を実施するための形態】
【００１４】
（課題の詳細）
以下、課題の詳細について、図１〜図３を用いて説明する。
【００１５】
［比較例における有機ＥＬディスプレイの構成］
図１は、比較例における有機ＥＬディスプレイ１００の構成の一例を示すブロック図である。図１に示すように、有機ＥＬディスプレイ１００は、有機ＥＬパネル１１０と、データ線駆動回路１２０と、走査線駆動回路１３０と、制御部２００とを備えている。
【００１６】
有機ＥＬパネル１１０は、複数の表示画素Ｐ０がマトリクス状に配置されている。なお、表示画素Ｐ０は、ここでは、１つの色を構成するサブ画素である。赤色、緑色、青色に対応する３つのサブ画素で１つの画素が構成されている。
【００１７】
表示画素Ｐ０は、有機ＥＬ素子ＯＥＬと、容量素子Ｃｓと、駆動トランジスタＴｒｄと、第一スイッチ素子Ｔｒ１と、第二スイッチ素子Ｔｒ２０と、第三スイッチ素子Ｔｒ３と、第四スイッチ素子Ｔｒ４とを備えている。
【００１８】
有機ＥＬ素子ＯＥＬは、駆動電流に応じて発光する発光素子である。駆動電流は、駆動トランジスタＴｒｄから供給される。有機ＥＬ素子ＯＥＬは、アノード電極が駆動トランジスタＴｒｄのソース電極に、カソード電極が電源線ＶＥＬ（ＶＥＬは、例えば、接地電圧）にそれぞれ接続されている。
【００１９】
容量素子Ｃｓは、データ線Ｄａｔａの電圧に応じた電荷が蓄積される容量素子である。容量素子Ｃｓは、第一電極が駆動トランジスタのゲート電極に、第二電極が駆動トランジスタＴｒｄのソース電極にそれぞれ接続されている。
【００２０】
駆動トランジスタＴｒｄは、データ線Ｄａｔａの電圧に応じて蓄積された容量素子Ｃｓの電荷の量に応じた駆動電流を有機ＥＬ素子ＯＥＬに供給する。駆動トランジスタＴｒｄは、薄膜トランジスタであり、ゲート電極が容量素子Ｃｓの第一電極に、ソース電極が有機ＥＬ素子ＯＥＬのアノード電極に、ドレイン電極が電源線ＶＴＦＴにそれぞれ接続されている。
【００２１】
第一スイッチ素子Ｔｒ１は、走査線Ｓｃａｎの電圧に応じてデータ線Ｄａｔａと容量素子Ｃｓの第一電極との導通および非導通を切り替えることにより、表示画素Ｐ０の選択および非選択を切り替える。より詳細には、第一スイッチ素子Ｔｒ１は、薄膜トランジスタであり、ゲート電極が走査線Ｓｃａｎに、ソース電極がデータ線Ｄａｔａに、ドレイン電極が容量素子Ｃｓの第一電極にそれぞれ接続されている。
【００２２】
第二スイッチ素子Ｔｒ２０は、信号線Ｉｎｉｔの電圧に応じて、容量素子Ｃｓの第二電極（ノードＮ２）と電源線ＶＩＮＩとの間の導通および非導通を切り替える。
【００２３】
第三スイッチ素子Ｔｒ３は、信号線Ｒｅｆの電圧に応じて、容量素子Ｃｓの第一電極（ノードＮ１）と電源線ＶＲＥＦとの間の導通および非導通を切り替える。
【００２４】
第四スイッチ素子Ｔｒ４は、信号線Ｅｎａｂｌｅの電圧に応じて、駆動トランジスタＴｒｄのドレイン電極と電源線ＶＴＦＴとの間の導通および非導通を切り替える。
【００２５】
データ線駆動回路１２０は、複数のデータ線Ｄａｔａに対し、制御部２００から出力されるデータ信号に応じた電圧を供給する。
【００２６】
走査線駆動回路１３０は、複数の走査線Ｓｃａｎおよび信号線Ｉｎｉｔ、信号線、Ｒｅｆ、信号線Ｅｎａｂｌｅに対し、制御部２００から出力される駆動信号に応じた電圧を供給する。
【００２７】
制御部２００は、有機ＥＬパネル１１０における映像の表示を制御する回路であり、例えば、ＴＣＯＮ（タイミングコントローラ）等を用いて構成される。なお、制御部２００は、マイクロコントローラを含むコンピュータシステム、あるいは、システムＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ：大規模集積回路）等を用いて構成されていても構わない。
【００２８】
［比較例における有機ＥＬディスプレイの動作］
図２は、比較例における有機ＥＬディスプレイ１００の信号波形を示すグラフである。図２において、ＶＡ、ＶＢ、ＶＣは、それぞれ、駆動トランジスタＴｒｄのゲート電極の電圧、ソース電極の電圧、ドレイン電極の電圧を示している。
【００２９】
図２に示すように、比較例における有機ＥＬディスプレイ１００では、外部から入力される映像信号の各フレームについて、初期化、閾値電圧補償、書き込みおよび発光がこの順に実行される。以下の説明では、初期化を行う初期化期間、閾値電圧補償を行う閾値電圧補償期間、書き込みを行う書込期間、および、有機ＥＬ素子ＯＥＬを発光させる発光期間について説明し、他の期間についての説明は省略する。
【００３０】
（期間Ｔ２２：初期化期間）
図２に示す時刻ｔ１〜時刻ｔ２の期間Ｔ２２は、初期化期間である。初期化期間では、制御部２００は、第一スイッチ素子Ｔｒ１および第四スイッチ素子Ｔｒ４を非導通状態、第二スイッチ素子Ｔｒ２０および第三スイッチ素子Ｔｒ３を導通状態にすることにより、容量素子Ｃｓを初期化する。具体的には、制御部２００は、走査線Ｓｃａｎおよび信号線Ｅｎａｂｌｅの電圧をＬレベルに設定させることにより、第一スイッチ素子Ｔｒ１および第四スイッチ素子Ｔｒ４を非導通状態にする。また、制御部２００は、信号線Ｉｎｉｔおよび信号線Ｒｅｆの電圧をＨレベルに設定させることにより、第二スイッチ素子Ｔｒ２０および第三スイッチ素子Ｔｒ３を導通状態にする。
【００３１】
（期間Ｔ２４：閾値電圧補償期間）
図２に示す時刻ｔ３〜時刻ｔ４の期間Ｔ２４は、駆動トランジスタＴｒｄの閾値電圧の変動による影響を補償するための閾値電圧補償期間である。閾値電圧補償期間では、制御部２００は、第一スイッチ素子Ｔｒ１および第二スイッチ素子Ｔｒ２０を非導通状態に、第三スイッチ素子Ｔｒ３および第四スイッチ素子Ｔｒ４を導通状態にする。閾値電圧補償期間を設けることで、上述した閾値電圧のばらつきが輝度制御に与える影響を低減することができる。具体的には、制御部２００は、走査線Ｓｃａｎおよび信号線Ｉｎｉｔの電圧をＬレベルに設定させることにより、第一スイッチ素子Ｔｒ１および第二スイッチ素子Ｔｒ２０を非導通状態にする。また、制御部２００は、信号線Ｒｅｆおよび信号線Ｅｎａｂｌｅの電圧をＨレベルに設定させることにより、第三スイッチ素子Ｔｒ３および第四スイッチ素子Ｔｒ４を導通状態にする。
【００３２】
このとき、第四スイッチ素子Ｔｒ４が導通状態になることから、駆動トランジスタＴｒｄにドレイン電流が流れ、駆動トランジスタＴｒｄの閾値電圧に応じて、容量素子Ｃｓの第二電極の電圧値が上昇する。これにより、閾値電圧の補償を行うことができる。
【００３３】
（期間Ｔ２７：書込期間）
図２に示す時刻ｔ６〜時刻ｔ７の期間Ｔ２７は、容量素子Ｃｓにデータ線Ｄａｔａの電圧に応じた電荷を蓄積する書込期間である。書込期間では、制御部２００は、第一スイッチ素子Ｔｒ１を導通状態に、第二スイッチ素子Ｔｒ２０、第三スイッチ素子Ｔｒ３および第四スイッチ素子Ｔｒ４を非導通状態にする。具体的には、制御部２００は、走査線Ｓｃａｎの電圧をＨレベルに設定させることにより、第一スイッチ素子Ｔｒ１を導通状態にする。また、制御部２００は、信号線Ｉｎｉｔ、信号線Ｒｅｆおよび信号線Ｅｎａｂｌｅの電圧をＬレベルに設定させることにより、第二スイッチ素子Ｔｒ２０、第三スイッチ素子Ｔｒ３および第四スイッチ素子Ｔｒ４を非導通状態にする。さらに、制御部２００は、データ線駆動回路１２０により、選択された表示画素Ｐ０の輝度値に応じた電圧を信号線Ｄａｔａに印加させる。
【００３４】
このとき、容量素子Ｃｓの第一電極に、信号線Ｄａｔａの電圧に応じた電荷が蓄積される。
【００３５】
（期間Ｔ２９：発光期間）
図２に示す時刻ｔ８〜時刻ｔ９の期間Ｔ２９は、有機ＥＬ素子ＯＥＬを発光させる発光期間である。発光期間では、制御部２００は、第四スイッチ素子Ｔｒ４を導通状態に、第一スイッチ素子Ｔｒ１、第二スイッチ素子Ｔｒ２０、および第三スイッチ素子Ｔｒ３を非導通状態にする。具体的には、制御部２００は、信号線Ｅｎａｂｌｅの電圧をＨレベルに設定させることにより、第四スイッチ素子Ｔｒ４を導通状態にする。また、制御部２００は、走査線Ｓｃａｎ、信号線Ｉｎｉｔおよび信号線Ｒｅｆの電圧をＬレベルに設定させることにより、第一スイッチ素子Ｔｒ１、第二スイッチ素子Ｔｒ２０および第三スイッチ素子Ｔｒ３を非導通状態にする。
【００３６】
このとき、駆動トランジスタＴｒｄのドレインソース間に容量素子Ｃｓの第一電極に蓄積された電荷に応じた駆動電流が流れる。そして、有機ＥＬ素子ＯＥＬに当該駆動電流が供給されることにより、有機ＥＬ素子ＯＥＬは、駆動電流の電流量に応じた輝度で発光する。
【００３７】
［閾値電圧補償における課題］
図３は、比較例における駆動トランジスタＴｒｄのソース電極の電圧の閾値電圧補償期間における変化を示している。図３のグラフは、図２の破線で囲んだ部分のグラフに対応している。なお、図２では、１つの素子について図示しているが、図３では、閾値電圧が異なる３つの場合について示している。
【００３８】
図３に示すように、駆動トランジスタＴｒｄの閾値電圧がＶｔｈ１の表示画素は、電圧値がＶＲＥＦ−Ｖｔｈ１となるまでに、Ｔｔｈ１の時間がかかる。駆動トランジスタＴｒｄの閾値電圧がＶｔｈ２の表示画素は、電圧値がＶＲＥＦ−Ｖｔｈ２となるまでに、Ｔｔｈ２の時間がかかる。駆動トランジスタＴｒｄの閾値電圧がＶｔｈ３の表示画素は、電圧値がＶＲＥＦ−Ｖｔｈ３となるまでに、Ｔｔｈ３の時間がかかる。図３では、Ｔｔｈ１＞Ｔｔｈ２＞Ｔｔｈ３となっている。
【００３９】
近年、有機ＥＬディスプレイの高精細化および大型化が進んでおり、１水平走査期間（以下、適宜「１Ｈ」と称する）が短くなる傾向がある。簡略化のためにブランキング期間を無視すると、１Ｈは、パネル駆動周波数Ｆｒｅｑ、走査線数Ｖｌｉｎｅを用いて、１Ｈ＝１ｓｅｃ／Ｆｒｅ１／Ｖｌｉｎｅで表わされる。当該式から、有機ＥＬディスプレイの高精細化によりパネル駆動周波数Ｆｒｅｑおよび走査線数Ｖｌｉｎｅが増大するほど、１Ｈが短くなることが分かる。
【００４０】
十分な発光期間を確保するために、例えば閾値電圧補償期間を１Ｈに設定する場合、１水平走査期間が短くなると、閾値電圧補償の期間も短くなる。さらに、近年、有機ＥＬディスプレイの大型化が進んでおり、走査線数Ｖｌｉｎｅおよび１走査線当たりの表示画素の数が多くなっている。大型化が進むほど、閾値電圧の補償を行うために必要な電流量が有機ＥＬディスプレイ全体で多くなるため、閾値電圧補償にかかる期間のばらつきが大きくなる。また、大型化により有機ＥＬディスプレイを構成する素子同士の距離が離れるため、プロセスに起因する膜厚や膜質のばらつきが大きくなり、駆動トランジスタの閾値電圧のばらつきも大きくなる。
【００４１】
閾値電圧補償を十分な精度で行うためには、図３において、最も閾値電圧補償期間の長いＶｔｈ１の駆動トランジスタＴｒｄの電圧が集束するまで、十分な閾値電圧補償期間を確保する必要がある。あるいは、１Ｈ内に、全ての駆動トランジスタＴｒｄの電圧を収束させることが重要である。
【００４２】
しかし、上述したように、有機ＥＬディスプレイの高精細化により、閾値電圧補償期間が短くなる傾向にあり、十分な閾値電圧補償期間を確保することが困難になってきている。また、有機ＥＬディスプレイの大型化により、駆動トランジスタＴｒｄが収束するまでの期間のばらつきが大きくなっているため、１Ｈ内に、全ての駆動トランジスタＴｒｄの電圧を収束させることは困難である。
【００４３】
このため、特に、図３に示す閾値電圧Ｖｔｈ１の駆動トランジスタでは、ソース電極の電圧がＶＲＥＦ−Ｖｔｈ１に到達する前に、閾値電圧補償期間が終了してしまい、閾値電圧の補償が十分な精度で行えない場合があるという問題がある。つまり、従来の有機ＥＬディスプレイでは、駆動トランジスタの閾値電圧のばらつきにより、閾値電圧補償において精度が低下するという問題がある。
【００４４】
このため、閾値電圧補償期間が短くなっても閾値電圧補償の精度を十分に確保できる技術が求められている。
【００４５】
このような問題を解決するために、本発明の一態様に係る表示装置は、表示画素と、前記表示画素の駆動を制御する制御部とを備える表示装置であって、前記表示画素は、発光素子と、電圧を保持するための容量素子と、ゲート電極が前記容量素子の第一電極と接続され、ソース電極が前記容量素子の第二電極および前記発光素子のアノード電極と接続されている駆動トランジスタと、データ信号に応じた電圧を供給するための信号線と前記容量素子の前記第一電極との導通および非導通を切り換える第一スイッチ素子と、抵抗を有し、初期化電圧を供給する電源線と前記容量素子の前記第二電極との導通および非導通を切り換え可能に構成された抵抗部であって、前記容量素子の前記第二電極と前記発光素子の前記アノード電極との接続点から、前記電源線までの電流経路上に配置された抵抗部とを有し、前記制御部は、前記駆動トランジスタの閾値電圧の補正を行う。
【００４６】
上記構成の表示装置は、初期化電圧を供給する電源線と容量素子の第二電極との導通および非導通を切り換え可能に構成された抵抗部であって、容量素子の第二電極と発光素子のアノード電極との接続点から、電源線までの電流経路上に配置された抵抗部を有する。
【００４７】
従来は、初期化期間において駆動トランジスタのソース電極の電圧は、駆動トランジスタの閾値電圧にかかわらず一定の値に調整されていた。これに対し、上記構成の表示装置では、抵抗部を備えることにより、駆動トランジスタのソース電極の電圧を駆動トランジスタの閾値電圧の変動量に応じて調整することができる。これにより、上記構成の表示装置では、閾値電圧の補償を十分な精度で行うことが可能になる。
【００４８】
具体的には、上記構成の表示装置では、初期化期間において、当該抵抗部に貫通電流に応じた電圧降下が生じる。つまり、駆動トランジスタのソース電極の電圧が上昇する。
【００４９】
駆動トランジスタのソース電極の電圧が上昇すると、初期化期間の後に設定された閾値電圧補償において、ソース電極の電圧の上昇幅が小さくなる。つまり、閾値電圧補償にかかる期間が短くなる。そうすると、上記構成の表示装置は、閾値電圧補償期間を延ばすことなく、閾値電圧補償をより確実に行うことができる。あるいは、上記構成の表示装置は、閾値電圧補償期間を短くすることができる。
【００５０】
さらに具体的には、上記構成の表示装置では、初期化期間において、駆動トランジスタのソース電極の電圧は、ＶＴＦＴ−（ＶＩＮＩ＋Ｒｏｎ×Ｉｄ）となる。ＶＴＦＴは、駆動トランジスタのドレイン電極に駆動電圧を供給する電源線ＶＴＦＴの電圧である。ＶＩＮＩは、容量素子の第二電極に初期化電圧を供給する電源線ＶＩＮＩの電圧である。Ｒｏｎは抵抗部の抵抗値である。Ｉｄは貫通電流の電流値である。
【００５１】
貫通電流は、駆動トランジスタのドレイン電極に駆動電圧を供給する電源線から、駆動トランジスタおよび第二スイッチ素子を介して、初期化電圧を供給する電源線に流れる電流である。貫通電流の電流値は、駆動トランジスタの閾値電圧に応じて変化する。具体的には、貫通電流の電流値は、駆動トランジスタの閾値電圧が大きいほど小さくなり、閾値電圧が小さいほど大きくなる。
【００５２】
つまり、上記構成の表示装置では、閾値電圧が大きいほど、Ｒｏｎ×Ｉｄ（抵抗部における電圧降下量）が小さくなり、初期化期間の後に設定された閾値電圧補償期間の開始時における駆動トランジスタのソース電極の電圧は小さくなる。図３を参照すると、グラフａ１〜ａ３の初期値が、閾値電圧の値に応じて増加することになる。図３では、閾値電圧補償期間の開始時における駆動トランジスタのソース電極の電圧は全て同じであるが、上記構成の表示装置では、閾値電圧の小さいＶｔｈ１のグラフａ１の方が、閾値電圧の大きいＶｔｈ３のグラフａ３よりも、初期値が小さくなる。これにより、閾値電圧が小さいほど、駆動トランジスタのソース電極がＶＲＥＦ−Ｖｔｈに到達する時間が従来よりも短くなる。これにより、閾値電圧Ｖｔｈが小さく、駆動トランジスタのソース電極の電圧が所望の電圧に到達するまでの閾値電圧補償にかかる期間が長い表示画素ほど、比較例に対して閾値電圧補償にかかる期間を短くすることができる。
【００５３】
つまり、上記構成の表示装置では、大型化および高精細化により閾値電圧補償期間が短くなった場合でも、閾値電圧の補償を十分な精度で行うことが可能になる。
【００５４】
例えば、前記抵抗部の抵抗値は、前記駆動トランジスタにおける閾値電圧の変動量に対する、前記駆動トランジスタの前記閾値電圧の補正を行う期間の開始時におけるゲート電極およびソース電極間の電圧の変動量が、０．３倍から０．７倍までの値になるように設定してもよい。
【００５５】
ここで、抵抗部の抵抗値は、閾値電圧補償にかかる期間の短縮を十分に行え、かつ、抵抗部のレイアウトサイズが、１画素あたり（表示画素ＰＸ）のレイアウトサイズを超えないような値であると共に、閾値電圧補償に必要な初期化電圧を印可できるような値であることが好ましい。具体的には、駆動トランジスタの閾値電圧の変動量に対する、閾値電圧補償開始時の駆動トランジスタのゲートソース間電圧の変動量（＝∂Ｖｇｓ／∂Ｖｔｈ）が、０．３倍以上になるように抵抗部の抵抗値を設定すれば、閾値電圧補償にかかる期間の短縮を十分に行えると考えられる。また、∂Ｖｇｓ／∂Ｖｔｈが０．７倍以下になるように抵抗部の抵抗値を設定すれば、抵抗部の追加によるレイアウトサイズの増大を抑えつつ、閾値電圧補償に必要な初期化電圧を印可できると考えられる。
【００５６】
例えば、前記抵抗部は、トランジスタであってもよい。また、当該トランジスタは、前記初期化電圧を供給する電源線と前記容量素子の前記第二電極との導通および非導通を切り換える第二スイッチ素子であってもよい。また、前記第二スイッチ素子のオン抵抗が、他のスイッチ素子のオン抵抗よりも高くてもよいし、前記第二スイッチ素子のＷ／Ｌ比が、他のスイッチ素子のＷ／Ｌ比よりも小さくてもよい。
【００５７】
第二スイッチ素子および抵抗部を、他のスイッチ素子よりもオン抵抗が大きいトランジスタを用いて一体に構成すれば、部品点数を少なくすることができる。具体的には、第二スイッチ素子を構成するトランジスタのＷ／Ｌ比を、他のスイッチ素子のＷ／Ｌ比よりも小さくすればよい。
【００５８】
例えば、前記抵抗部は、前記初期化電圧を供給する電源線と前記容量素子の前記第二電極との導通および非導通を切り換える第二スイッチ素子と、当該第二スイッチ素子と直列に接続された抵抗素子とを有してもよい。
【００５９】
第二スイッチ素子とは別の素子を設けるように構成すれば、第二スイッチ素子をスイッチとして利用できる。また、抵抗素子を設けるのみで構成できるので、装置構成が複雑になるのを防止できる。
【００６０】
例えば、前記抵抗部は、複数の前記表示画素の間で共有されていてもよい。
【００６１】
抵抗部を複数の表示画素の間で共有すれば、追加回路を小さくすることができる。
【００６２】
また、本発明の一態様に係る表示装置の制御方法は、発光素子と、電圧を保持するための容量素子と、ゲート電極が前記容量素子の第一電極と接続され、ソース電極が前記容量素子の第二電極および前記発光素子のアノード電極と接続されている駆動トランジスタと、データ信号に応じた電圧を供給するための信号線と前記容量素子の前記第一電極との導通および非導通を切り換える第一スイッチ素子と、抵抗を有し、初期化電圧を供給する電源線と前記容量素子の前記第二電極との導通および非導通を切り換え可能に構成された抵抗部であって、前記容量素子の第二電極と前記発光素子のアノード電極との接続点から、前記電源線までの電流経路上に配置された抵抗部とを有する表示画素と、前記表示画素の駆動を制御する制御部とを備える表示装置の制御方法であって、前記制御部が、前記容量素子の前記第一電極に対して参照電圧を印加し、前記第二スイッチ素子を導通状態に設定することにより前記第二電極に対して初期化電圧を印加した状態で、前記駆動トランジスタのドレイン電極に対して前記発光素子を駆動するための駆動電圧を印加する初期化ステップと、前記初期化ステップの実行後に、前記第一電極に対する前記参照電圧の印加を維持し、かつ、前記駆動トランジスタのドレイン電極に対する前記駆動電圧の印加を維持した状態で、前記第二スイッチ素子を非導通状態にするステップとを実行する。
【００６３】
当該制御方法においても、上述した表示装置と同様に、簡単な構成で製造コストを増大させることなく、駆動トランジスタの閾値電圧の変動に対応することができる。
【００６４】
例えば、前記初期化ステップは、前記駆動トランジスタのドレイン電極に対する前記駆動電圧の印加を停止させた状態で、前記容量素子の前記第一電極に対して参照電圧を印加し、前記第二スイッチ素子を導通状態に設定することにより前記第二電極に対して初期化電圧を印加する第一初期化ステップと、前記第一初期化ステップの実行後に、前記第一電極に対する前記参照電圧の印加を維持し、かつ、前記第二スイッチ素子を導通状態に維持した状態で、前記駆動トランジスタのドレイン電極に対する前記駆動電圧の印加を開始する第二初期化ステップとを含んでいてもよい。
【００６５】
上記構成の表示装置では、第一初期化ステップおよび第二初期化ステップを実行するので、抵抗部により、駆動トランジスタのソース電極の電圧を駆動トランジスタの閾値電圧の変動量に応じて調整することができる。
【００６６】
例えば、前記制御部は、前記第二初期化ステップにおいて、前記第二スイッチ素子のゲート電極に印可される電圧が、他のスイッチ素子のゲート電極に印可される電圧よりも低くなるように制御してもよいし、または、前記第二スイッチ素子はトランジスタであり、前記制御部は、前記第二初期化ステップにおいて前記第二スイッチ素子のゲート電極に印可される電圧が、前記第一初期化ステップにおいて前記第二スイッチ素子のゲート電極に印可される電圧よりも低くなるように制御してもよい。
【００６７】
上記構成の表示装置は、第二スイッチ素子を、トランジスタを用いて一体に構成すれば、部品点数を少なくすることができ、第二スイッチ素子において電圧降下を良好に生じさせることができる。
【００６８】
以下、実施の形態について、図面を参照しながら具体的に説明する。
【００６９】
なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置および接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
【００７０】
（実施の形態）
実施の形態の有機ＥＬディスプレイについて、図４〜図２０を用いて説明する。
【００７１】
本実施の形態の有機ＥＬディスプレイは、抵抗を有し、初期化電圧を供給する電源線と容量素子の第二電極との導通および非導通を切り換え可能に構成された抵抗部であって、容量素子の第二電極と前記発光素子のアノード電極との接続点から、前記電源線までの電流経路上に配置された抵抗部を備える。これにより、第一初期化期間の終了後、閾値電圧補償期間の開始前に、閾値電圧の変動に応じて駆動トランジスタのソース電極に電圧を印加することができる。
【００７２】
［１．有機ＥＬディスプレイの構成］
図４は、本実施の形態における有機ＥＬディスプレイ１０の構成の一例を示すブロック図である。図４に示すように、有機ＥＬディスプレイ１０は、有機ＥＬパネル１１と、データ線駆動回路１２と、走査線駆動回路１３と、制御部２０とを備えている。
【００７３】
有機ＥＬパネル１１は、比較例の有機ＥＬパネル１１０と同様に、複数の表示画素ＰＸがマトリクス状に配置されている。なお、表示画素ＰＸは、比較例と同様に、１つの色を構成するサブ画素である。赤色、緑色、青色に対応する３つのサブ画素で１つの画素が構成されている。
【００７４】
表示画素ＰＸは、有機ＥＬ素子ＯＥＬと、容量素子Ｃｓと、駆動トランジスタＴｒｄと、第一スイッチ素子Ｔｒ１と、第二スイッチ素子Ｔｒ２と、第三スイッチ素子Ｔｒ３と、第四スイッチ素子Ｔｒ４とを備えている。表示画素ＰＸの構成要素のうち、第二スイッチ素子Ｔｒ２以外の構成要素については、比較例と構成が同じである。
【００７５】
有機ＥＬ素子ＯＥＬは、比較例の有機ＥＬ素子ＯＥＬと同様に、駆動電流に応じて発光する発光素子である。駆動電流は、駆動トランジスタＴｒｄから供給される。有機ＥＬ素子ＯＥＬは、アノード電極が駆動トランジスタＴｒｄのソース電極に、カソード電極が電源線ＶＥＬにそれぞれ接続されている。
【００７６】
容量素子Ｃｓは、比較例の容量素子Ｃｓと同様に、データ線Ｄａｔａの電圧に応じた電荷が蓄積される容量素子である。容量素子Ｃｓは、第一電極が駆動トランジスタのゲート電極に、第二電極が駆動トランジスタＴｒｄのソース電極にそれぞれ接続されている。
【００７７】
駆動トランジスタＴｒｄは、比較例の駆動トランジスタＴｒｄと同様に、データ線Ｄａｔａの電圧に応じて蓄積された容量素子Ｃｓの電荷の量に応じた駆動電流を有機ＥＬ素子ＯＥＬに供給する。駆動トランジスタＴｒｄは、薄膜トランジスタであり、ゲート電極が容量素子Ｃｓの第一電極に、ソース電極が有機ＥＬ素子ＯＥＬのアノード電極に、ドレイン電極が、駆動電圧を供給する電源線ＶＴＦＴにそれぞれ接続されている。
【００７８】
第一スイッチ素子Ｔｒ１は、比較例の第一スイッチ素子Ｔｒ１と同様に、走査線Ｓｃａｎの電圧に応じてデータ線Ｄａｔａと容量素子Ｃｓの第一電極との導通および非導通を切り替えることにより、表示画素ＰＸの選択および非選択を切り替える。より詳細には、第一スイッチ素子Ｔｒ１は、薄膜トランジスタであり、ゲート電極が走査線Ｓｃａｎに、ソース電極がデータ線Ｄａｔａに、ドレイン電極が容量素子Ｃｓの第一電極にそれぞれ接続されている。
【００７９】
第二スイッチ素子Ｔｒ２は、信号線Ｉｎｉｔの電圧に応じて、容量素子Ｃｓの第二電極（ノードＮ２）と初期化電圧を供給する電源線ＶＩＮＩとの間の導通および非導通を切り替える。第二スイッチ素子Ｔｒ２は、薄膜トランジスタであり、他のスイッチ素子よりも高いオン抵抗を持つ。なお、本実施の形態では、制御部２０は、第一初期化期間において、第四スイッチ素子Ｔｒ４を非導通とし、容量素子Ｃｓの充放電のみを行う。つまり、第二スイッチ素子Ｔｒ２を抵抗ではなくスイッチとして機能させる。また、制御部２０は、第二初期化期間において、第四スイッチ素子Ｔｒ４を導通させ、第二スイッチ素子Ｔｒ２に貫通電流を流すことで、第二スイッチ素子Ｔｒ２を抵抗として機能させる。つまり、第二初期化期間において、第二スイッチ素子Ｔｒ２は、上述した抵抗部として機能する。第二スイッチ素子Ｔｒ２の詳細については、後述する。
【００８０】
第三スイッチ素子Ｔｒ３は、比較例の第三スイッチ素子Ｔｒ３と同様に、信号線Ｒｅｆの電圧に応じて、容量素子Ｃｓの第一電極（ノードＮ１）と参照電圧を供給する電源線ＶＲＥＦとの間の導通および非導通を切り替える。
【００８１】
第四スイッチ素子Ｔｒ４は、比較例の第四スイッチ素子Ｔｒ４と同様に、信号線Ｅｎａｂｌｅの電圧に応じて、駆動トランジスタＴｒｄのドレイン電極と電源線ＶＴＦＴとの間の導通および非導通を切り替える。
【００８２】
データ線駆動回路１２は、比較例と同様に、複数のデータ線Ｄａｔａに対し、制御部２０から出力されるデータ信号に応じた電圧を供給する。
【００８３】
走査線駆動回路１３は、比較例と同様に、複数の走査線Ｓｃａｎに対し、制御部２０から出力される駆動信号に応じた電圧を供給する。
【００８４】
制御部２０は、比較例と同様に、有機ＥＬパネル１１における映像の表示を制御する回路であり、例えば、ＴＣＯＮ（タイミングコントローラ）等を用いて構成される。なお、制御部２０は、マイクロコントローラを含むコンピュータシステム、あるいは、システムＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ：大規模集積回路）等を用いて構成されていても構わない。あるいは、制御部２０は、ＣＰＵまたはプロセッサなどのプログラム実行部が、ハードディスクまたは半導体メモリなどの記録媒体に記録されたソフトウェアプログラムを読み出して実行することによって実現されてもよい。
【００８５】
［１−１．第二スイッチ素子の詳細構成］
第二スイッチ素子Ｔｒ２の詳細な構成について、図５〜図１３を用いて説明する。
【００８６】
上述したように、本実施の形態の第二スイッチ素子Ｔｒ２は、他のスイッチ素子よりもオン抵抗が高いトランジスタであり、第二初期化期間において抵抗部として機能する。言い換えると、第二スイッチ素子Ｔｒ２のＷ／Ｌ比は、他のスイッチ素子に比べて小さい。
【００８７】
課題の詳細において説明した閾値電圧のばらつきによる閾値電圧補償における精度の低下を低減するためには、第二スイッチ素子Ｔｒ２の抵抗値等を適切に設定することが望ましい。
【００８８】
なお、ここでは、第二スイッチ素子Ｔｒ２の抵抗値を適切に設定するために、チャネル幅ＷＲおよびチャネル長ＬＲの範囲を設定する。
【００８９】
［１−１−１．比較例におけるＶｔｈ検出のずれ］
図５は、閾値電圧補償期間における駆動トランジスタＴｒｄのゲートソース間の電圧Ｖｇｓ−閾値電圧Ｖｔｈの理想的な時間変化を示すグラフである。図６は、閾値電圧補償期間における駆動トランジスタＴｒｄのソース電極とドレイン電極との間に流れる電流Ｉｄｓの理想的な時間変化を示すグラフである。図５および図６では、閾値電圧のばらつきΔＶｔｈが０Ｖの場合、１Ｖの場合、２Ｖの場合の３つの場合について示している。
【００９０】
閾値電圧補償期間では、図５に示すように、Ｖｇｓ−Ｖｔｈが、駆動トランジスタＴｒｄの閾値電圧のばらつきΔＶｔｈに拘わらず、同じ電圧Ｖｏｆｓに収束することが望ましい。なお、閾値電圧補償期間は有限の期間であるため、Ｖｇｓ−Ｖｔｈは完全に０Ｖにはならず、Ｖｏｆｓに収束する。
【００９１】
同様に、図６に示すように、閾値電圧補償期間において、電流Ｉｄｓは、ほぼ同じ電流Ｉｅｎｄに収束することが望ましい。なお、閾値電圧補償期間は有限の期間であるため、Ｉｄｓは完全にではなく、ほぼＩｅｎｄに収束する。このとき、電流Ｉｄｓは、以下の式１により求めることができる。また、電流Ｉｅｎｄは、以下の式２により求めることができる。
【００９２】
【数１】
2016056211.tif 000003
【００９３】
【数２】
2016056211.tif 000004
【００９４】
なお、Ｖｇｓ＝Ｖｏｆｓ＋Ｖｔｈ、Ｖｔｈ＝Ｖｔｈ０＋ΔＶｔｈである。
【００９５】
しかし、実際には、閾値電圧補償期間の終了時における電流Ｉｄｓは、同じ値には収束しない。図７は、閾値電圧補償期間における駆動トランジスタＴｒｄのドレインソース間電圧の時間変化を示すグラフである。図７では、閾値電圧のばらつきΔＶｔｈが０〜２Ｖの３つの場合について示している。
【００９６】
図７に示すように、閾値電圧のばらつきΔＶｔｈが大きいほど、閾値電圧補償期間の終了時における駆動トランジスタＴｒｄのドレインソース間の電圧Ｖｄｓが大きくなる。そうすると、閾値電圧のばらつきΔＶｔｈが大きいほど収束電流Ｉｅｎｄは大きくなる。
【００９７】
図８は、閾値電圧補償期間における駆動トランジスタＴｒｄのソース電極とドレイン電極との間に流れる電流Ｉｄｓの実際の時間変化を示すグラフである。電流Ｉｄｓは、以下の式３により求めることができる。
【００９８】
【数３】
2016056211.tif 000005
【００９９】
閾値電圧補償期間の終了時における電流Ｉｄｓは、理想的には、図６に示すように、閾値電圧のばらつきが異なる場合でも電流Ｉｅｎｄに集束するのが望ましい。しかし、実際には、図８に示すように、閾値電圧補償期間の終了時における電流Ｉｄｓは、閾値電圧のばらつきΔＶｔｈに起因するＶｄｓばらつきに応じて変動する。このため、閾値電圧補償期間の終了時におけるＶｇｓ−Ｖｔｈもばらつくことになる。
【０１００】
図９は、閾値電圧補償期間における駆動トランジスタＴｒｄのゲートソース間の電圧Ｖｇｓ−閾値電圧Ｖｔｈの実際の時間変化を示すグラフである。図９に示すように、閾値電圧のばらつきΔＶｔｈが大きいほど、ソース電極とドレイン電極との間に流れる電流の量が大きくなるので、Ｖｇｓ−Ｖｔｈは小さくなる。つまり、閾値検出にずれが生じており、閾値電圧補償の精度が低下すると考えられる。
【０１０１】
［１−１−２．第二スイッチ素子Ｔｒ２のチャネル幅およびチャネル長］
そこで、本実施の形態では、閾値電圧のばらつきΔＶｔｈが大きいほど、閾値電圧補償期間の開始時におけるＶｇｓ−Ｖｔｈが大きくなるように、初期化期間においてＶｇｓ−Ｖｔｈを調整する。つまり、初期化期間の終了時に、閾値電圧のばらつきΔＶｔｈが大きいほど、Ｖｇｓ−Ｖｔｈが大きくなるように、初期化電圧を調整する。
【０１０２】
初期化電圧の調整を行うため、本実施の形態の表示画素ＰＸは、図４に示すように、容量素子Ｃｓの第二電極と有機ＥＬ素子ＯＥＬのアノード電極との接続点であるノードＮ２から、電源線ＶＩＮＩまでの電流経路上に、上述した抵抗部を備えている。当該抵抗部は、本実施の形態では、第二スイッチ素子Ｔｒ２（薄膜トランジスタ）のオン抵抗を他のスイッチ素子よりも大きくすることにより実現される。これにより、駆動トランジスタＴｒｄのソース電極の電圧を、駆動トランジスタＴｒｄの閾値電圧ＶｔｈのばらつきΔＶｔｈに応じて調整することが可能になる。
【０１０３】
以下、駆動トランジスタＴｒｄのソース電極の電圧の調整方法について説明する。
【０１０４】
初期化期間において、第一スイッチ素子Ｔｒ１をオフ状態、第二スイッチ素子Ｔｒ２、第三スイッチ素子Ｔｒ３および第四スイッチ素子Ｔｒ４をオン状態にすると、電源線ＶＴＦＴから、駆動トランジスタＴｒｄおよび第二スイッチ素子Ｔｒ２を介して、電源線ＶＩＮＩに貫通電流Ｉｄが流れる。
【０１０５】
このとき、駆動トランジスタＴｒｄのソース電極の電圧は、ＶＴＦＴ−（ＶＩＮＩ＋Ｒｏｎ×Ｉｄ）となる。ＶＴＦＴは、上述したように、駆動トランジスタのドレイン電極に駆動電圧を供給する電源線ＶＴＦＴの電圧である。ＶＩＮＩは、上述したように、容量素子Ｃｓの第二電極に初期化電圧を供給する電源線ＶＩＮＩの電圧である。Ｒｏｎは、上述したように、抵抗部の抵抗値である。
【０１０６】
貫通電流Ｉｄは、駆動トランジスタＴｒｄの閾値電圧Ｖｔｈに応じて変化する。具体的には、貫通電流Ｉｄは、駆動トランジスタＴｒｄの閾値電圧Ｖｔｈが大きいほど小さくなり、閾値電圧Ｖｔｈが小さいほど大きくなる。
【０１０７】
これにより、閾値電圧Ｖｔｈが大きいほど、Ｒｏｎ×Ｉｄ（抵抗部における電圧降下量）が小さくなり、初期化期間終了時およびその後に続く閾値電圧補償期間の開始時における駆動トランジスタのソース電極の電圧は小さくなる。
【０１０８】
つまり、抵抗部を設けることで、駆動トランジスタＴｒｄのソース電極の電圧を、駆動トランジスタＴｒｄの閾値電圧ＶｔｈのばらつきΔＶｔｈに応じて調整することが可能になる。
【０１０９】
抵抗部の抵抗値（本実施の形態では、第二スイッチ素子Ｔｒ２の抵抗値）は、以下の式４を満たすように設定する。
【０１１０】
【数４】
2016056211.tif 000006
【０１１１】
ここで、∂Ｖｇｓ／∂Ｖｔｈを０．３倍以上に設定することで、閾値電圧の変動を、ソース電極の電圧に十分に反映させることができる。また、∂Ｖｇｓ／∂Ｖｔｈを０．７倍以下に設定することで、抵抗部のレイアウトサイズが、１画素あたり（表示画素ＰＸ）のレイアウトサイズを超えてしまい、レイアウト不可能となることを防止すると共に、抵抗部における電圧降下量が大きくなりすぎるのを防止し、閾値電圧補償期間の初期値として十分な大きさの電圧差を容量素子Ｃｓに与えることが可能になる。なお、０．３倍以上０．７倍以下に設定することの根拠については後述する。
【０１１２】
ここで、貫通電流Ｉｄは、駆動トランジスタＴｒｄのチャネル幅ＷＤ、チャネル長ＬＤ、電子移動度μＤおよびゲート酸化膜の単位面積当たりの容量Ｃｏｘを用いて、以下の式５により求めることができる。また、Ｖｇｓは以下の式６により求めることができる。
【０１１３】
【数５】
2016056211.tif 000007
【０１１４】
【数６】
2016056211.tif 000008
【０１１５】
式５に式６を代入すると、以下の式７および式８が得られる。
【０１１６】
【数７】
2016056211.tif 000009
【０１１７】
【数８】
2016056211.tif 000010
【０１１８】
以上より、Ｖｇｓについて、以下の式９を導き出すことができる。
【０１１９】
【数９】
2016056211.tif 000011
【０１２０】
式９を式４に代入すると、以下の式１０が求められる。
【０１２１】
【数１０】
2016056211.tif 000012
【０１２２】
ここで、第二スイッチ素子Ｔｒ２は線形領域で動作するトランジスタなので、以下の式１１〜式１３が成り立つ。
【０１２３】
【数１１】
2016056211.tif 000013
【０１２４】
【数１２】
2016056211.tif 000014
【０１２５】
【数１３】
2016056211.tif 000015
【０１２６】
式１１〜式１３において、ＷＲは第二スイッチ素子Ｔｒ２のチャネル幅、ＬＲは第二スイッチ素子Ｔｒ２のチャネル長、μＲは第二スイッチ素子Ｔｒ２の電子移動度である。また、ＶｇｓＲは第二スイッチ素子Ｔｒ２のゲートソース間電圧、ＶｔｈＲは第二スイッチ素子Ｔｒ２の閾値電圧、ＶｄｓＲは第二スイッチ素子Ｔｒ２のドレインソース間電圧、ＶｇｈＲは第二スイッチ素子Ｔｒ２がオン状態のときのゲート電極の電圧（Ｉｎｉｔの電圧）である。上記式１１〜式１３を式１０に適用すると、以下の式１４が得られる。
【０１２７】
【数１４】
2016056211.tif 000016
【０１２８】
式１４を満たすように、第二スイッチ素子Ｔｒ２のチャネル幅ＷＲおよびチャネル長ＬＲを設定する。
【０１２９】
図１０は、比較例および本実施の形態における閾値電圧補償期間のＶｇｓ−Ｖｔｈの推移を示すグラフである。図１０では、閾値電圧のばらつきΔＶｔｈが２Ｖの場合について示している。図１１は、本実施の形態において、閾値電圧のばらつきΔＶｔｈが０Ｖのときと２ＶのときのＶｔｈ検出のずれを示すグラフである。図１２は、本実施の形態において、閾値電圧補償期間における駆動トランジスタＴｒｄのドレインソース間電圧の時間変化を示すグラフである。図１２では、閾値電圧のばらつきΔＶｔｈが０Ｖのときと２Ｖのときを示している。
【０１３０】
図１０に示すように、比較例のグラフに比べ、本実施の形態のグラフは、初期値が大きくなっている。これにより、閾値電圧補償期間の終了時における閾値検出の値がＶｏｆｓに近づいている。図１１に示すように、本実施の形態では、比較例に比べ、閾値電圧補償期間の終了時における閾値検出のばらつきが低減されることが分かる。図１２に示すように、ΔＶｔｈが０Ｖのときと２ＶのときのＶｄｓの差は、２Ｖ以下になっている。
【０１３１】
［１−１−３．閾値電圧Ｖｔｈのばらつきに対するＶｇｓの変動量の範囲の設定］
【０１３２】
（１）式４の∂Ｖｇｓ／∂Ｖｔｈの下限値（例えば、０．３）の設定について説明する。
【０１３３】
まず、比較例におけるＶｔｈ検出に必要な時間ＴｔｈＭａｘについて説明する。比較例では、閾値電圧補償期間の開始時における駆動トランジスタＴｒｄのゲートソース間電圧Ｖｉｎｉｔは、以下の式１５により求められる。
【０１３４】
【数１５】
2016056211.tif 000017
【０１３５】
ここで、ＶｔｈＭａｘは、有機ＥＬパネル１１を構成する全ての表示画素のうち、駆動トランジスタＴｒｄの閾値電圧Ｖｔｈが最大値となる表示画素ＰＸにおける閾値電圧Ｖｔｈの値である。ＶｔｈＭａｒｇｉｎは、閾値電圧補償において必要な電圧マージンである。次に、図３から分かるように、閾値電圧Ｖｔｈが最小値をとるときに、Ｖｔｈ検出の時間が最も長くなる。そこで、閾値電圧Ｖｔｈが最小値の場合におけるＶｔｈ検出に必要な時間ＴｔｈＭａｘを求める。まず、Ｖｔｈ検出で充電される電荷量Ｑｍａｘは、以下の式１６により求められる。
【０１３６】
【数１６】
2016056211.tif 000018
【０１３７】
ここで、ＶｔｈＭｉｎは、有機ＥＬパネル１１を構成する全ての表示画素のうち、駆動トランジスタＴｒｄの閾値電圧Ｖｔｈが最小値となる表示画素ＰＸにおける閾値電圧Ｖｔｈの値である。電荷量Ｑｍａｘを充電するために必要な時間ＴｔｈＭａｘは、以下の式１７により求められる。
【０１３８】
【数１７】
2016056211.tif 000019
【０１３９】
ここで、Ｉｄは閾値電圧補償期間中に駆動トランジスタＴｒｄを介して容量素子Ｃｓに流れる電流の平均値である。課題の詳細において説明したように、例えば、閾値電圧補償期間が１水平走査期間（１Ｈ）である場合は、ＴｔｈＭａｘは、１Ｈ以下になることが望ましい。式１６および式１５を式１７に代入すると、以下の式１８が得られる。
【０１４０】
【数１８】
2016056211.tif 000020
【０１４１】
次に、本実施の形態におけるＶｔｈ検出に必要な時間ＴｔｈＭａｘについて説明する。上述したように、本実施の形態では、Ｖｉｎｉｔは、Ｖｔｈに対し、α（＝∂Ｖｇｓ／∂Ｖｔｈ）の係数で変化する。従って、駆動トランジスタＴｒｄの閾値電圧がＶｔｈＭａｘである表示画素ＰＸにおいて、以下の式１９が成り立つ。
【０１４２】
【数１９】
2016056211.tif 000021
【０１４３】
式１８および式１９より、以下の式２０が成り立つ。
【０１４４】
【数２０】
2016056211.tif 000022
【０１４５】
式１８と式２０からわかる通り、比較例に比べて本実施の形態の有機ＥＬディスプレイでは、（１−α）の係数の分だけ、ＴｔｈＭａｘが小さく、閾値電圧補償期間を１水平走査期間（１Ｈ）以下にすることが容易になる。
【０１４６】
本発明者らは、４０型４Ｋ２Ｋ（例えば、３４８０×２１６０表示画素）の有機ＥＬパネル１１について検証を行った。上記有機ＥＬパネル１１として、駆動トランジスタＴｒｄの閾値電圧Ｖｔｈの面内ばらつきが０〜２Ｖ、ＶｔｈＭａｒｇｉｎが２．５Ｖ、容量素子Ｃｓが０．５ｐＦのパネルを用いた。この場合、閾値電圧補償期間中に駆動トランジスタＴｒｄを介して容量素子Ｃｓに流れる電流の平均値Ｉｄは、０．２５μＡであった。
【０１４７】
図１３は、走査線数Ｖｌｉｎｅが２１６０本の場合において、駆動周波数Ｆｒｅｑ毎に、式２０を満たすために必要なαの値を算出した結果を示すグラフである。図１３より、例えば、駆動周波数が１２０Ｈｚの場合は、αが０．３以上であることが望ましいことが分かる。
【０１４８】
図１４は、駆動周波数Ｆｒｅｑを１２０Ｈｚに固定した場合において、走査線数Ｖｌｉｎｅ毎に式２０を満たすために必要なαの値を算出した結果を示すグラフである。図１４に示すように、走査線数Ｖｌｉｎｅが２１６０本の場合、αが０．３以上であることが望ましいことが分かる。
【０１４９】
以上より、走査線数Ｖｌｉｎｅ≧２１６０、駆動周波数Ｆｒｅｑ≧１２０Ｈｚのパネルでは、閾値電圧補償期間内に駆動トランジスタＴｒｄのソース電極の電圧を収束させるためには、α≧０．３となることが望ましいことが分かる。
【０１５０】
なお、本実施の形態では、４０型４Ｋ２Ｋのパネルについて説明したが、Ｖｌｉｎｅが２１６０よりも小さい等、異なる条件の有機ＥＬパネル１１では、αの下限値が異なる値であっても構わない。設計する有機ＥＬパネル１１の制約に応じて設定することが望ましい。
【０１５１】
（２）式４の∂Ｖｇｓ／∂Ｖｔｈの上限値（例えば、０．７）の設定について説明する。
【０１５２】
図１５は、Ｃｓ初期化電圧（初期化期間終了時における容量素子Ｃｓの第一電極と第二電極間に印可される電圧）と、閾値電圧Ｖｔｈとの関係を示すグラフである。グラフの直線の傾きが、α＝∂Ｖｇｓ／∂Ｖｔｈに対応する。
【０１５３】
図１５では、電源線ＶＲＥＦの電圧を２Ｖ、電源線ＶＩＮＩの電圧を−４Ｖ、第二スイッチ素子Ｔｒ２をオン状態にするときのゲート電極の電圧ＶｇｈＲを２０Ｖとしている。また、図１５では、駆動トランジスタＴｒｄの閾値電圧Ｖｔｈと第二スイッチ素子Ｔｒ２の閾値電圧ＶｔｈＲとがほぼ同じであると仮定している。
【０１５４】
図１５に示すように、駆動トランジスタＴｒｄのチャネル幅とチャネル長との比（ＷＤ／ＬＤ）に対する、第二スイッチ素子Ｔｒ２のチャネル幅とチャネル長との比（ＷＲ／ＬＲ）、つまり、（ＷＲ／ＬＲ）／（ＷＤ／ＬＤ）が１／２０のとき、α＝∂Ｖｇｓ／∂Ｖｔｈ＝０．６７である。比（ＷＲ／ＬＲ）／（ＷＤ／ＬＤ）が１／１０のとき、α＝∂Ｖｇｓ／∂Ｖｔｈ＝０．５５である。比（ＷＲ／ＬＲ）／（ＷＤ／ＬＤ）が１／４のとき、α＝∂Ｖｇｓ／∂Ｖｔｈ＝０．３８である。
【０１５５】
図１６は、∂Ｖｇｓ／∂Ｖｔｈの値と、第二スイッチ素子Ｔｒ２のチャネル長ＬＲとの相関関係を示すグラフである。図１６に示すように、∂Ｖｇｓ／∂Ｖｔｈが大きいほど、閾値電圧補償の精度が高くなり、Ｖｔｈ検出に必要な時間のばらつきは小さくなる。しかし、∂Ｖｇｓ／∂Ｖｔｈが大きいほど、第二スイッチ素子Ｔｒ２のチャネル長ＬＲは大きくなる。
【０１５６】
ここで、４０型４Ｋ２Ｋのパネルを考える。この場合、１画素のサイズは、例えば約２３０μｍである。この場合、第二スイッチ素子Ｔｒ２のチャネル長ＬＲは、２３０μｍ以下であることが望ましい。図１６の場合、∂Ｖｇｓ／∂Ｖｔｈが０．７以下のときに、第二スイッチ素子Ｔｒ２のチャネル長ＬＲが２３０μｍ以下となる。従って、チャネル長ＬＲが２３０μｍ以下の精細なパネルを設計する場合には、∂Ｖｇｓ／∂Ｖｔｈ≦０．７となることが望ましい。これにより、抵抗部が、１画素あたり（表示画素ＰＸ）のレイアウトサイズを超えてしまい、レイアウト不可能となることを防止することが出来る。
【０１５７】
また、閾値電圧補償開始時の駆動トランジスタＴｒｄのソース電極の電圧は、上述のように、ＶＴＦＴ−（ＶＩＮＩ＋Ｒｏｎ×Ｉｄ）で表されるが、∂Ｖｇｓ／∂Ｖｔｈ＞０．７となるような第二スイッチ素子Ｔｒ２の場合、オン抵抗Ｒｏｎが非常に大きくなる。この場合、ソース電極の電圧が大きくなり過ぎてしまい、閾値電圧補償を行うために十分な大きさのゲートソース間電圧を確保できなくなる可能性がある。この観点からも、∂Ｖｇｓ／∂Ｖｔｈ≦０．７となることが望ましい。
【０１５８】
なお、チャネル長ＬＲに求められる制約が異なる場合には、∂Ｖｇｓ／∂Ｖｔｈの上限値は０．７以外の値であっても構わない。設計する有機ＥＬパネル１１の制約に応じて設定することが望ましい。
【０１５９】
［２．有機ＥＬディスプレイの動作］
図１７は、本実施の形態における有機ＥＬディスプレイ１０の信号波形を示すグラフである。
【０１６０】
本実施の形態の有機ＥＬディスプレイ１０では、第一初期化期間および第二初期化期間の２つの初期化期間が設けられている。本実施の形態の有機ＥＬディスプレイ１０では、初期化期間の経過後、閾値電圧補償期間、書込期間および発光期間がこの順に設定されている。
【０１６１】
なお、時刻ｔ０までは、全てのスイッチ素子がオフ状態であると仮定する。
【０１６２】
また、第一初期化期間Ｔ２２では、第二スイッチ素子Ｔｒ２をスイッチとして動作させ、第二初期化期間Ｔ２３では、第二スイッチ素子Ｔｒ２を抵抗部として動作させる。信号線Ｓｃａｎ、信号線Ｒｅｆおよび信号線Ｅｎａｂｌｅ各々のＨレベルの電圧は、スイッチ素子各々の特性に応じて、第一スイッチ素子Ｔｒ１、第三スイッチ素子Ｔｒ３および第四スイッチ素子Ｔｒ４各々をスイッチとしてみなして良いほど、十分低抵抗で動作させることができる電圧に設定される。
【０１６３】
（期間Ｔ２１：第一期間）
図１７に示す時刻ｔ０〜時刻ｔ１の期間Ｔ２１は、ノードＮ２の電圧を安定させるための期間である。
【０１６４】
具体的には、期間Ｔ２１の開始時に、制御部２０は、第二スイッチ素子Ｔｒ２を導通状態に、他のスイッチ素子を非導通状態に設定する第一ステップを実行する。これにより、期間Ｔ２１では、ノードＮ２の電圧を電源線ＶＩＮＩの電圧に安定させる。
【０１６５】
走査線駆動回路１３は、信号線Ｓｃａｎ、信号線Ｒｅｆおよび信号線Ｅｎａｂｌｅの電圧をＬレベルのまま維持することで、第一スイッチ素子Ｔｒ１、第三スイッチ素子Ｔｒ３および第四スイッチ素子Ｔｒ４をオフ状態に維持する。
【０１６６】
また、走査線駆動回路１３は、期間Ｔ２１の開始時に、信号線Ｉｎｉｔの電圧をＬレベルからＨレベルに設定することにより、第二スイッチ素子Ｔｒ２をオフ状態からオン状態に遷移させる。
【０１６７】
期間Ｔ２１を設けることにより、短期間にノードＮ２の電圧を電源線ＶＩＮＩの電圧に設定することができる。また、容量素子Ｃｓにより、ノードＮ１の電圧も、（電源線ＶＩＮＩの電圧＋前フレームでの発光時の駆動トランジスタＴｒｄのゲートソース間電圧Ｖｇｓ）に低下する。
【０１６８】
この期間Ｔ２１を設ける理由は次の通りである。有機ＥＬパネル１１のサイズあるいは１画素あたり（表示画素ＰＸ）のサイズが大きい場合に、有機ＥＬ素子ＯＥＬの容量Ｃｏｌｅｄが大きくなり、電源線ＶＩＮＩの配線時定数が大きくなる。このため、有機ＥＬパネル１１のサイズあるいは１画素あたりのサイズが大きいほど、ノードＮ２の電圧を電源線ＶＩＮＩの電圧にすることに時間を要する。そのため、第二スイッチ素子Ｔｒ２を導通状態にしてノードＮ２に電源線ＶＩＮＩの電圧を印加する期間Ｔ２１を設けることにより、より短期間でノードＮ２の電圧を電源線ＶＩＮＩの電圧に設定することができる。言い換えると、期間Ｔ２１を設けることにより、より短期間で有機ＥＬ素子ＯＥＬおよび電源線ＶＩＮＩの配線容量に電源線ＶＩＮＩの電圧を書き込むことができる。
【０１６９】
なお、電源線ＶＲＥＦの電圧をノードＮ１に印加することにも同様に時間を要する。しかし、電源線ＶＲＥＦの電圧を充放電する対象は、容量素子Ｃｓおよび電源線ＶＲＥＦの配線容量である。ここで、電源線ＶＲＥＦの配線時定数と電源線ＶＩＮＩの配線時定数とはほぼ同等である。しかし、有機ＥＬ素子ＯＥＬの容量＞容量素子Ｃｓの容量であり、容量素子Ｃｓに対する有機ＥＬ素子ＯＥＬの容量比（有機ＥＬ素子ＯＥＬ／容量素子Ｃｓ）は、１．３〜９倍である。つまり、容量素子Ｃｓを充電するのにかかる時間よりも、有機ＥＬ素子ＯＥＬを充電するのにかかる時間の方が長い。言い換えると、ノードＮ１の電圧を電源線ＶＲＥＦの電圧にするのにかかる時間よりも、ノードＮ２の電圧を電源線ＶＩＮＩの電圧にするのにかかる時間の方が長い。さらに言い換えると、容量素子Ｃｓに電源線ＶＲＥＦの電圧を書き込むのにかかる時間よりも、有機ＥＬ素子ＯＥＬに電源線ＶＩＮＩの電圧を書き込むのにかかる時間の方が長い。
【０１７０】
また、期間Ｔ２１を設けることにより、ノードＮ２の電圧が電源線ＶＩＮＩの電圧に設定されるので、電源線ＶＲＥＦの負荷を軽くすることができるという利点がある。つまり、期間Ｔ２１を設けることで、ノードＮ１の電圧を低い電圧に設定することができ、電源線ＶＲＥＦは表示画素ＰＸに充電するための電流（電圧）を供給するのみでよくなる。換言すると、期間Ｔ２１では、電源線ＶＲＥＦの電圧が有機ＥＬ素子ＯＥＬを充電するための電圧として用いられないため、電源線ＶＲＥＦの負荷が軽くなるという利点がある。
【０１７１】
（期間Ｔ２２：第一初期化期間）
図１７に示す時刻ｔ１〜時刻ｔ２の期間Ｔ２２は、駆動トランジスタＴｒｄの閾値電圧補償を行うためにドレイン電流を流すのに必要な電圧を駆動トランジスタＴｒｄのゲートソース間に印加する第一初期化期間である。
【０１７２】
言い換えると、第一初期化期間は、制御部２０が、駆動トランジスタＴｒｄのドレイン電極に対して有機ＥＬ素子ＯＥＬを駆動するための駆動電圧の印加を停止させた状態で、容量素子Ｃｓの第一電極に対して参照電圧を印加し、第二スイッチ素子Ｔｒ２を導通状態に設定することにより、容量素子Ｃｓの第二電極に対して初期化電圧を印加する第一初期化ステップを実行する期間である。
【０１７３】
図１８は、第一初期化期間における表示画素ＰＸの状態を示す回路図である。
【０１７４】
具体的には、期間Ｔ２２では、図１７および図１８に示すように、第二スイッチ素子Ｔｒ２および第三スイッチ素子Ｔｒ３は導通状態に、第一スイッチ素子Ｔｒ１および第四スイッチ素子Ｔｒ４を非導通状態に設定される。
【０１７５】
走査線駆動回路１３は、信号線Ｓｃａｎおよび信号線Ｅｎａｂｌｅの電圧をＬレベルのまま維持することで、第一スイッチ素子Ｔｒ１および第四スイッチ素子Ｔｒ４をオフ状態に維持する。さらに、走査線駆動回路１３は、信号線Ｉｎｉｔの電圧をＨレベルのまま維持することで、第二スイッチ素子Ｔｒ２をオン状態に維持する。
【０１７６】
また、走査線駆動回路１３は、期間Ｔ２２の開始時に、信号線Ｒｅｆの電圧をＬレベルからＨレベルに遷移させることにより、第三スイッチ素子Ｔｒ３をオフ状態からオン状態に遷移させる。ここで、第二スイッチ素子Ｔｒ２に流れる電流は、容量素子Ｃｓを充放電するために必要な電流のみであり、容量素子Ｃｓの充放電が収束する時点では、ほぼ電流はゼロであるので、第二スイッチ素子Ｔｒ２のオン抵抗はほぼ無視することが出来る。つまり、第二スイッチ素子Ｔｒ２は、スイッチとして動作する。
【０１７７】
これにより、ノードＮ１の電圧が電源線ＶＲＥＦの電圧に設定される。ここで、第二スイッチ素子Ｔｒ２が導通状態であるから、ノードＮ２の電圧は電源線ＶＩＮＩの電圧に設定されている。すなわち、駆動トランジスタＴｒｄは、ゲート電極に電源線ＶＲＥＦの電圧が印加され、ソース電極に電源線ＶＩＮＩの電圧が印加される。
【０１７８】
第一初期化期間は、例えば、ノードＮ１の充放電を十分に行うことができる長さに設定する。
【０１７９】
ここで、第一初期化期間の設定の一例として、４０型４Ｋ２Ｋディスプレイの場合について説明する。なお、当該第一初期化期間の設定は一例であり、同型のディスプレイであっても、下記に示す条件の何れかが異なる場合は、第一初期化期間も異なる結果になる。
【０１８０】
４０型４Ｋ２Ｋディスプレイの設計値として、ＶｔｈＭａｒｇｉｎ＝２．５Ｖ、ＶｔｈＭａｘ＝２Ｖ、ＶｔｈＭｉｎ＝０Ｖ、Ｖｇｓ＿Ｐｅａｋ＝６．５Ｖ、Ｉｄ＿Ｐｅａｋ＝４．５μＡ、Ｃｓ＝０．５ｐＦ、Ｃｏｌｅｄ＝２．５ｐＦ、Ｒｏｎ＿Ｓｗ＝０．６ＭΩ、Ｒｏｎ＿Ｄｒｖ＝１ＭΩの場合を考える。Ｃｓは表示画素ＰＸの容量素子の容量値である。Ｃｏｌｅｄは、有機ＥＬ素子ＯＥＬの容量である。Ｒｏｎ＿Ｓｗは、第二スイッチ素子Ｔｒ２のオン抵抗である。Ｒｏｎ＿Ｄｒｖは、駆動トランジスタＴｒｄのオン抵抗である。なお簡略化のため、以下ではトランジスタや表示画素内の配線交差部に付随する細かな寄生容量は省略する。
【０１８１】
第一初期化期間は、ノードＮ１の表示画素ＰＸ内の充放電時間と、電源線ＶＲＥＦのＣＲ負荷の充放電に必要な時間とを加算した値となる。
【０１８２】
（１）ノードＮ１の表示画素ＰＸ内の充放電時間について説明する。ここで、ノードＮ１を初期化する際の表示画素ＰＸのＣＲ時定数であって、ノードＮ１を９９．９％充放電するために必要な時定数は、６．９ｔａｕとする。そうすると、表示画素ＰＸ内の充放電時間は、ＣＲ係数×Ｃｓ×Ｒｏｎ＿Ｓｗ＝６．９×０．５ｐＦ×０．６ＭΩ＝２．１μｓｅｃとなる。
【０１８３】
（２）電源線ＶＲＥＦのＣＲ負荷の充放電に必要な時間について説明する。ここで、電源線ＶＲＥＦの抵抗＝３ＫΩ（シート抵抗０．１Ω／□）、配線負荷＝５００ｐＦとすると、電源線ＶＲＥＦのＣＲ時定数は、３ＫΩ×５００ｐＦ＝１．５μｓｅｃとなる。従って、電源線ＶＲＥＦのＣＲ負荷の充放電に必要な時間は、１．５μｓｅｃ×６．９ｔａｕ＝１０．４μｓｅｃとなる。
【０１８４】
以上より、第一初期化期間は、２．１μｓｅｃ＋１０．４μｓｅｃ＝１２．５μｓｅｃとなる。
【０１８５】
また、上述したように、第一初期化期間では、駆動トランジスタＴｒｄのゲートソース間電圧Ｖｇｓは、閾値補正動作を行うのに必要な初期ドレイン電流を確保できる電圧に設定される。そのため、電源線ＶＲＥＦの電圧と電源線ＶＩＮＩの電圧の電圧差は駆動トランジスタＴｒｄの最大閾値電圧ＶｔｈＭａｘよりも大きな電圧に設定される。具体的には、駆動トランジスタＴｒｄの最大閾値電圧ＶｔｈＭａｘに、閾値電圧補償において必要な電圧マージンＶｔｈＭａｒｇｉｎを足した値に設定される。また、電源線ＶＲＥＦの電圧および電源線ＶＩＮＩの電圧は、有機ＥＬ素子ＯＥＬに電流が流れないように、電源線ＶＩＮＩの電圧＜電源線ＶＥＬの電圧＋有機ＥＬ素子ＯＥＬの順方向電流閾値電圧、および、電源線ＶＲＥＦの電圧＜電源線ＶＥＬの電圧＋有機ＥＬ素子ＯＥＬの順方向電流閾値電圧＋駆動トランジスタＴｒｄの最小閾値電圧ＶｔｈＭｉｎ、となるように設定される。
【０１８６】
（期間Ｔ２３：第二初期化期間）
図１７に示す時刻ｔ２〜時刻ｔ３の期間Ｔ２３は、閾値電圧補償を行うために必要な時間のばらつきを低減するために、駆動トランジスタＴｒｄのソース電極の電圧を補正する第二初期化期間である。
【０１８７】
言い換えると、第二初期化期間は、制御部２０が、第一初期化ステップの実行後に、容量素子Ｃｓの第一電極に対する参照電圧の印加を維持し、かつ、第二スイッチ素子Ｔｒ２を導通状態に維持した状態で、駆動トランジスタＴｒｄのドレイン電極に対する駆動電圧の印加を開始する第二初期化ステップを実行する期間である。
【０１８８】
図１９は、第二初期化期間における表示画素ＰＸの状態を示す回路図である。
【０１８９】
具体的には、期間Ｔ２３では、図１７および図１９に示すように、第二スイッチ素子Ｔｒ２、第三スイッチ素子Ｔｒ３および第四スイッチ素子Ｔｒ４は導通状態に、第一スイッチ素子Ｔｒ１は非導通状態に設定される。
【０１９０】
走査線駆動回路１３は、信号線Ｓｃａｎの電圧をＬレベルのまま維持することで、第一スイッチ素子Ｔｒ１をオフ状態に維持する。さらに、走査線駆動回路１３は、信号線Ｉｎｉｔおよび信号線Ｒｅｆおよびの電圧をＨレベルのまま維持することで、第二スイッチ素子Ｔｒ２および第三スイッチ素子Ｔｒ３をオン状態に維持する。
【０１９１】
また、走査線駆動回路１３は、期間Ｔ２３の開始時に、信号線Ｅｎａｂｌｅの電圧をＬレベルからＨレベルに遷移させることにより、第四スイッチ素子Ｔｒ４をオフ状態からオン状態に遷移させる。
【０１９２】
このとき、図１９に示すように、電源線ＶＴＦＴから、第四スイッチ素子Ｔｒ４、駆動トランジスタＴｒｄおよび第二スイッチ素子Ｔｒ２を介して、電源線ＶＩＮＩまで貫通電流が流れる。第二スイッチ素子Ｔｒ２の導通期間中は貫通電流が流れ続けるので、駆動トランジスタＴｒｄのソース電極に印可される電圧は、第二スイッチ素子のオン抵抗の影響を受ける。つまり、第二スイッチ素子Ｔｒ２は、抵抗部として動作する。このため、第二初期化期間の終了時における駆動トランジスタＴｒｄのソース電極の電圧は、ＶＴＦＴ−（ＶＩＮＩ＋Ｒｏｎ×Ｉｄ）となる。
【０１９３】
ここで、上述したように、貫通電流Ｉｄは、駆動トランジスタＴｒｄの閾値電圧Ｖｔｈが大きいほど小さくなり、閾値電圧Ｖｔｈが小さいほど大きくなる。つまり、閾値電圧Ｖｔｈが大きいほど、Ｒｏｎ×Ｉｄ（抵抗部における電圧降下量）が小さくなり、初期化期間終了時およびその後に続く閾値電圧補償期間の開始時における駆動トランジスタＴｒｄのソース電極の電圧は小さくなる。
【０１９４】
図２０は、第二初期化期間および閾値電圧補償期間における駆動トランジスタのソース電極の電圧の変化を示すグラフである。図２０は、図１７の破線により囲んだ部分に対応するグラフである。
【０１９５】
図２０に示すように、第二初期化期間Ｔ２３における駆動トランジスタＴｒｄのソース電極の電圧の上昇量（ΔＶ１〜ΔＶ３）は、閾値電圧Ｖｔｈの値が小さいほど（Ｖｔｈ１＜Ｖｔｈ２＜Ｖｔｈ３）、大きくなっている（ΔＶ１＞ΔＶ２＞ΔＶ３）。
【０１９６】
第二初期化期間は、ノードＮ２を、一定の電圧分、充放電できる長さであればよい。なお、ノードＮ２を一定の電圧分、充放電できる長さは、閾値電圧Ｖｔｈの値によって異なる。
【０１９７】
例えば、閾値電圧補償期間の開始前の駆動トランジスタＴｒｄのゲート電極およびソース電極間の電圧Ｖｇｓ＝ＶＲＥＦ−ＶＩＮＩ＝６．５Ｖとする。閾値電圧ＶｔｈがＶｔｈＭｉｎ＝０Ｖとなる場合、閾値電圧補償期間の開始時における駆動トランジスタＴｒｄのＶｇｓは、ＶｔｈＭｉｎ＋ＶｔｈＭａｒｇｉｎ＝２．５Ｖになればよい。この場合、ノードＮ２から６．５−２．５＝４．０Ｖ分の電荷が放電できればよい。なお、閾値電圧補償期間中に、駆動トランジスタＴｒｄのＶｇｓが２．５Ｖから０Ｖになるように、徐々に電荷が放電される。
【０１９８】
一方、閾値電圧ＶｔｈがＶｔｈＭａｘ＝２Ｖの場合、閾値電圧補償期間の開始時における駆動トランジスタＴｒｄのＶｇｓは、ＶｔｈＭａｘ＋ＶｔｈＭａｒｇｉｎ＝４．５Ｖになればよい。この場合、ノードＮ２から６．５−４．５＝２．０Ｖ分の電荷が放電できればよい。なお、閾値電圧補償期間中に、駆動トランジスタＴｒｄのＶｇｓが４．５Ｖから２Ｖになるように、徐々に電荷が放電される。この場合における閾値電圧補償期間の駆動トランジスタＴｒｄの放電量は、閾値電圧ＶｔｈがＶｔｈＭｉｎの場合とほぼ同じになる。つまり、閾値電圧ＶｔｈがＶｔｈＭｉｎとなる場合とＶｔｈＭａｘとなる場合とで、閾値電圧補償にかかる動作が収束する時間がほぼ同じになる。
【０１９９】
第二初期化期間は、ワーストケース（閾値電圧ＶｔｈがＶｔｈＭｉｎの場合）において、ノードＮ２を一定の電圧分、充放電できる長さを考えればよい。また、第二初期化期間は、ノードＮ２の表示画素ＰＸ内の充放電時間と、電源線ＶＩＮＩのＣＲ負荷の充放電に必要な時間とを加算した値となる。よって、ノードＮ２のＣＲ時定数は、４Ｖ／６．５Ｖ＝６２％の充放電にかかる時間（＝０．９６ｔａｕ）となる。
【０２００】
（１）ノードＮ２の表示画素ＰＸ内の充放電時間について説明する。表示画素ＰＸ内の充放電時間は、ＣＲ時定数×（Ｃｓ＋Ｃｏｌｅｄ）×Ｒｏｎ＿Ｄｒｖ＝０．９６×（０．５ｐＦ＋２．５ｐＦ）×１ＭΩ＝２．８８μｓｅｃとなる。なお、Ｃｓ、ＣｏｌｅｄおよびＲｏｎ＿Ｄｒｖの値は、第一初期化期間の場合と同じである。
【０２０１】
（２）電源線ＶＩＮＩのＣＲ負荷の充放電に必要な時間について説明する。ここで、電源線ＶＩＮＩのＣＲ時定数は、電源線ＶＲＥＦのＣＲ時定数とほぼ同じであると仮定する。そうすると、電源線ＶＩＮＩのＣＲ負荷の充放電に必要な時間は、１．５μｓｅｃ×０．９６ｔａｕ＝１．４４μｓｅｃとなる。
【０２０２】
以上より、第二初期化期間は、２．８８μｓｅｃ＋１．４４μｓｅｃ＝４．３２μｓｅｃとなる。第一初期化期間は、上述したように、１２．５μｓｅｃであるので、第二初期化期間は、第一初期化期間よりも短い。
【０２０３】
（期間Ｔ２４：閾値電圧補償期間）
図１７に示す時刻ｔ３〜時刻ｔ４の期間Ｔ２４は、駆動トランジスタＴｒｄの閾値電圧を補償する閾値電圧補償期間である。
【０２０４】
当該閾値電圧補償期間では、制御部２０により、第二初期化ステップの実行後に、容量素子Ｃｓの第一電極に対する参照電圧の印加を維持し、かつ、駆動トランジスタＴｒｄのドレイン電極に対する駆動電圧の印加を維持した状態で、第二スイッチ素子を非導通状態にするステップが実行される。
【０２０５】
具体的には、期間Ｔ２４では、図１７に示すように、第三スイッチ素子Ｔｒ３および第四スイッチ素子Ｔｒ４は導通状態に、第一スイッチ素子Ｔｒ１および第二スイッチ素子Ｔｒ２は非導通状態に設定される。
【０２０６】
走査線駆動回路１３は、信号線Ｓｃａｎの電圧をＬレベルのまま維持することで、第一スイッチ素子Ｔｒ１をオフ状態に維持する。さらに、走査線駆動回路１３は、信号線Ｒｅｆおよび信号線Ｅｎａｂｌｅの電圧をＨレベルのまま維持することで、第三スイッチ素子Ｔｒ３および第四スイッチ素子Ｔｒ４をオン状態に維持する。
【０２０７】
また、走査線駆動回路１３は、期間Ｔ２４の開始時に、信号線Ｉｎｉｔの電圧をＨレベルからＬレベルに遷移させることにより、第二スイッチ素子Ｔｒ２をオン状態からオフ状態に遷移させる。
【０２０８】
このように、駆動トランジスタＴｒｄのゲート電極に電源線ＶＲＥＦの電圧を入力し、第四スイッチ素子Ｔｒ４を導通状態（オン状態）にした状態で、第二スイッチ素子Ｔｒ２を非導通状態（オフ状態）にすると、駆動トランジスタＴｒｄの閾値補償動作を開始することができる。
【０２０９】
例えば、図２０に示すように、閾値電圧Ｖｔｈ１の場合、第二初期化期間Ｔ２３の終了時における駆動トランジスタＴｒｄのソース電極の電圧は、電源線ＶＲＥＦ−Ｖｔｈ１である。このため、閾値電圧補償において、駆動トランジスタＴｒｄのソース電極の電圧は、第一初期化期間のみを設ける場合には、ΔＶ１ｂ上昇させる必要があるが、第二初期化期間を設けた場合には、ΔＶ１ｂよりも小さいΔＶ１ａだけ上昇させればよい。言い換えると、第二初期化期間Ｔ２３における電圧の上昇分、閾値電圧補償期間における電圧の上昇量を小さく抑えることができる。閾値電圧Ｖｔｈ１の場合、閾値電圧補償における電圧の上昇量は、比較例と比べて本実施の形態では、ΔＶ１分小さくなる。
【０２１０】
閾値電圧Ｖｔｈ２あるいはＶｔｈ３の場合についても、閾値電圧補償における電圧の上昇量は、ΔＶ２あるいはΔＶ３分小さくなる。
【０２１１】
また、本実施の形態の第二初期化期間Ｔ２３では、上述したように、駆動トランジスタＴｒｄのソース電極の電圧の上昇量（ΔＶ１〜ΔＶ３）は、閾値電圧Ｖｔｈの値が小さいほど（Ｖｔｈ１＜Ｖｔｈ２＜Ｖｔｈ３）、大きくなっている（ΔＶ１＞ΔＶ２＞ΔＶ３）。図３および図２０のグラフを比較すると、閾値電圧補償にかかる期間のばらつき（Ｔｔｈ１−Ｔｔｈ３＝ΔＴｔｈ）は、比較例のΔＴｔｈよりも、本実施の形態のΔＴｔｈの方が短くなっていることがわかる。つまり、本実施の形態の場合、図３および図２０より、閾値電圧補償にかかる期間のばらつきが低減されていることが分かる。
【０２１２】
（期間Ｔ２５：第三期間）
図１７に示す時刻ｔ４〜時刻ｔ５の期間Ｔ２５は、閾値補償動作を終了させるための期間である。
【０２１３】
具体的には、期間Ｔ２５では、図１７に示すように、第一スイッチ素子Ｔｒ１、第二スイッチ素子Ｔｒ２および第三スイッチ素子Ｔｒ３は導通状態に、第四スイッチ素子Ｔｒ４は非導通状態に設定される。制御部２０は、期間Ｔ２５の開始時に、第四スイッチ素子Ｔｒ４を導通状態から非導通状態にする第三ステップを実行する。
【０２１４】
走査線駆動回路１３は、信号線Ｓｃａｎおよび信号線Ｉｎｉｔの電圧をＬレベルのまま維持することで、第一スイッチ素子Ｔｒ１および第二スイッチ素子Ｔｒ２をオフ状態に維持する。さらに、走査線駆動回路１３は、信号線Ｒｅｆの電圧をＨレベルのまま維持することで、第三スイッチ素子Ｔｒ３をオン状態に維持する。
【０２１５】
また、走査線駆動回路１３は、期間Ｔ２５の開始時に、信号線Ｅｎａｂｌｅの電圧をＨレベルからＬレベルに遷移させることにより、第四スイッチ素子Ｔｒ４をオン状態からオフ状態に遷移させる。
【０２１６】
このようにして、閾値電圧補償期間の後に信号線Ｅｎａｂｌｅの動作により第四スイッチ素子Ｔｒ４を非導通状態とする期間Ｔ２５を設けることにより、駆動トランジスタＴｒｄ経由で、有機ＥＬ素子ＯＥＬのアノード電極に接続された電源線ＶＥＬからノードＮ２への電流の供給をなくすことができ、閾値補償動作を確実に終了させてから次の動作を行うことができる。
【０２１７】
（期間Ｔ２６：第四期間）
図１７に示す時刻ｔ５〜時刻ｔ６の期間Ｔ２６は、第三スイッチ素子Ｔｒ３を非導通状態（オフ状態）にすることで、信号線Ｄａｔａを介して供給されるデータ信号の電圧と電源線ＶＲＥＦの電圧とが同時にノードＮ１に印加されるのを防止する期間である。
【０２１８】
具体的には、期間Ｔ２６では、図１７に示すように、第一スイッチ素子Ｔｒ１〜第四スイッチ素子Ｔｒ４が非導通状態に設定される。制御部２０は、期間Ｔ２６の開始時に、第三スイッチ素子Ｔｒ３を導通状態から非導通状態にする第四ステップを実行する。
【０２１９】
走査線駆動回路１３は、信号線Ｓｃａｎ、信号線Ｉｎｉｔおよび信号線Ｅｎａｂｌｅの電圧をＬレベルのまま維持することで、第一スイッチ素子Ｔｒ１、第二スイッチ素子Ｔｒ２および第四スイッチ素子Ｔｒ４をオフ状態に維持する。さらに、走査線駆動回路１３は、期間Ｔ２６の開始時に、信号線Ｒｅｆの電圧をＨレベルからＬレベルに遷移させることにより、第三スイッチ素子Ｔｒ３をオン状態からオフ状態に遷移させる。
【０２２０】
このように、信号線Ｒｅｆの動作により第三スイッチ素子Ｔｒ３をさらに非導通状態とし、第一スイッチ素子Ｔｒ１および第三スイッチ素子Ｔｒ３が同時に非導通状態（オフ状態）となる期間Ｔ２６を設けることで、信号線Ｄａｔａを介して第一スイッチ素子Ｔｒ１から供給されるデータ信号の電圧と、電源線ＶＲＥＦの電圧とがノードＮ１に同時に印加されるのを防止することができる。
【０２２１】
なお、第三スイッチ素子Ｔｒ３と第四スイッチ素子Ｔｒ４とを同時に非導通状態（オフ状態）にし、期間Ｔ２５および期間Ｔ２６を一つにまとめてもよい。
【０２２２】
期間Ｔ２５および期間Ｔ２６と２段階にわける場合には、以下に説明する利点がある。すなわち、期間Ｔ２５および期間Ｔ２６を設けることで、駆動トランジスタＴｒｄのゲート電圧であるノードＮ１の電圧が不定となる期間をなるべく短くし、不定期間中で発生する恐れのある電圧変動を抑え、映像信号に基づいた表示がより正確にできる。
【０２２３】
また、階調表示は期間Ｔ２６の最後（時刻ｔ６）のノードＮ１の電圧と、信号線Ｄａｔａを介して入力されるデータ信号の電圧（映像信号に応じた電圧）の書き込み完了時（時刻ｔ２７）のノードＮ１の電圧との電圧差によって行われる。このため、期間Ｔ２６におけるノードＮ１の電圧変動は少ないほうが好ましい。理想的には、期間Ｔ２４においてノードＮ１に電源線ＶＲＥＦの電圧が印加され、期間Ｔ２５においてはノードＮ１の電圧が保持されることから、電圧差（データ信号の電圧−電源線ＶＲＥＦの電圧）に基づいて有機ＥＬ素子ＯＥＬの表示輝度が決まる。
【０２２４】
なお、データ信号の電圧−電源線ＶＲＥＦの電圧を正確に反映させるには、期間Ｔ２６はなるべく短い方がよい。
【０２２５】
また、信号線Ｅｎａｂｌｅに接続される第四スイッチ素子Ｔｒ４は、図４に示すように、駆動トランジスタＴｒｄのドレイン側に接続されている。第四スイッチ素子Ｔｒ４をｎ型トランジスタで形成した場合、第四スイッチ素子Ｔｒ４のオン抵抗は高くなりやすく、オン抵抗による電圧ドロップは、有機ＥＬパネル１１の消費電力に影響する。そのため、できる限り第四スイッチ素子Ｔｒ４のオン抵抗を下げて形成する。第四スイッチ素子Ｔｒ４のオン抵抗を下げる方法としては、一般的に、第四スイッチ素子Ｔｒ４のチャネルサイズを大きくする方法、あるいは、信号線ＥｎａｂｌｅのＨレベルの電圧（オン状態制御電圧）を高く設定する方法が知られているが、いずれの方法であっても信号線Ｅｎａｂｌｅの立下り時間を長くする方向となってしまう。
【０２２６】
そこで、本実施の形態では、信号線Ｒｅｆに対して先に信号線Ｅｎａｂｌｅを立ち下げる期間Ｔ２５を設けることにより、ノードＮ１の電圧が不安定となる期間を短くすることができる、つまり、立下り時間を短くすることができる。
【０２２７】
（期間Ｔ２７：書込期間）
図１７に示す時刻ｔ６〜時刻ｔ７の期間Ｔ２７は、信号線Ｄａｔａから映像信号に含まれる階調値に応じた電圧値を有するデータ信号の電圧を、第一スイッチ素子Ｔｒ１を介して容量素子Ｃｓに書き込む書込期間である。
【０２２８】
具体的には、期間Ｔ２７では、図１７に示すように、第一スイッチ素子Ｔｒ１が導通状態に、第二スイッチ素子Ｔｒ２、第三スイッチ素子Ｔｒ３および第四スイッチ素子Ｔｒ４が非導通状態に設定される。
【０２２９】
走査線駆動回路１３は、信号線Ｉｎｉｔ、信号線Ｒｅｆおよび信号線Ｅｎａｂｌｅの電圧をＬレベルのまま維持することで、第二スイッチ素子Ｔｒ２、第三スイッチ素子Ｔｒ３および第四スイッチ素子Ｔｒ４をオフ状態に維持する。さらに、走査線駆動回路１３は、期間Ｔ２７の開始時に、信号線Ｓｃａｎの電圧をＬレベルからＨレベルに遷移させることにより、第一スイッチ素子Ｔｒ１をオフ状態からオン状態に遷移させる。
【０２３０】
これにより、容量素子Ｃｓには、閾値電圧補償期間で記憶された駆動トランジスタＴｒｄの閾値電圧Ｖｔｈに加えて、データ信号の電圧と電源線ＶＲＥＦの電圧との電圧差が、（有機ＥＬ素子ＯＥＬの容量）／（有機ＥＬ素子ＯＥＬの容量＋容量素子Ｃｓの容量）倍されて、記憶（保持）される。ここで、第四スイッチ素子Ｔｒ４が非導通状態にあるため、駆動トランジスタＴｒｄはドレイン電流を流さない。そのため、ノードＮ２の電圧は期間Ｔ２７の間で大きく変化することはない。
【０２３１】
大画面化（有機ＥＬパネル１１のサイズが大きくなる）、かつ、表示画素ＰＸの数が増加するのに伴い、表示画素ＰＸにデータ信号を書き込むための期間（水平走査期間）が短くなる。大画面化に伴い信号線Ｓｃａｎの配線時定数も増加する。水平走査期間の短縮および信号線Ｓｃａｎの配線時定数の増加により、従来の有機ＥＬパネル１１に比べ、所望の階調値に対応する電圧を表示画素ＰＸに書き込むことが難しくなる。
【０２３２】
そこで、本実施の形態では、図３に示すように、限られた時間で映像信号（データ信号電圧）を取り込むために、第一スイッチ素子Ｔｒ１を導通状態にさせる時間（期間Ｔ２７）を増加させている。また、本実施の形態では、信号線Ｓｃａｎの波形なまりがあっても、データ信号の電圧が信号線Ｄａｔａに入力される前に信号線Ｓｃａｎが立ち上がりを完了させて、第一スイッチ素子Ｔｒ１が導通状態（オン状態）となるようにしている。これは期間Ｔ２７でのノードＮ２電圧変動が大きく発生しないためである。
【０２３３】
これにより、信号線Ｓｃａｎの負荷（配線時定数）が大きく、立ち上がりに時間がかかるような大画面、高画素数の有機ＥＬパネル１１であっても確実に書き込むことができる。
【０２３４】
なお、このように駆動させることから、信号線Ｓｃａｎの配線幅をより細くすることもできる。その場合、配線幅を細くした分を容量素子Ｃｓの大きさ（容量）を拡大することに用いて、表示性能を上げるとしてもよい。
【０２３５】
表示性能は、容量素子Ｃｓが小さいと、駆動トランジスタＴｒｄのドレインゲート間寄生容量と容量素子Ｃｓと有機ＥＬ素子ＯＥＬの容量が直列になっている関係から、電源線ＶＥＬの変動により、容量素子Ｃｓに書き込まれている電荷量が変化するという問題が顕著となる。そのため、表示性能は、寄生容量と蓄積容量の比率が重要であり、蓄積容量／寄生容量＞＞１となることが好ましい。
【０２３６】
このように、期間Ｔ２７（書込期間）では、データ信号の電圧および駆動トランジスタＴｒｄの閾値電圧に応じた電圧が容量素子Ｃｓに記憶（保持）される。
【０２３７】
（期間Ｔ２８）
図１７に示す時刻ｔ７〜時刻ｔ８の期間Ｔ２８は、第一スイッチ素子Ｔｒ１を確実に非導通にさせるための期間である。
【０２３８】
具体的には、期間Ｔ２８では、図１７に示すように、第一スイッチ素子Ｔｒ１〜第四スイッチ素子Ｔｒ４が非導通状態に設定される。
【０２３９】
走査線駆動回路１３は、信号線Ｉｎｉｔ、信号線Ｒｅｆおよび信号線Ｅｎａｂｌｅの電圧をＬレベルのまま維持することで、第二スイッチ素子Ｔｒ２、第三スイッチ素子Ｔｒ３および第四スイッチ素子Ｔｒ４をオフ状態に維持する。さらに、走査線駆動回路１３は、期間Ｔ２８の開始時に、信号線Ｓｃａｎの電圧をＨレベルからＬレベルに遷移させることにより、第一スイッチ素子Ｔｒ１をオン状態からオフ状態に遷移させる。
【０２４０】
これにより、続く期間Ｔ２９（発光期間）において第四スイッチ素子Ｔｒ４が導通状態（オン状態）になる前に第一スイッチ素子Ｔｒ１を確実に非導通状態（オフ状態）にすることができる。
【０２４１】
期間Ｔ２８を設けず、第一スイッチ素子Ｔｒ１と第四スイッチ素子Ｔｒ４とが同時に導通状態（オン状態）になってしまった場合、駆動トランジスタＴｒｄのドレイン電流により、ノードＮ２の電圧が上昇する一方で、ノードＮ１の電圧はデータ信号の電圧となる。そうすると、駆動トランジスタＴｒｄのソースゲート間電圧が小さくなってしまう。この場合には、所望の輝度に比べて少ない輝度で発光してしまうという問題がある。これを防止するため、本実施の形態では、期間Ｔ２８を設けて第一スイッチ素子Ｔｒ１が非導通状態であることを確保してから、続く期間Ｔ２９において第四スイッチ素子Ｔｒ４を導通状態にする。
【０２４２】
（期間Ｔ２９：発光期間）
図１７に示す時刻ｔ８〜時刻ｔ９の期間Ｔ２９は、発光期間である。
【０２４３】
具体的には、期間Ｔ２９では、図１７に示すように、第四スイッチ素子Ｔｒ４が導通状態に、第一スイッチ素子Ｔｒ１、第二スイッチ素子Ｔｒ２および第三スイッチ素子Ｔｒ３が非導通状態に設定される。
【０２４４】
走査線駆動回路１３は、信号線Ｓｃａｎ、信号線Ｉｎｉｔおよび信号線Ｒｅｆの電圧をＬレベルのまま維持することで、第一スイッチ素子Ｔｒ１、第二スイッチ素子Ｔｒ２および第三スイッチ素子Ｔｒ３をオフ状態に維持する。さらに、走査線駆動回路１３は、期間Ｔ２９の開始時に、信号線Ｅｎａｂｌｅの電圧をＬレベルからＨレベルに遷移させることにより、第四スイッチ素子Ｔｒ４をオフ状態からオン状態に遷移させる。
【０２４５】
このように、第四スイッチ素子Ｔｒ４が導通状態（オン状態）になると、駆動トランジスタＴｒｄは、容量素子Ｃｓに蓄えられた電圧に応じた駆動電流を有機ＥＬ素子ＯＥＬに供給する。これにより、有機ＥＬ素子ＯＥＬを発光させることができる。
【０２４６】
（期間Ｔ３０：第二期間）
図１７に示す時刻ｔ９〜時刻ｔ０の期間Ｔ３０は、すべてのスイッチを非導通状態として、ノードＮ１およびノードＮ２の電圧を、期間Ｔ２１で必要な電圧に近い電圧まで変化させるための期間である。
【０２４７】
具体的には、期間Ｔ３０では、図１７に示すように、第一スイッチ素子Ｔｒ１〜第四スイッチ素子Ｔｒ４が非導通状態に設定される。制御部２０は、期間Ｔ３０の開始時に、第一スイッチ素子Ｔｒ１、第二スイッチ素子Ｔｒ２、第三スイッチ素子Ｔｒ３および第四スイッチ素子Ｔｒ４を非導通状態にする第二ステップを実行する。
【０２４８】
走査線駆動回路１３は、信号線Ｓｃａｎ、信号線Ｉｎｉｔおよび信号線Ｒｅｆの電圧をＬレベルのまま維持することで、第一スイッチ素子Ｔｒ１、第二スイッチ素子Ｔｒ２および第三スイッチ素子Ｔｒ３をオフ状態に維持する。さらに、走査線駆動回路１３は、期間Ｔ３０の開始時に、信号線Ｅｎａｂｌｅの電圧をＨレベルからＬレベルに遷移させることにより、第四スイッチ素子Ｔｒ４をオン状態からオフ状態に遷移させる。
【０２４９】
期間Ｔ２９と期間Ｔ２１の間に期間Ｔ３０を設けることで、電源線による電流の充放電なしに、ノードＮ１およびノードＮ２の電圧を、期間Ｔ２１で必要な電圧に近い電圧まで変化させることができる。
【０２５０】
より具体的には、ノードＮ２は、期間Ｔ３０において、電源線ＶＥＬの電圧＋有機ＥＬ素子ＯＥＬの閾値電圧に収束する。また、ノードＮ１は、期間Ｔ３０において、ノードＮ２の電圧＋容量素子Ｃｓに記憶された電圧となる。
【０２５１】
つまり、期間Ｔ３０を設けることにより、期間Ｔ２１の開始時点（時刻ｔ０）では、期間Ｔ２９の終了時点（時刻ｔ９）に比べ、ノードＮ１およびノードＮ２の電圧を有機ＥＬ素子ＯＥＬの発光時電圧―閾値電圧分だけ低くできる。
【０２５２】
この電圧低下により、期間Ｔ２１での電源線ＶＩＮＩの電圧と電源線ＶＲＥＦの電圧による充放電作業の負荷が軽くなる。
【０２５３】
以上のようなシーケンスにより、表示画素ＰＸは、階調表示を行う。
【０２５４】
なお、制御部２０は、有機ＥＬパネル１１を構成する他の表示画素ＰＸについても、同様の制御方法を線順次に行う。
【０２５５】
［３．効果等］
本実施の形態の有機ＥＬディスプレイ１０は、ノードＮ２から電源線ＶＩＮＩまでの電流経路上に配置された抵抗部を有するので、第一初期化期間と閾値電圧補償期間との間で、駆動トランジスタＴｒｄのソース電極、つまり、ノードＮ２に電圧を与え、ノードＮ２の電圧を閾値電圧補償にかかる期間が短くなるように調整することができる。これにより、表示装置の高精細化等により閾値電圧補償期間が短くなった場合でも、十分な精度で閾値補償を行うことが可能になる。
【０２５６】
さらに、抵抗部を備えることで、駆動トランジスタＴｒｄの閾値電圧Ｖｔｈが小さいほど、初期化期間中のノードＮ２の電圧の調整幅を大きくすることができる（図２０参照）。このように設定することで、上述したように、閾値電圧補償にかかる期間のばらつきをおさえることができる。このため、閾値電圧補償期間の設計が容易になる。
【０２５７】
本実施の形態では、抵抗部を設けるという簡単な構成で、製造コストを増大させることなく、閾値電圧補償期間の短縮および閾値電圧補償の精度を向上させることができる。
【０２５８】
（他の実施の形態）
以上、表示装置について実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、一つまたは複数の態様の範囲内に含まれてもよい。
【０２５９】
（１）例えば、上記実施の形態では、第二スイッチ素子Ｔｒ２のＷ／Ｌ比を他のスイッチ素子に比べて小さくすることで、抵抗部としての機能を実現したが、これに限るものではない。例えば、信号線Ｉｎｉｔのオン電圧（スイッチ素子をオン状態にするときのゲート電極の電圧）を、他の信号線のオン電圧に比べて低くすることで、第二スイッチ素子Ｔｒ２のオン抵抗を大きくしても良い。この際、第一初期化期間と第二初期化期間とで、信号線Ｉｎｉｔのオン電圧を変えても良い。あるいは、第二スイッチ素子Ｔｒ２のＷ／Ｌ比は他のスイッチ素子と同じにしつつ、第二スイッチ素子Ｔｒ２の移動度を他のスイッチ素子よりも低くなるように、製造プロセスで調整しても良い。
【０２６０】
（２）また、上記実施の形態では、第二スイッチ素子Ｔｒ２を抵抗部として用いたが、これに限るものではない。抵抗部は、第二スイッチ素子Ｔｒ２とは別個の抵抗素子を備えていても構わない。抵抗部は、例えば、スイッチ素子および抵抗素子の直列回路と、第二スイッチ素子Ｔｒ２とを並列に接続した構成であっても構わない。
【０２６１】
図２１は、抵抗部の他の一例を示す回路図である。この場合、第二スイッチ素子Ｔｒ２はスイッチとしてとして動作すればよいので、オン抵抗は他のスイッチ素子と同じで良い。つまり、Ｗ／Ｌ比は他のスイッチ素子と同じで良い。また、直列回路のスイッチ素子がトランジスタである場合は、制御部２０は、当該スイッチ素子がスイッチとしてみなして良いほど、十分低抵抗で動作するように当該スイッチ素子のゲート電極の電圧を制御しても構わない。
【０２６２】
また、図２２および図２３は、抵抗部の他の一例を示す回路図である。図２２および図２３では、第二スイッチ素子Ｔｒ２に抵抗素子が直接に接続されている。
【０２６３】
（３）例えば、上記実施の形態では、表示画素ＰＸは、５つのトランジスタを備えていたが、３つのトランジスタ（駆動トランジスタＴｒｄ、第一スイッチ素子Ｔｒ１および第二スイッチ素子Ｔｒ２）を備える構成であっても良い。この場合、駆動トランジスタＴｒｄのドレイン電極と電源線ＶＴＦＴとの間の導通および非導通を切り替える第四スイッチ素子が存在しないので、第一初期化期間は存在せず、第二初期化期間のみとなる。しかしながら、駆動トランジスタＴｒｄのソース電極の電圧を、駆動トランジスタＴｒｄの閾値電圧Ｖｔｈの変動量ΔＶｔｈに応じて調整するという、本発明の本質的な効果については何ら影響を与えるものではない。本発明の効果を得るためには、容量素子の第二電極と発光素子のアノード電極との接続点から、電源線までの電流経路上に抵抗部を有すればよく、４あるいは６以上のトランジスタを備える構成であっても構わない。
【０２６４】
（４）また、複数の表示画素ＰＸで、抵抗部を共有しても構わない。
【０２６５】
図２４は、２つの表示画素ＰＸで１つの抵抗部を共有する場合の例を示す回路図である。図２４では、表示画素ＰＸ１の第二スイッチ素子Ｔｒ２の一端と、表示画素ＰＸ２の第二スイッチ素子Ｔｒ２の一端とが、スイッチ素子ＴｒＢの一端に接続されている。図２４に示す変形例では、表示画素ＰＸ１およびＰＸ２の第二スイッチ素子Ｔｒ２をスイッチとして動作させ、スイッチ素子ＴｒＢを抵抗部として動作させる。具体的には、第二スイッチ素子Ｔｒ２は、第一スイッチ素子Ｔｒ１と同じオン抵抗および同じＷ／Ｌ比となるようにし、スイッチ素子ＴｒＢは、第一スイッチ素子Ｔｒ１および第二スイッチ素子Ｔｒ２よりも高いオン抵抗となるように、Ｗ／Ｌ比を小さくする。
【０２６６】
ここで、第二初期化期間中にスイッチ素子ＴｒＢに流れる貫通電流は、１サブ画素毎に抵抗部を設けた場合に対して約２倍となる。従って、初期化期間における駆動トランジスタのソース電極の電圧は、ＶＴＦＴ−（ＶＩＮＩ＋Ｒｏｎ×２×Ｉｄ）となり、上記実施の形態に対して閾値電圧補償期間の開始時における駆動トランジスタのソース電極の電圧変動量は、約２倍となる。言い換えると、目標とする∂Ｖｇｓ／∂Ｖｔｈを実現するためのＲｏｎ抵抗が、上記実施の形態に比べて約１／２となり、抵抗部の面積そのものを半分に縮小することができる。つまり、２つの表示画素ＰＸで１つの抵抗部を共有する場合、上記の実施の形態に比べて、１サブ画素あたりのレイアウトサイズの増加量を約１／４に抑えることが出来る。
【０２６７】
これによって、抵抗部を複数画素で共有することで、１サブ画素あたりのレイアウトサイズの増加量を抑制するだけでなく、抵抗部自体の面積も縮小できるので、より高精細なパネルを設計することが可能となる。
【０２６８】
（５）また、上記実施の形態では、第一初期化期間および第二初期化期間において、第二スイッチ素子Ｔｒ２のゲート電極に印加される電圧が同じ値である場合を例に説明したが、これに限るものではない。
【０２６９】
図２５は、有機ＥＬディスプレイ１０の信号波形の他の一例を示す回路図である。図２５に示す例では、第一初期化期間では、スイッチとしてできるだけ低抵抗で動作させるため、他のスイッチ素子のゲート電極と同じレベルの電圧がゲート電極に印加されている。これにより、第二スイッチ素子Ｔｒ２のオン抵抗が第二初期化期間に比べて大きくなっている。これに対し、第二初期化期間では、抵抗として動作させるため、第一初期化期間よりも小さい電圧が第二スイッチ素子Ｔｒ２のゲート電極に印加されている。第二スイッチ素子Ｔｒ２のオン抵抗が第一初期化期間に比べて小さくなっている。
【産業上の利用可能性】
【０２７０】
本発明は、有機ＥＬディスプレイ等の表示装置に利用可能である。
【符号の説明】
【０２７１】
１０、１００  有機ＥＬディスプレイ
１１、１１０  有機ＥＬパネル
１２、１２０  データ線駆動回路
１３、１３０  走査線駆動回路
２０、２００  制御部
Ｃｓ    容量素子
Ｎ１、Ｎ２  ノード
ＯＥＬ  有機ＥＬ素子
Ｐ０、ＰＸ、ＰＸ１、ＰＸ２  表示画素
Ｔｒ１  第一スイッチ素子
Ｔｒ２、Ｔｒ２０  第二スイッチ素子
Ｔｒ３  第三スイッチ素子
Ｔｒ４  第四スイッチ素子
Ｔｒｄ  駆動トランジスタ
ＶＴＦＴ、ＶＩＮＩ、ＶＲＥＦ、ＶＥＬ  電源線
【図１】
2016056211.tif 000023
【図２】
2016056211.tif 000024
【図３】
2016056211.tif 000025
【図４】
2016056211.tif 000026
【図５】
2016056211.tif 000027
【図６】
2016056211.tif 000028
【図７】
2016056211.tif 000029
【図８】
2016056211.tif 000030
【図９】
2016056211.tif 000031
【図１０】
2016056211.tif 000032
【図１１】
2016056211.tif 000033
【図１２】
2016056211.tif 000034
【図１３】
2016056211.tif 000035
【図１４】
2016056211.tif 000036
【図１５】
2016056211.tif 000037
【図１６】
2016056211.tif 000038
【図１７】
2016056211.tif 000039
【図１８】
2016056211.tif 000040
【図１９】
2016056211.tif 000041
【図２０】
2016056211.tif 000042
【図２１】
2016056211.tif 000043
【図２２】
2016056211.tif 000044
【図２３】
2016056211.tif 000045
【図２４】
2016056211.tif 000046
【図２５】
2016056211.tif 000047
【国際調査報告】
2016056211.tif 000048
2016056211.tif 000049
2016056211.tif 000050