(57)【要約】  電界効果トランジスタは、ｐ型Ｓｉ基板上に形成された、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）からなるコドープ層と、コドープ層の上に形成されたＧａＮ層と、ＧａＮ層の上に形成されたＡｌＧａＮ層とを備え、コドープ層は、不純物元素としてＣとＳｉとを含み、コドープ層におけるＣの不純物濃度は５×１０１７／ｃｍ３以上であり、コドープ層におけるＳｉの不純物濃度はＣの不純物濃度よりも低く、ＧａＮ層におけるＣの不純物濃度は１×１０１７／ｃｍ３以下であり、ＧａＮ層の膜厚は０．７５μｍ以上である。
2014108946.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された、第１の窒化物半導体からなる第１半導体層と、
前記第１半導体層の上に形成された、第２の窒化物半導体からなる第２半導体層と、
前記第２半導体層の上に形成され、前記第２の窒化物半導体よりもバンドギャップの大きな第３の窒化物半導体からなる第３半導体層とを備え、
前記第１半導体層は、不純物元素として炭素（Ｃ）とＳｉとを含み、
前記第１半導体層における炭素（Ｃ）の不純物濃度は、５×１０１７／ｃｍ３以上であり、
前記第１半導体層におけるＳｉの不純物濃度は、前記炭素（Ｃ）の不純物濃度よりも低く、
前記第２半導体層における炭素（Ｃ）の不純物濃度は、１×１０１７／ｃｍ３以下であり、
前記第２半導体層の膜厚は、０．７５μｍ以上である
電界効果トランジスタ。
【請求項２】
前記第１の窒化物半導体は、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）で構成され、
前記第２の窒化物半導体は、ＧａＮで構成され、
前記第３の窒化物半導体は、ＡｌＧａＮで構成されている
請求項１に記載の電界効果トランジスタ。
【請求項３】
前記第１の窒化物半導体は、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）及びＡｌｙＧａ１−ｙＮ（０≦ｙ≦１、ｘ≠ｙ）で構成され、
前記第１半導体層は、前記第１の窒化物半導体で構成される超格子層であり、
前記第２の窒化物半導体は、ＧａＮで構成され、
前記第３の窒化物半導体は、ＡｌＧａＮで構成されている
請求項１に記載の電界効果トランジスタ。
【請求項４】
基板上に積層された、第１の窒化物半導体からなる第１半導体層と、
前記第１半導体層の上に形成された、第２の窒化物半導体からなる第２半導体層と、
前記第２半導体層の上に形成され、前記第２の窒化物半導体よりもバンドギャップの大きな第３の窒化物半導体からなる第３半導体層とを備え、
前記第１半導体層は、
イオン化エネルギーＥａを有し濃度Ｎａである第１不純物と、
前記イオン化エネルギーＥａより小さいイオン化エネルギーＥｄを有し、前記濃度Ｎａより小さい濃度Ｎｄである第２不純物とを含み、
前記第１半導体層には、前記イオン化エネルギーＥａと前記イオン化エネルギーＥｄの和よりも大きな活性化エネルギーを有するトラップ準位が形成されており、
前記第２半導体層における炭素（Ｃ）の不純物濃度は、１×１０１７／ｃｍ３以下であり、
前記第２半導体層の膜厚は、０．７５μｍ以上である
電界効果トランジスタ。
【請求項５】
前記第１の窒化物半導体は、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）で構成され、
前記第２の窒化物半導体は、ＧａＮで構成され、
前記第３の窒化物半導体は、ＡｌＧａＮで構成されている
請求項４に記載の電界効果トランジスタ。
【請求項６】
前記第１の窒化物半導体は、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）及びＡｌｙＧａ１−ｙＮ（０≦ｙ≦１、ｘ≠ｙ）で構成され、
前記第１半導体層は、前記第１の窒化物半導体で構成される超格子層であり、
前記第２の窒化物半導体は、ＧａＮで構成され、
前記第３の窒化物半導体は、ＡｌＧａＮで構成されている
請求項４に記載の電界効果トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果トランジスタに関し、特に、パワートランジスタに適用可能な窒化物電界効果トランジスタに関する。
【背景技術】
【０００２】
窒化物半導体は、ＳｉやＧａＡｓなどと比べ、バンドギャップ、絶縁破壊電界、電子の飽和ドリフト速度のいずれもが大きい。また、（０００１）面を主面とする基板上に形成したＡｌＧａＮ／ＧａＮのヘテロ構造では、自発分極およびピエゾ分極によりヘテロ界面に２次元電子ガス（以下、２ＤＥＧ）が生じ、何もドープしなくとも１×１０１３ｃｍ−２程度以上のシートキャリア濃度が得られる。この高濃度の２ＤＥＧをキャリアとして用いた高電子移動度トランジスタ（ＨＥＭＴ）が近年注目を集めており、種々のＨＥＭＴ構造が提案されている（非特許文献１）。【０００３】
図１１は、ＡｌＧａＮ／ＧａＮヘテロ構造を有する従来の電界効果型トランジスタの断面図である。同図に示す従来型の電界効果トランジスタ９００において、ｐ型Ｓｉ基板９０１上にＡｌＮバッファ層９０２、超格子層９０３、アンドープＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）層９０４、アンドープＧａＮ層９０５、アンドープＡｌＧａＮ層９０６がこの順に形成されており、ソース電極９０７およびドレイン電極９０９がアンドープＡｌＧａＮ層９０６上に形成されている。ゲート電極９０８はソース電極９０７およびドレイン電極９０９の間に形成されている。【０００４】
このような構造では、自発分極およびピエゾ分極により、ＡｌＧａＮとＧａＮとの界面に形成される２次元電子ガス９１０が生じ、キャリアとして利用される。ソース−ドレイン間に電圧を印加するとチャネル内の電子がソース電極９０７からドレイン電極９０９に向かって流れる。このとき、ゲート電極９０８に加える電圧を制御してゲート電極９０８直下の空乏層の厚さを変化させることで、ドレイン電流を制御することが可能である。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】Ｓ．Ｃ．Ｂｉｎａｒｉ，  Ｗ．Ｋｒｕｐｐａ，  Ｈ．Ｂ．Ｄｉｅｔｒｉｃｈ，  Ｇ．Ｋｅｌｎｅｒ，  Ａ．Ｅ．Ｗｉｃｋｅｎｄｅｎ  ａｎｄ  Ｊ．Ａ．Ｆｒｅｉｔａｓ  Ｊｒ．，“Ｆａｂｒｉｃａｔｉｏｎ  ａｎｄ  ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ  ｏｆ  ＧａＮ  ＦＥＴｓ”  Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｅｌｅｃｔｒｏｎｓ  ４１（１９９７）  １５４９−１５５４．
【発明の概要】
【０００６】
電界効果トランジスタのオフ状態において、ドレインに高電圧が印加されると、次に電界効果トランジスタをオン状態にスイッチさせたときのオン抵抗が増大するという、いわゆる電流コラプス現象が発生する。この電流コラプスの発現メカニズムは、例えば、非特許文献１に示されている。以下、図１６を用いて簡単に説明する。
【０００７】
図１２は、従来型の電界効果トランジスタのデバイスのオフ時の断面図である。まず、電界効果トランジスタ９００のオフ状態において、領域９１１に示すような空乏層領域が生じる。このとき、領域９１１に示す空乏層のドレイン端子側の領域９１２に高電界が生じ、同領域において、電子がトラップされる。次に、このトラップされた電子が２次元電子ガス近傍に存在すると、このトラップされた電子がちょうど負バイアスのゲート電圧を印加したような効果をもたらすため、トラップされた電子近傍の２次元電子ガスの濃度が低下し、結果としてオン電圧が上昇し、デバイスのオン時の電流が低下する。これが電流コラプス発現のメカニズムである。
【０００８】
本発明は、上記課題に鑑みてなされたものであり、デバイスのオフ時に電流コラプスを生じさせることなくリーク電流が低減された電界効果トランジスタを提供することを目的とする。
【０００９】
上記課題を解決するために、本発明の一態様に係る電界効果トランジスタは、基板上に形成された、第１の窒化物半導体からなる第１半導体層と、第１半導体層の上に形成された、第２の窒化物半導体からなる第２半導体層と、第２半導体層の上に形成され、第２の窒化物半導体よりもバンドギャップの大きな第３の窒化物半導体からなる第３半導体層とを備え、第１半導体層は、不純物元素として炭素（Ｃ）とＳｉとを含み、第１半導体層における炭素（Ｃ）の不純物濃度は、５×１０１７／ｃｍ３以上であり、第１半導体層におけるＳｉの不純物濃度は、炭素（Ｃ）の不純物濃度よりも低く、第２半導体層における炭素（Ｃ）の不純物濃度は、１×１０１７／ｃｍ３以下であり、第２半導体層の膜厚は、０．７５μｍ以上であることを特徴とする。
【００１０】
第１半導体層のＣ濃度を５×１０１７／ｃｍ３以上とすることで、第１半導体層を高抵抗化できる。また、第１半導体層がＳｉを不純物として含むことによりＣドープによる結晶性の悪化を抑制できる。第１半導体へのＳｉ及びＣのドープにより、リーク電流を低減することができる。一方、電界効果トランジスタのオフ状態において高電圧が印加されると、ＣとＳｉとを不純物として含む第１半導体層に電子がトラップされる。この電子は非常に深いトラップ準位を持つ。この電子は負の電荷を持っているので、デバイスのオン時にチャネルに対し負バイアスを印加するような効果をもたらす。このため、チャネルを狭窄し電流コラプスが発生してしまう。これに対して、第２半導体層には電子トラップが存在しないので電流コラプスは引き起こさない。よって、電流コラプスを引き起こす第１半導体層を、第２半導体層と第３半導体層との境界に形成されるチャネル領域から十分離すことにより、チャネルの狭窄を抑制できる。つまり、第２半導体層の膜厚を０．７５μｍ以上とすることにより、第１半導体層とチャネル領域とを０．７５μｍ以上隔離できる。これにより、実用動作電圧においてオフ状態で電流コラプスの発現を抑制しつつリーク電流を低減することができる。
【００１１】
また、例えば、第１の窒化物半導体は、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）で構成され、第２の窒化物半導体は、ＧａＮで構成され、第３の窒化物半導体は、ＡｌＧａＮで構成されている。
【００１２】
また、例えば、第１の窒化物半導体は、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）及びＡｌｙＧａ１−ｙＮ（０≦ｙ≦１、ｘ≠ｙ）で構成され、第１半導体層は、第１の窒化物半導体で構成される超格子層であり、第２の窒化物半導体は、ＧａＮで構成され、第３の窒化物半導体は、ＡｌＧａＮで構成されている。
【００１３】
また、上記課題を解決するために、本発明の一態様に係る電界効果トランジスタは、基板上に積層された、第１の窒化物半導体からなる第１半導体層と、第１半導体層の上に形成された、第２の窒化物半導体からなる第２半導体層と、第２半導体層の上に形成され、第２の窒化物半導体よりもバンドギャップの大きな第３の窒化物半導体からなる第３半導体層とを備え、第１半導体層は、イオン化エネルギーＥａを有し濃度Ｎａである第１不純物と、イオン化エネルギーＥａより小さいイオン化エネルギーＥｄを有し、濃度Ｎａより小さい濃度Ｎｄである第２不純物とを含み、第１半導体層には、イオン化エネルギーＥａとイオン化エネルギーＥｄの和よりも大きな活性化エネルギーを有するトラップ準位が形成されており、第２半導体層における炭素（Ｃ）の不純物濃度は、１×１０１７／ｃｍ３以下であり、第２半導体層の膜厚は、０．７５μｍ以上であることを特徴とする。
【００１４】
上記イオン化エネルギーの関係を有する２種の不純物が第１半導体層に含まれることにより、リーク電流を低減することができる。また、第２半導体層の膜厚を０．７５μｍ以上とすることにより、第１半導体層とチャネル領域とを０．７５μｍ以上隔離できる。これにより、実用動作電圧においてオフ状態で電流コラプスの発現を抑制しつつリーク電流を低減することができる。
【００１５】
本発明に係る電界効果トランジスタによれば、電流コラプスを悪化させることなく、デバイスのオフ動作時のリーク電流の低減が実現できる。
【図面の簡単な説明】
【００１６】
【図１】図１は、実施の形態１に係る電界効果トランジスタの断面図である。
【図２】図２は、アンドープＧａＮ層中のＣ濃度と、スイッチング時のオン抵抗との関係を表すグラフである。
【図３】図３は、コドープ層のＣ濃度とエピ耐圧との関係を表すグラフである。
【図４】図４は、実施の形態１に係る電界効果トランジスタおよび比較例におけるオフ状態でのドレイン−ソース間リーク電流ＩＤＳとドレイン−ソース間電圧ＶＤＳとの関係を表したグラフである。
【図５】図５は、デバイスのスイッチング特性を評価するための電気回路の模式図である。
【図６】図６は、ゲート−ソース電圧およびオン抵抗の過渡応答を模式に表す図である。
【図７Ａ】図７Ａは、実施の形態１に係る電界効果トランジスタを、オフ状態からオン状態へスイッチした後のオン抵抗の時間依存性を表すグラフである。
【図７Ｂ】図７Ｂは、比較例を、オフ状態からオン状態へスイッチした後のオン抵抗の時間依存性を表すグラフである。
【図８Ａ】図８Ａは、実施の形態１に係る電界効果トランジスタのオン電圧の時間依存性に対しフィッティングして得られたτのアレニウスプロットを表すグラフである。
【図８Ｂ】図８Ｂは、比較例のオン電圧の時間依存性に対しフィッティングして得られたτのアレニウスプロットを表すグラフである。
【図９】図９は、アンドープＧａＮ層の膜厚とスイッチング時のオン抵抗との関係を表すグラフである。
【図１０】図１０は、実施の形態２の電界効果トランジスタの断面図である。
【図１１】図１１は、ＡｌＧａＮ／ＧａＮヘテロ構造を有する従来の電界効果型トランジスタの断面図である。
【図１２】図１２は、従来型の電界効果トランジスタのデバイスのオフ時の断面図である。
【図１３】図１３は、Ｓｉ基板上に形成されたＧａＮエピの加速寿命試験評価用のデバイスの断面図である。
【図１４Ａ】図１４Ａは、従来の電界効果デバイスに６００Ｖの電圧を印加した場合のリーク電流特性を表すグラフである。
【図１４Ｂ】図１４Ｂは、従来の電界効果デバイスに６３０Ｖの電圧を印加した場合のリーク電流特性を表すグラフである。
【図１４Ｃ】図１４Ｃは、従来の電界効果デバイスに６６０Ｖの電圧を印加した場合のリーク電流特性を表すグラフである。
【図１４Ｄ】図１４Ｄは、従来の電界効果デバイスに７００Ｖの電圧を印加した場合のリーク電流特性を表すグラフである。
【図１５】図１５は、印加バイアス電圧が７００Ｖのときのデバイス寿命のワイブルプロットを表すグラフである。
【図１６】図１６は、デバイス寿命と初期リーク電流との関係を表すグラフである。
【発明を実施するための形態】
【００１７】
（本発明の基礎となった知見）
本発明者は、「背景技術」の欄において記載した、従来の電界効果トランジスタに関し、以下の問題が生じることを見出した。
【００１８】
図１３は、Ｓｉ基板上に形成されたＧａＮエピの加速寿命試験評価用のデバイスの断面図である。図１１に示す電界効果トランジスタ９００に用いた積層構造と同一の積層構造を有する電界効果デバイス９５０において、２次元電子ガス９６０が、イオン注入により形成された分離領域９５３の間に形成される。また、分離領域９５３で囲まれたエピ層９５６上に、Ａｌ電極９５８を形成した。Ｓｉ基板９５１上に形成されたアンドープＧａＮ層９５５には、１０１０／ｃｍ２程度の貫通転位が存在し、これらがデバイスの信頼性に深刻な影響を及ぼす可能性がある。そこで、Ｓｉ基板９５１上のアンドープＧａＮ層９５５に対し縦方向（層厚方向）に電圧を印加し、さらに温度により劣化を加速して劣化加速試験を行い、エピ膜の信頼性について評価を行った。
【００１９】
評価の方法は、導電性のＳｉ基板９５１を接地し、エピ層９５６の表面に形成されたＡｌ電極９５８（電極面積０．７８５ｍｍ２）に正のバイアス電圧を期間ｔｉ（ｉ＝１，２，３，，，）印加（６００Ｖ〜７００Ｖ）する。そして、このバイアス電圧を開放した後、デバイスに６００Ｖを印加したときのリーク電流（Ｉｉ）を測定することを繰り返した。
【００２０】
図１４Ａ〜図１４Ｄは、それぞれ、従来の電界効果デバイスに６００Ｖ、６３０Ｖ、６６０Ｖ及び７００Ｖの電圧を印加した場合のリーク電流特性を表すグラフである。具体的には、同図は、１２５℃において、上記評価により得た印加電圧６００Ｖ〜７００Ｖの場合のリーク電流と、延べ印加バイアス時間（ｔ１＋ｔ２＋ｔ３＋・・・）との関係を表したものである。いずれの印加バイアスにおいても、ある特定の時間を境にして、リーク電流が急激に上昇していく様子がわかる。また、印加バイアスが高くなるにつれ、リーク電流が急激に上昇する時間である延べ印加バイアス時間が短くなることがわかる。
【００２１】
図１５は、印加バイアス電圧が７００Ｖのときのデバイス寿命のワイブルプロットを表すグラフである。ここで、デバイス寿命は、リーク電流が１５μＡ流れたときのリーク電流と定義した。ワイブルプロットの結果によると、傾きは１種類のみで記述することができることから、故障モードは１種類のみであるといえる。得られたワイブルプロットから、ｍ値は９となり、１以上であることから、故障型は磨耗故障モードのみであることがわかる。
【００２２】
図１６は、デバイス寿命と初期リーク電流との関係を表すグラフである。デバイス寿命と初期リーク電流とには強い相関関係があり、初期リーク電流が小さくなると寿命が長くなる傾向がある。以上のことから、初期リーク電流の抑制は、デバイスの信頼性を確保するために極めて重要である。
【００２３】
しかしながら、後述するように、デバイスのリーク電流を抑制するために、積層構造を変更すると、副作用として、電流コラプスが悪化することがある。したがって、デバイス設計を行うにあたり、リーク電流を低減することのみならず、電流コラプスを悪化させないようにする必要がある。
【００２４】
本発明者らが、電流コラプスを抑制しながらリーク電流を低減できることを見出した経緯について、以下に述べる。
【００２５】
一般的に、ＧａＮは、通常ドーピングなしでも残留ドナーの影響によって、ｎ型になるが、ＧａＮ中で深いアクセプタとして働くＦｅやＣを導入すると、残留キャリアを補償し、高抵抗化できることが知られている（非特許文献２（Ｓ．Ｈｅｉｋｍａｎ，  Ｓ．Ｋｅｌｌｅｒ，  Ｓ．Ｐ．ＤｅｎＢａａｒｓ，  Ｕ．Ｋ．Ｍｉｓｈｒａ，“Ｇｒｏｗｔｈ  ｏｆ  Ｆｅ  ｄｏｐｅｄ  ｓｅｍｉ−ｉｎｓｕｌａｔｉｎｇ  ＧａＮ  ｂｙ  ｍｅｔａｌｏｒｇａｎｉｃ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ．”  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ  ８１（２００２）４３９−４４１．）、  非特許文献３（Ｊ．Ｂ．Ｗｅｂｂ，  Ｈ．Ｔａｎｇ，  Ｓ．Ｒｏｌｆｅ  ａｎｄ  Ｊ．Ａ．Ｂａｒｄｗｅｌｌ，  “Ｓｅｍｉ−ｉｎｓｕｌａｔｉｎｇ  Ｃ−ｄｏｐｅｄ  ＧａＮ  ａｎｄ  ｈｉｇｈ−ｍｏｂｉｌｉｔｙ  ＡｌＧａＮ／ＧａＮ  ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅｓ  ｇｒｏｗｎ  ｂｙ  ａｍｍｏｎｉａ  ｍｏｌｅｃｕｌａｒ  ｂｅａｍ  ｅｐｉｔａｘｙ．”  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ  ７５（１９９９）９５３−９５５．））。
【００２６】
しかしながら、ＭＯＣＶＤを用いた成長を行う場合、Ｆｅの導入はメモリ効果が大きく、反応炉を汚染するため望ましくない。また、バッファ層にＦｅを導入すると、Ｆｅのメモリ効果のため、２次元電子ガス近傍にＦｅが導入される事が避けられず、このとき、Ｆｅがコラプスを引き起こすことがわかっている。したがって、ＦｅをＧａＮエピ中に導入することは望ましくない。
【００２７】
一方、炭素（Ｃ）はＭＯＣＶＤによる成長においてＩＩＩ族原料から混入し、その量は成長温度、成長圧力およびＶ／ＩＩＩ比によって制御できるため、Ｆｅの導入と比較すると問題が少ない。
【００２８】
第一原理（理論）計算によれば、ＣをＧａＮに導入することによる高抵抗化機構は、ＣＮ（Ｎ位置にあるＣ）がＶＮ空孔（Ｎ位置にある空孔）を補償するためであるとされている。ここで、ＣによるＧａＮエピの高抵抗化には、１×１０１９／ｃｍ３程度以上のＣを導入することが望ましいことが知られている（非特許文献４（Ｃ．Ｈ．Ｓｅａｇｅｒ，  Ａ．Ｆ．Ｗｒｉｇｈｔ，  Ｊ．Ｙｕ  ａｎｄ  Ｗ．Ｇｏｔｚ，“Ｒｏｌｅ  ｏｆ  ｃａｒｂｏｎ  ｉｎ  ＧａＮ．”  Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  ９２（２００２）６５５３．））。ところが、そのような高濃度のＣをＧａＮエピに導入すると、欠陥やトラップが同時に生成されやすい。
【００２９】
一方、高濃度のＣを導入するのではなく、Ｃ濃度を５×１０１７／ｃｍ３程度に抑制しつつ、ＳｉをＣと同時にコドープすることにより、ＧａＮエピ膜を高抵抗化する方法が、非特許文献４において述べられている。
【００３０】
第一原理（理論）計算によると、ＣとＳｉとをコドープすることによるＧａＮエピ膜の高抵抗化機構は、ＣＮ（Ｎ位置にあるＣ）をＳｉＧａ（Ｇａ位置にあるＳｉ）が補償することによるものであることが示されている。したがって、上記コドープによる高抵抗化ができれば、Ｃ単独でＧａＮを高抵抗化する場合に比べ、Ｃ濃度を抑制できるため、結晶性の悪化が抑制できる可能性がある。また、Ｃ濃度を低くすることができるため、高温での成長が可能となり、ＶＮ欠陥の濃度を減少させることができると期待できる。
【００３１】
一方、電界効果トランジスタのオフ状態において高電圧が印加されると、ＣとＳｉとを不純物として含むＧａＮ層に電子がトラップされる。この電子は非常に深いトラップ準位を持つ。この電子は負の電荷を持っているので、デバイスのオン時にチャネルに対し負バイアスを印加するような効果をもたらす。このため、チャネルを狭窄し電流コラプスが発生してしまう。これに対して、ＣとＳｉとがドープされたＧａＮ層の上層には電子トラップが存在しないので電流コラプスは引き起こさない。よって、電流コラプスを引き起こす上記ＧａＮ層を、上層にて形成されるチャネル領域から十分離すことにより、チャネルの狭窄を抑制できる。よって、上層の膜厚を所定値以上とすることにより、ＣとＳｉとがドープされたＧａＮ層とチャネル領域とを隔離できるので、実用動作電圧においてオフ状態で電流コラプスの発現を抑制しつつリーク電流を低減することができる。
【００３２】
以下、本発明の実施の形態を、図面を参照して詳しく説明する。
【００３３】
なお、以下で説明する実施の形態は、いずれも本発明の一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態などは、一例であり、本発明を限定する主旨ではない。本発明は、請求の範囲によって特定される。よって、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、本発明の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。
【００３４】
（実施の形態１）
図１は、実施の形態１に係る電界効果トランジスタの断面図である。同図に示す電界効果トランジスタ１では、ｐ型Ｓｉ基板１０１上にＡｌＮバッファ層１０２が２００ｎｍ、ＡｌＮ５ｎｍおよびＧａＮ２０ｎｍからなる超格子層１０３が２μｍ、その上にＳｉおよびＣをコドープしたコドープ層１０４が８５０ｎｍ、電流コラプスを抑制するためにＣ濃度を５×１０１７／ｃｍ３以下にしたアンドープＧａＮ層１０５が５００ｎｍ、アンドープＡｌＧａＮ層１０６が５０ｎｍ順次積層されている。さらに、アンドープＡｌＧａＮ層１０６の上に、ＴｉおよびＡｌからなるソース電極１０７およびドレイン電極１０９が形成されている。電界効果トランジスタ１は、アンドープＧａＮ層１０５とアンドープＡｌＧａＮ層１０６との間に存在する２次元電子ガス１１０がチャネルとして用いられる。ゲート電極１０８は、ソース電極１０７およびドレイン電極１０９の間に形成されている。ここで、ゲート電極１０８は、ｐ型ＡｌＧａＮ層とｐ型ＧａＮ層とが順に積層されたあと、電極としてＰｄ／Ａｕが蒸着により形成されている。
【００３５】
コドープ層１０４は、第１の窒化物半導体であるＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）で構成される第１半導体層である。ここで、リーク低減のために形成されているコドープ層１０４は、ドナーとしてＳｉが１×１０１７／ｃｍ３、アクセプタとして炭素（Ｃ）が５×１０１７／ｃｍ３ドープされている。
【００３６】
なお、アクセプタとしてドーピングされているＣは、ＭＯＣＶＤ成長時にオートドープにより導入され、一方、ドナーであるＳｉは、意図的にドーピングされている。また、アクセプタとして機能しているＣを補償するために用いられているＳｉ濃度は、絶縁性の高いＧａＮエピ膜を形成するためにはＣ濃度を超えてはならない。これは、Ｓｉ濃度がＣ濃度を超えるとＧａＮが導電性になってしまうためである。つまり、コドープ層１０４は、不純物元素として炭素（Ｃ）とＳｉとを含み、Ｃ濃度は５×１０１７／ｃｍ３以上であり、Ｓｉ濃度はＣ濃度よりも低い。
【００３７】
また、アンドープＧａＮ層１０５は、第２の窒化物半導体であるＧａＮで構成され、Ｃ濃度が１×１０１７／ｃｍ３以下である第２半導体層である。
【００３８】
さらに、アンドープＧａＮ層１０５の膜厚ｔ１０５は、０．７５μｍ以上である。
【００３９】
アンドープＡｌＧａＮ層１０６は、アンドープＧａＮ層１０５の上に形成され、第２の窒化物半導体よりもバンドギャップの大きな第３の窒化物半導体であるＡｌＧａＮで構成された第３半導体層である。
【００４０】
以下、コドープ層１０４およびアンドープＧａＮ層１０５の不純物濃度、および、アンドープＧａＮ層１０５の膜厚が、上記範囲と設定される理由およびその効果について、図２〜図９を用いて説明する。
【００４１】
図２は、アンドープＧａＮ層中のＣ濃度と、スイッチング時のオン抵抗との関係を表すグラフである。具体的には、同図のグラフは、アンドープＧａＮ層中のＣ濃度と、電界効果トランジスタ１に４００Ｖを印加した場合のスイッチング時のオン抵抗との関係を示したものである。アンドープＧａＮ層１０５中のＣ濃度が１×１０１７／ｃｍ３以上になると、スイッチング時のオン抵抗が上昇してしまう。したがって、アンドープＧａＮ層１０５中のＣ濃度は１×１０１７／ｃｍ３以下にする必要がある。
【００４２】
また、コドープ層１０４において、Ｃ濃度は５×１０１７／ｃｍ３以上とする必要がある。
【００４３】
図３は、コドープ層のＣ濃度とエピ耐圧との関係を表すグラフである。なお、コドープ層１０４のＳｉ濃度は１×１０１７／ｃｍ３と固定している。この結果、Ｃ濃度を５×１０１７／ｃｍ３以下とした場合、耐圧を確保できないことがわかった。したがって、コドープする場合においても、Ｃ濃度を５×１０１７／ｃｍ３以上とする必要がある。
【００４４】
以下、上記構成を有する本実施の形態に係る電界効果トランジスタ１と比較例に係る電界効果トランジスタとを比較する。ここで、比較例に係る電界効果トランジスタとは、ＣとＳｉとをコドープせずＣのみをドーピングして高抵抗化されたものを指す。
【００４５】
比較例に係る電界効果トランジスタは、電界効果トランジスタ１におけるコドープ層１０４が、Ｃのみを１×１０１９／ｃｍ３ドープしたドープ層となっている。すなわち、ｐ型Ｓｉ基板１０１上に、ＡｌＮバッファ層１０２として２００ｎｍ、ＡｌＮおよびＧａＮ層からなる超格子層１０３が２μｍ、その上にＣのみを１×１０１９／ｃｍ３ドープしたドープ層が８５０ｎｍ、アンドープＧａＮ層１０５が５００ｎｍ、アンドープＡｌＧａＮ層１０６として５０ｎｍが順次積層されている。ソース電極、ドレイン電極およびゲート電極の構成については、電界効果トランジスタ１と同じである。
【００４６】
図４は、本実施の形態に係る電界効果トランジスタおよび比較例におけるオフ状態でのドレイン−ソース間リーク電流ＩＤＳとドレイン−ソース間電圧ＶＤＳとの関係を表したグラフである。同図のグラフは、ゲート−ソース間電圧ＶＧＳを０Ｖとした場合の１２５℃および２５℃での電流電圧（ＩＤＳ−ＶＤＳ）特性を表している。２５℃および１２５℃のいずれの温度においても、バッファ層としてコドープ層１０４を導入した本実施の形態に係る電界効果トランジスタ１の方が、コドープ層を導入していない比較例よりもリーク電流が低い。コドープ層１０４の導入により、リーク電流が低減する効果が現れていることがわかる。
【００４７】
次に、コドープ層１０４の導入による電流コラプスへの影響について、電界効果トランジスタ１および比較例のスイッチング特性を比較して説明する。
【００４８】
図５は、デバイスのスイッチング特性を評価するための電気回路の模式図である。デバイス（評価ＦＥＴ）のドレイン端子に負荷抵抗Ｒｄを直列に接続し、外部電圧Ｖｄｄを印加する。評価ＦＥＴのゲート−ソース間電圧ＶＧＳを制御して、評価ＦＥＴをオン／オフ状態間でスイッチし、ドレイン電圧ＶＤＳを読み取る。読み取ったドレイン電圧ＶＤＳから、スイッチング時のオン抵抗ＲＯＮ＝Ｖｄｄ／｛（Ｖｄｄ−ＶＤＳ）／Ｒｄ｝を決定し、オン抵抗の過渡応答ＲＯＮ（ｔ）を得る。
【００４９】
電流コラプスは、前述した通り、まず、デバイスをオフ状態にしたときに２ＤＥＧに近い領域に高電界が印加されて同領域に電子がトラップされ、次に、デバイスをオン状態にスイッチしたときにこのトラップされた２ＤＥＧ近くに存在する電子が２ＤＥＧを狭窄するため、デバイスオンＮ時の抵抗（ＲＯＮ）が上昇して発生する。したがって、デバイスをオフ状態にした後、オン状態にした後のデバイスのオン抵抗ＲＯＮの過渡応答を詳細に調べることにより、トラップされた電子が放出される過程を調べることができる。加えて、その放出過程の温度依存性を取得することにより、電子のトラップエネルギーについての知見を得ることが可能である。
【００５０】
図６は、ゲート−ソース電圧およびオン抵抗の過渡応答を模式に表す図である。ここで、ｔは、評価ＦＥＴをオフ状態からオン状態へと遷移した直後からの経過時間である。次に、得られたオン抵抗ＲＯＮ（ｔ）を、式１に示す「引き伸ばされた指数関数」によりフィッティングする。
【００５１】
ＲＯＮ（ｔ）＝ＲＤＣ＋ΔＲｅｅｘｐ（−（ｔ／τ）βｅ）      （式１）
ここで、時定数τは評価ＦＥＴのオン状態におけるオン抵抗ＲＯＮの緩和時定数であり、コラプスを引き起こすトラップの放出過程の時定数である。なお、式１において、ＲＤＣはコラプスによるオン抵抗の増大がない場合のＲＯＮ，ΔＲｅはｔ＝０におけるＲＯＮの増大量、βｅは指数である。以上の手続きを、評価ＦＥＴの温度を変えて行い、各温度でのτを決定し、このτをアレニウスプロットする。τは、評価ＦＥＴのオフ状態で捕獲された電子の放出の時定数を表しているので、この温度依存性をアレニウスプロットすることで、捕獲された電子のポテンシャルエネルギーを求めることができる。
【００５２】
図７Ａおよび図７Ｂは、それぞれ、実施の形態１に係る電界効果トランジスタ１および比較例を、オフ状態からオン状態へスイッチした後のオン抵抗の時間依存性を表すグラフである。なお、図７Ａの特性は、Ｖｄｄ＝１００Ｖでの結果、図７Ｂの特性は、Ｖｄｄ＝２００Ｖでの結果である。両図を比較すると、本実施の形態に係る電界効果トランジスタ１ではスイッチング時のオン抵抗が大きい。これは、コラプスがより顕著に現れるためであり、このため比較例よりも低い電圧で測定している。このように、コドープ層１０４を含む電界効果トランジスタ１のほうが、コドープ層を含まない比較例よりもコラプスが顕著となる。この原因を調べるため、図７Ａおよび図７Ｂで得られたスイッチング波形から、以下の方法によりトラップの起源となっているトラップされた電子の準位の深さについて調べた。
【００５３】
図８Ａおよび図８Ｂは、それぞれ、実施の形態１に係る電界効果トランジスタ１および比較例のオン電圧の時間依存性に対しフィッティングして得られたτのアレニウスプロットを表すグラフである。
【００５４】
まず、コドープ層を含まない比較例においては、図８Ｂに示されるように、電子のポテンシャルエネルギーＥａは、０．３ｅＶおよび０．８ｅＶの２つの準位が存在することがわかった。これらの物理的起源については、それらのエネルギーの大きさから、前者は表面準位によるものと考えられ、後者はＧａＮ結晶中に内在する電子トラップによるものと考えられる。これは、非特許文献５（Ｓ．Ｒｕｍｙａｎｔｓｅｖ，  Ｍ．Ｅ．Ｌｅｖｉｎｓｈｔｅｉｎ，  Ｒ．Ｇａｓｋａ，  Ｍ．Ｓ．  Ｓｈｕｒ，  Ｊ．Ｗ．Ｙａｎｇ，ａｎｄ  Ｍ．Ａ．Ｋｈａｎ，“Ｌｏｗ−ｆｒｅｑｕｅｎｃｙ  ｎｏｉｓｅ  ｉｎ  ＡｌＧａＮ／ＧａＮ  ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ  ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒｓ  ｏｎ  ＳｉＣ  ａｎｄ  ｓａｐｐｈｉｒｅ  ｓｕｂｓｔｒａｔｅｓ．”    Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  ８７（２０００）１８４９．）及び非特許文献６（Ｍ．Ｎｅｕｂｕｒｇｅｒ，  Ｉ．Ｄａｕｍｉｌｌｅｒ，  Ｍ．Ｋｕｎｚｅ，  Ｊ．ｖａｎ  Ｎｏｓｔｒａｎｄ  ａｎｄ  Ｅ．Ｋｏｈｎ．“Ｉｎｆｌｕｅｎｃｅ  ｏｆ  ｐｏｌａｒｉｚａｔｉｏｎ  ｏｎ  ｔｈｅ  ｐｒｏｐｅｒｔｉｅｓ  ｏｆ  ＧａＮ  ｂａｓｅｄ  ＦＥＴ  ｓｔｒｕｃｔｕｒｅｓ．”  Ｐｈｙｓ．Ｓｔａｔ．Ｓｏｌ．（ｃ）０．１９１９（２００３）．）において表面準位の熱活性化エネルギーが、ドレイン電流の周波数分散の温度依存性から、０．３〜０．４ｅＶと報告されており、一方、非特許文献７（橋詰保、「ＧａＮおよびＡｌＧａＮの深い電子準位―電気的評価結果を中心として―」、日本結晶成長学会誌２００９年１０月号）において報告されているＧａＮ層バルク内に存在する電子トラップのエネルギー準位（０．７〜０．９ｅＶ）と近いことによるものである。
【００５５】
これに対して、本実施の形態に係る電界効果トランジスタ１においては、図８Ａに示されるように、電子のポテンシャルエネルギーは、０．８ｅＶおよび２．３ｅＶの２つの準位が存在することがわかった。比較例において現れていた表面起因と考えられる深さ０．３ｅＶの準位は観測されなかったが、これはおそらく０．８ｅＶおよび２．３ｅＶの準位の信号強度が相対的に大きいために、現れなかったためと考えられる。
【００５６】
また、電界効果トランジスタ１では、比較例のスイッチングにおいて現れなかった深さ２．３ｅＶの準位が観測された。これは、コドープ層を含む電界効果トランジスタに特徴的に現れている準位であることから、ＣとＳｉとをコドープすることにより新たに生じた準位であると考えられる。この新たに生じた準位が非常に深いエネルギーを形成しているために、リーク電流を抑制する効果が生じたものと考えられる。つまり、コドープ層１０４は、イオン化エネルギーＥａ（例えば０．８ｅＶ）を有し濃度Ｎａである第１不純物Ｃと、イオン化エネルギーＥａより小さいイオン化エネルギーＥｄ（例えば０．０３ｅＶ）を有し、濃度Ｎａより小さい濃度Ｎｄである第２不純物Ｓｉとを含む。また、コドープ層１０４には、イオン化エネルギーＥａとイオン化エネルギーＥｄの和（例えば０．８３ｅＶ）よりも大きな活性化エネルギー（例えば２．３ｅＶ）を有するトラップ準位が形成されている。
【００５７】
しかし、一方で、この深い準位の影響で、コドープ層をバッファ層として用いたデバイスにおいては、コドープ層をバッファ層に用いていないデバイスに比して、電流コラプスが極端に悪化するという問題があることがわかった。
【００５８】
そこで、本発明者らは、コドープ層１０４をバッファ層として用いるにあたり、コドープ層１０４の上部に形成されるアンドープＧａＮ層１０５を厚くすることで、コドープ層１０４中に形成された深いポテンシャルエネルギーを有する電子トラップがオン時に悪影響を及ぼさないようにすることができないか、検討を進めた。
【００５９】
その結果、アンドープＧａＮ層１０５の膜厚ｔ１０５を０．７５μｍ以上とすれば、デバイスの駆動に用いられる電圧Ｖｄｄ＝４００Ｖにおいてスイッチング時のオン抵抗が、ＤＣ時の抵抗の２倍以内となり、実用上問題のないレベルになることがわかった。
【００６０】
具体的には、図１に示された電界効果トランジスタの構造において、コドープ層１０４上に形成されたアンドープＧａＮ層の膜厚（図中ｔ１０５）を、０．５μｍ、０．７５μｍ、１．０μｍおよび１．２５μｍと変えた構造を作製し、電流コラプスを測定した。
【００６１】
図９は、アンドープＧａＮ層の膜厚とスイッチング時のオン抵抗との関係を表すグラフである。同図に表されたグラフは、Ｖｄｄ＝４００Ｖでスイッチングした際のデバイスのオン抵抗ＲＯＮとアンドープＧａＮ層１０５の膜厚との関係を示したものである。アンドープＧａＮ層１０５の膜厚が０．７５μｍ以上であれば、スイッチング時のオン抵抗が上昇せず、電流コラプスが発現していないことがわかる。
【００６２】
この理由について、図１を用いて説明する。電界効果トランジスタのオフ状態において高電圧が印加されると、ＣとＳｉとを不純物として含むコドープ層１０４に電子がトラップされる。この電子は非常に深いトラップ準位を持つ。この電子は負の電荷を持っているので、デバイスのオン時にチャネルに対し負バイアスを印加するような効果をもたらす。このため、チャネルを狭窄する。これが電流コラプス発現のメカニズムである。一方、アンドープＧａＮ層１０５には電子トラップが存在しないので、電流コラプスは引き起こさない。よって、電流コラプスを引き起こすコドープ層１０４を、チャネル層から十分離すことにより、チャネルの狭窄はおきにくくなる。
【００６３】
以上の結果より、アンドープＧａＮ層１０５の膜厚を０．７５μｍ以上とすることにより、コドープ層１０４とチャネルとを０．７５μｍ以上隔離できるので、実用動作電圧においてオフ状態で電流コラプスの発現を抑制しつつリーク電流を低減することができる。
【００６４】
（実施の形態２）
図１０は、実施の形態２に係る電界効果トランジスタの断面図である。同図に示す電界効果トランジスタ２では、ｐ型Ｓｉ基板１０１上にＡｌＮバッファ層１０２が２００ｎｍ、ＡｌＮ５ｎｍとＧａＮ２０ｎｍからなる超格子にＳｉとＣとがコドープされた超格子層２０３が２μｍ、その上にＣ濃度が１×１０１９／ｃｍ３オートドープにより導入されているオートドープ層２０４が０．５μｍ、電流コラプスを抑制するためにＣ濃度を１×１０１７／ｃｍ３以下にしたアンドープＧａＮ層１０５が０．７５μｍ、アンドープＡｌＧａＮ層１０６が５０ｎｍ順次積層されている。ソース電極、ドレイン電極およびゲート電極の構成については、電界効果トランジスタ１と同じである。
【００６５】
超格子層２０３は、第１の窒化物半導体であるＡｌｘＧａ１−ｘＮおよびＡｌｙＧａ１−ｙＮから構成される超格子層からなる第１半導体層である。ここで、リーク低減のために形成されているＳｉとＣとがコドープされた超格子層２０３は、ドナーとしてＳｉが１×１０１７／ｃｍ３、アクセプタとして炭素（Ｃ）が５×１０１７／ｃｍ３ドープされている。また、アクセプタとして機能しているＣを補償するために用いられているＳｉ濃度は、絶縁性の高いＧａＮエピ膜を形成するためにはＣ濃度を超えてはならない。これは、Ｓｉ濃度がＣ濃度を超えるとＧａＮが導電性になってしまうためである。つまり、超格子層２０３は、不純物元素として炭素（Ｃ）とＳｉとを含み、Ｃ濃度は５×１０１７／ｃｍ３以上であり、Ｓｉ濃度はＣ濃度よりも低い。
【００６６】
また、アンドープＧａＮ層１０５は、第２の窒化物半導体であるＧａＮで構成され、Ｃ濃度が１×１０１７／ｃｍ３以下である第２半導体層である。
【００６７】
さらに、アンドープＧａＮ層１０５の膜厚ｔ１０５は、０．７５μｍ以上である。
【００６８】
アンドープＡｌＧａＮ層１０６は、アンドープＧａＮ層１０５の上に形成され、第２の窒化物半導体よりもバンドギャップの大きな第３の窒化物半導体であるＡｌＧａＮで構成された第３半導体層である。
【００６９】
上記構成の電界効果トランジスタ２において、オフ状態で高電圧が印加されると、ＣとＳｉとを不純物として含む超格子層２０３に電子がトラップされる。この電子は非常に深いトラップ準位を持つ。この電子は負の電荷を持っているので、デバイスのオン時にチャネルに対し負バイアスを印加するような効果をもたらす。このため、チャネルを狭窄する。一方、アンドープＧａＮ層１０５には電子トラップが存在しないので、電流コラプスは引き起こさない。よって、電流コラプスを引き起こす超格子層２０３を、チャネル層から十分離すことにより、チャネルの狭窄は起きにくくなる。
【００７０】
以上の結果より、アンドープＧａＮ層１０５の膜厚を０．７５μｍ以上とすることにより、超格子層２０３とチャネルとを０．７５μｍ以上隔離できるので、実用動作電圧においてオフ状態で電流コラプスの発現を抑制しつつリーク電流を低減することができる。
【００７１】
以上、本発明の電界効果トランジスタについて、実施の形態に基づいて説明してきたが、本発明に係る電界効果トランジスタは、上記実施の形態に限定されるものではない。上記実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、上記実施の形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る電界効果トランジスタを内蔵した各種機器も本発明に含まれる。
【産業上の利用可能性】
【００７２】
本発明により得られた電界効果トランジスタ装置はエアコンなどの民生機器の電源回路等で用いられるパワートランジスタとして有用である。
【符号の説明】
【００７３】
１，２，９００    電界効果トランジスタ
１０１，９０１    ｐ型Ｓｉ基板
１０２，９０２    ＡｌＮバッファ層
１０３，２０３，９０３    超格子層
１０４，    コドープ層
１０５，９０５，９５５    アンドープＧａＮ層
１０６，９０６    アンドープＡｌＧａＮ層
１０７，９０７    ソース電極
１０８，９０８    ゲート電極
１０９，９０９    ドレイン電極
１１０，９１０，９６０    ２次元電子ガス
２０４    オートドープ層
９０４    アンドープＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）層
９１１，９１２    領域
９５０    電界効果デバイス
９５１    Ｓｉ基板
９５３    分離領域
９５６    エピ層
９５８    Ａｌ電極
【図１】
2014108946.tif 000003
【図２】
2014108946.tif 000004
【図３】
2014108946.tif 000005
【図４】
2014108946.tif 000006
【図５】
2014108946.tif 000007
【図６】
2014108946.tif 000008
【図７Ａ】
2014108946.tif 000009
【図７Ｂ】
2014108946.tif 000010
【図８Ａ】
2014108946.tif 000011
【図８Ｂ】
2014108946.tif 000012
【図９】
2014108946.tif 000013
【図１０】
2014108946.tif 000014
【図１１】
2014108946.tif 000015
【図１２】
2014108946.tif 000016
【図１３】
2014108946.tif 000017
【図１４Ａ】
2014108946.tif 000018
【図１４Ｂ】
2014108946.tif 000019
【図１４Ｃ】
2014108946.tif 000020
【図１４Ｄ】
2014108946.tif 000021
【図１５】
2014108946.tif 000022
【図１６】
2014108946.tif 000023
【国際調査報告】
2014108946.tif 000024
2014108946.tif 000025
2014108946.tif 000026
2014108946.tif 000027