(57)【要約】  本発明は、オン抵抗の低減を図ることができる半導体装置の製造方法を提供する。本発明は、基板（１１）上にドリフト層（１２）を形成する。また、ドリフト層表面にイオン注入層１３を形成する。また、ドリフト層内に余剰炭素領域３１を形成する。また、ドリフト層を加熱する。余剰炭素領域を形成する場合、イオン注入層とドリフト層との界面よりも深い領域に余剰炭素領域を形成する。ドリフト層を加熱する場合、イオン注入層の不純物イオンを活性化させて活性化層１１３を形成し、格子間炭素原子を活性化層側に拡散させる。
2015072210.tif 000002
【特許請求の範囲】
【請求項１】
炭化珪素半導体基板（１１）上に、第１導電型のドリフト層（１２）を形成するドリフト層形成工程と、
前記ドリフト層（１２）表面に第２導電型の不純物である不純物イオンを注入し、当該不純物イオンが注入されたイオン注入層（１３）を形成するイオン注入層形成工程と、
前記ドリフト層（１２）内に格子間の炭素を誘起するイオンである格子間炭素誘起イオンを注入し、余剰な格子間炭素原子が存在する余剰炭素領域（３１、３１Ａ）を形成する余剰炭素領域形成工程と、
前記イオン注入層形成工程の後、かつ、前記余剰炭素領域形成工程の後に、前記ドリフト層（１２）を加熱する加熱工程とを備え、
前記余剰炭素領域形成工程が、前記イオン注入層（１３）と前記ドリフト層（１２）との界面よりも深い領域に前記格子間炭素誘起イオンを注入し、前記余剰炭素領域（３１）を形成する工程であり、
前記加熱工程が、前記ドリフト層（１２）を加熱することによって、前記イオン注入層（１３）に注入された前記不純物イオンを活性化させて第２導電型の活性化層（１１３、１１３Ａ）を形成するとともに、前記格子間炭素原子を前記活性化層（１１３、１１３Ａ）側に拡散させる工程である、
半導体装置の製造方法。
【請求項２】
前記余剰炭素領域形成工程が、前記イオン注入層（１３）と前記ドリフト層（１２）との界面から５００ｎｍ以内の深い領域側に前記格子間炭素誘起イオンを注入し、前記余剰炭素領域（３１）を形成する工程である、
請求項１に記載の半導体装置の製造方法。
【請求項３】
前記余剰炭素領域形成工程が、前記ドリフト層（１２）表面から前記格子間炭素誘起イオンを注入する工程である、
請求項１に記載の半導体装置の製造方法。
【請求項４】
前記余剰炭素領域形成工程の前に、前記炭化珪素半導体基板（１１）を除去する基板除去工程をさらに備え、
前記余剰炭素領域形成工程が、前記ドリフト層（１２）裏面から前記格子間炭素誘起イオンを注入する工程である、
請求項１に記載の半導体装置の製造方法。
【請求項５】
前記余剰炭素領域形成工程が、炭素である前記格子間炭素誘起イオンを注入し、前記余剰炭素領域（３１、３１Ａ）を形成する工程である、
請求項１から４のうちのいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記余剰炭素領域形成工程が、注入面密度１×１０１３ｃｍ−２から１×１０１６ｃｍ−２、注入エネルギー１０ｋｅＶから１０ＭｅＶである前記格子間炭素誘起イオンを注入し、前記余剰炭素領域（３１、３１Ａ）を形成する工程である、
請求項１から４のうちのいずれか１項に記載の半導体装置の製造方法。
【請求項７】
前記余剰炭素領域形成工程が、前記イオン注入層（１３）と前記ドリフト層（１２）との界面におけるキャリアトラップの密度より大きい注入面密度である前記格子間炭素誘起イオンを注入し、前記余剰炭素領域（３１、３１Ａ）を形成する工程である、
請求項１から４のうちのいずれか１項に記載の半導体装置の製造方法。
【請求項８】
前記余剰炭素領域形成工程が、前記活性化層（１１３、１１３Ａ）表面におけるキャリア寿命Ａと、前記活性化層（１１３、１１３Ａ）と前記ドリフト層（１２）との界面におけるキャリア寿命Ｂと、前記ドリフト層（１２）の厚みＴとの関係が、
【数１】
2015072210.tif 000006
となるように、前記格子間炭素誘起イオンの注入面密度及び注入エネルギーを選択して注入する工程である、
請求項１から４のうちのいずれか１項に記載の半導体装置の製造方法。
【請求項９】
炭化珪素半導体基板（１１）上に、第１導電型のドリフト層（１２）を形成するドリフト層形成工程と、
前記ドリフト層（１２）表面に第２導電型の不純物である不純物イオンを注入し、当該不純物イオンが注入されたイオン注入層（１３）を形成するイオン注入層形成工程と、
前記炭化珪素半導体基板（１１）を除去する基板除去工程と、
前記基板除去工程の後、少なくとも前記イオン注入層（１３）表面において保護膜（１７）を形成する保護膜形成工程と、
前記保護膜形成工程の後、前記ドリフト層（１２）表面及び前記ドリフト層（１２）裏面において、熱酸化膜（１８）を形成する熱酸化膜形成工程と、
前記保護膜（１７）及び前記熱酸化膜（１８）を除去する膜除去工程と、
前記イオン注入層形成工程の後に、前記ドリフト層（１２）を加熱する加熱工程とを備え、
前記熱酸化膜形成工程が、前記熱酸化膜（１８）を形成することによって、前記ドリフト層（１２）に格子間炭素原子を放出させる工程であり、
前記加熱工程が、前記ドリフト層（１２）を加熱することによって、前記イオン注入層（１３）に注入された前記不純物イオンを活性化させて第２導電型の活性化層（１１３Ｂ）を形成する工程である、
半導体装置の製造方法。
【請求項１０】
前記イオン注入層形成工程が、アルミニウム、ボロン、リン又は窒素である前記不純物イオンを注入し、前記イオン注入層（１３）を形成する工程である、
請求項１から４及び９のうちのいずれか１項に記載の半導体装置の製造方法。
【請求項１１】
前記加熱工程において、前記ドリフト層（１２）が加熱される温度が、１４００℃から１８００℃の範囲内である、
請求項１から４及び９のうちのいずれか１項に記載の半導体装置の製造方法。
【請求項１２】
前記酸化膜形成工程において、前記熱酸化膜（１８）が形成される温度が、１０００℃から１５００℃の範囲内である、
請求項９に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の電気的特性を改善させるものである。
【背景技術】
【０００２】
ＳｉＣ（炭化珪素）基板を用いた、ショットキーダイオード、ｐｎダイオード、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）又はＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）などのパワー半導体装置が、従来から存在している。ＳｉＣはＳｉに比べて高い絶縁破壊電界強度を有するために、ＳｉＣ基板を用いたこれらの半導体装置は、Ｓｉでは適用不可能な超高耐電圧領域（１０ｋＶ以上）においても用いることができる。【０００３】
このような超高耐電圧領域においては、耐圧を確保するために、低濃度かつ厚膜のドリフト層が用いられる。よって、半導体装置がユニポーラデバイスとして用いられる場合にはドリフト抵抗、さらにはオン抵抗が大きくなりやすい。そこで、オン抵抗を低減させるために、しばしばバイポーラデバイスが用いられる。バイポーラデバイスとしては、例えばｐｎダイオード又はＩＧＢＴなどが挙げられる。バイポーラデバイスでは、電子及び正孔の両方のキャリアが伝導に寄与するため、低濃度のドリフト層が見かけ上あたかも高濃度でドーピングされたかのように働き（伝導度変調効果）、オン抵抗が著しく低減する。【０００４】
バイポーラデバイスの性能を議論する上で、過剰キャリアが再結合により消失する時定数（キャリアのライフタイム）が重要な指標として挙げられる。ライフタイムが大きいほどバイポーラデバイスにおける伝導度変調効果が大きくなるため、結果としてオン抵抗を低減することができる。一方でライフタイムが大きすぎると、キャリアの蓄積によりバイポーラデバイスのスイッチング特性が悪化し、スイッチング損失の増大が生じる。したがって、デバイスの使用目的に応じて、ライフタイムを最適に制御する必要がある。【０００５】
パワーデバイスの材料として通常用いられている、Ｓｉ又はＳｉＣなどの間接遷移型半導体では、バンド間における電子と正孔との再結合速度が遅いため、ライフタイムは大きくなる。しかし一方で、半導体材料中に不純物、真性欠陥、転位又は積層欠陥などの結晶欠陥が存在する場合は、バンドギャップ中にエネルギー準位（欠陥準位）を作る。電子と正孔とがこの欠陥準位を介して再結合する場合があり、この欠陥は再結合中心と呼ばれる。再結合中心が複数ある場合は、半導体材料としてのライフタイムは、それぞれの再結合過程によるライフタイムの逆数の和の逆数で表される。このため、複数ある再結合過程の中で、最もライフタイムの小さい過程により半導体材料のライフタイムが律速されることになる。【０００６】
したがって間接遷移型半導体では、半導体材料が本来備えているバンド間遷移のライフタイムではなく、再結合中心によりライフタイムが決まる。特に、ライフタイムを小さくする主原因となる再結合中心は、ライフタイムキラーと呼ばれる。【０００７】
これまでに、ＳｉＣのライフタイムキラーとなる欠陥の特定、又は、その低減を目的とした研究成果が数多く報告されている。【０００８】
Ｚｈａｎｇらは、アズグロウンＳｉＣ層における電気的に活性な欠陥（再結合中心又はキャリアトラップと呼ばれる）を、深い準位過渡分光法（Ｄｅｅｐ  Ｌｅｖｅｌ  Ｔｒａｎｓｉｅｎｔ  Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＤＬＴＳ）及び少数キャリア過渡分光法（Ｍｉｎｏｒｉｔｙ  Ｃａｒｒｉｅｒ  Ｔｒａｎｓｉｅｎｔ  Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＭＣＴＳ）を用いて、ライフタイムキラーとなる欠陥を特定した（非特許文献１）。非特許文献１によれば、Ｚ１／Ｚ２中心及びＥＨ６／７中心の真性欠陥による電子トラップ、及び、ボロン不純物による正孔トラップが測定された。特に、Ｚ１／Ｚ２トラップ又はＥＨ６／７トラップの密度はライフタイムに対して逆の相関を示すことから、これらがライフタイムキラーであることを示唆している。【０００９】
Ｈｉｙｏｓｈｉらは、アズグロウンＳｉＣエピタキシャル層を熱酸化することで、熱酸化過程においてＳｉＣ層に放出された格子間炭素原子が拡散し、アズグロウンＳｉＣエピタキシャル層に存在する炭素空孔を埋めるモデルを提案し、熱酸化によりＺ１／Ｚ２トラップ又はＥＨ６／７トラップの低密度化が図れることを示した（非特許文献２）。【００１０】
Ｔｓｕｃｈｉｄａらは、ＳｉＣ結晶層にイオン注入を施すことで浅い表面層に格子間炭素原子を追加導入し、さらにＳｉＣ結晶を加熱することにより、表面層に追加導入された格子間炭素原子を深部へ拡散させるとともに、格子間炭素原子をＳｉＣ結晶層に存在する炭素空孔と結合させる。このようにすることで、トラップを電気的に不活性化させる方法を提案した（特許文献１）。【００１１】
Ｋａｗａｈａｒａらは、アルミニウム、リン又は窒素などの不純物（ドーパント）原子をＳｉＣ層の表面にイオン注入し、さらに高温アニールにより電気的に活性化させた素子構造に対してＤＬＴＳ評価を行うことで、イオン注入で生成されるトラップについて調べた（非特許文献３）。非特許文献３には、イオン注入により、特にＺ１／Ｚ２トラップ又はＥＨ６／７トラップが高濃度で生成され、これらのトラップがＳｉＣ層の表面から深部にかけて減少しながら分布することが示されている。【００１２】
また、ＳｉＣデバイスの作製過程において、アルミニウム又はボロンなどのドーパント原子をＳｉＣ層の表面にイオン注入し、当該表面層内において不純物をアニールすることにより電気的に活性化させて素子構造を形成する際に、炭素原子を同時にイオン注入することが提案されている（特許文献２）。特許文献２によれば、ボロンとともに炭素をＳｉＣ表面層にイオン注入し余剰の格子間炭素原子を導入させることで、電気的に活性化するためのアニールの際に、導入された余剰の格子間炭素原子で優先的に炭素空孔を占有し、ボロンが炭素空孔ではなくシリコン空孔へ選択的に導入される。結果として、ボロンを単独でイオン注入する場合よりも、電気的に活性化するボロンの割合が増える（ボロンの活性化率が向上する）ことが示されている。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００８−５３６６７号公報
【特許文献２】特許第４１４１５０５号公報
【非特許文献】
【００１４】
【非特許文献１】Ｊ．Ｚｈａｎｇ，「Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ，Ｖｏｌ．９３，Ｎｏ．８」，２００３，ｐｐ．４７０８−４７１４
【非特許文献２】Ｔｏｒｕ  Ｈｉｙｏｓｈｉ，「Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｅｘｐｒｅｓｓ，Ｖｏｌ．２」，２００９，ｐｐ．０９１１０１
【非特許文献３】Ｋｏｕｔａｒｏｕ  Ｋａｗａｈａｒａ，「Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ，Ｖｏｌ．１０８」，２０１０，ｐｐ．０３３７０６
【発明の概要】
【発明が解決しようとする課題】
【００１５】
超高耐電圧領域（例えば１０ｋＶ以上）で用いられるバイポーラデバイスにおいては、オン抵抗を低減するために伝導度変調効果を積極的に利用する。ここで重要なのは、伝導度変調の鍵となる伝導度変調層（ドリフト層）への少数キャリアの注入は、ｐｎ接合界面を通じて起こる、ということである。【００１６】
ドリフト層がｎ型半導体の場合は、正孔が少数キャリアとなる。ｐｎ接合界面を通じて注入される少数キャリアが多ければ多いほど、伝導度変調効果は大きくなり、結果としてオン抵抗は低減する。一方で、ｐｎ接合界面近傍（例えばｐｎ接合界面から５００ｎｍ以内）において、炭素空孔などの電気的に活性な欠陥、すなわちキャリアトラップが多数存在する場合には、少数キャリアの注入が阻害されるため、伝導度変調効果が小さくなり、結果としてユニポーラ的な（電子又は正孔のどちらか一方のキャリアのみが伝導に寄与する）動作に近づき、オン抵抗の低減は図れない。【００１７】
前述のとおり、特にイオン注入でｐｎ接合を形成する場合は、ＳｉＣ層の表面のみならずｐｎ接合界面近傍にまでキャリアトラップが形成されることから、伝導度変調効果が抑制されてしまいオン抵抗が低減できない、という問題があった。【００１８】
本発明は、上記のような問題を解決するためになされたものであり、バイポーラデバイスにおいてオン抵抗の低減を図ることができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１９】
本発明の一態様に関する半導体装置の製造方法は、炭化珪素半導体基板上に、第１導電型のドリフト層を形成するドリフト層形成工程と、前記ドリフト層表面に第２導電型の不純物である不純物イオンを注入し、当該不純物イオンが注入されたイオン注入層を形成するイオン注入層形成工程と、前記ドリフト層内に格子間の炭素を誘起するイオンである格子間炭素誘起イオンを注入し、余剰な格子間炭素原子が存在する余剰炭素領域を形成する余剰炭素領域形成工程と、前記イオン注入層形成工程の後、かつ、前記余剰炭素領域形成工程の後に、前記ドリフト層を加熱する加熱工程とを備え、前記余剰炭素領域形成工程が、前記イオン注入層と前記ドリフト層との界面よりも深い領域に前記格子間炭素誘起イオンを注入し、前記余剰炭素領域を形成する工程であり、前記加熱工程が、前記ドリフト層を加熱することによって、前記イオン注入層に注入された前記不純物イオンを活性化させて第２導電型の活性化層を形成するとともに、前記格子間炭素原子を前記活性化層側に拡散させる工程である。【００２０】
本発明の別の態様に関する半導体装置の製造方法は、炭化珪素半導体基板上に、第１導電型のドリフト層を形成するドリフト層形成工程と、前記ドリフト層表面に第２導電型の不純物である不純物イオンを注入し、当該不純物イオンが注入されたイオン注入層を形成するイオン注入層形成工程と、前記炭化珪素半導体基板を除去する基板除去工程と、前記基板除去工程の後、少なくとも前記イオン注入層表面において保護膜を形成する保護膜形成工程と、前記保護膜形成工程の後、前記ドリフト層表面及び前記ドリフト層裏面において、熱酸化膜を形成する熱酸化膜形成工程と、前記保護膜及び前記熱酸化膜を除去する膜除去工程と、前記イオン注入層形成工程の後に、前記ドリフト層を加熱する加熱工程とを備え、前記熱酸化膜形成工程が、前記熱酸化膜を形成することによって、前記ドリフト層に格子間炭素原子を放出させる工程であり、前記加熱工程が、前記ドリフト層を加熱することによって、前記イオン注入層に注入された前記不純物イオンを活性化させて第２導電型の活性化層を形成する工程である。
【発明の効果】
【００２１】
本発明の上記態様によれば、イオン注入層とドリフト層との界面よりも深い領域に余剰炭素領域を形成し、さらに、ドリフト層を加熱することによって格子間炭素原子を活性化層側に拡散させることで、ｐｎ接合界面近傍におけるキャリアトラップを効果的に減少又は除去することができる。よって、半導体装置のオン抵抗を低減させることができる。【００２２】
本発明の目的、特徴、局面、及び利点は、以下の詳細な説明と添付図面とによって、より明白となる。
【図面の簡単な説明】
【００２３】
【図１】第１実施形態に関する半導体装置の製造工程を説明するための断面図である。
【図２】第１実施形態に関する半導体装置の製造工程を説明するための断面図である。
【図３】第１実施形態に関する半導体装置の製造工程を説明するための断面図である。
【図４】第１実施形態に関する半導体装置の製造工程を説明するための断面図である。
【図５】第１実施形態に関する半導体装置の製造方法を利用して作製した、ＳｉＣ半導体装置の素子構造を概略的に示した断面図である。
【図６】第２実施形態に関する半導体装置の製造工程を説明するための断面図である。
【図７】第２実施形態に関する半導体装置の製造工程を説明するための断面図である。
【図８】第２実施形態に関する半導体装置の製造工程を説明するための断面図である。
【図９】第２実施形態に関する半導体装置の製造工程を説明するための断面図である。
【図１０】第２実施形態に関する半導体装置の製造工程を説明するための断面図である。
【図１１】第２実施形態に関する半導体装置の製造方法を利用して作製した、ＳｉＣ半導体装置の素子構造を概略的に示した断面図である。
【図１２】第３実施形態に関する半導体装置の製造工程を説明するための断面図である。
【図１３】第３実施形態に関する半導体装置の製造工程を説明するための断面図である。
【図１４】第３実施形態に関する半導体装置の製造工程を説明するための断面図である。
【図１５】第３実施形態に関する半導体装置の製造工程を説明するための断面図である。
【図１６】第３実施形態に関する半導体装置の製造工程を説明するための断面図である。
【図１７】第３実施形態に関する半導体装置の製造工程を説明するための断面図である。
【図１８】第４実施形態に関する半導体装置の製造工程を説明するための断面図である。
【図１９】第４実施形態に関する半導体装置の製造工程を説明するための断面図である。
【図２０】第４実施形態に関する半導体装置の製造工程を説明するための断面図である。
【図２１】第４実施形態に関する半導体装置の製造工程を説明するための断面図である。
【図２２】第４実施形態に関する半導体装置の製造工程を説明するための断面図である。
【図２３】第４実施形態に関する半導体装置の製造工程を説明するための断面図である。
【図２４】第４実施形態に関する半導体装置の製造工程を説明するための断面図である。
【図２５】第１実施形態に関する半導体装置の製造工程を利用して作製した、ＳｉＣ半導体装置におけるキャリア寿命プロファイルを説明するための図である。
【図２６】第１実施形態に関する半導体装置の製造工程を利用して作製した、ＳｉＣ半導体装置におけるキャリア寿命プロファイルを説明するための図である。
【発明を実施するための形態】
【００２４】
＜第１実施形態＞
＜製造方法＞
図１から図４は、本実施形態に関する半導体装置の製造方法を利用して、ｐｎ接合界面近傍（ｐｎ接合界面から例えば５００ｎｍ以内）のキャリアトラップが減少又は除去された半導体装置を作製する工程を概略的に示した断面図である。
【００２５】
はじめに、ｎ型のＳｉＣ基板１１の第１主面（表面）上に対して、所定のドーパントを用いた、エピタキシャル成長処理を施す。これにより、図１に示されるように、ｎ型のＳｉＣ基板１１上の第１主面上には、ｎ型のＳｉＣエピタキシャル層１２（又はエピ層ともいう）が形成される。
【００２６】
ここで、上記の炭化珪素（ＳｉＣ）はワイドギャップ半導体の一種である。ワイドギャップ半導体とは、一般に、およそ２ｅＶ以上の禁制帯幅をもつ半導体を指し、窒化ガリウム（ＧａＮ）に代表される３族窒化物、酸化亜鉛（ＺｎＯ）に代表される２族窒化物、セレン化亜鉛（ＺｎＳｅ）に代表される２族カルコゲナイド及び炭化珪素などが知られている。本実施形態では炭化珪素を用いた場合を説明するが、他の半導体及びワイドギャップ半導体であっても、同様に適用可能である。
【００２７】
次に、ＳｉＣエピタキシャル層１２の第１主面の所定の領域（部分的領域）に対して、注入マスク３０を介してｐ型ドーパント原子のイオン注入処理を施す。ドーパント原子としては、例えば、アルミニウム、ボロン、リン又は窒素などが挙げられる。注入マスク３０としては、例えば写真製版用のフォトレジスト又は酸化膜を用いる。これにより、図２に示されるように、ＳｉＣエピタキシャル層１２の第１主面表面内に、ドーパントイオン（不純物イオン）が注入されたイオン注入層１３が形成される。ここで、当該イオン注入処理は、単一注入エネルギーで行われてもよいし、注入エネルギーを段階的に例えば高から低へ変化させながら行われてもよい。また、当該イオン注入処理時の注入面密度は、１×１０１３ｃｍ−２から１×１０１６ｃｍ−２の範囲内にあることが望ましく、注入エネルギーは１０ｋｅＶから１０ＭｅＶの範囲内にあることが望ましい。また、当該イオン注入処理におけるＳｉＣ層の温度は、１０℃から１０００℃の範囲内にあることが望ましく、より好ましくは２００℃から８００℃の範囲内にあることが望ましい。
【００２８】
次に、ＳｉＣエピタキシャル層１２の第１主面の所定の領域に対して、さらに、格子間の炭素を誘起する格子間炭素誘起イオン注入処理を施す。格子間炭素誘起イオンとしては、例えば、炭素、珪素、水素又はヘリウムなどが挙げられる。これにより、図３に示されるように、余剰な格子間炭素原子が存在する余剰炭素領域３１が形成される。ここで重要なのは、当該余剰な格子間炭素原子が存在する余剰炭素領域３１は、イオン注入層１３とＳｉＣエピタキシャル層１２との界面よりも深い領域（ＳｉＣエピタキシャル層１２内における第１主面から離れる方向を深さ方向とする）に形成される、ということである。より具体的には、余剰炭素領域３１は、イオン注入層１３とＳｉＣエピタキシャル層１２との界面近傍の深い領域側に形成される。望ましくは、余剰炭素領域３１は、イオン注入層１３とＳｉＣエピタキシャル層１２との界面から５００ｎｍ以内の深い領域側に形成される。ここで、当該イオン注入処理は、単一注入エネルギーで行われてもよいし、注入エネルギーを段階的に例えば高から低へ変化させながら行われてもよい。また、当該イオン注入処理時の注入面密度は、１×１０１３ｃｍ−２から１×１０１６ｃｍ−２の範囲内にあることが望ましく、注入エネルギーは１０ｋｅＶから１０ＭｅＶの範囲内にあることが望ましい。また、当該イオン注入処理におけるＳｉＣ層の温度は、１０℃から１０００℃の範囲内にあることが望ましく、より好ましくは２００℃から８００℃の範囲内にあることが望ましい。また、当該イオン注入処理における注入エネルギーは、先のドーパント原子のイオン注入の際に用いた注入エネルギーよりも大きくすることが望ましい。これにより、イオン注入層１３とＳｉＣエピタキシャル層１２との界面よりも深い領域に、余剰な格子間炭素原子が存在する余剰炭素領域３１を形成することができる。また、当該イオン注入処理における注入面密度は、ｐｎ接合界面（イオン注入層１３とＳｉＣエピタキシャル層１２との界面）の近傍（ｐｎ接合界面から例えば５００ｎｍ以内）に生成されうるキャリアトラップの密度を超えるように（例えば１×１０１３ｃｍ−２以上に）選択されることが望ましい。また、本実施形態では、ドーパントイオンを注入した後に格子間炭素誘起イオンを注入したが、この順序が入れ替わってもよい。
【００２９】
続いて、ＳｉＣエピタキシャル層１２を加熱することにより、イオン注入層１３におけるドーパント原子が活性化されるとともに、格子間炭素原子がイオン注入層１３側に拡散され、ｐｎ接合界面近傍の点欠陥と結合される。これにより、図４に示されるように、ｐ型の活性化層１１３が形成されるとともに、特にｐｎ接合界面近傍におけるキャリアトラップが減少又は除去される。ここで、ＳｉＣエピタキシャル層１２の加熱温度は、１０００℃から２０００℃の範囲内にあることが望ましく、より好ましくは１４００℃から１８００℃の範囲内にあることが望ましい。
【００３０】
図５は、本実施形態に関する半導体装置の製造方法を利用して作製した、ＳｉＣ半導体装置（ｐｎダイオード）の素子構造を概略的に示した断面図である。
【００３１】
同図に示されるように、ＳｉＣを用いたｐｎダイオード１０は、ＳｉＣ基板１１と、ＳｉＣエピタキシャル層１２（ドリフト層）と、活性化層１１３（アノード領域）と、電界緩和領域１４と、アノード電極１５と、カソード電極１６とを備えている。
【００３２】
ＳｉＣエピタキシャル層１２（ドリフト層）は、高濃度ｎ型のＳｉＣ基板１１の第１主面上に、エピタキシャル成長処理により形成された、ＳｉＣ基板１１よりも低濃度のｎ型層である。活性化層１１３（アノード領域）は、低濃度ｎ型のＳｉＣエピタキシャル層１２表面内の所定の領域にイオン注入処理により形成された高濃度ｐ型の層である。電界緩和領域１４は、低濃度ｎ型のＳｉＣエピタキシャル層１２表面内の所定の領域にイオン注入処理により形成された、イオン注入層１３よりも低濃度のｐ型領域である。アノード電極１５は、イオン注入層１３（アノード領域）表面に形成された電極である。カソード電極１６は、ＳｉＣ基板１１の第２主面（第１主面と反対側の面、すなわち裏面）上に形成された電極である。
【００３３】
このようなｐｎダイオード１０によれば、特にｐｎ接合界面近傍において、電気的に活性な点欠陥が格子間炭素原子と結合され、キャリアトラップが減少又は除去されているので、ｐｎ界面において少数キャリアの注入が促進され、良好な電気的特性を実現できる。
【００３４】
＜効果＞
本実施形態によれば、半導体装置の製造方法において、炭化珪素半導体基板としてのＳｉＣ基板１１上に、第１導電型（例えばｎ型）のドリフト層としてのＳｉＣエピタキシャル層１２を形成する。また、ＳｉＣエピタキシャル層１２表面に第２導電型（例えばｐ型）の不純物である不純物イオンを注入し、当該不純物イオンが注入されたイオン注入層１３を形成する。また、ＳｉＣエピタキシャル層１２内に格子間の炭素を誘起するイオンである格子間炭素誘起イオンを注入し、余剰な格子間炭素原子が存在する余剰炭素領域３１を形成する。また、イオン注入層１３を形成した後、かつ、余剰炭素領域３１を形成した。
【００３５】
そして余剰炭素領域３１を形成する場合、イオン注入層１３とＳｉＣエピタキシャル層１２との界面よりも深い領域に格子間炭素誘起イオンを注入し、余剰炭素領域３１を形成する。またＳｉＣエピタキシャル層１２を加熱する場合、ＳｉＣエピタキシャル層１２を加熱することによって、イオン注入層１３に注入された不純物イオンを活性化させて第２導電型の活性化層１１３を形成するとともに、格子間炭素原子を活性化層１１３側に拡散させる。
【００３６】
なお、余剰炭素領域３１は、後述の余剰炭素領域３１Ａと入れ替えることもできる。それに伴い、活性化層１１３は、後述の活性化層１１３Ａと入れ替えることができる。
【００３７】
このような構成によれば、イオン注入層１３とＳｉＣエピタキシャル層１２との界面よりも深い領域に余剰炭素領域３１を形成し、さらに、ＳｉＣエピタキシャル層１２を加熱することによって格子間炭素原子を活性化層１１３側に拡散させることで、ｐｎ接合界面近傍におけるキャリアトラップを効果的に減少又は除去することができる。よって、ｐｎ接合界面を通じた少数キャリアの注入が促進され、半導体装置のオン抵抗を低減させることができる。
【００３８】
また、余剰炭素領域３１を、イオン注入層１３とＳｉＣエピタキシャル層１２との界面よりも深い領域に格子間炭素誘起イオンを注入しているため、キャリアトラップがより高濃度で生成されるイオン注入層１３表面を避けて格子間炭素原子を導入することができる。よって、ＳｉＣエピタキシャル層１２を加熱することで格子間炭素原子を拡散させる際に、イオン注入層１３表面に格子間炭素誘起イオンを注入した場合に比べて、効率的にｐｎ接合界面近傍の点欠陥と格子間炭素原子とを結合させることができる。したがって、格子間炭素原子の注入面密度を高濃度にする必要がなく、ｐｎ接合界面近傍における、より低濃度なキャリアトラップの密度を超えるだけの注入面密度であればよい。
【００３９】
なお、余剰炭素領域をイオン注入層１３とＳｉＣエピタキシャル層１２との界面よりも浅い領域に形成する場合は、ＳｉＣエピタキシャル層１２を加熱することで格子間炭素原子を拡散させる際に、ｐｎ接合界面近傍の点欠陥まで格子間炭素原子の拡散を到達させるために、より高濃度の格子間炭素原子の注入面密度で格子間炭素誘起イオンを注入する必要がある。イオン注入層１３表面においてはキャリアトラップがより高濃度で生成されるため、当該領域におけるキャリアトラップの密度を超える程度の注入面密度で格子間炭素誘起イオンを導入する必要がある。注入するイオンの注入面密度が高い場合には、新たな注入欠陥が生じるおそれもある。
【００４０】
また、本実施形態によれば、余剰炭素領域３１を形成する場合、イオン注入層１３とＳｉＣエピタキシャル層１２との界面におけるキャリアトラップの密度より大きい注入面密度である格子間炭素誘起イオンを注入し、余剰炭素領域３１を形成する。
【００４１】
このような構成によれば、格子間炭素誘起イオンを注入することによって、イオン注入層１３とＳｉＣエピタキシャル層１２との界面におけるキャリアトラップを十分に減少又は除去することができる。
【００４２】
図２５及び図２６は、本実施形態に関する半導体装置の製造方法を利用して作製した、ＳｉＣ半導体装置（ｐｎダイオード）におけるキャリア寿命プロファイルを説明するための図である。図２６は、図２５に示されるｐｎダイオードにおけるＹＹ’断面（基板の厚み方向）のキャリア寿命を概略的に示している。図２６においては、縦軸がキャリア寿命を示し、横軸がＹＹ’断面上の深さ位置を示している。
【００４３】
図２５において、ａ、ｂ、ｃ及びｄはそれぞれ、活性化層１１３の表面、活性化層１１３の下面とＳｉＣエピタキシャル層１２との界面（ｐｎ接合界面）、ＳｉＣエピタキシャル層１２とＳｉＣ基板１１との界面、ＳｉＣ基板１１の裏面の深さ位置を示している。
【００４４】
また、図２６において、Ａは、位置ａ（活性化層の表面）におけるキャリア寿命を示し、Ｂは、位置ｂ（ｐｎ接合界面）におけるキャリア寿命を示している。また、Ｔは、位置ｂｃ間の長さ（ドリフト層の厚さ）を示している。
【００４５】
本実施形態では、活性化層（ｐｎダイオードの場合はアノード層）を、例えばアルミニウムなどのドーパントをイオン注入して形成することを想定しているため、活性化層をエピタキシャル成長で形成する場合とは異なり、ｐｎ接合界面近傍にまでキャリアトラップが多数形成される。
【００４６】
少数キャリアの注入はｐｎ接合界面を通じて起こるため、伝導度変調を促進してデバイスのオン抵抗の低減を図るためには、ｐｎ接合界面のキャリアトラップを積極的に除去又は低減することが重要である。
【００４７】
本実施形態では、ｐｎ接合界面よりも深い領域に、ｐｎ接合界面におけるキャリアトラップの密度より大きい注入面密度の炭素イオンを注入し、余剰炭素領域を形成する。そのため、ｐｎ接合界面のキャリアトラップを積極的に除去又は低減することができる。その結果、図２６に示されるように、位置ｂ（ｐｎ接合界面）におけるキャリア寿命Ｂが、位置ａ（活性化層の表面）におけるキャリア寿命Ａに対して、
【数１】
2015072210.tif 000003
となるようなキャリア寿命プロファイルが実現される。なお、活性化層の表面はキャリアトラップが十分に低減されていないので、キャリア寿命が小さい。
【００４８】
また、図２６に示されるように、注入された炭素イオンは、基板の厚み方向の注入ピーク位置を起点として拡散するため、キャリア寿命は炭素イオンの注入ピーク位置において最大値をとり、位置ｂ又は位置ｃに向けて徐々に減少するプロファイルとなる。Ａ、Ｂ及びＴの関係としては、
【数２】
2015072210.tif 000004
とすることが望ましい。例えば、活性化層の表面におけるキャリア寿命Ａを１００ｎｓ、ドリフト層の厚みＴを１００μｍとすると、ｐｎ接合界面におけるキャリア寿命Ｂが３μｓ以上となるように、炭素イオンの注入面密度及び注入エネルギーを選択することが望ましい。仮に、
【数３】
2015072210.tif 000005
である場合は、ドリフト層が十分な伝導度変調を受けるための少数キャリアを活性化層から供給することができず、デバイスのオン抵抗の低減を図ることができない。
【００４９】
＜第２実施形態＞
＜製造方法＞
図６から図１０は、本実施形態に関する半導体装置の製造方法を利用して、ｐｎ接合界面近傍のキャリアトラップが減少又は除去された半導体装置を作製する工程を概略的に示した断面図である。なお、第１実施形態における場合と同様の内容については、適宜説明を省略する。
【００５０】
はじめに、ｎ型のＳｉＣ基板１１の第１主面上に対して、所定のドーパントを用いた、エピタキシャル成長処理を施す（図６参照）。次に、ＳｉＣエピタキシャル層１２の第１主面の所定の領域に対して、注入マスク３０を介してドーパント原子のイオン注入処理を施す（図７参照）。
【００５１】
次に、ＳｉＣ基板１１をエッチング又は機械的方法により完全に除去する。これにより、図８に示されるように、ＳｉＣエピタキシャル層１２の第２主面が露出される。
【００５２】
次に、ＳｉＣエピタキシャル層１２の第２主面の所定の領域、又は主面全体に対して、さらに、格子間炭素誘起イオン注入処理を施す。格子間炭素誘起イオンとしては、例えば、炭素、珪素、水素又はヘリウムなどが挙げられる。これにより、図９に示されるように、余剰な格子間炭素原子が存在する余剰炭素領域３１Ａが形成される。ここで重要なのは、当該余剰な格子間炭素原子が存在する余剰炭素領域３１Ａは、イオン注入層１３とＳｉＣエピタキシャル層１２との界面よりも深い領域に形成される、ということである。ここで、当該イオン注入処理は、単一注入エネルギーで行われてもよいし、注入エネルギーを段階的に例えば高から低へ変化させながら行われてもよい。また、当該イオン注入処理時の注入面密度は、１×１０１３ｃｍ−２から１×１０１６ｃｍ−２の範囲内にあることが望ましく、注入エネルギーは１０ｋｅＶから１０ＭｅＶの範囲内にあることが望ましい。また、当該イオン注入処理におけるＳｉＣ層の温度は、１０℃から１０００℃の範囲内にあることが望ましく、より好ましくは２００℃から８００℃の範囲内にあることが望ましい。また、当該イオン注入処理における注入面密度は、ｐｎ接合界面近傍（ｐｎ接合界面から例えば５００ｎｍ以内）に生成されうるキャリアトラップの密度を超えるように（例えば１×１０１３ｃｍ−２以上に）選択されることが望ましい。また、本実施形態では、ドーパントイオンを注入した後にＳｉＣ基板１１を除去して格子間炭素誘起イオンを注入したが、この順序が入れ替わってもよい。
【００５３】
続いて、ＳｉＣエピタキシャル層１２を加熱することにより、イオン注入層１３におけるドーパント原子が活性化されるとともに、格子間炭素原子がイオン注入層１３側に拡散され、ｐｎ接合界面近傍の点欠陥と結合される。これにより、図１０に示されるように、ｐ型の活性化層１１３Ａが形成されるとともに、特にｐｎ接合界面近傍におけるキャリアトラップが減少又は除去される。ここで、ＳｉＣエピタキシャル層１２の加熱温度は、１０００℃から２０００℃の範囲内にあることが望ましく、より好ましくは１４００℃から１８００℃の範囲内にあることが望ましい。
【００５４】
図１１は、本実施形態に関する半導体装置の製造方法を利用して作製した、ＳｉＣ半導体装置（ｐｎダイオード）の素子構造を概略的に示した断面図である。
【００５５】
同図に示されるように、ＳｉＣを用いたｐｎダイオード２０は、ＳｉＣエピタキシャル層１２（ドリフト層）と、活性化層１１３Ａ（アノード領域）と、電界緩和領域１４と、アノード電極１５と、カソード電極１６とを備えている。活性化層１１３Ａ（アノード領域）は、低濃度ｎ型のＳｉＣエピタキシャル層１２表面内の所定の領域にイオン注入処理により形成された高濃度ｐ型の層である。
【００５６】
このようなｐｎダイオード２０によれば、特にｐｎ接合界面近傍において、電気的に活性な点欠陥が格子間炭素原子と結合され、キャリアトラップが減少又は除去されているので、ｐｎ界面において少数キャリアの注入が促進され、良好な電気的特性を実現できる。
【００５７】
＜効果＞
本実施形態によれば、半導体装置の製造方法において、余剰炭素領域３１Ａを形成する前に、炭化珪素半導体基板としてのＳｉＣ基板１１を除去する。そして余剰炭素領域３１Ａを形成する場合、ドリフト層としてのＳｉＣエピタキシャル層１２裏面から格子間炭素誘起イオンを注入する。
【００５８】
このような構成によれば、格子間炭素誘起イオン注入方法の自由度が高まる。
【００５９】
＜第３実施形態＞
＜製造方法＞
図１２から図１７は、本実施形態に関する半導体装置の製造方法を利用して、ｐｎ接合界面近傍のキャリアトラップが減少又は除去された半導体装置を作製する工程を概略的に示した断面図である。なお、第１実施形態又は第２実施形態における場合と同様の内容については、適宜説明を省略する。
【００６０】
はじめに、ｎ型のＳｉＣ基板１１の第１主面上に対して、所定のドーパントを用いた、エピタキシャル成長処理を施す（図１２参照）。次に、ＳｉＣエピタキシャル層１２の第１主面の所定の領域に対して、注入マスク３０を介してドーパント原子のイオン注入処理を施す（図１３参照）。
【００６１】
次に、ＳｉＣ基板１１をエッチング又は機械的方法により完全に除去する（図１４参照）。
【００６２】
次に、ＳｉＣエピタキシャル層１２及びイオン注入層１３の第１主面上に、保護膜１７を形成する。保護膜１７としては、例えば堆積酸化膜を用いる。続いて熱酸化を施すことで、ＳｉＣエピタキシャル層１２の第２主面上に熱酸化膜１８を形成する。ＳｉＣエピタキシャル層１２及びイオン注入層１３の第１主面上には保護膜１７が形成されているので、熱酸化膜１８は形成されない。ここで、熱酸化温度は１０００℃から１５００℃の範囲内であることが望ましく、熱酸化時間は１０分から１００時間の範囲内であることが望ましい。これにより、図１５に示されるように、ＳｉＣエピタキシャル層１２の第２主面上にのみ熱酸化膜１８が形成される。
【００６３】
ここで、保護膜１７の形成は、ＳｉＣエピタキシャル層１２の第１主面のうちの、イオン注入層１３の第１主面上のみに施されてもよい。この場合は、続く熱酸化により、ＳｉＣエピタキシャル層１２の第１主面のうちイオン注入層１３が形成されていない領域上、及び、第２主面上に熱酸化膜１８が形成され、イオン注入層１３の第１主面上には熱酸化膜１８は形成されない。
【００６４】
上記の熱酸化過程において、熱酸化膜１８を形成することによってＳｉＣエピタキシャル層１２に放出された格子間炭素原子がＳｉＣエピタキシャル層１２及びｐｎ接合界面近傍に存在する点欠陥と結合することで、キャリアトラップが減少又は除去される。ここで、ｐｎ接合界面近傍（ｐｎ接合界面から例えば５００ｎｍ以内）に存在する点欠陥の密度は、ＳｉＣエピタキシャル層１２に存在する点欠陥の密度に比べて何桁も大きいため、格子間炭素原子と点欠陥との結合は、主にｐｎ接合界面近傍で生じる。
【００６５】
次に、図１６に示されるように、保護膜１７及び熱酸化膜１８を、エッチング又は機械的方法により完全に除去する。
【００６６】
続いて、ＳｉＣエピタキシャル層１２を加熱することにより、イオン注入層１３におけるドーパント原子が活性化される。これにより、図１７に示されるように、ｐ型の活性化層１１３Ｂが形成される。ＳｉＣエピタキシャル層１２の加熱温度は、１０００℃から２０００℃の範囲内にあることが望ましく、より好ましくは１４００℃から１８００℃の範囲内にあることが望ましい。
【００６７】
＜効果＞
本実施形態によれば、半導体装置の製造方法において、炭化珪素半導体基板としてのＳｉＣ基板１１上に、第１導電型（例えばｎ型）のドリフト層としてのＳｉＣエピタキシャル層１２を形成する。また、ＳｉＣエピタキシャル層１２表面に第２導電型（例えばｐ型）の不純物である不純物イオンを注入し、当該不純物イオンが注入されたイオン注入層１３を形成する。また、ＳｉＣ基板１１を除去する。また、ＳｉＣ基板１１を除去した後、少なくともイオン注入層１３表面において保護膜１７を形成する。また、保護膜１７を形成した後、ＳｉＣエピタキシャル層１２表面及びＳｉＣエピタキシャル層１２裏面において、熱酸化膜１８を形成する。また、保護膜１７及び熱酸化膜１８を除去する。また、イオン注入層１３を形成した後に、ＳｉＣエピタキシャル層１２を加熱する。
【００６８】
そして熱酸化膜１８を形成する場合、熱酸化膜１８を形成することによって、ＳｉＣエピタキシャル層１２に格子間炭素原子を放出させる。またＳｉＣエピタキシャル層１２を加熱する場合、ＳｉＣエピタキシャル層１２を加熱することによって、イオン注入層１３に注入された不純物イオンを活性化させて第２導電型の活性化層１１３Ｂを形成する。
【００６９】
このような構成によれば、熱酸化膜１８を形成する際にＳｉＣエピタキシャル層１２に格子間炭素原子を放出させることによって、ｐｎ接合界面近傍におけるキャリアトラップを減少又は除去することができる。よって、ｐｎ接合界面を通じた少数キャリアの注入が促進され、半導体装置のオン抵抗を低減させることができる。
【００７０】
また、イオン注入層１３表面は保護膜１７で覆われているため、熱酸化膜１８はイオン注入層１３表面には形成されない。よって、熱酸化膜１８の形成によるＳｉＣエピタキシャル層１２への格子間炭素原子の放出の際、キャリアトラップがより高濃度で生成されるイオン注入層１３表面を避けて格子間炭素原子を導入することができる。
【００７１】
＜第４実施形態＞
＜製造方法＞
図１８から図２４は、本実施形態に関する半導体装置の製造方法を利用して、ｐｎ接合界面近傍のキャリアトラップが減少又は除去された半導体装置を作製する工程を概略的に示した断面図である。なお、第１実施形態、第２実施形態又は第３実施形態における場合と同様の内容については、適宜説明を省略する。
【００７２】
はじめに、ｎ型のＳｉＣ基板１１の第１主面上に対して、所定のドーパントを用いた、エピタキシャル成長処理を施す（図１８参照）。次に、ＳｉＣエピタキシャル層１２の第１主面の所定の領域に対して、注入マスク３０を介してドーパント原子のイオン注入処理を施す（図１９参照）。
【００７３】
次に、ＳｉＣ基板１１をエッチング又は機械的方法により完全に除去する（図２０参照）。
【００７４】
次に、ＳｉＣエピタキシャル層１２及びイオン注入層１３の第１主面上に、保護膜１７を形成する。続いて熱酸化を施すことで、ＳｉＣエピタキシャル層１２の第２主面上に熱酸化膜１８を形成する（図２１参照）。
【００７５】
次に、保護膜１７及び熱酸化膜１８を除去した後（図２２参照）、ＳｉＣエピタキシャル層１２の第２主面の所定の領域、又は主面全体に対して、炭素イオン注入処理を施す（図２３参照）。そして、余剰な格子間炭素原子が存在する余剰炭素領域３１Ｂを形成した後、ＳｉＣエピタキシャル層１２を加熱することでｐ型の活性化層１１３Ｃを形成する（図２４参照）。
【００７６】
これにより、上記の熱酸化過程において、熱酸化膜１８を形成することによってＳｉＣエピタキシャル層１２に放出された格子間炭素原子に加えて、イオン注入処理により余剰な格子間炭素原子が導入されているため、ＳｉＣエピタキシャル層１２及びｐｎ接合界面近傍（ｐｎ接合界面から例えば５００ｎｍ以内）に存在する点欠陥を、効果的に低減又は除去することができる。
【００７７】
＜効果＞
本実施形態によれば、半導体装置の製造方法において、炭化珪素半導体基板であるＳｉＣ基板１１を除去した後、かつ、ドリフト層としてのＳｉＣエピタキシャル層１２を加熱する前に、少なくともイオン注入層１３表面において保護膜１７を形成し、ＳｉＣエピタキシャル層１２表面及びＳｉＣエピタキシャル層１２裏面において熱酸化膜１８を形成し、さらに、保護膜１７及び熱酸化膜１８を除去する。
【００７８】
そして、熱酸化膜１８を形成することによって、ＳｉＣエピタキシャル層１２に格子間炭素原子を放出させる。
【００７９】
このような構成によれば、熱酸化膜１８を形成することによってＳｉＣエピタキシャル層１２に放出された格子間炭素原子に加えて、イオン注入処理により余剰な格子間炭素原子が導入されているため、ＳｉＣエピタキシャル層１２及びｐｎ接合界面近傍（ｐｎ接合界面から例えば５００ｎｍ以内）に存在する点欠陥を、効果的に低減又は除去することができる。
【００８０】
なお、上記の実施形態では、半導体装置としてｐｎダイオード２０を用いた場合を例として挙げたが、ｐｎダイオードの他に、ｐｎ接合を有する各種のＳｉＣバイポーラデバイス（ＩＧＢＴ、ＧＴＯ（Ｇａｔｅ  Ｔｕｒｎ−Ｏｆｆ  Ｔｈｙｒｉｓｔｏｒ）又はＢＪＴ（Ｂｉｐｏｌａｒ  Ｊｕｎｃｔｉｏｎ  Ｔｒａｎｓｉｓｔｏｒ）など）を作製する際にも、本発明の半導体装置の製造方法を適用することにより、デバイスの電気的特性を大幅に向上させることができる。
【００８１】
上記実施形態では、各構成要素の材質、材料又は実施の条件（例えば、ＳｉＣの結晶型、半導体の導電型、各層の具体的な厚さ及び不純物濃度など）についても記載しているが、これらは例示であって記載したものに限られるものではない。
【００８２】
なお本発明は、その発明の範囲内において、各実施形態の自由な組合せ、又は各実施形態の任意の構成要素の変形、若しくは各実施形態において任意の構成要素の省略が可能である。
【符号の説明】
【００８３】
１０，２０  ｐｎダイオード、１１  ＳｉＣ基板、１２  ＳｉＣエピタキシャル層、１３  イオン注入層、１４  電界緩和領域、１５  アノード電極、１６  カソード電極、１７  保護膜、１８  熱酸化膜、３０  注入マスク、３１，３１Ａ，３１Ｂ  余剰炭素領域、１１３，１１３Ａ，１１３Ｂ，１１３Ｃ  活性化層。
【図１】
2015072210.tif 000007
【図２】
2015072210.tif 000008
【図３】
2015072210.tif 000009
【図４】
2015072210.tif 000010
【図５】
2015072210.tif 000011
【図６】
2015072210.tif 000012
【図７】
2015072210.tif 000013
【図８】
2015072210.tif 000014
【図９】
2015072210.tif 000015
【図１０】
2015072210.tif 000016
【図１１】
2015072210.tif 000017
【図１２】
2015072210.tif 000018
【図１３】
2015072210.tif 000019
【図１４】
2015072210.tif 000020
【図１５】
2015072210.tif 000021
【図１６】
2015072210.tif 000022
【図１７】
2015072210.tif 000023
【図１８】
2015072210.tif 000024
【図１９】
2015072210.tif 000025
【図２０】
2015072210.tif 000026
【図２１】
2015072210.tif 000027
【図２２】
2015072210.tif 000028
【図２３】
2015072210.tif 000029
【図２４】
2015072210.tif 000030
【図２５】
2015072210.tif 000031
【図２６】
2015072210.tif 000032
【手続補正書】
【提出日】平成28年3月25日(2016.3.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
炭化珪素半導体基板上に、第１導電型のドリフト層を形成するドリフト層形成工程と、
前記ドリフト層表面に第２導電型の不純物である不純物イオンを注入し、当該不純物イオンが注入されたイオン注入層を形成するイオン注入層形成工程と、
前記ドリフト層内に格子間の炭素を誘起するイオンである格子間炭素誘起イオンを注入し、余剰な格子間炭素原子が存在する余剰炭素領域を形成する余剰炭素領域形成工程と、
前記イオン注入層形成工程の後、かつ、前記余剰炭素領域形成工程の後に、前記ドリフト層を加熱する加熱工程とを備え、
前記余剰炭素領域形成工程が、前記イオン注入層と前記ドリフト層との界面よりも深い領域に前記格子間炭素誘起イオンを注入し、前記余剰炭素領域を形成する工程であり、
前記加熱工程が、前記ドリフト層を加熱することによって、前記イオン注入層に注入された前記不純物イオンを活性化させて第２導電型の活性化層を形成するとともに、前記格子間炭素原子を前記活性化層側に拡散させる工程である、
半導体装置の製造方法。
【請求項２】
前記余剰炭素領域形成工程が、前記イオン注入層と前記ドリフト層との界面から５００ｎｍ以内の深い領域側に前記格子間炭素誘起イオンを注入し、前記余剰炭素領域を形成する工程である、
請求項１に記載の半導体装置の製造方法。
【請求項３】
前記余剰炭素領域形成工程が、前記ドリフト層表面から前記格子間炭素誘起イオンを注入する工程である、
請求項１に記載の半導体装置の製造方法。
【請求項４】
前記余剰炭素領域形成工程の前に、前記炭化珪素半導体基板を除去する基板除去工程をさらに備え、
前記余剰炭素領域形成工程が、前記ドリフト層裏面から前記格子間炭素誘起イオンを注入する工程である、
請求項１に記載の半導体装置の製造方法。
【請求項５】
前記余剰炭素領域形成工程が、炭素である前記格子間炭素誘起イオンを注入し、前記余剰炭素領域を形成する工程である、
請求項１から４のうちのいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記余剰炭素領域形成工程が、注入面密度１×１０１３ｃｍ−２から１×１０１６ｃｍ−２、注入エネルギー１０ｋｅＶから１０ＭｅＶである前記格子間炭素誘起イオンを注入し、前記余剰炭素領域を形成する工程である、
請求項１から５のうちのいずれか１項に記載の半導体装置の製造方法。
【請求項７】
前記余剰炭素領域形成工程が、前記イオン注入層と前記ドリフト層との界面におけるキャリアトラップの密度より大きい注入面密度である前記格子間炭素誘起イオンを注入し、前記余剰炭素領域を形成する工程である、
請求項１から６のうちのいずれか１項に記載の半導体装置の製造方法。
【請求項８】
炭化珪素半導体基板上に、第１導電型のドリフト層を形成するドリフト層形成工程と、
前記ドリフト層表面に第２導電型の不純物である不純物イオンを注入し、当該不純物イオンが注入されたイオン注入層を形成するイオン注入層形成工程と、
前記炭化珪素半導体基板を除去する基板除去工程と、
前記基板除去工程の後、少なくとも前記イオン注入層表面において保護膜を形成する保護膜形成工程と、
前記保護膜形成工程の後、前記ドリフト層表面及び前記ドリフト層裏面において、熱酸化膜を形成する熱酸化膜形成工程と、
前記保護膜及び前記熱酸化膜を除去する膜除去工程と、
前記イオン注入層形成工程の後に、前記ドリフト層を加熱する加熱工程とを備え、
前記熱酸化膜形成工程が、前記熱酸化膜を形成することによって、前記ドリフト層に格子間炭素原子を放出させる工程であり、
前記加熱工程が、前記ドリフト層を加熱することによって、前記イオン注入層に注入された前記不純物イオンを活性化させて第２導電型の活性化層を形成する工程である、
半導体装置の製造方法。
【請求項９】
前記イオン注入層形成工程が、アルミニウム、ボロン、リン又は窒素である前記不純物イオンを注入し、前記イオン注入層を形成する工程である、
請求項１から８のうちのいずれか１項に記載の半導体装置の製造方法。
【請求項１０】
前記加熱工程において、前記ドリフト層が加熱される温度が、１４００℃から１８００℃の範囲内である、
請求項１から９のうちのいずれか１項に記載の半導体装置の製造方法。
【請求項１１】
前記熱酸化膜形成工程において、前記熱酸化膜が形成される温度が、１０００℃から１５００℃の範囲内である、
請求項８に記載の半導体装置の製造方法。
【請求項１２】
炭化珪素半導体基板上に形成される、第１導電型のドリフト層と、
前記ドリフト層の表面側の所定の領域に形成される第２導電型の活性化層とを有し、
前記活性化層表面におけるキャリア寿命Ａ（ｎｓ）と、前記活性化層と前記ドリフト層との界面におけるキャリア寿命Ｂ（ｎｓ）と、前記ドリフト層の厚みＴ（μｍ）との関係が、
【数１】
2015072210.tif 000033
である、
半導体装置。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
本発明は、上記のような問題を解決するためになされたものであり、バイポーラデバイスにおいてオン抵抗の低減を図ることができる半導体装置、および、半導体装置の製造方法を提供することを目的とする。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
本発明の別の態様に関する半導体装置の製造方法は、炭化珪素半導体基板上に、第１導電型のドリフト層を形成するドリフト層形成工程と、前記ドリフト層表面に第２導電型の不純物である不純物イオンを注入し、当該不純物イオンが注入されたイオン注入層を形成するイオン注入層形成工程と、前記炭化珪素半導体基板を除去する基板除去工程と、前記基板除去工程の後、少なくとも前記イオン注入層表面において保護膜を形成する保護膜形成工程と、前記保護膜形成工程の後、前記ドリフト層表面及び前記ドリフト層裏面において、熱酸化膜を形成する熱酸化膜形成工程と、前記保護膜及び前記熱酸化膜を除去する膜除去工程と、前記イオン注入層形成工程の後に、前記ドリフト層を加熱する加熱工程とを備え、前記熱酸化膜形成工程が、前記熱酸化膜を形成することによって、前記ドリフト層に格子間炭素原子を放出させる工程であり、前記加熱工程が、前記ドリフト層を加熱することによって、前記イオン注入層に注入された前記不純物イオンを活性化させて第２導電型の活性化層を形成する工程である。
本発明の一態様に関する半導体装置は、炭化珪素半導体基板上に形成される、第１導電型のドリフト層と、前記ドリフト層の表面側の所定の領域に形成される第２導電型の活性化層とを有し、前記活性化層表面におけるキャリア寿命Ａ（ｎｓ）と、前記活性化層と前記ドリフト層との界面におけるキャリア寿命Ｂ（ｎｓ）と、前記ドリフト層の厚みＴ（μｍ）との関係が、
【数２】
2015072210.tif 000034
である。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
ここで、上記の炭化珪素（ＳｉＣ）はワイドギャップ半導体の一種である。ワイドギャップ半導体とは、一般に、およそ２ｅＶ以上の禁制帯幅をもつ半導体を指し、窒化ガリウム（ＧａＮ）に代表される３族窒化物、酸化亜鉛（ＺｎＯ）に代表される２族酸化物、セレン化亜鉛（ＺｎＳｅ）に代表される２族カルコゲナイド及び炭化珪素などが知られている。本実施形態では炭化珪素を用いた場合を説明するが、他の半導体及びワイドギャップ半導体であっても、同様に適用可能である。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】
ＳｉＣエピタキシャル層１２（ドリフト層）は、高濃度ｎ型のＳｉＣ基板１１の第１主面上に、エピタキシャル成長処理により形成された、ＳｉＣ基板１１よりも低濃度のｎ型層である。活性化層１１３（アノード領域）は、低濃度ｎ型のＳｉＣエピタキシャル層１２表面内の所定の領域にイオン注入処理により形成された高濃度ｐ型の層である。電界緩和領域１４は、低濃度ｎ型のＳｉＣエピタキシャル層１２表面内の所定の領域にイオン注入処理により形成された、活性化層１１３よりも低濃度のｐ型領域である。アノード電極１５は、活性化層１１３（アノード領域）表面に形成された電極である。カソード電極１６は、ＳｉＣ基板１１の第２主面（第１主面と反対側の面、すなわち裏面）上に形成された電極である。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】
＜効果＞
本実施形態によれば、半導体装置の製造方法において、炭化珪素半導体基板としてのＳｉＣ基板１１上に、第１導電型（例えばｎ型）のドリフト層としてのＳｉＣエピタキシャル層１２を形成する。また、ＳｉＣエピタキシャル層１２表面に第２導電型（例えばｐ型）の不純物である不純物イオンを注入し、当該不純物イオンが注入されたイオン注入層１３を形成する。また、ＳｉＣエピタキシャル層１２内に格子間の炭素を誘起するイオンである格子間炭素誘起イオンを注入し、余剰な格子間炭素原子が存在する余剰炭素領域３１を形成する。また、イオン注入層１３を形成した後、かつ、余剰炭素領域３１を形成した後に、ＳｉＣエピタキシャル層１２を加熱する。
【手続補正書】
【提出日】平成29年1月13日(2017.1.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
炭化珪素半導体基板上に、ｎ型のドリフト層を形成するドリフト層形成工程と、
前記ドリフト層表面にｐ型の不純物である不純物イオンを注入し、当該不純物イオンが注入されたイオン注入層を形成するイオン注入層形成工程と、
前記ドリフト層内に格子間の炭素を誘起するイオンである格子間炭素誘起イオンを注入し、余剰な格子間炭素原子が存在する余剰炭素領域を形成する余剰炭素領域形成工程と、
前記イオン注入層形成工程の後、かつ、前記余剰炭素領域形成工程の後に、前記ドリフト層を加熱する加熱工程とを備え、
前記余剰炭素領域形成工程が、前記イオン注入層と前記ドリフト層との界面よりも深い領域に前記格子間炭素誘起イオンを注入し、前記余剰炭素領域を形成する工程であり、
前記加熱工程が、前記ドリフト層を加熱することによって、前記イオン注入層に注入された前記不純物イオンを活性化させてｐ型の活性化層を形成するとともに、前記格子間炭素原子を前記活性化層側に拡散させる工程である、
半導体装置の製造方法。
【請求項２】
前記余剰炭素領域形成工程が、前記イオン注入層と前記ドリフト層との界面から５００ｎｍ以内の深い領域側に前記格子間炭素誘起イオンを注入し、前記余剰炭素領域を形成する工程である、
請求項１に記載の半導体装置の製造方法。
【請求項３】
前記余剰炭素領域形成工程が、前記ドリフト層表面から前記格子間炭素誘起イオンを注入する工程である、
請求項１に記載の半導体装置の製造方法。
【請求項４】
前記余剰炭素領域形成工程の前に、前記炭化珪素半導体基板を除去する基板除去工程をさらに備え、
前記余剰炭素領域形成工程が、前記ドリフト層裏面から前記格子間炭素誘起イオンを注入する工程である、
請求項１に記載の半導体装置の製造方法。
【請求項５】
前記余剰炭素領域形成工程が、炭素である前記格子間炭素誘起イオンを注入し、前記余剰炭素領域を形成する工程である、
請求項１から４のうちのいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記余剰炭素領域形成工程が、注入面密度１×１０１３ｃｍ−２から１×１０１６ｃｍ−２、注入エネルギー１０ｋｅＶから１０ＭｅＶである前記格子間炭素誘起イオンを注入し、前記余剰炭素領域を形成する工程である、
請求項１から５のうちのいずれか１項に記載の半導体装置の製造方法。
【請求項７】
前記余剰炭素領域形成工程が、前記イオン注入層と前記ドリフト層との界面におけるキャリアトラップの密度より大きい注入面密度である前記格子間炭素誘起イオンを注入し、前記余剰炭素領域を形成する工程である、
請求項１から６のうちのいずれか１項に記載の半導体装置の製造方法。
【請求項８】
炭化珪素半導体基板上に、ｎ型のドリフト層を形成するドリフト層形成工程と、
前記ドリフト層表面にｐ型の不純物である不純物イオンを注入し、当該不純物イオンが注入されたイオン注入層を形成するイオン注入層形成工程と、
前記炭化珪素半導体基板を除去する基板除去工程と、
前記基板除去工程の後、少なくとも前記イオン注入層表面において保護膜を形成する保護膜形成工程と、
前記保護膜形成工程の後、前記ドリフト層表面及び前記ドリフト層裏面において、熱酸化膜を形成する熱酸化膜形成工程と、
前記保護膜及び前記熱酸化膜を除去する膜除去工程と、
前記イオン注入層形成工程の後に、前記ドリフト層を加熱する加熱工程とを備え、
前記熱酸化膜形成工程が、前記熱酸化膜を形成することによって、前記ドリフト層に格子間炭素原子を放出させる工程であり、
前記加熱工程が、前記ドリフト層を加熱することによって、前記イオン注入層に注入された前記不純物イオンを活性化させてｐ型の活性化層を形成する工程である、
半導体装置の製造方法。
【請求項９】
前記イオン注入層形成工程が、アルミニウム、または、ボロンである前記不純物イオンを注入し、前記イオン注入層を形成する工程である、
請求項１から８のうちのいずれか１項に記載の半導体装置の製造方法。
【請求項１０】
前記加熱工程において、前記ドリフト層が加熱される温度が、１４００℃から１８００℃の範囲内である、
請求項１から９のうちのいずれか１項に記載の半導体装置の製造方法。
【請求項１１】
前記熱酸化膜形成工程において、前記熱酸化膜が形成される温度が、１０００℃から１５００℃の範囲内である、
請求項８に記載の半導体装置の製造方法。
【請求項１２】
炭化珪素半導体基板上に形成される、ｎ型のドリフト層と、
前記ドリフト層の表面側の所定の領域に形成されるｐ型の活性化層とを有し、
前記活性化層表面におけるキャリア寿命Ａ（ｎｓ）と、前記活性化層と前記ドリフト層との界面におけるキャリア寿命Ｂ（ｎｓ）と、前記ドリフト層の厚みＴ（μｍ）との関係が、
【数１】
2015072210.tif 000035
である、
半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
本発明の一態様に関する半導体装置の製造方法は、炭化珪素半導体基板上に、ｎ型のドリフト層を形成するドリフト層形成工程と、前記ドリフト層表面における部分的領域にｐ型の不純物であるイオンを注入し、当該イオンが注入されたイオン注入層を形成するイオン注入層形成工程と、前記ドリフト層内における部分的領域に格子間の炭素を誘起するイオンである格子間炭素誘起イオンを注入し、余剰な格子間炭素原子が存在する余剰炭素領域を形成する余剰炭素領域形成工程と、前記イオン注入層形成工程の後、かつ、余剰炭素領域形成工程の後に、前記ドリフト層を加熱する加熱工程とを備え、前記余剰炭素領域形成工程が、前記イオン注入層と前記ドリフト層との界面よりも深い領域に前記格子間炭素誘起イオンを注入し、前記余剰炭素領域を形成する工程であり、前記加熱工程が、前記ドリフト層を加熱することによって、前記イオン注入層に注入された前記イオンを活性化させてｐ型の活性化層を形成するとともに、前記格子間炭素原子を前記活性化層側に拡散させる工程である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
本発明の別の態様に関する半導体装置の製造方法は、炭化珪素半導体基板上に、ｎ型のドリフト層を形成するドリフト層形成工程と、前記ドリフト層表面にｐ型の不純物である不純物イオンを注入し、当該不純物イオンが注入されたイオン注入層を形成するイオン注入層形成工程と、前記炭化珪素半導体基板を除去する基板除去工程と、前記基板除去工程の後、少なくとも前記イオン注入層表面において保護膜を形成する保護膜形成工程と、前記保護膜形成工程の後、前記ドリフト層表面及び前記ドリフト層裏面において、熱酸化膜を形成する熱酸化膜形成工程と、前記保護膜及び前記熱酸化膜を除去する膜除去工程と、前記イオン注入層形成工程の後に、前記ドリフト層を加熱する加熱工程とを備え、前記熱酸化膜形成工程が、前記熱酸化膜を形成することによって、前記ドリフト層に格子間炭素原子を放出させる工程であり、前記加熱工程が、前記ドリフト層を加熱することによって、前記イオン注入層に注入された前記不純物イオンを活性化させてｐ型の活性化層を形成する工程である。
本発明の一態様に関する半導体装置は、炭化珪素半導体基板上に形成される、ｎ型のドリフト層と、前記ドリフト層の表面側の所定の領域に形成されるｐ型の活性化層とを有し、前記活性化層表面におけるキャリア寿命Ａ（ｎｓ）と、前記活性化層と前記ドリフト層との界面におけるキャリア寿命Ｂ（ｎｓ）と、前記ドリフト層の厚みＴ（μｍ）との関係が、
【数４】
2015072210.tif 000036
である。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
次に、ＳｉＣエピタキシャル層１２の第１主面の所定の領域（部分的領域）に対して、注入マスク３０を介してｐ型ドーパント原子のイオン注入処理を施す。ドーパント原子としては、例えば、アルミニウム、または、ボロン等が挙げられる。注入マスク３０としては、例えば写真製版用のフォトレジストまたは酸化膜を用いる。これにより、図２に示されるように、ＳｉＣエピタキシャル層１２の第１主面表面内に、ドーパントイオンが注入されたイオン注入層１３が形成される。ここで、当該イオン注入処理は、単一注入エネルギーで行われてもよいし、注入エネルギーを段階的に例えば高から低へ変化させながら行われてもよい。また、当該イオン注入処理時の注入面密度は、１×１０１３ｃｍ−２〜１×１０１６ｃｍ−２の範囲内にあることが望ましく、注入エネルギーは１０ｋｅＶ〜１０ＭｅＶの範囲内にあることが望ましい。また、当該イオン注入処理におけるＳｉＣ層の温度は、１０℃〜１０００℃の範囲内にあることが望ましく、より好ましくは２００℃〜８００℃の範囲内にあることが望ましい。
【国際調査報告】
2015072210.tif 000037
2015072210.tif 000038
2015072210.tif 000039
2015072210.tif 000040