(57)【要約】基板と、電源端子に接続された感磁方向が同じである２つの磁気抵抗効果素子と、接地端子に接続された感磁方向が同じである２つの磁気抵抗効果素子と、電源端子に接続された磁気抵抗効果素子の一方と接地端子に接続された磁気抵抗効果素子の一方とが配置された第１の領域に対してバイアス磁界を印加する第１のバイアス印加部、及び、電源端子に接続された磁気抵抗効果素子の他方と接地端子に接続された磁気抵抗効果素子の他方とが配置された第２の領域に対してバイアス磁界を印加する第２のバイアス印加部、を含むバイアスコイルと、を備えた磁気センサであって、前記第１のバイアス印加部の断面積と、前記第２のバイアス印加部の断面積との差が、３５．４％以下である。
2016080470.tif 000002
【特許請求の範囲】
【請求項１】
一の主面を含む基板と、  前記主面上に形成され、ブリッジ回路の電源端子に接続された少なくとも２つの磁気抵抗効果素子と、  前記主面上に形成され、前記ブリッジ回路の接地端子に接続された少なくとも２つの磁気抵抗効果素子と、  前記電源端子に接続された少なくとも２つの磁気抵抗効果素子の一方と、前記接地端子に接続された少なくとも２つの磁気抵抗効果素子の一方とが配置された第１の領域と、  前記電源端子に接続された少なくとも２つの磁気抵抗効果素子の他方と、前記接地端子に接続された少なくとも２つの磁気抵抗効果素子の他方とが配置された第２の領域と、  前記第１の領域に対してバイアス磁界を印加する第１のバイアス印加部と、前記第２の領域に対してバイアス磁界を印加する第２のバイアス印加部とを含むバイアスコイルと、を備え、  前記電源端子に接続された２つの磁気抵抗効果素子の感磁方向は同じであり、  前記接地端子に接続された２つの磁気抵抗効果素子の感磁方向は同じであり、  前記第１のバイアス印加部の断面積と、前記第２のバイアス印加部の断面積との差が、３５．４％以下であることを特徴とする磁気センサ。
【請求項２】
前記第１のバイアス印加部の膜厚と、前記第２のバイアス印加部の膜厚との差が１７．７％以下であることを特徴とする請求項１に記載の磁気センサ。
【請求項３】
前記第１の領域における前記磁気抵抗効果素子から前記第１のバイアス印加部までの距離と、前記第２の領域における前記磁気抵抗効果素子から前記第２のバイアス印加部までの距離との差が５．７８％以下であることを特徴とする請求項１又は２に記載の磁気センサ。
【請求項４】
前記電源端子に接続された少なくとも２つの磁気抵抗効果素子の厚さの差が３．０％以下であり、  前記接地端子に接続された少なくとも２つの磁気抵抗効果素子の厚さの差が３．０％以下であることを特徴とする請求項１〜３のいずれかに記載の磁気センサ。
【請求項５】
前記電源端子に接続された少なくとも２つの磁気抵抗効果素子の厚さと、前記接地端子に接続された少なくとも２つの磁気抵抗効果素子の厚さとの差が３．０％以下であることを特徴とする請求項４に記載の磁気センサ。
【請求項６】
前記第１のバイアス印加部の膜厚と、前記第２のバイアス印加部の膜厚との差が３．０％以下であることを特徴とする請求項１〜５のいずれかに記載の磁気センサ。
【請求項７】
前記第１の領域に配置された２つの磁気抵抗効果素子が直列に接続されており、  前記第２の領域に配置された２つの磁気抵抗効果素子を直列に接続されており、  前記第１の領域に形成された２つの磁気抵抗効果素子の感磁方向が反対であり、  及び前記第２の領域に形成された２つの磁気抵抗効果素子の感磁方向が反対であることを特徴とする請求項１〜６のいずれかに記載の磁気センサ。
【請求項８】
前記第１の領域に配置され、電源端子に接続された一方の磁気抵抗効果素子と、前記第２の領域に配置され、接地端子に接続された他方の磁気抵抗効果素子とが直列に接続されており、  前記第１の領域に配置され、接地端子に接続された一方の磁気抵抗効果素子と、前記第２の領域に配置され、電源端子に接続された他方の磁気抵抗効果素子とが直列に接続されており、  前記第１の領域に配置された２つの磁気抵抗効果素子の感磁方向が同じであり、  前記第２の領域に配置された２つの磁気抵抗効果素子の感磁方向が同じであることを特徴とする請求項１〜６のいずれかに記載の磁気センサ。
【請求項９】
前記バイアスコイルは、さらにバイアスコイル迂回部を含み、  前記バイアスコイル迂回部の断面積は、第１および第２のバイアス印加部の断面積のいずれより大きいことを特徴とする請求項１〜８のいずれかに記載の磁気センサ。
【請求項１０】
前記磁気センサは、フィードバック回路をさらに含み、  前記フィードバック回路は、前記磁気抵抗効果素子で検出された磁界強度に基づいて、前記検出した磁界強度を相殺するフィードバック磁界を発生させることを特徴とする請求項１〜９のいずれかに記載の磁気センサ。
【請求項１１】
分岐位置と合流位置との間に空隙部を有し、前記空隙部により分離された第１電流路及び第２電流路を含む電流線と、  前記空隙部内に設けられた請求項１〜１０のいずれかに記載の磁気センサと、を備える電流量検出器。
【請求項１２】
前記磁気センサの磁気抵抗効果素子の固定層の感磁方向と、前記第１電流路及び第２電流路の電流方向とが直交するように空隙部内に磁気センサを配置する請求項１１に記載の電流量検出器。
【請求項１３】
前記磁気センサを迂回するように形成された迂回部を含む電流線と、を備える請求項１１又は１２に記載の電流量検出器。
【請求項１４】
前記磁気センサの基板が、第１の領域を含む第１の基板と、第２の領域を含む第２の基板とを含み、前記第１の基板と前記第２の基板が分割されていることを特徴とする請求項１１〜１３のいずれかに記載の電流量検出器。
【請求項１５】
一の主面を含む基板を準備する工程と、  前記主面上に、電源端子と、接地端子と、前記電源端子に接続された少なくとも２つの磁気抵抗効果素子と、前記接地端子に接続された少なくとも２つの磁気抵抗効果素子と、を含むブリッジ回路を形成する工程と、  前記電源端子に接続された少なくとも２つの磁気抵抗効果素子の一方と前記接地端子に接続された少なくとも２つの磁気抵抗効果素子の一方とが設けられた第１の領域にバイアスを印加する第１のバイアス印加部と、前記電源端子に接続された少なくとも２つの磁気抵抗効果素子の他方と前記接地端子に接続された少なくとも２つの磁気抵抗効果素子の他方とが設けられた第２の領域と、に対してバイアス磁界を印加する第２のバイアス印加部とを含むバイアスコイルを形成する工程と、を含み、  前記ブリッジ回路を形成する工程が、    前記電源端子に接続された少なくとも２つの磁気抵抗効果素子を同時に形成すること、及び    前記接地端子に接続された少なくとも２つの磁気抵抗効果素子を同時に形成すること、を含む磁気センサの製造方法。
【請求項１６】
前記ブリッジ回路を形成する工程が、  前記電源端子に接続された少なくとも２つの磁気抵抗効果素子と、前記接地端子に接続された少なくとも２つの磁気抵抗効果素子とを、同時に形成することを含むことを特徴とする請求項１５に記載の製造方法。
【請求項１７】
前記第１のバイアス印加部と前記第２のバイアス印加部とを同時に形成することを特徴とする請求項１５または１６に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、磁界を検知する磁気センサ、及び、電流が流れることにより発生する磁界を磁気センサにより検知してその電流量を検出する電流量検出器に関する。
【背景技術】
【０００２】  電流線内を流れる電流を測定する電流量検出器として、電流により発生する磁界を磁気センサで検出して、その磁気センサからの出力に基づいて電流量を測定するものが知られている（例えば特許文献１）。そのような電流量検出器に用いる磁気センサとしては、巨大磁気抵抗効果素子（ＧＭＲ素子）又はトンネル磁気抵抗効果素子（ＴＭＲ素子）等の磁気抵抗効果素子（ＭＲ素子）を用いることができる。２つのＭＲ素子を直列に接続して両端に電圧をかけておき、２つのＭＲ素子の間の電位（出力電位）を測定することにより、ＭＲ素子にかかる磁界の大きさを検出することができる。【０００３】  ＧＭＲ、ＴＭＲ等のＭＲ素子は感度が極めて高いため、微小磁界を測定すること、および微小電流による誘導磁界の微小変化を測定することができる。その反面、それらのＭＲ素子は、例えば地磁気及び電子機器で発生する磁場等の外乱磁界の影響を受けやすい。そのため、ＭＲ素子を用いた磁気センサでは、精度よく磁界を測定するためには、外乱磁界の影響を抑制する必要がある。例えば、ＭＲ素子を覆うように磁気シールドを設けることにより、ＭＲ素子に対する外乱磁界の影響を抑制できる。【０００４】  しかしながら、磁気シールドを設けることにより、磁気センサの部品点数が増加するため、磁気センサの製造コストが増加する。また、磁気シールドを設けるため、磁気センサのサイズも大きくなり得る。特に、電流量検出器に磁気センサを組み込む場合には、測定する電流値が大きくなると、小型の磁気シールドでは磁気飽和してしまうため、大型の磁気シールドを設ける必要がある。そのため、磁気センサのサイズがさらに大きくなる。  磁気センサのコストダウンおよび小型化のためには、磁気シールドを不要にすることが望ましい。そこで、外乱磁界がＭＲ素子に与える影響を低減できるように、ＭＲ素子を配置する方法が検討されている。  【０００５】  特許文献１には、外乱磁界の影響を抑制できる電流量検出器が開示されている。磁気センサは４つのＭＲ素子を含んでいる。２つのＭＲ素子は直列に接続されて、第１のハーフブリッジ回路を構成し、同様に、残りの２つのＭＲ素子も直列に接続されて、第２のハーフブリッジ回路を構成している。第１のハーフブリッジ回路と第２のハーフブリッジ回路が並列に接続されて、ブリッジ回路が構成される。第１のハーフブリッジ回路の各ＭＲ素子の感磁方向（固定層の磁化方向）と、第２のハーフブリッジ回路の各ＭＲ素子の感磁方向とを互いに同一にすることにより、各ハーフブリッジ回路に対する外乱磁界の影響を等しくすることができる。よって、第１のハーフブリッジ回路の出力電位と第２のハーフブリッジ回路の出力電位との差（差動出力）を取ることにより、外乱磁界の影響を相殺できる。【０００６】  ＭＲ素子はフリー層を含むため、ＭＲ素子にバイアス磁界をかけることにより、測定精度を高めることができる。特許文献１では、ＭＲ素子にバイアス磁界を印加するために、ＭＲ素子の両側に、強磁性体を用いたハードバイアス層が配置されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】ＷＯ２０１２／１１７７８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】  引用文献１において、外乱磁界の影響を完全に相殺するためには、磁界勾配の測定時に、第１のハーフブリッジ回路と第２のハーフブリッジ回路とが同じ磁界測定能を有している必要である。ところが、強磁性体のハードバイアス層は、温度によって磁界強度が大きく変動する。バイアス磁界が変動すると、ハーフブリッジ回路内を構成するＭＲ素子内のフリー層の磁区構造が変化する。フリー層の磁区構造の変化は、ＭＲ素子の磁気測定能を変化させる。【０００９】  磁気センサの温度が変動したときに、各ハードバイアス層の温度に差が生じ得る。その結果、各ハードバイアス層から生じるバイアス磁界の磁界強度に差が生じる。よって、各ＭＲ素子の磁気測定能にも差が生じるので、磁気センサの測定誤差が生じるおそれがある。【００１０】  そこで、本発明は、温度による測定誤差の変動が小さい磁気センサ及びそれを用いた電流量検出器を提供することを目的とする。
【課題を解決するための手段】
【００１１】  本発明の態様１は、  前記主面上に形成され、ブリッジ回路の電源端子に接続された少なくとも２つの磁気抵抗効果素子と、  前記主面上に形成され、前記ブリッジ回路の接地端子に接続された少なくとも２つの磁気抵抗効果素子と、  前記電源端子に接続された少なくとも２つの磁気抵抗効果素子の一方と、前記接地端子に接続された少なくとも２つの磁気抵抗効果素子の一方とが配置された第１の領域と、  前記電源端子に接続された少なくとも２つの磁気抵抗効果素子の他方と、前記接地端子に接続された少なくとも２つの磁気抵抗効果素子の他方とが配置された第２の領域と、  前記第１の領域に対してバイアス磁界を印加する第１のバイアス印加部と、前記第２の領域に対してバイアス磁界を印加する第２のバイアス印加部とを含むバイアスコイルと、を備え、  前記電源端子に接続された２つの磁気抵抗効果素子の感磁方向は同じであり、  前記接地端子に接続された２つの磁気抵抗効果素子の感磁方向は同じであり、  前記第１のバイアス印加部の断面積と、前記第２のバイアス印加部の断面積との差が、３５．４％以下であることを特徴とする磁気センサである。【００１２】  本発明の態様１に係る磁気センサは、バイアスコイルを用いてバイアス磁界を印加するため、バイアスコイルを流れる電流を制御することにより、バイアス磁界を一定に維持することができる。これにより、温度によるバイアス磁界の変動を抑制することができる。  また、第１のバイアス印加部の断面積と第２のバイアス印加部の断面積との差を３５．４％以下にすることにより、第１のバイアス印加部からのバイアス磁界の磁界強度と、第２のバイアス印加部からのバイアス磁界の磁界強度の差を小さくすることができ、磁界センサの測定誤差を抑制することができる。【００１３】  本発明の態様２は、  前記第１のバイアス印加部の膜厚と、前記第２のバイアス印加部の膜厚との差が１７．７％以下であることを特徴とする態様１に記載の磁気センサである。【００１４】  本発明の態様３は、  前記第１の領域における前記磁気抵抗効果素子から前記第１のバイアス印加部までの距離と、前記第２の領域における前記磁気抵抗効果素子から前記第２のバイアス印加部までの距離との差が５．７８％以下であることを特徴とする態様１又は２に記載の磁気センサである。【００１５】  本発明の態様４は、  前記電源端子に接続された少なくとも２つの磁気抵抗効果素子の厚さの差が３．０％以下であり、  前記接地端子に接続された少なくとも２つの磁気抵抗効果素子の厚さの差が３．０％以下であることを特徴とする態様１〜３のいずれかに記載の磁気センサである。特【００１６】  本発明の態様５は、  前記電源端子に接続された少なくとも２つの磁気抵抗効果素子の厚さと、前記接地端子に接続された少なくとも２つの磁気抵抗効果素子の厚さとの差が３．０％以下であることを特徴とする態様４に記載の磁気センサである。【００１７】  本発明の態様６は、  前記第１のバイアス印加部の膜厚と、前記第２のバイアス印加部の膜厚との差が３．０％以下であることを特徴とする態様１〜５のいずれかに記載の磁気センサである。【００１８】  本発明の態様７は、  前記第１の領域に配置された２つの磁気抵抗効果素子が直列に接続されており、  前記第２の領域に配置された２つの磁気抵抗効果素子を直列に接続されており、  前記第１の領域に形成された２つの磁気抵抗効果素子の感磁方向が反対であり、  及び前記第２の領域に形成された２つの磁気抵抗効果素子の感磁方向が反対であることを特徴とする態様１〜６のいずれかに記載の磁気センサである。【００１９】  本発明の態様８は、  前記第１の領域に配置され、電源端子に接続された一方の磁気抵抗効果素子と、前記第２の領域に配置され、接地端子に接続された他方の磁気抵抗効果素子とが直列に接続されており、  前記第１の領域に配置され、接地端子に接続された一方の磁気抵抗効果素子と、前記第２の領域に配置され、電源端子に接続された他方の磁気抵抗効果素子とが直列に接続されており、  前記第１の領域に配置された２つの磁気抵抗効果素子の感磁方向が同じであり、  前記第２の領域に配置された２つの磁気抵抗効果素子の感磁方向が同じであることを特徴とする態様１〜６のいずれかに記載の磁気センサである。【００２０】  本発明の態様９は、  前記バイアスコイルは、さらにバイアスコイル迂回部を含み、  前記バイアスコイル迂回部の断面積は、第１および第２のバイアス印加部の断面積のいずれより大きいことを特徴とする態様１〜８のいずれかに記載の磁気センサである。【００２１】  本発明の態様１０は、  前記磁気センサは、フィードバック回路をさらに含み、  前記フィードバック回路は、前記磁気抵抗効果素子で検出された磁界強度に基づいて、前記検出した磁界強度を相殺するフィードバック磁界を発生させることを特徴とする態様１〜９のいずれかに記載の磁気センサである。【００２２】  本発明の態様１１は、  分岐位置と合流位置との間に空隙部を有し、前記空隙部により分離された第１電流路及び第２電流路を含む電流線と、  前記空隙部内に設けられた態様１〜１０のいずれかに記載の磁気センサと、を備える電流量検出器である。【００２３】  本発明の態様１２は、  前記磁気センサの磁気抵抗効果素子の固定層の感磁方向と、前記第１電流路及び第２電流路の電流方向とが直交するように空隙部内に磁気センサを配置する態様１１に記載の電流量検出器である。【００２４】  本発明の態様１３は、  前記磁気センサを迂回するように形成された迂回部を含む電流線と、を備える態様１１又は１２に記載の電流量検出器である。【００２５】  本発明の態様１４は、  前記磁気センサの基板が、第１の領域を含む第１の基板と、第２の領域を含む第２の基板とを含み、前記第１の基板と前記第２の基板が分割されていることを特徴とする請求項１１〜１３のいずれかに記載の電流量検出器である。【００２６】  本発明の態様１５は、  一の主面を含む基板を準備する工程と、  前記主面上に、電源端子と、接地端子と、前記電源端子に接続された少なくとも２つの磁気抵抗効果素子と、前記接地端子に接続された少なくとも２つの磁気抵抗効果素子と、を含むブリッジ回路を形成する工程と、  前記電源端子に接続された少なくとも２つの磁気抵抗効果素子の一方と前記接地端子に接続された少なくとも２つの磁気抵抗効果素子の一方とが設けられた第１の領域にバイアスを印加する第１のバイアス印加部と、前記電源端子に接続された少なくとも２つの磁気抵抗効果素子の他方と前記接地端子に接続された少なくとも２つの磁気抵抗効果素子の他方とが設けられた第２の領域と、に対してバイアス磁界を印加する第２のバイアス印加部とを含むバイアスコイルを形成する工程と、を含み、  前記ブリッジ回路を形成する工程が、    前記電源端子に接続された少なくとも２つの磁気抵抗効果素子を同時に形成すること、及び    前記接地端子に接続された少なくとも２つの磁気抵抗効果素子を同時に形成すること、を含む磁気センサの製造方法である。【００２７】  本発明の態様１６は、  前記ブリッジ回路を形成する工程が、  前記電源端子に接続された少なくとも２つの磁気抵抗効果素子と、前記接地端子に接続された少なくとも２つの磁気抵抗効果素子とを、同時に形成することを含むことを特徴とする態様１５に記載の製造方法である。【００２８】  本発明の態様１７は、  前記第１のバイアス印加部と前記第２のバイアス印加部とを同時に形成することを特徴とする態様１５または１６に記載の製造方法である。
【発明の効果】
【００２９】  本発明に係る磁気センサによれば、バイアスコイルを用いることにより、温度による測定誤差の変動を小さくできる。そして、２つのバイアス印加部の断面積の差を所定の割合以下に制御することにより、磁気センサの測定誤差を低減することができる。
【図面の簡単な説明】
【００３０】
【図１】図１は、本発明の実施の形態１に係る磁気センサの概略的な回路図である。
【図２】図２（ａ）は、本発明の実施の形態１に係る磁気センサの上面図であり、図２（ｂ）は、図２（ａ）の２Ｂ−２Ｂ線に沿った断面図である。
【図３】図３（ａ）は、シミュレーションに使用された磁気センサの模式的な上面図であり、図３（ｂ）は、シミュレーション結果に基づいて作成されたバイアスコイルの厚さに対する素子温度のグラフである。
【図４】図４は、バイアスコイルのバイアス印加部の断面積の差、及び、バイアス印加部の膜厚の差を説明するための図である。図４（ａ）は、第１の領域における素子とバイアスコイルの概略斜視図である。図４（ｂ）は、第１の領域における素子とバイアスコイルとの概略側面図である。図４（ｃ）は、図４（ａ）の４Ｃ−４Ｃ線に沿った素子とバイアスコイルの断面図である。図４（ｄ）は、第１の領域及び第２の領域における素子とバイアスコイルの断面図である。
【図５】図５は、環境温度に対する差動出力のオフセット変化（オフセットドリフト）を測定結果を示すグラフである。
【図６】図６（ａ）、（ｂ）は、２つの磁気抵抗効果素子の感磁方向のなす角度を説明するための概念図である。
【図７】図７は、バイアスコイルと磁気抵抗効果素子との間の距離（μｍ）と、磁界強度（ｍＴ）との関係を示したグラフである。
【図８】図８は、バイアス方向の磁界（ｍＴ）と、中点出力（ｍＶ）との関係を示したグラフである。
【図９】図９は、磁気抵抗効果素子と、バイアスコイルのバイアス印加部と、の距離の差を説明するための図である。
【図１０】図１０は、バイアスコイルのバイアス磁界の方向と、磁気抵抗効果素子の感磁方向と、のなす角度を説明するための図である。
【図１１】図１１は、実施の形態２に係る磁気センサの概略的な回路図である。
【図１２】図１２は、実施の形態２に係る磁気センサの素子配置図である。
【図１３】図１３は、外乱磁界に対する差動出力の変化を測定したグラフである。（ａ）はＸ方向磁界に係り、（ｂ）はＹ方向磁界に係る。
【図１４】図１４は、実施の形態３に係る磁気センサの概略的な回路図である。
【図１５】図１５は、実施の形態４に係る磁気センサの概略的な回路図である。
【図１６】図１６は、実施の形態５に係る磁気センサの概略的な回路図である。
【図１７】図１７（ａ）は、実施の形態６に係る磁気センサの概略上面図であり、図１７（ｂ）および（ｃ）は、磁気センサの一部の構成のみを示す概略上面図であり、図１７（ｃ）の１７Ｄ−１７Ｄ線に沿った概略断面図である。
【図１８】図１８（ａ）は、実施の形態７に係る磁気センサの概略上面図であり、図１８（ｂ）〜（ｄ）は、磁気センサの一部の構成のみを示す概略上面図である。
【図１９】図１９（ａ）〜（ｃ）は、実施の形態１〜７の磁気センサの積層図である。
【図２０】図２０（ａ）は、実施の形態８に係る電流量検出器の概略斜視図であり、図２０（ｂ）は、図２０（ａ）の２０Ｂ−２０Ｂに沿った断面図であり、図２０（ｃ）は、電流線を樹脂成形体で被覆した電流量検出器の概略斜視図であり、図２０（ｄ）は、図２０（ｃ）の２０Ｄ−２０Ｄに沿った断面図であり、図２０（ｅ）は、図２０（ａ）〜（ｄ）に示す電流量検出器で使用されている磁気センサ１の概略上面図である。
【図２１】図２１（ａ）は、実施の形態９に係る電流量検出器の概略斜視図であり、図２１（ｂ）は、図２１（ａ）の２１Ｂ−２１Ｂ線に沿った断面図であり、図２１（ｃ）は、図２１（ｂ）の部分拡大断面図であり、図２１（ｄ）は、電流線を樹脂成形体で被覆した電流量検出器の概略斜視図であり、図２１（ｅ）は、図２１Ｅ−２１Ｅ線に沿った断面図であり、図２１（ｆ）は、図２１（ａ）〜（ｅ）に示す電流量検出器で使用されている磁気センサの概略上面図である。
【図２２】図２２（ａ）は、実施の形態１０に係る電流量検出器の概略斜視図であり、図２２（ｂ）は、図２２（ａ）の２２Ｂ−２２Ｂ線に沿った断面図であり、図２２（ｃ）は、実施の形態１０に係る電流量検出器の概略上面図であり、図２２（ｄ）は、図２２（ａ）〜（ｃ）に示す電流量検出器で使用されている磁気センサの概略上面図である。
【図２３】図２３（ａ）は、実施の形態１１に係る電流量検出器の概略斜視図であり、図２３（ｂ）は、図２３（ａ）の２３Ｂ−２３Ｂ線に沿った断面図であり、図２３（ｃ）は、実施の形態１１に係る電流量検出器の上面図であり、図２３（ｄ）は図２３（ａ）〜（ｃ）に示す電流量検出器で使用されている磁気センサの概略上面図である。
【図２４】図２４（ａ）は、実施の形態１２に係る電流量検出器の概略斜視図であり、図２４（ｂ）は、図２４（ａ）の２４Ｂ−２４Ｂに沿った断面図であり、図２４（ｃ）は、実施の形態１２に係る電流量検出器の上面図であり、図２４（ｄ）は、図２４（ａ）〜（ｃ）に示す電流量検出器で使用されている磁気センサの概略上面図である。
【図２５】図２５（ａ）は、実施の形態１３に係る電流量検出器の概略斜視図であり、図２５（ｂ）は、図２５（ａ）の２５Ｂ−２５Ｂ線に沿った断面図であり、図２５（ｃ）は、電流線を樹脂成形体で被覆した電流量検出器の概略斜視図であり、図２５（ｄ）は、図２５（ｃ）の２５Ｄ−２５Ｄに沿った断面図であり、図２５（ｅ）は、図２５（ａ）〜（ｄ）に示す電流量検出器で使用されている磁気センサ１の概略上面図である。
【図２６】図２６（ａ）は、実施の形態１４に係る電流量検出器６０の斜視図であり、図２６（ｂ）は、実施の形態１４に係る電流量検出器６０の側面図であり、図２６（ｃ）は、実施の形態１４に係る電流量検出器６０の上面図である。
【図２７】図２７（ａ）は、実施の形態１５に係る電流量検出器に使用されている電流線の上面図、図２７（ｂ）は電流線の側面図、図２７（ｃ）は電流線の斜視図であり、図２７（ｄ）は、図２７（ａ）〜（ｃ）に示す電流線と共に使用される磁気センサの概略上面図であり、図２７（ｅ）は、実施の形態１５に係る電流量検出器において、磁気センサが配置された電流線の空隙部の部分拡大図である。
【図２８】図２８は、実施の形態１５で使用される電流線の空隙部の幅方向位置と磁束密度との関係を示したグラフである。
【図２９】図２９（ａ）は、実施の形態１６に係る電流量検出器の概略斜視図であり、図２９（ｂ）は、図２９Ｂ−２９Ｂ線に沿った断面図であり、図２９（ｃ）は、実施の形態１６に係る電流量検出器の概略上面図であり、図２９（ｄ）は、図２９（ａ）〜（ｃ）に示す電流量検出器で使用されている磁気センサの概略上面図であり、図２９（ｅ）は、第２の空隙部付近の部分拡大上面図である。
【図３０】図３０（ａ）は、実施の形態１７に係る電流量検出器の概略斜視図であり、図３０（ｂ）は、図３０（ａ）の３０Ｂ−３０Ｂ線に沿った断面図であり、図３０（ｃ）は、実施の形態１７に係る電流量検出器６０の概略上面図であり、図３０（ｄ）は、図３０（ａ）〜（ｃ）に示す電流量検出器６０で使用されている磁気センサ１の概略上面図である。図３０（e）は、樹脂でモールドパッケージした磁気センサ１の概略上面図である。図３０（ｆ）は、図３０（ｅ）の３０Ｆ−３０Ｆ線に沿った概略断面図である。
【図３１】図３１は、実施例に係る磁気センサの概略的な回路図である。
【図３２】図３２（ａ）は、実施例１で磁気センサの出力測定を行う測定点を説明するためのシリコンウエハの上面図であり、図３２（ｂ）は、実施例に係る磁気センサの出力測定の結果を示す棒グラフであり、図３２（ｃ）は、比較例に係る磁気センサの出力測定の結果を示す棒グラフである。
【図３３】図３３（ａ）は、実施例に係る磁気センサについての出力のオフセットドリフトを示すグラフであり、図３３（ｂ）は、比較例に係る磁気センサについての出力のオフセットドリフトを示すグラフである。
【図３４】図３４（ａ）は、実施例３で磁気センサの出力測定を行う測定点を説明するためのシリコンウエハの上面図であり、図３４（ｂ）は、実施例に係る磁気センサの出力測定の結果を示すグラフである。
【図３５】図３５は、実施例に係る磁気センサの補正項目を記載した表である。
【図３６】図３６（ａ）は、比較例に係る磁気センサの出力補正を説明するためのフロー図であり、図３６（ｂ）は、実施例に係る磁気センサの出力補正を説明するためのフロー図である。
【発明を実施するための形態】
【００３１】  以下、図面に基づいて本発明の実施の形態を詳細に説明する。なお、以下の説明では、必要に応じて特定の方向や位置を示す用語（例えば、「上」、「下」、「右」、「左」、「Ｘ方向」、「Ｙ方向」、「Ｚ方向」、及びそれらの用語を含む別の用語）を用いるが、それらの用語の使用は図面を参照した発明の理解を容易にするためであって、それらの用語の意味によって本発明の技術的範囲が制限されるものではない。ここで、「Ｘ方向」、「Ｙ方向」、「Ｚ方向」は、必ずしも、感磁方向やバイアス磁界方向等と一致しているわけではなく、実施の形態毎に規定する。複数の図面に表れる同一符号は、特に断らない限り同一の部分又は部材を示す。また、図面に示した各構成の寸法および形状は、例示であって、それらの構成を異なる寸法および形状にすることができる。
【００３２】  実施の形態１〜７は、本発明に係る磁気センサの様々な形態を説明する。実施の形態８〜１７は、本発明に係る磁気センサを使用した電流量検出器の様々な形態を説明する。
【００３３】［磁気センサ］  本明細書では、主に４つの磁気抵抗効果素子を含む磁気センサについて説明する。しかしながら、本発明は、磁気抵抗効果素子が４つの場合に限定されることはなく、それ以外の個数（例えば、６以上の個数）の素子を用いてもよいことは理解されよう。  バイアスコイルは、各素子に対して所望のバイアス磁界を印加できるものであればよく、その形状や個数は特に制限されない。
【００３４】（実施の形態１）  図１は、本発明の実施の形態１に係る磁気センサ１の概略的な回路図である。磁気センサ１は、４つの磁気抵抗効果素子（「ＭＲ素子」または「素子」と称する）１０を含むブリッジ回路５が示されている。詳細には、電源端子Ｖｃｃに接続された第１の素子１−１と、接地端子ＧＮＤに接続された第２の素子１−２とが直列に接続されて、第１のハーフブリッジ回路を構成している。第１の素子１−１、第２の素子１−２は、第１の領域１１内に配置されている。第１の素子１−１と第２の素子１−２との間には、第１の出力端子ＶＭ１が接続される。  同様に電源端子Ｖｃｃに接続された第３の素子２−１と、接地端子ＧＮＤに接続された第４の素子２−２とが直列に接続されて、第２のハーフブリッジ回路を構成している。第３の素子２−１、第４の素子２−２は、第２の領域１２内に配置されている。第３の素子２−１と第４の素子２−２との間には、第２の出力端子ＶＭ２が接続される。
【００３５】  各素子１０の感磁方向は、それぞれの素子１０の上に図示した矢印３１、３２、３３、３４の方向である。各素子１０は長方形で図示されているが、概念的な抵抗器を示しており、素子の形状が限定されることは無く、例えば細長い線をミアンダ形状（蛇行配置した形状）に配置した素子であってもよい。
【００３６】  図２（ａ）は、磁気センサ１の上面図であり、磁気センサ１内における素子１０及びコイル３の配置を示している。図２（ｂ）は、図２（ａ）の２Ｂ−２Ｂ線に沿った磁気センサ１の断面図である。基板２の主面２００上に、素子１０と、バイアスコイル３が配置されている。  本明細書において、「バイアスコイル」とは、素子にバイアス磁界を印加するためのコイルのことである。例えば、図２に示すバイアスコイルは、中央に長方形の穴のあいた角丸長方形でとして図示されているが、実際には、細いコイル線を、中央の長方形の穴を囲むように、内側から外側に向けて巻いたコイル状のものである。
【００３７】  図２（ａ）では、素子１０は実線で描かれているが、実際にはコイルの下側に配置されているので、上面視したときに素子を視認することはできない。図２（ｂ）において、素子１０とバイアスコイル３とは、隙間をあけて離間している。この隙間には、例えば絶縁膜（一般的には、厚さ約１．３μｍ）が配置される。  なお、図２（ａ）、（ｂ）では、磁気センサ１の構成を理解しやすくするために、配線、電極等を省略している。
【００３８】  図１、図２（ａ）、（ｂ）に示すように、本発明の実施の形態１に係る磁気センサ１は、  一の主面２００を有する基板２と、  一の主面２００上に形成され、ブリッジ回路５の電源端子（Ｖｃｃ）に接続された２つの素子１−１、２−１、及び、一の主面２００上に形成され、ブリッジ回路５の接地端子（ＧＮＤ）に接続された２つの素子１−２、２−２と、  電源端子（Ｖｃｃ）に接続された２つの素子のうち一方の素子１−１と、接地端子（ＧＮＤ）に接続された２つの素子のうち一方の素子１−２とが設けられた第１の領域１１と、電源端子（Ｖｃｃ）に接続された２つの素子のうち他方の素子２−１と、接地端子（ＧＮＤ）に接続された２つの素子のうち他方の素子２−２とが設けられた第２の領域１２と、に対してバイアス磁界４１、４２を印加するバイアス印加部３１０、３２０を有するバイアスコイル３と、を備える。  ブリッジ回路５の電源端子（Ｖｃｃ）に接続された２つの素子１−１、２−１のそれぞれの感磁方向が同じであり、ブリッジ回路の接地端子（ＧＮＤ）に接続された２つの素子１−２、２−２のそれぞれの感磁方向が同じである。  そして、第１の領域１１における第１のバイアス印加部３１０の断面積と、第２の領域１２における第２のバイアス印加部３２０の断面積との差が３５．４％以下である。
【００３９】  本発明者らは、バイアスコイル３のバイアス印加部３１０、３２０の断面積の差に着目して、磁気センサ１の出力電位の許容誤差から、バイアス印加部の断面積の差の許容範囲を、磁気センサ１のシミュレーション結果に基づいて検討した。
【００４０】＜シミュレーション１＞  磁気センサ１のシミュレーションは、以下の条件で行った。電磁界及び熱のシミュレーションは解析ソフトＪＭＡＧ（株式会社JSOL製）を用いて、バイアスコイルに流れた電流からの発熱、及び基板や素子への熱伝導、さらに温度変化による抵抗変化など磁気センサにおける物理現象を考慮して行なった。  図３（ａ）は、シミュレーションに使用された磁気センサ１の模式的な上面図である。磁気センサ１は、シリコン基板２（幅１ｍｍ×長さ１ｍｍ×厚さ０．３ｍｍ）と、シリコン基板２の上に配置されたＧＭＲ素子１００（幅５μｍ×長さ１００μｍ×厚さ２ｎｍ）とバイアスコイル３００とを含む。バイアスコイル３００は、アルミニウム薄膜から成る細線（幅４μｍ×厚さ０．６〜１．０μｍ）をＸＹ平面内でコイリングしたコイルである。バイアスコイル３００は、上面視において長方形になるように、内側から外側に向かって巻かれている。バイアスコイル３００は、その一部（バイアス印加部３３０）がＧＭＲ素子１００の上を通るように配置されている。バイアス印加部３３０の下面と、ＧＭＲ素子１００の上面との離間距離は１．３μｍとした。  シミュレーションに際して、バイアス印加部３３０の厚さを、０．６〜１．０μｍの範囲で変更する。
【００４１】  ＭＲ素子にバイアス磁界を印加するためにバイアスコイルに電流を通電すると、バイアスコイルは発熱する。この発熱により、バイアスコイルの直下に位置するＭＲ素子の温度（これを「素子温度」と称する）は上昇する。バイアスコイルに１０ｍＡ（電流量検出器の使用時に想定される最大電流値）を通電したときの素子温度をシミュレーションにより求めた。その結果を図３（ｂ）のグラフに示す。図３（ｂ）から求めた素子温度とバイアス印加部３３０の厚さとの関係を、式（１）に示す。      素子温度（℃）＝−８８．２５（μｍ／℃）×コイル厚さ（μｍ）＋１６０．１７      （１）
【００４２】  磁気センサの性能を規定する際において、通常許容される誤差範囲、及び通常使用される電圧に基づいて、許容されるバイアス印加部の厚さの差について検討する。  ここで、本発明者らは鋭意検討を重ねた結果、磁気センサの目標フルスケール誤差（測定可能な範囲の最大値における出力の誤差）が０．０５％以下の場合、補正が不要で、一回の増幅で済む程度に出力が大きく、ＩＣやアンプなどを配置するコストを削減することが可能となるため、磁気センサの目標フルスケール誤差を０．０５％以下に設定することが理想的であるとの結論に至った。磁気センサ１の電源端子に印加される一般的な電圧は５Ｖであり、磁気センサの出力電位のフルスケールは一般的に１５０ｍＶである。これらの値から、出力電位の許容誤差は、０．０７５ｍＶ以下（１５０ｍＶ×０．０５％）であることがわかる。
【００４３】  素子温度−４０℃〜１２５℃（下限から上限までの温度幅は１６５℃）の温度範囲で管理値１ｍＶ以下で設計すると、１℃当たりで許容される出力電位のずれ（オフセットドリフト）は、０．００６０６ｍＶ（１ｍＶ／１６５℃）以下となる。  よって、出力電位の許容誤差（０．０７５ｍＶ）を、１℃当たりで許容される出力電位のオフセットドリフト（０．００６０６ｍＶ／℃）で除すると、出力電位の許容誤差に相当する素子温度のずれは、１２．３７６℃（０．０７５（ｍＶ）／０．０６０６（ｍＶ／℃））であることがわかる。
【００４４】  式（１）を用いて、素子温度のずれ１２．７３６℃を、バイアス印加部３３０の厚さのずれに換算する。第１の温度ｙ１（℃）におけるバイアス印加部３３０の厚さをｘ１（μｍ）とし、第１の温度ｙ２（℃）におけるバイアス印加部３３０の厚さをｘ２（μｍ）として、式（１）に代入する。      ｙ１＝−８８．２５×ｘ１＋１６０．１７      （２）      ｙ２＝−８８．２５×ｘ２＋１６０．１７      （３）  第１の温度ｙ１と第２の温度ｙ２の差（素子温度のずれ）と、第１の厚さと第２の厚さの差（厚さのずれ）とは、以下の関係となる。      ｙ１−ｙ２＝８８．２５（ｘ１−ｘ２）  ここで、ｙ１−ｙ２＝１２．３７６℃を代入すると、    ｘ１−ｘ２＝０．１４（μｍ）となる。
【００４５】  すなわち、素子温度のずれを１２．７３６℃以下にするためには、バイアス印加部３３０の厚さの差を０．１４μｍ以下にする必要がある。言い換えれば、許容されるバイアス印加部３３０の厚さの差は、０．１４μｍ以下である。
【００４６】  ここで、シミュレーションを行った際のバイアス印加部の厚さの変更範囲０．６μｍ〜１．０μｍの中心値である０．８μｍ（（０．６μｍ＋１．０μｍ）／２）に対して、許容されるバイアス印加部３３０の厚さの差（０．１４μｍ）の割合を求めると、      ０．１４μｍ／０．８μｍ＝０．１７５（１７．５％）となる。  なお、厚さ０．６〜１．０μｍの中心値は、厚さ０．６μｍと厚さ１．０μｍの平均値と見なすこともできる。
【００４７】  図３および前述の説明において、バイアスコイルのバイアス印加部の規格化した厚さ（厚さ０．８μｍで規格化）と素子（以下では、素子としてＧＭＲ素子を用いている）とすると以下のようになる。シミュレーション条件として設定した基板は、素子やバイアスコイルに対して寸法が大きいため熱容量が大きく、素子とバイアスコイルとの間の距離や材質により熱の影響を受けにくい。そのため、磁気センサの温度として素子温度、即ち、熱の発生源であるバイアスコイルにおいて素子の位置の最大温度を用いた。バイアスコイルに流す電流は１０ｍＡ（電流の想定最大値）とした。以上の条件においてシミュレートした結果は、以下の関係式に近似できる。      （素子温度）＝−７０．６×（バイアスコイル厚さ）＋１６０．１７    （１）’
【００４８】  また、磁気センサのセンサ出力（増幅前の出力）の最大値に対する、オフセット温度ドリフト（測定対象の磁界が０のときの出力の温度勾配）の割合としては０．６７％以下が求められる。これは、薄膜で磁気抵抗効果素子を作成した場合に、材料特性、構成、寸法、ウェハサイズなどから想定される値である。さらにこれをインバータなど室温より高めの環境温度まで想定した温度範囲で除すると０．６７／１６５＝０．００４％／℃以下となり、前述の０．０５％以下とするために必要な素子間温度差は、０．０５／０．００４＝１２．５℃以下となる。前述した素子間温度差から、バイアスコイルの任意の２点間の厚さを考察する。バイアスコイル厚さｘ１における素子温度をｙ１とし、バイアスコイル厚さｘ２における素子温度をｙ２とすると、式（１）’より、        ｙ１＝−７０．６ｘ１＋１６０．１７    （２）’        ｙ２＝−７０．６ｘ２＋１６０．１７    （３）’が導き出される。そして、式（２）’から式（３）’を差し引くことにより、  素子間温度差Δｙ＝ｙ１−ｙ２＝−７０．６（ｘ１−ｘ２）      （４）’が導き出される。
【００４９】  上述の温度差１２．５℃と上記式（４）’とから、バイアスコイル発熱によるオフセットドリフトを０．０５％以下とするためには、  ｙ１−ｙ２＝１２．５＝−７０．６（ｘ１−ｘ２）より、バイアスコイルの膜厚に対する割合でΔｘ（＝ｘ２−ｘ１）が１７．７％以下であればよいとの知見が得られた。  発熱は電流値と抵抗の二乗の積に比例しており、電流値が一定の場合、抵抗は膜厚と幅に比例する。本発明は幅一定で膜厚のみをパラメータとしてシミュレートしたが、同様のことが幅についても言えるため、同じばらつきが幅にも適用され、それらのばらつきの和、すなわち膜厚のばらつきの２倍が断面積のばらつきといえる。つまり断面積で３５．４％以下であればよい。  したがって、本発明に係る磁気センサ１は、第１の領域と第２の領域の両者間のバイアス印加部の断面積のばらつきが３５．４％以下であることを特徴とする。
【００５０】  第１の領域１１における第１のバイアス印加部３１０の断面積と、第２の領域１２における第２のバイアス印加部３２０の断面積との間の差を、以下のように規定する。
【００５１】  図４（ａ）〜（ｄ）を参照しながら、バイアス印加部の断面積の差を説明する。図４（ａ）は、第１の領域１１における素子１０（１−１）とバイアスコイル３の概略斜視図である。図４（ｂ）は、第１の領域１１における素子１０（１−１）とバイアスコイル３との概略側面図である。図４（ｃ）は、図４（ａ）の４Ｃ−４Ｃ線に沿った素子１０（１−１）とバイアスコイル３の断面図である。図４（ｄ）は、第１の領域１１に配置された素子１０（１−１）、第２の領域１２に配置された素子１０（２−１）、及び第１及び第２の領域１１、１２に配置されたバイアスコイル３の断面図である。図４（ａ）〜（ｄ）では、４本のバイアスコイル３が図示されているが、バイアスコイル３は、４本に限定されず、１本以上であればよい。
【００５２】  なお、図４（ａ）〜（ｃ）では、第１の領域１１に配置された素子１０（１−１）に注目して、素子１０（１−１）にバイアス磁界を印加するバイアス印加部３１１（第１の領域１１における第１のバイアス印加部３１０の一部）について説明する。他の素子１０（１−２、２−１、２−２）にバイアス磁界を印加するバイアス印加部についても、バイアス印加部３３１と同様であるため、他のバイアス印加部についての詳細は省略する。
【００５３】  バイアスコイル３のバイアス印加部３１１は、素子１−１にバイアス磁界を印加する部分である。具体的には、図４（ｂ）に示すように、バイアス印加部３１１は、素子１−１の直上に位置する領域（Ｐ−Ｑ間の領域３１１ａ）と、Ｐ−Ｑ間の領域３１１ａの両側に位置する領域（Ｒ−Ｐ間の領域３１１ｂと、Ｑ−Ｓ間の領域３１１ｃ）とを含む。各領域３１１ａ、３１１ｂ、３１１ｃの長さ（バイアスコイル３の長手方向に沿った寸法）は、素子１−１の幅１１ｗ（素子１−１のＸ方向の寸法。図４（ａ）参照）と等しい。  ここで点Ｐ及び点Ｑは、素子１−１の感磁方向３１（言い換えると、素子１−１の固定層の磁化方向）と垂直な方向から見た側面図（図４（ｂ））において、素子１−１の両端の位置を示している。点Ｐと点Ｑの間の距離を寸法Ｐ−Ｑ（素子１−１の幅１１ｗと一致）とする。  点Ｒは、点Ｐから、感磁方向３１と反対方向に、寸法Ｐ−Ｑだけ延長した位置である。点Ｓは、点Ｑから、感磁方向３１に、寸法Ｐ−Ｑだけ延長した位置である。上面視すると、点Ｒ、点Ｓは、素子１−１より外側に位置している。
【００５４】  バイアス印加部３１１の断面積Ｄ１１とは、図４（ｃ）に示すように、バイアスコイル３の長手方向（バイアスコイル３内で電流が流れる方向、Ｘ方向）と垂直な断面（すなわち、図４（ａ）の４Ｃ−４Ｃ線に沿った断面）における、バイアス印加部３１１の総断面積を意味する。図４（ｃ）のように、４本のバイアスコイル３を含む場合、各バイアスコイル３の断面積Ｄ１１１、Ｄ１１２、Ｄ１１３、Ｄ１１４の合計を「バイアス印加部３１１の断面積Ｄ１１」とする。  そして、図４（ｂ）に示す点Ｒから点Ｓまでの範囲内において、少なくとも４箇所でバイアス印加部３１１の断面積Ｄ１１を測定し、それらの平均をとる。これを、バイアス印加部３１１の平均断面積Ｄ１１ａとする。
【００５５】  同様の手順で、素子１−２にバイアス電界をかけるバイアス印加部３１２（図２（ａ））についても、平均断面積Ｄ１２ａを求める。  そして、バイアス印加部３１１の平均断面積Ｄ１１ａと、バイアス印加部３１２の平均断面積Ｄ１２ａの平均を、「第１の領域１１におけるバイアスコイル３の第１のバイアス印加部３１０の断面積Ｄ１」とする。
【００５６】  第２の領域１２に配置された素子２−１にバイアス磁界を印加するバイアス印加部３２１（図２（ａ））についても、同様の手順で、バイアス印加部３２１の平均断面積Ｄ２１ａを求める。  また、第２の領域１２に配置された素子２−２にバイアス磁界を印加するバイアス印加部３２２（図２（ａ））についても、同様の手順で、バイアス印加部３２２の平均断面積Ｄ２２ａを求める。  そして、バイアス印加部３２１の平均断面積Ｄ２１ａと、バイアス印加部３２２の平均断面積Ｄ２２ａの平均を、「第２の領域１２におけるバイアスコイル３の第２のバイアス印加部３２０の断面積Ｄ２」とする。
【００５７】  第１の領域１１におけるバイアスコイル３の第１のバイアス印加部３１０の断面積Ｄ１と、第２の領域１２におけるバイアスコイル３の第２のバイアス印加部３２０の断面積Ｄ２の差は、下記式（５）で求めることができる。つまり、断面積の差は、断面積Ｄ１と断面積Ｄ２の差（Ｄ１−Ｄ２）を、断面積Ｄ１と断面積Ｄ２の平均（（Ｄ１＋Ｄ２）／２）で除したものである。  断面積の差＝（Ｄ１−Ｄ２）／（（Ｄ１＋Ｄ２）／２）        （５）  上述した手順で、第１の領域１１の断面積Ｄ１、第２の領域１２の断面積Ｄ２を算出し、上記式（５）に代入することにより、第１の領域１１と第２の領域１２における、バイアスコイル３のバイアス印加部の断面積の差を求めることができる。
【００５８】  図５は、磁気センサ１の差動出力のオフセット変化（オフセットドリフト）について、環境温度との関係を示すグラフである。グラフの横軸は環境温度（℃）を、縦軸は差動出力のオフセットドリフト（ｍＶ）を示している。なお、オフセットドリフトについては、室温（２５℃）での差動出力のオフセット値を基準値Ｖｒとし、他の環境温度におけるオフセット値Ｖｍと基準値Ｖｒとの差（つまり、オフセット値Ｖｍ−基準値Ｖｒ）をオフセットドリフトとした。
【００５９】  図５には、２本のグラフが描かれている。記号「◆」で示されているグラフは、異方向の状態にあるブリッジ回路５における測定結果である。記号「■」で示されているグラフは、同方向の状態にあるブリッジ回路５における測定結果である。  ここで「異方向」とは、図１に示すブリッジ回路５において、電源端子（Ｖｃｃ）に接続された２つの素子１−１、２−１のそれぞれの感磁方向３１、３３が揃っておらず、ブリッジ回路５の接地端子（ＧＮＤ）に接続された２つの素子１−２、２−２のそれぞれの感磁方向３２、３４が揃っていない状態を意味する。測定に使用した「異方向の状態のブリッジ回路５」では、素子１−１の感磁方向３１と、素子２−１の感磁方向３３とのなす角度が１８０°（図６（ａ）において角度α＝１８０°）であり、素子１−２の感磁方向３２と素子２−２の感磁方向３４のなす角度が１８０°（図６（ｂ）において角度β＝１８０°）であった。  「同方向」とは、ブリッジ回路５の電源端子（Ｖｃｃ）に接続された２つの素子１−１、２−１のそれぞれの感磁方向３１、３３が揃っており、ブリッジ回路５の接地端子（ＧＮＤ）に接続された２つの素子１−２、２−２のそれぞれの感磁方向３２、３４が揃っている状態を意味する。
【００６０】  オフセットドリフトの測定では、図１に示すようなブリッジ回路５を用いた。各素子１０には、短手方向の寸法、すなわち幅（図２のＸ方向の寸法）が１０μｍ、長手方向の寸法、すなわち長さ（図２のＹ方向の寸法）が１００μｍの素子を用いた。２つの素子を直列に接続して、２組のハーフブリッジ（素子１−１、１−２から構成された第１のハーフブリッジと、素子２−１、２−２から構成された第２のハーフブリッジ）を構成し、当該２組のハーフブリッジを並列に接続してブリッジ回路５とした。
【００６１】  図５に示すように、異方向状態のブリッジ回路５では、環境温度が低温（−４０℃〜０℃）、及び、高温（６０℃〜１００℃）の温度範囲において、オフセットドリフトは０ｍＶ（初期値：室温でのオフセット値）から大きくずれていた。例えば、環境温度が−４０℃の場合にはオフセットドリフトは−０．８７ｍＶであり、環境温度が１００℃の場合にはオフセットドリフトは１．３７ｍＶであった。いずれの環境温度においても、オフセットドリフトは、０ｍＶから極めて大きくずれていた。  一方、同方向状態のブリッジ回路５では、環境温度が低温（−４０℃）から高温（１００℃）まで、オフセットドリフトは０ｍＶ〜０．１５ｍＶの範囲内にあり、０ｍＶから大きくずれることはなかった。
【００６２】  ブリッジ回路５の電源端子（Ｖｃｃ）に接続された２つの素子１−１、２−１の感応方向３１、３３、及び、ブリッジ回路の接地端子（ＧＮＤ）に接続された２つの素子１−２、２−２の感磁方向３２、３４が、全て同じである場合においても、図５の「同方向」のグラフと同様に、オフセットドリフトは０ｍＶから大きくずれなかった。
【００６３】  本発明者らは、これらの結果から、ブリッジ回路５の電源端子（Ｖｃｃ）に接続された２つの素子１−１、２−１のそれぞれの感磁方向３１、３３が同じであり、及び、ブリッジ回路５の接地端子（ＧＮＤ）に接続された２つの素子１−２、２−２のそれぞれの感磁方向３２、３４が同じにすることにより、環境温度に起因するオフセットドリフトを抑制することができることを見出し、本発明を完成させるに至った。
【００６４】  例えば、所定の成膜方法で形成可能な素子の場合、基板２の上面２００に、電源端子（Ｖｃｃ）に接続された少なくとも２つの素子１−１、２−１を同時に形成することにより、２つの素子１−１、２−１の感磁方向３１、３３を同じにすることができる。ここで、「２つの素子１−１、２−１の感磁方向が同じ」とは、素子１−１の感磁方向３１と、素子２−１の感磁方向３３とが全く同じでなくてもよく、実質的に同じであればよい。「感磁方向が実質的に同じ」とは、環境温度の変化に起因するオフセットドリフトを十分に小さくできる（例えば、環境温度が−４０℃〜１００℃の範囲において、オフセットドリフトが−０．５ｍＶ〜＋０．５ｍＶの範囲内とできる）程度に、感磁方向が揃っていることをいう。例えば、図６（ａ）に示すように、一方の素子１−１の感磁方向３１と、他方の素子２−１の感磁方向３３とのなす角度をαとしたとき、αが０°以上４５°未満（０°≦α＜４５°）であれば、感磁方向３１、３３は実質的に同じである。なお、α＝０°のときは、２つの感磁方向３１、３３は完全に同じである。
【００６５】  図６（ａ）に示すＸ方向及びＹ方向は、図２（ａ）のＸ方向及びＹ方向に対応している。図６（ａ）に示すように、２つの感磁方向３１、３３のなす角度αは、一方の素子１−１の感磁方向３１とＹ方向とのなす角度α１と、他方の素子２−１の感磁方向３３とＹ方向とのなす角度α２との差である。
【００６６】  同様に、基板２の上面２００に、接地端子（ＧＮＤ）に接続された少なくとも２つの素子１−２、２−２を同時に成膜することにより、２つの素子１−２、２−２の感磁方向３２、３４を同じにすることができる。ここで、「２つの素子１−２、２−２のそれぞれの感磁方向が同じ」とは、一方の素子１−２の感磁方向３２と、他方の素子２−２の感磁方向３４とが全く同じでなくてもよく、実質的に同じであればよい。「感磁方向が実質的に同じ」とは、上述したのと同様の意味である。例えば、図６（ｂ）に示すように、一方の素子１−２の感磁方向３２と、他方の素子２−２の感磁方向３４とのなす角度をβとしたとき、βが０°以上４５°未満（０°≦β＜４５°）であれば、感磁方向３２、３４は実質的に同じである。なお、β＝０°のときは、２つの感磁方向３２、３４は完全に同じである。
【００６７】  図６（ｂ）に示すＸ方向及びＹ方向は、図２（ａ）のＸ方向及びＹ方向に対応している。図６（ｂ）に示すように、２つの感磁方向３２、３４のなす角度βは、一方の素子１−２の感磁方向３２とＹ方向とのなす角度β１と、他方の素子２−２の感磁方向３４とＹ方向とのなす角度α２との差である。
【００６８】  また、本発明の実施の形態１に係る磁気センサ１において、バイアスコイル３の膜厚の差は、１７．７％以下であるのが望ましい。  第１の領域１１におけるバイアスコイル３の第１のバイアス印加部３１０の膜厚と、第２の領域１２における第２のバイアス印加部３２０の膜厚との間の差を、以下のように規定する。
【００６９】  再び図４（ａ）〜（ｄ）を参照しながら、バイアス印加部の膜厚の差を説明する。  バイアスコイル３のバイアス印加部３１１の膜厚Ｍ１１とは、図４（ｃ）に示すように、バイアスコイル３の長手方向（バイアスコイル３内で電流が流れる方向、Ｘ方向）と垂直な断面（すなわち、図４（ａ）の４Ｃ−４Ｃ線に沿った断面）における、バイアス印加部３１１の膜厚を意味する。図４（ｃ）のように、４本のバイアスコイル３を含む場合、各バイアスコイル３の厚さＭ１１１、Ｍ１１２、Ｍ１１３、Ｍ１１４の平均値を「バイアス印加部３１１の断面積Ｍ１１」とする。  そして、図４（ｂ）に示す点Ｒから点Ｓまでの範囲内において、少なくとも４箇所でバイアス印加部３１１の膜厚Ｍ１１を測定し、それらの平均をとる。これを、バイアス印加部３１１の平均膜厚Ｍ１１ａとする。
【００７０】  同様の手順で、素子１−２にバイアス電界をかけるバイアス印加部３１２（図２（ａ））についても、平均膜厚Ｍ１２ａを求める。  そして、バイアス印加部３１１の平均膜厚Ｍ１１ａと、バイアス印加部３１２の平均膜厚Ｍ１２ａの平均を、「第１の領域１１におけるバイアスコイル３の第１のバイアス印加部３１０の膜厚Ｍ１」とする。
【００７１】  第２の領域１２に配置された素子２−１にバイアス磁界を印加するバイアス印加部３２１（図２（ａ））についても、同様の手順で、バイアス印加部３２１の平均膜厚Ｍ２１ａを求める。  また、第２の領域１２に配置された素子２−２にバイアス磁界を印加するバイアス印加部３２２（図２（ａ））についても、同様の手順で、バイアス印加部３２２の平均膜厚Ｍ２２ａを求める。  そして、バイアス印加部３２１の平均膜厚Ｍ２１ａと、バイアス印加部３２２の平均膜厚Ｍ２２ａの平均を、「第２の領域１２におけるバイアスコイル３の第２のバイアス印加部３２０の膜厚Ｍ２」とする。
【００７２】  第１の領域１１におけるバイアスコイル３の第１のバイアス印加部３１０の膜厚Ｍ１と、第２の領域１２におけるバイアスコイル３の第２のバイアス印加部３２０の膜厚Ｍ２の差は、下記式（６）で求めることができる。つまり、膜厚Ｍの差は、膜厚Ｍ１と膜厚Ｍ２の差（Ｍ１−Ｍ２）を、膜厚Ｍ１と膜厚Ｍ２の平均（（Ｍ１＋Ｍ２）／２）で除したものである。  膜厚の差＝（Ｍ１−Ｍ２）／（（Ｍ１＋Ｍ２）／２）        （６）  上述した手順で、第１の領域１１の膜厚Ｍ１、第２の領域１２の膜厚Ｍ２を算出し、上記式（６）に代入することにより、第１の領域１１と第２の領域１２との間における、バイアスコイル３のバイアス印加部の膜厚の差を求めることができる。
【００７３】  さらに、本発明者らは、素子１０とバイアスコイル３との離間距離に着目して、磁気センサ１の出力電位の許容誤差から、素子１０とバイアスコイル３との離間距離の差の許容範囲を、磁気センサ１のシミュレーション結果に基づいて検討した。
【００７４】＜シミュレーション２＞  磁気センサ１のシミュレーションには、上述のシミュレーション１で使用した磁気センサ１（図３（ａ））を一部変更した磁気センサを使用した。変更箇所のみ以下に説明する。  バイアスコイル３００の厚さ（バイアス印加部３００の厚さ）は、０．８μｍとした。  シミュレーションに際して、バイアス印加部３３０の下面とＧＭＲ素子１００の上面との離間距離（これを「コイル・ＧＭＲ間距離」と称する）を、０μｍ〜２μｍで変更する。
【００７５】  図７は、バイアスコイルと素子（ＧＭＲ素子）との間の距離と、磁界強度との関係を示したグラフである。また、図８は、バイアス方向の磁界と、中点出力と、の関係を示したグラフである。  コイル・ＧＭＲ間距離と、バイアス印加部３３０からＧＭＲ素子１００が受ける磁界強度との関係式を、式（７）に示す。      磁界強度（ｍＴ）＝−０．０１９２×（コイル・ＧＭＲ間距離（μｍ））＋０．７８０３      （７）
【００７６】  ここで、本発明者らは鋭意検討を重ねた結果、磁気センサの外部磁界（測定対象の磁界とバイアス磁界以外の磁界。フィードバックコイルを有する場合は測定対象の磁界とバイアス磁界とフィードバック磁界以外の磁界。）による変動が０．１％以下の場合、温度及び他の変動要因（アンプの誤差、取り付け誤差などの磁気センサ以外の誤差の要因。）による変動を加味してトータルで０．５％以下の変動を実現できる可能性があるため、磁気センサの外乱磁界による変動を０．１％以下に設定することが理想的であるとの結論に至った。  磁気センサ１の電源端子に印加される一般的な電圧は５Ｖであり、磁気センサの出力電位のフルスケールは一般的に１５０ｍＶである。最小検出磁界をフルスケールの０．１％とすると、最小検出磁界は０．１５ｍＶ（１５０ｍＶ×０．１％）となる。  外乱磁場による磁気センサ１の出力電位の変動の許容量を、最小検出磁界の０．１％以下とすれば、出力電位の変動の許容量は、０．０００１５ｍＶ以下（０．１５ｍＶ×０．１％）となる。
【００７７】  図８のグラフより、出力電位の誤差を０．０００１５ｍＶ以下とするための関係式は式（８）となる。      ０．０００１５＝０．０１１７１７×（磁界強度）２＋０．０１０２１８×（磁界強度）    （８）  式（８）を解くと、出力電位の変動を０．０００１５ｍＶ以下にするためには、磁界強度の差を０．０１４４ｍＴ以下にする必要があることがわかる。
【００７８】このバイアス磁界差と式（７）から、必要なコイル・ＧＭＲ間距離差を下記式にそって求める。      ０．００１４４＝０．０７０２×（距離）２−０．３８４７×距離    （９）  （３）式を解くと必要なコイル・ＧＭＲ間距離差は０．０３７７ｕｍ以下とすればよいことがわかる。コイル膜厚に対する割合では０．０３７７／１．３＝２．９％以下となる。  この式を解くと、ｘ５−ｘ６＝０．０３７７μｍとなる。  すなわち、磁界強度の変動を０．００１４４ｍＶ以下にするためには、コイル・ＧＭＲ間距離の差を０．０３７７μｍ以下にする必要がある。
【００７９】  ここで、磁界強度が１ｍＴとなるときのコイル・ＧＭＲ間距離（図７では、コイル・ＧＭＲ間距離が１．３μｍ）に対して、許容されるコイル・ＧＭＲ間距離の差（０．０３７７μｍ）の割合を求めると、      ０．０３７７／１．３＝０．０２９（２．９％）となる。  このように、外乱磁場による磁気センサ１の出力電位の変動の許容量を検出限界（分解能）の０．１％以下とするためには、コイル・ＧＭＲ間距離を、磁界強度が１ｍＴとなるときのコイル・ＧＭＲ間距離に対して、２．９％以下とする。
【００８０】  図７および前述の説明において、バイアスコイルと素子（以下では、素子としてＧＭＲ素子を用いている）との間の規格化(ノーマライズ)された距離（距離１．３μｍで規格化）と、磁界強度と、の関係、さらに、図８および前述の説明において、バイアス方向の磁界と、中点出力と、の関係として考察すると、以下のようになる。  シミュレーション条件として、前述した条件と同じく、基板としてシリコン基板を用い、バイアスコイル電流は１０ｍＡ（電流の想定最大値）としたとき、バイアスコイル―素子間距離から磁界強度をシミュレートした結果から、以下の関係に近似できる。          （磁界強度）＝−０．０２４９×（規格化したバイアスコイル−素子間距離）＋０．７８０３    （７）’
【００８１】  前述のバイアス磁界差と式（７）’とから、必要なバイアスコイル−素子間距離差を下記に沿って求める。  ０．００１４４＝−０．０２４９×規格化した距離    （９）’  （９）’式を解くと必要なバイアスコイル−素子間距離の差は５．７８％以下とすればよいことが分かる。
【００８２】  上述の通り、磁気センサ１では、ブリッジ回路５の電源端子Ｖｃｃに接続された少なくとも２つの素子１−１、２−１、及び、ブリッジ回路５の接地端子ＧＮＤに接続された少なくとも２つの素子１−２、２−２と、バイアスコイル３と、の距離について、当該距離の差は、５．７８％以下であるのが好ましく、２．９％以下、１．９％以下であるのがより好ましい。
【００８３】  第１の領域１１における素子１−１、１−２とバイアスコイル３のバイアス印加部との距離と、第２の領域１２における素子２−１、２−２とバイアスコイル３のバイアス印加部との距離との間の差を、以下のように規定する。
【００８４】  図４（ａ）〜（ｃ）及び図９を参照しながら、素子とバイアス印加部との距離の差を説明する。なお、図９は、実質的に図４（ｄ）と同じである。  素子１−１とバイアスコイル３のバイアス印加部３１１との距離とは、図４（ｃ）に示すように、素子１−１の上面と、バイアスコイル３の下面との間の距離Ｌを意味する。図４（ｃ）のように、４本のバイアスコイル３を含む場合、素子１−１と各バイアスコイル３との間の距離Ｌ（図９のＬ１１１、Ｌ１１２、Ｌ１１３、Ｌ１１４）の平均値を「素子１−１とバイアスコイル３との間の距離Ｌ１１」とする。  そして、図４（ｂ）に示す点Ｒから点Ｓまでの範囲内において、少なくとも４箇所で素子１−１とバイアス印加部３１１との距離Ｌ１１を測定し、それらの平均をとる。これを、素子１−１とバイアス印加部３１１との平均距離Ｌ１１ａとする。
【００８５】  同様の手順で、素子１−２と、素子１−２にバイアス電界をかけるバイアス印加部３１２（図２（ａ））との間の距離についても、平均距離Ｌ１２ａを求める。  そして、素子１−１とバイアス印加部３１１との間の平均距離Ｌ１１ａと、素子１−２とバイアス印加部３１２との間の平均距離Ｌ１２ａの平均を、「第１の領域１１における素子１−１、１−２とバイアスコイル３の第１のバイアス印加部３１０との距離Ｌ１」とする。
【００８６】  第２の領域１２に配置された素子２−１と、素子２−１にバイアス磁界を印加するバイアス印加部３２１（図２（ａ））との間の距離についても、同様の手順で、素子２−１とバイアス印加部３２１との間の平均距離Ｌ２１ａを求める。  また、第２の領域１２に配置された素子２−２と、素子２−２にバイアス磁界を印加するバイアス印加部３２２（図２（ａ））についても、同様の手順で、素子２−２とバイアス印加部３２２との間の平均距離Ｌ２２ａを求める。  そして、素子２−１とバイアス印加部３２１との間の平均距離Ｌ２１ａと、素子２−２とバイアス印加部３２２との間の平均距離Ｌ２２ａの平均を、「第２の領域１２における素子２−１、２−２とバイアスコイル３の第２のバイアス印加部３２０との距離Ｌ２」とする。
【００８７】  第１の領域１１における素子１−１、１−２とバイアスコイル３の第１のバイアス印加部３１０との間の距離Ｌ１と、第２の領域１２における素子２−１、２−２とバイアスコイル３の第２のバイアス印加部３２０との間の距離Ｌ２との差は、下記式（１０）で求めることができる。つまり、距離Ｌの差は、距離Ｌ１と距離Ｌ２の差（Ｌ１−Ｌ２）を、距離Ｌ１と距離Ｌ２の平均（（Ｌ１＋Ｌ２）／２）で除したものである。  距離の差＝（Ｌ１−Ｌ２）／（（Ｌ１＋Ｌ２）／２）        （１０）  上述した手順で、第１の領域１１における距離Ｌ１、第２の領域１２における距離Ｌ２を算出し、上記式（１０）に代入することにより、第１の領域１１と第２の領域１２の間における、素子１−１、１−２、２−１、２−２と、バイアスコイル３のバイアス印加部と、の距離の差を求めることができる。
【００８８】  本発明の実施の形態１に係る磁気センサ１は、固定層及びフリー層等の層を含むことができる。磁気センサ１を製造する場合には、電源端子（Ｖｃｃ）に接続された少なくとも２つの素子１−１、２−１の各層（例えば固定層及びフリー層等の）を同時に成膜するのが好ましい。すなわち、２つの素子１−１、２−１を同時に形成するのが好ましい。これにより、電源端子（Ｖｃｃ）に接続された２つの素子１−１、２−１の各層の膜厚、材質、磁性特性等を一致させることができる。そして、２つの素子１−１、２−１の厚さを一致させることができる。  ここで「素子の厚さ」とは、素子の平均厚さのことである。
【００８９】  同様に、接地端子（ＧＮＤ）に接続された少なくとも２つの素子１−２、２−２の各層（例えば固定層及びフリー層等の）を同時に形成するのが好ましい。これにより、接地端子（ＧＮＤ）に接続された２つの素子１−２、２−２の各層の膜厚、材質、磁性特性等を一致させることができる。  結果として、素子１−１、１−２からなるハーフブリッジ回路と、素子２−１、２−２からなるハーフブリッジ回路との磁界検出特性を同等にし得る。
【００９０】  上述したように、電源端子（Ｖｃｃ）に接続された少なくとも２つの素子１−１、２−１の感磁方向が同じであり、及び／又は接地端子（ＧＮＤ）に接続された少なくとも２つの素子１−２、２−２の感磁方向が同じであると、環境温度に起因する磁気センサ１のオフセットドリフトを抑制できる。このことから、複数の素子を同時に形成することにより、磁気センサ１の精度を高めることができる。したがって、当該磁気センサを電流量検出器の一部として用いた場合、電流線内を流れる電流の電流量を極めて高精度に測定することができる。
【００９１】  また、本発明の実施の形態１に係る磁気センサ１において、ブリッジ回路５を構成する４つの素子１−１、１−２、２−１、２−２（すなわち、電源端子（Ｖｃｃ）に接続された少なくとも２つの素子１−１、２−１、及び、接地端子（ＧＮＤ）に接続された少なくとも２つの素子１−２、２−２）の全てにおいて、各層を同時に成膜されていてもよい。すなわち、４つの素子１−１、１−２、２−１、２−２を同時に形成してもよい。  このように、４つの素子１−１、１−２、２−１、２−２を同時形成することにより、二対の素子（素子１−１、１−２の対と、素子２−１、２−２の対）を一対ずつ別々に形成する場合に比して、製造工程数を減らすことができる。また、全ての素子の感磁方向を同じにすることができるので、環境温度に起因する磁気センサ１のオフセットドリフトを抑制できる。したがって、当該磁気センサを電流量検出器の一部として用いた場合、電流線内を流れる電流の電流量を極めて高精度に測定することができる。
【００９２】  ここで、「同時に成膜」とは、同一の成膜処理により、複数の素子に含まれる層（例えば固定層および／またはフリー層）を成膜することである。複数の層を同時成膜する場合（例えば、固定層とフリー層）は、複数回の成膜処理を行う必要がある。具体的には、素子に含まれる固定層とフリー層の２つの層を同時成膜する場合には、固定層を第１の成膜処理で形成し、フリー層を第２の成膜処理で形成する。
【００９３】  ２つ以上の素子の層が同時に成膜されたことは、膜の材料、磁性、および膜厚から確認することができる。特に膜厚の場合には、同一の基板内に形成された複数の素子において、素子内の層を同時成膜すると、それらの層の厚さの差を極めて小さくすることができる。
【００９４】  一般的に、直径１５０ｍｍのシリコンウエハを基板２として用いる場合、シリコンウエハ上に、フリー層を形成するための常磁性体層、および固定層を形成するための強磁性体層とをシリコンウエハ全体に成膜する。一般的な成膜方法（例えばスパッタリング）を用いて層をシリコンウエハ全体に１回の処理(１バッチ)で形成すると、シリコンウエハの各位置における層の厚さの誤差範囲は平均厚さに対し、約３％となる。そして、それらの層を部分的にエッチングして、複数の素子に分離し、さらにシリコンウエハを分割して、磁気センサ１を得る。このとき、磁気センサ１のサイズが例えば２ｍｍ×２ｍｍであれば、各層の誤差は３％以下、通常は１％以下、好ましくは０．５％以下、より好ましくは０．４％以下となる。
【００９５】  これに対して、同じ成膜装置で、同じ材料で複数のシリコンウエハ表面に層を成膜した場合、あるシリコンウエハに形成した層の平均膜厚と、別のシリコンウエハに形成した層の平均膜厚とは、通常は１５％の誤差を生じる。すなわち、同時成膜と、別の工程での成膜とでは、得られる層の厚さの誤差が、概ね１桁異なる。  このように、同時成膜の場合には、各素子に含まれる層の厚さの差が極めて小さいため、同時成膜したか否かを判断することができる。
【００９６】  素子１−１、２−１の厚さの差が３．０％以下であるのが好ましく、厚さの差の極めて小さい２つの素子が得られる。厚さの差が１．０％以下であるのがより好ましく、０．５％以下であるのが特に好ましく、０．４％以下であるのが最も好ましい。  ここで「素子１−１、２−１の厚さの差」とは、素子１−１の平均厚さと、素子２−１の平均厚さとの差のことをいう。
【００９７】  同様に、素子１−２、２−２の厚さの差が３．０％以下であるのが好ましく、厚さの差の極めて小さい２つの素子が得られる。厚さの差が１．０％以下であるのがより好ましく、０．５％以下であるのが特に好ましく、０．４％以下であるのが最も好ましい。
【００９８】  さらに、素子１−１、１−２、２−１、２−１の厚さの差が３．０％以下であるのが好ましい。厚さの差が１．０％以下であるのがより好ましく、０．５％以下であるのが特に好ましく、０．４％以下であるのが最も好ましい。  ここで「素子１−１、１−２、２−１、２−１の厚さの差」とは、素子１−１の平均厚さ、素子１−２の平均厚さ、素子２−１の平均厚さ、および素子２−２の平均厚さのうち、最大値と最小値との差のことをいう。
【００９９】  本発明の実施の形態１に係る磁気センサ１において、バイアスコイル３は均一に成膜することが好ましい。バイアスコイル３を均一に成膜することにより、素子１−１、１−２、２−１、２−２に、略同一のバイアス磁界を印加することができる。これにより、上記同様、オフセットの温度特性差を大きく低減することができ、極めて高性能の磁気センサを得ることができる。したがって、当該磁気センサを電流量検出器の一部として用いた場合、電流線内を流れる電流の電流量を極めて高精度に測定することができる。
【０１００】  バイアスコイル３は、第１のバイアス印加部３１０の膜厚と、第２のバイアス印加部３２０の膜厚との差が３．０％以下であるのが好ましい。膜厚の差は、好ましくは１．０％以下、より好ましくは０．５％以下である。  ここで「層の膜厚の差」とは、第１のバイアス印加部３１０の平均膜厚と、第２のバイアス印加部３２０の平均膜厚との差のことをいう。  第１のバイアス印加部３１０と第２のバイアス印加部３２０をと、それらの膜厚の差が極めて小さくなるように成膜するには、第１のバイアス印加部３１０と第２のバイアス印加部３２０とを同時成膜するのがよい。
【０１０１】  図１には、本発明の実施の形態１に係る磁気センサ１内に設けられたブリッジ回路５の概要的な回路構成図が示されている。図２に示すように、第１の領域１１及び第２の領域１２が距離的に離間するように且つ隣り合うように形成され、図１に示すように、第１の領域１１及び第２の領域１２に、それぞれ、直列に接続された２つの素子が配置されている。２つの素子は、その素子に含まれる固定層の磁化方向が反平行となるように接続され、それぞれの領域においてハーフブリッジを形成している。
【０１０２】  さらに、第１の領域１１の上側の素子１−１と第２の領域１２の上側の素子２−１とが第１の配線１５により電気的に接続され、第１の配線１５に対して、電源端子（Ｖｃｃ）が接続されている。  また、第１の領域１１の下側の素子１−２と第２の領域１２の下側の素子２−２とが第２の配線１６により電気的に接続され、第２の配線１６に対して、接地端子（ＧＮＤ）が接続されている。  さらに、第１の領域１１において、素子１−１と素子１−２とが、第３の配線１７により電気的に接続され、第３の配線１７に対して、第１の出力端子（ＶＭ１）が接続されている。同様に、第２の領域１２においても、素子２−１と素子２−２とが、第４の配線１８により電気的に接続され、第４の配線１８に対して、第２の端子（ＶＭ２）が接続されている。
【０１０３】  このように４つの素子が接続されることによりブリッジ回路５が形成されている。  図１に示すように、「ブリッジ回路の電源端子に接続された少なくとも２つの素子」とは、ブリッジ回路５を構成する４つの素子１−１、１−２、２−１、２−２のうち、電源端子（Ｖｃｃ）に接続されている素子１−１、２−１を意味する。また、「ブリッジ回路の接地端子に接続された少なくとも２つの素子」とは、ブリッジ回路５を構成する４つの素子１−１、１−２、２−１、２−２のうち、接地端子（ＧＮＤ）に接続されている素子１−２、２−２を意味する。
【０１０４】  「ブリッジ回路の電源端子に接続された少なくとも２つの素子」、すなわち、第１の領域１１の電源端子（Ｖｃｃ）側の素子１−１と第２の領域１２の電源端子（Ｖｃｃ）側の素子２−１の感磁方向を同じにすることが好ましい。また、上記同様、「ブリッジ回路の接地端子に接続された少なくとも２つの素子」、すなわち、第１の領域１１の接地端子（ＧＮＤ）側の素子１−２と第２の領域１２の接地端子（ＧＮＤ）側の素子２−２の感磁方向を同じにすることが好ましい。ここで、素子１−１、１−２、２−１、２−２が固定層を有するＧＭＲもしくはＴＭＲである場合は、固定層の磁化方向が感磁方向となる。このように構成することにより、同じ仕様の素子、すなわち、素子１−１と素子２−１、または、素子１−２と素子２−２を一度に成膜することが可能となり、それぞれのハーフブリッジ内の回路構成も同一にすることができるため、オフセットの温度特性差を大きく低減することができる。
【０１０５】  また、第１の領域１１及び第２の領域１２において２つの素子によりハーフブリッジを形成し、それぞれの固定層の磁化方向の向きを反平行とし、素子１−１と素子１−２との中点出力（第１の出力端子ＶＭ１からの出力）と、素子２−１と素子２−２との中点出力（第２の出力端子ＶＭ２からの出力）の差分をとることにより、外乱磁界の大きさに応じてさらに大きな出力を得ることができる。このため、電流量を測定する際、電流値の測定が容易になる。
【０１０６】  図２、４、９に示すように、本発明の実施の形態１に係る磁気センサ１において、バイアス磁界４１、４２を印加する手段として、バイアスコイル３を用いる。バイアス磁界を印加する手段として永久磁石等を用いた場合、磁気センサ１が高温下で使用されると、永久磁石の磁力が低下してしまったり、元の磁力に戻らなくなったりして、磁気センサとして機能しなくなる。しかしながら、バイアス磁界を印加する手段として、バイアスコイル３を用いることにより、喩え磁気センサ１を高温下において使用したとしてもバイアスコイル３の磁力が低下することはなく磁気センサ１は良好に機能する。
【０１０７】  図２に示すように、実施の形態１に係る磁気センサ１においては、基板２の主面上に１つのバイアスコイル３が環状に形成されている。また、図２に示すように、バイアスコイル３の一部に第１の直線状部２１（第１の直線状部２１のうち上面視で素子と重なる部分が、本発明に係るバイアス印加部に相当する）、第２の直線状部２２（同じく、第２の直線状部２２のうち上面視で素子と重なる部分が、本発明に係るバイアス印加部に相当する）が形成されている。第１の直線状部２１と第２の直線状部２２との間は、第３の直線状部２３や第４の直線状部２４や湾曲部などによって接続されている。本発明において、バイアスコイル３の第１の直線状部２１と第２の直線状部２２が直線状であれば、それ以外の部分、すなわち、第３の直線状部２３、第４の直線状部２４は必ずしも直線である必要はない。
【０１０８】  図２においては、バイアスコイル３は、１本のラインが環状に形成されているが、図４（ａ）〜（ｃ）に示すように、バイアスコイル３は、複数本のラインから構成されていてもよい。この場合、複数本のラインがそれぞれ閉じた状態で等間隔に形成されている。この閉じた複数本のラインに同じ方向の電流が同じ量流れるように、バイアスコイル３は構成されている。  また、バイアスコイル３は、一の方向に延びる線路が屈曲を繰り返して形成された略矩形渦巻き状であってもよい。このように形成された略矩形渦巻き状のバイアスコイル３により、バイアス磁界がほぼ平行な第１の直線状部２１と第２の直線状部２２とが形成される。
【０１０９】  第１の直線状部２１は、第１の領域１１に設けられた素子１−１及び素子１−２に対してバイアス磁界を印加し、第２の直線状部２２は、第２の領域１２に設けられた素子２−１及び素子２−２に対してバイアス磁界を印加する。第１の直線状部２１により印加されるバイアス磁界４１の方向は、素子１−１及び素子１−２に含まれる固定層の磁化方向に対して垂直であって、且つ、基板２を上面視した場合に左を向いている。また、第２の直線状部２２により印加されるバイアス磁界４２の方向は、素子２−１及び素子２−２に含まれる固定層の磁化方向に対して垂直であって、且つ、基板２を上面視した場合に右を向いている。このように、実施の形態１に係る磁気センサ１においては、第１の領域１１に印加されるバイアス磁界は、第２の領域１２に印加されるバイアス磁界に対して反対方向を向いている。
【０１１０】  バイアスコイル３の形状は、図２に示したものに限らず、環状であって、且つ、第１の直線状部２１と第２の直線状部２２とが対向して平行に設けられ、第１の領域１１に印加されるバイアス磁界と第２の領域１２に印加されるバイアス磁界とが反対方向となるように第１の領域１１及び第２の領域１２にバイアス磁界を印加できる限り如何なる形状であってもよい。
【０１１１】  本発明の実施の形態１に係る磁気センサ１において、第１の領域１１及び第２の領域１２のそれぞれに、少なくとも、固定層と、外乱磁界に応じて固定層の磁化方向に対して磁化方向が変動するフリー磁性層と、を含む少なくとも２つの素子が設けられている。素子としては、ＧＭＲ素子やＴＭＲ素子等を用いることができる。ここで、素子は、固定層、フリー磁性層以外の別の層を有していてもよいことは言うまでもない。
【０１１２】  本発明の実施の形態１に係る磁気センサ１において、第１の領域１１の磁界と、第２の領域１２の磁界との差分を出力し、出力された差分値は磁界に対して比例して変化してもよい。このように、第１の領域１１の磁界と第２の領域１２の磁界との差分を出力し、出力された差分値が磁界に対して比例して変化することにより、例えば電流センサ用の磁界検出素子として使用する場合は、電流値の大きさ、電流の向きがわかる。また、磁気センサとして使用する場合は、位置や方向などを特定できる。
【０１１３】  本発明の実施の形態１に係る磁気センサ１において、バイアスコイルにより発生するバイアス磁界が、主面において、素子の感磁方向に対して垂直な方向に印加されるように、バイアスコイルが配置されていることが好ましい。  しかしながら、バイアス磁界が、素子の感磁方向に対して垂直な方向に印加される場合に限らず、図１０に示すように、バイアスコイル３のバイアス磁界の方向４１と、素子１−１の感磁方向３１とのなす角度γが、０°より大きく、１８０°未満（０°＜γ＜１８０°）となるように、バイアスコイル３（バイアス印加部３１１）により発生するバイアス磁界４１が、素子１−１の感磁方向３１に対して傾斜していてもよい。他の素子についても同様に、バイアス磁界の方向４２と素子１−２の感磁方向３２とのなす角度、バイアス磁界の方向４３と素子２−１の感磁方向３３とのなす角度、およびバイアス磁界の方向４４と素子２−２の感磁方向３２とのなす角度は、いずれも、０°より大きく、１８０°未満であってもよい。なお、図１０においては、バイアス磁界の方向が−Ｙ方向であり、感磁方向がＸ方向である。
【０１１４】  本発明の実施の形態１に係る磁気センサ１において、素子は、特に、固定層を有する巨大磁気抵抗素子であり、固定層の磁化方向が感磁方向に相当する。このように構成することにより、出力を高くでき、バーバーポール構造など極性を判別するためのバイアス印加方法無しで磁界の極性を判別することができる。
【０１１５】  次に、図２（ａ）、（ｂ）に図示された磁気センサ１の製造方法を説明する。＜１．基板の準備＞  一の主面２００を含む基板２を準備する。基板としては、シリコンウエハを利用できる。シリコンウエハの場合、素子１０等をシリコンウエハ上に形成した後に、シリコンウエハをダイシングして個片化する。なお、シリコンウエハを予め個片化して、基板として使用してもよい。
【０１１６】＜２．ブリッジ回路５の形成＞  基板２の主面２００上に、電源端子Ｖｃｃと、接地端子ＧＮＤと、４つの素子１０とを形成し、配線により、素子と端子Ｖｃｃ、ＧＮＤを適宜接続することにより、ブリッジ回路５を形成する。  電源端子Ｖｃｃ、接地探知ＧＮＤおよび配線は金属膜から成り、公知の成膜方法（メッキ法、ＣＶＤ、ＰＶＤ等）により形成することができる。
【０１１７】  素子１０に含まれる固定層、フリー層は、公知の成膜方法で形成できるが、特にスパッタ法により成膜するのが好ましい。スパッタ法は、誤差の少ない極めて均一な膜を形成することができるので、同一の基板中における素子内の層の厚さの差を小さくすることができる。  電源端子Ｖｃｃに接続された素子１−１、２−１の固定層またはフリー層（好ましくは固定層とフリー層）は、同時に成膜される。これにより、素子１−１、２−１に含まれる層の厚さの差を極めて小さく（例えば膜厚の差が１．０％以下）することができる。  同様に、接地端子ＧＮＤに接続された素子１−２、２−２の固定層またはフリー層（好ましくは固定層とフリー層）は同時に成膜される。これにより、素子１−２、２−２に含まれる層の厚さの差を極めて小さく（例えば膜厚の差を１．０％以下）することができる。  また、全ての素子１−１、１−２、２−１、２−２について、固定層またはフリー層（好ましくは固定層とフリー層）は同時に成膜してもよい。
【０１１８】＜３．バイアスコイル３の形成＞  素子１０の上側に、バイアスコイル３を形成する。バイアスコイル３に含まれる第１のバイアス印加部３１０と第２のバイアス印加部３２０とを同時に成膜するのが好ましい。これにより、第１のバイアス印加部３１０と第２のバイアス印加部３２０との厚さの差を極めて小さく（例えば膜厚の差を１．０％以下）することができる。  バイアスコイルは金属膜から成り、公知の成膜方法（メッキ法、ＣＶＤ、ＰＶＤ等）により形成することができる。特にスパッタ法、又はスパッタ法とメッキ法の複合プロセスにより成膜するのが好ましい。スパッタ法、又はスパッタ法とメッキ法の複合プロセスは、誤差の少ない極めて均一な膜を形成することができるので、第１のバイアス印加部３１０の下側に位置する第１の領域１１（素子１−１、１−２が配置されている）に印加されるバイアス磁界の磁界強度と、第２のバイアス印加部３２０の下側に位置する第２の領域１２（素子２−１、２−２が配置されている）に印加されるバイアス磁界の磁界強度を同等にすることができる。
【０１１９】＜磁気センサ１の個片化＞  シリコンウエハを個片化することにより、シリコン基板２を含む磁気センサ１が得られる。  なお、シリコンウエハは、例えばバイアスコイルを形成する前に個片化してもよい。さらに、シリコンウエハを分割する際に、素子１−１、１−２が配置された第１の領域１１を含む部分（第１の基板）と、素子２−１、２−２が配置された第２の領域１２を含む部分（第２の基板）とを別々に個片化してもよい。この場合には、同一ウエハ内の任意の位置から、第１の基板と第２の基板とを作成することにより、それらの上に形成された素子を同時に形成できるので、素子の厚さの差を小さくすることができる。
【０１２０】  以上のように、実施の形態１に係る磁気センサ１によれば、温度変化による変動要因、外乱磁界に対する変動要因に対して影響を受けにくく、全体の構成を小型化及び軽量化することができ、大電流を高精度に検出可能である。
【０１２１】（実施の形態２）  実施の形態２に係る磁気センサ１について詳細に説明する。以下においては、実施の形態１と異なる部分のみ説明し、同じ部分については説明を省略する。
【０１２２】  実施の形態１においては、第２の領域１２のバイアス磁界の方向４２が第１の領域１１のバイアス磁界の方向４１と反対であるのに対して、実施の形態２においては、第２の領域１２のバイアス磁界の方向が第１の領域１１のバイアス磁界の方向と同じである点で、実施の形態２は実施の形態１と異なる。
【０１２３】  図１１は、実施の形態２に係る磁気センサ１の概略的な回路図であり、図１２は、実施の形態２に係る磁気センサ１の素子配置図である。図１２に示すように、バイアス磁界の方向をＹ方向とし、感磁方向をＸ方向又は−Ｘ方向としている。  図１１には、概略的に、第１の領域１１に含まれる素子１−１、１−２、及び、第２の領域１２に含まれる素子２−１、２−２から構成されるブリッジ回路５と、バイアス磁界の方向４１、４２のみが示されている。一方、図１２には、素子１−１、１−２、２−１、２−２の他に、図１１に示されたバイアス磁界を発生させるように配置されたバイアスコイル３がさらに示されている。ここで、バイアスコイル３は、図１２に示すように、２つの素子１−１、１−２及び２つの素子２−１、２−２に対して垂直方向に離間して形成され、上面視で、２つの素子１−１、１−２及び２つの素子２−１、２−２に重なるように配置され、バイアスコイル３は、素子１−１、１−２、２−１、２−２に対してバイアス磁界を印加する。
【０１２４】  図１１に示すように、バイアス磁界の方向４１、４２は、素子１−１、１−２、２−１、２−２のそれぞれの感磁方向３１、３２、３３、３４（素子が固定層を有する場合は、固定層の磁化方向が感磁方向となる。本明細書において同様に当てはまる。）と垂直であって、且つ、第１の領域１１に印加されるバイアス磁界の方向４１と第２の領域１２に印加されるバイアス磁界の方向４２とが同じである。図１１においては、第１の領域１１に印加されるバイアス磁界の方向４１及び第２の領域１２に印加されるバイアス磁界の方向４２はともに左向きであるが、これに限定されることはなく、これらの方向はともに右向きであってもよい。
【０１２５】  このように、第１の領域１１に付加されるバイアス磁界の磁界方向と第２の領域１２に付加されるバイアス磁界の磁界方向とが同じであることにより、感磁軸垂直方向からの外乱磁界に対する変化が大きく低減される。
【０１２６】  図１１のようにバイアス磁界４１及び４２を印加するために、実施の形態２に係る磁気センサ１においては、例えば図１２に示すように２つのバイアスコイル、すなわち、第１のバイアスコイル３−１と第２のバイアスコイル３−２とを用いて、それぞれ適切な方向に電流を流すことで印加できる。図１２では、基板２の主面上に第１のバイアスコイル３−１及び第２のバイアスコイル３−２をそれぞれ環状に形成されている。図１２に示すように、第１のバイアスコイル３−１の一部に第１の直線状部２１（本発明のバイアス印加部に相当）が形成されている。第１のバイアスコイル３−１の印加部は、バイアス磁界４１が印加されるように電流が流れていれば良く、バイアスコイル迂回部は図１２に示す限りではない。また、図１２に示すように、第２のバイアスコイル３−２についても第１のバイアスコイル３−１と同様にバイアス磁界４２が印加されるように電流が流れるように構成されている。第２のバイアスコイル３−２の第２の直線状部２２が本発明のバイアス印加部に相当する。  第１のバイアスコイル３−１の第１の直線状部２１は、第１の領域１１に設けられた素子１−１及び素子１−２に対してバイアス磁界を印加し、第２のバイアスコイル３−２の第２の直線状部２２は、第２の領域１２に設けられた素子２−１及び素子２−２に対してバイアス磁界を印加する。第１のバイアスコイル３−１の第１の直線状部２１により印加されるバイアス磁界の方向４１は、素子１−１及び素子１−２に含まれる固定層の磁化方向３１、３２に対して垂直であって、且つ、基板２を上面視した場合に左を向いている。また、第２のバイアスコイル３−２の第２の直線状部２２により印加されるバイアス磁界の方向４２は、素子２−１及び素子２−２に含まれる固定層の磁化方向３３、３４に対して垂直であって、且つ、基板２を上面視した場合に左を向いている。このように、実施の形態２に係る磁気センサ１においては、第１の領域１１に印加されるバイアス磁界は、第２の領域１２に印加されるバイアス磁界に対して同じ方向を向いている。  上記においては、２つのバイアスコイルを用いて第１の領域１１に印加されるバイアス磁界の方向を第２の領域１２に印加されるバイアス磁界の方向と同じにする場合について説明したが、バイアスコイルを横向き８字形に形成し、８字形の上部直線状部（８字を左側に倒した場合左側の直線状部に相当）により第１の領域１１にバイアス磁界を印加し、８字形の下部直線状部（８字を左側に倒した場合右側の直線状部に相当）により第２の領域１２にバイアス磁界を印加するように構成することにより、バイアスコイルを１つ用いる場合でも、第１の領域１１に印加されるバイアス磁界の方向と、第２の領域１２に印加されるバイアス磁界の方向を同じにすることができる。以下においては、バイアスコイルを２つ用いる場合について説明している。
【０１２７】  本発明の実施の形態２に係る磁気センサ１において、上述したように、素子１−１、１−２、２−１、２−２に印加されるバイアス磁界が固定層の磁化方向と垂直になるようにバイアス磁界を印加する。このように印加するために、第１のバイアスコイル３−１の第１の直線状部２１が、第１の領域１１上に配置され、第２のバイアスコイル３−２の第２の直線状部２２が、第２の領域１２上に配置されている。上述のように、素子１−１、１−２、２−１、２−２に印加されるバイアス磁界が固定層の磁化方向と垂直となるように印加することにより、素子の軟磁性部に起因するヒステリシス誤差を低減すると同時に、測定磁界に対する動作範囲を最も広くすることができ、正負磁界に対する出力の対称性を維持することができる。
【０１２８】  バイアス磁界を印加するためにバイアスコイル３を用いることにより、バイアス磁界印加用の外部磁石を排除することができ、高温環境下においても磁気センサの性能を維持することができる。また、２つのハーフブリッジとバイアスコイル３とを同じ基板２上に作製することで部品点数を減らすことができる。
【０１２９】  実施の形態２に係る磁気センサ１によれば、温度変化による変動要因、外乱磁界に対する変動要因に対して影響を受けにくく、全体の構成を小型化及び軽量化することができ、大電流を含む広範囲の帯域の電流を高精度に検出可能である。
【０１３０】  図１３は、本発明の実施の形態２に係る磁気センサ１について、外乱磁界が変化したときの差動出力の変化を測定したグラフであり、（ａ）がＸ方向成分として感磁方向に平行な成分を示し、（ｂ）がＹ方向成分としてバイアス磁界の方向に平行な成分を示している。ここで、図１３においては、電源端子（Ｖｃｃ）に接続された２つの素子１−１、２−１に含まれる固定層およびフリー層と、接地端子（ＧＮＤ）に接続された２つの素子１−２、２−２に含まれる固定層およびフリー層を同時成膜されたものを使用した。図１３（ａ）に示すように、Ｘ方向（感磁軸）から外乱磁界を変化させても測定値には変化はなく、高精度な測定が可能となる。図１３（ｂ）に示すように、Ｙ方向の外乱磁界による出力への影響は受けない。
【０１３１】  以上のように、実施の形態２に係る磁気センサ１によれば、図１２に示すように、第１の領域１１に印加されるバイアス磁界の方向４１と第２の領域１２に印加されるバイアス磁界の方向４２が同じであることにより、感磁軸垂直方向（Ｙ方向）からの外乱磁界に対する変化が大きく低減される。
【０１３２】（実施の形態３）  実施の形態３に係る磁気センサ１について詳細に説明する。上記同様、以下においては、実施の形態１、２と異なる部分のみ説明し、同じ部分については説明を省略する。
【０１３３】  実施の形態２においては、フィードバックコイル５７を有しないのに対して、実施の形態３においては、フィードバックコイル５７を有する点で、実施の形態３は実施の形態２と異なる。
【０１３４】  図１４は、実施の形態３に係る磁気センサ１の概略的な回路図である。図１４に示すように、実施の形態３に係る磁気センサ１は、バイアス磁界が印加された２つのハーフブリッジに対して、２つのハーフブリッジの差動出力の平衡を保つためのフィードバックコイル５７をさらに備える。ここで、実施の形態３においては、第１の領域１１についてフィードバックコイル５７が設けられ、第２の領域１２についてフィードバックコイル５７が設けられている。より詳細には、図１８に示すように、第１の領域１１において、フィードバックコイル５７が、バイアスコイル３−１に対して垂直方向に離間され、バイアスコイル３−１に対して素子１−１、１−２の反対側に位置し、上面視で、フィードバックコイル５７は２つの素子１−１、１−２、及び、バイアスコイル３−１に重なるように配置されている。同様に、第２の領域１２において、フィードバックコイル５７が、バイアスコイル３−２に対して垂直方向に離間され、バイアスコイル３−２に対して素子２−１、２−２の反対側に位置し、上面視で、フィードバックコイル５７は２つの素子２−１、２−２、及び、バイアスコイル３−２に重なるように配置されている。このように、第１の領域１１及び第２の領域１２に対してフィードバックコイル５７を設けることにより、ブリッジ回路５からの出力の線形性を高くすることができ、高精度な測定が可能となる。  このように、実施の形態３に係る磁気センサ１によれば、出力の線形性を高く高精度に測定する事が可能とすることができるため、電流の制御及び管理、駆動部を持つ機器の制御及び管理などを高精度に行うことができる。  以上のように、実施の形態３によれば、ブリッジ回路からの出力の線形性が高く電流量の計測が容易な磁気センサを提供することができる。
【０１３５】（実施の形態４）  実施の形態４に係る磁気センサ１について詳細に説明する。上記同様、以下においては、実施の形態１〜３と異なる部分のみ説明し、同じ部分については説明を省略する。
【０１３６】  実施の形態１〜３においては、第１の領域１１及び第２の領域１２内に形成された２つの素子１−１、１−２の固定層の磁化方向３１、３２は反対であって、且つ、素子１−１と素子２−１に印加されるバイアス磁界の方向４１、４２と、素子１−２と素子２−２に印加されるバイアス磁界の方向４１、４２とは、同じであるのに対し、実施の形態４においては、第１の領域１１及び第２の領域１２内にそれぞれ形成された２つの素子１−１、１−２、及び、２−１、２−２の固定層の磁化方向３１、３２、３３、３４は同じであって、且つ、素子１−１と素子２−１に印加されるバイアス磁界の方向４１、４２と、素子１−２と素子２−２に印加されるバイアス磁界の方向４３、４４とは反対である点で、実施の形態１〜３と実施の形態４とは異なる。
【０１３７】  図１５は、実施の形態４に係る磁気センサ１の概略的な回路図である。図１５に示すように、第１の領域１１と第２の領域１２のそれぞれに２つの素子１−１、１−２、及び、２つの素子２−１、２−２が設けられている。素子は、第１の領域１１及び第２の領域１２のそれぞれに少なくとも１つずつ含まれていればよく、第１の領域１１に素子が一つ設けられ、第２の領域１２にも素子が一つ設けられていても、磁気センサとして機能する。素子がそれぞれの領域において１つずつ含まれる場合は、例えば、素子１−１と素子２−１を電源端子（Ｖｃｃ）及び接地端子（ＧＮＤ）に対して並列に接続する。
【０１３８】  以下、第１の領域１１及び第２の領域１２のそれぞれに２つの素子１−１、１−２、及び、２つの素子２−１、２−２が含まれる場合について説明する。
【０１３９】  図１５に示すように、実施の形態４に係る磁気センサ１は、第１の領域１１及び第２の領域１２のそれぞれにおいて、２つの素子が直列に接続されることによりハーフブリッジが形成されている。第１の領域１１及び第２の領域１２のそれぞれの領域において、２つの素子１−１、１−２の固定層の磁化方向３１、３２、及び、２つの素子２−１、２−２の固定層の磁化方向３３、３４の向きは同じであり、さらに、第１の領域１１における電源端子（Ｖｃｃ）に接続された素子１−１と、第２の領域１２における電源端子（Ｖｃｃ）に接続された素子２−１に印加されるバイアス磁界の方向４１、４２と、第１の領域１１における接地端子（ＧＮＤ）に接続された素子１−２と、第２の領域１２における接地端子（ＧＮＤ）に接続された素子２−２に印加されるバイアス磁界の方向４３、４４とが反対である。このようにハーフブリッジを２つの領域において同じように形成することにより外乱磁界の大きさに応じてさらに大きな出力を得ることができる。
【０１４０】  このように、ブリッジ回路５を構成する素子１−１、１−２、２−１、２−２の固定層の磁化方向３１、３２、３３、３４が全て同じであるため、素子１−１、１−２、２−１、２−２を同時に成膜することが可能である。また、それぞれのハーフブリッジ内の回路構成も同一になるため、オフセットの温度特性差を大きく低減することができる。前記構成により、電源端子（Ｖｃｃ）に接続された２つの素子１−１、２−１と、接地端子（ＧＮＤ）に接続された２つの素子１−２、２−２とが、それぞれ、同じ仕様となるため、感磁軸方向からの外乱磁界に対する変化を大きく低減することができる。
【０１４１】  実施の形態４に係る磁気センサ１においては、素子配置図は示していないが、素子１−１、１−２、２−１、２−２に印加されるバイアス磁界が、素子１−１、１−２、２−１、２−２の固定層の磁化方向と垂直になるように、バイアスコイルを設ける。すなわち、第１のバイアスコイル、第２のバイアスコイル、第３のバイアスコイル、及び、第４のバイアスコイルを用いる。第１のバイアスコイルの第１の直線状部は、第１の領域１１に設けられた素子１−１に対してバイアス磁界を印加し、第２のバイアスコイルの第２の直線状部は、第２の領域１２に設けられた素子２−１に対してバイアス磁界を印加する。さらに、第３のバイアスコイルの第１の直線状部は、第１の領域１１に設けられた素子１−２に対してバイアス磁界を印加し、第４のバイアスコイルの第２の直線状部は、第２の領域１２に設けられた素子２−２に対してバイアス磁界を印加する。  素子１−１、１−２、２−１、２−２に印加するバイアス磁界が固定層の磁化方向と垂直になるように印加することにより、素子の軟磁性部に起因するヒステリシス誤差を低減すると同時に、測定磁界に対する動作範囲を最も広くすることができ、正負磁界に対する出力の対称性を維持できる。また、バイアス磁界を印加するためにバイアスコイルを用いることで、バイアス磁界印加用の外部磁石を排除することができる。さらに、２つのハーフブリッジとバイアスコイル３を同じ基板２上に作製することにより部品点数を低減することができる。
【０１４２】（実施の形態５）  実施の形態５に係る磁気センサ１について詳細に説明する。上記同様、以下においては、実施の形態１〜４と異なる部分のみ説明し、同じ部分については説明を省略する。
【０１４３】  実施の形態４においては、素子が順方向に接続されているのに対して、実施の形態５においては、たすき掛けで接続されている点で、実施の形態５は実施の形態４と異なる。
【０１４４】  図１６は、実施の形態５に係る磁気センサ１の概略的な回路図である。図１６に示すように、実施の形態５においては、第１の領域１１における電源端子（Ｖｃｃ）に接続された素子１−１と、第２の領域１２における接地端子（ＧＮＤ）に接続された素子２−２とが接続され、第２の領域１２における電源端子（Ｖｃｃ）に接続された素子２−１と、第１の領域１１における接地端子（ＧＮＤ）に接続された素子１−２とが接続されている。このように接続することをここでは「たすき掛けで接続」すると称する。
【０１４５】  さらに、実施の形態５に係る磁気センサ１において、素子１−１と素子２−１に印加されるバイアス磁界の方向４１、４２と、素子２−２と素子１−２に印加されるバイアス磁界の方向４１、４２は同じである。
【０１４６】  本実施の形態５において、４つの素子１−１、１−２、２−１、２−２の固定層の磁化方向を全て同じにすることができる。４つの素子の固定層の磁化方向が全て同じであるため、４つの素子１−１、１−２、２−１、２−２を一度に成膜することができ、各素子間の性質、膜厚差など最も小さくすることができる。これにより、オフセットの温度変化の低減、感磁軸方向の外乱磁界の影響を低減することができる。
【０１４７】  また、素子１−１と素子２−１に印加されるバイアス磁界の方向と、素子２−２と素子１−２に印加されるバイアス磁界の方向を同じとすることにより、感磁軸垂直方向からの外乱磁界に対する変化も大きく低減される。
【０１４８】  また、実施の形態５において、素子に印加されるバイアス磁界が固定層の磁化方向と垂直になるようにバイアス磁界を印加する。バイアス磁界は、実施の形態２と同様に印加される。バイアス磁界が固定層の磁化方向と垂直になるようにバイアス磁界を印加することにより、素子の軟磁性部に起因するヒステリシス誤差を低減するとともに、測定磁界に対する動作範囲を最も広くすることができ、正負磁界に対する出力の対称性を維持することができる。  また、バイアス磁界を印加するためにバイアスコイルを用いることで、バイアス磁界印加用の外部磁石を排除することができる。  さらに、２つのハーフブリッジとバイアスコイルを同じ基板上に作成することにより部品点数を低減することができる。
【０１４９】（実施の形態６）  実施の形態６に係る磁気センサ１について詳細に説明する。上記同様、以下においては、実施の形態１〜５と異なる部分のみ説明し、同じ部分については説明を省略する。
【０１５０】  実施の形態１〜５においては、バイアスコイル３がバイアス磁界を印加する直線状部分とそれ以外の部分で同じ線幅を有するのに対して、実施の形態６においては、バイアスコイル３がバイアス磁界を印加する直線状部分（バイアス印加部２０）とそれ以外の部分（バイアスコイル迂回部２１）で異なる線幅を有する点で、実施の形態６は、実施の形態１〜５と異なる。
【０１５１】  図１７（ａ）は、実施の形態６に係る磁気センサ１の概略上面図であり、磁気センサ１を構成する素子１−１、１−２、２−１、２−２、２組のバイアスコイル３、リード２５、パッド１９等の素子の配置を示している。図１７（ｂ）は、磁気センサ１に含まれる基板２、及び、素子１−１、１−２、２−１、２−２のみ示した概略上面図であり、図１７（ｃ）は、基板２、及び、１組のバイアスコイル３のみ示した概略上面図である。図１７（ｄ）は図１７（ｃ）の１７Ｄ−１７Ｄ線に沿った断面図であり、基板２、素子１−１、１−２、２−１、２−２、バイアスコイル３を示している。図１１及び図１２を用いて説明した実施の形態２の構成に加えて、図１７（ｄ）に示すように、実施の形態６においては、バイアスコイル迂回部２１におけるバイアスコイル３の線幅ｗ２がバイアス印加部２０におけるバイアスコイル３の線幅ｗ１に比して大きくなるようにバイアスコイル３が形成されている。バイアスコイル３は、図１７（ｃ）に示すように、バイアス印加部２０と、バイアス印加部２０に接続されたバイアスコイル迂回部２１とからなる。バイアスコイル３は、一の方向に延びる線路が屈曲を繰り返して形成された略矩形渦巻き状をなす。各線路の線幅が一定の領域がバイアス印加部２０に相当し、バイアス印加部２０以外の領域であって、各線幅が徐々に大きくなっている領域がバイアスコイル迂回部２１に相当する。すなわち、図１７（ｄ）に示すように、バイアス印加部２０におけるバイアスコイル３の線幅は、全てｗ１で同じであるが、バイアスコイル迂回部２１においては、素子１−１、１−２、２−１、２−２から離れるにしたがって、バイアスコイル３の線幅が徐々に大きくなるように構成されている。このように構成することにより、バイアスコイル３に通電することによる発熱を抑え、出力変動を抑制できるとともに、チップの小型化も可能となる。
【０１５２】  図１７（ｂ）に示すように、基板２の一端付近に第１の領域１１が形成され、第１の領域１１内に素子１−１、１−２が形成されている。また、基板２の他端付近に、第２の領域１２が形成され、第２の領域１２内に素子２−１、２−２が形成されている。また、図１７（ｄ）に示すように、基板２の上に素子１−１、１−２、２−１、２−２が形成され、素子１−１、１−２、２−１、２−２の上方に素子１−１、１−２、２−１、２−２と離間してバイアスコイル３が形成されている。第１の領域１１における素子１−１と１−２との間の距離Ｅ及び第２の領域１２における素子２−１と２−２との距離Ｆは、０．１ｍｍ〜１０ｍｍ、好ましくは１ｍｍ〜５ｍｍ、より好ましくは約１．２ｍｍである。ここで、それぞれの領域（第１の領域１１及び第２の領域１２）の基準位置は、配置した領域（第１の領域１１及び第２の領域１２）の中心線ｐ、ｑとし、２つの領域の距離Ｋとは、この中心線ｐと中心線ｑとの間の距離である。素子１−１、１−２、２−１、２−２はミアンダ状に複数回折り返した構造（すなわち、蛇行している構造）であり、折り返し１回分の素子１−１、１−２、２−１、２−２の長手方向長さＴは、１０μｍ〜１０００μｍ、好ましくは５０μｍ〜２００μｍ、より好ましくは約１００μｍである。このように素子１−１、１−２、２−１、２−２の長手方向長さＴを設定することにより、第１の領域１１及び第２の領域１２における各領域内の磁界勾配差を無くし、素子１−１、１−２、２−１、２−２に一様な磁界が印加されることにより測定精度を向上させることができる。バイアスコイル３は２つの領域（第１の領域１１及び第２の領域１２）の素子１−１、１−２、及び、素子２−１、２−２の固定層の磁化方向に垂直であって、第１の領域１１と第２の領域１２との間で互いに平行となるようにバイアス磁界が印加される。このようにバイアス磁界が印加されるように、２つのバイアスコイル３をリード２５で接続しそれぞれ配置される。バイアスコイル３は、上述したように、素子１−１、１−２、２−１、２−２の上方、即ちバイアス印加部２０ではバイアス磁界の発生効率を上げるために幅を狭くし、それ以外のところ（バイアスコイル迂回部２１）では全体の低抵抗化のために幅広とする。バイアスコイル迂回部２１を素子１−１、１−２、及び、素子２−１、２−２よりも横方向内側に延ばすことで、縦方向のチップサイズを低減することができる。パッド１９についても素子１−１、１−２、及び、素子２−１、２−２より内側に配置することにより、同様にチップサイズを低減させることができる。
【０１５３】（実施の形態７）  実施の形態７に係る磁気センサ１について詳細に説明する。上記同様、以下においては、実施の形態１〜６と異なる部分のみ説明し、同じ部分については説明を省略する。
【０１５４】  図１８（ａ）は、実施の形態７に係る磁気センサ１の概略上面図であり、磁気センサ１を構成する素子１−１、１−２、２−１、２−２、フィードバックコイル５７、バイアスコイル３、リード２５、パッド１９等の素子の配置を示している。図１８（ｂ）は、磁気センサ１に含まれる基板２、及び、素子１−１、１−２、２−１、２−２のみ示した概略上面図であり、図１８（ｃ）は、基板２、及び、フィードバックコイル５７のみ示した概略上面図であり、図１８（ｄ）は、基板２、及び、バイアスコイル３のみ示した概略上面図である。実施の形態６においては、フィードバックコイル５７が含まれていないのに対して、実施の形態７においては、フィードバックコイル５７が含まれている点で、実施の形態７は実施の形態６と異なる。  図１８（ｄ）に示すように、バイアスコイル３はバイアス印加部２０とバイアスコイル迂回部２１とからなる。バイアスコイル迂回部２１同士を接続する配線２６の断面積はバイアス印加部２０の断面積より大きい。バイアスコイル迂回部２１同士を接続する配線２６の断面積はバイアス印加部２０の断面積の１倍より大きいことが好ましく、大きければ大きいほうが好ましいが、磁気センサ１の大きさにより制限される。このように設定することにより、素子１−１、１−２、２−１、２−２へ影響するバイアスコイル３の発熱が低減され、測定精度の向上につながる。  ２つの領域（第１の領域１１及び第２の領域１２）を図１８（ｂ）に示す。図１７と同様に領域間距離Ｋや素子の長手方向長さＴを設定することにより、第１の領域１１及び第２の領域１２における各領域内の磁界勾配差を無くし、素子１−１、１−２、２−１、２−２に一様な磁界が印加されることにより測定精度を向上させることができる。
【０１５５】  実施の形態７に係る磁気センサ１において、バイアスコイル３は、２つの領域（第１の領域１１及び第２の領域１２）の素子１−１、１−２、及び、素子２−１、２−２の固定層の磁化方向に垂直であって、且つ、２つの領域間で互いに平行となるようにバイアス磁界が印加される。このようにバイアス磁界が印加されるように、２つのバイアスコイル３をリード部で接続しそれぞれ配置される。バイアスコイル３は、素子１−１、１−２、２−１、２−２の上方、即ちバイアス印加部２０では、バイアス磁界の発生効率を上げるために線幅を狭くし、それ以外のところ（例えば、バイアスコイル迂回部２１）では全体の低抵抗化のために幅広とする。図１８ではバイアスコイル迂回部２１を素子１−１、１−２、２−１、２−２よりも内側としていないが、図１７のようにバイアスコイル迂回部２１を素子１−１、１−２、２−１、２−２よりも内側とすることにより、チップサイズを低減することができる。
【０１５６】  本発明の実施の形態７において、図１８（ｃ）に示すように、フィードバックコイル５７は２つの領域（第１の領域１１及び第２の領域１２）の素子１−１、１−２、２−１、２−２の長手方向に対して平行に配置され、且つ、２つの領域間で互いに１８０°対称となるように磁界が印加されるよう２つのバイアスコイル３をリードで接続しそれぞれ配置される。フィードバックコイル５７は、素子１−１、１−２、２−１、２−２上では、フィードバック磁界の発生効率を上げるためにバイアスコイル３と同様に線幅を狭く且つ一定にし、それ以外のところでは、全体の低抵抗化のために幅広とする。具体的には、図１８（ｃ）に示すように、フィードバックコイル５７は、一の方向に延びる線路が屈曲を繰り返して略矩形渦巻き状に形成されている。各線路の線幅が一定の領域５１と、領域５１以外の領域であって、各線路の線幅が徐々に大きくなる領域５２と、から構成される。各線路の線幅が徐々に大きくなる領域５２を素子１−１、１−２、２−１、２−２によりも内側に配置することにより、チップサイズを低減することができる。また、パッド１９についても素子１−１、１−２、２−１、２−２の内側に配置することにより、同様にチップサイズを低減することができる。
【０１５７】  図１９（ａ）〜（ｃ）は、実施の形態１〜７の磁気センサの積層図である。図１９（ａ）は、基板２の上に素子１０が配置され、２つのフィードバックコイルと、１つのバイアスコイル３を含んでいる。図１９（ｂ）、（ｃ）は、基板２の上に素子１０が配置され、２つのバイアスコイル３と、１つのフィードバックコイルを含んでいる。図１９（ｂ）は、軟磁性ヨーク膜を含むが、図１９（ｃ）は軟磁性ヨーク膜を含まない。素子１０および各コイルは、絶縁膜により互いに絶縁されている。なお、図１９は磁気センサの積層順の一例であり、層の積層順を変更してもよい。また、図１９（ａ）〜（ｃ）から一部の層を省略してもよく、又は別の層を追加してもよい。
【０１５８】［電流量検出器］  以下、上述した磁気センサ１を用いた電流量検出器について説明する。なお、実施の形態８〜１７に係る電流量検出器に使用される磁気センサ１は、実施の形態１〜７に係る磁気センサ１と同一であるので、磁気センサ１についての詳細な説明は省略する。  実施の形態８〜１７に関連する図２０〜３０にはＸＹＺ軸が図示されている。これらのＸＹＺ軸は、図１〜１９に図示されているＸＹＺ軸と必ずしも一致するものではない点に留意すべきである。
【０１５９】（実施の形態８）  実施の形態８に係る電流量検出器について詳細に説明する。  図２０（ａ）は、実施の形態８に係る電流量検出器６０の概略斜視図である。図２０（ｂ）は、図２０（ａ）の２０Ｂ−２０Ｂに沿った断面図である。図２０（ｃ）は、電流線６１を樹脂成形体６４で被覆した電流量検出器６０の概略斜視図である。図２０（ｄ）は、図２０（ｃ）の２０Ｄ−２０Ｄに沿った断面図である。図２０（ｅ）は、図２０（ａ）〜（ｄ）に示す電流量検出器６０で使用されている磁気センサ１の概略上面図である。図２０（ａ）〜（ｅ）においては、電流線６１内を流れる電流の方向をＸ方向と規定している。磁気センサ１に含まれる素子１０の感磁方向３１、３２、３３、３４がＹ方向又は−Ｙ方向、バイアス磁界の方向がＸ方向である。図２０（ｂ）に示すように、実施の形態８に係る電流量検出器６０は、実施の形態１〜７に係る磁気センサ１と、電流線６１とを含む。電流線６１は、電流線６１を流れる電流の方向（Ｘ方向）に沿った断面（ＸＺ平面）において、磁気センサ１の周囲３面を取り囲むように形成されている。言い換えれば、磁気センサ１は、電流線６１に設けられた迂回部６２内に配置される。すなわち、磁気センサ１は、迂回部６２の第１垂直部７２及び第２垂直部７４に磁気センサ１を投影した場合に投影位置が第１垂直部７２及び第２垂直部７４と重なる位置であって、且つ、迂回部６２の第２平行部７３に磁気センサ１を投影した場合に投影位置が第２平行部７３と重なる位置に設けられる。
【０１６０】  実施の形態８に係る電流量検出器６０において、電流線６１は、図２０（ｂ）に示すように、電流線６１を流れる電流の方向（Ｘ方向）に沿った断面（ＸＺ平面）において、コの字状（角張った逆Ｕ字状）に形成された迂回部６２を有する。すなわち、当該断面において、Ｘ方向と平行な第１平行部７１と、第１平行部７１の下流に設けられ、当該第１平行部７１に対して垂直に設けられた第１垂直部７２と、第１垂直部７２の下流に設けられ、第１垂直部７２と垂直に且つ第１平行部７１と平行に設けられた第２平行部７３と、第２平行部７３の下流に設けられ、第２平行部７３に対して垂直に設けられた第２垂直部７４と、第２垂直部７４の下流に設けられ、第２垂直部７４と垂直に且つ第１及び第２平行部７１、７３と平行に設けられた第３平行部７５とを有してなる。
【０１６１】  実施の形態８に係る電流量検出器６０において、図２０（ｅ）に示すように、磁気センサ１に含まれる素子１−１、１−２、２−１、２−２の固定層の磁化方向３１、３２、３３、３４が、電流線６１を流れる電流の方向（図２０（ａ）、（ｂ）、（ｃ）、（ｄ）におけるＸ方向）に対して垂直になるように、且つ、素子１−１、１−２、２−１、２−２がＸ方向と平行になるように設けられる。
【０１６２】  被測定電流の流れる電流線６１は銅等の比抵抗の小さい金属あるいは合金から構成され、回路基板６３上に一体成型された銅箔あるいはプレス板金等板状の構造体で構成される。
【０１６３】  実施の形態８に係る電流量検出器６０において、磁気センサ１の固定層の磁化方向と電流の流れる方向は垂直である。磁気センサ１及び電流線６１は回路基板６３あるいは筐体に固定される。
【０１６４】  磁気センサ１の有する２つの領域のうち一の領域（例えば、第１の領域１１）は、図２０（ｂ）に示すように、コの字状側面、すなわち、電流線６１の第１垂直部７２に比較的近い位置Ａに配置され、他の領域（例えば、第２の領域１２）は、電流線６１の第２平行部７３の中央位置Ｂ付近に配置される。この場合、２つの領域（すなわち、第１の領域と第２の領域）は磁界勾配を有し、実施の形態１〜７の磁気センサ１を上記のように配置することにより、被測定電流に比例した出力が得られると同時に外乱磁界をキャンセルすることができる。また、スイッチングノイズ等の誘導ノイズは電流線６１により覆われることにより抑制することができる。
【０１６５】  また、図２０（ｃ）、（ｄ）に示すように、磁気センサ１及び電流線６１の一部又は全部が樹脂成形体等６４で一体化されていてもよい。このように磁気センサ１及び電流線６１の一部又は全部が樹脂成形体６４により一体化されることにより、位置精度の差を低減することができるとともに、取付けの作業性が向上する。なお、図２０（ｄ）において、磁気センサ１と迂回部との隙間を樹脂成形体６４で満たしてもよい。
【０１６６】（実施の形態９）  実施の形態９に係る電流量検出器６０について詳細に説明する。上記同様、以下においては、実施の形態８と異なる部分のみ説明し、同じ部分については説明を省略する。
【０１６７】  実施の形態８においては、電流線は分岐分流されておらずコの字状に湾曲しているのに対して、実施の形態９においては、電流線が分岐分流している点で、実施の形態９は、実施の形態８と異なる。
【０１６８】  図２１（ａ）は、実施の形態９に係る電流量検出器６０の概略斜視図である。図２１（ｂ）は、図２１（ａ）の２１Ｂ−２１Ｂ線に沿った断面図である。図２１（ｃ）は、図２１（ｂ）の部分拡大断面図である。図２１（ｄ）は、電流線６１を樹脂成形体６４で被覆した電流量検出器６０の概略斜視図である。図２１（ｅ）は、図２１Ｅ−２１Ｅ線に沿った断面図であり、電流線６１を流れる電流の方向（Ｘ方向）に沿った切断面で切断されている。図２１（ｆ）は、図２１（ａ）〜（ｅ）に示す電流量検出器６０で使用されている磁気センサ１の概略上面図である。図２１（ａ）〜（ｆ）においては、電流線６１内を流れる電流の方向をＸ方向と規定している。磁気センサ１に含まれる素子１０の感磁方向３１、３２、３３、３４がＹ方向又は−Ｙ方向、バイアス磁界の方向がＸ方向である。
【０１６９】  図２１（ｂ）に示すように、実施の形態９に係る電流量検出器６０は、電流線６１を流れる電流の方向に沿った断面（ＸＺ平面）において、分岐位置８１と合流位置８２との間に空隙部８３を有し、空隙部８３により分離された第１電流路８４及び第２電流路８５を有する電流線６１と、実施の形態１〜７に係る磁気センサ１と、を有してなる。
【０１７０】  実施の形態９に係る電流量検出器６０において、図２１（ｂ）に示すように、電流線６１は、第１の電流路８４と、第２の電流路８５とを含む。第１の電流路８４は、電流線６１を流れる電流の方向（Ｘ方向）に沿った断面（ＸＺ平面）において、コの字状（すなわち、角張った逆Ｕ字状）に折り曲げられた迂回部６２を有する。第１の電流路８４の始点と終点は、第２の電流路８５と接続されている。図２１（ｂ）に示すように、第１の電流路８４は、Ｘ方向と平行な第１平行部７１と、第１平行部７１の下流に設けられ、当該第１平行部７１に対して垂直に設けられた第１垂直部７２と、第１垂直部７２の下流に設けられ、第１垂直部７２と垂直に且つ第１平行部７１と平行に設けられた第２平行部７３と、第２平行部７３の下流に設けられ、当該第２平行部７３に対して垂直に設けられた第２垂直部７４と、第２垂直部７４の下流に設けられ、第２垂直部７４と垂直に且つ第１及び第２平行部７１、７３と平行に設けられた第３平行部７５とを有してなる。
【０１７１】  また、第２の電流路８５は、直線状部分７６と、直線状部分７６から分岐された分岐部７７と、直線状部分７６に合流する合流部７８と、を有する。
【０１７２】  第１の電流路８４の第１平行部７１と第２の電流路８５の分岐部７７とが電気的に接続される。第１の電流路８４の第３平行部７５と第２の電流路８５の合流部７８とが電気的に接続される。これより、第１の電流路８４と第２の電流路８５とが接続されて、電流線６１が形成されている。ここで、第２の電流路８５の直線状部分７６と分岐部７７とに分かれる位置が「分岐位置」８１に相当する。第２の電流路８５の直線状部分７６と合流部７８とが合流する位置が「合流位置」８２に相当する。そして、第１の電流路８４と、第２の電流路８５とにより囲まれた部分が「空隙部」８３に相当する。
【０１７３】  実施の形態９に係る電流量検出器６０において、被測定電流の流れる第１の電流路８４は銅等の比抵抗の小さい金属あるいは合金でできており、回路基板６３上に一体成型された銅箔あるいはプレス板金等板状の構造体で構成される。  電流線６１（迂回部６２以外の部分）を流れる被測定電流は第１垂直部７２に対し垂直に流れる。  また、磁気センサ１は上述した空隙部８３内に配置される。さらに、第１の電流路８４の電流方向に平行に電流が流れるように第２の電流路８５を配置し、上面視で両者が重なる部分ができるように配置する。第１の電流路８４と第２の電流路８５とからなる電流線６１は分岐位置８１及び合流位置８２を有し、平坦な第１の電流路８４の第１平行部７１、第２平行部７３、第３平行部７５と第２の電流路８５に流れる電流は平行となる。そして、磁気センサ１の固定層の磁化方向３１、３２、３３、３４と第１垂直部７２を流れる電流の電流方向（図２１（ｂ）、（ｃ）、（ｅ）におけるＺ方向）は垂直である。
【０１７４】  磁気センサ１は、第１の電流路８４と第２の電流路８５との間の空隙部８３に配置する。そのため、大電流測定時においても誘導磁界をアッテネートできることにより、素子が飽和することなく測定精度を向上させることができる。  磁気センサ１及び電流線６１は、回路基板６３あるいは筐体に固定される。  磁気センサ１の有する２つの領域のうち一つの領域（例えば、第１の領域１１）は、図２１（ｂ）に示すように、コの字状側面、すなわち、第１の電流路８４の第１垂直部７２に比較的近い位置Ａに配置され、他の領域（例えば、第２の領域１２）は、第１の電流路８４の第２平行部７３の中央位置Ｂ付近に配置される。このように磁気センサ１を配置することにより、図２１（ｃ）に示すように、位置Ａ付近の磁界は紙面垂直奥行き方向が多くなり、位置Ｂ付近の磁界は紙面垂直手前方向が多くなる。
【０１７５】  ２つの領域（すなわち、第１の領域１１及び第２の領域１２）では、被測定電流による誘導磁界が勾配を有し、実施の形態１〜７の磁気センサ１を上記のように配置することにより、被測定電流に比例した出力が得られると同時に外乱磁界をキャンセルすることができる。また、スイッチングノイズ等誘導性のノイズは電流線６１に覆われることにより抑制することができる。
【０１７６】  図２１（ｄ）、（ｅ）に示すように、磁気センサ１及び電流線６１の一部又は全部が樹脂成形体等６４で一体化されていてもよい。このように磁気センサ１及び電流線６１の一部又は全部が樹脂成形体６４により一体化されることにより、位置精度の差を低減することができるとともに、取付けの作業性が向上する。なお、図２１（ｅ）において、磁気センサ１と迂回部との隙間を樹脂成形体６４で満たしてもよい。
【０１７７】（実施の形態１０）  実施の形態１０に係る電流量検出器６０について詳細に説明する。上記同様、以下においては、実施の形態９と異なる部分のみ説明し、同じ部分については説明を省略する。
【０１７８】  図２２（ａ）は、実施の形態１０に係る電流量検出器６０の概略斜視図である。図２２（ｂ）は、図２２（ａ）の２２Ｂ−２２Ｂ線に沿った断面図である。図２２（ｃ）は、実施の形態１０に係る電流量検出器６０の概略上面図である。図２２（ｄ）は、図２２（ａ）〜（ｃ）に示す電流量検出器６０で使用されている磁気センサ１の概略上面図である。図２２（ａ）〜（ｄ）においては、電流線６１内を流れる電流の方向をＸ方向と規定している。磁気センサ１に含まれる素子１０の感磁方向３１、３２、３３、３４がＸ方向又は−Ｘ方向、バイアス磁界の方向がＹ方向である。
【０１７９】  実施の形態９においては、電流線６１の第２の電流路８５は第２の分岐合流部（第２の空隙部）を有さないのに対して、実施の形態１０においては、電流線６１の第２の電流路８５は第２の分岐合流部（第２の空隙部９５）を有する点で、実施の形態１０は、実施の形態９と異なる。実施の形態９においては、電流線６１は、空隙部８３のみ有するのに対して、実施の形態１０においては、電流線６１は、空隙部８３だけでなく、第２の空隙部９５も有する。  実施の形態１０に係る電流量検出器６０においては、図２２（ａ）〜（ｃ）に示すように、電流線６１は、コの字状に折り曲げられた迂回部６２を有する第１の電流路８４と、第１の電流路８４の始点と終点が接続され、第２の空隙部９５が形成された第２の電流路８５と、を有する。磁気センサ１は、第１の電流路８４と第２の電流路８５との間で少なくとも３面を電流路（例えば、第１の電流路８４）により覆われている。
【０１８０】  被測定電流の流れる第１の電流路８４及び第２の電流路８５は銅等の比抵抗の小さい金属あるいは合金でできており、回路基板６３上に一体成型された銅箔あるいはプレス板金等の板状の構造体で構成される。  電流線６１（迂回部６２以外の部分）を流れる被測定電流は第１垂直部７２に対し垂直に流れる。  また、磁気センサ１は上述した空隙部８３内に配置される。さらに、第１の電流路８４の電流方向に平行な電流が流れるように第２の電流路８５を配置し、上面視で両者が重なる部分ができるように配置する。第１の電流路８４と第２の電流路８５とからなる電流線６１は分岐位置８１及び合流位置８２を有し、平坦な第１の電流路８４の第１平行部７１、第２平行部７３、第３平行部７５と第２電流路８５に流れる電流は平行となる。
【０１８１】  第２の電流路８５は、第２の空隙部９５を有し、第２の空隙部９５は第２の電流路８５を流れる電流の電流方向（Ｘ方向）と垂直な辺１００、１０１を有する。垂直な辺１００は、電流方向下流側の辺であり、垂直な辺１０１は、電流方向上流側の辺である。実施の形態１０においては、第２の空隙部９５は、電流方向（Ｘ方向）の下流側だけでなく上流側にも電流方向に垂直な辺１００、１０１が設けられているが、いずれか一方に設けられていればよい。第２の電流路８５は、第２の空隙部９５を有し、第２の空隙部９５が第２の電流路８５を流れる電流の電流方向と垂直な辺１００、１０１を有することにより、第２の電流路８５は、図２２（ｃ）に示すように、第２の空隙部９５の中心軸を中心として１８０°対称な２つの電流方向（参照番号９６、９７により示される方向）を有する。２つの電流方向９６、９７が形成する誘導磁界はそれぞれ電流に対して垂直となり、互いに反平行となる。
【０１８２】  磁気センサ１は固定層の磁化方向３１、３２、３３、３４と垂直な方向（Ｙ方向）の中心と分岐位置中心（すなわち、第２の空隙部９５の辺の中心）が一致するように配置することにより、磁気センサ１の固定層の磁化方向３１、３２、３３、３４と電流の流れる方向９６、９７（Ｙ方向又は−Ｙ方向）は垂直となり、誘導磁界方向と磁気センサ１の２つの領域はそれぞれ平行／反平行いずれかとなる。
【０１８３】  図２２（ａ）、（ｃ）、（ｄ）に示すように、第２の空隙部９５の、主電流１１０と垂直方向（Ｙ方向）の長さＧは、磁気センサ１の固定層の磁化方向と垂直方向の磁気抵抗効果素子間長さＨと同じか、それよりも長くなる。これにより、磁気センサ１の２つの領域１１、１２が受ける誘導磁界の方向と強度が均一となる。
【０１８４】  磁気センサ１は、第１の電流路８４と第２の電流路８５との間に配置される。このように配置することにより、大電流測定時においても第１の電流路８４及び第２の電流路８５に流れる主電流が形成する磁界がアッテネートされ、素子が飽和することなく測定精度を向上させることができる。  磁気センサ１及び電流線６１は、回路基板６３あるいは筐体に固定される。  磁気センサ１の有する２つの領域のうち一の領域（例えば、第１の領域１１）は、図２２（ｃ）に示すように、電流が流れる方向（Ｘ方向）を向いて左側の位置Ｃに配置され、他の領域（例えば、第２の領域１２）は、右側の位置Ｄに配置される。この場合、２つの領域（第１の領域１１及び第２の領域１２）において被測定電流による誘導磁界が勾配を有し、実施の形態１〜７の素子１−１、１−２、２−１、２−２を上記のように配置することにより、被測定電流に比例した出力が得られると同時に外乱磁界をキャンセルすることができる。また、スイッチングノイズ等の誘導性のノイズは電流線６１に覆われることにより抑制することができる。
【０１８５】  また、磁気センサ１及び電流線６１の一部又は全部が樹脂成形体等で一体化されていてもよい。このように磁気センサ１及び電流線６１の一部又は全部が樹脂成形体により一体化されることにより、位置精度の差を低減することができるとともに、取付けの作業性が向上する。ここで、第１の電流路８４がなくても外乱磁界をキャンセルすることは可能である。
【０１８６】（実施の形態１１）  実施の形態１１に係る電流量検出器６０について詳細に説明する。上記同様、以下においては、実施の形態１０と異なる部分のみ説明し、同じ部分については説明を省略する。
【０１８７】  実施の形態９においては、第２の電流路８５は、分岐部８６を有さないのに対して、実施の形態１１においては、第２の電流路８５は、分岐部８６を有する点で、実施の形態１１は実施の形態９と異なる。
【０１８８】  図２３（ａ）は、実施の形態１１に係る電流量検出器６０の概略斜視図である。図２３（ｂ）は、図２３（ａ）の２３Ｂ−２３Ｂ線に沿った断面図である。図２３（ｃ）は、実施の形態１１に係る電流量検出器６０の上面図である。図２３（ｄ）は図２３（ａ）〜（ｃ）に示す電流量検出器６０で使用されている磁気センサ１の概略上面図である。図２３（ａ）〜（ｄ）においては、電流線６１内を流れる電流の方向をＸ方向と規定している。磁気センサ１に含まれる素子１０の感磁方向３１、３２、３３、３４がＹ方向又は−Ｙ方向、バイアス磁界の方向がＸ方向である。  実施の形態１１に係る電流量検出器６０においては、図２３（ａ）、（ｂ）に示すように、電流線６１は、コの字状に折り曲げられた迂回部６２を有する第１の電流路８４と、直線状部分７６と直線状部分７６の上流側に設けられ、第２の電流路８５と第１の電流路８４とを接続した状態で第１の電流路８４の迂回部６２に接続されることとなる合流部分７９とを有する第２の電流路８５と、を有する。
【０１８９】  第１の電流路８４を流れる電流と、素子１−１、１−２、２−１、２−２の感磁方向３１、３２、３３、３４は垂直となる。第２の電流路８５は分岐部８６を有し、分岐後の電流が素子１−１、１−２、２−１、２−２の感磁方向３１、３２、３３、３４に水平な面内で反平行であって、且つ、磁気センサ１を上面視した場合に垂直になるように配置されている。
【０１９０】  第１の電流路８４の入力側と出力側に、第２の電流路８５の分岐後の電流がそれぞれ流れるように接続される。第１の電流路８４と第２の電流路８５とは上面視した場合に重なり、重なる部分の内側に磁気センサ１は配置される。
【０１９１】  磁気センサ１及び電流線６１は、回路基板６３あるいは筐体に固定される。
【０１９２】  磁気センサ１の有する２つの領域のうち一の領域（例えば、第１の領域１１）は、図２３（ｂ）に示すように、コの字状側面、すなわち、第１の電流路８４の第１垂直部７２に比較的近い位置Ａに配置され、他の領域（例えば、第２の領域１２）は、第１の電流路８４の第２平行部７３の中央位置Ｂ付近に配置される。２つの領域、すなわち、第１の領域１１及び第２の領域１２において、被測定電流による誘導磁界が勾配を有し、実施の形態１〜７の磁気センサ１を上記のように配置することにより、被測定電流に比例した出力が得られると同時に外乱磁界をキャンセルすることができる。
【０１９３】  また、大電流測定時においても誘導磁界をアッテネートすることができることにより、素子が飽和することなくなり、測定精度を向上させることができる。
【０１９４】  スイッチングノイズ等の誘導性ノイズは電流線に覆われることにより抑制することができる。
【０１９５】  また、磁気センサ１及び電流線６１の一部又は全部が樹脂成形体等６４で一体化されていてもよい。このように磁気センサ１及び電流線６１の一部又は全部が樹脂成形体により一体化されることにより、位置精度の差を低減することができるとともに、取付けの作業性が向上する。
【０１９６】  ここで、第２の電流路８５がなくても外乱磁界をキャンセルすることはできるが、第２の電流路８５を設けることにより、アッテネート効果を向上させることができる。
【０１９７】（実施の形態１２）  実施の形態１２に係る電流量検出器６０について詳細に説明する。上記同様、以下においては、実施の形態１１と異なる部分のみ説明し、同じ部分については説明を省略する。  実施の形態１１おいては、第２の電流路８５が分岐しているのに対して、実施の形態１２においては、第１の電流路８４が分岐している点で、実施の形態１２は、実施の形態１１と異なる。
【０１９８】  図２４（ａ）は、実施の形態１２に係る電流量検出器６０の概略斜視図である。図２４（ｂ）は、図２４（ａ）の２４Ｂ−２４Ｂに沿った断面図である。図２４（ｃ）は、実施の形態１２に係る電流量検出器６０の上面図である。図２４（ｄ）は、図２４（ａ）〜（ｃ）に示す電流量検出器６０で使用されている磁気センサ１の概略上面図である。図２４（ａ）〜（ｄ）においては、電流線６１内を流れる電流の方向をＸ方向と規定している。磁気センサ１に含まれる感磁方向３１、３２、３３、３４がＹ方向又は−Ｙ方向、バイアス磁界の方向がＸ方向である。
【０１９９】  実施の形態１２に係る電流量検出器６０においては、図２４（ｂ）に示すように電流線６１は、電流線６１を流れる電流の方向（Ｘ方向）に沿った断面（ＸＺ平面）において、コの字状（角張った逆Ｕ字状）に形成された迂回部６２を有する第１の電流路８４を有する。
【０２００】  第２の電流路８５は、図２４（ｂ）に示すように、直線状部７６と直線状部７６から分岐された分岐部９０（上流側）と、直線状部７６から折り曲げられて垂直部９１（下流側）と、を有してなる。分岐部９０は、第１の電流路８４の第１平行部７１と接続され、垂直部９１は、第１の電流路８４の第２平行部７３と接続されている。  磁気センサ１は、第１の電流路８４の第１平行部７１、第１垂直部７２、及び、第２平行部７３の一部と、第２の電流路８５とに囲まれた「空隙部」８３に配置される。  さらに、第１の電流路８４の電流方向に平行な電流が流れるように、第２の電流路８５を配置し上面視で両者が重なる部分ができるように配置する。  また、磁気センサ１は第１の電流路８４と第２の電流路８５との間に配置する。  第１の電流路８４と第２の電流路８５とは、分岐合流部（空隙部８３）を有し、両者によって形成される平坦部と、側面図とに流れる電流は平行となる部分が形成される。  磁気センサ１の固定層の磁化方向と側面部に流れる電流方向は垂直となり、磁気センサ１の２つの領域にそれぞれ極性の対称な誘導磁界が印加される。  磁気センサ１及び電流線６１は、回路基板６３あるいは筐体に固定される。  磁気センサ１の有する２つの領域のうち一の領域（例えば、第１の領域１１）は、図２４（ｂ）に示すように、コの字状側面、すなわち、第１の電流路８４の第１垂直部７２に比較的近い位置Ａに配置され、他の領域（例えば、第２の領域１２）は、第１の電流路８４の第２平行部７３の中央位置Ｂ付近に配置される。２つの領域、すなわち、第１の領域１１及び第２の領域１２において、被測定電流による誘導磁界が勾配を有し、実施の形態１〜７の磁気センサ１を上記のように配置することにより、被測定電流に比例した出力が得られると同時に外乱磁界をキャンセルすることができる。  大電流測定時においても誘導磁界をアッテネートすることができ、これにより、素子が飽和することなく測定精度を向上させることができる。  スイッチングノイズ等の誘導性ノイズは電流線６１により覆われることにより抑制することができる。  また、磁気センサ１及び電流線６１の一部又は全部を樹脂成形体６４で一体化させていてもよい。このように磁気センサ１及び電流線６１の一部又は全部が樹脂成形体により一体化されることにより、位置精度の差を低減することができるとともに、取付けの作業性が向上する。
【０２０１】（実施の形態１３）  実施の形態１３に係る電流量検出器６０について詳細に説明する。上記同様、以下においては、実施の形態９と異なる部分のみ説明し、同じ部分については説明を省略する。
【０２０２】  実施の形態９においては、磁気センサ１は、第２の電流路８５に対して平行に設けられているのに対して、実施の形態１３においては、磁気センサ１は、第２の電流路８５に対して垂直に設けられている点で、実施の形態１３は、実施の形態９と異なる。
【０２０３】  図２５（ａ）は、実施の形態１３に係る電流量検出器６０の概略斜視図である。図２５（ｂ）は、図２５（ａ）の２５Ｂ−２５Ｂ線に沿った断面図である。図２５（ｃ）は、電流線６１を樹脂成形体６４で被覆した電流量検出器６０の概略斜視図である。図２５（ｄ）は、図２５（ｃ）の２５Ｄ−２５Ｄに沿った断面図である。図２５（ｅ）は、図２５（ａ）〜（ｄ）に示す電流量検出器６０で使用されている磁気センサ１の概略上面図である。図２５（ａ）〜（ｅ）においては、電流線６１内を流れる電流の方向をＸ方向と規定している。磁気センサ１に含まれる素子１０の感磁方向３１、３２、３３、３４がＹ方向又は−Ｙ方向、バイアス磁界の方向がＺ方向である。
【０２０４】  図２５（ｂ）に示すように、実施の形態１３に係る電流量検出器６０において、電流線６１は、コの字状（すなわち、角張った逆Ｕ字状）に折り曲げられた迂回部６２を有する第１の電流路８４と、直線状の第２の電流路８５とを有する。  磁気センサ１は、図２５（ｂ）に示すように、第２の電流路８５に対して垂直に設けられ、磁気センサ１の有する２つの領域のうち一つの領域（例えば、第１の領域１１）は、第１の電流路８４の第２水平部７３に比較的近い位置に配置され、他の領域（例えば、第２の領域１２）は、第２水平部７３から遠い位置に配置されている。２つの領域（第１の領域１１及び第２の領域１２）では被測定電流による誘導磁界が勾配を有し、実施の形態１〜７の磁気センサ１を配置することにより、被測定電流に比例した出力が得られると同時に外乱磁界をキャンセルすることができる。  大電流測定時においても誘導磁界をアッテネートすることができ、これにより、素子１−１、１−２、２−１、２−２が飽和することを抑制することができ、測定精度を向上させることができる。  スイッチングノイズ等の誘導性のノイズは電流線６１に覆われることにより抑制することが可能となる。  図２５（ｃ）、（ｄ）に示すように、磁気センサ１及び電流線６１の一部又は全部が樹脂成形体等で一体化されていてもよい。このように磁気センサ１及び電流線６１の一部又は全部が樹脂成形体６４により一体化されることにより、磁気センサ１と電流線６１とを同時に、電流線７６へ取り付けることができる。そのため、位置精度の差を低減することができるとともに、取付け作業性が向上する。なお、図２５（ｄ）において、磁気センサ１と迂回部との隙間を樹脂成形体６４で満たしてもよい。
【０２０５】（実施の形態１４）  実施の形態１４に係る電流量検出器６０について詳細に説明する。上記同様、以下においては、実施の形態８〜１３と異なる部分のみ説明し、同じ部分については説明を省略する。
【０２０６】  実施の形態８〜１３に係る電流量検出器６０においては、側面視において、第１の電流路８４と第２の電流路８５に分岐合流していたのに対して、実施の形態１４に係る電流量検出器６０においては、上面視において、第１の電流路８４と第２の電流路８５とが分岐合流している点で、実施の形態１４は実施の形態８〜１３と異なる。
【０２０７】  図２６（ａ）は、実施の形態１４に係る電流量検出器６０の斜視図である。図２６（ｂ）は、実施の形態１４に係る電流量検出器６０の側面図である。図２６（ｃ）は、実施の形態１４に係る電流量検出器６０の上面図である。図２６（ａ）〜（ｃ）においては、電流線６１内を流れる電流の方向をＸ方向と規定している。磁気センサ１に含まれる素子１０の感磁方向３１、３２、３３、３４がＺ方向又は−Ｚ方向、バイアス磁界の方向がＹ方向である。図２６（ａ）〜（ｃ）に示すように、電流線６１の中央には、分岐位置と合流位置との間に、磁気センサ１が収容される空隙部８３が設けられている。ＸＺ平面での断面視において、空隙部８３の長手方向（Ｘ方向）は、電流線６１を流れる電流の方向（Ｘ方向）と一致していることが好ましい。
【０２０８】  磁気センサ１は、図２６（ａ）〜（ｃ）に示すように、空隙部８３において、磁気センサ１の主面の法線が、電流線６１を流れる電流の方向（Ｘ方向）と一致するように配置されている。したがって、図２６（ｄ）に示すように、磁気センサ１に含まれる素子１−１、１−２、２−１、２−２の固定層の磁化方向３１、３２、３３、３４が、電流線６１を流れる電流の方向（図２６（ａ）、（ｂ）、（ｃ）におけるＸ方向）に対して垂直になるように、且つ、素子１−１、２−１の固定層の磁化方向３１、３３が−Ｚ方向、素子１−２、２−２の固定層の磁化方向３２、３４がＺ方向となるように、磁気センサ１を空隙部８３内に配置する。  本発明の実施の形態１４に係る電流量検出器６１において、ＸＺ断面氏において、空隙部８３の長手方向（Ｘ方向）は、電流線６１を流れる電流の方向（Ｘ方向）と略一致している。そのため、空隙部８３により分岐された第１電流路８４と第２電流路８５とはそれぞれ略同じ断面積を有する。また、第１電流路８４の形状と第２電流路８５の形状は略同一であることが好ましい。このように、第１電流路８４の形状と第２電流路８５の形状とが、略同一であることにより、素子が受ける測定磁界の周波数特性が良くなる。素子１１と素子１２が受ける磁界が互いに逆方向で強度がほぼ一致するため、その間においた磁気センサの出力が最も大きくできる。  本発明の実施の形態１４に係る電流量検出器６０において、空隙部８３の形状は、上面視で、矩形、矩形の角部が丸みを帯びた形状、台形、菱形、平行四辺形など対向した平行な電流路を有することが好ましい。好ましくは、矩形の角部が丸みを帯びた形状である。このように、空隙部８３の上面視形状が、矩形の角部が丸みを帯びた形状である場合、電流線６１を流れる電流の抵抗を低減することができる。
【０２０９】（実施の形態１５）  実施の形態１５に係る電流量検出器６０について詳細に説明する。上記同様、以下においては、実施の形態１４と異なる部分のみ説明し、同じ部分については説明を省略する。
【０２１０】  実施の形態１４においては、空隙部８３が電流線６１の中心に配置されていたのに対して、実施の形態１５においては、空隙部８３が電流線６１の中心からずれて配置されている点、及び、素子１−１、１−２、２−１、２−２の固定層の磁化方向の向きが異なる点で、実施の形態１５は実施の形態１４と異なる。
【０２１１】  図２７（ａ）は、実施の形態１５に係る電流量検出器に使用されている電流線６１の上面図、図２７（ｂ）は電流線６１の側面図、図２７（ｃ）は電流線６１の斜視図である。図２７（ｄ）は、図２７（ａ）〜（ｃ）に示す電流線６１と共に使用される磁気センサ１の概略上面図である。図２７（ｅ）は、実施の形態１５に係る電流量検出器において、磁気センサ１が配置された電流線６１の空隙部８３の部分拡大図である。図２７（ａ）〜（ｅ）においては、電流線６１の幅方向をＸ方向、長手方向（電流の流れる方向）をＹ方向と規定している。素子１０の感磁方向３１、３２、３３、３４がＸ方向又は−Ｘ方向、バイアス磁界の方向がＹ方向である。
【０２１２】  図２７（ａ）、（ｃ）に示すように、実施の形態１５に係る電流量検出器６０において、電流線６１は、断面視した場合矩形の形状を有し、上面視した場合に分岐位置８１及び合流位置８２との間に空隙部８３を有し、空隙部８３により電流線６１が第１の電流路８４と第２の電流路８５とに分岐分流する形状を有する。そして、磁気センサ１は、図２７（ｅ）に示すように、上面視した場合に空隙部８３内に位置する。
【０２１３】  上述したように、空隙部８３は、電流線６１の幅方向について中心からずれて配置されている。このように、空隙部８３が電流線６１の幅方向について中心からずれて配置されることにより、上面視で空隙部８３内のＸ方向、すなわち電流線６１の幅方向に磁界勾配が発生する。  磁気センサ１は、図２７（ｄ）に示すように、空隙部８３において、磁気センサ１の主面の法線方向が、電流線６１の上面の法線方向と一致するように配置されている。したがって、図２７（ｄ）に示すように、磁気センサ１に含まれる素子１−１、１−２、２−１、２−２の固定層の磁化方向３１、３２、３３、３４が、電流線６１の短手方向（図２７（ａ）、（ｃ）におけるＸ方向）に対して平行になるように、すなわち、素子１−１、２−１の固定層の磁化方向３１、３３がＸ方向、素子１−２、２−２の固定層の磁化方向３２、３４が−Ｘ方向となるように、磁気センサ１を空隙部８３内に配置する。  また、図２７（ｅ）に示すように、磁気センサ１は、空隙部８３の中心線ｌからずれて配置されている。電流線６１の短手方向の幅が３１ｍｍで、空隙部８３の幅が３ｍｍ〜６ｍｍである場合、磁気センサ１の中心線ｍと空隙部８３の中心線ｌのずれＪを空隙部８３の幅に対する割合で示すと、０％〜１００％の空隙部内であることが好ましく、差分を検出しやすくなる５０％以上で、かつ、周波数による差が小さい８５％以下であることがさらに好ましい。上述の割合は、空隙部中心線から磁気センサ中央部までの距離）／（空隙部中心線から空隙部の端までの距離(空隙部の幅の１／２)）により表すことができる。  空隙部８３の幅が６ｍｍ(すなわち、中心線ｌから端までの距離が３ｍｍ)、磁気センサの第１の領域１１と第２の領域１２間の距離が１ｍｍであるとき、シミュレーションにより、磁気センサ１の中心線ｍと空隙部８３の中心線ｌとのずれＪが１．５〜２．５ｍｍの範囲にあることが好ましいことが示された。
【０２１４】  実施の形態１〜７の磁気センサ１の固定層の磁化方向の向きをＸ方向に平行に配置することで被測定電流に比例した出力が得られると同時に外乱磁界をキャンセルすることができる。
【０２１５】  磁界勾配は、第１分流部及び第２分流部を流れる電流によりアッテネートされており、素子が飽和することなく測定精度を向上させることができる。
【０２１６】  図２８は、上述の図２７（ｅ）に示す空隙部８３内における位置と、Ｘ方向の磁束密度との関係を示すグラフである。磁束密度の測定は、空隙部８３のＹ方向の寸法（空隙部８３の長さ）の中点と、電流線６１のＺ方向の寸法（電流線６１の厚さ）の中心とを通り、Ｘ方向に伸びる仮想線（図２８（ｃ）に描かれているＸ方向に伸びる実線）に沿って行った。図２８のグラフの横軸（幅方向位置）は、電流線６１の長手方向（Ｙ方向）に伸びる中心軸（図２７（ａ）に描かれている一点鎖線）から、測定位置までの距離（ｍｍ）を示す。なお、空隙部８３は、電流線６１の長手方向（Ｙ方向）の中心軸から、３〜９ｍｍの範囲に形成されている。つまり、空隙部８３のＸ方向の寸法（空隙部８３の幅）は６ｍｍ（９ｍｍ−３ｍｍ）であり、空隙部８３の長手方向（Ｙ方向）の中心軸は、電流線６１の長手方向の中心軸から６ｍｍの位置（（３ｍｍ＋９ｍｍ）／２）を通る。電流線には、１０Ｈｚ〜５００ｋＨｚ、１２０Ａの交流電流を通電した。
【０２１７】  図２８に示すように、幅方向位置が６ｍｍ（つまり、空隙部８３のＹ方向に伸びる中心軸）の位置で、磁界密度が最も低く、幅方向位置が６ｍｍからずれると、磁束密度が大きくなることがわかった。つまり、幅方向位置が６ｍｍより短い範囲内（３ｍｍ〜６ｍｍの範囲内）では、異なる２点間で磁界勾配が発生する。同様に、幅方向位置が６ｍｍより長い範囲内（６ｍｍ〜９ｍｍの範囲内）でも、異なる２点間で磁界勾配が発生する。また、交流電流の周波数が異なっても、グラフはほぼ同じであった。つまり、空隙部８３内の磁界密度は、周波数変化による変動が小さい。周波数による増幅が一回で済み、アンプの設置が少なくて済み、その誤差を低減できる効果もあることが分かった。
【０２１８】（実施の形態１６）  実施の形態１６に係る電流量検出器６０について詳細に説明する。上記同様、以下においては、実施の形態１０と異なる部分のみ説明し、同じ部分については説明を省略する。
【０２１９】  図２９（ａ）は、実施の形態１６に係る電流量検出器６０の概略斜視図である。図２９（ｂ）は、図２９Ｂ−２９Ｂ線に沿った断面図である。図２９（ｃ）は、実施の形態１６に係る電流量検出器６０の概略上面図である。図２９（ｄ）は、図２９（ａ）〜（ｃ）に示す電流量検出器６０で使用されている磁気センサ１の概略上面図である。図２９（ｅ）は、第２の空隙部９５付近の部分拡大上面図である。なお、図２９（ｅ）においては、磁気センサ１は示されていない。図２９（ａ）〜（ｅ）においては、電流線６１内を流れる電流の方向をＸ方向と規定している。磁気センサ１に含まれる素子１０の感磁方向３１、３２、３３、３４がＸ方向又は−Ｘ方向、バイアス磁界の方向がＹ方向である。
【０２２０】  実施形態１６においては、第２の電流路８５は、第２の分岐合流部（第２の空隙部９５）を有し、第２の空隙部９５が第２の電流路８５を流れる主電流方向と垂直な辺１００、１０１を有することにより、Ｘ方向に流れてきた電流の一部が垂直な辺１０１の中央（中心軸ｒ）から−Ｙ方向とＹ方向の２方向に分岐し、さらに辺１００において中央へＹ方向と−Ｙ方向から合流し、再びＸ方向へ流れていく。このとき、図２９（ｅ）に示すように、第２の空隙部９５の中心軸ｒを中心として１８０°対称にそれぞれ２つの電流方向９６、９７及び９８、９９を有する。２つの分岐電流方向が発生させる誘導磁界はそれぞれ電流に対して垂直となり、互いに反平行となる。  磁気センサ１は、図２９中において、第２の空隙部９５のＹ方向中心以外の位置であって、第２の空隙部９５をＸ方向に跨ぐように配置されている。磁気センサ１の第１の領域１１と第２の領域１２が、第２の空隙部９５を挟んで対称となるように流れる電流９８、９９に重なる。  固定層の磁化方向３１、３２、３３、３４と電流方向９８、９９（Ｙ方向又は−Ｙ方向）とは垂直となる。  磁気センサ１をこのように配置することにより、被測定電流に比例した出力が得られると同時に外乱磁界をキャンセルすることができる。素子１−１、１−２、２−１、２−２が飽和することなく測定精度を向上させることができる。  ここで、第１の電流路８４がなくても外乱磁界をキャンセルすることはできるが、第１の電流路８４を設けることにより、アッテネート効果を向上させることができる。
【０２２１】（実施の形態１７）  実施の形態１７に係る電流量検出器６０について詳細に説明する。上記同様、以下においては、実施の形態１０と異なる部分のみ説明し、同じ部分については説明を省略する。
【０２２２】  図３０（ａ）は、実施の形態１７に係る電流量検出器６０の概略斜視図である。図３０（ｂ）は、図３０（ａ）の３０Ｂ−３０Ｂ線に沿った断面図である。図３０（ｃ）は、実施の形態１７に係る電流量検出器６０の概略上面図である。図３０（ｄ）は、図３０（ａ）〜（ｃ）に示す電流量検出器６０で使用されている磁気センサ１の概略上面図である。図３０（e）は、樹脂でモールドパッケージした磁気センサ１の概略上面図である。図３０（ｆ）は、図３０（ｅ）の３０Ｆ−３０Ｆ線に沿った概略断面図である。図３０（ａ）〜（ｆ）においては、電流線６１内を流れる電流の方向をＸ方向と規定している。磁気センサ１に含まれる素子１０の感磁方向３１、３２、３３、３４がＸ方向又は−Ｘ方向、バイアス磁界の方向がＹ方向である。
【０２２３】  実施の形態１７においては第２の電流路８５は、切欠き部１２０を有し、切欠き部１２０が第２の電流路８５を流れる主電流方向と垂直な２つの辺１００、１０１を有し、たがいに平行で、上面視で前記２つの辺１００、１０１に１８０°対称な２つの電流方向９６、９７を有する。前記２つの電流方向が発生させる誘導磁界はそれぞれ電流に対して垂直となり、互いに反平行となる。  磁気センサ１は、図３０中において、第２の電流路８５を流れる主電流方向と垂直な２つの辺１００、１０１と平行で、前記２つの辺１００、１０１の中心と、センサの中心が一致するように配置する。  固定層の磁化方向３１、３２、３３、３４と前記２つの電流方向９６、９７（Ｙ方向又は−Ｙ方向）とは垂直となる。  磁気センサ１の有する２つの領域のうち一の領域（例えば、第１の領域１１）は、図３０（ｃ）に示すように、切欠き部１２０が第２の電流路８５を流れる主電流方向と垂直な２つの辺１００、１０１の一方に近い位置Ａに配置され、他の領域（例えば、第２の領域１２）は、前記２つの辺１００、１０１のもう一方に近い位置Ｂに配置される。磁気センサ１の有する２つの領域（第１の領域１１及び第２の領域１２）では被測定電流による誘導磁界が勾配を有し、実施の形態１〜７の磁気センサ１を上記のように配置することにより、被測定電流に比例した出力が得られると同時に外乱磁界をキャンセルすることができる。  スイッチングノイズ等の誘導性のノイズは電流線６１に覆われることにより抑制することが可能となる。  磁気センサ１及び電流線６１の一部又は全部が樹脂成形体等６４により一体化されてもよい。このように磁気センサ１及び電流線６１の一部又は全部が樹脂成形体により一体化されることにより、位置精度の差を低減することができるとともに、取付けの作業性が向上する。  ここで、第１の電流路８４がなくても外乱磁界をキャンセルすることはできるが、第１の電流路８４を設けることにより、アッテネート効果を向上させることができる。
【０２２４】  実施の形態１７の磁気センサ１は、図３０（ｅ）（ｆ）に示すように、第１の領域と第２の領域の２つの領域がそれぞれ２つのチップに分かれているが、それまでに説明した１つのチップでも構わない。ただし、２つのチップの素子及びコイルは同時に成膜されている。そして、樹脂モールドなどにより２つのチップを１パッケージ化されているが、配置が固定されていれば１つのパッケージにされていなくてもよい。センサは２つのチップを用いてブリッジ回路として動作することで、２つのチップの距離を離す事で磁界勾配を大きく感知する事が可能となり、チップサイズを大きくすることなしにブリッジ回路の差動出力を増大させることができる。
【実施例１】
【０２２５】＜出力オフセットの差＞  以下に、本発明に係る磁気センサ１を作製し、性能を評価した。図３１は、実施例に係る磁気センサ１の概略図である。磁気センサ１は、４つの素子１−１、１−２、２−１、２−２を含むブリッジ回路５を含んでいる。図３１は、測定磁界Ｈｍ１、Ｈｍ２の印加方向と、素子１−１、１−２、２−１、２−２の感磁方向との関係も示す。【０２２６】  比較例に係る磁気センサは、実施例に係る磁気センサ１と類似したブリッジ回路５を含むが、素子の感磁方向が相違している。ブリッジ回路５の電源端子（Ｖｃｃ）に接続された素子１−１と素子２−１の感磁方向が反平行で、接地端子（ＧＮＤ）に接続された素子１−２と素子２−２の感磁方向が反平行である。そして、素子１−１と素子２−２の感磁方向が同じで、素子２−１と素子１−２の感磁方向が同じである。【０２２７】  実施例の磁気センサ１と比較例の磁気センサ１において、基板１、素子１−１、１−２、２−１、２−２、及びバイアスコイル３は、図１７（ｃ）に示すように配置した。磁気センサ１内の具体的な積層構造は、図１９に示す通りとした。【０２２８】  図３１に示す磁気センサ１において、ブリッジ回路５の電源端子（Ｖｃｃ）と接地端子（ＧＮＤ）の間に５Ｖの電圧を印加し、バイアスコイルにはバイアス磁界が10mTとなるように電流を流して、測定磁界を印加しない状態（測定磁界が０ｍT）で測定した差動出力（図３１のＶＭ1−ＶＭ２）を、「出力オフセット」として測定した。基板２として円形のシリコンウエハを２枚準備し、各シリコンウエハ上に磁気センサ１を形成した。図３２（ａ）に示すように、シリコンウエハの５点（点Ｔ、点Ｃ、点Ｂ、点Ｌ、点Ｒ）で測定を行った。実施例の磁気センサの測定結果を図３２（ｂ）に示す。また、比較例の磁気センサの測定結果を図３２（ｃ）に示す。図３２（ｂ）に示す通り、実施例の磁気センサでは、出力のオフセットの差が小さくなっている。そのため、磁気センサの出力を補正する必要ないか、または簡単な補正だけでよい。すなわち、出力補正のための複雑な機器が不要になるので、磁気センサの製造コストを低減できる。
【実施例２】
【０２２９】＜環境温度による出力のオフセットドリフト＞  実施例１で作製した実施例の磁気センサ１と比較例の磁気センサとを用いて、環境温度を−２０℃から１００℃まで変化させて、磁気センサの出力のオフセットドリフトを測定した。測定結果を図３３（ａ）、（ｂ）に示す。図３３に示すように、実施例の磁気センサ１は、出力のオフセットドリフト（ΔＶoff）が小さかった（±０．２５ｍＶの範囲内）。そのため、磁気センサの出力を補正する必要ないか、または簡単な補正だけでよい。すなわち、出力補正のための複雑な機器が不要になるので、磁気センサの製造コストを低減できる。
【実施例３】
【０２３０】＜環境温度による出力特性の変化＞  図３１に示す磁気センサ１において、ブリッジ回路５の電源端子（Ｖｃｃ）と接地端子（ＧＮＤ）の間に５Ｖの電圧を印加し、バイアスコイルにはバイアス磁界が10mTとなるように電流を流して、測定磁界３ｍＴで測定した差動出力（図３１の第１の出力端子ＶＭ1からの出力電位と、第２の出力端子ＶＭ２からの出力電位との差）を、「出力」として測定した。基板２として円形のシリコンウエハを６枚準備し、各シリコンウエハ上に磁気センサ１を形成した。図３４（ａ）に示すように、バイアスコイルにバイアス電流を10mA流して、シリコンウエハの５点（点Ｔ、点Ｃ、点Ｂ、点Ｌ、点Ｒ）で測定を行った。磁気センサの測定結果を図３４（ｂ）に示す。図３４（ｂ）に示す通り、磁気センサでは、出力の差が小さくなっている。そのため、磁気センサの出力を補正する必要ないか、または簡単な補正だけでよい。すなわち、出力補正のための複雑な機器が不要になるので、磁気センサの製造コストを低減できる。
【実施例４】
【０２３１】＜環境温度に起因する補正項目＞  図３１に示す磁気センサ１を用いて作製した各種センサ（例えば、電流センサ、磁界強度センサ等）の補正項目を図３５にまとめた。ここで「各種センサ」は、磁気センサを構成物品の１つとして使用したモジュールを意味する。  図３５に示す例では、出力振幅、出力オフセットのいずれについても、常温で補正を行う必要がある。しかしながら、出力振幅、出力オフセットのいずれについても、高温及び低温での補正は不要である。常温で行った補正により求められた補正値は、高温及び低温でも適用できるため、高温及び低温で改めて補正を行う必要がないためである。【０２３２】  図３６（ａ）は、比較例の磁気センサを用いた各種センサ（例えば、電流センサ、磁界強度センサ等）における磁気センサの出力補正を説明するためのフロー図であり、図３６（ｂ）は、実施例の磁気センサ１を用いた各種センサにおける磁気センサの出力補正を説明するためのフロー図である。  図３６（ａ）のフロー図に示すように、比較例の磁気センサを用いた各種センサでは、工程Ｓ１１で高温及び低温での磁気センサの出力補正を行い、工程Ｓ１２の後、工程Ｓ１３で常温での磁気センサの出力補正を行う。  一方、図３６（ｂ）のフロー図に示すように、比較例の磁気センサを用いた各種センサでは、工程Ｓ２１では磁気センサの出力補正を行わず、工程Ｓ２２の後、工程Ｓ２３で常温での磁気センサの出力補正を行う。このように、実施例の磁気センサを使用した各種センサでは、磁気センサの出力補正の回数を少なくすることができる。よって出力補正に伴う製造コストの増加を抑制できる。
【符号の説明】
【０２３３】    １  磁気センサ    ２  基板    ３  バイアスコイル    ５  ブリッジ回路    １−１、１−２、２−１、２−２  磁気抵抗効果素子（素子）
【図１】
2016080470.tif 000003
【図２】
2016080470.tif 000004
【図３】
2016080470.tif 000005
【図４】
2016080470.tif 000006
【図５】
2016080470.tif 000007
【図６】
2016080470.tif 000008
【図７】
2016080470.tif 000009
【図８】
2016080470.tif 000010
【図９】
2016080470.tif 000011
【図１０】
2016080470.tif 000012
【図１１】
2016080470.tif 000013
【図１２】
2016080470.tif 000014
【図１３】
2016080470.tif 000015
【図１４】
2016080470.tif 000016
【図１５】
2016080470.tif 000017
【図１６】
2016080470.tif 000018
【図１７】
2016080470.tif 000019
【図１８】
2016080470.tif 000020
【図１９】
2016080470.tif 000021
【図２０】
2016080470.tif 000022
【図２１】
2016080470.tif 000023
【図２２】
2016080470.tif 000024
【図２３】
2016080470.tif 000025
【図２４】
2016080470.tif 000026
【図２５】
2016080470.tif 000027
【図２６】
2016080470.tif 000028
【図２７】
2016080470.tif 000029
【図２８】
2016080470.tif 000030
【図２９】
2016080470.tif 000031
【図３０】
2016080470.tif 000032
【図３１】
2016080470.tif 000033
【図３２】
2016080470.tif 000034
【図３３】
2016080470.tif 000035
【図３４】
2016080470.tif 000036
【図３５】
2016080470.tif 000037
【図３６】
2016080470.tif 000038
【国際調査報告】
2016080470.tif 000039
2016080470.tif 000040
2016080470.tif 000041
2016080470.tif 000042