(57)【要約】  負帰還増幅回路を用いてｋＴＣノイズを大幅に低減できる固体撮像装置を提供する。固体撮像装置は、半導体基板に行列状に配置された複数の画素を有する画素部を備え、画素部は列毎に電源線と、列信号線とを備え、複数の画素のそれぞれは、入射光に応じた信号電荷を生成する光電変換部と、信号電荷を蓄積する蓄積部と、リセットトランジスタと、増幅トランジスタと、遮断トランジスタとを備え、増幅トランジスタと遮断トランジスタとは負帰還増幅回路を構成することにより、ｋＴＣノイズを大幅に低減できる。
2014087552.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に行列状に配置された複数の画素を有する画素部を備え、
前記画素部は列毎に、
第１の電源電圧又は基準電位のいずれかに接続される電源線と、
第２の電源電圧又は前記画素からの信号を出力する信号出力部のいずれかに接続される列信号線と
を備え、
前記複数の画素のそれぞれは、
入射光に応じた信号電荷を生成する光電変換部と、
前記光電変換部と接続された電荷蓄積部と、
ソース又はドレインの一方が前記電荷蓄積部と接続されたリセットトランジスタと、
ゲートが前記電荷蓄積部に接続され、且つ、ソース又はドレインの一方が前記電源線と接続された増幅トランジスタと、
ソース又はドレインの一方が前記リセットトランジスタのソース又はドレインの他方及び前記増幅トランジスタのソース又はドレインの他方と接続され、且つ、ソース又はドレインの他方が前記列信号線と接続された遮断トランジスタとを備え、
前記電荷蓄積部の電荷を排出する第１の期間において、
前記遮断トランジスタを導通状態にする第３のゲート電位と前記遮断トランジスタを非導通状態にする第４のゲート電位の間の電位が前記遮断トランジスタのゲートに印加され、且つ、
前記リセットトランジスタを導通状態にする第１のゲート電位が前記リセットトランジスタのゲートに印加され、且つ、
前記電源線は前記基準電位に接続され、且つ、
前記列信号線は前記第２の電源電圧に接続され、
前記第１の期間の後、前記電荷蓄積部に対して負帰還が行われる第２の期間において、
前記第１のゲート電位と前記リセットトランジスタを非導通状態とする第２のゲート電位の間の電位が前記リセットトランジスタのゲートに印加され、且つ、
前記第４のゲート電位が前記遮断トランジスタのゲートに印加される
固体撮像装置。
【請求項２】
前記第２の期間の後、前記光電変換部で信号電荷を生成する第３の期間において、
前記第２のゲート電位が前記リセットトランジスタのゲートに印加され、
前記第３の期間の後、ｍ（ｍは自然数）行に配置された前記画素の前記信号電荷に応じた画素信号を前記列信号線に読み出す第４の期間において、
前記第３のゲート電位が前記ｍ行に配置された前記画素の前記遮断トランジスタのゲートに印加され、
前記第４の期間の後、前記ｍ行に配置された前記画素の前記電荷蓄積部の電位をリセットする第５の期間において、
前記ｍ行に配置された前記画素に対して前記第１の期間と同じ駆動及び前記第２の期間と同じ駆動が行われ、
前記第５の期間の後、前記ｍ行に配置された前記画素のリセット信号を前記列信号線に読み出す第６の期間において、
前記第２のゲート電位が前記ｍ行に配置された前記画素の前記リセットトランジスタのゲートに印加され、且つ、
前記第３のゲート電位が前記ｍ行に配置された前記画素の前記遮断トランジスタのゲートに印加される
請求項１に記載の固体撮像装置。
【請求項３】
前記第４の期間及び前記第６の期間において、前記電源線は前記第１の電源電圧に接続される
請求項２に記載の固体撮像装置。
【請求項４】
半導体基板に行列状に配置された複数の画素を有する画素部を備え、
前記画素部は列毎に、
第１の電源電圧又は基準電位のいずれかに接続される電源線と、
第２の電源電圧又は前記画素からの信号を出力する信号出力部のいずれかに接続される列信号線と
を備え、
前記複数の画素のそれぞれは、
入射光に応じた信号電荷を生成する光電変換部と、
前記光電変換部と接続された電荷蓄積部と、
ソース又はドレインの一方が前記電荷蓄積部と接続されたリセットトランジスタと、
ゲートが前記電荷蓄積部に接続され、且つ、ソース又はドレインの一方が前記電源線と接続された増幅トランジスタと、
ソース又はドレインの一方が前記リセットトランジスタのソース又はドレインの他方及び前記増幅トランジスタのソース又はドレインの他方と接続され、且つ、ソース又はドレインの他方が前記列信号線と接続された遮断トランジスタと、
ソース又はドレインの一方が前記増幅トランジスタのソース又はドレインの前記他方と接続され、且つ、ソース又はドレインの他方が前記リセットトランジスタのソース又はドレインの前記他方及び前記遮断トランジスタのソース又はドレインの前記一方と接続された選択トランジスタとを備え、
前記電荷蓄積部の電荷を排出する第１の期間において、
前記遮断トランジスタを導通状態とする第３のゲート電位と前記遮断トランジスタを非導通状態とする第４のゲート電位の間の電位が前記遮断トランジスタのゲートに印加され、且つ、
前記選択トランジスタを導通状態とする第５のゲート電位が前記選択トランジスタのゲートに印加され、且つ、
前記リセットトランジスタを導通状態とする第１のゲート電位が前記リセットトランジスタのゲートに印加され、且つ、
前記電源線は前記基準電位に接続され、且つ、
前記列信号線は前記第２の電源電圧に接続され、
前記第１の期間の後、前記電荷蓄積部に対して負帰還が行われる第２の期間において、
前記第１のゲート電位と前記リセットトランジスタを非導通状態とする第２のゲート電位の間の電位が前記リセットトランジスタのゲートに印加され、且つ、
前記第５のゲート電位と前記選択トランジスタを非導通状態とする第６のゲート電位の間の電位が前記選択トランジスタのゲートに印加され、且つ、
前記第４のゲート電位が前記遮断トランジスタのゲートに印加される
固体撮像装置。
【請求項５】
前記第２の期間の後、前記光電変換部で信号電荷を生成する第３の期間において、
前記第２のゲート電位が前記リセットトランジスタのゲートに印加され、且つ、
前記第６のゲート電位が前記選択トランジスタのゲートに印加され、且つ、
前記電源線は前記第１の電源電圧に接続され、
前記第３の期間の後、ｍ（ｍは自然数）行に配置された前記画素の前記信号電荷に応じた画素信号を前記列信号線に読み出す第４の期間において、
前記第３のゲート電位が前記ｍ行に配置された前記画素の前記遮断トランジスタのゲートに印加され、且つ、
前記第５のゲート電位が前記ｍ行に配置された前記画素の前記選択トランジスタのゲートに印加され、
前記第４の期間の後、前記ｍ行に配置された前記画素の前記電荷蓄積部の電位をリセットする第５の期間において、
前記ｍ行に配置された前記画素に対して前記第１の期間と同じ駆動及び前記第２の期間と同じ駆動が行われ、
前記第５の期間の後、前記ｍ行に配置された前記画素のリセット信号を前記列信号線に読み出す第６の期間において、
前記第２のゲート電位が前記ｍ行に配置された前記画素の前記リセットトランジスタのゲートに印加され、且つ、
前記第３のゲート電位が前記ｍ行に配置された前記画素の前記遮断トランジスタのゲートに印加され、且つ、
前記第５のゲート電位が前記ｍ行に配置された前記画素の前記選択トランジスタのゲートに印加される
請求項４に記載の固体撮像装置。
【請求項６】
前記第４の期間及び前記第６の期間において、前記電源線は前記第１の電源電圧に接続される
請求項５に記載の固体撮像装置。
【請求項７】
半導体基板に行列状に配置された複数の画素を有する画素部を備え、
前記画素部は列毎に、
基準電位又は前記画素からの信号を出力する信号出力部のいずれかに接続される列信号線と、
第３の電源電圧に接続された電源線と
を備え、
前記複数の画素はそれぞれ、
入射光に応じた信号電荷を生成する光電変換部と、
前記光電変換部と接続された電荷蓄積部と、
ソース又はドレインの一方が前記電荷蓄積部と接続されたリセットトランジスタと、
ゲートが前記電荷蓄積部に接続され、且つ、ソース又はドレインの一方が前記列信号線と接続された増幅トランジスタと、
ソース又はドレインの一方が前記増幅トランジスタのソース又はドレインの他方と接続され、且つ、ソース又はドレインの他方が前記リセットトランジスタのソース又はドレインの他方と接続された選択トランジスタと、
ソース又はドレインの一方が前記リセットトランジスタのソース又はドレインの他方及び前記選択トランジスタのソース又はドレインの他方と接続され、且つ、ソース又はドレインの他方が前記電源線と接続された遮断トランジスタとを備え、
前記電荷蓄積部の電荷を排出する第１の期間において、
前記遮断トランジスタを導通状態とする第３のゲート電位と前記遮断トランジスタを非導通状態とする第４のゲート電位の間の電位が前記遮断トランジスタのゲートに印加され、且つ、
前記選択トランジスタを導通状態とする第５のゲート電位が前記選択トランジスタのゲートに印加され、且つ、
前記リセットトランジスタを導通状態とする第１のゲート電位が前記リセットトランジスタのゲートに印加され、且つ、
前記列信号線が基準電位に接続され、
前記第１の期間の後、前記電荷蓄積部に対して負帰還が行われる第２の期間において、
前記第１のゲート電位と前記リセットトランジスタを非導通状態とする第２のゲート電位の間の電位が前記リセットトランジスタのゲートに印加され、且つ、
前記第５のゲート電位と前記選択トランジスタを非導通状態とする第６のゲート電位の間の電位が前記選択トランジスタのゲートに印加され、且つ、
前記第４のゲート電位が前記遮断トランジスタのゲートに印加される
固体撮像装置。
【請求項８】
前記第２の期間の後、前記光電変換部で信号電荷を生成する第３の期間において、
前記第２のゲート電位が前記リセットトランジスタのゲートに印加され、且つ、
前記第６のゲート電位が前記選択トランジスタのゲートに印加され、
前記第３の期間の後、ｍ（ｍは自然数）行に配置された前記画素の前記信号電荷に応じた画素信号を前記列信号線に読み出す第４の期間において、
前記第３のゲート電位が前記ｍ行に配置された前記画素の前記遮断トランジスタのゲートに印加され、且つ、
前記第５のゲート電位が前記ｍ行に配置された前記画素の前記選択トランジスタのゲートに印加され、
前記第４の期間の後、前記ｍ行に配置された前記画素の前記電荷蓄積部の電位をリセットする第５の期間において、
前記ｍ行に配置された前記画素に対して前記第１の期間と同じ駆動及び前記第２の期間と同じ駆動が行われ、
前記第５の期間の後、前記ｍ行に配置された前記画素のリセット信号を前記列信号線に読み出す第６の期間において、
前記第２のゲート電位が前記ｍ行に配置された前記画素の前記リセットトランジスタのゲートに印加され、且つ、
前記第３のゲート電位が前記ｍ行に配置された前記画素の前記遮断トランジスタのゲートに印加され、且つ、
前記第５のゲート電位が前記ｍ行に配置された前記画素の前記選択トランジスタのゲートに印加される
請求項７に記載の固体撮像装置。
【請求項９】
半導体基板に行列状に配置された複数の画素を有する画素部を備え、
前記画素部は列毎に、
スイッチを介して、第１の電源電圧又は基準電位のいずれかに接続される電源線と、
第２の電源電圧、前記基準電位、又は、前記画素からの信号を出力する信号出力部のいずれかに接続される列信号線と
を備え、
前記複数の画素のそれぞれは、
入射光に応じた信号電荷を生成する光電変換部と、
前記光電変換部と接続された電荷蓄積部と、
ソース又はドレインの一方が前記電荷蓄積部と接続されたリセットトランジスタと、
ゲートが前記電荷蓄積部に接続され、且つ、ソース又はドレインの一方が前記電源線と接続された増幅トランジスタと、
ソース又はドレインの一方が前記リセットトランジスタのソース又はドレインの他方及び前記増幅トランジスタのソース又はドレインの他方と接続され、且つ、ソース又はドレインの他方が前記列信号線と接続された遮断トランジスタと、
ソース又はドレインの一方が前記増幅トランジスタのソース又はドレインの前記他方と接続され、且つ、ソース又はドレインの他方が前記リセットトランジスタのソース又はドレインの前記他方及び前記遮断トランジスタのソース又はドレインの前記一方と接続された選択トランジスタとを備え、
ｍ（ｍは自然数）行に配置された前記画素の前記電荷蓄積部の電荷を排出する第１の期間において、
まず、前記遮断トランジスタを導通状態とする第３のゲート電位と前記遮断トランジスタを非導通状態とする第４のゲート電位の間の電位が前記ｍ行に配置された前記画素の前記遮断トランジスタのゲートに印加され、且つ、
前記選択トランジスタを導通状態とする第５のゲート電位が前記ｍ行に配置された前記画素の前記選択トランジスタのゲートに印加され、且つ、
前記リセットトランジスタを導通状態とする第１のゲート電位が前記ｍ行に配置された前記画素の前記リセットトランジスタのゲートに印加され、且つ、
前記電源線が前記スイッチを介して基準電位に接続され、且つ、
前記列信号線は前記第２の電源電圧に接続され、
その後、前記スイッチはオフし、
その後、前記リセットトランジスタを非導通状態とする第２のゲート電位が前記ｍ行に配置された前記画素の前記リセットトランジスタのゲートに印加され、且つ、
前記選択トランジスタを非導通状態とする第６のゲート電位が前記ｍ行に配置された前記画素の前記選択トランジスタのゲートに印加され、
その後、前記第４のゲート電位が前記ｍ行に配置された前記画素の前記遮断トランジスタに印加され、且つ、
前記第１のゲート電位と前記第２のゲート電位の間の電位が前記ｍ行に配置された前記画素の前記リセットトランジスタのゲートに印加され、
前記第１の期間の後、前記ｍ行に配置された前記画素の前記電荷蓄積部に対して負帰還が行われる第２の期間において、
前記第５のゲート電位と前記第６のゲート電位の間の電位が前記ｍ行に配置された前記画素の前記選択トランジスタのゲートに印加される
固体撮像装置。
【請求項１０】
前記第２の期間の後、前記ｍ行に配置された前記画素のリセット信号を前記列信号線に読み出す第３の期間において、
前記第３のゲート電位が前記ｍ行に配置された前記画素の前記遮断トランジスタのゲートに印加され、且つ、
前記第５のゲート電位が前記ｍ行に配置された前記画素の前記選択トランジスタのゲートに印加され、且つ、
前記第２のゲート電位が前記ｍ行に配置された前記画素の前記リセットトランジスタのゲートに印加され、且つ、
前記電源線が前記スイッチを介して前記第１の電源電圧に接続され、
前記第３の期間の後、前記ｍ行に配置された前記画素の前記光電変換部で信号電荷を生成する第４の期間において、
前記第６のゲート電位が前記ｍ行に配置された前記画素の前記選択トランジスタのゲートに印加され、
前記第４の期間の後、前記ｍ行に配置された前記画素の前記信号電荷に応じた画素信号を前記列信号線に読み出す第５の期間において、
前記第５のゲート電位が前記ｍ行に配置された前記画素の前記選択トランジスタのゲートに印加される
請求項９に記載の固体撮像装置。
【請求項１１】
前記複数の画素のうち隣接する第１の画素および第２の画素が、前記遮断トランジスタを共有している
請求項４に記載の固体撮像装置。
【請求項１２】
前記第１の画素及び前記第２の画素は、列方向に隣接している
請求項１１に記載の固体撮像装置。
【請求項１３】
半導体基板に行列状に配置された複数の画素を有する画素部を備え、
前記画素部は列毎に、
第１の電源電圧又は基準電位のいずれかに接続される電源線と、
第２の電源電圧又は前記画素からの信号を出力する信号出力部のいずれかに接続される列信号線と
を備え、
前記複数の画素はそれぞれ、
入射光に応じた信号電荷を生成する光電変換部と、
前記光電変換部と接続された電荷蓄積部と、
ソース又はドレインの一方が前記電荷蓄積部と接続され、且つ、ソース又はドレインの他方がリセットトランジスタ制御線に接続されたリセットトランジスタと、
ゲートが前記電荷蓄積部に接続され、且つ、ソース又はドレインの一方が前記列信号線と接続された増幅トランジスタと、
ソース又はドレインの一方が前記増幅トランジスタのソース又はドレインの他方と接続され、且つ、ソース又はドレインの他方が前記リセットトランジスタのゲートと接続された選択トランジスタと、
ソース又はドレインの一方が前記リセットトランジスタのゲート及び前記選択トランジスタのソース又はドレインの他方と接続され、且つ、ソース又はドレインの他方が前記列信号線と接続された遮断トランジスタとを備え、
前記電荷蓄積部の電荷を排出する第１の期間において、
まず、前記遮断トランジスタを導通状態とする第３のゲート電位と前記遮断トランジスタを非導通状態とする第４のゲート電位の間の電位が前記遮断トランジスタのゲートに印加され、且つ、
前記選択トランジスタを導通状態とする第５のゲート電位が前記選択トランジスタのゲートに印加され、且つ、
前記電荷蓄積部から前記リセットトランジスタ制御線への放電を起こす第２の電位が前記リセットトランジスタ制御線に印加され、且つ、
前記電源線は基準電位に接続され、且つ、
前記列信号線は前記第２の電源電圧に接続され、
次に、前記第２の電位よりも高い第１の電位と前記第２の電位の間の第３の電位が前記リセットトランジスタ制御線に印加され、
前記第１の期間の後、前記電荷蓄積部に対して負帰還が行われる第２の期間において、
前記第１の電位と前記第３の電位の間の電位が前記リセットトランジスタ制御線に印加され、且つ、
前記第５のゲート電位と前記選択トランジスタを非導通状態とする第６のゲート電位の間の電位が前記選択トランジスタのゲートに印加され、且つ、
前記第４のゲート電位が前記遮断トランジスタのゲートに印加される
固体撮像装置。
【請求項１４】
前記第２の期間の後、前記光電変換部で信号電荷を生成する第３の期間において、
前記第６のゲート電位が前記選択トランジスタのゲートに印加され、
前記第３の期間の後、ｍ（ｍは自然数）行に配置された前記画素の前記信号電荷に応じた画素信号を前記列信号線に読み出す第４の期間において、
前記第１電位が前記ｍ行に配置された前記画素の前記リセットトランジスタ制御線に印加され、且つ、
前記第３のゲート電位が前記ｍ行に配置された前記画素の前記遮断トランジスタのゲートに印加され、且つ、
前記第５のゲート電位が前記ｍ行に配置された前記画素の前記選択トランジスタのゲートに印加され、
前記第４の期間の後、前記ｍ行に配置された前記画素の前記電荷蓄積部の電位をリセットする第５の期間において、
前記ｍ行に配置された前記画素に対して前記第１の期間と前記第２の期間と同じ駆動が行われ、
前記第５の期間の後、前記ｍ行に配置された前記画素のリセット信号を前記列信号線に読み出す第６の期間において、
前記第１電位が前記ｍ行に配置された前記画素の前記リセットトランジスタ制御線に印加され、且つ、
前記第３のゲート電位が前記ｍ行に配置された前記画素の前記遮断トランジスタのゲートに印加され、且つ、
前記第５のゲート電位が前記ｍ行に配置された前記画素の前記選択トランジスタのゲートに印加される
請求項１３に記載の固体撮像装置。
【請求項１５】
前記第４の期間及び前記第６の期間において、前記電源線は前記第１の電源電圧に接続される
請求項１４に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関し、特に積層型の固体撮像装置に関する。
【背景技術】
【０００２】
特許文献１には、積層型の固体撮像装置が示されている。特許文献１に示された積層型の固体撮像装置では、信号電荷をリセットするときにノイズが発生する。具体的には、リセットパルスのオフ時の形状が急峻である場合、チャネル上の電荷がリセットトランジスタのソース又はドレインのいずれかに移動するかはランダムに決まるため、それがｋＴＣノイズとして現れる。また、リセット信号線と画素電極等との間の容量結合によっても、ｋＴＣノイズが発生する。【０００３】
また、積層型の固体撮像装置は、相関二重サンプリングを用いてもｋＴＣノイズを完全にキャンセル出来ない。これは、積層型の固体撮像装置では、半導体基板上方に設けられた光電変換部と半導体基板とが金属等の導電性の高い材料で接続されていることに起因して、電荷を完全に転送できないからである。リセット後にｋＴＣノイズが残った状態において、次の信号電荷が加算されるため、ｋＴＣノイズが重畳された信号電荷が読み出される。このため、特許文献１に示された固体撮像装置は、ｋＴＣノイズが大きくなるという問題を有している。【０００４】
ｋＴＣノイズを低減するため、特許文献２のような技術が提案されている。【０００５】
図１５は、特許文献２に開示された単位画素およびその周辺回路を示す図である。特許文献２に示された固体撮像装置において、フォトダイオード５１２で生成された信号電荷のリセットは、選択された行の単位画素５１０の行選択トランジスタ５１８を完全にオンすることによって開始される。ここで、その行の全ての単位画素５１０の増幅トランジスタ５１４の一方の端子は、列信号線５２４を介してソース電源５３０内に含まれた低インピーダンス電圧源と接続される。電源線５２２に接続されたトランジスタ５２０は、ゲート５２６の波形Ｖｂｉａｓによって電流源としてバイアスされている。増幅トランジスタ５１４とトランジスタ５２０とは負の利得を持つアンプを構成する。また、リセットトランジスタ５１６のチャネル抵抗は、逓減リセット電源５５０によって変化する。つまり、逓減リセット電源５５０から発生する傾斜波形のリセットパルスをリセットトランジスタ５１６のゲートに印加することによって、リセットトランジスタ５１６のチャネル抵抗は次第に増加する。リセットトランジスタ５１６で発生するｋＴＣノイズの帯域幅は、リセットトランジスタ５１６のチャネル抵抗に反比例するため、チャネル抵抗が増加するとｋＴＣノイズの帯域幅が下がる。このため、増幅トランジスタ５１４およびトランジスタ５２０から構成されるアンプの帯域幅までｋＴＣノイズの帯域幅が低下すると、当該アンプからの負帰還によりｋＴＣノイズが抑圧される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開昭５５−１２０１８２号公報
【特許文献２】特表２００２−５１０９４４号公報
【発明の概要】
【０００７】
しかしながら、特許文献２に開示された技術は、負荷トランジスタ５２０を定電流領域で動作させているため、ソース・ドレイン間の抵抗値が負荷トランジスタ５２０のチャネル長変調効果係数λで制限される。そのため、画素の微細化に伴って負荷トランジスタ５２０の抵抗値は小さくなる。その結果、微細画素では充分な利得を得ることが困難となるため、ノイズ抑圧効果が小さくなる。
【０００８】
上記課題に鑑み、従来に比べて、ノイズ抑圧効果を大幅に向上できる固体撮像装置を提供する。
【０００９】
本発明の一形態に係る固体撮像装置は、半導体基板に行列状に配置された複数の画素を有する画素部を備え、画素部は列毎に、第１の電源電圧又は基準電位のいずれかに接続される電源線と、第２の電源電圧又は画素からの信号を出力する信号出力部のいずれかに接続される列信号線とを備え、複数の画素のそれぞれは、入射光に応じた信号電荷を生成する光電変換部と、光電変換部と接続された電荷蓄積部と、ソース又はドレインの一方が電荷蓄積部と接続されたリセットトランジスタと、ゲートが電荷蓄積部に接続され、且つ、ソース又はドレインの一方が電源線と接続された増幅トランジスタと、ソース又はドレインの一方がリセットトランジスタのソース又はドレインの他方及び増幅トランジスタのソース又はドレインの他方と接続され、且つ、ソース又はドレインの他方が列信号線と接続された遮断トランジスタとを備え、電荷蓄積部の電荷を排出する第１の期間において、遮断トランジスタを導通状態にする第３のゲート電位と遮断トランジスタを非導通状態にする第４のゲート電位の間の電位が遮断トランジスタのゲートに印加され、且つ、リセットトランジスタを導通状態にする第１のゲート電位がリセットトランジスタのゲートに印加され、且つ、電源線は基準電位に接続され、且つ、列信号線は第２の電源電圧に接続され、第１の期間の後、電荷蓄積部に対して負帰還が行われる第２の期間において、第１のゲート電位とリセットトランジスタを非導通状態とする第２のゲート電位の間の電位がリセットトランジスタのゲートに印加され、且つ、第４のゲート電位が遮断トランジスタのゲートに印加される。
【００１０】
本発明に係る固体撮像装置によれば、負帰還増幅回路を用いてｋＴＣノイズを大幅に低減できる。
【図面の簡単な説明】
【００１１】
【図１】図１は、本発明の実施形態に係る固体撮像装置の全体構成を示すブロック図である。
【図２】図２は、本発明の実施形態に係る固体撮像装置の断面図である。
【図３】図３は、第１の実施形態に係る固体撮像装置の画素および制御回路の回路図である。
【図４】図４は、第１の実施形態に係る固体撮像装置の駆動方法を示すタイミングチャートである。
【図５】図５は、第２の実施形態に係る固体撮像装置の画素および制御回路の回路図である。
【図６】図６は、第２の実施形態に係る固体撮像装置の駆動方法を示すタイミングチャートである。
【図７】図７は、第３の実施形態に係る固体撮像装置の画素および制御回路の回路図である。
【図８】図８は、第３の実施形態に係る固体撮像装置の駆動方法を示すタイミングチャートである。
【図９】図９は、第４の実施形態に係る固体撮像装置の画素および制御回路の回路図である。
【図１０】図１０は、第４の実施形態に係る固体撮像装置の駆動方法を示すタイミングチャートである。
【図１１】図１１は、第５の実施形態に係る固体撮像装置の画素および制御回路の回路図である。
【図１２】図１２は、第５の実施形態に係る固体撮像装置の駆動方法を示すタイミングチャートである。
【図１３】図１３は、第６の実施形態に係る固体撮像装置の画素および制御回路の回路図である。
【図１４】図１４は、第６の実施形態に係る固体撮像装置の駆動方法を示すタイミングチャートである。
【図１５】図１５は、特許文献２に開示された単位画素とその周辺回路を示す図である。
【発明を実施するための形態】
【００１２】
以下、本発明に係る固体撮像装置およびその駆動方法の実施形態について、図面を参照しながら説明する。説明の簡略化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。なお、本発明は以下の実施形態に限定されない。
【００１３】
（第１の実施形態）
第１の実施形態に係る固体撮像装置の全体構成を説明する。
【００１４】
図１は、第１の実施形態に係る固体撮像装置の全体構成を示すブロック図である。同図に記載された固体撮像装置１は、半導体基板上に複数の画素１０が行列状に配置された画素部１２と、行信号駆動回路１３ａおよび１３ｂと、列毎に配置された列アンプ回路１４と、各列に配置された相関二重サンプリング（ＣＤＳ）回路などのノイズキャンセル回路１５と、水平駆動回路１６と、出力段アンプ１７とを備える。
【００１５】
図２は、第１の実施形態に係る固体撮像装置の３画素分の構造断面図である。なお、実際の固体撮像装置には、画素部１２に、例えば、１０００万画素が行列状に配置されている。図２に示すように、固体撮像装置１は、マイクロレンズ１０１と、赤色カラーフィルタ１０４と、緑色カラーフィルタ１０３と、青色カラーフィルタ１０２と、保護膜１０５と、平坦化膜１０６と、上部電極１０７と、光電変換膜１０８と、電荷ブロッキング層１０９と、電極間絶縁膜１１０と、下部電極１１１と、配線間絶縁膜１１２と、給電層１１３と、配線層１１４と、半導体基板１１８と、ウェル１１９と、ＳＴＩ領域（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）１２０と、層間絶縁層１２１とを備える。
【００１６】
半導体基板１１８は、例えばシリコン基板である。また、Ｐ型のウェル１１９が、半導体基板１１８に形成されている。また、ウェル１１９には、素子間を電気的に分離するＳＴＩ領域１２０が形成されている。ＳＴＩ領域１２０はＳｉＯ２で構成されていても良いし、高濃度のＰ型の不純物を注入した分離領域で構成されていても良い。ウェル１１９内には信号読み出し回路として、電荷蓄積部１１５と、増幅トランジスタ１１６と、リセットトランジスタ１１７と、図示されてはいないが同一画素内に形成されている遮断トランジスタとが形成されている。なお、ウェル１１９の導電型をＰ型と設定したが、Ｎ型であっても良い。
【００１７】
マイクロレンズ１０１は、入射光を効率よく集光するために、固体撮像装置１の最表面に、画素１０ごとに形成されている。
【００１８】
赤色カラーフィルタ１０４、緑色カラーフィルタ１０３および青色カラーフィルタ１０２は、カラー画像を撮像するために形成されている。また、赤色カラーフィルタ１０４、緑色カラーフィルタ１０３および青色カラーフィルタ１０２は、各マイクロレンズ１０１の直下、かつ保護膜１０５内に形成されている。１０００万画素分にわたって集光ムラおよび色ムラのないマイクロレンズ１０１およびカラーフィルタ群を形成するために、これらの光学素子は平坦化膜１０６上に形成されている。平坦化膜１０６は、例えば、ＳｉＮで構成される。
【００１９】
上部電極１０７は、平坦化膜１０６下であって、光電変換膜１０８の下部電極１１１と反対側の面に、画素部１２の全面にわたって形成されている。この上部電極１０７は可視光を透過する透明電極である。例えば、上部電極１０７はＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）で構成される。
【００２０】
光電変換膜１０８は光を信号電荷に変換する。具体的には、光電変換膜１０８は、上部電極１０７の下に形成されており、高い光吸収能を有する有機分子で構成されている。また、光電変換膜１０８の厚さは、例えば、約５００ｎｍである。また、光電変換膜１０８は、例えば、真空蒸着法を用いて形成される。上記有機分子は波長約４００ｎｍから約７００ｎｍの可視光全域にわたって高い光吸収能を有する。
【００２１】
電荷ブロッキング層１０９は、光電変換膜１０８の下に形成されており、入射光の光電変換によって発生した信号電荷を伝導するとともに、下部電極１１１からの電荷注入を阻止する。この電荷ブロッキング層１０９は、高い平坦度を有する電極間絶縁膜１１０と下部電極１１１上に形成されている。電荷ブロッキング層１０９は、例えば、有機材料で構成されている。
【００２２】
複数の下部電極１１１は、半導体基板１１８の上方であって、光電変換膜１０８の半導体基板１１８側の面に、行列状に配置された画素電極である。また、複数の下部電極１１１は、各々が約０．２μｍの間隔で電気的に分離されている。具体的には、下部電極１１１は、電極間絶縁膜１１０間に形成されており、光電変換膜１０８で発生した信号電荷を収集する。この下部電極１１１は、例えば、ＴｉＮで構成される。また、下部電極１１１は、平坦化された厚さ約１００ｎｍの配線間絶縁膜１１２上に形成されている。
【００２３】
電極間絶縁膜１１０の下方、かつ配線間絶縁膜１１２下に給電層１１３が設けられている。この給電層１１３は、例えば、Ｃｕで構成される。具体的には、給電層１１３は、隣接する下部電極１１１の間、かつ下部電極１１１と半導体基板１１８との間に形成されている。また、給電層１１３には、下部電極１１１とは独立した電位を供給可能である。具体的には、光電変換膜１０８が光電変換を行う露光動作時、および信号読み出し回路が信号電荷量に応じた画素信号を生成する読み出し動作時に、給電層１１３に、信号電荷を排出するための電位が供給される。例えば、信号電荷が正孔の場合には正電圧が印加される。この構成により、各画素に、隣接画素から信号電荷が混入することを防止できる。なお、給電層１１３への電圧印加の制御は、例えば、固体撮像装置１が備える制御部（図示せず）により行われる。
【００２４】
配線層１１４は、信号読み出し回路の電荷蓄積部１１５および増幅トランジスタ１１６のゲートに接続されている。電荷蓄積部１１５は、下部電極１１１と電気的に接続され、光電変換膜１０８からの信号電荷を蓄積する電荷蓄積部であり、さらに、リセットトランジスタ１１７のソース又はドレインの一方を兼ねている。ウェル１１９に形成された信号読み出し回路は、複数の下部電極１１１の各々に発生する電流又は電圧の変化を検知することにより、信号電荷量に応じた画素信号を生成する。
【００２５】
図３は、第１の実施形態における、画素部１２のｍ（ｍは自然数）行ｎ（ｎは自然数）列に属する画素１０の回路およびその制御回路の一例を表した図である。
【００２６】
画素１０は、入射光に応じた信号電荷を生成する光電変換部３０１と、光電変換部３０１と接続された電荷蓄積部１１５と、増幅トランジスタ１１６と、遮断トランジスタ３０２、リセットトランジスタ１１７とを有する。画素部１２は列毎に、第１の電源電圧ＶＤＤ１又は基準電位のいずれかに接続される電源線３０５と、第２の電源電圧ＶＤＤ２又は画素からの信号を出力する信号出力部のいずれかに接続される列信号線３０４とを備えている。また、同じ列に属する画素１０は、列信号線３０４に共通に接続されている。さらに、同じ列に属する画素１０は、電源線３０５に共通に接続されている。なお、本明細書では、第１の電源電圧ＶＤＤ１と第２の電源電圧ＶＤＤ２を分けて記載しているが、同一の電源電圧であってもよい。
【００２７】
光電変換部３０１は、上部電極１０７と、光電変換膜１０８と、下部電極１１１とを有している。光電変換部３０１は、入射光を光電変換することにより、入射光量に応じた信号電荷を生成する。上部電極１０７は、所定のバイアスレベルにバイアスされているため、下部電極１１１を介して電荷蓄積部１１５に信号電荷を移送できる。
【００２８】
増幅トランジスタ１１６のゲートは、電荷蓄積部１１５と接続されている。増幅トランジスタ１１６のソース又はドレインの一方は、電源線３０５に接続されている。増幅トランジスタ１１６は、信号電荷に応じた電圧を出力する。
【００２９】
リセットトランジスタ１１７のソース又はドレインの一方は、電荷蓄積部１１５に接続されている。リセットトランジスタ１１７のソース又はドレインの他方３０３及び増幅トランジスタ１１６のソース又はドレインの他方は、遮断トランジスタ３０２のソース又はドレインの一方と接続されている。リセットトランジスタ１１７は、電荷蓄積部１１５の電位をリセットする。
【００３０】
遮断トランジスタ３０２のソース又はドレインの一方は、リセットトランジスタ１１７のソース又はドレインの他方３０３に接続されている。遮断トランジスタ３０２のソース又はドレインの他方は、列信号線３０４に接続されている。遮断トランジスタ３０２は、増幅トランジスタ１１６からの出力電圧を列信号線３０４に出力する第１の動作と、増幅トランジスタ１１６と列信号線３０４とを非導通状態にする第２の動作と、抵抗として働く第３の動作とを行う。
【００３１】
電源線３０５の一端は、ターミナルＴＥ１を介して第１の電源電圧ＶＤＤ１（端子Ａ）又は基準電位（端子Ｂ）に接続されている。
【００３２】
列信号線３０４の一端は、ターミナルＴＥ２を介して信号出力部（端子Ｃ）又は第２の電源電圧ＶＤＤ２（端子Ｄ）に接続されている。
【００３３】
なお、第１の実施形態では、画素１０を構成するトランジスタはＮＭＯＳトランジスタであるとしたが、この極性は反転しても良い。すなわち、画素１０を構成するトランジスタがＰＭＯＳトランジスタであっても良い。
【００３４】
図４は、図３に示した画素１０を含むｍ行目の画素及びその制御回路の駆動方法を示したタイミングチャートである。本明細書において、ＮＭＯＳトランジスタのゲートに印加される「ハイレベル」の電位とは、ＮＭＯＳトランジスタを導通状態にさせるゲート電位のことである。また、ＮＭＯＳトランジスタのゲートに印加される「ローレベル」の電位とは、ＮＭＯＳトランジスタを非導通状態にさせるゲート電位のことである。ＰＭＯＳトランジスタの場合は、「ハイレベル」と「ローレベル」が入れ替わる。
【００３５】
本明細書では、リセットトランジスタを導通状態にさせるゲート電位のことを「第１のゲート電位」、リセットトランジスタを非導通状態にさせるゲート電位のことを「第２のゲート電位」とも定義する。同様に、遮断トランジスタを導通状態にさせるゲート電位のことを「第３のゲート電位」、遮断トランジスタを非導通状態にさせるゲート電位のことを「第４のゲート電位」、選択トランジスタを導通状態にさせるゲート電位のことを「第５のゲート電位」、選択トランジスタを非導通状態にさせるゲート電位のことを「第６のゲート電位」とも定義する。
【００３６】
リセットトランジスタ制御線３０６からリセットトランジスタ１１７のゲートに制御信号Ｓ３０６が印加される。遮断トランジスタ制御線３０７から遮断トランジスタ３０２のゲートに制御信号Ｓ３０７が印加される。
【００３７】
次に、図４のタイミングチャートを時系列に沿って説明する。
【００３８】
まず電荷蓄積部１１５の電荷を排出する第１の期間（時刻ｔ１〜ｔ２：プレリセット期間）では、電源線３０５はターミナルＴＥ１を介して基準電位（端子Ｂ）と接続されている。列信号線３０４はターミナルＴＥ２を介して第２の電源電圧ＶＤＤ２（端子Ｄ）と接続されている。制御信号Ｓ３０６はハイレベル（第１のゲート電位）であるため、リセットトランジスタ１１７は導通状態である。また、制御信号Ｓ３０７はハイレベル（第３のゲート電位）とローレベル（第４のゲート電位）の間の電位であるため、遮断トランジスタ３０２は抵抗として働く。この時、第２の電源電圧ＶＤＤ２から遮断トランジスタ３０２の抵抗による電圧降下分を差し引いた電圧が電荷蓄積部１１５と、リセットトランジスタ１１７のソース又はドレインの他方３０３の電位Ｓ３０３に印加される。
【００３９】
次に、第１の期間（プレリセット期間）の後、電荷蓄積部１１５に対して負帰還が行われる第２の期間（時刻ｔ２〜ｔ４：フィードバックリセット期間）では、制御信号Ｓ３０６はハイレベルとローレベルの間の電圧に設定されるため、リセットトランジスタ１１７のチャネル抵抗は増加する。電荷蓄積部１１５で発生するｋＴＣノイズの帯域幅は時定数ＲＣ（Ｒ：抵抗値、Ｃ：容量）の逆数で表されるため、リセットトランジスタ１１７のチャネル抵抗Ｒが大きくなると、ｋＴＣノイズの帯域幅は小さくなる。制御信号Ｓ３０７はローレベルであるため、遮断トランジスタ３０２は非導通状態である。また、電源線３０５は依然として基準電位（端子Ｂ）に接続されている。なお、このとき、遮断トランジスタ３０２は非導通状態であるため、列信号線３０４は信号出力部（端子Ｃ）と第２の電源電圧ＶＤＤ２（端子Ｄ）のどちらに接続されていても良い。本実施形態では、列信号線３０４を第２の電源電圧ＶＤＤ２に接続している。
【００４０】
時刻ｔ２から、増幅トランジスタ１１６を介して、リセットトランジスタ１１７のソース又はドレインの他方３０３から、基準電位（端子Ｂ）への放電が起こる。そのため、リセットトランジスタ１１７のソース又はドレインの他方３０３の電位Ｓ３０３が下がる。
【００４１】
時刻ｔ３では、電位Ｓ３０３がリセットトランジスタ１１７のゲート下のチャネル電位よりも低くなるため、リセットトランジスタ１１７のソース又はドレインの他方３０３からリセットトランジスタ１１７を介した電荷蓄積部１１５へのキャリアの注入が行われる。
【００４２】
このとき、増幅トランジスタ１１６のゲートを入力として、非導通状態の遮断トランジスタ３０２を負荷とみなした増幅回路の負帰還により、逆位相の信号が送られるため電荷蓄積部１１５のｋＴＣノイズを打ち消すことができる。一般に増幅回路の周波数特性は、ローパス・フィルタの特徴を示すため、当該増幅回路の動作帯域外では利得は低下してしまう。そのため、ｋＴＣノイズの帯域幅を当該増幅回路の動作帯域内に落とすことにより、当該増幅回路の利得の低下を防げる。
【００４３】
さらに、当該増幅回路の負荷である遮断トランジスタ３０２は非導通状態になっているため、特許文献２とは異なり、チャネル長変調効果係数の影響を受けず、抵抗値を無限大とみなせる。当該増幅回路の利得は、遮断トランジスタ３０２の抵抗値に比例するため、負帰還回路であっても、利得を大きくできる。この結果、特許文献２に示した回路と比べて、電荷蓄積部１１５のｋＴＣノイズをより低減できる。
【００４４】
また、特許文献２の方式の場合、リセット時に流れる電流は１画素あたり６ｕＡほどである。そのため、例えば、１２００万画素を同時にリセット、つまりグローバルリセットすると７２Ａもの電流が必要になるため、通常の電源では実質的に不可能である。他方、本実施形態に係る回路は、画素１０が遮断トランジスタ３０２によって第２の電源電圧ＶＤＤ２から切り離されているため、流れる電流は光電変換部３０１もしくはソース又ドレインの他方３０３の容量の放電のみである。よって、リセット時に流れる電流は１画素あたり１００ｐＡ程度に抑えられるため、グローバルリセットが実現できる。その結果、高速に動く被写体の静止画再生における画像ひずみの発生が抑えられる。
【００４５】
次に、第２の期間（フィードバックリセット期間）の後、光電変換部３０１で信号電荷を生成する第３の期間（時刻ｔ４〜ｔ５：露光期間）では、光電変換部３０１と、列信号線３０４及び電源線３０５とは電気的に接続されていないため、電源線３０５は第１の電源電圧（端子Ａ）と基準電位（端子Ｂ）のどちらに接続されていてもよいし、列信号線３０４は信号出力部（端子Ｃ）と第２の電源電圧ＶＤＤ２（端子Ｄ）のどちらに接続されていてもよい。本実施形態では、次の読み出し準備のため、電源線３０５はターミナルＴＥ１を介して第１の電源電圧ＶＤＤ１（端子Ａ）に接続され、列信号線３０４はターミナルＴＥ２を介して信号出力部（端子Ｃ）に接続される。
【００４６】
また、このとき制御信号Ｓ３０６および制御信号Ｓ３０７はともにローレベルであるため、リセットトランジスタ１１７および遮断トランジスタ３０２は非導通状態である。
【００４７】
次に、第３の期間（露光期間）の後、ｍ行に配置された画素１０の信号電荷に応じた画素信号を列信号線３０４に読み出す第４の期間（時刻ｔ６〜ｔ７：画素信号読み出し期間）では、制御信号Ｓ３０６はローレベルであるため、リセットトランジスタ１１７は非導通状態である。また制御信号Ｓ３０７がハイレベルであるため、ｍ行目の画素１０の遮断トランジスタ３０２が導通状態になる。この結果、ｍ行目の画素１０の光電変換部３０１で生成された信号電荷量に応じた画素信号が、列信号線３０４に読み出される。このとき、電源線３０５はターミナルＴＥ１を介して第１の電源電圧ＶＤＤ１（端子Ａ）に接続され、列信号線３０４はターミナルＴＥ２を介して信号出力部（端子Ｃ）に接続される。
【００４８】
次に、第４の期間（画素信号読み出し期間）の後、ｍ行に配置された画素１０の電荷蓄積部１１５の電位をリセットする第５の期間（時刻ｔ７〜ｔ８：ｍ行目画素リセット）では、時刻ｔ１からｔ４と同様の駆動により、ｍ行目の画素１０の電荷蓄積部１１５の電位がリセットされる。
【００４９】
次に、第５の期間（ｍ行目画素リセット）の後、ｍ行に配置された画素１０のリセット信号を列信号線３０４に読み出す第６の期間（時刻ｔ８〜：ｍ行目画素リセット信号読み出し）では、ローレベルの電位がｍ行に配置された画素１０のリセットトランジスタ１１７のゲートに印加される。ハイレベルの電位がｍ行に配置された画素１０の遮断トランジスタ３０２のゲートに印加される。電源線３０５はターミナルＴＥ１を介して第１の電源電圧ＶＤＤ１（端子Ａ）に接続される。列信号線３０４はターミナルＴＥ２を介して信号出力部（端子Ｃ）に接続されるため、画素１０からのリセット信号が列信号線３０４に読み出される。
【００５０】
そして、第４の期間で読み出された画素信号と、第６の期間で読み出されたリセット信号との差分が、ノイズキャンセル回路１５にて得られる。
【００５１】
第１の実施形態に係る固体撮像装置は、電荷蓄積部１１５のリセットの際に、遮断トランジスタ３０２を非導通状態とするため、負帰還回路の利得を大きくできる。この結果、従来の回路と比較して、高いｋＴＣノイズ抑圧効果を実現できる。
【００５２】
（第２の実施形態）
図５は、第２の実施形態における、画素部１２のｍ（ｍは自然数）行ｎ（ｎは自然数）列に属する画素１０の回路およびその制御回路の一例を表した図である。
【００５３】
第１の実施形態に係る回路構成と異なるのは、増幅トランジスタ１１６が、選択トランジスタ５０１を介して遮断トランジスタ３０２と接続されている点である。つまり、選択トランジスタ５０１のソース又はドレインの一方は、増幅トランジスタ１１６のソース又はドレインの他方と接続されている。選択トランジスタ５０１のソース又はドレインの他方は、遮断トランジスタ３０２のソース又はドレインの一方と接続されている。また、選択トランジスタ５０１のソース又はドレインの他方は、リセットトランジスタ１１７のソース又はドレインの他方３０３と接続されている。
【００５４】
図６は、図５に示した画素１０を含むｍ行目の画素およびその制御回路の駆動方法を示したタイミングチャートである。選択トランジスタ制御線５０２から選択トランジスタ５０１のゲートに制御信号Ｓ５０２が印加される。
【００５５】
図６のタイミングチャートを時系列に沿って説明する。
【００５６】
まず電荷蓄積部１１５の電荷を排出する第１の期間（時刻ｔ１〜ｔ２：プレリセット期間）では、電源線３０５はターミナルＴＥ１を介して基準電位（端子Ｂ）と接続されている。列信号線３０４はターミナルＴＥ２を介して第２の電源電圧ＶＤＤ２（端子Ｄ）と接続されている。制御信号Ｓ５０２はハイレベル（第５のゲート電位）であるため、選択トランジスタ５０１は導通状態である。また、制御信号Ｓ３０７はハイレベル（第３のゲート電位）とローレベル（第４のゲート電位）の間の電位であるため、遮断トランジスタ３０２は抵抗として働く。この時、第２の電源電圧ＶＤＤ２から遮断トランジスタ３０２の抵抗による電圧降下分を差し引いた電圧が電荷蓄積部１１５と、リセットトランジスタ１１７のソース又はドレインの他方３０３の電位Ｓ３０３と、選択トランジスタ５０１のソース又はドレインの一方に印加される。
【００５７】
次に、第１の期間（プレリセット期間）の後、電荷蓄積部１１５に対して負帰還が行われる第２の期間（時刻ｔ２〜ｔ４：フィードバックリセット期間）では、制御信号Ｓ５０２は、ハイレベルとローレベル（第６のゲート電位）の間の電圧に設定されるため、選択トランジスタ５０１はカスコードトランジスタとして働く。制御信号Ｓ３０６は、ハイレベル（第１のゲート電位）とローレベル（第２のゲート電位）の間の電位に設定されるため、リセットトランジスタ１１７のチャネル抵抗は増加するため、ｋＴＣノイズの帯域幅は小さくなる。制御信号Ｓ３０７はローレベルであるため、遮断トランジスタ３０２は非導通状態に設定される。また、電源線３０５は依然として基準電位（端子Ｂ）に接続されている。なお、このとき、遮断トランジスタ３０２は非導通状態であるため、列信号線３０４は信号出力部（端子Ｃ）と第２の電源電圧ＶＤＤ２（端子Ｄ）のどちらに接続されていても良い。本実施形態では、列信号線３０４を第２の電源電圧ＶＤＤ２に接続している。
【００５８】
時刻ｔ２では、増幅トランジスタ１１６を介して、リセットトランジスタ１１７のソース又はドレインの他方３０３から、基準電位（端子Ｂ）への放電が起こる。そのため、リセットトランジスタ１１７のソース又はドレインの他方３０３の電位Ｓ３０３が下がる。
【００５９】
時刻ｔ３では、電位Ｓ３０３がリセットトランジスタ１１７のゲート下のチャネル電位よりも低くなるため、リセットトランジスタ１１７のソース又はドレインの他方３０３からリセットトランジスタ１１７を介した電荷蓄積部１１５へのキャリアの注入が行われる。
【００６０】
このとき、増幅トランジスタ１１６のゲートを入力として、選択トランジスタ５０１をカスコードトランジスタとして、非導通状態の遮断トランジスタ３０２を負荷とみなしたカスコード増幅回路の負帰還により、逆位相の信号が送られるため電荷蓄積部１１５のｋＴＣノイズを打ち消すことができる。
【００６１】
さらに、当該増幅回路の負荷である遮断トランジスタ３０２は非導通状態になっているため、チャネル長変調効果係数の影響を受けず、抵抗値を無限大とみなせる。当該増幅回路の利得は、遮断トランジスタ３０２の抵抗値に比例するため、負帰還回路であっても、利得を大きくできる。加えて、選択トランジスタ５０１をカスコードトランジスタとして動作させるため、増幅トランジスタ１１６の、みかけのソースドレインコンダクタンスを小さくできる。このため、第１の実施形態よりも、さらに利得を大きくすることができる。この結果、第１の実施形態に係る回路と比べて、電荷蓄積部１１５のｋＴＣノイズをより低減できる。
【００６２】
また、第１の実施形態と同様の原理によって、グローバルリセットが実現できる。その結果、高速に動く被写体の静止画再生における画像ひずみの発生が抑えられる。
【００６３】
次に、第２の期間（フィードバックリセット期間）の後、光電変換部３０１で信号電荷を生成する第３の期間（時刻ｔ４〜ｔ５：露光期間）、光電変換部３０１と、列信号線３０４及び電源線３０５とは電気的に接続されていないため、電源線３０５は第１の電源電圧（端子Ａ）と基準電位（端子Ｂ）のどちらに接続されていてもよいし、列信号線３０４は信号出力部（端子Ｃ）と第２の電源電圧ＶＤＤ２（端子Ｄ）のどちらに接続されていてもよい。本実施形態では、次の読み出し準備のため、電源線３０５はターミナルＴＥ１を介して第１の電源電圧ＶＤＤ１（端子Ａ）に接続され、列信号線３０４はターミナルＴＥ２を介して信号出力部（端子Ｃ）に接続される。
【００６４】
次に、第３の期間（露光期間）の後、ｍ行に配置された画素１０の信号電荷に応じた画素信号を列信号線３０４に読み出す第４の期間（時刻ｔ６〜ｔ７：画素信号読み出し期間）では、制御信号Ｓ５０２がハイレベルになるため、ｍ行目の画素１０の選択トランジスタ５０１が導通状態になる。また、制御信号Ｓ３０７はハイレベルであるため、遮断トランジスタ３０２も依然として導通状態である。この結果、ｍ行目の複数の画素の光電変換部３０１で生成された信号電荷量に応じた画素信号が、列信号線３０４に読み出される。このとき、電源線３０５はターミナルＴＥ１を介して第１の電源電圧ＶＤＤ１（端子Ａ）に接続され、列信号線３０４はターミナルＴＥ２を介して信号出力部（端子Ｃ）に接続される。
【００６５】
次に、第４の期間（画素信号読み出し期間）の後、ｍ行に配置された画素１０の電荷蓄積部１１５の電位をリセットする第５の期間（時刻ｔ７〜ｔ８：ｍ行目画素リセット）では、時刻ｔ１からｔ４と同様の駆動により、ｍ行目の画素１０の電荷蓄積部１１５の電位がリセットされる。
【００６６】
次に、第５の期間（ｍ行目画素リセット）の後、ｍ行に配置された画素１０のリセット信号を列信号線３０４に読み出す第６の期間（時刻ｔ８〜：ｍ行目画素リセット信号読み出し）では、ローレベルの電位がｍ行に配置された画素１０のリセットトランジスタ１１７のゲートに印加される。ハイレベルの電位がｍ行に配置された画素１０の遮断トランジスタ３０２のゲートと選択トランジスタ５０１のゲートに印加される。電源線３０５は、ターミナルＴＥ１を介して第１の電源電圧ＶＤＤ１（端子Ａ）に接続される。列信号線３０４は、ターミナルＴＥ２を介して信号出力部（端子Ｃ）に接続されるため、画素１０からの信号が列信号線３０４に読み出される。
【００６７】
そして、第４の期間で読み出された画素信号と、第６の期間で読み出されたリセット信号との差分が、ノイズキャンセル回路１５にて得られる。
【００６８】
第２の実施形態に係る固体撮像装置は、電荷蓄積部１１５のリセットの際に負帰還カスコード増幅回路を構成するため、利得を大きくとることができる。このため、第１の実施形態に係る固体撮像装置よりも、さらに高いｋＴＣノイズ抑圧効果を実現できる。
【００６９】
（第３の実施形態）
次に、第３の実施形態について説明する。
【００７０】
図７は、第３の実施形態における、画素部１２のｍ（ｍは自然数）行ｎ（ｎは自然数）列に属する画素１０の回路およびその制御回路の一例を表した図である。
【００７１】
画素部１２は列毎に、基準電位に接続され、又は、画素１０からの画素信号を出力する列信号線７０２と、第３の電源電圧ＶＤＤ３に接続された電源線７０１とを備える。増幅トランジスタ１１６のソース又はドレインの一方は、列信号線７０２に接続されている。遮断トランジスタ３０２のソース又はドレインの他方は、電源線７０１に接続されている。列信号線７０２の一端は、ターミナルＴＥ３を介して、信号出力部（端子Ｅ）又は基準電位（端子Ｆ）に接続される。列毎に設けられた電源線７０１および列信号線７０２は、ｎ列に属する複数の画素１０に対し、共通に接続されている。
【００７２】
第３の実施形態に係る回路では、第２の実施形態に係る回路と比較してスイッチの数を少なくできるため、固体撮像素子の微細化に有利である。
【００７３】
図８は、図７に示した画素１０を含むｍ行目の画素およびその制御回路の駆動方法を示したタイミングチャートである。
【００７４】
図８のタイミングチャートを時系列に沿って説明する。
【００７５】
まず、電荷蓄積部の電荷を排出する第１の期間（時刻ｔ１〜ｔ２：プレリセット期間）では、列信号線７０２はターミナルＴＥ３を介して基準電位（端子Ｆ）と接続されている。制御信号Ｓ５０２はハイレベル（第５のゲート電位）であるため、選択トランジスタ５０１は導通状態である。Ｓ３０６はハイレベル（第１のゲート電位）であるため、リセットトランジスタ１１７は導通状態である。制御信号Ｓ３０７は、ハイレベル（第３のゲート電位）とローレベル（第４のゲート電位）の間の電位であるため、遮断トランジスタ３０２は抵抗として働く。この時、第３の電源電圧ＶＤＤ３から遮断トランジスタ３０２の抵抗による電圧降下分を差し引いた電圧が電荷蓄積部１１５と、リセットトランジスタ１１７のソース又はドレインの他方３０３の電位Ｓ３０３と、選択トランジスタ５０１のソース又はドレインの一方に印加される。
【００７６】
次に、第１の期間（プレリセット期間）の後、電荷蓄積部１１５に対して負帰還が行われる第２の期間（時刻ｔ２〜ｔ４：フィードバックリセット期間）では、制御信号Ｓ５０２は、ハイレベルとローレベル（第６のゲート電位）の間の電圧に設定されるため、選択トランジスタ５０１はカスコードトランジスタとして働く。制御信号Ｓ３０６は、ハイレベルとローレベル（第２のゲート電位）の間の電位に設定されるため、リセットトランジスタ１１７のチャネル抵抗は増加する。その結果、電荷蓄積部１１５で発生するｋＴＣノイズの帯域幅が低くなる。制御信号Ｓ３０７はローレベルであるため、遮断トランジスタ３０２は非導通状態に設定される。また、列信号線７０２は依然として基準電位に接続されている。
【００７７】
時刻ｔ２では、全ての画素１０で電荷蓄積部１１５のノイズ抑圧動作が行われる。増幅トランジスタ１１６を介して、リセットトランジスタ１１７のソース又はドレインの他方３０３から、基準電位（端子Ｆ）への放電が起こる。そのため、リセットトランジスタ１１７のソース又はドレインの他方３０３の電位Ｓ３０３が下がる。
【００７８】
時刻ｔ３では、電位Ｓ３０３がリセットトランジスタ１１７のゲート下のチャネル電位よりも低くなると、リセットトランジスタ１１７のソース又はドレインの他方３０３からリセットトランジスタ１１７を介した電荷蓄積部１１５へのキャリアの注入が行われる。
【００７９】
このとき、増幅トランジスタ１１６のゲートを入力として、選択トランジスタ５０１をカスコードトランジスタとして、非導通状態の遮断トランジスタ３０２を負荷とみなしたカスコード増幅回路の負帰還により、逆位相の信号が送られるため電荷蓄積部１１５のｋＴＣノイズを打ち消すことができる。
【００８０】
さらに当該増幅回路の負荷である遮断トランジスタ３０２は非導通状態になっているため、チャネル長変調効果係数の影響を受けず、抵抗値を無限大とみなせる。当該増幅回路の利得は、遮断トランジスタ３０２の抵抗値に比例するため、負帰還回路であっても、利得を大きくできる。加えて、選択トランジスタ５０１をカスコードトランジスタとして動作させるため、増幅トランジスタ１１６の、みかけのソースドレインコンダクタンスを小さくできる。このため、第１の実施形態よりも、さらに利得を大きくすることができる。この結果、第１の実施形態に係る回路と比べて、電荷蓄積部１１５のｋＴＣノイズをより低減できる。
【００８１】
また、第１の実施形態と同様の原理によって、グローバルリセットが実現できる。その結果、高速に動く被写体の静止画再生における画像ひずみの発生が抑えられる。
【００８２】
次に、第２の期間（フィードバックリセット期間）の後、光電変換部３０１で信号電荷を生成する第３の期間（時刻ｔ４〜ｔ５：露光期間）では、制御信号Ｓ３０６と制御信号Ｓ５０２がローレベルになるため、リセットトランジスタ１１７と選択トランジスタ５０１は非導通状態となる。このとき、列信号線７０２は、信号読み出し動作に備えて、ターミナルＴＥ３を介して信号出力部（端子Ｅ）に接続される。
【００８３】
次に、第３の期間（露光期間）の後、ｍ行に配置された画素１０の信号電荷に応じた画素信号を列信号線７０２に読み出す第４の期間（時刻ｔ６〜ｔ７：画素信号読み出し期間）では、制御信号Ｓ５０２がハイレベルになるため、ｍ行目の画素１０の選択トランジスタ５０１が導通状態になる。この結果、ｍ行目の複数の画素の光電変換部３０１で生成された信号電荷量に応じた画素信号が、列信号線７０２に読み出される。
【００８４】
次に、第４の期間（画素信号読み出し期間）の後、ｍ行に配置された画素１０の電荷蓄積部１１５の電位をリセットする第５の期間（時刻ｔ７〜ｔ８：ｍ行目画素リセット）では、時刻ｔ１からｔ４と同様の駆動により、ｍ行目の画素１０の電荷蓄積部１１５の電位がリセットされる。
【００８５】
次に、第５の期間（ｍ行目画素リセット）の後、ｍ行に配置された画素１０のリセット信号を列信号線７０２に読み出す第６の期間（時刻ｔ８〜：ｍ行目画素リセット信号読み出し）において、ローレベルの電位がｍ行に配置された画素１０のリセットトランジスタ１１７のゲートに印加される。ハイレベルの電位がｍ行に配置された画素１０の遮断トランジスタ３０２のゲートと選択トランジスタ５０１のゲートに印加されるため、遮断トランジスタ３０２と選択トランジスタ５０１は導通状態となる。列信号線７０２は、ターミナルＴＥ３を介して信号出力部（端子Ｅ）に接続されるため、画素１０からの信号が列信号線７０２に読み出される。
【００８６】
そして、第４の期間で読み出された画素信号と、第６の期間で読み出されたリセット信号との差分が、ノイズキャンセル回路１５にて得られる。
【００８７】
第３の実施形態に係る固体撮像装置は、電荷蓄積部１１５のリセットの際に負帰還カスコード増幅回路を構成するため、利得を大きくとることができる。このため、第１の実施形態に係る固体撮像装置よりも、さらに高いｋＴＣノイズ抑圧効果を実現できる。
【００８８】
（第４の実施形態）
次に、第４の実施形態について説明する。
【００８９】
図９は、第４の実施形態における、画素部１２のｍ（ｍは自然数）行ｎ（ｎは自然数）列に属する画素１０の回路およびその制御回路の一例を表した図である。
【００９０】
電源線９０１は、スイッチＳＷ１を介して、第１の電源電圧ＶＤＤ１（端子Ａ）と基準電位（端子Ｂ）のいずれかに接続される。具体的には、電源線９０１の一端はスイッチＳＷ１を介してターミナルＴＥ１と接続されている。そして、ターミナルＴＥ１を介して、第１の電源電圧ＶＤＤ１（端子Ａ）又は基準電位（端子Ｂ）に接続される。増幅トランジスタ１１６のソース又はドレインの一方は、電源線９０１と接続されている。
【００９１】
列信号線９０２は、さらに、基準電位にも接続できる。具体的には、列信号線９０２の一端は、ターミナルＴＥ４を介して、信号出力部（端子Ｃ）、第２の電源電圧ＶＤＤ２（端子Ｄ）、基準電位（端子Ｇ）のいずれかに接続される。遮断トランジスタ３０２のソース又はドレインの他方は、列信号線９０２と接続されている。
【００９２】
図１０は、図９に示した画素１０を含むｍ行目の画素およびその制御回路の駆動方法を示したタイミングチャートである。
【００９３】
図１０のタイミングチャートを時系列に沿って説明する。
【００９４】
まず、電荷蓄積部の電荷を排出する第１の期間（時刻ｔ１〜ｔ５：プレリセット期間）では、ｍ行に配置された画素１０の電荷蓄積部１１５の電荷を排出するためのプレリセットが行われる。
【００９５】
時刻ｔ１では、ＳＷ１がＯＮ状態であり、電源線９０１はターミナルＴＥ１を介して基準電位（端子Ｂ）と接続される。列信号線９０２はターミナルＴＥ４を介して第２の電源電圧ＶＤＤ２（端子Ｄ）と接続される。制御信号Ｓ５０２はハイレベル（第５のゲート電位）であるため、選択トランジスタ５０１は導通状態である。Ｓ３０６はハイレベル（第１のゲート電位）であるため、リセットトランジスタ１１７は導通状態である。制御信号Ｓ３０７は、ハイレベル（第３のゲート電位）とローレベル（第４のゲート電位）の間の電位であるため、遮断トランジスタ３０２は抵抗として働く。この時、第２の電源電圧ＶＤＤ２から遮断トランジスタ３０２の抵抗による電圧降下分を差し引いた電圧Ｖ1が電荷蓄積部１１５と、リセットトランジスタ１１７のソース又はドレインの他方３０３の電位Ｓ３０３と、選択トランジスタ５０１のソース又はドレインの一方に印加される。このため、閾値電圧が正である増幅トランジスタ１１６は飽和領域で動作する。
【００９６】
時刻ｔ２では、スイッチＳＷ１はＯＦＦになる。つまり、電源線９０１は電気的に浮遊状態となるため、電源線９０１の寄生容量ＣＳＳの電圧は、電圧Ｖ１から増幅トランジスタ１１６の閾値電圧Ｖｔｈ，ａｍｐを引いた電圧、すなわちＶ１−Ｖｔｈ，ａｍｐまで電圧が上昇する。その結果、増幅トランジスタ１１６は非導通状態となる。
【００９７】
時刻ｔ３では、制御信号Ｓ５０２はローレベル（第６のゲート電位）になるため、選択トランジスタ５０１は非導通状態になる。制御信号Ｓ３０６はローレベル（第２のゲート電位）になるため、リセットトランジスタ１１７は非導通状態になる。列信号線９０２はターミナルＴＥ４を介して基準電位（端子Ｇ）に接続される。この時、制御信号Ｓ３０７は、ハイレベルとローレベルの間の電位であるため、遮断トランジスタ３０２は抵抗として働く。遮断トランジスタ３０２を介して、リセットトランジスタ１１７のソース又はドレインの他方３０３から基準電位へ放電が起こるため、リセットトランジスタ１１７のソース又はドレインの他方３０３の電位Ｓ３０３は降下する。
【００９８】
時刻ｔ４では、制御信号Ｓ３０６はハイレベルとローレベルの間の電位Ｖ２になるため、リセットトランジスタ１１７が飽和領域で動作する。制御信号Ｓ３０７はローレベルになるため、遮断トランジスタ３０２は非導通状態となる。選択トランジスタ５０１は依然として非導通状態である。このとき、リセットトランジスタ１１７のソース又はドレインの他方３０３は電気的に浮遊状態となるため、その寄生容量Ｃ０の電圧は、Ｖ２からリセットトランジスタ１１７の閾値電圧Ｖｔｈ，ｒｓｔを引いた電圧、すなわちＶ２−Ｖｔｈ，ｒｓｔまで上昇する。なお、このとき、遮断トランジスタ３０２は非導通状態であるため、列信号線９０２は信号出力部（端子Ｃ）、第２の電源電圧ＶＤＤ２（端子Ｄ）、基準電位（端子Ｇ）のいずれに接続されていてもよい。本実施形態では、列信号線９０２を基準電位に接続している。
【００９９】
次に、第１の期間（プレリセット期間）の後、電荷蓄積部１１５に対して負帰還が行われる第２の期間（時刻ｔ５〜ｔ７：フィードバックリセット期間）では、遮断トランジスタ３０２は、依然として非導通状態である。制御信号Ｓ５０２はハイレベルとローレベルの間の電位に設定されるため、選択トランジスタ５０１はカスコードトランジスタとして働く。制御信号Ｓ３０６は、ハイレベルとローレベルの間のＶｇ，ｒｓｔに設定されるため、リセットトランジスタ１１７のチャネル抵抗は増加する。そのため、電荷蓄積部１１５で発生するｋＴＣノイズの帯域幅が低くなる。そして、選択トランジスタ５０１はカスコードトランジスタとして働くため、増幅トランジスタ１１６の、みかけのソースドレインコンダクタンスを小さくできる。このため、第１の実施形態よりも、さらに利得を大きくすることができる。
【０１００】
時刻ｔ６では、電荷蓄積部１１５のｋＴＣノイズ抑圧動作が行われる。このとき、増幅トランジスタ１１６のゲートを入力として、選択トランジスタ５０１をカスコードトランジスタとして、非導通状態の遮断トランジスタ３０２を負荷とみなしたカスコード増幅回路の負帰還により、逆位相の信号が送られるため電荷蓄積部１１５のｋＴＣノイズを打ち消すことができる。このとき、ｋＴＣノイズの帯域幅を当該増幅回路の動作帯域内に落とすことにより、当該増幅回路の利得の低下を防げる。さらに当該増幅回路の負荷である遮断トランジスタ３０２は非導通状態になっているため、チャネル長変調効果係数の影響を受けず、抵抗値を無限大とみなせる。そのため、負帰還回路であっても、利得を大きくできる。
【０１０１】
この時点では、電源線９０１の電位が電位Ｓ３０３より大きく、且つ、電位Ｓ３０３が電荷蓄積部１１５の電位よりも大きい。そのため、選択トランジスタ５０１と増幅トランジスタ１１６を介して、リセットトランジスタ１１７のソース又はドレインの他方３０３の寄生容量Ｃ０から電源線９０１へ放電される。その結果、リセットトランジスタ１１７のソース又はドレインの他方３０３の電位Ｓ３０３が下がる。なお、電源線９０１の寄生容量ＣＳＳは寄生容量Ｃ０よりも十分大きいため、寄生容量Ｃ０から放電されてくる電荷に対して電圧変化はごくわずかになるため、見かけ上電源として働く。
【０１０２】
この時、増幅トランジスタ１１６を流れる電流Ｉａｍｐは、電荷蓄積部１１５の電圧Ｖｇ，ａｍｐ、電源線９０１の寄生容量ＣＳＳの電圧Ｖｓ，ａｍｐ、増幅トランジスタ１１６の閾値電圧Ｖｔｈ，ａｍｐで決まるため、式１で表される。
【０１０３】
Ｉａｍｐ＝Ｉ０ｅｘｐ｛β（Ｖｇ，ａｍｐ−Ｖｓ，ａｍｐ−Ｖｔｈ，ａｍｐ）｝  （式１）
Ｖｓ，ａｍｐは時刻ｔ３において設定された電圧Ｖ１−Ｖｔｈ，ａｍｐが保持されているため、増幅トランジスタ１１６を流れる電流Ｉａｍｐは、式２で表される。
【０１０４】
Ｉａｍｐ＝Ｉ０ｅｘｐ｛β（Ｖｇ，ａｍｐ−Ｖ１）｝  （式２）
つまり、電流Ｉａｍｐは、増幅トランジスタ１１６の閾値電圧Ｖｔｈ，ａｍｐに依存しなくなる。従って、画素間で閾値電圧のバラツキが存在しても、一定の電流を流すことができる。その結果、画素間の増幅トランジスタ１１６の閾値電圧のバラツキに影響を受けずに、全ての画素１０の電荷蓄積部１１５のｋＴＣノイズ抑圧動作が同様に行える。
【０１０５】
Ｉａｍｐが流れるとリセットトランジスタ１１７のソース又はドレインの他方３０３の電位Ｓ３０３は放電により降下する。リセットトランジスタ１１７を流れる電流Ｉｒｓｔは、制御信号Ｓ３０６（Ｖｇ，ｒｓｔ）、リセットトランジスタ１１７のソース又はドレインの他方３０３の電位Ｓ３０３（Ｖｓ，ｒｓｔ）、リセットトランジスタ１１７の閾値電圧Ｖｔｈ，ｒｓｔによって決まるため、式３で表される。
【０１０６】
Ｉｒｓｔ＝Ｉ０ｅｘｐ｛β（Ｖｇ，ｒｓｔ−Ｖｓ，ｒｓｔ−Ｖｔｈ，ｒｓｔ）｝  （式３）
Ｖｓ，ｒｓｔは、時刻ｔ５においてＶ２−Ｖｔｈ，ｒｓｔに設定されている。そして、寄生容量Ｃ０の放電により、Ｖｓ，ｒｓｔは徐々に降下する。時間をｔとすると、Ｖｓ，ｒｓｔは式４で表される。
【０１０７】
Ｖｓ，ｒｓｔ＝−Ｉａｍｐ×ｔ／Ｃ０＋（Ｖ２−Ｖｔｈ，ｒｓｔ）  （式４）
従ってリセットトランジスタ１１７を流れる電流Ｉｒｓｔは、式５で表される。
【０１０８】
Ｉｒｓｔ＝Ｉ０ｅｘｐ｛β（Ｖｇ，ｒｓｔ＋Ｉａｍｐ×ｔ／Ｃ０−Ｖ２＋Ｖｔｈ，ｒｓｔ−Ｖｔｈ，ｒｓｔ）｝  （式５）
式５を整理すると式６が得られる。
【０１０９】
Ｉｒｓｔ＝Ｉ０ｅｘｐ｛β（Ｖｇ，ｒｓｔ＋Ｉａｍｐ×ｔ／Ｃ０−Ｖ２）｝  （式６）
つまり、電流Ｉｒｓｔは、リセットトランジスタ１１７の閾値電圧Ｖｔｈ，ｒｓｔに依存しなくなる。従って、画素間でリセットトランジスタ１１７の閾値電圧のバラツキが存在しても、一定の電流を流すことができる。その結果、画素間のリセットトランジスタ１１７の閾値電圧のバラツキに影響を受けずに、全ての画素１０の電荷蓄積部１１５のｋＴＣノイズ抑圧動作が同様に行える。
【０１１０】
次に、第２の期間（フィードバックリセット期間）の後、リセット信号を列信号線９０１に読み出す第３の期間（時刻ｔ７〜ｔ８：リセット信号読み出し期間）では、制御信号Ｓ５０２と制御信号Ｓ３０７がともにハイレベルであるため、選択トランジスタ５０１と遮断トランジスタ３０２はともに導通状態となる。ローレベルの電位がリセットトランジスタ１１７のゲートに印加されるため、リセットトランジスタ１１７は非導通状態となる。スイッチＳＷ１がＯＮ状態になり、電源線９０１はターミナルＴＥ１を介して第１の電源電圧ＶＤＤ１（端子Ａ）に接続される。列信号線９０２は、ターミナルＴＥ４を介して、信号出力部（端子Ｃ）に接続されるため、リセット信号が列信号線９０２に読み出される。
【０１１１】
次に、第３の期間（リセット信号読み出し期間）の後、光電変換部３０１で信号電荷を生成する第４の期間（時刻ｔ８〜ｔ９：露光期間）では、制御信号Ｓ５０２がローレベルであるため、選択トランジスタ５０１が非導通状態となる。そして、ｍ行に配置された画素１０の露光期間に入る。このとき、光電変換部３０１と、列信号線９０２及び電源線９０１とは電気的に接続されていないため、電源線９０１は第１の電源電圧ＶＤＤ１（端子Ａ）と基準電位（端子Ｂ）のどちらに接続されていてもよいし、列信号線９０２は信号出力部（端子Ｃ）、第２の電源電圧（端子Ｄ）、基準電位（端子Ｇ）のいずれの端子に接続されていてもよい。本実施形態では、次の読み出し準備のため、電源線９０１はターミナルＴＥ１を介して第１の電源電圧ＶＤＤ１（端子Ａ）に接続され、列信号線９０２はターミナルＴＥ４を介して信号出力部（端子Ｃ）に接続されたままである。
【０１１２】
次に、第４の期間（露光期間）の後、信号電荷に応じた画素信号を読み出す第５の期間（時刻ｔ９以降：信号読み出し期間）では、制御信号Ｓ５０２がハイレベルになるため、選択トランジスタ５０１が導通状態になる。そのため、ｍ行目の複数の画素の光電変換部３０１で生成された信号電荷量に応じた画素信号が列信号線９０２に読み出される。そして、当該画素信号と、時刻ｔ７からｔ８の期間に読み出されたリセット信号との差分をとることにより、ｋＴＣノイズを低減できる。
【０１１３】
そして、第３の期間で読み出されたリセット信号と、第５の期間で読み出された画素信号との差分が、ノイズキャンセル回路１５にて得られる。
【０１１４】
第４の実施形態に係る固体撮像装置において、電荷蓄積部１１５のリセットの際に負帰還カスコード回路を構成するため、利得を大きくとることができる。そのため、高いｋＴＣノイズ抑圧効果を実現できる。また、画素間で増幅トランジスタ１１６の閾値電圧Ｖｔｈ，ａｍｐとリセットトランジスタ１１７の閾値電圧Ｖｔｈ，ｒｓｔのバラツキの影響を受けないため、全ての画素で同様のノイズ抑圧効果を実現出来る。
【０１１５】
（第５の実施形態）
次に、第５の実施形態について説明する。
【０１１６】
図１１は、第５の実施形態における、画素部１２の２ｍ−１（ｍは自然数）行ｎ（ｎは自然数）列に属する画素１０ａの回路、２ｍ行ｎ列に属する画素１０ｂおよびその制御回路の一例を表した図である。画素１０ａおよび１０ｂはそれぞれ、第２の実施形態に係る画素１０と同じ回路構成を有している。
【０１１７】
第５の実施形態では、同じ列内の隣接する画素１０ａ及び１０ｂが、遮断トランジスタ１１０１を共有している点が、第２の実施形態と異なる。なお、遮断トランジスタ１１０１は、同じ行に隣接し、且つ、同じ列に隣接する４画素、又はさらに多くの画素に対して並列に接続されていてもよい。
【０１１８】
図１２は、図１１に示した画素１０ａを含む２ｍ−１行目の画素、画素１０ｂを含む２ｍ行目の画素およびその制御回路の駆動方法を示したタイミングチャートである。遮断トランジスタ制御線１１０２から遮断トランジスタ１１０１のゲートに制御信号Ｓ１１０２が印加される。
【０１１９】
図１２のタイミングチャートを時系列に沿って説明する。
【０１２０】
時刻ｔ１では、奇数行（２ｍ−１行）の全ての画素１０ａの電荷蓄積部１１５ａの電荷を排出するためのプレリセットが開始される。電源線３０５はターミナルＴＥ１を介して基準電位（端子Ｂ）と接続されている。列信号線３０４はターミナルＴＥ２を介して第２の電源電圧ＶＤＤ２（端子Ｄ）と接続されている。奇数行の制御信号Ｓ５０２ａはハイレベル（第５のゲート電位）であるため、奇数行の画素１０ａの選択トランジスタ５０１ａは導通状態である。制御信号Ｓ３０６ａはハイレベル（第１のゲート電位）であるため、リセットトランジスタ１１７ａは導通状態である。制御信号Ｓ１１０２はハイレベル（第３のゲート電位）とローレベル（第４のゲート電位）の間の電位であるため、遮断トランジスタ１１０１は抵抗として働く。この時、第２の電源電圧ＶＤＤ２から遮断トランジスタ１１０１の抵抗による電圧降下分を差し引いた電圧が電荷蓄積部１１５ａと、リセットトランジスタ１１７ａのソース又はドレインの他方３０３の電位Ｓ３０３と、選択トランジスタ５０１ａのソース又はドレインの一方に印加される。
【０１２１】
一方、制御信号Ｓ５０２ｂはローレベル（第６のゲート電位）であるため、偶数行（２ｍ行）の画素１０ｂの選択トランジスタ５０１ｂは非導通状態である。制御信号Ｓ３０６ｂはローレベル（第２のゲート電位）であるため、リセットトランジスタ１１７ｂは非導通状態である。
【０１２２】
時刻ｔ２では、奇数行の全ての画素１０ａでフィードバックリセットが一斉に開始される。奇数行の制御信号Ｓ５０２ａはハイレベルとローレベルの間の電圧に設定されるため、奇数行の選択トランジスタ５０１ａはカスコードトランジスタとして働く。制御信号Ｓ３０６ａはハイレベルとローレベルの間の電圧に設定されるため、リセットトランジスタ１１７ａのチャネル抵抗は増加する。その結果、電荷蓄積部１１５ａで発生するｋＴＣノイズの帯域幅が低くなる。制御信号Ｓ１１０２はローレベルであるため、遮断トランジスタ１１０１は非導通状態に設定される。そして、第２の実施形態と同様の原理によって、画素１０ａで電荷蓄積部１１５ａのノイズ抑圧動作が行われる。そして、リセット時の消費電力も少ないため、グローバルリセットが実現できる。
【０１２３】
時刻ｔ３では、偶数行（２ｍ行）の全ての画素１０ｂの電荷蓄積部１１５ｂの電荷を排出するためのプレリセットが開始される。偶数行の制御信号Ｓ５０２ｂはハイレベルであるため、偶数行の画素１０ｂの選択トランジスタ５０１ｂは導通状態である。制御信号Ｓ３０６ｂはハイレベルであるため、リセットトランジスタ１１７ｂは導通状態である。制御信号Ｓ１１０２はハイレベルとローレベルの間の電位であるため、遮断トランジスタ１１０１は抵抗として働く。この時、第２の電源電圧ＶＤＤ２から遮断トランジスタ１１０１の抵抗による電圧降下分を差し引いた電圧が電荷蓄積部１１５ｂと、リセットトランジスタ１１７ｂのソース又はドレインの他方３０３の電位Ｓ３０３と、選択トランジスタ５０１ｂのソース又はドレインの一方に印加される。
【０１２４】
一方、制御信号Ｓ５０２ａはローレベルであるため、奇数行（２ｍ−１行）の画素１０ａの選択トランジスタ５０１ａは非導通状態である。制御信号Ｓ３０６ａはローレベルであるため、リセットトランジスタ１１７ａは非導通状態である。
【０１２５】
時刻ｔ４では、偶数行の全ての画素１０ｂでフィードバックリセットが一斉に開始される。偶数行の制御信号Ｓ５０２ｂはハイレベルとローレベルの間の電圧に設定されるため、偶数行の選択トランジスタ５０１ｂはカスコードトランジスタとして働く。制御信号Ｓ３０６ｂはハイレベルとローレベルの間の電圧に設定されるため、リセットトランジスタ１１７ｂのチャネル抵抗は増加する。その結果、電荷蓄積部１１５ｂで発生するｋＴＣノイズの帯域幅が低くなる。制御信号Ｓ１１０２はローレベルであるため、遮断トランジスタ１１０１は非導通状態になる。そして、第２の実施形態と同様の原理によって、偶数行の全ての画素１０ｂで電荷蓄積部１１５ｂのノイズ抑圧動作が行われる。そして、リセット時の消費電力も少ないため、グローバルリセットが実現できる。
【０１２６】
時刻ｔ５では、全ての画素１０のリセット、つまり画素１０の電荷蓄積部１１５の電位のリセットが終わった後、露光が一斉に始まる。
【０１２７】
時刻ｔ６では、光電変換部３０１で生成された信号電荷量に応じた画素信号が、行毎に列信号線３０４に出力される。
【０１２８】
時刻ｔ７になると、制御信号Ｓ５０２ａがハイレベルになるため、選択トランジスタ５０１ａが導通状態になる。奇数行である２ｍ−１行目の複数の画素１０ａの光電変換部３０１ａで生成された信号電荷量に応じた画素信号が列信号線３０４に読み出される。
【０１２９】
時刻ｔ８からｔ９の期間では、時刻ｔ１からｔ３の期間と同様の駆動により、２ｍ−１行目の画素１０ａの電荷蓄積部１１５ａの電位がリセットされる。
【０１３０】
時刻ｔ９からｔ１０の期間では、列信号線３０４がターミナルＴＥ２を介して信号出力部（端子Ｃ）に接続されるため、２ｍ−１行目の画素１０ａのリセット信号が読み出される。そして、当該リセット信号と、時刻ｔ７からｔ８の期間に読み出された画素信号との差分をとることにより、ｋＴＣノイズを低減できる。
【０１３１】
第５の実施形態に係る固体撮像装置において、電荷蓄積部１１５のリセットの際に負帰還カスコード回路を構成するため、利得を大きくとることができる。その結果、高いｋＴＣノイズ抑圧効果を実現できる。また、遮断トランジスタ１１０１を複数の画素で共有することにより、回路面積を小さくできるため、固体撮像素子の微細化に有利である。
【０１３２】
（第６の実施形態）
次に、第６の実施形態について説明する。
【０１３３】
図１３は、本実施形態における、画素部１２のｍ（ｍは自然数）行ｎ（ｎは自然数）列に属する画素１０の回路およびその制御回路の一例を表した図である。
【０１３４】
画素部１２は列毎に、第１の電源電圧ＶＤＤ１（端子Ａ）又は基準電位(端子Ｂ)のいずれかに接続される電源線３０５と、第２の電源電圧ＶＤＤ２（端子Ｄ）に接続され、又は、画素からの信号を出力できる列信号線３０４とを備える。
【０１３５】
リセットトランジスタ１３０１のソース又はドレインの一方は、電荷蓄積部１１５と接続されている。リセットトランジスタ１３０１のソース又はドレインの他方は、リセットトランジスタ制御線１３０２に接続されている。リセットトランジスタ１３０１のゲート１３０３は、遮断トランジスタ３０２のソース又はドレインの一方に接続されている。遮断トランジスタ３０２のソース又はドレインの他方は列信号線３０４に接続されている。増幅トランジスタ１１６のソース又はドレインの一方は電源線３０５に接続されている。増幅トランジスタ１１６のソース又はドレインの他方は選択トランジスタ５０１のソース又はドレインの一方と接続されている。選択トランジスタ５０１のソース又はドレインの他方はリセットトランジスタ１３０１のゲート１３０３に接続されている。
【０１３６】
図１４は、図１３に示した画素１０を含むｍ行目の画素およびその制御回路の駆動方法を示したタイミングチャートである。リセットトランジスタ制御線１３０２を介して、リセットトランジスタ１３０１のソース又はドレインの他方に制御信号Ｓ１３０２が印加される。
【０１３７】
電荷蓄積部１１５の電荷を排出する第１の期間（時刻ｔ１〜ｔ３：プレリセット期間）について説明する。
【０１３８】
時刻ｔ１では、電源線３０５はターミナルＴＥ１を介して基準電位（端子Ｂ）に接続されている。列信号線３０４はターミナルＴＥ２を介して第２の電源電圧ＶＤＤ２（端子Ｄ）に接続されている。制御信号Ｓ５０２はハイレベル（第５のゲート電位）であるため、選択トランジスタ５０１は導通状態である。制御信号Ｓ３０７はハイレベル（第３のゲート電位）とローレベル（第４のゲート電位）の間の電位であるため、遮断トランジスタ３０２は抵抗として働く。その結果、第２の電源電圧ＶＤＤ２から遮断トランジスタ３０２の抵抗による電圧降下分を差し引いた電圧がリセットトランジスタ１３０１のゲート電位Ｓ１３０３に印加されるため、リセットトランジスタ１３０１は導通状態になる。リセットトランジスタ１３０１を介して、電荷蓄積部１１５からリセットトランジスタ制御線１３０２への放電を起こす第２の電位が制御信号Ｓ１３０２に印加される。その結果、電荷蓄積部１１５の電圧は第２の電位になる。
【０１３９】
時刻ｔ２では、制御信号Ｓ１３０２を第２の電位より高い第１の電位と第２の電位の間の第３の電位に設定する。リセットトランジスタ１３０１は導通状態であるため、電荷蓄積部１１５は制御信号Ｓ１３０２と第３の電位となる。これにより、全ての画素１０の電荷蓄積部１１５の電位が同じ値に設定される。
【０１４０】
次に、第１の期間（プレリセット期間）の後、電荷蓄積部１１５に対して負帰還が行われる第２の期間（時刻ｔ３〜ｔ５：フィードバックリセット期間）では、全ての画素１０でフィードバックリセットが一斉に開始される。制御信号Ｓ５０２はハイレベルとローレベル（第６のゲート電位）の間の電圧に設定されるため、選択トランジスタ５０１はカスコードトランジスタとして働く。制御信号Ｓ３０７はローレベルに設定されるため、遮断トランジスタ３０２は非導通状態になる。制御信号Ｓ１３０２は第１の電位と第３の電位の間の電位が印加されるため、リセットトランジスタ１３０１のチャネル抵抗は増加する。なお、このとき、遮断トランジスタ３０２は非導通状態であるため、列信号線３０４は信号出力部（端子Ｃ）と第２の電源電圧ＶＤＤ２（端子Ｄ）のどちらに接続されていてもよい。本実施形態では、列信号線３０４を第２の電源電圧ＶＤＤ２（端子Ｄ）に接続している。
【０１４１】
リセットトランジスタ１３０１のゲート電位Ｓ１３０３によって、リセットトランジスタ１３０１を介してリセットトランジスタ制御線１３０２から電荷蓄積部１１５へ流れる電流の大きさが決まる。そして、増幅トランジスタ１１６のゲートを入力、選択トランジスタ５０１をカスコードトランジスタ、非導通状態の遮断トランジスタ３０２を負荷とみなしたカスコード増幅回路の出力電圧が、リセットトランジスタ１３０１のゲート電位Ｓ１３０３となる。従ってこの回路において、電荷蓄積部１１５への負帰還が起こっている。このとき、ｋＴＣノイズの帯域幅を当該増幅回路の動作帯域内に落とすことにより、当該増幅回路の利得の低下を防げる。さらに、遮断トランジスタ３０２は非導通状態になっているため、チャネル長変調効果係数の影響を受けず、抵抗値を無限大とみなせる。そのため、負帰還回路であっても、利得を大きくできる。加えて、選択トランジスタ５０１をカスコードトランジスタとして動作させるため、増幅トランジスタ１１６の、みかけのソースドレインコンダクタンスを小さくできる。このため、第１の実施形態よりも、さらに利得を大きくすることができる。この結果、電荷蓄積部１１５のｋＴＣノイズをより低減できる。
【０１４２】
また、第１の実施形態と同様の原理によって、グローバルリセットが実現できる。その結果、高速に動く被写体の静止画再生における画像ひずみの発生が抑えられる。
【０１４３】
次に、第２の期間（フィードバックリセット期間）の後、光電変換部３０１で信号電荷を生成する第３の期間（ｔ５〜ｔ６：露光期間）では、光電変換部３０１で生成された信号電荷量に応じた画素信号が、列信号線３０４に出力される。制御信号Ｓ５０２がローレベルになるため、選択トランジスタ５０１が非導通状態となる。制御信号Ｓ３０７がハイレベルになるため、遮断トランジスタ３０２が導通状態となる。電源線３０５はターミナルＴＥ１を介して第１の電源電圧ＶＤＤ１（端子Ａ）と接続される。列信号線３０４はターミナルＴＥ２を介して信号出力部（端子Ｃ）と接続される。
【０１４４】
次に、第３の期間（露光期間）の後、ｍ行に配置された画素１０の信号電荷に応じた画素信号を列信号線３０４に読み出す第４の期間（ｔ７〜ｔ８：画素信号読み出し期間）では、制御信号Ｓ３０７と制御信号Ｓ５０２がともにハイレベルであるため、ｍ行目の画素１０の遮断トランジスタ３０２と選択トランジスタ５０１がともに導通状態になる。この結果、ｍ行目の複数の画素の光電変換部３０１で生成された信号電荷量に応じた画素信号が、列信号線３０４に読み出される。
【０１４５】
次に、第４の期間（画素信号読み出し期間）の後、ｍ行に配置された画素１０の電荷蓄積部１１５の電位をリセットする第５の期間（時刻ｔ８〜ｔ９：ｍ行目画素リセット）では、時刻ｔ１からｔ５と同様の駆動により、ｍ行目の画素１０の電荷蓄積部１１５の電位がリセットされる。
【０１４６】
次に、第５の期間（ｍ行目画素リセット）の後、ｍ行に配置された画素１０のリセット信号を列信号線３０４に読み出す第６の期間（時刻ｔ９〜：ｍ行目画素リセット信号読み出し）では、ハイレベルの電位がｍ行に配置された画素１０のリセットトランジスタ１３０１のソース又はドレインの他方に印加される。制御信号Ｓ３０７がハイレベルになるため、ｍ行に配置された画素１０の遮断トランジスタ３０２が導通状態となる。また、制御信号Ｓ５０２がハイレベルになるため、ｍ行に配置された画素１０の選択トランジスタ５０１が導通状態となる。列信号線３０４がターミナルＴＥ２を介して信号出力部（端子Ｃ）に接続されるため、ｍ行目の画素１０のリセット信号が読み出される。電源線３０５はターミナルＴＥ１を介して第１の電源電圧ＶＤＤ１（端子Ａ）と接続される。そして、当該リセット信号と、時刻ｔ７からｔ８の期間に読み出された画素信号との差分をとることにより、ｋＴＣノイズを低減できる。
【０１４７】
そして、第４の期間で読み出された画素信号と、第６の期間で読み出されたリセット信号との差分が、ノイズキャンセル回路１５にて得られる。
【０１４８】
第６の実施形態に係る固体撮像装置において、電荷蓄積部１１５のリセットの際に負帰還カスコード回路を構成するため、利得を大きくとることができる。そのため、特許文献２に係る回路と比較して高いｋＴＣノイズ抑圧効果を実現できる。
【産業上の利用可能性】
【０１４９】
本発明に係る固体撮像装置は、デジタルスチルカメラ、医療用カメラ、監視用カメラ、デジタル一眼レフカメラ、デジタルミラーレス一眼カメラ等への利用が可能である。
【符号の説明】
【０１５０】
１  固体撮像装置
１０  画素
１２  画素部
１３ａ，１３ｂ  行信号駆動回路
１４  列アンプ回路
１５  ノイズキャンセル回路
１６  水平駆動回路
１７  出力段アンプ
１０１  マイクロレンズ
１０２  青色カラーフィルタ
１０３  緑色カラーフィルタ
１０４  赤色カラーフィルタ
１０５  保護膜
１０６  平坦化膜
１０７  上部電極
１０８  光電変換膜
１０９  電荷ブロッキング層
１１０  電極間絶縁膜
１１１  下部電極
１１２  配線間絶縁膜
１１３  給電層
１１４  配線層
１１５  電荷蓄積部
１１６  増幅トランジスタ
１１７  リセットトランジスタ
１１８  半導体基板
１１９  ウェル
１２０  ＳＴＩ領域
１２１  層間絶縁層
３０１  光電変換部
３０２  遮断トランジスタ
３０３  リセットトランジスタのソース又はドレインの他方
３０４  列信号線
３０５  電源線
３０６  リセットトランジスタ制御線
３０７  遮断トランジスタ制御線
５０１  選択トランジスタ
５０２  選択トランジスタ制御線
７０１  電源線
７０２  列信号線
９０１  電源線
９０２  列信号線
１１０１  遮断トランジスタ
１１０２  遮断トランジスタ制御線
１３０１  リセットトランジスタ
１３０２  リセットトランジスタ制御線
１３０３  リセットトランジスタゲート
Ｓ３０６  リセットトランジスタ制御信号
Ｓ３０７  遮断トランジスタ制御信号
Ｓ５０２  選択トランジスタ制御信号
Ｓ１１０２  遮断トランジスタ制御信号
Ｓ１３０２  リセットトランジスタ制御信号
ＳＷ１  スイッチ
ＴＥ１〜ＴＥ４  ターミナル
【図１】
2014087552.tif 000003
【図２】
2014087552.tif 000004
【図３】
2014087552.tif 000005
【図４】
2014087552.tif 000006
【図５】
2014087552.tif 000007
【図６】
2014087552.tif 000008
【図７】
2014087552.tif 000009
【図８】
2014087552.tif 000010
【図９】
2014087552.tif 000011
【図１０】
2014087552.tif 000012
【図１１】
2014087552.tif 000013
【図１２】
2014087552.tif 000014
【図１３】
2014087552.tif 000015
【図１４】
2014087552.tif 000016
【図１５】
2014087552.tif 000017
【国際調査報告】
2014087552.tif 000018
2014087552.tif 000019
2014087552.tif 000020