(57)【要約】  パレットに形成されたキャビティに積層チップを挿入することで容易に位置合わせすることができ、高い寸法精度で外部電極を形成することができる電子部品の製造方法、及び電子部品の製造装置を提供する。  本発明に係る電子部品の製造方法は、複数のセラミック層と複数の内部電極層との積層体により構成される複数の積層チップ２０を、パレット１０に形成された複数のキャビティ１１のそれぞれに挿入し、複数の積層チップ２０のそれぞれを、キャビティ１１を形成する一の内壁面に寄せて、複数の積層チップ２０を位置合わせする。位置合わせした複数の積層チップ２０の端部に、パレット１０の上面を含めて導電性インク３１を塗布し、塗布された導電性インク３１を乾燥させ、複数の積層チップ２０に外部電極を形成する。
2015046042.tif 000002
【特許請求の範囲】
【請求項１】
複数のセラミック層と複数の内部電極層との積層体により構成される複数の積層チップを、パレットに形成された複数のキャビティのそれぞれに挿入する第１工程と、
複数の前記積層チップのそれぞれを、前記キャビティを形成する一の内壁面に寄せて、複数の前記積層チップを位置合わせする第２工程と、
位置合わせした複数の前記積層チップの端部に、前記パレットの上面を含めて導電性インクを塗布する第３工程と、
塗布された前記導電性インクを乾燥させ、複数の前記積層チップに外部電極を形成する第４工程と
を含むことを特徴とする電子部品の製造方法。
【請求項２】
前記第３工程では、前記パレットの上面に前記導電性インクをはじく撥液膜を設け、前記導電性インクを塗布することを特徴とする請求項１に記載の電子部品の製造方法。
【請求項３】
前記パレットの上面には所定の方向へ傾斜する傾斜部が形成され、
前記第３工程では、前記導電性インクを前記傾斜部の傾斜面にも塗布することを特徴とする請求項１又は２に記載の電子部品の製造方法。
【請求項４】
前記傾斜部は、隣接するキャビティ間において断面形状が山型であり、前記導電性インクが各キャビティ内へ流れ落ちる方向へ傾斜していることを特徴とする請求項３に記載の電子部品の製造方法。
【請求項５】
前記傾斜部は、隣接するキャビティ間において断面形状が谷型であり、前記導電性インクが所定の位置に集まる方向へ傾斜していることを特徴とする請求項３に記載の電子部品の製造方法。
【請求項６】
前記第３工程では、インクジェット方式で前記導電性インクを塗布することを特徴とする請求項１乃至５のいずれか一項に記載の電子部品の製造方法。
【請求項７】
複数のセラミック層と複数の内部電極層との積層体により構成される複数の積層チップを、パレットに形成された複数のキャビティのそれぞれに挿入する挿入手段と、
複数の前記積層チップのそれぞれを、前記キャビティを形成する一の内壁面に寄せて、複数の前記積層チップを位置合わせする位置合わせ手段と、
位置合わせした複数の前記積層チップの端部に、前記パレットの上面を含めて導電性インクを塗布する塗布手段と、
塗布された前記導電性インクを乾燥させ、複数の前記積層チップに外部電極を形成する乾燥手段と
を備えることを特徴とする電子部品の製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品の製造方法、及び電子部品の製造装置に関し、特に複数のセラミック層と複数の内部電極層との積層体により構成される複数の積層チップを用いて電子部品を製造する電子部品の製造方法、及び電子部品の製造装置に関する。
【背景技術】
【０００２】
従来、複数のセラミック層と複数の内部電極層との積層体により構成される複数の積層チップを用いて電子部品を製造する場合、複数の積層チップを治具で挟み込んだ状態でディップ層に漬け込むことで積層チップに外部電極を形成する。【０００３】
特許文献１に従来技術として開示されている導電ペースト塗布方法では、角形チップ部品の中央部分にガラスコート又は樹脂コートを施した後、導電ペーストを塗布している。すなわち、導電ペーストを塗布する端部を所定の突出高さに揃えて治具に取り付けられた複数の角形チップ部品を、治具ごと角形チップ部品の端部を浴槽中の導電ペーストに浸漬することで、端部に導電ペーストを塗布している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平０６−２０４２７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に従来技術として開示されている導電ペースト塗布方法では、導電ペーストの粘度が高いことから、外部電極として形成される導電層の膜厚が厚くなり、厚みの寸法精度が低下する。そこで、外部電極の厚みの寸法精度を高めるべく、導電ペーストの粘度を低くして導電層の膜厚を薄くした場合、今度はいわゆる「ぬれ上がり」現象が起こり、外部電極の面積制御が困難になるとともに、積層チップ側面における外部電極の形状が曲線となってしまう。【０００６】
本発明は斯かる事情に鑑みてなされたものであり、パレットに形成されたキャビティに積層チップを挿入することで容易に位置合わせすることができ、高い寸法精度で外部電極を形成することができる電子部品の製造方法、及び電子部品の製造装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために本発明に係る電子部品の製造方法は、複数のセラミック層と複数の内部電極層との積層体により構成される複数の積層チップを、パレットに形成された複数のキャビティのそれぞれに挿入する第１工程と、複数の前記積層チップのそれぞれを、前記キャビティを形成する一の内壁面に寄せて、複数の前記積層チップを位置合わせする第２工程と、位置合わせした複数の前記積層チップの端部に、前記パレットの上面を含めて導電性インクを塗布する第３工程と、塗布された前記導電性インクを乾燥させ、複数の前記積層チップに外部電極を形成する第４工程とを含むことを特徴とする。【０００８】
上記構成では、複数のセラミック層と複数の内部電極層との積層体により構成される複数の積層チップを、パレットに形成された複数のキャビティのそれぞれに挿入する。複数の積層チップのそれぞれを、キャビティを形成する一の内壁面に寄せて、複数の積層チップを位置合わせする。位置合わせした複数の積層チップの端部に、パレットの上面を含めて導電性インクを塗布し、塗布された導電性インクを乾燥させ、複数の積層チップに外部電極を形成する。パレットに設けたキャビティに挿入された積層チップに対して導電性インクを塗布するので、パレットのインク汚れを最小限にとどめることができ、電子部品の不良率を低減することが可能となる。また、位置合わせにかかる労力を減少させつつ、位置合わせ精度を高めることができるので、作業の効率化、高速化を図ることができる。さらに、導電性インクの粘度を低くして導電層の膜厚を薄くした場合であっても、いわゆる「ぬれ上がり」現象が生じず、外部電極の寸法制御が容易となる。【０００９】
また、本発明に係る電子部品の製造方法は、前記第３工程では、前記パレットの上面に前記導電性インクをはじく撥液膜を設け、前記導電性インクを塗布することが好ましい。【００１０】
上記構成では、パレットの上面に導電性インクをはじく撥液膜を設け、導電性インクを塗布するので、塗布時にパレットの上面に付着した導電性インクはキャビティ内又は拭き取り容易な位置へと誘導され、パレットのインク汚れを最小限にとどめることができ、電子部品の不良率を低減することが可能となる。【００１１】
また、本発明に係る電子部品の製造方法は、前記パレットの上面には所定の方向へ傾斜する傾斜部が形成され、前記第３工程では、前記導電性インクを前記傾斜部の傾斜面にも塗布することが好ましい。【００１２】
上記構成では、パレットの上面には所定の方向へ傾斜する傾斜部が形成されており、導電性インクを傾斜部の傾斜面にも塗布するので、塗布時にパレットの上面に付着した導電性インクはキャビティ内又は拭き取り容易な位置へと誘導され、パレットのインク汚れを最小限にとどめることができ、電子部品の不良率を低減することが可能となる。【００１３】
また、本発明に係る電子部品の製造方法は、前記傾斜部は、隣接するキャビティ間において断面形状が山型であり、前記導電性インクが各キャビティ内へ流れ落ちる方向へ傾斜していることが好ましい。【００１４】
上記構成では、傾斜部が、隣接するキャビティ間において断面形状が山型であり、導電性インクが各キャビティ内へ流れ落ちる方向へ傾斜しているので、塗布時にパレットの上面に付着した導電性インクはキャビティ内へと誘導され、パレットのインク汚れを最小限にとどめることができ、電子部品の不良率を低減することが可能となる。【００１５】
また、本発明に係る電子部品の製造方法は、前記傾斜部は、隣接するキャビティ間において断面形状が谷型であり、前記導電性インクが所定の位置に集まる方向へ傾斜していることが好ましい。【００１６】
上記構成では、傾斜部が、隣接するキャビティ間において断面形状が谷型であり、導電性インクが所定の位置、例えばパレットの上面の隣接するキャビティ間の中央近傍に集まる方向へ傾斜しているので、塗布時にパレットの上面に付着した導電性インクは、傾斜部が互いに向き合う所定の位置へと誘導され、拭き取りが容易となる、したがって、パレットのインク汚れを最小限にとどめることができ、電子部品の不良率を低減することが可能となる。【００１７】
また、本発明に係る電子部品の製造方法は、前記第３工程では、インクジェット方式で前記導電性インクを塗布することが好ましい。【００１８】
上記構成では、インクジェット方式で導電性インクを塗布するので、インクジェット方式における高い印刷精度により外部電極の寸法精度を高めることができ、いわゆる「ぬれ上がり」現象が生じない。【００１９】
次に、上記目的を達成するために本発明に係る電子部品の製造装置は、複数のセラミック層と複数の内部電極層との積層体により構成される複数の積層チップを、パレットに形成された複数のキャビティのそれぞれに挿入する挿入手段と、複数の前記積層チップのそれぞれを、前記キャビティを形成する一の内壁面に寄せて、複数の前記積層チップを位置合わせする位置合わせ手段と、位置合わせした複数の前記積層チップの端部に、前記パレットの上面を含めて導電性インクを塗布する塗布手段と、塗布された前記導電性インクを乾燥させ、複数の前記積層チップに外部電極を形成する乾燥手段とを備えることを特徴とする。【００２０】
上記構成では、複数のセラミック層と複数の内部電極層との積層体により構成される複数の積層チップを、パレットに形成された複数のキャビティのそれぞれに挿入する。複数の積層チップのそれぞれを、キャビティを形成する一の内壁面に寄せて、複数の積層チップを位置合わせする。位置合わせした複数の積層チップの端部に、パレットの上面を含めて導電性インクを塗布し、塗布された導電性インクを乾燥させ、複数の積層チップに外部電極を形成する。パレットに設けたキャビティに挿入された積層チップに対して導電性インクを塗布するので、パレットのインク汚れを最小限にとどめることができ、電子部品の不良率を低減することが可能となる。また、位置合わせにかかる労力を減少させつつ、位置合わせ精度を高めることができるので、作業の効率化、高速化を図ることができる。さらに、導電性インクの粘度を低くして導電層の膜厚を薄くした場合であっても、いわゆる「ぬれ上がり」現象が生じず、外部電極の寸法制御が容易となる。
【発明の効果】
【００２１】
上記構成によれば、パレットに設けたキャビティに挿入された積層チップに対して導電性インクを塗布するので、パレットのインク汚れを最小限にとどめることができ、電子部品の不良率を低減することが可能となる。また、位置合わせにかかる労力を減少させつつ、位置合わせ精度を高めることができるので、作業の効率化、高速化を図ることができる。さらに、導電性インクの粘度を低くして導電層の膜厚を薄くした場合であっても、いわゆる「ぬれ上がり」現象が生じず、外部電極の寸法制御が容易となる。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施の形態に係る電子部品の製造方法を示す、上方から見た概略図である。
【図２】本発明の実施の形態に係る電子部品の製造方法において積層チップをキャビティに挿入した状態を示す斜視図である。
【図３】本発明の実施の形態に係る電子部品の製造方法における積層チップの位置合わせ手段の説明図である。
【図４】本発明の実施の形態に係る電子部品の製造方法における積層チップの他の位置合わせ手段の説明図である。
【図５】本発明の実施の形態に係る電子部品の製造方法を示す、上方から見た他の概略図である。
【図６】本発明の実施の形態に係る電子部品の製造方法におけるパレットの上面の構成を示す模式図である。
【図７】本発明の実施の形態に係る電子部品の製造方法におけるパレットの上面の他の構成を示す模式図である。
【図８】本発明の実施の形態に係る電子部品の製造方法におけるパレットの上面の構成を示す模式図である。
【図９】本発明の実施の形態に係る電子部品の製造方法におけるパレットの上面の他の構成を示す模式図である。
【発明を実施するための形態】
【００２３】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、本実施の形態では、外部電極の形成にはインクジェット方式を用いる例について説明する。
【００２４】
図１は、本発明の実施の形態に係る電子部品の製造方法を示す、上方から見た概略図である。本発明の実施の形態に係る電子部品の製造方法では、複数のセラミック層と複数の内部電極層との積層体により構成される複数の積層チップを用いる。製造される電子部品は、例えば、積層セラミックコンデンサ、表面波フィルタ、セラミック発振子等である。
【００２５】
まず、図１（ａ）に示すように、積層チップを挿入することが可能な複数のキャビティ１１が形成されたパレット１０を準備する。パレット１０は金属製であり、例えばアルミニウムで形成されている。複数のキャビティ１１は、いずれか一辺が一列に揃うようにパレット１０に複数列（図１では２列）設けてあり、積層チップの位置合わせを容易に行うことができるようになっている。また、位置合わせマーク１２をパレット１０の上面に設けておいても良い。
【００２６】
図２は、本発明の実施の形態に係る電子部品の製造方法において積層チップをキャビティ１１に挿入した状態を示す斜視図である。図２に示すように、キャビティ１１の深さは、積層チップ２０の厚み（高さ寸法）よりも深いことが好ましい。積層チップ２０の両端部に外部電極を形成する場合、キャビティ１１内だけでなく、パレット１０の上面も含めて導電性インク３１を塗布する。キャビティ１１の深さを積層チップ２０の厚みより深くしておくことで、後述するように、パレット１０の上面に塗布された導電性インク３１をキャビティ１１内へ又は拭き取りやすい位置へ誘導することができるからである。
【００２７】
図１に戻って、次に図１（ｂ）に示すように、複数のキャビティ１１にそれぞれ積層チップ２０を、マウンタ等の挿入手段を用いて挿入する。キャビティ１１に挿入される時点で積層チップ２０は焼成されている。キャビティ１１の縦寸法は、積層チップ２０の幅寸法よりも大きく、キャビティ１１の横寸法は、積層チップ２０の長さ寸法よりも大きい。そして、いずれか一辺が一列に揃うように複数列のキャビティ１１を形成しておき、挿入した積層チップ２０を、一列に揃うように形成されたキャビティ１１のいずれかの一辺側に寄せる。このようにすることで、容易に積層チップ２０の位置合わせを行うことができる。
【００２８】
図３は、本発明の実施の形態に係る電子部品の製造方法における積層チップ２０の位置合わせ手段の説明図である。図３（ａ）は、複数のキャビティ１１を連結する吸入管の配置図であり、図３（ｂ）は、一のキャビティ１１のＩ−Ｉ部分拡大断面図である。
【００２９】
図３では、位置合わせ手段として、吸入ポンプ等で構成される吸引手段を用いている。図３（ａ）に示すように、パレット１０の中央側のキャビティ１１を形成している壁面に吸入管３３をそれぞれ連結し、複数のキャビティ１１を互いに連結した吸入管３３を通してパレット１０の一の壁面に備えてある吸入口３３１までキャビティ１１内の空気が誘導される。図３（ｂ）に示すように、キャビティ１１に積層チップ２０が挿入された状態で、吸入口３３１に接続された吸引ポンプ（図示せず）により吸入管３３からキャビティ１１内の空気を吸い込む。これにより、積層チップ２０はパレット１０の中央側のキャビティ１１を形成している壁面（図３（ｂ）の矢印方向）へ移動するので、積層チップ２０の位置合わせを容易に行うことが可能となる。
【００３０】
もちろん、積層チップ２０の位置合わせ手段として、吸入ポンプ等の吸引手段を用いることに限定されるものではない。図４は、本発明の実施の形態に係る電子部品の製造方法における積層チップ２０の他の位置合わせ手段の説明図である。
【００３１】
図４に示すように、キャビティ１１に積層チップ２０が挿入された状態で、先端部分がくさび形の調整部材４１を上下動させる。図４の例では、積層チップ２０とキャビティ１１の右側の壁面との間に調整部材４１の先端部分を差し込むように調整部材４１を上下動させる。調整部材４１の先端部分がくさび形であるので、調整部材４１の上下動に伴って、積層チップ２０が左側へ移動し、キャビティ１１の左側の壁面に寄せて位置合わせすることができる。キャビティ１１の右側の壁面に寄せて位置合わせする場合も、調整部材４１を差し込む位置を変えること以外は同様である。
【００３２】
図１に戻って、図１（ｃ）に示すように、積層チップ２０の端部に対して、インクジェット方式（塗布手段）により導電性インク３１をパレット１０の上面も含めて塗布する。図１（ｃ）では、パレット１０の中央側のキャビティ１１を形成している内壁面に寄せて積層チップ２０を位置合わせしているので、まず積層チップ２０を寄せたパレット１０の中央側で積層チップ２０の端部に、パレット１０の上面も含めてインクジェット方式で導電性インク３１を塗布し、次に積層チップ２０を寄せたキャビティ１１の内壁面とは反対側でそれぞれ積層チップ２０の端部に、パレット１０の上面も含めて導電性インク３１を塗布する。キャビティ列が多い場合には、同様の印刷処理を繰り返す。
【００３３】
もちろん、パレット１０の中央側のキャビティ１１を形成している内壁面に寄せて積層チップ２０を位置合わせすることに限定されるものではない。図５は、本発明の実施の形態に係る電子部品の製造方法を示す、上方から見た他の概略図である。例えば図５に示すように、キャビティ１１の右側の内壁面に寄せて積層チップ２０を位置合わせしても良い。この場合、まずパレット１０の中央側で積層チップ２０の端部に、パレット１０の上面も含めてインクジェット方式で導電性インク３１を塗布し、次にパレット１０の中央側とは反対側でそれぞれ積層チップ２０の反対側の端部に、パレット１０の上面も含めて導電性インク３１を塗布する。複数列のキャビティ１１が形成されている場合、図１（ｃ）の場合には、導電性インク３１の印刷幅を変える必要があるのに対して、図５の場合には、印刷幅を変える必要がないというメリットがある。
【００３４】
塗布手段には、本実施の形態のようにインクジェット方式を用いることが好ましい。インクジェット方式における高い印刷精度により外部電極の寸法精度を高めることができ、いわゆる「ぬれ上がり」現象が生じないからである。
【００３５】
次に、乾燥手段により、積層チップ２０の両端部に塗布した導電性インク３１を乾燥させる。乾燥手段は特に図示していないが、ファン等による送風で乾燥させても良いし、ヒータ等による加熱で乾燥させるものであっても良い。上述した工程を積層チップ２０の表裏両面に対して実行することにより、電子部品の外部電極を高い精度で形成することが可能となる。
【００３６】
また、パレット１０の上面に導電性インク３１は残存しないことが好ましい。パレット１０のインク汚れは電子部品の汚損の原因となりやすく、製造品質が低下するおそれがあるためである。そこで、本実施の形態では、パレット１０の上面には所定の方向へ傾斜する傾斜部が形成されている。図６は、本発明の実施の形態に係る電子部品の製造方法におけるパレット１０の上面の構成を示す模式図である。図６（ａ）は、パレット１０のキャビティ１１及び積層チップ２０の配置を示す平面図であり、図６（ｂ）は、図６（ａ）のＩＩ−ＩＩ断面図である。
【００３７】
図６（ｂ）に示すように、パレット１０の上面に、隣接するキャビティ１１間において断面形状が山型であり、導電性インク３１の液滴３２がキャビティ１１内へ誘導されるよう傾斜する傾斜部５２が形成されている。導電性インク３１の液滴３２は未乾燥であるので、傾斜部５２の傾斜に沿ってキャビティ１１内へと流れ落ちる。これにより、パレット１０の上面には導電性インク３１が残存しない。
【００３８】
このように、傾斜部５２を、キャビティ１１内へ導電性インクの液滴３２が誘導されるよう傾斜させておくことにより、パレット１０の上面に塗布された導電性インク３１はキャビティ１１内へ流れ落ち、パレット１０の上面に残存する導電性インク３１を最小限にとどめることができ、電子部品の不良率を低減することが可能となる。
【００３９】
なお、傾斜部５２の傾斜は、キャビティ１１内へ導電性インク３１の液滴３２が誘導される方向に限定されるものではない。図７は、本発明の実施の形態に係る電子部品の製造方法におけるパレット１０の上面の他の構成を示す模式図である。図７（ａ）は、パレット１０のキャビティ１１及び積層チップ２０の配置を示す平面図であり、図７（ｂ）は、図７（ａ）のＩＩ−ＩＩ断面図である。
【００４０】
図７（ｂ）に示すように、パレット１０の上面に、隣接するキャビティ１１間において断面形状が谷型であり、塗布された導電性インク３１の液滴３２が所定の位置に誘導されるよう傾斜する傾斜部５３が形成されていても良い。所定の位置に誘導された導電性インク３１の液滴３２を容易に拭き取ることができるからである。このような構成とすることで、隣接するキャビティ１１間で所定の位置に導電性インク３１の液滴３２が集まるので、容易に拭き取ることができる。また、パレット１０の端部では、上面を外側に向かうにつれて低くなるよう傾斜させておくことにより、導電性インク３１の液滴３２はパレット１０の外側へと流れ落ちるので、パレット１０の上面に導電性インク３１が残存しない。
【００４１】
このように、傾斜部５３により、パレット１０の上面を、導電性インク３１の液滴３２が所定の位置へ誘導されるよう傾斜させておくことで、パレット１０の上面に塗布された導電性インク３１の液滴３２は、所定の位置（パレット１０の中央の谷部）へと誘導され、拭き取りが容易となる。したがって、パレット１０の上面に残存する導電性インク３１によるインク汚れを最小限にとどめることができ、電子部品の不良率を低減することが可能となる。
【００４２】
パレット１０の上面に導電性インク３１を残存させないための構成として、パレット１０の上面に所定の方向へ傾斜する傾斜部５２、５３を形成することに限定されるものではない。例えばパレット１０の上面に導電性インク３１の液滴３２をはじく撥液膜を設けても良い。図８は、本発明の実施の形態に係る電子部品の製造方法におけるパレット１０の上面の構成を示す模式図である。図８（ａ）は、パレット１０のキャビティ１１及び積層チップ２０の配置を示す平面図であり、図８（ｂ）は、図８（ａ）のＩＩ−ＩＩ断面図である。
【００４３】
図８（ｂ）に示すように、パレット１０の上面に導電性インク３１の液滴３２をはじく撥液膜６１を設けている。撥液膜６１としては、フッ素系、シリコン系等の撥液剤を塗布しても良いし、プラズマを使用してフッ素を含む分子コーティングを施しても良い。導電性インク３１の液滴３２は未乾燥であるので、導電性インク３１の液滴３２をはじく撥液膜６１によってはじかれ、キャビティ１１内又はパレット１０の外側へと流れ落ちる。これにより、パレット１０の上面に導電性インク３１が残存しない。
【００４４】
このように、パレット１０の上面に導電性インク３１の液滴３２をはじく撥液膜６１を設けておくことにより、導電性インク３１の液滴３２はキャビティ１１内又はパレット１０の外側へと流れ落ちるので、パレット１０の上面に残存する導電性インク３１によるインク汚れを最小限にとどめることができ、電子部品の不良率を低減することが可能となる。
【００４５】
なお、パレット１０の上面の所定の位置に、塗布された導電性インク３１の液滴３２が誘導されるよう撥液膜６２を設けても良い。図９は、本発明の実施の形態に係る電子部品の製造方法におけるパレット１０の上面の他の構成を示す模式図である。図９（ａ）は、パレット１０のキャビティ１１及び積層チップ２０の配置を示す平面図であり、図９（ｂ）は、図９（ａ）のＩＩ−ＩＩ断面図である。
【００４６】
図９（ｂ）に示すように、隣接するキャビティ１１間においてパレット１０の上面の中央近傍（所定の位置）に、導電性インク３１の液滴３２が滞留するよう撥液膜６２を設けていない領域がある。このようにすることで、撥液膜６２を設けていない領域にパレット１０の上面に導電性インク３１の液滴３２が集まるので、容易に拭き取ることができる。
【００４７】
さらに、図６及び図７に示すような傾斜部５２、５３の傾斜面に撥液膜６２を設けても良い。これにより、未乾燥の導電性インク３１の液滴３２がより誘導されやすくなり、パレット１０の上面に塗布された導電性インク３１が残存するのを防ぐことができる。
【００４８】
以上のように、本発明の実施の形態に係る電子部品の製造方法では、複数のセラミック層と複数の内部電極層との積層体により構成される複数の積層チップ２０を、パレット１０に形成されたキャビティ１１に挿入する。キャビティ１１を形成する一の内壁面に寄せて、挿入された複数の積層チップ２０を位置合わせする。位置合わせした複数の積層チップ２０の両端部にパレット１０の上面を含めて導電性インク３１を塗布し、導電性インク３１を乾燥させて外部電極を形成する。パレット１０の上面には所定の方向へ傾斜する傾斜部５２、５３が形成されている、及び／又は導電性インク３１の液滴３２をはじく撥液膜６１、６２を設けてあるので、パレット１０の上面に残存する導電性インク３１によるインク汚れを最小限にとどめることができ、電子部品の不良率を低減することができる。また、積層チップ２０の位置合わせにかかる労力を減少させつつ、位置合わせ精度を高めることができるので、作業の効率化、高速化を図ることができる。さらに、外部電極として形成される導電層の膜厚を薄くした場合であっても、いわゆる「ぬれ上がり」現象が生じず、外部電極の寸法制御が容易となる。
【００４９】
その他、上述した実施の形態は、本発明の趣旨を逸脱しない範囲で変更することができることは言うまでもない。上述した実施の形態では、導電性インクを塗布する手段としてインクジェット方式を用いているが、本発明は特にこれに限定されるものではなく、例えばディスペンサ、マイクロピペット等のインクジェット方式以外の非接触型印刷装置、スクリーン印刷、スタンプ装置等の接触型印刷装置等、種々の印刷装置を用いることができる。
【符号の説明】
【００５０】
１０  パレット
１１  キャビティ
２０  積層チップ
３１  導電性インク
５２、５３  傾斜部
６１、６２  撥液膜
【図１】
2015046042.tif 000003
【図２】
2015046042.tif 000004
【図３】
2015046042.tif 000005
【図４】
2015046042.tif 000006
【図５】
2015046042.tif 000007
【図６】
2015046042.tif 000008
【図７】
2015046042.tif 000009
【図８】
2015046042.tif 000010
【図９】
2015046042.tif 000011
【国際調査報告】
2015046042.tif 000012
2015046042.tif 000013