(57)【要約】  本発明は、ターンオンおよびターンオフ時にコンプリメンタリ・ペアを構成するトランジスタに印加される逆電圧を低減したバッファ回路の提供を目的とする。バッファ回路（１００，３００）は、スイッチング素子（１）のターンオンおよびターンオフを行うバッファ回路（１００，３００）であって、ドライブ用トランジスタ（４）のベースに一端が接続されたドライブ側素子と、シンク用トランジスタ（５）のベースに一端が接続されたシンク側素子と、をさらに備え、ドライブ側素子およびシンク側素子は、それぞれの他端であるアノードおよびカソードが制御回路（８）の出力端子に接続されたドライブ側ダイオード（６）およびシンク側ダイオード（７）であるか、もしくは、それぞれの他端が、ドライブ用トランジスタ（４）およびシンク用トランジスタ（５）のエミッタに接続されたドライブ側コンデンサ（１２）およびシンク側コンデンサ（１３）である。
2015033444.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子（１）のターンオンおよびターンオフを行うバッファ回路（１００，３００）であって、  前記スイッチング素子（１）をターンオンするドライブ用トランジスタ（４）と、  前記ドライブ用トランジスタ（４）とコンプリメンタリ・ペアであり、前記スイッチング素子（１）をターンオフするシンク用トランジスタ（５）と、  を備え、  前記ドライブ用トランジスタ（４）のベースおよび前記シンク用トランジスタ（５）のベースには、制御回路（８）の出力端子から出力される制御信号が入力されており、  前記ドライブ用トランジスタ（４）のベースに一端が接続されたドライブ側素子と、  前記シンク用トランジスタ（５）のベースに一端が接続されたシンク側素子と、  をさらに備え、  前記ドライブ側素子および前記シンク側素子は、それぞれの他端であるカソードおよびアノードが前記制御回路（８）の前記出力端子に接続されたドライブ側ダイオード（６）およびシンク側ダイオード（７）であるか、もしくは、  それぞれの他端が、前記ドライブ用トランジスタ（４）および前記シンク用トランジスタ（５）のエミッタに接続されたドライブ側コンデンサ（１２）およびシンク側コンデンサ（１３）である、バッファ回路（１００，３００）。
【請求項２】
前記ドライブ側素子および前記シンク側素子が前記ドライブ側ダイオード（６）および前記シンク側ダイオード（７）である場合、  前記制御回路（８）の前記出力端子と前記スイッチング素子（１）のゲートとの間に接続された抵抗素子（９）をさらに備える、請求項１に記載のバッファ回路（２００）。
【請求項３】
前記ドライブ側素子および前記シンク側素子が前記ドライブ側コンデンサ（１２）および前記シンク側コンデンサ（１３）である場合、  前記ドライブ用トランジスタ（４）のベースとエミッタの間に配置され、かつ、前記ドライブ側コンデンサ（１２）と直列接続された抵抗素子（１４）と、  前記シンク用トランジスタ（５）のベースとエミッタの間に配置され、かつ、前記シンク側コンデンサ（１３）と直列接続された抵抗素子（１５）と、  をさらに備える、請求項１に記載のバッファ回路（３００）。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、バッファ回路に関し、特にスイッチング素子のターンオンおよびターンオフを行うバッファ回路に関する。
【背景技術】
【０００２】  半導体スイッチング素子のスイッチング駆動においては、ターンオンとターンオフで挙動がことなるため、それぞれ異なるスイッチング速度（以下ＳＷ速度と記載）が求められる。例えば、ターンオン時には、リカバリー電流による放射ノイズやターンオン損失が問題となる。一方、ターンオフ時には、サージ電圧による過電圧やターンオフ損失が問題となる。【０００３】  従来は、ドライブ側、シンク側のそれぞれとスイッチング素子のゲートとの間に抵抗値の異なるゲート抵抗を挿入することで充放電電流を制御してＳＷ速度を制御する手法がとられていた。この場合、ドライブ側とシンク側に別々の抵抗を配置する必要がある。【０００４】  バッファ回路としては、ドライブ側にＮＰＮバイポーラトランジスタ、シンク側にＰＮＰバイポーラトランジスタを配置して互いのエミッタを接続して単一で出力するＳＥＰＰ（Ｓｉｎｇｌｅ  Ｅｎｄｅｄ  Ｐｕｓｈ−Ｐｕｌｌ）回路のエミッタにゲート抵抗をそれぞれ挿入した回路構成が用いられることが多い。この回路の長所として、バイポーラトランジスタゆえに入力容量が小さく駆動信号の遅延が少ない点、エミッタフォロアによる低出力インピーダンスの点、貫通電流が流れず広い電源電圧で容易に使用できる点等が挙げられる（例えば特許文献１、２を参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−２３３３１０号公報
【特許文献２】特開２０１３−５４７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】  従来のＳＥＰＰ回路のエミッタにゲート抵抗をそれぞれ挿入したバッファ回路においては、ターンオンおよびターンオフ時に、半導体スイッチング素子のゲート電圧の立ち上がり、立ち下りが遅れることにより、ＮＰＮバイポーラトランジスタおよびＰＮＰバイポーラトランジスタのベース・エミッタ間に定格を上回る逆電圧が印加されてしまう問題があった。定格電圧を超える逆電圧が印加されると、バッファ回路の性能が低下する恐れがあった。【０００７】  本発明は以上のような課題を解決するためになされたものであり、ターンオンおよびターンオフ時にコンプリメンタリ・ペアを構成するトランジスタに印加される逆電圧を低減したバッファ回路の提供を目的とする。
【課題を解決するための手段】
【０００８】  本発明に係るバッファ回路は、スイッチング素子のターンオンおよびターンオフを行うバッファ回路であって、スイッチング素子をターンオンするドライブ用トランジスタと、ドライブ用トランジスタとコンプリメンタリ・ペアであり、スイッチング素子をターンオフするシンク用トランジスタと、を備え、ドライブ用トランジスタのベースおよびシンク用トランジスタのベースには、制御回路の出力端子から出力される制御信号が入力されており、ドライブ用トランジスタのベースに一端が接続されたドライブ側素子と、シンク用トランジスタのベースに一端が接続されたシンク側素子と、をさらに備え、ドライブ側素子およびシンク側素子は、それぞれの他端であるカソードおよびアノードが制御回路の出力端子に接続されたドライブ側ダイオードおよびシンク側ダイオードであるか、もしくは、それぞれの他端が、ドライブ用トランジスタおよびシンク用トランジスタのエミッタに接続されたドライブ側コンデンサおよびシンク側コンデンサである。
【発明の効果】
【０００９】  本発明によれば、ターンオフ動作の際にドライブ用トランジスタのベース・エミッタ間に印加されていた逆電圧が、ドライブ側ダイオードにも分散して印加される。よって、ターンオフ動作時にドライブ用トランジスタに印加される逆電圧を低減することが可能である。同様に、ターンオン動作の際にシンク用トランジスタのベース・エミッタ間に印加されていた逆電圧が、シンク側ダイオードにも分散して印加される。よって、ターンオン動作時にシンク用トランジスタに印加される逆電圧を低減することが可能である。【００１０】  また、本発明によれば、ドライブ用トランジスタのベースとエミッタとの間にドライブ側コンデンサを接続することにより、ターンオフ動作の際にドライブ用トランジスタのエミッタが充放電されるため、ターンオフ動作時にドライブ用トランジスタに印加される逆電圧を低減することが可能である。同様に、シンク用トランジスタのベースとエミッタとの間にシンク側コンデンサを接続することにより、ターンオン動作の際にシンク用トランジスタのエミッタが充放電されるため、ターンオフ動作時にシンク用トランジスタに印加される逆電圧を低減することが可能である。【００１１】  この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによってより明白となる。
【図面の簡単な説明】
【００１２】
【図１】実施の形態１に係るバッファ回路の回路図である。
【図２】実施の形態１に係るバッファ回路のスイッチング動作のシミュレーション結果を示す図である。
【図３】実施の形態２に係るバッファ回路の回路図である。
【図４】実施の形態２に係るバッファ回路のスイッチング動作のシミュレーション結果を示す図である。
【図５】実施の形態３に係るバッファ回路の回路図である。
【図６】実施の形態３に係るバッファ回路のスイッチング動作のシミュレーション結果を示す図である。
【図７】前提技術に係るバッファ回路の回路図である。
【図８】前提技術に係るバッファ回路の回路図である。
【図９】前提技術に係るバッファ回路のスイッチング動作のシミュレーション結果を示す図である。
【発明を実施するための形態】
【００１３】  ＜前提技術＞  本発明の実施の形態を説明する前に、本発明の前提技術となるバッファ回路４００，５００について図７〜図９を用いて説明する。図７は、一般的なバッファ回路４００の回路図である。図７において、スイッチング素子１（例えば、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ））をターンオンするドライブ用トランジスタ４と、スイッチング素子１をターンオフするシンク用トランジスタ５は、コンプリメンタリ・ペアである。ドライブ用トランジスタ４とシンク用トランジスタ５は例えば、それぞれＮＰＮバイポーラトランジスタとＰＮＰバイポーラトランジスタである。
【００１４】  ドライブ用トランジスタ４およびシンク用トランジスタ５のエミッタは、スイッチング素子１のゲートに接続されている。ドライブ用トランジスタ４およびシンク用トランジスタ５のベースには、制御回路８の出力端子から出力される制御信号が入力されている。スイッチング素子１のゲートの前段には、ゲート抵抗２が挿入されている。
【００１５】  本明細書において、制御回路８へ入力される入力信号の電圧をＶＩＮ、制御回路の出力端子の電圧をＶＢ、ドライブ用トランジスタ４およびシンク用トランジスタ５の共通のエミッタ電圧をＶＥと表記する。ドライブ用トランジスタ４およびシンク用トランジスタ５のベース電圧を、それぞれＶＢ＿ｄ、ＶＢ＿ｓと表記する。ドライブ用トランジスタ４およびシンク用トランジスタ５のベース・エミッタ間の電圧を、それぞれＶＢＥ＿ｄ、ＶＢＥ＿ｓと表記する。また、スイッチング素子１のゲート電圧をＶＧと表記する。
【００１６】  図８は、図７において共用されていたゲート抵抗２をドライブ側とシンク側で個別に配置したバッファ回路５００である。図８においては、ドライブ用トランジスタ４のエミッタとスイッチング素子１のゲートとの間にゲート抵抗２ａが挿入され、また、シンク用トランジスタ５のエミッタとスイッチング素子１のゲートとの間にゲート抵抗２ｂが挿入される。前述したように、従来は図８のようにゲート抵抗２ａ，２ｂをドライブ側、シンク側に個別に配置することにより、ターンオン時とターンオフ時のＳＷ速度を個別に調整していた。図８において、ドライブ用トランジスタ４およびシンク用トランジスタ５のエミッタ電圧を、それぞれＶＥ＿ｄ、ＶＥ＿ｓと表記する。
【００１７】  図９は、図８に示すバッファ回路５００のスイッチング動作のシミュレーション結果を示す図である。図９（ａ）は、ＶＢとＶＧの時間変化を示す図である。図９（ｂ）は、ＶＢＥ＿ｄ、ＶＢＥ＿ｓおよびＶＩＮの時間変化を示す図である。
【００１８】  図８および図９を用いて、前提技術としてのバッファ回路５００のターンオンおよびターンオフ時の動作を説明する。ターンオン時（即ち図９（ａ），図９（ｂ）の時刻０μｓ）において、ＶＩＮがローレベル（０Ｖ）からハイレベル（１５Ｖ）に切り替わると、ドライブ用トランジスタ４のベース電圧ＶＢ＿ｄがハイレベルとなるため、ドライブ用トランジスタ４はエミッタフォロアとしてスイッチング素子１のゲートを充電する。このとき、スイッチング素子１の入力容量が大きく、また、ミラー区間と呼ばれる帰還電流を充電する区間があるため、ＶＧの立ち上がりが遅延する。ＶＧが立ち上がる際に、シンク用トランジスタ５のベース・エミッタ間には逆電圧が印加される。図９（ｂ）の時刻０μｓ付近において、ＶＢＥ＿ｓは＋６Ｖを超えている。逆電圧はエミッタ・ベース間電圧として定義されており、一般的にゲート駆動に用いられるバイポーラトランジスタの逆電圧の定格は６Ｖ程度であり、本実施の形態では逆電圧が定格電圧を上回ってしまう。一方、ＭＯＳトランジスタのゲート・ソース間の逆電圧の定格（例えば３０Ｖ）はバイポーラトランジスタの定格よりも大きく、スイッチング時に逆電圧が定格電圧を超えることは少ない。
【００１９】  また、ターンオフ時（即ち図９（ｂ）の時刻２０μｓ）において、ＶＩＮがハイレベル（１５Ｖ）からローレベル（０Ｖ）に切り替わると、シンク用トランジスタ５のベース電圧ＶＢ＿ｓがハイレベルとなるため、シンク用トランジスタ５はエミッタフォロアとしてスイッチング素子１のゲートを放電する。このとき、ＶＧの立ち下がりが遅延する。ＶＧが立ち下がる際に、ドライブ用トランジスタ４のベース・エミッタ間には逆電圧が印加される。図９（ｂ）の時刻２０μｓ付近において、ＶＢＥ＿ｄは−６Ｖを超えている。つまり逆電圧が定格を上回っている。
【００２０】  定格電圧を超えた逆電圧がトランジスタ（即ちドライブ用トランジスタ４、シンク用トランジスタ５）に印加されると、ブレークダウンによるトランジスタ及びバッファ回路の性能低下の恐れがあった。また、制御回路８も意図しないブレークダウン電流を充放電するため、過剰な負荷がかかることにより、制御回路８の性能が低下する恐れがあった。前提技術のバッファ回路４００，５００には、以上のようなスイッチング性能を低下させる恐れがあった。
【００２１】  ＜実施の形態１＞  ＜構成＞  図１は、本実施の形態におけるバッファ回路１００の回路図である。バッファ回路１００が、前提技術において説明したバッファ回路５００（図８）と異なる点は、ドライブ側素子とシンク側素子をさらに備える点である。ドライブ側素子の一端はドライブ用トランジスタ４のベースに接続されており、シンク側素子の一端はシンク用トランジスタ５のベースに接続されている。
【００２２】  本実施の形態において、ドライブ側素子とシンク側素子は、それぞれドライブ側ダイオード６とシンク側ダイオード７である。図１に示すように、ドライブ側ダイオード６の一端（即ちアノード）はドライブ用トランジスタ４のベースに接続され、他端（即ちカソード）は制御回路８の出力端子に接続されている。また、シンク側ダイオード７の一端（即ちカソード）はシンク用トランジスタ５のベースに接続され、他端（即ちアノード）は制御回路８の出力端子に接続されている。
【００２３】  つまり、ドライブ側ダイオード６は、ドライブ用トランジスタ４のベースに流れ込む電流の方向が順方向となるように、制御回路８の出力端子とドライブ用トランジスタ４のベースとの間に挿入される。また、シンク側ダイオード７は、シンク用トランジスタ５のベースから流れ出る電流の方向が順方向となるように、制御回路８の出力端子とシンク用トランジスタ５のベースとの間に挿入される。その他の構成は、前提技術（図８）と同じであるため、説明を省略する。
【００２４】  ＜動作＞  図２は、本実施の形態におけるバッファ回路１００のスイッチング動作のシミュレーション結果を示す図である。図２（ａ）は、ＶＢとＶＧの時間変化を示す図である。図２（ｂ）は、ＶＢＥ＿ｄ、ＶＢＥ＿ｓおよびＶＩＮの時間変化を示す図である。
【００２５】  ターンオン時（即ち図２（ａ），図２（ｂ）の時刻０μｓ）において、ＶＩＮがローレベル（０Ｖ）からハイレベル（１５Ｖ）に切り替わると、ドライブ用トランジスタ４のベース電圧ＶＢ＿ｄがハイレベルとなるため、ドライブ用トランジスタ４はエミッタフォロアとしてスイッチング素子１のゲートを充電する。このとき、前提技術において述べたように、ＶＧの立ち上がりが遅延する。ＶＧが立ち上がる際に、シンク用トランジスタ５のベース・エミッタ間には逆電圧（正の電圧）が印加されるが、この正の電圧は、シンク用トランジスタ５のベース・エミッタと、シンク側ダイオード７との直列接続に対して印加される。そのため、シンク用トランジスタ５のベース・エミッタ間にかかる電圧（ＶＢＥ＿ｓ）は、前提技術（図９）と比較して低減される。
【００２６】  また、ターンオフ時（即ち図２（ａ），図２（ｂ）の時刻２０μｓ）において、ＶＩＮがハイレベル（１５Ｖ）からローレベル（０Ｖ）に切り替わると、シンク用トランジスタ５のベース電圧ＶＢ＿ｓがハイレベルとなるため、シンク用トランジスタ５はエミッタフォロアとしてスイッチング素子１のゲートを放電する。このとき、前提技術において述べたように、ＶＧの立ち下がりが遅延する。ＶＧが立ち下がる際に、ドライブ用トランジスタ４のベース・エミッタ間には逆電圧（負の電圧）が印加されるが、この負の電圧は、ドライブ用トランジスタ４のベース・エミッタと、ドライブ側ダイオード６との直列接続に対して印加される。そのため、ドライブ用トランジスタ４のベース・エミッタ間にかかる電圧（ＶＢＥ＿ｄ）は、前提技術（図９（ｂ））と比較して低減される。
【００２７】  ＜効果＞  本実施の形態におけるバッファ回路１００は、スイッチング素子１のターンオンおよびターンオフを行うバッファ回路１００であって、スイッチング素子１をターンオンするドライブ用トランジスタ４と、ドライブ用トランジスタ４とコンプリメンタリ・ペアであり、スイッチング素子１をターンオフするシンク用トランジスタ５と、を備え、ドライブ用トランジスタ４のベースおよびシンク用トランジスタ５のベースには、制御回路８の出力端子から出力される制御信号が入力されており、ドライブ用トランジスタ４のベースに一端が接続されたドライブ側素子と、シンク用トランジスタ５のベースに一端が接続されたシンク側素子と、をさらに備え、ドライブ側素子およびシンク側素子は、それぞれの他端であるカソードおよびアノードが制御回路８の出力端子に接続されたドライブ側ダイオード６およびシンク側ダイオード７であるか、もしくは、それぞれの他端が、ドライブ用トランジスタ４およびシンク用トランジスタ５のエミッタに接続されたドライブ側コンデンサ１２およびシンク側コンデンサ１３である。
【００２８】  従って、ドライブ用トランジスタ４のベースに、ドライブ用トランジスタ４のベースに流れ込む電流の方向が順方向となるようにドライブ側ダイオード６を接続することにより、ターンオフ動作の際にドライブ用トランジスタ４のベース・エミッタ間に印加されていた逆電圧が、ドライブ側ダイオード６にも分散して印加される。よって、ターンオフ動作時にドライブ用トランジスタ４に印加される逆電圧を低減することが可能である。同様に、シンク用トランジスタ５のベースに、シンク用トランジスタ５のベースから流れ出る電流の方向が順方向となるようにシンク側ダイオード７を接続することにより、ターンオン動作の際にシンク用トランジスタ５のベース・エミッタ間に印加されていた逆電圧が、シンク側ダイオード７にも分散して印加される。よって、ターンオン動作時にシンク用トランジスタ５に印加される逆電圧を低減することが可能である。以上のように、本実施の形態におけるバッファ回路１００は、ターンオンおよびターンオフ動作時において、ドライブ用トランジスタ４およびシンク用トランジスタ５に印加される逆電圧を低減することが可能なため、安定した動作が可能となる。
【００２９】  また、ドライブ用トランジスタ４のエミッタ側にドライブ側ダイオード６を接続する場合と比較すると、ドライブ用トランジスタ４のベース側にドライブ側ダイオード６を接続することによって、ダイオードの通電電流が小さくてすむため、ドライブ側ダイオード６として小型かつ低コストのダイオードを使用することが可能である。同様に、シンク用トランジスタ５のエミッタ側にシンク側ダイオード７を接続する場合と比較すると、シンク用トランジスタ５のベース側にシンク側ダイオード７を接続することによって、ダイオードの通電電流が小さくてすむため、シンク側ダイオード７として小型かつ低コストのダイオードを使用することが可能である。
【００３０】  ＜実施の形態２＞  ＜構成＞  図３は、本実施の形態におけるバッファ回路２００の回路図である。バッファ回路２００が、実施の形態１で述べたバッファ回路１００（図１）と異なる点は、抵抗素子９をさらに備える点である。抵抗素子９は、制御回路８の出力端子とスイッチング素子１のゲートとの間に接続される。その他の構成は、実施の形態１（図１）と同じであるため、説明を省略する。
【００３１】  ＜動作＞  実施の形態１におけるバッファ回路１００においては、スイッチング素子１のオン状態において、スイッチング素子１のゲート電圧（ＶＧ）が、制御回路８の出力端子の電圧（ＶＢ）から、ドライブ側ダイオード６の順電圧（ＶＤ＿ｄ）とドライブ用トランジスタ４のベース・エミッタ間の順電圧（ＶＢＥ＿ｄ）の分だけ降下した電圧までしか上昇できなかった。例えば、ＶＢを０Ｖ（ローレベル）〜１５Ｖ（ハイレベル）の範囲のパルスとし、ＶＤ＿ｄを約０．７Ｖとし、ＶＢＥ＿ｄを約０．７Ｖとすると、ＶＧの最大電圧はおよそ１３．６Ｖ（＝１５Ｖ−０．７Ｖ−０．７Ｖ）となる。
【００３２】  スイッチング素子１のゲート電圧が低下すると、スイッチング素子１のオン状態時の飽和電圧が増大するため、定常損失が増大する。
【００３３】  同様に、実施の形態１におけるバッファ回路１００においては、スイッチング素子１のオフ状態において、ゲート電圧（ＶＧ）は、シンク側ダイオード７の順電圧（ＶＤ＿ｓ）とシンク用トランジスタ５のベース・エミッタ間の順電圧（ＶＢＥ＿ｓ）の合計値までしか放電されないため、スイッチング素子１が誤動作によりオン状態になり易くなる。
【００３４】  そこで、本実施の形態におけるバッファ回路２００においては、エミッタフォロアとは別に、抵抗素子９を経由して制御回路８からスイッチング素子１のゲートに直接充放電を行う経路を設けた。この構成により、スイッチング素子１のゲート電圧（ＶＧ）を、制御回路８の出力値１５Ｖ（０Ｖ）により近い値まで引き上げる（引き下げる）ことが可能となる。つまり、ドライブ用トランジスタ４（シンク用トランジスタ５）およびドライブ側ダイオード６（シンク側ダイオード７）による電圧降下（上昇）分の影響を低減することが可能となる。
【００３５】  図４は、本実施の形態におけるバッファ回路２００のスイッチング動作のシミュレーション結果を示す図である。図４（ａ）は、ＶＢとＶＧの時間変化を示す図である。図４（ｂ）は、ＶＢＥ＿ｄ、ＶＢＥ＿ｓおよびＶＩＮの時間変化を示す図である。
【００３６】  抵抗素子９の抵抗値が小さいほど充放電に要する時間は短くなるが、制御回路８の負荷電流が大きくなる。このため、抵抗素子９の抵抗値は数１００Ω以上に設定するのが望ましい。図２（ａ）と図４（ａ）に示すゲート電圧（ＶＧ）の時間変化を比較すると、本実施の形態（図４（ａ））の方が、ＶＧがよりゆっくりと上昇して、ＶＢに向かって収束していくことがわかる。
【００３７】  ＜効果＞  本実施の形態におけるバッファ回路２００は、ドライブ側素子およびシンク側素子がドライブ側ダイオード６およびシンク側ダイオード７である場合、制御回路８の出力端子とスイッチング素子１のゲートとの間に接続された抵抗素子９をさらに備える。
【００３８】  従って、制御回路８の出力端子とスイッチング素子１のゲートとを抵抗素子９を介して接続することにより、スイッチング素子１のゲート電圧（ＶＧ）を、制御回路８の出力電圧（ＶＢ）により近づけることが可能となる。よって、実施の形態１で述べた効果に加えて、スイッチング素子１の定常損失を低減し、また、スイッチング素子１の誤動作を防止することが可能となる。
【００３９】  ＜実施の形態３＞  ＜構成＞  図５は、本実施の形態におけるバッファ回路３００の回路図である。バッファ回路３００が、前提技術において説明したバッファ回路５００（図８）と異なる点は、ドライブ側素子とシンク側素子をさらに備える点である。ドライブ側素子の一端はドライブ用トランジスタ４のベースに接続されており、シンク側素子の一端はシンク用トランジスタ５のベースに接続されている。
【００４０】  本実施の形態において、ドライブ側素子とシンク側素子は、それぞれドライブ側コンデンサ１２とシンク側コンデンサ１３である。ドライブ側コンデンサ１２の他端はドライブ用トランジスタ４のエミッタに接続されている。シンク側コンデンサ１３の他端はシンク用トランジスタ５のエミッタに接続されている。
【００４１】  つまり、ドライブ側コンデンサ１２は、ドライブ用トランジスタ４のベースとエミッタとの間に挿入され、シンク側コンデンサ１３は、シンク用トランジスタ５のベースとエミッタとの間に挿入されている。
【００４２】  また、本実施の形態におけるバッファ回路３００においては、図５に示すように、抵抗素子１４がドライブ側コンデンサ１２と直列に接続され、また、抵抗素子１５がシンク側コンデンサ１３と直列に接続されている。なお、抵抗素子１４はドライブ用トランジスタ４のベースとエミッタの間に配置され、かつ、ドライブ側コンデンサ１２と直列に接続されていればよい。同様に、抵抗素子１５は、シンク用トランジスタ５のベースとエミッタの間に配置され、かつ、シンク側コンデンサ１３と直列に接続されていればよい。その他の構成は、前提技術（図８）と同じであるため、説明を省略する。
【００４３】  ＜動作＞  図６は、本実施の形態におけるバッファ回路３００のスイッチング動作のシミュレーション結果を示す図である。図５（ａ）は、ＶＢとＶＧの時間変化を示す図である。図６（ｂ）は、ＶＢＥ＿ｄ、ＶＢＥ＿ｓおよびＶＩＮの時間変化を示す図である。
【００４４】  ドライブ用トランジスタ４のベース・エミッタ間に最も大きい逆電圧がかかるのは、制御回路８の出力電圧ＶＢがハイレベルからローレベルに切り替わる瞬間である。高周波において低インピーダンスとなるドライブ側コンデンサ１２経由にてドライブ用トランジスタ４のエミッタを充放電することで逆電圧を低減することが可能である。図６（ｂ）の時刻２０μｓ付近のＶＢＥ＿ｄを、図９（ｂ）と比較すると、逆電圧が低減されていることがわかる。
【００４５】  同様に、シンク用トランジスタ５のベース・エミッタ間に最も大きい逆電圧がかかるのは、制御回路８の出力電圧ＶＢがローレベルからハイレベルに切り替わる瞬間である。高周波において低インピーダンスとなるシンク側コンデンサ１３経由にてシンク用トランジスタ５のエミッタを充放電することで逆電圧を低減することが可能である。図６（ｂ）の時刻０μｓ付近のＶＢＥ＿ｓを、図９（ｂ）と比較すると、逆電圧が低減されていることがわかる。
【００４６】  抵抗素子１４，１５は制御回路８に対する負荷電流を調整するための制限抵抗である。ゲート抵抗２ａ，２ｂで代用することも可能であるが、抵抗素子１４，１５を設けることによって、ＳＷ速度のより細かい調整が可能となる。
【００４７】  ＜効果＞  本実施の形態におけるバッファ回路３００は、スイッチング素子１のターンオンおよびターンオフを行うバッファ回路３００であって、スイッチング素子１をターンオンするドライブ用トランジスタ４と、ドライブ用トランジスタ４とコンプリメンタリ・ペアであり、スイッチング素子１をターンオフするシンク用トランジスタ５と、を備え、ドライブ用トランジスタ４のベースおよびシンク用トランジスタ５のベースには、制御回路８の出力端子から出力される制御信号が入力されており、ドライブ用トランジスタ４のベースに一端が接続されたドライブ側素子と、シンク用トランジスタ５のベースに一端が接続されたシンク側素子と、をさらに備え、ドライブ側素子およびシンク側素子は、それぞれの他端であるカソードおよびアノードが制御回路８の出力端子に接続されたドライブ側ダイオード６およびシンク側ダイオード７であるか、もしくは、それぞれの他端が、ドライブ用トランジスタ４およびシンク用トランジスタ５のエミッタに接続されたドライブ側コンデンサ１２およびシンク側コンデンサ１３である。
【００４８】  従って、ドライブ用トランジスタ４のベースとエミッタとの間にドライブ側コンデンサ１２を接続することにより、ターンオフ動作の際にドライブ用トランジスタ４のエミッタが充放電されるため、ターンオフ動作時にドライブ用トランジスタ４に印加される逆電圧を低減することが可能である。同様に、シンク用トランジスタ５のベースとエミッタとの間にシンク側コンデンサ１３を接続することにより、ターンオン動作の際にシンク用トランジスタ５のエミッタが充放電されるため、ターンオフ動作時にシンク用トランジスタ５に印加される逆電圧を低減することが可能である。以上のように、本実施の形態におけるバッファ回路３００は、前提技術におけるバッファ回路５００（図８）に対して、小型のディスクリート素子（ドライブ側コンデンサ１２およびシンク側コンデンサ１３）を追加することにより、ターンオンおよびターンオフ動作時において、ドライブ用トランジスタ４およびシンク用トランジスタ５に印加される逆電圧を低減することが可能である。よって、バッファ回路３００は、安定した動作が可能となる。
【００４９】  また、本実施の形態におけるバッファ回路３００において、ドライブ側素子およびシンク側素子がドライブ側コンデンサ１２およびシンク側コンデンサ１３である場合、ドライブ用トランジスタ４のベースとエミッタの間に配置され、かつ、ドライブ側コンデンサ１２と直列接続された抵抗素子１４と、シンク用トランジスタ５のベースとエミッタの間に配置され、かつ、シンク側コンデンサ１３と直列接続された抵抗素子１５と、をさらに備える。
【００５０】  従って、ドライブ側コンデンサ１２、シンク側コンデンサ１３のそれぞれと直列に抵抗素子１４，１５を接続することによって、制御回路８に対する負荷電流およびＳＷ速度を調整することが可能となる。
【００５１】  なお、実施の形態１〜３においては、スイッチング素子１として、ＩＧＢＴを例に説明したが、ＩＧＢＴに代えてバイポーラトランジスタ、シリコンで形成されたＭＯＳＦＥＴ、炭化珪素（ＳｉＣ）で形成されたＭＯＳＦＥＴとしても本発明の効果を奏する。
【００５２】  この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
【符号の説明】
【００５３】  １  スイッチング素子、２，２ａ，２ｂ  ゲート抵抗、４  ドライブ用トランジスタ、５  シンク用トランジスタ、６  ドライブ側ダイオード、７  シンク側ダイオード、８  制御回路、９，１４，１５  抵抗素子、１２  ドライブ側コンデンサ、１３  シンク側コンデンサ、１００，２００，３００，４００，５００  バッファ回路。
【図１】
2015033444.tif 000003
【図２】
2015033444.tif 000004
【図３】
2015033444.tif 000005
【図４】
2015033444.tif 000006
【図５】
2015033444.tif 000007
【図６】
2015033444.tif 000008
【図７】
2015033444.tif 000009
【図８】
2015033444.tif 000010
【図９】
2015033444.tif 000011
【手続補正書】
【提出日】平成27年9月7日(2015.9.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
スイッチング素子（１）のターンオンおよびターンオフを行うバッファ回路（１００，３００）であって、
前記スイッチング素子（１）をターンオンするドライブ用トランジスタ（４）と、
前記ドライブ用トランジスタ（４）とコンプリメンタリ・ペアであり、前記スイッチング素子（１）をターンオフするシンク用トランジスタ（５）と、
を備え、
前記ドライブ用トランジスタ（４）のベースおよび前記シンク用トランジスタ（５）のベースには、制御回路（８）の出力端子から出力される制御信号が入力されており、
前記ドライブ用トランジスタ（４）のベースに一端が接続されたドライブ側素子と、
前記シンク用トランジスタ（５）のベースに一端が接続されたシンク側素子と、
をさらに備え、
前記ドライブ側素子および前記シンク側素子は、それぞれの他端であるアノードおよびカソードが前記制御回路（８）の前記出力端子に接続されたドライブ側ダイオード（６）およびシンク側ダイオード（７）であるか、もしくは、
それぞれの他端が、前記ドライブ用トランジスタ（４）および前記シンク用トランジスタ（５）のエミッタに接続されたドライブ側コンデンサ（１２）およびシンク側コンデンサ（１３）である、
バッファ回路（１００，３００）。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
本発明に係るバッファ回路は、スイッチング素子のターンオンおよびターンオフを行うバッファ回路であって、スイッチング素子をターンオンするドライブ用トランジスタと、ドライブ用トランジスタとコンプリメンタリ・ペアであり、スイッチング素子をターンオフするシンク用トランジスタと、を備え、ドライブ用トランジスタのベースおよびシンク用トランジスタのベースには、制御回路の出力端子から出力される制御信号が入力されており、ドライブ用トランジスタのベースに一端が接続されたドライブ側素子と、シンク用トランジスタのベースに一端が接続されたシンク側素子と、をさらに備え、ドライブ側素子およびシンク側素子は、それぞれの他端であるアノードおよびカソードが制御回路の出力端子に接続されたドライブ側ダイオードおよびシンク側ダイオードであるか、もしくは、それぞれの他端が、ドライブ用トランジスタおよびシンク用トランジスタのエミッタに接続されたドライブ側コンデンサおよびシンク側コンデンサである。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
また、ターンオフ時（即ち図９（ｂ）の時刻２０μｓ）において、ＶＩＮがハイレベル（１５Ｖ）からローレベル（０Ｖ）に切り替わると、シンク用トランジスタ５のベース電圧ＶＢ＿ｓがローレベルとなるため、シンク用トランジスタ５はエミッタフォロアとしてスイッチング素子１のゲートを放電する。このとき、ＶＧの立ち下がりが遅延する。ＶＧが立ち下がる際に、ドライブ用トランジスタ４のベース・エミッタ間には逆電圧が印加される。図９（ｂ）の時刻２０μｓ付近において、ＶＢＥ＿ｄは−６Ｖを超えている。つまり逆電圧が定格を上回っている。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
本実施の形態において、ドライブ側素子とシンク側素子は、それぞれドライブ側ダイオード６とシンク側ダイオード７である。図１に示すように、ドライブ側ダイオード６の一端（即ちカソード）はドライブ用トランジスタ４のベースに接続され、他端（即ちアノード）は制御回路８の出力端子に接続されている。また、シンク側ダイオード７の一端（即ちアノード）はシンク用トランジスタ５のベースに接続され、他端（即ちカソード）は制御回路８の出力端子に接続されている。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
また、ターンオフ時（即ち図２（ａ），図２（ｂ）の時刻２０μｓ）において、ＶＩＮがハイレベル（１５Ｖ）からローレベル（０Ｖ）に切り替わると、シンク用トランジスタ５のベース電圧ＶＢ＿ｓがローレベルとなるため、シンク用トランジスタ５はエミッタフォロアとしてスイッチング素子１のゲートを放電する。このとき、前提技術において述べたように、ＶＧの立ち下がりが遅延する。ＶＧが立ち下がる際に、ドライブ用トランジスタ４のベース・エミッタ間には逆電圧（負の電圧）が印加されるが、この負の電圧は、ドライブ用トランジスタ４のベース・エミッタと、ドライブ側ダイオード６との直列接続に対して印加される。そのため、ドライブ用トランジスタ４のベース・エミッタ間にかかる電圧（ＶＢＥ＿ｄ）は、前提技術（図９（ｂ））と比較して低減される。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
＜効果＞
本実施の形態におけるバッファ回路１００は、スイッチング素子１のターンオンおよびターンオフを行うバッファ回路１００であって、スイッチング素子１をターンオンするドライブ用トランジスタ４と、ドライブ用トランジスタ４とコンプリメンタリ・ペアであり、スイッチング素子１をターンオフするシンク用トランジスタ５と、を備え、ドライブ用トランジスタ４のベースおよびシンク用トランジスタ５のベースには、制御回路８の出力端子から出力される制御信号が入力されており、ドライブ用トランジスタ４のベースに一端が接続されたドライブ側素子と、シンク用トランジスタ５のベースに一端が接続されたシンク側素子と、をさらに備え、ドライブ側素子およびシンク側素子は、それぞれの他端であるアノードおよびカソードが制御回路８の出力端子に接続されたドライブ側ダイオード６およびシンク側ダイオード７であるか、もしくは、それぞれの他端が、ドライブ用トランジスタ４およびシンク用トランジスタ５のエミッタに接続されたドライブ側コンデンサ１２およびシンク側コンデンサ１３である。
【国際調査報告】
2015033444.tif 000012
2015033444.tif 000013
2015033444.tif 000014
2015033444.tif 000015