(57)【要約】  半導体集積回路の信頼性向上を図る。半導体集積回路（４０）は、支持基板（１ａ）上に絶縁層（１ｂ）を介して設けられた第１導電型の半導体層（１ｃ）と、半導体層（１ｃ）の上部に絶縁層（１ｂ）から離間して設けられた第２導電型の第１ウエル領域（２）と、第１ウエル領域（２）の上部に設けられた第１導電型の第２ウエル領域（３）と、半導体層（１ｃ）の上部に第１ウエル領域（２）を囲むようにして第１ウエル領域（２）及び絶縁層（１ｂ）から離間して設けられた第１導電型の分離領域（５）とを備える。
2016132418.tif 000002
【特許請求の範囲】
【請求項１】
支持基板上に絶縁層を介して設けられた第１導電型の半導体層と、
前記半導体層の上部に前記絶縁層から離間して設けられた第２導電型の第１ウエル領域と、
前記第１ウエル領域の上部に設けられた第１導電型の第２ウエル領域と、
前記半導体層の上部に前記第１ウエル領域を囲むようにして前記第１ウエル領域及び前記絶縁層から離間して設けられた第１導電型の分離領域と、
を備えることを特徴とする半導体集積回路。
【請求項２】
前記半導体層は、前記第１ウエル領域及び前記分離領域が前記絶縁層から離間する厚さになっていることを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
前記第１ウエル領域と前記絶縁層との間の距離は、８０μｍ以上であることを特徴とする請求項２に記載の半導体集積回路。
【請求項４】
前記半導体層は、前記第１ウエル領域に第１電位を印加し、前記第２ウエル領域に前記第１電位とは異なる第２電位を印加したときに、前記半導体層と前記第１ウエル領域とのｐｎ接合界面から広がる空乏層が前記絶縁層から離間する厚さになっていることを特徴とする請求項２に記載の半導体集積回路。
【請求項５】
前記第１ウエル領域には第１電位が印加され、前記第２ウエル領域には前記第１電位とは異なる第２電位が印加され、前記分離領域には基準電位が印加されることを特徴とする請求項２に記載の半導体集積回路。
【請求項６】
前記第１電位及び前記第２電位は、前記第１ウエル領域と前記第２ウエル領域とのｐｎ接合が通常動作で逆バイアスされる電位であることを特徴とする請求項５に記載の半導体集積回路。
【請求項７】
前記第１ウエル領域の上部に第１導電型の第１及び第２主電極領域が設けられた第１能動素子と、
前記第２ウエル領域の上部に第２導電型の第１及び第２主電極領域が設けられた第２能動素子と、
を更に備えることを特徴とする請求項４又は請求項６に記載の半導体集積回路。
【請求項８】
前記第１能動素子と前記第２能動素子とが直列に接続されたゲート駆動回路を更に備え、
前記第１能動素子と前記第２能動素子との接続点には、前記ゲート駆動回路の駆動対象となるスイッチング素子のゲートが接続されることを特徴とする請求項７に記載の半導体集積回路。
【請求項９】
前記第１能動素子と前記第２能動素子とが直列に接続されたゲート駆動回路を更に備え、
高圧側のスイッチング素子と低圧側のスイッチング素子とが直列に接続されたハイサイド回路を前記ゲート駆動回路の駆動対象とするとき、前記第１能動素子と前記第２能動素子との接続点には、前記高圧側のスイッチング素子のゲートが接続されることを特徴とする請求項７に記載の半導体集積回路。
【請求項１０】
前記第１及び第２能動素子の各々の第２主電極領域が接続されており、前記第１能動素子の第１主電極領域に前記第１電位が印加され、前記第２能動素子の第１主電極領域に前記第２電位が印加されることを特徴とする請求項８又は請求項９に記載の半導体集積回路。
【請求項１１】
絶縁層上に設けられた第１導電型の半導体層と、
前記半導体層の上部に前記絶縁層から離間して設けられた第２導電型の第１ウエル領域と、
前記第１ウエル領域の上部に設けられた第１導電型の第２ウエル領域と、
前記半導体層の上部に前記第１ウエル領域を囲むようにして前記第１ウエル領域及び前記絶縁層から離間して設けられた第１導電型の分離領域と、
を備えることを特徴とする半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路に関し、特に、スイッチング素子を駆動する高耐圧ＩＣなどの半導体集積回路に適用して有効な技術に関するものである。
【背景技術】
【０００２】
主に低容量のインバータでは、電力変換用ブリッジ回路のスイッチング素子を高耐圧ＩＣ（ＨＶＩＣ）により駆動している。この高耐圧ＩＣは、一般に、ハイサイド駆動回路、ローサイド駆動回路、レベルシフタ、制御回路などを備えている。そして、この高耐圧ＩＣは、入力端子から入力された信号に応じて、スイッチング素子のゲートをオン・オフして駆動する駆動信号を出力端子から出力する。電力変換用ブリッジ回路では、高耐圧ＩＣからの信号を受けたハイサイド回路のスイッチング素子が動作することで電力変換を行う。【０００３】
ハイサイド回路を駆動するハイサイド駆動回路は、絶縁ゲート型電界効果トランジスタとしてのｐチャネルＭＯＳＦＥＴとｎチャネルＭＯＳＦＥＴとが相補うように接続されたＣＭＯＳ（相補型ＭＯＳ）回路で構成されている。ｐチャネルＭＯＳＦＥＴは、ｐ型半導体基板の上部に設けられたｎ型ウエル領域に構成されている。ｎチャネルＭＯＳＦＥＴは、ｎ型ウエル領域の上部に設けられたｐ型ウエル領域に構成されている。ハイサイド駆動回路は、ＶＳ電位を基準電位とし、ＶＢ電位を電源電位として動作し、レベルシフト回路から受け取った信号を元に出力端子から駆動信号を出力する。ＶＢ電位は高耐圧ＩＣに印加される最高電位であり、ノイズの影響を受けていない通常状態では、ブートストラップコンデンサなどでＶＳ電位よりも１５Ｖ程度高く保たれている。ＶＳ電位は、電力変換用ブリッジ回路の高圧側スイッチング素子と低圧側スイッチング素子との接続点である出力ノード部の電位であり、電力変換の過程で０Ｖから数百Ｖの間で変化し、マイナスの電位になる場合もある。【０００４】
このような高耐圧ＩＣにおいては、スイッチング素子の動作によって生じる様々なノイズが入力されることがあるため、このノイズに耐えて誤動作や動作不能を起こさないノイズ耐量を実現し、高い信頼性を確保することが高耐圧ＩＣの設計では重要である。ノイズ耐量を上げるには寄生素子の動作抑制が必要であり、特にハイサイド回路形成領域直下（高圧側スイッチング素子駆動回路周辺）の基板縦方向に形成される寄生素子の動作抑制が重要である。これは、基板縦方向の寄生素子は面積が大きく、大電流が流れ易いためである。【０００５】
なお、特許文献１には、ｐ型半導体基板とｎ型半導体層との間にｎ型高濃度埋込領域を設けることにより、寄生ｐｎｐトランジスタの動作を抑制する技術が開示されている。また、特許文献２には、ＳＯＩ基板を用いて、ｄｖ／ｄｔサージにより、寄生容量を充放電する変位電流の発生を抑制することのできる半導体装置が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−４７９３７号公報
【特許文献２】特開２０１１−１０３４２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、半導体集積回路の信頼性向上を図ることが可能な技術を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明の一態様に係る半導体集積回路は、支持基板上に絶縁層を介して設けられた第１導電型の半導体層と、半導体層の上部に絶縁層から離間して設けられた第２導電型の第１ウエル領域と、第１ウエル領域の上部に設けられた第１導電型の第２ウエル領域と、半導体層の上部に第１ウエル領域を囲むようにして第１ウエル領域及び絶縁層から離間して設けられた第１導電型の分離領域とを備える。【０００９】
本発明の上記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【発明の効果】
【００１０】
本発明によれば、半導体集積回路の信頼性向上を図ることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１の実施形態に係る半導体集積回路の概略構成を示す回路図である。
【図２】本発明の第１の実施形態に係る半導体集積回路において、ハイサイド駆動回路形成領域における各半導体領域の平面レイアウトを示す要部平面図である。
【図３】図２のII−II線に沿った断面構造を示す要部断面図である。
【図４】本発明の第１実施形態に係る半導体集積回路において、空乏層の広がりを示す要部断面図である。
【図５】本発明の第１の実施形態に係る半導体集積回路の空乏層シミュレーション結果の一例を示す図である。
【図６】本発明の第１の実施形態に係る半導体集積回路を配線基板上に実装した状態を示す要部断面図である。
【図７】図６の一部を拡大した要部断面図である。
【図８】本発明の第２の実施形態に係る半導体集積回路の概略構成を示す回路図である。
【図９】本発明の第２の実施形態に係る半導体集積回路を用いた降圧コンバータの概略構成を示す回路図である。
【図１０】従来の半導体集積回路の要部断面図である。
【発明を実施するための形態】
【００１２】
以下、本発明の第１及び第２の実施形態に係る半導体集積回路について、図面を参照して詳細に説明する。
本明細書において、「第１主電極領域」とは、電界効果トランジスタ（ＦＥＴ）や静電誘導トランジスタ（ＳＩＴ）においてソース領域又はドレイン領域のいずれか一方となる半導体領域を意味する。絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）においてはエミッタ領域又はコレクタ領域のいずれか一方となる半導体領域を、静電誘導サイリスタ（ＳＩサイリスタ）やゲートターンオフサイリスタ（ＧＴＯ）においてはアノード領域又はカソード領域のいずれか一方となる半導体領域を意味する。「第２主電極領域」とは、ＦＥＴやＳＩＴにおいては上記第１主電極領域とはならないソース領域又はドレイン領域のいずれか一方となる半導体領域を、ＩＧＢＴにおいては上記第１主電極領域とはならないエミッタ領域又はコレクタ領域のいずれか一方となる領域を、ＳＩサイリスタやＧＴＯにおいては上記第１主電極領域とはならないアノード領域又はカソード領域のいずれか一方となる領域を意味する。即ち、第１主電極領域がソース領域であれば、第２主電極領域はドレイン領域を意味し、第１主電極領域がエミッタ領域であれば、第２主電極領域はコレクタ領域を意味し、第１主電極領域がアノード領域であれば、第２主電極領域はカソード領域を意味する。以下の第１及び第２の実施形態では、絶縁ゲート型電界効果トランジスタを用いたパワーＩＣに着目して説明するので、ソース領域を「第１主電極領域」、ドレイン領域を「第２主電極領域」と呼ぶ。
【００１３】
以下の第１及び第２の実施形態の説明では、第１導電型がｐ型、第２導電型がｎ型の場合について例示的に説明するが、導電型を逆の関係に選択して、第１導電型をｎ型、第２導電型をｐ型としても構わない。また、本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｐやｎに上付き文字で付す＋および−は、＋および−の付記されていない半導体領域に比してそれぞれ相対的に不純物濃度が高いまたは低い半導体領域であることを意味する。更に、以下の説明において「上面」「下面」などの「上」「下」の定義は、図示した断面図上の単なる表現上の問題であって、例えば、半導体集積回路の方位を９０°変えて観察すれば「上」「下」の呼称は、「左」「右」になり、１８０°変えて観察すれば「上」「下」の呼称の関係は逆になることは勿論である。
【００１４】
なお、以下の第１及び第２の実施形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、第１及び第２の実施形態で説明される添付図面は、見易くまたは理解し易くするために正確なスケール、寸法比で描かれていない。本発明はその要旨を超えない限り、以下に説明する第１及び第２の実施形態の記載に限定されるものではない。
（第１の実施形態）
図１に示すように、本発明の第１の実施形態に係る半導体集積回路４０は、制御回路３１、レベルシフト回路３２、ハイサイド駆動回路３３及びローサイド駆動回路（図示せず）などを備えたパワーＩＣである。また、第１の実施形態に係る半導体集積回路４０は、駆動対象として、例えば電力変換用ブリッジ回路の一相分である電力変換部５０を駆動する高耐圧のパワーＩＣである。この第１の実施形態に係る半導体集積回路４０は、入力端子４１から入力された信号に応じて、電力変換部５０を構成するスイッチング素子のゲートをオン・オフして駆動する駆動信号を出力端子４２から出力する。
【００１５】
図１に示すように、電力変換部５０は、高圧側スイッチング素子Ｓ１と、低圧側スイッチング素子Ｓ２とを直列に接続してハイサイド回路を構成している。高圧側スイッチング素子Ｓ１及び低圧側スイッチング素子Ｓ２は例えばＩＧＢＴなどの能動素子で構成されている。高圧側及び低圧側スイッチング素子Ｓ１，Ｓ２の各々には、還流ダイオードＦＷＤ１，ＦＷＤ２が並列に逆接続されている。
【００１６】
高圧側スイッチング素子Ｓ１及び低圧側スイッチング素子Ｓ２は、正極側である高圧の主電源ＨＶと、この主電源ＨＶの負極側であるグランド（ＧＮＤ）電位との間に直列で接続されている。第２電位としてのＶＳ電位が印加されるＶＳ端子４３は、高圧側スイッチング素子Ｓ１と低圧側スイッチング素子Ｓ２との接続点５１に接続される。この接続点５１は、電力変換用ブリッジ回路の一相分である電力変換部５０の出力点である。接続点５１とＧＮＤ電位との間には、低圧側スイッチング素子Ｓ２が接続される。接続点５１には負荷５７として例えばモータなどが接続される。
【００１７】
半導体集積回路４０の動作中、ＶＳ端子４３に印加されるＶＳ電位は、ハイサイド回路を構成する高圧側スイッチング素子Ｓ１と低圧側スイッチング素子Ｓ２とが相補にオン・オフされることによって、主電源ＨＶの高電位側電位（例えば４００Ｖ程度）と低電位側電位（ＧＮＤ電位）との間で上昇及び下降を繰り返し、０Ｖから数百Ｖまでの間で変動する。
【００１８】
ハイサイド駆動回路３３は、ゲート駆動回路３４を備えている。ゲート駆動回路３４は、能動素子である第２導電型チャネルの第１電界効果トランジスタとして例えばｎチャネルＭＯＳＦＥＴ（以下、ｎＭＯＳと呼ぶ）３６と、能動素子である第１導電型チャネルの第２電界効果トランジスタとして例えばｐチャネルＭＯＳＦＥＴ（以下、ｐＭＯＳと呼ぶ）３５とが相補うように直列に接続されたＣＭＯＳ回路で構成されている。具体的には、ｐＭＯＳ３５のソースはＶＢ端子４４に接続され、ｐＭＯＳ３５のドレインはｎＭＯＳ３６のドレインに接続されている。ｎＭＯＳ３６のソースはＶＳ端子４３に接続されている。
【００１９】
ゲート駆動回路３４は、ＶＳ端子４３に印加されるＶＳ電位を基準電位とし、ＶＢ端子４４に印加される第１電位としてのＶＢ電位を電源電位として動作し、レベルシフト回路３２から受け取った信号を元に出力端子４２から駆動信号を出力して高圧側スイッチング素子Ｓ１を駆動する。
制御回路３１は、ＧＮＤ（グランド）端子４６に印加されるＧＮＤ電位を基準電位とし、ＶＣＣ端子４５に印加されるＶＣＣ電位を電源電位として動作し、高圧側スイッチング素子Ｓ１をオン・オフするためのローサイドレベルのオン・オフ信号、及び低圧側スイッチング素子をオン・オフするためのローサイドレベルのオン・オフ信号を生成する。ＧＮＤ電位は共通電位である。
【００２０】
レベルシフト回路３２は、制御回路３１によって生成されたローサイドレベルのオン・オフ信号を、ハイサイドレベルのオン・オフ信号に変換する。
第１の実施形態に係る半導体集積回路４０では、高圧側スイッチング素子Ｓ１を駆動する場合、制御回路３１によって高圧側スイッチング素子Ｓ１をオン・オフするためのローサイドレベルのオン・オフ信号が生成される。このローサイドレベルのオン・オフ信号は、レベルシフト回路３２によりハイサイドレベルのオン・オフ信号に変換された後、ハイサイド駆動回路３３に入力される。
【００２１】
制御回路３１からハイサイド駆動回路３３に入力されたオン・オフ信号は、ゲート駆動回路３４を介して高圧側スイッチング素子Ｓ１のゲートに入力される。高圧側スイッチング素子Ｓ１は、制御回路３１からのオン・オフ信号に基づいてオン・オフされる。
ＶＣＣ端子４５とＶＢ端子４４との間には外付け素子としてのブートストラップダイオード５５が接続される。また、ＶＢ端子４４とＶＳ端子４３との間には外付け素子としてのブートストラップコンデンサ５６が接続される。これらのブートストラップダイオード５５及びブートストラップコンデンサ５６は、高圧側スイッチング素子Ｓ１の駆動電源を生成する。
【００２２】
ＶＢ電位は半導体集積回路４０に印加される最高電位であり、ノイズの影響を受けていない通常状態では、ブートストラップコンデンサ５６でＶＳ電位よりも１５Ｖ程度高く保たれている。ＶＳ電位は、電力変換用ブリッジ回路の高圧側スイッチング素子Ｓ１と低圧側スイッチング素子Ｓ２との接続点（出力ノード部）５１の電位であり、電力変換の過程で０Ｖから数百Ｖの間で変化し、マイナスの電位になる場合もある。
【００２３】
次に、第１の実施形態に係る半導体集積回路４０の具体的な構造について説明する。
図２及び図３に示すように、第１の実施形態に係る半導体集積回路４０は、半導体基体１に自己分離型ＩＣプロセスによって作製された素子分離構造によってパワーＩＣを構成している。半導体基体１は、支持基板１ａ上に絶縁層１ｂを介して第１導電型（ｐ−型）の半導体層１ｃが設けられた構成になっている。支持基板１ａとしては、例えば第１導電型（ｐ−型）の単結晶シリコン基板が用いられている。絶縁層１ｂは、例えば酸化シリコン膜で形成されている。半導体層１ｃは、例えば比抵抗が１００Ωｃｍ程度以上の単結晶シリコン基板で構成されている。すなわち、半導体基体１はＳＯＩ（Silicon on Insulator）構造になっている。
【００２４】
図３に示すように、半導体層１ｃの主面側である上面側の上部（表層部）には第２導電型（ｎ型）の第１ウエル領域２が選択的に設けられ、この第１ウエル領域２の上部には第１導電型（ｐ−型）の第２ウエル領域３が選択的に設けられている。また、半導体層１ｃの上部には第２導電型（ｎ−型）の耐圧領域（ウエル領域）４及び第１導電型（ｐ−型）の分離領域（ウエル領域）５が選択的に設けられている。第１及び第２ウエル領域２，３の各々は、半導体基体１のハイサイド駆動回路形成領域１Ａに設けられている。第１ウエル領域２は、例えば１×１０１４〜１×１０１７／ｃｍ３程度の不純物濃度で形成されている。第２ウエル領域３は、例えば１×１０１４〜１×１０１８／ｃｍ３程度の不純物濃度で形成されている。
【００２５】
図２及び図３に示すように、第１ウエル領域２は、耐圧領域４で周囲を囲まれ、かつ耐圧領域４と接している。耐圧領域４は、分離領域５で周囲を囲まれ、かつ分離領域５と接している。すなわち、耐圧領域４は、第１ウエル領域２と分離領域５との間に設けられ、第１ウエル領域２及び分離領域５の各々と接している。耐圧領域４は、第１ウエル領域２よりも低い不純物濃度で形成されている。分離領域５は、半導体層１ｃよりも高い不純物濃度で形成されている。
【００２６】
図３に示すように、ｐＭＯＳ３５は、第１ウエル領域２の上部に構成された能動素子である。ｎＭＯＳ３６は、第２ウエル領域３の上部に構成された能動素子である。第１ウエル領域２は半導体層１ｃからｐＭＯＳ３５を電気的に分離する分離領域であり、第２ウエル領域３は第１ウエル領域２からｎＭＯＳ３６を電気的に分離する分離領域である。
ｐＭＯＳ３５は、第１ウエル領域２からなるチャネル形成領域と、半導体層１ｃの上面であって第１ウエル領域２の表面に選択的に設けられたゲート絶縁膜１６と、チャネル形成領域上にゲート絶縁膜１６を介して設けられたゲート電極１８とを有している。また、ｐＭＯＳ３５は、第１ウエル領域２の上部に選択的に設けられた第１導電型（ｐ＋型）の第１主電極領域（ソース領域）１２と、第１ウエル領域２の上部にチャネル形成領域を挟んで第１主電極領域１２から離間するように選択的に設けられた第１導電型（ｐ＋型）の第２主電極領域（ドレイン領域）１３とを有している。
【００２７】
ｎＭＯＳ３６は、第２ウエル領域３からなるチャネル形成領域と、半導体層１ｃの上面であって第２ウエル領域３の表面に選択的に設けられたゲート絶縁膜１５と、チャネル形成領域上にゲート絶縁膜１５を介して設けられたゲート電極１７とを有している。また、ｎＭＯＳ３６は、第２ウエル領域３の上部に選択的に設けられた第２導電型（ｎ＋型）の第１主電極領域（ソース領域）６と、第２ウエル領域３の上部にチャネル形成領域を挟んで第１主電極領域６から離間するように選択的に設けられた第２導電型（ｎ＋型）の第２主電極領域（ドレイン領域）７とを有している。
【００２８】
ゲート絶縁膜１５及び１６の各々は、例えば二酸化シリコン膜で形成されている。ゲート電極１７及び１８の各々は、例えば抵抗値を低減する不純物が導入された多結晶シリコン膜で形成されている。ｐＭＯＳ３５の第１及び第２主電極領域１２，１３の各々は、第１ウエル領域２よりも高い不純物濃度で形成されている。ｎＭＯＳ３６の第１及び第２主電極領域６，７の各々は、第２ウエル領域３よりも高い不純物濃度で形成されている。
【００２９】
なお、二酸化シリコン膜としては、熱酸化法で形成する熱酸化膜や化学的気相堆積（ＣＶＤ）法で形成する堆積酸化膜があるが、ＭＯＳＦＥＴにおいては緻密にすぐれた熱酸化膜をゲート絶縁膜１５，１６として用いることが好ましい。第１の実施形態では、ゲート絶縁膜１５，１６が二酸化シリコン膜からなるＭＯＳＦＥＴを用いた場合で説明しているが、トランジスタとしては、ゲート絶縁膜が窒化シリコン膜、或いは窒化シリコン膜及び酸化シリコン膜などの積層膜で形成されたＭＩＳＦＥＴでも構わない。
【００３０】
図３に示すように、第１ウエル領域２の上部には、この第１ウエル領域２よりも不純物濃度が高い第２導電型（ｎ＋型）の第１コンタクト領域８が選択的に設けられている。第１ウエル領域２及び耐圧領域４の上部には、この第１ウエル領域２及び耐圧領域４に亘って第２導電型（ｎ＋型）の第３コンタクト領域９が選択的に設けられている。この第３コンタクト領域９は第１ウエル領域２及び耐圧領域４よりも高い不純物濃度で形成されている。第２ウエル領域３の上部には、この第２ウエル領域３よりも不純物濃度が高い第１導電型（ｐ＋型）の第２コンタクト領域１４が選択的に設けられている。
【００３１】
図３に示すように、半導体層１ｃの上面上には、ゲート電極１７及び１８を覆うようにして層間絶縁膜２０が設けられている。この層間絶縁膜２０上には、接地電極５ａ，ソース電極６ａ，ドレイン電極７ａ，第１コンタクト電極８ａ，第３コンタクト電極９ａ，ソース電極１２ａ，ドレイン電極１３ａ，第２コンタクト電極１４ａの各々が設けられている。これらの電極５ａ,６ａ，７ａ，８ａ，９ａ，１２ａ，１３ａ及び１４ａは、例えばアルミニウム膜で形成されている。
【００３２】
図３に示すように、接地電極５ａは、層間絶縁膜２０に埋め込まれた導電性プラグ５ｂを介して分離領域５と電気的に接続されている。ソース電極６ａは、層間絶縁膜２０に埋め込まれた導電性プラグ６ｂを介して第１主電極領域（ソース領域）６と電気的に接続されている。ドレイン電極７ａは、層間絶縁膜２０に埋め込まれた導電性プラグ７ｂを介して第２主電極領域（ドレイン領域）７と電気的に接続されている。
【００３３】
図３に示すように、第１コンタクト電極８ａは、層間絶縁膜２０に埋め込まれた導電性プラグ８ｂを介して第１コンタクト領域８と電気的に接続されている。第３コンタクト電極９ａは、層間絶縁膜２０に埋め込まれた導電性プラグ９ｂを介して第３コンタクト領域９と電気的に接続されている。
図３に示すように、ソース電極１２ａは、層間絶縁膜２０に埋め込まれた導電性プラグ１２ｂを介して第１主電極領域（ソース領域）１２と電気的に接続されている。ドレイン電極１３ａは、層間絶縁膜２０に埋め込まれた導電性プラグ１３ｂを介して第２主電極領域（ドレイン領域）１３と電気的に接続されている。第２コンタクト電極１４ａは、層間絶縁膜２０に埋め込まれた導電性プラグ１４ｂを介して第２コンタクト領域１４と電気的に接続されている。
【００３４】
図１及び図３から分かるように、接地電極５ａは、図１に示すＧＮＤ端子４６と電気的に接続され、このＧＮＤ端子４６を介してＧＮＤ電位が印加される。ソース電極６ａ及び第２コンタクト電極１４ａは、図１に示すＶＳ端子４３と電気的に接続され、このＶＳ端子４３を介してＶＳ電位が印加される。第１コンタクト電極８ａ、第３コンタクト電極９ａ、ソース電極１２ａは、図１に示すＶＢ端子４４と電気的に接続され、このＶＢ端子４４を介してＶＢ電位が印加される。
【００３５】
すなわち、分離領域５には基準電位としてのＧＮＤ電位が印加される。また、第１ウエル領域２及び耐圧領域４には、第１ウエル領域２及び耐圧領域４に亘って設けられた第３コンタクト領域９、及び第１ウエル領域２の内部に設けられた第１コンタクト領域８を介して、ＧＮＤ電位とは異なる第１電位としてのＶＢ電位が印加される。また、第２ウエル領域３には、第２コンタクト領域１４を介して、ＧＮＤ電位及びＶＢ電位とは異なる第２電位としてのＶＳ電位が印加される。また、ｐＭＯＳ３５の第１主電極領域１２にはＶＢ電位が印加され、ｎＭＯＳ３６の第１主電極領域６にはＶＳ電位が印加される。
【００３６】
図２に示すように、第１コンタクト領域８は、平面形状がＬ字形で形成され、ｐＭＯＳ３５のゲート幅方向（ゲート電極１８の長手方向）に沿って伸びる第１部分がｐＭＯＳ３５の第１主電極領域（ソース領域）１２と接触し、この第１部分からｐＭＯＳ３５のゲート長方向（ゲート電極１８の幅方向）に沿って伸びる第２部分がｐＭＯＳ３５の第１主電極領域１２及び第２主電極領域１３から離間するようにして配置されている。
【００３７】
図２に示すように、第２コンタクト領域１４は、平面形状がコの字形で形成され、ｎＭＯＳ３６を囲むようにして配置されている。第２コンタクト領域１４は、ｎＭＯＳ３６のゲート幅方向（ゲート電極１７の長手方向）に沿って伸びる第１部分がｎＭＯＳ３６の第１主電極領域（ソース領域）６と接触し、この第１部分からｎＭＯＳ３６のゲート長方向（ゲート電極１７の幅方向）に沿って伸びる第２部分及びこの第２部分からｎＭＯＳ３６のゲート幅方向に沿って伸びる第３部分がｎＭＯＳ３６の第１主電極領域６及び第２主電極領域７から離間するようにして配置されている。
【００３８】
第３コンタクト領域９は、ｐＭＯＳ３５及びｎＭＯＳ３６の周囲を囲むようにして環状に延伸するリング状平面パターンで構成されている。
図３に示すように、第１ウエル領域２、耐圧領域４及び分離領域５の各々は、半導体層１ｃの上部に半導体層１ｃの下面側の絶縁層１ｂから離間して設けられている。換言すれば、半導体層１ｃは、第１ウエル領域２、耐圧領域４、分離領域５の各々が絶縁層１ｂから離間する厚さで構成されている。
【００３９】
絶縁層１ｂは、半導体層１ｃの下面の全面を覆うようにして設けられており、第１ウエル領域２の底面全体と対向している。すなわち、第１ウエル領域２の直下には、第１ウエル領域２及び支持基板１ａの下面から離間して絶縁層１ｂが設けられている。
第１の実施形態に係る半導体集積回路４０は、図６に示す半導体チップ３０を構成する。半導体集積回路４０としての半導体チップ３０は、図６に示すように、配線基板７０に実装される。配線基板７０は、例えばセラミックスなどの絶縁性材料からなるコア材７１の上面に導電性の金属材料からなるダイパッド７２及びワイヤ接続部７３が配置されている。ダイパッド７２及びワイヤ接続部７３は互いに一体に形成され、電気的に接続されている。また、コア材７１の上面には絶縁性の材料からなる保護膜７４が設けられており、この保護膜７４に設けられた開口部からダイパッド７２及びワイヤ接続部７３がそれぞれ露出している。
【００４０】
半導体チップ３０は、図７に示すように、半導体基体１を構成する支持基板１ａの下面とダイパッド７２の上面との間に例えば導電性の銀ペーストからなる接着材８０を介してダイパッド７２に接着固定される。図６に示すように、半導体チップ３０の上面にはＧＮＤ端子４６が設けられており、このＧＮＤ端子４６はボンディングワイヤ８１を介してワイヤ接続部７３と電気的に接続される。
【００４１】
図６及び図７には図示していないが、ダイパッド７２及びワイヤ接続部７３にはＧＮＤ電位が印加される。この場合、支持基板１ａの下面にはＧＮＤ電位が印加されるので、支持基板１ａもＧＮＤ電位が印加されて電位固定される。この基板下面のＧＮＤ電位印加は、配線基板７０に半導体チップ３０を実装した後、半導体チップ３０が浮遊容量として他の半導体チップや回路に影響しないようにすることや、半導体チップ３０での電源電位を安定化させるなどの目的で実施される。
【００４２】
第１電位であるＶＢ電位及び第２電位であるＶＳ電位は、第１ウエル領域２と第２ウエル領域３との間のｐｎ接合界面部が半導体集積回路４０の通常動作で逆方向にバイアスされる電位である。
第１の実施形態に係る半導体集積回路４０は、自己分離型ＩＣプロセスが用いられている。自己分離型ＩＣプロセスによって作製された半導体集積回路４０では、図３に示すように、ハイサイド駆動回路形成領域１Ａに、ｐ−型の第２ウエル領域３、ｎ型の第１ウエル領域２及びｐ−型の半導体層１ｃからなる寄生ｐｎｐバイポーラトランジスタ２９が形成される。この寄生ｐｎｐバイポーラトランジスタ２９のベース、エミッタ、コレクタは、ＶＢ端子４４、ＶＳ端子４３、ＧＮＤ端子４６に夫々接続された状態となる。
【００４３】
半導体集積回路４０の通常動作では、電源電位であるＶＢ電位は中間電位であるＶＳ電位よりも高いため、寄生ｐｎｐバイポーラトランジスタ２９は動作しない。しかしながら、負電圧サージによりＶＢ電位がＶＳ電位よりもシリコンのｐｎ接合界面部の拡散電位である０．６Ｖ以上低下した場合、すなわちＶＢ電位＜（ＶＳ電位−０．６［Ｖ］）の電位関係になった場合、寄生ｐｎｐバイポーラトランジスタ２９がオン状態となる。
【００４４】
ＶＢ電位＜（ＶＳ電位−０．６［Ｖ］）の電位関係になる理由を説明すると、図１に示すように、半導体集積回路４０で電力変換部５０を駆動する場合、例えばＶＢ端子４４とＶＳ端子４３との間に外付素子としてのブートストラップコンデンサ５６が接続される。このブートストラップコンデンサ５６に充電された電荷でＶＢ端子４４に印加されるＶＢ電位と、ＶＳ端子４３に印加されるＶＳ電位との電位差（ＶＢ−ＶＳ間電圧）を保っている。ＶＢ端子４４には、ブートストラップダイオード５５、その他の配線などが接続される。また、ＶＳ端子４３には、負荷５７、その他の配線などが接続される。ＶＢ端子４４とＶＳ端子４３とでは接続される物が異なり、ＶＢ端子４４とＶＳ端子４３とでは付加される寄生容量が異なるため、ＶＢ電位が変動した場合にＶＳ電位が十分に追従できない場合がある。そのため、負電圧サージによりＶＢ電位が変動した際、ＶＢ電位とＶＳ電位との電位差を保持できない場合がある。したがって、ＶＢ電位とＶＳ電位の変動の違いが大きい場合にＶＢ電位＜（ＶＳ電位−０．６［Ｖ］）となることがある。
【００４５】
ここで、従来の半導体集積回路について説明すると、図１０に示すように、従来の半導体集積回路（高耐圧ＩＣ）４００では、第１の実施形態に係る半導体集積回路４０とは異なり、単層のｐ−型の半導体基板（バルク基板）１００を用いているので、ｐ−型の第２ウエル領域３００、ｎ型の第１ウエル領域２００及びｐ−型のバルク基板１００からなる寄生ｐｎｐバイポーラトランジスタ２９０が形成される。この寄生ｐｎｐバイポーラトランジスタ２９０のベース、エミッタ、コレクタは、図１を参照すると、ＶＢ端子４４、ＶＳ端子４３、ＧＮＤ端子４６に夫々接続された状態となる。また、このような従来の半導体集積回路４００を第１の実施形態に係る半導体集積回路４０と同様に配線基板７０に実装した場合は、バルク基板１００の下面がＧＮＤ電位に電位固定される。
【００４６】
ＶＢ電位＜（ＶＳ電位−０．６［Ｖ］）の電位関係になって寄生ｐｎｐバイポーラトランジスタ２９０がオン状態となったとき、従来の半導体集積回路（高耐圧ＩＣ）４００においては、バルク基板１００の下面がＧＮＤ電位に電位固定された場合、ハイサイド回路側の高電圧（ＨＶの高電位側電位）が印加されたＶＳ端子４３とＧＮＤ端子４６との間、すなわちバルク基板１００の上部に設けられた第２ウエル領域３００からバルク基板１００の下面に至る電流経路に大電流が流れる。このため、大電流による発熱によって半導体集積回路４００に誤動作や動作不良が生じ、信頼性低下の要因となる。第２ウエル領域３００からバルク基板１００の下面に至る電流経路に大電流が流れる理由を説明すると、基板縦方向の寄生ｐｎｐバイポーラトランジスタ２９０は面積が大きく、第２ウエル領域３００からバルク基板１００の下面に至る電流経路の面積も大きいため大電流が流れる。
【００４７】
これに対し、第１の実施形態に係る半導体集積回路４０では、図３に示すように、第１ウエル領域２の直下に絶縁層１ｂが第１ウエル領域２及び支持基板１ａの下面の各々から離間して設けられている。したがって、寄生ｐｎｐバイポーラトランジスタ２９の基板縦方向の電流経路（第２ウエル領域３から支持基板１ａの下面に至る電流経路）が絶縁層１ｂによって遮断されると共に、寄生ｐｎｐバイポーラトランジスタ２９のコレクタが支持基板１ａの下面と分離されるので、寄生ｐｎｐバイポーラトランジスタ２９の電流増幅率ＨＦＥを下げることが可能となり、寄生ｐｎｐバイポーラトランジスタ２９の動作を抑制することができる。この結果、寄生ｐｎｐバイポーラトランジスタ２９の動作で大電流が流れることによる発熱によって半導体集積回路４０に生じる誤動作や動作不良を防止することができるので、第１の実施形態に係る半導体集積回路４０の信頼性向上を図ることができる。
【００４８】
半導体集積回路４０の通常動作では、図４に示すように、ｐ−型の半導体層１ｃ及びｐ−型の分離領域５と、ｎ型の第１ウエル領域２及びｎ−型の耐圧領域４とのｐｎ接合界面部で空乏層１０が生じる。この空乏層１０が絶縁層１ｂに接触すると電圧分布が変化するため、耐圧劣化の要因となる。したがって、第１の実施形態に係る半導体集積回路４０において、半導体層１ｃの厚さｄｓｏｉは、空乏層１０が絶縁層１ｂに接触しない厚さ、換言すれば空乏層１０が絶縁層１ｂから離間する厚さになっている。
【００４９】
図５は、第１の実施形態に係る半導体集積回路４０の空乏層シミュレーション結果の一例を示す図である。図５のデータは、図４を参照すると、第１ウエル領域２と半導体層１ｃとのｐｎ接合界面部が逆方向にバイアスされるように電位を印加した際、その第１ウエル領域２と半導体層１ｃとのｐｎ接合界面部から半導体層１ｃ側に広がる（伸びる）空乏層１０の長さｄｄｅｐを計算したデータである。また、データの計算では、半導体層１ｃの比抵抗として例えば３５０Ωｃｍと１００Ωｃｍの値を使用し、第１ウエル領域２の不純物濃度として例えば２×１０１６／ｃｍ３の値を使用した。
【００５０】
半導体集積回路４０では、耐圧仕様として主に６００Ｖ仕様と１２００Ｖ仕様とがある。比抵抗が３５０Ωｃｍの場合、図５に実線で示すように、ＶＳ電位が６００Ｖでの空乏層１０の長さｄｄｅｐは約１５０μｍ程度であり、ＶＳ電位が１２００Ｖでの空乏層１０の長さｄｄｅｐは約２００μｍ程度である。第１ウエル領域２の深さは約１０μｍ程度であるので、この第１ウエル領域２の深さを考慮し、空乏層１０が絶縁層１ｂから離間するように半導体層１ｃの厚さｄｓｏｉを設定する。６００Ｖ仕様の場合は半導体層１ｃの厚さｄｓｏｉを１６０μｍ（１５０μｍ＋１０μｍ）以上とすることが好ましい。また、１２００Ｖ仕様の場合は半導体層１ｃの厚さｄｓｏｉを２１０μｍ（２００μｍ＋１０μｍ）以上とすることが好ましい。また、耐圧マージンを考慮してＶＳ電位を１７００Ｖとすると、空乏層１０の長さｄｄｅｐは約２５０μｍ程度となるので、この場合は半導体層１ｃの厚さｄｓｏｉを２６０μｍ（２５０μｍ＋１０μｍ）以上とすることが好ましい。また、ＶＳ電位を６００Ｖ仕様よりも低い４００Ｖとすると、空乏層１０の長さｄｄｅｐは約１１０μｍ程度となるので、この場合は半導体層１ｃの厚さｄｓｏｉを１２０μｍ（１１０μｍ＋１０μｍ）以上とすることが好ましい。以上のように、仕様耐圧が低くなればそれに伴い半導体層１ｃの厚さｄｓｏｉを薄くすることができる。
【００５１】
また、別な表現をすると、第１ウエル領域２の底面と絶縁層１ｂとの間の距離Ｌ１を、６００Ｖ仕様の場合は１５０μｍ以上とし、１２００Ｖ仕様の場合は２００μｍ以上とし、ＶＳ電位を１７００Ｖとする場合は２５０μｍ以上とし、ＶＳ電位を４００Ｖとする場合は１１０μｍ以上とすることが好ましい。要は、半導体層１ｃの厚さｄｓｏｉを厚くすることで空乏層１０が絶縁層１ｂに接触しないようにする。図５には半導体層１ｃの比抵抗として例えば１００Ωｃｍの値を使用した場合を点線で示してある。この場合も上記した３５０Ωｃｍの場合と同様に考え、ＶＳ電位を６００Ｖとする場合は第１ウエル領域２の底面と絶縁層１ｂとの間の距離Ｌ１を８０μｍ以上とすることが好ましい。
【００５２】
空乏層１０が絶縁層１ｂに接触する場合、耐圧を絶縁層１ｂで確保するために絶縁層１ｂを２μｍ以上の厚さにする必要があるが、第１の実施形態に係る半導体集積回路４０では、半導体層１ｃの厚さｄｓｏｉを厚くすることで空乏層１０が絶縁層１ｂに接触しないようにしているので、絶縁層１ｂを厚くする必要がなく、１μｍ未満の厚さでも耐圧への影響はない。
【００５３】
負電圧サージによりＶＢ電位がＶＳ電位よりも０．６Ｖ以上低下した場合、寄生ｐｎｐバイポーラトランジスタ２９のコレクタ電流は、第１ウエル領域２の底面から半導体層１ｃを介して分離領域５に至る電流経路を流れ、ＧＮＤ電位が印加される接地電極５ａに引き抜かれる。この電流経路は、第１ウエル領域２と分離領域５との間の耐圧領域４の幅Ｗｎを広くすることで抵抗成分を高くすることができるので、寄生ｐｎｐバイポーラトランジスタ２９の電流増幅率ＨＦＥを下げることが可能となり、寄生ｐｎｐバイポーラトランジスタ２９の動作を抑制することができる。耐圧領域４の幅Ｗｎは、耐圧を確保するため、通常、６００Ｖ仕様で約１００μｍ程度、１２００Ｖ仕様で約２００μｍ程度になっている。この耐圧領域４の幅Ｗｎであれば、第１ウエル領域２の底面から半導体層１ｃを介して分離領域５に至る電流経路の抵抗成分が高いため、接地電極５ａに寄生ｐｎｐバイポーラトランジスタ２９のコレクタ電流が大電流となって流れることはない。
【００５４】
第１の実施形態に係る半導体集積回路４０としての半導体チップ３０は、図６に示したように、実装工程において、配線基板７０のダイパッド７２に接着材８０を介在して接着固定される。このとき、接着材８０が図７に示したように半導体チップ３０の側面に廻り込む。接着材８０が半導体チップ３０の側面に廻り込んで半導体層１ｃの側面に接触した場合、半導体層１ｃの側面から接着材８０を介してダイパッド７２に至る電流経路が形成され、この電流経路を介して寄生ｐｎｐバイポーラトランジスタ２９のコレクタ電流がダイパッド７２に流れるといった不具合の要因となる。しかしながら、第１の実施形態に係る半導体集積回路４０では、絶縁層１ｂの下面に支持基板１ａを備えているので、支持基板１ａを備えない場合と比較して、半導体チップ３０の側面に廻り込んだ接着材８０が半導体層１ｃの側面に接触する不具合を抑制することができるので、寄生ｐｎｐバイポーラトランジスタ２９のコレクタ電流が流れる電流経路を抑制することができる。
【００５５】
なお、第１の実施形態では、半導体層１ｃの下面の全面に絶縁層１ｂを設けた場合について説明したが、絶縁層１ｂは、半導体層１ｃの下面に、少なくとも第１ウエル領域２と対向するようにして選択的に設けてもよい。
また、第１の実施形態では、半導体チップ３０を実装する際、支持基板１ａの下面をＧＮＤ電位に電位固定する場合について説明した。しかしながら、半導体チップ３０の実装では、支持基板１ａの下面をＧＮＤ電位に固定せず、フローティング状態にする場合もある。第１の実施形態に係る半導体集積回路４０は、フローティング状態で実装しても問題とならないため、支持基板１ａの下面を電位固定する場合と電位固定しない場合の両方を兼用することができる。
（第２の実施形態）
図８に示すように、本発明の第２の実施形態に係る半導体集積回路４０Ｃは、制御回路３１、レベルシフト回路３２、駆動回路３３ａ等を備えたパワーＩＣである。この半導体集積回路４０Ｃは、図８に示すように、駆動対象として、例えば降圧コンバータ６０のスイッチング素子Ｓ３を駆動する。降圧コンバータ６０は、図９に示すように、ダイオード６１、キャパシタ６２、コイル６３及びスイッチング素子Ｓ３等で構成されている。スイッチング素子Ｓ３は例えばＩＧＢＴ等の能動素子で構成されている。
【００５６】
駆動回路３３ａは、ゲート駆動回路３４ａを備えている。このゲート駆動回路３４ａは、第１の実施形態のゲート駆動回路３４と同様の構成になっている。具体的には、ｐＭＯＳ３５のソースはＶＢ端子４４に接続され、ｐＭＯＳ３５のドレインはｎＭＯＳ３６のドレインに接続されている。ｎＭＯＳ３６のソースはＶＳ端子４３に接続されている。ｐＭＯＳ３５とｎＭＯＳ３６との接続点には、降圧コンバータ６０を構成するスイッチング素子Ｓ３のゲートが接続される。
【００５７】
ゲート駆動回路３４ａは、ＶＳ端子４３に印加される第２電位としてのＶＳ電位を基準電位とし、ＶＢ端子４４に印加される第１電位としてのＶＢ電位を電源電位として動作し、レベルシフト回路３２から受け取った信号を元に出力端子４２から駆動信号を出力して降圧コンバータ６０のスイッチング素子Ｓ３を駆動する。
このように降圧コンバータ６０のスイッチング素子Ｓ３を駆動する第２の実施形態に係る半導体集積回路４０Ｃにおいても、第１の実施形態と同様に、図３を参照して説明すれば、ｐ−型の第２ウエル領域３、ｎ−型の第１ウエル領域２、ｐ−型の半導体層１ｃからなる寄生ｐｎｐバイポーラトランジスタ２９の動作を抑制することができる。
【００５８】
なお、第２の実施形態では、降圧コンバータ６０のスイッチング素子Ｓ３を駆動する半導体集積回路について説明したが、本発明はこれに限定されるものではなく、例えば、昇降コンバータ、フライバックコンバータ、フォワードコンバータなどのスイッチング素子を駆動する半導体集積回路に適用できる。
以上、本発明を上記実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
以上のように、本発明に係る半導体集積回路は、信頼性向上を図ることができ、スイッチング素子を駆動する高耐圧ＩＣなどの半導体集積回路に有用である。
【符号の説明】
【００５９】
１…半導体基体、１ａ…支持基板、１ｂ…絶縁層、１ｃ…半導体層、１Ａ…ハイサイド駆動回路形成領域
２…第１ウエル領域
３…第２ウエル領域
４…耐圧領域
５…分離領域、５ａ…接地電極、５ｂ，６ｂ，７ｂ，８ｂ，９ｂ，１２ｂ，１３ｂ，１４ｂ…導電性プラグ
６…第１主電極領域、６ａ…ソース電極
７…第２主電極領域、７ａ…ドレイン電極
８…第１コンタクト領域、８ａ…第１コンタクト電極
９…第３コンタクト領域、９ａ…第３コンタクト電極
１２…第１主電極領域、１２ａ…ソース電極
１３…第２主電極領域、１３ａ…ドレイン電極
１４…第２コンタクト領域、１４ａ…第２コンタクト電極
１５，１６…ゲート絶縁膜
１７，１８…ゲート電極
２０…層間絶縁膜
３０…半導体チップ
３１…制御回路、３２…レベルシフト回路、３３…ハイサイド駆動回路、３３ａ…駆動回路、３４，３４ａ…ゲート駆動回路
３５…ｐチャネルＭＯＳＦＥＴ（ｐＭＯＳ）
３６…ｎチャネルＭＯＳＦＥＴ（ｎＭＯＳ）
４０，４０Ｃ…半導体集積回路
４１…入力端子、４２…出力端子、４３…ＶＳ端子、４４…ＶＢ端子、４５…ＶＣＣ端子、４６…ＧＮＤ端子
５０…電力変換部、５１…接続点、５５…ブートストラップダイオード、５６…ブートストラップコンデンサ、５７…負荷
６０…降圧コンバータ
７０…配線基板、７１…コア材、７２…ダイパッド、７３…ワイヤ接続部、７４…保護膜
ＦＷＤ１，ＦＷＤ２…還流ダイオード
Ｓ１…高圧側スイッチング素子、Ｓ２…低圧側スイッチング素子、Ｓ３…スイッチング素子
【図１】
2016132418.tif 000003
【図２】
2016132418.tif 000004
【図３】
2016132418.tif 000005
【図４】
2016132418.tif 000006
【図５】
2016132418.tif 000007
【図６】
2016132418.tif 000008
【図７】
2016132418.tif 000009
【図８】
2016132418.tif 000010
【図９】
2016132418.tif 000011
【図１０】
2016132418.tif 000012
【手続補正書】
【提出日】平成28年6月15日(2016.6.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
支持基板上に絶縁層を介して設けられた第１導電型の半導体層と、
前記半導体層の上部に前記絶縁層から離間して設けられた第２導電型の第１ウエル領域と、
前記第１ウエル領域の上部に設けられた第１導電型の第２ウエル領域と、
前記半導体層の上部に前記第１ウエル領域を囲むようにして前記第１ウエル領域及び前記絶縁層から離間して設けられた第１導電型の分離領域と、
を備えることを特徴とする半導体集積回路。
【請求項２】
前記半導体層は、前記第１ウエル領域及び前記分離領域が前記絶縁層から離間する厚さになっていることを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
前記第１ウエル領域と前記絶縁層との間の距離は、８０μｍ以上であることを特徴とする請求項２に記載の半導体集積回路。
【請求項４】
前記半導体層は、前記第１ウエル領域に第１電位を印加し、前記第２ウエル領域に前記第１電位とは異なる第２電位を印加したときに、前記半導体層と前記第１ウエル領域とのｐｎ接合界面から広がる空乏層が前記絶縁層から離間する厚さになっていることを特徴とする請求項２に記載の半導体集積回路。
【請求項５】
前記第１ウエル領域には第１電位が印加され、前記第２ウエル領域には前記第１電位とは異なる第２電位が印加され、前記分離領域には基準電位が印加されることを特徴とする請求項２に記載の半導体集積回路。
【請求項６】
前記第１電位及び前記第２電位は、前記第１ウエル領域と前記第２ウエル領域とのｐｎ接合が通常動作で逆バイアスされる電位であることを特徴とする請求項５に記載の半導体集積回路。
【請求項７】
前記第１ウエル領域の上部に第１導電型の第１及び第２主電極領域が設けられた第１能動素子と、
前記第２ウエル領域の上部に第２導電型の第１及び第２主電極領域が設けられた第２能動素子と、
を更に備えることを特徴とする請求項４又は請求項６に記載の半導体集積回路。
【請求項８】
前記第１能動素子と前記第２能動素子とが直列に接続されたゲート駆動回路を更に備え、
前記第１能動素子と前記第２能動素子との接続点には、前記ゲート駆動回路の駆動対象となるスイッチング素子のゲートが接続されることを特徴とする請求項７に記載の半導体集積回路。
【請求項９】
前記第１能動素子と前記第２能動素子とが直列に接続されたゲート駆動回路を更に備え、
高圧側のスイッチング素子と低圧側のスイッチング素子とが直列に接続されたハイサイド回路を前記ゲート駆動回路の駆動対象とするとき、前記第１能動素子と前記第２能動素子との接続点には、前記高圧側のスイッチング素子のゲートが接続されることを特徴とする請求項７に記載の半導体集積回路。
【請求項１０】
前記第１及び第２能動素子の各々の第２主電極領域が接続されており、前記第１能動素子の第１主電極領域に前記第１電位が印加され、前記第２能動素子の第１主電極領域に前記第２電位が印加されることを特徴とする請求項８又は請求項９に記載の半導体集積回路。
【請求項１１】
絶縁層上に設けられた第１導電型の半導体層と、
前記半導体層の上部に前記絶縁層から離間して設けられた第２導電型の第１ウエル領域と、
前記第１ウエル領域の上部に設けられた第１導電型の第２ウエル領域と、
前記半導体層の上部に前記第１ウエル領域を囲むようにして前記第１ウエル領域及び前記絶縁層から離間して設けられた第１導電型の分離領域と、
を備えることを特徴とする半導体集積回路。
【請求項１２】
前記絶縁層が前記第１のウエル領域と対向することを特徴とする請求項１に記載の半導体集積回路。
【請求項１３】
前記第１ウエル領域の直下に前記絶縁層を設けることにより、前記第２ウエル領域、前記第１ウエル領域及び前記半導体層からなる寄生バイポーラトランジスタの電流増幅率を下げることを特徴とする請求項１に記載の半導体集積回路。
【請求項１４】
前記第１ウエル領域の底面と前記絶縁層との間の距離が１５０μｍ以上であることを特徴とする請求項１に記載の半導体集積回路。
【請求項１５】
絶縁基板と、
前記絶縁基板上に配置されたダイパッドと、
前記ダイパッドの上面に導電性接着剤により前記支持基板の下面が接着固定された請求項１に記載の半導体集積回路と、
を備えることを特徴とする半導体装置。
【国際調査報告】
2016132418.tif 000013
2016132418.tif 000014
2016132418.tif 000015
2016132418.tif 000016