(57)【特許請求の範囲】
【請求項１】
電力変換主回路を構成する複数のスイッチング素子のそれぞれに対応して設けられ、複数の前記スイッチング素子のうちの対応する１つのスイッチング素子の過電流を検出する過電流検出回路であって、
前記スイッチング素子の主端子に流れる電流の時間変化率を検出する検出回路と、
前記時間変化率に基づいて前記スイッチング素子の主端子に流れる電流が過電流であるか否かを検出し、検出結果を前記スイッチング素子に対応して設けられる駆動回路に出力する制御回路と、
を備え、
前記制御回路は、
前記時間変化率が第１の閾値を超えたときにアーム短絡である第１の短絡が生じていると判定し、
前記時間変化率が前記第１の閾値よりも小さな第２の閾値を超えたときに負荷短絡である第２の短絡が生じていると判定する
ことを特徴とする過電流検出回路。
【請求項２】
前記制御回路は、１つの前記スイッチング素子の前記過電流を検出することを特徴とする請求項１に記載の過電流検出回路。
【請求項３】
前記制御回路における過電流判定の動作をマスクするマスク期間を設定するマスク回路を更に備え、
前記制御回路は、前記マスク期間が設定されている間、検出回路の検出結果を無視又は保留する
ことを特徴とする請求項１又は２に記載の過電流検出回路。
【請求項４】
前記マスク回路は、第１のマスク期間、及び前記第１のマスク期間よりも長い第２のマスク期間を前記制御回路に伝達し、
前記制御回路は、前記スイッチング素子をゲートオンしてから前記第１のマスク期間の経過後に前記第１の短絡の判定を実施すると共に、前記スイッチング素子をゲートオンしてから前記第２のマスク期間の経過後に前記第２の短絡の判定を実施する
ことを特徴とする請求項３に記載の過電流検出回路。
【請求項５】
請求項１から４の何れか１項に記載の過電流検出回路を備えたことを特徴とする電力変換装置。
【請求項６】
前記スイッチング素子のうちの対応する１つのスイッチング素子を過電流から保護することを特徴とする請求項５に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換主回路を構成するスイッチング素子を過電流から保護するための過電流検出回路、及び当該過電流検出回路を備えた電力変換装置に関する。
【背景技術】
【０００２】
電力変換装置では、電力変換主回路を構成するスイッチング素子を過電流から保護するため、個々のスイッチング素子に流れる過電流を検出することが行われている。【０００３】
下記特許文献１では、スイッチング素子の主端子に接続されるインダクタンス成分に発生する電圧を積分器で積分し、積分器の出力を閾値判定することで、個々のスイッチング素子に流れる電流が過電流であるか否かを判定している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第３４５４１８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記特許文献１に示されるような積分器を用いる手法では、過電流であるか否かの判定に時間がかかり、検出時間が長くなるという問題があった。【０００６】
本発明は、上記に鑑みてなされたものであって、過電流であるか否かの判定に要する時間の短縮化を図ることができる過電流検出回路を得ることを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決し、目的を達成するために、本発明は、電力変換主回路を構成する複数のスイッチング素子のそれぞれに対応して設けられ、複数のスイッチング素子のうちの対応する１つのスイッチング素子の過電流を検出する過電流検出回路であって、スイッチング素子の主端子に流れる電流の時間変化率を検出する検出回路と、時間変化率に基づいてスイッチング素子の主端子に流れる電流が過電流であるか否かを検出し、検出結果をスイッチング素子に対応して設けられる駆動回路に出力する制御回路と、を備える。
【発明の効果】
【０００８】
本発明によれば、過電流であるか否かの判定に要する時間を短縮化できる、という効果を奏する。
【図面の簡単な説明】
【０００９】
【図１】実施の形態１の電力変換装置における電力変換主回路の構成を示す回路図
【図２】実施の形態１における過電流検出回路の構成を示すブロック図
【図３】特許文献１における過電流保護の概念の説明に供する第１の図
【図４】特許文献１における過電流保護の概念の説明に供する第２の図
【図５】実施の形態１における過電流保護の概念の説明に供する図
【図６】特許文献１における閾値判定によって分けられる検知領域の説明に供する第１の図
【図７】特許文献１における閾値判定によって分けられる検知領域の説明に供する第２の図
【図８】実施の形態１に係る過電流検出回路の概念の説明に供する第１の図
【図９】実施の形態１に係る過電流検出回路の概念の説明に供する第２の図
【図１０】電力変換装置に生じ得る短絡の種類の説明に供する図
【図１１】実施の形態２における処理フローを示すフローチャート
【図１２】実施の形態３における処理フローを示すフローチャート
【発明を実施するための形態】
【００１０】
以下に、本発明の実施の形態に係る過電流検出回路及び電力変換装置を図面に基づいて詳細に説明する。なお、以下の実施の形態により、本発明が限定されるものではない。
【００１１】
実施の形態１．
図１は、実施の形態１の電力変換装置における電力変換主回路１００の構成を示す回路図である。電力変換主回路１００は、図１に示すように、正側アームを成す半導体素子モジュール１０１，１０３，１０５と、負側アームを成す半導体素子モジュール１０２，１０４，１０６と、を備えている。
【００１２】
半導体素子モジュール１０１〜１０６は、正極Ｐ及び負極Ｎの電位を有する平滑コンデンサ１１０の直流端子間に接続されている。正極Ｐと負極Ｎとの間には半導体素子モジュール１０１と半導体素子モジュール１０２とが直列に接続され、半導体素子モジュール１０１，１０２の接続点は引き出されてＵ相交流（ＡＣ）端子を構成する。以下同様に、半導体素子モジュール１０３と半導体素子モジュール１０４とが正極Ｐと負極Ｎとの間に直列に接続され、半導体素子モジュール１０３，１０４の接続点は引き出されてＶ相交流端子を構成する。また、半導体素子モジュール１０５と半導体素子モジュール１０６とが正極Ｐと負極Ｎとの間に直列に接続され、半導体素子モジュール１０５，１０６の接続点が引き出されてＷ相交流端子を構成する。これら半導体素子モジュール１０１〜１０６は、平滑コンデンサ１１０に蓄積される直流電力を交流電力に変換するスイッチング動作を行う。
【００１３】
半導体素子モジュール１０１は、スイッチング素子であるＩＧＢＴ１１１と、ＩＧＢＴ１１１に逆並列接続されるフライホイールダイオード（以下「ＦＷＤ」と表記）１１２とを有する。ＩＧＢＴ１１１におけるコレクタとＦＷＤ１１２のカソードとが接続されて主端子Ｃ１が構成され、ＩＧＢＴ１１１におけるエミッタとＦＷＤ１１２のアノードとが接続されて主端子Ｅ１が構成される。また、半導体素子モジュール１０２は、ＩＧＢＴ１２１と、ＩＧＢＴ１２１に逆並列接続されるＦＷＤ１２２とを有する。ＩＧＢＴ１２１のコレクタとＦＷＤ１２２のカソードとが接続されて主端子Ｃ２が構成され、ＩＧＢＴ１２１のエミッタとＦＷＤ１２２のアノードとが接続されて主端子Ｅ２が構成される。また、ＩＧＢＴ１１１及びＩＧＢＴ１２１のそれぞれのゲートには、制御端子である端子Ｇ１，Ｇ２が構成される。残りの半導体素子モジュール１０３〜１０６も、半導体素子モジュール１０１，１０２と同様に構成される。なお、図１では、スイッチング素子としてＩＧＢＴを例示しているが、ＩＧＢＴに代えてＭＯＳＦＥＴを用いてもよい。
【００１４】
図２は、実施の形態１における過電流検出回路５０の構成を示すブロック図ある。図２の右側には、図１に記載した負側アームを成す半導体素子モジュール１０２が示されている。実施の形態１における過電流検出回路５０は、駆動回路１６と共に設けられている。すなわち、過電流検出回路５０は、駆動回路１６と共に、電力変換主回路１００を構成する複数のスイッチング素子のそれぞれに対応して設けられている。
【００１５】
駆動回路１６は、半導体素子モジュール１０２の端子Ｇ２に制御信号を印加してＩＧＢＴ１２１の導通を制御する。
【００１６】
過電流検出回路５０は、ｄｉ／ｄｔ検出回路１０、マスク回路１２及び制御回路１４を有する。ｄｉ／ｄｔ検出回路１０は、ＩＧＢＴ１２１のエミッタに流れる電流Ｉｅの時間変化率であるｄｉ／ｄｔを検出する。図２には、電気配線の寄生インダクタンス成分Ｌが示されている。周知のように、電流Ｉｅが流れるとき、寄生インダクタンス成分Ｌの両端には、Ｌ・（ｄｉ／ｄｔ）の電圧が誘起される。したがって、寄生インダクタンス成分Ｌの両端に発生する誘起電圧Ｌ・（ｄｉ／ｄｔ）を検出することにより、ｄｉ／ｄｔを検出することができる。
【００１７】
なお、一般的な半導体素子モジュールでは、図２にも示すように、電流を検出するためのセンスエミッタ端子Ｅｓが設けられている。このため、センスエミッタ端子Ｅｓを接地し、半導体素子モジュール１０２のエミッタ端子である端子Ｅ２、もしくは検知に必要な寄生インダクタンス成分Ｌが得られる任意の箇所の電位を検知することで、ｄｉ／ｄｔの検出が可能となる。また、ｄｉ／ｄｔ検知回路１０は、ＩＧＢＴ１２１が形成されるチップの外部に構成されるので、チップ面積の減少を避けることができる。これにより、ＩＧＢＴ１２１の電流定格が低下するのを防止することができる。
【００１８】
また、一般的な半導体素子モジュールでは、センスコレクタ端子が設けられることがあり、コレクタ側の電気配線にも何らかの寄生インダクタンス成分がある。このため、センスコレクタ端子と、検知に必要な寄生インダクタンス成分が得られる任意の箇所との間の電位差、もしくはセンスコレクタ端子と主端子Ｃ２との間の電位差を検知することで、ｄｉ／ｄｔを検出してもよい。
【００１９】
制御回路１４は、ｄｉ／ｄｔ検出回路１０が検出したｄｉ／ｄｔの検出値に基づいて電流Ｉｅが過電流であるか否かを検出し、検出結果を駆動回路１６に出力する。マスク回路１２は、予め設定されたマスク時間を保持している。マスク回路１２は、駆動回路１６からゲートオン信号を受領し、ゲートオン信号に同期し、ゲートオン信号の時刻にマスク時間加えたマスク期間を設定して、制御回路１４に伝達する。なお、ゲートオン信号は、スイッチング素子であるＩＧＢＴを導通させる信号である。また、マスク期間は、過電流判定の動作をマスクする期間である。マスク期間が設定されている間、制御回路１４は、電流Ｉｅが過電流であるか否かを判定する処理を行わない。制御回路１４は、マスク期間が設定されている間、ｄｉ／ｄｔ検出回路１０の検出結果を無視し、電流Ｉｅが過電流であっても、電流Ｉｅが過電流である旨の検出結果を駆動回路１６に伝達しない。なお、この処理に代え、制御回路１４は、マスク期間が設定されている間、ｄｉ／ｄｔ検出回路１０の検出結果を保留し、電流Ｉｅが過電流であるか否かの検出結果を駆動回路１６に伝達しないようにしてもよい。制御回路１４における判定処理の詳細については後述する。
【００２０】
なお、図２では、負側アームを成す半導体素子モジュール１０２の過電流を検出する構成を示したが、正側アームを成す半導体素子モジュールの過電流についても、コレクタ側に存在する寄生インダクタンス成分の両端に発生する誘起電圧を検出して取り込み、取り込んだ検出値を閾値判定することで、過電流の検出が可能となる。
【００２１】
次に、実施の形態１に係る過電流検出回路の特徴及び過電流検出回路による効果について、図３から図９の図面を参照して説明する。図３及び図４は、特許文献１における過電流保護の概念の説明に供する第１及び第２の図である。なお、図３と図４とではスタート時の電流が異なっている。図５は、実施の形態１における過電流保護の概念の説明に供する図である。図６及び図７は、特許文献１における閾値判定によって分けられる検知領域の説明に供する第１及び第２の図である。また、図８及び図９は、実施の形態１に係る過電流検出回路の概念の説明に供する第１及び第２の図である。
【００２２】
図３では、時刻ｔ０’でゲートオンした直後に急峻な電流が流れ、その後に１０００Ａ程度の大きな電流が流れる例を示している。実線で示す波形は通常時の電流である。通常時の電流は、通常時のｄｉ／ｄｔに従って電流Ｉｅが上昇して行く。一方、時刻ｔ１’で短絡が発生したことを想定すると、一点鎖線で示す波形のように短絡時のｄｉ／ｄｔに従って電流Ｉｅは上昇して行く。そして、検知閾値に達した時刻ｔ２’で短絡が検知されて、ＩＧＢＴが強制的にＯＦＦにされる。図４は、スタート時の電流が０Ａである場合の例であり、その他の条件は図３に示すものと同一である。図４では、時刻ｔ３’で短絡が検知されている。図３及び図４の波形から、ゲートオンした直後の急峻な電流は、スタート時の電流には殆ど依存しないことが分かる。このため、スタート時の電流に応じて検知閾値を変更することは困難であった。また、ゲートオン直後のピークを避けるため、検知閾値を大きな値にしなければならなかった。このため、特許文献１に係る過電流保護では、短絡検知までの時間が長くかかっていた。
【００２３】
図５は、実施の形態１に係る過電流保護の場合であるが、電流波形は図３のものと同一であり、時刻ｔ０でゲートオンした直後に急峻且つピーク値大の電流が流れ、当該急峻な電流は時刻ｔ１で治まっている。時刻ｔ２で短絡が発生したことを想定すると、短絡時の電流は一点鎖線で示す波形のように短絡時のｄｉ／ｄｔに従って電流Ｉｅは上昇して行く。上述したように、実施の形態１に係る過電流保護では、ｄｉ／ｄｔの大きさを検出値に基づいて電流Ｉｅの過電流を判定しており、破線で示す波形の傾きが検知閾値に設定される。図５に示すように、短絡時の電流波形の傾きは、検知閾値に設定される波形の傾きよりも大きい。このため、時刻ｔ３で短絡を検知することができる。なお、ハッチングで示すように時刻ｔ１まではマスク期間に設定されているので、ゲートオン直後に現れる急峻な電流の傾きでは短絡検知は為されない。このように、実施の形態１に係る過電流保護では、検知時間が長くなるのを抑止することができる。
【００２４】
図６及び図７には、特許文献１に係る過電流保護によって切り分けられる検知領域と非検知領域とが示され、図８及び図９には、実施の形態１に係る過電流保護によって切り分けられる検知領域と非検知領域とが示されている。
【００２５】
特許文献１の手法では、検知閾値に電流の大きさを用いているので、検知領域を拡大することは困難である。これに対し、実施の形態１の手法では、検知閾値にｄｉ／ｄｔを用いているので、検知領域を拡大することができる。また、実施の形態１の手法では、マスク期間を設定することで、ゲートオン直後に現れる急峻且つピーク値大の電流の検知を回避することができるので、検知閾値の大きさを変えることなく、検知領域を拡大することが可能となる。
【００２６】
以上説明したように、実施の形態１に係る過電流検出回路及び電力変換装置によれば、スイッチング素子の主端子に流れる電流の時間変化率を検出することとしたので、検知時間が長くなるのを抑止することができ、過電流であるか否かの判定に要する時間の短縮化を図ることが可能となる。
【００２７】
また、実施の形態１に係る電力変換装置によれば、スイッチング素子のゲートオンの直後に過電流判定の動作をマスクするマスク期間を設定しているので、ゲートオン直後に現れる急峻且つピーク値大の電流の検知を回避することができ、検知閾値の大きさを変えることなく、検知領域を拡大することが可能となる。
【００２８】
また、実施の形態１に係る電力変換装置によれば、センスエミッタ端子又はセンスコレクタ端子を利用してスイッチング素子内に生じ得る誘起電圧を検知できるので、過電流が生じているスイッチング素子を特定することが可能となる。
【００２９】
実施の形態２．
実施の形態２では、実施の形態１に係る過電流検出回路に短絡の種類を特定する機能を付加した過電流検出回路について説明する。図１０は、電力変換装置に生じ得る短絡の種類の説明に供する図である。
【００３０】
図１０では、図１に示した電力変換主回路から１相分のアームのみを抜き出して示している。また、図１０では、電力変換主回路のインピーダンスと負荷のインピーダンスとを、抵抗及びインダクタの回路記号で示している。
【００３１】
図１０において、（１）に示す電流経路は、正負アームのスイッチング素子が同時にオンした場合に生じ得る電流経路であり、正負アームのスイッチング素子のうちの少なくとも１つのスイッチング素子が短絡故障を起こし、短絡故障を起こしていないスイッチング素子をオン動作させるときに起こり得る。（１）に示すような短絡故障は、一般的に「アーム短絡」と称される。以下、「アーム短絡」を適宜「第１の短絡」と呼ぶ。
【００３２】
また、（２）に示す電流経路は、正負アームのスイッチング素子同士の接続点と負荷との間、もしくは負荷の内部で短絡故障が生じたときに起こり得る。（２）に示すような短絡故障は、一般的に「負荷短絡」もしくは「地絡」と称される。なお、（３）示す電流経路は、短絡故障を起こしていないときの負荷電流の経路すなわち通常状態の電流経路である。「負荷短絡」は、上述した「アーム短絡」とは異なる原理で生じる短絡である。以下、「負荷短絡」を適宜「第２の短絡」と呼ぶ。
【００３３】
図１１は、実施の形態２における処理フロー、すなわち短絡の種類を特定する処理フローを示すフローチャートである。以下、図１１の処理フローについて説明する。なお、図１１の処理フローにおいて、ｄｉ／ｄｔの検出処理は、常時行われていることを前提とする。
【００３４】
まず、保護対象のスイッチング素子がゲートオンしてからマスク期間が経過したか否かが判定される（ステップＳ１０１）。マスク期間が経過していなければ（ステップＳ１０１，Ｎｏ）、ステップＳ１０１の判定処理を繰り返し、マスク期間が経過していれば（ステップＳ１０１，Ｙｅｓ）、ステップＳ１０２に進む。次に、ｄｉ／ｄｔの検出値が第１の閾値を超えたか否かが判定される（ステップＳ１０２）。ｄｉ／ｄｔの検出値が第１の閾値を超えていれば（ステップＳ１０２，Ｙｅｓ）、ステップＳ１０３に進み、アーム短絡が発生したとしてフローを抜ける。このとき、保護対象のスイッチング素子がゲートオフされることは言うまでもない。
【００３５】
ｄｉ／ｄｔの検出値が第１の閾値以下であれば（ステップＳ１０２，Ｎｏ）、ステップＳ１０４に進み、ｄｉ／ｄｔの検出値が第２の閾値を超えたか否かが判定される（ステップＳ１０４）。第２の閾値は、第１の閾値よりも値が小さい。ｄｉ／ｄｔの検出値が第２の閾値を超えていなければ（ステップＳ１０４，Ｎｏ）、ステップＳ１０２に戻る。一方、ｄｉ／ｄｔの検出値が第２の閾値を超えていれば（ステップＳ１０４，Ｙｅｓ）、ステップＳ１０５に進み、負荷短絡が発生したとしてフローを抜ける。このとき、保護対象のスイッチング素子がゲートオフされることは言うまでもない。
【００３６】
なお、上記のステップＳ１０２の判定処理では、ｄｉ／ｄｔの検出値と第１の閾値とが等しい場合を“Ｎｏ”と判定しているが、“Ｙｅｓ”と判定してもよい。すなわち、ｄｉ／ｄｔの検出値と第１の閾値とが等しい場合を“Ｙｅｓ”又は“Ｎｏ”の何れで判定してもよい。
【００３７】
また、上記のステップＳ１０４の判定処理では、ｄｉ／ｄｔの検出値と第２の閾値とが等しい場合を“Ｎｏ”と判定しているが、“Ｙｅｓ”と判定してもよい。すなわち、ｄｉ／ｄｔの検出値と第２の閾値とが等しい場合を“Ｙｅｓ”又は“Ｎｏ”の何れで判定してもよい。
【００３８】
上記の通り、実施の形態２に係る過電流検出回路及び電力変換装置では、ｄｉ／ｄｔが第１の閾値を超えたときにスイッチング素子に第１の短絡であるアーム短絡が生じていると判定し、ｄｉ／ｄｔが第１の閾値よりも小さな第２の閾値を超えたときにスイッチング素子に第２の短絡である負荷短絡が生じていると判定する。これにより、短絡の種類をユーザに報知できるという効果がある。また、ユーザは短絡の種類を知ることができるので、故障解析の判断が容易になるという効果がある。
【００３９】
実施の形態３．
実施の形態３では、実施の形態２に係る過電流検出回路の処理において、短絡の種類の特化したマスク期間を用いる処理について説明する。図１２は、実施の形態３における処理フローを示すフローチャートである。なお、図１２の処理フローにおいて、ｄｉ／ｄｔの検出処理は、常時行われていることが前提である。また、図１２の処理フローでは、２種類のマスク期間を特定するため、図１１の処理フローで用いたマスク期間を「第１のマスク期間」と称し、図１２の処理フローで追加されたマスク期間を「第２のマスク期間」と称する。
【００４０】
次に、図１２の処理フローについて説明する。なお、以下の説明では、冗長な説明となるのを避けるため、実施の形態２の処理に付加された処理を中心に説明する。
【００４１】
まず、ステップＳ１０２の処理までは実施の形態２と同一である。また、ステップＳ１０２の処理において、ｄｉ／ｄｔの検出値が第１の閾値を超えているときに（ステップＳ１０２，Ｙｅｓ）、ステップＳ１０３に進み、アーム短絡が発生したと判定することも、実施の形態２と同一である。
【００４２】
一方、ｄｉ／ｄｔの検出値が第１の閾値以下と判定された場合（ステップＳ１０２，Ｎｏ）、保護対象のスイッチング素子がゲートオンしてから第２のマスク期間が経過したか否かが判定される（ステップＳ２０１）。第２のマスク期間が経過していなければ（ステップＳ２０１，Ｎｏ）、ステップＳ１０２の判定処理に戻り、第２のマスク期間が経過していれば（ステップＳ２０１，Ｙｅｓ）、ステップＳ２０２に進む。
【００４３】
次に、ｄｉ／ｄｔの検出値が第１の閾値を超えたか否かが判定され（ステップＳ２０２）、ｄｉ／ｄｔの検出値が第１の閾値を超えていれば（ステップＳ２０２，Ｙｅｓ）、ステップＳ１０３に進み、アーム短絡が発生したとしてフローを抜ける。一方、ｄｉ／ｄｔの検出値が第１の閾値を超えていなければ（ステップＳ２０２，Ｎｏ）、ステップＳ１０４に進み、ｄｉ／ｄｔの検出値が第２の閾値を超えたか否かが判定される（ステップＳ１０４）。ｄｉ／ｄｔの検出値が第２の閾値を超えていなければ（ステップＳ１０４，Ｎｏ）、ステップＳ２０２に戻る。一方、ｄｉ／ｄｔの検出値が第２の閾値を超えていれば（ステップＳ１０４，Ｙｅｓ）、ステップＳ１０５に進み、負荷短絡が発生したとしてフローを抜ける。
【００４４】
上記の通り、実施の形態３に係る過電流検出回路及び電力変換装置では、２種類のマスク期間を用いてスイッチング素子に生じ得るアーム短絡及び負荷短絡を判定するので、短絡の種類に特化した短絡保護を行うことができる。これにより、実施の形態２の効果に加え、誤検知の確率を低下させた短絡保護ができるという効果がある。
【００４５】
なお、本明細書では、スイッチング素子の素材については特に言及していないが、近年注目されている炭化珪素（ＳｉＣ）を素材とする半導体スイッチング素子（以下「ＳｉＣ素子」と表記）を用いてもよい。ＳｉＣ素子はスイッチング動作が速いので、ｄｉ／ｄｔ検出回路１０を用いて過電流を検出する本発明に用いて好適である。
【００４６】
また、ＳｉＣ素子は、Ｓｉ素子よりもバンドギャップが大きいという特性を捉えて、ワイドバンドギャップ半導体と称される半導体の一例である。このＳｉＣ素子以外にも、例えば窒化ガリウム系材料、又はダイヤモンドを用いて形成される半導体もワイドバンドギャップ半導体に属しており、それらの特性もＳｉＣに類似した点が多い。したがって、ＳｉＣ以外の他のワイドバンドギャップ半導体を用いる構成も、本発明の要旨を成すものである。
【００４７】
なお、以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
【符号の説明】
【００４８】
１０  ｄｉ／ｄｔ検出回路、１２  マスク回路、１４  制御回路、１６  駆動回路、５０  過電流検出回路、１００  電力変換主回路、１０１〜１０６  半導体素子モジュール、１１０  平滑コンデンサ、１１１，１２１  ＩＧＢＴ、１１２，１２２  ＦＷＤ。
【図１】
0006611989.tif 000002
【図２】
0006611989.tif 000003
【図３】
0006611989.tif 000004
【図４】
0006611989.tif 000005
【図５】
0006611989.tif 000006
【図６】
0006611989.tif 000007
【図７】
0006611989.tif 000008
【図８】
0006611989.tif 000009
【図９】
0006611989.tif 000010
【図１０】
0006611989.tif 000011
【図１１】
0006611989.tif 000012
【図１２】
0006611989.tif 000013