(57)【要約】  エンコーダは、第１と第２スイッチ部と、第１スイッチ部に直列に接続された第１抵抗と、第２スイッチ部に直列に接続された第２抵抗とを含み、電源電圧とグランドの間に、第１スイッチ部および第１抵抗と第２スイッチ部および第２抵抗とを、接続して構成される、エンコーダ回路と、第１と第２抵抗と電源電圧との間に接続されて、第１スイッチ部が閉じているときに、電源電圧から第１抵抗への電源供給をオフし、第２スイッチ部が閉じているときに、電源電圧から第２抵抗への電源供給をオフする一方、第１抵抗と第１スイッチ部の間の第１接続点と電源電圧との間に接続され、第２抵抗と第２スイッチ部の間の第２接続点と電源電圧との間に接続されて、電源電圧から第１と第２接続点へ常時通電する、制御回路とを有する。
2016171070.tif 000002
【特許請求の範囲】
【請求項１】
第１部材に対して移動可能な第２部材の移動方向および移動量を検知するエンコーダであって、
前記第２部材の移動に応じて開閉する第１と第２スイッチ部と、前記第１スイッチ部に直列に接続された第１抵抗と、前記第２スイッチ部に直列に接続された第２抵抗とを含み、電源電圧とグランドの間に、前記第１と前記第２抵抗が前記電源電圧側に位置するように、前記第１スイッチ部および前記第１抵抗と前記第２スイッチ部および前記第２抵抗とを、接続して構成される、エンコーダ回路と、
前記第１と前記第２抵抗と前記電源電圧との間に接続されて、前記第１スイッチ部が閉じているときに、前記電源電圧から前記第１抵抗への電源供給をオフし、前記第２スイッチ部が閉じているときに、前記電源電圧から前記第２抵抗への電源供給をオフする一方、
前記第１抵抗と前記第１スイッチ部の間の第１接続点に接続され、前記第２抵抗と前記第２スイッチ部の間の第２接続点に接続されて、前記電源電圧から前記第１と前記第２接続点へ常時通電する、制御回路と
を有する、エンコーダ。
【請求項２】
前記エンコーダ回路は、前記電源電圧と前記グランドの間に、前記第１スイッチ部および前記第１抵抗と前記第２スイッチ部および前記第２抵抗とを、並列に接続して構成され、
前記制御回路は、前記第１と前記第２スイッチ部の少なくとも一方が閉じているときに、前記電源電圧から前記第１と前記第２抵抗への電源供給をオフする、請求項１に記載のエンコーダ。
【請求項３】
前記制御回路は、
エミッタが前記電源電圧に接続され、コレクタが前記エンコーダ回路に接続され、ベースが前記電源電圧に接続されるｐｎｐ型のメイントランジスタと、
前記メイントランジスタのベースに接続され、前記第１と前記第２スイッチ部の少なくとも一方が閉じているときに、前記メイントランジスタのエミッタとベースの間に電流を流さないで、前記メイントランジスタのエミッタとコレクタの間に電流を流さないメイントランジスタ制御回路と
を有する、請求項２に記載のエンコーダ。
【請求項４】
前記メイントランジスタ制御回路は、
コレクタが第３抵抗を介して前記メイントランジスタのベースに接続され、ベースが第４抵抗および第５抵抗の直列回路を介して前記電源電圧に接続されるｎｐｎ型の第１サブトランジスタと、
コレクタが前記第１サブトランジスタのエミッタに接続され、エミッタが前記グランドに接続され、ベースが第６抵抗および第７抵抗の直列回路を介して前記電源電圧に接続されるｎｐｎ型の第２サブトランジスタと
を有し、
前記第４抵抗と前記第５抵抗の間は、前記エンコーダ回路の前記第１接続点に接続され、前記第６抵抗と前記第７抵抗の間は、前記エンコーダ回路の前記第２接続点に接続される、請求項３に記載のエンコーダ。
【請求項５】
前記メイントランジスタのベースと前記電源電圧との間に、第８抵抗が接続されている、請求項４に記載のエンコーダ。
【請求項６】
前記メイントランジスタのベースと、前記第１サブトランジスタのベースと、前記第２サブトランジスタのベースとの少なくとも一つに、コンデンサが接続されている、請求項４または５に記載のエンコーダ。
【請求項７】
前記制御回路は、
エミッタが前記電源電圧に接続され、コレクタが前記エンコーダ回路の前記第１抵抗に接続され、ベースが前記電源電圧に接続されるｐｎｐ型の第１メイントランジスタと、
エミッタが前記電源電圧に接続され、コレクタが前記エンコーダ回路の前記第２抵抗に接続され、ベースが前記電源電圧に接続されるｐｎｐ型の第２メイントランジスタと、
前記第１メイントランジスタのベースに接続され、前記第１スイッチ部が閉じているときに、前記第１メイントランジスタのエミッタとベースの間に電流を流さないで、前記第１メイントランジスタのエミッタとコレクタの間に電流を流さない第１メイントランジスタ制御回路と、
前記第２メイントランジスタのベースに接続され、前記第２スイッチ部が閉じているときに、前記第２メイントランジスタのエミッタとベースの間に電流を流さないで、前記第２メイントランジスタのエミッタとコレクタの間に電流を流さない第２メイントランジスタ制御回路と
を有する、請求項１に記載のエンコーダ。
【請求項８】
前記第１メイントランジスタ制御回路は、コレクタが第３抵抗を介して前記第１メイントランジスタのベースに接続され、エミッタが前記グランドに接続され、ベースが第４抵抗および第５抵抗の直列回路を介して前記電源電圧に接続されるｎｐｎ型の第１サブトランジスタを有し、
前記第２メイントランジスタ制御回路は、コレクタが第９抵抗を介して前記第２メイントランジスタのベースに接続され、エミッタが前記グランドに接続され、ベースが第６抵抗および第７抵抗の直列回路を介して前記電源電圧に接続されるｎｐｎ型の第２サブトランジスタを有し、
前記第４抵抗と前記第５抵抗の間は、前記エンコーダ回路の前記第１接続点に接続され、前記第６抵抗と前記第７抵抗の間は、前記エンコーダ回路の前記第２接続点に接続される、請求項７に記載のエンコーダ。
【請求項９】
前記第１メイントランジスタのベースと前記電源電圧との間に、第８抵抗が接続され、
前記第２メイントランジスタのベースと前記電源電圧との間に、第１０抵抗が接続されている、請求項８に記載のエンコーダ。
【請求項１０】
前記第１サブトランジスタのベースと前記第２サブトランジスタのベースとの少なくとも一つに、コンデンサが接続されている、請求項８または９に記載のエンコーダ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エンコーダに関する。
【背景技術】
【０００２】
従来、エンコーダとしては、特開２００４−９５２４２号公報（特許文献１）に記載されたものがある。エンコーダは、シャフトと、シャフトの回転方向および回転量を検知するエンコーダ機構とを有する。【０００３】
エンコーダ機構は、シャフトに取り付けられたロータと、ロータに取り付けられた第１と第２の摺動子と、第１と第２の摺動子が摺接するリング状櫛形電極パターンとを有する。シャフトが回転すると、第１摺動子がリング状櫛形電極パターンに断続的に接触し、第２摺動子がリング状櫛形電極パターンに断続的に接触する。【０００４】
図１１は、エンコーダ機構の等価回路図である。図１１に示すように、エンコーダ回路１００は、シャフト（摺動子）の回転に応じて開閉する第１と第２スイッチ部Ｓｗ１，Ｓｗ２と、第１スイッチ部Ｓｗ１に直列に接続された第１抵抗Ｒ１と、第２スイッチ部Ｓｗ２に直列に接続された第２抵抗Ｒ２とを含む。【０００５】
第１スイッチ部Ｓｗ１および第１抵抗Ｒ１と第２スイッチ部Ｓｗ２および第２抵抗Ｒ２とは、電源電圧ＶｃｃとグランドＧＮＤの間に、並列に接続される。第１抵抗Ｒ１および第２抵抗Ｒ２は、電源電圧Ｖｃｃ側に位置する。【０００６】
第１スイッチ部Ｓｗ１は、第１摺動子とリング状櫛形電極パターンとから構成され、第１摺動子がリング状櫛形電極パターンに接触して、第１スイッチ部Ｓｗ１は閉状態となる。同様に、第２スイッチ部Ｓｗ２は、第２摺動子とリング状櫛形電極パターンとから構成される。【０００７】
第１スイッチ部Ｓｗ１と第１抵抗Ｒ１の間のＡ点の出力と、エンコーダ回路１００とグランドＧＮＤの間のＣ点の出力とを、検出することで、第１スイッチ部Ｓｗ１の開閉を判断できる。同様に、第２スイッチ部Ｓｗ２と第２抵抗Ｒ２の間のＢ点の出力と、エンコーダ回路１００とグランドＧＮＤの間のＣ点の出力とを、検出することで、第２スイッチ部Ｓｗ２の開閉を判断できる。第１と第２スイッチ部Ｓｗ１，Ｓｗ２の開閉を判断することで、シャフトの回転方向および回転量を検知する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００４−９５２４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところで、前記従来のエンコーダでは、例えば、エンコーダ回路１００の出力を検出して一定時間経過するまでの待機時において、第１と第２スイッチ部Ｓｗ１，Ｓｗ２の少なくとも一方が閉じているとき、エンコーダ回路１００には、電流が流れている。本願発明者は、この電流がエンコーダ回路１００にて消費される無駄な電力となることに、新たに着目した。【００１０】
例えば、第１と第２抵抗Ｒ１，Ｒ２を１００ｋΩとし、電源電圧Ｖｃｃを５Ｖとする。第１と第２スイッチ部Ｓｗ１，Ｓｗ２の一方が閉じているとき、消費電力は、２５０μＷとなる。第１と第２スイッチ部Ｓｗ１，Ｓｗ２の両方が閉じているとき、消費電力は、５００μＷとなる。【００１１】
そこで、本発明の課題は、第１と第２スイッチ部の少なくとも一方が閉じているときに、電源電圧とグランドの間で消費される電力を削減できるエンコーダを提供することにある。
【課題を解決するための手段】
【００１２】
前記課題を解決するため、本発明のエンコーダは、
第１部材に対して移動可能な第２部材の移動方向および移動量を検知するエンコーダであって、
前記第２部材の移動に応じて開閉する第１と第２スイッチ部と、前記第１スイッチ部に直列に接続された第１抵抗と、前記第２スイッチ部に直列に接続された第２抵抗とを含み、電源電圧とグランドの間に、前記第１と前記第２抵抗が前記電源電圧側に位置するように、前記第１スイッチ部および前記第１抵抗と前記第２スイッチ部および前記第２抵抗とを、接続して構成される、エンコーダ回路と、
前記第１と前記第２抵抗と前記電源電圧との間に接続されて、前記第１スイッチ部が閉じているときに、前記電源電圧から前記第１抵抗への電源供給をオフし、前記第２スイッチ部が閉じているときに、前記電源電圧から前記第２抵抗への電源供給をオフする一方、
前記第１抵抗と前記第１スイッチ部の間の第１接続点に接続され、前記第２抵抗と前記第２スイッチ部の間の第２接続点に接続されて、前記電源電圧から前記第１と前記第２接続点へ常時通電する、制御回路と
を有する。【００１３】
本発明のエンコーダによれば、制御回路は、第１と第２抵抗と電源電圧との間に接続されて、第１スイッチ部が閉じているときに、電源電圧から第１抵抗への電源供給をオフし、第２抵抗と電源電圧との間に接続されて、第２スイッチ部が閉じているときに、電源電圧から第２抵抗への電源供給をオフする。これにより、第１スイッチ部が閉じているときに、第１抵抗に電流を流さないので、第１抵抗にて電力が消費されない。第２スイッチ部が閉じているときに、第２抵抗に電流を流さないので、第２抵抗にて電力が消費されない。【００１４】
また、制御回路は、第１抵抗と第１スイッチ部の間の第１接続点と電源電圧との間に接続され、第２抵抗と第２スイッチ部の間の第２接続点と電源電圧との間に接続されて、電源電圧から第１と第２接続点へ常時通電する。これにより、第１と第２スイッチ部の出力を検出して、第１と第２スイッチ部の開閉を判断できる。第１と第２スイッチ部の開閉を判断することで、第２部材の移動方向および移動量を検知する。【００１５】
したがって、エンコーダとしての機能を満たし、第１と第２スイッチ部の少なくとも一方が閉じているときに、電源電圧とグランドの間で消費される電力を削減できる。【００１６】
また、一実施形態のエンコーダでは、
前記エンコーダ回路は、前記電源電圧と前記グランドの間に、前記第１スイッチ部および前記第１抵抗と前記第２スイッチ部および前記第２抵抗とを、並列に接続して構成され、
前記制御回路は、前記第１と前記第２スイッチ部の少なくとも一方が閉じているときに、前記電源電圧から前記第１と前記第２抵抗への電源供給をオフする。【００１７】
前記実施形態のエンコーダによれば、制御回路は、第１と第２スイッチ部の少なくとも一方が閉じているときに、電源電圧から第１と第２抵抗への電源供給をオフする。これにより、第１と第２スイッチ部の少なくとも一方が閉じているときに、第１と第２抵抗に電流を流さないので、第１と第２抵抗にて電力が消費されない。【００１８】
また、一実施形態のエンコーダでは、
前記制御回路は、
エミッタが前記電源電圧に接続され、コレクタが前記エンコーダ回路に接続され、ベースが前記電源電圧に接続されるｐｎｐ型のメイントランジスタと、
前記メイントランジスタのベースに接続され、前記第１と前記第２スイッチ部の少なくとも一方が閉じているときに、前記メイントランジスタのエミッタとベースの間に電流を流さないで、前記メイントランジスタのエミッタとコレクタの間に電流を流さないメイントランジスタ制御回路と
を有する。【００１９】
前記実施形態のエンコーダによれば、制御回路は、ｐｎｐ型のメイントランジスタと、メイントランジスタのベースに接続されベース電流を制御するメイントランジスタ制御回路とを有する。したがって、制御回路を簡単な構成とできる。【００２０】
また、一実施形態のエンコーダでは、
前記メイントランジスタ制御回路は、
コレクタが第３抵抗を介して前記メイントランジスタのベースに接続され、ベースが第４抵抗および第５抵抗の直列回路を介して前記電源電圧に接続されるｎｐｎ型の第１サブトランジスタと、
コレクタが前記第１サブトランジスタのエミッタに接続され、エミッタが前記グランドに接続され、ベースが第６抵抗および第７抵抗の直列回路を介して前記電源電圧に接続されるｎｐｎ型の第２サブトランジスタと
を有し、
前記第４抵抗と前記第５抵抗の間は、前記エンコーダ回路の前記第１接続点に接続され、前記第６抵抗と前記第７抵抗の間は、前記エンコーダ回路の前記第２接続点に接続される。【００２１】
前記実施形態のエンコーダによれば、メイントランジスタ制御回路は、ｎｐｎ型の第１サブトランジスタとｎｐｎ型の第２サブトランジスタとを有する。したがって、メイントランジスタ制御回路を簡単な構成とできる。【００２２】
また、一実施形態のエンコーダでは、前記メイントランジスタのベースと前記電源電圧との間に、第８抵抗が接続されている。【００２３】
前記実施形態のエンコーダによれば、メイントランジスタのベースと電源電圧との間に、第８抵抗が接続されているので、メイントランジスタのベースのノイズを除去できる。【００２４】
また、一実施形態のエンコーダでは、前記メイントランジスタのベースと、前記第１サブトランジスタのベースと、前記第２サブトランジスタのベースとの少なくとも一つに、コンデンサが接続されている。【００２５】
前記実施形態のエンコーダによれば、メイントランジスタのベースと、第１サブトランジスタのベースと、第２サブトランジスタのベースとの少なくとも一つに、コンデンサが接続されているので、ベース電流を安定化できる。【００２６】
また、一実施形態のエンコーダでは、
前記制御回路は、
エミッタが前記電源電圧に接続され、コレクタが前記エンコーダ回路の前記第１抵抗に接続され、ベースが前記電源電圧に接続されるｐｎｐ型の第１メイントランジスタと、
エミッタが前記電源電圧に接続され、コレクタが前記エンコーダ回路の前記第２抵抗に接続され、ベースが前記電源電圧に接続されるｐｎｐ型の第２メイントランジスタと、
前記第１メイントランジスタのベースに接続され、前記第１スイッチ部が閉じているときに、前記第１メイントランジスタのエミッタとベースの間に電流を流さないで、前記第１メイントランジスタのエミッタとコレクタの間に電流を流さない第１メイントランジスタ制御回路と、
前記第２メイントランジスタのベースに接続され、前記第２スイッチ部が閉じているときに、前記第２メイントランジスタのエミッタとベースの間に電流を流さないで、前記第２メイントランジスタのエミッタとコレクタの間に電流を流さない第２メイントランジスタ制御回路と
を有する。【００２７】
前記実施形態のエンコーダによれば、制御回路は、ｐｎｐ型の第１、第２メイントランジスタと、第１、第２メイントランジスタのベースに接続されベース電流を制御する第１、第２メイントランジスタ制御回路とを有する。したがって、制御回路を簡単な構成とできる。【００２８】
また、一実施形態のエンコーダでは、
前記第１メイントランジスタ制御回路は、コレクタが第３抵抗を介して前記第１メイントランジスタのベースに接続され、エミッタが前記グランドに接続され、ベースが第４抵抗および第５抵抗の直列回路を介して前記電源電圧に接続されるｎｐｎ型の第１サブトランジスタを有し、
前記第２メイントランジスタ制御回路は、コレクタが第９抵抗を介して前記第２メイントランジスタのベースに接続され、エミッタが前記グランドに接続され、ベースが第６抵抗および第７抵抗の直列回路を介して前記電源電圧に接続されるｎｐｎ型の第２サブトランジスタを有し、
前記第４抵抗と前記第５抵抗の間は、前記エンコーダ回路の前記第１接続点に接続され、前記第６抵抗と前記第７抵抗の間は、前記エンコーダ回路の前記第２接続点に接続される。【００２９】
前記実施形態のエンコーダによれば、メイントランジスタ制御回路は、ｎｐｎ型の第１サブトランジスタとｎｐｎ型の第２サブトランジスタとを有する。したがって、メイントランジスタ制御回路を簡単な構成とできる。【００３０】
また、一実施形態のエンコーダでは、
前記第１メイントランジスタのベースと前記電源電圧との間に、第８抵抗が接続され、
前記第２メイントランジスタのベースと前記電源電圧との間に、第１０抵抗が接続されている。【００３１】
前記実施形態のエンコーダによれば、第１メイントランジスタのベースと電源電圧との間に、第８抵抗が接続されているので、第１メイントランジスタのベースのノイズを除去できる。第２メイントランジスタのベースと電源電圧との間に、第１０抵抗が接続されているので、第２メイントランジスタのベースのノイズを除去できる。【００３２】
また、一実施形態のエンコーダでは、前記第１サブトランジスタのベースと前記第２サブトランジスタのベースとの少なくとも一つに、コンデンサが接続されている。【００３３】
前記実施形態のエンコーダによれば、第１サブトランジスタのベースと第２サブトランジスタのベースとの少なくとも一つに、コンデンサが接続されているので、ベース電流を安定化できる。
【発明の効果】
【００３４】
本発明のエンコーダによれば、第１と第２スイッチ部の少なくとも一方が閉じているときに、電源電圧とグランドの間で消費される電力を削減できる。
【図面の簡単な説明】
【００３５】
【図１】本発明の第１実施形態のエンコーダの断面図である。
【図２】エンコーダ機構の下方からみた斜視図である。
【図３】エンコーダ機構の下方からみた分解斜視図である。
【図４】エンコーダの回路図である。
【図５】エンコーダ回路の出力波形を示す波形図である。
【図６】制御回路の動作について説明する表である。
【図７Ａ】本実施例について説明する表である。
【図７Ｂ】本実施例の消費電流と従来例の消費電流について説明する表である。
【図８】本発明の第２実施形態のエンコーダを示す概略構成図である。
【図９】エンコーダの回路図である。
【図１０】制御回路の動作について説明する表である。
【図１１】従来のエンコーダの回路図である。
【発明を実施するための形態】
【００３６】
以下、本発明を図示の実施の形態により詳細に説明する。
【００３７】
（第１実施形態）
図１は、本発明の第１実施形態のエンコーダを示す断面図である。エンコーダの幅方向をＸ方向とし、エンコーダの長さ方向をＹ方向とする。エンコーダの高さ方向をＺ方向とする。Ｚ方向の正方向を上側とし、Ｚ方向の負方向を下側とする。
【００３８】
図１に示すように、エンコーダ１は、回転エンコーダである。エンコーダ１は、ケーシング２と、軸を中心として回転可能となるようにケーシング２に取り付けられたシャフト３と、シャフト３の回転方向および回転角度（回転量）を検知するエンコーダ機構６と、エンコーダ機構６等を制御する制御装置７とを有する。
【００３９】
ケーシング２は、例えば、金属から構成される。ケーシング２は、シャフト３とエンコーダ機構６と制御装置７とを一体に組み付ける。ケーシング２は、底壁２１と、底壁２１に取り付けられる箱形の蓋体２２とを有する。
【００４０】
シャフト３は、例えば、樹脂から構成される。シャフト３は、操作部３５と軸部３６とを有する。操作部３５と軸部３６とは、軸に沿って、上側から下側に順に配置されている。操作部３５は、ケーシング２の蓋体２２を貫通しており、使用者は、ケーシング２の外側から操作部３５を操作することができる。
【００４１】
図２は、エンコーダ機構６の下方からみた斜視図である。図１と図２に示すように、エンコーダ機構６は、エンコーダ基板６０と、エンコーダ基板６０に設けられた抵抗体パターン６１，６２，６３と、エンコーダ基板６０に設けられ、抵抗体パターン６１，６２，６３に電気的に接続されるエンコーダ端子６０１，６０２，６０３と、シャフト３とともに回転可能となるようにシャフト３に取り付けられたロータ６５と、ロータ６５に取り付けられ抵抗体パターン６１，６２，６３と摺接する摺動子６６とを有する。
【００４２】
エンコーダ基板６０は、例えば、樹脂から構成される。エンコーダ基板６０は、ケーシング２内に配置され、ケーシング２の蓋部２２に固定されている。
【００４３】
抵抗体パターン６１，６２，６３は、エンコーダ基板６０の下面に設けられている。抵抗体パターン６１，６２，６３は、シャフト３の回転方向および回転角度を検知するためのものである。第１抵抗体パターン６１と第２抵抗体パターン６２と第３抵抗体パターン６３とは、環状に形成され、同心状に配置されている。第１抵抗体パターン６１と第２抵抗体パターン６２と第３抵抗体パターン６３とは、径方向の外側から内側に順に配置されている。第１抵抗体パターン６１と第２抵抗体パターン６２とは、それぞれ、間欠的に形成されている。第３抵抗体パターン６３は、連続的に形成されている。
【００４４】
エンコーダ端子６０１，６０２，６０３は、エンコーダ基板６０にインサート成形されている。第１エンコーダ端子６０１は、第１抵抗体パターン６１に電気的に接続され、第２エンコーダ端子６０２は、第２抵抗体パターン６２に電気的に接続され、第３エンコーダ端子６０３は、第３抵抗体パターン６３に電気的に接続されている。
【００４５】
ロータ６５は、シャフト３に固定されている。ロータ６５は、エンコーダ基板６０の下側に配置されている。
【００４６】
摺動子６６は、例えば、金属から構成される。摺動子６６は、ロータ６５の上面の２つの突部６５ｂに固定される。摺動子６６は、環状に形成される。摺動子６６は、第１接点部６６１と第２接点部６６２と第３接点部６６３とを有する。第１接点部６６１と第２接点部６６２と第３接点部６６３とは、径方向の外側から内側に順に配置されている。第１接点部６６１と第２接点部６６２と第３接点部６６３とは、導通している。
【００４７】
第１接点部６６１は、第１抵抗体パターン６１に対応した位置にあり、第２接点部６６２は、第２抵抗体パターン６２に対応した位置にあり、第３接点部６６３は、第３抵抗体パターン６３に対応した位置にある。そして、摺動子６６の回転により、第１接点部６６１は、第１抵抗体パターン６１に断続的に接触し、第２接点部６６２は、第２抵抗体パターン６２に断続的に接触する。第３接点部６６３は、常時、第３抵抗体パターン６３に接触している。つまり、摺動子６６の回転により、第１エンコーダ端子６０１と第３エンコーダ端子６０３とが、間欠的に電気的に接続され、第２エンコーダ端子６０２と第３エンコーダ端子６０３とが、間欠的に電気的に接続される。
【００４８】
図３は、エンコーダ機構６の下方からみた分解斜視図である。図３に示すように、エンコーダ基板６０の下面には、第１、第２、第３電極部６７１，６７２，６７３が設けられている。第１電極部６７１と第２電極部６７２と第３電極部６７３とは、環状に形成され、同心状に配置されている。第１電極部６７１と第２電極部６７２と第３電極部６７３とは、径方向の外側から内側に順に配置されている。第１電極部６７１は、第１エンコーダ端子６０１の端部６０１ａに電気的に接続され、第２電極部６７２は、第２エンコーダ端子６０２の端部６０２ａに電気的に接続され、第３電極部６７３は、第３エンコーダ端子６０３の端部６０３ａに電気的に接続されている。
【００４９】
第１、第２、第３電極部６７１，６７２，６７３上には、絶縁シート６８が積層されている。絶縁シート６８は、第１電極部６７１が周方向に間欠的に露出し、かつ、第２電極部６７２が周方向に間欠的に露出するように、第１電極部６７１および第２電極部６７２を覆う。つまり、絶縁シート６８は、周方向に間欠的に配置される複数の孔部６８ａを有し、第１電極部６７１および第２電極部６７２が、絶縁シート６８の孔部６８ａから、露出する。第３電極部６７３は、絶縁シート６８に覆われていない。
【００５０】
第１電極部６７１が絶縁シート６８から露出している部分に第１抵抗体パターン６１を設け、第２電極部６７２が絶縁シート６８から露出している部分に第２抵抗体パターン６２を設け、第３電極部６７３に第３抵抗体パターン６３を設けている。
【００５１】
これにより、第１抵抗体パターン６１は、第１電極部６７１を介して、第１エンコーダ端子６０１に電気的に接続され、第２抵抗体パターン６２は、第２電極部６７２を介して、第２エンコーダ端子６０２に電気的に接続され、第３抵抗体パターン６３は、第３電極部６７３を介して、第３エンコーダ端子６０３に電気的に接続される。
【００５２】
図４は、エンコーダ１の回路図である。図４に示すように、エンコーダ１は、シャフト３の回転方向および回転角度を検知するためのエンコーダ回路７０と、エンコーダ回路７０に供給する電源を制御する制御回路７１とを有する。エンコーダ回路７０は、エンコーダ機構６の等価回路である。制御回路７１は、制御装置７に含まれる。
【００５３】
エンコーダ回路７０は、シャフト３（摺動子６６）の回転に応じて開閉する第１と第２スイッチ部Ｓｗ１，Ｓｗ２と、第１スイッチ部Ｓｗ１に直列に接続された第１抵抗Ｒ１と、第２スイッチ部Ｓｗ２に直列に接続された第２抵抗Ｒ２とを含む。
【００５４】
第１スイッチ部Ｓｗ１および第１抵抗Ｒ１と第２スイッチ部Ｓｗ２および第２抵抗Ｒ２とは、電源電圧ＶｃｃとグランドＧＮＤの間に、並列に接続される。第１抵抗Ｒ１および第２抵抗Ｒ２は、電源電圧Ｖｃｃ側に位置する。
【００５５】
第１スイッチ部Ｓｗ１は、第１接点部６６１と第１抵抗体パターン６１とから構成され、第１接点部６６１が第１抵抗体パターン６１に接触して、第１スイッチ部Ｓｗ１は閉状態となる。同様に、第２スイッチ部Ｓｗ２は、第２接点部６６２と第２抵抗体パターン６２とから構成される。
【００５６】
第１スイッチ部Ｓｗ１と第１抵抗Ｒ１の間のＡ点の出力と、エンコーダ回路７０とグランドＧＮＤの間のＣ点の出力とを、検出することで、第１スイッチ部Ｓｗ１の開閉を判断できる。同様に、第２スイッチ部Ｓｗ２と第２抵抗Ｒ２の間のＢ点の出力と、エンコーダ回路７０とグランドＧＮＤの間のＣ点の出力とを、検出することで、第２スイッチ部Ｓｗ２の開閉を判断できる。第１と第２スイッチ部Ｓｗ１，Ｓｗ２の開閉を判断することで、シャフト３の回転方向および回転角度を検知する。
【００５７】
図５は、エンコーダ回路７０の出力波形を示す波形図である。図４と図５に示すように、第１スイッチ部Ｓｗ１が閉状態となることで、Ａ点とＣ点の間に電流が流れて、Ａ信号がオンとなる。第２スイッチ部Ｓｗ２が閉状態となることで、Ｂ点とＣ点の間に電流が流れて、Ｂ信号がオンとなる。
【００５８】
摺動子６６の時計回り方向の回転において、Ａ信号のオフの始まりから次のオフの始まりまでの摺動子６６の回転角度は、６０°となる。Ｂ信号についても同様である。また、Ａ信号のオフの始まりとＢ信号のオフの始まりのずれは、摺動子６６の回転角度において、１５°となる。そして、摺動子６６の１回転（つまり、摺動子６６の回転角度は、３６０°である）において、Ａ信号およびＢ信号のオンとオフの組み合わせの変化は、２４に分けられる。つまり、摺動子６６の１回転において、摺動子６６の回転角度が１５°ごとに変化することを判断できる。したがって、Ａ信号とＢ信号の変化を判断することで、摺動子６６の回転方向と回転角度を判断できる。
【００５９】
図４に示すように、制御回路７１は、第１抵抗Ｒ１および第２抵抗Ｒ２と電源電圧Ｖｃｃとの間に接続されて、第１と第２スイッチ部Ｓｗ１，Ｓｗ２の少なくとも一方が閉じているときに、電源電圧Ｖｃｃから第１抵抗Ｒ１および第２抵抗Ｒ２への電源供給をオフする。これにより、第１と第２スイッチ部Ｓｗ１，Ｓｗ２の少なくとも一方が閉じているときに、第１抵抗Ｒ１および第２抵抗Ｒ２に電流を流さないので、第１抵抗Ｒ１および第２抵抗Ｒ２にて電力が消費されない。特に、エンコーダ回路７０の出力を検出して一定時間経過するまでの待機時において、消費電力を有効に削減できる。
【００６０】
制御回路７１は、第１抵抗Ｒ１と第１スイッチ部Ｓｗ１の間の第１接続点Ｐ１と電源電圧Ｖｃｃとの間に接続され、第２抵抗Ｒ２と第２スイッチ部Ｓｗ２の間の第２接続点Ｐ２と電源電圧Ｖｃｃとの間に接続されて、電源電圧Ｖｃｃから第１接続点Ｐ１および第２接続点Ｐ２へ常時通電する。これにより、第１と第２スイッチ部Ｓｗ１，Ｓｗ２の出力を検出して、第１と第２スイッチ部Ｓｗ１，Ｓｗ２の開閉を判断できる。第１と第２スイッチ部Ｓｗ１，Ｓｗ２の開閉を判断することで、シャフト３の回転方向および回転角度を検知する。
【００６１】
制御回路７１は、ｐｎｐ型のメイントランジスタＱｍと、メイントランジスタＱｍのベース電流を制御するメイントランジスタ制御回路７２とを有する。したがって、制御回路７１を簡単な構成とできる。
【００６２】
メイントランジスタＱｍは、エミッタｅ、コレクタｃおよびベースｂを含むバイポーラトランジスタである。エミッタｅは、電源電圧Ｖｃｃに接続され、コレクタｃは、エンコーダ回路に接続され、ベースｂは、電源電圧Ｖｃｃに接続される。
【００６３】
メイントランジスタ制御回路７２は、メイントランジスタＱｍのベースｂに接続され、第１と第２スイッチ部Ｓｗ１，Ｓｗ２の少なくとも一方が閉じているときに、メイントランジスタＱｍのエミッタｅとベースｂの間に電流を流さないで、メイントランジスタＱｍのエミッタｅとコレクタｃの間に電流を流さない。
【００６４】
具体的に述べると、メイントランジスタ制御回路７２は、ｎｐｎ型の第１サブトランジスタＱｓ１とｎｐｎ型の第２サブトランジスタＱｓ２とを有する。したがって、メイントランジスタ制御回路７２を簡単な構成とできる。
【００６５】
第１サブトランジスタＱｓ１は、エミッタｅ、コレクタｃおよびベースｂを含むバイポーラトランジスタである。コレクタｃは、第３抵抗Ｒ３を介してメイントランジスタＱｍのベースｂに接続され、ベースｂは、第４抵抗Ｒ４および第５抵抗Ｒ５の直列回路を介して電源電圧Ｖｃｃに接続される。
【００６６】
第２サブトランジスタＱｓ２は、エミッタｅ、コレクタｃおよびベースｂを含むバイポーラトランジスタである。コレクタｃは、第１サブトランジスタＱｓ１のエミッタｅに接続され、エミッタｅは、グランドＧＮＤに接続され、ベースｂは、第６抵抗Ｒ６および第７抵抗Ｒ７の直列回路を介して電源電圧Ｖｃｃに接続される。
【００６７】
第４抵抗Ｒ４と第５抵抗Ｒ５の間は、エンコーダ回路７０の第１接続点Ｐ１に接続される。第６抵抗Ｒ６と第７抵抗Ｒ７の間は、エンコーダ回路７０の第２接続点Ｐ２に接続される。
【００６８】
第１と第２サブトランジスタＱｓ１，Ｑｓ２は、メイントランジスタＱｍのベース電流を制御する。
【００６９】
第４と第６抵抗Ｒ４，Ｒ６は、第１と第２抵抗Ｒ１，Ｒ２よりも大きい。このため、第４と第６抵抗Ｒ４，Ｒ６で消費される電力は、第１と第２抵抗Ｒ１，Ｒ２で消費される電力よりも小さくなる。したがって、第１と第２スイッチ部Ｓｗ１，Ｓｗ２の少なくとも一方が閉じているときに、電源電圧ＶｃｃとグランドＧＮＤの間で消費される電力を削減できる。
【００７０】
第５と第７抵抗Ｒ５，Ｒ７は、エンコーダ回路７０の出力（つまり、Ａ点、Ｂ点、Ｃ点の出力）を確保する。第５と第７抵抗Ｒ５，Ｒ７は、第１と第２抵抗Ｒ１，Ｒ２よりも大きい。
【００７１】
メイントランジスタＱｍのベースｂと電源電圧Ｖｃｃとの間に、第８抵抗Ｒ８が接続されている。したがって、メイントランジスタＱｍのベースｂのノイズを除去できる。
【００７２】
メイントランジスタＱｍのベースｂと電源電圧Ｖｃｃとの間に、第８抵抗Ｒ８に並列して、メインコンデンサＣｍを接続している。メインコンデンサＣｍにより、メイントランジスタＱｍのベース電流を安定化できる。
【００７３】
第１サブトランジスタＱｓ１のベースｂは、第１サブコンデンサＣｓ１を介して、グランドＧＮＤに接続されている。第１サブコンデンサＣｓ１により、第１サブトランジスタＱｓ１のベース電流を安定化できる。
【００７４】
第２サブトランジスタＱｓ２のベースｂは、第２サブコンデンサＣｓ２を介して、グランドＧＮＤに接続されている。第２サブコンデンサＣｓ２により、第２サブトランジスタＱｓ２のベース電流を安定化できる。
【００７５】
次に、図４と図６を用いて、制御回路７１の動作について説明する。
【００７６】
第１に、第１と第２スイッチ部Ｓｗ１，Ｓｗ２が開状態であるときを説明する。
【００７７】
電源電圧Ｖｃｃからの電流は、第４と第５抵抗Ｒ４，Ｒ５を介して、第１サブトランジスタＱｓ１のベースｂとエミッタｅの間に流れ、第１サブトランジスタＱｓ１がオンとなる。この結果、第１サブトランジスタＱｓ１のコレクタｃとエミッタｅの間に電流が流れる。
【００７８】
電源電圧Ｖｃｃからの電流は、第６と第７抵抗Ｒ６，Ｒ７を介して、第２サブトランジスタＱｓ２のベースｂとエミッタｅの間に流れ、第２サブトランジスタＱｓ２がオンとなる。この結果、第２サブトランジスタＱｓ２のコレクタｃとエミッタｅの間に電流が流れる。
【００７９】
これにより、メイントランジスタＱｍのエミッタｅとベースｂの間に電流が流れて、メイントランジスタＱｍがオンとなる。したがって、メイントランジスタＱｍのエミッタｅとコレクタｃの間に電流が流れて、メイントランジスタＱｍは、電源電圧Ｖｃｃから第１と第２抵抗Ｒ１，Ｒ２へ電源を供給して、Ａ点とＢ点に出力を与える。
【００８０】
第２に、第１スイッチ部Ｓｗ１が閉状態であり、第２スイッチ部Ｓｗ２が開状態であるときを説明する。
【００８１】
電源電圧Ｖｃｃからの電流は、第４抵抗Ｒ４と第１接続点Ｐ１と第１スイッチ部Ｓｗ１とを介して、グランドＧＮＤに流れ、第１サブトランジスタＱｓ１のベースｂとエミッタｅの間に電流が流れない。この結果、第１サブトランジスタＱｓ１はオフとなる。
【００８２】
電源電圧Ｖｃｃからの電流は、第６と第７抵抗Ｒ６，Ｒ７を介して、第２サブトランジスタＱｓ２のベースｂとエミッタｅの間に流れる。この結果、第２サブトランジスタＱｓ２はオンとなる。なお、電源電圧Ｖｃｃからの電流は、第６抵抗Ｒ６を介して、第２接続点Ｐ２に流れ、Ｂ点に出力を与える。
【００８３】
これにより、メイントランジスタＱｍのエミッタｅとベースｂの間に電流が流れず、メイントランジスタＱｍは、オフとなる。したがって、メイントランジスタＱｍのエミッタｅとコレクタｃの間に電流が流れず、メイントランジスタＱｍは、電源電圧Ｖｃｃから第１と第２抵抗Ｒ１，Ｒ２へ電源を供給しない。
【００８４】
第３に、第１スイッチ部Ｓｗ１が開状態であり、第２スイッチ部Ｓｗ２が閉状態であるときを説明する。
【００８５】
電源電圧Ｖｃｃからの電流は、第４と第５抵抗Ｒ４，Ｒ５を介して、第１サブトランジスタＱｓ１のベースｂとエミッタｅの間に流れる。この結果、第１サブトランジスタＱｓ１はオンとなる。なお、電源電圧Ｖｃｃからの電流は、第４抵抗Ｒ４を介して、第１接続点Ｐ１に流れ、Ａ点に出力を与える。
【００８６】
電源電圧Ｖｃｃからの電流は、第６抵抗Ｒ６と第２接続点Ｐ２と第２スイッチ部Ｓｗ２とを介して、グランドＧＮＤに流れ、第２サブトランジスタＱｓ２のベースｂとエミッタｅの間に電流が流れない。この結果、第２サブトランジスタＱｓ２はオフとなる。
【００８７】
これにより、メイントランジスタＱｍのエミッタｅとベースｂの間に電流が流れず、メイントランジスタＱｍは、オフとなる。したがって、メイントランジスタＱｍのエミッタｅとコレクタｃの間に電流が流れず、メイントランジスタＱｍは、電源電圧Ｖｃｃから第１と第２抵抗Ｒ１，Ｒ２へ電源を供給しない。
【００８８】
第４に、第１スイッチ部Ｓｗ１が閉状態であり、第２スイッチ部Ｓｗ２が閉状態であるときを説明する。
【００８９】
電源電圧Ｖｃｃからの電流は、第４抵抗Ｒ４と第１接続点Ｐ１と第１スイッチ部Ｓｗ１とを介して、グランドＧＮＤに流れ、第１サブトランジスタＱｓ１のベースｂとエミッタｅの間に電流が流れない。この結果、第１サブトランジスタＱｓ１はオフとなる。
【００９０】
電源電圧Ｖｃｃからの電流は、第６抵抗Ｒ６と第２接続点Ｐ２と第２スイッチ部Ｓｗ２とを介して、グランドＧＮＤに流れ、第２サブトランジスタＱｓ２のベースｂとエミッタｅの間に電流が流れない。この結果、第２サブトランジスタＱｓ２はオフとなる。
【００９１】
これにより、メイントランジスタＱｍのエミッタｅとベースｂの間に電流が流れず、メイントランジスタＱｍは、オフとなる。したがって、メイントランジスタＱｍのエミッタｅとコレクタｃの間に電流が流れず、メイントランジスタＱｍは、電源電圧Ｖｃｃから第１と第２抵抗Ｒ１，Ｒ２へ電源を供給しない。
【００９２】
以上、説明したように、第１と第２スイッチ部Ｓｗ１，Ｓｗ２の少なくとも一方が閉じているときに、第１抵抗Ｒ１および第２抵抗Ｒ２に電流を流さないので、第１抵抗Ｒ１および第２抵抗Ｒ２にて電力が消費されない。したがって、電源電圧ＶｃｃとグランドＧＮＤの間で消費される電力を削減できる。
【００９３】
（実施例）
本発明の実施例について説明する。
【００９４】
図７Ａに示すように、第１と第２抵抗Ｒ１，Ｒ２を１００ｋΩとし、第３と第８抵抗Ｒ３，Ｒ８を１ＭΩとし、第４と第６抵抗Ｒ４，Ｒ６を１または２．２または５．１ＭΩとし、第５と第７抵抗Ｒ５，Ｒ７を７．５ＭΩとする。メインコンデンサＣｍ、第１サブコンデンサＣｓ１および第２サブコンデンサＣｓ２をオープンとする。なお、電源電圧Ｖｃｃを５Ｖとする。
【００９５】
図７Ｂは、第１と第２スイッチ部Ｓｗ１，Ｓｗ２の開閉状態に応じた、本実施例と従来例との電源電圧ＶｃｃとグランドＧＮＤの間の消費電流［μＡ］を示す。本実施例は、第４と第６抵抗Ｒ４，Ｒ６が１または２．２または５．１ＭΩであるときの消費電流［μＡ］を示す。比較例は、図１１における消費電流［μＡ］を示す。
【００９６】
図７Ｂに示すように、第１と第２スイッチ部Ｓｗ１，Ｓｗ２の少なくとも一方が閉状態であるとき、本実施例の消費電流は、従来例の消費電流よりも小さくなっている。また、本実施例では、第４と第６抵抗Ｒ４，Ｒ６が大きいほど、消費電流が小さくなっている。
【００９７】
（第２実施形態）
図８は、本発明の第２実施形態のエンコーダを示す概略構成図である。図８に示すように、エンコーダ１Ａは、エンコーダ回路７０と、エンコーダ回路７０に供給する電源を制御する制御回路７１Ａとを有する。なお、第２実施形態において、第１実施形態と同一の符号は、第１実施形態と同じ構成であるため、その説明を省略する。
【００９８】
エンコーダ回路７０は、電源電圧ＶｃｃとグランドＧＮＤの間に、第１と第２抵抗Ｒ１，Ｒ２が電源電圧Ｖｃｃ側に位置するように、第１スイッチ部Ｓｗ１および第１抵抗Ｒ１と第２スイッチ部Ｓｗ２および第２抵抗Ｒ２とを、接続して構成される。
【００９９】
制御回路７１Ａは、第１抵抗Ｒ１および第２抵抗Ｒ２と電源電圧Ｖｃｃとの間に接続されて、第１スイッチ部Ｓｗ１が閉じているときに、電源電圧Ｖｃｃから第１抵抗Ｒ１への電源供給をオフし、第２スイッチ部Ｓｗ２が閉じているときに、電源電圧Ｖｃｃから第２抵抗Ｒ２への電源供給をオフする。これにより、第１スイッチ部Ｓｗ１が閉じているときに、第１抵抗Ｒ１に電流を流さないので、第１抵抗Ｒ１にて電力が消費されない。第２スイッチ部Ｓｗ２が閉じているときに、第２抵抗Ｒ２に電流を流さないので、第２抵抗Ｒ２にて電力が消費されない。特に、エンコーダ回路７０の出力を検出して一定時間経過するまでの待機時において、消費電力を有効に削減できる。
【０１００】
制御回路７１Ａは、第１抵抗Ｒ１と第１スイッチ部Ｓｗ１の間の第１接続点Ｐ１と電源電圧Ｖｃｃとの間に接続され、第２抵抗Ｒ２と第２スイッチ部Ｓｗ２の間の第２接続点Ｐ２と電源電圧Ｖｃｃとの間に接続されて、電源電圧Ｖｃｃから第１接続点Ｐ１および第２接続点Ｐ２へ常時通電する。これにより、第１と第２スイッチ部Ｓｗ１，Ｓｗ２の出力を検出して、第１と第２スイッチ部Ｓｗ１，Ｓｗ２の開閉を判断できる。第１と第２スイッチ部Ｓｗ１，Ｓｗ２の開閉を判断することで、シャフト３の回転方向および回転角度を検知する。
【０１０１】
制御回路７１Ａは、第１メイントランジスタＱｍ１と、第２メイントランジスタＱｍ２と、第１メイントランジスタＱｍ１の電流のオンオフを制御する第１メイントランジスタ制御回路７２１Ａと、第２メイントランジスタＱｍ２の電流のオンオフを制御する第２メイントランジスタ制御回路７２２Ａとを有する。したがって、制御回路７１Ａを簡単な構成とできる。
【０１０２】
図９は、本発明の第２実施形態のエンコーダを示す回路図である。図９に示すように、第１メイントランジスタＱｍ１は、エミッタｅ、コレクタｃおよびベースｂを含むバイポーラトランジスタである。エミッタｅは、電源電圧Ｖｃｃに接続され、コレクタｃは、エンコーダ回路７０の第１抵抗Ｒ１に接続され、ベースｂは、電源電圧Ｖｃｃに接続される。
【０１０３】
第１メイントランジスタ制御回路７２１Ａは、第１メイントランジスタＱｍ１のベースｂに接続され、第１スイッチ部Ｓｗ１が閉じているときに、第１メイントランジスタＱｍ１のエミッタｅとベースｂの間に電流を流さないで、第１メイントランジスタＱｍ１のエミッタｅとコレクタｃの間に電流を流さない。つまり、第１サブトランジスタＱｓ１は、第１メイントランジスタＱｍ１のベース電流を制御する。
【０１０４】
具体的に述べると、第１メイントランジスタ制御回路７２１Ａは、ｎｐｎ型の第１サブトランジスタＱｓ１を有する。したがって、第１メイントランジスタ制御回路７２１Ａを簡単な構成とできる。
【０１０５】
第１サブトランジスタＱｓ１は、エミッタｅ、コレクタｃおよびベースｂを含むバイポーラトランジスタである。コレクタｃは、第３抵抗Ｒ３を介して第１メイントランジスタＱｍ１のベースｂに接続され、エミッタｅは、グランドＧＮＤに接続され、ベースｂは、第４抵抗Ｒ４および第５抵抗Ｒ５の直列回路を介して電源電圧Ｖｃｃに接続される。
【０１０６】
第４抵抗Ｒ４と第５抵抗Ｒ５の間は、エンコーダ回路７０の第１接続点Ｐ１に接続される。第４抵抗Ｒ４は、第１抵抗Ｒ１よりも大きい。このため、第４抵抗Ｒ４で消費される電力は、第１抵抗Ｒ１で消費される電力よりも小さくなる。したがって、第１スイッチ部Ｓｗ１が閉じているときに、電源電圧ＶｃｃとグランドＧＮＤの間で消費される電力を削減できる。
【０１０７】
第５抵抗Ｒ５は、エンコーダ回路７０の出力（つまり、Ａ点の出力信号）を確保する。第５抵抗Ｒ５は、第１抵抗Ｒ１よりも大きい。
【０１０８】
第１メイントランジスタＱｍ１のベースｂと電源電圧Ｖｃｃとの間に、第８抵抗Ｒ８が接続されている。したがって、第１メイントランジスタＱｍ１のベースｂのノイズを除去できる。
【０１０９】
第１サブトランジスタＱｓ１のベースｂは、第１サブコンデンサＣｓ１を介して、グランドＧＮＤに接続されている。第１サブコンデンサＣｓ１により、第１サブトランジスタＱｓ１のベース電流を安定化できる。
【０１１０】
第２メイントランジスタＱｍ２は、エミッタｅ、コレクタｃおよびベースｂを含むバイポーラトランジスタである。エミッタｅは、電源電圧Ｖｃｃに接続され、コレクタｃは、エンコーダ回路７０の第２抵抗Ｒ２に接続され、ベースｂは、電源電圧Ｖｃｃに接続される。
【０１１１】
第２メイントランジスタ制御回路７２２Ａは、第２メイントランジスタＱｍ２のベースｂに接続され、第２スイッチ部Ｓｗ２が閉じているときに、第２メイントランジスタＱｍ２のエミッタｅとベースｂの間に電流を流さないで、第２メイントランジスタＱｍ２のエミッタｅとコレクタｃの間に電流を流さない。つまり、第２サブトランジスタＱｓ２は、第２メイントランジスタＱｍ２のベース電流を制御する。
【０１１２】
具体的に述べると、第２メイントランジスタ制御回路７２２Ａは、ｎｐｎ型の第２サブトランジスタＱｓ２を有する。したがって、第２メイントランジスタ制御回路７２２Ａを簡単な構成とできる。
【０１１３】
第２サブトランジスタＱｓ２は、エミッタｅ、コレクタｃおよびベースｂを含むバイポーラトランジスタである。コレクタｃは、第９抵抗Ｒ９を介して第２メイントランジスタＱｍ２のベースｂに接続され、エミッタｅは、グランドＧＮＤに接続され、ベースｂは、第６抵抗Ｒ６および第７抵抗Ｒ７の直列回路を介して電源電圧Ｖｃｃに接続される。
【０１１４】
第６抵抗Ｒ６と第７抵抗Ｒ７の間は、エンコーダ回路７０の第２接続点Ｐ２に接続される。第６抵抗Ｒ６は、第２抵抗Ｒ２よりも大きい。このため、第６抵抗Ｒ６で消費される電力は、第２抵抗Ｒ２で消費される電力よりも小さくなる。したがって、第２スイッチ部Ｓｗ２が閉じているときに、電源電圧ＶｃｃとグランドＧＮＤの間で消費される電力を削減できる。
【０１１５】
第７抵抗Ｒ７は、エンコーダ回路７０の出力（つまり、Ｂ点の出力信号）を確保する。第７抵抗Ｒ７は、第２抵抗Ｒ２よりも大きい。
【０１１６】
第２メイントランジスタＱｍ２のベースｂと電源電圧Ｖｃｃとの間に、第１０抵抗Ｒ１０が接続されている。したがって、第２メイントランジスタＱｍ２のベースｂのノイズを除去できる。
【０１１７】
第２サブトランジスタＱｓ２のベースｂは、第２サブコンデンサＣｓ２を介して、グランドＧＮＤに接続されている。第２サブコンデンサＣｓ２により、第２サブトランジスタＱｓ２のベース電流を安定化できる。
【０１１８】
次に、図９と図１０を用いて、制御回路７１Ａの動作について説明する。
【０１１９】
第１に、第１と第２スイッチ部Ｓｗ１，Ｓｗ２が開状態であるときを説明する。
【０１２０】
電源電圧Ｖｃｃからの電流は、第４と第５抵抗Ｒ４，Ｒ５を介して、第１サブトランジスタＱｓ１のベースｂとエミッタｅの間に流れ、第１サブトランジスタＱｓ１がオンとなる。この結果、第１サブトランジスタＱｓ１のコレクタｃとエミッタｅの間に電流が流れる。
【０１２１】
これにより、第１メイントランジスタＱｍ１のエミッタｅとベースｂの間に電流が流れて、第１メイントランジスタＱｍ１がオンとなる。したがって、第１メイントランジスタＱｍ１のエミッタｅとコレクタｃの間に電流が流れて、第１メイントランジスタＱｍ１は、電源電圧Ｖｃｃから第１抵抗Ｒ１へ電源を供給して、Ａ点に出力を与える。
【０１２２】
一方、電源電圧Ｖｃｃからの電流は、第６と第７抵抗Ｒ６，Ｒ７を介して、第２サブトランジスタＱｓ２のベースｂとエミッタｅの間に流れ、第２サブトランジスタＱｓ２がオンとなる。この結果、第２サブトランジスタＱｓ２のコレクタｃとエミッタｅの間に電流が流れる。
【０１２３】
これにより、第２メイントランジスタＱｍ２のエミッタｅとベースｂの間に電流が流れて、第２メイントランジスタＱｍ２がオンとなる。したがって、第２メイントランジスタＱｍ２のエミッタｅとコレクタｃの間に電流が流れて、第２メイントランジスタＱｍ２は、電源電圧Ｖｃｃから第２抵抗Ｒ２へ電源を供給して、Ｂ点に出力を与える。
【０１２４】
第２に、第１スイッチ部Ｓｗ１が閉状態であり、第２スイッチ部Ｓｗ２が開状態であるときを説明する。
【０１２５】
電源電圧Ｖｃｃからの電流は、第４抵抗Ｒ４と第１接続点Ｐ１と第１スイッチ部Ｓｗ１とを介して、グランドＧＮＤに流れ、第１サブトランジスタＱｓ１のベースｂとエミッタｅの間に電流が流れない。この結果、第１サブトランジスタＱｓ１はオフとなる。
【０１２６】
これにより、第１メイントランジスタＱｍ１のエミッタｅとベースｂの間に電流が流れず、第１メイントランジスタＱｍ１は、オフとなる。したがって、第１メイントランジスタＱｍ１のエミッタｅとコレクタｃの間に電流が流れず、第１メイントランジスタＱｍ１は、電源電圧Ｖｃｃから第１抵抗Ｒ１へ電源を供給しない。
【０１２７】
一方、電源電圧Ｖｃｃからの電流は、第６と第７抵抗Ｒ６，Ｒ７を介して、第２サブトランジスタＱｓ２のベースｂとエミッタｅの間に流れ、第２サブトランジスタＱｓ２がオンとなる。この結果、第２サブトランジスタＱｓ２のコレクタｃとエミッタｅの間に電流が流れる。
【０１２８】
これにより、第２メイントランジスタＱｍ２のエミッタｅとベースｂの間に電流が流れて、第２メイントランジスタＱｍ２がオンとなる。したがって、第２メイントランジスタＱｍ２のエミッタｅとコレクタｃの間に電流が流れて、第２メイントランジスタＱｍ２は、電源電圧Ｖｃｃから第２抵抗Ｒ２へ電源を供給して、Ｂ点に出力を与える。
【０１２９】
第３に、第１スイッチ部Ｓｗ１が開状態であり、第２スイッチ部Ｓｗ２が閉状態であるときを説明する。
【０１３０】
電源電圧Ｖｃｃからの電流は、第４と第５抵抗Ｒ４，Ｒ５を介して、第１サブトランジスタＱｓ１のベースｂとエミッタｅの間に流れ、第１サブトランジスタＱｓ１がオンとなる。この結果、第１サブトランジスタＱｓ１のコレクタｃとエミッタｅの間に電流が流れる。
【０１３１】
これにより、第１メイントランジスタＱｍ１のエミッタｅとベースｂの間に電流が流れて、第１メイントランジスタＱｍ１がオンとなる。したがって、第１メイントランジスタＱｍ１のエミッタｅとコレクタｃの間に電流が流れて、第１メイントランジスタＱｍ１は、電源電圧Ｖｃｃから第１抵抗Ｒ１へ電源を供給して、Ａ点に出力を与える。
【０１３２】
一方、電源電圧Ｖｃｃからの電流は、第６抵抗Ｒ６と第２接続点Ｐ２と第２スイッチ部Ｓｗ２とを介して、グランドＧＮＤに流れ、第２サブトランジスタＱｓ２のベースｂとエミッタｅの間に電流が流れない。この結果、第２サブトランジスタＱｓ２はオフとなる。
【０１３３】
これにより、第２メイントランジスタＱｍ２のエミッタｅとベースｂの間に電流が流れず、第２メイントランジスタＱｍ２は、オフとなる。したがって、第２メイントランジスタＱｍ２のエミッタｅとコレクタｃの間に電流が流れず、第２メイントランジスタＱｍ２は、電源電圧Ｖｃｃから第２抵抗Ｒ２へ電源を供給しない。
【０１３４】
第４に、第１スイッチ部Ｓｗ１が閉状態であり、第２スイッチ部Ｓｗ２が閉状態であるときを説明する。
【０１３５】
電源電圧Ｖｃｃからの電流は、第４抵抗Ｒ４と第１接続点Ｐ１と第１スイッチ部Ｓｗ１とを介して、グランドＧＮＤに流れ、第１サブトランジスタＱｓ１のベースｂとエミッタｅの間に電流が流れない。この結果、第１サブトランジスタＱｓ１はオフとなる。
【０１３６】
これにより、第１メイントランジスタＱｍ１のエミッタｅとベースｂの間に電流が流れず、第１メイントランジスタＱｍ１は、オフとなる。したがって、第１メイントランジスタＱｍ１のエミッタｅとコレクタｃの間に電流が流れず、第１メイントランジスタＱｍ１は、電源電圧Ｖｃｃから第１抵抗Ｒ１へ電源を供給しない。
【０１３７】
電源電圧Ｖｃｃからの電流は、第６抵抗Ｒ６と第２接続点Ｐ２と第２スイッチ部Ｓｗ２とを介して、グランドＧＮＤに流れ、第２サブトランジスタＱｓ２のベースｂとエミッタｅの間に電流が流れない。この結果、第２サブトランジスタＱｓ２はオフとなる。
【０１３８】
これにより、第２メイントランジスタＱｍ２のエミッタｅとベースｂの間に電流が流れず、第２メイントランジスタＱｍ２は、オフとなる。したがって、第２メイントランジスタＱｍ２のエミッタｅとコレクタｃの間に電流が流れず、第２メイントランジスタＱｍ２は、電源電圧Ｖｃｃから第２抵抗Ｒ２へ電源を供給しない。
【０１３９】
以上、説明したように、第１スイッチ部Ｓｗ１が閉じているときに、第１抵抗Ｒ１に電流を流さないので、第１抵抗Ｒ１にて電力が消費されない。第２スイッチ部Ｓｗ２が閉じているときに、第２抵抗Ｒ２に電流を流さないので、第２抵抗Ｒ２にて電力が消費されない。したがって、電源電圧ＶｃｃとグランドＧＮＤの間で消費される電力を削減できる。
【０１４０】
なお、本発明は上述の実施形態に限定されず、本発明の要旨を逸脱しない範囲で設計変更可能である。
【０１４１】
前記実施形態では、メイントランジスタ、第１、第２メイントランジスタは、ｐｎｐ型であるが、ｎｐｎ型であってもよい。また、第１、第２サブトランジスタは、ｎｐｎ型であるが、ｐｎｐ型であってもよい。
【０１４２】
前記実施形態では、メイントランジスタ、第１、第２メイントランジスタ、第１、第２サブトランジスタでは、バイポーラトランジスタを用いているが、ＦＥＴ（Field effect transistor：電界効果トランジスタ）を用いてもよい。
【０１４３】
前記実施形態では、第８、第１０抵抗を設けているが、第８、第１０抵抗を省略してもよい。
【０１４４】
前記実施形態では、メイントランジスタ、第１サブトランジスタおよび第２サブトランジスタのそれぞれのベースに、コンデンサを接続しているが、メイントランジスタ、第１サブトランジスタおよび第２サブトランジスタの少なくとも一つのベースに、コンデンサを接続してもよい。または、コンデンサを省略してもよい。
【０１４５】
前記実施形態では、エンコーダとして、回転エンコーダを用いているが、直線エンコーダを用いてもよい。直線エンコーダは、第１部材に対して移動可能な第２部材の移動方向および移動量を検知する。
【０１４６】
前記実施形態では、エンコーダ回路の第１、第２抵抗への電源供給のオフに、トランジスタを用いているが、機械的なスイッチ機構を用いるようにしてもよい。
【０１４７】
前記実施形態では、メイントランジスタ制御回路、第１、第２メイントランジスタ制御回路として、トランジスタを用いているが、マイコンなどの論理回路を用いてもよい。
【０１４８】
前記実施形態では、制御回路により、２つのスイッチ部を含むエンコーダ回路を制御しているが、１つのスイッチ部を含む回路を制御するようにしてもよい。つまり、１つのスイッチ部と１つの抵抗とが直列に接続された回路を、制御回路により、制御するようにしてもよい。
【符号の説明】
【０１４９】
１，１Ａ  エンコーダ
２  ケーシング
３  シャフト
６  エンコーダ機構
６０  エンコーダ基板
６１，６２，６３  抵抗体パターン
６０１，６０２，６０３  エンコーダ端子
６５  ロータ
６６  摺動子
７  制御装置
７０  エンコーダ回路
７１，７１Ａ  制御回路
７２  メイントランジスタ制御回路
７２１Ａ，７２２Ａ  第１、第２メイントランジスタ制御回路
Ｓｗ１，Ｓｗ２  第１、第２スイッチ部
Ｒ１〜Ｒ８  第１〜第８抵抗
Ｑｍ  メイントランジスタ
Ｑｍ１，Ｑｍ２  第１、第２メイントランジスタ
Ｑｓ１，Ｑｓ２  第１、第２サブトランジスタ
Ｃｍ  メインコンデンサ
Ｃｓ１，Ｃｓ２  第１、第２サブコンデンサ
Ｖｃｃ  電源電圧
ＧＮＤ  グランド
【図１】
2016171070.tif 000003
【図２】
2016171070.tif 000004
【図３】
2016171070.tif 000005
【図４】
2016171070.tif 000006
【図５】
2016171070.tif 000007
【図６】
2016171070.tif 000008
【図７Ａ】
2016171070.tif 000009
【図７Ｂ】
2016171070.tif 000010
【図８】
2016171070.tif 000011
【図９】
2016171070.tif 000012
【図１０】
2016171070.tif 000013
【図１１】
2016171070.tif 000014
【国際調査報告】
2016171070.tif 000015
2016171070.tif 000016