(57)【要約】  半導体装置の品質を確保しつつ、半導体装置の縦方向の耐圧を高める。  半導体装置は、Ｓｉ（シリコン）基板と、Ｓｉ基板の表面に形成されたＳｉＯ2（酸化シリコン）層と、ＳｉＯ2層の表面に形成されたＳｉ層と、Ｓｉ層の表面上に形成されたＳｉＣ（炭化シリコン）層とを備えている。ＳｉＯ2層の厚さは、１μｍ以上２０μｍ以下である。
2016047534.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板と、
前記シリコン基板の表面に形成された酸化シリコン層と、
前記酸化シリコン層の表面に形成されたシリコン層と、
前記シリコン層の表面上に形成された炭化シリコン層とを備え、
前記酸化シリコン層の厚さは、１μｍ以上２０μｍ以下である、半導体装置。
【請求項２】
前記炭化シリコン層は、３Ｃ−ＳｉＣであり、
前記炭化シリコン層の厚さは、０．１μｍ以上３μｍ以下である、請求項１に記載の半導体装置。
【請求項３】
前記シリコン層の厚さは、５ｎｍ以上１０ｎｍ以下である、請求項１に記載の半導体装置。
【請求項４】
前記炭化シリコン層に形成された半導体素子をさらに備えた、請求項１に記載の半導体装置。
【請求項５】
前記炭化シリコン層の表面上に形成された窒化物半導体層と、
前記窒化物半導体層に形成された半導体素子とをさらに備えた、請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳｉＣ（炭化シリコン）層を備えた半導体装置に関する。
【背景技術】
【０００２】
ＳｉＣは、Ｓｉ（シリコン）に比べてバンドギャップが大きく、高い絶縁破壊電界強度を有している。このため、ＳｉＣは、高耐圧を有する半導体装置の材料として期待されている。また、３Ｃ−ＳｉＣ（３Ｃ型の結晶構造を有するＳｉＣ）は、ＧａＮ（窒化ガリウム）との格子定数が近いことから、ＧａＮを成長させるための下地基板として使用することができる。ＧａＮの絶縁破壊電界強度は３Ｃ−ＳｉＣの絶縁破壊電界よりも大きいため、３Ｃ−ＳｉＣをバッファ層とすることで、より高耐圧なＧａＮの半導体装置を実現することができる。【０００３】
３Ｃ−ＳｉＣ層を成長させるための下地基板としては、Ｓｉ基板またはバルクのＳｉＣ基板が広く用いられている。このうちバルクのＳｉＣ基板は、現在のところ４インチ程度のものしか存在しておらず、大口径化が困難であるという問題を有している。安価で大口径のワイドギャップ半導体を得るためには、Ｓｉ基板を用いることが好ましい。【０００４】
下記特許文献１〜３には、ＳｉＣを始めとするワイドギャップ半導体を用いた半導体装置に関する技術が開示されている。下記特許文献１には、立方晶｛００１｝面を表面とする単結晶基板上に、エピタキシャル成長により２種類の元素Ａ、Ｂからなる化合物単結晶（ＳｉＣやＧａＮなど）を成長させる方法が開示されている。この方法では、反位相領域境界面ならびに元素ＡおよびＢに起因する積層欠陥を、表面に平行な＜１１０＞方向にそれぞれ等価に生じさせながら化合物単結晶を成長させる工程（Ｉ）と、工程（Ｉ）において生じた元素Ａに起因する積層欠陥を、反位相領域境界面と会合消滅させる工程（ＩＩ）と、工程（Ｉ）において生じた元素Ｂに起因する積層欠陥を、自己消滅させる工程（ＩＩＩ）と、反位相領域境界を完全に会合消滅させる工程（ＩＶ）とを備えている。工程（ＩＶ）は、工程（ＩＩ）および（ＩＩＩ）と並行して、または工程（ＩＩ）および（ＩＩＩ）の後に行われる。【０００５】
下記特許文献２には、所定厚さの表面Ｓｉ層と埋め込み絶縁層とを有するＳｉ基板を準備し、上記Ｓｉ基板を炭素系ガス雰囲気中で加熱して表面Ｓｉ層を単結晶ＳｉＣ層に変成させる単結晶ＳｉＣ基板の製造方法が開示されている。この製造方法では、表面Ｓｉ層を単結晶ＳｉＣ層に変成させる際に、埋め込み絶縁層との界面近傍のＳｉ層が、残存Ｓｉ層として残される。埋め込み絶縁層は、１〜２００ｎｍの厚さを有するＳｉＯ2（酸化シリコン）よりなっており、ＳｉＣ層は、１００ｎｍ程度の厚さを有している。【０００６】
下記特許文献３には、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板と、ＳＯＩ基板上に形成されたバッファ層としてのＡｌＮ（窒化アルミニウム）層と、ＡｌＮ層上に形成されたチャネル層としてＧａＮ層と、ＧａＮ層上に形成されたバリア層としてのＡｌＧａＮ（窒化アルミニウムガリウム）層と、ＡｌＧａＮ層上に形成されたソース電極、ドレイン電極、およびゲート電極とを備えた半導体装置が開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１１−８４４３５号公報
【特許文献２】特開２００９−３０２０９７号公報
【特許文献３】特開２００８−３４４１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ＳｉＣは、Ｓｉに比べて非常に高い絶縁破壊電界強度を有している。具体的には、Ｓｉの絶縁破壊電界強度は０．３ＭＶ／ｃｍであり、３Ｃ−ＳｉＣの絶縁破壊電界強度は１．２ＭＶ／ｃｍである。したがって、Ｓｉ基板を下地基板としてＳｉＣ層を形成した構造を有する半導体装置において、縦方向（Ｓｉ基板の主面の法線方向）の耐圧を向上するためには、ＳｉＣ層の厚さを大きくすればよい。【０００９】
しかし、Ｓｉ基板を下地基板としてＳｉＣ層を形成した半導体装置では、格子定数や熱膨張係数が互いに異なるＳｉとＳｉＣがヘテロ界面を構成しているため、ＳｉＣ層の厚さのみを大きくした場合には、基板の変形やＳｉＣ層へのクラックの発生が起こりやすくなる。その結果、ＳｉＣ層を厚くすることにより半導体装置の縦方向の耐圧を向上することには限界があった。【００１０】
なお、上記特許文献１の技術を用いてＳｉＣ層を形成した場合には、クラックの発生を抑止しつつ比較的厚いＳｉＣ層を形成することが可能であるが、工程が複雑化するのなどの問題があった。【００１１】
本発明は、上記課題を解決するためのものであり、その目的は、半導体装置の品質を確保しつつ、半導体装置の縦方向の耐圧を高めることである。
【課題を解決するための手段】
【００１２】
本発明の一の局面に従う半導体装置は、Ｓｉ基板と、Ｓｉ基板の表面に形成されたＳｉＯ2層と、ＳｉＯ2層の表面に形成されたＳｉ層と、Ｓｉ層の表面上に形成されたＳｉＣ層とを備え、ＳｉＯ2層の厚さは、１μｍ以上２０μｍ以下である。【００１３】
上記半導体装置において好ましくは、ＳｉＣ層は、３Ｃ−ＳｉＣであり、ＳｉＣ層の厚さは、０．１μｍ以上３μｍ以下である。【００１４】
上記半導体装置において好ましくは、Ｓｉ層の厚さは、５ｎｍ以上１０ｎｍ以下である。【００１５】
上記半導体装置において好ましくは、ＳｉＣ層に形成された半導体素子をさらに備える。【００１６】
上記半導体装置において好ましくは、ＳｉＣ層の表面上に形成された窒化物半導体層と、窒化物半導体層に形成された半導体素子とをさらに備える。
【発明の効果】
【００１７】
本発明によれば、半導体装置の品質を確保しつつ、半導体装置の縦方向の耐圧を高めることができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の第１の実施の形態における半導体装置の構成を示す断面図である。
【図２】ＳｉＣ層の厚さと、クラックの発生の有無およびＳｉＣ層の結晶性との関係を示す表である。
【図３】基板のサイズおよびＳｉＯ2層の厚さと、基板の反り量Ｗｔとの関係を示す表である。
【図４】本発明の第２の実施の形態における半導体装置の構成を示す断面図である。
【図５】本発明の第３の実施の形態における半導体装置の構成を示す断面図である。
【発明を実施するための形態】
【００１９】
以下、本発明の実施の形態について、図面に基づいて説明する。
【００２０】
（第１の実施の形態）
【００２１】
図１は、本発明の第１の実施の形態における半導体装置の構成を示す断面図である。
【００２２】
図１を参照して、本実施の形態における半導体装置は、ＧａＮ−ＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）を含んでいる。半導体装置は、Ｓｉ基板１と、ＳｉＯ2層（埋め込みガラス層）２と、Ｓｉ層３と、ＳｉＣ層４と、ＧａＮ層５と、ＡｌＧａＮ層６と、ソース電極１１およびドレイン電極１２と、ゲート電極１３とを備えている。ＧａＮ層５およびＡｌＧａＮ層６は窒化物半導体層７を構成している。窒化物半導体層７にはＨＥＭＴ（半導体素子の一例）が形成されている。
【００２３】
Ｓｉ基板１はｐ型またはｎ型の導電型を有していてもよい。
【００２４】
ＳｉＯ2層２は、Ｓｉ基板１の表面に形成されている。ＳｉＯ2層２の厚さは、１μｍ以上２０μｍ以下である。ＳｉＯ2層２の厚さは、１．２μｍ以上であることが好ましい。ＳｉＯ2層２の厚さは、１０μｍ以下であることが好ましく、５μｍ以下であることがより好ましい。
【００２５】
Ｓｉ層３は、ＳｉＯ2層２の表面に形成されている。Ｓｉ層３の厚さは、５ｎｍ以上１０ｎｍ以下であることが好ましい。なお、Ｓｉ層３は、たとえばＳｉ層３を構成するＳｉを酸化することでＳｉＯ2を形成し、このＳｉＯ2をエッチングすることにより、上記の範囲まで薄膜化されてもよい。
【００２６】
Ｓｉ基板１、ＳｉＯ2層２、およびＳｉ層３はＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を構成する。ＳｉＯ2層２およびＳｉ層３は、たとえば貼合せ法やＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  ＩＭｐｌａｎｔｅｄ  ＯＸｙｇｅｎ）法などを用いて形成される。
【００２７】
ＳｉＣ層４は、Ｓｉ層３の表面に形成されている。ＳｉＣ層４は、たとえば３Ｃ−ＳｉＣ、４Ｈ−ＳｉＣ、または６Ｈ−ＳｉＣなどよりなっている。特に、ＳｉＣ層４がＳｉ基板１上にエピタキシャル成長されたものである場合、一般的に、ＳｉＣ層４は３Ｃ−ＳｉＣよりなっている。この場合、ＳｉＣ層４の厚さは、０．１μｍ以上であることが好ましく、０．５μｍ以上であることがより好ましい。またＳｉＣ層４の厚さは３μｍ以下であることが好ましく、２μｍ以下であることがより好ましい。
【００２８】
ＳｉＣ層４は、Ｓｉ層３の表面を炭化することで得られたＳｉＣよりなる下地層上に、ＭＢＥ（分子線エピタキシー）法、ＣＶＤ（化学蒸着）法、またはＬＰＥ（液相エピタキシー）法などを用いて、ＳｉＣをホモエピタキシャル成長させることによって形成されてもよい。ＳｉＣ層４は、Ｓｉ層３の表面を炭化することのみによって形成されてもよい。さらに、ＳｉＣ層４は、バッファ層を挟んでＳｉ層３の表面上にＳｉＣをヘテロエピタキシャル成長させることによって形成されてもよい。
【００２９】
ＧａＮ層５は、ＳｉＣ層４の表面に形成されている。ＧａＮ層５には不純物が導入されておらず、ＧａＮ層５はＨＥＭＴの電子走行層となる。
【００３０】
ＡｌＧａＮ層６は、ＧａＮ層５の表面に形成されている。ＡｌＧａＮ層６はｎ型の導電型を有しており、ＨＥＭＴの障壁層となる。ＡｌＧａＮ層６は、たとえばＨＶＰＥ（水素化物気相エピタキシー）法、またはＭＯＣＶＤ（有機金属気相成長）法などにより形成される。
【００３１】
ＳｉＣとＧａＮとは格子定数が近似している。このためＳｉＣ層４は、ＧａＮ層５のバッファ層（下地層）としての役割を果たす。なお、ＧａＮ層５およびＡｌＧａＮ層６は、ＳｉＣ層４表面上に形成されればよく、ＳｉＣ層４とＧａＮ層５との間に、たとえばＡｌＮよりなるバッファ層が形成されていてもよい。ＨＥＭＴが形成される場合の窒化物半導体層は、第１の窒化物半導体層と、第１の窒化物半導体層の表面に形成され、第１の窒化物半導体層のバンドギャップよりも広いバンドギャップを有する第２の窒化物半導体層とを含んでいるものであればよく、ＧａＮとＡｌＧａＮとの組合せ以外の窒化物半導体材料の組合せにより構成されていてもよい。
【００３２】
ソース電極１１およびドレイン電極１２の各々は、窒化物半導体層７の表面に互いに間隔を空けて形成されている。ゲート電極１３は、窒化物半導体層７の表面において、ソース電極１１とドレイン電極１２との間に形成されている。ソース電極１１およびドレイン電極１２の各々は、窒化物半導体層７にオーミック接触している。ゲート電極１３は、窒化物半導体層７にショットキー接触している。ソース電極１１およびドレイン電極１２の各々は、たとえば、窒化物半導体層７側から順にＴｉ（チタン）層およびＡｌ（アルミニウム）層を積層した構造を有している。ゲート電極１３は、たとえば、窒化物半導体層７側から順にＮｉ（ニッケル）層およびＡｕ（金）層を積層した構造を有している。ソース電極１１、ドレイン電極１２、およびゲート電極１３の各々は、たとえば蒸着法、ＭＯＣＶＤ法、またはスパッタ法などにより形成される。
【００３３】
なお、Ｓｉ基板１の裏面の電位を固定するために、Ｓｉ基板１の裏面１ａと、ソース電極１１またはドレイン電極１２とが電気的に接続されてもよい。
【００３４】
半導体装置を構成する各層の厚さは、分光エリプソメーターを用いて測定される。分光エリプソメーターは、偏光である入射光を測定対象に照射し、測定対象からの反射光を受光する。Ｓ偏光とＰ偏光とでは位相のズレや反射率の違いがあるため、反射光の偏光状態は、入射光の偏光状態とは異なるものになっている。この偏光状態の変化は、入射光の波長、入射角度、膜の光学定数、および膜厚などに依存する。分光エリプソメーターは、得られた反射光から、入射光の波長や入射角に基づいて膜の光学定数や膜厚を算出する。
【００３５】
本実施の形態の半導体装置の動作は次の通りである。ソース電極１１は常に接地電位（基準となる電位）に保たれる。ゲート電極１３に電圧が印加されていない状態では、ＧａＮ層５とＡｌＧａＮ層６とのバンドギャップの差に起因して、ＡｌＧａＮ層６で発生した電子は、ＧａＮ層５におけるＡｌＧａＮ層６とのヘテロ接合界面に集まり、二次元電子ガスを形成する。二次元電子ガスの形成に伴い、ＡｌＧａＮ層６内は、ＧａＮ層５とのヘテロ接合界面から図１中上方向に延びる空乏層と、ゲート電極１３との接合界面から図１中下方向に延びる空乏層とで完全に空乏層化される。一方、ゲート電極１３に正の電圧が印加されると、電界効果により二次元電子ガスの濃度が高くなる。その結果、ドレイン電極１２に正の電圧が印加された場合には、ドレイン電極１２からソース電極１１へ電流が流れる。
【００３６】
本実施の形態によれば、ＳｉＯ2層２の厚さが１μｍ以上であることにより、ＳｉＣ層４の厚みをクラックが発生しない程度の厚みとすることができると同時に、窒化物半導体層７にＨＥＭＴが形成された半導体装置の縦方向の耐圧を高めることができる。また、ＳｉＯ2層２の厚さが２０μｍ以下であることにより、Ｓｉ基板１の反りを抑止することができる。その結果、ＨＥＭＴを含む半導体装置の品質を確保しつつ、ＨＥＭＴを含む半導体装置の縦方向の耐圧を高めることができる。これについて以下に詳細に説明する。
【００３７】
理論上、ＳｉＯ2の絶縁破壊電界強度は２〜８ＭＶ／ｃｍである。つまり、ＳｉＯ2層の厚さが１μｍ増加するに従って、半導体装置の縦方向の耐圧は２００〜８００Ｖだけ増加する。また、理論上、３Ｃ型のＳｉＣの絶縁破壊電界強度は１．２ＭＶ／ｃｍである。つまり、ＳｉＣ層の厚さが１μｍ増加するに従って、半導体装置の縦方向の耐圧は１２０Ｖだけ増加する。
【００３８】
一般的に、パワーデバイスとしての半導体装置においては、半導体装置におけるＳｉ基板を除く部分で、５６０Ｖ程度の縦方向の耐圧が要求されている。しかし、ＳｉＣ層の厚みを大きくしすぎると、ＳｉＣ層にクラックが発生しやすくなる。
【００３９】
本願発明者らは、ＳｉＣ層の厚さと、クラックの発生の有無およびＳｉＣ層の結晶性との関係について調べた。図２は、ＳｉＣ層の厚さと、クラックの発生の有無およびＳｉＣ層の結晶性との関係を示す表である。
【００４０】
図２を参照して、ＳｉＣ層の厚さを３μｍ以下、好ましくは２μｍ以下とすることで、クラックの発生を抑止することができる。一方、ＳｉＣ層４の厚さを０．１μｍ以上、好ましくは０．５μｍ以上とすることで、ＳｉＣ層４の結晶性を確保することができる。
【００４１】
ＳｉＣ層の厚さを３μｍ以下にした場合、ＳｉＣ層の縦方向の耐圧は理論上、３６０Ｖ以下となる。ＳｉＯ2の絶縁破壊電界強度を考慮すると、ＳｉＯ2層の厚さを１μｍ以上、好ましくは１．２μｍ以上とすることで、パワーデバイスとしての半導体装置に要求される縦方向の耐圧を確保することができる。
【００４２】
また本願発明者らは、Ｓｉ基板のサイズおよびＳｉＯ2層の厚さと、Ｓｉ基板の反り量との関係について調べた。図３は、Ｓｉ基板のサイズおよびＳｉＯ2層の厚さと、Ｓｉ基板の反り量Ｗｔとの関係を示す表である。
【００４３】
図３を参照して、直径８インチ、厚さ７２５μｍの基板（試料１）、直径８インチ、厚さ１５００μｍの基板（試料２）、および直径６インチ、厚さ１５００μｍの基板（試料３）という３種類のＳｉ基板を準備した。試料１〜３の各々に対して、０．５μｍより大きく５μｍ以下の厚さのＳｉＯ2層、５μｍより大きく１０μｍ以下の厚さのＳｉＯ2層、１０μｍより大きく２０μｍ以下の厚さのＳｉＯ2層、および２０μｍより大きい厚さのＳｉＯ2層をそれぞれ形成した。ＳｉＯ2層形成後のＳｉ基板の反り量Ｗｔを測定した。
【００４４】
その結果、２０μｍより大きい厚さのＳｉＯ2層を形成した場合には、試料１〜３のいずれにおいても反り量の影響が大きかった。１０μｍより大きく２０μｍ以下の厚さのＳｉＯ2層を形成した場合には、試料１および２では反り量の影響が大きかった一方、試料３では反り量の影響がほとんど無かった。５μｍより大きく１０μｍ以下の厚さのＳｉＯ2層を形成した場合には、試料１では反り量の影響が大きかった一方、試料２および３では反り量の影響がほとんど無かった。０．５μｍより大きく５μｍ以下の厚さのＳｉＯ2層を形成した場合には、試料１〜３のいずれにおいても反り量の影響がほとんど無かった。
【００４５】
以上の結果から、ＳｉＯ2層の厚さを２０μｍ以下、好ましくは１０μｍ以下、より好ましくは５μｍ以下とすることで、基板の反りを抑止することができる。
【００４６】
加えて本実施の形態によれば、ＳｉＣ層４が窒化物半導体層７のバッファ層としての役割を果たすので、高品質な窒化物半導体層７を形成することができる。
【００４７】
［第２の実施の形態］
【００４８】
図４は、本発明の第２の実施の形態における半導体装置の構成を示す断面図である。
【００４９】
図４を参照して、本実施の形態における半導体装置は、ＳＢＤ（Ｓｃｈｏｔｔｋｙ  Ｂａｒｒｉｅｒ  Ｄｉｏｄｅ）を含んでいる。半導体装置は、Ｓｉ基板１と、ＳｉＯ2層２と、Ｓｉ層３と、ＳｉＣ層４と、オーミック電極１４およびショットキー電極１５とを備えている。ＳｉＣ層４にはＳＢＤ（半導体素子の一例）が形成されている。ＳｉＯ2層２、Ｓｉ層３、およびＳｉＣ層４の各々の厚みは、第１の実施の形態と場合と同様である。半導体装置は窒化物半導体層を備えていない。
【００５０】
ＳｉＣ層４はｎ型の導電型を有している。ＳｉＣ層４をｎ型化する不純物としては、たとえばＮ（窒素）、Ｐ（リン）、およびＡｓ（砒素）のうち少なくとも１種類のものを用いることができる。
【００５１】
オーミック電極１４およびショットキー電極１５の各々は、ＳｉＣ層４の表面に互いに間隔を空けて形成されている。ＳｉＣ層４がｎ型の導電型を有する場合、オーミック電極１４は、たとえばＮｉまたはＡｌなどよりなっている。ショットキー電極１５は、たとえばＡｕ、Ｐｔ（白金）、またはＡｌ−Ｔｉ合金などよりなっている。オーミック電極１４およびショットキー電極１５は、たとえば蒸着法、ＭＯＣＶＤ法、またはスパッタ法などにより形成される。
【００５２】
なお、Ｓｉ基板１の裏面の電位を固定するために、Ｓｉ基板１の裏面１ａと、オーミック電極１４またはショットキー電極１５とが電気的に接続されてもよい。
【００５３】
上述以外の半導体装置の構成は、図１に示す第１の実施の形態の構成と同様であるので、同一の部材には同一の符号を付し、その説明は繰り返さない。
【００５４】
本実施の形態の半導体装置の動作は次の通りである。オーミック電極１４は常に接地電位（基準となる電位）に保たれる。ショットキー電極１５に電圧が印加されていない状態、またはショットキー電極１５に負の電圧が印加されている状態では、逆方向バイアスとなり、ＳＢＤに電流は流れない。一方、ショットキー電極１５に正の電圧が印加されている状態では、順方向バイアスとなり、ショットキー電極１５からオーミック電極１４に電流が流れる。
【００５５】
本実施の形態によれば、ＳＢＤを含む半導体装置の品質を確保しつつ、ＳＢＤを含む半導体装置の縦方向の耐圧を高めることができる。
【００５６】
なお、ＳｉＣ層４はｐ型の導電型を有していてもよい。ＳｉＣ層４をｐ型化する不純物としては、たとえばＢ（ホウ素）、Ａｌ、Ｇａ（ガリウム）、およびＩｎ（インジウム）のうち少なくとも１種類のものを用いることができる。ＳｉＣ層４がｐ型の導電型を有する場合、オーミック電極１４は、たとえばＡｕ、Ｐｔ、またはＡｌ−Ｔｉ合金などで形成される。ショットキー電極１５は、たとえばＮｉまたはＡｌなどで形成される。
【００５７】
［第３の実施の形態］
【００５８】
図５は、本発明の第３の実施の形態における半導体装置の構成を示す断面図である。
【００５９】
図５を参照して、本実施の形態における半導体装置は、ｎ型ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を含んでいる。半導体装置は、Ｓｉ基板１と、ＳｉＯ2層２と、Ｓｉ層３と、ＳｉＣ層４と、不純物領域８ａおよび８ｂと、ソース電極１１およびドレイン電極１２と、ゲート電極１３とを備えている。ＳｉＣ層４にはｎ型ＭＯＳＦＥＴ（半導体素子の一例）が形成されている。ＳｉＯ2層２、Ｓｉ層３、およびＳｉＣ層４の各々の厚みは、第１の実施の形態と場合と同様である。半導体装置は窒化物半導体層を備えていない。
【００６０】
ＳｉＣ層４はｎ型の導電型を有している。不純物領域８ａおよび８ｂの各々は、ｐ型の導電型を有しており、ＳｉＣ層４の表面に互いに間隔を開けて形成されている。不純物領域８ａおよび８ｂはイオン注入法や熱拡散法などによって形成される。不純物領域８ａおよび８ｂをｐ型化するための不純物としては、たとえばＢ、Ａｌ、Ｇａ、およびＩｎのうち少なくとも１種類のものを用いることができる。
【００６１】
ソース電極１１およびドレイン電極１２の各々は、不純物領域８ａおよび８ｂの各々の表面に形成されている。ゲート電極１３は、不純物領域８ａと不純物領域８ｂとの間のＳｉＣ層４の表面に、ゲート絶縁層１６を挟んで形成されている。ゲート電極１３およびゲート絶縁層１６は、ソース電極１１とドレイン電極１２との間に形成されている。ソース電極１１、ドレイン電極１２、およびゲート電極１３の各々は、ＡｌまたはＣｕ（銅）などよりなっている。ゲート絶縁層１６は、たとえばＳｉＯ2よりなっている。ゲート絶縁層１６は、Ｈｆ（ハフニウム）、Ｚｒ（ジルコニウム）、Ａｌ、またはＴｉなどの各酸化物や、これらのシリケイト化合物よりなっていてもよい。ソース電極１１、ドレイン電極１２、およびゲート電極１３の各々は、たとえば蒸着法、ＭＯＣＶＤ法、またはスパッタ法などにより形成される。ゲート絶縁層１６は、たとえばプラズマＣＶＤ法などにより形成される。
【００６２】
なお、Ｓｉ基板１の裏面の電位を固定するために、Ｓｉ基板１の裏面１ａと、ソース電極１１またはドレイン電極１２とが電気的に接続されてもよい。
【００６３】
上述以外の半導体装置の構成は、図１に示す第１の実施の形態の構成と同様であるので、同一の部材には同一の符号を付し、その説明は繰り返さない。
【００６４】
本実施の形態の半導体装置の動作は次の通りである。ソース電極１１は常に接地電位（基準となる電位）に保たれる。ゲート電極１３に電圧が印加されていない状態、またはゲート電極１３に負の電圧が印加されている状態では、ソース電極１１とドレイン電極１２との間には電流は流れない。一方、ゲート電極１３に正の電圧が印加されると、ＳｉＣ層４内に存在する電子が、ゲート絶縁層１６との界面を構成するＳｉＣ層４の表面に引き寄せられ、不純物領域８ａと不純物領域８ａとの間にｎ型の反転層を形成する。その結果、ドレイン電極１２に正の電圧が印加された場合には、ドレイン電極１２からソース電極１１へ電流が流れる。
【００６５】
本実施の形態によれば、ＭＯＳＦＥＴを含む半導体装置の品質を確保しつつ、ＭＯＳＦＥＴを含む半導体装置の縦方向の耐圧を高めることができる。
【００６６】
なお、半導体装置はｐ型ＭＯＳＦＥＴを含んでいてもよい。この場合、ＳｉＣ層４はｐ型の導電型とされ、不純物領域８ａおよび８ｂはｎ型の導電型とされる。不純物領域８ａおよび８ｂをｎ型化するための不純物としては、たとえばＮ、Ｐ、およびＡｓのうち少なくとも１種類のものを用いることができる。
【００６７】
［その他］
【００６８】
半導体装置に形成される半導体素子は任意のものであればよく、たとえばダイオード、トランジスタ、サイリスタ、または半導体レーザーなどであってもよい。半導体素子は横型のもの（ＳｉＯ2層の表面上に形成された層での電気伝導により動作するもの）であることが好ましい。
【００６９】
上述の実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００７０】
１  Ｓｉ（シリコン）基板
１ａ  Ｓｉ基板の裏面
２  ＳｉＯ2（酸化シリコン）層
３  Ｓｉ層
４  ＳｉＣ（炭化シリコン）層
５  ＧａＮ（窒化ガリウム）層
６  ＡｌＧａＮ（窒化アルミニウムガリウム）層
７  窒化物半導体層
８ａ，８ｂ  不純物領域
１１  ソース電極
１２  ドレイン電極
１３  ゲート電極
１４  オーミック電極
１５  ショットキー電極
１６  ゲート絶縁層
【図１】
2016047534.tif 000003
【図２】
2016047534.tif 000004
【図３】
2016047534.tif 000005
【図４】
2016047534.tif 000006
【図５】
2016047534.tif 000007
【国際調査報告】
2016047534.tif 000008
2016047534.tif 000009
2016047534.tif 000010
2016047534.tif 000011
2016047534.tif 000012