(57)【要約】  第１導電型の半導体上に設けられた水素化アモルファスシリコンを含有する真性層と、真性層の一部を被覆する第１導電型の水素化アモルファスシリコンを含有する第１導電型層と、第２導電型の水素化アモルファスシリコンを含有する第２導電型層と、絶縁層とを備え、第１電極は、第２導電型層を介して、第１導電型層上に設けられているとともに、第１電極の少なくとも一部が第１導電型層と真性層とが接する領域の上方に位置しており、第２電極の少なくとも一部が第２導電型層と真性層とが接する領域の上方に位置している光電変換素子である。
2014157521.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体と、
前記半導体上に設けられた水素化アモルファスシリコンを含有する真性層と、
前記真性層の一部を被覆する、第１導電型の水素化アモルファスシリコンを含有する第１導電型層と、
前記真性層の一部を被覆する、第２導電型の水素化アモルファスシリコンを含有する第２導電型層と、
前記真性層の一部を被覆する絶縁層と、
前記第１導電型層上に設けられた第１電極と、
前記第２導電型層上に設けられた第２電極と、を備え、
前記第１電極は、前記第２導電型層を介して、前記第１導電型層上に設けられているとともに、
前記第１電極の少なくとも一部が、前記第１導電型層と前記真性層とが接する領域の上方に位置しており、
前記第２電極の少なくとも一部が、前記第２導電型層と前記真性層とが接する領域の上方に位置している、光電変換素子。
【請求項２】
前記第２導電型層と前記真性層とが接する領域以外の領域において、前記第２導電型層は、前記第１導電型層および前記絶縁層の少なくとも一方を介して、前記真性層を被覆するように位置している、請求項１に記載の光電変換素子。
【請求項３】
前記第１導電型層の端部が、前記絶縁層上に位置している、請求項１または２に記載の光電変換素子。
【請求項４】
前記第１電極の端部および前記第２電極の端部が、前記絶縁層の上方に位置している、請求項１から３のいずれか１項に記載の光電変換素子。
【請求項５】
前記第２導電型がｐ型である、請求項１から４のいずれか１項に記載の光電変換素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換素子に関する。
【背景技術】
【０００２】
太陽光エネルギを電気エネルギに直接変換する太陽電池は、近年、特に、地球環境問題の観点から、次世代のエネルギ源としての期待が急激に高まっている。太陽電池には、化合物半導体または有機材料を用いたものなど様々な種類のものがあるが、現在、主流となっているのは、シリコン結晶を用いたものである。【０００３】
現在、最も多く製造および販売されている太陽電池は、太陽光が入射する側の面である受光面と、受光面の反対側である裏面とにそれぞれ電極が形成された構造のものである。【０００４】
しかしながら、受光面に電極を形成した場合には、電極における太陽光の反射および吸収があることから、電極の面積分だけ入射する太陽光の量が減少する。そのため、裏面に電極が形成された太陽電池セルの開発も進められている（たとえば特表２００９−５２４９１６号公報（特許文献１）参照）。【０００５】
図２１に、特許文献１に記載のアモルファス／結晶シリコンヘテロ接合デバイスの模式的な断面図を示す。図２１に示すように、特許文献１に記載のアモルファス／結晶シリコンヘテロ接合デバイスにおいては、結晶シリコンウエハ１０１の裏面上に真性水素化アモルファスシリコン遷移層１０２が形成され、真性水素化アモルファスシリコン遷移層１０２には水素化アモルファスシリコンのｎドープ領域１０３およびｐドープ領域１０４が形成され、ｎドープ領域１０３上およびｐドープ領域１０４上に電極１０５が備えられており、電極１０５の間には絶縁性の反射層１０６が設けられている。【０００６】
図２１に示す特許文献１に記載のアモルファス／結晶シリコンヘテロ接合デバイスにおいて、ｎドープ領域１０３およびｐドープ領域１０４は、リソグラフィおよび／またはシャドウマスキングプロセスを用いて形成される（たとえば、特許文献１の段落［００２０］等参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特表２００９−５２４９１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、リソグラフィを用いてｎドープ領域１０３およびｐドープ領域１０４を形成する場合には、真性水素化アモルファスシリコン遷移層１０２に対してｎドープ領域１０３およびｐドープ領域１０４のエッチング選択比の大きい方法によってｎドープ領域１０３およびｐドープ領域１０４をエッチングする必要があるが、特許文献１には、そのようなエッチング選択比の大きなエッチング法については記載されていない。【０００９】
また、真性水素化アモルファスシリコン遷移層１０２とｎドープ領域１０３との積層体の厚さ、および真性水素化アモルファスシリコン遷移層１０２とｐドープ領域１０４との積層体の厚さは数Å〜数十ｎｍであるため（特許文献１の段落［００１８］）、真性水素化アモルファスシリコン遷移層１０２の厚さは非常に薄くなっている。このように、極めて薄い真性水素化アモルファスシリコン遷移層１０２を残して、ｎドープ領域１０３およびｐドープ領域１０４をエッチングするのは極めて困難である。【００１０】
さらに、シャドウマスキングプロセスを用いてｎドープ領域１０３およびｐドープ領域１０４を形成する場合には、プラズマＣＶＤ（Chemical  Vapor  Deposition）法によってｎドープ領域１０３およびｐドープ領域１０４を成膜する際に、マスク裏面へのガスの回り込みによって、ｎドープ領域１０３とｐドープ領域１０４との間の分離が難しくなることから、パターニング精度が非常に悪くなるため、ｎドープ領域１０３とｐドープ領域１０４との間の間隔を大きくする必要がある。しかしながら、ｎドープ領域１０３とｐドープ領域１０４との間の間隔を大きくした場合には、ｎドープ領域１０３およびｐドープ領域１０４のいずれもが形成されていない領域が大きくなるため、アモルファス／結晶シリコンヘテロ接合デバイスの変換効率が低くなる。【００１１】
上記の事情に鑑みて、本発明の目的は、高い歩留まりで製造することができ、かつ特性の高い光電変換素子を提供することにある。
【課題を解決するための手段】
【００１２】
本発明は、第１導電型の半導体と、半導体上に設けられた水素化アモルファスシリコンを含有する真性層と、真性層の一部を被覆する第１導電型の水素化アモルファスシリコンを含有する第１導電型層と、真性層の一部を被覆する第２導電型の水素化アモルファスシリコンを含有する第２導電型層と、真性層の一部を被覆する絶縁層と、第１導電型層上に設けられた第１電極と、第２導電型層上に設けられた第２電極とを備え、第１電極は、第２導電型層を介して、第１導電型層上に設けられているとともに、第１電極の少なくとも一部が第１導電型層と真性層とが接する領域の上方に位置しており、第２電極の少なくとも一部が第２導電型層と真性層とが接する領域の上方に位置している光電変換素子である。このような構成とすることにより、第１導電型層のパターニングを絶縁層上で行なうことができることから、ｎ型層のパターニング時に、半導体および真性層が受けるダメージを低減することができる。これにより、ヘテロ接合型バックコンタクトセルを、高い歩留まりで製造することができるとともに、その特性を高くすることができる。また、このような構成とすることにより、第２導電型層のパターニングを行なう必要がないため、ヘテロ接合型バックコンタクトセルの製造工程を簡略化することができる。
【発明の効果】
【００１３】
本発明によれば、高い歩留まりで製造することができ、かつ特性の高い光電変換素子を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】実施の形態１のヘテロ接合型バックコンタクトセルの模式的な断面図である。
【図２】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図３】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図４】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図５】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図６】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図７】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図８】実施の形態２のヘテロ接合型バックコンタクトセルの模式的な断面図である。
【図９】実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図１０】実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図１１】実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図１２】実施の形態３のヘテロ接合型バックコンタクトセルの模式的な断面図である。
【図１３】実施の形態３のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図１４】実施の形態３のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図１５】実施の形態３のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図１６】実施の形態４のヘテロ接合型バックコンタクトセルの模式的な断面図である。
【図１７】実施の形態４のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図１８】実施の形態４のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図１９】実施の形態４のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図２０】（ａ）は、実施例のヘテロ接合型バックコンタクトセルの断面構造であり、（ｂ）は、（ａ）のＸＸｂ−ＸＸｂに沿った模式的な断面図である。
【図２１】特許文献１に記載のアモルファス／結晶シリコンヘテロ接合デバイスの模式的な断面図である。
【図２２】実施の形態５の光電変換モジュールの構成の概略図である。
【図２３】実施の形態６の太陽光発電システムの構成の概略図である。
【図２４】図２３に示す光電変換モジュールアレイの構成の一例の概略図である。
【図２５】実施の形態７の太陽光発電システムの構成の概略図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
【００１６】
＜実施の形態１＞
図１に、本発明の光電変換素子の一例である実施の形態１のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。実施の形態１のヘテロ接合型バックコンタクトセルは、ｎ型単結晶シリコンからなる半導体１と、半導体１の裏面の全面を被覆するｉ型の水素化アモルファスシリコンを含有する真性層２と、真性層２の裏面の一部を被覆するｎ型の水素化アモルファスシリコンを含有するｎ型層４と、真性層２の裏面の一部を被覆するｐ型の水素化アモルファスシリコンを含有するｐ型層５と、真性層２の裏面の一部を被覆する絶縁層３とを備えている。ここで、ｎ型層４、ｐ型層５および絶縁層３は、互いに、半導体１の裏面の異なる領域を被覆している。
【００１７】
絶縁層３は帯状に形成されている。ｎ型層４は、凹部が図１の紙面の法線方向に直線状に伸びる溝部４ｂと、溝部４ｂの両側壁の上端から溝部４ｂの外側方向に伸長するフラップ部４ｃと、を有する形状に形成されている。ｐ型層５は、絶縁層３およびｎ型層４が形成された真性層２の裏面側の全面を覆う形状に形成されている。すなわち、ｐ型層５は、ｐ型層５と真性層２とが接する領域９においては、真性層２の裏面を直接的に被覆しているとともに、ｐ型層５と真性層２とが接する領域９以外の領域１０においては、絶縁層３およびｎ型層４の少なくとも一方を介して間接的に真性層２を被覆している。
【００１８】
絶縁層３の裏面の一部はｎ型層４のフラップ部４ｃによって被覆されており、絶縁層３の裏面の他の一部はｐ型層５によって被覆されている。また、ｎ型層４の裏面および端部４ａは、ｐ型層５によって被覆されている。なお、ｎ型層４の端部４ａは、ｎ型層４のフラップ部４ｃの外側の端面である。また、ｎ型層４の端部４ａは、絶縁層３の裏面上に位置している。
【００１９】
ｎ型層４上に位置するｐ型層５上に第１電極６が設けられている。したがって、第１電極６は、ｐ型層５を介して、ｎ型層４上に設けられている。また、第１電極６の少なくとも一部が、真性層２とｎ型層４とが接する領域８の上方に位置している。
【００２０】
ｐ型層５上に第２電極７が設けられている。また、第２電極７の少なくとも一部が、真性層２とｐ型層５とが接する領域９の上方に位置している。
【００２１】
第１電極６および第２電極７も、絶縁層３、ｎ型層４およびｐ型層５と同様に、図１の紙面の法線方向に直線状に伸長する形状を有している。第１電極６の伸長方向と垂直な方向の端面である端部６ａ、および第２電極７の伸長方向と垂直な方向の端面である端部７ａは、絶縁層３上のｐ型層５上に位置している。
【００２２】
半導体１の裏面側の構造は上記の構造となっているが、半導体１の裏面と反対側の受光面にはテクスチャ構造および／またはパッシベーション膜を兼ねる反射防止膜が形成されていてもよい。反射防止膜は、パッシベーション層上に反射防止層を積層した積層膜であってもよい。
【００２３】
以下、図２〜図７の模式的断面図を参照して、実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。まず、図２に示すように、ＲＣＡ洗浄を行なった半導体１の裏面の全面に、ｉ型の水素化アモルファスシリコンからなる真性層２をたとえばプラズマＣＶＤ法により積層した後に、真性層２の裏面の全面に絶縁層３をたとえばプラズマＣＶＤ法により積層する。ここで、半導体１の受光面には、上述したように、テクスチャ構造および／またはパッシベーション膜を兼ねる反射防止膜が形成されていてもよい。なお、本明細書において、「ｉ型」は真性半導体を意味する。
【００２４】
半導体１としてはｎ型単結晶シリコンに限定されず、たとえば従来から公知の半導体を用いてもよい。半導体１の厚さは、特に限定されないが、たとえば５０μｍ以上３００μｍ以下とすることができ、好ましくは７０μｍ以上１５０μｍ以下とすることができる。また、半導体１の比抵抗も、特に限定されないが、たとえば０．５Ω・ｃｍ以上１０Ω・ｃｍ以下とすることができる。
【００２５】
半導体１の受光面のテクスチャ構造は、たとえば、半導体１の受光面の全面をテクスチャエッチングすることなどにより形成することができる。
【００２６】
半導体１の受光面のパッシベーション膜を兼ねる反射防止膜は、たとえば、窒化シリコン膜、酸化シリコン膜、または窒化シリコン膜と酸化シリコン膜との積層体などを用いることができる。また、反射防止膜の厚さは、たとえば１００ｎｍ程度とすることができる。また、反射防止膜は、たとえば、スパッタリング法またはプラズマＣＶＤ法により積層することができる。
【００２７】
半導体１の裏面の全面に積層される真性層２の厚さは、特に限定されないが、たとえば１ｎｍ以上１０ｎｍ以下とすることができ、より具体的には４ｎｍ程度とすることができる。
【００２８】
真性層２の裏面の全面に積層される絶縁層３は、絶縁材料からなる層であれば特に限定されないが、真性層２をほとんど侵すことなくエッチングが可能な材質であることが好ましい。絶縁層３としては、たとえば、プラズマＣＶＤ法等を用いて形成した、窒化シリコン層、酸化シリコン層、または窒化シリコン層と酸化シリコン層との積層体などを用いることができる。この場合、たとえばフッ酸を用いることによって、真性層２にダメージを与えることなく絶縁層３をエッチングすることが可能である。絶縁層３の厚さは、特に限定されないが、たとえば１００ｎｍ程度とすることができる。
【００２９】
次に、図３に示すように、絶縁層３の裏面上に開口部２２を有するレジスト２１を形成する。そして、レジスト２１の開口部２２から露出する絶縁層３の部分を除去することによって、レジスト２１の開口部２２から真性層２の裏面を露出させる。
【００３０】
ここで、開口部２２を有するレジスト２１は、たとえば、フォトリソグラフィ法または印刷法などにより形成することができる。また、絶縁層３の除去は、たとえば、フッ酸等を用いたウエットエッチング、またはエッチングペーストを用いたエッチングなどにより行なうことができる。なお、ｉ型の水素化アモルファスシリコンからなる真性層２は、フッ酸に対してはほとんどエッチングされないため、真性層２をエッチングストップ層として機能させて、開口部２２から露出する絶縁層３をその厚さ方向に完全に除去する観点からは、絶縁層３の除去は、フッ酸を用いたウエットエッチングにより行なわれることが好ましい。
【００３１】
その後、絶縁層３の裏面からレジスト２１をすべて除去した後に、図４に示すように、真性層２の露出した裏面および絶縁層３を覆うようにして、ｎ型の水素化アモルファスシリコンからなるｎ型層４をたとえばプラズマＣＶＤ法により積層する。
【００３２】
真性層２の露出した裏面および絶縁層３を覆うｎ型層４の厚さは、特に限定されないが、たとえば５ｎｍ以上２０ｎｍ以下とすることができる。
【００３３】
ｎ型層４に含まれるｎ型不純物としては、たとえばリンを用いることができ、ｎ型層４のｎ型不純物濃度は、たとえば５×１０20個／ｃｍ3程度とすることができる。
【００３４】
次に、図５に示すように、ｎ型層４の裏面の一部の領域上に、開口部３２を有するレジスト３１を形成し、その後、レジスト３１の開口部３２から露出するｎ型層４の部分を除去することによって、レジスト３１の開口部３２から絶縁層３の裏面を露出させる。
【００３５】
ここで、開口部３２を有するレジスト３１は、たとえば、フォトリソグラフィ法または印刷法などにより形成することができる。また、ｎ型層４の除去は、たとえば、濃度０．１〜５％程度の水酸化テトラメチルアンモニウム水溶液、水酸化カリウム水溶液または水酸化ナトリウム水溶液等のアルカリ性水溶液を用いたウエットエッチングなどにより行なうことによって、絶縁層３をほとんど侵すことなくｎ型層４を選択的に除去することができる。
【００３６】
次に、図６に示すように、絶縁層３の裏面およびｎ型層４の裏面を覆うように、開口部４２を有するレジスト４１を形成する。そして、レジスト４１の開口部４２から露出する絶縁層３の部分を除去することによって、レジスト４１の開口部４２から絶縁層３の裏面を露出させる。
【００３７】
ここで、開口部４２を有するレジスト４１は、たとえば、フォトリソグラフィ法または印刷法などにより形成することができる。また、絶縁層３の除去は、たとえば、フッ酸等を用いたウエットエッチング、またはエッチングペーストを用いたエッチングなどにより行なうことができる。たとえば、フッ酸を用いたウエットエッチングまたはフッ酸を含有するエッチングペーストを用いたエッチングにより、窒化シリコンおよび／または酸化シリコンからなる絶縁層３を除去する場合には、水素化アモルファスシリコンは、窒化シリコンおよび酸化シリコンと比べてフッ酸に侵されにくいため、ｉ型の水素化アモルファスシリコンからなる真性層４をほとんど侵すことなく、絶縁層３を選択的に除去することができる。
【００３８】
その後、絶縁層３の裏面およびｎ型層４の裏面からレジスト４１をすべて除去した後に、図７に示すように、真性層２の露出した裏面、ならびに絶縁層３およびｎ型層４を含む積層体を覆うようにして、ｐ型の水素化アモルファスシリコンからなるｐ型層５を、たとえばプラズマＣＶＤ法により積層する。
【００３９】
ｐ型層５の厚さは、特に限定されないが、たとえば５ｎｍ以上２０ｎｍ以下とすることができる。
【００４０】
ｐ型層５に含まれるｐ型不純物としては、たとえばボロンを用いることができ、ｐ型層５のｐ型不純物濃度は、たとえば５×１０20個／ｃｍ3程度とすることができる。
【００４１】
その後、図１に示すように、ｎ型層４の裏面上のｐ型層５の裏面上に第１電極６を形成するとともに、ｐ型層５の裏面上に第２電極７を形成する。
【００４２】
第１電極６および第２電極７としては、導電性を有する材料を特に限定なく用いることができるが、なかでも、アルミニウムおよび銀の少なくとも一方を用いることが好ましい。アルミニウムおよび銀は、長波長領域の光の反射率が高いため、半導体１における長波長領域の光の感度が向上し、半導体１を薄く形成することができる。
【００４３】
第１電極６の厚さおよび第２電極７の厚さは、特に限定されないが、たとえば０．５μｍ以上１０μｍ以下とすることができる。
【００４４】
また、第１電極６および第２電極７の形成方法は、特に限定されないが、たとえば、導電性ペーストの塗布・焼成、または蒸着法などを用いることができ、なかでも蒸着法を用いることが好ましい。第１電極６および第２電極７を蒸着法により形成した場合には導電性ペーストの塗布・焼成した場合と比較して、半導体１を透過してきた光の反射率を高くすることができるため、実施の形態１のヘテロ接合型バックコンタクトセルの短絡電流密度、Ｆ．Ｆおよび変換効率等の特性を向上させることができる。
【００４５】
以上のようにして、実施の形態１のヘテロ接合型バックコンタクトセルを製造することができる。
【００４６】
上述した実施の形態１においては、ｎ型層４の端部４ａが絶縁層３の上に位置しており、ｎ型層４のパターニングを絶縁層３上で行なうことができることから、ｎ型層４のパターニング時に、半導体１および真性層２が受けるダメージを低減することができる。これにより、実施の形態１においては、ヘテロ接合型バックコンタクトセルを、高い歩留まりで製造することができるとともに、その特性を高くすることができる。
【００４７】
また、実施の形態１においては、第１電極６は、ｐ型層５を介して、ｎ型層４上に設けられているとともに、第１電極６の少なくとも一部がｎ型層４と真性層２とが接する領域８の上方に位置しており、また、第２電極７の少なくとも一部がｐ型層５と真性層２とが接する領域９の上方に位置している。これにより、実施の形態１においては、ｐ型層５のパターニングを行なう必要がないため、ヘテロ接合型バックコンタクトセルの製造工程を簡略化することができる。
【００４８】
また、実施の形態１においては、ｐ型層５と真性層２とが接する領域９以外の領域１０において、ｐ型層５は、ｎ型層４および絶縁層３の少なくとも一方を介して、真性層２を被覆するように位置している。これにより、実施の形態１においては、ｐ型層５のパターニングを行なう必要がないため、ヘテロ接合型バックコンタクトセルの製造工程を簡略化することができる。
【００４９】
また、実施の形態１においては、ｎ型層４の端部４ａが、絶縁層３上に位置している。これにより、実施の形態１においては、ｎ型層４のパターニングを絶縁層３上で行なうことができ、ｎ型層４のパターニング時に、半導体１および真性層２が受けるダメージを低減することができることから、ヘテロ接合型バックコンタクトセルを、高い歩留まりで製造することができるとともに、その特性を高くすることができる。
【００５０】
また、実施の形態１においては、第１電極６の端部６ａおよび第２電極７の端部７ａが、絶縁層３の上方に位置している。これにより、実施の形態１においては、第１電極６および第２電極７のパターニングを絶縁層３上で行なうことができることから、第１電極６および第２電極７のパターニング時に半導体１および真性層２が受けるダメージを低減することができる。また、これにより、実施の形態１においては、第１電極６と第２電極７との間の電極間距離を小さくすることができ、第１電極６と第２電極７との間から透過する光の量を少なくし、半導体１側に反射する光の量を多くすることができる。したがって、実施の形態１においては、ヘテロ接合型バックコンタクトセルを、高い歩留まりで製造することができるとともに、その特性を高くすることができる。
【００５１】
また、実施の形態１においては、第１電極６の端部６ａおよび第２電極７の端部７ａが、絶縁層３の上方に位置するｐ型層５上に位置している。これにより、実施の形態１においては、第１電極６および第２電極７のパターニングを絶縁層３上で行なうことができることから、第１電極６および第２電極７のパターニング時に半導体１および真性層２が受けるダメージを低減することができる。また、これにより、実施の形態１においては、第１電極６と第２電極７との間の電極間距離を小さくすることができ、第１電極６と第２電極７との間から透過する光の量を少なくし、半導体１側に反射する光の量を多くすることができる。したがって、実施の形態１においては、ヘテロ接合型バックコンタクトセルを、高い歩留まりで製造することができるとともに、その特性を高くすることができる。
【００５２】
また、実施の形態１においては、ｎ型層４の導電率が、０．２８Ｓ／ｃｍ以下であることが好ましい。これにより、実施の形態１においては、隣り合って向かい合う第１電極６と第２電極７との間の電極間距離（互いに向かい合う第１電極６の端部６ａと第２電極７の端部７ａとの間の距離）を１０μｍ以下にすることができるため、第１電極６と第２電極７との間から透過する光の量を少なくし、半導体１側に反射する光の量を多くすることができるため、ヘテロ接合型バックコンタクトセルの特性を向上させることができる。
【００５３】
また、実施の形態１においては、第２導電型がｐ型であることが好ましい。このような構成とすることにより、ｎ型層４の形成後にｐ型層５を形成することができるため、真性層２による半導体１の裏面の良好なパッシベーション効果を得ることができる。すなわち、ｎ型層４の形成前にｐ型層５を形成した場合には、ｎ型層４の積層時のアニール効果によって、ｐ型層５で被覆された真性層２によるパッシベーション特性が低下し、半導体１中の実効少数キャリアライフタイムが低下することがあるが、ｎ型層４の形成後にｐ型層５を形成した場合には、このような実効少数キャリアライフタイムの低下を抑止することができる。
【００５４】
さらに、実施の形態１においては、絶縁層３としてプラズマＣＶＤ法で成膜した窒化シリコン層および／または酸化シリコン層を用いることが好ましい。絶縁層３として、プラズマＣＶＤ法で成膜した窒化シリコン層および／または酸化シリコン層を用いた場合には、フッ酸によるエッチング選択比を、ｉ型の水素化アモルファスシリコンからなる真性層２に対して大きくすることができるため、絶縁層３のパターニング時に真性層２が受けるダメージを低減することができる。
【００５５】
なお、実施の形態１のヘテロ接合型バックコンタクトセルにおいて、ｎ型層４およびｐ型層５は、共に、水素化アモルファスシリコンから構成されているため、ｎ型層４とｐ型層５とを直接接合した場合でも、整流されず、良好なオーミックコンタクトを得ることができる。したがって、ｎ型層４上にｐ型層５を介して第１電極６を設けた場合でも、ｐ型層５を介さずにｎ型層４上に直接に第１電極６を設けた場合と同様に、電極として機能させることができる。
【００５６】
また、上述した実施の形態１において、第２電極７の端部７ａは、ｎ型層４が直下に存在しないｐ型層５の領域上に位置していることが好ましい。ｐ型層５の導電率は、ｎ型層４の導電率よりも２〜３桁程度小さく、ｐ型層５を横方向（ｐ型層５の厚さ方向と垂直な方向）に流れる電流は存在しないと考えられる。そのため、第２電極７の端部７ａが、ｎ型層４が直下に存在しないｐ型層５の領域上に位置している場合には、第１電極６と第２電極７との間における短絡電流の発生を効果的に抑えることができるため、ヘテロ接合型バックコンタクトセルの特性を向上させることができる。
【００５７】
なお、上記においては、第１導電型をｎ型とし、第２導電型をｐ型として説明したが、第１導電型をｐ型とし、第２導電型をｎ型としてもよいことは言うまでもない。
【００５８】
＜実施の形態２＞
図８に、本発明の光電変換素子の他の一例である実施の形態２のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。実施の形態２のヘテロ接合型バックコンタクトセルは、ｎ型層４の端部４ａがｐ型層５に接していることを特徴としている。
【００５９】
以下、図９〜図１１の模式的断面図を参照して、実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。まず、図２〜図４に示すように、半導体１の裏面上に、真性層２および絶縁層３をこの順序でたとえばプラズマＣＶＤ法により積層し、絶縁層３の裏面上に開口部２２を有するレジスト２１を形成した後に、開口部２２から露出する絶縁層３の部分を除去して、真性層２の露出した裏面および絶縁層３を覆うようにしてｎ型層４を積層する。ここまでは、実施の形態１と同様である。
【００６０】
次に、図９に示すように、ｎ型層４の裏面に、開口部５２を有するレジスト５１を形成した後に、レジスト５１の開口部５２から露出する部分のｎ型層４を除去することによって、絶縁層３の裏面を露出させる。
【００６１】
ｎ型層４の除去は、たとえば、絶縁層３よりもｎ型層４の方がエッチングレートが大きいエッチング液を用いたウエットエッチングにより行なうことができる。このようなエッチング液としては、たとえば水酸化テトラメチルアンモニウム水溶液、水酸化カリウム水溶液または水酸化ナトリウム水溶液などのアルカリ性水溶液などを用いることができる。窒化シリコンおよび／または酸化シリコンからなる絶縁層３は、上記のアルカリ性水溶液にはほとんど侵されないため、ｎ型層４を選択的に除去することができる。
【００６２】
次に、図１０に示すように、レジスト５１の開口部５２から露出する部分の絶縁層３を除去することによって、真性層２の裏面を露出させる。
【００６３】
絶縁層３の除去は、たとえばフッ酸を用いたウエットエッチングなどにより行なうことができる。フッ酸を用いたウエットエッチングによって絶縁層３を除去する場合には、ｉ型の水素化アモルファスシリコンからなる真性層２はほとんど侵されないため、絶縁層３を選択的に除去することができる。
【００６４】
その後、ｎ型層４の裏面からレジスト５１をすべて除去した後に、図１１に示すように、真性層２の露出した裏面と、ｎ型層４の裏面とを覆うようにして、ｐ型層５をたとえばプラズマＣＶＤ法により積層する。
【００６５】
その後、レジスト５１をｐ型層５の裏面から除去した後に、図８に示すように、ｎ型層４の裏面上に第１電極６を形成するとともに、ｐ型層５の裏面上に第２電極７を形成する。
【００６６】
以上のようにして、実施の形態２のヘテロ接合型バックコンタクトセルを製造することができる。
【００６７】
実施の形態２における上記以外の説明は、実施の形態１と同様であるため、その説明については、ここでは省略する。
【００６８】
＜実施の形態３＞
図１２に、本発明の光電変換素子の他の一例である実施の形態３のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。実施の形態３のヘテロ接合型バックコンタクトセルは、ｎ型層４とｐ型層５との間に中間層６１が配置されていることを特徴としている。
【００６９】
以下、図１３〜図１５の模式的断面図を参照して、実施の形態３のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。まず、図２〜図４に示すように、半導体１の裏面上に、真性層２および絶縁層３をこの順序でたとえばプラズマＣＶＤ法により積層し、絶縁層３の裏面上に開口部２２を有するレジスト２１を形成した後に、開口部２２から露出する絶縁層３の部分を除去して、真性層２の露出した裏面および絶縁層３を覆うようにしてｎ型層４を積層する。ここまでは、実施の形態１および２と同様である。
【００７０】
次に、図１３に示すように、ｎ型層４の裏面の全面を覆うようにして中間層６１を形成する。ここで、中間層６１としては、ｎ型層４の仕事関数とｐ型層５の仕事関数との中間の仕事関数を有する材料を用いることが好ましい。この場合には、ｎ型層４と中間層６１とｐ型層５との間を低抵抗に接続することができる。このような中間層６１の材料としては、たとえば、ＩＴＯ（Indium  Tin  Oxide）またはＺｎＯなどを用いることができる。ＩＴＯまたはＺｎＯからなる中間層６１は、たとえばスパッタリング法などによって形成することができる。
【００７１】
次に、図１４に示すように、中間層６１の裏面上に、開口部７２を有するレジスト７１を形成し、開口部７２から露出する部分の中間層６１、ｎ型層４および絶縁層３を除去することによって、真性層２の裏面を露出させる。
【００７２】
たとえば、ＩＴＯからなる中間層６１の除去は、塩酸などを用いたウエットエッチングにより行なうことができる。この場合には、ｎ型層４がエッチングストップ層として機能する。
【００７３】
ｎ型層４の除去は、たとえば、絶縁層３よりもｎ型層４の方がエッチングレートが大きいエッチング液を用いたウエットエッチングにより行なうことができる。このようなエッチング液としては、たとえば水酸化テトラメチルアンモニウム水溶液、水酸化カリウム水溶液または水酸化ナトリウム水溶液などのアルカリ性水溶液などを用いることができる。窒化シリコンおよび／または酸化シリコンからなる絶縁層３は、上記のアルカリ性水溶液にはほとんど侵されないため、ｎ型層４を選択的に除去することができる。
【００７４】
絶縁層３の除去は、たとえばフッ酸を用いたウエットエッチングなどにより行なうことができる。フッ酸を用いたウエットエッチングによって絶縁層３を除去する場合には、ｉ型の水素化アモルファスシリコンからなる真性層２はほとんど侵されないため、絶縁層３を選択的に除去することができる。
【００７５】
その後、中間層６１の裏面からレジスト７１をすべて除去した後に、図１５に示すように、真性層２の露出した裏面と、中間層６１の裏面とを覆うようにして、ｐ型層５をたとえばプラズマＣＶＤ法により積層する。
【００７６】
その後、図１２に示すように、ｎ型層４の裏面上に第１電極６を形成するとともに、ｐ型層５の裏面上に第２電極７を形成する。ここで、第１電極６の端部６ａは中間層６１の上部に位置しており、第２電極７の端部７ａは中間層６１の上部に位置していないことが好ましい。この場合には、中間層６１の厚さ方向の抵抗が低抵抗であったとしても、第１電極６と第２電極７との間にリーク電流が流れるのを有効に抑止することができる。また、第１電極６および第２電極７は、たとえば、銀ペーストの印刷、銀またはアルミニウム等の金属膜、またはＩＴＯまたはＺｎＯ等の金属酸化物導電膜上に金属膜を積層した積層膜を堆積後に、フォトリソグラフィー法などを用いてパターニングすることにより形成してもよい。
【００７７】
以上のようにして、実施の形態３のヘテロ接合型バックコンタクトセルを製造することができる。
【００７８】
実施の形態３における上記以外の説明は、実施の形態１および２と同様であるため、その説明については、ここでは省略する。
【００７９】
＜実施の形態４＞
図１６に、本発明の光電変換素子の他の一例である実施の形態４のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。実施の形態４のヘテロ接合型バックコンタクトセルは、ｎ型層４とｐ型層５との間の中間層６１の端部６１ａが絶縁層３上に位置していることを特徴としている。
【００８０】
以下、図１７〜図１９の模式的断面図を参照して、実施の形態３のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。まず、図２〜図４および図１３に示すように、半導体１の裏面上に、真性層２および絶縁層３をこの順序でたとえばプラズマＣＶＤ法により積層し、絶縁層３の裏面上に開口部２２を有するレジスト２１を形成した後に、開口部２２から露出する絶縁層３の部分を除去して、真性層２の露出した裏面および絶縁層３を覆うようにしてｎ型層４および中間層６１を積層する。ここまでは、実施の形態３と同様である。
【００８１】
次に、図１７に示すように、中間層６１の裏面上に、開口部８２を有するレジスト８１を形成し、開口部８２から露出する部分の中間層６１およびｎ型層４を除去することによって、絶縁層３の裏面を露出させる。
【００８２】
たとえば、ＩＴＯからなる中間層６１の除去は、塩酸などを用いたウエットエッチングにより行なうことができる。この場合には、ｎ型層４がエッチングストップ層として機能する。
【００８３】
ｎ型層４の除去は、たとえば、絶縁層３よりもｎ型層４の方がエッチングレートが大きいエッチング液を用いたウエットエッチングにより行なうことができる。このようなエッチング液としては、たとえば水酸化テトラメチルアンモニウム水溶液、水酸化カリウム水溶液または水酸化ナトリウム水溶液などのアルカリ性水溶液などを用いることができる。窒化シリコンおよび／または酸化シリコンからなる絶縁層３は、上記のアルカリ性水溶液にはほとんど侵されないため、ｎ型層４を選択的に除去することができる。
【００８４】
次に、レジスト８１をすべて除去した後に、図１８に示すように、絶縁層３の露出した裏面上および中間層６１の裏面上に、開口部９２を有するレジスト９１を形成し、開口部９２から露出する部分の絶縁層３を除去することによって、真性層２の裏面を露出させる。
【００８５】
絶縁層３の除去は、たとえばフッ酸を用いたウエットエッチングなどにより行なうことができる。フッ酸を用いたウエットエッチングによって絶縁層３を除去する場合には、ｉ型の水素化アモルファスシリコンからなる真性層２はほとんど侵されないため、絶縁層３を選択的に除去することができる。
【００８６】
その後、レジスト９１をすべて除去した後に、図１９に示すように、真性層２の露出した裏面と、絶縁層３の裏面と、中間層６１の裏面とを覆うようにして、ｐ型層５をたとえばプラズマＣＶＤ法により積層する。
【００８７】
その後、図１６に示すように、ｎ型層４の裏面上に第１電極６を形成するとともに、ｐ型層５の裏面上に第２電極７を形成する。
【００８８】
以上のようにして、実施の形態４のヘテロ接合型バックコンタクトセルを製造することができる。
【００８９】
実施の形態４のヘテロ接合型バックコンタクトセルにおいては、中間層６１の端部６１ａが絶縁層３上に位置しているため、半導体１を含まない電流経路のうち、中間層６１とｐ型層５／真性層２の界面との間の電流経路に、ｐ型層５の水平方向（ｐ型層５の厚さ方向に対して垂直方向）の電流経路が含まれるため、第１電極６と第２電極７との間のリーク電流の発生を抑えることができる。なお、中間層６１の端部６１ａを絶縁層３上に位置させる方法としては、たとえば、実施の形態３の図１４に示す工程において、中間層６１を過剰にエッチングして横方向にエッチングする方法などを用いることもできる。
【００９０】
実施の形態４のヘテロ接合型バックコンタクトセルにおいては、ｎ型層４の端部４ａが絶縁層３上に位置しているため、半導体１を含まない電流経路のうち、ｎ型層４とｐ型層５／真性層２の界面との間の電流経路に、ｐ型層５の水平方向（ｐ型層５の厚さ方向に対して垂直方向）の電流経路が含まれるため、第１電極６と第２電極７との間のリーク電流の発生を抑えることができる。なお、ｎ型層４の端部６１ａを絶縁層３上に位置させる方法としては、たとえば、実施の形態３の図１４に示す工程において、ｎ型層４を過剰にエッチングして横方向にエッチングする方法などを用いることもできる。
【００９１】
実施の形態４のヘテロ接合型バックコンタクトセルにおいては、第２電極７の端部７ａは絶縁層３上に位置することが好ましい。この場合には、半導体１および真性層２が、第２電極７のパターニング時のダメージを受けにくくなる。
【００９２】
実施の形態４における上記以外の説明は、実施の形態１〜３と同様であるため、その説明については、ここでは省略する。
【００９３】
以下、本発明の別の局面として実施の形態１〜４のヘテロ接合型バックコンタクトセルを備える光電変換モジュール（実施の形態５）および太陽光発電システム（実施の形態６および実施の形態７）について説明する。
【００９４】
実施の形態１〜４のヘテロ接合型バックコンタクトセルは、高い特性を有するため、これを備える光電変換モジュールおよび太陽光発電システムも高い特性を有している。
【００９５】
＜実施の形態５＞
実施の形態５は、実施の形態１〜４のヘテロ接合型バックコンタクトセルを光電変換素子として用いた光電変換モジュールである。
【００９６】
＜光電変換モジュール＞
図２２に、実施の形態１〜４のヘテロ接合型バックコンタクトセルを光電変換素子として用いた本発明の光電変換モジュールの一例である実施の形態５の光電変換モジュールの構成の概略を示す。図２２を参照して、実施の形態５の光電変換モジュール１０００は、複数の光電変換素子１００１と、カバー１００２と、出力端子１０１３，１０１４とを備えている。
【００９７】
複数の光電変換素子１００１はアレイ状に配列され直列に接続されている。図２２には光電変換素子１００１を直列に接続する配列を図示しているが、配列および接続方式はこれに限定されず、並列に接続して配列してもよく、直列と並列とを組み合わせた配列としてもよい。複数の光電変換素子１００１の各々には、実施の形態１〜４のいずれかのヘテロ接合型バックコンタクトセルが用いられる。尚、光電変換モジュール１０００は、複数の光電変換素子１００１のうち少なくとも１つが実施の形態１〜実施の形態４の光電変換素子のいずれかからなる限り、上記の説明に限定されず如何なる構成もとり得る。なお、光電変換モジュール１０００に含まれる光電変換素子１００１の数は２以上の任意の整数とすることができる。
【００９８】
カバー１００２は、耐候性のカバーから構成されており、複数の光電変換素子１００１を覆う。
【００９９】
出力端子１０１３は、直列に接続された複数の光電変換素子１００１の一方端に配置される光電変換素子１００１に接続される。
【０１００】
出力端子１０１４は、直列に接続された複数の光電変換素子１００１の他方端に配置される光電変換素子１００１に接続される。
【０１０１】
＜実施の形態６＞
実施の形態６は、実施の形態１〜４のヘテロ接合型バックコンタクトセルを光電変換素子として用いた太陽光発電システムである。本発明の光電変換素子は高い特性（変換効率等）を有するため、これを備える本発明の太陽光発電システムも高い特性を有することができる。尚、太陽光発電システムとは、光電変換モジュールが出力する電力を適宜変換して、商用電力系統または電気機器等に供給する装置である。
【０１０２】
＜太陽光発電システム＞
太陽光発電システムは、光電変換モジュールが出力する電力を適宜変換して、商用電力系統または電気機器等に供給する装置である。
【０１０３】
図２３に、実施の形態１〜４のヘテロ接合型バックコンタクトセルを光電変換素子として用いた本発明の太陽光発電システムの一例である実施の形態６の太陽光発電システムの構成の概略を示す。図２３を参照して、実施の形態６の太陽光発電システム２０００は、光電変換モジュールアレイ２００１と、接続箱２００２と、パワーコンディショナ２００３と、分電盤２００４と、電力メータ２００５とを備える。後述するように光電変換モジュールアレイ２００１は複数の光電変換モジュール１０００（実施の形態５）から構成されている。
【０１０４】
太陽光発電システム２０００には、一般に「ホーム・エネルギー・マネジメント・システム（ＨＥＭＳ：Home Energy Management System）」、「ビルディング・エネルギー・マネージメント・システム（ＢＥＭＳ：Building Energy Management System)」等と呼ばれる機能を付加することができる。これにより、太陽光発電システム２０００の発電量の監視、太陽光発電システム２０００に接続される各電気機器類の消費電力量の監視・制御等を行うことで、エネルギー消費量を削減することができる。
【０１０５】
接続箱２００２は、光電変換モジュールアレイ２００１に接続される。パワーコンディショナ２００３は、接続箱２００２に接続される。分電盤２００４は、パワーコンディショナ２００３および電気機器類２０１１に接続される。電力メータ２００５は、分電盤２００４および商用電力系統に接続される。尚、パワーコンディショナ２００３には蓄電池が接続されていてもよい。この場合、日照量の変動による出力変動を抑制することができると共に、日照のない時間帯であっても蓄電池に蓄電された電力を供給することができる。蓄電池はパワーコンディショナ２００３に内蔵されていてもよい。
【０１０６】
＜動作＞
実施の形態６の太陽光発電システム２０００は、たとえば以下のように動作する。
【０１０７】
光電変換モジュールアレイ２００１は、太陽光を電気に変換して直流電力を発電し、直流電力を接続箱２００２へ供給する。
【０１０８】
接続箱２００２は、光電変換モジュールアレイ２００１が発電した直流電力を受け、直流電力をパワーコンディショナ２００３へ供給する。
【０１０９】
パワーコンディショナ２００３は、接続箱２００２から受けた直流電力を交流電力に変換して分電盤２００４へ供給する。尚、接続箱２００２から受けた直流電力の一部または全部を交流電力に変換せずに、直流電力のまま分電盤２００４へ供給してもよい。尚、パワーコンディショナ２００３に蓄電池が接続されている場合（または、蓄電池がパワーコンディショナ２００３に内蔵される場合）、パワーコンディショナ２００３は接続箱２００２から受けた直流電力の一部または全部を適切に電力変換して、蓄電池に蓄電することができる。蓄電池に蓄電された電力は、光電変換モジュールの発電量や電気機器類２０１１の電力消費量の状況に応じて適宜パワーコンディショナ２００３側に供給され、適切に電力変換されて分電盤２００４へ供給される。
【０１１０】
分電盤２００４は、パワーコンディショナ２００３から受けた電力および電力メータ２００５を介して受けた商用電力の少なくともいずれかを電気機器類２０１１へ供給する。また、分電盤２００４はパワーコンディショナ２００３から受けた交流電力が電気機器類２０１１の消費電力よりも多いとき、パワーコンディショナ２００３から受けた交流電力を電気機器類２０１１へ供給する。そして、余った交流電力を電力メータ２００５を介して商用電力系統へ供給する。
【０１１１】
また、分電盤２００４は、パワーコンディショナ２００３から受けた交流電力が電気機器類２０１１の消費電力よりも少ないとき、商用電力系統から受けた交流電力およびパワーコンディショナ２００３から受けた交流電力を電気機器類２０１１へ供給する。
【０１１２】
電力メータ２００５は、商用電力系統から分電盤２００４へ向かう方向の電力を計測するとともに、分電盤２００４から商用電力系統へ向かう方向の電力を計測する。
【０１１３】
＜光電変換モジュールアレイ＞
光電変換モジュールアレイ２００１について説明する。
【０１１４】
図２４に、図２３に示す光電変換モジュールアレイ２００１の構成の一例の概略を示す。図２４を参照して、光電変換モジュールアレイ２００１は、複数の光電変換モジュール１０００と出力端子２０１３，２０１４とを含む。
【０１１５】
複数の光電変換モジュール１０００は、アレイ状に配列され直列に接続されている。図２４には光電変換モジュール１０００を直列に接続する配列を図示しているが、配列および接続方式はこれに限定されず、並列に接続して配列してもよいし、直列と並列とを組み合わせた配列としてもよい。なお、光電変換モジュールアレイ２００１に含まれる光電変換モジュール１０００の数は、２以上の任意の整数とすることができる。
【０１１６】
出力端子２０１３は、直列に接続された複数の光電変換モジュール１０００の一方端に位置する光電変換モジュール１０００に接続される。
【０１１７】
出力端子２０１４は、直列に接続された複数の光電変換モジュール１０００の他方端に位置する光電変換モジュール１０００に接続される。
【０１１８】
なお、以上の説明はあくまでも一例であり、実施の形態６の太陽光発電システムは、少なくとも１つの実施の形態１〜４のヘテロ接合型バックコンタクトセルを備える限り、上記の説明に限定されず如何なる構成もとり得るものとする。
【０１１９】
＜実施の形態７＞
実施の形態７は、実施の形態６として説明した太陽光発電システムよりも大規模な太陽光発電システムである。実施の形態７の太陽光発電システムも、少なくとも１つの実施の形態１〜４のヘテロ接合型バックコンタクトセルを備えるものである。本発明の光電変換素子は高い特性（変換効率等）を有するため、これを備える本発明の太陽光発電システムも高い特性を有することができる。
【０１２０】
＜大規模太陽光発電システム＞
図２５に、本発明の大規模太陽光発電システムの一例である実施の形態７の太陽光発電システムの構成の概略を示す。図２５を参照して、実施の形態７の太陽光発電システム４０００は、複数のサブシステム４００１と、複数のパワーコンディショナ４００３と、変圧器４００４とを備える。太陽光発電システム４０００は、図２４に示す実施の形態６の太陽光発電システム２０００よりも大規模な太陽光発電システムである。
【０１２１】
複数のパワーコンディショナ４００３は、それぞれサブシステム４００１に接続される。太陽光発電システム４０００において、パワーコンディショナ４００３およびそれに接続されるサブシステム４００１の数は２以上の任意の整数とすることができる。尚、パワーコンディショナ４００３には蓄電池が接続されていてもよい。この場合、日照量の変動による出力変動を抑制することができると共に、日照のない時間帯であっても蓄電池に蓄電された電力を供給することができる。また、蓄電池はパワーコンディショナ４００３に内蔵されていてもよい。
【０１２２】
変圧器４００４は、複数のパワーコンディショナ４００３および商用電力系統に接続される。
【０１２３】
複数のサブシステム４００１の各々は、複数のモジュールシステム３０００から構成される。サブシステム４００１内のモジュールシステム３０００の数は、２以上の任意の整数とすることができる。
【０１２４】
複数のモジュールシステム３０００の各々は、複数の光電変換モジュールアレイ２００１と、複数の接続箱３００２と、集電箱３００４とを含む。モジュールシステム３０００内の接続箱３００２およびそれに接続される光電変換モジュールアレイ２００１の数は、２以上の任意の整数とすることができる。
【０１２５】
集電箱３００４は、複数の接続箱３００２に接続される。また、パワーコンディショナ４００３は、サブシステム４００１内の複数の集電箱３００４に接続される。
【０１２６】
＜動作＞
実施の形態７の太陽光発電システム４０００は、たとえば以下のように動作する。
【０１２７】
モジュールシステム３０００の複数の光電変換モジュールアレイ２００１は、太陽光を電気に変換して直流電力を発電し、直流電力を接続箱３００２を介して集電箱３００４へ供給する。サブシステム４００１内の複数の集電箱３００４は、直流電力をパワーコンディショナ４００３へ供給する。さらに、複数のパワーコンディショナ４００３は、直流電力を交流電力に変換して、交流電力を変圧器４００４へ供給する。尚、パワーコンディショナ４００３に蓄電池が接続されている場合（または、蓄電池がパワーコンディショナ４００３に内蔵される場合）、パワーコンディショナ４００３は集電箱３００４から受けた直流電力の一部または全部を適切に電力変換して、蓄電池に蓄電することができる。蓄電池に蓄電された電力は、サブシステム４００１の発電量に応じて適宜パワーコンディショナ４００３側に供給され、適切に電力変換されて変圧器４００４へ供給される。
【０１２８】
変圧器４００４は、複数のパワーコンディショナ４００３から受けた交流電力の電圧レベルを変換して商用電力系統へ供給する。
【０１２９】
なお、太陽光発電システム４０００は、少なくとも１つの実施の形態１〜４のヘテロ接合型バックコンタクトセルを備えるものであればよく、太陽光発電システム４０００に含まれる全ての光電変換素子が実施の形態１〜４のヘテロ接合型バックコンタクトセルでなくても構わない。たとえば、あるサブシステム４００１に含まれる光電変換素子の全てが実施の形態１〜４のヘテロ接合型バックコンタクトセルであり、別のサブシステム４００１に含まれる光電変換素子の一部若しくは全部が、実施の形態１〜４のヘテロ接合型バックコンタクトセルでない場合もあり得るものとする。
【実施例】
【０１３０】
図２０（ａ）に、実施例のヘテロ接合型バックコンタクトセルの断面構造を示し、図２０（ｂ）に、図２０（ａ）のＸＸｂ−ＸＸｂに沿った模式的な断面図を示す。なお、図２０（ａ）において、Ｌは、第１電極６と第２電極７との間の電極間距離を示し、ｔnは、ｎ型層４の厚さを示し、ｔpは、ｐ型層５の厚さを示す。また、図２０（ｂ）において、Ａは、実施例のヘテロ接合型バックコンタクトセルの平面の１辺の長さを示し、ｄは、電極ピッチを示している。【０１３１】
また、電極間リーク電流Ｉleakは、動作電圧Ｖopと、抵抗Ｒと、動作電流Ｉopと、電極間リーク電流の許容率αと、以下の式（Ｉ）の関係を満たしている。【０１３２】
【数１】
2014157521.tif 000003
【０１３３】
また、抵抗Ｒは、電極間距離Ｌと、ｎ型層４の導電率σnと、ｎ型層４の厚さｔnと、ｐ型層５の導電率σpと、ｐ型層５の厚さｔpと、セルの平面の１辺の長さＡと、電極ピッチｄと、以下の式（ＩＩ）の関係を満たしている。【０１３４】
【数２】
2014157521.tif 000004
【０１３５】
上記の式（Ｉ）および式（ＩＩ）から、第１電極６と第２電極７との間の電極間距離Ｌは、以下の式（ＩＩＩ）の関係を満たしていることが導かれる。【０１３６】
【数３】
2014157521.tif 000005
【０１３７】
したがって、たとえば、ｔn＝１０ｎｍ、ｔp＝１０ｎｍ、Ｖop＝０．７Ｖ、Ｉop＝４０ｍＡ／ｃｍ2、α＝０．０１、Ａ＝１０ｃｍ、ｄ＝１ｍｍ、σn＝１×１０-2Ｓ／ｃｍおよびσp＝１×１０-4Ｓ／ｃｍである場合には、上記の式（ＩＩＩ）から、電極間距離Ｌは、Ｌ＞３６０ｎｍの関係を満たしていればよいことがわかる。【０１３８】
また、ｐ型層５とｎ型層４とを入れ替えた場合には、上記の式（ＩＩＩ）から、電極間距離Ｌは、Ｌ＞３６０ｎｍの関係を満たしていればよいことがわかる。【０１３９】
上記の式（ＩＩＩ）から、ｎ型層４の導電率σnと、ｎ型層４の厚さｔnと、ｐ型層５の導電率σpと、ｐ型層５の厚さｔpは、以下の式（ＩＶ）の関係を満たしていることが導かれる。【０１４０】
【数４】
2014157521.tif 000006
【０１４１】
したがって、たとえば、ｔn＝１０ｎｍ、ｔp＝１０ｎｍ、Ｖop＝０．７Ｖ、Ｉop＝４０ｍＡ／ｃｍ2、α＝０．０１、Ａ＝１０ｃｍ、およびｄ＝１ｍｍであるとき、Ｌ≦１０μｍであるためには、上記の式（ＩＶ）から、ｎ型層４の導電率σnと、ｐ型層５の導電率σpは、σn＋σp≦２．８×１０-1Ｓ／ｃｍの関係を満たしていればよいことがわかる。通常、σn＞＞σpであるから、σn≦２．８×１０-1Ｓ／ｃｍの関係を満たしていればよいことがわかる。また、ｐ型層５とｎ型層４とを入れ替えた場合も同様である。【０１４２】
＜まとめ＞
本発明は、半導体と、半導体上に設けられた水素化アモルファスシリコンを含有する真性層と、真性層の一部を被覆する、第１導電型の水素化アモルファスシリコンを含有する第１導電型層と、真性層の一部を被覆する、第２導電型の水素化アモルファスシリコンを含有する第２導電型層と、真性層の一部を被覆する絶縁層と、第１導電型層上に設けられた第１電極と、第２導電型層上に設けられた第２電極と、を備え、第１導電型層の端部および第２導電型層の端部は、真性層と絶縁層とが接する領域の上方に位置している光電変換素子である。このような構成とすることにより、第１導電型層および第２導電型層のパターニングを絶縁層上で行なうことができ、第１導電型層および第２導電型層のパターニング時に半導体および真性層が受けるダメージを低減することができるため、高い歩留まりで製造することができ、かつ特性の高い光電変換素子とすることができる。【０１４３】
ここで、本発明の光電変換素子においては、第２導電型層の端部が、絶縁層を介して、第１導電型層の端部よりも上方に位置していることが好ましい。このような構成とすることにより、絶縁層によって、第１導電型層と第２導電型層とを厚さ方向に絶縁することができるとともに、第１導電型層にダメージを与えることなく、第２導電型層のパターニングを行なうことができる。【０１４４】
また、本発明の光電変換素子においては、第１電極の端部および第２電極の端部が、絶縁層の上方に位置していることが好ましい。このような構成とすることにより、第１電極および第２電極のパターニングを絶縁層上で行なうことができるため、第１電極および第２電極のパターニング時に、半導体、真性層、第１導電型層および第２導電型層が受けるダメージを低減することができる。また、この場合には、第１電極と第２電極との間の電極間距離を小さくすることができ、第１電極と第２電極との間から透過する光の量を少なくし、半導体側に反射する光の量を多くすることができることから、光電変換素子の特性を向上させることができる。【０１４５】
また、本発明の光電変換素子においては、第１電極の端部および第２電極の端部が、絶縁層上の第２導電型層上に位置していることが好ましい。このような構成とすることにより、第１電極および第２電極のパターニングを絶縁層上で行なうことができるため、第１電極および第２電極のパターニング時に、半導体、真性層、第１導電型層および第２導電型層が受けるダメージを低減することができる。また、この場合には、第１電極と第２電極との間の電極間距離を小さくすることができ、第１電極と第２電極との間から透過する光の量を少なくし、半導体側に反射する光の量を多くすることができることから、光電変換素子の特性を向上させることができる。【０１４６】
また、本発明の光電変換素子においては、第１導電型層の導電率が、０．２８Ｓ／ｃｍ以下であることが好ましい。このような構成とすることにより、隣り合って向かい合う第１電極と第２電極との間の電極間距離（互いに向かい合う第１電極の端部と第２電極の端部との間の距離）を１０μｍ以下にすることができるため、第１電極と第２電極との間から透過する光の量を少なくし、半導体側に反射する光の量を多くすることができることから、光電変換素子の特性を向上させることができる。【０１４７】
また、本発明の光電変換素子においては、第２導電型がｐ型であることが好ましい。このような構成とすることにより、真性層による半導体の表面の良好なパッシベーション効果を得ることができる。【０１４８】
また、本発明の光電変換素子においては、第２導電型層と接する領域における真性層の厚さは、第１導電型層と接する領域における真性層の厚さよりも厚いことが好ましい。このような構成とすることにより、真性層による半導体の表面の良好なパッシベーション効果を得ることができる。【０１４９】
以上のように本発明の実施の形態および実施例について説明を行なったが、上述の各実施の形態および実施例の構成を適宜組み合わせることも当初から予定している。【０１５０】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【０１５１】
本発明は、光電変換素子および光電変換素子の製造方法に利用することができ、特に、ヘテロ接合型バックコンタクトセルおよびヘテロ接合型バックコンタクトセルの製造方法に好適に利用することができる。
【符号の説明】
【０１５２】
１  半導体、２  真性層、３  絶縁層、４  ｎ型層、４ａ  端部、４ｂ  溝部、４ｃ  フラップ部、５  ｐ型層、６  第１電極、６ａ  端部、７  第２電極、７ａ  端部、８，９，１０  領域、２１  レジスト、２２  開口部、３１  レジスト、３２  開口部、４１  レジスト、４２  開口部、５１  レジスト、５２  開口部、６１  中間層、６１ａ  端部、７１  レジスト、７２  開口部、８１  レジスト、８２  開口部、９１  レジスト、９２  開口部、１０１  結晶シリコンウエハ、１０２  真性水素化アモルファスシリコン遷移層、１０３  ｎドープ領域、１０４  ｐドープ領域、１０５  電極、１０６  反射層、１０００  光電変換モジュール、１００１  光電変換素子、１００２  カバー、１０１３，１０１４  出力端子、２０００  太陽光発電システム、２００１  光電変換モジュールアレイ、２００２  接続箱、２００３  パワーコンディショナ、２００４  分電盤、２００５  電力メータ、２０１１  電気機器類、２０１３，２０１４  出力端子、３０００  モジュールシステム、３００２  接続箱、３００４  集電箱、４０００  太陽光発電システム、４００１  サブシステム、４００３  パワーコンディショナ、４００４  変圧器。
【図１】
2014157521.tif 000007
【図２】
2014157521.tif 000008
【図３】
2014157521.tif 000009
【図４】
2014157521.tif 000010
【図５】
2014157521.tif 000011
【図６】
2014157521.tif 000012
【図７】
2014157521.tif 000013
【図８】
2014157521.tif 000014
【図９】
2014157521.tif 000015
【図１０】
2014157521.tif 000016
【図１１】
2014157521.tif 000017
【図１２】
2014157521.tif 000018
【図１３】
2014157521.tif 000019
【図１４】
2014157521.tif 000020
【図１５】
2014157521.tif 000021
【図１６】
2014157521.tif 000022
【図１７】
2014157521.tif 000023
【図１８】
2014157521.tif 000024
【図１９】
2014157521.tif 000025
【図２０】
2014157521.tif 000026
【図２１】
2014157521.tif 000027
【図２２】
2014157521.tif 000028
【図２３】
2014157521.tif 000029
【図２４】
2014157521.tif 000030
【図２５】
2014157521.tif 000031
【手続補正書】
【提出日】平成27年8月10日(2015.8.10)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
次に、図６に示すように、絶縁層３の裏面およびｎ型層４の裏面を覆うように、開口部４２を有するレジスト４１を形成する。そして、レジスト４１の開口部４２から露出する絶縁層３の部分を除去することによって、レジスト４１の開口部４２から真性層２の裏面を露出させる。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
ここで、開口部４２を有するレジスト４１は、たとえば、フォトリソグラフィ法または印刷法などにより形成することができる。また、絶縁層３の除去は、たとえば、フッ酸等を用いたウエットエッチング、またはエッチングペーストを用いたエッチングなどにより行なうことができる。たとえば、フッ酸を用いたウエットエッチングまたはフッ酸を含有するエッチングペーストを用いたエッチングにより、窒化シリコンおよび／または酸化シリコンからなる絶縁層３を除去する場合には、水素化アモルファスシリコンは、窒化シリコンおよび酸化シリコンと比べてフッ酸に侵されにくいため、ｉ型の水素化アモルファスシリコンからなる真性層２をほとんど侵すことなく、絶縁層３を選択的に除去することができる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００６５
【補正方法】変更
【補正の内容】
【００６５】
その後、図８に示すように、ｎ型層４の裏面上に第１電極６を形成するとともに、ｐ型層５の裏面上に第２電極７を形成する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００８０
【補正方法】変更
【補正の内容】
【００８０】
以下、図１７〜図１９の模式的断面図を参照して、実施の形態４のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。まず、図２〜図４および図１３に示すように、半導体１の裏面上に、真性層２および絶縁層３をこの順序でたとえばプラズマＣＶＤ法により積層し、絶縁層３の裏面上に開口部２２を有するレジスト２１を形成した後に、開口部２２から露出する絶縁層３の部分を除去して、真性層２の露出した裏面および絶縁層３を覆うようにしてｎ型層４および中間層６１を積層する。ここまでは、実施の形態３と同様である。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００９０
【補正方法】変更
【補正の内容】
【００９０】
実施の形態４のヘテロ接合型バックコンタクトセルにおいては、ｎ型層４の端部４ａが絶縁層３上に位置しているため、半導体１を含まない電流経路のうち、ｎ型層４とｐ型層５／真性層２の界面との間の電流経路に、ｐ型層５の水平方向（ｐ型層５の厚さ方向に対して垂直方向）の電流経路が含まれるため、第１電極６と第２電極７との間のリーク電流の発生を抑えることができる。なお、ｎ型層４の端部４ａを絶縁層３上に位置させる方法としては、たとえば、実施の形態３の図１４に示す工程において、ｎ型層４を過剰にエッチングして横方向にエッチングする方法などを用いることもできる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０１３４
【補正方法】変更
【補正の内容】
【０１３４】
【数２】
2014157521.tif 000032
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０１３６
【補正方法】変更
【補正の内容】
【０１３６】
【数３】
2014157521.tif 000033
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】０１３７
【補正方法】変更
【補正の内容】
【０１３７】
したがって、たとえば、ｔn＝１０ｎｍ、ｔp＝１０ｎｍ、Ｖop＝０．７Ｖ、Ｉop／Ａ2＝４０ｍＡ／ｃｍ2、α＝０．０１、Ａ＝１０ｃｍ、ｄ＝１ｍｍ、σn＝１×１０-2Ｓ／ｃｍおよびσp＝１×１０-4Ｓ／ｃｍである場合には、上記の式（ＩＩＩ）から、電極間距離Ｌは、Ｌ≧３．５７μｍの関係を満たしていればよいことがわかる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】０１３８
【補正方法】変更
【補正の内容】
【０１３８】
また、ｐ型層５とｎ型層４とを入れ替えた場合には、上記の式（ＩＩＩ）から、電極間距離Ｌは、Ｌ≧３．５７μｍの関係を満たしていればよいことがわかる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】０１４０
【補正方法】変更
【補正の内容】
【０１４０】
【数４】
2014157521.tif 000034
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】０１４１
【補正方法】変更
【補正の内容】
【０１４１】
したがって、たとえば、ｔn＝１０ｎｍ、ｔp＝１０ｎｍ、Ｖop＝０．７Ｖ、Ｉop＝４０ｍＡ／ｃｍ2、α＝０．０１、Ａ＝１０ｃｍ、およびｄ＝１ｍｍであるとき、Ｌ≦１０μｍであるためには、上記の式（ＩＶ）から、ｎ型層４の導電率σnと、ｐ型層５の導電率σpは、σn＋σp≦２．８×１０-2Ｓ／ｃｍの関係を満たしていればよいことがわかる。通常、σn＞＞σpであるから、σn≦２．８×１０-2Ｓ／ｃｍの関係を満たしていればよいことがわかる。また、ｐ型層５とｎ型層４とを入れ替えた場合も同様である。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】０１４２
【補正方法】削除
【補正の内容】
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】０１４３
【補正方法】削除
【補正の内容】
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】０１４４
【補正方法】削除
【補正の内容】
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】０１４５
【補正方法】削除
【補正の内容】
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】０１４６
【補正方法】削除
【補正の内容】
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】０１４７
【補正方法】削除
【補正の内容】
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】０１４８
【補正方法】削除
【補正の内容】
【国際調査報告】
2014157521.tif 000035
2014157521.tif 000036
2014157521.tif 000037
2014157521.tif 000038