(57)【要約】  実装基板（１０）が備える基材（２０）の裏面には、外部接続用電極が形成され、表面には実装用電極（７１，７２）が形成されている。また、基材（２０）の厚み方向には、外部接続用電極と実装用電極（７１，７２）とを接続する孔内電極（５１，５２）が形成されている。基材（２０）と実装用電極（７１，７２）との間には、Ａｌを含む反射膜（４０）が形成されている。反射膜（４０）は、絶縁膜層（４１）で覆われ、平面視で、孔内電極（５１，５２）の形成領域に開口（４０Ａ，４０Ｂ）を有している。反射膜（４０）は、平面視で、外周が実装用電極（７１，７２）を含む導体形成領域（７３）から一定距離離れた大きさを有している。開口（４０Ａ，４０Ｂ）は、平面視で、実装用電極（７１，７２）よりも小さい。これにより、反射膜の変質を防止して、発光効率が低下を抑制する実装基板を提供する。
2016063590.tif 000002
【特許請求の範囲】
【請求項１】
貫通孔を有する基材と、
前記基材の第１主面に形成された外部接続用電極と、
前記基材の第２主面に形成され、実装部品を実装する実装用電極と、
前記貫通孔に形成され、前記外部接続用電極、及び前記実装用電極を電気的に接続する接続導体と、
前記第２主面に形成された導電薄膜の反射膜と、
前記反射膜を覆う絶縁膜層と、
を備え、
前記実装用電極は、
前記絶縁膜層上に形成されている、
実装基板。
【請求項２】
前記外部接続用電極は、離間して形成された第１外部接続用導体、及び第２外部接続用導体を有し、
前記実装用電極は、離間して形成された第１部品実装用導体、及び第２部品実装用導体を有し、
前記接続導体は、
前記第１外部接続用導体、及び前記第１部品実装用導体を接続する第１接続導体と、
前記第２外部接続用導体、及び前記第２部品実装用導体を接続する第２接続導体と
を有し、
前記反射膜は、
前記基材と、前記第１部品実装用導体及び前記第２部品実装用導体とに挟まれるように形成され、平面視で、前記第１接続導体及び前記第２接続導体が形成された領域に第１開口及び第２開口を有し、
前記第１開口及び前記第２開口は、
平面視で、前記第１部品実装用導体及び前記第２部品実装用導体よりも小さい、
請求項１に記載の実装基板。
【請求項３】
前記外部接続用電極は、離間して形成された第１外部接続用導体、及び第２外部接続用導体を有し、
前記実装用電極は、離間して形成された第１部品実装用導体、及び第２部品実装用導体を有し、
前記接続導体は、
前記第１外部接続用導体、及び前記第１部品実装用導体を接続する第１接続導体と、
前記第２外部接続用導体、及び前記第２部品実装用導体を接続する第２接続導体と
を有し、
前記反射膜は、
前記基材と、前記第１部品実装用導体及び前記第２部品実装用導体とに挟まれるように形成され、平面視で、前記第１接続導体及び前記第２接続導体が形成された領域に第１開口及び第２開口を有し、
前記第１開口及び前記第２開口は、
平面視で、前記第１部品実装用導体及び前記第２部品実装用導体よりも大きい、
請求項１に記載の実装基板。
【請求項４】
前記反射膜は、Ａｌ、Ａｇ又はＲｈを含む薄膜である、請求項３に記載の実装基板。
【請求項５】
前記反射膜は、前記基材の前記第２主面の周縁部より内側に形成されている、
請求項３又は４に記載の実装基板。
【請求項６】
前記基材の前記第１主面において、前記第１外部接続用導体、及び第２外部接続用導体の間に形成された静電気保護素子を備えた、請求項２から５の何れかに記載の実装基板。
【請求項７】
前記基材は前記貫通孔を複数有し、
複数の前記貫通孔それぞれに前記接続導体が形成されている、
請求項１から６の何れかに記載の実装基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子を表面に実装する実装基板に関する。
【背景技術】
【０００２】
特許文献１には、半導体発光ダイオード（ＬＥＤ素子）をマザー基板に実装するためのＬＥＤ用サブマウントが開示されている。特許文献１に記載のＬＥＤ用サブマウントは、ＬＥＤ用サブマウントのＳｉ製ベース基板と、それに実装するＬＥＤ素子との間に反射膜（Ａｌ薄膜）を形成している。これにより、ＬＥＤ素子からＳｉ製ベース基板側に出力された光は反射膜で反射する。この結果、ＬＥＤ素子の発光効率は上がる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−８６１７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１では、反射膜は露出した状態で設けられている。このため、ＬＥＤ用サブマウントの保存状況、又は利用環境によっては、水分等の影響を受けて、反射膜が変質するおそれがある。反射膜が変質すると、反射率の低下を招き、品質劣化を引き起こし、その結果、発光効率が低下するおそれがある。【０００５】
そこで、本発明の目的は、反射膜の変質を防止して、発光効率が低下を抑制する実装基板を提供することにある。
【課題を解決するための手段】
【０００６】
本発明に係る実装基板は、貫通孔を有する基材と、前記基材の第１主面に形成された外部接続用電極と、前記基材の第２主面に形成され、実装部品を実装する実装用電極と、前記貫通孔に形成され、前記外部接続用電極、及び前記実装用電極を電気的に接続する接続導体と、前記第２主面に形成された導電薄膜の反射膜と、前記反射膜を覆う絶縁膜層と、を備え、前記実装用電極は、前記絶縁膜層上に形成されていることを特徴とする。【０００７】
この構成では、反射膜を絶縁膜層で覆うことで、反射膜を周囲の環境から保護することができる。その結果、反射膜の変質を防止できる。さらに、導電薄膜の膜厚を均一に成膜することができるため、実装時の発光素子の高さが均一化され、実装用電極への発光素子の実装性を保持できる。また、導電薄膜を用いることにより、放熱性の向上が見込める。【０００８】
前記外部接続用導体は、離間して形成された第１外部接続用導体、及び第２外部接続用導体を有し、前記実装用電極は、離間して形成された第１部品実装用導体、及び第２部品実装用導体を有し、前記接続導体は、前記第１外部接続用導体、及び前記第１部品実装用導体を接続する第１接続導体と、前記第２外部接続用導体、及び前記第２部品実装用導体を接続する第２接続導体とを有し、前記反射膜は、前記第１部品実装用導体及び前記第２部品実装用導体とに挟まれるように形成され、平面視で、前記第１接続導体及び前記第２接続導体が形成された領域に第１開口及び第２開口を有し、前記第１開口及び前記第２開口は、平面視で、前記第１部品実装用導体及び前記第２部品実装用導体よりも小さいことが好ましい。【０００９】
この構成では、反射膜は、少なくとも第１部品実装用導体、及び第２部品実装用導体の外周の下側（基材側）に入りこんで形成されている。すなわち、平面視で、第１部品実装用導体、及び第２部品実装用導体の周囲には、基材の第２主面が露出していない構成となる。このため、発光素子から基材側へ放出された光は、基材側へ透過することなく、反射膜で反射する。その結果、発光素子からの光を効率よく反射させることができ、発光素子の発光効率を高めることができる。【００１０】
前記外部接続用電極は、離間して形成された第１外部接続用導体、及び第２外部接続用導体を有し、前記実装用電極は、離間して形成された第１部品実装用導体、及び第２部品実装用導体を有し、前記接続導体は、前記第１外部接続用導体、及び前記第１部品実装用導体を接続する第１接続導体と、前記第２外部接続用導体、及び前記第２部品実装用導体を接続する第２接続導体とを有し、前記反射膜は、前記基材と、前記第１部品実装用導体及び前記第２部品実装用導体とに挟まれるように形成され、平面視で、前記第１接続導体及び前記第２接続導体が形成された領域に第１開口及び第２開口を有し、
前記第１開口及び前記第２開口は、平面視で、前記第１部品実装用導体及び前記第２部品実装用導体よりも大きいことが好ましい。【００１１】
この構成では、平面視で、反射膜と第１部品実装用導体及び第２部品実装用導体とは重ならないので、これらの間で発生するおそれのあるショート不良を防ぐことができ、絶縁性を確保できる。【００１２】
前記反射膜は、Ａｌ、Ａｇ又はＲｈを含む薄膜であることが好ましい。【００１３】
この構成では、高い反射率を有する薄膜とすることで、発光素子の発光効率をより高めることができる。また、湿度等の環境要因による変質が生じにくいため、長期にわたり、安定した反射特性が得られる。【００１４】
前記反射膜は、前記基材の前記第２主面の周縁部より内側に形成されていることが好ましい。【００１５】
この構成では、反射膜を基材の第２主面全面に形成せず、絶縁膜層により反射膜を被膜することで、樹脂膜で直接被膜した場合に生じやすい、ストレスによる変質を抑制できる。【００１６】
前記基材の前記第１主面において、前記第１外部接続用導体、及び第２外部接続用導体の間に形成された静電気保護素子を備えたことが好ましい。【００１７】
この構成では、実装基板に実装する発光素子をＥＳＤ放電による損傷から保護できる。また、基材の第２主面に形成された反射膜によって、発光素子から発せられる光が基材側に漏れないため、静電気保護素子を保護できる。【００１８】
前記基材は前記貫通孔を複数有し、複数の前記貫通孔それぞれに前記接続導体が形成されていることが好ましい。この構成では、実装電極及び外部接続用電極間の導電率を高くできる。
【発明の効果】
【００１９】
本発明によれば、発光素子から基材側へ放出された光は、基材側へ透過することなく、反射膜で反射する。その結果、発光素子からの光を効率よく反射させることができ、発光素子の発光効率を高めることができる。そして、反射膜を絶縁膜層で覆うことで、反射膜を周囲の環境から保護することができるため、反射膜の変質を防止して、発光効率の低下を抑制できる。
【図面の簡単な説明】
【００２０】
【図１】実施形態１に係る実装基板の断面図
【図２】実装基板の平面図
【図３】反射膜がＡｌ，Ａｇ，Ｒｈを含む場合の反射率を示すグラフ
【図４】実装基板の製造工程を順に示す図
【図５】実装基板の製造工程を順に示す図
【図６】複数の孔内電極が形成された実装基板の平面図
【図７】実施形態２に係る実装基板の断面図
【図８】実装基板の平面図
【図９】複数の孔内電極が形成された実装基板の平面図
【発明を実施するための形態】
【００２１】
（実施形態１）
図１は、本実施形態に係る実装基板１０の断面図である。図２は、実装基板１０の平面図である。図１は、図２のＩ−Ｉ線の断面図である。また、図２は、一部（後述の実装用電極７１，７２）を透過させた図である。
【００２２】
実装基板１０は半導体発光素子２００を実装する基板である。半導体発光素子２００は、表面側が発光し、裏面側に接続電極２０１，２０２を備える。この接続電極２０１，２０２が実装基板１０にはんだ付けされ、半導体発光素子２００は実装基板１０に実装される。
【００２３】
実装基板１０は基材２０を備える。基材２０は、厚み方向に対して直交する表面（第２主面）と裏面（第１主面）とを有する直方体形状であり、シリコン単結晶等の絶縁性半導体からなる。なお、基材２０は、必ずしも絶縁性である必要はなく、半導体からなる基材であってもよい。基材２０の表面は、半導体発光素子２００を実装する側の面である。また、基材２０の裏面は、不図示のマザー基板に実装する側の面である。
【００２４】
基材２０の裏面には、ウェル層３１が形成されている。ウェル層３１の一部には、ｎ型ドーピング層３２とｐ型ドーピング層３３とが形成されている。このｎ型ドーピング層３２とｐ型ドーピング層３３との層構造によりツェナーダイオード３０が形成される。このツェナーダイオード３０は静電気保護素子として機能し、実装基板１０に実装される半導体発光素子２００を、ＥＳＤ放電による損傷から保護する。
【００２５】
基材２０の裏面及び表面全体には、高絶縁膜２１，２２が形成されている。高絶縁膜２１，２２は、例えばＳｉＯｘ膜である。
【００２６】
高絶縁膜２１の表面には、外部接続用電極６１，６２が形成されている。外部接続用電極６１，６２は、基材２０の裏面上において、所定距離離間して形成されている。外部接続用電極６１，６２の端部付近は、高絶縁膜２１が除去されている。その高絶縁膜２１が除去されている部分で、外部接続用電極６１はｎ型ドーピング層３２に接続し、外部接続用電極６２はｐ型ドーピング層３３に接続している。これにより、外部接続用電極６１，６２との間にツェナーダイオード３０が接続された構造となる。
【００２７】
高絶縁膜２１の表面には、外部接続用電極６１，６２を覆うようにポリイミド等の高絶縁膜２５が形成されている。高絶縁膜２５には、外部接続用電極６１，６２の一部が露出するように、開口２５Ａが形成されている。高絶縁膜２５には、の表面には、開口２５Ａを介して外部接続用電極６１，６２に接続する、不図示の引き出し電極が設けられていて、その電極がマザー基板（不図示）の電極にはんだ付けされることで、実装基板１０はマザー基板に実装される。外部接続用電極６１，６２は、本発明に係る「第１外部接続用導体」及び「第２外部接続用導体」に相当する。
【００２８】
高絶縁膜２２の表面には反射膜４０が形成されている。その反射膜４０を被膜するように絶縁膜層４１が形成されている。反射膜４０及び絶縁膜層４１については、後に詳述する。
【００２９】
絶縁膜層４１の表面には、所定距離離間して実装用電極７１，７２が形成されている。実装用電極７１は、外部接続用電極６１に対して基材２０を挟んで対向している。実装用電極７２は、外部接続用電極６２に対して基材２０を挟んで対向している。実装用電極７１，７２には、半導体発光素子２００の接続電極２０１，２０２がはんだにより実装される。実装用電極７１，７２は、本発明に係る「第１部品実装用導体」及び「第２部品実装用導体」に相当する。
【００３０】
外部接続用電極６１と実装用電極７１とが重なる領域、及び、外部接続用電極６２と実装用電極７２とが重なる領域それぞれには、基材２０の厚み方向を貫通する孔（不図示）がそれぞれ形成されている。それぞれの孔の内壁面には、ＳｉＯｘなどの高絶縁膜２３が形成されている。そして、その孔には、孔内電極５１，５２が形成されている。孔内電極５１は、外部接続用電極６１と実装用電極７１とを接続している。孔内電極５２は、外部接続用電極６２と実装用電極７２とを接続している。孔内電極５１，５２は、本発明に係る「第１接続導体」及び「第２接続導体」に相当する。
【００３１】
高絶縁膜２２の表面に形成された反射膜４０は、Ａｌを含む薄膜、例えばＡｌＳｉＣｕ又はＡｌＣｕ等である。実装基板１０に実装する半導体発光素子２００から基材２０側に放出された光は、反射膜４０で反射する。反射膜４０は、平面視で、基材２０の表面全面よりも小さく、実装用電極７１，７２の周囲において、基材２０が露出しないように形成されている。
【００３２】
具体的には、反射膜４０は、基材２０と実装用電極７１，７２とに挟まれるように形成され、内側に孔内電極５１，５２が配置される開口４０Ａ，４０Ｂを有している。開口４０Ａ，４０Ｂの大きさ及び形状は特に限定されないが、少なくとも、平面視で、実装用電極７１，７２よりも小さい。このため、反射膜４０と実装用電極７１，７２の外周部とが重なる構成となる。これにより、平面視で、実装用電極７１，７２の周囲において、基材２０は露出しない。このように反射膜４０を形成することで、半導体発光素子２００から基材２０側へ放出された光は、基材２０側へ透過することなく、反射膜４０で反射される。
【００３３】
開口４０Ａ，４０Ｂは、本発明に係る「第１開口」及び「第２開口」に相当する。
【００３４】
なお、反射膜４０は、平面視で、実装用電極７１，７２と重なるように形成されているが、実装用電極７１，７２と重なっていなくてもよい。ここで、図２において、実装基板１０に半導体発光素子２００が実装される領域を実装領域５３とする。反射膜４０は、平面視で、実装用電極７１，７２の周囲において、少なくとも実装領域５３と対向する領域を被覆するよう形成されていればよい。これにより、平面視で、実装用電極７１，７２の周囲において、基材２０は露出しない。この結果、半導体発光素子２００から基材２０側へ放出された光は、基材２０側へ透過することなく、反射膜４０で反射される。
【００３５】
絶縁膜層４１は、反射膜４０を覆うように、基材２０の表面全体に形成されている。絶縁膜層４１は、高絶縁膜２１，２２と同様、例えばＳｉＯｘ膜である。前記のように、反射膜４０は基材２０の表面の外周部には形成されていない。このため、基材２０の表面全体に絶縁膜層４１を形成することで、反射膜４０は全体が絶縁膜層４１により被覆される。これにより、使用時の環境、特に湿度の影響による反射膜の変質を防ぎ、また、半導体発光素子の実装時に用いられる樹脂からのストレスを緩和できる。
【００３６】
反射膜４０はＡｌを含む薄膜、すなわち導電薄膜であるため、膜厚を均一に成膜することできる。このため、反射膜４０を被覆する絶縁膜層４１の表面に形成した実装用電極７１，７２は平坦となり、実装時の半導体発光素子２００の高さが均一化され、半導体発光素子２００の実装性を保持できる。また、実装用電極７１，７２が平坦であるため、実装用電極７１，７２と接続電極２０１，２０２との密着面積は広くなり、放熱性は向上する。さらに、本実施形態においては、絶縁膜層４１が形成されているため、実装用電極７１，７２が反射膜４０を介して導通することがない。
【００３７】
特に、本実施形態では、反射膜４０を、Ａｌを含む薄膜とし、絶縁膜層４１で被覆している。このため、ストレス、湿度などの環境要因による変質を抑制し、安定して光を反射させることができる。また、Ａｌは波長による反射率の変動が小さいため、安定して光を反射させることができる。なお、反射膜４０は、Ａｌ以外に、高い反射率を有するＡｇ又はＲｈを含む薄膜であってもよい。
【００３８】
また、実装基板１０に実装された半導体発光素子２００から発せられた光は前方（表面側）だけでなく、実装基板１０側にも放出される。基材２０側に放出された光は反射膜４０で反射する。このとき、平面視で基材２０の表面が露出していないため、基材２０側に放出された光は基材２０側へ透過しない。仮に、反射膜４０にスリット等が形成され、基材２０の表面が露出していた場合、光は基材２０へ透過し、結果、半導体発光素子２００の発光効率の低下を招く。本実施形態では、基材２０への光の透過を抑制できるため、半導体発光素子２００からの光を効率よく反射させ、半導体発光素子２００の発光効率を高めることができる。
【００３９】
図３は、反射膜がＡｌ，Ａｇ，Ｒｈを含む場合の反射率を示すグラフである。図３に示すグラフの横軸は光の波長［μｍ］、縦軸は反射膜による反射率［％］である。Ａｌの場合、光の波長に関係なく、略９０％の反射率を得ることができる。Ａｇの場合、略９５％の反射率を得ることができ、Ｒｈの場合、略７７％の反射率を得ることができる。このように、反射膜４０にＡｌ，Ａｇ，Ｒｈを用いることで、光の波長に関係なく、略一定の高反射率を得られるため、半導体発光素子２００の発光効率を高めることができる。
【００４０】
なお、ここでは反射膜４０として導電膜を示したが、光を反射する機能を有するものであれば、導電膜に限らず、樹脂などの絶縁体により構成されていてもよい。
【００４１】
以下に、実装基板１０の製造方法について説明する。
【００４２】
図４及び図５は、実装基板１０の製造工程を順に示す図である。図４及び図５では、実装基板１０の断面図で示している。
【００４３】
基材２０の裏面に、上述のｎ型ドーピング層３２とｐ型ドーピング層３３とからなるツェナーダイオード３０を形成する。ｎ型ドーピング層３２及びｐ型ドーピング層３３は、例えば、イオン注入法等を用いて形成する。基材２０に対して孔（不図示）を形成する。基材２０の裏面及び高の内壁面に、熱酸化法等により高絶縁膜２１，２３を形成する。孔に孔内電極５１，５２を形成し、基材２０の裏面に、孔内電極５１，５２と導通する外部接続用電極６１，６２を形成する。
【００４４】
具体的には、スパッタ法により、基材２０の裏面にメッキシード層を形成する。メッキシード層は、例えばチタン（Ｔｉ）、銅（Ｃｕ）をこの順にスパッタリングすることにより形成される。そして、メッキシード層をフォトリソ法によってパターニングして、パターニングされたメッキシード層の表面に、銅（Ｃｕ）、ニッケル（Ｎｉ）、金（Ａｕ）を順次メッキ成長させ、外部接続用電極６１，６２を形成する。
【００４５】
基材２０の裏面に、外部接続用電極６１，６２を被覆する高絶縁層２５を形成する。絶縁層２５には、外部接続用電極６１，６２の一部を露出させる開口２５Ａが形成される。
【００４６】
次に、基材２０の表面に、熱酸化法等により高絶縁膜２２を形成する。そして、高絶縁膜２２の表面に反射膜４０を形成する。形成方法は、例えば、リフトオフ又はドライエッチなどである。この反射膜４０の形成時において、Ａｌ薄膜の下に、２０ｎｍ以下のＴｉを含む層を形成すると好ましい。これにより、密着性が向上する。また、Ｔｉ層に成膜することで、Ａｌ薄膜を均一にでき、その結果、反射膜４０での反射率を高めることができる。
【００４７】
次に、反射膜４０を覆うように絶縁膜層４１を形成し、高絶縁膜２２及び絶縁膜層４１に開口４１Ａを形成する。そして、絶縁膜層４１に、チタン（Ｔｉ）、銅（Ｃｕ）からなるメッキシード層を形成した後にパターニングを行い、さらに、銅（Ｃｕ）、ニッケル（Ｎｉ）、金（Ａｕ）を順次メッキ成長させることにより、実装用電極７１，７２を形成する。実装用電極７１，７２は、高絶縁膜２２及び絶縁膜層４１に形成した開口４１Ａを介して、孔内電極５１，５２と接続する。この工程により、実装基板１０が形成される。
【００４８】
なお、本実施形態に係る実装基板１０において、孔内電極５１，５２はそれぞれ１つずつ形成されているが、外部接続用電極６１，６２と実装用電極７１，７２との間の導電率を高くするため、孔内電極５１，５２は複数形成されていてもよい。
【００４９】
図６は、複数の孔内電極５１，５２が形成された実装基板１０の平面図である。この例では、反射膜４０に形成された開口４０Ａ内に、３つの孔内電極５１が形成され、開口４０Ｂ内に、３つの孔内電極５２が形成されている。３つの孔内電極５１は、実装用電極７１と外部接続用電極６１（図６では不図示）とを接続し、３つの孔内電極５２は、実装用電極７２と外部接続用電極６２（図６では不図示）とを接続している。孔内電極５１，５２が複数形成されている場合であっても、平面視で、実装用電極７１，７２の周囲において、基材２０は露出しないように反射膜４０が形成されている。これにより、半導体発光素子２００から基材２０側へ放出された光は、基材２０側へ透過することなく、反射膜４０で反射され、半導体発光素子２００の発光効率を高めることができる。
【００５０】
（実施形態２）
図７は、本実施形態に係る実装基板１０Ａの断面図である。図８は、実装基板１０Ａの平面図である。図７は、図８のVII−VII線の断面図である。本実施形態では、反射膜４２に形成される開口４２Ａ，４２Ｂの大きさが、実施形態１と相違する。以下、反射膜４２についてのみ説明する。他の構成は、実施形態１と同じであるため、説明は省略する。
【００５１】
反射膜４２は、Ａｌを含む薄膜であり、高絶縁膜２２の表面に形成されている。その反射膜４２を被膜するように絶縁膜層４１が形成されている。反射膜４２は、基材２０と実装用電極７１，７２とに挟まれるように形成され、内側に孔内電極５１，５２が配置される開口４２Ａ，４２Ｂを有している。開口４２Ａ，４２Ｂの形状は特に限定されないが、その大きさは、平面視で、実装用電極７１，７２よりも大きい。また、開口４２Ａ，４２Ｂは、実装領域５３を超えない大きさである。
【００５２】
平面視での開口４２Ａ，４２Ｂの大きさを実装用電極７１，７２よりも大きくすることで、反射膜４２と実装用電極７１，７２とが重ならないので、これらの間で発生するおそれのあるショート不良を防ぐことができ、絶縁性を確保できる。反射膜４２を、Ａｌを含む薄膜とし、絶縁膜層４１で被覆することで、ストレス、湿度などの環境要因による変質を抑制し、安定して光を反射させることができる。
【００５３】
図９は、複数の孔内電極５１，５２が形成された実装基板１０Ａの平面図である。この例では、反射膜４２に形成された開口４２Ａ内に、３つの孔内電極５１が形成され、開口４２Ｂ内に、３つの孔内電極５２が形成されている。３つの孔内電極５１は、実装用電極７１と外部接続用電極６１（図９では不図示）とを接続し、３つの孔内電極５２は、実装用電極７２と外部接続用電極６２（図９では不図示）とを接続している。孔内電極５１，５２が複数形成されている場合であっても、平面視で、反射膜４２の開口４２Ａ，４２Ｂは、実装用電極７１，７２より大きい。このため、反射膜４２と実装用電極７１，７２とが重ならないので、これらの間で発生するおそれのあるショート不良を防ぐことができ、また、反射膜４２を、Ａｌを含む薄膜とし、絶縁膜層４１で被覆することで、ストレス、湿度などの環境要因による変質を抑制し、安定して光を反射させることができる。
【符号の説明】
【００５４】
１０，１０Ａ…実装基板
２０…基材
２１，２２，２３，２５…高絶縁膜
３０…ツェナーダイオード
３１…ウェル層
３２…ｎ型ドーピング層
３３…ｐ型ドーピング層
４０，４２…反射膜
４０Ａ，４０Ｂ…開口
４２Ａ，４２Ｂ…開口
４１…絶縁膜層
４１Ａ…開口
５１，５２…孔内電極
５３…実装領域
６１，６２…外部接続用電極
７１，７２…実装用電極
２００…半導体発光素子
２０１，２０２…接続電極
【図１】
2016063590.tif 000003
【図２】
2016063590.tif 000004
【図３】
2016063590.tif 000005
【図４】
2016063590.tif 000006
【図５】
2016063590.tif 000007
【図６】
2016063590.tif 000008
【図７】
2016063590.tif 000009
【図８】
2016063590.tif 000010
【図９】
2016063590.tif 000011
【国際調査報告】
2016063590.tif 000012
2016063590.tif 000013
2016063590.tif 000014
2016063590.tif 000015