(57)【要約】  ＥＬ素子（６６）と、蓄積容量（６７）と、駆動トランジスタ（６１）と、イネーブルスイッチ（６５）と、スイッチ（６３）とを備える複数の表示画素のそれぞれにおいて、駆動トランジスタ（６１）を初期化する期間（Ｔ２２）の前にイネーブルスイッチ（６５）のみ導通に切り換えることで期間（Ｔ２１）を開始し、スイッチ（６３）を導通に切り換えることで期間（Ｔ２１）に続く期間（Ｔ２２）を開始し、期間（Ｔ２１）は、駆動トランジスタ（６１）の閾値電圧を補償する期間（Ｔ２４）よりも長い駆動方法。
2015029422.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配置された複数の表示画素を有する表示装置の駆動方法であって、
前記複数の表示画素の各々は、
発光素子と、
電圧を保持するための蓄積容量と、
ゲート電極が前記蓄積容量の第１電極と導通し、ソース電極が前記蓄積容量の第２電極および前記発光素子のアノードと導通している、駆動トランジスタと、
第１電源線と前記駆動トランジスタのドレイン電極との導通および非導通を切り換える第１スイッチと、
第２電源線と前記蓄積容量の前記第１電極との導通および非導通を切り換える第２スイッチと、
データ信号電圧を供給するための信号線と前記蓄積容量の前記第１電極との導通および非導通を切り換える第３スイッチと、
前記蓄積容量の前記第２電極と第４電源線との導通および非導通を切り換える第４スイッチと、を備え、
前記複数の表示画素の各々は、
前記第１スイッチおよび前記第３スイッチを非導通、かつ、前記第２スイッチおよび前記第４スイッチを導通に切り換えた後の期間であって前記駆動トランジスタを初期化する初期化期間と、前記第１スイッチおよび前記第２スイッチを導通、かつ、前記第３スイッチおよび前記第４スイッチを非導通に切り換えた後の期間であって前記駆動トランジスタの閾値電圧を補償する閾値電圧補償期間とを有し、
前記複数の表示画素の各々において、
前記初期化期間前に前記第１スイッチ、前記第２スイッチ、前記第３スイッチおよび前記第４スイッチのうち前記第４スイッチのみ導通に切り換えることで第１期間を開始し、前記第２スイッチを導通に切り換えることで前記第１期間に続く前記初期化期間を開始し、
前記第１期間は、前記閾値電圧補償期間よりも長い、
駆動方法。
【請求項２】
前記第４電源線は、前記第１電源線および前記第２電源線と直交する方向に配置されている、
請求項１に記載の駆動方法。
【請求項３】
前記複数の表示画素の各々において、
前記第１期間前に前記第１スイッチを非導通に切り換えることで、前記発光素子を発光させる期間を終了させて、前記第１スイッチ、前記第２スイッチ、前記第３スイッチおよび前記第４スイッチが非導通に切り換えられた第２期間を開始し、
前記第４スイッチを導通に切り換えることで前記第２期間に続く前記第１期間を開始する、
請求項１または２に記載の駆動方法。
【請求項４】
前記第１スイッチ、前記第２スイッチ、前記第３スイッチ、前記第４スイッチおよび前記駆動トランジスタは、Ｎチャンネル薄膜トランジスタである、
請求項１〜３のいずれか１項に記載の駆動方法。
【請求項５】
マトリクス状に配置された複数の表示画素を有する表示装置であって、
前記複数の表示画素の各々は、
発光素子と、
電圧を保持するための蓄積容量と、
ゲート電極が前記蓄積容量の第１電極と導通し、ソース電極が前記蓄積容量の第２電極および前記発光素子のアノードと導通している、駆動トランジスタと、
第１電源線と前記駆動トランジスタのドレイン電極との導通および非導通を切り換える第１スイッチと、
第２電源線と前記蓄積容量の前記第１電極との導通および非導通を切り換える第２スイッチと、
データ信号電圧を供給するための信号線と前記蓄積容量の前記第１電極との導通および非導通を切り換える第３スイッチと、
前記蓄積容量の前記第２電極と第４電源線との導通および非導通を切り換える第４スイッチと、
前記第１スイッチおよび前記第３スイッチが非導通、かつ、前記第２スイッチおよび前記第４スイッチが導通に切り換えられて前記駆動トランジスタが初期化される初期化期間と、前記第１スイッチおよび前記第２スイッチが導通、かつ、前記第３スイッチおよび前記第４スイッチが非導通に切り換えられて前記駆動トランジスタの閾値電圧が補償される閾値電圧補償期間とを実行する制御部とを備え、
前記第４電源線は、前記第１電源線および前記第２電源線と直交する方向に配置されており、
前記制御部は、さらに、
前記複数の表示画素の各々において、前記初期化期間前に前記第４スイッチのみ導通に切り換えることで第１期間を開始させ、前記第２スイッチを導通に切り換えることで前記第１期間に続く前記初期化期間を開始させ、前記第１期間は、前記閾値電圧補償期間よりも長くなるよう制御する、
表示装置。
【請求項６】
マトリクス状に配置された複数の表示画素を有する表示装置の駆動方法であって、
前記複数の表示画素の各々は、
発光素子と、
電圧を保持するための蓄積容量と、
ゲート電極が前記蓄積容量の第１電極と導通し、ソース電極が前記蓄積容量の第２電極および前記発光素子のアノードと導通している、駆動トランジスタと、
第１電源線と前記駆動トランジスタのドレイン電極との導通および非導通を切り換える第１スイッチと、
第２電源線と前記蓄積容量の前記第１電極との導通および非導通を切り換える第２スイッチと、
データ信号電圧を供給するための信号線と前記蓄積容量の前記第１電極との導通および非導通を切り換える第３スイッチと、
前記蓄積容量の前記第２電極と第４電源線との導通および非導通を切り換える第４スイッチと、を備え、
前記複数の表示画素の各々は、
前記第１スイッチおよび前記第２スイッチを導通、かつ、前記第３スイッチおよび前記第４スイッチを非導通に切り換えた後の期間であって前記駆動トランジスタの閾値電圧を補償する閾値電圧補償期間を有し、
前記複数の表示画素の各々において、
前記閾値電圧補償期間内で、前記第１スイッチを非導通に切り換えることで、前記閾値電圧補償期間を終了させて前記閾値電圧補償期間に続く第１期間を開始し、
前記第１期間の終了後に、前記第３スイッチが導通に、かつ、前記第１スイッチ、前記第２スイッチおよび前記第４スイッチが非導通に切り換えられた後の期間であって前記蓄積容量に電圧を書き込む書き込み期間を開始する、
駆動方法。
【請求項７】
前記複数の表示画素の各々において、
前記第１期間内で、前記第２スイッチを非導通に切り換えることで、前記第１期間を終了させて前記第１期間に続く第２期間を開始し、
前記第２期間内で、前記第３スイッチを導通に切り換えることで、前記第２期間を終了させて前記第２期間に続く前記書き込み期間を開始する、
請求項６に記載の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、駆動方法および表示装置に関し、特に電流駆動型の発光素子を用いた表示装置の駆動方法に関する。
【背景技術】
【０００２】
電流駆動型の発光素子を用いた表示装置として、有機エレクトロルミネッセンス（ＥＬ）素子を用いた表示装置が知られている。この自発光する有機ＥＬ素子を用いた表示装置は、液晶を用いた表示装置に必要なバックライトが不要で装置の薄型化に最適である。また、視野角にも制限がないため、次世代の表示装置として実用化が期待されている。また、有機ＥＬ素子は、各発光素子の輝度がそこに流れる電流値により制御される点で、液晶セルがそこに印加される電圧により制御されるのとは異なる。【０００３】
有機ＥＬ素子を用いた表示装置では、通常、画素を構成する有機ＥＬ素子がマトリクス状に配置される。複数の走査線と複数のデータ線との交点にスイッチング薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）を設け、このスイッチングＴＦＴに駆動素子のゲート電極を接続し、選択した走査線を通じてこのスイッチングＴＦＴをオン状態（導通状態）にさせてデータ線からデータ信号電圧を駆動素子に入力する。この駆動素子によって有機ＥＬ素子を駆動するものをアクティブマトリクス型の有機ＥＬ表示装置と呼ぶ。【０００４】
アクティブマトリクス型の有機ＥＬ表示装置では、高精度な画像表示を実現するため、映像信号を反映したデータ電圧を、画素回路に正確に書き込むことが必要となる。つまり、駆動素子は、上記データ電圧に対応した駆動電流を発光素子に流すことで発光素子を所望の輝度で発光させるため、駆動素子のゲート−ソース間に正確にデータ電圧を書き込むことが必要となる。【０００５】
例えば特許文献１では、駆動素子の移動度を補正することで、駆動素子のデバイス特性のばらつきを抑える方法が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−３１０３５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に記載の方法では、表示装置が有する表示パネルのサイズが大きい場合には、配線負荷の影響が大きくなり、移動度補正の期間の制御が困難である。また、表示パネルに構成される駆動素子によっては移動度補正が必ずしも必要ない場合もある。つまり、特許文献１に記載の方法では、表示装置の表示パネルのサイズが大きい場合には、高精度な画像表示を実現できないという問題がある。【０００８】
本発明は上述の問題に鑑みてなされたものであり、表示パネルのサイズが大きい場合でも高精度な画像表示が可能な表示装置の駆動方法等を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明の一態様に係る表示装置の駆動方法は、マトリクス状に配置された複数の表示画素を有する表示装置の駆動方法であって、前記複数の表示画素の各々は、発光素子と、電圧を保持するための蓄積容量と、ゲート電極が前記蓄積容量の第１電極と導通し、ソース電極が前記蓄積容量の第２電極および前記発光素子のアノードと導通している、駆動トランジスタと、第１電源線と前記駆動トランジスタのドレイン電極との導通および非導通を切り換える第１スイッチと、第２電源線と前記蓄積容量の前記第１電極との導通および非導通を切り換える第２スイッチと、データ信号電圧を供給するための信号線と前記蓄積容量の前記第１電極との導通および非導通を切り換える第３スイッチと、前記蓄積容量の前記第２電極と第４電源線との導通および非導通を切り換える第４スイッチと、を備え、前記複数の表示画素の各々は、前記第１スイッチおよび前記第３スイッチを非導通、かつ、前記第２スイッチおよび前記第４スイッチを導通に切り換えた後の期間であって前記駆動トランジスタを初期化する初期化期間と、前記第１スイッチおよび前記第２スイッチを導通、かつ、前記第３スイッチおよび前記第４スイッチを非導通に切り換えた後の期間であって前記駆動トランジスタの閾値電圧を補償する閾値電圧補償期間とを有し、前記複数の表示画素の各々において、前記初期化期間前に前記第１スイッチ、前記第２スイッチ、前記第３スイッチおよび前記第４スイッチのうち前記第４スイッチのみ導通に切り換えることで第１期間を開始し、前記第２スイッチを導通に切り換えることで前記第１期間に続く前記初期化期間を開始し、前記第１期間は、前記閾値電圧補償期間よりも長い。
【発明の効果】
【００１０】
本発明の表示装置の駆動方法等によれば、表示パネルのサイズが大きい場合でも高精度な画像表示を可能とすることができる。
【図面の簡単な説明】
【００１１】
【図１】図１は、実施の形態に係る表示装置の機能ブロック図の一例である。
【図２】図２は、実施の形態に係る表示装置の有する発光画素の回路構成の一例を示す図である。
【図３】図３は、実施の形態に係る表示装置の駆動時の動作の一例を説明するためのタイミングチャートである。
【図４Ａ】図４Ａは、図３に示すタイミングチャートにおける画素回路の動作の一例を示す図である。
【図４Ｂ】図４Ｂは、図３に示すタイミングチャートにおける画素回路の動作の一例を示す図である。
【図４Ｃ】図４Ｃは、図３に示すタイミングチャートにおける画素回路の動作の一例を示す図である。
【図４Ｄ】図４Ｄは、図３に示すタイミングチャートにおける画素回路の動作の一例を示す図である。
【図４Ｅ】図４Ｅは、図３に示すタイミングチャートにおける画素回路の動作の一例を示す図である。
【図４Ｆ】図４Ｆは、図３に示すタイミングチャートにおける画素回路の動作の一例を示す図である。
【図４Ｇ】図４Ｇは、図３に示すタイミングチャートにおける画素回路の動作の一例を示す図である。
【図４Ｈ】図４Ｈは、図３に示すタイミングチャートにおける画素回路の動作の一例を示す図である。
【図４Ｉ】図４Ｉは、図３に示すタイミングチャートにおける画素回路の動作の一例を示す図である。
【図４Ｊ】図４Ｊは、図３に示すタイミングチャートにおける画素回路の動作の一例を示す図である。
【図５】図５は、実施の形態における電源線の配置の一例を示す図である。
【図６】図６は、実施の形態における電源線の配置の一例を示す図である。
【図７】図７は、図６に示す電源線の配線レイアウトの一例を示す図である。
【図８】図８は、本開示の表示装置を内蔵した薄型フラットＴＶの外観図である。
【発明を実施するための形態】
【００１２】
本発明に係る表示装置の駆動方法の一態様は、マトリクス状に配置された複数の表示画素を有する表示装置の駆動方法であって、前記複数の表示画素の各々は、発光素子と、電圧を保持するための蓄積容量と、ゲート電極が前記蓄積容量の第１電極と導通し、ソース電極が前記蓄積容量の第２電極および前記発光素子のアノードと導通している、駆動トランジスタと、第１電源線と前記駆動トランジスタのドレイン電極との導通および非導通を切り換える第１スイッチと、第２電源線と前記蓄積容量の前記第１電極との導通および非導通を切り換える第２スイッチと、データ信号電圧を供給するための信号線と前記蓄積容量の前記第１電極との導通および非導通を切り換える第３スイッチと、前記蓄積容量の前記第２電極と第４電源線との導通および非導通を切り換える第４スイッチと、を備え、前記複数の表示画素の各々は、前記第１スイッチおよび前記第３スイッチを非導通、かつ、前記第２スイッチおよび前記第４スイッチを導通に切り換えた後の期間であって前記駆動トランジスタを初期化する初期化期間と、前記第１スイッチおよび前記第２スイッチを導通、かつ、前記第３スイッチおよび前記第４スイッチを非導通に切り換えた後の期間であって前記駆動トランジスタの閾値電圧を補償する閾値電圧補償期間とを有し、前記複数の表示画素の各々において、前記初期化期間前に前記第１スイッチ、前記第２スイッチ、前記第３スイッチおよび前記第４スイッチのうち前記第４スイッチのみ導通に切り換えることで第１期間を開始し、前記第２スイッチを導通に切り換えることで前記第１期間に続く前記初期化期間を開始し、前記第１期間は、前記閾値電圧補償期間よりも長い。
【００１３】
ここで、例えば、前記第４電源線は、前記第１電源線および前記第２電源線と直交する方向に配置されているとしてもよい。
【００１４】
また、例えば、前記複数の表示画素の各々において、前記第１期間前に前記第１スイッチを非導通に切り換えることで、前記発光素子を発光させる期間を終了させて、前記第１スイッチ、前記第２スイッチ、前記第３スイッチおよび前記第４スイッチが非導通に切り換えられた第２期間を開始し、前記第４スイッチを導通に切り換えることで前記第２期間に続く前記第１期間を開始するとしてもよい。
【００１５】
ここで、例えば、前記第１スイッチ、前記第２スイッチ、前記第３スイッチ、前記第４スイッチおよび前記駆動トランジスタは、Ｎチャンネル薄膜トランジスタである。
【００１６】
また、本発明に係る表示装置の一態様は、マトリクス状に配置された複数の表示画素を有する表示装置であって、前記複数の表示画素の各々は、発光素子と、電圧を保持するための蓄積容量と、ゲート電極が前記蓄積容量の第１電極と導通し、ソース電極が前記蓄積容量の第２電極および前記発光素子のアノードと導通している、駆動トランジスタと、第１電源線と前記駆動トランジスタのドレイン電極との導通および非導通を切り換える第１スイッチと、第２電源線と前記蓄積容量の前記第１電極との導通および非導通を切り換える第２スイッチと、データ信号電圧を供給するための信号線と前記蓄積容量の前記第１電極との導通および非導通を切り換える第３スイッチと、前記蓄積容量の前記第２電極と第４電源線との導通および非導通を切り換える第４スイッチと、前記第１スイッチおよび前記第３スイッチが非導通、かつ、前記第２スイッチおよび前記第４スイッチが導通に切り換えられて前記駆動トランジスタが初期化される初期化期間と、前記第１スイッチおよび前記第２スイッチが導通、かつ、前記第３スイッチおよび前記第４スイッチが非導通に切り換えられて前記駆動トランジスタの閾値電圧が補償される閾値電圧補償期間とを実行する制御部とを備え、前記第４電源線は、前記第１電源線および前記第２電源線と直交する方向に配置されており、前記制御部は、さらに、前記複数の表示画素の各々において、前記初期化期間前に前記第４スイッチのみ導通に切り換えることで第１期間を開始させ、前記第２スイッチを導通に切り換えることで前記第１期間に続く前記初期化期間を開始させ、前記第１期間は、前記閾値電圧補償期間よりも長くなるよう制御する。
【００１７】
また、本発明に係る駆動方法の一態様は、マトリクス状に配置された複数の表示画素を有する表示装置の駆動方法であって、前記複数の表示画素の各々は、発光素子と、電圧を保持するための蓄積容量と、ゲート電極が前記蓄積容量の第１電極と導通し、ソース電極が前記蓄積容量の第２電極および前記発光素子のアノードと導通している、駆動トランジスタと、第１電源線と前記駆動トランジスタのドレイン電極との導通および非導通を切り換える第１スイッチと、第２電源線と前記蓄積容量の前記第１電極との導通および非導通を切り換える第２スイッチと、データ信号電圧を供給するための信号線と前記蓄積容量の前記第１電極との導通および非導通を切り換える第３スイッチと、前記蓄積容量の前記第２電極と第４電源線との導通および非導通を切り換える第４スイッチと、を備え、前記複数の表示画素の各々は、前記第１スイッチおよび前記第２スイッチを導通、かつ、前記第３スイッチおよび前記第４スイッチを非導通に切り換えた後の期間であって前記駆動トランジスタの閾値電圧を補償する閾値電圧補償期間を有し、前記複数の表示画素の各々において、前記閾値電圧補償期間内で、前記第１スイッチを非導通に切り換えることで、前記閾値電圧補償期間を終了させて前記閾値電圧補償期間に続く第１期間を開始し、前記第１期間の終了後に、前記第３スイッチが導通に、かつ、前記第１スイッチ、前記第２スイッチおよび前記第４スイッチが非導通に切り換えられた後の期間であって前記蓄積容量に電圧を書き込む書き込み期間を開始する。
【００１８】
ここで、例えば、前記複数の表示画素の各々において、前記第１期間内で、前記第２スイッチを非導通に切り換えることで、前記第１期間を終了させて前記第１期間に続く第２期間を開始し、前記第２期間内で、前記第３スイッチを導通に切り換えることで、前記第２期間を終了させて前記第２期間に続く前記書き込み期間を開始するとしてもよい。
【００１９】
以下、本発明の一態様に係る表示装置およびその駆動方法について、図面を参照しながら具体的に説明する。
【００２０】
なお、以下で説明する実施の形態は、いずれも本発明の一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、以下の各図は、模式図であり、必ずしも厳密に図示したものではない。
【００２１】
（実施の形態）
本実施の形態において、本開示の一態様に係る表示装置の発光素子として有機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）素子を用いる場合について説明する。
【００２２】
図１は、実施の形態に係る表示装置の機能ブロック図の一例である。
【００２３】
図１に示す表示装置１は、表示パネル制御回路２と、走査線駆動回路３と、データ線駆動回路５と、表示パネル６とを備える。
【００２４】
表示パネル６は、例えば有機ＥＬパネルである。また、表示パネル６は、少なくとも、互いに平行に配置されたＮ（例えばＮ＝１０８０）本の走査線と、Ｎ本の点灯制御線、直交して配置されたＭ本のソース信号線を有する（図示せず）。さらに、表示パネル６は、ソース信号線と走査線との各交点に、薄膜トランジスタおよびＥＬ素子から構成される画素回路（図示せず）を有する。以下、同一の走査線に対応して配置された画素回路を、適宜、「表示ライン」という。すなわち、表示パネル６は、Ｍ個のＥＬ素子を有する表示ラインをＮ本並べた構成となっている。
【００２５】
表示パネル制御回路２は、制御部の一例である。表示パネル制御回路２は、表示データ信号Ｓ１に基づいてデータ線駆動回路５を制御するための制御信号Ｓ２を生成し、生成した制御信号Ｓ２をデータ線駆動回路５へ出力する。また、表示パネル制御回路２は、入力される同期信号に基づいて走査線駆動回路３を制御するための制御信号Ｓ３を生成する。そして、表示パネル制御回路２は、生成した制御信号Ｓ３を走査線駆動回路３へ出力する。
【００２６】
ここで、表示データ信号Ｓ１は、映像信号、垂直同期信号、および水平同期信号を含む表示データを示す信号である。映像信号は、フレームごとに階調情報である各画素値を指定する信号である。垂直同期信号は、画面に対する垂直方向の処理のタイミングについて同期を取るための信号であり、ここでは、フレームごとの処理タイミングの基準となる信号である。水平同期信号は、画面に対する水平方向の処理のタイミングについて同期を取るための信号であり、ここでは、表示ラインごとの処理タイミングの基準となる信号である。
【００２７】
また、制御信号Ｓ２は、映像信号および水平同期信号を含む。制御信号Ｓ３は、垂直同期信号および水平同期信号をそれぞれ含む。
【００２８】
データ線駆動回路５は、表示パネル制御回路２で生成された制御信号Ｓ２に基づいて、表示パネル６のソース信号線を駆動する。より具体的には、データ線駆動回路５は、映像信号および水平同期信号に基づいて、各画素回路にソース信号を出力する。
【００２９】
走査線駆動回路３は、表示パネル制御回路２で生成された制御信号Ｓ３に基づいて、表示パネル６の走査線を駆動する。より具体的には、走査線駆動回路３は、垂直同期信号および水平同期信号に基づいて、各画素回路に走査信号、ＲＥＦ信号、イネーブル信号、ｉｎｉｔ信号を、少なくとも表示ライン単位で出力する。
【００３０】
以上のように、表示装置１は構成される。
【００３１】
なお、表示装置１は、例えば、図示しないが、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）、制御プログラムを格納したＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）などの記憶媒体、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）などの作業用メモリ、および通信回路を有するとしてもよい。例えば、表示データ信号Ｓ１は、例えば、ＣＰＵが制御プログラムを実行することにより生成される。
【００３２】
図２は、実施の形態に係る表示装置の有する表示画素の回路構成の一例を示す図である。
【００３３】
図２に示す画素回路６０は、表示パネル６が有する一画素であり、Ｄａｔａ線７６（データ線）を介して供給されたデータ信号（データ信号電圧）により発光する機能を有する。
【００３４】
画素回路６０は、表示画素（発光画素）の一例であり、行列状に配置されている。画素回路６０は、駆動トランジスタ６１と、スイッチ６２と、スイッチ６３と、スイッチ６４と、イネーブルスイッチ６５と、ＥＬ素子６６と、蓄積容量６７と、を備えている。また、画素回路６０には、Ｄａｔａ線７６（データ線）と、基準電圧電源線６８（ＶＲＥＦ）と、ＥＬアノード電源線６９（ＶＴＦＴ）と、ＥＬカソード電源線７０（ＶＥＬ）と、初期化電源線７１（ＶＩＮＩ）とを備える。
【００３５】
ここで、Ｄａｔａ線７６は、データ信号電圧を供給するための信号線（ソース信号線）の一例である。
【００３６】
基準電圧電源線６８（ＶＲＥＦ）は、蓄積容量６７の第１電極の電圧値を規定する基準電圧ＶＲＥＦを供給する第２電源線の一例である。ＥＬアノード電源線６９（ＶＴＦＴ）は、駆動トランジスタ６１のドレイン電極の電位を決定するための高電圧側電源線である第１電源線の一例である。ＥＬカソード電源線７０（ＶＥＬ）は、ＥＬ素子６６の第２電極（カソード）に接続された低電圧側電源線である。初期化電源線７１（ＶＩＮＩ）は、駆動トランジスタ６１のソースゲート間の電圧すなわち蓄積容量６７の電圧を初期化するための第４電源線の一例である。
【００３７】
ＥＬ素子６６は、発光素子の一例であり、行列状に配置される。ＥＬ素子６６は、駆動電流が流されて発光する発光期間と、駆動電流が流されず発光しない非発光期間とを有する。具体的には、ＥＬ素子６６は、駆動トランジスタ６１の駆動電流により発光する。ＥＬ素子６６は、例えば有機ＥＬ素子である。ＥＬ素子６６は、カソード（第２電極）が、ＥＬカソード電源線７０に接続され、アノード（第１電極）が、駆動トランジスタ６１のソース（ソース電極）に接続されている。ここで、ＥＬカソード電源線７０に供給されている電圧はＶＥＬであり、例えば０（ｖ）である。
【００３８】
駆動トランジスタ６１は、ＥＬ素子６６への電流の供給を制御する電圧駆動の駆動素子であり、ＥＬ素子６６に電流（駆動電流）を流すことでＥＬ素子６６を発光させる。具体的には、駆動トランジスタ６１は、ゲート電極が蓄積容量６７の第１電極と導通し、ソース電極が蓄積容量６７の第２電極およびＥＬ素子６６のアノードと導通している。
【００３９】
駆動トランジスタ６１は、スイッチ６３（第２スイッチ）がオフ状態（非導通状態）にされて基準電圧電源線６８（第２電源線）と蓄積容量６７の第１電極とが非導通で、かつ、イネーブルスイッチ６５（第１スイッチ）がオン状態（導通状態）にされてＥＬアノード電源線６９（第１電源線）とドレイン電極と導通した場合に、当該データ信号電圧に応じた電流である駆動電流をＥＬ素子６６に流すことにより、ＥＬ素子６６を発光させる。ここで、ＥＬアノード電源線６９に供給されている電圧はＶＴＦＴであり、例えば２０Ｖである。これにより、駆動トランジスタ６１は、ゲート電極に供給されたデータ信号電圧（データ信号）を、そのデータ信号電圧（データ信号）に対応した信号電流に変換し、変換された信号電流をＥＬ素子６６に供給する。
【００４０】
また、駆動トランジスタ６１は、スイッチ６３（第２スイッチ）がオフ状態（非導通状態）にされて基準電圧電源線６８（第２電源線）と蓄積容量６７の第１電極とが非導通で、かつ、イネーブルスイッチ６５（第１スイッチ）がオフ状態（非導通状態）にされてＥＬアノード電源線６９（第１電源線）とドレイン電極とが非導通である場合に、駆動電流をＥＬ素子６６に流さないことでＥＬ素子６６を発光させない。
【００４１】
さらに、駆動トランジスタ６１の閾値電圧は、スイッチ６３（第２スイッチ）がオン状態（導通状態）にされて基準電圧電源線６８（第２電源線）と蓄積容量６７の第１電極とが導通している場合、スイッチ６２（第３スイッチ）がオフ状態（非導通状態）、かつ、スイッチ６４（第４スイッチ）がオフ状態（非導通状態）、かつ、イネーブルスイッチ６５（第１スイッチ）がオン状態（導通状態）にされることで、Ｄａｔａ線７６（信号線）と蓄積容量６７の第１電極とが非導通、かつ、蓄積容量６７の第２電極と初期化電源線７１（第４電源線）とが非導通、かつ、ＥＬアノード電源線６９（第１電源線）とドレイン電極とが導通されている間に、補償される。なお、詳細については後述するため、ここでの説明は省略する。
【００４２】
蓄積容量６７は、電圧を保持するための蓄積容量の一例であり、駆動トランジスタ６１の流す電流量を決める電圧を保持する。具体的には、蓄積容量６７の第２電極（節点Ｂ側の電極）は、駆動トランジスタ６１のソース（ＥＬカソード電源線７０側）とＥＬ素子６６のアノード（第１電極）との間に接続されている。蓄積容量６７の第１電極（節点Ａ側の電極）は、駆動トランジスタ６１のゲートに接続されている。また、蓄積容量６７の第１電極は、基準電圧電源線６８（ＶＲＥＦ）とスイッチ６３を介して接続されている。
【００４３】
蓄積容量６７は、例えば、スイッチ６３がオフ状態（非導通状態）となった後も、印加された基準電圧（ＶＲＥＦ）を維持し、継続して駆動トランジスタ６１のゲートにその基準電圧（ＶＲＥＦ）を供給する。また、蓄積容量６７は、スイッチ６２がオン状態（導通状態）になった場合に、データ信号電圧が印加され、スイッチ６３がオフ状態（非導通状態）になった後、そのデータ信号電圧を保持するとともに、保持しているデータ信号電圧を駆動トランジスタ６１のソースおよびゲートに印加する。そして、イネーブルスイッチ６５がオン状態（導通状態）となった後の駆動トランジスタ６１にＥＬ素子６６へ駆動電流を供給させる。なお、蓄積容量６７は、データ信号電圧を、そのデータ信号電圧に静電容量を積算した電荷で保持する。
【００４４】
スイッチ６２は、データ信号電圧を供給するためのＤａｔａ線７６（信号線）と蓄積容量６７の第１電極との導通および非導通を切り換える第３スイッチの一例である。具体的には、スイッチ６２は、ドレインおよびソースの一方の端子がＤａｔａ線７６に接続され、ドレインおよびソースの他方の端子が蓄積容量６７の第１電極に接続され、ゲートが走査線であるＳｃａｎ線７２に接続されているスイッチングトランジスタである。換言すると、スイッチ６２は、Ｄａｔａ線７６を介して供給された映像信号電圧（映像信号）に応じたデータ信号電圧（データ信号）を蓄積容量６７に書き込むための機能を有する。
【００４５】
スイッチ６３は、基準電圧ＶＲＥＦを供給する基準電圧電源線６８（第２電源線）と蓄積容量６７の第１電極との導通および非導通を切り換える第２スイッチの一例である。具体的には、スイッチ６３は、ドレインおよびソースの一方の端子が基準電圧電源線６８（ＶＲＥＦ）に接続され、ドレインおよびソースの他方の端子が蓄積容量６７の第１電極に接続され、ゲートがＲｅｆ線７３に接続されているスイッチングトランジスタである。換言すると、スイッチ６３は、蓄積容量６７の第１電極（駆動トランジスタ６１のゲート）に対して基準電圧（ＶＲＥＦ）を与える機能を有する。
【００４６】
スイッチ６４は、蓄積容量６７の第２電極と初期化電源線７１（第４電源線）との導通および非導通を切り換える第４スイッチの一例である。具体的には、スイッチ６４は、ドレインおよびソースの一方の端子が初期化電源線７１（ＶＩＮＩ）に接続され、ドレインおよびソースの他方の端子が蓄積容量６７の第２電極に接続され、ゲートがＩｎｉｔ線７４に接続されているスイッチングトランジスタである。換言すると、スイッチ６４は、蓄積容量６７の第２電極（駆動トランジスタ６１のソース）に対して初期化電圧（ＶＩＮＩ）を与える機能を有する。
【００４７】
イネーブルスイッチ６５は、ＥＬアノード電源線６９（第１電源線）と駆動トランジスタ６１のドレイン電極との導通および非導通を切り換える第１スイッチの一例である。具体的には、イネーブルスイッチ６５は、ドレインおよびソースの一方の端子がＥＬアノード電源線６９（ＶＴＦＴ）に接続され、ドレインおよびソースの他方の端子が駆動トランジスタ６１のドレイン電極に接続され、ゲートがＥｎａｂｌｅ線７５に接続されているスイッチングトランジスタである。換言すると、イネーブルスイッチ６５は、点灯及び閾値補正制御を行う機能、すなわち駆動トランジスタ６１のドレイン電極の電位（ＶＴＦＴ）を与える機能と、駆動トランジスタ６１の閾値電圧Ｖｔｈの補償動作を行わせる機能を有する。
【００４８】
以上のように画素回路６０は構成されている。
【００４９】
なお、画素回路６０を構成するスイッチ６２〜スイッチ６４とイネーブルスイッチ６５とはｎ型ＴＦＴとして、以下では説明を行うが、それに限られない。スイッチ６２〜スイッチ６４とイネーブルスイッチ６５とは、ｐ型ＴＦＴであってもよい。また、スイッチ６２〜スイッチ６４とイネーブルスイッチ６５とにおいて、ｎ型ＴＦＴとｐ型ＴＦＴとが混在して用いられてもよい。なお、ｐ型ＴＦＴに接続された信号線については以下で説明する電圧レベルを逆転させて考えればよい。
【００５０】
また、基準電圧電源線６８の電圧ＶＲＥＦと初期化電源線７１の電圧ＶＩＮＩとの電位差は駆動トランジスタ６１の最大閾値電圧よりも大きな電圧に設定される。
【００５１】
また、基準電圧電源線６８の電圧ＶＲＥＦ及び初期化電源線７１の電圧ＶＩＮＩは、ＥＬ素子６６に電流が流れないように、次のように設定されている。
【００５２】
電圧ＶＩＮＩ＜電圧ＶＥＬ＋（ＥＬ素子６６の順方向電流閾値電圧）、
（基準電圧電源線６８の電圧ＶＲＥＦ）＜電圧ＶＥＬ＋（ＥＬ素子６６の順方向電流閾値電圧）＋（駆動トランジスタ６１の閾値電圧）
【００５３】
ここで、電圧ＶＥＬは、上述したように、ＥＬカソード電源線７０の電圧である。
【００５４】
次に、図２に示す画素回路の駆動方法について図３〜図４Ｊを用いながら説明を行う。
【００５５】
図３は、実施の形態に係る表示装置の駆動時の動作の一例を説明するためのタイミングチャートである。図４Ａ〜図４Ｊは、図３に示すタイミングチャートにおける画素回路の動作の一例を示す図である。図３において、横軸は時間を表している。また横軸方向には、表示パネル６を構成するｎ行の画素回路６０のうち対応する行の画素回路６０に対するＳｃａｎ線７２、Ｒｅｆ線７３、Ｉｎｉｔ線７４と、Ｅｎａｂｌｅ線７５に発生する電圧の波形図が示されている。
【００５６】
本実施の形態のおける駆動方法（走査方法）は、図２に示す画素回路６０の構成により期間Ｔ２１から期間Ｔ３０を実施することで実現できる。
【００５７】
以下、画素回路６０の動作を例に挙げて具体的に説明する。
【００５８】
（期間Ｔ２１）
図３に示す時刻ｔ０〜時刻ｔ１の期間Ｔ２１は、スイッチ６４のみを導通状態として、節点Ｂの電位を安定させる（節点Ｂの電位を初期化電源線７１の電圧ＶＩＮＩに設定する）ための期間である。
【００５９】
より具体的には、図４Ａの画素回路６０の動作状態に示されるように、時刻ｔ０において、走査線駆動回路３は、Ｓｃａｎ線７２とＲｅｆ線７３とＥｎａｂｌｅ線７５との電圧レベルをＬＯＷに維持しつつ、Ｉｎｉｔ線７４の電圧レベルをＬＯＷからＨＩＧＨに変化させる。すなわち、時刻ｔ０において、スイッチ６２、スイッチ６３及びイネーブルスイッチ６５は非導通状態（オフ状態）のままで、スイッチ６４が導通状態（オン状態）にされる。
【００６０】
このように、Ｉｎｉｔ線７４の動作により、スイッチ６２、スイッチ６３、スイッチ６４及びイネーブルスイッチ６５のうちスイッチ６４のみを導通とする期間Ｔ２１を設けることにより、節点Ｂの電位を初期化電源線７１の電圧ＶＩＮＩにより短期間に設定することができる。また、蓄積容量６７により、節点Ａの電位も、初期化電源線７１の電圧ＶＩＮＩ＋前フレームでの発光時の駆動トランジスタ６１のゲートソース間電圧に低下する。
【００６１】
この期間Ｔ２１を設ける理由は次の通りである。
【００６２】
表示装置１を構成する表示パネル６のサイズや１画素あたり（画素回路６０）のサイズが大きい場合に、ＥＬ素子６６の容量が大きくなり、初期化電源線７１の配線時定数が大きくなることで、節点Ｂの電圧を初期化電源線７１の電圧ＶＩＮＩにすることに時間を要する。そのため、スイッチ６４を先に導通させる期間Ｔ２１を設けることにより、節点Ｂの電位を初期化電源線７１の電圧ＶＩＮＩにより短期間で設定（電圧ＶＩＮＩを書き込み）することができる。
【００６３】
なお、基準電圧電源線６８の電圧ＶＲＥＦを節点Ａに印加することも同様に時間を要する。しかし、電圧ＶＲＥＦを充放電する対象は、蓄積容量６７および基準電圧電源線６８の配線時定数である。つまり、基準電圧電源線６８と初期化電源線７１との配線時定数がほぼ同等であるが、ＥＬ素子６６の容量＞蓄積容量６７であり、容量比は、（ＥＬ素子６６）／（蓄積容量６７）が１．３〜９倍である。そのため、ＥＬ素子６６を充電する（節点Ｂの電位に初期化電源線７１の電圧ＶＩＮＩを書き込む）方が蓄積容量６７を充電する（節点Ａの電位に基準電圧電源線６８の電圧ＶＲＥＦを書き込む）よりも時間がかかる。
【００６４】
また、期間Ｔ２１において、スイッチ６４のみを導通させスイッチ６３の導通を遅らせる利点としては次のようなものもある。
【００６５】
すなわち、期間Ｔ２１において、節点Ｂの電位に初期化電源線７１の電圧ＶＩＮＩを書き込む期間を設けることで基準電圧電源線６８の電圧ＶＲＥＦを節点Ａに書き込む負荷を軽くすることができる利点がある。つまり、期間Ｔ２１を設けることで、節点Ａの電圧を低い電圧に設定することができ、基準電圧電源線６８は画素回路６０に充電するための電流（電圧）を供給するのみでよくなる。換言すると、基準電圧電源線６８の電圧ＶＲＥＦがＥＬ素子６６を充電するための電圧として用いられないため、基準電圧電源線６８の負荷が軽くなるという利点がある。
【００６６】
さらに、基準電圧電源線６８の負荷をさらに軽くするために、初期化電源線７１を、ＥＬアノード電源線６９および基準電圧電源線６８と直交する方向に配置されているとしてもよい。以下、この場合について図を用いて説明する。
【００６７】
図５および図６は、本実施の形態における電源線の配置の一例を示す図である。図７は、図６に示す電源線の配線レイアウトの一例を示す図である。
【００６８】
以下では、基準電圧電源線６８、ＥＬアノード電源線６９、ＥＬカソード電源線７０および初期化電源線７１を電源線とも称する。
【００６９】
例えば図５に示すように、４本の電源線をすべて縦方向に引くとしてもよい。しかし、この場合、表示パネル６の外周および表示パネル６とドライバＩＣ３１を備える走査線駆動回路３のフレキ部分３０での抵抗を下げることが難しい。
【００７０】
それに対して、例えば図６に示すように４本の電源線のうち１本の電源線を横に引く（つまり、他の３本の電源線と直交するように配置されること）。それにより、表示パネル６の外周、ドライバＩＣ３１Ａ、３１Ｂを備える走査線駆動回路３のフレキ部分３２、３３で１電源線あたりの端子数および配線幅を太くすることができ、電圧ドロップによる電力損失を小さくできる。
【００７１】
横に引く１本の電源線としては、上述したように、初期化電源線７１を選ぶとよい。すなわち、初期化電源線７１を他の３本の電源線と直交するように配置される１本の電源線とすればよい。
【００７２】
より具体的には、画素回路６０に必要な電源線は４種類あるが、電源線が表示パネル６Ａの外部に引き出される場合には、配線抵抗による電圧ドロップが生じる。そのため、この電圧ドロップを抑えるために、表示パネル６の消費電力に影響する基準電圧電源線６８およびＥＬカソード電源線７０を図６の縦方向（ソース信号線の方向）に引き出すとよい。また、電源の揺れが直接表示輝度に影響する基準電圧電源線６８も、図６の縦方向（ソース信号線の方向）に引き出すとよい。基準電圧電源線６８が縦方向に配置されると、基準電圧電源線６８が充放電する蓄積容量６７の数は、期間Ｔ２２〜Ｔ２４の長さに対応した画素数となるので、負荷となる容量の数が小さくなり充放電が容易となる。
【００７３】
一方、初期化電源線７１は、１水平走査期間で、ＥＬ素子６６を１行分同時に充電する必要があるため、特に時定数が大きく、充放電に時間がかかるため、図６の横方向（ソース信号線と直交する方向）に引き出すとよい。横方向に引き出す電源数少ないため、パネル周辺から外部に引き出す配線を太く配線することが可能である。また表示面内でも初期化電源線７１の配線幅を太くすることができるので、初期化電源線７１の配線遅延を少なくでき、より早く節点Ｂを安定させることができる。
【００７４】
なお、図５および図６では、走査線駆動回路３の一部して、ＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）で形成されたフレキ部分３０、３２、３３を一例に図示されているが、それに限らない。ＣＯＦ（Ｃｈｉｐ  ｏｎ  Ｆｉｌｍ）またはＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）で形成されていてもよくドライバＩＣ３１等を表示パネル６上に搭載したＣＯＧ（Ｃｈｉｐ  ｏｎ  Ｇｌａｓｓ）で形成されているとしてもよい。電源配線の引き回しの説明であり、ドライバの実施形態はパネル周辺に内蔵して形成する等、どういう形態であっても適用が可能である。また、図５および図６では、表示パネル６の片側にのみ形成されている例を示しているが、それに限らず両側からの給電される構成でもよい。
【００７５】
期間Ｔ２１の長さは、節点Ｂは初期化電源線７１の電圧ＶＩＮＩになるように、節点Ｂの充電期間をとる必要がある。発光状態において節点Ｂの電圧はＶＥＬから３〜８Ｖ程度上昇した電位にある。電圧ＶＩＮＩは駆動トランジスタ６１の閾値電圧によるが、電圧ＶＥＬに対して１Ｖ〜７Ｖ程度低い電圧を入れるため、期間Ｔ２１での節点Ｂの電位変化は４Ｖ〜１５Ｖ程度必要である。一方、期間Ｔ２４の長さは、駆動トランジスタ６１の閾値電圧検出が完了するまでとなるが、初期化期間終了時から閾値電圧検出後の節点Ｂの電位差は１Ｖ〜９Ｖ程度であり、期間Ｔ２１での電位変化量に比べて小さい。
【００７６】
節点Ｂを所定電位に変化させるために供給される電荷は、期間Ｔ２１では初期化電源線７１により供給され、期間Ｔ２４ではＥＬアノード電源線６９から供給される。
【００７７】
配線引き回しにおいてＥＬアノード電源線６９はパネル電力に影響するため極力抵抗が小さくなる縦方向であり、１画素ごとに１本の電源線を介して画素の節点Ｂに電流を供給する。電源線の負荷は小さい。ただし、駆動トランジスタ６１を介して供給するため、供給できる電流に制限があり、パネル表示で必要とされる最大画素電流の２倍程度である。一方、初期化電源線７１は横方向のため、１本の電源線に接続される画素は同時に図３のシーケンスを実施するため横方向の画素数により分流された電流しか供給されないが、電源回路から直接供給可能であるため、充電電流は大きくとることが可能である。最大画素電流の１万倍以上とることも可能であり、４ｋ２ｋ表示パネルのような横方向に４０００画素×ＲＧＢ接続されたとしても、ＥＬアノード電源線６９からの供給に比べても大きくすることが可能である。
【００７８】
電位変動の大きさと１画素あたりに供給される電流量、電源配線時定数から考慮するとほぼ電位変動量の違いにより節点Ｂの充電時間が決定され、期間Ｔ２１は期間Ｔ２４に比べて１．６〜４倍長くする必要がある。
【００７９】
期間Ｔ２１を長くすることで節点Ｂの電位変化に従って節点Ａも変化し、発光期間Ｔ２９での節点Ａ電位から低下する。発光期間Ｔ２９で上昇した節点Ａ電位を基準電圧電源線６８の基準電圧ＶＲＥＦに近い電圧まで低下させることができ、階調表示に影響する基準電圧電源線６８の基準電圧ＶＲＥＦによる節点Ａの充放電をより少なくし、電位変動が小さくなる利点があり、より刻み幅の小さい階調表示が実現できる利点がある。
【００８０】
なお、図６および図７を用いて、初期化電源線７１がＥＬアノード電源線６９および基準電圧電源線６８と直交する方向に配置されている場合について説明したが、それに限らない。基準電圧電源線６８がＥＬアノード電源線６９および初期化電源線７１と直交する方向に配置されているとしてもよい。この場合には、基準電圧電源線６８を印加する期間Ｔ２２を長くすればよい。
【００８１】
この場合、表示パネル６の外部（パネル外部）への電源線の引き出しが、基準電圧電源線６８とそれ以外で異なる方向に引き出されることから、パネル外部への電源引き出し配線を太くすることができ、表示パネル６の周辺から外部電源回路までの基準電圧電源線６８の抵抗を小さく設計することが容易となる。それにより、抵抗による電圧ドロップによる電源変動の影響を受けにくくなり、均一性の高い表示が実現可能となる。
【００８２】
（期間Ｔ２２：初期化期間）
図３に示す時刻ｔ１〜時刻ｔ２の期間Ｔ２２は、駆動トランジスタ６１の閾値電圧補償を行うためにドレイン電流を流すのに必要な電圧を駆動トランジスタ６１のソースゲート間に印加する初期化期間である。
【００８３】
具体的には、図４Ｂの画素回路６０の動作状態に示されるように、時刻ｔ１において、走査線駆動回路３は、Ｓｃａｎ線７２とＥｎａｂｌｅ線７５の電圧レベルをＬＯＷに維持し、Ｉｎｉｔ線７４の電圧レベルをＨＩＧＨに維持しつつ、Ｒｅｆ線７３の電圧レベルをＬＯＷからＨＩＧＨに変化させる。すなわち、時刻ｔ１において、スイッチ６２及びイネーブルスイッチ６５は非導通状態（オフ状態）、かつ、スイッチ６４が導通状態（オン状態）のままで、スイッチ６３が導通状態（オン状態）にされる。
【００８４】
これにより、節点Ａの電位が基準電圧電源線６８の電圧ＶＲＥＦに設定される。ここで、スイッチ６４が導通状態であるから、節点Ｂの電位は初期化電源線７１の電圧ＶＩＮＩに設定されている。すなわち、駆動トランジスタ６１は、基準電圧電源線６８の電圧ＶＲＥＦ及び初期化電源線７１の電圧ＶＩＮＩが印加される。
【００８５】
なお、期間Ｔ２２は、節点Ａおよび節点Ｂの電位が、所定電位になるまでの長さ（時間）に設定される。
【００８６】
また、上述したように、駆動トランジスタ６１のゲートソース間電圧は、閾値補正動作を行うのに必要な初期ドレイン電流を確保できる電圧に設定されることが必要である。そのため、基準電圧電源線６８の電圧ＶＲＥＦと初期化電源線７１の電圧ＶＩＮＩの電位差は駆動トランジスタ６１の最大閾値電圧よりも大きな電圧に設定される。また、電圧ＶＲＥＦ及び電圧ＶＩＮＩは、ＥＬ素子６６に電流が流れないように、電圧ＶＩＮＩ＜電圧ＶＥＬ＋ＥＬ素子６６の順方向電流閾値電圧、および、ＶＲＥＦ＜電圧ＶＥＬ＋ＥＬ素子６６の順方向電流閾値電圧＋駆動トランジスタ６１の閾値電圧、となるように設定される。
【００８７】
（期間Ｔ２３）
図３に示す時刻ｔ２〜時刻ｔ３の期間Ｔ２３は、スイッチ６４とイネーブルスイッチ６５とが同時に導通状態とならないようにするための期間である。
【００８８】
より具体的には、図４Ｃの画素回路６０の動作状態に示されるように、時刻ｔ２において、走査線駆動回路３は、Ｓｃａｎ線７２とＥｎａｂｌｅ線７５の電圧レベルをＬＯＷに維持し、Ｒｅｆ線７３の電圧レベルをＨＩＧＨに維持しつつ、Ｉｎｉｔ線７４の電圧レベルをＨＩＧＨからＬＯＷに変化させる。すなわち、時刻ｔ２において、スイッチ６２及びイネーブルスイッチ６５は非導通状態（オフ状態）、かつ、スイッチ６３が導通状態（オン状態）のままで、スイッチ６４が非導通状態（オフ状態）にされる。
【００８９】
このように、Ｉｎｉｔ線７４の動作によりスイッチ６４を非導通とする期間Ｔ２３を設けることにより、期間Ｔ２３がなければスイッチ６４とイネーブルスイッチ６５とが同時に導通状態となり、イネーブルスイッチ６５、駆動トランジスタ６１、および、スイッチ６４を介して、ＥＬアノード電源線６９と初期化電源線７１との間に貫通電流が流れてしまうのを防止することができる。
【００９０】
なお、この時の貫通電流は、駆動トランジスタ６１が閾値補償動作を行うのに十分な電流となるため、駆動トランジスタ６１の閾値電圧が小さい場合には最高階調以上の電流が流れることも想定される。
【００９１】
ＥＬアノード電源線６９は、発光期間においてＥＬ素子６６に流れる電流に対応して、電圧降下が少ないように太く配線されているため、期間Ｔ２３での貫通電流があっても、電圧変動の影響が少ない。一方、初期化電源線７１については、節点Ｂを所定電位に充電できればよく、電流が必要でない配線のため、ＥＬアノード電源線６９ほど太く配線されない。しかし、貫通電流が発生すると、ＥＬアノード電源線６９の配線抵抗により電圧降下がおき、電圧降下量が大きくなることから、節点Ｂの所定の電位が印加できなくなる場合も考えられる。初期化電源線７１の配線幅を太くすればよいが、配線幅を太くしないで良い方法として、本開示のように期間Ｔ２３を設ける（挿入する）方法がある。期間Ｔ２３を挿入する（設ける）ことにより、上述したように、初期化電源線７１に流れる電流を少なくすることができるので、細い配線であっても節点Ｂに所定電圧を印加することができる。
【００９２】
（期間Ｔ２４：閾値補償期間）
次に、図３の時刻ｔ３〜時刻ｔ４の期間Ｔ２４は、駆動トランジスタ６１の閾値電圧を補償する閾値補償期間である。
【００９３】
具体的には、図４Ｄの画素回路６０の動作状態に示されるように、時刻ｔ３において、走査線駆動回路３は、Ｓｃａｎ線７２およびＩｎｉｔ線７４の電圧レベルをＬＯＷ、Ｒｅｆ線７３の電圧レベルをＨＩＧＨに維持し、Ｅｎａｂｌｅ線７５の電圧レベルをＬＯＷからＨＩＧＨに変化させる。すなわち、時刻ｔ３において、スイッチ６２およびスイッチ６４は非導通状態（オフ状態）に、かつ、スイッチ６３は導通状態（オン状態）に維持されつつ、イネーブルスイッチ６５が導通状態（オン状態）にされる。
【００９４】
ここで、電圧は、初期化期間（期間Ｔ２２）で上述したように設定されているので、ＥＬ素子６６には電流が流れない。駆動トランジスタ６１は、ＥＬアノード電源線６９の電圧ＶＴＦＴによりドレイン電流が供給されるが、それとともに駆動トランジスタ６１のソース電位が変化する。言い換えると、駆動トランジスタ６１は、ＥＬアノード電源線６９の電圧ＶＴＦＴにより供給されるドレイン電流が０となる点まで駆動トランジスタ６１のソース電位が変化する。
【００９５】
このように、駆動トランジスタ６１のゲート電極に基準電圧電源線６８の電圧ＶＲＥＦを入力した状態で、イネーブルスイッチ６５を導通状態（オン状態）にすると、駆動トランジスタ６１の閾値補償動作を開始することができる。
【００９６】
そして、期間Ｔ２４の終了時（時刻ｔ４）には、節点Ａと節点Ｂとの電位差（駆動トランジスタ６１のゲートソース間電圧）は駆動トランジスタ６１の閾値に相当する電位差となっており、この電圧は蓄積容量６７に保持（記憶）される。
【００９７】
（期間Ｔ２５）
図３に示す時刻ｔ４〜時刻ｔ５の期間Ｔ２５は、閾値補償動作を終了させるための期間である。
【００９８】
より具体的には、図４Ｅの画素回路６０の動作状態に示されるように、走査線駆動回路３は、Ｓｃａｎ線７２およびＩｎｉｔ線７４の電圧レベルをＬＯＷ、Ｒｅｆ線７３の電圧レベルをＨＩＧＨに維持し、Ｅｎａｂｌｅ線７５の電圧レベルをＨＩＧＨからＬＯＷに変化させる。すなわち、時刻ｔ４において、スイッチ６２およびスイッチ６４は非導通状態（オフ状態）に、かつ、スイッチ６３は導通状態（オン状態）に維持されつつ、イネーブルスイッチ６５が非導通状態（オフ状態）にされる。
【００９９】
このようにして、Ｅｎａｂｌｅ線７５の動作によりイネーブルスイッチ６５を非導通とする期間Ｔ２５を設けることにより、駆動トランジスタ６１経由で、ＥＬアノード電源線６９から節点Ｂへの電流の供給をなくすことができ、閾値補償動作を確実に終了させてから次の動作を行うことができる。
【０１００】
（期間Ｔ２６）
図３に示す時刻ｔ５〜時刻ｔ６の期間Ｔ２６は、スイッチ６３を非導通状態（オフ状態）にすることで、Ｄａｔａ線７６を介して供給されたデータ信号電圧と基準電圧電源線６８の電圧ＶＲＥＦとが同時に節点Ａに印加されるのを防止する期間である。
【０１０１】
具体的には、図４Ｆの画素回路６０の動作状態に示されるように、時刻ｔ５において、走査線駆動回路３は、Ｓｃａｎ線７２とＩｎｉｔ線７４とＥｎａｂｌｅ線７５との電圧レベルをＬＯＷに維持しつつ、Ｒｅｆ線７３の電圧レベルをＨＩＧＨからＬＯＷに変化させる。すなわち、時刻ｔ５において、スイッチ６２、スイッチ６４及びイネーブルスイッチ６５は非導通状態（オフ状態）のままで、スイッチ６３が非導通状態（オフ状態）にされる。
【０１０２】
このように、Ｒｅｆ線７３の動作によりスイッチ６３をさらに非導通とし、スイッチ６２およびスイッチ６３が非導通状態（オフ状態）となる期間Ｔ２６を設けることで、Ｄａｔａ線７６を介してスイッチ６２から供給されるデータ信号電圧と、基準電圧電源線６８の電圧ＶＲＥＦとが節点Ａに同時に印加されるのを防止することができる。
【０１０３】
なお、スイッチ６３とイネーブルスイッチ６５とを同時に非導通状態（オフ状態）にし、期間Ｔ２５および期間Ｔ２６は一つにまとめてもよい。
【０１０４】
期間Ｔ２５および期間Ｔ２６と２段階にわける場合には、以下に説明する利点がある。すなわち、期間Ｔ２５および期間Ｔ２６を設けることで、駆動トランジスタ６１のゲート電位である節点Ａの電位が不定となる期間をなるべく短くし、不定期間中で発生する恐れのある電位変動を抑え、映像信号に基づいた表示がより正確にできる。
【０１０５】
また、階調表示は期間Ｔ２６の最後（時刻ｔ６）の節点Ａの電位と、Ｄａｔａ線７６で入力されるデータ信号電圧（映像信号）の書き込み完了時（時刻ｔ２７）の節点Ａの電位との電位差によって行われるため、期間Ｔ２６における節点Ａの電位変動は少ないほうが好ましい。理想的には、期間Ｔ２４において節点Ａに基準電圧電源線６８の電圧ＶＲＥＦが印加され、期間Ｔ２５においては節点Ａの電位が保持されることから、電位差（映像信号電圧−電圧ＶＲＥＦ）に基づいてＥＬ素子６６の表示輝度が決まる。
【０１０６】
なお、（映像信号電圧−電圧ＶＲＥＦ）の電位差を正確に反映させるには、期間Ｔ２６はなるべく短い方がよい。
【０１０７】
また、Ｅｎａｂｌｅ線７５に接続されるイネーブルスイッチ６５は図４Ｆ（図２）に示すように駆動トランジスタ６１のドレイン側に接続されている。イネーブルスイッチ６５をｎ型トランジスタで形成した場合、イネーブルスイッチ６５のオン抵抗は高くなりやすく、オン抵抗による電圧ドロップは、表示パネル６の消費電力に影響する。そのため、できる限りイネーブルスイッチ６５のオン抵抗を下げて形成する。一般的にはイネーブルスイッチ６５のチャネルサイズを大きくしたり、Ｅｎａｂｌｅ線７５のオン制御電圧を高くしたりするなどでオン抵抗を下げる方法が知られているが、いずれの方法であってもＥｎａｂｌｅ線７５の立下り時間を長くする方向となってしまう。
【０１０８】
そこで、本実施の形態では、Ｒｅｆ線７３に対して先にＥｎａｂｌｅ線７５を立ち下げる期間Ｔ２５を設けることにより、節点Ａの電圧が不安定となる期間を短くすることができる、つまり、立下り時間を短くすることができる。
【０１０９】
（期間Ｔ２７：書込期間）
次に、図３の時刻ｔ６〜時刻ｔ７の期間Ｔ２７は、Ｄａｔａ線７６から表示階調に応じた映像信号電圧（データ信号電圧）を画素回路６０にスイッチ６２を介して取り込み、蓄積容量６７に書き込む書込期間である。
【０１１０】
具体的には、図４Ｇの画素回路６０の動作状態に示されるように、時刻ｔ６において、走査線駆動回路３は、Ｉｎｉｔ線７４、Ｒｅｆ線７３及びＥｎａｂｌｅ線７５の電圧レベルをＬＯＷに維持しつつ、Ｓｃａｎ線７２の電圧レベルをＬＯＷからＨＩＧＨに変化させる。すなわち、時刻ｔ６において、スイッチ６３とスイッチ６４とイネーブルスイッチ６５は非導通状態（オフ状態）に維持されつつ、スイッチ６２が導通状態（オン状態）にされる。
【０１１１】
これにより、蓄積容量６７には、閾値補償期間で記憶された駆動トランジスタ６１の閾値電圧Ｖｔｈに加えて、映像信号電圧と基準電圧電源線６８の電圧ＶＲＥＦとの電圧差が、（ＥＬ素子６６の容量）／（ＥＬ素子６６の容量＋蓄積容量６７の容量）倍されて、記憶（保持）される。イネーブルスイッチ６５が非導通状態にあるため、駆動トランジスタ６１はドレイン電流を流さない。そのため、節点Ｂの電位は期間Ｔ２７の間で大きく変化することはない。
【０１１２】
大画面化（表示パネル６のサイズが大きくなる）、かつ、画素回路６０の数が増加するのに伴い、画素回路６０に映像信号を書き込むための期間（水平走査期間）が短くなる。大画面化に伴いＳｃａｎ線７２配線時定数も増加するため、水平走査期間の短縮とあわせて、所定の階調電圧を画素回路６０に書き込むことが難しくなる。
【０１１３】
そこで、本実施の形態では、図３に示すように、限られた時間で映像信号（データ信号電圧）を取り込むために、スイッチ６２を導通させる時間（期間Ｔ２７）を増加させている。また、本実施の形態では、Ｓｃａｎ線７２の波形なまりがあっても、所定の映像信号（データ信号電圧）がＤａｔａ線７６に入力される前にＳｃａｎ線７２が立ち上がりを完了させて、スイッチ６２が導通状態（オン状態）となるようにしている。これは期間Ｔ２７での節点Ｂ電位変動が大きく発生しないためである。
【０１１４】
これにより、Ｓｃａｎ線７２の負荷（配線時定数）が大きく、立ち上がりに時間がかかるような大画面、高画素数の表示パネル６であっても確実に書き込むことができる。
【０１１５】
なお、このように駆動させることから、Ｓｃａｎ線７２の配線幅をより細くすることもできる。その場合、配線幅を細くした分を蓄積容量６７の大きさ（容量）を拡大することに用いて、表示性能を上げるとしてもよい。
【０１１６】
表示性能は、蓄積容量６７が小さいと、駆動トランジスタ６１のドレインゲート間寄生容量と蓄積容量６７とＥＬ素子６６の容量が直列になっている関係から、ＥＬカソード電源線７０の変動により、蓄積容量６７に書き込まれている電荷量が変化するという問題が顕著となる。そのため、表示性能は、寄生容量と蓄積容量の比率が重要であり、蓄積容量／寄生容量＞＞１が好ましい。
【０１１７】
このように、期間Ｔ２７（書込期間）では、データ信号電圧（映像信号電圧）及び駆動トランジスタ６１の閾値電圧に応じた電圧が蓄積容量６７に記憶（保持）される。
【０１１８】
（期間Ｔ２８）
図３に示す時刻ｔ７〜時刻ｔ８の期間Ｔ２８は、スイッチ６２を確実に非導通にさせるための期間である。
【０１１９】
より具体的には、図４Ｈの画素回路６０の動作状態に示されるように、時刻ｔ７において、走査線駆動回路３は、Ｒｅｆ線７３とＩｎｉｔ線７４とＥｎａｂｌｅ線７５の電圧レベルをＬＯＷに維持しつつ、Ｓｃａｎ線７２の電圧レベルをＨＩＧＨからＬＯＷに変化させる。すなわち、時刻ｔ７において、スイッチ６３、スイッチ６４およびイネーブルスイッチ６５は非導通状態（オフ状態）のままで、スイッチ６２が非導通状態（オフ状態）にされる。
【０１２０】
これにより、続く期間Ｔ２９（発光期間）においてイネーブルスイッチ６５が導通状態（オン状態）にするまえにスイッチ６２を確実に非導通状態（オフ状態）にすることができる。
【０１２１】
期間Ｔ２８を設けず、イネーブルスイッチ６５とスイッチ６２とが同時に導通状態（オン状態）になってしまった場合、駆動トランジスタ６１のドレイン電流により、節点Ｂの電位が上昇する一方で、節点Ａの電位はデータ信号電圧となることから、駆動トランジスタ６１のソースゲート間電圧が小さくなってしまう。この場合には、所望の輝度に比べて少ない輝度で発光してしまうという問題となる。これを防止するため、本実施の形態では、期間Ｔ２８を設けてスイッチ６２が非導通であることを確保してから、続く期間Ｔ２９においてイネーブルスイッチ６５を導通状態にする。
【０１２２】
（期間Ｔ２９：発光期間）
次に、図３に示す時刻ｔ８〜時刻ｔ９の期間Ｔ２９は、発光期間である。
【０１２３】
具体的には、図４Ｉの画素回路６０の動作状態に示されるように、時刻ｔ８において、走査線駆動回路３は、Ｓｃａｎ線７２、Ｒｅｆ線７３及びＩｎｉｔ線７４の電圧レベルをＬＯＷに維持しつつ、Ｅｎａｂｌｅ線７５の電圧レベルをＬＯＷからＨＩＧＨに変化させる。すなわち、時刻ｔ８において、スイッチ６２、スイッチ６３及びスイッチ６４は非導通状態（オフ状態）に維持されつつ、イネーブルスイッチ６５が導通状態（オン状態）にされる。
【０１２４】
このように、イネーブルスイッチ６５を導通状態（オン状態）にさせることで、蓄積容量６７に蓄えられた電圧に応じて駆動トランジスタ６１にＥＬ素子６６に電流を供給しＥＬ素子６６を発光させることができる。
【０１２５】
（期間Ｔ３０）
図３に示す時刻ｔ９〜時刻ｔ０の期間Ｔ３０は、すべてのスイッチを非導通状態として、節点Ａおよび節点Ｂの電位を、期間Ｔ２１で必要な電圧に近い電圧まで変化させるための期間である。
【０１２６】
より具体的には、図４Ｊの画素回路６０の動作状態に示されるように、時刻ｔ９において、走査線駆動回路３は、Ｓｃａｎ線７２とＲｅｆ線７３とＩｎｉｔ線７４の電圧レベルをＬＯＷに維持しつつ、Ｅｎａｂｌｅ線７５の電圧レベルをＨＩＧＨからＬＯＷに変化させる。すなわち、時刻ｔ９において、スイッチ６２、スイッチ６３、スイッチ６４は非導通状態（オフ状態）のままで、さらにイネーブルスイッチ６５が非導通状態（オフ状態）にされる。
【０１２７】
このようにすることで、期間Ｔ２９と期間Ｔ２１の間に期間Ｔ３０を設けることで、電源線による電流の充放電なしに、節点Ａおよび節点Ｂの電位を、期間Ｔ２１で必要な電圧に近い電圧まで変化させることができる。
【０１２８】
より具体的には、節点Ｂは、期間Ｔ３０において、ＥＬカソード電源線７０の電圧ＶＥＬ＋ＥＬ素子６６の閾値電圧に収束する。また、節点Ａは、期間Ｔ３０において、節点Ｂの電圧＋蓄積容量６７に記憶された電圧となる。
【０１２９】
つまり、期間Ｔ２１の開始時点（時刻ｔ０）では、期間Ｔ２９の終了時点（時刻ｔ９）に比べ、ＥＬ素子６６の発光時電圧―閾値電圧分だけ低くできる。
【０１３０】
この電位低下により、期間Ｔ２１での初期化電源線７１の電圧ＶＩＮＩと基準電圧電源線６８の電圧ＶＲＥＦによる充放電作業の負荷が軽くなる。
【０１３１】
以上のようなシーケンスにより、画素回路６０は、階調表示を行う。
【０１３２】
なお、表示パネル制御回路２は、表示パネル６を構成する他の画素回路６０についても、同様の駆動方法を線順次に行う。
【０１３３】
以上、実施の形態によれば、表示パネルのサイズが大きい場合でも高精度な画像表示を可能とする駆動方法および表示装置を実現することができる。
【０１３４】
より具体的には、例えば、表示パネル制御回路２は、複数の画素回路６０の各々において，イネーブルスイッチ６５（第１スイッチ）およびスイッチ６２（第３スイッチ）が非導通、かつ、スイッチ６３（第２スイッチ）およびスイッチ６４（第４スイッチ）が導通に切り換えられて駆動トランジスタ６１が初期化される期間Ｔ２２（初期化期間）を実行する。また、表示パネル制御回路２は、イネーブルスイッチ６５（第１スイッチ）およびスイッチ６３（第２スイッチ）が導通、かつ、スイッチ６２（第３スイッチ）およびスイッチ６４（第４スイッチ）が非導通に切り換えられて駆動トランジスタ６１の閾値電圧が補償される期間Ｔ２４（閾値電圧補償期間）を実行する。
【０１３５】
また、例えば、表示パネル制御回路２は、複数の画素回路６０の各々において、期間Ｔ２２（初期化期間）の前にスイッチ６４（第４スイッチ）のみ導通に切り換えることで期間Ｔ２１を開始させ、スイッチ６３（第２スイッチ）を導通に切り換えることで期間Ｔ２１に続く期間Ｔ２２（初期化期間）を開始させ、期間Ｔ２１は、期間Ｔ２４（閾値電圧補償期間）よりも長くなるよう制御する。
【０１３６】
また、例えば、表示パネル制御回路２は、複数の画素回路６０の各々において、期間Ｔ２１の前にイネーブルスイッチ６５（第１スイッチ）を非導通に切り換えることで、ＥＬ素子６６を発光させる期間を終了させて、イネーブルスイッチ６５（第１スイッチ）、スイッチ６３（第２スイッチ）、スイッチ６２（第３スイッチ）およびスイッチ６４（第４スイッチ）が非導通に切り換えられた後の期間Ｔ３０を開始し、スイッチ６４（第４スイッチ）を導通に切り換えることで期間Ｔ３０に続く期間Ｔ２１を開始する。
【０１３７】
また、表示パネル制御回路２は、複数の画素回路６０の各々において、期間Ｔ２４（閾値電圧補償期間）内で、イネーブルスイッチ６５（第１スイッチ）を非導通に切り換えることで、期間Ｔ２４（閾値電圧補償期間）を終了させて期間Ｔ２４（閾値電圧補償期間）に続く期間Ｔ２５を開始し、期間Ｔ２５の終了後に、スイッチ６２（第３スイッチ）が導通に、かつ、イネーブルスイッチ６５（第１スイッチ）、スイッチ６３（第２スイッチ）およびスイッチ６４（第４スイッチ）が非導通に切り換えられた後の期間であって蓄積容量６７に電圧を書き込む期間Ｔ２７（書込期間）を開始する。
【０１３８】
また、例えば、表示パネル制御回路２は、複数の画素回路６０の各々において、期間Ｔ２５内で、スイッチ６３（第２スイッチ）を非導通に切り換えることで、期間Ｔ２５を終了させて期間Ｔ２５に続く期間Ｔ２６を開始し、期間Ｔ２６内で、スイッチ６２（第３スイッチ）を導通に切り換えることで、期間Ｔ２６を終了させて期間Ｔ２６に続く期間Ｔ２７（書込期間）を開始する。
【０１３９】
以上のように、本発明によれば、表示パネルのサイズが大きい場合でも高精度な画像表示を可能とする駆動方法および表示装置を実現することができる。
【０１４０】
以上、本発明の一つまたは複数の態様に係る表示装置およびその駆動方法について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の一つまたは複数の態様の範囲内に含まれてもよい。
【０１４１】
なお、本発明において、スイッチ６２〜スイッチ６４、イネーブルスイッチ６５および駆動トランジスタ６１を構成する薄膜トランジスタ（ＴＦＴ）はｎ型であってもｐ型であっても、両方の組み合わせであってもよい。また、薄膜トランジスタのチャネル層は、アモルファスシリコン、微結晶シリコン、ポリシリコン、酸化物半導体および有機半導体などのうちのいずれかで形成されていてもよい。
【０１４２】
また、ＥＬ素子６６は、典型的には有機発光素子であるが、電流に応じて発光強度が変化するデバイスであればどんな電流−光変換デバイスでもよい。
【産業上の利用可能性】
【０１４３】
本発明は、表示装置およびその駆動方法に利用でき、特に、例えば図８に示されるようなテレビなどのＦＰＤ表示装置に利用することができる。
【符号の説明】
【０１４４】
１    表示装置
２    表示パネル制御回路
３    走査線駆動回路
５    データ線駆動回路
６、６Ａ    表示パネル
３０、３２、３３    フレキ部分
３１、３１Ａ、３１Ｂ    ドライバＩＣ
６０    画素回路
６１    駆動トランジスタ
６２、６３、６４    スイッチ
６５    イネーブルスイッチ
６６    ＥＬ素子
６７    蓄積容量
６８    基準電圧電源線
６９    ＥＬアノード電源線
７０    ＥＬカソード電源線
７１    初期化電源線
７２    Ｓｃａｎ線
７３    Ｒｅｆ線
７４    Ｉｎｉｔ線
７５    Ｅｎａｂｌｅ線
７６    Ｄａｔａ線
【図１】
2015029422.tif 000003
【図２】
2015029422.tif 000004
【図３】
2015029422.tif 000005
【図４Ａ】
2015029422.tif 000006
【図４Ｂ】
2015029422.tif 000007
【図４Ｃ】
2015029422.tif 000008
【図４Ｄ】
2015029422.tif 000009
【図４Ｅ】
2015029422.tif 000010
【図４Ｆ】
2015029422.tif 000011
【図４Ｇ】
2015029422.tif 000012
【図４Ｈ】
2015029422.tif 000013
【図４Ｉ】
2015029422.tif 000014
【図４Ｊ】
2015029422.tif 000015
【図５】
2015029422.tif 000016
【図６】
2015029422.tif 000017
【図７】
2015029422.tif 000018
【図８】
2015029422.tif 000019
【手続補正書】
【提出日】平成28年12月14日(2016.12.14)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
マトリクス状に配置された複数の表示画素を有する表示装置の駆動方法であって、
前記複数の表示画素の各々は、
発光素子と、
電圧を保持するための蓄積容量と、
ゲート電極が前記蓄積容量の第１電極と導通し、ソース電極が前記蓄積容量の第２電極および前記発光素子のアノードと導通している、駆動トランジスタと、
第１電源線と前記駆動トランジスタのドレイン電極との導通および非導通を切り換える第１スイッチと、
第２電源線と前記蓄積容量の前記第１電極との導通および非導通を切り換える第２スイッチと、
データ信号電圧を供給するための信号線と前記蓄積容量の前記第１電極との導通および非導通を切り換える第３スイッチと、
前記蓄積容量の前記第２電極と第４電源線との導通および非導通を切り換える第４スイッチと、を備え、
前記複数の表示画素の各々は、
前記第１スイッチおよび前記第３スイッチを非導通、かつ、前記第２スイッチおよび前記第４スイッチを導通に切り換えた後の期間であって前記駆動トランジスタを初期化する初期化期間と、前記第１スイッチおよび前記第２スイッチを導通、かつ、前記第３スイッチおよび前記第４スイッチを非導通に切り換えた後の期間であって前記駆動トランジスタの閾値電圧を補償する閾値電圧補償期間とを有し、
前記複数の表示画素の各々において、
前記初期化期間前に前記第１スイッチ、前記第２スイッチ、前記第３スイッチおよび前記第４スイッチのうち前記第４スイッチのみ導通に切り換えることで第１期間を開始し、前記第２スイッチを導通に切り換えることで前記第１期間に続く前記初期化期間を開始し、
前記第１期間は、前記閾値電圧補償期間よりも長く、前記閾値電圧補償期間の１．６〜４倍の長さであり、前記蓄積容量の前記第２電極の電位を前記第２電源線の電圧近傍の電圧まで低下させる、
駆動方法。
【請求項２】
前記第４電源線は、前記第１電源線および前記第２電源線と直交する方向に配置されている、
請求項１に記載の駆動方法。
【請求項３】
前記複数の表示画素の各々において、
前記第１期間前に前記第１スイッチを非導通に切り換えることで、前記発光素子を発光させる期間を終了させて、前記第１スイッチ、前記第２スイッチ、前記第３スイッチおよび前記第４スイッチが非導通に切り換えられた第２期間を開始し、
前記第４スイッチを導通に切り換えることで前記第２期間に続く前記第１期間を開始する、
請求項１または２に記載の駆動方法。
【請求項４】
前記第１スイッチ、前記第２スイッチ、前記第３スイッチ、前記第４スイッチおよび前記駆動トランジスタは、Ｎチャンネル薄膜トランジスタである、
請求項１〜３のいずれか１項に記載の駆動方法。
【請求項５】
マトリクス状に配置された複数の表示画素を有する表示装置であって、
前記複数の表示画素の各々は、
発光素子と、
電圧を保持するための蓄積容量と、
ゲート電極が前記蓄積容量の第１電極と導通し、ソース電極が前記蓄積容量の第２電極および前記発光素子のアノードと導通している、駆動トランジスタと、
第１電源線と前記駆動トランジスタのドレイン電極との導通および非導通を切り換える第１スイッチと、
第２電源線と前記蓄積容量の前記第１電極との導通および非導通を切り換える第２スイッチと、
データ信号電圧を供給するための信号線と前記蓄積容量の前記第１電極との導通および非導通を切り換える第３スイッチと、
前記蓄積容量の前記第２電極と第４電源線との導通および非導通を切り換える第４スイッチと、
前記第１スイッチおよび前記第３スイッチが非導通、かつ、前記第２スイッチおよび前記第４スイッチが導通に切り換えられて前記駆動トランジスタが初期化される初期化期間と、前記第１スイッチおよび前記第２スイッチが導通、かつ、前記第３スイッチおよび前記第４スイッチが非導通に切り換えられて前記駆動トランジスタの閾値電圧が補償される閾値電圧補償期間とを実行する制御部とを備え、
前記第４電源線は、前記第１電源線および前記第２電源線と直交する方向に配置されており、
前記制御部は、さらに、
前記複数の表示画素の各々において、前記初期化期間前に前記第４スイッチのみ導通に切り換えることで第１期間を開始させ、前記第２スイッチを導通に切り換えることで前記第１期間に続く前記初期化期間を開始させ、前記第１期間は、前記閾値電圧補償期間よりも長く、前記閾値電圧補償期間の１．６〜４倍の長さになるよう制御することで、前記蓄積容量の前記第２電極の電位を前記第２電源線の電圧近傍の電圧まで低下させる、
表示装置。
【国際調査報告】
2015029422.tif 000020
2015029422.tif 000021