(57)【要約】【課題】信号品質の劣化をより抑えることを可能にする。【解決手段】一端が任意の装置内に配設される実装基板（１４）上の配線パターン（１５）に接続され、装置の内部及び外部に信号を伝送する信号ピン（１１）と、信号ピン（１１）が実装基板（１４）に向かって延伸される領域に渡って信号ピン（１１）を覆うように導電体によって形成され、実装基板（１４）上でグラウンド電位に接地されるシェル（１３）と、を備える、コネクタを提供する。
2014174941.tif 000002
【特許請求の範囲】
【請求項１】
一端が任意の装置内に配設される実装基板上の配線パターンに接続され、前記装置の内部及び外部に信号を伝送する信号ピンと、
前記信号ピンが前記実装基板に向かって延伸される領域に渡って、前記信号ピンを覆うように導電体によって形成され、前記実装基板上でグラウンド電位に接地されるシェルと、
を備える、コネクタ。
【請求項２】
前記シェルは、前記実装基板上の複数の接地位置でグラウンド電位に接地し、
前記接地位置は、前記信号ピンと前記配線パターンとの接続位置に対応する領域に対して、前記実装基板上において前記配線パターンが引き出される方向の一部領域及び当該方向とは逆の方向の一部領域を含む、
請求項１に記載のコネクタ。
【請求項３】
前記シェルは、前記実装基板上の複数の接地位置でグラウンド電位に接地し、
複数の前記信号ピンのうちの一部の前記信号ピンは差動信号を伝送し、
前記シェルの複数の前記接地位置は、差動信号を伝送する前記信号ピンと前記配線パターンとの接続位置に対応する領域を挟む位置を含む、
請求項２に記載のコネクタ。
【請求項４】
前記実装基板上において前記配線パターンが引き出される方向における前記接地位置の接地面積は、当該方向とは逆の方向における前記接地位置の接地面積よりも小さい、
請求項３に記載のコネクタ。
【請求項５】
前記シェルの複数の前記接地位置は、差動信号を伝送する一群の前記信号ピンと前記配線パターンとの接続位置に対応する領域を挟む位置を含む、
請求項４に記載のコネクタ。
【請求項６】
前記コネクタ内に、
第１の方向に延伸される前記信号ピンが一方の面に形成される基板と、
前記基板の、前記信号ピンが形成される面とは逆側の面に形成され、グラウンド電位を有する導電体層と、
を更に備える、
請求項１に記載のコネクタ。
【請求項７】
複数の前記信号ピンを備え、
複数の前記信号ピンのうち、差動信号が伝送され、隣接して延設される１対の前記信号ピンの間隔は、当該１対の前記信号ピンと隣接する他の前記信号ピンとの間隔よりも小さい、
請求項６に記載のコネクタ。
【請求項８】
前記シェルは、前記信号ピン及び前記基板を覆うように形成され、前記第１の方向に、外部に対して開放される開放面を有し、
前記導電体層は、グラウンド電位を有する前記シェルと電気的に接続される、
請求項６に記載のコネクタ。
【請求項９】
前記導電体層は、前記シェルの少なくとも一部を構成する、
請求項８に記載のコネクタ。
【請求項１０】
前記基板上には、グラウンド電位を有するガードラインが、前記信号ピンを挟む位置に、前記信号ピンと略平行に更に延設される、
請求項６に記載のコネクタ。
【請求項１１】
前記信号ピンは、前記コネクタの、前記コネクタと対となる他のコネクタと嵌合する嵌合部において、略等しい配線間隔を有して延設される、
請求項１に記載のコネクタ。
【請求項１２】
複数の前記信号ピンを備え、
複数の前記信号ピンのうち、電源用信号が印加される電源用信号ピンの前記第１の方向と略垂直な切断面における断面積は、前記電源用信号ピン以外の前記信号ピンの断面積よりも大きく形成される、
請求項１に記載のコネクタ。
【請求項１３】
前記基板上には、前記信号ピンにおける信号の伝送に作用するデバイスが搭載される、
請求項６に記載のコネクタ。
【請求項１４】
前記デバイスは、
前記信号ピンによって伝送される信号のＡＣ伝送とＤＣ伝送とを変換するＡＣ／ＤＣ変換回路、
前記信号ピンによって伝送される信号の特性に関する情報を保持するレジスタ、及び、前記レジスタによって保持される情報を前記コネクタを介して接続される任意の装置に通知するための通信回路、並びに、
前記信号ピンの少なくともいずれかに電源電圧を供給するバッテリ、
の少なくともいずれかである、
請求項１３に記載のコネクタ。
【請求項１５】
一端が任意の装置内に配設される実装基板上の配線パターンに接続され、前記装置の内部及び外部に信号を伝送する信号ピンと、
前記信号ピンが前記実装基板に向かって延伸される領域に渡って、前記信号ピンを覆うように導電体によって形成され、前記実装基板上でグラウンド電位に接地されるシェルと、
を有する、コネクタ、
を備え、
前記コネクタを介して任意の装置に対して信号を送信する、データ送信装置。
【請求項１６】
前記コネクタ内に、
第１の方向に延伸される前記信号ピンが一方の面に形成される基板と、
前記基板の、前記信号ピンが形成される面とは逆側の面に形成され、グラウンド電位を有する導電体層と、
を更に有する、請求項１５に記載のデータ送信装置。
【請求項１７】
一端が任意の装置内に配設される実装基板上の配線パターンに接続され、前記装置の内部及び外部に信号を伝送する信号ピンと、
前記信号ピンが前記実装基板に向かって延伸される領域に渡って、前記信号ピンを覆うように導電体によって形成され、前記実装基板上でグラウンド電位に接地されるシェルと、
を有する、コネクタ、
を備え、
前記コネクタを介して任意の装置から送信される信号を受信する、データ受信装置。
【請求項１８】
前記コネクタ内に、
第１の方向に延伸される前記信号ピンが一方の面に形成される基板と、
前記基板の、前記信号ピンが形成される面とは逆側の面に形成され、グラウンド電位を有する導電体層と、
を更に有する、請求項１７に記載のデータ受信装置。
【請求項１９】
一端が任意の装置内に配設される実装基板上の配線パターンに接続され、前記装置の内部及び外部に信号を伝送する信号ピンと、
前記信号ピンが前記実装基板に向かって延伸される領域に渡って、前記信号ピンを覆うように導電体によって形成され、前記実装基板上でグラウンド電位に接地されるシェルと、
を有する、コネクタ、
を介して任意の装置に対して信号を送信する、データ送信装置と、
前記コネクタを介して、任意の装置から送信される信号を受信する、データ受信装置と、
を備える、データ送受信システム。
【請求項２０】
前記コネクタ内に、
第１の方向に延伸される前記信号ピンが一方の面に形成される基板と、
前記基板の、前記信号ピンが形成される面とは逆側の面に形成され、グラウンド電位を有する導電体層と、
を更に有する、請求項１９に記載のデータ送受信システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、コネクタ、データ送信装置、データ受信装置及びデータ送受信システムに関する。
【背景技術】
【０００２】
近年の情報化社会の発展に伴い、ＰＣ（Ｐｅｒｓｏｎａｌ  Ｃｏｍｐｕｔｅｒ）やサーバ等の情報処理装置において扱われる情報量（データ量、信号量）は、爆発的に増加している。このようなデータ量の増加に伴い、装置間でのデータの送受信（伝送）に関して、より多くのデータをより高速に伝送する必要性が増している。【０００３】
しかし、データ伝送量の増加及びデータ伝送速度の高速化は、一般的に、データ伝送過程における信号品質の劣化を引き起こす。そのため、装置間でのデータの伝送においては、このような信号品質の劣化を抑える技術が求められている。【０００４】
例えば、特許文献１には、デジタル信号を伝送するためのＨＤＭＩ（Ｈｉｇｈ  Ｄｅｆｉｎｉｔｉｏｎ  Ｍｕｌｔｉｍｅｄｉａ  Ｉｎｔｅｒｆａｃｅ）（登録商標）規格に対応したコネクタについて、当該コネクタが接続される基板のコネクタ実装部において基板の厚さの変更等によって当該コネクタ実装部の特性インピーダンスを調整することにより、信号品質の劣化を抑える技術が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−１２９６４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
一方、近年、コネクタ及びケーブルを介した装置間でのデータの伝送においては、データ伝送速度の更なる高速化に伴い、コネクタ内やケーブル内に延設される信号ピンが信号を伝送する際に生じる電磁波の影響が無視できないものとなっている。このような電磁波による電磁妨害（ＥＭＩ：Ｅｌｅｃｔｒｏ−Ｍａｇｎｅｔｉｃ  Ｉｎｔｅｒｆｅｒｅｎｃｅ）は、データ伝送における信号品質を劣化させるだけでなく、装置の他の機能の誤作動を引き起こす可能性がある。例えば、無線通信機能を備える装置においては、電磁波によって当該無線通信機能の正常な動作が妨げられ、通信機能の劣化につながる恐れがある。特許文献１に記載の技術では、ＥＭＩについては十分な対策が取られておらず、信号品質の劣化を抑える技術としては不十分である可能性があった。【０００７】
そこで、本開示では、信号品質の劣化をより抑えることが可能な、新規かつ改良されたコネクタ、データ受信装置、データ送信装置及びデータ送受信システムを提案する。
【課題を解決するための手段】
【０００８】
本開示によれば、一端が任意の装置内に配設される実装基板上の配線パターンに接続され、前記装置の内部及び外部に信号を伝送する信号ピンと、前記信号ピンが前記実装基板に向かって延伸される領域に渡って、前記信号ピンを覆うように導電体によって形成され、前記実装基板上でグラウンド電位に接地されるシェルと、を備える、コネクタが提供される。【０００９】
また、本開示によれば、一端が任意の装置内に配設される実装基板上の配線パターンに接続され、前記装置の内部及び外部に信号を伝送する信号ピンと、前記信号ピンが前記実装基板に向かって延伸される領域に渡って、前記信号ピンを覆うように導電体によって形成され、前記実装基板上でグラウンド電位に接地されるシェルと、を有する、コネクタ、を備え、前記コネクタを介して任意の装置に対して信号を送信する、データ送信装置が提供される。【００１０】
また、本開示によれば、一端が任意の装置内に配設される実装基板上の配線パターンに接続され、前記装置の内部及び外部に信号を伝送する信号ピンと、前記信号ピンが前記実装基板に向かって延伸される領域に渡って、前記信号ピンを覆うように導電体によって形成され、前記実装基板上でグラウンド電位に接地されるシェルと、を有する、コネクタ、を備え、前記コネクタを介して任意の装置から送信される信号を受信する、データ受信装置が提供される。【００１１】
また、本開示によれば、一端が任意の装置内に配設される実装基板上の配線パターンに接続され、前記装置の内部及び外部に信号を伝送する信号ピンと、前記信号ピンが前記実装基板に向かって延伸される領域に渡って、前記信号ピンを覆うように導電体によって形成され、前記実装基板上でグラウンド電位に接地されるシェルと、を有する、コネクタ、を介して任意の装置に対して信号を送信する、データ送信装置と、前記コネクタを介して、任意の装置から送信される信号を受信する、データ受信装置と、を備える、データ送受信システムが提供される。【００１２】
本開示によれば、シェルが、信号ピンが装置内の実装基板に向かって延伸される領域に渡って信号ピンを覆うように形成され、実装基板上でグラウンド電位に接地される。従って、信号ピンに対する遮蔽効果がもたらされ、信号ピンに伝送される信号について外乱等による信号品質の劣化が抑制される。また、シェルのあらゆる部位に対して、シェルに生じた誘導電流を実装基板に逃がすパスが形成されるため、ＥＭＩが抑制され、信号ピンに伝送される信号の品質の劣化を更に抑えることが可能となる。
【発明の効果】
【００１３】
以上説明したように本開示によれば、信号品質の劣化をより抑えることが可能となる。
【図面の簡単な説明】
【００１４】
【図１】一般的なＴｙｐｅＡ、ＴｙｐｅＤのＨＤＭＩコネクタにおけるピン配置を示す概略図である。
【図２Ａ】一般的なＴｙｐｅＡ、ＴｙｐｅＤのレセプタクル側ＨＤＭＩコネクタを、ｙ軸とｚ軸とによって規定される平面であって、かつ、信号ピンを通る平面で切断した場合の一構造例を示す断面図である。
【図２Ｂ】一般的なＴｙｐｅＡ、ＴｙｐｅＤのレセプタクル側ＨＤＭＩコネクタの、ｘ軸とｙ軸とによって規定される平面であって、かつ、図２ＡにおけるＩ−Ｉ断面に対応する断面図である。
【図２Ｃ】図２Ａに示す一般的なＴｙｐｅＡ、ＴｙｐｅＤのレセプタクル側ＨＤＭＩコネクタを、ｙ軸の正方向から見た様子を示す概略図である。
【図３Ａ】一般的なＴｙｐｅＡ、ＴｙｐｅＤのＨＤＭＩコネクタのレセプタクル側コネクタにおけるＥＭＩについて説明するための説明図である。
【図３Ｂ】一般的なＴｙｐｅＡ、ＴｙｐｅＤのＨＤＭＩコネクタのレセプタクル側コネクタにおけるＥＭＩについて説明するための説明図である。
【図４Ａ】本実施形態に係るレセプタクル側コネクタを、ｙ−ｚ平面であって、かつ、信号ピンを通る平面で切断した場合の一構造例を示す断面図である。
【図４Ｂ】本実施形態に係るレセプタクル側コネクタの、ｘ−ｙ平面であって、かつ、図４ＡにおけるＩＩＩ−ＩＩＩ断面に対応する断面図である。
【図４Ｃ】図４Ａに示す本実施形態に係るレセプタクル側コネクタを、ｙ軸の正方向から見た様子を示す概略図である。
【図５Ａ】本実施形態に係るレセプタクル側コネクタ１におけるＥＭＩの抑制効果について説明するための説明図である。
【図５Ｂ】本実施形態に係るレセプタクル側コネクタ１におけるＥＭＩの抑制効果について説明するための説明図である。
【図５Ｃ】一般的なＴｙｐｅＡのＨＤＭＩコネクタ及び第１の実施形態に係るレセプタクル側コネクタについて、ＥＭＩ特性をシミュレーションした結果を示すグラフである。
【図６Ａ】一般的なＴｙｐｅＡ、ＴｙｐｅＤのＨＤＭＩコネクタにおける高速差動信号を伝送するピン配置を示す概略図である。
【図６Ｂ】ＴｙｐｅＡ、ＴｙｐｅＤのＨＤＭＩコネクタにおける、新たに高速差動データラインが増加されたピン配置の一例を示す概略図である。
【図７Ａ】一般的なＴｙｐｅＣのＨＤＭＩコネクタにおける高速差動信号を伝送するピン配置を示す概略図である。
【図７Ｂ】ＴｙｐｅＣのＨＤＭＩコネクタにおける、新たに高速差動データラインが増加されたピン配置の一例を示す概略図である。
【図８Ａ】一般的なＴｙｐｅＣのＨＤＭＩコネクタを、ｙ軸とｚ軸とによって構成される断面であり、かつ、信号ピンを通る断面で切断した場合の一構造例を示す断面図である。
【図８Ｂ】一般的なＴｙｐｅＣのＨＤＭＩコネクタの、ｘ軸とｙ軸とによって構成される断面において、図３ＡにおけるＡ−Ａ断面に対応する断面図である。
【図８Ｃ】一般的なＴｙｐｅＣのＨＤＭＩコネクタの、ｘ軸とｚ軸とによって構成される断面において、図３ＢにおけるＣ−Ｃ断面に対応する断面図である。
【図９Ａ】の第１の変形例に係るコネクタを、ｙ軸とｚ軸とによって構成される断面であり、かつ、信号ピンを通る断面で切断した場合の一構造例を示す断面図である。
【図９Ｂ】第１の変形例に係るコネクタの、ｘ軸とｙ軸とによって構成される断面において、図４ＡにおけるＡ−Ａ断面に対応する断面図である。
【図９Ｃ】第１の変形例に係るコネクタの、ｘ軸とｚ軸とによって構成される断面において、図４ＢにおけるＣ−Ｃ断面に対応する断面図である。
【図１０】ガードラインが配設された構成を説明するための説明図である。
【図１１Ａ】一般的なＴｙｐｅＣのＨＤＭＩコネクタ構造における電界分布の様子を示す等電界線図である。
【図１１Ｂ】一般的なＴｙｐｅＣのＨＤＭＩコネクタ構造における電界分布の様子を示す等電界線図である。
【図１２Ａ】第１の変形例に係るコネクタ構造における電界分布の様子を示す等電界線図である。
【図１２Ｂ】第１の変形例に係るコネクタ構造における電界分布の様子を示す等電界線図である。
【図１３Ａ】一般的なＴｙｐｅＣのＨＤＭＩコネクタ構造におけるアイパターンを示す電圧特性図である。
【図１３Ｂ】一般的なＴｙｐｅＣのＨＤＭＩコネクタ構造におけるアイパターンを示す電圧特性図である。
【図１４Ａ】第１の変形例に係るコネクタ構造におけるアイパターンを示す電圧特性図である。
【図１４Ｂ】第１の変形例に係るコネクタ構造におけるアイパターンを示す電圧特性図である。
【図１４Ｃ】第１の変形例に係るコネクタ構造にガードラインが更に配置されたコネクタ構造におけるアイパターンを示す電圧特性図である。
【図１４Ｄ】第１の変形例に係るコネクタ構造にガードラインが更に配置されたコネクタ構造におけるアイパターンを示す電圧特性図である。
【図１４Ｅ】第１の変形例に係るコネクタ構造にガードラインが更に配置されたコネクタ構造におけるクロストーク特性を示す電圧特性図である。
【図１５Ａ】一般的なＴｙｐｅＤのＨＤＭＩコネクタを、ｙ軸とｚ軸とによって構成される断面であり、かつ、信号ピンを通る断面で切断した場合の一構造例を示す断面図である。
【図１５Ｂ】一般的なＴｙｐｅＤのＨＤＭＩコネクタの、ｘ軸とｙ軸とによって構成される断面において、図１５ＡにおけるＡ−Ａ断面に対応する断面図である。
【図１５Ｃ】一般的なＴｙｐｅＤのＨＤＭＩコネクタの、ｘ軸とｚ軸とによって構成される断面において、図１５ＢにおけるＣ−Ｃ断面に対応する断面図である。
【図１６Ａ】第２の変形例に係るコネクタを、ｙ軸とｚ軸とによって構成される断面であり、かつ、信号ピンを通る断面で切断した場合の一構造例を示す断面図である。
【図１６Ｂ】第２の変形例に係るコネクタの、ｘ軸とｙ軸とによって構成される断面において、図１１ＡにおけるＡ−Ａ断面に対応する断面図である。
【図１６Ｃ】第２の変形例に係るコネクタの、ｘ軸とｚ軸とによって構成される断面において、図１１ＢにおけるＣ−Ｃ断面に対応する断面図である。
【図１７Ａ】一般的なＴｙｐｅＤのＨＤＭＩコネクタ構造における電界分布の様子を示す等電界線図である。
【図１７Ｂ】一般的なＴｙｐｅＤのＨＤＭＩコネクタ構造における電界分布の様子を示す等電界線図である。
【図１８Ａ】第２の変形例に係るコネクタ構造における電界分布の様子を示す等電界線図である。
【図１８Ｂ】第２の変形例に係るコネクタ構造における電界分布の様子を示す等電界線図である。
【図１９Ａ】一般的なＴｙｐｅＤのＨＤＭＩコネクタ構造におけるアイパターンを示す電圧特性図である。
【図１９Ｂ】一般的なＴｙｐｅＤのＨＤＭＩコネクタ構造におけるアイパターンを示す電圧特性図である。
【図２０Ａ】第２の変形例に係るコネクタ構造にガードラインが更に配置されたコネクタ構造におけるアイパターンを示す電圧特性図である。
【図２０Ｂ】第２の変形例に係るコネクタ構造にガードラインが更に配置されたコネクタ構造におけるアイパターンを示す電圧特性図である。
【図２０Ｃ】第２の変形例に係るコネクタ構造にガードラインが更に配置されたコネクタ構造におけるクロストーク特性を示す電圧特性図である。
【図２１Ａ】本開示の一変形例である、信号ピンの断面積が拡張された変形例における、関係する信号のピン配置の一例を示す概略図である。
【図２１Ｂ】図１６Ａに示すコネクタの、ｙ軸とｚ軸とによって構成される断面であり、かつ、信号ピンを通る断面で切断した場合の一構造例を示す概略図である。
【図２１Ｃ】図１６Ａに示すコネクタの、ｘ軸とｙ軸とによって構成される断面において、図１６ＢにおけるＡ−Ａ断面に対応する概略図である。
【図２１Ｄ】図１６Ｃに対応するコネクタの、嵌合部以外の領域のみ、信号ピンの断面積が拡張される変形例を示す概略図である。
【図２２】本開示の一変形例である、基板上にデバイスが設けられる変形例の一構成例を示す概略図である。
【図２３Ａ】図２２に示す変形例に係るデバイスの具体例である、ＡＣ／ＤＣ変換回路の回路構成の一例を示す概略図である。
【図２３Ｂ】図２２に示す変形例に係るデバイスの具体例である、レジスタ及び通信回路の構成の一例を示す概略図である。
【図２３Ｃ】図２２に示す変形例に係るデバイスの具体例である、バッテリの構成の一例を示す概略図である。
【図２４】ディスクレコーダとテレビジョン受像機との間で、ＨＤＭＩケーブルによって伝送される各チャンネルのデータ構成例について説明するための説明図である。
【図２５】ソース機器とシンク機器とを接続させた場合のＣＥＣ制御のシーケンス例を示すシーケンス図である。
【図２６】ＨＤＭＩケーブルで接続された機器が検出された場合の、それぞれの機器のＣＥＣ対応確認処理手順を示すフロー図である。
【図２７】電源供給制御における、ソース機器とシンク機器とから構成される通信システムの構成例を示す機能ブロック図である。
【図２８】電源供給制御における制御シーケンスを示すシーケンス図である。
【図２９】本開示の第２の実施形態に係るレセプタクル側コネクタを、ｙ−ｚ平面であって、かつ、信号ピンを通る平面で切断した場合の一構造例を示す断面図である。
【図３０Ａ】一般的なＴｙｐｅＡのＨＤＭＩコネクタ構造におけるアイパターンを示す電圧特性図である。
【図３０Ｂ】一般的なＴｙｐｅＡのＨＤＭＩコネクタ構造におけるアイパターンを示す電圧特性図である。
【図３１Ａ】図２９に示す第２の実施形態に係るコネクタ構造におけるアイパターンを示す電圧特性図である。
【図３１Ｂ】図２９に示す第２の実施形態に係るコネクタ構造におけるアイパターンを示す電圧特性図である。
【図３１Ｃ】図２９に示す第２の実施形態に係るコネクタ構造におけるアイパターンを示す電圧特性図である。
【図３２】一般的なＴｙｐｅＡのＨＤＭＩコネクタ及び第２の実施形態に係るコネクタについて、ＥＭＩ特性をシミュレーションした結果を示すグラフである。
【発明を実施するための形態】
【００１５】
以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００１６】
なお、以下の説明においては、本開示の一実施例に係るコネクタ、データ受信装置、データ送信装置及びデータ送受信システムの一例として、ＨＤＭＩ（Ｈｉｇｈ  Ｄｅｆｉｎｉｔｉｏｎ  Ｍｕｌｔｉｍｅｄｉａ  Ｉｎｔｅｒｆａｃｅ）規格に対応したコネクタ（以下、ＨＤＭＩコネクタと呼ぶ。）、データ受信装置、データ送信装置及びデータ送受信システムを例に挙げて説明を行う。ただし、本実施形態はかかる例に限定されず、他の通信方式、通信規格に準ずるコネクタ、データ受信装置、データ送信装置及びデータ送受信システムにおいても適用可能である。
【００１７】
また、以下の説明では、ケーブルにおけるプラグ側コネクタのことを、「プラグ側コネクタ」又は「プラグ側ＨＤＭＩコネクタ」とも呼称し、データ受信装置及びデータ送信装置におけるレセプタクル側コネクタのことを、「レセプタクル側コネクタ」又は「レセプタクル側ＨＤＭＩコネクタ」とも呼称することとする。また、単に「コネクタ」と言った場合には、特に記載がない限り、プラグ側コネクタ及びレセプタクル側コネクタの少なくともいずれかを示すものとする。更に、以下の説明では、プラグ側コネクタがいわゆるオス側の端子形状を有し、レセプタクル側コネクタがいわゆるメス側の端子形状を有する一例について説明するが、本実施形態はかかる例に限定されず、プラグ側コネクタの端子形状とレセプタクル側コネクタの端子形状との関係は、逆であってもよい。
【００１８】
なお、説明は以下の順序で行うものとする。
１．レセプタクル側コネクタにおけるＥＭＩについての検討
２．第１の実施形態
３．伝送データ量増加に係る変形例について
３．１．伝送データ量増加についての検討
３．２．第１の変形例
３．２．１．一般的なＴｙｐｅＣコネクタの構成
３．２．２．第１の変形例に係るコネクタの構成
３．２．３．特性比較
３．３．第２の変形例
３．３．１．一般的なＴｙｐｅＤコネクタの構成
３．３．２．第２の変形例に係るコネクタの構成
３．３．３．特性比較
３．４．第１及び第２の変形例の更なる変形例
３．４．１．信号ピンの断面積の拡張
３．４．２．基板上へのデバイスの実装
３．５．適用例
３．５．１．ＣＥＣ制御
３．５．２．電源供給制御
４．第２の実施形態
４．１．第２の実施形態に係るコネクタの構成
４．２．特性比較
５．まとめ
【００１９】
＜１．レセプタクル側コネクタにおけるＥＭＩについての検討＞
まず、本開示をより明確なものとするために、本発明者らが本開示に想到するに至った背景について説明する。なお、本項＜１．レセプタクル側コネクタにおけるＥＭＩについての検討＞及び下記＜２．第１の実施形態＞では、コネクタの一例としてＴｙｐｅＡ、ＴｙｐｅＤのＨＤＭＩコネクタを例に挙げて説明を行うが、本項＜１．レセプタクル側コネクタにおけるＥＭＩについての検討＞及び下記＜２．第１の実施形態＞で説明する内容は、他のタイプ（例えば、ＴｙｐｅＢ、ＴｙｐｅＣ）のＨＤＭＩコネクタや、他の通信方式、通信規格に準ずるコネクタに対しても適用することが可能である。
【００２０】
近年、映像機器間において、映像信号（映像データ、音声データ等）を高速伝送する通信インターフェースとして、ＨＤＭＩが広く普及している。ＨＤＭＩ規格に基づく通信においては、一般的に、ディスク再生装置等の映像信号源となる機器と、表示装置（モニタ受像機、テレビジョン受像器等）とが、ＨＤＭＩケーブルを介して接続される。なお、以下の説明においては、映像信号等の信号を出力する機器のことを、ソース機器、出力装置、送信装置等と呼び、映像信号等の信号が入力される機器のことを、シンク機器、入力装置、受信装置等と呼ぶこととする。
【００２１】
上記のディスク再生装置や表示装置といったＣＥ（Ｃｏｎｓｕｍｅｒ  Ｅｌｅｃｔｒｏｎｉｃｓ）機器においては、より高画質、高音質の映像を扱うことに対する需要が増加している。従って、近年、ＨＤＭＩ規格に基づくデータ伝送においては、映像データ、音声データ等の映像信号について、より多くのデータ量を伝送することが求められている。
【００２２】
ＨＤＭＩ規格によれば、ＨＤＭＩコネクタにおけるピン数は１９本である。一般的なＨＤＭＩコネクタにおいては、それらのピンのうちの１２本が、映像信号の伝送に関する用途に用いられ、その他のピンは、ＣＥＣ（Ｃｏｎｓｕｍｅｒ  Ｅｌｅｃｔｒｏｎｉｃｓ  Ｃｏｎｔｒｏｌ）制御、電源、ホットプラグ検出（ＨＰＤ：Ｈｏｔ  Ｐｌｕｇ  Ｄｅｔｅｃｔｏｒ）等の用途に用いられる。なお、一般的なＨＤＭＩコネクタにおけるピン配置を含め、ＨＤＭＩ規格の詳細については、例えば「ＨＤＭＩ  Ｓｐｅｃｉｆｉｃａｔｉｏｎ  Ｖｅｒｓｉｏｎ  １．４」等を参照することができる。
【００２３】
ここで、レセプタクル側コネクタに注目し、その構成についてより詳細に説明する。まず、図１を参照して、ＴｙｐｅＡ、ＴｙｐｅＤのＨＤＭＩコネクタを例として、一般的なＨＤＭＩコネクタのピン配置について説明する。なお、ＴｙｐｅＡのＨＤＭＩコネクタのピン配置と、ＴｙｐｅＤのＨＤＭＩコネクタのピン配置とは同様である。
【００２４】
図１は、一般的なＴｙｐｅＡ、ＴｙｐｅＤのＨＤＭＩコネクタにおけるピン配置を示す概略図である。また、図１は、受信装置及び送信装置におけるレセプタクル側のＨＤＭＩコネクタの端子面を示している。
【００２５】
図１を参照すると、一般的なＴｙｐｅＡ、ＴｙｐｅＤのＨＤＭＩコネクタの端子面においては、外殻（シェル）９４３に覆われた誘電体９４２に埋め込まれた１９本の信号ピン９４１が、２列に、千鳥状に並べられている。また、複数の信号ピン９４１のそれぞれには、互いに異なる種類の信号が印加されており、図１には、その信号の種類が記載されている。
【００２６】
具体的には、ピン番号が１、２、３番の信号ピン９４１には、それぞれ、「Ｄａｔａ２＋」、「Ｄａｔａ２  Ｓｈｉｅｌｄ」、「Ｄａｔａ２−」が割り当てられる。また、同様に、ピン番号が４、５、６番の信号ピン９４１には、それぞれ、「Ｄａｔａ１＋」、「Ｄａｔａ１  Ｓｈｉｅｌｄ」、「Ｄａｔａ１−」が割り当てられる。更に、同様に、ピン番号が７、８、９番の信号ピン９４１には、それぞれ、「Ｄａｔａ０＋」、「Ｄａｔａ０  Ｓｈｉｅｌｄ」、「Ｄａｔａ０−」が割り当てられる。また、ピン番号が１０、１１、１２番の信号ピン９４１には、それぞれ、「ｃｌｏｃｋ＋」、「ｃｌｏｃｋ  Ｓｈｉｅｌｄ」、「ｃｌｏｃｋ−」が割り当てられる。
【００２７】
つまり、それぞれのデータライン（Ｄａｔａ０／１／２）及びクロック（ｃｌｏｃｋ）は、差動ラインＤａｔａｉ＋、Ｄａｔａｉ−、Ｄａｔａｉ  Ｓｈｉｅｌｄの３本のラインで構成される（ｉ＝０、１、２）。また、差動ラインＤａｔａｉ＋及びＤａｔａｉ−は、データ伝送時には、差動信号間でカップリングを形成する（差動結合を形成する）。ＨＤＭＩソース機器は、Ｄａｔａ０／１／２を用いて、それぞれ最大３．４２５ＧｂｐｓでＲ（赤）、Ｇ（緑）、Ｂ（青）のデジタルビデオデータ（映像データ）をシリアルデータとして、シリアルビデオデータの１０分周となるピクセルクロック(最大３４０．２５ＭＨｚ)をクロックとしてＨＤＭＩシンク機器へ伝送する。
【００２８】
ＨＤＭＩコネクタにおいては、これらピン番号が１〜１２番の信号ピン９４１によって映像データが伝送され、残りのピン番号が１３〜１９番の信号ピン９４１が、制御用の信号や電源等に割り当てられている。具体的には、ピン番号が１３番の信号ピン９４１は、送信装置及び受信装置を制御するための信号である「ＣＥＣ(Ｃｏｎｓｕｍｅｒ  Ｅｌｅｃｔｒｏｎｉｃｓ  Ｃｏｎｔｒｏｌ)」信号に割り当てられる。また、ピン番号が１４番の信号ピン９４１は、逆方向の音声信号伝送等に使用される「ユーティリティ（Ｕｔｉｌｉｔｙ）」用途に割り当てられている。
【００２９】
また、ピン番号が１６番の信号ピン９４１は、送信装置又は受信装置の能力に関する情報であるＥ−ＥＤＩＤ情報（Ｅｎｈａｎｃｅｄ  Ｅｘｔｅｎｄｅｄ  Ｄｉｓｐｌａｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ  Ｄａｔａ）等の読み出し用「ＳＤＡ（Ｓｅｒｉａｌ  Ｄａｔａ）」信号に割り当てられる。また、ピン番号が１５番の信号ピン９４１は、ＳＤＡ信号の送受信時の同期に用いられるクロック信号である「ＳＣＬ（Ｓｅｒｉａｌ  Ｃｌｏｃｋ）」信号に割り当てられる。
【００３０】
また、ピン番号が１７番の信号ピン９４１は、送信装置が受信装置から上記Ｅ−ＥＤＩＤ情報等を読み出すために使用するＳＤＡ、ＳＣＬ信号で構成される「ＤＤＣ（Ｄｉｓｐｌａｙ  Ｄａｔａ  Ｃｈａｎｎｅｌ）」又は「上記ＣＥＣ信号のグラウンド（ＣＥＣ  ＧＮＤ）」に割り当てられる。また、ピン番号が１８番の信号ピン９４１は、「＋５Ｖ電源」に割り当てられる。更に、ピン番号が１８番の信号ピン９４１は、送信装置が受信装置との接続状況を検出するための「ＨＰＤ（Ｈｏｔ  Ｐｌｕｇ  Ｄｅｔｅｃｔｏｒ）」に割り当てられる。
【００３１】
以上、図１を参照して、ＴｙｐｅＡ、ＴｙｐｅＤのＨＤＭＩコネクタを例として、一般的なＨＤＭＩコネクタのピン配置について説明した。なお、以下の説明では、特に記載のない限り、差動信号が伝送される信号ピンとは、差動信号が他の信号ピンに比べて高速で伝送される、ピン番号が１〜１２番の信号ピンのことを意味するものとする。
【００３２】
ここで、以下では、座標軸を定義してコネクタについての説明を行う。具体的には、コネクタの端子面において、信号ピンが並べられている方向をｘ軸方向と定義する。また、一対のコネクタを嵌合する際にコネクタ同士を嵌め込む方向のことをｙ軸方向と定義する。更に、ｘ軸及びｙ軸と互いに直交する方向をｚ軸方向と定義する。なお、以下の説明では、ｙ軸方向のことを第１の方向とも呼称する。
【００３３】
なお、ｘ軸の正負について、ＨＤＭＩ規格に則り信号ピンの番号が増加する方向（図１においては図の右から左に向かう方向）をｘ軸の正方向と定義する。また、ｙ軸の正負について、プラグ側コネクタからレセプタクル側コネクタに向かう方向（図１においては紙面に垂直に紙面に向かう方向）をｙ軸の正方向と定義する。更に、ｚ軸の正負について、ピン番号が１番の信号ピン９４１が位置する方向（図１においては図の上方向）をｚ軸の正方向と定義する。
【００３４】
図１ではレセプタクル側コネクタの端子面におけるピン配置を示しているが、プラグ側コネクタの端子面においては、信号ピン９４１の並びが逆になる。すなわち、プラグ側コネクタの端子面においては、図１における左端にピン番号が１の信号ピン９４１が配設され、右端にピン番号が１９の信号ピン９４１が配設される。そして、受信装置及び送信装置においては、図１に示すレセプタクル側コネクタの端子面（すなわち、図１のｙ軸の負方向の面）が装置の外に向けて開放されて配設されており、プラグ側コネクタがｙ軸の負方向から当該端子面に対して嵌合されることにより、同じピン番号を有する信号ピン９４１同士が接触し、各種のデータが伝送される。
【００３５】
レセプタクル側コネクタにおいては、装置の内部（すなわち、図１におけるｙ軸の正方向）に向かって信号ピン９４１が延伸されており、これらの信号ピン９４１が装置内部の実装基板に接続され、当該実装基板から装置内部の各種の回路に信号が伝送される。図２Ａ−図２Ｃを参照して、このようなレセプタクル側コネクタの装置内部における構成についてより詳細に説明する。
【００３６】
図２Ａは、一般的なＴｙｐｅＡ、ＴｙｐｅＤのレセプタクル側ＨＤＭＩコネクタを、ｙ軸とｚ軸とによって規定される平面（ｙ−ｚ平面）であって、かつ、信号ピンを通る平面で切断した場合の一構造例を示す断面図である。図２Ｂは、一般的なＴｙｐｅＡ、ＴｙｐｅＤのレセプタクル側ＨＤＭＩコネクタの、ｘ軸とｙ軸とによって規定される平面（ｘ−ｙ平面）であって、かつ、図２ＡにおけるＩ−Ｉ断面に対応する断面図である。図２Ｃは、図２Ａに示す一般的なＴｙｐｅＡ、ＴｙｐｅＤのレセプタクル側ＨＤＭＩコネクタを、ｙ軸の正方向から見た様子を示す概略図である。なお、図２Ａ−図２Ｃは、レセプタクル側コネクタとともに、送信装置及び受信装置内に配設され、レセプタクル側コネクタの信号ピンが接続される実装基板を図示している。また、図１に示すように、ＴｙｐｅＡ、ＴｙｐｅＤのＨＤＭＩコネクタのピン配置では、端子面において、信号ピンがｘ軸方向に沿って、ｚ軸方向に２列に、千鳥状に並べられる。図２Ａは、上（ｚ軸方向における上方向）の列に形成される信号ピンと、下（ｚ軸方向における下方向）の列に形成される信号ピンとを通る断面での断面図（すなわち、図２Ｃに示すＩＩ−ＩＩ断面での断面図）を示している。また、図２Ｂでは、上の列に形成される信号ピンと下の列に形成される信号ピンとの間に設けられる誘電体を透過して図示し、全ての信号ピンを図示している。
【００３７】
図２Ａ−図２Ｃを参照すると、一般的なＴｙｐｅＡ、ＴｙｐｅＤのＨＤＭＩコネクタのレセプタクル側コネクタ９２０は、信号ピン９２１、誘電体９２２及び外殻（シェル）９２３を備える。信号ピン９２１は、ｙ軸方向、すなわち第１の方向に延設されており誘電体９２２にその一部が埋め込まれる。なお、信号ピン９２１は、図１に示す信号ピン９４１に対応している。
【００３８】
シェル９２３は、信号ピン９２１及び誘電体９２２を覆うように形成され、シェル９２３のｙ軸の負方向の一面は、外部に対して開放される開放面になっている。また、シェル９２３は、導電体によって形成され、その電位はグラウンド電位に固定される。
【００３９】
また、プラグ側コネクタ（図示せず。）も同様にシェルを備え、プラグ側コネクタのシェルにも、レセプタクル側コネクタ９２０のシェル９２３の開放面に対応するように、開放面が設けられる。そして、プラグ側コネクタのシェルに開放面が設けられる一端が、レセプタクル側コネクタ９２０のシェル９２３の開放面の開口部にｙ軸の負方向から挿入されることによって、プラグ側コネクタとレセプタクル側コネクタ９２０とが嵌合される。また、信号ピン９２１は、シェル９２３の開放面近傍の所定の領域において、誘電体９２２からその表面の一部領域が露出された露出部を有する。プラグ側コネクタと、レセプタクル側コネクタ９２０とが嵌合される際には、信号ピン９２１の露出部が、プラグ側コネクタの信号ピンと接触することにより、プラグ側コネクタとレセプタクル側コネクタ９２０とが電気的に接続される。なお、一般的なＴｙｐｅＡ、ＴｙｐｅＤのＨＤＭＩコネクタにおけるプラグ側コネクタ及びレセプタクル側コネクタの構成については、下記（３．３．１．一般的なＴｙｐｅＤコネクタの構成）で、図１５Ａ−図１５Ｃを参照して改めて詳しく説明する。
【００４０】
図２Ａ−図２Ｃを参照すると、送信装置及び受信装置内には、レセプタクル側コネクタ９２０の信号ピン９２１が接続される実装基板９２４が配設される。図２Ａ−図２Ｃに示すように、信号ピン９２１は、送信装置及び受信装置内においてｙ軸の正方向に延伸されて、送信装置及び受信装置内で実装基板９２４に向かって折り曲げられ、実装基板９２４と接続される。具体的には、実装基板９２４上には、信号ピン９２１に対応した複数の配線パターン９２５が設けられており、信号ピン９２１は送信装置及び受信装置内で実装基板９２４上の配線パターン９２５に接続される。配線パターン９２５は、実装基板９２４上又は他の基板上に形成された、所定の信号処理を行う各種の回路に向かって延伸されており、信号ピン９２１を伝送されてきた各種の信号は、配線パターン９２５によって所定の回路に更に伝送され、当該回路において各信号に対応した信号処理が適宜行われる。
【００４１】
また、シェル９２３と実装基板９２４との間には、シェル９２３をグラウンド電位に接続するための接地部９２６ａ〜９２６ｄが設けられる。接地部９２６ａ〜９２６ｄは、例えばシェル９２３と同一の導電体で形成され、実装基板９２４上のグラウンド電位を有する領域に接地される。すなわち、接地部９２６ａ〜９２６ｄが設けられる位置は、シェル９２３と実装基板９２４との接地位置を表している。図２Ｂでは、接地部９２６ａ〜９２６ｄが設けられる領域を破線で囲んで示している。図２Ｂに示すように、一般的なＴｙｐｅＡ、ＴｙｐｅＤのレセプタクル側ＨＤＭＩコネクタにおいては、シェル９２３は、ｘ−ｙ平面における４隅で実装基板９２４上のグラウンド電位と接地している。
【００４２】
以上、図２Ａ−図２Ｃを参照して、一般的なＴｙｐｅＡ、ＴｙｐｅＤのレセプタクル側ＨＤＭＩコネクタの構造について説明した。
【００４３】
ここで、図２Ａ−図２Ｃに示すように、一般的なレセプタクル側コネクタ９２０においては、信号ピン９２１が実装基板９２４に向かって延伸される領域では、信号ピン９２１がむき出しになっている。このような信号ピン９２１がむき出しになっている領域では、信号ピン９２１に対する遮蔽（シールド）効果が十分でないため、信号ピン９２１に伝送される信号が外乱等の影響を受けやすく、信号品質の劣化を引き起こす恐れがある。
【００４４】
また、図１を参照して説明したように、一般的なＴｙｐｅＡ、ＴｙｐｅＤのＨＤＭＩコネクタ９２０においては、ピン番号が１〜１２の信号ピン９２１、９４１によって、比較的高速で差動信号が伝送される。このような信号ピン９２１、９４１における差動信号の高速な伝送においては、信号の伝送に伴って生じる電磁波が信号品質に及ぼす影響（電磁妨害（ＥＭＩ：Ｅｌｅｃｔｒｏ−Ｍａｇｎｅｔｉｃ  Ｉｎｔｅｒｆｅｒｅｎｃｅ））が無視できないものとなる。
【００４５】
このような一般的なレセプタクル側コネクタ９２０におけるＥＭＩについて、図３Ａ及び図３Ｂを参照してより詳細に説明する。図３Ａ及び図３Ｂは、一般的なＴｙｐｅＡ、ＴｙｐｅＤのＨＤＭＩコネクタのレセプタクル側コネクタ９２０におけるＥＭＩについて説明するための説明図である。なお、図３Ａ及び図３Ｂに示すＴｙｐｅＡ、ＴｙｐｅＤのレセプタクル側コネクタ９２０の構成は、図２Ａに示すレセプタクル側コネクタ９２０の構成と同様であるため、詳細な説明は省略する。
【００４６】
まず、図３Ａでは、下（ｚ軸方向における下方向）の列に形成される信号ピン９２１に信号が伝送される様子を矢印で示している。このように信号ピン９２１に信号が伝送されると、当該信号の伝送に伴って生じる電磁波により、シェル９２３の内部に電流が生じる（いわゆる電磁誘導）。例えば、図３Ａに示すように、下の列に形成される信号ピン９２１における信号の伝送では、シェル９２３の中でも当該信号ピン９２１に比較的近い部位であるシェル９２３の下側の部位に、比較的大きな電流（誘導電流）が生じると考えられる。図３Ａでは、シェル９２３の下側の部位に生じた誘導電流を破線矢印で模式的に図示している。
【００４７】
図２Ａ−図２Ｃを参照して説明したように、一般的なＴｙｐｅＡ、ＴｙｐｅＤのＨＤＭＩコネクタのレセプタクル側コネクタ９２０においては、シェル９２３が、ｘ−ｙ平面における４隅で実装基板９２４上のグラウンド電位と接地している。従って、図３Ａに破線矢印で示すように、シェル９２３の下側の部位に生じた誘導電流は、例えば接地部９２６ｂ、９２６ｃから実装基板９２４を介してグラウンドに流れるため、当該誘導電流によるノイズは比較的生じ難いと考えられる。
【００４８】
一方、図３Ｂでは、上（ｚ軸方向における上方向）の列に形成される信号ピン９２１に信号が伝送される様子を矢印で示している。図３Ｂに示すように、上の列に形成される信号ピン９２１における信号の伝送では、シェル９２３の中でも当該信号ピン９２１に比較的近い部位であるシェル９２３の上側の部位に、比較的大きな誘導電流が生じると考えられる。図３Ｂでは、シェル９２３の上側の部位に生じた誘導電流を破線矢印で模式的に図示している。
【００４９】
図２Ａ−図２Ｃを参照して説明したように、一般的なＴｙｐｅＡ、ＴｙｐｅＤのＨＤＭＩコネクタのレセプタクル側コネクタ９２０においては、シェル９２３が、ｘ−ｙ平面における４隅で実装基板９２４上のグラウンド電位と接地しているが、シェル９２３の上側の部位は直接は実装基板上に接地していない。従って、図３Ｂに一点鎖線矢印で示すように、シェル９２３の上側の部位に生じた誘導電流の一部が、例えばシェル９２３の端部で反射して、リターン電流としてプラグ側のＨＤＭＩコネクタに向かって流れることが考えられる。このようなリターン電流は、信号の伝送においてノイズとなり得る。
【００５０】
以上、図３Ａ及び図３Ｂを参照して説明したように、一般的なＴｙｐｅＡ、ＴｙｐｅＤのＨＤＭＩコネクタにおいては、ＥＭＩを抑制することが困難であり、信号品質の劣化の原因となっていた。本発明者らは、以上検討した内容に基づいて、ＥＭＩを抑制し信号品質の劣化をより抑えることが可能な、本開示に係るコネクタ、データ受信装置、データ送信装置及びデータ送受信システムに想到するに至った。下記＜２．第１の実施形態＞において、その好適な実施形態について詳述する。
【００５１】
＜２．第１の実施形態＞
図４Ａ−図４Ｃを参照して、本開示の第１の実施形態に係るコネクタの構造について説明する。なお、図４Ａ−図４Ｃでは、第１の実施形態に係るコネクタの構成の一例として、ＴｙｐｅＡ、ＴｙｐｅＤのＨＤＭＩコネクタの構成について説明を行うが、図４Ａ−図４Ｃに示す実施形態は、他のタイプのＨＤＭＩコネクタ及び他の通信方式、通信規格のコネクタに対しても適用可能である。
【００５２】
図４Ａは、第１の実施形態に係るレセプタクル側コネクタを、ｙ−ｚ平面であって、かつ、信号ピンを通る平面で切断した場合の一構造例を示す断面図である。図４Ｂは、第１の実施形態に係るレセプタクル側コネクタの、ｘ−ｙ平面であって、かつ、図４ＡにおけるＩＩＩ−ＩＩＩ断面に対応する断面図である。図４Ｃは、図４Ａに示す第１の実施形態に係るレセプタクル側コネクタを、ｙ軸の正方向から見た様子を示す概略図である。なお、図４Ａ−図４Ｃは、レセプタクル側コネクタとともに、送信装置及び受信装置内に配設され、レセプタクル側コネクタの信号ピンが接続される実装基板を図示している。
【００５３】
なお、第１の実施形態に係るレセプタクル側コネクタのピン配置は、図１に示す一般的なＴｙｐｅＡ、ＴｙｐｅＤのレセプタクル側ＨＤＭＩコネクタのピン配置と同様である。従って、第１の実施形態に係るレセプタクル側コネクタは、図１に示すように、端子面において、信号ピンがｘ軸方向に沿って、ｚ軸方向に２列に、千鳥状に並べられる。ここで、図４Ａは、上（ｚ軸方向における上方向）の列に形成される信号ピンと、下（ｚ軸方向における下方向）の列に形成される信号ピンとを通る断面での断面図（すなわち、図４Ｃに示すＩＶ−ＩＶ断面での断面図）を示している。また、図４Ｂでは、上の列に形成される信号ピンと下の列に形成される信号ピンとの間に設けられる誘電体を透過して図示し、全ての信号ピンを図示している。
【００５４】
図４Ａ−図４Ｃを参照すると、第１の実施形態に係るレセプタクル側コネクタ１は、信号ピン１１、誘電体１２、外殻（シェル）１３及び接地部１６ａ〜１６ｇを備える。ここで、第１の実施形態に係るレセプタクル側コネクタ１の信号ピン１１、誘電体１２の機能及び構成は、図２Ａ−図２Ｃを参照して説明した一般的なＴｙｐｅＡ、ＴｙｐｅＤのレセプタクル側コネクタ９２０の信号ピン９２１、誘電体９２２の機能及び構成と同様であるため、詳細な説明は省略する。すなわち、第１の実施形態に係るレセプタクル側コネクタ１における、プラグ側コネクタと嵌合する領域の構成は、一般的なレセプタクル側コネクタ９２０の当該領域の構成と同様である。従って、以下では、図４Ａ−図４Ｃを参照して、一般的なレセプタクル側コネクタ９２０との相違点である、シェル１３及び接地部１６ａ〜１６ｇの機能及び構成について主に説明する。
【００５５】
上述したように、シェル１３における、プラグ側コネクタ（図示せず。）と嵌合する領域の構造は、一般的なレセプタクル側コネクタ９２０のシェル９２３の構造と同様である。すなわち、シェル１３は、信号ピン１１及び誘電体１２を覆うように形成され、シェル１３のｙ軸の負方向の一面は、外部に対して開放される開放面になっている。そして、シェル１３の開放面に対応して、プラグ側コネクタ（図示せず。）のシェルにも開放面が設けられ、プラグ側コネクタ（図示せず。）のシェルの当該開放面が設けられる一端が、レセプタクル側コネクタ１のシェル１３の開放面の開口部にｙ軸の負方向から挿入されることによって、プラグ側コネクタとレセプタクル側コネクタ１とが嵌合される。また、信号ピン１１は、シェル１３の開放面近傍の所定の領域において、誘電体１２からその表面の一部領域が露出された露出部を有し、プラグ側コネクタとレセプタクル側コネクタ１とが嵌合される際には、信号ピン１１の当該露出部がプラグ側コネクタの信号ピンと接触することにより、プラグ側コネクタとレセプタクル側コネクタ１とが電気的に接続される。
【００５６】
図４Ａ−図４Ｃを参照すると、送信装置及び受信装置内には、レセプタクル側コネクタ１の信号ピン１１が接続される実装基板１４が配設される。図４Ａ−図４Ｃに示すように、信号ピン１１は、送信装置及び受信装置内においてｙ軸の正方向に延伸されて、送信装置及び受信装置内で実装基板１４に向かって折り曲げられ、実装基板１４と接続される。具体的には、実装基板１４上には、信号ピン１１に対応した複数の配線パターン１５が設けられており、信号ピン１１は送信装置及び受信装置内で実装基板１４上の配線パターン１５に接続される。配線パターン１５は、実装基板１４上又は他の基板上に形成された、所定の信号処理を行う各種の回路に向かって延伸されており、信号ピン１１を伝送されてきた各種の信号は、配線パターン１５によって所定の回路に更に伝送され、当該回路において各信号に対応した信号処理が適宜行われる。このように、信号ピン１１は、一端が任意の装置内に配設される実装基板１４上の配線パターン１５に接続され、当該装置の内部及び外部に信号を伝送する機能を有する。
【００５７】
なお、第１の実施形態においては、実装基板１４上で配線パターン１５が引き出される方向が、図２Ａ−図２Ｃに示す一般的なレセプタクル側コネクタ９２０における配線パターン９２５が引き出される方向とは異なる。第１の実施形態においては、図４Ａ−図４Ｃに示すように、ピン番号が１〜１２番の差動信号を伝送する１２本の信号ピン１１に対応する配線パターン１５は、実装基板１４上でｙ軸の正方向に延伸されるが、その他のピン番号が１３〜１９番の７本の信号ピン１１に対応する配線パターン１５は、実装基板１４上で当該方向の逆方向、すなわち、ｙ軸の負方向に延伸される。これは、後述するように、シェル１３と実装基板１４との接地位置を、差動信号を伝送する信号ピン１１の近傍に、より多く、より接地面積が大きくなるように形成するためである。
【００５８】
また、図４Ａ−図４Ｃを参照すると、第１の実施形態に係るシェル１３は、信号ピン１１が実装基板１４に向かって延伸される領域に渡って、信号ピン１１を覆うように導電体によって形成され、実装基板１４上でグラウンド電位に接地される。ここで、図２Ａ−図２Ｃを参照すると、一般的なレセプタクル側コネクタ９２０においては、信号ピン９２１が実装基板９２４に向かって延伸される領域では、信号ピン９２１がむき出しになっていた。一方、第１の実施形態においては、図４Ａ−図４Ｃに示すように、信号ピン１１が実装基板１４に向かって延伸される領域に渡って、グラウンド電位を有する導電体によって形成されたシェル１３によって信号ピン１１が覆われる。従って、信号ピン１１に対する遮蔽効果がもたらされるだけでなく、信号ピン１１とシェル１３との間でいわゆるマイクロストリップ構造が構成されることによってインピーダンスコントロールされる効果がもたらされることにより、信号ピン１１に伝送される信号について、外乱等による信号品質の劣化が抑制される。
【００５９】
また、第１の実施形態においては、図４Ａ−図４Ｃに示すように、シェル１３と実装基板１４との間には、シェル１３をグラウンド電位に接続するための接地部１６ａ〜１６ｇが設けられる。接地部１６ａ〜１６ｇは、例えばシェル１３と同一の導電体で形成され、実装基板１４上のグラウンド電位を有する領域に接地される。すなわち、接地部１６ａ〜１６ｇが設けられる位置は、シェル１３と実装基板１４との接地位置を表している。図４Ｂでは、接地部１６ａ〜１６ｇが設けられる領域を破線で囲んで示している。図４Ｂに示す例では、接地部１６ａ、１６ｂ、１６ｆ、１６ｇは、図２Ｂに示す接地部９２６ａ、９２６ｂ、９２６ｃ、９２６ｄと対応する位置に設けられる。すなわち、第１の実施形態に係るシェル１３は、一般的なシェル９２３に対して、接地部１６ｃ、１６ｄ、１６ｅで更に実装基板１４上に接地する構成を有する。また、接地部１６ｃ、１６ｄ、１６ｅは、図４Ａ−図４Ｃに示すように、信号ピン１１と配線パターン１５との接続位置に対応する領域に対して、実装基板１４上において配線パターン１５が引き出される方向（すなわち、図４Ａ−図４Ｃにおけるｙ軸の正方向）の一部領域に形成される。このように、第１の実施形態においては、接地部１６ａ〜１６ｇは、実装基板１４上において配線パターン１５が引き出される方向（すなわち、図４Ａ−図４Ｃにおけるｙ軸の正方向）の一部領域及び当該方向とは逆の方向（すなわち、図４Ａ−図４Ｃにおけるｙ軸の負方向）の一部領域を含むように配設される。
【００６０】
ここで、図５Ａ−図５Ｃを参照して、第１の実施形態に係るレセプタクル側コネクタ１におけるＥＭＩ抑制効果について説明する。まず、図５Ａ及び図５Ｂを参照して、第１の実施形態に係るレセプタクル側コネクタ１によって、ＥＭＩが抑制され信号の劣化をより抑えることが可能となる原理について説明する。図５Ａ及び図５Ｂは、第１の実施形態に係るレセプタクル側コネクタ１におけるＥＭＩの抑制効果について説明するための説明図である。なお、図５Ａ及び図５Ｂに示すレセプタクル側コネクタ１の構成は、図４Ａに示すレセプタクル側コネクタ１の構成と同様であるため、詳細な説明は省略する。
【００６１】
図５Ａは、一般的なレセプタクル側コネクタ９２０におけるＥＭＩについて説明した図３Ａと対応する、第１の実施形態に係るレセプタクル側コネクタ１におけるＥＭＩについて説明するための説明図である。図５Ａでは、下（ｚ軸方向における下方向）の列に形成される信号ピン１１に差動信号が伝送される様子を矢印で示している。このように信号ピン１１を信号が比較的高速で伝送されると、当該信号の伝送に伴って生じる電磁波により、シェル１３の内部に誘導電流が生じる。例えば、図５Ａに示すように、下の列に形成される信号ピン１１における信号の伝送では、シェル１３の中でも当該信号ピン１１に比較的近い部位であるシェル１３の下側の部位に、比較的大きな誘導電流が生じると考えられる。図５Ａでは、シェル１３の下側の部位に生じた誘導電流を破線矢印で模式的に図示している。
【００６２】
図４Ａ−図４Ｃを参照して説明したように、第１の実施形態に係るＨＤＭＩコネクタのレセプタクル側コネクタ１においては、シェル１３が、接地部１６ａ〜１６ｇで実装基板９２４上のグラウンド電位と接地している。従って、図５Ａに破線矢印で示すように、シェル１３の下側の部位に生じた誘導電流は、例えば接地部１６ｂ、１６ｆから実装基板１４を介してグラウンドに流れるため、当該誘導電流によるノイズは比較的生じ難い。
【００６３】
一方、図５Ｂは、一般的なレセプタクル側コネクタ９２０におけるＥＭＩについて説明した図３Ｂと対応する、第１の実施形態に係るレセプタクル側コネクタ１におけるＥＭＩについて説明するための説明図である。図５Ｂでは、上（ｚ軸方向における上方向）の列に形成される信号ピン１１に差動信号が伝送される様子を矢印で示している。図５Ｂに示すように、上の列に形成される信号ピン１１における信号の伝送では、シェル１３の中でも当該信号ピン１１に比較的近い部位であるシェル１３の上側の部位に、比較的大きな誘導電流が生じると考えられる。図５Ｂでは、シェル１３の上側の部位に生じた誘導電流を破線矢印で模式的に図示している。
【００６４】
ここで、図３Ｂを参照すると、一般的なレセプタクル側コネクタ９２０においては、破線矢印で示すように、シェル９２３の上側の部位に生じた誘導電流の一部が、例えばシェル９２３の端部で反射して、リターン電流としてプラグ側のＨＤＭＩコネクタに向かって流れることにより、信号の伝送におけるノイズの一因となっていた。一方、図４Ａ−図４Ｃを参照して説明したように、第１の実施形態に係るレセプタクル側コネクタ１においては、一般的なレセプタクル側コネクタ９２０とは異なり、シェル１３が、信号ピン１１が実装基板１４に向かって延伸される領域に渡って、信号ピン１１を覆うように導電体によって形成され、実装基板１４上でグラウンド電位に接地される。従って、図５Ｂに破線矢印で示すように、シェル１３の上側の部位に生じた誘導電流は、例えば接地部１６ｃ、１６ｄ、１６ｅから実装基板１４を介してグラウンドに流れるため、当該誘導電流によるノイズが比較的生じ難くなる。
【００６５】
以上、図５Ａ及び図５Ｂを参照して説明したように、第１の実施形態に係るレセプタクル側コネクタ１においては、シェル１３が、信号ピン１１が実装基板１４に向かって延伸される領域に渡って信号ピン１１を覆うように形成されることにより、シェル１３の下側の部位のみならず、上側の部位を含むあらゆる部位に対して、シェル１３に生じた誘導電流を実装基板１４に逃がすパスが形成されるため、ＥＭＩが抑制され、信号ピン１１に伝送される信号の品質の劣化を抑えることが可能となる。
【００６６】
ここで、シェル１３と実装基板１４との接地位置、すなわち、接地部１６ａ〜１６ｇを設ける位置は、可能な限り多く、また、信号ピン１１及び配線パターン１５の近くであることが望ましい。しかし、接地部１６ａ〜１６ｇは、信号ピン１１及び配線パターン１５と接触しないように、換言すれば、信号ピン１１と配線パターン１５との接続を妨げないように設けられる必要がある。一方、図１を参照して上述したように、第１の実施形態に係るレセプタクル側コネクタ１のピン配置においては、ピン番号が１〜１２番の信号ピン１１によって、比較的高速の差動信号が伝送される。そして、信号ピン１１を流れる差動信号が高速である（周波数が大きい）ほど、シェル１３に生じる誘導電流は生じやすくなる。従って、本実施形態においては、シェル１３と実装基板１４との接地位置を、比較的大きな誘導電流を生じさせると考えられる差動信号を伝送する信号ピン１１のより近くに設けることにより、上記のＥＭＩの抑制効果をより得られるようにしている。
【００６７】
例えば、シェル１３の接地位置は、信号ピン１１と配線パターン１５との接続位置に対して、実装基板１４上において差動信号が伝送される信号ピン１１と接続される配線パターン１５が引き出される方向（すなわち、図４Ａ−図４Ｃにおけるｙ軸の正方向）の一部領域及び当該方向とは逆の方向（すなわち、図４Ａ−図４Ｃにおけるｙ軸の負方向）の一部領域を含んでもよい。例えば、実装基板１４上において差動信号が伝送される信号ピン１１と接続される配線パターン１５が引き出される方向の一部領域における接地位置とは、図４Ｂに示す接地部１６ｃ、１６ｄ、１６ｅの接地位置であり、当該方向とは逆方向の一部領域における接地位置とは、図４Ｂに示す接地部１６ｂ、１６ｆの接地位置である。このように接地部１６ａ〜１６ｇを設けることにより、差動信号を伝送する信号ピン１１と配線パターン１５との接続位置に対応する領域をｙ軸方向に挟むように、シェル１３の接地位置を設けることができる。
【００６８】
また、例えば、配線パターン１５が引き出される方向におけるシェル１３の接地位置の接地面積は、当該方向とは逆の方向におけるシェル１３の接地位置の接地面積よりも小さくてもよい。例えば、図４Ｂに示すように、接地部１６ｂにおける接地面積が、他の接地部１６ｃ、１６ｄ、１６ｅにおける接地面積よりも大きくてもよい。また、接地面積がより大きい接地部１６ｂは、差動信号を伝送する信号ピン１１に対応する位置に設けられる。このように接地部１６ａ〜１６ｇを設けることにより、差動信号を伝送する信号ピン１１の近傍におけるシェル１３の接地面積を広くすることができる。
【００６９】
また、例えば、シェル１３の複数の接地位置は、差動信号を伝送する信号ピン１１と配線パターン１５との接続位置に対応する領域を挟む位置であってもよい。例えば、図４Ｂに示すように、接地部１６ｃ、１６ｄ、１６ｅが、差動信号を伝送する信号ピン１１と配線パターン１５との接続位置に対応する領域を挟むように形成される。このように接地部１６ａ〜１６ｇを設けることにより、差動信号を伝送する信号ピン１１と配線パターン１５との接続位置に対応する領域をｘ軸方向に挟むように、シェル１３の接地位置を設けることができる。
【００７０】
以上説明したような、図４Ａ−図４Ｂに示す構成を有するレセプタクル側コネクタ１の計算モデルを作成し、そのＥＭＩ特性についてシミュレーションを行った。図５Ｃを参照して、一般的なＴｙｐｅＡのＨＤＭＩコネクタと、第１の実施形態に係るコネクタ構造を適用したＴｙｐｅＡのＨＤＭＩコネクタについて、ＥＭＩ特性を比較した結果について説明する。図５Ｃは、一般的なＴｙｐｅＡのＨＤＭＩコネクタ及び第１の実施形態に係るコネクタについて、ＥＭＩ特性をシミュレーションした結果を示すグラフである。図５Ｃでは、横軸（Ｘ軸）に信号ピンに印加する信号の周波数（ＭＨｚ）を取り、縦軸（Ｙ軸）に遠方電界強度（ｄＢμＶ／ｍ）を取り、両者の関係をプロットしている。縦軸に示す遠方電界強度（ｄＢμＶ／ｍ）の値が大きいほど、信号ピンを伝送する信号によって生じる電磁波の影響が大きく、ＥＭＩが生じやすいことを示している。
【００７１】
また、図５Ｃでは、一般的なＴｙｐｅＡのＨＤＭＩコネクタにおける周波数（ＭＨｚ）と遠方電界強度（ｄＢμＶ／ｍ）との関係を示すグラフが図中Ｐで示す曲線（破線で示す曲線）で、第１の実施形態に係るコネクタにおける周波数（ＭＨｚ）と遠方電界強度（ｄＢμＶ／ｍ）との関係を示すグラフが図中Ｑで示す曲線（点線で示す曲線）で図示されている。なお、図５Ｃに示す、一般的なＴｙｐｅＡのＨＤＭＩコネクタについてのシミュレーション結果及び第１の実施形態に係るコネクタについてのシミュレーション結果とも、図１に示す一般的なピン配置（すなわち、差動信号のラインが３組設けられるピン配置）に対応する信号を流した場合のシミュレーション結果を示している。
【００７２】
図５Ｃを参照すると、第１の実施形態に係るコネクタでは、遠方電界強度（ｄＢμＶ／ｍ）の値が、シミュレーションを行った全周波数帯域に渡って、一般的なＴｙｐｅＡのＨＤＭＩコネクタよりも抑えられていることが分かる。すなわち、第１の実施形態に係るコネクタによって、ＥＭＩが抑制され、信号の劣化がより抑えられることが示されている。このような結果が生じた理由は、図５Ａ及び図５Ｂを参照して上述したように、第１の実施形態に係るコネクタでは、シェル１３が、信号ピン１１が実装基板１４に向かって延伸される領域に渡って、信号ピン１１を覆うように導電体によって形成され、実装基板１４上でグラウンド電位に接地されることにより、リターン電流が抑制されるためであると考えられる。
【００７３】
図５Ｃでは、図４Ａ−図４Ｃに示す構成を有するレセプタクル側コネクタ１についてのＥＭＩ抑制効果について説明したが、本実施形態に係るレセプタクル側コネクタ１における接地部１６ａ〜１６ｇの配設位置及び接地面積は、図４Ａ−図４Ｃに示す例に限定されず、シェル１３は、あらゆる位置で実装基板１４のグラウンドに接地されてよい。例えば、図４Ｂに示す例では、接地部１６ｃ、１６ｄが、差動信号を伝送する一群の信号ピン１１（ピン番号が１〜１２の１２本の信号ピン１１）を挟むように設けられているが、本実施形態はかかる例に限定されない。例えば、差動信号を伝送する各信号ピン１１の間の領域の全て又は一部に接地部が設けられてもよい。ただし、接地部１６ａ〜１６ｇは、信号ピン１１及び配線パターン１５と接触しないように、換言すれば、信号ピン１１と配線パターン１５との接続を妨げないように設けられればよく、接地部１６ａ〜１６ｇの配設位置及び接地面積は、実装基板１４上における配線パターン１５の形状に応じて適宜調整されてよい。例えば、図４Ａ−図４Ｃに示す例では、実装基板１４上で差動信号を伝送する信号ピン１１と接続される配線パターン１５が一方向（ｙ軸の正方向）に引き出されているため、当該配線パターン１５が引き出される方向においては、接地面積が大きな接地部１６ａ〜１６ｇを設けることが難しく、配線パターン１５が引き出される方向とは逆の方向に位置する接地部１６ｂの面積を大きくしている。しかし、本実施形態はかかる例に限定されず、配線パターン１５は実装基板１４上であらゆる方向に引き出されてよい。このように、実装基板１４上における配線パターン１５の形状及び引き出し方向が一定でない場合であっても、当該配線パターン１５の形状及び引き出し位置に応じて、接地部１６ａ〜１６ｇの配設位置及び接地面積の大きさが適宜設定されてよい。
【００７４】
以上、図４Ａ−図４Ｃ、図５Ａ及び図５Ｂを参照して、第１の実施形態に係るレセプタクル側コネクタ１の構成について説明した。以上説明したように、第１の実施形態においては、シェル１３が、信号ピン１１が実装基板１４に向かって延伸される領域に渡って信号ピン１１を覆うように形成され、実装基板１４上でグラウンド電位に接地される。従って、信号ピン１１に対する遮蔽効果がもたらされるだけでなく、信号ピン１１とシェル１３との間でいわゆるマイクロストリップ構造が構成されることによってインピーダンスコントロールされる効果がもたらされることにより、信号ピン１１に伝送される信号について外乱等による信号品質の劣化が抑制される。また、シェル１３の下側の部位のみならず、上側の部位を含むあらゆる部位に対して、シェル１３に生じた誘導電流を実装基板１４に逃がすパスが形成されるため、ＥＭＩが抑制され、信号ピン１１に伝送される信号の品質の劣化を更に抑えることが可能となる。
【００７５】
更に、第１の実施形態においては、シェル１３と実装基板１４との接地位置が適宜調整されてよい。例えば、シェル１３と実装基板１４との接地位置は、実装基板１４上において差動信号が伝送される信号ピン１１と接続される配線パターン１５が引き出される方向及び当該方向と逆の方向に、信号ピン１１と配線パターン１５との接続位置に対応する領域をｙ軸方向に挟むように設けられてもよい。また、例えば、シェル１３と実装基板１４との接地位置は、差動信号を伝送する信号ピン１１と配線パターン１５との接続位置に対応する領域をｘ軸方向に挟む位置に設けられてもよいし、信号ピン１１及び配線パターン１５と接触しない限りにおいて（信号ピン１１と配線パターン１５との接続を妨げない限りにおいて）接地面積が大きくなるように設けられてもよい。シェル１３と実装基板１４との接地位置が、差動信号を伝送する信号ピン１１と配線パターン１５の近傍に設けられ、また、その接地面積がより大きく設けられることにより、差動信号によってシェル１３に生じた誘導電流を実装基板１４に逃がすパスがより確実に確保されるため、信号品質の劣化をより抑制することが可能となる。
【００７６】
＜３．伝送データ量増加に係る変形例について＞
ここで、ＨＤＭＩコネクタにおけるデータ伝送において、伝送データ量をより増加させるための構成について検討する。以下では、まず、本項＜３．伝送データ量増加に係る変形例について＞において、上記＜２．第１の実施形態＞で説明した本開示の第１の実施形態に係る構成とは別の構成として、伝送データ量をより増加させるための構成、当該構成における信号特性、並びに、当該構成に対する更なる変形例及び適用例について説明する。次いで、下記＜４．第２の実施形態＞で、上記＜２．第１の実施形態＞で説明した本開示の第１の実施形態に係る構成に、本項＜３．伝送データ量増加に係る変形例について＞で説明する構成を適用した本開示の第２の実施形態に係る構成について説明するとともに、その信号伝送特性について説明する。
【００７７】
［３．１．伝送データ量増加についての検討］
まず、図６Ａを参照して、一般的なＴｙｐｅＡのＨＤＭＩコネクタにおけるピン配置について説明する。なお、ＴｙｐｅＤのＨＤＭＩコネクタのピン配置は、ＴｙｐｅＡのＨＤＭＩコネクタのピン配置と同様である。図６Ａは、一般的なＴｙｐｅＡ、ＴｙｐｅＤのＨＤＭＩコネクタにおける高速差動信号を伝送するピン配置を示す概略図である。なお、図６Ａに示すピン配置は、図１を参照して説明したピン配置と同様のものである。ただし、図６Ａにおいては、映像信号の伝送に関係する１２個の信号ピンのみを図示し、その他の信号ピンについては図示を省略している。また、図６Ａでは、入力装置におけるレセプタクル側のＨＤＭＩコネクタの端子面を示している。
【００７８】
図６Ａを参照すると、一般的なＴｙｐｅＡのＨＤＭＩコネクタの端子面においては、外殻（シェル）９４３に覆われた誘電体９４２に埋め込まれた信号ピン９４１が、２列に、千鳥状に並べられている。また、複数の信号ピン９４１のそれぞれには、互いに異なる種類の信号が印加されており、図６Ａには、その信号の種類が図示されている。
【００７９】
具体的には、ピン番号が１、２、３番の信号ピンに、それぞれ、「Ｄａｔａ２＋」、「Ｄａｔａ２  Ｓｈｉｅｌｄ」、「Ｄａｔａ２−」が割り当てられる。また、同様に、ピン番号が４、５、６番の信号ピンに、それぞれ、「Ｄａｔａ１＋」、「Ｄａｔａ１  Ｓｈｉｅｌｄ」、「Ｄａｔａ１−」が割り当てられる。更に、同様に、ピン番号が７、８、９番の信号ピンに、それぞれ、「Ｄａｔａ０＋」、「Ｄａｔａ０  Ｓｈｉｅｌｄ」、「Ｄａｔａ０−」が割り当てられる。また、ピン番号が１０、１１、１２番の信号ピンには、それぞれ、「ｃｌｏｃｋ＋」、「ｃｌｏｃｋ  Ｓｈｉｅｌｄ」、「ｃｌｏｃｋ−」が割り当てられる。
【００８０】
つまり、それぞれのデータライン（Ｄａｔａ０／１／２）及びクロック（ｃｌｏｃｋ）は、差動ラインＤａｔａｉ＋、Ｄａｔａｉ−、Ｄａｔａｉ  Ｓｈｉｅｌｄの３本のラインで構成される（ｉ＝０、１、２）。また、差動ラインＤａｔａｉ＋及びＤａｔａｉ−は、データ伝送時には、差動信号間でカップリングを形成する（差動結合を形成する）。ＨＤＭＩソース機器は、Ｄａｔａ０／１／２を用いて、それぞれ最大３．４２５ＧｂｐｓでＲ（赤）、Ｇ（緑）、Ｂ（青）のデジタルビデオデータ（映像データ）をシリアルデータとして、シリアルビデオデータの１０分周となるピクセルクロック(最大３４０．２５ＭＨｚ)をクロックとしてＨＤＭＩシンク機器へ伝送する。
【００８１】
ここで、より多くの映像信号を伝送するための方法として、信号ピンの割り当てを変更することが考えられる。具体的には、図６Ａにおいて、差動ライン（差動データレーン）ペアのシールドとして用いられている信号ピン、すなわち、「Ｄａｔａ２  Ｓｈｉｅｌｄ」、「Ｄａｔａ１  Ｓｈｉｅｌｄ」及び「Ｄａｔａ０  Ｓｈｉｅｌｄ」、並びに、クロック信号伝送用の信号ピンである「ｃｌｏｃｋ＋」、「ｃｌｏｃｋ−」及び「ｃｌｏｃｋ  Ｓｈｉｅｌｄ」を、新たなデータラインに対応する信号ピンとして用いる方法が考えられる。
【００８２】
そのような、信号ピンの割り当てを変更する方法の一例について、図６Ｂに示す。図６Ｂは、ＴｙｐｅＡ、ＴｙｐｅＤのＨＤＭＩコネクタにおける、新たに高速差動データラインが増加されたピン配置の一例を示す概略図である。
【００８３】
図６Ｂを参照すると、図６Ａにおいてシールドとして用いられていた、ピン番号が２、５、８、１１の信号ピンに、新たな差動ラインペアである「Ｄａｔａ３＋」、「Ｄａｔａ３−」、「Ｄａｔａ４＋」、「Ｄａｔａ４−」がそれぞれ割り当てられる。また、図６Ａにおいてクロックとして用いられていた、ピン番号が１０、１２の信号ピンに、新たな差動ラインペアである「Ｄａｔａ５＋」、「Ｄａｔａ５−」がそれぞれ割り当てられる。
【００８４】
更に、図６Ａに示す一般的な信号ピン配置においてシールドとして接続されていたＳＴＰケーブルのドレイン線がプラグ側コネクタのシェル部分に接続され、ソース機器及びシンク機器のレセプタクル側コネクタのシェル部分が接地接続されることにより、ケーブルのシールドが確保される構造を有することができる。また、クロックは、個々のデータレーンのデータからビットクロックをシンク機器で抽出し、それを１０分周することにより、シンク機器において自分でピクセルクロックを生成することにする。
【００８５】
このように、差動ラインペアの数を３から６に拡張することにより、個々のラインの伝送速度はそのまま保ちつつ、データ伝送量を２倍に増加させることができる。しかしながら、図６Ｂに示すようなピン配置においては、伝送される信号の劣化が懸念される。
【００８６】
何故ならば、図６Ｂに示すように、新たに定義した「Ｄａｔａ３＋」、「Ｄａｔａ３−」、「Ｄａｔａ４＋」及び「Ｄａｔａ４−」の信号ピンでは、元から存在する差動ラインペアに比べて、ペアとなる差動ライン間の物理的な距離が離れている。従って、新たに定義した信号ピンにおいては差動信号間でのカップリングが生じにくくなり、インピーダンスの不整合が生じることが考えられる。
【００８７】
また、各差動ラインペア間に、シールドの機能を果たすラインが存在しないため、隣接するラインからのクロストークの影響を受けやすくなり、信号が劣化する可能性が高い。
【００８８】
このような信号の劣化に対する対策としては、例えば、コネクタ内における信号ピンの形状及び配設位置を工夫することにより、信号の劣化を抑えることが考えられる。具体的には、例えば、信号ピンの配線幅を小さくすることにより、相対的に、信号ピン間の間隔を広くし、クロストークの影響を抑えることが考えられる。
【００８９】
また、例えば、信号ピンを、コネクタの外周部を構成する接地導体のより近傍に延伸させ、信号ピンに印加される差動信号をシングルエンドで伝送させることにより、信号の劣化を抑えることが考えられる。
【００９０】
ここで、ＨＤＭＩコネクタには、ＴｙｐｅＡからＴｙｐｅＥまでの異なるタイプのコネクタが存在する。その中でも、ＴｙｐｅＣ、ＴｙｐｅＤは、それぞれ、ミニＨＤＭＩコネクタ、マイクロＨＤＭＩコネクタと呼ばれるものであり、標準タイプであるＴｙｐｅＡと比べて、より小さいコネクタサイズを有する。例えば、コネクタの端子面の面積は、ＴｙｐｅＡが１４ｍｍ×４．５ｍｍであるのに対して、ＴｙｐｅＣは１０．５ｍｍ×２．５ｍｍであり、ＴｙｐｅＤは５．８ｍｍ×２．０ｍｍと定められている。
【００９１】
従って、上記のような信号劣化に対する対策は、ＴｙｐｅＡのように、比較的コネクタサイズが大きく、信号ピンの形状及び配設位置の変更の自由度が高い場合には有効であると考えられるが、ＴｙｐｅＣやＴｙｐｅＤのように、比較的コネクタサイズが小さいコネクタにおいては、信号ピンの形状及び配設位置の変更の自由度が低くなるため、信号の劣化の抑制について十分な効果を得られない可能性がある。
【００９２】
以上、検討した内容をまとめると、データ伝送量を増加させるためには、ＨＤＭＩコネクタにおける信号ピンの割り当てを変更する方法が考えられる。ただし、信号ピンに割り当てられるデータラインの数を増加させることにより、信号が劣化してしまう可能性がある。信号の劣化を抑えるために、信号ピンの形状及び配設位置を変更する方法も考えられるが、ＴｙｐｅＣやＴｙｐｅＤといった、比較的サイズの小さいＨＤＭＩコネクタにおいては、当該方法によって十分な効果を得ることは難しい。従って、より広範なタイプのコネクタに適用することが可能な、より汎用的な信号劣化を抑制するための方法が求められている。
【００９３】
本発明者らは、以上検討した内容に基づいて、データ伝送量を増加させつつ信号の劣化をより抑えることが可能な、コネクタ、データ受信装置、データ送信装置及びデータ送受信システムに想到するに至った。以下では、その好適な実施形態について詳述する。
【００９４】
［３．２．第１の変形例について］
まず、本開示の第１の変形例に係るコネクタの構造について説明する。なお、第１の変形例に係るコネクタは、ＴｙｐｅＣのＨＤＭＩコネクタに対してデータ伝送量を増加させつつ信号の劣化をより抑えるための構成を適用したものに対応している。
【００９５】
ＴｙｐｅＣのＨＤＭＩコネクタは、図６Ａ及び図６Ｂに示したＴｙｐｅＡのＨＤＭＩコネクタとは、端子面における信号ピンの配設位置が異なる。ここで、図７Ａ及び図７Ｂを参照して、ＴｙｐｅＣのＨＤＭＩコネクタのピン配置について説明する。図７Ａは、一般的なＴｙｐｅＣのＨＤＭＩコネクタにおける高速差動信号を伝送するピン配置を示す概略図である。図７Ｂは、ＴｙｐｅＣのＨＤＭＩコネクタにおける、新たに高速差動データラインが増加されたピン配置の一例を示す概略図である。ただし、図７Ａ及び図７Ｂにおいては、映像信号の伝送に関係する信号ピンのみを図示し、その他の信号ピンについては図示を省略している。また、図７Ａ及び図７Ｂでは、レセプタクル側コネクタの端子面を示している。
【００９６】
なお、ＴｙｐｅＣのＨＤＭＩコネクタのピン配置についての以下の説明では、図６Ａ及び図６Ｂを参照して説明したＴｙｐｅＡのＨＤＭＩコネクタのピン配置との相違点について主に説明し、重複する構成や機能については詳細な説明を省略する。
【００９７】
まず、図７Ａを参照すると、一般的なＴｙｐｅＣのＨＤＭＩコネクタの端子面においては、外殻（シェル）９７３に覆われた誘電体９７２に複数の信号ピン９７１が埋め込まれている。ただし、図６Ａに示す一般的なＴｙｐｅＡのＨＤＭＩコネクタのピン配置とは異なり、一般的なＴｙｐｅＣのＨＤＭＩコネクタの端子面においては、信号ピン９７１はｘ軸方向に１列に並べられる。また、複数の信号ピン９７１のそれぞれには、互いに異なる種類の信号が印加されており、図７Ａには、その信号の種類が図示されている。
【００９８】
具体的には、ピン番号が１、２、３番の信号ピンに、それぞれ、「Ｄａｔａ２  Ｓｈｉｅｌｄ」、「Ｄａｔａ２＋」、「Ｄａｔａ２−」が割り当てられる。また、同様に、ピン番号が４、５、６番の信号ピンに、それぞれ、「Ｄａｔａ１  Ｓｈｉｅｌｄ」、「Ｄａｔａ１＋」、「Ｄａｔａ１−」が割り当てられる。更に、同様に、ピン番号が７、８、９番の信号ピンに、それぞれ、「Ｄａｔａ０  Ｓｈｉｅｌｄ」、「Ｄａｔａ０＋」、「Ｄａｔａ０−」が割り当てられる。また、ピン番号が１０、１１、１２番の信号ピンには、それぞれ、「ｃｌｏｃｋ  Ｓｈｉｅｌｄ」、「ｃｌｏｃｋ＋」、「ｃｌｏｃｋ−」が割り当てられる。
【００９９】
つまり、それぞれのデータライン（Ｄａｔａ０／１／２）及びクロック（ｃｌｏｃｋ）は、差動ラインＤａｔａｉ＋、Ｄａｔａｉ−、Ｄａｔａｉ  Ｓｈｉｅｌｄの３本のラインで構成される（ｉ＝０、１、２）。また、差動ラインＤａｔａｉ＋及びＤａｔａｉ−は、データ伝送時には、差動信号間でカップリングを形成する（差動結合を形成する）。なお、それぞれのデータライン（Ｄａｔａ０／１／２）及びクロック（ｃｌｏｃｋ）の機能については、図６Ａに示す一般的なＴｙｐｅＡのＨＤＭＩコネクタのピン配置と同様であるため、ここでは詳細な説明は省略する。
【０１００】
次に、図７Ｂを参照すると、本開示の第１の変形例に係るコネクタのピン配置においては、図７Ａに示す一般的なＴｙｐｅＣのＨＤＭＩコネクタのピン配置と比較して、信号ピンに割り当てられるデータラインの数が増加されている。
【０１０１】
具体的には、図７Ａにおいてシールドとして用いられていた、ピン番号が１、４、７、１０の信号ピンに、新たな差動ラインペアである「Ｄａｔａ３＋」、「Ｄａｔａ３−」、「Ｄａｔａ４＋」、「Ｄａｔａ４−」がそれぞれ割り当てられる。また、図７Ａにおいてクロックとして用いられていた、ピン番号が１１、１２の信号ピンに、新たな差動ラインペアである「Ｄａｔａ５＋」、「Ｄａｔａ５−」がそれぞれ割り当てられる。このように、差動ラインペアの数を３から６に拡張することにより、個々のラインの伝送速度はそのまま保ちつつ、データ伝送量を２倍に増加させることができる。なお、ケーブルにおけるシールド確保の方法、及びクロックの生成方法については、図６Ｂを参照して説明した、ＴｙｐｅＡのＨＤＭＩコネクタと同様であるため、ここでは詳細な説明は省略する。
【０１０２】
以上、図７Ａ及び図７Ｂを参照して、ＴｙｐｅＣのＨＤＭＩコネクタにおけるピン配置について説明した。ここで、一般的なコネクタ構造を有するＴｙｐｅＣのＨＤＭＩコネクタに、図７Ｂに示すような、新たにデータラインの数が増加されたピン配置を適用すると、上記［３．１．伝送データ量増加についての検討］で説明したＴｙｐｅＡのＨＤＭＩコネクタと同様、信号の劣化が生じる。一方、以下に説明する本開示の第１の変形例に係るコネクタ構造によれば、図７Ｂに示すような、新たにデータラインが増加されたピン配置に対しても、信号の劣化を抑えることが可能となる。
【０１０３】
以下の説明においては、第１の変形例に係るコネクタの構造について明確にするために、まず、（３．２．１．一般的なＴｙｐｅＣコネクタの構成）で、一般的なＴｙｐｅＣのＨＤＭＩコネクタの一構造例について説明する。次に、（３．２．２．第１の変形例に係るコネクタの構成）において、本開示の第１の変形例に係るコネクタの一構造例について説明するとともに、一般的なＴｙｐｅＣのＨＤＭＩコネクタとの構造の違いについて説明する。そして、（３．２．３．特性比較）において、両者の構造において伝送される信号の特性について比較することにより、第１の変形例に係るコネクタにおける、信号の劣化を抑制する効果について説明する。
【０１０４】
（３．２．１．一般的なＴｙｐｅＣコネクタの構成）
まず、図８Ａ−図８Ｃを参照して、一般的なＴｙｐｅＣのＨＤＭＩコネクタの一構造例について説明する。図８Ａは、一般的なＴｙｐｅＣのＨＤＭＩコネクタを、ｙ軸とｚ軸とによって構成される断面であり、かつ、信号ピンを通る断面で切断した場合の一構造例を示す断面図である。図８Ｂは、一般的なＴｙｐｅＣのＨＤＭＩコネクタの、ｘ軸とｙ軸とによって構成される断面において、図８ＡにおけるＡ−Ａ断面に対応する断面図である。図８Ｃは、一般的なＴｙｐｅＣのＨＤＭＩコネクタの、ｘ軸とｚ軸とによって構成される断面において、図８ＢにおけるＣ−Ｃ断面に対応する断面図である。なお、図８Ａ−図８Ｃは、プラグ側コネクタとレセプタクル側コネクタとが嵌合している様子を示している。
【０１０５】
まず、プラグ側コネクタの構造について説明する。図８Ａ−図８Ｃを参照すると、一般的なＴｙｐｅＣのＨＤＭＩコネクタのプラグ側コネクタ８１０は、信号ピン８１１、誘電体８１２及び外殻（シェル）８１３を備える。信号ピン８１１は、第１の方向、すなわちｙ軸方向に延設されており誘電体８１２にその一部が埋め込まれる。
【０１０６】
シェル８１３は、信号ピン８１１及び誘電体８１２を覆うように形成され、シェル８１３のｙ軸の正方向の一面は、外部に対して開放される開放面になっている。図８Ａ−図８Ｃに示すように、プラグ側コネクタ８１０と、後述するレセプタクル側コネクタ８２０とは、シェル８１３の開放面を介して接続される。また、シェル８１３は、導電体によって形成され、その電位は、後述するレセプタクル側コネクタ８２０を介して、例えばグラウンド電位に固定される。
【０１０７】
更に、信号ピン８１１は、シェル８１３の開放面近傍の所定の領域において、誘電体８１２からその先端部が露出されており、当該露出部は、シェル８１３の開放面に向かって突出する突出部を構成する。プラグ側コネクタ８１０と、後述するレセプタクル側コネクタ８２０とが嵌合される際に、信号ピン８１１の突出部が、後述するレセプタクル側コネクタ８２０の信号ピン８２１と接触することにより、プラグ側コネクタ８１０と、後述するレセプタクル側コネクタ８２０とが電気的に接続される。なお、信号ピン８１１の突出部の一部領域には、レセプタクル側コネクタ８２０の信号ピン８２１に向かって更に突出する接触部が設けられてもよい。そして、プラグ側コネクタ８１０の信号ピン８１１とレセプタクル側コネクタ８２０の信号ピン８２１とは、当該接触部を介して接触してもよい。
【０１０８】
次に、レセプタクル側コネクタの構造について説明する。図８Ａ−図８Ｃを参照すると、一般的なＴｙｐｅＣのＨＤＭＩコネクタのレセプタクル側コネクタ８２０は、信号ピン８２１、誘電体８２２及び外殻（シェル）８２３を備える。信号ピン８２１は、第１の方向、すなわちｙ軸方向に延設されており誘電体８２２にその一部が埋め込まれる。
【０１０９】
シェル８２３は、信号ピン８２１及び誘電体８２２を覆うように形成され、シェル８２３のｙ軸の負方向の一面は、外部に対して開放される開放面になっている。また、シェル８２３は、導電体によって形成され、その電位は、例えばグラウンド電位に固定される。
【０１１０】
また、シェル８２３の開放面の開口部の面積は、プラグ側コネクタ８１０のシェル８１３の開放面における断面積よりもわずかに大きく形成されている。そして、図８Ａ−図８Ｃに示すように、プラグ側コネクタ８１０と、レセプタクル側コネクタ８２０とは、プラグ側コネクタ８１０のシェル８１３に開放面が設けられる一端が、レセプタクル側コネクタ８２０のシェル８２３の開放面の開口部に挿入されることによって、嵌合される。なお、図８Ａ及び図８Ｂに破線で示す領域は、プラグ側コネクタ８１０とレセプタクル側コネクタ８２０との嵌合部Ｓを表している。
【０１１１】
更に、信号ピン８２１は、開放面近傍の所定の領域において、誘電体８２２からその表面の一部領域が露出された露出部を有する。プラグ側コネクタ８１０と、レセプタクル側コネクタ８２０とが嵌合される際には、信号ピン８２１の露出部が、上述したプラグ側コネクタ８１０の信号ピン８１１の突出部（接触部）と接触する。
【０１１２】
以上、図８Ａ−図８Ｃを参照して、一般的なＴｙｐｅＣのＨＤＭＩコネクタの構造について説明した。
【０１１３】
（３．２．２．第１の変形例に係るコネクタの構成）
次に、図９Ａ−図９Ｃを参照して、本開示の第１の変形例に係るコネクタの一構造例について説明する。図９Ａは、本開示の第１の変形例に係るコネクタを、ｙ軸とｚ軸とによって構成される断面であり、かつ、信号ピンを通る断面で切断した場合の一構造例を示す断面図である。図９Ｂは、第１の変形例に係るコネクタの、ｘ軸とｙ軸とによって構成される断面において、図９ＡにおけるＡ−Ａ断面に対応する断面図である。図９Ｃは、第１の変形例に係るコネクタの、ｘ軸とｚ軸とによって構成される断面において、図９ＢにおけるＣ−Ｃ断面に対応する断面図である。なお、図９Ａ−図９Ｃは、プラグ側コネクタとレセプタクル側コネクタとが嵌合している様子を示している。
【０１１４】
まず、プラグ側コネクタの構造について説明する。図９Ａ−図９Ｃを参照すると、第１の変形例に係るプラグ側コネクタ１０は、信号ピン１１０、誘電体１２０、基板１３０及び外殻（シェル）１４０を備える。
【０１１５】
信号ピン１１０は、第１の方向、すなわちｙ軸方向に延設される。また、信号ピン１１０は、誘電体によって形成される基板１３０の表面上に、配線パターンとして形成される。
【０１１６】
シェル１４０は、信号ピン１１０及び基板１３０を覆うように形成され、シェル１４０のｙ軸の正方向の一面は、外部に対して開放される開放面になっている。図９Ａ−図９Ｃに示すように、プラグ側コネクタ１０と、後述するレセプタクル側コネクタ２０とは、シェル１４０の開放面を介して接続される。また、シェル１４０は、導電体によって形成され、その電位は、後述するレセプタクル側コネクタ２０を介して、例えばグラウンド電位に固定される。
【０１１７】
また、基板１３０の裏面、すなわち、信号ピン１１０が形成される面と逆側の面には、グラウンド電位を有する導電体層が形成される。図９Ａ−図９Ｃを参照すると、本実施形態においては、シェル１４０の、基板１３０の裏面と対向する面が、他の面よりも肉厚に形成され、基板１３０の裏面と接している。つまり、基板１３０の裏面に形成される導電体層とシェル１４０とが一体的に形成されている。なお、本実施形態においては、基板１３０の裏面にグラウンド電位を有する導電体層が形成されればよく、導電体層の構造はかかる例に限定されない。つまり、シェル１４０の一面が肉厚化されなくてもよく、例えば、基板１３０の裏面に形成された導電体層と、シェル１４０とが、ビアホール等によって電気的に接続される構造であってもよい。
【０１１８】
更に、基板１３０上に形成された信号ピン１１０の上部（ｚ軸の正方向）には、誘電体１２０が積層されてもよい。ただし、誘電体１２０が形成される場合には、誘電体１２０は、信号ピン１１０の全面を覆うように形成されるのではなく、シェル１４０の開放面近傍の所定の領域において信号ピン１１０の一部領域が露出するように形成される。プラグ側コネクタ１０と、後述するレセプタクル側コネクタ２０とが嵌合する際に、プラグ側コネクタ１０の信号ピン１１０の当該露出部が、レセプタクル側コネクタ２０の信号ピン２１０（配線パターン）と接触することにより、プラグ側コネクタ１０と、後述するレセプタクル側コネクタ２０とが電気的に接続される。なお、信号ピン１１０の露出部の一部領域には、レセプタクル側コネクタ２０の信号ピン２１０に向かって突出する接触部が設けられてもよい。そして、プラグ側コネクタ１０の信号ピン１１０とレセプタクル側コネクタ２０の信号ピン２１０とは、当該接触部を介して接触してもよい。
【０１１９】
次に、レセプタクル側コネクタの構造について説明する。図９Ａ−図９Ｃを参照すると、第１の変形例に係るレセプタクル側コネクタ２０は、信号ピン２１０、誘電体２２０、基板２３０及び外殻（シェル）２４０を備える。
【０１２０】
信号ピン２１０は、第１の方向、すなわちｙ軸方向に延設される。また、信号ピン２１０は、誘電体によって形成される基板２３０の表面上に、配線パターンとして形成される。
【０１２１】
シェル２４０は、信号ピン２１０及び基板２３０を覆うように形成され、シェル２４０のｙ軸の負方向の一面は、外部に対して開放される開放面になっている。また、シェル２４０は、導電体によって形成され、その電位は、例えばグラウンド電位に固定される。
【０１２２】
また、シェル２４０の開放面の開口部の面積は、プラグ側コネクタ１０のシェル１４０の開放面における断面積よりもわずかに大きく形成されている。そして、図９Ａ−図９Ｃに示すように、プラグ側コネクタ１０と、レセプタクル側コネクタ２０とは、プラグ側コネクタ１０のシェル１４０に開放面が設けられる一端が、レセプタクル側コネクタ２０のシェル２４０の開放面の開口部に挿入されることによって、嵌合される。なお、図９Ａ及び図９Ｂに破線で示す領域は、プラグ側コネクタ１０とレセプタクル側コネクタ２０との嵌合部Ｔを表している。
【０１２３】
また、基板２３０の裏面、すなわち、信号ピン２１０が形成される面と逆側の面には、グラウンド電位を有する導電体層が形成される。図９Ａ−図９Ｃを参照すると、本実施形態においては、シェル２４０の、基板２３０の裏面と対向する面が、他の面よりも肉厚に形成され、基板２３０の裏面と接している。つまり、基板２３０の裏面に形成される導電体層とシェル２４０とが一体的に形成されている。なお、本実施形態においては、基板２３０の裏面にグラウンド電位を有する導電体層が形成されればよく、導電体層の構造はかかる例に限定されない。つまり、シェル２４０の一面が肉厚化されなくてもよく、例えば、基板２３０の裏面に形成された導電体層と、シェル２４０とが、ビアホール等によって電気的に接続される構造であってもよい。
【０１２４】
更に、基板２３０上に形成された信号ピン２１０の上部（ｚ軸の正方向）には、誘電体２２０が積層されてもよい。ただし、誘電体２２０が形成される場合には、誘電体２２０は、シェル２４０の開放面近傍の所定の領域において信号ピン２１０の一部領域が露出するように形成される。レセプタクル側コネクタ２０の信号ピン２１０の当該露出部が、プラグ側コネクタ１０の信号ピン１１０（配線パターン）の露出部及び／又は接触部と接触することにより、プラグ側コネクタ１０と、レセプタクル側コネクタ２０とが電気的に接続される。
【０１２５】
また、図９Ｂを参照すると、プラグ側コネクタ１０の信号ピン１１０及びレセプタクル側コネクタ２０の信号ピン２１０は、信号ピン１１０、２１０のうち、差動信号が伝送され、隣接して延設される１対の信号ピン１１０、２１０の間隔が、隣接する他の信号ピン１１０、２１０との間隔よりも小さく形成されてよい。なお、信号ピン１１０、２１０の間隔は、嵌合部Ｔでは等しい間隔であってよく、信号ピン１１０、２１０のうち、差動信号が伝送され、隣接して延設される１対の信号ピン１１０、２１０の間隔が、隣接する他の信号ピン１１０、２１０との間隔よりも小さく形成されるのは、嵌合部Ｔ以外の領域であってよい。
【０１２６】
更に、嵌合部Ｔにおける信号ピン１１０、２１０の配線間隔は、図８Ａ−図８Ｃに示す嵌合部Ｓにおける信号ピン８１１、８２１の配線間隔と同様であってもよい。つまり、第１の変形例に係るコネクタの信号ピンと、一般的なＴｙｐｅＣのＨＤＭＩコネクタの信号ピンとは、嵌合部においては同一の配線間隔を有していてよい。
【０１２７】
以上、図９Ａ−図９Ｃを参照して説明したように、第１の変形例に係るコネクタにおいては、一般的なＴｙｐｅＣのコネクタと比べて、以下の点で相違する。すなわち、第１の変形例に係るコネクタは、誘電体によって形成され、一方の面に信号ピン（信号ピンに対応する配線パターン）が、他側の面にグラウンド電位を有する導電体層が形成された基板を備える。また、第１の変形例に係るコネクタにおいては、信号ピンのうち、差動信号が伝送され、隣接して延設される１対の信号ピンの間隔が、隣接する他の信号ピンとの間隔よりも小さく形成される。ここで、これらの構成を有することによって生じる、第１の変形例に係るコネクタが奏する効果について説明する。
【０１２８】
上記のように、第１の変形例に係るコネクタ１０、２０は、誘電体で形成される基板１３０、２３０上に信号ピン１１０、２１０が形成され、更に、基板１３０、２３０の信号ピン１１０、２１０が形成される面とは逆側の面に、グラウンド電位を有する導電体層が形成される。すなわち、第１の変形例に係るコネクタは、グラウンドプレーン（導電体層）、誘電体層（基板１３０、２３０）、配線（信号ピン１１０、２１０）が、順に積層される構成を有する。このような構成を有することにより、信号ピン１１０、２１０を流れる電流（信号）に起因する電磁界が、基板１３０、２３０と導電体との間に閉じ込められ、いわゆるマイクロストリップライン（マイクロストリップ構造）が形成される。よって、第１の変形例に係るコネクタにおいては、信号ピン１１０、２１０を流れる電流（信号）が、他の信号ピン１１０、２１０に及ぼす影響を抑えることができ、信号の劣化を抑えることができる。
【０１２９】
更に、上記のように、第１の変形例に係るコネクタ１０、２０においては、信号ピン１１０、２１０のうち、差動信号が伝送され、隣接して延設される１対の信号ピン１１０、２１０の間隔が、隣接する他の信号ピン１１０、２１０との間隔よりも小さく形成されてよい。対となる差動信号が伝送される１対の信号ピン１１０、２１０の間隔をより狭くすることにより、当該１対の信号ピン１１０、２１０を流れる電流（信号）に起因する電磁界が、当該１対の信号ピン１１０、２１０の間及び基板１３０、２３０と導電体との間に閉じ込められ、いわゆる差動ストリップライン（差動ストリップ構造）が形成される。なお、差動結合のリターンパスは配線面の裏面のグラウンドプレーンに確保される。従って、差動データライン間で結合が形成されるため、差動インピーダンスを維持したまま信号ピンの配線幅と配線間隔を縮小することが可能になる。つまり、隣接する異種信号配線との間隔を拡大することが可能となり、クロストークの低減と信号品質の向上が実現される。よって、第１の変形例に係るコネクタにおいては、対となる差動信号が伝送される信号ピン１１０、２１０を流れる電流（信号）が、他の信号ピン１１０、２１０に及ぼす影響を更に抑えることができ、信号の劣化をより抑えることができる。
【０１３０】
なお、第１の変形例に係るコネクタに、図７Ｂに示す、新たにデータラインが増加されたピン配置が適用される場合、新たに追加された差動信号のペアのうち、「Ｄａｔａ３＋」と「Ｄａｔａ３−」及び「Ｄａｔａ４＋」と「Ｄａｔａ４−」の各信号が割り当てられる信号ピンは、それぞれの差動信号のペア同士が、隣り合う位置には配置されていない。従って、第１の変形例に係るコネクタにおいては、互いに隣り合う位置に形成される「Ｄａｔａ０＋」と「Ｄａｔａ０−」、「Ｄａｔａ１＋」と「Ｄａｔａ１−」、「Ｄａｔａ２＋」と「Ｄａｔａ２−」及び「Ｄａｔａ５＋」と「Ｄａｔａ５−」が印加される信号ピンについては、差動ストリップラインによって信号が伝送され、互いに隣り合う位置に形成されない「Ｄａｔａ３＋」と「Ｄａｔａ３−」及び「Ｄａｔａ４＋」と「Ｄａｔａ４−」が印加される信号ピンについては、シングルエンドのマイクロストリップラインによって信号が伝送される。
【０１３１】
また、本開示の第１の変形例に係るコネクタは、以上説明したように、図７Ｂに示すような、新たにデータラインが増加されたピン配置において、その効果をより得ることができるが、図７Ａに示す一般的なピン配置にも適用することができる。本開示の第１の変形例に係るコネクタが、図７Ａに示す一般的なピン配置に適用される場合であっても、各信号ピンについてマイクロストリップライン又は差動ストリップラインが形成されることにより、信号ピン１１０、２１０を流れる電流（信号）が、他の信号ピン１１０、２１０に及ぼす影響を抑えることができ、信号の劣化を抑えることができる。
【０１３２】
なお、本開示の第１の変形例に係るコネクタにおいては、図９Ｂを参照して説明したように、嵌合部Ｔにおける信号ピン１１０、２１０の間隔は、一般的なＴｙｐｅＣのＨＤＭＩコネクタの嵌合部Ｓにおける信号ピン８１１、８２１の間隔と同一であってよい。このような構成を有することにより、第１の変形例に係るコネクタと一般的なＴｙｐｅＣのＨＤＭＩコネクタとの互換性が保証される。つまり、第１の変形例に係るコネクタと、一般的なＴｙｐｅＣのＨＤＭＩコネクタとを嵌合する際に、ＨＤＭＩ規格によって定められた所定の信号ピン同士が電気的に接続される。従って、図７Ａに示す一般的なピン配置に対応する信号の伝送が行われる場合であっても、第１の変形例に係るコネクタを適用することが可能となる。
【０１３３】
ここで、図１０を参照して、本開示の第１の変形例に係るコネクタにおける変形例について説明する。本開示の第１の変形例に係るコネクタにおいては、グラウンド電位を有するガードラインが、信号ピンを挟む位置に、信号ピンと略平行に更に延設されてもよい。更に、当該ガードラインは、シングルエンドによって信号を伝送する信号ピンを挟むように配設されてもよい。図１０は、ガードラインが配設された構成を説明するための説明図である。
【０１３４】
図１０は、図９Ｂに示す第１の変形例に係るコネクタにおいて、ガードラインが新たに配設された様子を示す。つまり、図１０は、第１の変形例に係るコネクタにガードラインが設けられた構成を、ｚ軸の正方向から見た様子を示している。図１０を参照すると、例えば、プラグ側コネクタ１０の、シングル結合によって信号を伝送する信号ピン１１０を挟むように、ガードライン１５０が配設される。また、例えば、同様に、レセプタクル側コネクタ２０の、シングルエンドによって信号を伝送する信号ピン２１０を挟むように、ガードライン２５０が配設される。また、ガードライン１５０、２５０の電位はグラウンド電位に設定されている。ガードライン１５０、２５０が設けられることにより、信号ピン１１０、２１０を流れる電流（信号）が、他の信号ピン１１０、２１０に及ぼす影響を更に抑えることができ、信号の劣化をより抑えることができる。
【０１３５】
（３．２．３．特性比較）
次に、図８Ａ−図８Ｃに示す一般的なＴｙｐｅＣのＨＤＭＩコネクタ構造と、図９Ａ−図９Ｃに示す本開示の第１の変形例に係るコネクタ構造とにおいて、信号ピンに流れる信号の特性を比較した結果について説明する。なお、以下に示す、図１１Ａ及び図１１Ｂ、図１２Ａ及び図１２Ｂ、図１３Ａ及び図１３Ｂ、並びに図１４Ａ−Ｅは、図７Ｂに示す、新たにデータラインが増加されたピン配置に対応する信号を流した場合の結果を示している。
【０１３６】
まず、図１１Ａ及び図１１Ｂ並びに図１２Ａ及び図１２Ｂを参照して、一般的なＴｙｐｅＣのＨＤＭＩコネクタと、第１の変形例に係るコネクタとの、信号ピン近傍の電界分布の違いについて説明する。
【０１３７】
図１１Ａ及び図１１Ｂ並びに図１２Ａ及び図１２Ｂは、コネクタに、ＨＤＭＩ規格によって定められる映像信号伝送時の所定の信号を印加した場合の、信号ピン近傍の電界分布の様子を示している。図１１Ａ及び図１１Ｂは、一般的なＴｙｐｅＣのＨＤＭＩコネクタ構造における電界分布の様子を示す等電界線図である。また、図１２Ａ及び図１２Ｂは、第１の変形例に係るコネクタ構造における電界分布の様子を示す等電界線図である。なお、図１１Ａ及び図１１Ｂ並びに図１２Ａ及び図１２Ｂにおいては、電界分布の強さを、ハッチングの濃淡で模式的に示しており、ハッチングが濃い領域ほど、電界が集中している様子を示している。
【０１３８】
図１１Ａは、一般的なＴｙｐｅＣのＨＤＭＩコネクタ構造における、図８Ａに対応する断面における等電界線図であり、図１１Ｂは、図１１Ａに示すＤ−Ｄ断面における等電界線図である。
【０１３９】
図１２Ａは、第１の変形例に係るコネクタ構造における、図９Ａに対応する断面における等電界線図であり、図１２Ｂは、図１２Ａに示すＤ−Ｄ断面における等電界線図である。ただし、図１２Ａ及び図１２Ｂに示す等電界線図は、第１の変形例に係るコネクタ構造において、図１０に示すガードラインを更に備える構造について、電界分布を求めたものである。
【０１４０】
なお、図１１Ａ及び図１１Ｂ並びに図１２Ａ及び図１２Ｂに示す等電界線図は、上記の各断面における各領域（信号ピン、基板、外殻、誘電体等）に対応する誘電率を設定したモデルを作成し、ＨＤＭＩ規格によって定められる映像信号伝送時の所定の信号を印加した場合の、信号ピン近傍の電界分布の様子をシミュレーションした結果を示している。
【０１４１】
図１１Ａを参照すると、一般的なＴｙｐｅＣのＨＤＭＩコネクタ構造においては、信号ピン８１１、８２１の表面（ｙ軸方向に延伸する面のうち、ｚ軸の正方向に位置する面）と裏面（ｙ軸方向に延伸する面のうち、ｚ軸の負方向に位置する面）とで電界分布にほとんど差がないことが分かる。また、図１１Ｂを参照すると、一般的なＴｙｐｅＣのＨＤＭＩコネクタ構造においては、例えば領域Ｅに示すように、一部の信号ピン１１０間には、電界が集中し、カップリングが形成されている様子が示されているが、例えば領域Ｆ（「Ｄａｔａ０−」、「Ｄａｔａ４−」、「Ｄａｔａ５＋」に跨る領域）や領域Ｇ（「Ｄａｔａ１−」、「Ｄａｔａ４＋」、「Ｄａｔａ０＋」に跨る領域）に示すように、差動信号のペア以外の領域にも電界が集中しており、信号ピン８１１を流れる電流（信号）が、他の信号ピン８１１に影響を及ぼしてしまっていることが分かる。
【０１４２】
一方、図１２Ａを参照すると、第１の変形例に係るコネクタ構造においては、信号ピン１１０、２１０と基板１３０、２３０との間に電界が集中しており、いわゆるマイクロストリップラインが形成されていることが分かる。また、図１２Ｂを参照すると、第１の変形例に係るコネクタ構造においては、隣接して配設されている信号ピンである「Ｄａｔａ０」、「Ｄａｔａ１」、「Ｄａｔａ２」、「Ｄａｔａ５」の信号ピン１１０、２１０のペアの間には、電界が集中し、いわゆる差動ストリップラインが形成されている様子が示されている。また、「Ｄａｔａ３−」、「Ｄａｔａ３＋」、「Ｄａｔａ４−」及び「Ｄａｔａ４＋」の信号ピン１１０、２１０では、信号ピン１１０、２１０とＧＮＤ導体（シェル１４０）との間の基板内に電界が集中しており、シングルエンドの電界分布が形成されていることが分かる。従って、信号ピン１１０、２１０を流れる電流（信号）が、他の信号ピン１１０、２１０に及ぼす影響が抑えられていることが分かる。
【０１４３】
次に、図１３Ａ及び図１３Ｂ並びに図１４Ａ−図１４Ｅを参照して、一般的なＴｙｐｅＣのＨＤＭＩコネクタと、第１の変形例に係るコネクタとの、アイパターン及びクロストークに代表される信号伝送特性の違いについて説明する。
【０１４４】
図１３Ａ及び図１３Ｂは、図８Ａ−図８Ｃに示す、一般的なＴｙｐｅＣのＨＤＭＩコネクタ構造におけるアイパターンを示す電圧特性図である。なお、図１３Ａは、図７Ｂに示す「Ｄａｔａ２」のラインについてのアイパターンを示しており、図１３Ｂは、図７Ｂに示す「Ｄａｔａ４」のラインについてのアイパターンを示している。
【０１４５】
また、図１４Ａ及び図１４Ｂは、図９Ａ−図９Ｃに示す、第１の変形例に係るコネクタ構造におけるアイパターンを示す電圧特性図である。なお、図１４Ａは、図７Ｂに示す「Ｄａｔａ２」のラインについてのアイパターンを示しており、図１４Ｂは、図７Ｂに示す「Ｄａｔａ４」のラインについてのアイパターンを示している。
【０１４６】
また、図１４Ｃ及び図１４Ｄは、図１０に示す、第１の変形例に係るコネクタ構造にガードラインが更に配置されたコネクタ構造におけるアイパターンを示す電圧特性図である。なお、図１４Ｃは、図７Ｂに示す「Ｄａｔａ２」のラインについてのアイパターンを示しており、図１４Ｄは、図７Ｂに示す「Ｄａｔａ４」のラインについてのアイパターンを示している。更に、図１４Ｅは、図１０に示す、第１の変形例に係るコネクタ構造にガードラインが更に配置されたコネクタ構造におけるクロストーク特性を示す電圧特性図である。
【０１４７】
なお、図１３Ａ及び図１３Ｂ並びに図１４Ａ−図１４Ｅにおいて、「Ｄａｔａ２」に対応するアイパターンは、図７Ａに示す一般的なピン配置において既に存在するデータライン（既存のデータライン）の伝送特性を代表するものであり、「Ｄａｔａ４」に対応するアイパターンは、図７Ｂに示す新たにデータラインが増加されたピン配置において新たに追加されるデータライン（新規のデータライン）の伝送特性を代表するものである。
【０１４８】
図１３Ａ及び図１３Ｂと、図１４Ａ及び図１４Ｂとを比較すると、既存のデータラインである「Ｄａｔａ２」、新規のデータラインである「Ｄａｔａ４」ともに、第１の変形例に係るコネクタ構造を有することで、信号の伝送特性が向上していることが分かる。すなわち、第１の変形例に係るコネクタ構造によって、信号の劣化が抑制されている。
【０１４９】
また、図１４Ａ及び図１４Ｂと、図１４Ｃ及び図１４Ｄとを比較すると、既存のデータラインである「Ｄａｔａ２」、新規のデータラインである「Ｄａｔａ４」ともに、ガードライン１５０を設けることにより、信号の伝送特性が更に向上していることが分かる。すなわち、第１の変形例に係るコネクタ構造にガードライン１５０が更に設けられることによって、信号の劣化がより抑制される。また、図１４Ｅを参照すると、第１の変形例に係るコネクタ構造において、良好なクロストーク特性が得られることが分かる。
【０１５０】
［３．３．第２の変形例］
次に、本開示の第２の変形例に係るコネクタの構造について説明する。なお、第２の変形例に係るコネクタは、ＴｙｐｅＤのＨＤＭＩコネクタに対してデータ伝送量を増加させつつ信号の劣化をより抑えるための構成を適用したものに対応している。
【０１５１】
上記説明したように、ＴｙｐｅＤのＨＤＭＩコネクタは、図６Ａ及び図６Ｂに示すピン配置を有する。ここで、一般的なＴｙｐｅＤのＨＤＭＩコネクタに、図６Ｂに示すような、新たにデータラインの数が増加されたピン配置を適用すると、上記［３．１．伝送データ量増加についての検討］で説明したＴｙｐｅＡのＨＤＭＩコネクタと同様、信号の劣化が生じる。一方、以下に説明する本開示の第２の変形例に係るコネクタ構造によれば、図６Ｂに示すような、新たにデータラインが増加されたピン配置に対しても、信号の劣化を抑えることが可能となる。
【０１５２】
以下の説明においては、第２の変形例に係るコネクタの構造について明確にするために、まず、（３．３．１．一般的なＴｙｐｅＤコネクタの構成）で、一般的なＴｙｐｅＤのＨＤＭＩコネクタの一構造例について説明する。次に、（３．３．２．第２の変形例に係るコネクタの構成）において、本開示の第２の変形例に係るコネクタの一構造例について説明するとともに、一般的なＴｙｐｅＤのＨＤＭＩコネクタとの構造の違いについて説明する。そして、（３．３．３．特性比較）において、両者の構造において伝送される信号の特性について比較することにより、第２の変形例に係るコネクタにおける、信号の劣化を抑制する効果について説明する。
【０１５３】
なお、図６Ａ及び図６Ｂに示すように、ＴｙｐｅＤのＨＤＭＩコネクタに対応するピン配置では、端子面において、信号ピンがｘ軸方向に沿って、ｚ軸方向に２列に、千鳥状に並べられる。そして、図６Ａ及び図６Ｂにおける上下方向において、上（ｚ軸方向における上方向）の列に形成される信号ピンと、下（ｚ軸方向における下方向）の列に形成される信号ピンとは、ｘ軸における配設位置は異なるものの、その構造は上下対称になっている。従って、以下に示す図１５Ａ−図１５Ｃ及び図１６Ａ−図１６Ｃにおいては、ｚ軸方向における下側の信号ピン（図６Ａ及び図６Ｂにおいて下の列に形成される信号ピン）の構造について主に説明し、ｚ軸方向における上側の信号ピン（図６Ａ及び図６Ｂにおいて上の列に形成される信号ピン）については、下側の信号ピンの構造を折り返したものに対応するため、説明を省略する。
【０１５４】
（３．３．１．一般的なＴｙｐｅＤコネクタの構成）
まず、図１５Ａ−図１５Ｃを参照して、一般的なＴｙｐｅＤのＨＤＭＩコネクタの一構造例について説明する。図１５Ａは、一般的なＴｙｐｅＤのＨＤＭＩコネクタを、ｙ軸とｚ軸とによって構成される断面であり、かつ、信号ピンを通る断面で切断した場合の一構造例を示す断面図である。図１５Ｂは、一般的なＴｙｐｅＤのＨＤＭＩコネクタの、ｘ軸とｙ軸とによって構成される断面において、図１５ＡにおけるＡ−Ａ断面に対応する断面図である。図１５Ｃは、一般的なＴｙｐｅＤのＨＤＭＩコネクタの、ｘ軸とｚ軸とによって構成される断面において、図１５ＢにおけるＣ−Ｃ断面に対応する断面図である。なお、図１５Ａ−図１５Ｃは、プラグ側コネクタとレセプタクル側コネクタとが嵌合している様子を示している。
【０１５５】
まず、プラグ側コネクタの構造について説明する。図１５Ａ−図１５Ｃを参照すると、一般的なＴｙｐｅＤのＨＤＭＩコネクタのプラグ側コネクタ９１０は、信号ピン９１１、誘電体９１２及び外殻（シェル）９１３を備える。信号ピン９１１は、第１の方向、すなわちｙ軸方向に延設されており誘電体９１２にその一部が埋め込まれる。
【０１５６】
シェル９１３は、信号ピン９１１及び誘電体９１２を覆うように形成され、シェル９１３のｙ軸の正方向の一面は、外部に対して開放される開放面になっている。図１５Ａ−図１５Ｃに示すように、プラグ側コネクタ９１０と、後述するレセプタクル側コネクタ９２０とは、シェル９１３の開放面を介して接続される。また、シェル９１３は、導電体によって形成され、その電位は、後述するレセプタクル側コネクタ９２０を介して、例えばグラウンド電位に固定される。
【０１５７】
更に、信号ピン９１１は、シェル９１３の開放面近傍の所定の領域が誘電体９１２からその先端部が露出されており、当該露出部は、所定の角度でｚ軸の正方向に折り曲げられる屈曲部を構成する。プラグ側コネクタ９１０と、後述するレセプタクル側コネクタ９２０とが嵌合される際に、信号ピン９１１の屈曲部が、後述するレセプタクル側コネクタ９２０の信号ピン９２１と接触することにより、プラグ側コネクタ９１０と、後述するレセプタクル側コネクタ９２０とが電気的に接続される。
【０１５８】
なお、ｚ軸方向における上側の信号ピン９２１については、上述のように、下側の信号ピンと上下対称な構造を有するため、当該屈曲部は、所定の角度でｚ軸の負方向に折り曲げられて形成される。
【０１５９】
次に、レセプタクル側コネクタの構造について説明する。図１５Ａ−図１５Ｃを参照すると、一般的なＴｙｐｅＤのＨＤＭＩコネクタのレセプタクル側コネクタ９２０は、信号ピン９２１、誘電体９２２及び外殻（シェル）９２３を備える。信号ピン９２１は、第１の方向、すなわちｙ軸方向に延設されており誘電体９２２にその一部が埋め込まれる。
【０１６０】
シェル９２３は、信号ピン９２１及び誘電体９２２を覆うように形成され、シェル９２３のｙ軸の負方向の一面は、外部に対して開放される開放面になっている。また、シェル９２３は、導電体によって形成され、その電位は、例えばグラウンド電位に固定される。
【０１６１】
また、シェル９２３の開放面の開口部の面積は、プラグ側コネクタ９１０のシェル９１３の開放面における断面積よりもわずかに大きく形成されている。そして、図１５Ａ−図１５Ｃに示すように、プラグ側コネクタ９１０と、レセプタクル側コネクタ９２０とは、プラグ側コネクタ９１０のシェル９１３に開放面が設けられる一端が、レセプタクル側コネクタ９２０のシェル９２３の開放面の開口部に挿入されることによって、嵌合される。なお、図１５Ａ及び図１５Ｂに破線で示す領域は、プラグ側コネクタ９１０とレセプタクル側コネクタ９２０との嵌合部Ｕを表している。
【０１６２】
更に、信号ピン９２１は、シェル９２３の開放面近傍の所定の領域において、誘電体９２２からその表面の一部領域が露出された露出部を有する。プラグ側コネクタ９１０と、レセプタクル側コネクタ９２０とが嵌合される際には、信号ピン９２１の露出部が、上述したプラグ側コネクタ９１０の信号ピン９１１の屈曲部と接触する。
【０１６３】
なお、上述したように、一般的なＴｙｐｅＤのコネクタにおいては、以上説明した信号ピン９１１、９２１、誘電体９１２、９２２と同様の構造が、シェル９１３、９２３の内部に、上下対称に、ｚ軸方向における上側の信号ピン９１１、９２１、誘電体９１２、９２２として更に設けられる。
【０１６４】
以上、図１５Ａ−図１５Ｃを参照して、一般的なＴｙｐｅＤのＨＤＭＩコネクタの構造について説明した。
【０１６５】
（３．３．２．第２の変形例に係るコネクタの構成）
次に、図１６Ａ−図１６Ｃを参照して、本開示の第２の変形例に係るコネクタの一構造例について説明する。図１６Ａは、本開示の第２の変形例に係るコネクタを、ｙ軸とｚ軸とによって構成される断面であり、かつ、信号ピンを通る断面で切断した場合の一構造例を示す断面図である。図１６Ｂは、第２の変形例に係るコネクタの、ｘ軸とｙ軸とによって構成される断面において、図１６ＡにおけるＡ−Ａ断面に対応する断面図である。図１６Ｃは、第２の変形例に係るコネクタの、ｘ軸とｚ軸とによって構成される断面において、図１６ＢにおけるＣ−Ｃ断面に対応する断面図である。
【０１６６】
まず、プラグ側コネクタの構造について説明する。図１６Ａ−図１６Ｃを参照すると、第２の変形例に係るプラグ側コネクタ３０は、信号ピン３１０、誘電体３２０、基板３３０及び外殻（シェル）３４０を備える。
【０１６７】
信号ピン３１０は、第１の方向、すなわちｙ軸方向に延設される。また、信号ピン３１０は、誘電体によって形成される基板３３０の表面上に、配線パターンとして形成される。
【０１６８】
シェル３４０は、信号ピン３１０及び基板３３０を覆うように形成され、シェル３４０のｙ軸の正方向の一面は、外部に対して開放される開放面になっている。図１６Ａ−図１６Ｃに示すように、プラグ側コネクタ３０と、後述するレセプタクル側コネクタ４０とは、シェル３４０の開放面を介して接続される。また、シェル３４０は、導電体によって形成され、その電位は、後述するレセプタクル側コネクタ４０を介して、例えばグラウンド電位に固定される。
【０１６９】
また、基板３３０の裏面、すなわち、信号ピン３１０が形成される面と逆側の面には、グラウンド電位を有する導電体層が形成される。図１６Ａ−図１６Ｃを参照すると、本実施形態においては、シェル３４０の、基板３３０の裏面と対向する面が、他の面よりも肉厚に形成され、基板３３０の裏面と接している。つまり、基板３３０の裏面に形成される導電体層とシェル３４０とが一体的に形成されている。なお、本実施形態においては、基板３３０の裏面にグラウンド電位を有する導電体層が形成されればよく、導電体層の構造はかかる例に限定されない。つまり、シェル３４０の一面が肉厚化されなくてもよく、例えば、基板３３０の裏面に形成された導電体層と、シェル３４０とが、ビアホール等によって電気的に接続される構造であってもよい。
【０１７０】
更に、基板３３０上に形成された信号ピンの３１０の上部（ｚ軸の正方向）には、誘電体３２０が積層されてもよい。ただし、誘電体３２０が形成される場合には、誘電体３２０は、信号ピン３１０の全面を覆うように形成されるのではなく、シェル３４０の開放面近傍の所定の領域において信号ピン３１０の表面の一部領域が露出するように形成される。プラグ側コネクタ３０と、後述するレセプタクル側コネクタ４０とが嵌合する際に、プラグ側コネクタ３０の信号ピン３１０の当該露出部が、レセプタクル側コネクタ４０の信号ピン４１０と接触することにより、プラグ側コネクタ３０と、後述するレセプタクル側コネクタ４０とが電気的に接続される。なお、信号ピン３１０の露出部の一部領域には、レセプタクル側コネクタ４０の信号ピン４１０に向かって突出する接触部が設けられてもよい。そして、プラグ側コネクタ３０の信号ピン３１０とレセプタクル側コネクタ４０の信号ピン４１０とは、当該接触部を介して接触してもよい。
【０１７１】
次に、レセプタクル側コネクタの構造について説明する。図１６Ａ−図１６Ｃを参照すると、第２の変形例に係るレセプタクル側コネクタ４０は、信号ピン４１０、誘電体４２０、基板４３０及び外殻（シェル）４４０を備える。
【０１７２】
信号ピン４１０は、第１の方向、すなわちｙ軸方向に延設される。また、信号ピン４１０は、誘電体によって形成される基板４３０の表面上に、配線パターンとして形成される。
【０１７３】
シェル４４０は、信号ピン４１０及び基板４３０を覆うように形成され、シェル４４０のｙ軸の負方向の一面は、外部に対して開放される開放面になっている。また、シェル４４０は、導電体によって形成され、その電位は、例えばグラウンド電位に固定される。
【０１７４】
また、シェル４４０の開放面の開口部の面積は、プラグ側コネクタ３０のシェル３４０の開放面における断面積よりもわずかに大きく形成されている。そして、図１６Ａ−図１６Ｃに示すように、プラグ側コネクタ３０と、レセプタクル側コネクタ４０とは、プラグ側コネクタ３０のシェル３４０に開放面が設けられる一端が、レセプタクル側コネクタ４０のシェル４４０の開放面の開口部に挿入されることによって、嵌合される。なお、図１６Ａ及び図１６Ｂに破線で示す領域は、プラグ側コネクタ３０とレセプタクル側コネクタ４０との嵌合部Ｖを表している。
【０１７５】
また、基板４３０の裏面、すなわち、信号ピン４１０が形成される面と逆側の面には、グラウンド電位を有する導電体層が形成される。図１６Ａ−図１６Ｃを参照すると、本実施形態においては、シェル４４０の、基板４３０の裏面と対向する面が、他の面よりも肉厚に形成され、基板４３０の裏面と接している。つまり、基板４３０の裏面に形成される導電体層とシェル４４０とが一体的に形成されている。なお、本実施形態においては、基板４３０の裏面にグラウンド電位を有する導電体層が形成されればよく、導電体層の構造はかかる例に限定されない。つまり、シェル４４０の一面が肉厚化されなくてもよく、例えば、基板４３０の裏面に形成された導電体層と、シェル４４０とが、ビアホール等によって電気的に接続される構造であってもよい。
【０１７６】
更に、基板４３０上に形成された信号ピン４１０の上部（ｚ軸の正方向）には、誘電体４２０が積層されてもよい。ただし、誘電体４２０が形成される場合には、誘電体４２０は、シェル４４０の開放面近傍の所定の領域において信号ピン４１０の表面の一部領域が露出するように形成される。レセプタクル側コネクタ４０の信号ピン４１０の当該露出部が、プラグ側コネクタ３０の信号ピン３１０の露出部及び／又は接触部と接触することにより、プラグ側コネクタ３０と、レセプタクル側コネクタ４０とが電気的に接続される。
【０１７７】
なお、上述したように、第２の変形例に係るコネクタにおいては、以上説明した信号ピン３１０、４１０、誘電体３２０、４２０、基板３３０、４３０及び導電体層と同様の構造が、シェル３４０、４４０の内部に、上下対称に、ｚ軸方向における上側の信号ピン３１０、４１０、誘電体３２０、４２０、基板３３０、４３０及び導電体層として更に設けられる。つまり、第２の変形例に係るコネクタ構造は、上記説明した第１の変形例に係るコネクタ構造における信号ピン１１０、２１０、誘電体１２０、２２０、基板１３０、２３０及び導電体層の構造が、２組備えられた構造に対応する。
【０１７８】
また、図１６Ｂを参照すると、プラグ側コネクタ３０の信号ピン３１０及びレセプタクル側コネクタ４０の信号ピン４１０は、信号ピン３１０、４１０のうち、差動信号が伝送され、隣接して延設される１対の信号ピン３１０、４１０の間隔が、隣接する他の信号ピン３１０、４１０との間隔よりも小さく形成されてよい。なお、信号ピン３１０、４１０の間隔は、嵌合部Ｖでは等しい間隔であってよく、信号ピン３１０、４１０のうち、差動信号が伝送され、隣接して延設される１対の信号ピン３１０、４１０の間隔が、隣接する他の信号ピン３１０、４１０との間隔よりも小さく形成されるのは、嵌合部Ｖ以外の領域であってよい。
【０１７９】
更に、嵌合部Ｖにおける信号ピン３１０、４１０の配線間隔は、図１５Ａ−図１５Ｃに示す嵌合部Ｕにおける信号ピン９１１、９２１の配線間隔と同様であってもよい。つまり、第２の変形例に係るコネクタの信号ピンと、一般的なＴｙｐｅＤのＨＤＭＩコネクタの信号ピンとは、嵌合部においては同一の配線間隔を有していてよい。
【０１８０】
以上、図１６Ａ−図１６Ｃを参照して説明したように、第２の変形例に係るコネクタの構造は、一般的なＴｙｐｅＤのコネクタの構造と比べて、以下の点で相違する。すなわち、第２の変形例に係るコネクタは、誘電体によって形成され、一方の面に信号ピン（信号ピンに対応する配線パターン）が、他側の面にグラウンド電位を有する導電体層が形成された基板を備える。また、第２の変形例に係るコネクタにおいては、信号ピンのうち、差動信号が伝送され、隣接して延設される１対の信号ピンの間隔が、隣接する他の信号ピンとの間隔よりも小さく形成される。第２の変形例に係るコネクタは、上述した第１の変形例に係るコネクタと同様、上記構成を有することにより、以下の効果を奏する。
【０１８１】
上記のように、第２の変形例に係るコネクタ３０、４０では、誘電体で形成される基板３３０、４３０上に信号ピン３１０、４１０が形成され、更に、基板３３０、４３０の信号ピン３１０、４１０が形成される面とは逆側の面に、グラウンド電位を有する導電体層が形成される。すなわち、第２の変形例に係るコネクタは、グラウンドプレーン（導電体層）、誘電体層（基板３３０、４３０）、配線（信号ピン３１０、４１０）が、順に積層される構成を有する。このような構成を有することにより、信号ピン３１０、４１０を流れる電流（信号）に起因する電磁界が、基板３３０、４３０に閉じ込められ、いわゆるマイクロストリップライン（マイクロストリップ構造）が形成される。よって、第２の変形例に係るコネクタにおいては、信号ピン３１０、４１０を流れる電流（信号）が、他の信号ピン３１０、４１０に及ぼす影響を抑えることができ、信号の劣化を抑えることができる。
【０１８２】
更に、上記のように、第２の変形例に係るコネクタ３０、４０においては、信号ピン３１０、４１０のうち、差動信号が伝送され、隣接して延設される１対の信号ピン３１０、４１０の間隔が、隣接する他の信号ピン３１０、４１０との間隔よりも小さく形成されてよい。対となる差動信号が伝送される１対の信号ピン３１０、４１０の間隔をより狭くすることにより、当該１対の信号ピン３１０、４１０を流れる電流（信号）に起因する電磁界が、当該１対の信号ピン３１０、４１０の間及び基板３３０、４３０に閉じ込められ、いわゆる差動ストリップライン（差動ストリップ構造）が形成される。なお、差動結合のリターンパスは配線面の裏面のグラウンドプレーンに確保される。従って、差動データライン間で結合が形成されるため、差動インピーダンスを維持したまま信号ピンの配線幅と配線間隔を縮小することが可能になる。つまり、隣接する異種信号配線との間隔を拡大することが可能となり、クロストークの低減と信号品質の向上が実現される。よって、第２の変形例に係るコネクタにおいては、対となる差動信号が伝送される信号ピン３１０、４１０を流れる電流（信号）が、他の信号ピン３１０、４１０に及ぼす影響を更に抑えることができ、信号の劣化をより抑えることができる。
【０１８３】
なお、第２の変形例に係るコネクタに、図６Ｂに示す新たにデータラインが増加されたピン配置が適用される場合、新たに追加された差動信号のペアのうち、「Ｄａｔａ３＋」と「Ｄａｔａ３−」及び「Ｄａｔａ４＋」と「Ｄａｔａ４−」の各信号が割り当てられる信号ピンは、それぞれの差動信号のペア同士が、隣り合う位置には配置されていない。従って、第２の変形例に係るコネクタにおいては、互いに隣り合う位置に形成される「Ｄａｔａ０＋」と「Ｄａｔａ０−」、「Ｄａｔａ１＋」と「Ｄａｔａ１−」、「Ｄａｔａ２＋」と「Ｄａｔａ２−」及び「Ｄａｔａ５＋」と「Ｄａｔａ５−」が印加される信号ピンについては、差動ストリップラインによって信号が伝送され、互いに隣り合う位置に形成されない「Ｄａｔａ３＋」と「Ｄａｔａ３−」及び「Ｄａｔａ４＋」と「Ｄａｔａ４−」が印加される信号ピンについては、シングルエンドのマイクロストリップラインによって信号が伝送されてよい。
【０１８４】
また、本開示の第２の変形例に係るコネクタは、以上説明したように、図６Ｂに示すような、新たにデータラインが増加されたピン配置において、その効果をより得ることができるが、図６Ａに示す一般的なピン配置にも適用することができる。本開示の第２の変形例に係るコネクタが、図６Ａに示す一般的なピン配置に適用される場合であっても、各信号ピンについてマイクロストリップライン又は差動ストリップラインが形成されることにより、信号ピン３１０、４１０を流れる電流（信号）が、他の信号ピン３１０、４１０に及ぼす影響を抑えることができ、信号の劣化を抑えることができる。
【０１８５】
なお、本開示の第２の変形例に係るコネクタにおいては、図１６Ｂを参照して説明したように、嵌合部Ｖにおける信号ピン３１０、４１０の間隔は、一般的なＴｙｐｅＤのＨＤＭＩコネクタの嵌合部Ｕにおける信号ピン９１１、９２１の間隔と同一であってよい。このような構成を有することにより、第２の変形例に係るコネクタと一般的なＴｙｐｅＤのＨＤＭＩコネクタとの互換性が保証される。つまり、第２の変形例に係るコネクタと、一般的なＴｙｐｅＤのＨＤＭＩコネクタとを嵌合する際に、ＨＤＭＩ規格によって定められた所定の信号ピン同士が電気的に接続される。従って、図６Ａに示す一般的なピン配置に対応する信号の伝送が行われる場合であっても、第２の変形例に係るコネクタを適用することが可能となる。
【０１８６】
ここで、本開示の第２の変形例に係るコネクタにおいては、第１の変形例に係るコネクタの変形例と同様、グラウンド電位を有するガードラインが、信号ピンを挟む位置に、信号ピンと略平行に更に延設されてもよい。更に、当該ガードラインは、シングルエンドによって信号を伝送する信号ピンを挟むように配設されてもよい。なお、上述のように、図１６Ａ−図１６Ｃに示す第２の変形例に係るコネクタは、図９Ａ−図９Ｃに示す第１の変形例に係るコネクタ構造における信号ピン、基板及び導電体層の構造が、２組備えられた構造に対応する。従って、第２の変形例に係るコネクタにおいて、ガードラインが設置された場合の基板上の信号ピン（配線パターン）の構成は、第１の変形例に係るコネクタと同様である。つまり、第２の変形例に係るコネクタにおいては、図１０に示すように、プラグ側コネクタ及びレセプタクル側コネクタの双方において、シングルエンドによって信号を伝送する信号ピンを挟むように、ガードラインが配設されてよい。また、ガードラインの電位はグラウンド電位に設定されている。ガードラインが設けられることにより、信号ピン３１０、４１０を流れる電流（信号）が、他の信号ピン３１０、４１０に及ぼす影響を更に抑えることができ、信号の劣化をより抑えることができる。
【０１８７】
以上、第２の変形例に係るコネクタが有する効果について説明した。以上説明したように、コネクタ内に、信号ピン、基板及び導電体層の構造（マイクロストリップ構造）が複数組備えられる構成においても、第１の変形例と同様の効果を得ることができる。
【０１８８】
（３．３．３．特性比較）
次に、図１５Ａ−図１５Ｃに示す一般的なＴｙｐｅＤのＨＤＭＩコネクタ構造と、図１６Ａ−図１６Ｃに示す本開示の第２の変形例に係るコネクタ構造とにおいて、信号ピンに流れる信号の特性を比較した結果について説明する。なお、以下に示す、図１７Ａ及び図１７Ｂ、図１８Ａ及び図１８Ｂ、図１９Ａ及び図１９Ｂ、並びに図２０Ａ−図２０Ｃは、図６Ｂに示す、新たにデータラインが増加されたピン配置に対応する信号を流した場合の結果を示している。
【０１８９】
まず、図１７Ａ及び図１７Ｂ並びに図１８Ａ及び図１８Ｂを参照して、一般的なＴｙｐｅＤのＨＤＭＩコネクタと、第２の変形例に係るコネクタとの、信号ピン近傍の電界分布の違いについて説明する。
【０１９０】
図１７Ａ及び図１７Ｂ並びに図１８Ａ及び図１８Ｂは、コネクタに、ＨＤＭＩ規格によって定められる映像信号伝送時の所定の信号を印加した場合の、信号ピン近傍の電界分布の様子を示している。図１７Ａ及び図１７Ｂは、一般的なＴｙｐｅＤのＨＤＭＩコネクタ構造における電界分布の様子を示す等電界線図である。また、図１８Ａ及び図１８Ｂは、第２の変形例に係るコネクタ構造における電界分布の様子を示す等電界線図である。なお、図１７Ａ及び図１７Ｂ並びに図１８Ａ及び図１８Ｂにおいては、電界分布の強さを、ハッチングの濃淡で模式的に示しており、ハッチングが濃い領域ほど、電界が集中している様子を示している。
【０１９１】
図１７Ａは、一般的なＴｙｐｅＤのＨＤＭＩコネクタ構造における、図１５Ａに対応する断面における等電界線図であり、図１７Ｂは、図１７Ａに示すＤ−Ｄ断面における等電界線図である。
【０１９２】
図１８Ａは、第２の変形例に係るコネクタ構造における、図１６Ａに対応する断面における等電界線図であり、図１８Ｂは、図１８Ａに示すＤ−Ｄ断面における等電界線図である。ただし、図１８Ａ及び図１８Ｂに示す等電界線図は、第２の変形例に係るコネクタ構造において、図１０に示すガードラインを更に備える構造について、電界分布を求めたものである。
【０１９３】
また、図１７Ａ及び図１７Ｂ並びに図１８Ａ及び図１８Ｂに示す等電界線図は、上記の各断面における各領域（信号ピン、基板、外殻、誘電体等）に対応する誘電率を設定したモデルを作成し、ＨＤＭＩ規格によって定められる映像信号伝送時の所定の信号を印加した場合の、信号ピン近傍の電界分布の様子をシミュレーションした結果を示している。
【０１９４】
図１７Ａを参照すると、一般的なＴｙｐｅＤのＨＤＭＩコネクタ構造においては、信号ピン３１０、４１０の表面（ｙ軸方向に延伸する面のうち、ｚ軸の正方向に位置する面）と裏面（ｙ軸方向に延伸する面のうち、ｚ軸の負方向に位置する面）とで電界分布にほとんど差がないことが分かる。また、図１７Ｂを参照すると、一般的なＴｙｐｅＤのＨＤＭＩコネクタ構造においては、例えば領域Ｈ（「Ｄａｔａ１＋」、「Ｄａｔａ１−」、「Ｄａｔａ４＋」に跨る領域）や領域Ｉ（「Ｄａｔａ４−」近傍の領域）に示すように、差動信号のペア以外の領域にも電界が集中しており、信号ピン３１０を流れる電流（信号）が、他の信号ピン３１０に影響を及ぼしてしまっていることが分かる。
【０１９５】
一方、図１８Ａを参照すると、第２の変形例に係るコネクタ構造においては、信号ピン３１０、４１０とシェル３４０、４４０との間、すなわち、基板３３０、４３０に電界が集中しており、いわゆるマイクロストリップラインが形成されていることが分かる。また、図１８Ｂを参照すると、第２の変形例に係るコネクタ構造においては、隣接して配設されている「Ｄａｔａ１」の信号ピン３１０、４１０の作動信号のペアの間に電界が集中し、いわゆる差動ストリップラインが形成されている様子が示されている。また、「Ｄａｔａ４−」及び「Ｄａｔａ４＋」の信号ピン３１０、４１０では、信号ピン３１０、４１０とシェル３４０、４４０との間、すなわち、基板３３０、４３０に電界が集中しており、シングルエンドの電界分布が形成されていることが分かる。従って、信号ピン３１０、４１０を流れる電流（信号）が、他の信号ピン３１０、４１０に及ぼす影響が抑えられていることが分かる。
【０１９６】
次に、図１９Ａ及び図１９Ｂ並びに図２０Ａ−図２０Ｃを参照して、一般的なＴｙｐｅＤのＨＤＭＩコネクタと、第２の変形例に係るコネクタとの、アイパターン及びクロストークに代表される信号伝送特性の違いについて説明する。
【０１９７】
図１９Ａ及び図１９Ｂは、図１５Ａ−図１５Ｃに示す、一般的なＴｙｐｅＤのＨＤＭＩコネクタ構造におけるアイパターンを示す電圧特性図である。なお、図１９Ａは、図６Ｂに示す「Ｄａｔａ１」のラインについてのアイパターンを示しており、図１９Ｂは、図６Ｂに示す「Ｄａｔａ４」のラインについてのアイパターンを示している。
【０１９８】
また、図２０Ａ及び図２０Ｂは、例えば図１０に示す、第２の変形例に係るコネクタ構造にガードラインが更に配置されたコネクタ構造におけるアイパターンを示す電圧特性図である。なお、図２０Ａは、図６Ｂに示す「Ｄａｔａ１」のラインについてのアイパターンを示しており、図２０Ｂは、図６Ｂに示す「Ｄａｔａ４」のラインについてのアイパターンを示している。更に、図２０Ｃは、例えば図１０に示す、第２の変形例に係るコネクタ構造にガードラインが更に配置されたコネクタ構造におけるクロストークを示す電圧特性図である。
【０１９９】
なお、図１９Ａ及び図１９Ｂ並びに図２０Ａ−図２０Ｃにおいて、「Ｄａｔａ１」に対応するアイパターンは、図６Ａに示す一般的なピン配置において既に存在するデータライン（既存のデータライン）の伝送特性を代表するものであり、「Ｄａｔａ４」に対応するアイパターンは、図６Ｂに示す新たにデータラインが増加されたピン配置において新たに追加されるデータライン（新規のデータライン）の伝送特性を代表するものである。
【０２００】
図１９Ａ及び図１９Ｂと、図２０Ａ及び図２０Ｂとを比較すると、既存のデータラインである「Ｄａｔａ１」、新規のデータラインである「Ｄａｔａ４」ともに、第２の変形例に係るコネクタ構造を有することで、信号の伝送特性が向上していることが分かる。すなわち、第２の変形例に係るコネクタ構造によって、信号の劣化が抑制される。また、図２０Ｃを参照すると、第２の変形例に係るコネクタ構造において、良好なクロストーク特性が得られることが分かる。
【０２０１】
［３．４．第１及び第２の変形例の更なる変形例］
次に、本開示の第１及び第２の変形例に係るコネクタにおける、更なる変形例について説明する。
【０２０２】
（３．４．１．信号ピンの断面積の拡張）
まず、信号ピンの断面積が拡張された変形例について、図２１Ａ−図２１Ｄを参照して説明する。なお、図２１Ａ−図２１Ｄを参照する以下の説明においては、ＴｙｐｅＣのＨＤＭＩコネクタに対応する構成である第１の変形例に係るコネクタの構成を例に挙げて説明を行うが、信号ピンの断面積が拡張された本変形例は、他の構成を有するコネクタに対しても適用可能である。つまり、本項（３．４．１．信号ピンの断面積の拡張）で示す変形例は、上記＜２．第１の実施形態＞で説明した本開示の第１の実施形態に係る構成、上記［３．２．第１の変形例］及び［３．３．第２の変形例］で説明した本開示の第１及び第２の変形例に係る構成、並びに、下記＜４．第２の実施形態＞で後述する本開示の第２の実施形態に係る構成の、いずれの構成に対しても適用可能である。
【０２０３】
図２１Ａは、本開示の一変形例である、信号ピンの断面積が拡張された変形例における、関係する信号のピン配置の一例を示す概略図である。ただし、図２１Ａにおいては、本変形例について説明するために必要な、コネクタの端子面において最端部及びその近隣に配置される信号ピンのみを図示し、その他の信号ピンについては図示を省略している。また、図２１Ａは、プラグ側コネクタの端子面を示している。
【０２０４】
図２１Ａを参照すると、例えば端子面において最端部に位置するＨＰＤ信号ピンの配線幅が、他の信号ピン９９１の配線幅よりも広く形成されている。このように、端子面において最端部に配置される信号ピン９９１においては、ｘ軸の正方向に外殻（シェル）９９３に向かって配線幅を拡張することにより、信号ピン９９１同士の配線間隔を変更することなく、その配線幅を拡張することができる。
【０２０５】
なお、上述したように、図２１Ａでは、ＴｙｐｅＣのＨＤＭＩコネクタに対応する第１の変形例に係る構成を例に挙げて説明しているため、信号ピンはｘ軸方向に１列に並べられている。従って、図２１Ａでは、端子面において最端部に位置し、配線幅が拡張され得る信号ピンとしてＨＰＤ信号ピンを示している。一方、他の種類のコネクタであれば端子面において最端部に位置し、その断面積が拡張される信号ピンは、どのような種類の信号が印加される信号ピンであってもよい。例えば、ＴｙｐｅＡ、ＴｙｐｅＤ及びＴｙｐｅＥのＨＤＭＩコネクタであれば、信号ピンはｘ軸方向に２列に、千鳥状に並べられるため、ＨＰＤ信号ピンに加えて、電源用信号ピン（＋５Ｖ  Ｐｏｗｅｒピン）も、その断面積が拡張されてよい。
【０２０６】
また、図２１Ｂは、図２１Ａに示すコネクタの、ｙ軸とｚ軸とによって構成される断面であり、かつ、信号ピンを通る断面で切断した場合の一構造例を示す概略図である。更に、図２１Ｃは、図２１Ａに示すコネクタの、ｘ軸とｙ軸とによって構成される断面において、図２１ＢにおけるＡ−Ａ断面に対応する概略図である。なお、図２１Ｂ及び図２１Ｃは、第１の変形例について説明した図１６Ａ及び図１６Ｂに対応する図であるため、図１６Ａ及び図１６Ｂにおいて既に説明した構成については、詳細な説明を省略する。ただし、図２１Ｂ及び図２１Ｃにおいては、本変形例についての説明を簡略なものとするために、コネクタの各構成部材を模式的に示している。
【０２０７】
また、図２１Ｂ及び図２１Ｃにおいては、説明を簡略化するために、プラグ側コネクタ及びレセプタクル側コネクタの外殻は図示を省略している。また、図２１Ｃにおいては、説明を簡単にするために、コネクタ内において端部に位置し断面積が拡張される信号ピン及びその近隣に配置される信号ピンのみを図示し、その他の信号ピンについては図示を省略する。
【０２０８】
図２１Ｂ及び図２１Ｃを参照すると、プラグ側コネクタ１０及びレセプタクル側コネクタ２０において、ＨＰＤ信号が印加される信号ピン１１０、２１０の断面積が拡張されている。また、信号ピン１１０、２１０の断面積が拡張される方向は、図２１Ａ及び図２１Ｃに示すように、ｘ軸の正方向に外殻に向かって拡張されてもよいし、図２１Ｂに示すように、ｚ軸方向に拡張されてもよい。
【０２０９】
ただし、図２１Ｂに示すように、プラグ側コネクタ１０とレセプタクル側コネクタ２０とを嵌合させた際に、プラグ側コネクタ１０の信号ピン１１０とレセプタクル側コネクタ２０の信号ピン２１０との接触を保つために、嵌合部においては、信号ピン１１０、２１０のｚ軸方向の幅（高さ）は変更されない。なお、嵌合部において信号ピン１１０、２１０のｚ軸方向の幅（高さ）が変更されないことにより、本変形例を施したコネクタと、本変形例を施さないコネクタとの間における接続も保証される。
【０２１０】
また、図２１Ｂを参照すると、プラグ側コネクタ１０の信号ピン１１０は、ｙ軸の負方向に延伸され、ケーブル内の配線に接続される。また、レセプタクル側コネクタ２０の信号ピン２１０は、ｙ軸の正方向に延伸され、受信装置又は送信装置内で装置内の所定の基板に接続される。
【０２１１】
つまり、本変形例においては、プラグ側コネクタ１０において、信号ピン１１０の断面積が拡張され、ケーブル内の配線に直接接続される。また、レセプタクル側コネクタ２０において、信号ピン２１０の断面積が拡張され、装置内の基板に直接接続される。
【０２１２】
以上説明したように、本変形例においては、信号ピン１１０の断面積が拡張されることにより、当該信号ピンにより大きな電流を、減衰をより抑えながら流すことが可能となり、コネクタの信頼性が向上する。ここで、ＨＰＤ信号ピン及び電源用信号ピンは、＋５Ｖの電源電圧が印加される電源電圧印加ピンである。このように、本変形例は、ＨＰＤ信号ピン及び／又は電源用信号ピンに代表される、比較的高電圧が印加される電源電圧印加ピンに適用されることにより、その効果をより得ることができる。
【０２１３】
また、下記［３．５．適用例］で後述するように、ＨＤＭＩコネクタを介して接続される装置間においては、その信号ピンを利用して互いに電源を供給する機能を有することができる。本変形例は、このような装置間の電源供給において電源供給路となる信号ピンに好適に適用することができる。
【０２１４】
更に、本変形例においては、プラグ側コネクタとレセプタクル側コネクタとの嵌合部以外の領域のみ、信号ピンの断面積が拡張されてもよい。プラグ側コネクタとレセプタクル側コネクタとの嵌合部以外の領域のみ、信号ピンの配線幅が拡張される場合の変形例を、図２１Ｄに示す。図２１Ｄは、図２１Ｃに対応するコネクタの、嵌合部以外の領域のみ、信号ピンの断面積が拡張される変形例を示す概略図である。
【０２１５】
図２１Ｄを参照すると、嵌合部においては、プラグ側コネクタ１０の信号ピン１１０及びレセプタクル側コネクタ２０の信号ピン２１０の断面積が、ｘ軸方向にも変更されない。つまり、嵌合部においては、当該コネクタが属する規格に沿った信号ピンの寸法及び形状が確保されており、同じ規格に準じる一般的なコネクタとの接続が保証される。
【０２１６】
（３．４．２．基板上へのデバイスの実装）
本開示の第１の変形例及び本開示の第２の変形例に係るコネクタは、図９Ａ−図９Ｃ及び図１６Ａ−図１６Ｃに示すように、コネクタ内に基板１３０、２３０、３３０、４３０を有する。上述したように、基板１３０、２３０、３３０、４３０の表面には、信号ピン１１０、２１０、３１０、４１０が形成されるが、信号ピン１１０、２１０、３１０、４１０が形成されない空き領域も存在する。本開示の第１の変形例及び本開示の第２の変形例に係るコネクタにおいては、基板１３０、２３０、３３０、４３０の表面におけるこの空き領域に、信号ピンにおける信号の伝送に作用する各種のデバイス（回路）が実装されてもよい。なお、本項（３．４．２．基板上へのデバイスの実装）で示す変形例は、コネクタ内に基板を有する構成であればあらゆる構成に適用可能である。
【０２１７】
基板上に各種のデバイスが実装される変形例について、図２２及び図２３Ａ−図２３Ｃを参照して説明する。なお、図２２及び図２３Ａ−Ｃを参照する以下の説明においては、本開示の第１の変形例に係るコネクタを例に挙げて説明を行う。ただし、本変形例は、本開示の第２の変形例に係るコネクタ、及び、後述する本開示の第２の実施形態に係るコネクタに対しても適用することが可能である。
【０２１８】
図２２に、本開示の第１の変形例に係るコネクタにおいて、基板の表面の空き領域に、各種のデバイス（回路）が実装される様子を示す。図２２は、本開示の一変形例である、基板上にデバイスが設けられる変形例の一構成例を示す概略図である。
【０２１９】
図２２に示すように、プラグ側コネクタ１０の基板１３０には、その表面のうち信号ピン１１０が形成されない領域（空き領域）に、信号ピン１１０における信号の伝送に作用するデバイス１６０が搭載されてよい。また、図示は省略するが、レセプタクル側コネクタ２０の基板２３０には、その表面のうち信号ピン２１０が形成されない領域（空き領域）に、信号ピン２１０における信号の伝送に作用するデバイスが搭載されてよい。
【０２２０】
以下では、本変形例において基板１３０、２３０の空き領域に設けられるデバイスの具体的な構成例について、図２３Ａ−図２３Ｃを参照して説明する。
【０２２１】
例えば、基板１３０、２３０の表面の空き領域には、信号ピンによって伝送される信号のＡＣ伝送とＤＣ伝送とを変換するＡＣ／ＤＣ変換回路が設けられてもよい。このようなＡＣ／ＤＣ変換回路の回路構成の一例を図２３Ａに示す。図２３Ａは、図２２に示す変形例に係るデバイスの具体例である、ＡＣ／ＤＣ変換回路の回路構成の一例を示す概略図である。
【０２２２】
図２３Ａを参照すると、例えばＡＣ結合伝送を行うデータ送信装置５１０と、ＤＣ結合伝送を行うデータ受信装置５２０とが、ケーブル５３０を介して接続されている。データ送信装置５１０は、差動ドライバ５１１及びＤＣ成分除去フィルタ（キャパシタ）５１２を有し、差動ドライバ５１１によって発生させた所定のＤＣ信号を、ＤＣ成分除去フィルタ５１２を介して、接続相手であるデータ受信装置５２０に送信することができる。
【０２２３】
データ受信装置５２０は、差動レシーバー５２１及びＤＣバイアス用プルアップ抵抗５２２を有し、データ受信装置５２０から送信されたＤＣ信号を受信することができる。
【０２２４】
ここで、データ送信装置５１０とケーブル５３０との間には、コネクタ１０、２０が設けられており、更に、コネクタ１０、２０の基板１３０、２３０の空き領域には、コモンモード電圧生成用抵抗５３１及びスイッチ５３２が設けられる。
【０２２５】
コモンモード電圧生成用抵抗５３１は、ＡＣ結合伝送によって、受信装置のＤＣバイアス用プルアップ抵抗５２２によって印加されるバイアス電圧に生じるコモンコード成分を除去するための電圧シフト抵抗である。スイッチ５３２は、信号伝送が行われていない間、コモンモード電圧生成用抵抗５３１を、出力電圧を０レベルへ落とす終端抵抗として動作させるためのものである。
【０２２６】
このように、コネクタ１０、２０の基板１３０、２３０の空き領域に、レベルシフト抵抗等の回路を設けることにより、ケーブル内において、ＤＣ結合インターフェースに対して、ＡＣ結合伝送を行うための互換性を確保する機能を実現し、送信装置及び受信装置でのモード変換の必要性を除去し、送信装置と受信装置との接続を容易にする。
【０２２７】
また、例えば、基板１３０、２３０の表面の空き領域には、信号ピンによって伝送される信号の特性に関する情報を保持するレジスタ、及び、前記レジスタによって保持される情報を前記コネクタを介して接続される任意の装置に通知するための通信回路が設けられてもよい。このようなレジスタ及び通信回路の構成の一例を図２３Ｂに示す。図２３Ｂは、図２２に示す変形例に係るデバイスの具体例である、レジスタ及び通信回路の構成の一例を示す概略図である。
【０２２８】
図２３Ｂを参照すると、基板１３０、２３０の表面の空き領域には、ケイパビリティレジスタ５７０及び通信回路５８０が設けられてもよい。ケイパビリティレジスタ５７０は、信号ピン１１０、２１０によって伝送される信号の特性に関する情報を保持する。信号ピン１１０、２１０によって伝送される信号の特性に関する情報とは、例えば、当該信号の帯域に関する情報であってよい。つまり、ケイパビリティレジスタ５７０は、自身が搭載されているコネクタ（ケーブル）の能力、特性に関する情報を保持することができる。
【０２２９】
また、通信回路５８０は、ケイパビリティレジスタ５７０が保持している信号の特性に関する情報を、信号ピン１１０、２１０を介して、接続相手である装置に通知することができる。通信回路５８０は、例えばＩ２Ｃ回路であってよい。ただし、通信回路５８０の種類は特に限定されず、他の公知のあらゆる通信回路が用いられてよい。
【０２３０】
このように、コネクタ内にレジスタ及び通信回路が設けられることにより、レジスタに保持されているコネクタ（ケーブル）の能力、特性に関する情報を、通信回路によって接続相手の装置に通知することができる。従って、当該コネクタを介して接続される装置間において、ケーブルの特性に合わせてデータの伝送方式を決定することが可能となり、より伝送劣化の少ない、より確実なデータの伝送が実現される。
【０２３１】
また、ケイパビリティレジスタ５７０は、自身が搭載されているコネクタ（ケーブル）についての認証用データを更に保持してもよい。当該認証用データを利用することにより、当該コネクタを介して接続される装置間において、当該コネクタ及びケーブルが、正規品であるかどうかを判断することができる。
【０２３２】
更に、基板１３０、２３０の表面の空き領域には、メモリが更に実装されてよい。そして、当該メモリに、データ伝送における各種の情報が一時的に記憶されてもよい。コネクタにメモリが搭載されることにより、当該コネクタを介して接続される装置間において、当該メモリに記憶された情報を利用した一時的な通信が可能となる。
【０２３３】
また例えば、基板１３０、２３０の表面の空き領域には、電源用信号を供給するバッテリが設けられてもよい。このようなバッテリの構成の一例を図２３Ｃに示す。図２３Ｃは、図２２に示す変形例に係るデバイスの具体例である、バッテリの構成の一例を示す概略図である。
【０２３４】
図２３Ｃに示すように、基板１３０、２３０の表面の空き領域にバッテリ５９０が実装され、バッテリ５９０から信号ピン１１０、２１０の少なくともいずれかに、電源電圧に相当する電圧が供給されてもよい。基板１３０、２３０の表面の空き領域にバッテリ５９０が実装され、バッテリ５９０から電源が供給されることにより、例えば、バッテリ５９０が搭載されたコネクタを介して接続される装置において、何らかのトラブルにより当該装置からの電源供給が途絶えた場合に、最小限の機能のみを実行させることができる。
【０２３５】
また、バッテリ５９０は充電可能な二次電池であってもよい。バッテリ５９０が二次電池である場合、バッテリ５９０が搭載されたコネクタを介して接続される装置からの電源供給によって、バッテリ５９０が充電されてもよい。
【０２３６】
なお、基板１３０、２３０の表面の空き領域には、コネクタ（ケーブル）の特性に合わせた等価器が設けられてもよい。基板１３０、２３０の表面の空き領域に等価器が設けられることにより、より安定したデータ伝送が実現される。
【０２３７】
以上、本開示の一変形例である、基板上に各種のデバイスが実装される変形例について説明した。基板の空き領域に各種のデバイスが実装されることにより、コネクタ自体が各種の信号処理を行うことが可能となるため、当該コネクタによって接続される送信装置及び受信装置における信号処理を簡略化することができる。
【０２３８】
なお、上記で説明したデバイスは、基板上に実装されるデバイスの一例であり、本変形例はかかる例に限定されない。コネクタ内の基板上に設けられるデバイス１６０としては、任意のデバイスが実装されてよい。
【０２３９】
［３．５．適用例］
次に、本開示の第１及び第２の変形例に係るコネクタの、データ受信装置及び／又はデータ送信装置への適用例について説明する。なお、以下に説明する適用例に対しては、本開示の第１及び第２の変形例に係るコネクタだけでなく、本開示の第１の実施形態に係るコネクタ及び後述する本開示の第２の実施形態に係るコネクタを適用することも可能である。
【０２４０】
ＨＤＭＩインターフェースを用いた装置間の通信においては、様々なアプリケーションが考案されている。上記＜２．第１の実施形態＞で説明した本開示の第１の実施形態に係るコネクタ、上記［３．２．第１の変形例］及び［３．３．第２の変形例］で説明した本開示の第１及び第２の変形例に係るコネクタ、及び、下記＜４．第２の実施形態＞で後述する本開示の第２の実施形態に係るコネクタは、ＨＤＭＩインターフェースを用いた装置間の通信における各種のアプリケーションに好適に適用することができる。以下では、ＨＤＭＩインターフェースを用いた装置間の通信におけるアプリケーションの一例として、「ＣＥＣ制御」及び「電源供給制御」を例に挙げて説明を行う。なお、本開示の第１及び第２の実施形態並びに第１及び第２の変形例に係るコネクタは、かかる適用例に限定されず、ＨＤＭＩインターフェースを用いた装置間の通信における他のあらゆるアプリケーションに適用することができる。
【０２４１】
（３．５．１．ＣＥＣ制御）
まず、ＣＥＣ制御について説明する。ＨＤＭＩ規格の伝送ラインには、ソース機器とシンク機器間での制御にはＣＥＣ(Ｃｏｎｓｕｍｅｒ  Ｅｌｅｃｔｒｏｎｉｃｓ  Ｃｏｎｔｒｏｌ)ラインと称される、双方向に制御データの伝送が可能なラインが、映像データの伝送ラインとは別に用意されている。このＣＥＣラインを使って相手の機器を制御することが可能である。また、ＣＥＣ制御実行時に、ＨＤＭＩケーブルのＣＥＣのラインを用いた制御が実行できるかどうかを、ＤＤＣのラインを使用した接続認証時の処理に基づいて機器内で自動的に行うことができる。
【０２４２】
以下のＣＥＣ制御についての説明では、具体例として、ソース機器がディスクレコーダであり、シンク機器がテレビジョン受像機である場合について説明する。また、当該ディスクレコーダ及び当該テレビジョン受像機は、レセプタクル側コネクタとして、本開示の第１の実施形態、後述する第２の実施形態、第１の変形例及び第２の変形例に係るコネクタのいずれかを備えるものとする。更に、当該ディスクレコーダ及び当該テレビジョン受像機を接続するＨＤＭＩケーブルは、プラグ側コネクタとして、本開示の第１の変形例及び第２の変形例に係るコネクタ並びに一般的なＨＤＭＩコネクタのいずれかを備えるものとする。ただし、プラグ側コネクタとレセプタクル側コネクタにおけるピン配置は、図６Ａ及び図７Ａに示す一般的なピン配置か、図６Ｂ及び図７Ｂに示すデータラインが増加されたピン配置かのいずれかに統一されているものとする。
【０２４３】
まず、図２４を参照して、ディスクレコーダ６０とテレビジョン受像機７０との間で、ＨＤＭＩケーブル６５によって伝送される各チャンネルのデータ構成例について説明する。ＨＤＭＩ規格では、映像データを伝送するチャンネルとして、チャンネル０（Ｄａｔａ０）と、チャンネル１（Ｄａｔａ１）と、チャンネル２（Ｄａｔａ２）の３つのチャンネルが用意されており、さらにピクセルクロックを伝送するクロックチャンネル（ｃｌｏｃｋ）が用意されている。また、電源の伝送ラインと、制御データ伝送チャンネルとしての、ＤＤＣ及びＣＥＣが用意してある。ＤＤＣ（Ｄｉｓｐｌａｙ  Ｄａｔａ  Ｃｈａｎｎｅｌ）は、主として表示制御のためのデータチャンネルであり、ＣＥＣ（Ｃｏｎｓｕｍｅｒ  Ｅｌｅｃｔｒｏｎｉｃｓ  Ｃｏｎｔｒｏｌ）は、主としてケーブルで接続された相手の機器を制御するための制御データを伝送するためのデータチャンネルである。
【０２４４】
各チャンネルの構成について説明すると、チャンネル０は、Ｂデータ（青色データ）のピクセルデータと、垂直同期データと水平同期データと補助データとを伝送する。チャンネル１は、Ｇデータ（緑色データ）のピクセルデータと、２種類の制御データ（ＣＴＬ０、ＣＴＬ１）と、補助データとを伝送する。チャンネル２は、Ｒデータ（赤色データ）のピクセルデータと、２種類の制御データ（ＣＴＬ２、ＣＴＬ３）と、補助データとを伝送する。なお、ＨＤＭＩ方式の規格上では、青色データ、緑色データ赤色データの代わりに、シアン、マゼンタ、黄の減法混色の原色データを伝送することも可能である。
【０２４５】
制御データ伝送チャンネルとしてのＣＥＣについては、映像データを伝送するチャンネル（チャンネル０、１、２）よりも低いクロック周波数でデータ伝送が、双方向に行われるチャンネルである。
【０２４６】
ＣＥＣ以外のチャンネル（チャンネル０，チャンネル１，チャンネル２，クロックチャンネル，ＤＤＣ）で伝送されるデータ構成については、既に実用化されているＨＤＭＩ方式で伝送されるデータ構成と同じであってもよいし、図６Ｂ及び図７Ｂに示すようにデータラインが増加されたピン配置に対応するデータ構成であってもよい。
【０２４７】
また、ソース機器６０とシンク機器７０は、データ伝送を行うためのＨＤＭＩ伝送部６１０、７１０、及び、Ｅ−ＥＤＩＤ情報（Ｅｎｈａｎｃｅｄ  Ｅｘｔｅｎｄｅｄ  Ｄｉｓｐｌａｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ  Ｄａｔａ)を記憶する記憶部としてのＥＤＩＤ  ＲＯＭ６１０ａ、７１０ａを備える。このＥＤＩＤ  ＲＯＭ６１０ａ、７１０ａに記憶されるＥ−ＥＤＩＤ情報は、機器が扱う（即ち表示可能な、又は記録再生可能な）映像データのフォーマットなどを記載した情報である。但し本例の場合には、このＥ−ＥＤＩＤ情報を拡張して、機器の詳細に関する情報、具体的には制御機能対応情報を記憶させるようにしてある。本例の場合には、ＨＤＭＩケーブル６５での接続を検出した場合に、相手の機器のＥＤＩＤ  ＲＯＭ６１０ａ又は７１０ａの記憶情報を読み出して、Ｅ−ＥＤＩＤ情報の照合を行う。
【０２４８】
なお、ソース機器６０及びシンク機器７０は、ソース機器６０全体及びシンク機器７０全体の動作制御を行う制御部であるＣＰＵ６２０、７２０を備える。更に、ソース機器６０及びシンク機器７０は、ＣＰＵ６２０、７２０によって実行されるプログラムや、ＣＰＵ６２０、７２０によって処理される各種の情報が一時的に格納されるメモリ６３０、７３０を備える。ＨＤＭＩケーブル６５のＤＤＣライン及びＣＥＣラインによって伝送されるデータは、ＣＰＵ６２０、７２０による制御により送受信される。
【０２４９】
次に、ソース機器とシンク機器とを接続させた場合のＣＥＣ制御のシーケンス例を、図２５に示す。ここでは、ＣＥＣ規格でのオプション機能である「レコード  ＴＶ  スクリーン（Ｒｅｃｏｒｄ  ＴＶ  Ｓｃｒｅｅｎ）」を使って説明する。
【０２５０】
ユーザの操作により、ＨＤＭＩケーブル６５で接続されたソース機器であるディスクレコーダに、テレビジョン受像機の画面と同じチャンネルの番組録画実行のコンテンツの指示が行われると（ステップＳ１）、ソース機器はシンク機器に対し、「Ｒｅｃｏｒｄ  ＴＶ  Ｓｃｒｅｅｎ」のコマンドをＣＥＣラインで伝送して、要求する（ステップＳ２）。
【０２５１】
シンク機器は、ステップＳ２の要求に応じて、現在表示中のデジタル放送番組のサービス情報の返答を行う（ステップＳ３）。もしくは、シンク機器が表示中の番組が、ＨＤＭＩケーブル６５を経由してソース機器から入力されている場合には、ソース機器が映像源である旨の情報の返答を行う（ステップＳ４）。ソース機器は、ステップＳ３又はＳ４の返答に応じて、録画実施におけるステータスの返送（ステップＳ５）、もしくはこの機能を実施できないメッセージの返送（ステップＳ６）を、シンク機器に対して行う。なお、ステップＳ１のユーザ操作は、シンク機器（テレビジョン受像機）に対して行うようにしてもよい。
【０２５２】
次に、ＨＤＭＩケーブル６５で機器接続を行った際の処理例を、図２６のフローチャートを参照して説明する。
【０２５３】
図２６は、ＨＤＭＩケーブル６５で接続された機器が検出された場合の、それぞれの機器のＣＥＣ対応確認処理手順を示す。本例の場合には、この確認処理は、ソース機器とシン
ク機器の双方で行われる。
【０２５４】
図２６のフローチャートの処理について説明すると、ＨＤＭＩ規格で決められた機能として、ホットプラグディテクト（Ｈｏｔ  Ｐｌｕｇ  Ｄｅｔｅｃｔ）と称される機能がある。これは、ソース機器が、シンク機器内でソース機器から送られる＋５Ｖ電源にプルアップされたＨＰＤ端子の電圧を観測し、ＨＤＭＩコネクタにソース機器が接続されるとその電圧が「Ｈ」電圧となることを利用して、ソース機器とシンク機器との接続を検出する機能である。
【０２５５】
この機能を利用して、ＨＤＭＩケーブル６５で機器接続があるか否か判断し（ステップＳ１１）、機器接続を検出できない場合は本処理を終了する。機器接続が検出された場合は、相手機器のＥＤＩＤ  ＲＯＭに記憶されたＥ−ＥＤＩＤデータを、ＤＤＣのラインを使って読み出す（ステップＳ１２）。そして、読み出されたデータと、自らの機器に保存しているＥ−ＥＤＩＤデータベースとを比較する（ステップＳ１３）。
【０２５６】
当該比較によって、相手機器のデータがあるかどうかを判断する（ステップＳ１４）。データが無い場合は、新たに接続された機器と判断し、新たに読み出したＥ−ＥＤＩＤデータを、データベースに登録する（ステップＳ１７）。データが存在する場合は、引き続きデータが一致するかどうかを判断する（ステップＳ１５）。ここで一致した場合は、相手機器のＣＥＣ対応が変化していないと判断し、本処理を終了する。異なる場合は、読み出したデータを記憶したデータベースに、新たなデータを上書きし更新し（ステップＳ１６）、本処理を終了する。この様にして、接続された機器のＥ−ＥＤＩＤデータをそれぞれが読み出すことで、最新のＣＥＣ対応の状況を知ることができる。
【０２５７】
以上、図２４−図２６を参照して、ＨＤＭＩインターフェースを用いた装置間の通信におけるＣＥＣ制御の一例について説明した。上記のソース機器６０、シンク機器７０及びＨＤＭＩケーブル６５のコネクタに、本開示の第１の実施形態、後述する第２の実施形態、第１の変形例又は第２の変形例に係るコネクタを用いることにより、より高速、より大量のデータ伝送が行われる場合であっても、信号の劣化を抑えることが可能となるため、より信頼性の高いＣＥＣ制御を行うことが可能となる。
【０２５８】
なお、上記説明したようなＣＥＣ制御の詳細については、例えば特許第４１８２９９７号公報を参照することができる。
【０２５９】
（３．５．２．電源供給制御）
次に、電源供給制御について説明する。ＨＤＭＩ規格では、ＨＤＭＩコネクタによって接続された機器に対して電源を供給できるように、その電源電圧と電流が規定されている。例えば、ＨＤＭＩ規格では、ソース機器からシンク機器に対して、＋５Ｖの電源を、最小５５ｍＡ、最大５００ｍＡだけ供給できることになっている。また、ＨＤＭＩコネクタによって接続された受信装置と送信装置について、電源供給を要求する要求情報を送信装置から受信装置に送信し、この要求情報の送信に伴って、受信装置からＨＤＭＩケーブルを介して送信装置の内部回路に電源を供給することが可能である。
【０２６０】
なお、以下の電源供給についての説明では、ソース機器及びシンク機器は、レセプタクル側コネクタとして、本開示の第１の実施形態、後述する第２の実施形態、第１の変形例及び第２の変形例に係るコネクタのいずれかを備えるものとする。更に、当該ソース機器及び当該シンク機器を接続するＨＤＭＩケーブルは、プラグ側コネクタとして、本開示の第１の変形例及び第２の変形例に係るコネクタ並びに一般的なＨＤＭＩコネクタのいずれかを備えるものとする。ただし、プラグ側コネクタとレセプタクル側コネクタにおけるピン配置は、図６Ａ及び図７Ａに示す一般的なピン配置か、図６Ｂ及び図７Ｂに示すデータラインが増加されたピン配置かのいずれかに統一されているものとする。
【０２６１】
以下、図２７及び図２８を参照して、電源供給制御の実施の形態について説明する。図２７は、実施の形態としての通信システムの構成例を示している。
【０２６２】
当該通信システムは、ソース機器８０と、シンク機器９０とを有している。ソース機器８０及びシンク機器９０は、ＨＤＭＩケーブル５００を介して接続されている。例えば、ソース機器８０は、撮像部および記録部の図示は省略しているが、デジタルカメラレコーダ、デジタルスチルカメラ等のバッテリ駆動のモバイル機器であり、シンク機器９０は十分な電源回路を持つテレビ受信機である。
【０２６３】
ソース機器８０は、制御部８５１と、再生部８５２と、ＨＤＭＩ送信部（ＨＤＭＩソース）８５３と、電源回路８５４と、切換回路８５５と、ＨＤＭＩコネクタ８５６とを有している。制御部８５１は、再生部８５２、ＨＤＭＩ送信部８５３及び切換回路８５５の動作を制御する。再生部８５２は、図示しない記録媒体から、所定のコンテンツの、ベースバンドの画像データ（非圧縮の映像信号）、及びこの画像データに付随する音声データ（音声信号）を再生し、ＨＤＭＩ送信部８５３に供給する。再生部８５２における再生コンテンツの選択は、ユーザの操作に基づき、制御部８５１によって制御される。
【０２６４】
ＨＤＭＩ送信部（ＨＤＭＩソース）８５３は、ＨＤＭＩに準拠した通信により、再生部８５２から供給されるベースバンドの画像と音声のデータを、ＨＤＭＩコネクタ８５６からＨＤＭＩケーブル５００を介して、シンク機器９０に、一方向に送信する。
【０２６５】
電源回路８５４は、ソース機器８０の内部回路及びシンク機器９０に供給する電源を発生する。この電源回路８５４は、例えば、バッテリから電源を発生するバッテリ回路である。切換回路８５５は、電源回路８５４で発生される電源を内部回路及びシンク機器９０に選択的に供給し、また、シンク機器９０から供給される電源を、選択的に、内部回路に供給する。この切換回路８５５は、電源供給部及び電源切換部を構成している。
【０２６６】
シンク機器９０は、ＨＤＭＩコネクタ９５１と、制御部９５２と、記憶部９５３と、ＨＤＭＩ受信部（ＨＤＭＩシンク）９５４と、表示部９５５と、電源回路９５６と、切換回路９５７とを有している。制御部９５２は、ＨＤＭＩ受信部９５４、表示部９５５、電源回路９５６及び切換回路９５７の動作を制御する。記憶部９５３は、制御部９５２に接続されている。この記憶部９５３には、制御部９５２による制御に必要な、Ｅ−ＥＤＩＤ(Ｅｎｈａｎｃｅｄ−ＥｘｔｅｎｄｅｄＤｉｓｐｌａｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ)等の情報が記憶されている。
【０２６７】
ＨＤＭＩ受信部（ＨＤＭＩシンク）９５４は、ＨＤＭＩに準拠した通信により、ＨＤＭＩケーブル５００を介してＨＤＭＩコネクタ９５１に供給されるベースバンドの画像と音声のデータを受信する。ＨＤＭＩ受信部９５４は、受信した画像データを表示部９５５に供給する。また、ＨＤＭＩ受信部９５４は、受信した音声のデータを、例えば、図示しないスピーカに供給する。このＨＤＭＩ受信部９５４の詳細については後述する。
【０２６８】
電源回路９５６は、シンク機器９０の内部回路及びソース機器８０に供給する電源を発生する。この電源回路９５６は、例えば、ＡＣ電源から電源（直流電源）を発生する十分な電源回路である。切換回路９５７は、電源回路９５６で発生される電源を内部回路及びソース機器８０に選択的に供給し、また、ソース機器８０からシンク機器９０に供給される電源を、選択的に、内部回路に供給する。この切換回路９５７は、電源供給部を構成している。
【０２６９】
次に、図２８を参照して、電源供給制御における制御シーケンスについて説明する。
【０２７０】
図２８を参照すると、まず、（ａ）ソース機器８０の切換回路８５５が、ソース機器８０の電源回路８５４からの電源がソース機器８０の内部回路及びＨＤＭＩコネクタ８５６に供給される状態に切り換えられる。また、（ｂ）シンク機器９０の切換回路９５７が、ソース機器８０の電源回路８５４からの電源がＨＤＭＩケーブル５００を介してシンク機器９０の内部回路に供給される状態に切り換えられる。当該（ａ）及び（ｂ）に示す状態で、ソース機器８０にＨＤＭＩケーブル５００を介してシンク機器９０が接続されると、（ｃ）ソース機器８０の電源回路８５４からの＋５Ｖ電源がＨＤＭＩケーブル５００を介してシンク機器９０の内部回路に供給される。なお、ソース機器８０の内部回路には、当該ソース機器８０の電源回路８５４からの＋５Ｖ電源が供給される。
【０２７１】
（ｄ）この場合、シンク機器９０のＨＤＭＩコネクタ９５１の１９ピン（ＨＰＤ）の電圧が高くなり、それに伴って、ソース機器８０のＨＤＭＩコネクタ８５６の１９ピン（ＨＰＤ）の電圧が高くなる。そのため、ソース機器８０の制御部８５１はシンク機器９０が接続されたことを認識できる。
【０２７２】
（ｅ）その後、ユーザ操作、あるいは、電源回路８５４を構成するバッテリの残量情報等に基づいて、ソース機器８０は、電源供給リクエストである＜Ｒｅｑｕｅｓｔ  Ｐｏｗｅｒ  Ｓｕｐｐｌｙ＞コマンドを、ＣＥＣラインを介して、シンク機器９０に送信する。
【０２７３】
（ｆ）シンク機器９０は、＜Ｒｅｑｕｅｓｔ  Ｐｏｗｅｒ  Ｓｕｐｐｌｙ＞コマンドで要求される電圧値、電流値の供給が可能か否かを判断し、（ｇ）その結果を含む電源供給レスポンスである＜Ｒｅｓｐｏｎｓｅ  Ｐｏｗｅｒ  Ｓｕｐｐｌｙ＞コマンドを、ＣＥＣラインを介して、ソース機器８０に送信する。
【０２７４】
（ｈ）シンク機器９０は、要求される電圧値、電流値の供給が可能であるとき、電源回路９５６からの電源の電圧値、電流値を、ソース機器８０が要求する電圧値、電流値に対応するように制御し、切換回路９５７を、シンク機器９０の電源回路９５６からの電源がシンク機器９０の内部回路及びＨＤＭＩコネクタ９５１に供給される状態に切り換える。（ｉ）これにより、シンク機器９０の電源回路９５６からの電源がＨＤＭＩケーブル５００を介してソース機器８０に供給される。
【０２７５】
（ｊ）ソース機器８０はシンク機器９０からの＜Ｒｅｓｐｏｎｓｅ  Ｐｏｗｅｒ  Ｓｕｐｐｌｙ＞コマンドを判断し、（ｋ）供給が可能であるとのレスポンスであるときは、切換回路８５５を、シンク機器９０の電源回路９５６からの電源がＨＤＭＩケーブル５００を介してソース機器８０の内部回路に供給される状態に切り換える。これにより、シンク機器９０から供給される電源が、ソース機器８０の内部回路に供給される状態となる。
【０２７６】
（ｌ）その後、ソース機器８０で電源が不要となると、ソース機器８０は、シンク機器９０に、電源供給が不要である旨を示す＜Ｒｅｑｕｅｓｔ  Ｐｏｗｅｒ  Ｓｕｐｐｌｙ＞コマンドを送信する。（ｍ）シンク機器９０は、当該＜Ｒｅｑｕｅｓｔ  Ｐｏｗｅｒ  Ｓｕｐｐｌｙ＞コマンドを検出し、ソース機器８０に、＜Ｒｅｓｐｏｎｓｅ  Ｐｏｗｅｒ  Ｓｕｐｐｌｙ＞コマンドを返信する。（ｎ）これに対応して、ソース機器８０は、切換回路８５５を上記（ａ）に示す状態に戻すとともに、（ｐ）シンク機器９０は、切換回路９５７を上記（ｂ）に示す状態に戻す。これにより、ソース機器８０及びシンク機器９０における電源供給の状態は最初の状態に戻る。
【０２７７】
以上、図２７及び図２８を参照して、ＨＤＭＩインターフェースを用いた装置間の通信における電源供給制御について説明した。上記のソース機器８０、シンク機器９０及びＨＤＭＩケーブル５００のコネクタに、本開示の第１の実施形態、後述する第２の実施形態、第１の変形例又は第２の変形例に係るコネクタを用いることにより、より高速、より大量のデータ伝送が行われる場合であっても、信号の劣化を抑えることが可能となるため、より信頼性の高い電源供給制御を行うことが可能となる。更に、上記（３．４．１．信号ピンの断面積の拡張）で説明した変形例を、上記電源供給制御において電源供給路として用いられる信号ピンに適用することにより、その信頼性を更に向上させることが可能となる。
【０２７８】
なお、上記説明したような、電源供給制御の詳細については、例えば特開２００９−４４７０６号公報を参照することができる。
【０２７９】
＜４．第２の実施形態＞
本開示の第２の実施形態は、上記＜２．第１の実施形態＞で説明した本開示の第１の実施形態に係る構成に、上記＜３．伝送データ量増加に係る変形例について＞で説明した本開示の第１の変形例又は第２の変形例に係る構成を適用した構成を有する。以下では、第２の実施形態に係るコネクタの構成について説明するとともに、当該構成の信号伝送特性について説明する。
【０２８０】
［４．１．第２の実施形態に係るコネクタの構成］
図２９を参照して、本開示の第２の実施形態に係るレセプタクル側コネクタの構成について説明する。図２９は、本開示の第２の実施形態に係るレセプタクル側コネクタを、ｙ−ｚ平面であって、かつ、信号ピンを通る平面で切断した場合の一構造例を示す断面図である。
【０２８１】
なお、図２９では、第２の実施形態に係るコネクタの一構成例として、ＴｙｐｅＡ、ＴｙｐｅＤのレセプタクル側ＨＤＭＩコネクタに対応する構成を図示している。このように、図２９に示す第２の実施形態に係る構成は、図４Ａに示す第１の実施形態に係るレセプタクル側コネクタの構成と、図１６Ａ−図１６Ｃに示す第２の変形例に係るレセプタクル側コネクタの構成とを合わせた構成に対応している。ただし、第２の実施形態はかかる例に限定されず、ＴｙｐｅＣのレセプタクル側ＨＤＭＩコネクタに対応する構成を有してもよい。つまり、第２の実施形態に係るレセプタクル側コネクタは、ＴｙｐｅＣのレセプタクル側ＨＤＭＩコネクタに対応する第１の実施形態に係る構成と、図９Ａ−図９Ｃに示す第２の変形例に係るレセプタクル側コネクタの構成とを合わせた構成であってもよい。また、本開示の第２の実施形態は、他の通信規格、通信方式に準ずるコネクタに対しても適用可能である。
【０２８２】
図２９を参照すると、第２の実施形態に係るレセプタクル側コネクタ２は、信号ピン２１、誘電体２２、基板２３及びシェル２４を備える。なお、上述したように、図２９に示すレセプタクル側コネクタ２は、図４Ａに示す本実施形態に係るレセプタクル側コネクタの構成と、図１６Ａ−図１６Ｃに示す第２の変形例に係るレセプタクル側コネクタの構成とを合わせた構成に対応している。従って、レセプタクル側コネクタ２における信号ピン２１、誘電体２２、基板２３及びシェル２４の機能及び構成は、図４Ａを参照して説明した信号ピン１１、誘電体１２及びシェル１３の機能及び構成と、図１６Ａ−図１６Ｃを参照して説明した信号ピン４１０、誘電体４２０、基板４３０及びシェル４４０の機能及び構成とを併せ持ったものである。
【０２８３】
信号ピン２１は、第１の方向、すなわちｙ軸方向に延設される。また、信号ピン２１は、誘電体によって形成される基板２３の表面上に、配線パターンとして形成される。
【０２８４】
シェル２４は、信号ピン２１及び基板２３を覆うように形成され、シェル２４のｙ軸の負方向の一面は、外部に対して開放される開放面になっている。また、シェル２４は、導電体によって形成され、その電位は、例えばグラウンド電位に固定される。
【０２８５】
シェル２４の開放面に対応して、プラグ側コネクタ（図示せず。）のシェルにも開放面が設けられ、プラグ側コネクタ（図示せず。）のシェルの当該開放面が設けられる一端が、レセプタクル側コネクタ２のシェル２４の開放面の開口部にｙ軸の負方向から挿入されることによって、プラグ側コネクタとレセプタクル側コネクタ２とが嵌合される。また、基板２３上に形成された信号ピン２１の上部（ｚ軸の正方向）には、誘電体２２が積層されてもよい。ただし、誘電体２２が形成される場合には、誘電体２２は、シェル２４の開放面近傍の所定の領域において信号ピン２１の表面の一部領域が露出するように形成される。このように、信号ピン２１は、シェル２４の開放面近傍の所定の領域において、誘電体２２からその表面の一部領域が露出された露出部を有し、プラグ側コネクタと、レセプタクル側コネクタ２とが嵌合される際には、信号ピン２１の当該露出部が、プラグ側コネクタの信号ピンと接触することにより、プラグ側コネクタとレセプタクル側コネクタ２とが電気的に接続される。
【０２８６】
また、基板２３の裏面、すなわち、信号ピン２１が形成される面と逆側の面には、グラウンド電位を有する導電体層が形成される。図２９を参照すると、本変形例においては、シェル２４の、基板２３の裏面と対向する面が、他の面よりも肉厚に形成され、基板２３の裏面と接している。つまり、基板２３の裏面に形成される導電体層とシェル２４とが一体的に形成されている。なお、本変形例においては、基板４３０の裏面にグラウンド電位を有する導電体層が形成されればよく、導電体層の構造はかかる例に限定されない。つまり、シェル２４の一面が肉厚化されなくてもよく、例えば、基板２３の裏面に形成された導電体層と、シェル２４とが、ビアホール等によって電気的に接続される構造であってもよい。
【０２８７】
なお、上述したように、第２の実施形態に係るレセプタクル側コネクタ２は、ＴｙｐｅＡ、ＴｙｐｅＤのＨＤＭＩコネクタに対応する構成を有するため、以上説明した信号ピン２１、誘電体２２、基板２３及び導電体層と同様の構造が、シェル２４の内部に、上下対称に、ｚ軸方向における上側と下側の両方に設けられる。
【０２８８】
図２９を参照すると、送信装置及び受信装置内には、レセプタクル側コネクタ２の信号ピン２１が接続される実装基板２５が配設される。図２９に示すように、信号ピン２１は、送信装置及び受信装置内においてｙ軸の正方向に延伸されて、送信装置及び受信装置内で実装基板２５に向かって折り曲げられ、実装基板２５と接続される。具体的には、実装基板２５上には、信号ピン２１に対応した複数の配線パターン２６が設けられており、信号ピン２１は送信装置及び受信装置内で実装基板２５上の配線パターン２６に接続される。配線パターン２６は、実装基板２５上又は他の基板上に形成された、所定の信号処理を行う各種の回路に向かって延伸されており、信号ピン２１を伝送されてきた各種の信号は、配線パターン２６によって所定の回路に更に伝送され、当該回路において各信号に対応した信号処理が適宜行われる。このように、信号ピン２１は、一端が任意の装置内に配設される実装基板２５上の配線パターン２６に接続され、当該装置の内部及び外部に信号を伝送する機能を有する。
【０２８９】
また、シェル２４は、信号ピン２１が実装基板２５に向かって延伸される領域に渡って、信号ピン２１を覆うように導電体によって形成され、実装基板２５上でグラウンド電位に接地される。また、図２９に示すように、シェル２４と実装基板２５との間には、シェル２４をグラウンド電位に接続するための接地部２７ａ〜２７ｇが設けられる。接地部２７ａ〜２７ｇは、例えばシェル２４と同一の導電体で形成され、実装基板２５上のグラウンド電位に接地される。すなわち、接地部２７ａ〜２７ｇが設けられる位置は、シェル２４と実装基板２５との接地位置を表している。なお、図２９に示す例では、接地部２７ａ〜２７ｇは、図４Ｂにおいて破線で示した接地部１６ａ〜１６ｇと同様の位置及び大きさで配置されている。
【０２９０】
以上、図２９を参照して、本開示の第２の実施形態に係るレセプタクル側コネクタ２の構成について説明した。第２の実施形態によれば、上記＜２．第１の実施形態＞で説明したレセプタクル側コネクタ１の構成によって得られる効果と、上記＜３．伝送データ量増加に係る変形例について＞で説明したレセプタクル側コネクタ４０の構成によって得られる効果とを、ともに得ることができる。すなわち、第２の実施形態に係るレセプタクル側コネクタ２では、シェル２４が、信号ピン２１が実装基板２５に向かって延伸される領域に渡って信号ピン２１を覆うように形成され、実装基板２５上でグラウンド電位に接地される。従って、信号ピン２１に対する遮蔽効果がもたらされるだけでなく、信号ピン２１とシェル２４との間でいわゆるマイクロストリップ構造が構成されることによってインピーダンスコントロールされる効果がもたらされることにより、信号ピン２１に伝送される信号について外乱等による信号品質の劣化が抑制される。また、シェル２４の下側の部位のみならず、あらゆる部位に対して、シェル２４に生じた誘導電流を実装基板２５に逃がすパスが形成されるため、ＥＭＩが抑制され、信号ピン２１に伝送される信号の劣化を抑えることが可能となる。更に、第２の実施形態に係るレセプタクル側コネクタ２では、誘電体で形成される基板２３上に信号ピン２１が形成され、更に、基板２３の信号ピン２１が形成される面とは逆側の面に、グラウンド電位を有する導電体層が形成される。すなわち、本変形例に係るレセプタクル側コネクタ２は、グラウンドプレーン（導電体層）、誘電体層（基板２３）、配線（信号ピン２１）が、順に積層される構成を有する。このような構成を有することにより、信号ピン２１を流れる電流（信号）に起因する電磁界が、基板２３に閉じ込められ、いわゆるマイクロストリップライン（マイクロストリップ構造）が形成される。よって、第２の実施形態においては、信号ピン２１を流れる電流（信号）が、他の信号ピン２１に及ぼす影響を抑えることができ、信号の劣化を更に抑えることができる。
【０２９１】
［４．２．特性比較］
次に、図１５Ａ−図１５Ｃに示す一般的なＴｙｐｅＡのＨＤＭＩコネクタ構造と、図２９に示す第２の実施形態に係るコネクタ構造とについて、信号ピンに流れる信号の特性及びＥＭＩ特性を比較した結果について説明する。
【０２９２】
まず、図３０Ａ及び図３０Ｂ並びに図３１Ａ−図３１Ｃを参照して、一般的なＴｙｐｅＡのＨＤＭＩコネクタと、第２の実施形態に係るコネクタとの、アイパターンに代表される信号伝送特性の違いについて説明する。
【０２９３】
図３０Ａ及び図３０Ｂは、図１５Ａ−図１５Ｃに示す、一般的なＴｙｐｅＡのＨＤＭＩコネクタ構造におけるアイパターンを示す電圧特性図である。なお、図３０Ａ及び図３０Ｂに示す結果は、図６Ａに示す一般的なピン配置（すなわち、差動信号のデータラインが３組設けられるピン配置）に対応する信号を流した場合の電圧特性のシミュレーション結果を示している。また、図３０Ａは、図６Ａに示す「Ｄａｔａ１」のラインについてのアイパターンを示しており、図３０Ｂは、図６Ａに示す「Ｄａｔａ２」のラインについてのアイパターンを示している。
【０２９４】
また、図３１Ａ−図３１Ｃは、図２９に示す第２の実施形態に係るコネクタ構造におけるアイパターンを示す電圧特性図である。なお、図３１Ａ−図３１Ｃに示す結果は、図６Ｂに示す新たに差動データラインが増加されたピン配置（すなわち、差動信号のデータラインが６組設けられるピン配置）に対応する信号を流した場合の電圧特性のシミュレーション結果を示している。また、図３１Ａは、図６Ｂに示す「Ｄａｔａ１」のラインについてのアイパターンを示しており、図３１Ｂは、図６Ｂに示す「Ｄａｔａ２」のラインについてのアイパターンを示しており、図３１Ｃは、図６Ｂに示す「Ｄａｔａ４」のラインについてのアイパターンを示している。
【０２９５】
つまり、図３０Ａ及び図３０Ｂ並びに図３１Ａ−図３１Ｃにおいては、「Ｄａｔａ１」、「Ｄａｔａ２」に対応するアイパターンは、図６Ａに示す一般的なピン配置において既に存在するデータライン（既存のデータライン）の伝送特性を代表するものであり、「Ｄａｔａ４」に対応するアイパターンは、図６Ｂに示す新たに差動データラインが増加されたピン配置において新たに追加されるデータライン（新規のデータライン）の伝送特性を代表するものである。また、図３０Ａ及び図３０Ｂ並びに図３１Ａ−図３１Ｃに示すアイパターンは、周波数２ＧＨｚの差動信号を信号ピンに印加した場合のシミュレーション結果を示している。
【０２９６】
図３０Ａ及び図３０Ｂと、図３１Ａ−図３１Ｃとを比較すると、既存のデータラインである「Ｄａｔａ１」及び「Ｄａｔａ２」、新規のデータラインである「Ｄａｔａ４」ともに、第２の実施形態に係るコネクタ構造を有することで、信号の伝送特性が向上していることが分かる。すなわち、第２の実施形態に係るコネクタによって、信号の劣化が抑制されることが示されている。
【０２９７】
次に、図３２を参照して、一般的なＴｙｐｅＡのＨＤＭＩコネクタと、第２の実施形態に係るコネクタ構造を適用したＴｙｐｅＡのＨＤＭＩコネクタについて、ＥＭＩ特性を比較した結果について説明する。図３２は、一般的なＴｙｐｅＡのＨＤＭＩコネクタ及び第２の実施形態に係るコネクタについて、ＥＭＩ特性をシミュレーションした結果を示すグラフである。図３２では、横軸（Ｘ軸）に信号ピンに印加する信号の周波数（ＭＨｚ）を取り、縦軸（Ｙ軸）に遠方電界強度（ｄＢμＶ／ｍ）を取り、両者の関係をプロットしている。縦軸に示す遠方電界強度（ｄＢμＶ／ｍ）の値が大きいほど、信号ピンを伝送する信号によって生じる電磁波の影響が大きく、ＥＭＩが生じやすいことを示している。なお、図３２では、図２９に示す構成を有する第２の実施形態に係るコネクタの計算モデルを作成し、当該計算モデルに対してシミュレーションを行った結果を示している。また、参考のため、図３２には、図５Ｃに示した第１の実施形態に係るコネクタの結果も同時に図示している。
【０２９８】
図３２では、一般的なＴｙｐｅＡのＨＤＭＩコネクタにおける周波数（ＭＨｚ）と遠方電界強度（ｄＢμＶ／ｍ）との関係を示すグラフが図中Ｐで示す曲線（破線で示す曲線）で、第２の実施形態に係るコネクタにおける周波数（ＭＨｚ）と遠方電界強度（ｄＢμＶ／ｍ）との関係を示すグラフが図中Ｒで示す曲線（実線で示す曲線）で図示されている。更に、図５Ｃに示した第１の実施形態に係るコネクタにおける周波数（ＭＨｚ）と遠方電界強度（ｄＢμＶ／ｍ）との関係を示すグラフが図中Ｑで示す曲線（点線で示す曲線）で図示されている。なお、一般的なＴｙｐｅＡのＨＤＭＩコネクタについてのシミュレーション結果及び第１の実施形態に係るコネクタについてのシミュレーション結果は、図６Ａに示す一般的なピン配置（すなわち、差動信号のラインが３組設けられるピン配置）に対応する信号を流した場合のシミュレーション結果を示しており、第２の実施形態に係るコネクタについてのシミュレーション結果は、図６Ｂに示す新たに差動データラインが増加されたピン配置（すなわち、差動信号のラインが６組設けられるピン配置）に対応する信号を流した場合のシミュレーション結果を示している。
【０２９９】
図３２を参照すると、第２の実施形態に係るコネクタでは、差動データラインの数が３組から６組に倍増しているにもかかわらず、遠方電界強度（ｄＢμＶ／ｍ）の値は、一般的なＴｙｐｅＡのＨＤＭＩコネクタよりも抑えられていることが分かる。すなわち、第２の実施形態に係るコネクタによって、ＥＭＩが抑制され、信号の劣化がより抑えられることが示されている。
【０３００】
＜５．まとめ＞
まず、本開示の第１の実施形態に係るレセプタクル側コネクタの概略構成について説明した。第１の実施形態においては、シェルが、信号ピンが実装基板に向かって延伸される領域に渡って信号ピンを覆うように形成され、実装基板上でグラウンド電位に接地される。従って、信号ピンに対する遮蔽効果がもたらされるだけでなく、信号ピンとシェルとの間でいわゆるマイクロストリップ構造が構成されることによってインピーダンスコントロールされる効果がもたらされることにより、信号ピンに伝送される信号について外乱等による信号品質の劣化が抑制される。また、シェルの下側の部位のみならず、上側の部位を含むあらゆる部位に対して、シェルに生じた誘導電流を実装基板に逃がすパスが形成されるため、ＥＭＩが抑制され、信号ピンに伝送される信号の品質の劣化を更に抑えることが可能となる。
【０３０１】
また、第１の実施形態においては、シェルと実装基板との接地位置が適宜調整されてよい。例えば、シェルと実装基板との接地位置は、実装基板上において差動信号が伝送される信号ピンと接続される配線パターンが引き出される方向及び当該方向と逆の方向に、信号ピンと配線パターンとの接続位置に対応する領域をｙ軸方向に挟むように設けられてもよい。また、例えば、シェルと実装基板との接地位置は、差動信号を伝送する信号ピンと配線パターンとの接続位置に対応する領域をｘ軸方向に挟む位置に設けられてもよいし、信号ピン及び配線パターンと接触しない限りにおいて（信号ピンと配線パターンとの接続を妨げない限りにおいて）接地面積が大きくなるように設けられてもよい。シェルと実装基板との接地位置が、差動信号を伝送する信号ピンと配線パターンの近傍に設けられ、また、その接地面積がより大きく設けられることにより、差動信号によってシェルに生じた誘導電流を実装基板に逃がすパスがより確実に確保されるため、信号品質の劣化をより抑制することが可能となる。
【０３０２】
次いで、ＨＤＭＩコネクタにおけるデータ伝送において、伝送データ量をより増加させるための構成として、本開示の第１及び第２の変形例に係るコネクタの構成について説明した。更に、上記の本開示の第１の実施形態に係る構成と本開示の第１及び第２の変形例に係る構成とを合わせた構成として、本開示の第２の実施形態に係るレセプタクル側コネクタの構成について説明した。本開示の第２の実施形態では、第１の実施形態における効果と第１及び第２の変形例における効果とを同時に得ることができる。すなわち、第２の実施形態においては、上述した第１の実施形態によって得られる効果に加えて、以下の効果を得ることができる。
【０３０３】
本開示の第２の実施形態においては、誘電体で形成される基板上に信号ピンが形成され、更に、基板の信号ピンが形成される面とは逆側の面に、グラウンド電位を有する導電体層が形成される。かかる構造により、信号ピン、基板及び導電体層によって、マイクロストリップラインが形成されるため、信号ピンを流れる電流（信号）が、他の信号ピンに及ぼす影響を抑えることができ、信号の劣化を抑えることができる。
【０３０４】
また、第２の実施形態においては、信号ピンのうち、差動信号が伝送され、隣接して延設される１対の信号ピンの間隔が、隣接する他の信号ピンとの間隔よりも小さく形成されてよい。かかる構造により、間隔が小さく形成された信号ピンのペアによって差動ストリップライン（差動ストリップ構造）が形成されるため、当該信号ピンのペアを流れる電流（信号）が、他の信号ピンに及ぼす影響を抑えることができ、信号の劣化を抑えることができる。更に、当該信号ピンのペアの間隔が小さく形成されることにより、相対的に、隣接する異種信号配線との間隔が拡大されるため、クロストークが低減され、信号品質の向上が実現される。
【０３０５】
従って、第２の実施形態においては、シールドに用いられる信号ピン及びクロックに用いられる信号ピンに新たにデータラインが割り当てられたような、新たにデータラインが増加されたピン配置であっても、信号を劣化させることなく、データを伝送することが可能となる。
【０３０６】
また、第２の実施形態においては、グラウンド電位を有するガードラインが、信号ピンを挟む位置に、信号ピンと略平行に更に延設されてもよい。かかる構造により、信号ピンを流れる電流（信号）が、他の信号ピンに及ぼす影響を更に抑えることができ、信号の劣化をより抑えることができる。
【０３０７】
また、第２の実施形態においては、プラグ側コネクタとレセプタクル側コネクタとの嵌合部における信号ピンの配線間隔が、一般的なＨＤＭＩコネクタの嵌合部における信号ピンの配線間隔と同一であってよい。かかる構造により、本開示の第１の変形例及び第２の変形例に係るコネクタと、一般的なＨＤＭＩコネクタとの互換性が保証されるため、ユーザは、コネクタの種類を気にすることなく装置間を接続することができ、ユーザの利便性が向上する。
【０３０８】
更に、本開示の第１及び第２の実施形態に係るコネクタに対して、以下の更なる変形例について説明した。
【０３０９】
本開示の第１及び第２の実施形態に係るコネクタにおいては、信号ピンの断面積が拡張されてよい。かかる構造により、当該信号ピンにより大きな電流を、減衰をより抑えながら流すことが可能となり、コネクタの信頼性が向上する。ＨＤＭＩコネクタにおいては、電源電圧が印加されるＨＰＤ信号ピン及び電源用信号ピンの断面積を拡張することにより、その効果をより得ることができる。
【０３１０】
また、本開示の第２の実施形態に係るコネクタにおいては、コネクタの内部に基板が設けられる。そして、当該基板上に、信号ピンにおける信号の伝送に作用する各種のデバイス（回路）が実装することができる。かかる構造により、コネクタ自体が各種の信号処理を行うことが可能となるため、コネクタによって接続される送信装置及び受信装置における信号処理を簡略化することができる。
【０３１１】
また、本開示の第１及び第２の実施形態に係るコネクタは、ＨＤＭＩインターフェースを用いた装置間の通信における、各種のアプリケーションに好適に適用することができる。
【０３１２】
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
【０３１３】
なお、以下のような構成も本開示の技術的範囲に属する。
（１）一端が任意の装置内に配設される実装基板上の配線パターンに接続され、前記装置の内部及び外部に信号を伝送する信号ピンと、前記信号ピンが前記実装基板に向かって延伸される領域に渡って、前記信号ピンを覆うように導電体によって形成され、前記実装基板上でグラウンド電位に接地されるシェルと、を備える、コネクタ。
（２）前記シェルは、前記実装基板上の複数の接地位置でグラウンド電位に接地し、前記接地位置は、前記信号ピンと前記配線パターンとの接続位置に対応する領域に対して、前記実装基板上において前記配線パターンが引き出される方向の一部領域及び当該方向とは逆の方向の一部領域を含む、前記（１）に記載のコネクタ。
（３）前記シェルは、前記実装基板上の複数の接地位置でグラウンド電位に接地し、複数の前記信号ピンのうちの一部の前記信号ピンは差動信号を伝送し、前記シェルの複数の前記接地位置は、差動信号を伝送する前記信号ピンと前記配線パターンとの接続位置に対応する領域を挟む位置を含む、前記（１）又は（２）に記載のコネクタ。
（４）前記実装基板上において前記配線パターンが引き出される方向における前記接地位置の接地面積は、当該方向とは逆の方向における前記接地位置の接地面積よりも小さい、前記（３）に記載のコネクタ。
（５）前記シェルの複数の前記接地位置は、差動信号を伝送する一群の前記信号ピンと前記配線パターンとの接続位置に対応する領域を挟む位置を含む、前記（３）又は（４）に記載のコネクタ。
（６）前記コネクタ内に、第１の方向に延伸される前記信号ピンが一方の面に形成される基板と、前記基板の、前記信号ピンが形成される面とは逆側の面に形成され、グラウンド電位を有する導電体層と、を更に備える、前記（１）〜（５）のいずれか１項に記載のコネクタ。
（７）複数の前記信号ピンを備え、複数の前記信号ピンのうち、差動信号が伝送され、隣接して延設される１対の前記信号ピンの間隔は、当該１対の前記信号ピンと隣接する他の前記信号ピンとの間隔よりも小さい、前記（６）に記載のコネクタ。
（８）前記シェルは、前記信号ピン及び前記基板を覆うように形成され、前記第１の方向に、外部に対して開放される開放面を有し、前記導電体層は、グラウンド電位を有する前記シェルと電気的に接続される、前記（６）又は（７）に記載のコネクタ。
（９）前記導電体層は、前記シェルの少なくとも一部を構成する、前記（８）に記載のコネクタ。
（１０）前記基板上には、グラウンド電位を有するガードラインが、前記信号ピンを挟む位置に、前記信号ピンと略平行に更に延設される、前記（６）〜（９）のいずれか１項に記載のコネクタ。
（１１）前記信号ピンは、前記コネクタの、前記コネクタと対となる他のコネクタと嵌合する嵌合部において、略等しい配線間隔を有して延設される、前記（６）〜（１０）のいずれか１項に記載のコネクタ。
（１２）複数の前記信号ピンを備え、複数の前記信号ピンのうち、電源用信号が印加される電源用信号ピンの前記第１の方向と略垂直な切断面における断面積は、前記電源用信号ピン以外の前記信号ピンの断面積よりも大きく形成される、前記（６）〜（１１）のいずれか１項に記載のコネクタ。
（１３）前記基板上には、前記信号ピンにおける信号の伝送に作用するデバイスが搭載される、前記（６）〜（１２）のいずれか１項に記載のコネクタ。
（１４）前記デバイスは、前記信号ピンによって伝送される信号のＡＣ伝送とＤＣ伝送とを変換するＡＣ／ＤＣ変換回路、前記信号ピンによって伝送される信号の特性に関する情報を保持するレジスタ、及び、前記レジスタによって保持される情報を前記コネクタを介して接続される任意の装置に通知するための通信回路、並びに、前記信号ピンの少なくともいずれかに電源電圧を供給するバッテリ、の少なくともいずれかである、前記（１３）に記載のコネクタ。
（１５）一端が任意の装置内に配設される実装基板上の配線パターンに接続され、前記装置の内部及び外部に信号を伝送する信号ピンと、前記信号ピンが前記実装基板に向かって延伸される領域に渡って、前記信号ピンを覆うように導電体によって形成され、前記実装基板上でグラウンド電位に接地されるシェルと、を有する、コネクタ、を備え、前記コネクタを介して任意の装置に対して信号を送信する、データ送信装置。
（１６）前記コネクタ内に、第１の方向に延伸される前記信号ピンが一方の面に形成される基板と、前記基板の、前記信号ピンが形成される面とは逆側の面に形成され、グラウンド電位を有する導電体層と、を更に有する、前記（１５）に記載のデータ送信装置。
（１７）一端が任意の装置内に配設される実装基板上の配線パターンに接続され、前記装置の内部及び外部に信号を伝送する信号ピンと、前記信号ピンが前記実装基板に向かって延伸される領域に渡って、前記信号ピンを覆うように導電体によって形成され、前記実装基板上でグラウンド電位に接地されるシェルと、を有する、コネクタ、を備え、前記コネクタを介して任意の装置から送信される信号を受信する、データ受信装置。
（１８）前記コネクタ内に、第１の方向に延伸される前記信号ピンが一方の面に形成される基板と、前記基板の、前記信号ピンが形成される面とは逆側の面に形成され、グラウンド電位を有する導電体層と、を更に有する、前記（１７）に記載のデータ受信装置。
（１９）一端が任意の装置内に配設される実装基板上の配線パターンに接続され、前記装置の内部及び外部に信号を伝送する信号ピンと、前記信号ピンが前記実装基板に向かって延伸される領域に渡って、前記信号ピンを覆うように導電体によって形成され、前記実装基板上でグラウンド電位に接地されるシェルと、を有する、コネクタ、を介して任意の装置に対して信号を送信する、データ送信装置と、前記コネクタを介して、任意の装置から送信される信号を受信する、データ受信装置と、を備える、データ送受信システム。
（２０）前記コネクタ内に、第１の方向に延伸される前記信号ピンが一方の面に形成される基板と、前記基板の、前記信号ピンが形成される面とは逆側の面に形成され、グラウンド電位を有する導電体層と、を更に有する、前記（１９）に記載のデータ送受信システム。
【符号の説明】
【０３１４】
１、２    レセプタクル側コネクタ
１１、２１    信号ピン
１２、２２    誘電体
１３、２４    外殻（シェル）
１４、２５    実装基板
１５、２６    配線パターン
１６ａ〜１６ｄ、２７ａ〜２７ｇ    接地部
２３    基板
１０、２０、３０、４０    コネクタ
１１０、２１０、３１０、４１０    信号ピン
１２０、２２０、３２０、４２０    誘電体
１３０、２３０、３３０、４３０    基板
１４０、２４０、３４０、４４０    外殻（シェル）
１５０、２５０    ガードライン
１６０    デバイス
【図１】
2014174941.tif 000003
【図２Ａ】
2014174941.tif 000004
【図２Ｂ】
2014174941.tif 000005
【図２Ｃ】
2014174941.tif 000006
【図３Ａ】
2014174941.tif 000007
【図３Ｂ】
2014174941.tif 000008
【図４Ａ】
2014174941.tif 000009
【図４Ｂ】
2014174941.tif 000010
【図４Ｃ】
2014174941.tif 000011
【図５Ａ】
2014174941.tif 000012
【図５Ｂ】
2014174941.tif 000013
【図５Ｃ】
2014174941.tif 000014
【図６Ａ】
2014174941.tif 000015
【図６Ｂ】
2014174941.tif 000016
【図７Ａ】
2014174941.tif 000017
【図７Ｂ】
2014174941.tif 000018
【図８Ａ】
2014174941.tif 000019
【図８Ｂ】
2014174941.tif 000020
【図８Ｃ】
2014174941.tif 000021
【図９Ａ】
2014174941.tif 000022
【図９Ｂ】
2014174941.tif 000023
【図９Ｃ】
2014174941.tif 000024
【図１０】
2014174941.tif 000025
【図１１Ａ】
2014174941.tif 000026
【図１１Ｂ】
2014174941.tif 000027
【図１２Ａ】
2014174941.tif 000028
【図１２Ｂ】
2014174941.tif 000029
【図１３Ａ】
2014174941.tif 000030
【図１３Ｂ】
2014174941.tif 000031
【図１４Ａ】
2014174941.tif 000032
【図１４Ｂ】
2014174941.tif 000033
【図１４Ｃ】
2014174941.tif 000034
【図１４Ｄ】
2014174941.tif 000035
【図１４Ｅ】
2014174941.tif 000036
【図１５Ａ】
2014174941.tif 000037
【図１５Ｂ】
2014174941.tif 000038
【図１５Ｃ】
2014174941.tif 000039
【図１６Ａ】
2014174941.tif 000040
【図１６Ｂ】
2014174941.tif 000041
【図１６Ｃ】
2014174941.tif 000042
【図１７Ａ】
2014174941.tif 000043
【図１７Ｂ】
2014174941.tif 000044
【図１８Ａ】
2014174941.tif 000045
【図１８Ｂ】
2014174941.tif 000046
【図１９Ａ】
2014174941.tif 000047
【図１９Ｂ】
2014174941.tif 000048
【図２０Ａ】
2014174941.tif 000049
【図２０Ｂ】
2014174941.tif 000050
【図２０Ｃ】
2014174941.tif 000051
【図２１Ａ】
2014174941.tif 000052
【図２１Ｂ】
2014174941.tif 000053
【図２１Ｃ】
2014174941.tif 000054
【図２１Ｄ】
2014174941.tif 000055
【図２２】
2014174941.tif 000056
【図２３Ａ】
2014174941.tif 000057
【図２３Ｂ】
2014174941.tif 000058
【図２３Ｃ】
2014174941.tif 000059
【図２４】
2014174941.tif 000060
【図２５】
2014174941.tif 000061
【図２６】
2014174941.tif 000062
【図２７】
2014174941.tif 000063
【図２８】
2014174941.tif 000064
【図２９】
2014174941.tif 000065
【図３０Ａ】
2014174941.tif 000066
【図３０Ｂ】
2014174941.tif 000067
【図３１Ａ】
2014174941.tif 000068
【図３１Ｂ】
2014174941.tif 000069
【図３１Ｃ】
2014174941.tif 000070
【図３２】
2014174941.tif 000071
【国際調査報告】
2014174941.tif 000072
2014174941.tif 000073
2014174941.tif 000074
2014174941.tif 000075