(57)【要約】  本発明に係る電力変換装置は、半導体スイッチング素子（１０Ａ，１０Ｂ）を有する電力変換主回路（１０）と、半導体スイッチング素子をそれぞれ駆動するゲート駆動回路（１２Ａ，１２Ｂ）と、少なくとも１組のゲート駆動回路（１２Ａ，１２Ｂ）の間に接続される１または複数のインピーダンス素子群（１６）と、を備える。少なくとも１個のゲート駆動回路（１２Ａ，１２Ｂ）は、インピーダンス素子群（１６）の電圧を検知する検知部（１２Ａ４，１２Ｂ４）を備え、検知部（１２Ａ４，１２Ｂ４）の出力に応じて半導体スイッチング素子（１０Ａ，１０Ｂ）の駆動速度を変化させる。
2017037916.tif 000002
【特許請求の範囲】
【請求項１】
２以上の半導体スイッチング素子を有する電力変換主回路と、
前記半導体スイッチング素子をそれぞれ駆動するゲート駆動回路と、
少なくとも１組の前記ゲート駆動回路の間に接続される１または複数のインピーダンス素子と、
を備え、
少なくとも１個の前記ゲート駆動回路は、
前記インピーダンス素子の電圧または前記インピーダンス素子に流れる電流を検知する検知部を備え、前記検知部の出力に応じて前記半導体スイッチング素子の駆動速度を変化させることを特徴とする電力変換装置。
【請求項２】
前記電力変換主回路は、２以上ある直流端子の何れかの電位を選択して負荷へ出力する１相分または複数相分のマルチレベル回路で構成され、
前記マルチレベル回路は、直列に接続される２以上の半導体スイッチング素子を有して成り、
同一相に属する前記ゲート駆動回路の間に前記インピーダンス素子が配置されていることを特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記マルチレベル回路は、上位側直流端子および下位側直流端子のうちの何れかの電位を選択して前記負荷へ出力する２レベル回路であり、
前記２レベル回路は、前記上位側直流端子と前記下位側直流端子の間に順次直列に接続された第１の半導体スイッチング素子および第２の半導体スイッチング素子を備え、
前記第１の半導体スイッチング素子と前記第２の半導体スイッチング素子との接続部が前記負荷に接続されたことを特徴とする請求項２に記載の電力変換装置。
【請求項４】
前記マルチレベル回路は、上位側直流端子、中間直流端子および下位側直流端子のうちの何れかの電位を選択して負荷へ出力する３レベル回路であり、
前記３レベル回路は
前記上位側直流端子と前記下位側直流端子の間に順次直列に接続された第１、第２、第３および第４の半導体スイッチング素子と、
前記第１の半導体スイッチング素子と前記第２の半導体スイッチング素子との接続部と、前記中間直流端子との間に接続された第１のダイオード素子と、
前記第３の半導体スイッチング素子と前記第４の半導体スイッチング素子との接続部と、前記中間直流端子との間に接続された第２のダイオード素子と、
を備え、
前記第２の電力用スイッチング半導体素子と前記第３の電力用スイッチング半導体素子との接続部が前記負荷に接続されたことを特徴とする請求項２に記載の電力変換装置。
【請求項５】
前記電力変換主回路は、２以上ある直流端子の何れかの電位を選択して負荷へ出力する複数相分のマルチレベル回路で構成され、
前記マルチレベル回路は、各相毎に直列に接続される２以上の半導体スイッチング素子を有して成り、
異なる相に属する前記ゲート駆動回路の間に前記インピーダンス素子が配置されていることを特徴とする請求項１に記載の電力変換装置。
【請求項６】
前記マルチレベル回路は、上位側直流端子および下位側直流端子のうちの何れかの電位を選択して前記負荷へ出力する２レベル回路であり、
前記２レベル回路は、前記上位側直流端子と前記下位側直流端子の間に順次直列に接続された第１の半導体スイッチング素子および第２の半導体スイッチング素子を備え、
前記第１の半導体スイッチング素子と前記第２の半導体スイッチング素子との接続部が前記負荷に接続されたことを特徴とする請求項５に記載の電力変換装置。
【請求項７】
前記マルチレベル回路は、上位側直流端子、中間直流端子および下位側直流端子のうちの何れかの電位を選択して負荷へ出力する３レベル回路であり、
前記３レベル回路は
前記上位側直流端子と前記下位側直流端子の間に順次直列に接続された第１、第２、第３および第４の半導体スイッチング素子と、
前記第１の半導体スイッチング素子と前記第２の半導体スイッチング素子との接続部と、前記中間直流端子との間に接続された第１のダイオード素子と、
前記第３の半導体スイッチング素子と前記第４の半導体スイッチング素子との接続部と、前記中間直流端子との間に接続された第２のダイオード素子と、
を備え、
前記第２の電力用スイッチング半導体素子と前記第３の電力用スイッチング半導体素子との接続部が前記負荷に接続されたことを特徴とする請求項５に記載の電力変換装置。
【請求項８】
前記インピーダンス素子から前記ゲート駆動回路に伝達される電圧が基準電圧よりも低い場合、前記ゲート駆動回路は、前記半導体スイッチング素子の駆動速度を速くすることを特徴とする請求項１から７の何れか１項に記載の電力変換装置。
【請求項９】
前記インピーダンス素子から前記ゲート駆動回路に伝達される電圧が基準電圧よりも高い場合、前記ゲート駆動回路は、前記半導体スイッチング素子の駆動速度を遅くすることを特徴とする請求項１から７の何れか１項に記載の電力変換装置。
【請求項１０】
前記ゲート駆動回路のうちの少なくとも１つのゲート駆動回路は、前記前記インピーダンス素子から伝達される電圧が基準電圧よりも高いか低いかの情報を記憶する記憶部を備え、
前記記憶部を備えた前記ゲート駆動回路は、前記記憶部に記憶されている情報に基づいて、前記半導体スイッチング素子の駆動速度を変化させることを特徴とする請求項１から９の何れか１項に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力用半導体スイッチング素子を内蔵した電力変換装置に関する。
【背景技術】
【０００２】
インバータ装置、サーボアンプ装置、スイッチング電源装置といった電力変換装置は１個、または複数の電力用半導体スイッチング素子を内蔵する。電力用半導体スイッチング素子は、第１信号入力端子と第２信号入力端子との間に印加される電気信号に応じて第１主端子と第２主端子の間の導通状態が変化する。ゲート駆動回路は、上位の制御器から指令信号を受け、電力用半導体スイッチング素子の第１信号入力端子と第２信号入力端子との間に電気信号を印加して電力用半導体スイッチング素子を駆動する。【０００３】
電力用半導体スイッチング素子がオフ時には、第１主端子と第２主端子の間に高電圧がかかっても電流は通流しない。しかしながら、電力用半導体スイッチング素子に過剰な高電圧が印加されると、電力用半導体スイッチング素子は故障する。このため、従来より、電力変換装置の各部の電圧を検知し、ゲート駆動回路へ伝達する技術が提案されてきた。ゲート駆動回路は、伝達された電圧の情報に基づいて電力用半導体スイッチング素子の駆動方法を変更する動作を行う。【０００４】
上記のような背景技術のもと、下記特許文献１においては、電気自動車のモータ駆動システムが示されている。モータ駆動システム内の直流電源に電圧検知回路を取り付けて電圧を検知する。直流電源の電圧が所定の電圧以上である場合には、電圧検知回路がゲート駆動回路へ信号を伝達する。信号を受けたゲート駆動回路は、ゲート抵抗の接続構成を変え、電力用半導体スイッチング素子の駆動方法を変更する。ゲート駆動回路は、電力用半導体スイッチング素子がターンオンおよびターンオフする場合に発生するサージ電圧が過剰にならないようにする。このようにして電力用半導体スイッチング素子に過剰な高電圧がかからないようにしている。【０００５】
また、下記特許文献２においては、電力用半導体スイッチング素子の第１主端子とゲート駆動回路の間が配線で接続されている。この配線により、電力用半導体スイッチング素子の第１主端子と第２主端子の間の電圧がゲート駆動回路に伝達される。ゲート駆動回路は、電力用半導体スイッチング素子の第１主端子と第２主端子の間の電圧を検知する。ゲート駆動回路は、第１主端子と第２主端子の間の電圧に応じて内蔵する抵抗器の抵抗値を変化させ、電力用半導体スイッチング素子の駆動方法を変更し、電力用半導体スイッチング素子がターンオンおよびターンオフする場合に発生するサージ電圧が過剰にならないようにする。このようにして電力用半導体スイッチング素子に過剰な高電圧がかからないようにしている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平９−２３６６４号公報
【特許文献２】特開平６−２９１６３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１および特許文献２のような構成とすれば、電力変換装置の各部の電圧を検知し、ゲート駆動回路へ伝達することができる。しかしながら、検知対象である電力変換装置の各部の電圧の検知位置がゲート駆動回路の位置から離れている。よって、電力変換装置の各部の電圧情報がゲート駆動回路に至るまでにノイズが重畳するという課題があった。【０００８】
本発明は、上記に鑑みてなされたものであって、電力変換装置の各部の電圧情報をゲート駆動回路に伝達する際のノイズの影響を低減することができる電力変換装置を得ることを目的とする。
【課題を解決するための手段】
【０００９】
上述した課題を解決し、目的を達成するため、本発明に係る電力変換装置は、２以上の半導体スイッチング素子を有する電力変換主回路と、半導体スイッチング素子をそれぞれ駆動するゲート駆動回路と、少なくとも１組のゲート駆動回路の間に接続される１または複数のインピーダンス素子と、を備える。少なくとも１個のゲート駆動回路は、インピーダンス素子の電圧またはインピーダンス素子に流れる電流を検知する検知部を備え、検知部の出力に応じて半導体スイッチング素子の駆動速度を変化させる。
【発明の効果】
【００１０】
本発明によれば、電力変換装置の各部の電圧情報をゲート駆動回路に伝達する際のノイズの影響を低減することができる、という効果を奏する。
【図面の簡単な説明】
【００１１】
【図１】実施の形態１に係る電力変換装置の要部構成を示す回路図
【図２】実施の形態１に係る電力変換主回路のシンク動作時における出力電圧の変化を示す状態遷移図
【図３】実施の形態１に係る電力変換主回路のソース動作時における出力電圧の変化を示す状態遷移図
【図４】実施の形態１に係る電力変換装置の変形例として一方のゲート駆動回路のみに検知部を設ける構成を示す回路図
【図５】実施の形態２に係る電力変換装置の要部構成を示す回路図
【図６】実施の形態３に係る電力変換装置の要部構成を示す回路図
【図７】実施の形態３に係る電力変換装置の動作の一態様を示す回路図
【図８】実施の形態３に係る電力変換装置の図７とは異なる動作態様を示す回路図
【図９】実施の形態３に係る電力変換装置の図７および図８とは異なる動作態様を示す回路図
【図１０】実施の形態３に係る電力変換装置の図６とは異なる要部構成を示す回路図
【図１１】実施の形態３に係る電力変換装置の図６および図１０とは異なる要部構成を示す回路図
【図１２】実施の形態３に係る電力変換装置の図６、図１０および図１１を組み合わせた要部構成を示す回路図
【図１３】実施の形態４に係る電力変換装置の要部構成を示す回路図
【図１４】実施の形態４に係る電力変換装置の動作の一態様を示す回路図
【図１５】実施の形態４に係る電力変換装置の図１４とは異なる動作態様を示す回路図
【図１６】実施の形態４に係る電力変換装置の図１４および図１５とは異なる動作態様を示す回路図
【図１７】実施の形態４に係る電力変換装置の図１４〜図１６とは異なる動作態様を示す回路図
【図１８】実施の形態４に係る電力変換装置の図１３とは異なる要部構成を示す回路図
【図１９】実施の形態４に係る電力変換装置の図１３および図１８とは異なる要部構成を示す回路図
【発明を実施するための形態】
【００１２】
以下に添付図面を参照し、本発明の実施の形態に係る電力変換装置について説明する。なお、以下に示す実施の形態により本発明が限定されるものではない。
【００１３】
実施の形態１．
図１は、実施の形態１に係る電力変換装置の要部構成を示す回路図である。図１では、実施の形態１に係る電力変換装置の要部構成として、駆動対象である負荷２、負荷２を駆動する電力変換主回路１０、電力変換主回路１０を制御するための周辺回路であるゲート駆動回路１２Ａ，１２Ｂ、絶縁回路１４Ａ，１４Ｂ、インピーダンス素子群１６およびスイッチング信号生成部２０、ならびに、電力変換主回路１０への電力供給源であり、直流電力を蓄積するコンデンサ６を示している。
【００１４】
実施の形態１における電力変換主回路１０は、高電位側の直流母線７Ａに接続される第１の電力用半導体スイッチング素子としての半導体スイッチング素子１０Ａと、低電位側の直流母線７Ｂに接続される第２の電力用半導体スイッチング素子としての半導体スイッチング素子１０Ｂとを有して構成される。半導体スイッチング素子１０Ａと半導体スイッチング素子１０Ｂとは直列に接続され、その電気的接続点には負荷２が接続されている。
【００１５】
半導体スイッチング素子１０Ａには、第１の主端子１０Ａ１、第２の主端子１０Ａ２、第１の信号入力端子１０Ａ３および第２の信号入力端子１０Ａ４が設けられている。半導体スイッチング素子１０Ｂも同様であり、第１の主端子１０Ｂ１、第２の主端子１０Ｂ２、第１の信号入力端子１０Ｂ３および第２の信号入力端子１０Ｂ４が設けられている。このように構成された電力変換主回路１０では、半導体スイッチング素子１０Ａの第１の主端子１０Ａ１が直流母線７Ａに接続され、半導体スイッチング素子１０Ａの第２の主端子１０Ａ２と半導体スイッチング素子１０Ｂの第１の主端子１０Ｂ１とが接続され、半導体スイッチング素子１０Ｂの第２の主端子１０Ｂ２が直流母線７Ｂに接続されている。
【００１６】
また、直流母線７Ａはコンデンサ６の上位側直流端子８Ａに接続され、直流母線７Ｂはコンデンサ６の下位側直流端子８Ｂに接続されている。すなわち、直流母線７Ａ，７Ｂ間には、コンデンサ６の電圧が印加されている。
【００１７】
上記のように接続された電力変換主回路１０において、半導体スイッチング素子１０Ａが導通すれば直流母線７Ａの電位が負荷２に印加され、半導体スイッチング素子１０Ｂが導通すれば直流母線７Ｂの電位が負荷２に印加されることになる。このように、電力変換主回路１０は、直流母線７Ａの電位または直流母線７Ｂの電位といった２通りの電位を出力することから、２レベルの電力変換回路として動作することになる。
【００１８】
半導体スイッチング素子１０Ａ，１０Ｂのそれぞれは、トランジスタ素子とダイオード素子とが並列に接続されている。なお、負荷の特性によっては、例えば抵抗負荷である場合には、それぞれのダイオード素子の接続が省略されることがある。
【００１９】
また、図１では、トランジスタ素子としてＭＯＳＦＥＴを図示しているが、ＭＯＳＦＥＴに限定する趣旨ではなく、電気信号により低抵抗状態、高抵抗状態が切り替えられるデバイスであればよい。例えば、ＩＧＢＴ、バイポーラトランジスタといったトランジスタ素子を用いてもよい。また、半導体スイッチング素子１０Ａ，１０Ｂを構成するトランジスタ素子およびダイオード素子の素材としては、広く用いられているＳｉの他に、ＳｉＣ、ＧａＮ、ダイヤモンドなどのワイドバンドギャップ半導体を用いてもよい。
【００２０】
ゲート駆動回路１２Ａは、第１の電力用半導体スイッチング素子である半導体スイッチング素子１０Ａを駆動する第１のゲート駆動回路である。また、ゲート駆動回路１２Ｂは、第２の電力用半導体スイッチング素子である半導体スイッチング素子１０Ｂを駆動する第２のゲート駆動回路である。なお、ゲート駆動回路１２Ａとゲート駆動回路１２Ｂの構成は同一であるため、内部の構成については、ゲート駆動回路１２Ａを参照して説明する。
【００２１】
ゲート駆動回路１２Ａは、ブリッジ接続される４つのトランジスタ素子、詳細には、第１のオン用トランジスタ１２Ａ１ａ、第１のオフ用トランジスタ１２Ａ１ｂ、第２のオン用トランジスタ１２Ａ１ｃおよび第２のオフ用トランジスタ１２Ａ１ｄを備えている。第１のオン用トランジスタ１２Ａ１ａおよび第１のオフ用トランジスタ１２Ａ１ｂは、２つのゲート抵抗１２Ａ２ａ，１２Ａ２ｂを介して直列に接続され、第２のオン用トランジスタ１２Ａ１ｃおよび第２のオフ用トランジスタ１２Ａ１ｄは、２つのゲート抵抗１２Ａ２ｃ，１２Ａ２ｄを介して直列に接続される。ゲート抵抗１２Ａ２ａ，１２Ａ２ｂの接続点とゲート抵抗１２Ａ２ｃ，１２Ａ２ｄの接続点とは結線され、半導体スイッチング素子１０Ａの第１の信号入力端子１０Ａ３に結線される。
【００２２】
また、ゲート駆動回路１２Ａは、第１の電力用半導体スイッチング素子である半導体スイッチング素子１０Ａを駆動する際の速度を切り替えるスイッチング速度切替部１２Ａ３を備えている。スイッチング速度切替部１２Ａ３は、例えばロジック回路で構成することができる。
【００２３】
さらに、ゲート駆動回路１２Ａは、検知部１２Ａ４を備えている。検知部１２Ａ４には、コンパレータ１２Ａ４ａおよび直列接続された抵抗素子１２Ａ４ｂ，１２Ａ４ｃが設けられている。コンパレータ１２Ａ４ａには、直列接続されたコンデンサ１２Ａ５ａ，１２Ａ５ｂの両端電圧が動作電圧として付与される。コンパレータ１２Ａ４ａの正極入力端子には、抵抗素子１２Ａ４ｂ，１２Ａ４ｃの分圧電圧が入力され、コンパレータ１２Ａ４ａの負極入力端子には、後述するインピーダンス素子群１６の分圧電圧が入力される構成である。
【００２４】
なお、検知部１２Ａ４に動作電圧を付与するための電源は、ゲート駆動回路駆動用の電源と兼用することが可能である。ゲート駆動回路駆動用の電源と兼用すれば、検知部１２Ａ４の動作のため専用の電源を設けなくてもよい。
【００２５】
ゲート駆動回路１２Ａ，１２Ｂの外部には、半導体スイッチング素子１０Ａ，１０Ｂのそれぞれを駆動するためのスイッチング信号を生成するスイッチング信号生成部２０と、スイッチング信号生成部２０が生成したスイッチング信号を受領してゲート駆動回路１２Ａ，１２Ｂにそれぞれ伝達する絶縁回路１４Ａ，１４Ｂと、半導体スイッチング素子１０Ａの第２の主端子１０Ａ２と半導体スイッチング素子１０Ｂの第２主端子１０Ｂ２との間の電圧を検知するためのインピーダンス素子群１６と、が設けられている。
【００２６】
絶縁回路１４Ａは、スイッチング信号生成部２０とゲート駆動回路１２Ａとを電気的に絶縁する回路である。また、絶縁回路１４Ｂは、スイッチング信号生成部２０とゲート駆動回路１２Ｂとを電気的に絶縁する回路である。絶縁回路１４Ａ，１４Ｂとしては、フォトカプラを用いることができる。絶縁回路１４Ａで説明すると、絶縁回路１４Ａは、発光ダイオード１４Ａ１と、フォトトランジスタ１４Ａ２とを備えたフォトカプラで構成されている。
【００２７】
インピーダンス素子群１６は、ゲート駆動回路１２Ａの動作電源となる直列接続されたコンデンサ１２Ａ５ａ，１２Ａ５ｂの接続点と、ゲート駆動回路１２Ｂの動作電源となる直列接続されたコンデンサ１２Ｂ５ａ，１２Ｂ５ｂの接続点との間に接続される１または複数のインピーダンス素子を有して構成される。すなわち、図１の例は、同一相に属するゲート駆動回路１２Ａ，１２Ｂ間にインピーダンス素子群１６が配置される例である。また、図１では、５つのインピーダンス素子１６ｅ１，１６ｅ２，１６ｅ３，１６ｅ４，１６ｅ５を例示しており、インピーダンス素子１６ｅ１〜１６ｅ５が直列に接続されている。
【００２８】
なお、インピーダンス素子群１６は、インピーダンス素子に代えてコンデンサまたはダイオードを直列に接続して構成してもよい。また、インピーダンス素子またはコンデンサの直列接続に限定されるものではなく、インピーダンス素子またはコンデンサの並列回路を直列に接続したものでもよい。また、インピーダンス素子およびコンデンサを組み合わせて構成してもよい。なお、図１では、インピーダンス素子の電圧を検知する構成であるが、インピーダンス素子を通流する電流を検知してもよい。例えば、インピーダンス素子にフォトカプラを直列に接続し、インピーダンス素子に流れる電流をフォトカプラの１次側に設けられるフォトダイオードで検出し、検出した電流をフォトカプラの２次側に設けられるフォトトランジスタを介してゲート駆動回路に伝達するような構成でもよい。
【００２９】
また、図１では、インピーダンス素子群１６を構成するインピーダンス素子に生ずる分圧電圧を検知する例を示したが、検知部１２Ａ４，１２Ｂ４の入力耐圧が高ければ分圧しなくてもよい。この場合、インピーダンス素子群１６の両端電圧を分圧せずに検知部１２Ａ４，１２Ｂ４に印加してもよい。また、この場合、インピーダンス素子群１６は、複数のインピーダンス素子を直列接続した構成でもよいが、１個のインピーダンス素子で構成することもできる。
【００３０】
つぎに、実施の形態１に係る電力変換装置の要部動作として、電力変換主回路１０の第１の電力用半導体スイッチング素子を構成する半導体スイッチング素子１０Ａを駆動するときの動作について説明する。
【００３１】
スイッチング信号生成部２０は、半導体スイッチング素子１０Ａを駆動するためのスイッチング信号を生成して絶縁回路１４Ａに出力する。
【００３２】
スイッチング信号生成部２０からのスイッチング信号として、例えば半導体スイッチング素子１０Ａをオンに制御するための指令信号（以下「オン指令信号」と称する）が絶縁回路１４Ａに入力されると、発光ダイオード１４Ａ１が点灯し、フォトトランジスタ１４Ａ２が導通状態になる。また、スイッチング信号生成部２０からのスイッチング信号として、例えば半導体スイッチング素子１０Ａをオフに制御するための指令信号（以下「オフ指令信号」と称する）が、絶縁回路１４Ａに入力されると、発光ダイオード１４Ａ１は消灯し、フォトトランジスタ１４Ａ２が非導通状態になる。このようにして、スイッチング信号生成部２０からのオン指令信号およびオフ指令信号が、フォトトランジスタ１４Ａ２の導通状態の変化による電流変化としてゲート駆動回路１２Ａのスイッチング速度切替部１２Ａ３に認識される。
【００３３】
検知部１２Ａ４の詳細な動作は後述するが、検知部１２Ａ４は、ゲート駆動回路１２Ａ，１２Ｂ間の電圧を検出することで、半導体スイッチング素子１０Ａ，１０Ｂの両端に印加される電圧を検出することができる。また、検知部１２Ａ４は、半導体スイッチング素子１０Ａ，１０Ｂの両端に印加される電圧を検出することで、コンデンサ６の電圧（以下「コンデンサ電圧」と称する）が基準電圧よりも高いか低いかを検知することができる。検知部１２Ａ４の検知信号は、スイッチング速度切替部１２Ａ３に入力される。
【００３４】
スイッチング速度切替部１２Ａ３は、検知部１２Ａ４からの検知信号と、絶縁回路１４Ａからの指令信号に基づいて、半導体スイッチング素子１０Ａ，１０Ｂの駆動速度を切り替える。半導体スイッチング素子１０Ａ，１０Ｂの駆動速度を切り替えるときの動作の詳細は以下の通りである。
【００３５】
まず、半導体スイッチング素子１０Ａをオンするときの速度を速める場合には、第１のオン用トランジスタ１２Ａ１ａおよび第２のオン用トランジスタ１２Ａ１ｃの双方をオンに制御し、第１のオフ用トランジスタ１２Ａ１ｂおよび第２のオフ用トランジスタ１２Ａ１ｄの双方をオフに制御する。第１のオン用トランジスタ１２Ａ１ａおよび第２のオン用トランジスタ１２Ａ１ｃの双方をオンに制御すれば、ゲート抵抗１２Ａ２ａ，１２Ａ２ｃの双方が第１の信号入力端子１０Ａ３に並列に接続されることとなり、ゲート抵抗が小さくなってスイッチング速度が速くなる。
【００３６】
一方、半導体スイッチング素子１０Ａをオンするときの速度を遅くする場合には、第１のオン用トランジスタ１２Ａ１ａおよび第２のオン用トランジスタ１２Ａ１ｃのうちの何れか一方のみをオンに制御し、第１のオフ用トランジスタ１２Ａ１ｂおよび第２のオフ用トランジスタ１２Ａ１ｄの双方をオフに制御する。例えば、第１のオン用トランジスタ１２Ａ１ａのみをオンに制御すれば、ゲート抵抗１２Ａ２ａのみが第１の信号入力端子１０Ａ３に接続されることとなり、ゲート抵抗が大きくなってスイッチング速度が遅くなる。
【００３７】
また、半導体スイッチング素子１０Ａをオフするときの速度を速める場合には、第１のオン用トランジスタ１２Ａ１ａおよび第２のオン用トランジスタ１２Ａ１ｃの双方をオフに制御し、第１のオフ用トランジスタ１２Ａ１ｂおよび第２のオフ用トランジスタ１２Ａ１ｄの双方をオンに制御する。第１のオフ用トランジスタ１２Ａ１ｂおよび第２のオフ用トランジスタ１２Ａ１ｄの双方をオンに制御すれば、ゲート抵抗１２Ａ２ｂ，１２Ａ２ｄの双方が第１の信号入力端子１０Ａ３に並列に接続されることとなり、ゲート抵抗が小さくなってスイッチング速度が速くなる。
【００３８】
また、半導体スイッチング素子１０Ａをオフするときの速度を遅くする場合には、第１のオン用トランジスタ１２Ａ１ａおよび第２のオン用トランジスタ１２Ａ１ｃの双方をオフに制御し、第１のオフ用トランジスタ１２Ａ１ｂおよび第２のオフ用トランジスタ１２Ａ１ｄのうちの何れか一方のみをオンに制御する。例えば、第１のオフ用トランジスタ１２Ａ１ｂのみをオンに制御すれば、ゲート抵抗１２Ａ２ｂのみが第１の信号入力端子１０Ａ３に接続されることとなり、ゲート抵抗が大きくなってスイッチング速度が遅くなる。
【００３９】
なお、上記の制御は一例であり、それらの制御に限定されるものではない。例えば、ゲート抵抗１２Ａ２ａよりもゲート抵抗１２Ａ２ｃの方が小さい抵抗値のものを使用し、半導体スイッチング素子１０Ａをオンするときの速度を遅くする場合には、相対的に大きな抵抗値を有するゲート抵抗１２Ａ２ａに接続される第１のオン用トランジスタ１２Ａ１ａをオンに制御し、半導体スイッチング素子１０Ａをオンするときの速度を速くする場合には、相対的に小さな抵抗値を有するゲート抵抗１２Ａ２ｃに接続される第２のオン用トランジスタ１２Ａ１ｃをオンに制御してもよい。また、例えば、ゲート抵抗１２Ａ２ｂよりもゲート抵抗１２Ａ２ｄの方が小さい抵抗値のものを使用し、半導体スイッチング素子１０Ａをオフにするときの速度を遅くする場合には、相対的に大きな抵抗値を有するゲート抵抗１２Ａ２ｂに接続される第１のオフ用トランジスタ１２Ａ１ｂをオンに制御し、半導体スイッチング素子１０Ａをオフするときの速度を速くする場合には、相対的に小さな抵抗値を有するゲート抵抗１２Ａ２ｄに接続される第２のオフ用トランジスタ１２Ａ１ｄをオンに制御してもよい。
【００４０】
上記の動作説明において、インピーダンス素子群１６がコンデンサ電圧に相当する情報（以下「コンデンサ電圧情報」と称する）を出力する動作について補足する。
【００４１】
半導体スイッチング素子１０Ａの第２の主端子１０Ａ２と第２の信号入力端子１０Ａ４の電位は一致する。また、半導体スイッチング素子１０Ａの第２の信号入力端子１０Ａ４とインピーダンス素子群１６の一端は共に直列接続されたコンデンサ１２Ａ５ａ，１２Ａ５ｂの接続部に接続されているので、両者の電位も一致する。これらの点は、半導体スイッチング素子１０Ｂにおいても同様である。よって、インピーダンス素子群１６に発生する電圧またはインピーダンス素子群１６に流れる電流は、半導体スイッチング素子１０Ａの第２の主端子１０Ａ２と半導体スイッチング素子１０Ｂの第２の主端子１０Ｂ２との間の電位差を表すことになる。これにより、ゲート駆動回路１２Ａ，１２Ｂは、インピーダンス素子群１６の電圧または電流を検知することにより、半導体スイッチング素子１０Ａの第２の主端子１０Ａ２と半導体スイッチング素子１０Ｂの第２の主端子１０Ｂ２との間の電位差を知ることができる。
【００４２】
なお、図１からも理解できるように、インピーダンス素子群１６は、ゲート駆動回路１２Ａ，１２Ｂの近くに配置することができる。このため、インピーダンス素子群１６からの電圧情報または電流情報をゲート駆動回路１２Ａ，１２Ｂに伝達するまでの経路、すなわち電気配線を短くすることができるので、電気配線にノイズが重畳するのを抑制することができる。その結果、ゲート駆動回路１２Ａ，１２Ｂは、インピーダンス素子群１６の高精度な電圧情報または高精度な電流情報を使用して、半導体スイッチング素子１０Ａ，１０Ｂの駆動方法を高精度に変更し、もしくは高精度に変化させることができるという効果が得られる。
【００４３】
次に、ゲート駆動回路の動作を図２および図３を用いてさらに詳細に説明する。図２および図３は、実施の形態１に係る電力変換主回路１０の出力電圧の変化を示す状態遷移図であり、図２は負荷が電流を受領している場合、すなわち負荷がシンク動作している場合の遷移図であり、図３は負荷が電流を排出している場合、すなわち負荷がソース動作している場合の状態遷移図である。なお、図２および図３では、負荷の表示を省略している。また、説明に際し、コンデンサ６に蓄えられた電圧は１０００［Ｖ］であるとし、コンデンサ６の負極を基準電位とする。つまり、コンデンサ６の負極の電位は０［Ｖ］である。
【００４４】
まず、負荷がシンク動作する場合、電力変換主回路１０は、図２に示すように、状態１から状態２へ、状態２から状態３へ、状態３から状態４へ、状態４から状態１へと繰り返し動作する。
【００４５】
状態１においては、半導体スイッチング素子１０Ａがオン、半導体スイッチング素子１０Ｂがオフである。このとき、コンデンサ６の正極から半導体スイッチング素子１０Ａを通って負荷へと電流が流れる。負荷の電位はコンデンサ６の正極の電位に一致する。よって、半導体スイッチング素子１０Ａの第２の主端子１０Ａ２の電位は１０００［Ｖ］である。そして、半導体スイッチング素子１０Ｂの第２の主端子１０Ｂ２の電位は０［Ｖ］である。インピーダンス素子群１６には、コンデンサ電圧と同じ１０００［Ｖ］の電圧が印加される。
【００４６】
半導体スイッチング素子１０Ａがオンからオフに切り替わることにより、電力変換主回路１０は、状態１から状態２へ遷移する。すると、各部の電位が変化する。また、コンデンサ６から負荷への電流経路も変化する。
【００４７】
状態２においては、半導体スイッチング素子１０Ａがオフ、半導体スイッチング素子１０Ｂがオフである。このとき、コンデンサ６の負極から半導体スイッチング素子１０Ｂを通って負荷へと電流が流れる。また、負荷の電位はコンデンサ６の負極の電位に一致する。よって、半導体スイッチング素子１０Ａの第２の主端子１０Ａ２の電位は０［Ｖ］であり、半導体スイッチング素子１０Ｂの第２の主端子１０Ｂ２の電位も０［Ｖ］である。また、インピーダンス素子群１６には０［Ｖ］の電圧が印加される。
【００４８】
半導体スイッチング素子１０Ｂがオフからオンに切り替わることにより、電力変換主回路１０は状態２から状態３へ遷移する。ただし、各部の電位に変化はない。また、コンデンサ６から負荷への電流経路にも変化はない。
【００４９】
状態３においては、半導体スイッチング素子１０Ａがオフ、半導体スイッチング素子１０Ｂがオンである。このとき、コンデンサ６の負極から半導体スイッチング素子１０Ｂを通って負荷へと電流が流れる。負荷の電位はコンデンサ６の負極の電位に一致する。よって、半導体スイッチング素子１０Ａの第２の主端子１０Ａ２の電位は０［Ｖ］であり、半導体スイッチング素子１０Ｂの第２の主端子１０Ｂ２の電位も０［Ｖ］である。また、インピーダンス素子群１６には０［Ｖ］の電圧が印加される。
【００５０】
半導体スイッチング素子１０Ｂがオンからオフに切り替わることにより、電力変換主回路１０は状態３から状態４へ遷移する。ただし、各部の電位に変化はない。また、コンデンサ６から負荷への電流経路に変化はない。
【００５１】
状態４においては、半導体スイッチング素子１０Ａがオフ、半導体スイッチング素子１０Ｂがオフである。このとき、コンデンサ６の負極から半導体スイッチング素子１０Ｂを通って負荷へと電流が流れる。負荷の電位はコンデンサ６の負極の電位に一致する。よって、半導体スイッチング素子１０Ａの第２の主端子１０Ａ２の電位は０［Ｖ］であり、半導体スイッチング素子１０Ｂの第２の主端子１０Ｂ２の電位も０［Ｖ］である。また、インピーダンス素子群１６には０［Ｖ］の電圧が印加される。
【００５２】
半導体スイッチング素子１０Ａがオフからオンに切り替わることにより、電力変換主回路１０は状態４から状態１へ遷移する。すると、各部の電位が変化する。また、コンデンサ６から負荷への電流経路も変化する。
【００５３】
状態１においては、半導体スイッチング素子１０Ａがオン、半導体スイッチング素子１０Ｂがオフである。このとき、コンデンサ６の正極から半導体スイッチング素子１０Ａを通って負荷へと電流が流れる。負荷の電位はコンデンサ６の正極の電位に一致する。よって、半導体スイッチング素子１０Ａの第２の主端子１０Ａ２の電位は１０００［Ｖ］である。そして、半導体スイッチング素子１０Ｂの第２の主端子１０Ｂ２の電位は０［Ｖ］である。また、インピーダンス素子群１６にはコンデンサ電圧と同じ１０００［Ｖ］の電圧が印加される。
【００５４】
次に、図３を参照する。負荷がソース動作する場合、電力変換主回路１０は、図３に示すように、状態５から状態６へ、状態６から状態７へ、状態７から状態８へ、状態８から状態５へと繰り返し動作する。
【００５５】
状態５においては、半導体スイッチング素子１０Ａがオン、半導体スイッチング素子１０Ｂがオフである。このとき、負荷から半導体スイッチング素子１０Ａを通ってコンデンサ６の正極へと電流が流れる。負荷の電位はコンデンサ６の正極の電位に一致する。半導体スイッチング素子１０Ａの第２の主端子１０Ａ２の電位は１０００［Ｖ］である。そして、半導体スイッチング素子１０Ｂの第２の主端子１０Ｂ２の電位は０［Ｖ］である。インピーダンス素子群１６にはコンデンサ電圧と同じ１０００［Ｖ］の電圧が印加される。
【００５６】
半導体スイッチング素子１０Ａがオンからオフに切り替わることにより、電力変換主回路１０は状態５から状態６へ遷移する。ただし、各部の電位に変化はない。また、負荷からコンデンサ６への電流経路にも変化はない。
【００５７】
状態６においては、半導体スイッチング素子１０Ａがオフ、半導体スイッチング素子１０Ｂがオフである。負荷から半導体スイッチング素子１０Ａを通ってコンデンサ６の正極へと電流が流れる。負荷の電位はコンデンサ６の正極の電位に一致する。よって、半導体スイッチング素子１０Ａの第２の主端子１０Ａ２の電位は１０００［Ｖ］であり、半導体スイッチング素子１０Ｂの第２の主端子１０Ｂ２の電位は０［Ｖ］である。また、インピーダンス素子群１６にはコンデンサ電圧と同じ１０００［Ｖ］の電圧が印加される。
【００５８】
半導体スイッチング素子１０Ｂがオフからオンに切り替わることにより、電力変換主回路１０は状態６から状態７へ遷移する。すると、各部の電位が変化する。また、負荷からコンデンサ６への電流経路も変化する。
【００５９】
状態７においては、半導体スイッチング素子１０Ａがオフ、半導体スイッチング素子１０Ｂがオンである。このとき、負荷から半導体スイッチング素子１０Ｂを通ってコンデンサ６の負極へと電流が流れる。また、負荷の電位はコンデンサ６の負極の電位に一致する。よって、半導体スイッチング素子１０Ａの第２の主端子１０Ａ２の電位は０［Ｖ］であり、半導体スイッチング素子１０Ｂの第２の主端子１０Ｂ２の電位も０［Ｖ］である。また、インピーダンス素子群１６には０［Ｖ］の電圧が印加される。
【００６０】
半導体スイッチング素子１０Ｂがオンからオフに切り替わることにより、電力変換主回路１０は状態７から状態８へ遷移する。すると、各部の電位が変化する。また、負荷からコンデンサ６への電流経路も変化する。
【００６１】
状態８においては、半導体スイッチング素子１０Ａがオフ、半導体スイッチング素子１０Ｂがオフである。このとき、負荷から半導体スイッチング素子１０Ａを通ってコンデンサ６の正極へと電流が流れる。また、負荷の電位はコンデンサ６の正極の電位に一致する。よって、半導体スイッチング素子１０Ａの第２の主端子１０Ａ２の電位は１０００［Ｖ］である。そして、半導体スイッチング素子１０Ｂの第２の主端子１０Ｂ２の電位は０［Ｖ］である。インピーダンス素子群１６には、コンデンサ電圧と同じ１０００［Ｖ］の電圧が印加される。
【００６２】
半導体スイッチング素子１０Ａがオフからオンに切り替わることにより、電力変換主回路１０は状態８から状態５へ移る。ただし、各部の電位に変化はない。また、負荷からコンデンサ６への電流経路にも変化はない。
【００６３】
状態５においては、半導体スイッチング素子１０Ａがオン、半導体スイッチング素子１０Ｂがオフである。このとき、負荷から半導体スイッチング素子１０Ａを通ってコンデンサ６の正極へと電流が流れる。負荷の電位はコンデンサ６の正極の電位に一致する。よって、半導体スイッチング素子１０Ａの第２の主端子１０Ａ２の電位は１０００［Ｖ］である。そして、半導体スイッチング素子１０Ｂの第２の主端子１０Ｂ２の電位は０［Ｖ］である。また、インピーダンス素子群１６にはコンデンサ電圧と同じ１０００［Ｖ］の電圧が印加される。
【００６４】
次に、電力変換主回路の状態に着目したときの電力変換装置の動作について、図１から図３までの図面を適宜参照して説明する。
【００６５】
まず、状態１から状態２へ遷移する際のゲート駆動回路１２Ａに着目する。図面については、図１および図２を参照する。
【００６６】
状態１において、インピーダンス素子群１６には、コンデンサ電圧と同じ１０００［Ｖ］の電圧が印加される。ゲート駆動回路１２Ａが備える検知部１２Ａ４は、インピーダンス素子群１６の電圧を検知し、検知したコンデンサ電圧の情報、すなわちコンデンサ電圧情報をスイッチング速度切替部１２Ａ３に伝達する。ゲート駆動回路１２Ａが備えるスイッチング速度切替部１２Ａ３は、ゲート駆動回路１２Ａとゲート駆動回路１２Ｂとの間の電圧によってコンデンサ電圧を知ることができる。
【００６７】
スイッチング速度切替部１２Ａ３は、ゲート駆動回路１２Ａとゲート駆動回路１２Ｂとの間の電圧が基準電圧より低いと判断した場合には、半導体スイッチング素子１０Ａのターンオフの駆動速度を速くする制御を行う。この制御によって、ターンオフ時のスイッチング損失を抑制することができる。なお、駆動速度を速くする制御によって、ターンオフ時に発生するサージ電圧は増大するが、コンデンサ電圧が低いため、電力変換主回路１０の内部の部品に過大な電圧はかからない。このようにして、電力変換主回路１０は、状態１から状態２へ遷移する。
【００６８】
次に、状態６から状態７へ遷移する際のゲート駆動回路１２Ｂに着目する。図面については、図１および図３を参照する。状態６において、インピーダンス素子群１６には、コンデンサ電圧と同じ１０００［Ｖ］の電圧が印加される。ゲート駆動回路１２Ｂが備える検知部１２Ｂ４は、インピーダンス素子群１６の電圧を検知し、検知したコンデンサ電圧情報をスイッチング速度切替部１２Ｂ３に伝達する。ゲート駆動回路１２Ｂが備えるスイッチング速度切替部１２Ｂ３は、ゲート駆動回路１２Ｂとゲート駆動回路１２Ａとの間の電圧によってコンデンサ電圧を知ることができる。
【００６９】
スイッチング速度切替部１２Ｂ３は、ゲート駆動回路１２Ｂとゲート駆動回路１２Ａとの間の電圧が基準電圧より低いと判断した場合には、半導体スイッチング素子１０Ｂのターンオンの駆動速度を速くする制御を行う。この制御によって、ターンオン時のスイッチング損失を抑制することができる。ターンオン時に発生するサージ電圧は増大するが、コンデンサ電圧が低いため、電力変換主回路１０の内部の部品に過大な電圧はかからない。このようにして、電力変換主回路１０は、状態６から状態７へ遷移する。
【００７０】
なお、図１では、ゲート駆動回路１２Ａ，１２Ｂの双方に検知部１２Ａ４，１２Ｂ４を設ける構成を示したが、ゲート駆動回路１２Ａ，１２Ｂの何れか一方のみに検知部を設けるようにしてもよい。例えば、図４はゲート駆動回路１２Ａのみに検知部１２Ａ４を設ける構成であり、図４のように構成しても、上述した効果を得ることができる。
【００７１】
以上説明したように、実施の形態１に係る電力変換装置によれば、２以上の半導体スイッチング素子を有する電力変換主回路において、２以上の半導体スイッチング素子をそれぞれ駆動するゲート駆動回路のうちの少なくとも１組のゲート駆動回路の間に１または複数のインピーダンス素子を接続し、少なくとも１個のゲート駆動回路に、インピーダンス素子の電圧またはインピーダンス素子に流れる電流を検知する検知部を設け、検知部の出力をゲート駆動回路に伝達することとしたので、電力変換装置の各部の電圧情報をゲート駆動回路に伝達する際のノイズの影響を低減することが可能となる。
【００７２】
また、実施の形態１に係る電力変換装置によれば、コンデンサ電圧を表す検知部の出力に応じて半導体スイッチング素子の駆動速度を変化させることとしたので、電力変換主回路の内部の部品に過大な電圧が発生することを抑制することが可能となる。
【００７３】
実施の形態２．
図５は、実施の形態２に係る電力変換装置の要部構成を示す回路図である。図５に示す実施の形態２に係る電力変換装置では、図１に示す実施の形態１の電力変換装置の構成において、ゲート駆動回路１２Ａ，１２Ｂのそれぞれに記憶部１２Ａ５，１２Ｂ５を備える構成を開示するものである。図５によれば、検知部１２Ａ４とスイッチング速度切替部１２Ａ３との間に記憶部１２Ａ５が付加され、また、検知部１２Ｂ４とスイッチング速度切替部１２Ｂ３との間に記憶部１２Ｂ５が付加されている。なお、他の構成部については、図１と同一または同等であり、これら同一または同等の構成部には同一の符号を付して示し、重複する説明は省略する。
【００７４】
図５において、ゲート駆動回路１２Ａに設けられる検知部１２Ａ４は、コンデンサ電圧情報を表すインピーダンス素子群１６の電圧と基準電圧との大小関係を判定し、その判定結果を記憶部１２Ａ５に伝達する。記憶部１２Ａ５には、コンデンサ電圧が基準電圧よりも低いか高いかの判定情報が記憶される。記憶部１２Ａ５は、コンデンサ電圧情報を保持できるものであれば、どのような手段であってもよく、電圧記憶素子、ラッチ回路などで構成することができる。
【００７５】
記憶部１２Ａ５は、スイッチング速度切替部１２Ａ３に作用し、スイッチング速度切替部１２Ａ３は、記憶部１２Ａ５に記憶される判定情報に基づいて、半導体スイッチング素子１０Ａの駆動速度を変更する。
【００７６】
なお、検知部１２Ａ４および記憶部１２Ａ５を動作させるための動作電源は、ゲート駆動回路駆動用の電源と兼用することが可能である。ゲート駆動回路駆動用の電源と兼用すれば、検知部１２Ａ４および記憶部１２Ａ５を動作させるため専用の電源を設けなくてもよい。
【００７７】
次に、実施の形態２に係る電力変換装置の要部動作について、図２の状態１におけるゲート駆動回路１２Ａの動作に着目して説明する。図面については、図２および図５を参照する。
【００７８】
状態１において、インピーダンス素子群１６には、コンデンサ電圧と同じ１０００［Ｖ］の電圧が印加される。検知部１２Ａ４は、インピーダンス素子群１６からの電圧と基準電圧との大小関係を判定する。検知部１２Ａ４がインピーダンス素子群１６の電圧が基準電圧よりも低いと判定した場合には、その判定結果が記憶部１２Ａ５に記憶される。
【００７９】
スイッチング速度切替部１２Ａ３は、基準電圧よりも低いと判定されて記憶部１２Ａ４に記憶されている情報に基づいて、半導体スイッチング素子１０Ａの駆動速度を速くする制御に切り替える。この制御により、状態１から状態２へ遷移する際の半導体スイッチング素子１０Ａのターンオフスイッチング損失が抑制される。また、状態４から状態１へ遷移する際の半導体スイッチング素子１０Ａのターンオンスイッチング損失も抑制できる。なお、この制御を行うと、スイッチング時に発生するサージ電圧が増大するが、コンデンサ電圧が低いため、電力変換主回路１０の内部の部品に過大な電圧はかからない。
【００８０】
一方、状態１において、検知部１２Ａ４がインピーダンス素子群１６からの電圧が基準電圧より高いと判定した場合には、その判定結果が記憶部１２Ａ５に記憶される。記憶部１２Ａ５の記憶情報は、新たな判定結果によって上書きされる。すなわち、記憶部１２Ａ５には、最新の判定結果が記憶される。
【００８１】
スイッチング速度切替部１２Ａ３は、基準電圧よりも高いと判定されて記憶部１２Ａ５に記憶されている情報に基づいて、半導体スイッチング素子１０Ａの駆動速度を遅くする制御に切り替える。この制御を行うことにより、コンデンサ電圧は高いものの、スイッチング時に発生するサージ電圧が低く抑えられ、電力変換主回路１０の内部の部品に過大な電圧がかかるのを抑制することができる。
【００８２】
次に、図３の状態５、状態６および状態８におけるゲート駆動回路１２Ｂの動作に着目して説明する。図面については、図３および図５を参照する。
【００８３】
状態５、状態６および状態８において、インピーダンス素子群１６には、コンデンサ電圧と同じ１０００［Ｖ］の電圧が印加される。検知部１２Ｂ４は、インピーダンス素子群１６からの電圧と基準電圧との大小関係を判定する。検知部１２Ｂ４がインピーダンス素子群１６の電圧が基準電圧よりも低いと判定した場合には、その判定結果が記憶部１２Ｂ５に記憶される。
【００８４】
スイッチング速度切替部１２Ｂ３は、基準電圧よりも低いと判定されて記憶部１２Ｂ５に記憶されている情報に基づいて、半導体スイッチング素子１０Ｂの駆動速度を速くする制御に切り替える。この制御により、状態６から状態７へ遷移する際の半導体スイッチング素子１０Ｂのターンオンスイッチング損失が抑制される。また、状態７から状態８へ遷移する際の半導体スイッチング素子１０Ｂのターンオフスイッチング損失も抑制できる。なお、この制御を行うと、スイッチング時に発生するサージ電圧が増大するが、コンデンサ電圧が低いため、電力変換主回路１０の内部の部品に過大な電圧はかからない。
【００８５】
一方、状態５、状態６および状態８において、検知部１２Ａ４がインピーダンス素子群１６からの電圧が基準電圧より高いと判定した場合には、その判定結果が記憶部１２Ｂ５に記憶される。記憶部１２Ｂ５の記憶情報は、新たな判定結果によって上書きされる。すなわち、記憶部１２Ｂ５には、最新の判定結果が記憶される。
【００８６】
スイッチング速度切替部１２Ｂ３は、基準電圧よりも高いと判定されて記憶部１２Ｂ５に記憶されている情報に基づいて、半導体スイッチング素子１０Ｂの駆動速度を遅くする制御に切り替える。この制御を行うことにより、コンデンサ電圧は高いものの、スイッチング時に発生するサージ電圧が低く抑えられ、電力変換主回路１０の内部の部品に過大な電圧がかかるのを抑制することができる。
【００８７】
なお、図５では、ゲート駆動回路１２Ａ，１２Ｂの双方に記憶部１２Ａ５，１２Ｂ５を設ける構成を示したが、ゲート駆動回路１２Ａ，１２Ｂの何れか一方のみに記憶部を設けるようにしてもよく、上述した効果を得ることができる。記憶部１２Ａ５，１２Ｂ５のうちの何れか一方を省略した場合、その構成に合わせ、検知部１２Ａ４，１２Ｂ４のうちの対応する検知部を省略することができる。
【００８８】
実施の形態３．
図６は、実施の形態３に係る電力変換装置の要部構成を示す回路図である。図６では、実施の形態３に係る電力変換装置の要部構成として、駆動対象である負荷２、負荷２を駆動する電力変換主回路１０、電力変換主回路１０を制御するための周辺回路であるゲート駆動回路１２Ａ，１２Ｂ，１２Ｃ，１２Ｄ、コンデンサ電圧情報を出力するインピーダンス素子群１６、および、電力変換主回路１０への電力供給源であり、直流電力を蓄積するコンデンサ６Ａ，６Ｂを示している。
【００８９】
実施の形態３の電力変換装置では、直流電圧を蓄積する２個のコンデンサ６Ａ，６Ｂが直列に接続されており、直列接続されたコンデンサ６Ａ，６Ｂによって、電位の高い方から上位側直流端子８Ａ、中間直流端子８Ｃ、下位側直流端子８Ｂの３個の端子が設けられる。高電位側の直流母線７Ａは上位側直流端子８Ａに電気的に接続され、低電位側の直流母線７Ｂは下位側直流端子８Ｂに電気的に接続される。
【００９０】
実施の形態３における電力変換主回路１０では、高電位側の直流母線７Ａから低電位側の直流母線７Ｂにかけて第１の電力用半導体スイッチング素子としての半導体スイッチング素子１０Ａ、第２の電力用半導体スイッチング素子としての半導体スイッチング素子１０Ｂ、第３の電力用半導体スイッチング素子としての半導体スイッチング素子１０Ｃおよび第４の電力用半導体スイッチング素子としての半導体スイッチング素子１０Ｄが、この順で直列に接続される。加えて、実施の形態３における電力変換主回路１０では、カソードが半導体スイッチング素子１０Ａと半導体スイッチング素子１０Ｂとの接続点に電気的に接続され、アノードが中間直流端子８Ｃに電気的に接続される第１のダイオード素子としてのクランプダイオード１１Ａと、カソードが中間直流端子８Ｃに電気的に接続され、アノードが半導体スイッチング素子１０Ｃと半導体スイッチング素子１０Ｄとの接続点に電気的に接続される第２のダイオード素子としてのクランプダイオード１１Ｂと、が設けられる。なお、負荷２は、半導体スイッチング素子１０Ｂと半導体スイッチング素子１０Ｃとの電気的接続点に接続されている。
【００９１】
半導体スイッチング素子１０Ａには、第１の主端子１０Ａ１、第２の主端子１０Ａ２、第１の信号入力端子１０Ａ３および第２の信号入力端子１０Ａ４が設けられている。半導体スイッチング素子１０Ｂ，１０Ｃ，１０Ｄも同様であり、半導体スイッチング素子１０Ｂには、第１の主端子１０Ｂ１、第２の主端子１０Ｂ２、第１の信号入力端子１０Ｂ３および第２の信号入力端子１０Ｂ４が設けられ、半導体スイッチング素子１０Ｃには、第１の主端子１０Ｃ１、第２の主端子１０Ｃ２、第１の信号入力端子１０Ｃ３および第２の信号入力端子１０Ｃ４が設けられ、半導体スイッチング素子１０Ｄには、第１の主端子１０Ｄ１、第２の主端子１０Ｄ２、第１の信号入力端子１０Ｄ３および第２の信号入力端子１０Ｄ４が設けられている。
【００９２】
上記のように接続された電力変換主回路１０において、半導体スイッチング素子１０Ａ，１０Ｂが導通すれば上位側直流端子８Ａの電位が負荷２に印加され、半導体スイッチング素子１０Ｃ，１０Ｄが導通すれば下位側直流端子８Ｂの電位が負荷２に印加される。また、半導体スイッチング素子１０Ａ，１０Ｄが非導通のときに、半導体スイッチング素子１０Ｂ，１０Ｃのうちの何れか１つが導通すれば中間直流端子８Ｃの電位が負荷２に印加される。このように、電力変換主回路１０は、上位側直流端子８Ａの電位、中間直流端子８Ｃの電位および下位側直流端子８Ｂの電位といった３通りの電位を出力することから、３レベルの電力変換回路として動作することになる。
【００９３】
負荷２へ交流電力を供給する場合、半導体スイッチング素子１０Ａ，１０Ｂと、半導体スイッチング素子１０Ｃ，１０Ｄとは対称的に動作しており、２個のコンデンサ８Ａ，８Ｂが蓄える直流電圧は等しくなる。
【００９４】
なお、図６では、トランジスタ素子としてＭＯＳＦＥＴを図示しているが、ＭＯＳＦＥＴに限定する趣旨ではなく、電気信号により低抵抗状態、高抵抗状態が切り替えられるデバイスであればよい。例えば、ＩＧＢＴ、バイポーラトランジスタといったトランジスタ素子を用いてもよい。また、半導体スイッチング素子１０Ａ，１０Ｂを構成するトランジスタ素子およびダイオード素子の素材としては、広く用いられているＳｉの他に、ＳｉＣ、ＧａＮ、ダイヤモンドなどのワイドバンドギャップ半導体を用いてもよい。
【００９５】
ゲート駆動回路１２Ａは、第１の電力用半導体スイッチング素子である半導体スイッチング素子１０Ａを駆動する第１のゲート駆動回路である。以下同様に、ゲート駆動回路１２Ｂは、第２の電力用半導体スイッチング素子である半導体スイッチング素子１０Ｂを駆動する第２のゲート駆動回路であり、ゲート駆動回路１２Ｃは、第３の電力用半導体スイッチング素子である半導体スイッチング素子１０Ｃを駆動する第３のゲート駆動回路であり、ゲート駆動回路１２Ｄは、第４の電力用半導体スイッチング素子である半導体スイッチング素子１０Ｂを駆動する第４のゲート駆動回路である。
【００９６】
ここで、図６に示されるゲート駆動回路１２Ａ〜１２Ｄにおいて、ゲート駆動回路１２Ｃの構成は、図１に示した実施の形態１に係るゲート駆動回路１２Ａの構成と同一または同等である。一方、ゲート駆動回路１２Ｂおよびゲート駆動回路１２Ｄの構成は、図１に示したゲート駆動回路１２Ａの構成において、検知部１２Ａ４を省略したものであり、図４に示したゲート駆動回路１２Ｂの構成と同一または同等である。なお、図６において、図１に示す構成と同一または同等の構成部には同一の符号を付して示している。また、図６では、図１では図示していた、絶縁回路１４Ａ，１４Ｂおよびスイッチング信号生成回路１８に相当する構成部の図示を省略している。
【００９７】
実施の形態１のときと同様に、インピーダンス素子群１６に発生する電圧またはインピーダンス素子群１６に流れる電流は、半導体スイッチング素子１０Ｃの第２の主端子１０Ｃ２と半導体スイッチング素子１０Ｄの第２の主端子１０Ｄ２との間の電位差を表すことになる。これにより、ゲート駆動回路１２Ｃは、インピーダンス素子群１６の電圧または電流を検知することにより、半導体スイッチング素子１０Ｃの第２の主端子１０Ｃ２と半導体スイッチング素子１０Ｄの第２の主端子１０Ｄ２との間の電位差を知ることができる。
【００９８】
次に、実施の形態３に係る電力変換装置の動作について説明する。なお、ゲート駆動回路の動作については、スイッチング速度切替部１２Ｃ３および検知部１２Ｃ４を有するゲート駆動回路１２Ｃを参照して説明する。なお、中間直流端子８Ｃの電位を基準電位（０［Ｖ］）とし、コンデンサ６Ａ，６Ｂに蓄えられた電圧のそれぞれを１０００［Ｖ］とする。したがって、上位側直流端子８Ａの電位は＋１０００［Ｖ］、中間直流端子８Ｃの電位は０［Ｖ］、下位側直流端子８Ｂの電位は−１０００［Ｖ］である。
【００９９】
図７は、実施の形態３に係る電力変換装置の動作の一態様を示す回路図である。図７に示す態様では、半導体スイッチング素子１０Ａ，１０Ｂがオン、半導体スイッチング素子１０Ｃ，１０Ｄがオフであり、図示を省略した負荷の電位は上位側直流端子８Ａの電位と一致する。このとき、半導体スイッチング素子１０Ａ，１０Ｂを介して上位側直流端子８Ａと負荷との間で電流が通流する。したがって、半導体スイッチング素子１０Ａの第２主端子１０Ａ２の電位は＋１０００［Ｖ］であり、半導体スイッチング素子１０Ｂの第２主端子１０Ｂ２の電位も＋１０００［Ｖ］である。また、半導体スイッチング素子１０Ｃの第２主端子１０Ｃ２の電位は０［Ｖ］であり、半導体スイッチング素子１０Ｄの第２主端子１０Ｄ２の電位は−１０００［Ｖ］である。
【０１００】
図８は、実施の形態３に係る電力変換装置の図７とは異なる動作の一態様を示す回路図である。図８に示す態様では、半導体スイッチング素子１０Ａ，１０Ｄがオフ、半導体スイッチング素子１０Ｂ，１０Ｃがオンであり、負荷の電位は中間直流端子８Ｃの電位と一致する。このとき、半導体スイッチング素子１０Ｂ，１０Ｃを介して中間直流端子８Ｃと負荷との間で電流が通流する。したがって、半導体スイッチング素子１０Ａの第２主端子１０Ａ２の電位は０［Ｖ］であり、半導体スイッチング素子１０Ｂの第２主端子１０Ｂ２の電位も０［Ｖ］であり、半導体スイッチング素子１０Ｃの第２主端子１０Ｃ２の電位も０［Ｖ］である。一方、半導体スイッチング素子１０Ｄの第２主端子１０Ｄ２の電位は−１０００［Ｖ］である。
【０１０１】
図９は、実施の形態３に係る電力変換装置の図７および図８とは異なる動作の一態様を示す回路図である。図９に示す態様では、半導体スイッチング素子１０Ａ，１０Ｂがオフ、半導体スイッチング素子１０Ｃ，１０Ｄがオンであり、負荷の電位は下位側直流端子８Ｂの電位と一致する。このとき、半導体スイッチング素子１０Ｃ，１０Ｄを介して下位側直流端子８Ｂと負荷との間で電流が通流する。したがって、半導体スイッチング素子１０Ａの第２主端子１０Ａ２の電位は０［Ｖ］である。一方、半導体スイッチング素子１０Ｂの第２主端子１０Ｂ２の電位は−１０００［Ｖ］であり、半導体スイッチング素子１０Ｃの第２主端子１０Ｃ２の電位も−１０００［Ｖ］であり、半導体スイッチング素子１０Ｄの第２主端子１０Ｄ２の電位も−１０００［Ｖ］である。
【０１０２】
半導体スイッチング素子１０Ａ〜１０Ｄがスイッチング動作するとサージ電圧が発生するが、３レベル回路において、サージ電圧の発生が特に大きくなる動作が２通り存在することが知られている。
【０１０３】
第１の動作は、負荷が電流を受領、すなわちシンク動作している場合であり、第２の電力用半導体スイッチング素子である半導体スイッチング素子１０Ｂがスイッチング動作し、図８の状態と図９の状態が切り替わる動作である。また、第２の動作は、負荷が電流を排出、すなわちソース動作している場合であり、第３の電力用半導体スイッチング素子である半導体スイッチング素子１０Ｃがスイッチング動作し、図７の状態と図８の状態が切り替わる動作である。これらの動作では、電流の通流経路の変化が特に大きいため、サージ電圧の発生が特に大きくなることが知られている。
【０１０４】
負荷が電流を排出している場合に、第３の電力用半導体スイッチング素子である半導体スイッチング素子１０Ｃがスイッチング動作し、図７の状態と図８の状態が切り替わる動作に着目する。
【０１０５】
ここで、図６に示す構成とすれば、図７および図８の状態においては、インピーダンス素子群１６の両端にはコンデンサ電圧と同じ１０００［Ｖ］の電圧が印加される。第３のゲート駆動回路１２Ｃが備える検知部１２Ｃ４は、インピーダンス素子群１６の電圧を検知する。よって、ゲート駆動回路１２Ｃは、ゲート駆動回路１２Ｃとゲート駆動回路１４Ｃとの間の電圧、すなわちコンデンサ電圧を知ることができる。
【０１０６】
第３のゲート駆動回路１２Ｃは、第３のゲート駆動回路１２Ｃと第４のゲート駆動回路１２Ｄとの間の電圧が基準電圧より低いと判断した場合には、半導体スイッチング素子１０Ｃのターンオンおよびターンオフの駆動速度を速くする制御に切り替える。駆動速度を速くすることにより、ターンオンスイッチング損失およびターンオフスイッチング損失を抑制することができる。このとき、スイッチング時に発生するサージ電圧が増大するが、コンデンサ電圧が低いため、電力変換主回路１０の内部の部品に過大な電圧はかからない。
【０１０７】
一方、第３のゲート駆動回路１２Ｃは、第３のゲート駆動回路１２Ｃと第４のゲート駆動回路１２Ｄとの間の電圧が基準電圧より高いと判断した場合には、半導体スイッチング素子１０Ｃのターンオン、ターンオフの駆動速度を遅くする制御に切り替える。駆動速度を遅くすることにより、コンデンサ電圧は高いものの、ターンオンおよびターンオフのスイッチング時に発生するサージ電圧が低く抑えられ、電力変換主回路１０の内部の部品に過大な電圧がかかるのを抑制することができる。
【０１０８】
図１０は、実施の形態３に係る電力変換装置の図６とは異なる要部構成を示す回路図である。図１０に示す構成の特徴は、インピーダンス素子群１６が、第１のゲート駆動回路であるゲート駆動回路１２Ａと第２のゲート駆動回路であるゲート駆動回路１２Ｂとの間に接続されており、また、第２のゲート駆動回路であるゲート駆動回路１２Ｂに検知部１２Ｂ４および記憶部１２Ｂ５を備えている点にある。なお、記憶部１２Ｂ５は、省略することも可能である。
【０１０９】
次に、図１０に示す電力変換装置の要部動作について、負荷が電流を受領、すなわちシンク動作する場合の第２の電力用半導体スイッチング素子である半導体スイッチング素子１２Ｂの動作に着目して説明する。図面については、図８および図９を参照する。
【０１１０】
図９の状態において、インピーダンス素子群１６にはコンデンサ電圧と同じ１０００［Ｖ］の電圧が印加される。ゲート駆動回路１２Ｂが備える検知部１２Ｂ４は、コンデンサ電圧情報を表すインピーダンス素子群１６の電圧と基準電圧との大小関係を判定し、その判定結果を記憶部１２Ａ５に伝達する。記憶部１２Ａ５には、コンデンサ電圧が基準電圧よりも低いか高いかの判定情報が記憶される。
【０１１１】
記憶部１２Ｂ５は、スイッチング速度切替部１２Ｂ３に作用し、スイッチング速度切替部１２Ｂ３は、記憶部１２Ｂ５に記憶される判定情報に基づいて、半導体スイッチング素子１０Ｂの駆動速度を変更する。
【０１１２】
検知部１２Ｂ４によってインピーダンス素子群１６の電圧が基準電圧よりも低いと判定された場合には、その判定結果が記憶部１２Ｂ５に記憶される。
【０１１３】
スイッチング速度切替部１２Ｂ３は、基準電圧よりも低いと判定されて記憶部１２Ｂ５に記憶されている情報に基づいて、半導体スイッチング素子１０Ｂの駆動速度を速くする制御に切り替える。この制御により、半導体スイッチング素子１０Ｂのスイッチング損失が抑制される。なお、この制御を行うと、スイッチング時に発生するサージ電圧が増大するが、コンデンサ電圧が低いため、電力変換主回路１０の内部の部品に過大な電圧はかからない。
【０１１４】
一方、検知部１２Ｂ４によってインピーダンス素子群１６の電圧が基準電圧よりも高いと判定された場合には、その判定結果が記憶部１２Ｂ５に記憶される。記憶部１２Ｂ５の記憶情報は、新たな判定結果によって上書きされる。すなわち、記憶部１２Ｂ５には、最新の判定結果が記憶される。
【０１１５】
スイッチング速度切替部１２Ａ３は、基準電圧よりも高いと判定されて記憶部１２Ｂ５に記憶されている情報に基づいて、半導体スイッチング素子１０Ｂの駆動速度を遅くする制御に切り替える。この制御を行うことにより、コンデンサ電圧は高いものの、スイッチング時に発生するサージ電圧が低く抑えられ、電力変換主回路１０の内部の部品に過大な電圧がかかるのを抑制することができる。
【０１１６】
図１１は、実施の形態３に係る電力変換装置の図６および図１０とは異なる要部構成を示す回路図である。図１１に示す構成の特徴は、インピーダンス素子群１８が、第１のゲート駆動回路であるゲート駆動回路１２Ａと第４のゲート駆動回路であるゲート駆動回路１２Ｄとの間に接続されており、また、第１のゲート駆動回路であるゲート駆動回路１２Ａに検知部１２Ａ４を備え、且つ、第４のゲート駆動回路であるゲート駆動回路１２Ｄに検知部１２Ｄ４を備えている点にある。なお、図１０と同様に、記憶部を備えて構成することも可能である。
【０１１７】
図１１に示す構成とすれば、図７に示す状態においては、インピーダンス素子群１８の両端にはコンデンサ６Ａ，６Ｂによる２個分の電圧である２０００［Ｖ］の電圧が印加される。このため、図１１の構成では、インピーダンス素子群１８に設けるインピーダンス素子の数を図６の場合の２倍に増やし、１０個のインピーダンス素子１８ｅ１〜１８ｅ１０を用いて構成している。なお、図８および図９に示す状態においては、コンデンサ１個分の電圧である１０００［Ｖ］の電圧が印加される。
【０１１８】
ゲート駆動回路１２Ａ，１２Ｄがそれぞれ備える検知部１２Ａ４，１２Ｄ４は、インピーダンス素子群１８から出力される電圧情報または電流情報によって、コンデンサ電圧を知ることができる。ゲート駆動回路１２Ａに設けられるスイッチング速度切替部１２Ａ３は、半導体スイッチング素子１０Ａの駆動速度を切り替える制御または変更する制御を行い、ゲート駆動回路１２Ｄに設けられるスイッチング速度切替部１２Ｄ３は、半導体スイッチング素子１０Ｄの駆動速度を切り替える制御または変更する制御を行う。
【０１１９】
ゲート駆動回路１２Ａは、コンデンサ電圧が低いと判断した場合には、半導体スイッチング素子１０Ａのターンオンおよびターンオフの駆動速度を速くする制御に切り替える。ゲート駆動回路１２Ｄも同様に、コンデンサ電圧が低いと判断した場合には、半導体スイッチング素子１０Ｄのターンオンおよびターンオフの駆動速度を速くする制御に切り替える。駆動速度を速くすることにより、ターンオンスイッチング損失およびターンオフスイッチング損失を抑制することができる。なお、この制御を行うことにより、スイッチング時に発生するサージ電圧が増大するが、コンデンサ電圧が低いため、電力変換主回路１０の内部の部品に過大な電圧はかからない。
【０１２０】
以上説明したように、実施の形態３では、図６、図１０および図１１に示すように、複数のゲート駆動回路から２個のゲート駆動回路を１組選択し、当該１組のゲート駆動回路の間をインピーダンス素子群１６またはインピーダンス素子群１８で結ぶ構成を説明したが、本発明はこれらの構成に限定されるものではない。複数のゲート駆動回路から２個のゲート駆動回路を複数組選択し、当該複数組のゲート駆動回路の間をインピーダンス素子群で結ぶ構成としてもよい。例えば、図１２に示すように構成してもよい。図１２に示す構成は、図６、図１０および図１１の構成を組み合わせたものであり、インピーダンス素子１６ｅ１〜１６ｅ５を有するインピーダンス素子群１６Ａをゲート駆動回路１２Ａ，１２Ｂ間に配置し、また、インピーダンス素子１６ｅ６〜１６ｅ１０を有するインピーダンス素子群１６Ｂをゲート駆動回路１２Ｃ，１２Ｄ間に配置し、さらに、インピーダンス素子１８ｅ１〜１８ｅ１０を有するインピーダンス素子群１８をゲート駆動回路１２Ａ，１２Ｄ間に配置して構成している。
【０１２１】
なお、例えば図１０の構成からも理解できるように、インピーダンス素子群１６は、ゲート駆動回路１２Ａ，１２Ｂの近くに配置することができる。このため、インピーダンス素子群１６からの電圧情報または電流情報をゲート駆動回路１２Ａ，１２Ｂに伝達するまでの経路、すなわち電気配線を短くすることができるので、電気配線にノイズが重畳するのを抑制することができる。その結果、ゲート駆動回路１２Ａ，１２Ｂは、インピーダンス素子群１６の高精度な電圧情報または高精度な電流情報を使用して、半導体スイッチング素子１０Ａ，１０Ｂの駆動方法を高精度に変更できるという効果が得られる。
【０１２２】
実施の形態４．
図１３は、実施の形態４に係る電力変換装置の要部構成を示す回路図である。図１３では、実施の形態４に係る電力変換装置の要部構成として、駆動対象である負荷２、負荷２を駆動する電力変換矢野主回路１０、電力変換主回路１０を制御するための周辺回路であるゲート駆動回路１２ＵＡ，１２ＵＢ，１２ＶＡ，１２ＶＢ、コンデンサ電圧情報を出力するインピーダンス素子群１６、および、電力変換主回路１０への電力供給源であり、直流電力を蓄積するコンデンサ６を示している。
【０１２３】
実施の形態４における電力変換主回路１０は、高電位側の直流母線７Ａに接続される第１のＵ相電力用半導体スイッチング素子としての半導体スイッチング素子１０ＵＡと、低電位側の直流母線７Ｂに接続される第２のＵ相電力用半導体スイッチング素子としての半導体スイッチング素子１０ＵＢと、高電位側の直流母線７Ａに接続される第１のＶ相電力用半導体スイッチング素子としての半導体スイッチング素子１０ＶＡと、低電位側の直流母線７Ｂに接続される第２のＶ相電力用半導体スイッチング素子としての半導体スイッチング素子１０ＶＢと、を有して構成される。半導体スイッチング素子１０ＵＡと半導体スイッチング素子１０ＵＢとは直列に接続され、その電気的接続点である出力端子５Ｕには負荷２の一端が接続されている。また、半導体スイッチング素子１０ＶＡと半導体スイッチング素子１０ＶＢとは直列に接続され、その電気的接続点である出力端子５Ｖには負荷２の別の一端が接続されている。このように、電力変換主回路１０は、Ｕ相の半導体スイッチング素子１０ＵＡ，１０ＵＢと、Ｖ相の半導体スイッチング素子１０ＶＡ，１０ＶＢとがブリッジ接続された単相インバータを構成している。
【０１２４】
半導体スイッチング素子１０ＵＡには、第１の主端子１０ＵＡ１、第２の主端子１０ＵＡ２、第１の信号入力端子１０ＵＡ３および第２の信号入力端子１０ＵＡ４が設けられ、半導体スイッチング素子１０ＵＢには、第１の主端子１０ＵＢ１、第２の主端子１０ＵＢ２、第１の信号入力端子１０ＵＢ３および第２の信号入力端子１０ＵＢ４が設けられている。同様に、半導体スイッチング素子１０ＶＡには、第１の主端子１０ＶＡ１、第２の主端子１０ＶＡ２、第１の信号入力端子１０ＶＡ３および第２の信号入力端子１０ＶＡ４が設けられ、半導体スイッチング素子１０ＶＢには、第１の主端子１０ＶＢ１、第２の主端子１０ＶＢ２、第１の信号入力端子１０ＶＢ３および第２の信号入力端子１０ＶＢ４が設けられている。
【０１２５】
このように構成された電力変換主回路１０では、半導体スイッチング素子１０ＵＡの第１の主端子１０ＵＡ１が直流母線７Ａに接続され、半導体スイッチング素子１２ＵＢの第２の主端子１０ＵＢ２が直流母線７Ｂに接続されている。同様に、半導体スイッチング素子１０ＶＡの第１の主端子１０ＶＡ１が直流母線７Ａに接続され、半導体スイッチング素子１０ＶＢの第２の主端子１０ＶＢ２が直流母線７Ｂに接続されている。
【０１２６】
また、直流母線７Ａはコンデンサ６の上位側直流端子８Ａに接続され、直流母線７Ｂはコンデンサ６の下位側直流端子８Ｂに接続されている。すなわち、直流母線７Ａ，７Ｂ間には、コンデンサ６の電圧が印加されている。
【０１２７】
上記のように接続された電力変換主回路１０において、半導体スイッチング素子１０ＵＡまたは半導体スイッチング素子１０ＶＡが導通すれば直流母線７Ａの電位が負荷２に印加され、半導体スイッチング素子１０ＶＢまたは半導体スイッチング素子１０ＶＢが導通すれば直流母線７Ｂの電位が負荷２に印加されることになる。このように、電力変換主回路１０は、直流母線７Ａの電位または直流母線７Ｂの電位といった２通りの電位を出力することから、２レベルの単相インバータ回路として動作することになる。
【０１２８】
半導体スイッチング素子１０ＵＡ，１０ＵＢ，１０ＶＡ，１０ＶＢのそれぞれは、トランジスタ素子とダイオード素子とが並列に接続されている。なお、負荷の特性によっては、例えば抵抗負荷である場合には、それぞれのダイオード素子の接続が省略されることがある。
【０１２９】
また、図１３では、トランジスタ素子としてＭＯＳＦＥＴを図示しているが、ＭＯＳＦＥＴに限定する趣旨ではなく、電気信号により低抵抗状態、高抵抗状態が切り替えられるデバイスであればよい。例えば、ＩＧＢＴ、バイポーラトランジスタといったトランジスタ素子を用いてもよい。また、半導体スイッチング素子１０ＵＡ，１０ＵＢ，１０ＶＡ，１０ＶＢを構成するトランジスタ素子およびダイオード素子の素材としては、広く用いられているＳｉの他に、ＳｉＣ、ＧａＮ、ダイヤモンドなどのワイドバンドギャップ半導体を用いてもよい。
【０１３０】
ゲート駆動回路１２ＵＡは、第１のＵ相電力用半導体スイッチング素子である半導体スイッチング素子１０ＵＡを駆動する第１のＵ相ゲート駆動回路であり、ゲート駆動回路１２ＵＢは、第２のＵ相電力用半導体スイッチング素子である半導体スイッチング素子１０ＵＢを駆動する第２のＵ相ゲート駆動回路である。また、ゲート駆動回路１２ＶＡは、第１のＶ相電力用半導体スイッチング素子である半導体スイッチング素子１０ＶＡを駆動する第１のＶ相ゲート駆動回路であり、ゲート駆動回路１２ＶＢは、第２のＶ相電力用半導体スイッチング素子である半導体スイッチング素子１０ＶＢを駆動する第２のＶ相ゲート駆動回路である。
【０１３１】
ここで、図１３に示されるゲート駆動回路１２ＵＡ，１２ＵＢ，１２ＶＡ，１２ＶＢにおいて、ゲート駆動回路１２ＵＡの構成は、図１に示した実施の形態１に係るゲート駆動回路１２Ａの構成と同一または同等である。一方、ゲート駆動回路１２ＵＢ、ゲート駆動回路１２ＶＡおよびゲート駆動回路１２ＶＢの構成は、ゲート駆動回路１２ＵＡの構成において、検知部１２ＵＡ４を省略したものであり、図４に示したゲート駆動回路１２Ｂの構成と同一または同等である。なお、図１３では、図１では図示していた、絶縁回路１４Ａ，１４Ｂおよびスイッチング信号生成回路１８に相当する構成部の図示を省略している。
【０１３２】
なお、検知部１２ＵＡ４を動作させるための動作電源は、ゲート駆動回路駆動用の電源と兼用することが可能である。ゲート駆動回路駆動用の電源と兼用すれば、検知部１２ＵＡ４を動作させるため専用の電源を設けなくてもよい。
【０１３３】
実施の形態３において、インピーダンス素子群１６は、第１のＵ相ゲート駆動回路であるゲート駆動回路１２ＵＡと、第１のＶ相ゲート駆動回路であるゲート駆動回路１２ＶＡとの間に接続されている。すなわち、図１３の例は、異なる相に属するゲート駆動回路１２ＵＡ，１２ＶＡ間にインピーダンス素子群１６が配置される例である。
【０１３４】
半導体スイッチング素子１０ＵＡの第２の主端子１０ＵＡ２と第２の信号入力端子１０ＵＡ４の電位は一致する。また、図１３では図示を省略しているが、半導体スイッチング素子１０ＵＡの第２の信号入力端子１０ＵＡ４とインピーダンス素子群１６の一端は直列接続されたコンデンサ（図１におけるゲート駆動回路１２Ａ内のコンデンサ１２Ａ５ａ，１２Ａ５ｂを参照）の接続部に接続されているので、両者の電位も一致する。これらの点は、半導体スイッチング素子１０ＶＡにおいても同様である。よって、インピーダンス素子群１６に発生する電圧またはインピーダンス素子群１６に流れる電流は、半導体スイッチング素子１０ＵＡの第２の主端子１０ＵＡ２と半導体スイッチング素子１０ＶＡの第２の主端子１０ＶＡ２との間の電位差を表すことになる。これにより、ゲート駆動回路１２ＵＡ，１２ＶＡは、インピーダンス素子群１６の電圧または電流を検知することにより、半導体スイッチング素子１０ＵＡの第２の主端子１０ＵＡ２と半導体スイッチング素子１０ＶＡの第２の主端子１０ＶＡ２との間の電位差を知ることができる。
【０１３５】
なお、図１３の構成からも理解できるように、インピーダンス素子群１６は、ゲート駆動回路１２ＵＡ，１２ＶＡの近くに配置することができる。このため、インピーダンス素子群１６からの電圧情報または電流情報をゲート駆動回路１２ＵＡ，１２ＶＡに伝達するまでの経路、すなわち電気配線を短くすることができるので、電気配線にノイズが重畳するのを抑制することができる。その結果、ゲート駆動回路１２ＵＡ，１２ＶＡは、インピーダンス素子群１６の高精度な電圧情報または高精度な電流情報を使用して、半導体スイッチング素子１０ＵＡまたは半導体スイッチング素子１０ＶＡの駆動方法を高精度に変更できるという効果が得られる。
【０１３６】
次に、実施の形態４に係る電力変換装置の動作について、図１３〜図１７までの図面を適宜参照して説明する。なお、ゲート駆動回路の動作については、スイッチング速度切替部１２ＵＡ３および検知部１２ＵＡ４を有するゲート駆動回路１２ＵＡを参照して説明する。なお、説明に際し、コンデンサ６に蓄えられた電圧は１０００［Ｖ］であるとし、コンデンサ６の負極を基準電位とする。つまり、コンデンサ６の負極の電位は０［Ｖ］である。
【０１３７】
図１４は、実施の形態４に係る電力変換装置の動作の一態様を示す回路図である。図１４に示す態様では、半導体スイッチング素子１０ＵＡ，１０ＶＡがオン、半導体スイッチング素子１０ＵＢ，１０ＶＢがオフであり、負荷２の一端が接続される出力端子５Ｕの電位は上位側直流端子８Ａの電位と一致し、負荷２の別の一端が接続される出力端子５Ｖの電位も上位側直流端子８Ａの電位と一致する。したがって、半導体スイッチング素子１０ＵＡの第２主端子１０ＵＡ２の電位は＋１０００［Ｖ］であり、半導体スイッチング素子１０ＶＡの第２主端子１０ＶＡ２の電位も＋１０００［Ｖ］である。また、半導体スイッチング素子１０ＵＢの第２主端子１０ＵＢ２の電位は０［Ｖ］であり、半導体スイッチング素子１０ＶＢの第２主端子１０ＶＢ２の電位も０［Ｖ］である。
【０１３８】
図１５は、実施の形態４に係る電力変換装置の図１４とは異なる動作の一態様を示す回路図である。図１５に示す態様では、半導体スイッチング素子１０ＵＡ，１０ＶＡがオフ、半導体スイッチング素子１０ＵＢ，１０ＶＢがオンであり、出力端子５Ｕの電位は下位側直流端子８Ｂの電位と一致し、出力端子５Ｖの電位も下位側直流端子８Ｂの電位と一致する。したがって、半導体スイッチング素子１０ＵＡの第２主端子１０ＵＡ２の電位は０［Ｖ］であり、半導体スイッチング素子１０ＶＡの第２主端子１０ＶＡ２の電位も０［Ｖ］である。また、半導体スイッチング素子１０ＵＢの第２主端子１０ＵＢ２の電位も０［Ｖ］であり、半導体スイッチング素子１０ＶＢの第２主端子１０ＶＢ２の電位も０［Ｖ］である。
【０１３９】
図１６は、実施の形態４に係る電力変換装置の図１４および図１５とは異なる動作の一態様を示す回路図である。図１６に示す態様では、半導体スイッチング素子１０ＵＡ，１０ＶＢがオン、半導体スイッチング素子１０ＵＢ，１０ＶＡがオフであり、出力端子５Ｕの電位は上位側直流端子８Ａの電位と一致し、出力端子５Ｖの電位は下位側直流端子８Ｂの電位と一致する。したがって、半導体スイッチング素子１０ＵＡの第２主端子１０ＵＡ２の電位は＋１０００［Ｖ］であり、半導体スイッチング素子１０ＶＡの第２主端子１０ＶＡ２の電位は０［Ｖ］である。また、半導体スイッチング素子１０ＵＢの第２主端子１０ＵＢ２の電位は０［Ｖ］であり、半導体スイッチング素子１０ＶＢの第２主端子１０ＶＢ２の電位も０［Ｖ］である。
【０１４０】
図１７は、実施の形態４に係る電力変換装置の図１４〜図１６とは異なる動作の一態様を示す回路図である。図１７に示す態様では、半導体スイッチング素子１０ＵＡ，１０ＶＢがオフ、半導体スイッチング素子１０ＵＢ，１０ＶＡがオンであり、出力端子５Ｕの電位は下位側直流端子８Ｂの電位と一致し、出力端子５Ｖの電位は上位側直流端子８Ａの電位と一致する。したがって、半導体スイッチング素子１０ＵＡの第２主端子１０ＵＡ２の電位は０［Ｖ］であり、半導体スイッチング素子１０ＶＡの第２主端子１０ＶＡ２の電位は＋１０００［Ｖ］である。また、半導体スイッチング素子１０ＵＢの第２主端子１０ＵＢ２の電位は０［Ｖ］であり、半導体スイッチング素子１０ＶＢの第２主端子１０ＶＢ２の電位も０［Ｖ］である。
【０１４１】
図１６および図１７の状態において、インピーダンス素子群１６にはコンデンサ電圧と同じ１０００［Ｖ］の電圧が印加される。ゲート駆動回路１２ＵＡが備える検知部１２ＵＡ４は、コンデンサ電圧情報を表すインピーダンス素子群１６の電圧と基準電圧との大小関係を判定し、その判定結果をスイッチング速度切替部１２ＵＡ３に伝達する。スイッチング速度切替部１２ＵＡ３は、判定結果によって、コンデンサ電圧が基準電圧よりも低いか高いかを判断することができる。
【０１４２】
スイッチング速度切替部１２ＵＡ３は、コンデンサ電圧が基準電圧より低いと判断した場合には、半導体スイッチング素子１０ＵＡの駆動速度を速くする制御に切り替える。この制御により、半導体スイッチング素子１０ＵＡのスイッチング損失が抑制される。なお、この制御を行うと、スイッチング時に発生するサージ電圧が増大するが、コンデンサ電圧が低いため、電力変換主回路１０の内部の部品に過大な電圧はかからない。このようにして、図１６の状態と図１５の状態との間、および、図１７の状態と図１４の状態との間を遷移する。
【０１４３】
一方、スイッチング速度切替部１２ＵＡ３は、コンデンサ電圧が基準電圧より高いと判断した場合には、半導体スイッチング素子１０ＵＡの駆動速度を遅くする制御に切り替える。この制御を行うことにより、コンデンサ電圧は高いものの、スイッチング時に発生するサージ電圧が低く抑えられ、電力変換主回路１０の内部の部品に過大な電圧がかかるのを抑制することができる。
【０１４４】
なお、図５に示す実施の形態２の場合と同様に、ゲート駆動回路に記憶部を設けてもよい。図１８は、実施の形態４に係る電力変換装置の図１３とは異なる要部構成を示す回路図であり、ゲート駆動回路１２ＵＡに記憶部１２ＵＡ５を設ける構成を開示するものである。
【０１４５】
図１６および図１７の状態において、インピーダンス素子群１６には、コンデンサ電圧と同じ１０００［Ｖ］の電圧が印加される。検知部１２ＵＡ４は、インピーダンス素子群１６からの電圧と基準電圧との大小関係を判定する。検知部１２ＵＡ４がインピーダンス素子群１６の電圧が基準電圧よりも低いと判定した場合には、その判定結果が記憶部１２ＵＡ５に記憶される。
【０１４６】
スイッチング速度切替部１２ＵＡ３は、基準電圧よりも低いと判定されて記憶部１２ＵＡ５に記憶されている情報に基づいて、半導体スイッチング素子１０ＵＡの駆動速度を速くする制御に切り替える。この制御により、半導体スイッチング素子１０ＵＡのスイッチング損失が抑制される。なお、この制御を行うと、スイッチング時に発生するサージ電圧が増大するが、コンデンサ電圧が低いため、電力変換主回路１０の内部の部品に過大な電圧はかからない。このようにして、図１６の状態と図１５の状態との間、および、図１７の状態と図１４の状態との間を遷移する。
【０１４７】
一方、検知部１２ＵＡ４がインピーダンス素子群１６からの電圧が基準電圧より高いと判定した場合には、その判定結果が記憶部１２ＵＡ５に記憶される。記憶部１２ＵＡ５の記憶情報は、新たな判定結果によって上書きされる。すなわち、記憶部１２ＵＡ５には、最新の判定結果が記憶される。
【０１４８】
スイッチング速度切替部１２ＵＡ３は、基準電圧よりも高いと判定されて記憶部１２ＵＡ５に記憶されている情報に基づいて、半導体スイッチング素子１０ＵＡの駆動速度を遅くする制御に切り替える。この制御を行うことにより、コンデンサ電圧は高いものの、スイッチング時に発生するサージ電圧が低く抑えられ、電力変換主回路１０の内部の部品に過大な電圧がかかるのを抑制することができる。
【０１４９】
なお、図１３では、第１のＵ相ゲート駆動回路であるゲート駆動回路１２ＵＡのみに検知部１２ＵＡ４を設けるように構成されているが、さらに第１のＶ相ゲート駆動回路であるゲート駆動回路１２ＶＡに検知部を設けてもよい。この構成により、ゲート駆動回路１２ＶＡは、検知部の出力に基づいて、第１のＶ相電力用半導体スイッチング素子である半導体スイッチング素子１０ＶＡの駆動方法を変更することができる。なお、この構成においても、図１８と同様に、ゲート駆動回路１２ＶＡに記憶部を設けてもよく、実施の形態２，３と同様の効果を得ることができる。
【０１５０】
図１９は、実施の形態４に係る電力変換装置の図１３および図１８とは異なる要部構成を示す回路図である。図１９に示す構成の特徴は、インピーダンス素子群として２つのインピーダンス素子群１６Ｕ，１６Ｖを有し、第１のインピーダンス素子群１６Ｕを第１のＵ相ゲート駆動回路であるゲート駆動回路１２ＵＡと第２のＵ相ゲート駆動回路であるゲート駆動回路１２ＵＢとの間に接続し、第２のインピーダンス素子群１６Ｖを第１のＶ相ゲート駆動回路であるゲート駆動回路１２ＶＡと第２のＵ相ゲート駆動回路であるゲート駆動回路１２ＵＢとの間に接続すると共に、第１のインピーダンス素子群１６Ｕの電圧または電流を検出する第１の検知部１２ＵＢ４ａと、第２のインピーダンス素子群１６Ｖの電圧または電流を検出する第２の検知部１２ＵＢ４ｂと、をゲート駆動回路１２ＵＢに設けた点にある。
【０１５１】
ゲート駆動回路１２ＵＢに設けられる第１の検知部１２ＵＢ４ａは、第１のインピーダンス素子群１６Ｕから出力される電圧情報または電流情報によって得たコンデンサ電圧情報をスイッチング速度切替部１２ＵＢ３に伝達することができる。また、ゲート駆動回路１２ＵＢに設けられる第２の検知部１２ＵＢ４ｂは、第２のインピーダンス素子群１６Ｖから出力される電圧情報または電流情報によって得たコンデンサ電圧情報をスイッチング速度切替部１２ＵＢ３に伝達することができる。
【０１５２】
スイッチング速度切替部１２ＵＢ３は、コンデンサ電圧情報に基づいて、半導体スイッチング素子１０ＵＢの駆動速度を切り替える制御または変化もしくは変更させる制御を行うことができる。なお、駆動速度を切り替える制御については、上述した通りであり、ここでの詳細な説明は省略する。
【０１５３】
図１９に示す電力変換装置の構成によれば、電力変換主回路１０を構成する半導体スイッチング素子１０ＵＡ，１０ＵＢ，１０Ｖａ，１０ＶＢがオンまたはオフするスイッチング周期において、コンデンサ電圧情報を得る機会が増えるので、実施の形態１〜３に示す構成に比して、半導体スイッチング素子１０ＵＢの駆動方法をより高精度に変更できるという効果が得られる。
【０１５４】
以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
【符号の説明】
【０１５５】
２  負荷、５Ｕ，５Ｖ  出力端子、６，６Ａ，６Ｂ  コンデンサ、７Ａ，７Ｂ  直流母線、８Ａ  上位側直流端子、８Ｂ  下位側直流端子、８Ｃ  中間直流端子、１０  電力変換主回路、１０Ａ１，１０Ｂ１，１０Ｃ１，１０Ｄ１，１０ＵＡ１，１０ＵＢ１，１０ＶＡ１，１０ＶＢ１  第１の主端子、１０Ａ２，１０Ｂ２，１０Ｃ２，１０Ｄ２，１０ＵＡ２，１０ＵＢ２，１０ＶＡ２，１０ＶＢ２  第２の主端子、１０Ａ３，１０Ｂ３，１０Ｃ３，１０Ｄ３，１０ＵＡ３，１０ＵＢ３，１０ＶＡ３，１０ＶＢ３  第１の信号入力端子、１０Ａ４，１０Ｂ４，１０Ｃ４，１０Ｄ４、１０ＵＡ４，１０ＵＢ４，１０ＶＡ４，１０ＶＢ４  第２の信号入力端子、１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ，１０ＵＡ，１０ＵＢ，１０ＶＡ，１０ＶＢ  半導体スイッチング素子、１１Ａ，１１Ｂ  クランプダイオード、１２Ａ１ａ  第１のオン用トランジスタ、１２Ａ１ｂ  第１のオフ用トランジスタ、１２Ａ１ｃ  第２のオン用トランジスタ、１２Ａ１ｄ  第２のオフ用トランジスタ、１２Ａ，１２Ｂ，１２Ｃ，１２Ｄ，１２ＵＡ，１２ＵＢ，１２ＶＡ，１２ＶＢ  ゲート駆動回路、１２Ａ２ａ，１２Ａ２ｂ，１２Ａ２ｃ，１２Ａ２ｄ  ゲート抵抗、１２Ａ５ａ，１２Ａ５ｂ，１２Ｂ５ａ，１２Ｂ５ｂ  コンデンサ、１２Ａ４ａ  コンパレータ、１２Ａ３，１２Ｂ３，１２Ｃ３，１２Ｄ３，１２ＵＡ３，１２ＵＢ３  スイッチング速度切替部、１２Ａ５，１２Ｂ５，１２ＵＡ５  記憶部、１２Ａ４，１２Ｂ４，１２Ｃ４，１２Ｄ４，１２ＵＡ４，１２ＵＢ４ａ，１２ＵＢ４ｂ  検知部、１２Ａ４ｂ，１２Ａ４ｃ  抵抗素子、１４Ａ，１４Ｂ  絶縁回路、１４Ａ１  発光ダイオード、１４Ａ２  フォトトランジスタ、１６，１６Ａ，１６Ｂ，１６Ｕ，１６Ｖ，１８  インピーダンス素子群、１６ｅ１〜１６ｅ１０，１８ｅ１〜１８ｅ１０  インピーダンス素子、２０  スイッチング信号生成部。
【図１】
2017037916.tif 000003
【図２】
2017037916.tif 000004
【図３】
2017037916.tif 000005
【図４】
2017037916.tif 000006
【図５】
2017037916.tif 000007
【図６】
2017037916.tif 000008
【図７】
2017037916.tif 000009
【図８】
2017037916.tif 000010
【図９】
2017037916.tif 000011
【図１０】
2017037916.tif 000012
【図１１】
2017037916.tif 000013
【図１２】
2017037916.tif 000014
【図１３】
2017037916.tif 000015
【図１４】
2017037916.tif 000016
【図１５】
2017037916.tif 000017
【図１６】
2017037916.tif 000018
【図１７】
2017037916.tif 000019
【図１８】
2017037916.tif 000020
【図１９】
2017037916.tif 000021
【国際調査報告】
2017037916.tif 000022
2017037916.tif 000023
2017037916.tif 000024
2017037916.tif 000025