(57)【要約】  パワー半導体デバイスを駆動する半導体装置において、上下アームのスイッチ素子をオン・オフさせる際のデッドタイムを最小化し、電力変換装置の損失を低減する。第１電源電圧にドレインが接続される第１スイッチ素子と第２電源電圧にソースが接続される第２スイッチ素子を有する電力変換装置に用いられる半導体装置は、第１スイッチ素子を駆動する第１駆動回路と、第２スイッチ素子を駆動する第２駆動回路と、第１レベルシフト回路と、第２レベルシフト回路と、を具備する。第１駆動回路は、第１スイッチ素子のソース電位を基準として所定の電位だけ高電位の第３電源電圧と、第１スイッチ素子のソース電位と、に接続される。第２駆動回路は、第２電源電圧を基準として所定の電位だけ高電位の第４電源電圧と第２電源電圧と、に接続される。第１レベルシフト回路及び第２レベルシフト回路に入力される電源電位は、第３電源電圧と第２電源電圧である。
2015015623.tif 000002
【特許請求の範囲】
【請求項１】
第１電源電圧にドレインが接続される第１スイッチ素子と第２電源電圧にソースが接続される第２スイッチ素子を有し、前記第１スイッチ素子のソースと前記第２スイッチ素子のドレインが電気的に接続される電力変換装置に用いられる半導体装置であって、
前記第１スイッチ素子を駆動する第１駆動回路と、
前記第２スイッチ素子を駆動する第２駆動回路と、
第１レベルシフト回路と、
第２レベルシフト回路と、
を具備し、
前記第１駆動回路は、前記第１スイッチ素子のソース電位を基準として所定の電位だけ高電位の第３電源電圧と、前記ソース電位と、に接続され、
前記第２駆動回路は、前記第２電源電圧を基準として所定の電位だけ高電位の第４電源電圧と、前記第２電源電圧と、に接続され、
前記第１レベルシフト回路は、入力される信号の電圧レベルを前記第１駆動回路のために変換して出力するようにされ、
前記第２レベルシフト回路は、入力される信号の電圧レベルを前記第２駆動回路のために変換して出力するようにされ、
前記第１レベルシフト回路及び前記第２レベルシフト回路に入力される電源電位は、前記第３電源電圧と前記第２電源電圧である、
半導体装置。
【請求項２】
請求項１において、
デッドタイムを微調整するための遅延回路を含む、
半導体装置。
【請求項３】
請求項２において、
前記遅延回路は前記第２レベルシフト回路と前記第２駆動回路との間に配置される、
半導体装置。
【請求項４】
請求項２において、
前記遅延回路は複数の遅延時間を生成する回路を有し、外部入力信号を用いて前記複数の遅延時間を選択するようにされる、
半導体装置。
【請求項５】
第１電源電圧にドレインが接続される第１スイッチ素子と、
第２電源電圧にソースが接続される第２スイッチ素子と、
半導体装置と、
を具備し、
前記第１スイッチ素子とのソースと前記第２スイッチ素子のドレインが電気的に接続され、
前記半導体装置は、前記第１スイッチ素子を駆動する第１駆動回路と、前記第２スイッチ素子を駆動する第２駆動回路と、第１レベルシフト回路と、第２レベルシフト回路と、デッドタイムを微調整するための遅延回路と、を有し、
前記第１駆動回路は、前記第１スイッチ素子のソース電位を基準として所定の電位だけ高電位の第３電源電圧と、前記ソース電位と、に接続され、
前記第２駆動回路は、前記第２電源電圧を基準として所定の電位だけ高電位の第４電源電圧が接続され、
前記第１レベルシフト回路は、入力される信号の電圧レベルを前記第１駆動回路のために変換して出力するようにされ、
前記第２レベルシフト回路は、入力される信号の電圧レベルを前記第２駆動回路のために変換して出力するようにされ、
前記第１レベルシフト回路及び前記第２レベルシフト回路に入力される電源電位は、前記第３電源電圧と前記第２電源電圧である、
電力変換装置。
【請求項６】
請求項５において、
前記遅延回路は前記第２レベルシフト回と前記第２駆動回路との間に配置される、
電力変換装置。
【請求項７】
請求項５において、
前記遅延回路は複数の遅延時間を生成する回路を有し、外部入力信号を用いて前記複数の遅延時間を選択するようにされる、
電力変換装置。
【請求項８】
請求項５において、
前記第１スイッチング素子および第２スイッチング素子のそれぞれと並列接続された第１の還流ダイオードおよび第２の還流ダイオードを有し、
前記第１および第２の還流ダイオードと前記第１スイッチング素子と第２スイッチング素子とを１つのパワーモジュールで構成するようにされる、
電力変換装置。
【請求項９】
請求項５において、
前記第１スイッチ素子及び前記第２スイッチ素子はシリコン、シリコンカーバイド、もしくはガリウムナイトライドである、
電力変換装置。
【請求項１０】
請求項９において、
前記第１スイッチ素子及び前記第２スイッチ素子は前記シリコンカーバイドを用いたＭＯＳＦＥＴであり、
前記電力変換装置は、前記第１スイッチ素子及び前記第２スイッチ素子の内蔵ダイオードを還流ダイオードとして用いるインバータ装置である、
電力変換装置。
【請求項１１】
第１電源電圧にドレインが接続される第１スイッチ素子と、
第２電源電圧にソースが接続される第２スイッチ素子と、
前記第１スイッチ素子を駆動する第１駆動回路と、
前記第２スイッチ素子を駆動する第２駆動回路と、
第１レベルシフト回路と、
第２レベルシフト回路と、
デッドタイムを微調整するための遅延回路と、
を具備し、
前記第１スイッチ素子のソースと前記第２スイッチ素子のドレインが電気的に接続され、
前記第１駆動回路は、前記第１スイッチ素子のソース電位を基準として所定の電位だけ高電位の第３電源電圧と、前記ソース電位とを用いて動作し、
前記第２駆動回路は、前記第２電源電圧を基準として所定の電位だけ高電位の第４電源電圧とを用いて動作し、
前記第１レベルシフト回路は、前記第１駆動回路のために電圧レベルを変換するようにされ、
前記第２レベルシフト回路は、前記第２駆動回路のために電圧レベルを変換するようにされ、
前記第１レベルシフト回路及び前記第２レベルシフト回路に入力される電源電位は、前記第３電源電圧と前記第２電源電圧であり、
前記第１レベルシフト回路及び前記第２レベルシフト回路に制御信号が入力されることで、前記第２電源電圧と前記第３電源電圧を用いて、前記第１駆動回路及び前記第２駆動回路の動作電圧を生成する、
電力変換装置。
【請求項１２】
請求項１１において、
前記遅延回路は前記第２レベルシフト回と前記第２駆動回路との間に配置される、
電力変換装置。
【請求項１３】
請求項１１において、
前記遅延回路は複数の遅延時間を生成する手段を有し、外部入力信号を用いて前記複数の遅延時間を選択するようにされる、
電力変換装置。
【請求項１４】
請求項１１において、
前記第１スイッチング素子に並列接続された第１の還流ダイオードと、前記第２スイッチング素子に並列接続された第２の還流ダイオードと、を有する、
電力変換装置。
【請求項１５】
請求項１１において、
前記第１スイッチ素子及び前記第２スイッチ素子はシリコンカーバイドを用いたＭＯＳＦＥＴであり、
前記電力変換装置は、前記第１スイッチ素子及び前記第２スイッチ素子の内蔵ダイオードを還流ダイオードとして用いるインバータ装置である、
電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、半導体装置に関し、例えば、パワーデバイスとそれを駆動する半導体装置とを備えた電力変換装置に適用可能である。
【背景技術】
【０００２】
地球環境保全という大きな社会潮流の中で、環境負荷を低減するエレクトロニクス事業の重要性が増している。中でもパワーデバイスは、鉄道車両やハイブリッド・電気自動車のインバータ装置やエアコンのインバータ装置、パソコン等の民生機器の電源に用いられており、パワーデバイスの性能改善は、インフラシステムや民生機器の電力変換効率改善に大きく寄与する。電力変換効率を改善するということは、システムの稼働に必要なエネルギー資源を削減できるということであり、言い換えれば二酸化炭素の排出量削減、即ち環境負荷を低減できる。このため、パワーデバイスの性能改善に向けた研究開発が各社で盛んに行われている。【０００３】
一般的にパワーデバイスは大規模集積回路（ＬＳＩ）と同様シリコン（Ｓｉ）を材料としている。このＳｉパワーデバイスを用いた電力変換装置（インバータ装置など）では、そのインバータ装置等で発生するエネルギー損失を低減するために、ダイオードやスイッチ素子の素子構造や不純物濃度のプロファイルを最適化して、低いオン抵抗（Ｒｏｎ）、高い電流密度、高耐圧といった特性を実現するための開発が盛んに行われている。【０００４】
また近年、シリコンよりもバンドギャップが大きいシリコンカーバイド（ＳｉＣ）やガリウムナイトライド（ＧａＮ）といった化合物半導体が、パワーデバイス材料として注目されている。前記化合物半導体はバンドギャップが大きいため、破壊耐圧がシリコンの１０倍程度ある。このため化合物デバイスはＳｉデバイスよりも膜厚を薄くでき、導通時の抵抗値（Ｒｏｎ）を大幅に下げられる。その結果、抵抗値（Ｒｏｎ）と導通電流（ｉ）の積であらわされる、所謂導通損失（Ｒｏｎ・ｉ２）を削減でき電力効率改善に大きく寄与できる。このような特長に着目し国内外で化合物材料を用いたダイオードやスイッチ素子の開発が盛んに進められている。【０００５】
パワーデバイスの応用としては、例えば同期整流型コンバータ装置や、ＤＣ／ＡＣ変換装置であるインバータ装置が一般的である。インバータ装置について簡単に説明すると、高電圧側（上アーム）の電源と低電圧側（下アーム）の電源との間に、パワーデバイスからなるスイッチ素子と還流ダイオードが直列に二つ接続されるものである。これら上下アームのスイッチ素子を交互にオン・オフさせることにより、インバータ装置前段のＤＣレベルをＡＣレベルに変換して後段のＡＣ絶縁トランスやモータといった負荷回路に供給する。なお、上下アームのスイッチを交互にオン・オフさせる、即ち、上下アームのスイッチ素子が同時にオン状態にならないように制御するために、ゲートドライブ回路にはデッドタイム生成回路が含まれている。同期整流型のコンバータ装置においても同様で、通常このデッドタイムが十分長い時間設定されているため、上下のスイッチ素子が同時にオンすることはない。しかし、デッドタイムが必要以上に長いとダイオードの導通損失成分が増加してしまい、インバータ装置もしくはコンバータ装置の電力変換効率を悪化させてしまう恐れがある。一方、デッドタイムが過少に短いと上下アームのスイッチ素子が同時にオンする状態が生じ、非常に大きな貫通電流が高電位電源側から低電位電源に流れ、上下アームのスイッチ素子を破壊してしまう恐れがある。このため、インバータ装置やコンバータ装置においてデッドタイムを最適に最小化することが、電力変換装置の損失低減に重要な役割を果たす。なお、メインスイッチ素子のオン抵抗が数ｍΩと小さく、還流時のダイオードのオン電圧よりもメインスイッチ素子の逆導通電圧の方が低い場合（数十Ｖ程度の電源電圧のアプリケーション）は、デッドタイム最小化による損失低減効果が大きい。【０００６】
例えば特許文献１には、同期整流型ＤＣ／ＤＣコンバータにおいてデッドタイムの最適化をするために、ハイサイドドライバ及びロウサイドドライバの両方にレベルシフト回路を含む構成が開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００９−４４８１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
数百ボルト以上の高電圧インバータ装置や同期整流型のコンバータ装置では、デッドタイムを最小化するという点で、次のような新たな課題が発明者の検討によってはじめて明らかになった。【０００９】
すなわち、（１）ゲートドライブ回路入力側の低電位（例えば１５Ｖ前後）振幅で動作する制御信号を、高電位（例えば３００Ｖ前後）に変換し、（２）その変換したハイサイド側のゲート駆動信号を生成する際の回路遅延時間と、ロウサイド側のゲート駆動信号を生成する際の回路遅延時間において、前記両方の遅延時間のプロセス・電圧・温度バラツキ依存性を可能な限り等しくすることである。【００１０】
特許文献１に開示された技術では、ハイサイドのレベルシフト回路の入力電位は低電位（例えば１５Ｖ前後）のため、ハイサイドのレベルシフト回路の動作電位が高電位に遷移した場合は、レベルシフト回路として動作できない問題がある。また、高電位（例えば３００Ｖ前後）に制御信号を変換するレベルシフト回路の具体的な記述もない。言い換えれば、高電圧電力変換回路において、上下アームのスイッチ素子を交互にオン・オフさせる際のデッドタイムの最小化が困難であると分かった。【００１１】
本開示の目的は、パワーデバイスを駆動する半導体装置において、上下アームのスイッチ素子をオン・オフさせる際のデッドタイムを最小化し、電力変換装置の損失を低減することにある。【００１２】
本開示の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１３】
本開示のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。【００１４】
第１電源電圧にドレインが接続される第１スイッチ素子と第２電源電圧にソースが接続される第２スイッチ素子を有し、第１スイッチ素子のソースと第２スイッチ素子のドレインが電気的に接続される電力変換装置に用いられる半導体装置は、第１スイッチ素子を駆動する第１駆動回路と、第２スイッチ素子を駆動する第２駆動回路と、第１レベルシフト回路と、第２レベルシフト回路と、を具備する。第１駆動回路は、第１スイッチ素子のソース電位を基準として所定の電位だけ高電位の第３電源電圧と、ソース電位と、に接続される。第２駆動回路は、第２電源電圧を基準として所定の電位だけ高電位の第４電源電圧と第２電源電圧と、に接続される。第１レベルシフト回路及び第２レベルシフト回路に入力される電源電位は、第３電源電圧と第２電源電圧である。
【発明の効果】
【００１５】
上記半導体装置を電力変換装置に用いれば、電力変換時における変換効率を向上するができる。
【図面の簡単な説明】
【００１６】
【図１】実施例１に係る半導体装置のブロック図である。
【図２】実施例１に係るレベルシフト回路の回路図である。
【図３】実施例１に係る遅延回路の回路図である。
【図４】実施例１に係る半導体装置の動作タイミングを示す図である。
【図５】実施例２に係る電力変換装置の構成を示す概略図である。
【図６】実施例２に係る電力変換装置のスイッチ素子および還流ダイオードをパワーモジュールに実装した平面図である。
【図７】実施例３に係る電力変換装置の構成を示す概略図である。
【図８Ａ】実施例４に係るＳｉＣ−ＭＯＳＦＥＴの概略構成を示す平面図である。
【図８Ｂ】実施例４に係るＳｉＣ−ＭＯＳＦＥＴの概略構成を示す断面図である。
【図９Ａ】図８Ｂにおけるアクティブ素子領域内の各要素トランジスタの構成例を示す断面図である。
【図９Ｂ】図９Ａの変形例の構成例を示す断面図である。
【図１０Ａ】実施例４に係るＳｉＣ−ＭＯＳＦＥＴをパッケージに実装した平面図である。
【図１０Ｂ】実施例４に係るＳｉＣ−ＭＯＳＦＥＴをパッケージに実装した断面図である。
【図１１】実施の形態に係る半導体装置を説明する図である。
【発明を実施するための形態】
【００１７】
図１１は実施の形態に係る半導体装置を説明する図である。
実施の形態に係る半導体装置１１０は、電力変換装置１０１に用いられる。電力変換装置１０１は、第１電源電圧（ＶＰＰ）にドレインＤ１が接続される第１スイッチ素子ＳＷ１と第２電源電圧（ＶＳＳ）にソースＳ２が接続される第２スイッチ素子ＳＷ２を有する。第１スイッチ素子ＳＷ１のソースＳ１と第２スイッチ素子ＳＷ２のドレインＤ２が電気的に接続される。半導体装置１１０は、第１スイッチ素子ＳＷ１を駆動する第１駆動回路１１２Ｈと、第２スイッチ素子ＳＷ２を駆動する第２駆動回路１１２Ｌと、第１レベルシフト回路１０４Ｈと、第２レベルシフト回路１０４Ｌと、を具備する。第１レベルシフト回路１０４Ｈは、入力される信号（ＩＵ）の電圧レベルを第１駆動回路１１２Ｈのために変換して信号（ＯＵ）を出力し、第２レベルシフト回路１０４Ｌは、入力される信号（ＩＤ）の電圧レベルを第２駆動回路１１２Ｌのために変換して信号（ＯＤ）を出力し、第１駆動回路１１２Ｈは、第１スイッチ素子ＳＷ１のソース電位（ＶＳ）を基準として所定の電位だけ高電位の第３電源電圧（ＶＢ）と、ソース電位（ＶＳ）と、に接続される。第２駆動回路ＳＷ２は、第２電源電圧（ＶＳＳ）を基準として所定の電位だけ高電位の第４電源電圧（ＶＣＣ）と第２電源電圧（ＶＳＳ）と、に接続される。第１レベルシフト回路１０４Ｈ及び第２レベルシフト回路１０４Ｌに入力される電源電位は、第３電源電圧（ＶＢ）と第２電源電圧（ＶＳＳ）である。
【００１８】
半導体装置１０１は、デッドタイムを微調整するための遅延回路１０７を含むのが好ましい。遅延回路１０７は第２レベルシフト回路１０４Ｌと第２駆動回路１１２Ｌとの間に配置するのがより好ましい。また、遅延回路１０７は複数の遅延時間を生成する回路を有し、外部入力信号を用いて前記複数の遅延時間を選択するようにされるのがより好ましい。
【００１９】
なお、電力変換装置１０１には、第１スイッチ素子ＳＷ１に並列に接続される第１還流ダイオードＤｉ１と第２スイッチ素子ＳＷ２に並列に接続される第２還流ダイオードＤｉ２が含まれる。
【００２０】
実施の形態に係る半導体装置１１０を電力変換装置１０１に用いることによって、デッドタイムを最適化することができ、電力変換時における変換効率を向上するができる。
【００２１】
以下の実施例においては便宜上その必要があるときは、複数のセクションまたは実施例に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施例において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００２２】
さらに、以下の実施例において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施例において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００２３】
なお、実施例では、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）の一例としてＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）（ＭＯＳトランジスタと略す）を用いるが、ゲート絶縁膜として非酸化膜を除外するものではない。図面において、ｐチャネル型ＭＯＳトランジスタ（ＰＭＯＳトランジスタ）にはゲートに丸印の記号を付すことで、ｎチャネル型ＭＯＳトランジスタ（ＮＭＯＳトランジスタ）と区別することとする。
【００２４】
以下、実施例を図面に基づいて詳細に説明する。なお、実施例を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【実施例１】
【００２５】
以下図１から図４により第一の実施例である半導体装置について説明する。
図１は実施例１に係る半導体装置のブロック図である。半導体装置１０は、ゲート駆動制御回路（ＧＤＣＴＬ）１１と上アーム用のゲート駆動回路（Ｇ／Ｄ）１２Ｈと下アーム用のゲート駆動回路（Ｇ／Ｄ）１２Ｌを有する。半導体装置１０は、Ｓｉ、ＳｉＣ、ＧａＮなどを用いたパワーデバイスで構成されるスイッチ素子を駆動する半導体装置である。半導体装置１０は、１つのＳｉ基板または複数のＳｉ基板上に形成される。なお、図示していないが、半導体装置１０は、後述するセンス用端子からの電流を受けてスイッチ素子の電流を監視する回路も有する。【００２６】
半導体装置１０の構成と動作について、以下説明する。
（ａ）信号入力
端子Ａ１に入力されるハイ側入力信号（ＨＩＮ）がアサートされると、ハイ側シュミットトリガ回路１Ｈを介してハイ側レベルシフト回路（ＶＤＤ／ＶＣＣ  ＬＥＶＥＬ  ＳＨＩＦＴ）２Ｈによる電圧レベル変換が行われる。ハイ側シュミットトリガ回路１Ｈ及び抵抗Ｒ１は、ＨＩＮが揺らいだ場合においても、安定した出力レベルをハイ側レベルシフト回路２Ｈに転送するための回路である。なおハイ側レベルシフト回路２ＨはＨＩＮの出力レベルを端子Ａ１１に印加される低電圧側電源レベル（ＶＣＣ）（例えば１５Ｖ等）に変換する。ハイ側シュミットトリガ回路１Ｈは、端子Ａ３に印加される電源電圧（ＶＤＤ）及び端子Ａ４に印加される低電圧側ソースレベル（ＶＳＳ）で動作する。端子Ａ２に入力されるロウ側入力信号（ＬＩＮ）がアサートされると、ロウ側シュミットトリガ回路１Ｌを介してロウ側レベルシフト回路（ＶＤＤ／ＶＣＣ  ＬＥＶＥＬ  ＳＨＩＦＴ）２Ｌによる電圧レベル変換が行われる。ロウ側シュミットトリガ回路１Ｌ及び抵抗Ｒ２は、ＬＩＮが揺らいだ場合においても、安定した出力レベルをロウ側レベルシフト回路２Ｌに転送するための回路である。なおロウ側レベル変換回路２ＬはＬＩＮの出力レベルを低電圧側電源レベル（ＶＣＣ）に変換する。ロウ側シュミットトリガ回路１Ｌは、端子Ａ３に印加される電源電圧（ＶＤＤ）及び端子Ａ４に印加される低電圧側ソースレベル（ＶＳＳ）で動作する。【００２７】
（ｂ）ワンショットパルス生成回路
ワンショットパルス生成回路（ＰＵＬＳＥ  ＧＥＮ）３は、ハイ側レベルシフト回路２Ｈの出力の立上りと立下りでそれぞれワンショットパルス信号（ＩＵ０、ＩＵ１）を生成する。また、ワンショットパルス生成回路３は、ロウ側レベルシフト回路２Ｌの出力の立上りと立下りでそれぞれワンショットパルス信号（ＩＤ０、ＩＤ１）を生成する。ワンショットパルス生成回路３は、端子Ａ１１に印加される低電圧側電源レベル（ＶＣＣ）及び端子Ａ４に印加される低電圧側ソースレベル（ＶＳＳ）で動作する。【００２８】
（ｃ）ハイ側の制御信号生成
ハイ側高電圧レベルシフト回路（ＬＶＳＵ）４Ｈは、ワンショットパルス信号（立上り用（ＩＵ０）/立下り用（ＩＵ１））の出力レベルを端子Ａ８に印加される高電圧側電源レベル（ＶＢ）と端子Ａ１０に印加される低電圧側ソースレベル（ＶＳＳ）のレベルに変換する。高電圧側電源レベル（ＶＢ）は、上アーム用のゲート駆動回路１２Ｈの高電圧側ソースレベル（ＶＳ）を基準に、例えば１５Ｖ等を加えた電圧（ＶＳ＋１５Ｖ）に設定され、ゲート駆動回路（Ｇ／Ｄ）１２Ｈの高電圧側電源電圧となる。ハイ側高電圧レベルシフト回路４Ｈの詳細については、後述する。【００２９】
ハイ側高電圧レベルシフト回路４Ｈの出力信号（ＯＵ０、ＯＵ１）は、ハイ側パルスフィルタ（ＰＵＬＳＥ  ＦＩＬＴＥＲ）５Ｈを介してハイ側ＲＳラッチ回路６Ｈに入力される。ハイ側高電圧レベルシフト回路４Ｈからのワンショットパルス信号（立上り用）（ＯＵ０）はハイ側ＲＳラッチ回路６Ｈのセット入力となり、ハイ側高電圧レベルシフト回路４Ｈからのワンショットパルス信号（立下り用）（ＯＵ１）はハイ側ＲＳラッチ回路６Ｈのリセット入力となる。この際に、パルスフィルタ５Ｈは、既定の制御信号以外の不定は信号を除去する。【００３０】
ハイ側ＲＳラッチ回路６Ｈの出力信号を上アーム用のゲート駆動回路１２Ｈに転送する。ゲート駆動回路１２Ｈはハイ側ＲＳラッチ回路６Ｈの出力信号を入力として動作し、上アームスイッチ用制御信号（ＨＯ）を端子Ａ９に出力する。ここで、／Ｒ（リセット入力）、／Ｓ（セット入力）、／Ｑ（出力）はアクティブ・ロウ（Active Low）を示している。すなわち、ロウレベルの信号で活性化される。【００３１】
ハイ側電圧検出保護回路（ＵＶ  ＤＥＴＥＣＴ）８Ｈは、高電圧側電源レベル（ＶＢ）を監視し、高電圧側電源レベル（ＶＢ）が低下した際にハイ側ＲＳラッチ回路６Ｈにリセット入力を行い、上アーム用のゲート駆動回路１２Ｈ等を介してスイッチ素子の保護を図る。上アーム用のゲート駆動回路１２Ｈは、入力信号がロウレベルのとき、ハイレベルの上アームスイッチ用制御信号（ＨＯ）を出力し、入力信号がハイレベルのとき、ロウレベルの上アームスイッチ用制御信号（ＨＯ）を出力する。【００３２】
ハイ側パルスフィルタ５Ｈ、ハイ側ＲＳラッチ回路６Ｈ、ハイ側電圧検出保護回路８Ｈおよび上アーム用のゲート駆動回路１２Ｈは、端子Ａ８に印加される高電圧側電源レベル（ＶＢ）及び端子Ａ１０に印加される高電圧側ソースレベル（ＶＳ）で動作する。【００３３】
（ｄ）ロウ側の制御信号生成
ロウ側高電圧レベルシフト回路（ＬＶＳＤ）４Ｌは、ワンショットパルス信号（立上り用（ＩＤ０）/立下り用（ＩＤ１））の出力レベルを高電圧側電源レベル（ＶＢ）と低電圧側ソースレベル（ＶＳＳ）に変換する。ロウ側高電圧レベルシフト回路４Ｌの詳細については、後述する。【００３４】
ロウ側高電圧レベルシフト回路４Ｌの出力信号（ＯＤ０、ＯＤ１）は、ロウ側パルスフィルタ（ＰＵＬＳＥ  ＦＩＬＴＥＲ）５Ｌを介してロウ側ＲＳラッチ回路６Ｌに入力される。ロウ側高電圧レベルシフト回路４Ｌからのワンショットパルス信号（立上り用）（ＯＤ０）はロウ側ＲＳラッチ回路６Ｌのセット入力となり、ロウ側高電圧レベルシフト回路４Ｌからのワンショットパルス信号（立下り用）（ＯＤ１）はロウ側ＲＳラッチ回路６Ｌのリセット入力となる。この際に、ロウ側パルスフィルタ５Ｌは、既定の制御信号以外の不定は信号を除去する。【００３５】
遅延回路（ＤＥＬＡＹ）７は、ロウ側ＲＳラッチ回路６Ｌの出力信号（Ｄｉｎ）を入力として動作し、下アーム用のゲート駆動回路１２Ｌにその出力信号を転送する。ゲート駆動回路１２Ｌは遅延回路７の出力信号（Ｄｏｕｔ）を入力として動作し、下アームスイッチ用制御信号（ＬＯ）を端子Ａ１２に出力する。ここで、／Ｒ（リセット入力）はアクティブ・ロウ（Active Low）を、Ｓ（セット入力）、Ｑ（出力）はアクティブ・ハイ（Active High）を示している。【００３６】
ロウ側電圧検出保護回路（ＵＶ  ＤＥＴＥＣＴ）８Ｌは、低電圧側電源レベル（ＶＣＣ）を監視し、低電圧側電源レベル（ＶＣＣ）が低下した際にロウ側ＲＳラッチ回路６Ｌにリセット入力を行い、また論理積回路９の出力をロウレベルにして、下アーム用のゲート駆動回路１２Ｌ等を介してスイッチ素子の保護を図る。下アーム用のゲート駆動回路１２Ｌは、入力信号がハイレベルのとき、ハイレベルの下アームスイッチ用制御信号（ＬＯ）を出力し、入力信号がロウレベルのとき、ロウレベルの下アームスイッチ用制御信号（ＬＯ）を出力する。【００３７】
遅延回路７はロウ側ＲＳラッチ回路６Ｌの出力信号を遅延させて後段の論理積回路９にその出力信号を転送するもので、上下アームのスイッチ素子が同時にオンしないための所謂デッドタイム時間を調整する。なお遅延回路７の回路構成は特に限定されないが、例えば複数段のＣＭＯＳ反転回路等によって構成すればよい。遅延回路７の詳細については、後述する。【００３８】
ロウ側パルスフィルタ５Ｌ、ロウ側ＲＳラッチ回路６Ｌ、遅延回路７、ロウ側電圧検出保護回路８Ｌおよび下アーム用のゲート駆動回路１２Ｌは、端子Ａ１１に印加される低電圧側電源レベル（ＶＣＣ）及び端子Ａ４に印加される高電圧側ソースレベル（ＶＳＳ）で動作する。【００３９】
（ｅ）高電圧レベルシフト回路
図２は、ハイ側高電圧レベルシフト回路（ＬＶＳＵ）及びロウ側高電圧レベルシフト回路（ＬＶＳＤ）の回路構成を示す一例である。ハイ側高電圧レベルシフト回路４Ｈ、及びロウ側高電圧レベルシフト回路４Ｌは、複数の高耐圧ＮＭＯＳトランジスタＮＭと複数の抵抗Ｒから構成される。【００４０】
ハイ側高電圧レベルシフト回路４Ｈを構成する高耐圧ＮＭＯＳトランジスタＮＭ１、ＮＭ２のソースは低電圧側ソースレベル（ＶＳＳ）に接続される。また抵抗Ｒ３、Ｒ４は、高電圧側電源レベル（ＶＢ）と出力ノードＮ１、Ｎ２に接続される。上アーム側のゲート駆動回路１２Ｈの立上り信号は、ワンショットパルス生成回路３からの出力信号であるＩＵ０がハイ側高電圧レベルシフト回路４Ｈに入力されることで生成される。出力ノードＮ１，Ｎ２は高電位（例えば３００Ｖ程度）で動作する場合があるが、高耐圧ＮＭＯＳトランジスタＮＭ１、ＮＭ２を適用することで、素子が破壊されることなくゲート駆動信号が正常に生成される。上アーム側のゲート駆動回路１２Ｈの立下り信号についても同様であり、高電圧レベルシフト回路４Ｈに、ワンショットパルス生成回路３からの制御信号であるＩＵ１が入力されることで、立下り信号が生成される。【００４１】
また、ロウ側高電圧レベルシフト回路４Ｌを構成する高耐圧ＮＭＯＳトランジスタＮＭ３、ＮＭ４のドレインは高電圧側電源レベル（ＶＢ）に接続され、抵抗Ｒ５、Ｒ６は低電圧側ソースレベル（ＶＳＳ）に接続される。また高耐圧ＮＭＯＳトランジスタＮＭ３、ＮＭ４のソース側は、出力ノードＮ３，Ｎ４に接続される。ハイ側高電圧レベルシフト回路４Ｈと同様に、下アーム側のゲート駆動回路１２Ｌの立上り信号は、ワンショットパルス生成回路３からの出力信号であるＩＤ０がロウ側高電圧レベルシフト回路４Ｌに入力されることで生成される。出力ノードＮ３は高耐圧ＮＭＯＳトランジスタＮＭ３がソースフォロアーモードで動作するため、下アーム側のゲート駆動回路１２Ｌの低電圧側電源レベル（ＶＣＣ）とほぼ同程度に上昇し、そのハイレベル信号が後段の回路に入力され、下アーム側のゲート駆動回路１２Ｌの立上り信号となる。下アーム側のゲート駆動回路１２Ｌの立下り信号についても同様であり、高電圧レベルシフト回路４Ｌに、ワンショットパルス生成回路３からの制御信号であるＩＤ１が入力されることで、立下り信号が生成される。【００４２】
なお、ハイ側高電圧レベルシフト回路４Ｈ、及びロウ側高電圧レベルシフト回路４Ｌに入力される電源電位は、高電圧側電源レベル（ＶＢ）、低電圧側ソースレベル（ＶＳＳ）である。【００４３】
以上のような構成にすることで、ハイ側高電圧レベルシフト回路４Ｈとロウ側高電圧レベルシフト回路４Ｌが同じ電源レベルで動作することができるため、レベルシフト回路の遅延時間のプロセス・電圧・温度依存性は、ハイ側とロウ側で同等にできる。言い換えれば、設計したデッドタイム時間ｔｄｅ０が確実に確保できるため、デッドタイムを最小化することができ、電力変換装置の変換効率を向上することができる。【００４４】
なお説明では高電圧レベルシフト回路の高電圧入力レベルはＶＢとしたが、スイッチ素子の高電位電源５４の電圧であるＶＰＰ（図５参照）にしてもよいことは言うまでもない。【００４５】
（ｆ）遅延回路
図３は、図１の遅延回路の回路構成を示している。図４はゲート制御回路及びゲート駆動回路のタイミングチャートを示している。遅延回路７は、所謂ＣＭＯＳ反転回路を多段に接続し、所望の遅延時間（ｔｄｅ０、ｔｄｅ１、ｔｄｅ２）を生成することができる。また遅延時間選択信号（ＴＩ０、ＴＩ１、ＴＩ２）を選択的にハイレベルに設定することで、複数の遅延時間を適宜選択できる。具体的には、遅延回路７は、反転回路を６段接続した遅延生成回路３４と反転回路を４段接続した遅延生成回路３５と反転回路を２段接続した遅延生成回路３６とを有する。遅延時間選択信号（ＴＩ０）がハイレベルのとき、反転論理積（ＮＡＮＤ）回路３１とスリーステートバッファ３７が選択され、信号（Ｄｉｎ）が遅延手段３４によって遅延時間（ｔｄｅ０）だけ遅延して、信号（Ｄｏｕｔ）として出力される。遅延時間選択信号（ＴＩ１）がハイレベルのとき、反転論理積（ＮＡＮＤ）回路３２とスリーステートバッファ３８が選択され、信号（Ｄｉｎ）が遅延手段３５によって遅延時間（ｔｄｅ１）だけ遅延して、信号（Ｄｏｕｔ）として出力される。遅延時間選択信号（ＴＩ２）がハイレベルのとき、反転論理積（ＮＡＮＤ）回路３３とスリーステートバッファ３９が選択され、信号（Ｄｉｎ）が遅延生成回路３６によって遅延時間（ｔｄｅ２）だけ遅延して、信号（Ｄｏｕｔ）として出力される。なお、遅延生成回路を構成する反転回路の数は６段、４段、２段に限定されるものではなく、所望の遅延時間によって変えてもよい。また、遅延生成回路の数は３つに限定されるものではなく、３つより少なくても多くてもよい。図２の高電圧レベルシフト回路４Ｈ、４Ｌに図３の遅延回路を組み合わせた図１のような構成にすることで、設計したデッドタイム（ｔｄｅ０）の微調整をすることができる。すなわち、ハイサイド側及びロウサイド側のスイッチ素子が同時にオンすることを防ぐことができ、デッドタイムを最小化できる。なお、図３では遅延生成回路の構成は簡単な反転回路としたが、反転論理和回路（ＮＯＲ）や反転論理積回路（ＮＡＮＤ）を適宜用いて、ゲート駆動信号の立上り時間を調整するための遅延生成回路と、立下り時間を調整するための遅延生成回路を作り分け、遅延時間選択信号（ＴＩ０、ＴＩ１、ＴＩ２）と同様な選択信号を用いることで、所望の遅延時間を自由に設計できることは言うまでもない。【００４６】
（ｇ）回路動作
以上説明した回路の動作波形の一例を図４に示した。ハイ側入力信号（ＨＩＮ）の立上りおよび立下りをワンショットパルス生成回路３が検知して、パルス信号である入力信号（ＩＵ０）および入力信号（ＩＵ１）を出力する。同様にロウ側入力信号（ＬＩＮ）の立上りおよび立下りを検知して、パルス信号である入力信号（ＩＤ０）および入力信号（ＩＤ１）を出力する。【００４７】
夫々の入力信号（ＩＵ０、ＩＵ１）はハイ側高電圧レベルシフト回路４Ｈを介して適切な電位の出力信号（ＯＵ０，ＯＵ１）に変換される。ここで、出力信号（ＯＵ０，ＯＵ１）は入力信号（ＩＵ０、ＩＵ１）のハイレベルとロウレベルが反転した信号である。その後、出力信号（ＯＵ０，ＯＵ１）は、ハイ側パルスフィルタ５Ｈやハイ側ＲＳラッチ回路６Ｈを経由して、上アーム側のゲート駆動回路１２Ｈを駆動して上アームスイッチ用制御信号（ＨＯ）を出力する。【００４８】
夫々の入力信号（ＩＤ０、ＩＤ１）はロウ側高電圧レベルシフト回路４Ｌを介して適切な電位の出力信号（ＯＤ０，ＯＤ１）に変換される。その後、出力信号（ＯＤ０，ＯＤ１）は、ロウ側パルスフィルタ５Ｌやロウ側ＲＳラッチ回路６Ｌを経由して、入力信号（Ｄｉｎ）となる。遅延回路７は、遅延時間（ｔｄｅｌａｙ）だけ遅延した信号（Ｄｏｕｔ）を出力し、下アーム側のゲート駆動回路１２Ｌを駆動して下アームスイッチ用制御信号（ＬＯ）を出力する。【００４９】
上アームスイッチ用制御信号（ＨＯ）と下アームスイッチ用制御信号（ＬＯ）のオン・オフのタイミングは、従来技術では図のｔｄ１のように最小化できず、過剰なマージンが発生してしまっていた。しかしながら本実施例の技術を用いれば、遅延回路７によって遅延時間（ｔｄｅｌａｙ）が微調整され、最終的なデッドタイム（ｔｄ０）のように適切に最小化することができる。【００５０】
また、遅延回路７の入力信号（Ｄｉｎ）から出力信号（Ｄｏｕｔ）までの遅延生成期間は、上アームスイッチ用制御信号（ＨＯ）がハイレベルからロウレベルに遷移するタイミングや、ロウレベルからハイレベルに遷移するタイミングをさけるとよい。上アーム用制御信号（ＨＯ）が遷移するときは、高電圧側電源レベル（ＶＢ）と高電圧側ソースレベル（ＶＳ）に接続されるスイッチ素子（主スイッチ）がオン・オフ動作する。この結果、遅延回路７の動作電源レベルにノイズが流入し、その電位が揺らぐ可能性がある。その結果、遅延回路７が所望の遅延時間で動作しないおそれがある。このために図１に示すように、遅延回路７をロウ側高電圧レベルシフト回路４Ｌより後段で、下アーム側のゲート駆動回路１２Ｌより前に配置するとよい。遅延回路７は下アーム側のゲート駆動回路１２Ｌにできるだけ近い位置に配置するのが好ましい。遅延回路７をロウ側高電圧レベルシフト回路４Ｌと下アーム側のゲート駆動回路１２Ｌの間に配置することで、遅延回路７の動作電源電位が安定する、言い換えれば、上アームスイッチ用制御信号（ＨＯ）が遷移するタイミングを避けて所望の遅延時間を生成できる。すなわちデッドタイムを適切に最小化することができる。
【実施例２】
【００５１】
図５は、実施例２に係る電力変換装置の構成を示す概略図である。電力変換装置５１は、実施例１の半導体装置１０（ゲート駆動回路１２Ｈ、１２Ｌ及びゲート駆動制御回路１１）を用いた三相インバータ装置５２とモータ等の負荷回路（ＬＯＡＤ）５３と電源５４と容量Ｃ０を有する。図５において、スイッチ素子ＳＷｕ，ＳＷｖ，ＳＷｗ，ＳＷｘ，ＳＷｙ，ＳＷｚのそれぞれは、ｎチャネル型のＳｉＣ−ＭＯＳＦＥＴであり、ソース・ドレイン間には内蔵ダイオード（ボディダイオード）が形成されている。内蔵ダイオードは還流ダイオードとして動作する。また、スイッチ素子ＳＷｕ，ＳＷｖ，ＳＷｗ，ＳＷｘ，ＳＷｙ，ＳＷｚのそれぞれは、ＳｉＣ−ＭＯＳＦＥＴに流れる電流を監視するためのセンス用端子を有している。スイッチ素子ＳＷｕ，ＳＷｖ，ＳＷｗ，ＳＷｘ，ＳＷｙ，ＳＷｚの各ソース・ドレイン間にそれぞれ還流ダイオードＤｉｕ，Ｄｉｖ，Ｄｉｗ，Ｄｉｘ，Ｄｉｙ，Ｄｉｚが接続されている。スイッチ素子ＳＷｕ，ＳＷｖ，ＳＷｗは上アーム側に配置され、スイッチ素子ＳＷｘ，ＳＷｙ，ＳＷｚは下アーム側に配置される。スイッチ素子ＳＷｕ，ＳＷｘはＵ相用、スイッチ素子ＳＷｖ，ＳＷｙはＶ相用、スイッチ素子ＳＷｗ，ＳＷｚはＷ相用である。【００５２】
ゲート駆動回路ＧＤｕ，ＧＤｘは、図１に示したような半導体装置１０のうち、それぞれ、スイッチ素子ＳＷｕ，ＳＷｘを制御・駆動する回路部である。ゲート駆動回路ＧＤｖ，ＧＤｙは、半導体装置１０のうち、それぞれ、スイッチ素子ＳＷｖ，ＳＷｙを制御・駆動する回路部である。ゲート駆動回路ＧＤｗ，ＧＤｚは、半導体装置１０のうち、それぞれ、スイッチ素子ＳＷｗ，ＳＷｚを制御・駆動する回路部である。なお、図示は省略しているが、各半導体装置１０には、図１に示したようなゲート駆動制御回路１１のうち上アーム側と下アーム側で共通の回路が付加されている。上アーム側スイッチ素子の一端（ドレインノード）ＰＴと下アーム側スイッチ素子の一端（ソースノード）ＮＴとの間には、直流電源５４とコンデンサＣ０が接続される。ドレインノードＰＴとソースノードＮＴとの間には電圧（ＶＰＰ）が印加されている。各ゲート駆動回路は、対応するスイッチ素子のオン・オフを適宜駆動し、これによって、直流信号となるＶＰＰからそれぞれ位相が異なる三相（Ｕ相、Ｖ相、Ｗ相）の交流信号を生成する。負荷回路５３は、この三相（Ｕ相、Ｖ相、Ｗ相）の交流信号によって適宜制御される。【００５３】
ここで、Ｕ相、Ｖ相、Ｗ相のそれぞれのハードスイッチング動作時の詳細動作は実施例１（図４等）と同様である。三相インバータ装置５２では、下アーム側のスイッチ素子ＳＷｘがオフの状態で上アーム側のスイッチ素子ＳＷｕがオン状態に遷移する。この時、スイッチ素子ＳＷｕ、ＳＷｘを駆動するゲート駆動回路やゲート制御回路において、それらがインバータの動作温度に影響を受け、スイッチ素子をオン・オフさせるタイミングがずれる可能性がある。この場合、三相インバータ装置５２の高電位側から低電位側に貫通電流が流れる恐れがあり、発熱等による損失の増加を招く可能性がある。しかしながら、実施例１によるゲート駆動制御回路１１及びゲート駆動回路１２Ｈ、１２Ｌは、デッドタイムを生成する主要な回路であるレベルシフト回路の遅延時間のバラツキが少ない。これにより、上下スイッチ素子のデッドタイムが確実に確保できる。言い換えれば信頼性が高く安定した電力変換動作が実現可能となる。特にこのような三相インバータ装置は、大電力で動作する場合が多く、デッドタイムマージン減少による貫通電流とそれによる損失増加した場合の損害も大きくなり得る。しかしながら本実施例の方式を用いれば、例えばＳｉＣ−ＭＯＳＦＥＴをインバータ装置に応用した際に得られる定常損失削減効果に加え、かつ、適切なデッドタイム最小化が実現できるため、インバータ装置の損失削減が可能になるなど有益な効果が得られる。【００５４】
図６は、図５の三相インバータ装置のスイッチ素子および還流ダイオードを実装したパワーモジュールの例を示している。パワーモジュールＰＭは、正側接続端子ＰＴと、負側接続端子ＮＴと、Ｕ相用上アームスイッチ群ＳＷＵ０，ＳＷＵ１と、Ｕ相用下アームスイッチ群ＳＷＸ０,ＳＷＸ１と、Ｕ相用上アーム還流ダイオードＤｉｕと、Ｕ相下アーム還流ダイオードＤｉｘと、を有する。パワーモジュールＰＭは、正側接続端子ＰＴとＵ相用上アームスイッチ群ＳＷＵ０，ＳＷＵ１のドレインパッドとＵ相用上アーム還流ダイオードＤｉｕのカソードが接続される上アームドレイン端子ＵＤを有する。パワーモジュールＰＭは、Ｕ相用上アームスイッチ群ＳＷＵ０，ＳＷＵ１のソースパッドとＵ相用上アーム還流ダイオードＤｉｕのアノードが接続される上アームソース端子ＵＳを有する。パワーモジュールＰＭは、Ｕ相用下アームスイッチ群ＳＷＸ０,ＳＷＸ１のドレインパッドとＵ相下アーム還流ダイオードＤｉｘのカソードが接続される下アームドレイン端子ＸＤを有する。パワーモジュールＰＭは、Ｕ相用下アームスイッチ群ＳＷＸ０,ＳＷＸ１のソースパッドとＵ相下アーム還流ダイオードＤｉｘのアノードが接続される下アームソース端子ＸＳを有する。パワーモジュールＰＭは、上アームソース端子ＵＳと下アームドレイン端子ＸＤを接続する接続端子ＭＵを有する。パワーモジュールＰＭは、ゲート制御端子ＧＳＩＧ０，ＧＳＩＧ１と、センス制御端子ＳＥＳＩＧ０，ＳＥＳＩＧ１と，Ｕ相出力端子Ｕと，Ｖ相出力端子Ｖと，Ｗ相出力端子Ｗを有する。ゲート制御端子ＧＳＩＧ０，ＧＳＩＧ１は、Ｕ相用上アームスイッチ群ＳＷＵ０，ＳＷＵ１およびＵ相用下アームスイッチ群ＳＷＸ０,ＳＷＸ１のゲートパッドと接続される。センス制御端子ＳＥＳＩＧ０，ＳＥＳＩＧ１は、Ｕ相用上アームスイッチ群ＳＷＵ０，ＳＷＵ１のセンスパッドと接続される。Ｕ相出力端子Ｕは下アームドレイン端子ＸＤと接続される。なおＶ相、Ｗ相に関する各素子や端子の説明記号は、Ｕ相の構造と同じである点、図面が煩雑になる点を考慮して説明を省略した。【００５５】
図６では、上下アームの各スイッチ素子を４つ並列接続した構成を示している。また４つのスイッチ素子を二つずつに分割した例を示している。このためゲート制御端子とセンス制御端子はＵ相上アームで二つずつ、Ｕ相下アームで二つずつとなる。スイッチ素子二つに一つの制御端子を配置するか、スイッチ素子一つに一つの制御端子を配置するかは、実装する形態によって適宜選択すればよい。例えば図６の場合では、一般的なパワーモジュールＰＭに実装するため、制御端子を多数配置すると駆動回路基板からの配線数が増加してシステム実装面積を増加させてしまう点、また４つのスイッチ素子を二つずつ左右対称に配置して、制御端子をそれぞれ配置すれば、配線寄生インピーダンスのずれも比較的小さく抑えられる点を鑑み、図のような構成とした。もちろんＵ相上アームのスイッチ素子が８個になった場合においても、それを４分割制御するか、８分割制御するかは、その実装形態を鑑み最適な分割制御を選択すればよい。このように本実施例は、パワーモジュールＰＭの面積増加を最小限に抑えつつ、複数スイッチ素子の駆動タイミングを適宜調整でき、電力変換回路の損失増加を抑えることが可能となる。また実施例１に示したゲート駆動回路及びゲート制御回路を用いれば、実施例１及び実施例２において説明した効果が得られることは言うまでもない。
【実施例３】
【００５６】
図７は、実施例３に係る電力変換装置の構成を示す概略図である。電力変換装置であるＡＣ／ＤＣ電源装置７１は、実施例１のゲート駆動回路及びゲート駆動制御回路を用いたインバータ装置（ＤＣＡＣ）７２と、交流入力（例えばＡＣ  ２００Ｖ）をラインフィルタ（ＬＩＮＦＩＬ）７３にてノイズを除去し、整流回路（例えばダイオードブリッジおよび出力コンデンサ）（ＲＣＴ）７４を介してＡＣ電圧をＤＣ電圧に変換（ＡＣ／ＤＣ）する。次いで、昇圧回路（ＰＦＣ）７５にてＤＣレベルを例えば約４００Ｖまで昇圧する。ここで、昇圧回路７５は、コイルＬ、チョッパーダイオードＤｉ、メインスイッチ素子Ｑ１（２並列）、メインスイッチ用駆動回路ＧＤＲ、安定化コンデンサＣ１で構成される。なお昇圧回路７５の制御方法は一般的な制御方法のためここでは説明を省略する。【００５７】
続いて、昇圧回路７５からの約４００ＶのＤＣレベルをインバータ装置７２にてＡＣレベルに変換し、トランスＴＲにてＡＣ／ＡＣ変換（例えばＡＣ４００Ｖ→ＡＣ１０Ｖ）する。そして、トランスＴＲの二次コイル側から得られるＡＣ信号を、ＡＣ／ＤＣ変換回路（ＡＣＤＣ）７６にて例えばＤＣ１０Ｖ、ＤＣ１００Ａ等に変換して出力する。ここで、インバータ装置７２は、例えば、４個のスイッチ素子Ｑ２，Ｑ３，Ｑ４，Ｑ５およびそのゲート駆動制御回路（ＧＤＣＴＬ）７７からなる所謂フルブリッジ回路で構成される。なお特に図示しなかったが、スイッチ素子Ｑ２からＱ５のそれぞれは複数個のチップを並列接続した構成としてもよい。このような構成例において、インバータ装置７２のゲート駆動制御回路７７に実施例１の方式（ゲート駆動回路１２及びゲート駆動制御回路１１）を適用することで、低損失な電源装置を実現することが可能になる。
【実施例４】
【００５８】
図８Ａ、図８Ｂは、実施例４に係るＳｉＣ−ＭＯＳＦＥＴの概略構成を示す図である。図８Ａは、ＳｉＣ−ＭＯＳＦＥＴの概略構成を示す平面図であり、図８Ｂは、図８ＡにおけるＡ−Ａ’間の概略構成を示す断面図である。ＳｉＣ−ＭＯＳＦＥＴ８１は、実施例２および実施例３の電力変換装置に用いられるスイッチ素子を構成する。図８Ａに示すように、アクティブ素子領域ＡＣＴの外側にソースパッドＳＰの端辺（端部）が位置し、ソースパッドＳＰの端辺の外側にターミネーション領域ＴＭの端辺（端部）が位置する。言い換えると、ターミネーション領域ＴＭの内側とアクティブ素子領域ＡＣＴの外側との間にセンスパッドＳＥＰの端辺（端部）が位置する。ゲートパッドＧＰ、およびソースパッドＳＰは、ソースパッドＳＰの外側とターミネーション領域ＴＭの内側との間に位置する。図８Ａでは、ゲートパッドＧＰの位置を自由に配置できるため、後述する図１０Ａに示すような実装形態に適用する場合において、ワイヤボンディングの長さを短くすることができる。【００５９】
また、図８Ｂに示すように、ＳｉＣ−ＭＯＳＦＥＴ８１は、ＳｉＣ基板ＳＵＢと、ＳｉＣ基板ＳＵＢ上に形成されたドリフト層ＤＦＴと、ドリフト層ＤＦＴの中に形成されたｐ型のベース層８３と、ｐ型のベース層８３の中に形成されたｎ＋型のソース層８４と、ドリフト層ＤＦＴの中に形成されたターミネーション領域ＴＭを有する。ＳｉＣ−ＭＯＳＦＥＴ８１は、ドリフト層ＤＦＴとｐ型のベース層８３とｎ＋型のソース層８４の上に形成されたゲート絶縁膜Ｔｏｘと、ゲート絶縁膜Ｔｏｘ上に形成されたゲート電極ＧＰｍと、ゲート電極ＧＰｍ等の上に形成された層間絶縁膜Ｌａｙ１を有する。ＳｉＣ−ＭＯＳＦＥＴ８１は、層間絶縁膜Ｌａｙ１の上に形成されたソースパッドＳＰと、層間絶縁膜Ｌａｙ１とソースパッドＳＰの上に形成されたシリコン酸化膜（ＳｉＯ２）８２と、ＳｉＣ基板ＳＵＢの裏面側形成されたドレイン電極ＤＲｍを有する。アクティブ素子領域ＡＣＴ内では、ＳｉＣＭＯＳからなる複数の要素トランジスタが形成され、これらが並列に接続されて１個のスイッチ素子となる。すなわち、複数のソース層８４は、図示しない領域でソースパッドＳＰに共通に接続され、複数のゲート電極ＧＰｍも図示しない領域で図８ＡのゲートパッドＧＰに共通に接続される。図８Ｂでは、ターミネーション領域ＴＭをアクティブ素子領域ＡＣＴの周辺に配置することで、チップ内にアクティブ素子領域ＡＣＴを十分に確保でき、オン電流を大きくとることができる、すなわちオン抵抗を小さくできる利点がある。【００６０】
＜変形例＞
図９Ａ、図９Ｂは、ＳｉＣ−ＭＯＳＦＥＴの断面構造を示す図である。図９Ａは、図８Ｂにおけるアクティブ素子領域内の各要素トランジスタの構成例を示す断面図であり、図９Ｂは、図９Ａの変形例を示す断面図である。まず、図９Ｂでは、トレンチ構造を有する１個の縦型ＳｉＣ−ＭＯＳＦＥＴ８１Ａが示されている。ソース電極ＳＰｍに接続されたｎ＋型の領域となるソース層８４は、ｐ型の領域となるベース層８３内に形成されるチャネルを介してドリフト層ＤＦＴに接続される。ドリフト層ＤＦＴは、例えばｎ−型の領域であり、耐圧を確保する役目を担う。ＳｉＣ基板ＳＵＢは、例えばｎ＋型の領域であり、ＳｉＣ基板ＳＵＢにドレイン電極ＤＲｍが接続される。【００６１】
このようなトレンチ構造の場合、ベース層８３で挟まれたｎ型半導体領域である所謂ＪＦＥＴ領域が存在しないため、ＳｉＣ−ＭＯＳＦＥＴ全体のオン抵抗が下げられるという利点がある。言い換えれば、実施例１による半導体装置（ゲート駆動回路およびゲートドライバ制御回路）と組み合わせて利用することで、より損失の少ない電力変換システムが実現できる。ＳｉＣ−ＭＯＳＦＥＴ８１Ａは、実施例２および実施例３の電力変換装置に用いられるスイッチ素子を構成するようにしてもよい。【００６２】
一方、図９Ａでは、トレンチ構造を有さない、所謂ＤＭＯＳ（Double Diffusion Metal Oxide Semiconductor）タイプのＳｉＣ−ＭＯＳＦＥＴ８１が示されている。この場合、素子構造が簡素でありトレンチ構造タイプのＳｉＣ−ＭＯＳＦＥＴ８１Ａに比べて製造コストが低くできるという利点がある。【００６３】
図１０Ａ、図１０Ｂは、実施例４に係るＳｉＣ−ＭＯＳＦＥＴをパッケージに実装した図である。図１０Ａは、平面図であり、図１０Ｂは、図１０Ａのａ−ａ’間の断面図である。図１０Ａおよび図１０Ｂの例では、パッケージ内の金属板ＰＬＴ上にＳｉＣ−ＭＯＳＦＥＴ８１（８１Ａ）を搭載している。ＳｉＣ−ＭＯＳＦＥＴ８１（８１Ａ）のドレイン電極ＤＲｍは金属板ＰＬＴを経由してドレイン端子ＤＴに接続され、ソースパッドＳＰはソース端子ＳＴに、ゲートパッドＧＰはゲート端子ＧＴに、それぞれボンディングワイヤＷｓｍ，Ｗｇｍ等を用いて接続される。ＳｉＣ−ＭＯＳＦＥＴ８１（８１Ａ）およびボンディングワイヤＷｓｍ，Ｗｇｍ等は樹脂８３で封止される。なお、図１０Ｂでは、便宜上、ａ−ａ’がＷｇｍに沿うと共に、ＤＴにも沿うものと仮定して図示を行っている。【００６４】
このようなチップの配置と接続構成とすることで、ＳｉＣ−ＭＯＳＦＥＴ８１（８１Ａ）のゲートパッドＧＰに接続されているボンディングワイヤＷｇｍの長さ、ソースパッドＳＰに接続されているボンディングワイヤＷｓｍの長さを短くできる。すなわちボンディングワイヤの寄生インダクタンスやワイヤによる寄生抵抗（オン抵抗成分）を小さくできる。このためスイッチング時のノイズを小さく抑えることができ、過剰な電位がＳｉＣ−ＭＯＳＦＥＴ８１（８１Ａ）にバイアスされないようにできる。さらに、本実施例ではチップを平面的に配置するため、ＳｉＣ−ＭＯＳＦＥＴ８１（８１Ａ）のチップ面積を自由に設計できる。このため低オン抵抗の設計やオン電流密度の設計も容易となり、より多様な仕様のパワー半導体チップが実現できる。【００６５】
以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。【００６６】
例えば図５においては、スイッチ素子と還流ダイオードを論理的に一つのスイッチとしてインバータ装置を構築した例を示したが、外付けのダイオード（例えばＳｉＣショットキーダイオード）を還流用に利用せず、ＳｉＣ−ＭＯＳＦＥＴだけで構成してもよい。この場合、通常だと還流電流がＳｉＣ−ＭＯＳＦＥＴの内蔵ダイオードを流れるが、実施例１のゲート駆動回路及びゲート制御回路を用いれば、デッドタイムが最小化できるので、内蔵ダイオードに流れる還流電流の総合計時間が短くできる。還流電流がＳｉＣ−ＭＯＳＦＥＴの内蔵ダイオードを流れる時間が短くできるため、ＳｉＣ−ＭＯＳＦＥＴの長期信頼性を改善し、ＳｉＣ−ＭＯＳＦＥＴのスイッチ素子としての寿命を長くでき、電力変換装置の高信頼化が実現できるとい利点も得られる。【００６７】
また、各スイッチ素子は、シリコン（Ｓｉ）、シリコンカーバイド（ＳｉＣ）に限らず、ガリウムナイトライド（ＧａＮ）等の化合物デバイスを用いてもよい。化合物材料をインバータ装置等のスイッチ素子として用いた場合、実施例１の半導体装置と組み合わせて利用することでインバータ装置の損失を低減できることは言うまでもない。また、実施例１の半導体装置を用いた電力変換装置は、様々な用途の電力システムに適用して同様の効果が得られることは言うまでもない。代表的には、エアコンのインバータ装置、サーバー電源のＤＣ／ＤＣコンバータ、太陽光発電システムのパワーコンディショナー、ハイブリッド車・電気自動車のインバータ装置などが挙げられる。
【符号の説明】
【００６８】
１Ｈ・・・ハイ側シュミットトリガ回路
１Ｌ・・・ロウ側シュミットトリガ回路
２Ｈ・・・ハイ側レベルシフト回路
２Ｌ・・・ロウ側レベルシフト回路
３・・・ワンショットパルス発生回路
４Ｈ・・・ハイ側高電圧レベルシフト回路
４Ｌ・・・ロウ側高電圧レベルシフト回路
５Ｈ・・・ハイ側パルスフィルタ
５Ｌ・・・ロウ側パルスフィルタ
６Ｈ・・・ハイ側ＲＳラッチ回路
６Ｌ・・・ロウ側ＲＳラッチ回路
７・・・遅延回路
８Ｈ・・・ハイ側電圧検出保護回路
８Ｌ・・・ロウ側電圧検出保護回路
９・・・論理積回路
１０・・・半導体装置
１１・・・ゲート駆動制御回路
１２Ｈ・・・上アーム用ゲート駆動回路
１２Ｌ・・・下アーム用ゲート駆動回路
１０１・・・電力変換装置
１０４Ｈ・・・第１レベルシフト回路
１０４Ｌ・・・第２レベルシフト回路
１０７・・・遅延回路
１１０・・・半導体装置
１１２Ｈ・・・第１駆動回路
１１２Ｌ・・・第２駆動回路
ＳＷ１・・・第１スイッチ素子
ＳＷ２・・・第２スイッチ素子
【図１】
2015015623.tif 000003
【図２】
2015015623.tif 000004
【図３】
2015015623.tif 000005
【図４】
2015015623.tif 000006
【図５】
2015015623.tif 000007
【図６】
2015015623.tif 000008
【図７】
2015015623.tif 000009
【図８Ａ】
2015015623.tif 000010
【図８Ｂ】
2015015623.tif 000011
【図９Ａ】
2015015623.tif 000012
【図９Ｂ】
2015015623.tif 000013
【図１０Ａ】
2015015623.tif 000014
【図１０Ｂ】
2015015623.tif 000015
【図１１】
2015015623.tif 000016
【手続補正書】
【提出日】平成28年1月20日(2016.1.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１電源電圧にドレインが接続される第１スイッチ素子と第２電源電圧にソースが接続される第２スイッチ素子を有し、前記第１スイッチ素子のソースと前記第２スイッチ素子のドレインが電気的に接続される電力変換装置に用いられる半導体装置であって、
前記第１スイッチ素子を駆動する第１駆動回路と、
前記第２スイッチ素子を駆動する第２駆動回路と、
第１レベルシフト回路と、
第２レベルシフト回路と、
を具備し、
前記第１駆動回路は、前記第１スイッチ素子のソース電位を基準として所定の電位だけ高電位の第３電源電圧と、前記ソース電位と、に接続され、
前記第２駆動回路は、前記第２電源電圧を基準として所定の電位だけ高電位の第４電源電圧と、前記第２電源電圧と、に接続され、
前記第１レベルシフト回路は、入力される信号の電圧レベルを前記第１駆動回路のために変換して出力するようにされ、
前記第２レベルシフト回路は、入力される信号の電圧レベルを前記第２駆動回路のために変換して出力するようにされ、
前記第１レベルシフト回路及び前記第２レベルシフト回路に入力される電源電位は、前記第３電源電圧と前記第２電源電圧である、
半導体装置。
【請求項２】
請求項１において、
デッドタイムを微調整するための遅延回路を含む、
半導体装置。
【請求項３】
請求項２において、
前記遅延回路は前記第２レベルシフト回路と前記第２駆動回路との間に配置される、
半導体装置。
【請求項４】
請求項２において、
前記遅延回路は複数の遅延時間を生成する回路を有し、外部入力信号を用いて前記複数の遅延時間を選択するようにされる、
半導体装置。
【請求項５】
第１電源電圧にドレインが接続される第１スイッチ素子と、
第２電源電圧にソースが接続される第２スイッチ素子と、
半導体装置と、
を具備し、
前記第１スイッチ素子とのソースと前記第２スイッチ素子のドレインが電気的に接続され、
前記半導体装置は、前記第１スイッチ素子を駆動する第１駆動回路と、前記第２スイッチ素子を駆動する第２駆動回路と、第１レベルシフト回路と、第２レベルシフト回路と、デッドタイムを微調整するための遅延回路と、を有し、
前記第１駆動回路は、前記第１スイッチ素子のソース電位を基準として所定の電位だけ高電位の第３電源電圧と、前記ソース電位と、に接続され、
前記第２駆動回路は、前記第２電源電圧を基準として所定の電位だけ高電位の第４電源電圧が接続され、
前記第１レベルシフト回路は、入力される信号の電圧レベルを前記第１駆動回路のために変換して出力するようにされ、
前記第２レベルシフト回路は、入力される信号の電圧レベルを前記第２駆動回路のために変換して出力するようにされ、
前記第１レベルシフト回路及び前記第２レベルシフト回路に入力される電源電位は、前記第３電源電圧と前記第２電源電圧である、
電力変換装置。
【請求項６】
請求項５において、
前記遅延回路は前記第２レベルシフト回路と前記第２駆動回路との間に配置される、
電力変換装置。
【請求項７】
請求項５において、
前記遅延回路は複数の遅延時間を生成する回路を有し、外部入力信号を用いて前記複数の遅延時間を選択するようにされる、
電力変換装置。
【請求項８】
請求項５において、
前記第１スイッチング素子および第２スイッチング素子のそれぞれと並列接続された第１の還流ダイオードおよび第２の還流ダイオードを有し、
前記第１および第２の還流ダイオードと前記第１スイッチング素子と第２スイッチング素子とを１つのパワーモジュールで構成するようにされる、
電力変換装置。
【請求項９】
請求項５において、
前記第１スイッチ素子及び前記第２スイッチ素子はシリコン、シリコンカーバイド、もしくはガリウムナイトライドである、
電力変換装置。
【請求項１０】
請求項９において、
前記第１スイッチ素子及び前記第２スイッチ素子は前記シリコンカーバイドを用いたＭＯＳＦＥＴであり、
前記電力変換装置は、前記第１スイッチ素子及び前記第２スイッチ素子の内蔵ダイオードを還流ダイオードとして用いるインバータ装置である、
電力変換装置。
【請求項１１】
第１電源電圧にドレインが接続される第１スイッチ素子と、
第２電源電圧にソースが接続される第２スイッチ素子と、
前記第１スイッチ素子を駆動する第１駆動回路と、
前記第２スイッチ素子を駆動する第２駆動回路と、
第１レベルシフト回路と、
第２レベルシフト回路と、
デッドタイムを微調整するための遅延回路と、
を具備し、
前記第１スイッチ素子のソースと前記第２スイッチ素子のドレインが電気的に接続され、
前記第１駆動回路は、前記第１スイッチ素子のソース電位を基準として所定の電位だけ高電位の第３電源電圧と、前記ソース電位とを用いて動作し、
前記第２駆動回路は、前記第２電源電圧を基準として所定の電位だけ高電位の第４電源電圧とを用いて動作し、
前記第１レベルシフト回路は、前記第１駆動回路のために電圧レベルを変換するようにされ、
前記第２レベルシフト回路は、前記第２駆動回路のために電圧レベルを変換するようにされ、
前記第１レベルシフト回路及び前記第２レベルシフト回路に入力される電源電位は、前記第３電源電圧と前記第２電源電圧であり、
前記第１レベルシフト回路及び前記第２レベルシフト回路に制御信号が入力されることで、前記第２電源電圧と前記第３電源電圧を用いて、前記第１駆動回路及び前記第２駆動回路の動作電圧を生成する、
電力変換装置。
【請求項１２】
請求項１１において、
前記遅延回路は前記第２レベルシフト回路と前記第２駆動回路との間に配置される、
電力変換装置。
【請求項１３】
請求項１１において、
前記遅延回路は複数の遅延時間を生成する手段を有し、外部入力信号を用いて前記複数の遅延時間を選択するようにされる、
電力変換装置。
【請求項１４】
請求項１１において、
前記第１スイッチング素子に並列接続された第１の還流ダイオードと、前記第２スイッチング素子に並列接続された第２の還流ダイオードと、を有する、
電力変換装置。
【請求項１５】
請求項１１において、
前記第１スイッチ素子及び前記第２スイッチ素子はシリコンカーバイドを用いたＭＯＳＦＥＴであり、
前記電力変換装置は、前記第１スイッチ素子及び前記第２スイッチ素子の内蔵ダイオードを還流ダイオードとして用いるインバータ装置である、
電力変換装置。
【国際調査報告】
2015015623.tif 000017
2015015623.tif 000018
2015015623.tif 000019
2015015623.tif 000020