(57)【要約】  本発明の一実施形態に係る素子収納用パッケージは、入出力端子が、交流信号が印加される電極端子および基準電位に設定される電極端子が貫通部における枠体に沿った一定方向に配列された外部接続部を有している。基準電位に設定される電極端子は、交流信号が印加される電極端子よりも外部接続部の側部に近い個所に位置している。外部接続部は、外部接続部の側部に形成された切欠き部と、切欠き部の内面に形成された、基準電位に設定される電極端子に電気的に接続された導体層とを有している。
2015012405.tif 000002
【特許請求の範囲】
【請求項１】
上面に素子実装領域を有する基板と、前記基板の前記上面に前記素子実装領域を取り囲むように配置された、一部に内側および外側の間を貫通した貫通部を有する枠体と、順次積層された第１絶縁層、第２絶縁層および第３絶縁層を有し、前記貫通部を通って前記枠体の内側および外側にそれぞれ延在部が位置した入出力端子とを備え、
前記第１絶縁層は前記第２絶縁層および前記第３絶縁層に比べて前記枠体の外側に長く延在しているとともに、前記第２絶縁層は前記第３絶縁層に比べて前記枠体の外側に長く延在しており、
前記入出力端子は、交流信号が印加される電極端子および基準電位に設定される電極端子が前記貫通部における前記枠体に沿った一定方向に配列された外部接続部を有しており、
前記基準電位に設定される電極端子は、前記交流信号が印加される電極端子よりも前記外部接続部の側部に近い個所に位置しているとともに、
前記外部接続部は、前記外部接続部の側部に形成された切欠き部と、前記切欠き部の内面に形成された、前記基準電位に設定される電極端子に電気的に接続された導体層とを有していることを特徴とする素子収納用パッケージ。
【請求項２】
請求項１に記載の素子収納用パッケージであって、
前記切欠き部は、前記外部接続部における前記一定方向の両端側に位置する両側部にそれぞれ形成されていることを特徴とする素子収納用パッケージ。
【請求項３】
請求項１または請求項２に記載の素子収納用パッケージであって、
前記切欠き部は、前記第１絶縁層における前記一定方向の一端側に位置する側部および前記第２絶縁層における前記一定方向の一端側に位置する側部に形成されていることを特徴とする素子収納用パッケージ。
【請求項４】
請求項１ないし請求項３のいずれかに記載の素子収納用パッケージであって、
前記切欠き部は、前記外部接続部の上部から前記外部接続部の側部にかけて形成されていることを特徴とする素子収納用パッケージ。
【請求項５】
請求項１ないし請求項４のいずれかに記載の素子収納用パッケージと、
前記素子収納用パッケージの前記素子実装領域に実装された素子と、
前記素子収納用パッケージの前記入出力端子に電気的に接続された外部回路基板とを備え、
前記外部回路基板は、第１接合部材を介して前記外部接続部の前記電極端子に接続され、第２接合部材を介して前記切欠き部の前記導体層に接続されていることを特徴とする実装構造体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、素子を収納するための素子収納用パッケージ、およびこの素子収納用パッケージに素子を収納した実装構造体に関する。
【背景技術】
【０００２】
近年、機器の小型化とともに、ＩＣ、発光ダイオード、圧電素子または水晶振動子等の素子を実装することが可能な小型の素子収納用パッケージ、およびこれに素子を実装した実装構造体が開発されている（例えば、特開平１０−２０００４２号公報参照）。なお、実装構造体は、素子収納用パッケージと、素子収納用パッケージに実装された素子とを備えており、この素子収納用パッケージには、外部回路基板が接続される。【０００３】
このような素子収納用パッケージでは、基板と、基板の上面に配置された、一部に内側および外側の間を貫通した貫通部を有する枠体と、貫通部を通って枠体の内側および外側にそれぞれ延在部が位置した入出力端子とを備えている。この入出力端子は、セラミックスなどからなる絶縁層および絶縁層上に配置された電極端子を有している。【０００４】
また、この入出力端子にはフレキシブル回路基板などの外部回路基板が接続される場合がある。この外部回路基板は、導電性の接合部材を介して電極端子に接合され、入出力端子に電気的に接続されることで、素子および外部回路基板の間で電気信号を伝送する。【０００５】
近年、素子収納用パッケージに実装される素子の高性能化に伴い、入出力端子に配置される電極端子の数が増加する傾向にあるため、入出力端子の表面積において入出力端子および外部回路基板を接合する接続箇所が増える。そして、電極端子と外部回路基板を接続する単位面積当たりの接続箇所が増加し、接合箇所に熱による応力が加わりやすくなっている。【０００６】
この応力が繰り返し加わることで接合部材にクラックが発生し、入出力端子および外部回路基板の接合強度が低下し、外部回路基板が入出力端子から剥がれてしまい、入出力端子および外部回路基板の接続信頼性が低下する可能性がある。【０００７】
本発明の目的は、外部回路基板が入出力端子から剥がれることを低減し、入出力端子および外部回路基板の接続信頼性の低下を抑制できる実装構造体を提供することにある。さらには、電気特性を向上させることが可能な素子収納用パッケージを提供することにある。
【発明の概要】
【０００８】
本発明の一実施形態に係る素子収納用パッケージは、上面に素子実装領域を有する基板と、基板の前記上面に素子実装領域を取り囲むように配置された、一部に内側および外側の間を貫通した貫通部を有する枠体と、順次積層された第１絶縁層、第２絶縁層および第３絶縁層を有し、貫通部を通って枠体の内側および外側にそれぞれ延在部が位置した入出力端子とを備えている。第１絶縁層は、第２絶縁層および第３絶縁層に比べて枠体の外側に長く延在しているとともに、第２絶縁層は、第３絶縁層に比べて枠体の外側に長く延在している。入出力端子は、交流信号が印加される電極端子および基準電位に設定される電極端子が貫通部における枠体に沿った一定方向に配列された外部接続部を有している。基準電位に設定される電極端子は、交流信号が印加される電極端子よりも外部接続部の側部に近い個所に位置している。外部接続部は、外部接続部の側部に形成された切欠き部と、切欠き部の内面に形成された、基準電位に設定される電極端子に電気的に接続された導体層とを有している。
【０００９】
また、本発明の一実施形態に係る実装構造体は、上記素子収納用パッケージと、素子収納用パッケージの素子実装領域に実装された素子と、素子収納用パッケージの入出力端子に電気的に接続された外部回路基板とを備えている。外部回路基板は、導電性の接合部材を介して外部接続部の電極端子と導体層に接続されていることを特徴とする。
【図面の簡単な説明】
【００１０】
【図１】本発明の一実施形態に係る実装構造体を示す斜視図である。
【図２】図１の実装構造体であって、蓋体および外部回路基板を外した状態での分解斜視図である。
【図３】図１の実装構造体であって、蓋体および外部回路基板を外した状態での斜視図である。
【図４】図３の実装構造体の平面図である。
【図５】図４の実装構造体の側面図である。
【図６】外部接続部および外部接続基板の接続部分を示した平面図である。
【図７】図６のＩ−Ｉ線に沿った断面図である。
【図８】図６のII−II線に沿った断面図である。
【図９】本発明の他の実施形態に係る実装構造体を示す斜視図である。
【図１０】図９の実装構造体であって、蓋体および外部回路基板を外した状態での分解斜視図である。
【図１１】本発明の他の実施形態に係る実装構造体を示す斜視図である。
【図１２】本発明の他の実施形態に係る実装構造体を示す斜視図である。
【図１３】本発明の他の実施形態に係る実装構造体を示す斜視図である。
【図１４】図１３の実装構造体であって、外部回路基板を外した状態で、基板の下面側から観察した平面図である。
【図１５】図１３の実装構造体の側面図である。
【図１６】シミュレーション結果を示すグラフである。
【発明を実施するための形態】
【００１１】
［実装構造体］
本発明の一実施形態に係る実装構造体１について、図１〜図８を参照しながら説明する。実装構造体１は、素子２と、素子収納用パッケージ３および外部回路基板４とを備えている。
【００１２】
図２に示すように、素子２は基板31の上面31ａに配置される。また、素子２は台座２ａを介して素子実装領域31ｂ上に実装されている。台座２ａは、素子収納用パッケージ３の内部の素子実装領域31ｂに重なるように配置されている。台座２ａは、素子２を実装するものであって、素子２の高さ位置を調整することができる。台座２ａは、絶縁材料からなり、台座２ａの上面には素子２に電気的に接続される電気配線が形成されている。
【００１３】
素子２は、例えば、半導体素子、トランジスタ、ダイオードまたはサイリスタ等の能動素子、あるいは抵抗器、コンデンサ、太陽電池、圧電素子、水晶振動子またはセラミック発振子等の受動素子が挙げられる。実装構造体１は、高耐電圧化、大電流化または高速・高周波化に対応している素子２を実装して機能させることに適している。なお、本実施形態では、素子２の一例として半導体素子を採用している。
【００１４】
素子収納用パッケージ３は、素子２を保護する機能を有する。図２に示すように、素子収納用パッケージ３は、素子２を収納している。また、素子収納用パッケージ３は、基板31と、枠体32と、入出力端子33と、シールリング34とを備える。
【００１５】
基板31は素子２を支持する機能を有する。図３および図４に示すように、基板31は、上面31ａを有している。また、基板31の上面31ａは、素子２または台座２ａを搭載するための素子実装領域31ｂを有している。基板31は、１枚の金属板または複数の金属板を積層させた積層体からなる。
【００１６】
基板31の材料としては、例えば銅、鉄、タングステン、モリブデン、ニッケルまたはコバルトなどの金属、これらの金属を含んだ合金、セラミックス、ガラスあるいは樹脂等が挙げられる。なお、基板31の材料に金属材料を採用すれば、基板31を介して素子２から発生した熱を放熱できるので、素子収納用パッケージ３の放熱性が向上する。なお、基板31の熱伝導率は、例えば１５Ｗ／（ｍ・Ｋ）〜４５０Ｗ／（ｍ・Ｋ）の範囲に設定できる。基板31の熱膨張係数は、例えば３×１０−６／Ｋ〜２８×１０−６／Ｋの範囲に設定できる。
【００１７】
枠体32は、素子実装領域31ｂを取り囲むように基板31の上面31ａに配置されている。なお、枠体32は、基板31の上面31ａにろう材などによって接合されている。また、枠体32の側部321には、枠体32の内側および外側の間を貫通する、複数（２個）の貫通部Ｔが形成されている。一方の貫通部Ｔには入出力端子33が挿通されており、他方の貫通部Ｔには、光ファイバからの光を枠体32の内側まで通す筒状部材Ｒが挿通されている。
【００１８】
枠体32の材料は、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金が挙げられる。なお、枠体32の熱伝導率は、例えば１５Ｗ／（ｍ・Ｋ）〜４５０Ｗ／（ｍ・Ｋ）の範囲に設定されている。枠体32の熱膨張係数は、例えば３×１０−６／Ｋ〜２８×１０−６／Ｋの範囲に設定できる。
【００１９】
入出力端子33は、枠体32とともにパッケージの一部を構成しつつ枠体32の内側および外側を電気的に接続する機能を有する。入出力端子33は枠体32の貫通部Ｔに挿通されている。図４に示すように、入出力端子33の一部である延在部は枠体32の外側に位置しているとともに、入出力端子33の他の一部である延在部は枠体32の内側に位置している。枠体32の外側に位置している入出力端子33の延在部は、外部回路基板４が接合される外部接続部33Ａである。
【００２０】
入出力端子33は、図３および図５に示すように、順次積層された第１絶縁層331と、第２絶縁層332と、第３絶縁層333とを有する。すなわち、第１絶縁層331の上面には第２絶縁層332が配置されており、この第２絶縁層332の上面には第３絶縁層333が配置されている。なお、図３および図５に示された一点鎖線は、第１絶縁層331、第２絶縁層332および第３絶縁層333を区切る仮想線である（図１１〜図１３および図１５についても同様である）。
【００２１】
第１絶縁層331は、第２絶縁層332および第３絶縁層333に比べて枠体32の外側に長く延在している。すなわち、第１絶縁層331は第２絶縁層332および第３絶縁層333に重ならない部分を有している。また、第２絶縁層332は、第３絶縁層333に比べて枠体32の外側に長く延在している。すなわち、第２絶縁層332は第３絶縁層333に重ならない部分を有している。
【００２２】
第１絶縁層331、第２絶縁層332および第３絶縁層333は、絶縁材料で形成され、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミックス等のセラミック材料で形成される。なお、セラミック材料から構成された第１絶縁層331、第２絶縁層332および第３絶縁層333の熱膨張係数は、例えば３×１０−６／Ｋ以上８×１０−６／Ｋ以下である。
【００２３】
また、図２〜図４に示すように、入出力端子33は、外部回路基板４が接続される外部接続部33Ａを有している。外部接続部33Ａは、延在部として入出力端子33における枠体32の外側に位置している部位である。
【００２４】
外部接続部33Ａは、導電性の接合部材Ｂを介して外部回路基板４に接続されている。また、外部接続部33Ａは、第１絶縁層331における第２絶縁層332および第３絶縁層333に重ならない部分に位置する第１接続部33ａと、第２絶縁層332における第３絶縁層333に重ならない部分に位置する第２接続部33ｂとを含んでいる。図３〜図５に示すように、第２接続部33ｂの高さ位置が第１接続部33ａの高さ位置に比べて高くなっている。なお、接合部材Ｂは、外部回路基板４と外部接続部33Ａの電極端子334を接続するのが第１接合部材であって、外部回路基板４と切欠き部Ｃの導体層Ｃ１を接続するのが第２接合部材とする。
【００２５】
また、外部接続部33Ａの上面には、複数の電極端子334が一定方向に配列されている。具体的には、複数の電極端子334のうち一部の電極端子334は、第１接続部33ａの上面に第１絶縁層331の端に沿って配列している。また、他の一部の電極端子334は、第２接続部33ｂの上面に第２絶縁層332の端に沿って配列している。複数の電極端子334は、交流信号が印加される電極端子および基準電位に設定される電極端子であって、貫通部Ｔにおける枠体32に沿った一定方向に配列されている。
【００２６】
本実施形態では、第２接続部33ｂに位置する複数の電極端子334には直流信号が印加される。一方、第１接続部33ａに位置する複数の電極端子334は、交流信号が印加される複数の電極端子334および基準電位に設定された複数の電極端子334を有している。なお、基準電位とは、基準となる電位であって、例えばグランド（接地）電位をいう。
【００２７】
本実施形態の第１接続部33ａでは、交流信号を印加される電極端子334および基準電位に設定される電極端子334が交互に配列している。また、第１接続部33ａの両側部に位置する電極端子334（切欠き部Ｃに隣接する電極端子334）は基準電位に設定されている。なお、交流信号が印加される電極端子334および基準電位に設定される電極端子334の配列は、上記に限定されない。
【００２８】
入出力端子33では、交流信号が印加される電極端子334に隣接し、基準電位に設定された電極端子334を配置することで、コプレーナ線路が構成される。これによって、電極端子334に印加される高周波の交流信号を所定のインピーダンス値に整合させやすくなり、高周波の交流信号に発生する伝送損失、即ち、挿入損失や反射損失を抑制して、高周波信号を効率良く入出力させることができる。
【００２９】
なお、電極端子334に印加される信号は、上記に限られず、製品設計に合わせて適宜変更してもよい。例えば、第２接続部33ｂに位置する複数の電極端子334に交流信号を印加してもよいし、第１接続部33ａに位置する複数の電極端子334に直流信号を印加してもよい。また、電極端子334の数についても上記に限られず、製品設計に合わせて適宜変更してもよい。
【００３０】
また、本実施形態では、第１接続部33ａの上面に複数の電極端子334が配列されているが、これには限定されない。すなわち、第１接続部33ａの下面に複数の電極端子334を配置してもよいし、また、第１接続部33ａの上面および下面の両方に複数の電極端子334を配置してもよい。電極端子334の材料は、例えば、タングステン、モリブデンまたはマンガン等の高融点金属材料からなる。なお、電極端子334の表面にニッケルまたは金等のメッキ層を形成してもよい。
【００３１】
なお、図４に示すように、枠体32の内側における入出力端子33の上面にも、複数の電極端子334が配置されている。具体的には、枠体32の内側における第１絶縁層331の上面および第２絶縁層332の上面に、複数の電極端子334が配置されている。枠体32の内側に位置する電極端子334および枠体32の外側（外部接続部33Ａ）に位置する電極端子334は、電気的に接続されている。また、枠体32の内側に位置する電極端子334は、ボンディングワイヤなどで素子２や台座２ａに接続される。
【００３２】
また、外部接続部33Ａは、一定方向（電極端子334の配列方向）の端に位置する側部に切欠き部Ｃが形成されている。つまり、切欠き部Ｃは、外部接続部33Ａにおける貫通部Ｔに沿った一定方向の両端側に位置する両側部に形成されている。より具体的には、外部接続部33Ａにおける第１接続部33ａの側部に切欠き部Ｃが形成されている。また、本実施形態の切欠き部Ｃは、電極端子334の配列方向に位置する両側部に形成されている。なお、本実施形態では、切欠き部Ｃが第１接続部33ａの側部に形成されているが、これには限られず、第２接続部33ｂの側部に形成されていてもよい。また、切欠き部Ｃは第１接続部33ａの側部および第２接続部33ｂの側部の両方に形成されていてもよい。つまり、切欠き部Ｃは、第１絶縁層331における貫通部Ｔにおける枠体32に沿った一定方向の一端側に位置する側部、第２絶縁層332における貫通部Ｔにおける枠体32に沿った一定方向の一端側に位置する側部に形成されている。
【００３３】
切欠き部Ｃは、外部接続部33Ａの上部から外部接続部33Ａの側部にかけて形成されている。図４および図６に示すように、切欠き部Ｃは平面視して矩形状であるが、これには限られず、円形状、多角形状でもよい。また、本実施形態の切欠き部Ｃは第１絶縁層331の下面まで形成されていないが、これには限られず、切欠き部Ｃを第１絶縁層331の下面まで形成して貫通させてもよい。
【００３４】
図１６は、本実施形態に係る素子収納用パッケージ３の周波数特性（Ｓパラメータ）（反射損失：Return Loss、挿入損失：Insertion Loss）のシミュレーション結果を示したグラフである。本実施形態の周波数特性のうち反射損失を実線で、比較例の周波数特性のうち反射損失を破線で示している。さらに、本実施形態の周波数特性のうち挿入損失を長破線で、比較例の周波数特性のうち挿入損失を一点鎖線で示している。なお、本実施形態は、図３に示す素子収納用パッケージ３において切欠き部Ｃを設けた構造であって、比較例は、図３に示す素子収納用パッケージ３において切欠き部Ｃが無い構造である。
【００３５】
反射損失は、周波数が０ＧＨｚから高周波数になるにつれて、反射損失が０ｄＢに近付く。また、挿入損失は、周波数が０ＧＨｚで０ｄＢであるが、高周波数になるにつれて、０ｄＢからのずれが大きくなる。そして、挿入損失が急峻に０ｄＢから大きくずれ始める周波数が、いわゆる共振周波数である。
【００３６】
図１６のシミュレーション結果の条件においては、貫通部Ｔに沿った一方向の高周波信号が伝送される電極端子334の長さ、即ち、電極端子334が配列される方向に沿った長さが０．３ｍｍに、一方向に直交する方向の電極端子334の長さが１．３ｍｍに設定されている。また、高周波信号が伝送される電極端子334を等間隔に挟むように設けている、基準電位となる電極端子334は、電極端子334が配列される方向に沿った長さが０．５ｍｍに、一方向に直交する方向の電極端子334の長さが１．３ｍｍに設定されている。なお、高周波信号が伝送される電極端子334と基準電位となる電極端子334との間隔は、０．３ｍｍに設定されている。また、切欠き部Ｃの大きさは、一方向に沿った長さが０．１５ｍｍに、一方向に直交する方向の長さが０．４ｍｍに、上下方向の長さが０．４５ｍｍに設定されている。
【００３７】
図１６に示すように、切欠き部Ｃが無い場合は、反射損失が２０ＧＨｚから２５ＧＨｚの周波数帯において、−８ｄＢ程度のピークが存在する。これに対して、切欠き部Ｃが有る場合は、反射損失が２０ＧＨｚから２５ＧＨｚの周波数帯において、−２０ｄＢ以下となる。そして、反射損失が−８ｄＢ程度になるのは、周波数が４５ＧＨｚ以上である。これらの結果から、切欠き部Ｃが有る場合の方が、周波数が大きくなっても反射損失を低く抑えることができ、反射損失が改善している。
【００３８】
また、切欠き部Ｃが無い場合は、２０ＧＨｚから２５ＧＨｚの周波数帯において、−４ｄＢ以下となるピークが存在する。これに対して、切欠き部Ｃが有る場合は、２０ＧＨｚから２５ＧＨｚの周波数帯において、−１ｄＢ以上の０に近い値であって、急に変化する周波数が存在しない。そして、挿入損失が−４ｄＢ以下となるのは、４５ＧＨｚを超える周波数のときである。これらの結果から、切欠き部Ｃが有る場合の方が、周波数が大きくなっても挿入損失が急激に変化するのを抑えることができ、挿入損失が改善している。
【００３９】
また、本実施形態の切欠き部Ｃの内面には導体層Ｃ１が形成されている。図６〜図８に示すように、この導体層Ｃ１は基準電位に設定された電極端子334に接続されている。基準電位に設定される電極端子334は、交流信号が印加される電極端子よりも外部接続部33Ａの側部に近い個所に位置している。また、外部接続部33Ａは、外部接続部33Ａの側部に形成された切欠き部Ｃと、切欠き部Ｃの内面に形成された、基準電位に設定される電極端子に電気的に接続される導体層Ｃ１とを有している。
【００４０】
本実施形態に係る実装構造体１および素子収納用パッケージ３は、外部接続部33Ａの側部に近い個所に基準電位となる電極端子を設け、さらに外部接続部33Ａの側部に切欠き部Ｃと、切欠き部Ｃの内面に形成された、基準電位に設定される電極端子に接続される導体層Ｃ１とを設けることで、交流信号が印加される電極端子の周囲において、導体層Ｃ１によって交流信号が印加される電極端子とのインピーダンスを整合させつつ、電極端子の周囲に生じる電界分布を所望の領域に閉じ込める、即ち、収斂させやすくすることができ、高周波数帯での周波数特性を良好にすることができる。このようにすることで、入出力端子33と外部回路基板４との特性インピーダンス整合を良好にとりつつ、電極端子334の周囲に分布する電界分布によって生じる不要な共振を抑制することができる。
【００４１】
外部回路基板４は入出力端子33を介して素子２に信号を伝達する機能を有する。外部回路基板４は、導電性の接合部材Ｂを介して入出力端子33の外部接続部33Ａに接続されている。図６に示すように、本実施形態の接合部材Ｂには、半田または銀ろうなどのろう材が採用されており、複数の電極端子334のそれぞれに接合部材Ｂを配置し、電極端子334および外部回路基板４を接合して接続している。図６では、接合部材Ｂおよび外部回路基板４は破線で示されている。
【００４２】
なお、接合部材Ｂに、例えば異方性導電膜を採用してもよい。その場合、複数の電極端子334のそれぞれに接合部材Ｂを配置するのではなく、複数の電極端子334に接合部材Ｂを一まとめに配置できるので、入出力端子33および外部回路基板４を容易に接続できる。
【００４３】
また、本実施形態の外部回路基板４はフレキシブル回路基板が採用されているが、これには限られない。外部回路基板４は、例えば、プリント回路基板であってもよい。
【００４４】
図６〜図８に示すように、入出力端子33の外部接続部33Ａおよび外部回路基板４を接合する接合部材Ｂは、切欠き部Ｃに位置している。また、本実施形態では、接合部材Ｂは、切欠き部Ｃの内面に形成された導体層Ｃ１に接触している。本実施形態の接合部材Ｂは、切欠き部Ｃの内面のうち外部回路基板４に対向している面に位置する導体層Ｃ１にも接触している。これによって、接合部材Ｂの接触面積が増加し、外部回路基板４が外部接続部33Ａから剥がれにくくなるので好ましい。
【００４５】
加えて、接合部材Ｂが切欠き部Ｃに位置することで、余剰の接合部材Ｂを切欠き部Ｃへ逃がすことができるので、余剰の接合部材Ｂによって電極端子334および外部回路基板４の接続がずれたり傾いたりすることで接続信頼性や電気特性が不安定になることを抑制でき、外部接続部33Ａにおける電極端子334の周波数特性を所望の値に維持できる。
【００４６】
シールリング34は、枠体32および蓋体35を接合する機能を有する。図１および図２に示すように、シールリング34は、枠体32の上面に配置されており、平面視して素子２（素子実装領域31ｂ）を取り囲んでいる。シールリング34の材料としては、例えば鉄、銅、銀、ニッケル、クロム、コバルト、モリブデンまたはタングステンなどの金属材料、あるいはこれらの金属材料を複数組み合わせた合金などが挙げられる。
【００４７】
蓋体35は、素子２を保護する機能を有する。また、図１および図２に示すように、蓋体35は、素子収納用パッケージ３の開口を封止している。蓋体35は、例えばシールリング34と同様の金属材料で形成することができる。
【００４８】
実装構造体１では、入出力端子33および外部回路基板４を接合する接合部材Ｂが、外部接続部33Ａの側部に形成された切欠き部Ｃに配置されている。これによって、外部接続部33Ａの切欠き部Ｃの内面を利用して、入出力端子33および外部回路基板４を接合できるので、入出力端子33および外部回路基板４の接合強度が向上する。すなわち、例えば素子２の駆動による温度変化または実装構造体１の作動環境による温度変化、実装構造体１の環境試験や信頼性試験による温度変化によって、入出力端子33および外部回路基板４が熱膨張および熱収縮した場合であっても、外部回路基板４が入出力端子33から剥がれることを低減できるので、入出力端子33および外部回路基板４の接続信頼性の低下を抑制できる。
【００４９】
また、切欠き部Ｃは外部接続部33Ａの側部に形成されている。そして、外部回路基板４は、導電性の接合部材Ｂを介して外部接続部33Ａに接続されているとともに、接合部材Ｂは切欠き部Ｃに位置している。外部回路基板４の剥がれは外部接続部33Ａの側部で発生しやすく、側部で剥がれが発生すると、これを起点にして剥がれが側部から外部接続部33Ａの内方にかけて広がる可能性がある。これに対して、外部接続部33Ａの側部に切欠き部Ｃを形成し、切欠き部Ｃ内に接合部材Ｂを配置することで、外部接続部33Ａの側部における外部回路基板４との接合強度を向上させることができ、外部回路基板４が入出力端子33から剥がれることを効果的に抑制することができる。
【００５０】
また、実装構造体１では、切欠き部Ｃが、外部接続部33Ａにおける両側部に形成されている。これによって、入出力端子33および外部回路基板４が熱膨張および熱収縮した場合であっても、外部回路基板４が入出力端子33から剥がれることをさらに低減できるので、入出力端子33および外部回路基板４の接続信頼性の低下を抑制できる。
【００５１】
また、図６〜図８に示すように、実装構造体１では、切欠き部Ｃに形成された導体層Ｃ１が、基準電位に設定される電極端子334に接続されている。これによって、切欠き部Ｃに形成された導体層Ｃ１を基準電位に設定することができるので、高周波信号の伝送によって生じる電界の大気中での分布の広がりを導体層Ｃ１で抑制でき、電極端子334を伝達する高周波の交流信号を所定のインピーダンス値に整合させつつ、電極端子334の周囲に分布する電界分布によって生じる不要な共振を抑制させやすくなり、高周波の交流信号に発生する伝送損失、即ち、挿入損失や反射損失を抑制して、高周波の交流信号を効率良く入出力させることができる。
【００５２】
本発明は上記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良などが可能である。上記実施形態では、外部接続部33Ａに１個の外部回路基板４が接続されているが、これには限定されない。
【００５３】
例えば、図９および図１０に示すように、外部接続部33Ａに複数の外部回路基板４が接続されていてもよい。これによって、実装構造体１では、素子２の駆動による温度変化や実装構造体１の作動環境、実装構造体１の環境試験や信頼性試験による温度変化による温度変化によって、入出力端子33および外部回路基板４が熱膨張および熱収縮した場合であっても、外部回路基板４が分割して接続されていることから、入出力端子33と外部回路基板４との間で生じる応力は抑制され、外部回路基板４が入出力端子33から剥がれることを低減できる。
【００５４】
また、上記実施形態では、外部接続部33Ａの両側部にそれぞれに１個の切欠き部Ｃが形成されているが、これには限定されない。すなわち、図１１に示すように、外部接続部33Ａの側部に複数の切欠き部Ｃを形成してもよい。接合部材Ｂが複数の切欠き部Ｃに配置されることで、外部接続部33Ａの複数の切欠き部Ｃの内面を利用して入出力端子33および外部回路基板４を接合できるので、入出力端子33および外部回路基板４の接合強度が向上し、入出力端子33および外部回路基板４の接続信頼性の低下を抑制できる。
【００５５】
さらに、複数の切欠き部Ｃに位置する導体層Ｃ１を基準電位に設定することで、高周波の交流信号が伝送されることによって生じる電界の広がりを抑制でき、電極端子334に印加される高周波の交流信号を所定のインピーダンス値に整合させつつ、電極端子334の周囲に分布する電界分布によって生じる不要な共振を抑制させやすくなり、高周波の交流信号に発生する伝送損失、即ち、挿入損失や反射損失を抑制して、高周波信号を効率良く入出力させることができる。
【００５６】
また、図１２に示すように、第１接続部33ａの一端側の側部および第２接続部33ｂの一端側の側部のそれぞれに切欠き部Ｃを形成することで、外部接続部33Ａの側部に複数の切欠き部Ｃを形成してもよい。これによって、第１接続部33ａおよび外部回路基板４ならびに第２接続部33ｂおよび外部回路基板４の接合強度を向上させることができるので、外部回路基板４が第１接続部33ａまたは第２接続部33ｂから剥がれることを低減でき、入出力端子33および外部回路基板４の接続信頼性の低下を抑制できる。
【００５７】
さらに、複数の切欠き部Ｃに位置する導体層Ｃ１を基準電位に設定することで、高周波の交流信号が伝送されることによって生じる電界の広がりを抑制でき、電極端子334に印加される高周波の交流信号を所定のインピーダンス値に整合させつつ、電極端子334の周囲に分布する電界分布によって生じる不要な共振を抑制させやすくなり、高周波の交流信号に発生する伝送損失、即ち、挿入損失や反射損失を抑制して、高周波信号を効率良く入出力させることができる。
【００５８】
なお、図１１および図１２に示すように、外部接続部33Ａの両側部のそれぞれに複数の切欠き部Ｃを形成してもよい。
【００５９】
図１３〜図１５では、第１接続部33ａの上面に加えて、第１接続部33ａの下面に複数の電極端子334が一定方向に沿って配列している。また、第１接続部33ａの下面に外部回路基板４が導電性の接合部材Ｂを介して接続されている。なお、図１３〜図１５において、第１接続部33ａの上面および第２接続部33ｂの上面に接続される外部回路基板４は省略されている。
【００６０】
また、第１接続部33ａにおける一定方向（電極端子334の配列方向）の側部には、第１接続部33ａ（第１絶縁層331）の下面側から切り欠かれた切欠き部Ｃが形成されている。さらに、外部回路基板４および第１接続部33ａを接続する接合部材Ｂは、切欠き部Ｃ内に位置している。
【００６１】
これによって、第１接続部33ａの下面および外部回路基板４の接合強度を向上されることができるので、外部回路基板４が第１接続部33ａの下面から剥がれることを低減でき、入出力端子33および外部回路基板４の接続信頼性の低下を抑制できる。
【００６２】
さらに、複数の切欠き部Ｃに位置する導体層Ｃ１を基準電位に設定することで、高周波の交流信号が伝送されることによって生じる電界の広がりを抑制でき、電極端子334に印加される高周波の交流信号を所定のインピーダンス値に整合させつつ、電極端子334の周囲に分布する電界分布によって生じる不要な共振を抑制させやすくなり、高周波の交流信号に発生する伝送損失、即ち、挿入損失や反射損失を抑制して、高周波信号を効率良く入出力させることができる。
【００６３】
［実装構造体の製造方法］
以下、図１に示す実装構造体１の製造方法を説明する。なお、本発明は以下の実施形態に限定されるものではない。まず、基板31および枠体32を作製する。基板31および枠体32は、溶融した金属材料を型枠に鋳込んで固化させたインゴットに対して、従来周知の圧延加工または打ち抜き加工等の金属加工法を用いることで、所定形状に作製される。
【００６４】
次に、入出力端子33を作製する。まず、第１絶縁層331、第２絶縁層332および第３絶縁層333のそれぞれに対応するセラミックグリーンシートを準備する。次に、これらのセラミックグリーンシートを所定形状に加工する。なお、この際、第１絶縁層331に対応するセラミックグリーンシートの側部に切欠きを形成する。そして、複数のセラミックグリーンシートの所定位置に、例えばスクリーン印刷法を用いて、モリブデンまたはマンガンを含有した金属ペーストを塗布してメタライズパターンを形成する。そして、複数のセラミックグリーンシートを積層した状態でこの積層体を同時に焼成することで、第１絶縁層331の側部に切欠き部Ｃが形成された入出力端子33を作製することができる。
【００６５】
次に、枠体32をろう材を介して基板31に接合すると同時に、入出力端子33および筒状部材Ｒを枠体32のそれぞれの貫通部Ｔに挿通させる。そして、入出力端子33における貫通部Ｔに当接する下面および側面と筒状部材Ｒの外周部とを枠体32の側部にろう材を介して接合するとともに、枠体32および入出力端子33の上面とシールリング34とをろう材を介して接合する。このようにして、素子収納用パッケージ３を準備することができる。
【００６６】
次に、素子２を台座２ａを介して基板31の上面31ａの素子実装領域31ｂに配置する。そして、ボンディングワイヤなどを介して、枠体32の内側に位置する電極端子334を素子２に電気的に接続する。そして、外部接続部33Ａの電極端子334に接合部材Ｂを配置するとともに、切欠き部Ｃにも接合部材Ｂを配置する。この状態で、外部回路基板４を入出力端子33の外部接続部33Ａに接続する。最後に、素子収納用パッケージ３のシールリング34にシーム溶接で蓋体35を取り付けることで、実装構造体１を作製することができる。
【図１】
2015012405.tif 000003
【図２】
2015012405.tif 000004
【図３】
2015012405.tif 000005
【図４】
2015012405.tif 000006
【図５】
2015012405.tif 000007
【図６】
2015012405.tif 000008
【図７】
2015012405.tif 000009
【図８】
2015012405.tif 000010
【図９】
2015012405.tif 000011
【図１０】
2015012405.tif 000012
【図１１】
2015012405.tif 000013
【図１２】
2015012405.tif 000014
【図１３】
2015012405.tif 000015
【図１４】
2015012405.tif 000016
【図１５】
2015012405.tif 000017
【図１６】
2015012405.tif 000018
【手続補正書】
【提出日】平成28年11月18日(2016.11.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
上面に素子実装領域を有する基板と、前記基板の前記上面に前記素子実装領域を取り囲むように配置された、一部に内側および外側の間を貫通した貫通部を有する枠体と、順次積層された第１絶縁層、第２絶縁層および第３絶縁層を有し、前記貫通部を通って前記枠体の内側および外側にそれぞれ延在部が位置した入出力端子とを備え、
前記第１絶縁層は前記第２絶縁層および前記第３絶縁層に比べて前記枠体の外側に長く延在しているとともに、前記第２絶縁層は前記第３絶縁層に比べて前記枠体の外側に長く延在しており、
前記入出力端子は、交流信号が印加される電極端子および基準電位に設定される電極端子が前記貫通部における前記枠体に沿った一定方向に配列された外部接続部を有しており、前記基準電位に設定される電極端子は、前記交流信号が印加される電極端子よりも前記外部接続部の側部に近い個所に位置しているとともに、
前記外部接続部は、前記外部接続部の側部の辺部分に形成された平面視で矩形状の切欠き部と、前記切欠き部の内面に形成された、前記基準電位に設定される電極端子に電気的に接続された導体層とを有していることを特徴とする素子収納用パッケージ。
【請求項２】
請求項１に記載の素子収納用パッケージであって、
前記切欠き部は、前記外部接続部の上部から前記外部接続部の側部にかけて形成されているとともに、前記内面が、前記入出力端子に接続される外部回路基板に対向する面を含んでおり、該外部回路基板に対向する内面にも前記導体層が形成されていることを特徴とする素子収納用パッケージ。
【請求項３】
請求項１または請求項２に記載の素子収納用パッケージであって、
前記切欠き部は、前記外部接続部における前記一定方向の両端側に位置する両側部にそれぞれ形成されていることを特徴とする素子収納用パッケージ。
【請求項４】
請求項１ないし請求項３のいずれかに記載の素子収納用パッケージであって、
前記切欠き部は、前記第１絶縁層における前記一定方向の一端側に位置する側部および前記第２絶縁層における前記一定方向の一端側に位置する側部に形成されていることを特徴とする素子収納用パッケージ。
【請求項５】
請求項１ないし請求項４のいずれかに記載の素子収納用パッケージと、
前記素子収納用パッケージの前記素子実装領域に実装された素子と、
前記素子収納用パッケージの前記入出力端子に電気的に接続された外部回路基板とを備え
、
前記外部回路基板は、第１接合部材を介して前記外部接続部の前記電極端子に接続され、第２接合部材を介して前記切欠き部の前記導体層に接続されていることを特徴とする実装構造体。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
本発明の一実施形態に係る素子収納用パッケージは、上面に素子実装領域を有する基板と、基板の前記上面に素子実装領域を取り囲むように配置された、一部に内側および外側の間を貫通した貫通部を有する枠体と、順次積層された第１絶縁層、第２絶縁層および第３絶縁層を有し、貫通部を通って枠体の内側および外側にそれぞれ延在部が位置した入出力端子とを備えている。第１絶縁層は、第２絶縁層および第３絶縁層に比べて枠体の外側に長く延在しているとともに、第２絶縁層は、第３絶縁層に比べて枠体の外側に長く延在している。入出力端子は、交流信号が印加される電極端子および基準電位に設定される電極端子が貫通部における枠体に沿った一定方向に配列された外部接続部を有している。基準電位に設定される電極端子は、交流信号が印加される電極端子よりも外部接続部の側部に近い個所に位置している。外部接続部は、外部接続部の側部の辺部分に形成された平面視で矩形状の切欠き部と、切欠き部の内面に形成された、基準電位に設定される電極端子に電気的に接続された導体層とを有している。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正の内容】
【００３３】
切欠き部Ｃは、外部接続部33Ａの上部から外部接続部33Ａの側部にかけて形成されている。図４および図６に示すように、切欠き部Ｃは平面視して矩形状である。また、本実施形態の切欠き部Ｃは第１絶縁層331の下面まで形成されていないが、これには限られず、切欠き部Ｃを第１絶縁層331の下面まで形成して貫通させてもよい。
【国際調査報告】
2015012405.tif 000019
2015012405.tif 000020
2015012405.tif 000021
2015012405.tif 000022