(57)【要約】  本発明は、整流回路の出力端子に複数相に対応した複数のコンバータが並列に接続され、前記複数のコンバータの各々がリアクトルと該リアクトルに直列に接続されたスイッチング素子とダイオードとを有する並列コンバータと、前記並列コンバータの出力端子に接続される平滑コンデンサの出力電圧と基準電圧との誤差電圧と前記整流回路の出力電圧とに基づき前記複数相に対応した複数のパルス信号を生成し前記複数のパルス信号により前記複数のコンバータ内の前記スイッチング素子をオンオフさせる制御回路と、前記複数のコンバータに対応して設けられ、前記スイッチング素子に流れる電流を検出する複数の電流検出器を備える。前記制御回路は、前記複数の電流検出器で検出された電流に基づき力率を改善し且つ前記スイッチング素子の保護を行う。
2017009950.tif 000002
【特許請求の範囲】
【請求項１】
交流電源の交流電圧を整流する整流回路と、
前記整流回路の出力端子に複数相に対応した複数のコンバータが並列に接続され、前記複数のコンバータの各々がリアクトルと該リアクトルに直列に接続されたスイッチング素子とダイオードとを有する並列コンバータと、
前記並列コンバータの出力端子に接続される平滑コンデンサと、
前記平滑コンデンサの出力電圧と基準電圧との誤差電圧と前記整流回路の出力電圧とに基づき前記複数相に対応した複数のパルス信号を生成し前記複数のパルス信号により前記複数のコンバータ内の前記スイッチング素子をオンオフさせる制御回路と、
前記複数のコンバータに対応して設けられ、前記スイッチング素子に流れる電流を検出する複数の電流検出器を備え、
前記制御回路は、前記複数の電流検出器で検出された電流に基づき力率を改善するとともに前記スイッチング素子の保護を行う多相力率改善回路。
【請求項２】
前記平滑コンデンサの出力電圧に接続される分圧抵抗と、前記整流回路の出力電圧に接続される分圧抵抗とを備え、前記分圧抵抗の分圧比は、互いに等しく設定される請求項１記載の多相力率改善回路。
【請求項３】
前記制御回路は、前記複数のコンバータに対応して設けられ、前記複数の電流検出器で検出された電流に応じた電圧と、前記平滑コンデンサの出力電圧と前記整流回路の出力電圧との差に応じた電流とに基づき、前記リアクトルに流れる電流を再現する複数の電流再現回路を備える請求項１記載の多相力率改善回路。
【請求項４】
前記複数の電流再現回路は、前記平滑コンデンサの出力電圧と前記整流回路の出力電圧との差に応じた電流を流す電流源と、
前記複数の電流検出器で検出された電流に応じた電圧が第１制御電極に印加されることでオンオフする第１トランジスタと、
前記第１トランジスタの出力電極に第２制御電極が接続され、前記第１トランジスタがオンしたときにオフし、前記第１トランジスタがオフしたときにオンする第２トランジスタと、
前記第２トランジスタの出力電極に一端が接続され、前記電流源に両端が接続されるコンデンサと、
を備える請求項３記載の多相力率改善回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インターリーブコンバータ等の多相力率改善回路に関する。
【背景技術】
【０００２】
従来の電流連続モード力率改善回路（ＣＣＭＰＦＣ）は、特許文献１に記載されるように、入力電流を検出し、検出された入力電流に基づいて力率改善制御を行っていた。【０００３】
また、従来のＣＣＭＰＦＣは、特許文献２に記載されるように、スイッチに流れるスイッチ電流を検出し、スイッチ電流に基づいてスイッチの過電流保護を行っていた。【０００４】
また、単相のＣＣＭＰＦＣでは、図６に示すように、電流センサＳ３により検出されるグランド電流は、ＣＣＭＰＦＣ制御に必要な入力電流（リアクトルＬ１に流れる電流）に等しい。また、スイッチング素子Ｑ１のオン時において、グランド電流は、スイッチング素子Ｑ１の電流に等しい。このため、１つの電流センサＳ３のみで、スイッチング素子Ｑ１の過電流保護とＣＣＭＰＦＣ制御との両方を行うことができる。【０００５】
また、図７に示すように、リアクトルＬ１とスイッチング素子Ｑ１とダイオードＤ１による第１コンバータと、リアクトルＬ２とスイッチング素子Ｑ２とダイオードＤ２とによる第２コンバータとが並列に接続された並列コンバータにより、ＰＦＣを多相化したものも知られている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１３−１９２３４０号公報
【特許文献２】特開２０１４−６８４２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、ＰＦＣを多相化すると、グランド電流は、入力電流に等しいが、スイッチング素子Ｑ１の電流、スイッチング素子Ｑ２の電流とは異なる。このため、スイッチング素子Ｑ１及びスイッチング素子Ｑ２の過電流保護のため、電流センサＳ１，Ｓ２により各相の電流を検出し、ＣＣＭＰＦＣ制御のため、電流センサＳ３により電流を検出していた。従って、３つの電流センサＳ１〜Ｓ３が必要であった。また、電流不連続モード力率改善回路（ＤＣＭＰＦＣ）や、電流臨界モード力率改善回路（ＣＲＭＰＦＣ）においても、それぞれのＰＦＣ制御のため、入力電流の検出が必要な場合があった。そのため、多相力率改善回路は、その構成が複雑になり、高コストになってしまうという懸念があった。【０００８】
本発明の課題は、簡易な構成によりスイッチング素子の保護とＰＦＣ制御を実現することができる多相力率改善回路を提供することである。
【課題を解決するための手段】
【０００９】
前記課題を解決するために、本発明の多相力率改善回路は、交流電源の交流電圧を整流する整流回路と、前記整流回路の出力端子に複数相に対応した複数のコンバータが並列に接続され、前記複数のコンバータの各々がリアクトルと該リアクトルに直列に接続されたスイッチング素子とダイオードとを有する並列コンバータと、前記並列コンバータの出力端子に接続される平滑コンデンサと、前記平滑コンデンサの出力電圧と基準電圧との誤差電圧と前記整流回路の出力電圧とに基づき前記複数相に対応した複数のパルス信号を生成し前記複数のパルス信号により前記複数のコンバータ内の前記スイッチング素子をオンオフさせる制御回路と、前記複数のコンバータに対応して設けられ、前記スイッチング素子に流れる電流を検出する複数の電流検出器を備え、前記制御回路は、前記複数の電流検出器で検出された電流に基づき力率を改善するとともに前記スイッチング素子の保護を行う。
【発明の効果】
【００１０】
本発明によれば、制御回路は、スイッチング素子に流れる電流に基づき力率を改善するとともに各スイッチング素子の保護を行うので、電流検出器を削減することができ、簡易な構成によりスイッチング素子の保護とＰＦＣ制御を実現することができる。
【図面の簡単な説明】
【００１１】
【図１】図１は実施例１の電流連続モード多相力率改善回路の回路構成図である。
【図２】図２は実施例１の電流連続モード多相力率改善回路の制御部に設けられた電流再現回路内の第１電流再現回路の構成を示す図である。
【図３】図３は実施例１の電流連続モード多相力率改善回路の制御部に設けられた電流再現回路内の第２電流再現回路の構成を示す図である。
【図４】図４は実施例１の電流連続モード多相力率改善回路の電流再現回路の動作を説明するためのタイミングチャートである。
【図５】図５は実施例２の電流連続モード多相力率改善回路の回路構成図である。
【図６】図６は従来の電流連続モード単相力率改善回路の回路構成図である。
【図７】図７は従来の電流連続モード多相力率改善回路の回路構成図である。
【発明を実施するための形態】
【００１２】
以下、本発明の多相力率改善回路の実施例を図面を参照しながら説明する。
【００１３】
（実施例１）
図１は実施例１の電流連続モード多相力率改善回路の回路構成図である。図１では、電流連続モード多相力率改善回路として、電流連続モード２相力率改善回路、即ち、電流連続モードインターリーブ力率改善回路を例示して説明する。
【００１４】
なお、本発明は、電流連続モード多相力率改善回路として、電流連続モードで３相以上の複数相の力率改善回路にも適用可能であり、電流不連続モードまたは電流臨界モードの力率改善回路にも適用可能であるのは勿論である。
【００１５】
電流連続モード２相力率改善回路は、２つのコンバータを並列に接続し、各コンバータの位相をそれぞれずらすことでコンバータに入力される電流及び電流のリプルを軽減させる電力変換装置である。
【００１６】
図１において、全波整流器２は、本発明の整流回路に対応し、交流電源１から交流電圧を入力し入力された交流電圧を全波整流して整流電圧をコンデンサＣｉに出力する。
【００１７】
全波整流器２の出力端には、コンデンサＣｉが並列に接続されるとともに、昇圧リアクトルＬ１とトランスＴ１の一次巻線Ｐ１とＭＯＳＦＥＴからなるスイッチング素子Ｑ１との第１直列回路が接続されている。昇圧リアクトルＬ１とトランスＴ１の一次巻線Ｐ１との接続点にはダイオードＤ１のアノードが接続され、ダイオードＤ１のカソードは平滑コンデンサＣｏを介して接地されている。
【００１８】
全波整流器２の出力端には、リアクトルＬ２とトランスＴ２の一次巻線Ｐ２とＭＯＳＦＥＴからなるスイッチング素子Ｑ２との第２直列回路が接続されている。昇圧リアクトルＬ２とトランスＴ２の一次巻線Ｐ２との接続点にはダイオードＤ２のアノードが接続され、ダイオードＤ２のカソードは平滑コンデンサＣｏを介して接地されている。
【００１９】
昇圧リアクトルＬ１とスイッチング素子Ｑ１とダイオードＤ１とは、第１コンバータを構成している。昇圧リアクトルＬ２とスイッチング素子Ｑ２とダイオードＤ２とは、第２コンバータを構成している。第１コンバータと第２コンバータの入力端と出力端のそれぞれは、互いに接続され、並列コンバータを構成している。
【００２０】
全波整流器２の出力端には、分圧抵抗として抵抗Ｒ１と抵抗Ｒ２との直列回路が接続され、平滑コンデンサＣｏの両端には、分圧抵抗として抵抗Ｒ３と抵抗Ｒ４との直列回路が接続されている。
【００２１】
制御回路３は、抵抗Ｒ１と抵抗Ｒ２との分圧比に基づく入力電圧ＶＡＣと抵抗Ｒ３と抵抗Ｒ４との分圧比に基づくフィードバック電圧ＶＦＢとを入力し、入力電圧ＶＡＣとフィードバック電圧ＶＦＢとに基づき駆動信号を生成して、ＭＯＳＦＥＴからなるスイッチング素子Ｑ１，Ｑ２のゲートに駆動信号を出力する。入力電圧ＶＡＣとフィードバック電圧ＶＦＢとを得るための分圧比は、互いに等しく設定されることが好ましい。
【００２２】
トランスＴ１は、一次巻線Ｐ１と二次巻線Ｓ１とを有し、一次巻線Ｐ１と二次巻線Ｓ１との巻数比は、１：Ｎである。一次巻線Ｐ１の両端には、ダイオードＤ３と抵抗Ｒ５との直列回路が接続され、ダイオードＤ３と抵抗Ｒ５との接続点における電圧ＣＳ１は制御回路３の第１制御部３１に入力される。トランスＴ１とダイオードＤ３と抵抗Ｒ５とは、第１電流検出器を構成し、スイッチング素子Ｑ１の電流を検出し、検出した電流に比例した電圧ＣＳ１を出力する。
【００２３】
トランスＴ２は、一次巻線Ｐ２と二次巻線Ｓ２とを有し、一次巻線Ｐ２と二次巻線Ｓ２との巻数比は、１：Ｎである。一次巻線Ｐ２の両端には、ダイオードＤ４と抵抗Ｒ６との直列回路が接続され、ダイオードＤ４と抵抗Ｒ６との接続点における電圧ＣＳ２は制御回路３の第２制御部３２に入力される。トランスＴ２とダイオードＤ４と抵抗Ｒ６とは、第２電流検出器を構成し、スイッチング素子Ｑ２の電流を検出し、検出した電流に比例した電圧ＣＳ２を出力する。第１電流検出器及び第２電流検出器は、本発明の複数の電流検出器に対応する。
【００２４】
制御回路３は、誤差増幅器Ａｍｐ、第１制御部３１、第２制御部３２、演算器３３、Ｖ／Ｉ変換回路３４、カレントミラー回路３５を備える。
【００２５】
誤差増幅器Ａｍｐは、フィードバック電圧ＶＦＢと基準電圧Ｖｒｅｆ１との誤差を増幅して誤差増幅信号を出力する。演算器３３は、入力電圧ＶＡＣと誤差増幅器Ａｍｐからの誤差増幅信号とを演算して、スイッチング素子Ｑ１，Ｑ２に流れる電流の目標値をＶ／Ｉ変換回路３４に出力する。
【００２６】
Ｖ／Ｉ変換回路３４は、演算器３３からの電流目標値に基づく電圧を電流ＩＲＥＦ１，ＩＲＥＦ２に変換する。カレントミラー回路３５は、Ｖ／Ｉ変換回路３４で変換された電流ＩＲＥＦ１を第１制御部３１に出力し、電流ＩＲＥＦ２を第２制御部３２に出力する。
【００２７】
第１制御部３１は、加算部３６、コンパレータＣＭＰ３、電流再現回路３７、Ｖ／Ｉ変換回路３８、コンパレータＣＭＰ２、ロジック回路３９、バッファＢＦを備えている。なお、第２制御部３２も、第１制御部３１の構成と同一構成であるので、ここでは、第１制御部３１の各部の構成の詳細のみを説明する。
【００２８】
電流再現回路３７は、トランスＴ１の二次巻線Ｓ１に発生した電圧を整流した電圧ＣＳ１と、入力電圧ＶＡＣとフィードバック電圧ＶＦＢとの差電圧に比例した電流Ｉａとに基づきリアクトルＬ１に流れる電流を再現する。電流再現回路３７は、再現した電流に応じた電圧ＶＩＬをＶ／Ｉ変換回路３８に出力する。なお、電流再現回路３７の詳細な回路構成については、後述する。
【００２９】
Ｖ／Ｉ変換回路３８は、電圧ＶＩＬを電流Ｉに変換する。加算部３６は、カレントミラー回路３５からの電流ＩＲＥＦ１とＶ／Ｉ変換回路３８で変換された電流Ｉを減算し、得られた電流をコンパレータＣＭＰ２の反転入力端子に出力する。
【００３０】
コンパレータＣＭＰ２は、加算部３６からの電流と三角波信号とを比較することにより、パルス信号ＰＷＭ１を生成してロジック回路３９に出力する。第２制御部３２は、パルス信号ＰＷＭ２を生成するが、パルス信号ＰＷＭ２のオンオフデューティ比は、パルス列信号ＰＷＭ１のオンオフデューティ比と同じであり、パルス信号ＰＷＭ２とパルス信号ＰＷＭ１との位相は、１８０°、即ち半周期ずれている。
【００３１】
コンパレータＣＭＰ３は、電圧ＣＳ１と基準電圧Ｖｒｅｆ２とを比較し、電圧ＣＳ１が基準電圧Ｖｒｅｆ２未満のときには、Ｌレベルをロジック回路３９に出力し、電圧ＣＳ１が基準電圧Ｖｒｅｆ２以上になったときにＨレベル、即ち過電流保護信号をロジック回路３９に出力する。
【００３２】
ロジック回路３９は、コンパレータＣＭＰ３からＬレベルが入力されたときには、コンパレータＣＭＰ２からのパルス信号ＰＷＭ１をバッファＢＦに出力する。バッファＢＦは、コンパレータＣＭＰ２からのパルス信号ＰＷＭ１をスイッチング素子Ｑ１のゲートに印加することによりスイッチング素子Ｑ１をオンオフさせる。
【００３３】
ロジック回路３９は、コンパレータＣＭＰ３からＨレベルが入力されたときには、コンパレータＣＭＰ２からのパルス信号ＰＷＭ１をバッファＢＦに出力させない。即ち、スイッチング素子Ｑ１をオフさせることでスイッチング素子Ｑ１の過電流保護を図ることができる。
【００３４】
次に、電流再現回路３７の詳細な回路構成を図２、図３に示す。電流再現回路３７は、図２に示す第１電流再現回路３７ａと図３に示す第２電流再現回路３７ｂとからなる。第１電流再現回路３７ａは、入力電圧ＶＡＣとフィードバック電圧ＶＦＢとの差電圧に比例した電流Ｉａを生成するもので、バッファ４０ａ，４０ｂ、抵抗Ｒ７〜Ｒ９、オペアンプ４１，４２、ＭＯＳＦＥＴＱ５、カレントミラー回路４３，４４を備えている。
【００３５】
バッファ４０ａは、フィードバック電圧ＶＦＢを抵抗Ｒ７を介してオペアンプ４１の非反転端子に出力する。バッファ４０ｂは、入力電圧ＶＡＣを抵抗Ｒ８を介してオペアンプ４１の反転端子に出力する。
【００３６】
オペアンプ４１の非反転端子には抵抗Ｒ７の一端と抵抗Ｒ１０の一端とが接続され、抵抗Ｒ１０の他端は、接地される。オペアンプ４１の反転端子には抵抗Ｒ８の一端と抵抗Ｒ９の一端とが接続され、抵抗Ｒ９の他端は、オペアンプ４１の出力端子に接続される。オペアンプ４１は、フィードバック電圧ＶＦＢと入力電圧ＶＡＣとの差電圧を出力する。
【００３７】
オペアンプ４２の非反転端子には抵抗Ｒ９の他端とオペアンプ４１の出力端子とが接続され、オペアンプ４２の反転端子にはＭＯＳＦＥＴＱ５のソースと抵抗Ｒの一端とが接続される。抵抗Ｒの他端は、接地されている。
【００３８】
オペアンプ４２の出力端子にはＭＯＳＦＥＴＱ５のゲートが接続され、ＭＯＳＦＥＴＱ５のドレインはカレントミラー回路４３に接続されている。オペアンプ４２及びＭＯＳＦＥＴＱ５は、オペアンプ４１からのフィードバック電圧ＶＦＢと入力電圧ＶＡＣとの差電圧を、フィードバック電圧ＶＦＢと入力電圧ＶＡＣとの差電圧に応じた電流Ｉ１に変換し、変換された電流Ｉ１をＭＯＳＦＥＴＱ５と抵抗Ｒに流す。
【００３９】
カレントミラー回路４３は、ＭＯＳＦＥＴＱ５と抵抗Ｒに電流Ｉ１を流すことにより、この電流Ｉ１に比例した電流Ｉ２をカレントミラー回路４４に流す。カレントミラー回路４４は、カレントミラー回路４３からの電流Ｉ２に比例した電流Ｉａを流す。このため、電流Ｉａは、フィードバック電圧ＶＦＢと入力電圧ＶＡＣとの差電圧に比例した電流となる。また、電流Ｉａは、スイッチング素子Ｑ１，Ｑ２がオフ時のリアクトルＬ１，Ｌ２に流れる電流の傾きに応じた電流からなる。電流Ｉａは、第２電流再現回路３７ｂに設けられた電流源Ｉａに流れる電流である。
【００４０】
次に、第２電流再現回路３７ｂの構成について説明する。第２電流再現回路３７ｂは、ＰＮＰ型のバイポーラトランジスタＱ３、抵抗Ｒ１０、ＮＰＮ型のバイポーラトランジスタＱ４、コンデンサＣ、電流源Ｉａを備えている。
【００４１】
抵抗Ｒ１０の一端は、電源Ｖｃｃに接続され、抵抗Ｒ１０の他端は、バイポーラトランジスタＱ３のエミッタに接続される。バイポーラトランジスタＱ３のベースには電圧ＣＳが印加され、バイポーラトランジスタＱ３のコレクタは、接地されている。バイポーラトランジスタＱ４のコレクタは、電源Ｖｃｃに接続されている。即ち、バイポーラトランジスタＱ３，Ｑ４は、エミッタフォロアで構成されている。
【００４２】
バイポーラトランジスタＱ４のベースは、バイポーラトランジスタＱ３のエミッタ及び抵抗Ｒ１０の他端に接続されている。バイポーラトランジスタＱ４のエミッタは、コンデンサＣの一端と電流源Ｉａの一端とバッファ４５の入力端子に接続されている。コンデンサＣの他端と電流源Ｉａの他端とは、接地されている。
【００４３】
次にこのように構成された第２電流再現回路３７ｂの動作を図３及び図４を参照しながら説明する。図４は実施例１の電流連続モード多相力率改善回路の電流再現回路３７の動作を説明するためのタイミングチャートである。図４（ａ）は電流Ｉａが比較的大きい場合であり、図４（ｂ）は電流Ｉａが比較的小さい場合である。
【００４４】
図４において、ＣＳはバイポーラトランジスタＱ３のベースに入力される電圧ＣＳであり、Ｖ１はバイポーラトランジスタＱ４のベース電圧である。Ｑ４はバイポーラトランジスタＱ４であり、ＶｃはコンデンサＣの電圧である。
【００４５】
なお、ここでは、スイッチング素子Ｑ１のオンオフ時の動作について説明する。スイッチング素子Ｑ２のオンオフ動作は、スイッチング素子Ｑ１のオンオフ動作と半周期ずれて行われる。
【００４６】
まず、スイッチング素子Ｑ１がオンすると、図４（ａ）に示す時刻ｔ１〜ｔ２において、トランスＴ１で検出されたスイッチング素子Ｑ１のスイッチ電流を変換した電圧ＣＳは、直線的に増加し、トランジスタＱ３のベースに印加される。すると、ベース電圧Ｖ１が上昇し、トランジスタＱ４はオンする。このとき、トランジスタＱ４のベース電圧Ｖ１は、電圧ＣＳよりもトランジスタＱ３のエミッタ−ベース間の順電圧ＶＦだけ高くなる。このため、コンデンサＣの電圧Ｖｃは、ベース電圧Ｖ１よりもトランジスタＱ４のベース−エミッタ間の順電圧ＶＦだけ低くなるので、電圧ＣＳと同じになる。
【００４７】
時刻ｔ１〜ｔ２においては、電源Ｖｃｃから抵抗Ｒ１０とバイポーラトランジスタＱ４を介して電力がコンデンサＣに供給されるので、コンデンサＣは、充電され、電圧Ｖｃは、直線的に増加する。電圧Ｖｃは、バッファ４５を介して電圧ＶＩＬとしてＶ／Ｉ変換回路３８に送られる。
【００４８】
次に、時刻ｔ２〜ｔ３において、スイッチング素子Ｑ１がオフすると、電圧ＣＳは、ゼロになる。電圧ＣＳがゼロの場合、電圧Ｖ１から電圧Ｖｃを引いた電圧は、順電圧ＶＦよりも小さいため、トランジスタＱ４はオフする。このため、コンデンサＣは電流源Ｉａにより電荷を引き抜かれて放電するので、コンデンサＣの電圧Ｖｃは減少していく。このとき、コンデンサＣの電圧Ｖｃは、Ｉａ／Ｃの傾きの電圧波形となる。
【００４９】
図４（ａ）では、電流Ｉａが大きいので、スイッチング素子Ｑ１がオフ時の電圧Ｖｃの傾きが比較的大きいが、図４（ｂ）では、電流Ｉａが小さいので、スイッチング素子Ｑ１がオフ時の電圧Ｖｃの傾きが比較的小さくなっている。
【００５０】
Ｉａ／Ｃの傾きは、リアクトルＬ１の電流に対応している。この理由を以下に説明する。
【００５１】
スイッチング素子Ｑ１がオフ時のリアクトルＬ１の電流の傾きは、図１に示す入力電圧ＶＩＮ、出力電圧ＶＯＵＴに対して、式（１）で表される。ＩＬはリアクトルＬ１に流れる電流である。
ｄＩＬ／ｄＴＯＦＦ＝（ＶＯＵＴ−ＶＩＮ）／Ｌ      …（１）
【００５２】
スイッチング素子Ｑ１がオン時の電流は、実施例１の電流検出器の場合、式（２）で表される。Ｎは一次巻線Ｐ１と二次巻線Ｓ１との比である。
ＣＳ＝Ｒ５・ＩＬ／Ｎ  …（２）
【００５３】
コンデンサＣの電圧傾きは、式（３）で表される。ＬはリアクトルＬ１のインダクタンス値である。
Ｉａ／Ｃ＝ｄＶｃ／ｄｔ＝Ｒ５（ＶＯＵＴ−ＶＩＮ）／Ｎ・Ｌ    …（３）
【００５４】
図１及び図２より式（４）が得られる。
Ｉａ＝（Ｒ１＋Ｒ２）（ＶＯＵＴ−ＶＩＮ）／（Ｒ２・Ｒ）  …（４）
【００５５】
式（３），式（４）より、第１電流再現回路３７ａの抵抗Ｒを、式（５）で表される値に設定する。
Ｒ＝（Ｒ２・Ｎ・Ｌ）／｛（Ｒ１＋Ｒ２）・Ｒ５・Ｃ｝      …（５）
【００５６】
これにより、リアクトルＬ１に流れる電流に相当する信号をコンデンサＣに再現することができる。従って、第１電流検出器でスイッチング素子Ｑ１の電流を検出し、検出された電流に応じた電圧Ｖｃにより、リアクトルＬ１に流れる電流を検出したことになる。また、第２電流検出器でスイッチング素子Ｑ２の電流を検出し、検出された電流に応じた電圧ＶｃによりリアクトルＬ２に流れる電流を検出したことになる。このとき、入力電圧ＶＡＣとフィードバック電圧ＶＦＢとを得るための分圧比は、互いに等しいので、各リアクトルに流れる電流を上記の式を用いて精度よく求めることができる。
【００５７】
即ち、電流検出器毎に、電流検出器がスイッチング素子に流れる電流を検出すると、制御回路３は、各電流検出器で検出された電流に基づき力率を改善するとともに各スイッチング素子Ｑ１，Ｑ２の保護を行うので、各相１箇所ずつの電流検出によりスイッチング素子Ｑ１，Ｑ２の保護とＣＣＭＰＦＣ制御を実現することができる。
【００５８】
また、２つの電流検出器で、スイッチング素子Ｑ１，Ｑ２の保護とＣＣＭＰＦＣ制御を実現することができ、図７に示す従来の構成に対して、電流検出器を１つ削減することができる。
【００５９】
（実施例２）
図５は実施例２の電流連続モード多相力率改善回路の回路構成図である。図５に示す実施例２は、図１に示す実施例１のトランスＴ１，Ｔ２、ダイオードＤ３，Ｄ４、抵抗Ｒ５，Ｒ６に代えて、抵抗Ｒｃｓ１（Ｒｃｓ２）をスイッチング素子Ｑ１（Ｑ２）のソースに直列に接続している。
【００６０】
抵抗Ｒｃｓ１，Ｒｃｓ２は、本発明の複数の電流検出器に対応する。抵抗Ｒｃｓ１は、スイッチング素子Ｑ１に流れる電流を検出し、検出された電流に応じた電圧を電圧ＣＳ１として第１制御部３１に出力する。抵抗Ｒｃｓ２は、スイッチング素子Ｑ２に流れる電流を検出し、検出された電流に応じた電圧を電圧ＣＳ２として第２制御部３２に出力する。
【００６１】
図５に示す第１制御部３１、第２制御部３２の動作は、図１に示す第１制御部３１、第２制御部３２の動作と同様であるので、その説明は、省略する。
【００６２】
このように実施例２の電流連続モード多相力率改善回路においても、実施例１の電流連続モード多相力率改善回路の効果と同様な効果が得られる。また、抵抗Ｒｃｓ１，Ｒｃｓ２を用いているので、回路を簡素化することができる。
【００６３】
また、電流不連続モードまたは電流臨界モードの力率改善回路においても、従来設けていた電流検出器を削除することができるので、実施例１の電流連続モード多相力率改善回路の効果と同様な効果が得られる。
【産業上の利用可能性】
【００６４】
本発明は、インターリーブ方式の力率改善回路に適用可能である。
【符号の説明】
【００６５】
１  交流電源
２  全波整流器
３  制御回路
３１  第１制御部
３２  第２制御部
３３  演算器
３４，３８  Ｖ／Ｉ変換回路
３５，４３，４４  カレントミラー回路
３６  加算部
３７  電流再現回路
３９  ロジック回路
Ｌ１，Ｌ２  リアクトル
Ｔ１，Ｔ２  トランス
Ｄ１〜Ｄ４  ダイオード
Ｑ１，Ｑ２  スイッチング素子
Ｑ３，Ｑ４  トランジスタ
Ｒ１〜Ｒ４  抵抗
Ｃｉ，Ｃｏ，Ｃ  コンデンサ
Ａｍｐ  誤差増幅器
Ｉａ  電流源
【図１】
2017009950.tif 000003
【図２】
2017009950.tif 000004
【図３】
2017009950.tif 000005
【図４】
2017009950.tif 000006
【図５】
2017009950.tif 000007
【図６】
2017009950.tif 000008
【図７】
2017009950.tif 000009
【国際調査報告】
2017009950.tif 000010
2017009950.tif 000011