(57)【要約】  本技術は、歩留まりを向上させることができるようにする固体撮像装置および製造方法、半導体ウェハ、並びに電子機器に関する。半導体ウェハには、固体撮像装置を構成する画素等が形成されるチップ領域と、スクライブ領域とが形成されている。スクライブ領域には、チップ領域の特性を測定するための検査回路と測定パッドが形成された測定用領域と、半導体ウェハの個片化時に切削されるダイシングラインとが設けられ、測定用領域は、ダイシングラインとチップ領域との間に位置するようになされている。本技術は、固体撮像装置に適用することができる。
2016143553.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素、および前記画素を駆動するための素子が設けられたチップ領域と、
前記チップ領域に隣接して設けられ、前記画素の駆動に必要な素子および配線が設けられておらず、前記チップ領域の特性を測定するための測定パッドが設けられた測定用領域と
を備える固体撮像装置。
【請求項２】
前記測定用領域には、前記特性を測定するための検査回路と前記測定パッドとを接続する接続配線がさらに設けられている
請求項１に記載の固体撮像装置。
【請求項３】
前記測定用領域には、前記検査回路がさらに設けられている
請求項２に記載の固体撮像装置。
【請求項４】
複数の画素、および前記画素を駆動するための素子が設けられたチップ領域と、
前記チップ領域に隣接して設けられ、前記画素の駆動に必要な素子および配線が設けられておらず、前記チップ領域の特性を測定するための測定パッドが設けられた測定用領域と
を備える固体撮像装置の製造方法であって、
半導体ウェハに前記チップ領域および前記測定用領域からなる複数の領域と、前記複数の領域を区切るダイシングラインとを形成し、
前記ダイシングラインに対するダイシング加工を行って、前記半導体ウェハを前記チップ領域および前記測定用領域からなる前記固体撮像装置に個片化する
ステップを含む製造方法。
【請求項５】
前記半導体ウェハは、前記画素が設けられたセンサウェハと、前記センサウェハとは異なる１または複数の他のウェハとからなり、
前記センサウェハにおける前記ダイシングライン部分のシリコンが除去された後、前記ダイシング加工が行われる
請求項４に記載の製造方法。
【請求項６】
前記測定用領域には、前記特性を測定するための検査回路がさらに設けられている
請求項４に記載の製造方法。
【請求項７】
前記他のウェハにおける前記ダイシングライン部分には、前記特性を測定するための検査回路がさらに設けられている
請求項５に記載の製造方法。
【請求項８】
前記ダイシングラインにおける銅の被覆率は、前記ダイシングラインとは異なる領域における銅の被覆率よりも低くなっている
請求項４に記載の製造方法。
【請求項９】
複数の画素、および前記画素を駆動するための素子が設けられたチップ領域と、
前記チップ領域に隣接して設けられ、前記画素の駆動に必要な素子および配線が設けられておらず、前記チップ領域の特性を測定するための測定パッドが設けられた測定用領域と、
前記チップ領域および前記測定用領域からなる複数の領域を区切るダイシングラインと
を備える半導体ウェハ。
【請求項１０】
前記半導体ウェハは、前記画素が設けられたセンサウェハと、前記センサウェハとは異なる１または複数の他のウェハとからなり、
前記センサウェハにおける前記ダイシングライン部分はシリコンが除去された状態となっている
請求項９に記載の半導体ウェハ。
【請求項１１】
前記測定用領域には、前記特性を測定するための検査回路がさらに設けられている
請求項９に記載の半導体ウェハ。
【請求項１２】
前記他のウェハにおける前記ダイシングライン部分には、前記特性を測定するための検査回路がさらに設けられている
請求項１０に記載の半導体ウェハ。
【請求項１３】
前記ダイシングラインにおける銅の被覆率は、前記ダイシングラインとは異なる領域における銅の被覆率よりも低くなっている
請求項９に記載の半導体ウェハ。
【請求項１４】
複数の画素、および前記画素を駆動するための素子が設けられたチップ領域と、
前記チップ領域に隣接して設けられ、前記画素の駆動に必要な素子および配線が設けられておらず、前記チップ領域の特性を測定するための測定パッドが設けられた測定用領域と
を有する固体撮像装置を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は固体撮像装置および製造方法、半導体ウェハ、並びに電子機器に関し、特に、歩留まりを向上させることができるようにした固体撮像装置および製造方法、半導体ウェハ、並びに電子機器に関する。
【背景技術】
【０００２】
例えば、CMOS（Complementary Metal Oxide Semiconductor）イメージセンサ等の固体撮像装置の製造時には、半導体ウェハ内に固体撮像装置であるチップが積層により複数形成された後、半導体ウェハがダイシングにより個片化される。【０００３】
このようなチップの特性を測定して良否判定を行うために、半導体ウェハが個片化されていない状態で、検査回路を用いてチップの特性を測定する技術が知られている。【０００４】
例えば、各チップの回路ブロックへと供給する特性測定用の信号を生成したり、その信号をチップの回路ブロックに供給して特性を測定したりする検査回路や、検査回路に接続されるパッドを半導体ウェハのスクライブ領域上に形成する技術が提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−１７６１４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら上述した技術では、固体撮像装置の製造時の歩留まりを向上させることは困難であった。【０００７】
例えばスクライブ領域に検査回路に接続する検査用のパッドを形成すると、そのパッド部分に段差が生じてしまう。また、検査用のパッド直下には、強度補強のためにGlobalの厚いCu（銅）のパターンや、その他のCuパターンを設ける必要がある。【０００８】
この場合、例えばブレードダイシングによりスクライブ領域を切断しようとすると、パッドの段差部分でチッピング（欠け）が生じたり、Cuパターンの部分でダイシングブレードが目詰まりしてチッピングが生じたりする。このようなチッピングが生じると、固体撮像装置の回路等が破損してしまうこともあり、歩留まりが低下してしまう。【０００９】
また、例えば上述した技術では、スクライブ領域上に検査回路を形成するため、スクライブ領域表層にSi（シリコン）の層が存在することになる。したがって、例えばレーザアブレーションダイシングによりスクライブ領域を切断する場合、レーザ加工時にスクライブ領域においてSiと、CuパターンのCuとが溶融してCuシリサイドとなってしまう。【００１０】
このようにして生じるCuシリサイドは、常温でも反応が進んで状態が変化するような成長をし、ダストの原因となってしまう。そうすると、ダストによって固体撮像装置の画素欠陥が発生してしまい、歩留まりが低下してしまうことになる。特に、半導体ウェハの画素が形成される層におけるスクライブ領域の部分にSiがあると、画素欠陥が発生しやすくなる。【００１１】
本技術は、このような状況に鑑みてなされたものであり、固体撮像装置の製造時の歩留まりを向上させることができるようにするものである。
【課題を解決するための手段】
【００１２】
本技術の第１の側面の固体撮像装置は、複数の画素、および前記画素を駆動するための素子が設けられたチップ領域と、前記チップ領域に隣接して設けられ、前記画素の駆動に必要な素子および配線が設けられておらず、前記チップ領域の特性を測定するための測定パッドが設けられた測定用領域とを備える。【００１３】
前記測定用領域には、前記特性を測定するための検査回路と前記測定パッドとを接続する接続配線をさらに設けることができる。【００１４】
前記測定用領域には、前記検査回路をさらに設けることができる。【００１５】
本技術の第１の側面の製造方法は、複数の画素、および前記画素を駆動するための素子が設けられたチップ領域と、前記チップ領域に隣接して設けられ、前記画素の駆動に必要な素子および配線が設けられておらず、前記チップ領域の特性を測定するための測定パッドが設けられた測定用領域とを備える固体撮像装置の製造方法であって、半導体ウェハに前記チップ領域および前記測定用領域からなる複数の領域と、前記複数の領域を区切るダイシングラインとを形成し、前記ダイシングラインに対するダイシング加工を行って、前記半導体ウェハを前記チップ領域および前記測定用領域からなる前記固体撮像装置に個片化するステップを含む。【００１６】
前記半導体ウェハは、前記画素が設けられたセンサウェハと、前記センサウェハとは異なる１または複数の他のウェハとからなるようにし、前記センサウェハにおける前記ダイシングライン部分のシリコンが除去された後、前記ダイシング加工が行われるようにすることができる。【００１７】
前記測定用領域には、前記特性を測定するための検査回路をさらに設けることができる。【００１８】
前記他のウェハにおける前記ダイシングライン部分には、前記特性を測定するための検査回路をさらに設けることができる。【００１９】
前記ダイシングラインにおける銅の被覆率を、前記ダイシングラインとは異なる領域における銅の被覆率よりも低くすることができる。【００２０】
本技術の第１の側面においては、固体撮像装置に、複数の画素、および前記画素を駆動するための素子が設けられたチップ領域と、前記チップ領域に隣接して設けられ、前記画素の駆動に必要な素子および配線が設けられておらず、前記チップ領域の特性を測定するための測定パッドが設けられた測定用領域とが設けられる。【００２１】
本技術の第２の側面の半導体ウェハは、複数の画素、および前記画素を駆動するための素子が設けられたチップ領域と、前記チップ領域に隣接して設けられ、前記画素の駆動に必要な素子および配線が設けられておらず、前記チップ領域の特性を測定するための測定パッドが設けられた測定用領域と、前記チップ領域および前記測定用領域からなる複数の領域を区切るダイシングラインとを備える。【００２２】
前記半導体ウェハは、前記画素が設けられたセンサウェハと、前記センサウェハとは異なる１または複数の他のウェハとからなるようにし、前記センサウェハにおける前記ダイシングライン部分をシリコンが除去された状態とすることができる。【００２３】
前記測定用領域には、前記特性を測定するための検査回路をさらに設けることができる。【００２４】
前記他のウェハにおける前記ダイシングライン部分には、前記特性を測定するための検査回路をさらに設けることができる。【００２５】
前記ダイシングラインにおける銅の被覆率を、前記ダイシングラインとは異なる領域における銅の被覆率よりも低くすることができる。【００２６】
本技術の第２の側面においては、半導体ウェハに、複数の画素、および前記画素を駆動するための素子が設けられたチップ領域と、前記チップ領域に隣接して設けられ、前記画素の駆動に必要な素子および配線が設けられておらず、前記チップ領域の特性を測定するための測定パッドが設けられた測定用領域と、前記チップ領域および前記測定用領域からなる複数の領域を区切るダイシングラインとが設けられる。【００２７】
本技術の第３の側面の電子機器は、複数の画素、および前記画素を駆動するための素子が設けられたチップ領域と、前記チップ領域に隣接して設けられ、前記画素の駆動に必要な素子および配線が設けられておらず、前記チップ領域の特性を測定するための測定パッドが設けられた測定用領域とを有する固体撮像装置を備える。【００２８】
本技術の第３の側面においては、固体撮像装置に、複数の画素、および前記画素を駆動するための素子が設けられたチップ領域と、前記チップ領域に隣接して設けられ、前記画素の駆動に必要な素子および配線が設けられておらず、前記チップ領域の特性を測定するための測定パッドが設けられた測定用領域とが設けられる。
【発明の効果】
【００２９】
本技術の第１の側面乃至第３の側面によれば、歩留まりを向上させることができる。
【図面の簡単な説明】
【００３０】
【図１】半導体ウェハの構成例を示す図である。
【図２】半導体ウェハの個片化について説明する図である。
【図３】スクライブ領域の断面を示す図である。
【図４】固体撮像装置の製造工程について説明する図である。
【図５】スクライブ領域の断面を示す図である。
【図６】固体撮像装置の製造工程について説明する図である。
【図７】固体撮像装置の製造工程について説明する図である。
【図８】検査回路の配置について説明する図である。
【図９】撮像装置の構成例を示す図である。
【図１０】固体撮像装置を使用する使用例を示す図である。
【発明を実施するための形態】
【００３１】
以下、図面を参照して、本技術を適用した実施の形態について説明する。
【００３２】
〈第１の実施の形態〉
〈半導体ウェハの構成例〉
図１は、本技術を適用した半導体ウェハの一実施の形態の構成例を示す図である。なお、より詳細には、図１には、半導体ウェハの一部分のみが図示されている。
【００３３】
図１に示す半導体ウェハ１１には、積層により固体撮像装置を構成する画素回路や配線等が形成されるチップ領域２１−１乃至チップ領域２１−６が設けられている。そして、それらのチップ領域２１−１乃至チップ領域２１−６の間の領域がスクライブ領域２２となっている。なお、以下、チップ領域２１−１乃至チップ領域２１−６を特に区別する必要のない場合、単にチップ領域２１とも称することとする。
【００３４】
例えばチップ領域２１−５は、入射した光を受光して光電変換する画素が行列状に配置されている画素領域３１と、その画素領域３１を囲む周辺領域３２とからなる。
【００３５】
画素領域３１には、光電変換素子やトランジスタなどの画素駆動用の素子からなる画素回路が形成されており、周辺領域３２には図示せぬ配線や、外部との電気的な接続を可能とするパッド４１−１乃至パッド４１−６等のパッドが設けられている。以下、パッド４１−１乃至パッド４１−６を特に区別する必要のない場合、単にパッド４１とも称する。
【００３６】
また、スクライブ領域２２には、ダイシング加工の際に切断（切削）される領域であるダイシングライン５１と、検査回路やその検査回路に電気的に接続された検査用の測定パッドが形成された測定用領域５２とが設けられている。
【００３７】
ダイシングライン５１は、半導体ウェハ１１に複数形成された、個片化後に固体撮像装置とされるチップ領域２１および測定用領域５２からなる領域を区切る領域である。
【００３８】
また、測定用領域５２は、固体撮像装置の駆動、つまりチップ領域２１に設けられた画素の駆動に必要な素子や配線は設けられておらず、検査回路や測定パッドなど、チップ領域２１の特性を測定するための回路や部材のみが設けられた領域である。
【００３９】
例えば、チップ領域２１−５の図中、上側および左側では、チップ領域２１−５とダイシングライン５１との間に、チップ領域２１−５に隣接して測定用領域５２が設けられている。また、チップ領域２１−５の図中、左側に隣接する測定用領域５２部分には、検査回路６１と、測定パッド６２−１乃至測定パッド６２−６とが設けられている。
【００４０】
ここで、検査回路６１は、TEG（Test Element Group）と呼ばれる回路であり、チップ領域２１の膜厚をモニタしたり、チップ領域２１に形成された回路や配線等の抵抗値など、チップ領域２１の基本的な特性値を測定したりするための回路である。この例では、検査回路６１は、配線により測定パッド６２−１乃至測定パッド６２−６と接続されている。なお、以下、測定パッド６２−１乃至測定パッド６２−６を特に区別する必要のない場合、単に測定パッド６２とも称することとする。
【００４１】
チップ領域２１−５の所定の特性値の測定時には、例えばプローブ（探針）で測定パッド６２とパッド４１とを電気的に接続することで、検査回路６１とチップ領域２１−５とを電気的に接続させ、検査回路６１を駆動させて所望の特性の測定が行われる。
【００４２】
このような半導体ウェハ１１では、積層によりチップ領域２１に画素回路等を形成しながら、適宜、検査回路６１等により特性の測定が行われる。そして、チップ領域２１に画素回路等の必要な回路や配線が形成されると、その後、ダイシングが行われ、半導体ウェハ１１がチップへと個片化される。
【００４３】
これにより、例えば図２に示すように半導体ウェハ１１から各チップ領域２１が分離される。この例では、例えば個片化（ダイシング）によりチップ領域２１−５と、測定用領域５２におけるチップ領域２１−５に隣接する部分とが１つのチップとされ、このチップが固体撮像装置７１とされている。つまり、半導体ウェハ１１における領域R11内の部分が固体撮像装置７１とされる。
【００４４】
ここで、測定用領域５２は、検査回路６１や測定パッド６２など、チップ領域２１の特性の測定に必要な回路やパッドのみが形成されている領域であり、固体撮像装置７１の動作に必要な素子や配線等は設けられていないので、個片化後は特に必要のない領域である。したがって、個片化が行われた後、チップから測定用領域５２部分が除去されて、チップ領域２１部分のみが最終的な固体撮像装置７１とされてもよい。
【００４５】
〈スクライブ領域の断面について〉
また、スクライブ領域２２の断面は、例えば図３に示すようになっている。なお、図３において、図１における場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
【００４６】
図３では、矢印A11に示される図がスクライブ領域２２の断面を示しており、矢印A12に示す図が、矢印A11に示す図を図中、上から下方向に見たときの図である。つまり、矢印A12に示す図は、スクライブ領域２２を図１における場合と同じ方向から見たときの図である。
【００４７】
矢印A11に示すように半導体ウェハ１１は、センサウェハ１０１とロジックウェハ１０２とから構成されており、これらのセンサウェハ１０１とロジックウェハ１０２は、例えばプラズマ接合等により貼り合わせられている。
【００４８】
ここで、センサウェハ１０１は、チップ領域２１に光電変換素子等からなる画素が設けられた、撮像機能を実現する半導体ウェハである。また、ロジックウェハ１０２は、画素から読み出された画素信号に対する信号処理など、各種の信号処理を行うロジック回路がチップ領域２１に形成された半導体ウェハである。
【００４９】
センサウェハ１０１は、Siなどからなるシリコン基板１１１と、そのシリコン基板１１１に積層されたSiOx（酸化ケイ素）からなる配線層１１２とから構成されている。
【００５０】
また、ロジックウェハ１０２は、Siなどからなるシリコン基板１１３、SiOCなどの低誘電率絶縁膜（Low-K）からなる配線層１１４、およびSiOからなる配線層１１５から構成されている。
【００５１】
この例では、配線層１１５の測定用領域５２の部分には、Al（アルミニウム）からなる測定パッド６２−１が形成されており、センサウェハ１０１およびロジックウェハ１０２に設けられた開口部１２１により測定パッド６２−１の部分が開口されている。
【００５２】
また、配線層１１５の測定用領域５２部分における測定パッド６２−１の直下には、測定パッド６２−１部分の強度補強のためにGlobalの厚いCuからなるCuパターン１２２が設けられている。さらに、配線層１１４の測定用領域５２部分におけるCuパターン１２２直下には、チップ領域２１の特性を測定するためのCuの測定パッドや、強度補強のためのCuのパッドなどからなるCuパターン１２３が設けられている。
【００５３】
Cuパターン１２３は、ある程度の厚みや面積を有しているが、Cuパターン１２３の図中、縦方向の厚みは、Cuパターン１２２の厚みよりも薄くなっている。すなわち、配線層１１４は、配線層１１５に形成されるCuパターン１２２の厚みよりも、より薄い厚みのCuパターン１２３が形成される配線層である。
【００５４】
センサウェハ１０１におけるダイシングライン５１の部分、より詳細にはダイシング時に切削される領域の部分では、矢印Q11に示すように、シリコン基板１１１を構成するSiがエッチング等により完全に除去されている。そのため、センサウェハ１０１におけるダイシングライン５１の部分では、配線層１１２を構成するSiOが露出している。
【００５５】
この部分を図中、上側から見ると、矢印A12に示すように、ダイシングライン５１の表面部分にSiがないことが分かる。なお、矢印A12に示す図では、左斜め方向の斜線が施された領域がSiの領域を示している。
【００５６】
さらに、配線層１１２および配線層１１５におけるダイシングライン５１の部分には、ダイシング時に切削しやすくするため、配線やパッドなどは設けられていない。つまり、何も設けられていない。
【００５７】
配線層１１４におけるダイシングライン５１の部分には、薄厚のCuからなるダミーのCuパターン１２４が設けられている。このCuパターン１２４は、例えば配線層１１４における被覆率が約30％以下など、Cuパターン１２３が設けられた部分、つまり測定用領域５２部分等の他の部分のCuパターンの被覆率よりも低くなるように形成されている。ここで、Cuパターンの被覆率とは、単位面積当たりのCu面積の割合である。
【００５８】
さらに、センサウェハ１０１とロジックウェハ１０２におけるチップ領域２１の境界近傍には、チップ領域２１での意図せぬ電気接続（ショート）を防止するためのCuのガードリング１２５乃至ガードリング１２８が設けられている。
【００５９】
半導体ウェハ１１は、以上のような構成とすることで、より簡単に固体撮像装置の製造時の歩留まりを向上させることができるようになっている。
【００６０】
具体的には、ダイシングライン５１に測定パッド６２を設けると、その測定パッド６２の部分に段差が生じたり、測定パッド６２直下に強度補強のためにCuパターン１２２やCuパターン１２３が配置されたりするため、ダイシングを行なうときにチッピングが生じてしまう。このようなチッピングが発生すると、場合によっては固体撮像装置の回路等が破損し、歩留まりが低下してしまう。
【００６１】
そこで、半導体ウェハ１１では、ダイシングライン５１とチップ領域２１との間に測定用領域５２を設け、その測定用領域５２に測定パッド６２を配置するようにした。換言すれば、ダイシング時に切削されるダイシングライン５１と、検査時の測定に使用する測定パッド６２が複数設けられたラインとを異なるラインに分けたスクライブ構造とした。
【００６２】
これにより、ダイシングライン５１に測定パッド６２や、Cuパターン１２２、Cuパターン１２３等を設ける必要がなくなる。これにより、それらの測定パッド６２やCuパターン１２２、Cuパターン１２３等に起因するチッピングの発生を防止し、固体撮像装置の製造時の歩留まりを向上させることができる。
【００６３】
しかも、Cuパターンの厚みが厚いGlobal層やSemi Global層、つまり配線層１１５においては、ダイシングライン５１の部分にCuのダミー配線も配置しない構成とした。加えて、ダイシングライン５１ではCuパターン１２４のように、Cuの被覆率が低いCuパターン（Cuのダミー配線）のみが配置されるような構成とした。このような構成とすることで、ダイシングライン５１におけるCuの体積を低く抑えることができる。
【００６４】
したがって、ブレードダイシング時にブレードのドレッシング回数を低減させ、さらにダイシング加工を簡単に行うことができるようになるので、チッピングの発生を抑制することができる。このとき、ダイシングライン５１においてチッピングが生じても、ダイシングライン５１とチップ領域２１との間に測定用領域５２があり、チップ領域２１境界近傍にはガードリングもあることから、チッピングの発生により固体撮像装置が破損してしまうことはない。
【００６５】
また、ダイシングライン５１にCuの被覆率が低いCuパターン１２４のみを配置することで、レーザアブレーションダイシングが行われるときに、Cuシリサイドの発生を低減させることができる。これにより、固体撮像装置の歩留まりを向上させることができる。
【００６６】
さらに、半導体ウェハ１１では、ダイシングライン５１上、より詳細には画素が形成されるセンサウェハ１０１のダイシングライン５１の部分にあるSiが、ダイシング加工前にエッチング等により完全に除去される。
【００６７】
そのため、レーザアブレーションダイシングを行うときでも、センサウェハ１０１でCuシリサイドが発生することもない。これにより、Cuシリサイドのデブリ（ダスト）による画素欠陥の発生を防止し、固体撮像装置の歩留まりを向上させることができる。すなわち、Cuシリサイドのデブリによって発生する初期不良の発生や、デブリの成長による信頼性の低下を抑制して歩留まりを向上させることができる。また、これにより高品質な固体撮像装置を得ることができる。
【００６８】
さらに、ダイシングライン５１の部分にあるSiをダイシング加工前に除去しておくことで、レーザアブレーションダイシングを行う場合に、より簡単かつ迅速に加工することができるようになる。
【００６９】
一般的に、Siの部分ではレーザ光が吸収されにくいので、Si部分ではレーザ光による加工速度（切断速度）が遅くなるが、半導体ウェハ１１ではダイシングライン５１表面のSiが除去されている。そのため、半導体ウェハ１１のダイシング時におけるレーザ光による加工速度をより速くし、より短い時間で個片化を行うことができる。
【００７０】
なお、半導体ウェハ１１では、検査回路６１等のTEGが測定用領域５２に設けられる例について説明したが、機密上、このようなTEGをダイシングにより破壊する必要があることもある。そのような場合、検査回路６１等のTEGをロジックウェハ１０２におけるダイシングライン５１の部分に形成し、検査回路６１等のTEGと測定パッド６２とを配線で接続すればよい。
【００７１】
この場合、センサウェハ１０１のダイシングライン５１部分にはSiの領域はないので、センサウェハ１０１でCuシリサイドが発生することもなく、歩留まりを向上させることができる。
【００７２】
〈固体撮像装置の製造について〉
続いて、本技術を適用した固体撮像装置の製造について説明する。
【００７３】
固体撮像装置を製造する製造装置は、まず、図４の矢印W11に示すように、センサウェハ１５１とロジックウェハ１５２とを製造する。
【００７４】
すなわち、製造装置はシリコン基板１６１に光電変換素子等からなる画素を形成するとともに、配線等を有し、１または複数の層からなる配線層１６２を積層によりシリコン基板１６１に形成して、これらのシリコン基板１６１と配線層１６２からなる１つのウェハをセンサウェハ１５１とする。
【００７５】
ここで、センサウェハ１５１、シリコン基板１６１、および配線層１６２は、それぞれ図３に示したセンサウェハ１０１、シリコン基板１１１、および配線層１１２に対応する。
【００７６】
また、製造装置は、配線等を有し、１または複数の層からなる配線層１６４を積層によりシリコン基板１６３に形成して、これらのシリコン基板１６３と配線層１６４からなる１つのウェハをロジックウェハ１５２とする。
【００７７】
ここで、ロジックウェハ１５２、シリコン基板１６３、および配線層１６４は、それぞれ図３に示したロジックウェハ１０２、シリコン基板１１３、および配線層１１４と配線層１１５からなる配線層に対応する。
【００７８】
次に、製造装置は、矢印W12に示すようにセンサウェハ１５１とロジックウェハ１５２とをプラズマ接合により接合し、１つの半導体ウェハ１７１とする。
【００７９】
この例では、センサウェハ１５１の配線層１６２と、ロジックウェハ１５２の配線層１６４とが対向するように、センサウェハ１５１とロジックウェハ１５２が接合されている。
【００８０】
ここで、半導体ウェハ１７１は図１に示した半導体ウェハ１１に対応し、半導体ウェハ１７１には、上述した複数のチップ領域２１に対応する領域と、スクライブ領域２２に対応する領域とが形成される。
【００８１】
また、矢印W13に示すように製造装置は、半導体ウェハ１７１を構成するシリコン基板１６１の表面を加工して薄層化する。
【００８２】
その後、製造装置は、矢印W14に示すように半導体ウェハ１７１におけるチップ領域２１に対応する領域に、画素を構成するオンチップカラーフィルタ１８１とオンチップカラーレンズ１８２を画素ごとに形成する。
【００８３】
そして、さらに製造装置は、センサウェハ１５１におけるダイシングラインの部分をエッチングしてSiを除去したり、センサウェハ１５１およびロジックウェハ１５２における測定用領域部分に開口部を形成し、測定パッド部分を開口したりする。
【００８４】
これにより、半導体ウェハ１７１に、固体撮像装置とされるチップ領域および測定用領域からなる領域が複数形成されるとともに、それらの複数の領域を区切るダイシングラインが形成されたことになる。
【００８５】
例えば半導体ウェハ１７１における矢印Q21に示す部分がスクライブ領域となっている。この例では、そのスクライブ領域の部分、つまり領域R21の部分を拡大すると、矢印Q22に示すように、スクライブ領域の構造が図３の矢印A11に示す場合と同様の構造となっている。図４では、矢印Q22に示す部分が、半導体ウェハ１７１における領域R21の部分を拡大して示した部分となっている。
【００８６】
このようにして１つの半導体ウェハ１７１が得られると、その半導体ウェハ１７１がダイシングにより個片化され、その結果得られた各チップが固体撮像装置とされる。ダイシングでは、上述したようにダイシングラインの部分がダイシング加工により切削され、チップ領域と測定用領域とからなるチップが固体撮像装置とされる。このとき、必要に応じてチップから測定用領域の部分が除去される。
【００８７】
〈第２の実施の形態〉
〈スクライブ領域の断面について〉
なお、以上においては、複数の固体撮像装置（チップ領域）が形成された半導体ウェハが、センサウェハとロジックウェハを貼り合わせて得られるウェハである例について説明したが、半導体ウェハは３以上のウェハを貼り合わせて得られるものであってもよい。
【００８８】
例えば、本技術を適用した最終的な半導体ウェハが、３つの半導体ウェハを貼り合わせて得られるものである場合、その半導体ウェハのスクライブ領域の断面は、例えば図５に示すようになる。
【００８９】
この例では、半導体ウェハ２２１は、３つの半導体ウェハであるセンサウェハ２３１、DRAM（Dynamic Random Access Memory）ウェハ２３２、およびロジックウェハ２３３を貼り合わせることで得られたものとなっている。
【００９０】
なお、図５では、矢印A21に示される図がスクライブ領域の断面を示しており、矢印A22に示す図が、矢印A21に示す図を図中、上から下方向に見たときの図である。
【００９１】
図５において、センサウェハ２３１およびロジックウェハ２３３は、図３に示したセンサウェハ１０１およびロジックウェハ１０２に対応する。また、センサウェハ２３１とロジックウェハ２３３との間に配置されたDRAMウェハ２３２は、固体撮像装置を構成するチップ領域の部分がメモリとして機能する領域となっている半導体ウェハである。
【００９２】
半導体ウェハ２２１には、画素回路や配線等が形成され、固体撮像装置の一部とされるチップ領域２４１−１およびチップ領域２４１−２が形成されるとともに、それらのチップ領域２４１−１とチップ領域２４１−２の間の領域がスクライブ領域２４２とされている。また、スクライブ領域２４２には、ダイシングライン２５１および測定用領域２５２が設けられている。
【００９３】
チップ領域２４１−１およびチップ領域２４１−２は、図１に示したチップ領域２１に対応し、ダイシングライン２５１および測定用領域２５２は、図３に示したダイシングライン５１および測定用領域５２に対応する。
【００９４】
なお、以下、チップ領域２４１−１およびチップ領域２４１−２を特に区別する必要のない場合、単にチップ領域２４１と称することとする。
【００９５】
センサウェハ２３１は、Siからなるシリコン基板２６１と、シリコン基板２６１に積層された複数の層からなる配線層２６２とを有しており、それらのシリコン基板２６１と配線層２６２との間には、酸化膜により形成された絶縁層２６３が設けられている。
【００９６】
また、DRAMウェハ２３２は、Siからなるシリコン基板２６４と、シリコン基板２６４に積層された複数の層からなる配線層２６５とを有している。さらにロジックウェハ２３３は、Siからなるシリコン基板２６６と、シリコン基板２６６に積層された複数の層からなる配線層２６７とを有している。
【００９７】
この例では、センサウェハ２３１の配線層２６２における測定用領域２５２の部分には、Alからなる測定パッド２７１が形成されており、センサウェハ２３１に設けられた開口部２７２により測定パッド２７１の部分が開口されている。
【００９８】
この測定パッド２７１は、図３に示した測定パッド６２に対応する。測定パッド２７１はビアや電極などからなるCuの配線２７３によって、DRAMウェハ２３２の配線層２６５における測定用領域２５２の部分に設けられたAlの配線やパッドに電気的に接続されている。
【００９９】
また、センサウェハ２３１のダイシングライン２５１の部分は、シリコン基板２６１の部分だけでなく、配線層２６２の大部分がエッチング等により除去され、深い溝２７４が形成されている。
【０１００】
この溝２７４の部分はダイシング時に切削される部分であり、矢印A22に示すように溝２７４の部分では、図３の矢印A12に示した例と同様にSiが完全に除去されている。なお、矢印A22に示す図においても左斜め方向の斜線部分の領域がSiの領域を示している。
【０１０１】
半導体ウェハをダイシングにより個片化する場合、半導体ウェハの厚みが厚いほど、ダイシングがしづらくなる。そこで、半導体ウェハ２２１では、ダイシングライン２５１に深い溝２７４を形成して、ダイシングライン２５１部分の厚みを薄くすることで、より簡単に個片化を行うことができるような構成となっている。
【０１０２】
さらにセンサウェハ２３１の配線層２６２におけるチップ領域２４１の部分には、ダイシングライン２５１や測定用領域２５２の境界近傍の部分にCuやAlによりガードリング２７５およびガードリング２７６が形成されている。
【０１０３】
DRAMウェハ２３２では、配線層２６５における測定用領域２５２の部分にはAlの配線やパッドなどからなるAlパターン２７７が形成されており、このAlパターン２７７はCuの配線２７３によって測定パッド２７１と接続されている。
【０１０４】
また、DRAMウェハ２３２においても、配線層２６５におけるチップ領域２４１の部分には、ダイシングライン２５１や測定用領域２５２の境界近傍の部分にAlによりガードリング２７８およびガードリング２７９が形成されている。
【０１０５】
ロジックウェハ２３３では、配線層２６７における測定用領域２５２の部分には、Alの測定パッド２８０が形成されており、その測定パッド２８０の直下には、測定パッド２８０部分の強度補強のためにGlobalの厚いCuからなるCuパターン２８１が設けられている。この例では、チップ領域２４１の特性の測定（検査）に用いる測定パッド２８０や測定パッド２７１等の測定パッドは、全て同じライン上、つまり測定用領域２５２に配置されている。
【０１０６】
さらに、配線層２６７の測定用領域２５２の部分におけるCuパターン２８１直下には、強度補強のためのCuのパッド等のCuパターン２８２が設けられている。
【０１０７】
配線層２６７では、このCuパターン２８２が形成されている層がSiOCなどの低誘電率絶縁膜（Low-K）からなる配線層となっている。なお、この例では、DRAMウェハ２３２には、SiOCなどの低誘電率絶縁膜（Low-K）からなる配線層は設けられておらず、DRAMウェハ２３２の配線層２６５はAlの配線が設けられた層のみから構成される。特に、配線層２６５におけるダイシングライン２５１の部分には、Alのダミー配線も配置されていない。しかし、Alは成長するデブリを生成しないため、配線層２６５におけるダイシングライン２５１の部分にAlのダミー配線を配置するようにしてもよい。
【０１０８】
また、配線層２６７におけるダイシングライン２５１の部分、より詳細にはCuパターン２８２が形成されている層と同じ層には、Cuの被覆率の低いCuパターン２８３が形成されている。
【０１０９】
Cuパターン２８３も図３に示したCuパターン１２４における場合と同様に、被覆率が約30％以下など、Cuパターン２８２が設けられた部分、つまり測定用領域２５２部分等の他の領域におけるCuパターンの被覆率よりも低くなるように形成されている。
【０１１０】
さらにロジックウェハ２３３においても、配線層２６７におけるチップ領域２４１の部分には、ダイシングライン２５１や測定用領域２５２の境界近傍の部分にCuやAlによりガードリング２８４およびガードリング２８５が形成されている。
【０１１１】
半導体ウェハ２２１を以上のような構成とすることで、より簡単に固体撮像装置の製造時の歩留まりを向上させることができる。
【０１１２】
すなわち、半導体ウェハ２２１では、ダイシングライン２５１とチップ領域２４１との間に測定用領域２５２を設け、その測定用領域２５２に測定パッド２７１や測定パッド２８０等の検査用のパッドを配置するようにした。また、ダイシングライン２５１のGlobal層やSemi Global層にはCuのダミー配線も配置しないようにされ、ダイシングライン２５１の部分に設けられるCuパターン２８３の被覆率が測定用領域２５２等、他の領域のCuパターンの被覆率よりも低くなるようにされている。
【０１１３】
これにより、ダイシングライン２５１における段差をなくし、またCuの体積を低減させてチッピングを防止し、固体撮像装置の歩留まりを向上させることができる。しかも、センサウェハ２３１のダイシングライン２５１部分に溝２７４を形成することで、さらにダイシング加工をしやすくすることができる。
【０１１４】
また、ダイシングライン２５１におけるCuの体積を低減させることで、レーザアブレーションダイシングが行われるときに、Cuシリサイドの発生を低減させ、固体撮像装置の歩留まりを向上させることができる。
【０１１５】
さらに、センサウェハ２３１におけるダイシングライン２５１の部分のSiをダイシング加工前に除去しておくことで、Cuシリサイドの発生を防止し、固体撮像装置の歩留まりを向上させるとともに、より高品質な固体撮像装置を得ることができる。また、レーザアブレーションダイシングを行う場合に、より簡単かつ迅速に加工することができる。
【０１１６】
〈固体撮像装置の製造について〉
続いて、図６および図７を参照して、図５に示したように３つの半導体ウェハを接合して最終的な１つの半導体ウェハとする場合における固体撮像装置の製造について説明する。なお、図６および図７において、互いに対応する部分には同一の符号を付してあり、その説明は適宜省略する。
【０１１７】
固体撮像装置を製造する製造装置は、まず、図６の矢印W21に示すように、DRAMウェハ３２１とロジックウェハ３２２とを製造する。
【０１１８】
すなわち、製造装置はシリコン基板３３１に、１または複数の層からなる配線層３３２を積層により形成して、これらのシリコン基板３３１と配線層３３２からなる１つのウェハを、メモリとして機能するDRAMウェハ３２１とする。
【０１１９】
ここで、DRAMウェハ３２１、シリコン基板３３１、および配線層３３２は、それぞれ図５に示したDRAMウェハ２３２、シリコン基板２６４、および配線層２６５に対応する。
【０１２０】
また、製造装置は、シリコン基板３３３に、配線等を有し、１または複数の層からなる配線層３３４を積層により形成して、これらのシリコン基板３３３と配線層３３４からなる１つのウェハをロジックウェハ３２２とする。
【０１２１】
ここで、ロジックウェハ３２２、シリコン基板３３３、および配線層３３４は、それぞれ図５に示したロジックウェハ２３３、シリコン基板２６６、および配線層２６７に対応する。
【０１２２】
続いて、製造装置は、矢印W22に示すようにDRAMウェハ３２１とロジックウェハ３２２とをプラズマ接合により接合する。この例では、DRAMウェハ３２１の配線層３３２と、ロジックウェハ３２２の配線層３３４とが対向するように、DRAMウェハ３２１とロジックウェハ３２２が接合されている。
【０１２３】
その後、製造装置は、矢印W23に示すようにDRAMウェハ３２１を構成するシリコン基板３３１の表面を加工して、シリコン基板３３１を薄層化する。
【０１２４】
また、製造装置は矢印W24に示すように、シリコン基板３４１に光電変換素子等からなる画素を形成する。さらに製造装置は、シリコン基板３４１に、配線等を有し、１または複数の層からなる配線層３４２を積層により形成して、これらのシリコン基板３４１と配線層３４２からなる１つのウェハをセンサウェハ３５１とする。ここで、センサウェハ３５１、シリコン基板３４１、および配線層３４２は、それぞれ図５に示したセンサウェハ２３１、シリコン基板２６１、および配線層２６２に対応する。
【０１２５】
そして、製造装置は、このようにして得られたセンサウェハ３５１と、ロジックウェハ３２２が接合されたDRAMウェハ３２１とをプラズマ接合により接合し、１つの半導体ウェハ３６１とする。この例では、センサウェハ３５１の配線層３４２と、DRAMウェハ３２１のシリコン基板３３１とが対向するように、センサウェハ３５１とDRAMウェハ３２１が接合されている。
【０１２６】
その後、製造装置は、図７の矢印W25に示すように半導体ウェハ３６１を構成するシリコン基板３４１の表面を加工して、シリコン基板３４１を薄層化する。
【０１２７】
さらに、製造装置は、矢印W26に示すように半導体ウェハ３６１におけるチップ領域２４１に対応する領域に、画素を構成するオンチップカラーフィルタ３７１とオンチップカラーレンズ３７２を画素ごとに形成する。
【０１２８】
そして、製造装置は、センサウェハ３５１におけるダイシングラインの部分をエッチングしてSiを除去したり、センサウェハ３５１における測定用領域部分に開口部を形成し、測定パッド部分を開口したりする。これにより、半導体ウェハ３６１にチップ領域、測定用領域、およびダイシングラインが形成されたことになる。
【０１２９】
例えば半導体ウェハ３６１における矢印Q31に示す部分がスクライブ領域となっている。この例では、そのスクライブ領域の部分、つまり領域R31の部分を拡大すると、矢印Q32に示すように、スクライブ領域の構造が図５の矢印A21に示す場合と同様の構造となっている。図７では、矢印Q32に示す部分が、半導体ウェハ３６１における領域R31の部分を拡大して示した部分となっている。
【０１３０】
このようにして１つの半導体ウェハ３６１が得られると、その半導体ウェハ３６１がダイシングにより個片化され、その結果得られた各チップが固体撮像装置とされる。ダイシングでは、上述したようにダイシングラインの部分が切削され、チップ領域と測定用領域とからなるチップが固体撮像装置とされる。このとき、必要に応じてチップから測定用領域の部分が除去される。
【０１３１】
〈第２の実施の形態の変形例１〉
〈検査回路の配置について〉
なお、図５に示した半導体ウェハ２２１においても、図１に示した検査回路６１に対応するTEGが測定用領域２５２に配置されるが、機密上TEGをダイシングにより破壊する必要があるときには、TEGをダイシングライン２５１に形成してもよい。
【０１３２】
そのような場合、図５に示したスクライブ領域２４２は、例えば図８に示すように構成される。なお、図８において図５における場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
【０１３３】
図８は、図５の矢印A21に示した半導体ウェハ２２１を、図５中、上から下方向に見たときの図を示している。
【０１３４】
この例では、センサウェハ２３１の配線層２６２における測定用領域２５２の部分に、測定パッド２７１と、その測定パッド２７１と同様の測定パッド４０１乃至測定パッド４０３とが形成されている。
【０１３５】
また、DRAMウェハ２３２の配線層２６５におけるダイシングライン２５１の部分には、TEGとしての検査回路４０４が形成されている。そして、この検査回路４０４と、測定パッド２７１および測定パッド４０１乃至測定パッド４０３とが、それぞれ接続配線である配線４０５−１乃至配線４０５−４によって電気的に接続されている。
【０１３６】
以下、配線４０５−１乃至配線４０５−４を特に区別する必要のない場合、単に配線４０５とも称することとする。
【０１３７】
この例では、各配線４０５は、例えば配線層２６２、シリコン基板２６４、および配線層２６５にまたがって形成された、複数の層を介して検査回路４０４と、測定パッド２７１および測定パッド４０１乃至測定パッド４０３とを接続する多層配線となっている。
【０１３８】
このようにダイシングライン２５１の部分に検査回路４０４を形成すれば、ダイシング時に検査回路４０４が破壊されるので、機密性を向上させることができる。しかもこの場合、検査回路４０４は、センサウェハ２３１ではなくDRAMウェハ２３２に形成されるので、センサウェハ２３１におけるダイシングライン２５１の部分にSiの領域を形成する必要もない。
【０１３９】
〈撮像装置の構成例〉
さらに、本技術は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に固体撮像装置を用いる複写機など、光電変換部に固体撮像装置を用いる電子機器全般に対して適用可能である。
【０１４０】
図９は、本技術を適用した電子機器としての、撮像装置の構成例を示す図である。
【０１４１】
図９の撮像装置９０１は、レンズ群などからなる光学部９１１、固体撮像装置（撮像デバイス）９１２、およびカメラ信号処理回路であるDSP(Digital Signal Processor)回路９１３を備える。また、撮像装置９０１は、フレームメモリ９１４、表示部９１５、記録部９１６、操作部９１７、および電源部９１８も備える。DSP回路９１３、フレームメモリ９１４、表示部９１５、記録部９１６、操作部９１７および電源部９１８は、バスライン９１９を介して相互に接続されている。
【０１４２】
光学部９１１は、被写体からの入射光（像光）を取り込んで固体撮像装置９１２の撮像面上に結像する。固体撮像装置９１２は、光学部９１１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像装置９１２は、図２に示した固体撮像装置７１などの上述した固体撮像装置に対応する。
【０１４３】
表示部９１５は、例えば、液晶パネルや有機ＥＬ(electro luminescence)パネル等のパネル型表示装置からなり、固体撮像装置９１２で撮影された動画像または静止画像を表示する。記録部９１６は、固体撮像装置９１２で撮影された動画像または静止画像を、ビデオテープやDVD(Digital Versatile Disk)等の記録媒体に記録する。
【０１４４】
操作部９１７は、ユーザによる操作の下に、撮像装置９０１が持つ様々な機能について操作指令を発する。電源部９１８は、DSP回路９１３、フレームメモリ９１４、表示部９１５、記録部９１６および操作部９１７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
【０１４５】
なお、上述した実施形態においては、可視光の光量に応じた信号電荷を物理量として検知する画素が行列状に配置されてなるCMOSイメージセンサに適用した場合を例に挙げて説明した。しかしながら、本技術はCMOSイメージセンサへの適用に限られるものではなく、固体撮像素子全般に対して適用可能である。
【０１４６】
＜固体撮像装置の使用例＞
図１０は、上述の固体撮像装置（イメージセンサ）を使用する使用例を示す図である。
【０１４７】
上述した固体撮像装置は、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
【０１４８】
・デジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
【０１４９】
また、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
【０１５０】
さらに、本技術は、以下の構成とすることも可能である。
【０１５１】
［１］
複数の画素、および前記画素を駆動するための素子が設けられたチップ領域と、
前記チップ領域に隣接して設けられ、前記画素の駆動に必要な素子および配線が設けられておらず、前記チップ領域の特性を測定するための測定パッドが設けられた測定用領域と
を備える固体撮像装置。
［２］
前記測定用領域には、前記特性を測定するための検査回路と前記測定パッドとを接続する接続配線がさらに設けられている
［１］に記載の固体撮像装置。
［３］
前記測定用領域には、前記検査回路がさらに設けられている
［２］に記載の固体撮像装置。
［４］
複数の画素、および前記画素を駆動するための素子が設けられたチップ領域と、
前記チップ領域に隣接して設けられ、前記画素の駆動に必要な素子および配線が設けられておらず、前記チップ領域の特性を測定するための測定パッドが設けられた測定用領域と
を備える固体撮像装置の製造方法であって、
半導体ウェハに前記チップ領域および前記測定用領域からなる複数の領域と、前記複数の領域を区切るダイシングラインとを形成し、
前記ダイシングラインに対するダイシング加工を行って、前記半導体ウェハを前記チップ領域および前記測定用領域からなる前記固体撮像装置に個片化する
ステップを含む製造方法。
［５］
前記半導体ウェハは、前記画素が設けられたセンサウェハと、前記センサウェハとは異なる１または複数の他のウェハとからなり、
前記センサウェハにおける前記ダイシングライン部分のシリコンが除去された後、前記ダイシング加工が行われる
［４］に記載の製造方法。
［６］
前記測定用領域には、前記特性を測定するための検査回路がさらに設けられている
［４］または［５］に記載の製造方法。
［７］
前記他のウェハにおける前記ダイシングライン部分には、前記特性を測定するための検査回路がさらに設けられている
［５］に記載の製造方法。
［８］
前記ダイシングラインにおける銅の被覆率は、前記ダイシングラインとは異なる領域における銅の被覆率よりも低くなっている
［４］乃至［７］の何れか一項に記載の製造方法。
［９］
複数の画素、および前記画素を駆動するための素子が設けられたチップ領域と、
前記チップ領域に隣接して設けられ、前記画素の駆動に必要な素子および配線が設けられておらず、前記チップ領域の特性を測定するための測定パッドが設けられた測定用領域と、
前記チップ領域および前記測定用領域からなる複数の領域を区切るダイシングラインと
を備える半導体ウェハ。
［１０］
前記半導体ウェハは、前記画素が設けられたセンサウェハと、前記センサウェハとは異なる１または複数の他のウェハとからなり、
前記センサウェハにおける前記ダイシングライン部分はシリコンが除去された状態となっている
［９］に記載の半導体ウェハ。
［１１］
前記測定用領域には、前記特性を測定するための検査回路がさらに設けられている
［９］または［１０］に記載の半導体ウェハ。
［１２］
前記他のウェハにおける前記ダイシングライン部分には、前記特性を測定するための検査回路がさらに設けられている
［１０］に記載の半導体ウェハ。
［１３］
前記ダイシングラインにおける銅の被覆率は、前記ダイシングラインとは異なる領域における銅の被覆率よりも低くなっている
［９］乃至［１２］の何れか一項に記載の半導体ウェハ。
［１４］
複数の画素、および前記画素を駆動するための素子が設けられたチップ領域と、
前記チップ領域に隣接して設けられ、前記画素の駆動に必要な素子および配線が設けられておらず、前記チップ領域の特性を測定するための測定パッドが設けられた測定用領域と
を有する固体撮像装置を備える電子機器。
【符号の説明】
【０１５２】
１１  半導体ウェハ，  ２１−１乃至２１−６，２１  チップ領域，  ２２  スクライブ領域，  ５１  ダイシングライン，  ５２  測定用領域，  ６１  検査回路，  ６２−１乃至６２−６，６２  測定パッド，  ７１  固体撮像装置，  １２２  Cuパターン，  １２３  Cuパターン，  １２４  Cuパターン，  ２７１  測定パッド，  ２７４  溝，  ４０４  検査回路，  ４０５−１乃至４０５−４，４０５  配線
【図１】
2016143553.tif 000003
【図２】
2016143553.tif 000004
【図３】
2016143553.tif 000005
【図４】
2016143553.tif 000006
【図５】
2016143553.tif 000007
【図６】
2016143553.tif 000008
【図７】
2016143553.tif 000009
【図８】
2016143553.tif 000010
【図９】
2016143553.tif 000011
【図１０】
2016143553.tif 000012
【国際調査報告】
2016143553.tif 000013
2016143553.tif 000014
2016143553.tif 000015
2016143553.tif 000016