(57)【要約】  基板（１２）に半導体素子（１４，１６）を固定し、枠体、信号端子（Ｔ４−Ｔ７）、該信号端子より幅が広い主端子（Ｔ２，Ｂ５）、及びダミー端子（Ｔ１，Ｔ３，Ｔ８，Ｔ９，Ｒ１−Ｒ１８，Ｌ１−Ｌ１８，Ｂ１−Ｂ４，Ｂ６−Ｂ８）を有する端子集合体の、該信号端子と該主端子を該半導体素子に電気的に接続して、該基板、該半導体素子、及び該端子集合体が一体化した被封止体を形成する。下金型に形成された複数のブロックと、該信号端子、該主端子、及び該ダミー端子とを隙間がないように噛み合わせて、該被封止体を該下金型にのせる。その後に、該複数のブロックの上面、該信号端子の上面、該主端子の上面、及び該ダミー端子の上面に上金型の下面を隙間なく重ねて、該基板と該半導体素子を収容する空洞を形成し、該空洞にモールド樹脂を注入する。
2015001648.tif 000002
【特許請求の範囲】
【請求項１】
基板に半導体素子を固定する工程と、  枠体、前記枠体の内側に接続された信号端子、前記枠体の内側に接続された前記信号端子より幅が広い主端子、及び前記枠体の内側に接続されたダミー端子を有する端子集合体の、前記信号端子と前記主端子を前記半導体素子に電気的に接続して、前記基板、前記半導体素子、及び前記端子集合体が一体化した被封止体を形成する工程と、  下金型に形成された複数のブロックと、前記信号端子、前記主端子、及び前記ダミー端子とを隙間がないように噛み合わせて、前記被封止体を前記下金型にのせる搭載工程と、  前記搭載工程の後に、前記複数のブロックの上面、前記信号端子の上面、前記主端子の上面、及び前記ダミー端子の上面に上金型の下面を隙間なく重ねて、前記基板と前記半導体素子を収容する空洞を形成する工程と、  前記空洞にモールド樹脂を注入するモールド工程と、を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
前記搭載工程では、前記主端子に形成された開口に、前記複数のブロックの少なくとも１つが収容されることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記主端子の前記開口が形成された部分の幅は、前記開口が形成されていない部分の幅より大きいことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記基板は導電性の材料で形成され、  前記基板は、追加主端子と、前記追加主端子に接続され前記半導体素子が固定された本体部とを有し、  前記搭載工程では、前記追加主端子が、前記複数のブロックによって形成されたブロック間空間の少なくとも１つを埋め、  前記追加主端子が前記モールド樹脂の側面から外部に露出することを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記モールド工程の後に、前記信号端子、前記主端子、及び前記ダミー端子から前記枠体を切り離す切り離し工程を備えたことを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記切り離し工程の後に、前記ダミー端子を外部基板に固定する固定工程を備えたことを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記固定工程では、前記ダミー端子が前記外部基板を貫通しつつ前記外部基板に固定されることを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記ダミー端子は、前記モールド樹脂の外部に板状部を有し、  前記固定工程では、前記板状部を前記外部基板に固定することを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項９】
前記ダミー端子は、プレスフィット端子を有し、  前記固定工程では、前記プレスフィット端子を前記外部基板の開口に挿入することを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項１０】
前記ダミー端子は、前記モールド樹脂の外部に板状部を有し、  前記切り離し工程の後に、前記板状部を折り曲げて、前記板状部を板ばね又は皿ばねとする工程を備えたことを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項１１】
基板と、  前記基板に固定された半導体素子と、  前記半導体素子のオンオフを切り替える信号を伝送する信号端子と、  前記信号端子よりも太い幅で形成され、前記半導体素子の主電流を流す主端子と、  前記半導体素子と電気的に接続されていないダミー端子と、  前記信号端子、前記主端子、及び前記ダミー端子の一部を外部に露出させるように前記半導体素子と前記基板を覆うモールド樹脂と、を備えたことを特徴とする半導体装置。
【請求項１２】
前記モールド樹脂の内部に、前記半導体素子を制御する制御ＩＣを備えたことを特徴とする請求項１１に記載の半導体装置。
【請求項１３】
前記モールド樹脂の内部に、前記制御ＩＣと前記半導体素子を接続するゲート抵抗を備えたことを特徴とする請求項１２に記載の半導体装置。
【請求項１４】
前記モールド樹脂の外側に配置され、前記ダミー端子に固定された外部基板を備えたことを特徴とする請求項１１乃至１３のいずれか１項に記載の半導体装置。
【請求項１５】
前記ダミー端子は前記外部基板を貫通しつつ、前記外部基板に固定されたことを特徴とする請求項１４に記載の半導体装置。
【請求項１６】
前記ダミー端子は、前記モールド樹脂の外部に板状部を有し、  前記板状部が前記外部基板に固定されたことを特徴とする請求項１４に記載の半導体装置。
【請求項１７】
前記ダミー端子は、プレスフィット端子を有し、  前記プレスフィット端子が前記外部基板の開口に挿入されたことを特徴とする請求項１４に記載の半導体装置。
【請求項１８】
前記ダミー端子は、前記モールド樹脂の外部に板ばね又は皿ばねを有することを特徴とする請求項１１乃至１３のいずれか１項に記載の半導体装置。
【請求項１９】
前記ダミー端子、前記主端子、又は前記信号端子の前記モールド樹脂外部の形状を放熱フィン形状としたことを特徴とする請求項１１乃至１８のいずれか１項に記載の半導体装置。
【請求項２０】
前記ダミー端子の一部にはブッシュが形成されたことを特徴とする請求項１１乃至１９のいずれか１項に記載の半導体装置。
【請求項２１】
前記ダミー端子は、第１ダミー端子と、前記第１ダミー端子よりも幅が広い第２ダミー端子とを備えたことを特徴とする請求項１１乃至２０のいずれか１項に記載の半導体装置。
【請求項２２】
前記主端子、前記信号端子、又は前記ダミー端子は、前記モールド樹脂の上面又は下面から外部に露出したことを特徴とする請求項１１乃至２１のいずれか１項に記載の半導体装置。
【請求項２３】
前記主端子は開口を有し、  前記主端子の前記開口が形成された部分の幅は、前記開口が形成されていない部分の幅より大きいことを特徴とする請求項１１乃至２２のいずれか１項に記載の半導体装置。
【請求項２４】
前記基板は導電性の材料で形成され、  前記基板は、前記モールド樹脂の側面から外部に露出する追加主端子と、前記追加主端子に接続され前記半導体素子が固定された本体部とを有することを特徴とする請求項１１乃至２３のいずれか１項に記載の半導体装置。
【請求項２５】
前記主端子は、前記半導体素子の表面電極に接続された第１端子と、前記半導体素子の裏面電極に電気的に接続された第２端子とを備え、  前記モールド樹脂の外部で前記第１端子と前記第２端子を接続するコンデンサを備えたことを特徴とする請求項１１乃至２４のいずれか１項に記載の半導体装置。
【請求項２６】
前記モールド樹脂は、取り付け用貫通孔を有することを特徴とする請求項１１乃至２５のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】  この発明は、例えば大電流のスイッチングなどに用いられる半導体装置の製造方法とその方法で製造された半導体装置に関する。
【背景技術】
【０００２】  特許文献１には、複数のリード（端子）とダミーリード（ダミー端子）を有するリードフレームに半導体素子を搭載したことが開示されている。このリードフレームは金型にセットされた後、モールド樹脂で封止される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】日本特開２００６−１７３６４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】  大電流を扱う半導体装置は、主電流を流す主端子、及び制御信号を伝送する信号端子を備える。これらの端子は、一方でモールド樹脂の内部の半導体素子に接続され、他方でモールド樹脂の外部に伸びる。モールド樹脂の形成に用いる金型は、これらの端子の配置に対応した形状とする必要がある。そして、半導体装置の品種毎に主端子と信号端子の配置が異なるので、半導体装置の品種毎に金型が必要となる問題があった。半導体装置の品種毎に異なる金型を用意するとコスト高となる。しかも、金型の交換に時間を要するので生産効率が低下する。【０００５】  本発明は上述の問題を解決するためになされたものであり、１つの金型で、複数品種の半導体装置の樹脂封止ができる半導体装置の製造方法、及びその方法で製造された半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】  本願の発明に係る半導体装置の製造方法は、基板に半導体素子を固定する工程と、枠体、該枠体の内側に接続された信号端子、該枠体の内側に接続された該信号端子より幅が広い主端子、及び該枠体の内側に接続されたダミー端子を有する端子集合体の、該信号端子と該主端子を該半導体素子に電気的に接続して、該基板、該半導体素子、及び該端子集合体が一体化した被封止体を形成する工程と、下金型に形成された複数のブロックと、該信号端子、該主端子、及び該ダミー端子とを隙間がないように噛み合わせて、該被封止体を該下金型にのせる搭載工程と、該搭載工程の後に、該複数のブロックの上面、該信号端子の上面、該主端子の上面、及び該ダミー端子の上面に上金型の下面を隙間なく重ねて、該基板と該半導体素子を収容する空洞を形成する工程と、該空洞にモールド樹脂を注入するモールド工程と、を備えたことを特徴とする。【０００７】  本願の発明にかかる半導体装置は、基板と、該基板に固定された半導体素子と、該半導体素子のオンオフを切り替える信号を伝送する信号端子と、該信号端子よりも太い幅で形成され、該半導体素子の主電流を流す主端子と、該半導体素子と電気的に接続されていないダミー端子と、該信号端子、該主端子、及び該ダミー端子の一部を外部に露出させるように該半導体素子と該基板を覆うモールド樹脂と、を備えたことを特徴とする。【０００８】  本発明のその他の特徴は以下に明らかにする。
【発明の効果】
【０００９】  この発明によれば、１つの金型で端子配列の異なる複数品種の半導体装置を樹脂封止できる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態１に係る半導体装置の平面図である。
【図２】図１のモールド樹脂の内部を示す平面図である。
【図３】図２のＩＩＩ−ＩＩＩ´線に沿った半導体装置の断面図である。
【図４】基板に半導体素子を固定したことを示す平面図である。
【図５】端子集合体の平面図である。
【図６】基板及び半導体素子に対し端子集合体を固定したことを示す平面図である。
【図７】下金型の斜視図である。
【図８】下金型の平面図である。
【図９】上金型の平面図である。
【図１０】下金型と上金型を重ねて型締めしたときのこれらの断面図である。
【図１１】図８のＥ−Ｅ´線における断面図である。
【図１２】被封止体を下金型に搭載したことを示す平面図である。
【図１３】図１２の一部を拡大した斜視図である。
【図１４】型締め後の被封止体、下金型、及び上金型の断面図である。
【図１５】図１２のＪ−Ｊ´線における断面図である。
【図１６】モールド樹脂で封止された被封止体の平面図である。
【図１７】端子を折り曲げた半導体装置の斜視図である。
【図１８】端子集合体の平面図である。
【図１９】基板及び半導体素子に対し、端子集合体を固定したことを示す平面図である。
【図２０】モールド樹脂で封止された被封止体の平面図である。
【図２１】切り離し工程後の半導体装置の平面図である。
【図２２】半導体装置の平面図である。
【図２３】変形例に係る半導体装置の断面図である。
【図２４】他の変形例に係る半導体装置の断面図である。
【図２５】本発明の実施の形態２に係る半導体装置の平面図である。
【図２６】変形例に係る半導体装置の平面図である。
【図２７】本発明の実施の形態３に係る半導体装置の平面図である。
【図２８】変形例に係る半導体装置の平面図である。
【図２９】本発明の実施の形態４に係る半導体装置の斜視図である。
【図３０】変形例に係る半導体装置の斜視図である。
【図３１】本発明の実施の形態５に係る半導体装置の斜視図である。
【図３２】変形例に係る半導体装置の斜視図である。
【図３３】別の変形例に係る半導体装置の斜視図である。
【図３４】本発明の実施の形態６に係る半導体装置の斜視図である。
【図３５】本発明の実施の形態７に係る半導体装置の平面図である。
【図３６】変形例に係る半導体装置の斜視図である。
【図３７】本発明の実施の形態８に係る半導体装置の平面図である。
【図３８】本発明の実施の形態８で用いる下金型の一部を示す斜視図である。
【図３９】変形例に係る半導体装置の平面図である。
【図４０】本発明の実施の形態９に係る半導体装置の斜視図である。
【図４１】変形例に係る半導体装置の斜視図である。
【図４２】本発明の実施の形態１０に係る半導体装置の平面図である。
【図４３】本発明の実施の形態１１に係る半導体装置の平面図である。
【図４４】本発明の実施の形態１２に係る半導体装置の平面図である。
【図４５】本発明の実施の形態１３に係る半導体装置の平面図である。
【図４６】変形例に係る半導体装置の平面図である。
【図４７】本発明の実施の形態１４に係る半導体装置の斜視図である。
【発明を実施するための形態】
【００１１】  本発明の実施の形態に係る半導体装置の製造方法と半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１２】実施の形態１．  図１は、本発明の実施の形態１に係る半導体装置１０の平面図である。半導体装置１０はモールド樹脂１１を備えている。モールド樹脂１１は平面視すると四角形となっている。モールド樹脂１１の上側からは端子Ｔ１−Ｔ９が外部に露出している。モールド樹脂１１の右側からは端子Ｒ１−Ｒ１８が外部に露出している。モールド樹脂１１の左側からは端子Ｌ１−Ｌ１８が外部に露出している。モールド樹脂１１の下側からは端子Ｂ１−Ｂ８が外部に露出している。このように、モールド樹脂１１のすべての側面から端子が外部に露出している。
【００１３】  図２は、図１のモールド樹脂１１の内部を示す平面図である。図２ではモールド樹脂１１の内部を示すためにモールド樹脂１１の一部を省略している。以後の図においても図２と同様にモールド樹脂１１の一部を省略することがある。モールド樹脂１１の内部にはヒートシンクとして機能する基板１２がある。基板１２は、例えば金属などの導電性の材料で形成されている。基板１２には半導体素子１４、１６が固定されている。半導体素子１４は、表面にゲート１４ａとエミッタ１４ｂを備え、裏面に基板１２に接続されたコレクタを備えるＩＧＢＴチップである。半導体素子１６は、表面にアノード１６ａを備え、裏面に基板１２に接続されたカソードを備えるダイオードチップである。半導体素子１４、１６と基板１２はモールド樹脂１１に覆われるため、半導体装置１０の中央に位置している。
【００１４】  端子Ｔ２、Ｂ５は、半導体素子１４、１６の主電流を流す主端子である。主端子Ｔ２は例えばはんだにより基板１２に固定されている。主端子Ｔ２は基板１２を介して半導体素子１４のコレクタ及び半導体素子１６のカソードと接続されている。主端子Ｂ５は例えばはんだによりエミッタ１４ｂ及びアノード１６ａに固定されている。
【００１５】  端子Ｔ４、Ｔ５、Ｔ６、Ｔ７は、半導体素子１４のオンオフを切り替える信号を伝送する信号端子である。信号端子Ｔ４、Ｔ５、Ｔ６、Ｔ７は金属ワイヤ５０によってゲート１４ａと接続されている。
【００１６】  端子Ｔ１、Ｔ３、Ｔ８、Ｔ９、Ｒ１−Ｒ１８、Ｌ１−Ｌ１８、Ｂ１−Ｂ４、Ｂ６−Ｂ８は、半導体素子１４、１６と電気的に接続されていないダミー端子である。主端子、信号端子、及びダミー端子の一部はモールド樹脂１１から外部に露出している。主端子Ｔ２、Ｂ５は、信号端子及びダミー端子よりも太い幅で形成されている。主端子Ｔ２には３つの開口が形成されている。主端子Ｂ５には４つの開口が形成されている。信号端子とダミー端子の幅は等しい。
【００１７】  図３は、図２のＩＩＩ−ＩＩＩ´線に沿った半導体装置１０の断面図である。半導体素子１４のコレクタ１４ｃははんだ６０により基板１２に固定されている。エミッタ１４ｂははんだ６２により主端子Ｂ５に固定されている。半導体素子１６のカソード１６ｂははんだ６４により基板１２に固定されている。アノード１６ａははんだ６６により主端子Ｂ５に固定されている。なお、これらの固定にははんだではなく導電性接着剤を利用してもよい。
【００１８】  基板１２の一部（裏面）がモールド樹脂１１から外部に露出している。なお、基板１２と半導体素子１４の間、及び基板１２と半導体素子１６の間にセラミック基板を設けてもよい。
【００１９】  本発明の実施の形態１に係る半導体装置１０の製造方法を説明する。まず、はんだを用いて基板１２に半導体素子１４、１６を固定する。図４は、基板１２に半導体素子１４、１６を固定したことを示す平面図である。次いで、基板１２及び半導体素子１４、１６に対し端子集合体を固定する。図５は端子集合体７０の平面図である。端子集合体７０は枠体７２を備えている。枠体７２の内側には、主端子Ｔ２、Ｂ５、信号端子Ｔ４−Ｔ７、及びダミー端子Ｔ１、Ｔ３、Ｔ８、Ｔ９、Ｒ１−Ｒ１８、Ｌ１−Ｌ１８、Ｂ１−Ｂ４、Ｂ６−Ｂ８が接続されている。
【００２０】  図６は、基板１２及び半導体素子１４、１６に対し端子集合体７０を固定したことを示す平面図である。この工程では、金属ワイヤ５０により信号端子Ｔ４−Ｔ７とゲート１４ａを接続する。さらに、はんだにより、主端子Ｔ２を基板１２に接続し、主端子Ｂ５をエミッタ１４ｂ及びアノード１６ａに接続する。このように、信号端子Ｔ４−Ｔ７と主端子Ｔ２、Ｂ５を半導体素子１４、１６に電気的に接続して、基板１２、半導体素子１４、１６、及び端子集合体７０が一体化した被封止体７４を形成する。
【００２１】  次いで、下金型について説明する。図７は下金型１００の斜視図である。下金型１００は第１面１０２、第１面１０２より一段下の面である第２面１０４、及び第２面１０４より一段下の面である第３面１０６を有している。第２面１０４は第３面１０６を囲むように形成されている。第１面１０２は第２面１０４を囲むように形成されている。
【００２２】  第２面１０４と第３面１０６の境界は平面視で四角形となっている。第２面１０４には、この境界に沿って複数のブロックが形成されている。つまり、第２面１０４には、第３面１０６との境界の四角形の各辺に沿ってブロックＴＢ１−ＴＢ１１、ブロックＲＢ１−ＲＢ１７、ブロックＬＢ１−ＬＢ１７、及びブロックＢＢ１−ＢＢ１１がそれぞれ形成されている。また、この四角形の境界の角に接するようにブロックＣＢ１−ＣＢ４が形成されている。ブロック間空間（あるブロックとそのブロックに隣接するブロックとの間の空間をいう）は全て等しくなっている。
【００２３】  ブロックＴＢ１−ＴＢ１１、ブロックＲＢ１−ＲＢ１７、ブロックＬＢ１−ＬＢ１７、ブロックＢＢ１−ＢＢ１１、及びブロックＣＢ１−ＣＢ４をまとめて「複数のブロック」と称することがある。複数のブロックの上面と第１面１０２は同じ高さの面となっている。
【００２４】  図８は、下金型１００の平面図である。図９は、上金型１５０の平面図である。上金型１５０は、第１面１５２と第１面１５２より一段下の面である第２面１５４を備えている。第２面１５４の形状及び面積は、下金型１００の第３面１０６の形状及び面積と一致している。
【００２５】  図１０は、下金型１００と上金型１５０を重ねて型締めしたときのこれらの断面図である。図１０Ａは図８のＡ−Ａ´線における断面図である。下金型１００の第２面１０４と上金型１５０の間に空隙がある。図１０Ｂは図８のＢ−Ｂ´線における断面図である。ブロックＣ１、ＬＢ、Ｃ２があるので、下金型１００と上金型１５０の間に櫛歯状の空隙１６０が形成されている。
【００２６】  図１０Ｃは図８のＣ−Ｃ´線における断面図である。Ｃ−Ｃ´線はブロックを通る線である。下金型１００の第３面１０６と上金型１５０の第２面１５４の間に空洞１７０が形成されている。図１０Ｄは図８のＤ−Ｄ´線における断面図である。Ｄ−Ｄ´線はブロックを通らない線である。下金型１００の第３面１０６と上金型１５０の第２面１５４の間の空洞１７０に、ブロック間空間１６２がつながっている。
【００２７】  図１１は、図８のＥ−Ｅ´線における断面図である。Ｅ−Ｅ´線はブロックを通らない線である。下金型１００の第３面１０６と上金型１５０の第２面１５４の間の空洞１７０に、ブロック間空間１６４がつながっている。なお、図１０、１１では説明の便宜上、下金型１００と上金型１５０に模様をつけた。
【００２８】  上述した下金型１００に被封止体７４を搭載する。この工程を搭載工程と称する。図１２は、被封止体７４を下金型１００に搭載したことを示す平面図である。搭載工程では、被封止体７４を下金型１００にのせて、下金型１００に形成された複数のブロックと、主端子、信号端子、及びダミー端子とを、隙間がないように噛み合わせる。図１３は、図１２のブロックＴＢ、Ｃ１、Ｃ４と端子Ｔを拡大した斜視図である。主端子Ｔ２の３つの開口には、３つのブロックＴＢ２−ＴＢ４が収容されている。
【００２９】  こうして、下金型１００のすべてのブロック間空間は端子集合体７０の主端子、信号端子、又はダミー端子によって埋められる。例えば、ブロックＣ１、ＴＢ、Ｃ４によって形成された１２個のブロック間空間のうち、８個は端子Ｔ１、Ｔ３−Ｔ９が埋め、４個は主端子Ｔ２が埋めている。主端子Ｔ２が４個のブロック間空間を埋めることができるのは、主端子Ｔ２の３つの開口にブロックＴＢ２−ＴＢ４が収容されるためである。
【００３０】  ブロックＣ４、ＲＢ、Ｃ３によって形成された１８個のブロック間空間は、端子Ｒ１−Ｒ１８によって埋められている。ブロックＣ１、ＬＢ、Ｃ２によって形成された１８個のブロック間空間は、端子Ｌ１−Ｌ１８によって埋められている。ブロックＣ２、Ｂ、Ｃ３によって形成された１２個のブロック間空間のうち、７個は端子Ｂ１−Ｂ４、Ｂ６−Ｂ８が埋め、５個は端子Ｂ５が埋めている。主端子Ｂ５が５個のブロック間空間を埋めることができるのは、主端子Ｂ５の４つの開口にブロックＢＢ５−ＢＢ８が収容されるためである。
【００３１】  搭載工程後には、主端子、信号端子、及びダミー端子の上面、複数のブロックの上面、並びに第１面１０２は同じ高さの面となっている。主端子、信号端子、及びダミー端子の上面、複数のブロックの上面、並びに第１面１０２をまとめて、接触面と称する。
【００３２】  次いで、下金型１００と上金型１５０で型締めを行う。この工程を型締め工程と称する。型締め工程では、接触面に上金型１５０の第１面１５２を接触させる。図１４は型締め後の被封止体７４、下金型１００、及び上金型１５０の断面図である。図１４Ａは、図１２のＦ−Ｆ´線における断面図である。下金型１００の第２面１０４と上金型１５０の間の空隙に端子Ｌがある。図１４Ｂは、図１２のＧ−Ｇ´線における断面図である。Ｇ−Ｇ´線はブロックＬＢを通る線である。ブロック間空間は端子Ｌによって埋められている。
【００３３】  図１４Ｃは、図１２のＨ−Ｈ´線における断面図である。Ｈ−Ｈ´線はブロックを通る線である。空洞１７０には基板１２、及び半導体素子１４、１６等が収容されている。図１４Ｄは、図１２のＩ−Ｉ´線における断面図である。Ｉ−Ｉ´線はブロックを通らない線である。ブロック間空間（図１０Ｄのブロック間空間１６２）は、端子Ｔ５、Ｂ５で埋められている。
【００３４】  図１５は、図１２のＪ−Ｊ´線における断面図である。Ｊ−Ｊ´線はブロックを通らない線である。ブロック間空間（図１１のブロック間空間１６４）は端子Ｌ１４、Ｒ１４で埋められている。型締め工程では、複数のブロックの上面、主端子の上面、信号端子の上面、及びダミー端子の上面に上金型１５０の下面（第１面１５２）を隙間なく重ねて、空洞１７０を形成する。
【００３５】  次いで、空洞１７０にモールド樹脂を注入する。この工程をモールド工程と称する。モールド工程の後、モールド樹脂で封止された被封止体７４を金型から取り出す。図１６は、モールド樹脂１１で封止された被封止体７４の平面図である。図１６では、モールド樹脂１１の内部が分かるように、モールド樹脂１１を一部省略している。すべての端子は、モールド樹脂１１で覆われる部分とモールド樹脂１１の外に伸びる部分を備えている。
【００３６】  次いで、主端子、信号端子、及びダミー端子から枠体を切り離す。この工程を切り離し工程と称する。図１６の枠体７２を切り離すことで図１、２に示す半導体装置１０が完成する。なお、図１７に示すように適宜に端子を折り曲げても良い。
【００３７】  本発明により、端子配列の異なる複数品種の半導体装置を、１つの金型（下金型１００と上金型１５０）で樹脂封止することができる。下金型１００と上金型１５０を用いて半導体装置１０とは異なる端子配置の半導体装置を樹脂封止することについて説明する。図１８は、図５の端子集合体７０と異なる端子配置を有する端子集合体１８０を示す平面図である。枠体１８２の内側には端子Ｔ、Ｒ、Ｌ、Ｂが接続されている。
【００３８】  端子Ｔ２、Ｒ６、Ｌ１１、Ｂ５は主端子である。主端子Ｔ２には３つの開口が形成されている。主端子Ｒ６には３つの開口が形成されている。主端子Ｂ５には４つの開口が形成されている。主端子Ｒ６と主端子Ｂ５が接続されて１つの主端子となっている。主端子Ｌ１１には３つの開口が形成されている。端子Ｔ５−Ｔ７、Ｌ５は信号端子である。その他の端子はダミー端子である。
【００３９】  図１９は、基板１２及び半導体素子１４、１６に対し端子集合体１８０を固定したことを示す平面図である。端子集合体１８０を半導体素子１４、１６に固定することで、被封止体１８４が完成する。その後、搭載工程を実施する。搭載工程では、被封止体１８４を下金型１００にのせて、下金型１００に形成された複数のブロックと、主端子、信号端子、及びダミー端子とを、隙間がないように噛み合わせる。
【００４０】  こうして、下金型１００のすべてのブロック間空間は端子集合体１８０の主端子、信号端子、又はダミー端子によって埋められる。その後、型締め工程とモールド工程を実施することで図２０の構造を得る。最後に切り離し工程を実施し図２１の半導体装置が完成する。
【００４１】  図５の端子集合体７０と図１８の端子集合体１８０では主端子と信号端子の配列が異なる。しかしながら端子集合体７０、１８０にダミー端子を形成することで端子集合体７０と端子集合体１８０の端子配列を一致させている。従って、これらを同一の下金型１００に搭載できる。
【００４２】  当然ながら、端子集合体７０、１８０と異なる位置に主端子と信号端子を備えた端子集合体についても、端子が下金型１００のすべてのブロック間空間を埋めるようにダミー端子を付加することで、下金型１００に搭載できる。従って、端子集合体の端子配列を変えるだけで、１つの金型によって、複数品種の半導体装置の樹脂封止ができる。
【００４３】  例えば、図２２に示す半導体装置は、下金型１００と上金型１５０で樹脂封止された半導体装置である。５つの開口を有する主端子Ｔ１は、搭載工程で６個のブロック間空間を埋める。また、６つの開口を有する主端子Ｂ４は、搭載工程で７個のブロック間空間を埋める。このように主端子の幅を広くすることで主端子の電流密度を低下させることができる。
【００４４】  本発明の実施の形態１に係る主端子は開口を有し、搭載工程ではその開口に複数のブロックの少なくとも１つが収容される。主端子に開口を形成することで、複数品種間で金型を共有しつつ、主端子の幅を広げることができる。これにより、例えば主端子に数１０〜数１００Ａ以上の主電流を流す半導体装置を製造することができる。さらに、すべてのブロック間空間を埋めるように主端子、信号端子、及びダミー端子を設ける限り、任意に端子の配列を変更できる。
【００４５】  本発明の実施の形態１に係る半導体装置の製造方法と半導体装置は、本発明の範囲を逸脱しない範囲において様々な変形が可能である。例えば、半導体素子１４、１６の裏面側の構造は様々な変形が可能である。図２３、２４は、変形例に係る半導体装置の断面図である。図２３には、基板１２の裏面に絶縁シート１９０を介して金属膜１９２を形成した半導体装置が開示されている。図２４には、絶縁基板１９４の両面に金属膜１９６、１９８を形成した半導体装置が開示されている。本発明の実施の形態１では半導体素子としてＩＧＢＴチップとダイオードチップを用いたが、例えばＭＯＳＦＥＴチップなどの半導体素子を用いてもよい。なお、これらの変形は以下の実施の形態に係る半導体装置の製造方法と半導体装置にも応用できる。
【００４６】  以下の実施の形態に係る半導体装置の製造方法と半導体装置については、実施の形態１との相違点を中心に説明する。
【００４７】実施の形態２．  図２５は、本発明の実施の形態２に係る半導体装置のモールド樹脂１１内部を示す平面図である。モールド樹脂１１の内部に、半導体素子１４を制御する制御ＩＣ２００が形成されている。制御ＩＣ２００は基板２０２に固定されている。信号端子Ｔ２−Ｔ１２、Ｌ３、Ｌ４が金属ワイヤで制御ＩＣ２００に接続されている。制御ＩＣ２００は金属ワイヤでゲート１４ａに接続されている。
【００４８】  端子Ｂ５、Ｂ７、Ｒ１８は主端子である。主端子Ｂ５には４つの開口が形成されている。主端子Ｂ７、Ｒ１８は接続されている。主端子Ｂ７、Ｒ１８には２つの開口が形成されている。搭載工程において、主端子Ｂ７、Ｒ１８の左側の開口にはブロックＢＢ１１が収容され、右側の開口にはブロックＣ３が収容される。端子Ｔ１、Ｒ１−Ｒ１７、Ｌ１、Ｌ２、Ｌ５−Ｌ１８、Ｂ１−Ｂ４、Ｂ６はダミー端子である。
【００４９】  本発明の実施の形態２に係る半導体装置は、実施の形態１の半導体装置の製造方法と同じ工程で製造できる。つまり、搭載工程においては下金型１００のすべてのブロック間空間を前述の主端子、信号端子、又はダミー端子によって埋める。よって、実施の形態１で説明した下金型１００と上金型１５０を利用することができる。
【００５０】  図２６は、変形例に係る半導体装置の平面図である。モールド樹脂１１の内部に、制御ＩＣ２００と半導体素子１４を接続するゲート抵抗２１０を有している。ゲート抵抗２１０は信号端子Ｒ４の一部に形成されている。ゲート抵抗２１０は、制御ＩＣ２００と半導体素子１４の間に形成されている。１つのゲート１４ａは、ゲート抵抗２１０を介して制御ＩＣ２００に金属ワイヤ接続されている。
【００５１】  信号端子Ｒ４とゲート抵抗２１０を設けることで半導体装置の評価が容易となる。つまり、ゲート抵抗２１０の仕様を変更することでゲート抵抗を調整できる。また、信号端子Ｒ４からゲート１４ａに直接ゲート信号を入力することができる。なお、端子にサーミスタなどの部品を取り付けて半導体装置の評価を行うこととしてもよい。
【００５２】実施の形態３．  図２７は、本発明の実施の形態３に係る半導体装置のモールド樹脂１１内部を示す平面図である。エミッタ１４ｂとアノード１６ａは金属ワイヤ２２０で接続されている。アノード１６ａと主端子Ｂ５は金属ワイヤ２２２で接続されている。本発明の実施の形態３に係る半導体装置によれば、金属ワイヤによって端子と半導体素子を電気的に接続できる。
【００５３】  図２８は変形例に係る半導体装置の平面図である。信号端子Ｔ３−Ｔ６とゲート１４ａは、４本の中継端子２２４によって接続されている。４本の中継端子２２４は、例えば超音波接合又は導電性接着剤により、端子Ｔ３−Ｔ６及びゲート１４ａに接続する。
【００５４】実施の形態４．  図２９は、本発明の実施の形態４に係る半導体装置の斜視図である。モールド樹脂１１の外側に外部基板２３０が配置されている。ダミー端子Ｔ１−Ｔ１６、Ｒ１３、Ｌ１３は、外部基板２３０を貫通しつつ、ろう付け又は溶接により外部基板２３０に固定されている。外部基板２３０は、例えば制御基板又は放熱フィンである。
【００５５】  図２９の半導体装置は、切り離し工程の後に、ダミー端子Ｔ１−Ｔ１６、Ｒ１３、Ｌ１３を外部基板２３０に固定する固定工程を実施することで製造できる。このように、ダミー端子を外部基板２３０との接続に用いることで、これらを接続するための部材を省略できる。図３０は、変形例に係る半導体装置の斜視図である。モールド樹脂１１の下方に外部基板２３２が配置されている。ダミー端子Ｒ１、Ｒ９、Ｌ９が外部基板２３２を貫通しつつ、外部基板２３２に固定されている。
【００５６】実施の形態５．  図３１は、本発明の実施の形態５に係る半導体装置の斜視図である。複数のダミー端子は、モールド樹脂１１の外部に板状部Ｒ、Ｌを有している。板状部Ｒは、モールド樹脂１１の右側面から露出する全てのダミー端子が結束して形成されている。板状部Ｌは、モールド樹脂１１の左側面から露出する全てのダミー端子が結束して形成されている。
【００５７】  板状部Ｒ、Ｌと外部基板２４０には貫通孔Ｒａ、Ｌａが形成されている。この貫通孔Ｒａ、Ｌａの上下からボルトとナットを締めて、板状部Ｒ、Ｌを外部基板２４０に固定する。この半導体装置は、切り離し工程後に、板状部Ｒ、Ｌを外部基板２４０に固定する固定工程を実施することで製造できる。このように、ダミー端子を板状にして外部基板２４０との接続に用いることができる。
【００５８】  図３２は、変形例に係る半導体装置の斜視図である。板状部Ｒは接着剤２４２で外部基板２４４に固定されている。板状部Ｌは接着剤２４６で外部基板２４４に固定されている。接着剤の代わりにグリースを用いても良い。図３１、３２の板状部Ｒ、Ｌは、外部基板との接続に用いられると同時に、放熱フィンとして機能する。なお、ダミー端子だけでなく、主端子又は信号端子の形状を放熱フィン形状としてもよい。
【００５９】  図３３は、別の変形例に係る半導体装置の斜視図である。モールド樹脂１１の右側面から露出するダミー端子は、板状部Ｒに接続されたプレスフィット端子２５０を備えている。モールド樹脂１１の左側面から露出するダミー端子は、板状部Ｌに接続されたプレスフィット端子２５２を備えている。プレスフィット端子２５０、２５２は、外部基板２５４の開口２５４ａ、２５４ｂに挿入され、外部基板２５４にプレスフィット接続される。このように、ダミー端子にプレスフィット端子２５０、２５２を設けることで、外部基板２５４への接続が容易になる。
【００６０】実施の形態６．  図３４は、本発明の実施の形態６に係る半導体装置の斜視図である。この半導体装置は、複数のダミー端子がモールド樹脂の外部で板ばねを形成していることを特徴とする。モールド樹脂１１の右側面から露出する全てのダミー端子が結束して板ばねＲを形成している。モールド樹脂１１の左側面から露出する全てのダミー端子が結束して板ばねＬを形成している。
【００６１】  この半導体装置の製造方法について説明する。この半導体装置のダミー端子はモールド樹脂の外部で板状部を有している。そして、切り離し工程の後に、板状部を折り曲げて、板状部を板ばねＲ、Ｌとする工程を実施する。板ばねＲ、Ｌにより、半導体装置を放熱フィンなどの外部基板へ取り付ける際に一定の荷重を加えることでき、半導体装置の実装性を高めることができる。なお、板ばねに代えて皿ばねを形成してもよい。
【００６２】実施の形態７．  図３５は、本発明の実施の形態７に係る半導体装置の平面図である。ダミー端子Ｒ１、Ｒ１８、Ｌ１、Ｌ１８の一部にはそれぞれブッシュ２７０、２７２、２７４、２７６が形成されている。ブッシュ２７０、２７２、２７４、２７６により、半導体装置を上下に貫く４つの貫通孔が形成される。ブッシュ２７０、２７２、２７４、２７６は、半導体装置を軸又は筒状の部材などに嵌め込むための部品である。
【００６３】  図３６は、変形例に係る半導体装置の斜視図である。ダミー端子Ｒ１、Ｒ１３、Ｌ１、Ｌ１３の一部にそれぞれ形成されたブッシュ２８０、２８２、２８４、２８６はモールド樹脂１１の上にのっている。つまり、ブッシュはモールド樹脂の中に形成しても良いし、モールド樹脂の外に形成しても良い。
【００６４】実施の形態８．  図３７は、本発明の実施の形態８に係る半導体装置の平面図である。主端子Ｔ２、Ｂ５は開口を有していない。従って、下金型のブロック間空間のうち、主端子Ｔ２、Ｔ５を収容するブロック間空間の幅を、信号端子又はダミー端子を収容するブロック間空間の幅より大きくする必要がある。そのため、実施の形態１−７に係る半導体装置は１つの金型（下金型１００と上金型１５０）で製造できるが、実施の形態８に係る半導体装置はこの金型とは別の金型で製造する必要がある。
【００６５】  図３８は、本発明の実施の形態８で用いる下金型の一部を示す斜視図である。ブロックＴＢ１とブロックＴＢ２の間のブロック間空間の幅は、他のブロック間空間の幅より大きく形成されている。搭載工程では、ブロックＴＢ１とブロックＴＢ２の間のブロック間空間に、端子集合体２９０の主端子Ｔ２を収容する。
【００６６】  本発明の実施の形態８に係る半導体装置は、主端子Ｔ２、Ｂ５に開口がないので主端子全体に渡って広い幅を維持できる。よって、主端子Ｔ２、Ｂ５の電流密度を低下させることができる。ところで、本発明の実施の形態８で用いる金型を利用して図３７の半導体装置の端子配列とは異なる端子配列を有する他品種の半導体装置を製造することができる。この場合、主端子の位置を図３７の主端子Ｔ２、Ｂ５の位置と一致させてもよいし、実施の形態１の開口を有する主端子を採用して図３７の主端子Ｔ２、Ｂ５の位置には幅の広いダミー端子を設けてもよい。
【００６７】  図３９は、変形例に係る半導体装置の平面図である。ダミー端子として、第１ダミー端子Ｒ１−Ｒ３、Ｒ５、Ｒ６、Ｒ８、Ｒ９、Ｒ１１、Ｒ１２、Ｌ１−Ｌ３、Ｌ５、Ｌ６、Ｌ８、Ｌ９、Ｌ１１、Ｌ１２、Ｂ１と、第１ダミー端子よりも幅が広い第２ダミー端子Ｔ１、Ｔ７、Ｒ４、Ｒ７、Ｒ１０、Ｌ４、Ｌ７、Ｌ１０、Ｂ２、Ｂ４とを備えている。
【００６８】  搭載工程において、第１ダミー端子は幅の狭いブロック間空間に収容され、第２ダミー端子は幅の広いブロック間空間に収容される。第２ダミー端子が形成された部分に主端子を形成することにより、幅が広くかつ開口のない主端子を提供できる。例えば、電流容量の高い品種ほど、第２ダミー端子の主端子への置き換え数を増やして、複数品種に対応する。なお、図３９の半導体装置の主端子Ｔ２、Ｂ３は開口を有しているが、これらを開口のない主端子としてもよい。
【００６９】実施の形態９．  図４０は、本発明の実施の形態９に係る半導体装置の斜視図である。端子３００は、モールド樹脂１１の上面から外部に露出している。端子３００は、主端子、信号端子、又はダミー端子である。端子３００を設けるためには、上金型の第２面１５４に端子３００に対応した孔を形成する。なお、端子３００をモールド樹脂１１の下面から外部に露出させてもよい。
【００７０】  このように、端子はモールド樹脂１１のどの面から取り出しても良い。図４１は、変形例に係る半導体装置の斜視図である。この半導体装置は、モールド樹脂１１の２つの側面のみから端子を取り出すものである。
【００７１】実施の形態１０．  図４２は、本発明の実施の形態１０に係る半導体装置の平面図である。主端子Ｂ３は開口を有し、開口が形成された部分で幅が最大となっている。つまり、主端子Ｂ３の開口が形成された部分の幅Ｘ１は、開口が形成されていない部分の幅Ｘ２よりも大きくなっている。本発明の実施の形態１０に係る半導体装置によれば、主端子Ｂ３の開口が形成された部分は、開口が形成されない部分より幅が広いので、開口が形成された部分において電流密度が高くなることを防止できる。
【００７２】実施の形態１１．  図４３は、本発明の実施の形態１１に係る半導体装置の平面図である。基板３１０は、追加主端子３１０ａと、追加主端子３１０ａに接続された本体部３１０ｂを備えている。追加主端子３１０ａはモールド樹脂１１の側面から外部に露出している。本体部３１０ｂには半導体素子１４、１６が固定されている。追加主端子３１０ａは主端子として機能している。
【００７３】  追加主端子３１０ａには３つの開口が形成されている。搭載工程では、これらの開口にブロックが収容される。そして、搭載工程では、追加主端子３１０ａが４つのブロック間空間を埋める。このように、基板３１０の一部に主端子として機能する追加主端子３１０ａを形成することで、主端子と基板の接続を省略できる。
【００７４】  なお、追加主端子３１０ａに開口を設けなくてもよい。その場合は、幅が広く形成されたブロック間空間を追加主端子が埋める。追加主端子の開口の有無にかかわらず、搭載工程では、追加主端子が少なくとも１つのブロック間空間を埋める。
【００７５】実施の形態１２．  図４４は、本発明の実施の形態１２に係る半導体装置の平面図である。主端子として、半導体素子１４、１６の表面電極（エミッタ１４ｂとアノード１６ａ）に接続された第１端子Ｂ３と、半導体素子１４、１６の裏面電極（コレクタとカソード）に電気的に接続された第２端子Ｂ５、Ｒ１７とを備えている。そして、モールド樹脂１１の外部でコンデンサ３２０が第１端子Ｂ３と第２端子Ｂ５、Ｒ１７を接続している。コンデンサ３２０によりＰＮ間サージ対策ができる。
【００７６】実施の形態１３．  図４５は、本発明の実施の形態１３に係る半導体装置の平面図である。この半導体装置は６アームのインバータブリッジを有する６in１ＩＧＢＴモジュールである。基板４００に３つの上アームが形成されている。基板４０２、４０４、４０６にはそれぞれ１つの下アームが形成されている。
【００７７】  図４６は、変形例に係る半導体装置の平面図である。この半導体装置は２アームのインバータブリッジを有する２in１ＩＧＢＴモジュールである。図４５の半導体装置と図４６の半導体装置は、同一の金型を用いて製造できる。
【００７８】実施の形態１４．  図４７は、本発明の実施の形態１４に係る半導体装置の斜視図である。モールド樹脂１１は、ねじ止めなどに用いる取り付け用貫通孔１１ａを有している。取り付け用貫通孔１１ａを設けることで、半導体装置を容易に外部に接続できる。なお、ここまでの実施の形態１−１４に係る半導体装置の製造方法、及び半導体装置の特徴を適宜組み合わせてもよい。
【符号の説明】
【００７９】  １０  半導体装置、  １１  モールド樹脂、  Ｔ１−Ｔ９,Ｒ１−Ｒ１８,Ｌ１−Ｌ１８,Ｂ１−Ｂ８  端子、  １２  基板、  １４,１６  半導体素子、  １４ａ  ゲート、  １４ｂ  エミッタ、  １４ｃ  コレクタ、  １６ａ  アノード、  １６ｂ  カソード、  ５０  金属ワイヤ、  ７０,１８０,２９０  端子集合体、  ７２,１８２  枠体、  ７４,１８４  被封止体、  １００  下金型、  １０２  第１面、  １０４  第２面、  １０６  第３面、  ＴＢ１−ＴＢ１１,ＲＢ１−ＲＢ１７,ＬＢ１−ＬＢ１７,ＢＢ１−ＢＢ１１,Ｃ１−Ｃ４  ブロック、  １５０  上金型、  １５２  第１面、  １５４  第２面、  １６０  空隙、  １６２,１６４  ブロック間空間、  １７０  空洞、  ２００  制御ＩＣ、  ２０２  基板、  ２１０  ゲート抵抗、  ２２０,２２２  金属ワイヤ、  ２２４  中継端子、  Ｒ,Ｌ  板状部、  ２３０,２３２,２４０,２４４,２５４  外部基板、  ２５０,２５２  プレスフィット端子、２７０,２７２,２７４,２７６,２８０,２８２,２８４,２８６  ブッシュ、  ３１０  基板、  ３１０ａ  追加主端子、  ３１０ｂ  本体部、  ３２０  コンデンサ
【図１】
2015001648.tif 000003
【図２】
2015001648.tif 000004
【図３】
2015001648.tif 000005
【図４】
2015001648.tif 000006
【図５】
2015001648.tif 000007
【図６】
2015001648.tif 000008
【図７】
2015001648.tif 000009
【図８】
2015001648.tif 000010
【図９】
2015001648.tif 000011
【図１０】
2015001648.tif 000012
【図１１】
2015001648.tif 000013
【図１２】
2015001648.tif 000014
【図１３】
2015001648.tif 000015
【図１４】
2015001648.tif 000016
【図１５】
2015001648.tif 000017
【図１６】
2015001648.tif 000018
【図１７】
2015001648.tif 000019
【図１８】
2015001648.tif 000020
【図１９】
2015001648.tif 000021
【図２０】
2015001648.tif 000022
【図２１】
2015001648.tif 000023
【図２２】
2015001648.tif 000024
【図２３】
2015001648.tif 000025
【図２４】
2015001648.tif 000026
【図２５】
2015001648.tif 000027
【図２６】
2015001648.tif 000028
【図２７】
2015001648.tif 000029
【図２８】
2015001648.tif 000030
【図２９】
2015001648.tif 000031
【図３０】
2015001648.tif 000032
【図３１】
2015001648.tif 000033
【図３２】
2015001648.tif 000034
【図３３】
2015001648.tif 000035
【図３４】
2015001648.tif 000036
【図３５】
2015001648.tif 000037
【図３６】
2015001648.tif 000038
【図３７】
2015001648.tif 000039
【図３８】
2015001648.tif 000040
【図３９】
2015001648.tif 000041
【図４０】
2015001648.tif 000042
【図４１】
2015001648.tif 000043
【図４２】
2015001648.tif 000044
【図４３】
2015001648.tif 000045
【図４４】
2015001648.tif 000046
【図４５】
2015001648.tif 000047
【図４６】
2015001648.tif 000048
【図４７】
2015001648.tif 000049
【手続補正書】
【提出日】平成26年3月27日(2014.3.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板に半導体素子を固定する工程と、
枠体、前記枠体の内側に接続された信号端子、及び前記枠体の内側に接続された前記信号端子より幅が広く、開口を形成した主端子、を有する端子集合体の、前記信号端子と前記主端子を前記半導体素子に電気的に接続して、前記基板、前記半導体素子、及び前記端子集合体が一体化した被封止体を形成する工程と、
下金型に形成された複数のブロックと、前記信号端子及び前記主端子とを隙間がないように噛み合わせて、前記複数のブロックの少なくとも１つを前記主端子に形成された前記開口に収容した前記被封止体を前記下金型にのせる搭載工程と、
前記搭載工程の後に、前記複数のブロックの上面、前記信号端子の上面、及び前記主端子の上面に上金型の下面を隙間なく重ねて、前記基板と前記半導体素子を収容する空洞を形成する工程と、
前記空洞にモールド樹脂を注入するモールド工程と、を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
前記端子集合体の一部として、前記枠体の内側に接続されたダミー端子を有することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記主端子の前記開口が形成された部分の幅は、前記開口が形成されていない部分の幅より大きいことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記基板は導電性の材料で形成され、
前記基板は、追加主端子と、前記追加主端子に接続され前記半導体素子が固定された本体部とを有し、
前記搭載工程では、前記追加主端子が、前記複数のブロックによって形成されたブロック間空間の少なくとも１つを埋め、
前記追加主端子が前記モールド樹脂の側面から外部に露出することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記モールド工程の後に、前記信号端子及び前記主端子から前記枠体を切り離す切り離し工程を備えたことを特徴とする請求項１、３、４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
（削除）
【請求項７】
（削除）
【請求項８】
（削除）
【請求項９】
（削除）
【請求項１０】
（削除）
【請求項１１】
基板と、
前記基板に固定された半導体素子と、
前記半導体素子のオンオフを切り替える信号を伝送する信号端子と、
前記信号端子よりも太い幅で形成され、前記半導体素子の主電流を流す主端子と、
前記信号端子、及び前記主端子の一部を外部に露出させるように前記半導体素子と前記基板を覆うモールド樹脂と、を備え、
前記主端子は前記モールド樹脂の外側に開口を有することを特徴とする半導体装置。
【請求項１２】
前記半導体装置の端子として、前記信号端子、前記主端子、及び前記半導体素子と電気的に接続されていないダミー端子を備えたことを特徴とする請求項１１に記載の半導体装置。
【請求項１３】
前記モールド樹脂の内部に、前記半導体素子を制御する制御ＩＣを備えたことを特徴とする請求項１１又は１２に記載の半導体装置。
【請求項１４】
前記モールド樹脂の内部に、前記制御ＩＣと前記半導体素子を接続するゲート抵抗を備えたことを特徴とする請求項１３に記載の半導体装置。
【請求項１５】
前記モールド樹脂の外側に配置され、前記ダミー端子に固定された外部基板を備えたことを特徴とする請求項１２に記載の半導体装置。
【請求項１６】
前記ダミー端子は前記外部基板を貫通しつつ、前記外部基板に固定されたことを特徴とする請求項１５に記載の半導体装置。
【請求項１７】
前記ダミー端子は、前記モールド樹脂の外部に板状部を有し、
前記板状部が前記外部基板に固定されたことを特徴とする請求項１５に記載の半導体装置。
【請求項１８】
前記ダミー端子は、プレスフィット端子を有し、
前記プレスフィット端子が前記外部基板の開口に挿入されたことを特徴とする請求項１５に記載の半導体装置。
【請求項１９】
前記ダミー端子は、前記モールド樹脂の外部に板ばね又は皿ばねを有することを特徴とする請求項１２に記載の半導体装置。
【請求項２０】
前記ダミー端子、前記主端子、又は前記信号端子の前記モールド樹脂外部の形状を放熱フィン形状としたことを特徴とする請求項１２、１５〜１９のいずれか１項に記載の半導体装置。
【請求項２１】
前記ダミー端子の一部にはブッシュが形成されたことを特徴とする請求項１２、１５〜２０のいずれか１項に記載の半導体装置。
【請求項２２】
前記ダミー端子は、第１ダミー端子と、前記第１ダミー端子よりも幅が広い第２ダミー端子とを備えたことを特徴とする請求項１２、１５〜２１のいずれか１項に記載の半導体装置。
【請求項２３】
前記主端子、前記信号端子、又は前記ダミー端子は、前記モールド樹脂の上面又は下面から外部に露出したことを特徴とする請求項１２、１５〜２２のいずれか１項に記載の半導体装置。
【請求項２４】
前記主端子の前記開口が形成された部分の幅は、前記開口が形成されていない部分の幅より大きいことを特徴とする請求項１１乃至２３のいずれか１項に記載の半導体装置。
【請求項２５】
前記基板は導電性の材料で形成され、
前記基板は、前記モールド樹脂の側面から外部に露出する追加主端子と、前記追加主端子に接続され前記半導体素子が固定された本体部とを有することを特徴とする請求項１１乃至２４のいずれか１項に記載の半導体装置。
【請求項２６】
前記主端子は、前記半導体素子の表面電極に接続された第１端子と、前記半導体素子の裏面電極に電気的に接続された第２端子とを備え、
前記モールド樹脂の外部で前記第１端子と前記第２端子を接続するコンデンサを備えたことを特徴とする請求項１１乃至２５のいずれか１項に記載の半導体装置。
【請求項２７】
前記モールド樹脂は、取り付け用貫通孔を有することを特徴とする請求項１１乃至２６のいずれか１項に記載の半導体装置。
【請求項２８】
前記主端子の前記開口が形成された部分の幅は、前記開口が形成されていない部分の幅より大きいことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項２９】
前記基板は導電性の材料で形成され、
前記基板は、追加主端子と、前記追加主端子に接続され前記半導体素子が固定された本体部とを有し、
前記搭載工程では、前記追加主端子が、前記複数のブロックによって形成されたブロック間空間の少なくとも１つを埋め、
前記追加主端子が前記モールド樹脂の側面から外部に露出することを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項３０】
前記モールド工程の後に、前記信号端子、前記主端子、及び前記ダミー端子から前記枠体を切り離す切り離し工程を備えたことを特徴とする請求項２、２８、２９のいずれか１項に記載の半導体装置の製造方法。
【請求項３１】
前記切り離し工程の後に、前記ダミー端子を外部基板に固定する固定工程を備えたことを特徴とする請求項３０に記載の半導体装置の製造方法。
【請求項３２】
前記固定工程では、前記ダミー端子が前記外部基板を貫通しつつ前記外部基板に固定されることを特徴とする請求項３１に記載の半導体装置の製造方法。
【請求項３３】
前記ダミー端子は、前記モールド樹脂の外部に板状部を有し、
前記固定工程では、前記板状部を前記外部基板に固定することを特徴とする請求項３１に記載の半導体装置の製造方法。
【請求項３４】
前記ダミー端子は、プレスフィット端子を有し、
前記固定工程では、前記プレスフィット端子を前記外部基板の開口に挿入することを特徴とする請求項３１に記載の半導体装置の製造方法。
【請求項３５】
前記ダミー端子は、前記モールド樹脂の外部に板状部を有し、
前記切り離し工程の後に、前記板状部を折り曲げて、前記板状部を板ばね又は皿ばねとする工程を備えたことを特徴とする請求項３０に記載の半導体装置の製造方法。
【手続補正書】
【提出日】平成27年8月27日(2015.8.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板に半導体素子を固定する工程と、
枠体、前記枠体の内側に接続された信号端子、及び前記枠体の内側に接続された前記信号端子より幅が広く、開口を形成した主端子、を有する端子集合体の、前記信号端子と前記主端子を前記半導体素子に電気的に接続して、前記基板、前記半導体素子、及び前記端子集合体が一体化した被封止体を形成する工程と、
下金型に形成された複数のブロックと、前記信号端子及び前記主端子とを隙間がないように噛み合わせて、前記複数のブロックの少なくとも１つを前記主端子に形成された前記開口に収容した前記被封止体を前記下金型にのせる搭載工程と、
前記搭載工程の後に、前記複数のブロックの上面、前記信号端子の上面、及び前記主端子の上面に上金型の下面を隙間なく重ねて、前記基板と前記半導体素子を収容する空洞を形成する工程と、
前記空洞にモールド樹脂を注入するモールド工程と、を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
前記端子集合体の一部として、前記枠体の内側に接続されたダミー端子を有することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記主端子の前記開口が形成された部分の幅は、前記開口が形成されていない部分の幅より大きいことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記基板は導電性の材料で形成され、
前記基板は、追加主端子と、前記追加主端子に接続され前記半導体素子が固定された本体部とを有し、
前記搭載工程では、前記追加主端子が、前記複数のブロックによって形成されたブロック間空間の少なくとも１つを埋め、
前記追加主端子が前記モールド樹脂の側面から外部に露出することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記モールド工程の後に、前記信号端子及び前記主端子から前記枠体を切り離す切り離し工程を備えたことを特徴とする請求項１、３、４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
基板と、
前記基板に固定された半導体素子と、
前記半導体素子のオンオフを切り替える信号を伝送する信号端子と、
前記信号端子よりも太い幅で形成され、前記半導体素子の主電流を流す主端子と、
前記信号端子、及び前記主端子の一部を外部に露出させるように前記半導体素子と前記基板を覆うモールド樹脂と、を備え、
前記主端子は前記モールド樹脂の外側に開口を有することを特徴とする半導体装置。
【請求項７】
前記半導体装置の端子として、前記信号端子、前記主端子、及び前記半導体素子と電気的に接続されていないダミー端子を備えたことを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記モールド樹脂の内部に、前記半導体素子を制御する制御ＩＣを備えたことを特徴とする請求項６又は７に記載の半導体装置。
【請求項９】
前記モールド樹脂の内部に、前記制御ＩＣと前記半導体素子を接続するゲート抵抗を備えたことを特徴とする請求項８に記載の半導体装置。
【請求項１０】
前記モールド樹脂の外側に配置され、前記ダミー端子に固定された外部基板を備えたことを特徴とする請求項７に記載の半導体装置。
【請求項１１】
前記ダミー端子は前記外部基板を貫通しつつ、前記外部基板に固定されたことを特徴とする請求項１０に記載の半導体装置。
【請求項１２】
前記ダミー端子は、前記モールド樹脂の外部に板状部を有し、
前記板状部が前記外部基板に固定されたことを特徴とする請求項１０に記載の半導体装置。
【請求項１３】
前記ダミー端子は、プレスフィット端子を有し、
前記プレスフィット端子が前記外部基板の開口に挿入されたことを特徴とする請求項１０に記載の半導体装置。
【請求項１４】
前記ダミー端子は、前記モールド樹脂の外部に板ばね又は皿ばねを有することを特徴とする請求項７に記載の半導体装置。
【請求項１５】
前記ダミー端子、前記主端子、又は前記信号端子の前記モールド樹脂外部の形状を放熱フィン形状としたことを特徴とする請求項７、１０〜１４のいずれか１項に記載の半導体装置。
【請求項１６】
前記ダミー端子の一部にはブッシュが形成されたことを特徴とする請求項７、１０〜１５のいずれか１項に記載の半導体装置。
【請求項１７】
前記ダミー端子は、第１ダミー端子と、前記第１ダミー端子よりも幅が広い第２ダミー端子とを備えたことを特徴とする請求項７、１０〜１６のいずれか１項に記載の半導体装置。
【請求項１８】
前記主端子、前記信号端子、又は前記ダミー端子は、前記モールド樹脂の上面又は下面から外部に露出したことを特徴とする請求項７、１０〜１７のいずれか１項に記載の半導体装置。
【請求項１９】
前記主端子の前記開口が形成された部分の幅は、前記開口が形成されていない部分の幅より大きいことを特徴とする請求項６乃至１８のいずれか１項に記載の半導体装置。
【請求項２０】
前記基板は導電性の材料で形成され、
前記基板は、前記モールド樹脂の側面から外部に露出する追加主端子と、前記追加主端子に接続され前記半導体素子が固定された本体部とを有することを特徴とする請求項６乃至１９のいずれか１項に記載の半導体装置。
【請求項２１】
前記主端子は、前記半導体素子の表面電極に接続された第１端子と、前記半導体素子の裏面電極に電気的に接続された第２端子とを備え、
前記モールド樹脂の外部で前記第１端子と前記第２端子を接続するコンデンサを備えたことを特徴とする請求項６乃至２０のいずれか１項に記載の半導体装置。
【請求項２２】
前記モールド樹脂は、取り付け用貫通孔を有することを特徴とする請求項６乃至２１のいずれか１項に記載の半導体装置。
【請求項２３】
前記主端子の前記開口が形成された部分の幅は、前記開口が形成されていない部分の幅より大きいことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項２４】
前記基板は導電性の材料で形成され、
前記基板は、追加主端子と、前記追加主端子に接続され前記半導体素子が固定された本体部とを有し、
前記搭載工程では、前記追加主端子が、前記複数のブロックによって形成されたブロック間空間の少なくとも１つを埋め、
前記追加主端子が前記モールド樹脂の側面から外部に露出することを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項２５】
前記モールド工程の後に、前記信号端子、前記主端子、及び前記ダミー端子から前記枠体を切り離す切り離し工程を備えたことを特徴とする請求項２、２３、２４のいずれか１項に記載の半導体装置の製造方法。
【請求項２６】
前記切り離し工程の後に、前記ダミー端子を外部基板に固定する固定工程を備えたことを特徴とする請求項２５に記載の半導体装置の製造方法。
【請求項２７】
前記固定工程では、前記ダミー端子が前記外部基板を貫通しつつ前記外部基板に固定されることを特徴とする請求項２６に記載の半導体装置の製造方法。
【請求項２８】
前記ダミー端子は、前記モールド樹脂の外部に板状部を有し、
前記固定工程では、前記板状部を前記外部基板に固定することを特徴とする請求項２６に記載の半導体装置の製造方法。
【請求項２９】
前記ダミー端子は、プレスフィット端子を有し、
前記固定工程では、前記プレスフィット端子を前記外部基板の開口に挿入することを特徴とする請求項２６に記載の半導体装置の製造方法。
【請求項３０】
前記ダミー端子は、前記モールド樹脂の外部に板状部を有し、
前記切り離し工程の後に、前記板状部を折り曲げて、前記板状部を板ばね又は皿ばねとする工程を備えたことを特徴とする請求項２５に記載の半導体装置の製造方法。
【手続補正書】
【提出日】平成28年7月8日(2016.7.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板に半導体素子を固定する工程と、
枠体、前記枠体の内側に接続された信号端子、及び前記枠体の内側に接続された前記信号端子より幅が広く、開口を形成した主端子、を有する端子集合体の、前記信号端子と前記主端子を前記半導体素子に電気的に接続して、前記基板、前記半導体素子、及び前記端子集合体が一体化した被封止体を形成する工程と、
下金型に形成された複数のブロックと、前記信号端子及び前記主端子とを隙間がないように噛み合わせて、前記複数のブロックの少なくとも１つを前記主端子に形成された前記開口に収容した前記被封止体を前記下金型にのせる搭載工程と、
前記搭載工程の後に、前記複数のブロックの上面、前記信号端子の上面、及び前記主端子の上面に上金型の下面を隙間なく重ねて、前記基板と前記半導体素子を収容する空洞を形成する工程と、
前記空洞にモールド樹脂を注入するモールド工程と、を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
前記端子集合体の一部として、前記枠体の内側に接続されたダミー端子を有することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記主端子の前記開口が形成された部分の幅は、前記開口が形成されていない部分の幅より大きいことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記基板は導電性の材料で形成され、
前記基板は、追加主端子と、前記追加主端子に接続され前記半導体素子が固定された本体部とを有し、
前記搭載工程では、前記追加主端子が、前記複数のブロックによって形成されたブロック間空間の少なくとも１つを埋め、
前記追加主端子が前記モールド樹脂の側面から外部に露出することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記モールド工程の後に、前記信号端子及び前記主端子から前記枠体を切り離す切り離し工程を備えたことを特徴とする請求項１、３、４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
基板と、
前記基板に固定された半導体素子と、
前記半導体素子のオンオフを切り替える信号を伝送する信号端子と、
前記信号端子よりも太い幅で形成され、前記半導体素子の主電流を流す主端子と、
前記信号端子、及び前記主端子の一部を外部に露出させるように前記半導体素子と前記基板を覆うモールド樹脂と、を備え、
前記主端子は前記モールド樹脂の外側に開口を有し、
前記開口は、平面視で前記モールド樹脂に接する部分から予め定められた距離だけ前記モールド樹脂から離れた位置まで、幅が一定であることを特徴とする半導体装置。
【請求項７】
前記半導体装置の端子として、前記信号端子、前記主端子、及び前記半導体素子と電気的に接続されていないダミー端子を備えたことを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記モールド樹脂の内部に、前記半導体素子を制御する制御ＩＣを備えたことを特徴とする請求項６又は７に記載の半導体装置。
【請求項９】
前記モールド樹脂の内部に、前記制御ＩＣと前記半導体素子を接続するゲート抵抗を備えたことを特徴とする請求項８に記載の半導体装置。
【請求項１０】
前記モールド樹脂の外側に配置され、前記ダミー端子に固定された外部基板を備えたことを特徴とする請求項７に記載の半導体装置。
【請求項１１】
前記ダミー端子は前記外部基板を貫通しつつ、前記外部基板に固定されたことを特徴とする請求項１０に記載の半導体装置。
【請求項１２】
前記ダミー端子は、前記モールド樹脂の外部に板状部を有し、
前記板状部が前記外部基板に固定されたことを特徴とする請求項１０に記載の半導体装置。
【請求項１３】
前記ダミー端子は、プレスフィット端子を有し、
前記プレスフィット端子が前記外部基板の開口に挿入されたことを特徴とする請求項１０に記載の半導体装置。
【請求項１４】
前記ダミー端子は、前記モールド樹脂の外部に板ばね又は皿ばねを有することを特徴とする請求項７に記載の半導体装置。
【請求項１５】
前記ダミー端子、前記主端子、又は前記信号端子の前記モールド樹脂外部の形状を放熱フィン形状としたことを特徴とする請求項７、１０〜１４のいずれか１項に記載の半導体装置。
【請求項１６】
前記ダミー端子の一部にはブッシュが形成されたことを特徴とする請求項７、１０〜１５のいずれか１項に記載の半導体装置。
【請求項１７】
前記ダミー端子は、第１ダミー端子と、前記第１ダミー端子よりも幅が広い第２ダミー端子とを備えたことを特徴とする請求項７、１０〜１６のいずれか１項に記載の半導体装置。
【請求項１８】
前記主端子、前記信号端子、又は前記ダミー端子は、前記モールド樹脂の上面又は下面から外部に露出したことを特徴とする請求項７、１０〜１７のいずれか１項に記載の半導体装置。
【請求項１９】
基板と、
前記基板に固定された半導体素子と、
前記半導体素子のオンオフを切り替える信号を伝送する信号端子と、
前記信号端子よりも太い幅で形成され、前記半導体素子の主電流を流す主端子と、
前記信号端子、及び前記主端子の一部を外部に露出させるように前記半導体素子と前記基板を覆うモールド樹脂と、を備え、
前記主端子は前記モールド樹脂の外側に開口を有し、
前記主端子の前記開口が形成された部分の幅は、前記開口が形成されていない部分の幅より大きいことを特徴とする半導体装置。
【請求項２０】
前記基板は導電性の材料で形成され、
前記基板は、前記モールド樹脂の側面から外部に露出する追加主端子と、前記追加主端子に接続され前記半導体素子が固定された本体部とを有することを特徴とする請求項６乃至１９のいずれか１項に記載の半導体装置。
【請求項２１】
前記主端子は、前記半導体素子の表面電極に接続された第１端子と、前記半導体素子の裏面電極に電気的に接続された第２端子とを備え、
前記モールド樹脂の外部で前記第１端子と前記第２端子を接続するコンデンサを備えたことを特徴とする請求項６乃至２０のいずれか１項に記載の半導体装置。
【請求項２２】
前記モールド樹脂は、取り付け用貫通孔を有することを特徴とする請求項６乃至２１のいずれか１項に記載の半導体装置。
【請求項２３】
前記主端子の前記開口が形成された部分の幅は、前記開口が形成されていない部分の幅より大きいことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項２４】
前記基板は導電性の材料で形成され、
前記基板は、追加主端子と、前記追加主端子に接続され前記半導体素子が固定された本体部とを有し、
前記搭載工程では、前記追加主端子が、前記複数のブロックによって形成されたブロック間空間の少なくとも１つを埋め、
前記追加主端子が前記モールド樹脂の側面から外部に露出することを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項２５】
前記モールド工程の後に、前記信号端子、前記主端子、及び前記ダミー端子から前記枠体を切り離す切り離し工程を備えたことを特徴とする請求項２、２３、２４のいずれか１項に記載の半導体装置の製造方法。
【請求項２６】
前記切り離し工程の後に、前記ダミー端子を外部基板に固定する固定工程を備えたことを特徴とする請求項２５に記載の半導体装置の製造方法。
【請求項２７】
前記固定工程では、前記ダミー端子が前記外部基板を貫通しつつ前記外部基板に固定されることを特徴とする請求項２６に記載の半導体装置の製造方法。
【請求項２８】
前記ダミー端子は、前記モールド樹脂の外部に板状部を有し、
前記固定工程では、前記板状部を前記外部基板に固定することを特徴とする請求項２６に記載の半導体装置の製造方法。
【請求項２９】
前記ダミー端子は、プレスフィット端子を有し、
前記固定工程では、前記プレスフィット端子を前記外部基板の開口に挿入することを特徴とする請求項２６に記載の半導体装置の製造方法。
【請求項３０】
前記ダミー端子は、前記モールド樹脂の外部に板状部を有し、
前記切り離し工程の後に、前記板状部を折り曲げて、前記板状部を板ばね又は皿ばねとする工程を備えたことを特徴とする請求項２５に記載の半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
本願の発明に係る半導体装置の製造方法は、基板に半導体素子を固定する工程と、枠体、該枠体の内側に接続された信号端子、及び該枠体の内側に接続された該信号端子より幅が広く、開口を形成した主端子、を有する端子集合体の、該信号端子と該主端子を該半導体素子に電気的に接続して、該基板、該半導体素子、及び該端子集合体が一体化した被封止体を形成する工程と、下金型に形成された複数のブロックと、該信号端子及び該主端子とを隙間がないように噛み合わせて、該複数のブロックの少なくとも１つを該主端子に形成された該開口に収容した該被封止体を該下金型にのせる搭載工程と、該搭載工程の後に、該複数のブロックの上面、該信号端子の上面、及び該主端子の上面に上金型の下面を隙間なく重ねて、該基板と該半導体素子を収容する空洞を形成する工程と、該空洞にモールド樹脂を注入するモールド工程と、を備えたことを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
本願の発明に係る半導体装置は、基板と、該基板に固定された半導体素子と、該半導体素子のオンオフを切り替える信号を伝送する信号端子と、該信号端子よりも太い幅で形成され、該半導体素子の主電流を流す主端子と、該信号端子、及び該主端子の一部を外部に露出させるように該半導体素子と該基板を覆うモールド樹脂と、を備え、該主端子は該モールド樹脂の外側に開口を有し、該開口は、平面視で該モールド樹脂に接する部分から予め定められた距離だけ該モールド樹脂から離れた位置まで、幅が一定であることを特徴とする。
【国際調査報告】
2015001648.tif 000050
2015001648.tif 000051
2015001648.tif 000052
2015001648.tif 000053