(57)【要約】  負サージによる誤動作を抑制したセンサ装置を提供する。  物理量に応じて電気的特性の変化するセンサ素子と、センサ素子の出力信号を処理する信号処理回路と、センサ素子と信号処理回路に電流を供給する第一のトランジスタ素子と、第一のトランジスタ素子のベース電流を制御する制御回路と、電源端子と、グラウンド端子とを備えるセンサ装置において、グラウンド端子から第一のトランジスタ素子のベース端子に向かって流れる電流を制限する制限部を制御回路に備えることを特徴とする。
2016042593.tif 000002
【特許請求の範囲】
【請求項１】
物理量に応じて電気的特性の変化するセンサ素子と、
前記センサ素子の出力信号を処理する信号処理回路と、
前記センサ素子と前記信号処理回路に電流を供給する第一のトランジスタ素子と、
前記第一のトランジスタ素子のベース電流を制御する制御回路と、
電源端子と、
グラウンド端子と、
を備えるセンサ装置において、
前記制御回路は、前記グラウンド端子から前記第一のトランジスタ素子のベース端子に向かって流れる電流を制限する制限部を備えることを特徴とするセンサ装置。
【請求項２】
請求項１に記載のセンサ装置において、
前記制御回路は、前記グラウンド端子に向かって電流を流す第二のトランジスタ素子を備え、
前記制限部は、ダイオード素子を備え、前記ダイオード素子は、前記第一のトランジスタ素子のベースとアノードを接続し、前記第二のトランジスタ素子とカソードを接続したことを特徴とするセンサ装置。
【請求項３】
請求項１に記載のセンサ装置において、
前記制御回路は、前記グラウンド端子に向かって電流を流す第二のトランジスタ素子を備え、
前記制限部は、Ｐ型電界効果トランジスタを備え、
前記Ｐ型電界効果トランジスタのウェルおよびゲートおよびドレインを前記第二のトランジスタ素子に接続し、前記Ｐ型電界効果トランジスタのソースを前記第一のトランジスタ素子のベースに接続したことを特徴とするセンサ装置。
【請求項４】
請求項１に記載のセンサ装置において、
前記制御回路は、前記グラウンド端子に向かって電流を流す第二のトランジスタ素子を備え、
前記制限部は、Ｎ型電界効果トランジスタを備え、
前記Ｎ型電界効果トランジスタのソースを前記第二のトランジスタ素子に接続し、
前記Ｎ型電界効果トランジスタのウェルおよびゲートおよびドレインを前記第一のトランジスタ素子のベースに接続したことを特徴とするセンサ装置。
【請求項５】
請求項１に記載のセンサ装置において、
前記制御回路は、前記グラウンド端子に向かって電流を流す第二のトランジスタ素子を備え、
前記制限部は、ＮＰＮトランジスタを備え、
前記ＮＰＮトランジスタのエミッタを前記第二のトランジスタ素子に接続し、
前記ＮＰＮトランジスタのベースおよびコレクタを前記第一のトランジスタ素子のベースに接続したことを特徴とするセンサ装置。
【請求項６】
請求項１に記載のセンサ装置において、
前記制御回路は、前記グラウンド端子に向かって電流を流す第二のトランジスタ素子を備え、
前記制限部は、ＰＮＰトランジスタを備え、
前記ＰＮＰトランジスタのベースおよびコレクタを前記第二のトランジスタ素子に接続し、
前記ＰＮＰトランジスタのエミッタを前記第一のトランジスタ素子のベースに接続したことを特徴とするセンサ装置
【請求項７】
請求項１に記載のセンサ装置において、
前記制御回路は、前記グラウンド端子に向かって電流を流す第二のトランジスタ素子を備え、
前記制限部は、前記第二のトランジスタ素子のウェルとグラウンド端子を接続する抵抗素子を備えることを特徴とするセンサ装置。
【請求項８】
請求項１に記載のセンサ装置において、
前記制御回路は、前記グラウンド端子に向かって電流を流す第二のトランジスタ素子と、分圧用の抵抗素子と、スイッチ部と、を備え、
前記分圧用の抵抗素子の一端と前記グラウンド端子との間に前記スイッチ部が接続され、
前記電源端子に負電圧が印加されたことを検知して前記スイッチ部を切断することを特徴とするセンサ装置。
【請求項９】
請求項８に記載のセンサ装置において、
前記スイッチ部はＮ型電界効果トランジスタであることを特徴とするセンサ装置。
【請求項１０】
請求項１乃至９の何れかに記載のセンサ装置において、
前記第一のトランジスタ素子は第一のＮ型ウェルを備え、
前記信号処理回路は第二のＮ型ウェルを備え、
前記センサ装置はＰ型基板またはＰ型ウェルを備え、
前記第一のＮ型ウェルと、前記第二のＮ型ウェルと、前記Ｐ型基板または前記Ｐ型ウェルと、
で構成される寄生バイポーラトランジスタの電流増幅率αが０．５以下となるように前記第一のＮ型ウェルと前記第二のＮ型ウェルとの間に分離領域を設けることを特徴とするセンサ装置。
【請求項１１】
請求項１０に記載のセンサ装置において、
前記分離領域の長さが１００マイクロメートル以上であることを特徴とするセンサ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電圧を安定化するレギュレータを備えるセンサ装置に係り，特に電源ラインに印加される負サージに対して誤動作耐性のあるセンサ装置に関する。
【背景技術】
【０００２】
センサ素子や信号処理回路に供給される電源電圧の安定化や、プロセスの微細化に伴う回路動作電圧の低下に対応するためにレギュレータが用いられる。レギュレータは電源ラインの電圧変動を吸収し、安定化された所定の電圧をセンサ素子や信号処理回路に供給するが、電源ラインに負サージが印加された場合、レギュレータの負荷駆動トランジスタを電流が逆流し、レギュレータの出力電圧が低下することがある。これにより、センサ素子や信号処理回路などの負荷回路がリセットされ、異常値出力や再起動動作などの誤動作が発生する場合がある。このような誤動作を抑制するには、負サージ印加時に電流が逆流しないようにする必要がある。特許文献１に記載の技術は、電源ラインと負荷駆動用のＮＰＮバイポーラトランジスタ（以下ＮＰＮトランジスタと称する）のコレクタ端子との間にダイオード備える。このダイオードが負サージ印加時の負荷側から電源ラインへと向かう逆流電流を阻止するため、前記のような誤動作を抑制できる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−１５６６４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら従来技術では、ダイオードが負荷回路への給電経路上に存在するため、ダイオードの順方向電圧降下分の電圧ドロップが発生し、レギュレータの出力電圧範囲が狭くなるという課題がある。たとえば、入力電圧をＶｉｎとすると、レギュレータは最大でもＶｉｎ−１．２Ｖ程度しか出力できない。これは、ダイオードの順方向電圧降下が約０．６Ｖ，トランジスタのベース・エミッタ間の電圧降下が約０．６Ｖだからである。ショットキバリアダイオードのように順方向電圧降下が小さいダイオードも存在するが、逆方向の漏れ電流が大きいため、負サージ印加時の逆流電流を阻止する目的には不向きである。【０００５】
また、給電経路上のダイオードは、負荷回路の消費電流に応じて十分なサイズである必要がある。負荷回路が大きな電流を消費する場合は、ダイオードのサイズを大きくして十分な電流容量を確保せねばならず、チップ面積に占めるダイオードのサイズも無視できなくなる。以上の観点から、給電経路上にはダイオードを挿入しないことが好ましい。【０００６】
本発明は上記事情に鑑みてなされたものであり，その目的は、負サージが電源ラインに発生した場合でも負荷回路における電圧低下を抑制し誤動作耐性の高いセンサ装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成する本発明のセンサ装置は、グラウンド端子から第一のトランジスタ素子のベース端子に向かって流れる電流を制限する制限部を制御回路に備えたことを特徴としている。
【発明の効果】
【０００８】
本発明により、負サージが電源ラインに発生した場合でも負荷回路における電圧低下を抑制でき、誤動作耐性の高いセンサ装置を提供できる。
【図面の簡単な説明】
【０００９】
【図１】第１実施例をなすセンサ装置の構成
【図２】第２実施例をなすセンサ装置の構成
【図３】第３実施例をなすセンサ装置の構成
【図４】第４実施例をなすセンサ装置の構成
【図５】第５実施例をなすセンサ装置の構成
【図６】第６実施例をなすセンサ装置の構成
【図７】第７実施例をなすセンサ装置の構成
【図８】従来のセンサ装置の構成
【図９】ＮＰＮトランジスタの模式図
【図１０】第１の実施例の変形例
【図１１】第１の実施例の変形例
【図１２】寄生トランジスタの説明図
【図１３】第８実施例をなすセンサ装置の構成
【図１４】分離領域長と電流増幅率の関係の説明図
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態について，図面を参照して説明する。本発明の第１実施例をなすセンサ装置を図１、８、９により説明する。図１は第１実施例をなすセンサ装置の構成を示す。図８は従来のセンサ装置の構成を示す。図９はＮＰＮトランジスタ１０６の模式的な構造を示す。
【００１１】
本実施例におけるセンサ装置の構成を図１により説明する。本実施例におけるセンサ装置１０１は、入力電圧Ｖｉを供給する電源端子１０３、グラウンド端子１０４、物理量に応じた電気信号を発生させるセンサ素子１１５、センサ素子１１５からの出力信号を処理する信号処理回路１１４、電源電圧Ｖｉからセンサ素子１１５と信号処理回路１１４（以下、センサ素子１１５と信号処理回路１１４をあわせて負荷回路と称する）への供給電圧Ｖｏを生成するレギュレータ１０２とを備える。レギュレータ１０２は負荷回路を駆動するＮＰＮトランジスタ１０６と、ベース電流を制御する誤差検出回路１１６と、デカップリング容量１１３とを備える。誤差検出回路１１６は、レギュレータ１０２の出力電圧Ｖｏを分圧する抵抗１１１、１１２と、基準電圧源１１０、誤差アンプ１０９、ベース電流を制御するＮ型電界効果トランジスタ（以下ＮＭＯＳと称する）１０８と、ベース電流を供給する抵抗１０５と、逆流防止ダイオード１０７とを備える。なお、逆流防止ダイオード１０７のアノードはＮＰＮトランジスタ１０６のベースに接続し、ＮＭＯＳ１０８の寄生ダイオードを介してグラウンドからＮＰＮトランジスタ１０６のベースに流れ込む逆流電流を阻止するように構成する。
【００１２】
本実施例におけるセンサ装置の動作を図１および図９により説明する。本実施例におけるセンサ装置１０１は、電源電圧Ｖｉが正常である場合、誤差検出回路１１６のフィードバック制御によって安定した出力電圧Ｖｏが負荷回路に供給される。一般的にバイポーラトランジスタの直流電流増幅率ｈＦＥは数十〜数百程度であるため、ＮＰＮトランジスタ１０６のベースに流す電流は、負荷回路の消費電流の数十分の１から数百分の１でよい。負荷回路の消費電流が減った場合は、ＮＭＯＳ１０８を介してグラウンド端子１０４にベース電流を逃がす。このとき、逆流防止ダイオード１０７に流れる電流は、負荷回路の消費電流のたかだか数十分の１から数百分の１に過ぎない。したがって、特開２００７−１５６６４１号公報に記載のように、電源端子１０３とＮＰＮトランジスタ１０６のコレクタの間にダイオードを挿入する場合に比べて、ダイオード１０７の電流容量は1桁〜2桁程度少なくてよい。その結果、ダイオード１０７の面積を小さくできる。また、特開２００７−１５６６４１号公報に記載のレギュレータの最大出力電圧は、入力電圧Ｖｉからダイオードの順方向電圧降下約０．６ＶとＮＰＮトランジスタのベース−エミッタ間電圧降下約０．６Ｖを差し引いた、Ｖｉ−１．２Ｖに制限される。一方、本実施例のレギュレータの最大出力電圧はＶｉからＮＰＮトランジスタ１０６のベース−エミッタ間電圧約０．６Ｖを差し引いたＶｉ−０．６Ｖであり、より広範囲な電圧を出力できる。
【００１３】
次に負サージにより入力電圧Ｖｉが異常低下し、負電位−Ｖｓとなった場合の動作について説明する。入力端子１０３が負電位−Ｖｓとなると、後述するとおりＮＭＯＳ１０８の寄生ダイオードを通じてグラウンド端子１０４からベースに向かって逆流電流が流れようとする。しかし、逆流防止ダイオード１０７により逆流電流は流れないため、ＮＰＮトランジスタ１０６のコレクタ端子９０３とベース端子９０２の電位はともに−Ｖｓとなる。このとき、エミッタ端子９０１はもともとの出力電圧＋Ｖｏであるため、図９に示すとおり、ベース−エミッタ間のＰＮ接合が逆バイアス状態となる。したがって、エミッタから電荷は流出せず、エミッタの電圧＋Ｖｏが維持される。
【００１４】
これに対し、逆流防止ダイオード１０７が無い場合の負サージに対する動作について図８を用いて説明する。負サージにより入力端子１０３が負電位−Ｖｓとなると、ＮＭＯＳ１０８の寄生ダイオード８０１を介してグラウンド端子からベースに逆電流Ｉｂｃが流入する。すると、エミッタ端子９０１からコレクタ端子９０３に向かって電流Ｉｅｃが流れるため、デカップリング容量１１３が放電して出力電圧＋Ｖｏが低下する。
【００１５】
本実施例におけるセンサ装置の効果を説明する。第１の効果は、負サージが入力された場合に、デカップリング容量１１３に蓄積された電荷がＮＰＮトランジスタ１０６のエミッタ端子９０１からコレクタ端子９０３に向かって流出することを防ぎ、より長時間にわたって負荷回路に安定した電圧を供給できる点である。第２の効果は、ＮＰＮトランジスタ１０６のコレクタ端子９０３ではなくベース端子９０２に逆流防止ダイオード１０７を追加したことにより、通常時のレギュレータの出力電圧範囲を広く確保できる点である。言い方を変えれば、より低い入力電圧でも負荷回路の動作可能なレギュレータを提供した。第３の効果は、ＮＰＮトランジスタ１０６のコレクタ端子９０３ではなくベース端子９０２に逆流防止ダイオード１０７を追加したことにより、逆流防止ダイオード１０７に必要とされる電流容量を小さくし、素子面積の縮小化を可能とした点である。
【００１６】
本発明の第２実施例をなすセンサ装置を図２により説明する。図２は、第２実施例をなすセンサ装置の構成を示す。本実施例におけるセンサ装置１０１は、第１実施例をなすセンサ装置１０１における逆流防止ダイオード１０７に代えて、ウェルとゲートをドレイン側に接続したＰ型電界効果トランジスタ（以下ＰＭＯＳと称する）２０１を備えたことを特徴とする。かかる構成によれば、第１実施例に示すセンサ装置１０１と同等の効果に加え、通常時はＰＭＯＳ２０１の寄生ダイオード２０２と、ＯＮ状態のＰＭＯＳ２０１の並列接続となることでより低抵抗にベース端子２０２とＮＭＯＳ１０８を接続でき、レギュレータ１０２の応答性をより向上できる。電源端子１０３に負サージが印加された場合は、ＰＭＯＳ２０１がＯＦＦ状態となる一方、ＰＭＯＳ２０１の寄生ダイオード２０２が逆流防止ダイオードとして機能するため、逆流電流は完全に阻止される。
【００１７】
本発明の第３実施例をなすセンサ装置を図３により説明する。図３は、第３実施例をなすセンサ装置の構成を示す。本実施例におけるセンサ装置１０１は、第１実施例をなすセンサ装置１０１における逆流防止ダイオード１０７に代えて、ウェルとゲートをドレイン側に接続したＮＭＯＳ３０１を備えたことを特徴とする。かかる構成によれば、第１実施例に示すセンサ装置１０１と同等の効果に加え、通常時はＮＭＯＳ３０１の寄生ダイオード３０２と、ＯＮ状態のＮＭＯＳ３０１の並列接続となることでより低抵抗にベースとＮＭＯＳ１０８を接続でき、レギュレータ１０２の応答性をより向上できる。電源端子１０３に負サージが印加された場合は、ＮＭＯＳ３０１がＯＦＦ状態となる一方、ＮＭＯＳ３０１の寄生ダイオード３０２が逆流防止ダイオードとして機能するため、逆流電流は完全に阻止される。
【００１８】
本発明の第４実施例をなすセンサ装置を図４により説明する。図４は、第４実施例をなすセンサ装置の構成を示す。本実施例におけるセンサ装置１０１は、第１実施例をなすセンサ装置１０１における逆流防止ダイオード１０７に代えて、ベースをコレクタ側に接続したＮＰＮトランジスタ４０１を備えたことを特徴とする。かかる構成によれば、第１実施例に示すセンサ装置１０１と同等の効果に加え、通常時はＮＰＮトランジスタ４０１がＯＮ状態となり、低抵抗にベースとＮＭＯＳ１０８を接続でき、レギュレータ１０２の応答性をより向上できる。電源端子１０３に負サージが印加された場合は、ＮＰＮトランジスタ４０１がＯＦＦ状態となる一方、ＮＰＮトランジスタ４０１のベース−エミッタ間のダイオードが逆流防止ダイオードとして機能するため、逆流電流は完全に阻止される。
【００１９】
本発明の第５実施例をなすセンサ装置を図５により説明する。図５は、第５実施例をなすセンサ装置の構成を示す。本実施例におけるセンサ装置１０１は、第１実施例をなすセンサ装置１０１における逆流防止ダイオード１０７に代えて、ベースをコレクタ側に接続したＰＮＰバイポーラトランジスタ（以下、ＰＮＰトランジスタと称する）５０１を備えたことを特徴とする。かかる構成によれば、第１実施例に示すセンサ装置１０１と同等の効果に加え、通常時はＰＮＰトランジスタ５０１がＯＮ状態となり、低抵抗にベースとＮＭＯＳ１０８を接続でき、レギュレータ１０２の応答性をより向上できる。電源端子１０３に負サージが印加された場合は、ＰＮＰトランジスタ５０１がＯＦＦ状態となる一方、ＰＮＰトランジスタ５０１のベース−エミッタ間のダイオードが逆流防止ダイオードとして機能するため、逆流電流は完全に阻止される。
【００２０】
本発明の第６実施例をなすセンサ装置を図６により説明する。図６は、第６実施例をなすセンサ装置の構成を示す。本実施例におけるセンサ装置１０１は、第１実施例をなすセンサ装置１０１における逆流防止ダイオード１０７に代えて、ＮＭＯＳ１０８のウェルに直列抵抗素子６０１を追加したことを特徴とする。かかる構成によれば、抵抗素子６０１により負サージ印加時にベースに流れ込む逆流電流が制限されるため、能動素子の追加なしにエミッタからコレクタに流れ出る電荷量を抑制し、出力電圧の低下を防ぐことができる。
【００２１】
本発明の第７実施例をなすセンサ装置を図７により説明する。図７は、第７実施例をなすセンサ装置の構成を示す。本実施例におけるセンサ装置１０１は、第１実施例をなすセンサ装置１０１の分圧抵抗１１２のグラウンド端子側にＮＭＯＳ７０１を追加した。ＮＭＯＳのゲート端子は電源端子１０３に接続する。通常時ではＮＭＯＳ７０１はＯＮ状態である。一方、負サージ印加時はＮＭＯＳ７０１のゲート電位が負となるため、ＮＭＯＳ７０１がＯＦＦ状態となり、分圧抵抗１１１、１１２に流れる電流をとめることができる。かかる構成によれば、第１実施例に示すセンサ装置１０１と同等の効果に加え、分圧抵抗１１１、１１２に流れる電流も削減されるため、より長時間、出力電圧Ｖｏを安定して維持できる。
【００２２】
本発明の第８実施例をなすセンサ装置を図１２、図１３、図１４により説明する。図１２は寄生バイポーラトランジスタ１２０１を説明する図であり、図１３は、第８実施例をなすセンサ装置の断面を示す。本実施例におけるセンサ装置１０１は、第１実施例をなすセンサ装置１０１に分離領域１３０３を追加した。まず、図１２と図１３を用いて負サージ印加時の寄生バイポーラトランジスタの動作について説明する。寄生バイポーラトランジスタ１２０１は、信号処理回路１１４に含まれるＰＭＯＳのＮ型ウェル１３０２と、レギュレータ１０２中のＮＰＮトランジスタ１０６のＮ型ウェル１３０１と、その間に存在するＰ基板またはＰウェルとで形成される寄生ＮＰＮトランジスタである。負サージが電源端子１０３に印加されると、グラウンド電位のＰ基板から寄生ＮＰＮトランジスタ１２０１のエミッタに向かってベース電流が流れる。その結果、寄生ＮＰＮトランジスタ１２０１がＯＮし、Ｎ型ウェル１３０２からＮ型ウェル１３０１に向かってコレクタ電流Ｉｎｗが流れ、デカップリング容量１１３が放電して出力電圧＋Ｖｏが低下する。そこで、本実施例では、ＮＰＮトランジスタ１０６のＮ型ウェル１３０１と、信号処理回路１１４中のＰＭＯＳのＮ型ウェル１３０２との間に分離領域１３０３を設ける。このとき、分離領域１３０３の長さＷと寄生ＮＰＮトランジスタ１２０１の電流増幅率αの関係は以下の式で表される。
【００２３】
【数１】
2016042593.tif 000003
【００２４】
ここで、γはエミッタ接合での少数キャリアの注入効率、β*はエミッタ接地の直流電流増幅率、σB、σEはそれぞれベース、エミッタの伝導率、ＬN、ＬPはそれぞれエミッタ、ベースにおける少数キャリアの拡散長である。寄生ＮＰＮトランジスタがトランジスタとして増幅動作しないためには、電流増幅率αを少なくとも０．５以下にすることが望ましい。図１４に上式から算出した分離領域１３０３の長さＷと電流増幅率αの関係の一例を示す。分離領域１３０３の長さＷと電流増幅率αの関係は不純物濃度やキャリアの移動度に応じて変化するが、電流増幅率αを０．５以下にするには分離領域１３０３の長さＷは概ね１００μｍ以上確保することが望ましい。かかる構成によれば、第１実施例に示すセンサ装置１０１と同等の効果に加え、寄生バイポーラトランジスタを介して電源端子に流出する電流も低減することができるため、より長時間、出力電圧Ｖｏを安定して維持できる。
【００２５】
また、これまでに述べてきた技術は実施例１から８におけるレギュレータの構成に限定されるものではない。たとえば、図１０に示すように、ＮＰＮトランジスタのベース電流をＰＭＯＳ１００１とＮＭＯＳ１０８で駆動する構成にしても良い。この場合も、負サージ印加時は逆流防止ダイオード１０７によりグラウンド端子からベースに流れ込む電流を阻止できるため、実施例１と同等の効果が得られる。また、図１１に示すように、ＮＰＮトランジスタ１０６のベース電流を別のＮＰＮトランジスタ１１０１で制御する場合も、逆流防止ダイオード１０７によって、ＮＰＮトランジスタ１１０１の寄生ダイオード１１０２を経由してグラウンド端子１０４から逆流する電流を阻止できる。
【符号の説明】
【００２６】
１０１:センサ装置、１０２：レギュレータ、１０３：電源端子、１０４：グラウンド端子、１０５：抵抗、１０６：ＮＰＮバイポーラトランジスタ、１０７：逆流防止ダイオード、１０８：Ｎ型電界効果トランジスタ、１０９：誤差アンプ、１１０：基準電圧源、１１１：抵抗、１１２：抵抗、１１３：デカップリング容量、１１４：信号処理回路、１１５：センサ素子、１１６：誤差検出回路、２０１：Ｐ型電界効果トランジスタ、２０２：寄生ダイオード、３０１：Ｎ型電界効果トランジスタ、３０２：寄生ダイオード、４０１：ＮＰＮバイポーラトランジスタ、５０１：ＰＮＰバイポーラトランジスタ、６０１：抵抗、７０１：Ｎ型電界効果トランジスタ、８０１：寄生ダイオード、９０１：エミッタ端子、９０２：ベース端子、９０３：コレクタ端子、１００１：Ｐ型電界効果トランジスタ、１１０１：ＮＰＮバイポーラトランジスタ、１１０２：寄生ダイオード、１２０１：寄生バイポーラトランジスタ、１３０１：Ｎ型ウェル、１３０２：Ｎ型ウェル、１３０３：分離領域、１３０４：コレクタ端子、１３０５：ベース端子、１３０６：エミッタ端子、１３０７：P型ウェル、１３０８：ドレイン端子、１３０９：ゲート端子、１３１０：ソース端子、１３１１：ウェルコンタクト、Ｉｂｃ：ベース−コレクタ電流、Ｉｅｃ：エミッタ−コレクタ電流、Ｉｎｗ：寄生トランジスタのコレクタ電流、ＬN、ＬP：拡散長、Ｖｂ：バイアス電圧、−Ｖｓ：負サージ電圧、＋Ｖｏ：出力電圧、Ｗ：分離領域長、α：電流増幅率、β*：エミッタ接地の直流電流増幅率、γ：少数キャリア注入効率、σB，σE：伝導率
【図１】
2016042593.tif 000004
【図２】
2016042593.tif 000005
【図３】
2016042593.tif 000006
【図４】
2016042593.tif 000007
【図５】
2016042593.tif 000008
【図６】
2016042593.tif 000009
【図７】
2016042593.tif 000010
【図８】
2016042593.tif 000011
【図９】
2016042593.tif 000012
【図１０】
2016042593.tif 000013
【図１１】
2016042593.tif 000014
【図１２】
2016042593.tif 000015
【図１３】
2016042593.tif 000016
【図１４】
2016042593.tif 000017
【国際調査報告】
2016042593.tif 000018
2016042593.tif 000019
2016042593.tif 000020
2016042593.tif 000021