(57)【要約】  この信号検出装置は、信号を発生させる被検体と接するように配置された複数の電極と、選択信号に基づき前記複数の電極上の信号を択一的に選択する電極信号選択部と、前記電極信号選択部により選択された信号を増幅する増幅部と、前記複数の電極と前記選択部と前記増幅部が形成された柔軟性を有する基体と、を備え、前記増幅部が、前記複数の電極および前記選択部と積層構造をなすように、前記基体に形成されている。
2014126223.tif 000002
【特許請求の範囲】
【請求項１】
信号を発生させる被検体と接するように配置された複数の電極と、
選択信号に基づき前記複数の電極上の信号を択一的に選択する選択部と、
前記選択部により選択された信号を増幅する増幅部と、
前記複数の電極と前記選択部と前記増幅部が形成された柔軟性を有する基体と、
を備え、
前記増幅部が、前記複数の電極および前記選択部と積層構造をなすように、前記基体に形成された、信号検出装置。
【請求項２】
前記選択部は、
前記複数の電極に対応して設けられた複数のソースフォロワ回路から構成され、
前記複数のソースフォロワ回路は、前記選択信号に基づいて択一的に活性化されることを特徴とする請求項１に記載の信号検出装置。
【請求項３】
前記複数のソースフォロワ回路のそれぞれは、
前記複数の電極の何れかにゲートが接続され、ドレインが所定の固定電位ノードに接続された第１トランジスタと、
前記第１トランジスタのソースと負荷電流源との間に接続され、ゲートに前記選択信号が供給された第２トランジスタと、
を備えたことを特徴とする請求項２に記載の信号検出装置。
【請求項４】
前記増幅部は、
前記複数のソースフォロワ回路の出力部に共通に接続された第１電極を有するコンデンサと、
前記コンデンサの第２電極に入力部が接続された増幅器と、
を備えたことを特徴とする請求項２または３の何れか１項に記載の信号検出装置。
【請求項５】
前記増幅部は、
前記増幅器の電気的特性を調整するためのトランジスタ群を備え、
前記トランジスタ群をなす一部のトランジスタは、所望の電気的特性が得られるように選択的に並列接続されたことを特徴とする請求項１から４の何れか１項に記載の信号検出装置。
【請求項６】
前記複数の電極と前記選択部と前記増幅部とを１ブロックとして、行列状に配置された複数のブロックを備え、
前記複数のブロックのそれぞれに備えられた前記増幅部の出力信号を選択するための選択部を更に備えたことを特徴とする請求項１から５の何れか１項に記載の信号検出装置。
【請求項７】
選択部が、選択信号に基づき、信号を発生させる被検体と接するように配置された複数の電極上の信号を択一的に選択する選択段階と、
増幅部が、前記選択段階において前記選択部により選択された信号を増幅する増幅段階と、を含み、
前記複数の電極と前記選択部と前記増幅部が柔軟性を有する基体に形成され、
前記増幅部が、前記複数の電極および前記選択部と積層構造をなすように、前記基体に形成された、信号検出方法。
【請求項８】
信号を発生させる被検体と接するように配置された複数の電極と、選択信号に基づき前記複数の電極上の信号を択一的に選択する選択部と、前記選択部により選択された信号を増幅する増幅部と、前記複数の電極と前記選択部と前記増幅部が形成された柔軟性を有する基体と、を備えた信号検出装置の製造方法であって、
前記複数の電極および前記選択部を前記基体に形成する段階と、
前記増幅部を、前記複数の電極および前記選択部と積層構造をなすように、前記基体に形成する段階と、
を含む、信号検出装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号を検出するための信号検出装置、信号検出方法、および信号検出装置の製造方法に関する。
本願は、２０１３年２月１５日に日本に出願された特願２０１３−０２８２８９号に基づき優先権を主張し、その内容をここに援用する。
【背景技術】
【０００２】
従来、例えば生体信号を検出するための装置として、心電計や脳波計などの信号検出装置が知られている（特許文献１）。通常、この種の信号検出装置では、被検体である生体に装着した一対の電極の信号の差分を差動増幅器で増幅することにより、この信号に含まれる同相のノイズ成分をキャンセルし、ＳＮ比の高い検出信号を得ている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平６−１９７８７７号公報
【非特許文献】
【０００４】
【非特許文献１】T. Yokota, et al., “Sheet-Type Organic Active Matrix Amplifier System Using Vth-Tunable, Pseudo-CMOS Circuits with Floating-Gate Structure,” IEEE International Electron Devices Meeting, pp. 335-338, Dec. 2011.
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述の従来技術によれば、電極と差動増幅器とが配線ケーブルを介して接続されているため、配線ケーブル上でノイズが混入する可能性があり、検出信号のＳＮ比の改善に限界がある。また、電極と差動増幅器とを一体化したとしても、高密度で２次元状に電極を配置することは困難である。このため、生体信号の分布を精度よく取得することが困難である。【０００６】
２次元状に配置された電極を有する信号検出装置に関する技術として、シート状の基体に複数の電極と複数の増幅器を積層化した技術がある（非特許文献１）。しかしながら、この技術によれば、電極ごとに増幅器を配置する必要があるため、電極のみを小型化したとしても、増幅器の配置との関係上、電極の配置ピッチが制限され、電極密度の改善に限界がある。【０００７】
本発明は、上記事情に鑑みてなされたものであり、検出信号のＳＮ比を改善すると共に、電極を高密度に配置することができる信号検出装置、信号検出方法、および信号検出装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明の一態様による信号検出装置は、信号を発生させる被検体と接するように配置された複数の電極と、選択信号に基づき前記複数の電極上の信号を択一的に選択する選択部と、前記選択部により選択された信号を増幅する増幅部と、前記複数の電極と前記選択部と前記増幅部が形成された柔軟性を有する基体と、を備え、前記増幅部が、前記複数の電極および前記選択部と積層構造をなすように、前記基体に形成された、信号検出装置の構成を有する。
上記信号検出装置において、例えば、前記選択部は、前記複数の電極に対応して設けられた複数のソースフォロワ回路から構成され、前記複数のソースフォロワ回路は、前記選択信号に基づいて択一的に活性化される。
上記信号検出装置において、例えば、前記複数のソースフォロワ回路のそれぞれは、
前記複数の電極の何れかにゲートが接続され、ドレインが所定の固定電位ノードに接続された第１トランジスタと、前記第１トランジスタのソースと負荷電流源との間に接続され、ゲートに前記選択信号が供給された第２トランジスタと、を備える。
上記信号検出装置において、例えば、前記増幅部は、前記複数のソースフォロワ回路の出力部に共通に接続された第１電極を有するコンデンサと、前記コンデンサの第２電極に入力部が接続された増幅器と、を備える。
上記信号検出装置において、例えば、前記増幅部は、前記増幅器の電気的特性を調整するためのトランジスタ群を備え、前記トランジスタ群をなす一部のトランジスタは、所望の電気的特性が得られるように選択的に並列接続される。
上記信号検出装置において、例えば、前記複数の電極と前記選択部と前記増幅部とを１ブロックとして、行列状に配置された複数のブロックを備え、前記複数のブロックのそれぞれに備えられた前記増幅部の出力信号を選択するための選択部を更に備える。
上記課題を解決するために、本発明の一態様による信号検出方法は、選択部が、選択信号に基づき、信号を発生させる被検体と接するように配置された複数の電極上の信号を択一的に選択する選択段階と、増幅部が、前記選択段階において前記選択部により選択された信号を増幅する増幅段階と、を含み、前記複数の電極と前記選択部と前記増幅部が柔軟性を有する基体に形成され、前記増幅部が、前記複数の電極および前記選択部と積層構造をなすように、前記基体に形成された、信号検出方法の構成を有する。
上記課題を解決するために、本発明の一態様による信号検出装置の製造方法は、信号を発生させる被検体と接するように配置された複数の電極と、選択信号に基づき前記複数の電極上の信号を択一的に選択する選択部と、前記選択部により選択された信号を増幅する増幅部と、前記複数の電極と前記選択部と前記増幅部が形成された柔軟性を有する基体と、を備えた信号検出装置の製造方法であって、前記複数の電極および前記選択部を前記基体に形成する段階と、前記増幅部を、前記複数の電極および前記選択部と積層構造をなすように、前記基体に形成する段階と、を含む。
【発明の効果】
【０００９】
本発明の一態様によれば、２次元状に配置された複数の電極と増幅器とを積層化し、複数の電極を選択的に増幅器と接続するように構成したので、検出信号のＳＮ比を改善することができると共に、複数の電極を高密度に配置することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施形態による信号検出装置の構成例を概略的に示すブロック図である。
【図２】本発明の実施形態による信号検出装置が備える信号検出部の構成例を示すブロック図である。
【図３】本発明の実施形態による信号検出部が備える電極信号選択部の構成例を示す回路図である。
【図４】本発明の実施形態による信号検出部が備える増幅部の構成例を示す回路図である。
【図５】本発明の実施形態による信号検出装置のデバイス構造（全体）を模式的に示す図である。
【図６】本発明の実施形態による信号検出装置のデバイス構造（断面）を模式的に示す図である。
【図７】本発明の実施例による４５ｍｍ×４０ｍｍの６４チャネルＳＥＭＳの写真を示す図である。
【図８】本発明の実施例によるＤＳＡアーキテクチャを用いたＳＥＭＳの回路図である。
【図９】本発明の実施例による増幅器アレイのためのトランジスタ不整合低減技術の構成を説明するための図である。
【図１０】本発明の実施例による増幅器アレイのためのトランジスタ不整合低減技術の効果を説明するための図である。
【図１１】本発明の実施例によるＳＥＭＳにおいて使用されているｐＭＯＳのみの増幅器の回路図である。
【図１２】本発明の実施例による有機増幅器を有する表面ＥＭＧの測定系の設定と測定波形を示す図である。
【図１３】本発明の実施例による有機増幅器の写真を示す図である。
【発明を実施するための形態】
【００１１】
[構成の説明]
図１は、本発明の実施形態による信号検出装置１の構成例を概略的に示すブロック図である。本実施形態による信号検出装置１は、生体などの被検体から発生される微弱な電気信号を検出するためのものであって、ｍ行ｎ列（ｍ，ｎは２以上の自然数）の行列状に配置された複数の信号検出部Ｆ１，１〜Ｆｍ，ｎと、複数の検出信号選択部ＧＳ１〜ＧＳｎと、複数のローカルワード線ＬＷＬ１〜ＬＷＬ４ｍと、複数のグローバルワード線ＧＷＬ１〜ＧＷＬｍとを備える。信号検出部Ｆ１，１〜Ｆｍ，ｎは、被検体が発生させる生体信号を検出して増幅するものであり、後述するように、４個の電極を備え、各電極を介して入力される生体信号を選択的に増幅するように構成されている。検出信号選択部ＧＳ１〜ＧＳｎは、信号検出部Ｆ１，１〜Ｆｍ，ｎにより検出された検出信号Ｓ１，１〜Ｓｍ，ｎの中の１行分の信号を選択して出力信号Ｇ１〜Ｇｎとして出力するものである。
【００１２】
以下では、信号検出部Ｆ１，１〜Ｆｍ，ｎを総称するときは、符号「Ｆ」を用い、検出信号選択部ＧＳ１〜ＧＳｎを総称するときは、符号「ＧＳ」を用い、ローカルワード線ＬＷＬ１〜ＬＷＬ４ｍを総称するときは、符号「ＬＷＬ」を用い、グローバルワード線ＧＷＬ１〜ＧＷＬｍを総称するときは、符号「ＧＷＬ」を用い、検出信号Ｓ１，１〜Ｓｍ，ｎを総称するときは、符号「Ｓ」を用い、出力信号Ｇ１〜Ｇｎを総称するときは、符号「Ｇ」を用いる。
【００１３】
なお、本実施形態では、被検体として生体を想定するが、本実施形態による信号検出装置１は、生体に限らず、任意の対象物を被検体として微弱な信号を検出することができる。例えば、信号検出装置１は、工業製品の表面の信号分布や、液体や空間における電位分布等を検出する用途にも適用することもできる。
【００１４】
行列状に配置された信号検出部Ｆ１，１〜Ｆｍ，ｎのうち、第１列目の信号検出部Ｆ１，１〜Ｆｍ，１の各出力部は、検出信号選択部ＧＳ１に接続され、第２列目の信号検出部Ｆ１，２〜Ｆｍ，２の各出力部は、検出信号選択部ＧＳ２に接続されている。以下同様にして、第ｎ列目の信号検出部Ｆ１，ｎ〜Ｆｍ，ｎの各出力部は、検出信号選択部ＧＳｎに接続されている。複数のグローバルワード線ＧＷＬ１〜ＧＷＬｍは、検出信号選択部ＧＳ１〜ＧＳｎに共通に接続されている。このうち、グローバルワード線ＧＷＬ１は、第１行目の信号検出部Ｆ１，１〜Ｆ１，ｎから出力される検出信号Ｓ１，１〜Ｓ１，ｎを選択するためのものである。グローバルワード線ＧＷＬ２は、第２行目の信号検出部Ｆ２，１〜Ｆ２，ｎから出力される検出信号Ｓ２，１〜Ｓ２，ｎを選択するためのものである。以下同様にして、グローバルワード線ＧＷＬｍは、第ｍ行目の信号検出部Ｆｍ，１〜Ｆｍ，ｎから出力される検出信号Ｓｍ，１〜Ｓｍ，ｎを選択するためのものである。
【００１５】
また、行列状に配置された信号検出部Ｆ１，１〜Ｆｍ，ｎのうち、第１行目の信号検出部Ｆ１，１〜Ｆ１，ｎにはローカルワード線ＬＷＬ１〜ＬＷＬ４が共通に接続され、第２行目の信号検出部Ｆ２，１〜Ｆ２，ｎにはローカルワード線ＬＷＬ５〜ＬＷＬ８が共通に接続されている。以下同様にして、第ｍ行目の信号検出部Ｆｍ，１〜Ｆｍ，ｎにはローカルワード線ＬＷＬ４ｍ−３〜ＬＷＬ４ｍが共通に接続されている。ローカルワード線ＬＷＬ１〜ＬＷＬ４ｍは、信号検出部Ｆのそれぞれに備えられた４個の電極を選択するためのものであるが、その詳細については後述する。
【００１６】
図２は、図１に示す信号検出部Ｆ１，１の構成例を示すブロック図である。
本実施形態では、信号検出部Ｆ１，１〜Ｆｍ，ｎの全てが同一の構成を有している。図２に示すように、信号検出部Ｆ１，１は、４個の電極１００１〜１００４からなる電極群１００と、電極信号選択部２００と、増幅部３００とを備えている。４個の電極１００１〜１００４は、生体信号を発生させる被検体（図示なし）と接するように配置され、被検体から電極１００１〜１００４に生体信号（電気信号）が印加される。この生体信号は電極を介して電極信号として電極信号選択部２００に供給される。
【００１７】
電極信号選択部２００は、ローカルワード線ＬＷＬ１〜ＬＷＬ４を介して供給される選択信号に基づき、電極１００１〜１００４を介して入力される電極信号（生体信号）を択一的に選択するものである。なお、この例に限定されず、電極信号選択部２００は、電極１００１〜１００４上の各生体信号の任意の組み合わせを選択するものとしてもよい。例えば、ローカルワード線ＬＷＬ１〜ＬＷＬ４を介して供給される選択信号の信号レベルの組み合わせにより、電極１００１〜１００４の全ての電極上の生体信号を選択するものとしてもよく、また、例えば、電極１００１上の生体信号と電極１００３上の生体信号との組み合わせを選択するものとしてもよい。また、電極１００１〜１００４上の全ての生体信号を非選択とすることも可能である。
【００１８】
図３は、電極信号選択部２００の構成例を示す回路図である。電極信号選択部２００は、図２に示した４個の電極１００１〜１００４に対応して設けられた４個のソースフォロワ回路２１０１〜２１０４と、１つの負荷電流源２２０とから構成される。このうち、ソースフォロワ回路２１０１は、有機トランジスタであるｐＭＯＳトランジスタ２１１，２１２から構成される。具体的には、ソースフォロワ回路２１０１を構成するｐＭＯＳトランジスタ２１１のソースは、電極信号選択部２００の出力部となるノードＮ２００に接続され、そのゲートにはローカルワード線ＬＷＬ１が接続されている。ｐＭＯＳトランジスタ２１１のドレインはｐＭＯＳトランジスタ２１２のソースに接続されている。ｐＭＯＳトランジスタ２１２のゲートには、電極１００１が接続され、そのドレインは所定の固定電位ノード（例えばグランドノード）に接続されている。なお、所定の固定電位ノードは、グランドノードに限らず、装置の筐体や被検体の一部など、生体信号を検出するための基準となる電位を与え得るノードであることを限度として任意である。
【００１９】
他のソースフォロワ回路２１０２〜２１０４についても上述のソースフォロワ回路２１０１と同様に構成される。ただし、ソースフォロワ回路２１０２〜２１０４を構成するｐＭＯＳトランジスタのうち、上述のソースフォロワ回路２１０１のｐＭＯＳ２１１に相当するトランジスタのゲートには、それぞれ、ローカルワード線ＬＷＬ２〜ＬＷＬ４が接続されている。また、ソースフォロワ回路２１０２〜２１０４を構成するｐＭＯＳトランジスタのうち、上述のソースフォロワ回路２１０１のｐＭＯＳトランジスタ２１２に相当するトランジスタのゲートには、それぞれ、電極１００２〜１００４が接続されている。ソースフォロワ回路２１０１〜２１０４は、ローカルワード線ＬＷＬ１〜ＬＷＬ４を介して供給される選択信号に基づいて択一的に活性化される。
なお、本実施形態では、４個の電極１００１〜１００４から電極群１００を構成し、これら電極１００１〜１００４に対応した４個のソースフォロワ回路２１０１〜２１０４を備えるものとしているが、この例に限定されず、電極群１００を構成する電極の個数は任意であり、電極の数に応じてソースフォロワ回路の数を定めればよい。
【００２０】
負荷電流源２２０は、有機トランジスタであるｐＭＯＳトランジスタ２２１から構成されている。具体的には、負荷電流源２２０を構成するｐＭＯＳトランジスタ２２１のソースは電源ノードに接続され、そのゲートには、所定のバイアス電圧Ｖｂｉａｓが印加されている。バイアス電圧Ｖｂｉａｓは、例えば、ｐＭＯＳトランジスタ２２１が飽和領域で動作するように設定される。これにより、ｐＭＯＳトランジスタ２２１は概略的な定電流源として機能する。ｐＭＯＳトランジスタ２２１のドレインは、上述のソースフォロワ回路２１０１〜２１０４の各出力部と共に、電極信号選択部２００の出力部であるノードＮ２００に接続されている。これにより、負荷電流源２２０は、ソースフォロワ回路２１０１〜２１０４の負荷として機能する。
【００２１】
本実施形態では、図１に示した生体信号選択部ＧＳ１〜ＧＳｎも電極信号選択部２００と同様にソースフォロワ回路を用いて構成されている。ただし、生体信号選択部ＧＳ１〜ＧＳｎは、図３に示す４個のソースフォロワ回路２１０１〜２１０４に相当する要素として、ｍ個のソースフォロワ回路を備える。また、各生体信号選択部が備えるｍ個のソースフォロワ回路のそれぞれにおいて、図３のｐＭＯＳトランジスタ２１１に相当するトランジスタのゲートには、グローバルワード線ＧＷＬ１〜ＧＷＬｍの何れかが接続されている。また、各生体信号選択部が備えるｍ個のソースフォロワ回路のそれぞれにおいて、図３のｐＭＯＳトランジスタ２１２に相当するトランジスタのゲートには、各信号検出部Ｆからの検出信号Ｓの何れかが供給される。例えば、生体信号選択部ＧＳ１において、図３のｐＭＯＳトランジスタ２１２に相当するトランジスタのゲートには、第１列目の信号検出部Ｆ１，１〜Ｆｍ，１からの検出信号Ｓ１，１〜Ｓｍ，１の何れかが供給される。その詳細については、後述の実施例に示す。
【００２２】
説明を図２に戻す。電極信号選択部２００の出力部は増幅部３００の入力部に接続される。増幅部３００は、電極信号選択部２００により選択された生体信号を増幅するものである。
図４は、増幅部３００の構成例を示す回路図である。増幅部３００は、入力端子ＴＩＮを介して入力される入力信号の直流成分を遮断するためのコンデンサ３１０と、入力信号の交流成分を増幅するための増幅器３２０とを備える。コンデンサ３１０の一方の電極は入力端子ＴＩＮに接続され、その他方の電極は増幅器３２０の入力部に接続されている。
【００２３】
増幅器３２０は、その電気的特性（例えば利得）を調整するためのトランジスタ群を備え、このトランジスタ群をなす一部のトランジスタは、例えば事後的な加工処理などにより、所望の電気的特性が得られるように選択的に並列接続される。具体的に説明すると、増幅器３２０は、有機トランジスタであるｋ個（ｋは２以上の自然数）のｐＭＯＳトランジスタ３２１１〜３２１ｋと負荷３２２と抵抗３２３とを備え、所謂シングルエンド型の増幅器として構成されている。このうち、ｐＭＯＳトランジスタ３２１１〜３２１ｋは、増幅器３２０の電気的特性を調整するためのトランジスタ群を構成する。また、増幅器３２０には、事後的な加工処理などにより、ｐＭＯＳトランジスタ３２１１〜３２１ｋの中の一部のトランジスタを選択的に並列接続するための配線形成領域３２４１〜３２４ｋ，３２５１〜３２５ｋが設けられている。
【００２４】
本実施形態では、信号を検出する前段階として、ｐＭＯＳトランジスタ３２１１〜３２１ｋの各特性を評価する。そして、この評価の結果に基づいて、所望の電気的特性が得られるように、ｐＭＯＳトランジスタ３２１１〜３２１ｋを選択的に並列接続する。例えば、評価の結果、ｐＭＯＳトランジスタ３２１１とｐＭＯＳトランジスタ３２１ｋとを並列接続したときの増幅器３２０の電気的特性が、他の何れのトランジスタの組み合わせにより得られる特性よりも、目標とする電気的特性に近ければ、配線形成領域３２４１，３２４ｋと配線形成領域３２５１，３２５ｋに配線を形成することにより、電源ノードと出力端子ＴＯＵＴとの間に、ｐＭＯＳトランジスタ３２１１とｐＭＯＳトランジスタ３２１ｋとを並列接続する。このように、複数のｐＭＯＳトランジスタ３２１１〜３２１ｋの中から適切な組み合わせを選択することにより、ｐＭＯＳトランジスタの特性に起因した増幅器３２０の電気的特性のばらつきを低減している。
【００２５】
なお、上述の例に限定されず、増幅部３００の回路構成は任意であり、例えば、非特許文献１に開示された疑似ＣＭＯＳインバータを用いることができる。後述の実施例では、ＡＣ結合負荷を用いたインバータを増幅器として採用しているが、その詳細については後述する。
【００２６】
ローカルワード線ＬＷＬ１〜ＬＷＬ４ｍと、グローバルワード線ＧＷＬ１〜ＧＷＬｍと、検出信号選択部ＧＳ１〜ＧＳｎの各出力部は、それぞれ、適切なインターフェースを介して外部情報処理装置（例えばパソコン）に接続される。ただし、この例に限定されず、例えば、ローカルワード線ＬＷＬ１〜ＬＷＬ４ｍおよびグローバルワード線ＧＷＬ１〜ＧＷＬｍを選択するためのデコーダやシフトレジスタ等を信号検出装置１に備えてもよい。
【００２７】
本実施形態では、後述するように、電極１００１〜１００４、電極信号選択部２００、増幅部３００は、柔軟性を有する基体に形成されている。このうち、電極１００１〜１００４および電極信号選択部２００は上記基体の一面側に形成され、増幅部３００は、電極１００１〜１００４および電極信号選択部２００と積層構造をなすように、図１に示す検出信号選択部ＧＳ１〜ＧＳｎと共に、上記基体の内部または他面側に形成されている。即ち、増幅部３００は、電極１００１〜１００４および電極信号選択部２００と積層構造をなすようにして、これら電極１００１〜１００４および電極信号選択部２００が形成されたレイヤとは異なる上記基体のレイヤに形成されている。
なお、本実施形態では、電極１００１〜１００４および電極信号選択部２００は上記基体の一面側に形成され、増幅部３００は、上記基体の内部または他面側に形成されているものとしているが、電極１００１〜１００４および電極信号選択部２００が積層構造をなしていれば、これらの要素は上記基体に任意に配置され得る。また、用途によっては、上記基体は必ずしも柔軟性を有している必要はない。
【００２８】
上述したように、本実施形態による信号検出装置１は、電極１００１〜１００４と電極信号選択部２００と増幅部３００とからなる信号検出部Ｆを１つの信号検出ブロックとして、行列状に配置された複数の信号検出ブロックを備えている。加えて、信号検出装置１は、上記の信号検出ブロックのそれぞれからの検出信号を選択するための検出信号選択部ＧＳ１〜ＧＳｎを備えている。ここで、本実施形態のブロック構成によれば、例えば、図３に示す電極信号選択部２００において、負荷電流源２２０は、４つのソースフォロワ回路２１０１〜２１０４によって共有され、検出信号選択部ＧＳ１〜ＧＳｎにおいても同様である。従って、本実施形態のブロック構成によれば、回路の構成上、信号配線数を抑制しつつ、簡易な構成で、多数の電極を介して生体信号を検出することが可能になる。
【００２９】
なお、本実施形態では、信号検出装置１は、上述の複数の信号検出ブロックを備えるものとして構成されているが、各信号検出ブロックを構成する信号検出部Ｆ１，１〜Ｆｍ，ｎのそれぞれを単体の信号検出装置としてもよい。この場合の信号検出装置は、電極群１００と、電極信号選択部２００と、増幅部３００と、これらが形成された柔軟性を有する基体とを備えたものとして構成される。
【００３０】
次に、図５および図６を参照して、信号検出装置１のデバイス構造を説明する。
図５は、信号検出装置１のデバイス構造（全体）を模式的に示す図である。同図に示すように、信号検出装置１は、概略的に、第１回路層１０２０と、第２回路層１０３０と、異方性導電性シートからなる導電層１０４０とから構成され、第１回路層１０２０と第２回路層１０３０とが導電層１０４０を介して概略シート状に一体的に積層された積層構造を有している。本実施形態では、異方性導電性シートは、例えば、絶縁性の高い接着剤中に導電粒子を均一に分散させた材料からなり、液晶ディスプレイ等の電子部品において電極間を電気的に接続するために使用されているものを流用することができる。
異方性導電性シートは、概略シート状以外でも、例えば第1回路層１０２０と第２回路層１０３０との間で電気的な接続が必要な端子部に、パッチ状に異方性導電性シートを部分的に積層してもよい。この際、パッチ状の異方性導電性シート外の、第１回路層１０２０と第２回路層１０３０の間に、これらの回路層の積層強度を高めるための接着層を並置してもよい。
【００３１】
ここで、第１回路層１０２０は、上述の電極１００１〜１００４からなる電極群１００と電極信号選択部２００とが、信号検出部Ｆ１，１〜Ｆｍ，ｎに対応して行列状に複数配置された回路層である。また、第２回路層１０３０は、上述の信号検出部Ｆ１，１〜Ｆｍ，ｎのそれぞれを構成する増幅部３００と検出信号選択部ＧＳ１〜ＧＳｎとが、信号検出部Ｆ１，１〜Ｆｍ，ｎに対応して行列状に複数配置された回路層である。本実施形態では、ローカルワード線ＬＷＬ１〜ＬＷＬ４ｍは第１回路層１０２０に形成され、グローバルワード線ＧＷＬ１〜ＧＷＬｍは、第２回路層１０３０に形成される。ただし、この例に限定されず、ローカルワード線ＬＷＬ１〜ＬＷＬ４ｍとグローバルワード線ＧＷＬ１〜ＧＷＬｍは何れの回路層に形成されてもよい。
【００３２】
図６は、信号検出装置１のデバイス構造（断面）を模式的に示す図である。同図に示すように、第１回路層１０２０および第２回路層１０３０は、異方性導電性シートからなる導電層１０４０を介して積層されている。
各回路層について具体的に説明すると、第１回路層１０２０は、可撓性を有する基体であるポリイミド層１０２１（例えば膜厚１．２μｍ）、配線となる金属層１０２２（例えば膜厚３０ｎｍのＡｌ）、図２に示した電極信号選択部２００を構成する有機トランジスタ（ｐＭＯＳトランジスタ）のゲート絶縁膜となるＡｌＯｘ／ＳＡＭ層１０２３（例えば膜厚４ｎｍのＡｌＯｘ＋膜厚２ｎｍのＳＡＭ）、上記有機トランジスタのゲート電極となるアルミニウム層１０２４（例えば膜厚３０ｎｍ）、上記有機トランジスタのチャネル形成層となる有機半導体層１０２５（例えば膜厚３０ｎｍ）、上記有機トランジスタのソース・ドレイン電極となる金属層１０２６（Ａｕ）、パリレン（ｐａｒｙｌｅｎ）層１０２７（例えば膜厚２μｍ）、配線に接続された金属層１０２８，１０２９（Ａｕ）から構成される。ここで、金属層１０２９は、図２に示した電極群１００を構成する電極１００１〜１００４に相当する要素である。金属層１０２８および金属層１０２９は、それぞれ、第１回路層１０２０の下面および上面に露出している。
第１回路層１０２０を構成する可撓性（柔軟性）を有する基体としては、ポリイミド層の他に、ポリエチレンナフタレート（ＰＥＮ）フィルム、ポリエチレンテレフタレート（ＰＥＴ）フィルム、ポリエーテルエーテルケトン（ＰＥＥＫ）フィルム、パラキシリレン系ポリマーフィルム、また、これらの有機フィルムにガスバリア性を付与するためにＳｉＯ２やＳｉＮなどの無機薄膜を積層した複合フィルムなどが挙げられる。
【００３３】
第２回路層１０３０は、可撓性を有する基体であるポリイミド層１０３１（例えば膜厚１．２μｍ）、図２に示した増幅部３００を構成する有機トランジスタ（ｐＭＯＳトランジスタ）のゲート電極となるアルミニウム層１０３２（例えば膜厚３０ｎｍ）、上記有機トランジスタのゲート絶縁膜となるＡｌＯｘ／ＳＡＭ層１０３３（例えば膜厚４ｎｍのＡｌＯｘ＋膜厚２ｎｍのＳＡＭ）、上記有機トランジスタのチャネル形成層となる有機半導体層１０３４（例えば膜厚３０ｎｍ）、上記有機トランジスタのソース・ドレイン電極となる金属層１０３５（Ａｕ）、パリレン（ｐａｒｙｌｅｎ）層１０３６（例えば膜厚２μｍ）、上記有機トランジスタのソース・ドレイン電極に接続された金属層１０３７（Ａｕ）から構成される。金属層１０３７は、第２回路層１０３０の上面に露出している。
第２回路層１０３０を構成する可撓性（柔軟性）を有する基体としては、ポリイミド層の他に、ポリエチレンナフタレート（ＰＥＮ）フィルム、ポリエチレンテレフタレート（ＰＥＴ）フィルム、ポリエーテルエーテルケトン（ＰＥＥＫ）フィルム、パラキシリレン系ポリマーフィルム、また、これらの有機フィルムにガスバリア性を付与するためにＳｉＯ２やＳｉＮなどの無機薄膜を積層した複合フィルムなどが挙げられる。
第１回路層１０２０の基体と第２回路層１０３０の基体とを同じ素材で構成すると、熱ひずみが揃えられ、第１回路層１０２０と第２回路層１０３０との積層基体の反りの発生を低減することができるため、好ましい。また、第１回路層１０２０の基体と第２回路層１０３０の基体のそれぞれの厚さは、柔軟性を有するように薄いフィルムであることが好ましい。それぞれの基体の具体的な厚さとしては、７５μｍ以下、好ましくは２５μｍ以下、更に好ましくは１０μｍ以下１μｍ以上である。
【００３４】
第１回路層１０２０と第２回路層１０３０は導電層１０４０を介して積層され、これにより、第２回路層１０３０の上面に形成された金属層１０３７と第１回路層１０２０の下面に形成された金属層１０２８とが電気的に接続される。本実施形態では、導電層１０４０を介して金属層１０３７と金属層１０２８とが電気的に接続されることにより、図２に示す電極信号選択部２００の出力部と増幅部３００の入力部とが接続される。
【００３５】
また、図６に示す信号検出装置１のデバイス構造では、上述の電極群１００と電極信号選択部２００とが形成された第１回路層１０２０の下層側に、増幅部３００と検出信号選択部ＧＳ１〜ＧＳｎとが形成された第２回路層１０３０が配置されている。ここで、本実施形態の上記デバイス構造によれば、第２回路層１０３０に形成された１個の増幅部３００に対し、第１回路層１０２０に形成された４個の電極１００１〜１００４が積層される。このため、電極１００１〜１００４の各サイズと配置ピッチを小さくすることができ、１個の増幅部に対して４個の電極を配置することができる。従って、前述の非特許文献１の技術と比較して、電極密度を４倍にすることができる。また、第１回路層１０２０には、電極１００１〜１００４と共に、ソースフォロワ回路２１０１〜２１０４からなる電極信号選択部２００が形成されているので、電極１００１〜１００４上の生体信号が電極信号選択部２００に入力されるまでの配線経路を短くすることができる。このため、信号経路での生体信号に対する雑音信号の重畳を有効に抑制することができ、検出信号のＳＮ比を改善することができる。従って、本実施形態による上記デバイス構造によれば、生体信号の分布を詳細かつ安定的に検出することが可能になる。
【００３６】
なお、本実施形態では、第２回路層１０３０に形成された図１の検出信号選択部ＧＳ１〜ＧＳｎの出力信号Ｇ１〜Ｇｎを外部に取り出すための配線（図示なし）が、第２回路層１０３０の下面側に引き出されている。また、ローカルワード線ＬＷＬおよびグローバルワード線ＧＷＬを含む制御用の全ての配線も第２回路層１０３０の下面側に引き出されている。これにより、信号検出装置１から外部に引き出される配線と被検体との接触を防止することができる。
【００３７】
[動作の説明]
次に、本実施形態による信号検出装置１の動作を説明する。
信号検出装置１は、人間の腕の表面筋電信号（生体信号）を検出するものとし、信号検出部Ｆ１，１〜Ｆｍ，ｎのそれぞれを構成する電極１００１〜１００４が腕の表面に接するようにして信号検出装置１が装着されているものとする。ここでは、説明の簡略化のため、信号検出部Ｆ１，１を構成する電極１００１を介して表面筋電信号を検出する場合について説明する。この場合、グローバルワード線ＧＷＬ１〜ＧＷＬｍ上の各選択信号の信号レベルは、検出信号選択部ＧＳ１〜ＧＳｎが第１行目の信号検出部Ｆ１，１〜Ｆ１，ｎの検出信号Ｓ１，１〜Ｓ１，ｎを選択するように設定される。具体的には、グローバルワード線ＧＷＬ１の信号レベルが論理レベル「０」に設定され、他のグローバルワード線ＧＷＬ２〜ＧＷＬｍの各信号レベルが論理レベル「１」に設定される。また、ローカルワード線ＬＷＬ１〜ＬＷＬ４上の各選択信号の信号レベルは、第１行目の信号検出部Ｆ１，１〜Ｆ１，ｎのそれぞれを構成する電極信号選択部２００が電極１００１を介して入力される信号のみを選択するように設定される。具体的には、ローカルワード線ＬＷＬ１の信号レベルが論理レベル「０」に設定され、ローカルワード線ＬＷＬ２，ＬＷＬ３，ＬＷＬ４の各信号レベルが論理レベル「１」に設定される。
【００３８】
なお、本実施形態では、第２行〜第ｍ行目の各信号検出部を構成する電極１００１〜１００４を介して入力される表面筋電信号を非選択状態とするように、ローカルワード線ＬＷＬ５〜ＬＷＬ４ｍの各信号レベルが設定されるものとする。ただし、この例に限らず、第２行〜第ｍ行目の信号検出部についても第１行目の信号検出部と同様に機能させてもよいが、検出信号選択部ＧＳ１〜ＧＳｎから最終的に出力信号Ｇ１〜Ｇｎとして出力される検出信号は、検出信号選択部ＧＳ１〜ＧＳｎにより選択された１行分の検出信号である。
【００３９】
上述のようにローカルワード線ＬＷＬ１〜ＬＷＬ４ｍおよびグローバルワード線ＧＷＬ１〜ＧＷＬｍ上の各選択信号の信号レベルが設定されると、腕の筋肉から発生された表面筋電信号が信号検出部Ｆ１，１を構成する電極１００１〜１００４を介して電極信号として電極信号選択部２００に入力される。電極信号選択部２００は、ローカルワード線ＬＷＬ１〜ＬＷＬ４上の各信号レベルに基づいて、電極１００１を介して電極信号として入力される表面筋電信号を選択して電極信号Ｓ２００として出力する。
【００４０】
具体的には、前述のように、ローカルワード線ＬＷＬ１の信号レベルが「０」に設定されているので、ソースフォロワ回路２１０１を構成するｐＭＯＳトランジスタ２１１がオン状態に制御される。これにより、ｐＭＯＳトランジスタ２１２のソースがｐＭＯＳトランジスタ２１１を介してノードＮ２００と電気的に接続される。
【００４１】
一方、電極１００１を介して電極信号として入力された表面筋電信号は、ソースフォロワ回路２１０１のｐＭＯＳトランジスタ２１２のゲートに印加される。このとき、ｐＭＯＳトランジスタ２１２のソース電圧は、負荷電流源２２０のｐＭＯＳトランジスタ２２１により、ｐＭＯＳトランジスタ２１１を介して、ｐＭＯＳトランジスタ２１２のゲート電位よりも、このｐＭＯＳトランジスタ２１２のゲート閾値電圧ＶＴだけ高い電圧に駆動される。換言すれば、負荷電流源２２０のｐＭＯＳトランジスタ２２１によって駆動されるｐＭＯＳトランジスタ２１２のソース電圧（＝ｐＭＯＳトランジスタ２１１のソース電圧）は、ｐＭＯＳトランジスタ２１２のゲート電位よりも、ｐＭＯＳトランジスタ２１２のゲート閾値電圧ＶＴだけ高い電圧にクランプされる。これにより、ソースフォロワ回路２１０１は、電極１００１を介して入力された表面筋電信号に追従する電圧信号を電極信号Ｓ２００としてノードＮ２００を介して出力する。結局、電極信号選択部２００は、電極１００１〜１００４のそれぞれを介して電極信号として入力された表面筋電信号のうち、電極１００１を介して入力された電極信号を選択的に電極信号Ｓ２００として出力する。
【００４２】
ソースフォロワ回路２１０１から出力された電極信号Ｓ２００は、電極信号選択部２００の出力信号として増幅部３００の入力部に供給される。増幅部３００は、電極信号選択部２００から供給された電極信号Ｓ２００を増幅して検出信号Ｓ１，１を出力する。この増幅部３００から出力された検出信号Ｓ１，１は、信号検出部Ｆ１，１の出力信号として検出信号選択部ＧＳ１に供給される。検出信号選択部ＧＳ１は、電極信号選択部２００と同様の動作原理に基づいて、信号検出部Ｆ１，１から供給された検出信号Ｓ１，１を選択して出力信号Ｇ１として出力する。他の検出信号選択部ＧＳ２〜ＧＳｎからも同様に出力信号Ｇ２〜Ｇｎがそれぞれ出力される。
【００４３】
生体信号選択部ＧＳ１〜ＧＳｎの出力信号Ｇ１〜Ｇｎは、図示しない外部情報処理装置に入力され、この外部情報処理装置は、入力された信号に対して所定の信号処理を施すことにより、各信号検出部からの検出信号の強度分布を生成する。例えば、外部情報処理装置は、各信号検出部からの検出信号をサンプリングしてデジタル信号に変換し、第１行目の信号検出部Ｆ１，１〜Ｆ１、ｎからの各検出信号の強度分布（信号強度の二次元分布）を生成して表示部（図示なし）に表示させる。同様に他の行の信号検出部について走査が実施され、全ての信号検出部Ｆ１，１〜Ｆｍ，ｎからの検出信号の強度分布を得る。上述の走査により得られた強度分布から、オペレータは、異常を示す信号強度の発生部位を特定することができる。ただし、この例に限定されず、信号強度の表示形態は任意である。
【００４４】
上述した本実施形態による信号検出装置１の回路構成によれば、信号検出部Ｆ１，１においてソースフォロワ回路２１０１から電極信号Ｓ２００として出力される電圧信号の振幅は、このソースフォロワ回路２１０１の入力信号、即ち、電極１００１を介してｐＭＯＳトランジスタ２１２のゲートに印加される表面筋電信号（生体信号）と概ね同じ振幅に留まる。しかしながら、ソースフォロワ回路２１０１の出力インピーダンスは、表面筋電信号を発生させる生体（人間の腕）のインピーダンスよりも充分に小さいため、ソースフォロワ回路２１０１から増幅部３００に入力される電極信号Ｓ２００は周囲のノイズの影響を受けにくい。また、信号検出部Ｆ１，１から出力された電極信号Ｓ２００を選択する検出信号選択部ＧＳ１もまた、電極信号選択部２００と同様にソースフォロワ回路から構成されているので、検出信号選択部ＧＳ１の出力信号Ｇ１も周囲のノイズの影響を受けにくい。従って、本実施形態によれば、検出信号のＳＮ比を有効に改善することができ、生体信号を精度よく検出することが可能になる。また、前述したように、本実施形態によれば、電極１００１〜１００４と電極信号選択部２００と増幅部３００とからなる信号検出部Ｆを１つの信号検出ブロックとして、行列状に配置された複数の信号検出ブロックを備えたので、信号配線数を抑制することができる。このため、配線間のクロストークなどの影響を抑制することができ、よりいっそう精度よく生体信号を検出することが可能になる。
【００４５】
また、上述した本実施形態による信号検出装置１のデバイス構造によれば、電極密度を向上させることができると共に、電極１００１〜１００４から増幅部３００までの信号経路を短く抑えることができる。これにより、信号経路上でのノイズの影響を抑制することができ、上述した回路構成によるＳＮ比の改善効果と相俟って、検出信号のＳＮ比を更にいっそう改善することが可能になる。従って、本実施形態によれば、電極を高密度に配置しても、クロストークなどによるノイズ成分を抑制することができ、生体信号の強度分布を精度よく測定することができる。
【００４６】
また、本実施形態によれば、複数の信号検出部Ｆ１，１〜Ｆｍ，ｎを任意に選択することができ、且つ、各信号検出部を構成する複数の電極を任意に選択することができるので、信号検出装置１を被検体に装着する際に、モニタすべき部位を予め厳密に特定する必要がない。従って、信号検出装置１の被検体への装着を容易化することができる。また、異常部位に限らず、信号検出部Ｆ１，１〜Ｆｍ，ｎが位置する範囲内で任意の部位の生体信号を選択的に検出することができる。
【００４７】
上述の実施形態では、本発明を信号検出装置として表現したが、本発明は、信号検出方法として表現することもできる。この場合、本発明による信号検出方法は、電極信号選択部２００が、選択信号に基づき、生体信号を発生させる被検体と接するように配置された複数の電極１００１〜１００４上の信号を択一的に選択する選択段階と、増幅部３００が、前記選択段階において前記電極信号選択部２００により選択された信号を増幅する増幅段階と、を含み、前記複数の電極１００１〜１００４と前記電極信号選択部２００と前記増幅部３００が柔軟性を有する基体に形成され、前記複数の電極および前記電極信号選択部が前記基体に形成され、前記増幅部が、前記複数の電極および前記電極信号選択部と積層構造をなすように、前記基体に形成された、信号検出方法として表現することができる。
【００４８】
また、本発明は、上述した信号検出装置の製造方法として表現することもできる。この場合の信号検出装置の製造方法は、生体信号を発生させる被検体と接するように配置された複数の電極１００１〜１００４と、選択信号に基づき前記複数の電極上の信号を択一的に選択する電極信号選択部２００と、前記電極信号選択部２００により選択された信号を増幅する増幅部３００と、前記複数の電極１００１〜１００４と前記電極信号選択部２００と前記増幅部３００が形成された柔軟性を有する基体と、を備えた信号検出装置の製造方法であって、前記複数の電極および前記電極信号選択部を前記基体に形成する段階と、前記増幅部を、前記複数の電極および前記電極信号選択部と積層構造をなすように、前記基体に形成する段階と、を含む、信号検出装置の製造方法として表現することができる。
【００４９】
以上、本発明の実施形態を説明したが、本発明は上述の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の変形が可能である。
例えば、上述の実施形態では、ローカルワード線ＬＷＬおよびグローバルワード線ＧＷＬにより、各列において１個の電極を選択するものとしたが、例えば、行単位で複数の電極を選択するものとしてもよく、列単位で複数の電極を選択するものとしてもよく、ローカルワード線ＬＷＬおよびグローバルワード線ＧＷＬの各信号レベルに基づいて選択することができる限度において、選択する電極の組み合わせは任意である。
【実施例】
【００５０】
以下、実施例により本発明を更に具体的に説明するが、本発明は以下の実施例にのみ制限されるものではない。【００５１】
次に、図７から図１３を参照しながら、本発明の実施例を説明する。
本発明者らは、上述した実施形態による信号検出装置１の一実施例として、超柔軟性を有するＰＥＮフィルム上に形成された駆動電圧が２Ｖの有機トランジスタ（２Ｖ有機トランジスタ）を有する６４チャネル表面筋電図（ＥＭＧ）計測シートを義手制御用に開発した。分散共有増幅器（ＤＳＡ）アーキテクチャにより、ＥＭＧ電極密度を４倍に増加させた状態で筋電信号の測定位置での増幅を可能とした。事後的な加工処理による選択・接続（ＳＡＣ）手法により、従来の並列トランジスタと比較して、トランジスタの不整合を９２％だけ低減させ、トランジスタの電力を５６％だけ低減させた。【００５２】
痩せた筋肉によって皮膚に発生する電圧波形である表面筋電（ＥＭＧ）は、非侵襲計測であることから、義手および義足のような、人間の動作の意思を検出する用途では重要である。義手の用途において、手を正確に制御するためには、ＥＭＧの多点計測が必要になる[参考文献1,2]。しかしながら、受動電極アレイ[参考文献1,3]を用いた従来の多点計測は、二つの問題を抱えている。１）一つ目は、皮膚表面に取り付けられたＥＭＧ電極が柔軟性に欠けるため、長時間の計測が被計測人に煩わしさを与えることである。２）二つ目は、計測点の数が増えるにつれて、電極と前段回路との間の配線数が増加するため、ＥＭＧの信号品質が劣化することである。このような課題を克服するために、厚さが１μｍの超柔軟性を有するフィルム上に、ＥＭＧ電極アレイと、２Ｖ有機トランジスタを備えた前段増幅器アレイとを集積化し、義手を制御するための表面ＥＭＧ計測シート（ＳＥＭＳ）を開発した。開発したＳＥＭＳによれば、信号品質を低下させることなく、負担の少ない長時間にわたる計測が可能になる。【００５３】
増幅器アレイのための有機トランジスタの設計課題は、１）増幅器の大きな面積が電極アレイのピッチを増加させることと、２）増幅器の不整合が、有機トランジスタの大きな不整合に起因することである。これらの課題を克服するために、本稿は、二つの提案を提示している。即ち、本稿は、１）ＥＭＧ電極密度の４倍の密度で筋電信号を測定位置で増幅するための分散共有増幅器（ＤＳＡ）アーキテクチャと、２）従来の並列トランジスタと比較して、増幅器を構成するトランジスタの不整合、消費電力を、それぞれ９２％、５６％だけ低減させる事後製造による選択・接続（ＳＡＣ）手法である。ＤＳＡとＳＡＣは、柔軟性のあるプリント電極を用いた生体信号の大規模なアレイ計測において基幹的な技術である。【００５４】
図７は、本願発明者らが開発した４５ｍｍ×４０ｍｍの６４チャネルＳＥＭＳの写真を示している。ＳＥＭＳでは、厚さが１μｍの超柔軟性を有するポリエチレンナフタレート（ＰＥＮ）フィルム上に、８×８ＥＭＧ電極アレイシートと、２Ｖ有機トランジスタを有する８×２前段増幅器アレイシートとが積層されている。ＥＭＧ電極のピッチは０．７ｍｍであり、８×８ＥＭＧ電極アレイの面積は３．５ｍｍ２である。【００５５】
図８は、本稿で提案するＤＳＡアーキテクチャを用いたＳＥＭＳの回路図である。ＳＥＭＳは、信号品質の劣化を避けるために、従来の受動電極アレイ[参考文献1-3]に代えて増幅器アレイを備えている。図７および図１３に示すように、増幅器の面積は大きいため、１つの増幅器を４個の電極で共有し、これにより電極密度を４倍にしている。また、ＥＭＧ電極アレイおよび増幅器アレイは、電極密度を上げるために、積層化[参考文献4]された別個のシート上に形成されている。図８に示すように、ブロック１１では、４個のＥＭＧ電極のうちの一つが、ローカルワード線（ＬＷＬ１〜ＬＷＬ４）信号により選択され、ソースフォロワによる信号を増幅器が増幅する。ブロック２１では、４個のＥＭＧ電極のうちの一つが、ローカルワード線（ＬＷＬ５〜ＬＷＬ８）信号により選択され、ソースフォロワによる信号を増幅器が増幅する。そして、それら二つの増幅器の出力が、グローバルワード線（ＧＷＬ１〜ＧＷＬ２）信号により選択される。著者らは、ＤＮＴＴの有機半導体[参考文献5]とセルフ・アライン・モノレイヤ（ＳＡＭ）技術[参考文献6]を用いた２Ｖ有機ｐＭＯＳトランジスタを採用し、これにより、ｐＭＯＳのみによる回路設計を実現した。【００５６】
図９は、増幅器アレイのための従来のトランジスタ不整合低減技術と、本稿の提案によるトランジスタ不整合低減技術を示す。図９（ａ）および（ｂ）は、それぞれ、従来技術による単一トランジスタとＮ個の並列トランジスタとの間のトランジスタ不整合を示す。
図９（ｃ）は、本稿の提案による事後製造によるＳＡＣ手法を示す。ＳＡＣにおいては、第１に、各トランジスタのＩ−Ｖ特性（例えば、スレッショルド電圧とオン電流（Ｉｏｎ））を測定する。２Ｎ回の測定が必要となる。そして、目標である不整合を最小化する計算に基づき、図９（ｃ）の左のグループおよび右のグループから、それぞれ、Ｍ１個およびＭ２個のトランジスタが選択される。通常、Ｍ１およびＭ２は等しくない。最後に、図９（ｃ）の写真に示すように、選択されたＭ１（Ｍ２）個のトランジスタをインクジェットプリントにより相互接続する。本稿の提案によるＳＡＣは、プリント・エレクトロニクスを利用しているのに対し、シリコンＶＬＳＩ技術によるＳＡＣはコストが高く、実用的でない。図９（ｄ）に比較表を示す。Ｐｅｌｇｒｏｍ則によれば、Ｎ倍の電力増加という犠牲を払いながらも、Ｎ個の並列トランジスタ（図９（ｂ））の不整合はＮ−１／２倍に留まる。これに対し、本稿の提案によるＳＡＣ（図９（ｃ））によれば、トランジスタの不整合はＮ−１／２倍よりも小さく、電力はＮ倍よりも小さくなる。詳細な分析は図１０に示されている。【００５７】
図１０（ａ）は、１１個の有機ｐＭＯＳトランジスタのＩＤＳ−ＶＤＳ特性の測定結果を示す。本稿では、Ｉｏｎの不整合を対象とする。Ｉｏｎの測定値の平均（μ（Ｉｏｎ））とシグマ（σ（Ｉｏｎ））は、それぞれ、２７．４μＡと６．０μＡである。測定により得られたμ（Ｉｏｎ）とσ（Ｉｏｎ）とに基づき、正規分布を仮定してＩｏｎの不整合をシミュレートし、従来の並列トランジスタ（図９（ｂ））と本稿の提案によるＳＡＣ（図９（ｃ））とを比較した。図１０（ｂ）は、シミュレーションにより得られたＩｏｎの不整合のＮ依存性を示す。並列トランジスタのＩｏｎの不整合は、Ｐｅｌｇｒｏｍ則に従い、Ｎ−１／２に比例する。一方、本稿の提案によるＳＡＣのＩｏｎの不整合は、従来の並列トランジスタの不整合よりも充分に小さい。図１０（ｃ）は、シミュレーションにより図１０（ｂ）から導出されたＩｏｎの不整合低減のＮ依存性を示す。例えば、Ｉｏｎの不整合低減は、Ｎ＝２，４，８について、それぞれ、−５４％、−９２％、−９９．７％である。Ｎ＝４は、図９（ｃ）に示す例に対応している。図１０（ｄ）は、シミュレーションにより得られたμ（Ｉｏｎ）のＮ依存性（＝平均電力）を示す。例えば、μ（Ｉｏｎ）の低減は、Ｎ＝２，４，８について、それぞれ、−４４％、−５６％、−５６％である。このように、本稿の提案によるＳＡＣによれば、より少ない電力オーバーヘッドで、従来の並列トランジスタよりも不整合を充分に小さくすることができる。【００５８】
ｐＭＯＳトランジスタのみを用いた回路設計において、増幅器の利得を上げることは困難である。疑似ＣＭＯＳインバータ[参考文献4,7]によれば高い利得を得ることができるものの、負電圧を必要とする。従って、本稿では、[参考文献8]に基づくＡＣ結合された負荷を有するｐＭＯＳトランジスタのみの増幅器を使用し、これにより負電圧を不要とした。図１１（ａ）に、ＳＥＭＳにおいて使用されたｐＭＯＳトランジスタのみの増幅器の回路図を示す。比較のために、従来のダイオード負荷も示されている。ＡＣ結合負荷では、トランジスタＭ１のＶＧＳはコンデンサＣ２により一定となり、負荷のインピーダンスが高くなる。これにより高利得を達成している。コンデンサＣ１とＣ２はＭＩＭキャパシタにより実現され、Ｒ１とＲ２はｐＭＯＳトランジスタにより実現されている。増幅器のサイズは、２０ｍｍ×５ｍｍであり、その増幅器の写真が図１３に示されている。図１１（ｂ）に、２Ｖでの増幅器の利得の周波数依存性の測定結果を示す。ＡＣ結合負荷を有する増幅器の利得は、ダイオード負荷を有する増幅器の利得よりも充分に高い。ＡＣ結合負荷を有する増幅器の電力消費は３０μＷである。この増幅器の目標仕様は、“利得＠１００Ｈｚ＞２０ｄＢ”と、“利得＠５００Ｈｚ＞１０ｄＢ”である。すなわち、ＡＣ結合負荷を有する増幅器には、入力する電圧の周波数が１００Ｈｚの場合の利得が２０ｄＢより大きく、入力する電圧の周波数が５００Ｈｚの場合の利得が１０ｄＢより大きくなることが求められる。その理由は、上記の目標仕様について、表面ＥＭＧの代表的な振幅帯域と周波数帯域が、それぞれ、１〜２ｍＶと１０Ｈｚ〜５００Ｈｚであるためである。図１１（ｂ）では、“利得＠１００Ｈｚ＝２１ｄＢ”および“利得＠５００Ｈｚ＝１０ｄＢ”、すなわち、入力する電圧の周波数が１００Ｈｚの場合の利得が２１ｄＢであり、入力する電圧の周波数が５００Ｈｚの場合の利得が１０ｄＢであるという結果が得られており、これらは上記の目標仕様を満足する。【００５９】
図１２は、有機増幅器を有する表面ＥＭＧの測定系の設定と測定波形を示す。手を開いた状態での波形と閉じた状態での波形との間の明らかな違いが良好に観測されている。手を開いた状態での波形の最大振幅と周波数は、それぞれ、３５ｍＶと１００Ｈｚである。
図１３は、有機増幅器の写真を示し、主要な特徴を集約している。【００６０】
参考文献：[1] P. Liu, et al., “EMG-to-Force Modeling for Multiple Fingers,”IEEE AnnualNortheast Bioengineering Conference (NEBEC), pp. 1-2, Apr. 2011.[2] D. Staudenmann, et al., “Towards Optimal Multi-Channel EMG Electrode Configurations in Muscle Force Estimation: A High Density EMG Study,” Elsevier Journal of Electromyography and Kinesiology, vol. 15, issue 1, pp. 1-11, Feb. 2005.[3] B. G. Lapatki, et al., “A Thin, Flexible Multielectrode Grid for High-Density Surface EMG,” American Physiological Society Journal of Applied Physiology,vol. 96, no. 1, pp. 327-336, Jan. 2004.[4] T. Yokota, et al., “Sheet-Type Organic Active Matrix Amplifier System Using Vth-Tunable, Pseudo-CMOS Circuits with Floating-Gate Structure,” IEEE International Electron Devices Meeting, pp. 335-338, Dec. 2011.[5] T. Yamamoto and K. Takimiya, “Facile Synthesis of Highly π-Extended Heteroarenes, Dinaphtho[2,3-b:2',3'-f]chalcogenopheno[3,2-b]chalcogenophenes, and Their Application to Field-Effect Transistors,” Journal of American Chemical Society, vol.129, no.8, pp. 2224-2225, Aug. 2007.[6] H. Klauk, et al., “Ultralow-Power Organic Complementary Circuits,” Nature, vol. 445, pp. 745-748, Feb., 2007.[7] K. Ishida, et al., “100-V AC Power Meter System-on-a-Film (SoF) Integrating 20-V Organic CMOS Digital and Analog Circuits with Floating Gate for Process Variation Compensation and 100-V Organic PMOS Rectifier,” IEEE ISSCC Dig. of Tech. Papers, pp.218-219, Feb. 2011.[8] H. Marien, et al., “A Fully Integrated ΔΣ ADC in Organic Thin-Film Transistor Technology on Flexible Plastic Foil,” IEEE J. Solid-State Circuits, vol. 44, no. 1, pp. 276-284, Jan. 2011.
【産業上の利用可能性】
【００６１】
本発明は、生体信号を検出するための装置に広く適用することができる。また、本発明は、工業製品などの電気信号を検出するための装置にも適用することができる。
【符号の説明】
【００６２】
１…信号検出装置  Ｆ，Ｆ１，１〜Ｆｍ，ｎ…信号検出部  Ｇ，ＧＳ１〜ＧＳｎ…生体信号選択部  ＧＷＬ，ＧＷＬ１〜ＧＷＬｍ…グローバルワード線  ＬＷＬ，ＬＷＬ１〜ＬＷＬ４ｍ…ローカルワード線  １００…電極群  １００１〜１００４…電極  ２００…電極信号選択部  ２１０１〜２１０４…ソースフォロワ回路  ２２０…負荷電流源  ２１１，２１２，２２１…ｐＭＯＳトランジスタ（有機トランジスタ）  ３００…増幅部  ３１０…コンデンサ  ３２０…増幅器  ３２１１〜３２１ｋ…ｐＭＯＳトランジスタ（有機トランジスタ）
３２２…負荷  ３２３…抵抗  ３２４１〜３２４ｋ，３２５１〜３２５ｋ…配線形成領域
１０２０…第１回路層  １０３０…第２回路層  １０４０…導電層
【図１】
2014126223.tif 000003
【図２】
2014126223.tif 000004
【図３】
2014126223.tif 000005
【図４】
2014126223.tif 000006
【図５】
2014126223.tif 000007
【図６】
2014126223.tif 000008
【図８】
2014126223.tif 000009
【図１０】
2014126223.tif 000010
【図１１】
2014126223.tif 000011
【図７】
2014126223.tif 000012
【図９】
2014126223.tif 000013
【図１２】
2014126223.tif 000014
【図１３】
2014126223.tif 000015
【手続補正書】
【提出日】平成26年11月12日(2014.11.12)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
信号を発生させる被検体と接するように配置された複数の電極からなる電極群と選択信号に基づき前記複数の電極上の信号を選択する第１選択部とが行列状に複数配置され、可撓性を有する第１回路層と、
前記第１選択部により選択された信号を増幅する増幅部が行列状に複数配置されると共に、前記行列状に配置された複数の増幅部からそれぞれ出力される検出信号を選択する第２選択部が配置され、可撓性を有する第２回路層と、
前記第１回路層と前記第２回路層との間に設けられ、前記第１回路層に形成された前記第１選択部の出力部と前記第２回路層に形成された前記増幅部の入力部とを電気的に接続する導電層と、
を備え、
前記増幅部が、前記複数の電極からなる電極群および前記第１選択部と積層構造をなすように、前記第１回路層と前記第２回路層とが、前記導電層を介して積層された、信号検出装置。
【請求項２】
前記第１選択部は、
前記複数の電極に対応して設けられた複数のソースフォロワ回路から構成され、
前記複数のソースフォロワ回路は、前記選択信号に基づいて択一的に活性化されることを特徴とする請求項１に記載の信号検出装置。
【請求項３】
前記複数のソースフォロワ回路のそれぞれは、
前記複数の電極の何れかにゲートが接続され、ドレインが所定の固定電位ノードに接続された第１トランジスタと、
前記第１トランジスタのソースと負荷電流源との間に接続され、ゲートに前記選択信号が供給された第２トランジスタと、
を備えたことを特徴とする請求項２に記載の信号検出装置。
【請求項４】
前記増幅部は、
前記複数のソースフォロワ回路の出力部に共通に接続された第１電極を有するコンデンサと、
前記コンデンサの第２電極に入力部が接続された増幅器と、
を備えたことを特徴とする請求項２または３の何れか１項に記載の信号検出装置。
【請求項５】
前記増幅部は、
前記増幅器の電気的特性を調整するためのトランジスタ群を備え、
前記トランジスタ群をなす一部のトランジスタは、所望の電気的特性が得られるように選択的に並列接続されたことを特徴とする請求項１から４の何れか１項に記載の信号検出装置。
【請求項６】
前記複数の電極と前記第１選択部と前記増幅部とを１ブロックとして、行列状に配置された複数のブロックを備え、
前記第２選択部は、前記複数のブロックのそれぞれに備えられた前記増幅部の出力信号を選択することを特徴とする請求項１から５の何れか１項に記載の信号検出装置。
【請求項７】
請求項１から６の何れか１項に記載の信号検出装置による信号検出方法において、
前記第１選択部が、前記選択信号に基づき、前記複数の電極上の信号を選択する選択段階と、
前記増幅部が、前記選択段階において前記第１選択部により選択された信号を増幅する増幅段階と、を含む、信号検出方法。
【請求項８】
信号を発生させる被検体と接するように配置された複数の電極からなる電極群と選択信号に基づき前記複数の電極上の信号を選択する第１選択部とが行列状に複数配置され、可撓性を有する第１回路層と、
前記第１選択部により選択された信号を増幅する増幅部が行列状に複数配置されると共に、前記行列状に配置された複数の増幅部から出力される検出信号を選択する第２選択部が配置され、可撓性を有する第２回路層と、
前記第１回路層と前記第２回路層との間に設けられ、前記第１回路層に形成された前記第１選択部の出力部と前記第２回路層に形成された前記増幅部の入力部とを電気的に接続する導電層と、
を備えた信号検出装置の製造方法であって、
前記増幅部が、前記複数の電極からなる電極群および前記第１選択部と積層構造をなすように、前記第１回路層と前記第２回路層とを前記導電層を介して積層する段階
を含む、信号検出装置の製造方法。
【請求項９】
前記導電層は、
異方性導電性を有するシート状の導電層であることを特徴とする請求項１から６の何れか１項に記載の信号検出装置。
【請求項１０】
前記導電層は、
異方性導電性を有するシート状の導電層であることを特徴とする請求項７に記載の信号検出方法。
【請求項１１】
前記導電層は、
異方性導電性を有するシート状の導電層であることを特徴とする請求項８に記載の信号検出装置の製造方法。
【国際調査報告】
2014126223.tif 000016
2014126223.tif 000017
2014126223.tif 000018
2014126223.tif 000019