(57)【要約】  直流電源１に、コンデンサ２，３の直列回路、及び、ＳｉＣ−ＭＯＳＦＥＴ等の半導体スイッチ４，５の直列回路を並列に接続し、コンデンサ２，３の直列接続点（Ｍ点）に、ＩＧＢＴ等の半導体スイッチ１２，１３及びＳｉＣ−ＳＢＤ等のダイオード１０，１１からなる双方向スイッチの一端を接続すると共に、その他端を、半導体スイッチ４，５の直列接続点に接続することにより、半導体スイッチ４，５，１２，１３の動作により３つの電圧レベルを出力可能な３レベルインバータを構成する。交流出力電圧Ｖｏのピーク値がコンデンサ２，３の電圧の８０％以上の値となる条件、または、出力力率が０．８以上となる条件、のうち少なくとも一方の条件を満たすように運転する。これにより、半導体スイッチの一部に従来型の安価な素子を利用可能とし、コストを低減しつつ高効率化、小型化を図る。
2015049743.tif 000002
【特許請求の範囲】
【請求項１】
制御端子にオン信号またはオフ信号を印加して順方向電流の導通／遮断を制御可能であり、逆方向電流に対しては常に導通状態となる第１半導体スイッチ及び第２半導体スイッチを備え、
直流電源に、第１コンデンサと第２コンデンサとの直列回路、及び、前記第１半導体スイッチと前記第２半導体スイッチとの直列回路を並列に接続し、
前記第１コンデンサと前記第２コンデンサとの直列接続点に、順逆両方向の電流の導通／遮断を制御可能な双方向スイッチの一端を接続すると共に、前記第１半導体スイッチと前記第２半導体スイッチとの直列接続点に前記双方向スイッチの他端を接続し、
前記双方向スイッチは、
制御端子にオン信号またはオフ信号を印加して順方向電流の導通／遮断を制御可能であり、逆方向電流に対しては常に導通状態または常に遮断状態、もしくは耐圧を持たない非導通状態の何れかとなる第３半導体スイッチ及び第４半導体スイッチと、前記第３半導体スイッチに直列接続される第１ダイオードと、前記第４半導体スイッチに直列接続される第２ダイオードと、を有し、前記第３半導体スイッチと前記第１ダイオードとの直列回路、及び、前記第４半導体スイッチと前記第２ダイオードとの直列回路を逆方向に並列接続して構成され、
前記第１〜第４半導体スイッチの動作により３つの電圧レベルを出力可能な３レベルインバータであって、
交流出力電圧のピーク値が前記第１コンデンサまたは前記第２コンデンサの電圧の８０％以上の値となる条件、または、出力力率が０．８以上となる条件、のうち少なくとも一方の条件を満たすように運転することを特徴とする３レベルインバータ。
【請求項２】
請求項１に記載した３レベルインバータにおいて、
前記第１半導体スイッチ及び前記第２半導体スイッチを、炭化珪素からなる半導体スイッチング素子により構成し、または、炭化珪素からなる半導体スイッチング素子と炭化珪素からなるショットキーバリアダイオードとの逆並列回路によって構成したことを特徴とする３レベルインバータ。
【請求項３】
請求項１または請求項２に記載した３レベルインバータにおいて、
前記第３半導体スイッチ及び前記第４半導体スイッチとしてシリコンからなるＩＧＢＴまたはＭＯＳＦＥＴを用い、かつ、前記第１ダイオード及び前記第２ダイオードとして、逆回復時間が前記第１半導体スイッチまたは前記第２半導体スイッチのスイッチング時間と同等以下であるものを用いたことを特徴とする３レベルインバータ。
【請求項４】
請求項３に記載した３レベルインバータにおいて、
前記第１ダイオード及び前記第２ダイオードが、炭化珪素からなるショットキーバリアダイオードであることを特徴とする３レベルインバータ。
【請求項５】
請求項１〜４の何れか１項に記載した３レベルインバータにおいて、
前記直流電源と、前記第１コンデンサ及び前記第２コンデンサの直列回路との間に、前記直流電源の電圧変動を補償して前記直列回路の両端電圧を安定化する電圧変動補償回路を備えたことを特徴とする３レベルインバータ。
【請求項６】
請求項１〜４の何れか１項に記載した３レベルインバータにおいて、
前記第１半導体スイッチ及び前記第２半導体スイッチを第１モジュールに収納し、前記第３半導体スイッチ及び前記第４半導体スイッチを第２モジュールに収納し、前記第１ダイオード及び前記第２ダイオードを第３モジュールに収納し、前記第１〜第３モジュール間を低インダクタンスの導体バーにより接続したことを特徴とする３レベルインバータ。
【請求項７】
請求項１〜４の何れか１項に記載した３レベルインバータにおいて、
前記第１半導体スイッチ及び前記第２半導体スイッチを第１モジュールに収納し、前記第３半導体スイッチ，前記第１ダイオード，前記第４半導体スイッチ及び前記第２ダイオードを第４モジュールに収納し、前記第１モジュールと前記第４モジュールとの間を低インダクタンスの導体バーにより接続したことを特徴とする３レベルインバータ。
【請求項８】
請求項１〜４の何れか１項に記載した３レベルインバータにおいて、
前記第１半導体スイッチ及び前記第２半導体スイッチを第１モジュールに収納し、前記第３半導体スイッチ及び前記第１ダイオードを第５モジュールに収納し、前記第４半導体スイッチ及び前記第２ダイオードを第６モジュールに収納し、前記第１，第５，第６モジュール間を低インダクタンスの導体バーにより接続したことを特徴とする３レベルインバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換効率の向上及び装置の小型化、低価格化を可能にする３レベルインバータの構成に関するものである。
【背景技術】
【０００２】
図６は、特許文献１に開示された３レベルインバータの一相分の回路を示している。
図６において、１は太陽電池等の直流電源であり、その電圧Ｅは、直列に接続されたコンデンサ２，３により電圧Ｅ１，Ｅ２（通常はＥ１＝Ｅ２）に分圧される。
ＭＯＳＦＥＴからなる半導体スイッチ（以下、単にスイッチともいう）４〜７は、順方向電流の導通／遮断を制御可能であり、逆方向電流に対しては常に導通状態となる。スイッチ６，７は互いに逆方向に直列接続され、順逆両方向の電流の導通／遮断を制御可能な双方向スイッチを構成している。ここでは、便宜的にスイッチ４，５を上下アーム、スイッチ６，７の直列回路を中間アームという。なお、リアクトル８及びコンデンサ９によりＬＣフィルタが構成され、コンデンサ９の両端の出力端子は変圧器１００を介して電力系統３００に連系している。【０００３】
図６のＵ点（交流端子）は、スイッチ４のオンによりＰ点と、スイッチ５のオンによりＮ点と、スイッチ６，７のオンによりＭ点と、それぞれ同電位になる。すなわち、この回路はスイッチ４〜７のオン状態によって３つの電圧レベルを出力可能であり、双方向スイッチを構成するスイッチ６，７の耐圧はスイッチ４，５の１／２で良いという特徴がある。
図７は、この回路の出力電圧波形を示しており、前述した３つの電圧レベルを有するＵ−Ｍ間電圧のパルス列をＬＣフィルタに通過させて出力電圧Ｖｏを正弦波に制御している。【０００４】
図６の回路を太陽光発電用の連系インバータとして用いる場合、直流電源（太陽電池）１の電圧Ｅは環境条件によって大きく変動する。
一方、交流出力電圧Ｖｏは、変圧器１００により系統電圧Ｖｓとの間で整合がとられている。系統電圧Ｖｓは僅かな範囲内で変動するが概ね一定であり、変圧器１００の変圧比も、タップ切替等を行わなければ一定であるため、交流出力電圧Ｖｏは系統電圧Ｖｓに比例したほぼ一定値に保つ必要がある。【０００５】
図６の回路は電圧形インバータの一種であり、交流出力電圧Ｖｏは、そのピーク値が直流入力電圧以下となる範囲で制御可能であるため、図７に示すように、Ｖｏの正のピークはＥ１以下、負のピークはＥ２以下である。
従って、ＶｏはＥ１，Ｅ２が運転範囲内の最小値であっても出力可能な電圧とし、このＶｏの大きさに基づいて変圧器１００の変圧比を決定すると共に、Ｅ１，Ｅ２が小さい場合にはＰＷＭ制御のパルス幅を広く（図７（ａ））、Ｅ１，Ｅ２が大きい場合にはパルス幅を狭くして（図７（ｂ））、Ｖｏを一定に保っている。【０００６】
図８は、交流出力電圧Ｖｏと電流Iとの位相関係を示している。
太陽光発電用の連系インバータでは、その発電電力を電力系統３００に供給するため、図８（ａ）のように系統電圧Ｖｓの位相すなわち出力電圧Ｖｏの位相と出力電流Ｉの位相とが概ね一致する力率１運転を行うが、意図的に無効電力を注入することにより、図８（ｂ）のごとく極性不一致期間Ｔｃを作って力率を低下させ、連系点の電圧調整を行う場合もある。【０００７】
前述した図６（ａ）に示す電流経路（１）〜（４）は、出力電圧及び出力電流の極性が一致する力率１の場合であり、（１），（３）は図７の電圧印加期間Ｔａにおける経路、（２），（４）は還流期間Ｔｂにおける経路である。
図７（ａ）のように直流電圧が低い場合、特にＶｏのピーク付近ではスイッチ４または５が導通する時間比率が大きくなり、上下アームでの導通損失比率が大きくなる。図７（ｂ）のように直流電圧が高い場合は、スイッチ６，７が導通する時間比率が大きくなり、中間アームでの導通損失比率が大きくなる。なお、図７（ｃ）のように、後述する電圧変動補償回路を用いて直流電圧が常に高くなるように設定した場合には、図７（ａ）と同様に上下アームでの導通損失比率が大きくなる。【０００８】
図６（ａ）の経路（１）から（２）への移行は、スイッチ４のターンオフによって行われる。また、経路（２）から（１）への移行は、スイッチ７のゲートをオンし、スイッチ６のゲートを予めオフしてスイッチ４→同６（ＭＯＳＦＥＴ本体部分）→同７の経路の短絡電流を阻止した上で、スイッチ４のゲートをオンして行われる。また、スイッチ４のターンオンに伴い、スイッチ６の逆並列ダイオードが逆回復により電流を遮断する。経路（３）から（４）、（４）から（３）への移行も、対称的な動作のため同様である。従って、図６（ａ）では、スイッチ４または５がターンオン損失及びターンオフ損失を生じ、スイッチ６または７が逆回復損失を生じる。【０００９】
一方、図６（ｂ）に示す経路（５）〜（８）は、出力電圧及び出力電流の極性が不一致の場合であり、（５），（７）は図７の電圧印加期間Ｔａの経路、（６），（８）は還流期間Ｔｂの経路である。詳述は省略するが、図６（ｂ）では、スイッチ６または７がターンオン損失及びターンオフ損失を生じ、スイッチ４または５が逆回復損失を生じる。
以上のように、この従来技術では、動作条件によって各半導体スイッチの発生する導通損失の比率やスイッチング損失の内容が異なっている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２０１０−２８８４１５号公報（図３等）
【発明の概要】
【発明が解決しようとする課題】
【００１１】
図６の回路に適用される半導体スイッチとして、近年、ＳｉＣ(炭化珪素)からなるＭＯＳＦＥＴ（以下、ＳｉＣ−ＭＯＳＦＥＴという）等の高速動作可能な半導体スイッチング素子が実用化されつつある。この種の新型素子は、従来のシリコン（珪素）からなるＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）に比べて、高速スイッチングが可能であり、順・逆両方向の電流に対して導通損失が少なく、スイッチング周波数を高くすればＬＣフィルタを小型化できる等の利点もある。
しかしながら、ＳｉＣ-ＭＯＳＦＥＴ等の新型素子は、従来品に比べて高価であり、この種の新型素子を全てのスイッチ４〜７に使用すると、装置のコストが上昇するという問題がある。
そこで、本発明の解決課題は、半導体スイッチの一部に従来型の安価な素子を利用することにより、コストを低減しつつ高効率化、小型化を可能にした３レベルインバータを提供することにある。
【課題を解決するための手段】
【００１２】
上記課題を解決するため、請求項１に係る発明は、制御端子にオン信号またはオフ信号を印加して順方向電流の導通／遮断を制御可能であり、逆方向電流に対しては常に導通状態となる第１半導体スイッチ及び第２半導体スイッチを備え、
直流電源に第１コンデンサと第２コンデンサとの直列回路、及び、前記第１半導体スイッチと前記第２半導体スイッチとの直列回路を並列に接続し、
前記第１コンデンサと前記第２コンデンサとの直列接続点に、順逆両方向の電流の導通／遮断を制御可能な双方向スイッチの一端を接続すると共に、前記第１半導体スイッチと前記第２半導体スイッチとの直列接続点に前記双方向スイッチの他端を接続し、
前記双方向スイッチは、
制御端子にオン信号またはオフ信号を印加して順方向電流の導通／遮断を制御可能であり、逆方向電流に対しては常に導通状態または常に遮断状態、もしくは耐圧を持たない非導通状態の何れかとなる第３半導体スイッチ及び第４半導体スイッチと、前記第３半導体スイッチに直列接続される第１ダイオードと、前記第４半導体スイッチに直列接続される第２ダイオードと、を有し、前記第３半導体スイッチと前記第１ダイオードとの直列回路、及び、前記第４半導体スイッチと前記第２ダイオードとの直列回路を逆方向に並列接続して構成され、
前記第１〜第４半導体スイッチの動作により３つの電圧レベルを出力可能な３レベルインバータであって、
交流出力電圧のピーク値が前記第１コンデンサまたは前記第２コンデンサの電圧の８０％以上の値となる条件、または、出力力率が０．８以上となる条件、のうち少なくとも一方の条件を満たすように運転するものである。【００１３】
請求項２に係る発明は、請求項１に記載した３レベルインバータにおいて、前記第１半導体スイッチ及び前記第２半導体スイッチを、ＳｉＣ（炭化珪素）からなる半導体スイッチング素子により構成し、または、ＳｉＣからなる半導体スイッチング素子とＳｉＣからなるショットキーバリアダイオード（ＳｉＣ−ＳＢＤ）との逆並列回路によって構成したものである。【００１４】
請求項３に係る発明は、請求項１または請求項２に記載した３レベルインバータにおいて、前記第３半導体スイッチ及び前記第４半導体スイッチとしてシリコンからなるＩＧＢＴまたはＭＯＳＦＥＴを用い、かつ、前記第１ダイオード及び前記第２ダイオードとして、逆回復時間が前記第１半導体スイッチまたは前記第２半導体スイッチのスイッチング時間と同等以下であるものを用いたものである。【００１５】
請求項４に係る発明は、請求項３に記載した３レベルインバータにおいて、前記第１ダイオード及び前記第２ダイオードが、ＳｉＣ−ＳＢＤであることを特徴とする。【００１６】
請求項５に係る発明は、直流電源に電圧変動がある場合、直流電源と、前記第１コンデンサ及び前記第２コンデンサの直列回路との間に、前記直流電源の電圧変動を補償して前記直列回路の両端電圧を安定化する電圧変動補償回路を備えたものである。【００１７】
なお、請求項６に記載するように、前記第１半導体スイッチ及び前記第２半導体スイッチを第１モジュールに収納し、前記第３半導体スイッチ及び前記第４半導体スイッチを第２モジュールに収納し、前記第１ダイオード及び前記第２ダイオードを第３モジュールに収納し、前記第１〜第３モジュール間を低インダクタンスの導体バーにより接続しても良い。【００１８】
また、請求項７に記載するように、前記第１半導体スイッチ及び前記第２半導体スイッチを第１モジュールに収納し、前記第３半導体スイッチ，前記第１ダイオード，前記第４半導体スイッチ及び前記第２ダイオードを第４モジュールに収納し、前記第１モジュールと前記第４モジュールとの間を低インダクタンスの導体バーにより接続しても良い。【００１９】
更に、請求項８に記載するように、前記第１半導体スイッチ及び前記第２半導体スイッチを第１モジュールに収納し、前記第３半導体スイッチ及び前記第１ダイオードを第５モジュールに収納し、前記第４半導体スイッチ及び前記第２ダイオードを第６モジュールに収納し、前記第１，第５，第６モジュール間を低インダクタンスの導体バーにより接続しても良い。
【発明の効果】
【００２０】
本発明によれば、３レベルインバータを構成する半導体スイッチの半数に安価な従来型素子を使用した場合でも、その全てに新型素子を用いた場合とほぼ同等の効率を得ることができ、これに伴って電力変換効率の低下や装置の大型化を招くおそれもない。
【図面の簡単な説明】
【００２１】
【図１】本発明の第１実施形態を示す回路図である。
【図２】本発明の第２実施形態を示す回路図である。
【図３】各実施形態における中間アームの構成例を示す回路図である。
【図４】各実施形態における半導体スイッチやダイオードをモジュール化した構成図である。
【図５】図４のモジュールを用いた配置・配線構造の説明図である。
【図６】特許文献１に開示された３レベルインバータの一相分の回路図である。
【図７】図６の回路のＵ−Ｍ間電圧及び交流出力電圧の波形図である。
【図８】図６の回路の交流出力電圧と電流との位相関係を示す波形図である。
【発明を実施するための形態】
【００２２】
以下、図に沿って本発明の実施形態を説明する。
図１は、本発明の第１実施形態を示す回路図である。図１において、例えば太陽電池等の直流電源１（電圧をＥとする）には、第１コンデンサ２及び第２コンデンサ３（各コンデンサの電圧はＥ１＝Ｅ２とする）の直列回路と、ＳｉＣ−ＭＯＳＦＥＴ等の高速動作が可能な第１半導体スイッチ４及び第２半導体スイッチ５の直列回路とが、並列に接続されている。なお、図６と同様に、半導体スイッチ４，５の直列回路を上下アームと称する。
また、以下では、符号４，５をＭＯＳＦＥＴとして説明する。
【００２３】
ＭＯＳＦＥＴ４，５の直列接続点（Ｕ点）とコンデンサ２，３の直列接続点（Ｍ点）との間には、ＬＣフィルタを構成するリアクトル８とコンデンサ９との直列回路が接続され、コンデンサ９の両端には変圧器１００の一次巻線１０１が接続されている。また、変圧器１００の二次巻線１０２は電力系統３００に接続されている。
【００２４】
前記Ｍ点とＵ点との間には、第３半導体スイッチ１２と第１ダイオード１０との直列回路と、第４半導体スイッチ１３と第２ダイオード１１との直列回路とが、互いに並列に接続されており、これらの半導体スイッチ１２，１３及びダイオード１０，１１によって中間アームが構成されている。ここで、半導体スイッチ１２，１３は、順方向電流の導通／遮断を制御可能であって逆方向電流に対する特性は問わない素子であり、例えば、シリコンからなるＩＧＢＴが用いられる。なお、以下では、符号１２，１３をＩＧＢＴとして説明する。
ダイオード１０，１１は逆回復損失が小さく、逆回復時間が半導体スイッチ４または半導体スイッチ５のスイッチング時間と同等以下である高速のダイオードであり、例えば、ＳｉＣ−ＳＢＤ等を用いることができる。勿論、逆回復損失が小さい高速のダイオードであれば、ＳｉＣ−ＳＢＤでなくても良い。
【００２５】
ここで、図１の回路は単相交流電圧を出力する構成となっているが、半導体スイッチ４，５からなる上下アームを三相分並列に接続すると共に、各上下アームの半導体スイッチ４，５の直列接続点とＭ点との間に半導体スイッチ１２，１３からなる中間アームをそれぞれ接続することにより、三相交流電圧を出力させるように構成しても良い。
【００２６】
この回路の適用条件として、直流電源１の電圧変動幅を何らかの手段により小さくでき、従って直流電圧の低下を考慮して交流出力電圧Ｖｏの定格値を低く設定する必要がないものとする。この場合、直流電圧の変動幅を１０［％］以内、Ｕ点におけるパルス幅の上限や回路内の電圧降下により低減される分を１０［％］以内として、交流出力電圧Ｖｏのピーク値が直流電圧Ｅ１またはＥ２の８０［％］以上となるように設定して運転するものとする。
【００２７】
この時のＵ−Ｍ間電圧及び交流出力電圧Ｖｏは、前述した図７（ｃ）に示すようになり、中間アームが導通する還流期間Ｔｂは図７（ｂ）より著しく短くなる。ここで、図１のように中間アームをＩＧＢＴとダイオードとの直列回路によって構成した場合、素子２個分の順電圧降下を生じる。この事情は図６の回路でも同様であり、中間アームにＳｉＣ−ＭＯＳＦＥＴを使用する場合には順・逆両方向に対して抵抗特性を示すため、並列接続数を増やすことにより順電圧降下を下げることができる。
一方、ＩＧＢＴやダイオードは、順電圧降下特性に、電流に依存しない定電圧成分があるので、並列接続数を増やしても順電圧降下の低減には限度がある。従って、同じ電流に対する中間アームの導通損失について見る限り、図６よりも図１の方が大きくなる。
【００２８】
しかしながら、図１の回路構成において、上述したように中間アームが導通する還流期間Ｔｂの時間比率を小さくすることにより、導通損失の増加が全体損失に与える影響を小さくすることができる。
この効果は、出力力率が１またはそれに近い値、例えば０．８以上となるように設定すると、更に顕著となる。このように出力力率が１またはそれに近い値である場合には、図７における電圧印加期間Ｔａが長くなる期間と出力電流の瞬時値が大きくなる期間とが概ね一致する。逆に言うと、中間アームの導通期間が長くなるのは電流の瞬時値が小さいゼロクロス付近であるから、そのときに順電圧降下が大きくなっても全体損失の増加は小さくなる。
【００２９】
次に、出力力率が高い条件におけるスイッチング損失について説明する。
出力電圧と出力電流との極性が一致する期間では、前述した図６（ａ）と同様の動作により、上下アームがターンオン損失及びターンオフ損失を発生し、中間アームが逆回復損失を発生する。この実施形態では、上下アームすなわち半導体スイッチ４，５にＳｉＣ−ＭＯＳＦＥＴ等の高速の素子を用いており、中間アームのダイオード１０，１１にＳｉＣ−ＳＢＤ等の高速の素子を用いているので、上下アーム及び中間アームにおける何れの損失も小さくなる。
出力電圧と出力電流との極性が一致しない期間では、前述した図６（ｂ）と同様の動作により、中間アームのＩＧＢＴ１２，１３がターンオン損失及びターンオフ損失を発生する。これらの損失はＳｉＣ−ＭＯＳＦＥＴによるものより大きくなるが、図８（ｂ）に示したように極性不一致期間Ｔｃは短く、更にこの期間Ｔｃは出力電流Ｉの瞬時値が比較的小さいので、やはり全体損失への影響は小さくなる。
【００３０】
以上により、交流出力電圧Ｖｏのピークが直流電圧に近く、出力力率が高い条件においては、損失をほとんど増加させることなく、回路内の半導体スイッチの半数（図１の例では４個中の２個）をＩＧＢＴ等の安価な従来型の素子に置き換えることができる。
なお、同様の原理より、ＭＯＳＦＥＴ４または５の逆並列ダイオードを、逆回復特性が劣るが安価な素子に置き換えることにより、コストを一層低減することも可能である。
【００３１】
次に、本発明の第２実施形態を図２に基づいて説明する。
この第２実施形態では、インバータの直流入力電圧変動が小さいという条件を、例えば太陽電池のような実際の直流電源１の特性に関わらず実現するために、電圧変動補償回路２０を直流電源１とコンデンサ２，３の直列回路との間に接続してある。
【００３２】
図２の電圧変動補償回路２０において、２１は例えばＭＯＳＦＥＴからなる半導体スイッチ、２２は半導体スイッチ２１に直列に接続されたダイオード、２３は直流電源１の正極とダイオード２２のアノードとの間に接続されたリアクトルである。この電圧変動補償回路２０は、昇圧チョッパと呼ばれる周知の直流／直流変換回路を構成しており、半導体スイッチ２１のスイッチング動作により、直流電源１に電圧変動がある場合でもＰ−Ｎ間の直流電圧を一定値に保つことができる。
この実施形態における電圧変動補償回路は、直流電源電圧が変動しても常に一定の直流電圧を出力可能な回路であれば、いかなる構成であっても良い。
【００３３】
なお、中間アームの構成としては、図１、図２に示したようにＩＧＢＴ１２，１３同士の直列接続点をＭ点に接続し、ダイオード１０，１１同士の直列接続点をＵ点に接続する以外に、図３に示すような構成であっても構わない。
図３（ａ）は、ＩＧＢＴ１２のコレクタとダイオード１１のカソードとの接続点をＭ点に接続し、ＩＧＢＴ１３のコレクタとダイオード１０のカソードとの接続点をＵ点に接続したもの、図３（ｂ）はＩＧＢＴ１３のエミッタとダイオード１０のアノードとの接続点をＭ点に接続し、ＩＧＢＴ１２のエミッタとダイオード１１のアノードとの接続点をＵ点に接続したものである。
また、図３（ｃ）に示すように、図３（ｂ）におけるＩＧＢＴ１２，１３のコレクタ同士を接続しても良い。この図３（ｃ）は、逆方向耐圧を持たないＩＧＢＴ１２，１３の保護手段として、ダイオード１０，１１を逆電圧防止用の逆並列ダイオードとして兼用したものである。
【００３４】
第１実施形態及び第２実施形態では、例えば、図１のＭＯＳＦＥＴ４→ダイオード１０→ＩＧＢＴ１２のように、直流一巡電流経路において種類の異なる３つの半導体素子が直列に存在することになる。一方、高速でスイッチングする素子を用いた回路では、その電流変化率（ｄｉ／ｄｔ）が大きいため、回路上に存在するインダクタンスによりサージ電圧を生じ、素子に対する過電圧の印加がしばしば問題となる。これを防止するためには、上述したような直流一巡電流経路のインダクタンスをできる限り小さくする必要がある。
【００３５】
一方、大電流を扱う半導体スイッチング素子では、配線用の端子や絶縁用のケースを持つ、ブロック状のモジュールに素子を収納することが多い。
図４は、図１または図２の回路に用いる半導体スイッチやダイオードをモジュール化した構成図である。
図４（ａ）は上下アームのＭＯＳＦＥＴ４，５を収納した第１モジュール２０１、図４（ｂ）は中間アームのダイオード部（ダイオード１０，１１）を収納した第２モジュール２０２、図４（ｃ）は中間アームのＩＧＢＴ部（ＩＧＢＴ１２，１３）を収納した第３モジュール２０３である。なお、図４（ｂ），（ｃ）に示したモジュール２０２，２０３は、Ｐ点同士、Ｎ点同士、ＡＣ（Ｕ）点同士を互いに接続して使用される。また、図４（ｄ）は、中間アームのダイオード１０，１１及びＩＧＢＴ１２，１３をまとめて収納した第４モジュール２１０であり、前述した図３（ｃ）の回路に相当している。
更に、図４（ｅ），（ｆ）は、中間アームを構成するＩＧＢＴ１３及びダイオード１１を第５モジュール２２０に収納し、同じくＩＧＢＴ１２及びダイオード１０を第６モジュール２２１に収納した例である。
【００３６】
次に、図５（ａ）は図４（ａ），（ｂ），（ｃ）のモジュール２０１，２０２，２０３を用いた配置・配線構造を示している。上下アーム用の第１モジュール２０１、ダイオード部の第２モジュール２０２、ＩＧＢＴ部の第３モジュール２０３は全て同一形状に形成されている。
【００３７】
図５（ａ）において、２０４はＰ点に接続される配線バー、２０５はＮ点に接続される配線バー、２０６はＵ点に接続される配線バーである。また、２０７は中間アームのダイオード１１とＩＧＢＴ１３との接続点に相当する配線バー、２０８は中間アームのダイオード１０とＩＧＢＴ１２との接続点に相当する配線バー、２０９はＭ点電位に相当する配線バーである。
この配置・配線構造においては、Ｐ，Ｎ点からＵ点を経由して流れる電流が、帰路であるＭ点電位で覆われている。配線バーを平行に配置すると、往復で逆方向になる電流によって発生する磁束が相殺され、インダクタンスが小さくなることはよく知られており、図５（ａ）の構造はこれを実現するためのものである。このような構造では、図４（ａ）〜（ｃ）のような２レベルの回路で一般的に用いられる構成のモジュールをそのまま利用できる利点がある。
【００３８】
また、図５（ｂ）は図４（ａ），（ｄ）のモジュール２０１，２１０を用いた配置・配線構造を示しており、２１１はＰ点に接続される配線バー、２１２はＮ点に接続される配線バー、２１３はＭ点に接続される配線バー、２１４はＵ点に接続される配線バーである。配線バー２１３と他の配線バー２１１，２１２，２１４はモジュール２０１，２１０上で平行に重なり合うように配置される。この構造によれば、図５（ａ）に比べて一巡回路の距離を短縮できる利点がある。
【００３９】
図５（ｃ）は図４（ａ），（ｅ），（ｆ）のモジュール２０１，２２０，２２１を用いた配置・配線構造を示しており、２２２はＰ点に接続される配線バー、２２３はＮ点に接続される配線バー、２２４はＭ点に接続される配線バー、２２５はＵ点に接続される配線バーである。配線バー２２４と他の配線バー２２２，２２３，２２５はモジュール２０１，２２０，２２１上で平行に重なり合うように配置される。
なお、モジュールの構成や配線バーの形状は、上述したものに限定されないことは言うまでもない。
【符号の説明】
【００４０】
１：直流電源
２，３，９：コンデンサ
４，５：半導体スイッチ
８：リアクトル
１０，１１：ダイオード
１２，１３：半導体スイッチ
２０：電圧変動補償回路（昇圧チョッパ）
２１：半導体スイッチ
２２：ダイオード
２３：リアクトル
１００：変圧器
１０１：一次巻線
１０２：二次巻線
２０１，２０２，２０３，２１０，２２０，２２１：モジュール
２０４，２０５，２０６，２０７，２０８，２０９，２１１，２１２，２１３，２１４，２２２，２２３，２２４，２２５：配線バー
３００：電力系統
【図１】
2015049743.tif 000003
【図２】
2015049743.tif 000004
【図３】
2015049743.tif 000005
【図４】
2015049743.tif 000006
【図５】
2015049743.tif 000007
【図６】
2015049743.tif 000008
【図７】
2015049743.tif 000009
【図８】
2015049743.tif 000010
【手続補正書】
【提出日】平成28年12月6日(2016.12.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
制御端子にオン信号またはオフ信号を印加して順方向電流の導通／遮断を制御可能であり、逆方向電流に対しては常に導通状態となる第１半導体スイッチ及び第２半導体スイッチを備え、
直流電源に、第１コンデンサと第２コンデンサとの直列回路、及び、前記第１半導体スイッチと前記第２半導体スイッチとの直列回路を並列に接続し、
前記第１コンデンサと前記第２コンデンサとの直列接続点に、順逆両方向の電流の導通／遮断を制御可能な双方向スイッチの一端を接続すると共に、前記第１半導体スイッチと前記第２半導体スイッチとの直列接続点に前記双方向スイッチの他端を接続し、
前記双方向スイッチが、
制御端子にオン信号またはオフ信号を印加して順方向電流の導通／遮断を制御可能であり、逆方向電流に対しては常に導通状態または常に遮断状態、もしくは耐圧を持たない非導通状態の何れかとなる第３半導体スイッチ及び第４半導体スイッチと、前記第３半導体スイッチに直列接続される第１ダイオードと、前記第４半導体スイッチに直列接続される第２ダイオードと、を有し、前記第３半導体スイッチと前記第１ダイオードとの直列回路、及び、前記第４半導体スイッチと前記第２ダイオードとの直列回路を逆方向に並列接続して構成され、
前記第１〜第４半導体スイッチの動作により３つの電圧レベルを出力可能な３レベルインバータにおいて、
前記第１半導体スイッチ及び前記第２半導体スイッチを、炭化珪素からなる半導体スイッチング素子により構成し、または、炭化珪素からなる半導体スイッチング素子と炭化珪素からなるショットキーバリアダイオードとの逆並列回路によって構成すると共に、
前記第３半導体スイッチ及び前記第４半導体スイッチとしてシリコンからなるＩＧＢＴまたはＭＯＳＦＥＴを用い、かつ、前記第１ダイオード及び前記第２ダイオードとして、逆回復時間が前記第１半導体スイッチまたは前記第２半導体スイッチのスイッチング時間と同等以下であるものを用いたことを特徴とする３レベルインバータ。
【請求項２】
請求項１に記載した３レベルインバータにおいて、
交流出力電圧のピーク値が前記第１コンデンサまたは前記第２コンデンサの電圧の８０％以上の値となる条件、または、出力力率が０．８以上となる条件、のうち少なくとも一方の条件を満たすように運転することを特徴とする３レベルインバータ。
【請求項３】
請求項１または請求項２に記載した３レベルインバータにおいて、
前記第１ダイオード及び前記第２ダイオードが、炭化珪素からなるショットキーバリアダイオードであることを特徴とする３レベルインバータ。
【請求項４】
請求項１〜３の何れか１項に記載した３レベルインバータにおいて、
前記直流電源と、前記第１コンデンサ及び前記第２コンデンサの直列回路との間に、前記直流電源の電圧変動を補償して前記直列回路の両端電圧を安定化する電圧変動補償回路を備えたことを特徴とする３レベルインバータ。
【請求項５】
請求項１〜４の何れか１項に記載した３レベルインバータにおいて、
前記第１半導体スイッチ及び前記第２半導体スイッチを第１モジュールに収納し、前記第３半導体スイッチ及び前記第４半導体スイッチを第２モジュールに収納し、前記第１ダイオード及び前記第２ダイオードを第３モジュールに収納し、前記第１〜第３モジュール間を低インダクタンスの導体バーにより接続したことを特徴とする３レベルインバータ。
【請求項６】
請求項１〜４の何れか１項に記載した３レベルインバータにおいて、
前記第１半導体スイッチ及び前記第２半導体スイッチを第１モジュールに収納し、前記第３半導体スイッチ，前記第１ダイオード，前記第４半導体スイッチ及び前記第２ダイオードを第４モジュールに収納し、前記第１モジュールと前記第４モジュールとの間を低インダクタンスの導体バーにより接続したことを特徴とする３レベルインバータ。
【請求項７】
請求項１〜４の何れか１項に記載した３レベルインバータにおいて、
前記第１半導体スイッチ及び前記第２半導体スイッチを第１モジュールに収納し、前記第３半導体スイッチ及び前記第１ダイオードを第５モジュールに収納し、前記第４半導体スイッチ及び前記第２ダイオードを第６モジュールに収納し、前記第１，第５，第６モジュール間を低インダクタンスの導体バーにより接続したことを特徴とする３レベルインバータ。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
上記課題を解決するため、請求項１に係る発明は、制御端子にオン信号またはオフ信号を印加して順方向電流の導通／遮断を制御可能であり、逆方向電流に対しては常に導通状態となる第１半導体スイッチ及び第２半導体スイッチを備え、
直流電源に、第１コンデンサと第２コンデンサとの直列回路、及び、前記第１半導体スイッチと前記第２半導体スイッチとの直列回路を並列に接続し、
前記第１コンデンサと前記第２コンデンサとの直列接続点に、順逆両方向の電流の導通／遮断を制御可能な双方向スイッチの一端を接続すると共に、前記第１半導体スイッチと前記第２半導体スイッチとの直列接続点に前記双方向スイッチの他端を接続し、
前記双方向スイッチが、
制御端子にオン信号またはオフ信号を印加して順方向電流の導通／遮断を制御可能であり、逆方向電流に対しては常に導通状態または常に遮断状態、もしくは耐圧を持たない非導通状態の何れかとなる第３半導体スイッチ及び第４半導体スイッチと、前記第３半導体スイッチに直列接続される第１ダイオードと、前記第４半導体スイッチに直列接続される第２ダイオードと、を有し、前記第３半導体スイッチと前記第１ダイオードとの直列回路、及び、前記第４半導体スイッチと前記第２ダイオードとの直列回路を逆方向に並列接続して構成され、
前記第１〜第４半導体スイッチの動作により３つの電圧レベルを出力可能な３レベルインバータにおいて、
前記第１半導体スイッチ及び前記第２半導体スイッチを、炭化珪素からなる半導体スイッチング素子により構成し、または、炭化珪素からなる半導体スイッチング素子と炭化珪素からなるショットキーバリアダイオードとの逆並列回路によって構成すると共に、
前記第３半導体スイッチ及び前記第４半導体スイッチとしてシリコンからなるＩＧＢＴまたはＭＯＳＦＥＴを用い、かつ、前記第１ダイオード及び前記第２ダイオードとして、逆回復時間が前記第１半導体スイッチまたは前記第２半導体スイッチのスイッチング時間と同等以下であるものを用いたものである。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
請求項２に係る発明は、請求項１に記載した３レベルインバータにおいて、交流出力電圧のピーク値が前記第１コンデンサまたは前記第２コンデンサの電圧の８０％以上の値となる条件、または、出力力率が０．８以上となる条件、のうち少なくとも一方の条件を満たすように運転することを特徴とする。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
請求項３に係る発明は、請求項１または請求項２に記載した３レベルインバータにおいて、前記第１ダイオード及び前記第２ダイオードが、炭化珪素からなるショットキーバリアダイオードであることを特徴とする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
請求項４に係る発明は、請求項１〜３の何れか１項に記載した３レベルインバータにおいて、前記直流電源と、前記第１コンデンサ及び前記第２コンデンサの直列回路との間に、前記直流電源の電圧変動を補償して前記直列回路の両端電圧を安定化する電圧変動補償回路を備えたことを特徴とする
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
請求項５に係る発明は、請求項１〜４の何れか１項に記載した３レベルインバータにおいて、前記第１半導体スイッチ及び前記第２半導体スイッチを第１モジュールに収納し、前記第３半導体スイッチ及び前記第４半導体スイッチを第２モジュールに収納し、前記第１ダイオード及び前記第２ダイオードを第３モジュールに収納し、前記第１〜第３モジュール間を低インダクタンスの導体バーにより接続したことを特徴とする。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
請求項６に係る発明は、請求項１〜４の何れか１項に記載した３レベルインバータにおいて、前記第１半導体スイッチ及び前記第２半導体スイッチを第１モジュールに収納し、前記第３半導体スイッチ，前記第１ダイオード，前記第４半導体スイッチ及び前記第２ダイオードを第４モジュールに収納し、前記第１モジュールと前記第４モジュールとの間を低インダクタンスの導体バーにより接続したことを特徴とする。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
請求項７に係る発明は、請求項１〜４の何れか１項に記載した３レベルインバータにおいて、前記第１半導体スイッチ及び前記第２半導体スイッチを第１モジュールに収納し、前記第３半導体スイッチ及び前記第１ダイオードを第５モジュールに収納し、前記第４半導体スイッチ及び前記第２ダイオードを第６モジュールに収納し、前記第１，第５，第６モジュール間を低インダクタンスの導体バーにより接続したことを特徴とする。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】削除
【補正の内容】
【国際調査報告】
2015049743.tif 000011
2015049743.tif 000012