(57)【要約】  本発明は、組み立て性の向上および小型化が可能な半導体装置を提供することを目的とする。本発明による半導体装置１は、Ｓｉ基板１３に形成されたＩＧＢＴと、Ｓｉ基板１３に形成された温度センスダイオード２と、Ｓｉ基板１３上に配設されたＩＧＢＴのエミッタ電極パッド６と、Ｓｉ基板１３上に配設され、温度センスダイオード２のカソード電極パッド３とエミッタ電極パッド６とを電気的に接続するカソード・エミッタ接続用配線１９とを備える。
2015029159.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に形成されたスイッチング素子と、
前記半導体基板に形成された温度センスダイオードと、
前記半導体基板上に配設された前記スイッチング素子の主電流電極パッドと、
前記半導体基板上に配設され、前記温度センスダイオードの一方電極と前記主電流電極パッドとを電気的に接続する導電膜と、
を備える、半導体装置。
【請求項２】
前記半導体基板上に配設された前記温度センスダイオードの一方電極パッドをさらに備え、
前記導電膜は、前記一方電極パッドと前記主電流電極パッドとを電気的に接続することを特徴とする、請求項１に記載の半導体装置。
【請求項３】
前記導電膜は、前記温度センスダイオードの一方電極パッドを介することなく、前記温度センスダイオードの一方電極と前記主電流電極パッドとを電気的に接続することを特徴とする、請求項１に記載の半導体装置。
【請求項４】
前記半導体基板上に配設された前記半導体スイッチング素子の制御電極配線をさらに備え、
前記導電膜は、前記制御電極配線と同一工程で形成されることを特徴とする、請求項３に記載の半導体装置。
【請求項５】
前記半導体基板上の周縁部に配設された前記温度センスダイオードの他方電極パッドをさらに備え、
前記温度センスダイオードは、前記半導体基板上の中央部に形成されることを特徴とする、請求項４に記載の半導体装置。
【請求項６】
前記主電流電極パッド上にはんだと接合可能な金属膜をさらに備え、
前記導電膜は、前記金属膜と同一工程で形成されることを特徴とする、請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、１チップ上にスイッチング素子とその動作温度を測定する温度センスダイオードとを備えた半導体装置に関する。
【背景技術】
【０００２】
ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等のパワーチップ（半導体装置）を搭載したパワーモジュールは、電流を高速で通電／遮断するスイッチング動作を行うスイッチング装置として用いられている。【０００３】
スイッチング動作を続けると、スイッチング装置に流れる電流とスイッチング装置に印加される電圧との積分による電力損失がパワーチップにて発熱として発生する。パワーチップの温度が動作保証範囲を超えてしまうと、パワーチップに不具合が生じる可能性がある。【０００４】
従来、パワーチップの温度が動作保証範囲を超えないようにするために、パワーチップの表面温度をモニタする温度センスダイオードを備えたパワーチップが用いられている（例えば、特許文献１〜３参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−２８７９１９号公報
【特許文献２】特開平８−２１３４４１号公報
【特許文献３】特開平１０−１１６９８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ダイオードの順電圧ＶＦは、温度の上昇に応じて低下するため、温度センスダイオードの順電圧ＶＦの値を温度に換算することによってパワーチップの温度検出を行うことができる。【０００７】
従来、温度センスダイオードの順電圧ＶＦを温度に換算する処理は、パワーモジュール内にパワーチップとは別に設けられ当該パワーチップに接続された制御回路が行っていた。パワーチップと制御回路とを接続する際は、パワーチップ内の温度センスダイオードのカソード電極（端子）と、パワーチップ内のスイッチング素子の主電極（例えば、スイッチング素子がＩＧＢＴの場合はエミッタ電極）とを、制御回路内や中継端子で接続していた。すなわち、温度センスダイオードのカソード電極パッドとスイッチング素子の主電極パッドとがパワーチップ内で分離して設けられており、両電極パッドを短絡させる場合は各電極パッドからパワーチップ外に設けられた中継端子に配線を施す必要があり、組み立て性が悪いという問題があった。【０００８】
本発明は、これらの問題を解決するためになされたものであり、組み立て性の向上および小型化が可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記の課題を解決するために、本発明による半導体装置は、半導体基板に形成されたスイッチング素子と、半導体基板に形成された温度センスダイオードと、半導体基板上に配設されたスイッチング素子の主電流電極パッドと、半導体基板上に配設され、温度センスダイオードの一方電極と主電流電極パッドとを電気的に接続する導電膜とを備える。
【発明の効果】
【００１０】
本発明によると、半導体基板に形成されたスイッチング素子と、半導体基板に形成された温度センスダイオードと、半導体基板上に配設されたスイッチング素子の主電流電極パッドと、半導体基板上に配設され、温度センスダイオードの一方電極と主電流電極パッドとを電気的に接続する導電膜とを備えるため、組み立て性の向上および小型化が可能となる。【００１１】
この発明の目的、特徴、態様、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態１による半導体装置の構成の一例を示す平面図である。
【図２】本発明の実施の形態１による半導体装置の構成の一例を示す断面図である。
【図３】本発明の実施の形態１による半導体装置の構成の一例を示す断面図である。
【図４】本発明の実施の形態２による半導体装置の構成の一例を示す断面図である。
【図５】本発明の実施の形態２による半導体装置の構成の他の一例を示す平面図である。
【図６】本発明の実施の形態２による半導体装置の構成の他の一例を示す平面図である。
【図７】前提技術による半導体装置の構成の一例を示す平面図である。
【図８】前提技術による半導体装置の構成の一例を示す断面図である。
【発明を実施するための形態】
【００１３】
本発明の実施の形態について、図面に基づいて以下に説明する。
【００１４】
なお、本実施の形態において、半導体装置の基板（半導体基板）上に形成されるスイッチング素子はＩＧＢＴであるものとして説明する。
【００１５】
＜前提技術＞
まず、本発明の前提となる技術（前提技術）について説明する。
【００１６】
図７は、前提技術による半導体装置１（パワーチップ）の構成の一例を示す平面図である。
【００１７】
半導体装置１は、基板上にエミッタ電極パッド６（主電流電極パッド）、ゲート電極パッド７、およびトレンチ８を設けてＩＧＢＴ（スイッチング素子）を形成している。また、半導体装置１は、基板上に温度センスダイオード２を形成している。
【００１８】
温度センスダイオード２のカソード電極２ａは、カソード配線４ａを介してカソード電極パッド３に接続されている。また、温度センスダイオード２のアノード電極２ｂは、アノード配線４ｂを介してアノード電極パッド５に接続されている。
【００１９】
カソード電極パッド３、アノード電極パッド５、およびゲート電極パッド７の各々は、中継端子接続用配線１０を介して中継端子９ａに接続されている。中継端子９ａは、半導体装置１と図示しない制御回路とを含むパワーモジュールに備えられた端子部９の中の一要素である。なお、中継端子接続用配線１０は、例えばアルミニウムワイヤであってもよく、他の金属ワイヤであってもよい。
【００２０】
なお、図示していないが、制御回路から引き出された配線も必要に応じて中継端子９ａに接続されているものとする。
【００２１】
図８は、図７のＡ−Ａ断面の一例を示す断面図である。なお、図８においては、説明を簡単にするために、説明に必要な主な構成要素のみを簡略化して図示している。
【００２２】
Ｎ−層１１およびＰ層１２からなるＳｉ基板１３（半導体基板）上には、絶縁膜１４を介してカソード電極パッド３およびエミッタ電極パッド６が形成されている。
【００２３】
Ｓｉ基板１３のエミッタ電極パッド６下には、ＩＧＢＴの各セルのゲート電極を形成するためのトレンチ８が形成されている。なお、トレンチ８のピッチは、図７と図８とでは一致していない。
【００２４】
ドープドポリシリコン１５およびゲートメタル配線１６は、積層して形成されており、カソード電極パッド３とエミッタ電極パッド６との間に離間して設けられている。また、ドープドポリシリコン１５およびゲートメタル配線１６はゲート配線部１７を構成し、ゲート配線部１７はゲート電極パッド７に接続されている。
【００２５】
保護膜１８は、絶縁膜１４、ゲートメタル配線１６、一部のカソード電極パッド３、および一部のエミッタ電極パッド６を覆うように形成されている。
【００２６】
なお、図８の断面図には表われていないが、温度センスダイオード２もＳｉ基板１３上に形成されている。
【００２７】
上記のように、前提技術による半導体装置１では、カソード電極パッド３とエミッタ電極パッド６とが絶縁されている（電気的に接続されていない）。しかしながら、カソード電極パッド３とエミッタ電極パッド６とを短絡して使用する場合があり、その場合はカソード電極パッド３およびエミッタ電極パッド６から中継端子接続用配線１０を引き出し、中継端子９ａにて各電極パッドから引き出された中継端子接続用配線１０を接続することによってカソード電極パッド３とエミッタ電極パッド６とを短絡させる必要がある。従って、半導体装置１の組み立て性が悪くなるという問題があった。
【００２８】
本発明は、上記の問題を解決するためになされたものであり、以下に詳細に説明する。
【００２９】
＜実施の形態１＞
図１は、本発明の実施の形態１による半導体装置１の構成の一例を示す平面図である。また、図２は、図１のＡ−Ａ断面の一例を示す断面図である。
【００３０】
図２に示すように、本実施の形態１による半導体装置１は、カソード電極パッド３とエミッタ電極パッド６とを電気的に接続する導電性のカソード・エミッタ接続用配線１９（導電膜）を設けることを特徴としている。その他の構成は、図７に示す前提技術による半導体装置１と同様であるため、ここでは説明を省略する。
【００３１】
カソード・エミッタ接続用配線１９は、保護膜１８を覆うように、カソード電極パッド３とエミッタ電極パッド６とを接続（短絡）するように設けられている。すなわち、カソード・エミッタ接続用配線１９は、Ｓｉ基板１３上に配設され、温度センスダイオード２のカソード電極２ａ（一方電極）に接続されたカソード電極パッド３（一方電極パッド）と、エミッタ電極パッド６（主電流電極パッド）とを電気的に接続する。
【００３２】
なお、カソード・エミッタ接続用配線１９は、例えばアルミニウム膜で形成されてもよく、他の導電性の金属膜で形成されてもよい。
【００３３】
カソード・エミッタ接続用配線１９を設けることによって、カソード電極パッド３とエミッタ電極パッド６とが同電位となる。従って、図１に示すように、カソード電極パッド３と中継端子９ａとを接続する中継端子接続用配線１０が不要になる。
【００３４】
図３は、図１のＢ−Ｂ断面の一例を示す断面図である。
【００３５】
図３に示すように、ゲート電極パッド７は、ゲートメタル配線１６と直接接続されている。
【００３６】
また、トレンチ８にはドープドポリシリコン１５が充填されており、ドープドポリシリコン１５はゲートメタル配線１６に接続されている（すなわち、トレンチゲートを構成している）。
【００３７】
以上のことから、本実施の形態１によれば、半導体装置１の内部でカソード電極パッド３とエミッタ電極パッド６とを短絡することができる。従って、カソード電極パッド３と中継端子９ａとを接続する中継端子接続用配線１０が不要になるため、半導体装置１の組み立て性の向上および小型化が可能となる。
【００３８】
また、Ｓｉ基板１３が両面はんだ付け対応（Ｓｉ基板１３の表面および裏面に対してはんだ付け可能）である場合において、エミッタ電極パッド６上にはんだと接合可能な金属膜（Front Metal：FM）を形成する際に、当該金属膜をカソード・エミッタ接続用配線１９として形成してもよい。このようにすることによって、金属膜（ＦＭ）とカソード・エミッタ接続用配線１９とを同時に（同一工程で）形成することができるため、新たな工程を追加することなくカソード・エミッタ接続用配線１９を形成することができる。
【００３９】
＜実施の形態２＞
図４は、本発明の実施の形態２による半導体装置１の構成の一例を示す断面図であり、図１のＡ−Ａ断面の一例を示している。
【００４０】
図４に示すように、本実施の形態２による半導体装置１は、カソード電極パッド３とエミッタ電極パッド６とが同一の層で接続して形成されており、カソード電極パッド３とエミッタ電極パッド６と交差する部分におけるゲート配線部１７では、ゲートメタル配線１６（制御電極配線）が分断して形成されていることを特徴としている。すなわち、ゲートメタル配線１６の分断部分では、ドープドポリシリコン１５が連続して形成されている。このような構成とすることによって、カソード電極パッド３とエミッタ電極パッド６とを電気的に接続する導電膜は、ゲートメタル配線１６と同一工程で形成することができる。その他の構成は、実施の形態１（図１〜３を参照）と同様であるため、ここでは説明を省略する。
【００４１】
以上のことから、本実施の形態２によれば、実施の形態１による効果に加えて、カソード電極パッド３とエミッタ電極パッド６とを電気的に接続する導電膜を同一工程で形成するため、新たな製造工程を追加することなくカソード電極パッド３とエミッタ電極パッド６とを短絡させることができる。
【００４２】
また、図５において、カソード・エミッタ接続部２０を図４に示すような構成とすることによって、カソード配線４ａとカソード電極パッド３およびエミッタ電極パッド６とを直接的に接続するようにしてもよい。すなわち、カソード電極パッド３とエミッタ電極パッド６とを電気的に接続する導電膜は、図１に示すような温度センスダイオード２のカソード電極パッド３を介することなく、温度センスダイオード２のカソード電極２ａとエミッタ電極パッド６とを電気的に接続する。ここで、カソード・エミッタ接続部２０は、カソード配線４ａとエミッタ電極パッド６とが接続されている部分を示す。このような構成とすることによって、カソード電極パッド３を省略することができ、半導体装置１における有効面積を拡大することができる。
【００４３】
また、図５のような構成とするときは、図６に示すように、温度センスダイオード２のアノード電極パッド５（他方電極パッド）を半導体基板上の周縁部に配設し、温度センスダイオード２を半導体基板上の中央部に形成するようにしても上記と同様の効果が得られる。なお、アノード電極パッド５の位置は任意に変更してもよい。これにより、設計の自由度が向上する。
【００４４】
なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。
【００４５】
この発明は詳細に説明されたが、上記した説明は、すべての態様において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
【符号の説明】
【００４６】
１  半導体装置、２  温度センスダイオード、２ａ  カソード電極、２ｂ  アノード電極、３  カソード電極パッド、４ａ  カソード配線、４ｂ  アノード配線、５  アノード電極パッド、６  エミッタ電極パッド、７  ゲート電極パッド、８  トレンチ、９  端子部、９ａ  中継端子、１０  中継端子接続用配線、１１  Ｎ−層、１２  Ｐ層、１３  Ｓｉ基板、１４  絶縁膜、１５  ドープドポリシリコン、１６  ゲートメタル配線、１７  ゲート配線部、１８  保護膜、１９  カソード・エミッタ接続用配線、２０  カソード・エミッタ接続部。
【図１】
2015029159.tif 000003
【図２】
2015029159.tif 000004
【図３】
2015029159.tif 000005
【図４】
2015029159.tif 000006
【図５】
2015029159.tif 000007
【図６】
2015029159.tif 000008
【図７】
2015029159.tif 000009
【図８】
2015029159.tif 000010
【手続補正書】
【提出日】平成28年8月3日(2016.8.3)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板に形成されたスイッチング素子と、
前記半導体基板に形成された温度センスダイオードと、
前記半導体基板上に配設された前記スイッチング素子の主電流電極パッドと、
前記半導体基板上に配設され、前記温度センスダイオードの一方電極と前記主電流電極パッドとを電気的に接続する導電膜と、
を備え、
前記導電膜は、前記温度センスダイオードの一方電極パッドを介することなく、前記温度センスダイオードの一方電極と前記主電流電極パッドとを電気的に接続し、
前記半導体基板上に配設された前記半導体スイッチング素子の制御電極配線をさらに備え、
前記導電膜は、前記制御電極配線と同一工程で形成されることを特徴とする、半導体装置。
【請求項２】
半導体基板に形成されたスイッチング素子と、
前記半導体基板に形成された温度センスダイオードと、
前記半導体基板上に配設された前記スイッチング素子の主電流電極パッドと、
前記半導体基板上に配設され、前記温度センスダイオードの一方電極と前記主電流電極パッドとを電気的に接続する導電膜と、
を備え、
前記主電流電極パッド上にはんだと接合可能な金属膜をさらに備え、
前記導電膜は、前記金属膜と同一工程で形成されることを特徴とする、半導体装置。
【請求項３】
前記半導体基板上に配設された前記温度センスダイオードの一方電極パッドをさらに備え、
前記導電膜は、前記一方電極パッドと前記主電流電極パッドとを電気的に接続することを特徴とする、請求項２に記載の半導体装置。
【請求項４】
前記導電膜は、前記温度センスダイオードの一方電極パッドを介することなく、前記温度センスダイオードの一方電極と前記主電流電極パッドとを電気的に接続することを特徴とする、請求項２に記載の半導体装置。
【請求項５】
前記半導体基板上に配設された前記半導体スイッチング素子の制御電極配線をさらに備え、
前記導電膜は、前記制御電極配線と同一工程で形成されることを特徴とする、請求項４に記載の半導体装置。
【請求項６】
前記半導体基板上の周縁部に配設された前記温度センスダイオードの他方電極パッドをさらに備え、
前記温度センスダイオードは、前記半導体基板上の中央部に形成されることを特徴とする、請求項１または５に記載の半導体装置。
【請求項７】
前記主電流電極パッド上にはんだと接合可能な金属膜をさらに備え、
前記導電膜は、前記金属膜と同一工程で形成されることを特徴とする、請求項１に記載の半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
上記の課題を解決するために、本発明による半導体装置は、半導体基板に形成されたスイッチング素子と、半導体基板に形成された温度センスダイオードと、半導体基板上に配設されたスイッチング素子の主電流電極パッドと、半導体基板上に配設され、温度センスダイオードの一方電極と主電流電極パッドとを電気的に接続する導電膜とを備え、導電膜は、温度センスダイオードの一方電極パッドを介することなく、温度センスダイオードの一方電極と主電流電極パッドとを電気的に接続し、半導体基板上に配設された半導体スイッチング素子の制御電極配線をさらに備え、導電膜は、制御電極配線と同一工程で形成されることを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
本発明によると、半導体基板に形成されたスイッチング素子と、半導体基板に形成された温度センスダイオードと、半導体基板上に配設されたスイッチング素子の主電流電極パッドと、半導体基板上に配設され、温度センスダイオードの一方電極と主電流電極パッドとを電気的に接続する導電膜とを備え、導電膜は、温度センスダイオードの一方電極パッドを介することなく、温度センスダイオードの一方電極と主電流電極パッドとを電気的に接続し、半導体基板上に配設された半導体スイッチング素子の制御電極配線をさらに備え、導電膜は、制御電極配線と同一工程で形成されるため、組み立て性の向上および小型化が可能となる。
【国際調査報告】
2015029159.tif 000011
2015029159.tif 000012