(57)【要約】  本明細書が開示する第１の半導体装置は、アノード領域と、カソード領域とを有する半導体基板を備えている。アノード領域は、半導体基板の表面から第１の深さとなる位置に第１導電型の不純物濃度の最大値を有する、第１導電型の第１領域と、第１の深さより半導体基板の表面側の第２の深さとなる位置に第１導電型の不純物濃度の最大値を有する第１導電型の第２領域と、第１領域と第２領域との間に設けられ、第１導電型の不純物濃度が半導体基板の表面の１／１０以下である第３領域と、を含む。
2014087499.tif 000002
【特許請求の範囲】
【請求項１】
アノード領域と、カソード領域とを有する半導体基板を備えた半導体装置であって、
アノード領域は、
半導体基板の表面から第１の深さとなる位置に第１導電型の不純物濃度の最大値を有する、第１導電型の第１領域と、
第１の深さより半導体基板の表面側の第２の深さとなる位置に第１導電型の不純物濃度の最大値を有する第１導電型の第２領域と、
第１領域と第２領域との間に設けられ、第１導電型の不純物濃度が半導体基板の表面の１／１０以下である第３領域と、を含む、半導体装置。
【請求項２】
第３領域は、第２導電型の不純物を含む領域である、請求項１に記載の半導体装置。
【請求項３】
第３領域の少なくとも一部は、半導体基板の表面に露出しており、半導体基板の表面電極とショットキー接合する、請求項２に記載の半導体装置。
【請求項４】
第１領域の第１の深さとなる位置の不純物濃度は、１×１０１６ａｔｏｍｓ／ｃｍ３以下である、請求項１〜３のいずれか一項に記載の半導体装置。
【請求項５】
ダイオード領域と、ＩＧＢＴ領域とを同一の半導体基板に備えており、
ダイオード領域は、アノード領域と、カソード領域とを含み、
アノード領域は、
半導体基板の表面から第１の深さとなる位置に第１導電型の不純物濃度の最大値を有する、第１導電型の第１領域と、
第１の深さより半導体基板の表面側の第２の深さとなる位置に第１導電型の不純物濃度の最大値を有する第１導電型の第２領域とを含み、
ＩＧＢＴ領域は、第１導電型のボディ領域と、第２導電型のドリフト領域と、第２導電型のエミッタ領域と、第１導電型のコレクタ領域とを含み、
ボディ領域は、半導体基板の表面から第１の深さとなる位置に第１導電型の不純物濃度の第１の極大値を有し、かつ、第１の深さより半導体基板の表面側となる位置に第１導電型の不純物濃度の第２の極大値を有する、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に記載の技術は、半導体装置に関する。
【背景技術】
【０００２】
ダイオードの素子構造を有する半導体装置では、アノード領域の設計は、耐圧、高速性、低損失性等の特性に影響する。例えば、日本国特許公開公報２００４−８８０１２号（特許文献１）では、高速性および低損失性を向上させるために、カソード領域へのホール注入量を低減する技術を開示している。具体的には、特許文献１には、アノード領域のｐ型の不純物のドーズ量を低減してカソード領域へのホール注入量を低減するために、半導体基板の表面に露出する浅い高濃度のｐ層と、半導体基板の表面に露出する深い低濃度のｐ層とを半導体基板の平面方向に交互に配置している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−８８０１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
日本国特許公開公報２００４−８８０１２号に記載されているように、カソード領域へのホール注入量を低減するためにアノード領域のｐ型の不純物のドーズ量を低減すると、耐圧が低下する。アノード領域の深さや不純物濃度、不純物のドーズ量は、半導体装置の耐圧の確保のために制限される。従来の半導体装置では、耐圧の確保とホール注入量の低減とを両立することが困難である。
【課題を解決するための手段】
【０００５】
本明細書が開示する第１の半導体装置は、アノード領域と、カソード領域とを有する半導体基板を備えている。アノード領域は、半導体基板の表面から第１の深さとなる位置に第１導電型の不純物濃度の最大値を有する、第１導電型の第１領域と、第１の深さより半導体基板の表面側の第２の深さとなる位置に第１導電型の不純物濃度の最大値を有する第１導電型の第２領域と、第１領域と第２領域との間に設けられ、第１導電型の不純物濃度が半導体基板の表面の１／１０以下である第３領域と、を含む。【０００６】
上記の第１の半導体装置によれば、第１領域と第２領域の間に、第１導電型の不純物濃度が十分に低い第３領域を含むため、第１領域がホール注入量に影響することを抑制できる。耐圧を確保するために第１領域の第１導電型の不純物濃度を高くするともに、ホール注入量を抑制するために第２領域の第１導電型の不純物を低くすることができ、耐圧の確保とホール注入量の低減とを両立することができる。【０００７】
上記の第１の半導体装置では、第３領域は、第２導電型の不純物を含む領域であってもよい。さらには、第３領域の少なくとも一部は、半導体基板の表面に露出しており、半導体基板の表面電極とショットキー接合していてもよい。【０００８】
上記の半導体装置では、第１領域の第１の深さとなる位置の不純物濃度は、１×１０１６ａｔｏｍｓ／ｃｍ３以下であることが好ましい。【０００９】
本明細書が開示する第２の半導体装置は、ダイオード領域と、ＩＧＢＴ領域とを同一の半導体基板に備えている。ダイオード領域は、アノード領域と、カソード領域とを含む。アノード領域は、半導体基板の表面から第１の深さとなる位置に第１導電型の不純物濃度の最大値を有する、第１導電型の第１領域と、第１の深さより半導体基板の表面側の第２の深さとなる位置に第１導電型の不純物濃度の最大値を有する第１導電型の第２領域とを含む。ＩＧＢＴ領域は、第１導電型のボディ領域と、第２導電型のドリフト領域と、第２導電型のエミッタ領域と、第１導電型のコレクタ領域とを含み、ボディ領域は、半導体基板の表面から第１の深さとなる位置に第１導電型の不純物濃度の第１の極大値を有し、かつ、第１の深さより半導体基板の表面側となる位置に第１導電型の不純物濃度の第２の極大値を有する。【００１０】
上記の第２の半導体装置によれば、第１の半導体装置と同様に、耐圧を確保するために第１領域の第１導電型の不純物濃度を高くするともに、ホール注入量を抑制するために第２領域の第１導電型の不純物を低くすることができる。また、第１領域と第２領域の間に、第１導電型の不純物濃度が十分に低い第３領域を含むため、第１領域がホール注入量に影響することを抑制できる。また、ＩＧＢＴ領域では、第１の極大値を有する領域において耐圧が確保されるとともに、第２の極大値を有する領域において、ＩＧＢＴ動作時にホールを効率よく引き抜くことができる。
【図面の簡単な説明】
【００１１】
【図１】実施例１に係る半導体装置の平面図である。
【図２】図１のＩＩ−ＩＩ線断面図である。
【図３】図１の半導体装置のアノード領域における不純物濃度分布を概念的に示す図である。
【図４】実施例１の半導体装置の製造方法を説明する図である。
【図５】実施例１の半導体装置の製造方法を説明する図である。
【図６】実施例１の半導体装置の製造方法を説明する図である。
【図７】実施例１の半導体装置の製造方法を説明する図である。
【図８】変形例に係る半導体装置の縦断面図である。
【図９】変形例に係る半導体装置の平面図である。
【図１０】変形例に係る半導体装置の平面図である。
【図１１】実施例２に係る半導体装置の縦断面図である。
【図１２】図１１の半導体装置のアノード領域における不純物濃度分布を概念的に示す図である。
【図１３】実施例２の半導体装置の製造方法を説明する図である。
【図１４】実施例２の半導体装置の製造方法を説明する図である。
【図１５】実施例２の半導体装置の製造方法を説明する図である。
【図１６】実施例２の半導体装置の製造方法を説明する図である。
【図１７】実施例２の半導体装置の製造方法を説明する図である。
【図１８】実施例２の半導体装置の製造方法を説明する図である。
【図１９】実施例３の半導体装置の縦断面図である。
【図２０】図１９の半導体装置のアノード領域における不純物濃度分布を概念的に示す図である。
【図２１】図１９の半導体装置のボディ領域およびその近傍における不純物濃度分布を概念的に示す図である。
【図２２】変形例に係る半導体装置の縦断面図である。
【発明を実施するための形態】
【実施例１】
【００１２】
図１，２に示すように、半導体装置１０は、セル領域１１と周辺領域１２とを含む半導体基板１００を備えている。なお、図１においては、表面電極１３２の図示を省略している。【００１３】
半導体基板１００は、その裏面（ｚ軸の負方向の面）に露出するｎ型のカソード層１０１と、カソード層１０１の表面（ｚ軸の正方向の面）に設けられたｎ型のドリフト層１０２とを備えている。カソード層１０１およびドリフト層１０２は、カソード領域を構成している。カソード層１０１は、裏面電極１３１と接している。セル領域１１では、ドリフト層１０２の表面にアノード領域１２０が備えられており、アノード領域１２０は、ドリフト層１０２の表面に接する第１領域１０３と、半導体基板１００の表面に露出する第２領域１０５と、第１領域１０３と第２領域１０５との間に設けられた第３領域１０４とを含んでいる。第２領域１０５は、表面電極１３２に接している。周辺領域１２では、ドリフト層１０２の表面に、ｐ型のＦＬＲ層１１１，１１２が備えられている。ＦＬＲ層１１１の表面は、半導体基板１００の中央側において表面電極１３２に接し、周辺側において絶縁膜１３３に接している。ＦＬＲ層１１１，１１２は、半導体装置１０の周辺耐圧構造である。周辺耐圧構造の形態は、ＦＬＲ層に限定されず、リサーフ層等の従来公知の構造を用いることができる。【００１４】
図３は、アノード領域１２０の深さ方向のｐ型の不純物濃度分布を示す図である。縦軸は半導体基板１００の深さ方向の位置を示している。Ａ１は第２領域１０５の上端の位置であり、Ｂ１は第２領域１０５と第３領域１０４との境界の位置であり、Ｃ１は第３領域１０４と第１領域１０３との境界の位置であり、Ｄ１は第１領域１０３とドリフト層１０２との境界の位置である。参照番号の１７３，１７５は、それぞれ、第１領域１０３、第２領域１０５のｐ型の不純物濃度分布を示している。比較のため、参照番号１７９として、従来の半導体装置のアノード領域のｐ型の不純物濃度分布を併せて図示している。【００１５】
分布１７３のｐ型の不純物濃度の最大値は、半導体基板１００の表面から第１の深さに位置し、分布１７５のｐ型の不純物濃度の最大値は、半導体基板１００の表面から第２の深さに位置している。第１領域１０３のｐ型の不純物濃度の最大値（分布１７３のピーク濃度値）は、２×１０１６ａｔｏｍｓ／ｃｍ３である。第２領域のｐ型の不純物濃度は、半導体基板１００の表面（すなわち、深さＡ１）において最も高く、１×１０１７ａｔｏｍｓ／ｃｍ３である。第３領域１０４のｐ型の不純物濃度は、１×１０１６ａｔｏｍｓ／ｃｍ３よりも低い。第３領域１０４のｐ型の不純物濃度は、半導体基板１００の表面位置である深さＡ１におけるｐ型の不純物濃度の１／１０以下である。【００１６】
従来の半導体装置では、分布１７９のように、アノード領域のｐ型の不純物濃度は、半導体基板の表面（深さＡ１）を最大として、深くなるに従って低くなる。このため、半導体装置の耐圧を確保するために、アノード領域のカソード領域に近い領域でｐ型の不純物濃度を高くするには、半導体基板表面のｐ型の不純物濃度を高くする必要がある。半導体基板表面のｐ型の不純物濃度が高いと、ホールの注入量が多くなって、半導体装置の高速性および低損失性が低下する。【００１７】
これに対して、半導体装置１０では、第１領域１０３のｐ型の不純物濃度の分布１７３と、第２領域１０５のｐ型の不純物濃度の分布１７５とを別個でそれぞれ独自に設計できる。耐圧を高くするためには第１領域１０３のｐ型の不純物濃度のみを適宜高くすればよく、併せて第２領域１０５のｐ型の不純物濃度を高くする必要がない。これによって、第２領域１０５のｐ型の不純物濃度を十分に低くすることができるため、ホール注入量を抑制することができる。また、半導体装置１０は、第１領域１０３と第２領域１０５との間に、ｐ型不純物濃度が低い第３領域１０４を有している。このため、第１領域１０３のｐ型の不純物がホール注入量に影響することを抑制することができる。本実施例のように、第３領域１０４のｐ型の不純物濃度が、半導体基板１００の表面位置である深さＡ１におけるｐ型の不純物濃度の１／１０以下であれば、第１領域１０３のｐ型の不純物濃度がホール注入量に影響することを十分に抑制できる。【００１８】
半導体装置１０の製造方法について、図４〜６を参照しながら説明する。なお、図４〜６では、図２のセル領域１１のみを図示しており、これらの図を用いて、セル領域１１にアノード領域１２０を形成する工程のみを説明する。半導体装置１０のその他の構成は、従来の半導体装置の製造方法と同様の方法によって形成することができる。【００１９】
まず、図４に示すように、半導体基板５００を準備する。半導体基板５００は、裏面側から順に、カソード層１０１となるｎ＋層５０１と、ドリフト層１０２となるｎ層５０２が積層されている。この状態で、図４に示すように、ｎ層５０２内の半導体基板５００の表面から第２深さとなる位置にｐ型の不純物イオンを注入する。第２深さは、半導体基板５００のほぼ表面となる位置である。これによって、図５に示すように、ｐ型のイオン注入層５０５を形成する。なお、ｎ＋層５０１は、下記に示す半導体装置１０の表面構造を形成する工程を行った後で、半導体基板５００に形成されてもよい。【００２０】
次に、図６に示すように、ｎ層５０２内の半導体基板５００の表面から第１深さとなる位置にｐ型の不純物イオンを注入し、図７に示すように、ｐ型のイオン注入層５０３を形成する。第１深さは、第２深さよりも深い位置（ｚ軸の負方向の位置）である。また、これによって、イオン注入層５０３とイオン注入層５０５との間に、ｐ型の不純物濃度が低い中間層５０４が形成される。図７に示す状態の半導体基板５００をアニール処理すると、図２に示すように、第１領域１０３、第２領域１０５、第３領域１０４を含むアノード領域１２０を有する半導体装置１０を製造できる。【００２１】
（変形例）
実施例１では、第２領域１０５が第３領域１０４の表面全体を覆っていたが、これに限定されない。例えば、図８，９に示す半導体装置２０のように、セル領域において、第３領域２０４の表面の一部に第２領域２０５が形成されていてもよい。第２領域２０５は、半導体基板２００の表面を平面視したときに、ｙ方向伸びる縞状に形成されている。半導体基板２００の表面には、第２領域２０５と第３領域２０４が露出し、表面電極１３２と接している。第２領域２０５と表面電極１３２とはオーミック接合しており、第３領域２０４と表面電極１３２とはショットキー接合している。また、図１０に示すように、半導体基板２１０の表面を平面視したとき、第３領域２１４の表面に円形状の第２領域２１５が分布していてもよい。
【実施例２】
【００２２】
図１１は、実施例２に係る半導体装置３０のセル領域の縦断面図を示している。半導体装置３０は、半導体基板３００を備えている。半導体基板３００は、その裏面側から順に積層された、ｎ型のカソード層３０１と、ｎ型のドリフト層３０２と、ｐ型の第１領域３０３と、ｎ型の第３領域３０４と、ｐ型の第２領域３０５とを備えている。カソード層３０１およびドリフト層３０２は、カソード領域を構成している。第１領域３０３、第３領域３０４および第２領域３０５は、アノード領域３２０を構成している。カソード層３０１は、裏面電極１３１と接しており、第２領域３０５は、表面電極１３２と接している。半導体装置３０のその他の構成は、図１に示す半導体装置１０と同様であるため、説明を省略する。【００２３】
図１２は、アノード領域３２０の深さ方向の不純物濃度分布を示す図である。縦軸は半導体基板３００の深さ方向の位置を示している。Ａ２は第２領域３０５の上端の位置であり、Ｂ２は第２領域３０５と第３領域３０４との境界の位置であり、Ｃ２は第３領域３０４と第１領域３０３との境界の位置であり、Ｄ２は第１領域３０３とドリフト層３０２との境界の位置である。参照番号の３７３，３７５は、それぞれ、第１領域３０３、第２領域３０５のｐ型の不純物濃度分布を示し、参照番号３７４は、第３領域３０４のｎ型の不純物濃度分布を示している。【００２４】
分布３７３のｐ型の不純物濃度の最大値は、半導体基板３００の表面から第１の深さ（深さＣ２とＤ２の間の位置）に位置し、その濃度分布を示す曲線は、概ね第１領域３０３内に広がっている。分布３７５のｐ型の不純物濃度の最大値は、半導体基板３００の表面から第２の深さ（本実施例では深さＡ１）に位置し、濃度分布を示す曲線は、第１領域３０３まで広がっている。分布３７４のｎ型の不純物濃度の最大値は、半導体基板３００の表面から第３の深さに位置（深さＢ２とＣ２の間の位置）し、その濃度分布を示す曲線は、概ね第３領域３０４内に広がっている。【００２５】
第１領域３０３のｐ型の不純物濃度の最大値（分布３７３のピーク濃度値）は、２×１０１６ａｔｏｍｓ／ｃｍ３である。第２領域のｐ型の不純物濃度は、半導体基板３００の表面（すなわち、深さＡ２）において最も高く、１×１０１７ａｔｏｍｓ／ｃｍ３である。第３領域３０４のｐ型の不純物濃度は、１×１０１６ａｔｏｍｓ／ｃｍ３よりも低い。第３領域３０４のｐ型の不純物濃度は、半導体基板３００の表面位置である深さＡ２におけるｐ型の不純物濃度の１／１０以下である。【００２６】
半導体装置３０の製造方法について、図１３〜１８を参照しながら説明する。まず、図１３に示すように、半導体基板５５０を準備する。半導体基板５５０は、裏面側から順に、カソード層３０１となるｎ＋層５５１と、ドリフト層３０２となるｎ層５５２が積層されている。この状態で、図１３に示すように、ｎ層５５２内の半導体基板５５０の表面から第２深さとなる位置にｐ型の不純物イオンを注入する。第２深さは、半導体基板５５０のほぼ表面となる位置である。これによって、図１４に示すように、ｐ型のイオン注入層５５５を形成する。【００２７】
次に、図１５に示すように、イオン注入層５５５内の半導体基板５５０の表面から第１深さとなる位置にｐ型の不純物イオンを注入し、図１６に示すように、ｐ型のイオン注入層５５３を形成する。第１深さは、第２深さよりも深い位置（ｚ軸の負方向の位置）である。【００２８】
次に、図１７に示すように、イオン注入層５５５内の第１深さと第２深さとの間となる位置にｎ型の不純物イオンを注入し、図１８に示すように、ｎ型のイオン注入層５５４を形成する。図１８に示す状態の半導体基板５５０をアニール処理すると、図１１に示すように、第１領域３０３、第２領域３０５、第３領域３０４を含むアニール層３２０を有する半導体装置３０を製造できる。【００２９】
本実施例のように、ｎ型のイオン注入を行うことによって、第３領域３０４を形成してもよい。この場合、第２領域３０５に最大値を有するｐ型の不純物濃度の分布は、分布３７５に示すようにアノード領域３２０全体に広がっていてもよい。
【実施例３】
【００３０】
図１９は、実施例３に係る半導体装置７０のセル領域の縦断面図を示している。半導体装置７０は、ＩＧＢＴ領域７１とダイオード領域７２とが形成された半導体基板７００を備えている。半導体基板７００のＩＧＢＴ領域７１には、その裏面側から順に、ｐ型のコレクタ層７１１と、ｎ型のバッファ層７１２と、ｎ型のドリフト層７０２と、ｐ型の第１ボディ層７１３と、ｐ型の第２ボディ層７１４が積層されている。第２ボディ層７１４の表面に、ｐ型のボディコンタクト層７１５およびｎ型のエミッタ層７１６が形成され、半導体基板７００の表面に露出している。バッファ層７１２およびドリフト層７０２は、ダイオード領域７２まで伸びている。半導体基板７００には、その表面から第１ボディ層７１３および第２ボディ層７１４を貫通してドリフト領域７０２に達するトレンチゲート７４１が設けられている。トレンチゲート７４１は、その側面においてエミッタ層７１６と接している。第１ボディ層７１３と、第２ボディ層７１４と、ボディコンタクト層７１５とは、ＩＧＢＴ領域７１におけるボディ領域として機能する。【００３１】
ダイオード領域７２には、その裏面側から順に、ｎ型のカソード層７０１と、バッファ層７１２と、ドリフト層７０２と、ｐ型の第１領域７０３と、ｎ型の第３領域７０４が積層されている。第３領域７０４の表面の一部に、ｐ型の第２領域７０５が形成され、半導体基板７００の表面に露出している。ダイオード領域７２のカソード領域は、カソード層７０１と、バッファ層７１２と、ドリフト層７０２によって構成され、アノード領域７２０は、第１領域７０３と、第２領域７０５と、第３領域７０４によって構成されている。半導体基板７００には、その表面から第２領域７０４および第１領域７０３を貫通してドリフト領域７０２に達するダミーゲート７４２が設けられている。【００３２】
第２領域７０５、第３領域７０４、ボディコンタクト層７１５およびエミッタ層７１６は、表面電極７３２と接している。カソード層７０１とコレクタ層７１１とは、互いに隣接して半導体基板７００の裏面に露出しており、裏面電極７３１に接している。【００３３】
図２０は、アノード領域７２０の深さ方向のｐ型の不純物濃度分布を示す図である。縦軸は半導体基板７００の深さ方向の位置を示している。Ａ３は第２領域７０５の上端の位置であり、Ｂ３は第２領域７０５の下端の位置であり、Ｃ３は第３領域７０４と第１領域７０３との境界の位置であり、Ｄ３は第１領域７０３とドリフト層７０２との境界の位置である。参照番号の７７３，７７５は、それぞれ、第１領域７０３、第２領域７０５のｐ型の不純物濃度分布を示している。【００３４】
図２１は、ボディコンタクト層７１５から第１ボディ層７１３までの深さ方向のｐ型の不純物濃度分布を示す図である。縦軸は半導体基板７００の深さ方向の位置を示している。Ａ４はボディコンタクト層７１５の上端の位置であり、Ｂ４はボディコンタクト層７１５の下端の位置であり、Ｃ４は第２ボディ層７１４と第１ボディ層７１３との境界の位置であり、Ｄ４は第１ボディ層７１３とドリフト層７０２との境界の位置である。参照番号の７８３，７８４，７８５は、それぞれ、第１ボディ層７１３、第２領域７０５のｐ型の不純物濃度分布を示している。分布７７５と分布７８５とは、同一工程によって形成されてもよい。また、分布７７３と分布７８３とは、同一工程によって形成されてもよい。図２１に示すように、ＩＧＢＴ領域７１のボディ領域は、半導体基板７００の表面から第１の深さとなる位置にｐ型の不純物濃度の第１の極大値（分布７８３の最大値）を有し、かつ、第１の深さより半導体基板７００の表面側となる位置にｐ型の不純物濃度の第２の極大値（分布７７５の最大値）を有する。第１の極大値を有する領域と第２の極大値を有する領域の間には、ｐ型の不純物濃度が比較的低い領域が存在している。【００３５】
本実施例のように、半導体装置は、ダイオード以外の半導体素子構造をその一部に含んでいてもよい。半導体装置７０は、ＩＧＢＴ領域７１と、ダイオード領域７２とを同一の半導体基板７００に含むＲＣ−ＩＧＢＴである。ＲＣ−ＩＧＢＴにおいては、ダイオード領域７２内のドリフト層７０２内に、キャリアのライフタイムを低減してスイッチング特性を向上させるために、ライフタイム制御領域（例えば、イオン照射等によって形成される高濃度に結晶欠陥を含む領域）を形成する場合がある。半導体装置７０によれば、ダイオード領域７２において、アノード領域からカソード領域へのホール注入量を低減することができるため、ライフタイム制御領域のライフタイム制御機能を低減することができる。ライフタイム制御機能を低減させることで、ライフタイム制御領域に起因するＩＧＢＴ領域７１の特性悪化を抑制し、リーク電流を低減することができる。また、ＩＧＢＴ領域７１では、第１の極大値を有する領域（第１ボディ層７１３）において耐圧が確保されるとともに、第２の極大値を有する領域（ボディコンタクト層７１５）において、ＩＧＢＴ動作時にホールを効率よく引き抜くことができる。第１の極大値を有する領域と第２の極大値を有する領域の間の領域（第２ボディ層７１４）の不純物濃度を調整することによって、ＩＧＢＴ動作時にトレンチゲート７４１に沿って形成されるｎ型のチャネル制御を行うことができる。【００３６】
（変形例）
ＩＧＢＴ領域の構成は、実施例３で説明した形態に限定されない。例えば、図２２に示す半導体装置７０ａのように、半導体基板７００ａのＩＧＢＴ領域７１は、エミッタ層７１６を含む領域７１ａと、エミッタ層７１６を含まない領域７１ｂとを含んでいてもよい。領域７１ｂでは、ゲートオン時にチャネルが形成されず、ＩＧＢＴ領域７１のチャネル密度が低くなるため、キャリアを蓄積することができる。このため、半導体装置７０ａでは、オン抵抗を低くすることができる。【００３７】
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。【００３８】
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図１】
2014087499.tif 000003
【図２】
2014087499.tif 000004
【図３】
2014087499.tif 000005
【図４】
2014087499.tif 000006
【図５】
2014087499.tif 000007
【図６】
2014087499.tif 000008
【図７】
2014087499.tif 000009
【図８】
2014087499.tif 000010
【図９】
2014087499.tif 000011
【図１０】
2014087499.tif 000012
【図１１】
2014087499.tif 000013
【図１２】
2014087499.tif 000014
【図１３】
2014087499.tif 000015
【図１４】
2014087499.tif 000016
【図１５】
2014087499.tif 000017
【図１６】
2014087499.tif 000018
【図１７】
2014087499.tif 000019
【図１８】
2014087499.tif 000020
【図１９】
2014087499.tif 000021
【図２０】
2014087499.tif 000022
【図２１】
2014087499.tif 000023
【図２２】
2014087499.tif 000024
【手続補正書】
【提出日】平成25年10月10日(2013.10.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
アノード領域と、カソード領域とを有する半導体基板を備えた半導体装置であって、
アノード領域は、
半導体基板の表面から第１の深さとなる位置に第１導電型の不純物濃度のピーク濃度値を有する、第１導電型の第１領域と、
第１の深さより半導体基板の表面側の第２の深さとなる位置に第１導電型の不純物濃度の最大値を有する第１導電型の第２領域と、
第１領域と第２領域との間に設けられ、第１導電型の不純物濃度が半導体基板の表面の１／１０以下である第３領域と、を含む、半導体装置。
【請求項２】
第３領域における第１導電型の不純物濃度が、第１領域の第１の深さとなる位置の第１導電型の不純物濃度および第２領域の第２の深さとなる位置の第１導電型の不純物濃度のいずれよりも低い、請求項１に記載の半導体装置。
【請求項３】
第３領域は、第２導電型の不純物を含む領域である、請求項１または２に記載の半導体装置。
【請求項４】
第３領域の少なくとも一部は、半導体基板の表面に露出しており、半導体基板の表面電極とショットキー接合する、請求項３に記載の半導体装置。
【請求項５】
第３領域の不純物濃度は、１×１０１６ａｔｏｍｓ／ｃｍ３以下である、請求項１〜４のいずれか一項に記載の半導体装置。
【請求項６】
ダイオード領域と、ＩＧＢＴ領域とを同一の半導体基板に備えており、
ダイオード領域は、アノード領域と、カソード領域とを含み、
アノード領域は、
半導体基板の表面から第１の深さとなる位置に第１導電型の不純物濃度の最大値を有する、第１導電型の第１領域と、
第１の深さより半導体基板の表面側の第２の深さとなる位置に第１導電型の不純物濃度の最大値を有する第１導電型の第２領域とを含み、
ＩＧＢＴ領域は、第１導電型のボディ領域と、第２導電型のドリフト領域と、第２導電型のエミッタ領域と、第１導電型のコレクタ領域とを含み、
ボディ領域は、半導体基板の表面から第１の深さとなる位置に第１導電型の不純物濃度の第１の極大値を有し、かつ、第１の深さより半導体基板の表面側となる位置に第１導電型の不純物濃度の第２の極大値を有する、半導体装置。
【請求項７】
アノード領域と、カソード領域とを有する半導体基板を備えた半導体装置であって、
アノード領域は、
半導体基板の表面から第１の深さとなる位置に第１導電型の不純物濃度のピーク濃度値を有するように第１のイオン注入工程によって形成される第１導電型の第１領域と、
第１の深さより半導体基板の表面側の第２の深さとなる位置に第１導電型の不純物濃度の最大値を有するように第２のイオン注入工程によって形成される第１導電型の第２領域と、
第１領域と第２領域の間に設けられ、第１導電型の不純物濃度が半導体基板の表面の１／１０以下である第３領域と、を含む、半導体装置。
【手続補正書】
【提出日】平成27年2月24日(2015.2.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
アノード領域と、カソード領域とを有する半導体基板を備えた半導体装置であって、
アノード領域は、
半導体基板の表面から第１の深さとなる位置に第１導電型の不純物濃度のピーク濃度値を有する、第１導電型の第１領域と、
第１の深さより半導体基板の表面側の第２の深さとなる位置に第１導電型の不純物濃度の最大値を有する第１導電型の第２領域と、
第１領域と第２領域との間に設けられ、第１導電型の不純物濃度が半導体基板の表面の１／１０以下である第３領域と、を含む、半導体装置。
【請求項２】
第３領域における第１導電型の不純物濃度が、第１領域の第１の深さとなる位置の第１導電型の不純物濃度および第２領域の第２の深さとなる位置の第１導電型の不純物濃度のいずれよりも低い、請求項１に記載の半導体装置。
【請求項３】
第３領域は、第２導電型の不純物を含む領域である、請求項１または２に記載の半導体装置。
【請求項４】
第３領域の少なくとも一部は、半導体基板の表面に露出しており、半導体基板の表面電極とショットキー接合する、請求項３に記載の半導体装置。
【請求項５】
第３領域の不純物濃度は、１×１０１６ａｔｏｍｓ／ｃｍ３以下である、請求項１〜４のいずれか一項に記載の半導体装置。
【請求項６】
ダイオード領域と、ＩＧＢＴ領域とを同一の半導体基板に備えており、
ダイオード領域は、アノード領域と、カソード領域とを含み、
アノード領域は、
半導体基板の表面から第１の深さとなる位置に第１導電型の不純物濃度の最大値を有する、第１導電型の第１領域と、
第１の深さより半導体基板の表面側の第２の深さとなる位置に第１導電型の不純物濃度の最大値を有する第１導電型の第２領域とを含み、
ＩＧＢＴ領域は、第１導電型のボディ領域と、第２導電型のドリフト領域と、第２導電型のエミッタ領域と、第１導電型のコレクタ領域とを含み、
ボディ領域は、半導体基板の表面から第１の深さとなる位置に第１導電型の不純物濃度の第１の極大値を有し、かつ、第１の深さより半導体基板の表面側となる位置に第１導電型の不純物濃度の第２の極大値を有する、半導体装置。
【請求項７】
アノード領域と、カソード領域とを有する半導体基板を備えた半導体装置であって、
アノード領域は、
半導体基板の表面から第１の深さとなる位置に第１導電型の不純物濃度のピーク濃度値を有するように第１のイオン注入工程によって形成される第１導電型の第１領域と、
第１の深さより半導体基板の表面側の第２の深さとなる位置に第１導電型の不純物濃度の最大値を有するように第２のイオン注入工程によって形成される第１導電型の第２領域と、
第１領域と第２領域の間に設けられ、第１導電型の不純物濃度が半導体基板の１／１０以下である第３領域と、を含む、半導体装置。
【国際調査報告】
2014087499.tif 000025
2014087499.tif 000026