(57)【要約】  真性層上に設けられた、第１導電型の水素化アモルファスシリコンを含有する第１導電型層と、第２導電型の水素化アモルファスシリコンを含有する第２導電型層と、絶縁層と、第１導電型層上に設けられた第１電極と、第２導電型層上に設けられた第２電極とを備え、第１導電型層の端部が、絶縁層の端から、第２電極の方向に突出している光電変換素子である。
2014163042.tif 000002
【特許請求の範囲】
【請求項１】
半導体と、
前記半導体上に設けられた水素化アモルファスシリコンを含有する真性層と、
前記真性層上に設けられた、第１導電型の水素化アモルファスシリコンを含有する第１導電型層と、第２導電型の水素化アモルファスシリコンを含有する第２導電型層と、絶縁層と、
前記第１導電型層上に設けられた第１電極と、
前記第２導電型層上に設けられた第２電極と、を備え、
前記第１導電型層の端部は、前記絶縁層の端から、前記第２電極の方向に突出している、光電変換素子。
【請求項２】
前記第１導電型層の前記端部の下方の前記第２導電型層の領域は、前記第２電極が形成されていない領域を含む、請求項１に記載の光電変換素子。
【請求項３】
前記第１導電型層の前記端部が前記第２導電型層によって覆われている、請求項１または２に記載の光電変換素子。
【請求項４】
前記絶縁層が窒化シリコンまたは酸化シリコンを含有する、請求項１から３のいずれか１項に記載の光電変換素子。
【請求項５】
前記半導体が第１導電型であり、
前記第１導電型がｎ型であって、前記第２導電型がｐ型である、請求項１から４のいずれか１項に記載の光電変換素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換素子に関する。
【背景技術】
【０００２】
太陽光エネルギを電気エネルギに直接変換する太陽電池は、近年、特に、地球環境問題の観点から、次世代のエネルギ源としての期待が急激に高まっている。太陽電池には、化合物半導体または有機材料を用いたものなど様々な種類のものがあるが、現在、主流となっているのは、シリコン結晶を用いたものである。【０００３】
現在、最も多く製造および販売されている太陽電池は、太陽光が入射する側の面である受光面と、受光面の反対側である裏面とにそれぞれ電極が形成された構造のものである。【０００４】
しかしながら、受光面に電極を形成した場合には、電極における太陽光の反射および吸収があることから、電極の面積分だけ入射する太陽光の量が減少する。そのため、裏面に電極が形成された太陽電池セルの開発も進められている（たとえば特表２００９−５２４９１６号公報（特許文献１）参照）。【０００５】
図３８に、特許文献１に記載のアモルファス／結晶シリコンヘテロ接合デバイスの模式的な断面図を示す。図３８に示すように、特許文献１に記載のアモルファス／結晶シリコンヘテロ接合デバイスにおいては、結晶シリコンウエハ１０１の裏面上に真性水素化アモルファスシリコン遷移層１０２が形成され、真性水素化アモルファスシリコン遷移層１０２には水素化アモルファスシリコンのｎドープ領域１０３およびｐドープ領域１０４が形成され、ｎドープ領域１０３上およびｐドープ領域１０４上にアルミニウム電極１０５が備えられている。【０００６】
図３８に示す特許文献１に記載のアモルファス／結晶シリコンヘテロ接合デバイスにおいて、ｎドープ領域１０３およびｐドープ領域１０４は、リソグラフィおよび／またはシャドウマスキングプロセスを用いて形成される（たとえば、特許文献１の段落［００２０］等参照）。【０００７】
また、アルミニウム電極１０５は、ｎドープ領域１０３およびｐドープ領域１０４の内側の辺が重なる中心線に沿ったマスクを用いて、ｎドープ領域１０３およびｐドープ領域１０４上にアルミニウムを蒸着することによって形成されている（たとえば、特許文献１の段落［００２４］および［００２５］等参照）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特表２００９−５２４９１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、リソグラフィを用いてｎドープ領域１０３およびｐドープ領域１０４を形成する場合には、真性水素化アモルファスシリコン遷移層１０２に対してｎドープ領域１０３およびｐドープ領域１０４のエッチング選択比の大きい方法によってｎドープ領域１０３およびｐドープ領域１０４をエッチングする必要があるが、特許文献１には、そのようなエッチング選択比の大きなエッチング法については記載されていない。【００１０】
また、真性水素化アモルファスシリコン遷移層１０２とｎドープ領域１０３との積層体の厚さ、および真性水素化アモルファスシリコン遷移層１０２とｐドープ領域１０４との積層体の厚さは数Å〜数十ｎｍであるため（特許文献１の段落［００１８］）、真性水素化アモルファスシリコン遷移層１０２の厚さは非常に薄くなっている。このように、極めて薄い真性水素化アモルファスシリコン遷移層１０２を残して、ｎドープ領域１０３およびｐドープ領域１０４をエッチングするのは極めて困難である。【００１１】
また、シャドウマスキングプロセスを用いてｎドープ領域１０３およびｐドープ領域１０４を形成する場合には、プラズマＣＶＤ（Chemical  Vapor  Deposition）法によってｎドープ領域１０３およびｐドープ領域１０４を成膜する際に、マスク裏面へのガスの回り込みによって、ｎドープ領域１０３とｐドープ領域１０４との間の分離が難しくなることから、パターニング精度が非常に悪くなるため、ｎドープ領域１０３とｐドープ領域１０４との間の間隔を大きくする必要がある。しかしながら、ｎドープ領域１０３とｐドープ領域１０４との間の間隔を大きくした場合には、ｎドープ領域１０３およびｐドープ領域１０４のいずれもが形成されていない領域が大きくなるため、アモルファス／結晶シリコンヘテロ接合デバイスの変換効率が低くなる。【００１２】
上記の事情に鑑みて、本発明の目的は、高い歩留まりで製造することができ、かつ特性の高い光電変換素子を提供することにある。
【課題を解決するための手段】
【００１３】
本発明は、半導体と、半導体上に設けられた水素化アモルファスシリコンを含有する真性層と、真性層上に設けられた、第１導電型の水素化アモルファスシリコンを含有する第１導電型層と、第２導電型の水素化アモルファスシリコンを含有する第２導電型層と、絶縁層と、第１導電型層上に設けられた第１電極と、第２導電型層上に設けられた第２電極とを備え、第１導電型層の端部は、絶縁層の端から、第２電極の方向に突出している光電変換素子である。このような構成とすることにより、高い歩留まりで製造することができ、かつ特性の高い光電変換素子とすることができる。
【発明の効果】
【００１４】
本発明によれば、高い歩留まりで製造することができ、かつ特性の高い光電変換素子を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】実施の形態１のヘテロ接合型バックコンタクトセルの模式的な断面図である。
【図２】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図３】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図４】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図５】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図６】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図７】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図８】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図９】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図１０】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図１１】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図１２】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図１３】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図１４】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図１５】実施の形態２のヘテロ接合型バックコンタクトセルの模式的な断面図である。
【図１６】実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図１７】実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図１８】実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図１９】実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図２０】実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図２１】実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図２２】実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図２３】実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図２４】実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図２５】実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図２６】実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図２７】実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図２８】実施の形態３のヘテロ接合型バックコンタクトセルの模式的な断面図である。
【図２９】実施の形態３のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図３０】実施の形態３のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図３１】実施の形態３のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図３２】実施の形態３のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図３３】実施の形態３のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図３４】実施の形態３のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図３５】実施の形態３のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図３６】実施の形態３のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図３７】実施の形態３のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図３８】特許文献１に記載のアモルファス／結晶シリコンヘテロ接合デバイスの模式的な断面図である。
【図３９】実施の形態４の光電変換モジュールの構成の概略図である。
【図４０】実施の形態５の太陽光発電システムの構成の概略図である。
【図４１】図４０に示す光電変換モジュールアレイの構成の一例の概略図である。
【図４２】実施の形態６の太陽光発電システムの構成の概略図である。
【図４３】実施の形態５の太陽光発電システムの構成の他の一例の概略図である。
【図４４】実施の形態６の太陽光発電システムの構成の他の一例の概略図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
【００１７】
＜実施の形態１＞
図１に、本発明の光電変換素子の一例である実施の形態１のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。実施の形態１のヘテロ接合型バックコンタクトセルは、ｎ型単結晶シリコンからなる半導体１と、半導体１の裏面の全面を被覆するｉ型の水素化アモルファスシリコンを含有する真性層４と、真性層４の裏面の一部を被覆するｎ型の水素化アモルファスシリコンを含有するｎ型層６と、真性層４の裏面の一部を被覆するｐ型の水素化アモルファスシリコンを含有するｐ型層８と、真性層４の裏面の一部を被覆する第１絶縁層５とを備えている。ここで、ｎ型層６、ｐ型層８および第１絶縁層５は、互いに、半導体１の裏面の異なる領域を被覆している。
【００１８】
ｎ型層６上には第１電極９が設けられており、ｐ型層８上には第２電極１０が設けられている。
【００１９】
第１絶縁層５は帯状に形成されており、ｎ型層６は、真性層４の裏面の一部を被覆するとともに、真性層４の裏面上に設けられている第１絶縁層５の第１電極側側面および裏面を被覆している。さらに、ｎ型層６は、第１絶縁層５上において、第１絶縁層５の端から第２電極１０の方向に突出する端部６ａを有している。
【００２０】
ｎ型層６の裏面上には第２絶縁層３が設けられており、ｐ型層８は、真性層４の裏面の一部を被覆するとともに、真性層４の裏面上に設けられている第１絶縁層５の第２電極側側面、ｎ型層６の端部６ａ、ならびに第２絶縁層３の第２電極側側面および裏面を被覆している。
【００２１】
第１電極９は、ｎ型層６の裏面を被覆するとともに、第２絶縁層３の側面、およびｐ型層８の裏面を覆っている。
【００２２】
さらに、ｎ型層６の端部６ａの下方のｐ型層８の領域８ｂには、第２電極１０が設けられていない領域を含んでいる。
【００２３】
半導体１の裏面側の構造は上記の構造となっているが、半導体１の裏面と反対側の受光面にはテクスチャ構造（図示せず）が形成されているとともに、テクスチャ構造上にはパッシベーション膜を兼ねる反射防止膜（図示せず）が形成されていてもよい。反射防止膜は、パッシベーション層上に反射防止層を積層した積層膜であってもよい。
【００２４】
以下、図２〜図１４の模式的断面図を参照して、実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。まず、図２に示すように、ＲＣＡ洗浄を行なった半導体１の裏面の全面に、ｉ型の水素化アモルファスシリコンからなる真性層４を積層した後に、真性層４の裏面の全面に第１絶縁層５を積層する。ここで、真性層４および第１絶縁層５は、それぞれ、たとえばプラズマＣＶＤ法により積層することができる。なお、本明細書において、「ｉ型」は真性半導体を意味する。
【００２５】
半導体１としてはｎ型単結晶シリコンに限定されず、たとえば従来から公知の半導体を用いてもよい。半導体１の厚さは、特に限定されないが、たとえば５０μｍ以上３００μｍ以下とすることができ、好ましくは７０μｍ以上１５０μｍ以下とすることができる。また、半導体１の比抵抗も、特に限定されないが、たとえば０．５Ω・ｃｍ以上１０Ω・ｃｍ以下とすることができる。
【００２６】
半導体１の受光面のテクスチャ構造は、たとえば、半導体１の受光面の全面をテクスチャエッチングすることなどにより形成することができる。
【００２７】
半導体１の受光面のパッシベーション膜を兼ねる反射防止膜は、たとえば、窒化シリコン膜、酸化シリコン膜、または窒化シリコン膜と酸化シリコン膜との積層体などを用いることができる。また、反射防止膜の厚さは、たとえば１００ｎｍ程度とすることができる。また、反射防止膜は、たとえば、スパッタリング法またはプラズマＣＶＤ法により積層することができる。
【００２８】
半導体１の裏面の全面に積層される真性層４の厚さは、特に限定されないが、たとえば１ｎｍ以上１０ｎｍ以下とすることができ、より具体的には３ｎｍ程度とすることができる。
【００２９】
真性層４の裏面の全面に積層される第１絶縁層５は、絶縁材料からなる層であれば特に限定されないが、真性層４をほとんど侵すことなくエッチングが可能な材質であることが好ましい。絶縁層５としては、たとえば、プラズマＣＶＤ法等を用いて形成した、窒化シリコン層、酸化シリコン層、または窒化シリコン層と酸化シリコン層との積層体などを用いることができる。この場合、たとえばフッ酸を用いることによって、真性層４にダメージを与えることなく第１絶縁層５をエッチングすることが可能である。第１絶縁層５の厚さは、特に限定されないが、たとえば０．１μｍ以上１０μｍ以下とすることができる。
【００３０】
次に、図３に示すように、第１絶縁層５の裏面上に開口部２２を有するレジスト２１を形成する。開口部２２を有するレジスト２１は、たとえば、フォトリソグラフィ法または印刷法などにより形成することができる。
【００３１】
次に、図４に示すように、レジスト２１の開口部２２から露出する第１絶縁層５の部分を除去することによって、レジスト２１の開口部２２から真性層４の裏面を露出させる。
【００３２】
第１絶縁層５の除去は、たとえば、フッ酸等を用いたウエットエッチングなどにより行なうことができる。ここで、フッ酸を用いたウエットエッチングにより第１絶縁層５を除去する場合には、ｉ型の水素化アモルファスシリコンからなる真性層４をエッチングストップ層として機能させることができ、当該ウエットエッチングを真性層４で止めることができる。
【００３３】
次に、図５に示すように、第１絶縁層５の裏面からレジスト２１をすべて除去した後に、図６に示すように、真性層４の露出した裏面および第１絶縁層５を覆うようにしてｎ型の水素化アモルファスシリコンからなるｎ型層６をたとえばプラズマＣＶＤ法により積層する。
【００３４】
ｎ型層６の厚さは、特に限定されないが、たとえば、第１絶縁層５の厚さの０．１倍以上３倍以下とすることが好ましい。この場合、ｎ型層６の端部６ａが形成しやすくなるため、歩留まりが高くなる。
【００３５】
ｎ型層６に含まれるｎ型不純物としては、たとえばリンを用いることができ、ｎ型層６のｎ型不純物濃度は、たとえば５×１０20個／ｃｍ3程度とすることができる。
【００３６】
次に、図７に示すように、ｎ型層６の裏面上に、第２絶縁層３をたとえばプラズマＣＶＤ法により積層する。
【００３７】
第２絶縁層３は、絶縁材料からなる層であれば特に限定されないが、ｎ型層６をほとんど侵すことなくエッチングが可能な材質であることが好ましい。第２絶縁層３としては、たとえば、プラズマＣＶＤ法等を用いて形成した、窒化シリコン層、酸化シリコン層、または窒化シリコン層と酸化シリコン層との積層体などを用いることができる。この場合、たとえばフッ酸を用いることによって、ｎ型層６にダメージを与えることなく第２絶縁層３をエッチングすることが可能である。
【００３８】
次に、図８に示すように、第２絶縁層３の裏面上に開口部３２を有するレジスト３１を形成する。開口部３２を有するレジスト３１は、たとえば、フォトリソグラフィ法または印刷法などにより形成することができる。
【００３９】
次に、図９に示すように、レジスト３１の開口部３２から露出する第２絶縁層３、ｎ型層６、および第１絶縁層５のそれぞれの部分を除去することによって、レジスト３１の開口部３２から真性層４の裏面を露出させる。
【００４０】
第２絶縁層３の除去は、たとえば、フッ酸等を用いたウエットエッチングなどにより行なうことができる。このとき、第２絶縁層３の厚さ以上にサイドエッチングを行なって、第２絶縁層３を除去することによって、ｎ型層６の端部６ａを形成することができる。ここで、フッ酸を用いたウエットエッチングにより第２絶縁層３を除去する場合には、ｎ型の水素化アモルファスシリコンからなるｎ型層６をエッチングストップ層として機能させることができ、当該ウエットエッチングをｎ型層６で止めることができる。
【００４１】
また、ｎ型層６の除去は、たとえば、水酸化テトラメチルアンモニウム水溶液、水酸化カリウム水溶液または水酸化ナトリウム水溶液等のアルカリ性水溶液を用いたウエットエッチングなどにより行なうことができる。このとき、第１絶縁層５をエッチングストップ層として機能させることができ、当該ウエットエッチングを第１絶縁層５で止めることができる。
【００４２】
また、第１絶縁層５の除去は、たとえば、フッ酸等を用いたウエットエッチングなどにより行なうことができる。このとき、第１絶縁層５の厚さ以上にサイドエッチングを行なって、第１絶縁層５を除去することができる。また、フッ酸を用いたウエットエッチングにより第１絶縁層５を除去する場合には、ｉ型の水素化アモルファスシリコンからなる真性層４をエッチングストップ層として機能させることができ、当該ウエットエッチングを真性層４で止めることができる。
【００４３】
次に、図１０に示すように、第２絶縁層３の裏面からレジスト３１をすべて除去した後に、図１１に示すように、真性層４の露出した裏面、ｎ型層６の端部６ａおよび第２絶縁層３を覆うようにしてｐ型の水素化アモルファスシリコンからなるｐ型層８をたとえばプラズマＣＶＤ法により積層する。
【００４４】
ｐ型層８の厚さは、特に限定されないが、たとえば５ｎｍ以上５０ｎｍ以下とすることができる。
【００４５】
ｐ型層８に含まれるｐ型不純物としては、たとえばボロンを用いることができ、ｐ型層８のｐ型不純物濃度は、たとえば５×１０20個／ｃｍ3程度とすることができる。
【００４６】
次に、図１２に示すように、ｎ型層６の端部６ａの下方のノッチを含むｐ型層８の開口部を埋めるように、ｐ型層８の裏面上に、開口部４２を有するレジスト４１を形成する。開口部４２を有するレジスト４１は、たとえば、フォトリソグラフィ法または印刷法などにより形成することができる。
【００４７】
次に、図１３に示すように、レジスト４１の開口部４２から露出するｐ型層８および第２絶縁層３を除去することによって、ｎ型層６の裏面を露出させる。
【００４８】
ｐ型層８は、たとえば、フッ酸と硝酸との混合液（たとえば、体積比で、フッ酸：硝酸＝１：１００）を用いたウエットエッチングにより除去することができる。また、ウエットエッチングの代わりに反応性イオンエッチング法を用いてもよい。このとき、ｎ型層６が露出しない限り、第２絶縁層３の一部が除去されてもよい。
【００４９】
第２絶縁層３は、たとえば、フッ酸等を用いたウエットエッチングなどにより除去することができる。ここで、フッ酸を用いたウエットエッチングにより第２絶縁層３を除去する場合には、ｎ型の水素化アモルファスシリコンからなるｎ型層６をエッチングストップ層として機能させることができ、当該ウエットエッチングをｎ型層６で止めることができる。
【００５０】
その後、図１４に示すように、ｐ型層８の裏面からレジスト４１をすべて除去した後に、半導体１の裏面側の開口部４２および開口部４３から導電膜を、たとえばスパッタリング法または蒸着法により積層することによって、図１に示すように、ｎ型層６上に第１電極９を形成し、ｐ型層８上に第２電極１０を形成する。
【００５１】
第１電極９および第２電極１０の形成に用いられる導電膜としては、たとえば、銀およびアルミニウムの少なくとも一方を含む金属膜、またはＩＴＯなどの透明導電膜と銀およびアルミニウムの少なくとも一方を含む金属膜との堆積膜などを用いることができる。
【００５２】
以上により、実施の形態１のヘテロ接合型バックコンタクトセルを製造することができる。
【００５３】
実施の形態１のヘテロ接合型バックコンタクトセルの製造方法においては、ｐ型層８の裏面側の開口部４３には、ｎ型層６の端部６ａの下方の領域にノッチが形成されているため、このノッチによって、導電膜が分離され、第２電極１０が自己整合的に形成されることになる。したがって、第２電極１０のパターニングにリソグラフィおよび／またはシャドウマスキング等のプロセスを必要としないことから、簡易に、ヘテロ接合型バックコンタクトセルを製造することができる。
【００５４】
また、実施の形態１のヘテロ接合型バックコンタクトセルにおいては、ｎ型層６の端部６ａは、ｐ型層８の裏面側の開口部４３にしかノッチを形成していないため、第１電極９の電極面積を大きくすることができ、第１電極９の寄生抵抗を抑制することができる。
【００５５】
なお、半導体１がｎ型である場合には、ｐ型層８の幅よりもｎ型層６の幅を狭くすることが多く、第１電極９が高抵抗となりやすいため、ｐ型層８の裏面側の開口部４３にノッチを形成して、第１電極９の電極面積を大きくすることが好ましい。他方、半導体１がｐ型である場合には、上記と同様の理由で、第２電極１０の電極面積を大きくすることが好ましい。
【００５６】
また、上述のように、実施の形態１においては、ｎ型層６およびｐ型層８のパターニングを、それぞれ、第１絶縁層５上および第２絶縁層３上で行なうことができる。これにより、ｎ型層６およびｐ型層８のパターニング時に、半導体１および真性層４が受けるダメージを低減することができることから、ヘテロ接合型バックコンタクトセルを高い歩留まりで製造することができるとともに、その特性を高くすることができる。
【００５７】
また、実施の形態１においては、第１電極９と第２電極１０の半導体１の裏面への射影像に隙間がないため、半導体１の受光面から入射して半導体１を透過してきた光を第１電極９と第２電極１０とによって半導体１側に反射させることができるため、この観点からも、ヘテロ接合型バックコンタクトセルの特性を高くすることができる。
【００５８】
また、実施の形態１においては、シャドウマスキングプロセスを用いてｎ型層６およびｐ型層８を形成する必要がない。これにより、ｎ型層６およびｐ型層８を高精度に形成することができるため、ヘテロ接合型バックコンタクトセルを高い歩留まりで製造することができるとともに、その特性を高くすることができる。
【００５９】
以上により、実施の形態１のヘテロ接合型バックコンタクトセルは、高い歩留まりで製造することができ、かつ特性の高い光電変換素子とすることができる。
【００６０】
特に、実施の形態１のヘテロ接合型バックコンタクトセルは、ｎ型層６の端部６ａの下方のｐ型層８の領域８ｂは第２電極１０が形成されていない領域を含んでいるため、ｐ型層８の裏面側の開口部に、ｎ型層６の端部６ａによってノッチが形成される。このノッチによって、第２電極１０を自己整合的に形成することができるため、ヘテロ接合型バックコンタクトセルを高い歩留まりで製造することができる。
【００６１】
また、実施の形態１のヘテロ接合型バックコンタクトセルにおいては、ｎ型層６の端部６ａがｐ型層８によって覆われているため、ｎ型層６の端部６ａの下方のｐ型層８の領域により安定してノッチを形成することができる。このノッチによって、第２電極１０を自己整合的に形成することができるため、ヘテロ接合型バックコンタクトセルをより高い歩留まりで製造することができる。
【００６２】
また、実施の形態１のヘテロ接合型バックコンタクトセルにおいて、第１絶縁層５が窒化シリコンを含有するものである場合には、第１絶縁層５のウエットエッチングにおいてｉ型の水素化アモルファスシリコンからなる真性層４をエッチングストップ層として機能させることができるため、第１絶縁層５の厚さ以上のサイドエッチングを容易に行なうことができる。
【００６３】
また、実施の形態１のヘテロ接合型バックコンタクトセルにおいては、ｎ型層６上に第２絶縁層３が設けられているため、第２絶縁層３によって、ｎ型層６とｐ型層８とを厚さ方向に絶縁することができる。
【００６４】
また、実施の形態１のヘテロ接合型バックコンタクトセルにおいて、第２絶縁層３が窒化シリコンを含有するものである場合には、第２絶縁層３のウエットエッチングにおいてｎ型の水素化アモルファスシリコンからなるｎ型層６をエッチングストップ層として機能させることができるため、第２絶縁層３の厚さ以上のサイドエッチングを容易に行なうことができる。
【００６５】
また、実施の形態１においては、ｎ型層６の形成後にｐ型層８を形成しているため、真性層４による半導体１の裏面の良好なパッシベーション効果を得ることができる。すなわち、ｎ型層６の形成前にｐ型層８を形成した場合には、ｎ型層６の積層時のアニール効果によって、ｐ型層８で被覆された真性層４の少数キャリアライフタイムが低下することがあるが、ｎ型層６の形成後にｐ型層８を形成した場合にはこのような少数キャリアライフタイムの低下を抑止することができる。
【００６６】
なお、上記においては、第１導電型をｎ型とし、第２導電型をｐ型として説明したが、第１導電型をｐ型とし、第２導電型をｎ型としてもよいことは言うまでもない。
【００６７】
＜実施の形態２＞
図１５に、本発明の光電変換素子の他の一例である実施の形態２のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。実施の形態２のヘテロ接合型バックコンタクトセルにおいては、ｎ型層６の直下に、ｉ型の水素化アモルファスシリコンを含有する第２真性層６１が位置していることを特徴としている。
【００６８】
以下、図１６〜図２７の模式的断面図を参照して、実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。まず、半導体１の裏面上に、真性層４および第１絶縁層５をこの順序に積層し、第１絶縁層５の裏面上に、開口部を有するレジストを設けるまでは実施の形態１と同様である。
【００６９】
次に、図１６に示すように、第１絶縁層５の裏面上に設けられたレジスト５１の開口部５２から露出する第１絶縁層５および真性層４を除去して、半導体１の裏面を露出させる。
【００７０】
第１絶縁層５の除去は、たとえば、フッ酸等を用いたウエットエッチングなどにより行なうことができる。ここで、フッ酸を用いたウエットエッチングにより第２絶縁層３を除去する場合には、ｉ型の水素化アモルファスシリコンからなる真性層４をエッチングストップ層として機能させることができ、当該ウエットエッチングを真性層４で止めることができる。
【００７１】
また、真性層４の除去は、たとえば、水酸化テトラメチルアンモニウム水溶液、水酸化カリウム水溶液または水酸化ナトリウム水溶液等のアルカリ性水溶液を用いたウエットエッチングなどにより行なうことができる。このとき、半導体１の一部も除去されてもよい。
【００７２】
次に、図１７に示すように、第１絶縁層５の裏面からレジスト５１を除去した後に、図１８に示すように、半導体１の露出した裏面、および第１絶縁層５を覆うようにして、ｉ型の水素化アモルファスシリコンからなる第２真性層６１をたとえばプラズマＣＶＤ法により積層する。
【００７３】
第２真性層６１の厚さは、特に限定されないが、たとえば１ｎｍ以上５ｎｍ以下とすることができる。
【００７４】
次に、図１９に示すように、第２真性層６１の裏面上に、ｎ型層６をたとえばプラズマＣＶＤ法により積層する。
【００７５】
ｎ型層６の厚さは、特に限定されないが、たとえば、第１絶縁層５の厚さの０．１倍以上３倍以下とすることが好ましい。この場合、ｎ型層６の端部６ａが形成されやすくなるため、歩留まりが高くなる。
【００７６】
次に、図２０に示すように、ｎ型層６の裏面上に、第２絶縁層３をたとえばプラズマＣＶＤ法により積層する。
【００７７】
次に、図２１に示すように、第２絶縁層３の裏面上に、開口部７２を有するレジスト７１を形成する。開口部７２を有するレジスト７１は、たとえば、フォトリソグラフィ法または印刷法などにより形成することができる。
【００７８】
次に、図２２に示すように、レジスト７１の開口部７２から露出する第２絶縁層３、ｎ型層６、第２真性層６１および第１絶縁層５のそれぞれの部分を除去することによって、レジスト７１の開口部７２から真性層４の裏面を露出させる。
【００７９】
第２絶縁層３の除去は、たとえば、フッ酸等を用いたウエットエッチングなどにより行なうことができる。このとき、第２絶縁層３の厚さ以上にサイドエッチングを行なって、第２絶縁層３を除去することができる。ここで、フッ酸を用いたウエットエッチングにより第２絶縁層３を除去する場合には、ｎ型の水素化アモルファスシリコンからなるｎ型層６をエッチングストップ層として機能させることができ、当該ウエットエッチングをｎ型層６で止めることができる。
【００８０】
また、ｎ型層６および第２真性層６１の除去は、たとえば、水酸化テトラメチルアンモニウム水溶液、水酸化カリウム水溶液または水酸化ナトリウム水溶液等のアルカリ性水溶液を用いたウエットエッチングなどにより行なうことができる。このとき、第１絶縁層５をエッチングストップ層として機能させることができ、当該ウエットエッチングを第１絶縁層５で止めることができる。
【００８１】
また、第１絶縁層５の除去は、たとえば、フッ酸等を用いたウエットエッチングなどにより行なうことができる。このとき、第１絶縁層５の厚さ以上にサイドエッチングを行なって、第１絶縁層５を除去することができる。また、フッ酸を用いたウエットエッチングにより第１絶縁層５を除去する場合には、ｉ型の水素化アモルファスシリコンからなる真性層４をエッチングストップ層として機能させることができ、当該ウエットエッチングを真性層４で止めることができる。
【００８２】
次に、図２３に示すように、第２絶縁層３の裏面からレジスト７１をすべて除去した後に、図２４に示すように、真性層４の露出した裏面、ｎ型層６の端部６ａ、ｎ型層６の端部６ａの直下の第２真性層６１および第２絶縁層３を覆うようにして、ｐ型の水素化アモルファスシリコンからなるｐ型層８をたとえばプラズマＣＶＤ法により積層する。
【００８３】
ｐ型層８の厚さは、特に限定されないが、たとえば５ｎｍ以上５０ｎｍ以下とすることができる。
【００８４】
次に、図２５に示すように、ｐ型層８の裏面側の開口部を埋めるように、ｐ型層８の裏面上に、開口部８２を有するレジスト８１を形成する。開口部８２を有するレジスト８１は、たとえば、フォトリソグラフィ法または印刷法などにより形成することができる。
【００８５】
次に、図２６に示すように、レジスト８１の開口部８２から露出するｐ型層８および第２絶縁層３を除去することによって、ｎ型層６の裏面を露出させる。
【００８６】
ｐ型層８は、たとえば、フッ酸と硝酸との混合液（たとえば、体積比で、フッ酸：硝酸＝１：１００）を用いたウエットエッチングにより除去することができる。このとき、ｎ型層６が露出しない限り、第２絶縁層３の一部が除去されてもよい。
【００８７】
第２絶縁層３は、たとえば、フッ酸等を用いたウエットエッチングなどにより除去することができる。ここで、フッ酸を用いたウエットエッチングにより第２絶縁層３を除去する場合には、ｎ型の水素化アモルファスシリコンからなるｎ型層６をエッチングストップ層として機能させることができ、当該ウエットエッチングをｎ型層６で止めることができる。
【００８８】
次に、図２７に示すように、ｐ型層８の裏面からレジスト８１をすべて除去した後に、半導体１の裏面側の開口部８２および開口部８３から導電膜を、たとえばスパッタリング法または蒸着法により積層することによって、図１５に示すように、ｎ型層６上に第１電極９を形成し、ｐ型層８上に第２電極１０を形成する。
【００８９】
第１電極９および第２電極１０の形成に用いられる導電膜としては、たとえば、銀およびアルミニウムの少なくとも一方を含む金属膜、またはＩＴＯなどの透明導電膜と銀およびアルミニウムの少なくとも一方を含む金属膜との堆積膜などを用いることができる。
【００９０】
以上により、実施の形態２のヘテロ接合型バックコンタクトセルを製造することができる。
【００９１】
実施の形態２のヘテロ接合型バックコンタクトセルの製造方法においても、ｐ型層８の裏面側の開口部４３には、ｎ型層６の端部６ａの下方の領域にノッチが形成されているため、このノッチによって、導電膜が分離され、第２電極１０が自己整合的に形成されることになる。したがって、第２電極１０のパターニングにリソグラフィおよび／またはシャドウマスキング等のプロセスを必要としないことから、簡易に、ヘテロ接合型バックコンタクトセルを製造することができる。
【００９２】
また、実施の形態２のヘテロ接合型バックコンタクトセルにおいても、ｎ型層６の端部６ａは、ｐ型層８の裏面側の開口部８３にしかノッチを形成していないため、第１電極９の電極面積を大きくすることができ、第１電極９の寄生抵抗を抑制することができる。
【００９３】
また、上述のように、実施の形態２においても、ｎ型層６およびｐ型層８のパターニングを、それぞれ、第１絶縁層５上および第２絶縁層３上で行なうことができる。これにより、ｎ型層６およびｐ型層８のパターニング時に、半導体１および真性層４が受けるダメージを低減することができることから、ヘテロ接合型バックコンタクトセルを高い歩留まりで製造することができるとともに、その特性を高くすることができる。
【００９４】
また、実施の形態２においても、半導体１の受光面から入射して半導体１を透過してきた光を第１電極９と第２電極１０とによって半導体１側に反射させることができるため、この観点からも、ヘテロ接合型バックコンタクトセルの特性を高くすることができる。
【００９５】
また、実施の形態２においても、シャドウマスキングプロセスを用いてｎ型層６およびｐ型層８を形成する必要がない。これにより、ｎ型層６およびｐ型層８を高精度に形成することができるため、ヘテロ接合型バックコンタクトセルを高い歩留まりで製造することができるとともに、その特性を高くすることができる。
【００９６】
以上により、実施の形態２のヘテロ接合型バックコンタクトセルも、高い歩留まりで製造することができ、かつ特性の高い光電変換素子とすることができる。
【００９７】
さらに、実施の形態２においても、ｐ型層８の直下に、真性の水素化アモルファスシリコンを含有する第２真性層６１が位置していることによって、真性層４による半導体１の裏面のさらなる良好なパッシベーション効果を得ることができるため、少数キャリアライフタイムの低下をさらに抑止することができる。
【００９８】
実施の形態２における上記以外の説明は、実施の形態１と同様であるため、ここでは、その説明については省略する。
【００９９】
＜実施の形態３＞
図２８に、本発明の光電変換素子の他の一例である実施の形態３のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。実施の形態３のヘテロ接合型バックコンタクトセルにおいては、第１電極９がｐ型層８上に設けられているとともに、第２電極１０がｎ型層６上に設けられており、ｐ型層８の端部８ａが、第１絶縁層５の端から、第２電極１０の方向に突出していることを特徴としている。実施の形態３のヘテロ接合型バックコンタクトセルにおいては、ｐ型層８の端部８ａの下方のｎ型層６の領域６ｂが、第２電極１０が形成されていない領域を含んでいる。
【０１００】
以下、図２９〜図３７の模式的断面図を参照して、実施の形態３のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。まず、図２９に示すように、半導体１の裏面上に、真性層４、ｎ型層６および第１絶縁層５をこの順序に積層する。ここで、真性層４、ｎ型層６および第１絶縁層５は、それぞれ、たとえばプラズマＣＶＤ法により積層することができる。
【０１０１】
真性層４の厚さは、特に限定されないが、たとえば１ｎｍ以上１０ｎｍ以下とすることができ、より具体的には３ｎｍ程度とすることができる。
【０１０２】
ｎ型層６の厚さは、特に限定されないが、たとえば５ｎｍ以上５０ｎｍ以下とすることができる。
【０１０３】
第１絶縁層５の厚さは、特に限定されないが、たとえば０．１μｍ以上１０μｍ以下とすることができる。
【０１０４】
次に、図３０に示すように、第１絶縁層５の裏面上に、開口部９２を有するレジスト９１を形成する。開口部９２を有するレジスト９１は、たとえば、フォトリソグラフィ法または印刷法などにより形成することができる。
【０１０５】
次に、図３１に示すように、第１絶縁層５の裏面上に設けられたレジスト５１の開口部５２から露出する第１絶縁層５、ｎ型層６および真性層４を除去して、半導体１の裏面を露出させる。
【０１０６】
第１絶縁層５の除去は、たとえば、フッ酸等を用いたウエットエッチングなどにより行なうことができる。ここで、フッ酸を用いたウエットエッチングにより第１絶縁層５を除去する場合には、ｎ型の水素化アモルファスシリコンからなる真性層４をエッチングストップ層として機能させることができ、当該ウエットエッチングを真性層４で止めることができる。
【０１０７】
また、ｎ型層６および真性層４の除去は、たとえば、水酸化テトラメチルアンモニウム水溶液、水酸化カリウム水溶液または水酸化ナトリウム水溶液等のアルカリ性水溶液を用いたウエットエッチングなどにより行なうことができる。このとき、半導体１の一部も除去されてもよい。
【０１０８】
次に、図３２に示すように、第１絶縁層５の裏面からレジスト９１を除去した後に、図３３に示すように、半導体１の露出した裏面、ｎ型層６の側面および第１絶縁層５を覆うようにして、ｉ型の水素化アモルファスシリコンからなる第２真性層６１をたとえばプラズマＣＶＤ法により積層する。
【０１０９】
第２真性層６１の厚さは、特に限定されないが、たとえば３ｎｍ以上１０ｎｍ以下とすることができる。
【０１１０】
次に、図３４に示すように、第２真性層６１の裏面上に、ｐ型層８をたとえばプラズマＣＶＤ法により積層する。
【０１１１】
ｐ型層８の厚さは、特に限定されないが、第１絶縁層５の厚さの０．１倍以上３倍以下とすることが好ましい。この場合、ｐ型層８の端部８ａが形成されやすくなるため、歩留まりが高くなる。
【０１１２】
次に、図３５に示すように、ｐ型層８の裏面上に、開口部２０２を有するレジスト２０１を形成する。開口部２０２を有するレジスト２０１は、たとえば、フォトリソグラフィ法または印刷法などにより形成することができる。
【０１１３】
次に、図３６に示すように、レジスト２０１の開口部２０２から露出するｐ型層８、第２真性層６１、および第１絶縁層５のそれぞれの部分を除去することによって、レジスト２０１の開口部２０２からｎ型層６の裏面を露出させる。
【０１１４】
ｐ型層８は、たとえば、フッ酸と硝酸と酢酸との混合液を用いたウエットエッチングにより除去することができる。混合液中におけるフッ酸と硝酸と酢酸との体積比を調節することによって、当該混合液のｐ型層８に対するエッチングレートを第２真性層６１に対するエッチングレートよりも大きくすることにより、第２真性層６１をエッチングストップ層として機能させることができる。このような混合液中におけるフッ酸と硝酸と酢酸との体積比は、たとえば、フッ酸：硝酸：酢酸＝１：３：８とすることができる。このとき、ｎ型層６が露出しない限り、第１絶縁層５の一部が除去されてもよい。
【０１１５】
また、第２真性層６１の除去は、たとえば、水酸化テトラメチルアンモニウム水溶液、水酸化カリウム水溶液、または水酸化ナトリウム水溶液等のアルカリ性水溶液を用いたウエットエッチングなどにより行なうことができる。このとき、第１絶縁層５をエッチングストップ層として機能させることができるため、当該ウエットエッチングを第１絶縁層５で止めることができる。
【０１１６】
第１絶縁層５は、たとえば、フッ酸等を用いたウエットエッチングなどにより除去することができる。このとき、第１絶縁層５の厚さ以上にサイドエッチングを行なって、第１絶縁層５を除去することによって、ｐ型層８の端部８ａを形成することができる。また、フッ酸を用いたウエットエッチングにより第１絶縁層５を除去する場合には、ｎ型の水素化アモルファスシリコンからなるｎ型層６をエッチングストップ層として機能させることができ、当該ウエットエッチングをｎ型層６で止めることができる。
【０１１７】
次に、図３７に示すように、ｐ型層８の裏面からレジスト８１をすべて除去した後に、半導体１の裏面側の開口部２０２および開口部２０３から導電膜を、たとえばスパッタリング法または蒸着法により積層することによって、図２８に示すように、ｎ型層６上に第２電極１０を形成し、ｐ型層８上に第１電極９を形成する。
【０１１８】
第１電極９および第２電極１０の形成に用いられる導電膜としては、たとえば、銀およびアルミニウムの少なくとも一方を含む金属膜、またはＩＴＯなどの透明導電膜と銀およびアルミニウムの少なくとも一方を含む金属膜との堆積膜などを用いることができる。
【０１１９】
以上により、実施の形態３のヘテロ接合型バックコンタクトセルを製造することができる。
【０１２０】
実施の形態３のヘテロ接合型バックコンタクトセルの製造方法においては、ｐ型層８の端部８ａの下方のｎ型層６の領域６ｂにノッチが形成されているため、このノッチによって、導電膜が分離され、第２電極１０が自己整合的に形成されることになる。したがって、第２電極１０のパターニングにリソグラフィおよび／またはシャドウマスキング等のプロセスを必要としないことから、簡易に、ヘテロ接合型バックコンタクトセルを製造することができる。
【０１２１】
また、実施の形態３のヘテロ接合型バックコンタクトセルにおいても、ｐ型層８の端部８ａは、ｎ型層６の裏面側の開口部にしかノッチを形成していないため、第１電極９の電極面積を大きくすることができ、第１電極９の寄生抵抗を抑制することができる。
【０１２２】
また、上述のように、実施の形態３においては、ｐ型層８のパターニングを、第１絶縁層５上で行なうことができる。これにより、ｐ型層８のパターニング時に、半導体１および真性層４が受けるダメージを低減することができることから、ヘテロ接合型バックコンタクトセルを高い歩留まりで製造することができるとともに、その特性を高くすることができる。
【０１２３】
また、実施の形態３においても、半導体１の受光面から入射して半導体１を透過してきた光を第１電極９と第２電極１０とによって半導体１側に反射させることができるため、この観点からも、ヘテロ接合型バックコンタクトセルの特性を高くすることができる。
【０１２４】
また、実施の形態３においても、シャドウマスキングプロセスを用いてｎ型層６およびｐ型層８を形成する必要がない。これにより、ｎ型層６およびｐ型層８を高精度に形成することができるため、ヘテロ接合型バックコンタクトセルを高い歩留まりで製造することができるとともに、その特性を高くすることができる。
【０１２５】
また、実施の形態３においても、ｐ型層８の直下に、真性の水素化アモルファスシリコンを含有する第２真性層６１が位置していることによって、真性層４による半導体１の裏面のさらなる良好なパッシベーション効果を得ることができるため、少数キャリアライフタイムの低下をさらに抑止することができる。
【０１２６】
以上により、実施の形態３のヘテロ接合型バックコンタクトセルも、高い歩留まりで製造することができ、かつ特性の高い光電変換素子とすることができる。
【０１２７】
実施の形態３における上記以外の説明は、実施の形態１および実施の形態２と同様であるため、ここでは、その説明については省略する。
【０１２８】
以下、本発明の別の局面として実施の形態１〜３のヘテロ接合型バックコンタクトセルを備える光電変換モジュール（実施の形態４）および太陽光発電システム（実施の形態５および実施の形態６）について説明する。
【０１２９】
実施の形態１〜３のヘテロ接合型バックコンタクトセルは、高い特性を有するため、これを備える光電変換モジュールおよび太陽光発電システムも高い特性を有している。
【０１３０】
＜実施の形態４＞
実施の形態４は、実施の形態１〜３のヘテロ接合型バックコンタクトセルを光電変換素子として用いた光電変換モジュールである。
【０１３１】
＜光電変換モジュール＞
図３９に、実施の形態１〜３のヘテロ接合型バックコンタクトセルを光電変換素子として用いた本発明の光電変換モジュールの一例である実施の形態４の光電変換モジュールの構成の概略を示す。図３９を参照して、実施の形態４の光電変換モジュール１０００は、複数の光電変換素子１００１と、カバー１００２と、出力端子１０１３，１０１４とを備えている。
【０１３２】
複数の光電変換素子１００１はアレイ状に配列され直列に接続されている。図３９には光電変換素子１００１を直列に接続する配列を図示しているが、配列および接続方式はこれに限定されず、並列に接続して配列してもよく、直列と並列とを組み合わせた配列としてもよい。複数の光電変換素子１００１の各々には、実施の形態１〜３のいずれかのヘテロ接合型バックコンタクトセルが用いられる。尚、光電変換モジュール１０００は、複数の光電変換素子１００１のうち少なくとも１つが実施の形態１〜実施の形態３の光電変換素子のいずれかからなる限り、上記の説明に限定されず如何なる構成もとり得る。また、光電変換モジュール１０００に含まれる光電変換素子１００１の数は２以上の任意の整数とすることができる。
【０１３３】
カバー１００２は、耐候性のカバーから構成されており、複数の光電変換素子１００１を覆う。カバー１００２は、たとえば、光電変換素子１００１の受光面側に設けられた透明基材（たとえば、ガラス等）と、光電変換素子１００１の受光面側とは反対の裏面側に設けられた裏面基材（たとえば、ガラス、樹脂シート等）と、透明基材と裏面基材との間を埋める封止材（たとえばＥＶＡ（エチレンビニルアセテート）等）とを含む。
【０１３４】
出力端子１０１３は、直列に接続された複数の光電変換素子１００１の一方端に配置される光電変換素子１００１に接続される。
【０１３５】
出力端子１０１４は、直列に接続された複数の光電変換素子１００１の他方端に配置される光電変換素子１００１に接続される。
【０１３６】
＜実施の形態５＞
実施の形態５は、実施の形態１〜３のヘテロ接合型バックコンタクトセルを光電変換素子として用いた太陽光発電システムである。本発明の光電変換素子は高い特性（変換効率等）を有するため、これを備える本発明の太陽光発電システムも高い特性を有することができる。尚、太陽光発電システムとは、光電変換モジュールが出力する電力を適宜変換して、商用電力系統または電気機器等に供給する装置である。
【０１３７】
＜太陽光発電システム＞
太陽光発電システムは、光電変換モジュールが出力する電力を適宜変換して、商用電力系統または電気機器等に供給する装置である。
【０１３８】
図４０に、実施の形態１〜３のヘテロ接合型バックコンタクトセルを光電変換素子として用いた本発明の太陽光発電システムの一例である実施の形態５の太陽光発電システムの構成の概略を示す。図４０を参照して、実施の形態５の太陽光発電システム２０００は、光電変換モジュールアレイ２００１と、接続箱２００２と、パワーコンディショナ２００３と、分電盤２００４と、電力メータ２００５とを備える。後述するように光電変換モジュールアレイ２００１は複数の光電変換モジュール１０００（実施の形態４）から構成されている。
【０１３９】
太陽光発電システム２０００には、一般に「ホーム・エネルギー・マネジメント・システム（ＨＥＭＳ：Home Energy Management System）」、「ビルディング・エネルギー・マネージメント・システム（ＢＥＭＳ：Building Energy Management System)」等の機能を付加することができる。これにより、太陽光発電システム２０００の発電量の監視、太陽光発電システム２０００に接続される各電気機器類の消費電力量の監視・制御等を行うことで、エネルギー消費量を削減することができる。
【０１４０】
接続箱２００２は、光電変換モジュールアレイ２００１に接続される。パワーコンディショナ２００３は、接続箱２００２に接続される。分電盤２００４は、パワーコンディショナ２００３および電気機器類２０１１に接続される。電力メータ２００５は、分電盤２００４および商用電力系統に接続される。尚、図４３に示すように、パワーコンディショナ２００３には蓄電池２１００が接続されていてもよい。この場合、日照量の変動による出力変動を抑制することができると共に、日照のない時間帯であっても蓄電池２１００に蓄電された電力を電気機器類２０１１または商用電力系統に供給することができる。また、蓄電池２１００は、パワーコンディショナ２００３に内蔵されていてもよい。
【０１４１】
＜動作＞
実施の形態５の太陽光発電システム２０００は、たとえば以下のように動作する。
【０１４２】
光電変換モジュールアレイ２００１は、太陽光を電気に変換して直流電力を発電し、直流電力を接続箱２００２へ供給する。
【０１４３】
接続箱２００２は、光電変換モジュールアレイ２００１が発電した直流電力を受け、直流電力をパワーコンディショナ２００３へ供給する。
【０１４４】
パワーコンディショナ２００３は、接続箱２００２から受けた直流電力を交流電力に変換して分電盤２００４へ供給する。尚、接続箱２００２から受けた直流電力の一部を交流電力に変換せずに、直流電力のまま分電盤２００４へ供給してもよい。尚、図４３に示すように、パワーコンディショナ２００３に蓄電池２１００が接続されている場合（または、蓄電池２１００がパワーコンディショナ２００３に内蔵される場合）、パワーコンディショナ２００３は接続箱２００２から受けた直流電力の一部または全部を適切に電力変換して、蓄電池２１００に蓄電することができる。蓄電池２１００に蓄電された電力は、光電変換モジュールの発電量や電気機器類２０１１の電力消費量の状況に応じて適宜パワーコンディショナ２００３側に供給され、適切に電力変換されて分電盤２００４へ供給される。
【０１４５】
分電盤２００４は、パワーコンディショナ２００３から受けた電力および電力メータ２００５を介して受けた商用電力の少なくともいずれかを電気機器類２０１１へ供給する。また、分電盤２００４はパワーコンディショナ２００３から受けた交流電力が電気機器類２０１１の消費電力よりも多いとき、パワーコンディショナ２００３から受けた交流電力を電気機器類２０１１へ供給する。そして、余った交流電力を電力メータ２００５を介して商用電力系統へ供給する。
【０１４６】
また、分電盤２００４は、パワーコンディショナ２００３から受けた交流電力が電気機器類２０１１の消費電力よりも少ないとき、商用電力系統から受けた交流電力およびパワーコンディショナ２００３から受けた交流電力を電気機器類２０１１へ供給する。
【０１４７】
電力メータ２００５は、商用電力系統から分電盤２００４へ向かう方向の電力を計測するとともに、分電盤２００４から商用電力系統へ向かう方向の電力を計測する。
【０１４８】
＜光電変換モジュールアレイ＞
光電変換モジュールアレイ２００１について説明する。
【０１４９】
図４１に、図４０に示す光電変換モジュールアレイ２００１の構成の一例の概略を示す。図４１を参照して、光電変換モジュールアレイ２００１は、複数の光電変換モジュール１０００と出力端子２０１３，２０１４とを含む。
【０１５０】
複数の光電変換モジュール１０００は、アレイ状に配列され直列に接続されている。図４１には光電変換モジュール１０００を直列に接続する配列を図示しているが、配列および接続方式はこれに限定されず、並列に接続して配列してもよいし、直列と並列とを組み合わせた配列としてもよい。なお、光電変換モジュールアレイ２００１に含まれる光電変換モジュール１０００の数は、２以上の任意の整数とすることができる。
【０１５１】
出力端子２０１３は、直列に接続された複数の光電変換モジュール１０００の一方端に位置する光電変換モジュール１０００に接続される。
【０１５２】
出力端子２０１４は、直列に接続された複数の光電変換モジュール１０００の他方端に位置する光電変換モジュール１０００に接続される。
【０１５３】
なお、以上の説明はあくまでも一例であり、実施の形態５の太陽光発電システムは、実施の形態１〜３のヘテロ接合型バックコンタクトセルの少なくとも１つを光電変換素子として備える限り、上記の説明に限定されず如何なる構成もとり得るものとする。
【０１５４】
＜実施の形態６＞
実施の形態６は、実施の形態５として説明した太陽光発電システムよりも大規模な太陽光発電システムである。実施の形態６の太陽光発電システムも、実施の形態１〜３のヘテロ接合型バックコンタクトセルの少なくとも１つを光電変換素子として備えるものである。本発明の光電変換素子は高い特性（変換効率等）を有するため、これを備える本発明の太陽光発電システムも高い特性を有することができる。
【０１５５】
＜大規模太陽光発電システム＞
図４２に、本発明の大規模太陽光発電システムの一例である実施の形態６の太陽光発電システムの構成の概略を示す。図４２を参照して、実施の形態６の太陽光発電システム４０００は、複数のサブシステム４００１と、複数のパワーコンディショナ４００３と、変圧器４００４とを備える。太陽光発電システム４０００は、図４０に示す実施の形態５の太陽光発電システム２０００よりも大規模な太陽光発電システムである。
【０１５６】
複数のパワーコンディショナ４００３は、それぞれサブシステム４００１に接続される。太陽光発電システム４０００において、パワーコンディショナ４００３およびそれに接続されるサブシステム４００１の数は２以上の任意の整数とすることができる。尚、図４４に示すように、パワーコンディショナ４００３には蓄電池４１００が接続されていてもよい。この場合、日照量の変動による出力変動を抑制することができると共に、日照のない時間帯であっても蓄電池４１００に蓄電された電力を供給することができる。また、蓄電池４１００はパワーコンディショナ４００３に内蔵されていてもよい。
【０１５７】
変圧器４００４は、複数のパワーコンディショナ４００３および商用電力系統に接続される。
【０１５８】
複数のサブシステム４００１の各々は、複数のモジュールシステム３０００から構成される。サブシステム４００１内のモジュールシステム３０００の数は、２以上の任意の整数とすることができる。
【０１５９】
複数のモジュールシステム３０００の各々は、複数の光電変換モジュールアレイ２００１と、複数の接続箱３００２と、集電箱３００４とを含む。モジュールシステム３０００内の接続箱３００２およびそれに接続される光電変換モジュールアレイ２００１の数は、２以上の任意の整数とすることができる。
【０１６０】
集電箱３００４は、複数の接続箱３００２に接続される。また、パワーコンディショナ４００３は、サブシステム４００１内の複数の集電箱３００４に接続される。
【０１６１】
＜動作＞
実施の形態６の太陽光発電システム４０００は、たとえば以下のように動作する。
【０１６２】
モジュールシステム３０００の複数の光電変換モジュールアレイ２００１は、太陽光を電気に変換して直流電力を発電し、直流電力を接続箱３００２を介して集電箱３００４へ供給する。サブシステム４００１内の複数の集電箱３００４は、直流電力をパワーコンディショナ４００３へ供給する。さらに、複数のパワーコンディショナ４００３は、直流電力を交流電力に変換して、交流電力を変圧器４００４へ供給する。尚、図４４に示すように、パワーコンディショナ４００３に蓄電池４１００が接続されている場合（または、蓄電池４１００がパワーコンディショナ４００３に内蔵される場合）、パワーコンディショナ４００３は集電箱３００４から受けた直流電力の一部または全部を適切に電力変換して、蓄電池４１００に蓄電することができる。蓄電池４１００に蓄電された電力は、サブシステム４００１の発電量に応じて適宜パワーコンディショナ４００３側に供給され、適切に電力変換されて変圧器４００４へ供給される。
【０１６３】
変圧器４００４は、複数のパワーコンディショナ４００３から受けた交流電力の電圧レベルを変換して商用電力系統へ供給する。
【０１６４】
なお、太陽光発電システム４０００は、実施の形態１〜３のヘテロ接合型バックコンタクトセルのうち少なくとも１つを光電変換素子として備えるものであればよく、太陽光発電システム４０００に含まれる全ての光電変換素子が実施の形態１〜３のヘテロ接合型バックコンタクトセルでなくても構わない。たとえば、あるサブシステム４００１に含まれる光電変換素子の全てが実施の形態１〜３のヘテロ接合型バックコンタクトセルであり、別のサブシステム４００１に含まれる光電変換素子の一部若しくは全部が、実施の形態１〜３のヘテロ接合型バックコンタクトセルでない場合もあり得るものとする。
【０１６５】
＜まとめ＞
本発明は、半導体と、半導体上に設けられた水素化アモルファスシリコンを含有する真性層と、真性層上に設けられた、第１導電型の水素化アモルファスシリコンを含有する第１導電型層と、第２導電型の水素化アモルファスシリコンを含有する第２導電型層と、絶縁層と、第１導電型層上に設けられた第１電極と、第２導電型層上に設けられた第２電極とを備え、第１導電型層の端部は、絶縁層の端から、第２電極の方向に突出している光電変換素子である。このような構成とすることにより、高い歩留まりで製造することができ、かつ特性の高い光電変換素子とすることができる。
【０１６６】
また、本発明の光電変換素子において、第１導電型層の端部の下方の第２導電型層の領域は、第２電極が形成されていない領域を含むことが好ましい。このような構成とすることにより、第２導電型層の裏面側の開口部に、第１導電型層の端部によってノッチを形成して、第２電極を自己整合的に形成することができるため、ヘテロ接合型バックコンタクトセルを高い歩留まりで製造することができる。
【０１６７】
また、本発明の光電変換素子においては、第１導電型層の端部が第２導電型層によって覆われていることが好ましい。このような構成とすることにより、第１導電型層の端部の下方の第２導電型層の領域により安定してノッチを形成して、第２電極を自己整合的に形成することができるため、ヘテロ接合型バックコンタクトセルをより高い歩留まりで製造することができる。
【０１６８】
また、本発明の光電変換素子においては、絶縁層が窒化シリコンまたは酸化シリコンを含有することが好ましい。このような構成とすることにより、絶縁層のウエットエッチングにおいて真性層をエッチングストップ層として機能させることができるため、第１絶縁層の厚さ以上のサイドエッチングを容易に行なうことができる。
【０１６９】
また、本発明の光電変換素子においては、第１導電型層上に第２絶縁層が設けられていることが好ましい。このような構成とすることにより、第２絶縁層によって、第１導電型層と第２導電型層とを厚さ方向に絶縁することができる。
【０１７０】
また、本発明の光電変換素子においては、第２絶縁層が窒化シリコンまたは酸化シリコンを含有することが好ましい。このような構成とすることにより、第２絶縁層のウエットエッチングにおいて第１導電型層をエッチングストップ層として機能させることができるため、第２絶縁層の厚さ以上のサイドエッチングを容易に行なうことができる。
【０１７１】
また、本発明の光電変換素子においては、半導体が第１導電型であり、第１導電型がｎ型であって、第２導電型がｐ型であることが好ましい。このような構成とすることにより、第２導電型層の幅よりも狭くなりやすい第１導電型層上の第１電極の電極面積を大きくして、第１電極の寄生抵抗を抑制することができる。
【０１７２】
また、本発明の光電変換素子においては、第１導電型層の直下または第２導電型層の直下に、真性の水素化アモルファスシリコンを含有する第２真性層が位置していることが好ましい。このような構成とすることにより、真性層による半導体の裏面のさらなる良好なパッシベーション効果を得ることができるため、少数キャリアライフタイムの低下をさらに抑止することができる。
【０１７３】
以上のように本発明の実施の形態について説明を行なったが、上述の各実施の形態の構成を適宜組み合わせることも当初から予定している。
【０１７４】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【０１７５】
本発明は、光電変換素子および光電変換素子の製造方法に利用することができ、特に、ヘテロ接合型バックコンタクトセルおよびヘテロ接合型バックコンタクトセルの製造方法に好適に利用することができる。
【符号の説明】
【０１７６】
１  半導体、３  第２絶縁層、４  真性層、５  第１絶縁層、６  ｎ型層、６ａ  端部、６ｂ  領域、８  ｐ型層、８ａ  端部、８ｂ  領域、９  第１電極、１０  第２電極、２１  レジスト、２２  開口部、３１  レジスト、３２  開口部、４１  レジスト、４２  開口部、４３  開口部、５１  レジスト、５２  開口部、６１  第２真性層、７１  レジスト、７２  開口部、８１  レジスト、８２  開口部、８３  開口部、９１  レジスト、９２  開口部、１０１  結晶シリコンウエハ、１０２  真性水素化アモルファスシリコン遷移層、１０３  ｎドープ領域、１０４  ｐドープ領域、１０５  アルミニウム電極、２０１  レジスト、２０２  開口部、２０３  開口部、１０００  光電変換モジュール、１００１  光電変換素子、１００２  カバー、１０１３，１０１４  出力端子、２０００  太陽光発電システム、２００１  光電変換モジュールアレイ、２００２  接続箱、２００３  パワーコンディショナ、２００４  分電盤、２００５  電力メータ、２０１１  電気機器類、２０１３，２０１４  出力端子、２１００  蓄電池、３０００  モジュールシステム、３００２  接続箱、３００４  集電箱、４０００  太陽光発電システム、４００１  サブシステム、４００３  パワーコンディショナ、４００４  変圧器、４１００  蓄電池。
【図１】
2014163042.tif 000003
【図２】
2014163042.tif 000004
【図３】
2014163042.tif 000005
【図４】
2014163042.tif 000006
【図５】
2014163042.tif 000007
【図６】
2014163042.tif 000008
【図７】
2014163042.tif 000009
【図８】
2014163042.tif 000010
【図９】
2014163042.tif 000011
【図１０】
2014163042.tif 000012
【図１１】
2014163042.tif 000013
【図１２】
2014163042.tif 000014
【図１３】
2014163042.tif 000015
【図１４】
2014163042.tif 000016
【図１５】
2014163042.tif 000017
【図１６】
2014163042.tif 000018
【図１７】
2014163042.tif 000019
【図１８】
2014163042.tif 000020
【図１９】
2014163042.tif 000021
【図２０】
2014163042.tif 000022
【図２１】
2014163042.tif 000023
【図２２】
2014163042.tif 000024
【図２３】
2014163042.tif 000025
【図２４】
2014163042.tif 000026
【図２５】
2014163042.tif 000027
【図２６】
2014163042.tif 000028
【図２７】
2014163042.tif 000029
【図２８】
2014163042.tif 000030
【図２９】
2014163042.tif 000031
【図３０】
2014163042.tif 000032
【図３１】
2014163042.tif 000033
【図３２】
2014163042.tif 000034
【図３３】
2014163042.tif 000035
【図３４】
2014163042.tif 000036
【図３５】
2014163042.tif 000037
【図３６】
2014163042.tif 000038
【図３７】
2014163042.tif 000039
【図３８】
2014163042.tif 000040
【図３９】
2014163042.tif 000041
【図４０】
2014163042.tif 000042
【図４１】
2014163042.tif 000043
【図４２】
2014163042.tif 000044
【図４３】
2014163042.tif 000045
【図４４】
2014163042.tif 000046
【国際調査報告】
2014163042.tif 000047
2014163042.tif 000048
2014163042.tif 000049
2014163042.tif 000050