(57)【要約】  一実施の形態による半導体装置の製造方法では、半導体チップが搭載されるチップ搭載部に吊りリードが接続されている。また、上記吊りリードは、上記チップ搭載部に接続され、第１方向に沿って延びる第１タブ接続部と、チップ搭載面に対して、上記第１タブ接続部よりも高い位置に設けられ、上記第１方向と交差する複数の方向に分岐する第１分岐部と、上記第１分岐部よりも高い位置に設けられ、一方の端部が封止体から露出する部分に接続される、複数の第１露出面接続部を有する。また、上記吊りリードは、上記第１タブ接続部および上記第１分岐部に接続される第１オフセット部と、一方の端部が上記第１分岐部に接続され、他方の端部が上記複数の第１露出面接続部のそれぞれに接続される複数の第２オフセット部と、を有するものである。
2017002268.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）チップ搭載面および前記チップ搭載面の反対側の裏面を備えるチップ搭載部、前記チップ搭載部に接続される複数の吊りリード、前記チップ搭載部の前記チップ搭載面上に搭載された半導体チップ、および前記半導体チップの周囲に設けられ、前記半導体チップと電気的に接続される複数のリードを備えるリードフレームを準備する工程と、
（ｂ）成形金型のキャビティ内に前記チップ搭載部および前記半導体チップを収容した後、前記キャビティ内に樹脂を供給することで前記半導体チップを封止し、かつ、前記チップ搭載部の前記裏面が露出するように封止体を形成する工程と、
を有し、
平面視において、前記封止体は、第１方向に沿って延びる第１長辺、前記第１長辺の反対側の第２長辺、前記第１方向と交差する第２方向に沿って延びる第１短辺、前記第１短辺の反対側の第２短辺を備え、
前記複数の吊りリードは、前記チップ搭載部から前記封止体の前記第１短辺に向かって延びる第１吊りリードと、前記チップ搭載部から前記封止体の前記第２短辺に向かって延びる第２吊りリードと、を有し、
前記第１吊りリードは、
前記チップ搭載部に接続され、前記第１方向に沿って延びる第１タブ接続部と、
前記チップ搭載面に対して、前記第１タブ接続部よりも高い位置に設けられ、前記第１方向と交差する複数の方向に分岐する第１分岐部と、
前記第１分岐部よりも高い位置に設けられ、一方の端部が前記第１短辺において前記封止体から露出する部分に接続される、複数の第１露出面接続部と、
前記第１タブ接続部および前記第１分岐部に接続される第１オフセット部と、
一方の端部が前記第１分岐部に接続され、他方の端部が前記複数の第１露出面接続部のそれぞれに接続される複数の第２オフセット部と、
を有する、半導体装置の製造方法。
【請求項２】
請求項１において、
前記（ｂ）工程では、
前記封止体の前記第１短辺側に設けられた前記成形金型のゲート部から樹脂が供給され、
前記ゲート部は、前記チップ搭載面に対して、前記第１分岐部よりも高い位置に設けられている、半導体装置の製造方法。
【請求項３】
請求項２において、
平面視において、前記成形金型のゲート部は、前記複数の第１露出面接続部の間に設けられる、半導体装置の製造方法。
【請求項４】
請求項３において、
前記第２方向における前記ゲート部の幅は、前記第２方向における前記第１分岐部の幅よりも狭い、半導体装置の製造方法。
【請求項５】
請求項２において、
前記チップ搭載部の前記チップ搭載面に対して、前記ゲート部により形成される開口部の下端の高さの方が前記第１分岐部の上面の高さよりも高い、半導体装置の製造方法。
【請求項６】
請求項２において、
前記第２吊りリードは、
前記チップ搭載部に接続され、前記第１方向に沿って延びる第２タブ接続部と、
前記チップ搭載面に対して、前記第２タブ接続部よりも高い位置に設けられ、前記第１方向と交差する複数の方向に分岐する第２分岐部と、
前記第２分岐部よりも高い位置に設けられ、一方の端部が前記第２短辺において前記封止体から露出する、複数の第２露出面接続部と、
前記第２タブ接続部および前記第２分岐部に接続される第３オフセット部と、
一方の端部が前記第２分岐部に接続され、他方の端部が前記複数の第２露出面接続部のそれぞれに接続される複数の第４オフセット部と、
を有する、半導体装置の製造方法。
【請求項７】
請求項６において、
前記（ｂ）工程では、
前前記封止体の前記第１短辺側に設けられた前記成形金型の前記ゲート部から樹脂が供給され、かつ、前記封止体の前記第２短辺側に設けられた前記成形金型のベント部から樹脂が排出され、
平面視において、前記ゲート部は、前記複数の第１露出面接続部の間に設けられ、前記ベント部は、前記複数の第２露出面接続部の間に設けられる、半導体装置の製造方法。
【請求項８】
請求項６において、
平面視において、前記チップ搭載部は、前記第１方向に沿って延びる第３長辺、前記第３長辺の反対側の第４長辺、前記第２方向に沿って延びる第３短辺、前記第３短辺の反対側の第４短辺を備え、
前記第１吊りリードの前記第１タブ接続部は、前記チップ搭載部の前記第３短辺の中心に接続され、前記第２吊りリードの前記第２タブ接続部は、前記チップ搭載部の前記第４短辺の中心に接続されている、半導体装置の製造方法。
【請求項９】
請求項１において、
平面視において、前記チップ搭載部は、前記第１方向に沿って延びる第３長辺、前記第３長辺の反対側の第４長辺、前記第２方向に沿って延びる第３短辺、前記第３短辺の反対側の第４短辺を備え、
前記複数のリードのそれぞれは、前記（ｂ）工程で前記封止体に封止されるインナリード部と、前記封止体から突出するアウタリード部と、を有し、
複数の前記アウタリード部は、前記封止体の前記第１長辺および前記第２長辺に沿って配列され、かつ、前記封止体の前記第１短辺および前記第２短辺には配列されず、
複数の前記インナリード部は、前記チップ搭載部の前記第３長辺、前記第４長辺、および前記第３短辺に沿って配列されている、半導体装置の製造方法。
【請求項１０】
請求項１において、
前記第１オフセット部および前記複数の第２オフセット部の前記チップ搭載面に対する傾斜角度は、４５度未満である、半導体装置の製造方法。
【請求項１１】
請求項１において、
前記複数のリードと、前記半導体チップが有する複数のパッドとは、複数のワイヤを介して電気的に接続されている、半導体装置の製造方法。
【請求項１２】
請求項１において、
前記半導体チップが有する複数のパッドのそれぞれは、前記チップ搭載面に対して前記複数のリードよりも低い位置に設けられている、半導体装置の製造方法。
【請求項１３】
チップ搭載面および前記チップ搭載面の反対側の裏面を備えるチップ搭載部と、
前記チップ搭載部に接続される複数の吊りリードと、
前記チップ搭載部の前記チップ搭載面上に搭載された半導体チップと、
前記半導体チップの周囲に設けられ、半導体チップと電気的に接続される複数のリードと、
前記チップ搭載部の前記裏面が露出するように前記半導体チップを封止する封止体と、
を有し、
平面視において、前記封止体は、第１方向に沿って延びる第１長辺、前記第１長辺の反対側の第２長辺、前記第１方向と交差する第２方向に沿って延びる第１短辺、前記第１短辺の反対側の第２短辺を備え、
前記複数の吊りリードは、前記チップ搭載部から前記封止体の前記第１短辺に向かって延びる第１吊りリードと、前記チップ搭載部から前記封止体の前記第２短辺に向かって延びる第２吊りリードと、を有し、
前記第１吊りリードは、
前記チップ搭載部に接続され、前記第１方向に沿って延びる第１タブ接続部と、
前記チップ搭載面に対して、前記第１タブ接続部よりも高い位置に設けられ、前記第１方向と交差する複数の方向に分岐する第１分岐部と、
前記第１分岐部よりも高い位置に設けられ、一方の端部が前記第１短辺において前記封止体から露出する部分に接続される、複数の第１露出面接続部と、
前記第１タブ接続部および前記第１分岐部に接続される第１オフセット部と、
一方の端部が前記第１分岐部に接続され、他方の端部が前記複数の第１露出面接続部のそれぞれに接続される複数の第２オフセット部と、
を有する、半導体装置。
【請求項１４】
請求項１３において、
前記第２吊りリードは、
前記チップ搭載部に接続され、前記第１方向に沿って延びる第２タブ接続部と、
前記チップ搭載面に対して、前記第２タブ接続部よりも高い位置に設けられ、前記第１方向と交差する複数の方向に分岐する第２分岐部と、
前記第２分岐部よりも高い位置に設けられ、一方の端部が前記第２短辺において前記封止体から露出する、複数の第２露出面接続部と、
前記第２タブ接続部および前記第２分岐部に接続される第３オフセット部と、
一方の端部が前記第２分岐部に接続され、他方の端部が前記複数の第２露出面接続部のそれぞれに接続される複数の第４オフセット部と、
を有する、半導体装置。
【請求項１５】
請求項１３において、
平面視において、前記チップ搭載部は、前記第１方向に沿って延びる第３長辺、前記第３長辺の反対側の第４長辺、前記第２方向に沿って延びる第３短辺、前記第３短辺の反対側の第４短辺を備え、
前記複数のリードのそれぞれは、前記封止体に封止されるインナリード部と、前記封止体から突出するアウタリード部と、を有し、
複数の前記アウタリード部は、前記封止体の前記第１長辺および前記第２長辺に沿って配列され、かつ、前記封止体の前記第１短辺および前記第２短辺には配列されず、
複数の前記インナリード部は、前記チップ搭載部の前記第３長辺、前記第４長辺、および前記第３短辺に沿って配列されている、半導体装置。
【請求項１６】
請求項１３において、
前記第１オフセット部および前記複数の第２オフセット部の前記チップ搭載面に対する傾斜角度は、４５度未満である、半導体装置。
【請求項１７】
請求項１３において、
前記複数のリードと、前記半導体チップが有する複数のパッドとは、複数のワイヤを介して電気的に接続されている、半導体装置。
【請求項１８】
請求項１３において、
前記半導体チップが有する複数のパッドのそれぞれは、前記チップ搭載面に対して前記複数のリードよりも低い位置に設けられている、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、半導体チップが搭載されたチップ搭載部の一部が、半導体チップを封止する封止体から露出する構造の半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
特開平８−３７２７号公報（特許文献１）や特開２０１０−１７７５１０号公報（特許文献２）には、平面形状が長方形のタブの短辺に接続される吊りリードが記載されている。特許文献１に記載される吊りリードは、タブに接続される部分の反対側が二股に分岐しており、分岐していない部分にオフセット部が設けられている。また、特許文献２に記載される吊りリードは、タブに接続される部分の反対側が二股に分岐しており、分岐した部分のそれぞれにオフセット部が設けられている。【０００３】
また、特開平６−３０２７４５号公報（特許文献３）や特開平１１−３４０４０３号公報（特許文献４）には、樹脂封止を行う工程において、リードフレームの下側に配置される金型にゲート部が設けられ、リードフレームの上側に配置される金型にはゲート部が設けられていない構成が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平８−３７２７号公報
【特許文献２】特開２０１０−１７７５１０号公報
【特許文献３】特開平６−３０２７４５号公報
【特許文献４】特開平１１−３４０４０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
半導体チップが搭載されるチップ搭載部であるダイパッドの下面（チップ搭載面の反対側の面）を封止体から露出させる技術がある。ダイパッドの下面を露出させるためには、ダイパッドに接続される吊りリードを曲げる必要がある。しかし、本願発明者の検討によれば、吊りリードの曲げの程度によっては、吊りリードによるダイパッドの支持強度の観点で課題があることが判った。【０００６】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
一実施の形態による半導体装置の製造方法では、半導体チップが搭載されるチップ搭載部に吊りリードが接続されている。また、上記吊りリードは、上記チップ搭載部に接続され、第１方向に沿って延びる第１タブ接続部と、チップ搭載面に対して、上記第１タブ接続部よりも高い位置に設けられ、上記第１方向と交差する複数の方向に分岐する第１分岐部と、上記第１分岐部よりも高い位置に設けられ、一方の端部が封止体から露出する部分に接続される、複数の第１露出面接続部を有する。また、上記吊りリードは、上記第１タブ接続部および上記第１分岐部に接続される第１オフセット部と、一方の端部が上記第１分岐部に接続され、他方の端部が上記複数の第１露出面接続部のそれぞれに接続される複数の第２オフセット部と、を有するものである。
【発明の効果】
【０００８】
上記一実施の形態によれば、半導体装置の信頼性を向上させることができる。
【図面の簡単な説明】
【０００９】
【図１】一実施形態である半導体装置の斜視図である。
【図２】図１に示す半導体装置の下面図である。
【図３】図１に示す封止体を取り除いた状態で半導体装置の内部構造を示す平面図である。
【図４】図３のＡ−Ａ線に沿った断面図である。
【図５】図３のＢ−Ｂ線に沿った断面図である。
【図６】図４に示す半導体装置を、実装基板上に搭載した実装構造体を示す断面図である。
【図７】図３に示す二つの吊りリードのうちの一方を拡大して示す拡大斜視図である。
【図８】図７のＡ−Ａ線に沿った拡大断面である。
【図９】図７のＢ−Ｂ線に沿った拡大断面図である。
【図１０】図１に示す半導体装置の組み立てフローを示す説明図である。
【図１１】図１０のリードフレーム準備工程で準備するリードフレームの全体構造を示す平面図である。
【図１２】図１１に示す複数のデバイス領域のうちの、一つのデバイス領域周辺の拡大平面図である。
【図１３】図１２に示すダイパッド上に、ボンディング材を介して半導体チップを搭載した状態を示す拡大平面図である。
【図１４】図１３のＡ−Ａ線に沿った拡大断面図である。
【図１５】図１３に示す半導体チップと複数のリードを、ワイヤを介して電気的に接続した状態を示す拡大平面図である。
【図１６】図１５のＡ−Ａ線に沿った拡大断面図である。
【図１７】図１５に示すリードフレームのデバイス領域に、封止体を形成した状態を示す平面図である。
【図１８】図１７のＡ−Ａ線に沿った拡大断面図である。
【図１９】図１７に示すリードフレームの反対側の面を示す平面図である。
【図２０】図１７のＡ−Ａ線に沿った断面において、封止体を成形するための成形金型内にリードフレームを配置した状態を示す拡大断面図である。
【図２１】図１９に示すゲート樹脂とベント樹脂の接続部分を破壊してリードフレームを厚さ方向に貫通する貫通孔を形成した状態を示す拡大平面図である。
【図２２】封止工程において、ゲート部からの樹脂の供給方向を模式的に示す説明図である。
【図２３】図１９に示すゲート部周辺の拡大平面図である。
【図２４】図２３のＡ−Ａ線に沿った拡大断面図である。
【図２５】図１９に示すスルーゲート部周辺の拡大平面図である。
【図２６】図２１に示すリードおよびダイパッドの露出面に金属膜を形成した状態を示す拡大断面図である。
【図２７】図２６に示す複数のリードを分割し、成形した状態を示す拡大平面図である。
【図２８】図２７に示すリードフレームの複数のデバイス領域のそれぞれを個片化した状態を示す拡大平面図である。
【図２９】図１に示す半導体装置の短辺側から視た側面図である。
【図３０】図８および図９に示す吊りリードに対する検討例を示す拡大断面図である。
【図３１】図８および図９に示す吊りリードに対する他の検討例を示す拡大断面図である。
【図３２】封止工程において、図３１に示す構造の吊りリードに押圧力が印加される様子を模式的に示す説明図である。
【発明を実施するための形態】
【００１０】
（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
【００１１】
同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を含むものを排除するものではない。例えば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。例えば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、シリコン・ゲルマニウム（ＳｉＧｅ）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金メッキ、Ｃｕ層、ニッケル・メッキ等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。
【００１２】
さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
【００１３】
また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
【００１４】
また、本願では、上面、あるいは下面という用語を用いる場合があるが、半導体パッケージの実装態様には、種々の態様が存在するので、半導体パッケージを実装した後、例えば上面が下面よりも下方に配置される場合もある。本願では、半導体チップの素子形成面側の平面を表面、表面の反対側の面を裏面として記載する。また、配線基板のチップ搭載面側の平面を上面あるいは表面、上面の反対側に位置する面を下面として記載する。
【００１５】
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。
【００１６】
以下の実施の形態では、外部端子である複数のリードが、封止体の下面（実装面）において封止体から露出する半導体装置の例として、ＳＯＰタイプの半導体装置に適用した実施態様を取り上げて説明する。
【００１７】
＜半導体装置＞
まず、本実施の形態の半導体装置ＰＫＧ１の構成の概要について、図１〜図６を用いて説明する。図１は本実施の形態の半導体装置の斜視図である。図２は、図１に示す半導体装置の下面図である。また、図３は、図１に示す封止体を取り除いた状態で半導体装置の内部構造を示す平面図である。また、図４は、図３のＡ−Ａ線に沿った断面図、図５は、図３のＢ−Ｂ線に沿った断面図である。また、図６は、図４に示す半導体装置を、実装基板上に搭載した実装構造体を示す断面図である。なお、図５に示す断面には、パッドＰＤ、リードＬＤ、およびワイヤＢＷは設けられていないが、吊りリードＴＬとリードＬＤとの高さの関係を明示的に示すために点線で示している。同様に、図５に示す断面には、吊りリードＴＬの露出面接続部ＴＬｘは設けられていないが、吊りリードＴＬの露出面接続部ＴＬｘとダイパッドＤＰとの高低差を明示するため、露出面接続部ＴＬｘに点線を付して示している。
【００１８】
本実施の形態の半導体装置ＰＫＧ１は、ダイパッド（チップ搭載部、タブ）ＤＰ（図２〜図５参照）と、ダイパッドＤＰ上にダイボンド材ＤＢ（図４および図５参照）を介して搭載された半導体チップＣＰ（図３〜図５参照）と、を備えている。また、半導体装置ＰＫＧ１は、半導体チップＣＰ（ダイパッドＤＰ）の周囲に配置された複数のリード（端子、外部端子）ＬＤを有する。複数のリードＬＤと半導体チップＣＰの複数のパッド（電極、ボンディングパッド）ＰＤ（図３および図４参照）とは、複数のワイヤ（導電性部材）ＢＷ（図４および図５参照）を介してそれぞれ電気的に接続されている。また、ダイパッドＤＰには、複数の吊りリードＴＬ（図３および図５参照）が接続されている。また、半導体装置ＰＫＧ１は半導体チップＣＰ、複数のワイヤＢＷ、および複数のリードＬＤの一部を封止する封止体（樹脂体）ＭＲを備えている。
【００１９】
＜外観構造＞
半導体装置ＰＫＧ１の外観構造について説明する。図１に示す封止体（樹脂体）ＭＲの平面形状は四角形（図１に示す例では長方形）からなる。封止体ＭＲは上面（封止体上面）ＭＲｔと、この上面ＭＲｔとは反対側の下面（裏面、実装面、封止体下面）ＭＲｂ（図２参照）と、この上面ＭＲｔと下面ＭＲｂとの間に位置する側面（封止体側面）ＭＲｓとを有している。
【００２０】
また、図２に示すように、封止体ＭＲは、平面視において、Ｘ方向に沿って延びる長辺（辺）ＭＲｓ１、長辺ＭＲｓ１の反対側に位置する長辺（辺）ＭＲｓ２、Ｘ方向に交差するＹ方向に沿って延びる短辺（辺）ＭＲｓ３、および短辺ＭＲｓ３の反対側に位置する短辺（辺）ＭＲｓ４を備えている。また、ダイパッドＤＰは、平面視において、Ｘ方向に沿って延びる長辺（辺）ＤＰｓ１、長辺ＤＰｓ１の反対側に位置する長辺（辺）ＤＰｓ２、Ｘ方向に交差するＹ方向に沿って延びる短辺（辺）ＤＰｓ３、および短辺ＤＰｓ３の反対側に位置する短辺（辺）ＤＰｓ４を備えている。
【００２１】
また、本実施の形態の封止体ＭＲは、平面形状が長方形であって、封止体ＭＲが備える四辺のうち、長辺ＭＲｓ１および長辺ＭＲｓ２に沿って、それぞれ複数のリードＬＤが配列されている。言い換えれば、封止体ＭＲが備える四辺のうち、長辺ＭＲｓ１および長辺ＭＲｓ２からは、それぞれ複数のリードＬＤが突出している。
【００２２】
また、本実施の形態のダイパッドＤＰは、平面形状が長方形であって、ダイパッドＤＰが備える四辺のうち、長辺ＤＰｓ１および長辺ＤＰｓ２に沿って、それぞれ複数のリードＬＤが配列されている。
【００２３】
一方、封止体ＭＲが備える短辺ＭＲｓ３および短辺ＭＲｓ４にはリードＬＤは配列されていない。言い換えれば、封止体ＭＲが備える短辺ＭＲｓ３および短辺ＭＲｓ４からはリードＬＤは突出していない。
【００２４】
このように互いに反対側に位置する長辺に沿って複数のリードが配列された半導体パッケージは、ＳＯＰ（Small Outline Package）型の半導体装置と呼ばれる。図示は省略するが、封止体ＭＲが有する四辺のそれぞれに沿って、複数のリードＬＤが突出する半導体装置はＱＦＰ（Quad Flat Package）と呼ばれる。本実施の形態のように、ＳＯＰ型の半導体装置は、封止体ＭＲの短辺側にリードが設けられていないので、半導体装置ＰＫＧ１を図６に示す実装基板ＭＢに実装した時、または実装した後で発生する応力を緩和する機能がＱＦＰ型の半導体装置と比較して優れている。一方、ＱＦＰ型の半導体装置の場合、封止体が備える四辺のそれぞれをリードＬＤの配置スペースとして活用できるので、ＳＯＰ型の半導体装置と比較して端子の配置密度を向上させることができる。
【００２５】
なお、詳細は後述するが、図２に示す例では、ダイパッドＤＰが備える短辺ＤＰｓ３および短辺ＤＰｓ４にはリードＬＤは配列されていない。しかし、図３に示すように、封止体ＭＲの内部では、ダイパッドＤＰの長辺ＤＰｓ１、ＤＰｓ２（図２参照）に配列されたリードＬＤのうちの一部がダイパッドＤＰの短辺ＤＰｓ３、ＤＰｓ４（図２参照）側に回り込むように延びている。
【００２６】
また、図２に示すように、半導体装置ＰＫＧ１の下面（実装面）ＭＲｂの中央部において、ダイパッドＤＰの下面ＤＰｂが露出している。このように、半導体チップＣＰ（図３参照）が搭載されるダイパッドＤＰの下面ＤＰｂを実装面側において露出させることにより、半導体装置ＰＫＧ１を図６に示す実装基板ＭＢに実装した時の放熱性を向上させることができる。
【００２７】
また、複数のリードＬＤは、それぞれ金属材料からなり、本実施の形態では、例えば銅（Ｃｕ）を主成分とする金属から成る。また、複数のリードＬＤのそれぞれの厚さは、特に限定されないが、図１に示す例では、例えば１５０μｍ程度である。また、複数のリードＬＤのそれぞれは、封止体ＭＲに封止されるインナリード部ＩＬＤ（図３および図４参照）と、封止体ＭＲから露出するアウタリード部ＯＬＤと、を備えている。
【００２８】
また、図１および図４に示すように、リードＬＤのアウタリード部ＯＬＤの表面（露出面、表出面）、およびダイパッドＤＰの下面ＤＰｂは、金属膜（金属コート膜）ＭＣに覆われている。金属膜ＭＣは、例えばメッキ法により形成されたメッキ膜、詳しくは、電解メッキ法により形成された電解メッキ膜である。また、例えば金属膜ＭＣは、例えば半田材から成り、リードＬＤを図６に示す実装基板ＭＢ側の端子ＴＭ１と接合する際に接合材ＳＤの一部として機能する。詳しくは、金属膜ＭＣは、鉛（Ｐｂ）を実質的に含まない、所謂、鉛フリー半田からなり、例えば錫（Ｓｎ）のみ、錫−ビスマス（Ｓｎ−Ｂｉ）、または錫−銅−銀（Ｓｎ−Ｃｕ−Ａｇ）など、錫を主要な成分とする金属材料である。ここで、鉛フリー半田とは、鉛（Ｐｂ）の含有量が０．１ｗｔ％以下のものを意味し、この含有量は、ＲｏＨＳ（Restriction of Hazardous Substances）指令の基準として定められている。以下、本実施の形態において、半田材、あるいは半田成分について説明する場合には、特にそうでない旨明示した場合を除き、鉛フリー半田を指す。
【００２９】
また、複数のリードＬＤのアウタリード部ＯＬＤ（封止体ＭＲから露出する部分）のそれぞれは、図６に示すように、封止体ＭＲの側面ＭＲｓの中央部分から突出する部分（突出部ＯＬＤ１）を有する。また、アウタリード部ＯＬＤは、実装時に、実装基板ＭＢが備える端子ＴＭ１と対向配置される部分（被実装部ＯＬＤ２）を有する。また、アウタリード部ＯＬＤは、突出部ＯＬＤ１と被実装部ＯＬＤ２との間に設けられ、半導体装置ＰＫＧ１の実装面（下面ＭＲｂ）に対して傾斜する部分（傾斜部ＯＬＤ３）、を有する。
【００３０】
図６に示すように、被実装部ＯＬＤ２が端子ＴＭ１に固定された状態で、半導体装置ＰＫＧ１や実装基板ＭＢに対して温度サイクル負荷が印加された場合、傾斜部ＯＬＤ３が弾性変形すれば、リードＬＤと端子ＴＭ１との接続部分に印加される応力を緩和することができる。このように、傾斜部ＯＬＤ３の応力緩和機能を向上させる観点からは、傾斜部ＯＬＤ３の長さは長い程良い。
【００３１】
また、図６に示す傾斜部ＯＬＤ３の長さを長くすると、封止体ＭＲの体積が大きくなるこのように封止体ＭＲの体積が大きくなれば、パッケージの放熱性を向上させることができる。
【００３２】
図６に示す例では、リードＬＤの傾斜部ＯＬＤ３の長さは、封止体ＭＲの厚さ（例えば２．６ｍｍ）の半分（例えば１．３ｍｍ）よりも大きい。一方、半導体チップＣＰの厚さは４００μｍ程度であり、リードＬＤの傾斜部ＯＬＤ３の長さは、半導体チップＣＰの厚さよりも大きい。
【００３３】
＜内部構造＞
次に半導体装置ＰＫＧ１の内部構造について説明する。図３に示すように、ダイパッドＤＰの上面（チップ搭載面）ＤＰｔは、平面形状が四角形（四辺形）から成る。本実施の形態では、例えば長方形である。また、図３に示す例では、半導体チップＣＰの外形サイズ（表面ＣＰｔの面積）よりも、ダイパッドＤＰの外形サイズ（面積）の方が大きい。このように半導体チップＣＰを、その外形サイズよりも大きい面積を有するダイパッドＤＰに搭載し、ダイパッドＤＰの下面ＤＰｂを封止体ＭＲから露出させることで、放熱性を向上させることができる。
【００３４】
また、図３〜図５に示すようにダイパッドＤＰ上には、半導体チップＣＰが搭載されている。半導体チップＣＰはダイパッドＤＰの上面ＤＰｔの中央に搭載されている。図５に示すように半導体チップＣＰは、裏面ＣＰｂがダイパッドＤＰの上面ＤＰｔと対向した状態で、ダイボンド材（接着材）ＤＢ（図４参照）を介してダイパッドＤＰ上に搭載されている。つまり、複数のパッドＰＤが形成された表面（主面）ＣＰｔの反対面（裏面ＣＰｂ）をチップ搭載面（上面ＤＰｔ）と対向させる、所謂、フェイスアップ実装方式により搭載されている。このダイボンド材ＤＢは、半導体チップＣＰをダイボンディングする際の接着材である。ダイボンド材ＤＢとしては、例えば樹脂接着材、樹脂接着材に、銀（Ａｇ）などから成る金属粒子を含有させた導電性接着材、あるいは半田材などを用いることができる。ダイボンド材ＤＢとして半田材を用いる場合には、融点を上昇させる目的で、鉛を含む半田材を用いる場合がある。
【００３５】
図３に示すように、ダイパッドＤＰ上に搭載される半導体チップＣＰの平面形状は四角形から成る。本実施の形態では、例えば長方形である。また、図４に示すように、半導体チップＣＰは、表面（主面、上面）ＣＰｔと、表面ＣＰｔとは反対側の裏面（主面、下面）ＣＰｂと、この表面ＣＰｔと裏面ＣＰｂとの間に位置する側面ＣＰｓとを有している。また、図３に示すように、半導体チップＣＰの表面ＣＰｔには、複数のパッド（ボンディングパッド）ＰＤが形成されている。図３に示す例では、複数のパッドＰＤは表面ＣＰｔの各辺に沿ってそれぞれ形成されている。言い換えれば、複数のパッドＰＤは、互いに反対側に位置する長辺のそれぞれに沿って配置されている。また、複数のパッドＰＤは互いに反対側に位置する短辺のそれぞれに沿って配置されている。
【００３６】
また、図示は省略するが、半導体チップＣＰの主面（詳しくは、半導体チップＣＰの基材（半導体基板）の上面に設けられた半導体素子形成領域）には、複数の半導体素子（回路素子）が形成されている。また、複数のパッドＰＤは、半導体チップＣＰの内部（詳しくは、表面ＣＰｔと図示しない半導体素子形成領域の間）に配置される配線層に形成された配線（図示は省略）を介して、この半導体素子と電気的に接続されている。
【００３７】
半導体チップＣＰ（詳しくは、半導体チップＣＰの基材）は、例えばシリコン（Ｓｉ）から成る。また、表面ＣＰｔには、半導体チップＣＰの基材および配線を覆う絶縁膜が形成されており、複数のパッドＰＤのそれぞれの表面は、この絶縁膜に形成された開口部において、絶縁膜から露出している。また、このパッドＰＤは金属からなり、本実施の形態では、例えばアルミニウム（Ａｌ）、あるいはアルミニウム（Ａｌ）を主体とする合金層から成る。
【００３８】
また、図示は省略するが、本実施の形態に対する変形例として、所謂、パワー半導体チップをダイパッドＤＰ上に搭載しても良い。パワー半導体チップは、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）という）やパワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などのトランジスタ素子を有する。また、パワー半導体チップは、電力変換回路などに組み込まれ、例えば、スイッチング素子として動作する。また、パワー半導体チップの表面には、例えばソース電極パッドが形成され、裏面には、ドレイン電極パッドが形成されている。その場合、ドレイン電極パッドは、ダイボンド材ＤＢを介してダイパッドＤＰに電気的に接続され、ダイパッドＤＰはドレイン端子として利用される。
【００３９】
また、図３に示すように、半導体チップＣＰの周囲（言い換えれば、ダイパッドＤＰの周囲）には、例えば、ダイパッドＤＰと同じ銅（Ｃｕ）から成る複数のリードＬＤが配置されている。そして、半導体チップＣＰの表面ＣＰｔに形成された複数のパッド（ボンディングパッド）ＰＤは、複数のリードＬＤと、複数のワイヤ（導電性部材）ＢＷを介してそれぞれ電気的に接続されている。ワイヤＢＷは、例えば、金（Ａｕ）あるいは銅（Ｃｕ）から成り、ワイヤＢＷの一方の端部がパッドＰＤに接合され、他方の端部がリードＬＤの上面ＬＤｔのボンディング領域に接合されている。また、図示は省略するが、リードＬＤのボンディング領域（ワイヤＢＷが接続される部分）に、ワイヤＢＷとの接合性を向上させる、例えば銀（Ａｇ）などから成る金属膜（メッキ、メッキ膜）が形成されていても良い。
【００４０】
また、図５に示すように、リードＬＤは封止体ＭＲに封止される上面（ワイヤボンディング面、リード上面）ＬＤｔと上面ＬＤｔの反対側に位置し、封止体ＭＲの下面ＭＲｂにおいて封止体ＭＲから露出する下面（実装面、リード下面）ＬＤｂを有する。
【００４１】
また、図３に示すように、ダイパッドＤＰには、複数の吊りリードＴＬが接続（連結）されている。複数の吊りリードＴＬのそれぞれは、半導体装置ＰＫＧ１の製造工程中にダイパッドＤＰを支持する支持部材であって、それぞれダイパッドＤＰに接続されている。図３に示す例では、複数の吊りリードＴＬは、一方の端部が、平面視において長方形を成すダイパッドＤＰが有する四辺のうち、互いに反対側に位置する短辺ＤＰｓ３（図２参照）、および短辺ＤＰｓ４（図２参照）のそれぞれに接続されている。
【００４２】
また、複数の吊りリードＴＬのそれぞれは図５に示すようにダイパッドＤＰの間に接続されるタブ接続部（部分）ＴＬｃｎと、封止体ＭＲから露出する露出面ＴＬｘｓとの間の複数個所で折れ曲がっている。そして、吊りリードＴＬの大部分は封止体ＭＲに封止されている。吊りリードＴＬの詳細な構造は後述する。
【００４３】
＜吊りリードの詳細構造＞
次に、図３および図５に示す吊りリードの構造について説明する。図７は、図３に示す二つの吊りリードのうちの一方を拡大して示す拡大斜視図である。また、図８は、図７のＡ−Ａ線に沿った拡大断面、図９は、図７のＢ−Ｂ線に沿った拡大断面図である。また、図３０および図３１は、図８および図９に示す吊りリードに対する検討例を示す拡大断面図である。
【００４４】
なお、本実施の形態の場合、図３に示すように封止体ＭＲの短辺ＭＲｓ３側に設けられる吊りリードＴＬ１および短辺ＭＲｓ４側に設けられる吊りリードＴＬ２は、線対称な構造を備えている。したがって、図７〜図９では一つの吊りリードＴＬを示しているが、図３に示す吊りリードＴＬ１および吊りリードＴＬ２の構造は、図７〜図９に示す吊りリードＴＬの構造と同じである。また、図８、図３０、および図３１では、吊りリードの長さや高さが比較し易いように、比較基準としてダイパッドＤＰ上に搭載された半導体チップＣＰを図示している。
【００４５】
図７に示すように、吊りリードＴＬは、ダイパッドＤＰに接続され、Ｘ方向に沿って延びるタブ接続部ＴＬｃｎを有する。また、吊りリードＴＬは、チップ搭載面である上面ＤＰｔに対して、タブ接続部ＴＬｃｎよりも高い位置に設けられ、Ｘ方向と交差する複数の方向に分岐する分岐部ＴＬｂｒを有する。図７に示す例では、分岐部ＴＬｂｒでは、Ｘ方向に対して交差する二方向に分岐する。また、図７に示す例では、分岐部ＴＬｂｒでは、一個のオフセット部ＴＬｔ１および二個のオフセット部ＴＬｔ２が接続されているので、三股に分岐されている。また、吊りリードＴＬは、分岐部ＴＬｂｒよりも高い位置に設けられ、一方の端部が短辺ＤＰｓ３側において封止体ＭＲ（図３参照）から露出する露出面ＴＬｘｓに接続される、複数の露出面接続部ＴＬｘを有する。
【００４６】
また、吊りリードＴＬは、タブ接続部ＴＬｃｎおよび分岐部ＴＬｂｒに接続されるオフセット部（傾斜部）ＴＬｔ１と、一方の端部が分岐部ＴＬｂｒに接続され、他方の端部が複数の露出面接続部ＴＬｘのそれぞれに接続される複数のオフセット部ＴＬｔ２と、を有する。
【００４７】
図３に示す例では、吊りリードＴＬ１は、平面視において、第１の方向であるＸ方向に延在するオフセット部ＴＬｔ１と、Ｘ方向と交差する第２の方向であるＤＲ２に延在するオフセット部ＴＬｔ２Ａと、Ｘ方向と交差する第３の方向であるＤＲ３に延在するオフセット部ＴＬｔ２Ｂと、を有する。
【００４８】
また、図３に示す例では、吊りリードＴＬ２は吊りリードＴＬ１と線対称な構造になっている。すなわち吊りリードＴＬ２は、平面視において、第１の方向であるＸ方向に延在するオフセット部ＴＬｔ１と、Ｘ方向と交差する第４の方向であるＤＲ４に延在するオフセット部ＴＬｔ２Ｃと、Ｘ方向と交差する第５の方向であるＤＲ５に延在するオフセット部ＴＬｔ２Ｄと、を有する。
【００４９】
上記した図６に示すように、半導体装置ＰＫＧ１に印加される応力を緩和して実装信頼性を向上させる観点からは、傾斜部ＯＬＤ３の長さは長い程良い。しかし、傾斜部ＯＬＤ３の長さを長くして、かつダイパッドＤＰの下面ＤＰｂを封止体ＭＲから露出させるためには、図７に示す吊りリードＴＬの露出面ＴＬｘｓとダイパッドＤＰとの高低差が大きくなる。例えば、図７に示す露出面接続部ＴＬｘの上面とダイパッドＤＰの上面ＤＰｔとの高低差は、１．３ｍｍ程度になっている。また、図４に示すように、本実施の形態の半導体装置ＰＫＧ１は、半導体チップＣＰが有する複数のパッドＰＤのそれぞれは、ダイパッドＤＰに対して複数のリードＬＤのインナリード部ＩＬＤよりも低い位置に設けられている。リードＬＤのインナリード部ＩＬＤは、図７に示す露出面雪像部ＴＬｘと同じ高さに設けられている。したがって、この点からも本実施の形態の半導体装置ＰＫＧ１は、図７に示す吊りリードＴＬの露出面ＴＬｘｓとダイパッドＤＰとの高低差が大きいことが判る。
【００５０】
このように、吊りリードＴＬの露出面ＴＬｘｓとダイパッドＤＰとの高低差が大きい場合、露出面ＴＬｘｓとダイパッドＤＰとを接続するための吊りリードＴＬの傾斜部分（オフセット部）の長さが長くなる。
【００５１】
ここで、図３０に示す吊りリードＴＬｈ１のように、露出面ＴＬｘｓとダイパッドＤＰとの間にオフセット部ＴＬｔｈ１が一個しか設けられていない場合、オフセット部ＴＬｔｈ１が長くなることにより変形し易く、ダイパッドＤＰを支持する支持強度が低下する。このため、ダイパッドＤＰを支持する支持強度を向上させる観点からは、露出面ＴＬｘｓとダイパッドＤＰとの間に複数のオフセット部を設けることが好ましい。
【００５２】
また、図３１に示す吊りリードＴＬｈ２のように、露出面ＴＬｘｓとダイパッドＤＰとの間にＸ方向に沿ってオフセット部ＴＬｔｈ１およびオフセット部ＴＬｔｈ２が直線的に延びるように配列した場合、露出面ＴＬｘｓからダイパッドＤＰまでの平面距離Ｌ１が長くなる。この場合、半導体パッケージの実装面積が増大することになる。
【００５３】
また、露出面ＴＬｘｓからダイパッドＤＰまでの平面距離Ｌ１を短くする方法として、オフセット部ＴＬｔｈ１およびオフセット部ＴＬｔｈ２の傾斜角度を大きくする構成が考えられる。しかし、オフセット部ＴＬｔｈ１およびオフセット部ＴＬｔｈ２の折れ曲がり部分の曲げ角度が大きくなれば、折れ曲がり部分の板厚が薄くなり易い。く、吊リードの強度が低下する。したがって、吊りリードの強度を向上させる観点からは、オフセット部ＴＬｔｈ１およびオフセット部ＴＬｔｈ２の傾斜角度は小さい方が良い。
【００５４】
一方、本実施の形態の吊りリードＴＬは、図７に示すように、露出面ＴＬｘｓとダイパッドＤＰとの間にオフセット部ＴＬｔ１およびオフセット部ＴＬｔ２を有している。このため、図３０に示す吊りリードＴＬｈ１と比較して変形し難いので、ダイパッドＤＰの支持強度を向上させることができる。
【００５５】
また、図７に示す吊りリードＴＬが有する複数のオフセット部ＴＬｔ２のそれぞれは、Ｘ方向と交差する方向に沿って延びる。このため、本実施の形態の吊りリードＴＬによれば、露出面ＴＬｘｓからダイパッドＤＰまでの平面距離Ｌ１（図２参照）を図３１に示す検討例と比較して短くすることができる。この結果、半導体装置ＰＫＧ１（図２参照）の実装面積を低減することができる。
【００５６】
なお、複数のオフセット部ＴＬｔ２のそれぞれが延びる方向とＸ方向とが成す角度には、種々の変形例がある。例えば、図３に示すように、オフセット部ＴＬｔ２の延在方向とＸ方向との成す角θ１が９０度よりも大きい鈍角であっても良い。この場合、平面視において、吊りリードＴＬ１のオフセット部ＴＬｔ２とダイパッドＤＰの間にリードＬＤを設けるスペースが確保できるので、リードＬＤの本数を増やすことができる。また例えば、オフセット部ＴＬｔ２の延在方向とＸ方向との成す角が９０度以下であっても良い。この場合、露出面ＴＬｘｓからダイパッドＤＰまでの平面距離Ｌ１（図２参照）を、特に小さくすることができる。
【００５７】
なお、本実施の形態では、図３に示す吊りリードＴＬ１およびＴＬ２のそれぞれが同様な構造を備えている。このため、図２に示すように、封止体ＭＲの裏面ＭＲｂにおいて、ダイパッドＤＰの短辺ＤＰｓ３から露出面ＴＬｘｓまでの平面距離Ｌ１、およびダイパッドＤＰの短辺ＤＰｓ４から露出面ＴＬｘｓまでの平面距離Ｌ１の両方を小さくすることができる。図３に対する変形例として、図３に示す吊りリードＴＬ１および吊りリードＴＬ２のうちのいずれか一方に図７に示す構造を適用すれば、他方の吊りリードＴＬが、例えば図３１に示す吊りリードＴＬｈ２のような構造であっても半導体パッケージの実装面積を低減することができる。ただし、本実施の形態のように吊りリードＴＬ１およびＴＬ２のそれぞれが同様な構造になっている方が実装面積を低減する効果が大きいことは言うまでもない。また、吊りリードＴＬ１と吊りリードＴＬ２とが非対称な構造である場合、吊りリードＴＬ１、ＴＬ２のうちの一部分に応力が集中する場合がある。したがって、吊りリードＴＬによるダイパッドＤＰの支持強度を向上させる観点から、吊りリードＴＬ１および吊りリードＴＬ２は図３に示すように線対称な構造になっていることが好ましい。
【００５８】
また、本実施の形態の吊りリードＴＬは、オフセット部ＴＬｔ１とオフセット部ＴＬｔ２との延在方向が異なるので、オフセット部ＴＬｔ１およびオフセット部ＴＬｔ２の傾斜角度を小さくすることができる。図７に示すオフセット部ＴＬｔ１および複数のオフセット部ＴＬｔ２のそれぞれは、チップ搭載面であるダイパッドＤＰの上面ＤＰｔに対する傾斜角度が、４５度未満である。オフセット部ＴＬｔ１および複数のオフセット部ＴＬｔ２の傾斜角度が４５度未満であれば、オフセット部の両端に形成された折れ曲がり部分の板厚が薄くなることを抑制できる。これにより吊りリードＴＬの強度を向上させることができる。
【００５９】
また、図７に示すように、平面視において、吊りリードＴＬ１のタブ接続部ＴＬｃｎは、ダイパッドＤＰの短辺ＤＰｓ３の中心に接続されている。同様に、吊りリードＴＬ２のタブ接続部ＴＬｃｎは、ダイパッドＤＰの短辺ＤＰｓ４の中心に接続されている。このようにタブ接続部ＴＬｃｎを短辺ＤＰｓ３、ＤＰｓ４の中心に接続することで、タブ接続部ＴＬｃｎの両隣に空間を確保することができる。図３に示す例では、オフセット部ＴＬｔ１の両隣の空間に、複数のインナリード部ＩＬＤのうちの一部が長辺ＭＲｓ１、ＭＲｓ２側から回り込むように設けられている。
【００６０】
詳しくは、図３に示すように、複数のアウタリード部ＯＬＤは、封止体ＭＲの長辺ＭＲｓ１および長辺ＭＲｓ２に沿って配列され、かつ、封止体ＭＲの短辺ＭＲｓ３および短辺ＭＲｓ４には配列されていない。また、複数のインナリード部ＩＬＤは、ダイパッドＤＰの長辺ＤＰｓ１（図７参照）、長辺ＤＰｓ２（図７参照）、短辺ＤＰｓ３（図７参照）、および短辺ＤＰｓ４（図３参照）に沿って配列されている。
【００６１】
言い換えれば、本実施の形態の半導体装置ＰＫＧ１は封止体ＭＲの長辺ＭＲｓ１、ＭＲｓ２に沿って複数のリードＬＤが配列されるＳＯＰ型の半導体装置である。しかし、封止体ＭＲの内部では、複数のインナリード部ＩＬＤのうちの一部が封止体ＭＲの短辺ＭＲｓ３および短辺ＭＲｓ４側に回り込むように形成されている。したがって、平面視において四角形を成す半導体チップＣＰが有する四辺のそれぞれに沿って複数のパッドＰＤが配列されている。また、半導体チップＣＰの複数のパッドＰＤと複数のインナリード部ＩＬＤとを電気的に接続する複数のワイヤＢＷのうちの一部は、ダイパッドＤＰの短辺ＤＰｓ３、ＤＰｓ４（図７参照）を跨ぐように設けられている。
【００６２】
このように、本実施の形態によれば、ダイパッドＤＰの短辺側に設けられた領域をインナリード部ＩＬＤの配置スペースとして活用することにより、リードＬＤの配置密度を向上させることができる。
【００６３】
＜半導体装置の実装方法＞
次に、図６を用いて半導体装置ＰＫＧ１を実装基板ＭＢに実装する方法の例について説明する。
【００６４】
本実施の形態で説明する半導体装置の実装方法では、まず、実装基板ＭＢを準備する（基板準備工程）。実装基板（マザーボード、配線基板）ＭＢは、電子部品搭載面である上面（搭載面）ＭＢｔを有し、図１〜図９を用いて説明した半導体装置ＰＫＧ１は、上面ＭＢｔ上に搭載される。上面ＭＢｔには、実装基板側の端子である複数の端子が配置される。図６に示す例では、実装基板ＭＢは、複数の端子（リード接続用端子、ランド）ＴＭ１および端子（ダイパッド接続用端子、ランド）ＴＭ２備える。
【００６５】
次に、実装基板ＭＢの上面ＭＢｔに設けられた複数の端子ＴＭ１、ＴＭ２上に、それぞれ図示しない接合材を配置（塗布）する（接合材配置工程）。接合材は、クリーム半田（あるいは、ペースト半田）と呼ばれる半田材である。クリーム半田には、導電性の接合材となる半田成分と、接合部の表面を活性化させるフラックス成分とが含まれ、常温でペースト状である。
【００６６】
また、本実施の形態では、図２に示すように、半導体装置ＰＫＧ１は、複数のリードＬＤおよびダイパッドＤＰのそれぞれが封止体ＭＲの下面ＭＲｂにおいて露出しており、これらをそれぞれ実装基板ＭＢの端子ＴＭ１、ＴＭ２に接続する。このため、本工程では、複数の端子ＴＭ１、および端子ＴＭ２上に、それぞれ接合材を塗布する。
【００６７】
次に、半導体装置ＰＫＧ１を実装基板ＭＢの上面ＭＢｔ上に配置する（パッケージマウント工程）。本工程では、半導体装置ＰＫＧ１の複数のリードＬＤの被実装部ＯＬＤ２の位置と実装基板ＭＢ上の端子ＴＭ１の位置が重なるように位置合わせをして、実装基板ＭＢの実装面である上面ＭＢｔ上に半導体装置ＰＫＧ１を配置する。また、本工程では、端子ＴＭ２上にダイパッドＤＰが重なるように半導体装置ＰＫＧ１が配置される。
【００６８】
次に、実装基板ＭＢ上に半導体装置ＰＫＧ１が配置された状態で加熱処理を施し、図６に示すように、複数のリードＬＤと複数のランドＬＮＤａのそれぞれを、接合材ＳＤを介して接合する（リフロー工程）。図６に示す接合材ＳＤは、上記した半田材に含まれる半田成分と、金属膜ＭＣの半田成分が一体化して形成された導電性部材（半田材）である。また、接合材ＳＤの一方の面はリードＬＤの被実装部ＯＬＤ２に接合され、接合材ＳＤの他方の面は、端子ＴＭ１の露出面に接合される。つまり、本工程では、複数のリードＬＤと複数の端子ＴＭ１のそれぞれが、接合材ＳＤを介して電気的に接続される。
【００６９】
また、ダイパッド接続用端子である端子ＴＭ２上では、接合材ＳＤの一方の面はダイパッドＤＰの下面ＤＰｂに接合され、接合材ＳＤの他方の面は、ＴＭ２の露出面に接合される。つまり、本工程では、ダイパッドＤＰから実装基板ＭＢに接続される放熱経路が形成される。また、ダイパッドＤＰを例えば基準電位供給用などの端子として用いる場合には、本工程で、ダイパッドＤＰと端子ＴＭ２が、接合材ＳＤを介して電気的に接続される。
【００７０】
ここで、半導体装置ＰＫＧ１の実装強度について説明する。半導体装置ＰＫＧ１は、実装基板ＭＢに実装された後、使用環境において温度サイクル負荷が印加される。温度サイクル負荷とは、実装基板ＭＢ上に半導体装置ＰＫＧ１が実装された実装構造体の環境温度が繰り返し変化することにより生じる負荷である。温度サイクル負荷としては、例えば、実装構造体を構成する各部材の線膨張係数の違いに起因して発生する応力がある。この応力は、半導体装置ＰＫＧ１の実装面の周縁部に集中し易い。このため、温度サイクル寿命（温度サイクル負荷により接続部が損傷するまでの温度サイクル回数）を延ばすためには、実装面の周縁部に配置されるリードＬＤと端子ＴＭ１の接続部近傍への応力集中を緩和させることが好ましい。
【００７１】
上記したように、本実施の形態の半導体装置ＰＫＧ１は、リードＬＤの傾斜部ＯＬＤ３の長さを長くするために、突出部ＯＬＤ１と被実装部ＯＬＤ２との高低差は、例えば１．３ｍｍ〜１．４ｍｍ程度と、大きな値になっている。半導体パッケージの薄型化を意図したパッケージ態様としては、本実施の形態のＳＯＰ型の他、ＴＳＯＰ（Thin Small Outline Package）と呼ばれるパッケージもある。このＴＳＯＰ型の半導体パッケージでは、リードＬＤの傾斜部ＯＬＤ３の長さを短くすることにより、薄型化が実現され、例えば突出部ＯＬＤ１と被実装部ＯＬＤ２との高低差は、０．５ｍｍ〜０．６ｍｍ程度である。
【００７２】
本実施の形態のように、リードＬＤの傾斜部ＯＬＤ３の長さが長くなれば、温度サイクル負荷に起因して発生した応力を、傾斜部ＯＬＤ３が弾性変形することにより緩和できる。このため、本実施の形態の半導体装置ＰＫＧ１は、ＴＳＯＰ型の半導体装置と比較して、実装信頼性を向上させることができる。
【００７３】
また、本実施の形態の半導体装置ＰＫＧ１は、封止体ＭＲの短辺側にはリードＬＤが配列されない、ＳＯＰ型の半導体装置である。この場合、実装後の半導体装置ＰＫＧ１に応力が印加された場合、ＱＦＰ型の半導体装置と比較して図２に示すＸ方向に沿った方向に、弾性変形し易い。この結果、ＳＯＰ型の半導体装置ＰＫＧ１はＱＦＰ型の半導体装置と比較して実装信頼性を向上させることができる。
【００７４】
＜半導体装置の製造方法＞
次に、図１〜図９に示す半導体装置ＰＫＧ１の製造方法について、説明する。本実施の形態における半導体装置ＰＫＧ１は、図１０に示す組立てフローに沿って製造される。図１０は、図１に示す半導体装置の組み立てフローを示す説明図である。
【００７５】
１．リードフレーム準備工程；
まず、図１０に示すリードフレーム準備工程として、図１１に示すようなリードフレームＬＦを準備する。図１１は、図１０のリードフレーム準備工程で準備するリードフレームの全体構造を示す平面図、図１２は、図１１に示す複数のデバイス領域のうちの、一つのデバイス領域周辺の拡大平面図である。
【００７６】
本工程で準備するリードフレームＬＦは、外枠ＬＦｆの内側に複数のデバイス領域（製品形成領域）ＬＦｄを備えている。図１１に示す例では、リードフレームＬＦは、Ｘ方向に２個、Ｙ方向に４個のデバイス領域ＬＦｄが、マトリクス状に配置され、合計８個のデバイス領域ＬＦｄを備えている。リードフレームＬＦは、金属から成り、本実施の形態では、例えば銅（Ｃｕ）、または銅（Ｃｕ）からなる基材の表面に例えばニッケル（Ｎｉ）からなる金属膜（図示は省略）が形成された積層金属膜から成る。
【００７７】
また、複数のデバイス領域ＬＦｄのそれぞれは、デバイス領域ＬＦｄの周囲を囲む支持部材ＳＰＰを介して外枠ＬＦｆに接続されている。デバイス領域ＬＦｄの周囲の支持部材ＳＰＰは、複数のリードＬＤ（図１２参照）、ダイパッドＤＰ（図１２参照）や外枠ＬＦｆと同じ金属材料で一体に形成された金属部材である。支持部材ＳＰＰは、図１０に示す個片化工程で切断されて、デバイス領域ＬＦｄと分離される。
【００７８】
また、図１２に示すように支持部材ＳＰＰは、複数のリードＬＤの周囲を囲むように形成される。また、デバイス領域ＬＦｄには、複数のリードＬＤに連結されるタイバー（リード連結部）ＬＦｔｂが配置される。
【００７９】
図１２に示すように、デバイス領域ＬＦｄの中央部には、平面視において四角形を成すダイパッドＤＰが形成されている。ダイパッドＤＰは複数の吊りリードＴＬ、および支持部材ＳＰＰを介して図１１に示す外枠ＬＦｆに支持される。複数の吊りリードＴＬのそれぞれは、一方の端部がダイパッドＤＰに接続され、他方の端部（図１２に示す例では分岐した二個の端部）が支持部材ＳＰＰに接続されている。複数の吊りリードＴＬは、図７に示す露出面ＴＬｘｓが形成されていない点を除き、本工程の時点で図７を用いて説明した形状に成形されている。
【００８０】
また、ダイパッドＤＰの周囲には、それぞれ複数のリードＬＤが形成されている。複数のリードＬＤのそれぞれは、タイバーＬＦｔｂの外側に設けられたアウタリード部ＯＬＤ、およびタイバーＬＦｔｂの内側に設けられたインナリード部ＩＬＤを備える。複数のアウタリード部ＯＬＤのそれぞれは、ダイパッドＤＰの長辺ＤＰｓ１および長辺ＤＰｓ２の延在方向に沿って配置され、短辺ＤＰｓ３および短辺ＤＰｓ４に沿っては配置されていない。一方、複数のインナリード部ＩＬＤのうちの一部は、ダイパッドＤＰの長辺ＤＰｓ１および長辺ＤＰｓ２の延在方向に沿って配置され、複数のインナリード部ＩＬＤのうちの他の一部は、ダイパッドＤＰの短辺ＤＰｓ３および短辺ＤＰｓ３の延在方向に沿って配置されている。
【００８１】
また、複数のリードＬＤのそれぞれは、アウタリード部ＯＬＤとインナリード部ＩＬＤとの境界に設けられたタイバーＬＦｔｂを介して互いに連結されている。
【００８２】
２．半導体チップ搭載工程；
次に、図１０に示す半導体チップ搭載工程として、図１３および図１４に示すように半導体チップＣＰを、ダイパッドＤＰ上にダイボンド材ＤＢを介して搭載する。図１３は、図１２に示すダイパッド上に、ボンディング材を介して半導体チップを搭載した状態を示す拡大平面図、図１４は、図１３のＡ−Ａ線に沿った拡大断面図である。なお、図１３では、見易さのため、図１２に示すタイバーＬＦｔｂの内側の領域を拡大して示している。
【００８３】
図１４に示す例では、半導体チップＣＰの裏面ＣＰｂ（複数のパッドＰＤが形成された表面ＣＰｔの反対側の面）をダイパッドＤＰの上面ＤＰｔと対向させた状態で搭載する、所謂フェイスアップ実装方式で搭載する。また、図１３に示すように、半導体チップＣＰはダイパッドＤＰの中央部に、表面ＣＰｔの各辺が、ダイパッドＤＰの各辺に沿って配置されるように搭載する。
【００８４】
本工程では、例えば、エポキシ系の熱硬化性樹脂であるダイボンド材ＤＢを介して半導体チップＣＰを搭載するが、ダイボンド材ＤＢは、硬化（熱硬化）させる前には流動性を有するペースト材である。このようにペースト材をダイボンド材ＤＢとして用いる場合には、まず、ダイパッドＤＰ上に、ダイボンド材ＤＢを塗布し、その後、半導体チップＣＰの裏面ＣＰｂをダイパッドＤＰの上面ＤＰｔに接着する。そして、接着後に、ダイボンド材ＤＢを硬化させる（例えば硬化温度まで加熱する）と、図１４に示すように、半導体チップＣＰはダイボンド材ＤＢを介してダイパッドＤＰ上に固定される。
【００８５】
また、本工程では、複数のデバイス領域ＬＦｄ（図１１参照）のそれぞれに設けられたダイパッドＤＰ上にダイボンド材ＤＢを介して半導体チップＣＰを搭載する。
【００８６】
なお、本実施の形態では、ダイボンド材ＤＢに、熱硬化性樹脂からなるペースト材を用いる実施態様について説明したが、種々の変形例を適用することができる。例えば、樹脂ではなく、半田などの導電性材料を介して半導体チップＣＰを搭載することができる。
【００８７】
３．ワイヤボンディング工程；
次に、図１０に示すワイヤボンディング工程として、図１５および図１６に示すように、半導体チップＣＰの複数のパッドＰＤと複数のリードＬＤとを、複数のワイヤ（導電性部材）ＢＷを介して、それぞれ電気的に接続する。図１５は、図１３に示す半導体チップと複数のリードを、ワイヤを介して電気的に接続した状態を示す拡大平面図、図１６は、図１５のＡ−Ａ線に沿った拡大断面図である。
【００８８】
本工程では、ワイヤＢＷの一方の端部をパッドＰＤに接合し、他方の端部をリードＬＤのインナリード部ＩＬＤに接合する。図１６に示す例では、パッドＰＤが第１ボンド側、リードＬＤが第２ボンド側になっている。詳しくは、まず、ワイヤＢＷの先端を溶融させてボール部を形成する。次に、ボール部を第１ボンド側であるパッドＰＤに押し付けて、圧着する。この時、ワイヤＢＷのボール部に超音波を印加すれば、圧着時における被圧着部分の温度を低減することができる。
【００８９】
次に、図示しないボンディングツールからワイヤＢＷを繰り出しながら、ボンディングツールを移動させて、ワイヤループ形状を形成する。そして、ワイヤＢＷの一部を第２ボンド側（リードＬＤのインナリード部ＩＬＤに設けられたボンディング領域）に移動させに接続する。リードＬＤの一部（インナリード部ＩＬＤの先端に配置されたボンディング領域）には、ワイヤＢＷとの接合性を向上させるため、例えば、銀（Ａｇ）、あるいは金（Ａｕ）から成る金属膜が形成されていても良い。
【００９０】
上記したように、半導体チップＣＰのパッドＰＤにワイヤの一部（端部）を接続した後、ワイヤＢＷの他部をリードＬＤにおけるボンディング領域（リードＬＤの上面の一部）に接続する方式は、正ボンディング方式と呼ばれる。
【００９１】
また、本工程では、複数のデバイス領域ＬＦｄ（図１１参照）にそれぞれ設けられた複数のリードＬＤにワイヤＢＷを接合する。これにより各デバイス領域ＬＦｄにおいて、半導体チップＣＰと複数のリードＬＤが複数のワイヤＢＷを介して電気的に接続される。
【００９２】
また、図１５に示すように本工程では、複数のワイヤＢＷのうちの一部はダイパッドＤＰの短辺ＤＰｓ３または短辺ＤＰｓ４を跨ぐように形成される。
【００９３】
また、図１６に示すように、本実施の形態ではリードＬＤとダイパッドＤＰの高低差が大きいので、ダイパッドＤＰの上面ＤＰｔを基準面として、パッドＰＤの位置がリードＬＤのインナリード部ＩＬＤの位置よりも低い。したがって、ダイパッドＤＰの上面を基準面として、第１ボンド位置の高さが第２ボンド位置の高さよりも低くなっている。
【００９４】
４．封止工程；
次に、図１０に示す封止工程として、図１７〜図１９に示すように、封止体（樹脂体）ＭＲを形成し、半導体チップＣＰ（図１５参照）、複数のワイヤＢＷ（図１５参照）、および複数のリードＬＤ（図１５参照）のそれぞれの一部分（インナリード部）を封止する。図１７は、図１５に示すリードフレームのデバイス領域に、封止体を形成した状態を示す平面図である。また図１８は、図１７のＡ−Ａ線に沿った拡大断面図である。また、図１９は、図１７に示すリードフレームの反対側の面を示す平面図である。また図２０は、図１７のＡ−Ａ線に沿った断面において、封止体を成形するための成形金型内にリードフレームを配置した状態を示す拡大断面図である。
【００９５】
本工程では、図１７に示すように、複数のデバイス領域ＬＦｄのそれぞれに、個別に封止体ＭＲを形成する。また、本実施の形態では、図１９に示すように、リードフレームLFの下面ＬＦｂにおいて、各デバイス領域ＬＦｄに設けられたダイパッドＤＰの下面ＤＰｂがそれぞれ露出するように、封止体ＭＲを形成する。
【００９６】
封止体ＭＲの形成方法は、例えば以下の通りである。すなわち、図２０に示す成形金型ＭＤでリードフレームＬＦを挟んだ状態で、成形金型ＭＤ内に軟化した樹脂を圧入した後、硬化させることにより封止体ＭＲを形成する。このような封止方式はトランスファモールド方式と呼ばれる。
【００９７】
成形金型ＭＤは、リードフレームＬＦの上側に配置する上型（金型）ＭＤ１と、リードフレームＬＦの下側に配置する下型（金型）ＭＤ２と、を備える。上型ＭＤ１は、複数のキャビティ（凹部）ＣＢＴ１と、複数のキャビティＣＢＴ１の周囲を囲み、リードフレームＬＦの上面ＬＦｔ（図１７参照）を押さえるクランプ面（金型面、押し付け面、面）ＭＤｃ１と、を備える。また、下型ＭＤ２は、複数のキャビティＣＢＴ１と対向配置される複数のキャビティ（凹部）ＣＢＴ２と、クランプ面ＭＤｃ１と対向配置され、リードフレームＬＦの下面ＬＦｂ（図１９参照）を押さえるクランプ面（金型面、押し付け面、面）ＭＤｃ２と、を備える。
【００９８】
また、成形金型ＭＤは、キャビティＣＢＴ１、ＣＢＴ２により形成される空間への樹脂ＭＲｐの供給口であるゲート部ＭＤｇｔ、キャビティＣＢＴ２を介してゲート部ＭＤｇｔの反対側に設けられたベント部ＭＤｖｔを有する。ベント部ＭＤｖｔは、キャビティＣＢＴ１、ＣＢＴ２により形成される空間内の気体（例えば空気）や余剰な樹脂ＭＲｐをキャビティＣＢＴ１、ＣＢＴ２により形成される空間の外部に排出する排出経路である。このベント部ＭＤｖｔの開口面積を小さくすることにより、樹脂ＭＲｐの漏れを抑制できる。
【００９９】
また、本実施の形態の例では、隣り合うキャビティＣＢＴ２の間に、隣り合うキャビティＣＢＴ２間を連通するスルーゲートＭＤｔｇが設けられている。スルーゲートＭＤｔｇは、一方の端部が第１個目のキャビティＣＢＴ２のベント部ＭＤｖｔに接続され、他方の端部が第２個目のキャビティＣＢＴ２のゲート部ＭＤｇｔに接続されている。言い換えれば、スルーゲートＭＤｔｇは、隣り合うデバイス領域ＬＦｄを接続するように設けられている。隣り合うデバイス領域ＬＦｄを接続することで、複数のデバイス領域ＬＦｄに順次、樹脂ＭＲｐを供給することができる。このように、複数のデバイス領域ＬＦｄをスルーゲートＭＤｔｇで接続して、樹脂ＭＲｐを順次供給する技術を、スルーゲート方式と呼ぶ。
【０１００】
また、図２０に示す例では、スルーゲートＭＤｔｇに接続されていないゲート部ＭＤｇｔには、ランナ部ＭＤｒｎが接続されている。ランナ部ＭＤｒｎは、図示しない樹脂供給源（カルと呼ばれる）からゲート部ＭＤｇｔに向かって樹脂ＭＲｐを供給する供給経路である。ランナ部ＭＤｒｎの流路の断面積は、ゲート部ＭＤｇｔの流路の断面積よりも大きい。このように、相対的に流路の断面積が大きいランナ部ＭＤｒｎを通って樹脂ＭＲｐをゲート部ＭＤｇｔの近傍まで供給する場合、樹脂ＭＲｐの供給圧力を調整し易い。
【０１０１】
また、図２０に示す例では、スルーゲートＭＤｔｇに接続されていないベント部ＭＤｖｔには、フローキャビティＭＤｆｃが接続されている。フローキャビティＭＤｆｃは、キャビティＣＢＴ１およびキャビティＣＢＴ２により形成される空間から溢れた樹脂ＭＲｐを充填する空間を形成する凹部である。樹脂ＭＲｐの供給経路の終端にフローキャビティＭＤｆｃを設けることで、封止工程での樹脂ＭＲｐの漏れを抑制できる。また、樹脂ＭＲｐの供給経路の終端にフローキャビティＭＤｆｃを設けることで、ＣＢＴ１およびキャビティＣＢＴ２により形成される空間内に気泡（ボイド）が形成されることを抑制できる。また、樹脂ＭＲｐの供給経路の終端にフローキャビティＭＤｆｃを設けることで、ＣＢＴ１およびキャビティＣＢＴ２により形成される空間内での未充填領域の発生を抑制できる。
【０１０２】
本実施の形態の封止工程では、図２０に示すキャビティＣＢＴ１とキャビティＣＢＴ２を重ねあわせることにより形成された空間に、ランナ部ＭＤｒｎおよびゲート部ＭＤｇｔを経由して封止用の樹脂ＭＲｐを圧入する。樹脂ＭＲｐは、図２０に矢印を付して模式的に示すように、ゲート部ＭＤｇｔ側からベント部ＭＤｖｔ側に向かって圧入される。これにより、半導体チップＣＰ、複数のワイヤＢＷ（図１５参照）、および複数のリードＬＤ（図１５参照）のインナリード部ＩＬＤ（図１５参照）は樹脂ＭＲｐにより封止される。そして、キャビティＣＢＴ１、ＣＢＴ２に充填された樹脂ＭＲｐを熱硬化させることで、図１７〜図１９に示す封止体ＭＲを形成する。
【０１０３】
封止体ＭＲを硬化させた後、図２０に示す成形金型ＭＤを取り外すと、図１９に示すようにリードフレームＬＦの下面ＬＦｂ側には、ランナ樹脂ＭＲｒｎ、ゲート樹脂ＭＲｇｔ封止体ＭＲの本体、スルーゲート樹脂ＭＲｔｇ、封止体ＭＲの本体、ベント樹脂ＭＲｖｔ、およびフローキャビティ樹脂ＭＲｆｃが、Ｘ方向に沿って直線的に並んでいる。ランナ樹脂ＭＲｒｎは、図２０に示すランナ部ＭＤｒｎ（図２０参照）内の樹脂が硬化したものである。ゲート樹脂ＭＲｇｔは、図２０に示すゲート部ＭＤｇｔ内の樹脂が硬化したものである。ベント樹脂ＭＲｖｔは図２０に示すベント部ＭＤｖｔ内の樹脂が硬化したものである。スルーゲート樹脂ＭＲｔｇは図２０に示すスルーゲートＭＤｔｇ内の樹脂が硬化したものである。また、フローキャビティ樹脂ＭＲｆｃは、図２０に示すフローキャビティＭＤｆｃ内の樹脂が硬化したものである。
【０１０４】
図２０に示すように、本実施の形態では、ランナ部ＭＤｒｎ、ゲート部ＭＤｇｔ、ベント部ＭＤｖｔ、スルーゲートＭＤｔｇ、およびフローキャビティＭＤｆｃは下型ＭＤ２に設けられ、上型ＭＤ１には設けられていない。本実施の形態に対する変形例としては、ランナ部ＭＤｒｎ、ゲート部ＭＤｇｔ、ベント部ＭＤｖｔ、スルーゲートＭＤｔｇ、およびフローキャビティＭＤｆｃが上型ＭＤ１に形成されていても良い。あるいは、ランナ部ＭＤｒｎ、ゲート部ＭＤｇｔ、ベント部ＭＤｖｔ、スルーゲートＭＤｔｇ、およびフローキャビティＭＤｆｃが上型ＭＤ１および下型ＭＤ２の両方に形成されていても良い。
【０１０５】
ただし、トランスファモールド方式の場合、ゲート部ＭＤｇｔの開口面積が他の部分と比較して小さいため、ゲート部ＭＤｇｔは、他の部分と比較して樹脂ＭＲｐとの摩擦により消耗し易い。ゲート部ＭＤｇｔの開口面積が大きくなることによる供給圧力の変化を小さくする観点からは、ゲート部ＭＤｇｔは、上型ＭＤ１および下型ＭＤ２のうちのいずれか一方に設けることが好ましい。
【０１０６】
また、封止工程では、封止体ＭＲを形成した後、封止体ＭＲに接続されているゲート樹脂ＭＲｇｔ（図１９参照）およびベント樹脂ＭＲｖｔ（図１９参照）の接続部分を破壊して、封止体ＭＲの本体部分と分離する（ゲートブレイク工程）。ゲートブレイク工程が完了すると、図２１に示すように、封止体ＭＲの本体部分の両隣に、リードフレームＬＦを厚さ方向に貫通する貫通孔ＧＢＨが形成される。図２１は、図１９に示すゲート樹脂とベント樹脂の接続部分を破壊してリードフレームを厚さ方向に貫通する貫通孔を形成した状態を示す拡大平面図である。
【０１０７】
ゲートブレイク工程では、ゲート樹脂ＭＲｇｔおよびベント樹脂ＭＲｖｔが形成された面の反対側の面を保持した状態で、ゲート樹脂ＭＲｇｔおよびベント樹脂ＭＲｖｔ側から封止体ＭＲとの接続部分を折り曲げることにより破壊する。つまり、ゲート樹脂ＭＲｇｔおよびベント樹脂ＭＲｖｔが実装面側に形成されている場合、ゲートブレイク工程では、実装面の反対側（図１７に示す上面ＬＦｔ側）を図示しない治具で保持する。この場合、実装面側が保持治具により損傷することを抑制できるので、ゲート部ＭＤｇｔは、下型ＭＤ２に設けることが好ましい。
【０１０８】
＜封止工程時の吊りリードの変形について＞
ここで、封止工程において、樹脂の供給経路と吊りリードの変形し易さの関係について説明する。図２２は、封止工程において、ゲート部からの樹脂の供給方向を模式的に示す説明図である。また、図２３は、図１９に示すゲート部周辺の拡大平面図である。また、図２４は、図２３のＡ−Ａ線に沿った拡大断面図である。また、図２５は、図１９に示すスルーゲート周辺の拡大平面図である。
【０１０９】
図６を用いて説明したように、突出部ＯＬＤ１と被実装部ＯＬＤ２との高低差を大きくすると、リードＬＤのアウタリード部ＯＬＤの傾斜部ＯＬＤ３の長さが長くなり、リードＬＤの応力緩和機能が向上する。これにより実装後の半導体装置ＰＫＧ１の実装信頼性が向上する。しかし、図７に示す吊りリードＴＬの露出面接続部ＴＬｘと図６に示すリードＬＤの突出部ＯＬＤ１とは同じ高さに位置する。このため、ダイパッドＤＰの一部を露出させるためには、吊りリードＴＬの露出面ＴＬｘｓとダイパッドＤＰとの高低差が大きくなる。そして、図３０に示す吊りリードＴＬｈ１のように、露出面ＴＬｘｓとダイパッドＤＰとの間にオフセット部ＴＬｔｈ１が一個しか設けられていない場合、オフセット部ＴＬｔｈ１が長くなることにより変形し易くなる。
【０１１０】
ここで、本願発明者の検討によれば、図２０に示すゲート部ＭＤｇｔとベント部ＭＤｖｔを結ぶ直線上で、かつ、ゲート部ＭＤｇｔの近傍に吊りリードＴＬが存在する場合、ゲート部ＭＤｇｔからの樹脂ＭＲｐの供給圧力によって、吊りリードＴＬが変形することで、ダイパッドＤＰの下面ＤＰｂが封止体ＭＲに覆われることが判った。詳しくは、図３２に矢印を付して模式的に示すように、ゲート部ＭＤｇｔの近傍に吊りリードＴＬのオフセット部ＴＬｔｈ１が配置される場合、樹脂ＭＲｐと接触したオフセット部ＴＬｔｈ１に対して厚さ方向（高さ方向、図３２に示すＺ方向）に押圧力Ｆｍｒが印加される。ゲート部ＭＤｇｔの近傍では、樹脂ＭＲｐの供給圧力が高いので、強い押圧力Ｆｍｒが吊りリードＴＬのオフセット部ＴＬｔｈ１に対して作用する。図３２は、封止工程において、図３１に示す構造の吊りリードに押圧力が印加される様子を模式的に示す説明図である。
【０１１１】
この押圧力Ｆｍｒは、図３２に示すように、吊りリードＴＬおよび吊りリードＴＬに接続されるダイパッドＤＰを上方（ダイパッドＤＰの下面ＤＰｂ側から上面ＤＰｔ側に向かう方向）に向かって押し上げるように作用する。また、吊りリードＴＬと接触した樹脂ＭＲｐの一部は、吊りリードＴＬに沿って下方に流れる。このため、ダイパッドＤＰが上方に持ち上げられた状態である場合、ダイパッドＤＰの下面ＤＰｂ側に樹脂ＭＲｐの一部が流れ込み、ダイパッドＤＰの一部が樹脂ＭＲｐにより封止されてしまう。この場合、ダイパッドＤＰの露出面積が低下するので、放熱特性が低下する原因になる。
【０１１２】
なお、図３２では、図３０を用いて説明した吊りリードＴＬｈ１を取り上げて説明しているが、図３１を用いて説明した吊りリードＴＬｈ２についても、オフセット部ＴＬｔｈ２がゲート部ＭＤｇｔ（図３２参照）の近傍に配置されることになるので、ダイパッドＤＰの一部が樹脂ＭＲｐ（図３２参照）により封止されてしまう場合がある。
【０１１３】
そこで、本実施の形態の封止工程では、図２２に示すようにゲート部ＭＤｇｔは、チップ搭載面である上面ＤＰｔに対して、分岐部ＴＬｂｒよりも高い位置に設けられている。このため、ゲート部から供給された樹脂ＭＲｐは、分岐部ＴＬｂｒ上に供給され易くなる。
また、成形金型ＭＤのゲート部ＭＤｇｔは、平面視において（詳しくはＹ方向において）、複数の露出面接続部ＴＬｘの間に設けられている。詳しくは、ゲート部ＭＤｇｔは、Ｘ方向と直交するＹ方向において、二個の露出面接続部ＴＬｘの間に設けられている。この場合、図２２に矢印を付して模式的に示すように、ゲート部ＭＤｇｔから供給された樹脂ＭＲｐの大部分は、吊りリードＴＬの分岐部ＴＬｂｒ上を乗り越えて、ダイパッドＤＰに向かって移動する。このため、本実施の形態の吊りリードＴＬの場合、図３２に示す押圧力Ｆｍｒが印加され難くなる。また、樹脂ＭＲｐの一部が、分岐部ＴＬｂｒの下方に回り込むと、オフセット部ＴＬｔ１に対して押圧力Ｆｍｒ（図３２参照）が生じる。しかし、樹脂ＭＲｐの他の一部は、分岐部ＴＬｂｒの上面ＴＬｂｒｔおよびオフセット部ＴＬｔ２の上面側に流れるので、押圧力Ｆｍｒを打ち消す方向に押圧力が生じる。この結果、吊りリードＴＬおよび吊りリードＴＬに接続されるダイパッドＤＰが、上方に持ち上げられるように変形することを抑制できる。
【０１１４】
また、図２３に示すように、平面視において、（詳しくはＹ方向において）ゲート部ＭＤｇｔの幅Ｗｇｔは、吊りリードＴＬの分岐部ＴＬｂｒの幅Ｗｂｒよりも狭い。言い換えれば、平面視において、ゲート部ＭＤｇｔの幅Ｗｇｔは、互いに向かい合う二つのオフセット部ＴＬｔ２の離間距離（幅Ｗｂｒ）よりも狭い。このため、ゲート部ＭＤｇｔを、図２３に示すＸ方向に沿って延長させると、ゲート部ＭＤｇｔのＸ方向に沿った延長線は、複数のオフセット部ＴＬｔ２の間に配置される。この場合、図２２に矢印を付して模式的に示すように、ゲート部ＭＤｇｔから供給された樹脂ＭＲｐの大部分は、吊りリードＴＬのオフセット部ＴＬｔ２に接触せずに、分岐部ＴＬｂｒ上を乗り越えて、ダイパッドＤＰに向かって移動する。このため、オフセット部ＴＬｔ２がＸ方向に押圧されることによる吊りリードＴＬの変形を抑制できる。なお、上記したゲート部ＭＤｇｔの幅Ｗｇｔは、Ｘ方向と直交するＹ方向におけるゲート部ＭＤｇｔの長さである。また、分岐部ＴＬｂｒの幅ＷｂｒＸ方向と直交するＹ方向における分岐部ＴＬｂｒの長さである。
【０１１５】
また、樹脂ＭＲｐの大部分が、吊りリードＴＬの分岐部ＴＬｂｒ上を乗り越えやすくなるようにする観点からは、分岐部ＴＬｂｒの高さは低い方が良い。図２２に示すように、分岐部ＴＬｂｒと複数の露出面接続部ＴＬｘとの間には、それぞれオフセット部ＴＬｔ２が存在するので、分岐部ＴＬｂｒの上面ＴＬｂｒｔの高さは少なくとも露出面接続部ＴＬｘの上面ＴＬｘｔの高さよりも低い。図２４に示す例では、分岐部ＴＬｂｒの上面ＴＬｂｒｔとダイパッドＤＰの上面ＤＰｔとの高低差Ｈｔ１と、露出面接続部ＴＬｘの上面ＴＬｘｔと分岐部ＴＬｂｒの上面ＴＬｂｒｔとの高低差Ｈｔ２との比は１：１になっている。ただし、高低差Ｈｔ１と高低差Ｈｔ２との比は１：１には限定されず、種々の変形例を適用できる。
【０１１６】
また、図２４に示すように、ダイパッドＤＰの上面ＤＰｔに対して（を基準として）ゲート部ＭＤｇｔにより形成される開口部の下端の高さの方が分岐部ＴＬｂｒの上面ＴＬｂｒｔの高さよりも高ければ、樹脂ＭＲｐは、分岐部ＴＬｂｒ上に供給され易くなる。また、図２４に示す例では、ダイパッドＤＰの上面ＤＰｔに対して分岐部ＴＬｂｒの上面ＴＬｂｒｔの高さは半導体チップＣＰの表面ＣＰｔよりも低い位置に設けられている。
【０１１７】
なお、封止工程において吊りリードＴＬ１が変形することにより、ダイパッドＤＰの下面ＤＰｂの一部が封止されることを抑制する場合、図２２に示すゲート部ＭＤｇｔの近傍に配置される吊りリードＴＬ１の構造が重要である。したがって、図２５に示すベント部ＭＤｖｔ側の吊りリードＴＬ２は、例えば図３０に示す吊りリードＴＬｈ１と同様な構造、あるいは図３１に示す吊りリードＴＬｈ２と同様な構造などにしても良い。
【０１１８】
しかし、ダイパッドＤＰの支持強度を向上させる観点からは、図２５に示すように、吊りリードＴＬ２は、図２３に示す吊りリードＴＬ１と同様な構造になっていることが好ましい。すなわち、本実施の形態の吊りリードＴＬ２は、封止体ＭＲ（図１９参照）から露出する部分とダイパッドＤＰとの間にオフセット部ＴＬｔ１およびオフセット部ＴＬｔ２を有している。このため、図３０に示す吊りリードＴＬｈ１と比較して変形し難いので、ダイパッドＤＰの支持強度を向上させることができる。
【０１１９】
また、吊りリードＴＬ２が有する複数のオフセット部ＴＬｔ２のそれぞれは、Ｘ方向と交差する方向に沿って延びる。このため、本実施の形態の吊りリードＴＬによれば、封止体ＭＲ（図１９参照）から露出する部分からダイパッドＤＰまでの平面距離Ｌ１（図２参照）を図３１に示す検討例と比較して短くすることができる。この結果、半導体装置ＰＫＧ１（図２参照）の実装面積を低減することができる。
【０１２０】
また、図２５に示すように、成形金型ＭＤ（図２０参照）のベント部ＭＤｖｔは、平面視において（詳しくはＹ方向において）、複数の露出面接続部ＴＬｘの間に設けられている。図２０に示すように、本実施の形態では、封止工程において、互いに隣り合うデバイス領域ＬＦｄをスルーゲートＭＤｔｇで接続して、樹脂ＭＲｐを順次供給する、スルーゲート方式を採用している。スルーゲート方式を採用する場合、第１のデバイス領域ＬＦｄのベント部ＭＤｖｔと第２のデバイス領域ＬＦｄのゲート部ＭＤｇｔとは、スルーゲートＭＤｔｇを介してＸ方向に沿って直線的に配列される。したがって、ベント部ＭＤｖｔが、露出面接続部ＴＬｘの間に設けられていれば、第２のデバイス領域ＬＦｄにおいて、図２３に示すようにゲート部ＭＤｇｔを、複数の露出面接続部ＴＬｘの間に容易に配置することができる。
【０１２１】
また、図２３に示すように、吊りリードＴＬ１のタブ接続部ＴＬｃｎはダイパッドＤＰの短辺ＤＰｓ３の中心に接続され、図２５に示すように吊りリードＴＬ２のタブ接続部ＴＬｃｎはダイパッドＤＰの短辺ＤＰｓ４の中心に接続されている。このように、ダイパッドＤＰの辺の中心に吊りリードＴＬ１、ＴＬ２を接続すると、封止工程において、樹脂ＭＲｐ（図２０参照）からの押圧力がダイパッドＤＰの支点（吊りリードＴＬの接続部分）に対してバランス良く印加される。このため、樹脂ＭＲｐの供給圧力によってダイパッドＤＰが回転してしまうことを抑制できる。
【０１２２】
また、本実施の形態では、図２３に示すように複数のインナリード部ＩＬＤのうちの一部は、ダイパッドＤＰの短辺ＤＰｓ３に沿って配列されている。また、図２５に示すように複数のインナリード部ＩＬＤのうちの他の一部は、ダイパッドＤＰの短辺ＤＰｓ４に沿って配列されている。このように吊りリードＴＬ１（図２３参照）、ＴＬ２（図２５参照）の配置されていないスペースをインナリード部ＩＬＤの配置スペースとして有効活用することで、半導体装置の端子の配置密度を大きくすることができる。
【０１２３】
５．メッキ工程；
次に、図１０に示すメッキ工程として、図２６に示すように、複数のリードＬＤおよびダイパッドＤＰの露出面に金属膜ＭＣを形成する。図２６は、図２１に示すリードおよびダイパッドの露出面に金属膜を形成した状態を示す拡大断面図である。
【０１２４】
本実施の形態の金属膜ＭＣは、例えば、鉛（Ｐｂ）を実質的に含まない、所謂、鉛フリー半田からなり、例えば錫（Ｓｎ）のみ、錫−ビスマス（Ｓｎ−Ｂｉ）、または錫−銅−銀（Ｓｎ−Ｃｕ−Ａｇ）などである。
【０１２５】
金属膜ＭＣの形成方法には、リードフレームＬＦを図示しないメッキ漕に入ったメッキ液に浸し、例えば直流電圧をかけることによって、リードフレームＬＦの露出面上に金属膜ＭＣを析出させる、所謂、電解メッキ法を採用することができる。
【０１２６】
なお、本実施の形態では、封止工程の後で、例えば半田から成る金属膜ＭＣを形成することで、図示しない実装基板に実装する際の半田の濡れ性を向上させる方法（後メッキ法）について説明したが、以下の変形例を適用することができる。すなわち、半導体装置の端子表面における半田の濡れ性を向上させる技術として、後メッキ法の他、リードフレームの表面にあらかじめ金属膜を形成しておく、所謂、先メッキ法を適用しても良い。
【０１２７】
先メッキ法を適用した場合には、図１０に示すリードフレーム準備工程において、半田の濡れ性を向上させる表面金属膜をリードフレームの露出面全体に予め形成しておく。この表面金属膜を形成する工程では、例えば、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、金（Ａｕ）からなる表面金属膜をメッキ法により形成する。また、先メッキ法を適用した場合には、図１０に示すメッキ工程を省略できる。
【０１２８】
６．リード成形工程；
次に、図１０に示すリード成形工程として、図２７に示すようにタイバーＬＤｔｂ（図２１参照）により連結された複数のリードＬＤのアウタリード部ＯＬＤをそれぞれ分割し、図４に示すようにリードＬＤのアウタリード部ＯＬＤに曲げ加工を施して成形する。図２７は、図２６に示す複数のリードを分割し、成形した状態を示す拡大平面図である。なお、図２７では、図２１に示すリードフレームＬＦの上面ＬＦｔ側の平面を示している。
【０１２９】
本工程により、複数のリードＬＤのそれぞれが分離され、吊りリードＴＬ（図２３および図２５参照）以外の部分は支持部材ＳＰＰから分離される。
【０１３０】
複数のリードＬＤを分割する方法は、例えば、パンチ（切断刃）とダイ（支持部材）を用いてプレス加工により分割することができる。また、リードＬＤのアウタリード部ＯＬＤを成形する方法は、例えば、曲げパンチ（曲げ加工用押圧具）とダイ（支持部材）を用いて成形することができる。なお、リードＬＤの曲げ加工精度向上の観点から、リードＬＤに曲げ加工を施す前に、アウタリード部ＯＬＤの先端を予め切断しておくことが好ましい。
【０１３１】
７．個片化工程；
次に、図１０に示す個片化工程として、図２８に示すように、デバイス領域ＬＦｄと支持部材ＳＰＰとの境界を切断して、複数のデバイス領域ＬＦｄのそれぞれを分割する。図２８は、図２７に示すリードフレームの複数のデバイス領域のそれぞれを個片化した状態を示す拡大平面図である。
【０１３２】
本工程により、デバイス領域ＬＦｄと支持部材ＳＰＰとの境界を切断すると、複数のデバイス領域ＬＦｄのそれぞれは、支持部材ＳＰＰから分離される。リードフレームＬＦを切断する方法は、例えば、パンチ（切断刃）とダイ（支持部材）を用いてプレス加工により切断することができる。
【０１３３】
本工程の後、外観検査、電気的試験など、必要な検査、試験を行い、合格したものが、図１に示す完成品の半導体装置ＰＫＧ１となる。そして、半導体装置ＰＫＧ１は出荷される。あるいは、半導体装置ＰＫＧ１は図６を用いて説明したように実装基板ＭＢに実装される。
【０１３４】
以上の製造方法により製造される半導体装置は、図２９に示すように、封止体ＭＲの短辺ＭＲｓ３側から視た側面視において、吊りリードＴＬの一部（露出面ＴＬｘｓ）が複数箇所（図２９では二箇所）で封止体ＭＲから露出している。図２９は、図１に示す半導体装置の短辺側から視た側面図である。二個の露出面ＴＬｘｓは、上面ＭＲｔと下面ＭＲｂとの間、図２９では上面ＭＲｔと下面ＭＲｂとの中間に設けられている。また、二個の露出面ＴＬｘｓの間には、上記したゲートブレイク工程の痕跡である、ゲートブレイク部ＧＢＰが残っている。ケートブレイク部ＧＢＰは、ゲートブレイク工程において、樹脂が破壊されて形成される面なので、ゲートブレイク部ＧＢＰの表面粗さは側面ＭＲｓ３よりも粗い。このゲートブレイク部ＧＢＰは、側面視において、吊りリードＴＬの分岐部ＴＬｂｒよりも高い位置に設けられている。詳しくは、ゲートブレイク部ＧＢＰの下端は、分岐部ＴＬｂｒの上面ＴＬｂｒｔよりも高い位置（上面ＭＲｔに近い位置）に設けられている。
【０１３５】
また、本実施の形態では、図３に示すように、吊りリードＴＬ１と吊りリードＴＬ２が線対称の構造になっている。このため、図示は省略するが、図２に示す短辺ＭＲｓ４の側面視においても、同様の構造になっている。
【０１３６】
＜変形例＞
以上、本願発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１３７】
例えば、上記実施の形態では、半導体装置ＰＫＧ１およびその製造方法を取り上げて、半導体装置ＰＫＧ１に適用された種々の技術とその効果について順に説明した。しかし、変形例として上記した複数の技術のうちの一部を適用した半導体装置としても良い。
【０１３８】
例えば、図２に示す吊りリードＴＬ（図３参照）の露出面ＴＬｘｓからダイパッドＤＰまでの平面距離Ｌ１を短くして、半導体装置ＰＫＧ１（図２参照）の実装面積を低減する効果に着目すれば、図２２に示す吊りリードＴＬと成形金型ＭＤのゲート部ＭＤｇｔとの位置関係は特に限定されない。また、図３に示す吊りリードＴＬ１および吊りリードＴＬ２のうち、少なくとも一方が図７に示す構造を備えていれば、図３０や図３１に示す検討例と比較して、半導体装置の実装面積を低減させる効果は得られる。
【０１３９】
また、図３２に示すように樹脂ＭＲｐに押圧されて吊りリードＴＬｈ１が変形することを抑制するためには、図２２に示すように、成形金型ＭＤのゲート部ＭＤｇｔが、Ｙ方向において、複数の露出面接続部ＴＬｘの間に設けられていることが特に好ましい。しかし、複数のオフセット部ＴＬｔ２の延在方向が樹脂ＭＲｐの供給方向（Ｘ方向）に対して交差していれば、図３２に示すような押圧力Ｆｍｒは印加され難くなる。このため、少なくとも、分岐部ＴＬｂｒに接続される複数のオフセット部ＴＬｔ２のそれぞれが、Ｘ方向とは異なる方向に延びていれば、図３２に示す検討例と比較して吊りリードＴＬの変形を抑制できる。
【０１４０】
また、封止工程において、樹脂ＭＲｐの供給圧力によってダイパッドＤＰが回転してしまうことを抑制する観点からは、図２２に示すように吊りリードＴＬのタブ接続部ＴＬｃｎはダイパッドＤＰの短辺ＤＰｓ３の中心に接続されていることが好ましい。ただし、樹脂ＭＲｐの供給圧力の程度などによって、ダイパッドＤＰの変形を考慮しなくても良い場合には、タブ接続部ＴＬｃｎはダイパッドＤＰの短辺ＤＰｓ３の任意の位置に接続することができる。
【０１４１】
また例えば、上記した種々の変形例同士を組み合わせることもできる。
【０１４２】
その他、上記実施の形態に記載された内容の一部を以下に記載する。
【０１４３】
〔付記１〕
チップ搭載面および前記チップ搭載面の反対側の裏面を備えるチップ搭載部と、
前記チップ搭載部に接続される複数の吊りリードと、
前記チップ搭載部の前記チップ搭載面上に搭載された半導体チップと、
前記半導体チップの周囲に設けられ、半導体チップと電気的に接続される複数のリードと、
前記チップ搭載部の前記裏面が露出するように前記半導体チップを封止する封止体と、
を有し、
平面視において、前記封止体は、第１方向に沿って延びる第１長辺、前記第１長辺の反対側の第２長辺、前記第１方向と交差する第２方向に沿って延びる第１短辺、前記第１短辺の反対側の第２短辺を備え、
前記複数の吊りリードは、前記チップ搭載部から前記封止体の前記第１短辺に向かって延びる第１吊りリードと、前記チップ搭載部から前記封止体の前記第２短辺に向かって延びる第２吊りリードと、を有し、
前記第１吊りリードは、
前記チップ搭載部に接続され、前記第１方向に沿って延びる第１タブ接続部と、
前記チップ搭載面に対して、前記第１タブ接続部よりも高い位置に設けられ、前記第１方向と交差する複数の方向に分岐する第１分岐部と、
前記第１分岐部よりも高い位置に設けられ、一方の端部が前記第１短辺において前記封止体から露出する複数の第１露出面に接続される、複数の第１露出面接続部と、
前記第１タブ接続部および前記第１分岐部に接続される第１オフセット部と、
一方の端部が前記第１分岐部に接続され、他方の端部が前記複数の第１露出面接続部のそれぞれに接続される複数の第２オフセット部と、
を有し、
前記封止体の前記第１短辺は、前記封止体の側面よりも表面粗さが粗い第１部分を有し、
前記封止体の前記第１短辺側から視た側面視において、前記チップ搭載面に対して、前記第１部分は、前記第１分岐部よりも高い位置に設けられている、半導体装置。
【０１４４】
〔付記２〕
付記１に記載の半導体装置において、
前記封止体の前記第１短辺側から視た側面視において、前記第１部分は、前記複数の第１露出面の間に設けられている、半導体装置。
【０１４５】
〔付記３〕
付記２に記載の半導体装置において、
前記第２方向における前記第１部分の幅は、前記第２方向における前記第１分岐部の幅よりも狭い、半導体装置の製造方法。
【０１４６】
〔付記４〕
付記１に記載の半導体装置において、
前記チップ搭載部の前記チップ搭載面に対して、前記第１部分の下端の高さの方が前記分岐部ＴＬｂｒの上面の高さよりも高い、半導体装置。
【０１４７】
〔付記５〕
付記１に記載の半導体装置において、
前記第２吊りリードは、
前記チップ搭載部に接続され、前記第１方向に沿って延びる第２タブ接続部と、
前記チップ搭載面に対して、前記第２タブ接続部よりも高い位置に設けられ、前記第１方向と交差する複数の方向に分岐する第２分岐部と、
前記第２分岐部よりも高い位置に設けられ、一方の端部が前記第２短辺において前記封止体から露出する、複数の第２露出面接続部と、
前記第２タブ接続部および前記第２分岐部に接続される第３オフセット部と、
一方の端部が前記第２分岐部に接続され、他方の端部が前記複数の第２露出面接続部のそれぞれに接続される複数の第４オフセット部と、
を有する、半導体装置。
【０１４８】
〔付記６〕
付記１に記載の半導体装置において、
平面視において、前記チップ搭載部は、前記第１方向に沿って延びる第３長辺、前記第３長辺の反対側の第４長辺、前記第２方向に沿って延びる第３短辺、前記第３短辺の反対側の第４短辺を備え、
前記第１吊りリードの前記第１タブ接続部は、前記チップ搭載部の前記第３短辺の中心に接続され、前記第２吊りリードの前記第２タブ接続部は、前記チップ搭載部の前記第４短辺の中心に接続されている、半導体装置。
【符号の説明】
【０１４９】
ＢＷ  ワイヤ（導電性部材）
ＣＢＴ１、ＣＢＴ２  キャビティ（凹部）
ＣＰ  半導体チップ
ＣＰｂ  裏面（主面、下面）
ＣＰｓ  側面
ＣＰｔ  表面（主面、上面）
ＤＢ  ダイボンド材（接着材）
ＤＰ  ダイパッド（チップ搭載部、タブ）
ＤＰｂ  下面
ＤＰｓ１、ＤＰｓ２  長辺（辺）
ＤＰｓ３、ＤＰｓ４  短辺（辺）
ＤＰｔ  上面（チップ搭載面）
Ｆｍｒ  押圧力
ＧＢＨ  貫通孔
ＧＢＰ  ゲートブレイク部
Ｈｔ１、Ｈｔ２  高低差
ＩＬＤ  インナリード部
Ｌ１  平面距離
ＬＤ  リード（端子、外部端子）
ＬＤｂ  下面（実装面、リード下面）
ＬＤｔ  上面（ワイヤボンディング面、リード上面）
ＬＤｔｂ  タイバー
ＬＦ  リードフレーム
ＬＦｂ  下面
ＬＦｄ  デバイス領域（製品形成領域）
ＬＦｆ  外枠
ＬＦｔ  上面
ＬＦｔｂ  タイバー（リード連結部）
ＬＮＤａ  ランド
ＭＢ  実装基板（マザーボード、配線基板）
ＭＢｔ  上面（搭載面）
ＭＣ  金属膜（金属コート膜）
ＭＤ  成形金型
ＭＤ１  上型（金型）
ＭＤ２  下型（金型）
ＭＤｃ１、ＭＤｃ２  クランプ面（金型面、押し付け面、面）
ＭＤｆｃ  フローキャビティ
ＭＤｇｔ  ゲート部
ＭＤｒｎ  ランナ部
ＭＤｖｔ  ベント部
ＭＲ  封止体（樹脂体）
ＭＲｂ  下面（裏面、実装面、封止体下面）
ＭＲｆｃ  フローキャビティ樹脂
ＭＲｇｔ  ゲート樹脂
ＭＲｐ  樹脂
ＭＲｒｎ  ランナ樹脂
ＭＲｓ  側面（封止体側面）
ＭＲｓ１、ＭＲｓ２  長辺（辺）
ＭＲｓ３、ＭＲｓ４  短辺（辺）
ＭＲｔ  上面（封止体上面）
ＭＲｔｇ  スルーゲート樹脂
ＭＲｖｔ  ベント樹脂
ＯＬＤ  アウタリード部
ＯＬＤ１  突出部
ＯＬＤ２  被実装部
ＯＬＤ３  傾斜部
ＰＤ  パッド（電極、ボンディングパッド）
ＰＫＧ１  半導体装置
ＳＤ  接合材
ＳＰＰ  支持部材
ＴＬ、ＴＬ１、ＴＬ２、ＴＬｈ１、ＴＬｈ２  吊りリード
ＴＬｂｒ  分岐部
ＴＬｂｒｔ  上面
ＴＬｃｎ  タブ接続部（部分）
ＴＬｔ１、ＴＬｔ２、ＴＬｔｈ１、ＴＬｔｈ２  オフセット部（傾斜部）
ＴＬｘ  露出面接続部
ＴＬｘｓ  露出面
ＴＬｘｔ  上面
ＴＭ１  端子（リード接続用端子、ランド）
ＴＭ２  端子（ダイパッド接続用端子、ランド）
Ｗｂｒ、Ｗｇｔ  幅
【図１】
2017002268.tif 000003
【図２】
2017002268.tif 000004
【図３】
2017002268.tif 000005
【図４】
2017002268.tif 000006
【図５】
2017002268.tif 000007
【図６】
2017002268.tif 000008
【図７】
2017002268.tif 000009
【図８】
2017002268.tif 000010
【図９】
2017002268.tif 000011
【図１０】
2017002268.tif 000012
【図１１】
2017002268.tif 000013
【図１２】
2017002268.tif 000014
【図１３】
2017002268.tif 000015
【図１４】
2017002268.tif 000016
【図１５】
2017002268.tif 000017
【図１６】
2017002268.tif 000018
【図１７】
2017002268.tif 000019
【図１８】
2017002268.tif 000020
【図１９】
2017002268.tif 000021
【図２０】
2017002268.tif 000022
【図２１】
2017002268.tif 000023
【図２２】
2017002268.tif 000024
【図２３】
2017002268.tif 000025
【図２４】
2017002268.tif 000026
【図２５】
2017002268.tif 000027
【図２６】
2017002268.tif 000028
【図２７】
2017002268.tif 000029
【図２８】
2017002268.tif 000030
【図２９】
2017002268.tif 000031
【図３０】
2017002268.tif 000032
【図３１】
2017002268.tif 000033
【図３２】
2017002268.tif 000034
【国際調査報告】
2017002268.tif 000035
2017002268.tif 000036
2017002268.tif 000037
2017002268.tif 000038