(57)【要約】【課題】本発明の課題の一つは、産業の更なる発展やより安心・安全な社会の実現に大いに貢献する光センサと固体撮像装置並びにそれらの信号読み出し方法駆動を提供することである。【解決手段】本発明の解決手段の一つは、受光素子と電荷を蓄積する蓄積容量と前記受光素子に入力する光によって発生する電荷を前記蓄積容量に転送するための転送スイッチと、を有する光センサにおいて、前記蓄積容量は、フローティングディフュージョン容量と横型オーバーフロー蓄積容量であり、前記転送スイッチは、非ＬＤＤ・ＭＯＳトランジスタであり、且つそのドレイン領域における不純物濃度の５０％減の濃度である非ＬＤＤ・ＭＯＳトランジスタとしたことである。【選択図】図１
2016080337.tif 000002
【特許請求の範囲】
【請求項１】
受光素子と電荷を蓄積する蓄積容量と前記受光素子に入力する光によって発生する電荷を前記蓄積容量に転送するための転送スイッチと、を有する光センサにおいて、前記蓄積容量は、フローティングディフュージョン容量と横型オーバーフロー蓄積容量であり、前記転送スイッチは、非ＬＤＤ・ＭＯＳトランジスタであり、且つそのドレイン領域における不純物の濃度は、１×１０２０個／cm3以下であることを特徴とする光センサ
【請求項２】
受光素子（ＰＤ）、転送用のスイッチ（Ｔ）、オーバーフロー用のスイッチ（Ｓ）、リセット用のスイッチ（Ｒ）がこの順で直列に結線されており、前記転送スイッチ（Ｔ）と前記スイッチ（Ｓ）との間の結線に結線されたフローティングディフュージョン容量（ＣＦＤ）とソースフォロア型のスイッチ（ＳＦ）と、前記スイッチ（Ｓ）と前記リセットスイッチ（Ｒ）との間の結線に結線された横型オーバーフロー蓄積容量（ＣＬＯＦＩＣ）と、を有し、前記ソースフォロア型のスイッチ（ＳＦ）は、ＭＯＳトランジスタであり、前記転送スイッチ（Ｔ）は、ドレイン領域の不純物濃度が、前記ソースフォロア型のスイッチ（ＳＦ）のソース領域の不純物濃度の５０％減の濃度である非ＬＤＤ・ＭＯＳトランジスタであることを特徴とする光センサ。
【請求項３】
受光素子と電荷を蓄積する蓄積容量と前記受光素子に入力する光によって発生する電荷を前記蓄積容量に転送するための転送スイッチと画素信号出力線、を画素毎に有し、前記画素信号出力線に信号読出し経路が接続されており、
前記蓄積容量は、フローティングディフュージョン容量と横型オーバーフロー蓄積容量であり、前記転送スイッチは、非ＬＤＤ・ＭＯＳトランジスタであり、且つそのドレイン領域における不純物の濃度は、１×１０２０個／cm3以下であり、
前記信号読出し経路には、前記フローティングディフュージョン容量によって電荷電圧変換された第１の画素出力信号と前記フローティングディフュージョン容量と横型オーバーフロー蓄積容量とを結合して電荷電圧変換された第２の画素出力信号とが入力され、
前記第１の画素出力信号は前記信号読出し経路において１より大きい増幅率のアンプの少なくとも１つを含む複数のアンプによって増幅される、ことを特徴とする光センサ。
【請求項４】
受光素子と電荷を蓄積する蓄積容量と前記受光素子に入力する光によって発生する電荷を前記蓄積容量に転送するための転送スイッチと、を有し、前記蓄積容量は、フローティングディフュージョン容量と横型オーバーフロー蓄積容量であり、前記転送スイッチは、非ＬＤＤ・ＭＯＳトランジスタであり、且つそのドレイン領域における不純物の濃度は、１×１０２０個／cm3以下であり、
画素部が平面的に配されている画素列部と、
前記画素列部が順次結線されている画素信号出力線と、
前記画素信号出力線の前記画素列部の配列最後の画素部が結線されている位置より下流の位置で前記画素信号出力に結線されている信号読出し経路部と、を有し、
前記信号読出し経路部は複数の信号経路を有し、該複数の信号経路のうち少なくとも２つの信号経路には増幅率の異なる増幅機能が夫々具備されており、
前記増幅機能の少なくとも１つが、増幅率が１より大きい、ことを特徴とするマルチ画素の光センサ。
【請求項５】
受光素子と電荷を蓄積する蓄積容量と前記受光素子に入力する光によって発生する電荷を前記蓄積容量に転送するための転送スイッチと、を画素部毎に有し、
前記蓄積容量は、フローティングディフュージョン容量と横型オーバーフロー蓄積容量であり、前記転送スイッチは、非ＬＤＤ・ＭＯＳトランジスタであり、且つそのドレイン領域における不純物の濃度は、１×１０２０個／cm3以下であるセンサ部と、
各画素部が、結線されている画素信号出力線と、
該画素信号出力線に結線されている信号読出し経路と、
を具備する光センサを用い、
前記フローティングディフュージョン容量によって読出しに寄与する電荷量の電荷を電荷電圧変換して第１の画素出力信号を形成し、前記フローティングディフュージョン容量と横型オーバーフロー蓄積容量とを結合し読出しに寄与する電荷量の電荷を電荷電圧変換して第２の画素出力信号を形成し、これら２つの画素出力信号を前記信号読出し経路に入力し、
前記第１の画素出力信号は、前記信号読出し経路において１より大きい増幅率のアンプの少なくとも１つを含む複数のアンプによって増幅する、ことを特徴とする光センサの信号読出し方法
【請求項６】
受光素子（ＰＤ）、転送用のスイッチ（Ｔ）、オーバーフロー用のスイッチ（Ｓ）、リセット用のスイッチ（Ｒ）がこの順で直列に結線されており、前記転送スイッチ（Ｔ）と前記スイッチ（Ｓ）との間の結線に結線されたフローティングディフュージョン容量（ＣＦＤ）とソースフォロア型のスイッチ（ＳＦ）と、前記スイッチ（Ｓ）と前記リセットスイッチ（Ｒ）との間の結線に結線された横型オーバーフロー蓄積容量（ＣＬＯＦＩＣ）と、を有し、
前記ソースフォロア型のスイッチ（ＳＦ）は、ＭＯＳトランジスタであり、
前記転送スイッチ（Ｔ）は、ドレイン領域の不純物濃度が、前記ソースフォロア型のスイッチ（ＳＦ）のソース領域の不純物濃度の５０％減の濃度である非ＬＤＤ・ＭＯＳトランジスタである複数の画素部を有し、該複数の画素部の前記受光素子（ＰＤ）は、２次元的に配されて画素アレイを構成し、
前記複数の画素部が、順次結線されている画素列出力信号線を有し、
該画素列出力信号線に、結線された列回路部を有し、該列回路部には、前記フローティングディフュージョン容量によって電荷電圧変換された第１の画素出力信号と前記フローティングディフュージョン容量と横型オーバーフロー蓄積容量とを結合して電荷電圧変換された第２の画素出力信号とが入力され、
前記第１の画素出力信号は前記信号読出し経路において１より大きい増幅率のアンプの少なくとも１つを含む複数のアンプによって増幅される
ことを特徴とする撮像装置。
【請求項７】
受光素子（ＰＤ）、転送用のスイッチ（Ｔ）、オーバーフロー用のスイッチ（Ｓ）、リセット用のスイッチ（Ｒ）がこの順で直列に結線されており、前記転送スイッチ（Ｔ）と前記スイッチ（Ｓ）との間の結線に結線されたフローティングディフュージョン容量（ＣＦＤ）とソースフォロア型のスイッチ（ＳＦ）と、前記スイッチ（Ｓ）と前記リセットスイッチ（Ｒ）との間の結線に結線された横型オーバーフロー蓄積容量（ＣＬＯＦＩＣ）と、を有し、
前記ソースフォロア型のスイッチ（ＳＦ）は、ＭＯＳトランジスタであり、
前記転送スイッチ（Ｔ）は、ドレイン領域の不純物濃度が、前記ソースフォロア型のスイッチ（ＳＦ）のソース領域の不純物濃度の５０％減の濃度である非ＬＤＤ・ＭＯＳトランジスタである複数の画素部を有し、該複数の画素部の前記受光素子（ＰＤ）は、２次元的に配されて画素アレイを構成し、前記複数の画素部が、順次結線されている画素列出力信号線と、
該画素列出力信号線に、結線された列回路部と、
を具備した撮像装置を用意し、
前記フローティングディフュージョン容量によって読出しに寄与する電荷量の電荷を電荷電圧変換して第１の画素出力信号を形成し、前記フローティングディフュージョン容量と横型オーバーフロー蓄積容量とを結合し読出しに寄与する電荷量の電荷を電荷電圧変換して第２の画素出力信号を形成し、これら２つの画素出力信号を前記信号読出し経路に入力し、
前記第１の画素出力信号は、前記信号読出し経路において１より大きい増幅率のアンプの少なくとも１つを含む複数のアンプによって増幅する、ことを特徴とする撮像装置の信号読出し方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光センサ及びその信号読み出し方法並びに固体撮像装置及びその信号読み出し方法に関するものである。
【背景技術】
【０００２】
科学技術の進展、ネット社会の浸透に伴って、光センサや固体撮像装置の需要は飛躍的に拡大している。一方で、高感度・高速・広ダイナミックレンジ・広光波長帯域対応の光センサや静止画・動画対応の固体撮像装置は新市場開拓の必須アイテムとして市場より強く求められている。殊に、ダイナミックレンジのより広い光センサや固体撮像装置は、医用・医薬・健康・介護の市場、ライフサイエンス市場、安心・安全社会形成に必須の防災・防犯市場等で切望されている。
ダイナミックレンジの広い光センサ・固体撮像装置の例としては、例えば、特許文献１に記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−３２８４９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載の光センサ・固体撮像装置は、確かに、従前のものに比べて広いダイナミックレンジを有しているが、ダイナミックレンジの拡大領域は、高照度側であって、低照度側は、従前の域を出ていない。従って、微光量域での対応も要求されることがある市場対応が未開拓となっている。そのために、産業の更なる発展や、より安心・安全な社会の実現が依然として国際社会における大きな課題である。【０００５】
本発明は、上記の点に鑑みてなされたものであり、その主たる目的は、産業の更なる発展やより安心・安全な社会の実現に大いに貢献する光センサと固体撮像装置並びにそれらの信号読み出し方法駆動を提供することである。
本発明の別な目的は、一光子から検出が可能な広ダイナミックレンジ性能を備えた光センサと固体撮像装置並びにそれらの信号読み出し方法を提供することである。
本発明の更に別な目的は、一光子光量域から高照度光量域までのダイナミックレンジを備えた、高感度・高速・広光波長帯域対応の光センサと固体撮像装置並びにそれらのその信号読み出し方法を提供することである。
本発明の更にもう一つの別な目的は、一光子検出が可能な高感度性能と十分な高飽和性能を両立した広範のダイナミックレンジ性能を備えた、高感度・高速・広光波長帯域対応の光センサと固体撮像装置並びにそれらの信号読み出し方法を提供することである。
【課題を解決するための手段】
【０００６】
本発明は上記の点に鑑み鋭意努力して研究開発した結果なされたのであり、その特徴の一つは、受光素子と電荷を蓄積する蓄積容量と前記受光素子に入力する光によって発生する電荷を前記蓄積容量に転送するための転送スイッチと、を有する光センサにおいて、前記蓄積容量は、フローティングディフュージョン容量と横型オーバーフロー蓄積容量であり、前記転送スイッチは、非ＬＤＤ・ＭＯＳトランジスタであり、且つそのドレイン領域における不純物の濃度は、１×１０２０個／cm3以下である光センサにある。【０００７】
本発明の別の特徴は、受光素子（ＰＤ）、転送用のスイッチ（Ｔ）、オーバーフロー用のスイッチ（Ｓ）、リセット用のスイッチ（Ｒ）がこの順で直列に結線されており、前記転送スイッチ（Ｔ）と前記スイッチ（Ｓ）との間の結線に結線されたフローティングディフュージョン容量（ＣＦＤ）とソースフォロア型のスイッチ（ＳＦ）と、前記スイッチ（Ｓ）と前記リセットスイッチ（Ｒ）との間の結線に結線された横型オーバーフロー蓄積容量（ＣＬＯＦＩＣ）と、を有し、前記ソースフォロア型のスイッチ（ＳＦ）は、ＭＯＳトランジスタであり、前記転送スイッチ（Ｔ）は、ドレイン領域の不純物濃度が、前記ソースフォロア型のスイッチ（ＳＦ）のソース領域の不純物濃度の５０％減の濃度である非ＬＤＤ・ＭＯＳトランジスタである光センサにある【０００８】
本発明の更に別の特徴は、受光素子と電荷を蓄積する蓄積容量と前記受光素子に入力する光によって発生する電荷を前記蓄積容量に転送するための転送スイッチと画素信号出力線、を画素毎に有し、前記画素信号出力線に信号読出し経路が接続されており、
前記蓄積容量は、フローティングディフュージョン容量と横型オーバーフロー蓄積容量であり、前記転送スイッチは、非ＬＤＤ・ＭＯＳトランジスタであり、且つそのドレイン領域における不純物の濃度は、１×１０２０個／cm3以下であり、
前記信号読出し経路には、前記フローティングディフュージョン容量によって電荷電圧変換された第１の画素出力信号と前記フローティングディフュージョン容量と横型オーバーフロー蓄積容量とを結合して電荷電圧変換された第２の画素出力信号とが入力され、
前記第１の画素出力信号は前記信号読出し経路において１より大きい増幅率のアンプの少なくとも１つを含む複数のアンプによって増幅される、光センサにある。【０００９】
本発明の更にもう一つ別の特徴は、受光素子と電荷を蓄積する蓄積容量と前記受光素子に入力する光によって発生する電荷を前記蓄積容量に転送するための転送スイッチと、を有し、前記蓄積容量は、フローティングディフュージョン容量と横型オーバーフロー蓄積容量であり、前記転送スイッチは、非ＬＤＤ・ＭＯＳトランジスタであり、且つそのドレイン領域における不純物の濃度は、１×１０２０個／cm3以下である画素部が平面的に配されている画素列部と、
前記画素列部が順次結線されている画素信号出力線と、
前記画素信号出力線の前記画素列部の配列最後の画素部が結線されている位置より下流の位置で前記画素信号出力に結線されている信号読出し経路部と、
を有し、
前記信号読出し経路部は複数の信号経路を有し、該複数の信号経路のうち少なくとも２つの信号経路には増幅率の異なる増幅機能が夫々具備されており、前記増幅機能の少なくとも１つが、増幅率が１より大きい、マルチ画素の光センサにある。【００１０】
本発明の更に別のもう一つの特徴は、受光素子と電荷を蓄積する蓄積容量と前記受光素子に入力する光によって発生する電荷を前記蓄積容量に転送するための転送スイッチと、を画素部毎に有し、
前記蓄積容量は、フローティングディフュージョン容量と横型オーバーフロー蓄積容量であり、前記転送スイッチは、非ＬＤＤ・ＭＯＳトランジスタであり、且つそのドレイン領域における不純物の濃度は、１×１０２０個／cm3以下であるセンサ部と、
各画素部が、結線されている画素信号出力線と、
該画素信号出力線に結線されている信号読出し経路と、
を具備する光センサを用い、
前記フローティングディフュージョン容量によって読出しに寄与する電荷量の電荷を電荷電圧変換して第１の画素出力信号を形成し、前記フローティングディフュージョン容量と横型オーバーフロー蓄積容量とを結合し読出しに寄与する電荷量の電荷を電荷電圧変換して第２の画素出力信号を形成し、これら２つの画素出力信号を前記信号読出し経路に入力し、
前記第１の画素出力信号は、前記信号読出し経路において１より大きい増幅率のアンプの少なくとも１つを含む複数のアンプによって増幅する、ことを特徴とする光センサの信号読出し方法【００１１】
本発明の更に別のもう一つの特徴は、受光素子（ＰＤ）、転送用のスイッチ（Ｔ）、オーバーフロー用のスイッチ（Ｓ）、リセット用のスイッチ（Ｒ）がこの順で直列に結線されており、前記転送スイッチ（Ｔ）と前記スイッチ（Ｓ）との間の結線に結線されたフローティングディフュージョン容量（ＣＦＤ）とソースフォロア型のスイッチ（ＳＦ）と、前記スイッチ（Ｓ）と前記リセットスイッチ（Ｒ）との間の結線に結線された横型オーバーフロー蓄積容量（ＣＬＯＦＩＣ）と、を有し、
前記ソースフォロア型のスイッチ（ＳＦ）は、ＭＯＳトランジスタであり、
前記転送スイッチ（Ｔ）は、ドレイン領域の不純物濃度が、前記ソースフォロア型のスイッチ（ＳＦ）のソース領域の不純物濃度の５０％減の濃度である非ＬＤＤ・ＭＯＳトランジスタである複数の画素部を有し、該複数の画素部の前記受光素子（ＰＤ）は、２次元的に配されて画素アレイを構成し、
前記複数の画素部が、順次結線されている画素列出力信号線を有し、
該画素列出力信号線に、結線された列回路部を有し、該列回路部には、前記フローティングディフュージョン容量によって電荷電圧変換された第１の画素出力信号と前記フローティングディフュージョン容量と横型オーバーフロー蓄積容量とを結合して電荷電圧変換された第２の画素出力信号とが入力され、
前記第１の画素出力信号は前記信号読出し経路において１より大きい増幅率のアンプの少なくとも１つを含む複数のアンプによって増幅される
ことを特徴とする撮像装置。【００１２】
本発明の更に別のもう一つの特徴は、受光素子（ＰＤ）、転送用のスイッチ（Ｔ）、オーバーフロー用のスイッチ（Ｓ）、リセット用のスイッチ（Ｒ）がこの順で直列に結線されており、前記転送スイッチ（Ｔ）と前記スイッチ（Ｓ）との間の結線に結線されたフローティングディフュージョン容量（ＣＦＤ）とソースフォロア型のスイッチ（ＳＦ）と、前記スイッチ（Ｓ）と前記リセットスイッチ（Ｒ）との間の結線に結線された横型オーバーフロー蓄積容量（ＣＬＯＦＩＣ）と、を有し、
前記ソースフォロア型のスイッチ（ＳＦ）は、ＭＯＳトランジスタであり、
前記転送スイッチ（Ｔ）は、ドレイン領域の不純物濃度が、前記ソースフォロア型のスイッチ（ＳＦ）のソース領域の不純物濃度の５０％減の濃度である非ＬＤＤ・ＭＯＳトランジスタである複数の画素部を有し、該複数の画素部の前記受光素子（ＰＤ）は、２次元的に配されて画素アレイを構成し、前記複数の画素部が、順次結線されている画素列出力信号線と、
該画素列出力信号線に、結線された列回路部と、
を具備した撮像装置を用意し、
前記フローティングディフュージョン容量によって読出しに寄与する電荷量の電荷を電荷電圧変換して第１の画素出力信号を形成し、前記フローティングディフュージョン容量と横型オーバーフロー蓄積容量とを結合し読出しに寄与する電荷量の電荷を電荷電圧変換して第２の画素出力信号を形成し、これら２つの画素出力信号を前記信号読出し経路に入力し、
前記第１の画素出力信号は、前記信号読出し経路において１より大きい増幅率のアンプの少なくとも１つを含む複数のアンプによって増幅する、ことを特徴とする撮像装置の信号読出し方法。
【発明の効果】
【００１３】
本発明によれば、一光子光量域から高照度光量域までの広範囲なダイナミックレンジ性能を備えた、高感度・高速・広光波長帯域対応の光センサと固体撮像装置並びにそれらの駆動方法を提供することが出来、産業の更なる発展やより安心・安全な社会の実現に大いに貢献することが出来る。
【図面の簡単な説明】
【００１４】
【図１】図１は、本発明に係わるＣＭＯＳイメージセンサの画素回路と１列分の読み出し回路の好適な実施態様の一例を示す回路図である。
【図２】図２は、図１に示す回路図から画素回路部を抜き出して示した等価回路図である。
【図３Ａ】図３Ａは、通常のＭＯＳＴｒの構造を説明するための模式的構造切断面図である。
【図３Ｂ】図３Ｂは、本発明に係るＭＯＳＴｒの構造を説明するための模式的構造切断面図である。
【図４Ａ】図４Ａは、通常の不純物濃度の拡散層を設けた場合の形成される空乏層の幅Ｗの広がり具合を模式的に示した模式的構造断面図である。
【図４Ｂ】図４Ｂは、本発明のように通常よりも不純物濃度を低濃度化した拡散層を設けた場合の空乏層の幅Ｗの広がり具合を模式的に示した模式的構造断面図である。
【図５】図５は、図２に示す画素回路部１０１を有するデバイスにＬＤＤ形成の省略と拡散層の低濃度化を適用した場合のデバイス構造レイアウトを説明するための模式的変形切断面図である。
【図６Ａ】図６Ａは、光入力センサ画素部５００の製造例を説明するための模式的工程図である。
【図６Ｂ】図６Ａに続く模式的工程図である。
【図６Ｃ】図６Ｂに続く模式的工程図である。
【図６Ｄ】図６Ｃに続く模式的工程図である。
【図６Ｅ】図６Ｄに続く模式的工程図である。
【図６Ｆ】図６Ｅに続く模式的工程図である。
【図６Ｇ】図６Ｆに続く模式的工程図である。
【図６Ｈ】図６Ｇに続く模式的工程図である。
【図６Ｉ】図６Ｈに続く模式的工程図である。
【図６Ｊ】図６Ｉに続く模式的工程図である。
【図６Ｋ】図６Ｊに続く模式的工程図である。
【図６Ｌ】図６Ｋに続く模式的工程図である。
【図７】図７は、第１−１信号、第１−２信号、第２信号の光電変換特性を説明するための模式的説明概念図である。
【図８】図８はフローティングディフュージョン入力換算のノイズ電子数と、誤読出し確率との関係を示すグラフである。
【図９】図９は入力換算ノイズ電子数と電荷電圧変換ゲインとの関係を示すグラフでる。
【図１０】図１０は、１画素の信号を読み出す場合のタイミング図である。
【図１１】図１１は、１画素の信号を読み出す場合の手順を説明するためのフロー図である。
【図１２】図１２は、発明に係わるＣＭＯＳイメージセンサを撮像装置に適用した場合のセンサ部の好適な実施態様の一例を示すもので、第１列のＮ個分の画素回路と１列分の読み出し回路を示す回路図である。
【図１３】図１３は、図１２に示す撮像装置のセンサ部全体を模式的に示す全体ブロック図である。
【図１４】図１４は、画素選択スイッチ手段（Ｘ）２０７とソース・フォロアースイッチ手段（ＳＦ）２０８の模式的なレイアウトパターンの一例を示す図。
【図１５】図１５は、画素選択スイッチ手段（Ｘ）２０７とソース・フォロアースイッチ手段（ＳＦ）２０８の模式的なレイアウトパターンの他の例を示す図。
【図１６】図１６は、画素選択スイッチ手段（Ｘ）２０７とソース・フォロアースイッチ手段（ＳＦ）２０８の模式的なレイアウトパターンのさらに他の例を示す図。
【発明を実施するための形態】
【００１５】
図１には、本発明に係わるＣＭＯＳ光入力センサの画素回路と１列分の読み出し回路を示す好適な実施態様の一例（実施態様例１）としての回路図が示される。
図１の回路構成とし、且つ後述するデバイス構造とすることで、光子検出の高感度と高飽和を両立することが出来る。
図１は、図と説明が複雑になることを避けて、本発明の特徴が端的に理解されるように必要最小限の説明で済むように必要最小限の部分を図示化してある。
【００１６】
図１の回路１００は、画素回路部１０１と列回路部１０２で構成されている。
画素回路部１０１と列回路部１０２は、画素列出力信号線１０３を介して電気的に接続されている。画素列出力信号線１０３の下方には、電流源１０８が設けてある。電流源１０８は、例えばMOSトランジスタで構成される。
画素回路部１０１の等価回路図は、特許文献１の図２１の画素等価回路図と同等である。図１の例では、列回路部１０２は、３つの列読出回路で構成されている。第１−１信号１０２Ｓ１を出力するめの第一列読出回路１０２ＨＧは、上流側より、第１−１信号１０２Ｓ１読み出し用のスイッチ手段（ＳＷ／ＡＭＰＥＮ）１０４ＨＧ、高ゲインアンプ１０５ＨＧ、アナログメモリ回路部１０６ＨＧがこの順で配列され信号線１０７ＨＧで電気的に接続されている構成となっている。
アナログメモリ回路部１０６ＨＧは、第１−１信号１０２Ｓ１用のスイッチ手段（ＮＳ１Ｈ）１０６ＨＧ−１と容量（Ｎ１Ｈ）１０６ＨＧ−２が、また、スイッチ手段（ＳＳ１Ｈ）１０６ＨＧ−３と容量（Ｓ１Ｈ）１０６ＨＧ−４が、其々電気的に直列に接続されて、信号線１０７ＨＧに図示のごとく結線されている。
【００１７】
第１−２信号１０２Ｓ２を出力するための第二列読出回路１０２ＬＧも、上流側より、第１−２信号１０２Ｓ２読み出し用のスイッチ手段（ＳＷ／ＡＭＰＥＮ）１０４ＬＧ、低ゲインアンプ１０５ＬＧ、アナログメモリ回路部１０６ＬＧの順で配列され信号線１０７ＬＧで電気的に接続されている構成となっている。
アナログメモリ回路部１０６ＬＧは、スイッチ手段（ＮＳ１）１０６ＬＧ−１と容量（Ｎ１）１０６ＬＧ−２が、また、スイッチ手段（ＳＳ１）１０６ＬＧ−３と容量（Ｓ１）１０６ＬＧ−４が、其々電気的に直列に接続されて、信号線１０７ＬＧに図示のごとく結線されている。
第２信号１０２ＳＮを出力する第三列読出回路１０２Ｎは、前記第一列読出回路１０２ＨＧおよび前記第二列読出回路１０２ＬＧとは異なり、アナログメモリ回路部１０６Ｎが、信号線１０７Ｎ１を介して、画素出力信号線１０３に電気的に直結している。
アナログメモリ回路部１０６Ｎは、スイッチ手段（ＮＳ２）１０６Ｎ−１と容量（Ｎ２）１０６Ｎ−２が、また、スイッチ手段（ＳＳ２）１０６Ｎ−３と容量（Ｓ２）１０６Ｎ−４が、其々電気的に直列に接続されて、信号線１０７Ｎ２に図示のごとく結線されている。
列回路部１０２は、一つの列の各画素回路部に共通である。
【００１８】
図１の回路構成とすることで、１光子検出の高感度特性と高飽和特性の両立が可能で、広範のダイナクミックレンジ性能を有する高感度イメージセンサを提供出来る。
図１の例では、各列に、高ゲインアンプを介した経路（第一列読出回路部１０２ＨＧ）、低ゲインアンプを介した経路（第二列読出回路部１０２ＬＧ）、画素信号出力線を直接つないだ経路（第三列読出回路部１０２Ｎ）の計３つの信号経路を設けて、それぞれの経路には２個のアナログメモリが配置されてある。
列に配置した２つのゲインアンプは画素回路部１０１から高感度な第１信号を読み出している際に使用し、振幅を増大して後段のノイズを低減した第１−１ 信号とそのままの信号振幅の第１−２ 信号を生成することにより、超高感度信号、高感度信号を得ることができる。また、画素回路部１０１で得られる高飽和な第２信号は、画素信号出力線を直接つないだ経路を用いてそのままの信号振幅で読出し、高飽和信号を得ることができる。即ち、上記に説明した３つの信号から極低照度な画素では超高感度な第１−１信号、高照度な画素では第２信号、その中間の照度の画素では第１−２信号を用いることで、極低照度領域から高照度まで単一の露光期間を用いてリニアに映像信号を得ることができる。
【００１９】
図１の説明において符番の前の「（）」の中の英文字は、以下の技術的意味を示す。
ＡＭＰＥＮ・・・「第１−１信号」および「第１−２信号」読出し用スイッチ
ＮＳ１Ｈ・・・・「第１−１ＢＧ信号」サンプリング用スイッチ
ＳＳ１Ｈ・・・・「第１−１光信号」サンプリング用スイッチ
Ｎ１Ｈ・・・・・「第１−１ＢＧ信号」ホールド用容量
Ｓ１Ｈ・・・・・「第１−１光信号」ホールド用容量
ＮＳ１・・・・・「第１−２ＢＧ信号」サンプリング用スイッチ
ＳＳ１・・・・・「第１−２光信号」サンプリング用スイッチ
Ｎ１・・・・・・「第１−２ＢＧ信号」ホールド用容量
Ｓ１・・・・・・「第１−２光信号」ホールド用容量
ＮＳ２・・・・・「第２ＢＧ信号」サンプリング用スイッチ
ＳＳ２・・・・・「第２光信号」サンプリング用スイッチ
Ｎ２・・・・・・「第２ＢＧ信号」ホールド用容量
Ｓ２・・・・・・「第２光信号」ホールド用容量
【００２０】
本発明の特徴を図２、図３Ａ、図３Ｂ、図４Ａ、図４Ｂに従って説明する。
図２は、図１に示す回路１００の中の画素回路部１０１を示したものである。
画素回路部１０１は、フォトダイオード（ＰＤ）２０１、転送用スイッチ手段（Ｔ）２０２、電荷電圧変換を行うフローティングディフュージョン容量（ＣＦＤ）（非固定浮遊容量：Floating Diffusion Capacitor、「ＣＦＤ容量」と記すこともある）２０３、横型オーバーフロー蓄積容量（ＣＬＯＦＩＣ）（Lateral Overflow Integration Capacitor）２０４、オーバーフロー用スイッチ手段（Ｓ）２０５、リセット用スイッチ手段（Ｒ）２０６、画素選択スイッチ手段（Ｘ）２０７、ソース・フォロアースイッチ手段（ＳＦ）２０８から構成される。
オーバーフロー用スイッチ手段（Ｓ）２０５は、ＣＦＤ容量２０３と横型オーバーフロー蓄積容量（ＣＬＯＦＩＣ）２０４のポテンシャルを結合または分割するオーバーフロー用のスイッチである。
図２において、「ＶＲ」は、リセット電圧、「ＶＤＤ」は、電源電圧を意味する。
本発明においては、画素回路部１０１にＣＬＯＦＩＣ容量２０４を有しているので、画素回路部１０１は、以後、「ＬＯＦＩＣ画素部」とも呼ぶことがある。
【００２１】
本発明における画素回路１０１中の各スイッチ手段は、好ましくは、ＭＯＳ（Metal Oxide Semiconductor）トランジスタ（ＭＯＳＴｒ）等のＦＥＴ（Field Effect Transistor）で構成されるのが望ましい。
図２においては、転送用スイッチ手段（Ｔ）２０２、オーバーフロー用スイッチ手段（Ｓ）２０５、リセット用スイッチ手段（Ｒ）２０６、画素選択スイッチ手段（Ｘ）２０７、ソース・フォロアースイッチ手段（ＳＦ）２０８の各スイッチ手段は、ＭＯＳＴｒで構成されている。
【００２２】
本発明における基本的信号経路は、以下の通りである。
即ち、ＰＤ２０１に入力された光は、光電荷を発生し、発生した光電荷は、ＣＦＤ２０３およびＣＦＤ２０３とＣＬＯＦＩＣ２０４との合計の容量のそれぞれで電荷電圧変換されＳＦ２０８を介してアナログメモリ回路部１０６ＨＧ、１０６ＬＧ、１０６Ｎの中の該当するアナログメモリ回路部に読み出し、そのアナログメモリ回路部のアナログメモリに電圧信号として保持される。その後、電圧信号は、アナログメモリから容量分割され、出力バッハファ（不図示）を介してデバイス外部へ読み出され、ＡＤＣ（Analog-Digital Convertor）（不図示）によりデジタル信号へと変換される。
この一連の信号経路においては、読み出しの後段になればなる程ノイズが重畳されてＳ／Ｎが低下するので、本発明においては、読み出し経路の出来るだけ前段、特にＣＦＤ２０３における電荷電圧変換ゲインを出来るだけ高ゲイン化することで読み出し経路後段のノイズを相対的に小さくし、高Ｓ／Ｎ化を図っている。
【００２３】
本発明は、図２に示す画素回路部１０１に基づいて、実際に入力センサ・デバイスとしてデバイス設計・製造してセンサの感度特性を測定し、その結果を分析・検討し、その検討結果を設計・製造にフィードバックするということを繰り返し、繰り返し行う過程において、図２に破線○で示すところの（ゲート）オーバーラップ容量の最適化を図れば、本発明の目的が達成されることを見出したことに基づいてなされた。
容量（ＣＦＤ）２０３を構成する容量は、デバイスの配線部に形成される（１）配線寄生容量、ＦＤ拡散層部において形成される（２）ＰＮ接合容量、画素ＳＦ部において形成される（３）ゲート・基板寄生容量、（４）チャネル容量、ＦＤ拡散層部と画素ＳＦ部において形成される（５）ゲートオーバーラップ容量の５つに大別できる。
容量（ＣＦＤ）２０３を構成する５種類の容量の中、配線寄生容量（１）は、FD拡散層部５０４と画素SF部５０５を近くに配置して配線の距離を短くし、隣接するメタル配線を出来る限り離して配置することにより、ある程度は縮小することが出来る。しかし、デバイスの高密度化の要求から画素回路部１０１のサイズ（以後、「画素サイズ」ともいう）ダウンをしなければならないことを考慮すると、配線寄生容量（１）の低容量化にも限界がある。
【００２４】
ゲート・基板寄生容量（３）の改善方法としては、「Well in Well」という特殊プロセスを画素SF部５０５に適用することで、ゲート・基板寄生容量（３）を低減することが出来る。しかし、プロセスが複雑化し、しかも、画素サイズが大きくなるという課題が存在するので、「Well in Well」プロセスの採用では、画素サイズダウンと低容量化の両立は適わない。
加えて、本願の発明者らの検討によると、現時点ではゲート・基板寄生容量（３）は他の容量と比較して小さい容量であるので、ゲート・基板寄生容量（３）の改善は、今のところ必要ないという結論に至っている。
チャネル容量（４）は、画素SF部５０５に一定電流を流すためのチャネルが必要なことから容量低減化の期待は実質出来ない。
ソースフォロア型のスイッチ手段２０８のチャネル容量を、「Ｃchl」で表記すると、容量（Ｃchl）が容量（ＣＦＤ）２０３に影響を与えるのは、ミラー効果によるもので、実効的にチャネル容量（４）が、「１−ソースフォロア型のスイッチ手段２０８のゲイン」倍となる。
従って、前述と同様に「Well in Well」プロセスを採用して基板バイアス効果を排除しソースフォロワ型のスイッチ手段２０８のゲインを「１」にすれば、チャネル容量（４）は抑制できる。しかし、「Well in Well」プロセスの採用では、画素サイズダインと低容量化の両立は適わない。
【００２５】
一方、PN接合容量（２）とゲートオーバーラップ容量（３）とはデバイスのレイアウトや読み出し方法の工夫では低減することが期待できない容量であるため、本発明においては、以下に説明するように製造プロセスを変更して低減を図る。即ち、本発明では、ゲートオーバーラップ容量（５）形成のプロセスとその条件を以後に説明する様に従来法を大幅に変更することにより、ＣＦＤ２０３の容量の低減最適化を図るものである。
【００２６】
本発明の特徴を説明するに際し、先ず、ゲートオーバーラップ容量低減のために行う、ＬＤＤ（ Lightly Doped Drain）の省略について、図３Ａ、図３Ｂを用いて説明する。
図３Ａは、通常のＭＯＳＴｒ３０１Ａ１、３０１Ａ２の構造を説明するための模式的構造切断面図である。
図３Ｂは、本発明に係るＭＯＳＴｒ３０１Ｂ１、３０１Ｂ２の構造を説明するための模式的構造切断面図である。
通常、ゲート電極３０３Ａ、３０３Ｂの作成とサイドウォール３０４Ａ、３０４Ｂ１、３０４Ｂ２の作成の間に、先ずＬＤＤ３０５の形成が行われる。
次いで、サイドウォール３０４Ａ、３０４Ｂ１、３０４Ｂ２の形成、拡散層３０２の形成の順で、形成される。ＬＤＤ３０５を設ける理由は、形成されるＭＯＳＴｒのホットキャリア劣化防止である。即ち、ソースからドレインに走行する電子の一部がドレイン近傍の高い電界によって加速され、高いエネルギー有するホットキャリアとなる。ホットキャリアは、インパクトイオン化によって高いエネルギーを有する電子・正孔を発生させたり、ゲート絶縁膜と半導体との界面付近に欠陥を生成させたり、あるいはゲート絶縁膜中に注入され、ゲート絶縁膜中の欠陥に捉えられて固定電荷となり、トランジスタ電気的特性の経時劣化をもたらす。このホットキャリアの発生は、チャネル長が１μm以下のトランジスタで顕著であり、一般的なロジックＬＳＩの微細化における大きな課題である。
このホットキャリアの発生を抑制するために，ドレイン近傍の電界を緩和するための濃度の薄い拡散層を形成する。これを「ＬＤＤ構造のトランジスタ」と一般的に呼ばれている。又、本願では、ＬＤＤ構造を有しないトランジスタを「「非ＬＤＤ構造トランジスタ」と呼ぶ場合がある。
【００２７】
このようなＬＤＤ構造のトランジスタの場合は、以下のような課題が発生する。
図３Ａに示されるように、拡散層３０２部分のうちＬＤＤ３０５による部分がゲート電極３０３Ａ、３０３Ｂ側にせり出した部分（拡散層３０２の両サイドにＬＤＤ３０５のせり出した部分が示される）を形成し、ゲートオーバーラップ容量を大きくする要因になっている。
そこで本発明では、ＬＤＤ３０５の形成を省略することで、オーバーラップ容量を大幅に軽減する要因の一つとすることが出来た。さらに、ＬＤＤ３０５形成を省略したとしても、光センサの動作電圧条件下では、前述のホットキャリアによる影響が十分に小さく、問題を生じさせないことをトランジスタの試作と測定の実験を通して見出した。
【００２８】
図３ＢにＬＤＤ３０５の形成を省略したゲートオーバーラップ部の拡大図を示す。
以下に、容量低減のために行うプロセス変更について述べる。
PN接合容量は、p-epi層とn+層（拡散層）に亘って形成される空乏層の幅によって決まる。即ち、空乏層の幅Ｗが大きくなればなるほど、PN接合の容量はより小さくなる。この空乏層の幅Ｗは、p-epi層とn+層の不純物の濃度によって決まる。
本発明においては、n+層の不純物の濃度を小さくすることで空乏層の幅Ｗを大きくしてPN接合容量を減らす。
図４Ａに、通常の不純物濃度の拡散層４０２Ａを設けた場合の、図４Ｂに、本発明のように通常よりも不純物濃度を低濃度化した拡散層４０２Ｂを設けた場合の空乏層の幅Ｗの広がり具合を模式的に示した。
図４Ａは、ＬＤＤ形成を省略したＭＯＳＴｒに通常の不純物濃度の拡散層を設けた場合の形成される空乏層の幅Ｗの広がり具合を模式的に示した模式的構造断面図である。
図４Ｂは、本発明のようにＬＤＤ形成を省略したＭＯＳＴｒに通常よりも不純物濃度を低濃度化した拡散層を設けた場合の空乏層の幅Ｗの広がり具合を模式的に示した模式的構造断面図である。
図４Ａには、ＭＯＳＴｒ４０１Ａ１とＭＯＳＴｒ４０１Ａ２の構造の一部が示される。
拡散層４０２Ａは、ＭＯＳＴｒ４０１Ａ１のドレイン領域（図において拡散層４０２Ａの左側部分）とＭＯＳＴｒ４０１Ａ２のソース領域（図において拡散層４０２Ａの右側部）を兼ね備えている。
通常のように拡散層４０２Ａ中の不純物の濃度が高いと図４Ａに示すように空乏層の幅Ｗは小さくなり、本願のように拡散層４０２Ｂ中の不純物の濃度が低いと図４Ｂに示すように空乏層の幅Ｗは大きくなる。
n+層（拡散層）の不純物の低濃度化は、ＰＮ接合の空乏層幅を広げることができるためＰＮ接合容量を低減する効果がある。さらに、n+層中の電荷とゲート電極の距離が大きくなるため、ＬＤＤ形成の省略と同様にゲートオーバーラップ容量を低減する効果がある。
【００２９】
以上、図３Ａ乃至図４Ｂで説明した、ＬＤＤ形成の省略と拡散層の低濃度化を適用した場合の本発明の実施態様の好適な例の一つを図５に示す。
図５は、図２に示す画素回路部１０１の回路構成と同等の回路構成を有する光入力センサ画素部５００のデバイス構造の形成に際しＬＤＤ形成の省略と拡散層の低濃度化を適用した場合のデバイス構造レイアウトを説明するための模式的変形切断面図である。
図５において、引き出し電極（実線で示してある）は、仮想電極として記載してある。又、図１、図２と同じものを示す場合は、図１、図２の符番で示してある。
光入力センサ画素部５００は、ｎ-型シリコン（n-Si）基体５００−１の上にｐ型シリコン層５００−２をエピタキシャル成長させ、該ｐ型シリコン層５００−２を利用して、図２に示す回路設計に基づいて、受光ダイドード、トランジスタ、容量素子等の各電子素子と配線を作成したものである。
図５において、低容量FDを形成するために、不純物のド−ピング量を従前に比べて低減化したｎ型領域が、符番５０１−１、５０１−２，５０１−３で示される。
従前通り高濃度で不純物量がドーピングされているのが、ｎ+型領域５０２−１，５０２−２，５０２−３，５０２−４，５０２−５である。
従来通りＬＤＤとして形成されているのが、ｎ型領域５０３−１，５０３−２，５０３−３，５０３−４，５０３−５，５０３−６である。
本発明においては、上記のｎ型領域（５０３−１〜５０３−６）、ｎ+型領域（５０２−１〜５）は、「拡散層５０２−１〜５」と記すこともある。
各電子素子の内、素子分離を確実にする方が高デバイス性能化の実現に貢献する該当の電子素子には、それぞれ、必要な性能特性の素子分離領域５０６−１，５０６−２，５０６−３，５０６−４が設けてある。
ｐ型シリコン層５００−２の所定の位置には、ｐ型埋め込み領域５０７−１，５０７−２，５０７−３が設けてある。
図５においては、フォトダイオード（ＰＤ）２０１は、ｎ-領域５０８とｐ+領域５０９が積層されたダイオード構造を有している。
【００３０】
本発明においては、フォトダイオード（ＰＤ）２０１は、フォトトランジスタに変えることも可能である。
転送用スイッチ手段Ｔ２０２の電極２０２−１には、配線ΦTが結線され、オーバーフロー用スイッチ手段Ｓ２０５の電極２０５−１には、配線ΦSが結線され、リセット用スイッチ手段Ｒ２０６の電極２０６−１には、配線ΦRが結線され、画素選択スイッチ手段（Ｘ）２０７の電極２０７−１には、配線ΦXが結線されている。
n＋型領域５０２−１は、リセット用スイッチ手段（Ｒ）２０６のドレインとして機能し、リセット電圧を与える配線ＶＲに結線されている。
ソース・フォロアースイッチ手段（ＳＦ）２０８の電極２０８−１は、ｎ型領域５０１−１に電気的に接続されている。
横型オーバーフロー蓄積容量（ＣＬＯＦＩＣ）２０４の電極２０４−１は、容量（CLOFIC）２０４の一方の電極として機能し、ｎ型領域５０１−２に電気的に接続されている。
ｎ＋型領域５０２−２，５０２−３は、配線GNDに電気的に直接接続されている。
ｎ+型領域５０２−５は、画素出力信号線１０３に電気的に直接接続されている。
図５に記載される各スイッチ手段は、ＭＯＳＴｒで構成されている。
【００３１】
本発明において特徴的なのは、FD拡散部５０４、画素SF部５０５である。
FD拡散部５０４は、従前のＬＤＤが省略され、かつ、ｎ型領域５０１−１の不純物濃度が従前に比べ低減化されている。これにより、容量（CFD）２０３の容量の低減化が効果的に図られる。
画素SF部５０５のｎ型領域５０１−３は、容量（CFD）２０３の容量低減のためにＬＤＤが省略されていると共に、不純物濃度が従前に比べ低減化されている。
ｎ型領域（拡散層）５０１−２は、容量（CLOFIC）２０４につながる拡散層であるために、容量（CFD）の容量の低減というよりは、容量（CLOFIC）２０４へのリーク電流の低減のために低濃度化が図られている。
【００３２】
本発明においては、ｎ型領域５０１−１、５０１−３の不純物濃度の低減化の程度は、従前の実用素子における不純物含有量（ｎ+型領域５０２−１〜５０２−５の不純物含有量）に対して、通常は５０％減、好ましくは、７０％減、より好ましくは、９０％減であることが望ましい。
具体的には、１×１０２０個／cm3以下、好ましくは、６×１０１９個／cm3以下、より好ましくは、２×１０１９個／cm3以下であるのが望ましい。
【００３３】
本発明においては、上述のように、ｎ型領域５０１−１、５０１−３の不純物濃度の低減化により、容量（CFD）２０３の容量の低減化を効果的に図るものである。しかし、例えば、ｎ型領域５０２−１、５０２−４、５０２−５の不純物濃度の低減化は、直列抵抗の増加を引き起こし、その結果、画素信号出力電圧範囲をせばめてダイナミックレンジを低下させたり、ソースフォロワ回路のゲインを低下さてＳ／Ｎ比を低下させたり、あるいはシェーディングの原因になったりするので、ｎ型領域５０２−１、５０２−４、 ５０２−５の不純物濃度は、従前の実用素子のものより低減することは、デバイスのトータル設計上芳しくない。
このような視点からすると、本発明においては、ｎ型領域５０１−１、５０１−３の不純物濃度は、ｎ+型領域５０２−１乃至５０２−５における不純物濃度より、望ましくは、５０％以下、とするのが好適である。
【００３４】
以上の様なデバイス構成とすることにより、容量（ＣFD）の低容量化を図り、１光子検出の高感度特性と高飽和特性を両立させ、広範のダイナクミックレンジを有する高感度イメージセンサの提供を可能にしている。
ＬＤＤを省略したことによりオン抵抗が大きくなり、図５に示されるトランジスタに流せる電流が小さくなることが考えられる。
特に、ソースフォロア型のスイッチ手段（ＳＦ）２０８はアナログメモリを充放電するためのおよそ数10μAの電流を流す必要があるが、このオン抵抗が大きくなることによる影響を確認したが、実用上は問題ないことが確認されている。
転送用スイッチ手段（Ｔ）２０２、オーバーフロー用スイッチ手段（Ｓ）２０５、リセット用スイッチ手段（Ｒ）２０６は、それぞれフォトダイオード（ＰＤ）２０１に蓄積した電荷の転送と、フォトダイオード（ＰＤ）２０１の容量と容量（CFD）２０３の容量と容量（ＣＬＯＦＩＣ）２０４の容量（容量の合計数10fF程度）のリセットにのみ使用するため大電流を流す必要はないので、上記の影響を受けない。
ソース・フォロア型のスイッチ手段（ＳＦ）２０８の直列抵抗が大きくなると、ゲインが低下してしまう。そのため、本発明では、図５に示すように、スイッチ手段２０８としてのＭＯＳトランジスタのソース部にはＬＤＤの形成を省略しないで従来通り設けてゲインの低下を阻止している。
このように、本発明では容量（ＣＦＤ）２０３を構成するMOSトランジスタにおいて、ＬＤＤの形成を選択的に省略することにより、ゲートオーバーラップ容量を低減する。
【００３５】
次に、図５に示す光入力センサ画素部５００の製造例を図６Ａ乃至図６Ｌを以て説明する。
使用される製造技術は、通常の半導体製造技術であるので、当業者ならば容易に理解できる程度の範囲で省略（材料、薬品、製造条件、製造装置等）して説明する。
以下の工程表は、製造工程の主要工程を示すものである。
但し、以下の工程において、工程（９）は、これまで説明してきたように、本発明においては省略される。又、工程（１２）、（１３）は、容量（CFD）２０３の容量の低減化のための工程である。
【００３６】
『工程表』
工程（１）：  素子分離（Shallow Trench Isolation: STI）（５０６−１〜５０６      −４）形成
工程（２）：ウェル/チャネルストップ層（５０７−１〜５０７−３、５１０）形成イオン  注入
工程（３）：活性化アニール
工程（４）：ゲート絶縁膜形成
工程（５）：ゲート電極成膜
工程（６）：ゲート電極パターニング
工程（７）：PD埋め込みn-層（５０８）形成イオン注入
工程（８）：PD表面p+層（５０９）形成イオン注入
工程（９）：Lightly Doped Drain(ＬＤＤ)形成イオン注入
『フォトリソ⇒イオン注入⇒レジスト除去』
工程（１０）：活性化アニール
工程（１１：）サイドウォール形成
工程（１２：）S/D拡散層（５０１−１〜５０１−３、５０２−１〜５０２−５）形成イオン注入（１）
フォトリソ⇒イオン注入⇒レジスト除去
工程（１３）：S/D高濃度拡散層（５０２−１〜５０２−５）形成イオン注入（２）
『フォトリソ⇒イオン注入⇒レジスト除去』
工程（１４）：活性化アニール
工程（１５）：第一層間膜（６０５−１）形成
工程（１６）：コンタクトホール形成
工程（１７）：コンタクト電極（６０６−１〜６０６−３）形成
工程（１８）：メタル電極（６０７−１，６０７−２）形成
工程（１９）：水素シンタリング
上記の工程順に沿って、主要なところの工程図を、図６A乃至６Lに示す。
図６Ａ：ＰＤ表面p+層（５０９）形成のイオン注入の直後
図６Ｂ：ＬＤＤ形成のイオン注入のためのフォトリソ直後
図６Ｃ：ＬＤＤ形成のイオン注入直後
図６Ｄ：ＬＤＤ形成のイオン注入をして、レジスト除去した直後
図６Ｅ：サイドウォール（６０２−１〜６０２−１１）形成直後
図６Ｆ：  拡散層（５０１−１〜５０１−３、５０２−１〜５０２−５）形成の際に行う１回目のイオン注入のためのフォトリソの直後
図６Ｇ：拡散層（５０１−１〜５０１−３、５０２−１〜５０２−５）形成のために行う１回目のイオン注入直後
図６Ｈ：１回目のイオン注入をして、レジスト除去した直後
図６Ｉ：拡散層（５０２−１〜５０２−５）形成の際に行う２回目のイオン注入のためのフォトリソの直後
図６Ｊ：拡散層（５０２−１〜５０２−５）形成のために行う２回目のイオン注入直後
図６Ｋ：２回目のイオン注入をして、レジスト除去した直後
図６Ｌ：製造プロセス完了時（図５のデバイス構造に相当）
【００３７】
次に、図１、２を利用して、本発明を画像入力デバイスとしての高感度ＣＭＯＳイメージセンサ（固体撮像装置）に応用した場合の好適な例の一つについて記述する。
ここでは、光電子検出型について記述するが、素子構造の極性が逆極性であっても本発明の範疇に入ることは言うまでもない。
蓄積期間（ＳＴ）（撮像光を受光することで発生する光電荷を所定の容量に蓄積する期間）中に、フォトダイオード（ＰＤ）２０１とフローティングディフュージョン容量（ＣＦＤ）２０３への蓄積がそれらの容量を超えて過飽和状態になって流れ出した過飽和電荷はオーバーフロー用スイッチ手段（Ｓ）２０５を介して横型オーバーフロー蓄積容量（ＣＬＯＦＩＣ）２０４において蓄積される。
容量値の小さい容量（ＣＦＤ）２０３において電荷電圧変換を行い、画素回路部から第一の信号A1−１が出力される。次にフローティングディフュージョン容量（ＣＦＤ）２０３の容量と横型オーバーフロー蓄積容量（CＬＯＦＩＣ）２０４の容量とを足し合わせた、容量値の大きい容量において電荷電圧変換を行い、画素回路部２０３からは第二の信号A１−2が出力される。
ここで、容量値の小さい容量（ＣＦＤ）２０３において電荷電圧変換を行うことで済む画素回路部A1からは第一の信号A1−１が撮像信号に用いられる。
前記のように過飽和電荷が多い画素回路部A2からは第二の信号A１−2が撮像信号に用いられる。
前記第一の信号A１−１は、第一列読出回路１０２ＨＧ、第二列読出回路１０２ＬＧを介して、其々、第１−１信号１０２S１、第１−２信号１０２S２として、列回路部１０２から出力される。
本発明の試作デバイスでは、例えば、高ゲインアンプ１０５ＨＧの増幅率は16倍とし、低ゲインアンプ１０５ＬＧの増幅率は1倍とした。
ただし、第１−１信号１０２S１と第１−２信号１０２S２とを合成する際の信号／ノイズ比が第１−１信号１０２S１と第１−２信号１０２S２のどちらも一定値以上にするために、高ゲインアンプ１０５ＨＧと低ゲインアンプ１０５ＬＧの増幅率の差を一定以内に保つ範囲であれば、高ゲインアンプ１０５ＨＧの信号増幅率は、列回路部１０２の下流の回路で発生するノイズの影響を低減するために高い方が望ましい。
【００３８】
前記第二の信号Ａ１−２は第三列読出回路１０２Nから第２信号１０２SＮとして出力される。
列回路部１０２からの信号出力は水平方向に設置された走査回路（不図示）によって列を順次選択し、読出していく。
ここで、各列読出回路にADC（Ａ／Ｄ変換手段）を設け、デバイスチップ内で列毎に各信号をアナログ−デジタル変換し、デジタル信号をデバイスチップ外に読出しても良い。
【００３９】
以上のことにより、感度の高い第１−１信号１０２Ｓ１、次に感度の高い第１−２信号１０２Ｓ２、さらに高飽和な第２信号１０２Ｎを合成して第１−１信号１０２Ｓ１の高感度信号を得ると共に、広いダイナミックレンジにおける撮像信号を一回の露光期間によって得ることが出来る。
即ち、「第１−１信号１０２Ｓ１」「第１−２信号１０２Ｓ２」「第２信号１０２Ｎ」を合成した信号が「撮像信号」であって、その「撮像信号」は、１回の露光時間内に高感度で広ダイナミックに、詰り、「撮像信号」は、１回の露光期間で、１光子程度の暗部画素からの信号から高照度の画素からの信号まで広範囲に得られる。この点を概念的に説明するための図が、第７図である。
【００４０】
図７は、第１−１信号１０２Ｓ１、第１−２信号１０２Ｓ２、第２信号１０２Ｎの光電変換特性を説明するための模式的説明概念図である。
図８はフローティングディフュージョン入力換算のノイズ電子数と、誤読出し確率との関係を示すグラフである。
ここで、フローティングディフュージョンに入力された光電荷を一つずつ読出しできた場合を正しい読出しと定義した。
入力換算ノイズ電子数を０．２６個以下とすると誤読出し確率を５％より小さくすることができ実質的に問題なく１光子毎の精度で信号を読み出せることを見出した。また、さらに、入力換算ノイズ電子数を好適には０．２０個以下とすると誤読出し確率を１％より小さくすることができることも見出した。
これらのことは、デバイス設計・シミュレーション・製造・デバイス駆動・分析・検討を種々繰り返すことで確認が取れたことである。
図９は入力換算ノイズ電子数と電荷電圧変換ゲインとの関係を示すグラフである。
【００４１】
図１０、図１１を用いて、以下、本発明に係る撮像装置により撮像し、該撮像した画像に基づく画像信号を読み出す方法を説明する。
ここで、以下に記載の本発明におけるデバイスの画素信号出力方法はソースフォロア型のスイッチ（ＳＦ）２０８と列電流源１０８とで構成されるソースフォロア回路による画素信号出力方法である。
本発明においては、この画素信号出力方法に限定されることはなく、画素出力線１０３をリセットした後に浮遊状態にして、ソースフォロア型のスイッチ（ＳＦ）を画素出力線１０３に寄生する容量負荷によって駆動させ画素信号出力を行う浮遊容量負荷読出し方法を用いても良い。
図１０は、１画素の信号を読み出す場合のタイミング図である。
図１０において、転送用スイッチ手段（Ｔ）２０２がＯＮ・ＯＦＦ（パルスＳＴ１）し、次にＯＮ・ＯＦＦ（パルスＳＴ２）する際、最初のＯＮ・ＯＦＦのＯＦＦ時点から、次のＯＮ・ＯＦＦのＯＮ時点までの期間は、蓄積期間（ＳＴ）である。
Ｔ１〜Ｔ５はアナログメモリへの信号サンプリング終了のタイミングである。
アナログメモリへの信号サンプリング開始は、該当のパルスのＯＮ時である。
オーバーフロー用スイッチ手段（Ｓ）２０５、画素選択スイッチ手段（Ｘ）２０７がそれぞれ所定時間（ｔ１、ｔ２）ＯＮ状態を維持している期間に、リセット用スイッチ手段（Ｒ）２０６、転送用スイッチ手段（Ｔ）２０２が順次ＯＮされ、それぞれの所定時間（ｔ３、ｔ４）ＯＮ状態を維持する。
オーバーフロー用スイッチ手段（Ｓ）２０５、画素選択スイッチ手段（Ｘ）２０７のＯＦＦのタイミングは、オーバーフロー用スイッチ手段（Ｓ）２０５がＯＦＦされた後に、画素選択スイッチ手段（Ｘ）２０７がＯＦＦされる。
オーバーフロー用スイッチ手段（Ｓ）２０５がＯＦＦされる前にリセット用スイッチ手段（Ｒ）２０６、転送用スイッチ手段（Ｔ）２０２がＯＮ・ＯＦＦ（パルスＳＲ１，パルスＳＴ１）する。
転送用スイッチ手段（Ｔ）２０２のＯＮ・ＯＦＦのタイミングは、リセット用スイッチ手段（Ｒ）２０６のＯＮ・ＯＦＦ期間（「所定時間（ｔ３）」）内にとられる。
転送用スイッチ手段（Ｔ）２０２、リセット用スイッチ手段（Ｒ）２０６、オーバーフロー用スイッチ手段（Ｓ）２０５が順次ＯＦＦされた後、スイッチ手段（ＮＳ２）１０６Ｎ-１が所定時間（ｔ５）ＯＮされる。該所定時間（ｔ５）経過後、スイッチ手段（ＮＳ２）１０６Ｎ-１はＯＦＦされる。
このスイッチ手段（ＮＳ２）１０６Ｎ-１のＯＦＦのタイミングは、オーバーフロー用スイッチ手段（Ｓ）２０５がＯＦＦされる前である。その後、画素選択スイッチ手段（Ｘ）２０７がＯＦＦされる。
画素選択スイッチ手段（Ｘ）２０７が再びＯＮされると、先ず、スイッチ手段（ＳＷ／ＡＭＰＥＮ）１０４ＨＧ、スイッチ手段（ＳＷ／ＡＭＰＥＮ）１０４ＬＧが、ＯＮになる。
【００４２】
次いで、スイッチ手段（ＮＳ１Ｈ）１０６ＨＧ−１とスイッチ手段（ＮＳ１）１０６ＬＧ―１が同時にＯＮ・ＯＦＦ（パルスＳＨＧ１，パルスＳＬＧ１）する。
次いで、転送用スイッチ手段（Ｔ）２０２がＯＮ・ＯＦＦ（パルスＳＴ２）し、その後、スイッチ手段（ＳＳ１Ｈ）１０６ＨＧ−３とスイッチ手段（ＳＳ１）１０６ＬＧ−３が同時にＯＮする。
スイッチ手段（ＳＳ１Ｈ）１０６ＨＧ−３とスイッチ手段（ＳＳ１）１０６ＬＧ−３がこのＯＮ状態から同時にＯＦＦした後のタイミングでスイッチ手段（ＳＷ／ＡＭＰＥＮ）１０４ＨＧ、スイッチ手段（ＳＷ／ＡＭＰＥＮ）１０４ＬＧがＯＦＦ（パルスＳＡＭ１，パルスＳＡＭ２）する。
このスイッチ手段（ＳＷ／ＡＭＰＥＮ）１０４ＨＧ、スイッチ手段（ＳＷ／ＡＭＰＥＮ）１０４ＬＧがＯＦＦした後に、オーバーフロー用スイッチ手段（Ｓ）２０５がＯＮ（パルスＳＳ２）し、次にスイッチ手段（ＳＳ２）１０６Ｎ−３がＯＮ・ＯＦＦ（パルスＳＳＳ２）する。
次いで、リセット用スイッチ手段（Ｒ）２０６、転送用スイッチ手段（Ｔ）２０２が、順次ＯＮになる。
このオーバーフロー用スイッチ手段（Ｓ）２０５がＯＮ状態にある期間（パルスＳＳ２の幅t1）に、転送用スイッチ手段（Ｔ）２０２、リセット用スイッチ手段（Ｒ）２０６が順次ＯＦＦ（パルスＳＴ３、パルスＳＲ２）になる。
次にスイッチ手段（ＮＳ２）１０６Ｎ−１がＯＮ・ＯＦＦ（パルスＳＮＳ２２）する。このスイッチ手段（ＮＳ２）１０６Ｎ−１がＯＦＦ（パルスＳＮＳ２２）した後にオーバフロースイッチ手段（Ｓ）２０５がＯＦＦ（パルスＳＳ２）する。
【００４３】
ここで、蓄積期間（ＳＴ）内に、ＰＤ２０１の飽和電荷量を超える光電荷量がＰＤ２０１で発生した場合には、光電荷はＰＤ２０１から転送用スイッチ手段（Ｔ）２０２のポテンシャル障壁を超えて容量ＦＤ２０３へオーバーフローされる。さらに、容量ＦＤ２０３の飽和電荷量を超える光電荷量が容量ＦＤ２０３へオーバーフローされた場合、光電荷は、容量（ＣＦＤ）２０３からスイッチ手段（Ｓ）２０５のポテンシャル障壁を超えて蓄積容量（ＣＬＯＦＩＣ）２０４へオーバーフローされる。
スイッチ手段（Ｘ）２０７がＯＮしている期間（パルスＳＸ１，パルスＳＸ２のパルス幅t2に相当）は、その画素は列出力線１０３と結合し、以下の信号が順次出力される。
スイッチ手段（ＳＷ／ＡＭＰＥＮ）１０４ＨＧ，スイッチ手段（ＳＷ／ＡＭＰＥＮ）１０４ＬＧがＯＮしている際に、ゲインアンプ１０５ＨＧおよびゲインアンプ１０５ＬＧがアクティブになる。
転送用スイッチ手段（Ｔ）２０２がＯＮする前で且つ蓄積期間（ＳＴ）内で、
スイッチ手段（ＳＷ／ＡＭＰＥＮ）１０４ＨＧ及びスイッチ手段（ＳＷ／ＡＭＰＥＮ）１０４ＬＧをＯＮさせる。
その後、スイッチ手段（ＮＳ１Ｈ）１０６ＨＧ−１およびスイッチ手段（ＮＳ１）１０６ＬＧ−１をＯＮ・ＯＦＦ（パルスＳＨＧ１，パルスＳＬＧ１）させて、第１−１ＢＧ信号、第１−２ＢＧ信号をそれぞれ読出し、其々の信号を該当する容量（Ｎ１Ｈ）１０６ＨＧ−２及び容量（Ｎ１）１０６ＬＧ−２に保持する。
【００４４】
ここで、第１−１信号、第１−２信号には、容量（ＣＦＤ）２０３のリセット雑音、スイッチ手段（ＳＦ）２０８の閾値ばらつき及びゲインアンプ１０５ＨＧ、ゲイン１０５ＬＧのオフセット電圧に相当する信号（ノイズ信号）が含まれる。
次に、転送用スイッチ手段（Ｔ）２０２をＯＮ・ＯＦＦ（パルスＳＴ２）させて、受光することによりＰＤ２０１内に発生した電荷（「光電荷」ということもある）をフローティングディフュージョン容量（ＣＦＤ）２０３へ完全転送させる。
この時、光電荷の電荷量が容量（ＣＦＤ）２０３の飽和電荷量よりも大きい場合には、スイッチ手段（Ｓ）２０５のポテンシャルを超えて蓄積容量（ＣＬＯＦＩＣ）２０４に過飽和量の光電荷がオーバーフローする。容量（ＣＦＤ）２０３に転送された電荷量の光電荷は、容量（ＣＦＤ）２０３の容量値に応じて電荷電圧変換される。
転送用スイッチ手段（Ｔ）２０２がＯＦＦした（パルスＳＴ２のＯＦＦ）後に、スイッチ手段（ＳＳ１Ｈ）１０６ＨＧ−３およびスイッチ手段（ＳＳ１）１０６ＬＧ−３をＯＮ・ＯＦＦ（パルスＳＨＧ３，パルスＳＬＧ３）させて、第１−１光信号、第１−２光信号をそれぞれ読出し、其々に該当する容量（Ｓ１Ｈ）１０６ＨＧ−４、容量（Ｓ１）１０６ＬＧ−４に保持する。この信号読み出し終了タイミングＴ３は、スイッチ手段（ＳＳ１Ｈ）１０６ＨＧ−３およびスイッチ手段（ＳＳ１）１０６ＬＧ−３のＯＦＦ時である。
【００４５】
ここで、第１−１光信号、第１−２光信号には、それぞれ第１−１ＢＧ信号、第１−２ＢＧ信号に加えて、容量（ＣＦＤ）２０３に転送された光電荷の電荷量に応じて発生した信号が加算されており、後段の回路で相間二重サンプリング処理、すなわち第１−１光信号から第１−１ＢＧ信号を減算し、第１−２光信号から第１−２ＢＧ信号を減算することで、光電荷の電荷量に応じて発生した信号のみをそれぞれ得る。当然のことながら、ゲインアンプ１０５ＨＧ、１０５ＬＧには相関二重サンプリング機能を有するゲインアンプを用いてもよい。
【００４６】
第１−１光信号を容量（Ｓ１Ｈ）１０６ＨＧ−４に、第１−２光信号を容量（Ｓ１）１０６ＬＧ−４へそれぞれ読出した後、スイッチ手段（ＳＷ／ＡＭＰＥＮ）１０４ＨＧ，スイッチ手段（ＳＷ／ＡＭＰＥＮ）１０４ＬＧをそれぞれＯＦＦさせて、ゲインアンプ１０５ＨＧおよび１０５ＬＧを非アクティブにする。
その後、スイッチ手段（Ｓ）２０５をＯＮさせて、容量（ＣＦＤ）２０３と蓄積容量（ＣＬＯＦＩＣ）２０４のポテンシャルを結合する。
この時、蓄積期間（ＳＴ）内ないしは蓄積期間（ＳＴ）内と転送期間（ＴＴ）内に、容量（ＣＦＤ）２０３からオーバーフローして蓄積容量（ＣＬＯＦＩＣ）２０４に蓄積されている電荷がある場合には、蓄積容量（ＣＬＯＦＩＣ）２０４に蓄積されている電荷量の電荷と容量（ＣＦＤ）２０３に転送されて蓄積されている電荷量の電荷とがスイッチ手段（Ｓ）２０５を介して混ざり合い、蓄積容量（ＣＬＯＦＩＣ）２０４と容量（ＣＦＤ）２０３の合計の容量によって電荷電圧変換される。
容量（ＣＦＤ）２０３からオーバーフローがなく蓄積容量（ＣＬＯＦＩＣ）２０４に電荷が蓄積されてない場合には、容量（ＣＦＤ）２０３に転送された電荷量の電荷が蓄積容量（ＣＬＯＦＩＣ）２０４と容量（ＣＦＤ）２０３の合計の容量によって電荷電圧変換される。
【００４７】
ここで、転送用スイッチ手段（Ｔ）２０２がパルスＳＴ２でＯＮ・ＯＦＦする動作でＯＦＦした時点からフォトダイドード（ＰＤ）２０１に蓄積されている光電荷を容量（ＣＦＤ）２０３と蓄積容量（ＣＬＯＦＩＣ）２０４に転送させるために、スイッチ手段（Ｓ）２０５がＯＮしている状態で転送用スイッチ手段（Ｔ）２０２をＯＮ・ＯＦＦさせる動作を入れても良い。
その後、スイッチ手段（Ｓ）２０５がＯＮとなっている期間（ｔ１）内に、スイッチ手段（ＳＳ２）１０６Ｎ−３をＯＮ・ＯＦＦ（パルスＳＳＳ２）させることで、第２光信号を容量（Ｓ２）１０６Ｎ−４に読出し、保持する。この際の読み出し終了タイミングはＴ４である。
次いで、スイッチ手段（Ｒ）２０６をＯＮさせて蓄積容量（ＣＬＯＦＩＣ）２０４および容量（ＣＦＤ）２０３のリセットを開始する。
その後、転送用スイッチ手段（Ｔ）２０５をＯＮさせてＰＤ２０１のリセットを開始する。
次いで、スイッチ手段（Ｒ）２０６をＯＦＦさせて蓄積容量（ＣＬＯＦＩＣ）２０４および容量（ＣＦＤ）２０３のリセットを完了する。
この時、蓄積容量（ＣＬＯＦＩＣ）２０４および容量（ＣＦＤ）２０３にはそれぞれリセット雑音が取り込まれるが、前述のようにして除去して受光量に応じた信号のみとすることが出来る。
その後、スイッチ手段（ＮＳ２）１０６Ｎ−１をＯＮ・ＯＦＦ（パルスＳＮＳ２２）させることで、第２ＢＧ信号を容量（Ｎ２）１０６Ｎ−２に読出し、保持する。
その後、スイッチ手段（Ｓ）２０５をＯＦＦさせて、蓄積容量（ＣＬＯＦＩＣ）２０４と容量（ＣＦＤ）２０３のポテンシャルを非結合する。
次いで、スイッチ手段（Ｘ）２０７をＯＦＦさせて、画素を出力線から切り離し、別の行の画素の読出し期間に移る。
【００４８】
図１１は、１画素の信号を読み出す場合の手順を説明するためのフロー図である。
撮像が開始される（ステップ８０１）と、信号出力の準備前か否か（ステップ８０２）が判断される。信号出力の準備前であれば、第１−１信号１０２Ｓ１、第１−２信号１０２Ｓ２、第２信号１０２Ｎの光電変換特性の取得ステップ８０３に移行する。各信号の光電変換特性の取得が完了すると、ステップ８０４に移行する。ステップ８０で信号出力の準備前でなければ、ステップ８０４に移行する。ステップ８０４では、画素信号の取得開始か否かが判断される。画素信号の取得が開始される、取得された画素信号はステップ８０５において、蓄積される。画素信号の取得開始が否の場合は、再度、ステップ８０４に戻って画素信号の取得開始か否かが判断される。ステップ８０４で蓄積された各信号（第１−１信号１０２Ｓ１、第１−２信号１０２Ｓ２、第２信号１０２Ｎ）は、ステップ８０６で、次段階の回路へ転送されるために出力される。
次いで、第１−１信号１０２Ｓ１、第１−２信号１０２Ｓ２、第２信号１０２Ｎの出力の組み合わせから撮像面の照度を表す信号を導出する（ステップ８０７）。その後、導出された信号を所定の回路に転送するために出力し（ステップ８０８）、一連の読み取り動作を完了する（ステップ８０９）。
【００４９】
本発明に係る試作デバイスＡでは、列回路部１０２に高ゲインアンプを用いることで、フローティングディフュージョン入力換算のノイズ電圧を６０μVにすることが出来た。
電荷電圧変換ゲインを２３０μV/e-とした時に入力換算ノイズ電子数を０．２６個とすることが出来、実質的に問題なく１光子毎の精度で信号を読み出すことが出来た。
また、電荷電圧変換ゲインを３００μV/e-とした時に入力換算ノイズ電子数を０．２０個とすることが出来た。
【００５０】
ここで、電荷電圧変換ゲインとフローティングディフュージョン容量との関係は以下の式で与えられる。
【００５１】
CG=q/CFD・・・・・・（１）
【００５２】
尚、「CG」は電荷電圧変換ゲインを、「q」は素電荷を、「CFD」はフローティングディフュージョン容量を示す。
上記の試作デバイスAの試作においては、これまでに説明してきた通り、ゲート電極とｎ型拡散層とのオーバーラップを物理的に縮小するために、通常ＬＤＤと呼ばれる、ゲート電極のサイドウォール形成前にｎ型の不純物を注入して形成するｎ型領域(ＬＤＤ)を形成しない作成フローを用いた。
また、サイドウォール形成後にｎ型不純物を1015 cm-2オーダーの高ドーズで打ち込むイオン注入の工程を変更してｎ型不純物のドーズを6×1014 cm-2として低ドーズ化し、所定のｎ型拡散層（n型領域５０１−１，５０１−２，５０１−３）の濃度を低減した。
これによりゲートオーバーラップ容量がさらに低減され、また、PN接合容量も低減することが出来た。即ち、試作デバイスＡにおいては、フローティングディフュージョン容量は、０．５fF、電荷電圧変換ゲインは、３２０μV/e-、入力換算ノイズ電子数は、０．１９個とすることが出来、1光子の精度で信号を読み出せた。また、第１−１信号、第１−２信号、第２信号を合成することで、1回の露光期間で、1電子から74000電子まで線形に撮像信号を得ることが出来た。
【００５３】
次に、図１２、図１３によって、本発明を撮像装置に適用した場合の好適な実施態様の一例を示す。
図１２は、発明に係わるＣＭＯＳイメージセンサを撮像装置に適用した場合のセンサ部の好適な実施態様の一例を示すもので、第１列のＮ個分の画素回路と１列分の読み出し回路を示す回路図である。
図１２では、第１列目の列画素回路部１２００−１と第一列目の列回路部１０２−１が示されている。
列画素回路部１２００−１は、Ｎ個の画素（回路）部（１０１−１〜１０１−Ｎ）が、図示のごとく配列され、画素（回路）部（１０１−１〜１０１−Ｎ）の夫々は、第１列目の画素列信号線１０３−１に列順に結線されている。
図１２においては、列画素回路部が一列だけ記載されているが、実際は、Ｍ列
配列されている（１２００−１〜１２００−Ｍ）（１２００−２〜１２００−Ｍは不図示）。
画素列信号線１０３−１の下流には、図１の場合と同様に、電流源１０８−１が結線されている。
列回路部１０２−１は、図１の場合と同様に、高ゲインアンプを備えた第一列読出回路１０２ＨＧ−１、低ゲインアンプを備えた第二列読出回路１０２ＬＧ−１、第三列読出回路１０２Ｎで構成されている。
又、列読出回路（１０２ＨＧ−１、１０２ＬＧ−１、１０２Ｎ）の夫々には、図１の場合と同様にアナログメモリ回路部が設けてある。
図１２の場合の信号の読出し方法は、読出しをN行回繰り返す以外は前述したのと同じである。
【００５４】
図１３は、図１２に示す撮像装置の例のセンサ部全体を模式的に示す全体ブロック図である。
センサ部１３００は、図１に示す画素回路部（一画素に相当する）１０１を備えた画素が「ＮｘＭ」個、２次元配列されている画素アレイ１３０１、垂直（行）シフトレジスタ部１３０２、水平（列）シフトレジスタ部１３０３を備えている。
画素アレイ１３０１の行方向に沿って、電流源１０８がＭ個配されている電流源列部１３０４、画素出力線リセット用スイッチ手段がＭ個配されているリセットスイッチ列部１３０５、アナログメモリ回路部１０６ＨＧがＭ個配されている第１−１信号用アナログメモリ部１３０７、アナログメモリ回路部１０６ＬＧがＭ個配されている第１−２信号用アナログメモリ部１３０９、アナログメモリ回路部１０６ＮがＭ個配されている第２信号用アナログメモリ部１３０９が夫々設けられている。
列リセットスイッチ部１３０５と第１−１信号用アナログメモリ部１３０７との間には、１６倍アンプ部１３０６が、また、第１−１信号用アナログメモリ部１３０７と第２信号用アナログメモリ部１３０９との間には、１倍アンプ列部１３０８が、其々設けられてある。
ここで、１６倍アンプ列部１３０６は、高ゲインアンプとして１６倍の増幅率のアンプを採用し、１倍アンプ列部１３０８は、低ゲインアンプとして増幅率１倍のアンプを採用していることを意味している。
最終段バッファ１３１１は、水平シフトレジスタで順次選択される列におけるアナログメモリの保持信号を低出力インピーダンスでチップ外部に出力するためのバッファである。
【００５５】
次に、本発明の光センサの最適設計の一例を説明する。
図１４乃至図１６は、画素選択スイッチ手段（Ｘ）２０７とソース・フォロアースイッチ手段（ＳＦ）２０８の模式的なレイアウトパターンを示すものである。
（１）フローティングディフュージョン容量の構成因子である、ソースフォロワゲートのドン側のゲートオーバーラップ容量はソースフォロワゲートのドレイン側の幅（WSF_D）に比例するため、ソースフォロワゲートの幅は小さくした方が望ましい。
図１４は、ソースフォロワゲートの幅を最小化してオーバーラップ容量を低減することを優先したレイアウトパターンの好適な一例である。
WSF_Dは最小加工寸法で設計することが望ましく、本発明の好適な具体例では、0.34μmとした。
（２）ソースフォロワ回路のゲインを増加させるためと1/ｆノイズとランダムテレグラフノイズからなる低周波ノイズを低減するためにはソースフォロワゲートのゲート幅を増加することが望ましい。
図１５は、ソースフォロワゲートの幅を大きくしてソースフォロワ回路のゲイン増加と低周波ノイズ低減を優先したレイアウトパターンの好適な一例である。
本発明の好適な具体例では、 WSF_SはWSF_Dとは共に0.60μmとした。
（３）図１６には、ゲートポリシリコンとアクティブSiとが被るチャネル領域において、アクティブSiを非対称に配置した例が示されている（非対称形状アクティブSiをソースフォロワゲートに適用するメリット）。
WSF_DからWSF_SへアクティブSi幅を広げて非対称形状を形成する際には、電流経路を緩やかに広げることでキャリアの散乱が少なくなるようにゲート幅方向に直行した電流が流れる方向を基軸として緩やかな角度でレイアウトするのが望ましい。
本発明の好適な具体例では、電流が流れる方向を基軸として±45°の傾きでレイアウトした。
また、ゲートポリシリコンとアクティブSiとは、フォトリソグラフィの合わせズレに起因して設計値からズレが生じるが、合わせズレが起こったとしてもWSF_DとWSF_Sの値がそれぞれ変動しないように、マージンを持たせる必要がある。そこで、 
WSF_Sの設計可能な範囲は以下の式（２）で与えられる。
2016080337.tif 000003
・・・・・式（２）
ここで、LMは合わせズレマージンの最小値である。
図１６においては、ＬＭは、ＬＭ１、ＬＭ２で示されている。
本発明の好適な具体例では、ＬＭ（ＬＭ１，ＬＭ２）＝0.10μmである。
WSF_Dは最小加工寸法で設計することが望ましい。
本発明の好適な具体例では、0.34μmとした。また、LSFは0.55μmとした。よって、この際のWSF_Sの設計可能な最大値は1.04μmである。
本発明の好適な具体例では、WSF_Sは0.60μmとした。
本発明においては、上記「（１）〜（３）」の条件を満足させてレイアウト設計することで、最適化することが出来る。
最適例では、アクティブSiを非対称に配置し、ドレイン側のゲート幅（WSF_D）を最小化してゲートオーバーラップ容量を低減すると共に、ソース側のゲート幅（WSF_S）を大きくしてソースフォロワ回路のゲイン増加と低周波ノイズ低減を両立することが出来る。
【符号の説明】
【００５６】
１００・・・画素回路と１列分の読み出し回路
１０１・・・画素回路部
１０１−１〜１０１−Ｎ・・・・画素部
１０２、１０２−１・・・列回路部
１０２ＨＧ、１０２ＨＧ−１・・・第一列読出回路
１０２ＬＧ，１０２ＬＧ−１・・・第二列読出回路
１０２Ｎ、１０２Ｎ−１・・・第三列読出回路
１０２Ｓ１・・・第１−１信号
１０２Ｓ２・・・第１−２信号
１０２Ｓ３・・・第２信号
１０３、１０３−１・・・画素列出力信号線
１０４ＨＧ・・・スイッチ手段（ＳＷ／ＡＭＰＥＮ）
１０４ＬＧ・・・スイッチ手段（ＳＷ／ＡＭＰＥＮ）
１０５ＨＧ・・・高ゲインアンプ
１０５ＬＧ・・・低ゲインアンプ
１０６ＨＧ・・・アナログメモリ回路部
１０６ＬＧ・・・アナログメモリ回路部
１０６Ｎ・・・アナログメモリ回路部
１０６ＨＧ-１・・・スイッチ手段（NS1H）
１０６ＬＧ-１・・・スイッチ手段（ＮＳ１）
１０６Ｎ-１・・・スイッチ手段（ＮＳ２）
１０６ＨＧ-２・・・容量（N１H）
１０６ＬＧ-２・・・容量（N１）
１０６Ｎ-２・・・容量（N２）
１０６ＨＧ-３・・・スイッチ手段（SS1H）
１０６ＬＧ-３・・・スイッチ手段（ＳＳ１）
１０６Ｎ-３・・・スイッチ手段（ＳＳ２）
１０６ＨＧ-４・・・容量（S1Ｈ）
１０６ＬＧ-４・・・容量（S1）
１０６N-４・・・容量（S２）
１０７ＨＧ・・・第１−１信号用信号線
１０７ＬＧ・・・第１−２信号用信号線
１０７Ｎ１・・・画素列出力信号線から分岐した第２信号用信号線
１０８、１０８−１・・・電流源
２０１・・・フォトダイオード（ＰＤ）
２０２・・・転送用スイッチ手段（Ｔ）
２０２−１・・・転送用スイッチ手段（Ｔ）の電極
２０３・・・フローティングディフュージョン容量（ＣＦＤ）
２０４・・・横型オーバーフロー蓄積容量（ＣＬＯＦＩＣ）
２０５・・・オーバーフロー用スイッチ手段（Ｓ）
２０５−１・・・オーバーフロー用スイッチ手段（Ｓ）の電極
２０６・・・リセット用スイッチ手段（Ｒ）
２０６−１・・・リセット用スイッチ手段（Ｒ）の電極
２０７・・・画素選択スイッチ手段（Ｘ）
２０７−１・・・画素選択スイッチ手段（Ｘ）の電極
２０８・・・ソースフォロア型のスイッチ手段（ＳＦ）
２０８−１・・・ソースフォロア型のスイッチ手段（ＳＦ）の電極
３００・・・p-型epi基板
３０１Ａ１、３０１Ａ２、３０１Ｂ１、３０１Ｂ２・・・ＭＯＳトランジスタ
３０２・・・拡散層（ｎ+型領域）
３０３Ａ、３０３Ｂ・・・ゲート電極
３０４Ａ、３０４Ｂ１，３０４Ｂ２・・・サイドウォール
３０５・・・ＬＤＤ
３０６・・・絶縁膜層
４００・・・p-型epi基板
４０１Ａ１、４０１Ａ２・・・ＭＯＳトランジスタ
４０２Ａ・・・拡散層（ｎ+型領域）
４０３Ａ，４０３Ｂ・・・ゲート電極
４０４Ａ、４０４Ｂ１，４０３Ｂ２・・・サイドウォール
５００・・・光入力センサ画素部
５００−１・・・ｎ―型シリコン（n-Si）基体
５００−２・・・ｐ型シリコン層
５０１−２〜５０１−３・・・不純物量低減化ｎ型領域
５０２−１〜５０２−５・・・ｎ+型領域
５０３−１〜５０３−６・・・ＬＤＤ
５０４・・・ＦＤ拡散層部
５０５・・・画素ＳＦ部
５０６−１〜５０６−４・・・素子分離領域
５０７−１〜５０７−３・・・ｐ型埋め込み領域
５０８・・・ｎ―型領域
５０９・・・ｐ+型領域
５１０・・・STI周辺ｐ+型領域
６０１−１〜６０１−３・・・ＬＤＤ形成用フォトレジスト
６０２−１〜６０２−１１・・・サイドウォール
６０３−１〜６０３−２・・・Ｓ／Ｄ拡散層形成用フォトレジスト
６０４−１〜６０４−３・・・Ｓ／Ｄ高濃度拡散層形成用フォトレジスト
６０５−１〜６０５−２・・・配線層間絶縁体層
６０６−１〜６０６−３・・・コンタクト電極
６０７−１〜６０７−２・・・メタル配線
８０１〜８０９・・・信号読出しステップ
１２００−１・・・第一列目の列回路部
１３００・・・センサ部
１３０１・・・画素アレイ
１３０２・・・垂直シフトレジスタ
１３０３・・・水平シフトレジスタ
１３０４・・・電流源列部
１３０５・・・画素出力線リセットスイッチ列部
１３０６・・・１６倍アンプ部
１３０７・・・第１−１信号用アナログメモリ部
１３０８・・・１倍アンプ列部
１３０９・・・第１−２信号用アナログメモリ部
１３１０・・・第２信号用アナログメモリ部
１３１１・・・最終段バッファ
【図１】
2016080337.tif 000004
【図２】
2016080337.tif 000005
【図３Ａ】
2016080337.tif 000006
【図３Ｂ】
2016080337.tif 000007
【図４Ａ】
2016080337.tif 000008
【図４Ｂ】
2016080337.tif 000009
【図５】
2016080337.tif 000010
【図６Ａ】
2016080337.tif 000011
【図６Ｂ】
2016080337.tif 000012
【図６Ｃ】
2016080337.tif 000013
【図６Ｄ】
2016080337.tif 000014
【図６Ｅ】
2016080337.tif 000015
【図６Ｆ】
2016080337.tif 000016
【図６Ｇ】
2016080337.tif 000017
【図６Ｈ】
2016080337.tif 000018
【図６Ｉ】
2016080337.tif 000019
【図６Ｊ】
2016080337.tif 000020
【図６Ｋ】
2016080337.tif 000021
【図６Ｌ】
2016080337.tif 000022
【図７】
2016080337.tif 000023
【図８】
2016080337.tif 000024
【図９】
2016080337.tif 000025
【図１０】
2016080337.tif 000026
【図１１】
2016080337.tif 000027
【図１２】
2016080337.tif 000028
【図１３】
2016080337.tif 000029
【図１４】
2016080337.tif 000030
【図１５】
2016080337.tif 000031
【図１６】
2016080337.tif 000032
【手続補正書】
【提出日】平成28年3月25日(2016.3.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
受光素子と電荷を蓄積する蓄積容量と前記受光素子に入力する光によって発生する電荷を前記蓄積容量に転送するための転送スイッチと画素信号出力線、を画素毎に有し、前記画素信号出力線に信号読出し経路が接続されており、
前記蓄積容量は、フローティングディフュージョン容量と横型オーバーフロー蓄積容量であり、前記転送スイッチは、非ＬＤＤ・ＭＯＳトランジスタであり、且つそのドレイン領域における不純物の濃度は、１×１０２０個／cm3以下であり、
前記信号読出し経路には、前記フローティングディフュージョン容量によって電荷電圧変換された第１の画素出力信号と前記フローティングディフュージョン容量と横型オーバーフロー蓄積容量とを結合して電荷電圧変換された第２の画素出力信号とが入力され、
前記第１の画素出力信号は前記信号読出し経路において１より大きい増幅率のアンプの少なくとも１つを含む複数のアンプによって増幅される、ことを特徴とする光センサ。
【請求項２】
受光素子と、電荷を蓄積する蓄積容量と、前記受光素子に入力する光によって発生する電荷を前記蓄積容量に転送するための転送スイッチと、を有する画素部が平面的に配されており、
前記蓄積容量が、フローティングディフュージョン容量と横型オーバーフロー蓄積容量であり、前記転送スイッチは、非ＬＤＤ・ＭＯＳトランジスタであって且つそのドレイン領域における不純物の濃度は、１×１０２０個／cm3以下である画素列部；、
前記画素列部が順次結線されている画素信号出力線；、
前記画素信号出力線の前記画素列部の配列最後の画素部が結線されている位置より下流の位置で前記画素信号出力に結線されているとともに、増幅率が異なり且つ一方の増幅率が１より大きい２つの信号を出力する経路を備えている信号読出し経路部；
を有し、
前記信号読出し経路には、前記フローティングディフュージョン容量によって電荷電圧変換された第１の画素出力信号と前記フローティングディフュージョン容量と横型オーバーフロー蓄積容量とを結合して電荷電圧変換された第２の画素出力信号と、が入力される、ことを特徴とするマルチ画素の光センサ。
【請求項３】
受光素子と電荷を蓄積する蓄積容量と前記受光素子に入力する光によって発生する電荷を前記蓄積容量に転送するための転送スイッチと、を画素部毎に有し、
前記蓄積容量は、フローティングディフュージョン容量と横型オーバーフロー蓄積容量であり、前記転送スイッチは、非ＬＤＤ・ＭＯＳトランジスタであり、且つそのドレイン領域における不純物の濃度は、１×１０２０個／cm3以下であるセンサ部と、
各画素部が、結線されている画素信号出力線と、
該画素信号出力線に結線されている信号読出し経路と、
を具備する光センサを用い、
前記フローティングディフュージョン容量によって読出しに寄与する電荷量の電荷を電荷電圧変換して第１の画素出力信号を形成し、前記フローティングディフュージョン容量と横型オーバーフロー蓄積容量とを結合し読出しに寄与する電荷量の電荷を電荷電圧変換して第２の画素出力信号を形成し、これら２つの画素出力信号を前記信号読出し経路に入力し、
前記第１の画素出力信号は、前記信号読出し経路において１より大きい増幅率のアンプの少なくとも１つを含む複数のアンプによって増幅する、ことを特徴とする光センサの信号読出し方法。
【請求項４】
受光素子（ＰＤ）、転送用のスイッチ（Ｔ）、オーバーフロー用のスイッチ（Ｓ）、リセット用のスイッチ（Ｒ）がこの順で直列に結線されており、前記転送スイッチ（Ｔ）と前記スイッチ（Ｓ）との間の結線に結線されたフローティングディフュージョン容量（ＣＦＤ）とソースフォロア型のスイッチ（ＳＦ）と、前記スイッチ（Ｓ）と前記リセットスイッチ（Ｒ）との間の結線に結線された横型オーバーフロー蓄積容量（ＣＬＯＦＩＣ）と、を有し、
前記ソースフォロア型のスイッチ（ＳＦ）は、ＭＯＳトランジスタであり、
前記転送スイッチ（Ｔ）は、ドレイン領域の不純物濃度が、前記ソースフォロア型のスイッチ（ＳＦ）のソース領域の不純物濃度の５０％減の濃度である非ＬＤＤ・ＭＯＳトランジスタである複数の画素部を有し、該複数の画素部の前記受光素子（ＰＤ）は、２次元的に配されて画素アレイを構成し、
前記複数の画素部が、順次結線されている画素列出力信号線を有し、
該画素列出力信号線に、結線された列回路部を有し、該列回路部には、前記フローティングディフュージョン容量によって電荷電圧変換された第１の画素出力信号と前記フローティングディフュージョン容量と横型オーバーフロー蓄積容量とを結合して電荷電圧変換された第２の画素出力信号とが入力され、
前記第１の画素出力信号は前記信号読出し経路において１より大きい増幅率のアンプの少なくとも１つを含む複数のアンプによって増幅される
ことを特徴とする撮像装置。
【請求項５】
受光素子（ＰＤ）、転送用のスイッチ（Ｔ）、オーバーフロー用のスイッチ（Ｓ）、リセット用のスイッチ（Ｒ）がこの順で直列に結線されており、前記転送スイッチ（Ｔ）と前記スイッチ（Ｓ）との間の結線に結線されたフローティングディフュージョン容量（ＣＦＤ）とソースフォロア型のスイッチ（ＳＦ）と、前記スイッチ（Ｓ）と前記リセットスイッチ（Ｒ）との間の結線に結線された横型オーバーフロー蓄積容量（ＣＬＯＦＩＣ）と、を有し、
前記ソースフォロア型のスイッチ（ＳＦ）は、ＭＯＳトランジスタであり、
前記転送スイッチ（Ｔ）は、ドレイン領域の不純物濃度が、前記ソースフォロア型のスイッチ（ＳＦ）のソース領域の不純物濃度の５０％減の濃度である非ＬＤＤ・ＭＯＳトランジスタである複数の画素部を有し、該複数の画素部の前記受光素子（ＰＤ）は、２次元的に配されて画素アレイを構成し、前記複数の画素部が、順次結線されている画素列出力信号線と、
該画素列出力信号線に、結線された列回路部と、
を具備した撮像装置を用意し、
前記フローティングディフュージョン容量によって読出しに寄与する電荷量の電荷を電荷電圧変換して第１の画素出力信号を形成し、前記フローティングディフュージョン容量と横型オーバーフロー蓄積容量とを結合し読出しに寄与する電荷量の電荷を電荷電圧変換して第２の画素出力信号を形成し、これら２つの画素出力信号を前記信号読出し経路に入力し、
前記第１の画素出力信号は、前記信号読出し経路において１より大きい増幅率のアンプの少なくとも１つを含む複数のアンプによって増幅する、ことを特徴とする撮像装置の信号読出し方法。
【手続補正書】
【提出日】平成28年6月27日(2016.6.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
受光素子と電荷を蓄積する蓄積容量と前記受光素子に入力する光によって発生する電荷を前記蓄積容量に転送するための転送スイッチと画素信号出力線、を画素毎に有し、前記画素信号出力線に信号読出し経路が接続されており、
前記蓄積容量は、フローティングディフュージョン容量と横型オーバーフロー蓄積容量であり、前記転送スイッチは、非ＬＤＤ・ＭＯＳトランジスタであり、且つそのドレイン領域における不純物の濃度は、１×１０２０個／cm3以下であり、
前記信号読出し経路には、前記フローティングディフュージョン容量によって電荷電圧変換された第１の画素出力信号と前記フローティングディフュージョン容量と横型オーバーフロー蓄積容量とを結合して電荷電圧変換された第２の画素出力信号とが入力され、
前記第１の画素出力信号は前記信号読出し経路において１より大きい増幅率のアンプの少なくとも１つを含む複数のアンプによって増幅される、ことを特徴とする光センサ。
【請求項２】
受光素子と、電荷を蓄積する蓄積容量と、前記受光素子に入力する光によって発生する電荷を前記蓄積容量に転送するための転送スイッチと、を有する画素部が平面的に配されており、
前記蓄積容量が、フローティングディフュージョン容量と横型オーバーフロー蓄積容量であり、前記転送スイッチは、非ＬＤＤ・ＭＯＳトランジスタであって且つそのドレイン領域における不純物の濃度は、１×１０２０個／cm3以下である画素列部；、
前記画素列部が順次結線されている画素信号出力線；、
前記画素信号出力線の前記画素列部の配列最後の画素部が結線されている位置より下流の位置で前記画素信号出力線に結線されているとともに、増幅率が異なり且つ一方の増幅率が１より大きい２つの信号を出力する経路を備えている信号読出し経路部；
を有し、
前記信号読出し経路には、前記フローティングディフュージョン容量によって電荷電圧変換された第１の画素出力信号と前記フローティングディフュージョン容量と横型オーバーフロー蓄積容量とを結合して電荷電圧変換された第２の画素出力信号と、が入力される、ことを特徴とするマルチ画素の光センサ。
【請求項３】
受光素子と電荷を蓄積する蓄積容量と前記受光素子に入力する光によって発生する電荷を前記蓄積容量に転送するための転送スイッチと、を画素部毎に有し、
前記蓄積容量は、フローティングディフュージョン容量と横型オーバーフロー蓄積容量であり、前記転送スイッチは、非ＬＤＤ・ＭＯＳトランジスタであり、且つそのドレイン領域における不純物の濃度は、１×１０２０個／cm3以下であるセンサ部と、
各画素部が、結線されている画素信号出力線と、
該画素信号出力線に結線されている信号読出し経路と、
を具備する光センサを用い、
前記フローティングディフュージョン容量によって読出しに寄与する電荷量の電荷を電荷電圧変換して第１の画素出力信号を形成し、前記フローティングディフュージョン容量と横型オーバーフロー蓄積容量とを結合し読出しに寄与する電荷量の電荷を電荷電圧変換して第２の画素出力信号を形成し、これら２つの画素出力信号を前記信号読出し経路に入力し、
前記第１の画素出力信号は、前記信号読出し経路において１より大きい増幅率のアンプの少なくとも１つを含む複数のアンプによって増幅する、ことを特徴とする光センサの信号読出し方法。
【請求項４】
受光素子（ＰＤ）、転送用のスイッチ（Ｔ）、オーバーフロー用のスイッチ（Ｓ）、リセット用のスイッチ（Ｒ）がこの順で直列に結線されており、前記転送用のスイッチ（Ｔ）と前記オーバーフロー用のスイッチ（Ｓ）との間の結線に結線されたフローティングディフュージョン容量（ＣＦＤ）とソースフォロア型のスイッチ（ＳＦ）と、前記オーバーフロー用のスイッチ（Ｓ）と前記リセット用のスイッチ（Ｒ）との間の結線に結線された横型オーバーフロー蓄積容量（ＣＬＯＦＩＣ）と、を有し、
前記ソースフォロア型のスイッチ（ＳＦ）は、ＭＯＳトランジスタであり、
前記転送用のスイッチ（Ｔ）は、ドレイン領域の不純物濃度が、前記ソースフォロア型のスイッチ（ＳＦ）のソース領域の不純物濃度の５０％減の濃度である非ＬＤＤ・ＭＯＳトランジスタである複数の画素部を有し、該複数の画素部の前記受光素子（ＰＤ）は、２次元的に配されて画素アレイを構成し、
前記複数の画素部が、順次結線されている画素列出力信号線を有し、
該画素列出力信号線に、結線された列回路部を有し、該列回路部には、前記フローティングディフュージョン容量によって電荷電圧変換された第１の画素出力信号と前記フローティングディフュージョン容量と横型オーバーフロー蓄積容量とを結合して電荷電圧変換された第２の画素出力信号とが入力され、
前記第１の画素出力信号は前記信号読出し経路において１より大きい増幅率のアンプの少なくとも１つを含む複数のアンプによって増幅される
ことを特徴とする撮像装置。
【請求項５】
受光素子（ＰＤ）、転送用のスイッチ（Ｔ）、オーバーフロー用のスイッチ（Ｓ）、リセット用のスイッチ（Ｒ）がこの順で直列に結線されており、前記転送用のスイッチ（Ｔ）と前記オーバーフロー用のスイッチ（Ｓ）との間の結線に結線されたフローティングディフュージョン容量（ＣＦＤ）とソースフォロア型のスイッチ（ＳＦ）と、前記オーバーフロー用のスイッチ（Ｓ）と前記リセット用のスイッチ（Ｒ）との間の結線に結線された横型オーバーフロー蓄積容量（ＣＬＯＦＩＣ）と、を有し、
前記ソースフォロア型のスイッチ（ＳＦ）は、ＭＯＳトランジスタであり、
前記転送用のスイッチ（Ｔ）は、ドレイン領域の不純物濃度が、前記ソースフォロア型のスイッチ（ＳＦ）のソース領域の不純物濃度の５０％減の濃度である非ＬＤＤ・ＭＯＳトランジスタである複数の画素部を有し、該複数の画素部の前記受光素子（ＰＤ）は、２次元的に配されて画素アレイを構成し、前記複数の画素部が、順次結線されている画素列出力信号線と、
該画素列出力信号線に、結線された列回路部と、
を具備した撮像装置を用意し、
前記フローティングディフュージョン容量によって読出しに寄与する電荷量の電荷を電荷電圧変換して第１の画素出力信号を形成し、前記フローティングディフュージョン容量と横型オーバーフロー蓄積容量とを結合し読出しに寄与する電荷量の電荷を電荷電圧変換して第２の画素出力信号を形成し、これら２つの画素出力信号を前記信号読出し経路に入力し、
前記第１の画素出力信号は、前記信号読出し経路において１より大きい増幅率のアンプの少なくとも１つを含む複数のアンプによって増幅する、ことを特徴とする撮像装置の信号読出し方法。
【国際調査報告】
2016080337.tif 000033
2016080337.tif 000034
2016080337.tif 000035
2016080337.tif 000036