(57)【特許請求の範囲】
【請求項１】
自動バイアス安定化の方法であって、
互いに異なる３つの第１のディザ・パターンに従って、２重偏波同相および直交光変調器（ＩＱＭ）のＸ偏波アームに含まれるＸ偏波同相子マッハ・ツェンダ変調器（ＭＺＭ）、Ｘ偏波直交位相子ＭＺＭ、およびＸ偏波親ＭＺＭの各々のＤＣバイアス電圧を同時にディザリングする工程と、
該Ｘ偏波アームの出力に結合された第１のタップ・モニタ・フォトダイオードにおいて、該３つの第１のディザ・パターンの間のＸ偏波干渉項を検出する工程と、
該Ｘ偏波干渉項を示すＸ偏波干渉信号を生成するために、該第１のタップ・モニタ・フォトダイオードの出力を複数のサンプリング間隔でサンプリングする工程と、
前記複数のサンプリング間隔のうち、１番目のサンプリング間隔から８番目のサンプリング間隔について、１０番目のサンプリング間隔から１７番目のサンプリング間隔について、及び１９番目のサンプリング間隔から２６番目のサンプリング間隔について、Ｘ偏波直交位相子ＭＺＭ誤差信号とＸ偏波親ＭＺＭ誤差信号との間の該干渉信号に基づいて、Ｘ偏波同相子ＭＺＭ誤差信号を算出する工程と、
前記複数のサンプリング間隔のうち、前記１番目のサンプリング間隔から前記８番目のサンプリング間隔について、前記１０番目のサンプリング間隔から前記１７番目のサンプリング間隔について、及び前記１９番目のサンプリング間隔から前記２６番目のサンプリング間隔について、該Ｘ偏波同相子ＭＺＭ誤差信号と該Ｘ偏波親ＭＺＭ誤差信号との間の該干渉信号に基づき、Ｘ偏波直交位相子ＭＺＭ誤差信号を算出する工程と、
前記複数のサンプリング間隔のうち、前記１番目のサンプリング間隔から前記８番目のサンプリング間隔について、前記１０番目のサンプリング間隔から前記１７番目のサンプリング間隔について、及び前記１９番目のサンプリング間隔から前記２６番目のサンプリング間隔について、該Ｘ偏波同相子ＭＺＭ誤差信号と該Ｘ偏波直交位相子ＭＺＭ誤差信号との間の該干渉信号に基づき、該Ｘ偏波親ＭＺＭ誤差信号を算出する工程と、
該Ｘ偏波同相子ＭＺＭ誤差信号を最小にするように、Ｘ偏波同相子ＭＺＭ  ＤＣバイアス設定点を更新する第１のデジタル−アナログ変換器（ＤＡＣ）に送信されるＸ偏波同相子ＭＺＭ制御出力を生成すべく、該Ｘ偏波同相子ＭＺＭ誤差信号を比例積分コントローラに通過させる工程と、
該Ｘ偏波直交位相子ＭＺＭ誤差信号を最小にするように、Ｘ偏波直交位相子ＭＺＭ  ＤＣバイアス設定点を更新する第２のデジタル−アナログ変換器（ＤＡＣ）に送信されるＸ偏波直交位相子ＭＺＭ制御出力を生成すべく、該Ｘ偏直交位相子ＭＺＭ誤差信号を比例積分コントローラに通過させる工程と、
該Ｘ偏波親ＭＺＭ誤差信号を最小にするように、親ＭＺＭ  ＤＣバイアス設定点を更新する第３のデジタル−アナログ変換器（ＤＡＣ）に送信されるＸ偏波親制御出力を生成すべく、該Ｘ偏親誤差信号を比例積分コントローラに通過させる工程と、
からなる方法。
【請求項２】
前記３つの第１のディザ・パターンは、周波数領域で互いに直交する、請求項１に記載の方法。
【請求項３】
前記サンプリングする工程は、５〜１０００ヘルツの周波数で高分解能アナログ−デジタル変換器（ＡＤＣ）サンプリングを用いてサンプリングする工程からなる、請求項１に記載の方法。
【請求項４】
前記高分解能ＡＤＣは２４ビット・デルタ−シグマＡＤＣからなり、前記周波数は１０Ｈｚからなる、請求項３に記載の方法。
【請求項５】
前記同相子ＭＺＭ  ＤＣバイアス設定点、前記直交子ＭＺＭ  ＤＣバイアス設定点、および前記親ＭＺＭ  ＤＣバイアス設定点を前記算出する工程は、前記同相子ＭＺＭ誤差信号、前記直交子ＭＺＭ誤差信号、および前記Ｘ偏波親ＭＺＭ誤差信号を入力として受信するデジタル比例および積分コントローラを使用して、前記同相子ＭＺＭ  ＤＣバイアス設定点、前記直交子ＭＺＭ  ＤＣバイアス設定点、および前記親ＭＺＭ  ＤＣバイアス設定点を算出する工程からなる、請求項１に記載の方法。
【請求項６】
互いに異なる３つの第２のディザ・パターンに従って、前記ＩＱＭのＹ偏波アームに含まれるＹ偏波同相子マッハ・ツェンダ変調器（ＭＺＭ）、Ｙ偏波直交位相子ＭＺＭ、およびＹ偏波親ＭＺＭの各々のＤＣバイアス電圧を同時にディザリングする工程と、
該Ｙ偏波アームの出力に結合された第２のタップ・モニタ・フォトダイオードにおいて、該３つの第２のディザ・パターンの間のＹ偏波干渉項を検出する工程と、
該Ｙ偏波干渉項を示すＹ偏波干渉信号を生成するために、該第２のタップ・モニタ・フォトダイオードの出力をサンプリングする工程と、
Ｙ偏波直交位相子ＭＺＭ誤差信号とＹ偏波親ＭＺＭ誤差信号との間の該干渉信号に基づいて、Ｙ偏波同相子ＭＺＭ誤差信号を算出する工程と、
該Ｙ偏波同相子ＭＺ誤差信号を最小にするように、Ｙ偏波同相子ＭＺＭ  ＤＣバイアス設定点を更新する工程と、
該Ｙ偏波同相子ＭＺＭ誤差信号と該Ｙ偏波親ＭＺＭ誤差信号との間の該干渉信号に基づいて、該Ｙ偏波直交位相子ＭＺＭ誤差信号を算出する工程と、
該Ｙ偏波直交位相子ＭＺ誤差信号を最小にするように、Ｙ偏波直交位相子ＭＺＭ  ＤＣバイアス設定点を更新する工程と、
該Ｙ偏波同相子ＭＺＭ誤差信号と該Ｙ偏波直交位相子ＭＺＭ誤差信号との間の該干渉信号に基づいて、該Ｙ偏波親ＭＺＭ誤差信号を算出する工程と、
該Ｙ偏波親ＭＺＭ誤差信号を最小にするように、Ｙ偏波親ＭＺＭ  ＤＣバイアス設定点を更新する工程と、
をさらに備える請求項１に記載の方法。
【請求項７】
前記３つの第１のディザ・パターンは、複数の順次的時間間隔の各々において１つのみのパイロット・トーンが適用されるように構成される、請求項１に記載の方法。
【請求項８】
前記２重偏波ＩＱＭ変調器は、ＣＦＰプラガブル・トランシーバ、ＣＦＰ２プラガブル・トランシーバ、またはＣＦＰ４プラガブル・トランシーバ内に実装される、請求項１に記載の方法。
【請求項９】
前記２重偏波ＩＱＭ変調器は、オプティカル・インターネットワーキング・フォーラムタイプ・モジュール内に実装される、請求項１に記載の方法。
【請求項１０】
前記２重偏波ＩＱＭ変調器は、ニオブ酸リチウム変調器、リン化インジウム変調器、またはリン化ケイ素変調器を使用して実装される、請求項１に記載の方法。
【請求項１１】
前記２重偏波ＩＱＭ変調器は、単一または２重偏波マルチレベル変調フォーマットを送信するために使用される請求項１に記載の方法。
【請求項１２】
前記単一または２重偏波マルチレベル変調フォーマットは、２位相偏移変調（ＢＰＳＫ）、４位相偏移変調（ＱＰＳＫ）、８ＱＡＭ、または１６ＱＡＭからなる、請求項１１に記載の方法。
【請求項１３】
通信モジュールであって、
Ｘ偏波同相子マッハ・ツェンダ変調器（ＭＺＭ）と、
Ｘ偏波直交位相子ＭＺＭと、
２重偏波同相および直交光変調器（ＩＱＭ）のＸ偏波アームに含まれるＸ偏波親ＭＺＭと、
互いに異なる３つの第１のディザ・パターンに従って、該Ｘ偏波同相子ＭＺＭ、該Ｘ偏波直交位相子ＭＺＭ、および該Ｘ偏波親ＭＺＭの各々のＤＣバイアス電圧を同時にディザリングするように構成された第１のバイアス制御回路と、
該Ｘ偏波アームの出力に結合され、該３つの第１のディザ・パターンの間のＸ偏波干渉項を検出するように構成された第１のタップ・モニタ・フォトダイオードと、
該第１のタップ・モニタ・フォトダイオードに結合され、該Ｘ偏波干渉項を示すＸ偏波干渉信号を生成するために該第１のタップ・モニタ・フォトダイオードの出力を複数のサンプリング間隔でサンプリングするように構成された第１のアナログ−デジタル変換器（ＡＤＣ）と、
からなり、
該第１のバイアス制御回路は、
前記複数のサンプリング間隔のうち、１番目のサンプリング間隔から８番目のサンプリング間隔について、１０番目のサンプリング間隔から１７番目のサンプリング間隔について、及び１９番目のサンプリング間隔から２６番目のサンプリング間隔について、Ｘ偏波直交位相子ＭＺＭ誤差信号とＸ偏波親ＭＺＭ誤差信号との間の該干渉信号に基づいて、Ｘ偏波同相子ＭＺＭ誤差信号を算出する工程と、
前記複数のサンプリング間隔のうち、１番目のサンプリング間隔から８番目のサンプリング間隔について、１０番目のサンプリング間隔から１７番目のサンプリング間隔について、及び１９番目のサンプリング間隔から２６番目のサンプリング間隔について、該Ｘ偏波同相子ＭＺＭ誤差信号と該Ｘ偏波親ＭＺＭ誤差信号との間の該干渉信号に基づき、Ｘ偏波直交位相子ＭＺＭ誤差信号を算出する工程と、
前記複数のサンプリング間隔のうち、１番目のサンプリング間隔から８番目のサンプリング間隔について、１０番目のサンプリング間隔から１７番目のサンプリング間隔について、及び１９番目のサンプリング間隔から２６番目のサンプリング間隔について、該Ｘ偏波同相子ＭＺＭ誤差信号と該Ｘ偏波直交位相子ＭＺＭ誤差信号との間の該干渉信号に基づき、該Ｘ偏波親ＭＺＭ誤差信号を算出する工程と、
該Ｘ偏波同相子ＭＺＭ誤差信号を最小にするように、Ｘ偏波同相子ＭＺＭ  ＤＣバイアス設定点を更新する第１のデジタル−アナログ変換器（ＤＡＣ）に送信されるＸ偏波同相子ＭＺＭ制御出力を生成すべく、該Ｘ偏波同相子ＭＺＭ誤差信号を比例積分コントローラに通過させる工程と、
該Ｘ偏波直交位相子ＭＺ誤差信号を最小にするように、Ｘ偏波直交位相子ＭＺＭ  ＤＣバイアス設定点を更新する第２のデジタル−アナログ変換器（ＤＡＣ）に送信されるＸ偏波直交位相子ＭＺＭ制御出力を生成すべく、該Ｘ偏直交位相子ＭＺＭ誤差信号を比例積分コントローラに通過させる工程と、
該Ｘ偏波親ＭＺＭ誤差信号を最小にするように、親ＭＺＭ  ＤＣバイアス設定点を更新する第３のデジタル−アナログ変換器（ＤＡＣ）に送信されるＸ偏波親制御出力を生成すべく、該Ｘ偏親誤差信号を比例積分コントローラに通過させる工程と、
を行うように構成される、通信モジュール。
【請求項１４】
前記３つの第１のディザ・パターンは、周波数領域で互いに直交する、請求項１３に記載の通信モジュール。
【請求項１５】
前記第１のＡＤＣは２４ビット・デルタ−シグマＡＤＣからなる、請求項１３に記載の通信モジュール。
【請求項１６】
Ｙ偏波同相子ＭＺＭと、
Ｙ偏波直交位相子ＭＺＭと、
前記２重偏波ＩＱＭのＹ偏波アームに含まれるＹ偏波親ＭＺＭと、
互いに異なる３つの第２のディザ・パターンに従って、該Ｙ偏波同相子ＭＺＭ、該Ｙ偏波直交位相子ＭＺＭ、および該Ｙ偏波親ＭＺＭの各々のＤＣバイアス電圧を同時にディザリングするように構成された第２のバイアス制御回路と、
該Ｙ偏波アームの出力に結合され、該３つの第２のディザ・パターンの間のＹ偏波干渉項を検出するように構成された第２のタップ・モニタ・フォトダイオードと、
該第２のタップ・モニタ・フォトダイオードに結合され、該Ｙ偏波干渉項を示すＹ偏波干渉信号を生成するために該第２のタップ・モニタ・フォトダイオードの出力をサンプリングするように構成された第２のＡＤＣと、
をさらに備え、
該第２のバイアス制御回路は、
Ｙ偏波直交位相子ＭＺＭ誤差信号とＹ偏波親ＭＺＭ誤差信号との間の該干渉信号に基づいて、Ｙ偏波同相子ＭＺＭ誤差信号を算出する工程と、
該Ｙ偏波同相子ＭＺ誤差信号を最小にするように、Ｙ偏波同相子ＭＺＭ  ＤＣバイアス設定点を更新する工程と、
該Ｙ偏波同相子ＭＺＭ誤差信号と該Ｙ偏波親ＭＺＭ誤差信号との間の該干渉信号に基づいて、該Ｙ偏波直交位相子ＭＺＭ誤差信号を算出する工程と、
該Ｙ偏波直交位相子ＭＺ誤差信号を最小にするように、Ｙ偏波直交位相子ＭＺＭ  ＤＣバイアス設定点を更新する工程と、
該Ｙ偏波同相子ＭＺＭ誤差信号と該Ｙ偏波直交位相子ＭＺＭ誤差信号との間の該干渉信号に基づいて、該Ｙ偏波親ＭＺＭ誤差信号を算出する工程と、
該Ｙ偏波親ＭＺＭ誤差信号を最小にするように、Ｙ偏波親ＭＺＭ  ＤＣバイアス設定点を更新する工程と、
を行うように構成される、請求項１３に記載の通信モジュール。
【請求項１７】
前記通信モジュールは、ＣＦＰプラガブル・トランシーバ、ＣＦＰ２プラガブル・トランシーバ、またはＣＦＰ４プラガブル・トランシーバからなる、請求項１３に記載の通信モジュール。
【請求項１８】
前記２重偏波ＩＱＭ変調器は、ニオブ酸リチウム変調器、リン化インジウム変調器、またはリン化ケイ素変調器を使用して実装される、請求項１３に記載の通信モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に記載のいくつかの実施形態は、一般に、２重偏波（ｄｕａｌ−ｐｏｌａｒｉｚａｔｉｏｎ）同相および直交位相光変調器（ｉｎ−ｐｈａｓｅ  ａｎｄ  ｑｕａｄｒａｔｕｒｅ  ｐｈａｓｅ  ｏｐｔｉｃａｌ  ｍｏｄｕｌａｔｏｒ：ＩＱＭ）の自動バイアス安定化に関する。
【背景技術】
【０００２】
本明細書で特に指示がない限り、本明細書に記載される材料は、本出願の請求項に対する先行技術ではなく、この節に含めることにより先行技術であると認められるものではない。
【０００３】
フォーム・ファクタが小さい光学トランシーバは、スペースが限られていることがある。用途によっては、トランシーバにおける利用可能なスペースが限られているため、光学トランシーバ内に様々な部品を含めるのが難しいことがある。
【０００４】
ここで請求される主題は、上述のような欠点を解決する実施形態または上述のような環境においてのみ動作する実施形態に限定されない。むしろ、この背景は、本明細書に説明されるいくつかの実施形態が実施され得る１つの例示的な技術領域を示すために与えられているに過ぎない。
【発明の概要】
【課題を解決するための手段】
【０００５】
この概要は、発明を実施するための形態でさらに後述する概念の選択を簡略化した形で紹介するために与えられる。この概要は、請求される主題の主要な特徴または本質的な特性を特定することを意図せず、請求される主題の範囲を決定する助けとして用いられることも意図していない。本明細書に説明されるいくつかの実施形態は、２重偏波ＩＱＭの自動バイアス安定化のための装置および方法を含む。前提条件として、高次変調フォーマット（例として、ＤＰ−ＱＰＳＫ、ＤＰ−１６ＱＡＭ、ＤＰ−８ＱＡＭ）を送信するコヒーレント・トランシーバ・モジュールで使用されるマッハ・ツェンダ（Ｍａｃｈ−Ｚｅｈｎｄｅｒ：ＭＺ）光変調器のために実装され得る方法および装置を有する必要がある。本明細書に説明されるいくつかの実施形態を実装するためのハードウェアは、最小限にされまたは少なくとも他の設計と比較して減じられることが可能であり、したがって、ＣＦＰ／ＣＦＰ２／ＣＦＰ４サイズのようなコンパクト・フォーム・ファクタにおいて、または他の小型および／もしくはコンパクト・フォーム・ファクタ・プラガブル光トランシーバのフォーム・ファクタにおいてＭＺ光変調器（ＭＺＭ）の組み込みを可能にし得る。
【０００６】
本明細書に説明される実施形態は、以下の１つまたは複数を含み得る。
Ｉ．  ２重偏波ＩＱＭのＤＣバイアスを同時にディザリングする時間領域方法。
ＩＩ．  ３つの未知数を有する３つの連立線形偏微分方程式を解き、Ｉ−子およびＱ−子ＭＺＭを最小限の（または少なくとも低減された）伝送にバイアスし、親ＭＺＭを直交伝送にバイアスする、自動バイアス安定化のための種々の小型／コンパクトフォーム・ファクタ・プラガブル光トランシーバ（ＣＦＰ、ＣＦＰ２、ＣＦＰ４、ＱＳＰ２８など）のいずれかで実装される検出方法。
【０００７】
ＩＩＩ．  １６ビット・デジタル−アナログ変換器（ＤＡＣ）を使用する周波数領域で互いに直交する時間領域における３つのディザ・パターンのセットの使用。
ＩＶ．  Ｘ−Ｐｏｌ．およびＹ−Ｐｏｌ．親ＭＺＭ出力のそれぞれの出力に接続された１つまたは複数のタップ・モニタ・フォトダイオードからの３つの互いに直交するディザ・パターンのセット間の干渉項を検出すること。
【０００８】
Ｖ．  検出された干渉項が、非常に低いサンプリング周波数で２４ビット・デルタ−シグマ・アナログ−デジタル変換器（ＡＤＣ）サンプリングを使用して時間領域においてサンプリングされる。
【０００９】
ＶＩ．  時間同期検出方法と、上記ポイントＩＩＩで言及されたディザ・パターンによる干渉項であって、上記ポイントＩＶで説明されたように検出され上記ポイントＶで説明されたようにサンプリングされた干渉項とを使用する、３つの誤差信号の同時または実質的に同時の算出。
【００１０】
ＶＩＩ．  デジタル比例および積分コントローラが、（ＶＩ）で計算された誤差を使用して、Ｘ−Ｐｏｌ．およびＹ−Ｐｏｌ．同相および直交光変調器（ＩＱＭ）についてのＩ−子ＭＺＭ、Ｑ−子ＭＺＭ、および親ＭＺＭのそれぞれのＤＣバイアス設定点を計算する。
【００１１】
ＶＩＩＩ．  Ｘ−Ｐｏｌ．およびＹ−Ｐｏｌ．ＩＱＭについてのＩ−子ＭＺＭ、Ｑ−子ＭＺＭ、および親ＭＺＭのそれぞれをバイアスする各デジタル−アナログ変換器に対する（ＶＩＩ）からの算出されたＤＣバイアス電圧の同時更新。
【００１２】
本発明の追加の特徴および利点は、以下の説明で示され、部分的に説明から明らかとなり、または本発明の実施によって習得され得る。本発明の特徴および利点は、特に添付の特許請求の範囲で指摘される手段および組み合わせによって実現され獲得され得る。本発明の上記および他の特徴は、以下の説明および添付の特許請求の範囲からより完全に明らかとなり、または以下に示される本発明の実施によって習得され得る。
【００１３】
本発明の上記および他の利点および特徴をさらに明確にするために、添付の図面に示される本発明の特定の実施形態を参照することによって、本発明のより詳細な説明が与えられる。これらの図は、本発明の典型的な実施形態のみを示しており、したがって、その範囲を限定すると見なされるべきでないことは理解されよう。本発明は、添付の図面の使用により、さらに具体的かつ詳細に説明される。
【図面の簡単な説明】
【００１４】
【図１】本明細書に記載の実施形態が実装され得る例示的２重偏波ＩＱＭのブロック図。
【図２】図１の２重偏波ＩＱＭに実装され得る例示的ディザ・パターンおよびそれらのサンプリング間隔を示す図。
【図３】時間同期検出を用いて各誤差を計算するために使用され得る方程式を示す図。
【図４】干渉項を検出する例示的ハードウェアのブロック図。
【図５】本明細書に記載の少なくともいくつかの実施形態に従ってすべて配置された、図１の２重偏波ＩＱＭで実装され得る例示的ディザ・パターンの別のセットを示す図。
【発明を実施するための形態】
【００１５】
添付の図面を参照して、本開示の特定の実施形態が説明される。発明を実施するための形態、図面、および特許請求の範囲において説明される例示的な実施形態は、限定することを意図していない。本明細書に提示される主題の趣旨および範囲から逸脱せずに、他の実施形態が利用されてもよく、他の変更が行われてもよい。本明細書に一般的に説明され、また図に示される本開示の態様は、様々な構成において配置、置換、組み合わせ、分離、および設計されることが可能であり、それらのすべてが本明細書で明白に企図される。
【００１６】
この特許出願では、Ｃ−フォーム・ファクタ・プラガブル（ＣＦＰ２）ユニットの約１／２で長距離およびメトロ・ネットワークにおいて１００ギガビット毎秒（Ｇｂ／ｓ）ＤＰ−ＱＰＳＫ光データおよび２００Ｇｂ／ｓＤＰ−１６ＱＡＭ光データを送信するためのＭＺＭ技術に基づく２重偏波ＩＱＭの自動バイアス安定化のために使用される方法および装置を説明する。他の実施形態では、他のシンボル・レートおよび／または他の変調フォーマットが他のサイズの装置で実装され得る。装置は、１６ビット逐次比較レジスタ・ベースのＤＡＣを使用して、ＸおよびＹ偏波ＩＱ変調器について周波数領域で互いに対して相互に直交する時間領域における３つの異なるディザ・パターンのセットを用いて同相子ＭＺＭ、直交子ＭＺＭ、および親ＭＺＭのＤＣバイアス電圧を同時にディザリングする。Ｘ−Ｐｏｌ．およびＹ−Ｐｏｌ．ＩＱＭのそれぞれの出力に接続された２つの５％タップ・モニタ・フォトダイオードが、３つの異なるディザ・パターンのセット間の干渉を検出することができる。それぞれの干渉項は、１０Ｈｚだけまたは他の適切なサンプル・レートで、２チャネル２４ビット・デルタ−シグマＡＤＣサンプリングを使用して、時間領域においてサンプリングされてよく、それにより、最良または少なくとも適切な信号対ノイズ比が得られる。この方法は、時間同期検出を用いて、Ｘ−Ｐｏｌ．およびＹ−Ｐｏｌ．ＩＱＭについて３つのそれぞれの誤差信号を同時に計算することができる。次いで、それぞれの誤差信号は比例積分コントローラに通され得る。制御された出力は、次いで、それぞれのＤＡＣに送信され得る。各ＤＡＣはそれぞれ、Ｘ−Ｐｏｌ．およびＹ−Ｐｏｌ．についてのＩ−子ＭＺＭ、Ｑ−子ＭＺＭ、および親ＭＺＭのそれぞれのＤＣバイアス電圧を同時に更新する。原則として、この方法は、Ｘ−Ｐｏｌ．およびＹ−Ｐｏｌ．についての時間領域における３つの未知数を有する３つの線形連立偏微分方程式をそれぞれ解くことができ、これらに関して、Ｉ−子およびＱ−子ＭＺＭを最小限の伝送に、親−ＭＺＭバイアスを直交伝送にバイアスすることに対応する１つだけの安定解が存在し得る。
【００１７】
図１は、本明細書に記載の少なくとも１つの実施形態に従って配置された、例示的ＤＰ−ＱＰＳＫ光送信器１００のブロック図を示す。ＤＰ−ＱＰＳＫ光送信器１００は、ＩＱＭ変調器１０２と、マイクロプロセッサ制御下でＩＱＭ変調器１０２構成要素を差動的に駆動する関連したハードウェアとを含む。ＤＰ−ＱＰＳＫ光送信器１００の多くの態様が、Ｄ−ＱＰＳＫ変調フォーマットに関連して説明される。しかしながら、本明細書に説明される送信器および送信する方法が、ＢＰＳＫ、ｍ−ａｒｙ  ＱＡＭ、ｍ−ａｒｙ  ＰＳＫ、ＯＦＤＭ、およびこれらの変調形態の任意の２重偏波の変形など、多数の他のタイプの変調器フォーマットと共に使用され得ることは、当業者には理解されよう。加えて、ＤＰ−ＱＰＳＫ光学送信器１００のいくつかの態様は、ＭＺＭと関連して説明され、より具体的にはニオブ酸リチウム系ＭＺＭと関連して説明される。
【００１８】
ニオブ酸リチウム系ＭＺＭは、１００Ｇｂ／ｓ以上の非常に信頼性が高く再現性のある高データ・レート伝送を生成できるように多くのタイプの環境変動に対して安定していることなど、高データ・レート送信器のいくつかの適切な特徴を有する。特に、ニオブ酸リチウム系ＭＺＭは、大きな動作温度変動下でも非常に安定した動作が可能である。いくつかの実施形態では、本明細書に説明されるＤＰ−ＱＰＳＫニオブ酸リチウム光変調器は、マイクロプロセッサ制御下で自動的に行われ得る種々のロックイン技法を用いて安定化され得る。デジタル信号プロセッサ１０４、１０４’およびマイクロプロセッサ１０６、１０６’は、親および子ＭＺＭの種々の動作点を決定するために使用される。
【００１９】
ＤＰ−ＱＰＳＫ光送信器１００は、レーザ源から光ビームを受け取る光入力１１０を含む外部ＭＺＭ１０８を含む。多くの実施形態では、レーザ源は波長可変レーザ源である。外部ＭＺＭの第１のアーム１１２は、第１の親ＭＺＭ１１４を含む。第１の親ＭＺＭ１１４は、第１のアーム１１８内に光学的に結合された第１の子ＭＺＭ１１６を含む。第２の子ＭＺＭ１２０は、π／２光位相シフタ１２２に光学的に結合され、第２のアーム１２４内に光学的に結合される。第１の親ＭＺＭ１１４は、第１の偏波でＱＰＳＫ信号を変調し、その信号は以下では第１の偏波ＱＰＳＫ信号と呼ばれる。
【００２０】
外部ＭＺＭ１０８の第２のアーム１２６は、第１のアーム１３２内に光学的に結合された第１の子ＭＺＭ１３０を含む第２の親ＭＺＭ１２８を含む。第２の子ＭＺＭ１３４は、π／２光位相シフタ１３６に光学的に結合され、第２のアーム１３８内に光学的に結合される。光偏波回転子１４０も、外部ＭＺＭ１０８の第２のアーム１２６内に光学的に結合される。いくつかの実施形態では、光偏波回転子１４０は固定π／２偏波回転子である。他の実施形態では、光偏波回転子１４０は可変偏波回転子である。第２の親ＭＺＭ１２８は、第２の偏波でＱＰＳＫ信号を変調し、その信号は以下では第２の偏波ＱＰＳＫ信号と呼ばれる。外部ＭＺＭ１０８は、第１および第２の偏波ＱＰＳＫ信号を一緒に２重偏波ＱＰＳＫ信号に多重化する。
【００２１】
例示的実施形態では、第１および第２の親ＭＺＭ１１４、１２８ならびに第１および第２の子ＭＺＭ１１６、１２０、１３０および１３４の各々が、すべてニオブ酸リチウム系ＭＺＭである。この実施形態では、４つの別個の子マッハ・ツェンダ変調器１１６、１２０、１３０、および１３４が、２Ｖπのピーク間電圧振幅で電気ＮＲＺ信号によって駆動され、最小伝送点にバイアスされて、４つのＰＳＫ信号を生成し得る。他の実施形態では、これらの変調器のいくつかは、ＩＩＩ−ＶまたはＩＩ−Ｖ半導体ＭＺＭなど他のタイプのＭＺＭである。
【００２２】
第１の光検出器１４２は、第１の親ＭＺＭ１１４の出力に光学的に結合される。第１の光検出器１４２は、第１の親ＭＺＭ１１４によって生成される第１の偏波ＱＰＳＫ信号を検出する。第２の光検出器１４４は、第２の親ＭＺＭ１２８の出力に光学的に結合される。第２の光検出器１４４は、第２の親ＭＺＭ１２８によって生成される第２の偏波ＱＰＳＫ信号を検出する。第１および第２の光検出器１４２、１４４は、検出器が適切な光−電気変換帯域幅を有する限り、タップ・モニタ・フォトダイオードを含んでよく、かつ／または任意のタイプの光検出器であり得る。たとえば、第１および第２の光検出器１４２、１４４は、少なくとも１ＧＨｚの光−電気帯域幅、および少なくとも０．０５％の光−電気結合効率を有するＰＩＮ光検出器であり得る。いくつかの実施形態では、第３の光検出器１４６がＩＱＭ変調器１０２の出力に光学的に結合され得る。追加の第３の光検出器１４６は、２重偏波信号を生成するために使用される可変偏波回転子１４０をロックイン安定化するために使用されてよい。したがって、本明細書に説明されているある種の光送信器の１つの特徴は、光変調器に組み込まれ得る光検出器を使用するＡＣ項の直接／間接検出を含んでよい。
【００２３】
本開示の１態様は、ＩＱＭ変調器１０２の種々の動作点を安定化および追跡するために使用される種々のデジタル・プロセッサおよびデジタル・コントローラを一緒に実装する、ハードウェアおよびソフトウェアを含んでよい。種々のデジタル・プロセッサおよびコントローラは、純粋な積分コントローラ、または比例積分コントローラであり得る。これらのコントローラは、測定された処理変数と所望の設定点との間の差異として「誤差」値を算出するフィードバック・コントローラである。コントローラは、処理制御入力を調整することにより誤差を最小にしようと試みる。比例積分コントローラは、比例モード、積分モード、または比例積分モードで動作することが可能である。
【００２４】
ＩＱＭ光変調器１０２に実装されたバイアス制御回路は、各偏波について、デジタル信号プロセッサ１０４、１０４’およびマイクロプロセッサ１０６、１０６’を含む。この実施形態では、２つのマイクロプロセッサ１０６、１０６’が制御のために使用される。しかしながら、他の実施形態では、１つだけのマイクロプロセッサが使用され得る。ＡＤＣ１０５、１０５’はそれぞれ、第１および第２の光検出器１４２、１４４の出力に電気的に接続され、第１および第２の光検出器１４２、１４４からの出力信号を、デジタル信号プロセッサ１０４、１０４’により処理され得るデジタル信号に変換する。各デジタル信号プロセッサ１０４、１０４’は、ＡＤＣ１０５、１０５’の対応する１つと、マイクロプロセッサ１０６、１０６’の対応する１つとの間に結合される。各マイクロプロセッサ１０６、１０６’は、ＤＡＣ１４８、１４８’、１５０、１５０’、１５２、１５２’に電気的に接続された３つのデジタル出力を有する。
【００２５】
ＤＡＣ１４８、１４８’、１５０、１５０’、１５２、１５２’の出力は、それぞれの加算回路１５６、１５６’、１５８、１５８’、１６０、１６０’の入力に結合される。パイロット・トーン信号を生成するパイロット・トーン生成器１５４、１５４’の出力は、加算回路１５６、１５６’、１５８、１５８’、１６０、１６０’の他の入力に電気的に接続される。加算回路１５６、１５６’、１５８、１５８’、１６０、１６０’の出力は、差動増幅器１６２、１６２’、１６４、１６４’、１６６、１６６’の対応する入力に電気的に接続される。差動増幅器１６２、１６２’、１６４、１６４’、１６６、１６６’の各々は、図１に示されるように、それぞれの子または親ＭＺＭのバイアス入力に電気的に接続された出力および反転出力を含む。すなわち、各子および親ＭＺＭは、寿命末期駆動電圧要件を満たすために、出力電圧振幅を増加するように、それぞれの差動増幅器の出力および反転出力によってバイアスされる。
【００２６】
より一般的には、デジタル信号プロセッサ１０４、１０４’およびマイクロプロセッサ１０６、１０６’を含むバイアス制御回路は、第１および第２の光検出器１４２、１４４のそれぞれの出力に電気的に接続された第１および第２の入力を有する。第１および第２の出力は、第１の親ＭＺＭ１１４の第１および第２の子ＭＺＭ１１６、１２０のそれぞれのバイアス入力に電気的に結合される。第３の出力は、第１の親ＭＺＭ１１４の位相バイアス入力に電気的に結合される。第４および第５の出力は、第２の親ＭＺＭ１２８の第１および第２の子ＭＺＭ１３０、１３４のそれぞれのバイアス入力に電気的に結合される。第６の出力は、第２の親ＭＺＭ１２８の位相バイアス入力に電気的に結合される。外部ＭＺＭ１０８の出力に光学的に結合された第３の光検出器１４６を含む実施形態では、第３の光検出器１４６の出力がＡＤＣ１０７に電気的に接続され、ＡＤＣ１０７はバイアス制御回路１４９の入力に接続される。バイアス制御回路は、変調されたデータに応答して、第１、第２、および第３の光検出器１４２、１４４、および１４６により生成されたＡＣ電気信号をデジタル・データに変換する、ＡＤＣ１０５、１０５’、１０７を含んでよい。バイアス制御回路は、本明細書に記載の時間同期検出方法およびディザ・パターンによる干渉項を使用して誤差信号を算出する、デジタル・プロセッサ１０４、１０４’および／またはマイクロプロセッサ１０６、１０６’を含むことができる。マイクロプロセッサ１０６、１０６’または他のデジタル・プロセッサは、信号、たとえば誤差信号を取得して、光送信器を安定化させるために各子および親ＭＺＭのＤＣバイアス設定点を決定する。
【００２７】
ＤＰ−ＱＰＳＫ動作のために、第１および第２の親ＭＺＭ１１４、１２８は、第１の親ＭＺＭ１１４が第１の偏波ＱＰＳＫ信号を生成し、第２の親ＭＺＭ１２８が第２の偏波ＱＰＳＫ信号を生成するように、直交でバイアスされ、対応する子ＭＺＭ１１６および１２０、１３０および１３４により生成された信号の間でπ／２位相シフトを確立する。
【００２８】
また、バイアス制御信号は、第１、第２、および第３の光検出器１４２、１４４、および１４６により生成された信号に応答して、生成されたＤＰ−ＱＰＳＫ信号を安定化させる。様々なモードの動作において、バイアス制御回路は、第１および第２の親ＭＺＭ１１４、１２８を直交点に安定化させる、または第１、第２、および第３の光検出器１４２、１４４、および１４６により検出されるＤＣおよびＡＣ信号を最小にする最小伝送点に安定化させる、電気信号を生成する。
【００２９】
図１の送信器１００における光変調器構造は、２つの親ＭＺＭ１１４、１２８および４つの子ＭＺＭ１１６、１２０、１３０、１３４の種々の動作バイアス点に対して敏感なことがあり、これらの動作バイアス点は、温度などの環境変動に対して敏感なことがある。温度に対して安定した１００Ｇｂ／ｓ以上のデータ・レートで動作する信頼できる光送信器を構築するためには、通常、本明細書に説明されるようなマイクロプロセッサにより制御される自動変調器バイアス制御回路を必要とし得る。
【００３０】
図２は、本明細書に記載の少なくとも１つの実施形態に従って配置された、図１の２重偏波ＩＱＭ１０２に実装され得る例示的ディザ・パターンおよびそれらのサンプリング間隔を示す。ディザ・パターンは、ｘ偏波についての３つの第１のディザ・パターン（「ＸＩ  Ｄｉｔｈｅｒ」、「ＸＱ  Ｄｉｔｈｅｒ」、および「ＸＰ  Ｄｉｔｈｅｒ」とラベル付けされる）と、ｙ偏波についての３つの第２のディザ・パターン（「ＹＩ  Ｄｉｔｈｅｒ」、「ＹＱ  Ｄｉｔｈｅｒ」、および「ＹＰ  Ｄｉｔｈｅｒ」とラベル付けされる）とを含む。３つの第１のディザ・パターンは、第１の同相ディザ・パターン（「ＸＩ  Ｄｉｔｈｅｒ」とラベル付けされる）、第１の直交ディザ・パターン（「ＸＱ  Ｄｉｔｈｅｒ」とラベル付けされる）、および第１の親ディザ親（「ＸＰ  Ｄｉｔｈｅｒ」とラベル付けされる）を含む。３つの第２のディザ・パターンは、第２の同相ディザ・パターン（「ＹＩ  Ｄｉｔｈｅｒ」とラベル付けされる）、第２の直交ディザ・パターン（「ＹＱ  Ｄｉｔｈｅｒ」とラベル付けされる）、および第２の親ディザ親（「ＹＰ  Ｄｉｔｈｅｒ」とラベル付けされる）を含む。いくつかの実施形態では、第１の同相ディザ・パターンの第１の時間的半分および第２の時間的半分はそれぞれ、第２の同相ディザ・パターンの第２の時間的半分および第１の時間的半分と同一である。代わりにまたは加えて、第１の直交ディザ・パターンの第１の時間的半分および第２の時間的半分はそれぞれ、第２の直交ディザ・パターンの第２の時間的半分および第１の時間的半分と同一である。代わりにまたは加えて、第１の親ディザ・パターンの第１の時間的半分および第２の時間的半分はそれぞれ、第２の親ディザ・パターンの第２の時間的半分および第１の時間的半分と同一である。
【００３１】
ｘ偏波についての３つの第１のディザ・パターンは、周波数領域で互いに直交し得る。代わりにまたは加えて、ｙ偏波についての３つの第２のディザ・パターンは、周波数領域で互いに直交し得る。
【００３２】
図３は、本明細書に記載の少なくとも１つの実施形態に従って配置された、時間同期検出を用いて各誤差を計算するために使用される例示的方程式を示す。図３の方程式によれば、ＩＱＭは、たとえば、各偏波についての３つの誤差信号を同時に算出し、各偏波についての対応する同相子ＭＺＭ、直交位相子ＭＺＭ、および親ＭＺＭのそれぞれのＤＣバイアス設定点を計算することができる。
【００３３】
図４は、本明細書に記載の少なくとも１つの実施形態に従って配置された、干渉項を検出する例示的ハードウェアのブロック図を示す。図４のハードウェアは、図１のデジタル・プロセッサ１０４、１０４’を含む、またはそれらに対応することが可能である。例示的実施形態では、図４の「Ｘ−ＰＤ」は、図１のＡＤＣ１０５による出力として第１の光検出器１４２の出力のデジタル化表現を含み、図４の「Ｃ−ＰＤ」は、図１のＡＤＣ１０７による出力として第３の光検出器１４６の出力のデジタル化表現を含み、図４の「Ｙ−ＰＤ」は、図１のＡＤＣ１０５’による出力として第２の光検出器１４４の出力のデジタル化表現を含む。
【００３４】
図５は、本明細書に記載の少なくとも１つの実施形態に従って配置された、図１の２重偏波ＩＱＭ１０２で実装され得る、周波数領域で互いに直交する例示的ディザ・パターンの別のセットを示す。たとえば、第１のディザ・パターンＤｉｔｈｅｒ１は、図２の第１の同相ディザ・パターンの第１の時間的半分または第２の同相ディザ・パターンの第２の時間的半分において実装され得る。代わりにまたは加えて、第２のディザ・パターンＤｉｔｈｅｒ２は、図２の第１の直交ディザ・パターンの第１の時間的半分または第２の直交ディザ・パターンの第２の時間的半分において実装され得る。代わりにまたは加えて、第３のディザ・パターンＤｉｔｈｅｒ３は、図２の第１の親ディザ・パターンの第１の時間的半分または第２の親ディザ・パターンの第２の時間的半分において実装され得る。
【００３５】
図５の３つのディザ・パターンはそれぞれ、同相子ＭＺＭ、対応する直交位相子ＭＺＭ、および対応する親ＭＺＭに適用され得る。図５では、縦の破線は、等しいまたは実質的に等しい長さの時間間隔を示すために与えられている。たとえば、２つの隣接する縦の破線の間の時間の長さが、１つの時間間隔である。縦の棒状の線は、本明細書では「沈黙時間（ｑｕｉｅｔ  ｔｉｍｅ）」と呼ばれる。図５から分かるように、時間間隔ごとに、位相ポート（たとえば、同相子、直交位相子、親）のうちの１つだけがディザリングされる。図５の実施形態によれば、時間窓ごとに誤差信号が測定され、４つの時間間隔の後、対応するＤＡＣが「沈黙時間」中に測定誤差を補償するように更新されることが可能であり、その後、処理が繰り返される。図５から分かるように、パターンは、同相ポート、直交位相ポート、および親位相ポートの間で交替して生じる。本発明は、その趣旨および本質的特徴から逸脱することなく、他の特定の形態で実施され得る。上記の実施形態は、あらゆる点で単に例示であって限定ではないと見なされるべきである。したがって、本発明の範囲は、上述の説明ではなく添付の特許請求の範囲によって示される。特許請求の範囲と均等の意味および範囲内となるすべての変更は、それらの範囲内に包含されるべきである。
【図１】
0006568230.tif 000002
【図２】
0006568230.tif 000003
【図３】
0006568230.tif 000004
【図４】
0006568230.tif 000005
【図５】
0006568230.tif 000006