(57)【要約】  不純物拡散領域であるウェル領域３、ソース領域４およびコンタクト領域５が形成されたエピタキシャル層２上に厚さ０．５μｍ以上の絶縁膜６を形成し、絶縁膜６に平面視で２ｍｍ×２ｍｍ以上の寸法の開口を形成して、不純物拡散領域の少なくとも一部を絶縁膜６から露出させる。絶縁膜６に開口を形成する工程は、フォトレジスト１０２をマスクとして用いるドライエッチングにより、絶縁膜６の半分以下の厚さが残るように絶縁膜６を除去する工程と、上と同じフォトレジスト１０２をマスクとして用いるウェットエッチングにより、エピタキシャル層２の上面に達するまで絶縁膜６を除去する工程と、に分けて行われる。
2016151829.tif 000002
【特許請求の範囲】
【請求項１】
半導体層に不純物拡散領域を形成する工程と、
前記半導体層上に厚さ０．５μｍ以上の絶縁膜を形成する工程と、
前記絶縁膜上にエッチングマスクを形成する工程と、
前記エッチングマスクをマスクとして用いたエッチングにより、前記絶縁膜に半導体層の上面に達する平面視で２ｍｍ×２ｍｍ以上の寸法の開口を形成して、前記不純物拡散領域の少なくとも一部を前記絶縁膜から露出させる工程と、を備え、
前記開口を形成する工程は、
前記エッチングマスクをマスクとして用いるドライエッチングにより、前記絶縁膜の半分以下の厚さが残るように前記絶縁膜を除去する工程と、
前記エッチングマスクをマスクとして用いるウェットエッチングにより、前記半導体層の上面に達するまで前記絶縁膜を除去する工程と、を含む
ことを特徴とする半導体装置の製造方法。
【請求項２】
前記絶縁膜は、第１絶縁膜と、前記第１絶縁膜上に形成され前記第１絶縁膜よりも厚い第２絶縁膜とを含んでおり、
前記開口を形成する工程は、前記ドライエッチングを行う工程で前記第２絶縁膜を除去し、前記ウェットエッチングを行う工程で前記第１絶縁膜を除去することによって行われる
請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第２絶縁膜は、前記第１絶縁膜よりも前記ドライエッチングでの前記エッチングマスクに対する選択比が大きく、
前記第１絶縁膜は、前記第２絶縁膜よりも前記ウェットエッチングでのエッチング速度が小さい
請求項２に記載の半導体装置の製造方法。
【請求項４】
前記開口を形成する工程で前記絶縁膜から露出される前記不純物拡散領域は、トランジスタのチャネル領域を含む
請求項１に記載の半導体装置の製造方法。
【請求項５】
前記半導体層は、シリコンよりも格子定数の小さい材料で形成されている
請求項１に記載の半導体装置の製造方法。
【請求項６】
前記半導体層の材料は、炭化珪素または窒化ガリウムである
請求項５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、半導体基板上に絶縁膜のパターンを形成する技術に関するものである。
【背景技術】
【０００２】
インバータなどの電力用半導体装置（パワー半導体装置）に用いられる素子としては、例えば、ＳＢＤ（Schottky Barrier Diode）、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などがある。また近年では、シリコン（Ｓｉ）を半導体材料として用いたパワー半導体装置は、シリコンの理論的物性限界に近づきつつある。そのためシリコンの理論的物性限界を超える半導体材料として、炭化珪素（ＳｉＣ）や窒化ガリウム（ＧａＮ）等の化合物半導体材料が注目されており、それを材料として用いたパワー半導体装置の開発が進められている。【０００３】
化合物半導体の中には格子定数がＳｉの格子定数（５．４３Å）に比べて小さいものがある（１Å＝０．１ｎｍ ）。例えば、ＧａＮ（ａ＝３．１８９Å、ｃ＝５．１８５Å）、３Ｃ−ＳｉＣ（４．３６Å）、４Ｈ−ＳｉＣ（ａ＝３．０７Å、ｃ＝１０．０５Å）、６Ｈ−ＳｉＣ（ａ＝３．０８Å、ｃ＝１５．１Å）などである。格子定数の小さい半導体基板では、ドープしたイオンの拡散係数が小さく、また、ドープしたイオンを活性化させる熱処理（活性化アニール）を１５００℃以上の高温で行う必要がある。そのため、半導体基板上に絶縁膜（特にＳｉ系の絶縁膜）のパターンを形成する前に、活性化アニールを実施することが必要となっている。よって、絶縁膜のパターン形成は、先に形成した不純物拡散領域への影響が小さいことが望ましい。【０００４】
例えば下記の特許文献１には、ＳｉＣ基板上に形成した厚さ１００ｎｍ〜６００ｎｍ程度のフィールド絶縁膜のパターニングにおいて、最初にドライエッチングを行い、フィールド絶縁膜を数１０ｎｍ残したところで、ウェットエッチングに切り換えることが開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−０９３７４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
Ｓｉ系絶縁膜のパターニング方法としては、エッチングマスクを用いたドライエッチングまたはウェットエッチングが一般的である。ドライエッチングによる絶縁膜のパターニングでは、場所ごとにエッチング量（削れ量）がばらつきやすい。それにより半導体基板の表面の削れ量にばらつきが生じると、先に形成した不純物拡散領域の不純物濃度プロファイルにもばらつきを生じさせ、電流経路や電圧保持領域などの電気特性が場所ごとに変化して、半導体装置の信頼性が低下する。この問題は、パワー半導体装置のような大面積を有する半導体装置、特に、半導体基板の表層部にチャネルが形成されるＭＯＳ構造を有する素子で顕著になる。【０００７】
一方、ウェットエッチングによる絶縁膜のパターニングは等方性が強いため、パターニングの際に絶縁膜の側面が横方向に大きく後退し、微細なパターンの形成が困難である。また、後退量を考慮してパターン設計すると、チップサイズが大きくなる。この問題は、パワー半導体装置のような厚い絶縁膜を有する半導体装置で顕著になる。【０００８】
本発明は以上のような課題を解決するためになされたものであり、半導体基板への影響が小さく、且つ、微細な絶縁膜パターンを形成可能な半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る半導体装置の製造方法は、半導体層に不純物拡散領域を形成する工程と、前記半導体層上に厚さ０．５μｍ以上の絶縁膜を形成する工程と、前記絶縁膜上にエッチングマスクを形成する工程と、前記エッチングマスクをマスクとして用いたエッチングにより、前記絶縁膜に半導体層の上面に達する平面視で２ｍｍ×２ｍｍの寸法以上の寸法の開口を形成して、前記不純物拡散領域の少なくとも一部を前記絶縁膜から露出させる工程と、を備え、前記開口を形成する工程は、前記エッチングマスクをマスクとして用いるドライエッチングにより、前記絶縁膜の半分以下の厚さが残るように前記絶縁膜を除去する工程と、前記エッチングマスクをマスクとして用いるウェットエッチングにより、前記半導体層の上面に達するまで前記絶縁膜を除去する工程と、を含むものである。
【発明の効果】
【００１０】
本発明によれば、厚さ０．５μｍ以上の絶縁膜に２ｍｍ×２ｍｍの寸法以上の寸法の開口を形成する工程が、寸法の制御性が高いドライエッチングで絶縁膜の半分以下の厚さが残るように絶縁膜を除去し、その後、半導体基板表面を削らないウェットエッチングで残りの絶縁膜を除去することによって行われる。それにより、開口の寸法精度を高く維持しつつ、開口の下の不純物拡散領域の表面の削れ量にばらつきが生じることが防止される。高い寸法精度が得られることにより、微細な絶縁膜パターンを形成できるため、半導体装置の小型化に寄与できる。また、不純物拡散領域の表面の削れ量が均一となることで、その不純物濃度プロファイルのばらつきが抑えられ、半導体装置の信頼性が向上する。【００１１】
この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
【図面の簡単な説明】
【００１２】
【図１】実施の形態１に係る半導体装置の製造方法を示す工程図である。
【図２】実施の形態１に係る半導体装置の製造方法を示す工程図である。
【図３】実施の形態１に係る半導体装置の製造方法を示す工程図である。
【図４】実施の形態１に係る半導体装置の製造方法を示す工程図である。
【図５】実施の形態１に係る半導体装置の製造方法を示す工程図である。
【図６】実施の形態１に係る半導体装置の製造方法を示す工程図である。
【図７】実施の形態１に係る半導体装置の製造方法を示す工程図である。
【図８】実施の形態１に係る半導体装置の製造方法を示す工程図である。
【図９】実施の形態１に係る半導体装置の製造方法を示す工程図である。
【図１０】実施の形態１に係る半導体装置の製造方法を示す工程図である。
【図１１】実施の形態１に係る半導体装置の製造方法を示す工程図である。
【図１２】実施の形態２に係る半導体装置の製造方法を示す工程図である。
【図１３】実施の形態２に係る半導体装置の製造方法を示す工程図である。
【図１４】実施の形態２に係る半導体装置の製造方法を示す工程図である。
【図１５】実施の形態２に係る半導体装置の製造方法を示す工程図である。
【図１６】実施の形態２に係る半導体装置の製造方法を示す工程図である。
【図１７】実施の形態２に係る半導体装置の製造方法を示す工程図である。
【図１８】実施の形態２に係る半導体装置の製造方法を示す工程図である。
【図１９】実施の形態２に係る半導体装置の製造方法を示す工程図である。
【図２０】実施の形態２に係る半導体装置の製造方法を示す工程図である。
【図２１】実施の形態２に係る半導体装置の製造方法を示す工程図である。
【図２２】実施の形態２に係る半導体装置の製造方法を示す工程図である。
【発明を実施するための形態】
【００１３】
＜実施の形態１＞
実施の形態１に係る半導体装置の製造方法を説明する。図１〜図１１はその製造方法を示す工程図であり、各工程での半導体装置の断面を示している。本実施の形態では、パワー半導体装置としてｎチャネル型のＭＯＳＦＥＴを例示する。
【００１４】
まず、低抵抗の炭化珪素から成るｎ型の半導体基板１を用意する（図１）。そして、半導体基板１上に、ｎ型の炭化珪素のエピタキシャル層２（半導体層）を成長させる（図２）。
【００１５】
次に、フォトリソグラフィ技術を用いて、ＭＯＳＦＥＴのウェル領域の形成領域上が開口されたフォトレジスト１０１（注入マスク）を、エピタキシャル層２上に形成する（図３）。そして、フォトレジスト１０１をマスクとして用いる選択的なイオン注入によって、エピタキシャル層２にｐ型の不純物を注入する。それにより、エピタキシャル層２の表層部にｐ型の不純物拡散領域であるウェル領域３が形成される（図４）。
【００１６】
さらに、同様の技術を用いた選択的なイオン注入によって、ｎ型の不純物拡散領域であるソース領域４と、ｐ型の不純物拡散領域であるコンタクト領域５とを、ウェル領域３内の上層部に形成する（図５）。なお、ウェル領域３の表層部におけるソース領域４の外側の部分は、ＭＯＳＦＥＴのチャネル領域となる。
【００１７】
その後、ウェル領域３、ソース領域４およびコンタクト領域５に注入した不純物を活性化させる活性化アニールを１５００℃以上の温度で行う。
【００１８】
活性化アニールの後、エピタキシャル層２の表面に、シリコン酸化膜から成る絶縁膜６を０．５μｍ以上の厚さで堆積する（図６）。ここでは、絶縁膜６の厚さを１２００ｎｍ程度にした。
【００１９】
続いて、フォトリソグラフィ技術を用いて、ＭＯＳＦＥＴの形成領域上が開口されたフォトレジスト１０２（エッチングマスク）を、絶縁膜６上に形成する（図７）。フォトレジスト１０２の開口の寸法は、平面視で２ｍｍ□以上（２ｍｍ×２ｍｍの寸法以上）であるとする。そして、フォトレジスト１０２をマスクとして用いて絶縁膜６をエッチングすることにより、絶縁膜６にエピタキシャル層２の上面まで達する開口を形成する。この絶縁膜６のエッチング工程は、ドライエッチングとウェットエッチングとを組み合わせて、以下のように行われる。
【００２０】
まず、フォトレジスト１０２をマスクとして用いるドライエッチングにより、絶縁膜６の半分以下の厚さが残るように絶縁膜６を除去する（図８）。ここでは、平行平板方式のドライエッチング装置を用いて、絶縁膜６を８５０ｎｍ／ｍｉｎのエッチングレートで１分間エッチングした。それにより、絶縁膜６に形成される開口の底に約３００ｎｍの厚さの絶縁膜６を残存させた。
【００２１】
次に、ドライエッチングのときと同じフォトレジスト１０２をマスクとして用いるウェットエッチングにより、開口の底に残る絶縁膜６を除去して、開口をエピタキシャル層２の表面に到達させる（図９）。ここでは、バッファードフッ酸（ＢＨＦ）（ＮＨ４Ｆ：ＨＦ＝１０：１）を用いたウェットエッチングを６分間行った。ウェットエッチングは等方性が強く、絶縁膜６の側面もエッチングされるため、図９のように、絶縁膜６の側面は傾斜状になる。よって、絶縁膜６に形成される開口は上部が広がった形状となる。
【００２２】
絶縁膜６に形成される開口がエピタキシャル層２の表面に達すると、エピタキシャル層２の表層部に形成された不純物拡散領域であるウェル領域３、ソース領域４およびコンタクト領域５が、絶縁膜６から露出される。露出したウェル領域３には、ＭＯＳＦＥＴのチャネル領域が含まれている。
【００２３】
フォトレジスト１０２をＯ２プラズマアッシングにて除去した後、エピタキシャル層２上に、シリコン酸化膜のゲート絶縁膜７、ポリシリコンのゲート電極８を形成する。さらに、それらを覆うように層間絶縁膜９を形成する（図１０）。層間絶縁膜９には、ソース領域４およびコンタクト領域５に到達するコンタクトホールを設ける。
【００２４】
最後に、層間絶縁膜９の上にアルミニウムのソース電極１０を形成し、さらに、半導体基板１の裏面にアルミニウムのドレイン電極１１を形成することで、ＭＯＳＦＥＴが完成する（図１１）。
【００２５】
以上のように、本実施の形態によれば、厚い（０．５μｍ以上）の絶縁膜６に大口径（２ｍｍ×２ｍｍの寸法以上）の開口を形成する工程が、寸法の制御性が高いドライエッチングで絶縁膜６の半分以下の厚さが残るように絶縁膜６を除去し、その後、半導体基板表面を削らないウェットエッチングで残りの絶縁膜６を除去することによって行われる。それにより、開口の寸法精度を高く維持しつつ、開口の下の不純物拡散領域の表面の削れ量にばらつきが生じることが防止される。高い寸法精度が得られることにより、絶縁膜６を用いた微細なパターンを形成できるため、半導体装置の小型化に寄与できる。また、不純物拡散領域（ウェル領域３、ソース領域４およびコンタクト領域５）の表面の削れ量が均一となることで、その不純物濃度プロファイルのばらつきが抑えられ、半導体装置の信頼性が向上する。また、ウェットエッチングによって絶縁膜６の側面が傾斜状になることで、アルミニウムのソース電極１０による絶縁膜６のカバレージ性が改善されるという利点も得られた。
【００２６】
＜実施の形態２＞
実施の形態２に係る半導体装置の製造方法を説明する。図１２〜図２２はその製造方法を示す工程図であり、各工程での半導体装置の断面を示している。本実施の形態では、パワー半導体装置としてｐｎ接合ダイオードを例示する。
【００２７】
まず、低抵抗の炭化珪素から成るｎ型の半導体基板１を用意する（図１２）。そして、半導体基板１上に、ｎ型の炭化珪素のエピタキシャル層２を成長させる（図１３）。
【００２８】
次に、フォトリソグラフィ技術を用いて、ダイオードのアノード領域の形成領域上が開口されたフォトレジスト１０３（注入マスク）を、エピタキシャル層２上に形成する（図１４）。そして、フォトレジスト１０３をマスクとして用いる選択的なイオン注入によって、エピタキシャル層２にｐ型の不純物を注入する。それにより、エピタキシャル層２の表層部にｐ型の不純物拡散領域であるアノード領域１２が形成される（図１５）。
【００２９】
その後、フォトレジスト１０３を除去してから、アノード領域１２に注入した不純物を活性化させる活性化アニールを１５００℃以上の温度で行う（図１６）。
【００３０】
活性化アニールの後、エピタキシャル層２の表面に０．５μｍ以上の厚さの絶縁膜６を形成するが、本実施の形態では、絶縁膜６を第１絶縁膜６１とその上の第２絶縁膜６２との積層構造とする。第２絶縁膜６２の厚さは、第１絶縁膜６１よりも厚くする（つまり、絶縁膜６の厚さの半分以上を第２絶縁膜６２が占めるようにする）。また、第２絶縁膜６２としては、第１絶縁膜６１よりも、後述のドライエッチングでのフォトレジスト１０４に対する選択比が大きいものを用いることが好ましい。また、第１絶縁膜６１としては、第２絶縁膜６２よりも、後述のウェットエッチングでのエッチング速度が小さいものを用いることが好ましい。ここでは、エピタキシャル層２の上に厚さ３００ｎｍのシリコン酸化膜から成る第１絶縁膜６１を堆積し（図１７）、その上に厚さ１２００ｎｍのシリコン窒化膜から成る第２絶縁膜６２を堆積することによって、絶縁膜６を形成した（図１８）。
【００３１】
続いて、フォトリソグラフィ技術を用いて、ダイオードの形成領域上が開口されたフォトレジスト１０４（エッチングマスク）を、絶縁膜６上に形成する（図１９）。フォトレジスト１０４の開口の寸法は、平面視で２ｍｍ□以上（２ｍｍ×２ｍｍの寸法以上）であるとする。そして、フォトレジスト１０４をマスクとして用いて絶縁膜６をエッチングすることにより、絶縁膜６にエピタキシャル層２の上面に達する開口を形成する。この絶縁膜６のエッチング工程は、ドライエッチングとウェットエッチングとを組み合わせて、以下のように行われる。
【００３２】
まず、フォトレジスト１０４をマスクとして用いるドライエッチングにより、第２絶縁膜６２を除去する（図２０）。開口の底には絶縁膜６の半分以下の厚さ（３００ｎｍ）の第１絶縁膜６１が残る。ここでは、平行平板方式のドライエッチング装置を用いて、絶縁膜６を４００ｎｍ／ｍｉｎのエッチングレートで３分間エッチングした。第２絶縁膜６２は第１絶縁膜６１よりも、ドライエッチングでのフォトレジスト１０４に対する選択比が大きいので、この工程でオーバーエッチを行っても第１絶縁膜６１の上面は殆ど除去されない。そのため、ドライエッチングによる絶縁膜６の削れ量のばらつきが抑制される。
【００３３】
次に、第２絶縁膜６２のドライエッチングのときと同じフォトレジスト１０４をマスクとして用いるウェットエッチングにより、開口の底に残る第１絶縁膜６１を除去して、開口をエピタキシャル層２の表面に到達させる（図２１）。ここでは、バッファードフッ酸（ＢＨＦ）（ＮＨ４Ｆ：ＨＦ＝１０：１）を用いたウェットエッチングを６分間行った。ウェットエッチングは等方性が強く、絶縁膜６（第１絶縁膜６１および第２絶縁膜６２）の側面もエッチングされるため、図９のように、絶縁膜６の側面は傾斜状になる。よって、絶縁膜６に形成される開口は上部が広がった形状となる。ただし、第１絶縁膜６１は、第２絶縁膜６２よりも、ウェットエッチングでのエッチング速度が小さいので、第２絶縁膜６２の側面の後退量は比較的少ない。そのため、絶縁膜６の開口の底部の寸法精度を高く維持できる。
【００３４】
絶縁膜６に形成される開口がエピタキシャル層２の表面に達すると、エピタキシャル層２の表層部に形成された不純物拡散領域であるアノード領域１２が、絶縁膜６から露出される。その後、フォトレジスト１０４をＯ２プラズマアッシングにて除去して、エピタキシャル層２上にアルミニウムのアノード電極（不図示）を形成し、さらに、半導体基板１の裏面にアルミニウムのカソード電極（不図示）を形成することで、ダイオードが完成する。
【００３５】
本実施の形態によれば、厚い（０．５μｍ以上）の絶縁膜６に大口径（２ｍｍ×２ｍｍの寸法以上）の開口を形成する工程が、寸法の制御性が高いドライエッチングで絶縁膜６の半分以下の厚さの第１絶縁膜６１が残るように第２絶縁膜６２を除去し、その後、半導体基板表面を削らないウェットエッチングで残りの第２絶縁膜６２を除去することによって行われる。それにより、開口の寸法精度を高く維持しつつ、開口の下の不純物拡散領域の表面の削れ量にばらつきが生じることが防止される。高い寸法精度が得られることにより、絶縁膜６を用いた微細なパターンを形成できるため、半導体装置の小型化に寄与できる。また、不純物拡散領域（アノード領域１２）の表面の削れ量が均一となることで、その不純物濃度プロファイルのばらつきが抑えられ、半導体装置の信頼性が向上する。また、ウェットエッチングによって絶縁膜６の側面が傾斜状になることで、アルミニウムのアノード電極による絶縁膜６のカバレージ性が改善されるという利点も得られた。
【００３６】
本明細書では、半導体装置の例として、実施の形態１ではＭＯＳＦＥＴ、実施の形態２ではｐｎ接合ダイオードを示したが、本発明は、表層部に不純物拡散領域が形成された半導体基板の上に絶縁膜パターンを形成する工程を備える半導体装置の製造方法に広く適応可能である。また、上の説明では半導体基板の材料をＳｉＣとしたが、例えばＧａＮなど、Ｓｉよりも格子定数の小さい材料を用いた場合に適用すれば同様の効果が得られる。
【００３７】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【００３８】
この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
【符号の説明】
【００３９】
１  半導体基板、２  エピタキシャル層、３  ウェル領域、４  ソース領域、５  コンタクト領域、６  絶縁膜、６１  第１絶縁膜、６２  第２絶縁膜、７  ゲート絶縁膜、８  ゲート電極、９  層間絶縁膜、１０  ソース電極、１１  ドレイン電極、１２  アノード領域、１０１〜１０４  フォトレジスト。
【図１】
2016151829.tif 000003
【図２】
2016151829.tif 000004
【図３】
2016151829.tif 000005
【図４】
2016151829.tif 000006
【図５】
2016151829.tif 000007
【図６】
2016151829.tif 000008
【図７】
2016151829.tif 000009
【図８】
2016151829.tif 000010
【図９】
2016151829.tif 000011
【図１０】
2016151829.tif 000012
【図１１】
2016151829.tif 000013
【図１２】
2016151829.tif 000014
【図１３】
2016151829.tif 000015
【図１４】
2016151829.tif 000016
【図１５】
2016151829.tif 000017
【図１６】
2016151829.tif 000018
【図１７】
2016151829.tif 000019
【図１８】
2016151829.tif 000020
【図１９】
2016151829.tif 000021
【図２０】
2016151829.tif 000022
【図２１】
2016151829.tif 000023
【図２２】
2016151829.tif 000024
【国際調査報告】
2016151829.tif 000025
2016151829.tif 000026
2016151829.tif 000027
2016151829.tif 000028