(57)【要約】  光電変換部を含む画素セルの一部の回路要素である光電変換回路を二次元のマトリクス状に複数形成した第１の半導体基板と、光電変換回路のそれぞれに対応し、光電変換部が出力した電気信号を保持するメモリ部を含む画素セルの他の一部の回路要素であるメモリ回路を二次元のマトリクス状に複数形成した第２の半導体基板と、光電変換回路の信号線とメモリ回路の信号線とを電気的に接続する接続電極とを備え、それぞれの画素セルは、同一の波長帯域の光線に対応した画素セルを１つの面に配置したと考えた場合に隣接する画素セルが含まれないように組み合わされた複数の画素群に分けられ、同一の画素群に含まれるそれぞれの画素セルの光電変換回路同士およびメモリ回路同士で同じ接続電極を共有し、異なる画素群に含まれるそれぞれの画素セルの光電変換回路の信号線とメモリ回路の信号線とは異なる接続電極で接続される。
2016067386.tif 000002
【特許請求の範囲】
【請求項１】
入射された光線を電気信号に変換して出力する光電変換部を具備した画素セルを二次元のマトリクス状に複数配置した画素部を複数の半導体基板に分けて形成し、前記複数の半導体基板を積層した構造の固体撮像装置であって、
前記光電変換部を含む前記画素セルの一部の回路要素である光電変換回路を二次元のマトリクス状に複数形成した第１の半導体基板と、
前記光電変換回路のそれぞれに対応し、前記光電変換部が出力した前記電気信号を保持し、前記電気信号に応じた画素信号を出力するメモリ部を含む前記画素セルの他の一部の回路要素であるメモリ回路を二次元のマトリクス状に複数形成した第２の半導体基板と、
前記第１の半導体基板と前記第２の半導体基板との間に形成され、前記光電変換回路の信号線と、前記メモリ回路の信号線とを電気的に接続する接続電極と、
を備え、
前記画素部に配置されたそれぞれの前記画素セルは、
同一の波長帯域の前記光線に対応した前記画素セルを１つの面に配置したと考えた場合に、同一の波長帯域に対応した隣接する前記画素セルが含まれないように組み合わされた複数の画素群に分けられ、
同一の前記画素群に含まれるそれぞれの前記画素セルの前記光電変換回路同士および前記メモリ回路同士で同じ前記接続電極を共有し、
異なる前記画素群に含まれるそれぞれの前記画素セルの前記光電変換回路の信号線と前記メモリ回路の信号線とは、異なる前記接続電極で接続される
固体撮像装置。
【請求項２】
前記画素部は、
少なくとも３種類の波長帯域に分光された光線のそれぞれの波長帯域に対応する前記画素セルが複数配置されており、
前記画素群のそれぞれは、
複数の前記画素セルの内、少なくとも２種類の波長帯域に対応する前記画素セルが組となった画素組が複数組み合わされて構成され、
同一の前記画素群として組み合わされた異なる前記画素組に含まれる同一の波長帯域に対応する前記画素セルは、同一の波長帯域に対応した前記画素セルを１つの面に配置したと考えた場合に、隣接する位置に配置されていない
請求項１に記載の固体撮像装置。
【請求項３】
前記画素部は、
赤色の波長帯域に対応する前記画素セルと、緑色の波長帯域に対応する前記画素セルと、青色の波長帯域に対応する前記画素セルとがベイヤ配列に配置されており、
前記画素群のそれぞれは、
赤色の波長帯域に対応する画素セル、緑色の波長帯域に対応する画素セル、および青色の波長帯域に対応する画素セルの内、少なくとも２種類の前記画素セルが組となった画素組が複数組み合わされて構成され、
同一の前記画素群として組み合わされた異なる前記画素組に含まれる同一の波長帯域に対応する前記画素セルは、同一の波長帯域に対応した前記画素セルを１つの面に配置したと考えた場合に、隣接する位置に配置されていない
請求項１に記載の固体撮像装置。
【請求項４】
前記画素部は、
可視光全体の波長帯域に対応する前記画素セルが複数配置されており、
前記画素群のそれぞれは、
複数の前記画素セルの内、隣接する位置に配置されていない前記画素セルが複数組み合わされて構成される
請求項１に記載の固体撮像装置。
【請求項５】
前記画素群は、
前記画素部内の前記画素組の配置において市松状に配置された複数の前記画素組が組み合わされて構成される
請求項２に記載の固体撮像装置。
【請求項６】
前記画素群は、
前記画素部内の前記画素組の配置において前記画素組に含まれる前記画素セルが並んだ方向に１つ飛ばしの位置に配置された複数の前記画素組が組み合わされて構成される
請求項２に記載の固体撮像装置。
【請求項７】
前記画素群は、
前記画素部内の前記画素組の配置において市松状に配置された複数の前記画素組が組み合わされて構成される
請求項３に記載の固体撮像装置。
【請求項８】
前記画素群は、
前記画素部内の前記画素組の配置において前記画素組に含まれる前記画素セルが並んだ方向に１つ飛ばしの位置に配置された複数の前記画素組が組み合わされて構成される
請求項３に記載の固体撮像装置。
【請求項９】
前記画素群は、
前記画素部内の前記画素セルの配置において市松状に配置された複数の前記画素セルが組み合わされて構成される
請求項４に記載の固体撮像装置。
【請求項１０】
前記画素群は、
前記画素部内の前記画素セルの配置において所定の方向に１つ飛ばしの位置に配置された複数の前記画素セルが組み合わされて構成される
請求項４に記載の固体撮像装置。
【請求項１１】
前記固体撮像装置は、
いずれかの前記画素群における前記接続電極の接続不良が発生した場合、この前記画素群に含まれるそれぞれの前記画素セルが出力する前記画素信号を、接続不良が発生した前記接続電極と異なる前記接続電極で接続された他の前記画素群に含まれ、同一の波長帯域に対応した前記画素セルを１つの面に配置したと考えた場合に隣接する位置に配置された同一の波長帯域に対応した前記画素セルが出力した前記画素信号で補間する
請求項１から請求項１０のいずれか１の項に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関する。
【背景技術】
【０００２】
近年、ビデオカメラや電子スチルカメラなどの撮像装置が広く一般に普及している。これらの撮像装置（以下、「カメラ」という）には、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ：電荷結合素子）型の固体撮像装置や、増幅型の固体撮像装置が使用されている。増幅型の固体撮像装置は、光が入射する画素内に設けられたフォトダイオードなどの光電変換部が生成、蓄積した電気信号を、画素内に設けられた増幅部に導き、増幅部が増幅した信号を画素から出力する。増幅型の固体撮像装置では、このような画素が二次元のマトリクス状に複数配置されて、画素アレイ部が形成されている。増幅型の固体撮像装置には、例えば、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：相補型金属酸化膜半導体）トランジスタを用いたＣＭＯＳ型固体撮像装置などがある。【０００３】
従来のＣＭＯＳ型固体撮像装置は、二次元のマトリクス状に配列された各画素内の光電変換部が生成、蓄積した電気信号を、同一の基板上に設けられた回路部によって行毎に順次読み出す方式を採用している。一般的なモノリシック構造（単一の半導体基板で製造された構造）を有したＣＭＯＳ型固体撮像装置では、光が入射する面から見たとき、入射した光を電気信号に変換する複数の画素が形成された画素アレイ部の周囲には、周辺回路が配置されている。この周辺回路は、垂直走査回路、水平走査回路、列処理回路、出力回路などのロジック回路である。そして、画素アレイ部とこれらの周辺回路との間には、電気信号を伝達するための配線が、列毎または行毎に設けられている。【０００４】
ところで、近年のＣＭＯＳ型固体撮像装置には、データレートの向上、面内の撮像性能の同一性の向上、高機能化などの要求がされている。しかしながら、従来のモノリシック構造を有したＣＭＯＳ型固体撮像装置では、平面方向の電気伝導における速度制限や密度制限などによって、性能を向上させることが難しい。また、近年のＣＭＯＳ型固体撮像装置には、サイズの小型化も要求されているが、周辺回路を画素アレイ部の周辺に配置するため、基板平面の面積を小さくすることが難しい。【０００５】
そこで、複数の画素が配置された画素アレイが形成された半導体基板と、信号処理などを行う周辺のロジック回路やメモリ回路が形成された半導体基板とを積層し、それぞれの半導体基板を電気的に接続して１つの半導体デバイスとして構成したＣＭＯＳ型固体撮像装置が提案されている。このように複数の半導体基板を積層することによって、ＣＭＯＳ型固体撮像装置における性能や機能の向上と小型化とを実現している。【０００６】
複数の半導体基板を積層した構成のＣＭＯＳ型固体撮像装置では、画素アレイ内に配置されたそれぞれの画素が、対応する接続電極部を介して対応する回路に接続されている。つまり、複数の半導体基板を積層した構成のＣＭＯＳ型固体撮像装置では、複数の画素のそれぞれに対して１つの接続電極部が設けられている。このような構成のＣＭＯＳ型固体撮像装置では、それぞれの半導体基板を電気的に接続する接続電極部が確実に接続されている必要がある。仮に、いずれかの接続電極部に接続不良があると、それぞれの半導体基板の間の信号の接続が途切れ、電気信号のやり取りを正常に行うことができなくなってしまう。そして、ＣＭＯＳ型固体撮像装置では、いずれかの接続電極部に接続不良が発生すると、接続不良が発生した位置の画素に欠けが発生しているのと同様の状態になってしまう。【０００７】
通常、固体撮像装置において画素の欠けを全くなくすことは困難である。このため、カメラにおいては、固体撮像装置において画素が欠けている場合、この位置の画素を欠陥画素として扱い、その後に実行する欠陥画素補正の画像処理において、欠陥画素の周辺に位置する画素が出力した信号を用いて、欠陥画素の信号を生成する（補間する）処理を行う。この欠陥画素補正の処理を行うことによって、カメラにおいては、固体撮像装置における欠陥画素を、ある程度許容している。【０００８】
一方、接続電極部の接続不良によって欠陥画素が発生してしまう確率を低減する技術も開示されている。例えば、特許文献１には、複数の画素が配置された第１基板と、画素の信号を読み出す読み出し部を有する第２基板とを積層した構成のＣＭＯＳ型固体撮像装置における電極パッドの配置に関する技術が開示されている。特許文献１では、複数の画素を、単位画素セルまたは複数画素をまとめたセル毎に複数の領域に区分し、その区分された区分領域のそれぞれに含まれる画素に共通する接続パッドを複数割り当てている。この構成によって特許文献１に開示されたＣＭＯＳ型固体撮像装置では、仮に、同一の区分領域内のいずれかの接続パッドが接続されなかった場合でも、同一の区分領域内の他の接続パッドによって、第１基板と第２基板との電気的な接続を確保する。つまり、特許文献１に開示されたＣＭＯＳ型固体撮像装置では、画素の信号を読み出す経路を複数備えることによって、電極パッドの接続不良による欠陥画素の発生を回避している。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】日本国特開２０１２−２４４３３１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、特許文献１に開示された構成のＣＭＯＳ型固体撮像装置であっても、同一の区分領域内の全ての接続パッドが接続されなかった場合（全ての接続パッドが接続不良であった場合）には、この区分領域に含まれる全ての画素の信号を第２基板に出力することができず、欠陥画素となってしまう。そして、特許文献１に開示された構成では、同一の区分領域内の全ての画素が欠陥画素となってしまうと、その後の欠陥画素補正の処理においても、欠陥画素の信号を補間することができない。【００１１】
欠陥画素補正においては、固体撮像装置に配置された同一の波長帯域（色）に対応した画素を１つの面に配置したと考えた場合、隣接する画素、つまり、連続した同一色の画素の欠陥は、カメラにおいて生成する画像の画質の観点から見ても許容することは難しい。このため、ＣＭＯＳ型固体撮像装置において連続した同一色の画素に欠陥がある場合には、このＣＭＯＳ型固体撮像装置を不良品として扱わざるを得なくなる。従って、ＣＭＯＳ型固体撮像装置における不良率を低減するためには、連続した同一色の欠陥画素をなくす必要がある。【００１２】
本発明は、上記の課題に基づいてなされたものであり、複数の半導体基板を積層した構成の固体撮像装置において、同一の波長帯域に対応した画素を１つの面に配置したと考えた場合に、隣接する同一の波長帯域の画素が欠陥となる割合を抑えることができる固体撮像装置を提供することを目的としている。
【課題を解決するための手段】
【００１３】
本発明の第１の態様の固体撮像装置は、入射された光線を電気信号に変換して出力する光電変換部を具備した画素セルを二次元のマトリクス状に複数配置した画素部を複数の半導体基板に分けて形成し、前記複数の半導体基板を積層した構造の固体撮像装置であって、前記光電変換部を含む前記画素セルの一部の回路要素である光電変換回路を二次元のマトリクス状に複数形成した第１の半導体基板と、前記光電変換回路のそれぞれに対応し、前記光電変換部が出力した前記電気信号を保持し、前記電気信号に応じた画素信号を出力するメモリ部を含む前記画素セルの他の一部の回路要素であるメモリ回路を二次元のマトリクス状に複数形成した第２の半導体基板と、前記第１の半導体基板と前記第２の半導体基板との間に形成され、前記光電変換回路の信号線と、前記メモリ回路の信号線とを電気的に接続する接続電極と、を備え、前記画素部に配置されたそれぞれの前記画素セルは、同一の波長帯域の前記光線に対応した前記画素セルを１つの面に配置したと考えた場合に、同一の波長帯域に対応した隣接する前記画素セルが含まれないように組み合わされた複数の画素群に分けられ、同一の前記画素群に含まれるそれぞれの前記画素セルの前記光電変換回路同士および前記メモリ回路同士で同じ前記接続電極を共有し、異なる前記画素群に含まれるそれぞれの前記画素セルの前記光電変換回路の信号線と前記メモリ回路の信号線とは、異なる前記接続電極で接続される。【００１４】
本発明の第２の態様によれば、上記第１の態様の固体撮像装置において、前記画素部は、少なくとも３種類の波長帯域に分光された光線のそれぞれの波長帯域に対応する前記画素セルが複数配置されており、前記画素群のそれぞれは、複数の前記画素セルの内、少なくとも２種類の波長帯域に対応する前記画素セルが組となった画素組が複数組み合わされて構成され、同一の前記画素群として組み合わされた異なる前記画素組に含まれる同一の波長帯域に対応する前記画素セルは、同一の波長帯域に対応した前記画素セルを１つの面に配置したと考えた場合に、隣接する位置に配置されていなくてもよい。【００１５】
本発明の第３の態様によれば、上記第１の態様の固体撮像装置において、前記画素部は、赤色の波長帯域に対応する前記画素セルと、緑色の波長帯域に対応する前記画素セルと、青色の波長帯域に対応する前記画素セルとがベイヤ配列に配置されており、前記画素群のそれぞれは、赤色の波長帯域に対応する画素セル、緑色の波長帯域に対応する画素セル、および青色の波長帯域に対応する画素セルの内、少なくとも２種類の前記画素セルが組となった画素組が複数組み合わされて構成され、同一の前記画素群として組み合わされた異なる前記画素組に含まれる同一の波長帯域に対応する前記画素セルは、同一の波長帯域に対応した前記画素セルを１つの面に配置したと考えた場合に、隣接する位置に配置されていなくてもよい。【００１６】
本発明の第４の態様によれば、上記第１の態様の固体撮像装置において、前記画素部は、可視光全体の波長帯域に対応する前記画素セルが複数配置されており、前記画素群のそれぞれは、複数の前記画素セルの内、隣接する位置に配置されていない前記画素セルが複数組み合わされて構成されてもよい。【００１７】
本発明の第５の態様によれば、上記第２の態様の固体撮像装置において、前記画素群は、前記画素部内の前記画素組の配置において市松状に配置された複数の前記画素組が組み合わされて構成されてもよい。【００１８】
本発明の第６の態様によれば、上記第２の態様の固体撮像装置において、前記画素群は、前記画素部内の前記画素組の配置において前記画素組に含まれる前記画素セルが並んだ方向に１つ飛ばしの位置に配置された複数の前記画素組が組み合わされて構成されてもよい。【００１９】
本発明の第７の態様によれば、上記第３の態様の固体撮像装置において、前記画素群は、前記画素部内の前記画素組の配置において市松状に配置された複数の前記画素組が組み合わされて構成されてもよい。【００２０】
本発明の第８の態様によれば、上記第３の態様の固体撮像装置において、前記画素群は、前記画素部内の前記画素組の配置において前記画素組に含まれる前記画素セルが並んだ方向に１つ飛ばしの位置に配置された複数の前記画素組が組み合わされて構成されてもよい。【００２１】
本発明の第９の態様によれば、上記第４の態様の固体撮像装置において、前記画素群は、前記画素部内の前記画素セルの配置において市松状に配置された複数の前記画素セルが組み合わされて構成されてもよい。【００２２】
本発明の第１０の態様によれば、上記第４の態様の固体撮像装置において、前記画素群は、前記画素部内の前記画素セルの配置において所定の方向に１つ飛ばしの位置に配置された複数の前記画素セルが組み合わされて構成されてもよい。【００２３】
本発明の第１１の態様によれば、上記第１の態様から上記第１０の態様のいずれか一態様の固体撮像装置において、固体撮像装置は、いずれかの前記画素群における前記接続電極の接続不良が発生した場合、この前記画素群に含まれるそれぞれの前記画素セルが出力する前記画素信号を、接続不良が発生した前記接続電極と異なる前記接続電極で接続された他の前記画素群に含まれ、同一の波長帯域に対応した前記画素セルを１つの面に配置したと考えた場合に隣接する位置に配置された同一の波長帯域に対応した前記画素セルが出力した前記画素信号で補間してもよい。
【発明の効果】
【００２４】
上記各態様によれば、複数の半導体基板を積層した構成の固体撮像装置において、同一の波長帯域に対応した画素を１つの面に配置したと考えた場合に、隣接する同一の波長帯域の画素が欠陥となる割合を抑えることができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施形態の固体撮像装置の概略構成を示した概観図である。
【図２】本発明の実施形態の固体撮像装置の概略構成を示したブロック図である。
【図３】本発明の実施形態の固体撮像装置における第１の半導体基板および第２の半導体基板の構成を示した図である。
【図４】本発明の実施形態の固体撮像装置の構造を示した断面図である。
【図５】本発明の実施形態の固体撮像装置において第１の半導体基板と第２の半導体基板とに形成された構成要素を接続する構成の一例を示したブロック図である。
【図６Ａ】本発明の実施形態の固体撮像装置において１つの画素群に含まれる画素セルの第１の組み合わせ方法の一例を示した図である。
【図６Ｂ】本発明の実施形態の固体撮像装置において１つの画素群に含まれる画素セルの第１の組み合わせ方法の別の一例を示した図である。
【図７】本発明の実施形態の固体撮像装置において１つの画素群に含まれる画素セルの第２の組み合わせ方法の一例を示した図である。
【発明を実施するための形態】
【００２６】
以下、本発明の実施形態について、図面を参照して説明する。図１は、本発明の実施形態の固体撮像装置の概略構成を示した概観図である。実施形態の固体撮像装置１０は、複数の基板を積層することによって構成されている。図１において、固体撮像装置１０は、第１の半導体基板１１と第２の半導体基板１２とが接合されている。
【００２７】
固体撮像装置１０は、固体撮像装置１０の機能を実現するための回路が、第１の半導体基板１１または第２の半導体基板１２のいずれか一方の半導体基板上に形成されている。固体撮像装置１０の機能を実現するための回路は、入射してきた光（光線）を電気信号に変換するフォトダイオードなどの光電変換部、および光電変換部によって光電変換された電気信号を一時的に保持するメモリ回路を含む画素が二次元のマトリクス状に複数配置された画素アレイ部、光電変換部によって光電変換された電気信号を処理する列処理回路、画素アレイ部内の画素を駆動するための駆動回路などがある。また、固体撮像装置１０の機能を実現するための回路には、列処理回路によって処理された電気信号を信号処理する信号処理回路などもある。
【００２８】
図１に示した固体撮像装置１０では、第１の半導体基板１１が、光が入射してくる側の面がシリコン層となるように第２の半導体基板１２と接合された、いわゆる、裏面照射（ＢａｃｋＳｉｄｅ  Ｉｌｌｕｍｉｎａｔｉｏｎ：ＢＳＩ）型の固体撮像装置と同様の構成である。
【００２９】
なお、固体撮像装置１０の機能を実現するためのそれぞれの回路は、第１の半導体基板１１または第２の半導体基板１２のいずれか一方の半導体基板上に形成する構成のみではなく、第１の半導体基板１１および第２の半導体基板１２の両方の半導体基板上に形成する構成であってもよい。
【００３０】
なお、第１の半導体基板１１と第２の半導体基板１２とを接合する方法としては、接着層を設けてもよいし、第１の半導体基板１１と第２の半導体基板１２とを直接接合してもよい。接着層を設けて第１の半導体基板１１と第２の半導体基板１２とを接合する方法としては、例えば、樹脂接着剤などの樹脂膜を接着層として用いて半導体基板同士を接合（積層）する方法が考えられる。このとき、接着層には、第１の半導体基板１１と第２の半導体基板１２との信号を電気的に接続するための接続電極部を含んでいてもよい。接続電極部は、例えば、蒸着法、めっき法で作製されるマイクロバンプの構造や、金属配線層によって接続する構造など、いかなる構造を用いてもよい。なお、接続電極部の構造として、例えば、シリコン貫通電極（ＴＳＶ：Ｔｈｒｏｕｇｈ−Ｓｉｌｉｃｏｎ−Ｖｉａ）の構造を用いてもよい。
【００３１】
また、第１の半導体基板１１と第２の半導体基板１２とを直接接合する方法としては、例えば、それぞれの半導体基板の酸化膜同士や金属部分同士に前処理を施し、表面活性化によるプラズマ接合によって半導体基板同士を直接的に接合（積層）する方法が考えられる。このとき、第１の半導体基板１１と第２の半導体基板１２とを直接接合する場合においても、例えば、シリコン酸化膜やシリコン窒化膜などの接続用の膜を設けて接着層として用いてもよい。
【００３２】
なお、実施形態では、第１の半導体基板１１と第２の半導体基板１２との２枚の半導体基板を積層した構成によって固体撮像装置１０の機能を実現する例を示しているが、固体撮像装置の機能を実現するために積層する半導体基板の枚数は２枚に限らず、さらに多くの枚数の半導体基板を積層する構成であってもよい。例えば、３枚の半導体基板を積層することによって固体撮像装置の機能を実現する構成である場合には、図１に示した第１の半導体基板１１における第２の半導体基板１２側の面に３枚目の半導体基板が接合され、さらに第２の半導体基板１２が接合される構成にしてもよい。つまり、第１の半導体基板１１と第２の半導体基板１２との間に３枚目以降の半導体基板が挟まれる構成にしてもよい。
【００３３】
次に、実施形態の固体撮像装置１０の構成について説明する。図２は、本発明の実施形態の固体撮像装置１０の概略構成を示したブロック図である。図２において、固体撮像装置１０は、画素アレイ部１００と、垂直駆動回路２００と、列処理回路３００と、水平駆動回路４００と、出力部５００とを備えている。
【００３４】
画素アレイ部１００は、入射された光を電気信号に変換する光電変換部、光電変換部が変換した電気信号を保持するメモリ部、および複数のトランジスタから構成される画素セル１０１が、二次元のマトリクス状に複数配置されている画素部である。画素アレイ部１００内のそれぞれの画素セル１０１は、垂直駆動回路２００から入力された駆動信号に応じて、入射してきた光を光電変換部によって電気信号に変換し、光電変換した電気信号をメモリ部に保持する。そして、画素アレイ部１００内のそれぞれの画素セル１０１は、垂直駆動回路２００から入力された駆動信号に応じて、メモリ部に保持した電気信号を増幅し、増幅した電気信号を画素信号として対応する垂直信号線１０２を介して列処理回路３００に出力する。
【００３５】
図２には、画素アレイ部１００内に画素セル１０１が３行３列に配置された一例を示している。また、図２には、画素アレイ部１００に配置されたそれぞれの列の画素セル１０１に対応する垂直信号線１０２に、垂直信号線電流源１０３が接続された構成を示している。垂直信号線電流源１０３は、一方がグラウンドに接続され、もう一方が対応する垂直信号線１０２に接続された電流源である。垂直信号線電流源１０３は、対応する垂直信号線１０２に接続された画素セル１０１内に備える増幅部のトランジスタの負荷として動作する。
【００３６】
垂直駆動回路２００は、画素アレイ部１００内のそれぞれの画素セル１０１を駆動し、各画素セル１０１が入射した光を光電変換した電気信号に応じた画素信号を、対応する垂直信号線１０２を介して列処理回路３００に出力させる。垂直駆動回路２００は、画素アレイ部１００内のそれぞれの画素セル１０１を駆動するための駆動信号を生成する。そして、垂直駆動回路２００は、生成した駆動信号を画素アレイ部１００に配置された画素セル１０１の行毎に順次出力して、画素アレイ部１００内のそれぞれの画素セル１０１を行毎に駆動する。
【００３７】
列処理回路３００は、垂直駆動回路２００による駆動に応じて画素アレイ部１００内のそれぞれの画素セル１０１から出力された画素信号に対して、画素アレイ部１００に配置された画素セル１０１の列毎に予め定めた処理（以下、「列処理」という）を施す。そして、列処理回路３００は、列処理後の画素信号を、水平駆動回路４００に出力する。列処理回路３００が画素信号に対して施す列処理としては、例えば、画素信号を増幅する増幅処理、画素信号に対してノイズ除去などの処理を行うＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ：相関二重サンプリング）処理、画素信号（アナログ信号）をアナログデジタル変換するアナログデジタル変換処理などのアナログ信号に対する処理がある。
【００３８】
水平駆動回路４００は、列処理回路３００によって列処理された後の画素信号を、画素アレイ部１００に配置された画素セル１０１の列毎に順次、出力部５００に出力する。
【００３９】
出力部５００は、水平駆動回路４００から画素アレイ部１００に配置された画素セル１０１の列毎に順次出力された列処理後の電気信号のそれぞれを、固体撮像装置１０が出力するそれぞれの画素の電気信号として、固体撮像装置１０の外部に出力する。出力部５００は、例えば、出力アンプや出力バッファなどで構成される。
【００４０】
なお、上述したように、固体撮像装置１０に備えたそれぞれの構成要素、つまり、画素アレイ部１００、垂直駆動回路２００、列処理回路３００、水平駆動回路４００、および出力部５００は、第１の半導体基板１１または第２の半導体基板１２のいずれか一方の半導体基板、または第１の半導体基板１１および第２の半導体基板１２の両方の半導体基板に形成される。
【００４１】
次に、実施形態の固体撮像装置１０のそれぞれの構成要素を第１の半導体基板１１および第２の半導体基板１２に形成した構成について説明する。図３は、本発明の実施形態の固体撮像装置１０における第１の半導体基板１１および第２の半導体基板１２の構成を示した図である。図３には、固体撮像装置１０を構成する第１の半導体基板１１内の構成要素と、第２の半導体基板１２内の構成要素との一例を示している。
【００４２】
第１の半導体基板１１は、入射された光を電気信号に変換して第２の半導体基板１２に出力する半導体基板である。第１の半導体基板１１には、光電変換アレイ１１１と、第１の垂直駆動回路１１２と、第１の水平駆動回路１１４とが形成されている。また、第１の半導体基板１１には、固体撮像装置１０が外部との間で信号を入出力するための配線を接続するワイヤーボンディングパッド（不図示）が形成されている。
【００４３】
ワイヤーボンディングパッドは、例えば、セラミックパッケージなどに固体撮像装置１０が組み付けられた（パッケージされた）場合に、パッケージの外部の回路と固体撮像装置１０との間で電気信号の入出力を行うための配線が接続される端子である。ワイヤーボンディングパッドとパッケージとは、ワイヤーボンディング法などを用いて形成した配線部によって電気的に接続される。固体撮像装置１０から出力する電気信号は、対応するワイヤーボンディングパッドおよび配線部を介して外部の回路に出力される。また、外部の回路から入力された電気信号は、対応する配線部およびワイヤーボンディングパッドを介して固体撮像装置１０内のそれぞれの構成要素に入力される。
【００４４】
第２の半導体基板１２は、第１の半導体基板１１から出力された電気信号を処理して第１の半導体基板１１に出力する半導体基板である。第２の半導体基板１２には、メモリアレイ１２１と、第２の垂直駆動回路１２２と、列処理回路３００と、第２の水平駆動回路１２４とが形成されている。
【００４５】
光電変換アレイ１１１は、画素アレイ部１００に配置されたそれぞれの画素セル１０１に備えた構成要素の内、光電変換部とその周辺の複数のトランジスタとが、二次元のマトリクス状に複数配置された画素部の一部である。光電変換アレイ１１１は、第１の垂直駆動回路１１２から入力された駆動信号に応じて、入射してきた光を光電変換部によって電気信号に変換し、光電変換した電気信号を、第２の半導体基板１２のメモリアレイ１２１に出力する。以下の説明においては、１つの画素セル１０１における光電変換部とその周辺の複数のトランジスタとの構成を、「光電変換回路１１１０」という。
【００４６】
第１の垂直駆動回路１１２は、光電変換アレイ１１１内のそれぞれの光電変換回路１１１０を駆動し、各光電変換回路１１１０が入射した光を光電変換した電気信号をメモリアレイ１２１に出力させる。第１の垂直駆動回路１１２は、光電変換アレイ１１１内のそれぞれの光電変換回路１１１０を駆動するための駆動信号を生成する。そして、第１の垂直駆動回路１１２は、生成した駆動信号を光電変換アレイ１１１に配置されたそれぞれの光電変換回路１１１０に出力して、光電変換アレイ１１１内のそれぞれの光電変換回路１１１０を駆動する。このとき、第１の垂直駆動回路１１２は、光電変換アレイ１１１とメモリアレイ１２１とを接続した構成に応じて、光電変換アレイ１１１内のそれぞれの光電変換回路１１１０を駆動する。なお、第１の垂直駆動回路１１２におけるそれぞれの光電変換回路１１１０の駆動順番に関する説明は、後述する。
【００４７】
メモリアレイ１２１は、画素アレイ部１００に配置されたそれぞれの画素セル１０１に備えた構成要素の内、メモリ部とその周辺の複数のトランジスタとが、二次元のマトリクス状に複数配置された画素部の一部である。メモリアレイ１２１は、第２の垂直駆動回路１２２から入力された駆動信号に応じて、光電変換アレイ１１１内のそれぞれの光電変換回路１１１０から出力された電気信号を受け取り、メモリアレイ１２１に配置された対応するメモリ部に保持する。また、メモリアレイ１２１は、第２の垂直駆動回路１２２から入力された駆動信号に応じて、メモリ部に保持した電気信号を増幅し、増幅した電気信号を画素信号として列処理回路３００に出力する。以下の説明においては、１つの画素セル１０１におけるメモリ部とその周辺の複数のトランジスタとの構成を、「メモリ回路１２１０」という。
【００４８】
図３に示した固体撮像装置１０の構成では、光電変換アレイ１１１とメモリアレイ１２１とによって、画素アレイ部１００の機能を実現する。また、図３に示した固体撮像装置１０の構成では、光電変換回路１１１０とメモリ回路１２１０とによって、画素セル１０１の機能を実現する。
【００４９】
第２の垂直駆動回路１２２は、メモリアレイ１２１内のそれぞれのメモリ回路１２１０を駆動し、第１の垂直駆動回路１１２による駆動に応じて光電変換アレイ１１１から出力された電気信号を、各メモリ回路１２１０に保持させる。また、第２の垂直駆動回路１２２は、メモリアレイ１２１内のそれぞれのメモリ回路１２１０を駆動し、各メモリ回路１２１０に保持した電気信号を画素信号として、垂直信号線１０２を介して列処理回路３００に出力させる。第２の垂直駆動回路１２２は、メモリアレイ１２１内のそれぞれのメモリ回路１２１０を駆動するための駆動信号を生成する。そして、第２の垂直駆動回路１２２は、生成した駆動信号をメモリアレイ１２１に配置されたメモリ回路１２１０の行毎に順次出力して、メモリアレイ１２１内のそれぞれのメモリ回路１２１０を行毎に駆動する。
【００５０】
図３に示した固体撮像装置１０の構成では、第１の垂直駆動回路１１２と第２の垂直駆動回路１２２とによって、垂直駆動回路２００の機能を実現する。このため、第１の垂直駆動回路１１２と第２の垂直駆動回路１２２とは、少なくとも、第１の垂直駆動回路１１２がそれぞれの光電変換回路１１１０を駆動して光電変換した電気信号を出力させるタイミングと、第２の垂直駆動回路１２２がそれぞれのメモリ回路１２１０を駆動して、メモリ回路１２１０に電気信号を保持させるタイミングとが同期している。
【００５１】
列処理回路３００は、第２の垂直駆動回路１２２による駆動に応じてメモリアレイ１２１から出力された画素信号に対して、メモリアレイ１２１に配置されたメモリ回路１２１０の列毎、つまり、画素アレイ部１００に配置された画素セル１０１の列毎に予め定めた列処理を施す。そして、列処理回路３００は、列処理後の画素信号を、第２の水平駆動回路１２４に出力する。
【００５２】
第２の水平駆動回路１２４は、列処理回路３００から出力された列処理後の画素信号を、メモリアレイ１２１に配置されたメモリ回路１２１０の列毎、つまり、画素アレイ部１００に配置された画素セル１０１の列毎に順次、第１の水平駆動回路１１４に出力する。
【００５３】
第１の水平駆動回路１１４は、第２の水平駆動回路１２４から順次出力された列処理後の画素信号を出力部５００（不図示）に順次出力し、固体撮像装置１０が出力するそれぞれの画素の電気信号として固体撮像装置１０の外部に順次出力させる。
【００５４】
図３に示した固体撮像装置１０の構成では、第２の水平駆動回路１２４と第１の水平駆動回路１１４とによって、水平駆動回路４００の機能を実現する。なお、第１の水平駆動回路１１４および第２の水平駆動回路１２４のそれぞれは、例えば、固体撮像装置１０の製造工程において、第１の半導体基板１１と第２の半導体基板１２とを積層する前に、それぞれの半導体基板を別々に試験するための機能を備えていてもよい。例えば、第１の水平駆動回路１１４は、光電変換アレイ１１１に配置された光電変換回路１１１０の列毎、つまり、画素アレイ部１００に配置された画素セル１０１の列毎に、光電変換回路１１１０が出力した電気信号を順次、外部に出力させる機能を備えていてもよい。また、例えば、第２の水平駆動回路１２４は、メモリアレイ１２１に配置されたメモリ回路１２１０の列毎に、メモリ回路１２１０に保持している電気信号を順次、外部に出力させる機能を備えていてもよい。
【００５５】
このように、固体撮像装置１０は、それぞれの構成要素を、第１の半導体基板１１と第２の半導体基板１２とに分けて形成する。そして、固体撮像装置１０では、第１の半導体基板１１と第２の半導体基板１２とのそれぞれの半導体基板に形成されたそれぞれの構成要素を、対応するそれぞれの接続電極部によって電気的に接続する。
【００５６】
なお、図３に示した固体撮像装置１０の構成では、垂直駆動回路２００と水平駆動回路４００とを、第１の半導体基板１１と第２の半導体基板１２とに分けて形成した場合を示した。つまり、垂直駆動回路２００を第１の垂直駆動回路１１２と第２の垂直駆動回路１２２とに分けてそれぞれの半導体基板に形成し、水平駆動回路４００を第１の水平駆動回路１１４と第２の水平駆動回路１２４とに分けてそれぞれの半導体基板に形成した場合について説明した。しかし、垂直駆動回路２００と水平駆動回路４００とは、第１の半導体基板１１または第２の半導体基板１２のいずれか一方の半導体基板に形成してもよい。
【００５７】
また、図３に示した固体撮像装置１０の構成では、画素アレイ部１００に配置されたそれぞれの画素セル１０１に備えた全ての光電変換回路１１１０を第１の半導体基板１１に形成し、全てのメモリ回路１２１０を第２の半導体基板１２に形成した場合を示した。しかし、光電変換回路１１１０およびメモリ回路１２１０は、第１の半導体基板１１または第２の半導体基板１２のいずれか一方の半導体基板に形成する構成に限定されるものではなく、第１の半導体基板１１および第２の半導体基板１２の両方の半導体基板に分けて形成してもよい。
【００５８】
また、図３に示した固体撮像装置１０の説明では、ワイヤーボンディングパッドが第１の半導体基板１１に形成されている構成を説明した。しかし、ワイヤーボンディングパッドは、第１の半導体基板１１に配置されるのみではなく、第２の半導体基板１２にも形成されてもよい。
【００５９】
次に、実施形態の固体撮像装置１０の構造について説明する。図４は、本発明の実施形態の固体撮像装置１０の構造を示した断面図である。図４には、図３に示した固体撮像装置１０の構成において、画素アレイ部１００内の画素セル１０１が形成された領域の構造の一部を示している。つまり、図４には、光電変換アレイ１１１に配置された光電変換回路１１１０と、メモリアレイ１２１に配置された対応するメモリ回路１２１０とを接続する構造を示している。なお、上述したように、固体撮像装置１０は、第１の半導体基板１１と第２の半導体基板１２とが接合されているが、図４に示した固体撮像装置１０の構造では、それぞれの基板が接続層によって接合されている場合の一例を示している。
【００６０】
第１の半導体基板１１は、マイクロレンズ１１０１と、カラーフィルタ（色フィルタ）１１０２と、第１の半導体層１１０３と、第１の配線層１１０５とから構成される。第１の半導体基板１１は、固体撮像装置１０に入射された光線を電気信号に変換するための光電変換回路１１１０の回路要素（光電変換部とその周辺の複数のトランジスタ）が形成された、裏面照射型の固体撮像装置と同様の構成である。
【００６１】
また、第２の半導体基板１２は、第２の配線層１２０１と第２の半導体層１２０３とによって構成される。第２の半導体基板１２には、固体撮像装置１０において、光電変換回路１１１０から出力された電気信号を保持するためのメモリ回路１２１０の回路要素（メモリ部とその周辺の複数のトランジスタ）が形成されている。
【００６２】
また、第１の半導体基板１１と第２の半導体基板１２とは、接続層１３によって接合される。接続層１３内には、第１の半導体基板１１に形成された光電変換回路１１１０と、第２の半導体基板１２に形成された対応するメモリ回路１２１０とを電気的に接続する接続電極部１３０が形成されている。
【００６３】
マイクロレンズ１１０１は、固体撮像装置１０に入射された光（光線）を集光する。マイクロレンズ１１０１は、固体撮像装置１０に配置されたそれぞれの画素セル１０１、つまり、光電変換回路１１１０に備えた光電変換部に対応する位置に形成される。そして、マイクロレンズ１１０１は、入射された光線を、例えば、第１の半導体層１１０３に形成された光電変換部に集光する。
【００６４】
カラーフィルタ１１０２は、固体撮像装置１０に入射する光（光線）の分光透過特性を変えることによって、直下に形成されたそれぞれの画素セル１０１毎に、異なる波長帯域（色）の光線を入射させる。カラーフィルタ１１０２は、例えば、ベイヤ配列のカラーフィルタである。カラーフィルタ１１０２は、マイクロレンズ１１０１および画素セル１０１のそれぞれに対応する位置に形成される。なお、カラーフィルタ１１０２は、必要に応じて設ける。例えば、固体撮像装置１０が、モノクロの画像を結像する固体撮像装置である場合には、カラーフィルタ１１０２を設ける必要はない。
【００６５】
第１の半導体層１１０３は、光電変換回路１１１０の回路要素（光電変換部とその周辺の複数のトランジスタ）、または第１の半導体基板１１内に配置されたそれぞれの構成要素（光電変換アレイ１１１、第１の垂直駆動回路１１２、および第１の水平駆動回路１１４）の回路要素を形成する半導体層である。図４に示した固体撮像装置１０の構成では、第１の半導体層１１０３内に、マイクロレンズ１１０１によって集光され、カラーフィルタ１１０２によって分光された波長帯域（色）の光（光線）を電気信号に変換する、光電変換回路１１１０の回路要素である光電変換部１１０４が形成されている場合を示している。
【００６６】
なお、カラーフィルタ１１０２と第１の半導体層１１０３との間には、第１の半導体基板１１に光（光線）が入射する面を平坦化する透明樹脂層や、隣接する画素セル１０１同士の間を遮光するために、格子状の金属材料で構成され、例えば、タングステンまたはアルミを主材料とし、密着層としてチタンやその窒化物を用いた複数の層で形成される遮光膜を形成してもよい。また、カラーフィルタ１１０２と第１の半導体層１１０３との間には、固体撮像装置１０に入射された光（光線）の反射を低減するために、高誘電体材料によって形成され、例えば、酸化タンタル、酸化ハフニウム、窒化ケイ素を用いた単一の層または複数の層で、第１の半導体層１１０３に接する面に形成される反射防止膜を形成してもよい。このとき、反射防止膜は、入射された光線が予め定めた分光透過特性で分光された、異なる波長帯域（色）の光線が第１の半導体層１１０３に入射されるように形成される。
【００６７】
第１の配線層１１０５は、光電変換回路１１１０の回路要素同士、または第１の半導体基板１１内に配置されたそれぞれの構成要素同士を接続する金属配線が形成される層である。図４に示した固体撮像装置１０の構成では、第１の配線層１１０５内に、金属配線１１０６が形成されている場合を示している。この第１の配線層１１０５内に形成されたそれぞれの金属配線１１０６によって、第１の半導体基板１１に配置されたそれぞれの構成要素を構成するそれぞれの回路要素同士が接続される。
【００６８】
接続層１３は、第１の半導体基板１１と第２の半導体基板１２とを接合するための層である。接続層１３は、例えば、シリコン酸化膜やシリコン窒化膜などによって構成される。接続層１３内には、第１の半導体基板１１に配置されたそれぞれの構成要素を構成するそれぞれの回路要素と、第２の半導体基板１２に配置されたそれぞれの構成要素を構成するそれぞれの回路要素とを電気的に接続するための接続電極部１３０が形成される。この接続電極部１３０を介して、第１の半導体層１１０３内に形成された光電変換部１１０４によって光電変換された電気信号が、第２の半導体基板１２の第２の半導体層１２０３内に形成されたメモリ回路１２１０に出力（送信）される。
【００６９】
第２の配線層１２０１は、メモリ回路１２１０の回路要素同士、または第２の半導体基板１２内に配置されたそれぞれの構成要素（メモリアレイ１２１、第２の垂直駆動回路１２２、列処理回路３００、および第２の水平駆動回路１２４）同士を接続する金属配線が形成される層である。図４に示した固体撮像装置１０の構成では、第２の配線層１２０１内に、金属配線１２０２が形成されている場合を示している。この第２の配線層１２０１内に形成されたそれぞれの金属配線１２０２によって、第２の半導体基板１２に配置されたそれぞれの構成要素を構成するそれぞれの回路要素同士が接続される。
【００７０】
第２の半導体層１２０３は、メモリ回路１２１０の回路要素（メモリ部とその周辺の複数のトランジスタ）、または第２の半導体基板１２内に配置されたそれぞれの構成要素の回路要素を形成する半導体層である。図４に示した固体撮像装置１０の構成では、第２の半導体層１２０３内に、対応する光電変換回路１１１０に備えた光電変換部１１０４から接続電極部１３０を介して出力（送信）された電気信号を保持する、メモリ回路１２１０の回路要素であるメモリ部１２０４が形成されている場合を示している。
【００７１】
次に、実施形態の固体撮像装置１０において、第１の半導体基板１１と第２の半導体基板１２とに分けて形成した画素アレイ部１００のそれぞれの構成要素の接続および駆動方法について説明する。図５は、本発明の実施形態の固体撮像装置１０において第１の半導体基板１１と第２の半導体基板１２とに形成された構成要素を接続する構成の一例を示したブロック図である。
【００７２】
固体撮像装置１０では、画素アレイ部１００内に配置された複数の画素セル１０１を１つの画素群とし、この画素群に含まれるそれぞれの画素セル１０１を第１の半導体基板１１と第２の半導体基板１２とに分けて形成する際に、画素群に含まれるそれぞれの画素セル１０１が同じ接続電極部を共有する。つまり、固体撮像装置１０では、画素群に含まれるそれぞれの画素セル１０１を分けた複数の光電変換回路１１１０同士と複数のメモリ回路１２１０同士とが、１つの接続電極部を共有する。これにより、固体撮像装置１０では、第１の半導体基板１１に形成された光電変換回路１１１０から第２の半導体基板１２に形成されたメモリ回路１２１０に出力する電気信号の経路を少なくする、つまり、第１の半導体基板１１と第２の半導体基板１２とを電気的に接続する接続電極部１３０の数を少なくすることができる。このことにより、固体撮像装置１０では、接続電極部１３０が接続不良となってしまう確率を低減することができる。
【００７３】
図５に示した一例では、画素アレイ部１００に配置された４つの画素セル１０１を１つの画素群とし、それぞれの画素セル１０１を第１の半導体基板１１と第２の半導体基板１２とに分けて形成する４つの光電変換回路１１１０（光電変換回路１１１１〜光電変換回路１１１４）と４つのメモリ回路１２１０（メモリ回路１２１１〜メモリ回路１２１４）とが、１つの接続電極部１３０を共有している構成を示している。図５に示した一例では、それぞれの光電変換回路１１１０とメモリ回路１２１０とを１対１で接続する場合に比べて、接続電極部１３０の数が１／４になる。これにより、固体撮像装置１０では、接続電極部１３０が接続不良となってしまう確率を１／４に低減することができる。
【００７４】
この構成のため、固体撮像装置１０では、第１の半導体基板１１に形成された４つの光電変換回路１１１０のそれぞれが出力する電気信号を、接続層１３内に形成された共有する１つの接続電極部１３０を介して、第２の半導体基板１２に形成された対応する４つのメモリ回路１２１０に順番に出力（送信）させる。
【００７５】
そして、固体撮像装置１０では、光電変換回路１１１０のそれぞれが出力する電気信号を対応するメモリ回路１２１０のそれぞれに順番に出力（送信）させるための構成として、画素アレイ部１００内に、マルチプレクサ（ＭＵＸ）１０４と、デマルチプレクサ（ＤＭＵＸ）１０５とを備えている。より具体的には、第１の半導体基板１１内にマルチプレクサ１０４を備え、第２の半導体基板１２内にデマルチプレクサ１０５を備えている。そして、固体撮像装置１０では、第１の垂直駆動回路１１２が、光電変換回路１１１０を駆動すると共にマルチプレクサ１０４を制御し、第２の垂直駆動回路１２２が、メモリ回路１２１０を駆動すると共にデマルチプレクサ１０５を制御する。このとき、第１の垂直駆動回路１１２がマルチプレクサ１０４を制御するタイミングと、第２の垂直駆動回路１２２がデマルチプレクサ１０５を制御するタイミングとは同期している。
【００７６】
より具体的には、図５に示した一例では、光電変換回路１１１１がメモリ回路１２１１に対応し、光電変換回路１１１２がメモリ回路１２１２に対応し、光電変換回路１１１３がメモリ回路１２１３に対応し、光電変換回路１１１４がメモリ回路１２１４に対応している。つまり、図５に示した一例では、光電変換回路１１１１とメモリ回路１２１１とによって１つの画素セル１０１が構成され、光電変換回路１１１２とメモリ回路１２１２とによって別の１つの画素セル１０１が構成され、光電変換回路１１１３とメモリ回路１２１３とによってさらに別の１つの画素セル１０１が構成され、光電変換回路１１１４とメモリ回路１２１４とによってさらに別の１つの画素セル１０１が構成されている。
【００７７】
そして、最初に、第１の垂直駆動回路１１２は、光電変換回路１１１１と接続電極部１３０とが接続されるようにマルチプレクサ１０４を制御し、第２の垂直駆動回路１２２は、接続電極部１３０とメモリ回路１２１１とが接続されるようにデマルチプレクサ１０５を制御する。これにより、最初に、光電変換回路１１１１が出力する電気信号が、マルチプレクサ１０４と、接続電極部１３０と、デマルチプレクサ１０５とを介して、メモリ回路１２１１に出力（送信）される。続いて、第１の垂直駆動回路１１２は、光電変換回路１１１２と接続電極部１３０とが接続されるようにマルチプレクサ１０４を制御し、第２の垂直駆動回路１２２は、接続電極部１３０とメモリ回路１２１２とが接続されるようにデマルチプレクサ１０５を制御する。これにより、次に、光電変換回路１１１２が出力する電気信号が、マルチプレクサ１０４と、接続電極部１３０と、デマルチプレクサ１０５とを介して、メモリ回路１２１２に出力（送信）される。
【００７８】
その後、同様に、第１の垂直駆動回路１１２は、光電変換回路１１１３または光電変換回路１１１４と、接続電極部１３０とが接続されるようにマルチプレクサ１０４を制御し、第２の垂直駆動回路１２２は、接続電極部１３０と、メモリ回路１２１３またはメモリ回路１２１４とが接続されるようにデマルチプレクサ１０５を制御する。これにより、同様に、光電変換回路１１１３が出力する電気信号がメモリ回路１２１３に、光電変換回路１１１４が出力する電気信号がメモリ回路１２１４に、順番に出力（送信）される。
【００７９】
このように、固体撮像装置１０では、画素アレイ部１００内に配置された複数の画素セル１０１を構成する複数の光電変換回路１１１０と複数のメモリ回路１２１０とが、同じ接続電極部１３０を共有する。
【００８０】
なお、図５に示した一例では、画素アレイ部１００に４つの画素セル１０１が配置され、第１の半導体基板１１と第２の半導体基板１２とに分けて形成した４つの光電変換回路１１１０と４つのメモリ回路１２１０とが、１つの接続電極部１３０を共有する場合について説明した。しかし、１つの接続電極部１３０を共有する光電変換回路１１１０とメモリ回路１２１０との数は、図５に示した一例、つまり、４つに限定されるものではなく、さらに多くの光電変換回路１１１０とメモリ回路１２１０とで、１つの接続電極部１３０を共有する構成にしてもよい。
【００８１】
（第１の組み合わせ方法）
次に、実施形態の固体撮像装置１０において１つの画素群に含まれる画素セル１０１の組み合わせについて説明する。固体撮像装置１０では、同一の波長帯域（色）に対応した画素セル１０１を１つの面に配置したと考えた場合に、列方向または行方向に隣接する画素セル１０１、つまり、同じ列方向または行方向に連続した同一色の画素セル１０１が同じ画素群に含まれないように、それぞれの画素群に含まれる画素セル１０１を組み合わせる。
【００８２】
図６Ａおよび図６Ｂは、本発明の実施形態の固体撮像装置１０において１つの画素群に含まれる画素セル１０１の第１の組み合わせ方法の一例を示した図である。図６Ａおよび図６Ｂは、ベイヤ配列のカラーフィルタ１１０２が貼付されている固体撮像装置１０を光が入射する側から見た場合において、４つの画素セル１０１で１つの画素群を構成するときの画素群内の画素セル１０１の組み合わせの一例を示している。
【００８３】
なお、図６Ａおよび図６Ｂに示した「Ｇｒ」、「Ｒ」、「Ｇｂ」、「Ｂ」は、ベイヤ配列のカラーフィルタ１１０２が分光する光（光線）の波長帯域を表し、「Ｇｒ」および「Ｇｂ」は、可視光における緑色の波長帯域を透過する分光透過特性のカラーフィルタ１１０２が貼付された画素セル１０１の位置を表している。同様に、「Ｒ」は、可視光における赤色の波長帯域を透過する分光透過特性のカラーフィルタ１１０２が貼付された画素セル１０１の位置を表し、「Ｂ」は、可視光における青色の波長帯域を透過する分光透過特性のカラーフィルタ１１０２が貼付された画素セル１０１の位置を表している。
【００８４】
第１の組み合わせ方法は、画素アレイ部１００内で同じ列または行に配置された２つの画素セル１０１を１つの画素組とし、この画素組内でそれぞれの画素セル１０１が並んだ方向において１つ飛ばしの位置にある複数の画素組を選択して１つの画素群として構成する組み合わせ方法である。図６Ａには、画素アレイ部１００内で同じ列に配置された２つの画素セル１０１を１つの画素組とし、列方向に１つ飛ばしの位置にある２組の画素組を１つの画素群として構成する、つまり、画素アレイ部１００内で同じ列に配置された４つの画素セル１０１を１つの画素群として構成するときの組み合わせ方法を示している。また、図６Ｂには、画素アレイ部１００内で同じ行に配置された２つの画素セル１０１を１つの画素組とし、行方向に１つ飛ばしの位置にある２組の画素組を１つの画素群として構成する、つまり、画素アレイ部１００内で同じ行に配置された４つの画素セル１０１を１つの画素群として構成するときの組み合わせ方法を示している。
【００８５】
まず、図６Ａを用いて、同じ列に配置された４つの画素セル１０１を１つの画素群として構成する場合について説明する。第１の組み合わせ方法において、画素アレイ部１００の第２列に配置された４つの画素セル１０１を１つの画素群として構成する場合、図６Ａに示したように、まず、２行目のＧｂ画素セル１０１と３行目のＲ画素セル１０１とを１つの画素組とし、６行目のＧｂ画素セル１０１と７行目のＲ画素セル１０１とをもう１つの画素組としてそれぞれ組み合わせる。そして、それぞれの画素組を合わせて１つの画素群１０１ａを構成する。この画素群１０１ａの組み合わせは、上述したように、同一の波長帯域（色）に対応した画素セル１０１を１つの面に配置したと考えた場合に、列方向または行方向に隣接する同一色の画素セル１０１が同じ画素群１０１ａに含まれないようにした画素セル１０１の組み合わせである。
【００８６】
このように組み合わせることによって、仮に、この画素群１０１ａが共有する接続電極部１３０に接続不良が発生し、この画素群１０１ａに含まれる画素セル１０１が欠陥画素となってしまった場合でも、他の画素群、つまり、異なる接続電極部１３０を共有する画素群に含まれる周辺の画素セル１０１の画素信号に基づいて、この画素群１０１ａに含まれる画素セル１０１の画素信号を生成する（補間する）処理を行うことができる。すなわち、固体撮像装置１０を搭載したカメラにおいて、破綻をきたすことなく画像を生成することができる。
【００８７】
より具体的には、例えば、Ｒ画素セル１０１について考える。赤色の波長帯域に対応した画素セル１０１を１つの面に配置したと考えた場合、図６Ａに示した３行目のＲ画素セル１０１に隣接する画素セル１０１は、１行目のＲ画素セル１０１と５行目のＲ画素セル１０１である。仮に、３行目のＲ画素セル１０１が共有する接続電極部１３０に接続不良となり、３行目のＲ画素セル１０１が欠陥画素となってしまった場合でも、１行目のＲ画素セル１０１と５行目のＲ画素セル１０１とが欠陥画素でない場合には、これらの画素セル１０１の画素信号とに基づいて、３行目のＲ画素セル１０１の画素信号を生成する（補間する）ことができる。つまり、固体撮像装置１０を搭載したカメラにおける欠陥画素補正の画像処理によって、１行目のＲ画素セル１０１の画素信号と５行目のＲ画素セル１０１の画素信号とから、欠陥画素となってしまった３行目のＲ画素セル１０１の画素信号を生成する（補間する）ことができる。同様に、３行目のＲ画素セル１０１と接続電極部１３０を共有する７行目のＲ画素セル１０１も、５行目のＲ画素セル１０１と９行目（不図示）のＲ画素セル１０１との画素信号とに基づいて、画素信号を生成する（補間する）ことができる。
【００８８】
なお、上述した３行目のＲ画素セル１０１の画素信号の生成（補間）においては、例えば、赤色の波長帯域に対応した画素セル１０１を１つの面に配置したと考えた場合に同じ行で隣接するＲ画素セル１０１、つまり、３行目で０列目（不図示）のＲ画素セル１０１と３行目で４列目のＲ画素セル１０１との画素信号を、欠陥画素補正の処理に用いてもよい。また、例えば、赤色の波長帯域に対応した画素セル１０１を１つの面に配置したと考えた場合に斜め方向に隣接するＲ画素セル１０１、つまり、１行目で０列目（不図示）のＲ画素セル１０１、５行目で０列目（不図示）のＲ画素セル１０１、１行目で４列目のＲ画素セル１０１、および５行目で４列目のＲ画素セル１０１のそれぞれの画素信号を、欠陥画素補正の処理に用いてもよい。
【００８９】
なお、ここでは、仮にいずれかの画素群が共有する接続電極部１３０が接続不良となって、この画素群に含まれる画素セル１０１が欠陥画素となってしまった場合に、固体撮像装置１０を搭載したカメラ（撮像装置）が後に実行する欠陥画素補正の画像処理によって欠陥画素の画素信号を生成する（補間する）構成について説明した。しかし、欠陥画素補正の処理は、固体撮像装置１０を搭載したカメラが行う構成に限定されるものではない。例えば、固体撮像装置１０内に欠陥画素補正の処理を行う処理部を備え、この処理部で欠陥画素補正の処理を行った画素信号、つまり、補間した画素信号を外部に出力する固体撮像装置１０を構成してもよい。なお、欠陥画素補正の処理は、列処理回路３００や水平駆動回路４００が行ってもよい。
【００９０】
続いて、図６Ｂを用いて、同じ行に配置された４つの画素セル１０１を１つの画素群として構成する場合について説明する。第１の組み合わせ方法において、画素アレイ部１００の第２行に配置された４つの画素セル１０１を１つの画素群として構成する場合、図６Ｂに示したように、まず、２列目のＧｂ画素セル１０１と３列目のＢ画素セル１０１とを１つの画素組とし、６列目のＧｂ画素セル１０１と７列目のＢ画素セル１０１とをもう１つの画素組としてそれぞれ組み合わせる。そして、それぞれの画素組を合わせて１つの画素群１０１ｂを構成する。この画素群１０１ｂの組み合わせも、図６Ａに示した組み合わせと同様に、同一の波長帯域（色）に対応した画素セル１０１を１つの面に配置したと考えた場合に、列方向または行方向に隣接する同一色の画素セル１０１が同じ画素群１０１ｂに含まれないようにした画素セル１０１の組み合わせである。
【００９１】
このように組み合わせることによって、仮に、この画素群１０１ｂが共有する接続電極部１３０に接続不良が発生し、この画素群１０１ｂに含まれる画素セル１０１が欠陥画素となってしまった場合でも、図６Ａに示した組み合わせと同様に、この画素群１０１ｂに含まれる画素セル１０１の画素信号を生成する（補間する）処理を行うことができる。より具体的には、例えば、仮に、３列目のＢ画素セル１０１が欠陥画素となってしまった場合でも、１列目のＢ画素セル１０１の画素信号と５列目のＢ画素セル１０１の画素信号とに基づいて、３列目のＢ画素セル１０１の画素信号を生成する（補間する）ことができる。同様に、３列目のＢ画素セル１０１と接続電極部１３０を共有する７列目のＢ画素セル１０１も、５列目のＢ画素セル１０１と９列目（不図示）のＢ画素セル１０１との画素信号とに基づいて、画素信号を生成する（補間する）ことができる。
【００９２】
ここで、従来の固体撮像装置における欠陥画素補正について考える。従来の固体撮像装置において、図６Ａに示した２行目のＧｂ画素セル１０１、３行目のＲ画素セル１０１、４行目のＧｂ画素セル１０１、および５行目のＲ画素セル１０１を１つの画素群として組み合わせた場合、仮に、この画素群が共有する接続電極部１３０に接続不良となると、３行目のＲ画素セル１０１と５行目のＲ画素セル１０１とが同時に欠陥画素となってしまう。このため、従来の固体撮像装置では、欠陥画素補正の画像処理によっても３行目のＲ画素セル１０１や５行目のＲ画素セル１０１、つまり、赤色の波長帯域に対応した画素セル１０１を１つの面に配置したと考えた場合に、同じ２列目で隣接するＲ画素セル１０１の画素信号を生成する（補間する）ことができない。
【００９３】
このように、固体撮像装置１０では、画素アレイ部１００内に配置された複数の画素セル１０１を、第１の組み合わせ方法によって、列方向および行方向に隣接した２つの画素セル１０１が複数含まれる画素組を同じ方向に１つ飛ばしに選択した複数の画素組に含まれる画素セル１０１同士、つまり、同じ列または行に配置された画素セル１０１同士で１つの画素群を構成する。これにより、固体撮像装置１０では、いずれかの画素群が共有する接続電極部１３０に接続不良が発生してしまった場合でも、後に実行する欠陥画素補正の画像処理において欠陥画素となってしまった画素セル１０１の画素信号を容易に生成する（補間する）ことができる。これにより、固体撮像装置１０を搭載した撮像装置では、画像を生成する処理が欠陥画素によって破綻をきたすことなく、画質の低下を抑えることができる。このため、固体撮像装置１０は、不良品として扱われる確率を低減する、つまり、固体撮像装置１０の不良率を低減することができる。このことにより、固体撮像装置１０のコストを低減することができる。
【００９４】
なお、固体撮像装置１０が、カラーフィルタ１１０２が貼付されていない、モノクロの画像を結像する固体撮像装置である場合には、同一の波長帯域（色）に対応した画素セル１０１が、画素アレイ部１００の一面に配置されるため、画素組を構成せずに、画素群を構成する。従って、モノクロの画像を結像する固体撮像装置の場合、第１の組み合わせ方法において１つの画素群を構成する同じ列または行に配置された複数の画素セル１０１は、同じ列または行において１つ飛ばしの位置に配置された画素セル１０１である。
【００９５】
（第２の組み合わせ方法）
次に、実施形態の固体撮像装置１０において１つの画素群に含まれる画素セル１０１の別の組み合わせについて説明する。図７は、本発明の実施形態の固体撮像装置１０において１つの画素群に含まれる画素セル１０１の第２の組み合わせ方法の一例を示した図である。図７は、ベイヤ配列のカラーフィルタ１１０２が貼付されている固体撮像装置１０を光が入射する側から見た場合において、８つの画素セル１０１で１つの画素群を構成するときの画素群内の画素セル１０１の組み合わせの一例を示している。なお、図７に示した「Ｇｒ」、「Ｒ」、「Ｇｂ」、「Ｂ」も、図６Ａおよび図６Ｂに示した第１の組み合わせ方法と同様である。
【００９６】
第２の組み合わせ方法は、画素アレイ部１００内で列方向および行方向に隣接した複数の画素セル１０１を１つの画素組とし、この画素組の配置において市松状に複数の画素組を選択して１つの画素群として構成する組み合わせ方法である。図７には、画素アレイ部１００内で列方向および行方向に隣接する４つの画素セル１０１を１つの画素組とし、２組の画素組を１つの画素群として構成する、つまり、８つの画素セル１０１を１つの画素群として構成するときの組み合わせ方法を示している。
【００９７】
第２の組み合わせ方法において、画素アレイ部１００に配置された８つの画素セル１０１を１つの画素群として構成する場合、図７に示したように、まず、２列目２行目のＧｂ画素セル１０１、２列目３行目のＲ画素セル１０１、３列目２行目のＢ画素セル１０１、および３列目３行目のＧｒ画素セル１０１を１つの画素組１０１ｃとして組み合わせる。また、図７に示したように、４列目４行目のＧｂ画素セル１０１、４列目５行目のＲ画素セル１０１、５列目４行目のＢ画素セル１０１、および５列目５行目のＧｒ画素セル１０１を１つの画素組１０１ｄとして組み合わせる。そして、画素組１０１ｃと画素組１０１ｄとを合わせて１つの画素群１０１ｅを構成する。この画素群１０１ｅの組み合わせも、上述したように、同一の波長帯域（色）に対応した画素セル１０１を１つの面に配置したと考えた場合に、列方向または行方向に隣接する同一色の画素セル１０１が同じ画素群１０１ｅに含まれないようにした画素セル１０１の組み合わせである。
【００９８】
例えば、赤色の波長帯域に対応した画素セル１０１を１つの面に配置したと考えた場合、画素群１０１ｅに含まれる２列目３行目のＲ画素セル１０１と４列目５行目のＲ画素セル１０１とは、同じ列方向または行方向に隣接した画素セル１０１ではなく、斜め方向に配置された画素セル１０１同士である。同様に、青色の波長帯域に対応した画素セル１０１を１つの面に配置したと考えた場合における３列目２行目のＢ画素セル１０１と５列目４行目のＢ画素セル１０１も、斜め方向に配置された画素セル１０１同士である。また、青色の行の緑色の波長帯域に対応した画素セル１０１を１つの面に配置したと考えた場合における２列目２行目のＧｂ画素セル１０１と４列目４行目のＧｂ画素セル１０１、赤色の行の緑色の波長帯域に対応した画素セル１０１を１つの面に配置したと考えた場合における３列目３行目のＧｒ画素セル１０１と５列目５行目のＧｒ画素セル１０１のそれぞれも、斜め方向に配置された画素セル１０１同士である。
【００９９】
さらに、緑色の波長帯域に対応した画素セル１０１を１つの面に配置したと考えた場合においても、２列目２行目のＧｂ画素セル１０１、３列目３行目のＧｒ画素セル１０１、４列目４行目のＧｂ画素セル１０１、および５列目５行目のＧｒ画素セル１０１は、斜め方向に配置された画素セル１０１同士である。
【０１００】
このように組み合わせることによって、仮に、この画素群１０１ｅが共有する接続電極部１３０に接続不良が発生し、この画素群１０１ｅに含まれる画素セル１０１が欠陥画素となってしまった場合でも、図６Ａおよび図６Ｂに示した第１の組み合わせ方法と同様に、他の画素群に含まれる周辺の画素セル１０１の画素信号に基づいて、この画素群１０１ｅに含まれる画素セル１０１の画素信号を生成する（補間する）処理を行うことができる。そして、固体撮像装置１０を搭載したカメラでは、破綻をきたすことなく画像を生成することができる。
【０１０１】
より具体的には、例えば、４列目５行目のＲ画素セル１０１が欠陥画素となってしまった場合には、４列目３行目のＲ画素セル１０１、２列目５行目のＲ画素セル１０１、４列目７行目のＲ画素セル１０１、および６列目５行目のＲ画素セル１０１のそれぞれの画素信号に基づいて、４列目５行目のＲ画素セル１０１の画素信号を生成する（補間する）ことができる。
【０１０２】
ここで、従来の固体撮像装置において、例えば、図７に示した２行目の２列目〜５列目の４つの画素セル１０１と、３行目の２列目〜５列目の４つの画素セル１０１との８つの画素セル１０１を１つの画素群として組み合わせた場合を考える。この場合、仮に、この画素群が共有する接続電極部１３０に接続不良となると、この画素群に含まれる同じ行の同じ色の画素セル１０１（例えば、３行目の２列目のＲ画素セル１０１と４列目のＲ画素セル１０１）が同時に欠陥画素となってしまう。このため、従来の固体撮像装置では、欠陥画素補正の画像処理によっても３行目の２列目のＲ画素セル１０１や４列目のＲ画素セル１０１、つまり、赤色の波長帯域に対応した画素セル１０１を１つの面に配置したと考えた場合に、同じ３行目で隣接するＲ画素セル１０１の画素信号を生成する（補間する）ことができない。
【０１０３】
このように、固体撮像装置１０では、画素アレイ部１００内に配置された複数の画素セル１０１を、第２の組み合わせ方法によって、列方向および行方向に隣接した画素セル１０１が複数含まれる画素組を市松状に選択した複数の画素組に含まれる画素セル１０１同士で１つの画素群を構成する。これにより、固体撮像装置１０では、第１の組み合わせ方法と同様に、いずれかの画素群が共有する接続電極部１３０に接続不良が発生してしまった場合でも、欠陥画素となってしまった画素セル１０１の画素信号を容易に生成する（補間する）ことができる。これにより、固体撮像装置１０では、第２の組み合わせ方法によっても不良率を低減し、固体撮像装置１０のコストを低減することができる。
【０１０４】
なお、図７に示した第２の組み合わせ方法では、画素組１０１ｃと画素組１０１ｄとを合わせて画素群１０１ｅを構成した場合について説明した。つまり、斜め方向に隣接する画素組を選択して１つの画素群を構成する場合について説明した。しかし、例えば、第２の組み合わせ方法に第１の組み合わせ方法の考え方を適用し、列方向または行方向に１つ飛ばしの位置に配置された画素組を選択して１つの画素群を構成してもよい。また、例えば、第２の組み合わせ方法と第１の組み合わせ方法とのそれぞれの考え方を適用し、列方向および行方向に１つ飛ばしの位置に配置されたそれぞれの画素組と、斜め方向に１つ飛ばしの位置に配置された画素組との４つの画素組を選択して１つの画素群を構成してもよい。
【０１０５】
なお、固体撮像装置１０が、モノクロの画像を結像する固体撮像装置である場合、第２の組み合わせ方法においてそれぞれの画素組に含まれる複数の画素セル１０１は、同じ列または行において１つ飛ばしの位置に配置された画素セル１０１である。つまり、モノクロの画像を結像する固体撮像装置では、画素組に含まれる複数の画素セル１０１は、列方向、行方向、および斜め方向のそれぞれに１つ飛ばしの位置に配置された画素セル１０１である。
【０１０６】
実施形態によれば、入射された光線を電気信号に変換して出力する光電変換部を具備した画素セル（画素セル１０１）を二次元のマトリクス状に複数配置した画素部（画素アレイ部１００）を複数の半導体基板に分けて形成し、複数の半導体基板を積層した構造の固体撮像装置であって、光電変換部を含む画素セル１０１の一部の回路要素である光電変換回路（光電変換回路１１１０）を二次元のマトリクス状に複数形成した第１の半導体基板（第１の半導体基板１１）と、光電変換回路１１１０のそれぞれに対応し、光電変換部が出力した電気信号を保持し、電気信号に応じた画素信号を出力するメモリ部を含む画素セル１０１の他の一部の回路要素であるメモリ回路（メモリ回路１２１０）を二次元のマトリクス状に複数形成した第２の半導体基板（第２の半導体基板１２）と、第１の半導体基板１１と第２の半導体基板１２との間に形成され、光電変換回路１１１０の信号線と、メモリ回路１２１０の信号線とを電気的に接続する接続電極（接続電極部１３０）と、を備え、画素アレイ部１００に配置されたそれぞれの画素セル１０１は、同一の波長帯域（色）の光線に対応した画素セル１０１を１つの面に配置したと考えた場合に、同一の波長帯域に対応した隣接する画素セル１０１（同一色の画素セル１０１）が含まれないように組み合わされた複数の画素群（画素群１０１ａ、画素群１０１ｂ、画素群１０１ｅなど）に分けられ、同一の画素群に含まれるそれぞれの画素セル１０１の光電変換回路１１１０（光電変換回路１１１１〜光電変換回路１１１４など）同士およびメモリ回路１２１０（メモリ回路１２１１〜メモリ回路１２１４など）同士で同じ接続電極部１３０を共有し、異なる画素群に含まれるそれぞれの画素セル１０１の光電変換回路１１１０の信号線とメモリ回路１２１０の信号線とは、異なる接続電極部１３０で接続される固体撮像装置（固体撮像装置１０）が構成される。
【０１０７】
また、実施形態によれば、画素アレイ部１００は、少なくとも３種類の波長帯域（色）に分光された光線のそれぞれの波長帯域（色）に対応する画素セル１０１が複数配置されており、画素群のそれぞれは、複数の画素セル１０１の内、少なくとも２種類の波長帯域（色）に対応する画素セル１０１が組となった画素組（画素組１０１ｃ、画素組１０１ｄなど）が複数組み合わされて構成され、同一の画素群（画素群１０１ｅ）として組み合わされた異なる画素組（画素組１０１ｃまたは画素組１０１ｄ）に含まれる同一の波長帯域（色）に対応する画素セル１０１は、同一の波長帯域（色）に対応した画素セル１０１を１つの面に配置したと考えた場合に、隣接する位置に配置されていない固体撮像装置１０が構成される。
【０１０８】
また、実施形態によれば、画素アレイ部１００は、赤色（Ｒ）の波長帯域（色）に対応する画素セル１０１（Ｒ画素セル１０１）と、緑色（ＧｒおよびＧｂ）の波長帯域（色）に対応する画素セル１０１（Ｇｒ画素セル１０１およびＧｂ画素セル１０１）と、青色（Ｂ）の波長帯域（色）に対応する画素セル１０１（Ｂ画素セル１０１）とがベイヤ配列に配置されており、画素群（例えば、画素群１０１ｅ）のそれぞれは、赤色（Ｒ）の波長帯域（色）に対応するＲ画素セル１０１、緑色（ＧｒまたはＧｂ）の波長帯域（色）に対応するＧｒ画素セル１０１またはＧｂ画素セル１０１、および青色（Ｂ）の波長帯域（色）に対応するＢ画素セル１０１の内、少なくとも２種類の画素セル１０１が組となった画素組（画素組１０１ｃ、画素組１０１ｄなど）が複数組み合わされて構成され、同一の画素群（画素群１０１ｅ）として組み合わされた異なる画素組（画素組１０１ｃまたは画素組１０１ｄ）に含まれる同一の波長帯域（色）に対応する画素セル１０１は、同一の波長帯域（色）に対応した画素セル１０１を１つの面に配置したと考えた場合に、隣接する位置に配置されていない固体撮像装置１０が構成される。
【０１０９】
また、実施形態によれば、画素アレイ部１００は、可視光全体の波長帯域（色）に対応する画素セル１０１が複数配置されており、画素群のそれぞれは、複数の画素セル１０１の内、隣接する位置に配置されていない画素セル１０１が複数組み合わされて構成される固体撮像装置１０が構成される。
【０１１０】
また、実施形態によれば、画素群は、画素部内の画素組の配置において市松状に配置された複数の画素組が組み合わされて構成される固体撮像装置１０が構成される。
【０１１１】
また、実施形態によれば、画素群は、画素部内の画素組の配置において画素組に含まれる画素セルが並んだ方向に１つ飛ばしの位置に配置された複数の画素組が組み合わされて構成される固体撮像装置１０が構成される。
【０１１２】
また、実施形態によれば、画素群（例えば、画素群１０１ｅ）は、画素アレイ部１００内の画素組の配置において市松状に配置された複数の画素組（画素組１０１ｃまたは画素組１０１ｄ）が組み合わされて構成される固体撮像装置１０が構成される。
【０１１３】
また、実施形態によれば、画素群（例えば、画素群１０１ａまたは画素群１０１ｂ）は、画素アレイ部１００内の画素組の配置において画素組に含まれる画素セル１０１が並んだ方向に１つ飛ばしの位置に配置された複数の画素組が組み合わされて構成される固体撮像装置１０が構成される。
【０１１４】
また、実施形態によれば、画素群は、画素アレイ部１００内の画素セル１０１の配置において市松状に配置された複数の画素セル１０１が組み合わされて構成される固体撮像装置１０が構成される。
【０１１５】
また、実施形態によれば、画素群は、画素アレイ部１００内の画素セル１０１の配置において所定の方向に１つ飛ばしの位置に配置された複数の画素セル１０１が組み合わされて構成される固体撮像装置１０が構成される。
【０１１６】
また、実施形態によれば、固体撮像装置１０は、いずれかの画素群（画素群１０１ａ、画素群１０１ｂ、または画素群１０１ｅなど）における接続電極部１３０の接続不良が発生した場合、この画素群に含まれるそれぞれの画素セル１０１が出力する画素信号を、接続不良が発生した接続電極部１３０と異なる接続電極部１３０で接続された他の画素群に含まれ、同一の波長帯域（色）に対応した画素セル１０１を１つの面に配置したと考えた場合に隣接する位置に配置された同一の波長帯域（色）に対応した画素セル１０１が出力した画素信号で補間する固体撮像装置１０が構成される。
【０１１７】
上記に述べたように、本発明の実施形態によれば、複数の半導体基板を積層した構成の固体撮像装置において、同一の波長帯域（色）に対応した画素セルを１つの面に配置したと考えた場合に、隣接する画素セル、つまり、連続した同一色の画素セルが同じ画素群に含まれないように、それぞれの画素群に含まれる画素セルを組み合わせる。そして、本発明の実施形態では、画素群に含まれるそれぞれの画素セルを第１の半導体基板と第２の半導体基板とに分けて形成する際に、この画素群に含まれるそれぞれの画素セルが同じ接続電極部を共有する。これにより、本発明の実施形態では、第１の半導体基板に形成された画素セルの構成要素と、第２の半導体基板に形成された同じ画素セルの構成要素を電気的に接続する接続電極部の数を少なくすることができる。このことにより、本発明の実施形態では、固体撮像装置における接続電極部が接続不良となってしまう確率を低減することができる。
【０１１８】
しかも、本発明の実施形態では、上述したように、それぞれの画素群に、連続した同一色の画素セルが含まれていない。このため、本発明の実施形態では、仮にいずれかの画素群が共有する接続電極部が接続不良となり、この画素群に含まれる画素セルが欠陥画素となってしまった場合でも、後に実行する欠陥画素補正の画像処理によって、異なる接続電極部を共有する画素群に含まれる画素セルの画素信号に基づいて、欠陥画素の画素信号を容易に生成する（補間する）ことができる。これにより、本発明の固体撮像装置を搭載した撮像装置では、画像を生成する処理が欠陥画素によって破綻をきたすことなく、生成する画像の欠陥画素による画質の低下を抑えることができる。このことにより、本発明の固体撮像装置は、不良品として扱われる確率（不良率）を低減することができる。
【０１１９】
これらのことにより、本発明の実施形態では、固体撮像装置のコストの低減を図ることができる。そして、本発明の実施形態では、固体撮像装置の高性能化、高機能化、および小型化と共に、信頼性の向上も図ることができる。
【０１２０】
なお、実施形態においては、仮にいずれかの画素群が共有する接続電極部１３０が接続不良となって、この画素群に含まれる画素セル１０１が欠陥画素となってしまった場合に、固体撮像装置１０を搭載したカメラ（撮像装置）が後に実行する欠陥画素補正の画像処理によって欠陥画素の画素信号を生成する（補間する）構成について説明した。しかし、欠陥画素補正の処理は、固体撮像装置１０を搭載したカメラが行う構成に限定されるものではない。例えば、固体撮像装置１０内に欠陥画素補正の処理を行う処理部を備え、この処理部で欠陥画素補正の処理を行った画素信号、つまり、補間した画素信号を外部に出力する固体撮像装置１０を構成してもよい。なお、欠陥画素補正の処理は、固体撮像装置１０に備えた列処理回路３００や水平駆動回路４００が行ってもよい。
【０１２１】
また、実施形態においては、第１の半導体基板１１と第２の半導体基板１２との２枚の半導体基板を積層した固体撮像装置の構成について説明した。しかし、上述したように、固体撮像装置において積層する基板の枚数は２枚に限らず、さらに多くの枚数の基板を積層する構成であってもよい。
【０１２２】
また、実施形態においては、固体撮像装置にベイヤ配列のカラーフィルタが貼付されている場合を一例として説明した。つまり、実施形態においては、ベイヤ配列の固体撮像装置において、画素群に含まれる画素セルの組み合わせについて説明した。しかし、固体撮像装置に貼付されるカラーフィルタにおける色の配列や画素セルの配置は、上述したベイヤ配列のみに限定されるものではなく、他の配列（例えば、それぞれの画素セルが蜂の巣状に配置された、いわゆる、ハニカム配列）の固体撮像装置においても同様に、本発明の考え方を適用することができる。
【０１２３】
以上、本発明の実施形態について、図面を参照して説明してきたが、具体的な構成はこの実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲においての種々の変更も含まれる。
【産業上の利用可能性】
【０１２４】
上記各実施形態によれば、複数の半導体基板を積層した構成の固体撮像装置において、同一の波長帯域に対応した画素を１つの面に配置したと考えた場合に、隣接する同一の波長帯域の画素が欠陥となる割合を抑えることができる。
【符号の説明】
【０１２５】
１０  固体撮像装置
１００  画素アレイ部（画素部）
１０１  画素セル
１０２  垂直信号線
１０３  垂直信号線電流源
１０４  マルチプレクサ（光電変換回路）
１０５  デマルチプレクサ（メモリ回路）
２００  垂直駆動回路
３００  列処理回路
４００  水平駆動回路
５００  出力部
１１  第１の半導体基板
１１１  光電変換アレイ（画素セル，画素部，第１の半導体基板）
１１１０，１１１１，１１１２，１１１３，１１１４  光電変換回路（光電変換回路，画素セル，画素部，第１の半導体基板）
１１２  第１の垂直駆動回路
１１４  第１の水平駆動回路
１１０１  マイクロレンズ
１１０２  カラーフィルタ
１１０３  第１の半導体層
１１０４  光電変換部
１１０５  第１の配線層
１１０６  金属配線
１２  第２の半導体基板
１２１  メモリアレイ（画素セル，画素部，第２の半導体基板）
１２１０，１２１１，１２１２，１２１３，１２１４  メモリ回路（メモリ回路，画素セル，画素部，第２の半導体基板）
１２２  第２の垂直駆動回路
１２４  第２の水平駆動回路
１２０１  第２の配線層
１２０２  金属配線
１２０３  第２の半導体層
１２０４  メモリ部
１３  接続層
１３０  接続電極部（接続電極）
１０１ａ  画素群（画素セル，画素部）
１０１ｂ  画素群（画素セル，画素部）
１０１ｃ  画素組（画素セル，画素部）
１０１ｄ  画素組（画素セル，画素部）
１０１ｅ  画素群（画素セル，画素部）
【図１】
2016067386.tif 000003
【図２】
2016067386.tif 000004
【図３】
2016067386.tif 000005
【図４】
2016067386.tif 000006
【図５】
2016067386.tif 000007
【図６Ａ】
2016067386.tif 000008
【図６Ｂ】
2016067386.tif 000009
【図７】
2016067386.tif 000010
【国際調査報告】
2016067386.tif 000011
2016067386.tif 000012
2016067386.tif 000013
2016067386.tif 000014