(57)【要約】  第一のダイオードと第一のＭＯＳＦＥＴとの第一の直列回路と、第二のダイオードと第二のＭＯＳＦＥＴとの第二の直列回路と、コンデンサと、を備え、前記第一の直列回路、前記第二の直列回路、及び前記コンデンサの両端に出力端子が、それぞれ接続された回路ブロックを複数設け、各回路ブロックの入力端子を直列接続して、そこにチョークを介して交流電源を接続する事で課題を解決する。
2016031061.tif 000002
【特許請求の範囲】
【請求項１】
第一の整流素子と第一のスイッチ素子とが直列に接続された第一の直列回路と、
第二の整流素子と第二のスイッチ素子とが直列に接続された第二の直列回路と、
コンデンサと、を有し、
前記第一の整流素子と前記第一のスイッチ素子との接続点に一方の入力端子が、
前記第二の整流素子と前記第二のスイッチ素子との接続点に他方の入力端子が、
前記第一の直列回路、前記第二の直列回路、及び前記コンデンサの両端に出力端子が、それぞれ接続された複数個の回路ブロックと、
隣り合う各回路ブロックの前記他方の入力端子と前記一方の入力端子とが接続されて形成される直列回路に挿入された少なくとも一つのチョークと、
前記各回路ブロックの出力端子にそれぞれ接続された複数の負荷と、
前記挿入された少なくとも一つのチョークを含み、前記隣り合う各回路ブロックの前記他方の入力端子と前記一方の入力端子とが接続されて形成される前記直列回路に接続された交流電源と、
を有する力率改善コンバータ。
【請求項２】
前記第一のスイッチ素子と前記第二の整流素子を入れ替えた請求項１に記載の力率改善コンバータ。
【請求項３】
前記第一の整流素子を第三のスイッチ素子に、前記第二の整流素子を第四のスイッチ素子に置き換えた請求項１に記載の力率改善コンバータ。
【請求項４】
前記スイッチ素子としてＭＯＳＦＥＴを用いる請求項１から請求項３のいずれか１項に記載の力率改善コンバータ。
【請求項５】
前記スイッチ素子としてＩＧＢＴと整流素子の並列接続回路を用いる請求項１から請求項３のいずれか１項に記載の力率改善コンバータ。
【請求項６】
請求項１から請求項５のいずれか１項に記載の力率改善コンバータと、
前記負荷として、前記各回路ブロックの出力端子に一次回路がそれぞれ接続された複数の絶縁型コンバータと、
を備え、
前記各絶縁型コンバータの二次側直流出力が互いに接続された、
電源装置。
【請求項７】
前記各絶縁型コンバータが互いに位相をずらして動作する請求項６に記載の電源装置。
【請求項８】
請求項１から請求項５のいずれか１項に記載の力率改善コンバータと、
前記負荷として、前記各回路ブロックの出力端子に一次回路がそれぞれ接続された複数の絶縁型コンバータと、
を備え、
前記各絶縁型コンバータのトランスの二次巻線が直列接続され、
前記二次巻線の直列回路に整流平滑回路が接続された、
電源装置。
【請求項９】
前記絶縁型コンバータの一次回路が、
直流電圧を交流のパルス電圧に変換する変換部と、
前記変換部に接続された共振回路と、
前記共振回路に接続された前記トランスの一次巻線と、
を有する請求項８に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マルチレベル変換器技術を非絶縁型の力率改善コンバータに適用したものであり、特にカスケードマルチセル型のマルチレベルコンバータに関する。
【背景技術】
【０００２】
従来、力率改善コンバータとしては昇圧チョッパ回路を用いた方式が良く知られている。図１５にこの方式の回路図を示す。ダイオード２１、ダイオード２２、ダイオード２３、ダイオード２４がブリッジ接続され、その入力に交流電源１が、その出力にチョーク２とＭＯＳＦＥＴ３７の直列回路が接続されている。ＭＯＳＦＥＴ３７のソース・ドレイン間にはダイオード２５とコンデンサ５４の直列回路が接続され、コンデンサ５４の両端には負荷３が接続されている。【０００３】
この力率改善コンバータは、チョーク２の電流から図示しないフィルタによって高周波成分を除去した電流が入力電流となるので、チョーク２の電流の低周波成分が交流電源１の電圧と相似の波形となる様に制御する事で力率改善機能を持つようになる。【０００４】
チョーク２の電流は、ＭＯＳＦＥＴ３７をオンオフする事で制御する事ができる。ＭＯＳＦＥＴ３７がオンするとＭＯＳＦＥＴ３７の電圧はゼロとなり、ＭＯＳＦＥＴ３７がオフするとダイオード２５が導通するので、ＭＯＳＦＥＴ３７の電圧はコンデンサ５４の電圧、すなわち、出力電圧と等しくなる。【０００５】
したがって、チョーク２の電圧変化に着目した図１５の等価回路は図１６に図示の回路となる。ここで、可変電圧源４は出力電圧をＶｏとして±ｍＶｏの値を持つ。ｍは０か１の値を持ち、符号は交流電源１の電圧が正ならプラス、負ならマイナスとなる。ただし、交流電源１の上側の電位が下側の電位よりも高い状態を正電圧、逆の状態を負電圧とする。【０００６】
この回路は昇圧チョッパなので、入力電圧よりも出力電圧の方が高い事が前提である。したがって、ｍ＝０、すなわち、ＭＯＳＦＥＴ３７がオンするとチョーク２の電流が増え、ｍ＝１、すなわち、ＭＯＳＦＥＴ３７がオフするとチョーク２の電流が減る事になる。このオンオフの比率を制御する事でチョーク２の電流を制御する事ができ、力率改善コンバータの入力電流が交流電源１の電圧と相似の波形となる様に制御する事ができる。【０００７】
一方、これと同等の動作を実現する回路としては図１７の回路が知られている。ここで、図１５に図示の回路と同じ部品は同じ記号で表すものとすると、ＭＯＳＦＥＴ３８、ＭＯＳＦＥＴ３９、ＭＯＳＦＥＴ４０、ＭＯＳＦＥＴ４１がブリッジ接続され、その入力にチョーク２を介して交流電源１が、その出力にコンデンサ５４が接続され、コンデンサ５４の両端には負荷３が接続されている。【０００８】
図１７に図示の回路において、全てのＭＯＳＦＥＴがオンすると図１６に図示の回路におけるｍ＝０の状態と等しくなる事は明らかである。また、全てのＭＯＳＦＥＴがオフすると、各ＭＯＳＦＥＴのボディダイオードでブリッジダイオードが構成され、その整流作用により図１６に図示の回路におけるｍ＝１の状態と等しくなる。したがって、図１５に図示の回路と同様に、図１７に図示の回路もまた力率改善コンバータとして作用させることが可能である。【０００９】
また、ＭＯＳＦＥＴ３８、ＭＯＳＦＥＴ３９、ＭＯＳＦＥＴ４０、ＭＯＳＦＥＴ４１のうち二つはダイオードと置き換える事が可能であり、図１８、図１９の回路が知られている。【００１０】
図１８に図示の回路において、ＭＯＳＦＥＴ４０とＭＯＳＦＥＴ４１がオンすると図１６に図示の回路におけるｍ＝０の状態と等しくなる事は明らかである。また、ＭＯＳＦＥＴ４０とＭＯＳＦＥＴ４１がオフすると、ダイオード２６とダイオード２７、ＭＯＳＦＥＴ４０のボディダイオード、ＭＯＳＦＥＴ４１のボディダイオードでブリッジダイオードが構成され、その整流作用により、図１６に図示の回路におけるｍ＝１の状態と等しくなる。したがって、図１５に図示の回路と同様に、図１８に図示の回路もまた力率改善コンバータとして作用させることが可能である。【００１１】
図１９に図示の回路において交流電源１が正電圧の時にＭＯＳＦＥＴ３９がオンすると、チョーク２、ダイオード２６、ＭＯＳＦＥＴ３９のルートで電流が流れ、図１６に図示の回路におけるｍ＝０の状態と等しくなる。また、交流電源１が負電圧の時にＭＯＳＦＥＴ４１がオンすると、ＭＯＳＦＥＴ４１、ダイオード２８、チョーク２のルートで電流が流れ、図１６に図示の回路におけるｍ＝０の状態と等しくなる。また、ＭＯＳＦＥＴ３９とＭＯＳＦＥＴ４１がオフすると、ダイオード２６とダイオード２８、ＭＯＳＦＥＴ３９のボディダイオード、ＭＯＳＦＥＴ４１のボディダイオードでブリッジダイオードが構成され、その整流作用により図１６に図示の回路におけるｍ＝１の状態と等しくなる。したがって、図１５に図示の回路と同様に、図１９に図示の回路もまた力率改善コンバータとして作用させることが可能である。【００１２】
さて、このような力率改善コンバータを小型化するにはスイッチング周波数を上げる方法が一般的である。スイッチング周波数を上げる事で、同じリップル電流を実現する為に必要なチョークのインダクタンスが下がる為、チョークを小型化する事が可能になる。【００１３】
しかしながら、スイッチング周波数を上げるデメリットとしてスイッチング損失が増える事や、チョーク巻線の交流抵抗が上がる事によるチョーク銅損の増大、コアの高周波特性によるチョーク鉄損の増大がある。損失の増大は冷却部品の大型化を招くので、スイッチング周波数を上げる事による力率改善コンバータの小型化効果が頭打ちになる問題があった。【００１４】
また、従来の力率改善コンバータはコモンモードノイズが大きい問題もある。コモンモードノイズはアースにコモンモード電流が流れ込むことで発生するが、このコモンモード電流はＭＯＳＦＥＴなどのスイッチ素子がスイッチングした時の電位変化で発生する。ＭＯＳＦＥＴの場合、素子の背面はドレインになるが、このドレインとアースの間に存在する浮遊容量を通じてアースにコモンモード電流が流れる。コモンモード電流をｉＣ、浮遊容量をＣＳＴＲＡＹ、アースに対するドレイン電圧の時間変化をｄＶ／ｄｔとすると【００１５】
【数１】
2016031061.tif 000003
となる。【００１６】
したがって、コモンモード電流ｉＣを小さくするには浮遊容量ＣＳＴＲＡＹを小さくする、ｄＶを小さくする、ｄｔを大きくするという三つの方法が考えられる。だが、浮遊容量ＣＳＴＲＡＹを小さくするためにドレインとアースの間にある絶縁物を厚くすると、熱抵抗が上がってＭＯＳＦＥＴの温度が上昇する問題がある。ｄＶは±Ｖｏである事が回路構成から決定されるので変更できない。また、ｄｔを大きくするとスイッチング損失が増えるので、ＭＯＳＦＥＴの温度が上昇する問題がある。【００１７】
このように、コモンモード電流を小さくする事は容易ではないので、やむを得ずノイズフィルタのインピーダンスを上げて対策する場合がある。しかし、インピーダンスを上げるには高価な素材を使う、あるいは、ノイズフィルタが大型化するという問題がある。
【発明の概要】
【００１８】
本発明は回路構成の変更により、スイッチング周波数を上げずにチョークを小さくし、コモンモード電流を小さくする。
【発明が解決しようとする課題】
【００１９】
従来の力率改善コンバータは、スイッチング周波数を上げる事で小型化しようとしても、部品損失の増大により小型化効果が頭打ちになる問題がある。【００２０】
また、コモンモード電流が大きいのでノイズフィルタが大型化する問題がある。
【課題を解決するための手段】
【００２１】
本発明のｎレベル力率改善コンバータ（ｎは３以上の整数）は、第一の整流素子と第一のスイッチ素子との第一の直列回路と、第二の整流素子と第二のスイッチ素子との第二の直列回路と、コンデンサと、を有し、前記第一の整流素子と前記第一のスイッチ素子との接続点に入力端子が、前記第二の整流素子と前記第二のスイッチ素子との接続点に他の入力端子が、前記第一の直列回路、前記第二の直列回路、及び前記コンデンサの両端に出力端子が、それぞれ接続された回路ブロックを（ｎ−１）個設け、チョークと、隣り合う各回路ブロックの前記他方の入力端子と前記一方の入力端子とが接続されて形成される直列回路が前記交流電源に接続され、前記各回路ブロックの出力端子にはそれぞれ負荷が接続されている。
なお、前記チョークは前記各回路ブロック間の任意の場所に接続しても良く、また、複数の場所に分散配置しても良い。したがって、前記各回路ブロックにそれぞれチョークを含める事も可能である。
【発明の効果】
【００２２】
本発明の力率改善コンバータ、及び、力率改善コンバータを備えた電源装置には、次の効果がある。【００２３】
第一に、チョークの印加電圧が減って見かけの周波数が上がる事で、チョークを小型化することができる。これにより、電源装置全体も小型化することができる。なぜなら、入力電圧の瞬時値に応じて各回路ブロックの入力端子電圧を選択する事でチョークの印加電圧を減らす事ができ、かつ、各回路ブロックの入力端子電圧を切替える位相をずらすことでチョークにとっての見かけの周波数が上がるので、同じリップル電流を実現するためのインダクタンスを低下させることができるからである。【００２４】
第二に、ＭＯＳＦＥＴの電位変化を減らすことでコモンモード電流を減らす事ができる。前記数１に示したｄＶは従来回路では±Ｖｏだが、本発明の力率改善コンバータでは±Ｖｏ／（ｎ−１）となる。これは、各回路ブロックの出力端子電圧をＶｏ／（ｎ−１）に制御する事で、ＭＯＳＦＥＴにかかる電圧がＶｏではなくＶｏ／（ｎ−１）となる為である。したがって、コモンモード電流ｉＣは従来回路の１／（ｎ−１）となる。これにより、熱抵抗の増大やスイッチング損失の増大といった代償を払わずにコモンモードノイズを減らす事ができ、ノイズフィルタを小型化する事ができる。
【図面の簡単な説明】
【００２５】
【図１】図１は、本発明のｎレベル力率改善コンバータの一実施例である。
【図２】図２は、本発明の３レベル力率改善コンバータの一実施例である。
【図３】図３は、チョークの電圧変化に着目した図２の等価回路である。
【図４】図４は、従来回路におけるチョーク電流波形である。
【図５】図５は、本発明におけるチョーク電流波形である。
【図６】図６は、従来回路におけるチョーク電圧波形である。
【図７】図７は、本発明におけるチョーク電圧波形である。
【図８】図８は、従来回路におけるチョーク電流波形とチョーク電圧波形である。
【図９】図９は、本発明におけるチョーク電流波形とチョーク電圧波形である。
【図１０】図１０は、本発明の４レベル力率改善コンバータの一実施例である。
【図１１】図１１は、チョークの電圧変化に着目した図１０の等価回路である。
【図１２】図１２は、図２の負荷として絶縁型コンバータを接続する実施例である。
【図１３】図１３は、図２の負荷として絶縁型コンバータを接続する実施例である。
【図１４】図１４は、図２の負荷として絶縁型コンバータを接続する実施例である。
【図１５】図１５は、従来の力率改善コンバータの回路図である。
【図１６】図１６は、チョークの電圧変化に着目した図１５、図１７、図１８、図１９の等価回路である。
【図１７】図１７は、従来の力率改善コンバータの回路図である。
【図１８】図１８は、従来の力率改善コンバータの回路図である。
【図１９】図１９は、従来の力率改善コンバータの回路図である。
【発明を実施するための形態】
【００２６】
本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかである。但し、図面はもっぱら解説のためのものであって、本発明の技術的範囲を限定するものではない。
【００２７】
本発明のｎレベル力率改善コンバータ（ｎは３以上の整数）は、図１に示す様に交流電源１とチョーク２、（ｎ−１）個の回路ブロック５、各回路ブロック５の出力端子に接続されている負荷３で構成されている。
【００２８】
各回路ブロック５は、ダイオード１１とＭＯＳＦＥＴ３１との第一の直列回路と、ダイオード１２とＭＯＳＦＥＴ３２との第二の直列回路と、コンデンサ５１と、を備えてある。ＭＯＳＦＥＴ３１のドレインとダイオード１１のアノードが接続され、ＭＯＳＦＥＴ３２のドレインとダイオード１２のアノードが接続されている。ダイオード１１とＭＯＳＦＥＴ３１の接続点に一方の入力端子が、ダイオード１２とＭＯＳＦＥＴ３２の接続点に他方の入力端子が接続されている。ダイオード１１のカソードとダイオード１２のカソードがコンデンサ５１の一端に、ＭＯＳＦＥＴ３１のソースとＭＯＳＦＥＴ３２のソースがコンデンサ５１の他端に接続され、さらに、コンデンサ５１の両端に出力端子を介して負荷３がそれぞれ接続されている。
【００２９】
各回路ブロック５の入力端子は直列接続されている。具体的には、一番目の回路ブロック５の一方の入力端子と（ｎ−１）番目の回路ブロック５の他方の入力端子との間に、交流電源１がチョーク２を介して接続されている。隣り合う回路ブロック５の他方の入力端子と一方の入力端子とが接続されている。例えば、一番目の回路ブロック５の他方の入力端子と二番目の回路ブロック５の一方の入力端子とが接続されている。なお、隣り合うとは、物理的に隣り合う必要はなく、形式的に隣り合っていれば良い。
【００３０】
本発明を実施するための形態及び後述する実施例において、回路ブロック５はダイオード１１とＭＯＳＦＥＴ３１との第一の直列回路と、ダイオード１２とＭＯＳＦＥＴ３２との第二の直列回路と、コンデンサ５１とを備え、ＭＯＳＦＥＴ３１のドレインとダイオード１１のアノードが接続され、ＭＯＳＦＥＴ３２のドレインとダイオード１２のアノードが接続されている構成のみ記載されている。
【００３１】
しかしながら、これには限定されず、例えば、ダイオード１１のカソードとＭＯＳＦＥＴ３１のソースが接続され、ダイオード１２のカソードとＭＯＳＦＥＴ３２のソースが接続されている構成も可能である。この場合、ＭＯＳＦＥＴ３１のドレインとＭＯＳＦＥＴ３２のドレインがコンデンサ５１の他端に、ダイオード１１のアノードとダイオード１２のアノードがコンデンサ５１の一端に接続されている。
【００３２】
また、第一の直列回路を２つのダイオードの直列回路で構成し、第二の直列回路を２つのＭＯＳＦＥＴの直列回路で構成することも可能である。また、第一の直列回路及び第二の直列回路を２つのＭＯＳＦＥＴの直列回路で構成することも可能である。
【実施例１】
【００３３】
（実施例１の構成）
図２にレベル数ｎを３とした本発明の実施例を示す。このコンバータは、交流電源１とチョーク２、２個の回路ブロック５、各回路ブロック５の出力端子に接続された負荷３で構成されている。【００３４】
各回路ブロック５はダイオード１１とＭＯＳＦＥＴ３１との第一の直列回路と、ダイオード１２とＭＯＳＦＥＴ３２との第二の直列回路と、コンデンサ５１と、を備えてある。ＭＯＳＦＥＴ３１のドレインとダイオード１１のアノードが接続され、ＭＯＳＦＥＴ３２のドレインとダイオード１２のアノードが接続されている。ダイオード１１とＭＯＳＦＥＴ３１の接続点に一方の入力端子が、ダイオード１２とＭＯＳＦＥＴ３２の接続点に他方の入力端子が接続されている。ダイオード１１のカソードとダイオード１２のカソードがコンデンサ５１の一端に、ＭＯＳＦＥＴ３１のソースとＭＯＳＦＥＴ３２のソースがコンデンサ５１の他端に接続され、さらに、コンデンサ５１の両端に出力端子を介して負荷３がそれぞれ接続されている。【００３５】
第一の回路ブロック５の入力端子と第二の回路ブロック５の入力端子は直列接続されている。具体的には、第一の回路ブロック５の一方の入力端子と第二の回路ブロック５の他方の入力端子との間に、交流電源１がチョーク２を介して接続されている。また、第一の回路ブロック５の他方の入力端子と第二の回路ブロック５の一方の入力端子とが接続されている。【００３６】
（実施例１の動作）
このように構成された実施例１の力率改善コンバータにおいて、各回路ブロック５の出力電圧はそれぞれＶｏ／２に制御されているものとする。各回路ブロック５の構成は図１８の回路と同様であるから、各回路ブロック５の入力端子間電圧はＭＯＳＦＥＴ３１，３２のオンオフによって０か±Ｖｏ／２の状態を選択する事ができる。各回路ブロック５の入力端子は直列接続されているので、全体としては０、±Ｖｏ／２、±Ｖｏの状態を選択できる事になる。【００３７】
したがって、チョーク２の電圧変化に着目した図２の等価回路は図３に図示の回路となる。回路としては図１６に図示の回路と同じだが、可変電圧源４の値が異なり、電圧Ｖｏの係数が０、１だけでなく１／２が追加されている。このように三つの電圧レベルが存在するので３レベルと称している。【００３８】
このように電圧Ｖｏの係数が０、１だけでなく１／２が追加されることで、チョーク２の印加電圧を減らすことができる。例えば交流電源１の瞬時値が低い時は０と１／２を、高い時は１／２と１を選択すれば良い。【００３９】
また、入力端子電圧の切替えを、位相をずらして実施する事でチョーク２にとっての見かけの周波数を上げる事ができる。
例えば０と１／２を選択する時は、
第一の回路ブロック：０      第二の回路ブロック２：０
第一の回路ブロック：１／２  第二の回路ブロック２：０
第一の回路ブロック：０      第二の回路ブロック２：０
第一の回路ブロック：０      第二の回路ブロック２：１／２
と切替えればよい。各回路ブロック５は１回しか切替えていないが、全体としては０、１／２、０、１／２と２回切替えたことになる。
したがって、同じリップル電流を実現するためのインダクタンスが低下する。【００４０】
従来回路のチョーク２の電流波形を図４に、実施例１のチョーク２の電流波形を図５に示す。ここで示す電流波形は入力電圧２４０Ｖ、出力電圧４００Ｖ（実施例１は各２００Ｖ）、負荷抵抗２４Ω（実施例１は各１２Ω）、スイッチング周波数９０ｋＨｚとした場合のシミュレーション結果である。違いはチョークのインダクタンスで、従来回路では１００μＨ、実施例１では２５μＨとしている。【００４１】
図４で示した電流波形と図５で示した電流波形はどちらも２０Ａ／ｄｉｖ、２ｍｓｅｃ／ｄｉｖで表示しているが、インダクタンスの違いにもかかわらずほぼ同じリップル電流になっている事がわかる。この例ではインダクタンスを１／４にできており、チョークを大幅に小型化する事ができる。【００４２】
従来回路のチョーク２の電圧波形を図６に、実施例１のチョーク２の電圧波形を図７に示す。従来回路ではチョーク２に入力電圧と（入力電圧−出力電圧）が印加されるので最大で±４００Ｖの電圧がかかっているが、実施例１では入力電圧が低い時は入力電圧と（入力電圧−出力電圧÷２）が、入力電圧が高い時は（入力電圧−出力電圧÷２）と（入力電圧−出力電圧）が印加されるので、±２００Ｖに抑制されている。【００４３】
図４、図５、図６、図７で示した波形を、６ｍｓｅｃから２スイッチング周期分拡大した波形を図８と図９に示す。図８は従来回路の波形であり、印加電圧が高く、一周期に一回の電圧変化となっている。一方、図９は実施例１の波形であり、印加電圧が低く抑えられ、一周期に二回の電圧変化となっている。このようにチョークとしては印加電圧が減って周波数が上がるので、同じリップル電流を実現するためのインダクタンスが低下する。【００４４】
また、各ＭＯＳＦＥＴ３１，３２にかかる電圧はそれぞれＶｏ／２である事から、前記数１のｄＶは±Ｖｏ／２となり、コモンモード電流は従来回路の１／２となる。したがって従来回路よりもコモンモードノイズを減らす事ができ、ノイズフィルタを小型化する事ができる。【００４５】
（実施例１の効果）
以上の作用により、本発明の回路を使う事でチョークを小型化する事ができ、また、ノイズフィルタを小型化する事ができる。
【実施例２】
【００４６】
（実施例２の構成）
図１０にレベル数ｎを４とした本発明の実施例を示す。このコンバータは、交流電源１とチョーク２、３個の回路ブロック５、各回路ブロック５の出力端子に接続された負荷３で構成されている。【００４７】
各回路ブロック５はダイオード１１とＭＯＳＦＥＴ３１との第一の直列回路と、ダイオード１２とＭＯＳＦＥＴ３２との第二の直列回路と、コンデンサ５１と、を備えてある。ＭＯＳＦＥＴ３１のドレインとダイオード１１のアノードが接続され、ＭＯＳＦＥＴ３２のドレインとダイオード１２のアノードが接続されている。ダイオード１１とＭＯＳＦＥＴ３１の接続点に一方の入力端子が、ダイオード１２とＭＯＳＦＥＴ３２の接続点に他方の入力端子が接続されている。ダイオード１１のカソードとダイオード１２のカソードがコンデンサ５１の一端に、ＭＯＳＦＥＴ３１のソースとＭＯＳＦＥＴ３２のソースがコンデンサ５１の他端に接続され、さらに、コンデンサ５１の両端に出力端子を介して負荷３がそれぞれ接続されている。【００４８】
三つの回路ブロック５の入力端子は直列接続されている。具体的には、第一の回路ブロック５の一方の入力端子と第三の回路ブロック５の他方の入力端子との間に、交流電源１がチョーク２を介して接続されている。また、第一の回路ブロック５の他方の入力端子と第二の回路ブロック５の一方の入力端子とが接続され、第二の回路ブロック５の他方の入力端子と第三の回路ブロック５の一方の入力端子とが接続されている。【００４９】
（実施例２の動作）
このように構成された実施例２の力率改善コンバータにおいて、各回路ブロック５の出力電圧はそれぞれＶｏ／３に制御されているものとする。各回路ブロック５の構成は図１８に図示の回路と同様であるから、各回路ブロック５の入力端子間電圧はＭＯＳＦＥＴ３１，３２のオンオフによって０か±Ｖｏ／３の状態を選択する事ができる。各回路ブロック５の入力端子は直列接続されているので、全体としては０、±Ｖｏ／３、±Ｖｏ×２／３、±Ｖｏの状態を選択できる事になる。【００５０】
したがって、チョーク２の電圧変化に着目した図１０に図示の回路の等価回路は図１１となる。回路としては図１６に図示の回路と同じだが、可変電圧源４の値が異なり、電圧Ｖｏの係数が０、１だけでなく１／３と２／３が追加されている。このように四つの電圧レベルが存在するので４レベルと称している。【００５１】
このように電圧Ｖｏの係数が０、１だけでなく１／３と２／３が追加されることで、チョークの印加電圧を減らすことができる。例えば交流電源１の瞬時値が低い時は０と１／３を、中程度の時は１／３と２／３を、高い時は２／３と１を選択すれば良い。【００５２】
また、入力端子電圧の切替えを、位相をずらして実施する事でチョークにとっての見かけの周波数を上げる事ができる。
例えば０と１／３を選択する時は、
第一の回路ブロック：０      第二の回路ブロック：０      第三の回路ブロック：０
第一の回路ブロック：１／３  第二の回路ブロック：０      第三の回路ブロック：０
第一の回路ブロック：０      第二の回路ブロック：０      第三の回路ブロック：０
第一の回路ブロック：０      第二の回路ブロック：１／３  第三の回路ブロック：０
第一の回路ブロック：０      第二の回路ブロック：０      第三の回路ブロック：０
第一の回路ブロック：０      第二の回路ブロック：０      第三の回路ブロック：１／３
と切替えればよい。各回路ブロックは１回しか切替えていないが、全体としては０、１／３、０、１／３、０、１／３と３回切替えたことになる。
したがって、同じリップル電流を実現するためのインダクタンスが低下する。【００５３】
このように電圧Ｖｏの係数が０、１だけでなく１／３、２／３が追加されることは、チョークとしては印加電圧が減って周波数が上がる事に等しいので、同じリップル電流を実現するためのインダクタンスが低下する。これは実施例１と同様であるが、電圧振幅がＶｏの１／２から１／３に減り、切替え回数も２回から３回に増えているので、実施例２は実施例１よりも更に必要なインダクタンスが低下する。【００５４】
また、各ＭＯＳＦＥＴにかかる電圧はそれぞれＶｏ／３である事から、前記数１のｄＶは±Ｖｏ／３となり、コモンモード電流は従来回路の１／３となる。したがって実施例２は実施例１よりも更にコモンモードノイズを減らす事ができ、ノイズフィルタを小型化する事ができる。【００５５】
（実施例２の効果）
以上の作用により、本発明の回路を使う事でチョークを小型化する事ができ、また、ノイズフィルタを小型化する事ができる。
【実施例３】
【００５６】
（実施例３の構成）
実施例３は図２に図示の回路の各回路ブロック５の負荷として、図１２に図示の回路の様にフルブリッジコンバータ６（以下、「コンバータ６」という。）の一次側をそれぞれ接続し、各コンバータ６の出力を互いに接続して負荷３を接続している。【００５７】
各コンバータ６は各回路ブロック５の出力端子にＭＯＳＦＥＴ３３、ＭＯＳＦＥＴ３４、ＭＯＳＦＥＴ３５、ＭＯＳＦＥＴ３６で構成されるブリッジ回路の入力が接続され、このブリッジ回路の出力にトランス６１の一次巻線が接続され、トランス６１の二次巻線にダイオード１３、ダイオード１４、ダイオード１５、ダイオード１６でブリッジ構成される整流回路が接続され、整流回路の出力にチョーク８とコンデンサ５２で構成される平滑回路が接続されている。【００５８】
（実施例３の動作）
コンバータ６はＭＯＳＦＥＴ３３、ＭＯＳＦＥＴ３４、ＭＯＳＦＥＴ３５、ＭＯＳＦＥＴ３６でトランス６１の一次巻線に正負の電圧を与え、それによって現れるトランス６１の二次巻線の電圧をダイオード１３、ダイオード１４、ダイオード１５、ダイオード１６で整流し、チョーク８とコンデンサ５２で電圧と電流を平滑している。【００５９】
また、このように複数のコンバータ６の出力が互いに接続されている場合、互いに位相をずらして駆動する事でコンデンサ５２のリップル電流を減らせる事が知られており、マルチフェイズコンバータと一般に呼ばれている。【００６０】
（実施例３の効果）
このように各コンバータ６の出力を互いに接続する事で全体として単一入力、単一出力の力率改善機能付き絶縁型コンバータとする事が可能になる。
また、各コンバータ６の位相をずらして駆動する事で、コンデンサ５２のリップル電流を減らし、コンデンサ５２を小型化することが可能である。【００６１】
なお、実施例３ではフルブリッジコンバータの例を挙げたが、コンバータ６は絶縁型コンバータであればどのような回路方式でも良く、各コンバータ６の出力を互いに接続する事で全体として単一入力、単一出力の力率改善機能付き絶縁型コンバータとする事が可能になる効果に変わりはない。【００６２】
また、各コンバータ６の出力を接続する方法として並列接続の例を挙げたが、これを直列接続にしても全体として単一入力、単一出力の力率改善機能付き絶縁型コンバータとする事が可能になる効果に変わりはない。
【実施例４】
【００６３】
（実施例４の構成）
図１３に各回路ブロックの負荷として接続するコンバータの他の例を示す。ここでは図１２に図示の回路と同じ部品は同じ記号で示している。【００６４】
各コンバータは各回路ブロック５の出力端子にＭＯＳＦＥＴ３３、ＭＯＳＦＥＴ３４、ＭＯＳＦＥＴ３５、ＭＯＳＦＥＴ３６で構成されるブリッジ回路の入力が接続され、このブリッジ回路の出力にトランス６２とトランス６３の一次巻線が接続され、各トランス６２，６３の二次巻線が直列接続され、二次巻線の直列回路にダイオード１７、ダイオード１８、ダイオード１９、ダイオード２０でブリッジ構成される整流回路が接続され、整流回路の出力にチョーク９とコンデンサ５３で構成される平滑回路が接続されている。【００６５】
（実施例４の動作）
一次側の動作は図１２に図示の回路と同様で、ＭＯＳＦＥＴ３３、ＭＯＳＦＥＴ３４、ＭＯＳＦＥＴ３５、ＭＯＳＦＥＴ３６でトランス６２、トランス６３の一次巻線に正負の電圧を与える。それによって現れるトランス６２、トランス６３の二次巻線の電圧は直列接続されることで加算され、その加算された電圧をダイオード１７、ダイオード１８、ダイオード１９、ダイオード２０で整流し、チョーク９とコンデンサ５３で電圧と電流を平滑する。【００６６】
（実施例４の効果）
各トランス６２，６３の一次巻線の電圧は０、±Ｖｏ／２の電圧を選択できるので、トランス６２，６３の二次巻線の直列回路には０、±Ｖｏ／２、±Ｖｏを巻数比変換した電圧が現れる。ここで、Ｖｏは、各回路ブロック５の出力電圧を加算した値である。
したがって、力率改善コンバータで説明した事と同じ作用が現れる事になり、チョーク９を小型化する事が可能になる。【００６７】
なお、実施例４ではコンバータの一次回路として四つのＭＯＳＦＥＴをブリッジ構成で使う回路の例を挙げたが、トランス６２，６３の一次巻線に正負の電圧を与えられれば他の回路でも良く、チョーク９を小型化できる効果に変わりはない。
【実施例５】
【００６８】
（実施例５の構成）
図１４に各回路ブロックの負荷として接続するコンバータの他の例を示す。実施例５は実施例４に対して共振回路７が追加されており、チョーク９が短絡されている。【００６９】
（実施例５の動作）
このように構成された絶縁型ＤＣ／ＤＣコンバータにおいて、ＭＯＳＦＥＴ３３、ＭＯＳＦＥＴ３４、ＭＯＳＦＥＴ３５、ＭＯＳＦＥＴ３６で構成される二つのブリッジ回路の出力を同じ電圧にする事で、トランス６２，６３の二次巻線の電圧がコンデンサ５３の電圧の１／２となり、一方のブリッジ回路の出力をゼロにする事で、他方のトランス６３の二次巻線の電圧がコンデンサ５３の電圧に、一方のトランス６２の二次巻線の電圧がゼロになる。これにより共振回路７の電圧をマルチレベルで切替える事ができる。【００７０】
（実施例５の効果）
共振回路電圧をマルチレベルで切替える事ができるため、各レベルのデューティを制御する事によって、共振コンバータであるにもかかわらず固定周波数で制御できる様になる。【００７１】
また、共振回路電圧をマルチレベルで切替える事によって入力電圧と出力電圧の比が変動しても整流ダイオードを常に電流不連続モードで使う事ができる様になる。これによって整流ダイオードにリカバリー電流が流れないのでサージ電圧が小さくなり、低ノイズとなる。【００７２】
なお、これまでの説明ではスイッチ素子としてＭＯＳＦＥＴを使う例を挙げたが、ＩＧＢＴと逆並列ダイオードの並列回路を使っても、全く同様の効果を奏する。
【産業上の利用可能性】
【００７３】
本発明は、マルチレベル変換器技術を非絶縁型の力率改善コンバータに適用することができ、特に、カスケードマルチセル型のマルチレベルコンバータに適用することができる。
【符号の説明】
【００７４】
１    交流電源
２    チョーク
３    負荷
４    可変電圧源
５    回路ブロック
６    フルブリッジコンバータ
７    共振回路
８、９    チョーク
１１〜２８    ダイオード
３１〜４１    ＭＯＳＦＥＴ
５１〜５４    コンデンサ
６１〜６３    トランス
【図１】
2016031061.tif 000004
【図２】
2016031061.tif 000005
【図３】
2016031061.tif 000006
【図４】
2016031061.tif 000007
【図５】
2016031061.tif 000008
【図６】
2016031061.tif 000009
【図７】
2016031061.tif 000010
【図８】
2016031061.tif 000011
【図９】
2016031061.tif 000012
【図１０】
2016031061.tif 000013
【図１１】
2016031061.tif 000014
【図１２】
2016031061.tif 000015
【図１３】
2016031061.tif 000016
【図１４】
2016031061.tif 000017
【図１５】
2016031061.tif 000018
【図１６】
2016031061.tif 000019
【図１７】
2016031061.tif 000020
【図１８】
2016031061.tif 000021
【図１９】
2016031061.tif 000022
【国際調査報告】
2016031061.tif 000023
2016031061.tif 000024