(57)【特許請求の範囲】
【請求項１】
温度依存性を持った第１の電圧値を発生するための第１の温度検出素子と、
前記第１の温度検出素子に定電流を印加するための第１の電流源と、
温度依存性を持った第２の電圧値を発生するための第２の温度検出素子と、
前記第２の温度検出素子に定電流を印加するための第２の電流源と、
前記第１の電圧値と前記第２の電圧値に対しオフセット電圧を加算するための第３の電圧値を発生することを特徴とするオフセット発生素子と、
前記第１の電圧値と前記第２の電圧値を入力として、前記第１の電圧値と前記第２の電圧値の差電圧に比例した電圧値を出力することを特徴とするスイッチトキャパシタ積分器と、
前記スイッチトキャパシタ積分器の出力電圧を比較器を介して入力端子に接続するラッチと、
前記スイッチトキャパシタ積分器と前記ラッチを制御する信号を発生する発振回路と、
を備えることを特徴とする温度センサ回路。
【請求項２】
請求項１に記載の温度センサ回路において、前記第１の温度検出素子と前記第２の温度検出素子のいずれもＰＮＰ型バイポーラトランジスタであることを特徴とする温度センサ回路。
【請求項３】
請求項１に記載の温度センサ回路において、前記第１の温度検出素子と前記第２の温度検出素子のいずれもＮＰＮ型バイポーラトランジスタであることを特徴とする温度センサ回路。
【請求項４】
請求項１に記載の温度センサ回路において、前記第１の温度検出素子と前記第２の温度検出素子のいずれも順方向ダイオードであることを特徴とする温度センサ回路。
【請求項５】
請求項１又は請求項２または請求項３または請求項４に記載の温度センサ回路において、前記オフセット発生素子がＰ型トランジスタであることを特徴とする温度センサ回路。
【請求項６】
請求項１又は請求項２または請求項３または請求項４に記載の温度センサ回路において、前記オフセット発生素子がＮ型トランジスタであることを特徴とする温度センサ回路。
【請求項７】
請求項１又は請求項２または請求項３または請求項４に記載の温度センサ回路において、前記オフセット発生素子が抵抗素子であることを特徴とする温度センサ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パルス密度変調（Ｐｕｌｓｅ  Ｄｅｎｓｉｔｙ  Ｍｏｄｕｌａｔｉｏｎ）型出力の温度センサに関するものである。
【背景技術】
【０００２】
近年の電子機器においては、機器の温度情報を検出して取り込み、機器の動作へ細かにフィードバックする制御系を搭載したものが多数存在する。機器の温度情報を検出するために、精度の良い温度センサ回路が搭載される。
【０００３】
温度センサ回路は例えば、特許文献１に示されるＰＤＭ出力型温度センサがある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−１０７２０１号公報
【非特許文献】
【０００５】
【非特許文献１】谷口研二著、『ＬＳＩ設計者のためのＣＭＯＳアナログ回路入門』、ＣＱ出版社、２００５年、頁２５９〜頁２９２
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記の特許文献１に示すものでは、次の点において問題があった。バイポーラトランジスタのベース―エミッタ電圧は高温になるほど低下していくため、スイッチトキャパシタ積分器の入力電圧は相対的にＧＮＤレベルに近づくため、スイッチングノイズへの耐性が低くなる。このため、特に高温動作状態における温度検出精度が悪化していた。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明は、電流値Ｉ１を流すことを特徴とする第１の定電流源１１と、前記定電流源１１と異なる電流値Ｉ２を流すことを特徴とする第２の定電流源１２と、前記定電流源１１の電流を印加することでベース―エミッタ間電圧Ｖｂｅ１を発生するＰＮＰトランジスタ２１と、前記定電流源１２の電流を印加することでベース―エミッタ間電圧Ｖｂｅ２を発生するＰＮＰトランジスタ２２と、前記ＰＮＰトランジスタ２１および２２のコレクタとＧＮＤとの間に直列接続され、前記ＰＮＰトランジスタ２１および２２のコレクタ電位にオフセット電圧Ｖｏｆｓを与えるＭＯＳトランジスタ３０と、入力電圧端子Ｖ１と入力電圧端子Ｖ２と参照電圧入力端子Ｖｒｅｆを有する差動型スイッチトキャパシタ積分器４と、前記差動型スイッチトキャパシタ積分器４の出力結果であるＶＭとＶＰとを比較する比較器７と、前記比較器７の結果を保持するためのラッチ８と、前記差動型スイッチトキャパシタ積分器４および前記ラッチ８を制御する発振回路９を有する。
【発明の効果】
【０００８】
本発明によれば、素子数の追加を最小限にした上で、高温動作状態においても精度を落とすことなく温度情報を出力できる温度センサ回路を提供できる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１の実施例である温度センサ回路のブロック図である。
【図２】図１に示す差動形スイッチトキャパシタ積分器の一例である。
【図３】従来の温度センサ回路を示すブロック図の一例である。
【図４】従来の温度センサ回路の構成の一例である。
【図５】図１に示す実施例の別形態による実施例である。
【図６】図１に示す実施例の別形態による実施例である。
【図７】図１に示す実施例の別形態による実施例である。
【発明を実施するための形態】
【００１０】
以下、図面を参照しつつ、本発明の実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として本発明の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。
【実施例１】
【００１１】
本発明の第１の実施形態では、少ない素子の追加で、高温動作状態においても精度を落とすことなく温度情報を出力できる温度センサ回路の構成および動作について説明する。
【００１２】
図１は本発明の第１の実施形態である、温度センサ回路のブロック図を示す。図１に示す温度センサ回路１００は、電流値Ｉ１を流すことを特徴とする第１の定電流源１１と、前記定電流源１１と異なる電流値Ｉ２を流すことを特徴とする第２の定電流源１２と、定電流源１１の電流を印加することでベース―エミッタ間電圧Ｖｂｅ１を発生するＰＮＰトランジスタ２１と、定電流源１２の電流を印加することでベース―エミッタ間電圧Ｖｂｅ２を発生するＰＮＰトランジスタ２２と、ＰＮＰトランジスタ２１および２２のコレクタとＧＮＤとの間に直列接続され、ＰＮＰトランジスタ２１および２２のコレクタ電位にオフセット電圧Ｖｏｆｓを与えるＮＭＯＳトランジスタ３０と、入力電圧端子Ｖ１と入力電圧端子Ｖ２と参照電圧入力端子Ｖｒｅｆを有する差動型スイッチトキャパシタ積分器４と、差動型スイッチトキャパシタ積分器４の出力結果であるＶＭとＶＰとを比較する比較器７と、比較器７の結果を保持するためのラッチ８と、差動型スイッチトキャパシタ積分器４およびラッチ８を制御する発振回路９より構成される。
【００１３】
ここで、差動型スイッチトキャパシタ４の構成と動作原理は公知である。（例えば、非特許文献１）本実施例における差動型スイッチトキャパシタ積分器４は例えば、図２に示すようにスイッチ４１１〜４１８及び４２１〜４２８及び４３１〜４３２と、容量素子５１１〜５１３及び５２１〜５２３と、完全差動アンプ６とから構成される。差動型スイッチトキャパシタ積分器４の入力電圧端子Ｖ１にはＶｏｆｓとＶｂｅ１の加算電圧であるＶｏｆｓ＋Ｖｂｅ１、入力電圧端子Ｖ２にはＶｏｆｓとＶｂｅ２の加算電圧であるＶｏｆｓ＋Ｖｂｅ２、参照電圧入力端子ＶｒｅｆにはＶｏｆｓが入力される。
【００１４】
スイッチ４１１は例えば、図３に示すようにバックゲート電圧にＧＮＤが印加されたＮＭＯＳトランジスタ４１１１と、バックゲート電圧にＶＤＤが印加されたＰＭＯＳトランジスタ４１１２と、制御信号φ１の反転信号／φ１を生成するためのインバータ素子４１１３により構成される。これは本発明中の他のスイッチについても同様の構成である。
【００１５】
上記を踏まえ、まず従来の温度センサ回路における高温で精度が悪化する現象について説明する。従来の温度センサ回路の構成を図４に示す。本発明の第１の実施形態との構成の違いはＶｏｆｓを発生するためのＮＭＯＳトランジスタ３を有さないことである。ＰＮＰトランジスタ２１、２２のコレクタはＧＮＤに接続される。また、差動型スイッチトキャパシタ積分器４の参照電圧ＶｒｅｆにもＧＮＤが用いられる。このとき差動型スイッチトキャパシタ積分器４の入力電圧Ｖ１、Ｖ２となるのは、ＧＮＤを基準としてＰＮＰトランジスタ２１、２２にそれぞれ発生するベース―エミッタ間電圧Ｖｂｅ１とＶｂｅ２である。
【００１６】
一般に、バイポーラトランジスタのベース―エミッタ間電圧は負の温度係数を有することが知られている。従って、温度が上昇するのに伴い前記Ｖｂｅ１とＶｂｅ２はいずれも低下し、ＧＮＤとの電位差は相対的に小さくなる。スイッチを制御する信号の論理レベルは温度センサ回路の電源電圧を用い、ハイレベルがＶＤＤでありローレベルがＧＮＤである。ここで、スイッチを構成するＮＭＯＳトランジスタの閾値をＶＴＨＮとした時、スイッチング動作において瞬間的に発生するノイズにより、スイッチ両端の電圧がＧＮＤ−ＶＴＨＮを下回る状態に陥った場合、スイッチを構成するＮＭＯＳトランジスタは完全にオフしない状態となりうる。一般に、温度が上昇するのに伴ってＶＴＨＮも低下することが知られており、上記Ｖｂｅ１及びＶｂｅ２が低下する現象と併せて、高温状態においてはノイズによりスイッチが完全にオフしない状態が相対的に発生しやすくなることがわかる。
【００１７】
スイッチが完全にオフしない状態が発生した場合、差動型スイッチトキャパシタ積分器に含まれる容量素子に蓄えられる電荷量に誤差が生じる。すなわち差動型スイッチトキャパシタ積分器の出力電圧に精度が悪化する。以上により、高温動作状態における温度センサ回路の出力精度も悪化する。
【００１８】
本発明の第１の実施形態においては、従来の温度センサ回路にＮＭＯＳトランジスタ３を追加することによってオフセット電圧Ｖｏｆｓを発生させ、Ｖｏｆｓを差動型スイッチトキャパシタ積分器の参照電圧入力として利用している。このとき、差動型スイッチトキャパシタ積分器の入力電圧はＶ１＝Ｖｂｅ１＋Ｖｏｆｓ、Ｖ２＝Ｖｂｅ２＋Ｖｏｆｓとなり、従来の温度センサ回路における電圧値よりもＶｏｆｓだけ高い値となる。すなわち従来の温度センサ回路においてスイッチのＮＭＯＳトランジスタが完全にオフしない現象の原因となっていた、スイッチ両端の電圧がＧＮＤ−ＶＴＨＮを下回る状態に陥るのを回避することができる。
【００１９】
また、一般に差動型スイッチトキャパシタ積分器では入力電圧の差電圧Ｖ１−Ｖ２に比例した電圧が出力されるが、本発明の第１の実施形態においてＶ１−Ｖ２＝（Ｖｂｅ１＋Ｖｏｆｓ）−（Ｖｂｅ２＋Ｖｏｆｓ）＝Ｖｂｅ１−Ｖｂｅ２となるため、従来の温度センサ回路と同等の出力結果を得ることができる。
【００２０】
温度センサ回路１００を構成するＰＮＰトランジスタ２１と２２は図５に示すように、ＮＰＮトランジスタ２３と２４としても良い。あるいは図６に示すようにダイオード２５と２６であっても良い。また、温度センサ回路１００を構成するＮＭＯＳトランジスタ３０は図５に示すように、ＰＭＯＳトランジスタ３１であっても良い。あるいは図６に示すように抵抗素子３２であっても良い。あるいは図７に示すようにダイオード３３であっても良い。またはこれらを組み合わせたものであっても差し支えない。
【００２１】
以上により、少ない素子の追加で、高温動作状態においても精度を落とすことなく温度情報を出力できる温度センサ回路１００を実現することができる。
【００２２】
なお、本発明は上記の実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換える事が可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について他の構成の追加・削除・置換をする事が可能である。
【００２３】
また、制御線や信号線は説明上必要と考えられるものを示しており、製品上必ずしも全ての制御線や信号線を示しているとは限らない。
【符号の説明】
【００２４】
１００        温度センサ回路
１１，１２    定電流源
２１，２２    ＰＮＰトランジスタ
２３，２４    ＮＰＮトランジスタ
２５，２６，３３    ダイオード
３０，４１１１    ＮＭＯＳトランジスタ
３１，４１１２    ＰＭＯＳトランジスタ
３２          抵抗素子
４            差動型スイッチトキャパシタ積分器
４１１３      インバータ素子
４１１〜４１８，４２１〜４２８，４３１，４３２    スイッチ
５１１〜５１３，５２１〜５２３    容量素子
６            完全差動アンプ
７            比較器
８            ラッチ
９            発振回路
ＶＤＤ        正電源
ＧＮＤ        グラウンド
Ｖｂｅ１，Ｖｂｅ２    バイポーラトランジスタのベース―エミッタ間電圧
Ｖｆ１，Ｖｆ２    ダイオードの順方向電圧
Ｖｏｆｓ      オフセット電圧
Ｉ１，Ｉ２    定電流
φ１，／φ１，φ２    スイッチ制御信号
Ｑ，ＸＱ      出力信号
Ｖ１，Ｖ２    差動型スイッチトキャパシタ積分器の入力端子
ＶＲｅｆ      差動型スイッチトキャパシタ積分器の参照電圧入力端子
【図１】
0006476049.tif 000002
【図２】
0006476049.tif 000003
【図３】
0006476049.tif 000004
【図４】
0006476049.tif 000005
【図５】
0006476049.tif 000006
【図６】
0006476049.tif 000007
【図７】
0006476049.tif 000008