(57)【特許請求の範囲】
【請求項１】
第１強磁性層と、
第２強磁性層と、
第１方向において前記第１強磁性層と前記第２強磁性層とに挟まれた非磁性層と、
前記第１方向と異なる第２方向に延び、前記第１方向において前記第１強磁性層を前記非磁性層と挟む第１配線と、
前記第１方向において前記第２強磁性層を前記非磁性層と少なくとも一部で挟む電極と、を有し、
前記電極は、前記第２強磁性層の前記非磁性層と反対側の第１面を覆う第１部分と、前記第１部分を覆い第２方向に延びる第２部分と、を有し、
前記第２部分は、前記第２強磁性層の側面の少なくとも一部と接し、
前記第２部分は、前記第１部分より低抵抗である、記憶素子。
【請求項２】
前記電極は、前記第２部分と接する第３部分を有し、
前記第２部分と前記第３部分との間に、化合物層を有する、請求項１に記載の記憶素子。
【請求項３】
前記第１配線と前記電極との前記第１方向における距離が異なる部分を有する、請求項１又は２に記載の記憶素子。
【請求項４】
第１強磁性層と、
第２強磁性層と、
第１方向において前記第１強磁性層と前記第２強磁性層とに挟まれた非磁性層と、
前記第１方向と異なる第２方向に延び、前記第１方向において前記第１強磁性層を前記非磁性層と挟む第１配線と、
前記第１方向において前記第２強磁性層を前記非磁性層と少なくとも一部で挟む電極と、を有し、
前記電極は、前記第２強磁性層の側面の少なくとも一部と接し、
前記第２方向に前記第１強磁性層を挟む位置において前記第１配線に接続された第１導電部と第２導電部とをさらに有し、
前記第１強磁性層の前記第１導電部側の第１端と前記第１導電部の前記第１強磁性層側の第２端との前記第２方向における中点における前記第１配線と前記電極との第１距離は、前記中点より前記第１強磁性層から離れた位置における前記第１配線と前記電極との第２距離より近い、記憶素子。
【請求項５】
第１強磁性層と、
第２強磁性層と、
第１方向において前記第１強磁性層と前記第２強磁性層とに挟まれた非磁性層と、
前記第１方向と異なる第２方向に延び、前記第１方向において前記第１強磁性層を前記非磁性層と挟む第１配線と、
前記第１方向において前記第２強磁性層を前記非磁性層と少なくとも一部で挟む電極と、を有し、
前記電極は、前記第２強磁性層の側面の少なくとも一部と接し、
前記第２方向に前記第１強磁性層を挟む位置において前記第１配線に接続された第１導電部と第２導電部とをさらに有し、
前記第１強磁性層の前記第１導電部側の第１端と前記第１導電部の前記第１強磁性層側の第２端との前記第２方向における中点における前記第１配線と前記電極との第１距離は、前記電極と前記第２強磁性層又は前記非磁性層との交点における前記第１配線と前記電極との第３距離より近い、記憶素子。
【請求項６】
第１強磁性層と、
第２強磁性層と、
第１方向において前記第１強磁性層と前記第２強磁性層とに挟まれた非磁性層と、
前記第１方向と異なる第２方向に延び、前記第１方向において前記第１強磁性層を前記非磁性層と挟む第１配線と、
前記第１方向において前記第２強磁性層を前記非磁性層と少なくとも一部で挟む電極と、を有し、
前記電極は、前記第２強磁性層の側面の少なくとも一部と接し、
前記電極の前記第１配線側の面は、前記第１方向と直交する第１平面に対して傾斜する傾斜面を有し、
前記傾斜面の第１点における接平面の前記第１平面に対する傾きは、前記第１点より前記第２強磁性層側に位置する第２点における接平面の前記第１平面に対する傾きより大きい、記憶素子。
【請求項７】
第１強磁性層と、
第２強磁性層と、
第１方向において前記第１強磁性層と前記第２強磁性層とに挟まれた非磁性層と、
前記第１方向と異なる第２方向に延び、前記第１方向において前記第１強磁性層を前記非磁性層と挟む第１配線と、
前記第１方向において前記第２強磁性層を前記非磁性層と少なくとも一部で挟む電極と、を有し、
前記電極は、前記第２強磁性層の側面の少なくとも一部と接し、
前記第１配線は、電流が流れる際のスピンホール効果によってスピン流を発生させる機能を有する金属、合金、金属間化合物、金属硼化物、金属炭化物、金属珪化物、金属燐化物のいずれかを含む、記憶素子。
【請求項８】
請求項１〜７のいずれか一項に記載の記憶素子と、
前記記憶素子と電気的に接続された複数のスイッチング素子と、を備える半導体装置。
【請求項９】
請求項１〜７のいずれか一項に記載の記憶素子を複数有する、磁気記録アレイ。
【請求項１０】
導電層、第１磁性層、非磁性層、第２磁性層を順に積層する工程と、
第１磁性層、非磁性層、第２磁性層を所定の形状に加工し、第１強磁性層、非磁性層、第２強磁性層の順に積層された磁気抵抗効果素子を形成する工程と、
前記磁気抵抗効果素子の周囲を前記第２強磁性層の側面が露出するように絶縁層で被覆する工程と、
前記磁気抵抗効果素子及び前記絶縁層の一面に電極を形成する工程と、を備える、記憶素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記憶素子、半導体装置、磁気記録アレイ及び記憶素子の製造方法に関する。
【背景技術】
【０００２】
強磁性層と非磁性層の多層膜からなる巨大磁気抵抗（ＧＭＲ）素子、及び、非磁性層に絶縁層（トンネルバリア層、バリア層）を用いたトンネル磁気抵抗（ＴＭＲ）素子は、磁気抵抗効果素子として知られている。磁気抵抗効果素子は、磁気センサ、高周波部品、磁気ヘッド及び不揮発性ランダムアクセスメモリ（ＭＲＡＭ）への応用が可能である。【０００３】
ＭＲＡＭは、磁気抵抗効果素子が集積された記憶素子である。ＭＲＡＭは、磁気抵抗効果素子における非磁性層を挟む二つの強磁性層の互いの磁化の向きが変化すると、磁気抵抗効果素子の抵抗が変化するという特性を利用してデータを読み書きする。強磁性層の磁化の向きは、例えば、電流が生み出す磁場を利用して制御する。また例えば、強磁性層の磁化の向きは、磁気抵抗効果素子の積層方向に電流を流すことで生ずるスピントランスファートルク（ＳＴＴ）を利用して制御する。【０００４】
ＳＴＴを利用して強磁性層の磁化の向きを書き換える場合、磁気抵抗効果素子の積層方向に電流を流す。書き込み電流は、磁気抵抗効果素子の特性劣化の原因となる。【０００５】
近年、書き込み時に磁気抵抗効果素子の積層方向に電流を流さなくてもよい方法に注目が集まっている。その一つの方法が、スピン軌道トルク（ＳＯＴ）を利用した書込み方法である（例えば、特許文献１）。ＳＯＴは、スピン軌道相互作用によって生じたスピン流又は異種材料の界面におけるラシュバ効果により誘起される。磁気抵抗効果素子内にＳＯＴを誘起するための電流は、磁気抵抗効果素子の積層方向と交差する方向に流れる。すなわち、磁気抵抗効果素子の積層方向に電流を流す必要がなく、磁気抵抗効果素子の長寿命化が期待されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１７−２１６２８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
磁気抵抗効果素子は、非磁性層を挟む２つの強磁性層の磁化の配向方向の相対角の違いで、積層方向の抵抗値が変化する。記憶素子は、磁気抵抗効果素子の抵抗値の違いをデータとして記憶する。データは、磁気抵抗効果素子の積層方向に読み出し電流を流すことで読み出される。磁気抵抗効果素子は集積され磁気メモリとして用いられる場合が多い。それぞれの磁気抵抗効果素子に印加する読み出し電流量が増加すると、磁気メモリの消費電力が増加する。【０００８】
本発明は上記事情に鑑みてなされたものであり、電流の読み出し経路を確保し、少ない消費電力で動作可能な記憶素子、半導体装置及び磁気記録アレイを提供する。
【課題を解決するための手段】
【０００９】
本発明は、上記課題を解決するため、以下の手段を提供する。【００１０】
（１）第１の態様に係る記憶素子は、第１強磁性層と、第２強磁性層と、第１方向において前記第１強磁性層と前記第２強磁性層とに挟まれた非磁性層と、前記第１方向と異なる第２方向に延び、前記第１方向において前記第１強磁性層を前記非磁性層と挟む第１配線と、前記第１方向において前記第２強磁性層を前記非磁性層と少なくとも一部で挟む電極と、を有し、前記電極は、前記第２強磁性層の側面の少なくとも一部と接している。【００１１】
（２）上記態様に係る記憶素子において、前記電極は、前記第２強磁性層の前記非磁性層と反対側の第１面を覆う第１部分と、前記第１部分を覆い第２方向に延びる第２部分と、を有し、前記第２部分は、前記第２強磁性層の側面の少なくとも一部と接し、前記第２部分は、前記第１部分より低抵抗であってもよい。【００１２】
（３）上記態様に係る記憶素子において、前記電極は、前記第２部分と接する第３部分を有し、前記第２部分と前記第３部分との間に、化合物層を有してもよい。【００１３】
（４）上記態様に係る記憶素子において、前記第１配線と前記電極との前記第１方向における距離が異なる部分を有してもよい。【００１４】
（５）上記態様に係る記憶素子において、前記第２方向に前記第１強磁性層を挟む位置において前記第１配線に接続された第１導電部と第２導電部とをさらに有し、前記第１強磁性層の前記第１導電部側の第１端と前記第１導電部の前記第１強磁性層側の第２端との前記第２方向における中点における前記第１配線と前記電極との第１距離は、前記中点より前記第１強磁性層から離れた位置における前記第１配線と前記電極との第２距離より近くてもよい。【００１５】
（６）上記態様に係る記憶素子において、前記第２方向に前記第１強磁性層を挟む位置において前記第１配線に接続された第１導電部と第２導電部とをさらに有し、前記第１強磁性層の前記第１導電部側の第１端と前記第１導電部の前記第１強磁性層側の第２端との前記第２方向における中点における前記第１配線と前記電極との第１距離は、前記電極と前記第２強磁性層又は前記非磁性層との交点における前記第１配線と前記電極との第３距離より近くてもよい。【００１６】
（７）上記態様に係る記憶素子において、前記電極の前記第１配線側の面は、前記第１方向と直交する第１平面に対して傾斜する傾斜面を有し、前記傾斜面の第１点における接平面の前記第１平面に対する傾きは、前記第１点より前記第２強磁性層側に位置する第２点における接平面の前記第１平面に対する傾きより大きくてもよい。【００１７】
（８）上記態様に係る記憶素子において、前記第１配線は、電流が流れる際のスピンホール効果によってスピン流を発生させる機能を有する金属、合金、金属間化合物、金属硼化物、金属炭化物、金属珪化物、金属燐化物のいずれかを含んでもよい。【００１８】
（９）第２の態様に係る半導体装置は、上記態様に係る記憶素子と、前記記憶素子と電気的に接続された複数のスイッチング素子と、を備える。【００１９】
（１０）第３の態様に係る磁気記録アレイは、上記態様に係る記憶素子を複数有する。【００２０】
（１１）第４の態様に係る記憶素子の製造方法は、導電層、第１磁性層、非磁性層、第２磁性層を順に積層する工程と、第１磁性層、非磁性層、第２磁性層を所定の形状に加工し、第１強磁性層、非磁性層、第２強磁性層の順に積層された磁気抵抗効果素子を形成する工程と、前記磁気抵抗効果素子の周囲を前記第２強磁性層の側面が露出するように絶縁層で被覆する工程と、前記磁気抵抗効果素子及び前記絶縁層の一面に導電層を被覆する工程と、を備える。
【発明の効果】
【００２１】
本実施形態にかかる記憶素子、半導体装置及び磁気記録アレイは、電流の読み出し経路を確保し、少ない消費電力で動作可能である。
【図面の簡単な説明】
【００２２】
【図１】第１実施形態にかかる磁気記録アレイの模式図である。
【図２】第１実施形態にかかる磁気記録アレイを構成する半導体装置の断面図である。
【図３】第１実施形態にかかる磁気記録アレイを構成する記憶素子の断面図である。
【図４】第１実施形態にかかる磁気記録アレイを構成する記憶素子の断面図である。
【図５】第１実施形態にかかる磁気記録アレイを構成する記憶素子の断面図である。
【図６】第１実施形態にかかる磁気記録アレイを構成する記憶素子の平面図である。
【図７】第１実施形態にかかる磁気記録アレイを構成する記憶素子の要部の断面図である。
【図８】第１実施形態にかかる磁気記録アレイを構成する記憶素子の製造方法を説明するための断面図である。
【図９】第１実施形態にかかる磁気記録アレイを構成する記憶素子の製造方法を説明するための断面図である。
【図１０】第１実施形態にかかる磁気記録アレイを構成する記憶素子の製造方法を説明するための断面図である。
【図１１】第１実施形態にかかる磁気記録アレイを構成する記憶素子の製造方法を説明するための断面図である。
【図１２】第１実施形態にかかる磁気記録アレイを構成する記憶素子の製造方法を説明するための断面図である。
【図１３】第１変形例にかかる記憶素子の平面図である。
【図１４】第２変形例にかかる記憶素子の平面図である。
【図１５】第２変形例にかかる記憶素子の断面図である。
【図１６】第３変形例にかかる記憶素子の断面図である。
【図１７】第４変形例にかかる記憶素子の断面図である。
【図１８】第５変形例にかかる記憶素子の断面図である。
【発明を実施するための形態】
【００２３】
以下、本実施形態について、図を適宜参照しながら詳細に説明する。以下の説明で用いる図面は、特徴をわかりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際とは異なっていることがある。以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、本発明の効果を奏する範囲で適宜変更して実施することが可能である。
【００２４】
まず方向について定義する。＋ｘ方向、−ｘ方向、＋ｙ方向及び−ｙ方向は、後述する基板Ｓｕｂ（図２参照）の一面と略平行な方向である。＋ｘ方向は、後述する第１配線２０が延びる一方向であり、後述する第１スイッチング素子１１０から第２スイッチング素子１２０に向かう方向である。−ｘ方向は、＋ｘ方向と反対の方向である。＋ｘ方向と−ｘ方向を区別しない場合は、単に「ｘ方向」と称する。ｘ方向は、第２方向の一例である。＋ｙ方向は、ｘ方向と直交する一方向である。−ｙ方向は、＋ｙ方向と反対の方向である。＋ｙ方向と−ｙ方向を区別しない場合は、単に「ｙ方向」と称する。＋ｚ方向は、後述する磁気抵抗効果素子１０の各層が積層されている方向である。−ｚ方向は、＋ｚ方向と反対の方向である。＋ｚ方向と−ｚ方向を区別しない場合は、単に「ｚ方向」と称する。ｚ方向は、第１方向の一例である。以下、＋ｚ方向を「上」、−ｚ方向を「下」と表現する場合がある。上下は、必ずしも重力が加わる方向とは一致しない。
【００２５】
本明細書で「ｘ方向に延びる」とは、例えば、ｘ方向、ｙ方向、及びｚ方向の各寸法のうち最小の寸法よりもｘ方向の寸法が大きいことを意味する。他の方向に延びる場合も同様である。本明細書で「接続」とは、物理的に接続される場合に限定されず、電気的に接続される場合も含む。本明細書で「面する」とは、２つの部材が互いに接する場合に限定されず、２つの部材の間に別の部材が存在する場合も含む。
【００２６】
［第１実施形態］
図１は、第１実施形態にかかる磁気記録アレイ３００の構成図である。磁気記録アレイ３００は、複数の記憶素子１００と、複数の書き込み配線Ｗｐ１〜Ｗｐｎと、複数の共通配線Ｃｍ１〜Ｃｍｎと、複数の読み出し配線Ｒｐ１〜Ｒｐｎと、複数の第１スイッチング素子１１０と、複数の第２スイッチング素子１２０と、複数の第３スイッチング素子１３０とを備える。磁気記録アレイ３００は、例えば、磁気メモリ等に利用できる。
【００２７】
書き込み配線Ｗｐ１〜Ｗｐｎは、電源と１つ以上の記憶素子１００とを電気的に接続する。共通配線Ｃｍ１〜Ｃｍｎは、データの書き込み時及び読み出し時の両方で用いられる配線である。共通配線Ｃｍ１〜Ｃｍｎは、基準電位と１つ以上の記憶素子１００とを電気的に接続する。基準電位は、例えば、グラウンドである。共通配線Ｃｍ１〜Ｃｍｎは、複数の記憶素子１００のそれぞれに設けられてもよいし、複数の記憶素子１００に亘って設けられてもよい。読み出し配線Ｒｐ１〜Ｒｐｎは、電源と１つ以上の記憶素子１００とを電気的に接続する。電源は、使用時に磁気記録アレイ３００に接続される。
【００２８】
図１に示す第１スイッチング素子１１０、第２スイッチング素子１２０、第３スイッチング素子１３０は、複数の記憶素子１００のそれぞれに接続されている。第１スイッチング素子１１０は、記憶素子１００のそれぞれと書き込み配線Ｗｐ１〜Ｗｐｎとの間に接続されている。第２スイッチング素子１２０は、記憶素子１００のそれぞれと共通配線Ｃｍ１〜Ｃｍｎとの間に接続されている。第３スイッチング素子１３０は、記憶素子１００のそれぞれと読み出し配線Ｒｐ１〜Ｒｐｎとの間に接続されている。
【００２９】
第１スイッチング素子１１０及び第２スイッチング素子１２０をＯＮにすると、所定の記憶素子１００に接続された書き込み配線Ｗｐ１〜Ｗｐｎと共通配線Ｃｍ１〜Ｃｍｎとの間に書き込み電流が流れる。第２スイッチング素子１２０及び第３スイッチング素子１３０をＯＮにすると、所定の記憶素子１００に接続された共通配線Ｃｍ１〜Ｃｍｎと読み出し配線Ｒｐ１〜Ｒｐｎとの間に読み出し電流が流れる。
【００３０】
第１スイッチング素子１１０、第２スイッチング素子１２０及び第３スイッチング素子１３０は、電流の流れを制御する素子である。第１スイッチング素子１１０、第２スイッチング素子１２０及び第３スイッチング素子１３０は、例えば、トランジスタ、オボニック閾値スイッチ（ＯＴＳ：Ovonic Threshold Switch）のように結晶層の相変化を利用した素子、金属絶縁体転移（ＭＩＴ）スイッチのようにバンド構造の変化を利用した素子、ツェナーダイオード及びアバランシェダイオードのように降伏電圧を利用した素子、原子位置の変化に伴い伝導性が変化する素子である。
【００３１】
第１スイッチング素子１１０、第２スイッチング素子１２０、第３スイッチング素子１３０のいずれかは、同じ配線に接続された記憶素子１００で、共用してもよい。例えば、第１スイッチング素子１１０を共有する場合は、書き込み配線Ｗｐ１〜Ｗｐｎの上流に一つの第１スイッチング素子１１０を設ける。例えば、第２スイッチング素子１２０を共有する場合は、共通配線Ｃｍ１〜Ｃｍｎの上流に一つの第２スイッチング素子１２０を設ける。例えば、第３スイッチング素子１３０を共有する場合は、読み出し配線Ｒｐ１〜Ｒｐｎの上流に一つの第３スイッチング素子１３０を設ける。
【００３２】
図２は、第１実施形態に係る磁気記録アレイ３００を構成する半導体装置２００の断面図である。図２は、記憶素子１００を後述する第１配線２０のｙ方向の幅の中心を通るｘｚ平面で切断した断面である。半導体装置２００は、記憶素子１００と、記憶素子１００に接続された複数のスイッチング素子（第１スイッチング素子１１０、第２スイッチング素子１２０、第３スイッチング素子１３０）とを有する。第３スイッチング素子１３０は、図２に示す断面上には存在せず、例えば紙面奥行き方向（−ｙ方向）に位置する。
【００３３】
図２に示す第１スイッチング素子１１０及び第２スイッチング素子１２０は、トランジスタＴｒである。トランジスタＴｒは、ゲート電極Ｇと、ゲート絶縁膜ＧＩと、基板Ｓｕｂに形成されたソース領域Ｓ及びドレイン領域Ｄと、を有する。基板Ｓｕｂは、例えば、半導体基板である。
【００３４】
トランジスタＴｒのそれぞれと記憶素子１００、書き込み配線Ｗｐ及び読み出し配線Ｒｐとは、導電部Ｃｗを介して、電気的に接続されている。導電部Ｃｗは、例えば、接続配線、ビア配線と言われることがある。導電部Ｃｗは、導電性を有する材料を含む。導電部Ｃｗは、ｚ方向に延びる。
【００３５】
記憶素子１００とトランジスタＴｒとは、導電部Ｃｗを除いて、絶縁層５０によって電気的に分離されている。絶縁層５０は、多層配線の配線間や素子間を絶縁する絶縁層である。絶縁層５０は、例えば、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、炭化シリコン（ＳｉＣ）、窒化クロム、炭窒化シリコン（ＳｉＣＮ）、酸窒化シリコン（ＳｉＯＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ジルコニウム（ＺｒＯｘ）等である。
【００３６】
図３から図５は、第１実施形態に係る磁気記録アレイ３００を構成する記憶素子１００の断面図である。図６は、第１実施形態に係る磁気記録アレイ３００を構成する記憶素子１００の平面図である。図３は、第１配線２０のｙ方向の幅の中心を通るｘｚ平面（図６におけるＡ−Ａ線に沿った面）で切断した断面である。図４は、磁気抵抗効果素子１０のｘ方向の幅の中心を通るｙｚ平面（図６におけるＢ−Ｂ線に沿った面）で切断した断面である。図５は、後述する化合物部４０の中心位置Ｐｃ（図７参照）を通るｙｚ平面（図６におけるＣ−Ｃ線に沿った面）で切断した断面である。
【００３７】
記憶素子１００は、磁気抵抗効果素子１０と第１配線２０と電極３０と化合物部４０と第１導電部Ｃｗ１と第２導電部Ｃｗ２とを有する。図３から図５における絶縁層５１，５２，５３は、図２における絶縁層５０の一部である。記憶素子１００は、スピン軌道トルク（ＳＯＴ）を利用して磁化回転を行う素子であり、スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁化反転素子、スピン軌道トルク型磁気抵抗効果素子と言われる場合がある。
【００３８】
磁気抵抗効果素子１０は、第１配線２０と電極３０とに挟まれる。磁気抵抗効果素子１０は、例えば、ｚ方向からの平面視が円形の柱状体である。磁気抵抗効果素子１０のｚ方向からの平面視形状は円形に問わず、例えば楕円形、矩形等でもよい。磁気抵抗効果素子１０の外周長又は直径は、例えば、電極３０から離れるに従い大きくなる。磁気抵抗効果素子１０の側面１０ｓは、例えば、ｘｙ平面に対して傾斜角θで傾斜する。磁気抵抗効果素子１０の側面１０ｓは、第１強磁性層１の側面１ｓと、第２強磁性層２の側面２ｓと、非磁性層３の側面３ｓとを含む。
【００３９】
磁気抵抗効果素子１０は、第１強磁性層１と第２強磁性層２と非磁性層３とを有する。第１強磁性層１は、第１配線２０に面する。第２強磁性層２は、電極３０に面する。非磁性層３は、第１強磁性層１と第２強磁性層２とに挟まれる。
【００４０】
第１強磁性層１及び第２強磁性層２は、それぞれ磁化を有する。第２強磁性層２の磁化は、所定の外力が印加された際に第１強磁性層１の磁化よりも配向方向が変化しにくい。第１強磁性層１は磁化自由層と言われ、第２強磁性層２は磁化固定層、磁化参照層と言われることがある。磁気抵抗効果素子１０は、非磁性層３を挟む第１強磁性層１と第２強磁性層２との磁化の相対角の違いに応じて抵抗値が変化する。第１強磁性層１及び第２強磁性層２の磁化は、例えば、ｚ方向又はｘｙ面内のいずれかの方向に配向する。
【００４１】
第１強磁性層１及び第２強磁性層２は、強磁性体を含む。強磁性体は、例えば、Ｃｒ、Ｍｎ、Ｃｏ、Ｆｅ及びＮｉからなる群から選択される金属、これらの金属を１種以上含む合金、これらの金属とＢ、Ｃ、及びＮの少なくとも１種以上の元素とが含まれる合金等である。強磁性体は、例えば、Ｃｏ−Ｆｅ、Ｃｏ−Ｆｅ−Ｂ、Ｎｉ−Ｆｅ、Ｃｏ−Ｈｏ合金、Ｓｍ−Ｆｅ合金、Ｆｅ−Ｐｔ合金、Ｃｏ−Ｐｔ合金、ＣｏＣｒＰｔ合金である。
【００４２】
第１強磁性層１及び第２強磁性層２は、ホイスラー合金を含んでもよい。ホイスラー合金は、ＸＹＺまたはＸ２ＹＺの化学組成をもつ金属間化合物を含む。Ｘは周期表上でＣｏ、Ｆｅ、Ｎｉ、あるいはＣｕ族の遷移金属元素または貴金属元素であり、ＹはＭｎ、Ｖ、ＣｒあるいはＴｉ族の遷移金属又はＸの元素種であり、ＺはＩＩＩ族からＶ族の典型元素である。ホイスラー合金は、例えば、Ｃｏ２ＦｅＳｉ、Ｃｏ２ＦｅＧｅ、Ｃｏ２ＦｅＧａ、Ｃｏ２ＭｎＳｉ、Ｃｏ２Ｍｎ１−ａＦｅａＡｌｂＳｉ１−ｂ、Ｃｏ２ＦｅＧｅ１−ｃＧａｃ等である。ホイスラー合金は高いスピン分極率を有する。
【００４３】
磁気抵抗効果素子１０は、第２強磁性層２の非磁性層３と反対側の面に、スペーサ層を介して反強磁性層を有してもよい。第２強磁性層２、スペーサ層、反強磁性層は、シンセティック反強磁性構造（ＳＡＦ構造）となる。シンセティック反強磁性構造は、非磁性層を挟む二つの磁性層からなる。第２強磁性層２と反強磁性層とが反強磁性カップリングすることで、反強磁性層を有さない場合より第２強磁性層２の保磁力が大きくなる。反強磁性層は、例えば、ＩｒＭｎ，ＰｔＭｎ等である。スペーサ層は、例えば、Ｒｕ、Ｉｒ、Ｒｈからなる群から選択される少なくとも一つを含む。
【００４４】
磁気抵抗効果素子１０は、第１強磁性層１、第２強磁性層２及び非磁性層３以外の層を有してもよい。例えば、第１配線２０と磁気抵抗効果素子１０との間に下地層を有してもよい。また例えば、電極３０と磁気抵抗効果素子１０との間にキャップ層を有してもよい。下地層及びキャップ層は、磁気抵抗効果素子１０を構成する各層の結晶性を高める。
【００４５】
第１配線２０は、ｘ方向に延びる。第１配線２０は、例えば、ｚ方向から見てｘ方向の長さがｙ方向より長い。第１配線２０は、磁気抵抗効果素子１０の第１強磁性層１に面する。第１配線２０の少なくとも一部は、ｚ方向において、非磁性層３と共に第１強磁性層１を挟む。
【００４６】
第１配線２０は、電流Ｉが流れる際のスピンホール効果によってスピン流を発生させる機能を有する金属、合金、金属間化合物、金属硼化物、金属炭化物、金属珪化物、金属燐化物のいずれかを含む。第１配線２０は、スピン軌道トルク配線と言われる場合がある。
【００４７】
スピンホール効果は、電流を流した場合にスピン軌道相互作用に基づき、電流の流れる方向と直交する方向にスピン流が誘起される現象である。スピンホール効果は、運動（移動）する電荷（電子）が運動（移動）方向を曲げられる点で、通常のホール効果と共通する。通常のホール効果は、磁場中で運動する荷電粒子の運動方向がローレンツ力によって曲げられる。これに対し、スピンホール効果は磁場が存在しなくても、電子が移動するだけ（電流が流れるだけ）でスピンの移動方向が曲げられる。
【００４８】
第１配線２０は、電流Ｉが流れる際のスピンホール効果によってスピン流を発生させる。第１配線２０に電流Ｉが流れると、一方向に配向した第１スピンＳ１と、第１スピンＳ１と反対方向に配向した第２スピンＳ２とが、それぞれ電流Ｉの流れる方向と直交する方向にスピンホール効果によって曲げられる。例えば、＋ｙ方向に配向した第１スピンＳ１が＋ｚ方向に曲げられ、−ｙ方向に配向した第２スピンＳ２が−ｚ方向に曲げられる。
【００４９】
非磁性体（強磁性体ではない材料）は、スピンホール効果により生じる第１スピンＳ１の電子数と第２スピンＳ２の電子数とが等しい。すなわち、＋ｚ方向に向かう第１スピンＳ１の電子数と−ｚ方向に向かう第２スピンＳ２の電子数とは等しい。第１スピンＳ１と第２スピンＳ２は、スピンの偏在を解消する方向に流れる。第１スピンＳ１及び第２スピンＳ２のｚ方向への移動において、電荷の流れは互いに相殺されるため、電流量はゼロとなる。電流を伴わないスピン流は特に純スピン流と呼ばれる。
【００５０】
第１スピンＳ１の電子の流れをＪ↑、第２スピンＳ２の電子の流れをＪ↓、スピン流をＪＳと表すと、ＪＳ＝Ｊ↑−Ｊ↓で定義される。スピン流ＪＳは、ｚ方向に生じる。第１スピンＳ１は、第１配線２０に面する第１強磁性層１に注入される。第１配線２０は、例えば、第１強磁性層１の磁化を反転できるだけのＳＯＴを第１強磁性層１の磁化に与える。
【００５１】
第１配線２０の主成分は、非磁性の重金属であることが好ましい。重金属は、イットリウム（Ｙ）以上の比重を有する金属を意味する。非磁性の重金属は、最外殻にｄ電子又はｆ電子を有する原子番号３９以上の原子番号が大きい非磁性金属であることが好ましい。第１配線２０は、例えば、Ｈｆ、Ｔａ、Ｗである。非磁性の重金属は、その他の金属よりスピン軌道相互作用が強く生じる。スピンホール効果はスピン軌道相互作用により生じ、第１配線２０内にスピンが偏在しやすく、スピン流ＪＳが発生しやすくなる。
【００５２】
第１配線２０は、磁性金属を含んでもよい。磁性金属は、強磁性金属又は反強磁性金属である。非磁性体に含まれる微量な磁性金属は、スピンの散乱因子となる。微量とは、例えば、第１配線２０を構成する元素の総モル比の３％以下である。スピンが磁性金属により散乱するとスピン軌道相互作用が増強され、電流に対するスピン流の生成効率が高くなる。
【００５３】
第１配線２０は、トポロジカル絶縁体を含んでもよい。トポロジカル絶縁体は、物質内部が絶縁体又は高抵抗体であるが、その表面にスピン偏極した金属状態が生じている物質である。トポロジカル絶縁体は、スピン軌道相互作用により内部磁場が生じる。トポロジカル絶縁体は、外部磁場が無くてもスピン軌道相互作用の効果で新たなトポロジカル相が発現する。トポロジカル絶縁体は、強いスピン軌道相互作用とエッジにおける反転対称性の破れにより純スピン流を高効率に生成できる。
【００５４】
トポロジカル絶縁体は、例えば、ＳｎＴｅ、Ｂｉ１．５Ｓｂ０．５Ｔｅ１．７Ｓｅ１．３、ＴｌＢｉＳｅ２、Ｂｉ２Ｔｅ３、Ｂｉ１−ｘＳｂｘ、（Ｂｉ１−ｘＳｂｘ）２Ｔｅ３などである。トポロジカル絶縁体は、高効率にスピン流を生成することが可能である。
【００５５】
電極３０は、磁気抵抗効果素子１０の第２強磁性層２に面する。電極３０は、例えば、第２強磁性層２の第１面２ａ及び側面２ｓと接する。第１面２ａは、第２強磁性層２の非磁性層３と反対側の面である。電極３０は、非磁性層３の側面３ｓと接してもよいが、第１強磁性層１の側面１ｓとは接さない。第１強磁性層１の側面１ｓと電極３０とが接すると、磁気抵抗効果素子１０のｚ方向に読み出し電流を適切に印加できなくなる。電極３０の少なくとも一部は、第２強磁性層２を非磁性層３と挟む。
【００５６】
電極３０は、例えば、第１部分３１と第２部分３２と第３部分３３とを有する。図７は、第１実施形態に係る磁気記録アレイ３００を構成する記憶素子１００の断面図である。図７は図３の磁気抵抗効果素子１０の近傍を拡大した図である。第１部分３１は、第２強磁性層２とｚ方向に重なる位置にあり、第２強磁性層２の第１面２ａを被覆する。第２部分３２は、第１部分３１を覆い、ｘ方向に延び、第２強磁性層２の側面２ｓと接する。第３部分３３は、第２部分３２と接する。
【００５７】
第１部分３１、第２部分３２は、例えば、記憶素子１００の製造過程に用いられるハードマスクの一部である。第１部分３１及び第２部分３２は、例えば、第３部分３３より硬い。第１部分３１は、例えば、磁気抵抗効果素子１０を所定の形状に加工する際に用いられる第１ハードマスクの一部である。第２部分３２は、例えば、第１配線２０を所定の形状に加工する際に用いられる第２ハードマスクの一部である。第１部分３１及び第２部分３２は、複数の層を含んでもよい。第１部分３１及び第２部分３２は、例えば、Ａｌ、Ｃｕ、Ｔａ、Ｔｉ、Ｚｒ、ＮｉＣｒ、窒化物（例えばＴｉＮ、ＴａＮ、ＳｉＮ）、酸化物（例えばＳｉＯ２）を含む。第１部分３１及び第２部分３２はそれぞれ、例えば、ＮｉＣｒとＴａとの積層体である。
【００５８】
第１部分３１は、例えば、磁気抵抗効果素子１０から遠い側の第１面３１ａが湾曲している。第１面３１ａは、例えば、後述する製造過程で湾曲する。第１面３１ａが湾曲すると、第１部分３１と第２部分３２との密着性が向上する。第１面３１ａは、例えば、円弧状である。読み出し電流は、第２部分３２から第１部分３１に向って集中して流れる。第１面３１ａが読み出し電流の流れる方向に対して略直交することで、局所的な電界集中を抑制できる。
【００５９】
第２部分３２は、ｘ方向に延びる。第２部分３２のｘ方向の長さＬ１は、例えば、第２部分３２のｙ方向の幅ｗ１より長い。第２部分３２のｘ方向の長さＬ１は、第１配線２０のｘ方向の長さと略同一である。第２部分３２のｙ方向の長さｗ１は、第１配線２０のｙ方向の幅と略同一である。略同一とは、第１配線２０と第２部分３２との長さ又は幅の差が、第１配線２０のｘ方向の長さ又はｙ方向の幅の１０％以内であることを意味する。
【００６０】
第２部分３２は、絶縁層５２及び第１部分３１に沿って形成される。第２部分３２の第１面３２ａ及び第２面３２ｂは、湾曲する。第１面３２ａは第２部分３２の第１配線２０から遠い側の面であり、第２面３２ｂは第１面３２ａと反対側の面である。第２面３２ｂは、電極３０の第２面３０ｂと一致する。第１面３２ａは、第２部分３２と第３部分３３との境界に沿う境界面に対して第１配線２０に向って窪む凹部３２ａ１を形成する。凹部３２ａ１は、例えば、ｘ方向及びｙ方向に磁気抵抗効果素子１０を挟む位置に形成されている。凹部３２ａ１のｘ方向の長さＬ２は第２部分３２のｘ方向の長さＬ１より短く、凹部３２ａ１のｙ方向の幅ｗ２は第２部分３２のｙ方向の幅ｗ１より長い。また凹部３２ａ１のｙ方向の幅ｗ２は第１配線２０のｙ方向の幅ｗ３より長い。
【００６１】
第２部分３２の第２面３２ｂは、一部に傾斜面３２ｂ１を有する。傾斜面３２ｂ１は、ｘｙ平面に対して傾斜する。傾斜面３２ｂ１の第１点ｐ１における接平面のｘｙ平面に対する傾き角φ１は、例えば、第２点ｐ２における接平面のｘｙ平面に対する傾き角φ２より大きい。第２点ｐ２は、第１点ｐ１より第２強磁性層２に近い位置にある。傾斜面３２ｂ１のｘｙ平面に対する傾き角が第２強磁性層２へ向かうにつれて徐々に小さくなると、第２強磁性層２へ向かう読み出し電流の流れがスムーズになる。
【００６２】
第２部分３２は、例えば、第１部分３１より低抵抗である。第１部分３１と第２部分３２とが同じ材料からなる場合、電極３０をｘｙ平面に平行な切断面ＣＳで切断した際の第１部分３１の面積Ａ１が第２部分３２の面積Ａ２より小さいと、第２部分３２は第１部分３１より低抵抗となる。読み出し電流流れることができる領域が広いほど、面積抵抗率が下がるためである。読み出し電流は、第１部分３１より第２部分３２に流れやすい。
【００６３】
第３部分３３は、第２部分３２及び後述する化合物部４０上に形成されている。第３部分３３は、例えば、ｚ方向において磁気抵抗効果素子１０と重なる位置にある。第３部分３３は、第１部分３１及び第２部分３２より導電性が高い。第３部分３３は、例えば、ｙ方向に延びる。第３部分３３は、例えば、第２部分３２と第３スイッチング素子１３０に接続される導電部Ｃｗとを接続する配線である。第３部分３３は、例えば、Ｃｕ、Ａｌ、Ａｕ等である。
【００６４】
第３部分３３のｘ方向の長さＬ３は、例えば、凹部３２ａ１のｘ方向の最外部間の距離Ｌ２より大きく、第２部分３２のｘ方向の長さＬ１より短い。第３部分３３と第２部分３２との接続箇所が３か所になると、読み出し電流は３つの接続箇所を介して流れる。読み出し電流を３つに分流することで、各接続箇所における電流密度が小さくなり、局所的な電界集中を抑制できる。また読み出し電流の経路を複数確保しておくことで、歪等によりいずれかの接続箇所が剥離した場合でも、読み出し電流が流れなくなることを防ぐことができる。
【００６５】
第３部分３３は、例えば、凹部３２ａ１とｚ方向に重なる第１位置Ｐ１の膜厚ｈ１と、凹部３２ａ１とｚ方向に重ならない第２位置Ｐ２の膜厚ｈ２と、が異なる。第２位置Ｐ２の膜厚ｈ２は、第１位置Ｐ１の膜厚ｈ１より厚い。第３部分３３は、例えば、膜厚の厚い部分と薄い部分とを交互に有する。第３部分３３の第１面３３ａは、例えば、波状に湾曲している。第１面３３ａが波状に湾曲することで、他の層との密着性が向上する。また読み出し電流は、膜厚が薄い部分より膜厚が厚い部分に流れやすい。第３部分３３と第２部分３２との接続箇所は、第３部分３３の膜厚が厚く、読み出し電流の流れがスムーズになる。
【００６６】
第１配線２０と電極３０とのｚ方向の距離は、例えば、ｘ方向の位置によって異なる。第１配線２０と電極３０とのｚ方向の距離は、電極３０の第２面３０ｂから第１配線２０へ向かって下した垂線の長さであり、絶縁層５２の膜厚と等しい。
【００６７】
第１強磁性層１の第１導電部Ｃｗ１側の端部を第１端部ｅ１、第１導電部Ｃｗ１の第１強磁性層１側の端部を第２端部ｅ２と称する。ｘ方向において、第１端部ｅ１と第２端部ｅ２とから等距離の点を中点ｃ１と称する。ｘ方向の位置が中点ｃ１、第２端部ｅ２、第１端部ｅ１における第１配線２０と電極３０との距離をそれぞれ、第１距離ｈ３、第２距離ｈ４、第３距離ｈ５と称する。第１距離ｈ３は、例えば、第２距離ｈ４より短く、第３距離ｈ５より長い。
【００６８】
第１配線２０は、書き込み電流を印加した際に発熱する。生じた熱は、第１導電部Ｃｗ１、第２導電部Ｃｗ２又は電極３０を介して放熱する。中点ｃ１は、第１導電部Ｃｗ１又は第２導電部Ｃｗ２及び磁気抵抗効果素子１０のいずれからも遠く、熱が蓄熱しやすい。第１距離ｈ３を第２距離ｈ４より短くすることで、中点ｃ１近傍に蓄熱された熱を電極３０側に逃がすことができる。また第１配線２０と電極３０とのｚ方向の距離が、第２距離ｈ４、第１距離ｈ３、第３距離ｈ５の順で距離が短くなることで、第２部分３２における読み出し電流の流れを磁気抵抗効果素子１０に向って収束できる。
【００６９】
化合物部４０は、電極３０の内部に位置する。化合物部４０は、例えば、第２部分３２と第３部分３３との間に位置する。化合物部４０は、例えば、凹部３２ａ１内に形成されている。
【００７０】
化合物部４０は、電極より熱伝導率が低い。化合物部４０は、例えば、酸化物、炭化物、窒化物、硫黄化物、ホウ化物である。化合物部４０は、例えば、ＳｉＯ２、ＳｉＮ、ＭｇＯ、ＡｌＮ、ＢＮである。
【００７１】
化合物部４０は、例えば、ｚ方向から見て、磁気抵抗効果素子１０を囲み、第１強磁性層１を囲む（図６参照）。化合物部４０は、例えば、ｚ方向から見て、磁気抵抗効果素子１０を中心とする円環である。化合物部４０は、例えば、ｚ方向から見て、ｘ方向及びｙ方向に第１強磁性層１を挟む。化合物部４０は、例えば、ｘ方向の位置によってｙｚ平面で切断した切断面の形状が異なる。例えば、ｘ方向位置によって、化合物部４０は離間した２つの部分として確認され（図４参照）、別の位置によって、化合物部４０は連続する１つの部分として確認される（図５参照）。化合物部４０のｙ方向の幅は、例えば第２部分３２のｙ方向の幅より広い。
【００７２】
化合物部４０は、例えば、ｚ方向から見て、第１強磁性層１と重なる重畳部４０Ａと重ならない非重畳部４０Ｂとを有する。重畳部４０Ａの面積が大きくなると、第１強磁性層１に熱が溜まりやすくなる。また例えば、第２強磁性層２の少なくとも一部は、化合物部４０とｚ方向において重ならない。すなわち、例えば、第２強磁性層２の直上の少なくとも一部には、化合物部４０は形成されていない。化合物部４０は、電極３０より電流が流れにくい。第２強磁性層２の直上に化合物部４０が無いことで、読み出し電流の経路を確保できる。
【００７３】
化合物部４０は、例えば、ｘ方向又はｙ方向の位置によってｚ方向の厚みが異なる。化合物部４０は、第３位置Ｐ３におけるｚ方向の厚みｈ６が、第４位置Ｐ４におけるｚ方向の厚みｈ７より厚い。第４位置Ｐ４は、第３位置Ｐ３より第１強磁性層１から離れた位置にある。化合物部４０の厚みは、例えば、第３位置Ｐ３において最大となる。厚みが最大となる第３位置Ｐ３は、例えば、化合物部４０の第１強磁性層１を基準とする径方向の中心位置Ｐｃより第１強磁性層１に近い位置にある。第３位置Ｐ３におけるｚ方向の厚みｈ６は、例えば、中心位置Ｐｃにおけるｚ方向の厚みｈ８より厚い。
【００７４】
化合物部４０の第１配線２０側の第１面４０ａは、例えば、湾曲している。第１面４０ａが湾曲することで、読み出し電流の局所的な集中を抑制できる。
【００７５】
次いで、記憶素子１００の製造方法について説明する。まず図８に示すように、下地層ＵＬ上に、導電層９０、磁性層９１、非磁性層９３、磁性層９２を順に積層する。下地層ＵＬは、図２において第１配線２０より下方に位置する部分に相当し、例えば、絶縁層５０と導電部Ｃｗとを含む。図８〜図１２では便宜上、下地層ＵＬとしてまとめて図示する。導電層９０、磁性層９１、非磁性層９３及び磁性層９２は、例えば、スパッタリング法、化学気相成長（ＣＶＤ）法、蒸着法等を用いて積層される。
【００７６】
次いで、磁性層９２の上面に第１ハードマスクとなる層を積層する。第１ハードマスクとなる層は、所定の形状に加工され、第１ハードマスクＨＭ１となる。第１ハードマスクとなる層は、例えば、磁性層９２に近い側から第１層Ｌｙ１、第２層Ｌｙ２、第３層Ｌｙ３とを有する。第３層Ｌｙ３は、例えば、レジストを介したミリングで、所定の形状に加工される。第２層Ｌｙ２は、第３層Ｌｙ３を介した反応性イオンエッチング（ＲＩＥ）で、所定の形状に加工される。第１層Ｌｙ１はＲＩＥのストッパ層として機能する。
【００７７】
次いで図９に示すように、磁性層９１、非磁性層９３及び磁性層９２を所定の形状（例えば、円柱状）に加工する。磁性層９１、非磁性層９３及び磁性層９２は、第２層Ｌｙ２で被覆された部分が残り、その他の部分が除去される。加工時に導電層９０の表面近傍が一緒に除去されてもよい。また加工時に、第１層Ｌｙ１は同時に加工され、第３層Ｌｙ３は除去される場合がある。磁性層９１、非磁性層９３及び磁性層９２は、加工により第１強磁性層１、非磁性層３、第２強磁性層２となり、磁気抵抗効果素子１０が形成される。加工は、例えば、イオンミリング等で行う。第１ハードマスクＨＭ１により磁気抵抗効果素子１０のｘ方向及びｙ方向の幅を狭くできる。第１ハードマスクＨＭ１の表面は加工により湾曲し、第１ハードマスクＨＭ１は第１部分３１となる。
【００７８】
次いで、導電層９０、磁気抵抗効果素子１０を覆うように絶縁層を形成する。絶縁層は、まず導電層９０及び磁気抵抗効果素子１０の一面に形成する。絶縁層は、磁気抵抗効果素子１０と重なる部分が盛り上がるように形成される。絶縁層は、例えば材料の異なる２層（例えば、導電層９０に近い側からＳｉＯ２、Ａｌ２Ｏ３）で形成する。絶縁層のその他の領域に対して盛り上がった部分は、例えば、化学機械研磨（ＣＭＰ）で平坦化される。絶縁層を２層にすると、１層目がＣＭＰのストッパ膜となる。その後、図１０に示すように、第１部分３１が露出するまで磁気抵抗効果素子１０の周囲の絶縁層の一部を除去する。絶縁層は、例えばミリングで除去する。絶縁層の一部が除去されることで、図１０に示すように、絶縁層５２は、磁気抵抗効果素子１０の周囲がその他の部分より窪む。
【００７９】
次いで、図１１に示すように、絶縁層５２及び磁気抵抗効果素子１０の上面に第２ハードマスクＨＭ２を形成する。まず、絶縁層５２及び磁気抵抗効果素子１０の上面に第２ハードマスクとなる層を積層する。第２ハードマスクとなる層は、所定の形状に加工され、第２ハードマスクＨＭ２となる。第２ハードマスクとなる層は、例えば、磁性層９３に近い側から第４層Ｌｙ４、第５層Ｌｙ５、第６層Ｌｙ６とを有する。第６層Ｌｙ６は、例えば、レジストを介したミリングで、所定の形状に加工される。第５層Ｌｙ５は、第６層Ｌｙ６を介したＲＩＥで、所定の形状に加工される。第４層Ｌｙ４はＲＩＥのストッパ層として機能する。
【００８０】
次いで、導電層９０を所定の形状にパターニングする。導電層９０は、第５層Ｌｙ５で被覆された部分が残り、その他の部分が除去される。導電層９０は、ｘ方向及びｙ方向にパターニングされ、第１配線２０となる。第４層Ｌｙ４は導電層９０と共にパターニングされ、第６層Ｌｙ６は除去される場合がある。第２ハードマスクＨＭ２は、第２部分３２となる。
【００８１】
次いで、第２部分３２及びパターニングにより除去された部分を覆うように絶縁層を形成する。絶縁層の第２部分３２と重なる部分は、ｚ方向に盛り上がる。絶縁層は、例えば材料の異なる２層（例えば、導電層９０に近い側からＳｉＯ２、Ａｌ２Ｏ３）で形成する。絶縁層のその他の領域に対して盛り上がった部分は、例えば、化学機械研磨（ＣＭＰ）で平坦化される。絶縁層を２層にすると、１層目がＣＭＰのストッパ膜となる。その後、第２部分３２が露出するまで絶縁層の一部を除去する。絶縁層は、例えばミリングで除去する。図１２に示すように、凹部３２ａ１に絶縁層の一部が残ることで化合物部４０となる。また図１２に示すように、絶縁層の一部が絶縁層５３となる。
【００８２】
最後に、化合物部４０及び第２部分３２の上面に第３部分３３が形成され、図３に示す記憶素子１００が形成される。ここで示した製造工程は一例であり、各工程の間にその他の工程を挿入してもよい。
【００８３】
本実施形態に係る磁気記録アレイ３００の記憶素子１００は、電極３０が第２強磁性層２の側面２ｓに接する。電極３０と第２強磁性層２との接触面積が側面２ｓ分だけ広くなることで、第２強磁性層２の第１面２ａに読み出し電流が集中することを抑制できる。読み出し電流の集中は、発熱等を生み出し電流ロスの原因の一つとなる。電極３０から磁気抵抗効果素子１０へ読み出し電流を効率的に流すことで、読み出し電流量の増加を抑制し、記憶素子１００の消費電力を抑制できる。
【００８４】
また電極３０と第２強磁性層２の側面２ｓとが接する構成は、スピン軌道トルク（ＳＯＴ）を利用した記憶素子で有用な構成である。例えば、スピントランスファートルク（ＳＴＴ）型の磁気抵抗効果素子は、読み出し時だけでなく、書き込み時にも磁気抵抗効果素子のｚ方向に電流（書き込み電流）が流れる。書き込み電流は、読み出し電流より電流量が大きい。磁気抵抗効果素子のｚ方向に書き込み電流が流れると、エレクトロマイグレーションによる界面の剥離等が生じる場合がある。第２強磁性層２の側面２ｓに書き込み電流が集中すると、側面２ｓと電極３０とが剥離する可能性が高まる。これに対し、ＳＯＴを利用した記憶素子１００は、磁気抵抗効果素子１０のｚ方向に、読み出し電流は流れるが、書き込み電流は流れない。読み出し電流は、書き込み電流と比較して小さいため、エレクトロマイグレーションによる界面の剥離の原因とはなりにくい。
【００８５】
また第１部分３１より低抵抗な第２部分３２が第２強磁性層２の側面２ｓと接することで、読み出し電流は高抵抗な第１部分３１を避けて流れる。磁気抵抗効果素子１０は、非磁性層３を挟む２つの強磁性層（第１強磁性層１及び第２強磁性層２）の磁化の配向方向の相対角の違いで、ｚ方向の抵抗値が変化する。記憶素子１００は、磁気抵抗効果素子１０のｚ方向の抵抗値の違いをデータとして記憶する。磁気抵抗効果素子１０のｚ方向の抵抗値は、磁気抵抗効果により変化する可変抵抗と、接触抵抗、寄生抵抗等の固有の規定抵抗との足し合わせである。磁気抵抗効果素子１０の抵抗値における可変抵抗の割合が大きくなると、磁気抵抗効果素子１０のＭＲ比は向上する。高抵抗な第１部分３１は、寄生抵抗であり、規定抵抗の一例である。読み出し電流が第１部分３１を避けて流れることで、磁気抵抗効果素子１０のＭＲ比が向上し、記憶素子１００のデータの信頼性が向上する。
【００８６】
以上、第１実施形態の一例について詳述したが、この例に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【００８７】
（第１変形例）
図１３は、第１変形例にかかる記憶素子１０１の断面図である。図１３は磁気抵抗効果素子１０の近傍を拡大した図である。第１変形例にかかる記憶素子１０１は、第２部分３２の形状が第１実施形態にかかる記憶素子１００と異なる。その他の構成は、記憶素子１００と同様であり、同様の構成には同一の符号を付し、説明を省く。
【００８８】
中点ｃ１における第１距離ｈ３は、電極３０と第２強磁性層２との交点ＣＰにおける第１配線２０と電極３０との距離ｈ９より近い。電極３０が非磁性層３まで至る場合は、中点ｃ１における第１距離ｈ３は、電極３０と非磁性層３との交点における第１配線２０と電極３０との距離より近い。すなわち、中点ｃ１と同じｘ方向の位置における電極３０の第２面３０ｂは、交点ＣＰより第１配線２０の近くに位置する。電極３０の第２面３０ｂは、例えば、中点ｃ１と同じｘ方向の位置において第１配線２０に最も近づく。
【００８９】
第１配線２０は、書き込み電流を印加した際に発熱する。中点ｃ１は、生じた熱が逃げにくい部分である。中点ｃ１における第１距離ｈ３を近づけることで、中点ｃ１近傍に蓄熱された熱を効率的に電極３０側に逃がすことができる。
【００９０】
また記憶素子１０１は、電極３０が第２強磁性層２の側面２ｓと接するため、電極３０から磁気抵抗効果素子１０へ読み出し電流を効率的に流すことができ、記憶素子１００の消費電力を抑制できる。
【００９１】
（第２変形例）
図１４は、第２変形例にかかる記憶素子１０２の平面図である。図１５は、第２変形例にかかる記憶素子１０２の断面図である。図１５は、第１配線２０のｘ方向の幅の中心を通るｙｚ平面（図１４におけるＢ−Ｂ線に沿った面）で切断した断面である。第２変形例にかかる記憶素子１０２は、凹部３２ａ１及び化合物部４０はｙ方向の幅ｗ２が第２部分３２の幅ｗ１及び第１配線２０の幅ｗ３より狭い点が、記憶素子１００と異なる。その他の構成は、記憶素子１００と同様であり、同様の構成には同一の符号を付し、説明を省く。
【００９２】
第２部分３２の幅ｗ１が凹部３２ａ１又は化合物部４０の幅ｗ２より広いと、ｙ方向においても第２部分３２と第３部分３３との接続箇所が３か所になる。第３部分３３と第２部分３２との接続箇所が増えることで、読み出し電流の局所的な集中を抑制できる。また読み出し電流の経路を複数確保しておくことで、歪等によりいずれかの接続箇所が剥離した場合でも、読み出し電流が流れなくなることを防ぐことができる。
【００９３】
（第３変形例）
図１６は、第３変形例にかかる記憶素子１０３の断面図である。図１６は、第１配線２０のｘ方向の幅の中心を通るｙｚ平面で切断した断面である。第３変形例にかかる記憶素子１０３は、第２部分３２のｘ方向の長さが、記憶素子１００と異なる。その他の構成は、記憶素子１００と同様であり、同様の構成には同一の符号を付し、説明を省く。
【００９４】
第２部分３２のｘ方向の長さＬ４は、第１配線２０のｘ方向の長さＬ１と異なる。また第２部分３２のｘ方向の長さＬ４は、第３部分３３のｘ方向の長さＬ３より短い。
【００９５】
第３変形例にかかる記憶素子１０３においても、第２部分３２が第２強磁性層２の側面２ｓに接する。したがって、第２部分３２から磁気抵抗効果素子１０へ読み出し電流を効率的に流すことができ、記憶素子１０３の消費電力を抑制できる。
【００９６】
また第１部分３１より低抵抗な第２部分３２が第２強磁性層２の側面２ｓと接することで、磁気抵抗効果素子１０のＭＲ比が向上し、記憶素子１０３のデータの信頼性を高めることができる。
【００９７】
（第４変形例）
図１７は、第４変形例にかかる記憶素子１０４の断面図である。図１７は、第１配線２０のｘ方向の幅の中心を通るｙｚ平面で切断した断面である。第４変形例にかかる記憶素子１０４は、第３部分３３のｘ方向の長さが、記憶素子１００と異なる。その他の構成は、記憶素子１００と同様であり、同様の構成には同一の符号を付し、説明を省く。
【００９８】
第３部分３３のｘ方向の長さＬ３は、凹部３２ａ１のｘ方向の最外部間の距離Ｌ２より短い。第２部分３２と第３部分３３とは一か所で接続されている。
【００９９】
第４変形例にかかる記憶素子１０４においても、第２部分３２が第２強磁性層２の側面２ｓに接する。したがって、第２部分３２から磁気抵抗効果素子１０へ読み出し電流を効率的に流すことができ、記憶素子１０３の消費電力を抑制できる。
【０１００】
また第１部分３１より低抵抗な第２部分３２が第２強磁性層２の側面２ｓと接することで、磁気抵抗効果素子１０のＭＲ比が向上し、記憶素子１０３のデータの信頼性を高めることができる。
【０１０１】
（第５変形例）
図１８は、第５変形例にかかる記憶素子１０５の断面図である。図１８は、記憶素子１０５を第１配線２０のｙ方向の幅の中心を通るｘｚ平面で切断した断面である。第５変形例にかかる記憶素子１０５は、電極３５の構成が、記憶素子１００と異なる。その他の構成は、記憶素子１００と同様であり、同様の構成には同一の符号を付し、説明を省く。
【０１０２】
電極３５は、第１部分３６と第２部分３７とを有する。第１部分３６は、第２強磁性層２とｚ方向に重なる位置にあり、第２強磁性層２の第１面２ａを被覆する。第２部分３７は、第１部分３１を覆い、第２強磁性層２の側面２ｓと接する。第２部分３７は、例えば、第１部分３６より低抵抗である。
【０１０３】
第５変形例にかかる記憶素子１０５においても、電極３５が第２強磁性層２の側面２ｓに接する。したがって、電極３５から磁気抵抗効果素子１０へ読み出し電流を効率的に流すことができ、記憶素子１０５の消費電力を抑制できる。
【０１０４】
また第１部分３６より低抵抗な第２部分３７が第２強磁性層２の側面２ｓと接することで、磁気抵抗効果素子１０のＭＲ比が向上し、記憶素子１０５のデータの信頼性を高めることができる。
【０１０５】
以上、本発明は上記の実施形態及び変形例に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【０１０６】
１  第１強磁性層
２  第２強磁性層
３  非磁性層
１０  磁気抵抗効果素子
１ｓ、２ｓ、３ｓ、１０ｓ  側面
２０  第１配線
３０、３５  電極
３１、３６  第１部分
３２、３７  第２部分
３２ａ１  凹部
３２ｂ１  傾斜面
３３  第３部分
４０  化合物部
５０、５１、５２、５３  絶縁層
９０  導電層
９１、９２  磁性層
９３  非磁性層
１００、１０１、１０２、１０３、１０４、１０５  記憶素子
１１０  第１スイッチング素子
１２０  第２スイッチング素子
１３０  第３スイッチング素子
２００  半導体装置
３００  磁気記録アレイ
ｅ１  第１端部
ｅ２  第２端部
ｃ１  中点
ＣＰ  交点
Ｃｗ１  第１導電部
Ｃｗ２  第２導電部
【要約】
この記憶素子は、第１強磁性層と、第２強磁性層と、第１方向において前記第１強磁性層と前記第２強磁性層とに挟まれた非磁性層と、前記第１方向と異なる第２方向に延び、前記第１方向において前記第１強磁性層を前記非磁性層と挟む第１配線と、前記第１方向において前記第２強磁性層を前記非磁性層と少なくとも一部で挟む電極と、を有し、前記電極は、前記第２強磁性層の側面の少なくとも一部と接している。【図１】
0006624356.tif 000002
【図２】
0006624356.tif 000003
【図３】
0006624356.tif 000004
【図４】
0006624356.tif 000005
【図５】
0006624356.tif 000006
【図６】
0006624356.tif 000007
【図７】
0006624356.tif 000008
【図８】
0006624356.tif 000009
【図９】
0006624356.tif 000010
【図１０】
0006624356.tif 000011
【図１１】
0006624356.tif 000012
【図１２】
0006624356.tif 000013
【図１３】
0006624356.tif 000014
【図１４】
0006624356.tif 000015
【図１５】
0006624356.tif 000016
【図１６】
0006624356.tif 000017
【図１７】
0006624356.tif 000018
【図１８】
0006624356.tif 000019