(57)【特許請求の範囲】
【請求項１】
干渉信号の存在下で少なくとも１種類の入力信号を感知する能力を有し、前記少なくとも１種類の入力信号を捕捉するように構成された少なくとも１つのセンサと、
前記少なくとも１種類の入力信号を記録するように構成された回路を備えたアナログ・フロントエンドと、
記録したアナログ入力信号を位相出力に変換するように構成された差動電圧制御発振器を備えたアナログ‐デジタル変換器とを備え、
前記差動電圧制御発振器は、特定のデューティ・サイクル比にしたがってデューティ・サイクル制御されるように構成され、前記アナログ‐デジタル変換器は、高調波モード抑制用タイミングシーケンスにしたがって動作するようにさらに構成されている、信号記録センサシステム。
【請求項２】
前記少なくとも１種類の入力信号は電気生理学的信号を含む、請求項１に記載のシステム。
【請求項３】
前記高調波モード抑制用タイミングシーケンスは、タイミング信号のセットを利用して高調波振動モードを防止し、前記タイミング信号のセットは、
前記差動電圧制御発振器の発振器ノードが確定値まで予備充電される第１のタイミング信号と、
高電圧パルスが前記差動電圧制御発振器の固定位置に印加される第２のタイミング信号とを含む、請求項１に記載のシステム。
【請求項４】
前記高調波モード抑制用タイミングシーケンスは、ダイナミック・エレメント・マッチングの実行を含む、請求項１に記載のシステム。
【請求項５】
前記ダイナミック・エレメント・マッチングの実行は、前記高調波モード抑制用タイミングシーケンスにおいて、第１のタイミング信号と第２のタイミング信号との間に疑似ランダム・ディザを加えることを含む、請求項４に記載のシステム。
【請求項６】
前記第１のタイミング信号は、高電圧パルスが前記差動電圧制御発振器の固定位置に印加されるときであり、
前記第２のタイミング信号は、前記差動電圧制御発振器のためのカウント・プロセスが始まるときである、請求項５に記載のシステム。
【請求項７】
前記差動電圧制御発振器は、２つのリング発振器に対して逆の極性の入力を供給するフロントエンドを備えている、請求項１に記載のシステム。
【請求項８】
デジタル出力信号は、最終デジタル出力される前に一次デジタル高域フィルタにかけられる、請求項１に記載のシステム。
【請求項９】
前記システムは、デジタル出力に対して多項式フィッティングを行うように構成された多項式補正エンジンをさらに備えている、請求項１に記載のシステム。
【請求項１０】
前記センサシステムは、コース・ファインカウント回路をさらに備えている、請求項１に記載のシステム。
【請求項１１】
前記コース・ファインカウント回路は、（１）一周期中に特定される、前記差動電圧制御発振器上の初期位置および最終位置と、（２）前記差動電圧制御発振器内の移動インバータの極性とに基づいてファインカウントを生成するように構成された、請求項１０に記載のシステム。
【請求項１２】
前記コース・ファインカウント回路は、前記差動電圧制御発振器の周期数に基づいてコースカウントを生成するように構成された、請求項１０に記載のシステム。
【請求項１３】
前記アナログ・フロントエンドは、前記少なくとも１種類の入力信号を電圧として記録するようにさらに構成された、請求項１に記載のシステム。
【請求項１４】
前記差動電圧制御発振器を備えた前記アナログ‐デジタル変換器は、記録したアナログ入力信号を、前記位相出力に変換する前に電流出力に変換するようにさらに構成された、請求項１に記載のシステム。
【請求項１５】
前記回路を備えた前記アナログ・フロントエンドは、前記少なくとも１種類の入力信号を電流として記録するようにさらに構成された、請求項１に記載のシステム。
【請求項１６】
前記少なくとも１つのセンサは環境センサを含み、前記少なくとも１種類の入力信号は環境信号を含む、請求項１に記載のシステム。
【請求項１７】
信号記録センサシステムであって、
干渉信号の存在下で少なくとも１種類の電気生理学的入力信号を感知する能力を有し、前記少なくとも１種類の電気生理学的入力信号を捕捉するように構成された少なくとも１つのセンサと、
前記少なくとも１種類の電気生理学的入力信号を電圧として記録するように構成された回路を備えたアナログ・フロントエンドと、
記録したアナログ電気生理学的入力信号を位相出力に変換するように構成された差動電圧制御発振器を備えたアナログ‐デジタル変換器と、を備え、
前記差動電圧制御発振器は、特定のデューティ・サイクル比にしたがってデューティ・サイクル制御されるように構成され、
前記差動電圧制御発振器は、タイミング信号のセットを利用した高調波モード抑制用タイミングシーケンスにしたがって動作するように構成されており、前記タイミング信号のセットは、
前記差動電圧制御発振器の発振器ノードが確定値まで予備充電される第１のタイミング信号と、
高電圧パルスが前記差動電圧制御発振器の固定位置に印加される第２のタイミング信号と、を含み、
前記信号記録センサシステムは、
（１）一周期中に特定される、前記差動電圧制御発振器上の初期位置および最終位置と、（２）前記差動電圧制御発振器内の移動インバータの極性とに基づいてファインカウントを生成するとともに、
前記差動電圧制御発振器の周期数に基づいてコースカウントを生成するように構成されたコース・ファインカウント回路を備えた、信号記録センサシステム。
【発明の詳細な説明】
【米国政府のライセンス権】
【０００１】
本発明は、全米科学財団（ＥＤＩＳＯＮ）により認可された第０８４７０８８号のもとに、米国政府援助を受けてなされた。米国政府は本発明において所定の権利を有する。
【技術分野】
【０００２】
本発明は、概して、大きな干渉源の存在下において最小限の飽和で電気生理学的信号などの信号を記録する記録センサに関する。
【背景技術】
【０００３】
大きな干渉源の存在下で弱信号を感知できるかは、多くの用途で発生する課題である。例えば、適切に制御された臨床環境および／または実験環境以外の場所において、脳波（ＥＥＧ）、心電図（ＥＣＧ）、および筋電図（ＥＭＧ）などの電気生理学的信号を日常的に長期間にわたって無線で記録することができれば、効果的な遠隔健康管理が可能になるとともに生物医学研究に新たな道を切り開くことができる。ノイズが多い可能性が高い遠隔地での動作を可能にするため、電気生理学的記録システムは、通常、モーションアーチファクト、無関係な生体信号、および種々の人為的な干渉源のような大きく（約１００ｍＶｐ）かつ非定常的な干渉源の存在下で低振幅信号（約１００μＶｐ）を記録する。この状況は遠隔環境のみに限らず、睡眠脳波の記録におけるモーションアーチファクトの存在や、胎児心電図の記録における母体心電図の存在、または神経活動電位の記録における大きな刺激アーチファクトの存在など、種々の臨床用途および実験用途においても発生する。非定常的であるという性質のため、これらの干渉源はしばしば信号帯域に流れ込み、従来の周波数選択性フィルタでは通常除去することはできない。現存しているほとんどの電気生理学的記録システムは飽和しがちであり、したがって上記のようなノイズの多い環境では動作することができない。
【０００４】
図１に示す従来の記録インターフェース１００に見られるように、これまでの電気生理学的記録用のフロントエンド（ＡＦＥ）は、高電圧利得（４０ｄＢ〜８０ｄＢ）を有する増幅器を備えており、ＳＡＲなどのＡＤＣによってデジタル化するために、弱い受信信号をおよそ１Ｖまで増幅していた。高利得かつ低ノイズである段を組み込むことで、シグナル・チェーンにおける次段のノイズを小さくできるとともに、電力消費に高額を支払わなくても生体信号センサを低入力換算ノイズで設計することが可能である。
【０００５】
高信号利得は、低入力換算ノイズを達成するための鍵と考えることができる。しかしながら、高利得であるということは、非飽和ダイナミックレンジが低い（約６０ｄＢ）ということになり、数ｍＶｓの干渉源でＡＦＥの飽和が生じてしまう。非特許文献１に記載されるシステムのように、ＡＦＥを飽和状態から急速に回復させることで上記課題を緩和するシステムもいくつかある。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】H. Gaoら著、「HermesE: A 96-Channel Full Data Rate Direct Neural Interface in 0.13 μm CMOS」、IEEE JSSC、vol. 47、no. 4、pp. 1043-1055、April 2012
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の実施形態に係る信号記録センサシステムは、干渉信号の存在下で信号を感知および捕捉する能力を有するセンサと、電気生理学的入力信号を記録するように構成された回路を備えたアナログ・フロントエンドと、記録したアナログ入力信号を位相出力に変換するように構成された電圧制御発振器を備えたアナログ‐デジタル変換器とを備える。いくつかの実施形態では、少なくとも１種類の入力信号は電気生理学的信号を含む。このような信号記録センサシステムは、生体から生成される生体信号および／または電気生理学的信号の記録に用いることができるが、本発明の実施形態に係る信号記録センサシステムの用途は、生体信号および／または電気生理学的信号の記録に限定されない。
【０００８】
多くの実施形態において、アナログ‐デジタル変換器は差動電圧制御発振器をさらに備えている。複数の実施形態では、上記差動電圧制御発振器は、特定のデューティ・サイクル比にしたがってデューティ・サイクル制御されるように構成されている。
【０００９】
ある実施形態では、上記電圧制御発振器は、特定のデューティ・サイクル比にしたがってデューティ・サイクル制御されるように構成された差動電圧制御発振器であり、上記アナログ‐デジタル変換器は、高調波モード抑制用タイミングシーケンスをさらに含む。いくつかの実施形態では、上記高調波モード抑制用タイミングシーケンスは、（１）上記差動電圧制御発振器の発振器ノードが確定値まで予備充電される第１のタイミング信号と、（２）高電圧パルスが上記差動電圧制御発振器の固定位置に印加される第２のタイミング信号とを含む。ある実施形態では、上記高調波モード抑制用のタイミングシーケンスは、ダイナミック・エレメント・マッチングの実行を含む。いくつかの実施形態では、上記ダイナミック・エレメント・マッチングの実行は、上記高調波モード抑制用タイミングシーケンスにおいて、第１のタイミング信号と第２のタイミング信号との間に疑似ランダム・ディザを含む。上記いくつかの実施形態のうちのある実施形態では、上記第１のタイミング信号は、電圧パルスが上記差動電圧制御発振器に注入されるときであり、上記第２のタイミング信号は、上記差動電圧制御発振器のためのカウント・プロセスが始まるときである。
【００１０】
上記電圧制御発振器は、２つのリング発振器それぞれに逆の極性の入力を供給するフロントエンドを備えることができる。したがって、変換毎に、上記入力は逆の極性により二度デジタル化されうる。多くの実施形態において、デジタル出力信号は、最終デジタル出力される前に一次デジタル高域フィルタにかけられる。複数の実施形態において、本システムは、デジタル出力に対して多項式フィッティングを行うように構成された多項式補正エンジンをさらに備えている。
【００１１】
ある実施形態では、本センサシステムは、コース・ファイン（coarse and fine）カウント回路をさらに備えている。ある実施形態の上記コース・ファインカウント回路は、（１）一周期中に特定される、上記電圧制御発振器上の初期位置および最終位置と、（２）上記電圧制御発振器内の移動インバータの極性とに基づいてファインカウントを生成するように構成されている。ある実施形態の上記コース・ファインカウント回路は、上記電圧制御発振器の周期数に基づいてコースカウントを生成するように構成されている。
【００１２】
多くの実施形態において、システムは種々のタイプの信号を受信するように構成されている。例えば、ある実施形態では、上記アナログ・フロントエンドは、上記少なくとも１種類の入力信号を電圧として記録するようにさらに構成されている。上記ある実施形態では、上記アナログ‐デジタル変換器は、記録したアナログ入力信号を位相出力に変換する前に電流出力に変換するようにさらに構成することができる。加えて、いくつかの実施形態では、上記アナログ・フロントエンドは上記少なくとも１種類の入力信号を電流として記録するように構成されている。さらに、多くの実施形態において、少なくとも１つのセンサは環境センサを含み、少なくとも１種類の入力信号は環境信号を含む。
【００１３】
本発明の複数の実施形態に係る信号記録センサシステムは、干渉信号の存在下で電気生理学的入力信号を感知および捕捉する能力を有するセンサと、上記電気生理学的入力信号を電圧として記録するように構成された回路を備えたアナログ・フロントエンドと、記録したアナログ電気生理学的入力信号を位相出力に変換するように構成された差動電圧制御発振器を備えたアナログ‐デジタル変換器とを備える。上記複数の実施形態では、上記差動電圧制御発振器は、特定のデューティ・サイクル比にしたがってデューティ・サイクル制御されるように構成されており、この差動電圧制御発振器は、タイミング信号のセットを利用した高調波モード抑制用タイミングシーケンスにしたがって動作するように構成されている。上記タイミング信号のセットは、（１）上記差動電圧制御発振器の発振器ノードが確定値まで予備充電される第１のタイミング信号と、（２）高電圧パルスが上記差動電圧制御発振器の固定位置に印加される第２のタイミング信号とを含む。加えて、本発明の上記複数の実施形態に係る信号記録センサシステムは、（１）一周期中に特定される、上記差動電圧制御発振器上の初期位置および最終位置と、（２）上記差動電圧制御発振器内の移動インバータの極性とに基づいてファインカウントを生成するとともに、上記電圧制御発振器の周期数に基づいてコースカウントを生成するように構成されたコース・ファインカウント回路を備えている。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施形態に係る位相領域信号記録システムを従来の記録インターフェースとともに概念的に示す図である。
【図２Ａ】本発明の実施形態に係る、電圧制御発振器（ＶＣＯ）に基づくアナログ‐デジタル変換器（ＡＤＣ）を概念的に示す図である。
【図２Ｂ】本発明の実施形態に係るＶＣＯ−ＡＤＣと関連する概念的なタイミング図である。
【図３Ａ】本発明の実施形態に係る差動ＶＣＯ−ＡＤＣトポロジーを概念的に示す図である。
【図３Ｂ】本発明の実施形態に係る高調波モード抑制用タイミングシーケンスを概念的に示す図である。
【図４】本発明の実施形態に係る多項式補正エンジンを概念的に示す図である。
【図５Ａ】本発明の実施形態に係るコース・ファイン（coarse and fine）カウント回路の例を概念的に示す図である。
【図５Ｂ】本発明の実施形態に係る、コース・ファインカウント回路と関連するリング発振器を概念的に示す図である。
【図６】本発明の実施形態に係る信号記録センサの概念的なシステムレベルのブロック図である。
【図７】本発明の実施形態に係る回路のダイの概念的な顕微鏡図である。
【発明を実施するための形態】
【００１５】
ここで図面を参照しつつ、略非定常の干渉源の存在下であっても電気生理学的信号を回復するために、位相領域記録を利用する電気生理学的記録システムを実現するシステムおよび方法を説明する。位相領域記録では、各位相における測定差異を記録して、低電圧信号を飽和させることになる干渉信号を分離することができる。このような位相領域記録は、生体から生じる生体信号を記録する場合に特に有用となりうる。生体信号は、しばしば、低電圧であるとともに実質的な干渉信号の存在下で生じるからである。本発明の実施形態では、位相領域記録を利用することで、２００ｍＶｐ‐ｐの干渉源の存在下でも飽和耐性が得られ、種々の侵襲性および／または非侵襲性生体信号をサポートする再構成可能性が得られ、かつ／または従来の電気生理学的記録システムと同様の電力消費、ノイズ、および面積を保持することができる。
【００１６】
図１に、従来の記録インターフェース１００とともに、本発明の実施形態に係る位相領域信号記録システム１５０を概念的に示す。従来の記録インターフェース１００および位相領域信号記録システム１５０はともに２種類の信号の合成物を受信している。２種類の信号は干渉源１１０と所望の信号１２０とを含む。所望の信号１２０は、（限定はしないが）ＥＥＧ記録、ＥＭＧ記録、ＥＣＧ記録、神経活動電位記録、環境信号、モノのインターネット（ＩｏＴ：Internet of Things）用途で感知される必要がある信号、および／またはその他の弱信号を含んでもよい。干渉源１１０は、（限定はしないが）モーションアーチファクト、無関係の生体信号、および種々の人為的干渉源のような非定常的な干渉源を含んでもよい。本発明の実施形態によれば、２００ｍＶｐにまで及ぶより大きい振幅信号の存在下で、１０μＶｐ未満の所望の信号１２０を取り出すことができる。非定常的であるという性質のため、干渉源１１０などの干渉源はしばしば信号帯域に流れ込み、従来の記録インターフェース１００で通常利用される従来の周波数選択フィルタによってその干渉源を除去することは難しい。
【００１７】
図１に示すように、従来の記録インターフェース１００は、増幅器１３０および／またはアナログ‐デジタル変換器１４０を有している。通常、増幅器１３０は高電圧利得増幅器となる。それゆえ、従来の記録インターフェース１００は通常、大きな干渉源に対して飽和することになり、信号取り出しの望みは残らない。位相領域信号記録システム１５０では、信号は位相領域で処理されて、これらの大きくかつ非定常の干渉源の存在下でも信号飽和を回避することができる。位相領域信号記録システム１５０など本発明の実施形態では、飽和を防止するとともに信号記録に対する低入力換算ノイズを維持するために、電圧‐位相変換利得を実現することができる。
【００１８】
以前の信号記録システムで得られた飽和耐性の範囲は、１〜１０ｍＶｐ−ｐの干渉源であった。これに対して、本発明の実施形態に係る位相領域信号記録システムで確認できた飽和耐性は、１０ｍＶｐ−ｐの干渉源を越えて２００ｍＶｐ−ｐの干渉源にまで及んだ。このような飽和耐性は、（限定はしないが）ＥＥＧ、ＥＣＧ、ＥＭＧおよび／またはＡＰ＋ＬＦＰなどの種々の生体信号を感知および記録する際に特に有用である。加えて、本発明の実施形態では、デューティ・サイクルがサポートされて再構成が可能になり、可変電力および／または信号要求に適応することができる。これらの実施形態および別の実施形態を以下で説明する。
【００１９】
（記録システムにおける、電圧制御発振器に基づくアナログ‐デジタル変換器）
本発明の多くの実施形態に係る位相領域信号記録システムでは、信号を記録する際、アナログ‐デジタル変換器（Analog to Digital Convertor：ＡＤＣ）とともに電圧制御発振器（Voltage-Controlled-Oscillator：ＶＣＯ）を利用する。ＶＣＯ−ＡＤＣは、種々のタイプのアナログセンサから記録信号を受信することができる。例えば、本発明の実施形態に係るＶＣＯ−ＡＤＣは、電圧用アナログセンサ、電流用アナログセンサ、種々の環境信号センサ、生体信号センサ、電気生理学的センサ、デバイスおよび／またはモノの環境用センサ、および／またはその他の弱アナログ信号センサからの入力を受信することができる。以下で、本発明の種々の実施形態および上記感知された入力信号をデジタル化するためにそれら実施形態においてＶＣＯ−ＡＤＣがどのように利用されるかを、数枚の図面を参照しつつ説明する。
【００２０】
図２Ａに、本発明の実施形態に係る、電圧制御発振器（ＶＣＯ）に基づくアナログ‐デジタル変換器（ＡＤＣ）２００を概念的に示す。ＶＣＯ−ＡＤＣは、入力をデジタル化するのに電圧‐位相変換を用いる。ＶＣＯ−ＡＤＣは、その量子化ノイズ成形特性に用いることができる。しかしながら、本発明の多くの実施形態では、信号記録において干渉源に対する飽和耐性およびロバスト性を得るためにＶＣＯ−ＡＤＣを利用する。ＶＣＯ−ＡＤＣは、入力をデジタル化するために電圧‐位相変換を用いることができる。いくつかの実施形態では、ＶＣＯ−ＡＤＣ２００は、所与の時間周期におけるＶＣＯの位相増加を量子化する。
【００２１】
図２Ａに示す実施形態では電圧‐位相変換が行われているが、別の実施形態では別の入力および副次的動作を行って位相出力を生成してもよい。例えば、いくつかの実施形態では、初期電圧入力から電流段への中間変換を行った後に、その電流段から位相出力への最終変換が行われる。そのような中間変換は、上記いくつかの実施形態のＶＣＯ内で行われる。また別の実施形態では、異なるタイプの初期入力が最初に受信されうる。例えば、ある実施形態では、アナログ・フロントエンドは、最初に電流入力を記録し、次いで電流に基づく入力をデジタル化するために電流‐位相変換を利用することができる。
【００２２】
図２Ｂに、ＶＣＯ−ＡＤＣ２００と関連するタイミング図２３０を概念的に示す。タイミング図２３０に見られるように、ＶＣＯ−ＡＤＣ２００により得られる分解能は、カウント周期（ＴＯＮ）２１０とインバータ２２０の伝搬遅延との比に左右される。現代の相補型金属酸化膜半導体（Complementary Metal-Oxide-Semiconductor：ＣＭＯＳ）プロセスによりもたらされる低ゲート遅延、ならびに生体信号および／または電気生理学的信号における比較的低いサンプリング・レート要求を考慮すると、ＶＣＯ−ＡＤＣ２００により得られる分解能は、生体信号および／または電気生理学的信号の直接デジタル化をサポートするのに十分である。生体信号および／または電気生理学的信号ではないその他の低電圧信号も、本発明の実施形態に係るＶＣＯ−ＡＤＣにより直接デジタル化することができる。
【００２３】
（記録システムにおける差動ＶＣＯ−ＡＤＣ）
図３Ａに、本発明の実施形態に係る差動ＶＣＯ−ＡＤＣトポロジー３００を概念的に示す。差動ＶＣＯ−ＡＤＣトポロジー３００は、デューティ・サイクル制御されたＶＣＯに基づく信号記録フロントエンド３０５と、９９段リング発振器対３７０および３７５とを含む。フロントエンド３０５は、９９段リング発振器対３７０および３７５それぞれが逆の極性を有する入力を受信するように入力信号の極性を調整する。ある実施形態では、フロントエンドは、極性が逆の同じ信号をリング発振器対に供給してもよい。したがって、位相出力への変換毎に、信号は逆の極性により二度デジタル化されうる。本発明の実施形態に係る差動ＶＣＯ−ＡＤＣを用いると、電気生理学的記録システムおよび／またはその他の弱信号記録システムの電源除去比（power supply rejection ratio：ＰＳＲＲ）要求および同相除去比（common-mode rejection ratio：ＣＭＲＲ）要求を満たすことができる。ＰＳＲＲは、特定のデバイスが除去可能な、電源からのノイズ量を示す。ＣＭＲＲは、所望の差信号に対する、不要な同相入力信号および／または干渉源のデバイスによる除去比である。信号記録システムを設計する際、電力消費とサンプリング・レートとの間でトレード・オフの関係が存在しうる。例えば、発振器の感度、ゆえに電力消費がサンプリング・レートを最速とするように選定される再構成可能システムでは、サンプリング・レートがより低いと電力効率が低下しうる。また、差動トポロジーでは、電力対入力範囲という固有のトレード・オフ関係が課せられる。この電力対入力範囲のトレード・オフ関係では、より高い入力範囲をサポートするためにより高い電力消費が必要となりうる。この潜在的な電力要求の増加は、ＶＣＯ−ＡＤＣをデューティ・サイクル制御することにより回避可能である。
【００２４】
＜Ａ．差動ＶＣＯ−ＡＤＣのデューティ・サイクル制御＞
差動ＶＣＯ−ＡＤＣトポロジー３００では、デューティ・サイクル制御がサポートされ、電力要求が低減されるとともに再構成可能性が得られる。差動ＶＣＯ−ＡＤＣトポロジー３００の電力要求および／または信号要求は、ＶＣＯ−ＡＤＣトポロジー３００のデューティ・サイクル比を調整することで容易に再構成することができる。例えば、異なるタイプおよび／またはレベルの信号を対象とするためには、別のデューティ・サイクル比を選定することができる。しかしながら、デューティ・サイクル制御されたシステムを備える回路では、デューティ・サイクル比が小さくなるにつれて入力デバイスのノイズ寄与が増加しうる。この入力デバイスのノイズ寄与の増加により、使用される最小デューティ・サイクル比は５％〜１５％に制限される。実験結果によれば、差動ＶＣＯ−ＡＤＣトポロジー３００により、デューティ・サイクル比１０％で、０．１Ｈｚ〜２００Ｈｚ帯域において入力換算ノイズ２．１４μＶｒｍｓが達成された。本発明の実施形態に係るデューティ・サイクル制御されたＶＣＯ−ＡＤＣは、再構成が容易で可変信号および／または電力要求をサポートすることができる一方、リング型ＶＣＯをデューティ・サイクル制御すると、起動時、高調波モードが発生するおそれがあり、これにより出力に大きな誤差が生じうる。
【００２５】
＜Ｂ．デューティ・サイクル制御されたＶＣＯ−ＡＤＣの高調波モード発生の制限＞
デューティ・サイクル制御されたＶＣＯ−ＡＤＣにおいて、起動位相時に高調波モードの発生を制限するために、本発明の実施形態では、高調波モードの抑制に役立つタイミングシーケンスを用いることができる。図３Ｂに、本発明の実施形態に係る、高調波モード抑制用タイミングシーケンス３８０を概念的に示す。高調波モード抑制用タイミングシーケンス３８０は、ｔ１（３１０）、ｔ２（３２０）、ｔ３（３３０）、ｔ４（３４０）、ｔ５（３５０）、およびｔ６（３６０）など、いくつかの信号タイミングを含む。加えて、高調波モード抑制用タイミングシーケンス３８０には、カウント周期Ｔｏｎ３１５およびサイクル周期Ｔｓ３２５の２つの周期も見られる。図３Ｂに示す実施形態では、信号はカウント周期Ｔｏｎ３１５の間に記録され、高調波モード抑制用タイミングシーケンス３８０は、サイクル周期Ｔｓ３２５にしたがって繰り返される。カウント周期には、記録されたタイミング信号ｔ３（３３０）、ｔ４（３４０）、ｔ５（３５０）、ｔ６（３６０）が含まれる。その他の実施形態では、必要に応じて異なる各タイミングを利用して本発明を実施してもよい。
【００２６】
高調波モード抑制用タイミングシーケンス３８０を用いると、時間ｔ１（３１０）において発振器ノードを確定値まで予備充電し、続いて時間ｔ２（３２０）においてリング内の固定位置で高電圧パルスを注入することにより、ＶＣＯ−ＡＤＣにおける高調波振動モードを防止することができる。時間ｔ２（３２０）における大電圧パルスおよび適切に充電された状態のノードにより、基本の振動モードのみが確実にＶＣＯ−ＡＤＣに広がり、デューティ・サイクル制御されたＶＣＯ−ＡＤＣ内で起こりうる大きな誤差を回避することができる。
【００２７】
しかしながら、パルスを確定位置に注入すると、ＶＣＯ−ＡＤＣに固有のバレルシフト・ダイナミック・エレメント・マッチング（ＤＥＭ）が破壊されるおそれがあり、大幅な非線形性が生じうる。これを補正するため、時間ｔ２（３２０）（電圧パルスがリング内に注入される時間）と時間ｔ３（３３０）（カウント・プロセスが始まる時間）の間に疑似ランダム・ディザを加えて、明示的なＤＥＭを図３Ｂに示す高調波モード抑制用シーケンス３８０において実行する。このＤＥＭの実行により、信号経路に任意のノイズやサンプリング・ジッターを加えなくても、インバータ・リングのミスマッチをランダム化することができる。
【００２８】
＜Ｃ．ＶＣＯ−ＡＤＣにおける低周波位相ノイズの低減＞
弱信号（電気生理学的信号および／または生体信号など）をデジタル化するには、ＶＣＯ−ＡＤＣからの入力換算ノイズが１０μＶｒｍｓ未満であることが要求される。それゆえ、弱信号を確実に獲得するには、電気生理学的記録フロントエンドの入力換算ノイズは１０μＶｒｍｓ未満とすべきである。この入力換算ノイズおよび／または低周波位相ノイズは、ＶＣＯ−ＡＤＣのノイズを支配する場合もある。本発明の実施形態に係るＶＣＯ−ＡＤＣは、図３Ａで示したフロントエンド３０５と９９段リング発振器対３７０および３７５とを用いることにより、１サンプリング周期内に逆の極性を有する２つの信号のサンプリングを可能にして上記要求を満たしている。具体的には、フロントエンド３０５は、９９段リング発振器対３７０および３７５に逆の極性を有する入力信号を供給する。これら２つの逆の極性を有する信号のサンプリングは、まとめてチョッピングすることができる。図３Ｂに示すように、離散時間的にチョッピングを実行して低周波位相ノイズをさらに抑制する。変換毎に、入力は、９９段リング発振器対３７０および３７５において極性が逆の状態で２度デジタル化される。差動ＶＣＯ−ＡＤＣトポロジー３００での二重デジタル化は、高調波モード抑制用タイミングシーケンス３８０における期間ｔ３（３３０）〜ｔ４（３４０）および期間ｔ５（３５０）〜ｔ６（３６０）に相当する。次いで、１次デジタル高域フィルタ３９０により、チョッピングされた信号はより低い周波数に変換され（ダウンコンバートされ）、リングによって寄与された位相ノイズに全体的な２次高域形状がもたらされる。
【００２９】
差動ＶＣＯ−ＡＤＣトポロジー３００と関連して上記説明した技術、タイミング、および／もしくはコンポーネント、ならびに／または高調波モード抑制用タイミングシーケンス３８０は、本発明の任意の特定の実施における要求に応じ、単独で使用することも組み合わせて使用することもできる。例えば、上記説明した事項の種々の組み合わせおよび副次的組み合わせは、本発明の要旨から逸脱しない限りにおいて本発明の別の実施形態で用いることもできる。
【００３０】
（信号記録システムにおけるＶＣＯ−ＡＤＣの非線形性の補正）
ＶＣＯ−ＡＤＣは性質上、本質的に非線形であり、通常のＶＣＯ−ＡＤＣは６〜７ビットの線形性しか示すことができない。加えて、注入パルスを利用する本発明の実施形態では、非線形性のさらなる原因が導入されうる。この非線形性は、差動対および発振器同調曲線に起因する。大幅な非線形性というリスクに対処するために、ある実施形態では、測定信号レベルおよび理想信号レベルまで多項式フィッティングを行う多項式補正エンジンが用いられる。図４に、本発明の実施形態に係る多項式補正エンジン４００を概念的に示す。信号生成器からの入力が適応性フォアグラウンド・キャリブレーション位相４１０においてＡＤＣに印加される。これは受信機側で実行される。最小２乗平均（ＬＭＳ）ループ４２０は、補正多項式の係数を適応可能に変化させて、ＡＤＣ出力と所期の理想的な出力との間の誤差を最小化する。多項式補正エンジン４００は、生体信号記録システムに課せられる最も厳しい電力制限の対象とならない場合もある。ある実施形態では、キャリブレーションは受信システムの一部として実行できるためである。種々の実施形態では、本発明の特定の実施態様における要求に応じ、図４に示す多項式補正エンジン、および／または（限定はしないが）任意の適切なＮ次多項式補正エンジンなどの任意の種々の補正エンジンを利用することができる（または利用することができない）。
【００３１】
（コース・ファインカウント論理回路）
複数の実施形態において、発振器カウント・プロセスの各段がそれぞれ独立したカウンタを利用する従来の技術と比較して、消費電力が劇的に少ない（およそ７５倍少ない）コース・ファイン（coarse and fine）カウント回路が用いられる。図５Ａに、コース・ファインカウント回路５００の例を、第２のコース・ファインカウント回路５４０とともに概念的に示す。図に見られるように、コース・ファインカウント回路５００は、コースカウンタ５１０と、初期状態レジスタ５２０と、最終状態レジスタ５３０とを備える。コース・ファインカウント回路５４０は、コース・ファインカウント回路５００のものに対応するカウンタおよびレジスタを備える。コース・ファインカウント回路５００は、信号入力チャネル５５０および５６０を介して信号を受信する。コース・ファインカウント回路５４０は、信号入力チャネル５７０および５８０を介して信号を受信する。回路５００および５４０の出力は組み合わされて、２３ビットの出力コード５９０が生成される。図５Ｂに、図５Ａに示すコース・ファインカウント回路と関連するリング発振器５６０の概念図を示す。いくつかの実施形態では、リング発振器５６０は、一対のリング発振器対を備えるＶＣＯ−ＡＤＣの第１の電圧制御発振器である。このような実施形態では、第１のリング発振器からの出力は、少なくとも信号入力チャネル５５０および５６０に導かれ、第２のリング発振器からの出力は、少なくとも信号入力チャネル５７０および５８０に導かれる。
【００３２】
コース・ファインカウント回路５００は、リング発振器５６０の中間位相をカウントして、発振器により消費される電力の所与量に対して得られる分解能を最大化することができる。これは、各段が独立したカウンタを用いるであろう通常の技術と対比されるべきである。各段に独立したカウンタを配置した場合、電力コストの急増が生じるとともに、生体センサ上のかなりの面積が占有されることになる。通常、生体センサにおいて回路を配置できる面積は限られている。
【００３３】
コース・ファインカウント回路５００は、カウント論理回路をコース段とファイン段に分割することにより、独立カウンタを用いた技術に相当する分解能を実現する。独立カウンタに関連するコストを避けるため、コース・ファインカウント回路５００は、コース段とファイン段に分割された分割カウント論理回路を備えている。上記カウント論理回路は、周期の整数回数（ＣＭＳＢ）をカウントする単一の「コース」カウンタ５１０と、図５Ｂに示す（１）一周期中に特定される、リング発振器５６０上の初期位置（φｉ）５４０および最終位置（φｆ）５５０と（２）リング発振器５６０内の移動インバータの極性とに基づいて「ファイン」カウントを生成する初期状態レジスタ５２０および最終状態レジスタ５３０とを用いて２３ビットの出力コード５９０を生成する。加えて、ある実施形態では、リング発振器５６０の初期状態情報を用いて「コース」カウンタに用いられる位相を決定し、これによりコースカウントとファインカウントとの間のサイクル・クリップ（cycle clips）から生じる誤差を軽減している。このようにコース・ファインカウント回路５００を実装すると、各段に独立カウンタを用いる実装と比較して、電力消費を何倍も（７５倍まで）少なくすることができる。種々の実施形態では、本発明の特定の実施態様における要求に応じ、図５Ａに示すコース・ファインカウント回路５００または適切なエネルギ効率のよいカウント回路を利用することができる（または利用することができない）。
【００３４】
（信号記録センサ用システム）
図６に、本発明の実施形態に係る信号記録センサ・インターフェース６００のシステムレベルのブロック図を概念的に示す。信号記録センサ・インターフェース６００はチップに実装可能であり、５セント硬貨サイズの微片６８０などの小型感知プラットフォームに内蔵される。ＡＤＣ用のタイミング・バイアス電流制御信号は、電力管理モジュール（ＰＭＵ）６１０により水晶時計から生成される。水晶時計の周波数としては、（限定はしないが）１６ＭＨｚ、２０ＭＨｚ、２４ＭＨｚ、および／または４８ＭＨｚなど、いくつかの一般に利用可能な水晶周波数のうち任意のものを用いることができる。６ビットの制御語を用いて、バイアス・タイミング制御信号６２０に対して幅広い範囲の同調を実現し、対象となる種々の信号のサポートを可能にする。上述のように、対象となる信号は（限定はしないが）種々のタイプの生体信号を含むことができる。その他の実施形態では、種々の制御語のうち任意のものを特定の用途の要件に対して必要に応じて利用することができる。加えて、バイアス・タイミング制御信号６２０は、単一信号および同時信号の両方のサポートを可能にする。システムレベルのブロック図６００は、８個のＡＤＣチャネル６３０（ｄｏｕｔ０〜ｄｏｕｔ７）を有しており、それらの出力はパケット化エンジン６４０においてリアルタイムでパケット化される。別の実施形態ではチャネル数は違っていてもよい。８個のＡＤＣチャネル６３０（ｄｏｕｔ０〜ｄｏｕｔ７）の出力は、要求されるサンプリング・レートおよび分解能に基づいてパケット化される。上記チップは、不要なチャネルを無効にすることで、大幅なパワーペナルティを起こさずに、８個未満のチャネルに対して用いることもできる。パケット化されたデータは、ＳＰＩインターフェース６５０を介して外部の無線送受信機６６０に伝達される。チップ上の上記構成はすべて、グラフィカルユーザインターフェース６７０を介してリアルタイムで無線設定することができる。
【００３５】
別のプロセスに従うとともに異なるサイズおよび電力消費を用いて、別の実施形態をチップ上で実施してもよい。以下では、６５ｎｍのＣＭＯＳプロセスで作製されたチップ上にシステムレベルのブロック図６００を実装した場合の具体例を説明する。この例では、実装されたチップの合計占有面積は２．７７ｍｍ２（フロントエンドの面積は０．１６ｍｍ２／ｃｈ）とし、入力換算ノイズ２．５μＶｒｍｓおよび量子化ステップ０．５μＶで２５０Ｈｚにおいてサンプリングされた２ｍＶｐ−ｐのＥＣＧ信号を記録した場合の消費電力を７７０ｎＷ／ｃｈとすることができる。別の実施態様では、本発明の要旨から逸脱しない範囲で、異なる占有面積、異なる消費電力量、および異なるサンプリング周波数を用いてもよい。実装チップおよびｎＲＦ２４Ｌ０１＋送受信機は米国５セント硬貨サイズの微片６８０に搭載することができ、外来環境における電気生理学的記録が可能になる。上記チップは、（限定はしないが）湿式電極を用いた携帯型の人間のＬｅａｄ‐ＩＩ心電図記録、乾式かつ無線式の電極を用いた前頭葉の脳波記録、乾式電極を用いたジョギング中の二頭筋からの表面筋電図記録など、人間の生体信号記録に用いることができる。信号記録センサシステムの具体的な取り付けおよび実装は、通常、本発明の実施形態に係る具体的な特定の用途における要求に依拠する。
【００３６】
５セント硬貨サイズの微片６８０内部における、システムレベルのブロック図６００に関連する回路のダイの顕微鏡図を示す。図７に、本発明の実施形態に係る回路のダイの顕微鏡図７００を概念的に示す。図に示すように、ダイの顕微鏡図７００には上述のシステムレベルのブロックに対応する多くの構成要素が含まれている。ダイの顕微鏡図７００は、０〜７までの番号が付された８個のチャネルを有する８個のＡＤＣ７１０〜７１７（それぞれが差動ＶＣＯ７２０〜７２７を備える）を備えている。ダイの顕微鏡図７００は、電力管理モジュール（ＰＭＵ）７３０、パケット化エンジン７４０、およびＳＰＩマスタ・インターフェース７５０も備えている。ＡＤＣに必要なタイミング・バイアス電流制御信号は、電力管理モジュール（ＰＭＵ）７３０によって１６ＭＨｚの水晶時計から生成される。８個のＡＤＣチャネルの出力は、要求されるサンプリング・レートおよび分解能に基づいてパケット化エンジン７４０によってパケット化される。パケット化されたデータは、ＳＰＩマスタ・インターフェース７５０を介してチップ外部に伝達される。しかしながら、図７に示す具体的なダイの顕微鏡図は本発明の実施形態として可能な１つの例である。別の実施形態では、本発明の要旨から逸脱しない範囲内で、本発明においてコンポーネントの異なる組み合わせおよび副次的組み合わせを用いてもよい。
【００３７】
上記説明では本発明の多くの具体的な実施形態を述べたが、これら実施形態は本発明の範囲を限定するものと解釈されるべきではなく、むしろそれらの一実施形態の例として解釈されるべきである。したがって、本発明は、その範囲および要旨から逸脱しない範囲で、具体的に説明した以外の要領でも実践可能であることを理解されたい。例えば、生体信号および／または電気生理学的信号と関連して本発明の多くの実施形態を説明したが、それら実施形態の利用は、生体信号および／または電気生理学的信号に限定されるのではなく、任意の種々のタイプの入力信号に利用することができる。したがって、本発明の実施形態はすべての点において例示的なものであって限定的なものではないと考えるべきである。
【図１】
0006567518.tif 000002
【図２Ａ】
0006567518.tif 000003
【図２Ｂ】
0006567518.tif 000004
【図３Ａ】
0006567518.tif 000005
【図３Ｂ】
0006567518.tif 000006
【図４】
0006567518.tif 000007
【図５Ａ】
0006567518.tif 000008
【図５Ｂ】
0006567518.tif 000009
【図６】
0006567518.tif 000010
【図７】
0006567518.tif 000011