(57)【特許請求の範囲】
【請求項１】
第１および第２の巻線を備え、所定の結合係数を有する第１のトランスと、
前記第１のトランスの前記第２の巻線の少なくとも一端が入力端子に接続された、無線信号を増幅するための低雑音アンプ回路と、
前記第１のトランスの前記第２の巻線の前記一端と他端との間に設けられたスイッチと、を備え、
前記第１のトランスの前記第１の巻線の一端に、第１の容量素子を介して受信信号が供給され、
受信動作期間である第１の期間、前記スイッチを開状態として前記第１のトランスを前記低雑音アンプ回路の入力インピーダンス整合回路として機能させ、
前記第１の容量素子の前記受信信号が供給される側のノードである所定のノードに接続された他の回路が動作する第２の期間、前記スイッチを閉状態とする、
半導体集積回路。
【請求項２】
前記第１のトランスの前記第２の巻線の前記一端と前記他端との間に、前記スイッチと並列に設けられた第２の容量素子を更に備える、請求項１に記載の半導体集積回路。
【請求項３】
前記第１の容量素子は前記半導体集積回路に内蔵され、前記第１の巻線と前記第１の容量素子とを含む回路の一端に前記受信信号が供給され、他端は交流的に接地されている、
請求項１に記載の半導体集積回路。
【請求項４】
前記第１のトランスの前記第２の巻線の前記一端および前記他端が前記低雑音アンプ回路の前記入力端子に接続されている、請求項１に記載の半導体集積回路。
【請求項５】
少なくとも前記第１のトランスと前記低雑音アンプ回路と前記スイッチとが１つの半導体チップに集積化されている、請求項１に記載の半導体集積回路。
【請求項６】
前記半導体集積回路は、前記所定のノードに接続された他の回路として送信回路を備え、
前記第１の期間は前記半導体集積回路が受信動作をする期間であり、
前記第２の期間は前記半導体集積回路が送信動作をする期間である、
請求項１に記載の半導体集積回路。
【請求項７】
前記送信回路は、
第１および第２の巻線を備える第２のトランスと、
前記第２のトランスの前記第１の巻線の少なくとも一端が出力端子に接続された送信アンプ回路と、を備え、
前記第２のトランスの前記第２の巻線の一端は前記所定のノードに電気的に接続されており、他端は交流的に接地されており、
前記第２のトランスは、前記第２の期間、前記送信アンプ回路のインピーダンス整合回路として機能する、
請求項６に記載の半導体集積回路。
【請求項８】
前記送信アンプ回路は、前記第２のトランスの前記第１の巻線に送信信号を供給する送信モードと、前記第２のトランスの前記第１の巻線の両端を短絡する短絡モードとを備え、
前記第１の期間、前記送信アンプ回路は前記短絡モードで動作し、
前記第２の期間、前記送信アンプ回路は前記送信モードで動作する、
請求項７に記載の半導体集積回路。
【請求項９】
前記第２のトランスの前記第２の巻線と接続された出力端子と前記所定のノードとの間に接続された第３の容量素子を更に備える、
請求項７に記載の半導体集積回路。
【請求項１０】
少なくとも前記第１のトランスと前記低雑音アンプ回路と前記スイッチと前記第１の容量素子とが１つの半導体チップに集積化されている、請求項３に記載の半導体集積回路。
【請求項１１】
少なくとも前記第１のトランスと前記低雑音アンプ回路と前記スイッチと前記送信回路とが１つの半導体チップに集積化されており、
前記第１のトランスの前記第１の巻線と前記送信回路の出力側とが前記半導体チップ内において前記半導体チップが備える入出力端子と接続されている、
請求項６に記載の半導体集積回路。
【請求項１２】
請求項９に記載の前記半導体集積回路が備える前記第１および第２のトランス、前記低雑音アンプ回路、前記スイッチ、前記送信アンプ回路、並びに前記第１および第３の容量素子が少なくとも集積化されている通信モジュール。
【請求項１３】
請求項１２に記載の通信モジュールを備えるスマートメータ。
【請求項１４】
第１および第２の巻線を備え、所定の結合係数を有する第１のトランスと、
前記第１のトランスの前記第２の巻線の少なくとも一端が入力端子に接続された、無線信号を増幅するための低雑音アンプ回路と、
前記第１のトランスの前記第２の巻線の前記一端と他端との間に設けられたスイッチと、
前記第１のトランスの前記第１の巻線の一端と接続された入力端子と、
送信回路が接続されている出力端子と、が集積化された半導体チップと、
前記入力端子に接続された容量素子と、
前記半導体チップを実装する実装基板と、を備え、
前記半導体チップが受信動作をする期間、前記スイッチを開状態として前記第１のトランスを前記低雑音アンプ回路の入力インピーダンス整合回路として機能させ、
前記半導体チップが送信動作をする期間、前記スイッチを閉状態とする、
通信モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体集積回路、通信モジュール、及びスマートメータに関し、例えばインピーダンス整合回路を備える半導体集積回路、通信モジュール、及びスマートメータに関する。
【背景技術】
【０００２】
近年、高周波信号を送受信可能な無線通信装置が広く用いられている。特許文献１には、このような無線通信装置に使用される送受信回路に関する技術が開示されている。具体的には、送信回路と、受信回路と、送信回路とアンテナとの接続および受信回路とアンテナとの接続を切り換えるスイッチ回路と、を備えるフロントエンドシステムに関する技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許出願公開第２０１３／００３５０４８号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年、無線通信装置に使用される半導体集積回路の小型化が進んでいる。しかしながら、送受信回路とアンテナとの接続を切り換えるスイッチ回路は、スイッチ回路が扱う高周波信号の電圧振幅の大きさや静電気放電（ＥＳＤ：Electro Static Discharge)に対する耐性等の理由から十分に小型化されていない。このため、無線通信装置に使用される半導体集積回路の小型化が不十分であるという問題がある。
【０００５】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００６】
一実施の形態によれば、第１および第２の巻線を備えるトランスの第２の巻線の両端にスイッチを設ける。そして、トランスの第１の巻線に受信信号が供給される期間、前記スイッチを開状態としてトランスを入力インピーダンス整合回路として機能させる。一方、受信信号が供給されない期間は、前記スイッチを閉状態とする。
【発明の効果】
【０００７】
前記一実施の形態によれば、無線通信装置に使用される半導体集積回路の小型化を実現することができる。
【図面の簡単な説明】
【０００８】
【図１】実施の形態１にかかるスマートメータを説明するためのブロック図である。
【図２】実施の形態１にかかる半導体集積回路の一例を示す回路図である。
【図３】実施の形態１にかかる半導体集積回路で用いられるスイッチの一例を示す回路図である。
【図４】実施の形態１にかかる半導体集積回路の動作を説明するための図である（スイッチが閉状態の場合）。
【図５】実施の形態１にかかる半導体集積回路の動作を説明するための図である（スイッチが閉状態の場合）。
【図６】実施の形態１にかかる半導体集積回路の他の構成例を示す回路図である。
【図７】実施の形態１にかかる半導体集積回路の動作を説明するためのタイミングチャートである。
【図８】実施の形態１にかかる半導体集積回路の動作を説明するためのタイミングチャートである。
【図９】実施の形態１にかかる半導体集積回路の実装例を示す図である。
【図１０】実施の形態１にかかる半導体集積回路の実装例を示す図である。
【図１１】比較例にかかる半導体集積回路の実装例を示す図である。
【図１２】比較例にかかる半導体集積回路の実装例を示す図である。
【図１３】実施の形態１にかかる半導体集積回路の他の実装例を示す図である。
【図１４】実施の形態１にかかる半導体集積回路の他の構成例を示す回路図である。
【図１５】実施の形態１にかかる半導体集積回路の他の構成例を示す回路図である。
【図１６】関連技術にかかる通信装置の一例を示すブロック図である。
【図１７】関連技術にかかる通信装置の他の構成例を示すブロック図である。
【図１８】関連技術にかかる通信装置で用いられているスイッチ回路の一例を示す図である。
【図１９】関連技術にかかる通信装置で用いられているスイッチ回路の他の構成例を示す図である。
【図２０】実施の形態２にかかる半導体集積回路の一例を示す回路図である。
【図２１】実施の形態３にかかる半導体集積回路の一例を示す回路図である。
【図２２】実施の形態３にかかる半導体集積回路の他の構成例を示す回路図である。
【図２３】半導体集積回路で用いられるスイッチの他の構成例を示す回路図である。
【図２４】半導体集積回路で用いられるスイッチの他の構成例を示す回路図である。
【図２５】半導体集積回路で用いられるスイッチの他の構成例を示す回路図である。
【発明を実施するための形態】
【０００９】
＜実施の形態１＞
まず、図１を用いて実施の形態１にかかるスマートメータについて説明する。
【００１０】
（スマートメータの構成：図１）
図１に示すように本実施の形態にかかるスマートメータ１００は、通信装置１０１、ＭＣＵ（Microcontroller Unit）１０２、計測装置１０３、電源回路１０４、メモリ１０５、ディスプレイ１０６、及びアンテナＡＮＴを備える。スマートメータ１００は、商用電源１０７から家庭用電源の負荷１０９に供給される電力量を測定するための装置である。
【００１１】
通信装置１０１は、スマートメータ１００で測定された電力量等の情報を、アンテナノードＮ_ＡＮＴに接続されているアンテナＡＮＴを介して他の機器に送信する。また、通信装置１０１は、他の機器から所定の情報をアンテナＡＮＴを介して受信する。ＭＣＵ（１０２）は、通信装置１０１、計測装置１０３、メモリ１０５、及びディスプレイ１０６を制御する。例えば、ＭＣＵ（１０２）は通信装置１０１に信号ＭＣＵ_ＳＩＧ（制御信号等）を供給する。計測装置１０３は、配線１０８に流れる電力量を測定し、測定した電力量に関する情報をＭＣＵ（１０２）に出力する。ＭＣＵ（１０２）は、計測装置１０３で測定された電力量に関する情報をメモリ１０５に格納する。ディスプレイ１０６は、スマートメータ１００の各種情報を表示する。ディスプレイ１０６には、例えば液晶ディスプレイを用いることができる。例えば、通信装置１０１は、検針時やＨＥＭＳ（Home Energy Management System）との通信時にメモリ１０５に格納されている消費電力の記録を送信する。
【００１２】
（関連技術の説明）
次に、図１に示したスマートメータで用いられている通信装置１０１の関連技術について、図１６〜図１９を用いて説明する。図１６は、図１に示したスマートメータ１００で用いられている通信装置１０１の関連技術を説明するための図であり、関連技術にかかる通信装置の一例を示すブロック図である。図１６に示すように関連技術にかかる通信装置１０１_１は、半導体集積回路１１３_１を備える。半導体集積回路１１３_１は高周波用の集積回路であり、半導体チップ（ＲＦ−ＩＣ）を用いて構成されている。半導体集積回路１１３_１は、受信受動回路１１５、低雑音アンプ回路ＬＮＡ、受信回路ＲＸ、送信回路ＴＸ、送信アンプ回路ＰＡ、送信受動回路１１６、局部発振器ＳＸ、モデムＭＯＤＥＭ、制御回路１１４、及びインターフェイスＩ／Ｆを備える。また、通信装置１０１_１はスイッチ回路１１７を備えており、このスイッチ回路１１７は半導体集積回路１１３_１（ＲＦ−ＩＣ）の外に形成されている。
【００１３】
受信受動回路１１５は、低雑音アンプ回路ＬＮＡの入力インピーダンスを整合する機能とフィルタ回路としての機能を備える。低雑音アンプ回路ＬＮＡは、受信受動回路１１５から供給された受信信号（無線信号）を増幅する。受信回路ＲＸは、低雑音アンプ回路ＬＮＡで増幅された受信信号に対してダウンコンバート等の受信処理を行う。モデムＭＯＤＥＭは、受信回路ＲＸから供給された受信信号を復調し、復調後の受信信号をインターフェイスＩ／Ｆを介して、図１に示したＭＣＵ（１０２）に供給する。
【００１４】
また、モデムＭＯＤＥＭには、図１に示したＭＣＵ（１０２）からインターフェイスＩ／Ｆを介して送信信号が供給される。モデムＭＯＤＥＭは、供給された送信信号を変調し、変調後の送信信号を送信回路ＴＸに供給する。送信回路ＴＸは、モデムＭＯＤＥＭから供給された変調後の送信信号に対してアップコンバート等の送信処理を行う。送信アンプ回路ＰＡは、送信回路ＴＸから供給された送信信号を増幅する。送信受動回路１１６は、送信アンプ回路ＰＡの出力インピーダンスを整合する機能とフィルタ回路としての機能を備える。
【００１５】
スイッチ回路１１７は、アンテナＡＮＴと受信受動回路１１５との接続、及びアンテナＡＮＴと送信受動回路１１６との接続を切り替える。具体的には、スイッチ回路１１７は、受信時にアンテナノードＮ_ＡＮＴと受信受動回路１１５の入力ノードＮ１０１とを接続し、送信時にアンテナノードＮ_ＡＮＴと送信受動回路１１６の出力ノードＮ１０２とを接続する。また、制御回路１１４には、図１に示したＭＣＵ（１０２）からインターフェイスＩ／Ｆを介して制御信号ＭＣＵ_ＳＩＧが供給される。制御回路１１４は、制御信号ＭＣＵ_ＳＩＧに応じて制御信号ＣＴＲを生成し、通信装置１０１_１を構成する各々の回路を制御する。
【００１６】
図１６に示すように、通信装置１０１_１では、半導体集積回路１１３_１（半導体チップ（ＲＦ−ＩＣ））に大半の機能が集積化されている。図１６に示す通信装置１０１_１では、スイッチ回路１１７が半導体集積回路１１３_１とは別の部品で構成されている。
【００１７】
なお、スマートメータ用の通信装置は、単一周波数バンドの単一の通信方式に対応すれば十分であるケースが多い。比較のために携帯電話機の例を挙げると、携帯電話機では多数の周波数バンド、多数の通信方式に対応するため、典型的にはスイッチ回路（スイッチ回路１１７に対応）として８〜１６ポートのものが複数使用されている。一方、スマートメータ用の通信装置は２ポートのスイッチ回路１１７で済むため、同じ無線通信装置でも、携帯電話機に比べるとその複雑さが大きく異なる。
【００１８】
（関連技術の問題点）
スマートメータでは、小型化、低コスト化のために、部品の集積度向上が継続的に検討されている。特にスマートメータに用いる通信装置では、単一周波数バンドの単一の通信方式に対応すればよいことから、集積化を進めることで装置構成を大幅に簡略化できる。例えば、図１７に示す通信装置１０１_２は集積化を進めた構成を示しており、図１６に示した半導体集積回路１１３_１（ＲＦ−ＩＣ）とＭＣＵ（１０２）とを１つの半導体集積回路１１３_２（つまり、半導体チップＲＦ−ＳｏＣ（Radio Frequency System on Chip））で構成した場合を示している。
【００１９】
このような集積化を進めた際に、最後まで集積化することができない部品がスイッチ回路１１７である。その理由は主に２つある。１つ目の理由は、スイッチ回路１１７が挿入される部分の特性インピーダンスはアンテナのインピーダンス（典型的には５０Ω）であるため、送受信信号の電圧振幅が大きくなるからである。例えば、スマートメータで一般的に用いられている９２０ＭＨｚ帯の特定小電力無線の場合、パワーアンプからの送信電力の上限は１３ｄＢｍである。このとき、アンテナのインピーダンスを５０Ωとすると、電圧振幅は約２．８Ｖｐｐとなる。更に、アンテナに何らかの物体が触れるなどして信号の反射が生じるケースまで考慮すると、最大でこの２倍の電圧振幅まで考慮する必要がある。この電圧振幅は、ＲＦ−ＩＣやＲＦ−ＳｏＣに用いるプロセス、つまり半導体チップの微細化・低電圧化を実現するためのプロセスで製造されたＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）の許容印加電圧の数倍に相当する。このため、このような電圧振幅の大きな送受信信号の切り替えを扱うスイッチ回路には、後述するような専用のプロセスを用いて作製された半導体ＩＣが必要となる。
【００２０】
２つ目の理由は、アンテナはスマートメータの表面付近、またはスマートメータの外部に突出して形成されているため、強固な静電気放電（ＥＳＤ)に対する耐性（サージ耐性）が求められるからである。微細化・低電圧化を実現するプロセスで製造されたＲＦ−ＩＣやＲＦ−ＳｏＣにおいて強固なサージ耐性を確保することは容易ではない。
【００２１】
このような理由から、通信装置１０１_１、１０１_２のスイッチ回路１１７には、特殊な製造プロセスを用いて製造されたスイッチ回路が用いられている。図１８は、関連技術で用いられているスイッチ回路の一例を示す図である。図１８に示すスイッチ回路１１７_１は、ＧａＡｓ系の化合物半導体プロセスを用いて製造されたスイッチＩＣ（１２３）と、スイッチＩＣ（１２３）から漏れてくる直流バイアス成分を遮断する容量素子Ｃ１０１〜Ｃ１０３と、を用いて構成されている。上記で説明したＲＦ−ＩＣやＲＦ−ＳｏＣはシリコンプロセス技術を用いて形成されているため、このような化合物半導体プロセスを用いて形成したスイッチＩＣ（１２３）をそのままＲＦ−ＩＣやＲＦ−ＳｏＣに集積化することはできない。
【００２２】
また、近年、ＳＯＩ（Silicon On Insulator）−ＣＭＯＳ技術を用いて製造した高性能なスイッチ回路も用いられている。図１９は、関連技術で用いられているスイッチ回路の他の構成例を示す図である。図１９に示すスイッチ回路１１７_２は、複数のＮ型ＭＯＳＦＥＴが直列に接続されたスイッチ群１２５と、複数のＮ型ＭＯＳＦＥＴが直列に接続されたスイッチ群１２６と、を備える。スイッチ回路１１７_２は、ＳＰＤＴ（Single Pole Dual Throw）スイッチとして機能する。図１９に示すスイッチ回路１１７_２では、複数のＮ型ＭＯＳＦＥＴを切り替えるために、正と負のバイアス電圧を生成するためのチャージポンプ回路ＣＰと、生成した電圧をスイッチ群１２５、１２６に適宜供給するためのドライブ回路ＤＲＶとを備える。このスイッチ回路１１７_２は、ＲＦ−ＩＣやＲＦ−ＳｏＣと同じシリコンプロセス技術を用いて形成することができるが、以下に述べる理由により集積化は困難である。
【００２３】
すなわち、ＲＦ−ＩＣやＲＦ−ＳｏＣではバルク基板を用いているが、図１９に示したスイッチ回路１１７_２ではＳＯＩ基板を用いる必要がある。また、ＲＦ−ＩＣやＲＦ−ＳｏＣでは微細化・低電圧化を実現するための微細化プロセスを用いている。しかし、図１９に示したスイッチ回路１１７_２では、扱う信号の電圧振幅が大きいために、高い電圧を扱えるようなプロセス（微細化が数世代遅れたプロセス）を用いて製造される。更に、図１９に示したスイッチ回路１１７_２ではチャージポンプ回路ＣＰおよびドライブ回路ＤＲＶを必要とする。しかし、チャージポンプ回路ＣＰやドライブ回路ＤＲＶをＲＦ−ＩＣやＲＦ−ＳｏＣに混載すると、チャージポンプ回路ＣＰやドライブ回路ＤＲＶの動作雑音が高周波送信特性や高周波受信特性に悪影響を及ぼす。
【００２４】
このような困難性を認識した上で、ＲＦ−ＩＣやＲＦ−ＳｏＣに用いる微細化・低電圧化プロセスを用いてスイッチ回路１１７を集積化すると、扱える信号の電圧振幅が制限されたり、サージ耐性が不足したりするおそれがある。一方、信号の電圧振幅やサージ耐性の制約を回避するために、一般的にＩ／Ｏ用途に用いられる高耐圧ＭＯＳＦＥＴを用いると、ＲＦ特性の劣化、チップ面積の増加、消費電力の増加などの悪影響が生じる。
【００２５】
以上で説明したように、関連技術にかかる通信装置１０１_１、１０１_２では、送受信回路とアンテナとの接続を切り換えるスイッチ回路は、スイッチ回路が扱う高周波信号の電圧振幅の大きさや静電気放電に対する耐性等の理由から十分に小型化されていない。このため、無線通信装置に使用される半導体集積回路の小型化が不十分であるという問題があった。以下で、このような問題を解決することができる半導体集積回路について説明する。
【００２６】
（半導体集積回路の構成：図２）
図２は、実施の形態１にかかる半導体集積回路の一例を示す回路図である。図２に示すように、本実施の形態にかかる半導体集積回路１は、巻線Ｌ１と巻線Ｌ２とを備えるトランスＴ１、容量素子Ｃ２、スイッチＳＷ１、低雑音アンプ回路ＬＮＡ、及び制御回路１０を備える。例えば、これらの構成要素はＲＦ−ＩＣやＲＦ−ＳｏＣに集積化されている。アンテナノードＮ_ＡＮＴと半導体集積回路１の入力端子ＴＭ１との間には容量素子Ｃ１が設けられている。本実施の形態にかかる半導体集積回路１は、上記で説明したスマートメータ１００の通信装置１０１に用いることができる。
【００２７】
半導体集積回路１のこれ以外の要素、つまり、低雑音アンプ回路ＬＮＡ以降の回路等は、図１６に示した関連技術にかかる通信装置１０１_１と同様であり、また本実施の形態にかかる半導体集積回路１の特徴部分ではないため説明を省略する。また、アンテナノードＮ_ＡＮＴには半導体集積回路１とは別の他の回路（典型的には送信回路）が並列に接続される。なお、半導体集積回路に送信回路が含まれる構成（図６）については、後述する。
【００２８】
図２に示すように、トランスＴ１の巻線Ｌ１の一端は入力端子ＴＭ１に接続され、他端は接地（交流的に接地）されている。トランスＴ１の巻線Ｌ２の一端（ノードＮ１）および他端（ノードＮ２）はそれぞれ低雑音アンプ回路ＬＮＡの入力端子に接続されている。トランスＴ１の巻線Ｌ２の一端と他端との間には、容量素子Ｃ２およびスイッチＳＷ１がそれぞれ並列に接続されている。なお、容量素子Ｃ２は、低雑音アンプ回路ＬＮＡの入力インピーダンスの値によっては省略することができる。
【００２９】
図３は、スイッチＳＷ１の一例を示す回路図である。スイッチＳＷ１は、例えばＮ型のＭＯＳＦＥＴ（Ｔｒ１０）と抵抗Ｒ１０、Ｒ１１とを用いて構成することができる。ＭＯＳＦＥＴ（Ｔｒ１０）のドレインおよびソースはそれぞれ、トランスＴ１の巻線Ｌ２のノードＮ１およびノードＮ２に接続されている。ＭＯＳＦＥＴ（Ｔｒ１０）のボディには、抵抗Ｒ１１を介して０ＶのＤＣバイアスが印加される。ＭＯＳＦＥＴ（Ｔｒ１０）のゲートには、抵抗Ｒ１０を介して制御信号ＳＷ１_ＣＴＲ（電圧ＶＤＤまたは０Ｖ）が印加される。
【００３０】
つまり、ＭＯＳＦＥＴ（Ｔｒ１０）のゲートに電圧ＶＤＤが印加されている場合、ＭＯＳＦＥＴ（Ｔｒ１０）はオン状態（スイッチＳＷ１は閉状態）となる。一方、ＭＯＳＦＥＴ（Ｔｒ１０）のゲートに０Ｖが印加されている場合、ＭＯＳＦＥＴ（Ｔｒ１０）はオフ状態（スイッチＳＷ１は開状態）となる。なお、スイッチＳＷ１はＲＦ信号に対して開閉できればよいので、ＭＯＳＦＥＴ（Ｔｒ１０）のソースおよびドレインはそれぞれ、トランスＴ１の巻線Ｌ２のノードＮ１およびノードＮ２と容量結合されていてもよい。また、Ｎ型のＭＯＳＦＥＴ（Ｔｒ１０）の代わりに、Ｐ型のＭＯＳＦＥＴを用いてもよい。
【００３１】
制御回路１０は、スイッチＳＷ１の制御信号ＳＷ１_ＣＴＲとして、ＮＭＯＳトランジスタＴｒ１０のゲートに電圧ＶＤＤまたは０Ｖの電圧を印加する。また、制御回路１０は、半導体集積回路１に含まれる各々の回路（不図示）に制御信号ＣＴＲを供給する。例えば、制御回路１０には、図１に示したＭＣＵ（１０２）から制御信号ＭＣＵ_ＳＩＧが供給される。
【００３２】
（半導体集積回路の動作）
次に、半導体集積回路１の動作について説明する。
本実施の形態にかかる半導体集積回路１では、アンテナＡＮＴ（所定のノード）からトランスＴ１の巻線Ｌ１に受信信号が供給される期間、スイッチＳＷ１を開状態としてトランスＴ１を低雑音アンプ回路ＬＮＡの入力インピーダンス整合回路として機能させる。図２に示す半導体集積回路１では、トランスＴ１に加えて、容量素子Ｃ１および容量素子Ｃ２が低雑音アンプ回路ＬＮＡの入力インピーダンス整合回路を構成する。
【００３３】
一方、アンテナＡＮＴ（所定のノード）に接続されている他の回路が動作する期間は、スイッチＳＷ１を閉状態とする。この場合は、アンテナＡＮＴ側から容量素子Ｃ１の側を見たときのインピーダンスが、十分小さい容量素子のインピーダンスと等価になる。なお、アンテナＡＮＴに接続されている他の回路が送信回路である場合、半導体集積回路１（受信回路）および他の回路（送信回路）の動作は、図７、図８に示すタイミングチャートの動作と同様になる（図７、図８に示す動作については後述する）。
【００３４】
このとき、トランスＴ１、容量素子Ｃ１、Ｃ２の回路定数を適切に選ぶことで、スイッチＳＷ１を開いた状態では低雑音アンプ回路ＬＮＡの入力インピーダンスを整合することができ、また、スイッチＳＷ１を閉じた状態では、アンテナＡＮＴ側から半導体集積回路１を見たときのインピーダンスが、十分小さい容量と等価になるように設定することができる。
【００３５】
すなわち、スイッチＳＷ１を開いた状態ではトランスＴ１を含む受信受動回路を受信動作に適した状態にすることができる。一方、スイッチＳＷ１を閉じた状態では、アンテナＡＮＴに接続されている他の回路から見て、トランスＴ１を含む受信受動回路の影響を無視できるか、またはアンテナＡＮＴ側から半導体集積回路１を見た際の等価容量（十分に小さい容量）を、他の回路のインピーダンス整合回路の構成要素の一つに含めて機能させることができる。
【００３６】
具体的に説明すると、図２に示す半導体集積回路１において、低雑音アンプ回路ＬＮＡの複素入力インピーダンス、容量素子Ｃ１の容量Ｃ１、巻線Ｌ１のインダクタンスＬ１、トランスＴ１の結合係数ｋの値がそれぞれ先に与えられている状態を仮定すると、残された自由度は巻線Ｌ２のインダクタンスＬ２の値と容量素子Ｃ２の容量Ｃ２の値の２つである。したがって、このような制約条件下でも、低雑音アンプ回路ＬＮＡの複素インピーダンス（＝自由度２）に対するインピーダンス整合を図ることができる。
【００３７】
また、スイッチＳＷ１を閉じると、スイッチＳＷ１と並列接続されている容量素子Ｃ２および低雑音アンプ回路ＬＮＡは無視して考えることができる。すなわち、スイッチＳＷ１を閉じた場合は、図４に示すような回路を考慮すればよい。この場合、アンテナＡＮＴ側からみた等価回路は、図５のようになる。つまり、アンテナＡＮＴ側から見たインピーダンスは、１／ｊωＣ１＋ｊωＬ１（１−ｋ２）である。ここで、ＲＦ信号の角周波数において１／ｊωＣ３＝１／ｊωＣ１＋ｊωＬ１（１−ｋ２）とする。Ｃ１、Ｌ１、ｋの値は、低雑音アンプ回路ＬＮＡの入力インピーダンス整合とは関係なく任意に決定することができる値であるから、これらの値を適切に選ぶことで、Ｃ３の値を十分に小さい所定の値に設定することができる。
【００３８】
つまり、アンテナＡＮＴに接続されている他の回路から見ると、スイッチＳＷ１を閉じた場合の半導体集積回路１の入力端子ＴＭ１は、容量Ｃ３と等価に見える。このとき、容量Ｃ３の値を十分に小さい値に設定した場合は、他の回路に対する影響を無視することができる。また、容量Ｃ３を他の回路のインピーダンス整合回路の構成要素の１つとして取り込むこともできる。
【００３９】
このように、本実施の形態にかかる半導体集積回路１では、ＲＦ信号経路に直列に挿入するスイッチ回路（図１６〜図１９参照）を用いずに、半導体集積回路１の入力部（入力端子ＴＭ１）をアンテナＡＮＴから切り離したのと同じ状態を実現することができる。
【００４０】
また、半導体集積回路１（ＲＦ−ＩＣ）の入力端子ＴＭ１には、トランスＴ１の１次側の巻線Ｌ１の一端が直接接続され、かつトランスＴ１の巻線Ｌ１の他端は接地される。ここで、トランスＴ１の１次側のインダクタンスは典型的には数ｎＨ程度である。トランスＴ１の巻線には太い配線が用いられることから、サージ耐量を確保するためにＥＳＤ保護回路を別途設ける必要はなく、また、必要とされる場合でも簡易なもので済ませることができる。すなわち、半導体集積回路１（ＲＦ−ＩＣ）の入力端子ＴＭ１をトランスＴ１の１次側の巻線Ｌ１に直接接続することで、強固なサージ耐性を確保することができる。また、ＥＳＤ保護回路を設ける必要がないので、その分だけ半導体集積回路１のチップ面積を小さくすることができる。また、ＥＳＤ保護回路に起因する寄生容量を削減することができる。
【００４１】
また、トンランスＴ１の２次側の巻線Ｌ２に接続されているスイッチＳＷ１が開状態になるのは、半導体集積回路１が受信動作をするときである。半導体集積回路１の受信電力の最大値は、典型的には−２０ｄＢｍ程度と小さいため、スイッチＳＷ１が開状態のときに印加される電圧振幅は、スイッチＳＷ１を構成するＭＯＳＦＥＴ（図３参照）でも十分に扱える程度である。また、アンテナＡＮＴに接続されている他の回路が送信回路である場合、送信状態では半導体集積回路１（ＲＦ−ＩＣ）の入力端子ＴＭ１に大きな電圧振幅が印加される。しかし、この時はスイッチＳＷ１は閉状態であるため、スイッチＳＷ１に印加される電圧振幅はほぼゼロである。以上のことから、スイッチＳＷ１として、微細化・低電圧化を実現するための微細化プロセスで形成されたＭＯＳＦＥＴを用いることができる。
【００４２】
また、半導体集積回路１が受信動作をするとき以外は、スイッチＳＷ１を閉状態にすることが好ましい。一般に、低雑音アンプ回路ＬＮＡの入力インピーダンスはアンテナ系のインピーダンス（典型的には５０Ω）よりも高いため、トランスＴ１はアンテナＡＮＴ側から低雑音アンプ回路ＬＮＡ側に向かってインピーダンスを上げるように設計される。したがって、スイッチＳＷ１に要求されるＯＮ抵抗は、関連技術で用いられているアンテナＡＮＴの直近に配置されているスイッチ回路１１７（図１６参照）の場合よりも高くすることができる。更に、ＲＦ−ＩＣやＲＦ−ＳｏＣを製造する際は微細化プロセスを用いることから、ＭＯＳＦＥＴの面積が小さい場合でも十分低いＯＮ抵抗を実現することができる。結果として、関連技術と比べて、スイッチＳＷ１の面積を小さくすることができる。また、スイッチＳＷ１に起因する寄生容量も小さくすることができる。
【００４３】
以上で説明したように、本実施の形態にかかる半導体集積回路１は上記構成を備えるので、関連技術で用いられていたスイッチ回路１１７（図１８、図１９）を用いる必要がない。このため、無線通信装置に使用される半導体集積回路の小型化を実現することができる。
【００４４】
（半導体集積回路の他の構成例：図６）
次に、本実施の形態にかかる半導体集積回路の他の構成例について説明する。図６は、本実施の形態にかかる半導体集積回路の他の構成例を示す回路図である。図６に示す半導体集積回路２は、図２に示した半導体集積回路１と比べて、送信受動回路１２や送信アンプＰＡ等の送信系の回路を備えている点が異なる。これ以外は、図２に示した半導体集積回路１と同様であるので重複した説明は省略する。
【００４５】
図６に示すように、半導体集積回路２は、巻線Ｌ１と巻線Ｌ２とを備えるトランスＴ１、容量素子Ｃ２、スイッチＳＷ１、低雑音アンプ回路ＬＮＡ、制御回路１１、送信受動回路１２、及び送信アンプＰＡを備える。例えば、これらの構成要素はＲＦ−ＩＣやＲＦ−ＳｏＣに集積化されている。
【００４６】
トランスＴ１、容量素子Ｃ２、スイッチＳＷ１、及び低雑音アンプ回路ＬＮＡを含む受信系の回路は、入力端子ＴＭ１を介してアンテナＡＮＴと接続されている。アンテナノードＮ_ＡＮＴと入力端子ＴＭ１との間には容量素子Ｃ１が設けられている。また、送信受動回路１２および送信アンプＰＡを含む送信系の回路は出力端子ＴＭ２を介してアンテナノードＮ_ＡＮＴと接続されている。例えば、図６に示す半導体集積回路２は、上記で説明した関連技術の通信装置１０１に用いることができる。
【００４７】
半導体集積回路２のこれ以外の要素、つまり、低雑音アンプ回路ＬＮＡ以降の回路および送信アンプＰＡよりも手前の回路は、図１６に示した関連技術にかかる通信装置１０１_１と同様であり、また本実施の形態にかかる半導体集積回路２の特徴部分ではないため説明を省略する。また、図６に示す半導体集積回路２では、制御回路１１が送信系の回路にも制御信号を供給している。なお、本実施の形態では、送信アンプＰＡが送信受動回路１２に差動の送信信号を供給するように構成してもよく、また送信アンプＰＡが送信受動回路１２に単相の送信信号を供給するように構成してもよい。
【００４８】
（図６に示す半導体集積回路の動作）
図６に示す半導体集積回路２は、アンテナＡＮＴからトランスＴ１の巻線Ｌ１に受信信号が供給される期間（受信動作期間）、スイッチＳＷ１を開状態としてトランスＴ１を低雑音アンプ回路ＬＮＡの入力インピーダンス整合回路として機能させる。図６に示す半導体集積回路２では、トランスＴ１に加えて、容量素子Ｃ１および容量素子Ｃ２が低雑音アンプ回路ＬＮＡに対する入力インピーダンス整合回路を構成する。
【００４９】
一方、送信受動回路１２および送信アンプＰＡを含む送信系の回路が動作する期間（送信動作期間）は、スイッチＳＷ１を閉状態とする。この場合は、アンテナＡＮＴ側から容量素子Ｃ１の側を見たときのインピーダンスが、十分小さい容量素子のインピーダンスと等価になる。このため、送信受動回路１２および送信アンプＰＡを含む送信系の回路は、正常に送信動作を実行することができる。
【００５０】
次に、図６に示す半導体集積回路２の動作について具体的に説明する。図７は、半導体集積回路２の動作を説明するためのタイミングチャートである。図７に示すタイミングチャートでは、半導体集積回路２のスイッチＳＷ１にノーマリｏｎのスイッチを用いた場合を示している。スイッチＳＷ１にノーマリｏｎのスイッチを用いた場合は、制御回路１１から出力された制御信号ＳＷ１_ＣＴＲがロウレベルの場合、スイッチＳＷ１がオン状態（閉状態）となる。このとき、半導体集積回路２は送信動作が可能な状態となる。一方、制御回路１１から出力された制御信号ＳＷ１_ＣＴＲがハイレベルの場合、スイッチＳＷ１がオフ状態（開状態）となる。このとき、半導体集積回路２は受信動作が可能な状態となる。
【００５１】
つまり、スイッチＳＷ１にノーマリｏｎのスイッチを用いた場合は、半導体集積回路２が受信動作を行う直前のタイミングｔ１、ｔ３に、スイッチＳＷ１をオフ状態（開状態）として、半導体集積回路２が受信動作可能な状態とする。そして、半導体集積回路２が受信動作を終了した後のタイミングｔ２、ｔ４において、スイッチＳＷ１をオン状態（閉状態）として、半導体集積回路２が送信動作可能な状態とする。なお、半導体集積回路２が受信動作および送信動作の両方を実施しない場合は、スイッチＳＷ１がノーマリｏｎであるので、スイッチＳＷ１をオン状態（閉状態）とする（例えば、タイミングｔ４〜ｔ５参照）。
【００５２】
また、図８は、半導体集積回路２の動作を説明するためのタイミングチャートであり、半導体集積回路２のスイッチＳＷ１としてノーマリｏｆｆのスイッチを用いた場合を示している。スイッチＳＷ１にノーマリｏｆｆのスイッチを用いた場合は、制御回路１１から出力された制御信号ＳＷ１_ＣＴＲがロウレベルの場合、スイッチＳＷ１がオフ状態（開状態）となる。このとき、半導体集積回路２は受信動作が可能な状態となる。一方、制御回路１１から出力された制御信号ＳＷ１_ＣＴＲがハイレベルの場合、スイッチＳＷ１がオン状態（閉状態）となる。このとき、半導体集積回路２は送信動作が可能な状態となる。
【００５３】
つまり、スイッチＳＷ１にノーマリｏｆｆのスイッチを用いた場合は、半導体集積回路２が送信動作を行う直前のタイミングｔ１１、ｔ１３に、スイッチＳＷ１をオン状態（閉状態）として、半導体集積回路２が送信動作可能な状態とする。そして、半導体集積回路２が送信動作を終了した後のタイミングｔ１２、ｔ１４において、スイッチＳＷ１をオフ状態（開状態）として、半導体集積回路２が受信動作可能な状態とする。なお、半導体集積回路２が受信動作および送信動作の両方を実施しない場合は、スイッチＳＷ１がノーマリｏｆｆであるので、スイッチＳＷ１をオフ状態（開状態）とする（例えば、タイミングｔ１４〜ｔ１５参照）。
【００５４】
（半導体集積回路の実装例：図９〜図１２）
次に、図９、図１０を用いて本実施の形態にかかる半導体集積回路の実装例について説明する。図９に示すように、半導体集積回路２は半導体チップ（ＲＦ−ＩＣ）を用いて構成されており、各々の構成要素が半導体チップに集積化されている。半導体集積回路２の入力端子ＴＭ１と容量素子（チップ容量）２３の一端は、高周波用の配線２１を用いて接続されている。半導体集積回路２の出力端子ＴＭ２と容量素子２３の他端は、配線２２を用いて接続されている。配線２２は、アンテナノードＮ_ＡＮＴに接続される配線である。
【００５５】
図１０は、図９に示した半導体集積回路２（半導体チップ）を実装基板に実装した通信モジュール２０を示す図である。図１０に示すように、半導体集積回路２（半導体チップ）は実装基板に実装されている。半導体集積回路２と接続されている配線２２は、アンテナコネクタ２５と接続されている。実装基板には複数の容量素子（チップ容量）２６が配置されている。また、実装基板の裏側にはＭＣＵ（１０２）（図１参照）と接続されるコネクタ２７が配置されている。図１０に示すように、通信モジュール２０では、半導体集積回路２（半導体チップ）に機能の大半が集約されているため、半導体集積回路２以外に必要な構成要素は、アンテナコネクタ２５、容量素子（チップ容量）２６、及びコネクタ２７のように少数にすることができる。なお、図９、図１０では、電源配線、接地配線、制御配線等の図示を省略している。
【００５６】
図１１、図１２は、比較例にかかる半導体集積回路１１３の実装例を示す図である。半導体集積回路１１３は、図１６に示した半導体集積回路１１３_１に対応している。このため、半導体集積回路１１３を用いる場合は、図１６に示したスイッチ回路１１７が必要になる。また、ＧａＡｓ技術を用いてスイッチ回路１１７を構成した場合は、スイッチ回路１１７から漏れてくる直流成分を遮断するために、３つの容量素子（チップ容量）が必要になる（詳細は、図１８参照）。
【００５７】
図１１に示すように、半導体集積回路１１３は半導体チップ（ＲＦ−ＩＣ）を用いて構成されており、各々の構成要素が半導体チップに集積化されている。半導体集積回路１１３の入力端子ＴＭ１およびスイッチ回路１１７は、配線１３１を用いて接続されている。入力端子ＴＭ１とスイッチ回路１１７との間には容量素子Ｃ１０１（チップ容量）が設けられている。半導体集積回路１１３の出力端子ＴＭ２およびスイッチ回路１１７は、配線１３２を用いて接続されている。出力端子ＴＭ２とスイッチ回路１１７との間には容量素子Ｃ１０２（チップ容量）が設けられている。スイッチ回路１１７およびアンテナノードＮ_ＡＮＴは、配線１３３を用いて接続されている。スイッチ回路１１７とアンテナノードＮ_ＡＮＴとの間には容量素子Ｃ１０３（チップ容量）が設けられている。
【００５８】
図１２は、図１１に示した半導体集積回路１１３（半導体チップ）を実装基板に実装した通信モジュール１０１を示す図である。図１２に示すように、半導体集積回路１１３（半導体チップ）は実装基板に実装されている。配線１３３は、アンテナコネクタ１３５と接続されている。実装基板には複数の容量素子（チップ容量）１３６が配置されている。また、実装基板の裏側にはＭＣＵ（１０２）（図１参照）と接続されるコネクタ１３７が配置されている。なお、図１１、図１２では、電源配線、接地配線、制御配線等の図示を省略している。
【００５９】
図１２に示した通信モジュール１０１ではスイッチ回路１１７が必要であり、また、スイッチ回路１１７から漏れてくる直流成分を遮断するために、３つの容量素子（チップ容量）が必要になる。このため、通信モジュール１０１が大面積化する。一方、図１０に示した通信モジュール２０では、スイッチ回路１１７および２つの容量素子を省略することができるので、その分だけ通信モジュール２０を小型化することができる。なお、図９に示すように、半導体集積回路２ではスイッチ回路１１７を省略する代わりにスイッチＳＷ１が必要なる。しかし、スイッチＳＷ１は、例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor）等を用いて構成することができるので、スイッチＳＷ１の面積は受信回路を構成する他の回路構成要素に比べて十分小さくすることができる。
【００６０】
（半導体集積回路の他の実装例：図１３）
次に、本実施の形態にかかる半導体集積回路の汎用性について説明する。例えば、送信信号の不要波に関する規定が厳しい場合や、受信信号帯域の近傍に強い妨害波の存在が想定される場合には、送信側または受信側、若しくはその両方にＳＡＷ（Surface Acoustic Wave）フィルタを設けるのが一般的である。
【００６１】
図１３は、本実施の形態にかかる半導体集積回路の他の実装例を示す図であり、送信側と受信側の両方にＳＡＷフィルタを設けた構成を示している。図１３に示す構成では、送信側とアンテナノードＮ_ＡＮＴとの接続、及び受信側とアンテナノードＮ_ＡＮＴとの接続を切り替えるために、スイッチ回路１１７が必要になる。受信側の入力端子ＴＭ１とスイッチ回路１１７との間にはＳＡＷフィルタ１４１が設けられている。また、送信側の出力端子ＴＭ２とスイッチ回路１１７との間にはＳＡＷフィルタ１４２が設けられている。
【００６２】
ここで、図６に示した半導体集積回路２（半導体チップ）では、受信信号の経路にスイッチＳＷ１が設けられているが、スイッチＳＷ１のサイズは小さい。このため、図６に示した半導体集積回路２（半導体チップ）を、図１３に示したＳＡＷフィルタを備える構成の通信装置に用いても、特性、コスト、回路面積において何らデメリットは生じない。すなわち、図６に示した通信装置（ＳＡＷフィルタがない構成）と図１３に示した通信装置（ＳＡＷフィルタを備える構成）とで、同一の半導体集積回路２（半導体チップ）を用いることができる。
【００６３】
近年のＲＦ−ＩＣやＲＦ−ＳｏＣなどの半導体チップは機能が複雑化してきている。このため、半導体チップを製造する側および半導体チップを使用する側にとって、このように複数の用途に同じ半導体チップを用いることができる利点は大きい。具体的には、半導体チップを製造する側にとっては製品設計時の検証、品質保証の為の信頼性テスト、生産量の管理、生産後の在庫管理、各種ドキュメント類の整備に要する費用、時間等を少なくすることができる。また、半導体チップを使用する側にとっては、半導体チップを導入する際の基本性能検証、ソフトウェアとの組み合わせ動作評価、信頼性検証、生産時の手持ち在庫の管理などに要する費用、時間を少なくすることができる。
【００６４】
以上で説明したように、本実施の形態にかかる半導体集積回路２は、様々な構成を備える通信装置に用いることができるので汎用性がある。この場合でも、通信装置の特性、コスト、回路面積において何らデメリットは生じない。よって、例えば、本実施の形態にかかる技術を用いたスマートメータと、関連技術にかかるスマートメータとで、使用する半導体集積回路の共通化を図ることができる。これにより、スマートメータを構成する際のトータルコスト、開発等に要する時間等を節約することができる。
【００６５】
（半導体集積回路の他の構成例：図１４）
次に、図１４を用いて本実施の形態にかかる半導体集積回路の他の構成例について説明する。図２に示した半導体集積回路１では、アンテナノードＮ_ＡＮＴと入力端子ＴＭ１との間に容量素子Ｃ１を設けた構成を示した。しかし、本実施の形態では、図１４に示した半導体集積回路３のように、端子ＴＭ１’と接地電位との間に容量素子Ｃ１’を設けてもよい。ここで、端子ＴＭ１’は巻線Ｌ１の他端と接続されている端子である。また、容量素子Ｃ１’は半導体集積回路３の外に設けられている。
【００６６】
つまり、図２、図１４に示したように、本実施の形態にかかる半導体集積回路では、トランスＴ１の巻線Ｌ１と直列に接続された容量素子Ｃ１（Ｃ１’）を設ければよく、この容量素子を設ける位置は任意に決定することができる。このとき、巻線Ｌ１と容量素子Ｃ１（Ｃ１’）とを含む回路の一端にはアンテナＡＮＴから受信信号が供給され、他端は交流的に接地される。なお、図１４に示した半導体集積回路３の容量素子Ｃ１’以外の構成については、図２に示した半導体集積回路１と同様であるので重複した説明は省略する。
【００６７】
（半導体集積回路の他の構成例：図１５）
また、図２に示した半導体集積回路１では、トランスＴ１の巻線Ｌ２の一端（ノードＮ１）および他端（ノードＮ２）がそれぞれ低雑音アンプ回路ＬＮＡの入力端子に接続されている構成、つまり低雑音アンプ回路ＬＮＡに差動信号が供給される構成を示した。しかし、本実施の形態では、図１５に示した半導体集積回路４のように、トランスＴ１の巻線Ｌ２の一端（ノードＮ１）のみを低雑音アンプ回路ＬＮＡの入力端子に接続し、巻線Ｌ２の他端（ノードＮ２）を交流的に接地するように構成してもよい。つまり、低雑音アンプ回路ＬＮＡの入力を単相入力としてもよい。なお、図１５に示した半導体集積回路４の他の構成については、図２に示した半導体集積回路１と同様であるので重複した説明は省略する。
【００６８】
＜実施の形態２＞
次に、実施の形態２について説明する。図２０は、実施の形態２にかかる半導体集積回路５の一例を示す回路図である。図２０に示す半導体集積回路５では、図６に示した半導体集積回路２が備える送信受動回路１２および送信アンプ回路ＰＡの具体的な構成例を示している。これ以外については、実施の形態１で説明した半導体集積回路と同様であるので、重複した説明は省略する。
【００６９】
（半導体集積回路の構成：図２０）
図２０に示すように、半導体集積回路５は、巻線Ｌ１と巻線Ｌ２とを備えるトランスＴ１、容量素子Ｃ２、スイッチＳＷ１、低雑音アンプ回路ＬＮＡ、巻線Ｌ４と巻線Ｌ５とを備えるトランスＴ２、容量素子Ｃ５、送信アンプ回路ＰＡ、及び制御回路１１を備える。なお、受信系の回路要素、つまりトランスＴ１、容量素子Ｃ２、スイッチＳＷ１、及び低雑音アンプ回路ＬＮＡについては実施の形態１で説明した場合と同様であるので重複した説明は省略する。
【００７０】
図２０に示すように、トランスＴ２の巻線Ｌ５の一端および他端はそれぞれ送信アンプ回路ＰＡの出力端子に接続されている。つまり、トランスＴ２の巻線Ｌ５の一端および他端には送信アンプ回路ＰＡから送信信号が供給される。トランスＴ２の巻線Ｌ４の一端は出力端子ＴＭ２に接続され、他端は接地（交流的に接地）されている。トランスＴ２の巻線Ｌ４の一端と他端との間には、容量素子Ｃ５が接続されている。なお、容量素子Ｃ５は、送信アンプ回路ＰＡの出力インピーダンスの値によっては省略することができる。
【００７１】
半導体集積回路５の入力端子ＴＭ１とアンテナＡＮＴとの間には容量素子Ｃ１が接続されている。また、半導体集積回路５の出力端子ＴＭ２とアンテナＡＮＴとの間には容量素子Ｃ４が接続されている。
【００７２】
例えば、送信アンプ回路ＰＡはＣＭＯＳ型の差動パワーアンプ回路であり、ＰＭＯＳトランジスタＴｒ１、Ｔｒ３、及びＮＭＯＳトランジスタＴｒ２、Ｔｒ４を備える。ＰＭＯＳトランジスタＴｒ１のドレインおよびＮＭＯＳトランジスタＴｒ２のドレインはトランスＴ２の巻線Ｌ５の一端と接続されており、ＰＭＯＳトランジスタＴｒ３のドレインおよびＮＭＯＳトランジスタＴｒ４のドレインはトランスＴ２の巻線Ｌ５の他端と接続されている。各々のトランジスタＴｒ１〜Ｔｒ４のゲートには、制御回路１１から制御信号ＰＡ_ＣＴＲ（駆動電圧）が供給される。
【００７３】
（半導体集積回路の動作）
次に、半導体集積回路５の動作について説明する。
半導体集積回路５が送信動作をする際、制御回路１１はスイッチＳＷ１を閉状態とする（実施の形態１参照）。また、送信アンプ回路ＰＡは、トランスＴ２の巻線Ｌ５に送信信号を供給する。このときの送信アンプ回路ＰＡの動作モードを送信モードと称す。
【００７４】
具体的には、制御回路１１は送信アンプ回路ＰＡの各々のトランジスタＴｒ１〜Ｔｒ４に制御信号ＰＡ_ＣＴＲを供給し、送信アンプ回路ＰＡから送信信号（差動信号）が出力されるように制御する。このとき、トランスＴ２は送信アンプ回路ＰＡのインピーダンス整合回路として機能する。図２０に示す半導体集積回路５では、トランスＴ２に加えて、容量素子Ｃ４および容量素子Ｃ５が送信アンプ回路ＰＡのインピーダンス整合回路を構成する。
【００７５】
一方、半導体集積回路５が受信動作をする際、制御回路１１はスイッチＳＷ１を開状態とする（実施の形態１参照）。また、送信アンプ回路ＰＡは、トランスＴ２の巻線Ｌ５の両端を短絡する。このときの送信アンプ回路ＰＡの動作モードを短絡モードと称す。
【００７６】
具体的には、制御回路１１は、送信アンプ回路ＰＡが備えるＮＭＯＳトランジスタＴｒ２およびＮＭＯＳトランジスタＴｒ４をオン状態とし、ＰＭＯＳトランジスタＴｒ１およびＰＭＯＳトランジスタＴｒ３をオフ状態とする。これにより、トランスＴ２の巻線Ｌ５の両端が接地電位に接続される。よって、トランスＴ２の巻線Ｌ５の両端が短絡される。または、制御回路１１は、送信アンプ回路ＰＡが備えるＮＭＯＳトランジスタＴｒ２およびＮＭＯＳトランジスタＴｒ４をオフ状態とし、ＰＭＯＳトランジスタＴｒ１およびＰＭＯＳトランジスタＴｒ３をオン状態とする。これにより、トランスＴ２の巻線Ｌ５の両端が電源電位に接続される。よって、トランスＴ２の巻線Ｌ５の両端が短絡される。このように、トランスＴ２の巻線Ｌ５の両端を短絡することで、アンテナＡＮＴ側から容量素子Ｃ４の側を見たときのインピーダンスを、十分小さい容量素子のインピーダンスと等価にすることができる。
【００７７】
図２０に示すように、送信側の整合回路の素子数は、受信側の整合回路の素子数と同じである。つまり、送信側の整合回路の設計上の自由度は受信側の整合回路の設計上の自由度と同じであり、実施の形態１で説明した受信回路と同様の設計が可能となる。つまり、トランスＴ２、容量素子Ｃ４、Ｃ５の回路定数を適切に選ぶことで、半導体集積回路５が送信動作をする際は、送信アンプ回路ＰＡの出力インピーダンスを整合することができる。また、受信動作をする際は、トランスＴ２の巻線Ｌ５の両端を短絡することで、アンテナＡＮＴ側から容量素子Ｃ４の側を見たときのインピーダンスを、十分小さい容量素子のインピーダンスと等価にすることができる。つまり、トランスＴ２を含む送信受動回路の影響を無視できるか、またはアンテナＡＮＴ側から半導体集積回路５を見た際の等価容量（十分に小さい容量）を、受信回路のインピーダンス整合回路の構成要素の一つに含めて機能させることができる。
【００７８】
＜実施の形態３＞
（半導体集積回路の構成：図２１）
次に、実施の形態３について説明する。図２１は、実施の形態３にかかる半導体集積回路６の一例を示す回路図である。図２１に示す半導体集積回路６では、容量素子Ｃ１を半導体集積回路６（半導体チップ）の内部に形成している点が、図２に示した半導体集積回路１と異なる。これ以外については、実施の形態１で説明した半導体集積回路と同様であるので、重複した説明は省略する。
【００７９】
図２１に示すように、容量素子Ｃ１は半導体集積回路６（半導体チップ）の内部に形成されている。ここで、容量素子Ｃ１はサージ耐量を備えるように構成されている。例えば、容量素子Ｃ１は隣接配線間容量を利用して構成することができる。このように、容量素子Ｃ１を半導体集積回路６（半導体チップ）の内部に設けて集積化することで、無線通信装置に使用される半導体集積回路の更なる小型化やコスト低減を実現することができる。
【００８０】
（半導体集積回路の構成：図２２）
更に本実施の形態では、図２２に示す半導体集積回路７のように、トランスＴ１の巻線Ｌ１（つまり、受信系回路の入力側）と送信受動回路１２の出力側（つまり、送信系回路の出力側）とが半導体集積回路７（半導体チップ）の内部において互いに接続されるように構成してもよい。この場合は、半導体集積回路７の入出力端子ＴＭ３に受信系回路の入力側と送信系回路の出力側とが接続される。このような構成とすることで、半導体集積回路７からアンテナＡＮＴまでの配線を１本にすることができ、半導体集積回路７を実装基板に実装した際の実装面積を削減することができる。
【００８１】
＜その他の実施の形態＞
次に、その他の実施の形態について説明する。
本実施の形態では、上記で説明した半導体集積回路に使用するスイッチＳＷ１を下記のようにして構成してもよい。
【００８２】
（スイッチＳＷ１の構成例：図２３）
図２３は、スイッチＳＷ１の構成例を示す回路図である。スイッチＳＷ１は、例えばＮ型のＭＯＳＦＥＴ（Ｔｒ１１）、抵抗Ｒ１２〜Ｒ１５、及び容量素子Ｃ１１、Ｃ１２を用いて構成することができる。ＭＯＳＦＥＴ（Ｔｒ１１）のドレインおよびソースにはそれぞれ、容量素子Ｃ１１および容量素子Ｃ１２が設けられている。換言すると、ＭＯＳＦＥＴ（Ｔｒ１１）のドレインおよびソースはそれぞれ、容量素子Ｃ１１および容量素子Ｃ１２を介して、トランスＴ１の巻線Ｌ２の一端（ノードＮ１）および他端（ノードＮ２）に接続されている。また、ＭＯＳＦＥＴ（Ｔｒ１１）のドレインおよびソースにはそれぞれ抵抗Ｒ１３および抵抗Ｒ１５を介して０ＶのＤＣバイアスが印加される。また、ＭＯＳＦＥＴ（Ｔｒ１１）のボディには、抵抗Ｒ１４を介して０ＶのＤＣバイアスが印加される。ＭＯＳＦＥＴ（Ｔｒ１１）のゲートには、抵抗Ｒ１２を介して制御信号ＳＷ１_ＣＴＲ（電圧ＶＤＤまたは０Ｖ）が印加される。
【００８３】
スイッチＳＷ１をこのような構成とすることで、スイッチＳＷ１を挿入するトランスＴ１の２次側の巻線Ｌ２のＤＣバイアス電位を自由に設定することができる。なお、図２３に示したスイッチＳＷ１において、Ｎ型のＭＯＳＦＥＴ（Ｔｒ１１）の代わりにＰ型のＭＯＳＦＥＴを用いてもよい。
【００８４】
（スイッチＳＷ１の構成例：図２４）
図２４は、スイッチＳＷ１の構成例を示す回路図である。図２４に示すスイッチＳＷ１は、図２３に示したスイッチＳＷ１と同様の構成を備える。しかし、図２４に示すスイッチＳＷ１では、Ｎ型のＭＯＳＦＥＴ（Ｔｒ１１）のドレインおよびソースに与えるＤＣバイアスを、ゲートに与える電圧と逆位相の電圧（０Ｖまたは電圧ＶＤＤ）としている。つまり、ＭＯＳＦＥＴ（Ｔｒ１１）のゲートに０Ｖが印加されている場合、ＭＯＳＦＥＴ（Ｔｒ１１）のドレインおよびソースにはＶＤＤが印加される。一方、ＭＯＳＦＥＴ（Ｔｒ１１）のゲートに電圧ＶＤＤが印加されている場合、ＭＯＳＦＥＴ（Ｔｒ１１）のドレインおよびソースには０Ｖが印加される。換言すると、ＭＯＳＦＥＴ（Ｔｒ１１）のゲートには制御信号ＳＷ１_ＣＴＲ_１が印加され、ドレインおよびソースには制御信号ＳＷ１_ＣＴＲ_１と逆位相の制御信号ＳＷ１_ＣＴＲ_２が印加される。
【００８５】
このような構成とすることで、ＭＯＳＦＥＴ（Ｔｒ１１）がオフ状態のときのゲート・ソース間電圧を−ＶＤＤとすることができる。よって、半導体集積回路に大きな電圧振幅を有する受信信号が供給されたとしても、スイッチＳＷ１をオフ状態に保つことができる。
【００８６】
（スイッチＳＷ１の構成例：図２５）
本実施の形態では、図２４に示したスイッチＳＷ１におけるＭＯＳＦＥＴ（Ｔｒ１１）を２段直列に接続してもよい。つまり、図２５に示すように、Ｎ型のＭＯＳＦＥＴ（Ｔｒ１１）と直列にＮ型のＭＯＳＦＥＴ（Ｔｒ１１’）を接続してもよい。このとき、追加されたＭＯＳＦＥＴ（Ｔｒ１１’）のボディには、抵抗Ｒ１４’を介して０ＶのＤＣバイアスが印加される。また、追加されたＭＯＳＦＥＴ（Ｔｒ１１’）のゲートには、抵抗Ｒ１２’を介して制御信号ＳＷ１_ＣＴＲ_１（電圧ＶＤＤまたは０Ｖ）が印加される。これ以外の構成については図２４に示したスイッチＳＷ１と同様である。なお、直列に接続するＭＯＳＦＥＴの数は３つ以上であってもよい。
【００８７】
このように、複数のＭＯＳＦＥＴを直列に接続することで、半導体集積回路により大きな電圧振幅を有する受信信号が供給されたとしても、スイッチＳＷ１をオフ状態に保つことができる。
【００８８】
なお、上記では本実施の形態にかかる半導体集積回路をスマートメータに適用する場合を示したが、本実施の形態にかかる半導体集積回路は、スマートメータ以外の通信回路を備える装置にも適用することができる。
【００８９】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【００９０】
１、２、３、４、５、６、７  半導体集積回路
１０、１１  制御回路
１２  送信受動回路
２１、２２  配線
２３  容量素子
２５  アンテナコネクタ
２６  容量素子
２７  コネクタ
【図１】
0006476016.tif 000002
【図２】
0006476016.tif 000003
【図３】
0006476016.tif 000004
【図４】
0006476016.tif 000005
【図５】
0006476016.tif 000006
【図６】
0006476016.tif 000007
【図７】
0006476016.tif 000008
【図８】
0006476016.tif 000009
【図９】
0006476016.tif 000010
【図１０】
0006476016.tif 000011
【図１１】
0006476016.tif 000012
【図１２】
0006476016.tif 000013
【図１３】
0006476016.tif 000014
【図１４】
0006476016.tif 000015
【図１５】
0006476016.tif 000016
【図１６】
0006476016.tif 000017
【図１７】
0006476016.tif 000018
【図１８】
0006476016.tif 000019
【図１９】
0006476016.tif 000020
【図２０】
0006476016.tif 000021
【図２１】
0006476016.tif 000022
【図２２】
0006476016.tif 000023
【図２３】
0006476016.tif 000024
【図２４】
0006476016.tif 000025
【図２５】
0006476016.tif 000026