(57)【特許請求の範囲】
【請求項１】
｛０００−１｝面に対し０度以上１０度以下傾斜した表面、又は、法線方向が＜０００−１＞方向に対し８０度以上９０度以下傾斜した表面を有するＳｉＣ層と、
ゲート電極と、
前記表面と前記ゲート電極との間に設けられるゲート絶縁膜と、
前記表面と前記ゲート絶縁膜との間に設けられ、重水素（Ｄ）の最大濃度が１×１０２０ｃｍ−３以上、水素（Ｈ）の最大濃度が１×１０１９ｃｍ−３以下の領域と、
を備え、
前記領域中の重水素の濃度分布がピークを有し、前記ピークの半値全幅が１０ｎｍ以下である半導体装置。
【請求項２】
前記領域中の重水素の最大濃度が１×１０２１ｃｍ−３以上である請求項１記載の半導体装置。
【請求項３】
前記ゲート絶縁膜はシリコン酸化膜である請求項１又は請求項２記載の半導体装置。
【請求項４】
｛０００−１｝面に対し０度以上１０度以下傾斜した表面、又は、法線方向が＜０００−１＞方向に対し８０度以上９０度以下傾斜した表面を有するＳｉＣ層の前記表面の上に、ゲート絶縁膜を形成し、
前記ゲート絶縁膜の形成後に、重水素を含む雰囲気中で第１の熱処理を行い、
前記第１の熱処理の後に、前記ゲート絶縁膜の上にゲート電極を形成し、
前記第１の熱処理が９００℃以上である半導体装置の製造方法。
【請求項５】
前記ゲート絶縁膜がシリコン酸化膜である請求項４記載の半導体装置の製造方法。
【請求項６】
前記第１の熱処理の後に、８００℃以上の第２の熱処理を、更に行う請求項４又は請求項５記載の半導体装置の製造方法。
【請求項７】
前記ゲート絶縁膜が堆積膜である請求項４乃至請求項６いずれか一項記載の半導体装置の製造方法。
【請求項８】
前記ゲート絶縁膜が熱酸化膜である請求項４乃至請求項６いずれか一項記載の半導体装置の製造方法。
【請求項９】
｛０００−１｝面に対し０度以上１０度以下傾斜した表面、又は、法線方向が＜０００−１＞方向に対し８０度以上９０度以下傾斜した表面を有するＳｉＣ層の前記表面の上に、重水素及び酸素を含む雰囲気中で前記表面を熱酸化することによりゲート絶縁膜を形成し、
前記ゲート絶縁膜の上にゲート電極を形成する半導体装置の製造方法。
【請求項１０】
前記表面を熱酸化した後、絶縁膜を堆積することにより前記ゲート絶縁膜を形成する請求項９記載の半導体装置の製造方法。
【請求項１１】
前記絶縁膜がシリコン酸化膜である請求項１０記載の半導体装置の製造方法。
【請求項１２】
前記熱酸化が８００℃以上である請求項９乃至請求項１１いずれか一項記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
次世代の半導体デバイス用の材料としてＳｉＣ（炭化珪素）が期待されている。ＳｉＣはＳｉ（シリコン）と比較して、バンドギャップが３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば低損失且つ高温動作可能な半導体デバイスを実現することができる。
【０００３】
しかし、ＳｉＣを用いてＭＩＳ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を形成する場合、半導体と絶縁膜との間に存在する界面準位の量がＳｉと比較して大きくなる。このため、電荷の移動度が低下し、ＭＩＳＦＥＴ（Ｍｅａｔｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）のオン抵抗が高くなるという問題がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−１８６４９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、高い移動度の半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
実施形態の半導体装置は、｛０００−１｝面に対し０度以上１０度以下傾斜した表面、又は、法線方向が＜０００−１＞方向に対し８０度以上９０度以下傾斜した表面を有するＳｉＣ層と、ゲート電極と、前記表面と前記ゲート電極との間に設けられるゲート絶縁膜と、前記表面と前記ゲート絶縁膜との間に設けられ、重水素（Ｄ）の最大濃度が１×１０２０ｃｍ−３以上、水素（Ｈ）の最大濃度が１×１０１９ｃｍ−３以下の領域と、を備え、前記領域中の重水素の濃度分布がピークを有し、前記ピークの半値全幅が１０ｎｍ以下である。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態の半導体装置を示す模式断面図である。
【図２】第１の実施形態のＳｉＣの結晶構造を示す図である。
【図３】第１の実施形態の半導体装置の第１の製造方法において、製造途中の半導体装置を示す模式断面図である。
【図４】第１の実施形態の半導体装置の第１の製造方法において、製造途中の半導体装置を示す模式断面図である。
【図５】第１の実施形態の半導体装置の第１の製造方法において、製造途中の半導体装置を示す模式断面図である。
【図６】第１の実施形態の半導体装置の第１の製造方法において、製造途中の半導体装置を示す模式断面図である。
【図７】第１の実施形態の半導体装置の第２の製造方法において、製造途中の半導体装置を示す模式断面図である。
【図８】第１の実施形態の作用及び効果の説明図である。
【図９】第１の実施形態の作用及び効果の説明図である。
【図１０】第１の実施形態の作用及び効果の説明図である。
【図１１】第２の実施形態の半導体装置を示す模式断面図である。
【図１２】第３の実施形態の半導体装置を示す模式断面図である。
【図１３】第４の実施形態の半導体装置を示す模式断面図である。
【図１４】第５の実施形態の半導体装置を示す模式断面図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
【０００９】
また、以下の説明において、ｎ＋、ｎ、ｎ−及び、ｐ＋、ｐ、ｐ−の表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ−はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ−はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ−型を単にｎ型、ｐ＋型、ｐ−型を単にｐ型と記載する場合もある。
【００１０】
（第１の実施形態）
本実施形態の半導体装置は、｛０００−１｝面に対し０度以上１０度以下傾斜した表面を有するＳｉＣ層と、ゲート電極と、上記表面とゲート電極との間に設けられるゲート絶縁膜と、上記表面とゲート絶縁膜との間に設けられ、重水素（Ｄ）の最大濃度が１×１０２０ｃｍ−３以上、水素（Ｈ）の最大濃度が１×１０１９ｃｍ−３以下の領域と、を備える。
【００１１】
以下、便宜上、上記領域を界面領域と称する。
【００１２】
図１は、本実施形態の半導体装置であるＭＩＳＦＥＴの構成を示す模式断面図である。このＭＩＳＦＥＴ１００は、ｐウェル領域とソース領域をイオン注入で形成する、Ｄｏｕｂｌｅ  Ｉｍｐｌａｎｔａｔｉｏｎ  ＭＯＳＦＥＴ（ＤＩＭＯＳＦＥＴ）である。
【００１３】
このＭＩＳＦＥＴ１００は、第１と第２の面を有するｎ＋型のＳｉＣ基板１２を備えている。図１においては、第１の面とは図の上側の面であり、第２の面とは図の下側の面である。
【００１４】
このＳｉＣ基板１２は、例えば、不純物濃度１×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下の、例えばＮ（窒素）をｎ型不純物として含む４Ｈ−ＳｉＣのＳｉＣ基板である。
【００１５】
図２は、ＳｉＣの結晶構造を示す図である。ＳｉＣの代表的な結晶構造は、４Ｈ−ＳｉＣのような六方晶系である。六角柱の軸方向に沿うｃ軸を法線とする面（六角柱の頂面）の一方が（０００１）面である。（０００１）面と等価な面を、シリコン面（Ｓｉ面）と称し｛０００１｝面と表記する。シリコン面にはＳｉ（シリコン）が配列している。
【００１６】
六角柱の軸方向に沿うｃ軸を法線とする面（六角柱の頂面）の他方が（０００−１）面である。（０００−１）面と等価な面を、カーボン面（Ｃ面）と称し｛０００−１｝面と表記する。カーボン面にはＣ（炭素）が配列している
【００１７】
一方、六角柱の側面（柱面）が、（１−１００）面と等価な面であるｍ面、すなわち｛１−１００｝面である。また、隣り合わない一対の稜線を通る面が（１１−２０）面と等価な面であるａ面、すなわち｛１１−２０｝面である。ｍ面及びａ面は、法線方向が＜０００−１＞方向に対し垂直である。ｍ面及びａ面には、Ｓｉ（シリコン）及びＣ（炭素）の双方が配列している。
【００１８】
以下、ＳｉＣ基板１２の第１の面がカーボン面に対し０度以上１０度以下傾斜した面、第２の面がシリコン面に対し０度以上１０度以下傾斜した面である場合を例に説明する。カーボン面に対し０度以上１０度以下傾斜した面、及び、シリコン面に対し０度以上１０度以下傾斜した面は、それぞれ、特性上、カーボン面、シリコン面とほぼ同等とみなすことができる。
【００１９】
ＳｉＣ基板１２の第１の面上には、例えば、ｎ型不純物の不純物濃度５×１０１５以上２×１０１６ｃｍ−３以下のｎ−型のドリフト層（ＳｉＣ層）１４が形成されている。ドリフト層１４は、例えば、ＳｉＣ基板１２上にエピタキシャル成長により形成されたＳｉＣのエピタキシャル成長層である。
【００２０】
ドリフト層１４の表面も、カーボン面に対し０度以上１０度以下傾斜した面である。ドリフト層１４の膜厚は、例えば、５μｍ以上１００μｍ以下である。
【００２１】
ドリフト層１４の一部表面には、例えば、ｐ型不純物の不純物濃度５×１０１５ｃｍ−３以上１×１０１８ｃｍ−３以下のｐ型のｐウェル領域１６が形成されている。ｐウェル領域１６の深さは、例えば０．６μｍ程度である。ｐウェル領域１６は、ＭＯＳＦＥＴ１００のチャネル領域として機能する。
【００２２】
ｐウェル領域１６の一部表面には、例えばｎ型不純物の不純物濃度１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３ｃｍ−３以下のｎ＋型のソース領域１８が形成されている。ソース領域１８の深さは、ｐウェル領域１６の深さよりも浅く、例えば０．３μｍ程度である。
【００２３】
また、ｐウェル領域１６の一部表面であって、ソース領域１８の側方に、例えば、ｐ型不純物の不純物濃度１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下のｐ＋型のｐウェルコンタクト領域２０が形成されている。ｐウェルコンタクト領域２０の深さは、ｐウェル領域１６の深さよりも浅く、例えば０．３μｍ程度である。
【００２４】
ＭＩＳＦＥＴ１００は、ドリフト層１４及びｐウェル領域１６の表面に連続的に、これらの層及び領域を跨ぐように形成されたゲート絶縁膜２８を有している。ゲート絶縁膜２８は、｛０００−１｝面に対し０度以上１０度以下傾斜した表面に形成されている。
【００２５】
ゲート絶縁膜２８には、例えば、シリコン酸化膜やｈｉｇｈ−ｋ絶縁膜が適用可能である。ゲート絶縁膜２８のリーク電流を抑制する観点からは、ｈｉｇｈ−ｋ絶縁膜と比較して、バンドギャップの大きいシリコン酸化膜を適用することが望ましい。
【００２６】
そして、ゲート絶縁膜２８上には、ゲート電極３０が形成されている。ゲート電極３０には、例えば、ドーピングされたポリシリコン等が適用可能である。ゲート電極３０上には、例えば、シリコン酸化膜で形成される層間絶縁膜３２が形成されている。
【００２７】
ゲート電極３０下の、ソース領域１８とドリフト層１４とに挟まれるｐウェル領域１６がＭＩＳＦＥＴ１００のチャネル領域として機能する。
【００２８】
ゲート絶縁膜２８は、ゲート電極３０とドリフト層１４との間に設けられる。そして、ドリフト層１４とゲート絶縁膜２８との間の界面には、界面領域４０が設けられる。界面領域４０は、重水素（Ｄ）を含有する。界面領域４０の重水素（Ｄ）の最大濃度は１×１０２０ｃｍ−３以上である。界面領域４０の重水素（Ｄ）の最大濃度は１×１０２１ｃｍ−３以上であることが望ましい。界面領域４０の重水素（Ｄ）の最大濃度は、例えば、５×１０２２ｃｍ−３以下である。
【００２９】
また、界面領域４０の水素（Ｈ）の最大濃度は１×１０１９ｃｍ−３以下である。界面領域４０の水素（Ｈ）の最大濃度は１×１０１８ｃｍ−３以下であることが望ましい。
【００３０】
重水素は、例えば、ドリフト層１４とゲート絶縁膜２８との間の界面に偏析している。例えば、界面領域４０中の重水素の濃度分布がピークを有する。重水素のピークの半値全幅が１０ｎｍ以下であることが望ましい。
【００３１】
界面領域４０の重水素や水素の濃度は、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）で、測定することが可能である。界面領域４０の元素の濃度の測定は、ＳｉＣを感度基準として用いる。
【００３２】
界面領域４０の重水素は、ドリフト層（ＳｉＣ層）１４の最上層のダングリングボンドに結合し、いわゆる終端構造を形成している。重水素は、界面に存在することでエネルギー的に安定となる。
【００３３】
ＭＩＳＦＥＴ１００は、ソース領域１８とｐウェルコンタクト領域２０とに電気的に接続される導電性のソース電極３４を備えている。ソース電極３４は、ｐウェル領域１６に電位を与えるｐウェル電極としても機能する。
【００３４】
ソース電極３４は、例えば、Ｎｉ（ニッケル）のバリアメタル層と、バリアメタル層上のＡｌ（アルミニウム）のメタル層との積層で構成される。Ｎｉのバリアメタル層とＡｌのメタル層とは反応により合金を形成していてもよい。
【００３５】
また、ＳｉＣ基板１２のドリフト層１４と反対側、すなわち、第２の面側には、導電性のドレイン電極３６が形成されている。ドレイン電極３６は、例えば、Ｎｉ（ニッケル）のバリアメタル層と、バリアメタル層上のＡｌ（アルミニウム）のメタル層との積層で構成される。Ｎｉのバリアメタル層とＡｌのメタル層とは反応により合金を形成していてもよい。
【００３６】
なお、本実施形態において、ｎ型不純物は例えば、Ｎ（窒素）やＰ（リン）が好ましいが、Ａｓ（ヒ素）あるいはＳｂ（アンチモン）等を適用することも可能である。また、ｐ型不純物は例えば、Ａｌ（アルミニウム）が好ましいが、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）等を適用することも可能である。
【００３７】
次に、本実施形態の半導体装置の第１の製造方法について説明する。第１の製造方法は、｛０００−１｝面に対し０度以上１０度以下傾斜した表面を有するＳｉＣ層の表面上に、ゲート絶縁膜を形成し、ゲート絶縁膜形成後に、重水素を含む雰囲気中で第１の熱処理を行い、第１の熱処理後に、ゲート絶縁膜上にゲート電極を形成する。
【００３８】
図３−図６は、本実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。
【００３９】
まず、カーボン面に対し０度以上１０度以下傾斜した第１の面と、シリコン面に対し０度以上１０度以下傾斜した第２の面を有するｎ＋型のＳｉＣ基板１２を準備する。次に、ＳｉＣ基板１２の第１の面上に、エピタキシャル成長法により、ｎ−型のドリフト層（ＳｉＣ層）１４を形成する。ドリフト層１４の表面も、カーボン面に対し０度以上１０度以下傾斜した面となる。
【００４０】
次に、公知のフォトリソグラフィー法とイオン注入法により、ｐ型のｐウェル領域１６、ｎ＋型のソース領域１８、及び、ｐ＋型のｐウェルコンタクト領域２０を形成する（図３）。
【００４１】
次に、ｎ−型のドリフト層（ＳｉＣ層）１４の表面に、ゲート絶縁膜２８を形成する（図４）。ゲート絶縁膜２８は、例えば、ＬＰＣＶＤ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により堆積されるシリコン酸化膜である。なお、ゲート絶縁膜２８は熱酸化法により形成される熱酸化膜であってもかまわない。
【００４２】
ゲート絶縁膜２８の形成後に、ゲート絶縁膜２８のデンシファイのためのアニールを行っても構わない。アニールは、例えば、窒素やアルゴン等の不活性ガス雰囲気下で、１０００℃以上１３００℃以下の温度で行われる。
【００４３】
次に、ゲート絶縁膜２８形成後に、重水素を含む雰囲気中でアニール（第１の熱処理）を行う。アニールは、例えば、重水素１００％の雰囲気で、９００℃以上１２００℃以下の温度で行う。界面領域４０の重水素濃度を高くする観点から、アニールの温度は９００℃以上であることが望ましい。
【００４４】
このアニールによりゲート絶縁膜２８中に導入された重水素は、ドリフト層１４とゲート絶縁膜２８との界面に偏析して界面領域４０を形成する（図５）。より具体的には、重水素は、ドリフト層１４とゲート絶縁膜２８との界面のダングリングボンドに結合して、界面に高い濃度で分布する。
【００４５】
次に、公知のプロセスにより、ゲート絶縁膜２８上にゲート電極３０を形成する（図６）。ゲート電極３０は、例えば、ＬＰＣＶＤ法により形成されるドーピングされたポリシリコンである。
【００４６】
その後、公知のプロセスにより、層間絶縁膜３２、ソース電極３４、ドレイン電極３６を形成し、図１に示す本実施形態のＭＩＳＦＥＴ１００が製造される。
【００４７】
なお、重水素を含む雰囲気でのアニールによる界面領域４０の形成後に、８００℃以上の第２の熱処理が行われる。第２の熱処理は、例えば、ドーピングされたポリシリコンのドーパントの活性化アニールである。また、第２の熱処理は、例えば、ソース電極３４やドレイン電極３６をシリサイドで形成する場合のシリサイド化アニールである。また、第２の熱処理は、例えば、層間絶縁膜３２のデンシファイのためのアニールである。第２の熱処理は、例えば、１０００℃以上１２００℃以下である。
【００４８】
次に、本実施形態の半導体装置の第２の製造方法について説明する。第２の製造方法は、｛０００−１｝面に対し０度以上１０度以下傾斜した表面を有するＳｉＣ層の表面上に、重水素及び酸素を含む雰囲気中で表面を熱酸化することによりゲート絶縁膜を形成し、ゲート絶縁膜上にゲート電極を形成する。
【００４９】
図７は、本実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。
【００５０】
まず、カーボン面に対し０度以上１０度以下傾斜した第１の面と、シリコン面に対し０度以上１０度以下傾斜した第２の面を有するｎ＋型のＳｉＣ基板１２を準備する。次に、ＳｉＣ基板１２の第１の面上に、エピタキシャル成長法により、ｎ−型のドリフト層（ＳｉＣ層）１４を形成する。ドリフト層１４の表面も、カーボン面に対し０度以上１０度以下傾斜した面となる。
【００５１】
次に、公知のフォトリソグラフィー法とイオン注入法により、ｐ型のｐウェル領域１６、ｎ＋型のソース領域１８、及び、ｐ＋型のｐウェルコンタクト領域２０を形成する。
【００５２】
次に、ｎ−型のドリフト層（ＳｉＣ層）１４の表面を、重水素及び酸素を含む雰囲気中で熱酸化する。例えば、重水の水蒸気（Ｄ２Ｏ）の雰囲気中で、ドリフト層１４の表面を熱酸化する。酸化温度は、例えば、８００℃以上１２００℃以下である。界面領域４０の重水素濃度を高くする観点から、酸化温度は９００℃以上であることが望ましい。
【００５３】
熱酸化により、ゲート絶縁膜２８が形成される。重水素がドリフト層１４とゲート絶縁膜２８との界面に偏析して界面領域４０を形成する（図７）。より具体的には、雰囲気中の重水素は、ドリフト層１４とゲート絶縁膜２８との界面のダングリングボンドに結合して、界面に高い濃度で分布する。
【００５４】
なお、表面を熱酸化した後、更に、絶縁膜を追加して堆積することによりゲート絶縁膜２８を形成しても構わない。この場合の絶縁膜は、例えば、ＬＰＣＶＤ法により堆積されるシリコン酸化膜である。
【００５５】
次に、公知のプロセスにより、ゲート絶縁膜２８上にゲート電極３０を形成する。ゲート電極３０は、例えば、ＬＰＣＶＤ法により形成されるドーピングされたポリシリコンである。
【００５６】
その後、公知のプロセスにより、層間絶縁膜３２、ソース電極３４、ドレイン電極３６を形成し、図１に示す本実施形態のＭＩＳＦＥＴ１００が製造される。
【００５７】
以下、本実施形態の半導体装置の作用及び効果について説明する。
【００５８】
ＳｉＣを用いたのＭＩＳ構造において、高い移動度が実現できない原因の一つは、界面のダングリングボンドが終端されず、界面準位を形成することにあると考えられる。
【００５９】
本実施形態では、ＳｉＣ層とゲート絶縁膜との界面のダングリングボンドを、重水素で終端する。したがって、ＭＩＳ構造の界面の界面準位が低減され、チャネル部で高い移動度が得られる。よって、オン抵抗が低いＭＩＳＦＥＴ１００が実現できる。
【００６０】
ダングリングボンドを終端した重水素は、その後の高温熱処理や高電界の印加によっても脱離しにくい。言い換えれば、ダングリングボンドを終端した重水素は、耐熱性、電気ストレス耐性が高い。したがって、例えば、水素でダングリングボンドを終端する場合に比べ、特性の変動が小さく高い信頼性を備えるＭＩＳＦＥＴ１００が実現できる。
【００６１】
更に、本実施形態では、高温熱処理や高電界の印加で脱離しやすい水素の界面領域における濃度を抑制することで、特性の変動が小さく高い信頼性を備えるＭＩＳＦＥＴ１００が実現できる。
【００６２】
図８、図９は、本実施形態の作用及び効果の説明図である。図８及び図９は、ＭＩＳ構造の界面準位の面密度の測定結果である。図８、図９に示す面密度は、伝導帯端からのエネルギー準位（Ｅｃ−Ｅｉｔ）が０．２ｅＶと浅い準位の面密度である。伝導帯端からのエネルギー準位の浅い界面準位の面密度は、移動度との相関が強いと考えられる。
【００６３】
図８はＣ面、図９はＳｉ面の場合を示す。Ｃ面、Ｓｉ面それぞれについて、シリコン酸化膜を５０ｎｍ堆積した後に、重水素雰囲気で９００℃のアニールした場合と、水素雰囲気で９００℃のアニールした場合とを示す。また、それぞれの場合で、界面領域を形成した後のアニール（ポストアニール）の有無、及びアニールの温度をパラメータとしている。
【００６４】
図８に示すように、Ｃ面では、１０００℃でアニールした場合は、重水素の場合の方が、水素の場合よりも界面準位の面密度が低い。これは、水素よりも重水素の方が、ダングリングボンドとの結合が強く、熱による結合の切断が生じにくいためと考えられる。
【００６５】
一方、図９に示すように、Ｓｉ面では重水素の場合と水素の場合とで、界面準位の面密度とポストアニール条件との相関に明瞭な差異が見られない。以上の結果より、重水素による界面の終端は、特に、Ｃ面で効果的であることが分かる。その理由は、重水素と炭素の結合が、水素と炭素の結合よりも強く、耐熱性が高いためであると考えられる。
【００６６】
図１０は、本実施形態の作用及び効果の説明図である。ＭＩＳ構造に電気ストレスを印加した後のフラットバンド電圧（Ｖｆｂ）のシフト量を示す。重水素雰囲気でアニールした場合と、水素雰囲気でアニールした場合とを示す。電気ストレスの印加時間をパラメータとしている。また、界面領域を形成した後のアニール（ポストアニール）の無い場合、及びアニール温度が８００℃と１０００℃の場合を示す。印加電圧はゲート電極に対して＋２０Ｖ、ＳｉＣの面はＣ面である。
【００６７】
重水素の場合と水素の場合とを比較すると、特に、長時間ストレスを印加した場合に、フラットバンド電圧のシフト量に差がでることが分かる。水素よりも重水素の方が、ダングリングボンドとの結合が強く、電気的ストレスによっても結合が切断されにくいためと考えられる。以上より、重水素と炭素の結合が、水素と炭素の結合よりも強く、電気ストレス耐性も高いと考えられる。
【００６８】
なお、本実施形態では、界面領域４０の重水素（Ｄ）の最大濃度は１×１０２０ｃｍ−３以上である。ＳｉＣ層とシリコン酸化膜との界面の界面準位の面密度（＠Ｅｃ−Ｅｉｔ＝０．２ｅＶ）は、通常１×１０１２ｃｍ−２程度である。重水素による終端で界面準位を低減させるためには、少なくともこの面密度以上の重水素が存在することが望ましいと考えられる。
【００６９】
上記、面密度に相当する重水素が、厚さ１ｎｍの界面領域４０に分布していると仮定すると、重水素の濃度は１×１０１９ｃｍ−３となる。ダングリングボンドを十分終端させる観点から、界面領域４０の重水素の最大濃度は１×１０２０ｃｍ−３以上であることが望ましい。また、界面準位を更に低減させる観点から、界面領域４０の重水素の最大濃度が１×１０２１ｃｍ−３以上であることがより望ましい。
【００７０】
なお、本実施形態では、界面領域４０及び絶縁膜２８中の水素（Ｈ）の最大濃度が１×１０１９ｃｍ−３以下である。上述のように、水素とダングリングボンドとの結合は、重水素とダングリングボンドとの結合より弱く、界面の水素は、高温の熱処理や、電気ストレスにより脱離しやすい。これは絶縁膜中の水素についても同様である。本実施形態では、高温での重水素処理及びその後のポストアニールにより、重水素をダングリングボンドに結合した状態で、界面領域４０及び絶縁膜２８中の水素（Ｈ）の最大濃度を抑制できる。そのため、界面及び絶縁膜中からの水素の脱離によるＭＩＳＦＥＴ１００の特性変動を抑制することが可能となる。
【００７１】
以上、本実施形態によれば、ＳｉＣ層とゲート絶縁膜との間の界面準位が低減され、高い移動度を備えたＭＩＳＦＥＴ１００が実現される。また、炭素との結合の強い重水素を終端構造に適用し、且つ、界面領域の水素量を抑制することで、高い信頼性を備えたＭＩＳＦＥＴ１００が実現される。
【００７２】
（第２の実施形態）
本実施形態の半導体装置は、ＳｉＣ層の表面が法線方向が＜０００−１＞方向に対し８０度以上９０度以下傾斜した表面であること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
【００７３】
図１１は、本実施形態の半導体装置であるＭＩＳＦＥＴの構成を示す模式断面図である。このＭＩＳＦＥＴ２００は、ｐウェル領域とソース領域をイオン注入で形成する、ＤＩＭＯＳＦＥＴである。
【００７４】
本実施形態のＭＩＳＦＥＴ２００では、ＳｉＣ基板１２の第１の面及びドリフト層１４の表面が、法線方向が＜０００−１＞方向に対し８０度以上９０度以下傾斜した表面である。例えば、ＳｉＣ基板１２の第１の面及びドリフト層１４の表面が、｛１−１００｝面（ｍ面）、又は、｛１１−２０｝面（ａ面）に対し０度以上１０度以下傾斜した表面である。
【００７５】
界面領域４０は、重水素（Ｄ）を含有する。界面領域４０の重水素（Ｄ）の最大濃度は１×１０２０ｃｍ−３以上である。また、界面領域４０の水素（Ｈ）の最大濃度は１×１０１９ｃｍ−３以下である。
【００７６】
法線方向が＜０００−１＞方向に対し８０度以上９０度以下傾斜したドリフト層１４の表面は、Ｓｉ（シリコン）及びＣ（炭素）の双方が配列している。表面の炭素に重水素が結合されることで界面準位が低減する。
【００７７】
本実施形態によれば、第１の実施形態同様、ＳｉＣ層とゲート絶縁膜との間の界面準位が低減され、高い移動度を備えたＭＩＳＦＥＴが実現される。また、炭素との結合の強い重水素を終端構造に適用し、且つ、界面領域の水素量を抑制することで、高い信頼性を備えたＭＩＳＦＥＴ２００が実現される。
【００７８】
（第３の実施形態）
本実施形態の半導体装置は、トレンチゲート型のＭＩＳＦＥＴである点で、第１の実施形態と異なる。第１の実施形態と重複する内容については記述を省略する。
【００７９】
図１２は、本実施形態の半導体装置であるＭＩＳＦＥＴの構成を示す模式断面図である。このＭＩＳＦＥＴ３００は、ゲート絶縁膜及びゲート電極がトレンチ内に設けられたトレンチゲート型のＭＩＳＦＥＴである。
【００８０】
このＭＩＳＦＥＴ３００は、第１と第２の面を有するｎ＋型のＳｉＣ基板１２を備えている。図１２においては、第１の面とは図の上側の面であり、第２の面とは図の下側の面である。ＳｉＣ基板１２の第１の面はシリコン面に対し０度以上１０度以下傾斜した面、第２の面がカーボン面に対し０度以上１０度以下傾斜した面である。
【００８１】
このＳｉＣ基板１２は、例えば、不純物濃度１×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下の、例えばＮ（窒素）をｎ型不純物として含む４Ｈ−ＳｉＣのＳｉＣ基板である。
【００８２】
ＳｉＣ基板１２の第１の面上には、例えば、ｎ型不純物の不純物濃度５×１０１５以上２×１０１６ｃｍ−３以下のｎ−型のＳｉＣ層（ドリフト層）１４が形成されている。ドリフト層１４は、例えば、ＳｉＣ基板１２上にエピタキシャル成長により形成されたエピタキシャル成長層である。
【００８３】
ドリフト層１４の表面は、シリコン面に対し０度以上１０度以下傾斜した面である。ドリフト層１４の膜厚は、例えば、５μｍ以上１００μｍ以下である。
【００８４】
ドリフト層１４の一部表面には、例えば、ｐ型不純物の不純物濃度５×１０１５ｃｍ−３以上１×１０１８ｃｍ−３以下のｐ型のｐウェル領域１６が形成されている。ｐウェル領域１６の深さは、例えば０．６μｍ程度である。ｐウェル領域１６は、ＭＩＳＦＥＴ３００のチャネル領域として機能する。
【００８５】
ｐウェル領域１６の一部表面には、例えばｎ型不純物の不純物濃度１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３ｃｍ−３以下のｎ＋型のソース領域１８が形成されている。ソース領域１８の深さは、ｐウェル領域１６の深さよりも浅く、例えば０．３μｍ程度である。
【００８６】
また、ｐウェル領域１６の一部表面であって、ソース領域１８の側方に、例えば、ｐ型不純物の不純物濃度１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下のｐ＋型のｐウェルコンタクト領域２０が形成されている。ｐウェルコンタクト領域２０の深さは、ｐウェル領域１６の深さよりも浅く、例えば０．３μｍ程度である。
【００８７】
ドリフト層１４の表面からＳｉＣ基板１２に向かう方向にトレンチ５０が設けられる。トレンチ５０の内壁面は、例えば、ｍ面又はa面となっている。
【００８８】
ＭＩＳＦＥＴ３００は、トレンチ５０内のドリフト層１４、ｐウェル領域１６及びソース領域１８の表面に連続的に、これらの層及び領域を跨ぐように形成されたゲート絶縁膜２８を有している。
【００８９】
そして、ゲート絶縁膜２８上には、ゲート電極３０が形成されている。トレンチ５０側面のソース領域１８とドリフト層１４とに挟まれるｐウェル領域１６がＭＩＳＦＥＴ３００のチャネル領域として機能する。
【００９０】
ゲート絶縁膜２８は、ゲート電極３０とｐウェル領域１６との間に設けられる。そして、ｐウェル領域１６とゲート絶縁膜２８との間の界面には、界面領域４０が設けられる。界面領域４０は、重水素（Ｄ）を含有する。界面領域４０の重水素（Ｄ）の最大濃度は１×１０２０ｃｍ−３以上である。また、界面領域４０の水素（Ｈ）の最大濃度は１×１０１９ｃｍ−３以下である。
【００９１】
ＭＩＳＦＥＴ３００は、ソース領域１８とｐウェルコンタクト領域２０とに電気的に接続される導電性のソース電極３４を備えている。ソース電極３４は、ｐウェル領域１６に電位を与えるｐウェル電極としても機能する。また、ＳｉＣ基板１２のドリフト層１４と反対側、すなわち、第２の面側には、導電性のドレイン電極３６が形成されている。
【００９２】
本実施形態によれば、界面領域４０が存在することにより第１及び第２の実施形態と同様の効果を得ることが可能である。さらに、トレンチゲート構造を採用することにより、ＭＩＳＦＥＴ３００の集積度を向上させることが可能となる。また、ＪＦＥＴ領域を無くしたことにより導電損失を低減することが可能となり、オン抵抗の小さいＭＩＳＦＥＴ３００が実現される。
【００９３】
（第４の実施形態）
本実施形態の半導体装置は、ＭＩＳＦＥＴではなく、ＩＧＢＴであること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
【００９４】
図１３は、本実施形態の半導体装置であるＩＧＢＴの構成を示す模式断面図である。
【００９５】
このＩＧＢＴ４００は、第１と第２の面を有するｐ＋型のＳｉＣ基板１１２を備えている。図１３においては、第１の面とは図の上側の面であり、第２の面とは図の下側の面である。
【００９６】
このＳｉＣ基板１１２は、例えば、不純物濃度１×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下の、例えばＡｌ（アルミニウム）をｐ型不純物として含む４Ｈ−ＳｉＣのＳｉＣ基板である。
【００９７】
以下、ＳｉＣ基板１１２の第１の面がカーボン面に対し０度以上１０度以下傾斜した面、第２の面がシリコン面に対し０度以上１０度以下傾斜した面である場合を例に説明する。カーボン面に対し０度以上１０度以下傾斜した面、及び、シリコン面に対し０度以上１０度以下傾斜した面は、それぞれ、特性上、カーボン面、シリコン面とほぼ同等とみなすことができる。
【００９８】
ＳｉＣ基板１１２の第１の面上には、例えば、ｎ型不純物の不純物濃度５×１０１５以上２×１０１６ｃｍ−３以下のｎ−型のドリフト層（ＳｉＣ層）１４が形成されている。ドリフト層１４は、例えば、ＳｉＣ基板１１２上にエピタキシャル成長により形成されたエピタキシャル成長層である。
【００９９】
ドリフト層１４の表面も、カーボン面に対し０度以上１０度以下傾斜した面である。ドリフト層１４の膜厚は、例えば、５μｍ以上１００μｍ以下である。
【０１００】
ドリフト層１４の一部表面には、例えば、ｐ型不純物の不純物濃度５×１０１５ｃｍ−３以上１×１０１７ｃｍ−３以下のｐ型のｐウェル領域１６が形成されている。ｐウェル領域１６の深さは、例えば０．６μｍ程度である。ｐウェル領域１６は、ＩＧＢＴ４００のチャネル領域として機能する。
【０１０１】
ｐウェル領域１６の一部表面には、例えばｎ型不純物の不純物濃度１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３ｃｍ−３以下のｎ＋型のエミッタ領域１１８が形成されている。エミッタ領域１１８の深さは、ｐウェル領域１６の深さよりも浅く、例えば０．３μｍ程度である。
【０１０２】
また、ｐウェル領域１６の一部表面であって、エミッタ領域１１８の側方に、例えば、ｐ型不純物の不純物濃度１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下のｐ＋型のｐウェルコンタクト領域２０が形成されている。ｐウェルコンタクト領域２０の深さは、ｐウェル領域１６の深さよりも浅く、例えば０．３μｍ程度である。
【０１０３】
ＩＧＢＴ４００は、ドリフト層１４及びｐウェル領域１６の表面に連続的に、これらの層及び領域を跨ぐように形成されたゲート絶縁膜２８を有している。ゲート絶縁膜２８には、例えば、シリコン酸化膜やｈｉｇｈ−ｋ絶縁膜が適用可能である。ゲート絶縁膜２８のリーク電流を抑制する観点からは、ｈｉｇｈ−ｋ絶縁膜と比較して、バンドギャップの大きいシリコン酸化膜を提供することが望ましい。
【０１０４】
そして、ゲート絶縁膜２８上には、ゲート電極３０が形成されている。ゲート電極３０には、例えばポリシリコン等が適用可能である。ゲート電極３０上には、例えば、シリコン酸化膜で形成される層間絶縁膜３２が形成されている。
【０１０５】
ゲート電極３０下のソース領域１８とドリフト層１４とに挟まれるｐウェル領域１６がＩＧＢＴ４００のチャネル領域として機能する。
【０１０６】
ゲート絶縁膜２８は、ゲート電極３０とドリフト層１４との間に設けられる。そして、ドリフト層１４とゲート絶縁膜２８との間の界面には、界面領域４０が設けられる。界面領域４０は、重水素（Ｄ）を含有する。界面領域４０の重水素（Ｄ）の最大濃度は１×１０２０ｃｍ−３以上である。界面領域４０の重水素（Ｄ）の最大濃度は１×１０２１ｃｍ−３以上であることが望ましい。界面領域４０の重水素（Ｄ）の最大濃度は、例えば、５×１０２２ｃｍ−３以下である。
【０１０７】
また、界面領域４０の水素（Ｈ）の最大濃度は１×１０１９ｃｍ−３以下である。界面領域４０の水素（Ｈ）の最大濃度は１×１０１８ｃｍ−３以下であることが望ましい。
【０１０８】
重水素は、例えば、ドリフト層１４とゲート絶縁膜２８との間の界面に偏析している。例えば、界面領域４０中の重水素の濃度分布がピークを有する。ピークの半値全幅が１０ｎｍ以下であることが望ましい。
【０１０９】
界面領域４０の重水素や水素の濃度は、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）で、測定することが可能である。
【０１１０】
界面領域４０の重水素は、ドリフト層（ＳｉＣ層）１４の最上層のダングリングボンドに結合し、いわゆる終端構造を形成している。重水素は、界面に存在することでエネルギー的に安定となる。
【０１１１】
そして、エミッタ領域１１８とｐウェルコンタクト領域２０とに電気的に接続される導電性のエミッタ電極１３４を備えている。エミッタ電極１３４は、ｐウェル領域１６に電位を与えるｐウェル電極としても機能する。
【０１１２】
エミッタ電極１３４は、例えば、Ｎｉ（ニッケル）のバリアメタル層と、バリアメタル層上のＡｌ（アルミニウム）のメタル層との積層で構成される。Ｎｉのバリアメタル層とＡｌのメタル層とは反応により合金を形成していてもよい。
【０１１３】
また、ＳｉＣ基板１１２のドリフト層１４と反対側、すなわち、第２の面側には、導電性のコレクタ電極１３６が形成されている。コレクタ電極１３６は、例えば、Ｎｉ（ニッケル）のバリアメタル層と、バリアメタル層上のＡｌ（アルミニウム）のメタル層との積層で構成される。Ｎｉのバリアメタル層とＡｌのメタル層とは反応により合金を形成していてもよい。
【０１１４】
本実施形態によれば、界面領域４０が存在することにより第１の実施形態と同様の作用及び効果を得ることが可能である。したがって、高い動作性能及び高い信頼性を備えたＩＧＢＴ４００が実現される。
【０１１５】
（第５の実施形態）
本実施形態の半導体装置は、｛０００１｝面に対し０度以上１０度以下傾斜した表面を有するＳｉＣ層と、ゲート電極と、表面とゲート電極との間に設けられるゲート絶縁膜と、ＳｉＣ層とゲート絶縁膜との間に設けられ、重水素（Ｄ）の最大濃度が１×１０１９ｃｍ−３以上、窒素（Ｎ）又はリン（Ｐ）の最大濃度が１×１０２１ｃｍ−３以上の領域と、を備える。
【０１１６】
以下、便宜上、上記領域を界面領域と称する。
【０１１７】
図１４は、本実施形態の半導体装置であるＭＩＳＦＥＴの構成を示す模式断面図である。このＭＩＳＦＥＴ５００は、ｐウェルとソース領域をイオン注入で形成する、Ｄｏｕｂｌｅ  Ｉｍｐｌａｎｔａｔｉｏｎ  ＭＯＳＦＥＴ（ＤＩＭＯＳＦＥＴ）である。
【０１１８】
このＭＩＳＦＥＴ５００は、第１と第２の面を有するｎ＋型のＳｉＣ基板１２を備えている。図１４においては、第１の面とは図の上側の面であり、第２の面とは図の下側の面である。
【０１１９】
このＳｉＣ基板１２は、例えば、不純物濃度１×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下の、例えばＮ（窒素）をｎ型不純物として含む４Ｈ−ＳｉＣのＳｉＣ基板である。
【０１２０】
以下、ＳｉＣ基板１２の第１の面がシリコン面に対し０度以上１０度以下傾斜した面、第２の面がカーボン面に対し０度以上１０度以下傾斜した面である場合を例に説明する。シリコン面に対し０度以上１０度以下傾斜した面、及び、カーボン面に対し０度以上１０度以下傾斜した面は、それぞれ、特性上、シリコン面、カーボン面とほぼ同等とみなすことができる。
【０１２１】
ＳｉＣ基板１２の第１の面上には、例えば、ｎ型不純物の不純物濃度５×１０１５以上２×１０１６ｃｍ−３以下のｎ−型のドリフト層（ＳｉＣ層）１４が形成されている。ドリフト層１４は、例えば、ＳｉＣ基板１２上にエピタキシャル成長により形成されたＳｉＣのエピタキシャル成長層である。
【０１２２】
ドリフト層１４の表面も、シリコン面に対し０度以上１０度以下傾斜した面である。ドリフト層１４の膜厚は、例えば、５μｍ以上１００μｍ以下である。
【０１２３】
ドリフト層１４の一部表面には、例えば、ｐ型不純物の不純物濃度５×１０１５ｃｍ−３以上１×１０１８ｃｍ−３以下のｐ型のｐウェル領域１６が形成されている。ｐウェル領域１６の深さは、例えば０．６μｍ程度である。ｐウェル領域１６は、ＭＯＳＦＥＴ５００のチャネル領域として機能する。
【０１２４】
ｐウェル領域１６の一部表面には、例えばｎ型不純物の不純物濃度１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３ｃｍ−３以下のｎ＋型のソース領域１８が形成されている。ソース領域１８の深さは、ｐウェル領域１６の深さよりも浅く、例えば０．３μｍ程度である。
【０１２５】
また、ｐウェル領域１６の一部表面であって、ソース領域１８の側方に、例えば、ｐ型不純物の不純物濃度１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下のｐ＋型のｐウェルコンタクト領域２０が形成されている。ｐウェルコンタクト領域２０の深さは、ｐウェル領域１６の深さよりも浅く、例えば０．３μｍ程度である。
【０１２６】
ドリフト層１４及びｐウェル領域１６の表面に連続的に、これらの層及び領域を跨ぐように形成されたゲート絶縁膜２８を有している。ゲート絶縁膜２８は、｛０００１｝面に対し０度以上１０度以下傾斜した表面に形成されている。
【０１２７】
ゲート絶縁膜２８には、例えば、シリコン酸化膜やｈｉｇｈ−ｋ絶縁膜が適用可能である。ゲート絶縁膜２８のリーク電流を抑制する観点からは、ｈｉｇｈ−ｋ絶縁膜と比較して、バンドギャップの大きいシリコン酸化膜を適用することが望ましい。
【０１２８】
そして、ゲート絶縁膜２８上には、ゲート電極３０が形成されている。ゲート電極３０には、例えば、ドーピングされたポリシリコン等が適用可能である。ゲート電極３０上には、例えば、シリコン酸化膜で形成される層間絶縁膜３２が形成されている。
【０１２９】
ゲート電極３０下の、ソース領域１８とドリフト層１４とに挟まれるｐウェル領域１６がＭＩＳＦＥＴ５００のチャネル領域として機能する。
【０１３０】
ゲート絶縁膜２８は、ゲート電極３０とドリフト層１４との間に設けられる。そして、ドリフト層１４とゲート絶縁膜２８との間の界面には、界面領域６０が設けられる。界面領域６０は、重水素（Ｄ）を含有する。界面領域６０は、窒素（Ｎ）又はリン（Ｐ）を含有する。
【０１３１】
界面領域６０の重水素（Ｄ）の最大濃度は１×１０１９ｃｍ−３以上である。界面領域６０の重水素（Ｄ）の最大濃度は１×１０２０ｃｍ−３以上であることが望ましい。
【０１３２】
また、界面領域６０の窒素（Ｎ）又はリン（Ｐ）の最大濃度は１×１０２１ｃｍ−３以上である。界面領域６０の窒素（Ｎ）又はリン（Ｐ）の最大濃度は３×１０２１ｃｍ−３以上であることが望ましい。
【０１３３】
重水素及び窒素又はリンは、例えば、ドリフト層１４とゲート絶縁膜２８との間の界面に偏析している。例えば、界面領域６０中の重水素及び窒素又はリンの濃度分布がピークを有する。重水素及び窒素又はリンのピークの半値全幅が１０ｎｍ以下であることが望ましい。
【０１３４】
界面領域６０の重水素及び窒素又はリンのピーク濃度は、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）で、測定することが可能である。
【０１３５】
界面領域６０の重水素及び窒素又はリンは、ドリフト層（ＳｉＣ層）１４の最上層のダングリングボンドに結合し、いわゆる終端構造を形成している。
【０１３６】
ＭＩＳＦＥＴ５００は、ソース領域１８とｐウェルコンタクト領域２０とに電気的に接続される導電性のソース電極３４を備えている。ソース電極３４は、ｐウェル領域１６に電位を与えるｐウェル電極としても機能する。
【０１３７】
ソース電極３４は、例えば、Ｎｉ（ニッケル）のバリアメタル層と、バリアメタル層上のＡｌ（アルミニウム）のメタル層との積層で構成される。Ｎｉのバリアメタル層とＡｌのメタル層とは反応により合金を形成していてもよい。
【０１３８】
また、ＳｉＣ基板１２のドリフト層１４と反対側、すなわち、第２の面側には、導電性のドレイン電極３６が形成されている。ドレイン電極３６は、例えば、Ｎｉ（ニッケル）のバリアメタル層と、バリアメタル層上のＡｌ（アルミニウム）のメタル層との積層で構成される。Ｎｉのバリアメタル層とＡｌのメタル層とは反応により合金を形成していてもよい。
【０１３９】
なお、本実施形態において、ｎ型不純物は例えば、Ｎ（窒素）やＰ（リン）が好ましいが、Ａｓ（ヒ素）あるいはＳｂ（アンチモン）等を適用することも可能である。また、ｐ型不純物は例えば、Ａｌ（アルミニウム）が好ましいが、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）等を適用することも可能である。
【０１４０】
次に、本実施形態の半導体装置の第１の製造方法について図１４を参照しつつ、説明する。第１の製造方法は、｛０００１｝面に対し０度以上１０度以下傾斜した表面を有するＳｉＣ層の表面上を窒化処理し、窒化処理後に、ゲート絶縁膜を形成し、ゲート絶縁膜形成後に、重水素を含む雰囲気中で第１の熱処理を行い、第１の熱処理後に、ゲート絶縁膜上にゲート電極を形成する。
【０１４１】
窒化処理は、例えば、熱窒化である。例えば、ＮＯ、Ｎ２Ｏ、ＮＨ３等の窒化ガスを用いる。この熱窒化により、窒素（Ｎ）がドリフト層１４表面のシリコンを置換して終端構造を形成する。ゲート絶縁膜２８は、例えば、ＬＰＣＶＤ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により堆積されるシリコン酸化膜である。なお、ゲート絶縁膜２８は熱酸化法により形成される熱酸化膜であってもかまわない。
【０１４２】
第１の熱処理は、例えば、アニールである。アニールは、例えば、重水素１００％の雰囲気で、９００℃以上１２００℃以下の温度で行う。
【０１４３】
このアニールによりゲート絶縁膜２８中に導入された重水素は、ドリフト層１４とゲート絶縁膜２８との界面に偏析して界面領域６０を形成する。より具体的には、重水素は、ドリフト層１４とゲート絶縁膜２８との界面の炭素のダングリングボンドに結合して、界面に分布する。
【０１４４】
次に、公知のプロセスにより、ゲート絶縁膜２８上にゲート電極３０を形成する。ゲート電極３０は、例えば、ＬＰＣＶＤ法により形成されるドーピングされたポリシリコンである。
【０１４５】
その後、公知のプロセスにより、層間絶縁膜３２、ソース電極３４、ドレイン電極３６を形成し、図１４に示す本実施形態のＭＩＳＦＥＴ５００が製造される。
【０１４６】
なお、重水素を含む雰囲気でのアニールによる界面領域６０の形成後に、８００℃以上の第２の熱処理が行われる。第２の熱処理は、例えば、ドーピングされたポリシリコンのドーパントの活性化アニールである。また、第２の熱処理は、例えば、ソース電極３４やドレイン電極３６をシリサイドで形成する場合のシリサイド化アニールである。また、第２の熱処理は、例えば、層間絶縁膜３２のデンシファイのためのアニールである。第２の熱処理は、例えば、１０００℃以上１２００℃以下である。
【０１４７】
次に、本実施形態の半導体装置の第２の製造方法について図１４を参照しつつ説明する。第２の製造方法は、｛０００１｝面に対し０度以上１０度以下傾斜した表面を有するＳｉＣ層の表面上を窒化処理し、窒化処理後に、重水素及び酸素を含む雰囲気中で表面を熱酸化することによりゲート絶縁膜を形成し、ゲート絶縁膜上にゲート電極を形成する。
【０１４８】
窒化処理は、例えば、熱窒化である。例えば、ＮＯ、Ｎ２Ｏ、ＮＨ３等の窒化ガスを用いる。この熱窒化により、窒素（Ｎ）がドリフト層１４表面のシリコンを置換して終端構造を形成する。
【０１４９】
窒化処理後に、ｎ−型のドリフト層（ＳｉＣ層）１４の表面を、重水素及び酸素を含む雰囲気中で熱酸化する。例えば、重水の水蒸気（Ｄ２Ｏ）の雰囲気中で、ドリフト層１４の表面を熱酸化する。酸化温度は、例えば、８００℃以上１２００℃以下である。
【０１５０】
熱酸化により、ゲート絶縁膜２８が形成される。また、ゲート絶縁膜２８中に導入された重水素は、ドリフト層１４とゲート絶縁膜２８との界面に偏析して界面領域６０を形成する。より具体的には、重水素は、ドリフト層１４とゲート絶縁膜２８との界面の炭素のダングリングボンドに結合して、界面に分布する。
【０１５１】
なお、表面を熱酸化した後、更に、絶縁膜を堆積することによりゲート絶縁膜２８を形成しても構わない。この場合の絶縁膜は、例えば、ＬＰＣＶＤ法により堆積されるシリコン酸化膜である。
【０１５２】
次に、公知のプロセスにより、ゲート絶縁膜２８上にゲート電極３０を形成する。ゲート電極３０は、例えば、ＬＰＣＶＤ法により形成されるドーピングされたポリシリコンである。
【０１５３】
その後、公知のプロセスにより、層間絶縁膜３２、ソース電極３４、ドレイン電極３６を形成し、図１４に示す本実施形態のＭＩＳＦＥＴ５００が製造される。
【０１５４】
なお、上記製造方法の窒化処理に代えて、ドリフト層１４の表面にリン（Ｐ）を供給する処理を行っても構わない。リン（Ｐ）を供給する処理は、例えば、リンガラスからの固相拡散である。リン（Ｐ）を供給する処理は、例えば、リンを含む雰囲気中でのアニールまたは酸化である。供給されたリンは、表面のシリコンを置換して終端構造を形成する。
【０１５５】
本実施形態においては、シリコン面で支配的に存在するシリコン原子を窒素又はリンで置換して終端する。そして、炭素のダングリングボンドを炭素と強く結合する重水素で終端する。
【０１５６】
第１の実施形態において説明したように、重水素と炭素のダングリングボンドの結合は、水素と炭素のダングリングボンドとの結合と比較して結合が強いため、熱耐性、電気ストレス耐性が高い。
【０１５７】
したがって、例えば、窒素又はリンのみ、あるいは、窒素又はリンと水素で終端構造を形成する場合に比べ、特性の変動が小さく高い信頼性を備えるＭＩＳＦＥＴ５００が実現できる。
【０１５８】
以上、本実施形態によれば、ＳｉＣ層とゲート絶縁膜との間の界面準位が低減され、高い移動度を備えたＭＩＳＦＥＴ５００が実現される。また、炭素との結合の強い重水素を終端構造に適用することで、高い信頼性を備えたＭＩＳＦＥＴ５００が実現される。
【０１５９】
以上、実施形態では、炭化珪素の結晶構造として４Ｈ−ＳｉＣの場合を例に説明したが、本発明は６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ等、その他の結晶構造の炭化珪素に適用することも可能である。
【０１６０】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１６１】
１４      ドリフト層（ＳｉＣ層）
２８      ゲート絶縁膜
３０      ゲート電極
４０      界面領域（領域）
６０      界面領域（領域）
１００    ＭＩＳＦＥＴ（半導体装置）
２００    ＭＩＳＦＥＴ（半導体装置）
３００    ＭＩＳＦＥＴ（半導体装置）
４００    ＩＧＢＴ（半導体装置）
５００    ＭＩＳＦＥＴ（半導体装置）
【図１】
0006505466.tif 000002
【図２】
0006505466.tif 000003
【図３】
0006505466.tif 000004
【図４】
0006505466.tif 000005
【図５】
0006505466.tif 000006
【図６】
0006505466.tif 000007
【図７】
0006505466.tif 000008
【図８】
0006505466.tif 000009
【図９】
0006505466.tif 000010
【図１０】
0006505466.tif 000011
【図１１】
0006505466.tif 000012
【図１２】
0006505466.tif 000013
【図１３】
0006505466.tif 000014
【図１４】
0006505466.tif 000015