(57)【特許請求の範囲】
【請求項１】
第１の面と第２の面を有する基板の前記第２の面上に非金属膜を形成し、
前記第２の面が露出するよう前記非金属膜の一部を除去し、
前記第２の面上及び前記非金属膜上に前記非金属膜よりも膜厚の薄い金属膜を形成し、
前記非金属膜が露出するよう前記非金属膜上の前記金属膜を、機械的加工で除去し、
前記第２の面が露出するよう前記非金属膜を前記金属膜に対して選択的に除去し、
露出した前記第２の面に沿って前記基板を切断するデバイスの製造方法。
【請求項２】
前記非金属膜は、樹脂膜、酸化膜、又は、炭素膜である請求項１記載のデバイスの製造方法。
【請求項３】
前記基板の切断は、前記基板の前記第１の面側からプラズマエッチングで行われる請求項１又は請求項２記載のデバイスの製造方法。
【請求項４】
前記基板の切断は、前記金属膜をマスクとして前記第２の面側からプラズマエッチングで行われる請求項１又は請求項２記載のデバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、デバイスの製造方法に関する。
【背景技術】
【０００２】
ウェハ等の半導体基板上に形成された複数の半導体素子は、半導体基板に設けられたダイシング領域に沿ってダイシングすることによって、複数の半導体チップに分割される。半導体基板の一方の面に、半導体素子の電極となる金属膜が形成されている場合、ダイシングの際にダイシング領域の金属膜も除去する必要がある。
【０００３】
金属膜を除去する方法として、例えば、半導体基板と、金属膜を同時にブレードダイシングにより除去する方法がある。上記方法では、金属膜に突起（バリ）等の形状異常が生じやすい。金属膜の形状異常が生ずると、半導体チップが外観検査不良と判定されたり、ベッドと半導体チップの接合不良が生じたりすることで製品歩留りが低下するため問題となる。
【０００４】
また、上記方法では、半導体基板の切断面に、切断された金属膜に由来する金属パーティクルが付着する恐れがある。切断面に付着した金属パーティクルにより、デバイス特性が劣化し製品歩留りが低下するため問題となる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−２００１４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする課題は、金属膜を有する基板の切断に起因する製品歩留りの低下を抑制するデバイスの製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
実施形態のデバイスの製造方法は、第１の面と第２の面を有する基板の前記第２の面上に非金属膜を形成し、前記第２の面が露出するよう前記非金属膜の一部を除去し、前記第２の面上及び前記非金属膜上に前記非金属膜よりも膜厚の薄い金属膜を形成し、前記非金属膜が露出するよう前記非金属膜上の前記金属膜を、機械的加工で除去し、前記第２の面が露出するよう前記非金属膜を前記金属膜に対して選択的に除去し、露出した前記第２の面に沿って前記基板を切断する。
【図面の簡単な説明】
【０００８】
【図１】実施形態のデバイスの製造方法を示す模式工程断面図。
【図２】実施形態のデバイスの製造方法を示す模式工程断面図。
【図３】実施形態のデバイスの製造方法を示す模式工程断面図。
【図４】実施形態のデバイスの製造方法を示す模式工程断面図。
【図５】実施形態のデバイスの製造方法を示す模式工程断面図。
【図６】実施形態のデバイスの製造方法を示す模式工程断面図。
【図７】実施形態のデバイスの製造方法を示す模式工程断面図。
【図８】実施形態のデバイスの製造方法を示す模式工程断面図。
【発明を実施するための形態】
【０００９】
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
【００１０】
実施形態のデバイスの製造方法は、第１の面と第２の面を有する基板の第２の面上に非金属膜を形成し、第２の面が露出するよう非金属膜の一部を除去し、第２の面及び非金属膜上に非金属膜よりも膜厚の薄い金属膜を形成し、非金属膜が露出するよう非金属膜上の金属膜を除去し、第２の面が露出するよう非金属膜を金属膜に対して選択的に除去し、露出した第２の面に沿って基板を切断する。
【００１１】
以下、製造するデバイスが、両面に金属電極を備えるシリコン（Ｓｉ）を用いた縦型のパワーＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）である場合を例に説明する。基板は半導体基板である。
【００１２】
図１から図８は、実施形態のデバイスの製造方法を示す模式工程断面図である。
【００１３】
第１の面（以下、表面とも称する）と第２の面（以下、裏面とも称する）を備えるシリコン基板（基板）１０を準備する。シリコン基板１０の表面側に縦型のＭＯＳＦＥＴ（半導体素子）のベース領域、ソース領域、ゲート絶縁膜、ゲート電極、ソース電極等のパターンを形成する。
【００１４】
その後、シリコン基板１０の最上層に保護膜（図示せず）を形成する。保護膜は、例えば、ポリイミド等の樹脂膜、シリコン窒化膜やシリコン酸化膜等の無機絶縁膜である。シリコン基板１０にはダイシング領域が設けられる。シリコン基板１０の表面側のダイシング領域には、シリコン基板１０が露出している。
【００１５】
ここで、ダイシング領域とは、複数の半導体素子をダイシングにより複数の半導体チップに分割するための切断予定領域である。ダイシング領域は、所定の幅を備える。シリコン基板１０表面側のダイシング領域には、半導体素子のパターンは形成されない。ダイシング領域は、例えば、シリコン基板１０表面に設けられた半導体素子を区切るように格子状に設けられる。
【００１６】
次に、シリコン基板１０の表面側に支持基板（支持体）１２を貼りあわせる（図１）。支持基板１２は、例えば、石英ガラスである。
【００１７】
次に、シリコン基板１０の裏面側を研削し、シリコン基板１０を薄膜化する。研削後のシリコン基板１０の膜厚は、例えば、４０μｍ以上２００μｍ以下である。
【００１８】
次に、シリコン基板１０の裏面上にフォトレジスト膜１４を形成する（図２）。フォトレジスト膜１４は、非金属膜の一例である。また、フォトレジスト膜１４は、樹脂膜の一例である。フォトレジスト膜１４の膜厚は、例えば、２μｍ以上３０μｍ以下である。
【００１９】
次に、シリコン基板１０の裏面が露出するようフォトレジスト膜１４の一部を除去する（図３）。フォトレジスト膜１４は、リソグラフィー法を用いてパターニングする。フォトレジスト膜１４は、シリコン基板１０の裏面側のダイシング領域上に残るようにパターニングする。
【００２０】
次に、露出したシリコン基板１０の裏面上、及び、フォトレジスト膜１４上に、金属膜１６を形成する（図４）。金属膜１６は、ＭＯＳＦＥＴのドレイン電極となる膜である。
【００２１】
金属膜１６は、例えば、異種の金属の積層膜である。金属膜１６の膜厚は、フォトレジスト膜１４の膜厚よりも薄い。
【００２２】
金属膜１６は、例えば、シリコン基板１０の裏面側から、チタニウム／ニッケル／金錫合金の積層膜である。金属膜１６は、例えば、蒸着やスパッタにより形成される。金属膜１６の膜厚は、例えば、０．５μｍ以上１５μｍ以下である。
【００２３】
次に、フォトレジスト膜１４が露出するように、フォトレジスト膜１４上の金属膜１６を除去する（図５）。金属膜１６と同時にフォトレジスト膜１４の一部も除去する。
【００２４】
フォトレジスト膜１４及び金属膜１６の除去は、機械的加工法により行う。機械的加工法は、例えば、バイト切削、ＣＭＰ（化学機械研磨）、又は、研削である。
【００２５】
次に、シリコン基板１０の裏面が露出するようフォトレジスト膜１４を、金属膜１６に対し選択的に除去する（図６）。シリコン基板１０の裏面側のダイシング領域が露出する。
【００２６】
フォトレジスト膜１４の除去は、例えば、ドライエッチングにより行う。ドライエッチングは、例えば、アッシングである。フォトレジスト膜１４の除去は、ウェットエッチングにより行うことも可能である。
【００２７】
次に、シリコン基板１０の表面側に樹脂シート１８を貼りつける。その後、シリコン基板１０から支持基板１２を剥離する（図７）。樹脂シート１８は、例えば、金属のフレーム２０に固定されている。樹脂シート１８は、シリコン基板１０の裏面側の金属膜に接着される。
【００２８】
次に、シリコン基板１０の表面に形成されたダイシング領域に沿って、シリコン基板１０を切断する（図８）。シリコン基板１０の切断は、シリコン基板１０の表面側から行われる。シリコン基板１０は、ダイシング領域に沿って切断される。
【００２９】
シリコン基板１０の切断は、例えば、プラズマエッチングで行われる。プラズマエッチングは、例えば、フッ素（Ｆ）系ラジカルを用いた等方性エッチングステップ、四フッ化炭素（ＣＦ４）系ラジカル用いた保護層形成ステップ、フッ素（Ｆ）系イオンを用いた異方性エッチングを繰り返す、いわゆるボッシュプロセスである。シリコン基板１０の切断は、シリコン基板１０の表面の保護膜をマスクに全面エッチングで行われる。
【００３０】
その後、シリコン基板１０の表面側の樹脂シート１８を剥離することにより、分割された複数のＭＯＳＦＥＴが得られる。
【００３１】
以下、実施形態のデバイスの製造方法の作用及び効果について説明する。
【００３２】
縦型のＭＯＳＦＥＴのように、シリコン基板１０の裏面側にも金属膜１６が形成される場合、ダイシングの際にダイシング領域の裏面側の金属膜１６も除去する必要がある。例えば、ブレードダイシングにより半導体基板１０と、金属膜１６とを表面側から同時に除去する場合、ダイシング領域の金属膜１６が裏面側に捲れあがり、いわゆるバリが発生する。
【００３３】
金属膜１６のバリが発生すると、例えば、半導体チップが外観検査不良となり製品化できない恐れがある。また、例えば、半導体チップと金属のベッドとをはんだ等の接合材により接合する際に、バリの部分で密着性が悪くなることで、接合不良が生じる恐れがある。、半導体チップが外観検査不良と判定されたり、ベッドと半導体チップの接合不良が生じたりすることで製品歩留りが低下するため問題となる。
【００３４】
また、シリコン基板１０の切断面に切断された金属膜１６に由来する金属パーティクルが付着する恐れがある。切断面に付着した金属パーティクルにより、耐圧等のデバイス特性が劣化し製品歩留りが低下するため問題となる。
【００３５】
実施形態によれば、シリコン基板１０の切断を行う前に、ダイシング領域の金属膜１６を除去する。したがって、バリや金属パーティクルに起因する製品歩留りの低下を抑制することが可能となる。
【００３６】
シリコン基板１０の切断を行う前に、ダイシング領域の金属膜１６を除去する方法として、レジストリフト法を用いることが考えられる。レジストリフト法では、実施形態同様、フォトレジスト膜１４を、シリコン基板１０の裏面側のダイシング領域上に残るようにパターニングする。そして、実施形態同様、露出したシリコン基板１０の裏面上、及び、フォトレジスト膜１４上に、金属膜１６を形成する。その後、フォトレジスト膜１４をエッチングにより除去し、フォトレジスト膜１４上の金属膜１６も同時にリフトオフする。
【００３７】
金属膜１６を堆積する際、パターニングされたフォトレジスト膜１４の側面の金属１６の被覆率が低くなる。レジストリフト法では、金属膜１６に被覆されないフォトレジスト膜１４の側面から、フォトレジスト膜１４のエッチングが進行することを利用する。
【００３８】
しかし、金属膜１６の膜厚が厚くなると、フォトレジスト膜１４の側面も金属膜１６で完全に被覆される。このため、金属膜１６の膜厚が厚くなると、レジストリフト法により、ダイシング領域の金属膜１６を除去することは困難となる。特に、金属膜１６の膜厚が３μｍ以上になると、レジストリフト法により、ダイシング領域の金属膜１６を除去することは極めて困難である。
【００３９】
実施形態では、フォトレジスト膜１４上の金属膜１６の除去を、機械的加工法により行う。したがって、金属膜１６の膜厚が厚くなった場合でも、ダイシング領域の金属膜１６を除去することが可能となる。
【００４０】
また、実施形態では、シリコン基板１０の切断は、保護膜をマスクに全面エッチングで行われる。この方法によれば、シリコン基板１０の切断のためのリソグラフィー法を用いない。このため、製造工程の簡略化及び低コスト化が可能である。また、保護膜に対し、自己整合的にシリコン基板１０の切断が可能となる。したがって、ダイシング領域の幅を狭くすることが可能となる。
【００４１】
なお、実施形態では、非金属膜として、フォトレジスト膜１４を用いる場合を例に説明した。しかし、金属膜１６に対して選択的に除去可能な膜であれば、フォトレジスト膜１４以外の樹脂膜、酸化膜、カーボン膜等を非金属膜として適用することが可能である。
【００４２】
また、実施形態では、シリコン基板１０の切断をプラズマエッチングで行う場合を例に説明したが、シリコン基板１０の切断をブレードダイシング、レーザダイシング等、その他の方法で行うことも可能である。
【００４３】
また、実施形態では、金属膜１６の除去後、シリコン基板１０の切断をシリコン基板１０の表面側から行う場合を例に説明したが、シリコン基板１０の切断を、金属膜１６をマスクにシリコン基板１０の裏面側から行うことも可能である。
【００４４】
また、実施形態では、本発明をＭＯＳＦＥＴの製造に適用する場合を例に説明したが、本発明をＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）、小信号系デバイス、ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）の製造に適用することも可能である。
【００４５】
また、実施形態では、基板として、半導体基板を例に説明したが、半導体基板以外の基板、例えば、セラミック基板、ガラス基板、サファイア基板等、その他の基板に本発明を適用することが可能である。
【００４６】
本発明の実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４７】
１０      シリコン基板（基板）
１２      支持基板
１４      フォトレジスト膜（非金属膜）
１６      金属膜
１８      樹脂シート
２０      フレーム
【図１】
0006591240.tif 000002
【図２】
0006591240.tif 000003
【図３】
0006591240.tif 000004
【図４】
0006591240.tif 000005
【図５】
0006591240.tif 000006
【図６】
0006591240.tif 000007
【図７】
0006591240.tif 000008
【図８】
0006591240.tif 000009