(57)【特許請求の範囲】
【請求項１】
直流出力電源の正極端子と負極端子との間に直列接続された第１、第２のＭＯＳＦＥＴおよび前記正極端子と負極端子の間に直列接続された第１、第２のダイオードを有するブリッジ整流回路と、
交流電源の一端と前記第１、第２のＭＯＳＦＥＴの直列接続点との間に接続されたリアクトルと、
前記直流出力電源の正極端子と負極端子の間に接続された平滑コンデンサと、
前記交流電源の半周期内に、前記リアクトルに流れる電流を前記第１、第２のＭＯＳＦＥＴのどちらか一方に通電する動作を複数回繰り返すように前記第１、第２のＭＯＳＦＥＴをオン／オフさせる制御回路と、
を備え、
前記交流電源の他端が前記第１、第２のダイオードの直列接続点に接続され、
各前記第１、第２のＭＯＳＦＥＴは、半導体のドリフト領域においてｐ型半導体層とｎ型半導体層とを交互に配置したスーパージャンクション構造を有し、かつ、前記ｐ型半導体層に重金属を拡散させるか、または、重粒子の粒子線を照射されており、
前記制御回路は、前記第１、第２のＭＯＳＦＥＴのうち、前記リアクトルとダイオードとを通して前記交流電源を短絡する側のＭＯＳＦＥＴをオフし、さらに所定時間経過後に、前記平滑コンデンサに通流する側のＭＯＳＦＥＴをオンし、前記リアクトルがダイオードを通して交流電源を短絡する側のＭＯＳＦＥＴをオンする所定時間前に前記平滑コンデンサに通流する側のＭＯＳＦＥＴをオフする動作を、前記交流電源の半周期内に複数回繰返す、
ことを特徴とする直流電源装置。
【請求項２】
請求項１において、
前記リアクトルとダイオードを通して前記交流電源を短絡する側のＭＯＳＦＥＴの駆動信号のパルス幅は、前記リアクトルに流れる電流と電圧との力率が８５％以上となるように変調される、
ことを特徴とする直流電源装置。
【請求項３】
請求項１において、
前記リアクトルとダイオードを通して前記交流電源を短絡する側のＭＯＳＦＥＴの駆動信号は、３ショット以上である、
ことを特徴とする直流電源装置。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記第１、第２のダイオードの逆回復時間が、前記第１、第２のＭＯＳＦＥＴのゲート信号をオン信号からオフ信号に切替えたときの逆回復時間よりも長い、
ことを特徴とする直流電源装置。
【請求項５】
請求項１乃至請求項４のいずれか一項に記載の直流電源装置を備えることを特徴とする空気調和機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流電源の交流電圧を直流電圧に変換して出力する直流電源装置と、これを搭載した空気調和機に関する。
【背景技術】
【０００２】
交流電源を４つのダイオードからなるブリッジ整流回路のリアクトルが接続される側でダイオードの代わり、もしくは並列にＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor：絶縁ゲート電界効果トランジスタ）を用いて所定の制御を行い、整流回路の効率向上を行う同期整流と言われる方式がある。
また、ＭＯＳＦＥＴに並列に接続されるダイオードはＭＯＳＦＥＴの寄生ダイオードによる方法がある（特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第４９８４７５１号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１で開示された同期整流の整流回路は、ダイオードにＭＯＳＦＥＴを並列に接続しているため回路効率を向上することできるものの、並列に部品を構成しているため、回路部品点数が増加して小型化できないという課題がある。
また、交流電源の半周期の間に一度のＭＯＳＦＥＴのオン／オフ動作を行う方式で制御されており、昇圧できる出力電圧範囲は限定的で直流出力電源の高い出力電圧を得る整流回路を実現できないという課題がある。
また、交流電源電流に含まれる高調波電流成分も高いので入力電源の力率は低いという課題がある。
また、ＭＯＳＦＥＴに並列に接続されるダイオードをＭＯＳＦＥＴの寄生ダイオードを用いる方法も示されているが、一般に寄生ダイオードのスイッチング速度は遅いため、それぞれのＭＯＳＦＥＴをオン／オフするスイッチング動作を行うときに、直流出力電源をＭＯＳＦＥＴが短絡して流れる過電流が発生するという課題がある。
このため、交流電源の半周期の間に複数回スイッチング動作を行う場合や、可聴周波数を超える、例えば１５ｋＨｚ以上でスイッチング動作を繰り返す場合には、スイッチング損失が増大して整流回路の回路効率が低下するという課題がある。
さらに、交流電源の半周期の間に複数回のスイッチング動作を行う場合には、２つのうち、いずれかのＭＯＳＦＥＴに電流が通流することになり、別にダイオードを並列に接続した方式に比べてＭＯＳＦＥＴの発熱量が大きいという課題がある。
また、寄生ダイオードに電流が流れているときにゲート信号を印加してチャネル電流を流したときには、ダイオードとしての機能を消失する点については考慮されておらず、ＭＯＳＦＥＴに並列に接続したダイオードを接続した場合に比べて、逆回復時間が増大して直流電源を短絡する短絡電流が増大すると共に、短絡時間が増大し素子の破損に至る可能性があるという課題がある。
【０００５】
本発明は、前記した課題に鑑みて創案されたものであり、交流電源の高調波電流成分を抑制して力率を改善し、高い直流出力電源の直流電圧を得る直流電源を、少ない部品点数で高い回路効率の直流電源装置を提供すること目的とする。また、前記直流電源装置を搭載した効率のよい空気調和機を提供することを目的とする。
【課題を解決するための手段】
【０００６】
前記の課題を解決するために、本発明を以下のように構成した。
すなわち、本発明の直流電源装置は、直流出力電源の正極端子と負極端子との間に直列接続された第１、第２のＭＯＳＦＥＴおよび前記正極端子と負極端子の間に直列接続された第１、第２のダイオードを有するブリッジ整流回路と、交流電源の一端と前記第１、第２のＭＯＳＦＥＴの直列接続点との間に接続されたリアクトルと、前記直流出力電源の正極端子と負極端子の間に接続された平滑コンデンサと、前記交流電源の半周期内に、前記リアクトルに流れる電流を前記第１、第２のＭＯＳＦＥＴのどちらか一方に通電する動作を複数回繰り返すように前記第１、第２のＭＯＳＦＥＴをオン／オフさせる制御回路と、を備え、前記交流電源の他端が前記第１、第２のダイオードの直列接続点に接続され、各前記第１、第２のＭＯＳＦＥＴは、半導体のドリフト領域においてｐ型半導体層とｎ型半導体層とを交互に配置したスーパージャンクション構造を有し、かつ、前記ｐ型半導体層に重金属を拡散させるか、または、重粒子の粒子線を照射されており、前記制御回路は、前記第１、第２のＭＯＳＦＥＴのうち、前記リアクトルとダイオードとを通して前記交流電源を短絡する側のＭＯＳＦＥＴをオフし、さらに所定時間経過後に、前記平滑コンデンサに通流する側のＭＯＳＦＥＴをオンし、前記リアクトルがダイオードを通して交流電源を短絡する側のＭＯＳＦＥＴをオンする所定時間前に前記平滑コンデンサに通流する側のＭＯＳＦＥＴをオフする動作を、前記交流電源の半周期内に複数回繰返す、ことを特徴とする。
【０００７】
また、本発明の空気調和機は、前記直流電源装置を備えることを特徴とする。
【０００８】
また、その他の手段は、発明を実施するための形態のなかで説明する。
【発明の効果】
【０００９】
本発明によれば、交流電源の高調波電流成分を抑制して力率を改善し、高い直流出力電源の直流電圧を得る直流電源を、少ない部品点数で高い回路効率の直流電源装置を提供できる。また、前記直流電源装置を搭載した効率のよい空気調和機を提供できる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１実施形態に係る直流電源装置の構成例を示す図であり、（ａ）は直流電源装置の構成と、交流電源と負荷との接続関係を示し、（ｂ）はＭＯＳＦＥＴと寄生ダイオードの関連を示している。
【図２】図１において用いたＭＯＳＦＥＴの断面の構造例を示す図であり、（ａ）はＭＯＳＦＥＴの断面構造を示し、（ｂ）はＭＯＳＦＥＴのソースとゲート付近の構造を拡大して示している。
【図３】本発明の第１実施形態に係るＭＯＳＦＥＴのゲート電圧印加時の逆回復時間を測定する測定回路を示す図であり、（ａ）はゲート信号同時切替時の逆回復時間を測定する回路例を示し、（ｂ）は逆回復時間測定時のＧａｔｅ信号１，２と逆方向電流の波形を示している。
【図４】本発明の第１実施形態に係るＭＯＳＦＥＴのゲート電圧オフ時の逆回復時間を測定する測定回路を示す図であり、（ａ）はＱ１のゲート信号オフ時の逆回復時間を測定する回路を示し、（ｂ）は逆回復時間測定時のＧａｔｅ信号１，２と逆方向電流の波形を示している。
【図５】図１に示す直流電源装置の電圧、電流波形と制御信号を示す図である。
【図６】本発明の第一実施形態に係る動作モード毎の電流通電経路を示す図であり、（ａ）は交流電源の電圧がリアクトルに接続する側の方が高い場合の電流経路を示し、（ｂ）はＭＯＳＦＥＴが共にオフのときの電流経路を示し、（ｃ）はＭＯＳＦＥＴをオンからオフにしたときの電流経路を示し、（ｄ）はＱ１をオフにした状態でＱ２をオンしたときの電流経路を示している。
【図７】本発明の第２実施形態に係る直流電源装置の構成例を示す図であり、（ａ）は直流電源装置の構成と、交流電源と負荷との接続関係を示し、（ｂ）はＭＯＳＦＥＴの制御信号と関連する各信号を示している。
【図８】本発明の第３実施形態に係る空気調和機の構成例を示す図である。
【発明を実施するための形態】
【００１１】
以下、本発明を実施するための形態（以下においては「実施形態」と表記する）を、適宜、図面を参照して説明する。
【００１２】
≪第１実施形態≫
本発明の第１実施形態の直流電源装置を、図を参照して説明する。
図１は、本発明の第１実施形態に係る直流電源装置の構成例を示す図であり、（ａ）は直流電源装置の構成と、交流電源と負荷との接続関係を示し、（ｂ）はＭＯＳＦＥＴ（Ｑ１，Ｑ２）と寄生ダイオードの関連を示している。
【００１３】
＜直流電源装置の構成と動作：その１＞
図１の（ａ）において、直流電源装置１００は、ｎ型のＭＯＳＦＥＴ（Ｑ１：第１のＭＯＳＦＥＴ）、ｎ型のＭＯＳＦＥＴ（Ｑ２：第２のＭＯＳＦＥＴ）、ダイオードＤ１（第１のダイオード）、ダイオードＤ２（第２のダイオード）、リアクトル１２、平滑コンデンサ１３、交流電源電圧検出回路１１、直流出力電圧検出回路１５、電流検出回路１４、制御回路１６によって構成されている。
直流電源装置１００の機能、動作の概要は次のとおりである。
直流電源装置１００は、前記のＭＯＳＦＥＴ（Ｑ１，Ｑ２）とダイオードＤ１，Ｄ２とによるブリッジ整流回路によって、交流電圧（電力）を直流電圧（電力）に整流し、平滑コンデンサ１３によって、平滑化、安定化された直流電圧（電力）を出力する。
また、リアクトル１２と、交流電源電圧検出回路１１と直流出力電圧検出回路１５と電流検出回路１４とによる電圧、電流の信号を基に制御回路１６によってＭＯＳＦＥＴ（Ｑ１，Ｑ２）が所定の制御をされることによって、直流電源装置１００は、昇圧動作をするとともに、所定の力率を確保する動作をする。
【００１４】
次に、直流電源装置１００の各部の構成と動作について詳しく説明する。
ＭＯＳＦＥＴ（Ｑ１）のソース電極とＭＯＳＦＥＴ（Ｑ２）のドレイン電極が接続され、ＭＯＳＦＥＴ（Ｑ１）のドレイン電極は、直流出力電源の正極端子Ｅｐに接続され、ＭＯＳＦＥＴ（Ｑ２）のソース電極は、直流出力電源の負極端子Ｅｎに接続されている。
ダイオードＤ１のアノードとダイオードＤ２のカソードが接続され、ダイオードＤ１のカソードは正極端子Ｅｐに接続され、ダイオードＤ２のアノードは負極端子Ｅｎに接続されている。
平滑コンデンサ１３の正極（もしくは一端）は正極端子Ｅｐに接続され、負極（もしくは他端）は負極端子Ｅｎに接続されている。
ＭＯＳＦＥＴ（Ｑ１）のドレイン電極とＭＯＳＦＥＴ（Ｑ２）のソース電極は、リアクトル１２を介して交流電源１１０の一端に接続されている。
ダイオードＤ１のアノードとダイオードＤ２のカソードは、交流電源１１０の他端に接続されている。
【００１５】
以上のように、所定の制御をされるＭＯＳＦＥＴ（Ｑ１，Ｑ２）とダイオードＤ１，Ｄ２とによって、ブリッジ整流回路が構成されるので、交流電源１１０の交流電圧（電力）が前記のブリッジ整流回路で整流されて直流電圧（電力）が平滑コンデンサ１３に蓄積される。
また、正極端子Ｅｐと負極端子Ｅｎとが直流電源装置１００の直流出力電源の端子となっている。
また、平滑コンデンサ１３の両端子、すなわち正極端子Ｅｐと負極端子Ｅｎは、負荷１２０に接続されて、負荷１２０に直流電圧（電力）を供給する。
【００１６】
＜寄生ダイオード：その１＞
なお、ＭＯＳＦＥＴ（Ｑ１，Ｑ２）には、図１の（ｂ）に示すように、ソース・ドレイン間に寄生ダイオードＤｐが、ＭＯＳＦＥＴの構造上、必然的に構成される。
この寄生ダイオードＤｐのｐｎ接合面に形成される空乏層に蓄積される電荷によって、前記した、あるいは後記する逆回復電流が生じることになる。
この寄生ダイオードＤｐは、図１の（ａ）においては、記載を省略している。
また、寄生ダイオードＤｐの具体的な構成は、後記する。
【００１７】
＜直流電源装置の構成と動作：その２＞
再び、図１の（ａ）について説明する。
制御回路１６は、交流電源１１０の交流電圧を交流電源電圧検出回路１１と、平滑コンデンサ１３の両端の直流出力電圧を検出する直流出力電圧検出回路１５と、平滑コンデンサ１３に充電する電流を検出する電流検出回路１４と、からの入力信号を演算処理することによって、ＭＯＳＦＥＴ（Ｑ１、Ｑ２）の駆動信号を出力する機能を備えている。
【００１８】
ブリッジ整流回路（Ｑ１，Ｑ２，Ｄ１，Ｄ２）は、ＭＯＳＦＥＴ（Ｑ１、Ｑ２）が共にオフ状態であるとすると、交流電源１１０のリアクトル１２に接続される側の端子電圧が他の端子電圧より高い場合には、交流電源１１０から流出する電流は、リアクトル１２とＭＯＳＦＥＴ（Ｑ１）内部の半導体素子のソースとドレイン間のｐｎ接合（寄生ダイオードＤｐ）を通して流れる。そして平滑コンデンサ１３の正極に電荷を供給する。
また、平滑コンデンサ１３の負極から流出する電流は、ダイオードＤ２を通して交流電源１１０に戻る。すなわち、全波整流回路を構成している。
この際、前記のｐｎ接合を通して流れている側のＭＯＳＦＥＴ（Ｑ１）のゲートにオン信号を与えれば、ｐｎ接合層にＭＯＳＦＥＴとしてのチャネル（ｎ）が形成されてソースからドレインの方向、即ち、ＭＯＳＦＥＴ（Ｑ１）の逆方向電流を流すことができる。
なお、「逆方向電流」と表記したのはｎ型のＭＯＳＦＥＴは、通常、ドレインからソースに電流を流すものであり、ソースからドレインに流すことは、逆方向に相当するからである。
【００１９】
また、交流電源１１０の電圧瞬時値が平滑コンデンサ１３の直流電圧より低い場合には、以下のような昇圧動作を行う。
交流電源１１０のリアクトル１２に接続される側の電圧が高い場合、ＭＯＳＦＥＴ（Ｑ２）をオン（ＯＮ）状態にして、交流電源１１０をリアクトル１２とＭＯＳＦＥＴ（Ｑ２）とダイオードＤ２とを通して短絡し、リアクトル１２にエネルギーを蓄積する。
そして、所定時間の経過後にＭＯＳＦＥＴ（Ｑ２）をオフ（ＯＦＦ）し、ＭＯＳＦＥＴ（Ｑ１）を通して（Ｑ１の寄生ダイオードが導通）、平滑コンデンサ１３に還流電流を供給（リアクトル１２のエネルギーを放出）して電荷を充電する昇圧動作を行う。
この逆方向電流が流れているＭＯＳＦＥＴ（Ｑ１）にオン信号を与えれば、ＭＯＳＦＥＴ（Ｑ１）のｐｎ接合層にＭＯＳＦＥＴとしてのチャネル（ｎ）が形成されてソースからドレインの方向、すなわち、ＭＯＳＦＥＴ（Ｑ１）の逆方向に効率よく還流電流を流すことができる。
【００２０】
一般にｐｎ接合層に発生する電圧降下（順方向電圧降下）よりもゲートに電圧を印加して電流を流したときのオン抵抗による電圧降下は低いので、ＭＯＳＦＥＴ（Ｑ１）に発生する損失を低減できる。
ただし、交流電源１１０の半周期内で複数回、ＭＯＳＦＥＴ（Ｑ１）とＭＯＳＦＥＴ（Ｑ２）を相補的にオン／オフ（ＯＮ／ＯＦＦ）動作を繰返す場合には、例えば特許文献１のような従来技術では、ＭＯＳＦＥＴ（Ｑ１）にオン信号を印加して逆方向電流が流れている状態で、次のスイッチング動作（Ｑ１をオフ、Ｑ２をオン）をおこなう場合、平滑コンデンサ１３に蓄えられた電荷がＭＯＳＦＥＴ（Ｑ１）とＭＯＳＦＥＴ（Ｑ２）を通して短絡されて過大な電流（逆回復電流）が逆回復時間の間、流れてＱ１またはＱ２が破壊するか、あるいは効率が低下するという問題が起こる。
そのため、本実施形態では、以下に説明するような構成、構造をとる。
【００２１】
本（第１）実施形態では、後記するように、ＭＯＳＦＥＴ（Ｑ１、Ｑ２）のＭＯＳＦＥＴの半導体のドリフト領域において、ドレイン・ソースの電流経路の方向に対して垂直方向にｐ型半導体層とｎ型半導体層を交互に配置した構造（スーパージャンクション構造）を有し、かつ、ＭＯＳＦＥＴに印加される電圧が逆方向電圧から順方向電圧に切替わると同時に、ＭＯＳＦＥＴのゲート信号をオン信号からオフ信号に切替えたときに生じる逆回復時間に比べてＭＯＳＦＥＴのゲート信号をオフしているときに生じる逆回復時間が短い特性を有するＭＯＳＦＥＴを備える。
さらに、リアクトル１２で電源短絡する側のＭＯＳＦＥＴがオンする所定時間前に逆方向電流が流れている側のＭＯＳＦＥＴをオフするようにした。この構成により、交流電源の半周期に複数回、ＭＯＳＦＥＴ（Ｑ１）をオフ、ＭＯＳＦＥＴ（Ｑ２）をオンしたとき、あるいはＭＯＳＦＥＴ（Ｑ２）をオフ、ＭＯＳＦＥＴ（Ｑ１）をオンしたときに発生する過大な電流を抑制することが可能である。
【００２２】
＜ＭＯＳＦＥＴの構造：その１＞
本発明の第１実施形態に係るＭＯＳＦＥＴの構造を、図２に示すＭＯＳＦＥＴ素子の断面図を参照して説明する。
図２は、図１において用いたＭＯＳＦＥＴ（Ｑ１，Ｑ２）の断面の構造例を示す図であり、（ａ）はＭＯＳＦＥＴの断面構造を示し、（ｂ）はＭＯＳＦＥＴのソースとゲート付近の構造を拡大して示している。
図２で示したＭＯＳＦＥＴは、縦型の構造のＭＯＳＦＥＴである。以下においても縦型の構造のＭＯＳＦＥＴを単にＭＯＳＦＥＴと表記する。
図２の（ａ）および（ｂ）において、ＭＯＳＦＥＴ２００は、ＭＯＳＦＥＴの一方の面（紙面の上部）にソース電極２１１とゲート電極２１２を備え、他方の面（紙面の下部）にドレイン電極２１３を備えている。
【００２３】
ソース電極２１１は、金属電極２１Ｓを介してｐ＋型半導体層２７とｎ＋型半導体層２６に接続されている。
ゲート電極２１２は、金属電極であるゲート電極２１Ｇに接続されている。ゲート電極２１Ｇの直下（紙面の下方向）には絶縁膜（絶縁層）２８を介して、ｎ＋型半導体層２６とｐ型半導体層２５とｎ型半導体層２２とでｎ型のＭＯＳＦＥＴが部分的に構成されている。
すなわち、ゲート電極２１Ｇが閾値を超えて高電位（Ｈレベル）になると、ｐ型半導体層２５に、電子が誘起されて、ｐ型を形成する不純物原子の影響を凌駕し、ｐ型半導体層２５がｎ型に反転する。つまりチャネル（ｎ）が形成される。そのため、ｎ＋型半導体層２６とｎ型の反転層（２５）とｎ型半導体層２２とがすべてｎ型で並ぶことになるので、導通（オン、ＯＮ）することになる。
また、ｎ＋型半導体層２６は前記したように、金属電極２１Ｓを介してソース電極２１１に接続しており、またｎ型半導体層２２は、ｎ＋型半導体層２４を介してドレイン電極２１３に接続されている。
なお、ｐ＋型半導体層２７は、ｐ型半導体層２５よりも、ｐ型とする３価の不純物元素の濃度が高い。また、ｎ＋型半導体層２６は、ｎ型半導体層２２よりも、ｎ型とする５価の不純物元素の濃度が高い。
【００２４】
また、ゲート電極２１Ｇが高電位（Ｈレベル）になることによって、ｎ型の反転するのは、ゲート電極２１Ｇ直下近傍のｐ型半導体層２５のみならず、ｐ型半導体層２３も、高電位が強まる（より高い電位になる）ことによって、深い層（紙面の下方向）まで、反転層が広がる。
すなわち、ゲート電極２１Ｇが高電位になるにつれ、ｐ型半導体層２５、および、ｐ型半導体層２３がｎ型に反転する領域が広がり、このｎ型に反転した領域とｎ型半導体層２２との接触面積が広がるにつれ、ＭＯＳＦＥＴのオン抵抗は小さくなって良好に導通する。
【００２５】
＜寄生ダイオード：その２＞
なお、ソース電極２１１は、金属電極２１Ｓを介してｐ＋型半導体層２７に接続され、ｐ＋型半導体層２７はｐ型半導体層２５に接し、ｐ型半導体層２５はｐ型半導体層２３に接している。
また、ドレイン電極２１３は、ｎ＋型半導体層２４に接続され、ｎ＋型半導体層２４はｎ型半導体層２２に接している。
そして、ｐ型半導体層２３とｐ型半導体層２５は、ｎ型半導体層２２に接している。
以上の構成から、ソース電極２１１−金属電極２１Ｓ−ｐ＋型半導体層２７−ｐ型半導体層２５−ｐ型半導体層２３−ｎ型半導体層２２−ｎ＋型半導体層２４−ドレイン電極２１３の構造によって、ソース電極２１１とドレイン電極２１３との間に存在する寄生ダイオードＤｐとなる。
また、前記のｐ型半導体層２３−ｎ型半導体層２２におけるｐとｎとの接触面が、ソース電極２１１とドレイン電極２１３との間に存在する寄生ダイオードＤｐの根源となる。
なお、ｐ型半導体層２５とｐ型半導体層２３とは、製造工程に差異があるが、ｐ拡散の不純物濃度は略等しい。
【００２６】
＜ＭＯＳＦＥＴの構造：その２＞
図２に示すｎ型のＭＯＳＦＥＴ２００は、ｎ型半導体層２２（ドリフト領域）と表記した領域の材質の導体基板（ウェハー）を基に製造工程が構成される。
このＭＯＳＦＥＴの半導体のドリフト領域において、紙面の左右方向（ドレイン・ソース方向に対して垂直方向）にｐ型半導体層２３とｎ型半導体層２２を交互に配置した構造（スーパージャンクション構造）を有している。
前記の構造を有するＭＯＳＦＥＴ２００のドレイン電極２１３とソース電極２１１間に順方向電圧を加えるとｎ型半導体層２２に広がる空乏層に、紙面の上下方向に均一な電界強度が得られるため高耐圧となる。
なお、ｐ型半導体層２３とｎ＋型半導体層２４との間隔は、耐圧が低下しない程度の距離を確保する。
また、ドリフト領域のｎ型半導体層２２のキャリア濃度を低くできるのでオン抵抗の小さいＭＯＳＦＥＴが実現できる。
また、前記のように、ｐ型半導体層２３とｎ型半導体層２２を交互に配置した構造をとっており、ＭＯＳＦＥＴ２００としてのドレイン・ソース間の対抗面積が広くなっているので、オン抵抗の小さいＭＯＳＦＥＴが実現できる。
【００２７】
なお、スーパージャンクション構造をとると、ソースとドレイン間に構成したｐｎ接合の面積は、ｐ型半導体層２３を設けていない縦型のＭＯＳＦＥＴに比較して、増大するので、ｐｎ接合部の逆回復時間は増大する。
ただし、ｐ型半導体層２３に重金属を拡散させるか、あるいは、重粒子などの粒子線を照射して、ｐｎ接合部の逆回復時間を短縮する。これは、ｐ型半導体層２３内に重金属や重粒子があると、ｐ型半導体層２３に新たなエネルギー準位が設けられて、電子や正孔の移動が速やかに行われるためである。
【００２８】
本実施形態の前記構造により、高耐圧で低オン抵抗、しかも逆回復時間の短いＭＯＳＦＥＴを構成できる。本実施形態では上記構造を有するＭＯＳＦＥＴを備えたので、従来、ＭＯＳＦＥＴに並列に接続していたダイオードは必要がなくなり、整流回路の部品点数を低減して経済的な直流電源回路を構成することができる効果がある。
【００２９】
＜ＭＯＳＦＥＴの逆回復時間＞
次に、ＭＯＳＦＥＴの逆回復時間について説明する。
以下においては、ｎ型のＭＯＳＦＥＴの場合について説明するが、ｐ型のＭＯＳＦＥＴの場合にはソースとドレインに流れる電流が逆になるだけで同様に考えることができる。
【００３０】
ｎ型のＭＯＳＦＥＴにおいて、ソース電位を基準にドレイン電位が高い場合を順方向電圧と呼称し、逆にソース電位がドレイン電位より高い場合を逆方向電圧と呼称する。
また、ゲート電圧が閾値以下である場合をオフ状態、ゲート電圧が閾値以上のオン状態と呼称することにする。
また、ｎ型のＭＯＳＦＥＴは、前記したようにソースからドレイン方向にｐｎ接合（寄生ダイオードＤｐ）を備えており、逆方向電圧が印加されたときにＭＯＳＦＥＴがオフ状態にあれば、ソースからドレインに電流が流れるが、この電流を逆方向電流と呼称する。
逆方向電流が流れている状態で、ＭＯＳＦＥＴに順方向電圧が印加されたとき、ｐｎ接合の電荷が排出されることによりドレインからソース方向に流れる電流を逆回復電流と呼称する。また、電流が流れる時間を逆回復時間という。
【００３１】
ＭＯＳＦＥＴ（Ｑ１，Ｑ２）によって、同期整流動作を行うときには、ＭＯＳＦＥＴ（Ｑ１，Ｑ２）のソースからドレイン方向に逆方向電流が流れているときに、高電位のゲート電圧を印加してＭＯＳＦＥＴをオン状態とする。
また、ＭＯＳＦＥＴに順方向電圧が印加するときには同時にゲート電圧を閾値以下としてオフ状態にする。
また、ＭＯＳＦＥＴ（Ｑ１，Ｑ２）に、逆方向電流が流れている状態で順方向電圧を印加したとき、逆方向電流から順方向電流に電流の流れる方向が変わるが、ゲート電圧を閾値以下にしているので、電流は遮断される。
しかし、電流遮断までには時間遅れが生じるので、ドレインからソース方向に電流が流れるが、この電流を逆回復電流、電流が流れる時間を逆回復時間ということにする。
【００３２】
＜ＭＯＳＦＥＴの逆回復時間の試験方法＞
本（第１）実施形態の直流電源装置の構成では、ＭＯＳＦＥＴの逆回復時間が回路効率に大きく影響を及ぼす。
高効率の直流電源装置を実現するためには、ゲート電圧を印加しないＭＯＳＦＥＴがオフ状態のときの逆回復時間と、これに対して逆方向電圧から順方向電圧に切替わると同時にＭＯＳＦＥＴのゲート信号をオン信号からオフ信号に切替えたときに生じる逆回復時間とを比較することが有効である。
【００３３】
《Ｑ１，Ｑ２のゲート信号同時切替時の逆回復時間の測定方法》
図３は、本発明の第１実施形態に係るＭＯＳＦＥＴのゲート電圧印加時の逆回復時間を測定する測定回路を示す図であり、（ａ）はゲート信号同時切替時の逆回復時間を測定する回路例を示し、（ｂ）は逆回復時間測定時のＧａｔｅ信号１とＧａｔｅ信号２と逆方向電流の波形を示している。
図３の（ａ）において、測定回路は、直流電源３１の両極に逆回復時間を測定する供試品であるｎ型のＭＯＳＦＥＴ（Ｑ１）と、ＭＯＳＦＥＴ（Ｑ１）に逆電圧を印加するためのＭＯＳＦＥＴ（Ｑ２）を直列に接続し、ＭＯＳＦＥＴ（Ｑ１）に電流を通流するリアクトル１２により構成されている。
【００３４】
図３の（ｂ）において、逆回復時間測定時のＭＯＳＦＥＴ（Ｑ１）に印加するＧａｔｅ信号１とＭＯＳＦＥＴ（Ｑ２）に印加するＧａｔｅ信号２の信号発生タイミングと、供試品であるＭＯＳＦＥＴ（Ｑ１）のソースからドレインに流れる逆方向電流Ｉｓｄの波形を示している。
【００３５】
逆回復時間の測定にあたり、まずＧａｔｅ信号２の電圧を立ち上げてＭＯＳＦＥＴ（Ｑ２）をオン状態にしてリアクトル１２を通して直流電源３１を短絡する（図３の（ｂ）には図示していない）。
所定の逆方向電流までリアクトル１２の電流が上昇したらＭＯＳＦＥＴ（Ｑ２）をオフして供試品としてのＭＯＳＦＥＴ（Ｑ１）に還流電流を流す（図３の（ｂ）の初めの状態）。
その後、図３の（ｂ）に示すように、Ｇａｔｅ信号１の電圧を立ち下げる信号をＭＯＳＦＥＴ（Ｑ１）に、Ｇａｔｅ信号２の電圧を立ち上げる信号をＭＯＳＦＥＴ（Ｑ２）に、それぞれ加えて、ＭＯＳＦＥＴ（Ｑ１）をオフし、ＭＯＳＦＥＴ（Ｑ２）をオンする。
ＭＯＳＦＥＴ（Ｑ２）がオンすることによって、ＭＯＳＦＥＴ（Ｑ２）のドレイン電極とＭＯＳＦＥＴ（Ｑ１）のソース電極は低電位となり、ＭＯＳＦＥＴ（Ｑ１）のソース・ドレイン間の電圧は逆方向電圧から順方向電圧に切替わる。
このときにＭＯＳＦＥＴ（Ｑ１）に流れる逆方向電流Ｉｓｄは、図３の（ｂ）に示す波形となり、逆方向電流Ｉｓｄが負の方向、即ちドレインからソースに流れる順方向電流が流れている期間が逆回復時間ｔｄ１である。
【００３６】
《Ｑ１のゲート信号オフ状態保持時の逆回復時間の測定方法》
図４は、本発明の第１実施形態に係るＭＯＳＦＥＴのゲート信号オフ状態保持時の逆回復時間を測定する測定回路を示す図であり、（ａ）は供試品のＭＯＳＦＥＴ（Ｑ１）のゲート信号オフ状態保持時の逆回復時間を測定する回路を示し、（ｂ）は逆回復時間測定時のＧａｔｅ信号１とＧａｔｅ信号２と逆方向電流の波形を示している。
図４の（ａ）において、測定回路は、前記の図３（ａ）に示す回路に比べて、供試品のＭＯＳＦＥＴ（Ｑ１）のゲート−ソース間を低抵抗で短絡していること、および図３（ｂ）の逆回復時間の測定に際して、供試品にゲート信号をオフ状態に保持することを除いて、図３の（ａ）と同様である。なお、ゲート−ソース間に低抵抗を備えたのは、測定の際のノイズの影響を低減するためである。
【００３７】
図４の（ａ）、（ｂ）において、所定の逆方向電流までリアクトル１２の電流が上昇したらＭＯＳＦＥＴ（Ｑ２）をオフして供試品のＭＯＳＦＥＴ（Ｑ１）のｐｎ接合に還流電流を流す。
その後、図４（ｂ）に示すように、Ｇａｔｅ信号２の電圧を立ち下げるが、Ｇａｔｅ信号１の電圧を立ち上げない。
このときＭＯＳＦＥＴ（Ｑ２）はオンするが、ＭＯＳＦＥＴ（Ｑ１）はオフ状態のままである。
このときに供試品のＭＯＳＦＥＴ（Ｑ１）に流れる逆方向電流Ｉｓｄは図に示す波形となり、逆方向電流Ｉｓｄが負の方向、即ちドレインからソースに流れる順方向電流が流れている期間が逆回復時間ｔｄ２である。
【００３８】
以上、図３における逆回復時間ｔｄ１と、図４における逆回復時間ｔｄ２とを比較すれば、ｔｄ１＞ｔｄ２であることが分かる。
この逆回復時間ｔｄ１と逆回復時間ｔｄ２との差は、図３の（ｂ）においては、Ｇａｔｅ信号２がＬレベルからＨレベルに変わる直前まで、Ｇａｔｅ信号１がＨレベルであったこと、すなわちＭＯＳＦＥＴ（Ｑ１）が直前までオンしていたことである。
これに対して、図４の（ｂ）においては、Ｇａｔｅ信号２がＬレベル（低電位）からＨレベル（高電位）に変わる前後において、Ｇａｔｅ信号１がＬレベルを保っていたことである。
【００３９】
＜本実施形態を構成するＭＯＳＦＥＴの逆回復時間＞
本（第１）実施形態の直流電源装置１００は、ＭＯＳＦＥＴに逆方向電流が流れるときにゲートに電圧を印加しない場合のｐｎ接合層に発生する電圧降下よりもゲートに電圧を印加して電流を流したときのオン抵抗による電圧降下が低いことを利用するものである。
そのため、交流電源１１０の半周期の期間に複数回、２つのＭＯＳＦＥＴ（Ｑ１，Ｑ２）のうち一方が逆方向電流を通電しているときに、他方のＭＯＳＦＥＴ（Ｑ１，Ｑ２）がオンするときには逆回復電流の発生は回避できない。
そこで、本実施形態では、ＭＯＳＦＥＴのオン信号をオフ信号の切替えと同時にＭＯＳＦＥＴに印加される電圧が逆方向電圧から順方向電圧に切替えたときに生じる逆回復時間に比べてＭＯＳＦＥＴをオフしているときの逆回復時間が短い特性を有するＭＯＳＦＥＴを備える。
【００４０】
この特性を有するＭＯＳＦＥＴを用いることによって、通電していない側のＭＯＳＦＥＴがオンする所定時間前に、逆方向電流が流れている側のＭＯＳＦＥＴのゲート信号をオフすれば、スイッチング動作を行うときには、逆方向電流が通電している側のＭＯＳＦＥＴの半導体の前記に述べた逆回復時間の短いｐｎ接合部を流れるようになり、短絡電流が流れる時間を短くすることができる。
この構成と方法により、直流電源装置１００の回路損失を低減できる。また、交流電源１１０の半周期内に連続的に流れるリアクトル１２の電流を、前記の２つのＭＯＳＦＥＴのどちらか一方に通電するようにオン／オフする動作を複数回繰返すことができる。
【００４１】
＜直流電源装置の動作＞
第１実施形態の直流電源装置１００（図１）の動作を、図５を参照して説明する。
図５は、図１に示す直流電源装置の電圧、電流波形と制御信号を示す図である。
図５において、紙面の上段から順に、交流電源１１０（図１）の「交流電源波形」、リアクトル１２（図１）の「リアクトル電流波形」、および制御回路１６（図１）の各種の信号と制御信号である「電源同期信号」、「昇圧信号」、「遅延信号」、「前倒信号」、「Ｇａｔｅ信号１」、「Ｇａｔｅ信号２」を表記している。また、横軸は時間（時間の推移）である。
図５における交流電源波形５１１は、１周期分が記載されている。交流電源波形５１１が正の期間の半周期において、ＭＯＳＦＥＴ（Ｑ１，Ｑ２）を駆動するＧａｔｅ信号１、Ｇａｔｅ信号２をオン／オフする動作を３回（複数回）行っている。
このＭＯＳＦＥＴ（Ｑ１，Ｑ２）のオン／オフ動作により、リアクトル１２（図１）のリアクトル電流波形５１３Ａ（５１３Ｂ）は、鋸波状になっている。
【００４２】
《交流電源波形が正の期間》
交流電源波形が正の期間の半周期の各信号の生成について説明する。
図５において、電源同期信号Ａは、交流電源の電圧を検出する交流電源電圧検出回路１１の出力から得られた交流電源の位相情報から生成される。
昇圧信号Ｂ１，Ｂ２，Ｂ３（Ｂ４，Ｂ５，Ｂ６）は、直流出力電圧を検出する直流出力電圧検出回路１５と平滑コンデンサ１３に充電電流を検出する電流検出回路１４の情報から生成される。
昇圧信号Ｂ１，Ｂ２，Ｂ３によって、交流電源１１０を、リアクトル１２を通して短絡する側のＭＯＳＦＥＴ（Ｑ２）を駆動するＧａｔｅ信号２（Ｃ１，Ｃ２，Ｃ３）をＨレベルとして生成する。
【００４３】
また、遅延信号Ｇ１，Ｇ２，Ｇ３は、昇圧信号Ｂ１，Ｂ２，Ｂ３がそれぞれオフしてから所定の遅延時間を経過するように生成される。
また、前倒信号Ｅ２，Ｅ３は、昇圧信号Ｂ２，Ｂ３がそれぞれオンする所定の時間前に生成される。
平滑コンデンサ１３（図１）に電流を供給する側のＭＯＳＦＥＴ（Ｑ１）を駆動するＧａｔｅ信号１（Ｆ１，Ｆ２，Ｆ３）は、Ｇａｔｅ信号２（Ｃ１，Ｃ２，Ｃ３）がＬレベル（Ｌｏｗ電位、低電位）の区間において、遅延信号（Ｇ１，Ｇ２，Ｇ３）と前倒信号Ｅ２，Ｅ３がＨレベルでない区間（すなわちＬレベルの区間）において、Ｈレベルとなるように生成される。
【００４４】
なお、Ｇａｔｅ信号１（Ｆ１，Ｆ２，Ｆ３）を、Ｇａｔｅ信号２（Ｃ１，Ｃ２，Ｃ３）がＬレベルになってから遅延信号Ｇ１，Ｇ２，Ｇ３の所定の遅延時間の分だけ遅らせた後で、Ｈレベルとするのは、Ｇａｔｅ信号２（Ｃ１，Ｃ２，Ｃ３）がＨレベルであったことの影響（逆回復時間がｔｄ１）を避けるためである。
また、Ｇａｔｅ信号２（Ｃ２，Ｃ３）を、Ｇａｔｅ信号１（Ｆ１，Ｆ２）がＬレベルになってから前倒信号Ｅ２，Ｅ３の所定の時間の分だけ遅らせた後で、Ｈレベルとするのは、Ｇａｔｅ信号１（Ｆ１，Ｆ２）がＨレベルであったことの影響（逆回復時間がｔｄ１）を避けるためである。
このように、Ｇａｔｅ信号１（Ｆ１，Ｆ２，Ｆ３）とＧａｔｅ信号２（Ｃ１，Ｃ２，Ｃ３）との間で互いにＨレベルとなる間に所定の時間を設けることにより、逆回復時間をｔｄ２として、逆回復時間を短くすることができる（ｔｄ２＜ｔｄ１）。
なお、遅延信号（Ｇ１，Ｇ２，Ｇ３）と前倒信号（Ｅ２，Ｅ３）の時間幅は略等しい。
【００４５】
また、交流電源波形が正の期間においては、ＭＯＳＦＥＴ（Ｑ２）がリアクトル１２とダイオードＤ２とを通して交流電源１１０を短絡する側のＭＯＳＦＥＴに相当する。また、ＭＯＳＦＥＴ（Ｑ１）が平滑コンデンサ１３に通流する側のＭＯＳＦＥＴに相当する。
【００４６】
《交流電源波形が負の期間》
交流電源波形が負の期間の半周期の各信号の生成について、図５を参照して説明する。なお、正の期間の半周期と重複する説明は適宜、省略する。
図５に示す交流電源波形が負の期間の半周期において、電源同期信号ＡはＬレベルである。この区間においては、昇圧信号Ｂ４，Ｂ５，Ｂ６によって、ＭＯＳＦＥＴ（Ｑ１）を駆動するＧａｔｅ信号１（Ｆ４，Ｆ５，Ｆ６）をＨレベルとして生成する。
【００４７】
また、遅延信号Ｇ４，Ｇ５，Ｇ６は、昇圧信号Ｂ４，Ｂ５，Ｂ６がそれぞれオフしてから所定の遅延時間を経過するように生成される。
また、前倒信号Ｅ５，Ｅ６は、昇圧信号Ｂ５，Ｂ６がそれぞれオンする所定の時間前に生成される。
ＭＯＳＦＥＴ（Ｑ２）を駆動するＧａｔｅ信号２（Ｃ４，Ｃ５，Ｃ６）は、Ｇａｔｅ信号１（Ｆ４，Ｆ５，Ｆ６）がＬレベルの区間において、遅延信号（Ｇ４，Ｇ５，Ｇ６）と前倒信号Ｅ５，Ｅ６がＨレベルでない区間（すなわちＬレベルの区間）において、Ｈレベルとなるように生成される。
【００４８】
なお、Ｇａｔｅ信号２（Ｃ４，Ｃ５，Ｃ６）を、Ｇａｔｅ信号１（Ｆ４，Ｆ５，Ｆ６）がＬレベルになってから遅延信号Ｇ４，Ｇ５，Ｇ６の所定の遅延時間の分だけ遅らせた後で、Ｈレベルとするのは、Ｇａｔｅ信号１（（Ｆ４，Ｆ５，Ｆ６）がＨレベルであったことの影響（逆回復時間がｔｄ１）を避けるためである。
また、Ｇａｔｅ信号１（Ｆ５，Ｆ６）を、Ｇａｔｅ信号２（Ｃ４，Ｃ５）がＬレベルになってから前倒信号Ｅ５，Ｅ６の所定の時間の分だけ遅らせた後で、Ｈレベルとするのは、Ｇａｔｅ信号２（Ｃ４，Ｃ５）がＨレベルであったことの影響（逆回復時間がｔｄ１）を避けるためである。
このように、Ｇａｔｅ信号１（Ｆ４，Ｆ５，Ｆ６）とＧａｔｅ信号２（Ｃ４，Ｃ５，Ｃ６）との間で互いにＨレベルとなる間に所定の時間を設けることにより、逆回復時間をｔｄ２として、逆回復時間を短くすることができる（ｔｄ２＜ｔｄ１）。
なお、遅延信号（Ｇ４，Ｇ５，Ｇ６）と前倒信号（Ｅ５，Ｅ６）の時間幅は略等しい。
【００４９】
また、交流電源波形が負の期間においては、ＭＯＳＦＥＴ（Ｑ１）がリアクトル１２とダイオードしＤ１とを通して交流電源１１０を短絡する側のＭＯＳＦＥＴに相当する。また、ＭＯＳＦＥＴ（Ｑ２）が平滑コンデンサ１３に通流する側のＭＯＳＦＥＴに相当する。
【００５０】
《ダイオードＤ１，Ｄ２の逆回復時間》
ダイオードＤ１，Ｄ２においても逆回復時間は存在するが、第１、第２のＭＯＳＦＥＴの逆回復時間ｔｄ１（図３）、ｔｄ２（図４）よりも長くとも直流電源装置１００（図１）の動作に支障はなく、効率も低減しない。そのため、ダイオードＤ１，Ｄ２は、比較的に安価なダイオードを用いることができる。
【００５１】
《昇圧動作と力率改善動作の波形、タイミング作成方法》
また、前倒信号によるＧａｔｅ信号をオフするタイミングの作成方法は、昇圧信号をオンするタイミングをディジタル演算によって行う方式の場合において、ディジタル演算によって前倒信号に相当する時間を減算すれば昇圧信号より早い時刻で変化するＧａｔｅ信号を作成できる。
また、昇圧信号をオンするタイミングを変調波と被変調波を比較して行うアナログ方式の場合において、いずれかの変調信号に所定のオフセット量を加算または減算すればよい。
【００５２】
また、図５では動作を判りやすく説明するため、交流電源の半周期の期間内に３回オン／オフのスイッチング動作を行った場合の波形を示している。
この３回オン／オフのスイッチング動作（３ショット）を行った場合の波形がリアクトル電流波形５１３Ａ、５１３Ｂであるが、この場合、リアクトル１２における電圧と電流における力率は８５％程度である。
なお、スイッチング回数は、３回に限定されたものではない。
３回より多い複数回繰返した場合や、スイッチング周波数を、可聴周波数を超える例えば１５ｋＨｚ以上の周波数でスイッチングを行った場合にも本構成で実現できる。
スイッチングの回数（ショット数）を増やすことにより、リアクトル１２に流れる交流電源の電流は正弦波により近づけることができるので、高調波電流を抑制することができて、力率を改善できる効果がある。なお、スイッチングの回数（ショット数）が４回の場合においては、力率は９５％程度に達する。
また、スイッチングを１５ｋＨｚ以上の周波数で行えば、力率は１００％に近づき、リアクトル電流波形５１３Ａ，５１３Ｂは限りなく正弦波形に近づくとともに、直流電源装置１００（図１）が、このスイッチング動作によって発生するノイズは、可聴周波数を超える１５ｋＨｚ以上となるので、人間には感知できない領域のノイズとなる。
【００５３】
さらに、逆方向電流が通電している側のＭＯＳＦＥＴ（Ｑ１，Ｑ２）のゲート信号を印加した場合でも、また印加しない場合でも、逆方向電流は連続してＭＯＳＦＥＴ（Ｑ１，Ｑ２）に流れるので、交流電源をリアクトル１２で短絡する側のＭＯＳＦＥＴ（Ｑ１，Ｑ２）を駆動する昇圧信号のパルス幅は保持される。
そのため、リアクトル１２に流れる電流の波形は、前記の動作によっては歪まないので、逆方向電流側のスイッチング動作の影響をうけることは無く、これによる交流電源の電流歪みは発生しない。
前記に述べた制御を制御回路１６に備えれば、２つのＭＯＳＦＥＴ（Ｑ１，Ｑ２）のうち、リアクトル１２と、ダイオードＤ１またはダイオードＤ２とを通して交流電源１１０を短絡する側のＭＯＳＦＥＴ（Ｑ１，Ｑ２）がオフしてから所定時間経過後に直流出力電源の平滑コンデンサ１３に流れる側のＭＯＳＦＥＴ（Ｑ１，Ｑ２）をオンし、リアクトル１２がダイオードＤ１またはダイオードＤ２を通して交流電源を短絡する側のＭＯＳＦＥＴ（Ｑ１，Ｑ２）をオンする所定時間前に平滑コンデンサ１３に流れる側のＭＯＳＦＥＴ（Ｑ１，Ｑ２）を、オフする動作を交流電源１１０の半周期の期間内に複数回繰返すことができる。
【００５４】
＜スイッチング動作時の電流の通流経路＞
次に。第１実施形態で用いるＭＯＳＦＥＴがオン／オフ動作を行うスイッチング動作時の電流経路について説明する。
【００５５】
図６は、本発明の第一実施形態に係る動作モード毎の電流通電経路を示す図であり、（ａ）は交流電源１１０の電圧がリアクトル１２に接続する側の方が高い場合の電流経路を示し、（ｂ）はＭＯＳＦＥＴ（Ｑ１，Ｑ２）が共にオフのときの電流経路を示し、（ｃ）はＭＯＳＦＥＴ（Ｑ１）をオンからオフにしたときの電流経路を示し、（ｄ）はＭＯＳＦＥＴ（Ｑ１）をオフにした状態でＭＯＳＦＥＴ（Ｑ２）をオンしたときの電流経路を示している。
【００５６】
図６の（ａ）において、交流電源１１０の電圧がリアクトル１２に接続する側の方が、電位が高いとき、ＭＯＳＦＥＴ（Ｑ２）がオンして、ダイオードＤ２を流れる経路で電源短絡電流が流れる。
なお、換言すれば、ＭＯＳＦＥＴ（Ｑ２）がリアクトル１２とダイオードＤ２とを通して交流電源１１０を短絡する。このときＭＯＳＦＥＴ（Ｑ１）が平滑コンデンサ１３に電流を通流する側のＭＯＳＦＥＴとなる。
【００５７】
また、図６の（ｂ）において、ＭＯＳＦＥＴ（Ｑ２）がオフしたときには、ＭＯＳＦＥＴ（Ｑ１）はオフ状態にあるので、リアクトル１２に流れる電流は、ＭＯＳＦＥＴ（Ｑ１）の半導体素子内部のｐｎ接合を通して平滑コンデンサ１３に充電電流を供給する。
【００５８】
また、図６の（ｃ）において、（ｂ）から遅延時間に相当する所定時間経過後、ＭＯＳＦＥＴ（Ｑ１）にＧａｔｅ信号を与えて内部の半導体のチャネルを通してＭＯＳＦＥＴ（Ｑ１）に逆電流を通流させて素子の損失を低減する。そして、ＭＯＳＦＥＴ（Ｑ２）がオンする前に前倒信号に相当する所定時間前にＭＯＳＦＥＴ（Ｑ１）のＧａｔｅ信号をオフしてＭＯＳＦＥＴ（Ｑ１）内部の半導体のチャネルを閉じてｐｎ接合部に逆電流を通流させる。
【００５９】
また、図６の（ｄ）において、交流電源１１０を、リアクトル１２を介して再度短絡する場合に、ＭＯＳＦＥＴ（Ｑ１）をオフにした状態でＭＯＳＦＥＴ（Ｑ２）をオンする動作を行う。
【００６０】
以降において、図６の（ａ）、（ｂ）、（ｃ）、（ｄ）に示す動作を交流電源の半周期に渡り複数回繰り返し行う。
なお、別の半周期、すなわち交流電源１１０の電圧がリアクトル１２に接続する側の方が、電位が低いときには、ＭＯＳＦＥＴ（Ｑ１）がリアクトル１２とダイオードＤ１とを通して交流電源１１０を短絡することになる。このときＭＯＳＦＥＴ（Ｑ２）が平滑コンデンサ１３に電流を通流する側のＭＯＳＦＥＴとなる。
【００６１】
本（第１）実施形態では、ＭＯＳＦＥＴのオン信号をオフ信号の切替えと同時にＭＯＳＦＥＴに印加される電圧が逆方向電圧から順方向電圧に切替えたときに生じる逆回復時間に比べて、ＭＯＳＦＥＴをオフしているときの逆回復時間が短い特性を有するＭＯＳＦＥＴを備えている。そのため、図６の（ｄ）に示す電源のリアクトル１２を通して短絡する際に流れる直流電源の短絡電流が流れる時間を短くできる効果があり、これに伴って、短絡電流のピーク電流値を抑制する効果もある。
また、交流電源の半周期の間、ダイオードＤ１またはＤ２は通電状態にありスイッチングによる急激な電圧の変化は発生しない。したがって、逆回復時間はＭＯＳＦＥＴより遅い一般的な整流ダイオードでよい。
また、本実施形態では、ダイオードの逆回復時間が、ＭＯＳＦＥＴをオフしたときの逆回復時間より長いことを特徴とするダイオードを備えている。このため、より安価な直流電源装置１００（図１）を提供できる効果がある。
【００６２】
≪第２実施形態≫
本発明の第２実施形態の直流電源装置を、図を参照して説明する。
図７は、本発明の第２実施形態に係る直流電源装置１００Ｂの構成例を示す図であり、（ａ）は直流電源装置の構成と、交流電源と負荷との接続関係を示し、（ｂ）はＭＯＳＦＥＴ（Ｑ１，Ｑ２，Ｑ３，Ｑ４）の制御信号と関連する各信号を示している。
【００６３】
図７の（ａ）において、図１の（ａ）と異なるのは、ＭＯＳＦＥＴ（Ｑ３：第３のＭＯＳＦＥＴ）ＭＯＳＦＥＴ（Ｑ４：第４のＭＯＳＦＥＴ）を図１の（ａ）のダイオードＤ１、ダイオードＤ２の代わりにそれぞれ置き換えたことである。
また、ＭＯＳＦＥＴ（Ｑ３，Ｑ４）は、制御回路１６によって制御される。
図７の（ａ）の他の構成は、図１の（ａ）の構成と同じであるので重複する説明は省略する。
また、図７の（ｂ）において、図５と異なるのは、Ｇａｔｅ信号３とＧａｔｅ信号４が示されていることである。また、図５のリアクトル電流波形５１３Ａ、５１３Ｂ、５１２は、図７の（ｂ）においては記載を省略している。
図７の（ｂ）の他の記載は、図５の記載と同じであるので重複する説明は省略する。
【００６４】
図７の（ａ）においては、ＭＯＳＦＥＴ（Ｑ１，Ｑ２，Ｑ３，Ｑ４）によって、同期整流回路が構成されている。ＭＯＳＦＥＴ（Ｑ３）のゲートの制御信号は、図７の（ｂ）におけるＧａｔｅ信号３に示すように、交流電源波形５１１が正の期間の半周期においてはＬレベルであり、交流電源波形５１１が負の期間の半周期においてはＨレベルである。
また、ＭＯＳＦＥＴ（Ｑ４）のゲートの制御信号は、図７の（ｂ）におけるＧａｔｅ信号４に示すように、交流電源波形５１１が正の期間の半周期においてはＨレベルであり、交流電源波形５１１が負の期間の半周期においてはＬレベルである。
また、ＭＯＳＦＥＴ（Ｑ１）とＭＯＳＦＥＴ（Ｑ２）は、図７の（ｂ）に示すように、それぞれＧａｔｅ信号１、Ｇａｔｅ信号２によって、図５と同様に制御される。
【００６５】
以上の構成によって、前記したように、ＭＯＳＦＥＴ（Ｑ１，Ｑ２，Ｑ３，Ｑ４）によって、ＭＯＳＦＥＴによる同期整流回路が構成されている。
図７の（ａ）における、Ｇａｔｅ信号３、Ｇａｔｅ信号４によって、それぞれ制御されるＭＯＳＦＥＴ（Ｑ３）とＭＯＳＦＥＴ（Ｑ４）は、図１の（ａ）のダイオードＤ１とダイオードＤ２にそれぞれ相当する。ＭＯＳＦＥＴ（Ｑ３，Ｑ４）は、ダイオードＤ１，Ｄ２が有している順方向電圧降下に相当するものがなく、また抵抗値も低くすることができるので、整流回路として回路効率が高いという効果がある。
また、ＭＯＳＦＥＴ（Ｑ３，Ｑ４）は、ＭＯＳＦＥＴ（Ｑ１，Ｑ２）のような昇圧のためのスイッチング動作をしないので、寄生ダイオードによる逆回復時間が長いことによる影響は少ない。そのため、ＭＯＳＦＥＴ（Ｑ３，Ｑ４）は、ＭＯＳＦＥＴ（Ｑ１，Ｑ２）よりも低コストのＭＯＳＦＥＴを使用することができる。
【００６６】
≪第３実施形態≫
本発明の第３実施形態の空気調和機について説明する。第３実施形態は、第１実施形態の直流電源装置を搭載した空気調和機である。
【００６７】
＜直流電源装置を搭載した空気調和機＞
図８は、本発明の第３実施形態に係る空気調和機３００の構成例を示す図である。
図８において、空気調和機３００は、第１実施形態の直流電源装置１００（図１）に、インバータ回路８１、圧縮機８２、熱交換器８３，８５と減圧器８４とを備えたものである。
インバータ回路８１は、直流電源装置１００（図１）の平滑コンデンサ１３の出力部に接続され、直流電圧（電力）から３相交流電圧（電力）を生成している。
電動機（不図示）を備えた圧縮機８２は、インバータ回路８１の出力した３相交流電圧（電力）で動作する。
また、圧縮機８２と熱交換器８３と減圧器８４と熱交換器８５とによって、冷凍サイクルを構成する。
【００６８】
空気調和機３００は、部屋を冷房または暖房する機能を有し、設定温度と部屋の温度に差がある場合には直流電源装置１００（図１）から供給する電力は大きい。
したがって、電源ブレーカ容量の限界まで電力を必要とするモードがあり、その際、交流側の力率が高い方が最大電力を取り出すことができる。
また、直流電源装置１００は、直流出力電圧が高い方が電流を少なくすることができるので、圧縮機をより高速で回転することが可能であり、空気調和機３００の最大冷凍能力を引き出せる。
本（第３）実施形態では、高力率で高出力電圧を高効率で直流電源装置１００を実現できるので、この直流電源装置１００を搭載した空気調和機３００は、最大冷凍能力を引き出せる効果があり、消費電力の少ない空気調和機を実現できる効果がある。
【符号の説明】
【００６９】
１１    交流電源電圧検出回路
１２    リアクトル
１３    平滑コンデンサ
１４    電流検出回路
１５    直流出力電圧検出回路
１６    制御回路
１００，１００Ｂ    直流電源装置
１１０    交流電源
１２０    負荷
２２    ｎ型半導体層
２３，２５    ｐ型半導体層
２４，２６    ｎ＋型半導体層
２７    ｐ＋型半導体層
２８    絶縁膜（絶縁層）
２００，Ｑ１，Ｑ２，Ｑ３，Ｑ４    ＭＯＳＦＥＴ
２１Ｓ，２１Ｇ    金属電極
２１１    ソース電極
２１２    ゲート電極
２１３    ドレイン電極
３１    直流電源
３００    空気調和機
８１    インバータ回路
８２    圧縮機
８３，８５    熱交換器
８４    減圧器
Ｄ１，Ｄ２，Ｄｐ    ダイオード
【図１】
0006605887.tif 000002
【図２】
0006605887.tif 000003
【図３】
0006605887.tif 000004
【図４】
0006605887.tif 000005
【図５】
0006605887.tif 000006
【図６】
0006605887.tif 000007
【図７】
0006605887.tif 000008
【図８】
0006605887.tif 000009