(57)【特許請求の範囲】
【請求項１】
複数のフィンガ電極が並列配置された櫛歯状電極を有するトランジスタと、
導電性および放熱性を有し、薄膜誘電体を介して前記櫛歯状電極および前記櫛歯状電極間を覆うピラー部材と、
を備え、
前記櫛歯状電極は、複数のゲートフィンガ、複数のソースフィンガおよび複数のドレインフィンガであり、
前記ピラー部材は、前記ソースフィンガと電気的に接続され、前記薄膜誘電体を介して前記ゲートフィンガおよび前記ドレインフィンガとは電気的に絶縁されており、
前記薄膜誘電体は、前記櫛歯状電極および前記櫛歯状電極間を覆う部分のうち、前記ドレインフィンガおよび前記ドレインフィンガに隣接する領域を覆う部分のみが、他の部分よりも厚くなっていること
を特徴とする高周波増幅器。
【請求項２】
前記ソースフィンガの上部から前記ゲートフィンガの上部へ延びるソースフィールドプレートを備えたこと
を特徴とする請求項１記載の高周波増幅器。
【請求項３】
前記薄膜誘電体と前記ピラー部材との間に設けられ、前記ソースフィンガと前記ピラー部材とを電気的に接続する再配線層と、
前記再配線層に形成されて、少なくとも前記ゲートフィンガと前記ドレインフィンガとの間に配置されたソースフィールドプレートと、
を備えたことを特徴とする請求項１記載の高周波増幅器。
【請求項４】
請求項１から請求項３のいずれか１項記載の高周波増幅器と、
前記トランジスタに設けられたヒートシンクと、
前記櫛歯状電極と電気的に接続される機能回路を有した母基板と、
を備えたことを特徴とする高周波増幅器モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波増幅器および高周波増幅器モジュールに関する。
【背景技術】
【０００２】
高周波増幅器モジュールは、高周波信号を増幅する高周波増幅器とモジュール母基板に形成された機能回路を備えるモジュールである。高周波増幅器は、例えば、電界効果トランジスタ（以下、ＦＥＴと記載する）を備える。【０００３】
また、高周波増幅器の実装構造には、例えば、ＦＥＴチップをフェイスダウンにして、金属ピラーを介して機能回路と接続するフリップチップ実装がある。例えば、特許文献１には、ＦＥＴを、フリップチップ実装したパッケージが記載されている。このパッケージにおいて、ＦＥＴのドレインパッド、ゲートパッドおよびソースパッドは、金属ピラーである金属ベースを介して機能回路と接続される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開昭５８−０６８９５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
高周波増幅器が備えるＦＥＴチップにおいては、主にソース電極とドレイン電極との間のチャネルで熱が発生する。高周波増幅器の放熱性が低い場合、ＦＥＴチップからの発熱に起因して、高周波増幅器が破壊するか、高周波増幅器の利得または出力電力が下がるといった特性劣化が生じる。特許文献１に記載されたＦＥＴパッケージでは、ＦＥＴの電極間に空気が介在する。また、従来の高周波増幅器では、ＦＥＴの電極間にアンダーフィルと呼ばれる誘電体を設けることがある。アンダーフィルは、ＦＥＴの電極と機能回路との接続の物理的強度を高めるために設けられ、一般的に数十マイクロメートル以上の厚みがある。ＦＥＴの電極間に設けられた空気およびアンダーフィルは、金属に比べて熱伝導性が著しく低いため、従来の高周波増幅器では、トランジスタで発生した熱の母基板側への放熱性が低いという課題があった。【０００６】
本発明は上記課題を解決するものであり、トランジスタの電極間に空気が介在するか、アンダーフィルを設けた構造に比べて、トランジスタで発生した熱の母基板側への放熱性を向上させることができる高周波増幅器および高周波増幅器モジュールを得ることを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る高周波増幅器は、複数のフィンガ電極が並列配置された櫛歯状電極を有するトランジスタと、導電性および放熱性を有し、薄膜誘電体を介して櫛歯状電極および前記櫛歯状電極間を覆うピラー部材とを備える。櫛歯状電極は、複数のゲートフィンガ、複数のソースフィンガおよび複数のドレインフィンガである。ピラー部材は、ソースフィンガと電気的に接続され、薄膜誘電体を介してゲートフィンガおよびドレインフィンガとは電気的に絶縁されている。薄膜誘電体は、櫛歯状電極および櫛歯状電極間を覆う部分のうち、ドレインフィンガおよびドレインフィンガに隣接する部分を覆う部分のみが、他の部分よりも厚くなっている。
【発明の効果】
【０００８】
本発明によれば、導電性および放熱性を有したピラー部材を、薄膜誘電体を介してトランジスタの櫛歯状電極を覆うように設けたので、トランジスタで発生した熱の母基板側への放熱性を向上させることができる。
【図面の簡単な説明】
【０００９】
【図１】実施の形態１に係る高周波増幅器モジュールが備えるＦＥＴチップの接続部を示す概念図である。
【図２】実施の形態１に係る高周波増幅器の構成を示す平面図である。
【図３】実施の形態１に係る高周波増幅器モジュールを、図２のＡ−Ａ線で切った断面を示す断面矢示図である。
【図４】実施の形態２に係る高周波増幅器モジュールを示す断面矢示図である。
【図５】実施の形態２に係る高周波増幅器モジュールの変形例を示す断面矢示図である。
【図６】実施の形態３に係る高周波増幅器モジュールを示す断面矢示図である。
【発明を実施するための形態】
【００１０】
実施の形態１．
図１は、実施の形態１に係る高周波増幅器モジュールが備えるＦＥＴチップ１の接続部を示す概念図であり、ＦＥＴチップ１と母基板４との接続部を示している。実施の形態１に係る高周波増幅器モジュールは、ＦＥＴチップ１、ヒートシンク２、金属ピラー３ａ，３ｂ，３ｃ，３ｄおよび母基板４を備える。また、実施の形態１に係る高周波増幅器は、ＦＥＴチップ１および金属ピラー３ａ，３ｂ，３ｃを備える。
【００１１】
ＦＥＴチップ１は、入力された高周波信号を増幅させて出力するトランジスタであり、例えば、ＳｉＣ基板上に形成されたＧａＮトランジスタである。ＦＥＴチップ１の裏面には、ヒートシンク２が設けられる。ヒートシンク２は、ＦＥＴチップ１に生じた熱を伝達して放散させる部材である。
【００１２】
ＦＥＴチップ１の表面には、ゲートパッド５、ソースパッド６およびドレインパッド７が形成されている。ゲートパッド５は、金属ピラー３ａと接続されており、金属ピラー３ａを介して、母基板４に設けられた入力側回路８に接続されている。ソースパッド６は、金属ピラー３ｂと接続されており、金属ピラー３ｂを介して、母基板４に設けられたグラウンドパッド９ａに接続されている。ドレインパッド７は、金属ピラー３ｃと接続されており、金属ピラー３ｃを介して、母基板４に設けられた出力側回路１０に接続されている。
【００１３】
また、ヒートシンク２は、ＦＥＴチップ１に形成されたビアホール１１を介して、ソースパッド６と接続されている。ヒートシンク２は、金属ピラー３ｄを介して、母基板４に設けられたグラウンドパッド９ｂに接続されている。
【００１４】
グラウンドパッド９ａは、母基板４に形成されたビアホール１２ａを介して、高周波増幅器モジュールのグラウンド１３に接続され、グラウンドパッド９ｂは、母基板４に形成されたビアホール１２ｂを介してグラウンド１３に接続されている。これにより、ヒートシンク２は、グラウンド電位に保持される。なお、ヒートシンク２のグラウンドを強化するため、複数の金属ピラー３ｄと複数のグラウンドパッド９ａを設けて、ヒートシンク２をグラウンド１３に接続してもよい。
【００１５】
入力側回路８は、高周波増幅器モジュールの入力側端子８ａに接続されており、出力側回路１０は、高周波増幅器モジュールの出力側端子１０ａに接続される。入力側端子８ａには、高周波信号が入力され、出力側端子１０ａからは、高周波増幅器によって増幅された高周波信号が出力される。入力側回路８および出力側回路１０には、高周波増幅器の動作に必要な各種の機能回路が含まれる。機能回路には、例えば、整合回路およびバイアス回路が挙げられる。
【００１６】
図２は、実施の形態１に係る高周波増幅器の構成を示す平面図である。図２において、ＦＥＴチップ１の電極構成が視認できるように、金属ピラー３ｂを透明に記載している。ＦＥＴチップ１の表面には、図２に示すように、ゲートパッド５、ソースパッド６およびドレインパッド７と、ゲートフィンガ５−１〜５−１０、ソースフィンガ６−１〜６−４およびドレインフィンガ７−１〜７−５といった複数のフィンガ電極が形成されている。
【００１７】
ゲートフィンガ５−１〜５−１０の各々は細帯状のゲート電極であり、ゲートフィンガ５−１〜５−１０は、並列配置されて、各ゲートフィンガの一方の端部が１つのゲートパッド５に接続されて櫛歯状電極を構成する。ソースフィンガ６−１〜６−４の各々は帯状のソース電極であり、ソースフィンガ６−１〜６−４は、並列配置されて、各ソースフィンガの一方の端部が引き出し線６ａに接続されて櫛歯状電極を構成する。引き出し線６ａの両端には、ソースパッド６がそれぞれ繋がっている。ドレインフィンガ７−１〜７−５の各々は帯状のドレイン電極であり、ドレインフィンガ７−１〜７−５は、並列配置されて、各ドレインフィンガの一方の端部が１つのドレインパッド７に接続されて櫛歯状電極を構成する。
【００１８】
ゲートフィンガ５−２を挟んでソースフィンガ６−１とドレインフィンガ７−１が配置され、ゲートフィンガ５−３を挟んでソースフィンガ６−１とドレインフィンガ７−２が配置され、ゲートフィンガ５−４を挟んでソースフィンガ６−２とドレインフィンガ７−２が配置され、ゲートフィンガ５−５を挟んでソースフィンガ６−２とドレインフィンガ７−３が配置され、ゲートフィンガ５−６を挟んでソースフィンガ６−３とドレインフィンガ７−３が配置され、ゲートフィンガ５−７を挟んでソースフィンガ６−３とドレインフィンガ７−４が配置され、ゲートフィンガ５−８を挟んでソースフィンガ６−４とドレインフィンガ７−４が配置され、ゲートフィンガ５−９を挟んでソースフィンガ６−４とドレインフィンガ７−５が配置されている。
【００１９】
図２において破線で囲って示すように、金属ピラー３ｂは、ゲートフィンガ５−１〜５−１０、ソースパッド６、ソースフィンガ６−１〜６−４およびドレインフィンガ７−１〜７−５を覆うようにＦＥＴチップ１の表面に設けたピラー部材である。金属ピラー３ｂは、導電性および放熱性を有する。ＦＥＴチップ１で生じた熱は、金属ピラー３ｂを通じて母基板４側に伝達されて放散される。
【００２０】
入力側端子８ａに入力された高周波信号は、入力側回路８、金属ピラー３ａおよびゲートパッド５を介して、ゲートフィンガ５−１〜５−１０に入力される。ゲートフィンガ５−１〜５−１０に入力された高周波信号は、ＦＥＴチップ１によって増幅され、ドレインフィンガ７−１〜７−５から、ドレインパッド７、金属ピラー３ｃおよび出力側回路１０を介して、出力側端子１０ａに出力される。なお、図１において、バイアス回路等の記載を省略したが、ＦＥＴチップ１が高周波信号の増幅作用を持つように、ゲートパッド５とドレインパッド７には、適切な直流電圧が印加されている。
【００２１】
図３は、実施の形態１に係る高周波増幅器モジュールを、図２のＡ−Ａ線で切った断面を示す断面矢示図である。図３において、ヒートシンク２の記載を省略している。ゲートフィンガ５−３，５−４、ソースフィンガ６−１，６−２およびドレインフィンガ７−２各々の間には、薄膜誘電体１４が形成されている。薄膜誘電体１４は、絶縁性の誘電体層であり、半導体プロセスによって形成される。薄膜誘電体１４は、通常の半導体プロセスで形成可能な厚みであればよく、例えば、数マイクロメートルの厚さで形成される。金属ピラー３ｂと薄膜誘電体１４との間には、再配線層１５が形成される。再配線層１５は、配線パターン層であり、金属ピラー３ｂと電気的に接続されている。
【００２２】
ゲートフィンガ５−３，５−４およびドレインフィンガ７−２の上部には、図３に示すように、薄膜誘電体１４が形成されている。このため、ゲートフィンガ５−３，５−４とドレインフィンガ７−２は、薄膜誘電体１４を介して再配線層１５および金属ピラー３ｂと電気的に絶縁される。一方、ソースフィンガ６−１，６−２の上部には、薄膜誘電体１４が形成されていないので、ソースフィンガ６−１，６−２は、再配線層１５を介して、金属ピラー３ｂと電気的に接続されている。
【００２３】
ＦＥＴチップ１の主な発熱源は、ゲートフィンガ５−３，５−４の直下のチャネル領域である。一方、金属ピラー３ｂは、ゲートフィンガ５−１〜５−１０、ソースフィンガ６−１〜６−４およびドレインフィンガ７−１〜７−５の上部の略全面を覆うように形成されている。このため、金属ピラー３ｂは、上記チャネル領域近傍に存在し、図２に破線で示した断面積が大きく、熱抵抗が低減された放熱経路となり得ることから、ＦＥＴチップ１で発生した熱の母基板４側への放熱性を向上させることができる。
【００２４】
ソースパッド６からグラウンド１３までの主なソースインダクタンスは、金属ピラー３ｂおよびビアホール１１によるソースインダクタンスである。実施の形態１に係る高周波増幅器において、金属ピラー３ｂは、ゲートフィンガ５−１〜５−１０、ソースフィンガ６−１〜６−４およびドレインフィンガ７−１〜７−５の上部の全面を覆うので、ソースフィンガの直上のみに金属ピラーを設ける構成に比べて断面積が大きく、ソースインダクタンスが低減する。これにより、当該高周波増幅器の利得が向上する。
【００２５】
次に、実施の形態１に係る高周波増幅器の製造プロセスについて説明する。
ＦＥＴチップ１となる基板上に、ゲートフィンガ５−１〜５−１０、ソースフィンガ６−１〜６−４およびドレインフィンガ７−１〜７−５を含むＦＥＴ構造を形成する。
上記ＦＥＴ構造が形成された基板面の全面に薄膜誘電体１４を堆積させた後に、ソースフィンガ６−１〜６−４の上部にある薄膜誘電体１４のみをエッチングすることにより、ソースフィンガ６−１〜６−４の上部を露出させる。この後、ソースフィンガ６−１〜６−４の上部のみを露出させた薄膜誘電体１４の上部全面に再配線層１５を形成し、再配線層１５の上部全面に金属ピラー３ｂを形成する。これらの工程により、図３に示した断面構造を有した高周波増幅器を形成することができる。
【００２６】
なお、これまでの説明では、ＦＥＴチップ１がフリップチップで実装された高周波増幅器モジュールを示したが、高周波増幅器は、ＦＥＴおよび整合回路を含んだモノリシックマイクロ波集積回路（ＭＭＩＣ）であってもよい。また、ＭＭＩＣは、複数のＦＥＴが整合回路を介して多段に接続された増幅器であってもよい。
【００２７】
また、これまでの説明では金属ピラー３ｂを示したが、ゲートフィンガ５−１〜５−１０、ソースフィンガ６−１〜６−４およびドレインフィンガ７−１〜７−５を覆うピラー部材は、金属製の部材でなくてもよい。すなわち、ピラー部材は、導電性および放熱性を有した部材であれば、金属以外の部材であってもよい。
【００２８】
これまでの説明では、ＦＥＴを備える高周波増幅器を示したが、実施の形態１に係る高周波増幅器において、高周波信号の増幅に用いるトランジスタはＦＥＴに限定されない。すなわち、高周波信号を増幅可能なトランジスタであればバイポーラトランジスタであってもよい。
【００２９】
これまでの説明では、図２に示したように、金属ピラー３ｂが、ＦＥＴチップ１における、ゲートフィンガ５−１〜５−１０、ソースフィンガ６−１〜６−４およびドレインフィンガ７−１〜７−５が形成された領域の外形に合った断面形状を有する場合を示した。
ただし、実施の形態１における金属ピラー３ｂは、ゲートフィンガ５−１〜５−１０、ソースフィンガ６−１〜６−４およびドレインフィンガ７−１〜７−５が形成された上記領域の略全面を覆うことが可能な断面形状を有していればよい。例えば、金属ピラー３ｂは、ＦＥＴチップ１において櫛歯状電極が形成された領域の略全面を、当該領域の中央部を中心とした円で覆う円柱状の部材であってもよい。この場合、櫛歯状電極が形成された領域の全面を薄膜誘電体１４で覆い、さらに再配線層１５で覆うことが望ましい。
【００３０】
以上のように、実施の形態１に係る高周波増幅器は、導電性および放熱性を有した金属ピラー３ｂを、薄膜誘電体１４を介してＦＥＴチップ１の複数のフィンガ電極の上部を覆うように設けたので、ＦＥＴチップ１で発生した熱の母基板４側への放熱性を向上させることができる。
【００３１】
実施の形態１に係る高周波増幅器において、金属ピラー３ｂが、ゲートフィンガ５−１〜５−１０、ソースフィンガ６−１〜６−４およびドレインフィンガ７−１〜７−５の上部を覆い、ソースフィンガ６−１〜６−４とは電気的に接続され、薄膜誘電体１４を介してゲートフィンガ５−１〜５−１０およびドレインフィンガ７−１〜７−５とは電気的に絶縁されている。これにより、ソースインダクタンスが低減するので、ソースフィンガの直上のみに金属ピラーを設ける構成に比べて当該高周波増幅器の利得が向上する。
【００３２】
実施の形態２．
図４は、実施の形態２に係る高周波増幅器モジュールを示す断面矢示図であり、実施の形態２に係る高周波増幅器モジュールを図２のＡ−Ａ線で切った断面を示している。図４において、図１から図３までと同一の構成要素には同一の符号を付して説明を省略する。また、ヒートシンク２の記載を省略している。
【００３３】
実施の形態２に係る高周波増幅器は、図１から図３に示した構成要素に加えて、ソースフィンガの上部からゲートフィンガの上部へ延びるソースフィールドプレート１６−１，１６−２を備える。なお、図４に示すソースフィールドプレートは、ソースフィンガ６−１〜６−４の各々の上部の再配線層１５から、ゲートフィンガの上部へ延びるように形成される。
【００３４】
ソースフィールドプレート１６−１は、ゲートフィンガ５−３とドレインフィンガ７−２との間の電界を緩和し、ソースフィールドプレート１６−２は、ゲートフィンガ５−４とドレインフィンガ７−２との間の電界を緩和する。これにより、ソースフィールドプレートを有さない高周波増幅器に比べて、実施の形態２に係る高周波増幅器の特性が向上する。
【００３５】
また、ソースフィールドプレート１６−１，１６−２によってゲートフィンガ５−３，５−４と金属ピラー３ｂとの間の結合容量が低減され、実施の形態２に係る高周波増幅器の特性歩留まりが向上する。
【００３６】
図５は、実施の形態２に係る高周波増幅器モジュールの変形例を示す断面矢示図であり、実施の形態２に係る高周波増幅器モジュールの変形例を、図２のＡ−Ａ線で切った断面を示している。図５において、図１から図３までと同一の構成要素には同一の符号を付して説明を省略する。また、ヒートシンク２の記載を省略している。
【００３７】
図５に示す高周波増幅器は、図１から図３に示した構成要素に加え、ソースフィールドプレート１７−１，１７−２を備える。図５に示すソースフィールドプレート１７−１，１７−２は再配線層１５に形成され、少なくともゲートフィンガ５−３，５−４のドレインフィンガ７−２との間に配置される。なお、図５に示すソースフィールドプレートは、ＦＥＴチップ１におけるゲートフィンガ５−３，５−４のドレインフィンガ７−２との間以外のゲートフィンガとドレインフィンガとの間にも形成されている。
【００３８】
また、ソースフィールドプレート１７−１，１７−２は、再配線層１５を介してソースフィンガ６−１〜６−４と電気的に接続されている。ソースフィールドプレートを有することで、ゲートフィンガとドレインフィンガとの間の寄生容量が小さくなり、図５に示す高周波増幅器の利得が向上する。また、ソースフィールドプレート１７−１，１７−２の寄生インダクタンスが低減することで、図５に示す高周波増幅器が広帯域になる。
【００３９】
以上のように、実施の形態２に係る高周波増幅器は、ソースフィンガ６−１，６−２からゲートフィンガ５−３，５−４の上部へ延びるソースフィールドプレート１６−１，１６−２を備える。この構成を有することにより、ソースフィールドプレート１６−１，１６−２を有さない高周波増幅器に比べて、図４に示した高周波増幅器の特性が向上する。
【００４０】
実施の形態２に係る高周波増幅器において、薄膜誘電体１４と金属ピラー３ｂとの間に設けられ、ソースフィンガと金属ピラー３ｂとを電気的に接続する再配線層１５と、再配線層１５に形成されて、ゲートフィンガとドレインフィンガとの間に配置されたソースフィールドプレート１７−１，１７−２とを備える。この構成を有することにより、ソースフィールドプレート１７−１，１７−２を有さない高周波増幅器に比べて、図５に示した高周波増幅器の利得と特性が向上する。
【００４１】
実施の形態３．
図６は、実施の形態３に係る高周波増幅器モジュールを示す断面矢示図であり、実施の形態３に係る高周波増幅器モジュールを図２のＡ−Ａ線で切った断面を示している。図６において、図１から図３までと同一の構成要素には同一の符号を付して説明を省略する。また、ヒートシンク２の記載を省略している。
【００４２】
実施の形態３に係る高周波増幅器は、図１から図３に示した薄膜誘電体１４の代わりに、ドレインフィンガ７−１〜７−５の各々を覆う部分が厚くなった薄膜誘電体１４Ａを備える。なお、図４または図５に示した高周波増幅器において、薄膜誘電体１４の代わりに、薄膜誘電体１４Ａを設けてもよい。
【００４３】
薄膜誘電体１４Ａを備えることで、ドレインフィンガ７−１〜７−５の各々と再配線層１５との距離が長くなり、ドレインフィンガ７−１〜７−５の各々と再配線層１５との間の寄生容量が小さくなる。これにより、実施の形態３に係る高周波増幅器は、ドレイン−ソース間の容量が小さくなって、動作する周波数帯域が広帯域になる。
【００４４】
なお、本発明は上記実施の形態に限定されるものではなく、本発明の範囲内において、実施の形態のそれぞれの自由な組み合わせまたは実施の形態のそれぞれの任意の構成要素の変形もしくは実施の形態のそれぞれにおいて任意の構成要素の省略が可能である。
【産業上の利用可能性】
【００４５】
本発明に係る高周波増幅器は、トランジスタで発生した熱の母基板側への放熱性を向上させることができるので、例えば無線通信装置またはレーダ装置に利用可能である。
【符号の説明】
【００４６】
１  ＦＥＴチップ、２  ヒートシンク、３ａ，３ｂ，３ｃ，３ｄ  金属ピラー、４  母基板、５  ゲートパッド、５−１，５−２，５−３，５−４，５−５，５−６，５−７，５−８，５−９，５−１０  ゲートフィンガ、６  ソースパッド、６−１，６−２，６−３，６−４  ソースフィンガ、６ａ  引き出し線、７  ドレインパッド、７−１，７−２，７−３，７−４，７−５  ドレインフィンガ、８  入力側回路、８ａ  入力側端子、９ａ，９ｂ  グラウンドパッド、１０  出力側回路、１０ａ  出力側端子、１１，１２ａ，１２ｂ  ビアホール、１３  グラウンド、１４，１４Ａ  薄膜誘電体、１５  再配線層、１６−１，１６−２，１７−１，１７−２  ソースフィールドプレート。
【要約】
導電性および放熱性を有した金属ピラー（３ｂ）を、薄膜誘電体（１４）を介してＦＥＴチップ（１）の櫛歯状電極を覆うように設けた。【図１】
0006615414.tif 000002
【図２】
0006615414.tif 000003
【図３】
0006615414.tif 000004
【図４】
0006615414.tif 000005
【図５】
0006615414.tif 000006
【図６】
0006615414.tif 000007