(57)【特許請求の範囲】
【請求項１】
マイクロ波集積回路が設けられた半導体素子と、
前記半導体素子が接合された金属板と、前記半導体素子を囲みかつ前記金属板上に接合された絶縁体枠部と、前記絶縁体枠部に設けられかつ５０Ωの特性インピーダンスを有する伝送線路と、を有する実装部材であって、前記伝送線路は第１のスリットにより第１領域と前記半導体素子に隣接する第２領域とに分割された、実装部材と、
前記第１のスリットの前記第１領域と前記第２領域とを接続する第１のボンディングワイヤと、
前記半導体素子の第１の電極と、前記第２領域の端部と、を接続する第２のボンディングワイヤと、
を備えた高周波半導体装置。
【請求項２】
前記第１のボンディングワイヤのインダクタンスと、前記第２のボンディングワイヤのインダクタンスと、は同一である請求項１記載の高周波半導体装置。
【請求項３】
前記実装部材は、前記伝送線路の前記第２領域から離間して配置され前記第２領域の中央部に接続可能な容量性スタブを前記絶縁体枠部にさらに有する請求項１または２に記載の高周波半導体装置。
【請求項４】
前記実装部材は、前記伝送線路の前記第２領域から離間して配置され前記第２領域の中心から等距離の位置に接続される２つの容量性スタブをさらに有する請求項１または２に記載の高周波半導体装置。
【請求項５】
第３のボンディングワイヤをさらに備え、
前記第２領域には、電気長を等分する第２のスリットが中央部にさらに設けられ、
前記第３のボンディングワイヤは、前記第２のスリットにより分割された領域を接続する請求項１または２に記載の高周波半導体装置。
【請求項６】
前記マイクロ波集積回路は、電界効果トランジスタ増幅器を含む請求項１〜５のいずれか１つに記載の高周波半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、高周波半導体装置に関する。
【背景技術】
【０００２】
半導体素子チップのサイズが大きくなると、スクラブによりチップを確実にパッケージに接着するために、スクラブのストロークを長く確保する必要がある。このため、パッケージ信号端子の内部端とチップとの隙間が大きくなる。その結果として、ボンディングワイヤが長くなる。
【０００３】
高周波半導体装置に搭載されるマイクロ波集積回路の入出力インピーダンスは、たとえば、５０Ω近傍の負荷インピーダンスを前提に設計される。
【０００４】
マイクロ波集積回路を構成する半導体素子チップとパッケージ端子とをボンディングワイヤで接続すると、パッケージ端子におけるインピーダンスが５０Ωからずれることがある。５０Ωからのインピーダンスのずれは、周波数が高くなるほど大きくなる。パッケージ信号端子の内部端とチップとの隙間を中継基板で埋める技術がある（特許文献１）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第５４３９４１５号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
パッケージとの接続ボンディングワイヤのインダクタンスが大きく影響するような周波数、たとえば３０ＧＨｚでは、パッケージ信号端子の内部端とチップとの隙間を埋める中継基板を介する場合、後述する第１、第２のボンディングワイヤ、および中継基板の線路長には設計値に対する精度が求められる。しかしボンディングワイヤを設計値通りに形成することは難しい。ボンディングワイヤのずれによる、マイクロ波集積回路と実装部材端子との間のインピーダンスのずれに対する微調整が容易な高周波半導体装置を提供する。
これに加えて、中継基板を用いないことで部品点数が低減されるとともに、ばらつき要因が低減された高周波半導体装置を提供する。
【課題を解決するための手段】
【０００７】
実施形態の高周波半導体装置は、半導体素子と、実装部材と、第１のボンディングワイヤと、第２のボンディングワイヤと、を有する。前記半導体素子は、マイクロ波集積回路を含む。前記実装部材は、前記半導体素子が接合された金属板と、前記半導体素子を囲みかつ前記金属板上に接合された絶縁体枠部と、前記絶縁体枠部に設けられかつ５０Ωの特性インピーダンスを有する伝送線路と、を有する。前記伝送線路は第１のスリットにより第１領域と前記半導体素子に隣接する第２領域とに分割される。前記第１のボンディングワイヤは、前記第１のスリットの前記第１領域と前記第２領域とを接続する。前記第２のボンディングワイヤは、前記半導体素子の第１の電極と、前記第２領域の端部と、を接続する。
【図面の簡単な説明】
【０００８】
【図１】図１は第１の実施形態にかかる高周波半導体装置の模式斜視図である。
【図２】図２（ａ）は第１の実施形態にかかる高周波半導体装置の模式平面図、図２（ｂ）はＡ−Ａ線に沿った模式断面図、図２（ｃ）は部分拡大模式平面図、である。
【図３】図３（ａ）は第１の実施形態のリターンロスを表すグラフ図、図３（ｂ）はそのインピーダンスを表すスミス図、である。
【図４】図４（ａ）は比較例にかかる高周波半導体装置の模式斜視図、図４（ｂ）はそのインピーダンスを表すスミス図、である。
【図５】図５（ａ）は伝送線路の第１変形例の模式平面図、図５（ｂ）は容量性スタブが伝送線路に接続されていないときのインピーダンスを表すスミス図、図５（ｃ）は容量性スタブが伝送線路に接続されたときの中継基板のインピーダンスを表すスミス図、である。
【図６】図６（ａ）は伝送線路の第２変形例の模式平面図、図６（ｂ）は容量性スタブが伝送線路に接続されていないときのインピーダンスを表すスミス図、図６（ｃ）は容量性スタブが伝送線路に接続されたときの中継基板のインピーダンスを表すスミス図、である。
【図７】図７（ａ）は伝送線路の第３変形例、図７（ｂ）は接続ボンディングワイヤのインダクタンスが大きいときの作用を説明するスミス図、図７（ｃ）は接続ボンディングワイヤのインダクタンスが小さいときの作用を説明するスミス図、である。
【発明を実施するための形態】
【０００９】
以下、図面を参照しつつ本発明の実施形態について説明する。
図１は、第１の実施形態にかかる高周波半導体装置の模式斜視図である。
高周波半導体装置１０は、半導体素子２０と、実装部材３０と、第１のボンディングワイヤ６０と、第２のボンディングワイヤ７０と、第３のボンディングワイヤ（図示せず）と、第４のボンディングワイヤ（図示せず）と、を有する。
【００１０】
半導体素子２０のチップには、マイクロ波集積回路（ＭＭＩＣ:Microwave  Monolythic  Integrated  Circuit)などが設けられる。マイクロ波集積回路は、たとえば、ＨＥＭＴ(High  Electron Mobility  Transistor）を含む電界効果トランジスタと、整合回路と、を含む。整合回路は、伝送線路、インダクタ、キャパシタ、バイアス回路、などを含むことができる。
【００１１】
半導体素子２０は、基板および基板上に設けられた積層体を含む。たとえば、基板をＳｉＣ、積層体を窒化ガリウム系材料とすると、マイクロ波からミリ波帯ＭＭＩＣ化増幅器などが構成できる。
【００１２】
実装部材３０は、半導体素子２０が接合された金属板３２と、半導体素子２０を囲みかつ金属板３２上に接合された絶縁体枠部３４と、絶縁体枠部３４に設けられかつ５０Ωの特性インピーダンスを有する伝送線路３７と、を有する。伝送線路３７は、第１のスリット３７ｃにより第１領域３７ａと半導体素子２０に隣接する第２領域３７ｂとに分割される。実装部材３０は、特性インピーダンスが５０Ωである伝送線路５７をさらに有することができる。伝送線路５７は、スリットにより第１領域と第２領域とを分割される。
本図において、リード３６、５６は、リードフレーム状に多数個連結されている。
【００１３】
図２（ａ）は第１の実施形態にかかろ高周波半導体装置の模式平面図、図２（ｂ）はＡ−Ａ線に沿った模式断面図、図２（ｃ）はその部分拡大模式平面図、である。
絶縁体枠部３４は、たとえば、アルミナ、窒化アルミニウムなどとすることができる。また金属板３２は、ＣｕＭｏ、ＣｕＷなどとすることができる。絶縁体枠部３４と金属板３２とは、銀ロウなどを用いて接合される。
【００１４】
リード３６、５６の幅を０．２ｍｍ、伝送線路３７、５７の幅を０．４ｍｍなどとする。また、絶縁体枠部３４の厚さは、０．４〜０．６ｍｍなどとすることでリードの確実な接合が得られるとともに、５０Ω近傍のインピーダンスが広い周波数範囲において得られる。
【００１５】
半導体素子２０がＨＥＭＴ多段増幅器の場合、その平面サイズは、たとえば、３０ｍｍ×３０ｍｍなどと大きくなる。金属板３２に大面積の半導体素子２０をＡｕＳｂなど半田材を用いて接合する場合、絶縁体枠部３４との間の隙間を１ｍｍ程度に保ちスクラブを行いつつ接合するとボイドを抑制できるので好ましい。
【００１６】
また、半導体素子２０がＳｉＣ基板とその上の窒化ガリウム積層体とを含む場合、その厚さは５０〜１００μｍなどのように絶縁体枠部３４の厚さに比べて非常に薄い。その結果、接続ボンディングワイヤは長くなる。
【００１７】
第１領域３７ａと第２領域３７ｂとは、第１のボンディングワイヤ６０により接続される。第２領域３７ｂの端部と、半導体素子２０の第１の電極２０ａとは、第２のボンディングワイヤ７０により接続される。ボンディング位置を、基準面Ｑ１とする。第２のボンディングワイヤ７０と第２領域３７ｂとのボンディング位置を基準面Ｑ２とする。第２のボンディングワイヤ７０と第１の電極２０ａとのボンディング位置を基準面Ｑ３とする。
【００１８】
伝送線路５７と、半導体素子２０の第２の電極２０ｂと、は、第３のボンディングワイヤ６２により接続される。第１領域５７ａと第２領域５７ｂとは、第４のボンディングワイヤ７２により接続される。
【００１９】
図３（ａ）は第１の実施形態にかかる高周波半導体装置のリターンロスを表すグラフ図、図３（ｂ）はそのインピーダンスを説明するスミス図、である。
図３（ａ）において、縦軸はリターンロス（ｄＢ）、横軸は周波数（ＧＨｚ）である。高周波半導体装置は、中心周波数が３０ＧＨｚなどとする。
図３（ｂ）において、スミス図は特性インピーダンスＺｃｃ＝５０Ωで正規化されているものとする。リード３６は、５０Ω負荷に接続されている。第１のボンディングワイヤ６０と第１領域３７ａとのボンディング位置からみた負荷インピーダンスは５０Ωとなる。
【００２０】
負荷５０Ωに、第１のボンディングワイヤ（wire１）６０のインダクタンスが付加され、基準面Ｑ１からみた負荷インピーダンスは、ｚ１＠Ｑ１となる。これに、第２領域３７ｂの５０Ωラインのインピーダンスが付加された負荷インピーダンスは、ｚ２＠Ｑ２となる。これに、第２のボンディングワイヤ（wire２）７０のインダクタンスが付加され、基準面Ｑ３からみた負荷インピーダンスは、ｚ３＠Ｑ３となる。すなわち、ｚ３は、周波数３０ＧＨｚにおいて、５０Ω近傍となっている。
【００２１】
第１の実施形態では、第１のボンディングワイヤ６０のインダクタンスと、第２のボンディングワイヤ７０のインダクタンスを同一とし、かつ第２領域（５０Ωライン）３７ｂの電気長ＥＬ１を図３（ｂ）のように設定することにより、図３（ａ）に表すように、周波数３０ＧＨｚにおいて、５０Ωに整合させている。
【００２２】
図４（ａ）は比較例にかかる高周波半導体装置の模式斜視図、図４（ｂ）はそのインピーダンス整合を説明するスミス図、である。
高周波半導体装置１１０は、半導体素子１２０と、実装部材１３０と、第１のボンディングワイヤ１６０と、第２のボンディングワイヤ１７０と、第３のボンディングワイヤ１６２と、第４のボンディングワイヤ１７２と、第１の中継基板１３７と、第２の中継基板１５７と、を有する。
【００２３】
たとえば、中継基板１３７、１５７は、アルミナや窒化アルミニウムなどのセラミック、石英・サファイヤ・高抵抗半導体、などの絶縁体材料を含むものとすることができる。中継基板１３７の裏面に導電部を設けると、金属板１３２の表面にＡｕＳｎなどの半田材で接合できる。信号伝搬方向に沿った中継基板１３７の長さは、隙間である１ｍｍ以下とする。中継基板４０の幅はたとえば、０．５ｍｍ〜１ｍｍなどとすることができる。
【００２４】
中継基板１３７は、特性インピーダンスが５０Ωの伝送線路を有する。中継基板１３７の伝送線路の電気長を第１の実施形態の第２領域３７ｂの電気長と等しくし、第１および第２のボンディングワイヤのインダクタンスを第１の実施形態のボンディングワイヤのインダクタンスと等しくする。このとき、図４（ｂ）に表すように、インピーダンス整合の作用は、第１の実施形態と同様になる。但し、比較例では、中継基板１３７を実装部材１３０と、半導体素子１２０と、のギャップに配置することが必要であり、その位置精度が十分でないと設計値からのずれが大きくなる。また、中継基板１３７、１５７の部品点数が増える。
【００２５】
これに対して、第１の実施形態では中継基板は不要であり、第１領域３７ａ、５７ａと第２領域３７ｂ、５７ｂとの間の距離を一定値に保つことができるので設計値からのずれは小さい。また、部品点数が少ないので、量産性に富み価格低減が可能となる。
【００２６】
図５（ａ）は伝送線路の第１変形例の模式平面図、図５（ｂ）は容量性スタブが伝送線路に接続されていないときのインピーダンスを表すスミス図、図５（ｃ）は容量性スタブが伝送線路に接続されたときの中継基板のインピーダンスを表すスミス図、である。
図５（ａ）に表すように、容量性スタブ４５は、第２領域３７ｂの中央部近傍に接続可能な複数の領域を有する。複数の領域から適正な数を接続することにより、実効的にスタブの電気長を調整できる。
【００２７】
図５（ｂ）に表すように、第１のボンディングワイヤ（wire１）６０と第２のボンディングワイヤ（wire２）７０のインダクタンスが設計値どおりのとき、容量性スタブ４５を接続しなくても５０Ωへ整合できる。
【００２８】
図５（ｃ）に示すように第１のボンディングワイヤ（wire１）６０と第２のボンディングワイヤ（wire２）７０のインダクタンスが設計値よりも小さいとき、容量性スタブ４５の複数の領域の内のいくつかと第２領域３７ｂの中間位置とをボンディングワイヤで接続することにより基準面Ｑ４からみた負荷インピーダンスｚ５＠Ｑ４は５０Ω近傍となる。
【００２９】
図５（ｃ）に示すように、第１のボンディングワイヤ（wire１）６０による位相の回転量と第２領域３７ｂによる位相の回転量の半分の和が１８０度より小さく、かつ第２のボンディングワイヤ（wire２）７０による位相の回転量と第２領域３７ｂによる位相の回転量の半分の和が１８０度よりも小さくなるときには、容量性スタブ４５を接続して１８０度に足りない分を補償することで、基準面Ｑ４からみた負荷インピーダンスｚ５＠Ｑ４は５０Ω近傍となる。
【００３０】
第１のボンディングワイヤ（wire１）６０と第２のボンディングワイヤ（wire２）７０のインダクタンスを等しくし、かつ第２領域３７ｂの両端から等しい位置に、容量性スタブ４５を配置することで、基準面Ｑ３からみた負荷インピーダンスｚ４＠Ｑ３が負荷インピーダンスｚ１＠Ｑ１と複素共役となるように決定できる。すなわち、容量性スタブ４５によるインピーダンス変化分を付加する微調整により、基準面Ｑ４からみた負荷インピーダンスｚ５＠Ｑ４は５０Ω近傍となる。複数の領域を接続するには、ボンディングワイヤなどを用いることができる。
【００３１】
図６（ａ）は伝送線路の第２変形例の模式平面図、図６（ｂ）は容量性スタブが伝送線路に接続されていないときのインピーダンスを表すスミス図、図６（ｃ）は容量性スタブが伝送線路に接続されたときの中継基板のインピーダンスを表すスミス図、である。
容量性スタブ４６、４７は、第２領域３７ｂの中心から等しい距離である２つの位置にボンディングワイヤなどで接続される。なお、容量性スタブを構成する複数の領域から、適正な数の領域を接続する。
【００３２】
図６（ｂ）に表すように、第１のボンディングワイヤ（wire１）６０と第２のボンディングワイヤ（wire２）７０のインダクタンスが設計値どおりのとき、容量性スタブ４５を接続しなくても、５０Ωへ整合できる。
【００３３】
図６（ｃ）に示すように、第１のボンディングワイヤ（wire１）６０と第２のボンディングワイヤ（wire２）７０のインダクタンスが設計値よりも小さいとき、容量性スタブ４６、４７の複数の領域の内のいくつかを第２領域３７ｂの両端にボンディングワイヤで接続することにより基準面Ｑ３からみた負荷インピーダンスｚ５＠Ｑ３は５０Ω近傍となる。
【００３４】
図６（ｃ）では、第１のボンディングワイヤ６０のインダクタンスが図６（ｂ）のインダクタンスよりも小さい。これに、容量性スタブ４６のリアクタンスが付加されると、基準面Ｑ１からみた負荷インピーダンスがｚ２（stub）＠Ｑ１となる。さらに固定電気長（基準面Ｑ１と基準面Ｑ２との間）が付加されたとき、負荷インピーダンスはｚ３＠Ｑ２となる。さらに、容量性スタブ（stub２）４７が付加されると、基準面Ｑ２からみた負荷インピーダンスは、ｚ４（stub）＠Ｑ２となる。さらに、第２のボンディングワイヤ（wire２）７０のインピーダンスが付加されたとき、基準面Ｑ３からみた負荷インピーダンスは、ｚ５＠Ｑ３となる。
【００３５】
第２変形例では、第２領域３７ｂの中心から等しい距離に設けられた容量性スタブ４６、４７の容量を微調整することにより、半導体素子２０と、実装部材３０の端子と、の間インピーダンスのずれを微調整できる。
【００３６】
図７（ａ）は伝送線路の第３変形例、図７（ｂ）は接続ボンディングワイヤのインダクタンスが大きいときの作用を説明するスミス図、図７（ｃ）は接続ボンディングワイヤのインダクタンスが小さいときの作用を説明するスミス図、である。
第３のボンディングワイヤ８０は、第２領域３７ｂに設けられた第２のスリット３７ｄを接続する。
【００３７】
図７（ａ）に表すように、第２領域３７ｂにおいて第２のスリット３７ｄにより分割された２つの領域の電気長は等しいものとする。基準面Ｑ２からみた負荷インピーダンスｚ２＠Ｑ２は、基準面Ｑ１からみた負荷インピーダンスｚ１＠Ｑ１に固定電気長（Ｑ１とＱ２との間）によるインピーダンスが付加されたものである。
【００３８】
さらに、第３のボンディングワイヤ８０によるインピーダンスが付加され、基準面Ｑ３からみた負荷インピーダンスは、ｚ３＠Ｑ３となる。さらに、負荷インピーダンスｚ３＠Ｑ３に第２領域３７ｂの固定インピーダンスが付加されたとき、負荷インピーダンスはｚ４＠Ｑ４となる。
【００３９】
さらに、第１のボンディングワイヤ６０のインピーダンスが付加されて、基準面Ｑ５からみた負荷インピーダンスはｚ５＠Ｑ５となる。
【００４０】
第２領域３７ｂの第２のスリット３７ｄの中心に関して、第２領域３７ｂと、第１〜第３のボンディングワイヤと、を対称配置することにより、インピーダンスを複素共役にし、結果として５０Ωに整合させることが容易となる。すなわち、第３変形例では、第２のスリット３７ｄを接続する第３のボンディングワイヤ８０のインダクタンスを微調整することにより、５０Ωに整合させる。
【００４１】
第１の実施形態およびその第１〜第３の変形例によれば、マイクロ波集積回路を構成する半導体素子と、実装部材の信号端子と、が整合する帯域の中心周波数を微調整可能な高周波半導体装置が提供される。この高周波半導体装置は、たとえば、３０ＧＨｚ帯の衛星通信地上局などに用いることができる。
【００４２】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４３】
１０  高周波半導体装置、２０  半導体素子、２０ａ  第１の電極、３０  実装部材、３２  金属板、３４  絶縁体枠部、３７  伝送線路、３７ａ  第１領域、３７ｂ  第２領域、３７ｃ  第１のスリット、３７ｄ  第２のスリット、４５、４６、４７  容量性スタブ、６０  第１のボンディングワイヤ、７０  第２のボンディングワイヤ、８０  第３のボンディングワイヤ
【図１】
0006494474.tif 000002
【図２】
0006494474.tif 000003
【図３】
0006494474.tif 000004
【図４】
0006494474.tif 000005
【図５】
0006494474.tif 000006
【図６】
0006494474.tif 000007
【図７】
0006494474.tif 000008