(57)【特許請求の範囲】
【請求項１】
ｎ型半導体層と、前記ｎ型半導体層の上面の一部に設けられるｐ型半導体層と、を有する半導体積層体を準備する工程と、
前記半導体積層体上に透光性電極を形成する工程と、
前記透光性電極の上面であって、前記ｎ型半導体層上の相当する領域及び前記ｐ型半導体層上の相当する領域に、それぞれｎ側レジスト層、ｐ側レジスト層を形成する工程と、
前記ｎ側レジスト層、ｐ側レジスト層から露出した前記透光性電極を除去することにより、ｎ側透光性電極及びｐ側透光性電極を形成する工程と、
除去された前記透光性電極から露出した前記半導体積層体及び前記ｎ側レジスト層、ｐ側レジスト層の上面を、保護膜で被覆する工程と、
前記ｎ側レジスト層、ｐ側レジスト層の上面に設けられた保護膜及び前記ｎ側レジスト層、ｐ側レジスト層を除去する工程と、
前記ｎ側透光性電極の上面及び前記ｐ側透光性電極の上面に、それぞれｎ側パッド電極及びｐ側パッド電極を設ける工程と、
を含む発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子の製造方法に関する。
【背景技術】
【０００２】
一般に発光ダイオード（Light Emitting Diode：ＬＥＤ）やレーザダイオード（Laser Diode：ＬＤ）等の発光素子は、バックライト等に用いる各種光源、照明、信号機、大型ディスプレイ等に幅広く利用されている。このような発光素子は、正負の電極を素子の片面（上面）に設けたタイプと、素子の上下面にそれぞれ設けるタイプとがある。
【０００３】
この内、片面に正負の電極を設けたタイプの発光素子１３０の製造工程を、図１３〜図２０に示す。まず図１３の模式断面図に示すように、サファイア基板等の成長基板１４０上に、ｎ型半導体層１３１、活性層１３８及びｐ型半導体層１３２を順次積層して半導体積層体を設ける。次に図１４に示すように、ｎ型半導体層１３１を部分的に露出させるように、エッチング等によりｐ型半導体層１３２の上面から半導体積層体の一部を除去する。
【０００４】
次に、ＩＴＯ等の透光性電極を設ける。ここでは、図１５に示すように、半導体積層体上のほぼ全面にＩＴＯ層１３９を形成した後、図１６に示すようにＩＴＯ層１３９の上面にレジスト膜ＲＩを形成する。この状態で、エッチングを行い、図１７に示すように不要な部分のＩＴＯ層１３９を除去し、ｎ側透光性電極１３３及びｐ側透光性電極１３４を形成する。さらに図１８に示すようにレジスト膜ＲＩを除去した後、図１９に示すようにｎ側パッド電極１３５及びｐ側パッド電極１３６を形成する。さらにレジスト膜を設けて、図２０に示すようにＳｉＯ2等の保護膜１３７を形成する。
【０００５】
この方法では、図２０に示すようにＩＴＯ等の透光性電極１３３，１３４上にＳｉＯ2等の保護膜１３７が残るため、活性層１３８からの光が透光性電極１３３，１３４と保護膜１３７との界面などにより妨げられる結果、光取り出し効率が低下する可能性がある。また発光素子の製造工程においても、透光性電極１３３，１３４を形成するためのレジスト膜ＲＩと、保護膜１３７を形成するためのレジスト膜とをそれぞれ用意する必要があり、工程が煩雑となる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−１８４５９７号公報
【特許文献２】特開２０１１−８２５８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
そこで本発明に係る実施形態は、光取り出し効率をさらに向上させ、また製造工程も簡便な発光素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記の目的を達成するために、本発明の実施形態に係る発光素子の製造方法によれば、ｎ型半導体層と、前記ｎ型半導体層の上面の一部に設けられるｐ型半導体層と、を有する半導体積層体を準備する工程と、前記半導体積層体上に透光性電極を形成する工程と、前記透光性電極の上面であって、前記ｎ型半導体層上の相当する領域及び前記ｐ型半導体層上の相当する領域に、それぞれｎ側レジスト層、ｐ側レジスト層を形成する工程と、前記ｎ側レジスト層、ｐ側レジスト層から露出した前記透光性電極を除去することにより、ｎ側透光性電極及びｐ側透光性電極を形成する工程と、除去された前記透光性電極から露出した前記半導体積層体及び前記ｎ側レジスト層、ｐ側レジスト層の上面を、保護膜で被覆する工程と、前記ｎ側レジスト層、ｐ側レジスト層の上面に設けられた保護膜及び前記ｎ側レジスト層、ｐ側レジスト層を除去する工程と、前記ｎ側透光性電極の上面及び前記ｐ側透光性電極の上面に、それぞれｎ側パッド電極及びｐ側パッド電極を設ける工程と、を含むことができる。
【発明の効果】
【００１０】
以上の発光素子によれば、ｎ側透光性電極の上面が保護膜から露出する結果、光取り出し効率をさらに向上させることができる。また、ｎ側透光性電極及びｐ側透光性電極を形成する工程において用いたレジスト層を、保護膜を形成する工程でもそのまま用いることができるため、発光素子の製造工程を簡便にすることができる。
【図面の簡単な説明】
【００１１】
【図１】図１は本発明の実施の形態１に係る発光素子を示す模式断面図である。
【図２】図２は図１の発光装置の模式平面図である。
【図３】図３は本発明の実施の形態１に係る発光装置を示す模式断面図である。
【図４】図４は図３の発光装置の模式平面図である。
【図５】図５は発光素子の製造方法を示すフローチャートである。
【図６】図６は発光素子の製造工程を示す模式断面図である。
【図７】図７は発光素子の製造工程を示す模式断面図である。
【図８】図８は発光素子の製造工程を示す模式断面図である。
【図９】図９は発光素子の製造工程を示す模式断面図である。
【図１０】図１０は実施例及び比較例に係る発光素子の光出力を比較したグラフである。
【図１１】図１１はシミュレーションに用いた積層構造のモデルを示す模式断面図である。
【図１２】図１２は図１１に示す積層構造のモデルに基づいて、ＳｉＯ2層の膜厚ごとに、ＩＴＯ層の各膜厚に対する積分透過率を計算したシミュレーション結果を示すグラフである。
【図１３】図１３は従来の発光素子の製造工程を示す模式断面図である。
【図１４】図１４は従来の発光素子の製造工程を示す模式断面図である。
【図１５】図１５は従来の発光素子の製造工程（保護膜形成工程）を示す模式断面図である。
【図１６】図１６は従来の発光素子の製造工程（保護膜形成工程）を示す模式断面図である。
【図１７】図１７は従来の発光素子の製造工程を示す模式断面図である。
【図１８】図１８は従来の発光素子の製造工程を示す模式断面図である。
【図１９】図１９は従来の発光素子の製造工程を示す模式断面図である。
【図２０】図２０は従来の発光素子の製造工程（保護膜形成工程）を示す模式断面図である。
【図２１】図２１は実施の形態２に係る発光装置の模式平面図である。
【発明を実施するための形態】
【００１２】
以下、本発明に係る実施形態及び実施例を、図面に基づいて説明する。ただし、以下に示す実施形態及び実施例は、本発明の技術思想を具体化するための、発光素子の製造方法を例示するものであって、本発明は、発光素子の製造方法を以下のものに特定しない。なお、各図面が示す部材の大きさや位置関係等は、説明を明確にするため誇張していることがある。さらに以下の説明において、同一の名称、符号については同一もしくは同質の部材を示しており、詳細説明を適宜省略する。さらに、本発明に係る実施形態及び実施例を構成する各要素は、複数の要素を同一の部材で構成して一の部材で複数の要素を兼用する態様としてもよいし、逆に一の部材の機能を複数の部材で分担して実現することもできる。また、一部の実施例、実施形態において説明された内容は、他の実施例、実施形態等に利用可能なものもある。さらに、本明細書において、層上等でいう「上」とは、必ずしも上面に接触して形成される場合に限られず、離間して上方に形成される場合も含んでおり、層と層の間に介在層が存在する場合も包含する意味で使用する。
（実施の形態１）
【００１３】
本発明の実施の形態１に係る発光素子の模式断面図を図１に、また模式平面図を図２に、それぞれ示す。これらの図に示す発光素子１０は、成長基板０と、この上面に積層されたｎ型半導体層１と、活性層８と、ｐ型半導体層２と、ｎ側電極（ｎ側透光性電極３及びｎ側パッド電極５）と、ｐ側電極（ｐ側透光性電極４及びｐ側パッド電極６）と、保護膜７とを備える。
【００１４】
ｎ型半導体層１と活性層８とｐ型半導体層２とは、この順に成長基板０側から積層されている。なお、ｎ側電極とｐ側電極とは同一面側に設けられているため、ｐ型半導体層２は、ｎ型半導体層１の上面の一部に活性層８を介在させて設けられている構成となる。
（保護膜７）
【００１５】
保護膜７は、ｎ型半導体層１の上面及びｐ型半導体層２の上面を少なくとも被覆している。この保護膜７は、ｎ型半導体層１の上面にｎ側開口部７ａを、ｐ型半導体層２の上面にｐ側開口部７ｂを、それぞれ形成している。また保護膜７は、ｎ型半導体層１とｐ型半導体層２の側面も被覆している。特に、ｎ型半導体層１とｐ型半導体層２との間、つまりｎ型半導体層１の側面、活性層８の側面及びｐ型半導体層の側面を連続的に被覆することで、リーク電流の発生を阻止している。このように保護膜７が各半導体層の側面を覆う一方で、各半導体層の上面に形成された透光性電極３，４の上面については、保護膜７から露出している。なお、保護膜７の膜厚は、外部環境から各半導体層を保護できれば良く、例えば１０ｎｍ以上１０００ｎｍ以下が好ましく、１００ｎｍ以上３００ｎｍ以下がより好ましい。
【００１６】
そしてｐ側電極は、ｐ側開口部７ｂから露出したｐ型半導体層２の上面に設けられている。このｐ側電極は、ｐ型半導体層２の上面に設けられるｐ側透光性電極４と、ｐ側透光性電極４の上面に設けられるｐ側パッド電極６とで構成される。これにより、ｐ側透光性電極４にも保護膜８で被覆されない領域を有することで、ｎ側と同様に光の取り出し効率をさらに改善することができる。
【００１７】
一方ｎ側透光性電極３は、ｎ側開口部７ａから露出したｎ型半導体層１の上面に設けられている。このときｎ側透光性電極３の周端は、ｎ側開口部７ａの側面に接するのが好ましい。これにより、ｎ側透光性電極３と保護膜７との間に隙間が生じないため、外部環境から半導体層を保護することができる。またｎ側パッド電極５は、ｎ側透光性電極３の上面に設けられている。
（ｎ側透光性電極３）
【００１８】
ｎ側透光性電極３は、図２に示すように、平面視においてｐ型半導体層２の周囲を囲むように配置されている。これにより、ｎ側透光性電極３からの電流が活性層８及びｐ型半導体層２に均一に流れ込み易くなることで発光ムラを軽減することができると共に、保護膜７から露出したｎ側透光性電極３が増えるため、光取り出し効率をより向上させることができる。またｎ側透光性電極３は、ｎ型半導体層１よりも発光素子１０からの光に対する屈折率を低くすることが好ましい。これにより、活性層８からの光が、ｎ型半導体層１とｎ側透光性電極３との界面で反射される量を低減でき、特にｎ側透光性電極３近傍での光取り出し効率を改善できる。
【００１９】
このｎ側透光性電極３は、ＩＴＯ等で構成することができる。さらにｎ側透光性電極３の厚さは、光取り出し効率を向上させるために、３０ｎｍ以上１１０ｎｍ以下とすることが好ましく、７０ｎｍ以上８０ｎｍ以下とするのがより好ましい。
【００２０】
さらに、ｎ型半導体層１上で、ｎ側電極を設けない領域、例えば図２に示されるｎ側透光性電極３及びｎ側パッド電極５を設けない領域ＮＡ（発光素子を個片化する際に割断されるストリート領域）においては、透光性電極３をｎ側パッド電極５近傍の領域のみならず、他の領域、例えばｐ側電極（特にｐ側透光性電極４）の周囲にも延長させるように設けることで、この領域での光の取り出しの向上に寄与できる。すなわち保護膜７は、図１に示すように、半導体層の側面、具体的には少なくともｐ型半導体層２とｎ型半導体層１の間の領域には設ける必要があるものの、ｎ側透光性電極３及びｐ側透光性電極４の上面においては設けないことで、光出力の改善を図ることができる。
（発光装置）
【００２１】
このような発光素子を有する発光装置として、いわゆる砲弾型や表面実装型等種々のタイプが利用できる。ここで発光装置の一例として、図３及び図４に示す発光装置１００について説明する。この発光装置１００は、可視光の短波長側（例えば３８０ｎｍ〜４８５ｎｍ）の光を発する窒化ガリウム系化合物半導体の発光素子１０と、発光素子１０が載置される成形体４０とを有する。成形体４０は、第一のリード２０と第二のリード３０とを有しており、第一のリード２０と第二のリード３０とが熱可塑性樹脂又は熱硬化性樹脂により一体成形されている。成形体４０には底面と側面を持つ凹部が形成されており、凹部の底面には発光素子１０が載置されている。発光素子１０は一対の正負の電極を有しており、その一対の正負の電極は第一のリード２０及び第二のリード３０とワイヤ６０を介して電気的に接続されている。発光素子１０は、封止部材５０により封止されている。封止部材５０は、発光素子１０からの光を波長変換する蛍光体７０を含有することができる。蛍光体７０は、封止部材５０内で部分的に偏在するよう配合されることで、図３に示すように発光素子１０に接近して載置され、発光素子１０からの光を効率よく波長変換することができる結果、発光効率に優れた発光装置とすることができる。なお、蛍光体７０と発光素子１０との配置は、それらを接近して配置させる形態に限定されることなく、蛍光体７０への熱の影響を考慮して、蛍光体７０と発光素子１０との間隔を空けて配置することもできる。あるいは、蛍光体７０を封止部材５０内にほぼ均一の割合で混合することによって、色ムラの少ない光を得るようにすることもできる。
（封止部材５０）
【００２２】
ここで封止部材５０は、ｎ側透光性電極３よりも発光素子１０からの光に対する屈折率を低くすることが好ましい。これにより、活性層８からの光が、ｎ側透光性電極３と封止部材５０との界面で反射される量を低減して、特にｎ側透光性電極３近傍での光取り出し効率を改善できる。このような封止部材５０としては、耐候性に優れたシリコーン樹脂やエポキシ樹脂が好適に利用できる。
（発光素子の製造方法）
【００２３】
次に、発光素子の製造方法について、図５のフローチャート及び図６〜図９、図１に基づいて説明する。まずステップＳ１において、図６に示すように、半導体積層体を準備する。ここでは、成長基板０上に順にｎ型半導体層１、活性層８、ｐ型半導体層２を積層する。成長基板０には、サファイア基板等が好適に利用できる。その後、活性層８及びｐ型半導体層２の一部を、エッチング等により除去する。これにより、ｎ型半導体層１上の一部に、ｐ型半導体層２が設けられた半導体積層体が得られる。この手順は、図１３〜図１４等と同様の手順が利用できる。なお各半導体層には、例えば、窒化物系半導体（例えば、ＩｎXＡｌYＧａ1-X-YＮ、０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ≦１）を用いる。これにより、得られる発光素子の出力光として、可視光の短波長領域である３８０ｎｍ〜４８５ｎｍの波長範囲の光を発することができる。好ましくは４００ｎｍ〜４７０ｎｍの波長範囲、より好ましくは４１０ｎｍ〜４６０ｎｍの波長範囲に発光ピーク波長を有するものとする。
【００２４】
次にステップＳ２において、半導体積層体上に透光性電極を形成する。ここでは、半導体積層体上のほぼ全面に透光性電極としてＩＴＯ層を形成する。この手順は、図１５等と同様の手順が利用できる。
【００２５】
次にステップＳ３において、透光性電極の上面で、ｎ型半導体層１及びｐ型半導体層２上の相当する領域、すなわちｎ側開口部７ａ及びｐ側開口部７ｂとなる領域に、それぞれｎ側レジスト層ＲＮ、ｐ側レジスト層ＲＰを形成する。すなわち、ｎ型半導体層１及びｐ型半導体層２上の不要な部分の透光性電極を除去し、必要な領域のみ残すように、ｎ型半導体層１及びｐ型半導体層２上の所定の領域にｎ側レジスト層ＲＮ、ｐ側レジスト層ＲＰを形成する。この手順は、図１６等と同様の手順が利用できる。
【００２６】
次にステップＳ４において、ｎ側レジスト層ＲＮ、ｐ側レジスト層ＲＰから露出した透光性電極を除去する。これにより、図７に示すように、ｎ側透光性電極３及びｐ側透光性電極４が形成される。
【００２７】
この状態でレジスト層を除去することなく、続いてステップＳ５において、図８に示すように、透光性電極の一部が除去されて露出した半導体積層体及び各レジスト層の上面を、保護膜７で被覆する。保護膜７にはＳｉＯ2層等が好適に利用できる。
【００２８】
さらにステップＳ６において、図９に示すように、ｎ側レジスト層ＲＮ、ｐ側レジスト層ＲＰを除去し、各レジスト層及びその上面に設けられた保護膜７を除去する。これによって、ｎ側透光性電極３及びｐ側透光性電極４と保護膜７との両方のパターニングを、共通のレジスト層でもって実現できる
【００２９】
最後にステップＳ７において、ｎ側透光性電極３の上面及びｐ側透光性電極４の上面に、それぞれｎ側パッド電極５及びｐ側パッド電極６を設ける。これにより、図１に示した発光素子１０が得られる。この方法によれば、レジスト層をｎ側透光性電極３及びｐ側透光性電極４と保護膜７とのパターニングに共用できるので、フォトリソグラフィの工程を従来よりも削減でき、製造工程の簡便化とタクトタイム短縮、コスト削減が実現される。さらに、特にｎ側半導体層上で、図２の平面図に示すように、ｎ側パッド電極５の周囲のみならず、図においてその上方に連続し、さらにｐ側電極の周囲を取り囲むように一巡して、ｐ側電極の側面にｎ側透光性電極３を延長でき、しかもこの上面には保護膜７が存在しないので、保護膜７を透過させることによる光の吸収や散乱を排除し、全体として光の取り出し効率の改善も図られる。
（実施の形態２）
【００３０】
また図２等の例では、ｎ側透光性電極３をｐ側電極の周囲を囲むように配置した構成で説明した。ただ本発明はこの構成に限られず、ｎ側透光性電極を、ｎ側パッド電極近傍の領域のみに設けることもできる。このような例を実施の形態２として図２１の平面図に示す。この図に示す発光素子１０’は、ＩＴＯ層等のｎ側透光性電極３’を、ｎ側パッド電極５近傍の領域にのみ設けている。またｐ側電極については、図２等に示す発光素子１０と同様の構造を有する。
【００３１】
ここで比較例として、図１３〜図２０の製造方法で作成した発光素子と、上記図６〜図９の製造方法で製造した実施例に係る発光素子１０’とで、光出力を比較した結果を、図１０のグラフに示す。ここでは、実施例及び比較例とも、透光性電極としてＩＴＯ層を１１０ｎｍ、保護膜としてＳｉＯ2層を２００ｎｍ、それぞれ積層した。図１０に示すように、実施例では比較例に比べて光出力が向上していることが確認できた。
【００３２】
さらに、保護膜から透光性電極が露出する発光素子を、封止部材で封止した発光装置における光取り出し効率の改善効果を確認する。図１１に示すように、半導体層としてＧａＮ層、透光性電極としてＩＴＯ層、保護膜としてＳｉＯ2層、封止部材としてシリコーン系封止樹脂を用いたモデルにおいて、封止部材に透過する光の透過率を計算したシミュレーション結果を、図１２のグラフに示す。ここでは、ＳｉＯ2層の厚さを０ｎｍ、２００ｎｍとした場合のそれぞれについて、ＩＴＯ層の各膜厚に対する積分透過率を測定しプロットしている。また、このモデルにおける各部材の屈折率は、ＧａＮ層をｎ＝２．４１、ＩＴＯ層をｎ＝１．９７、ＳｉＯ2層をｎ＝１．４８に設定している。図１２に示すように、ＳｉＯ2層の厚さが０Å、すなわち保護膜がない場合に優れた結果を示すことが確認された。一方で、ＩＴＯ層の膜厚は０ｎｍよりも厚い、すなわち透光性導電膜を設ける方が好ましいのが判る。特に、ＩＴＯ層の膜厚は、ＳｉＯ2層がある場合に比べて積分透過率が高くなる３０ｎｍ以上１１０ｎｍ以下とするのが好ましく、さらに７０ｎｍ以上８０ｎｍ以下とするのがより好ましい。
【産業上の利用可能性】
【００３３】
本発明の実施形態に係る発光素子の製造方法は、バックライト光源、照明用光源、ヘッドライト、発光素子を光源としてドットマトリックス状に配置したディスプレイ、信号機、照明式スイッチ、イメージスキャナ等の各種センサ及び各種インジケータ等に好適に利用できる。
【符号の説明】
【００３４】
１００…発光装置
０…成長基板
１…ｎ型半導体層
２…ｐ型半導体層
３、３’…ｎ側透光性電極
４…ｐ側透光性電極
５…ｎ側パッド電極
６…ｐ側パッド電極
７…保護膜；７ａ…ｎ側開口部；７ｂ…ｐ側開口部
８…活性層
１０、１０’…発光素子
２０…第一のリード
３０…第二のリード
４０…成形体
５０…封止部材
６０…ワイヤ
７０…蛍光体
１３０…半導体発光素子
１３１…ｎ型半導体層
１３２…ｐ型半導体層
１３３…ｎ側透光性電極層
１３４…ｐ側透光性電極層
１３５…ｎ側パッド電極
１３６…ｐ側パッド電極
１３７…保護膜
１３８…活性層
１３９…ＩＴＯ層
１４０…成長基板
ＲＮ…ｎ側レジスト層
ＲＰ…ｐ側レジスト層
ＲＩ…レジスト膜
ＮＡ…ストリート領域
【図１】
0006476854.tif 000002
【図２】
0006476854.tif 000003
【図３】
0006476854.tif 000004
【図４】
0006476854.tif 000005
【図５】
0006476854.tif 000006
【図６】
0006476854.tif 000007
【図７】
0006476854.tif 000008
【図８】
0006476854.tif 000009
【図９】
0006476854.tif 000010
【図１０】
0006476854.tif 000011
【図１１】
0006476854.tif 000012
【図１２】
0006476854.tif 000013
【図１３】
0006476854.tif 000014
【図１４】
0006476854.tif 000015
【図１５】
0006476854.tif 000016
【図１６】
0006476854.tif 000017
【図１７】
0006476854.tif 000018
【図１８】
0006476854.tif 000019
【図１９】
0006476854.tif 000020
【図２０】
0006476854.tif 000021
【図２１】
0006476854.tif 000022