(57)【特許請求の範囲】
【請求項１】
ニューロモーフィック記憶回路であって、
プログラマブル抵抗記憶要素と、
軸索リーキー・インテグレート・アンド・ファイア（ＬＩＦ）パルスを伝達するように構成された導電性軸索ＬＩＦ線路と、
樹状突起ＬＩＦ電荷を経時的に蓄積するように構成された導電性樹状突起ＬＩＦ線路と、
前記樹状突起ＬＩＦ線路および前記プログラマブル抵抗記憶要素に電気的に結合された第１のトランジスタであって、前記軸索ＬＩＦ線路が前記軸索ＬＩＦパルスを伝達する場合に前記プログラマブル抵抗記憶要素を通る前記樹状突起ＬＩＦ電荷のための放電路をもたらす前記第１のトランジスタと、
軸索スパイク・タイミング依存可塑性（ＳＴＤＰ）パルスを伝達するように構成された導電性軸索ＳＴＤＰ線路であって、前記軸索ＳＴＤＰパルスは、前記軸索ＬＩＦパルスより長い前記導電性軸索ＳＴＤＰ線路と、
前記樹状突起ＬＩＦ線路における電圧が閾値電圧を下回った後、樹状突起ＳＴＤＰパルスを伝達するように構成された導電性樹状突起ＳＴＤＰ線路と、
前記軸索ＳＴＤＰ線路および前記プログラマブル抵抗記憶要素に電気的に結合された第２のトランジスタであって、前記軸索ＳＴＤＰ線路が前記軸索ＳＴＤＰパルスを伝達する場合に前記プログラマブル抵抗記憶要素を通る前記樹状突起ＳＴＤＰパルスのための電路をもたらす前記第２のトランジスタとを備えるニューロモーフィック記憶回路。
【請求項２】
電源電圧に結合された漏れ抵抗器と、
前記漏れ抵抗器に結合された積分キャパシタであって、前記樹状突起ＬＩＦ電荷を経時的に蓄積するように構成された前記積分キャパシタとをさらに備える、請求項１に記載のニューロモーフィック記憶回路。
【請求項３】
前記軸索ＬＩＦパルスを生成するための軸索ＬＩＦパルス・ジェネレータであって、前記導電性軸索ＬＩＦ線路に電気的に結合された前記軸索ＬＩＦパルス・ジェネレータと、
前記軸索ＳＴＤＰパルスを生成するための軸索ＳＴＤＰパルス・ジェネレータであって、前記導電性軸索ＳＴＤＰ線路に電気的に結合された前記軸索ＳＴＤＰパルス・ジェネレータと、
前記樹状突起ＳＴＤＰパルスを生成するための樹状突起ＳＴＤＰパルス・ジェネレータであって、前記樹状突起ＳＴＤＰ線路に電気的に結合された前記樹状突起ＳＴＤＰパルス・ジェネレータとをさらに備える、請求項１または２に記載のニューロモーフィック記憶回路。
【請求項４】
前記樹状突起ＬＩＦ線路および前記閾値電圧に電気的に結合された比較器であって、前記樹状突起ＬＩＦ線路における電圧と前記閾値電圧を比較するように構成された前記比較器をさらに備える、請求項１ないし３のいずれかに記載のニューロモーフィック記憶回路。
【請求項５】
前記第２のトランジスタと共に直列回路にある第３のトランジスタであって、前記第１のトランジスタと前記第２のトランジスタの両方を通る前記樹状突起ＬＩＦ電荷のための前記放電路の生成を防止するように構成された前記第３のトランジスタをさらに備える、請求項１ないし４のいずれかに記載のニューロモーフィック記憶回路。
【請求項６】
前記プログラマブル抵抗記憶要素は、相変化材料を含む、請求項１ないし５のいずれかに記載のニューロモーフィック記憶回路。
【請求項７】
前記相変化材料は、電気抵抗を有し、かつ設定電気抵抗を有する設定状態、および前記設定電気抵抗より少なくとも１０倍大きいリセット電気抵抗を有するリセット状態にプログラミング可能であり、
前記相変化材料は、前記設定電気抵抗と前記リセット電気抵抗の中間の初期電気抵抗を有する初期状態を含み、前記初期状態は、前記設定状態または前記リセット状態にプログラミングされた前記相変化材料の前記電気抵抗が前記初期電気抵抗に向かって経時的にドリフトするように、前記設定状態および前記リセット状態と比べて、より低いポテンシャル・エネルギーにある、請求項６に記載のニューロモーフィック記憶回路。
【請求項８】
前記相変化材料は、ＧｅｘＳｂｙＴｅｚを含み、
Ｇｅ原子濃度ｘは、３０％から７０％までの範囲内にあり、Ｓｂ原子濃度ｙは、１０％から３０％までの範囲内にあり、かつＴｅ原子濃度ｚは、２０％から５０％までの範囲内にある、請求項７に記載のニューロモーフィック記憶回路。
【請求項９】
前記ニューロモーフィック記憶回路は、メモリ・セル・アレイを備え、
前記メモリ・セル・アレイにおける各メモリ・セルは、
前記プログラマブル抵抗記憶要素と、
軸索リーキー・インテグレート・アンド・ファイア（ＬＩＦ）パルスを伝達するように構成された前記導電性軸索ＬＩＦ線路であって、前記メモリ・セル・アレイにおけるメモリ・セルの列に電気的に結合された前記導電性軸索ＬＩＦ線路と、
前記樹状突起ＬＩＦ電荷を経時的に蓄積するように構成された前記導電性樹状突起ＬＩＦ線路であって、前記メモリ・セル・アレイにおけるメモリ・セルの行に電気的に結合された前記導電性樹状突起ＬＩＦ線路と、
前記樹状突起ＬＩＦ線路および前記プログラマブル抵抗記憶要素に電気的に結合された前記第１のトランジスタであって、前記軸索ＬＩＦ線路が前記軸索ＬＩＦパルスを伝達する場合に前記プログラマブル抵抗記憶要素を通る前記樹状突起ＬＩＦ電荷のための放電路をもたらす前記第１のトランジスタと、
前記軸索ＬＩＦパルスより長い軸索ＳＴＤＰパルスを伝達するように構成された前記導電性軸索スパイク・タイミング依存可塑性（ＳＴＤＰ）線路であって、前記メモリ・セル・アレイにおけるメモリ・セルの前記列に電気的に結合された前記導電性軸索ＳＴＤＰ線路と、
前記樹状突起ＬＩＦ線路における電圧が閾値電圧を下回った後、樹状突起ＳＴＤＰパルスを伝達するように構成された前記導電性樹状突起ＳＴＤＰ線路であって、前記メモリ・セル・アレイにおけるメモリ・セルの前記行に電気的に結合された前記導電性樹状突起ＳＴＤＰ線路と、
前記軸索ＳＴＤＰ線路および前記プログラマブル抵抗記憶要素に電気的に結合された第２のトランジスタであって、前記軸索ＳＴＤＰ線路が前記軸索ＳＴＤＰパルスを伝達する場合に前記プログラマブル抵抗記憶要素を通る前記樹状突起ＳＴＤＰパルスのための電路をもたらす前記第２のトランジスタとを含む、請求項１ないし８のいずれかに記載のニューロモーフィック記憶回路。
【請求項１０】
前記樹状突起ＬＩＦ線路および前記閾値電圧に電気的に結合された比較器であって、前記樹状突起ＬＩＦ線路における電圧と前記閾値電圧を比較するように構成された前記比較器をさらに備える、請求項９に記載のニューロモーフィック記憶回路。
【請求項１１】
前記メモリ・セル・アレイにおける各メモリ・セルは、前記第２のトランジスタと共に直列回路にある第３のトランジスタであって、前記第１のトランジスタと前記第２のトランジスタの両方を通る前記樹状突起ＬＩＦ電荷のための前記放電路の生成を防止するように構成された前記第３のトランジスタを含む、請求項９または１０に記載のニューロモーフィック記憶回路。
【請求項１２】
ニューロモーフィック記憶回路を動作させるための方法であって、
導電性樹状突起リーキー・インテグレート・アンド・ファイア（ＬＩＦ）線路上に樹状突起ＬＩＦ電荷を経時的に蓄積することと、
導電性軸索ＬＩＦ線路上で軸索ＬＩＦパルスを伝達することと、
前記軸索ＬＩＦ線路が前記軸索ＬＩＦパルスを伝達する場合にＬＩＦトランジスタがプログラマブル抵抗記憶要素を通る前記樹状突起ＬＩＦ電荷のための放電路をもたらすように、前記前記軸索ＬＩＦパルスによって前記ＬＩＦトランジスタをオンに切り換えることと、
前記樹状突起ＬＩＦ線路における電圧が閾値電圧を下回った場合、樹状突起スパイク・タイミング依存可塑性（ＳＴＤＰ）パルスを伝達することと、
導電性軸索ＳＴＤＰ線路上で軸索ＳＴＤＰパルスを伝達することと、
前記軸索ＳＴＤＰパルスによってＳＴＤＰトランジスタをオンに切り換えることとを含み、前記ＳＴＤＰトランジスタが、前記軸索ＳＴＤＰ線路が前記軸索ＳＴＤＰパルスを伝達する場合に前記プログラマブル抵抗記憶要素を通る前記樹状突起ＳＴＤＰパルスのための電路をもたらす、方法。
【請求項１３】
前記樹状突起ＬＩＦ線路における前記電圧が閾値電圧を下回ったかどうかを、前記導電性樹状突起ＬＩＦ線路および前記閾値電圧に電気的に結合された比較器によって決定することをさらに含む、請求項１２に記載の方法。
【請求項１４】
前記軸索ＬＩＦパルスを、前記導電性軸索ＬＩＦ線路に電気的に結合された軸索ＬＩＦパルス・ジェネレータによって生成することと、
前記軸索ＳＴＤＰパルスを、前記導電性軸索ＳＴＤＰ線路に電気的に結合された軸索ＳＴＤＰパルス・ジェネレータによって生成することと、
前記樹状突起ＳＴＤＰパルスを、前記樹状突起ＳＴＤＰ線路に電気的に結合された樹状突起ＳＴＤＰパルス・ジェネレータによって生成することとをさらに含む、請求項１２または１３に記載の方法。
【請求項１５】
前記ＬＩＦトランジスタと前記ＳＴＤＰトランジスタの両方を通る前記樹状突起ＬＩＦ電荷のための前記放電路の生成を、前記ＳＴＤＰトランジスタと共に直列回路にある衝突回避トランジスタによって防止することをさらに含む、請求項１２ないし１４のいずれかに記載の方法。
【請求項１６】
前記軸索ＬＩＦパルスを反転させて、反転された軸索ＬＩＦパルスを生成することと、
前記ＬＩＦトランジスタがオンに切り換えられた場合、前記衝突回避トランジスタがオフに切り換わるように、前記衝突回避トランジスタを、前記反転された軸索ＬＩＦパルスによって切り換えることとをさらに含む、請求項１５に記載の方法。
【請求項１７】
ニューロモーフィック記憶回路を動作させるためのコンピュータ・プログラムであって、
請求項１２ないし１６のいずれかに記載の方法をコンピュータに実行させるコンピュータ・プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、記憶回路に関し、より詳細には、ニューロモーフィック・アプリケーションのためのニューロモーフィック記憶回路に関する。
【背景技術】
【０００２】
「ニューロン」という術語は、１８９１年にハインリッヒ・ヴィルヘルム・フォン・ヴァルダイアー・ハルツ（Heinrich Wilhelm Gottfried von Waldeyer-Hartz）によって脳の個別の情報処理単位を捉えるように作られた。２つのニューロンの間の接合部は、１８９７年にサー・チャールズ・シェリントン（Sir Charles Sherrington）によって「シナプス」と命名された。情報は、シナプスを通って一方向にだけ流れ、このため、「シナプス前」ニューロンおよび「シナプス後」ニューロンが話題になる。ニューロンは、シナプス経由で受け取られる十分な入力によって活性化されると、そのニューロンがシナプス前であるシナプスに伝えられる「スパイク（spike）」を発する。
【０００３】
経験は、脳におけるシナプスのコンダクタンス（conductance）として捉えられるものと理論化される。シナプス・コンダクタンスは、シナプス前ニューロンとシナプス後ニューロンの相対スパイク時間に応じて経時的に変化する。シナプスのコンダクタンスは、シナプス後ニューロンが、それのシナプス前ニューロンが発火した後に発火した場合、増加し、この２つの発火の順序が逆になった場合、コンダクタンスが低下する。さらに、この変化は、その２つの事象の間の厳密な遅延に依存し、したがって、遅延が大きいほど、変化の大きさは小さくなる。
【０００４】
人工ニューラル・ネットワークとも呼ばれるニューロモーフィック・システムは、電子システムが、生物学的脳のものと基本的に同様に機能することを可能にする計算システムである。ニューロモーフィック・システムは、一般に、０と１を操作する従来のデジタル・モデルを利用しない。代わりに、ニューロモーフィック・システムは、生物学的脳のニューロンとほぼ機能的に等価である処理要素間の接続を作成する。ニューロモーフィック・システムは、生物学的ニューロンをモデル化する様々な電子回路を含み得る。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
したがって、前述した問題に対処する必要性が当技術分野において存在する。
【課題を解決するための手段】
【０００６】
第１の態様から見て、本発明は、プログラマブル抵抗記憶要素と、軸索リーキー・インテグレート・アンド・ファイア（leaky integrate and fire）（ＬＩＦ）パルスを伝達するように構成された導電性軸索ＬＩＦ線路と、樹状突起ＬＩＦ電荷を経時的に蓄積するように構成された導電性樹状突起ＬＩＦ線路と、樹状突起ＬＩＦ線路およびプログラマブル抵抗記憶要素に電気的に結合された第１のトランジスタであって、軸索ＬＩＦ線路が軸索ＬＩＦパルスを伝達する場合にプログラマブル抵抗記憶要素を通る樹状突起ＬＩＦ電荷のための放電路をもたらす第１のトランジスタと、軸索スパイク・タイミング依存可塑性（ＳＴＤＰ）パルスを伝達するように構成された導電性軸索ＳＴＤＰ線路であって、軸索ＳＴＤＰパルスは、軸索ＬＩＦパルスより長い導電性軸索ＳＴＤＰ線路と、樹状突起ＬＩＦ線路における電圧が閾値電圧を下回った後、樹状突起ＳＴＤＰパルスを伝達するように構成された導電性樹状突起ＳＴＤＰ線路と、軸索ＳＴＤＰ線路およびプログラマブル抵抗記憶要素に電気的に結合された第２のトランジスタであって、軸索ＳＴＤＰ線路が軸索ＳＴＤＰパルスを伝達する場合にプログラマブル抵抗記憶要素を通る樹状突起ＳＴＤＰパルスのための電路をもたらす第２のトランジスタとを備えるニューロモーフィック記憶回路を提供する。
【０００７】
さらなる態様から見て、本発明は、ニューロモーフィック記憶回路を動作させるための方法を提供し、方法は、導電性樹状突起リーキー・インテグレート・アンド・ファイア（ＬＩＦ）線路上に樹状突起ＬＩＦ電荷を経時的に蓄積することと、導電性軸索ＬＩＦ線路上で軸索ＬＩＦパルスを伝達することと、軸索ＬＩＦ線路が軸索ＬＩＦパルスを伝達する場合にＬＩＦトランジスタがプログラマブル抵抗記憶要素を通る樹状突起ＬＩＦ電荷のための放電路をもたらすように、軸索ＬＩＦパルスによってＬＩＦトランジスタをオンに切り換えることと、樹状突起ＬＩＦ線路における電圧が閾値電圧を下回った場合、樹状突起スパイク・タイミング依存可塑性（ＳＴＤＰ）パルスを伝達することと、導電性軸索ＳＴＤＰ線路上で軸索ＳＴＤＰパルスを伝達することと、軸索ＳＴＤＰパルスによってＳＴＤＰトランジスタをオンに切り換えて、ＳＴＤＰトランジスタが、軸索ＳＴＤＰ線路が軸索ＳＴＤＰパルスを伝達する場合にプログラマブル抵抗記憶要素を通る樹状突起ＳＴＤＰパルスのための電路をもたらすようにすることとを含む。
【０００８】
さらなる態様から見て、本発明は、ニューロモーフィック記憶回路を動作させるためのコンピュータ・プログラム製品を提供し、コンピュータ・プログラム製品は、処理回路によって読取り可能であり、かつ本発明のステップを実行するための方法を実行するために処理回路によって実行されるように命令を記憶するコンピュータ可読記憶媒体を備える。
【０００９】
さらなる態様から見て、本発明は、コンピュータ可読媒体上に記憶され、かつデジタル・コンピュータの内部メモリにロード可能なコンピュータ・プログラムであって、コンピュータ上で実行された場合、本発明のステップを実行するためのソフトウェア・コード部分を備えるコンピュータ・プログラムを提供する。
【００１０】
したがって、本発明の１つの例示的な態様は、ニューロモーフィック記憶回路である。ニューロモーフィック記憶回路は、プログラマブル抵抗記憶要素と、軸索リーキー・インテグレート・アンド・ファイア（ＬＩＦ）パルスを伝達するように構成された導電性軸索ＬＩＦ線路と、樹状突起ＬＩＦ電荷を経時的に蓄積するように構成された導電性樹状突起ＬＩＦ線路とを含む。第１のトランジスタが、樹状突起ＬＩＦ線路およびプログラマブル抵抗記憶要素に電気的に結合される。第１のトランジスタが、軸索ＬＩＦ線路が軸索ＬＩＦパルスを伝達する場合にプログラマブル抵抗記憶要素を通る樹状突起ＬＩＦ電荷のための放電路をもたらす。導電性軸索スパイク・タイミング依存可塑性（ＳＴＤＰ）線路が、軸索ＳＴＤＰパルスを伝達するように構成される。軸索ＳＴＤＰパルスは、軸索ＬＩＦパルスより長い。導電性樹状突起ＳＴＤＰ線路が、樹状突起ＬＩＦ線路における電圧が閾値電圧を下回った後、樹状突起ＳＴＤＰパルスを伝達するように構成される。第２のトランジスタが、軸索ＳＴＤＰ線路およびプログラマブル抵抗記憶要素に電気的に結合される。第２のトランジスタは、軸索ＳＴＤＰ線路が軸索ＳＴＤＰパルスを伝達する場合にプログラマブル抵抗記憶要素を通る樹状突起ＳＴＤＰパルスのための電路をもたらす。
【００１１】
本発明の別の例示的な態様が、メモリ・セル・アレイを備えるニューロモーフィック記憶回路である。メモリ・セル・アレイにおける各メモリ・セルは、プログラマブル抵抗記憶要素と、軸索ＬＩＦパルスを伝達するように構成された導電性軸索ＬＩＦ線路と、樹状突起ＬＩＦ電荷を経時的に蓄積するように構成された導電性樹状突起ＬＩＦ線路とを含む。導電性軸索ＬＩＦ線路は、メモリ・セル・アレイにおけるメモリ・セルの列に電気的に結合される。樹状突起ＬＩＦ線路は、メモリ・セル・アレイにおけるメモリ・セルの行に電気的に結合される。第１のトランジスタが、樹状突起ＬＩＦ線路およびプログラマブル抵抗記憶要素に電気的に結合される。第１のトランジスタは、軸索ＬＩＦ線路が軸索ＬＩＦパルスを伝達する場合にプログラマブル抵抗記憶要素を通る樹状突起ＬＩＦ電荷のための放電路をもたらす。導電性軸索ＳＴＤＰ線路が、軸索ＳＴＤＰパルスを伝達するように構成され、導電性樹状突起ＳＴＤＰ線路が、樹状突起ＬＩＦ電荷が閾値電圧を下回った後、樹状突起ＳＴＤＰパルスを伝達するように構成される。軸索ＳＴＤＰパルスは、軸索ＬＩＦパルスより長い。さらに、軸索ＳＴＤＰ線路は、メモリ・セル・アレイにおけるメモリ・セルの列に電気的に結合され、樹状突起ＳＴＤＰ線路は、メモリ・セル・アレイにおけるメモリ・セルの行に電気的に結合される。第２のトランジスタが、軸索ＳＴＤＰ線路およびプログラマブル抵抗記憶要素に電気的に結合される。第２のトランジスタは、軸索ＳＴＤＰ線路が軸索ＳＴＤＰパルスを伝達する場合にプログラマブル抵抗記憶要素を通る樹状突起ＳＴＤＰパルスのための電路をもたらす。
【００１２】
本発明のさらに別の例示的な態様が、ニューロモーフィック記憶回路を動作させるための方法である。方法は、導電性樹状突起ＬＩＦ線路上に樹状突起ＬＩＦ電荷を経時的に蓄積することを含む。第１の伝達する動作が、導電性軸索ＬＩＦ線路上で軸索ＬＩＦパルスを伝達する。軸索ＬＩＦ線路が軸索ＬＩＦパルスを伝達する場合にＬＩＦトランジスタがプログラマブル抵抗記憶要素を通る樹状突起ＬＩＦ電荷のための放電路をもたらすように、第１の切り換える動作が、軸索ＬＩＦパルスによってＬＩＦトランジスタをオンに切り換える。第２の伝達する動作が、樹状突起ＬＩＦ電荷が閾値電圧を下回った場合、樹状突起ＳＴＤＰパルスを伝達する。第３の伝達する動作が、導電性軸索ＳＴＤＰ線路上で軸索ＳＴＤＰパルスを伝達する。第２の切り換える動作が、軸索ＳＴＤＰパルスによってＳＴＤＰトランジスタをオンに切り換える。ＳＴＤＰトランジスタが、軸索ＳＴＤＰ線路が軸索ＳＴＤＰパルスを伝達する場合にプログラマブル抵抗記憶要素を通る樹状突起ＳＴＤＰパルスのための電路をもたらす。
【００１３】
次に、本発明が、単に例として、以下の図において例示される好ましい実施形態を参照して説明される。
【図面の簡単な説明】
【００１４】
【図１】現在の好ましい実施形態が実施され得る、本発明の一実施形態によって企図される２トランジスタ−１抵抗器（２Ｔ−１Ｒ）記憶回路を示す図である。
【図２】現在の好ましい実施形態が実施され得る、軸索ＬＩＦ線路が軸索ＬＩＦパルスを伝達する場合にプログラマブル抵抗記憶要素を通って接地する樹状突起ＬＩＦ電荷のための放電路を示す図である。
【図３】現在の好ましい実施形態が実施され得る、軸索ＳＴＤＰ線路が軸索ＳＴＤＰパルスを伝達する場合にプログラマブル抵抗記憶要素を通って接地する樹状突起ＳＴＤＰパルスのための電路を示す図である。
【図４】現在の好ましい実施形態が実施され得る、時刻ｔｐｏｓｔに閾値電圧１２０を下回る樹状突起ＬＩＦ線路（Ｖｐｏｓｔ）を示す図である。
【図５】現在の好ましい実施形態が実施され得る、本発明によって企図される、メモリ・アレイ構造を有するニューロモーフィック記憶回路の実施形態を示す図である。
【図６】現在の好ましい実施形態が実施され得る、本発明によって企図される、複数の樹状突起ドライバおよび軸索ドライバを有するニューロモーフィック記憶回路の実施形態を示す図である。
【図７】現在の好ましい実施形態が実施され得る、本発明によって企図される３トランジスタ−１抵抗器（３Ｔ−１Ｒ）ユニット・メモリ・セルの一実施形態を示す図である。
【図８】現在の好ましい実施形態が実施され得る、本発明によって企図されるニューロモーフィック記憶回路を動作させるための例示的な方法を示す図である。
【図９】現在の好ましい実施形態が実施され得る、本発明によって企図されるニューロモーフィック記憶回路を動作させるための例示的な方法を示す図である。
【発明を実施するための形態】
【００１５】
本発明は、本発明の実施形態を参照して説明される。本発明の説明全体にわたって、図１〜図９が参照される。図を参照すると、すべてにわたって示される同様の構造および要素が、同様の参照符号で示される。
【００１６】
ニューロン挙動モデルが、シナプス経由でシナプス後ニューロンに接続されたシナプス前ニューロンを含み得る。以下の変数が定義され得る。
Ｖｐｒｅ（ｔ）は、シナプス前ニューロンの膜電位（時間の関数としての）である。
Ｖｐｏｓｔ（ｔ）は、シナプス後ニューロンの膜電位（時間の関数としての）である。
ｗは、シナプス荷重（synaptic weight）である。シナプス荷重は、シナプス前発火がシナプス後ニューロンに与える影響である。シナプス荷重は、可塑性または適応的であり、経時的に変化する。シナプス荷重は、２つの形態、すなわち、（ａ）長期、および（ｂ）短期の可塑性を示す。シナプスの伝達特性の長期変化は、学習および記憶のための生理的基質（physiological substrate）をもたらす一方で、短期変化は、様々な計算をサポートする。短期可塑性の機構は、或る形態の利得制御である。
ｔｐｒｅは、シナプス前ニューロンが発火する時刻である。
ｔｐｏｓｔは、シナプス後ニューロンが発火する時刻である。
【００１７】
さらに、挙動モデルは、２つの関数を定義する。すなわち、
リーキー・インテグレート・アンド・ファイア（ＬＩＦ）は、セル本体（cell body）のＶｐｏｓｔを決定する関数である。シナプス前ニューロンが発火する場合、ΔＶｐｏｓｔは、ｗに比例する。
【００１８】
スパイク・タイミング依存可塑性（ＳＴＤＰ）は、ｗを決定する関数である。Δｗは、Δｔ（ｔｐｏｓｔ−ｔｐｒｅ）の関数である。すなわち、Δｗは、シナプス前ニューロン発火とシナプス後ニューロン発火の間のタイミング差の関数である。ＳＴＤＰにおいて、シナプスは、シナプスのシナプス前ニューロンの発火が先行して、このため、シナプス後ニューロンの発火に寄与していることが可能な場合に限り、強化される。偶然の非因果的同時発生（non-causal coincidence）は、シナプスを弱める。
【００１９】
後段で詳細に説明されるとおり、本発明の実施形態によって企図されるメモリ・アレイ構造は、異なる２つの回路パス（circuit path）にＬＩＦ機能とＳＴＤＰ機能を分離する。２トランジスタ−１抵抗器（２Ｔ−１Ｒ）構造において、１つのトランジスタは、ＬＩＦ機能のために使用され、他方のトランジスタは、ＳＴＤＰ機能のために使用される。そのようにすることによって、ＬＩＦ動作とＳＴＤＰ動作のために異なるパルス長が使用され得る。特に、第１のトランジスタが、相対的に長いＳＴＤＰパルスに結合され、第２のトランジスタが、相対的に短いＬＩＦパルスに結合される。
【００２０】
図１は、本発明の一実施形態によって企図される２トランジスタ−１抵抗器（２Ｔ−１Ｒ）記憶回路１０２を示す。回路１０２は、第１のトランジスタ１０４と、第２のトランジスタ１０６と、プログラマブル抵抗記憶要素１０８とを含む。
【００２１】
導電性樹状突起ＬＩＦ線路１１０が、樹状突起ＬＩＦ電荷を経時的に蓄積するように構成される。一実施形態において、回路１０２は、電源電圧に結合された漏れ抵抗器（leak resistor）１１２と、漏れ抵抗器１１２に結合された積分キャパシタ（integrationcapacitor）１１４とを含む。積分キャパシタ１１４は、樹状突起ＬＩＦ電荷を経時的に蓄積するように構成される。
【００２２】
導電性軸索ＬＩＦ線路１１６が、軸索ＬＩＦパルスを伝達するように構成される。第１のトランジスタ１０４は、樹状突起ＬＩＦ線路１１２およびプログラマブル抵抗記憶要素１０８に電気的に結合される。図２に示されるとおり、第１のトランジスタ１０４は、軸索ＬＩＦ線路１１６が軸索ＬＩＦパルスを伝達する場合にプログラマブル抵抗記憶要素１０８を通って接地する樹状突起ＬＩＦ電荷のための放電路２０２をもたらす。
【００２３】
図１に戻ると、記憶回路１０２が、樹状突起ＬＩＦ線路における電圧が閾値電圧１２０を下回った後、樹状突起ＳＴＤＰパルスを伝達するための導電性樹状突起ＳＴＤＰ線路１１８をさらに含む。導電性軸索ＳＴＤＰ線路１２２が、軸索ＳＴＤＰパルスを伝達するように構成される。後段で詳細に説明されるとおり、軸索ＳＴＤＰパルスは、軸索ＬＩＦパルスより長い。第２のトランジスタ１０６は、軸索ＳＴＤＰ線路１２２およびプログラマブル抵抗記憶要素１０８に電気的に結合される。図３に示されるとおり、第２のトランジスタ１０６は、軸索ＳＴＤＰ線路が軸索ＳＴＤＰパルスを伝達する場合にプログラマブル抵抗記憶要素１０８を通って接地する樹状突起ＳＴＤパルスのための電路３０２をもたらす。
【００２４】
図１に示されるとおり、記憶回路１０２は、軸索ＬＩＦパルスを生成するための軸索ＬＩＦパルス・ジェネレータ１２４と、軸索ＳＴＤＰパルスを生成するための軸索ＳＴＤＰパルス・ジェネレータ１２６とをさらに含み得る。軸索ＬＩＦパルス・ジェネレータ１２４は、導電性軸索ＬＩＦ線路１１６に電気的に結合される。軸索ＳＴＤＰパルス・ジェネレータ１２６は、導電性軸索ＳＴＤＰ線路１２２に電気的に結合される。記憶回路１０２は、樹状突起ＳＴＤＰパルスを生成するための樹状突起ＳＴＤＰパルス・ジェネレータ１２８をさらに含み得る。樹状突起ＳＴＤＰパルス・ジェネレータ１２８は、樹状突起ＳＴＤＰ線路１１８に電気的に結合される。
【００２５】
一実施形態において、プログラマブル抵抗記憶要素１０８は、相変化材料をさらに含む。相変化メモリにおいて、情報は、一般に、異なる相になるように操作され得る材料に記憶される。これらの相のそれぞれは、情報を記憶するために使用され得る異なる電気特性を示す。非晶相と結晶相が、これらが、電気抵抗において検出可能な差を有するので、通常、ビット記憶（１および０）のために使用される２つの相である。特に、非晶相（リセット状態とも呼ばれる）は、結晶相（設定状態とも呼ばれる）と比べて、より高い抵抗を有する。
【００２６】
特定の実施形態において、相変化材料は、ＧｅｘＳｂｙＴｅｚから成り、ここで、Ｇｅ原子濃度ｘは、３０％から７０％までの範囲内にあり、Ｓｂ原子濃度ｙは、１０％から３０％までの範囲内にあり、かつＴｅ原子濃度ｚは、２０％から５０％までの範囲内にある。相変化材料は、設定電気抵抗とリセット電気抵抗の中間の初期電気抵抗を有する初期状態を含み得る。さらに、初期状態は、設定状態またはリセット状態にプログラミングされた相変化材料の電気抵抗が初期電気抵抗に向かって経時的にドリフトするように、設定状態およびリセット状態と比べて、より低いポテンシャル・エネルギーにある。すなわち、設定状態およびリセット状態は、準安定状態にあり、初期状態は、基底状態である。
【００２７】
記憶回路１０２は、樹状突起ＬＩＦ線路１１０および閾値電圧１２０に電気的に結合された比較器１３０をさらに含み得る。比較器１３０は、樹状突起ＬＩＦ線路１１０における電圧と閾値電圧１２０を比較して、樹状突起ドライバが樹状突起ＳＴＤＰパルスを発火すべきかどうかを決定するように構成される。比較器１３０が、樹状突起ＬＩＦ線路１１０における電圧が閾値電圧１２０を下回ることを検出した場合、比較器１３０は、樹状突起ＳＴＤＰパルスを伝達することを樹状突起ＳＴＤＰパルス・ジェネレータ１２８に行わせる。
【００２８】
例えば、図４において、樹状突起ＬＩＦ線路１１０（Ｖｐｏｓｔ）が、時刻ｔｐｏｓｔに閾値電圧１２０（Ｖｔｈ）を下回ることが示される。その結果、樹状突起ＳＴＤＰパルス・ジェネレータ１２８が、時刻ｔｐｏｓｔ＋５０ミリ秒に樹状突起ＳＴＤＰパルス４０２を伝達する。前述したとおり、軸索ＳＴＤＰパルスは、軸索ＬＩＦパルスより長い。特定の実施形態において、軸索ＬＩＦパルスは、約１００ナノ秒であり、軸索ＳＴＤＰパルスは、約１００ミリ秒である。図４に示されるパルス・タイミングは、単に例示を目的としており、本発明の範囲を逸脱することなく調整され得ることに留意されたい。
【００２９】
図示されるとおり、軸索ＳＴＤＰパルス振幅は、パルス（ｔｐｒｅ＋５０ミリ秒）の約半分まで過ぎたところで大幅に低下する。このため、Δｔ（ｔｐｏｓｔ−ｔｐｒｅ）＞０である場合、樹状突起ＳＴＤＰパルスは、軸索ＳＴＤＰパルスのより低い振幅中に伝達され、相変化材料は、より低い抵抗である設定状態に向かってプログラミングされる。Δｔ（ｔｐｏｓｔ−ｔｐｒｅ）＜０である場合、樹状突起ＳＴＤＰパルスは、軸索ＳＴＤＰパルスのより高い振幅中に伝達され、相変化材料は、より高い抵抗であるリセット状態に向かってプログラミングされる。このようにして、記憶要素は、シナプスのシナプス前ニューロンの発火がシナプス後ニューロンの発火に先行する場合、強化され、シナプスのシナプス前ニューロンの発火がシナプス後ニューロンの発火の後に続く場合、弱められるシナプスをシミュレートする。
【００３０】
図５は、本発明によって企図されるメモリ・アレイ構造５０４を有するニューロモーフィック記憶回路５０２の一実施形態を示す。メモリ・セル・アレイにおける各ユニット・メモリ・セル５０６は、プログラマブル抵抗記憶要素５０８と、第１のトランジスタ５１０と、第２のトランジスタ５１２とを含む。
【００３１】
第１のトランジスタ５１０は、樹状突起ＬＩＦ線路５１４およびプログラマブル抵抗記憶要素５０８に電気的に結合される。前述したとおり、第１のトランジスタ５１０は、軸索ＬＩＦ線路５１６が軸索ＬＩＦパルスを伝達する場合にプログラマブル抵抗記憶要素５０８を通る樹状突起ＬＩＦ電荷のための放電路をもたらす。第２のトランジスタ５１２は、軸索ＳＴＤＰ線路５１８およびプログラマブル抵抗記憶要素５０８に電気的に結合される。前述したとおり、第２のトランジスタ５１２は、軸索ＳＴＤＰ線路５１８が軸索ＳＴＤＰパルスを伝達する場合にプログラマブル抵抗記憶要素５０８を通る樹状突起ＳＴＤＰパルスのための電路をもたらす。ユニット・メモリ・セル５０６は、電界効果トランジスタ（ＦＥＴ）およびバイポーラ・ジャンクション・トランジスタ（ＢＪＴ）を含む様々なタイプのトランジスタを使用することが可能である。
【００３２】
軸索ＳＴＤＰ線路５１８が軸索ＳＴＤＰパルスを伝達する場合にプログラマブル抵抗記憶要素５０８を通る樹状突起ＳＴＤＰパルスのための電路は、共通電源線路に至ることが可能である。一実施形態において、共通電源線路は、接地電圧にある。さらに、ユニット・メモリ・セル５０６は、図示されるとおり、１行おきに垂直にミラーリングされ（mirror）得る。
【００３３】
前述したとおり、プログラマブル抵抗記憶要素５０８は、相変化材料を含み得る。一実施形態において、相変化材料は、電気抵抗を有し、かつ設定電気抵抗を有する設定状態、および設定電気抵抗より少なくとも１０倍大きいリセット電気抵抗を有するリセット状態にプログラミング可能である。相変化材料は、設定電気抵抗とリセット電気抵抗の中間の初期電気抵抗を有する初期状態を含む。初期状態は、設定状態またはリセット状態にプログラミングされた相変化材料の電気抵抗が初期電気抵抗に向かって経時的にドリフトするように、設定状態およびリセット状態と比べて、より低いポテンシャル・エネルギーにある。このため、特定の実施形態において、メモリ・セルの抵抗は、シナプス荷重に反比例する。
【００３４】
メモリ・アレイ構造５０４において、軸索ＬＩＦ線路５１６および軸索ＳＴＤＰ線路５１８が、メモリ・セルの列に電気的に結合される。樹状突起ＬＩＦ線路５１４および樹状突起ＳＴＤＰ線路５２２が、メモリ・セルの行に電気的に結合される。
【００３５】
図６は、複数の樹状突起ドライバ６０２および軸索ドライバ６０４を有するニューロモーフィック記憶回路５０２の一実施形態を示す。各樹状突起ドライバ６０２は、ユニット・メモリ・セルの行に結合される。各軸索ドライバ６０４は、ユニット・メモリ・セルの列に結合される。
【００３６】
軸索ドライバ６０４は、２つの機能を提供する。第一に、軸索ドライバ６０４は、ＳＴＤＰアルゴリズムにより抵抗記憶要素５０８をプログラミングするよう軸索ＳＴＤＰ線路５１８を駆動する。第二に、軸索ドライバ６０４は、シナプス前ニューロンが発火した場合に軸索ＬＩＦ線路５１６を駆動する。各軸索ドライバ６０４は、軸索ＬＩＦパルスを生成するための軸索ＬＩＦパルス・ジェネレータと、軸索ＳＴＤＰパルスを生成するための軸索ＳＴＤＰパルス・ジェネレータとを含み得る。軸索ＬＩＦパルス・ジェネレータは、導電性軸索ＬＩＦ線路５１６に電気的に結合され、軸索ＳＴＤＰパルス・ジェネレータは、導電性軸索ＳＴＤＰ線路５１８に電気的に結合される。
【００３７】
各樹状突起ドライバ６０２は、２つの機能を提供する。第一に、樹状突起ドライバ６０２は、ＳＴＤＰアルゴリズムにより抵抗記憶要素５０８をプログラミングするよう樹状突起ＳＴＤＰ線路を駆動する。第二に、樹状突起ドライバ６０２は、樹状突起ＬＩＦ線路５１４から信号を受信し、その信号を積分して、樹状突起ドライバが樹状突起ＳＴＤＰパルスを発火すべきかどうかを決定する。各樹状突起ドライバ６０２は、電源電圧に結合された漏れ抵抗器と、漏れ抵抗器に結合された積分キャパシタとを含み得る。積分キャパシタは、樹状突起ＬＩＦ電荷を経時的に蓄積するように構成される。樹状突起ドライバ６０２は、樹状突起ＳＴＤＰパルスを生成するための樹状突起ＳＴＤＰパルス・ジェネレータをさらに含む。樹状突起ＳＴＤＰパルス・ジェネレータは、樹状突起ＳＴＤＰ線路に電気的に結合される。樹状突起ドライバ６０２における比較器が、樹状突起ＬＩＦ線路および閾値電圧に電気的に結合される。比較器は、樹状突起ＬＩＦ線路における電圧と閾値電圧を比較して、樹状突起ドライバが樹状突起ＳＴＤＰパルスを発火すべきかどうかを決定するように構成される。
【００３８】
図７は、本発明によって企図される３トランジスタ−１抵抗器（３Ｔ−１Ｒ）ユニット・メモリ・セル７０２の一実施形態を示す。第１のトランジスタ７０４が、軸索ＬＩＦ線路７１２が軸索ＬＩＦパルスを伝達する場合にプログラマブル抵抗記憶要素７１０を通る樹状突起ＬＩＦ線路７０６上の樹状突起ＬＩＦ電荷のための放電路７０８をもたらす。第２のトランジスタ７１４が、軸索ＳＴＤＰ線路７１６が軸索ＳＴＤＰパルスを伝達する場合にプログラマブル抵抗記憶要素７１０を通る樹状突起ＳＴＤＰパルスのための電路をもたらす。
【００３９】
第３のトランジスタ７１８が、第２のトランジスタ７１４と共に直列回路に配置される。第３のトランジスタ７１８は、第１のトランジスタ７０４と第２のトランジスタ７１４の両方を通る樹状突起ＬＩＦ電荷のための放電路７２０の生成を防止するように構成される。一実施形態において、インバータ７２２が、第１のトランジスタ７０４がオンにされた場合に第３のトランジスタ７１８をオフにするように構成される。このため、第３のトランジスタ７１８は、共通電源線路７２４と第１のトランジスタ７０４の間の衝突回避トランジスタの役割をする。
【００４０】
図８および図９は、本発明によって企図されるニューロモーフィック記憶回路を動作させるための例示的な方法８０２を示す。方法ステップは、単に例示のために時系列で示される。動作は、本発明の範囲を逸脱することなく、同時に、または例示されるのとは異なる順序で、あるいはその両方で実行され得る。
【００４１】
方法８０２は、導電性樹状突起ＬＩＦ線路上に樹状突起ＬＩＦ電荷を経時的に蓄積するための蓄積する動作８０４を含む。一実施形態において、蓄積動作８０４は、樹状突起ＬＩＦ線路に電気的に結合された漏れ抵抗器および積分キャパシタを用いて実現される。漏れ抵抗器および積分キャパシタは、ＲＣ時定数で導電性樹状突起ＬＩＦ線路上に電荷を蓄積する。導電性樹状突起ＬＩＦ線路は、メモリ・セルの行に電気的に結合される。蓄積する動作８０４の後には、生成する動作８０６が続く。
【００４２】
生成する動作８０６において、軸索ＬＩＦパルスが、軸索ＬＩＦパルス・ジェネレータによって生成される。特定の実施形態において、軸索ＬＩＦパルスは、約１００ナノ秒の長さである。生成する動作８０６の後には、伝達する動作８０８が続く。
【００４３】
伝達する操作８０８において、軸索ＬＩＦパルスは、導電性軸索ＬＩＦ線路上で伝達される。本発明の一実施形態において、導電性軸索ＬＩＦ線路は、メモリ・セルの列に電気的に結合される。伝達する動作８０８の後には、切り換える動作８１０が続く。
【００４４】
切り換える動作８１０において、軸索ＬＩＦ線路が軸索ＬＩＦパルスを伝達する場合にＬＩＦトランジスタがプログラマブル抵抗記憶要素を通る樹状突起ＬＩＦ電荷のための放電路をもたらすよう、ＬＩＦトランジスタが軸索ＩＦパルスによってオンに切り換えられる。本発明の特定の実施形態において、プログラマブル抵抗記憶要素は、相変化記憶要素である。切り換える動作８１０の後には、決定する動作８１２が続く。
【００４５】
決定する動作８１２において、樹状突起ＬＩＦ線路における電圧が閾値電圧と比較される。一実施形態において、比較器が、導電性樹状突起ＬＩＦ線路および閾値電圧に電気的に結合され、樹状突起ＬＩＦ線路における電圧が閾値電圧を下回ったかどうかを決定する。決定する動作８１２の後には、生成する動作８１４が続く。
【００４６】
生成する動作８１４において、樹状突起ＬＩＦ線路における電圧が閾値電圧を下回った場合、樹状突起ＳＴＤＰパルスが生成される。本発明の一実施形態において、樹状突起ＳＴＤＰパルスは、樹状突起ＳＴＤＰ線路に電気的に結合された樹状突起ＳＴＤＰパルス・ジェネレータによって生成される。生成する動作８１４の後には、伝達する動作８１６が続く。
【００４７】
伝達する動作８１６において、樹状突起ＳＴＤＰパルスは、樹状突起ＳＴＤＰ線路上で伝達される。一実施形態において、樹状突起ＳＴＤＰ線路は、メモリ・セルの列に電気的に結合される。伝達する動作８１６の後には、生成する動作８１８が続く。
【００４８】
生成する動作８１８において、軸索ＳＴＤＰパルスが、軸索ＳＴＤＰパルス・ジェネレータによって生成される。軸索ＳＴＤＰパルス・ジェネレータは、導電性軸索ＳＴＤＰ線路に電気的に結合される。一実施形態において、導電性軸索ＳＴＤＰ線路は、メモリ・セルの列に電気的に結合される。生成する動作８１８の後には、伝達する動作８２０が続く。
【００４９】
伝達する動作８２０において、軸索ＳＴＤＰパルスは、導電性軸索ＳＴＤＰ線路上で伝達される。本発明の一実施形態において、導電性軸索ＳＴＤＰ線路は、メモリ・セルの列に電気的に結合される。伝達する動作８２０の後には、切り換える動作８２２が続く。
【００５０】
切り換える動作８２２において、ＳＴＤＰトランジスタが、軸索ＳＴＤＰパルスによってオンに切り換えられる。ＳＴＤＰトランジスタは、軸索ＳＴＤＰ線路が軸索ＳＴＤＰパルスを伝達する場合にプログラマブル抵抗記憶要素を通る樹状突起ＳＴＤＰパルスのための電路をもたらす。切り換える動作８２２の後には、切り換える動作８２４が続く。
【００５１】
切り換える動作８２４において、ＬＩＦトランジスタがオンに切り換えられた場合、衝突回避トランジスタがオフに切り換えられるように、衝突回避トランジスタが、反転された軸索ＬＩＦパルスによってオンに切り換えられる（すなわち、トランジスタは、遮断領域（cutoff region）において動作させられる）。この動作は、インバータによって軸索ＬＩＦパルスを反転させて、反転された軸索ＬＩＦパルスを生成する反転する動作と、ＳＴＤＰトランジスタと共に直列回路にある衝突回避トランジスタによるＬＩＦトランジスタとＳＴＤＰトランジスタの両方を通る樹状突起ＬＩＦ電荷のための放電路の生成を防止する動作とを含み得る。
【００５２】
本発明の様々な実施形態の説明は、例示のために提示されてきたが、網羅的であることも、開示される実施形態に限定されることも意図していない。多くの変更形態および変形形態が、説明される実施形態の範囲および趣旨を逸脱することなく、当業者には明白となろう。本明細書において使用される技術は、実施形態の原理、市場において見られる技術に優る実際的な応用もしくは技術的改良を最もよく説明するように、または他の当業者が、本明細書において開示される実施形態を理解することを可能にするように選択されている。
【００５３】
当業者によって理解されるとおり、本発明の態様は、システム、方法、またはコンピュータ・プログラム製品として具現化され得る。したがって、本発明は、システム、方法、またはコンピュータ・プログラム製品、あるいはその組合せであることが可能である。コンピュータ・プログラム製品は、プロセッサに本発明の態様を実行させるためのコンピュータ可読プログラム命令を有する１つのコンピュータ可読記憶媒体（または複数の媒体）を含み得る。
【００５４】
コンピュータ可読記憶媒体は、命令実行デバイスによって使用されるように命令を保持すること、および記憶することができる有形のデバイスであり得る。コンピュータ可読記憶媒体は、例えば、電子ストレージ・デバイス、磁気ストレージ・デバイス、光ストレージ・デバイス、電磁ストレージ・デバイス、半導体ストレージ・デバイス、または以上の任意の適切な組合せであり得るが、以上には限定されない。コンピュータ可読記憶媒体のより具体的な例の網羅的でないリストは、以下、すなわち、ポータブル・コンピュータ・ディスケット、ハードディスク、ランダム・アクセス・メモリ（ＲＡＭ）、読取り専用メモリ（ＲＯＭ）、消去可能なプログラマブル読取り専用メモリ（ＥＰＲＯＭもしくはフラッシュ・メモリ）、スタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）、ポータブル・コンパクト・ディスク読取り専用メモリ（ＣＤ−ＲＯＭ）、デジタル・バーサタイル・ディスク（ＤＶＤ）、メモリ・スティック、フロッピー（Ｒ）・ディスク、命令が記録されているパンチカードもしくは溝の中の隆起構造などの機械的に符号化されたデバイス、および以上の任意の適切な組合せを含む。本明細書において使用されるコンピュータ可読記憶媒体は、電波または他の自由に伝播する電磁波、導波路もしくは他の伝送媒体を伝播する電磁波（例えば、光ファイバ・ケーブルを通る光パルス）、または配線を介して伝送される電気信号などの、一時的信号そのものであると解釈されるべきではない。
【００５５】
本明細書において説明されるコンピュータ可読プログラム命令は、コンピュータ可読記憶媒体からそれぞれの計算デバイス／処理デバイスに、あるいはネットワーク、例えば、インターネット、ローカル・エリア・ネットワーク、ワイド・エリア・ネットワーク、またはワイヤレス・ネットワーク、あるいはその組合せを介して外部コンピュータもしくは外部ストレージ・デバイスにダウンロードされ得る。ネットワークは、銅伝送ケーブル、光伝送ファイバ、ワイヤレス伝送、ルータ、ファイアウォール、スイッチ、ゲートウェイ・コンピュータ、またはエッジ・サーバ、あるいはその組合せを備え得る。各計算デバイス／各処理デバイスにおけるネットワーク・アダプタ・カードもしくはネットワーク・インターフェースが、ネットワークからコンピュータ可読プログラム命令を受信し、それらのコンピュータ可読プログラム命令を、それぞれの計算デバイス／処理デバイスの内部のコンピュータ可読記憶媒体に記憶されるように転送する。
【００５６】
本発明の動作を実行するためのコンピュータ可読プログラム命令は、アセンブラ命令、命令セット・アーキテクチャ（ＩＳＡ）命令、機械命令、機械依存の命令、マイクロコード、ファームウェア命令、状態設定データ、あるいはＳｍａｌｌｔａｌｋ（Ｒ）、Ｃ＋＋、もしくは類似したものなどのオブジェクト指向プログラミング言語、ならびに「Ｃ」プログラミング言語もしくは類似したプログラミング言語などの従来の手続き型プログラミング言語を含む、１つまたは複数のプログラミング言語の任意の組合せで書かれたソースコードもしくはオブジェクトコードであることが可能である。コンピュータ可読プログラム命令は、全部がユーザのコンピュータ上で実行されること、一部がユーザのコンピュータ上で実行されること、スタンドアロンのソフトウェア・パッケージとして実行されること、一部がユーザのコンピュータ上で実行され、かつ一部が遠隔コンピュータ上で実行されること、あるいは全部が遠隔コンピュータもしくは遠隔サーバ上で実行されることが可能である。全部が遠隔コンピュータもしくは遠隔サーバ上で実行されるシナリオにおいて、遠隔コンピュータは、ローカル・エリア・ネットワーク（ＬＡＮ）またはワイド・エリア・ネットワーク（ＷＡＮ）を含む任意のタイプのネットワークを介してユーザのコンピュータに接続されることが可能であり、あるいは接続は、外部コンピュータに対して行われることが可能である（例えば、インターネット・サービス・プロバイダを使用してインターネットを介して）。いくつかの実施形態において、例えば、プログラマブル・ロジック回路、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、またはプログラマブル・ロジック・アレイ（ＰＬＡ）を含む電子回路が、本発明の態様を実行するために、電子回路をカスタマイズするようにコンピュータ可読プログラム命令の状態情報を利用することによってコンピュータ可読プログラム命令を実行することが可能である。
【００５７】
本発明の態様は、本発明の実施形態による方法、装置（システム）、およびコンピュータ・プログラム製品のフローチャートまたはブロック図、あるいはその両方を参照して本明細書において説明される。フローチャートまたはブロック図、あるいはその両方の各ブロック、ならびにフローチャートまたはブロック図、あるいはその両方におけるブロックの組合せは、コンピュータ可読プログラム命令によって実施され得ることが理解されよう。
【００５８】
これらのコンピュータ可読プログラム命令は、コンピュータまたは他のプログラマブル・データ処理装置のプロセッサを介して実行される命令が、フローチャートまたはブロック図、あるいはその両方の１つまたは複数のブロックにおいて指定される機能／動作を実施するための手段をもたらすように、汎用コンピュータ、専用コンピュータ、または他のプログラマブル・データ処理装置のプロセッサに提供されて、マシンをもたらすことが可能であるものであってよい。これらのコンピュータ可読プログラム命令は、命令を記憶しているコンピュータ可読記憶媒体が、フローチャートまたはブロック図、あるいはその両方の１つまたは複数のブロックにおいて指定される機能／動作の態様を実施する命令を含む製造品を構成するように、コンピュータ可読記憶媒体に記憶され、コンピュータ、プログラマブル・データ処理装置、または他のデバイス、あるいはその組合せに、特定の様態で機能するように指示することができるものであってよい。
【００５９】
コンピュータ可読プログラム命令は、コンピュータ、他のプログラマブル装置、または他のデバイス上で実行される命令が、フローチャートまたはブロック図、あるいはその両方の１つまたは複数のブロックにおいて指定される機能／動作を実施するように、コンピュータ実施プロセスを作り出すべく、コンピュータ、他のプログラマブル・データ処理装置、または他のデバイスにロードされ、コンピュータ、他のプログラマブル装置、または他のデバイス上で一連の動作ステップを実施させるものであってよい。
【００６０】
図におけるフローチャートおよびブロック図は、本発明の様々な実施形態によるシステム、方法、およびコンピュータ・プログラム製品の可能な実施様態のアーキテクチャ、機能、および動作を例示する。これに関して、フローチャートまたはブロック図における各ブロックは、指定された論理機能を実施するための１つまたは複数の実行可能命令を備える命令のモジュール、セグメントまたは部分を表すことが可能である。いくつかの代替の実施様態において、ブロックに記載される機能は、図に記載される順序を外れて生じてもよい。例えば、連続して示される２つのブロックが、関与する機能に依存して、実際には、実質的に同時に実行されてもよく、またはそれらのブロックが、時として、逆の順序で実行されてもよい。また、ブロック図またはフローチャート、あるいはその両方の各ブロック、ならびにブロック図またはフローチャート、あるいはその両方におけるブロックの組合せは、指定された機能もしくは動作を実行する、または専用ハードウェアとコンピュータ命令の組合せを実行する専用ハードウェア・ベースのシステムによって実施され得ることにも留意されたい。
【図１】
0006591548.tif 000002
【図２】
0006591548.tif 000003
【図３】
0006591548.tif 000004
【図４】
0006591548.tif 000005
【図５】
0006591548.tif 000006
【図６】
0006591548.tif 000007
【図７】
0006591548.tif 000008
【図８】
0006591548.tif 000009
【図９】
0006591548.tif 000010