(57)【特許請求の範囲】
【請求項１】
回路であって、
前記回路の１次側と前記回路の２次側との間に電気的に結合された変圧器を備え、
前記回路の１次側は、
入力交流（ＡＣ）電圧信号を受取るように構成された入力端子と、
（ｉ）前記入力端子から前記入力ＡＣ電圧信号を受取り、（ｉｉ）前記入力ＡＣ電圧信号に基づく整流ＡＣ電圧信号を出力するように構成されたブリッジ整流器と、
前記変圧器を挟んで、前記回路の１次側の前記整流ＡＣ電圧信号から、前記回路の２次側に時変フライ電圧信号を生成させるように構成されたフライバックコントローラとを含み、
前記回路の２次側は、前記時変フライ電圧信号に基づいて直流（ＤＣ）出力電圧を発生するように構成されたバックコンバータを含む、回路。
【請求項２】
前記回路の１次側は、オン状態およびオフ状態のうちの１つを有するスイッチをさらに含み、
前記回路の２次側に前記時変フライ電圧信号を生成させるように構成された前記フライバックコントローラは、さらに、前記スイッチを前記オン状態と前記オフ状態との間で切替えるように構成され、
前記スイッチは、
前記オン状態において、前記回路の１次側における前記変圧器の１次巻線を流れる電流から、前記変圧器内にエネルギを生成するように構成され、前記１次巻線を流れる電流は、前記整流ＡＣ電圧信号によって発生するものであり、
前記オフ状態において、前記変圧器内のエネルギを、前記回路の２次側における前記変圧器の２次巻線に伝達し、前記時変フライ電圧信号を生成するように構成されている、請求項１に記載の回路。
【請求項３】
前記時変フライ電圧信号に基づいてフィードバック信号を生成するように構成されたフィードバック回路をさらに備え、
前記スイッチを前記オン状態と前記オフ状態との間で切替えるように構成された前記フライバックコントローラは、さらに、
前記フィードバック回路によって生成された前記フィードバック信号を受取り、
前記フィードバック信号に従って、前記スイッチを前記オン状態および前記オフ状態のうちの１つに設定するように構成されている、請求項２に記載の回路。
【請求項４】
前記回路の２次側の前記時変フライ電圧信号を生成するように構成された前記フライバックコントローラは、さらに、前記時変フライ電圧信号として、
最大電圧と、
前記最大電圧よりも小さく、かつ前記ＤＣ出力電圧よりも大きな最小電圧とを有する電圧信号を発生させるように構成されている、請求項１〜３のいずれかに記載の回路。
【請求項５】
前記電圧信号は、前記整流ＡＣ電圧信号の周波数におよそ等しい周波数をさらに有する、請求項４に記載の回路。
【請求項６】
前記回路の２次側は、前記時変フライ電圧信号から調整された電圧信号を生成するように構成されたフライコンデンサをさらに含み、前記調整された電圧信号の経時的なピーク・ツー・ピーク変化は、前記時変フライ電圧信号よりも小さく、
前記時変フライ電圧信号に基づいて前記ＤＣ出力電圧を発生させるように構成された前記バックコンバータは、さらに、
前記フライコンデンサから前記調整された電圧信号を受取り、
前記調整された電圧信号から前記ＤＣ出力電圧を生成するように構成されている、請求項１〜５のいずれかに記載の回路。
【請求項７】
前記回路の１次側は、前記ブリッジ整流器と前記変圧器との間にバルクコンデンサをさらに含み、
前記フライコンデンサのキャパシタンスは、前記バルクコンデンサのキャパシタンスの約３０％よりも大きい、請求項６に記載の回路。
【請求項８】
前記回路の１次側は、前記ブリッジ整流器と前記変圧器との間にバルクコンデンサを含まない、請求項１〜７のいずれかに記載の回路。
【請求項９】
前記ＤＣ出力電圧は、ユニバーサルシリアルバス（ＵＳＢ）Ｔｙｐｅ−Ｃアダプタに負荷を提供する、請求項１〜８のいずれかに記載の回路。
【請求項１０】
前記ＤＣ出力電圧によって与えられる電力は、１サイクルで前記時変フライ電圧信号によって与えられる平均電力の９７％よりも大きい、請求項１〜９のいずれかに記載の回路。
【請求項１１】
方法であって、
回路の第１の側の入力端子で交流（ＡＣ）電圧信号を受取るステップと、
前記回路の第１の側で、前記ＡＣ電圧信号を整流することによって整流ＡＣ電圧信号を生成するステップと、
前記回路の第１の側の前記整流ＡＣ電圧信号から、前記回路の第２の側に時変フライ電圧信号を生成するステップとを含み、前記回路の第１の側は、変圧器によって前記回路の第２の側に電気的に接続されており、
前記方法はさらに、
前記時変フライ電圧信号に基づいて、前記回路の第２の側の出力端子における直流（ＤＣ）出力電圧を発生するステップを含む、方法。
【請求項１２】
前記回路の第１の側は、フライバックコントローラをさらに含み、
前記時変フライ電圧信号を生成するステップは、
前記回路の第２の側からのフィードバック信号を前記フライバックコントローラが受取るステップと、
前記フィードバック信号に従って、前記変圧器が前記時変フライ電圧信号を発生するステップとを含む、請求項１１に記載の方法。
【請求項１３】
前記回路の第１の側は、オン状態およびオフ状態のうちの１つを有するスイッチをさらに含み、
前記フィードバック信号に従って前記時変フライ電圧信号を発生するステップは、
前記フィードバック信号に基づいて、前記スイッチの状態を前記オン状態および前記オフ状態のうちの１つに設定するステップを含み、
前記スイッチの状態が前記オン状態である第１の時、前記回路の第１の側における前記変圧器の１次巻線を流れる電流から、前記変圧器内にエネルギが生成され、前記１次巻線を流れる電流は、前記整流ＡＣ電圧信号によって発生するものであり、
前記スイッチの状態が前記オフ状態である第２の時、前記変圧器内のエネルギが、前記回路の第２の側における前記変圧器の２次巻線に伝達され、前記時変フライ電圧信号が生成される、請求項１２に記載の方法。
【請求項１４】
前記整流ＡＣ電圧信号から前記回路の第２の側の前記時変フライ電圧信号を生成するステップは、前記時変フライ電圧信号として、
最大電圧と、
前記最大電圧よりも小さく、かつ前記ＤＣ出力電圧よりも大きな最小電圧とを有する電圧信号を発生させるステップを含む、請求項１１〜１３のいずれかに記載の方法。
【請求項１５】
前記電圧信号は、前記整流ＡＣ電圧信号の周波数におよそ等しい周波数をさらに有する、請求項１４に記載の方法。
【請求項１６】
前記回路の第２の側は、前記時変フライ電圧信号から調整された電圧信号を生成するように構成されたフライコンデンサをさらに含み、前記調整された電圧信号の経時的なピーク・ツー・ピーク変化は、前記時変フライ電圧信号よりも小さく、
前記時変フライ電圧信号に基づいて前記ＤＣ出力電圧を発生するステップは、
前記フライコンデンサから前記調整された電圧信号を受取るステップと、
前記調整された電圧信号から前記ＤＣ出力電圧を生成するステップとを含む、請求項１１〜１５のいずれかに記載の方法。
【請求項１７】
前記ＡＣ電圧信号を整流することによって前記整流ＡＣ電圧信号を生成するステップは、前記ＡＣ電圧信号をブリッジ整流器によって整流するステップを含み、
前記回路の第１の側は、前記ブリッジ整流器と前記変圧器との間にバルクコンデンサをさらに含み、
前記フライコンデンサのキャパシタンスは、前記バルクコンデンサのキャパシタンスの約３０％よりも大きい、請求項１６に記載の方法。
【請求項１８】
前記ＡＣ電圧信号を整流することによって前記整流ＡＣ電圧信号を生成するステップは、前記ＡＣ電圧信号をブリッジ整流器によって整流するステップを含み、
前記回路の第１の側において、前記ブリッジ整流器と前記変圧器との間のバルクコンデンサを排除するステップをさらに含む、請求項１１〜１７のいずれかに記載の方法。
【請求項１９】
前記ＤＣ出力電圧によって、ユニバーサルシリアルバス（ＵＳＢ）Ｔｙｐｅ−Ｃアダプタに負荷を提供するステップをさらに含む、請求項１１〜１８のいずれかに記載の方法。
【請求項２０】
前記ＤＣ出力電圧によって与えられる電力は、１サイクルで前記時変フライ電圧信号によって与えられる平均電力の９７％よりも大きい、請求項１１〜１９のいずれかに記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本願は、２０１５年６月９日に出願され「A POWER SUPPLY INCLUDING A FLYBACK CONTROLLER AND BUCK CONVERTER（フライバックコントローラとバックコンバータとを含む電源装置）」と題された米国特許出願第６２／１７３，１７８号の非仮出願であり、当該出願の優先権を主張し、当該出願の全体を本明細書に引用により援用する。
【０００２】
技術分野
本説明は、バックコンバータを含むフライバック電源装置またはアダプタに関する。
【背景技術】
【０００３】
背景
コンピューティングデバイスは、持ち運び可能であり得て、充電式バッテリによって供給された電力で動作し得る。コンピューティングデバイスは、追加的または代替的に、電力変換装置（パワーブリックと呼ばれることもある）によって供給される電力で動作し得る。電力変換装置は、当該電力変換装置の一部分を交流（ＡＣ）差込口（「壁」）に差込むことによって受取られた電力を、コンピューティングデバイスによって使用され、かつ、コンピューティングデバイス上に設けられた差込口に差込み可能な別のコネクタまたはアダプタを用いてコンピューティングデバイスに与えられる電圧の、直流（ＤＣ）電力に変換する。いくつかの場合には、ＤＣ電力は、コンピューティングデバイスに電力を供給しつつ、バッテリを充電／再充電することもできる。パワーアダプタは、交流（ＡＣ）差込口（「壁」）から受取られた電力の電圧（１１０ボルト／２２０ボルト）を、コンピューティングデバイスが必要とする電圧に変換する（適合するように変化させる）ことができる。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
概要
従来のフライバックコンバータは、ブリッジ整流器の後に大きなバルクコンデンサを使用することによって整流電圧を維持する。このようなフライバックコンバータの出力はＤＣ電圧である。この構成の電力密度は低い。なぜなら、バルクキャップはスペースを取り過ぎるからである。改善された技術では、バルクコンデンサが最小に抑えられ、フライバックコンバータの出力はもはやＤＣ電圧ではなく、その代わり、大きなリップルが重なったＤＣ電圧である。大きなリップルからＤＣ電圧を発生させるために、追加のバックコンバータが用いられる。
【課題を解決するための手段】
【０００５】
１つの概括的な局面において、回路は、当該回路の１次側と当該回路の２次側との間に電気的に結合された変圧器を含み得る。回路の１次側は、入力交流（ＡＣ）電圧信号を受取るように構成された入力端子と、（ｉ）入力端子から入力ＡＣ電圧信号を受取り、（ｉｉ）入力ＡＣ電圧信号に基づく整流ＡＣ電圧信号を出力するように構成されたブリッジ整流器と、変圧器を挟んで、回路の第１の側の整流ＡＣ電圧信号から、回路の第２の側の時変フライ電圧信号を生成するように構成されたフライバックコントローラとを含む。回路の２次側は、時変フライ電圧信号に基づいて直流（ＤＣ）出力電圧を発生させるように構成されたバックコンバータを含む。
【０００６】
実現例は、以下の特徴のうちの１つ以上を含み得る。たとえば、回路の１次側は、オン状態およびオフ状態のうちの１つを有するパワースイッチを含み得る。オン状態およびオフ状態は、フライバックコントローラからのＰＷＭ信号によって制御される。回路の第２の側の時変フライ電圧信号を生成するように構成されたフライバックコントローラは、さらに、スイッチをオン状態とオフ状態との間で切替えるように構成され得る。スイッチは、オン状態において、回路の１次側における変圧器の１次巻線を流れる電流から、変圧器内にエネルギを蓄えるように構成され得る。１次巻線を流れる電流は、整流ＡＣ電圧信号によって発生するものである。また、スイッチは、オフ状態において、変圧器内のエネルギを、回路の２次側における変圧器の２次巻線に伝達し、時変フライ電圧信号を生成するように構成され得る。
【０００７】
回路は、時変フライ電圧信号に基づいてフィードバック信号を生成するように構成されたフィードバック回路をさらに含み得る。スイッチをオン状態とオフ状態との間で切替えるように構成されたフライバックコントローラは、さらに、フィードバック回路によって生成されたフィードバック信号を受取り、フィードバック信号に従って、スイッチをオン状態およびオフ状態のうちの１つに設定するように構成され得る。
【０００８】
回路の第２の側の時変フライ電圧信号を生成するように構成されたフライバックコントローラは、さらに、時変フライ電圧信号として、最大電圧と、当該最大電圧よりも小さく、かつＤＣ出力電圧よりも大きな最小電圧とを有する電圧信号を発生させるように構成され得る。電圧信号は、整流ＡＣ電圧信号の周波数におよそ等しい周波数をさらに有し得る。
【０００９】
回路の２次側は、フライ電圧信号から調整された電圧信号を生成するように構成されたフライコンデンサをさらに含み得る。調整された電圧信号の経時的なピーク・ツー・ピーク変化は、フライ電圧信号よりも小さい。時変フライ電圧信号に基づいてＤＣ出力電圧を発生させるように構成されたバックコンバータは、さらに、フライコンデンサから調整された電圧信号を受取り、調整された電圧信号からＤＣ出力電圧を生成するように構成され得る。
【００１０】
回路の１次側は、ブリッジ整流器と変圧器との間にバルクコンデンサをさらに含み得る。バルクコンデンサのキャパシタンスは小さい。バルクキャップが小さいため、フライコンデンサは従来のフライバックコンバータよりも大きい。しかしながら、フライコンデンサの定格電圧はバルクキャップよりも遥かに小さいので、パワーアダプタの全体のサイズは小さくなる。
【００１１】
ＤＣ出力電圧は、ユニバーサルシリアルバス（ＵＳＢ）Ｔｙｐｅ−Ｃアダプタに負荷を提供する。
【００１２】
パワーアダプタ全体の効率を維持するために、バックコンバータは高効率であることが望ましい。
【００１３】
別の局面では、方法は、回路の第１の側の入力端子で交流（ＡＣ）電圧信号を受取るステップと、回路の第１の側で、ＡＣ電圧信号を整流することによって整流ＡＣ電圧信号を生成するステップと、回路の第１の側の整流ＡＣ電圧信号から、回路の第２の側の時変フライ電圧信号を生成するステップとを含み得る。回路の第１の側は、変圧器によって回路の第２の側に電気的に接続されている。この方法はさらに、時変フライ電圧信号に基づいて、回路の第２の側の出力端子における直流（ＤＣ）出力電圧を発生させるステップを含む。
【００１４】
１つ以上の実現例の詳細を添付の図面および以下の説明で述べる。説明および図面から、かつ請求項から他の特徴が明らかになるであろう。
【図面の簡単な説明】
【００１５】
【図１】実現例に係る電力変換回路を示す図である。
【図２Ａ】図１に示す回路に関連する波形を示す図である。
【図２Ｂ】図１に示す回路に関連する波形を示す図である。
【図２Ｃ】図１に示す回路に関連する波形を示す図である。
【図３】実現例に係る、図１に示す回路に基づく別の電力変換回路を示す図である。
【図４】図１および図３に示すバックコンバータに関する追加の詳細を示す図である。
【図５】本明細書に記載の回路とともに用いられ得るコンピュータデバイスおよびモバイルコンピュータデバイスの例を示す図である。
【発明を実施するための形態】
【００１６】
詳細な説明
モバイルデバイスが薄型化および／または軽量化されるにつれて、パワーアダプタ（または充電器）のサイズ（たとえば大きさ）は比較的大きくなる。特にこれらのパワーアダプタによって電力供給される薄型および／または軽量の機器と比較して、大きなパワーアダプタを備えることは不便である場合がある。
【００１７】
パワーアダプタは、一般的に、大きさの大部分を構成するいくつかの構成要素を含む。比較的大きな大きさを占め得る構成要素の１つは、バルクコンデンサである。バルクコンデンサは、フライバックトポロジー（たとえば、オフラインフライバックトポロジー）を用いると、パワーアダプタの大きさの２０％以上を占め得る。それは、７５Ｗ以下の用途には有用なトポロジーであり得る。
【００１８】
本明細書に記載の実現例によれば、パワーアダプタ内のバルクコンデンサのサイズ（容量値または大きさを含み得る）を縮小することができる。本明細書に記載のいくつかのパワーアダプタの実現例では、バルクコンデンサを完全に除去することができる。新たな制御方式を導入することによって、いくつかの実現例では、パワーアダプタからバルクコンデンサを除去することができる。このようなバルクコンデンサのサイズ縮小またはパワーアダプタからの除去の結果として、パワーアダプタを小型化することができるだけでなく、パワーアダプタの製造のコストを削減し、および／または、パワーアダプタの力率および／または電力効率を改善することもできる。このタイプの比較的小型のアダプタは、ユーザの体験の観点からも有益であり得る。
【００１９】
図１は、実現例に係る電力変換回路１００（回路と呼ばれることもある）を示す図である。図１に示すように、回路１００は、当該回路１００の１次側１００Ａにフライバックコントローラ１４０（たとえば、オフラインフライバックコントローラ）を含む。このフライバックコントローラ１４０は、回路１００の２次側１００Ｂのバックコンバータ１３０と直列である。回路１００の１次側１００Ａは、変圧器１１０の第１の側の入力１０２における入力交流（ＡＣ）電圧信号１０に関連する。回路１００の２次側１００Ｂは、変圧器１１０の第２の側における出力１０４における出力直流（ＤＣ）電圧１２に関連する。
【００２０】
回路１００は、入力ＡＣ電圧信号１０に基づいて、安定的で絶縁された出力ＤＣ電圧１２を生成するように構成され得る。回路の基本動作は以下の通りである。入力ＡＣ電圧信号１０が、ブリッジ整流器１２０を用いて比較的高いＤＣ電圧に整流され、整流ＡＣ電圧が生成される。整流ＡＣ電圧を用いて、コンデンサＣＢＵＬＫ（入力コンデンサと呼ばれることもある）が充電される。フライバックコントローラ１４０は、スイッチ１０５（たとえば、ＭＯＳＦＥＴまたは別の種類のスイッチ）を制御する。スイッチ１０５は、当該スイッチ１０５がオン状態（すなわち、閉成状態）であるときは、変圧器１１０の１次巻線を流れる電流によって、変圧器１１０の通電を磁気的に引き起こすように構成されている。スイッチ１０５がオフ状態（すなわち、開放状態）であるときは、変圧器１１０からのエネルギが変圧器１１０の２次巻線に伝達され、コンデンサＣＦＬＹ（出力コンデンサと呼ばれることもある）が充電される。変圧器１１０は、回路１００の１次側１１０Ａと回路１００の２次側１１０Ｂとの間に絶縁性を与えるように構成されてもよい。
【００２１】
時変フライ電圧信号１４として示す、回路の２次側１１０Ｂの出力電圧（フライ電圧線またはフライ電圧ワイヤ上の電圧であり、コンデンサＣＦＬＹの電圧である）を用いて、フィードバック回路１５０によってフィードバック信号１６（フィードバック線またはフィードバックワイヤ上の信号）が生成され得る。本実現例では図示しないが、フィードバック回路１５０は、たとえば、１つ以上の光カプラ（オプトカプラと呼ばれることもある）、誤差増幅器、補償回路、基準電圧／回路、抵抗ネットワーク、および／またはその他のものを含み得る。フライバックコントローラ１４０は、フィードバック信号１６を用いてスイッチ１０５（たとえば、スイッチ１０５のオン期間）を制御し、安定した二次出力電圧（フライ電圧１４）を維持することができる。
【００２２】
上述のように、出力電圧１２を生成するために、フライバックコントローラ１４０はバックコンバータ１３０とともに用いられる。これは、バックコンバータを含まない回路構成、または、出力電圧を生成するために比較的消費電力の大きなデバイスを含み得る回路構成とは対照的である。回路１００の構成は、時変フライ電圧信号１４を固定電圧（たとえば、５Ｖまたは１２Ｖ）ではなく可変電圧とすることが可能である。バックコンバータ１３０を用いて、出力電圧１２として安定した固定電圧を生成することができる。いくつかの実現例では、コンデンサＣＦＬＹのキャパシタンス（たとえば、容量値）に応じて、時変フライ電圧信号１４は＋／−５％〜＋／−３０％の間で変化し得る。いくつかの実現例では、時変フライ電圧信号１４は＋／−３０％を超えて、または、＋／−５％未満で変化し得る。
【００２３】
時変フライ電圧信号１４は固定ではなく可変であり得るため、バルクコンデンサＣＢＵＬＫは、比較的小型のコンデンサ（たとえば、１マイクロファラッド（μＦ））として構成されてもよく、または、回路１００から完全に除去されてもよい。いくつかの実現例では、バルクコンデンサＣＢＵＬＫのサイズは、バックコンバータ１３０を含まない回路におけるよりも、１０分の１または１００分の１に縮小され得る。バルクコンデンサＣＢＵＬＫのサイズ縮小またはバルクコンデンサＣＢＵＬＫの除去によって、回路１００のサイズ（たとえば大きさ）およびコストを大幅に減らすことができる。いくつかの実現例では、コンデンサＣＦＬＹのキャパシタンスは、コンデンサＣＢＵＬＫのキャパシタンスのおよそ２０％〜３０％であり得る。いくつかの実現例では、キャパシタンスＣＦＬＹは、コンデンサＣＢＵＬＫのキャパシタンスの２０％よりも小さくてもよく、または、キャパシタンスＣＦＬＹは、コンデンサＣＢＵＬＫのキャパシタンスの３０％よりも大きくてもよい。
【００２４】
いくつかの実現例では、回路１００は、およそ７５ワット（Ｗ）以上で動作する比較的小型の充電器アダプタを含むさまざまな用途に含まれ得る。たとえば、いくつかの実現例では、回路１００は、ユニバーサルシリアルバス（ＵＳＢ）Ｔｙｐｅ−Ｃアダプタで使用され得る。
【００２５】
少なくとも１つの実現例では、回路１００は、時変フライ電圧信号１４の最小値が出力ＤＣ電圧１２よりも大きくなるように構成され得る。時変フライ電圧信号１４は、バックコンバータによって生成された出力１０４における出力ＤＣ電圧１２よりも高い電圧範囲内に維持される（たとえば、そのような電圧範囲内で揺れ動く）ように構成され得る。たとえば、時変フライ電圧信号１４は、５Ｖ〜１０Ｖの電圧範囲内に維持されるように構成され得て、その最小値は、出力ＤＣ電圧１２よりも少なくとも１Ｖ〜５Ｖだけ高いものであり得る。
【００２６】
具体例として、回路１００は、フライ電圧１４が比較的高レベル（たとえば２８Ｖ）であるように構成され得る。バルクコンデンサＣＢＵＬＫを除去または比較的低い値に保つことができるので、変圧器１１０への変圧器入力電圧ＶＩＮは、正弦波形の絶対値である整流ＡＣ電圧に従い得る。変圧器入力電圧ＶＩＮが高いとき、フライバックコントローラ１４０は、エネルギを１次側１００Ａから２次側１００Ｂへ伝達し、コンデンサＣＦＬＹを２８Ｖまで充電するように構成され得る。変圧器入力電圧ＶＩＮが降下しているときには、２次側１００Ｂに伝達されるエネルギが減少し、その結果、時変フライ電圧信号１４が降下し始め、負荷（図示せず）にエネルギが供給され得る。時変フライ電圧信号１４が低電圧レベル（たとえば２２Ｖ）まで降下したときに、コンデンサＣＦＬＹの充電を開始するのに十分高く変圧器入力電圧ＶＩＮが上昇し得るように、コンデンサＣＦＬＹのサイズは計算され得る。このメカニズムによって、時変フライ電圧信号１４の出力は２２Ｖ〜２８Ｖの間を揺れ動くことになり得る。バックコンバータ１３０によって生成された出力ＤＣ電圧１２は時変フライ電圧信号１４よりも小さいものであり得るので、バックコンバータ１３０は、安定的に出力ＤＣ電圧１２を生成することができる。たとえば、バックコンバータ１３０は、およそ５Ｖ、１２Ｖまたは（最大で）２０Ｖの電圧を生成するように構成され得る。その結果、出力ＤＣ電圧１２は望ましくない態様で影響を受けることがない。
【００２７】
本明細書の開示内容によれば、バルクコンデンサＣＢＵＬＫ（本明細書に開示の教示がなければ、かなり大きくならざるを得ず、アダプタの大きさのおよそ２０％以上を占めていたであろう）を除去またはサイズを大幅に縮小することができ、極めて小型のアダプタが可能になる。また、本明細書に記載の教示がなければ、ＵＳＢ  Ｔｙｐｅ−Ｃの利用において、時変フライ電圧信号１４が２０Ｖに維持されたとすると、２０Ｖの最大電圧しか得られないであろう。
【００２８】
図２Ａ〜図２Ｃは、図１に示す回路１００に関連する波形を示す図である。図２Ａは、図１に示す入力１０２における入力ＡＣ電圧１０での入力ＡＣ電流を示す。図２Ａに示すように、入力電流は、典型的なフライバック構成におけるようなパルス状ではない。入力ＡＣ電流は、入力ＡＣ電圧１０（図示せず）の形状に概ね従う。この挙動は、望ましい力率（入力ＡＣ電圧１０と入力ＡＣ電流とを組み合わせたもの）をもたらし得る。
【００２９】
図２Ｂは、およそ２３．８Ｖの低電圧とおよそ３１．５Ｖの高電圧との間の電圧範囲内で動いている時変フライ電圧信号１４を示す。図２Ｂに示すように、時変フライ電圧信号１４は低電圧と高電圧との間で揺れ動き、充電され、および負荷（図示せず）へエネルギを放電しながら、所望の通りに動作する。
【００３０】
図２Ｂは変圧器入力電圧ＶＩＮを示す。電圧ＶＩＮは、入力ＡＣ電圧１０に従い得る。
図３は、実現例に係る、図１に示す回路１００に基づく別の電力変換回路を示す図である。図３は、図１に示す回路１００の要素の、より具体的な実現例を示す。
【００３１】
図３は、少なくとも４つのダイオードを含むブリッジ整流器１２０の実現例を示す。多くの特定の要素が図３に示されるが、いくつかの実現例では、要素または部品のうちのいくつかを変更してもよく、または他の部品と置換えてもよい。
【００３２】
また、図３は、オプトカプラと、抵抗器Ｒ１〜Ｒ３と、コンデンサＣ１と、ツェナーダイオードＱ２とを含むフィードバック回路１５０の実現例を示す。いくつかの実現例では、回路１００は、さまざまな誤差増幅器、補償回路、基準電圧／回路、抵抗ネットワーク、および／またはその他のものを含み得る。フィードバック信号１６は、この実現例では、フィードバックコンデンサＣＦＢを含む。また、フライバックコントローラ１４０は、電圧レールＶＤＤへの接続、ならびに、ダイオードＤ２および抵抗器Ｒ４を介した入力ＡＣ電圧１０への接続を含む。
【００３３】
図３では、スイッチ１０５がＭＯＳＦＥＴ素子Ｍ１として実現される。この場合、ＭＯＳＦＥＴ素子Ｍ１は、ゲート接続Ｇとソース接続Ｓとを有するｎ型ＭＯＳＦＥＴ素子である。いくつかの実現例では、ダイオードＤ１はツェナーダイオードまたは同期整流器（制御されたＭＯＳＦＥＴまたは窒化ガリウム（ＧａＮ）ＦＥＴであり得る）であってもよい。いくつかの実現例では、ＭＯＳＦＥＴ素子はＧａＮ  ＦＥＴであり得る。
【００３４】
いくつかの実現例では、本明細書に記載の回路は、バルクコンデンサを用いずにフライバックコンバータを動作させることができる制御方法に関連し得る。いくつかの実現例では、本明細書に記載の回路は、バルクコンデンサを除去または削減することによってＡＣ／ＤＣコンバータの力率を改善することができる制御方法に関連し得る。
【００３５】
図４は、図１および図３に示すバックコンバータ１３０に関する詳細の例を示す図である。図４に示すように、バックコンバータ１３０は、入力電圧源４１０（図１および図３の時変フライ電圧信号１４に対応する）と、スイッチ４２０と、ダイオード４３０と、インダクタ４４０と、負荷４５０の両端のＤＣ電圧出力と、インダクタ４４０に直列のコンデンサ４６０とを含む。
【００３６】
スイッチ４２０はパワーＭＯＳＦＥＴ素子として実現される。いくつかの実現例では、パワーＭＯＳＦＥＴ素子はＧａＮ  ＦＥＴであり得る。スイッチ４２０は、規定されたデューティサイクルに従って、規則的にオンおよびオフが切替わるように構成されている。いくつかの構成では、デューティサイクルは、入力フライ電圧信号４１０の電圧（たとえば、最小電圧）に対する、負荷４５０の両端の出力ＤＣ電圧の比率によって規定される。たとえば、出力電圧が８Ｖ、時変フライ電圧信号１４の最小電圧が２２Ｖである場合、デューティサイクルは８／２２である。
【００３７】
インダクタ４４０は、スイッチ４２０が閉成されているとき（オン状態）に電圧降下を呈し、電圧源４１０の電圧を打消すことにより、負荷４５０の両端の正味電圧を低減するように構成されている。スイッチが再び開放されたとき（オフ状態）、電圧源４１０が回路１３０から除外され、電流が減少するであろう。変化する電流はインダクタ４４０の両端の電圧の変化をもたらし、インダクタ４４０が電圧源となる。インダクタ４４０の地場に蓄えられたエネルギは、負荷４５０における電流の流れを支える。なお、負荷４５０における電圧は、電圧源４１０で供給される如何なる電圧よりも常に小さい。なぜなら、常にインダクタ４４０の両端の電圧降下があるからである。
【００３８】
理論上は、バックコンバータ１３０は、入力で受取った電力のうちの１００％を出力に供給する。しかし実際には、それは真実ではない。たとえば、インダクタ４４０は、少なくとも２つの電力損失の原因を与える。すなわち、抵抗損失およびコイル損失である。抵抗損失とは、ワイヤ材料（たとえば銅）が、インダクタ４４０における電気エネルギを熱エネルギに変換する内部抵抗を有することである。コイル損失とは、インダクタ４４０の巻線の数が限られていることに起因する地場の不均一による損失のことである。
【００３９】
使用するコイルを少なくすることによって抵抗損失が最小限に抑えられ、または低減し得るが、そうすると今度はコイル損失を増大させることになるというトレードオフがあることに留意されたい。この観点に沿って、望ましい数のコイルを選択することによって、インダクタからの電力損失は最小限に抑えられ、または低減され得る。このように、９５％を超える変換効率（すなわち、電力損失は５％未満）が達成された。いくつかの実現例では、効率は９７％を超え（すなわち、電力損失は３％未満）、いくつかの他の実現例では、効率は９８％を超えた（すなわち、電力損失は２％未満）。
【００４０】
図５は、本明細書に記載の技術とともに用いられ得る汎用コンピュータデバイス５００および汎用モバイルコンピュータデバイス５５０の例を示す。本明細書に記載の回路（たとえば、回路１００、回路３００）は、図５に関連して記載された任意のコンピュータデバイス（および／または関連するアダプタ）に関して用いられ得る。
【００４１】
図５に示すように、コンピューティングデバイス５００は、ラップトップ、デスクトップ、ワークステーション、携帯情報端末、サーバ、ブレードサーバ、メインフレーム、および他の適切なコンピュータなどの、さまざまな形態のデジタルコンピュータを表わすことを意図している。コンピューティングデバイス５５０は、携帯情報端末、セルラー電話、スマートフォン、および他の同様のコンピューティングデバイスなどの、さまざまな形態のモバイルデバイスを表わすことを意図している。ここに示すコンポーネント、それらの接続および関係、ならびにそれらの機能は例示であることが意図されているに過ぎず、本文書に記載のおよび／または特許請求の範囲に記載の本発明の実現例を限定することを意図していない。
【００４２】
コンピューティングデバイス５００は、プロセッサ５０２、メモリ５０４、記憶装置５０６、メモリ４０４および高速拡張ポート５１０に接続している高速インターフェイス５０８、ならびに低速バス５１４および記憶装置５０６に接続している低速インターフェイス５１２を含む。コンポーネント５０２，５０４，５０６，５０８，５１０および５１２の各々はさまざまなバスを用いて相互に接続されており、共通のマザーボード上にまたは他の態様で適宜搭載され得る。プロセッサ５０２は、コンピューティングデバイス５００内で実行される命令を処理可能であり、この命令には、ＧＵＩのためのグラフィック情報を高速インターフェイス５０８に結合されているディスプレイ５１６などの外部入出力デバイス上に表示するためにメモリ５０４内または記憶装置５０６上に記憶されている命令が含まれる。他の実現例では、複数のプロセッサおよび／または複数のバスが、複数のメモリおよび複数種類のメモリとともに必要に応じて用いられ得る。また、複数のコンピューティングデバイス５００が接続され得て、各デバイスは（たとえばサーババンク、ブレードサーバのグループ、またはマルチプロセッサシステムとして）必要な動作の一部を提供する。
【００４３】
メモリ５０４は情報をコンピューティングデバイス５００内に記憶する。一実現例では、メモリ５０４は１つまたは複数の揮発性メモリユニットである。別の実現例では、メモリ５０４は１つまたは複数の不揮発性メモリユニットである。また、メモリ５０４は、磁気ディスクまたは光ディスクなどの別の形態のコンピュータ読取可能媒体であってもよい。
【００４４】
記憶装置５０６は、コンピューティングデバイス５００に大容量記憶を提供可能である。一実現例では、記憶装置５０６は、フロッピー（登録商標）ディスクデバイス、ハードディスクデバイス、光ディスクデバイス、またはテープデバイス、フラッシュメモリもしくは他の同様のソリッドステートメモリデバイス、またはストレージエリアネットワークもしくは他のコンフィギュレーションにおけるデバイスを含む多数のデバイスなどの、コンピュータ読取可能媒体であってもよく、または当該コンピュータ読取可能媒体を含んでいてもよい。コンピュータプログラムプロダクトが情報媒体内に有形に具体化され得る。また、コンピュータプログラムプロダクトは、実行されると上述のような１つ以上の方法を実行する命令を含み得る。情報媒体は、メモリ５０４、記憶装置５０６、またはプロセッサ５０２上のメモリなどの、コンピュータ読取可能媒体または機械読取可能媒体である。
【００４５】
高速コントローラ５０８はコンピューティングデバイス５００のための帯域幅集約的な動作を管理するのに対して、低速コントローラ５１２はより低い帯域幅集約的な動作を管理する。そのような機能の割当ては例示に過ぎない。一実現例では、高速コントローラ５０８はメモリ５０４、ディスプレイ５１６に（たとえばグラフィックスプロセッサまたはアクセラレータを介して）、およびさまざまな拡張カード（図示せず）を受付け得る高速拡張ポート５１０に結合される。当該実現例では、低速コントローラ５１２は記憶装置５０６および低速拡張ポート５１４に結合される。さまざまな通信ポート（たとえばＵＳＢ、ブルートゥース（登録商標）、イーサネット（登録商標）、無線イーサネット）を含み得る低速拡張ポートは、キーボード、ポインティングデバイス、スキャナ、またはスイッチもしくはルータといったネットワーキングデバイスなどの１つ以上の入出力デバイスに、たとえばネットワークアダプタを介して結合され得る。
【００４６】
コンピューティングデバイス５００は、図に示すように多数の異なる形態で実現されてもよい。たとえば、コンピューティングデバイス５００は標準的なサーバ５２０として、またはそのようなサーバのグループ内で複数回実現されてもよい。また、コンピューティングデバイス５００はラックサーバシステム５２４の一部として実現されてもよい。さらに、コンピューティングデバイス５００はラップトップコンピュータ５２２などのパーソナルコンピュータにおいて実現されてもよい。あるいは、コンピューティングデバイス５００からのコンポーネントは、デバイス５５０などのモバイルデバイス（図示せず）内の他のコンポーネントと組み合わされてもよい。そのようなデバイスの各々がコンピューティングデバイス５００，５５０の１つ以上を含んでいてもよく、システム全体が、互いに通信する複数のコンピューティングデバイス５００，５５０で構成されてもよい。
【００４７】
コンピューティングデバイス５５０は、数あるコンポーネントの中でも特に、プロセッサ５５２、メモリ５６４、ディスプレイ５５４などの入出力デバイス、通信インターフェイス５６６、およびトランシーバ５６８を含む。また、デバイス５５０に は、マイクロドライブまたは他のデバイスなどの記憶装置が提供されて付加的なストレージが提供されてもよい。コンポーネント５５０，５５２，５６４，５５４，５６６および５６８の各々はさまざまなバスを用いて相互に接続されており、当該コンポーネントのいくつかは共通のマザーボード上にまたは他の態様で適宜搭載され得る。
【００４８】
プロセッサ５５２は、メモリ５６４に記憶されている命令を含む、コンピューティングデバイス５５０内の命令を実行可能である。プロセッサは、別個の複数のアナログおよびデジタルプロセッサを含むチップのチップセットとして実現されてもよい。プロセッサは、たとえば、ユーザインターフェイス、デバイス５５０が実行するアプリケーション、およびデバイス５５０による無線通信の制御などの、デバイス５５０の他のコンポーネントの協調を提供し得る。
【００４９】
プロセッサ５５２は、ディスプレイ５５４に結合された制御インターフェイス５５８およびディスプレイインターフェイス５５６を介してユーザと通信し得る。ディスプレイ５５４は、たとえば、ＴＦＴ  ＬＣＤ（薄膜トランジスタ液晶ディスプレイ）もしくはＯＬＥＤ（有機発光ダイオード）ディスプレイ、または他の適切なディスプレイ技術であり得る。ディスプレイインターフェイス４５６は、ディスプレイ５５４を駆動してグラフィックおよび他の情報をユーザに提示するための適切な回路を含み得る。制御インターフェイス５５８はユーザからコマンドを受信し、当該コマンドをプロセッサ５５２に提出するために変換し得る。さらに、外部インターフェイス５６２が、デバイス５５０と他のデバイスとの隣接通信を可能にするために、プロセッサ５５２と通信した状態で提供されてもよい。外部インターフェイス５６２は、たとえば、ある実現例では有線通信を提供し、他の実現例では無線通信を提供してもよく、また、複数のインターフェイスが用いられてもよい。
【００５０】
メモリ５６４は情報をコンピューティングデバイス５５０内に記憶する。メモリ５６４は、１つもしくは複数のコンピュータ読取可能媒体、１つもしくは複数の揮発性メモリユニット、または１つもしくは複数の不揮発性メモリユニットの１つ以上として実現され得る。さらに、拡張メモリ５７４が提供され、たとえばＳＩＭＭ（Single In Line Memory Module）カードインターフェイスを含み得る拡張インターフェイス５７２を介してデバイス５５０に接続されてもよい。このような拡張メモリ５７４はデバイス５５０に余分のストレージスペースを提供し得るか、またはデバイス５５０のためのアプリケーションもしくは他の情報をさらに記憶し得る。具体的には、拡張メモリ５７４は上述のプロセスを実行または補足するための命令を含み得て、さらにセキュア情報を含み得る。ゆえに、たとえば、拡張メモリ５７４はデバイス５５０のためのセキュリティモジュールとして提供されてもよく、デバイス５５０のセキュアな使用を許可する命令でプログラムされてもよい。さらに、ハッキング不可能なようにＳＩＭＭカード上に識別情報を置くなどのように、セキュアなアプリケーションが付加的な情報とともにＳＩＭＭカードを介して提供されてもよい。
【００５１】
メモリは、以下に記載のように、たとえばフラッシュメモリおよび／またはＮＶＲＡＭメモリを含み得る。一実現例では、コンピュータプログラムプロダクトが情報媒体内に有形に具体化される。コンピュータプログラムプロダクトは、実行されると上述のような１つ以上の方法を実行する命令を含む。情報媒体は、メモリ５６４、拡張メモリ５７４、またはプロセッサ５５２上のメモリなどの、コンピュータ読取可能媒体または機械読取可能媒体であり、これは、たとえばトランシーバ５６８または外部インターフェイス５６２上で受信され得る。
【００５２】
デバイス５５０は、必要に応じてデジタル信号処理回路を含み得る通信インターフェイス５６６を介して無線通信し得る。通信インターフェイス５６６は、とりわけ、ＧＳＭ（登録商標）音声通話、ＳＭＳ、ＥＭＳ、またはＭＭＳメッセージング、ＣＤＭＡ、ＴＤＭＡ、ＰＤＣ、ＷＣＤＭＡ（登録商標）、ＣＤＭＡ２０００、またはＧＰＲＳなどの、さまざまなモードまたはプロトコル下の通信を提供し得る。そのような通信は、たとえば無線周波数トランシーバ５６８を介して起こり得る。さらに、ブルートゥース、Ｗｉ−Ｆｉ、または他のそのようなトランシーバ（図示せず）を用いるなどして、短距離通信が起こり得る。さらに、ＧＰＳ（全地球測位システム）レシーバモジュール５７０が付加的なナビゲーション関連および位置関連の無線データをデバイス５５０に提供し得て、当該データはデバイス５５０上で実行されるアプリケーションによって適宜用いられ得る。
【００５３】
また、デバイス５５０は、ユーザから口頭情報を受信して当該情報を使用可能なデジタル情報に変換し得る音声コーデック５６０を用いて可聴的に通信し得る。音声コーデック５６０も同様に、たとえばデバイス５５０のハンドセット内で、スピーカを介すなどしてユーザに可聴音を生成し得る。そのような音は音声電話からの音を含んでいてもよく、録音された音（たとえば音声メッセージ、音楽ファイル等）を含んでいてもよく、さらに、デバイス５５０上で実行されるアプリケーションが生成する音を含んでいてもよい。
【００５４】
コンピューティングデバイス５５０は、図に示すように多数の異なる形態で実現されてもよい。たとえば、コンピューティングデバイス５５０はセルラー電話５８０として実現されてもよい。また、コンピューティングデバイス５５０は、スマートフォン５８２、携帯情報端末、または他の同様のモバイルデバイスの一部として実現されてもよい。
【００５５】
本明細書に記載のシステムおよび技術のさまざまな実現例は、デジタル電子回路、集積回路、特別に設計されたＡＳＩＣ（特定用途向け集積回路）、コンピュータハードウェア、ファームウェア、ソフトウェア、および／またはそれらの組み合わせで実現され得る。これらのさまざまな実現例は、少なくとも１つのプログラマブルプロセッサを含むプログラマブルシステム上で実行可能および／または解釈可能な１つ以上のコンピュータプログラムにおける実現例を含んでいてもよく、当該プロセッサは専用であっても汎用であってもよく、ストレージシステム、少なくとも１つの入力デバイス、および少なくとも１つの出力デバイスからデータおよび命令を受信するように、かつこれらにデータおよび命令を送信するように結合されている。
【００５６】
これらのコンピュータプログラム（プログラム、ソフトウェア、ソフトウェアアプリケーションまたはコードとしても公知）はプログラマブルプロセッサのための機械命令を含んでおり、高レベル手続き言語および／もしくはオブジェクト指向プログラミング言語で、ならびに／またはアセンブリ言語／機械言語で実現され得る。本明細書において使用する「機械読取可能媒体」「コンピュータ読取可能媒体」という用語は、機械命令および／またはデータをプログラマブルプロセッサに提供するために用いられる任意のコンピュータプログラムプロダクト、装置および／またはデバイス（たとえば磁気ディスク、光ディスク、メモリ、プログラマブルロジックデバイス（ＰＬＤ））を指し、機械命令を機械読取可能信号として受信する機械読取可能媒体を含む。「機械読取可能信号」という用語は、機械命令および／またはデータをプログラマブルプロセッサに提供するために用いられる任意の信号を指す。
【００５７】
ユーザとの対話を提供するために、本明細書に記載のシステムおよび技術は、情報をユーザに表示するためのディスプレイデバイス（たとえばＣＲＴ（陰極線管）またはＬＣＤ（液晶ディスプレイ）モニタ）と、ユーザが入力をコンピュータに提供する際に使用可能なキーボードおよびポインティングデバイス（たとえばマウスまたはトラックボール）とを有するコンピュータ上で実現され得る。他の種類のデバイスを用いてユーザとの対話を提供することもでき、たとえば、ユーザに提供されるフィードバックは任意の形態の感覚フィードバック（たとえば視覚フィードバック、聴覚フィードバック、または触覚フィードバック）であり得て、ユーザからの入力は、音響入力、スピーチ入力、または触覚入力を含む任意の形態で受信され得る。
【００５８】
本明細書に記載のシステムおよび技術は、バックエンドコンポーネントを（たとえばデータサーバとして）含む、またはミドルウェアコンポーネントを（たとえばアプリケーションサーバとして）含む、またはフロントエンドコンポーネント（たとえば、ユーザが上記のシステムおよび技術の実現例と対話する際に使用可能なグラフィックユーザインターフェイスもしくはウェブブラウザを有するクライアントコンピュータ）、またはそのようなバックエンド、ミドルウェア、もしくはフロントエンドコンポーネントの任意の組み合わせを含むコンピューティングシステムにおいて実現され得る。システムのコンポーネントは、任意の形態または媒体のデジタルデータ通信（たとえば通信ネットワーク）によって相互に接続され得る。通信ネットワークの例として、ローカルエリアネットワーク（「ＬＡＮ」）、ワイドエリアネットワーク（「ＷＡＮ」）、およびインターネットが挙げられる。
【００５９】
コンピューティングシステムはクライアントおよびサーバを含み得る。クライアントおよびサーバは一般に互いにリモートであり、典型的に通信ネットワークを介して対話する。クライアントとサーバとの関係は、それぞれのコンピュータ上で実行されて互いにクライアント−サーバ関係を有するコンピュータプログラムによって生じる。
【００６０】
多数の実施形態を説明した。しかしながら、明細書の精神および範囲から逸脱することなくさまざまな変更がなされ得ることが理解されるであろう。
【００６１】
また、ある要素が別の要素に対して、上にある、接続されている、電気的に接続されている、結合されている、または電気的に結合されていると記載されている場合、それは上記別の要素に対して、直接的に上にあり、接続され、もしくは結合されてもよいし、または、１つ以上の介在要素が存在してもよいことが理解されるであろう。一方、ある要素が別の要素に対して、直接的に上にある、直接的に接続されている、または直接的に結合されていると記載されている場合、介在要素は存在しない。直接的に上にある、直接的に接続されている、または直接的に結合されているという表現は詳細な説明を通じて使用されていないかもしれないが、直接的に上にある、直接的に接続されている、または直接的に結合されているものとして図示される要素は、上記のように見なされ得る。本願の特許請求の範囲は、明細書に記載の、または図示された例示的な関係を規定するように補正され得る。
【００６２】
記載されている実現例の特定の特徴について本明細書に記載されているように説明してきたが、多くの変形例、置換例、変更例および等価物が当業者に想起されるであろう。したがって、添付の特許請求の範囲は、実現例の範囲に含まれる全てのこのような変形例および変更例をカバーするよう意図されていることが理解されるべきである。それらは限定的ではなく単に一例として示されており、形状および詳細の点でさまざまな変更を行ってもよいということが理解されるべきである。本明細書に記載の装置および／または方法の如何なる部分も、相互に排他的な組み合わせを除いて、如何なる組み合わせで組み合わせられてもよい。本明細書に記載の実現例は、記載されているさまざまな実現例の機能、構成要素および／または特徴のさまざまな組み合わせおよび／または下位の組み合わせを含み得る。
【００６３】
また、図面に示す論理フローは、所望の結果を達成するために、示されている特定の順序、または起こる順序を必要としない。また、記載のフローとは他のステップが提供されてもよく、または当該フローからステップが除去されてもよく、記載のシステムに他のコンポーネントが追加されてもよく、または当該システムからコンポーネントが除去されてもよい。したがって、他の実施形態も以下の請求項の範囲内にある。
【図１】
0006595615.tif 000002
【図２Ａ】
0006595615.tif 000003
【図２Ｂ】
0006595615.tif 000004
【図２Ｃ】
0006595615.tif 000005
【図３】
0006595615.tif 000006
【図４】
0006595615.tif 000007
【図５】
0006595615.tif 000008