(57)【特許請求の範囲】
【請求項１】
基板と、前記基板上に層間絶縁膜を挟み、かつ積層された下層コイルおよび上層コイルと、前記上層コイルと電気的に接続された回路部と、複数の電極パッドと、を備えた半導体チップと、
前記上層コイルと、前記回路部と、を電気的に接続し、かつ前記半導体チップ上に配置された第１ワイヤと、
前記半導体チップの周囲に配置された複数のリード部と、
前記半導体チップの前記複数の電極パッドのそれぞれと、前記複数のリード部のそれぞれと、を電気的に接続する複数の第２ワイヤと、
を有し、
前記第１ワイヤは、前記複数の第２ワイヤの延在方向に沿った方向に延在されている、半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記第１ワイヤの長さは、前記複数の第２ワイヤのそれぞれの長さより短い、半導体装置。
【請求項３】
請求項１に記載の半導体装置において、
前記回路部は、平面視で、前記第１ワイヤの一端が接続される前記上層コイルの端子と、前記第１ワイヤの他端が接続される前記回路部の端子と、の間に配置されている、半導体装置。
【請求項４】
請求項３に記載の半導体装置において、
前記回路部は、平面視で、前記第１ワイヤと重なる位置に配置されている、半導体装置。
【請求項５】
請求項１に記載の半導体装置において、
前記半導体チップ、前記第１ワイヤおよび前記複数の第２ワイヤを覆う樹脂製の封止体が形成されている、半導体装置。
【請求項６】
請求項１に記載の半導体装置において、
前記第１ワイヤは、コイル機能を有する、半導体装置。
【請求項７】
請求項１に記載の半導体装置において、
前記第１ワイヤおよび前記複数の第２ワイヤは、同一の材料からなる、半導体装置。
【請求項８】
基板と、前記基板上に層間絶縁膜を挟み、かつ積層された下層コイルおよび上層コイルと、前記上層コイルと電気的に接続された回路部と、複数の電極パッドと、を備えた半導体チップと、
前記上層コイルと、前記回路部と、を電気的に接続し、かつ前記半導体チップ上に配置された第１ワイヤと、
前記半導体チップの主面の４辺のそれぞれの周囲に配置された複数のリード部と、
前記半導体チップの前記複数の電極パッドのそれぞれと、前記複数のリード部のそれぞれと、を電気的に接続する複数の第２ワイヤと、
を有し、
前記第１ワイヤは、前記半導体チップの前記主面の４つの辺に沿って設けられた前記複数の電極パッドのうち、平面視における前記上層コイルの中心と最も近い位置の前記電極パッドに接続された前記第２ワイヤの延在方向に沿った方向に延在されている、半導体装置。
【請求項９】
請求項８に記載の半導体装置において、
前記第１ワイヤの長さは、前記複数の第２ワイヤのそれぞれの長さより短い、半導体装置。
【請求項１０】
請求項８に記載の半導体装置において、
前記回路部は、平面視で、前記第１ワイヤの一端が接続される前記上層コイルの端子と、前記第１ワイヤの他端が接続される前記回路部の端子と、の間に配置されている、半導体装置。
【請求項１１】
請求項１０に記載の半導体装置において、
前記回路部は、平面視で、前記第１ワイヤと重なる位置に配置されている、半導体装置。
【請求項１２】
請求項８に記載の半導体装置において、
前記半導体チップ、前記第１ワイヤおよび前記複数の第２ワイヤを覆う樹脂製の封止体が形成されている、半導体装置。
【請求項１３】
請求項８に記載の半導体装置において、
前記第１ワイヤは、コイル機能を有する、半導体装置。
【請求項１４】
請求項８に記載の半導体装置において、
前記第１ワイヤおよび前記複数の第２ワイヤは、同一の材料からなる、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、層間絶縁膜を介して積層される２つのコイルが設けられた半導体チップを有する半導体装置に関する。
【背景技術】
【０００２】
基板上に層間絶縁膜を挟んで２つのコイルが積層された構造のマイクロトランス素子が知られている。このマイクロトランス素子では、送信回路が接続される送信側コイルと、受信回路が接続される受信側コイルと、を備えている。
【０００３】
上記マイクロトランス素子については、例えば特開２０１１−８２２１２号公報（特許文献１）に記載があり、この特許文献１には、マイクロトランス素子および送信回路が形成された半導体チップと、受信回路が形成された半導体チップと、が外部配線（ワイヤ）によって接続された構造が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−８２２１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記特許文献１に記載された一対のインダクタ素子（マイクロトランス素子）では、一対のインダクタ素子が形成された一方の半導体チップと、インダクタ素子が形成されていない他方の半導体チップと、がワイヤによって接続されている。
【０００６】
この場合、２つのチップ間でのチップ厚の差、層間絶縁膜の膜構造の違い、パッド構造の違い等から半導体装置の組立ての難易度が高くなる。さらに、チップ間を接続するワイヤのワイヤ長が長いと、樹脂モールド時にワイヤ流れが発生し、その結果、半導体装置の組立ての難易度がさらに高まる。
【０００７】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
一実施の形態による半導体装置は、基板上に層間絶縁膜を挟みかつ積層された下層コイルおよび上層コイルと、前記上層コイルと電気的に接続された回路部と、複数の電極パッドと、を備えた半導体チップを有する。さらに、上記上層コイルと上記回路部とを電気的に接続し、かつ上記半導体チップ上に配置された第１ワイヤと、上記半導体チップの周囲に配置された複数のリード部と、上記半導体チップの上記複数の電極パッドと上記複数のリード部とを電気的に接続する複数の第２ワイヤと、を有し、上記第１ワイヤは、上記複数の第２ワイヤの延在方向に沿った方向に延在されている。
【０００９】
また、一実施の形態による他の半導体装置は、基板上に層間絶縁膜を挟みかつ積層された下層コイルおよび上層コイルと、上記上層コイルと電気的に接続された回路部と、複数の電極パッドと、を備えた半導体チップを有する。さらに、上記上層コイルと上記回路部とを電気的に接続し、かつ上記半導体チップ上に配置された第１ワイヤと、上記半導体チップの主面の４辺の周囲に配置された複数のリード部と、上記半導体チップの上記複数の電極パッドと上記複数のリード部とを電気的に接続する複数の第２ワイヤと、を有する。さらに、上記第１ワイヤは、上記半導体チップの上記主面の４つの辺に沿って設けられた上記複数の電極パッドのうち、平面視における上記上層コイルの中心と最も近い位置の上記電極パッドに接続された上記第２ワイヤの延在方向に沿った方向に延在されている。
【発明の効果】
【００１０】
上記一実施の形態によれば、半導体装置の組立ての容易化を図ることができる。
【図面の簡単な説明】
【００１１】
【図１】実施の形態の半導体装置の要部の基本構造の一例を示す平面図である。
【図２】図１に示すＡ−Ａ線に沿って切断した構造を示す断面図である。
【図３】実施の形態の半導体装置の構造の一例を内部を透過して示す平面図である。
【図４】図３に示す半導体装置に搭載される半導体チップの構造の一例を示す断面図である。
【図５】図３に示すＡ−Ａ線に沿って切断した構造を示す断面図である。
【図６】実施の形態の半導体装置に搭載される半導体チップの基本構造を示す断面図である。
【図７】比較例の半導体チップの構造を示す断面図である。
【図８】他の比較例の半導体チップの構造を示す断面図である。
【図９】第１変形例の半導体装置の構造を内部を透過して示す平面図である。
【図１０】第２変形例の半導体装置の構造を内部を透過して示す平面図である。
【図１１】第３変形例の半導体装置の構造を内部を透過して示す平面図である。
【図１２】第４変形例の半導体装置の構造を内部を透過して示す平面図である。
【発明を実施するための形態】
【００１２】
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００１３】
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
【００１４】
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
【００１５】
また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００１６】
また、以下の実施の形態において、構成要素等について、「Ａから成る」、「Ａより成る」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１７】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
【００１８】
＜半導体装置の構造＞
図１は実施の形態の半導体装置の要部の基本構造の一例を示す平面図、図２は図１に示すＡ−Ａ線に沿って切断した構造を示す断面図、図３は実施の形態の半導体装置の構造の一例を内部を透過して示す平面図、図４は図３に示す半導体装置に搭載される半導体チップの構造の一例を示す断面図、図５は図３に示すＡ−Ａ線に沿って切断した構造を示す断面図である。
【００１９】
本実施の形態の半導体装置は、図１および図２の基本構造に示すように、内部に搭載される半導体チップ１に一対の２つのインダクタ（コイル）が配置されたものであり、チップ内において、２つのインダクタ（一対のインダクタ素子であり、この素子のことをマイクロトランス素子ともいう）を誘導結合させることにより、インダクタ間を非接触で電気信号を伝達するものである。ここで、誘導結合させるインダクタ間での電源電圧は、例えば、低電圧側が数Ｖ程度で、一方、高電圧側が数百Ｖ〜数千Ｖ程度と大きく異なっており、したがって、上記インダクタ間で絶縁膜（絶縁層）を介して非接触で電気信号を伝達する。
【００２０】
また、半導体チップ１には、外部に信号を送信する回路部や、外部からの信号を受信する回路部が設けられている。すなわち、本実施の形態の半導体装置は、インダクタ結合を行う２つのコイルやコイルへの信号の送受信を行う回路部が１つの半導体チップ１に組み込まれ、１チップ化された半導体パッケージである。
【００２１】
ここで、本実施の形態の半導体装置の用途について説明すると、本実施の形態の半導体装置は、例えば、自動車（ＥＶ：電気自動車、ＨＶ；ハイブリッド自動車）、スイッチング電源、照明コントローラ、太陽光発電コントローラ、または携帯電話器やモバイル通信機器等に適用することができる。
【００２２】
その中で、例えば、自動車用途としては、半導体チップ１の低電圧側の供給電源電圧が、例えば５Ｖ程度であるのに対し、一方、高電圧側の供給電源電圧は、例えば６００Ｖ〜１０００Ｖもしくはそれ以上の電圧である。
【００２３】
次に、図３〜図５を用いて本実施の形態の半導体装置の詳細構造について説明する。なお、本実施の形態では、上記半導体装置の一例として、ＳＯＰ（Small Outline Package)７を取り上げて説明する。
【００２４】
ＳＯＰ７には、図４に示すように、シリコンのベース板である基板１ｂ、基板１ｂ上に設けられた回路部、および主面１ａに露出する複数の電極パッド１ｆを備えた半導体チップ１が組み込まれている。さらに、半導体チップ１には、基板１ｂ上において、層間絶縁膜１ｅを挟み、かつ積層された下層コイル（下層インダクタ）１ｃおよび上層コイル（上層インダクタ）１ｄと、上層コイル１ｄに電気的に接続された第１回路部（回路部）１ｇと、下層コイル１ｃに電気的に接続された第２回路部１ｈと、が設けられている。
【００２５】
すなわち、下層コイル１ｃと上層コイル１ｄは、層間絶縁膜１ｅを挟んだ状態で対向して配置されている。言い換えると下層コイル１ｃと上層コイル１ｄは、電気的に絶縁（分離）されている。これにより、チップ内部において、下層コイル１ｃと上層コイル１ｄとが誘導結合され、その結果、下層コイル１ｃと上層コイル１ｄとの間で非接触で電気信号を伝達することができる。
【００２６】
なお、下層コイル１ｃおよび上層コイル１ｄは、例えば、銅（Ｃｕ）配線からなり、下層コイル１ｃと上層コイル１ｄの間に介在される層間絶縁膜１ｅは、例えば、ポリイミドからなる。
【００２７】
また、下層コイル１ｃと上層コイル１ｄのそれぞれ平面形状は、四角形の渦巻き状からなる。
【００２８】
ここで、半導体チップ１は、図５に示すように、接着材であるダイボンド材を介してダイパッド４上に搭載されている。
【００２９】
さらに、半導体チップ１の主面１ａ上には、上層コイル１ｄと、第１回路部１ｇとを電気的に接続する外部配線であるワイヤ（第１ワイヤ）２が配置されている。すなわち、ワイヤ２は、上層コイル１ｄの端子１ｄａと第１回路部１ｇの端子１ｇａとを電気的に接続するものであるが、半導体チップ１の外部に配置された外部配線である。
【００３０】
これは、チップ内において、内部配線で上層コイル１ｄと第１回路部１ｇとを電気的に接続しようとすると、上層コイル１ｄの端子１ｄａは、コイルの中心付近に配置されているため、上層コイル１ｄと同一層では引き出すことができない。その結果、上層コイル１ｄと第１回路部１ｇとを電気的に接続するための、半導体チップ１の外部配線としてワイヤ２が用いられている。なお、上層コイル１ｄと層を変えて内部配線を用いて引き出すことも考えられるが、その場合、半導体チップ１の層数が増えるため、コスト高となる。
【００３１】
したがって、本実施の形態のＳＯＰ７では、半導体チップ１における上層コイル１ｄと第１回路部１ｇとを外部配線（ワイヤ２）によって電気的に接続している。
【００３２】
また、図３に示すように、ＳＯＰ７は、半導体チップ１の周囲に配置された複数のインナリード（リード部）３ａと、複数のインナリード３ａのそれぞれに繋がる外部端子であるアウタリード３ｂと、半導体チップ１の複数の電極パッド１ｆのそれぞれと複数のインナリード３ａのそれぞれとを電気的に接続する複数のワイヤ（第２ワイヤ）５と、を有している。
【００３３】
すなわち、ＳＯＰ７では、半導体チップ１の主面１ａの対向する２つの辺の周縁部のそれぞれに複数の電極パッド１ｆが配置されており、半導体チップ１の主面１ａの対向する２辺それぞれに対向して複数のインナリード３ａが設けられている。
【００３４】
したがって、ＳＯＰ７における複数のインナリード３ａは、図３に示すように、半導体チップ１の主面１ａの対向する２辺それぞれに対向する状態で配置されているため、これらのインナリード３ａに接続される複数のワイヤ５は、それぞれ同じ方向に沿って延在している。
【００３５】
そして、本実施の形態のＳＯＰ７では、ワイヤ２は、複数のワイヤ５の延在方向に沿った方向に延在するように形成されている。すなわち、半導体チップ１上に配置されるワイヤ２と、複数のインナリード３ａのそれぞれに接続する組立て用の複数のワイヤ５は、同一方向に形成されている。
【００３６】
さらに、半導体チップ１上に配置されるワイヤ２の長さは、複数のワイヤ５のそれぞれの長さより短い。つまり、複数のワイヤ５のそれぞれの延在方向に沿った方向におけるワイヤ２の長さが、複数のワイヤ５それぞれの長さより短くなっている。
【００３７】
また、ＳＯＰ７では、上層コイル１ｄの一部としてワイヤ２を用いている。言い換えると、ワイヤ２はコイル機能を有している。すなわち、ワイヤ２は、図３に示すように、一端が上層コイル１ｄの端子１ｄａに接続し、他端が第１回路部１ｇの端子１ｇａに接続されているが、上層コイル１ｄを設計する際に、ワイヤ２も上層コイル１ｄの一部と見做して抵抗値等を考慮して設計されている。つまり、ワイヤ２の端子１ｇａとの境界部までを上層コイル１ｄと見做して設計している。
【００３８】
これにより、コイルの設計を容易にすることができる。
【００３９】
なお、ワイヤ２は、必ずしも上層コイル１ｄの一部と見做さずにコイル（インダクタ）を設計してもよい。つまり、ワイヤ２はコイル機能を有していなくてもよい。この場合には、上層コイル１ｄの端子１ｄａまでをコイル（インダクタ）として設計する。
【００４０】
また、ＳＯＰ７では、複数のアウタリード３ｂのそれぞれは、図５に示すように、ガルウィング状に曲げ成形されている。
【００４１】
また、半導体チップ１に形成される第１回路部１ｇおよび第２回路部１ｈは、第１回路部１ｇおよび第２回路部１ｈのうち、何れか一方が送信回路であり、何れか他方が受信回路である。例えば、上層コイル１ｄとワイヤ２を介して電気的に接続される第１回路部１ｇが送信回路である場合、下層コイル１ｃと電気的に接続される第２回路部１ｈは、受信回路である。この時、送信回路は、外部に信号を送信するものであり、受信回路は、外部からの信号を受信するものである。
【００４２】
一方、例えば、上層コイル１ｄとワイヤ２を介して電気的に接続される第１回路部１ｇが受信回路である場合、下層コイル１ｃと電気的に接続される第２回路部１ｈが、送信回路である。
【００４３】
なお、図４に示すように、半導体チップ１の内部において、第１回路部１ｇおよび第２回路部１ｈは、相互に絶縁された２枚のＳＯＩ（Silicon On Insulator) １ｊ上に形成されている。また、第１回路部１ｇおよび第２回路部１ｈは、それぞれ内部配線１ｍとビア配線１ｋとによって形成されている。そして、第２回路部１ｈは、下層コイル１ｃの端子１ｃａと電気的に接続されているが、一方、第１回路部１ｇは、引き出し配線１ｉによって引き出されて、この引き出し配線１ｉが第１回路部１ｇの端子１ｇａに接続されている。
【００４４】
このように引き出し配線１ｉを配置することで、ワイヤ２の最小の距離を確保している。すなわち、ワイヤ２をワイヤボンディングするためには、少なくともパッド間に１ｍｍ程度の長さ（パッド間距離）が必要である。したがって、この距離を確保するために第１回路部１ｇは引き出し配線１ｉを介して端子１ｇａに接続されている。
【００４５】
そして、本実施の形態のＳＯＰ７では、このワイヤ２の１ｍｍ程度の長さを利用して、半導体チップ１のこのワイヤ２の直下のスペースに第１回路部１ｇを形成している。
【００４６】
すなわち、図３に示すように、第１回路部１ｇは、平面視で、ワイヤ２の一端が接続される上層コイル１ｄの端子１ｄａと、ワイヤ２の他端が接続される第１回路部１ｇの端子１ｇａと、の間に配置されている。
【００４７】
別の言い方をすると、第１回路部１ｇは、平面視で、ワイヤ２と重なる位置に配置されている。
【００４８】
なお、第１回路部１ｇおよび第２回路部１ｈは、送受信回路以外の他の回路、例えば、ロジック回路等であってもよい。
【００４９】
また、ＳＯＰ７では、図５に示すように、半導体チップ１、複数のインナリード３ａ、ワイヤ２および複数のワイヤ５を覆う樹脂製の封止体６が形成されている。封止体６は、例えば、樹脂モールディングによって形成されるものであり、例えば、熱硬化性のエポキシ樹脂等が用いられる。
【００５０】
また、ＳＯＰ７では、ワイヤ２および複数のワイヤ５は、同一の材料からなることが好ましい。例えば、金（Ａｕ）ワイヤ、もしくは銅（Ｃｕ）ワイヤ等である。
【００５１】
本実施の形態のＳＯＰ（半導体装置）７によれば、下層コイル１ｃおよび上層コイル１ｄ、上層コイル１ｄと接続された第１回路部１ｇが１チップに設けられ、かつ上層コイル１ｄと第１回路部１ｇとを接続する外部配線のワイヤ２が、組立て用の複数のワイヤ５と同一方向に延在されていることで、樹脂モールド時のワイヤ２のワイヤ流れの発生を抑制することができる。つまり、樹脂モールド時に、樹脂が複数のワイヤ５の延在方向に沿って流れるように設定されてモールドが行われるため、ワイヤ２も複数のワイヤ５と同一方向に形成することで、ワイヤ２のワイヤ流れを抑制することができる。
【００５２】
これにより、封止体６を形成する樹脂モールド時のワイヤ２のワイヤ倒れおよびワイヤ歪みを抑制することができる。その結果、半導体装置の組立ての容易化を図ることができる。
【００５３】
また、下層コイル１ｃおよび上層コイル１ｄ、上層コイル１ｄと接続された第１回路部１ｇが１チップに設けられたことで、２つのチップ間でのチップ厚の差、層間絶縁膜の膜構造の違い、パッド構造の違い等の発生を阻止することができる。これにより、２つのチップを用いて組立てる場合に比べて、チップ厚の差、層間絶縁膜の膜構造の違い、パッド構造の違い等から発生する半導体装置の組立ての難易度が高くなることを抑制できる。
【００５４】
したがって、半導体装置の組立ての容易化をさらに図ることができる。
【００５５】
また、半導体チップ１上に配置されるワイヤ２の長さが、複数のワイヤ５のそれぞれの長さより短いことにより、封止体６を形成する樹脂モールドにおけるワイヤ２のワイヤ流れの発生を抑制することができる。さらに、ワイヤ２の長さが短いため、ワイヤ２の電気的抵抗を低く（小さく）することができ、ワイヤ２の電気的特性を向上させることができる。また、ワイヤ２の長さが短いことにより、ワイヤ２を上層コイル１ｄの一部として見做した場合に、ワイヤ２の電気的抵抗が小さくなることで、上層コイル１ｄの容量Ｃを低減したり、ノイズを小さくしたりすることができ、コイル特性を高めることができる。
【００５６】
また、第１回路部１ｇは、平面視で、ワイヤ２のパッド間、すなわち上層コイル１ｄの端子１ｄａと第１回路部１ｇの端子１ｇａとの間の位置に配置されている。もしくは、第１回路部１ｇは、平面視で、ワイヤ２と重なる位置に配置されている。これにより、回路部のレイアウトを効率良くすることができる。また、チップ内における回路部のレイアウトを効率良くすることができるため、半導体チップ１の小型化を図ることができる。その結果、ＳＯＰ（半導体装置）７の小型化を図ることができる。
【００５７】
また、ワイヤ２とワイヤ５とが同一の材料からなることにより、ワイヤボンディング工程において、ワイヤを換えることなく同一のボンディング処理でワイヤ２とワイヤ５の両方をボンディングすることができ、半導体装置の組立ての効率を向上させることができる。なお、ワイヤボンディング工程において、ワイヤ２とワイヤ５とでは、両者のうち、より内側に配置されるワイヤ２のボンディングを先に行い、ワイヤ２をボンディングした後に、ワイヤ２より外側の位置に配置される複数のワイヤ５のボンディングを行う。
【００５８】
ここで、本実施の形態の半導体装置と、本願発明者が比較検討を行った構造とで、比較を行う。図６は実施の形態の半導体装置に搭載される半導体チップの基本構造を示す断面図、図７は比較例の半導体チップの構造を示す断面図、図８は他の比較例の半導体チップの構造を示す断面図である。
【００５９】
本実施の形態の半導体装置（ＳＯＰ７）の半導体チップ１では、図６に示すように、上層コイル１ｄと第１回路部１ｇとが、外部配線（ワイヤ２）によって接続されており、かつワイヤ２が接続されるパッド間（上層コイル１ｄの端子１ｄａと第１回路部１ｇの端子１ｇａとの間）に第１回路部１ｇが配置されている。
【００６０】
これに対して図７に示す比較例の構造では、図６に示すような外部配線（ワイヤ２）を用いない代わりに、内層の引き出し配線１ｎによって上層コイル１ｄと第１回路部１ｇとが電気的に接続されている。
【００６１】
図７に示す構造の場合、半導体チップ１０１内において、引き出し配線１ｎと基板１ｂとの距離が、図６の上層コイル１ｄと基板１ｂとの距離より短くなるため、図６の上層コイル１ｄ−基板１ｂ間の容量Ｃ１に対して、図７の引き出し配線１ｎ−基板１ｂ間の容量Ｃ３が大きくなる。さらに、図６の上層コイル１ｄ−下層コイル１ｃ間の容量Ｃ２に対して、図７の引き出し配線１ｎ−下層コイル１ｃ間の容量Ｃ４も大きくなる。
【００６２】
つまり、図７に示す比較例の構造では、容量を低減することができない。
【００６３】
また、図７に示す構造の場合、引き出し配線１ｎと基板１ｂとの距離が、図６の上層コイル１ｄと基板１ｂとの距離より短くなるため、図６の本実施の形態の構造に比べて耐圧を向上させることができない。結果として、図７に示す比較例の構造は、図６の本実施の形態の構造に対して、容量低減を図ることができず、かつ耐圧向上も図ることができない。
【００６４】
次に、図８に示す他の比較例の構造は、図６に示すような外部配線（ワイヤ２）を用いない代わりに、配線層を１層増やしてその配線層に引き出し配線１ｐを形成し、この引き出し配線１ｐによって上層コイル１ｄと第１回路部１ｇとを電気的に接続したものである。
【００６５】
図８に示す構造の場合、半導体チップ１０２内において、引き出し配線１ｐと基板１ｂとの距離は、図６の上層コイル１ｄと基板１ｂとの距離と同じである。したがって、図６の上層コイル１ｄ−基板１ｂ間の容量Ｃ１と、図８の引き出し配線１ｐ−基板１ｂ間の容量Ｃ５は、同じ大きさである。さらに、図６の上層コイル１ｄ−下層コイル１ｃ間の容量Ｃ２と、図８の引き出し配線１ｐ−下層コイル１ｃ間の容量Ｃ６も同じ大きさである。
【００６６】
その結果、図８に示す他の比較例の構造は、図６の本実施の形態の構造と比べて、容量および耐圧について同等である。しかしながら、図８の他の比較例の構造では、図６の構造に比べて引き出し配線１ｐを形成するための配線層を一層増やしているため、半導体チップ１のコストが増えてしまう。
【００６７】
つまり、図６に示す本実施の形態の、外部配線（ワイヤ２）を用いたチップ構造によれば、配線層の数を増やさないことでコストを増加させることなく、上層コイル１ｄと下層コイル１ｃ間、および上層コイル１ｄと基板１ｂ間それぞれの容量低減と耐圧向上を図ることができる。
【００６８】
また、チップ上の外部配線であるワイヤ２を、組立て用の複数のワイヤ５と同一方向に延在させたことにより、樹脂モールド時のワイヤ２のワイヤ流れ等によるワイヤ倒れやワイヤ歪みを抑制することができ、半導体装置の組立ての容易化を図ることができる。
【００６９】
また、ワイヤ２を接続する両パッド間に送受信等の回路部である第１回路部１ｇを配置することにより、チップ内の空きスペースを有効活用することができ、チップ内における回路部のレイアウトを効率良くすることができる。これにより、半導体チップ１の小型化を図ることができる。
【００７０】
＜第１変形例＞
図９は第１変形例の半導体装置の構造を内部を透過して示す平面図である。
【００７１】
図９に示す半導体装置は、半導体チップ１の主面１ａの４辺のそれぞれの周囲に複数のリード部が配置されたＱＦＰ（Quad Flat Package)８であり、本第１変形例では、ＱＦＰ８について説明する。
【００７２】
なお、上記実施の形態では、１チップに２つのコイルと、これらのコイルと電気的に接続される送受信回路とが組み込まれたＳＯＰ７の場合を説明したが、本第１変形例では、さらにチップの機能向上等によりピン数が増えた場合を考慮し、その一例としてＱＦＰ８を取り上げて説明する。
【００７３】
図９に示すＱＦＰ８の構造について説明すると、ＱＦＰ８には、図４に示す基板１ｂと、基板１ｂ上に層間絶縁膜１ｅを挟み、かつ積層された一対の下層コイル１ｃおよび上層コイル１ｄと、上層コイル１ｄと電気的に接続された回路部である第１回路部１ｇと、複数の電極パッド１ｆと、を備えた半導体チップ１が組み込まれている。また、半導体チップ１には、下層コイル１ｃに電気的に接続された第２回路部１ｈも形成されている。第１回路部１ｇおよび第２回路部１ｈは、例えば、送信回路または受信回路であるが、送受信回路以外の他の回路、例えば、ロジック回路等であってもよい。
【００７４】
また、半導体チップ１上には、上層コイル１ｄと第１回路部１ｇとを電気的に接続する外部配線であるワイヤ（第１ワイヤ）２が設けられている。
【００７５】
さらに、半導体チップの主面１ａの４辺のそれぞれの周囲に配置された複数のリード部であるインナリード３ａと、複数のインナリード３ａに繋がる複数の外部端子であるアウタリード３ｂとを有している。また、半導体チップ１の複数の電極パッド１ｆのそれぞれと、複数のインナリード３ａのそれぞれとを電気的に接続する複数のワイヤ（第２ワイヤ）５と、を有している。
【００７６】
また、半導体チップ１、複数のインナリード３ａ、ワイヤ２および複数のワイヤ５を覆う樹脂製の封止体６が形成されている。
【００７７】
ここで、ＱＦＰ８におけるワイヤ２は、半導体チップ１の主面１ａの４つの辺に沿って設けられた複数の電極パッド１ｆのうち、平面視における上層コイル１ｄの中心Ｐ１と最も近い位置の電極パッド１ｆに接続されたワイヤ５の延在方向に沿った方向に延在されている。言い換えると、外部配線であるワイヤ２は、半導体チップ１の主面１ａの４辺に沿って設けられた複数の電極パッド１ｆのうち、上層コイル１ｄの中心Ｐ１と最も近い位置の電極パッド１ｆに接続されたワイヤ５と同一の方向に延在されている。
【００７８】
図９に示す構造では、ワイヤ２は、上層コイル１ｄの中心Ｐ１と最も近い位置の電極パッド１ｆ（Ｑ１もしくはＱ２）に接続されたワイヤ５の延在方向と同一の方向に延在されている。なお、上層コイル１ｄの中心Ｐ１に近い電極パッド１ｆが同程度の距離に複数個設けられている場合には、それらの電極パッド１ｆのうちの何れの電極パッド１ｆを採用してもよく、その選択した電極パッド１ｆに接続されたワイヤ５の延在方向と同一方向に延在されていればよい。
【００７９】
また、上記実施の形態のＳＯＰ７と同様に、ワイヤ２の長さは、複数のワイヤ５のそれぞれの長さより短い。
【００８０】
さらに、図４に示す半導体チップ１と同様に、第１回路部１ｇは、平面視で、ワイヤ２の一端が接続される上層コイル１ｄの端子１ｄａと、ワイヤ２の他端が接続される第１回路部１ｇの端子１ｇａと、の間に配置されている。別の言い方をすると、第１回路部１ｇは、平面視で、ワイヤ２と重なる位置に配置されている。
【００８１】
本第１変形例のＱＦＰ８のその他の構造については、上記実施の形態のＳＯＰ７と同様であるため、その重複説明は省略する。
【００８２】
本第１変形例のＱＦＰ８によれば、ワイヤ２を、最も近い位置の組立て用のワイヤ５と同一方向に延在させたことにより、上記実施の形態のＳＯＰ７と同様に、樹脂モールド時のワイヤ２のワイヤ流れ等によるワイヤ倒れやワイヤ歪みを抑制することができ、半導体装置の組立ての容易化を図ることができる。
【００８３】
また、半導体チップ１上に配置されるワイヤ２の長さが、複数のワイヤ５のそれぞれの長さより短いことにより、封止体６を形成する樹脂モールドにおけるワイヤ２のワイヤ流れの発生を抑制することができる。さらに、ワイヤ２の長さが短いため、ワイヤ２の電気的抵抗を低く（小さく）することができ、ワイヤ２の電気的特性を向上させることができる。
【００８４】
また、ワイヤ２を接続する両パッド間に送受信等の回路部である第１回路部１ｇを配置することにより、チップ内の空きスペースを有効活用することができ、チップ内における回路部のレイアウトを効率良くすることができる。これにより、半導体チップ１の小型化を図ることができる。
【００８５】
本第１変形例のＱＦＰ８によって得られるその他の効果については、上記実施の形態のＳＯＰ７と同様であるため、その重複説明は省略する。
【００８６】
＜第２変形例＞
図１０は第２変形例の半導体装置の構造を内部を透過して示す平面図である。
【００８７】
本第２変形例は第１変形例と同様の構造のＱＦＰ９について説明するものである。ＱＦＰ９は、上記第１変形例のＱＦＰ８と同様の構造のものであるが、ＱＦＰ８との相違点は、半導体チップ１に対する上層コイル１ｄと下層コイル１ｃが設けられた位置とこれらコイルの向きである。
【００８８】
そして、ＱＦＰ９の場合にも、そのワイヤ２は、半導体チップ１の主面１ａの４つの辺に沿って設けられた複数の電極パッド１ｆのうち、平面視における上層コイル１ｄの中心Ｐ１と最も近い位置の電極パッド１ｆに接続されたワイヤ５の延在方向に沿った方向に延在されている。言い換えると、外部配線であるワイヤ２は、半導体チップ１の主面１ａの４辺に沿って設けられた複数の電極パッド１ｆのうち、上層コイル１ｄの中心Ｐ１と最も近い位置の電極パッド１ｆに接続されたワイヤ５と同一の方向に延在されている。
【００８９】
図１０に示す構造では、ワイヤ２は、上層コイル１ｄの中心Ｐ１と最も近い位置の電極パッド１ｆ（Ｒ１もしくはＲ２）に接続されたワイヤ５の延在方向と同一の方向に延在されている。
【００９０】
また、上記第１変形例のＱＦＰ８と同様に、ワイヤ２の長さは、複数のワイヤ５のそれぞれの長さより短い。
【００９１】
さらに、図４に示す半導体チップ１と同様に、第１回路部１ｇは、平面視で、ワイヤ２の一端が接続される上層コイル１ｄの端子１ｄａと、ワイヤ２の他端が接続される第１回路部１ｇの端子１ｇａと、の間に配置されている。
【００９２】
本第２変形例のＱＦＰ９のその他の構造については、第１変形例のＱＦＰ８と同様であるため、その重複説明は省略する。
【００９３】
本第２変形例のＱＦＰ９によれば、ワイヤ２を、最も近い位置の組立て用のワイヤ５と同一方向に延在させたことにより、上記第１変形例のＱＦＰ８と同様に、樹脂モールド時のワイヤ２のワイヤ流れ等によるワイヤ倒れやワイヤ歪みを抑制することができ、半導体装置の組立ての容易化を図ることができる。
【００９４】
また、半導体チップ１上に配置されるワイヤ２の長さが、複数のワイヤ５のそれぞれの長さより短いことにより、封止体６を形成する樹脂モールドにおけるワイヤ２のワイヤ流れの発生をさらに抑制することができる。また、ワイヤ２の長さが短いため、ワイヤ２の電気的抵抗を低く（小さく）することができ、ワイヤ２の電気的特性を向上させることができる。
【００９５】
また、ワイヤ２を接続する両パッド間に送受信等の回路部である第１回路部１ｇを配置することにより、チップ内の空きスペースを有効活用することができ、チップ内における回路部のレイアウトを効率良くすることができる。これにより、半導体チップ１の小型化を図ることができる。
【００９６】
本第２変形例のＱＦＰ９によって得られるその他の効果については、上記第１変形例のＱＦＰ８と同様であるため、その重複説明は省略する。
【００９７】
＜第３変形例＞
図１１は第３変形例の半導体装置の構造を内部を透過して示す平面図である。
【００９８】
本第３変形例は第１変形例と同様の構造のＱＦＰ１０について説明するものである。ＱＦＰ１０は、上記第１変形例のＱＦＰ８と同様の構造のものであるが、ＱＦＰ８との相違点は、半導体チップ１に対する上層コイル１ｄと下層コイル１ｃが設けられた位置とこれらのコイルの向きである。
【００９９】
そして、ＱＦＰ１０の場合にも、そのワイヤ２は、半導体チップ１の主面１ａの４つの辺に沿って設けられた複数の電極パッド１ｆのうち、平面視における上層コイル１ｄの中心Ｐ１と最も近い位置の電極パッド１ｆに接続されたワイヤ５の延在方向に沿った方向に延在されている。言い換えると、外部配線であるワイヤ２は、半導体チップ１の主面１ａの４辺に沿って設けられた複数の電極パッド１ｆのうち、上層コイル１ｄの中心Ｐ１と最も近い位置の電極パッド１ｆに接続されたワイヤ５と同一の方向に延在されている。
【０１００】
図１１に示す構造では、ワイヤ２は、上層コイル１ｄの中心Ｐ１と最も近い位置の電極パッド１ｆ（Ｓ１もしくはＳ２）に接続されたワイヤ５の延在方向と同一の方向に延在されている。
【０１０１】
また、上記第１変形例のＱＦＰ８と同様に、ワイヤ２の長さは、複数のワイヤ５のそれぞれの長さより短い。
【０１０２】
さらに、図４に示す半導体チップ１と同様に、第１回路部１ｇは、平面視で、ワイヤ２の一端が接続される上層コイル１ｄの端子１ｄａと、ワイヤ２の他端が接続される第１回路部１ｇの端子１ｇａと、の間に配置されている。
【０１０３】
本第３変形例のＱＦＰ１０のその他の構造については、第１変形例のＱＦＰ８と同様であるため、その重複説明は省略する。
【０１０４】
本第３変形例のＱＦＰ１０によれば、ワイヤ２を、最も近い位置の組立て用のワイヤ５と同一方向に延在させたことにより、上記第１変形例のＱＦＰ８と同様に、樹脂モールド時のワイヤ２のワイヤ流れ等によるワイヤ倒れやワイヤ歪みを抑制することができ、半導体装置の組立ての容易化を図ることができる。
【０１０５】
また、半導体チップ１上に配置されるワイヤ２の長さが、複数のワイヤ５のそれぞれの長さより短いことにより、封止体６を形成する樹脂モールドにおけるワイヤ２のワイヤ流れの発生をさらに抑制することができる。また、ワイヤ２の長さが短いため、ワイヤ２の電気的抵抗を低く（小さく）することができ、ワイヤ２の電気的特性を向上させることができる。
【０１０６】
また、ワイヤ２を接続する両パッド間に送受信等の回路部である第１回路部１ｇを配置することにより、チップ内の空きスペースを有効活用することができ、チップ内における回路部のレイアウトを効率良くすることができる。これにより、半導体チップ１の小型化を図ることができる。
【０１０７】
本第３変形例のＱＦＰ１０によって得られるその他の効果については、上記第１変形例のＱＦＰ８と同様であるため、その重複説明は省略する。
【０１０８】
＜第４変形例＞
図１２は第４変形例の半導体装置の構造を内部を透過して示す平面図である。
【０１０９】
本第４変形例は第１変形例と同様の構造のＱＦＰ１１について説明するものである。ＱＦＰ１１は、上記第１変形例のＱＦＰ８と同様の構造のものであるが、ＱＦＰ８との相違点は、半導体チップ１に対する上層コイル１ｄと下層コイル１ｃが設けられた位置とこれらのコイルの向きである。
【０１１０】
そして、ＱＦＰ１１の場合にも、そのワイヤ２は、半導体チップ１の主面１ａの４つの辺に沿って設けられた複数の電極パッド１ｆのうち、平面視における上層コイル１ｄの中心Ｐ１と最も近い位置の電極パッド１ｆに接続されたワイヤ５の延在方向に沿った方向に延在されている。言い換えると、外部配線であるワイヤ２は、半導体チップ１の主面１ａの４辺に沿って設けられた複数の電極パッド１ｆのうち、上層コイル１ｄの中心Ｐ１と最も近い位置の電極パッド１ｆに接続されたワイヤ５と同一の方向に延在されている。
【０１１１】
図１２に示す構造では、ワイヤ２は、上層コイル１ｄの中心Ｐ１と最も近い位置の電極パッド１ｆ（Ｔ１もしくはＴ２）に接続されたワイヤ５の延在方向と同一の方向に延在されている。
【０１１２】
また、上記第１変形例のＱＦＰ８と同様に、ワイヤ２の長さは、複数のワイヤ５のそれぞれの長さより短い。
【０１１３】
さらに、図４に示す半導体チップ１と同様に、第１回路部１ｇは、平面視で、ワイヤ２の一端が接続される上層コイル１ｄの端子１ｄａと、ワイヤ２の他端が接続される第１回路部１ｇの端子１ｇａと、の間に配置されている。
【０１１４】
本第４変形例のＱＦＰ１１のその他の構造については、第１変形例のＱＦＰ８と同様であるため、その重複説明は省略する。
【０１１５】
本第４変形例のＱＦＰ１１によれば、ワイヤ２を、最も近い位置の組立て用のワイヤ５と同一方向に延在させたことにより、上記第１変形例のＱＦＰ８と同様に、樹脂モールド時のワイヤ２のワイヤ流れ等によるワイヤ倒れやワイヤ歪みを抑制することができ、半導体装置の組立ての容易化を図ることができる。
【０１１６】
また、半導体チップ１上に配置されるワイヤ２の長さが、複数のワイヤ５のそれぞれの長さより短いことにより、封止体６を形成する樹脂モールドにおけるワイヤ２のワイヤ流れの発生をさらに抑制することができる。また、ワイヤ２の長さが短いため、ワイヤ２の電気的抵抗を低く（小さく）することができ、ワイヤ２の電気的特性を向上させることができる。
【０１１７】
また、ワイヤ２を接続する両パッド間に送受信等の回路部である第１回路部１ｇを配置することにより、チップ内の空きスペースを有効活用することができ、チップ内における回路部のレイアウトを効率良くすることができる。これにより、半導体チップ１の小型化を図ることができる。
【０１１８】
本第４変形例のＱＦＰ１１によって得られるその他の効果については、上記第１変形例のＱＦＰ８と同様であるため、その重複説明は省略する。
【０１１９】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明はこれまで記載した実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１２０】
上記実施の形態および各変形例では、下層コイル１ｃと上層コイル１ｄのそれぞれ平面形状が、四角形の渦巻き状からなる場合を説明したが、下層コイル１ｃと上層コイル１ｄのそれぞれ平面形状は、四角形以外の多角形等の渦巻き状であってもよい。
【０１２１】
上記実施の形態および各変形例では、半導体装置が、ＳＯＰもしくはＱＦＰの場合について説明したが、上記半導体装置は、チップ上の第１ワイヤ（ワイヤ２）と、各リード部と接続される複数の第２ワイヤ（ワイヤ５）を有するものであれば、他の半導体装置であってもよい。例えば、ＳＯＮ（Small Outline Nonleaded package)、ＱＦＮ（Quad Flat Non-leaded Package)等の半導体装置であってもよい。さらに、ＢＧＡ（Ball Grid Array)等の基板タイプの他の半導体装置であってもよい。
【０１２２】
さらに、上記実施の形態で説明した技術思想の要旨を逸脱しない範囲内において、変形例同士を組み合わせて適用することができる。
【符号の説明】
【０１２３】
１  半導体チップ
１ｃ  下層コイル
１ｄ  上層コイル
１ｅ  層間絶縁膜
１ｆ  電極パッド
１ｇ  第１回路部（回路部）
１ｈ  第２回路部
２  ワイヤ（第１ワイヤ）
３ａ  インナリード（リード部）
５  ワイヤ（第２ワイヤ）
６  封止体
７  ＳＯＰ（半導体装置）
【図１】
0006503264.tif 000002
【図２】
0006503264.tif 000003
【図３】
0006503264.tif 000004
【図４】
0006503264.tif 000005
【図５】
0006503264.tif 000006
【図６】
0006503264.tif 000007
【図７】
0006503264.tif 000008
【図８】
0006503264.tif 000009
【図９】
0006503264.tif 000010
【図１０】
0006503264.tif 000011
【図１１】
0006503264.tif 000012
【図１２】
0006503264.tif 000013