(57)【特許請求の範囲】
【請求項１】
夫々に複数の画素が横方向に並んだ複数の画素ラインが縦方向に並んでなる画像を夫々に表示する複数のディスプレイを少なくとも縦方向に配列してあり、各ディスプレイは画像の表示時に各画素ラインを順次的に表示するマルチディスプレイ装置において、
各ディスプレイは、
画像に含まれる各画素を表示するための複数の素子がマトリクス状に配列されており、画像に含まれる画素ラインの数をＮとして、縦方向に順に並んだ第１から第Ｎまでの画素ラインの夫々に対応する複数の素子に夫々接続された第１から第Ｎまでの信号線を含む回路と、
前記第１から第Ｎまでの信号線の夫々へ前記複数の素子を動作させるための動作信号を供給するドライバとを備え、
前記ドライバは、
前記第１から第Ｎまでの信号線の夫々へ前記動作信号を供給するための第１から第Ｎまでの供給部と、
第１から第Ｎまでのシフトレジスタとを有し、
ＨをＮ／２又は（Ｎ＋１）／２である整数、ｎを１以上Ｎ以下の整数として、ｎが奇数である第ｎのシフトレジスタは、第（Ｈ−（ｎ−１）／２）の信号線へ前記動作信号を供給するための第（Ｈ−（ｎ−１）／２）の供給部に接続され、ｎが偶数である第ｎのシフトレジスタは、第（Ｈ＋ｎ／２）の信号線へ前記動作信号を供給するための第（Ｈ＋ｎ／２）の供給部に接続されており、
画像の表示時に、前記第１から第Ｎまでのシフトレジスタに順次的にトリガ信号が入力され、ｎが奇数である第ｎのシフトレジスタは、前記トリガ信号が入力された場合に、前記第（Ｈ−（ｎ−１）／２）の供給部に前記第（Ｈ−（ｎ−１）／２）の信号線へ前記動作信号を供給させ、ｎが偶数である第ｎのシフトレジスタは、前記トリガ信号が入力された場合に、前記第（Ｈ＋ｎ／２）の供給部に前記第（Ｈ＋ｎ／２）の信号線へ前記動作信号を供給させることにより、第Ｈの画素ラインが最初に表示され、前記第Ｈの画素ラインから第１の画素ライン及び第Ｎの画素ラインに向けて順次的に各画素ラインが表示されること
を特徴とするマルチディスプレイ装置。
【請求項２】
夫々に複数の画素が横方向に並んだ複数の画素ラインが縦方向に並んでなる画像を夫々に表示する複数のディスプレイを少なくとも縦方向に配列してあり、各ディスプレイは画像の表示時に各画素ラインを順次的に表示するマルチディスプレイ装置において、
各ディスプレイは、
画像に含まれる各画素を表示するための複数の素子がマトリクス状に配列されており、画像に含まれる画素ラインの数をＮとして、縦方向に順に並んだ第１から第Ｎまでの画素ラインの夫々に対応する複数の素子に夫々接続された第１から第Ｎまでの信号線を含む回路と、
前記第１から第Ｎまでの信号線の夫々へ前記複数の素子を動作させるための動作信号を供給するドライバとを備え、
前記ドライバは、
前記第１から第Ｎまでの信号線の夫々へ前記動作信号を供給するための第１から第Ｎまでの供給部と、
前記第１から第Ｎまでの供給部に１対１で接続された第１から第Ｎまでのシフトレジスタとを有し、
ＨをＮ／２又は（Ｎ＋１）／２である整数、ｎを１以上（Ｎ−１）以下の整数として、ｎが奇数である第（Ｈ−（ｎ−１）／２）のシフトレジスタは、第（Ｈ＋（ｎ＋１）／２）のシフトレジスタに接続され、ｎが偶数である第（Ｈ＋ｎ／２）のシフトレジスタは、第（Ｈ−ｎ／２）のシフトレジスタに接続されており、
画像の表示時に、前記第Ｈのシフトレジスタへ最初にトリガ信号が入力され、ｎが奇数である前記第（Ｈ−（ｎ−１）／２）のシフトレジスタは、前記トリガ信号が入力された場合に、前記第（Ｈ＋（ｎ＋１）／２）のシフトレジスタへ前記トリガ信号を入力し、第（Ｈ−（ｎ−１）／２）の供給部に第（Ｈ−（ｎ−１）／２）の信号線へ前記動作信号を供給させ、ｎが偶数である前記第（Ｈ＋ｎ／２）のシフトレジスタは、前記トリガ信号が入力された場合に、前記第（Ｈ−ｎ／２）のシフトレジスタへ前記トリガ信号を入力し、第（Ｈ＋ｎ／２）の供給部に第（Ｈ＋ｎ／２）の信号線へ前記動作信号を供給させることにより、第Ｈの画素ラインが最初に表示され、前記第Ｈの画素ラインから第１の画素ライン及び第Ｎの画素ラインに向けて順次的に各画素ラインが表示されること
を特徴とするマルチディスプレイ装置。
【請求項３】
夫々に複数の画素が横方向に並んだ複数の画素ラインが縦方向に並んでなる画像を表示するために、各画素ラインを順次的に表示するディスプレイにおいて、
画像に含まれる各画素を表示するための複数の素子がマトリクス状に配列されており、画像に含まれる画素ラインの数をＮとして、縦方向に順に並んだ第１から第Ｎまでの画素ラインの夫々に対応する複数の素子に夫々接続された第１から第Ｎまでの信号線を含む回路と、
前記第１から第Ｎまでの信号線の夫々へ前記複数の素子を動作させるための動作信号を供給するドライバとを備え、
前記ドライバは、
前記第１から第Ｎまでの信号線の夫々へ前記動作信号を供給するための第１から第Ｎまでの供給部と、
第１から第Ｎまでのシフトレジスタとを有し、
ＨをＮ／２又は（Ｎ＋１）／２である整数、ｎを１以上Ｎ以下の整数として、ｎが奇数である第ｎのシフトレジスタは、第（Ｈ−（ｎ−１）／２）の信号線へ前記動作信号を供給するための第（Ｈ−（ｎ−１）／２）の供給部に接続され、ｎが偶数である第ｎのシフトレジスタは、第（Ｈ＋ｎ／２）の信号線へ前記動作信号を供給するための第（Ｈ＋ｎ／２）の供給部に接続されており、
画像の表示時に、前記第１から第Ｎまでのシフトレジスタに順次的にトリガ信号が入力され、ｎが奇数である第ｎのシフトレジスタは、前記トリガ信号が入力された場合に、前記第（Ｈ−（ｎ−１）／２）の供給部に前記第（Ｈ−（ｎ−１）／２）の信号線へ前記動作信号を供給させ、ｎが偶数である第ｎのシフトレジスタは、前記トリガ信号が入力された場合に、前記第（Ｈ＋ｎ／２）の供給部に前記第（Ｈ＋ｎ／２）の信号線へ前記動作信号を供給させることにより、第Ｈの画素ラインが最初に表示され、前記第Ｈの画素ラインから第１の画素ライン及び第Ｎの画素ラインに向けて順次的に各画素ラインが表示されること
を特徴とするディスプレイ。
【請求項４】
夫々に複数の画素が横方向に並んだ複数の画素ラインが縦方向に並んでなる画像を表示するために、各画素ラインを順次的に表示するディスプレイにおいて、
画像に含まれる各画素を表示するための複数の素子がマトリクス状に配列されており、画像に含まれる画素ラインの数をＮとして、縦方向に順に並んだ第１から第Ｎまでの画素ラインの夫々に対応する複数の素子に夫々接続された第１から第Ｎまでの信号線を含む回路と、
前記第１から第Ｎまでの信号線の夫々へ前記複数の素子を動作させるための動作信号を供給するドライバとを備え、
前記ドライバは、
前記第１から第Ｎまでの信号線の夫々へ前記動作信号を供給するための第１から第Ｎまでの供給部と、
前記第１から第Ｎまでの供給部に１対１で接続された第１から第Ｎまでのシフトレジスタとを有し、
ＨをＮ／２又は（Ｎ＋１）／２である整数、ｎを１以上（Ｎ−１）以下の整数として、ｎが奇数である第（Ｈ−（ｎ−１）／２）のシフトレジスタは、第（Ｈ＋（ｎ＋１）／２）のシフトレジスタに接続され、ｎが偶数である第（Ｈ＋ｎ／２）のシフトレジスタは、第（Ｈ−ｎ／２）のシフトレジスタに接続されており、
画像の表示時に、前記第Ｈのシフトレジスタへ最初にトリガ信号が入力され、ｎが奇数である前記第（Ｈ−（ｎ−１）／２）のシフトレジスタは、前記トリガ信号が入力された場合に、前記第（Ｈ＋（ｎ＋１）／２）のシフトレジスタへ前記トリガ信号を入力し、第（Ｈ−（ｎ−１）／２）の供給部に第（Ｈ−（ｎ−１）／２）の信号線へ前記動作信号を供給させ、ｎが偶数である前記第（Ｈ＋ｎ／２）のシフトレジスタは、前記トリガ信号が入力された場合に、前記第（Ｈ−ｎ／２）のシフトレジスタへ前記トリガ信号を入力し、第（Ｈ＋ｎ／２）の供給部に第（Ｈ＋ｎ／２）の信号線へ前記動作信号を供給させることにより、第Ｈの画素ラインが最初に表示され、前記第Ｈの画素ラインから第１の画素ライン及び第Ｎの画素ラインに向けて順次的に各画素ラインが表示されること
を特徴とするディスプレイ。
【請求項５】
夫々に複数の画素が横方向に並んだ複数の画素ラインが縦方向に並んでなる画像を夫々に表示する複数のディスプレイを少なくとも縦方向に配列してあり、各ディスプレイは画像の表示時に各画素ラインを順次的に表示するマルチディスプレイ装置で、画像を表示する方法において、
各ディスプレイは、
画像に含まれる各画素を表示するための複数の素子がマトリクス状に配列されており、画像に含まれる画素ラインの数をＮとして、縦方向に順に並んだ第１から第Ｎまでの画素ラインの夫々に対応する複数の素子に夫々接続された第１から第Ｎまでの信号線を含む回路と、
前記第１から第Ｎまでの信号線の夫々へ前記複数の素子を動作させるための動作信号を供給するドライバとを備え、
前記ドライバは、
前記第１から第Ｎまでの信号線の夫々へ前記動作信号を供給するための第１から第Ｎまでの供給部と、
第１から第Ｎまでのシフトレジスタとを有し、
ＨをＮ／２又は（Ｎ＋１）／２である整数、ｎを１以上Ｎ以下の整数として、画像の表示時に、前記第１から第Ｎまでのシフトレジスタに順次的にトリガ信号が入力され、ｎが奇数である第ｎのシフトレジスタは、前記トリガ信号が入力された場合に、第（Ｈ−（ｎ−１）／２）の供給部に第（Ｈ−（ｎ−１）／２）の信号線へ前記動作信号を供給させ、ｎが偶数である第ｎのシフトレジスタは、前記トリガ信号が入力された場合に、第（Ｈ＋ｎ／２）の供給部に第（Ｈ＋ｎ／２）の信号線へ前記動作信号を供給させることにより、第Ｈの画素ラインを最初に表示し、前記第Ｈの画素ラインから第１の画素ライン及び第Ｎの画素ラインに向けて順次的に各画素ラインを表示すること
を特徴とする画像表示方法。
【請求項６】
夫々に複数の画素が横方向に並んだ複数の画素ラインが縦方向に並んでなる画像を夫々に表示する複数のディスプレイを少なくとも縦方向に配列してあり、各ディスプレイは画像の表示時に各画素ラインを順次的に表示するマルチディスプレイ装置で、画像を表示する方法において、
各ディスプレイは、
画像に含まれる各画素を表示するための複数の素子がマトリクス状に配列されており、画像に含まれる画素ラインの数をＮとして、縦方向に順に並んだ第１から第Ｎまでの画素ラインの夫々に対応する複数の素子に夫々接続された第１から第Ｎまでの信号線を含む回路と、
前記第１から第Ｎまでの信号線の夫々へ前記複数の素子を動作させるための動作信号を供給するドライバとを備え、
前記ドライバは、
前記第１から第Ｎまでの信号線の夫々へ前記動作信号を供給するための第１から第Ｎまでの供給部と、
前記第１から第Ｎまでの供給部に１対１で接続された第１から第Ｎまでのシフトレジスタとを有し、
ＨをＮ／２又は（Ｎ＋１）／２である整数、ｎを１以上（Ｎ−１）以下の整数として、画像の表示時に、第Ｈのシフトレジスタへ最初にトリガ信号が入力され、ｎが奇数である第（Ｈ−（ｎ−１）／２）のシフトレジスタは、前記トリガ信号が入力された場合に、第（Ｈ＋（ｎ＋１）／２）のシフトレジスタへ前記トリガ信号を入力し、第（Ｈ−（ｎ−１）／２）の供給部に第（Ｈ−（ｎ−１）／２）の信号線へ前記動作信号を供給させ、ｎが偶数である第（Ｈ＋ｎ／２）のシフトレジスタは、前記トリガ信号が入力された場合に、第（Ｈ−ｎ／２）のシフトレジスタへ前記トリガ信号を入力し、第（Ｈ＋ｎ／２）の供給部に第（Ｈ＋ｎ／２）の信号線へ前記動作信号を供給させることにより、第Ｈの画素ラインを最初に表示し、前記第Ｈの画素ラインから第１の画素ライン及び第Ｎの画素ラインに向けて順次的に各画素ラインを表示すること
を特徴とする画像表示方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のディスプレイを用いて画像を表示するマルチディスプレイ装置、単一のディスプレイ、及びマルチディスプレイ装置を用いて画像を表示する方法に関する。
【背景技術】
【０００２】
複数のディスプレイを二次元状に並べてより大画面のディスプレイを構成したマルチディスプレイ装置がある。各ディスプレイが画像を表示することにより、複数の画像を組み合わせた一つの大画像がマルチディスプレイ装置に表示される。特許文献１には、マルチディスプレイ装置の例が開示されている。
【０００３】
ディスプレイに表示される画像は、縦横に並んだ複数の画素からなる。より詳しくは、画像は、複数の画素が横方向に並んでなる画素ラインが縦に複数個並んでなる。ディスプレイに画像を表示する際には、各画素ラインを順次的に表示する。より詳しくは、一端にある画素ラインに含まれる画素が表示され、次に、隣接する二番目の画素ラインに含まれる画素が表示され、順次的に各画素ラインが表示され、最後に、他端にある画素ラインに含まれる画素が表示される。このため、二つの画素ラインが表示される時点の間には時間差が発生する。画像に含まれる画素ラインの数をＮとすると、二つの画素ラインが表示される時点間の時間差は、複数の画素ラインの一端に存在し最初に表示される第１画素ラインと、他端に存在し最後に表示される第Ｎ画素ラインとの間で最も大きくなる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−１５６８４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
複数のディスプレイを縦に並べたマルチディスプレイ装置では、隣接する二つのディスプレイの境界部分において、一方のディスプレイが表示する画像に含まれる第Ｎ画素ラインと他方のディスプレイが表示する画像に含まれる第１画素ラインとが近接することになる。マルチディスプレイ装置で画像を表示する際、二つのディスプレイの境界部分では、近接している第１画素ラインと第Ｎ画素ラインとが表示される時間差が大きいので、画像の乱れが発生する。特に、マルチディスプレイ装置で動画を表示する場合には、二つのディスプレイの境界部分で画像のずれが発生する。
【０００６】
本発明は、斯かる事情に鑑みてなされたものであって、その目的とするところは、ディスプレイの境界部分での画像の乱れの発生を防止したマルチディスプレイ装置、ディスプレイ及び画像表示方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明に係るマルチディスプレイ装置は、夫々に複数の画素が横方向に並んだ複数の画素ラインが縦方向に並んでなる画像を夫々に表示する複数のディスプレイを少なくとも縦方向に配列してあり、各ディスプレイは画像の表示時に各画素ラインを順次的に表示するマルチディスプレイ装置において、各ディスプレイは、画像に含まれる各画素を表示するための複数の素子がマトリクス状に配列されており、画像に含まれる画素ラインの数をＮとして、縦方向に順に並んだ第１から第Ｎまでの画素ラインの夫々に対応する複数の素子に夫々接続された第１から第Ｎまでの信号線を含む回路と、前記第１から第Ｎまでの信号線の夫々へ前記複数の素子を動作させるための動作信号を供給するドライバとを備え、前記ドライバは、前記第１から第Ｎまでの信号線の夫々へ前記動作信号を供給するための第１から第Ｎまでの供給部と、第１から第Ｎまでのシフトレジスタとを有し、ＨをＮ／２又は（Ｎ＋１）／２である整数、ｎを１以上Ｎ以下の整数として、ｎが奇数である第ｎのシフトレジスタは、第（Ｈ−（ｎ−１）／２）の信号線へ前記動作信号を供給するための第（Ｈ−（ｎ−１）／２）の供給部に接続され、ｎが偶数である第ｎのシフトレジスタは、第（Ｈ＋ｎ／２）の信号線へ前記動作信号を供給するための第（Ｈ＋ｎ／２）の供給部に接続されており、画像の表示時に、前記第１から第Ｎまでのシフトレジスタに順次的にトリガ信号が入力され、ｎが奇数である第ｎのシフトレジスタは、前記トリガ信号が入力された場合に、前記第（Ｈ−（ｎ−１）／２）の供給部に前記第（Ｈ−（ｎ−１）／２）の信号線へ前記動作信号を供給させ、ｎが偶数である第ｎのシフトレジスタは、前記トリガ信号が入力された場合に、前記第（Ｈ＋ｎ／２）の供給部に前記第（Ｈ＋ｎ／２）の信号線へ前記動作信号を供給させることにより、第Ｈの画素ラインが最初に表示され、前記第Ｈの画素ラインから第１の画素ライン及び第Ｎの画素ラインに向けて順次的に各画素ラインが表示されることを特徴とする。
【０００８】
本発明に係るマルチディスプレイ装置は、夫々に複数の画素が横方向に並んだ複数の画素ラインが縦方向に並んでなる画像を夫々に表示する複数のディスプレイを少なくとも縦方向に配列してあり、各ディスプレイは画像の表示時に各画素ラインを順次的に表示するマルチディスプレイ装置において、各ディスプレイは、画像に含まれる各画素を表示するための複数の素子がマトリクス状に配列されており、画像に含まれる画素ラインの数をＮとして、縦方向に順に並んだ第１から第Ｎまでの画素ラインの夫々に対応する複数の素子に夫々接続された第１から第Ｎまでの信号線を含む回路と、前記第１から第Ｎまでの信号線の夫々へ前記複数の素子を動作させるための動作信号を供給するドライバとを備え、前記ドライバは、前記第１から第Ｎまでの信号線の夫々へ前記動作信号を供給するための第１から第Ｎまでの供給部と、前記第１から第Ｎまでの供給部に１対１で接続された第１から第Ｎまでのシフトレジスタとを有し、ＨをＮ／２又は（Ｎ＋１）／２である整数、ｎを１以上（Ｎ−１）以下の整数として、ｎが奇数である第（Ｈ−（ｎ−１）／２）のシフトレジスタは、第（Ｈ＋（ｎ＋１）／２）のシフトレジスタに接続され、ｎが偶数である第（Ｈ＋ｎ／２）のシフトレジスタは、第（Ｈ−ｎ／２）のシフトレジスタに接続されており、画像の表示時に、前記第Ｈのシフトレジスタへ最初にトリガ信号が入力され、ｎが奇数である前記第（Ｈ−（ｎ−１）／２）のシフトレジスタは、前記トリガ信号が入力された場合に、前記第（Ｈ＋（ｎ＋１）／２）のシフトレジスタへ前記トリガ信号を入力し、第（Ｈ−（ｎ−１）／２）の供給部に第（Ｈ−（ｎ−１）／２）の信号線へ前記動作信号を供給させ、ｎが偶数である前記第（Ｈ＋ｎ／２）のシフトレジスタは、前記トリガ信号が入力された場合に、前記第（Ｈ−ｎ／２）のシフトレジスタへ前記トリガ信号を入力し、第（Ｈ＋ｎ／２）の供給部に第（Ｈ＋ｎ／２）の信号線へ前記動作信号を供給させることにより、第Ｈの画素ラインが最初に表示され、前記第Ｈの画素ラインから第１の画素ライン及び第Ｎの画素ラインに向けて順次的に各画素ラインが表示されることを特徴とする。
【００１１】
本発明に係るディスプレイは、夫々に複数の画素が横方向に並んだ複数の画素ラインが縦方向に並んでなる画像を表示するために、各画素ラインを順次的に表示するディスプレイにおいて、画像に含まれる各画素を表示するための複数の素子がマトリクス状に配列されており、画像に含まれる画素ラインの数をＮとして、縦方向に順に並んだ第１から第Ｎまでの画素ラインの夫々に対応する複数の素子に夫々接続された第１から第Ｎまでの信号線を含む回路と、前記第１から第Ｎまでの信号線の夫々へ前記複数の素子を動作させるための動作信号を供給するドライバとを備え、前記ドライバは、前記第１から第Ｎまでの信号線の夫々へ前記動作信号を供給するための第１から第Ｎまでの供給部と、第１から第Ｎまでのシフトレジスタとを有し、ＨをＮ／２又は（Ｎ＋１）／２である整数、ｎを１以上Ｎ以下の整数として、ｎが奇数である第ｎのシフトレジスタは、第（Ｈ−（ｎ−１）／２）の信号線へ前記動作信号を供給するための第（Ｈ−（ｎ−１）／２）の供給部に接続され、ｎが偶数である第ｎのシフトレジスタは、第（Ｈ＋ｎ／２）の信号線へ前記動作信号を供給するための第（Ｈ＋ｎ／２）の供給部に接続されており、画像の表示時に、前記第１から第Ｎまでのシフトレジスタに順次的にトリガ信号が入力され、ｎが奇数である第ｎのシフトレジスタは、前記トリガ信号が入力された場合に、前記第（Ｈ−（ｎ−１）／２）の供給部に前記第（Ｈ−（ｎ−１）／２）の信号線へ前記動作信号を供給させ、ｎが偶数である第ｎのシフトレジスタは、前記トリガ信号が入力された場合に、前記第（Ｈ＋ｎ／２）の供給部に前記第（Ｈ＋ｎ／２）の信号線へ前記動作信号を供給させることにより、第Ｈの画素ラインが最初に表示され、前記第Ｈの画素ラインから第１の画素ライン及び第Ｎの画素ラインに向けて順次的に各画素ラインが表示されることを特徴とする。
【００１２】
本発明に係るディスプレイは、夫々に複数の画素が横方向に並んだ複数の画素ラインが縦方向に並んでなる画像を表示するために、各画素ラインを順次的に表示するディスプレイにおいて、画像に含まれる各画素を表示するための複数の素子がマトリクス状に配列されており、画像に含まれる画素ラインの数をＮとして、縦方向に順に並んだ第１から第Ｎまでの画素ラインの夫々に対応する複数の素子に夫々接続された第１から第Ｎまでの信号線を含む回路と、前記第１から第Ｎまでの信号線の夫々へ前記複数の素子を動作させるための動作信号を供給するドライバとを備え、前記ドライバは、前記第１から第Ｎまでの信号線の夫々へ前記動作信号を供給するための第１から第Ｎまでの供給部と、前記第１から第Ｎまでの供給部に１対１で接続された第１から第Ｎまでのシフトレジスタとを有し、ＨをＮ／２又は（Ｎ＋１）／２である整数、ｎを１以上（Ｎ−１）以下の整数として、ｎが奇数である第（Ｈ−（ｎ−１）／２）のシフトレジスタは、第（Ｈ＋（ｎ＋１）／２）のシフトレジスタに接続され、ｎが偶数である第（Ｈ＋ｎ／２）のシフトレジスタは、第（Ｈ−ｎ／２）のシフトレジスタに接続されており、画像の表示時に、前記第Ｈのシフトレジスタへ最初にトリガ信号が入力され、ｎが奇数である前記第（Ｈ−（ｎ−１）／２）のシフトレジスタは、前記トリガ信号が入力された場合に、前記第（Ｈ＋（ｎ＋１）／２）のシフトレジスタへ前記トリガ信号を入力し、第（Ｈ−（ｎ−１）／２）の供給部に第（Ｈ−（ｎ−１）／２）の信号線へ前記動作信号を供給させ、ｎが偶数である前記第（Ｈ＋ｎ／２）のシフトレジスタは、前記トリガ信号が入力された場合に、前記第（Ｈ−ｎ／２）のシフトレジスタへ前記トリガ信号を入力し、第（Ｈ＋ｎ／２）の供給部に第（Ｈ＋ｎ／２）の信号線へ前記動作信号を供給させることにより、第Ｈの画素ラインが最初に表示され、前記第Ｈの画素ラインから第１の画素ライン及び第Ｎの画素ラインに向けて順次的に各画素ラインが表示されることを特徴とする。
【００１３】
本発明に係る画像表示方法は、夫々に複数の画素が横方向に並んだ複数の画素ラインが縦方向に並んでなる画像を夫々に表示する複数のディスプレイを少なくとも縦方向に配列してあり、各ディスプレイは画像の表示時に各画素ラインを順次的に表示するマルチディスプレイ装置で、画像を表示する方法において、各ディスプレイは、画像に含まれる各画素を表示するための複数の素子がマトリクス状に配列されており、画像に含まれる画素ラインの数をＮとして、縦方向に順に並んだ第１から第Ｎまでの画素ラインの夫々に対応する複数の素子に夫々接続された第１から第Ｎまでの信号線を含む回路と、前記第１から第Ｎまでの信号線の夫々へ前記複数の素子を動作させるための動作信号を供給するドライバとを備え、前記ドライバは、前記第１から第Ｎまでの信号線の夫々へ前記動作信号を供給するための第１から第Ｎまでの供給部と、第１から第Ｎまでのシフトレジスタとを有し、ＨをＮ／２又は（Ｎ＋１）／２である整数、ｎを１以上Ｎ以下の整数として、画像の表示時に、前記第１から第Ｎまでのシフトレジスタに順次的にトリガ信号が入力され、ｎが奇数である第ｎのシフトレジスタは、前記トリガ信号が入力された場合に、第（Ｈ−（ｎ−１）／２）の供給部に第（Ｈ−（ｎ−１）／２）の信号線へ前記動作信号を供給させ、ｎが偶数である第ｎのシフトレジスタは、前記トリガ信号が入力された場合に、第（Ｈ＋ｎ／２）の供給部に第（Ｈ＋ｎ／２）の信号線へ前記動作信号を供給させることにより、第Ｈの画素ラインを最初に表示し、前記第Ｈの画素ラインから第１の画素ライン及び第Ｎの画素ラインに向けて順次的に各画素ラインを表示することを特徴とする。
【００１４】
本発明に係る画像表示方法は、夫々に複数の画素が横方向に並んだ複数の画素ラインが縦方向に並んでなる画像を夫々に表示する複数のディスプレイを少なくとも縦方向に配列してあり、各ディスプレイは画像の表示時に各画素ラインを順次的に表示するマルチディスプレイ装置で、画像を表示する方法において、各ディスプレイは、画像に含まれる各画素を表示するための複数の素子がマトリクス状に配列されており、画像に含まれる画素ラインの数をＮとして、縦方向に順に並んだ第１から第Ｎまでの画素ラインの夫々に対応する複数の素子に夫々接続された第１から第Ｎまでの信号線を含む回路と、前記第１から第Ｎまでの信号線の夫々へ前記複数の素子を動作させるための動作信号を供給するドライバとを備え、前記ドライバは、前記第１から第Ｎまでの信号線の夫々へ前記動作信号を供給するための第１から第Ｎまでの供給部と、前記第１から第Ｎまでの供給部に１対１で接続された第１から第Ｎまでのシフトレジスタとを有し、ＨをＮ／２又は（Ｎ＋１）／２である整数、ｎを１以上（Ｎ−１）以下の整数として、画像の表示時に、第Ｈのシフトレジスタへ最初にトリガ信号が入力され、ｎが奇数である第（Ｈ−（ｎ−１）／２）のシフトレジスタは、前記トリガ信号が入力された場合に、第（Ｈ＋（ｎ＋１）／２）のシフトレジスタへ前記トリガ信号を入力し、第（Ｈ−（ｎ−１）／２）の供給部に第（Ｈ−（ｎ−１）／２）の信号線へ前記動作信号を供給させ、ｎが偶数である第（Ｈ＋ｎ／２）のシフトレジスタは、前記トリガ信号が入力された場合に、第（Ｈ−ｎ／２）のシフトレジスタへ前記トリガ信号を入力し、第（Ｈ＋ｎ／２）の供給部に第（Ｈ＋ｎ／２）の信号線へ前記動作信号を供給させることにより、第Ｈの画素ラインを最初に表示し、前記第Ｈの画素ラインから第１の画素ライン及び第Ｎの画素ラインに向けて順次的に各画素ラインを表示することを特徴とする。
【発明の効果】
【００１５】
本発明にあっては、マルチディスプレイ装置は、複数のディスプレイの境界部分において乱れの無い画像を表示することが可能であり、動画を表示する際にも、画像のずれの発生を防止することが可能である等、優れた効果を奏する。
【図面の簡単な説明】
【００１６】
【図１】マルチディスプレイ装置の構成を示すブロック図である。
【図２】ディスプレイの構成を示すブロック図である。
【図３】アクティブマトリクス回路の構成を示す模式的回路図である。
【図４】従来のゲートドライバの構成を示すブロック図である。
【図５】従来のマルチディスプレイ装置において各ゲート線への信号の供給タイミングを模式的に示すタイミングチャートである。
【図６】マルチディスプレイ装置で表示される画像の例を示す模式図である。
【図７】従来のマルチディスプレイ装置において画像が切り替わる際に各画素の表示状態が変化する様子を示す模式図である。
【図８】実施形態１に係るゲートドライバの構成を示すブロック図である。
【図９】実施形態１に係るマルチディスプレイ装置において各ゲート線へ信号を供給するタイミングを模式的に示すタイミングチャートである。
【図１０】実施形態１に係るマルチディスプレイ装置において画像が切り替わる際に各画素の表示状態が変化する様子を示す模式図である。
【図１１】実施形態２に係るゲートドライバの構成を示すブロック図である。
【図１２】実施形態３に係るゲートドライバの構成を示すブロック図である。
【図１３】実施形態３に係るマルチディスプレイ装置において各ゲート線へ信号を供給するタイミングを模式的に示すタイミングチャートである。
【図１４】実施形態３に係るマルチディスプレイ装置において画像が切り替わる際に各画素の表示状態が変化する様子を示す模式図である。
【発明を実施するための形態】
【００１７】
以下本発明をその実施形態を示す図面に基づき具体的に説明する。
（実施形態１)
図１は、マルチディスプレイ装置の構成を示すブロック図である。マルチディスプレイ装置は、例えば、店舗又は公共スペース等に設置され、ニュース又は広告等の各種の情報を表す画像を表示する情報ディスプレイである。マルチディスプレイ装置は、複数のディスプレイ１を備えている。ディスプレイ１は、液晶パネルを用いて画像を表示する液晶ディスプレイであり、正面視で矩形に形成されている。複数のディスプレイ１は、画像表示方向を同一方向にして少なくとも縦方向に配列されており、全体で矩形をなしている。複数のディスプレイ１が組み合わさることにより、矩形の巨大なディスプレイが構成されている。なお、図中には縦に三個のディスプレイ１を配列した例を示したが、マルチディスプレイ装置は、二個のディスプレイ１が配列された形態でもよく、四個以上のディスプレイ１が配列された形態でもよい。また、マルチディスプレイ装置は、横方向にも複数のディスプレイ１が配列された形態であってもよい。
【００１８】
マルチディスプレイ装置は、外部から画像データを入力される入力部２２と、画像処理を行う画像処理部２１とを備えている。画像処理部２１には、複数のディスプレイ１の夫々が接続されている。画像処理部２１は、入力部２２に入力された画像データが表す画像の大きさを拡大し、拡大した画像を複数の部分画像に分割する。複数の部分画像の夫々は、複数のディスプレイ１のいずれか一つが表示すべき画像である。画像処理部２１は、各ディスプレイ１が表示すべき部分画像を表すデータを各ディスプレイ１へ入力する。
【００１９】
図２は、ディスプレイ１の構成を示すブロック図である。ディスプレイ１は、液晶パネル１１と、液晶パネル１１の背後に配置されたバックライト１４とを備えている。液晶パネル１１は、背後からバックライト１４に照明され、画像を表示する。液晶パネル１１は、液晶層と、カラーフィルタと、液晶層に電圧を印加するための電極層及びアクティブマトリクス回路と、二枚の偏光板とを含んで構成されている。
【００２０】
図３は、アクティブマトリクス回路の構成を示す模式的回路図である。アクティブマトリクス回路１１０では、複数の信号線が格子状に配線されている。また、画素に対応する液晶に電圧を印加する複数の画素電極３１がマトリクス状に配置されている。夫々の画素電極３１は信号線の交差点に対応している。各画素電極３１にはＴＦＴ（thin film transistor）等のアクティブ素子３２が接続されている。各アクティブ素子３２は各画素電極３１が対応する交差点で交差した二本の信号線に接続されている。アクティブ素子３２がＴＦＴである場合、横方向に沿った信号線にアクティブ素子３２のゲートが接続されており、縦方向に沿った信号線にアクティブ素子３２のソースが接続されている。横方向に沿った信号線をゲート線と言い、縦方向に沿った信号線をソース線と言う。ディスプレイ１が表示する画像に含まれる画素の数を、縦方向にＮ個、横方向にＭ個とする。画素電極３１及びアクティブ素子３２は、縦方向にＮ個、横方向にＭ個並んでいる。また、Ｎ本のゲート線３３１〜３３Ｎが平行に配線され、Ｍ本のソース線３４１〜３４Ｍが平行に配線されている。いずれかのゲート線及びソース線に信号が流れることにより、ゲート線及びソース線に接続されたアクティブ素子３２がオン状態となり、アクティブ素子３２に接続された画素電極３１が動作し、液晶に電圧を印加する。夫々のゲート線は、ディスプレイ１で表示すべき画像に含まれる夫々の画素ラインに含まれる複数の画素に対応する複数の画素電極３１にアクティブ素子３２を介して接続されている。一のゲート線に信号が流れ、並行して各ソース線に信号が流れた場合は、一の画素ラインに含まれる画素に対応する画素電極３１が動作し、一の画素ラインが表示される。
【００２１】
ディスプレイ１は、複数のゲート線に接続されたゲートドライバ１２と、複数のソース線に接続されたソースドライバ１３とを備えている。ゲートドライバ１２は、複数のゲート線に供給するための信号を生成し、生成した信号を順次各ゲート線へ供給する。ソースドライバ１３は、複数のソース線に供給するための信号を生成し、生成した信号を順次各ソース線に供給する。また、ディスプレイ１は、制御部１６と、画像の表示タイミングを制御するタイミングコントローラ１５と備えている。タイミングコントローラ１５は、制御部１６に接続されており、ゲートドライバ１２及びソースドライバ１３が接続されている。制御部１６は、画像処理部２１に接続されており、部分画像を表すデータを画像処理部２１から入力される。制御部１６は、入力されたデータを調整し、調整したデータをタイミングコントローラ１５へ入力する。タイミングコントローラ１５は、制御部１６から入力されたデータを、ゲートドライバ１２及びソースドライバ１３を駆動用信号へ変換し、駆動用信号をゲートドライバ１２及びソースドライバ１３へ入力する。ゲートドライバ１２及びソースドライバ１３が駆動用信号に応じて駆動し、各画素に対応する画素電極３１が動作し、各画素が表示され、画像が表示される。
【００２２】
ディスプレイ１は、電源部１８と、バックライト１４へ電力を供給するバックライト用ドライバ１７とを備えている。電源部１８は、マルチディスプレイ装置が備える図示しない電源、又はマルチディスプレイ装置外の電源から電力を供給される。電源部１８は、バックライトドライバ１７、制御部１６、タイミングコントローラ１５、ゲートドライバ１２及びソースドライバ１３へ駆動用の電力を供給する。バックライト用ドライバ１７は、電源部１８からの電力をバックライト１４点灯用の電力へ変換し、変換した電力をバックライト１４へ供給する。
【００２３】
従来のマルチディスプレイ装置を用いた従来の画像表示方法を説明する。図４は、従来のゲートドライバの構成を示すブロック図である。Ｎは偶数であり、Ｎ／２＝Ｈとする。ゲートドライバは、Ｎ個のシフトレジスタ（ＳＲ）、レベルシフタ（ＬＳ）及び供給部を含んでいる。タイミングコントローラから、各シフトレジスタへクロック信号が入力され、第１のシフトレジスタ７１１へトリガ信号が入力される。シフトレジスタ７１１は、トリガ信号の入力に応じて、信号を第１のレベルシフタ７２１へ入力し、レベルシフタ７２１は入力された信号のレベルを変換して第１の供給部７３１へ入力し、供給部７３１は第１ゲート線へ信号を供給する。第１ゲート線は、ディスプレイで表示すべき画像に含まれる第１画素ラインに含まれる複数の画素に対応する複数の画素電極にアクティブ素子を介して接続されている。第１ゲート線へ信号が供給されている状態で、ソースドライバは、各ソース線へ信号を供給する。これにより、第１ゲート線にアクティブ素子を介して接続されている画素電極が動作し、第１画素ラインに含まれる画素が表示される。このように、第１画素ラインが表示される。
【００２４】
シフトレジスタ７１１は、第２のシフトレジスタ７１２へトリガ信号を入力する。シフトレジスタ７１２は、信号を第２のレベルシフタ７２２へ入力し、レベルシフタ７２２は信号を第２の供給部７３２へ入力し、供給部７３２は第２ゲート線へ信号を供給する。この結果、第２画素ラインが表示される。同様にして、ｎを１〜Ｎの自然数として、第（ｎ−１）のシフトレジスタは、第ｎのシフトレジスタへトリガ信号を入力し、第ｎのシフトレジスタは、信号を第ｎのレベルシフタへ入力し、第ｎのレベルシフタは信号を第ｎの供給部へ入力し、第ｎの供給部は第ｎゲート線へ信号を供給する。この結果、第ｎ画素ラインが表示される。以上のようにして、第１画素ラインから第Ｎ画素ラインまで順に表示され、この結果、ディスプレイに画像が表示される。複数のディスプレイの夫々において、同様の方法で画像が表示される。
【００２５】
図５は、従来のマルチディスプレイ装置において各ゲート線への信号の供給タイミングを模式的に示すタイミングチャートである。第１のディスプレイ及び第２のディスプレイが縦方向に並んでいるとし、各ディスプレイにおける各ゲート線への信号の供給タイミングを示している。図中の横軸は時間であり、ゲート線に信号が供給されている状態を縦軸のハイで示している。第１及び第２のディスプレイの夫々において、画像が表示される際には、第１ゲート線から第Ｎゲート線まで、順次的に信号が供給され、各ゲート線に対応する第１画素ラインから第Ｎ画素ラインまで順次的に表示される。マルチディスプレイ装置の画面上では、第１のディスプレイが表示する第Ｎ画素ラインと第２のディスプレイが表示する第１画素ラインとが近接する。図５に示すように、第１ゲート線と第Ｎゲート線とは信号が供給されるタイミングが大きく異なるので、第１のディスプレイが表示する第Ｎ画素ラインと第２のディスプレイが表示する第１画素ラインとが表示される時点の間には、大きな時間差が発生する。
【００２６】
図６は、マルチディスプレイ装置で表示される画像の例を示す模式図である。画像は、第１及び第２のディスプレイが夫々に表示する画像からなり、各ディスプレイが表示する画像は、Ｎ×Ｍ個の画素からなっている。図６Ａは、マルチディスプレイ装置で縦の直線が横方向へ移動する動画を表示する際の一つのフレームの画像である。図６Ａに示す画像は、縦の直線からなる。図６Ｂは、図６Ａに示す画像の次のフレームの画像である。図６Ｂでは、図６Ａに比べて、直線を表示している画素の位置が異なっている。動画を表示する際には、図６Ａに示す画像が、図６Ｂに示す画像へ切り替わることになる。
【００２７】
図７は、従来のマルチディスプレイ装置において画像が切り替わる際に各画素の表示状態が変化する様子を示す模式図である。図７Ａは、最初の画素ラインが変化した状態を示す。画像の表示時には第１画素ラインから第Ｎ画素ラインまで順次的に表示されるので、最初に第１画素ラインが変化する。即ち、第１画素ライン上で直線を表示している画素の位置が変化する一方で、他の画素ライン上では直線を表示している画素の位置は変化していない。第１及び第２のディスプレイの境界部分では、第１のディスプレイが表示する第Ｎ画素ラインと第２のディスプレイが表示する第１画素ラインとの間で、直線を表示している画素の位置がずれている。図７Ｂは、二番目に画素ラインが変化した状態を示す。第１画素ラインに続いて、第２画素ラインが変化する。同様にして、順次的に各画素ラインが変化していく。図７Ｃは、第Ｎ−１番目に画素ラインが変化した状態を示す。第１画素ラインから第（Ｎ−１）画素ラインまで、画素ライン上で直線を表示している画素の位置が変化しており、第Ｎ画素ライン上では未だ直線を表示している画素の位置は変化していない。この状態でも、第１のディスプレイが表示する第Ｎ画素ラインと第２のディスプレイが表示する第１画素ラインとの間で、直線を表示している画素の位置がずれている。最後に、第Ｎ画素ラインが変化し、図６Ｂに示すごとく画像が切り替わる。
【００２８】
図７に示すように、従来のマルチディスプレイ装置では、画像が切り替わる際、第１のディスプレイが表示する第Ｎ画素ラインと第２のディスプレイが表示する第１画素ラインとの間で、画像を表示している画素の位置が長時間ずれている。この画素の位置のずれは、長時間発生しているので、人の目に認識可能な画像の乱れが発生することになる。従って、従来のマルチディスプレイ装置で動画を表示する場合には、ディスプレイの境界部分で画像のずれが発生する。
【００２９】
本実施形態に係るマルチディスプレイ装置では、各ディスプレイが画素ラインを表示する順番を従来と異ならせることによって、近接する画素ライン間で画像を表示している画素の位置が長時間ずれることを防止する。図８は、実施形態１に係るゲートドライバ１２の構成を示すブロック図である。ゲートドライバ１２の各構成部分は、電源部１８から電力を供給されて動作する。タイミングコントローラ１５から、各シフトレジスタへクロック信号が入力され、第１のシフトレジスタ４１へトリガ信号が入力され、第２のシフトレジスタ４２から第Ｎのシフトレジスタ４Ｎまで、順次的にトリガ信号が入力されるようになっている。シフトレジスタ４１は、第Ｈのレベルシフタ５Ｈに接続されている。このため、シフトレジスタ４１は、レベルシフタ５Ｈへ信号を入力し、レベルシフタ５Ｈは信号を第Ｈの供給部６Ｈへ入力し、供給部６Ｈは第Ｈのゲート線３３Ｈへ信号を供給する。従って、本実施形態に係るディスプレイ１では、Ｎ個のゲート線の内でゲート線３３Ｈに最初に信号が供給され、Ｎ個の画素ラインの内で第Ｈ画素ラインが最初に表示される。
【００３０】
第２のシフトレジスタ４２は、第（Ｈ＋１）のレベルシフタ５（Ｈ＋１）に接続されている。このため、シフトレジスタ４２は、レベルシフタ５（Ｈ＋１）へ信号を入力し、最終的に第（Ｈ＋１）のゲート線３３（Ｈ＋１）へ信号が供給される。第３のシフトレジスタ４３は、第（Ｈ−１）のレベルシフタ５（Ｈ−１）に接続されている。このため、シフトレジスタ４３は、レベルシフタ５（Ｈ−１）へ信号を入力し、最終的に第（Ｈ−１）のゲート線３３（Ｈ−１）へ信号が供給される。図示していないものの、第４のシフトレジスタは第（Ｈ＋２）のレベルシフタに接続され、第５のシフトレジスタは第（Ｈ−２）のレベルシフタに接続されている。第（Ｎ−１）のシフトレジスタ４（Ｎ−１）は第１のレベルシフタ５１に接続され、第Ｎのシフトレジスタ４Ｎは第Ｎのレベルシフタ５Ｎに接続されている。このため、最後から二番目に第１のゲート線３３１に信号が供給され、最後に第Ｎのゲート線３３Ｎに信号が供給される。このように、ゲートドライバ１２は、平行に配線されたＮ本のゲート線の内、両端の中間にあるゲート線３３Ｈへ最初に信号を供給し、一端のゲート線３Ｎに近い側のゲート線と他端のゲート線３３１に近い側のゲート線とへ交互に信号を供給しながら、ゲート線３３Ｈからゲート線３３１及びゲート線３３Ｎに向けて順次的に各ゲート線へ信号を供給するようになっている。以上のような順番で各ゲート線に信号が供給され、各画素ラインが表示され、ディスプレイ１に画像が表示される。
【００３１】
図９は、実施形態１に係るマルチディスプレイ装置において各ゲート線へ信号を供給するタイミングを模式的に示すタイミングチャートである。縦に並んだ第１及び第２のディスプレイ１における各ゲート線への信号の供給タイミングを示している。図中の横軸は時間であり、ゲート線に信号が供給されている状態を縦軸のハイで示している。第Ｈ画素ラインに対応するゲート線３３Ｈに最初に信号が供給され、ゲート線３３Ｎに近い側のゲート線とゲート線３３１に近い側のゲート線とへ交互に信号が供給されながら、ゲート線３３１及びゲート線３３Ｎに向けて順次的に各ゲート線に信号が供給される。ディスプレイ１は、各ゲート線に対応する画素ラインを順次的に表示する。ゲート線３３１とゲート線３３Ｎとは、信号が供給されるタイミングが非常に近くなっている。このため、第１のディスプレイ１が表示する第Ｎ画素ラインと第２のディスプレイ１が表示する第１画素ライン１との間では、表示される際の時間差が非常に小さくなっている。
【００３２】
図１０は、実施形態１に係るマルチディスプレイ装置において画像が切り替わる際に各画素の表示状態が変化する様子を示す模式図である。図１０には、図６に示すように縦の直線からなる画像が切り替わる際の表示状態を示す。図１０Ａは、図６Ａに示す状態から最初の画素ラインが変化した状態を示す。最初に第Ｈ画素ラインが変化する。第Ｈ画素ライン上で直線を表示している画素の位置が変化する一方で、他の画素ライン上では直線を表示している画素の位置は変化していない。第１及び第２のディスプレイ１の境界部分では、第１のディスプレイ１が表示する第Ｎ画素ラインと第２のディスプレイ１が表示する第１画素ラインとの間では、直線を表示している画素の位置はずれていない。図１０Ｂは、二番目に画素ラインが変化した状態を示す。第Ｈ画素ラインに続いて、第（Ｈ＋１）画素ラインが変化する。図１０Ｃは、三番目に画素ラインが変化した状態を示す。ひき続いて、第（Ｈ−１）画素ラインが変化する。同様にして、第Ｎ画素ラインに近い側の画素ラインと第１画素ラインに近い側の画素ラインとが交互に変化しながら、第１画素ライン及び第Ｎ画素ラインに向けて順次的に各画素ラインが変化していく。
【００３３】
図１０Ｄは、第Ｎ−２番目に画素ラインが変化した状態を示す。第２画素ラインから第（Ｎ−１）画素ラインまで、画素ライン上で直線を表示している画素の位置が変化している。この状態でも、第１のディスプレイ１が表示する第Ｎ画素ラインと第２のディスプレイ１が表示する第１画素ラインとの間では、直線を表示している画素の位置はずれていない。図１０Ｅは、第Ｎ−１番目に画素ラインが変化した状態を示す。第１画素ライン上で直線を表示している画素の位置が変化し、第１のディスプレイ１が表示する第Ｎ画素ラインと第２のディスプレイ１が表示する第１画素ラインとの間で、直線を表示している画素の位置がずれる。次に、図６Ｂに示したように、第Ｎ画素ライン上で直線を表示している画素の位置が変化し、第１のディスプレイ１が表示する第Ｎ画素ラインと第２のディスプレイ１が表示する第１画素ラインとの間での画素の位置のずれは解消される。
【００３４】
図１０に示すように、第１のディスプレイ１が表示する第Ｎ画素ラインと第２のディスプレイ１が表示する第１画素ラインとは、近接しているものの、画像が切り替わる際、画像を表示している画素の位置のずれは非常に短時間で解消される。また、他の隣接する画素ラインの間においても、画像を表示している画素の位置のずれは非常に短時間で解消される。従って、近接する画素ライン間で画像を表示している画素の位置が長時間ずれることが防止される。
【００３５】
以上詳述したごとく、本実施形態に係るマルチディスプレイ装置は、各ディスプレイ１において、複数の画素ラインが縦方向に並んでなる画像を表示する際に、Ｎ個の画素ラインの内、略中央に位置する第Ｈ画素ラインを最初に表示し、第Ｎ画素ラインに近い側の画素ラインと第１画素ラインに近い側の画素ラインとを交互に表示しながら、第１画素ライン及び第Ｎ画素ラインに向けて順次的に各画素ラインを表示する。このように、各画素ラインを表示する順番を従来と異ならせることにより、ディスプレイ１が第１画素ラインと第Ｎ画素ラインとを表示する時点の間の時間差が非常に小さくなる。縦に並んだ二つのディスプレイ１の境界部分では、一方のディスプレイ１の第Ｎ画素ラインと他方のディスプレイ１の第１画素ラインとが近接しているものの、第１画素ラインと第Ｎ画素ラインとが表示される時点間の時間差が小さいので、人の目に認識可能な画像の乱れは発生しない。また、動画を表示する場合等、マルチディスプレイ装置で表示する画像を切り替える場合、ディスプレイ１の境界部分で近接する画素ライン間で画像を表示している画素の位置が長時間ずれることが防止される。このため、画像を表示している画素の位置のずれは使用者には認識されない。従って、本実施形態に係るマルチディスプレイ装置は、乱れの無い画像を表示することが可能であり、動画を表示する際にも、画像のずれの発生を防止することが可能である。
【００３６】
（実施形態２）
図１１は、実施形態２に係るゲートドライバ１２の構成を示すブロック図である。マルチディスプレイ装置のゲートドライバ１２以外の構成は、実施形態１と同様である。タイミングコントローラ１５から、第Ｈのシフトレジスタ４Ｈへトリガ信号が入力され、シフトレジスタ４Ｈは、第Ｈのレベルシフタ５Ｈへ信号を入力し、レベルシフタ５Ｈは信号を第Ｈの供給部６Ｈへ入力し、供給部６Ｈは第Ｈのゲート線３３Ｈへ信号を供給する。従って、本実施形態に係るディスプレイ１でも、Ｎ個のゲート線の内でゲート線３３Ｈに最初に信号が供給され、Ｎ個の画素ラインの内で第Ｈ画素ラインが最初に表示される。
【００３７】
シフトレジスタ４Ｈは、第（Ｈ＋１）のシフトレジスタ４（Ｈ＋１）に接続されており、トリガ信号をシフトレジスタ４（Ｈ＋１）へ入力するようになっている。シフトレジスタ４（Ｈ＋１）は第（Ｈ＋１）のレベルシフタ５（Ｈ＋１）へ信号を入力し、最終的に第（Ｈ＋１）のゲート線３３（Ｈ＋１）へ信号が供給される。シフトレジスタ４（Ｈ＋１）は、第（Ｈ−１）のシフトレジスタ４（Ｈ−１）に接続されており、トリガ信号をシフトレジスタ４（Ｈ−１）へ入力するようになっている。このように、複数のシフトレジスタは、シフトレジスタ４Ｈから、第Ｎのシフトレジスタ３Ｎに近い側のシフトレジスタと第１のシフトレジスタ４１に近い側のシフトレジスタとへ交互にトリガ信号を入力しながら、シフトレジスタ４１及びシフトレジスタ３Ｎに向けて順次的にトリガ信号を入力するように互いに接続されている。第２のシフトレジスタ４２は第（Ｎ−１）のシフトレジスタ４（Ｎ−１）へトリガ信号を入力し、シフトレジスタ４（Ｎ−１）は第１のシフトレジスタ４１へトリガ信号を入力し、シフトレジスタ４１は第Ｎのシフトレジスタ４Ｎへトリガ信号を入力する。
【００３８】
シフトレジスタが以上のように接続されていることによって、本実施形態においても、最初にゲート線３３Ｈへ信号が供給され、ゲート線３３１及びゲート線３３Ｎに向けて、第Ｎのゲート線３３Ｎに近い側のゲート線と第１のゲート線３３１に近い側のゲート線とへ交互に信号が供給されながら、順次的に各ゲート線に信号が供給される。従って、本実施形態においても、実施形態１と同様に、ディスプレイ１は、複数の画素ラインが縦方向に並んでなる画像を表示する際に、Ｎ個の画素ラインの内、略中央に位置する第Ｈ画素ラインを最初に表示し、第Ｎ画素ラインに近い側の画素ラインと第１画素ラインに近い側の画素ラインとを交互に表示しながら、第１画素ライン及び第Ｎ画素ラインに向けて順次的に各画素ラインを表示する。
【００３９】
本実施形態においても、ディスプレイ１が第１画素ラインと第Ｎ画素ラインとを表示する時点間の時間差が非常に小さくなり、縦に並んだ二つのディスプレイ１の境界部分では、画像の乱れは発生しない。また、マルチディスプレイ装置で表示する画像を切り替える場合、近接する画素ライン間で画像を表示している画素の位置が長時間ずれることが防止される。従って、本実施形態においても、マルチディスプレイ装置は、乱れの無い画像を表示することが可能であり、動画を表示する際にも、画像のずれの発生を防止することが可能である。
【００４０】
なお、実施形態１及び２におけるゲートドライバ１２の構成は例であり、画素ラインの表示される順番が実施形態１及び２で示した順番になる限り、ゲートドライバ１２の構成はその他の構成であってもよい。例えば、ゲートドライバ１２は、複数のレベルシフタと複数の供給部との間の配線が従来と異なっている形態であってもよい。
【００４１】
（実施形態３）
図１２は、実施形態３に係るゲートドライバ１２の構成を示すブロック図である。マルチディスプレイ装置のゲートドライバ１２以外の構成は、実施形態１と同様である。タイミングコントローラ１５から、各シフトレジスタへクロック信号が入力され、第１のシフトレジスタ４１へトリガ信号が入力され、第２のシフトレジスタ４２から第Ｎのシフトレジスタ４Ｎまで、順次的にトリガ信号が入力されるようになっている。シフトレジスタ４１は、第１のレベルシフタ５１へ信号を入力し、レベルシフタ５１は信号を供給部６１へ入力し、供給部６１は第１のゲート線３３１へ信号を供給する。従って、本実施形態に係るディスプレイ１では、ゲート線３３１に最初に信号が供給され、Ｎ個の画素ラインの内で第１画素ラインが最初に表示される。
【００４２】
第２のシフトレジスタ４２は、第Ｎのレベルシフタ５Ｎに接続されている。このため、シフトレジスタ４２は、レベルシフタ５Ｎへ信号を入力し、最終的に第Ｎのゲート線３３Ｎへ信号が供給される。第３のシフトレジスタ４３は、第２のレベルシフタ５２に接続されている。このため、シフトレジスタ４３は、レベルシフタ５２へ信号を入力し、最終的に第２のゲート線３３２へ信号が供給される。図示していないものの、第４のシフトレジスタは第（Ｎ−１）のレベルシフタ５（Ｎ−１）に接続されている。また、第（Ｎ−１）のシフトレジスタ４（Ｎ−１）は第Ｈのレベルシフタ５Ｈに接続され、第Ｎのシフトレジスタ４Ｎは第（Ｈ＋１）のレベルシフタ５（Ｈ＋１）に接続されている。このため、最後から二番目にゲート線３３Ｈに信号が供給され、最後にゲート線３３（Ｈ＋１）に信号が供給される。このように、ゲートドライバ１２は、平行に配線されたＮ本のゲート線の内、一端にあるゲート線３３１へ最初に信号を供給し、他端にあるゲート線３３Ｎへ次に信号を供給し、ゲート線３３１及びゲート線３３Ｎから中央側のゲート線に向けて、一端のゲート線３３１に近い側のゲート線と他端のゲート線３３Ｎに近い側のゲート線とへ交互に信号を供給しながら、各ゲート線へ信号を供給するようになっている。以上のような順番で各ゲート線に信号が供給され、各画素ラインが表示され、ディスプレイ１に画像が表示される。
【００４３】
図１３は、実施形態３に係るマルチディスプレイ装置において各ゲート線へ信号を供給するタイミングを模式的に示すタイミングチャートである。縦に並んだ第１及び第２のディスプレイ１における各ゲート線への信号の供給タイミングを示している。図中の横軸は時間であり、ゲート線に信号が供給されている状態を縦軸のハイで示している。第１画素ラインに対応するゲート線３３１に最初に信号が供給され、第Ｎ画素ラインに対応するゲート線３３Ｎに次に信号が供給され、ゲート線３３１に近い側のゲート線とゲート線３３Ｎに近い側のゲート線とへ交互に信号が供給されながら、中央側のゲート線に向けて順次的に各ゲート線に信号が供給される。ディスプレイ１は、各ゲート線に対応する画素ラインを順次的に表示する。本実施形態においても、ゲート線３３１とゲート線３３Ｎとは、信号が供給されるタイミングが非常に近くなっている。このため、第１のディスプレイ１が表示する第Ｎ画素ラインと第２のディスプレイ１が表示する第１画素ライン１とが表示される時点の間の時間差は、非常に小さくなっている。
【００４４】
図１４は、実施形態３に係るマルチディスプレイ装置において画像が切り替わる際に各画素の表示状態が変化する様子を示す模式図である。図１４Ａは、図６Ａに示す状態から最初の画素ラインが変化した状態を示す。最初に第１画素ラインが変化する。第１画素ライン上で直線を表示している画素の位置が変化する一方で、他の画素ライン上では直線を表示している画素の位置は変化していない。第１及び第２のディスプレイ１の境界部分では、第１のディスプレイ１が表示する第Ｎ画素ラインと第２のディスプレイ１が表示する第１画素ラインとの間で、直線を表示している画素の位置がずれている。図１４Ｂは、二番目に画素ラインが変化した状態を示す。第１画素ラインに続いて、第Ｎ画素ラインが変化する。この時点で、第１のディスプレイ１が表示する第Ｎ画素ラインと第２のディスプレイ１が表示する第１画素ラインとの間での画素の位置のずれは解消される。
【００４５】
図１４Ｃは、三番目に画素ラインが変化した状態を示す。ひき続いて、第２画素ラインが変化する。同様にして、第１画素ライン及び第Ｎ画素ラインから中央側の画素ラインに向けて、第１画素ラインに近い側の画素ラインと第Ｎ画素ラインに近い側の画素ラインとが交互に変化しながら、順次的に各画素ラインが変化していく。図１４Ｄは、第Ｎ−２番目に画素ラインが変化した状態を示す。第１画素ラインから第（Ｈ−１）画素ラインまで、更に第（Ｈ＋２）画素ラインから第Ｎ画素ラインまで、画素ライン上で直線を表示している画素の位置が変化している。図１４Ｅは、第Ｎ−１番目に画素ラインが変化した状態を示す。第Ｈ画素ラインが変化する。次に、図６Ｂに示したように、第（Ｈ＋１）画素ラインが変化し、画像の切り替えが終了する。
【００４６】
図１４に示すように、第１のディスプレイ１が表示する第Ｎ画素ラインと第２のディスプレイ１が表示する第１画素ラインとは、近接しているものの、画像が切り替わる際、画像を表示している画素の位置のずれは非常に短時間で解消される。また、他の隣接する画素ラインの間においても、画像を表示している画素の位置のずれは非常に短時間で解消される。従って、近接する画素ライン間で画像を表示している画素の位置が長時間ずれることが防止される。
【００４７】
以上詳述したごとく、本実施形態に係るマルチディスプレイ装置は、各ディスプレイ１において、最初に第１画素ラインを表示し、次に第Ｎ画素ラインを表示し、第１画素ライン及び第Ｎ画素ラインから中央側の画素ラインに向けて、第１画素ラインに近い側の画素ラインと第Ｎ画素ラインに近い側の画素ラインとを交互に表示しながら、順次的に各画素ラインを表示する。このように、本実施形態でも、各画素ラインを表示する順番が従来と異なっており、ディスプレイ１が第１画素ラインと第Ｎ画素ラインとを表示する時点の間の時間差が非常に小さい。このため、縦に並んだ二つのディスプレイ１の境界部分では、一方のディスプレイ１の第Ｎ画素ラインと他方のディスプレイ１の第１画素ラインとが近接しているものの、画像の乱れは発生しない。また、動画を表示する場合等、マルチディスプレイ装置で表示する画像を切り替える場合、ディスプレイ１の境界部分で近接する画素ライン間で画像を表示している画素の位置が長時間ずれることが防止される。従って、本実施形態においても、マルチディスプレイ装置は、乱れの無い画像を表示することが可能であり、動画を表示する際にも、画像のずれの発生を防止することが可能である。
【００４８】
なお、実施形態３におけるゲートドライバ１２の構成は一例であり、画素ラインの表示される順番が実施形態３で示した順番になる限り、ゲートドライバ１２の構成はその他の構成であってもよい。例えば、ゲートドライバ１２は、複数のシフトレジスタの相互の接続が従来と異なっている形態であってもよく、複数のレベルシフタと複数の供給部との間の配線が従来と異なっている形態であってもよい。
【００４９】
以上の実施形態１〜３においては、画素ライン及びゲート線の数Ｎが偶数である例を示したが、Ｎは奇数であってもよい。Ｎが奇数である場合は、（Ｎ＋１）／２＝Ｈである。また、実施形態１〜３で示した第１画素ラインに近い側の画素ラインと第Ｎ画素ラインに近い側の画素ラインとを交互に表示する順番は、一例であり、マルチディスプレイ装置は、逆の順番で画素ラインを表示する形態であってもよい。例えば、実施形態１及び２では、最初に第Ｈ画素ラインを表示し、次に第（Ｈ＋１）画素ラインを表示し、次に第（Ｈ−１）画素ラインを表示する例を示したが、マルチディスプレイ装置は、第Ｈ画素ラインの次に第（Ｈ−１）画素ラインを表示し、次に第（Ｈ＋１）画素ラインを表示する順番で各画素ラインを表示してもよい。また例えば、実施形態３では、最初に第１画素ラインを表示し、次に第Ｎ画素ラインを表示する例を示したが、マルチディスプレイ装置は、最初に第Ｎ画素ラインを表示し、次に第１画素ラインを表示する順番で各画素ラインを表示してもよい。また、実施形態１〜３においては、第１画素ラインに近い側の画素ラインと第Ｎ画素ラインに近い側の画素ラインとを交互に表示する順番を全てのディスプレイ１で同一にした例を示したが、マルチディスプレイ装置は、上下に隣接したディスプレイ１の間で各画素ラインを表示する順番を逆にしてもよい。例えば、第１のディスプレイ１で最初に第１画素ラインを表示し次に第Ｎ画素ラインを表示する順番で各画素ラインを表示し、第２のディスプレイ１で最初に第Ｎ画素ラインを表示し次に第１画素ラインを表示する順番で各画素ラインを表示してもよい。この場合は、第１のディスプレイ１の第Ｎ画素ラインと第２のディスプレイ１の第１画素ラインとが表示される時点間の時間差がより小さくなり、画像のずれの発生がより軽減される。
【００５０】
また、実施形態１〜３では、ゲートドライバ１２の構成を従来と異ならせた形態を示したが、マルチディスプレイ装置は、ゲートドライバ１２の構成を変更する方法とは異なる方法で、画素ラインを表示する順番を従来と異ならせた形態であってもよい。また、実施形態１〜３では、液晶パネル１１を用いて画像を表示する形態を示したが、マルチディスプレイ装置は、複数の画素ラインを順次的に表示することによって画像を表示するディスプレイであれば、液晶パネルを用いたディスプレイとは異なるディスプレイを備えた形態であってもよい。
【００５１】
以上のように、本発明に係るマルチディスプレイ装置は、夫々に複数の画素が横方向に並んだ複数の画素ラインが縦方向に並んでなる画像を夫々に表示する複数のディスプレイ（１）を少なくとも縦方向に配列してあり、各ディスプレイ（１）は画像の表示時に各画素ラインを順次的に表示するマルチディスプレイ装置において、各ディスプレイ（１）は、画像を表示する際に複数の画素ラインの夫々を順次的に表示する順番を、一端の画素ラインを最初に表示して他端の画素ラインを最後に表示する順番とは異なる順番にしてあることを特徴とする。
【００５２】
本発明に係るマルチディスプレイ装置は、各ディスプレイ（１）は、画像の表示時に、前記複数の画素ラインの内、両端の画素ラインを除く特定の画素ラインを最初に表示し、前記特定の画素ラインから両端の画素ラインに向けて順次的に各画素ラインを表示するように構成してあることを特徴とする。
【００５３】
本発明に係るマルチディスプレイ装置は、各ディスプレイ（１）は、画像に含まれる各画素を表示するための複数の素子（３１、３２）がマトリクス状に配列されており、各画素ラインに対応する複数の素子（３１、３２）に夫々接続された複数の信号線（３３１〜３３Ｎ）を含む回路（１１０）と、前記複数の信号線（３３１〜３３Ｎ）の夫々へ前記複数の素子（３１、３２）を動作させるための信号を供給するドライバ（１２）とを備え、前記ドライバ（１２）は、画像の表示時に、前記特定の画素ラインに対応する複数の素子（３１、３２）に接続された信号線（３３Ｈ）へ最初に信号を供給し、両端の画素ラインに対応する複数の素子（３１、３２）に接続された信号線（３３１、３３Ｎ）に向けて順次的に各信号線へ信号を供給するように構成してあることを特徴とする。
【００５４】
本発明に係るマルチディスプレイ装置は、各ディスプレイ（１）は、画像の表示時に、前記複数の画素ラインの内、一端の画素ラインを最初に表示し、他端の画素ラインを次に表示し、両端の画素ラインから中央側の画素ラインに向けて、前記一端に近い画素ラインと前記他端に近い画素ラインとを交互に表示しながら、順次的に各画素ラインを表示するように構成してあることを特徴とする。
【００５５】
本発明に係るマルチディスプレイ装置は、各ディスプレイ（１）は、画像に含まれる各画素を表示するための複数の素子（３１、３２）がマトリクス状に配列されており、各画素ラインに対応する複数の素子（３１、３２）に夫々接続された複数の信号線（３３１〜３３Ｎ）を含む回路（１１０）と、前記複数の信号線（３３１〜３３Ｎ）の夫々へ前記複数の素子（３１、３２）を動作させるための信号を供給するドライバ（１２）とを備え、前記ドライバ（１２）は、画像の表示時に、前記一端の画素ラインに対応する複数の素子（３１、３２）に接続された信号線（３３１）へ最初に信号を供給し、前記他端の画素ラインに対応する複数の素子（３１、３２）に接続された信号線（３３Ｎ）へ次に信号を供給し、両端の画素ラインに対応する複数の素子（３１、３２）に接続された信号線（３３１、３３Ｎ）から中央側の画素ラインに対応する複数の素子（３１、３２）に接続された信号線に向けて、前記一端に近い画素ラインに対応する複数の素子（３１、３２）に接続された信号線と前記他端に近い画素ラインに対応する複数の素子（３１、３２）に接続された信号線とへ交互に信号を供給しながら、順次的に各信号線へ信号を供給するように構成してあることを特徴とする。
【００５６】
本発明に係るディスプレイ（１）は、夫々に複数の画素が横方向に並んだ複数の画素ラインが縦方向に並んでなる画像を表示するために、各画素ラインを順次的に表示するディスプレイ（１）において、複数の画素ラインの夫々を順次的に表示する順番を、一端の画素ラインを最初に表示して他端の画素ラインを最後に表示する順番とは異なる順番にしてあることを特徴とする。
【００５７】
本発明に係る画像表示方法は、夫々に複数の画素が横方向に並んだ複数の画素ラインが縦方向に並んでなる画像を夫々に表示する複数のディスプレイ（１）を少なくとも縦方向に配列してあり、各ディスプレイ（１）は画像の表示時に各画素ラインを順次的に表示するマルチディスプレイ装置で、画像を表示する方法において、各ディスプレイ（１）は、前記複数の画素ラインの内、両端の画素ラインを除く特定の画素ラインを最初に表示し、前記特定の画素ラインから両端の画素ラインに向けて順次的に各画素ラインを表示することを特徴とする。
【００５８】
本発明に係る画像表示方法は、夫々に複数の画素が横方向に並んだ複数の画素ラインが縦方向に並んでなる画像を夫々に表示する複数のディスプレイ（１）を少なくとも縦方向に配列してあり、各ディスプレイ（１）は画像の表示時に各画素ラインを順次的に表示するマルチディスプレイ装置で、画像を表示する方法において、各ディスプレイ（１）は、前記複数の画素ラインの内、一端の画素ラインを最初に表示し、他端の画素ラインを次に表示し、両端の画素ラインから中央側の画素ラインに向けて、前記一端に近い画素ラインと前記他端に近い画素ラインとを交互に表示しながら、順次的に各画素ラインを表示することを特徴とする。
【００５９】
本発明においては、マルチディスプレイ装置は、複数の画素ラインが縦方向に並んでなる画像を表示する複数のディスプレイ（１）を少なくとも縦方向に配列してある。各ディスプレイ（１）は、複数の画素ラインの夫々表示する順番を、最初に一端の画素ラインを表示して最後に他端の画素ラインを表示する順番とは異なる順番にする。これにより、両端の画素ラインを表示する時点の間の時間差が小さくなる。縦に並んだ二つのディスプレイ（１）の境界部分では、両端の画素ラインが近接しているものの、両端の画素ラインを表示する時点間の時間差が小さいので、画像の乱れは発生しない。特に、マルチディスプレイ装置で動画を表示する際に、二つのディスプレイ（１）の境界部分で画像のずれが発生しない。
【００６０】
本発明においては、マルチディスプレイ装置は、各ディスプレイ（１）において、複数の画素ラインの内、両端を除く特定の画素ラインを最初に表示し、両端の画素ラインに向けて順次的に各画素ラインを表示する。これにより、両端の画素ラインの夫々が表示される時間差が小さくなる。
【００６１】
本発明においては、各ディスプレイ（１）は、各画素を表示するための複数の素子（３１、３２）が配列された回路（１１０）を備え、各画素ラインに対応する複数の素子（３１、３２）に夫々接続された複数の信号線（３３１〜３３Ｎ）に各素子（３１、３２）を動作させるための信号を供給することによって、各画素ラインを表示させる。ディスプレイ（１）は、画像の表示時に、特定の画素ラインに対応する複数の素子（３１、３２）に接続された信号線（３３Ｈ）へ信号を供給し、両端の画素ラインに対応する複数の素子（３１、３２）に接続された信号線（３３１，３３Ｎ）に向けて順次的に各信号線へ信号を供給する。これにより、ディスプレイ（１）は、特定の画素ラインを最初に表示し、両端の画素ラインに向けて順次的に各画素ラインを表示する。
【００６２】
本発明においては、マルチディスプレイ装置は、各ディスプレイ（１）において、複数の画素ラインの内、一端の画素ラインを最初に表示し、他端の画素ラインを次に表示し、両端の画素ラインから中央側の画素ラインに向けて順次的に各画素ラインを表示する。これにより、両端の画素ラインの夫々が表示される時間差が小さくなる。
【００６３】
本発明においては、各ディスプレイ（１）は、各画素を表示するための複数の素子（３１、３２）が配列された回路（１１０）を備え、各画素ラインに対応する複数の素子（３１、３２）に夫々接続された複数の信号線（３３１〜３３Ｎ）に各素子（３１、３２）を動作させるための信号を供給することによって、各画素ラインを表示させる。ディスプレイ（１）は、画像の表示時に、一端の画素ラインに対応する複数の素子（３１、３２）に接続された信号線（３３１）へ信号を供給し、次に他端の画素ラインに対応する複数の素子（３１、３２）に接続された信号線（３３Ｎ）へ信号を供給し、中央側の画素ラインに対応する複数の素子（３１、３２）に接続された信号線に向けて順次的に各信号線へ信号を供給する。これにより、ディスプレイ（１）は、一端の画素ラインを最初に表示し、他端の画素ラインを次に表示し、中央側の画素ラインに向けて順次的に各画素ラインを表示する。
【符号の説明】
【００６４】
１  ディスプレイ
１１  液晶パネル
１１０  アクティブマトリクス回路
１２  ゲートドライバ
１３  ソースドライバ
２１  画像処理部
３３１〜３３Ｎ  ゲート線
４１〜４Ｎ  シフトレジスタ
５１〜５Ｎ  レベルシフタ
６１〜６Ｎ  供給部
【図１】
0006591741.tif 000002
【図２】
0006591741.tif 000003
【図３】
0006591741.tif 000004
【図４】
0006591741.tif 000005
【図５】
0006591741.tif 000006
【図６】
0006591741.tif 000007
【図７】
0006591741.tif 000008
【図８】
0006591741.tif 000009
【図９】
0006591741.tif 000010
【図１０】
0006591741.tif 000011
【図１１】
0006591741.tif 000012
【図１２】
0006591741.tif 000013
【図１３】
0006591741.tif 000014
【図１４】
0006591741.tif 000015