(57)【特許請求の範囲】
【請求項１】
受信したスペクトラム拡散信号を復調するスペクトラム拡散信号受信装置であって、
位相成分を所定の周期で切替えてキャリア信号を生成し出力するキャリア生成手段と、
上記スペクトラム拡散信号と上記キャリア生成手段が出力するキャリア信号とを混合する混合手段と、
上記混合手段の出力を位相成分ごとに積算する複数の積算手段と、
上記複数の積算手段の各積算出力を加算する加算手段と、
を備え、
上記キャリア生成手段は、１チップ周期を複数に分割し、分割した周期である１チップ分割周期で、同相と直交相の位相成分を交互に切替える
ことを特徴とするスペクトラム拡散信号受信装置。
【請求項２】
上記複数の積算手段は、上記同相位相成分のキャリア信号と上記スペクトラム拡散信号とを混合した上記混合手段の出力を積算するための同相成分積算手段と、上記直交相位相成分のキャリア信号と上記スペクトラム拡散信号とを混合した上記混合手段の出力を積算するための直交相成分積算手段とを含むことを特徴とする請求項１記載のスペクトラム拡散信号受信装置。
【請求項３】
上記キャリア生成手段は、
所定の周波数の基準クロック信号を生成する基準クロック生成手段、
上記基準クロック信号の周期の序数をカウントする第１のカウント手段、
上記第１のカウント手段でのカウント値にしたがって同相位相成分のキャリア位相信号を生成する同相位相成分生成手段、
上記第１のカウント手段でのカウント値にしたがって直交相位相成分のキャリア位相信号を生成する直交相位相成分生成手段、
上記第１のカウント手段でのカウント値にしたがって１チップ周期を２以上に分割した上記キャリア生成手段の所定の周期の序数をカウントする第２のカウント手段、及び
上記第２のカウント手段でのカウント値にしたがって上記同相位相成分生成手段及び上記直交相位相成分生成手段の生成する信号を交互に選択して出力する選択手段、
を有することを特徴とする請求項１又は２に記載のスペクトラム拡散信号受信装置。
【請求項４】
上記加算手段の加算出力をシフトしながら保持するシフト保持手段と、
疑似雑音符号を保持する疑似雑音保持手段と、
上記シフト保持手段の保持内容と、上記疑似雑音保持手段の保持内容との相関度を算出する相関度算出手段と、
上記相関度算出手段での算出結果に基づいて上記疑似雑音保持手段が保持する疑似雑音符号を選択する制御手段と、
をさらに備えることを特徴とする請求項１乃至３いずれか記載のスペクトラム拡散信号受信装置。
【請求項５】
上記複数の積算手段、及び上記加算手段を複数系統備え、
上記複数系統毎に設けた、上記加算手段の加算出力をシフトしながら保持するシフト保持手段と、
疑似雑音符号を保持する、共有となる少なくとも１つの疑似雑音保持手段と、
上記複数系統毎のシフト保持手段の保持内容と、上記疑似雑音保持手段の保持内容との相関度を算出する、複数の相関度算出手段と、
をさらに備えることを特徴とする請求項１乃至３いずれか記載のスペクトラム拡散信号受信装置。
【請求項６】
上記疑似雑音保持手段が保持する疑似雑音符号を順次切替えて、複数の位相でのスペクトラム拡散信号の受信を並列して実施しながら、一連のスペクトラム拡散信号の受信を順次スキャンさせる制御手段をさらに備えることを特徴とする請求項５記載のスペクトラム拡散信号受信装置。
【請求項７】
上記複数の積算手段、及び上記加算手段を複数系統備え、
上記加算手段の加算出力をシフトしながら保持するシフト保持手段と、
疑似雑音符号を保持する疑似雑音保持手段と、
シフト保持手段の保持内容と、上記疑似雑音保持手段の保持内容との相関度を算出する相関度算出手段と、
を上記複数系統毎にさらに備えることを特徴とする請求項１乃至３いずれか記載のスペクトラム拡散信号受信装置。
【請求項８】
上記複数系統毎の相関度算出手段での算出結果に基づいて上記複数系統毎の疑似雑音保持手段が保持する疑似雑音符号を選択する制御手段をさらに備えることを特徴とする請求項７記載のスペクトラム拡散信号受信装置。
【請求項９】
上記請求項１乃至８いずれか記載のスペクトラム拡散信号受信装置を備えたことを特徴とする時計装置。
【請求項１０】
位相成分を所定の周期で切替えてキャリア信号を生成し出力するキャリア生成部、受信したスペクトラム拡散信号と上記キャリア生成部が出力するキャリア信号とを混合する混合部、上記混合部の出力を位相成分ごとに積算する複数の積算部、上記複数の積算部の各積算出力を加算する加算部、上記加算部の加算出力をシフトしながら保持するシフト保持部、疑似雑音符号を保持する疑似雑音保持部、及び上記シフト保持部の保持内容と、上記疑似雑音保持部の保持内容との相関度を算出する相関度算出部を備えた装置でのスペクトラム拡散信号受信方法であって、
上記疑似雑音保持部が保持する疑似雑音符号を順次切替えて、一連のスペクトラム拡散信号の受信を順次スキャンし、上記相関度算出部での算出結果に基づいて２順目以降に上記疑似雑音保持部が保持する疑似雑音符号を順次切替える制御工程、
上記キャリア生成部で、１チップ周期を複数に分割し、分割した周期である１チップ分割周期で、同相と直交相の位相成分を交互に切替える切替工程、
を有することを特徴とするスペクトラム拡散信号受信方法。
【請求項１１】
受信したスペクトラム拡散信号とキャリア信号とを混合する混合部、上記混合部の出力を位相成分ごとに積算する複数の積算部、上記複数の積算部の各積算出力を加算する加算部、上記加算部の加算出力をシフトしながら保持するシフト保持部、疑似雑音符号を保持する疑似雑音保持部、及び上記シフト保持部の保持内容と、上記疑似雑音保持部の保持内容との相関度を算出する相関度算出部を備えた装置が内蔵したコンピュータが実行するプログラムであって、上記コンピュータを、
１チップ周期を複数に分割し、分割した周期である１チップ分割周期で、同相と直交相の位相成分を交互に切替えて上記キャリア信号を生成し出力するキャリア生成部、
上記相関度算出部での算出結果に基づいて上記疑似雑音保持部が保持する疑似雑音符号
を選択する制御部、
として機能させることを特徴とするプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スペクトラム拡散信号受信装置、時計装置、スペクトラム拡散信号受信方法及びプログラムに関する。
【背景技術】
【０００２】
スペクトル拡散信号中から拡散コードを捕捉するための回路において、相関値の同期加算や最大値判定部のハードウェア規模を小さくするための技術が考えられている。（例えば、特許文献１）
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平０２−０１１０３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
図１１は、一般的な民生用のＧＰＳ受信回路の構成を示すブロック図である。ここでは図示しないＧＰＳ衛星から到来するＧＰＳ信号（例えば、Ｌ１帯のＧＰＳ信号であれば１．５７５［ＧＨｚ］）が、アンテナ１１で受信される。  
図１２は、上記特許文献の技術を含む、主として上記コード相関部１８とＣＰＵ１９での回路構成を示すブロック図である。コード相関部１８内では、前段からのデジタル化した中間周波信号が捕捉エンジン２１及び追尾エンジン２２，２２，…に与えられる。
【０００５】
図１３は、上記捕捉エンジン２１内の回路構成を示すブロック図である。同図で、前段の上記Ａ／Ｄ変換器１７からの、中間周波数にダウンコンバートしたバイナリデータがミキサ３１，３２に与えられる。ミキサ３１にはまた、キャリアＮＣＯ（数値制御発振器）３３からキャリア位相信号が直接与えられ、それら両入力を用いた積が積分器３５へ出力される。
【０００６】
一方、上記ミキサ３２にはまた、上記キャリアＮＣＯ３３の出力するキャリア位相信号が進捗回路３４で位相９０°分進捗された後に与えられ、それら両入力を用いた積が積分器３６へ出力される。
【０００７】
図１４を用いて上記図１３の回路での動作を説明する。  
上記ミキサ３１，３２に入力される、前段で中間周波数（ＩＦ）にダウンコンバートされた中間周波信号が例えば図９（Ａ）に示すような波形であったとする。
【０００８】
これに対して、上記キャリアＮＣＯ３３が発振する同（Ｉ）相のキャリア位相信号が図９（Ｂ）に示すようにちょうど反転状態であった場合、ミキサ３１の出力する積は図９（Ｃ）に示すようになる。
【０００９】
したがって、このミキサ３１の出力を積分器３５で積算することで、その結果は図９（Ｄ）に示すように、この１チップ周期では図中にハッチングで示すようなマイナスの積算値として同（Ｉ）相の面積が取得されることになる。
【００１０】
一方、上記ミキサ３２には、上記キャリアＮＣＯ３３の出力するキャリア位相信号が上記進捗回路３４で９０°進捗されて図９（Ｅ）に示すような波形の信号が与えられるため、ミキサ３２の出力する積は図９（Ｆ）に示すようになる。このミキサ３２の出力を積分器３６で積算することで、その結果は図９（Ｇ）に示すように、この１チップ周期では図中にハッチングで示すようにプラスとマイナスで相殺して積算値が「０（ゼロ）」になるものとして直交（Ｑ）相の面積が取得されることになる。
【００１１】
上述した如く上記捕捉エンジン２１では、ＧＰＳ衛星信号から得てダウンコンバートした中間周波信号に対する、疑似雑音符号であるＣ／Ａコードの位相を探索するべく、同相（Ｉ相）成分と直交相（Ｑ相）成分のキャリア信号を生成する回路、中間周波信号と上記成分のキャリア信号を混合する２つのミキサ回路、及び上記ミキサの混合出力を積分する積分器とその積分器の出力を１０２３チップ分のシフトしながら保持するシフトレジスタ、乗算器群、積算器等からなる２つの相関処理系の回路等が必要であり、全体の回路規模、設置面積が大きくなると共に、それらで消費される電力も大きなものとなる。
【００１２】
特に腕時計などのように、回路の規模と消費電力が大きく制限されるような機器にＧＰＳ受信回路を実装しようとした場合、上記捕捉エンジンがＧＰＳ受信回路に占める面積と消費電力の割合は大きく、捕捉エンジンの回路構成を簡略化することが求められている。
【００１３】
本発明は上記のような実情に鑑みてなされたもので、その目的とするところは、小さな回路規模でより少ない消費電力ながら確実に受信信号に重畳されている疑似雑音符号の位相を捕捉することが可能なスペクトラム拡散信号受信装置、時計装置、スペクトラム拡散信号受信方法及びプログラムを提供することにある。
【課題を解決するための手段】
【００１４】
本発明の一態様は、受信したスペクトラム拡散信号を復調するスペクトラム拡散信号受信装置であって、位相成分を所定の周期で切替えてキャリア信号を生成し出力するキャリア生成手段と、上記スペクトラム拡散信号と上記キャリア生成手段が出力するキャリア信号とを混合する混合手段と、上記混合手段の出力を位相成分ごとに積算する複数の積算手段と、上記複数の積算手段の各積算出力を加算する加算手段とを備えたことを特徴とする。
【発明の効果】
【００１５】
本発明によれば、小さな回路規模でより少ない消費電力ながら確実に受信信号に重畳されている疑似雑音符号の位相を捕捉することが可能となる。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１の実施形態に係る捕捉エンジン内の回路構成を示すブロック図。
【図２】同実施形態に係る主としてキャリアＮＣＯ内の詳細な回路構成を示すブロック図。
【図３】同実施形態に係るキャリア位相信号の生成過程を示す図。
【図４】同実施形態に係る捕捉エンジンでの各信号波形を例示する図。
【図５】同実施形態に係る構成を腕時計に組込んだ場合を例示するブロック図。
【図６】同実施形態に係るＧＰＳ受信装置内の捕捉エンジンによるＧＰＳ衛星のスキャン手順を説明するタイミングチャート。
【図７】本発明の第２の実施形態に係る捕捉エンジン内の回路構成を示すブロック図。
【図８】同実施形態に係るＧＰＳ衛星のスキャン手順を説明するタイミングチャート。
【図９】本発明の第３の実施形態に係る捕捉エンジン内の回路構成を示すブロック図。
【図１０】同実施形態に係るＧＰＳ衛星のスキャン手順を説明するタイミングチャート。
【図１１】一般的なＧＰＳ受信回路の構成を示すブロック図。
【図１２】図１１の主としてコード相関部とＣＰＵでの回路構成を示すブロック図。
【図１３】図１２の捕捉エンジン内の回路構成を示すブロック図。
【図１４】図１３の捕捉エンジン各部での信号波形を示す図。
【発明を実施するための形態】
【００１７】
（第１の実施形態）  
以下、本発明をＧＰＳ受信装置内の捕捉エンジンに適用した場合の第１の実施形態について図面を参照して説明する。  
図１は、同実施形態に係る捕捉エンジン５０内の回路構成を示すブロック図である。同図で、図示しない前段からの、中間周波数（＝４．０９２［ＭＨｚ］）にダウンコンバートしたバイナリデータがミキサ５１に与えられる。このミキサ５１にはまた、キャリアＮＣＯ（数値制御発振器）５２から、上記中間周波数と同じ周波数（＝４．０９２［ＭＨｚ］）のキャリア位相信号が直接与えられ、それら両入力を用いた積がスイッチ回路５３へ出力される。
【００１８】
このスイッチ回路５３は、上記キャリアＮＣＯ５２から与えれる切替信号ｓｅｌに応じて、ミキサ５１の出力を積分器（∫）５４，５５に対して交互に振分けて出力する。
【００１９】
積分器５４，５５はそれぞれ、疑似雑音符号であるＣ／Ａコードに合わせた１チップ＝１［μ秒］幅の積分処理を行ない、その結果を加算器５６へ出力する。この加算器５６での加算結果が、１０２３チップ分のレジスタ容量を有するシフトレジスタ５７に順次出力される。
【００２０】
既知のＣ／Ａコード１０２３チップ分を保持するレジスタ５８の保持出力と上記シフトレジスタ５７の保持出力とが、１チップ分単位で乗算器群５９にて乗算され、それらの積が積算部６０へ一括して出力される。
【００２１】
この積算部６０での１［ミリ秒］分の積算出力が、同相（Ｉ相）成分及び直交相（Ｑ相）成分を含む捕捉結果として二乗回路６１で二乗された後に、捕捉相関度を表すピーク値Ｐとして後段の図示しないＣＰＵ等の制御系に出力される。
【００２２】
図２は、主として上記キャリアＮＣＯ５２内の詳細な回路構成を示すブロック図である。同図で、７１は１チップ周期で２ビット「０」〜「３」の循環的なカウント動作と、図示しない基準クロックの基準クロック周波数（＝１６．３６８[ＭＨｚ]）周期で循環的なカウント動作を行なうカウンタであり、このカウンタ７１の基準クロック周波数周期のカウントアップタイミングの所定の分解能に同期した同期信号が発振器７２，７３に与えられる。そして、それと共に、カウンタ７１の１チップ周期で２ビット「０」〜「３」の循環的なカウント値（１チップ周期分割カウント値）が切替信号発信回路７４に出力される。
【００２３】
発振器７２は、カウンタ７１からの上記同期信号に同期して同相（Ｉ相）のキャリア位相信号としてのサイン波を生成し、スイッチ回路７５に送出する。一方の発振器７３は、カウンタ７１からの同期信号に同期して、上記サイン波より９０°位相が異なる直交相（Ｑ相）のキャリア位相信号としてのコサイン波を生成し、上記スイッチ回路７５に送出する。
【００２４】
上記切替信号発信回路７４は、カウンタ７１からの１チップ周期分割カウント値が偶数であるか奇数であるかに応じてオン／オフ２値の切替信号ｓｅｌを上記スイッチ回路５３及びスイッチ回路７５の双方に出力する。スイッチ回路７５は、切替信号ｓｅｌのオン／オフにより発振器７２からのサイン波と発振器７３からのコサイン波を切替選択し、キャリア依存信号として上記ミキサ５１に与える。
【００２５】
次に上記実施形態の動作について説明する。  
図３は、上記キャリアＮＣＯ５２でキャリア位相信号を生成する過程を示す図である。図３（Ａ）に示すようにカウンタ７１の値が「０」〜「３」となる１チップ周期に対し、図３（Ｂ）に示すように切替信号発信回路７４では偶数のカウント値「０」「２」の時にオン、奇数のカウント値「１」「３」の時にオフとなる切替信号ｓｅｌを上記スイッチ回路５３及びスイッチ回路７５へ出力する。
【００２６】
図３（Ｃ）は、上記発振器７２が生成して出力するサイン波であり、図３（Ｄ）は上記発振器７３が生成して出力するコサイン波である。
【００２７】
スイッチ回路７５では、図３（Ｅ）に示すように、切替信号発信回路７４からの切替信号ｓｅｌがオンとなる、１チップ周期中のカウンタ７１の１チップ周期分割カウント値が偶数「０」「２」であるタイミングで発振器７３の出力するコサイン波を選択する一方で、切替信号発信回路７４からの切替信号ｓｅｌがオフとなる、１チップ周期中のカウンタ７１の１チップ周期分割カウント値が奇数「１」「３」であるタイミングでは発振器７２の出力するサイン波を選択し、キャリア位相信号として上記ミキサ５１へ出力する。
【００２８】
図３（Ｅ′）は、上記キャリア位相信号の波形をあらためて明確に示したもので、１チップ周期中で、１チップ周期の４倍の周波数のコサイン波とサイン波、各１周期分ずつを交互に計各２周期分、４周期分配置した波形となる。
【００２９】
図４により上記図１で示した捕捉エンジン５０での各信号波形を例示する。  
図４（Ａ）は、上記ミキサ５１に入力される、前段で中間周波数（ＩＦ）にダウンコンバートされた中間周波信号の波形を示す。
【００３０】
これに対して、上記キャリアＮＣＯ５２が発振する、上記図３（Ｅ），（Ｅ′）に示した同（Ｉ）相と直交（Ｑ）相が交互に位置するキャリア位相信号が与えられる。
【００３１】
中間周波信号とキャリア位相信号との位相差が「０（ゼロ）°」であった場合、ミキサ５１の出力は図４（Ｂ）に示すような波形となる。これを、上記スイッチ回路５３により上記スイッチ回路７５と同様に切替選択して積分器５４，５５に振分けた場合、積分器５４，５５の出力は図４（Ｃ）に示すような波形となる。同図（Ｃ）では、積分器５４，５５の出力を取り纏めた状態を示している。
【００３２】
すなわち、１チップ周期中、カウンタ７１の１チップ周期分割カウント値「０」「２」のタイミングに相当する第１及び第３四半期では、積分器５４によりコサイン波に対する積分処理で、図中にハッチングで示すように、プラスとマイナスで相殺して積算値が「０（ゼロ）」になるような直交（Ｑ）相の面積が取得されることになる。
【００３３】
一方で、１チップ周期中、カウンタ７１の１チップ周期分割カウント値「１」「３」のタイミングに相当する第２及び第４四半期では、積分器５５によりサイン波に対する積分処理で、図中にハッチングで示すように、積算値がマイナスになるような同（Ｉ）相の面積が取得されることになる。
【００３４】
また、中間周波信号とキャリア位相信号との位相差が「９０°」であった場合、ミキサ５１の出力は図４（Ｄ）に示すような波形となる。これを、上記スイッチ回路５３により上記スイッチ回路７５と同様に切替選択して積分器５４，５５に振分けた場合、積分器５４，５５の出力は図４（Ｅ）に示すような波形となる。同図（Ｅ）では、積分器５４，５５の出力を取り纏めた状態を示している。
【００３５】
すなわち、１チップ周期中、カウンタ７１の１チップ周期分割カウント値「０」「２」のタイミングに相当する第１及び第３四半期では、積分器５４によりコサイン波に対する積分処理で、図中にハッチングで示すように、積算値がマイナスになるような直交（Ｑ）相の面積が取得されることになる。
【００３６】
一方で、１チップ周期中、カウンタ７１の１チップ周期分割カウント値「１」「３」のタイミングに相当する第２及び第４四半期では、積分器５５によりサイン波に対する積分処理で、図中にハッチングで示すように、プラスとマイナスで相殺して積算値が「０（ゼロ）」になるような同（Ｉ）相の面積が取得されることになる。
【００３７】
これら積分器５４，５５の出力する、同（Ｉ）相と直交（Ｑ）相の各成分が時分割で存在する積分値が加算器５６で加算され、シフトレジスタ５７に保持される。このシフトレジスタ５７の保持値と上記レジスタ５８が保持する既知のＣ／Ａコードとが乗算器群５９にて乗算され、それらの積が積算部６０へ一括して出力される。
【００３８】
そして、積算部６０での１［ミリ秒］分の積算出力が、同相（Ｉ相）成分及び直交相（Ｑ相）成分を含む捕捉結果として二乗回路６１で二乗された後に、捕捉相関度を表すピーク値Ｐとして、後段の図示しないＣＰＵ等の制御系に出力される。
【００３９】
図５は、腕時計８０に上記実施形態の技術を組込んだ例を示す。同図で、腕時計８０は、ＧＰＳ受信処理部８１、ＧＰＳアンテナ８２、ＣＰＵ８３、表示部８４、表示ドライバ８５、操作部８６、発振回路８７、計時回路８８、ＲＡＭ８９、及びＲＯＭ９０から構成される。
【００４０】
上記ＧＰＳ受信処理部８１を、上記実施形態で示した捕捉エンジン及び同捕捉エンジンを含む構成に適用すれば、この腕時計８０などのように、回路の実装面積と消費できる電力量に大幅な制限がある機器にＧＰＳ受信機能を搭載したい場合に好適となる。
【００４１】
次に図６を用い、上記ＧＰＳ受信装置内の捕捉エンジンによる、例えば３２個のＧＰＳ衛星に対するスキャン手順を従来の手順と比較して説明する。  
従来一般的には、図６（Ａ）に示すように、１回目の位相（ｐｈａｓｅ１）におけるサーチとして、衛星１〜衛星３２に対して順次１つずつ、実際に当該衛星からの到来電波を捕捉することができたか否かを、その捕捉相関度を示すピーク値Ｐが予め設定した閾値を超えるか否かにより判定する。
【００４２】
その後、同様に図６（Ａ）に示すように２回目の位相（ｐｈａｓｅ２）におけるサーチとして、再び衛星１〜衛星３２に対して順次１つずつ、捕捉相関度を示すピーク値Ｐが予め設定した閾値を超えるか否かの判定を行なう。
【００４３】
以上、合計３２個分の衛星中から補則可能な衛星を判定を時間Ｔ１をかけて行ない、同一のＧＰＳ衛星に対する１回目と２回目の計２回の位相を用いて受信可能なＧＰＳ衛星に対する判定を行なう。
【００４４】
これに対して本実施形態では、上記図５の回路でＣＰＵ８３がＧＰＳ受信処理部８１の制御を実行することにより、図６（Ｂ）に示すように、１回目の位相（ｐｈａｓｅ１）におけるサーチでは、衛星１〜衛星３２に対して順次１つずつ、実際に当該衛星からの到来電波を捕捉することができたか否かを、その捕捉相関度を示すピーク値Ｐが予め設定した閾値を超えるか否かにより判定する。
【００４５】
このとき、図６（Ｃ）に示すように、各衛星に対する判定結果から、捕捉相関度を示すピーク値Ｐが予め設定した閾値を超えて、実際に当該衛星からの到来電波を捕捉することができると判定した衛星に関してはフラグ「０」を、そうでない衛星にはフラグ「１」を設定するものとして、判定結果を保持する。
【００４６】
同図（Ｃ）では、例えば１回目のチップ位相（ｐａｈｅｓｅ１）においては「衛星１」「衛星４」「衛星１７」‥‥「衛星３２」が捕捉できないと判定して、それら衛星に対するフラグを「１」としている。
【００４７】
その後、２回目の位相（ｐｈａｓｅ２）におけるサーチでは、前記フラグに「１」を保持した衛星についてのみ、順次それらのＣ／Ａコードを上記レジスタ５８に設定することで、選択した衛星に対して、順次１つずつ、捕捉相関度を示すピーク値Ｐが予め設定した閾値を超えるか否かの判定を行なう。
【００４８】
一般に、日本（本州）で理想的に空が開けている場合に到来電波を受信可能なＧＰＳ衛星は６個〜１０個程度である。この２回目の位相（ｐｈａｓｅ２）のサーチにおいては、１回目のサーチで受信可能と判定したＧＰＳ衛星以外を選択して２回目の捕捉が可能な否かの判定を行なうことで、１回目のサーチと合わせたサーチ時間Ｔ２を、前記従来の方法によるサーチ時間Ｔ１と比較しても分かるように、大幅に短縮できる。
【００４９】
以上詳述した如く本実施形態によれば、シフトレジスタを含んでＣ／Ａコードとの相関を測る回路をより小さな規模として、少ない消費電力ながら確実に受信信号に重畳されている疑似雑音符号の位相を捕捉することが可能となる。
【００５０】
また上記実施形態では、キャリア位相信号として、１チップ周期を４分割し、分割した奇数番目の周期、及び偶数番目の周期の一方で同相成分を、他方で直交相成分をそれぞれ選択し切替えて生成するものとしたので、チップ周期と同相成分、直交相成分の各信号との周波数比を活かして簡易に両相を含んだキャリア位相信号を生成できる。
【００５１】
さらに上記実施形態では、上記図２に示した如く、カウンタ７１での１チップ周期分割カウント値により切替信号発信回路７４が出力する切替信号ｓｅｌに基づいて上記直交相成分の各信号を含んだキャリア位相信号を生成してミキサ５１に出力させる一方で、同ミキサ５１の出力をスイッチ回路５３で上記切替信号ｓｅｌにより積分器５４，５５に振り分ける構成としており、簡易な構成ながら確実に同相と直交相の切替動作を同期させることができる。
【００５２】
また上記実施形態は、キャリアＮＣＯ５２を上記図２で示した回路構成として実現したため、非常に簡易な構成によりキャリア位相信号を生成できる。
【００５３】
なお上記実施形態では、中間周波数及びキャリアＮＣＯのキャリア位相信号周波数を４．０９２［ＭＨｚ］、基準クロックの基準クロック周波数を１６．３６８[ＭＨｚ]としたが、これらの周波数は、上記に限られるものでなく、中間周波数と基準クロック周波数の関係によって決定されるその他の周波数であってもよい。
【００５４】
また上記実施形態では、１チップ周期を４分割しているが、この１チップ周期の分割数は、これに限られるものでなく、中間周波数及びキャリアＮＣＯのキャリア位相信号周波数に対応して、その他の分割数であってもよい。
【００５５】
また上記実施形態では、１チップ周期分割カウント値が「０」「２」のタイミングで発振器７３の出力するコサイン波を選択し、１チップ周期分割カウント値が「１」「３」のタイミングで発振器７２の出力するサイン波を選択したが、これに限られるものでなく、１チップ周期分割カウント値が「０」「２」のタイミングで発振器７２の出力するサイン波を選択し、１チップ周期分割カウント値が「１」「３」のタイミングで発振器７３の出力するコサイン波を選択してもよい。
【００５６】
また上記実施形態では、発振器７２の出力するサイン波、及び、発振器７３の出力するコサイン波は、カウンタ７１の基準クロック周波数周期のカウントアップタイミングの所定の分解能に同期した同期信号から生成しているが、これに限られるものでなく、発振器７２及び発振器７３が発振回路を有し、それらの発振回路で発振することにより生成してもよい。
また上記実施形態では、ＣＰＵ８３がＧＰＳ受信処理部８１の制御を実行しているが、これに限られるものでなく、ＧＰＳ受信処理部８１で上記実施形態にある制御を実行してもよい。
【００５７】
（第２の実施形態）  
以下、本発明をＧＰＳ受信装置内の捕捉エンジンに適用した場合の第２の実施形態について図面を参照して説明する。  
図７は、同実施形態に係る捕捉エンジン１００内の回路構成を示すブロック図である。なお、基本的な回路構成は上記図１で説明した構成を発展させたものであるため、同一部分には同一符号を設定する。
【００５８】
同図で、図示しない前段からの、中間周波数（＝４．０９２［ＭＨｚ］）にダウンコンバートしたバイナリデータがミキサ５１に与えられる。このミキサ５１にはまた、キャリアＮＣＯ（数値制御発振器）５２から、上記中間周波数と同じ周波数（＝４．０９２［ＭＨｚ］）のキャリア位相信号が直接与えられ、それら両入力を用いた積がスイッチ回路５３へ出力される。
【００５９】
このスイッチ回路５３は、上記キャリアＮＣＯ５２から与えられる切替信号ｓｅｌに応じて、ミキサ５１の出力を積分器（∫）５４Ａ，５４Ｂと５５Ａ，５５Ｂに対して交互に振分けて出力する。
【００６０】
一方の積分器５４Ａ，５５Ａはそれぞれ、Ｃ／Ａコードに合わせた１チップ＝１［μ秒］幅の積分処理を行ない、その結果を加算器５６Ａへ出力する。この加算器５６Ａでの加算結果が、１０２３チップ分のレジスタ容量を有するシフトレジスタ５７Ａに順次出力される。
【００６１】
既知のＣ／Ａコード１０２３チップ分を保持するレジスタ５８の保持出力と上記シフトレジスタ５７Ａの保持出力とが、１チップ分単位で乗算器群５９Ａにて乗算され、それらの積が積算部６０Ａへ一括して出力される。
【００６２】
この積算部６０Ａでの１［ミリ秒］分の積算出力が、同相（Ｉ相）成分及び直交相（Ｑ相）成分を含む捕捉結果として二乗回路６１Ａで二乗された後に、捕捉相関度を表すピーク値Ｐ１として後段の図示しないＣＰＵ等の制御系に出力される。
【００６３】
他方の積分器５４Ｂ，５５Ｂも同様に、それぞれＣ／Ａコードに合わせた１チップ＝１［μ秒］幅の積分処理を行ない、その結果を加算器５６Ｂへ出力する。この加算器５６Ｂでの加算結果が、１０２３チップ分のレジスタ容量を有するシフトレジスタ５７Ｂに順次出力される。
【００６４】
既知のＣ／Ａコード１０２３チップ分を保持するレジスタ５８の保持出力と上記シフトレジスタ５７Ｂの保持出力とが、１チップ分単位で乗算器群５９Ｂにて乗算され、それらの積が積算部６０Ｂへ一括して出力される。
【００６５】
この積算部６０Ｂでの１［ミリ秒］分の積算出力が、同相（Ｉ相）成分及び直交相（Ｑ相）成分を含む捕捉結果として二乗回路６１Ｂで二乗された後に、捕捉相関度を表すピーク値Ｐ２として後段の図示しないＣＰＵ等の制御系に出力される。
【００６６】
上記積分器５４Ａ，５５Ａ、及び加算器５６Ａと、上記積分器５４Ｂ，５５Ｂ、及び加算器５６Ｂは、共にチップ位相コントローラ１０１によりチップの位相が上記積分器５４Ａ及び５５Ａと上記積分器５４Ｂ及び５５Ｂとの間で第１の位相（ｐｈａｓｅ１）と第２の位相（ｐｈａｓｅ２）との位相差をもつともに、Ｃ／Ａコードを用いて同期するよう制御される。
【００６７】
以上に示したようにこの捕捉エンジン１００は、上記図１に示した捕捉エンジン５０のスイッチ回路５３から後段を、１つのレジスタ５８を共有して２重化した回路構成としている。
【００６８】
したがって、同一のＣ／Ａコードを用い、並列的に同一のＧＰＳ衛星に対する第１の位相（ｐｈａｓｅ１）と第２の位相（ｐｈａｓｅ２）での捕捉処理を同時に実行可能となる。
【００６９】
図８により、上記捕捉エンジン１００による、例えば３２個のＧＰＳ衛星に対するスキャン手順を従来の手順と比較して説明する。
【００７０】
従来一般的には、図８（Ａ）に示すように、１回目の位相（ｐｈａｓｅ１）におけるサーチとして、衛星１〜衛星３２に対して順次１つずつ、実際に当該衛星からの到来電波を捕捉することができたか否かを、その捕捉相関度を示すピーク値Ｐが予め設定した閾値を超えるか否かにより判定する。
【００７１】
その後、同様に図８（Ａ）に示すように２回目の位相（ｐｈａｓｅ２）におけるサーチとして、再び衛星１〜衛星３２に対して順次１つずつ、捕捉相関度を示すピーク値Ｐが予め設定した閾値を超えるか否かの判定を行なう。
【００７２】
以上、合計３２個分の衛星中から補則可能な衛星を判定を時間Ｔ１をかけて行ない、同一のＧＰＳ衛星に対する１回目と２回目の計２回の位相を用いて受信可能なＧＰＳ衛星に対する判定を行なう。
【００７３】
これに対して本実施形態では、この捕捉エンジン１００を制御するＣＰＵなど（不図示）により、図８（Ｂ）に示すように、１回目の位相（ｐｈａｓｅ１）と２回目の位相（ｐｈａｓｅ２）での捕捉処理を同時に行なうものとして、衛星１〜衛星３２に対して順次１つずつ、実際に当該衛星からの到来電波を捕捉することができたか否かを、その捕捉相関度を示すピーク値Ｐ１，Ｐ２がそれぞれ予め設定した閾値を超えるか否かにより判定する。
【００７４】
したがって、衛星１〜衛星３２に対する処理が一巡した時点で、これら衛星１〜衛星３２へのサーチは終了しており、そのサーチに要した時間Ｔ２１は、上記従来のサーチ時間Ｔ１の半分となって、大幅に時間を短縮できることがわかる。
【００７５】
（第３の実施形態）  
以下、本発明をＧＰＳ受信装置内の捕捉エンジンに適用した場合の第３の実施形態について図面を参照して説明する。  
図９は、同実施形態に係る捕捉エンジン１１０内の回路構成を示すブロック図である。なお、基本的な回路構成は上記図１、図７で説明した構成を発展させたものであるため、同一部分には同一符号を設定する。
【００７６】
同図で、図示しない前段からの、中間周波数（＝４．０９２［ＭＨｚ］）にダウンコンバートしたバイナリデータがミキサ５１に与えられる。このミキサ５１にはまた、キャリアＮＣＯ（数値制御発振器）５２から、上記中間周波数と同じ周波数（＝４．０９２［ＭＨｚ］）のキャリア位相信号が直接与えられ、それら両入力を用いた積がスイッチ回路５３へ出力される。
【００７７】
このスイッチ回路５３は、上記キャリアＮＣＯ５２から与えられる切替信号ｓｅｌに応じて、ミキサ５１の出力を積分器（∫）５４Ａ，５４Ｂと５５Ａ，５５Ｂに対して交互に振分けて出力する。
【００７８】
一方の積分器５４Ａ，５５Ａはそれぞれ、Ｃ／Ａコードに合わせた１チップ＝１［μ秒］幅の積分処理を行ない、その結果を加算器５６Ａへ出力する。この加算器５６Ａでの加算結果が、１０２３チップ分のレジスタ容量を有するシフトレジスタ５７Ａに順次出力される。
【００７９】
既知のＣ／Ａコード１０２３チップ分を保持するレジスタ５８Ａの保持出力と上記シフトレジスタ５７Ａの保持出力とが、１チップ分単位で乗算器群５９Ａにて乗算され、それらの積が積算部６０Ａへ一括して出力される。
【００８０】
この積算部６０Ａでの１［ミリ秒］分の積算出力が、同相（Ｉ相）成分及び直交相（Ｑ相）成分を含む捕捉結果として二乗回路６１Ａで二乗された後に、捕捉相関度を表すピーク値Ｐ１として後段の図示しないＣＰＵ等の制御系に出力される。
【００８１】
他方の積分器５４Ｂ，５５Ｂも同様に、それぞれＣ／Ａコードに合わせた１チップ＝１［μ秒］幅の積分処理を行ない、その結果を加算器５６Ｂへ出力する。この加算器５６Ｂでの加算結果が、１０２３チップ分のレジスタ容量を有するシフトレジスタ５７Ｂに順次出力される。
【００８２】
既知のＣ／Ａコード１０２３チップ分を保持するレジスタ５８Ｂの保持出力と上記シフトレジスタ５７Ｂの保持出力とが、１チップ分単位で乗算器群５９Ｂにて乗算され、それらの積が積算部６０Ｂへ一括して出力される。
【００８３】
この積算部６０Ｂでの１［ミリ秒］分の積算出力が、同相（Ｉ相）成分及び直交相（Ｑ相）成分を含む捕捉結果として二乗回路６１Ｂで二乗された後に、捕捉相関度を表すピーク値Ｐ２として後段の図示しないＣＰＵ等の制御系に出力される。
【００８４】
上記積分器５４Ａ，５５Ａ、及び加算器５６Ａと、上記積分器５４Ｂ，５５Ｂ、及び加算器５６Ｂは、共にチップ位相コントローラ１１１によりチップの位相が上記積分器５４Ａ及び５５Ａと上記積分器５４Ｂ及び５５Ｂとの間で第１の位相（ｐｈａｓｅ１）と第２の位相（ｐｈａｓｅ２）との位相差をもつともに、Ｃ／Ａコードを用いて同期するよう制御される。
【００８５】
以上に示したようにこの捕捉エンジン１１０は、上記図１に示した捕捉エンジン５０のスイッチ回路５３から後段を２重化した回路構成としている。
【００８６】
したがって、レジスタ５８Ａ，５８Ｂに異なるＣ／Ａコードを保持させて、並列的に異なるＧＰＳ衛星に対する捕捉処理を同時に実行可能となる。
【００８７】
図１０により、上記捕捉エンジン１１０による、例えば３２個のＧＰＳ衛星に対するスキャン手順を従来の手順と比較して説明する。
【００８８】
従来一般的には、図８（Ａ）に示すように、１回目の位相（ｐｈａｓｅ１）におけるサーチとして、衛星１〜衛星３２に対して順次１つずつ、実際に当該衛星からの到来電波を捕捉することができたか否かを、その捕捉相関度を示すピーク値Ｐが予め設定した閾値を超えるか否かにより判定する。
【００８９】
その後、同様に図８（Ａ）に示すように２回目の位相（ｐｈａｓｅ２）におけるサーチとして、再び衛星１〜衛星３２に対して順次１つずつ、捕捉相関度を示すピーク値Ｐが予め設定した閾値を超えるか否かの判定を行なう。
【００９０】
以上、合計３２個分の衛星中から補則可能な衛星を判定を時間Ｔ１をかけて行ない、同一のＧＰＳ衛星に対する１回目と２回目の計２回の位相を用いて受信可能なＧＰＳ衛星に対する判定を行なう。
【００９１】
これに対して本実施形態では、この捕捉エンジン１１０を制御するＣＰＵなど（不図示）により、図１０（Ｂ）に示すように、２つの衛星に対する捕捉処理を同時に行なうものとして、まず１回目の位相に対するサーチとして、衛星１〜衛星３２に対して順次２つずつ、実際に当該衛星からの到来電波を捕捉することができたか否かを、その捕捉相関度を示すピーク値Ｐ１，Ｐ２がそれぞれ予め設定した閾値を超えるか否かにより判定する。
【００９２】
このとき、図１０（Ｃ）に示すように、各衛星に対する判定結果から、捕捉相関度を示すピーク値Ｐ１またはＰ２が予め設定した閾値を超えて、実際に当該衛星からの到来電波を捕捉することができると判定した衛星に関してはフラグ「０」を、そうでない衛星にはフラグ「１」を設定するものとして、判定結果を保持する。
【００９３】
同図（Ｃ）では、例えば１回目のチップ位相（ｐｈａｓｅ１）においては「衛星１」「衛星４」‥‥「衛星１７」「衛星３２」が捕捉できないと判定して、それら衛星に対するフラグを「１」としている。
【００９４】
その後、２回目の位相（ｐｈａｓｅ２）におけるサーチでは、前記フラグに「１」を保持した衛星についてのみ、順次それらのＣ／Ａコードを上記レジスタ５８Ａ，５８Ｂに設定することで、選択した衛星に対して、順次２つずつ、捕捉相関度を示すピーク値Ｐ１，Ｐ２が予め設定した閾値を超えるか否かの判定を行なう。
【００９５】
この２回目の位相（ｐｈａｓｅ２）のサーチにおいては、１回目のサーチで受信可能と判定したＧＰＳ衛星のみを選択して２回目の捕捉が可能な否かの判定を２つずつ行なうことで、１回目のサーチと合わせたサーチ時間Ｔ２２を、前記従来の方法によるサーチ時間Ｔ１と比較しても分かるように、大幅に半減できる。
【００９６】
なお上記第２及び第３の実施形態では、上記図１に示した捕捉エンジン５０のスイッチ回路５３から後段を２重化した回路構成したものについて説明したが、本発明はこれに限らず、３系統以上の多重化した回路構成とすることも可能である。
【００９７】
その他、本発明は上述した実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上述した実施形態で実行される機能は可能な限り適宜組み合わせて実施しても良い。上述した実施形態には種々の段階が含まれており、開示される複数の構成要件による適宜の組み合せにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、効果が得られるのであれば、この構成要件が削除された構成が発明として抽出され得る。
【００９８】
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。  
［請求項１］  
受信したスペクトラム拡散信号を復調するスペクトラム拡散信号受信装置であって、  
位相成分を所定の周期で切替えてキャリア信号を生成し出力するキャリア生成手段と、  
上記スペクトラム拡散信号と上記キャリア生成手段が出力するキャリア信号とを混合する混合手段と、  
上記混合手段の出力を位相成分ごとに積算する複数の積算手段と、  
上記複数の積算手段の各積算出力を加算する加算手段と、  
を備えたことを特徴とするスペクトラム拡散信号受信装置。  
［請求項２］  
上記複数の積算手段は、上記同相位相成分のキャリア信号と上記スペクトラム拡散信号とを混合した上記混合手段の出力を積算するための同相成分積算手段と、上記直交相位相成分のキャリア信号と上記スペクトラム拡散信号とを混合した上記混合手段の出力を積算するための直交相成分積算手段とを含むことを特徴とする請求項１記載のスペクトラム拡散信号受信装置。  
［請求項３］  
上記キャリア生成手段は、１チップ周期を複数に分割し、分割した周期である１チップ分割周期で、同相と直交相の位相成分を交互に切替えることを特徴とする請求項１または２記載のスペクトラム拡散信号受信装置。  
［請求項４］  
上記キャリア生成手段は、  
所定の周波数の基準クロック信号を生成する基準クロック生成手段、  
上記基準クロック信号の周期の序数をカウントする第１のカウント手段、  
上記第１のカウント手段でのカウント値にしたがって同相位相成分のキャリア位相信号を生成する同相位相成分生成手段、  
上記第１のカウント手段でのカウント値にしたがって直交相位相成分のキャリア位相信号を生成する直交相位相成分生成手段、  
上記第１のカウント手段でのカウント値にしたがって１チップ周期を２以上に分割した上記キャリア生成手段の所定の周期の序数をカウントする第２のカウント手段、及び  
上記第２のカウント手段でのカウント値にしたがって上記同相位相成分生成手段及び上記直交相位相成分生成手段の生成する信号を交互に選択して出力する選択手段、  
を有することを特徴とする請求項１乃至３いずれか記載のスペクトラム拡散信号受信装置。  
［請求項５］  
上記加算手段の加算出力をシフトしながら保持するシフト保持手段と、  
疑似雑音符号を保持する疑似雑音保持手段と、  
上記シフト保持手段の保持内容と、上記疑似雑音保持手段の保持内容との相関度を算出する相関度算出手段と、  
上記相関度算出手段での算出結果に基づいて上記疑似雑音保持手段が保持する疑似雑音符号を選択する制御手段と、  
をさらに備えることを特徴とする請求項１乃至４いずれか記載のスペクトラム拡散信号受信装置。  
［請求項６］  
上記複数の積算手段、及び上記加算手段を複数系統備え、  
上記複数系統毎に設けた、上記加算手段の加算出力をシフトしながら保持するシフト保持手段と、  
疑似雑音符号を保持する、共有となる少なくとも１つの疑似雑音保持手段と、  
上記複数系統毎のシフト保持手段の保持内容と、上記疑似雑音保持手段の保持内容との相関度を算出する、複数の相関度算出手段と、  
をさらに備えることを特徴とする請求項１乃至４いずれか記載のスペクトラム拡散信号受信装置。  
［請求項７］  
上記疑似雑音保持手段が保持する疑似雑音符号を順次切替えて、複数の位相でのスペクトラム拡散信号の受信を並列して実施しながら、一連のスペクトラム拡散信号の受信を順次スキャンさせる制御手段をさらに備えることを特徴とする請求項６記載のスペクトラム拡散信号受信装置。  
［請求項８］  
上記複数の積算手段、及び上記加算手段を複数系統備え、  
上記加算手段の加算出力をシフトしながら保持するシフト保持手段と、  
疑似雑音符号を保持する疑似雑音保持手段と、  
シフト保持手段の保持内容と、上記疑似雑音保持手段の保持内容との相関度を算出する相関度算出手段と、  
を上記複数系統毎にさらに備えることを特徴とする請求項１乃至４いずれか記載のスペクトラム拡散信号受信装置。  
［請求項９］  
上記複数系統毎の相関度算出手段での算出結果に基づいて上記複数系統毎の疑似雑音保持手段が保持する疑似雑音符号を選択する制御手段をさらに備えることを特徴とする請求項８記載のスペクトラム拡散信号受信装置。
［請求項１０］  
上記請求項１乃至９いずれか記載のスペクトラム拡散信号受信装置を備えたことを特徴とする時計装置。  
［請求項１１］  
位相成分を所定の周期で切替えてキャリア信号を生成し出力するキャリア生成部、受信したスペクトラム拡散信号と上記キャリア生成部が出力するキャリア信号とを混合する混合部、上記混合部の出力を位相成分ごとに積算する複数の積算部、上記複数の積算部の各積算出力を加算する加算部、上記加算手段の加算出力をシフトしながら保持するシフト保持部、疑似雑音符号を保持する疑似雑音保持部、及び上記シフト保持部の保持内容と、上記疑似雑音保持部の保持内容との相関度を算出する相関度算出部を備えた装置でのスペクトラム拡散信号受信方法であって、  
上記疑似雑音保持部が保持する疑似雑音符号を順次切替えて、一連のスペクトラム拡散信号の受信を順次スキャンし、上記相関度算出部での算出結果に基づいて２順目以降に上記疑似雑音保持部が保持する疑似雑音符号を順次切替える制御工程を有することを特徴とするスペクトラム拡散信号受信方法。  
［請求項１２］  
位相成分を所定の周期で切替えてキャリア信号を生成し出力するキャリア生成部、受信したスペクトラム拡散信号と上記キャリア生成部が出力するキャリア信号とを混合する混合部、上記混合部の出力を位相成分ごとに積算する複数の積算部、上記複数の積算部の各積算出力を加算する加算部、上記加算手段の加算出力をシフトしながら保持するシフト保持部、疑似雑音符号を保持する疑似雑音保持部、及び上記シフト保持部の保持内容と、上記疑似雑音保持部の保持内容との相関度を算出する相関度算出部を備えた装置が内蔵したコンピュータが実行するプログラムであって、上記コンピュータを、  
上記相関度算出部での算出結果に基づいて上記疑似雑音保持部が保持する疑似雑音符号を選択する制御部として機能させることを特徴とするプログラム。
【符号の説明】
【００９９】
５０…捕捉エンジン、
５１…ミキサ、
５２…キャリアＮＣＯ、
５３…スイッチ（ＳＷ）回路、
５４，５４Ａ，５４Ｂ，５５，５５Ａ，５５Ｂ…積分器、
５６，５６Ａ，５６Ｂ…加算器、
５７，５７Ａ，５７Ｂ…シフトレジスタ、
５８，５８Ａ，５８Ｂ…レジスタ、
５９，５９Ａ，５９Ｂ…乗算器群、
６０，６０Ａ，６０Ｂ…積算部、
６１，６１Ａ，６１Ｂ…二乗回路、
７１…カウンタ、
７２…（サイン波）発振器、
７３…（コサイン波）発振器、
７４…切替信号発信回路、
７５…スイッチ（ＳＷ）回路、
８０…腕時計、
８１…ＧＰＳ受信処理部
１００…捕捉エンジン、
１０１…チップ位相コントローラ、
１１０…捕捉エンジン、
１１１…チップ位相コントローラ。
【図１】
0006476834.tif 000002
【図２】
0006476834.tif 000003
【図３】
0006476834.tif 000004
【図４】
0006476834.tif 000005
【図５】
0006476834.tif 000006
【図６】
0006476834.tif 000007
【図７】
0006476834.tif 000008
【図８】
0006476834.tif 000009
【図９】
0006476834.tif 000010
【図１０】
0006476834.tif 000011
【図１１】
0006476834.tif 000012
【図１２】
0006476834.tif 000013
【図１３】
0006476834.tif 000014
【図１４】
0006476834.tif 000015