(57)【特許請求の範囲】
【請求項１】
間隙を空けて、対向配置される第１および第２の通電基材と、
前記第１および第２の通電基材の間に配置され、該第１の通電基材と相対する第１の面、および、該第２の通電基材と相対する第２の面、を有する絶縁フィルムと、
前記絶縁フィルムを貫通し、該絶縁フィルムの第１の面から突き出る第１の領域、および、該絶縁フィルムの第２の面から突き出る第２の領域を有し、前記第１および第２の通電基材に挟持される半導体発光素子であって、
前記第２の通電基材の近くに配置されるｐ型半導体層、
前記ｐ型半導体層の前記第１の通電基材を向く面に設けられる発光層、
前記発光層の前記第１の通電基材を向く面に設けられ、前記発光層から離れるにしたがって徐々に細くなる錐形状部分を有するｎ型半導体層、
少なくとも前記第１の領域に設けられ、前記ｎ型半導体層と前記第１の通電基材とを電気的に接続するｎ側電極であって、前記ｎ型半導体層の錐形状部分の側面に形成され、前記絶縁フィルムに対して傾斜して配置されるｎ側電極、および、
前記第２の領域のみに設けられ、前記ｐ型半導体層と前記第２の通電基材とを電気的に接続するｐ側電極、
を含む半導体発光素子と、
を有する半導体発光装置。
【請求項２】
前記絶縁フィルムは、前記第１および第２の通電基材と離間している請求項１に記載の半導体発光装置。
【請求項３】
前記ｎ型半導体層の錐形状部分と前記ｎ側電極とで構成される前記半導体発光素子の錐形状部分の高さは、前記半導体発光素子の平面サイズ以上である請求項１または２に記載の半導体発光装置。
【請求項４】
前記ｎ型半導体層の錐形状部分と前記ｎ側電極とで構成される前記半導体発光素子の錐形状部分の高さは、前記半導体発光素子の平面サイズの１．５倍以上である請求項３に記載の半導体発光装置。
【請求項５】
前記第１及び第２の通電基材はＩＴＯで形成される請求項１〜４のいずれか１項に記載の半導体発光装置。
【請求項６】
前記第１及び第２の通電基材はＰＥＤＯＴ／ＰＳＳで形成される請求項２に記載の半導体発光装置。
【請求項７】
（ａ）（ｉ）ｎ型半導体層、発光層、ｐ型半導体層を含む半導体積層構造と、（ｉｉ）前記ｎ型半導体層、前記ｐ型半導体層にそれぞれ電気的に接続されたｎ側電極、ｐ側電極とを含み、前記ｎ型半導体層は錐形状部分を備え、該錐形状部分の表面に前記ｎ側電極が形成されている半導体発光素子を形成する工程と、
（ｂ）第１の面、及び、前記第１の面とは反対の第２の面を備える絶縁層を準備し、前記半導体発光素子を、前記第１の面側に前記ｎ側電極、前記第２の面側に前記ｐ側電極が配置されるように、前記絶縁層に貫通させる工程と、
（ｃ）前記半導体発光素子及び前記絶縁層を、第１及び第２の通電基材間に配置し、前記ｎ側電極と前記第１の通電基材、前記ｐ側電極と前記第２の通電基材を電気的に接続する工程と
を有する半導体発光装置の製造方法。
【請求項８】
前記工程（ａ）において、前記ｎ型半導体層の錐形状部分を、
（ａ１）前記ｎ型半導体層の表面に、側面がテーパ形状のレジストを形成する工程と、
（ａ２）前記レジストをマスクとして前記ｎ型半導体層のエッチングを行う工程と
を含む工程により形成する請求項７に記載の半導体発光装置の製造方法。
【請求項９】
前記工程（ｂ）において、前記半導体発光素子を、前記絶縁層の前記第２の面側には、前記ｎ側電極は配置されない深さに貫通させる請求項７または８に記載の半導体発光装置の製造方法。
【請求項１０】
前記工程（ａ）において、前記ｎ型半導体層の錐形状部分と前記ｎ側電極とで構成される前記半導体発光素子の錐形状部分の高さが、前記半導体発光素子の平面サイズ以上となるように、前記半導体発光素子を形成する請求項７〜９のいずれか１項に記載の半導体発光装置の製造方法。
【請求項１１】
前記工程（ａ）において、前記ｎ型半導体層の錐形状部分と前記ｎ側電極とで構成される前記半導体発光素子の錐形状部分の高さが、前記半導体発光素子の平面サイズの１．５倍以上となるように、前記半導体発光素子を形成する請求項１０に記載の半導体発光装置の製造方法。
【請求項１２】
前記工程（ｃ）において、前記第１及び第２の通電基材としてＩＴＯ膜を用いる請求項７〜１１のいずれか１項に記載の半導体発光装置の製造方法。
【請求項１３】
前記工程（ｃ）において、前記第１及び第２の通電基材を、液状の導電性材料を固化して形成する請求項９に記載の半導体発光装置の製造方法。
【請求項１４】
前記工程（ｃ）において、前記第１及び第２の通電基材を、ＰＥＤＯＴ／ＰＳＳで形成する請求項１３に記載の半導体発光装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光装置、及び、半導体発光装置の製造方法に関する。
【背景技術】
【０００２】
発光ダイオード(light emitting diode; LED)は、高エネルギ効率、長寿命光源として広く用いられる半導体発光素子である。ＬＥＤの製造においては、たとえば有機金属化学気相成長(metal organic chemical vapor deposition; MOCVD)法を用い、ｃ面サファイア基板上にＧａ、Ｉｎ等を原材料として半導体層を積層した後、エッチングプロセスや電極蒸着工程を経て、電流注入可能な構造を形成する。そして最終的に、個々に分断されたＬＥＤ素子を得る。
【０００３】
半導体層への通電を担う電極は、ＬＥＤ素子が使用される状況により、ｎ側電極とｐ側電極の双方が素子の片側に形成される場合と、ｎ、ｐ各側電極が素子の上下側に分かれて形成される場合（上下電極タイプ）とがある。後者の構造においては、更に、素子の上下に通電のための基材が配置される。通電基材には、ＬＥＤ素子の発光を遮らない透明導電膜、たとえばＩＴＯ(indium tin oxide)やＰＥＤＯＴ／ＰＳＳ(poly(3,4-ethylenedioxythiophene)poly(styrenesulfonate))が利用される。
【０００４】
図５Ａは、上下電極タイプのＬＥＤ素子を含む発光装置を示す概略的な断面図である。発光装置は、配線５４ａを有する一対の通電基材５４、及び、その間に配置されたＬＥＤ素子５０を備える。
【０００５】
配線５４ａパターンは、たとえばフォトリソグラフィ法及び化学的エッチングによって、あらかじめ通電基材５４に形成されている。ＬＥＤ素子５０は、ｎ型層、活性層、ｐ型層を含む半導体層５１、ｎ型層に電気的に接続されたｎ側電極５３、及び、ｐ型層に電気的に接続されたｐ側電極５２を有する。
【０００６】
通電基材５４の配線５４ａを素子５０の位置に合わせて配置し、ｐ側電極５２及びｎ側電極５３を、それぞれ上下の通電基材５４の配線５４ａに電気的に接続することで、通電構造を得ることができる。しかし、ＬＥＤ素子５０が小さい場合、配線５４ａパターンが微細になるため、素子５０と通電基材５４の位置合わせが困難となる。
【０００７】
図５Ｂは、位置合わせの困難を解消するため、配線５４ａパターンに広い面積の接続部を設けた例を示す。このような発光装置では、通電基材５４に微細な配線パターンを形成する必要がなく、また、素子５０との貼り合わせ時における高精度の位置合わせも不要となるが、素子５０の存在しない領域（空隙）で上下の通電基材５４が互いに接触し、ショートが起きる可能性がある。ショートは、素子５０の小型化、薄型化に伴って生じやすくなるであろう。
【０００８】
素子の不存在領域で絶縁処理を行うことにより、ショートを防止することができる（たとえば、特許文献１及び特許文献２参照）。
【０００９】
特許文献１には、導電層を備える２枚のシートの間に、上下電極タイプのＬＥＤ素子を配置する発光装置の記載がある。２枚のシート間には、ＬＥＤ素子の配設位置を除いて非導電性接着剤が充填されている（特許文献１記載の発明の第１の実施形態）。
【００１０】
しかしこの発光装置は、ＬＥＤ素子を片側のシート上に配置し、非導電性接着剤を素子の不存在領域に塗布して製造することになるため、ＬＥＤ素子間の間隔が狭くなると、高い塗布精度が求められる。更に、塗布量が正確に制御されない場合、２枚のシート間に厚みむら（塗布厚みの不均一性）が生じ、発光の面内ばらつきが発生したり、接着剤がＬＥＤ素子を覆ってしまったりする問題が起きる。
【００１１】
このように液状の絶縁性材料を用いる場合、塗布位置と塗布量の精密な制御が要求される。
【００１２】
また、特許文献１には、２枚のシート間に絶縁接着フィルムを配置する発光装置の例も記載されている（特許文献１記載の発明の第２の実施形態）。
【００１３】
この発光装置は、あらかじめＬＥＤ素子程度の大きさの穴を開けた絶縁接着フィルムを一方のシートに貼り付け、穴の中にＬＥＤ素子を配置した後、他方のシートを絶縁接着フィルム上に載置して製造する。
【００１４】
ＬＥＤ素子を穴内に配置するためには、穴のサイズが素子のサイズより大きい必要があるため、２枚のシート間に配置されるＬＥＤ素子の周囲には、空隙ができる。空隙部分は絶縁されていないため、外部からの衝撃やシートの折り曲げによって、２枚のシートが接触し、ショートが起きる可能性がある。
【００１５】
特許文献２には、導電層を備える２枚の上下基板間に、ＬＥＤ素子を配置する光活性シートの記載がある（特許文献２の第［０１１０］段）。基板間の素子は、エポキシ、熱溶融性ポリマなどの絶縁性材料とともに、その上下を各基板に固定される。固定には、導電性接着剤が用いられる。
【００１６】
しかしエポキシや熱溶融性ポリマは、液状またはゲル状の材料であるため、素子の厚さや電極の面積によっては、絶縁層形成時、素子に絶縁性材料が被ってしまう可能性がある。
【００１７】
ピラミッド形状部分をもつ半導体発光素子が知られている（特許文献３及び特許文献４参照）。
【００１８】
特許文献３には、ｎ側電極とｐ側電極の双方が素子の片側に形成されるフリップチップ型の発光ダイオードが記載されている。光取り出し効率を向上させるために、ピラミッド形状を採用している。
【００１９】
特許文献４には、複数の半導体発光素子が基体上に配置された表示装置に関する発明が記載されている。ピラミッド形状の半導体発光素子は絶縁層に埋め込まれ、ｎ側電極とｐ側電極の双方が素子の片側に引き出される。
【００２０】
絶縁確保の手段として、基板間にシリカやプラスチック製の固形スペーサ（固形絶縁材料）を散布する方法がある。これは、たとえば液晶表示素子に係る分野で多く使用される。しかし、均一散布のためにエレクトロスプレー方式を用いると、静電気で素子が破壊される恐れがある。別の方法で散布した場合であっても、基板間の厚さにむらが生じたり、絶縁材料が素子上に配置されたりして通電に支障をきたす可能性がある。
【先行技術文献】
【特許文献】
【００２１】
【特許文献１】特開２００９−０１０２０４号公報
【特許文献２】特表２００７−５３１３２１号公報
【特許文献３】特開２００４−１３４８０３号公報
【特許文献４】特許第４８７６３１９号公報
【発明の概要】
【発明が解決しようとする課題】
【００２２】
本発明の目的は、高品質の半導体発光装置とその製造方法を提供することである。
【００２３】
また、簡便に製造される半導体発光装置、及び、半導体発光装置を簡便に製造する方法を提供することである。
【課題を解決するための手段】
【００２４】
本発明の一観点によれば、間隙を空けて、対向配置される第１および第２の通電基材と、前記第１および第２の通電基材の間に配置され、該第１の通電基材と相対する第１の面、および、該第２の通電基材と相対する第２の面、を有する絶縁フィルムと、前記絶縁フィルムを貫通し、該絶縁フィルムの第１の面から突き出る第１の領域、および、該絶縁フィルムの第２の面から突き出る第２の領域を有し、前記第１および第２の通電基材に挟持される半導体発光素子であって、前記第２の通電基材の近くに配置されるｐ型半導体層、前記ｐ型半導体層の前記第１の通電基材を向く面に設けられる発光層、前記発光層の前記第１の通電基材を向く面に設けられ、前記発光層から離れるにしたがって徐々に細くなる錐形状部分を有するｎ型半導体層、少なくとも前記第１の領域に設けられ、前記ｎ型半導体層と前記第１の通電基材とを電気的に接続するｎ側電極であって、前記ｎ型半導体層の錐形状部分の側面に形成され、前記絶縁フィルムに対して傾斜して配置されるｎ側電極、および、前記第２の領域のみに設けられ、前記ｐ型半導体層と前記第２の通電基材とを電気的に接続するｐ側電極、を含む半導体発光素子と、を有する半導体発光装置、が提供される。
【００２５】
本発明の他の観点によれば、（ａ）（ｉ）ｎ型半導体層、発光層、ｐ型半導体層を含む半導体積層構造と、（ｉｉ）前記ｎ型半導体層、前記ｐ型半導体層にそれぞれ電気的に接続されたｎ側電極、ｐ側電極とを含み、前記ｎ型半導体層は錐形状部分を備え、該錐形状部分の表面に前記ｎ側電極が形成されている半導体発光素子を形成する工程と、（ｂ）第１の面、及び、前記第１の面とは反対の第２の面を備える絶縁層を準備し、前記半導体発光素子を、前記第１の面側に前記ｎ側電極、前記第２の面側に前記ｐ側電極が配置されるように、前記絶縁層に貫通させる工程と、（ｃ）前記半導体発光素子及び前記絶縁層を、第１及び第２の通電基材間に配置し、前記ｎ側電極と前記第１の通電基材、前記ｐ側電極と前記第２の通電基材を電気的に接続する工程とを有する半導体発光装置の製造方法、が提供される。
【発明の効果】
【００２６】
本発明によれば、高品質の半導体発光装置とその製造方法を提供することができる。
【００２７】
また、簡便に製造される半導体発光装置、及び、半導体発光装置を簡便に製造する方法を提供することができる。
【図面の簡単な説明】
【００２８】
【図１−１】図１Ａ〜図１Ｄは、第１実施例による半導体発光装置の製造方法を示す概略的な断面図である。
【図１−２】図１Ｅ〜図１Ｈは、第１実施例による半導体発光装置の製造方法を示す概略的な断面図である。
【図１−３】図１Ｉ〜図１Ｌは、第１実施例による半導体発光装置の製造方法を示す概略的な断面図である。
【図２】図２Ａ及び図２Ｂは、それぞれ第１実施例による半導体発光装置を示す概略的な平面図及び断面図である。
【図３】図３Ａ及び図３Ｂは、素子１０の錐形状部分の先端部を示す概略的な断面図である。
【図４】図４Ａ及び図４Ｂは、第２実施例による半導体発光装置の製造方法を示す概略的な断面図である。
【図５】図５Ａ及び図５Ｂは、上下電極タイプのＬＥＤ素子を含む発光装置を示す概略的な断面図である。
【発明を実施するための形態】
【００２９】
図１Ａ〜図１Ｌは、第１実施例による半導体発光装置の製造方法を示す概略的な断面図である。実施例による半導体発光装置は、半導体発光素子として、ＬＥＤ(light emitting diode)素子を含む。
【００３０】
図１Ａを参照する。成長基板として、両面研磨されたｃ面サファイア基板１１を準備し、ＭＯＣＶＤ法を用いて、サファイア基板１１上に、厚さ約２０μｍの半導体層１７を形成する。半導体層１７は、たとえば窒化物系半導体からなる。具体的には、基板１１側から順に、ＧａＮバッファ層１２、アンドープＧａＮ層１３、ｎ型ＧａＮ層１４、ＧａＮ／ＩｎＧａＮ発光層（活性層）１５、及び、ｐ型ＧａＮ層１６を形成する。ＧａＮ／ＩｎＧａＮ発光層１５は、ＩｎＧａＮ層を井戸層、ＧａＮ層を障壁層とする多重量子井戸層である。
【００３１】
図１Ｂを参照する。たとえば反応性イオンエッチング(reactive ion etching; RIE)等のドライエッチングにより、発光素子間に配置される溝１８を形成する。溝１８は、たとえば幅２０μｍ、深さ１μｍである。溝１８により、ｐ型ＧａＮ層１６及びＧａＮ／ＩｎＧａＮ発光層１５が分断されて、ｎ型ＧａＮ層１４が電気的に露出し、各発光素子の上部が形成される。実施例では、平面視において、各発光素子が一辺１０μｍの正方形状となるように、溝１８を形成した。
【００３２】
発光層１５の絶縁保護のため、たとえばスパッタ法により、厚さ２００ｎｍのＳｉＯ２膜１９を形成する。また、たとえばフッ酸でエッチングを行うことにより、ＳｉＯ２膜１９の一部を除去してコンタクト領域を設ける。更に、コンタクト領域に、たとえば厚さ２７０ｎｍのＩＴＯ膜をスパッタ法で成膜し、ｐ側電極（素子上部電極）２０を形成する。
【００３３】
製造される発光装置において、ｐ側電極２０と通電基材との接触を良好にするため、ＩＴＯ膜（ｐ側電極）２０の厚さを、ＳｉＯ２膜１９の厚さより厚くすることが望ましい。なお、第２実施例として後述するように、ＰＥＤＯＴ／ＰＳＳのような液状の導電膜材料を用いて、通電基材を形成する場合はこの限りではない。
【００３４】
図１Ｃを参照する。ウェハ接合剤２１を用い、素子の上部側（ｐ側電極２０側）をサファイア基板（支持基板）２２に貼り付ける。支持基板２２は、サファイア等の高耐久性材料で形成されることが望ましい。
【００３５】
支持基板２２への貼り付けは、素子上部にウェハ接合剤２１を、スピンコートにより５０μｍの厚さに塗布し、１３０℃で１０分間、２５０Ｎ／ｍ２の圧力で、支持基板２２に押圧することで行った。なお、実施例においては、ウェハ接合剤２１として、Ｂｒｅｗｅｒ  Ｓｃｉｅｎｃｅ 社の Ｂｒｅｗｅｒ ＢＯＮＤ ２２０ を使用した。
【００３６】
図１Ｄを参照する。たとえばレーザリフトオフ法により、成長基板１１を剥離する。一例として、波長２４８ｎｍのエキシマレーザの光を成長基板１１側から照射し、ＧａＮバッファ層１２を加熱分解して、成長基板１１を剥離させる。レーザリフトオフで発生したＧａを熱水等で除去し、表面処理を行うことにより、ｎ型ＧａＮ層１４が露出する。
【００３７】
図１Ｅを参照する。露出したｎ型ＧａＮ層１４表面に、保護レジスト２３を、１５μｍの厚さに塗布し、フォトリソグラフィ法でレジスト２３パターンを形成する。レジスト２３パターン形成においては、露光時、フォトマスクをレジスト２３表面からわずかに離したり（ソフトコンタクト方式）、ポストベークによってレジスト２３を収縮させたりすることにより、レジスト２３側面をテーパ形状（ｎ型ＧａＮ層１４側が幅広のテーパ形状）とする。実施例においては、１３０℃で２分間のポストベークを行い、側面がテーパ形状のレジスト２３パターンを形成した。レジストパターン２３は、たとえば規則的に配置された複数の円錐台形レジスト２３を含む。
【００３８】
図１Ｆを参照する。レジスト２３パターンをマスクとしてｎ型ＧａＮ層１４のエッチングを行い、素子の下部（ｎ型ＧａＮ層１４の一部）を錐形状（錐体）、ここでは円錐形状に加工する。この加工で、各素子が分離される。錐形状への加工には、たとえばＲＩＥによる異方性ドライエッチングを用いることが好ましい。
【００３９】
レジスト２３の側面をテーパ形状とし、レジスト２３の厚さを外周に近づくほど薄くしたため、エッチングにより、素子下部が錐形状となるような厚み分布をつけることができる。
【００４０】
なお、図１Ｂに示す工程において、溝１８の深さを発光層１５の下面と一致させた場合は、錐形状部分がｎ型ＧａＮ層１４の全部となる。
【００４１】
図１Ｇを参照する。錐形状部分（ｎ型ＧａＮ層１４）の表面に、たとえば厚さ６０００Åのｎ側電極（素子下部電極）２４を形成する。ｎ側電極２４は、たとえばＴｉ／Ｐｔ／Ａｕ層を蒸着して形成する。ｎ型ＧａＮ層１４の錐形状部分とその表面のｎ側電極２４をあわせて、素子１０の錐形状部分とするとき、素子１０の錐形状部分の高さは、たとえば１５μｍ〜１８μｍである。
【００４２】
本図に示す工程までで、複数の半導体発光素子１０が形成される。
【００４３】
図１Ｈを参照する。素子１０の下部側（ｎ側電極２４側）をハンドリング用のＵＶシート２５に貼り付けて固定する。なお、ＵＶシート２５は、強力な粘着力、及び、ＵＶ（紫外光）の照射で粘着力が弱まる性質をもつ粘着シートである。
【００４４】
図１Ｉを参照する。ウェハ接合剤２１をリムーバで除去し、支持基板２２を剥離する。実施例においては、Ｂｒｅｗｅｒ  Ｓｃｉｅｎｃｅ 社の ＢＯＮＤ Ｒｅｍｏｖｅｒ に浸すことで、ウェハ接合剤２１を除去し、支持基板２２を取り除いた。これにより、素子１０の上部（ｐ側電極２０及びＳｉＯ２膜１９）が露出する。
【００４５】
図１Ｊを参照する。素子１０の上部側（ｐ側電極２０側）をハンドリング用の非ＵＶシート２６に貼り付けて固定する。具体的には、素子１０の下部側がＵＶシート２５に固定された状態（図１Ｉ参照）で、素子１０上部をＵＶシートではない粘着シート（非ＵＶシート）２６に貼り付け、ＵＶ照射を行って、ＵＶシート２５を素子１０から剥離する。
【００４６】
図１Ｋを参照する。素子１０を絶縁フィルム２７に打ち込む。たとえば打ち込み装置２８を用い、非ＵＶシート２６の素子１０固定面と反対の面から外力を加え、素子１０の錐形状部分（ｎ側電極２４部分）を絶縁フィルム２７に貫通させる。打ち込みにより、素子１０は、非ＵＶシート２６から剥離する。なお、絶縁フィルム２７の厚さｈは、素子１０の厚さＨよりも薄い。絶縁フィルム２７の好ましい厚さｈは、たとえば１０μｍ以下である。素子１０を絶縁フィルム２７に貫通させた際、上下の電極２０、２４がどちらも十分に露出し、後工程で通電基材と接触するようにするためである。実施例においては、絶縁フィルム２７として、厚さ１０μｍのポリエチレンナフタレート(poly(ethylene naphthalate); PEN)フィルムを用いた。
【００４７】
素子１０は、絶縁フィルム２７の上側にｐ側電極２０、下側にｎ側電極２４が露出するように配置される。なお、本図には、絶縁フィルム２７の上側（打ち込みを行う側）にｎ側電極２４が配置されない例、すなわち、ｎ側電極２４が絶縁フィルム２７中、及び、絶縁フィルム２７の下側にのみ配置される例を示したが、打ち込み深さを浅くして、絶縁フィルム２７の上側にもｎ側電極２４の一部が配置される構成としてもよい。ｐ側電極２０は、絶縁フィルム２７の上側にのみ配置され、絶縁フィルム２７の下側には配置されない。
【００４８】
なお、絶縁フィルム２７には、穴は形成されていない。穴が形成された絶縁フィルムを用いてもよいが、素子１０の錐形状部分は、絶縁フィルムの穴が形成されていない位置に貫通させる。錐形状部分は先端が尖っているため、絶縁フィルム２７にあらかじめ穴が形成されていなくても、容易に貫通させることができる。
【００４９】
打ち込み装置２８による打ち込みを繰り返し、絶縁フィルム２７上に、複数の半導体発光素子１０を配置する。本図には、半導体発光素子１０を１つずつ打ち込む例を示した。１回の打ち込みで、複数の素子１０を絶縁フィルム２７に挿入してもよい。
【００５０】
図１Ｌを参照する。半導体発光素子１０の上下を、配線（導電部）を有する通電基材２９、３０で挟み込む。第１実施例においては、通電基材２９、３０として、粘着力をもつＩＴＯフィルムを使用し、半導体発光素子１０に貼り合わせた。通電基材２９、３０の配線（導電部）、ここではＩＴＯフィルムは、それぞれｐ側電極２０、ｎ側電極２４と電気的に接続される。
【００５１】
以上の工程を経て、第１実施例による半導体発光装置が製造される。
【００５２】
通電基材２９側を正、通電基材３０側を負とし、半導体発光素子１０に電力を供給することで、発光層１５からの発光を得る。半導体発光素子１０の上部側は、透光性材料（ＳｉＯ２膜１９、ＩＴＯ電極２０、及び、ＩＴＯフィルム２９）で形成されているため、発光は、発光装置上部側から外部に取り出される。
【００５３】
図２Ａ及び図２Ｂは、それぞれ第１実施例による半導体発光装置を示す概略的な平面図及び断面図である。なお、図２Ａにおいては、通電用の基材２９、３０を省略してある。
【００５４】
第１実施例による半導体発光装置は、絶縁フィルム（絶縁層）２７を厚さ方向に貫通して固定配置された、複数の半導体発光素子１０を備える。半導体発光素子１０の平面形状は、たとえば一辺が１０μｍの正方形であり、隣接する半導体発光素子１０と２０μｍの距離を隔てて、規則的に配置される。
【００５５】
各半導体発光素子１０は、ｎ型ＧａＮ層（ｎ型半導体層）１４、ＧａＮ／ＩｎＧａＮ層（発光層）１５、及び、ｐ型ＧａＮ層（ｐ型半導体層）１６を含む半導体層（半導体積層構造）１７を備える。また、ｐ型ＧａＮ層１６に電気的に接続されたｐ側電極２０、及び、ｎ型ＧａＮ層１４に電気的に接続されたｎ側電極２４を含む。ｎ型ＧａＮ層１４は錐形状部分を有し、錐形状部分の表面にｎ側電極２４が形成されている。ｎ型ＧａＮ層１４の錐形状部分とｎ側電極２４とで構成される、素子１０の錐形状部分の高さは、たとえば１５μｍ〜１８μｍである。
【００５６】
ｐ側電極２０は、絶縁フィルム２７の一方面側（上方）に配置され、ｎ側電極２４は、絶縁フィルム２７の他方面側（下方）に配置される。
【００５７】
半導体発光素子１０及び絶縁フィルム２７は、たとえば略平行に配置された一対の通電基材２９、３０間に挟持される。通電基材２９、３０は、第１実施例においてはＩＴＯフィルムであり、それぞれｐ側電極２０、ｎ側電極２４と電気的に接続される。通電基材２９、３０間には、半導体発光素子１０及び絶縁フィルム２７が配置されない領域に、空隙３１が形成される。
【００５８】
素子１０の錐形状部分の高さは、素子１０の平面サイズ以上であることが好ましく、１．５倍以上であることが一層好ましい。錐形状部分の高さが高いほど、素子１０の形状が尖り、絶縁フィルム２７を貫通しやすくなるためである。
【００５９】
なお、ここで「素子１０の平面サイズ」とは、平面視において（絶縁フィルム２７及び通電基材２９、３０の法線方向から見たとき）、素子１０の輪郭（実施例においては、１０μｍ×１０μｍの正方形）に接する外接円の直径（約１４μｍ）を意味する。
【００６０】
また、素子１０の錐形状部分の先端部は、尖っていることが望ましいが、図３Ａに示すように丸みを帯びていたり、図３Ｂに示すように平面状になっていてもよい。本明細書では、先端部が丸みを帯びている場合も、平面状になっている場合も、その部分の幅Ｗが素子１０の平面サイズの１／１０以下であるとき、「錐形状」と呼ぶ。上述したように、実施例においては、素子１０の平面サイズは約１４μｍであるため、幅Ｗが約１．４μｍ以下であれば丸みを帯びていても、平面状になっていても錐形状である。錐形状であれば、素子１０を容易に貫通させることができる。
【００６１】
第１実施例による半導体発光装置においては、各半導体発光素子１０は絶縁フィルム２７を貫通して配置されるため、隣接する半導体発光素子１０間には、絶縁フィルム２７が存在する。したがって、通電基材（ＩＴＯフィルム）２９、３０間でショートが起きることはなく、素子１０にのみ通電することができる。なお、通電基材２９、３０がＩＴＯフィルムでない場合も同様である。基材２９、３０にどのような配線パターンが形成されていても、通電基材２９、３０間でショートが起きることはない。このように、第１実施例による半導体発光装置は、たとえばショートが防止された、高品質の発光装置である。
【００６２】
半導体発光装置を製造するに当たっては、通電基材２９、３０間のショートを考慮することなく配線を形成することができ、たとえば第１実施例のように、通電基材２９、３０としてＩＴＯフィルムを用いることもできる。通電基材２９、３０を配置する際に、電極２０、２４と通電基材２９、３０の精密な位置合わせも不要になる。このため、半導体発光装置を、簡便化された工程で製造することができる。更に、絶縁確保のために静電塗布（エレクトロスプレー）を用いないため、静電気による素子１０破壊を防止することも可能である。
【００６３】
次に、第２実施例による半導体発光装置について説明する。第１実施例においては、通電基材２９、３０としてＩＴＯフィルム（固形の透明導電性フィルム）を用いたが、第２実施例においては、ＰＥＤＯＴ／ＰＳＳ膜を用いる。ＰＥＤＯＴ／ＰＳＳは、液状の透明有機導電膜材料であり、第２実施例においては、これを固化してＰＥＤＯＴ／ＰＳＳ膜を形成する。
【００６４】
図４Ａ及び図４Ｂは、第２実施例による半導体発光装置の製造方法を示す概略的な断面図である。
【００６５】
第２実施例による半導体発光装置は、図１Ｋに示す工程までは、第１実施例と同様に製造される。すなわち、絶縁フィルム２７に、複数の半導体発光素子１０を貫通配置する工程までは、第１実施例の場合と同様である。
【００６６】
図４Ａを参照する。絶縁フィルム２７に配置された複数の半導体発光素子１０のｐ側電極２０側を、耐熱工程用微粘着フィルム３３を用い、Ｓｉ基板（支持体）３２に貼り付ける。支持体３２には、たとえば平坦で適度な硬さをもった基板を用いる。第２実施例においては、支持体３２としてＳｉ基板を使用したが、ガラス基板を用いてもよい。耐熱工程用微粘着フィルム３３は、たとえば素子のハンドリング用に使用される、表裏両面に粘着力をもつフィルムである。
【００６７】
素子１０のｎ側電極２４側を上方に向けた状態で、ｎ側電極２４上、及び、絶縁フィルム２７上に、液状のＰＥＤＯＴ／ＰＳＳをスピンコートで塗布する。その後、たとえば１２０℃で３０分間のベークを行うことにより、固体の透明有機導電膜（ＰＥＤＯＴ／ＰＳＳ膜）３４を形成する。ＰＥＤＯＴ／ＰＳＳ膜３４は、ｎ側電極２４と電気的に接続される。
【００６８】
図４Ｂを参照する。素子１０をＳｉ基板（支持体）３２から剥離し、素子１０のｐ側電極２０側を上方に向けた状態で、ＰＥＤＯＴ／ＰＳＳ膜３４形成と同様の工程で、ＰＥＤＯＴ／ＰＳＳ膜３５を形成する。すなわち、ｐ側電極２０上、ＳｉＯ２膜１９上、及び、絶縁フィルム２７上に、液状のＰＥＤＯＴ／ＰＳＳをスピンコートで塗布し、１２０℃で３０分間のベークを行って、固体のＰＥＤＯＴ／ＰＳＳ膜３５を形成する。ＰＥＤＯＴ／ＰＳＳ膜３５は、ｐ側電極２０と電気的に接続される。
【００６９】
このようにして、第２実施例による半導体発光装置が製造される。
【００７０】
ＰＥＤＯＴ／ＰＳＳ膜３５側を正、ＰＥＤＯＴ／ＰＳＳ膜３４側を負とし、半導体発光素子１０に電力を供給することで、発光層１５からの発光を得る。半導体発光素子１０の上部側は、透光性材料（ＳｉＯ２膜１９、ＩＴＯ電極２０、及び、ＰＥＤＯＴ／ＰＳＳ膜３５）で形成されているため、発光は、発光装置上部側から外部に取り出される。
【００７１】
第２実施例による半導体発光装置は、第１実施例による半導体発光装置と比べたとき、通電基材２９、３０としてＩＴＯフィルムではなく、ＰＥＤＯＴ／ＰＳＳ膜３５、３４を用いる点で異なる。
【００７２】
液状のＰＥＤＯＴ／ＰＳＳを塗布後、ベークしてＰＥＤＯＴ／ＰＳＳ膜３４、３５を形成するため、第１実施例においては、通電基材２９、３０間の、半導体発光素子１０及び絶縁フィルム２７が配置されない領域に、空隙３１が形成されたが、第２実施例では形成されない。素子１０及び絶縁フィルム２７の周囲には、ＰＥＤＯＴ／ＰＳＳ膜３４、３５が配置される。
【００７３】
その他の点においては、第２実施例による半導体発光装置は、第１実施例と同様の構成を備える。
【００７４】
第２実施例による半導体発光装置、及び、その製造方法においても、第１実施例の場合と同様の効果が奏される。
【００７５】
なお、第１実施例においては、絶縁フィルム２７の上側にもｎ側電極２４の一部を配置してもよいが、第２実施例においては、絶縁フィルム２７の上側にｎ側電極２４を配置することはできない。
【００７６】
以上、実施例に沿って本発明を説明したが、本発明はこれらに制限されない。
【００７７】
たとえば実施例においては、半導体発光素子としてＬＥＤ素子を用いたが、ＬＥＤ素子に限らず、種々の半導体発光素子、たとえばＬＤ(laser diode)素子等を使用可能である。
【００７８】
種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【産業上の利用可能性】
【００７９】
たとえば一般照明、ディスプレイ、バックライト照明等に利用することができる。
【符号の説明】
【００８０】
１０  半導体発光素子
１１  サファイア基板（成長基板）
１２  ＧａＮバッファ層
１３  アンドープＧａＮ層
１４  ｎ型ＧａＮ層
１５  ＧａＮ／ＩｎＧａＮ発光層
１６  ｐ型ＧａＮ層
１７  半導体層
１８  溝
１９  ＳｉＯ２膜
２０  ｐ側電極
２１  ウェハ接合剤
２２  サファイア基板（支持基板）
２３  レジスト
２４  ｎ側電極
２５  ＵＶシート（ハンドリング用シート）
２６  非ＵＶシート（ハンドリング用シート）
２７  絶縁フィルム
２８  打ち込み装置
２９、３０  通電基材
３１  空隙
３２  Ｓｉ基板（支持体）
３３  耐熱工程用微粘着フィルム
３４、３５  ＰＥＤＯＴ／ＰＳＳ膜
５０  ＬＥＤ素子
５１  半導体層
５２  ｐ側電極
５３  ｎ側電極
５４  通電基材
５４ａ  配線
【図１−１】
0006591254.tif 000002
【図１−２】
0006591254.tif 000003
【図１−３】
0006591254.tif 000004
【図２】
0006591254.tif 000005
【図３】
0006591254.tif 000006
【図４】
0006591254.tif 000007
【図５】
0006591254.tif 000008