(57)【特許請求の範囲】
【請求項１】
両面に電極を有するチップの裏面を基板のおもて面に接合する接合工程と、
前記接合工程の後に、前記チップが接合された前記基板のおもて面に、前記チップのおもて面におけるめっきを形成すべき電極に対応する位置に開口を有するめっき保護膜を設けるめっき保護工程と、
前記めっき保護工程の後に、前記チップの前記電極にめっきを行うめっき工程と、
前記めっき工程の後に、前記基板から前記めっき保護膜を除去する除去工程と、
を備える半導体装置製造方法。
【請求項２】
前記めっき保護工程において、前記めっき保護膜として第１フィルムを貼り付け、
前記除去工程において、前記基板から第１フィルムを剥離する
請求項１に記載の半導体装置製造方法。
【請求項３】
前記めっき保護工程において、前記基板の裏面に第２フィルムを貼り付け、
前記除去工程において、前記基板の裏面から前記第２フィルムを更に剥離する
請求項２に記載の半導体装置製造方法。
【請求項４】
前記めっき保護工程において、前記基板の縁部の外周部分で前記第１フィルムおよび前記第２フィルムを互いに接着させる請求項３に記載の半導体装置製造方法。
【請求項５】
ウェハ上に複数の前記チップを形成するチップ形成工程と、
前記複数のチップが形成されたウェハをダイシングするダイシング工程と、
を備え、
前記接合工程は、ダイシングにより個片化された前記チップの裏面を前記基板のおもて面に接合する
請求項２から４のいずれか一項に記載の半導体装置製造方法。
【請求項６】
前記チップ形成工程は、前記チップのおもて面における前記電極の外周にチップ保護膜を形成する工程を有し、
前記めっき保護工程において、前記電極の外周における前記チップ保護膜に前記第１フィルムの開口の周囲部分を貼り付ける
請求項５に記載の半導体装置製造方法。
【請求項７】
前記チップ形成工程は、前記チップのおもて面における前記電極の外周にチップ保護膜を形成する工程を有し、
前記接合工程の後に、前記基板における前記チップの外周部分を覆うチップ周辺保護膜を形成するチップ周辺保護工程を有し、
前記めっき保護工程において、前記第１フィルムの開口の周囲部分を前記チップ周辺保護膜に貼り付ける
請求項５に記載の半導体装置製造方法。
【請求項８】
前記接合工程において、フラックス材を用いずに前記チップの裏面を前記基板のおもて面にはんだ接合する請求項７に記載の半導体装置製造方法。
【請求項９】
前記チップ保護膜は、前記電極の外周において、めっき後の前記電極よりも大きい膜厚を有する請求項６から８のいずれか一項に記載の半導体装置製造方法。
【請求項１０】
前記チップ保護膜は、ポリイミドを主成分とする請求項６から９のいずれか一項に記載の半導体装置製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置製造方法及び半導体装置に関する。
【背景技術】
【０００２】
太陽光発電、風力発電等の再生可能エネルギ分野、ハイブリッド自動車、電気自動車等の車載分野、及び車両等の鉄道分野のような効率的な電力変換が求められる分野において、パワー半導体装置（単に半導体装置とも呼ぶ）が広く利用されている。半導体装置において、例えば、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）等のスイッチング素子及びスイッチング素子に逆並列に接続されるフリーホイールダイオード（ＦＷＤ）、ショットキーバリアダイオード（ＳＢＤ）等のダイオード素子が使用される。なお、これらのスイッチング素子及びダイオード素子を半導体素子と総称する。【０００３】
半導体装置の高密度実装、電流密度の向上、スイッチングの高速化等を目的として、配線容量を低減する、パッケージを小容量化する、或いは排熱性を向上するために、半導体素子のおもて面電極に外部端子をはんだ接合により接合するのが望ましいとされている。そこで、半導体素子の表面に、例えばニッケルなどのはんだ濡れ性の良好な金属層を無電解めっき法により設けることがある（例えば、特許文献１参照）。ここで、金属層を厚くすることで、さらに、半導体素子の短絡耐量、パワーサイクル耐量等の電気特性が向上する。しかし、例えばウェハの厚み２００μｍ以下に対して金属層の厚み（すなわち、めっき膜の膜厚）を２μｍ以上とすると、表面に引張応力が集中して、ウェハに、表面側に凹状の反りが発生することがある。そこで、特許文献２では、おもて面電極および裏面電極を有する半導体装置において、おもて面電極のめっき膜と裏面電極のめっき膜の一方を、他方よりも厚くすることによってウェハの反りを抑制する技術が開示されている。
特許文献１  特開２００５−１９８３０号公報
特許文献２  特開２０１１−７７４６０号公報
【解決しようとする課題】
【０００４】
しかしながら、無電解めっき法による金属層の形成はウェハ単位で行うのが通常であるため、ウェハの反りが増大し、それによりウェハが破損することがある。また、ウェハを個片化して得られるチップ、すなわち半導体素子にも反りが生じ、半導体素子を基板上にはんだ接合するとはんだボイドが発生することもある。
【一般的開示】
【０００５】
（項目１）
半導体装置製造方法は、両面に電極を有するチップの裏面を基板のおもて面に接合する接合工程を備えてよい。
半導体装置製造方法は、接合工程の後に、チップが接合された基板のおもて面に、チップのおもて面におけるめっきを形成すべき電極に対応する位置に開口を有するめっき保護膜を設けるめっき保護工程を備えてよい。
半導体装置製造方法は、めっき保護工程の後に、チップの電極にめっきを行うめっき工程を備えてよい。
半導体装置製造方法は、めっき工程の後に、基板からめっき保護膜を除去する除去工程を備えてよい。
（項目２）
めっき保護工程において、めっき保護膜として第１フィルムを貼り付けてよい。
除去工程において、基板から第１フィルムを剥離してよい。
（項目３）
めっき保護工程において、基板の裏面に第２フィルムを貼り付けてよい。
除去工程において、基板の裏面から第２フィルムを更に剥離してよい。
（項目４）
めっき保護工程において、基板の縁部の外周部分で第１フィルムおよび第２フィルムを互いに接着させてよい。
（項目５）
半導体装置製造方法は、ウェハ上に複数のチップを形成するチップ形成工程を備えてよい。
半導体装置製造方法は、複数のチップが形成されたウェハをダイシングするダイシング工程を備えてよい。
接合工程は、ダイシングにより個片化されたチップの裏面を基板のおもて面に接合してよい。
（項目６）
チップ形成工程は、チップのおもて面における電極の外周にチップ保護膜を形成する工程を有してよい。
めっき保護工程において、電極の外周におけるチップ保護膜にフィルムの開口の周囲部分を貼り付けてよい。
（項目７）
チップ形成工程は、チップのおもて面における電極の外周にチップ保護膜を形成する工程を有してよい。
半導体装置製造方法は、接合工程の後に、基板におけるチップの外周部分を覆うチップ周辺保護膜を形成するチップ周辺保護工程を備えてよい。
めっき保護工程において、フィルムの開口の周囲部分をチップ周辺保護膜に貼り付けてよい。
（項目８）
接合工程において、フラックス材を用いずにチップの裏面を基板のおもて面にはんだ接合してよい。
（項目９）
チップ保護膜は、電極の外周において、めっき後の電極よりも大きい膜厚を有する請求項６から８のいずれか一項に記載の半導体装置製造方法。
（項目１０）
チップ保護膜は、ポリイミドを主成分としてよい。
【０００６】
（項目１１）
半導体装置は、基板を備えてよい。
半導体装置は、両面に電極を有し、裏面が基板のおもて面に接合されたチップを備えてよい。
半導体装置は、チップのおもて面における電極の外周を覆うチップ保護膜を備えてよい。
半導体装置は、基板におけるチップの外周部分を覆うチップ周辺保護膜を備えてよい。
半導体装置は、チップの電極上に設けられためっき膜を備えてよい。
（項目１２）
チップの電極は、Ａｌを含む膜を有してよい。
めっき膜は、ＮｉまたはＣｕを含んでよい。
（項目１３）
めっき膜は、表面にＡｕ膜を有してよい。
【０００７】
上記の発明の概要は、本発明の特徴の全てを列挙したものではない。これらの特徴群のサブコンビネーションも発明となりうる。
【図面の簡単な説明】
【０００８】
【図１】本実施形態に係る半導体装置の断面構成を示す。
【図２】半導体装置の製造フローを示す。
【図３】半導体装置の組み立て工程（後工程）のフローを示す。
【図４Ａ】チップ接合工程により、チップが基板上に接合された状態を示す。
【図４Ｂ】めっき保護工程により、基板上にめっき保護膜が設けられた状態を示す。
【図４Ｃ】めっき工程により、チップのおもて面電極上にめっき膜が設けられた状態を示す。
【図４Ｄ】めっき保護除去工程により、基板からめっき保護膜が除去された状態を示す。
【図５Ａ】配線基板搭載・ポスト立設工程により、基板上に配線基板を搭載してポストを立設した状態を示す。
【図５Ｂ】封止工程により、本体内に半導体素子を封止した状態を示す。
【図６】変形例に係る半導体装置の断面構成を示す。
【図７】変形例に係る半導体装置の組み立て工程（後工程）のフローを示す。
【図８Ａ】チップ接合工程により、チップが基板上に接合された状態を示す。
【図８Ｂ】チップ周辺保護膜形成工程により、チップのおもて面電極の外周及びチップの外周部分を覆うチップ周辺保護膜が設けられた状態を示す。
【図８Ｃ】めっき保護膜形成工程により、基板上にめっき保護膜が設けられた状態を示す。
【図８Ｄ】めっき工程により、チップのおもて面電極上にめっき膜が設けられた状態を示す。
【図８Ｅ】めっき保護除去工程により、基板からめっき保護膜が除去された状態を示す。
【発明を実施するための形態】
【０００９】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１０】
図１は、本実施形態に係る半導体装置１００の側面視における断面構成を示す。なお、図１等の構成図において図面上側及び下側をそれぞれおもて側及び裏側とする。半導体装置１００は、めっき法によりおもて面電極に膜厚の大きい金属層が設けられ、しかしチップの反りの小さい半導体素子を備えるものであり、本体１、基板３、半導体素子４、導電性ポスト５、配線基板６、及び外部端子７〜９を有する。
【００１１】
本体１は、半導体装置１００の構成各部を内部に、ただし外部端子７〜９の上端を上方に突出して、基板３の下面を本体１の底面と面一に露出して、封止する部材である。本体１は、例えばエポキシ樹脂のような熱硬化性樹脂を用いてモールド成形することで、直方体状に成形される。
【００１２】
基板３は、半導体素子４を搭載する基板であり、例えばＤＣＢ(Direct Copper Bonding)基板、ＡＭＢ(Active Metal Brazing)基板等を採用することができる。基板３は、絶縁板３ａ、金属層３ｂ、配線層３ｃを含む。絶縁板３ａは、例えば窒化アルミニウム、窒化珪素、酸化アルミニウム等の絶縁性セラミックスから例えば０．２〜１ｍｍ厚に構成される板状部材である。金属層３ｂは、銅、アルミニウム等の導電性金属を用いて、例えば０．１〜１ｍｍの膜厚で、絶縁板３ａの下面に設けられている。なお、防錆等の目的で、金属層３ｂの表面をニッケル等を用いてめっき処理してもよい。配線層３ｃは、金属層３ｂと同様に銅、アルミニウム等の導電性金属を用いて、絶縁板３ａの上面に設けられている。
【００１３】
基板３の配線層３ｃは、３つの配線パターン３ｃ１，３ｃ２及び３ｃ３を有する。配線パターン３ｃ１は、絶縁板３ａ上における図面左側約３分の２の領域内に配設されている。配線パターン３ｃ１には、後述する半導体素子４が搭載される。配線パターン３ｃ２及び３ｃ３は、絶縁板３ａ上における図面右側約３分の１の領域内に並設されている。ただし、配線パターン３ｃ３は、配線パターン３ｃ２の図面奥方に位置する。
【００１４】
半導体素子４は、例えば、ＳｉＣ等の化合物半導体からなるスイッチング素子であり、おもて面及び裏面のそれぞれに電極を有する縦型の金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）等を採用することができる。半導体素子４は、ＩＧＢＴ（又はＭＯＳＦＥＴ）の場合に、おもて面にエミッタ電極（又はソース電極）及びゲート電極並びに縁部にガードリング、裏面にコレクタ電極（又はドレイン電極（いずれも不図示））を有する。なお、半導体素子４のおもて面の外周にチップ保護膜４ｃが形成されている。半導体素子４は、コレクタ電極（又はドレイン電極）をはんだ等の接合材１１により配線層３ｃの配線パターン３ｃ１に接続することで、その裏面にて基板３のおもて面に接合される。本実施形態では、一例として、半導体素子４としてＭＯＳＦＥＴを使用する。
【００１５】
なお、フリーホイールダイオード（ＦＷＤ）、ショットキーバリアダイオード（ＳＢＤ）等のダイオード素子を基板３上に搭載し、半導体素子４に逆並列に接続してスイッチング装置を構成してもよい。
【００１６】
導電性ポスト５は、半導体素子４と配線基板６との間に設けられてそれらの間で通電するための導電部材であり、一例として銅、アルミニウム等の導電性金属を用いて円柱等の柱状に成形されている。なお、導電性ポスト５は、その下端をはんだ等の接合材（不図示）により半導体素子４に接続することでその上に立設され、上端をはんだ、ロウ付け、又はカシメにより配線基板６の配線層に接続される。
【００１７】
導電性ポスト５は、複数のポスト、ここでは一例として３つのポストを含む。それらのうちの２つのポストは半導体素子４のエミッタ電極上に立設され、配線基板６の配線層に接続する。残りの１つのポストは、半導体素子４のゲート電極上に立設され、配線基板６の配線層に接続する。
【００１８】
配線基板６は、半導体素子４の電極を外部端子７〜９に接続する配線が設けられた基板である。配線基板６は、絶縁板及びこのおもて面又は裏面に回路パターンを形成する配線層（いずれも不図示）を有する。絶縁板は、例えばガラスエポキシ材等から構成されるリジッド基板又はポリイミド材等から構成されるフレキシブル基板を採用することができる。配線基板６には、導電性ポスト５及び外部端子７〜９を通す複数の貫通孔（不図示）が設けられている。配線層は、銅、アルミニウム等の導電性金属を用いて、絶縁板の表面に設けられている。
【００１９】
外部端子７，８及び９は、それぞれ、半導体素子４から出力される電流を半導体装置１００外に入出力するための入出力用端子及び半導体装置１００外から半導体素子４に制御信号を入力するための制御用端子である。外部端子７〜９は、導電性ポスト５と同様に、銅、アルミニウム等の導電性金属を用いて円柱等の柱状に成形されている。外部端子７は、配線層３ｃの配線パターン３ｃ１上に立設され、これを介して半導体素子４のコレクタ電極に接続する。外部端子８は、配線層３ｃの配線パターン３ｃ２上に立設され、配線パターン３ｃ２、配線基板６、及び導電性ポスト５を介して半導体素子４のエミッタ電極に接続する。外部端子９は、配線層３ｃの配線パターン３ｃ３上に立設され、配線パターン３ｃ３、配線基板６、及び導電性ポスト５を介して半導体素子４のゲート電極に接続する。外部端子７〜９は、はんだ等の接合材（不図示）により配線パターン上に立設されて、それぞれの先端を配線基板６の貫通孔（不図示）を介して本体１外に突出する。
【００２０】
半導体装置１００の製造方法について、説明する。
【００２１】
図２は、半導体装置１００の製造フローを示す。
【００２２】
ステップＳ１（チップ形成工程）では、半導体基板（ウェハと呼ぶ）上に複数のチップを形成する。ウェハとして、例えば、ＦＺ基板よりなるｎ半導体基板が用いられ、そのおもて面に例えばｐ＋ベース領域、ｎ＋エミッタ領域、ゲート酸化膜、ゲート電極、エミッタ電極、及び層間絶縁膜等が形成される。ここで、ゲート電極及びエミッタ電極（電極の一例であり、おもて面電極と総称する）は、アルミニウム（Ａｌ）等をウェハ表面上に成膜することで形成される。それにより、ウェハ上に、複数の半導体素子４の素子構造が形成される。
【００２３】
さらに、ウェハのおもて面上にチップ保護膜を形成する。チップ保護膜は、例えばポリイミドを主成分とする膜材をおもて面電極の中央が露出するようにその外周に塗布し、窒素雰囲気下において加熱してキュアすることで、各チップのおもて面電極の外周に形成される。ここで、チップ保護膜の膜厚は、おもて面電極の外周において、後述するめっき処理後における電極の厚さよりも大きいとする。チップ保護膜を設けることで、後述のめっき保護膜をチップが接合された基板上に設ける際にチップに加わる圧力と熱とによる負荷を軽減することができる。
【００２４】
なお、ウェハ表面のプラズマ処理は、チップ保護膜を形成した後に行う。それにより、ウェハの表面から有機物等の付着物が除去され、めっき処理時にめっき膜を形成しやすくするとともに、チップ保護膜の端部が削られ接触角が小さくなることで、めっき膜とチップ保護膜界面に隙間なくめっき膜を形成することができる。
【００２５】
また、チップ保護膜の形成は、チップ形成工程で実行するに限らず、後工程の前までのいずれの工程で行ってもよい。それにより、チップ保護膜のキュアの加熱温度（例えば３５０℃）が後工程におけるはんだ等の接合材をリフローする際のその溶融温度より高い場合に、チップ保護膜のキュアにより不要に接合材を溶融することがない。チップ保護膜のキュアの加熱温度と後続の熱処理の温度との関係より、例えばキュアの加熱温度が熱処理の温度より高い場合、熱処理以前にチップ保護膜を形成し、同程度又は低い場合、熱処理以後にチップ保護膜を形成してもよい。また、ウェハの厚さに応じて、例えばウェハが厚い場合には後の工程で、薄い場合には前の工程、特に裏面研削工程の前にチップ保護膜を形成してもよい。
【００２６】
ステップＳ２では、ウェハの裏面を研削（バックグラインド）する。それにより、ウェハの厚さは、例えば１５０μｍ程度になる。
【００２７】
ステップＳ３では、ウェハの裏面をエッチングする。エッチング処理は、ウェットエッチング及びドライエッチングのいずれであってもよい。それにより、ウェハの厚さは１３０μｍ程度になり、ステップＳ２の裏面研削により生じたウェハの損傷が除去されるとともにウェハに加わる応力が緩和される。
【００２８】
ステップＳ４では、ウェハを洗浄した後、ウェハの裏面にｐ型及びｎ型のイオンを順に注入する。
【００２９】
ステップＳ５では、ウェハを熱処理（例えば３５０〜９００℃）する。これにより、ステップＳ４において注入されたイオンが活性化され、ウェハの裏面にｎバッファ層及びｐ＋コレクタ層が形成される。
【００３０】
ステップＳ６では、ウェハの裏面酸化膜を除去する。ここで、例えば、希フッ酸（ＨＦ）を用いることができる。それにより、ｐ＋コレクタ層の表面に形成された酸化膜等の表面硬化層が除去される。
【００３１】
ステップＳ７では、ウェハの裏面に電極を成膜する。ここで、蒸着法又はスパッタ法によりアルミニウム層、チタン層、ニッケル層、及び金層をｐ＋コレクタ層の表面に積層することにより、コレクタ電極が裏面電極として形成される。コレクタ電極は、ウェハの裏面全体に設けられる。
【００３２】
ステップＳ８では、ウェハの表面をプラズマ処理する。それにより、ウェハの表面に付着した有機物等の付着物が除去される。なお、表面のプラズマ処理は、ウェハ単位でなく、チップ単位で実行してもよい。例えば、後続の組立工程内で基板上にチップ（すなわち、半導体素子）を搭載した状態でチップ表面をプラズマ処理してもよい。
【００３３】
ステップＳ９では、ウェハ上に形成された複数の素子構造をチップごとに試験評価する。それにより、複数の素子構造のそれぞれについて良又は不良が選別される。
【００３４】
ステップＳ１０（ダイシング工程）では、ウェハをダイシングする。それにより、複数の素子構造のそれぞれがチップに個片化されて半導体素子４が形成される。
【００３５】
ステップＳ２０では、後工程、すなわち半導体素子４を基板３上に搭載して半導体装置１００を組み立てる。
【００３６】
図３は、半導体装置１００の組み立て工程（後工程）のフローを示す。
【００３７】
ステップＳ２１（接合工程）では、基板３のおもて面上に、両面に電極を有するチップ４ａ（すなわち、半導体素子４）を接合する。ここで、半導体素子４は、ステップＳ１〜Ｓ１０の前工程により、チップ４ａの表面上に成膜されたおもて面電極（ゲート電極及びエミッタ電極）４ｂ及び表面の外周に形成されたチップ保護膜４ｃを有する。チップ４ａ（半導体素子４）は、図４Ａに示すように、裏面電極（コレクタ電極）をはんだ等の接合材１１を介して、基板３の配線層３ｃ（すなわち、配線パターン３ｃ１）上に接合される。
【００３８】
ステップＳ２２（めっき保護膜形成工程）では、基板３にめっき保護膜１２を設ける。めっき保護膜１２は、後述するめっき工程においてめっき液が基板３に浸透するのを防止するための保護膜であり、基板３の表側を覆う第１フィルム１２ａ及び基板３の裏側を覆う第２フィルム１２ｂを有する。ここで、第１フィルム１２ａは、チップ４ａのおもて面電極４ｂ上のめっき膜を形成すべき領域に対応する位置、すなわちおもて面電極４ｂの外周を除く内側の領域を露出する開口１２ａ０を有する。
【００３９】
第１及び第２フィルム１２ａ，１２ｂは、フィルム基材及び粘着層を含み、粘着層を介してフィルム基材を基板表面に付着する。ここで、フィルム基材は、伸縮性、めっき液に対する耐薬品性及び耐熱性（例えば約１００℃）を有する基材、例えばポリイミドフィルム、ポリオレフィンフィルム、ポリカーボネートフィルム、塩化ビニルフィルム、ポリプロピレンフィルム、ＡＢＳフィルム、ポリエチレンテレフタレートフィルム（ＰＥＴ）、ナイロンフィルム、及びポリウレタンフィルムの何れかである事が望ましい。それにより、凹凸を有する基板３を間隙なく覆って、めっき液から基板３を保護することができる。また、粘着層として、例えば紫外線（ＵＶ）を照射することにより粘着力が低下する粘着剤を用いることができる。後述のめっき保護膜の剥離工程において、保護膜の剥離後に、フィルム基材、粘着剤が基板３上に残らなければ感圧型の粘着剤を用いてもよい。
【００４０】
めっき保護膜１２は、図４Ｂに示すように、チップ４ａのおもて面電極４ｂを除いて基板３を覆う。まず、第１フィルム１２ａを、開口１２ａ０をおもて面電極４ｂの中央に位置決めし、第１フィルム１２ａの開口１２ａ０の周囲部分をおもて面電極４ｂの外周におけるチップ保護膜４ｃに貼り付け、縁部を除く全体部分をチップ４ａが接合された基板３のおもて面に貼り付ける。次に、第２フィルム１２ｂを、縁部を除いて、基板３の裏面に貼り付ける。最後に、基板３の縁部の外周部分で第１及び第２フィルム１２ａ，１２ｂのそれぞれの縁部を互いに接着させる。なお、第１及び第２フィルム１２ａ，１２ｂを基板３に貼り付ける順序は任意でよいし、同時でもよい。また、減圧雰囲気中でめっき保護膜１２を基板３に設け、大気圧下に戻すことにより、大気圧により、第１及び第２フィルム１２ａ，１２ｂが配線層の段差等により生じる隅部の奥まで基板３に密着することで、めっき液の浸透をより防止することができる。
【００４１】
なお、めっき保護膜１２は、開口１２ａ０を有しない２つのフィルムをそれぞれ基板３のおもて面及び裏面に貼り付ける、或いは袋体状のフィルム内に基板３を封入し、チップ４ａのおもて面電極４ｂ上にこれを露出する開口を設けることとしてもよい。
【００４２】
ステップＳ２３（めっき処理工程）では、チップ４ａのおもて面電極４ｂにめっきをおこなう。本実施形態では、一例として無電解めっきを行うものとする。無電解めっきでは、めっき液中に、めっき保護膜１２によりチップ４ａのおもて面電極４ｂを除いて覆われた基板３を適当な時間浸す。それにより、図４Ｃに示すように、めっき液に含まれる金属種、例えばニッケル（Ｎｉ）、金（Ａｕ）、又は銅（Ｃｕ）がおもて面電極４ｂ上に析出され、例えば数μｍから数１０μｍ厚のめっき膜４ｄが設けられる。このように、チップ単位で、すなわちチップ４ａ（半導体素子４）が基板３上に接合されて裏面側から補強された状態でめっき処理を実行することで、ウェハ単位でめっき処理する場合と比べてチップ４ａの反りが小さくなり、めっき膜４ｄの膜厚を大きくすることができる。
【００４３】
なお、めっき膜４ｄは、一層に限らず、複数層でもよい。例えば、ニッケル（Ｎｉ）膜上に金（Ａｕ）膜を設けてもよい。また、めっき膜を形成する金属種として、その他に例えば、無電解ニッケル−リン合金めっき、置換金めっき、無電解金めっき、無電解ニッケル−パラジウム−リン合金めっき、無電解ニッケル−ホウ素合金めっき、無電解ニッケル−リン−ＰＴＦＥ（フッ素樹脂）複合めっき、無電解ニッケル−ホウ素−黒鉛複合めっき、無電解銅めっき、無電解銀めっき、無電解パラジウムめっき、無電解白金めっき、無電解ロジウムめっき、無電解ルテニウムめっき、無電解コバルトめっき、無電解コバルト−ニッケル合金めっき、無電解コバルト−ニッケル−リン合金めっき、無電解コバルト−タングステン−リン合金めっき、無電解コバルト−スズ−リン合金めっき、無電解コバルト−亜鉛−リン合金めっき、無電解コバルト−マンガン−リン合金めっき、無電解スズめっき、及び無電解はんだめっきを適用することができる。
【００４４】
ステップＳ２４（めっき保護膜除去工程）では、基板３からめっき保護膜１２を除去する。
【００４５】
まず、基板３を覆うめっき保護膜１２にＵＶ光を照射する。ここで、めっき保護膜１２の第１及び第２フィルム１２ａ，１２ｂの両方に同時に又は順にＵＶ光を照射してよい。ＵＶ光として、例えばピーク波長が約３６５ｎｍのブラックライト蛍光灯を用いることが望ましい。それにより、第１及び第２フィルム１２ａ，１２ｂの粘着層が硬化し、それらの粘着力が低下する。なお、第１及び第２フィルム１２ａ，１２ｂの粘着層として感圧型の粘着剤を用いた場合、ＵＶ光の照射は行わない。
【００４６】
次に、基板３からめっき保護膜１２を剥離する。ここで、剥離用テープをめっき保護膜１２の第１及び第２フィルム１２ａ，１２ｂの一方の縁部に付着し、適当な強さ及び速度で引き上げることで、粘着剤を残すことなく、一方のフィルムを他方のフィルムから剥離し、さらに基板３から剥離することができる。同様に、剥離用テープを用いて他方のフィルムを基板３から剥離する。それにより、図４Ｄに示すように、基板３からめっき保護膜１２が除去される。
【００４７】
ステップＳ２５では、配線基板６を基板３上に搭載するとともに、導電性ポスト５を半導体素子４のおもて面電極上に立設する。まず、配線基板６の複数の貫通孔（不図示）に導電性ポスト５及び外部端子７〜９を通す。次に、その配線基板６を基板３上に支持する。それにより、導電性ポスト５は、はんだ等の接合材（不図示）を介して半導体素子４のおもて面電極上に立設され、外部端子７〜９は、はんだ等の接合材（不図示）を介して、それぞれ配線層３ｃの配線パターン３ｃ１〜３ｃ３上に立設される。最後に、リフロー炉を用いて接合材をリフローすることで、図５Ａに示すように、基板３の配線パターン３ｃ１上に半導体素子４が接合され、基板３の配線パターン３ｃ１〜３ｃ３上にそれぞれ外部端子７〜９の下端が接合され、半導体素子４のおもて面電極上に導電性ポスト５の下端が接合される。
【００４８】
なお、リフロー炉は、接合材として板はんだを用いる場合はＨ２リフロー炉（最大炉内温度３２０℃程度）、フラックス入りはんだを用いる場合はＮ２リフロー炉（最大炉内温度２８０℃程度）を利用することができる。また、接合材としてはんだを用いる場合、好ましくは、例えばＳｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ｓｂ系、Ｓｎ−Ｓｂ−Ａｇ系、Ｓｎ−Ｃｕ系、Ｓｎ−Ｓｂ−Ａｇ−Ｃｕ系、Ｓｎ−Ｃｕ−Ｎｉ系、Ｓｎ−Ａｇ系等の鉛フリーはんだを用いることとする。
【００４９】
ステップＳ２６では、チップ４ａ（半導体素子４）が接合された基板３を封止する。図５Ｂに示すように、熱硬化性樹脂を用いてモールド成形することで、基板３、半導体素子４、導電性ポスト５、配線基板６、及び外部端子７〜９が本体１内に封止される。以上により、半導体装置１００が構成される。
【００５０】
図６は、変形例に係る半導体装置１１０の側面視における断面構成を示す。半導体装置１１０は、めっき法によりおもて面電極に膜厚の大きい金属層が設けられ、しかしチップの反りの小さい半導体素子を備えるものであり、先述の半導体装置１００と同様の本体１、基板３、半導体素子４、導電性ポスト５、配線基板６、及び外部端子７〜９を有する。ただし、基板３上に接合された半導体素子４について、これを構成するチップ４ａを保護するために、チップ４ａのおもて面におけるおもて面電極の外周に形成されたチップ保護膜４ｃに加えて、基板３におけるチップ４ａの外周部分を覆うチップ周辺保護膜１４ｃがさらに形成されている。
【００５１】
半導体装置１１０の製造方法について説明する。
【００５２】
半導体装置１１０は、図２に示した半導体装置１００の製造フローと同様のフローより製造される。そこで、共通する工程については説明を省略する。
【００５３】
半導体素子４を構成するチップ４ａは、先述のステップＳ１〜Ｓ１０より形成される。ただし、半導体装置１００を組み立てるステップＳ２０は、後述するステップＳ１２０に置き換えられる。
【００５４】
図７は、変形例に係る半導体装置１１０の組み立て工程（後工程）Ｓ１２０のフローを示す。ステップＳ１２０に含まれる各工程も、先述のステップＳ２０に含まれる工程とほぼ同様であるため、対応する工程には同じ符号を付し、相違する工程の相違する部分のみについて説明する。
【００５５】
ステップＳ２１（接合工程）では、図８Ａに示すように、基板３のおもて面上に、両面に電極を有するチップ４ａ（すなわち、半導体素子４）を接合する。ただし、後述のステップＳ２９（チップ周辺保護膜形成工程）においてチップ周辺保護膜１４ｃを例えば３５０℃まで加熱してキュアするため、フラックス材を用いずにチップ４ａの裏面を基板３のおもて面にはんだ接合することとする。それにより、はんだが焦げ付くことなくチップ周辺保護膜１４ｃを形成することができる。
【００５６】
続くステップＳ２９（チップ周辺保護膜形成工程）において、基板３上のチップ４ａに対してチップ周辺保護膜１４ｃを形成する。チップ周辺保護膜１４ｃは、例えばポリイミドを主成分とする膜材を、チップ４ａのおもて面におけるおもて面電極４ｂの外周に形成されたチップ保護膜４ｃの上面の少なくとも一部（ここでは、上面の外周）を含めて基板３におけるチップ４ａの外周部分に塗布し、窒素雰囲気下において加熱してキュアすることで、図８Ｂに示すように、チップ４ａの外周部分を覆って形成される。チップ保護膜４ｃに加えてチップ周辺保護膜１４ｃを設けることで、後述のめっき保護膜１２をチップ４ａが接合された基板３上に設ける際にチップ４ａに加わる圧力と熱とによる負荷を軽減するだけでなく、後述のおもて面電極４ｂのめっき処理の際に、めっき液（例えば、めっき前処理液及びめっき後処理液を含む）が浸透して、はんだ等の接合材１１が汚染されるのを抑制することができる。
【００５７】
ステップＳ２２（めっき保護膜形成工程）では、基板３にめっき保護膜１２を設ける。めっき保護膜１２は、後述するめっき工程においてめっき液が基板３に浸透するのを防止するための保護膜であり、基板３の表側を覆う第１フィルム１２ａ及び基板３の裏側を覆う第２フィルム１２ｂを有する。ここで、第１フィルム１２ａは、チップ周辺保護膜１４ｃの内側及びおもて面電極４ｂを露出する開口１２ａ０を有する。めっき保護膜１２は、図８Ｃに示すように開口１２ａ０の周囲の部分をチップ周辺保護膜１４ｃに貼り付けて、チップ周辺保護膜１４ｃの内側及びおもて面電極４ｂを除いて基板３を覆う。その詳細は、先述のステップＳ２２と同様である。
【００５８】
ステップＳ２３（めっき処理工程）では、先と同様に、チップ４ａのおもて面電極４ｂにめっきをおこなう。それにより、図８Ｄに示すように、おもて面電極４ｂ上にめっき膜４ｄが設けられる。チップ単位で、すなわちチップ４ａ（半導体素子４）が基板３上に接合されて裏面側から補強された状態でめっき処理を実行することで、ウェハ単位でめっき処理する場合と比べてチップ４ａの反りが小さくなり、めっき膜４ｄの膜厚を大きくすることができる。
【００５９】
ステップＳ２４（めっき保護膜除去工程）では、先と同様に、基板３からめっき保護膜１２を除去する。それにより、図８Ｅに示すように、基板３からめっき保護膜１２が除去される。
【００６０】
ステップＳ２５及びＳ２６は、先と同様である。以上により、半導体装置１１０が構成される（図６参照）。
【００６１】
なお、本実施形態に係る半導体装置１００及び変形例に係る半導体装置１１０では、導電性ポスト５及び配線基板６を用いて半導体素子４の電極を外部端子７〜９に接続したが、これに代えて、ワイヤボンディングにより接続してもよい。ここで、ワイヤは、例えば銅、アルミニウム等の導電性金属又は鉄アルミ合金等の導電性合金を用いて、例えば高耐圧装置に対して直径３００〜５００μｍに形成される。
【００６２】
なお、本実施形態に係る半導体装置１００及び変形例に係る半導体装置１１０では、熱硬化性樹脂を用いたモールド成形により半導体装置１００，１１０の構成各部を封止することとしたが、これに限らず、例えば筐体内に半導体素子４が接合された基板３を収容し、シリコーンゲルを筐体内に充填し、蓋部材を用いて筐体を密封することで半導体装置１００，１１０の構成各部を封止してもよい。
【００６３】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
【００６４】
請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【００６５】
１…本体、３…基板、３ａ…絶縁板、３ｂ…金属層、３ｃ…配線層、３ｃ１〜３ｃ３…配線パターン、４…半導体素子、４ａ…チップ、４ｂ…おもて面電極（電極の一例）、４ｃ…チップ保護膜、４ｄ…めっき膜、５…導電性ポスト、６…配線基板、７…外部端子、８…外部端子、９…外部端子、１１…接合材、１２…めっき保護膜、１２ａ…第１フィルム、１２ｂ…第２フィルム、１２ａ０…開口、１４ｃ…チップ周辺保護膜、１００…半導体装置、１１０…半導体装置。
【図１】
0006624298.tif 000002
【図２】
0006624298.tif 000003
【図３】
0006624298.tif 000004
【図４Ａ】
0006624298.tif 000005
【図４Ｂ】
0006624298.tif 000006
【図４Ｃ】
0006624298.tif 000007
【図４Ｄ】
0006624298.tif 000008
【図５Ａ】
0006624298.tif 000009
【図５Ｂ】
0006624298.tif 000010
【図６】
0006624298.tif 000011
【図７】
0006624298.tif 000012
【図８Ａ】
0006624298.tif 000013
【図８Ｂ】
0006624298.tif 000014
【図８Ｃ】
0006624298.tif 000015
【図８Ｄ】
0006624298.tif 000016
【図８Ｅ】
0006624298.tif 000017