(57)【特許請求の範囲】
【請求項１】
第１の周波数精度の第１のクロック信号を出力する第１の発振器と、
第２の周波数精度の第２のクロック信号を出力する第２の発振器と、
デジタルＰＬＬ回路とを備え、
前記第２の発振器は、各々の容量値が２値で変化する複数の離散型容量を有し、デジタル制御信号を保持し、前記保持されたデジタル制御信号に応じて前記複数の離散型容量の容量値が変化することにより全体の容量値が変化する離散型容量バンクを備え、
前記デジタルＰＬＬ回路は、前記第１のクロック信号と前記第２のクロック信号との間の時間差に対応する前記デジタル制御信号を出力し、前記第２の発振器をデジタル制御発振器として用いて、前記デジタル制御信号に応じて前記離散型容量バンクの容量値を変化させ、前記離散型容量バンクの容量値に応じて前記第２のクロック信号の発振周波数を変化させる校正動作を繰り返すことにより、前記第２のクロック信号の位相を前記第１のクロック信号の位相に校正させるものであり、
さらに、前記第２の発振器が初めてスタンバイ状態からアクティブ状態になった場合に、前記デジタルＰＬＬ回路をクローズループに設定して前記校正動作を開始させ、前記第２のクロック信号の位相が前記第１のクロック信号の位相に校正された後、前記デジタルＰＬＬ回路をオープンループに設定して前記校正動作を終了させる校正動作制御回路を備えることを特徴とする周波数校正回路。
【請求項２】
前記第１の発振器は、温度補償水晶発振器である請求項１に記載の周波数校正回路。
【請求項３】
前記第２の発振器は、
発振子と、
前記発振子を発振させる発振回路であって、前記離散型容量バンクを含み、前記デジタル制御信号に応じて前記離散型容量バンクの容量値が変化し、前記離散型容量バンクの容量値に応じて発振周波数が変化する前記第２のクロック信号を出力する発振回路とを備える請求項１または２に記載の周波数校正回路。
【請求項４】
前記デジタルＰＬＬ回路は、
前記第１のクロック信号を分周して第１の分周信号を出力する第１の分周器と、
前記第２のクロック信号を分周して第２の分周信号を出力する第２の分周器と、
前記第１の分周信号と前記第２の分周信号との間の時間差をデジタル値に変換してデジタル時間差信号を出力する時間差デジタル変換器と、
前記デジタル時間差信号をフィルタリングして高周波成分が除去された前記デジタル制御信号を出力するデジタルループフィルタと、
前記デジタル制御発振器として前記第２の発振器とを備える請求項１〜３のいずれか一項に記載の周波数校正回路。
【請求項５】
前記第１の分周器および前記第２の分周器は、前記第１の分周信号および前記第２の分周信号が整数分周されるように、前記第１のクロック信号および前記第２のクロック信号を分周する請求項４に記載の周波数校正回路。
【請求項６】
前記第１の分周器および前記第２の分周器は、前記第１の分周信号および前記第２の分周信号の少なくとも一方が分数分周されるように、前記第１のクロック信号および前記第２のクロック信号を分周する請求項４に記載の周波数校正回路。
【請求項７】
前記校正動作制御回路は、前記第２の発振器がスタンバイ状態からアクティブ状態になる毎に、前記校正動作を開始させる請求項１〜６のいずれか一項に記載の周波数校正回路。
【請求項８】
さらに、前記周波数校正回路の周囲温度を計測する温度センサを備え、
前記校正動作制御回路は、前記第２の発振器がスタンバイ状態からアクティブ状態になった場合に、前記周囲温度があらかじめ設定された一定範囲内の温度ではない場合のみに、前記校正動作を開始させる請求項１〜６のいずれか一項に記載の周波数校正回路。
【請求項９】
さらに、前記周波数校正回路の周囲温度を計測する温度センサを備え、
前記校正動作制御回路は、前記第２の発振器がアクティブ状態の期間に、前記周囲温度があらかじめ設定された一定範囲内の温度ではなくなる毎に、前記校正動作を開始させる請求項１〜６および８のいずれか一項に記載の周波数校正回路。
【請求項１０】
さらに、前記周波数校正回路の周囲温度を計測する温度センサを備え、
前記校正動作制御回路は、前記第２の発振器がスタンバイ状態からアクティブ状態になった場合に、前記周囲温度があらかじめ設定された一定範囲内の温度であり、かつ、前回の校正動作からあらかじめ設定された時間が経過している場合のみに、前記校正動作を開始させる請求項１〜６のいずれか一項に記載の周波数校正回路。
【請求項１１】
さらに、前記周波数校正回路の周囲温度を計測する温度センサを備え、
前記校正動作制御回路は、前記第２の発振器がアクティブ状態の期間に、前記周囲温度があらかじめ設定された一定範囲内の温度であり、かつ、前回の校正動作からあらかじめ設定された時間が経過する毎に、前記校正動作を開始させる請求項１〜６および１０のいずれか一項に記載の周波数校正回路。
【請求項１２】
第１の発振器が、第１の周波数精度の第１のクロック信号を出力するステップと、
各々の容量値が２値で変化する複数の離散型容量を有する離散型容量バンクが、デジタル制御信号を保持し、前記保持されたデジタル制御信号に応じて前記複数の離散型容量の容量値が変化することにより全体の容量値が変化するステップと、
前記離散型容量バンクを備える第２の発振器が、前記離散型容量バンクの容量値に応じて第２の周波数精度の第２のクロック信号を出力するステップと、
デジタルＰＬＬ回路が、前記第１のクロック信号と前記第２のクロック信号との間の時間差に対応する前記デジタル制御信号を出力し、前記第２の発振器をデジタル制御発振器として用いて、前記デジタル制御信号に応じて前記離散型容量バンクの容量値を変化させ、前記離散型容量バンクの容量値に応じて前記第２のクロック信号の発振周波数を変化させる校正動作を繰り返すことにより、前記第２のクロック信号の位相を前記第１のクロック信号の位相に校正させるステップと、
前記第２の発振器が初めてスタンバイ状態からアクティブ状態になった場合に、校正動作制御回路が、前記デジタルＰＬＬ回路をクローズループに設定して前記校正動作を開始させるステップと、
前記第２のクロック信号の位相が前記第１のクロック信号の位相に校正された後、前記校正動作制御回路が、前記デジタルＰＬＬ回路をオープンループに設定して前記校正動作を終了させるステップとを含むことを特徴とする周波数校正方法。
【請求項１３】
前記校正動作制御回路は、前記第２の発振器がスタンバイ状態からアクティブ状態になる毎に、前記校正動作を開始させる請求項１２に記載の周波数校正方法。
【請求項１４】
前記第２の発振器がスタンバイ状態からアクティブ状態になった場合に、温度センサによって計測された周囲温度があらかじめ設定された一定範囲内の温度ではない場合のみに、前記校正動作制御回路が、前記校正動作を開始させる請求項１２に記載の周波数校正方法。
【請求項１５】
前記校正動作制御回路は、前記第２の発振器がアクティブ状態の期間に、温度センサによって計測された周囲温度があらかじめ設定された一定範囲内の温度ではなくなる毎に、前記校正動作を開始させる請求項１２または１４に記載の周波数校正方法。
【請求項１６】
前記第２の発振器がスタンバイ状態からアクティブ状態になった場合に、温度センサによって計測された周囲温度があらかじめ設定された一定範囲内の温度であり、かつ、前回の校正動作からあらかじめ設定された時間が経過している場合のみに、前記校正動作制御回路が、前記校正動作を開始させる請求項１２に記載の周波数校正方法。
【請求項１７】
前記校正動作制御回路は、前記第２の発振器がアクティブ状態の期間に、温度センサによって計測された周囲温度があらかじめ設定された一定範囲内の温度であり、かつ、前回の校正動作からあらかじめ設定された時間が経過する毎に、前記校正動作を開始させる請求項１２または１６に記載の周波数校正方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振器から出力されるクロック信号の発振周波数を校正する周波数校正回路および周波数校正方法に関するものである。
【背景技術】
【０００２】
一部の通信規格等では、通信装置の内部回路の動作を制御するクロック信号に対して、±１０ｐｐｍ（part per million：10-6）等の非常に高い周波数精度を要求するものが存在する。この周波数精度を実現するためには、通常、ＭＨｚ（メガヘルツ：106Ｈｚ）帯のクロック信号を出力するＴＣＸＯ（Temperature Compensated Crystal Oscillator：温度補償水晶発振器）が必要となる。しかし、ＴＣＸＯは、価格面および消費電力において課題がある。
【０００３】
クロック信号の発振周波数が変動するのは、周囲温度の変化が最大の原因である。しかし、±１０ｐｐｍの周波数精度を実現する場合、発振子そのものの経時劣化等もあり、周波数精度が２〜３年で±１〜２ｐｐｍずれるという問題もある。
【０００４】
以下、通信装置について説明する。
【０００５】
一般的な通信装置では、発振周波数が異なるクロック信号を出力する２種類の発振器が併用されている場合が多い。この２つの発振器から出力されるクロック信号は、通常、別々の用途のために用いられている。
【０００６】
１つ目の発振器は、２６ＭＨｚ、３２ＭＨｚ、３５ＭＨｚ等のように、通信装置の内部回路の動作を制御するために用いられる、２桁台のＭＨｚ帯のクロック信号を出力するものである。２つ目の発振器は、現在時刻を計測するＲＴＣ（Real-Time Clock：リアルタイムクロック）の動作を制御するために用いられる、３２．７６８ｋＨｚ（キロヘルツ：103Ｈｚ）のクロック信号を出力するものである。
【０００７】
通信装置の内部回路の動作を制御するクロック信号は、前述のように、非常に高い周波数精度を要求される場合がある。一方、ＲＴＣの動作を制御するクロック信号は、現在時刻の計測にのみ使用されるため、高い周波数精度は要求されない。また、ＲＴＣは非常に普及しているため、例えば、ＴＣＸＯを用いて、±１０ｐｐｍ以下の周波数精度のクロック信号を出力し、かつ、消費電流が１μＡ以下の安価なものが存在する。
【０００８】
次に、通信装置の内部回路の動作を制御するクロック信号を出力する発振器について説明する。
【０００９】
図１０は、水晶発振器の構成を表す一例の回路図である。同図に示す水晶発振器４０は、３２ＭＨｚの水晶発振子２２の他、水晶発振子２２を発振させる発振回路となる、ロードキャパシタ２５，２７、抵抗素子２８，３０、インバータ３２およびバッファ３４によって構成されている。水晶発振子２２、ロードキャパシタ２５，２７および抵抗素子２８，３０は通信用ＬＳＩ（large scale integration：大規模集積回路）３６の外部に配置され、インバータ３２およびバッファ３４は通信用ＬＳＩ３６の内部に配置されている。
【００１０】
この水晶発振器４０を、通信装置の内部回路の動作を制御するクロック信号を出力する発振器として使用した場合、消費電流は２００μＡ程度であるが、クロック信号の周波数精度は±２０ｐｐｍ程度となり、±１０ｐｐｍの周波数精度を実現することはできない。
【００１１】
続いて、図１１は、水晶発振器の構成を表す別の例の回路図である。同図に示す水晶発振器４２は、図１０に示す水晶発振器４０において、ロードキャパシタ２５，２７を、離散型容量バンクに置き換えて、さらに該離散型容量バンクと抵抗素子２８，３０を通信用ＬＳＩ３６の内部に配置したものである。
【００１２】
この場合、離散型容量バンク２４，２６のレイアウト面積が比較的大きいため、通信用ＬＳＩ３６のレイアウト面積が増大するが、外付け部品の数を減らすことができるため、近年、この構成の水晶発振器４２を採用する場合が増えている。
【００１３】
図１２は、ＴＣＸＯの構成を表す一例の回路図である。同図に示すように、３２ＭＨｚのＴＣＸＯ１８が通信用ＬＳＩ３６の外部で構成され、ＴＣＸＯ１８から出力されるクロック信号が、通信用ＬＳＩ３６の内部に配置されたバッファ３４に入力されている。
【００１４】
このＴＣＸＯ１８を、通信装置の内部回路の動作を制御するクロック信号を出力する発振器として使用した場合、クロック信号の周波数精度を±１０ｐｐｍ以下とすることができるが、価格は水晶発振器４０，４２よりも高く、消費電流も２ｍＡ程度と多くなる。
【００１５】
ここで、本発明に関連性のある先行技術文献として、特許文献１〜５がある。
【００１６】
特許文献１には、基準水晶振動子からの、湿度に対して安定な基準周波数信号と、湿度センサからの、湿度に応じて変動する周波数信号との周波数の差分を検出し、差分に応じた補正電圧値を記憶しておき、検出された差分に対応する補正電圧値を出力し、補正電圧値をディジタル／アナログ変換して補正電圧を生成し、補正電圧を負荷容量回路に出力して、補正電圧によって水晶振動子の発振周波数を調整する水晶発振器が記載されている。
【００１７】
特許文献２には、発振周波数が温度に対して安定的な温度特性を有する第１の水晶振動子を用いて生成された信号の発振周波数と、発振周波数が温度に対して大きく変化する温度特性を有する第２の水晶振動子を用いて生成された信号の発振周波数との差の周波数成分の信号を生成し、生成された信号の周波数が予め設定された測定温度範囲内で１０ｋＨｚ以下となる組み合わせである水晶温度計測用プローブが記載されている。
【００１８】
特許文献３には、第１の発振回路の発振周波数ｆ１とその基準温度における発振周波数ｆ１ｒとの差分に対応する値と、第２の発振回路の発振周波数ｆ２とその基準温度における発振周波数ｆ２ｒとの差分に対応する値との差分値に対応する温度検出値を求め、水晶振動子が置かれる雰囲気の温度の温度設定値と温度検出値との偏差分に基づいて、温度の一定化を図る加熱部に供給される電力を制御する水晶発振器が記載されている。
【００１９】
特許文献４には、電圧制御発振器の出力をそれぞれ２つの基準クロックと比較し、各周波数の差成分を検出し、各周波数の差成分をそれぞれ設定された異なる分周比で分周し、各分周された周波数を比較しその周波数差に比例した電圧信号を作り電圧制御発振器を制御する二重比較形シンセサイザ発振器が記載されている。
【００２０】
特許文献５には、受信信号の周波数を変換する周波数変換手段用の局部発振周波数を発振する局部発振手段の発振周波数と、局部発振手段の基準となる周波数を発振する基準発振手段の発振周波数と、周波数変換手段で周波数変換された受信信号の信号処理を行う信号処理手段のクロック信号を発振するクロック発振手段のクロック発振周波数とから、基準発振手段の発振周波数を補正するＧＰＳ受信機が記載されている。
【先行技術文献】
【特許文献】
【００２１】
【特許文献１】特開２０１４−１９７７４６号公報
【特許文献２】特開２０１４−０６２８１６号公報
【特許文献３】特開２０１３−０５１６７７号公報
【特許文献４】特開平９−２１４３３６号公報
【特許文献５】特開平９−１３３７５３号公報
【発明の概要】
【発明が解決しようとする課題】
【００２２】
本発明の目的は、従来技術の問題点を解消し、価格や消費電力を増大させることなく、発振器から出力されるクロック信号の発振周波数を校正し、その周波数精度を向上させることができる周波数校正回路および周波数校正方法を提供することにある。
【課題を解決するための手段】
【００２３】
上記目的を達成するために、本発明は、第１の周波数精度の第１のクロック信号を出力する第１の発振器と、
第２の周波数精度の第２のクロック信号を出力する第２の発振器と、
デジタルＰＬＬ回路とを備え、
前記第２の発振器は、各々の容量値が２値で変化する複数の離散型容量を有し、デジタル制御信号を保持し、前記保持されたデジタル制御信号に応じて前記複数の離散型容量の容量値が変化することにより全体の容量値が変化する離散型容量バンクを備え、
前記デジタルＰＬＬ回路は、前記第１のクロック信号と前記第２のクロック信号との間の時間差に対応する前記デジタル制御信号を出力し、前記第２の発振器をデジタル制御発振器として用いて、前記デジタル制御信号に応じて前記離散型容量バンクの容量値を変化させ、前記離散型容量バンクの容量値に応じて前記第２のクロック信号の発振周波数を変化させる校正動作を繰り返すことにより、前記第２のクロック信号の位相を前記第１のクロック信号の位相に校正させるものであり、
さらに、前記第２の発振器が初めてスタンバイ状態からアクティブ状態になった場合に、前記デジタルＰＬＬ回路をクローズループに設定して前記校正動作を開始させ、前記第２のクロック信号の位相が前記第１のクロック信号の位相に校正された後、前記デジタルＰＬＬ回路をオープンループに設定して前記校正動作を終了させる校正動作制御回路を備えることを特徴とする周波数校正回路を提供するものである。
【００２４】
ここで、前記第１の発振器は、温度補償水晶発振器であることが好ましい。
【００２５】
また、前記第２の発振器は、
発振子と、
前記発振子を発振させる発振回路であって、前記離散型容量バンクを含み、前記デジタル制御信号に応じて前記離散型容量バンクの容量値が変化し、前記離散型容量バンクの容量値に応じて発振周波数が変化する前記第２のクロック信号を出力する発振回路とを備えることが好ましい。
【００２６】
また、前記デジタルＰＬＬ回路は、
前記第１のクロック信号を分周して第１の分周信号を出力する第１の分周器と、
前記第２のクロック信号を分周して第２の分周信号を出力する第２の分周器と、
前記第１の分周信号と前記第２の分周信号との間の時間差をデジタル値に変換してデジタル時間差信号を出力する時間差デジタル変換器と、
前記デジタル時間差信号をフィルタリングして高周波成分が除去された前記デジタル制御信号を出力するデジタルループフィルタと、
前記デジタル制御発振器として前記第２の発振器とを備えることが好ましい。
【００２７】
また、前記第１の分周器および前記第２の分周器は、前記第１の分周信号および前記第２の分周信号が整数分周されるように、前記第１のクロック信号および前記第２のクロック信号を分周することが好ましい。
【００２８】
また、前記第１の分周器および前記第２の分周器は、前記第１の分周信号および前記第２の分周信号の少なくとも一方が分数分周されるように、前記第１のクロック信号および前記第２のクロック信号を分周することが好ましい。
【００３０】
また、前記校正動作制御回路は、前記第２の発振器がスタンバイ状態からアクティブ状態になる毎に、前記校正動作を開始させることが好ましい。
【００３１】
さらに、前記周波数校正回路の周囲温度を計測する温度センサを備え、
前記校正動作制御回路は、前記第２の発振器がスタンバイ状態からアクティブ状態になった場合に、前記周囲温度があらかじめ設定された一定範囲内の温度ではない場合のみに、前記校正動作を開始させることが好ましい。
【００３２】
さらに、前記周波数校正回路の周囲温度を計測する温度センサを備え、
前記校正動作制御回路は、前記第２の発振器がアクティブ状態の期間に、前記周囲温度があらかじめ設定された一定範囲内の温度ではなくなる毎に、前記校正動作を開始させることが好ましい。
【００３３】
さらに、前記周波数校正回路の周囲温度を計測する温度センサを備え、
前記校正動作制御回路は、前記第２の発振器がスタンバイ状態からアクティブ状態になった場合に、前記周囲温度があらかじめ設定された一定範囲内の温度であり、かつ、前回の校正動作からあらかじめ設定された時間が経過している場合のみに、前記校正動作を開始させることが好ましい。
【００３４】
さらに、前記周波数校正回路の周囲温度を計測する温度センサを備え、
前記校正動作制御回路は、前記第２の発振器がアクティブ状態の期間に、前記周囲温度があらかじめ設定された一定範囲内の温度であり、かつ、前回の校正動作からあらかじめ設定された時間が経過する毎に、前記校正動作を開始させることが好ましい。
【００３５】
また、本発明は、第１の発振器が、第１の周波数精度の第１のクロック信号を出力するステップと、
各々の容量値が２値で変化する複数の離散型容量を有する離散型容量バンクが、デジタル制御信号を保持し、前記保持されたデジタル制御信号に応じて前記複数の離散型容量の容量値が変化することにより全体の容量値が変化するステップと、
前記離散型容量バンクを備える第２の発振器が、前記離散型容量バンクの容量値に応じて第２の周波数精度の第２のクロック信号を出力するステップと、
デジタルＰＬＬ回路が、前記第１のクロック信号と前記第２のクロック信号との間の時間差に対応する前記デジタル制御信号を出力し、前記第２の発振器をデジタル制御発振器として用いて、前記デジタル制御信号に応じて前記離散型容量バンクの容量値を変化させ、前記離散型容量バンクの容量値に応じて前記第２のクロック信号の発振周波数を変化させる校正動作を繰り返すことにより、前記第２のクロック信号の位相を前記第１のクロック信号の位相に校正させるステップと、
前記第２の発振器が初めてスタンバイ状態からアクティブ状態になった場合に、校正動作制御回路が、前記デジタルＰＬＬ回路をクローズループに設定して前記校正動作を開始させるステップと、
前記第２のクロック信号の位相が前記第１のクロック信号の位相に校正された後、前記校正動作制御回路が、前記デジタルＰＬＬ回路をオープンループに設定して前記校正動作を終了させるステップとを含むことを特徴とする周波数校正方法を提供する。
【００３７】
また、前記校正動作制御回路は、前記第２の発振器がスタンバイ状態からアクティブ状態になる毎に、前記校正動作を開始させることが好ましい。
【００３８】
また、前記第２の発振器がスタンバイ状態からアクティブ状態になった場合に、温度センサによって計測された周囲温度があらかじめ設定された一定範囲内の温度ではない場合のみに、前記校正動作制御回路が、前記校正動作を開始させることが好ましい。
【００３９】
また、前記校正動作制御回路は、前記第２の発振器がアクティブ状態の期間に、温度センサによって計測された周囲温度があらかじめ設定された一定範囲内の温度ではなくなる毎に、前記校正動作を開始させることが好ましい。
【００４０】
また、前記第２の発振器がスタンバイ状態からアクティブ状態になった場合に、温度センサによって計測された周囲温度があらかじめ設定された一定範囲内の温度であり、かつ、前回の校正動作からあらかじめ設定された時間が経過している場合のみに、前記校正動作制御回路が、前記校正動作を開始させることが好ましい。
【００４１】
また、前記校正動作制御回路は、前記第２の発振器がアクティブ状態の期間に、温度センサによって計測された周囲温度があらかじめ設定された一定範囲内の温度であり、かつ、前回の校正動作からあらかじめ設定された時間が経過する毎に、前記校正動作を開始させることが好ましい。
【発明の効果】
【００４２】
本発明によれば、第２のクロック信号の周波数精度が、校正動作によって、第１のクロック信号の周波数精度と同等となる。そのため、校正動作の終了後、周囲温度の変化や発振子そのものの経時劣化等によって第２のクロック信号の周波数精度が変動したとしても、変動後の第２のクロック信号の周波数精度が目標周波数精度よりも高い間、第２のクロック信号は、目標周波数精度を達成することができる。
【００４３】
また、本発明は、デジタルＰＬＬ回路のデジタル制御発振器の構成要素としてレイアウト面積が大きい離散型容量バンクを使用する。しかし、近年の通信用ＬＳＩでは、ロードキャパシタを内蔵する水晶発振器を採用する場合が増えている。また、本発明は、デジタル制御発振器として第２の発振器を使用するため、離散型容量バンクによって通信用ＬＳＩのレイアウト面積が増加することはない。
【００４４】
また、第２の発振器は、校正動作が終了した後、デジタルＰＬＬ回路がオープンループに設定されてスタンバイ状態となり、その動作が停止されるため、デジタルＰＬＬ回路による消費電力の増加もほとんどない。
【図面の簡単な説明】
【００４５】
【図１】本発明の周波数校正回路の構成を表す一実施形態の回路図である。
【図２】（A）および（B）は、それぞれ、第２の発振器が連続動作および間歇動作する様子を表す一例の概念図である。
【図３】デジタルＰＬＬ回路がアクティブ状態となってクローズループに設定された状態を表す一例の概念図である。
【図４】デジタルＰＬＬ回路がスタンバイ状態となってオープンループに設定された状態となった状態を表す一例の概念図である。
【図５】デジタル制御信号のデジタル値と離散型容量バンクの容量値との関係を表す一例のグラフである。
【図６】離散型容量バンクの容量値と第２のクロック信号の周波数偏差との関係を表す一例のグラフである。
【図７】水晶発振器から出力されるクロック信号の周波数偏差と負荷容量の特性を表す一例のグラフである。
【図８】（A）および（B）は、それぞれ、第１の分周信号および第２の分周信号が整数分周される場合における、第２のクロック信号の目標発振周波数および目標周波数精度からの偏差のシミュレーション結果を表す一例のグラフである。
【図９】第１の分周信号および第２の分周信号が分数分周される場合における、第２のクロック信号の目標周波数精度からの偏差のシミュレーション結果を表す一例のグラフである。
【図１０】水晶発振器の構成を表す一例の回路図である。
【図１１】水晶発振器の構成を表す別の例の回路図である。
【図１２】ＴＣＸＯの構成を表す一例の回路図である。
【発明を実施するための形態】
【００４６】
以下に、添付の図面に示す好適実施形態に基づいて、本発明の周波数校正回路および周波数校正方法を詳細に説明する。
【００４７】
図１は、本発明の周波数校正回路の構成を表す一実施形態の回路図である。同図に示す周波数校正回路１０は、通信用ＬＳＩ３６のＲＴＣの動作を制御するクロック信号を用いて、通信用ＬＳＩ３６の内部回路の動作を制御するクロック信号の発振周波数を校正するものである。周波数校正回路１０は、第１の発振器１２と、第２の発振器１４と、デジタルＰＬＬ回路（Phase Locked Loop：位相同期回路）１６とによって構成されている。
【００４８】
まず、第１の発振器１２は、第１の周波数精度で、第１の発振周波数の第１のクロック信号を出力するものであり、温度補償水晶発振器（ＴＣＸＯ）１８と、バッファ２０とによって構成されている。
【００４９】
本実施形態の場合、第１の発振器１２として、通信用ＬＳＩ３６のＲＴＣの動作を制御するクロック信号を出力する発振器を使用する。第１の周波数精度は、通信用ＬＳＩ３６の内部回路の動作を制御するクロック信号の目標周波数精度よりも高いものである。
【００５０】
ＴＣＸＯ１８は、水晶発振子の周波数温度特性を補償し、広い温度範囲で周波数精度の高いクロック信号を出力するものであり、本実施形態の場合、通信用ＬＳＩ３６の内部回路の動作を制御するクロック信号の目標周波数精度が±１０ｐｐｍであるのに対して、それよりも高い±５ｐｐｍの周波数精度で、３２．７６８ｋＨｚの発振周波数のクロック信号を出力するものが使用されている。
【００５１】
前述のように、ＲＴＣの動作を制御するクロック信号は、高い周波数精度を要求されないが、ＲＴＣは非常に普及しているため、３２．７６８ｋＨｚの発振周波数のクロック信号を出力するＴＣＸＯであれば、例えば、前述の±５ｐｐｍの周波数精度で、３２．７６８ｋＨｚの発振周波数のクロック信号を出力し、１μＡ以下の消費電流のものを比較的安価に利用することができる。
【００５２】
バッファ２０には、ＴＣＸＯ１８から出力されるクロック信号が入力され、バッファ２０からは、第１のクロック信号が出力されている。
【００５３】
第１の発振器１２において、ＴＣＸＯ１８は、通信用ＬＳＩ３６の外部に配置され、バッファ２０は、通信用ＬＳＩ３６の内部に配置されている。
【００５４】
続いて、第２の発振器１４は、第１の周波数精度よりも低い第２の周波数精度で、第１の発振周波数よりも高い第２の発振周波数の第２のクロック信号を出力するデジタル発振器であり、水晶発振子２２の他、水晶発振子２２を発振させる発振回路となる、離散型容量バンク２４，２６と、抵抗素子２８，３０と、インバータ３２と、バッファ３４とによって構成されている。
【００５５】
第２の発振器１４は、通信用ＬＳＩ３６の内部回路の動作を制御するクロック信号を出力する発振器である。第２の周波数精度は、第２のクロック信号の目標周波数精度よりも低いものである。
【００５６】
水晶発振子２２は、本実施形態の場合、３２ＭＨｚの発振周波数で発振するものであり、通信用ＬＳＩ３６の内部ノードAと内部ノードBとの間に接続されている。
【００５７】
離散型容量バンク２４，２６は、各々の容量値が２値で変化する複数の離散型容量を有し、デジタルＰＬＬ回路１６から入力されるデジタル制御信号を保持し、保持されたデジタル制御信号に応じて複数の離散型容量の容量値が変化することにより、その全体の容量値が変化するものである。離散型容量バンク２４，２６の一方の端子は、それぞれ、内部ノードAおよび内部ノードBに接続され、その他方の端子はグランドに接続されている。
【００５８】
抵抗素子２８，３０の一方の端子は、それぞれ、内部ノードAおよび内部ノードBに接続され、その他方の端子は、内部ノードCに接続されている。
【００５９】
インバータ３２の入力端子は、内部ノードBに接続され、その出力端子は、内部ノードCに接続されている。
【００６０】
バッファ３４には、インバータ３２の出力信号が入力され、バッファ３４からは、第２のクロック信号が出力されている。
【００６１】
第２の発振器１４において、水晶発振子２２は、通信用ＬＳＩ３６の外部に配置され、発振回路となる離散型容量バンク２４，２６、抵抗素子２８，３０、インバータ３２、バッファ３４は、通信用ＬＳＩ３６の内部に配置されている。
【００６２】
続いて、デジタルＰＬＬ回路１６は、第２の発振器１４をデジタル制御発振器ＤＣＯとして用いて、第２のクロック信号の位相を第１のクロック信号の位相に校正させるものであり、第１の分周器ＤＩＶ１と、第２の分周器ＤＩＶ２と、時間差デジタル変換器ＴＤＣと、デジタルループフィルタＤＬＦと、校正動作制御回路Ｓｗｉｔｃｈとで構成されている。
【００６３】
第１の分周器ＤＩＶ１は、第１の発振器１２から入力される第１のクロック信号を分周して第１の分周信号を出力するものである。
【００６４】
第２の分周器ＤＩＶ２は、第２の発振器１４から入力される第２のクロック信号を分周して第２の分周信号を出力するものである。
【００６５】
時間差デジタル変換器ＴＤＣは、第１の分周器ＤＩＶ１から入力される第１の分周信号と、第２の分周器ＤＩＶ２から入力される第２の分周信号との間の時間差を検出し、検出された時間差をデジタル値に変換してデジタル時間差信号を出力するものである。
【００６６】
デジタルループフィルタＤＬＦは、時間差デジタル変換器ＴＤＣから入力されるデジタル時間差信号をフィルタリングして高周波成分を除去し、高周波成分が除去されたデジタル制御信号を出力するものである。
【００６７】
図２（A）および（B）は、それぞれ、第２の発振器が連続動作および間歇動作する場合の様子を表す一例の概念図である。図２（A）および（B）の横軸は時間の経過を表し、縦軸は、発振子のオン状態（ON）およびオフ状態（OFF）を表す。
【００６８】
携帯電話等では、通話やデータ通信の有無に関わらず常に携帯電話ネットワークを使用するという連続動作が行われる。この場合、図２（A）に示すように、発振子が常にオン状態とされ、第２の発振器１４は、常時アクティブ状態とされる。
【００６９】
一方、ＩｏＴ（Internet of Things：モノのインターネット）等では、使用する必要がある場合にだけワイヤレスセンサネットワークを使用するという間歇動作が行われる。この場合、図２（B）に示すように、ワイヤレスネットワークを使用する必要がある期間でのみ、発振子がオン状態とされ、第２の発振器１４がアクティブ状態とされる。一方、ワイヤレスネットワークを使用する必要がない期間は、消費電力の削減のために、発振子がオフ状態とされ、第２の発振器１４がスタンバイ状態とされる。
【００７０】
一方、第１の発振器１２は、現在時刻の計測を行う必要があるため、連続動作、間歇動作に関わらず、常にアクティブ状態とされる。
【００７１】
校正動作制御回路Ｓｗｉｔｃｈは、周波数校正回路１０の外部から入力されるステータス信号に応じて、第２の発振器１４がスタンバイ状態からアクティブ状態になった場合に、デジタルＰＬＬ回路１６をクローズループに設定して校正動作を開始させ、デジタルＰＬＬ回路１６によって第２のクロック信号の位相が第１のクロック信号の位相に校正された後、デジタルＰＬＬ回路１６をオープンループに設定して校正動作を終了させるものである。
【００７２】
周波数校正回路１０では、第２の発振器１４が、デジタルＰＬＬ回路１６を構成するデジタル制御発振器ＤＣＯとして用いられる。デジタル制御発振器ＤＣＯは、デジタルループフィルタＤＬＦから入力されるデジタル制御信号を保持し、デジタル制御信号に応じて離散型容量バンク２４，２６の容量値が変化し、離散型容量バンク２４，２６の容量値に応じて発振周波数が変化した第２のクロック信号を出力するものである。
【００７３】
次に、第２の発振器１４が間歇動作する場合の周波数校正回路１０の動作を説明する。
【００７４】
周波数校正回路１０では、第２のクロック信号の目標周波数精度が±１０ｐｐｍであるのに対して、第１の発振器１２から、第２のクロック信号の目標周波数精度よりも高い±５ｐｐｍの周波数精度で、３２．７６８ｋＨｚの発振周波数の第１のクロック信号が出力される。また、第２の発振器１４からは、初期状態として、第２のクロック信号の目標周波数精度よりも低い２０ｐｐｍの周波数精度で、３２ＭＨｚの発振周波数の第２のクロック信号が出力される。
【００７５】
ステータス信号に応じて、図２（B）に示すように、第２の発振器１４が初めてスタンバイ状態からアクティブ状態になると、校正動作制御回路Ｓｗｉｔｃｈにより、図３に示すように、デジタルＰＬＬ回路１６がアクティブ状態となってクローズループに設定され、第２のクロック信号の位相を第１のクロック信号の位相に校正させるための校正動作が開始される。つまり、第２のクロック信号の発振周波数の校正が開始される。
【００７６】
デジタルＰＬＬ回路１６がクローズループになると、第１の分周器ＤＩＶ１により、３２．７６８ｋＨｚの第１のクロック信号が１／１６の発振周波数に分周されて、比較周波数として、２．０４８ｋＨｚの第１の分周信号が出力される。また、第２の分周器ＤＩＶ２により、校正後の目標周波数として、３２ＭＨｚの第２のクロック信号が１／１５６２５の発振周波数に分周されて約２．０４８ｋＨｚの第２の分周信号が出力される。
【００７７】
つまり、第１の分周信号および第２の分周信号が、第２の発振器の目標周波数に対して、整数分周されるように、第１のクロック信号および第２のクロック信号が分周されて比較周波数が得られる。
【００７８】
続いて、時間差デジタル変換器ＴＤＣにより、第１の分周信号と第２の分周信号との時間差が検出され、検出された時間差がデジタル値に変換されてデジタル時間差信号が出力される。
【００７９】
続いて、デジタルループフィルタＤＬＦにより、時間差デジタル変換器ＴＤＣから入力されるデジタル時間差信号がフィルタリングされて高周波成分が除去され、高周波成分が除去されたデジタル制御信号が出力される。
【００８０】
続いて、第２の発振器１４がデジタル制御発振器ＤＣＯとして用いられ、デジタル制御信号に応じて離散型容量バンク２４，２６の容量値が変化され、離散型容量バンク２４，２６の容量値に応じて発振周波数が変化された第２のクロック信号が第２の発振器１４から出力される。
【００８１】
図５は、デジタル制御信号のデジタル値と離散型容量バンクの容量値との関係を表す一例のグラフである。同図に示すグラフの横軸がデジタル制御信号のデジタル値であり、縦軸が離散型容量バンクの容量値である。このグラフに示す例の場合、デジタル制御信号のデジタル値が大きくなるに従って、離散型容量バンクの容量値は段階的に大きくなるということが分かる。
【００８２】
続いて、図６は、離散型容量バンクの容量値と第２のクロック信号の周波数偏差との関係を表す一例のグラフである。同図に示すグラフの横軸が離散型容量バンクの容量値であり、縦軸が第２のクロック信号の周波数偏差（目標周波数からの偏差）である。このグラフに示す例の場合、離散型容量バンクの容量値が大きくなるに従って、第２のクロック信号の周波数偏差が段階的に小さくなる（目標周波数との偏差が小さくなる）ということが分かる。
【００８３】
図７は、水晶発振器から出力されるクロック信号の周波数偏差と負荷容量の特性を表す一例のグラフである。同図に示すグラフの横軸は水晶発振器を構成する負荷容量の容量値であり、縦軸はクロック信号の周波数偏差である。このグラフに示す例の場合、負荷容量の容量値が、約１３ｐＦを中心として、±３ｐＦの範囲で変化すると、クロック信号の周波数偏差は、±２０ｐｐｍの範囲で変化することが分かる。
【００８４】
例えば、デジタル制御信号のデジタル値が５１２段階で変化し、離散型容量バンクの容量値が±３ｐＦの範囲で変化し、第２のクロック信号の周波数精度を±２０ｐｐｍの範囲で補正できる場合を考える。この場合、直線近似すると、デジタル制御信号のデジタル値の１段階当たり、離散型容量バンクの容量値を約１２ｆＦ単位で変化させ、第２のクロック信号の周波数偏差を約０．１ｐｐｍ単位の精度で制御できることになる。
【００８５】
デジタルＰＬＬ回路１６では、上記のように、第１のクロック信号と第２のクロック信号との間の時間差に対応するデジタル制御信号が出力され、第２の発振器１４をデジタル制御発振器ＤＣＯとして用いて、デジタル制御信号に応じて離散型容量バンク２４，２６の容量値が変化し、離散型容量バンク２４，２６の容量値に応じて第２のクロック信号の発振周波数が変化する校正動作が繰り返されることにより、第２のクロック信号の位相が第１のクロック信号の位相に校正される。
【００８６】
図８（A）および（B）は、それぞれ、第１の分周信号および第２の分周信号が整数分周される場合における、第２のクロック信号の目標発振周波数および目標周波数精度からの偏差のシミュレーション結果を表す一例のグラフである。同図（A）および（B）に示すグラフの横軸は時間の経過を表し、縦軸は、それぞれ、第２のクロック信号の目標発振周波数からの偏差Error(freq)および目標周波数精度からの偏差（周波数偏差）Error(ppm)を表す。
【００８７】
このグラフは、第１のクロック信号が理想状態（周波数誤差なし）であって、その発振周波数が３２．７６８ｋＨｚ、周波数精度が±５ｐｐｍ（つまり、±１６３．８４×10-3Ｈｚ）であり、校正前の第２のクロック信号の発振周波数が３２ＭＨｚ、周波数精度が±２０ｐｐｍ（つまり、±６４０Ｈｚ）の場合に、校正後の第２のクロック信号の目標発振周波数が３２ＭＨｚで、目標周波数精度が±１０ｐｐｍ（つまり、±３２０Ｈｚ）の場合のシミュレーション結果である。
【００８８】
このグラフに示すように、第２のクロック信号の発振周波数の偏差Error(freq)は、目標発振周波数の偏差の０Ｈｚに対して−６００Ｈｚ前後から始まり、次第にプラス側へ大きくなって＋４００Ｈｚ前後となり、続いて、次第にマイナス側へ小さくなって−２００Ｈｚ前後となりというようにプラス側およびマイナス側への変化を繰り返し、最終的に目標発振周波数の偏差の０Ｈｚ、つまり、目標発振周波数の３２ＭＨｚに収束する。
【００８９】
同様に、第２のクロック信号の周波数精度の偏差Error(ppm)は、目標周波数精度の偏差の０ｐｐｍに対して−２０ｐｐｍ前後から始まり、次第にプラス側へ大きくなって＋１２ｐｐｍ前後となり、続いて、次第にマイナス側へ小さくなって−７ｐｐｍ前後となりというようにプラス側およびマイナス側への変化を繰り返し、最終的に目標周波数精度の偏差の０ｐｐｍ、つまり、目標周波数精度の±１０ｐｐｍに収束する。
【００９０】
第２のクロック信号の位相が第１のクロック信号の位相に校正された後、校正動作制御回路Ｓｗｉｔｃｈにより、図４に示すように、デジタルＰＬＬ回路１６がスタンバイ状態となってオープンループに設定されて、校正動作が終了する。これ以後、通信時の通常動作が行われる。
【００９１】
第２のクロック信号の周波数精度は、校正動作によって、第１のクロック信号の周波数精度と同等の±５ｐｐｍ程度となる。そのため、校正動作の終了後、周囲温度の変化や発振子そのものの経時劣化等によって第２のクロック信号の周波数精度が変動、例えば、±１ｐｐｍ程度変動したとしても、その周波数精度は±６ｐｐｍ程度であり、変動後の第２のクロック信号の周波数精度が目標周波数精度の±１０ｐｐｍよりも高い間、第２のクロック信号は、目標周波数精度の±１０ｐｐｍを達成することができる。
【００９２】
また、周波数校正回路１０は、デジタルＰＬＬ回路１６のデジタル制御発振器ＤＣＯの構成要素としてレイアウト面積が大きい離散型容量バンク２４，２６を使用する。しかし、既に述べたように、近年の通信用ＬＳＩでは、ロードキャパシタを内蔵する水晶発振器を採用する場合が増えている。また、周波数校正回路１０は、デジタル制御発振器ＤＣＯとして第２の発振器１４を使用するため、離散型容量バンク２４，２６によって通信用ＬＳＩ３６のレイアウト面積が増加することはない。
【００９３】
また、第２の発振器１４が間歇動作する場合、図２（B）に示すように、校正動作が終了した後、デジタルＰＬＬ回路１６がオープンループに設定されてスタンバイ状態となり、その動作が停止されるため、デジタルＰＬＬ回路１６による消費電力の増加もほとんどない。
【００９４】
なお、校正動作制御回路Ｓｗｉｔｃｈにより、第２の発振器１４がスタンバイ状態からアクティブ状態になる毎に、デジタルＰＬＬ回路１６をクローズループに設定して、第２のクロック信号の発振周波数の校正動作を開始させ、校正動作後、デジタルＰＬＬ回路１６をオープンループに設定して、校正動作を終了させてもよい。
【００９５】
また、周波数校正回路１０の周囲温度を計測する温度センサを備え、第２の発振器１４がスタンバイ状態からアクティブ状態になった場合に、周囲温度があらかじめ設定された一定範囲内の温度ではない場合のみに、言い換えると、周囲温度の変動幅があらかじめ設定された値よりも大きい場合のみに、校正動作制御回路Ｓｗｉｔｃｈにより、デジタルＰＬＬ回路１６をクローズループに設定して校正動作を開始させ、校正動作後、デジタルＰＬＬ回路１６をオープンループに設定して校正動作を終了させてもよい。
【００９６】
同様に、温度センサを備え、第２の発振器１４がスタンバイ状態からアクティブ状態になった場合に、周囲温度があらかじめ設定された一定範囲内の温度であり、かつ、前回の校正動作からあらかじめ設定された時間が経過している場合のみに、校正動作制御回路Ｓｗｉｔｃｈにより、デジタルＰＬＬ回路１６をクローズループに設定して校正動作を開始させ、校正動作後、デジタルＰＬＬ回路１６をオープンループに設定して校正動作を終了させてもよい。
【００９７】
また、第２の発振器１４が間歇動作する場合を例に挙げて説明したが、周波数校正回路１０は、図２（A）に示すように、第２の発振器１４が連続動作する場合にも同様に適用可能である。連続動作の場合、通信中、すなわち、第２のクロック信号が使用されている間は、その校正動作を行うことができない。そのため、例えば、通信を一時的に停止し、その間に第２のクロック信号の校正動作を行うことが考えられる。
例えば、温度センサを備え、第２の発振器１４がアクティブ状態の期間に、周囲温度があらかじめ設定された一定範囲内の温度ではなくなる毎に、校正動作制御回路Ｓｗｉｔｃｈにより、前記校正動作を開始させてもよい。
同様に、温度センサを備え、第２の発振器１４がアクティブ状態の期間に、周囲温度があらかじめ設定された一定範囲内の温度であり、かつ、前回の校正動作からあらかじめ設定された時間が経過する毎に、校正動作を開始させてもよい。
【００９８】
また、第１の分周信号および第２の分周信号が整数分周される場合を例に挙げて説明したが、第１の分周信号および第２の分周信号の少なくとも一方が分数分周される場合にも同様に適用可能である。
【００９９】
この場合、例えば、第１の分周器ＤＩＶ１により、３２．７６８ｋＨｚの第１のクロック信号が１／１の発振周波数に分周され、つまり、第１のクロック信号の発振周波数そのままの３２．７６８ｋＨｚの第１の分周信号が出力される。また、第２の分周器ＤＩＶ２により、３２ＭＨｚの第２のクロック信号が１６／１５６２５の発振周波数に分周されて３２．７６８ｋＨｚの第２の分周信号が出力される。
【０１００】
つまり、第１の分周信号および第２の分周信号が分数分周されるように、すなわち、小数点以下の値を含む分数値の発振周波数となるように、第１のクロック信号および第２のクロック信号が分周される。
【０１０１】
図９は、第１の分周信号および第２の分周信号が分数分周される場合における、第２のクロック信号の目標周波数精度からの偏差のシミュレーション結果を表す一例のグラフである。同図に示すグラフの横軸は時間の経過を表し、縦軸は、第２のクロック信号の目標周波数精度からの偏差（周波数偏差）のうち、第１の分周信号および第２の分周信号の整数部分のみに対する偏差Error(ppm)を表す。
【０１０２】
このグラフは、同様に、第１のクロック信号が理想状態（周波数誤差なし）であって、その発振周波数が３２．７６８ｋＨｚ、周波数精度が±５ｐｐｍ（つまり、±１６３．８４×10-3Ｈｚ）であり、校正前の第２のクロック信号の発振周波数が３２ＭＨｚ、周波数精度が±２０ｐｐｍ（つまり、±６４０Ｈｚ）の場合に、校正後の第２のクロック信号の目標発振周波数が３２ＭＨｚで、目標周波数精度が±１０ｐｐｍ（つまり、±３２０Ｈｚ）の場合のシミュレーション結果である。
【０１０３】
このグラフに示すように、第２のクロック信号の周波数精度の偏差Error(ppm)は、目標周波数精度の偏差の０ｐｐｍに対して−２０ｐｐｍ前後から始まり、次第にプラス側へ大きくなって＋１２ｐｐｍ前後となり、続いて、次第にマイナス側へ小さくなってというようにプラス側およびマイナス側への変化を繰り返し、最終的に目標周波数精度の偏差の０ｐｐｍ前後、つまり、目標周波数精度の±１０ｐｐｍ以下に収束する。
【０１０４】
分数分周の場合、第２のクロック信号の周波数精度は、目標周波数精度の±１０ｐｐｍ以下に収束した後も、目標周波数精度の±１０ｐｐｍ内の中心値からプラス側およびマイナス側へ±０．２５ｐｐｍ程度の細かい変化を繰り返す。
【０１０５】
前述のように、第２の発振器１４が間歇動作する場合、図２（B）に示すように、校正動作が終了した後、デジタルＰＬＬ回路１６がオープンループに設定されてスタンバイ状態となり、その動作が停止される。そのため、第２のクロック信号の周波数精度が目標周波数精度前後に収束した後の前述の細かい変化が生じることはなく、通信時の通常動作における影響も生じない。
【０１０６】
なお、第１の発振器１２は、ＴＣＸＯに限定されず、第１のクロック信号として、目標周波数精度よりも高い周波数精度のクロック信号を出力するものであれば、その具体的な構成は何ら限定されない。また、第１の発振器１２として、ＲＴＣの動作を制御するクロック信号を出力する発振器を使用しているが、これに限定されず、他の用途の発振器や、周波数校正回路１０専用の発振器を使用してもよい。
【０１０７】
第２の発振器１４は、水晶発振子２２に限定されず、例えば、セラミック発振子、ＴＣＸＯ、ＭＥＭＳ（Micro Electro Mechanical Systems：微小電気機械システム）発振子等を含む各種の発振子を使用することができる。また、第２の発振器１４は、離散型容量バンクを備え、その容量値に応じて第２のクロック信号の発振周波数が変化するものであれば、その具体的な構成は何ら限定されない。
【０１０８】
以上、本発明について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
【符号の説明】
【０１０９】
１０  周波数校正回路
１２  第１の発振器
１４  第２の発振器
１６  デジタルＰＬＬ回路
１８  温度補償水晶発振器
２０  バッファ
２２  水晶発振子
２４，２６  離散型容量バンク
２５，２７  ロードキャパシタ
２８，３０  抵抗素子
３２  インバータ
３４  バッファ
３６  通信用ＬＳＩ
４０，４２  水晶発振器
ＤＩＶ１  第１の分周器
ＤＩＶ２  第２の分周器
ＴＤＣ  時間差デジタル変換器
ＤＬＦ  デジタルループフィルタ
Ｓｗｉｔｃｈ  校正動作制御回路
ＤＣＯ  デジタル制御発振器
【図１】
0006567403.tif 000002
【図２】
0006567403.tif 000003
【図３】
0006567403.tif 000004
【図４】
0006567403.tif 000005
【図５】
0006567403.tif 000006
【図６】
0006567403.tif 000007
【図７】
0006567403.tif 000008
【図８】
0006567403.tif 000009
【図９】
0006567403.tif 000010
【図１０】
0006567403.tif 000011
【図１１】
0006567403.tif 000012
【図１２】
0006567403.tif 000013