(57)【特許請求の範囲】
【請求項１】
集積デバイスであって、
プリント回路板（ＰＣＢ）と、
前記プリント回路板（ＰＣＢ）に結合されたパッケージオンパッケージ（ＰｏＰ）デバイスであって、
第１の電子パッケージ構成要素を備える第１のパッケージと、
第２のパッケージであって、前記第１の電子パッケージ構成要素と第２のパッケージとの間に間隔が存在するように前記第１のパッケージに結合され、前記間隔が約１０から１００ミクロン（μｍ）である、第２のパッケージと、
前記第１の電子パッケージ構成要素と前記第２のパッケージとの間に前記間隔を提供するように構成されたギャップコントローラであって、スペーサおよび接着剤層を含む、ギャップコントローラとを備える、パッケージオンパッケージ（ＰｏＰ）デバイスと、
第１のカプセル化層であって、前記第１のパッケージおよび前記第２のパッケージに結合されるように前記第１のパッケージと前記第２のパッケージとの間に形成され、前記ギャップコントローラの上方に位置しており、前記スペーサおよび前記接着剤層を含む前記ギャップコントローラを少なくとも部分的にカプセル化するように構成された第１のカプセル化層と、
前記パッケージオンパッケージ（ＰｏＰ）デバイスを少なくとも部分的にカプセル化する第２のカプセル化層とを備え、
セルラー機能性、ワイヤレスフィデリティ（ＷｉＦｉ）機能性、およびＢｌｕｅｔｏｏｔｈ（登録商標）機能性を提供するように構成される集積デバイス。
【請求項２】
前記第２のカプセル化層が前記第１のカプセル化層を含む、請求項１に記載の集積デバイス。
【請求項３】
前記第１のカプセル化層が前記第２のカプセル化層とは別個である、請求項１に記載の集積デバイス。
【請求項４】
前記プリント回路板（ＰＣＢ）に結合された少なくとも１つの電子パッケージ構成要素をさらに備え、前記少なくとも１つの電子パッケージ構成要素が、前記パッケージオンパッケージ（ＰｏＰ）デバイスの外部にある、請求項１に記載の集積デバイス。
【請求項５】
前記パッケージオンパッケージ（ＰｏＰ）デバイスおよび前記少なくとも１つの電子パッケージ構成要素が、セルラー機能性、ワイヤレスフィデリティ（ＷｉＦｉ）機能性、およびＢｌｕｅｔｏｏｔｈ（登録商標）機能性を提供するように構成される、請求項４に記載の集積デバイス。
【請求項６】
前記集積デバイスが、全地球測位システム（ＧＰＳ）機能性、ワイヤレスフィデリティ（ＷｉＦｉ）機能性、Ｂｌｕｅｔｏｏｔｈ（登録商標）機能性、および少なくとも１つの無線周波数フロントエンド（ＲＦＦＥ）機能性を提供するように構成される、請求項４に記載の集積デバイス。
【請求項７】
少なくとも１つの無線周波数フロントエンド（ＲＦＦＥ）機能性が、モバイル通信用グローバルシステム（ＧＳＭ（登録商標））、広帯域符号分割多元接続（ＷＣＤＭＡ（登録商標））、周波数分割複信ロングタームエボリューション（ＦＤＤ−ＬＴＥ）、および／または時分割複信ロングタームエボリューション（ＴＤＤ−ＬＴＥ）を含む、請求項６に記載の集積デバイス。
【請求項８】
前記少なくとも１つの電子パッケージ構成要素を少なくとも部分的に囲むように構成された内部シールドをさらに備え、前記内部シールドが、前記少なくとも１つの電子パッケージ構成要素を前記パッケージオンパッケージ（ＰｏＰ）デバイスから分離するように構成される、請求項４に記載の集積デバイス。
【請求項９】
前記第２のカプセル化層の上方に形成された外部シールドをさらに備え、前記外部シールドが前記内部シールドに結合される、請求項８に記載の集積デバイス。
【請求項１０】
前記ギャップコントローラは、前記第１のパッケージと前記第２のパッケージとの間に位置しており、前記第１のパッケージと前記第２のパッケージとの間に最小ギャップを設けるように構成されており、前記最小ギャップが約１０ミクロン（μｍ）である、請求項１に記載の集積デバイス。
【請求項１１】
前記第２のパッケージが、第２のパッケージ基板を含み、前記ギャップコントローラが、前記第１の電子パッケージ構成要素と前記第２のパッケージ基板との間に位置する、請求項１０に記載の集積デバイス。
【請求項１２】
前記第１のカプセル化層が、前記第１の電子パッケージ構成要素と前記第２のパッケージ基板との間に形成される、請求項１１に記載の集積デバイス。
【請求項１３】
前記第２のパッケージが、第２の再分配部分を含み、前記ギャップコントローラが、前記第１の電子パッケージ構成要素と前記第２の再分配部分との間に位置する、請求項１０に記載の集積デバイス。
【請求項１４】
前記第１のカプセル化層が、前記第１の電子パッケージ構成要素と前記第２の再分配部分との間に形成される、請求項１３に記載の集積デバイス。
【請求項１５】
前記ギャップコントローラが、前記第１のパッケージに結合されているが、前記第２のパッケージとの結合は行われない、請求項１０に記載の集積デバイス。
【請求項１６】
前記第１のカプセル化層が、前記第１の電子パッケージ構成要素と前記第２のパッケージとの間の空間の少なくとも大部分を充填する、請求項１に記載の集積デバイス。
【請求項１７】
前記集積デバイスは、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス、モノのインターネット（ＩｏＴ）デバイス、ラップトップコンピュータ、サーバ、および自動車車両の中のデバイスからなる群から選択されたデバイスの中に組み込まれる、請求項１に記載の集積デバイス。
【請求項１８】
前記第１のカプセル化層が前記第１の電子パッケージ構成要素および前記第２のパッケージに結合されるように、前記第１のカプセル化層が前記第１の電子パッケージ構成要素と前記第２のパッケージとの間に形成される、請求項１に記載の集積デバイス。
【請求項１９】
前記第１のカプセル化層が前記第１の電子パッケージ構成要素の側面部分および上部部分をカプセル化するように、前記第１のカプセル化層が前記第１のパッケージと前記第２のパッケージとの間に形成される、請求項１に記載の集積デバイス。
【請求項２０】
前記第１のパッケージが、複数のパッケージ相互接続部を通じて前記第２のパッケージに電気的に結合するように構成され、前記複数のパッケージ相互接続部が、前記第１のカプセル化層によってカプセル化される、請求項１に記載の集積デバイス。
【請求項２１】
前記集積デバイスは、約２６ｍｍ（Ｗ）×２６ｍｍ（Ｌ）×１．８ｍｍ（Ｈ）と約５２ｍｍ（Ｗ）×５２ｍｍ（Ｌ）×２ｍｍ（Ｈ）との間の寸法を有する、請求項１に記載の集積デバイス。
【請求項２２】
前記スペーサの頂部は前記接着剤の頂部に直接結合されており、前記接着剤の頂部は前記第１のカプセル化層に直接結合されている、請求項１に記載の集積デバイス。
【請求項２３】
前記ギャップコントローラは、前記第１の電子パッケージ構成要素と直接接触しているが前記第２のパッケージとは直接接触していない、請求項１に記載の集積デバイス。
【請求項２４】
装置であって、
プリント回路板（ＰＣＢ）と、
前記プリント回路板（ＰＣＢ）に結合されたパッケージオンパッケージ（ＰｏＰ）デバイスであって、
第１の電子パッケージ構成要素を備える第１のパッケージと、
前記第１のパッケージに結合された第２のパッケージと、
前記第１のパッケージと前記第２のパッケージとの間に間隔を提供するように構成されたギャップコントローラであって、スペーサおよび接着剤層を含む、ギャップコントローラとを備える、パッケージオンパッケージ（ＰｏＰ）デバイスと、
第１のカプセル化層であって、前記第１のパッケージおよび前記第２のパッケージに結合されるように前記第１のパッケージと前記第２のパッケージとの間に形成され、前記ギャップコントローラの上方に位置しており、前記スペーサおよび前記接着剤層を含む前記ギャップコントローラを少なくとも部分的にカプセル化するように構成された第１のカプセル化層と、
前記パッケージオンパッケージ（ＰｏＰ）デバイスを少なくとも部分的にカプセル化する第２のカプセル化層とを備え、
セルラー機能性手段、ワイヤレスフィデリティ（ＷｉＦｉ）機能性手段、およびＢｌｕｅｔｏｏｔｈ（登録商標）機能性手段を提供するように構成され、
約５２ｍｍ（Ｗ）×５２ｍｍ（Ｌ）×２ｍｍ（Ｈ）以下の寸法を有する装置。
【請求項２５】
前記第２のカプセル化層が前記第１のカプセル化層を含む、請求項２４に記載の装置。
【請求項２６】
前記第１のカプセル化層が前記第２のカプセル化層とは別個である、請求項２４に記載の装置。
【請求項２７】
前記プリント回路板（ＰＣＢ）に結合された少なくとも１つの電子パッケージ構成要素をさらに備え、前記少なくとも１つの電子パッケージ構成要素が、前記パッケージオンパッケージ（ＰｏＰ）デバイスの外部にある、請求項２４に記載の装置。
【請求項２８】
前記パッケージオンパッケージ（ＰｏＰ）デバイスおよび前記少なくとも１つの電子パッケージ構成要素が、セルラー機能性手段、ワイヤレスフィデリティ（ＷｉＦｉ）機能性手段、およびＢｌｕｅｔｏｏｔｈ（登録商標）機能性手段を提供するように構成される、請求項２７に記載の装置。
【請求項２９】
前記ギャップコントローラは、前記第１のパッケージと前記第２のパッケージとの間に位置しており、前記ギャップコントローラが、前記第１のパッケージと前記第２のパッケージとの間に最小ギャップを設けるように構成される、請求項２４に記載の装置。
【請求項３０】
集積デバイスを製作するための方法であって、
プリント回路板（ＰＣＢ）を設けるステップと、
パッケージオンパッケージ（ＰｏＰ）デバイスを前記プリント回路板（ＰＣＢ）に結合するステップであって、
第１の電子パッケージ構成要素を備える第１のパッケージを設けるステップと、
第２のパッケージを前記第１のパッケージに結合するステップであって、前記第１の電子パッケージ構成要素と前記第２のパッケージとの間に間隔が存在するように結合し、前記間隔が約１０〜１００ミクロン（μｍ）の範囲の中にある、結合するステップと、
前記第１の電子パッケージ構成要素と前記第２のパッケージとの間に前記間隔を提供するように構成されたギャップコントローラを形成するステップであって、前記ギャップコントローラはスペーサおよび接着剤層を含む、形成するステップとを含む、パッケージオンパッケージ（ＰｏＰ）デバイスを結合するステップと、
第１のカプセル化層が前記第１のパッケージおよび前記第２のパッケージに結合されるように前記第１のパッケージと前記第２のパッケージとの間に前記第１のカプセル化層を形成するステップであって、前記第１のカプセル化層は前記ギャップコントローラの上方に位置しており、前記スペーサおよび前記接着剤層を含む前記ギャップコントローラを少なくとも部分的にカプセル化するように構成されている、形成するステップと、
前記パッケージオンパッケージ（ＰｏＰ）デバイスを少なくとも部分的にカプセル化する第２のカプセル化層を形成するステップとを含み、
前記集積デバイスが、セルラー機能性、ワイヤレスフィデリティ（ＷｉＦｉ）機能性、およびＢｌｕｅｔｏｏｔｈ（登録商標）機能性を提供するように構成され、
前記集積デバイスが、約５２ｍｍ（Ｗ）×５２ｍｍ（Ｌ）×２ｍｍ（Ｈ）以下の寸法を有する、方法。
【請求項３１】
前記第２のカプセル化層が前記第１のカプセル化層を含む、請求項３０に記載の方法。
【請求項３２】
前記第１のカプセル化層が前記第２のカプセル化層とは別個である、請求項３０に記載の方法。
【請求項３３】
前記プリント回路板（ＰＣＢ）に結合された少なくとも１つの電子パッケージ構成要素をさらに備え、前記少なくとも１つの電子パッケージ構成要素が、前記パッケージオンパッケージ（ＰｏＰ）デバイスの外部にある、請求項３０に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
優先権の主張／利益の主張
本出願は、２０１５年１０月２日に米国特許商標庁に出願された米国仮出願第６２／２３６，７６６号および２０１６年４月１３日に米国特許商標庁に出願された米国非仮出願第１５／０９７，７１９号の優先権および利益を主張し、その両方が本明細書によって参照により本明細書に明確に組み込まれる。
【０００２】
様々な特徴は、集積デバイスに関し得、より詳細には、埋込みパッケージオンパッケージ（ＰｏＰ）デバイスを含む集積デバイスに関し得る。
【背景技術】
【０００３】
スマートフォン、タブレット、モノのインターネット（ＩｏＴ）などのモバイルデバイスは、多数の構成要素、チップセットなどを必要とする。通常、これらの構成要素は、１つまたは複数の集積回路と一緒にプリント回路板上に設けられる。これらの構成要素を製品の中に一緒にパッケージングすることが、ますます困難になりつつある。図１は、プリント回路板（ＰＣＢ）１０２、第１の集積回路（ＩＣ）パッケージ１０４、第２の集積回路（ＩＣ）パッケージ１０６、受動素子１０８（たとえば、キャパシタ）、およびカバー１３０を含む、集積デバイス１００を示す。第１の集積回路（ＩＣ）パッケージ１０４、第２の集積回路（ＩＣ）パッケージ１０６、および受動素子１０８は、プリント回路板（ＰＣＢ）１０２に結合される。
【０００４】
カバー１３０は、プリント回路板（ＰＣＢ）１０２に結合される。カバー１３０は、第１の集積回路（ＩＣ）パッケージ１０４、第２の集積回路（ＩＣ）パッケージ１０６、および受動素子１０８を外部環境からカバーおよび保護する、金属材料であってよい。カバー１３０の使用は、集積デバイス１００の中に空隙をもたらす。したがって、集積デバイス１００の中に無駄な空間がある。集積デバイス１００の中のこの無駄な空間は、集積デバイス１００がどれほど小型になり得るのかを限定し、そのことは、集積デバイスが実装され得るデバイスのタイプを限定する。
【０００５】
集積デバイスのサイズを低減することは、いくつかの技術的なハードルおよび課題を提起する。第１に、集積回路（ＩＣ）は、互いにより近くパッケージングされるとき、互いに大幅に干渉し始め、そのことが、１つまたは複数の機能しないＩＣをもたらすことがある。第２に、ＩＣを集積デバイスの中でより近くパッケージングすることは、構造的な欠陥を引き起こすことがあり、そのことが、欠陥があるかまたは機能しない集積デバイスをもたらすことがある。
【０００６】
図２は、ＩＣが互いに近くにパッケージングされるときの、そのような欠陥の一例を示す。図示のように、図２は、第１のパッケージ２０２、第２のパッケージ２０４、および空隙２９０を含む、パッケージオンパッケージ（ＰｏＰ）デバイス２００を示す。第１のパッケージ２０２は、第１のダイ２２０、第１のパッケージ基板２２２、および第１のカプセル化層２５０を含む。第１のパッケージ基板２２２は、第１の複数のパッド２２４および第１のパッド２２６を含む。第１のダイ２２０は、第１の複数のはんだボール２２８を通じて第１のパッケージ基板２２２に結合される。具体的には、第１のダイ２２０は、第１の複数のはんだボール２２８を通じて第１の複数のパッド２２４に結合される。第２の複数のはんだボール２３６は、第１のパッケージ基板２２２に結合される。
【０００７】
第２のパッケージ２０４は、第２のダイ２４０、第２のパッケージ基板２４２、第２のパッド２４６、第３の複数のはんだボール２５６、および第２のカプセル化層２６０を含む。第２のダイ２４０は、第２のパッケージ基板２４２に結合される。第２のパッケージ２０４は、第３の複数のはんだボール２５６を通じて第１のパッケージ２０２に結合される。たとえば、第３の複数のはんだボール２５６は、第１のパッケージ基板２２２の第１のパッド２２６、および第２のパッケージ２０４の第２のパッド２４６に結合される。
【０００８】
図２は、第１のダイ２２０と第２のパッケージ２０４の第２のパッケージ基板２４２との間の空隙２９０を示す。空隙２９０は、第１のカプセル化層２５０の中の空間である。第１のダイ２２０と第２のパッケージ基板２４２との間のギャップまたは空間が、第１のダイ２２０と第２のパッケージ基板２４２との中間を第１のカプセル化層２５０が完全に流れるには小さすぎるかまたは狭すぎるとき、空隙２９０が生じ得る。
【０００９】
空隙２９０の存在は、その空間の周囲で構造的支持が不足するので、パッケージオンパッケージ（ＰｏＰ）デバイス２００における反りおよび／または変形を引き起こすことがある（矢印によって示すように）。反りおよび／または変形の、１つの望ましくない副作用は、第３の複数のはんだボール２５６と第１のパッド２２６および第２のパッド２４６との間で起こり得る、弱い接合部および／またはオープンな接合部である。たとえば、図２に示すように、パッケージオンパッケージデバイス（ＰｏＰ）２００の反りおよび／または変形は、第１のパッド２２６と第２のパッド２４６との間の間隔を増大させ、そのことは事実上、第３の複数のはんだボール２５６を引っ張り（矢印によって示すように）、パッケージオンパッケージ（ＰｏＰ）デバイス２００において、より弱い接合部および／またはオープンな接合部をもたらす。弱い接合部および／またはオープンな接合部は、信号がパッケージオンパッケージ（ＰｏＰ）デバイスを通って正しく横断することを妨げることがあり、欠陥のあるパッケージオンパッケージ（ＰｏＰ）デバイスをもたらす。したがって、この悪影響を回避するために、第１のダイ２２０と第２のパッケージ基板２４２との間のギャップまたは空間が増大しなければならず、そのことは事実上、パッケージオンパッケージ（ＰｏＰ）デバイス２００のサイズを大きくし、望ましくない。
【００１０】
デバイスおよびパッケージがより小型のデバイスの中に配置されるように、これらのデバイスおよびパッケージのサイズ、高さ、および／またはスペースを低減することが望ましい。理想的には、そのようなデバイスまたはパッケージは、モバイルデバイス、モノのインターネット（ＩｏＴ）デバイス、および／またはウェアラブルデバイスの必要性および／または要件を同時に満たしながら、より良いフォームファクタを有し、より安価に製作される。
【発明の概要】
【課題を解決するための手段】
【００１１】
様々な特徴は、一般に、集積デバイスに関し、より具体的には、埋込みパッケージオンパッケージ（ＰｏＰ）デバイスを含む集積デバイスに関する。いくつかの実施形態では、デバイスのための様々な構成要素が単一のパッケージの中に組み合わせられて、システムインパッケージ（ＳｉＰ）が得られる。モバイルフォン、ＩｏＴデバイスなどの、機能するモバイル通信デバイスを提供するために、ＳｉＰは、アプリケーションプロセッサ、モデム、ＷｉＦｉ、全地球測位システム、Ｂｌｕｅｔｏｏｔｈ（登録商標）、無線周波数構成要素などの、複数の構成要素を含み得る。いくつかの実施形態では、ＳｉＰは、密封されたパッケージとして提供され得る。ＳｉＰ内で、構成要素は、たとえば、成型材料を用いてカバーまたはカプセル化され得、成型物の中の導電性材料の１つまたは複数の層を使用して互いに分離され得る。導電層は、信号分離、雑音低減をもたらし得、ＳｉＰの密封性、ならびに信頼性および耐久性を改善し得る。
【００１２】
たとえば、集積デバイスは、プリント回路板（ＰＣＢ）と、プリント回路板（ＰＣＢ）に結合されたパッケージオンパッケージ（ＰｏＰ）デバイスとを備え得る。パッケージオンパッケージ（ＰｏＰ）デバイスは、第１のダイを含む第１のパッケージ、第１のパッケージに結合された第２のパッケージ、および第１のダイと第２のパッケージとの間に形成された第１のカプセル化層を含む。集積デバイスは、パッケージオンパッケージ（ＰｏＰ）デバイスを少なくとも部分的にカプセル化する第２のカプセル化層を含む。集積デバイスは、セルラー機能性、ワイヤレスフィデリティ（ＷｉＦｉ）機能性、およびＢｌｕｅｔｏｏｔｈ（登録商標）機能性を提供するように構成される。
【００１３】
別の例は、プリント回路板（ＰＣＢ）と、プリント回路板（ＰＣＢ）に結合されたパッケージオンパッケージ（ＰｏＰ）デバイスとを含む、装置を提供する。パッケージオンパッケージ（ＰｏＰ）デバイスは、第１の電子パッケージ構成要素を備える第１のパッケージ、および第１のパッケージに結合された第２のパッケージを含む。装置は、第１のパッケージと第２のパッケージとの間に形成された第１のカプセル化層と、パッケージオンパッケージ（ＰｏＰ）デバイスを少なくとも部分的にカプセル化する第２のカプセル化層とを含む。装置は、セルラー機能性手段、ワイヤレスフィデリティ（ＷｉＦｉ）機能性手段、およびＢｌｕｅｔｏｏｔｈ（登録商標）機能性手段を提供するように構成される。
【００１４】
別の例は、集積デバイスを製作するための方法を提供する。方法は、プリント回路板（ＰＣＢ）を設ける。方法は、パッケージオンパッケージ（ＰｏＰ）デバイスをプリント回路板（ＰＣＢ）に結合する。パッケージオンパッケージ（ＰｏＰ）デバイスを結合することは、第１の電子パッケージ構成要素を備える第１のパッケージを設けること、および第２のパッケージを第１のパッケージに結合することを含む。方法は、第１のパッケージと第２のパッケージとの間に第１のカプセル化層を形成する。方法は、パッケージオンパッケージ（ＰｏＰ）デバイスを少なくとも部分的にカプセル化する第２のカプセル化層を形成する。集積デバイスは、セルラー機能性、ワイヤレスフィデリティ（ＷｉＦｉ）機能性、およびＢｌｕｅｔｏｏｔｈ（登録商標）機能性を提供するように構成される。
【００１５】
様々な特徴、性質、および利点は、同様の参照符号が全体にわたって対応して識別する図面と併せて読まれると、以下に記載する詳細な説明から明らかになり得る。
【図面の簡単な説明】
【００１６】
【図１】いくつかのパッケージを含む集積デバイスの図である。
【図２】パッケージオンパッケージ（ＰｏＰ）デバイスの横断面図である。
【図３】埋込みパッケージオンパッケージ（ＰｏＰ）デバイスを含む集積デバイスの図である。
【図４】埋込みパッケージオンパッケージ（ＰｏＰ）デバイスを含む集積デバイスの側面図である。
【図５】埋込みパッケージオンパッケージ（ＰｏＰ）デバイスを含む別の集積デバイスの側面図である。
【図６】埋込みパッケージオンパッケージ（ＰｏＰ）デバイスを含む別の集積デバイスの側面図である。
【図７】埋込みパッケージオンパッケージ（ＰｏＰ）デバイスを含む別の集積デバイスの側面図である。
【図８】埋込みパッケージオンパッケージ（ＰｏＰ）デバイスを含む集積デバイスを製作するためのシーケンスの一例を示す図である。
【図９】埋込みパッケージオンパッケージ（ＰｏＰ）デバイスを含む別の集積デバイスを製作するためのシーケンスの一例を示す図である。
【図１０】埋込みパッケージオンパッケージ（ＰｏＰ）デバイスを含む集積デバイスを製作するための例示的な方法のフロー図である。
【図１１】埋込みパッケージオンパッケージ（ＰｏＰ）デバイスを含む集積デバイスのパッケージ、回路、および適用例を示す図である。
【図１２】ギャップコントローラを含むパッケージオンパッケージ（ＰｏＰ）デバイスの横断面図である。
【図１３】ギャップコントローラの一例を示す図である。
【図１４】ギャップコントローラの別の例を示す図である。
【図１５】ギャップコントローラの別の例を示す図である。
【図１６】ギャップコントローラを含む別のパッケージオンパッケージ（ＰｏＰ）デバイスの横断面図である。
【図１７】ギャップコントローラを含む別のパッケージオンパッケージ（ＰｏＰ）デバイスの横断面図である。
【図１８】ギャップコントローラを含む別のパッケージオンパッケージ（ＰｏＰ）デバイスの横断面図である。
【図１９】ギャップコントローラを含む別のパッケージオンパッケージ（ＰｏＰ）デバイスの横断面図である。
【図２０】ギャップコントローラを含む別のパッケージオンパッケージ（ＰｏＰ）デバイスの横断面図である。
【図２１Ａ】ギャップコントローラを含むパッケージを製作するためのシーケンスの一例の図である。
【図２１Ｂ】ギャップコントローラを含むパッケージを製作するためのシーケンスの一例の図である。
【図２１Ｃ】ギャップコントローラを含むパッケージを製作するためのシーケンスの一例の図である。
【図２２】ギャップコントローラを含むパッケージオンパッケージ（ＰｏＰ）デバイスを製作するためのシーケンスの一例を示す図である。
【図２３Ａ】ギャップコントローラを含むパッケージを製作するためのシーケンスの一例を示す図である。
【図２３Ｂ】ギャップコントローラを含むパッケージを製作するためのシーケンスの一例を示す図である。
【図２４】ギャップコントローラを含むパッケージオンパッケージ（ＰｏＰ）デバイスを製作するためのシーケンスの一例を示す図である。
【図２５】ギャップコントローラを含むパッケージオンパッケージ（ＰｏＰ）デバイスを製作するための例示的な方法のフロー図である。
【図２６】本明細書で説明する様々な集積デバイス、集積デバイスパッケージ、半導体デバイス、ダイ、集積回路、および／またはパッケージを含み得る、様々な電子デバイスを示す図である。
【発明を実施するための形態】
【００１７】
以下の説明では、本開示の様々な態様を完全に理解できるように、具体的な詳細が与えられる。しかしながら、態様がこれらの具体的な詳細なしに実践され得ることが、当業者によって理解されよう。たとえば、回路は、不必要な詳細で態様を曖昧にすることを避けるために、ブロック図で示されることがある。他の事例では、よく知られている回路、構造、および技法は、本開示の態様を曖昧にしないために、詳細に示されないことがある。
【００１８】
いくつかの特徴は、プリント回路板（ＰＣＢ）と、プリント回路板（ＰＣＢ）に結合されたパッケージオンパッケージ（ＰｏＰ）デバイスとを含む、集積デバイスに関する。パッケージオンパッケージ（ＰｏＰ）デバイスは、第１の電子パッケージ構成要素（たとえば、第１のダイ）を含む第１のパッケージ、および第１のパッケージに結合された第２のパッケージを含む。集積デバイスは、第１のパッケージと第２のパッケージとの間に形成された第１のカプセル化層を含む。集積デバイスは、パッケージオンパッケージ（ＰｏＰ）デバイスを少なくとも部分的にカプセル化する第２のカプセル化層を含む。集積デバイスは、セルラー機能性、ワイヤレスフィデリティ（ＷｉＦｉ）機能性、およびＢｌｕｅｔｏｏｔｈ（登録商標）機能性を提供するように構成される。いくつかの実装形態では、第１のカプセル化層は、第２のカプセル化層とは別個である。いくつかの実装形態では、第２のカプセル化層は、第１のカプセル化層を含む。パッケージオンパッケージ（ＰｏＰ）デバイスは、第１のパッケージと第２のパッケージとの間に位置する少なくとも１つのギャップコントローラを含む。集積デバイスは、集積デバイスおよび／またはシステムインパッケージ（ＳｉＰ）を含む。
【００１９】
いくつかの実装形態では、デバイスおよび／またはパッケージの高さは、パッケージのＺ方向に沿って規定されてよく、そのことは、本開示の図に示される。いくつかの実装形態では、デバイスおよび／またはパッケージのＺ方向は、デバイスおよび／またはパッケージの上部部分と下部部分との間の軸に沿って規定されてよい。「上部」および「下部」という用語は任意に割り当てられてよく、ただし一例として、デバイスおよび／またはパッケージの上部部分は、カプセル化層を備える一部分であってよく、パッケージの下部部分は、再分配部分または複数のはんだボールを備える一部分であってよい。いくつかの実装形態では、パッケージの上部部分は、パッケージの裏側であってよく、パッケージの下部部分は、パッケージの前側であってよい。パッケージの前側は、パッケージのアクティブ側であってよい。上部部分は、低い方の部分に対して高い方の部分であってよい。下部部分は、高い方の部分に対して低い方の部分であってよい。上部部分および下部部分のさらなる例が、以下でさらに説明される。
【００２０】
パッケージのＸ−Ｙ方向は、パッケージの横方向および／またはフットプリントを指してよい。Ｘ−Ｙ方向の例は、本開示の図に示され、かつ／または以下でさらに説明される。本開示の図のうちの多くにおいて、デバイスおよび／またはパッケージならびにそれらのそれぞれの構成要素は、Ｘ−Ｚ断面またはＸ−Ｚ平面を横切って示される。ただし、いくつかの実装形態では、パッケージおよびそれらを代表する構成要素は、Ｙ−Ｚ断面またはＹ−Ｚ平面を横切って表されることがある。
【００２１】
いくつかの実装形態では、相互接続部とは、２つの点、要素、および／または構成要素の間の電気接続を可能または容易にする、デバイスまたはパッケージの要素または構成要素である。いくつかの実装形態では、相互接続部は、トレース、ビア、パッド、ピラー、再分配金属層、および／またはアンダーバンプメタライゼーション（ＵＢＭ）層を含んでよい。いくつかの実装形態では、相互接続部は、信号（たとえば、データ信号、接地信号、電力信号）のための電気経路をもたらすように構成され得る導電性の材料である。相互接続部は、回路の一部であってよい。相互接続部は、２つ以上の要素または構成要素を含んでよい。
【００２２】
埋込みパッケージオンパッケージ（ＰｏＰ）デバイスを備える例示的な集積デバイス
図３は、パッケージオンパッケージ（ＰｏＰ）デバイス３００、パッケージ３０２〜３１１、受動素子３１５、カプセル化層３１６、内部シールド３３０、外部シールド３４０、およびプリント回路板（ＰＣＢ）３５０を含む、集積デバイス３０１を示す。集積デバイス３０１は、システムインパッケージ（ＳｉＰ）を含み得る。パッケージ３０２〜３１１のうちの１つまたは複数は、集積回路（ＩＣ）パッケージを含み得る。１つまたは複数のパッケージ３０２〜３１１は、電子パッケージ構成要素の例であり得る。
【００２３】
パッケージオンパッケージ（ＰｏＰ）デバイス３００、パッケージ３０２〜３１１、受動素子３１５（たとえば、キャパシタ）、内部シールド３３０、および外部シールド３４０は、プリント回路板（ＰＣＢ）３５０に結合される。カプセル化層３１６は、パッケージオンパッケージ（ＰｏＰ）デバイス３００、パッケージ３０２〜３１１、受動素子３１５、および内部シールド３３０を、様々な方法で部分的または全体的にカプセル化またはカバーし得る。パッケージの中に単一システムとして設けられるが、これらの構成要素は、機械的および／または電気的に互いに分離されてよい。
【００２４】
たとえば、やはり図示するように、図３は、内部シールド３３０が１つもしくは複数のパッケージ３０２〜３１１および／またはパッケージオンパッケージ（ＰｏＰ）デバイス３００を囲むように構成され得ることを示す。いくつかの実装形態では、内部シールド３３０は、１つもしくは複数のパッケージ３０２〜３１１および／またはパッケージオンパッケージ（ＰｏＰ）デバイス３００を、それらが互いに干渉しないように分離するように構成される。パッケージ（たとえば、パッケージ３０２〜３１１）は、ダイ（たとえば、半導体デバイス）を含んでよく、またはダイであってよい。パッケージ（たとえば、パッケージ３０２〜３１１）は、ウエハレベルパッケージ（ＷＬＰ）を含んでよい。
【００２５】
カプセル化層３１６は、デバイス３００の構成要素のためのカバー構造または保護構造として働く。カプセル化層３１６は、様々な粘性および熱特性を有する成型コンパウンドであってよい。カプセル化層３１６において他のタイプの材料が使用され得ることを、当業者は認識されよう。
【００２６】
外部シールド３４０は、カプセル化層３１６を少なくとも部分的に囲むように構成される。外部シールド３４０は、内部シールド３３０に結合される。内部シールド３３０と外部シールド３４０との組合せは、集積デバイス３０１に遮蔽をもたらし得る。内部シールド３３０および外部シールド３４０は、導電性材料（たとえば、金属、銅）を含み得る。内部シールド３３０および外部シールド３４０は、同じ材料または異なる材料を有してよい。内部シールド３３０は、いくつかの実装形態では金属シートを含み得る。いくつかの実装形態では、内部シールド３３０は、厚さが約２５０ミクロン（μｍ）以下である。いくつかの実装形態では、外部シールド３４０は、厚さが約５０ミクロン（μｍ）以下である。
【００２７】
集積デバイス３０１は、限定はしないが、測位機能性、ワイヤレス接続性機能性（たとえば、ワイヤレス通信）および／またはセルラー接続性機能性（たとえば、セルラー通信）を含む、いくつかのモバイル機能性および機能を提供するように構成される任意の構成要素を含み得る。測位機能性、ワイヤレスおよび／またはセルラー接続性機能性の例は、全地球測位システム（ＧＰＳ）機能性、ワイヤレスフィデリティ（ＷｉＦｉ）機能性、Ｂｌｕｅｔｏｏｔｈ（登録商標）機能性、および無線周波数（ＲＦ）機能性（たとえば、無線周波数フロントエンド（ＲＦＦＥ）機能性）を含む。ＲＦＦＥ機能性の例は、モバイル通信用グローバルシステム（ＧＳＭ（登録商標））、広帯域符号分割多元接続（ＷＣＤＭＡ（登録商標））、周波数分割複信ロングタームエボリューション（ＦＤＤ−ＬＴＥ）、時分割複信ロングタームエボリューション（ＴＤＤ−ＬＴＥ）を含む。これらの機能性は、１つもしくは複数のパッケージ３０２〜３１１および／またはパッケージオンパッケージ（ＰｏＰ）デバイス３００の中に実装され得る。上記のモバイル機能性が、図１１において以下でさらに説明される。
【００２８】
図３は、集積デバイス３０１が埋込みパッケージオンパッケージ（ＰｏＰ）デバイス３００を含み得ることをさらに示す。いくつかの実装形態では、パッケージオンパッケージ（ＰｏＰ）デバイス３００を集積デバイス３０１と一緒に埋め込むことは、広範囲にわたる十分かつ／または完全な範囲のモバイル機能性を含む集積デバイスを提供しながら、従来の他の集積デバイスよりも小さい全体的なフォームファクタ（たとえば、サイズ、面積、体積）を集積デバイスにもたらす。そのようなモバイル機能性を有する集積デバイスにとっての例示的なサイズが、図１１において以下でさらに説明される。
【００２９】
いくつかの実装形態では、上記のモバイル機能性（たとえば、セルラー機能性、ワイヤレスフィデリティ（ＷｉＦｉ）機能性、およびＢｌｕｅｔｏｏｔｈ（登録商標）機能性）のうちの少なくともいくつかを含む集積デバイス３０１は、本出願で説明する構造および／または製作プロセスを通じて可能になる。以下でさらに説明するように、多くのモバイル機能性、小さいフォームファクタを有し、カプセル化層の中にカプセル化される（たとえば、カプセル化層によって十分にカプセル化される）集積デバイス（たとえば、集積デバイス３０１）を製作することは、本出願で対処される多くの製作課題および製造課題を含む。具体的には、集積デバイスにおけるサイズおよび構成要素の間の間隔がより小さくなるにつれて欠陥が現れ、そのことは、集積デバイスにおける性能および信頼性の問題点を引き起こす。より小型の電子デバイスにこれらの集積デバイスが実装されつつあるので、これらの問題点は、モバイル機能性（たとえば、セルラー機能性、ワイヤレスフィデリティ（ＷｉＦｉ）機能性、Ｂｌｕｅｔｏｏｔｈ（登録商標）機能性）を提供する集積デバイスにとって特に大きい懸念である。本出願で説明する集積デバイス（たとえば、集積デバイス３０１）および製作プロセスは、それらの問題点、懸念、問題、および課題に対処する解決策を提供する。
【００３０】
図３は、１つまたは複数のカプセル化層の使用を通じて密封される集積デバイス３０１の一例をさらに示し、１つまたは複数のカプセル化層は、集積デバイス３０１の信頼性および耐久性を改善する助けとなる。
【００３１】
図４〜図７は、パッケージオンパッケージ（ＰｏＰ）デバイスを含む集積デバイス３０１の断面ＢＢを横切る様々な側面図を示す。図４〜図７に示さないが、いくつかの実装形態では、パッケージオンパッケージ（ＰｏＰ）デバイスは、１つまたは複数のギャップコントローラを含み得る。いくつかのギャップコントローラの例が、図１２〜図２５を参照しながら以下でさらに説明される。
【００３２】
図４は、集積デバイス３０１の側面図を示す。図４に示すように、集積デバイス３０１は、プリント回路板（ＰＣＢ）３５０、パッケージオンパッケージ（ＰｏＰ）デバイス３００、パッケージ３０２、受動素子３１５、カプセル化層３１６（たとえば、第２のカプセル化層）、内部シールド３３０、および外部シールド３４０を含む。プリント回路板（ＰＣＢ）３５０は、複数の相互接続部３６０（たとえば、パッド）を含む。パッケージオンパッケージ（ＰｏＰ）デバイス３００、パッケージ３０２、受動素子３１５、内部シールド３３０、および外部シールド３４０は、プリント回路板（ＰＣＢ）３５０に結合される。カプセル化層３１６は、パッケージオンパッケージ（ＰｏＰ）デバイス３００、パッケージ３０２、受動素子３１５、および内部シールド３３０を少なくとも部分的にカプセル化する。
【００３３】
パッケージオンパッケージ（ＰｏＰ）デバイス３００は、第１のパッケージ４０１、第２のパッケージ４０２、および第１のカプセル化層４１６を含む。第２のパッケージ４０２は、複数のパッケージ相互接続部４２７を通じて第１のパッケージ４０１に結合される。複数のパッケージ相互接続部４２７は、はんだ相互接続部（たとえば、はんだボール）を含む。
【００３４】
第１のパッケージ４０１は、第１のパッケージ基板４１０および第１のダイ４１１を含む。第２のパッケージ４０２は、第２のパッケージ基板４２０および第２のダイ４２１を含む。第１のカプセル化層４１６は、第１のパッケージ４０１と第２のパッケージ４０２との間に形成される。具体的には、第１のカプセル化層４１６は、第１のダイ４１１（たとえば、第１のダイ４１１の裏面）と第２のパッケージ基板４２０（たとえば、第２のパッケージ基板４２０の底面）との間に少なくとも形成される。
【００３５】
図４は、カプセル化層３１６および第１のカプセル化層４１６が別個のカプセル化層であることを示す。いくつかの実装形態では、パッケージオンパッケージ（ＰｏＰ）デバイス３００をカプセル化するカプセル化層が、パッケージオンパッケージ（ＰｏＰ）デバイス３００の中に形成される同じカプセル化層であってよいことを、当業者は認識されよう。
【００３６】
図５は、パッケージオンパッケージ（ＰｏＰ）デバイスを含む集積デバイス５０１を示す。図５の集積デバイス５０１は、パッケージオンパッケージ（ＰｏＰ）デバイス５００が集積デバイス５０１の中に別様に埋め込まれることを除いて図４の集積デバイス３０１と類似である。
【００３７】
パッケージオンパッケージ（ＰｏＰ）デバイス５００は、第１のパッケージ４０１および第２のパッケージ４０２を含む。第１のパッケージ４０１は、第１のパッケージ基板４１０および第１のダイ４１１を含む。第２のパッケージ４０２は、複数のパッケージ相互接続部４２７を通じて第１のパッケージ４０１に結合される。
【００３８】
図５に示すように、カプセル化層３１６は、パッケージオンパッケージ（ＰｏＰ）デバイス５００を少なくとも部分的にカプセル化し、第１のパッケージ４０１と第２のパッケージ４０２との間に形成される。具体的には、カプセル化層３１６は、第１のダイ４１１（たとえば、第１のダイ４１１の裏面）と第２のパッケージ基板４２０（たとえば、第２のパッケージ基板４２０の底面）との間に少なくとも形成される。いくつかの実装形態では、パッケージオンパッケージ（ＰｏＰ）デバイス５００をカプセル化するとともに埋め込むカプセル化層を設けることは、集積デバイスを製作するためのプロセスの数を低減し得るので、低コストでありフォームファクタが小さい集積デバイス５０１を可能にし得る。
【００３９】
図６は、パッケージオンパッケージ（ＰｏＰ）デバイスを含む集積デバイス６０１を示す。図６の集積デバイス６０１は、集積デバイス６０１が集積デバイス３０１の内部シールド３３０とは異なる内部シールド６３０を備え得ることを除いて図４の集積デバイス３０１と類似である。具体的には、内部シールド６３０は、内部シールド３３０よりも薄くてよい。いくつかの実装形態では、内部シールド６３０は、内部シールド３３０とは異なるプロセスを使用して形成される。上述のように、内部シールド３３０は、所望の形状を形成するように加工されており、次いで、はんだまたはいくつかの他の導電性メカニズムを用いてプリント回路板（ＰＣＢ）３５０に結合されている、金属シートを含み得る。いくつかの実装形態では、内部シールド６３０は、カプセル化層３１６のキャビティの中に形成（たとえば、堆積、ペースト）される金属層（たとえば、銅層）であってよい。内部シールド６３０は、外部シールド３４０およびプリント回路板（ＰＣＢ）３５０に結合される。
【００４０】
図７は、パッケージオンパッケージ（ＰｏＰ）デバイスを含む集積デバイス７０１を示す。図７の集積デバイス７０１は、パッケージオンパッケージ（ＰｏＰ）デバイス５００が集積デバイス７０１の中に別様に埋め込まれることを除いて図６の集積デバイス６０１と類似である。
【００４１】
パッケージオンパッケージ（ＰｏＰ）デバイス５００は、第１のパッケージ４０１および第２のパッケージ４０２を含む。第１のパッケージ４０１は、第１のパッケージ基板４１０および第１のダイ４１１を含む。第２のパッケージ４０２は、複数のパッケージ相互接続部４２７を通じて第１のパッケージ４０１に結合される。
【００４２】
図７に示すように、カプセル化層３１６は、パッケージオンパッケージ（ＰｏＰ）デバイス５００を少なくとも部分的にカプセル化し、第１のパッケージ４０１と第２のパッケージ４０２との間に形成される。具体的には、カプセル化層３１６は、第１のダイ４１１（たとえば、第１のダイ４１１の裏面）と第２のパッケージ基板４２０（たとえば、第２のパッケージ基板４２０の底面）との間に少なくとも形成される。いくつかの実装形態では、パッケージオンパッケージ（ＰｏＰ）デバイス５００をカプセル化するとともに埋め込むカプセル化層を設けることは、集積デバイスを製作するためのプロセスの数を低減し得るので、低コストでありフォームファクタが小さい集積デバイス７０１を可能にし得る。
【００４３】
図４〜図７に示さないが、いくつかの実装形態では、パッケージオンパッケージ（ＰｏＰ）デバイス（たとえば、３００、５００）は、１つまたは複数のギャップコントローラを含み得る。ギャップコントローラは、パッケージオンパッケージ（ＰｏＰ）デバイスにおける機械的支持および安定性をもたらすように構成され得る。ギャップコントローラは、第１のダイ４１１と第２のパッケージ基板４２０との間に形成すべきカプセル化層（たとえば、３１６、４１６）にとって、十分な空間があることを確実にするために設けられ得る。いくつかの実装形態では、１つまたは複数のギャップコントローラは、導電性である１つまたは複数の材料を含み得る。しかしながら、ギャップコントローラは、電気信号のための電気経路をもたらさないように構成される。ギャップコントローラの例が、図１２〜図２５を参照しながら以下でさらに説明される。
【００４４】
したがって、図３〜図７は、集積デバイス（たとえば、ＳｉＰ）における様々なパッケージオンパッケージ（ＰｏＰ）デバイスを説明する。異なる実装形態は、異なるパッケージオンパッケージ（ＰｏＰ）デバイスを集積デバイスの中に埋め込んでよい。集積デバイス３０１および／または本開示で説明する任意の他の集積デバイスの中に実装されてよくかつ／または埋め込まれてよい異なるパッケージオンパッケージ（ＰｏＰ）デバイスの詳細な例が、少なくとも図１２〜図２５を参照しながら以下でさらに説明される。
【００４５】
埋込みパッケージオンパッケージ（ＰｏＰ）デバイスを含む集積デバイスの様々な例を説明したが、埋込みパッケージオンパッケージ（ＰｏＰ）デバイスを含む集積デバイスを製作するための様々なプロセスおよび方法が、次に説明される。
【００４６】
埋込みパッケージオンパッケージ（ＰｏＰ）デバイスを備える集積デバイスを製作するための例示的なシーケンス
いくつかの実装形態では、埋込みパッケージオンパッケージ（ＰｏＰ）デバイスを含む集積デバイスを提供／製作することは、いくつかのプロセスを含む。図８は、埋込みパッケージオンパッケージ（ＰｏＰ）デバイスを含む集積デバイスを提供／製作するための例示的なシーケンスを示す。いくつかの実装形態では、図８のシーケンスは、図３〜図５の埋込みパッケージオンパッケージ（ＰｏＰ）デバイスを含む集積デバイス、および／または本開示で説明する他の集積デバイスを製作するために使用され得る。次に、図５の集積デバイスを提供／製作するコンテキストにおいて図８が説明される。
【００４７】
埋込みパッケージオンパッケージ（ＰｏＰ）デバイスを含む集積デバイスを提供するためのシーケンスを簡略化および／または明確化するために、図８のシーケンスが１つまたは複数のステージを組み合わせてよいことに留意されたい。いくつかの実装形態では、プロセスの順序は変更または修正されてよい。
【００４８】
ステージ１は、複数の相互接続部３６０を含むプリント回路板（ＰＣＢ）３５０が設けられた後の状態を示す。いくつかの実装形態では、プリント回路板（ＰＣＢ）３５０は、供給元によって提供されるか、または製作される。
【００４９】
ステージ２は、プリント回路板（ＰＣＢ）３５０に結合されたパッケージオンパッケージ（ＰｏＰ）デバイス５００、内部シールド３３０、および受動素子３１５を示す。いくつかの実装形態では、パッケージオンパッケージ（ＰｏＰ）デバイス５００、内部シールド３３０、および受動素子３１５をプリント回路板（ＰＣＢ）３５０に（たとえば、はんだ相互接続部の使用を通じて）結合するために、はんだリフロープロセスが使用される。たとえば、内部シールド３３０は、はんだ相互接続部３３２を通じてプリント回路板（ＰＣＢ）３５０に結合される。
【００５０】
ステージ３は、パッケージオンパッケージ（ＰｏＰ）デバイス５００、内部シールド３３０、および受動素子３１５の上方に少なくとも部分的に形成されたカプセル化層３１６を示す。たとえば、カプセル化層３１６は、成型コンパウンドを使用して形成されてよく、知られているプロセスおよびツールを使用して温度硬化されてよい。
【００５１】
ステージ４は、内部シールド３３０の一部を露出するキャビティ８３０がカプセル化層３１６の中に形成された後の状態を示す。様々な実装形態は、キャビティ８３０を形成するために様々なプロセスを使用し得る。キャビティ８３０を形成するために、レーザープロセスおよび／またはフォトリソグラフィプロセスが使用され得る。
【００５２】
ステージ５は、外部シールド３４０がカプセル化層３１６の上方に形成された後の状態を示す。外部シールド３４０は、導電性ペースト、銅、または他の導電性金属などの様々な材料を使用して形成され得る。ステージ５に示すように、外部シールド３４０は、内部シールド３３０およびプリント回路板（ＰＣＢ）３５０に結合される。いくつかの実装形態では、ステージ５は、パッケージオンパッケージ（ＰｏＰ）デバイス５００、パッケージ３０２、受動素子３１５、内部シールド３３０、はんだ相互接続部３３２、カプセル化層３１６、プリント回路板（ＰＣＢ）３５０、および外部シールド３４０を含む、集積デバイス６０１を示す。
【００５３】
埋込みパッケージオンパッケージ（ＰｏＰ）デバイスを備える集積デバイスを製作するための例示的なシーケンス
いくつかの実装形態では、埋込みパッケージオンパッケージ（ＰｏＰ）デバイスを含む集積デバイスを提供／製作することは、いくつかのプロセスを含む。図９は、埋込みパッケージオンパッケージ（ＰｏＰ）デバイスを含む集積デバイスを提供／製作するための例示的なシーケンスを示す。いくつかの実装形態では、図９のシーケンスは、図３〜図５の埋込みパッケージオンパッケージ（ＰｏＰ）デバイスを含む集積デバイス、および／または本開示で説明する他の集積デバイスを製作するために使用され得る。次に、図６の集積デバイスを提供／製作するコンテキストにおいて図９が説明される。
【００５４】
埋込みパッケージオンパッケージ（ＰｏＰ）デバイスを含む集積デバイスを提供するためのシーケンスを簡略化および／または明確化するために、図９のシーケンスが１つまたは複数のステージを組み合わせてよいことに留意されたい。いくつかの実装形態では、プロセスの順序は変更または修正されてよい。
【００５５】
ステージ１は、複数の相互接続部３６０を含むプリント回路板（ＰＣＢ）３５０が設けられた後の状態を示す。いくつかの実装形態では、プリント回路板（ＰＣＢ）３５０は、供給元によって提供されるか、または製作される。
【００５６】
ステージ２は、プリント回路板（ＰＣＢ）３５０に結合されたパッケージオンパッケージ（ＰｏＰ）デバイス３００および受動素子３１５を示す。いくつかの実装形態では、パッケージオンパッケージ（ＰｏＰ）デバイス３００および受動素子３１５をプリント回路板（ＰＣＢ）３５０に（たとえば、はんだ相互接続部の使用を通じて）結合するために、はんだリフロープロセスが使用される。
【００５７】
ステージ３は、パッケージオンパッケージ（ＰｏＰ）デバイス３００および受動素子３１５の上方に少なくとも部分的に形成されたカプセル化層３１６を示す。
【００５８】
ステージ４は、カプセル化層３１６の中に形成されたキャビティ９３０を示す。様々な実装形態は、キャビティ９３０を形成するために様々なプロセスを使用し得る。キャビティ９３０を形成するために、レーザープロセスおよび／またはフォトリソグラフィプロセスが使用され得る。
【００５９】
ステージ５は、内部シールド６３０を形成するために導電性材料が充填されたキャビティ９３０を示す。様々な実装形態は、内部シールド６３０を形成するために様々なプロセスを使用し得る。いくつかの実装形態では、キャビティ９３０を充填して内部シールド６３０を形成するために、ペーストプロセス、めっきプロセス、および／またはスパッタリングプロセスが使用され得る。
【００６０】
ステージ６は、カプセル化層３１６の上方に形成された外部シールド３４０を示す。ステージ６に示すように、外部シールド３４０は、内部シールド６３０およびプリント回路板（ＰＣＢ）３５０に結合される。いくつかの実装形態では、ステージ６は、パッケージオンパッケージ（ＰｏＰ）デバイス３００、パッケージ３０２、受動素子３１５、内部シールド６３０、カプセル化層３１６、プリント回路板（ＰＣＢ）３５０、および外部シールド３４０を含む、集積デバイス５０１を示す。
【００６１】
埋込みパッケージオンパッケージ（ＰｏＰ）デバイスを含む集積デバイスを製作するための例示的な方法
いくつかの実装形態では、埋込みパッケージオンパッケージ（ＰｏＰ）デバイスを含む集積デバイスを提供／製作することは、いくつかのプロセスを含む。図１０は、埋込みパッケージオンパッケージ（ＰｏＰ）デバイスを含む集積デバイスを提供／製作するための方法１０００の例示的なフロー図を示す。いくつかの実装形態では、図１０の方法は、図３〜図７の埋込みパッケージオンパッケージ（ＰｏＰ）デバイスを含む集積デバイス、および／または本開示で説明する他の集積デバイスを提供／製作するために使用され得る。図５のデバイスパッケージを提供／製作するコンテキストにおいて図１０が説明される。
【００６２】
集積デバイスを提供するための方法を簡略化および／または明確化するために、図１０のフロー図が１つまたは複数のプロセスを組み合わせてよいことに留意されたい。いくつかの実装形態では、プロセスの順序は変更または修正されてよい。
【００６３】
ステージ１００５において、パッケージオンパッケージ（ＰｏＰ）デバイス（たとえば、３００）、少なくとも１つのパッケージ（たとえば、３０２）、および内部シールド（たとえば、３３０）が、プリント回路板（ＰＣＢ）（たとえば、３５０）に結合される。パッケージオンパッケージ（ＰｏＰ）デバイス、少なくとも１つのパッケージ、および内部シールドをプリント回路板（ＰＣＢ）に結合する例が、図８（たとえば、図８のステージ２）において図示および説明されている。パッケージオンパッケージ（ＰｏＰ）デバイス、少なくとも１つのパッケージ、および内部シールドをプリント回路板（ＰＣＢ）に（たとえば、複数のはんだ相互接続部を通じて）結合するために、はんだリフロープロセスが使用され得る。
【００６４】
ステージ１０１０において、パッケージオンパッケージ（ＰｏＰ）デバイス、少なくとも１つのパッケージ、および内部シールドをプリント回路板（ＰＣＢ）に結合する間に蓄積していることがある残渣を除去するために、デフラックス（ｄｅｆｌｕｘ）プロセスが実行される。
【００６５】
ステージ１０１５において、パッケージオンパッケージ（ＰｏＰ）デバイスを少なくとも部分的にカプセル化するカプセル化層（たとえば、第１のカプセル化層４１６）が設けられる。いくつかの実装形態では、設けられるカプセル化層は、パッケージオンパッケージ（ＰｏＰ）デバイスの中に形成され得る。たとえば、パッケージオンパッケージ（ＰｏＰ）デバイス５００を少なくとも部分的にカプセル化するカプセル化層（たとえば、カプセル化層３１６）は、パッケージオンパッケージ（ＰｏＰ）デバイス５００の第１のパッケージ４０１の第１のダイ４１１と、パッケージオンパッケージ（ＰｏＰ）デバイス５００の第２のパッケージ４０２の第２のパッケージ基板４２０との間に形成される。
【００６６】
随意に、ステージ１０２０において、パッケージオンパッケージ（ＰｏＰ）デバイスはマーキングされてよく、マーキングすることは、レーザーを使用してカプセル化層の部分をマーキングすることを含み得る。
【００６７】
いくつかの実装形態では、いくつかのパッケージオンパッケージ（ＰｏＰ）デバイスが、ウエハ上で並行して製作されている。そのような事例では、ステージ１０２５において、ウエハは、個々のパッケージオンパッケージ（ＰｏＰ）デバイスを形成するように単体化（ｓｉｎｇｕｌａｔｅ）され得る。
【００６８】
ステージ１０３０において、カプセル化層の上方の外部シールドが形成される。いくつかの実装形態では、外部シールドの形成は、カプセル化層の中にキャビティを形成すること、および外部シールドを形成するためにカプセル化層の上方に金属層を形成することを含む。外部シールドは、外部シールドが内部シールドに結合されるように形成される。いくつかの実装形態では、外部シールドは、カプセル化層の形状および／または輪郭に従う共形シールドを含む。カプセル化層の上方に外部シールドを形成するために、めっきプロセスが使用され得る。
【００６９】
埋込みパッケージオンパッケージ（ＰｏＰ）デバイスを備える集積デバイスのための例示的な機能性
上述のように、本開示で説明する集積デバイスは、小さいスペースおよび／またはフォームファクタで広範囲にわたるモバイル機能性（たとえば、セルラー機能性、ワイヤレスフィデリティ（ＷｉＦｉ）機能性、Ｂｌｕｅｔｏｏｔｈ（登録商標）機能性、全地球測位システム（ＧＰＳ）機能性）を提供するように構成され得、したがって、限定はしないが、ウェアラブルデバイス、時計、眼鏡、およびモノのインターネット（ＩｏＴ）デバイスなどの小型のデバイスの中に集積デバイスが実装されることを可能にし、したがって、これらの小型のデバイスが広範囲にわたるモバイル機能性を有することが可能になる。
【００７０】
たとえば、いくつかの実装形態では、集積デバイス３０１、または本開示で説明する集積デバイスのいずれかのサイズは、約３０ｍｍ（Ｗ）×３０ｍｍ（Ｌ）×２ｍｍ（Ｈ）以下であってよい。いくつかの実装形態では、集積デバイス３０１、または本開示で説明する集積デバイスのいずれかのサイズは、約２６ｍｍ（Ｗ）×２６ｍｍ（Ｌ）×１．８ｍｍ（Ｈ）以下であってよい。いくつかの実装形態では、集積デバイス３０１、または本開示で説明する集積デバイスのいずれかのサイズは、約５２ｍｍ（Ｗ）×５２ｍｍ（Ｌ）×２ｍｍ（Ｈ）以下であってよい。
【００７１】
図１１は、埋込みパッケージオンパッケージ（ＰｏＰ）を伴う集積デバイスが有し得る機能性の概念的な例示を示す。図１１に示すように、集積デバイス１１０１は、プロセッサ、メモリ、および／またはモデム機能１１００（たとえば、プロセッサ、メモリ、およびモデムのための手段）、測位機能１１０２（たとえば、測位のための手段、全地球測位システム（ＧＰＳ））、第１のワイヤレス通信機能１１０３（たとえば、第１のワイヤレス通信のための手段、ＷｉＦｉ）、第２のワイヤレス通信機能１１０４（たとえば、第２のワイヤレス通信のための手段、Ｂｌｕｅｔｏｏｔｈ（登録商標））、コーデック機能１１０５（たとえば、コーディングおよび／または復号するための手段）、電力管理機能１１０６（たとえば、電力管理のための手段）、少なくとも１つのセンサー機能１１０７（たとえば、センサーのための手段）、第１の無線周波数フロントエンド（ＲＦＦＥ）機能１１０８（たとえば、第１のＲＦＦＥのための手段）、第２の無線周波数フロントエンド（ＲＦＦＥ）機能１１０９（たとえば、第２のＲＦＦＥのための手段）、第３の無線周波数フロントエンド（ＲＦＦＥ）機能１１１０（たとえば、第３のＲＦＦＥのための手段）、ならびに無線周波数（ＲＦ）トランシーバ機能１１１１（たとえば、ＲＦトランシービング（ｔｒａｎｓｃｅｉｖｉｎｇ）のための手段）を含む。
【００７２】
ＲＦＦＥ機能の例は、モバイル通信用グローバルシステム（ＧＳＭ（登録商標））、広帯域符号分割多元接続（ＷＣＤＭＡ（登録商標））、周波数分割複信ロングタームエボリューション（ＦＤＤ−ＬＴＥ）、時分割複信ロングタームエボリューション（ＴＤＤ−ＬＴＥ）を含む。ＲＦＦＥ機能の上記の例の各々は、１つまたは複数の異なるバンドを含み得る。
【００７３】
いくつかの実装形態では、上記の機能は、１つもしくは複数のパッケージ３０２〜３１１（たとえば、電子パッケージ構成要素）および／またはパッケージオンパッケージ（ＰｏＰ）デバイス３００の中に実装され得る。したがって、たとえば、プロセッサ、メモリ、およびモデム機能１１００は、プロセッサ、メモリ、およびモデムパッケージであってよい。いくつかの実装形態では、上記の機能は、１つもしくは複数のパッケージ３０２〜３１１および／またはパッケージオンパッケージ（ＰｏＰ）デバイス３００の中で、１つまたは複数の回路として実装され得る。たとえば、プロセッサ、メモリ、およびモデム機能１１００は、第１のパッケージ４０１および第２のパッケージ４０２を含む、パッケージオンパッケージ（ＰｏＰ）デバイス３００の中に実装されてよい。いくつかの実装形態では、プロセッサ機能は、第１のパッケージ４０１の第１のダイ４１１において実装されてよく、メモリ機能は、第２のパッケージ４０２の第２のダイ４２１において実装されてよい。いくつかの実装形態では、上記の機能（たとえば、１１００〜１１１１）のうちの１つまたは複数は、単一のパッケージ、回路、ならびに／または複数のパッケージおよび／もしくは回路において組み合わせられてよい。様々な実装形態は、様々な機能を様々なパッケージおよび／または回路と組み合わせてよい（たとえば、単一のパッケージまたは回路において、Ｂｌｕｅｔｏｏｔｈ（登録商標）機能がＷｉＦｉ機能と組み合わせられてよい）。他の実装形態は、他の機能を含んでよい。たとえば、モデム機能（たとえば、モデムのための手段）が、別個の機能または別の機能の一部として実装されてよい。いくつかの実装形態では、モデム機能は、プロセッサおよびメモリ機能の一部または他の機能の一部であってよい。
【００７４】
集積デバイスがいくつかのモバイル機能性（たとえば、セルラー機能性、ＷｉＦｉ機能性、Ｂｌｕｅｔｏｏｔｈ（登録商標）機能性、ＧＰＳ機能性）を含み得る、埋込みパッケージオンパッケージ（ＰｏＰ）デバイスを含む集積デバイスを説明したが、ここで、パッケージオンパッケージ（ＰｏＰ）デバイスの様々な例が以下で説明される。
【００７５】
ギャップコントローラを備える例示的なパッケージオンパッケージ（ＰｏＰ）デバイス
図１２は、第１のパッケージ１２０１、第２のパッケージ１２０２、およびギャップコントローラ１２７０を含む、パッケージオンパッケージ（ＰｏＰ）デバイス１２００を示す。第２のパッケージ１２０２は、第１のパッケージ１２０１に結合される。第１のパッケージ１２０１は第１の集積回路（ＩＣ）パッケージであり得、第２のパッケージ１２０２は第２の集積回路（ＩＣ）パッケージであり得る。パッケージオンパッケージ（ＰｏＰ）デバイス１２００は、複数のはんだボール１２５１を通じてプリント回路板（ＰＣＢ）３５０に結合される。パッケージオンパッケージ（ＰｏＰ）デバイス１２００は、本開示で説明する集積デバイスのいずれかの中に埋め込まれ得る。
【００７６】
いくつかの実装形態では、ギャップコントローラ１２７０は、第１のパッケージ１２０１と第２のパッケージ１２０２との間に位置する。いくつかの実装形態では、ギャップコントローラ１２７０は、第１のパッケージ１２０１の電子パッケージ構成要素（たとえば、第１のダイ１２１１）と、第２のパッケージ１２０２との間に位置する。
【００７７】
以下でさらに説明するように、いくつかの実装形態では、ギャップコントローラ１２７０は、第２のパッケージ１２０２（たとえば、第２のパッケージ１２０２の第２のパッケージ基板１２２０）に機械的支持、機械的安定性をもたらすように構成される。したがって、いくつかの実装形態では、ギャップコントローラ１２７０は、第２のパッケージ（たとえば、第２のパッケージ１２０２）における任意の反り、変形、および／またはたわみを最小化または低減するバックストップ（ｂａｃｋ  ｓｔｏｐ）として動作するように構成され得る。いくつかの実装形態では、ギャップコントローラ１２７０は、導電性である１つまたは複数の材料を含み得る。しかしながら、ギャップコントローラ１２７０は、電気信号のための電気経路をもたらさないように構成される。
【００７８】
いくつかの実装形態では、ギャップコントローラ１２７０は、第１のパッケージ１２０１のダイと第２のパッケージ１２０２のパッケージ基板との間に十分な距離、空間、またはギャップがあることを確実にするように構成され、その結果、第１のパッケージ１２０１のダイと第２のパッケージ１２０２のパッケージ基板との間の空間またはギャップの中に、カプセル化層が設けられ得る（たとえば、形成され得る）。ギャップコントローラ１２７０は随意であってよい。
【００７９】
第１のパッケージ１２０１は、第１のパッケージ基板１２１０、第１のダイ１２１１、第１のアンダーフィル１２１４、複数の第１のはんだボール１２１５、第１のカプセル化層１２１６、およびギャップコントローラ１２７０を含む。いくつかの実装形態では、第１のパッケージ１２０１はまた、複数のパッケージ相互接続部１２２７を含み得る。
【００８０】
第１のパッケージ基板１２１０は、少なくとも１つの誘電体層１２１２、複数の第１の相互接続部１２１３（たとえば、複数の第１の基板相互接続部）、第１のはんだレジスト層１２８０、および第２のはんだレジスト層１２８２を含む。複数の第１の相互接続部１２１３は、トレース、ビア、および／またはパッドを含み得る。第１のパッケージ基板１２１０は、複数のはんだボール１２５１を通じてプリント回路板（ＰＣＢ）３５０に結合される。より具体的には、複数の第１の相互接続部１２１３は、複数のはんだボール１２５１に結合される。
【００８１】
第１のダイ１２１１は、複数のトランジスタおよび／または他の電子構成要素を含む集積回路（ＩＣ）であってよい。第１のダイ１２１１は、論理ダイおよび／またはメモリダイであってよい。第１のダイ１２１１は、ベアダイであってよい。第１のダイ１２１１は、複数の第１のはんだボール１２１５を通じて第１のパッケージ基板１２１０に結合される。第１のアンダーフィル１２１４は、第１のダイ１２１１と第１のパッケージ基板１２１０との間に位置する。第１のアンダーフィル１２１４は、複数の第１のはんだボール１２１５のうちの少なくともいくつかを少なくとも部分的に囲み得る。
【００８２】
第１のカプセル化層１２１６は、第１のダイ１２１１、ギャップコントローラ１２７０、および複数のパッケージ相互接続部１２２７を少なくとも部分的にカプセル化する。異なる実装形態は、第１のカプセル化層１２１６用に異なる材料を使用してよい。たとえば、第１のカプセル化層１２１６は、モールドおよび／またはエポキシ充填剤を含んでよい。
【００８３】
第２のパッケージ１２０２は、第２のパッケージ基板１２２０、第２のダイ１２２１、第２のアンダーフィル１２２４、複数の第２のはんだボール１２２５、および第２のカプセル化層１２２６を含む。いくつかの実装形態では、第２のパッケージ１２０２はまた、複数のパッケージ相互接続部１２２７を含み得る。
【００８４】
第２のパッケージ基板１２２０は、少なくとも１つの誘電体層１２２２、複数の第２の相互接続部１２２３（たとえば、複数の第２の基板相互接続部）、第１のはんだレジスト層１２８４、および第２のはんだレジスト層１２８６を含む。複数の第２の相互接続部１２２３は、トレース、ビア、および／またはパッドを含み得る。
【００８５】
第２のダイ１２２１は、複数のトランジスタおよび／または他の電子構成要素を含む集積回路（ＩＣ）であってよい。第２のダイ１２２１は、論理ダイおよび／またはメモリダイであってよい。第２のダイ１２２１は、ベアダイであってよい。第２のダイ１２２１は、複数の第２のはんだボール１２２５を通じて第２のパッケージ基板１２２０に結合される。第２のアンダーフィル１２２４は、第２のダイ１２２１と第２のパッケージ基板１２２０との間に位置する。第２のアンダーフィル１２２４は、複数の第２のはんだボール１２２５のうちの少なくともいくつかを少なくとも部分的に囲み得る。
【００８６】
第２のカプセル化層１２２６は、第２のダイ１２２１を少なくとも部分的にカプセル化する。異なる実装形態は、第２のカプセル化層１２２６用に異なる材料を使用してよい。たとえば、第２のカプセル化層１２２６は、モールドおよび／またはエポキシ充填剤を含んでよい。
【００８７】
第２のパッケージ１２０２は、複数のパッケージ相互接続部１２２７を通じて第１のパッケージ１２０１に結合される。複数のパッケージ相互接続部１２２７は、はんだ相互接続部（たとえば、はんだボール）を含み得る。複数のパッケージ相互接続部１２２７は、第１のパッケージ基板１２１０および第２のパッケージ基板１２２０に結合される。より具体的には、複数のパッケージ相互接続部１２２７は、（第１のパッケージ基板１２１０の）複数の第１の相互接続部１２１３および（第２のパッケージ基板１２２０の）複数の第２の相互接続部１２２３に結合される。
【００８８】
ギャップコントローラ１２７０は、第１のダイ（たとえば、第１のダイ１２１１）と第２のパッケージ（たとえば、第２のパッケージ１２０２）との間に、最小ギャップを設けるように構成されたギャップ制御のための手段であり得る。ギャップコントローラ１２７０は、第１のダイ１２１１の上方に（たとえば、第１のダイ１２１１の裏面の上方に）位置する。具体的には、ギャップコントローラ１２７０は、第１のダイ１２１１と、第２のパッケージ１２０２の第２のパッケージ基板１２２０との間に位置する。いくつかの実装形態では、ギャップコントローラ１２７０は、第１のパッケージ１２０１の第１のダイ１２１１と第２のパッケージ１２０２の第２のパッケージ基板１２２０との間に、最小距離、最小空間、および／または最小ギャップを設けるように構成される。いくつかの実装形態では、最小距離、最小空間、および最小ギャップは、第２のパッケージ基板１２２０の反り、変形、および／またはたわみがあるときでも、第１のパッケージ１２０１の第１のダイ１２１１と第２のパッケージ１２０２の第２のパッケージ基板１２２０との間に、（たとえば、製作プロセス中に）第１のカプセル化層１２１６が流れるための十分な場所があることを確実にする。したがって、いくつかの実装形態では、第１のダイ１２１１の上方に（たとえば、第１のダイ１２１１の裏面の上方に）位置する少なくとも１つのギャップコントローラ１２７０は、第１のダイ１２１１と（第２のパッケージ１２０２の）第２のパッケージ基板１２２０との間に、十分な量の第１のカプセル化層１２１６が形成されることを確実にする。
【００８９】
図１２は、パッケージオンパッケージ（ＰｏＰ）デバイス１２００がカプセル化層３１６によって少なくとも部分的にカプセル化されることを示す。カプセル化層３１６は、パッケージオンパッケージ（ＰｏＰ）デバイス１２００の第２のカプセル化層であり得る。いくつかの実装形態では、カプセル化層３１６は、第１のカプセル化層１２１６とは異なるとともに別個であり得る。いくつかの実装形態では、カプセル化層３１６は、第１のカプセル化層１２１６を含み得る。いくつかの実装形態では、カプセル化層３１６は、第１のカプセル化層１２１６と同じである。したがって、いくつかの実装形態では、カプセル化層３１６は、パッケージオンパッケージ（ＰｏＰ）デバイス１２００をカプセル化し得るとともに、パッケージオンパッケージ（ＰｏＰ）デバイス１２００の内側に位置し得る。上記の概念は、カプセル化層３１６と第１のカプセル化層１２１６との間の破線の境界（たとえば、線）によって図１２に示される。カプセル化層３１６（たとえば、第２のカプセル化層）と第１のカプセル化層１２１６との間の境界（たとえば、破線）が例にすぎないことに留意されたい。異なる実装形態は、カプセル化層３１６（たとえば、第２のカプセル化層）と第１のカプセル化層１２１６との間に、異なる境界形状およびサイズを有してよい。
【００９０】
いくつかの実装形態では、ギャップコントローラ１２７０のうちの１つまたは複数は、個別または集合的に、第１のダイ（たとえば、第１のダイ１２１１）と第２のパッケージ（たとえば、第２のパッケージ１２０２）との間の空間を、その実質的な全体よりも小さく占有し得る。いくつかの実装形態では、ギャップコントローラ１２７０のうちの１つまたは複数は、個別または集合的に、第１のダイ（たとえば、第１のダイ１２１１）の裏面に、その実質的な全体よりも小さく結合される。いくつかの実装形態では、ギャップコントローラ１２７０のうちの１つまたは複数は、個別または集合的に、第１のダイ（たとえば、第１のダイ１２１１）の裏面に、その大部分よりも小さく結合される。
【００９１】
第１のダイ１２１１（たとえば、第１のダイ１２１１の上面）と第２のパッケージ１２０２（たとえば、第２のパッケージ基板１２２０の底面）との間の距離、空間、またはギャップは、様々な実装形態とともに変わってよい。いくつかの実装形態では、ギャップ１２９０は、約１０ミクロン（μｍ）以上であってよい。いくつかの実装形態では、ギャップコントローラ１２７０は、高さおよび／または厚さが約１０〜１００ミクロン（μｍ）以下である。
【００９２】
いくつかの実装形態では、ギャップコントローラ１２７０は、第１のダイ１２１１（たとえば、第１のダイ１２１１の裏面）と第２のパッケージ２０２（たとえば、第２のパッケージ基板１２２０の底面）との間の最小ギャップ（たとえば、ギャップ１２９０）が約１０ミクロン（μｍ）以上であることを確実にする。
【００９３】
いくつかの実装形態では、ギャップコントローラ１２７０は、第１のダイ１２１１と第２のパッケージ基板１２２０との間の空隙を除去、低減、および／または最小化し、それによって、よりロバストで信頼できるパッケージオンパッケージ（ＰｏＰ）デバイス１２００を提供する。したがって、ギャップコントローラ１２７０は、第１のカプセル化層１２１６が、第１のダイ１２１１と第２のパッケージ基板１２２０との間の空間を充填すること（たとえば、空間の大部分またはかなりの部分を少なくとも充填すること）を可能にするように構成される。その上、ギャップコントローラ１２７０は、第１のカプセル化層１２１６が形成されるとき、（たとえば、製作プロセス中に）第１のカプセル化層１２１６の流れを実質的に妨げないように構成される。第１のカプセル化層１２１６がどのように形成されるのかという一例が、図１２において以下でさらに説明される。したがって、ギャップコントローラ１２７０のうちの１つまたは複数の使用は、パッケージオンパッケージ（ＰｏＰ）デバイス１２００の製作プロセス中、第１のダイ１２１１と第２のパッケージ基板１２２０との間を第１のカプセル化層１２１６が流れ得ることを確実にするための、効果的かつ反直観的な手法を提供する。
【００９４】
異なる実装形態は、ギャップコントローラ１２７０を第１のダイ１２１１の異なる部分の上方に配置し得る。いくつかの実装形態では、第２のパッケージ基板１２２０の反り、変形、および／またはたわみの最大量は、第１のダイ１２１１の中心、第１のパッケージ１２０１の中心、および／または第２のパッケージ１２０２の中心の、上方の空間の中で発生し得る。いくつかの実装形態では、第２のパッケージ基板１２２０の反り、変形、および／またはたわみの最大量を潜在的に有し得る部分において支持があることを確実にするために、ギャップコントローラ１２７０は、第１のダイ１２１１の中心の上または中心の周り（たとえば、近く）に配置され得る。
【００９５】
図１２は、ギャップコントローラ１２７０がスペーサ１２７２および接着剤層１２７４を含むことを示す。接着剤層１２７４は、スペーサ１２７２を少なくとも部分的に囲む。異なる実装形態は、スペーサ１２７２用および接着剤層１２７４用に異なる材料を使用してよい。いくつかの実装形態では、スペーサ１２７２は、金属ボール（たとえば、銅ボール）であってよい。接着剤層１２７４は、スペーサ１２７２を第１のダイ１２１１に結合するために使用され得る。いくつかの実装形態では、接着剤層１２７４は、第１のダイ１２１１と第２のパッケージ１２０２との間に第１のカプセル化層１２１６が形成されるとき、ギャップコントローラ１２７０が大幅に移動することを防止するように構成され得る。
【００９６】
スペーサ１２７２は、セラミック、金属、および／またはポリマー（たとえば、銅、ポリマーコアボール、および／またはポリマーポスト）を含む、ソリッドスペーサを含み得る。接着剤層１２７４は、アンダーフィルおよび／または高粘度コーナーフィル材料（たとえば、Ｃｏｏｋｓｏｎ  ＨＥＬ−３０、Ｎａｍｉｃｓ  Ｇ８３４５Ｄ）ならびにＲＴＶシリコン（たとえば、ＡＳＥ６００）を含み得る。接着剤層１２７４は、焼結ペースト（たとえば、Ｏｒｍｅｔ４０６、ＣＳ６５０）を含み得る。
【００９７】
図１２に示すように、第１のカプセル化層１２１６は、接着剤層１２７４および／またはスペーサ１２７２を少なくとも部分的に囲む。図１２はまた、ギャップコントローラ１２７０が、第１のダイ１２１１と直接物理的に接触するが、第２のパッケージ１２０２（たとえば、第２のパッケージ１２０２の第２のパッケージ基板１２２０）と直接物理的に接触しないことを示す。いくつかの実装形態では、ギャップコントローラ１２７０は、第１のダイ１２１１と第２のパッケージ１２０２（たとえば、第２のパッケージ１２０２の第２のパッケージ基板１２２０）の両方に直接物理的に接触してよい。いくつかの実装形態では、ギャップコントローラ１２７０は、第２のパッケージ１２０２（たとえば、第２のパッケージ１２０２の第２のパッケージ基板１２２０）に直接物理的に接触し得るが、第１のダイ１２１１と直接接触し得ない。
【００９８】
本開示は、ダイ（たとえば、１２１１、１２２１）をパッケージ基板（たとえば、１２１０、１２２０）に結合するためにはんだボール（たとえば、１２１５、１２２５）が使用されることを図示および説明する。しかしながら、いくつかの実装形態では、ダイをパッケージ基板に結合するために他の相互接続部が使用されてよい。たとえば、いくつかの実装形態は、ダイをパッケージ基板に結合するために、ワイヤボンディングおよびピラー（たとえば、銅ピラー）を使用し得る。
【００９９】
上述のように、異なる実装形態は、ギャップコントローラ１２７０の異なる構成を使用してよい。たとえば、異なる実装形態は、異なる数のギャップコントローラ１２７０を使用してよい。その上、ギャップコントローラ１２７０は、（たとえば、第１のダイ１２１１の中心の上または中心の周りで）第１のダイ１２１１の上方に別様に位置してよい。いくつかの実装形態では、ギャップコントローラ１２７０は、異なる構造および／または材料を含んでよい。
【０１００】
図１３は、接着剤層１２７４を含むギャップコントローラ１３７０を示す。接着剤層１２７４は、第１のダイ１２１１の上方に形成され、第１のカプセル化層１２１６によって少なくとも部分的に囲まれる。
【０１０１】
図１４は、スペーサ１２７２を含むギャップコントローラ１４７０を示す。スペーサ１２７２は、第１のダイ１２１１の上方に形成され、第１のカプセル化層１２１６によって少なくとも部分的に囲まれる。
【０１０２】
図１５は、複数のスペーサ１５７２および接着剤層１２７４を含むギャップコントローラ１５７０を示す。複数のスペーサ１５７２は、接着剤層１２７４によって少なくとも部分的に囲まれる。複数のスペーサ１５７２および接着剤層１２７４は、第１のダイ１２１１の上方に形成され、第１のカプセル化層１２１６によって少なくとも部分的に囲まれる。
【０１０３】
本開示に示すように、ギャップコントローラ（たとえば、１２７０、１３７０、１４７０、１５７０）は、第１のパッケージ（たとえば、第１のパッケージ１２０１）に結合されるが、第２のパッケージ（たとえば、第２のパッケージ１２０２）との結合は行われない。いくつかの実装形態では、ギャップコントローラ（たとえば、１２７０、１３７０、１４７０、１５７０）は、第２のパッケージに物理的に接触し得るが、永続的に第２のパッケージに接合されてはいない。たとえば、ギャップコントローラは、第１のパッケージに接合され得るが、第２のパッケージに接合されなくてよい（たとえば、第２のパッケージとの接合は行われなくてよい）。
【０１０４】
ギャップコントローラ１３７０、１４７０、および／または１５７０は、第１のダイ（たとえば、第１のダイ１２１１）と第２のパッケージ（たとえば、第２のパッケージ１２０２）との間に最小ギャップを設けるための、ギャップ制御のための手段であり得る。いくつかの実装形態では、ギャップコントローラ１３７０、１４７０、１５７０のうちの１つまたは複数は、第１のダイ（たとえば、第１のダイ１２１１）と第２のパッケージ（たとえば、第２のパッケージ１２０２）との間の空間を、その実質的な全体よりも小さく占有し得る。いくつかの実装形態では、ギャップコントローラ１３７０、１４７０、および／または１５７０のうちの１つまたは複数は、個別または集合的に、第１のダイ（たとえば、第１のダイ１２１１）の裏面に、その実質的な全体よりも小さく結合される。いくつかの実装形態では、ギャップコントローラ１３７０、１４７０、および／または１５７０のうちの１つまたは複数は、個別または集合的に、第１のダイ（たとえば、第１のダイ１２１１）の裏面に、その大部分よりも小さく結合される。
【０１０５】
ギャップコントローラ１２７０に対して説明するような寸法は、ギャップコントローラ１３７０、１４７０、および／または１５７０のための寸法に適用可能であり得る。その上、ギャップコントローラ１３７０、１４７０、および／または１５７０は、本開示で説明するパッケージオンパッケージ（ＰｏＰ）デバイスのいずれかの中に実装され得る。異なる実装形態は、ギャップコントローラを含むパッケージオンパッケージ（ＰｏＰ）デバイスの異なる構成および／または組合せを含んでよい。以下は、ギャップコントローラを含む様々なパッケージオンパッケージ（ＰｏＰ）デバイスのさらなる例である。
【０１０６】
ギャップコントローラを備える例示的なパッケージオンパッケージ（ＰｏＰ）デバイス
図１６は、第１のパッケージ１６０１、第２のパッケージ１２０２、およびギャップコントローラ１２７０を含む、別のパッケージオンパッケージ（ＰｏＰ）デバイス１６００を示す。第２のパッケージ１２０２は、第１のパッケージ１６０１に結合される。第１のパッケージ１６０１は、第１の集積回路（ＩＣ）パッケージであり得る。パッケージオンパッケージ（ＰｏＰ）デバイス１６００は、複数のはんだボール１２５１を通じてプリント回路板（ＰＣＢ）３５０に結合される。パッケージオンパッケージ（ＰｏＰ）デバイス１６００は、第１のパッケージ１６０１が異なる構成を有することを除いてパッケージオンパッケージ（ＰｏＰ）デバイス１２００と類似である。パッケージオンパッケージ（ＰｏＰ）デバイス１６００は、本開示で説明する集積デバイスのいずれかの中に埋め込まれ得る。
【０１０７】
上記で説明し以下でさらに説明するように、いくつかの実装形態では、ギャップコントローラ１２７０は、第１のパッケージ１６０１のダイと第２のパッケージ１２０２のパッケージ基板との間に十分な距離、空間、またはギャップがあることを確実にするように構成され、その結果、第１のパッケージ１６０１のダイと第２のパッケージ１２０２のパッケージ基板との間の空間またはギャップの中に、カプセル化層が設けられ得る（たとえば、形成され得る）。ギャップコントローラ１２７０は随意であってよい。
【０１０８】
第１のパッケージ１６０１は、第１のパッケージ基板１２１０、第１のダイ１２１１、第１のアンダーフィル１２１４、複数の第１のはんだボール１２１５、第１のカプセル化層１２１６、ギャップコントローラ１２７０、およびカプセル化層１６１６を含む。したがって、第１のパッケージ１６０１は、２つのカプセル化層（たとえば、１２１６、１６１６）を含む。いくつかの実装形態では、第１のパッケージ１６０１はまた、複数のパッケージ相互接続部１６２７を含み得る。複数のパッケージ相互接続部１６２７は、複数のパッケージ相互接続部１６１７および複数のパッケージ相互接続部１２２７を含み得る。
【０１０９】
カプセル化層１６１６は、第１のダイ１２１１および複数のパッケージ相互接続部１６２７を少なくとも部分的にカプセル化する。たとえば、カプセル化層１６１６は、第１のダイ１２１１および複数のパッケージ相互接続部１６１７を少なくとも部分的にカプセル化し得る。いくつかの実装形態では、カプセル化層１６１６の表面は、第１のダイ１２１１の表面（たとえば、裏面）と実質的に共面であり得る。第１のカプセル化層１２１６は、第１のダイ１２１１およびカプセル化層１６１６の上方に形成される。カプセル化層１６１６は、第１のカプセル化層１２１６と同じ材料または異なる材料であってよい。第１のカプセル化層１２１６は、ギャップコントローラ１２７０および複数のパッケージ相互接続部１６２７を少なくとも部分的にカプセル化する。
【０１１０】
第２のパッケージ１２０２は、第２のパッケージ基板１２２０、第２のダイ１２２１、第２のアンダーフィル１２２４、複数の第２のはんだボール１２２５、および第２のカプセル化層１２２６を含む。いくつかの実装形態では、第２のパッケージ１２０２はまた、複数のパッケージ相互接続部１６２７を含み得、複数のパッケージ相互接続部１６２７は、複数のパッケージ相互接続部１６１７および複数のパッケージ相互接続部１２２７を含む。
【０１１１】
第２のパッケージ１２０２は、複数のパッケージ相互接続部１６２７を通じて第１のパッケージ１６０１に結合され、複数のパッケージ相互接続部１６２７は、複数のパッケージ相互接続部１２２７および複数のパッケージ相互接続部１６１７を含む。複数のパッケージ相互接続部１６２７は、はんだ相互接続部（たとえば、はんだボール）を含み得る。複数のパッケージ相互接続部１６２７は、第１のパッケージ基板１２１０および第２のパッケージ基板１２２０に結合される。具体的には、複数のパッケージ相互接続部１６２７は、（第１のパッケージ基板１２１０の）複数の第１の相互接続部１２１３および（第２のパッケージ基板１２２０の）複数の第２の相互接続部１２２３に結合される。いくつかの実装形態では、複数のパッケージ相互接続部１２２７は、複数の第２の相互接続部１２２３および複数のパッケージ相互接続部１６１７に結合される。複数のパッケージ相互接続部１６１７は、複数の第１の相互接続部１２１３に結合される。
【０１１２】
図１６は、パッケージオンパッケージ（ＰｏＰ）デバイス１６００がカプセル化層３１６によって少なくとも部分的にカプセル化されることを示す。いくつかの実装形態では、カプセル化層３１６は、第１のカプセル化層１２１６とは異なるとともに別個であり得る。いくつかの実装形態では、カプセル化層３１６は、第１のカプセル化層１２１６を含み得る。いくつかの実装形態では、カプセル化層３１６は、第１のカプセル化層１２１６と同じである。したがって、いくつかの実装形態では、カプセル化層３１６は、パッケージオンパッケージ（ＰｏＰ）デバイス１６００をカプセル化し得るとともに、パッケージオンパッケージ（ＰｏＰ）デバイス１６００の内側に位置し得る。上記の概念は、カプセル化層３１６と第１のカプセル化層１２１６との間の破線の境界（たとえば、線）によって図１６に示される。
【０１１３】
ギャップコントローラ１２７０は、第１のダイ１２１１の上方に（たとえば、第１のダイ１２１１の上面の上方に）位置する。具体的には、ギャップコントローラ１２７０は、第１のパッケージ１６０１の第１のダイ１２１１と、第２のパッケージ１２０２の第２のパッケージ基板１２２０との間に位置する。いくつかの実装形態では、ギャップコントローラ１２７０は、第１のパッケージ１６０１の第１のダイ１２１１と第２のパッケージ１２０２の第２のパッケージ基板１２２０との間に、最小距離、最小空間、および／または最小ギャップを設けるように構成される。いくつかの実装形態では、最小距離、最小空間、最小ギャップは、第２のパッケージ基板１２２０の反り、変形、および／またはたわみがあるときでも、第１のパッケージ１６０１の第１のダイ１２１１と第２のパッケージ１２０２の第２のパッケージ基板１２２０との間に、（たとえば、製作プロセス中に）第１のカプセル化層１２１６が流れるための十分な場所があることを確実にする。したがって、いくつかの実装形態では、第１のダイ１２１１の上方に（たとえば、第１のダイ１２１１の上面の上方に）位置する少なくとも１つのギャップコントローラ１２７０は、第１のダイ１２１１と（第２のパッケージ１２０２の）第２のパッケージ基板１２２０との間に、十分な量の第１のカプセル化層１２１６が形成されることを確実にする。
【０１１４】
ギャップコントローラを備える例示的なパッケージオンパッケージ（ＰｏＰ）デバイス
図１７は、第１のパッケージ１７０１、第２のパッケージ１２０２、およびギャップコントローラ１２７０を含む、別のパッケージオンパッケージ（ＰｏＰ）デバイス１７００を示す。第２のパッケージ１２０２は、第１のパッケージ１７０１に結合される。第１のパッケージ１７０１は、第１の集積回路（ＩＣ）パッケージであり得る。パッケージオンパッケージ（ＰｏＰ）デバイス１７００は、複数のはんだボール１２５１を通じてプリント回路板（ＰＣＢ）３５０に結合される。パッケージオンパッケージ（ＰｏＰ）デバイス１７００は、第１のパッケージ１７０１が異なる構成を有することを除いてパッケージオンパッケージ（ＰｏＰ）デバイス１６００と類似である。具体的には、第１のパッケージ１７０１は、２つのカプセル化層を含み、ここで、一方のカプセル化層は、第１のパッケージ１７０１の第１のダイ１２１１の上方でオーバーモールドされる。パッケージオンパッケージ（ＰｏＰ）デバイス１７００は、本開示で説明する集積デバイスのいずれかの中に埋め込まれ得る。
【０１１５】
上記で説明し以下でさらに説明するように、いくつかの実装形態では、ギャップコントローラ１２７０は、第１のパッケージ１７０１のダイと第２のパッケージ１２０２のパッケージ基板との間に十分な距離、空間、またはギャップがあることを確実にするように構成され、その結果、第１のパッケージ１７０１のダイと第２のパッケージ１２０２のパッケージ基板との間の空間またはギャップの中に、カプセル化層が設けられ得る（たとえば、形成され得る）。ギャップコントローラ１２７０は随意であってよい。
【０１１６】
第１のパッケージ１７０１は、第１のパッケージ基板１２１０、第１のダイ１２１１、第１のアンダーフィル１２１４、複数の第１のはんだボール１２１５、第１のカプセル化層１２１６、ギャップコントローラ１２７０、およびカプセル化層１７１６を含む。したがって、第１のパッケージ１７０１は、２つのカプセル化層（たとえば、１２１６、１７１６）を含む。いくつかの実装形態では、第１のパッケージ１７０１はまた、複数のパッケージ相互接続部１６２７を含み得る。複数のパッケージ相互接続部１６２７は、複数のパッケージ相互接続部１６１７および複数のパッケージ相互接続部１２２７を含み得る。
【０１１７】
カプセル化層１７１６は、第１のダイ１２１１および複数のパッケージ相互接続部１６２７を少なくとも部分的にカプセル化する。具体的には、カプセル化層１７１６は、第１のダイ１２１１の上方でオーバーモールドされる。すなわち、カプセル化層１７１６は、第１のダイ１２１１の表面（たとえば、裏面）をカプセル化する。したがって、カプセル化層１７１６の表面は、第１のダイ１２１１の表面（たとえば、裏面）と実質的に共面でない。第１のカプセル化層１２１６は、ギャップコントローラ１２７０および複数のパッケージ相互接続部１６２７を少なくとも部分的にカプセル化する。第１のカプセル化層１２１６は、カプセル化層１７１６の上方に形成される。カプセル化層１７１６は、第１のカプセル化層１２１６と同じ材料または異なる材料であってよい。
【０１１８】
図１７は、パッケージオンパッケージ（ＰｏＰ）デバイス１７００がカプセル化層３１６によって少なくとも部分的にカプセル化されることを示す。いくつかの実装形態では、カプセル化層３１６は、第１のカプセル化層１２１６とは異なるとともに別個であり得る。いくつかの実装形態では、カプセル化層３１６は、第１のカプセル化層１２１６を含み得る。いくつかの実装形態では、カプセル化層３１６は、第１のカプセル化層１２１６と同じである。したがって、いくつかの実装形態では、カプセル化層３１６は、パッケージオンパッケージ（ＰｏＰ）デバイス１７００をカプセル化し得るとともに、パッケージオンパッケージ（ＰｏＰ）デバイス１７００の内側に位置し得る。上記の概念は、カプセル化層３１６と第１のカプセル化層１２１６との間の破線の境界（たとえば、線）によって図１７に示される。
【０１１９】
図１７に示すように、ギャップコントローラ１２７０は、カプセル化層１７１６の上方に位置する。具体的には、ギャップコントローラ１２７０は、第１のパッケージ１７０１の第１のダイ１２１１と、第２のパッケージ１２０２の第２のパッケージ基板１２２０との間に位置する。いくつかの実装形態では、ギャップコントローラ１２７０は、第１のパッケージ１７０１の第１のダイ１２１１の上方のカプセル化層１７１６と、第２のパッケージ１２０２の第２のパッケージ基板１２２０との間に、最小距離、最小空間、および／または最小ギャップを設けるように構成される。いくつかの実装形態では、最小距離、最小空間、最小ギャップは、第２のパッケージ基板１２２０の反り、変形、および／またはたわみがあるときでも、第１のパッケージ１７０１の第１のダイ１２１１の上方のカプセル化層１７１６と第２のパッケージ１２０２の第２のパッケージ基板１２２０との間に、（たとえば、製作プロセス中に）第１のカプセル化層１２１６が流れるための十分な場所があることを確実にする。したがって、いくつかの実装形態では、第１のダイ１２１１上のカプセル化層１７１６の上方に位置する少なくとも１つのギャップコントローラ１２７０は、第１のダイ１２１１の上方のカプセル化層１７１６と（第２のパッケージ１２０２の）第２のパッケージ基板１２２０との間に、十分な量の第１のカプセル化層１２１６が形成されることを確実にする。
【０１２０】
図１７は、ギャップコントローラ１２７０が、第１のダイ１２１１にも第２のパッケージ１２０２（たとえば、第２のパッケージ１２０２の第２のパッケージ基板１２２０）にも直接物理的に接触しないことを示す。図１７はまた、ギャップコントローラ１２７０が、第１のダイ１２１１の上方のカプセル化層１７１６と、第２のパッケージ１２０２（たとえば、第２のパッケージ１２０２の第２のパッケージ基板１２２０の底面）との間に、ギャップ１２９０（たとえば、最小ギャップ）を設けるように構成されることを示す。いくつかの実装形態では、第１のダイ１２１１と第２のパッケージ１２０２（たとえば、第２のパッケージ１２０２の第２のパッケージ基板１２２０）との間のギャップは、ギャップ１２９０および第１のダイ１２１１の上方のカプセル化層１７１６の厚さを含み得る。
【０１２１】
ギャップコントローラを備える例示的なパッケージオンパッケージ（ＰｏＰ）デバイス
図１８は、第１のパッケージ１８０１、第２のパッケージ１２０２、およびギャップコントローラ１２７０を含む、別のパッケージオンパッケージ（ＰｏＰ）デバイス１８００を示す。第２のパッケージ１２０２は、第１のパッケージ１８０１に結合される。パッケージオンパッケージ（ＰｏＰ）デバイス１８００は、複数のはんだボール１２５１を通じてプリント回路板（ＰＣＢ）３５０に結合される。パッケージオンパッケージ（ＰｏＰ）デバイス１８００は、第１のパッケージ１８０１が異なる構成を有することを除いてパッケージオンパッケージ（ＰｏＰ）デバイス１６００と類似である。具体的には、第１のパッケージ１８０１は、ウエハレベルパッケージ（ＷＬＰ）を含む。パッケージオンパッケージ（ＰｏＰ）デバイス１８００は、本開示で説明する集積デバイスのいずれかの中に埋め込まれ得る。
【０１２２】
上記で説明し以下でさらに説明するように、いくつかの実装形態では、ギャップコントローラ１２７０は、第１のパッケージ１８０１のダイと第２のパッケージ１２０２のパッケージ基板との間に十分な距離、空間、またはギャップがあることを確実にするように構成され、その結果、第１のパッケージ１８０１のダイと第２のパッケージ１２０２のパッケージ基板との間の空間またはギャップの中に、カプセル化層が設けられ得る（たとえば、形成され得る）。ギャップコントローラ１２７０は随意であってよい。
【０１２３】
第１のパッケージ１８０１は、ファンアウトウエハレベルパッケージ（ＦＯＷＬＰ）を含み得る。第１のパッケージ１８０１は、第１の再分配部分１８１０、第１のダイ１８１１、第１のカプセル化層１２１６、およびカプセル化層１８１６を含む。第１の再分配部分１８１０は、（たとえば、異なるＩ／Ｏピッチを有するデバイスとの間でのシグナリングのファニング（ｆａｎｎｉｎｇ）またはルーティング（ｒｏｕｔｉｎｇ）のための）ファンアウト部分であり得る。第１のパッケージ１８０１はまた、複数のパッケージ相互接続部１８２７を含み得る。複数のパッケージ相互接続部１８２７は、複数のパッケージ相互接続部１８１７および複数のパッケージ相互接続部１２２７を含み得る。複数のパッケージ相互接続部１８２７は、はんだ相互接続部（たとえば、はんだボール）を含み得る。
【０１２４】
第１の再分配部分１８１０は、少なくとも１つの誘電体層１８１２、少なくとも１つの再分配層１８１５、および少なくとも１つのアンダーバンプメタライゼーション（ＵＢＭ）層１８１９を含む。再分配層（たとえば、１８１５）は、ダイのＩ／Ｏパッドからパッケージの他の部分にシグナリングを再分配し得る。少なくとも１つの再分配層１８１５は、少なくとも１つのＵＢＭ層１８１９に結合される。少なくとも１つのＵＢＭ層１８１９は、複数のはんだボール１２５１に結合される。いくつかの実装形態では、少なくとも１つのＵＢＭ層１８１９は随意であってよい。そのような事例では、複数のはんだボール１２５１は、少なくとも１つの再分配層１８１５に結合され得る。
【０１２５】
第１のダイ１８１１は、複数のトランジスタおよび／または他の電子構成要素を含む集積回路（ＩＣ）であってよい。第１のダイ１８１１は、論理ダイおよび／またはメモリダイであってよい。第１のダイ１８１１は、ベアダイであってよい。第１のダイ１８１１は、パッド１８１３を含み得る。第１のダイ１８１１は、第１の再分配部分１８１０に結合される。具体的には、第１のダイ１８１１のパッド１８１３は、少なくとも１つの再分配層１８１５に結合される。
【０１２６】
カプセル化層１８１６は、第１のダイ１８１１および複数のパッケージ相互接続部１８２７を少なくとも部分的にカプセル化する。たとえば、カプセル化層１８１６は、第１のダイ１８１１および複数のパッケージ相互接続部１８１７を少なくとも部分的にカプセル化し得る。いくつかの実装形態では、カプセル化層１８１６の表面は、第１のダイ１８１１の表面（たとえば、裏面）と実質的に共面であり得る。第１のカプセル化層１２１６は、第１のダイ１８１１およびカプセル化層１８１６の上方に形成される。カプセル化層１８１６は、第１のカプセル化層１２１６と同じ材料または異なる材料であってよい。第１のカプセル化層１２１６は、ギャップコントローラ１２７０および複数のパッケージ相互接続部１８２７を少なくとも部分的にカプセル化する。
【０１２７】
第２のパッケージ１２０２は、複数のパッケージ相互接続部１８２７を通じて第１のパッケージ１８０１に結合され、複数のパッケージ相互接続部１８２７は、複数のパッケージ相互接続部１２２７および複数のパッケージ相互接続部１８１７を含む。複数のパッケージ相互接続部１８２７は、はんだ相互接続部（たとえば、はんだボール）を含み得る。複数のパッケージ相互接続部１８２７は、第１の再分配部分１８１０および第２のパッケージ基板１２２０に結合される。具体的には、複数のパッケージ相互接続部１８２７は、（第１の再分配部分１８１０の）少なくとも１つの再分配層１８１５および（第２のパッケージ基板１２２０の）複数の第２の相互接続部１２２３に結合される。いくつかの実装形態では、複数のパッケージ相互接続部１２２７は、複数の第２の相互接続部１２２３および複数のパッケージ相互接続部１８１７に結合される。複数のパッケージ相互接続部１８１７は、第１の再分配部分１８１０の少なくとも１つの再分配層１８１５に結合される。
【０１２８】
図１８は、パッケージオンパッケージ（ＰｏＰ）デバイス１８００がカプセル化層３１６によって少なくとも部分的にカプセル化されることを示す。いくつかの実装形態では、カプセル化層３１６は、第１のカプセル化層１２１６とは異なるとともに別個であり得る。いくつかの実装形態では、カプセル化層３１６は、第１のカプセル化層１２１６を含み得る。いくつかの実装形態では、カプセル化層３１６は、第１のカプセル化層１２１６と同じである。したがって、いくつかの実装形態では、カプセル化層３１６は、パッケージオンパッケージ（ＰｏＰ）デバイス１８００をカプセル化し得るとともに、パッケージオンパッケージ（ＰｏＰ）デバイス１８００の内側に位置し得る。上記の概念は、カプセル化層３１６と第１のカプセル化層１２１６との間の破線の境界（たとえば、線）によって図１８に示される。
【０１２９】
ギャップコントローラ１２７０は、第１のダイ１８１１（たとえば、第１のダイ１８１１の裏側）の上方に位置する。具体的には、ギャップコントローラ１２７０は、第１のパッケージ１８０１の第１のダイ１８１１と、第２のパッケージ１２０２の第２のパッケージ基板１２２０との間に位置する。いくつかの実装形態では、ギャップコントローラ１２７０は、第１のパッケージ１８０１の第１のダイ１８１１と第２のパッケージ１２０２の第２のパッケージ基板１２２０との間に、最小距離、最小空間、および／または最小ギャップを設けるように構成される。いくつかの実装形態では、最小距離、最小空間、最小ギャップは、第２のパッケージ基板１２２０の反り、変形、および／またはたわみがあるときでも、第１のパッケージ１８０１の第１のダイ１８１１と第２のパッケージ１２０２の第２のパッケージ基板１２２０との間に、（たとえば、製作プロセス中に）第１のカプセル化層１２１６が流れるための十分な場所があることを確実にする。したがって、いくつかの実装形態では、第１のダイ１８１１の上方に（たとえば、第１のダイ１８１１の裏側の上方に）位置する少なくとも１つのギャップコントローラ１２７０は、第１のダイ１８１１と（第２のパッケージ１２０２の）第２のパッケージ基板１２２０との間に、十分な量の第１のカプセル化層１２１６が形成されることを確実にする。
【０１３０】
ギャップコントローラを備える例示的なパッケージオンパッケージ（ＰｏＰ）デバイス
図１９は、第１のパッケージ１７０１、第２のパッケージ１９０２、およびギャップコントローラ１２７０を含む、別のパッケージオンパッケージ（ＰｏＰ）デバイス１９００を示す。第２のパッケージ１９０２は、第１のパッケージ１７０１に結合される。第１のパッケージ１７０１は、第１の集積回路（ＩＣ）パッケージであり得る。パッケージオンパッケージ（ＰｏＰ）デバイス１９００は、複数のはんだボール１２５１を通じてプリント回路板（ＰＣＢ）３５０に結合される。パッケージオンパッケージ（ＰｏＰ）デバイス１９００は、第２のパッケージ１９０２が異なる構成を有することを除いて図１７のパッケージオンパッケージ（ＰｏＰ）デバイス１７００と類似である。具体的には、第２のパッケージ１９０２は、ウエハレベルパッケージ（ＷＬＰ）を含む。パッケージオンパッケージ（ＰｏＰ）デバイス１９００は、本開示で説明する集積デバイスのいずれかの中に埋め込まれ得る。
【０１３１】
以下でさらに説明するように、いくつかの実装形態では、ギャップコントローラ１２７０は、第１のパッケージ１７０１のダイと第２のパッケージ１９０２の再分配部分との間に十分な距離、空間、またはギャップがあることを確実にするように構成され、その結果、第１のパッケージ１７０１のダイと第２のパッケージ１９０２の再分配部分との間の空間またはギャップの中に、カプセル化層が設けられ得る（たとえば、形成され得る）。ギャップコントローラ１２７０は随意であってよい。
【０１３２】
第１のパッケージ１７０１は、第１のパッケージ基板１２１０、第１のダイ１２１１、第１のアンダーフィル１２１４、複数の第１のはんだボール１２１５、第１のカプセル化層１２１６、ギャップコントローラ１２７０、およびカプセル化層１７１６を含む。したがって、第１のパッケージ１７０１は、２つのカプセル化層（たとえば、１２１６、１７１６）を含む。いくつかの実装形態では、第１のパッケージ１７０１はまた、複数のパッケージ相互接続部１６２７を含み得る。複数のパッケージ相互接続部１６２７は、複数のパッケージ相互接続部１６１７および複数のパッケージ相互接続部１２２７を含み得る。
【０１３３】
第２のパッケージ１９０２は、ファンアウトウエハレベルパッケージ（ＦＯＷＬＰ）を含み得る。第２のパッケージ１９０２は、第２の再分配部分１９２０、第２のダイ１９２１、および第２のカプセル化層１９２６を含む。第２の再分配部分１９２０は、（たとえば、異なるＩ／Ｏピッチを有するデバイスとの間でのシグナリングのファニングまたはルーティングのための）ファンアウト部分であり得る。
【０１３４】
第２の再分配部分１９２０は、少なくとも１つの誘電体層１９２２、少なくとも１つの再分配層１９２５、および少なくとも１つのアンダーバンプメタライゼーション（ＵＢＭ）層１９２９を含む。再分配層（たとえば、１９２５）は、ダイのＩ／Ｏパッドからパッケージの他の部分にシグナリングを再分配し得る。少なくとも１つの再分配層１９２５は、少なくとも１つのＵＢＭ層１９２９に結合される。少なくとも１つのＵＢＭ層１９２９は、複数のパッケージ相互接続部１２２７（たとえば、はんだボール）に結合される。いくつかの実装形態では、少なくとも１つのＵＢＭ層１９２９は随意であってよい。そのような事例では、複数のパッケージ相互接続部１２２７（たとえば、はんだボール）は、少なくとも１つの再分配層１９２５に結合され得る。
【０１３５】
第２のダイ１９２１は、複数のトランジスタおよび／または他の電子構成要素を含む集積回路（ＩＣ）であってよい。第２のダイ１９２１は、論理ダイおよび／またはメモリダイであってよい。第２のダイ１９２１は、ベアダイであってよい。第２のダイ１９２１は、パッド１９２３を含み得る。第２のダイ１９２１は、第２の再分配部分１９２０に結合される。具体的には、第２のダイ１９２１のパッド１９２３は、少なくとも１つの再分配層１９２５に結合される。
【０１３６】
第２のカプセル化層１９２６は、第２のダイ１９２１を少なくとも部分的にカプセル化する。第２のカプセル化層１９２６は、第２の再分配部分１９２０に結合される。異なる実装形態は、第２のカプセル化層１９２６用に異なる材料を使用してよい。たとえば、第２のカプセル化層１９２６は、モールドおよび／またはエポキシ充填剤を含んでよい。
【０１３７】
図１９に示すように、ギャップコントローラ１２７０は、カプセル化層１７１６の上方に位置する。具体的には、ギャップコントローラ１２７０は、第１のパッケージ１７０１の第１のダイ１２１１と、第２のパッケージ１９０２の第２の再分配部分１９２０との間に位置する。いくつかの実装形態では、ギャップコントローラ１２７０は、第１のパッケージ１７０１の第１のダイ１２１１の上方のカプセル化層１７１６と、第２のパッケージ１９０２の第２の再分配部分１９２０との間に、最小距離、最小空間、および／または最小ギャップを設けるように構成される。いくつかの実装形態では、最小距離、最小空間、最小ギャップは、第２の再分配部分１９２０の反り、変形、および／またはたわみがあるときでも、第１のパッケージ１７０１の第１のダイ１２１１の上方のカプセル化層１７１６と第２のパッケージ１９０２の第２の再分配部分１９２０との間に、（たとえば、製作プロセス中に）第１のカプセル化層１２１６が流れるための十分な場所があることを確実にする。したがって、いくつかの実装形態では、第１のダイ１２１１上のカプセル化層１７１６の上方に位置する少なくとも１つのギャップコントローラ１２７０は、第１のダイ１２１１の上方のカプセル化層１７１６と（第２のパッケージ１９０２の）第２の再分配部分１９２０との間に、十分な量の第１のカプセル化層１２１６が形成されることを確実にする。
【０１３８】
図１９は、パッケージオンパッケージ（ＰｏＰ）デバイス１９００がカプセル化層３１６によって少なくとも部分的にカプセル化されることを示す。いくつかの実装形態では、カプセル化層３１６は、第１のカプセル化層１２１６とは異なるとともに別個であり得る。いくつかの実装形態では、カプセル化層３１６は、第１のカプセル化層１２１６を含み得る。いくつかの実装形態では、カプセル化層３１６は、第１のカプセル化層１２１６と同じである。したがって、いくつかの実装形態では、カプセル化層３１６は、パッケージオンパッケージ（ＰｏＰ）デバイス１９００をカプセル化し得るとともに、パッケージオンパッケージ（ＰｏＰ）デバイス１９００の内側に位置し得る。上記の概念は、カプセル化層３１６と第１のカプセル化層１２１６との間の破線の境界（たとえば、線）によって図１９に示される。
【０１３９】
図１９は、ギャップコントローラ１２７０が、第１のダイ１２１１にも第２のパッケージ１９０２（たとえば、第２のパッケージ１９０２の第２の再分配部分１９２０）にも直接物理的に接触しないことを示す。いくつかの実装形態では、カプセル化層１７１６の表面は、たとえば、図１６で説明したように、第１のダイ１２１１の表面（たとえば、上面）と共面であり得る。そのような事例では、ギャップコントローラ１２７０は、第１のダイ１２１１の上方に位置し得、第１のダイ１２１１と物理的に接触し得る。
【０１４０】
図１９はまた、ギャップコントローラ１２７０が、第１のダイ１２１１の上方のカプセル化層１７１６と、第２のパッケージ１９０２（たとえば、第２のパッケージ１９０２の第２の再分配部分１９２０の底面）との間に、ギャップ１２９０（たとえば、最小ギャップ）を設けるように構成されることを示す。いくつかの実装形態では、第１のダイ１２１１と第２のパッケージ１９０２（たとえば、第２のパッケージ１９０２の第２の再分配部分１９２０）との間のギャップは、ギャップ１２９０および第１のダイ１２１１の上方のカプセル化層１７１６の厚さを含み得る。
【０１４１】
ギャップコントローラを備える例示的なパッケージオンパッケージ（ＰｏＰ）デバイス
図２０は、第１のパッケージ２００１、第２のパッケージ１９０２、およびギャップコントローラ１２７０を含む、別のパッケージオンパッケージ（ＰｏＰ）デバイス２０００を示す。第２のパッケージ１９０２は、第１のパッケージ２００１に結合される。パッケージオンパッケージ（ＰｏＰ）デバイス２０００は、複数のはんだボール１２５１を通じてプリント回路板（ＰＣＢ）３５０に結合される。パッケージオンパッケージ（ＰｏＰ）デバイス２０００は、第１のパッケージ２００１が異なる構成を有することを除いてパッケージオンパッケージ（ＰｏＰ）デバイス１９００と類似である。具体的には、第１のパッケージ２００１は、ウエハレベルパッケージ（ＷＬＰ）を含む。したがって、図２０のパッケージオンパッケージ（ＰｏＰ）デバイス２０００は、２つのウエハレベルパッケージ（ＷＬＰ）を含む。パッケージオンパッケージ（ＰｏＰ）デバイス２０００は、本開示で説明する集積デバイスのいずれかの中に埋め込まれ得る。
【０１４２】
上記で説明し以下でさらに説明するように、いくつかの実装形態では、ギャップコントローラ１２７０は、第１のパッケージ２００１のダイと第２のパッケージ１９０２の再分配部分との間に十分な距離、空間、またはギャップがあることを確実にするように構成され、その結果、第１のパッケージ２００１のダイと第２のパッケージ１９０２の再分配部分との間の空間またはギャップの中に、カプセル化層が設けられ得る（たとえば、形成され得る）。ギャップコントローラ１２７０は随意であってよい。
【０１４３】
第１のパッケージ２００１は、ファンアウトウエハレベルパッケージ（ＦＯＷＬＰ）を含み得る。第１のパッケージ２００１は、第１の再分配部分１８１０、第１のダイ１８１１、第１のカプセル化層１２１６、カプセル化層１８１６、および複数の相互接続部２０１７（たとえば、ビア）を含む。第１の再分配部分１８１０は、（たとえば、異なるＩ／Ｏピッチを有するデバイスとの間でのシグナリングのファニングまたはルーティングのための）ファンアウト部分であり得る。第１のパッケージ２００１はまた、複数のパッケージ相互接続部１２２７を含み得る。
【０１４４】
第１の再分配部分１８１０は、少なくとも１つの誘電体層１８１２、少なくとも１つの再分配層１８１５、および少なくとも１つのアンダーバンプメタライゼーション（ＵＢＭ）層１８１９を含む。再分配層（たとえば、１８１５）は、ダイのＩ／Ｏパッドからパッケージの他の部分にシグナリングを再分配し得る。少なくとも１つの再分配層１８１５は、少なくとも１つのＵＢＭ層１８１９に結合される。少なくとも１つのＵＢＭ層１８１９は、複数のはんだボール１２５１に結合される。いくつかの実装形態では、少なくとも１つのＵＢＭ層１８１９は随意であってよい。そのような事例では、複数のはんだボール１２５１は、少なくとも１つの再分配層１８１５に結合され得る。
【０１４５】
第１のダイ１８１１は、複数のトランジスタおよび／または他の電子構成要素を含む集積回路（ＩＣ）であってよい。第１のダイ１８１１は、論理ダイおよび／またはメモリダイであってよい。第１のダイ１８１１は、ベアダイであってよい。第１のダイ１８１１は、パッド１８１３を含み得る。第１のダイ１８１１は、第１の再分配部分１８１０に結合される。具体的には、第１のダイ１８１１のパッド１８１３は、少なくとも１つの再分配層１８１５に結合される。
【０１４６】
複数の相互接続部２０１７は、カプセル化層１８１６を横断する。複数の相互接続部２０１７は、第１の再分配部分１８１０に結合される。具体的には、複数の相互接続部２０１７は、少なくとも１つの再分配層１８１５に結合される。
【０１４７】
カプセル化層１８１６は、第１のダイ１８１１および複数の相互接続部２０１７を少なくとも部分的にカプセル化する。いくつかの実装形態では、カプセル化層１８１６の表面は、第１のダイ１８１１の表面（たとえば、裏面）と実質的に共面であり得る。第１のカプセル化層１２１６は、第１のダイ１８１１およびカプセル化層１８１６の上方に形成される。カプセル化層１８１６は、第１のカプセル化層１２１６と同じ材料または異なる材料であってよい。第１のカプセル化層１２１６は、ギャップコントローラ１２７０および複数の相互接続部１２２７を少なくとも部分的にカプセル化する。
【０１４８】
第２のパッケージ１９０２は、ファンアウトウエハレベルパッケージ（ＦＯＷＬＰ）を含み得る。第２のパッケージ１９０２は、第２の再分配部分１９２０、第２のダイ１９２１、および第２のカプセル化層１９２６を含む。第２の再分配部分１９２０は、（たとえば、異なるＩ／Ｏピッチを有するデバイスとの間でのシグナリングのファニングまたはルーティングのための）ファンアウト部分であり得る。
【０１４９】
第２のパッケージ１９０２は、複数のパッケージ相互接続部１２２７を通じて第１のパッケージ２００１に結合される。複数のパッケージ相互接続部１２２７は、はんだ相互接続部（たとえば、はんだボール）を含み得る。複数のパッケージ相互接続部１２２７は、第２の再分配部分１９２０、および第１のパッケージ２００１の複数の相互接続部２０１７（たとえば、ビア）に結合される。具体的には、複数のパッケージ相互接続部１２２７は、ＵＢＭ層１９２９、および第１のパッケージ２００１の複数の相互接続部２０１７（たとえば、ビア）に結合される。いくつかの実装形態では、複数のパッケージ相互接続部１２２７は、再分配層１９２５、および第１のパッケージ２００１の複数の相互接続部２０１７（たとえば、ビア）に結合される。
【０１５０】
ギャップコントローラ１２７０は、第１のダイ１８１１の上方に（たとえば、第１のダイ１８１１の裏側の上方に）位置する。具体的には、ギャップコントローラ１２７０は、第１のパッケージ２００１の第１のダイ１８１１と、第２のパッケージ１９０２の第２の再分配部分１９２０との間に位置する。いくつかの実装形態では、ギャップコントローラ１２７０は、第１のパッケージ２００１の第１のダイ１８１１と第２のパッケージ１９０２の第２の再分配部分１９２０との間に、最小距離、最小空間、および／または最小ギャップを設けるように構成される。いくつかの実装形態では、最小距離、最小空間、最小ギャップは、第２の再分配部分１９２０の反り、変形、および／またはたわみがあるときでも、第１のパッケージ２００１の第１のダイ１８１１と第２のパッケージ１９０２の第２の再分配部分１９２０との間に、（たとえば、製作プロセス中に）第１のカプセル化層１２１６が流れるための十分な場所があることを確実にする。したがって、いくつかの実装形態では、第１のダイ１８１１の上方に（たとえば、第１のダイ１８１１の裏側の上方に）位置する少なくとも１つのギャップコントローラ１２７０は、第１のダイ１８１１と（第２のパッケージ１９０２の）第２の再分配部分１９２０との間に、十分な量の第１のカプセル化層１２１６が形成されることを確実にする。
【０１５１】
図２０は、パッケージオンパッケージ（ＰｏＰ）デバイス２０００がカプセル化層３１６によって少なくとも部分的にカプセル化されることを示す。いくつかの実装形態では、カプセル化層３１６は、第１のカプセル化層１２１６とは異なるとともに別個であり得る。いくつかの実装形態では、カプセル化層３１６は、第１のカプセル化層１２１６を含み得る。いくつかの実装形態では、カプセル化層３１６は、第１のカプセル化層１２１６と同じである。したがって、いくつかの実装形態では、カプセル化層３１６は、パッケージオンパッケージ（ＰｏＰ）デバイス２０００をカプセル化し得るとともに、パッケージオンパッケージ（ＰｏＰ）デバイス２０００の内側に位置し得る。上記の概念は、カプセル化層３１６と第１のカプセル化層１２１６との間の破線の境界（たとえば、線）によって図２０に示される。
【０１５２】
ギャップコントローラを含むパッケージオンパッケージ（ＰｏＰ）デバイスの様々な例を説明したが、ギャップコントローラを含むパッケージオンパッケージ（ＰｏＰ）デバイスを製作するための様々なプロセスおよび方法が、次に説明される。
【０１５３】
ギャップコントローラを備えるパッケージを製作するための例示的なシーケンス
いくつかの実装形態では、ギャップコントローラを含むパッケージを提供／製作することは、いくつかのプロセスを含む。図２１（図２１Ａ〜図２１Ｃを含む）は、ギャップコントローラを含むパッケージを提供／製作するための例示的なシーケンスを示す。いくつかの実装形態では、図２１Ａ〜図２１Ｃのシーケンスは、図１２および図１６〜図１９のギャップコントローラを含むパッケージ（たとえば、集積回路（ＩＣ）パッケージ）、ならびに／または本開示で説明する他のパッケージを製作するために使用され得る。図１６のパッケージ集積デバイスを提供／製作するコンテキストにおいて図２１Ａ〜図２１Ｃが説明される。具体的には、図１６の第１のパッケージ１６０１を製作するコンテキストにおいて図２１Ａ〜図２１Ｃが説明される。
【０１５４】
パッケージを提供するためのシーケンスを簡略化および／または明確化するために、図２１Ａ〜図２１Ｃのシーケンスが１つまたは複数のステージを組み合わせてよいことに留意されたい。いくつかの実装形態では、プロセスの順序は変更または修正されてよい。
【０１５５】
ステージ１は、図２１Ａに示すように、設けられた第１の誘電体層２１１２を示す。第１の誘電体層２１１２は、コア層であり得る。第１の誘電体層２１１２は、形成されてよく、または供給元によって提供されてよい。
【０１５６】
ステージ２は、第１の誘電体層２１１２の中に形成された少なくとも１つのキャビティ２１０１を示す。異なる実装形態は、第１の誘電体層２１１２の中にキャビティ２１０１を別様に形成してよい。キャビティ２１０１を形成するために、レーザープロセスおよび／またはフォトリソグラフィプロセスが使用され得る。
【０１５７】
ステージ３は、第１の誘電体層２１１２の上および／または中に形成された第１の金属層２１０４および第２の金属層２１０６を示す。第１の金属層２１０４および第２の金属層２１０６は、少なくとも図１６において上記で説明したような複数の第１の相互接続部１２１３を表し得る。
【０１５８】
ステージ４は、第１の誘電体層２１１２上に形成された第２の誘電体層２１２２および第３の誘電体層２１３２を示す。
【０１５９】
ステージ５は、第２の誘電体層２１２２の中に形成された少なくとも１つのキャビティ２１０５、および第３の誘電体層２１３２の中に形成された少なくとも１つのキャビティ２１０７を示す。異なる実装形態は、キャビティ２１０５を第２の誘電体層２１２２の中に、またキャビティ２１０７を第３の誘電体層２１３２の中に、別様に形成してよい。キャビティ２１０５および／またはキャビティ２１０７を形成するために、レーザープロセスおよび／またはフォトリソグラフィプロセスが使用され得る。
【０１６０】
ステージ６は、第２の誘電体層２１２２の上および／または中に形成された第３の金属層２１０８、ならびに第３の誘電体層２１３２の上および／または中に形成された第４の金属層２１１０を示す。第３の金属層２１０８および第４の金属層２１１０は、少なくとも図１６において上記で説明したような複数の第１の相互接続部１２１３を表し得る。ステージ６は、少なくとも１つの誘電体層および複数の第１の相互接続部を含むパッケージ基板（たとえば、第１のパッケージ基板１２１０）を表し得る。
【０１６１】
ステージ７は、誘電体層１２１２の上方に形成された第１のはんだレジスト層１２８０、および誘電体層１２１２の上方に形成された第２のはんだレジスト層１２８２を示す。誘電体層１２１２は、第１の誘電体層２１１２、第２の誘電体層２１２２、および第３の誘電体層２１３２を集合的に表し得る。ステージ７は、誘電体層１２１２、複数の第１の相互接続部１２１３、第１のはんだレジスト層１２８０、および第２のはんだレジスト層１２８２を含む、パッケージ基板（たとえば、第１のパッケージ基板１２１０）を表し得る。
【０１６２】
ステージ８は、図２１Ｂに示すように、第１のパッケージ基板１２１０に結合された複数のはんだボール１２５１を示す。具体的には、複数のはんだボール１２５１は、複数の第１の相互接続部１２１３に結合される。
【０１６３】
ステージ９は、複数の第１のはんだボール１２１５を通じて第１のパッケージ基板１２１０に結合された第１のダイ１２１１を示す。異なる実装形態は、第１のダイ１２１１を第１のパッケージ基板１２１０に別様に（たとえば、相互接続ピラーを使用することによって）結合してよい。いくつかの実装形態では、第１のダイ１２１１を第１のパッケージ基板１２１０に結合するために、リフロープロセス（たとえば、チップアタッチリフロープロセス）が使用され得る。いくつかの実装形態では、リフロープロセスの後に還流プロセスが使用され得る。
【０１６４】
ステージ１０は、第１のダイ１２１１と第１のパッケージ基板１２１０との間に設けられた第１のアンダーフィル１２１４を示す。第１のアンダーフィル１２１４は、複数の第１のはんだボール１２１５を少なくとも部分的に囲み得る。いくつかの実装形態では、第１のアンダーフィル１２１４を設けることは、アンダーフィルディスペンスプロセスを含む。
【０１６５】
ステージ１１は、図２１Ｃに示すように、第１のパッケージ基板１２１０の上方に設けられた（たとえば、形成された）複数のパッケージ相互接続部１６１７を示す。複数のパッケージ相互接続部１６１７は、はんだ相互接続部を含み得る。
【０１６６】
ステージ１２は、第１のダイ１２１１、第１のパッケージ基板１２１０、および複数のパッケージ相互接続部１６１７の上方に少なくとも部分的に形成された、カプセル化層１６１６を示す。いくつかの実装形態では、カプセル化層１６１６は、第１のダイ１２１１および複数のパッケージ相互接続部１６１７を少なくとも部分的にカプセル化する。いくつかの実装形態では、第１のダイ１２１１は、カプセル化層１６１６によって全体的にカプセル化され、カプセル化層１６１６は、カプセル化層１６１６の上面が第１のダイ１２１１の表面（たとえば、裏面）と実質的に共面となるように削られて滑らかにされる。
【０１６７】
ステージ１３は、カプセル化層１６１６の中に形成された少なくとも１つのキャビティ２１１６を示す。キャビティ２１１６は、複数のパッケージ相互接続部１６１７を少なくとも部分的に露出するように形成され得る。キャビティ２１１６を形成するために、レーザープロセスおよび／またはフォトリソグラフィプロセスが使用され得る。
【０１６８】
ステージ１４は、第１のダイ１２１１に（たとえば、第１のダイ１２１１の裏面に）結合された少なくとも１つのギャップコントローラ１２７０を示す。ステージ１４は、いくつかの実装形態では、第１のパッケージ基板１２１０、第１のダイ１２１１、複数のパッケージ相互接続部１６１７、カプセル化層１６１６、および少なくとも１つのギャップコントローラ１２７０を含む、第１のパッケージ１６０１を示す。いくつかの実装形態では、少なくとも１つのギャップコントローラ１２７０は、第１のダイ１２１１上に堆積している。
【０１６９】
いくつかの実装形態では、いくつかの第１のパッケージは、ウエハ上で並行して製作され、ウエハを切って個々のパッケージにするために単体化プロセスが実行される。
【０１７０】
ギャップコントローラを備えるパッケージオンパッケージ（ＰｏＰ）デバイスを製作するための例示的なシーケンス
いくつかの実装形態では、ギャップコントローラを含むパッケージオンパッケージ（ＰｏＰ）デバイスを提供／製作することは、いくつかのプロセスを含む。図２２は、ギャップコントローラを含むパッケージオンパッケージ（ＰｏＰ）デバイスを提供／製作するための例示的なシーケンスを示す。いくつかの実装形態では、図２２のシーケンスは、図１２および図１６〜図１７のギャップコントローラを含むパッケージオンパッケージ（ＰｏＰ）デバイス、ならびに／または本開示で説明する他のパッケージオンパッケージ（ＰｏＰ）デバイスを製作するために使用され得る。図１２のパッケージオンパッケージ（ＰｏＰ）デバイスを提供／製作するコンテキストにおいて図２２が説明される。
【０１７１】
パッケージオンパッケージ（ＰｏＰ）デバイスを提供するためのシーケンスを簡略化および／または明確化するために、図２２のシーケンスが１つまたは複数のステージを組み合わせてよいことに留意されたい。いくつかの実装形態では、プロセスの順序は変更または修正されてよい。
【０１７２】
ステージ１は、図２２に示すように、設けられた第１のパッケージ１２０１を示す。第１のパッケージ１２０１は、第１のパッケージ基板１２１０、第１のダイ１２１１、第１のアンダーフィル１２１４、およびギャップコントローラ１２７０を含む。図２１Ａ〜図２１Ｃは、第１のパッケージ１２０１を製作するためのシーケンスの一例を示す。
【０１７３】
ステージ２は、複数のパッケージ相互接続部１２２７を通じて第１のパッケージ１２０１に結合された第２のパッケージ１２０２を示す。第２のパッケージ１２０２は、第２のパッケージ基板１２２０、第２のダイ１２２１、第２のアンダーフィル１２２４、および第２のカプセル化層１２２６を含む。第２のパッケージ１２０２はまた、複数のパッケージ相互接続部１２２７を含み得る。複数のパッケージ相互接続部１２２７は、はんだ相互接続部（たとえば、はんだボール）を含む。
【０１７４】
ステージ３は、第１のパッケージ１２０１と第２のパッケージ１２０２との間に設けられた（たとえば、形成された）第１のカプセル化層１２１６を示す。ステージ３は、第１のパッケージ１２０１および第２のパッケージ１２０２を含むパッケージオンパッケージ（ＰｏＰ）デバイス１２００を示し得る。第１のパッケージ１２０１は、第１のダイ１２１１、ギャップコントローラ１２７０、および第１のカプセル化層１２１６を含む。第２のパッケージ１２０２は、第２のパッケージ基板１２２０を含み得る。
【０１７５】
ステージ３に示すように、第１のカプセル化層１２１６は、第１のパッケージ１２０１の第１のダイ１２１１の裏面と第２のパッケージ１２０２の第２のパッケージ基板１２２０の底面との間に形成される。
【０１７６】
ギャップコントローラを備えるパッケージを製作するための例示的なシーケンス
いくつかの実装形態では、ギャップコントローラを含むパッケージを提供／製作することは、いくつかのプロセスを含む。図２３（図２３Ａ〜図２３Ｂを含む）は、ギャップコントローラを含むパッケージを提供／製作するための例示的なシーケンスを示す。いくつかの実装形態では、図２３Ａ〜図２３Ｂのシーケンスは、図１８〜図２０のギャップコントローラを含むパッケージ（たとえば、集積回路（ＩＣ）パッケージ）、および／または本開示で説明する他のパッケージを製作するために使用され得る。図２０のパッケージを提供／製作するコンテキストにおいて図２３Ａ〜図２３Ｂが説明される。具体的には、図２０の第１のパッケージ２００１を製作するコンテキストにおいて図２３Ａ〜図２３Ｂが説明される。図２３Ａ〜図２３Ｂは、ファンアウトウエハレベルパッケージ（ＦＯＷＬＰ）を製作するために使用され得る。
【０１７７】
パッケージを提供するためのシーケンスを簡略化および／または明確化するために、図２３Ａ〜図２３Ｂのシーケンスが１つまたは複数のステージを組み合わせてよいことに留意されたい。いくつかの実装形態では、プロセスの順序は変更または修正されてよい。
【０１７８】
ステージ１は、図２３Ａに示すように、キャリア２３００に結合された第１のダイ１８１１を示す。第１のダイ１８１１は、パッド１８１３および少なくとも１つの不動態化層１８１４を含む。キャリア２３００は、粘着テープ層であってよい。
【０１７９】
ステージ２は、第１のダイ１８１１の上方に形成されたカプセル化層１８１６を示す。カプセル化層１８１６は、第１のダイ１８１１を少なくとも部分的にカプセル化し得る。カプセル化層１８１６は、カプセル化層１８１６の表面が第１のダイ１８１１の裏面と実質的に共面となるように形成される。いくつかの実装形態では、カプセル化層１８１６は、第１のダイ１８１１の周囲に別様に形成され得る。
【０１８０】
ステージ３は、キャリア２３００から切り離された（たとえば、分離された）第１のダイ１８１１およびカプセル化層１８１６を示す。
【０１８１】
ステージ４は、第１のダイ１８１１およびカプセル化層１８１６の上方に形成された第１の誘電体層１８１２ａおよび第１の再分配層１８１５ａを示す。第１の誘電体層１８１２ａは、第１のダイ１８１１の不動態化層１８１４の上方に形成される。第１の再分配層１８１５ａは、第１の再分配層１８１５ａが第１のダイ１８１１のパッド１８１３に結合されるように形成される。
【０１８２】
ステージ５は、第１の誘電体層１８１２ａおよび第１の再分配層１８１５ａの上方に形成された第２の誘電体層１８１２ｂを示す。ステージ５はまた、第２の再分配層１８１５ｂが第１の再分配層１８１５ａの上方に形成されるとともにそれに結合された後の状態を示す。第１の再分配層１８１５ａおよび第２の再分配層１８１５ｂは、再分配層１８１５を表し得る。
【０１８３】
ステージ６は、図２３Ｂに示すように、第２の誘電体層１８１２ｂおよび第２の再分配層１８１５ｂの上方に形成された第３の誘電体層１８１２ｃを示す。ステージ６はまた、ＵＢＭ層１８１９が第２の再分配層１８１５ｂの上方に形成されるとともにそれに結合された後の状態を示す。第１の誘電体層１８１２ａ、第２の誘電体層１８１２ｂ、および第３の誘電体層１８１２ｃは、誘電体層１８１２を表し得る。
【０１８４】
ステージ７は、ＵＢＭ層１８１９に結合された複数のはんだボール１２５１を示す。いくつかの実装形態では、ＵＢＭ層１８１９は随意であってよい。そのような事例では、複数のはんだボール１８５１は、再分配層１８１５に結合され得る。
【０１８５】
ステージ８は、カプセル化層１８１６の中に形成された少なくとも１つのキャビティ２３１７を示す。異なる実装形態は、カプセル化層１８１６の中にキャビティ２３１７を別様に形成してよい。キャビティ２３１７を形成するために、レーザープロセスおよび／またはフォトリソグラフィプロセスが使用され得る。ステージ８は、誘電体層１８１２、再分配層１８１５、およびＵＢＭ層１８１９を含む、第１の再分配部分１８１０を示す。
【０１８６】
ステージ９は、カプセル化層１８１６のキャビティ２３１７の中に形成された複数の相互接続部２０１７を示す。複数の相互接続部２０１７は、ビアを含み得る。複数の相互接続部２０１７を形成するために、めっきプロセスが使用され得る。
【０１８７】
ステージ１０は、第１のダイ１８１１に（たとえば、第１のダイ１８１１の裏面に）結合された少なくとも１つのギャップコントローラ１２７０を示す。ステージ１０は、いくつかの実装形態では、第１の再分配部分１８１０、第１のダイ１８１１、カプセル化層１８１６、複数の相互接続部２０１７、および少なくとも１つのギャップコントローラ１２７０を含む、第１のパッケージ２００１を示す。
【０１８８】
いくつかの実装形態では、いくつかの第１のパッケージは、ウエハ上で並行して製作され、ウエハを切って個々のパッケージにするために単体化プロセスが実行される。
【０１８９】
ギャップコントローラを備えるパッケージオンパッケージ（ＰｏＰ）デバイスを製作するための例示的なシーケンス
いくつかの実装形態では、ギャップコントローラを含むパッケージオンパッケージ（ＰｏＰ）デバイスを提供／製作することは、いくつかのプロセスを含む。図２４は、ギャップコントローラを含むパッケージオンパッケージ（ＰｏＰ）デバイスを提供／製作するための例示的なシーケンスを示す。いくつかの実装形態では、図２４のシーケンスは、図２０のギャップコントローラを含むパッケージオンパッケージ（ＰｏＰ）デバイス、および／または本開示で説明する他のパッケージオンパッケージ（ＰｏＰ）デバイスを製作するために使用され得る。図２０のパッケージオンパッケージ（ＰｏＰ）デバイスを提供／製作するコンテキストにおいて図２４が説明される。
【０１９０】
パッケージオンパッケージ（ＰｏＰ）デバイスを提供するためのシーケンスを簡略化および／または明確化するために、図２４のシーケンスが１つまたは複数のステージを組み合わせてよいことに留意されたい。いくつかの実装形態では、プロセスの順序は変更または修正されてよい。
【０１９１】
ステージ１は、図２４に示すように、設けられた第１のパッケージ２００１を示す。第１のパッケージ２００１は、ファンアウトウエハレベルパッケージ（ＦＯＷＬＰ）であり得る。第１のパッケージ２００１は、第１の再分配部分１８１０、少なくとも１つの再分配層１８１５、少なくとも１つのＵＢＭ層１８１９、第１のダイ１８１１、パッド１８１３、およびギャップコントローラ１２７０を含む。図２３Ａ〜図２３Ｂは、第１のパッケージ２００１を製作するためのシーケンスの一例を示す。
【０１９２】
ステージ２は、複数のパッケージ相互接続部１２２７を通じて第１のパッケージ２００１に結合された第２のパッケージ１９０２を示す。第２のパッケージ１９０２は、第２の再分配部分１９２０、少なくとも１つの再分配層１９２５、少なくとも１つのＵＢＭ層１９２９、第２のダイ１９２１、およびパッド１９２３を含む。第２のパッケージ１９０２はまた、複数のパッケージ相互接続部１２２７を含み得る。複数のパッケージ相互接続部１２２７は、はんだ相互接続部（たとえば、はんだボール）を含む。
【０１９３】
ステージ３は、第１のパッケージ２００１と第２のパッケージ１９０２との間に設けられた（たとえば、形成された）第１のカプセル化層１２１６を示す。ステージ３は、第１のパッケージ２００１および第２のパッケージ１９０２を含むパッケージオンパッケージ（ＰｏＰ）デバイス２０００を示し得る。第１のパッケージ２００１は、第１のダイ１８１１、ギャップコントローラ１２７０、および第１のカプセル化層１２１６を含む。第２のパッケージ１９０２は、第２の再分配部分１９２０を含み得る。
【０１９４】
ステージ３に示すように、第１のカプセル化層１２１６は、第１のパッケージ２００１の第１のダイ１８１１の裏面と第２のパッケージ１９０２の第２の再分配部分１９２０の底面との間に形成される。
【０１９５】
ギャップコントローラを備えるパッケージオンパッケージ（ＰｏＰ）デバイスを製作するための例示的な方法
いくつかの実装形態では、ギャップコントローラを含むパッケージオンパッケージ（ＰｏＰ）を提供／製作することは、いくつかのプロセスを含む。図２５は、ギャップコントローラを含むパッケージオンパッケージ（ＰｏＰ）を提供／製作するための方法の例示的なフロー図を示す。いくつかの実装形態では、図２５の方法は、図１２、図１６〜図２０のギャップコントローラを含むパッケージオンパッケージ（ＰｏＰ）、および／または本開示で説明する他のパッケージオンパッケージ（ＰｏＰ）デバイスを提供／製作するために使用され得る。図１２のデバイスパッケージを提供／製作するコンテキストにおいて図２５が説明される。
【０１９６】
パッケージオンパッケージ（ＰｏＰ）デバイスを提供するための方法を簡略化および／または明確化するために、図２５のフロー図が１つまたは複数のプロセスを組み合わせてよいことに留意されたい。いくつかの実装形態では、プロセスの順序は変更または修正されてよい。
【０１９７】
ステージ２５０５において、第１の電子パッケージ構成要素（たとえば、第１のダイ）を含む第１の集積回路（ＩＣ）パッケージが形成される。第１の集積回路（ＩＣ）パッケージを形成する例が、図２１Ａ〜図２１Ｃおよび図２３Ａ〜図２３Ｂにおいて図示および説明されている。いくつかの実装形態では、第１の集積回路（ＩＣ）パッケージは、ファンアウトウエハレベルパッケージ（ＦＯＷＬＰ）を含み得る。第１の集積回路（ＩＣ）パッケージは、パッケージ基板または再分配部分を含み得る。第１の集積回路（ＩＣ）パッケージは、カプセル化層を含み得る。第１のパッケージ（たとえば、第１の集積回路（ＩＣ）パッケージ）の例は、第１のパッケージ１２０１、第１のパッケージ１６０１、第１のパッケージ１７０１、第１のパッケージ１８０１、および第１のパッケージ２００１を含む。
【０１９８】
ステージ２５１０において、少なくとも１つのギャップコントローラが、第１の集積回路（ＩＣ）パッケージの上方に設けられる。ギャップコントローラは、（たとえば、第１のダイ１２１１の裏面の中心の上または中心の周りで）第１のダイに設けられてよく、第１のダイに結合され得る。ギャップコントローラの例は、ギャップコントローラ１２７０、ギャップコントローラ１３７０、ギャップコントローラ１４７０、およびギャップコントローラ１５７０を含む。
【０１９９】
ステージ２５１５において、第２のダイを含む第２の集積回路（ＩＣ）パッケージが形成される。第２の集積回路（ＩＣ）パッケージを形成する例が、図２１Ａ〜図２１Ｃおよび図２３Ａ〜図２３Ｂにおいて図示および説明されている。いくつかの実装形態では、第２の集積回路（ＩＣ）パッケージは、ファンアウトウエハレベルパッケージ（ＦＯＷＬＰ）を含み得る。第２の集積回路（ＩＣ）パッケージは、パッケージ基板または再分配部分を含み得る。第２の集積回路（ＩＣ）パッケージは、カプセル化層を含み得る。第２のパッケージ（たとえば、第２の集積回路（ＩＣ）パッケージ）の例は、第２のパッケージ１２０２および第２のパッケージ１９０２を含む。
【０２００】
ステージ２５２０において、第２の集積回路（ＩＣ）パッケージは、複数のパッケージ相互接続部（たとえば、複数のパッケージ相互接続部１２２７）を通じて第１の集積回路（ＩＣ）パッケージに結合される。
【０２０１】
ステージ２５２５において、第１のカプセル化層が、第１の集積回路（ＩＣ）パッケージと第２の集積回路（ＩＣ）パッケージとの間に随意に形成される。具体的には、第１のカプセル化層（たとえば、第１のカプセル化層１２１６）は、第１のパッケージの第１のダイと第２のパッケージ（たとえば、第２のパッケージの第２のパッケージ基板、第２のパッケージの第２の再分配部分）との間に形成される。
【０２０２】
例示的な電子デバイス
図２６は、上述の集積デバイス、半導体デバイス、集積回路、ダイ、インターポーザ、パッケージ、またはパッケージオンパッケージ（ＰｏＰ）のいずれかと統合され得る様々な電子デバイスを示す。たとえば、モバイル電話デバイス２６０２、ラップトップコンピュータデバイス２６０４、固定位置端末デバイス２６０６、ウェアラブルデバイス２６０８が、本明細書で説明するような集積デバイス２６００を含んでよい。集積デバイス２６００は、たとえば、本明細書で説明する集積回路、ダイ、集積デバイス、集積デバイスパッケージ、集積回路デバイス、デバイスパッケージ、集積回路（ＩＣ）パッケージ、パッケージオンパッケージデバイスのいずれかであってよい。図２６に示すデバイス２６０２、２６０４、２６０６、２６０８は、例にすぎない。他の電子デバイスも、限定はしないが、モバイルデバイス、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、携帯情報端末などのポータブルデータユニット、全地球測位システム（ＧＰＳ）対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、メーター読取り機器などの固定位置データユニット、通信デバイス、スマートフォン、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス（たとえば、時計、眼鏡）、モノのインターネット（ＩｏＴ）デバイス、サーバ、ルータ、自動車車両（たとえば、自律車両）に実装された電子デバイス、またはデータもしくはコンピュータ命令を記憶しもしくは取り出す任意の他のデバイス、あるいはそれらの任意の組合せを含むデバイス（たとえば、電子デバイス）のグループを含む、集積デバイス２６００を特徴とし得る。
【０２０３】
図２、図３、図４、図５、図６、図７、図８、図９、図１０、図１１、図１２、図１３、図１４、図１５、図１６、図１７、図１８、図１９、図２０、図２１Ａ〜図２１Ｃ、図２２、図２３Ａ〜図２３Ｂ、図２４、図２５、および／または図２６に示す構成要素、プロセス、特徴、および／または機能のうちの１つまたは複数は、単一の構成要素、プロセス、特徴、または機能に再構成および／または結合されてよく、あるいはいくつかの構成要素、プロセス、または機能で具現化されてよい。本開示から逸脱することなく、追加の要素、構成要素、プロセス、および／または機能が追加されてもよい。本開示における図２、図３、図４、図５、図６、図７、図８、図９、図１０、図１１、図１２、図１３、図１４、図１５、図１６、図１７、図１８、図１９、図２０、図２１Ａ〜図２１Ｃ、図２２、図２３Ａ〜図２３Ｂ、図２４、図２５、および／または図２６、ならびにその対応する説明が、ダイおよび／またはＩＣに限定されないことにも留意されたい。いくつかの実装形態では、図２、図３、図４、図５、図６、図７、図８、図９、図１０、図１１、図１２、図１３、図１４、図１５、図１６、図１７、図１８、図１９、図２０、図２１Ａ〜図２１Ｃ、図２２、図２３Ａ〜図２３Ｂ、図２４、図２５、および／または図２６、ならびにその対応する説明は、集積デバイスを製造、作成、提供、および／または生産するために使用され得る。いくつかの実装形態では、デバイスは、ダイ、集積デバイス、ダイパッケージ、集積回路（ＩＣ）、デバイスパッケージ、集積回路（ＩＣ）パッケージ、ウエハ、半導体デバイス、パッケージオンパッケージ（ＰｏＰ）デバイス、および／またはインターポーザを含み得る。
【０２０４】
「例示的」という語は、「例、事例、または例示として機能すること」を意味するために本明細書で使用される。「例示的」として本明細書で説明する任意の実装形態または態様は、必ずしも本開示の他の態様よりも好ましいかまたは有利であると解釈されるべきではない。同様に、「態様」という用語は、本開示のすべての態様が、説明した特徴、利点、または動作モードを含むことを必要としない。「結合される」という用語は、２つの物体間の直接的または間接的な結合を指すために本明細書で使用される。たとえば、物体Ａが物体Ｂに物理的に接触し、物体Ｂが物体Ｃに接触する場合、物体ＡとＣはやはり、直接物理的に互いに接触しなくても、互いに結合されると見なされ得る。
【０２０５】
また、本明細書に含まれる様々な開示が、フローチャート、フロー図、構造図、またはブロック図として示されるプロセスとして説明され得ることに留意されたい。フローチャートは動作を逐次プロセスとして説明することがあるが、動作の多くは同時にまたは並行して実行することができる。加えて、動作の順序は並べ替えられてよい。プロセスは、その動作が完了したときに終了する。
【０２０６】
本明細書で説明した本開示の様々な特徴は、本開示から逸脱することなく様々なシステムにおいて実施され得る。本開示の上記の態様が例にすぎず、本開示を限定するものとして解釈すべきでないことに留意されたい。本開示の態様の説明は、例示的であることを意図しており、特許請求の範囲を限定することを意図していない。したがって、本教示は、他のタイプの装置に容易に適用することができ、多くの代替、修正、および変形が当業者には明らかであろう。
【符号の説明】
【０２０７】
１００  集積デバイス
１０２  プリント回路板（ＰＣＢ）
１０４  第１の集積回路（ＩＣ）パッケージ
１０６  第２の集積回路（ＩＣ）パッケージ
１０８  受動素子
１３０  カバー
２００  パッケージオンパッケージ（ＰｏＰ）デバイス
２０２  第１のパッケージ
２０４  第２のパッケージ
２２０  第１のダイ
２２２  第１のパッケージ基板
２２４  第１のパッド
２２６  第１のパッド
２２８  第１のはんだボール
２３６  第２のはんだボール
２４０  第２のダイ
２４２  第２のパッケージ基板
２４６  第２のパッド
２５０  第１のカプセル化層
２５６  第３のはんだボール
２６０  第２のカプセル化層
２９０  空隙
３００  パッケージオンパッケージ（ＰｏＰ）デバイス
３０１  集積デバイス
３０２〜３１１  パッケージ
３１５  受動素子
３１６  カプセル化層
３３０  内部シールド
３３２  はんだ相互接続部
３４０  外部シールド
３５０  プリント回路板（ＰＣＢ）
３６０  相互接続部
４０１  第１のパッケージ
４０２  第２のパッケージ
４１０  第１のパッケージ基板
４１１  第１のダイ
４１６  第１のカプセル化層
４２０  第２のパッケージ基板
４２１  第２のダイ
４２７  パッケージ相互接続部
５００  パッケージオンパッケージ（ＰｏＰ）デバイス
５０１  集積デバイス
６０１  集積デバイス
６３０  内部シールド
７０１  集積デバイス
８３０  キャビティ
９３０  キャビティ
１１０３  第１のワイヤレス通信機能
１１０４  第２のワイヤレス通信機能
１１０５  コーデック機能
１１０６  電力管理機能
１１０８  第１の無線周波数フロントエンド（ＲＦＦＥ）機能
１１０９  第２の無線周波数フロントエンド（ＲＦＦＥ）機能
１１１０  第３の無線周波数フロントエンド（ＲＦＦＥ）機能／プロセッサ、メモリ、およびモデム機能
１１１１  無線周波数（ＲＦ）トランシーバ機能
１２００  パッケージオンパッケージ（ＰｏＰ）デバイス
１２０１  第１のパッケージ
１２０２  第２のパッケージ
１２１０  第１のパッケージ基板
１２１１  第１のダイ
１２１２  誘電体層
１２１３  第１の相互接続部
１２１４  第１のアンダーフィル
１２１５  第１のはんだボール
１２１６  第１のカプセル化層
１２２０  第２のパッケージ基板
１２２１  第２のダイ
１２２２  誘電体層
１２２３  第２の相互接続部
１２２４  第２のアンダーフィル
１２２５  第２のはんだボール
１２２６  第２のカプセル化層
１２２７  パッケージ相互接続部
１２５１  はんだボール
１２７０  ギャップコントローラ
１２７２  スペーサ
１２７４  接着剤層
１２８０  第１のはんだレジスト層
１２８２  第２のはんだレジスト層
１２８４  第１のはんだレジスト層
１２８６  第２のはんだレジスト層
１３７０  ギャップコントローラ
１４７０  ギャップコントローラ
１５７０  ギャップコントローラ
１５７２  スペーサ
１６００  パッケージオンパッケージ（ＰｏＰ）デバイス
１６０１  第１のパッケージ
１６１６  カプセル化層
１６１７  パッケージ相互接続部
１６２７  パッケージ相互接続部
１７００  パッケージオンパッケージ（ＰｏＰ）デバイス
１７０１  第１のパッケージ
１７１６  カプセル化層
１８００  パッケージオンパッケージ（ＰｏＰ）デバイス
１８０１  第１のパッケージ
１８１０  第１の再分配部分
１８１１  第１のダイ
１８１２  誘電体層
１８１２ａ  第１の誘電体層
１８１２ｂ  第２の誘電体層
１８１２ｃ  第３の誘電体層
１８１３  パッド
１８１４  不動態化層
１８１５  再分配層
１８１５ａ  第１の再分配層
１８１５ｂ  第２の再分配層
１８１６  カプセル化層
１８１７  パッケージ相互接続部
１８１９  アンダーバンプメタライゼーション（ＵＢＭ）層
１８２７  パッケージ相互接続部
１９００  パッケージオンパッケージ（ＰｏＰ）デバイス
１９０２  第２のパッケージ
１９２０  第２の再分配部分
１９２１  第２のダイ
１９２３  パッド
１９２５  再分配層
１９２６  第２のカプセル化層
１９２９  アンダーバンプメタライゼーション（ＵＢＭ）層
２０００  パッケージオンパッケージ（ＰｏＰ）デバイス
２００１  第１のパッケージ
２０１７  相互接続部
２１０１  キャビティ
２１０４  第１の金属層
２１０５  キャビティ
２１０６  第２の金属層
２１０７  キャビティ
２１０８  第３の金属層
２１１０  第４の金属層
２１１２  第１の誘電体層
２１１６  キャビティ
２１２２  第２の誘電体層
２１３２  第３の誘電体層
２３００  キャリア
２３１７  キャビティ
２６００  集積デバイス
２６０２  モバイル電話デバイス
２６０４  ラップトップコンピュータデバイス
２６０６  固定位置端末デバイス
２６０８  ウェアラブルデバイス
【図１】
0006505951.tif 000002
【図２】
0006505951.tif 000003
【図３】
0006505951.tif 000004
【図４】
0006505951.tif 000005
【図５】
0006505951.tif 000006
【図６】
0006505951.tif 000007
【図７】
0006505951.tif 000008
【図８】
0006505951.tif 000009
【図９】
0006505951.tif 000010
【図１０】
0006505951.tif 000011
【図１１】
0006505951.tif 000012
【図１２】
0006505951.tif 000013
【図１３】
0006505951.tif 000014
【図１４】
0006505951.tif 000015
【図１５】
0006505951.tif 000016
【図１６】
0006505951.tif 000017
【図１７】
0006505951.tif 000018
【図１８】
0006505951.tif 000019
【図１９】
0006505951.tif 000020
【図２０】
0006505951.tif 000021
【図２１Ａ】
0006505951.tif 000022
【図２１Ｂ】
0006505951.tif 000023
【図２１Ｃ】
0006505951.tif 000024
【図２２】
0006505951.tif 000025
【図２３Ａ】
0006505951.tif 000026
【図２３Ｂ】
0006505951.tif 000027
【図２４】
0006505951.tif 000028
【図２５】
0006505951.tif 000029
【図２６】
0006505951.tif 000030