(57)【特許請求の範囲】
【請求項１】
第１主面および第２主面を備え、シリコン基材層である第１層と前記第１層の前記第１主面側に形成されたIII−Ｖ族窒化物半導体を含む第２層とを備える基板であって、複数の素子領域と前記素子領域を画定する分割領域とを備えており、前記素子領域において前記第２層を覆い、前記分割領域において前記第２層を露出させるマスクが形成された基板を準備する工程と、
前記基板の前記第１主面側を第１プラズマに晒すことにより、前記分割領域をエッチングして前記第２層を除去するとともに、前記分割領域において前記第１層を露出させるプラズマエッチング工程と、
前記プラズマエッチング工程の後、前記基板の前記第１主面側に保護テープを貼り、前記第２主面側から前記基板を研削して、前記第１層を薄化する研削工程と、
前記研削工程の後、前記基板の前記第２主面側を保持シートに保持させ、前記保護テープを前記第１主面側から剥離する剥離工程と、
前記剥離工程の後、前記第２層の側壁および前記第２層の側壁と前記第１層との境界を被覆するとともに、前記分割領域において前記第１層を露出させるように、保護膜を形成する工程と、
前記保護膜を形成する工程の後、前記基板を前記保持シートに保持させた状態で、前記基板の前記第１主面側を第２プラズマに晒すことにより、前記分割領域を前記第１主面側から前記第２主面までエッチングして、前記素子領域を備える複数の素子チップに分割するプラズマダイシング工程と、を備える、素子チップの製造方法。
【請求項２】
前記保護膜を形成する工程は、前記基板の前記第１主面側の表面を覆う保護膜を堆積させる保護膜堆積工程と、
前記保護膜堆積工程の後、前記基板の前記第１主面側を第３プラズマに晒すことにより、前記保護膜を異方的にエッチングして、少なくとも前記第２層の側壁および前記第２層の側壁と前記第１層との境界に堆積された前記保護膜を残すとともに、前記分割領域において前記第１層を露出させる異方性エッチング工程と、をさらに備える、請求項１に記載の素子チップの製造方法。
【請求項３】
前記異方性エッチング工程および前記プラズマダイシング工程が同じプラズマ処理装置で行われる、請求項２に記載の素子チップの製造方法。
【請求項４】
前記保護膜堆積工程が前記プラズマ処理装置で行われる、請求項３に記載の素子チップの製造方法。
【請求項５】
前記III−Ｖ族窒化物半導体は、窒化ガリウムである、請求項１〜４のいずれか１項に記載の素子チップの製造方法。
【請求項６】
前記プラズマエッチング工程において、塩素系ガスを含むプロセスガスを原料として前記第１プラズマを発生させる、請求項１〜５のいずれか１項に記載の素子チップの製造方法。
【請求項７】
前記プラズマダイシング工程において、六フッ化硫黄を含むプロセスガスを原料として前記第２プラズマを発生させる、請求項１〜６のいずれか１項に記載の素子チップの製造方法。
【請求項８】
前記第１層は、シリコン（１１１）基材層である、請求項１〜７のいずれか１項に記載の素子チップの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコン基材層とIII−Ｖ族窒化物半導体層とを含む基板をプラズマダイシングして素子チップを製造する方法に関する。
【背景技術】
【０００２】
パワーデバイスやＬＥＤデバイス向けに、シリコン基材上にＧａＮ層などのIII−Ｖ族窒化物半導体層を結晶成長させた基板が開発されている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１４−１０７４５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記のような基板では、III−Ｖ族窒化物半導体層における結晶成長の条件によっては、III−Ｖ族窒化物半導体層の内部応力が大きくなる。特にIII−Ｖ族窒化物半導体層の結晶成長が高温で行われる場合、III−Ｖ族窒化物半導体層とシリコン基材層との熱膨張率の違いに起因して、III−Ｖ族窒化物半導体層の内部応力が大きくなりやすい。このような状態で、シリコン基材のIII−Ｖ族窒化物半導体層とは反対側の面を研削処理（ＢＧ処理）して薄化すると、基板に反りが生じる。そのため、従来のダイシング方法（例えば、メカニカルダイシング、ステルスダイシングなど）により基板を個片化すると、III−Ｖ族窒化物半導体層の剥離や基板の割れが生じ、歩留まりが低下する。
【０００５】
本発明の目的は、シリコン基材層（第１層）と、III−Ｖ族窒化物半導体を含む層（第２層）とを備える基板をダイシングする際の基板の反りおよび第２層の剥離を抑制することである。
【課題を解決するための手段】
【０００６】
本発明の一局面は、第１主面および第２主面を備え、シリコン基材層である第１層と前記第１層の前記第１主面側に形成されたIII−Ｖ族窒化物半導体を含む第２層とを備える基板であって、複数の素子領域と前記素子領域を画定する分割領域とを備えており、前記素子領域において前記第２層を覆い、前記分割領域において前記第２層を露出させるマスクが形成された基板を準備する工程と、
前記基板の前記第１主面側を第１プラズマに晒すことにより、前記分割領域をエッチングして前記第２層を除去するとともに、前記分割領域において前記第１層を露出させるプラズマエッチング工程と、
前記プラズマエッチング工程の後、前記基板の前記第１主面側に保護テープを貼り、前記第２主面側から前記基板を研削して、前記第１層を薄化する研削工程と、
前記研削工程の後、前記基板の前記第２主面側を保持シートに保持させ、前記保護テープを前記第１主面側から剥離する剥離工程と、
前記剥離工程の後、前記第２層の側壁および前記第２層の側壁と前記第１層との境界を被覆するとともに、前記分割領域において前記第１層を露出させるように、保護膜を形成する工程と、
前記保護膜を形成する工程の後、前記基板を前記保持シートに保持させた状態で、前記基板の前記第１主面側を第２プラズマに晒すことにより、前記分割領域を前記第１主面側から前記第２主面までエッチングして、前記素子領域を備える複数の素子チップに分割するプラズマダイシング工程と、を備える、素子チップの製造方法に関する。
【発明の効果】
【０００７】
本発明によれば、研削工程に先立って、III−Ｖ族窒化物半導体を含む第２層を分割することで、シリコン基材層（第１層）と第２層とを備える基板における第２層の内部応力を緩和することができる。よって、基板をダイシングする際に、基板の反りおよび第２層の剥離を抑制することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施形態に係る素子チップの製造方法を模式的に示す概略断面図である。
【図２】本発明の他の実施形態に係る素子チップの製造方法の一部の工程を模式的に示す概略断面図である。
【図３】本発明の実施形態において使用される保持シートに保持された状態の基板を示す上面図（ａ）、およびそのＢ−Ｂ線による矢示断面図（ｂ）である。
【図４】本発明の実施形態に用いられるプラズマ処理装置の構造を概略的に示す断面図である。
【発明を実施するための形態】
【０００９】
本発明の一実施形態に係る素子チップの製造方法は、
第１主面および第２主面を備え、シリコン基材層である第１層と第１層の第１主面側に形成されたIII−Ｖ族窒化物半導体を含む第２層とを備える基板であって、複数の素子領域と素子領域を画定する分割領域とを備えており、素子領域において第２層を覆い、分割領域において第２層を露出させるマスクが形成された基板を準備する工程と、
基板の第１主面側を第１プラズマに晒すことにより、分割領域をエッチングして第２層を除去するとともに、分割領域において第１層を露出させるプラズマエッチング工程と、
プラズマエッチング工程の後、基板の第１主面側に保護テープを貼り、第２主面側から基板を研削して、第１層を薄化する研削工程と、
研削工程の後、基板の第２主面側を保持シートに保持させ、保護テープを第１主面側から剥離する剥離工程と、
基板を保持シートに保持させた状態で、基板の第１主面側を第２プラズマに晒すことにより、分割領域を第１主面側から前記第２主面までエッチングして、素子領域を備える複数の素子チップに分割するプラズマダイシング工程と、を備える。
【００１０】
シリコン基材（第１層）上に、ＧａＮなどのIII−Ｖ族窒化物半導体の結晶をエピタキシャル成長させて形成される半導体層（第２層）を備える基板が開発されている。しかし、結晶成長の条件によっては、第２層の内部応力が大きくなり易く、基板の反りが生じ易い。特にIII−Ｖ族窒化物半導体層の結晶成長が高温で行われる場合、III−Ｖ族窒化物半導体層とシリコン基材層との熱膨張率の違いに起因して、III−Ｖ族窒化物半導体層の内部応力が大きくなりやすい。そして、第２層の内部応力が大きい状態で第１層を研削して薄化すると、基板の反りが顕著になる。従って、従来の方法で、基板をダイシングすると、第２層の剥離（デラミネーション）や基板の割れが生じる。
【００１１】
本発明では、第１層の研削工程に先立って、第２層を分割することで、基板における第２層の内部応力を緩和することができるため、基板の反りを低減することができる。研削工程において第１層を薄化し、その後ダイシングしても、基板の反りを低減できるとともに、第２層の剥離を抑制することができる。よって、得られる素子チップの歩留まりを向上できる。
【００１２】
本発明に係る製造方法を、以下に図１および図２を参照しながら説明する。図１は、本発明の実施形態に係る製造方法を模式的に示す概略断面図である。
図１の製造方法は、マスクが形成された基板を準備する工程（ａ）と、分割領域において第２層を除去するプラズマエッチング工程（ｂ）と、基板を保護テープで保護して第１層を薄化する研削工程（ｃ）と、保護テープを剥離する剥離工程（ｄ）と、分割領域において第１層をエッチングして素子チップに分割するプラズマダイシング工程（ｅ１）とを備えている。図１の製造方法は、さらに、工程（ｅ１）の後、マスクを除去するアッシング工程（ｆ１）および保持シートから素子チップを分離する分離工程（ｇ１）を含む。
【００１３】
図２には、異方性エッチング工程を経て素子チップを作製する工程を示している。図２には、剥離工程（ｄ）から後の工程を示しているが、工程（ａ）〜（ｃ）は、図１の場合と同じである。図２の実施形態では、製造方法は、工程（ｄ）の後、保護膜堆積工程（ｈ）と、保護膜を異方的にエッチングする異方性エッチング工程（ｉ）と、工程（ｉ）の後、分割領域において第１層をエッチングして素子チップに分割するプラズマダイシング工程（ｅ２）とを備える。図２の製造方法は、さらに、工程（ｅ２）の後、マスクを除去するアッシング工程（ｆ２）および保持シートから素子チップを分離する分離工程（ｇ２）を含む。
【００１４】
以下、各工程についてより詳細に説明する。
（ａ）準備工程
工程（ａ）では、マスクＭが形成された基板Ｓを準備する。基板Ｓは、第１主面Ｓ１と、第１主面Ｓ１とは反対側の第２主面Ｓ２とを備えている。基板Ｓは、シリコン基材層である第１層１と、第１層１の第１主面Ｓ１側に形成されたIII−Ｖ族窒化物半導体を含む第２層２とを備える。基板Ｓは、複数の素子領域ｄ１と、素子領域ｄ１を画定する分割領域ｄ２とを備えている。マスクＭは、第２層２の第１主面側に形成されている。工程（ａ）においては、マスクＭは、素子領域ｄ１において第２層２を覆っており、隣接するマスクＭ間に形成される分割領域ｄ２においては第２層２が露出した状態となっている。
【００１５】
素子領域ｄ１の表面には、半導体回路、電子部品素子、ＭＥＭＳ等の回路層（いずれも図示せず）が形成されていてもよい。
【００１６】
第１層１のシリコン基材層としては、公知のシリコン基板（単結晶シリコン基板など）が使用される。シリコン基材層は、ｎ型であってもよく、ｐ型であってもよい。第１層１の第２層２側の表面の結晶面方位は、（１００）、（１１０）、および（１１１）のいずれであってもよい。中でも、第２層２側の表面に、（１１１）面が露出しているシリコン基材層（シリコン（１１１）基材層とも言う）は、非常に脆く割れ易いため、第２層２の内部応力の影響を受けて、基板Ｓの割れを招き易い。しかし、本発明によれば、第２層２の内部応力を緩和することができるため、第１層１として、シリコン（１１１）基材層を用いる場合でも、基板Ｓの反りや割れを十分に抑制することができる。
【００１７】
第２層２を構成するIII−Ｖ族窒化物半導体としては、例えば、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）などが挙げられる。特に、窒化ガリウム層は、有機金属気相成長法（ＭＯＣＶＤ）により高温で、第１層のシリコン基材層上にエピタキシャル成長させることにより形成されるため、窒化ガリウム層とシリコン基材層の熱膨張率の違いに起因して、内部応力が大きくなる。本発明では、このように内部応力が大きくなり易い窒化ガリウム層を第２層とする場合でも、基板の反りや第２層の剥離を効果的に抑制することができる。
【００１８】
工程（ａ）において、第２層の厚みは、例えば、１〜１０μｍであり、３〜１０μｍであることが好ましい。第２層の厚みがこのような範囲である場合、内部応力が大きくなり易い。第２層がこのような厚みを有する場合でも、本発明では、基板の反りや第２層の剥離を抑制できる。
【００１９】
マスクとしては、ＳｉＯ2などの絶縁膜、金属薄膜などを用いることもできるが、レジストを用いることが好ましい。マスクは、その構成材料の種類に応じて公知の方法で基板の表面に形成できる。レジストマスクの場合、フォトリソグラフィーにより、溝に対応する部分に開口部を有するレジスト膜を形成することができる。
【００２０】
マスクの厚みは、プラズマエッチング工程とプラズマダイシング工程においてマスクがエッチングされる厚みの合計よりも大きいことが好ましい。例えば、プラズマエッチング工程においてマスクがエッチングされる厚みが４μｍであり、プラズマダイシング工程においてマスクがエッチングされる厚みが４μｍの場合、マスクの厚みは１０μｍ程度に設定すればよい。マスクの厚みは例えば、２μｍ〜１５μｍであり、１０μｍ〜１５μｍであることが好ましい。マスクの厚みがこのような範囲である場合、工程（ｂ）および、工程（ｅ１）または工程（ｅ２）で、素子領域ｄ１において、第２層２がエッチングされることを十分に抑制することができる。
【００２１】
（ｂ）プラズマエッチング工程
工程（ｂ）では、基板Ｓの第１主面Ｓ１側を第１プラズマに晒すことにより、マスクＭから露出した分割領域ｄ２をエッチングする。このエッチングにより、分割領域ｄ２において、第２層２を除去するとともに、第１層１を露出させる。
【００２２】
プラズマエッチングの条件は特に限定されないが、分割領域ｄ２において第２層のエッチングが進行し易い観点から、第１プラズマの原料としては、塩素系ガスを含むプロセスガスを用いることが好ましい。塩素系ガスとしては、第２層を構成する材料の種類に応じて適宜選択でき、例えば、Ｃｌ2，ＢＣｌ3、およびＳｉＣｌ4などが挙げられる。塩素系ガスは、一種を単独で用いてもよく、二種以上を組み合わせて用いてもよい。また、塩素系ガスを、適宜、アルゴンガスや窒素ガスなどの不活性ガスで希釈して用いてもよい。また、レジストマスクに対する第２層のエッチングの選択比を高めるために、ＣＨＦ3やＣＨ2Ｆ2などのＣＨxＦy系ガスを添加してもよい。
【００２３】
例えば、Ｃｌ2／Ａｒガスの場合、ＧａＮをエッチング速度５００ｎｍ／分、レジスト選択比１程度でエッチングすることができる。また、Ｃｌ2／ＳｉＣｌ4／ＣＨ2Ｆ2ガスやＣｌ2／ＳｉＣｌ4／ＣＨＦ3ガスの場合、ＧａＮをエッチング速度５００ｎｍ／分、レジスト選択比２〜３程度でエッチングすることができる。また、ＢＣｌ3／ＣＨ2Ｆ2ガスの場合、ＧａＮをエッチング速度４００ｎｍ／分、レジスト選択比５程度でエッチングすることができる。なお、例えば、膜厚８μｍのＧａＮ層からなる第２層２を、レジスト選択比２のエッチング条件で除去する場合、プラズマエッチング工程においてエッチングされるレジストマスクの厚みは４μｍとなる。
【００２４】
工程（ｂ）の後、研削工程（ｃ）の前には、必要に応じて、基板に残留する不要成分を除去するための洗浄工程（例えば、水洗工程）などを行ってもよい。
【００２５】
（ｃ）研削工程
プラズマエッチング工程（ｂ）の後、第１層１を第２主面Ｓ２側から薄化する研削工程（ｃ）が行われる。工程（ｃ）では、基板Ｓの第１主面Ｓ１側に保護テープ３を貼り、第２主面Ｓ２側から基板Ｓを研削して、第１層１を薄化する。このシリコン基材層である第１層１の研削は、一般に、バックグラインド（ＢＧ）加工と呼ばれるものである。
【００２６】
保護テープ３は、基材３ａと接着層３ｂとを含む。保護テープ３は、接着層３ｂが基板Ｓの第２主面Ｓ２側に対向するように基板Ｓに貼り付けられる。マスクＭの第１主面Ｓ１側の表面と分割領域ｄ２は、接着層３ｂを構成する接着剤で覆われた状態となり、さらに保護テープ３の基材３ａで保護される。このように、保護テープ３により、第１主面Ｓ１側において、マスクＭおよび第２層２で構成され、かつ第１層１の第１主面Ｓ１側から突出する凸部が保護された状態で、第１層１を第１主面Ｓ１側から研削して、第１層１の厚みを薄くする。第１層１の厚みが小さくなると、一般に反りが生じやすくなるが、本発明では、予め第２層２を分割しているため、基板Ｓの反りを抑制できる。
【００２７】
保護テープ３の基材３ａは、柔軟性のある樹脂フィルムであることが好ましい。樹脂フィルムの材質は特に限定されず、例えば、ポリエチレンおよびポリプロピレン等のポリオレフィン、ポリエチレンテレフタレート等のポリエステル等の熱可塑性樹脂が挙げられる。樹脂フィルムには、伸縮性を付加するためのゴム成分（例えば、エチレン−プロピレンゴム（ＥＰＭ）、エチレン−プロピレン−ジエンゴム（ＥＰＤＭ）等）、可塑剤、軟化剤、酸化防止剤、導電性材料等の各種添加剤が配合されていても良い。また、上記熱可塑性樹脂は、アクリル基等の光重合反応を示す官能基を有していてもよい。
【００２８】
保護テープ３の接着層３ｂを構成する接着剤としては、特に制限されず、例えば、アクリル系接着剤、エポキシ系接着剤、シリコーンゴム系接着剤などが挙げられる。接着剤として、紫外線（ＵＶ）の照射によって接着力が減少するものを用いることが好ましい。これにより、剥離工程（ｄ）において、ＵＶ照射を行うことにより、保護テープ３を容易に剥離することができ、第２層２の剥離を抑制できる。このような接着剤としては、例えば、ＵＶ硬化型アクリル系接着剤が好ましい。
【００２９】
保護テープ３は、接着層３ｂがシート状の基材３ａ上に形成された状態で、接着層３ｂで上記の凸部および分割領域ｄ２を覆うように貼り付けてもよく、凸部および分割領域ｄ２を覆うように接着剤を塗布して接着層３ｂを形成した後、この接着層３ｂを覆うようにシート状の基材３ａを貼り付けることで、保護テープ３を形成してもよい。
【００３０】
工程（ｃ）において、研削は、例えば、砥粒などを用いて第１層１の第２主面Ｓ２を研磨することにより行うことができる。研削には、一般的なシリコン基板のＢＧ加工の条件が特に制限なく採用できる。
【００３１】
工程（ｃ）において、薄化された第１層の厚みは、例えば、１５０〜４００μｍであることが好ましい。第１層の厚みがこのような範囲である場合、一般には第２層２と積層した場合に反りが生じ易いが、本発明では反りを低減することができる。
【００３２】
（ｄ）剥離工程
工程（ｄ）では、工程（ｃ）の後、基板Ｓの第２主面Ｓ２側を保持シート４に保持させる。そして、保持シート４で基板Ｓを保持した後、保護テープ３を剥離して、第１層１の第１主面Ｓ１およびマスクＭを露出させる。
【００３３】
保持シート４の材質は特に限定されない。なかでも、基板Ｓが保持シート４で支持された状態でダイシングされることを考慮すると、得られる素子チップがピックアップし易い点で、保持シート４は、柔軟性のある樹脂フィルムであることが好ましい。この場合、図３に示すように、ハンドリング性の観点から、保持シート４はフレーム２１に固定される。以下、フレーム２１と、フレーム２１に固定された保持シート４とを併せて、搬送キャリア２０と称する。
【００３４】
樹脂フィルムの材質は特に限定されず、例えば、ポリエチレンおよびポリプロピレン等のポリオレフィン、ポリエチレンテレフタレート等のポリエステル等の熱可塑性樹脂が挙げられる。樹脂フィルムには、伸縮性を付加するためのゴム成分（例えば、エチレン−プロピレンゴム（ＥＰＭ）、エチレン−プロピレン−ジエンゴム（ＥＰＤＭ）等）、可塑剤、軟化剤、酸化防止剤、導電性材料等の各種添加剤が配合されていても良い。また、上記熱可塑性樹脂は、アクリル基等の光重合反応を示す官能基を有していてもよい。
【００３５】
保持シート４は、例えば、粘着剤を有する面（粘着面４ａ）と粘着剤を有しない面（非粘着面４ｂ）とを備えている。粘着面４ａの外周縁は、フレーム２１の一方の面に貼着しており、フレーム２１の開口を覆っている。粘着面４ａのフレーム２１の開口から露出した部分に、基板Ｓが貼着されて支持される。プラズマ処理の際、保持シート４は、プラズマ処理ステージ（以下、単にステージと称す）と非粘着面４ｂとが接するように、ステージに載置される。
【００３６】
粘着面２２ａは、紫外線（ＵＶ）の照射によって粘着力が減少する粘着成分からなることが好ましい。これにより、プラズマダイシング後に素子チップをピックアップする際、ＵＶ照射を行うことにより、素子チップが粘着面４ａから容易に剥離されて、ピックアップし易くなる。例えば、保持シート４は、樹脂フィルムの片面にＵＶ硬化型アクリル粘着剤を、５〜２０μｍの厚みに塗布することにより得られる。
【００３７】
フレーム２１は、基板Ｓの全体と同じかそれ以上の面積の開口を有した枠体であり、所定の幅および略一定の薄い厚みを有している。フレーム２１は、保持シート４および基板Ｓを保持した状態で搬送できる程度の剛性を有している。フレーム２１の開口の形状は特に限定されないが、例えば、円形や、矩形、六角形など多角形であってもよい。フレーム２１には、位置決めのためのノッチ２１ａやコーナーカット２１ｂが設けられていてもよい。フレーム２１の材質としては、例えば、アルミニウム、ステンレス鋼等の金属や、樹脂等が挙げられる。
【００３８】
保護テープ３の剥離は、接着層３ｂを構成する接着剤の種類に応じて公知の方法で行うことができる。保護テープ３は、例えば、一端部を剥がして持ち、基板Ｓから剥離させてもよい。第２層２の剥離を抑制する観点からは、ＵＶ照射により、接着剤の接着力を減少させた後、基板Ｓから保護テープ３を剥離させる手法が好ましい。
【００３９】
剥離工程（ｄ）の後、プラズマダイシング工程（ｅ）（工程（ｅ２））を行ってもよい。また、剥離工程（ｄ）の後、必要に応じて、保護膜堆積工程（ｈ）および異方性エッチング工程（ｉ）を行ってもよい。この場合、異方性エッチング工程（ｉ）の後に、プラズマダイシング工程（ｅ）（工程（ｅ２））が行われる。保護膜堆積工程（ｈ）、異方性エッチング工程（ｉ）、プラズマダイシング工程（ｅ）は、例えば、図４に示されるプラズマ処理装置２００により、基板Ｓが搬送キャリア２０に保持された状態で行うことができる。
図４を参照しながら、プラズマエッチングに使用されるプラズマ処理装置２００を具体的に説明するが、プラズマ処理装置はこれに限定されるものではない。図４は、本実施形態に用いられるプラズマ処理装置２００の構造を概略的に示す断面図である。
【００４０】
プラズマ処理装置２００は、ステージ２１１を備えている。搬送キャリア２０は、保持シート４の基板Ｓを保持している面（粘着面４ａ）が上方を向くように、ステージ２１１に搭載される。ステージ２１１の上方には、フレーム２１および保持シート４の少なくとも一部を覆うとともに、基板Ｓの少なくとも一部を露出させるための窓部２２４Ｗを有するカバー２２４が配置されている。
【００４１】
ステージ２１１およびカバー２２４は、処理室（真空チャンバ２０３）内に配置されている。真空チャンバ２０３は、上部が開口した概ね円筒状であり、上部開口は蓋体である誘電体部材２０８により閉鎖されている。真空チャンバ２０３を構成する材料としては、アルミニウム、ステンレス鋼（ＳＵＳ）、表面をアルマイト加工したアルミニウム等が例示できる。誘電体部材２０８を構成する材料としては、酸化イットリウム（Ｙ2Ｏ3）、窒化アルミニウム（ＡｌＮ）、アルミナ（Ａｌ2Ｏ3）、石英（ＳｉＯ2）等の誘電体材料が例示できる。誘電体部材２０８の上方には、上部電極としてのアンテナ２０９が配置されている。アンテナ２０９は、第１高周波電源２１０Ａと電気的に接続されている。ステージ２１１は、真空チャンバ２０３内の底部側に配置される。
【００４２】
真空チャンバ２０３には、ガス導入口２０３ａが接続されている。ガス導入口２０３ａには、プロセスガスの供給原であるプロセスガス源２１２およびアッシングガス源２１３が、それぞれ配管によって接続されている。また、真空チャンバ２０３には、排気口２０３ｂが設けられており、排気口２０３ｂには、真空チャンバ２０３内のガスを排気して減圧するための真空ポンプを含む減圧機構２１４が接続されている。
【００４３】
ステージ２１１は、それぞれ略円形の電極層２１５と、金属層２１６と、電極層２１５および金属層２１６を支持する基台１１７と、電極層２１５、金属層２１６および基台２１７を取り囲む外周部２１８とを備える。外周部２１８は導電性および耐エッチング性を有する金属により構成されており、電極層２１５、金属層２１６および基台２１７をプラズマから保護する。外周部２１８の上面には、円環状の外周リング２２９が配置されている。外周リング２２９は、外周部２１８の上面をプラズマから保護する役割をもつ。電極層２１５および外周リング２２９は、例えば、上記の誘電体材料により構成される。
【００４４】
電極層２１５の内部には、静電吸着機構を構成する電極部（以下、ＥＳＣ電極と称する）２１９と、第２高周波電源２１０Ｂに電気的に接続された高周波電極部２２０とが配置されている。ＥＳＣ電極２１９には、直流電源２２６が電気的に接続されている。静電吸着機構は、ＥＳＣ電極２１９および直流電源２２６により構成されている。なお、プラズマエッチングは、高周波電極部２２０に高周波電力を印加して、バイアス電圧をかけながら行ってもよい。
【００４５】
金属層２１６は、例えば、表面にアルマイト被覆を形成したアルミニウム等により構成される。金属層２１６内には、冷媒流路２２７が形成されている。冷媒流路２２７は、ステージ２１１を冷却する。ステージ２１１が冷却されることにより、ステージ２１１に搭載された支持部材２２が冷却されるとともに、ステージ２１１にその一部が接触しているカバー２２４も冷却される。これにより、基板Ｓや保持シート４が、プラズマ処理中に加熱されることによって損傷されることが抑制される。冷媒流路２２７内の冷媒は、冷媒循環装置２２５により循環される。
【００４６】
ステージ２１１の外周付近には、ステージ２１１を貫通する複数の支持部２２２が配置されている。支持部２２２は、昇降機構２２３Ａにより昇降駆動される。搬送キャリア２０が真空チャンバ２０３内に搬送されると、所定の位置まで上昇した支持部２２２に受け渡される。支持部２２２は、搬送キャリア２０のフレーム２１を支持する。支持部２２の上端面がステージ２１１と同じレベル以下にまで降下することにより、搬送キャリア２０は、ステージ２１１の所定の位置に搭載される。
【００４７】
カバー２２４の端部には、複数の昇降ロッド２２１が連結しており、カバー２２４を昇降可能にしている。昇降ロッド２２１は、昇降機構２２３Ｂにより昇降駆動される。昇降機構２２３Ｂによるカバー２２４の昇降の動作は、昇降機構２２３Ａとは独立して行うことができる。
【００４８】
制御装置２２８は、第１高周波電源２１０Ａ、第２高周波電源２１０Ｂ、プロセスガス源２１２、アッシングガス源２１３、減圧機構２１４、冷媒循環装置２２５、昇降機構２２３Ａ、昇降機構２２３Ｂおよび静電吸着機構を含むプラズマ処理装置２００を構成する要素の動作を制御する。
【００４９】
（ｈ）保護膜堆積工程
保護膜堆積工程（ｈ）では、図２に示されるように、基板Ｓの第１主面Ｓ１側の表面を覆う保護膜５を堆積させる。保護膜５は、少なくともマスクＭおよび第２層２で構成された凸部の側壁を覆うように形成されていればよく、基板Ｓの第１主面Ｓ１側の表面全体を覆うように形成してもよい。少なくとも凸部の側壁を覆うように保護膜５を形成すると、プラズマダイシング工程（ｅ）で、分割領域ｄ２において第１層１をエッチングする際に、第２層２の側壁を第２プラズマから保護することができる。
【００５０】
堆積される保護膜５は、その組成は特に限定されない。保護膜５は、例えば、フルオロカーボン等のポリマーで形成することが好ましい。
【００５１】
保護膜５は、例えば、ＣＶＤ法などの気相法により保護膜５の構成材料を堆積させることにより形成できる。保護膜５を形成する際の条件については特に制限されない。好ましい実施形態では、プラズマＣＶＤ法により保護膜を形成する。この方法は、比較的低温かつ速いスピードで薄膜を形成できる点で優れている。フルオロカーボンを堆積させるには、ＣＦ４等のフッ化炭素を含むプロセスガスを原料とするプラズマを用いればよい。
【００５２】
保護膜５の厚みは、例えば、０．１〜５μｍであり、０．５〜２μｍであることが好ましい。このような厚みの保護膜５を形成することで、第２層２の側壁を保護することができる。さらに、第１層１と第２層２との界面も保護膜５によって保護されるため、第２層２の剥離をさらに抑制することができる。
【００５３】
保護膜５は、例えば、原料ガスとしてＣ4Ｆ8を１５０ｓｃｃｍ、Ｈｅを５０ｓｃｃｍで供給しながら、処理室内でプラズマ処理を行うことにより堆積させることができる。このとき、処理室内の圧力を１５〜２５Ｐａに調整することが好ましい。また、第１高周波電源２１０Ａからアンテナ２０９への投入電力を１５００〜２５００Ｗ、第２高周波電源２１０Ｂから高周波電極部２２０への投入電力を５０〜１５０Ｗとし、プラズマ処理を行うことが好ましい。このような条件において３００秒程度処理すると、厚さ３μｍ程度の保護膜を形成することができる。好ましい実施形態では、原料ガスとして、フッ化炭素とヘリウムの混合ガスを用いるが、これは、ヘリウムを混合することにより、プラズマ中での原料ガスの乖離が促進され、その結果として、緻密で密着性の高い保護膜を形成できるためである。
【００５４】
（ｉ）異方性エッチング工程
異方性エッチング工程（ｉ）では、工程（ｈ）の後、基板Ｓの第１主面Ｓ１側を第３プラズマに晒すことにより、保護膜を異方的にエッチングして、分割領域ｄ２において第１層１を露出させる。このとき、少なくとも第２層２の側壁に堆積された保護膜５を残すようにする。これにより、第２層２の側壁を保護することができる。さらに、第１層１と第２層２との界面も保護膜５によって保護されるため、第２層２の剥離をさらに抑制することができる。第２層２の側壁に残す保護膜５の厚みは、例えば、０．２〜４μｍであり、０．４〜１μｍであることが好ましい。
【００５５】
異方性エッチングは、例えば、図４に示されるプラズマ処理装置２００により行うことができる。
異方エッチング工程の条件は特に限定されず、保護膜５の膜種に応じて適宜選択することができる。なかでも、分割領域ｄ１における保護膜５がフルオロカーボン等のポリマーの場合、エッチングが進行し易い点で、例えば、酸素とアルゴンを含むプロセスガスを用いて第３プラズマを発生させることが好ましい。また、エッチングが異方的に進行し易い点で、高周波電極部２２０に高周波電力を印加して、バイアス電圧をかけながら、エッチングを行うことが好ましい。異方性エッチングは、例えば、原料ガスとしてＡｒを１５０〜３００ｓｃｃｍ、Ｏ2を０〜１５０ｓｃｃｍで供給しながら行うことが好ましい。このとき、処理室内の圧力を０．２〜１．５Ｐａに調整することが望ましい。また、異方性エッチングを行う際には、第１高周波電源２１０Ａからアンテナ２０９への投入電力を１５００〜２５００Ｗ，第２高周波電源２１０Ｂから高周波電極部２２０への投入電力を１５０〜３００Ｗとすることが好ましい。このような条件では、０．５μｍ／分程度の速度で保護膜をエッチングすることができる。
【００５６】
（ｅ）プラズマダイシング工程
プラズマダイシング工程（ｅ）は、剥離工程（ｄ）または異方性エッチング工程（ｉ）の後に行われる。図１では、剥離工程（ｄ）の後に行われるプラズマダイシング工程（ｅ）を工程（ｅ１）で表し、図２では、異方性エッチング工程（ｉ）の後に行われるプラズマダイシング工程（ｅ）を工程（ｅ２）で表している。なお、工程（ｅ１）および工程（ｅ２）をまとめて工程（ｅ）と称する場合がある。
【００５７】
工程（ｅ）では、基板Ｓを保持シート４に保持させた状態で、基板Ｓの第１主面Ｓ１側を第２プラズマに晒すことにより、分割領域ｄ２の第１層１を第１主面Ｓ１側から第２主面Ｓ２までエッチングする。このエッチングにより、基板Ｓ１は、素子領域ｄ１を備える複数の素子チップ６，１６に分割される（工程（ｅ１）、工程（ｅ２））。このとき、素子領域ｄ１は、マスクとして機能する。
【００５８】
第２プラズマは、分割領域ｄ２の第１層１がエッチングされる条件で発生させる。分割領域ｄ２の第１層１をエッチングする際には、六フッ化硫黄（ＳＦ６）等のフッ素を含むプロセスガスが好ましく用いられる。第１層１がシリコンの場合、分割領域ｄ２の第１層１のエッチングには、いわゆるボッシュプロセスを用いることができる。ボッシュプロセスにおいては、堆積膜堆積ステップと、堆積膜エッチングステップと、シリコンエッチングステップとを順次繰り返すことにより、分割領域ｄ２の第１層１を深さ方向に掘り進むことができる。
【００５９】
堆積膜堆積ステップは、例えば、原料ガスとしてＣ4Ｆ8を１５０〜２５０ｓｃｃｍで供給しながら、処理室内の圧力を１５〜２５Ｐａに調整した状態で行うことが好ましい。このとき、第１高周波電源２１０Ａからアンテナ２０９への投入電力を１５００〜２５００Ｗ，第２高周波電源２１０Ｂから高周波電極部２２０への投入電力を０Ｗ、処理時間を５〜１５秒とすることが好ましい。
【００６０】
堆積膜エッチングステップは、例えば、原料ガスとしてＳＦ6を２００〜４００ｓｃｃｍで供給しながら、処理室内の圧力を５〜１５Ｐａに調整した状態で行われる。このとき、第１高周波電源２１０Ａからアンテナ２０９への投入電力を１５００〜２５００Ｗ，第２高周波電源２１０Ｂから高周波電極部２２０への投入電力を１００〜３００Ｗ、処理時間を２〜１０秒とすることが好ましい。
【００６１】
シリコンエッチングステップは、例えば、原料ガスとしてＳＦ6を２００〜４００ｓｃｃｍで供給しながら、処理室内の圧力を５〜１５Ｐａに調整した状態で行われる。このとき、第１高周波電源２１０Ａからアンテナ２０９への投入電力を１５００〜２５００Ｗ，第２高周波電源２１０Ｂから高周波電極部２２０への投入電力を５０〜２００Ｗ、処理時間を１０〜２０秒とすることが好ましい。
【００６２】
このような条件において、堆積膜堆積ステップ、堆積膜エッチングステップ、およびシリコンエッチングステップを繰り返すことにより、シリコン基板を１０μｍ／分程度の速度で掘り進むことができる。
ボッシュプロセスの場合、シリコンをレジスト選択比５０〜１００程度でエッチングすることができる。したがって、例えば、膜厚２００μｍのシリコンからなる第１層１を、レジスト選択比５０のエッチング条件で除去する場合、プラズマダイシング工程においてエッチングされるレジストマスクの厚みは４μｍとなる。
【００６３】
（ｆ）アッシング工程
アッシング工程（ｅ）は、プラズマダイシング工程（ｅ）の後に行われる。図１および図２では、それぞれ、アッシング工程（ｆ）を工程（ｆ１）および（ｆ２）で表している。なお、工程（ｆ１）および工程（ｆ２）をまとめて工程（ｆ）と称する場合がある。
【００６４】
アッシング工程（ｆ）では、マスクＭを除去できればよい。保護膜５が形成されている場合には、保護膜５もアッシング工程（ｆ）において除去される。
アッシング工程（ｆ）は、例えば、プラズマダイシング工程が行われる処理室内で行うことができる。アッシング工程（ｆ）では、処理室内に、アッシング用のプロセスガス（例えば、酸素ガス）を導入しつつ、処理室内を所定圧力に維持し、高周波電力を供給して処理室内にプラズマを発生させて、基板に照射する。酸素プラズマの照射により、基板の表面からマスクＭや保護膜５が除去される。
【００６５】
（ｇ）分離工程
分離工程（ｇ）は、アッシング工程（ｆ）の後に行われる。図１および図２では、それぞれ、分離工程（ｇ）を工程（ｇ１）および（ｇ２）で表している。なお、工程（ｇ１）および工程（ｇ２）をまとめて工程（ｇ）と称する場合がある。
【００６６】
アッシング工程（ｆ）でマスクＭや保護膜５が除去された基板Ｓは、第２層２が露出した状態の素子領域ｄ１を備える素子チップ７，１７の状態に分離された状態となっている。素子チップ７，１７は、保持シート４の粘着面４ａに保持されている。分離工程（ｇ）では、素子チップ７，１７は、保持シート４から剥離されながら、ピックアップされる。
【００６７】
本実施形態においては、研削工程に先立って、III−Ｖ族窒化物半導体を含む第２層を分割することで、シリコン基材層（第１層）と第２層とを備える基板における第２層の内部応力を緩和することができる。よって、基板の反りおよび第２層の剥離を抑制しながら、基板をダイシングすることができる。
さらに、ダイシング工程に先立ってIII−Ｖ族窒化物半導体を含む第２層の側面に保護膜を形成する場合においては、プラズマダイシング工程中に第１層と第２層との界面が保護膜によって保護されるため、第２層の剥離をさらに抑制することができる。
【産業上の利用可能性】
【００６８】
本発明の一実施形態によれば、ダイシングする際の基板の反りやIII−Ｖ族窒化物半導体を含む層の剥離を抑制することができる。よって、シリコン基材層と、III−Ｖ族窒化物半導体を含む層とを備える基板から、素子チップを製造する方法として有用である。
【符号の説明】
【００６９】
Ｓ：基板、１：第１層、２：第２層、Ｓ１：第１主面、Ｓ２：第２主面、ｄ１：素子領域、ｄ２：分割領域、Ｍ：マスク、３：保護テープ、３ａ：基材、３ｂ：接着層、４：保持シート、４ａ：粘着面、４ｂ：非粘着面、５：保護膜、６，１６：素子チップ、（ａ）：準備工程、（ｂ）：プラズマエッチング工程、（ｃ）：研削工程、（ｄ）：剥離工程、（ｅ１），（ｅ２）：プラズマダイシング工程、（ｆ１），（ｆ２）：アッシング工程、（ｇ１），（ｇ２）：分離工程、（ｈ）：保護膜堆積工程、（ｉ）：異方性エッチング工程、２０：搬送キャリア、２１：フレーム、２１ａ：ノッチ、２１ｂ：コーナーカット、２２：支持部材、２００：プラズマ処理装置、２０３：真空チャンバ、２０３ａ：ガス導入口、２０３ｂ排気口、２０８：誘電体部材、２０９：アンテナ、２１０Ａ：第１高周波電源、２１０Ｂ：第２高周波電源、２１１：ステージ、２１２：プロセスガス源、２１３：アッシングガス源、２１４：減圧機構、２１５：電極層、２１６：金属層、２１７：基台、２１８：外周部、２１９：ＥＳＣ電極、２２０：高周波電極部、２２１：昇降ロッド、２２２：支持部、２２３Ａ，２２３Ｂ：昇降機構、２２４：カバー、２２４Ｗ：窓部、２２５：冷媒循環装置、２２６：直流電源、２２７：冷媒流路、２２８：制御装置、２２９：外周リング
【図１】
0006624590.tif 000002
【図２】
0006624590.tif 000003
【図３】
0006624590.tif 000004
【図４】
0006624590.tif 000005