(57)【特許請求の範囲】
【請求項１】
集積型発光ダイオード（ＬＥＤ）マイクロディスプレイを製造する方法であって、
光の波長を変化させることが可能な色変換器を提供するステップであって、
前記色変換器は、
導波路を形成するための未改質屈折率層間の改質屈折率層を含む基板と、
前記基板の前記改質屈折率層上に形成された色変換層と、
前記基板上に形成された透明層と、
前記色変換層と前記透明層との間に形成されたマスクとを含む、前記提供するステップと、
前記色変換器に接続され、電気接続を形成し、かつ前記色変換器に光をポンピングすることが可能なマイクロＬＥＤアレイを提供するステップと、
電子駆動層の形態で前記マイクロＬＥＤアレイ用のバックプレーン制御器を提供するステップとを含み、
前記色変換器の前記色変換層は、前記マイクロＬＥＤアレイからのポンピングされた光よりも長い波長の光を生成し、生成された光を前記未改質屈折率層間の前記改質屈折率層によって形成された前記導波路を介して伝送する、方法。
【請求項２】
前記マイクロＬＥＤアレイは、青色光または紫外（ＵＶ）光を前記色変換器にポンピングし、前記色変換器は、前記青色光またはＵＶ光の一部を緑色光および赤色光に変換する、請求項１に記載の方法。
【請求項３】
前記色変換器が、前記色変換層および前記透明層とは反対側の前記基板の面上の不透明／反射構造を含む、請求項１に記載の方法。
【請求項４】
前記色変換器が、前記色変換層と前記改質屈折率層との間のロングパスフィルタを含み、前記ロングパスフィルタは、前記色変換層によって変換された光を前記色変換層を通過させ、変換されていない光を再循環する、請求項１に記載の方法。
【請求項５】
前記色変換層は、前記マイクロＬＥＤアレイの第１の部分のマイクロＬＥＤに結合された蛍光体または量子ドットまたは有機物質を含み、前記透明層は、前記マイクロＬＥＤの第２の部分のマイクロＬＥＤに結合された拡散層である、請求項１に記載の方法。
【請求項６】
前記マスクは、不透明性または反射性であり、前記マスクは、前記未改質屈折率層間にさらに配置されている、請求項１に記載の方法。
【請求項７】
集積型発光ダイオード（ＬＥＤ）マイクロディスプレイであって、
光の波長を変化させることが可能な色変換器であって、前記色変換器は、
導波路を形成するための未改質屈折率層間の改質屈折率層を含む基板と、
前記基板の前記改質屈折率層上に形成された色変換層と、
前記基板上に形成された透明層と、
前記色変換層と前記透明層との間に形成されたマスクとを含む、前記色変換器と、
前記色変換器に接続され、電気的接続を形成し、前記色変換器に光をポンピングすることが可能なマイクロＬＥＤアレイと、
電子駆動層の形態の前記マイクロＬＥＤアレイ用のバックプレーン制御器と
を備え、
前記色変換器の前記色変換層は、前記マイクロＬＥＤアレイからのポンピングされた光よりも長い波長の光を生成し、生成された光を前記未改質屈折率層間の前記改質屈折率層によって形成された前記導波路を介して伝送する、集積型ＬＥＤマイクロディスプレイ。
【請求項８】
前記色変換層は、蛍光体、量子ドット、または有機物質のうちの少なくとも１つからなる、請求項７に記載の集積型ＬＥＤマイクロディスプレイ。
【請求項９】
前記基板は、ガラス、サファイア、シリコン、ＧａＮ、または炭化ケイ素で作製されている、請求項７に記載の集積型ＬＥＤマイクロディスプレイ。
【請求項１０】
前記透明層は、青色光を出射させるか、拡散または散乱機能を代替的に提供する、請求項７に記載の集積型ＬＥＤマイクロディスプレイ。
【請求項１１】
前記マスクが不透明／黒色または反射性である、請求項７に記載の集積型ＬＥＤマイクロディスプレイ。
【請求項１２】
前記マイクロＬＥＤアレイが、レンズを含む光学的特徴部を含む、請求項７に記載の集積型ＬＥＤマイクロディスプレイ。
【請求項１３】
前記光学的特徴部が凸形状であり、放射を最大にし、かつスペクトルクロストークを最小にする、請求項１２に記載の集積型ＬＥＤマイクロディスプレイ。
【請求項１４】
前記マイクロＬＥＤアレイは、ｎおよびｐコンタクトを形成するように堆積されたボンディングパッドを含み、前記電子駆動層は、前記マイクロＬＥＤアレイの前記ボンディングパッドに取り付けられるボンディングパッドを有する、請求項７に記載の集積型ＬＥＤマイクロディスプレイ。
【請求項１５】
前記マイクロＬＥＤアレイは、青色光または紫外（ＵＶ）光を前記色変換器にポンピングし、前記色変換器は、前記青色光またはＵＶ光の一部を緑色光および赤色光に変換する、請求項７に記載の集積型ＬＥＤマイクロディスプレイ。
【請求項１６】
前記色変換器が、前記色変換層および前記透明層とは反対側の前記基板の面上の不透明／反射構造を含む、請求項７に記載の集積型ＬＥＤマイクロディスプレイ。
【請求項１７】
異なる色のサブ画素を有する複数の画素を有する発光ダイオード（ＬＥＤ）マイクロディスプレイを提供する方法であって、
色変換器に光学的に結合されたマイクロＬＥＤアレイからの光を放射するステップであって、前記色変換器は、
導波路を形成するための未改質屈折率層間の改質屈折率層を含む基板と、
前記基板の前記改質屈折率層上に形成された色変換層と、
前記基板上に形成された透明層と、
前記色変換層と前記透明層との間に形成されたマスクとを含む、前記放射するステップと、
前記色変換器の前記色変換層によって、前記マイクロＬＥＤアレイの第１のマイクロＬＥＤからの光を、前記マイクロＬＥＤアレイから放射された光とは異なる波長を有する第２の光に変換するステップと、
前記色変換器の前記色変換層からの前記第２の光を、前記未改質屈折率層間の前記改質屈折率層によって形成された前記導波路を介して伝送するステップと、
前記色変換器の前記透明層によって、前記マイクロＬＥＤアレイのマイクロＬＥＤからの光を伝達するステップとを含み、前記光および前記第２の光は、画素の異なる色のサブ画素を提供する、方法。
【請求項１８】
前記色変換器は、前記ポンピングされた光を前記色変換層に伝送し、より長い波長の光を反射するための前記色変換層上のショートパスフィルタをさらに含む、請求項１に記載の方法。
【請求項１９】
前記色変換器は、前記ポンピングされた光を前記色変換層に伝送し、より長い波長の光を反射するための前記色変換層上のショートパスフィルタをさらに含む、請求項７に記載の集積型ＬＥＤマイクロディスプレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低消費電力の高輝度ディスプレイに関する。より詳細には、本発明は、集積型カラーＬＥＤマイクロディスプレイ、及び集積型カラーＬＥＤマイクロディスプレイを製造する方法に関する。
【背景技術】
【０００２】
多くのカラーマイクロディスプレイが存在するが、従来技術のカラーマイクロディスプレイの多くには、多数の欠点がある。
ＯＬＥＤ、液晶、ＭＥＭＳなどの技術を使用したマイクロディスプレイの開発を報告する広範な文献がある。後者の２つは、完全に最高輝度の光源の外部に配置されたパターンジェネレータに基づいており、その結果、マイクロディスプレイを形成するために余分な部品が必要となる。さらなる基本的な欠点は、全ての画素が画像を表示するために使用されなくても、全ての画素が光でアドレスされなければならないので、電力損失が生じることである。このようなディスプレイのコントラスト比も損なわれる。
【０００３】
ＯＬＥＤ技術は放射技術であり、簡単に言えば、蛍光発光層を取り囲むアノードおよびカソードに基づいている。これらの技術は、しばしば、小さな画素形成のためにカラーフィルタを有する白色光を使用する。その結果、ＲＧＢディスプレイにおける色域を達成するために、白色画素のスペクトル範囲の約６０〜７０％が損失であるか、または不要になる。さらに、白色ＯＬＥＤはモノクロＯＬＥＤよりも効率が悪いため、実際には放射光のわずか１０〜２０％しか使用することができない。これは、全体的なＯＬＥＤ構造の効率性または光がどのようにして取り出されるかについての効率性が考慮されていない。
【０００４】
さらに、ＯＬＥＤ構造は、より複雑であり、また、電子輸送層、正孔ブロッキング層および電子ブロッキング層のすべてが、厚さおよび屈折率が慎重に制御される。これは、電気的にドープされた電子輸送層および正孔輸送層が電荷注入を高め、かつ低い動作電圧を可能にするので、ディスプレイ性能を改善するために重要である。電荷ブロック層は、電荷キャリアを発光層内に閉じ込めるのを支援する。さらに、他の問題は、青色ＯＬＥＤの波長領域における効率が低く、寿命が限られており、低輝度レベルと結合されていることが、ディスプレイの性能が根本的に制限されていることを意味する。
【０００５】
個々のＬＥＤの表面実装ボンディングを提供する技術は存在する。典型的には、ピック・アンド・プレイス技術は大規模ＬＥＤにしか使用できない。したがって、ディスプレイの１インチあたりの画素数が制限される。また、画素あたり２つの電気コンタクトが必要である。前者の点については、マイクロＬＥＤをピック・アンド・プレイスする技術が開発されている。しかしながら、電気コンタクトを提供するためには、小さな画素ピッチに対して後処理が必要とされるという課題がある。
【０００６】
このようなシステムの短所は、次のように要約することができる。
・製造−フリップチップボンディング当たりの時間、各画素に関する同時ｎおよびｐ接続、および１０μｍ未満の寸法で画素を配置する特性。
【０００７】
・半導体処理技術を用いたピック・アンド・プレイスマイクロＬＥＤの後処理。第２のグローバルコンタクトを形成するためにＬＥＤアレイの全域にコンフォーマルなコンタクト層を設けること。または、パターン形成されたコンタクト層が形成される平坦化構造を提供するために平坦化技術を組み合わせること。これを可能にするために光脱出用の透明コンタクト層またはコンタクト層の後工程のパターニングを提供する必要がある。制御バックプレーンへの電気的接続を提供する必要がある。
【０００８】
・性能−特に、駆動電流および温度に対する色の変化が小さい緑色ＬＥＤデバイスの選択。視覚応答のピーク付近の波長の小さな変化（すなわち、緑色）に対する眼の感受性のため、各緑色ＬＥＤの発光波長を狭い分布にする必要性。
【０００９】
本発明の少なくとも１つの態様の目的は、前述の問題の少なくとも１つまたは複数を回避または緩和することである。
本発明の少なくとも１つの態様の更なる目的は、低消費電力の高輝度ディスプレイ及びディスプレイを製造する方法を提供することである。
【発明の概要】
【００１０】
本発明の第１の態様によれば、集積型ＬＥＤマイクロディスプレイを製造する方法であって、
光の波長を変化させることが可能な色変換器を提供するステップと、
色変換器に接続され、電気接続を形成し、かつ色変換器に光をポンピングする（ｐｕｍｐｉｎｇ）ことが可能なマイクロＬＥＤのアレイを提供するステップと、
電子駆動層の形態でバックプレーン制御部を提供するステップと
を含み、
マイクロＬＥＤのアレイは、色変換器からの放射光よりも短い波長でポンピングされた光を生成し、それにより、より長い波長の光が生成される、集積型ＬＥＤマイクロディスプレイを製造する方法が提供される。
【００１１】
製造プロセスは、以下に記載される多数の異なる段階を含む。様々な実施形態において、図面を参照して説明することも明らかである。しかしながら、特定の実施形態は、これらの特定の詳細のうちの１つまたは複数を用いることなく、または他の既知の方法および構成と組み合わせて実施することができる。
【００１２】
第１に、効率的な光生成のために最適化されたｐおよびｎドープＧａＮ領域および層を含むＧａＮ層が提供され、ＧａＮ層の上にオーミック電流拡散層および二酸化シリコン層が設けられている。ＧａＮ層の下方には、他の層よりもかなり厚い基板層が設けられている。オーミック電流拡散層は、２０ｎｍの厚さを有する。二酸化ケイ素の層は、約２００ｎｍの厚さを有する。基板層は、約２００μｍの厚さを有する。基板層は、サファイア、シリコン、ＧａＮまたは炭化ケイ素のような任意の適切な材料とすることができる。オーミック電流拡散層の材料の例は、Ｎｉ／ＡｕまたはＮｉ／ＰｔまたはＡｕ／ＰｔまたはＰｔ／Ｎｉ／ＡｕＮｉ／ＡｇまたはＰｄまたはＩＴＯまたはＮｉ／ＩＴＯであり得る。
【００１３】
プロセスは、画素または画素のアレイを形成するためのｐ−ＧａＮの選択的な非活性化から開始することができる。これは次のように記載される。
・第１の拡散層（例えば、Ｎｉ／Ａｕ）がＧａＮ  ｐ層の上に堆積される。
【００１４】
・次に、パターン化されたマスク特徴部（例えば、フォトレジスト）が拡散層上に堆積される。
・構造がＡｒなどのプラズマに露出されて拡散を除去した後、Ｃｌ２によりｎ−ＧａＮに対して約１μｍまでエッチングする（このプロセスは、プロセスの後の段階であり得る）
・次に、パターン化されたマスク特徴部（例えばフォトレジスト）が画素形成のために堆積される。
【００１５】
・次に、層状構造をエッチング（プラズマまたはドライ）例えばＡｒに晒して、マスクによって保護されていない領域から第１の拡散層を除去する。
・次に、構造をＣＨＦ３などのプラズマに晒す。
【００１６】
・次に、パターン化された特徴部の除去を実行する。
・次に、プラズマに晒された領域に高抵抗層を形成するための構造のアニーリングを行い、マスクによって保護された層において導電性（例えば、オーミックコンタクト）を維持して、画素または画素のアレイを形成する。
【００１７】
代替的に、プロセスは、ｐ−ＧａＮの物理的エッチングを使用して画素または画素のアレイ形成とともに開始することができる。これは次のように記載される。
・第１の拡散層（例えば、Ｎｉ／Ａｕ）がＧａＮ  ｐ層の上に堆積される。
【００１８】
・次に、パターン化されたマスク特徴部（例えば、フォトレジスト）が拡散層上に堆積される。
・構造は、Ｃ１２のようなプラズマに晒され、ｎ−ＧａＮに対して約１μｍまでエッチングして画素を残す。
【００１９】
・次に、パターン化された特徴部の除去を実行する。
・その後、構造をアニーリングして画素または画素のアレイにおいて導電性を有するもの（例えば、オーミックコンタクト）を形成する。
【００２０】
次に、画素の上の二酸化シリコンの層が除去され、次いで、二酸化シリコンの完全な層の形態で再堆積される。二酸化シリコンの完全な層は、約２００ｎｍの厚さを有し、かつＰＥＣＶＤなどの任意の適切な技術を使用して堆積され得る。
【００２１】
次に、画素の上の二酸化シリコンの完全な層の領域をエッチング除去して、オーミック電流拡散層への窓と、共通コンタクトが形成される窓とを形成する。この実施形態では、これは共通のｎコンタクト領域である。不活性化プロセスに関して、パッシベーションを提供するために側壁に二酸化ケイ素を形成する必要がある。物理的にエッチングされた画素または画素アレイに対して、ｎ−コンタクト領域が局所的にエッチングされるとき、側壁の表面不活性化が必要とされる。さらに、エッチングの領域にｎコンタクト金属層が堆積される。ｎコンタクト金属は、Ｔｉ／Ａｕであってもよく、約５０／２５０ｎｍの厚さを有してもよい。ｎコンタクト金属層は、グローバルコンタクトを形成し、かつ電気的機能および／または製造プロセスにおける更なるエッチングステップ（エッチングストップ）を制御するためのガイドとしての機能を有し得る。
【００２２】
次に、ボンディングパッドが堆積されてｎおよびｐコンタクトが形成される。ボンディングパッドは、約２μｍの高さおよび約８μｍ×８μｍの断面を有し得る。同じ高さのｐおよびｎボンディングパッドを有することが意図される。さらに、ボンディングパッドは、金属がどこにでも堆積されるようにマスキング層上に形成することができる。これにより、デバイスの化学研磨のための手段が提供されて、金属および誘電体平面を有する平坦な頂部層が提供される。このような頂部構造は、同じ高さで均一なボンディング手段（ｐおよびｎボンディングパッドスタック）を提供する。その結果、フリップチップ・バンプ・ボンディングおよびファン・デル・ワールス力に基づく直接ボンディングを含む（これに限定されない）ボンディング技術の範囲をバックプレーン制御部（ＣＭＯＳ、ＴＦＴまたはＮＭＯＳ層）に対するＧａＮに関して利用することができる。後者は、低温でかつ非常に小さいボンディング力でのボンディングが可能であるため、特に興味深い。ＬＥＤアレイのサイズが増大するにつれて、必要とされる総ボンディング力は重要な特性となり、かつアレイサイズの物理的制限をもたらす可能性がある。また、低温ボンディングのために、アクティブマトリクスＯＬＥＤ（ＡＭＯＬＥＤ）制御バックプレーンと性質が類似しているＴＦＴバックプレーン構造を用いることができる。これにより、コストと複雑さが低減され、より大きな物理的寸法を有するディスプレイへのルートが提供される。
【００２３】
シリコン製の一時的なウェハがＧａＮウェハにボンディングされ得る。一時的なウェハは、約５００μｍの厚さを有し、かつＧａＮ層よりもかなり厚い。
次に、基板層は、レーザーリフトオフのような任意の適切な技術によって除去され得る。基板層がシリコンである場合には、化学機械的研磨およびエッチングまたはこれらの技術の組み合わせが可能である。これは、全体的な設計に使用することができる、シリコン基板内にミクロフィーチャを形成する付加的な可能性を有する。
【００２４】
次に、バッファまたはｎ−ＧａＮ層をエッチングして光学的特徴部が好ましい実施形態ではマイクロレンズの形態で形成され得る。光学的特徴部は、放射を最大にし、かつ画素間の光学的クロストークを最小にするために凸形状であってもよい。光学的特徴部は、約８μｍの幅を有し得る。
【００２５】
代替例において、エッチングプロセスは、画素に近接して粗面化領域を形成してもよい。深さ１μｍの粗面化された領域を用いて、光取り出しを改善することができる。
更なる代替例では、ＧａＮピラーが形成され得るマトリクスエッチングプロセスが行われ得る。ＧａＮピラーは、約２μｍの高さを有し得る。ＧａＮピラーはまた、ＬＥＤ画素出力間の光学的分離を最大にして光学的クロストークを低減するために、先端が切り取られている形状が好ましい。
【００２６】
ｎ側エッチングプロセスは、ウェハの他方側のｎコンタクト金属層に対するエッチングにより適切なエッチングストップを提供することによって、正確に制御され得る。終点検出のようなリアルタイムプラズマモニタリング技術を用いることにより、エッチング深さをＧａＮ量子ウェルの位置に関して正確に制御することができる。
【００２７】
更なる代替例では、ｎコンタクト層は、レンズの厚さを制御するためのエッチングストップとして使用することができる。終点検出は、レンズエッチング中にｎコンタクト金属層まで同時に開口し、かつレンズ厚さの制御を提供するために使用されてもよい。
【００２８】
次に、導電性金属グリッドおよび／または不透明層を堆積する堆積ステップが行われ得る。導電性金属グリッドおよび／または不透明層は、ｎコンタクト抵抗を減少させるとともに、遮蔽効果を有する。金属グリッドおよび／または不透明層は、約２００ｎｍの厚さを有し、任意の適切な技術を用いて堆積されてもよい。
【００２９】
代替例において、ＩＴＯ導電層を金属の代わりに堆積して、透明導電層を形成してもよい。適切なＩＴＯの厚さの選択は、光の透過率を増加させるための反射防止コーティングをもたらし得る。
【００３０】
更なる代替例では、ＧａＮピラーが形成される場合、クロストークを最小にするために側壁を被覆するようにｎ金属の層でコーティングしてもよい。ｎ金属の層は、約２００ｎｍの厚さを有し得る。
【００３１】
ＳｉＯ２の層または任意の他の適切なタイプの単層または多層コーティングを、ＧａＮレンズおよびｎ金属層の表面上に堆積させてもよい。これは、フレネル反射を減少させるので、ＧａＮ表面の保護および反射防止機能の両方を提供する。コーティングは、約８０ｎｍの厚さを有し得る。
【００３２】
更なる代替例では、光学的特徴部の湾曲した領域または粗面化された領域のみを誘電体コーティングで覆ってもよい。誘電体コーティングは、二酸化ケイ素から作製されてもよく、約８０ｎｍの厚さを有し得る。
【００３３】
更なる代替例では、コーティングを堆積してもよい。これは、多層誘電体コーティングであり得る。ショートパス波長フィルタ機能を提供する機能を有する１つのコーティングまたは追加のコーティングまたは層が単に設けられてもよい。ショートパスフィルタは、青色光がＧａＮを出射するが、より長い波長（すなわち、色変換層によって生成された赤色光または緑色光）を反射するように設計され得る。
【００３４】
プロセスはまた、色変換効率を向上させるとともに、コントラストの表示を改善するために、いくつかの実施形態において、サブ画素に隣接する高反射率層を有することができる色変換器の使用を必要とする。色変換器は、色変換層と、基板と、透明層と、マスクとを含む。色変換層は、蛍光体、量子ドット、有機物質、またはそれらの組み合わせとしてもよい。色変換層は、約１〜２０μｍ、好ましくは約１〜１０μｍの厚さを有し得る。基板は、ガラス、サファイア、シリコンまたは任意の他の適切な材料から作製され得る。青色光が色変換器を光学的にポンピングするために使用される場合、ディスプレイの青色サブ画素の入射光を変換する必要はない。その結果、青色セルに何ら材料を設けないようにするか、シリコーンから作製され、かつ青色光を出射することができる透明層を設けるか、または赤色および緑色蛍光体と同様のビームプロファイルを提供する拡散または散乱機能を提供するようにしてもよい。マスクは、（一般にＬＣＤディスプレイで使用される）不透明／ブラックマトリクス樹脂または反射性のものであってもよく、Ａｕ、ＡｌまたはＡｇから作製され得る。
【００３５】
代替的な色変換器では、エッチングされたシリコン基板が設けられてもよい。色変換器は、色変換層、透明層およびエッチングされたシリコン領域を含み得る。
代替的な色変換器では、青色光を入射させるが、緑色および赤色などのより長い変換光を反射するショートパスフィルタが設けられ得る。
【００３６】
更なる代替例では、導波路のように動作するものとして記載することができる色変換器が設けられ得る。前述のように、色変換層、透明層、およびマスクが設けられる。加えて、不透明／反射フィーチャ、光導波機能を提供する改質屈折率透明層、および未改質屈折率層が設けられる。
【００３７】
更なる代替例では、ロングパスフィルタとして記載することができる色変換器が設けられる。色変換器は、色変換層の下方に位置するロングパスフィルタを有する。ロングパスフィルタは、変換された光を出射することができるが、青色の変換されていない光を再循環する。
【００３８】
プロセスの次のステップでは、色変換器がＬＥＤ層に搬送され、かつＬＥＤ層と整列される。
次に、色変換器がデバイスの他の部分に取り付けられる。好ましい実施形態では、色変換器は青色光でポンピングされ、蛍光体層である赤色／緑色変換層が設けられている。代替的に、層は、量子ドットまたは透明／拡散層（青色）またはそれらの混合体であってもよい。ガラス基板から垂直下方に延在する不透明／黒色マスクまたは反射マスクが設けられ得る。反射マスクは、光を再循環させ、クロストークを最小にし、ディスプレイのコントラストを向上させる性能を有していることが好ましい。したがって、反射マスクは、フィルタが透過層の前に配置される場合、青色光を透過し、赤色光及び緑色光を反射する性能を有する。代替例において、フィルタが透過層の後に配置される場合、青色光は再循環され、赤色および緑色は透過される。
【００３９】
プロセスの次の段階で、一時的な層が除去され得る。
次に、ＬＥＤ上の金属ボンディングパッドに電子駆動層が搬送され、整列されて取り付けられる。ボンディング層スタックは、錫またはインジウムなどの低温はんだ材料、またはそれらの合金を含み得る。ＧａＮ  ｐ層の平坦性は、ファン・デル・ワールス力、水素結合および強力な共有結合を含む低温直接ボンディングを使用する可能性を提供する。電子駆動層は、ＣＭＯＳ、ＴＦＴまたはＮＭＯＳのＮＭＯＳ層であってもよい。特に、直接ボンディング技術を使用する性能は、マトリクス有機発光ダイオード（ＡＭＯＬＥＤ）マイクロディスプレイに用いられる薄膜トランジスタ技術を適合させる性能を許容する。
【００４０】
集積型カラーＬＥＤマイクロディスプレイは、画素レイアウトの実施例を有する。一実施形態では、３つのサブ画素が２０×２０ミクロンのセル内に配置され、ボンディングパッドは画素から離れて配置される。
【００４１】
別の実施形態では、画素レイアウトの実施例は、各画素に含まれる４つのサブ画素を含み、ボンディングパッドが画素上に配置され得る。
集積型カラーＬＥＤマイクロディスプレイは、赤色変換セル、緑色変換層、及び色変換セルを有していない青色画素（透明／拡散層を含む）を含み得る。
【００４２】
代替例の集積型カラーＬＥＤマイクロディスプレイでは、不透明／反射マトリクスが設けられ得る。
代替例の集積型カラーＬＥＤマイクロディスプレイでは、赤色変換セル、緑色変換セルおよび色変換セルを有していない青色画素のマトリクスが設けられてもよい。
【００４３】
更なる代替例の集積型カラーＬＥＤマイクロディスプレイでは、赤色変換セル、緑色変換セル、色変換セルを有していない青色画素のマトリクス、および不透明／反射マトリクスが設けられてもよい。
【００４４】
本発明の第２の態様によれば、集積型カラーＬＥＤマイクロディスプレイであって、
光の波長を変化させることが可能な色変換器と、
色変換器に接続され、電気的接続を形成し、色変換器に光をポンピングすることが可能なＬＥＤと、
電子駆動層の形態のバックプレーン制御部と
を備え
ＬＥＤは、色変換器からの放射光よりも短い波長で光をポンピングし、それにより、より長い波長の光が生成される、集積型ＬＥＤマイクロディスプレイが設けられる。
【００４５】
概して、本発明は、低消費電力の高輝度ディスプレイを提供する集積型カラーＬＥＤマイクロディスプレイを提供することにある。
集積型カラーＬＥＤマイクロディスプレイは、第１の態様で定義したように形成することができる。
【００４６】
色変換器は、色変換層、基板、透明層およびマスクを含み得る。色変換層は、蛍光体、量子ドット、有機物質、またはそれらの組み合わせから作製され得る。色変換層は、約５〜２０μｍ、好ましくは約１０〜１２μｍの厚さを有し得る。基板は、ガラス、サファイア、シリコンまたは任意の他の適切な材料から作製され得る。透明層は、青色光を出射することができ、代替的には、拡散または散乱機能を提供し得る。マスクは、不透明／黒色または反射性であってもよい。
【００４７】
ＬＥＤは、レンズの形態である光学的特徴部を備えてもよい。光学的特徴部は凸形状であり、発光を最大にし、スペクトルクロストークを最小にする。
ＬＥＤはまた、不透明／黒色マスクまたは反射性のマスクであって、Ａｌまたは樹脂／ポリマーなどの金属から作製され得るマスクを含み得る。
【００４８】
ＬＥＤは、ｎおよびｐコンタクトを形成するように堆積されたボンディングパッドを含み得る。ボンディングパッドは、約２μｍの高さおよび約８μｍ×８μｍの断面を有し得る。
【００４９】
バックプレーン制御部は、ボンディングパッドを有する電子駆動層を含み得る。電子駆動層は、ＣＭＯＳ、ＴＦＴまたはＮＭＯＳのＮＭＯＳ層であってもよい。
バックプレーン制御部のボンディングパッドは、ＬＥＤのボンディングパッドに取り付けられる。
【図面の簡単な説明】
【００５０】
【図１】本発明の一実施形態による、上にオーミック電流拡散層および二酸化シリコン層があり、下にサファイア基板層があるＧａＮ層を示す図。
【図２】本発明の一実施形態によるＧａＮ層が二酸化シリコン層とオーミック電流拡散層とからなるエッチングされた画素を有する代替の処理方法を示す図。
【図３】本発明の一実施形態による、図１に示すデバイスに対して実行されるエッチングプロセスを示す図。
【図４】本発明の一実施形態による、画素の周りのＧａＮ層がエッチングされて、エッチングされた領域を形成する図２に示すデバイスの代替のデバイスを示す図。
【図５】本発明の一実施形態による、画素を形成するためにオーミック電流拡散層および二酸化シリコン層がエッチングされるエッチングプロセスを示す図。
【図６】本発明の一実施形態による、導電領域および絶縁領域を生成するために使用されるプラズマ処理を示す図。
【図７】本発明の一実施形態による、画素上の二酸化シリコン層が除去され、次いで完全な層の形態で再堆積された二酸化シリコンの層を示す図。
【図８】本発明の一実施形態によるコンタクト窓を形成するために画素上の領域がエッチング除去された二酸化シリコンの完全な層を示す図。
【図９】本発明の一実施形態によるｎおよびｐコンタクトを形成するために堆積されたボンディングパッドを示す図。
【図１０】本発明の一実施形態による除去される基板層を示す図。
【図１１】本発明の一実施形態による光学的特徴部を形成するためにエッチングされるＧａＮ層を示す図。
【図１２】本発明の一実施形態による粗面化された領域を形成するための代替例のエッチング方法を示す図。
【図１３】本発明の一実施形態による、マトリクスエッチングプロセスによりＧａＮピラーが形成される更なる代替例のエッチング方法を示す図。
【図１４】本発明の一実施形態による、ｎコンタクト金属層に対するエッチを形成するためにＧａＮ層が貫通してエッチングされる更なる代替例のエッチング方法を示す図。
【図１５】本発明の一実施形態による、ｎコンタクト層がレンズの厚さを制御するためのエッチングストップとして使用される更なる代替例を示す図。
【図１６】本発明の一実施形態による、導電性金属グリッドおよび／または不透明層が堆積される堆積ステップを示す図。
【図１７】本発明の一実施形態による、透明導電層を形成するために、金属の代わりにＩＴＯ導電層が堆積される代替例の堆積ステップを示す図。
【図１８】本発明の一実施形態によるＧａＮピラーがｎ金属の層でコーティングされている更なる代替例を示す図。
【図１９】本発明の一実施形態による、図１６に示すデバイスの上方斜視図。
【図２０】本発明の一実施形態による、ＧａＮレンズの表面およびｎ金属層の上にＳｉ０２の層または任意の他の適切なタイプの単層または多層コーティングが堆積されるプロセスを示す図。
【図２１】本発明の一実施形態による、光学的特徴部の湾曲した領域のみが誘電体コーティングで覆われている更なる代替例を示す図。
【図２２】本発明の一実施形態による、ショートパス波長フィルタ機能を提供する機能を有するようにコーティングが堆積された更なる代替例を示す図。
【図２３】本発明の一実施形態による色変換器を示す図。
【図２４】本発明の一実施形態によるエッチングされたシリコン基板がある代替例の色変換器を示す図。
【図２５】本発明の一実施形態によるショートパスフィルタである別の代替例の色変換器を示す図。
【図２６】本発明の一実施形態による導波路のように動作するものとして記載された別の代替例の色変換器を示す図。
【図２７】本発明の一実施形態によるロングパスフィルタとして記載された別の代替例の色変換器を示す図。
【図２８】本発明の一実施形態による、ＬＥＤ層の上に搬送されて、ＬＥＤ層と整列される色変換器を示す図。
【図２９】ＬＥＤ層の他の部分の上に整列される色変換層を示す更なる図。
【図３０】本発明の一実施形態による、デバイスの他の部分に取り付けられた色変換器を示す図。
【図３１】本発明の一実施形態による、除去される一時的な層を示す図。
【図３２】本発明の一実施形態による、金属ボンディングパッド上に搬送され、金属ボンディングパッドに整列される電子駆動層を示す図。
【図３３】本発明の一実施形態によるボンディングパッドに取り付けられた金属ボンディングパッドを示す図。
【図３４】本発明の一実施形態による画素レイアウトの実施例の平面図。
【図３５】本発明の一実施形態による画素レイアウトの実施例の平面図。
【図３６】本発明の一実施形態による画素レイアウトの更なる実施例の平面図。
【図３７】本発明の一実施形態による画素レイアウトの更なる実施例の平面図。
【図３８】本発明の一実施形態による、赤色変換セル、緑色変換層、及び色変換セルを有していない青色画素を示す図。
【図３９】本発明の一実施形態による不透明／反射マトリクスが設けられた色変換セルを示す図。
【図４０】本発明の一実施形態による赤色変換セル、緑色変換セル、および色変換セルを有していない青色画素のマトリクスを示す図。
【図４１】本発明の一実施形態による、赤色変換セル、緑色変換セル、色変換セルを有していない青色画素のマトリクス、および不透明／反射マトリクスを示す図。
【発明を実施するための形態】
【００５１】
本発明の実施形態を、添付の図面を参照して、例示的なものとして以下に説明する。
一般に、本発明は、低消費電力の高輝度ディスプレイを提供することにある。
図１〜図４１は、本発明によるマイクロディスプレイを製造する方法を示す。これについては以下で説明する。
【００５２】
図１は、発光ＧａＮ層３を示し、発光ＧａＮ層３の上にはオーミック電流拡散層２と二酸化シリコン層１とが設けられている。ＧａＮ層３の下には、他の層よりもかなり厚い基板層４が設けられている。オーミック電流拡散層２は、約２０ｎｍの厚さを有する。二酸化シリコン層１は約２００ｎｍの厚さを有する。基板層４は、約２００μｍの厚さを有する。基板層４は、サファイア、シリコン、ＧａＮおよび炭化ケイ素のような任意の適切な材料とすることができる。オーミック電流拡散層２の材料の例は、Ｎｉ／ＡｕまたはＮｉ／ＰｔまたはＡｕ／ＰｔまたはＰｔ／Ｎｉ／ＡｕＮｉ／ＡｇまたはＰｄまたはＩＴＯまたはＮｉ／ＩＴＯである。
【００５３】
図２は、ＧａＮ層３が、二酸化シリコン層１およびオーミック電流拡散層２を含むエッチングされた画素を有する代替のプロセス方法を示す。これは、ＬＥＤ画素を形成するための標準技術である。図２では、典型的には、最終画素寸法と同じサイズになる拡散層２が画定される。
【００５４】
図３では、ＧａＮ変形プロセスである図１に示されたデバイスに対するエッチングプロセスが実行される。エッチングにより、ＧａＮ層３がエッチングされたエッチング領域５が生成される。エッチングプロセスは、任意の適切なエッチングプロセスを使用して実行され、好ましくは、ＣＦ３を使用するプラズマエッチングによって実行されるが、ウェットエッチングなどの他の技術を使用することができる。ｎ材料へのエッチングは、ＣＩを用いたプラズマエッチングを用いて行うことができる。
【００５５】
図４では、図２に示すデバイスの代替デバイスが、画素の周りのＧａＮ層３においてエッチングされて、エッチングされた領域５が形成される。
図５に示すように、画素形成を可能にするためにマスクが次に適用される。オーミック電流拡散層２および二酸化シリコン層１がエッチング除去されて画素６が形成される更なるエッチングプロセスがある。エッチングプロセスは、ＣＨＦ３等の任意の適切なプラズマエッチングプロセスを用いて実行される。画素６は、マトリクス状に形成することができる。これにより、０．５μｍから１００μｍの寸法を有する画素が残る。典型的な寸法は、約３μｍである。
【００５６】
図６に示すプロセスステップでは、導電領域および絶縁領域を生成するために使用されるプラズマ処理７がある。保護されていないＧａＮは、例えばＣＨＦ３等のプラズマのＧａＮ改質プロセスに晒される。その後、パターン化された特徴部の除去に続いて、構造のアニーリングを行って、プラズマに晒された領域に高抵抗層が形成され、一方、マスクによって保護された層において導電性（例えば、オーミックコンタクト）が維持されて、画素または画素のアレイが形成される。
【００５７】
図７において、マスク層が形成される。画素６の上部の二酸化シリコン層１が除去され、フォトレジストのみまたは誘電体（例えば、上部にフォトレジストを有してＳｉＯ２がパターニングされたＳｉＯ２）の完全な層８の形態で再堆積される。
【００５８】
図８において、ｎコンタクト領域および拡散材料の上のマスクが開口される。次いで、導電性コンタクトが例えば、Ｔｉ：Ａｕまたは他の組み合わせで堆積される。ｎコンタクト領域におけるエッチング側壁は、ｐ−ｎ接合の両端の短絡を防止するために側壁上に電気絶縁層を有していることは明らかである。画素６の上の二酸化シリコンの完全な層８の領域がエッチング除去されて、コンタクトを形成するために下方にあるオーミック電流拡散層２へのコンタクト窓１０が形成される。さらに、ｎコンタクト金属層９がエッチングの領域５に堆積される。ｎコンタクト金属層９はグローバルコンタクトを形成し、かつ電気的機能および／または製造プロセスにおけるさらなるエッチングステップを制御するためのガイドとしての機能を有する。
【００５９】
図９において、ボンディングパッド１１が堆積されてｎコンタクトおよびｐコンタクトを形成する。これは、同じマスキング層または代替的に新たなマスクを使用することができる。ｐボンディングパッドおよびｎボンディングパッドは、同じ高さを有するという利点を有し、したがって、ＬＥＤアレイに対するボンディングの成功確率が改善される。ｎパッドのエッチング深さは、後のプロセス（すなわち、ＧａＮ側からエッチングし、レーザーリフトオフ後に露出された状態）のための正確なエッチングストップと、ウェハの裏面上の分散した電気コンタクトに対する接続を提供する手段との両方として使用することができる。さらに、ボンディングパッド金属を形成するためのマスク層は、トポロジー（ｔｏｐｏｌｏｇｙ）のない層を提供することができ、そのようなプロセスとして、ＣＭＰ（化学機械的研磨（ダマシン））等を使用して、マスク層の上部に対して金属を平坦化することができる。この研磨プロセスにより、平坦なボンディング面の特性を有することが可能となる。その結果、フリップ・チップ・バンプ・ボンディング（熱音波または熱圧縮）、または直接ボンディングまたはバックプレーン（例えばＣＭＯＳ、ＴＦＴまたはＮＭＯＳ層）に対する機械的および電気的結合を形成する他の技術を含むが、これに限定されない一連のボンディング・プロセスを使用することが可能である。
【００６０】
図１０に示すように、基板層４は、レーザーリフトオフなどの任意の適切な技術によって除去される。次いで、基板層４は、シリコーン化学機械的研磨およびシリコーンに対するエッチングを受ける。基板（サファイアなど）上のＧａＮは、基板層に接触しているＧａＮ表面が一時的なウェハに結合される。ＧａＮ層を基板から分離するために、業界標準技術を使用することができる。この特定の例では、レーザーリフトオフが使用される。代替的に、シリコンまたはＧａＮを除去するためにＣＭＰを使用することができる。これは、基板内に特徴部をエッチングすることができるように、基板のエッチングと組み合わせられる。後に（図１３）示すように、Ｓｉからピラーを残して、サブ画素間の分離を提供することができる。一時的なウェハ１３の厚さは、ＧａＮ層３よりもかなり厚い。
【００６１】
図１１では、ＧａＮ層が裏面上に露出されるので、この構造内に一連の特徴部を形成することができる。これは、より多くの光を取り出す手段および／またはサブ画素間の光学的クロストークを減少させる特徴部を提供する手段を提供することができる。ＧａＮ層３は、エッチングされて、レンズの形態の光学的特徴部１４が形成される。光学的特徴部１４は、凸形状であり、かつ放射を最大にし、スペクトルクロストークを最小にする。反射防止膜として機能するようにＳｉＯ２等の特徴部上に層を堆積することも可能である。この特定の特徴部では、光取り出しを増加させ、サブ画素間の光学的クロストークを低減するために、レンズが形成される（高さはエッチングストップを用いて正確に決定され得る）。
【００６２】
図１２に示すように、代替例では、エッチングを用いて粗面化領域１５を形成することができる。粗面化領域１５は、光取り出しを改善するために用いることができる。この場合、散乱面がエッチングによって形成される。図１１と同様に、１つまたは複数の層を堆積させて、フレネル反射を低減することができる。
【００６３】
図１３は、マトリクスエッチングプロセスにおいて、ＧａＮピラー１６が形成される更なる代替例を示す。図１０で説明したように、ピラー１６は光取り出し特徴部（この例ではレンズ）の間に形成することができる。これは、標準的な技術を用いて光取り出し機能と同時にＧａＮ内に形成することができる。代替的に、ピラー１６は、元の基板（図１０に記載）に形成するか、または色変換基板（図２３に記載）に形成することができる。ピラー１６は、技術に関係なく理想的には滑らかな表面と高反射性の構造を有する。
【００６４】
図１４に示すプロセスは、ＧａＮ層３が貫通してエッチングされて、エッチングされた領域５のｎコンタクト金属層９に対するエッチングされた領域１７を形成する更なるエッチングプロセスを含む。この特定の例では、光取り出し特徴部（レンズ）およびｎ開口を同時に形成することができる。エッチングは、任意の適切なエッチング技術によって行われる。
【００６５】
図１５は、ｎコンタクト層９がレンズの厚さを制御するためのエッチングストップとして使用される代替例を示す。レンズエッチ１８の間に終点検出を使用して、ｎコンタクト金属層９にまで貫通する開口の形成と、レンズ厚さの制御を提供すること同時に行う。図９に記載されているように、図１４のプロセスの好ましい実施形態は、レンズのエッチング深さ、したがってＱＷ層への近接度を正確に制御するように、ｎコンタクトをエッチングストップとして使用できることである。
【００６６】
図１６は、導電性金属グリッドおよび／または不透明層１９を堆積する堆積ステップがあることを示す。これは、図９で説明したもの、および露出したＧａＮ面上に分散され電気コンタクトを形成するために記載された技能と同様である。この場合、これは、ボンディングパッドと導電性ＧａＮ面との間に電気的ブリッジを形成する。この場合、不透明導体が使用される。結果として、これは光取り出し特徴部上に堆積されない。導電性金属グリッドおよび／または不透明層４０は、バイアスを低減し、かつ遮蔽効果を有する。
【００６７】
図１７は、金属の代わりにＩＴＯ導電層２０を堆積させて透明導電層２０を形成する代替例を示す。適切なＩＴＯ厚さの選択は、反射防止コーティングを形成することができる。図１６と同様に、分散したｎコンタクトを形成することができる。しかしながら、この場合、透明なＩＴＯ層を表面全体に均一に堆積させることができる（光取り出し特徴を覆わないようにパターン化することもできる）。これは、フレネル反射を低減するような厚さを有するように設計することもできる。
【００６８】
図１８は、ＧａＮピラー１６がｎ金属の層２１でコーティングされ、クロストークを最小に抑えるために側壁を被覆するさらなる代替例である。これは、図１０と図１７との組み合わせであり、金属をパターン化して分散された電気コンタクトを提供し、かつ反射性ピラーを提供することができる。
【００６９】
図１９は、光取り出し特徴部、エッチングストップ、分散したｎコンタクト、およびシリコン等の一時的なキャリアウェハにすべて結合されたものを形成する原理を説明するための図である。これは完成したＧａＮチップを集約し、その後、バックプレーン制御基板および色変換基板に統合することができる。
【００７０】
図２０では、Ｓｉ０２または任意の他の適切なタイプの単層または多層コーティング２２が、ＧａＮレンズ１４およびｎ金属層１９の表面上に堆積される。これは、保護および反射防止機能の両方を提供する。
【００７１】
図２１において、光学的特徴部１４の湾曲した領域（または粗面化された領域１５）のみが誘電体コーティング２３で覆われているさらなる代替例がある。パターニングは、光取り出し領域の上に堆積するためにのみ使用される。
【００７２】
図２２において、コーティング２４ａ、２４ｂが堆積されるさらなる代替例がある。よって、ここでは、多層誘電体コーティングが設けられる。ショートパス波長フィルタ機能を提供する機能を有する１つのコーティングまたは追加のコーティングまたは層が単に設けられてもよい。コーティング２４ａ、２４ｂは、光学的特徴部１４のみを被覆するようにパターン化されるか、または表面を完全に覆ってもよい。ショートパスフィルタは、青色光がＧａＮを出射できるが、より長い波長（すなわち、色変換層によって生成された赤色光または緑色光）を反射するように設計され得る。図２０および図２１と同様に、本技術の大きな利点の１つは、多くの異なる層を光取り出し領域上に堆積できることである。この特定の構成では、ショートパスフィルタが使用される。これにより、ポンピング波長領域（例えば、青）の光を効率よく透過させることができる。ショートパスフィルタは、ＧａＮ表面に戻ってくる変換された光がエンドユーザの方向に出射する確率が高くなるように、より長い波長、すなわち緑色および赤色を反射する。
【００７３】
図２３において、ＧａＮ層が準備され、次の段階で色変換器領域を形成することを示している。色変換器をＧａＮ表面上に配置することができるが、別の基板を使用して柔軟性を向上させることが好ましい方法である。この場合、色変換器は、蛍光体、量子ドット、有機物質またはそれらの組み合わせであってもよい。色変換器基板は、ガラス、サファイア、シリコーン等のような材料の範囲とすることができる。この場合、各色変換器はサブ画素を提供し、かつ光学的にポンピングされる（好ましくは青またはＵＶ光）。青色ポンピング波長が使用される場合、青色サブ画素は色変換物質を有さないが、同様の発光特性（例えば、ビームの発散）を有するように色変換器を模倣するための材料を有する。各ＬＥＤポンピングがＵＶの場合、赤、緑、青の色変換器が設けられる。コントラストを改善し、隣接する画素への光漏れを防止するために、サブ画素間にもマトリクスが形成される。これは、ブラックマトリクスまたは反射構造であってもよい。典型的には、マトリクスは色変換基板上に形成される。色変換器は、色変換層２５、基板２６、透明層２７およびマスク２８を含む。基板２６は、ガラス、サファイア、シリコンまたは任意の他の適切な材料から作製され得る。
【００７４】
図２４は、色変換領域用のマトリクスを形成するための任意選択を示す。シリコン基板上のＧａＮのルートが使用される場合、シリコン基板を容易に研磨し、かつエッチングすることが可能である（サファイアまたはＳｉＣ等の他の基板の場合、これははるかに困難なプロセスである）。その結果、湿式エッチングまたは乾式エッチング性能を用いてシリコン中にマトリクスをエッチングすることが可能である。どちらのエッチング技術を用いても、高いアスペクト比（即ち、構造の高さ対幅）を有するマトリクスを形成することができる。シリコンは、可視波長領域の光を吸収し、かつコントラストを高める。シリコンマトリクスを金属化して反射を提供し、かつ光変換／出力を向上させることも可能である。色変換器は、色変換層２５、透明層２７およびエッチングされたシリコン領域２９を含む。
【００７５】
図２５は、更なる代替例の色変換器である。性能を向上させるために、色変換器の層上にフィルタを含むようにすることができ、ショートパスフィルタは、青色光を透過し、かつより長い波長（即ち、緑色および赤色）を反射する。説明を簡単にするために、多層コーティングを全てのセル上に形成することができる。その結果、本質的に等方性である変換された光は、反射され、意図された方向に出射する。青色発光画素の場合、フィルタを有することが適切である場合とそうでない場合とがある。ＵＶ光でポンピングする場合、フィルタは、すべてのセルに配置され、かつＵＶポンピングを透過するが、長波長を反射する特性を有する。
【００７６】
図２６は、導波路のように動作するものとして説明される更なる代替例の色変換器である。前述したように、色変換層２５、透明層２７、およびマスク２８が設けられている。さらに、不透明／反射特徴部３３、光導波機能を提供する改質屈折率透明層３４、および未改質屈折率層３５が設けられている。（色変換器およびマトリクスが形成されている）色変換器の透明基板に関して、透明層２７を改質することができる。これにより、基板平面に垂直な導波路を形成することができる。結果として、より高い屈折率の層は、光導波を強化し、かつ光をより低い発散で出射することを可能にする。基板の屈折率は、導波路を形成するためにレーザ誘起効果によって一例として改質することができ、またはより高い屈折率の材料を用いたエッチングおよび充填によって形成することができる。０．５〜２ｍｍの標準厚さの透明層３４を使用することが可能である。さらに、２０μｍまでの厚さの基板層３４を使用することが可能である。
【００７７】
図２７は、ロングパスフィルタとして記載された更なる代替例の色変換器である。色変換器の透明基板の更なる任意選択／実施形態は、色変換器が基板上に堆積される前にロングパスフィルタを堆積することである。これは、この配置において、変換されない青色光が色変換領域に反射されることを除き、図２４と同様に動作する。色変換器は、青のサブ画素を覆わないようにパターン化される。色変換器は、色変換層２５の下方に位置するロングパスフィルタ３１を有する。ロングパスフィルタ３１は、変換された光が出射するのを許容するが、青の変換されていない光を再循環させる。また、図２７は、青色光の透過を可能にするために、ロングパスフィルタ３２が青色画素の上に堆積されないことを示している。
【００７８】
図２８に示す次のステップにおいて、色変換器がＬＥＤ層に搬送されてＬＥＤ層に整列される。この図では、色変換層はＬＥＤ基板に位置合わせされている。これは、２つの構造のボンディングのための準備であり、かつＧａＮサブ画素ＬＥＤが個々の色変換領域に整列するように完了される。
【００７９】
図２９において、色変換層がＬＥＤ層の他の部分の上方に整列されている様子が更に示されている。図２９は、図２８の概略図である。図２９は、色変換層用の透明基板と、薄いＧａＮ  ＬＥＤ層を支持するために使用される一時的なウェハとを強調する。
【００８０】
図３０において、色変換器がデバイスの他の部分に取り付けられている。したがって、適切な位置合わせが完了すると、２つの層を接触させて共にボンディングする。一例として、これはエポキシタイプのボンディング・プロセスであってもよい。この層のボンディングを実施して、２つの基板の間に局所的な気密シールを提供することも可能であり、これにより、色変換層に対する保護が強化される。好ましい実施形態では、色変換器は青色光でポンピングされ、蛍光体層である赤色／緑色変換層が設けられている。代替的に、層は、量子ドットまたは透明／拡散層（青色）またはそれらの混合である。図３０は、不透明／黒色マスクまたは反射マスク２８が、ガラス基板から垂直方向に延在することを示している。反射マスク２８は、光を再循環させ、クロストークを最小に抑え、表示コントラストを向上させる性能を有していることが好ましい。したがって、反射マスク２８は、フィルタが層の前に配置されたときに、青色光を透過し、赤色光および緑色光を反射する性能を有する。代替的に、フィルタが層の後に配置される場合、青色光は再循環され、赤色および緑色が透過される。
【００８１】
図３１において、一時的な層１３は、組み合わされた層から除去される。これは、加熱、溶媒および／または他の標準的な技術によって達成することができる。
図３２において、電子駆動層３９が金属ボンディングパッド１１に搬送され、金属ボンディングパッド１１と整列される。電子駆動層３９は、ＣＭＯＳ、ＴＦＴまたはＮＭＯＳ層である。図では、分かりやすくするためにトポロジーを有するボンディングスタックを示す。好ましい実施形態では、ＧａＮ改質ＬＥＤは、平坦化された表面と共に使用することができる（図９の説明は、平坦で滑らかな表面を提供する方法である）。トポロジーがまったくないか、僅かであっても、異なる範囲の制御バックプレーンをＣＭＯＳ、ＮＭＯＳ、ＴＦＴなどを含むがこれに限定されないＧａＮ表面にボンディングすることができる。
【００８２】
図３３では、金属ボンディングパッド３９ａがボンディングパッド１１に取り付けられている。これは、表示性能を提供するために必要な多くの特徴部を強調する完成したマイクロディスプレイ構造である。
【００８３】
図３４は、レイアウトＡにおける画素レイアウトの実施例の平面図である。示される実施形態では、３つのサブ画素４３は、２０×２０ミクロンのセル内に配置される。これは、ＧａＮ誘導サブ画素の可能なレイアウトを強調している。この特定の構成では、３つのＬＥＤ４３が、一例として、２０μｍ×２０μｍの画素領域内に配置される。
【００８４】
図３５において、ボンディングパッド３９ａは、画素４３から離れて配置されているように示されている。各ＬＥＤサブ画素に関連するボンディングパッドは、一般に、より大きい。これにより、結合力が分散され、物理的損傷の可能性が低減される。さらに、ボンディングパッドの寸法を大きくすることによって抵抗を低減することができる。サブ画素のＧａＮ  ｍｏｄ定義のような技術を用いることにより、ＧａＮ表面上のトポロジーを低減し、明確な分離層を有するＬＥＤサブ画素を提供することができるので、性能が向上する。
【００８５】
図３６は、レイアウトＢにおける画素レイアウトの実施例の平面図である。示された実施形態では、各画素に含まれる４つのサブ画素４４がある。これは、図３４と同様であるが、この例では、２０μｍ×２０μｍの画素領域内に４つのＧａＮ誘導サブ画素４４が画定されている。
【００８６】
図３７では、ボンディングパッド４６を画素４４の上方に配置することができる。これは、図３６に示す各サブ画素の上方に大きなボンディングパッドを有する図３５と同様である。
【００８７】
図３８において、赤色変換セル４７、緑色変換層４８、および色変換セル４９を有していない青色画素（透明／拡散層を含む）が設けられている。これは、図３４のサブ画素レイアウトに関連する色変換層のレイアウトを表す。
【００８８】
図３９において、不透明／反射マトリクス５０が示されている。これは、各サブ画素を分離するマトリクスも示す図３８と同様である。
図４０において、赤色変換セル４７、緑色変換セル４８、および色変換セル４９を有していない青色画素のマトリクスが設けられている。これは、図３６のサブ画素レイアウトに関連する色変換層のレイアウトを示す。
【００８９】
図４１において、赤色変換セル４７、緑色変換セル４８、色変換セル４９を有していない青色画素のマトリクス、および不透明／反射マトリクス５０が設けられている。これは図４０と同様であり、かつ各サブ画素を分離するマトリクスを示す。
【００９０】
以上、本発明の特定の実施形態を説明したが、記載された実施形態からの発展は、依然として本発明の範囲内に入ることが理解されるであろう。例えば、任意の適切なタイプの色変換器および任意の適切なタイプのＬＥＤを使用することができる。
【図１】
0006505226.tif 000002
【図２】
0006505226.tif 000003
【図３】
0006505226.tif 000004
【図４】
0006505226.tif 000005
【図５】
0006505226.tif 000006
【図６】
0006505226.tif 000007
【図７】
0006505226.tif 000008
【図８】
0006505226.tif 000009
【図９】
0006505226.tif 000010
【図１０】
0006505226.tif 000011
【図１１】
0006505226.tif 000012
【図１２】
0006505226.tif 000013
【図１３】
0006505226.tif 000014
【図１４】
0006505226.tif 000015
【図１５】
0006505226.tif 000016
【図１６】
0006505226.tif 000017
【図１７】
0006505226.tif 000018
【図１８】
0006505226.tif 000019
【図１９】
0006505226.tif 000020
【図２０】
0006505226.tif 000021
【図２１】
0006505226.tif 000022
【図２２】
0006505226.tif 000023
【図２３】
0006505226.tif 000024
【図２４】
0006505226.tif 000025
【図２５】
0006505226.tif 000026
【図２６】
0006505226.tif 000027
【図２７】
0006505226.tif 000028
【図２８】
0006505226.tif 000029
【図２９】
0006505226.tif 000030
【図３０】
0006505226.tif 000031
【図３１】
0006505226.tif 000032
【図３２】
0006505226.tif 000033
【図３３】
0006505226.tif 000034
【図３４】
0006505226.tif 000035
【図３５】
0006505226.tif 000036
【図３６】
0006505226.tif 000037
【図３７】
0006505226.tif 000038
【図３８】
0006505226.tif 000039
【図３９】
0006505226.tif 000040
【図４０】
0006505226.tif 000041
【図４１】
0006505226.tif 000042