(57)【特許請求の範囲】
【請求項１】
信号の読出処理を行う信号読出回路部を付設した信号読出回路基板の上方にカルコパイライト型半導体または結晶セレンからなるｐ型半導体層を成膜する固体撮像素子の製造方法において、
まず、表面平面性を有するダミーのベース体の上面に、前記ｐ型半導体層を成膜し、このｐ型半導体層の上面に、前記信号読出回路基板の表側の面を接合して接合体を形成し、
次に、前記接合体から前記ベース体を除去し、除去された該ベース体が当接していた該接合体の面上に、少なくとも、ｎ型の半導体層および透明導電膜をこの順に積層して固体撮像素子を作製し、
前記接合体から前記ベース体を除去する工程では、該ベース体の材料をSiとし、該ベース体を厚み方向に削る速度が大きい第１研削段階と、該ベース体を厚み方向に削る速度が小さい第２研削段階とをこの順に行い、この後、XeF2を用いたエッチングにより前記ベース体を除去する、ことを特徴とする固体撮像素子の製造方法。
【請求項２】
前記ｐ型半導体層の上面に、前記信号読出回路基板の表側の面を接合して前記接合体を形成する際には、前記ｐ型半導体層と前記信号読出回路基板とを互いに１ＭＰａ以上で加圧するとともに、１００℃以上、４００℃以下の範囲で加熱することを特徴とする請求項１記載の固体撮像素子の製造方法。
【請求項３】
前記ｐ型半導体層を構成するカルコパイライト型半導体がＣＩＧＳ（Ｃｕと、ＩｎまたはＧａまたはその両方と、ＳまたはＳｅまたはその両方と、を含む化合物半導体）により作製されることを特徴とする請求項１または２に記載の固体撮像素子の製造方法。
【請求項４】
前記ベース体を、Ｓｉ、Ｇｅ、サファイヤおよびガラスの中から選択される材料により作製することを特徴とする請求項１〜３のうちいずれか１項記載の固体撮像素子の製造方法。
【請求項５】
前記ｐ型半導体層の上面に、前記信号読出回路基板の表側の面を接合する工程において、前処理として前記ｐ型半導体層の上面に平面化処理を施すことを特徴とする請求項１〜４のうちいずれか１項記載の固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子の製造方法に関し、特に光電変換部にカルコパイライト構造の化合物半導体膜、例えば、CIGS膜（Ｃｕと、ＩｎまたはＧａまたはその両方と、ＳまたはＳｅまたはその両方と、を含む化合物半導体）や、結晶セレン（cSe）膜を備えた固体撮像素子の製造方法に関する。
【背景技術】
【０００２】
近年、固体撮像素子の高解像度化が進み、それに伴って光電変換部の面積が縮小したことにより受光感度低下の問題が顕在化するようになってきている。これを解決するための手法として、CMOS固体撮像素子の裏面から光を照射する構造を備えた従来技術が知られている（非特許文献１を参照）。
【０００３】
しかし、同手法は光電変換部への光の到達率を高めることが目的であり、光電変換部の材料に用いられたＳｉの物性である量子効率や光吸収係数に基づく受光感度を超えることはできない。したがって、将来のさらなる高解像度化に伴う受光感度低下の問題を解決するためには、光電変換部に、量子効率や光吸収係数の点でＳｉを超える材料を用いる手法の開発が不可欠となる。
【０００４】
こうした材料は主に有機材料（非特許文献２を参照）と無機材料に大別されるが、無機材料としては、CuInSe2とCuGaSe2の混晶であるCIGS（非特許文献３を参照）やcSe（非特
許文献４を参照）が知られている。
【０００５】
特に、上述したCIGSは優れた量子効率、光吸収係数および安定性を兼ね備えており、将来の固体撮像素子の光電変換部用材料として期待されている。膜厚が薄くても光を十分に吸収することができるため、印加電圧が低くても高い内部電界を与えることが可能である。このことは、膜中でのキャリア増倍動作を可能とし、さらなる高感度化をもたらす。CIGSの固体撮像素子への応用は1993年に提案され（非特許文献５を参照）、現在では車載や防犯、生体認証用途への応用に向けて実用化の研究が進められている（非特許文献６を参照）。
【０００６】
従来技術に係る、CIGSを用いた固体撮像素子およびその製造方法を図４を用いて説明する。
同撮像素子は、例えば、図４（Ｂ）に示すように、CMOSで構成された信号読出回路を付設した基板１０１上に、CIGS膜１０２を設け、さらに、ｎ型半導体層１０３および透明導電膜（ITO層）１０４を備えてなる。
【０００７】
また、従来技術に係る固体撮像素子の製造方法は、例えば、図４（Ａ）、（Ｂ）の順で製造していく方法であり、信号読出回路を形成した信号読出回路基板１０１上に、CIGS膜１０２をスパッタリングや蒸着を用いて成膜し、その後、スパッタリングや蒸着を用いて、順次、ｎ型半導体層１０３および透明導電膜１０４を成膜する。
【先行技術文献】
【非特許文献】
【０００８】
【非特許文献１】S.Iwabuchi, Y.Maruyama, Y.Ohgishi, M.Muramatsu, N.Karasawa and T.Hirayama, ISSCC 2006 Dig.Tech.Papers, 1171 (2006).
【非特許文献２】林誠之, 映情学技報, 37(40), 5 (2013).
【非特許文献３】Kenji Kikuchi, S.Imura, K.Miyakawa, H.Ohtake, M.Kubota and E.Ohta, Sensors and Acutuators A:Physical, 224, 24 (2015).
【非特許文献４】S.Imura, K.Kikuchi, K.Miyakawa, H.Ohtake and M.Kubota, Appl. Phys.Lett. 104, 242101 (2014).
【非特許文献５】K.Tanaka, M.Kosugi, F.Ando, T.Ushiki, H.Usui and K.Sato, Jpn.J.Appl.Phys., 32(32-33), 113 (1993).
【非特許文献６】O.Matsushima, K.Miyazaki, M.Takaoka, T.Maekawa, H.Sekiguchi, H.Fuchikami, M.Moriwake, H.Takasu, S.Ishizuka, K.Sakurai, A. Yamada, and S.Niki, IEDM Tech.Dig., 267 (2008).
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、成膜されたCIGS等のカルコパイライト型半導体膜やcSe膜の表面平面性
は良好とは言えない。図２に走査型電子顕微鏡（Scanning Electron Microscope：SEM）
によるCIGS膜の表面（Ａ）および断面（Ｂ）の観察結果を示す（図２は本発明の実施形態に係るCIGS膜の状態を表すものであるが、従来技術によるCIGS膜も同様の状態である）。この図２（Ａ）、（Ｂ）からも明らかなように、CIGS膜１０２は多結晶膜であり、微小なグレインが集合しているため膜の表面における平面性は低い。
このため、CIGS膜１０２（やcSe膜等のｐ型半導体層）とｎ型半導体層１０３との界面
の平面性もまた、下地となるCIGS膜１０２の凹凸の影響を受けて低下し、CIGS膜１０２とｎ型半導体層１０３とで形成されるpn接合フォトダイオードのpn界面には大きな凹凸が存在することになる。この結果、暗電流値や感度等のフォトダイオード特性が大幅に低下していた。
なお、CIGS膜１０２の表面の凹凸を直接削って、CIGS膜１０２の表面の平面性を高めることが考えられるが、この場合には光電変換面にクラックが生じてしまい、光電変換特性が大幅に劣化してしまう。
【００１０】
本発明は、これらの課題を解決するためになされたもので、CIGS等のカルコパイライト型半導体や結晶セレン（以下、CIGS膜等と称する）を成膜した際に、このCIGS膜等とｎ型半導体層の界面の平面性を高めて、暗電流が小さく、感度の高い撮像素子を実現し得る固体撮像素子の製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【００１１】
以上の目的を達成するため、本発明の固体撮像素子の製造方法は以下のような構成とされている。
すなわち、本発明の固体撮像素子の製造方法は、
信号の読出処理を行う信号読出回路部を付設した信号読出回路基板の上方にカルコパイライト型半導体または結晶セレンからなるｐ型半導体層を成膜する固体撮像素子の製造方法において、
まず、表面平面性を有するダミーのベース体の上面に、前記ｐ型半導体層を成膜し、このｐ型半導体層の上面に、前記信号読出回路基板の表側の面を接合して接合体を形成し、
次に、前記接合体から前記ベース体を除去し、除去された該ベース体が当接していた該接合体の面上に、少なくとも、ｎ型の半導体層および透明導電膜をこの順に積層して固体撮像素子を作製し、
前記接合体から前記ベース体を除去する工程では、該ベース体の材料をSiとし、該ベース体を厚み方向に削る速度が大きい第１研削段階と、該ベース体を厚み方向に削る速度が小さい第２研削段階とをこの順に行い、この後、XeF2を用いたエッチングにより前記ベース体を除去する、ことを特徴とするものである。
この場合において、前記ｐ型半導体層の上面に、前記信号読出回路基板の表側の面を接合して前記接合体を形成する際には、前記ｐ型半導体層と前記信号読出回路基板とを互いに１ＭＰａ以上で加圧するとともに、１００℃以上、４００℃以下の範囲で加熱することが好ましい。
【００１２】
また、前記ｐ型半導体層を構成するカルコパイライト型半導体がＣＩＧＳ（Ｃｕと、ＩｎまたはＧａまたはその両方と、ＳまたはＳｅまたはその両方と、を含む化合物半導体）により作製されることが好ましい。
また、前記ベース体を、Ｓｉ、Ｇｅ、サファイヤおよびガラスの中から選択される材料により作製することが好ましい。
【００１３】
また、前記ｐ型半導体層の上面に、前記信号読出回路部を付設した信号読出回路基板の表側の面を接合する工程において、前処理として前記ｐ型半導体層の上面に平面化処理を施すことが好ましい。
【発明の効果】
【００１５】
固体撮像素子の製造工程において、光電変換膜であるｐ型半導体層、特にCIGS膜等の成膜を行う際に、信号読出回路基板（特にCMOS基板）の上方にCIGS膜等を形成しようとすると、このCIGS膜等の成膜処理時の熱によって半導体基板に付設された信号回路部が損傷を受けてしまう。
【００１６】
そこで、本発明の固体撮像素子の製造方法においては、膜転写技術（Layer  Transfer
）を用いて、このような問題を解決している。
【００１７】
すなわち、この膜転写技術は、高い温度をかけることが可能なダミー基板上に、十分に高い温度をかけて高品質なCIGS膜等を成膜し、このCIGS膜等の上に本来の信号読出回路基板を接合し、この後ダミー基板を除去しているので、CIGS膜等の成膜処理時の熱によって、基板に付設された信号回路部が損傷を受けるという事態を回避することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施形態に係る固体撮像素子の製造方法を示す図である。
【図２】本発明の実施形態に係る製造方法により製造された固体撮像素子のＣＩＧＳ膜の表面（Ａ）および断面（Ｂ）の状態を示す電子顕微鏡写真である。
【図３】小工程ａ〜ｄの各工程において、蒸着処理における各蒸着物質の蒸発量を示すグラフである。
【図４】従来技術に係る固体撮像素子の製造方法を示す図である。
【発明を実施するための形態】
【００１９】
以下、本発明の実施形態に係る固体撮像素子の製造方法について図面を用いて説明する。
まず、実施形態に係る固体撮像素子の製造方法について図１を用いて説明する。
【００２０】
＜実施形態＞
図１（Ｄ）に示すように、本実施形態にかかる製造方法により製造された固体撮像素子１０は、信号読出回路部を付設した信号読出回路基板１、ＣＩＧＳ膜（ｐ型半導体層）２、ｎ型半導体層３および透明導電膜４を、この順に積層して構成されている。
【００２１】
ここで、ＣＩＧＳ膜２には、固体撮像素子１０の裏面電極と透明電極間に電圧が印加される。
ＣＩＧＳは、カルコパイライト型半導体（例えば、CuIn1-xGaxSe1-ySy等）に含まれ、
本発明において、結晶セレン（以下、cSeと称する）によって代替されても同様の効果を
得ることができる。ここで、CuIn1-xGaxSe1-ySyにおけるxは0〜1（0≦x≦1）、ｙは0〜1
（0≦ｙ≦1）の範囲内における値をとり得る。
なお、以下においてＣＩＧＳ膜２について記載されている部分は基本的にcSeに置き換
えることが可能であり、それによっても同様の効果が得られる。
【００２２】
ｎ型半導体層３は、透明導電膜４からＣＩＧＳ膜２への正孔の注入を阻止する（抑制する）層であり、例えば、ワイドギャップのｎ型半導体である酸化ガリウム（Ga2O3）により構成される。
【００２３】
透明導電膜４は、例えば、ITO（Indium Oxide：Sn 10wt%）膜で構成される。ITO膜は、スパッタリング法や蒸着法等によってｎ型半導体層３の上に形成される。透明導電膜４は、正極性電極として用いられる。なお、透明導電膜４としては、金からなる薄膜など他の金属薄膜を用いてもよい。
【００２４】
次に、図１（Ａ）〜（Ｄ）の各工程は、このような固体撮像素子１０を製造するために順次、行われる工程であって、本実施形態に係る固体撮像素子の製造方法を示すものである。
この製造方法を概念的に説明すると、平面性が良好な成膜基板１１上にCIGS膜２を形成し、このCIGS膜２上に信号読出回路基板１の表面を接合し、この状態で成膜基板１１を剥離し、成膜基板１１が当接していた、平面性が良好なCIGS膜２の表面を、ｎ型半導体層３を形成するための下地として使用することで、暗電流を低減し得るとともに高い感度を有する固体撮像素子１０を得ることができる。
【００２５】
なお、CIGSやcSeの多結晶薄膜の平均面粗さRaは、例えば、数十nmであり、所定の添加
物を加えるによって平面性を向上させることができるが、それでも平均面粗さRaは、高々8 nm程度まで小さくできるにすぎない。
これに対し、平坦なガラス基板の平均面粗さRaは、例えば0.1〜0.2 nm（コーニング社
製EAGLE-XG等）であり、これを下地層として用いる本実施例の製造手法によれば、少なくとも、平均面粗さRaを5 nm以下とすることができる。さらに、平均面粗さRaを例えば1 nm以下とすることも可能と考えられる。
【００２６】
（１）工程１
まず、ダミー基板としてＳｉ、Ｇｅ、サファイヤ、ガラス等からなる平面性の良い成膜基板１１を用意する。例えば、基板サイズが4インチ角で、厚さが400μｍのものを用いることができる。最終的には除去されるダミー基板であるから、不純物の濃度や、ｐ型/ｎ
型のいずれか等の内容的な条件は不問とされる。
【００２７】
次に、カルコパイライト型半導体に含まれるCIGS膜２は、例えば、多元蒸着法（三段階法など）やスパッタリング法等により、成膜基板１１の上に形成することができ、膜厚は、例えば，0.2〜3μｍ程度とされる。
【００２８】
上述した多元蒸着法でCIGS（膜厚1μｍ）を成膜する場合の蒸着プロセスの一例を図３
に示す。
すなわち、多元蒸着法は、Cu、In、Ga、およびSeの各材料を個別にルツボに充填して加熱して蒸発させ、基板上に成膜する手法である。
【００２９】
この多元蒸着法では、この工程１中の、小工程ａ（蒸着流のシャッタを開状態とする操作により開始される）において、基板温度を350〜400℃とし、In、GaおよびSe（ルツボ温
度は、In について880℃、Ga について1000℃、Se について210℃）の蒸着流を成膜基板
１１上に12分間に亘って照射する。
次に、小工程ｂにおいて、基板温度を450℃に昇温させながらCuおよびSe（ルツボ温度
は、Cu について1150℃、Se について210℃）の蒸着流を8分間に亘って照射する。
次に、小工程ｃにおいて、In、Ga、Se（ルツボ温度は、Inについては 860℃、Ga につ
いては 975℃、Se については 210℃）の蒸着流を2分間に亘って再度照射する。
最後に、小工程ｄ（蒸着流のシャッタを閉状態とする操作により終了する）において、基板温度を200℃以下まで降下させながらSe（ルツボ温度Se 170℃）の蒸着流を約30分間
に亘って照射する。
【００３０】
このようにして形成されたCIGS膜２においては、図１（Ａ）に示すように、成膜基板１１上に成膜された表面（図１（Ａ）では上面）には、凹凸が生じているが、CIGS膜２の逆側の表面（図１（Ａ）では下面：成膜基板１１側の界面）は、成膜基板１１の表面の良好な平面性が転写されたものであり、高い平面性を有している。
【００３１】
（２）工程２
次に、図１（Ｂ）に示すように、CIGS膜２を信号読出回路を付設した信号読出回路基板１に接合する。このとき、CIGS膜２と信号読出回路基板１との接合強度を良好なものとするために、CIGS膜２の表面を平面化することが望ましい。平面化処理としては、Ar、Kr、Xeなどの希ガスを用いたプラズマ処理、イオンビーム処理、高速原子ビーム処理、バフ研磨、CMPなどを用いることができる。例えばArガスによるプラズマ処理により、上記平面
化処理を行う場合、電力をRF300W、圧力を60Pa、流量が100sccmの条件で10分以上の処理
を行うことで、表面を平面化することができる。
【００３２】
CIGS膜２と信号読出回路基板１を接合する際には、加圧装置等を利用してCIGS膜２と信号読出回路基板１の表面同士を対向させた状態で両者が互いに接合される方向に加圧する。この際、接合強度を良好なものとするために、少なくとも1MPa，望ましくは5MPa以上の圧力をかけることが好ましい。
【００３３】
次に、上記加圧をした状態で加熱する。加熱する温度は、少なくとも100℃以上、望ま
しくは200℃以上である。ただし、加熱により信号読出回路の性能が劣化しないように、
上記加熱温度を400℃以下に設定することが必要である。
なお、加圧している時間は、少なくとも5分以上、望ましくは60分以上である。
【００３４】
（３）工程３
次に、図１（Ｃ）に示すように、CIGS膜２と信号読出回路基板１を接合した接合体から、成膜基板１１を除去する。この成膜基板１１の除去には、この成膜基板１１を構成している材料に応じて、機械的あるいは化学的な各種手法のうち、適切なものを選択して用いることができる。例えば、成膜基板１１の材料としてＳｉを用いた場合は、ダイヤモンドホイールによる研削とXeF2によるエッチングを利用して行うことができる。
【００３５】
なお、研削工程においては、接合部のダメージを緩和するために、２段階研削を行うことが好ましい。
すなわち、最初の研削工程では、例えば、ホイール回転数を3000rpm、研削速度を5μｍ/secとして研削を行い、成膜基板１１の残りの厚みが100μｍ以下になったら研削を停止
する。
【００３６】
次に、第２の研削工程では、回転数は最初の研削工程の状態を維持した状態で、研削速度を0.5μｍ/secまで低下させて研削を行い、成膜基板１１の残りの厚みが30μｍ程度に
なったところで研削を停止する。このように、基板厚みがかなり薄くなったところまで研
削したところで、研削速度を落とす２段階研削を採用しているので、研削時間を短縮しつつ、研削し過ぎて接合部にダメージを与えてしまう虞を防止することができる。
【００３７】
次に、XeF2を用いて、残った成膜基板１１を完全に除去する。XeF2はCIGS膜やcSe膜に
対して極めて大きな選択比を有しているため、XeF2によりＳｉからなる成膜基板１１を除去しても、CIGS膜２がエッチングされる状況を阻止することができる。
例えば、基板サイズが20mm角で、厚みが30μｍのＳｉ基板であれば、圧力を400Paとし
、30secのエッチングサイクルを75回繰り返すことで完全にＳｉ基板を除去することがで
きる。
【００３８】
（４）工程４
次に、図１（Ｄ）に示すように、CIGS膜２上にｎ型半導体層３および透明導電膜４を形成する。
ｎ型半導体層３は、透明導電膜４からCIGS膜２への正孔の注入を阻止する（抑制する）機能を有し、例えば、ワイドギャップｎ型半導体である酸化ガリウム（Ga2O3）で構成さ
れる。ターゲット材料としてはGa2O3を使用し、スパッタリング法で成膜する。成膜時の
基板温度は室温から400℃、酸素分圧PDは、0 Pa＜ PD ＜1 Pa、の各範囲とするのがよい
。
【００３９】
透明導電膜４は、例えば、ITO（Indium Oxide：Sn 10wt%）膜で構成される。透明導電
膜４は、スパッタリング法や蒸着法等によってｎ型半導体層３の上に形成される。
なお、透明導電膜４は、正極性電極として用いられる。また、透明導電膜４としては、金薄膜などの他の金属薄膜を用いることも可能である。
【００４０】
このようにして製造された、固体撮像素子１０は、暗電流が小さく、感度が高いという特性を備えたものとすることができる。
【００４１】
＜変更態様＞
本発明の固体撮像素子の製造方法としては、上記実施形態のものに限られるものではなく、その他の種々の態様の変更が可能である。例えば、上記実施形態においては、信号読出回路基板１の上方に、CIGS膜２（またはcSe層）、ｎ型半導体層３および透明導電膜４を、この順に設けるようにしている。また、ｎ型半導体層３および透明導電膜４の間や、透明導電膜４の上方に、他の層を設けてもよい。また、ｎ型半導体層３にバッファ層を含めるようにしてもよい。
【００４２】
また、成膜基板１１はＳｉによるものでなくてもよいが、エッチングによって除去できるものであることが好ましい。
また、上記成膜基板１１としては、上述したようにＳｉ、Ｇｅ、サファイヤ、ガラス等からなる平面性の良い成膜基板１１を用いることができるが、この成膜基板１１の上に、非晶質ＳｉやＡｌなどの金属をスパッタリングなどを用いて成膜したもの全体をダミー基板として扱うようにしてもよい。ただし、非晶質ＳｉやＡｌなどの金属を成膜してなるもの全体を成膜表面の平面性を良好なものとする必要がある。
この場合には、非晶質ＳｉやＡｌ等の金属を成膜基板１１の表面に成膜してなるもの全体を、ダミー基板としてCIGS膜２（またはcSe層）から剥離することになる。
【００４３】
また、信号読出回路基板１に付設される電極としては、Ａｕ電極であれば酸化されない等の利点があるが、例えばＩｎ電極等の他の電極を用いることも可能である。
【符号の説明】
【００４４】
１、１０１      信号読出回路基板
２、１０２      ＣＩＧＳ膜（ｐ型半導体層）
３、１０３      ｎ型半導体層
４、１０４      透明導電膜
１１            成膜基板
【図１】
0006619956.tif 000002
【図２】
0006619956.tif 000003
【図３】
0006619956.tif 000004
【図４】
0006619956.tif 000005