(57)【特許請求の範囲】
【請求項１】
参照電圧節点及び出力節点を有し、入射する赤外線のエネルギー量に応じた熱起電力によって変化する前記出力節点の電圧を検出信号とする赤外線検知素子が複数配列された受光部と、前記検出信号を所定の電圧と比較してその差を増幅した出力を生成する増幅回路と、参照電圧と接地電圧の繰り返しからなるクロック信号が供給される参照電圧クロック端子と、前記赤外線検知素子の各々の前記出力節点と前記増幅回路の信号入力端子との間に設けられた複数のスイッチと、前記赤外線検知素子の各々が出力する前記検出信号を前記増幅回路へ択一的に順次入力させるために、前記クロック信号の電圧レベルの変化の進行に応じて前記複数のスイッチを順次導通させていくデコード回路を備え、前記赤外線検知素子は、前記参照電圧節点が前記参照電圧クロック端子に接続され、それによって前記参照電圧を基準として変化する前記検出信号を生成し、前記増幅回路は、前記所定の電圧を入力させる端子が前記クロック端子と接続され、それによって前記参照電圧と前記検出信号とを比較して出力を生成することを特徴とする多素子センサ。
【請求項２】
前記参照電圧を供給する参照電圧クロック端子にはシュミット回路が接続され、前記シュミット回路の出力は、前記クロック信号の電圧レベルの変化の進行に応じて前記複数のスイッチを順次導通させていく前記デコード回路に入力されることを特徴とする請求項１に記載の多素子センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロック信号（CLK）に基づき複数のサーモパイル素子などの赤外線検知素子の各々が出力する出力信号を順次走査選択し、参照電圧と各赤外線検知素子の出力信号とを比較して増幅する多素子センサに関するものである。
【背景技術】
【０００２】
従来の多素子センサには、例えば、特許文献１に開示された、赤外線を熱に変換し、この熱による温度上昇を温度検出素子で検出して赤外線を検出するセンサが知られている。
同文献には、赤外線検出と並行して、赤外線検出素子のオープン故障を検出することが可能となる赤外線検出装置が開示されている。即ち、当該赤外線検出装置は、基板上に配列され、入射赤外線を電気信号に変換して出力する複数の赤外線検出素子（サーモパイル素子）と、前記赤外線検出素子の各々が出力する出力信号を順次走査選択して出力する走査選択手段と、前記走査選択手段の出力信号を基準電圧と比較して差動増幅する差動増幅手段とを備え、赤外線検出素子に印加する電圧と前記基準電圧とを等しくし、更に、前記基準電圧を、前記赤外線検出素子の各々が出力する出力信号が走査選択されている時間内において変化させるように校正されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−１４５２１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来、前述した多素子センサが形成されるシリコンチップなどの半導体基板（以下、チップという）には、信号を外部から供給する場合に必要となる外部端子が形成されている。外部端子としては、チップに形成される電源電圧（Ｖdd）をチップ内部に供給する電源端子、接地電源（Ｖss）に接続される接地電源端子、参照電圧（Ｖref）がチップ内部に供給される参照電圧端子、外部からのアレイ選択用のクロック信号(CLK)が供給されるクロック端子、内部で形成された出力信号（Ｖout）を外部に送出する出力信号端子等がある。
しかしながら、アプリケーションを含めたパッケージ側の要求から、チップサイズには制限があり、可能な限りの小型化が望まれる。このような状況において、外部端子は大きな面積を占めており、小型化を追求する以上チップの外部端子数を削減することが重要であった。
本発明は、このような事情によりなされたものであり、チップの外部端子数を削減することにより、チップサイズに余裕を持たすことが可能な多素子センサを提供する。
【課題を解決するための手段】
【０００５】
本発明の多素子センサの一態様は、参照電圧節点と、出力節点を有し、入射する赤外線のエネルギー量に応じた熱起電力によって変化する前記出力節点の電圧を検出信号とする赤外線検知素子が複数配列された受光部と、前記検出信号を所定の電圧と比較してその差を増幅した出力を生成する増幅回路と、参照電圧と接地電圧の繰り返しからなるクロック信号が供給される参照電圧クロック端子と、前記赤外線検知素子の各々の前記出力節点と前記増幅回路の信号入力端子との間に設けられた複数のスイッチと、前記赤外線検知素子の各々が出力する前記検出信号を前記増幅回路へ択一的に順次入力させるために、前記クロック信号の電圧レベルの変化の進行に応じて前記複数のスイッチを順次導通させていくデコード回路とを備え、前記赤外線検知素子は、前記参照電圧節点が前記参照電圧クロック端子に接続され、それによって前記参照電圧を基準として変化する前記検出信号を生成し、前記増幅回路は、前記所定の電圧を入力させる端子が前記参照電圧クロック端子と接続され、それによって前記参照電圧と前記検出信号とを比較して出力を生成することを特徴としている。前記参照電圧を供給する参照電圧クロック端子にはシュミット回路が接続されているようにしても良い。
【発明の効果】
【０００６】
本発明の多素子センサは、参照電圧（Ｖref）とクロック信号（CLK）を同一信号から得ることで、両者の端子を一つにすることが出来るので、クロック信号(CLK)を供給する専用端子を用いていたセンサの場合には専用端子を削減することが可能になる。また、前記同一信号である参照電圧クロック端子から入力されるＶrefクロック信号（VREF）は、緩やかな電圧変化の繰り返しのクロック信号であり、そのＶrefクロック信号（VREF）から矩形状のクロック信号を生成する際のスレッシュホールドレベルを、ヒステリシス幅の広いシュミット入力にすることによって、遅い電圧変化による誤動作を避けると共に、参照電圧（Ｖref）の期間を幅広くとれるようにすることができる。
【図面の簡単な説明】
【０００７】
【図１】実施例１に係る多素子センサの回路ブロック図。
【図２】図１の多素子センサを流れる信号の状態を説明するタイミングチャート。
【図３】図１に示す多素子センサを構成するデコード回路とフリップフロップ回路の動作を説明する回路ブロック図。
【図４】図３の信号の流れを説明するタイミングチャート。
【発明を実施するための形態】
【０００８】
本発明は、サーモパイルなどの赤外線検知素子（以下、センサ素子という）を順次選択をするためのクロック信号（CLK）を参照電圧クロック端子１１から供給されるＶrefクロック信号（VREF）より生成することを特徴とする。参照電圧（Ｖref）とクロック信号（CLK）を同一信号から得ることで、両者で端子を一つにすることができる。即ち、参照電圧端子をクロック端子と一体化できる。
以下、実施例１を参照して本発明を説明する。
【実施例１】
【０００９】
図１乃至図４を参照して実施例１を説明する。
図１に記載された多素子センサは、シリコンなどのチップ１に形成され、複数のセンサ素子（Sensor Element(1,2,3,4,・・・2n)）が形成された受光部２と、増幅回路３と、受光部２の出力信号を制御する複数のスイッチ（ＳＷ（1,2,3,4,・・・2n））４と、デコード回路（Decoder）５と、フリップフロップ回路（T-F/F）６と、パワーオンリセット回路（Power ON Reset）７と、シュミット入力回路８とを備えている。
多素子センサを構成する内部回路が形成されたチップ１の周辺には内部回路に出入する信号を受容する外部端子が形成されている。これら外部端子には、参照電圧（Ｖref）を含むＶrefクロック信号(VREF)が内部回路に供給される参照電圧クロック端子１１、多素子センサの出力が外部に導出される出力信号端子１０、電源電圧端子１２及び接地電源端子１３等がある。この実施例では参照電圧クロック端子１１から入力されるＶrefクロック信号（VREF）を、参照電圧（Ｖref）と接地電圧（ＶＳＳ）との間で変化するクロックとすることで、クロック信号（CLK）と出力タイミングでの基準電圧（センサー素子の参照電圧節点の電圧）、及び差動増幅回路における比較電圧が得られる。そのため、外部からクロック信号（CLK）を得る目的だけの信号を供給する必要がなくなり、クロック信号供給端子を不要にすることが出来る。
【００１０】
チップ１は、参照電圧クロック端子１１を有している。そして、この参照電圧クロック端子１１は、参照電圧と接地電圧の繰り返しからなるクロック信号が供給されるためクロック端子を兼ねている。
受光部２は、複数のセンサ素子（２n個（ｎ＝１，２，３，・・・））から構成されている。この実施例では、ｎ＝２の場合について説明する。センサ素子は、参照電圧節点１４と出力節点１５を備え、各センサ素子の参照電圧節点１４はチップ１の辺部に形成された参照電圧クロック端子１１が接続され、各々の前記出力節点１５側にはＭＯＳトランジスタなどのスイッチ（ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４，・・・）４の一端が接続されている。センサ素子は、入射する赤外線のエネルギー量に応じた熱起電力によって変化する前記出力節点１５の電圧を検出信号としている。前記センサ素子は、参照電圧節点１４が前記参照電圧クロック端子１１に接続されているため、前記検出信号は参照電圧（Ｖref）を基準にした電圧値となる。スイッチ４の数は、センサ素子数に対応している。スイッチ４の他端は、増幅回路３を構成する非反転アンプの正相入力端子（＋）に接続されている。前記アンプの逆相入力端子（−）は、参照電圧クロック端子１１に接続されている。前記増幅回路３の出力端子は、チップ１の辺部に形成された多素子センサの出力信号端子１０に接続されている。前記アンプの出力端子と逆相入力端子との間には抵抗Ｒg2が挿入されている。抵抗Ｒg2のアンプの出力端子が接続されている一端と反対の他端には、抵抗Ｒg1の一端が接続され、抵抗Ｒg1の他端は、参照電圧クロック端子１１に接続されている。
【００１１】
増幅回路３は、前記センサ素子の検出信号を所定の電圧と比較してその差を増幅した出力を生成する。前記アンプのゲインＧは、Ｇ＝１＋Ｒg2／Ｒg1である。増幅回路３は、前記所定の電圧を入力させる端子が参照電圧クロック端子１１と接続され、それによって参照電圧と前記検出信号とを比較して出力を生成する。
デコード回路５は、センサ素子の各々が出力する検出信号を増幅回路３へ択一的に順次入力させるために、参照電圧クロック端子１１から入力されるクロック信号の電圧レベルの変化の進行に応じて複数のスイッチ（ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４，・・・）を順次導通させていく。
【００１２】
図１に示すように、フリップフロップ回路６の出力信号を生成するクロック信号（CLK）は、参照電圧クロック端子１１より供給されるＶrefクロック信号(VREF)と、電源電圧(Ｖdd)及び接地電圧（Ｖss）間の抵抗分割から形成される基準電圧（Ｖth）とからシュミット入力回路８で生成される。
ここで生成されたクロック信号（CLK）は、図３に示すように、フリップフロップ回路６に入力される。また、フリップフロップ回路６には電源電圧（Ｖdd）の投入に伴って生成されるリセット信号（Power On Reset）がパワーオンリセット回路７を介して入力される。リセット信号の入力後、フリップフロップ回路６は、クロック信号（CLK）により制御されて、出力信号（ＯＵＴ１、ＯＵＴ２）が生成される。図２に示すように、電源電圧端子１２の電圧は、電源投入に伴って接地電圧（Ｖss）から電源電圧（Ｖdd）へと変化するが、その過程でパワーオンリセット回路７は、低レベルから高レベルへと変化するリセット信号（Power On Reset）を生成する。パワーオンリセット回路７からのリセット信号でリセットされたフリップフロップ回路６の２ビットの出力ＯＵＴ１、ＯＵＴ２は、クロック信号（CLK）の進行に応じて順次インクリメントされて、デコード回路５に入力され、スイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４を順次活性化する。即ち、図４に示すように、順にパルスを発生させる。
この実施例において説明するデコード回路５は、図３に示すように、例えば、４個のＮＯＲ回路（ＮＯＲ１、ＮＯＲ２、ＮＯＲ３、ＮＯＲ４）と信号を反転するＮＯＴ回路から構成されている。
【００１３】
図４は、フリップフロップ回路６及びデコード回路５における信号の流れを示すタイミングチャートである。図４に示すように、フリップフロップ回路６の出力信号（ＯＵＴ１、ＯＵＴ２）は、クロック信号（CLK）の立ち下がりエッジ（低レベルへの変化）に同期して（Ｌ、Ｌ）、（Ｈ、Ｌ）、（Ｌ、Ｈ）、（Ｈ、Ｈ）と変化してデコーダ回路５を構成する各ＮＯＲ回路に入力する。最初の時間帯では、出力信号（Ｌ、Ｌ）が入力する。これにより、ＮＯＲ回路ＮＯＲ１は、出力端子にＨ信号が出力し、他のＮＯＲ回路ＮＯＲ２、ＮＯＲ３、ＮＯＲ４は、出力端子にＬ信号を出力する。次の時間帯では、出力信号（Ｈ、Ｌ）が入力する。これにより、ＮＯＲ回路ＮＯＲ１、ＮＯＲ３、ＮＯＲ４は、出力端子にＬ信号が出力し、ＮＯＲ回路ＮＯＲ２は、出力端子にＨ信号を出力する。３番目の時間帯では、出力信号（Ｌ、Ｈ）が入力する。これにより、ＮＯＲ回路ＮＯＲ１、ＮＯＲ２、ＮＯＲ４は、出力端子にＬ信号が出力し、ＮＯＲ回路ＮＯＲ３は、出力端子にＨ信号を出力する。４番目の時間では、出力信号（Ｈ、Ｈ）が入力する。これにより、ＮＯＲ回路ＮＯＲ１、ＮＯＲ２、ＮＯＲ３は、出力端子にＬ信号が出力し、ＮＯＲ回路ＮＯＲ４は、出力端子にＨ信号を出力する。
【００１４】
図１に示すように、デコーダ回路５の出力は、スイッチ（ＳＷ１〜ＳＷ４）４の制御端に接続され、これらスイッチ４は、受光部２のセンサ素子と増幅回路３とを接続し、両者を接離するように制御する。即ち、スイッチは、Ｈ信号によって、両者を導通する。
したがって、センサ素子の各々が出力する検出信号を増幅回路３へ択一的に順次入力させるために、クロック信号（CLK）の電圧レベルの変化の進行に応じて複数のスイッチ４を順次導通させていく（ＳＷ１→ＳＷ２→ＳＷ３→ＳＷ４）ことができる。
【００１５】
一方、センサ素子においては、その参照電圧節点が参照電圧クロック端子１１に接続されているため、該端子に印加される電圧（Ｖrefクロック信号VREF）が接地電圧（Ｖss）から参照電圧（Ｖref）へと変化するタイミングに同期して検出信号の生成が開始される。そして、検出信号は、各センサ素子の対応するスイッチ４が導通するタイミングで増幅回路３に入力され、その対応するスイッチ４が導通している間、検出信号に基づいた出力（増幅回路３の出力）が出力信号端子１０に表れる。ただし、対応するスイッチ４が導通した後でも、直後は、参照電圧クロック端子１１のクロック信号が低レベルの期間であり、その期間に出力される検知信号は所望の出力信号では無い。そのため、出力信号端子１０における出力信号の確定時期を、参照電圧クロック端子１１のクロック信号の変化から所定時間の経過を見込む必要がる。すなわち、参照電圧クロック端子１１のＶrefクロック信号（VREF）が高レベル（参照電圧Vref）に変化するまでの時間及び検出時間を見込み、その後の出力電圧を有効なものとすればよい。
【００１６】
次に、図１及び図２を参照して、センサ素子の各々が出力する検出信号を増幅回路３へ択一的に順次入力させるためのクロック信号（CLK）を生成する方法を説明する。
クロック信号（CLK）を生成するためのシュミット入力回路８は、参照電圧クロック端子１１とフリップフロップ回路６の入力端子間に接続されている。シュミット回路は、オペアンプに正帰還をかけることで得られる。シュミット入力回路８のオペアンプは、正相入力端子（＋）、逆相入力端子（−）及び出力端子を有し、出力端子は、フリップフロップ回路６の入力端子に接続されている。正相入力端子と出力端子間には、抵抗Ｒh2が接続されている。また、正相入力端子と参照電圧クロック端子１１間には、抵抗Ｒh1が接続されている。オペアンプの逆相入力端子には、基準電圧Ｖthが入力される。基準電圧Ｖthは、電源電圧Ｖddと接地電圧Ｖss間の分圧抵抗（Ｒt1、Ｒt2）比であり、Ｖth＝Ｖdd＊Ｒt1／（Ｒt1＋Ｒt2）で表される。
【００１７】
シュミット回路は、入力信号に対する２つのしきい値を有している。入力信号の電位が高いしきい値を超えたときにＨ信号の電位を出力し、逆に入力信号の電位が低いしきい値を下回ったときにＬ信号の電位を出力する。入力信号が低いしきい値と高いしきい値の間にあるときは、直前の電位を保持する。
【００１８】
本実施例で用いるシュミット入力回路８は、Ｖrefクロック信号（VREF）から図４に示すクロック信号（ＣＬＫ）を作成するにあたり、図２に示すように、入力信号（Ｖrefクロック信号VREF）の電位が高いしきい値（Ｖslh）を超えたときにＨ信号の電位を出力し（出力信号がＬ信号からＨ信号に切換る）、逆に入力信号の電位が低いしきい値（Ｖshl）を下回ったときにＬ信号の電位を出力する（出力信号がＨ信号からＬ信号に切換る）。そして、電圧レベルＶslhは、Ｖslh＝Ｖth＋Ｖth*(Ｒh1／Ｒh2)で表わされ、電圧レベルＶshlは、Ｖshl＝Ｖth−（Ｖdd−Ｖth）＊(Ｒh1／Ｒh2)で表わされる。
【００１９】
以上、実施例１において、参照電圧（Ｖref）とクロック信号（CLK）を同一信号から得ることにより、両者の端子を一つにすることが出来るので、クロック信号(CLK)を供給する専用端子を用いていた場合には専用端子を削減することができる。また、前記同一信号である参照電圧クロック端子から入力される信号（VREF）は、緩やかな電圧変化の繰り返しのクロック信号であり、その信号（VREF）から矩形状のクロック信号を生成する際のスレッシュホールドレベルを、ヒステリシス幅の広いシュミット入力にすることによって、遅い電圧変化による誤動作を避けると共に、参照電圧（Ｖref）の期間を幅広くとれるようにすることができる。
【符号の説明】
【００２０】
１・・・半導体基板（チップ）
２・・・受光部
３・・・増幅回路
４・・・スイッチ
５・・・デコード回路
６・・・フリップフロップ回路
７・・・パワーオンリセット回路
８・・・シュミット入力回路
１０・・・出力信号端子
１１・・・参照電圧クロック端子
１２・・・電源電圧端子
１３・・・接地電源端子
１４・・・参照電圧節点
１５・・・出力節点
【図１】
0006548162.tif 000002
【図２】
0006548162.tif 000003
【図３】
0006548162.tif 000004
【図４】
0006548162.tif 000005