(57)【特許請求の範囲】
【請求項１】
（ａ）チップ搭載部と、複数のリードと、を有するリードフレームを準備する工程と、
（ｂ）第１溶剤に複数の第１Ａｇの薄片が含有された第１ペーストを前記チップ搭載部上に供給する工程と、
（ｃ）前記第１ペーストを加熱することにより前記ペースト中の前記第１溶剤を揮発させ、前記チップ搭載部上に第１Ａｇ層を形成する工程と、
（ｄ）第１電極パッドが形成された表面と、前記表面とは反対側の面であって、第２電極が形成された裏面と、を有する半導体チップを前記チップ搭載部上の前記第１Ａｇ層上に搭載する工程と、
（ｅ）前記（ｄ）工程の後、前記半導体チップに熱と圧力とを加え、前記半導体チップの前記第２電極と前記第１Ａｇ層とを電気的に接続する工程と、を有し、
前記（ｄ）工程は、
（ｄ１）前記チップ搭載部と接触するように、タック性を有する第１材料を供給する工程と、
（ｄ２）前記半導体チップの前記裏面の一部が前記第１材料と接触するように前記半導体チップを前記第１Ａｇ層上に搭載する工程と、を含み、
前記（ｄ１）工程の後、前記第１材料の前記チップ搭載部と接触している部分の面積は、前記第１材料の前記第１Ａｇ層と接触している部分の面積よりも大きい、半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記半導体チップの前記裏面は、第１辺と、前記第１辺と交差する第２辺と、前記第１辺と前記第２辺とから構成された第１角部を有し、
前記（ｄ２）工程は、前記半導体チップの前記第１角部が前記第１材料と接触するように前記半導体チップを前記第１Ａｇ層上に搭載する、半導体装置の製造方法。
【請求項３】
請求項１に記載の半導体装置の製造方法において、
前記（ｅ）工程の後、前記第１材料は、前記チップ搭載部上に残存していない、半導体装置の製造方法。
【請求項４】
請求項３に記載の半導体装置の製造方法において、
前記第１材料は、揮発性の材料である、半導体装置の製造方法。
【請求項５】
請求項１に記載の半導体装置の製造方法において、
（ｆ）前記（ｅ）工程の後、第２溶剤に複数の第２Ａｇの薄片が含有された第２ペーストを前記半導体チップの前記第１電極パッド、および前記複数のリードの内の第１リードの一部に供給する工程と、
（ｇ）前記（ｆ）工程の後、前記第１電極パッド上の前記第２ペーストと、前記第１リード上の前記第２ペーストと、に接触するように導体板を前記半導体チップと前記第１リード上とに搭載する工程と、
（ｈ）前記（ｇ）工程の後、前記第２ペーストを加熱し、前記第２ペースト中の前記第２溶剤を揮発させることにより第２Ａｇ層を形成し、前記導体板を前記第２Ａｇ層を介して前記半導体チップの前記第１電極パッドと前記第１リードとに電気的に接続させる工程と、をさらに有する、半導体装置の製造方法。
【請求項６】
請求項１に記載の半導体装置の製造方法において、
前記半導体チップは、絶縁ゲートバイポーラトランジスタを含み、
前記第１電極パッドは、前記絶縁ゲートバイポーラトランジスタのエミッタ電極であり、
前記第２電極は、前記絶縁ゲートバイポーラトランジスタのコレクタ電極である、半導体装置の製造方法。
【請求項７】
第１電極パッドが形成された表面と、前記表面とは反対側の面であって、第２電極が形成された裏面と、を有する半導体チップと、
前記半導体チップが搭載された第１主面と、前記第１主面とは反対側の面である第２主面と、を有するチップ搭載部と、
導体板を介して前記半導体チップの前記第１電極パッドと電気的に接続された第１リードと、
前記半導体チップと、前記導体板と、を樹脂封止する封止体と、を有し、
前記半導体チップの前記第２電極は、複数の第１Ａｇの薄片で形成された第１Ａｇ層を介して前記チップ搭載部の前記第１主面と電気的に接続され、
前記半導体チップの前記表面からの平面視において、前記第１Ａｇ層の前記半導体チップと重なっている第１部分は、加圧された状態の焼結構造からなり、
前記半導体チップの前記表面からの平面視において、前記第１Ａｇ層の前記半導体チップと重なっていない第２部分は、加圧された状態の焼結構造のはみ出し部分と、前記はみ出し部分を覆う無加圧状態の焼結構造とからなり、
加圧された状態の焼結構造における第１Ａｇの密度は、無加圧状態の焼結構造における第１Ａｇの密度よりも高い、半導体装置。
【請求項８】
請求項７に記載の半導体装置において、
前記半導体チップの前記裏面は、前記第１Ａｇ層と直接接触していない部分を有する、半導体装置。
【請求項９】
請求項８に記載の半導体装置において、
前記半導体チップの前記裏面の前記第１Ａｇ層と直接接触していない部分と前記チップ搭載部の前記第１主面との間には、前記封止体の一部が配置されている、半導体装置。
【請求項１０】
請求項７に記載の半導体装置において、
前記半導体チップの前記裏面は、第１辺と、前記第１辺と交差する第２辺と、前記第１辺と前記第２辺とから構成された第１角部を有し
前記半導体チップの前記表面からの平面視において、前記半導体チップの前記第１角部は、前記第１Ａｇ層と重なっていない、半導体装置。
【請求項１１】
請求項１０に記載の半導体装置において、
前記半導体チップの前記第１角部と前記チップ搭載部の前記第１主面との間には、前記封止体の一部が配置されている、半導体装置。
【請求項１２】
請求項７に記載の半導体装置において、
前記第１Ａｇ層の前記第２部分の前記複数の第１Ａｇ間には、前記封止体の一部が浸透している、半導体装置。
【請求項１３】
請求項７に記載の半導体装置において、
前記第１Ａｇ層の前記第２部分は、前記第１Ａｇ層の前記第１部分よりもその厚さが厚い部分を有する、半導体装置。
【請求項１４】
請求項７に記載の半導体装置において、
前記チップ搭載部の前記第１主面上には、前記第１Ａｇ層と電気的に接続されたメッキ層が形成されている、半導体装置。
【請求項１５】
請求項１４に記載の半導体装置において、
前記メッキ層は、Ａｇメッキ層であり、前記Ａｇメッキ層のＡｇの密度は、前記第１Ａｇ層の前記第１部分の前記第１Ａｇの密度よりも高い、半導体装置。
【請求項１６】
請求項７に記載の半導体装置において、
前記導体板は、複数の第２Ａｇの薄片で形成された第２Ａｇ層を介して前記半導体チップの前記第１電極パッドと前記第１リードとに電気的に接続されている、半導体装置。
【請求項１７】
請求項７に記載の半導体装置において、
前記半導体チップの前記裏面には、前記第１Ａｇ層と電気的に接続されたＡｕ膜が形成されている、半導体装置。
【請求項１８】
請求項７に記載の半導体装置において、
前記半導体チップは、絶縁ゲートバイポーラトランジスタを含み、
前記第１電極パッドは、前記絶縁ゲートバイポーラトランジスタのエミッタ電極と電気的に接続され、
前記第２電極は、前記絶縁ゲートバイポーラトランジスタのコレクタ電極と電気的に接続されている、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造技術に関し、例えば、チップ搭載部と半導体チップとをＡｇ層（銀層）を介して電気的に接続する半導体装置およびその製造技術に適用して有効な技術に関する。
【背景技術】
【０００２】
特開２０１１−２４９８０１号公報（特許文献１）には、焼結層の表面に液体を供給することにより、焼結層とパワー半導体素子との接着力を向上させて固定する技術が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−２４９８０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来、チップ搭載部と半導体チップとを接続する材料として、鉛を含有し、約３００℃前後の融点を有する、いわゆる高融点半田材料が使用されてきた。しかしながら、環境への配慮から、鉛を含有しない鉛フリー材料への転換が進められている。このような潮流の中で、電気抵抗率の低い銀（Ａｇ）材料に着目し、チップ搭載部と半導体チップとをＡｇ層で電気的に接続することが行なわれている。ここで、チップ搭載部と半導体チップとを接続するＡｇ層として、エポキシ樹脂などを介在させて銀粒子同士を繋ぎ合わせる構造のＡｇ層が一般的に使用されているが、近年では、エポキシ樹脂などをほとんど含有せず、熱と圧力を加えることにより、銀粒子同士の金属結合を形成する構造（いわゆる焼結銀と呼ばれる）のＡｇ層が注目を集めている。この焼結構造のＡｇ層によれば、Ａｇ層の電気抵抗率を低くすることができるとともに、熱伝導率を高くすることができる利点を有している。【０００５】
本明細書でいうＡｇ層は、熱と圧力を加えることにより、銀粒子同士の金属結合を形成する焼結構造のＡｇ層を前提としている。この焼結構造のＡｇ層は、以下に示す工程により形成される。すなわち、例えば、溶剤に銀粒子を含有させたペーストをチップ搭載部上に供給（印刷）して加熱することにより、このペーストから溶剤を揮発させて乾燥させる。これにより、Ａｇ層を形成した後、このＡｇ層上に半導体チップを搭載し、そして、半導体チップを介して、Ａｇ層に熱と圧力を加えることにより、銀粒子同士の金属結合を形成した焼結構造のＡｇ層を形成する。【０００６】
ここで、加熱処理を施すことにより、ペーストから溶剤を揮発させてペーストを乾燥させる工程は、Ａｇ層上に半導体チップを搭載した後、Ａｇ層に残存する溶剤が揮発して、半導体チップとＡｇ層との間にボイドが発生することを抑制するために実施される。ところが、この乾燥工程では、ペーストから溶剤成分が揮発するため、乾燥したＡｇ層は多孔質状態となり、ペーストの有するタック性（粘着性）も消失することになる。この状態で、Ａｇ層上に半導体チップを搭載すると、Ａｇ層にタック性が存在しないために、半導体チップを確実に固定することができず、半導体チップの位置ずれが生じやすい。このような位置ずれが生じると、半導体チップを介して、Ａｇ層に熱と圧力を加える工程で、半導体チップに局所的に大きな圧力が加わることによって、半導体チップにクラックが発生する可能性が高くなることを本発明者は新たに見出した。つまり、本発明者の検討によると、チップ搭載部と半導体チップとの電気的な接続に焼結構造のＡｇ層を採用する場合、半導体装置の信頼性向上の観点から改善の余地が存在するのである。【０００７】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
一実施の形態における半導体装置の製造方法は、半導体チップをチップ搭載部上の第１Ａｇ層上に搭載する工程を有する。そして、この工程では、チップ搭載部と接触するように第１材料を供給した後、半導体チップの裏面の一部が第１材料と接触するように半導体チップを第１Ａｇ層上に搭載する。
【発明の効果】
【０００９】
一実施の形態によれば、半導体装置の信頼性を向上することができる。
【図面の簡単な説明】
【００１０】
【図１】（ａ）〜（ｅ）は、関連技術において、焼結構造のＡｇ層を使用することにより、チップ搭載部と半導体チップとの電気的な接続を実現する半導体装置の製造工程の一部を模式的に示す図である。
【図２】（ａ）〜（ｂ）は、仮止材を使用する技術における改善の余地を説明する図である。
【図３】（ａ）〜（ｂ）は、仮止材を使用する技術における改善の余地を説明する図である
【図４】（ａ）は、実施の形態における半導体装置の外観構成を示す上面図であり、（ｂ）は、側面図であり、（ｃ）は、下面図である。
【図５】実施の形態における半導体装置の封止体の内部構造を示す図であり、（ａ）は平面図であり、（ｂ）は（ａ）のＡ−Ａ線での断面図であり、（ｃ）は（ａ）のＢ−Ｂ線での断面図である。
【図６】実施の形態における半導体装置において、チップ搭載部と半導体チップとの接続構造を拡大して示す模式図である。
【図７】検討例において、チップ搭載部と半導体チップとの接続構造を拡大して示す模式図である。
【図８】実施の形態における半導体装置の製造工程の流れを示すフローチャートである。
【図９】実施の形態における半導体装置の製造工程を示す図であって、（ａ）は平面図であり、（ｂ）は断面図である。
【図１０】図９に続く半導体装置の製造工程を示す図であって、（ａ）は平面図であり、（ｂ）は断面図である。
【図１１】図１０に続く半導体装置の製造工程を示す図であって、（ａ）は平面図であり、（ｂ）は断面図である。
【図１２】図１１に続く半導体装置の製造工程を示す図であって、（ａ）は平面図であり、（ｂ）は断面図である。
【図１３】図１２に続く半導体装置の製造工程を示す図であって、（ａ）は平面図であり、（ｂ）は断面図である。
【図１４】図１３に続く半導体装置の製造工程を示す図であって、（ａ）は平面図であり、（ｂ）は断面図である。
【図１５】図１４に続く半導体装置の製造工程を示す図であって、（ａ）は平面図であり、（ｂ）は断面図である。
【図１６】図１５に続く半導体装置の製造工程を示す図であって、（ａ）は平面図であり、（ｂ）は断面図である。
【図１７】図１６に続く半導体装置の製造工程を示す図であって、（ａ）は平面図であり、（ｂ）は断面図である。
【図１８】（ａ）は、チップ搭載部上に形成された仮止材によって半導体チップが固定された状態を模式的に示す拡大平面図であり、（ｂ）は、（ａ）のＡ−Ａ線での断面図である。
【図１９】モールド工程後の状態を模式的に示す断面図である。
【図２０】変形例１において、（ａ）は、チップ搭載部上に形成された仮止材によって半導体チップが固定された状態を模式的に示す拡大平面図であり、（ｂ）は、（ａ）のＡ−Ａ線での断面図である。
【図２１】変形例２において、（ａ）は、チップ搭載部上に形成された仮止材によって半導体チップが固定された状態を模式的に示す拡大平面図であり、（ｂ）は、（ａ）のＡ−Ａ線での断面図である。
【発明を実施するための形態】
【００１１】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００１２】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００１３】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００１４】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１５】
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
【００１６】
＜焼結構造のＡｇ層の定義＞
まず、始めに、本明細書で前提している焼結構造のＡｇ層についての定義について説明する。本明細書で前提としている焼結構造のＡｇ層は、以下の点で、エポキシ樹脂をバインダとして含むＡｇ層と相違する。すなわち、エポキシ樹脂が介在する構造のＡｇ層と、焼結構造のＡｇ層とは、ともに、ペースト状態で供給されるが、エポキシ樹脂が介在する構造のＡｇ層を形成するためのペーストは、銀（１）に対する樹脂成分の体積比は、０．７程度である。これに対し、本明細書で対象としている焼結構造のＡｇ層を形成するためのペーストは、銀（１）に対する樹脂成分の体積比は、０．３程度である。そして、ペーストを硬化した後において、エポキシ樹脂が介在する構造のＡｇ層は、銀（１）に対する樹脂成分の体積比は、０．５程度であるのに対し、ペーストを硬化した後において、焼結構造のＡｇ層では、樹脂成分は殆ど存在しない。このようにして、本明細書で対象としている焼結構造のＡｇ層が定義される。
【００１７】
＜改善の検討＞
次に、チップ搭載部と半導体チップとの電気的な接続に焼結構造のＡｇ層を採用することを前提として、本発明者が半導体装置の信頼性を向上する観点から改善の検討を行なったところ、改善の余地が新たに存在することが明らかとなった。そこで、以下では、この改善の余地について説明した後、この改善の余地に対する工夫を施した本実施の形態における技術的思想について説明することにする。
【００１８】
図１（ａ）〜（ｅ）は、関連技術において、焼結構造のＡｇ層を使用することにより、チップ搭載部と半導体チップとの電気的な接続を実現する半導体装置の製造工程の一部を模式的に示す図である。なお、本明細書でいう「関連技術」は、新規に発明者が見出した課題を有する技術である。さらに、本明細書でいう「関連技術」は、公知である従来技術ではなく、新規な技術的思想の前提技術（未公知技術）を意図して記載された技術である。
【００１９】
まず、図１（ａ）に示すように、例えば、印刷法を使用することにより、ダイパッド（チップ搭載部）ＤＰ上に、銀粒子と溶剤とを含むペーストＰＳＴ１を塗布する。その後、図１（ｂ）に示すように、ダイパッドＤＰをヒートプレートＨＰＬＴ上に配置して加熱することにより、ダイパッドＤＰ上に塗布されたペーストＰＳＴ１に含まれる溶剤を揮発させて、ペーストＰＳＴ１を乾燥させる。これにより、ダイパッドＤＰ上には、多孔質状態のＡｇ層ＡＧＬが形成される。
【００２０】
続いて、図１（ｃ）に示すように、ダイパッドＤＰをヒートプレートＨＰＬＴ上からマウントステージＭＳ上に移動させた後、Ａｇ層ＡＧＬ上に半導体チップＣＨＰを搭載する。そして、Ａｇ層ＡＧＬ上に半導体チップＣＨＰが搭載された状態で、ダイパッドＤＰを、マウントステージＭＳから搬送レールＲＡＬ上に移動させる。このとき、例えば、ダイパッドＤＰには振動が加わることがあり、かつ、半導体チップＣＨＰの下層に存在するＡｇ層ＡＧＬが多孔質状態でタック性（粘着性）を有さないため、図１（ｄ）に示すように、わずかな外乱によって、半導体チップＣＨＰが位置ずれを起こしやすい。そして、この場合、図１（ｅ）に示すように、半導体チップＣＨＰが本来の搭載位置からずれた状態まま、半導体チップＣＨＰを搭載したダイパッドＤＰに対して、緩衝材ＣＳを介在させたプレスヘッドＰＨで加熱処理および加圧処理が実施される。これにより、Ａｇ層ＡＧＬに圧力が加わって焼結構造のＡｇ層ＡＧＬ（ＳＩＮ）が形成されるが、それとともに、図１（ｅ）に示すように、位置ずれを起こした半導体チップＣＨＰに局所的に力が加わり、半導体チップＣＨＰにクラックが発生するおそれがある。このことから、関連技術には、半導体装置の信頼性を向上する観点から、改善の余地が存在するのである。
【００２１】
ここで、上述した改善の余地を解消する技術として、以下に示す技術を考えることができる。例えば、図２（ａ）に示すように、乾燥して多孔質状態となっているＡｇ層ＡＧＬの表面に液体からなる仮止材ＴＡを供給することが考えられる。この場合、液体からなる仮止材ＴＡは、タック性を有するため、この仮止材ＴＡを供給したＡｇ層ＡＧＬ上に半導体チップを搭載すると、仮止材ＴＡの有するタック性によって、半導体チップが固定される。この結果、半導体チップの位置ずれを抑制できると考えられる。
【００２２】
ところが、図２（ｂ）に示すように、Ａｇ層ＡＧＬは、多孔質状態となっており、Ａｇ層ＡＧＬ上に供給された仮止材ＴＡは、多孔質状態のＡｇ層ＡＧＬに浸み込みやすい。このことは、Ａｇ層ＡＧＬの表面上に残存する仮止材ＴＡの量に変化が発生することを意味する。すなわち、この技術では、図３（ａ）に示すように、半導体チップＣＨＰの位置を保持するために寄与する仮止材ＴＡの量が安定せず、これによって、たとえ、Ａｇ層ＡＧＬ上に仮止材ＴＡを供給しても、半導体チップＣＨＰの位置ずれを効果的に抑制することはできないのである。さらに、図３（ｂ）に示すように、プレスヘッドＰＨを使用して、Ａｇ層ＡＧＬに加熱処理および加圧処理を施すと、Ａｇ層ＡＧＬに浸み込んだ仮止材ＴＡが揮発するが、揮発した溶剤のリークパスがなく、半導体チップＣＨＰの下層にトラップされるため、半導体チップＣＨＰの下層のＡｇ層ＡＧＬ（ＳＩＮ）にボイドＶＤが発生する。この結果、ボイドＶＤによって、半導体チップＣＨＰとＡｇ層ＡＧＬ（ＳＩＮ）との間に剥離が発生したり、半導体チップＣＨＰにクラックが発生したりするおそれがある。
【００２３】
以上のことから、上述した技術では、半導体チップＣＨＰの位置ずれを効果的に抑制できないばかりか、半導体チップＣＨＰとＡｇ層ＡＧＬ（ＳＩＮ）との間にボイドＶＤの発生を招くことにもなり、半導体装置の信頼性向上を図ることができないと考えられる。
【００２４】
そこで、本実施の形態では、半導体チップＣＨＰの位置ずれを防止する観点から工夫を施しており、以下に、この工夫を施した本実施の形態における技術的思想について、図面を参照しながら説明することにする。
【００２５】
＜実施の形態における半導体装置の実装構成＞
本実施の形態における半導体装置は、例えば、インバータ回路に関するものであり、インバータ回路の構成要素となる１つの絶縁ゲートバイポーラトランジスタ（以下、ＩＧＢＴ）と１つのダイオードとを１パッケージ化したものである。すなわち、例えば、本実施の形態における半導体装置を６つ使用することにより、３相モータを駆動する３相のインバータ回路となる電子装置（パワーモジュール）が構成されることになる。
【００２６】
図４は、本実施の形態における半導体装置ＰＡＣ１の外観構成を示す図である。具体的に、図４（ａ）は、本実施の形態における半導体装置ＰＡＣ１の外観構成を示す上面図であり、図４（ｂ）は、側面図であり、図４（ｃ）は、下面図である。
【００２７】
図４（ａ）に示すように、本実施の形態における半導体装置ＰＡＣ１は、矩形形状をした樹脂からなる封止体ＭＲを有する。この封止体ＭＲは、図４（ａ）に示す上面と、この上面とは反対側の下面（図４（ｃ））と、厚さ方向において上面と下面との間に位置する第１側面および第１側面と対向する第２側面とを有する。図４（ａ）においては、第１側面を構成する辺Ｓ１が図示され、第２側面を構成する辺Ｓ２が図示されている。さらに、封止体ＭＲは、第１側面および第２側面と交差する第３側面と、第１側面および第２側面と交差し、第３側面と対向する第４側面とを有する。図４（ａ）においては、第３側面を構成する辺Ｓ３が図示されているとともに、第４側面を構成する辺Ｓ４が図示されている。
【００２８】
ここで、本実施の形態における半導体装置ＰＡＣ１では、図４（ａ）に示すように、第１側面から複数のリードＬＤ１のそれぞれの一部分が突出し、かつ、第２側面から複数のリードＬＤ２のそれぞれの一部分が突出している。このとき、リードＬＤ１はエミッタ端子ＥＴを構成し、リードＬＤ２は信号端子ＳＧＴを構成している。そして、エミッタ端子ＥＴを構成する複数のリードＬＤ１のそれぞれの幅は、信号端子ＳＧＴを構成する複数のリードＬＤ２のそれぞれの幅よりも大きくなっている。言い換えれば、本実施の形態において、複数のリードＬＤ１をまとめて第１リード（第１リード群）と呼び、複数のリードＬＤ２をまとめて第２リード（第２リード群）と呼ぶ場合、第１リードの封止体ＭＲから露出している部分は、複数の部分（複数のリードＬＤ１）から構成され、かつ、第２リードの封止体ＭＲから露出している部分は、複数の部分（複数のリードＬＤ２）から構成される。このとき、平面視において、第１リードの複数の部分のそれぞれの幅は、複数のリードＬＤ２のそれぞれの幅よりも広いということもできる。これは、エミッタ端子ＥＴには大電流が流れるため、できるだけ抵抗を低減する必要があるのに対し、信号端子ＳＧＴには微小な電流しか流れないことを考慮したものである。
【００２９】
続いて、図４（ｂ）に示すように、本実施の形態における半導体装置ＰＡＣ１では、封止体ＭＲから突き出たリードＬＤ１およびリードＬＤ２がガルウィング状に折り曲げ加工されている。これにより、半導体装置ＰＡＣ１の実装容易性が向上する。さらに、図４（ｃ）に示すように、本実施の形態における半導体装置ＰＡＣ１では、封止体ＭＲの下面（裏面）からチップ搭載部ＴＡＢの下面（裏面）が露出している。これにより、半導体装置の放熱効率を向上することができる。
【００３０】
次に、本実施の形態における半導体装置ＰＡＣ１を構成する封止体ＭＲの内部構造について説明する。図５は、本実施の形態における半導体装置ＰＡＣ１の封止体ＭＲの内部構造を示す図であり、図５（ａ）が平面図に対応し、図５（ｂ）が図５（ａ）のＡ−Ａ線での断面図に対応し、図５（ｃ）が図５（ａ）のＢ−Ｂ線での断面図に対応する。
【００３１】
まず、図５（ａ）において、封止体ＭＲの内部には、矩形形状のチップ搭載部（ダイパッド）ＴＡＢが配置されている。このチップ搭載部ＴＡＢは、放熱効率を高めるためのヒートスプレッダとしても機能し、例えば、熱伝導率の高い銅を主成分とする材料から構成されている。ここで、「主成分」とは、部材を構成する構成材料のうち、最も多く含まれている材料成分のことをいい、例えば、「銅を主成分とする材料」とは、部材の材料が銅を最も多く含んでいることを意味している。本明細書で「主成分」という言葉を使用する意図は、例えば、部材が基本的に銅から構成されているが、その他に不純物を含む場合を排除するものではないことを表現するために使用している。
【００３２】
チップ搭載部ＴＡＢ上には、例えば、焼結構造のＡｇ層からなる導電性接着材ＡＤＨ１を介して、ＩＧＢＴが形成された半導体チップＣＨＰ１、および、ダイオードが形成された半導体チップＣＨＰ２が搭載されている。このとき、半導体チップＣＨＰ１および半導体チップＣＨＰ２が搭載されている面をチップ搭載部ＴＡＢの上面と定義し、この上面と反対側の面を下面と定義する。この場合、半導体チップＣＨＰ１および半導体チップＣＨＰ２は、チップ搭載部ＴＡＢの上面上に搭載されているということになる。特に、ダイオードが形成された半導体チップＣＨＰ２は、半導体チップＣＨＰ２の裏面に形成されたカソード電極パッドが、導電性接着材ＡＤＨ１を介して、チップ搭載部ＴＡＢの上面と接触するように配置される。この場合、半導体チップＣＨＰ２の表面に形成されているアノード電極パッドＡＤＰが上を向くことになる。一方、ＩＧＢＴが形成された半導体チップＣＨＰ１は、半導体チップＣＨＰ１の裏面に形成されたコレクタ電極（コレクタ電極パッド）が、導電性接着材ＡＤＨ１を介して、チップ搭載部ＴＡＢの上面と接触するように配置される。この場合、半導体チップＣＨＰ１の表面に形成されているエミッタ電極パッドＥＰおよび複数の電極パッドが上を向くことになる。したがって、半導体チップＣＨＰ１のコレクタ電極パッドと半導体チップＣＨＰ２のカソード電極パッドとはチップ搭載部ＴＡＢを介して電気的に接続されることになる。
【００３３】
続いて、図５（ａ）に示すように、半導体チップＣＨＰ１のエミッタ電極パッドＥＰ、および、半導体チップＣＨＰ２のアノード電極パッドＡＤＰ上には、例えば、焼結構造のＡｇ層からなる導電性接着材ＡＤＨ２を介して、導電性部材であるクリップＣＬＰが配置されている。そして、このクリップＣＬＰは、導電性接着材ＡＤＨ２を介して、エミッタ端子ＥＴと接続されている。したがって、半導体チップＣＨＰ１のエミッタ電極パッドＥＰと半導体チップＣＨＰ２のアノード電極パッドＡＤＰとは、クリップＣＬＰを介してエミッタ端子ＥＴと電気的に接続されていることになる。つまり、本実施の形態において、クリップＣＬＰは、複数のＡｇの薄片で形成された焼結構造のＡｇ層を介して、半導体チップＣＨＰのエミッタ電極パッドＥＰとエミッタ端子ＥＴ（リードＬＤ１）とに電気的に接続されている。このクリップＣＬＰは、例えば、銅を主成分とする板状部材から構成される。つまり、本実施の形態では、半導体チップＣＨＰ１のエミッタ電極パッドＥＰからエミッタ端子ＥＴにわたって大電流が流れるため、大電流を流すことができるように、大きな面積を確保できるクリップＣＬＰを使用している。
【００３４】
また、図５（ａ）に示すように、半導体チップＣＨＰ１の表面には、複数の電極パッドが形成されており、この複数の電極パッドのそれぞれは、導電性部材であるワイヤＷによって、信号端子ＳＧＴと電気的に接続されている。具体的に、複数の電極パッドは、ゲート電極パッドＧＰ、温度検知用電極パッドＴＣＰ、温度検知用電極パッドＴＡＰ、電流検知用電極パッドＳＥＰ、ケルビン検知用電極パッドＫＰを含んでいる。そして、ゲート電極パッドＧＰは、信号端子ＳＧＴの１つであるゲート端子ＧＴとワイヤＷで電気的に接続されている。同様に、温度検知用電極パッドＴＣＰは、信号端子ＳＧＴの１つである温度検知用端子ＴＣＴとワイヤＷで電気的に接続され、温度検知用電極パッドＴＡＰは、信号端子ＳＧＴの１つである温度検知用端子ＴＡＴとワイヤＷで電気的に接続されている。また、電流検知用電極パッドＳＥＰは、信号端子ＳＧＴの１つである電流検知用端子ＳＥＴとワイヤＷで電気的に接続され、ケルビン検知用電極パッドＫＰは、ケルビン端子ＫＴとワイヤＷで電気的に接続されている。このとき、ワイヤＷは、例えば、金、銅もしくはアルミニウムを主成分とする導電性部材から構成されている。
【００３５】
ここで、図５（ａ）に示すように、平面視において、半導体チップＣＨＰ２は、エミッタ端子ＥＴと半導体チップＣＨＰ１との間に位置するように、チップ搭載部ＴＡＢの上面上に搭載され、かつ、半導体チップＣＨＰ１は、半導体チップＣＨＰ２と信号端子ＳＧＴとの間に位置するように、チップ搭載部ＴＡＢの上面上に搭載されている。
【００３６】
言い換えれば、エミッタ端子ＥＴ、半導体チップＣＨＰ２、半導体チップＣＨＰ１および信号端子ＳＧＴは、第１方向であるｙ方向に沿って配置されている。具体的には、平面視において、半導体チップＣＨＰ２は、半導体チップＣＨＰ１よりもエミッタ端子ＥＴに近くなるように、チップ搭載部ＴＡＢの上面上に搭載され、かつ、半導体チップＣＨＰ１は、半導体チップＣＨＰ２よりも信号端子ＳＧＴに近くなるように、チップ搭載部ＴＡＢの上面上に搭載されていることになる。
【００３７】
そして、平面視において、ゲート電極パッドＧＰがエミッタ電極パッドＥＰよりも信号端子ＳＧＴに近くなるように、半導体チップＣＨＰ１はチップ搭載部ＴＡＢの上面上に搭載されている。さらに言えば、平面視において、ゲート電極パッドＧＰ、温度検知用電極パッドＴＣＰ、温度検知用電極パッドＴＡＰ、電流検知用電極パッドＳＥＰ、ケルビン検知用電極パッドＫＰを含む複数の電極パッドがエミッタ電極パッドＥＰよりも信号端子ＳＧＴに近くなるように、半導体チップＣＨＰ１はチップ搭載部ＴＡＢの上面上に搭載されていることになる。言い換えれば、半導体チップＣＨＰ１の複数の電極パッドは、平面視において、半導体チップＣＨＰ１の辺のうち、信号端子ＳＧＴに最も近い辺に沿って配置されているということもできる。このとき、図５（ａ）に示すように、平面視において、クリップＣＬＰは、ゲート電極パッドＧＰを含む複数の電極パッドおよび複数のワイヤＷのいずれとも重ならないように配置されている。
【００３８】
このように内部構成されている半導体装置ＰＡＣ１においては、半導体チップＣＨＰ１、半導体チップＣＨＰ２、チップ搭載部ＴＡＢの一部、エミッタ端子ＥＴの一部、複数の信号端子ＳＧＴのそれぞれの一部、クリップＣＬＰおよびワイヤＷが、例えば、樹脂によって封止されることにより、封止体ＭＲが構成されている。
【００３９】
続いて、図５（ｃ）において、チップ搭載部ＴＡＢの上面上には、焼結構造のＡｇ層からなる導電性接着材ＡＤＨ１を介して、ＩＧＢＴが形成された半導体チップＣＨＰ１と、ダイオードが形成された半導体チップＣＨＰ２が搭載されている。そして、半導体チップＣＨＰ１の表面上から半導体チップＣＨＰ２の表面上にわたり、焼結構造のＡｇ層からなる導電性接着材ＡＤＨ２を介して、クリップＣＬＰが配置されている。このクリップＣＬＰは、さらに、エミッタ端子ＥＴと導電性接着材ＡＤＨ２で接続されており、エミッタ端子ＥＴの一部は、封止体ＭＲから露出している。また、半導体チップＣＨＰ１は、エミッタ端子ＥＴ（リードＬＤ１）とは反対側に配置された信号端子ＳＧＴとワイヤＷで接続され、信号端子ＳＧＴ（リードＬＤ２）の一部も封止体ＭＲから露出している。
【００４０】
ここで、図５（ｂ）に示すように、チップ搭載部ＴＡＢの下面は、封止体ＭＲの下面から露出しており、この露出しているチップ搭載部ＴＡＢの下面がコレクタ端子となる。そして、チップ搭載部ＴＡＢの下面は、半導体装置ＰＡＣ１を配線基板に実装した際、配線基板上に形成された配線と半田付け可能な面となる。
【００４１】
チップ搭載部ＴＡＢの上面上には、半導体チップＣＨＰ１と半導体チップＣＨＰ２が搭載されており、半導体チップＣＨＰ１のコレクタ電極パッドと、半導体チップＣＨＰ２のカソード電極パッドがチップ搭載部ＴＡＢに、焼結構造のＡｇ層からなる導電性接着材ＡＤＨ１を介して接触している。このことから、コレクタ電極パッドとカソード電極パッドは、チップ搭載部ＴＡＢを介して電気的に接続されていることになり、結局、コレクタ端子と電気的に接続されることになる。さらに、図５（ｃ）に示すように、チップ搭載部ＴＡＢの厚さは、エミッタ端子ＥＴや信号端子ＳＧＴの厚さよりも厚くなっている。
【００４２】
本実施の形態における半導体装置において、導電性接着材ＡＤＨ１および導電性接着材ＡＤＨ２には、焼結構造のＡｇ層から構成されている。この焼結構造のＡｇ層は、成分に鉛を含まない鉛フリー材料であるため、環境に優しいという利点がある。また、焼結構造のＡｇ層は、温度サイクル性やパワーサイクル性に優れており、半導体装置ＰＡＣ１の信頼性を向上できる利点が得られる。
【００４３】
基本的に、本実施の形態における半導体装置ＰＡＣ１では、導電性接着材ＡＤＨ１と、導電性接着材ＡＤＨ２とは同じ材料成分であることを想定している。ただし、これに限らず、例えば、導電性接着材ＡＤＨ１を構成する材料と、導電性接着材ＡＤＨ２を構成する材料とを異なる材料成分から構成することもできる。例えば、本実施の形態において、導電性接着材ＡＤＨ１を構成する焼結構造のＡｇ層は、加圧処理が施されている。一方、導電性接着材ＡＤＨ１を構成する焼結構造のＡｇ層は、加圧処理が施されていない。
【００４４】
本実施の形態における半導体装置は上記のように実装構成されている。すなわち、本実施の形態における半導体装置ＰＡＣ１は、エミッタ電極パッドＥＰが形成された表面と、表面とは反対側の面であって、コレクタ電極が形成された裏面と、を有する半導体チップＣＨＰ１と、半導体チップＣＨＰ１が搭載された上面と、上面とは反対側の面である下面と、を有するチップ搭載部ＴＡＢとを有する。さらに、半導体装置ＰＡＣ１は、クリップＣＬＰを介して半導体チップＣＨＰ１のエミッタ電極パッドＥＰと電気的に接続されたリードＬＤ１と、半導体チップＣＨＰ１とクリップＣＬＰとを樹脂封止する封止体ＭＲとを有する。このとき、半導体チップＣＨＰ１のコレクタ電極は、複数のＡｇの薄片で形成された焼結構造のＡｇ層（導電性接着材ＡＤＨ１）を介してチップ搭載部ＴＡＢの上面と電気的に接続されている。
【００４５】
＜実施の形態における半導体装置の構造上の特徴＞
次に、本実施の形態における半導体装置の構造上の特徴点について説明する。
【００４６】
図６は、本実施の形態における半導体装置において、チップ搭載部ＴＡＢと半導体チップＣＨＰ１との接続構造を拡大して示す模式図である。図６において、例えば、銅材からなるチップ搭載部ＴＡＢの上面には、メッキ法で形成される銀膜ＡＧＦが形成されている。一方、半導体チップＣＨＰ１の裏面には、メッキ法で形成された金膜ＡＵＦが形成されており、チップ搭載部ＴＡＢの上面に形成された銀膜ＡＧＦと、半導体チップＣＨＰ１の裏面に形成された金膜ＡＵＦとの間に焼結構造のＡｇ層ＡＧＬ（ＳＩＮ）が形成されている。したがって、チップ搭載部ＴＡＢの上面上に形成されている銀膜ＡＧＦは、焼結構造のＡｇ層ＡＧＬ（ＳＩＮ）と電気的に接続されていることになる。
【００４７】
チップ搭載部ＴＡＢの上面に形成された銀膜ＡＧＦと、半導体チップＣＨＰ１の裏面に形成された金膜ＡＵＦとの間に挟まれた焼結構造のＡｇ層ＡＧＬ（ＳＩＮ）には、後述する製造工程で説明するように加熱処理および加圧処理が施されている。そして、この加圧処理の結果、図６に示すように、焼結構造のＡｇ層ＡＧＬ（ＳＩＮ）の一部は、半導体チップＣＨＰ１の端部からはみ出すことになる。さらに、本実施の形態における半導体装置では、半導体チップＣＨＰ１の外側にも、無加圧状態のＡｇ層ＡＧＬが形成されている。すなわち、加圧処理は、半導体チップＣＨＰ１を介して実施されるため、半導体チップＣＨＰ１の外側に形成されているＡｇ層ＡＧＬには、加圧処理が加わらないことから、無加圧状態のＡｇ層ＡＧＬとなる。したがって、本実施の形態では、半導体チップＣＨＰ１の表面からの平面視において、半導体チップＣＨＰ１と重なっている部分に形成されている加圧された焼結構造からなるＡｇ層ＡＧＬ（ＳＩＮ）の銀の密度は、半導体チップＣＨＰ１と重なっていない部分に形成されている無加圧の焼結構造からなるＡｇ層ＡＧＬの銀の密度よりも高くなっているということができる。一方、半導体チップＣＨＰ１と重なっている部分に形成されている加圧された焼結構造からなるＡｇ層ＡＧＬ（ＳＩＮ）の銀の密度は、チップ搭載部ＴＡＢの上面上に形成されている銀膜ＡＧＦの密度よりも低くなっている。言い換えれば、チップ搭載部ＴＡＢの上面上に形成されている銀膜ＡＧＦの密度は、半導体チップＣＨＰ１と重なっている部分に形成されている加圧された焼結構造からなるＡｇ層ＡＧＬ（ＳＩＮ）の銀の密度よりも高くなっている。
【００４８】
そして、図６に示すように、加圧された焼結構造からなるＡｇ層ＡＧＬ（ＳＩＮ）は、チップ搭載部ＴＡＢと半導体チップＣＨＰ１とに挟まれるように形成され、無加圧の焼結構造からなるＡｇ層ＡＧＬは、チップ搭載部ＴＡＢの上面上から半導体チップＣＨＰ１の側面にわたって形成されている。このことから、無加圧の焼結構造からなるＡｇ層ＡＧＬには、加圧された焼結構造からなるＡｇ層ＡＧＬ（ＳＩＮ）よりも、その厚さが厚い部分を有していることになる。そして、図６に示すように、無加圧の焼結構造からなるＡｇ層ＡＧＬを覆うように、樹脂からなる封止体ＭＲが形成されている。
【００４９】
以上のように、本実施の形態における特徴点は、チップ搭載部ＴＡＢと半導体チップＣＨＰ１とに挟まれる領域に加圧された焼結構造からなるＡｇ層ＡＧＬ（ＳＩＮ）が形成される一方、チップ搭載部ＴＡＢの上面上から半導体チップＣＨＰ１の端部側面にわたって無加圧の焼結構造からなるＡｇ層ＡＧＬが形成されている点にあることになる。
【００５０】
このように構成されている本実施の形態における半導体装置によれば、以下に示す利点を得ることができる。以下では、具体的に、検討例における半導体装置と対比しながら、本実施の形態における半導体装置の利点について説明することにする。
【００５１】
図７は、検討例において、チップ搭載部ＴＡＢと半導体チップＣＨＰ１との接続構造を拡大して示す模式図である。図６および図７を参照するとわかるように、検討例と本実施の形態との相違点は、検討例では、チップ搭載部ＴＡＢの上面上から半導体チップＣＨＰの端部側面にわたって無加圧の焼結構造からなるＡｇ層ＡＧＬが形成されていない点である。つまり、本実施の形態では、半導体チップＣＨＰ１の平面積よりも大きい面積で焼結構造のＡｇ層が形成される。この結果、図６に示すように、チップ搭載部ＴＡＢと半導体チップＣＨＰとに挟まれる領域に加圧された焼結構造からなるＡｇ層ＡＧＬ（ＳＩＮ）が形成されるとともに、チップ搭載部ＴＡＢの上面上から半導体チップＣＨＰの端部側面にわたって無加圧の焼結構造からなるＡｇ層ＡＧＬが形成されることになる。これに対し、検討例では、半導体チップＣＨＰ１の平面積と同程度の面積で焼結構造のＡｇ層が形成される。この結果、図７に示すように、チップ搭載部ＴＡＢと半導体チップＣＨＰ１とに挟まれる領域に加圧された焼結構造からなるＡｇ層ＡＧＬ（ＳＩＮ）が形成される一方、チップ搭載部ＴＡＢの上面上から半導体チップＣＨＰの端部側面にわたって無加圧の焼結構造からなるＡｇ層が形成されないことになる。
【００５２】
このように構成されている検討例では、以下に示す改善の余地が存在する。すなわち、検討例では、チップ搭載部ＴＡＢの上面上から半導体チップＣＨＰの端部側面にわたって無加圧の焼結構造からなるＡｇ層が形成されない。このことから、図７に示すように、チップ搭載部ＴＡＢの上面上に形成されている銀膜ＡＧＦと、樹脂からなる封止体ＭＲとが直接接触することになる。ここで、メッキ法で形成した銀膜ＡＧＦと樹脂からなる封止体ＭＲとの密着性は低いことから、銀膜ＡＧＦから封止体ＭＲが剥離しやすくなる。つまり、検討例における改善の余地として、検討例では、直接接触する銀膜ＡＧＦと封止体ＭＲとの密着性が低いことに起因して、銀膜ＡＧＦから封止体ＭＲが剥離しやすくなるのである。
【００５３】
続いて、検討例に存在するさらなる改善の余地として、検討例では、図７に示すように、封止体ＭＲからの応力が半導体チップＣＨＰ１の端部に集中することが懸念される。すなわち、検討例では、半導体チップＣＨＰ１の端部への応力集中に起因して、半導体チップＣＨＰ１の裏面と加圧された焼結構造のＡｇ層ＡＧＬ（ＳＩＮ）との間の界面にクラックが発生しやすくなるのである。
【００５４】
これに対し、図６に示すように、本実施の形態では、チップ搭載部ＴＡＢの上面上から半導体チップＣＨＰの端部側面にわたって無加圧の焼結構造からなるＡｇ層ＡＧＬが形成されている。この結果、無加圧の焼結構造からなるＡｇ層ＡＧＬの表面には凹凸が形成され、内部は多孔質な状態になっていることから、これら凹凸や孔に封止体ＭＲの一部が入り込むことに起因するアンカー効果によって、無加圧の焼結構造からなるＡｇ層ＡＧＬと直接接触する封止体ＭＲとの接合性が向上するのである。さらには、無加圧の焼結構造からなるＡｇ層ＡＧＬの存在によって、チップ搭載部ＴＡＢの上面上に形成されている銀膜ＡＧＦと封止体ＭＲとの密着性の低い接触が回避される。これにより、本実施の形態によれば、無加圧の焼結構造からなるＡｇ層ＡＧＬの介在によって、銀膜ＡＧＦと封止体ＭＲとの密着性の低い接触が回避される点と、無加圧の焼結構造からなるＡｇ層ＡＧＬの表面の凹凸や内部の孔に起因するアンカー効果が得られる点との相乗効果によって、封止体ＭＲの剥離を効果的に抑制することができるのである。つまり、本実施の形態によれば、検討例における改善の余地を解消することができる。
【００５５】
また、図６に示すように、本実施の形態では、封止体ＭＲからの応力の一部が無加圧の焼結構造からなるＡｇ層ＡＧＬにより吸収される。この結果、封止体ＭＲからの応力が半導体チップＣＨＰ１の端部に集中することが抑制される。すなわち、本実施の形態では、無加圧の焼結構造からなるＡｇ層ＡＧＬが封止体ＭＲからの応力を緩和するクッション材として機能する。このことから、本実施の形態によれば、半導体チップＣＨＰ１の端部への応力集中が抑制される結果、半導体チップＣＨＰ１の裏面と加圧された焼結構造のＡｇ層ＡＧＬ（ＳＩＮ）との間の界面にクラックが発生することを抑制することができる。したがって、本実施の形態によれば、検討例におけるさらなる改善の余地も解消することができるのである。
【００５６】
さらに、本実施の形態では、以下に示す利点も得ることができる。すなわち、本実施の形態における焼結構造のＡｇ層が加圧された焼結構造のＡｇ層ＡＧＬ（ＳＩＮ）と無加圧の焼結構造のＡｇ層ＡＧＬから形成されていることからわかるように、本実施の形態における焼結構造のＡｇ層は、半導体チップＣＨＰ１の平面サイズよりも大きくなるように形成されている。このことは、半導体チップＣＨＰ１の搭載位置に多少位置ずれが生じても、半導体チップＣＨＰ１は、焼結構造のＡｇ層からはみ出すことなく、焼結構造のＡｇ層上に配置されることを意味する。つまり、本実施の形態によれば、焼結構造のＡｇ層が半導体チップＣＨＰ１の平面サイズよりも大きくなるように形成されているため、半導体チップＣＨＰ１の搭載位置に位置ずれが生じても、半導体チップＣＨＰ１を焼結構造のＡｇ層上に配置することができるマージンを大きくすることができるのである。この結果、本実施の形態によれば、半導体チップＣＨＰ１の搭載位置に位置ずれが生じる場合でも、半導体チップＣＨＰ１と焼結構造のＡｇ層との電気的な接続を確実に行なうことができる。
【００５７】
以上のことから、本実施の形態における半導体装置によれば、検討例に存在する改善の余地を解消できるだけなく、半導体チップＣＨＰ１の位置ずれに対しても確実な電気的な接続を実現できるという点からも、半導体装置の信頼性を向上できることになる。
【００５８】
また、本実施の形態では、チップ搭載部ＴＡＢと半導体チップＣＨＰ１とに挟まれる領域に加圧された焼結構造からなるＡｇ層ＡＧＬ（ＳＩＮ）が形成されるとともに、チップ搭載部ＴＡＢの上面上から半導体チップＣＨＰ１の端部側面にわたって無加圧の焼結構造からなるＡｇ層ＡＧＬも形成される。このことは、本実施の形態における半導体装置によれば、チップ搭載部ＴＡＢと半導体チップＣＨＰ１との電気的な接続を、加圧された焼結構造からなるＡｇ層ＡＧＬ（ＳＩＮ）だけでなく、無加圧の焼結構造からなるＡｇ層ＡＧＬでも行なうことができることを意味する。したがって、本実施の形態によれば、チップ搭載部ＴＡＢと半導体チップＣＨＰ１との電気的な接続に寄与する焼結構造のＡｇ層の体積を増加させることができるため、チップ搭載部ＴＡＢと半導体チップＣＨＰ１との接続抵抗を低減することができる。このことから、本実施の形態における半導体装置によれば、半導体装置の性能向上を図ることもできることになる。
【００５９】
以上のことから、本実施の形態における特徴点によれば、検討例に存在する改善の余地を解消できるだけでなく、さらなる上述した利点も有しており、これによって、半導体装置の信頼性向上と性能向上の両方を実現できる点で、検討例における半導体装置では得ることができない顕著な効果を得ることができるのである。
【００６０】
＜実施の形態における半導体装置の製造方法＞
本実施の形態における半導体装置は、上記のように構成されており、以下に、その製造方法について、図面を参照しながら説明する。
【００６１】
まず、本実施の形態における半導体装置の製造工程について、フローチャートを参照しながら簡単に説明し、その後、各工程に対応した図面を参照しながら詳細に説明する。
【００６２】
図８は、本実施の形態における半導体装置の製造工程の流れを示すフローチャートである。図８において、集積回路が形成されたウエハを準備し、このウエハに対してダイシングを実施することにより、ウエハに形成されているチップ領域を個片化して、ウエハから複数の半導体チップを取得する（Ｓ１０１）。
【００６３】
次に、チップ搭載部となるヘッダを準備し、このヘッダを治具にセットする（Ｓ１０２）。その後、例えば、スクリーン印刷法を使用することにより、銀粒子を溶剤に含有させたペーストをヘッダ上に塗布する（Ｓ１０３）。そして、ヘッダ上に塗布されたペーストを乾燥させて、多孔質状のＡｇ層を形成する（Ｓ１０４）。
【００６４】
続いて、Ａｇ層上に半導体チップを搭載した後（Ｓ１０５）、Ａｇ層に対して加熱処理および加圧処理を施すことにより、Ａｇ層を焼結させる（Ｓ１０６）。これにより、焼結構造のＡｇ層を形成することができる。
【００６５】
その後、リードフレーム（Ｌ／Ｆ）を準備し、ヘッダとリードフレームとを搬送治具にセットする（Ｓ１０７）。そして、銀粒子を溶剤に含有させたペーストを半導体チップ上およびリードフレームに形成されているリードの一部に供給し、半導体チップとリードに跨るように、ペーストを介してクリップを搭載する（Ｓ１０８）。
【００６６】
次に、搬送治具にセットされたヘッダとリードフレームとをベーク炉に搬入して加熱処理を施すことにより、ペーストを焼結させて焼結構造のＡｇ層を形成する（Ｓ１０９）。これより、クリップは、焼結構造のＡｇ層と電気的に接続されることになる。
【００６７】
続いて、搬送治具からヘッダとリードフレームとを取り出した後（Ｓ１１０）、半導体チップに形成されている電極パッドと、リードとをアルミワイヤでワイヤボンディングして電気的に接続する（Ｓ１１１）。その後、半導体チップを樹脂からなる封止体で封止する（Ｓ１１２）。その後、リード成形工程やマーキング工程を実施する。以上のようにして、本実施の形態における半導体装置を製造することができる。
【００６８】
以下では、具体的に、図面を参照しながら、本実施の形態における半導体装置の製造工程について説明する。
【００６９】
１．チップ搭載部の準備工程
まず、図９（ａ）および図９（ｂ）に示すように、チップ搭載部ＴＡＢを準備する。このチップ搭載部ＴＡＢは、例えば、矩形形状をしており、銅を主成分とする材料から構成されている。
【００７０】
２．チップ搭載工程
次に、図９（ａ）および図９（ｂ）に示すように、チップ搭載部ＴＡＢ上に、例えば、スクリーン印刷法を使用することにより、銀粒子を溶剤に含有させたペーストＰＳＴ１を塗布する。すなわち、溶剤に複数のＡｇの薄片が含有されたペーストＰＳＴ１をチップ搭載部ＴＡＢ上に供給する。このとき、ペーストＰＳＴ１は、チップ搭載部ＴＡＢ上の領域に複数の略矩形形状で塗布され、塗布された略矩形形状の角部の一部には、切り欠き部ＮＴが形成される。
【００７１】
続いて、図１０（ａ）および図１０（ｂ）に示すように、ペーストＰＳＴ１を塗布したチップ搭載部ＴＡＢをホットプレートＨＰ上に配置し、ペーストＰＳＴ１に対して加熱処理を施す。これにより、ペーストＰＳＴ１を乾燥させて、多孔質状のＡｇ層ＡＧＬを形成する。つまり、ペーストＰＳＴ１を加熱することにより、ペーストＰＳＴ１中の溶剤を揮発させて、チップ搭載部ＴＡＢ上にＡｇ層ＡＧＬを形成する。この乾燥工程は、Ａｇ層上に半導体チップを搭載した後、Ａｇ層に残存する溶剤が揮発して、半導体チップとＡｇ層との間にボイドが発生することを抑制するために実施される。この乾燥工程において、ボイドの発生原因となる溶剤は揮発するが、同時に、多孔質状のＡｇ層ＡＧＬが形成されることによって、タック性（粘着性）も消失する。
【００７２】
その後、図１１（ａ）および図１１（ｂ）に示すように、チップ搭載部ＴＡＢと接触するように仮止材ＴＡを供給する。具体的には、図１１（ａ）に示すように、切り欠き部ＮＴ周辺近傍のチップ搭載部ＴＡＢ上に仮止材ＴＡを形成する。この仮止材ＴＡは、タック性を有する材料から構成され、例えば、仮止材ＴＡとして、１８０℃程度の融点を有する低融点半田ペーストや、タック性を有する揮発性溶剤や、銀粒子を溶剤に含有させたペーストなどを使用することができる。特に、銀粒子を溶剤に含有させたペーストとして、チップ搭載部ＴＡＢ上に塗布されたペーストＰＳＴ１と同様の材料も使用することもできるし、タック性を増加させるために、ペーストＰＳＴ１よりも溶剤成分を増やしたペーストを使用することもできる。
【００７３】
次に、図１２（ａ）および図１２（ｂ）に示すように、半導体チップＣＨＰ１および半導体チップＣＨＰ２をチップ搭載部ＴＡＢ上のＡｇ層ＡＧＬ上に搭載する。このとき、半導体チップＣＨＰ１の下層に形成されているＡｇ層ＡＧＬの平面サイズは、半導体チップＣＨＰ１の平面サイズよりも大きくなっており、平面視において、Ａｇ層ＡＧＬの一部が半導体チップＣＨＰ１からはみ出すことになる。同様に、半導体チップＣＨＰ２の下層に形成されているＡｇ層ＡＧＬの平面サイズは、半導体チップＣＨＰ２の平面サイズよりも大きくなっており、平面視において、Ａｇ層ＡＧＬの一部が半導体チップＣＨＰ２からはみ出すことになる。さらに、本実施の形態では、半導体チップＣＨＰ１の裏面の一部が仮止材ＴＡと接触するように、半導体チップＣＨＫＰ１がＡｇ層ＡＧＬ上に搭載される。同様に、半導体チップＣＨＰ２の裏面の一部が仮止材ＴＡと接触するように、半導体チップＣＨＫＰ２がＡｇ層ＡＧＬ上に搭載される。
【００７４】
これにより、半導体チップＣＨＰ１および半導体チップＣＨＰ２は、タック性を有する仮止材ＴＡで固定されることになる。ここで、半導体チップＣＨＰ１を確実に固定する観点からは、図１２（ａ）に示すように、塗布された略矩形形状の対角線上に配置される角部に一対の切り欠き部ＮＴを設け、この一対の切り欠き部ＮＴに仮止材ＴＡを形成することが望ましい。同様に、半導体チップＣＨＰ２を確実に固定する観点からは、図１２（ａ）に示すように、塗布された略矩形形状の対角線上に配置される角部に一対の切り欠き部ＮＴを設け、この一対の切り欠き部ＮＴに仮止材ＴＡを形成することが望ましい。
【００７５】
本実施の形態では、図１２（ａ）に示すように、チップ搭載部ＴＡＢ上に、ＩＧＢＴが形成された半導体チップＣＨＰ１と、ダイオードが形成された半導体チップＣＨＰ２とが搭載されることになる。
【００７６】
ここで、ダイオードが形成された半導体チップＣＨＰ２においては、半導体チップＣＨＰ２の裏面に形成されたカソード電極パッドが、Ａｇ層ＡＧＬおよび仮止材ＴＡと接触するように配置される。この結果、半導体チップＣＨＰ２の表面に形成されているアノード電極パッドが上を向くことになる。
【００７７】
一方、ＩＧＢＴが形成された半導体チップＣＨＰ１においては、半導体チップＣＨＰ１の裏面に形成されたコレクタ電極が、Ａｇ層ＡＧＬおよび仮止材ＴＡと接触するように配置される。これにより、半導体チップＣＨＰ２のカソード電極パッドと、半導体チップＣＨＰ１のコレクタ電極とは、チップ搭載部ＴＡＢを介して電気的に接続されることになる。また、半導体チップＣＨＰ１の表面に形成されているエミッタ電極パッド、および、複数の電極パッド（複数の信号電極パッド）は上を向くことになる。
【００７８】
なお、ＩＧＢＴが形成された半導体チップＣＨＰ１と、ダイオードが形成された半導体チップＣＨＰ２の搭載順は、半導体チップＣＨＰ１が前で、半導体チップＣＨＰ２が後でもよいし、半導体チップＣＨＰ２が前で、半導体チップＣＨＰ１が後であってもよい。
【００７９】
続いて、図１３（ａ）および図１３（ｂ）に示すように、仮止材ＴＡおよびＡｇ層ＡＧＬを介して接続されたチップ搭載部ＴＡＢと半導体チップＣＨＰ１（ＣＨＰ２）とをクッション材ＣＳを介在させてプレスヘッドＰＨで挟み込んだ状態で、加熱処理（２５０℃程度）と加圧処理を実施する。これにより、半導体チップＣＨＰ１とチップ搭載部ＴＡＢで挟み込まれたＡｇ層ＡＧＬは焼結されて、加圧された焼結構造のＡＧ層ＡＧＬ（ＳＩＮ）が形成される。同様に、半導体チップＣＨＰ２とチップ搭載部ＴＡＢで挟み込まれたＡｇ層ＡＧＬは焼結されて、加圧された焼結構造のＡＧ層ＡＧＬ（ＳＩＮ）が形成される。一方、半導体チップＣＨＰ１からはみ出しているＡｇ層ＡＧＬには、加圧処理が施されず、加熱処理だけが施されることから、無加圧の焼結構造のＡｇ層ＡＧＬが形成される。同様に、半導体チップＣＨＰ２からはみ出しているＡｇ層ＡＧＬには、加圧処理が施されず、加熱処理だけが施されることから、無加圧の焼結構造のＡｇ層ＡＧＬが形成される。以上のようにして、半導体チップＣＨＰ１および半導体チップＣＨＰ２に熱と圧力とを加えることにより、半導体チップＣＨＰ１のコレクタ電極と焼結構造のＡｇ層（加圧された焼結構造のＡｇ層ＡＧＬ（ＳＩＮ）＋無加圧の焼結構造のＡｇ層ＡＧＬ）とを電気的に接続することができる。同様に、半導体チップＣＨＰ２のカソード電極と焼結構造のＡｇ層（加圧された焼結構造のＡｇ層ＡＧＬ（ＳＩＮ）＋無加圧の焼結構造のＡｇ層ＡＧＬ）とを電気的に接続することができる。
【００８０】
ここで、プレスヘッドＰＨによる加熱処理および加圧処理を施すことにより、仮止材ＴＡは、構成する材料の種類によって、以下の状態になる。具体的に、例えば、仮止材ＴＡが低融点半田ペーストから構成されている場合には、低融点半田ペーストが溶融して、加熱処理および加圧処理を実施した後、低融点半田が残存することになる。この場合、チップ搭載部ＴＡＢと半導体チップＣＨＰ１とは、加圧された焼結構造のＡｇ層ＡＧＬ（ＳＩＮ）と、無加圧の焼結構造のＡｇ層ＡＧＬと、低融点半田とによって、電気的に接続されることになる。一方、例えば、仮止材ＴＡが揮発性溶剤から構成されている場合には、基本的に揮発性溶剤が揮発して仮止材ＴＡが消失するが、揮発性溶剤に含まれる有機成分（炭素成分）が痕跡として残存することがある。また、例えば、仮止材ＴＡが銀粒子を溶剤に含有させたペーストから構成されている場合には、焼結構造のＡｇ層が形成されることになる。
【００８１】
特に、仮止材ＴＡとして、揮発性溶剤を使用する場合、切り欠き部ＮＴの周囲近傍に形成された揮発性溶剤が消失することから、半導体チップＣＨＰ１の裏面および半導体チップＣＨＰ２の裏面は、焼結構造のＡｇ層（加圧された焼結構造のＡｇ層ＡＧＬ（ＳＩＮ）＋無加圧の焼結構造のＡｇ層ＡＧＬ）と電気的に接続されていない部分を有することになる。すなわち、仮止材ＴＡとして、揮発性溶剤を使用する場合、切り欠き部ＮＴの周囲近傍に空間が存在することになる。すなわち、半導体チップＣＨＰ１の裏面の焼結構造のＡｇ層と電気的に接続されていない部分とチップ搭載部ＴＡＢの上面との間には、空間が存在することになり、この空間には、後述工程で形成される封止体を構成する樹脂が埋め込まれる。同様に、半導体チップＣＨＰ２の裏面の焼結構造のＡｇ層と電気的に接続されていない部分とチップ搭載部ＴＡＢの上面との間には、空間が存在することになり、この空間には、後述工程で形成される封止体を構成する樹脂が埋め込まれる。
【００８２】
３．リードフレーム配置工程
次に、図１４（ａ）および図１４（ｂ）に示すように、リードフレームＬＦを準備する。リードフレームＬＦには、複数のリードＬＤ１と複数のリードＬＤ２とが形成されている。
【００８３】
その後、図１４（ｂ）に示すように、半導体チップＣＨＰ１および半導体チップＣＨＰ２を搭載したチップ搭載部ＴＡＢの上方に、治具ＪＧを使用してリードフレームＬＦを配置する。このとき、ＩＧＢＴが形成された半導体チップＣＨＰ１は、リードＬＤ２に近くなる位置に配置され、ダイオードが形成された半導体チップＣＨＰ２は、リードＬＤ１に近くなる位置に配置される。つまり、平面視において、リードＬＤ１と半導体チップＣＨＰ１の間に挟まれるように半導体チップＣＨＰ２が搭載され、リードＬＤ２と半導体チップＣＨＰ２の間に挟まれるように半導体チップＣＨＰ１が配置される。そして、ＩＧＢＴが形成された半導体チップＣＨＰ１は、エミッタ電極パッドがリードＬＤ１側に配置され、かつ、複数の電極パッド（信号電極パッド）がリードＬＤ２側に配置される。このような配置関係で、半導体チップＣＨＰ１および半導体チップＣＨＰ２を搭載したチップ搭載部ＴＡＢの上方にリードフレームＬＦが配置される。
【００８４】
４．電気的接続工程
続いて、半導体チップＣＨＰ２のアノード電極パッド上に、例えば、銀粒子を溶剤に含有させたペーストを形成する。その後、半導体チップＣＨＰ１のエミッタ電極パッド上にも、例えば、銀粒子を溶剤に含有させたペーストを形成する。さらに、リードＬＤ１の一部領域上にも、例えば、銀粒子を溶剤に含有させたペーストを形成する。すなわち、リードＬＤ１には、後述するクリップを接続可能なリードポスト部を有し、このリードポスト部に銀粒子を溶剤に含有させたペーストが形成される。このペーストは、図９に示すペーストＰＳＴ１と同じ材料成分であってもよいし、異なる材料成分であってもよい。
【００８５】
その後、図１５（ａ）および図１５（ｂ）に示すように、クリップＣＬＰを準備し、リードＬＤ１上と半導体チップＣＨＰ２上と半導体チップＣＨＰ１上とにわたって、クリップＣＬＰを搭載する。具体的には、リードＬＤ１上と半導体チップＣＨＰ２上と半導体チップＣＨＰ１とに跨るように、銀粒子を溶剤に含有させたペーストを介して、クリップＣＬＰを配置する。つまり、平面視において、半導体チップＣＨＰ１のエミッタ電極パッドと半導体チップＣＨＰ２のアノード電極パッドとリードＬＤ１の一部（リードポスト部）とに重なるように、ペーストを介して、クリップＣＬＰを配置する。
【００８６】
このようにして、リードＬＤ１上と半導体チップＣＨＰ２上と半導体チップＣＨＰ１とに跨るように、ペーストを介して、クリップＣＬＰを配置した後、加熱処理（ベーク処理）を実施する。これにより、ペーストから溶剤成分が揮発して、無加圧の焼結構造のＡｇ層ＡＧＬが形成されることになる。つまり、この工程では、加圧処理は実施しないため、ペーストは、無加圧の焼結構造のＡｇ層ＡＧＬとなる。以上のことから、リードＬＤ１と半導体チップＣＨＰ２に形成されているアノード電極パッドと半導体チップＣＨＰ１に形成されているエミッタ電極パッドとが、無加圧の焼結構造のＡｇ層ＡＧＬを介して、クリップＣＬＰと電気的に接続されることになる。
【００８７】
次に、半導体チップＣＨＰ１とリードＬＤ２とをワイヤＷで接続するワイヤボンディング工程を実施する。具体的には、図１６（ａ）および図１６（ｂ）に示すように、半導体チップＣＨＰ１の表面に形成されている信号電極パッドとリードフレームＬＦに形成されているリードＬＤ２（信号リード）とを、例えば、アルミニウムからなるワイヤＷで接続する。これにより、ワイヤボンディング工程が実施されることになる。このとき、本実施の形態では、リードＬＤ２が、クリップＣＬＰが接続されているリードＬＤ１と反対側に配置されているため、クリップＣＬＰによる干渉を考慮することなく、ワイヤボンディング工程を実施することができる。その後、治具ＪＧを取り外して、ワイヤボンディング工程を終了する。
【００８８】
５．封止（モールド）工程
続いて、図１７（ａ）および図１７（ｂ）に示すように、半導体チップＣＨＰ１、半導体チップＣＨＰ２、チップ搭載部ＴＡＢの一部、リードＬＤ１の一部、複数のリードＬＤ２のそれぞれの一部、クリップＣＬＰおよびワイヤＷを封止して、例えば、樹脂からなる封止体ＭＲを形成する。ここで、図６に示すように、本実施の形態では、チップ搭載部ＴＡＢの上面上から半導体チップＣＨＰ１の端部側面にわたって形成されている無加圧の焼結構造のＡｇ層ＡＧＬを覆うように封止体ＭＲが形成される。このとき、無加圧の焼結構造のＡｇ層ＡＧＬの密度は、加圧された焼結構造のＡｇ層ＡＧＬ（ＳＩＮ）の密度よりも低いため、無加圧の焼結構造のＡｇ層ＡＧＬ内の複数のＡｇ間（複数のＡｇ薄片の間）には、封止体ＭＲを構成する樹脂の一部が浸透する。
【００８９】
なお、封止体ＭＲは上面、上面とは反対側の下面、その厚さ方向において上面と下面との間に位置する第１側面および第１側面と対向する第２側面を有する。図１７（ａ）では、第１側面の辺Ｓ１と、第２側面の辺Ｓ２が図示されている。さらに、封止体ＭＲにおいては、リードＬＤ１が封止体ＭＲの第１側面（辺Ｓ１）から突出し、かつ、複数のリードＬＤ２が封止体ＭＲの第２側面（辺Ｓ２）から突出する。
【００９０】
６．外装めっき工程
その後、図示はしないが、リードフレームＬＦに設けられているタイバーを切断する。そして、封止体ＭＲの下面から露出するチップ搭載部ＴＡＢ、リードＬＤ１の一部の表面、リードＬＤ２の一部の表面に導体膜であるメッキ層を形成する。すなわち、リードＬＤ１の封止体ＭＲから露出した部分、複数のリードＬＤ２の封止体ＭＲから露出した部分およびチップ搭載部ＴＡＢの下面にメッキ層を形成する。
【００９１】
７．マーキング工程
次に、樹脂からなる封止体ＭＲの表面に製品名や型番などの情報（マーク）を形成する。なお、マークの形成方法としては、印刷方式により印字する方法やレーザを封止体の表面に照射することによって刻印する方法を用いることができる。
【００９２】
８．個片化工程
続いて、リードＬＤ１の一部および複数のリードＬＤ２のそれぞれの一部を切断することにより、リードＬＤ１および複数のリードＬＤ２をリードフレームＬＦから分離する。これにより、本実施の形態における半導体装置を製造することができる。その後、リードＬＤ１および複数のリードＬＤ２のそれぞれを成形する。そして、例えば、電気的特性をテストするテスト工程を実施した後、良品と判定された半導体装置が出荷される。以上のようにして、本実施の形態における半導体装置を製造することができる。
【００９３】
＜実施の形態における半導体装置の製法上の特徴＞
次に、本実施の形態における製法上の基本思想について説明する。本実施の形態における製法上の基本思想は、なるべく多孔質状態となっているＡｇ層の表面上に仮止材を形成しないようにしながら、タック性を有する仮止材を使用して、Ａｇ層上に搭載された半導体チップを固定することにある。すなわち、本実施の形態では、単に、多孔質状態となっているＡｇ層上に半導体チップを搭載すると、多孔質状態のＡｇ層にはタック性が存在しないため、半導体チップの位置ずれが生じやすくなることを考慮して、タック性を有する仮止材で半導体チップを固定することを考えている。ただし、本実施の形態では、多孔質状態となっているＡｇ層の表面上に仮止材を供給すると、仮止材が多孔質状態のＡｇ層に浸み込む（浸透する）ことにより、半導体チップの位置を保持するために寄与する仮止材の量が安定せず、これによって、半導体チップの位置ずれを効果的に抑制することはできないことを考慮している。さらに、本実施の形態では、半導体チップ搭載工程の後に実施される加熱工程および加圧工程によって、Ａｇ層に浸み込んだ仮止材の溶剤成分が揮発するが、揮発した溶剤成分のリークパスがなく、半導体チップの下層にトラップされてボイドの発生要因となることも考慮している。したがって、本実施の形態では、上述した点を考慮して、なるべく多孔質状態となっているＡｇ層の表面上に仮止材を形成しないようにしながら、タック性を有する仮止材を使用して、Ａｇ層上に搭載された半導体チップを固定するという基本思想を具現化する工夫を施している。
【００９４】
本実施の形態では、上述した基本思想を実現するために、チップ搭載部と接触する部分を有するように仮止材を供給し、かつ、半導体チップの裏面の一部が仮止材と接触するように半導体チップをＡｇ層上に搭載するという特徴点を有している。これにより、本実施の形態によれば、仮止材全体をＡｇ層の表面上に形成することが回避されることから、仮止材全体をＡｇ層の表面上に形成する場合よりも、仮止材のＡｇ層への浸み込みを抑制することができる。この結果、本実施の形態によれば、仮止材のＡｇ層への浸み込みに起因する半導体チップの位置ずれやボイドの発生を抑制することができ、これによって、本実施の形態における半導体装置の信頼性を向上することができる。
【００９５】
以下では、本実施の形態における特徴点を具現化した構成例について説明する。図１８は、チップ搭載部ＴＡＢ上に形成された仮止材ＴＡによって半導体チップＣＨＰ１が固定されている状態を示す模式図である。特に、図１８（ａ）は、チップ搭載部ＴＡＢ上に形成された仮止材ＴＡによって半導体チップＣＨＰ１が固定された状態を模式的に示す拡大平面図であり、図１８（ｂ）は、図１８（ａ）のＡ−Ａ線での断面図である。
【００９６】
図１８（ａ）において、チップ搭載部ＴＡＢ上には、乾燥工程によって乾燥された多孔質状態のＡｇ層ＡＧＬが形成されており、このＡｇ層ＡＧＬ上に半導体チップＣＨＰ１が搭載されている。そして、平面視において、半導体チップＣＨＰ１の互いに交差する辺ＳＤ１と辺ＳＤ２との交点近傍領域から構成される角部ＣＮＲと重なる位置に仮止材ＴＡが形成されており、半導体チップＣＨＰ１の角部ＣＮＲと仮止材ＴＡとが接触するように半導体チップＣＨＰ１がＡｇ層ＡＧＬ上に搭載されている。具体的に、図１８（ａ）に示すように、半導体チップＣＨＰ１の角部ＣＮＲに対応する平面位置において、半導体チップＣＨＰ１の下層に形成されているＡｇ層ＡＧＬには、切り欠き部ＮＴ１が形成されている。そして、この切り欠き部ＮＴ１に仮止材ＴＡが形成されている。
【００９７】
つまり、本実施の形態では、Ａｇ層ＡＧＬに切り欠き部ＮＴ１が形成されており、この切り欠き部ＮＴ１から露出するチップ搭載部ＴＡＢの上面上に仮止材ＴＡが形成されている。そして、切り欠き部ＮＴ１から露出するチップ搭載部ＴＡＢの上面上に接触するように形成された仮止材ＴＡと、Ａｇ層ＡＧＬ上に搭載された半導体チップとが接触している。したがって、半導体チップＣＨＰ１の表面からの平面視において、半導体チップＣＨＰ１の角部ＣＮＲは、Ａｇ層ＡＧＬと重なっておらず、この重なっていない領域を含むチップ搭載部ＴＡＢ上に仮止材ＴＡが形成されていることになる。
【００９８】
これにより、図１８（ａ）および図１８（ｂ）に示す構成例によれば、チップ搭載部ＴＡＢと接触する部分を有するように仮止材ＴＡを供給し、かつ、半導体チップＣＨＰ１の裏面の一部が仮止材ＴＡと接触するように半導体チップＣＨＰ１をＡｇ層ＡＧＬ上に搭載するという本実施の形態における特徴点が実現されていることがわかる。特に、図１８（ａ）および図１８（ｂ）に示す構成例では、仮止材ＴＡがＡｇ層ＡＧＬの側面に接触しているが、Ａｇ層ＡＧＬの表面上にはまったく接触していないことから、仮止材ＴＡのＡｇ層ＡＧＬへの浸み込みを効果的に抑制することができる。この結果、図１８（ａ）および図１８（ｂ）に示す構成例によれば、仮止材ＴＡのＡｇ層ＡＧＬへの浸み込みに起因する半導体チップの位置ずれやボイドの発生を抑制する効果を大きくすることができる。
【００９９】
ここで、仮止材ＴＡがＡｇ層ＡＧＬの側面に接触している場合、仮止材ＴＡの溶剤成分がＡｇ層ＡＧＬの側面から浸み込むことが考えられる。したがって、仮止材ＴＡのＡｇ層ＡＧＬへの浸み込みをさらに効果的に防止する観点からは、図１８（ａ）および図１８（ｂ）に示す構成例において、仮止材ＴＡがＡｇ層ＡＧＬの側面にも接触しないように構成することが望ましいと考えることができる。
【０１００】
ただし、本実施の形態における基本思想は、これに限らず、仮止材ＴＡがＡｇ層ＡＧＬの側面に接触してもよい。なぜなら、この構成の場合、多少、ＡＧ層ＡＧＬへの浸み込みが発生すると考えられるが、仮止材全体をＡｇ層の表面上に形成する構成よりも、仮止材のＡｇ層へ浸み込み量を低減することができるからである。
【０１０１】
ここで、仮止材ＴＡがＡｇ層ＡＧＬの側面に接触している場合、仮止材ＴＡに含まれる溶剤成分のＡｇ層ＡＧＬの側面から浸み込み量をできるだけ低減して、半導体チップＣＨＰ１の位置を保持するために寄与する仮止材ＴＡの量を安定させることが重要である。このことから、仮止材ＴＡがＡｇ層ＡＧＬの側面に接触する場合には、仮止材ＴＡを供給する工程直後において、仮止材ＴＡとＡｇ層ＡＧＬの側面との接触面積はできるだけ小さい方が望ましい。例えば、仮止材ＴＡを供給する工程直後において、仮止材ＴＡのチップ搭載部ＴＡＢと接触している部分の面積は、仮止材ＴＡのＡｇ層ＡＧＬの側面と接触している部分の面積よりも大きいことが望ましい。また、仮止材ＴＡを供給する工程直後だけでなく、その後の半導体チップ搭載工程においても、仮止材ＴＡの量は安定していることが望ましいため、仮止材ＴＡのチップ搭載部ＴＡＢと接触している部分の面積は、仮止材ＴＡのＡｇ層ＡＧＬの側面と接触している部分の面積よりも大きいことが望ましい。
【０１０２】
なお、本実施の形態において、図１８（ｂ）に示すように、半導体チップＣＨＰ１の角部ＣＮＲは、Ａｇ層ＡＧＬと重なっておらず、この重なっていない領域を含むチップ搭載部ＴＡＢ上に仮止材ＴＡが形成されている。つまり、図１８（ａ）に示すように、Ａｇ層ＡＧＬに切り欠き部ＮＴ１が形成されている結果、切り欠き部ＮＴ１に対応して、半導体チップＣＨＰ１の角部ＣＮＲとチップ搭載部ＴＡＢとの間に隙間が形成され、この隙間に仮止材ＴＡが充填されていることになる（図１８（ｂ）参照）。したがって、図１８（ｂ）に示すように、チップ搭載工程において、半導体チップＣＨＰ１は、仮止材ＴＡによって固定されることになる。その後、Ａｇ層ＡＧＬを焼結構造のＡｇ層とするために、加熱工程および加圧工程が実施される。このとき、例えば、仮止材ＴＡが揮発性溶剤から形成されている場合、加熱工程および加圧工程を実施すると、仮止材ＴＡは揮発することになる。この結果、半導体チップＣＨＰ１の角部ＣＮＲとチップ搭載部ＴＡＢとの間の仮止材ＴＡが充填されていた場所に隙間が生まれる。この隙間には、例えば、図１９に示すように、その後の工程で実施される樹脂封止工程（モールド工程）によって、封止体ＭＲを構成する樹脂の一部が充填されることになる。つまり、仮止材ＴＡが揮発性溶剤から形成されている場合、図１９に示すように、モールド工程を実施した後、半導体チップＣＨＰ１の角部ＣＮＲとチップ搭載部ＴＡＢの上面との間に生じる隙間には、封止体ＭＲの一部が埋め込まれることになる。
【０１０３】
＜変形例１＞
実施の形態における特徴点は、チップ搭載部と接触する部分を有するように仮止材を供給し、かつ、半導体チップの裏面の一部が仮止材と接触するように半導体チップをＡｇ層上に搭載するという点である。以下では、この特徴点を実現する構成の一例である変形例１について説明することにする。
【０１０４】
図２０は、本変形例１において、チップ搭載部ＴＡＢ上に形成された仮止材ＴＡによって半導体チップＣＨＰ１が固定されている状態を示す模式図である。特に、図２０（ａ）は、チップ搭載部ＴＡＢ上に形成された仮止材ＴＡによって半導体チップＣＨＰ１が固定された状態を模式的に示す拡大平面図であり、図２０（ｂ）は、図２０（ａ）のＡ−Ａ線での断面図である。
【０１０５】
本変形例１では、図２０（ａ）に示すように、半導体チップＣＨＰ１の角部ＣＮＲに対応する平面位置において、半導体チップＣＨＰ１の下層に形成されているＡｇ層ＡＧＬには、切り欠き部ＮＴ１が形成されている。そして、図２０（ｂ）に示すように、この切り欠き部ＮＴ２から露出するチップ搭載部ＴＡＢの上面上に仮止材ＴＡが形成され、さらに、仮止材ＴＡの一部は、Ａｇ層ＡＧＬの表面上にも形成されている。
【０１０６】
このように構成されている本変形例１においては、図１８（ａ）および図１８（ｂ）に示す実施の形態とは異なり、Ａｇ層ＡＧＬの表面上にも仮止材ＴＡの一部が形成されている。ただし、この場合であっても、仮止材ＴＡ全体をＡｇ層ＡＧＬの表面上に形成するものではないことから、仮止材ＴＡ全体をＡｇ層ＡＧＬの表面上に形成する場合よりも、仮止材ＴＡのＡｇ層ＡＧＬへの浸み込みを抑制することができる。この結果、本変形例１によれば、仮止材ＴＡのＡｇ層ＡＧＬへの浸み込みに起因する半導体チップＣＨＰ１の位置ずれやボイドの発生を抑制することができ、これによって、本実施の形態における半導体装置の信頼性を向上することができる。
【０１０７】
特に、本変形例１においては、仮止材ＴＡの一部がＡｇ層ＡＧＬの表面上に形成されているが、仮止材ＴＡの一部が形成されている領域は、Ａｇ層ＡＧＬの端部近傍領域である。このことから、たとえ、仮止材ＴＡに含まれる溶剤成分のＡｇ層ＡＧＬへの浸み込みが存在しても、浸み込んだ溶剤成分は、Ａｇ層ＡＧＬの端部側面から容易に揮発することができる結果、ボイドの発生は抑制される。
【０１０８】
ただし、本変形例１のように仮止材ＴＡの一部がＡｇ層ＡＧＬの表面に接触している場合、仮止材ＴＡに含まれる溶剤成分のＡｇ層ＡＧＬの表面からの浸み込み量をできるだけ低減して、半導体チップＣＨＰ１の位置を保持するために寄与する仮止材ＴＡの量を安定させることが重要である。このことから、仮止材ＴＡの一部がＡｇ層ＡＧＬの表面に接触する場合には、仮止材ＴＡを供給する工程直後において、仮止材ＴＡの一部とＡｇ層ＡＧＬの表面との接触面積はできるだけ小さい方が望ましい。例えば、仮止材ＴＡを供給する工程直後において、仮止材ＴＡのチップ搭載部ＴＡＢと接触している部分の面積（Ｓ１）は、仮止材ＴＡのＡｇ層ＡＧＬの表面と接触している部分の面積（Ｓ２）よりも大きいことが望ましい。なお、仮止材ＴＡを供給する工程直後だけでなく、その後の半導体チップ搭載工程においても、仮止材ＴＡの量は安定していることが望ましいため、仮止材ＴＡのチップ搭載部ＴＡＢと接触している部分の面積（Ｓ１）は、仮止材ＴＡのＡｇ層ＡＧＬの表面と接触している部分の面積（Ｓ２）よりも大きいことが望ましい。
【０１０９】
＜変形例２＞
実施の形態における特徴点は、チップ搭載部と接触する部分を有するように仮止材を供給し、かつ、半導体チップの裏面の一部が仮止材と接触するように半導体チップをＡｇ層上に搭載するという点である。以下では、この特徴点を実現する構成の一例である変形例２について説明することにする。
【０１１０】
図２１は、本変形例２において、チップ搭載部ＴＡＢ上に形成された仮止材ＴＡによって半導体チップＣＨＰ１が固定されている状態を示す模式図である。特に、図２１（ａ）は、チップ搭載部ＴＡＢ上に形成された仮止材ＴＡによって半導体チップＣＨＰ１が固定された状態を模式的に示す拡大平面図であり、図２１（ｂ）は、図２１（ａ）のＡ−Ａ線での断面図である。
【０１１１】
本変形例２では、図２１（ａ）に示すように、半導体チップＣＨＰ１の角部ＣＮＲに対応する平面位置において、半導体チップＣＨＰ１の下層に形成されているＡｇ層ＡＧＬには、切り欠き部が形成されていない。そして、図２１（ｂ）に示すように、Ａｇ層ＡＧＬは、半導体チップＣＨＰ１の角部ＣＮＲからはみ出す部分を有している。この結果、本変形例２では、チップ搭載部ＴＡＢの上面上に仮止材ＴＡが形成され、さらに、仮止材ＴＡの一部は、Ａｇ層ＡＧＬの表面上にも形成されている。
【０１１２】
このように構成されている本変形例２においては、図１８（ａ）および図１８（ｂ）に示す実施の形態とは異なり、Ａｇ層ＡＧＬの表面上にも仮止材ＴＡの一部が形成されている。特に、本変形例２では、仮止材ＴＡのチップ搭載部ＴＡＢと接触している部分の面積（Ｓ１）は、仮止材ＴＡのＡｇ層ＡＧＬの表面と接触している部分の面積（Ｓ２）よりも小さくなっている。ただし、この場合であっても、仮止材ＴＡ全体をＡｇ層ＡＧＬの表面上に形成するものではないことから、仮止材ＴＡ全体をＡｇ層ＡＧＬの表面上に形成する場合よりも、仮止材ＴＡのＡｇ層ＡＧＬへの浸み込みを抑制することができる。この結果、本変形例２によれば、仮止材ＴＡのＡｇ層ＡＧＬへの浸み込みに起因する半導体チップＣＨＰ１の位置ずれやボイドの発生を抑制することができ、これによって、本実施の形態における半導体装置の信頼性を向上することができる。
【０１１３】
特に、本変形例２においても、変形例１と同様に、仮止材ＴＡの一部がＡｇ層ＡＧＬの表面上に形成されているが、仮止材ＴＡの一部が形成されている領域は、Ａｇ層ＡＧＬの端部近傍領域である。このことから、たとえ、仮止材ＴＡに含まれる溶剤成分のＡｇ層ＡＧＬへの浸み込みが存在しても、浸み込んだ溶剤成分は、Ａｇ層ＡＧＬの端部側面から容易に揮発することができる結果、ボイドの発生は抑制される。
【０１１４】
なお、本変形例２においては、Ａｇ層ＡＧＬに切り欠き部が設けられておらず、Ａｇ層ＡＧＬは、半導体チップＣＨＰ１の角部ＣＮＲからはみ出す部分を有している。つまり、本変形例２によれば、平面視において、半導体チップＣＨＰ１の辺Ｓ１および辺Ｓ２から下層のＡｇ層ＡＧＬがはみ出しているだけでなく、半導体チップＣＨＰ１の角部ＣＮＲにおいても、下層のＡｇ層ＡＧＬがはみ出している。このことは、本変形例２の構成によれば、半導体チップＣＨＰ１の角部ＣＮＲにおいても、図６に示す構造が実現されていることを意味する。そして、図６に示す構造によれば、半導体チップＣＨＰ１への応力集中を抑制することができることから、応力集中が生じやすい半導体チップＣＨＰ１の角部ＣＮＲに図６に示す構造を適用している本変形例２によれば、半導体チップＣＨＰ１の角部における応力集中を抑制できる効果が得られる。
【０１１５】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【符号の説明】
【０１１６】
ＡＧＬ  Ａｇ層
ＣＨＰ１  半導体チップ
ＣＨＰ２  半導体チップ
ＬＤ１  リード
ＬＤ２  リード
ＬＦ  リードフレーム
ＰＳＴ１  ペースト
ＴＡ  仮止材
ＴＡＢ  チップ搭載部
【図１】
0006450006.tif 000002
【図２】
0006450006.tif 000003
【図３】
0006450006.tif 000004
【図４】
0006450006.tif 000005
【図５】
0006450006.tif 000006
【図６】
0006450006.tif 000007
【図７】
0006450006.tif 000008
【図８】
0006450006.tif 000009
【図９】
0006450006.tif 000010
【図１０】
0006450006.tif 000011
【図１１】
0006450006.tif 000012
【図１２】
0006450006.tif 000013
【図１３】
0006450006.tif 000014
【図１４】
0006450006.tif 000015
【図１５】
0006450006.tif 000016
【図１６】
0006450006.tif 000017
【図１７】
0006450006.tif 000018
【図１８】
0006450006.tif 000019
【図１９】
0006450006.tif 000020
【図２０】
0006450006.tif 000021
【図２１】
0006450006.tif 000022