(57)【特許請求の範囲】
【請求項１】
スイッチング素子と、
前記スイッチング素子に対して直列に接続された整流素子と、
を備える電力変換装置であって、
前記電力変換装置は、前記スイッチング素子と前記整流素子との接続点に外部の電気的負荷が接続される構成を有し、
前記スイッチング素子は、第１のゲート端子と第２のゲート端子とを有する絶縁ゲート型半導体素子で構成され、
前記整流素子は、半導体基体として炭化ケイ素を用いたショットキー接合を有するダイオードで構成され、
前記第１のゲート端子と前記第２のゲート端子に、それぞれ互いに異なる駆動信号を印加する、
ことを特徴とする電力変換装置。
【請求項２】
請求項１において、
前記絶縁ゲート型半導体素子は、
第１導電型の第１半導体層と、
該第１半導体層の第１表面に備えられた第２導電型の第２半導体層と、
該第２半導体層の前記第１半導体層と接していない側の表面から前記第２半導体層を貫通して前記第１半導体層まで達する複数のトレンチと、
前記複数のトレンチのそれぞれの内側に備えられた導電体及び導電体の周囲に備えられた絶縁膜を含んで構成される複数のゲート電極と、
前記第２半導体層の前記第１半導体層と接していない側の表面において、前記ゲート電極と隣接して備えられた第１導電型の第３半導体層と、
前記第１半導体層の第２表面に備えられた第２導電型の第４半導体層と、
前記第２半導体層の前記第１半導体層と接していない側の表面と前記第３半導体層の表面とに備えられたエミッタ電極と，
前記第４半導体層の前記第１半導体層と接していない側の表面に備えられたコレクタ電極と、
を備え、
前記複数のゲート電極は、
前記第１のゲート端子に接続される第１のゲート電極と、
前記第２のゲート端子に接続される第２のゲート電極と、
を含んで構成される、
ことを特徴とする電力変換装置。
【請求項３】
請求項２において、
前記複数のトレンチは，
前記第３半導体層を挟んで互いに隣接する二つずつのトレンチの組として構成され、
互いに同じ組に属する二つのトレンチの間隔は、互いに隣接するが同じ組に属さない二つのトレンチの間隔よりも小さく、
前記複数のゲート電極のそれぞれは、前記トレンチの組の一つにおいて、一つの前記第１のゲート電極と一つの前記第２のゲート電極とが互いに異なるトレンチの内側に備えられる、
ことを特徴とする電力変換装置。
【請求項４】
請求項２において、
前記複数のトレンチのそれぞれの幅は、前記トレンチと前記トレンチに隣接するトレンチとの間隔よりも大きく、
前記複数のトレンチの一つにおいて、一つの前記第１のゲート電極と一つの前記第２のゲート電極とが一つのトレンチの相異なる側壁にそれぞれ接している、
ことを特徴とする電力変換装置。
【請求項５】
請求項２乃至請求項４のいずれか一項において、
前記第３半導体層は、
前記第１のゲート電極に隣接する第１の第３半導体層と、
前記第２のゲート電極に隣接する第２の第３半導体層と、
を備えて構成され、
前記トレンチの深さ方向と前記トレンチの幅方向に直交する方向を奥行き方向として、
前記第３半導体層は奥行き方向において反復的に備えられ、
前記第１の第３半導体層の奥行き方向の長さａ１と、前記第１の第３半導体層を含む前記第２半導体層の奥行き方向の繰り返し単位の長さｂ１と、による比ａ１／ｂ１は、
前記第２の第３半導体層の奥行き方向の長さａ２と、前記第２の第３半導体層を含む前記第２半導体層の奥行き方向の繰り返し単位の長さｂ２と、による比ａ２／ｂ２と異なる、ことを特徴とする電力変換装置。
【請求項６】
請求項５において、
前記の比ａ１／ｂ１は、前記の比ａ２／ｂ２より小さい、
ことを特徴とする電力変換装置。
【請求項７】
請求項２乃至請求項６のいずれか一項において、
それぞれの前記第１のゲート電極は、一つの第１のゲート電極と一つの第２のゲート電極と隣り合い、
それぞれの前記第２のゲート電極は、一つの第２のゲート電極と一つの第１のゲート電極と隣り合う、
ことを特徴とする電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置に関する。
【背景技術】
【０００２】
半導体基体にＳｉ（シリコン、珪素）を用いたＩＧＢＴ（Insulated Gate Bipolar Transistor、絶縁ゲート型半導体装置、以下において、適宜「ＩＧＢＴ」もしくは「Ｓｉ−ＩＧＢＴ」と呼称する）と、半導体基体にＳｉＣ（炭化ケイ素、シリコンカーバイド）を用いたショットキーバリアダイオード（以下において、適宜「ＳｉＣ−ＳＢＤ」と呼称する）を組み合わせた電力変換装置が特許文献１に記載されている。
特許文献１には、「［課題］既知の変換器回路に関する短所が改善されるタイプの変換器回路を提供することである。［解決手段］変換器回路は、少なくとも１つのスイッチングデバイス（５，６）と、デバイスがオフになると導通になり、デバイスがオンになると逆方向にバイアスされるように配置されたダイオードと含む。このダイオードは、炭化シリコンからなる。（［要約］を参照）」として、変換器回路の技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−１４９１９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、前記の特許文献１に開示された技術には、次のような課題がある。
特許文献１に開示された技術の変換器回路（電力変換装置）では、Ｓｉ−ＩＧＢＴがターンオンした際に、Ｓｉ−ＩＧＢＴとＳｉＣ−ＳＢＤのそれぞれの電圧・電流が振動（過渡振動）する問題（課題）がある。
【０００５】
本発明は、前記した課題に鑑みて創案されたものであり、高耐圧性と低リカバリー損失の特性を有するＳｉＣ−ＳＢＤを用いながら、電圧・電流の振動（過渡振動）を抑制できるようにした電力変換装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
前記の課題を解決して、本発明の目的を達成するために、以下のように構成した。
すなわち、本発明の電力変換装置は、スイッチング素子と、前記スイッチング素子に対して直列に接続された整流素子と、を備える電力変換装置であって、前記電力変換装置は、前記スイッチング素子と前記整流素子との接続点に外部の電気的負荷が接続される構成を有し、前記スイッチング素子は、第１のゲート端子と第２のゲート端子とを有する絶縁ゲート型半導体素子で構成され、前記整流素子は、半導体基体として炭化ケイ素を用いたショットキー接合を有するダイオードで構成され、前記第１のゲート端子と前記第２のゲート端子に、それぞれ互いに異なる駆動信号を印加する、ことを特徴とする。
また、その他の手段は、発明を実施するための形態のなかで説明する。
【発明の効果】
【０００７】
本発明によれば、高耐圧性と低リカバリー損失の特性を有する整流素子にＳｉＣ−ＳＢＤを用いながら、電圧・電流の振動を抑制できる電力変換装置を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１実施形態に係る電力変換装置の回路構成例を示す図である。
【図２】比較例としての電力変換装置の回路構成例を示す図である。
【図３】比較例の電力変換装置において、スイッチング素子がオフ状態からオン状態へ切り替わるときの回路各部の電圧・電流波形を示した図であり、（ａ）はスイッチング素子のＶｇを示し、（ｂ）はスイッチング素子のＶｓと電流Ｉｓを示し、（ｃ）は整流素子にかかるＶｄとＩｄを示している。
【図４】図２の電力変換装置においてスイッチング素子がターンオンし、図３で示したＩｓ、Ｖｄ、Ｉｄに振動が生じているときの等価回路を示す図である。
【図５】図１に示す二つの絶縁ゲート端子を有する絶縁ゲート型半導体素子の断面構造の一例を模式的に表した図である。
【図６】本発明の第１の実施形態に係る電力変換装置において、スイッチング素子がオフ状態からオン状態へ切り替わるときの回路各部の電圧・電流波形を示した図であり、（ａ）はスイッチング素子の第１のゲート電極のＶｇ１を示し、（ｂ）はスイッチング素子の第２のゲート電極のＶｇ２を示し、（ｃ）はスイッチング素子のＶｓとＩｓを示し、（ｄ）は整流素子のＶｄとＩｄを示している。
【図７】本発明の第２の実施形態に係る電力変換装置で用いるスイッチング素子の断面構造の一例を模式的に示した図である。
【図８】本発明の第３の実施形態に係る電力変換装置で用いるスイッチング素子の断面構造の一例を模式的に示した図である。
【図９】本発明の第４の実施形態に係る電力変換装置で用いるスイッチング素子の平面構造の一例を模式的に示した図である。
【図１０】本発明の第５実施形態に係る電力変換装置で用いるスイッチング素子の平面構造の一例を模式的に示した図である。
【図１１】本発明の第６実施形態に係る電力変換装置で用いるスイッチング素子の平面構造の一例を模式的に示した図である。
【図１２】本発明の第７実施形態に係る電力変換装置で用いるスイッチング素子の平面構造の一例を模式的に示した図である。
【図１３】本発明の第８実施形態に係る電力変換装置で用いるスイッチング素子の断面構造の一例を模式的に示した図である。
【図１４】図１３で示した本発明の第８実施形態に係るスイッチング素子のトレンチの延伸方向におけるｎ型ソース領域の配置例を模式的に示す図である。
【図１５】本発明の第９実施形態に係る電力変換装置の回路構成例を示す図である。
【図１６】ＳｉＣ−ＳＢＤの断面構造の一例を示す図である。
【発明を実施するための形態】
【０００９】
以下、本発明を実施するための形態（以下においては「実施形態」と表記する）を、適宜、図面を参照して説明する。
【００１０】
≪第１実施形態：その１≫
本発明の第１実施形態の電力変換装置を、図１、図５、図６を参照して説明する。
図１は、本発明の第１実施形態に係る電力変換装置の回路構成例を示す図である。
図１において、電力変換装置１００は、第１のゲート端子（絶縁ゲート端子）１０５と第２のゲート端子１０６を有するスイッチング素子（ＩＧＢＴ）１０１と、整流素子（ＳｉＣ−ＳＢＤ）１０２と、を備えている。
そして、電力変換装置１００は、電圧源１０４から電力を供給され、スイッチング素子１０１が高速にターンオン、ターンオフを繰り返すことで整流素子１０２に並列に接続された電気的負荷（誘導性負荷）１０３に供給される電力を制御する構成となっている。
なお、電気的負荷（誘導性負荷）１０３は、例えば、誘導性負荷であるモータ（電動機）である。
図１に示した電力変換装置１００の詳細な構成と、動作および効果を説明する前に、本発明の目的と効果の理解を助けることを目的として、図２で示す比較例の構成と問題とを先に説明する。
その後、再度、図１に戻り、本発明の第１実施形態に係る電力得変換装置の詳細を説明する。
【００１１】
＜比較例＞
前記したように、本発明の目的と効果の理解を助けることを目的として、比較例の電力変換装置の構成と動作を説明することによって、電圧・電流の振動が発生する原因を説明する。
【００１２】
図２は、比較例としての電力変換装置の回路構成例を示す図である。
図２において、比較例としての電力変換装置２００は、スイッチング素子２０１と、整流素子２０２と、を備え、電圧源２０４から直流電圧（電力）が供給されている。
電力変換装置２００は、スイッチング素子２０１が高速にターンオン、ターンオフを繰り返すことで、整流素子２０２に並列に接続された誘導性負荷２０３に供給される電力を制御する。
図２の電力変換装置２００は、整流素子２０２にＳｉＣ−ＳＢＤを用いている。
整流素子２０２のＳｉＣ−ＳＢＤは、半導体基体としてＳｉＣを用いることで、半導体基体としてＳｉを用いたＳｉ−ｐｎダイオードと比較して、高耐圧を有し、同じ耐圧の素子を約１／１０の厚さで実現することができ、その結果、整流素子２０２の導通損失を低減できる。
そのため、電力変換装置２００は、ＳｉＣ−ＳＢＤを用いることで、整流素子２０２に半導体基体としてＳｉ−ｐｎダイオードを用いた場合と比較して、スイッチング素子２０１がターンオンするときに整流素子２０２に生じるリカバリー電流を抑制できる。その結果、整流素子２０２のリカバリー損失とスイッチング素子２０１のターンオン損失を低減できる。
【００１３】
また、図２の電力変換装置は、スイッチング素子２０１にＳｉ−ＩＧＢＴを用いている。
スイッチング素子２０１のゲート端子は、駆動信号源２０５に接続されている。駆動信号源２０５の発生する電圧により、スイッチング素子２０１のエミッタ端子の電位を基準とするゲート端子の電位Ｖｇが変化する。
電位（電圧）Ｖｇがスイッチング素子２０１に固有の電圧値である閾値電圧Ｖｔｈより小さいとき、スイッチング素子２０１はオフ状態となり、そのコレクタ端子−エミッタ端子間の抵抗値は大きい。
一方、電位Ｖｇが閾値電圧Ｖｔｈより大きいとき、スイッチング素子２０１はオン状態であり、そのコレクタ端子−エミッタ端子間の抵抗値は小さい。
【００１４】
《比較例の電力変換装置の各部の電圧・電流波形》
図３は、図２の比較例の電力変換装置２００において、スイッチング素子２０１がオフ状態からオン状態へ切り替わるときの回路各部の電圧・電流波形を示した図であり、図３（ａ）はスイッチング素子２０１のゲートの電位Ｖｇを示し、図３（ｂ）はスイッチング素子２０１のコレクタ電位（電圧）Ｖｓと流れる電流Ｉｓを示し、図３（ｃ）は整流素子２０２にかかる電圧Ｖｄと流れる電流Ｉｄを示している。
また、図３（ａ）、（ｂ）、（ｃ）において、縦軸は電圧（電位）または電流を示し、横軸は時刻、または時間（ｔ）の推移を示している。
【００１５】
時刻ｔ０において、図３（ａ）に示すように、スイッチング素子２０１（図２）のゲートの電位Ｖｇは、閾値電圧Ｖｔｈより小さい値Ｖｏｆｆに等しい。すなわち、スイッチング素子２０１は、オフ状態である。
したがって、スイッチング素子２０１に流れる電流Ｉｓは、図３（ｂ）に示すように、およそゼロであり、スイッチング素子２０１が保持する電圧Ｖｓは、電源電圧Ｖｃｃにおよそ等しい。
また、時刻ｔ０において誘導性負荷２０３に流れる電流Ｉ０は、整流素子２０２を通じて還流しているため、整流素子２０２に流れる電流Ｉｄは、図３（ｃ）に示すように、およそＩ０に等しく、整流素子２０２が保持する電圧Ｖｄは、およそゼロである。
【００１６】
時刻ｔ１において、図３（ａ）に示すように、スイッチング素子２０１のゲートの電位Ｖｇは、Ｖｏｆｆから、Ｖｔｈより大きい値Ｖｏｎに切り替わる。
これに応じて、少しの時間差はあるが、スイッチング素子２０１は、オフ状態からオン状態へ遷移し（つまり、ターンオンし）、コレクタ端子−エミッタ端子間は高抵抗から低抵抗へ変化する。
この結果、図３（ｂ）に示すように、スイッチング素子２０１のコレクタ電位（電圧）Ｖｓが減少するとともに電流Ｉｓが増加する。
一方、整流素子２０２は、スイッチング素子２０１のターンオンに応じて順バイアス状態から逆バイアス状態へ変化し（つまり、リカバリーし）、図３（ｃ）に示すように、整流素子２０２が保持する電圧Ｖｄが増加するとともに電流Ｉｄが減少する。
【００１７】
図３（ｂ）、（ｃ）で示されるように、スイッチング素子２０１がターンオンし、整流素子２０２がリカバリーするとき、Ｉｓ、Ｖｄ、Ｉｄには大きな振動成分が過渡的に重畳する。
このＩｓ、Ｖｄ、Ｉｄの波形振動によって、例えば、素子の耐圧を超える電圧が生じて素子が破壊されることがある。
または、波形振動が誘導障害を引き起こし、図２の電力変換装置２００自体か、あるいは、図２の電力変換装置２００の近傍に位置する他の電気機器の正常動作を妨げることがある。以上のような理由から、図３に示されるような波形振動は望ましくない。
【００１８】
《波形振動の要因》
次に、前述の波形振動が生じる要因を、図４を参照して説明する。
図４は、図２の電力変換装置においてスイッチング素子２０１がターンオンし、図３で示したＩｓ、Ｖｄ、Ｉｄに振動が生じているときの等価回路を示す図である。
図４において、可変抵抗４０３は、スイッチング素子２０１（図２）を表している。すなわち、スイッチング素子２０１のターンオンは、図４においては可変抵抗４０３の抵抗値が高抵抗から低抵抗へ変化することによって表される。
また、図４において、接合容量４０２と理想ダイオード４０６の並列回路は、整流素子２０２（図２）を表している。この接合容量４０２は、整流素子２０２が逆バイアス状態において持つ接合容量を表している。
【００１９】
また、図４において、電流源４０５は、誘導性負荷２０３（図２）に流れる電流Ｉ０を一定値とみなして表している。なお、誘導性負荷２０３のインダクタンスは、後記する寄生インダクタンス４０１と比較して十分に大きいことを仮定すると、電流Ｉ０は一定値と見なせるので電流源４０５として表記できる。
また、図４において、電圧源２０４と直列に寄生インダクタンス４０１が接続されている。この寄生インダクタンス４０１は、図２では図示されていないが、実際の電力変換装置においては、主として電気配線が有限の体積を持つために、不可避的に存在している。
実際の寄生インダクタンスは、回路全体に分布的に存在しているが、図４では、寄生インダクタンス４０１がそれらを代表して表している。
【００２０】
図４に示すように、可変抵抗４０３、接合容量４０２、寄生インダクタンス４０１は、直列回路を形成しており、条件によって、接合容量４０２と寄生インダクタンス４０１との間で共振が生じ、電圧・電流が振動する。
前述したように、可変抵抗４０３の抵抗値は、スイッチング素子２０１のターンオンに応じて高抵抗から低抵抗へと変化する。
このとき、変化の速度が速い場合、寄生インダクタンス４０１と接合容量４０２に過渡的に蓄積される振動エネルギーを、可変抵抗４０３で即座に消費することができず、電圧と電流が振動（過渡振動）する。
すなわち、振動エネルギーは、寄生インダクタンス４０１と接合容量４０２との間で授受を繰り返しながら、次第に可変抵抗４０３で消費される。
一方、変化の速度が遅い場合、寄生インダクタンス４０１と接合容量４０２に過渡的に蓄積される振動エネルギーは、逐次、可変抵抗４０３で消費され、振動しない。
以上から、スイッチング素子２０１のターンオン時に波形振動を生じさせないためには、スイッチング素子２０１の抵抗値の変化速度を遅くすることが有効である。
【００２１】
ところで、スイッチング素子２０１（図２）がターンオンするとき、スイッチング素子２０１の抵抗値が低下するに従って、スイッチング素子２０１に流れる電流Ｉｓが増加する（図３（ｂ））。このことから、スイッチング素子２０１の抵抗値の変化速度は、スイッチング素子２０１に流れる電流Ｉｓの変化率ｄＩ／ｄｔ、つまりｄＩＳ／ｄｔで評価できる。
スイッチング素子２０１は、Ｓｉ−ＩＧＢＴであり、その一部にＭＯＳ構造の絶縁ゲート端子を備える能動半導体素子である。
このように、ＩＧＢＴがＭＯＳ構造を持つので、スイッチング素子２０１の電流変化率ｄＩ／ｄｔは、スイッチング素子２０１の相互コンダクタンスｇｍと、ゲート電圧（電位）Ｖｇの時間変化率ｄＶｇ／ｄｔとの積で表される。
このことから、ｄＩ／ｄｔを小さくするためには、スイッチング素子２０１の相互コンダクタンスｇｍを小さくすればよいことが分かる。
【００２２】
以上を総合して、図２に示す電力変換装置２００において、スイッチング素子２０１のターンオン時に波形振動を生じさせないためには、スイッチング素子２０１の相互コンダクタンスｇｍを小さくすることが有効であると結論される。
本発明は、この結論に鑑みて、相互コンダクタンスｇｍを小さくできるスイッチング素子の構造と駆動方法を具体的に提示し、整流素子にＳｉＣ−ＳＢＤを用いながら、波形振動を生じない電力変換装置を提供するところにその特徴がある。
【００２３】
≪第１実施形態：その２≫
本発明の第１実施形態の説明に戻る。第１実施形態の電力変換装置を、詳しく、図１、図５、図６を参照して説明する。
【００２４】
＜電力変換装置の回路構成＞
前記したように、図１は、本発明の第１実施形態に係る電力変換装置の構成例を示す図である。
図１において、電力変換装置１００は、第１のゲート端子１０５と第２のゲート端子１０６とを有するスイッチング素子（ＩＧＢＴ）１０１と、ショットキー接合を有するダイオードである整流素子（例えば、ＳｉＣ−ショットキー・バリア・ダイオード（ＳｉＣ−ＳＢＤ））１０２と、を備えると共に、外部の電気的負荷（例えば、誘導性負荷）１０３が接続されるように構成されている。
スイッチング素子１０１と整流素子１０２とは互いに直列に接続され、その両端が電圧源１０４に接続されている。また、スイッチング素子１０１と整流素子１０２との接続点が電気的負荷（誘導性負荷）１０３に接続されている。
そして、電力変換装置１００は、前記した電圧源１０４から電力を供給され、スイッチング素子１０１が高速にターンオン、ターンオフを繰り返すことで、電気的負荷（誘導性負荷）１０３に供給される電力を制御する構成となっている。
なお、「電気的負荷（誘導性負荷）１０３」と表記したが、これは、本発明の電力変換装置に外部から接続される電気的負荷１０３として好適な一例はモータ（電動機）などの誘導性負荷であるが、本発明は電気的負荷１０３として誘導性負荷が接続されるように構成されたものに限定されず、誘導性成分を含んだ他の電気的負荷（例えば、誘導性成分を大なり小なり含む抵抗負荷）が接続されるように構成されたものも、本発明の範囲に含まれることを意味する。
【００２５】
また、図１におけるスイッチング素子１０１は、絶縁ゲート型半導体素子（ＩＧＢＴ）で構成され、第１のゲート端子１０５と第２のゲート端子１０６とを備え、それぞれ異なる個別の駆動信号源１０７、１０８によって駆動される。
駆動信号源１０７、１０８の発生する電圧により、スイッチング素子１０１のエミッタ端子の電位を基準とする第１のゲート端子の電位Ｖｇ１と、スイッチング素子１０１のエミッタ端子の電位を基準とする第２のゲート端子の電位Ｖｇ２とがそれぞれ変化する。
【００２６】
第１のゲート端子の電位Ｖｇ１がスイッチング素子１０１に固有の電圧値である第１の閾値電圧Ｖｔｈ１より小さく、かつ、第２のゲート端子の電位Ｖｇ２がスイッチング素子１０１に固有の電圧値である第２の閾値電圧Ｖｔｈ２より小さいとき、スイッチング素子１０１はオフ状態となる（後記する図６におけるｔ０〜ｔ１）。
また、第１のゲート端子の電位Ｖｇ１がＶｔｈ１より大きく、かつ、第２のゲート端子の電位Ｖｇ２がＶｔｈ２より小さいとき、スイッチング素子１０１は第１のオン状態となる（後記する図６におけるｔ１〜ｔ２）。
また、第１のゲート端子の電位Ｖｇ１がＶｔｈ１より大きく、かつ、第２のゲート端子の電位Ｖｇ２がＶｔｈ２より大きいとき、スイッチング素子１０１は、第２のオン状態となる（後記する図６におけるｔ２以降）。
【００２７】
＜二つのゲート端子を有するＩＧＢＴの断面構造＞
図５は、図１に示される二つのゲート端子（絶縁ゲート端子）を有する絶縁ゲート型半導体素子（ＩＧＢＴ）１０１の断面構造の一例を模式的に表した図である。
図５において、ｎ型（第１導電型）半導体で形成されたドリフト層５０１（第１半導体層）の一方（紙面の上方）の面（第１表面）にはｐ型（第２導電型）のチャネル層５０２（第２半導体層）が形成され、他方（紙面の下方）の面（第２表面）にｐ型のコレクタ層５１０（第４半導体層）が形成されている。
チャネル層５０２のドリフト層５０１と接していない側の表面から、チャネル層５０２を貫通してドリフト層５０１まで達する溝構造を有するトレンチ５０３が複数、形成されている。
なお、図５に示すように、トレンチ５０３の幅はｔＷであり、隣接するトレンチ５０３との間の間隔はｔＳである。
【００２８】
トレンチ５０３には、トレンチ５０３の内側に形成された導電体５０４および導電体５０４の周囲に形成された絶縁膜５０５を含んで構成されるゲート電極（絶縁ゲート電極）５０６、５０７が形成されている。
ｐ型のチャネル層５０２のドリフト層５０１と接していない側の表面において、絶縁膜５０５に隣接してｎ型のソース領域５１３（第３半導体層）が島状に形成されている。
ｐ型のチャネル層５０２のドリフト層５０１と接していない側の表面と、ｎ型のソース領域５１３の表面とには、エミッタ電極５１１がそれぞれ導電体で形成されている。
ｐ型のコレクタ層５１０のドリフト層５０１と接していない側の表面には、コレクタ電極５１２が形成されている。
【００２９】
また、図５においては、第１のゲート端子１０５と第２のゲート端子１０６とを模式的に表記している。
そして、第１のゲート端子１０５と第２のゲート端子１０６は、それぞれ複数のゲート電極５０６、５０７に接続されている。すなわち、第１のゲート端子１０５に接続されるのが第１のゲート電極５０６であり、第２のゲート端子１０６に接続されるのが第２のゲート電極５０７である。
第１のゲート端子１０５と第１のゲート電極５０６の接続、および第２のゲート端子１０６と第２のゲート電極５０７との接続は、図５において模式的に表記している。
これら、第１のゲート端子１０５と第１のゲート電極５０６の接続、および第２のゲート端子１０６と第２のゲート電極５０７との接続の実際的な構造は、後記する図９であらためて説明する。
【００３０】
なお、第１のゲート端子１０５と第１のゲート電極５０６の接続、および第２のゲート端子１０６と第２のゲート電極５０７とを接続する導電体と、エミッタ電極５１１とを電気的に分離するために、絶縁膜５０５は、図５においてエミッタ電極５１１が表記されている高さ（紙面の上方）まで形成されている。
また、図５におけるＩ−Ｉの断面からドリフト層５０１の方（紙面の下方）を見た平面図の一例が後記する図９に相当する。
【００３１】
《第１実施形態の電力変換装置の各部の電圧・電流波形》
図６は、本発明の第１の実施形態に係る電力変換装置において、スイッチング素子１０１（図１）がオフ状態からオン状態へ切り替わるときの回路各部の電圧・電流波形を示した図であり、図６（ａ）は、スイッチング素子１０１の第１のゲート電極５０６（第１のゲート端子１０５）の電位Ｖｇ１を示し、図６（ｂ）は、スイッチング素子１０１の第２のゲート電極５０７（第２のゲート端子１０６）の電位Ｖｇ２を示し、図６（ｃ）は、スイッチング素子１０１のコレクタ電位（電圧）Ｖｓと流れる電流Ｉｓを示し、図６（ｄ）は、整流素子１０２にかかる電圧Ｖｄと流れる電流Ｉｄを示している。
また、図６（ａ）、（ｂ）、（ｃ）、（ｄ）において、縦軸は電圧（電位）または電流を示し、横軸は時刻、または時間（ｔ）の推移を示している。
【００３２】
時刻ｔ０において、図６（ａ）、（ｂ）に示すように、第１のゲート電極５０６の電位Ｖｇ１は、第１の閾値電圧Ｖｔｈ１より小さい値Ｖｏｆｆ１に等しく、かつ、第２のゲート電極５０７の電位Ｖｇ２は、第２の閾値電圧Ｖｔｈ２より小さい値Ｖｏｆｆ２に等しい。
すなわち、スイッチング素子１０１（図１）は、オフ状態である。したがって、図６（ｃ）に示すように、スイッチング素子１０１に流れる電流Ｉｓは、およそゼロであり、スイッチング素子１０１が保持する電圧Ｖｓは、電源電圧Ｖｃｃにおよそ等しい。
また、時刻ｔ０において、誘導性負荷１０３に流れる電流Ｉ０は、整流素子１０２を通じて還流しているため、図６（ｄ）に示すように、整流素子１０２に流れる電流Ｉｄは、およそＩ０に等しく、整流素子１０２が保持する電圧Ｖｄは、およそゼロである。
【００３３】
時刻ｔ１において、図６（ａ）、（ｂ）に示すように、第１のゲート電極５０６の電位Ｖｇ１は、Ｖｏｆｆ１から、第１の閾値電圧Ｖｔｈ１より大きい値Ｖｏｎ１に切り替わる。これに応じて、スイッチング素子１０１は、オフ状態から第１のオン状態へ遷移する（ターンオンする）。
この結果、図６（ｃ）に示すように、電圧Ｖｓが減少するとともに電流Ｉｓが増加する。
一方、図６（ｄ）に示すように、整流素子１０２は、スイッチング素子１０１のターンオンに応じて順バイアス状態から逆バイアス状態へ遷移し（リカバリーし）、電圧Ｖｄが増加するとともに電流Ｉｄが減少する。
【００３４】
時刻ｔ２において、図６（ｃ）に示すように、スイッチング素子１０１と整流素子１０２の電圧・電流の過渡的な変化は既に終了している。すなわち、スイッチング素子１０１は第１のオン状態であり、誘導性負荷１０３に流れる電流Ｉ０はスイッチング素子１０１を通じて流れているため、電流ＩｓはおよそＩ０に等しく、電圧Ｖｓはおよそゼロである。
また、図６（ｄ）に示すように、整流素子１０２は逆バイアス状態であるため、電流Ｉｄは、およそゼロであり、電圧Ｖｄは、およそ電源電圧Ｖｃｃに等しい。
また、図６（ｂ）に示すように、この状態において、第２のゲート電極５０６（第２のゲート端子１０６）の電位Ｖｇ２は、Ｖｏｆｆ２から、第２の閾値電圧Ｖｔｈ２より大きい値Ｖｏｎ２に切り替わる。これに応じて、スイッチング素子１０１は第１のオン状態から第２のオン状態へ遷移する。
【００３５】
《第１の実施形態の電力変換装置において波形振動が生じない理由》
以上で述べたように、図６で示すスイッチング素子１０１がオフ状態からオン状態へ切り替わる過程において、Ｉｓ、Ｖｄ、Ｉｄに大きな振動成分は重畳していない。
本発明の第１の実施例に係る電力変換装置において、このように波形振動が生じない理由は、以下のように説明される。
図５に示したように、スイッチング素子１０１（図１）においては、スイッチング素子１０１に複数形成されたゲート電極の一部である第１のゲート電極５０６のみが、第１のゲート端子１０５に接続されている。
このため、スイッチング素子１０１が第１のオン状態にあるとき、ｐ型のチャネル層５０２に含まれ、かつ、第１のゲート電極５０６近傍の領域にのみ、反転層が形成され、他方、ｐ型のチャネル層５０２に含まれ、かつ、第２のゲート電極５０７近傍の領域には、反転層が形成されない。
例えば、第１のゲート電極５０６の数と第２のゲート電極５０７の数の比が１：１である場合、スイッチング素子１０１が第１のオン状態にあるときに形成される反転層の電流が流れる面積は、スイッチング素子１０１が第２のオン状態にあるときに形成される反転層の電流が流れる面積の半分となる。
【００３６】
スイッチング素子１０１が第１のオン状態にあるとき、反転層につながるｎ型のソース領域５１３（図５）から、電子が反転層を経由してｎ型のドリフト層５０１に注入される。
すると、この電子に呼応してｐ型のコレクタ層５１０からホールがｎ型のドリフト層５０１に注入される。
このようにして、ｎ型のドリフト層５０１に注入された電子とホールがキャリアとなり、スイッチング素子１０１は導通する。
しかし、前述したように、スイッチング素子１０１が第１のオン状態であるときに形成される反転層の面積は、スイッチング素子１０１が第２のオン状態にあるときに形成される反転層の面積より小さいので、結果的にスイッチング素子１０１が第１のオン状態であるときに流れる電流は、スイッチング素子１０１が第２のオン状態であるときに流れる電流と比較して少なくなる。
すなわち、スイッチング素子１０１がオフ状態から第１のオン状態へ遷移するときの相互コンダクタンスｇｍ１は、スイッチング素子１０１がオフ状態から第２のオン状態へ遷移するときの相互コンダクタンスｇｍ２と比較して小さい。
よって、本発明の第１の実施形態に係る電力変換装置によって、整流素子１０２にＳｉＣ−ＳＢＤを用いながら、電圧・電流の振動を抑制することができる。
【００３７】
なお、時刻ｔ２においてはスイッチング素子１０１と整流素子１０２の電圧・電流の過渡的な変化は既に終了しているから、この時点でスイッチング素子１０１を第１のオン状態から第２のオン状態へ遷移させても、波形振動は生じない。
一方、第２のオン状態は第１のオン状態と比較してｎ型のドリフト層５０１に注入されるキャリアの量が多く、結果として、スイッチング素子１０１のオン電圧が小さい。
よって、スイッチング素子１０１の導通損失を低減する観点からは、時刻ｔ１においてスイッチング素子１０１をオフ状態から第１のオン状態へ遷移させた後に、電圧・電流の過渡変化が終了したならば、速やかに第２のオン状態へ遷移させることが望ましい。
【００３８】
＜第１実施形態の効果＞
以上より、第１実施形態の電力変換装置１００は、高耐圧性と低リカバリー損失の特性を有する整流素子１０２にＳｉＣ−ＳＢＤを用いながら、電圧・電流の振動（過渡振動）を抑制できる電力変換装置となる。
すなわち、高耐圧性と低電力損失の特性を有する電力変換装置となる。
【００３９】
≪第２実施形態≫
本発明の第２実施形態の電力変換装置を、図７を参照して説明する。
図７は、本発明の第２の実施形態に係る電力変換装置で用いるスイッチング素子１０１（図１）の断面構造の一例を模式的に示した図である。
図７において、複数のトレンチ５０３は、互いに隣接する二つずつのトレンチの組として形成されている。また、ｎ型のソース領域５１３を挟んで互いに隣接する二つのトレンチ５０３の対を「同じ組に属する」と表記する。
【００４０】
ｎ型のソース領域５１３を挟んで同じ組に属する二つのトレンチの間隔（ｔＳ１）は、互いに隣接するトレンチの組にそれぞれが属し、かつ同じ組に属さず互いに隣接する二つのトレンチの間隔（ｔＳ２）に対して小さい。
また、同じ組に属する二つのトレンチには、片方に第１のゲート電極５０６が、また、他方には第２のゲート電極５０７が形成されている。
また、前記したように、ｎ型のソース領域５１３は同じ組に属する二つのトレンチの間に形成されている。
互いに隣接するトレンチの組にそれぞれが属し、かつ互いに隣接する二つのトレンチの間のｐ型のチャネル層５０２の表面は、絶縁膜５０５によって覆われている。
また、図７におけるＩＩ−ＩＩの断面からドリフト層５０１の方（紙面の下方）を見た平面図の一例が後記する図１０に相当する。
なお、その他の要素および構成は、図５と同じであるので重複する説明は省略する。
【００４１】
図７で示す第２実施形態に係るスイッチング素子の構造は、スイッチング素子１０１（図１）のオン電圧を小さくする効果がある。
その理由は、図７におけるｐ型のチャネル層５０２とエミッタ電極５１１の接触面積が図５で示した第１実施形態と比較して小さいことに起因する。具体的には、図５では複数個所の間隔ｔＳが同じであるのに対し、図７では間隔ｔＳ１＜間隔ｔＳ２となっている。
すなわち、導通時にｐ型のコレクタ層５１０からｎ型のドリフト層５０１に注入されたホールは、ｐ型のチャネル層５０２を経由してエミッタ電極５１１へと排出される。このとき、図７で示す構造では、ｐ型のチャネル層５０２とエミッタ電極５１１の接触面積が図５と比較して小さいため、ホールが排出されづらく、ｎ型のドリフト層５０１に蓄積されるホールの密度が高くなる。この結果、電流の移動に寄与するキャリアが多くなり、等価抵抗が小さくなって、オン電圧を小さくすることができる。
【００４２】
≪第３実施形態≫
本発明の第３実施形態の電力変換装置を、図８を参照して説明する。
図８は、本発明の第３の実施形態に係る電力変換装置で用いるスイッチング素子１０１（図１）の断面構造の一例を模式的に示した図である。
図８に示す構造は、トレンチ５０３を、形成した後に導電体５０４を形成し、この導電体５０４を、異方性を用いて選択的にトレンチ５０３の側面を残して除去する工程を挿むことによって実現している。
図８において、トレンチ５０３の外部に位置し、隣接するトレンチ５０３の間にｎ型のソース領域５１３とチャネル層５０２を形成し、トレンチ５０３の内部に形成されるゲート電極５０６、５０７に制御される構造となっている。
【００４３】
また、図８においては、トレンチ５０３の幅（ｔＷＢ）が、隣接するトレンチとの間隔（ｔＳＢ）と比較して広い。
この幅広のトレンチ５０３の１つに対して、前記したように、第１のゲート電極５０６と第２のゲート電極５０７が一つずつ、それぞれトレンチ５０３の相異なる側壁に接するように形成されている。
また、第１のゲート電極５０６と第２のゲート電極５０７の間のトレンチ底部は、絶縁膜５０５によって覆われている。
【００４４】
本（第３）実施形態においても、前記のように（ｔＳＢ＜ｔＷＢ）の関係があって、第２実施形態と同様に、ｐ型のチャネル層５０２とエミッタ電極５１１の接触面積が小さいため、オン電圧が小さくなる効果を得ることができる。
さらに、本（第３）実施形態では、ゲート電極５０６、５０７に含まれる導電体５０４がｎ型のドリフト層５０１、ｐ型のチャネル層５０２、ｎ型のソース領域５１３を含む半導体層と対向する面積が小さい。この結果、ゲート端子（１０５，１０６）のチャネル層５０２、およびソース領域５１３に対する帰還容量が小さくなる効果を得ることができる。
【００４５】
≪第４実施形態≫
本発明の第４実施形態の電力変換装置を、図９を参照して説明する。
図９は、本発明の第４の実施形態に係る電力変換装置で用いるスイッチング素子１０１（図１）の平面構造の一例を模式的に示した図である。
図９は、より詳しくは、図５で示す断面構造を備えたスイッチング素子１０１を、図５におけるＩ−Ｉの断面からドリフト層５０１の方（トレンチの深さ方向、紙面の下方）を見た平面方向から見た模式図に相当する。
図９によって、トレンチの幅方向に直交する方向を奥行き方向（図５における紙面の手前から奥行き方向）、あるいは延伸方向と呼称して、トレンチ５０３の延伸方向（奥行き方向）におけるｎ型のソース領域５１３の配置が示されている。
図９において、トレンチ５０３の延伸方向において、ｎ型のソース領域５１３は、断続的に繰り返して配置されている。
【００４６】
トレンチ５０３の延伸方向において、ｎ型のソース領域５１３を含むｐ型のチャネル層５０２の繰り返し単位の長さに対するｎ型のソース領域５１３の長さの比を断続比と定義する。
ただし、図９においては、第１のゲート電極５０６（第１のゲート端子１０５）に隣接するｎ型のソース領域５１３の断続比が、第２のゲート電極５０７（第２のゲート端子１０６）に隣接するｎ型のソース領域５１３の断続比と異なっている。
第１のゲート電極５０６（第１のゲート端子１０５）に隣接するｎ型のソース領域５１３（第３半導体層）の奥行き方向の長さをａ１とする。また、ｎ型のソース領域５１３（第３半導体層）を含むｐ型のチャネル層５０２（第２半導体層）の奥行き方向の繰り返し単位の長さをｂ１とする。このとき、第１のゲート電極５０６（第１のゲート端子１０５）に隣接するｎ型のソース領域５１３の断続比は（ａ１／ｂ１）である。
また、第２のゲート電極５０７（第２のゲート端子１０６）に隣接するｎ型のソース領域５１３（第３半導体層）の奥行き方向の長さをａ２とする。また、ｎ型のソース領域５１３（第３半導体層）を含むｐ型のチャネル層５０２（第２半導体層）の奥行き方向の繰り返し単位の長さをｂ２とする。このとき、第２のゲート電極５０７（第２のゲート端子１０６）に隣接するｎ型のソース領域５１３の断続比は（ａ２／ｂ２）である。
図９においては、（ａ１／ｂ１）は（ａ２／ｂ２）と異なり、小さい。
【００４７】
この図９の構造により、本（第４）実施形態は第１実施形態から第３実施形態と比較して、より電圧・電流の振動(過渡振動)を起こしにくい効果を得る。
すなわち、本（第４）実施形態のスイッチング素子１０１では、第１のゲート電極５０６に隣接するｎ型のソース領域５１３の断続比が小さいために、スイッチング素子１０１が第１のオン状態となるときの電子の注入量がさらに小さくなる（ａ１／ｂ１＝ａ２／ｂ２の場合に比較して）。
この結果、スイッチング素子１０１がオフ状態から第１のオン状態に遷移するときの相互コンダクタンスｇｍがより小さくなり、振動(過渡振動)しづらくなる。
【００４８】
≪第５実施形態≫
本発明の第５実施形態の電力変換装置を、図１０を参照して説明する。
図１０は、本発明の第５実施形態に係る電力変換装置で用いるスイッチング素子１０１（図１）の平面構造の一例を模式的に示した図である。
図１０は、より詳しくは、図７で示す断面構造を備えたスイッチング素子１０１を、図７におけるＩＩ−ＩＩの断面からドリフト層５０１の方（紙面の下方）を見た模式図に相当する。図１０によって、トレンチ５０３の延伸方向（図７における紙面の手前から奥行き方向）におけるｎ型のソース領域５１３の配置が示されている。
図１０において、トレンチ５０３の延伸方向（奥行き方向）におけるｎ型のソース領域５１３は、断続的に繰り返して配置されている。
【００４９】
図１０においても、第１のゲート電極５０６（第１のゲート端子１０５）に隣接するｎ型のソース領域５１３の奥行き方向の長さをａ１とする。また、ｎ型のソース領域５１３を含むｐ型のチャネル層５０２の奥行き方向の繰り返し単位の長さをｂ１とする。このとき、第１のゲート電極５０６（第１のゲート端子１０５）に隣接するｎ型のソース領域５１３の断続比は（ａ１／ｂ１）である。
また、第２のゲート電極５０７（第２のゲート端子１０６）に隣接するｎ型のソース領域５１３の奥行き方向の長さをａ２とする。また、ｎ型のソース領域５１３を含むｐ型のチャネル層５０２の繰り返し単位の長さをｂ２とする。このとき、第２のゲート電極５０７（第２のゲート端子１０６）に隣接するｎ型のソース領域５１３の断続比は（ａ２／ｂ２）である。
図１０においては、（ａ１／ｂ１）は（ａ２／ｂ２）より小さい。
以上において、図１０に示した第５実施形態は、図９に示した第４実施形態と同様の効果が得られる。重複する説明は省略する。
【００５０】
≪第６実施形態≫
本発明の第６実施形態の電力変換装置を、図１１を参照して説明する。
図１１は、本発明の第６実施形態に係る電力変換装置で用いるスイッチング素子１０１（図１）の平面構造の一例を模式的に示した図である。
図１１は、より詳しくは、図８で示す断面構造を備えたスイッチング素子１０１を、図８におけるＩＩＩ−ＩＩＩの断面からドリフト層５０１の方（トレンチの深さ方向、紙面の下方）を見た模式図に相当する。
図１１によって、トレンチの幅方向に直交する方向を奥行き方向（図８における紙面の手前から奥行き方向）、あるいは延伸方向と呼称して、トレンチ５０３の延伸方向（奥行き方向）におけるｎ型のソース領域５１３の配置が示されている。
図１１において、トレンチ５０３の延伸方向においてｎ型のソース領域５１３は、断続的に繰り返して配置されている。
【００５１】
図１１においても、第１のゲート電極５０６（第１のゲート端子１０５）に隣接するｎ型のソース領域５１３の奥行き方向の長さをａ１とする。また、ｎ型のソース領域５１３を含むｐ型のチャネル層５０２の奥行き方向の繰り返し単位の長さをｂ１とする。このとき、第１のゲート電極５０６（第１のゲート端子１０５）に隣接するｎ型のソース領域５１３の断続比は（ａ１／ｂ１）である。
また、第２のゲート電極５０７（第２のゲート端子１０６）に隣接するｎ型のソース領域５１３の奥行き方向の長さをａ２とする。また、ｎ型のソース領域５１３を含むｐ型のチャネル層５０２の奥行き方向の繰り返し単位の長さをｂ２とする。このとき、第２のゲート電極５０７（第２のゲート端子１０６）に隣接するｎ型のソース領域５１３の断続比は（ａ２／ｂ２）である。
図１１においては、（ａ１／ｂ１）は（ａ２／ｂ２）より小さい。
以上において、図１１に示した第６実施形態は、図９に示した第４実施形態と同様の効果が得られる。重複する説明は省略する。
【００５２】
≪第７実施形態≫
本発明の第７実施形態の電力変換装置を、図１２を参照して説明する。
図１２は、本発明の第７実施形態に係る電力変換装置で用いるスイッチング素子１０１（図１）の平面構造の一例を模式的に示した図である。
図１２に示す第７実施形態では、第２のゲート電極５０７に隣接するｎ型のソース領域５１３の断続比が１と等しい場合の一例である。
すなわち、第２のゲート電極５０７に隣接するｎ型のソース領域５１３が、トレンチ５０３の延伸方向において連続的に配置されている。
第２のゲート電極５０７に隣接するｎ型のソース領域５１３の断続比が１と等しい場合においても、本（第７）実施形態の特徴である電圧・電流の振動抑制効果を維持しながら、スイッチング素子１０１が第２のオン状態となったときの電子注入量を増し、導通損失を低減することができる。
なお、第４実施形態から第６実施形態と重複する説明は省略する。
【００５３】
≪第８実施形態≫
本発明の第８実施形態の電力変換装置を、図１３、図１４を参照して説明する。
図１３は、本発明の第８実施形態に係る電力変換装置で用いるスイッチング素子１０１（図１）の断面構造の一例を模式的に示した図である。
図１３で示した第８実施形態では、第１のゲート電極５０６と第２のゲート電極５０７の配置に特徴がある。すなわち、一つの幅広のトレンチ５０３の左右の側壁に接するように、二つの第１のゲート電極５０６が形成され、これと隣り合う幅広のトレンチ５０３の左右の側壁に接するように、二つの第２のゲート電極５０７が形成されている。
図１３におけるＩＶ−ＩＶの断面からドリフト層５０１の方（紙面の下方）を見た平面図を図１４に示す。
図１４は、図１３で示した本発明の第８実施形態に係るスイッチング素子１０１（図１）の、トレンチ５０３の延伸方向におけるｎ型のソース領域５１３の配置例を模式的に示す図である。
第８実施形態の図１３は、図８と、第１のゲート端子１０５と第２のゲート端子１０６とからゲート電極５０６、５０７への接続方法が異なるだけで、その他の構成は、概ね同一である。したがって、オン電圧が小さくなることや、ゲート端子の帰還容量が小さくなる効果は、図８の第３実施形態と同様である。
【００５４】
次に、第８実施形態が第３実施形態と異なる点、および異なる効果を説明する。
第８実施形態の図１３、図１４においては、第１のゲート端子１０５は、一つのトレンチ５０３における二つのゲート電極が互いに接続されている。また、同様に第２のゲート端子１０６は一つのトレンチ５０３における二つのゲート電極が互いに接続されている。
この構造は、一つのトレンチ５０３における二つのゲート電極の導電体５０４が、元々、一つの導電体として形成され、その後、エッチングで分割されたものである。したがって、図１３、図１４のように、一つのトレンチ５０３における二つのゲート電極が互いに接続されている構造は、製造工程において、製作が容易な都合のよい構造である。
また、図１３、図１４のように、ゲート電極５０６、５０７を配置することで、スイッチング素子１０１は、その繰り返し構造の基本単位について、鏡像対称となり、製造上のマスクずれに対して頑健となる効果がある。
【００５５】
≪第９実施形態≫
本発明の第９実施形態の電力変換装置を、図１５を参照して説明する。
図１５は、本発明の第９実施形態に係る電力変換装置の回路構成例を示す図である。
図１５に示す第９実施形態の電力変換装置３００は、三相交流モータ１５２を駆動するためのインバータとして電力変換装置を構成したものである。
図１５において、電力変換装置３００は、図１で示した電力変換装置１００Ｕ１、１００Ｕ２、１００Ｖ１、１００Ｖ２、１００Ｗ１、１００Ｗ２を備えて構成される。
それぞれ直列に接続された電力変換装置１００Ｕ１、１００Ｕ２と、電力変換装置１００Ｖ１、１００Ｖ２と、電力変換装置１００Ｗ１、１００Ｗ２は、直流の電圧源１５１に接続されている。
【００５６】
電力変換装置１００Ｕ１、１００Ｕ２は、その接続点から三相交流のＵ相を出力するように、電力変換装置１００Ｕ１が駆動信号源Ｕ１１、Ｕ１２によって制御され、電力変換装置１００Ｕ２が駆動信号源Ｕ２１、Ｕ２２によって制御される。
なお、電力変換装置１００Ｕ１を駆動信号源Ｕ１１、Ｕ１２の二つの信号に制御する理由は、図１の第１実施形態で説明した理由と同じである。また、電力変換装置１００Ｕ２を駆動信号源Ｕ２１、Ｕ２２の二つの信号に制御する理由も同様である。
電力変換装置１００Ｖ１、１００Ｖ２は、その接続点から三相交流のＶ相を出力するように、電力変換装置１００Ｖ１が駆動信号源Ｖ１１、Ｖ１２によって制御され、電力変換装置１００Ｖ２が駆動信号源Ｖ２１、Ｖ２２によって制御される。
電力変換装置１００Ｗ１、１００Ｗ２は、その接続点から三相交流のＷ相を出力するように、電力変換装置１００Ｗ１が駆動信号源Ｗ１１、Ｗ１２によって制御され、電力変換装置１００Ｗ２が駆動信号源Ｗ２１、Ｗ２２によって制御される。
【００５７】
以上の構成により、電力変換装置３００は、電圧源１５１の直流電圧（電力）をＵ相、Ｖ相、Ｗ相の三相交流電圧（電力）に変換するインバータの機能を果たし、三相交流モータ１５２を駆動する。
電力変換装置３００は、電力変換装置１００Ｕ１、１００Ｕ２、１００Ｖ１、１００Ｖ２、１００Ｗ１、１００Ｗ２が高耐圧性と低リカバリー損失の特性を有する整流素子にＳｉＣ−ＳＢＤを用いながら、電圧・電流の振動を抑制できる電力変換装置であるので、これらで構成した電力変換装置３００は、高耐圧性を有し、電力損失の少ないインバータとなる。
【００５８】
＜ＳｉＣ−ＳＢＤの構造例＞
本発明の実施形態で整流素子に用いるＳｉＣ−ＳＢＤの構造は、様々にあるが、一例を次に示す。
図１６は、ＳｉＣ−ＳＢＤの断面構造の一例を示す図である。
図１６において、高濃度のｎ型半導体層６０１の第１の表面に低濃度のｎ型半導体層６０２が形成されている。
低濃度のｎ型半導体層６０２の表面に、選択的にｐ型半導体層６０４が形成されている。
高濃度のｎ型半導体層６０１の第２の表面に、オーミック接合をもつカソード電極６０５が、また、低濃度のｎ型半導体層６０２とｐ型半導体層６０４の表面にショットキー接合をもつアノード電極６０３が形成されている。
なお、高濃度のｎ型半導体層６０１、低濃度のｎ型半導体層６０２、ｐ型半導体層６０４が形成される半導体基体（基板）にＳｉＣが用いられている。
【００５９】
≪その他の実施形態≫
以上、本発明は、前記した各実施形態に基づき具体的に説明したが、本発明は前記各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々、変更可能であって、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
以下に、その他の実施形態や変形例について、さらに説明する。
【００６０】
《スイッチング素子の構造》
スイッチング素子１０１の構造として、図５、図７〜図１４においては、トレンチ構造で説明したが、トレンチ構造に限定されない。例えばプレーナ構造でもよい。
【００６１】
《スイッチング素子の半導体基体の導電型》
スイッチング素子１０１の構造として、図５、図７、図８においては、半導体基体から形成されるドリフト層５０１をｎ型の半導体層として説明したが、ｎ型に限定されない。ｐ型の半導体層で形成してもよい。このドリフト層５０１がｐ型の半導体層の場合には、チャネル層５０２、コレクタ層５１０は、ｎ型の半導体層を用いる。
【００６２】
《スイッチング素子のＩＧＢＴの種類》
本発明の第１実施形態に係るスイッチング素子１０１の構造として、単に絶縁ゲート型半導体素子（ＩＧＢＴ）として説明したが、ドリフト層５０１に代表される半導体基体（基板）は、Ｓｉで形成されていても、あるいはＳｉＣで形成されていてもよい。
【００６３】
《スイッチング素子のゲート端子の数》
スイッチング素子のゲート端子の数を図１では、２個の場合で説明したが、３個以上であってもよい。
【００６４】
《電力変換装置の回路構成》
電力変換装置の応用例として、図１５に示す直流電圧（電力）から三相交流電圧（電力）への変換をするインバータの例を示したが、インバータに限定されない。
例えば、交流電圧（電力）から直流電圧（電力）へ変換するコンバータや、これらを組み合わせた交流電圧（電力）から電圧や周波数の異なる交流電圧（電力）へ変換する電力変換装置に図１の電力変換装置を備えてもよい。
また、三相ではなく、直流電圧（電力）から単相交流電圧（電力）への変換をする電力変換装置に図１の電力変換装置を備えてもよい。
【符号の説明】
【００６５】
１００，２００，３００    電力変換装置
１０１，２０１    スイッチング素子
１０２，２０２    整流素子
１０３，２０３    電気的負荷（誘導性負荷）
１０４，２０４    電圧源
１０５，１０６    ゲート端子（絶縁ゲート端子）
１０７，１０８，２０５，Ｕ１１，Ｕ１２，Ｕ２１，Ｕ２２，Ｖ１１，Ｖ１２，Ｖ２１，Ｖ２２，Ｗ１１，Ｗ１２，Ｗ２１，Ｗ２２    駆動信号源
４０１    寄生インダクタンス
４０２    接合容量
４０３    可変抵抗
４０５    電流源
４０６    理想ダイオード
５０１    ドリフト層（第１導電型の第１半導体層）
５０２    チャネル層（第２導電型の第２半導体層）
５０３    トレンチ
５０４    導電体
５０５    絶縁膜
５０６、５０７    ゲート電極（絶縁ゲート電極）
５１０    コレクタ層（第２導電型の第４半導体層）
５１１    エミッタ電極
５１２    コレクタ電極
５１３    ソース領域（第１導電型の第３半導体層）
６０１    高濃度のｎ型半導体層
６０２    低濃度のｎ型半導体層
６０３    アノード電極
６０４    ｐ型半導体層
６０５    カソード電極
【図１】
0006531026.tif 000002
【図２】
0006531026.tif 000003
【図３】
0006531026.tif 000004
【図４】
0006531026.tif 000005
【図５】
0006531026.tif 000006
【図６】
0006531026.tif 000007
【図７】
0006531026.tif 000008
【図８】
0006531026.tif 000009
【図９】
0006531026.tif 000010
【図１０】
0006531026.tif 000011
【図１１】
0006531026.tif 000012
【図１２】
0006531026.tif 000013
【図１３】
0006531026.tif 000014
【図１４】
0006531026.tif 000015
【図１５】
0006531026.tif 000016
【図１６】
0006531026.tif 000017