(57)【特許請求の範囲】
【請求項１】
表面に第１の膜が形成された半導体基板を準備する準備工程と、
第１開口幅を有する第１開口部と前記第１開口幅より広い第２開口幅を有する第２開口部とを備えたレジストマスクを前記第１の膜上に形成するホトリソ工程と、
前記レジストマスクをマスクとして、前記第１の膜の前記第１開口部に対応する領域に前記第１の膜を底部とする第１凹部および前記半導体基板の前記第２開口部に対応する領域を露出する第３開口部を前記第１の膜に形成する第１エッチング工程と、
前記第１凹部および前記第３開口部を有する前記第１の膜をマスクとして前記第３開口部に対応する前記半導体基板の領域に不純物を注入する不純物注入工程と、
前記不純物を前記半導体基板内に熱拡散する熱拡散工程と、
を備え、
前記第１エッチング工程で形成される前記第１凹部の底部から前記半導体基板までの前記第１の膜の膜厚は、前記不純物注入工程で前記不純物が前記第１の膜を透過して前記半導体基板に到達しない厚さである、
半導体装置の製造方法。
【請求項２】
前記熱拡散工程の後に、前記第１の膜をマスクとして前記半導体基板の前記第１開口部に対応する領域に第２凹部を形成する第２エッチング工程をさらに備えた、
請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第２エッチング工程の後に、前記第１の膜を除去する第３エッチング工程をさらに備えた、
請求項２に記載の半導体装置の製造方法。
【請求項４】
前記熱拡散工程の後に、前記第１の膜を除去するとともに、前記半導体基板の前記第１開口部に対応する領域に第２凹部を形成する第２エッチング工程をさらに備えた、
請求項１に記載の半導体装置の製造方法。
【請求項５】
前記第１エッチング工程では、前記レジストマスクの開口幅の狭い部分のエッチングレートが前記レジストマスクの開口幅の広い部分のエッチングレートより遅いマイクロローディング効果により、前記第１凹部および前記第３開口部を形成する、
請求項１から請求項４のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
半導体装置の製造工程におけるリソグラフィ工程の一つである露光工程では、半導体基板上に形成されたアライメントマークの座標を基準として、露光により形成されるレジストパターンの位置を決定する。このアライメントマークの座標を用いたレジストパターン形成により、半導体製造工程では積層されるパターンの重ねあわせの位置の精度を向上させる。
【０００３】
アライメントマークは、リソグラフィ工程でアライメントマークに対応するレジストマスクを形成し、リソグラフィ工程の後に行われるエッチング工程で該レジストマスクを用いて被エッチング膜をエッチングすることにより形成される。その後に行われる露光工程では、アライメントマークを用いて下地となるパターンと該露光工程で形成するレジストマスクとの位置合わせを行う。
【０００４】
特許文献１には、エッチングプロセスにおいて生じるローディング効果を利用して層間絶縁膜に浅い溝パターンを形成し、溝パターンの上部をバリアメタルで塞ぐことで溝パターン内にタングステンプラグの形成を阻害し、層間絶縁膜の溝パターンの段差に対応する窪みを層間絶縁膜上に被着される配線金属膜に形成することで、配線金属膜上に形成されるレジストのパターンマスクの位置合わせを精度良く行う半導体装置の製造方法が開示されている。
【０００５】
また、特許文献２では、同一の素子で短波長用受光又は長波長用受光を選択でき、応答性も良好な半導体光検出装置が開示されている。
【０００６】
特許文献２に開示されるように、半導体光検出装置では、第１の受光部と第１の受光部の取出し用リード・ボンディング・パッドとの接続を、低不純物濃度半導体基板の厚さ方向に貫通して接続する拡散層を高温且つ長時間の熱拡散工程であるドライブインにより形成することにより行う。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１１−７４１７４号公報
【特許文献２】特開平９−２３０２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
一般的に、アライメントマークは能動素子としての機能を持たないため、半導体装置の製造工程における最終工程で半導体チップを分割する際に切除されるスクライブラインに形成される。
【０００９】
半導体基板に不純物を注入する不純物注入工程では、半導体基板上に開口部を備えた酸化膜を形成し、この酸化膜を不純物の注入を行う際のマスクとして用いる場合がある。この不純物の注入の際にマスクとして用いられる酸化膜は、注入された不純物を熱拡散工程で活性化してウェル等を形成した後に除去される。このため、不純物注入に用いられる酸化膜は、後の工程で使用されるアライメントマークとしては使用できない。ウェルと後の工程との重ね合わせ精度を向上させるために、酸化膜に開口部を設けると共に開口部の底面に露出した半導体基板をエッチングすることで凹部を設け、この凹部を後の工程でのアライメントマークとして用いる。
【００１０】
拡散層形成工程で形成されるアライメントマークは、底部に半導体基板が露出しているため、半導体基板内に不純物が注入されてしまう場合があった。また、半導体装置として撮像素子や高耐圧半導体素子を形成する場合等、半導体基板の厚さ方向に深い不純物拡散層が必要となるため、その後の熱拡散工程では、長時間にわたる熱処理が必要となる。
【００１１】
半導体光検出装置に代表される半導体装置の従来の製造方法を図３に示す。図３（Ａ）に示すように、チップ領域１１４に形成された第３開口部１３４およびスクライブライン１１２に形成された開口部１３６を有する酸化膜１２４をマスクとして半導体基板１２０のエピタキシャル層１２２に不純物を拡散する。第３開口部１３４に対応する領域に不純物が注入され不純物拡散層１４０を形成する。この際、開口部１３６は、酸化膜１２４を貫通してエピタキシャル層１２２の表面が露出しているため、開口部１３６に対応するエピタキシャル層１２２の領域に不純物拡散層１４１が形成される。
【００１２】
そのため、不純物拡散層１４０を熱拡散工程により基板１２１に接続する際に、不純物拡散層１４１も拡散して半導体基板１２０の深さ方向および深さ方向と交差する方向に不純物拡散層１４１が広がる。図３（Ｂ）に示すように、不純物拡散層１４１は、スクライブライン１１２を超えてチップ領域１１４内に広がってしまい、半導体チップ内に形成された半導体素子の特性が変動する。
【００１３】
チップ領域１１４に形成される半導体素子の特性の変動を抑制するため、従来の半導体装置の製造方法では、スクライブライン１１２にアライメントマークを形成する場合、スクライブライン１１２から不純物が拡散されてしまうチップ領域１１４には、チップを形成することができなかった。従って、従来の半導体装置の製造方法によれば、ウエハからダイシングできるチップの数が少なくなるという問題が発生する。
【００１４】
このように、半導体基板の厚さ方向（積層方向）に深い拡散層を熱拡散により形成しようとすると、不純物が半導体基板の厚さ方向に拡散するとともに厚さ方向と交差する方向にも拡散する。スクライブラインにアライメントマークを形成した場合、厚さ方向と交差する方向に不純物が拡散することにより、スクライブラインを越えてチップ領域にまで不純物が拡散してしまい、チップ領域に形成された半導体素子の特性に影響を与えるという問題が発生する。
【００１５】
上記特許文献１に開示された技術では、層間膜に溝パターンを形成した上に形成された配線金属膜にアライメントマークを形成する技術を開示するのみであり、拡散層形成工程で形成されたアライメントマークから不純物が拡散することによる上記問題を解決することはできない。
【００１６】
本発明は、半導体基板の第１開口部に対応する領域に不純物が注入されるのを防止することができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上記目的を達成するために、本発明の半導体装置の製造方法は、表面に第１の膜が形成された半導体基板を準備する準備工程と、第１開口幅を有する第１開口部と前記第１開口幅より広い第２開口幅を有する第２開口部とを備えたレジストマスクを前記第１の膜上に形成するホトリソ工程と、前記レジストマスクをマスクとして、前記第１の膜の前記第１開口部に対応する領域に前記第１の膜を底部とする第１凹部および前記半導体基板の前記第２開口部に対応する領域を露出する第３開口部を前記第１の膜に形成する第１エッチング工程と、前記第１凹部および前記第３開口部を有する前記第１の膜をマスクとして前記第３開口部に対応する前記半導体基板の領域に不純物を注入する不純物注入工程と、前記不純物を前記半導体基板内に熱拡散する熱拡散工程と、を備え、前記第１エッチング工程で形成される前記第１凹部の底部から前記半導体基板までの前記第１の膜の膜厚は、前記不純物注入工程で前記不純物が前記第１の膜を透過して前記半導体基板に到達しない厚さである。
【発明の効果】
【００１８】
本発明によれば、半導体基板の第１開口部に対応する領域に不純物が注入されるのを防止することができる、という効果を奏する。
【図面の簡単な説明】
【００１９】
【図１】本実施形態の半導体装置の製造方法を説明する図である。
【図２】本実施形態の半導体装置の製造方法により製造した半導体装置を撮像素子のチップに適用した場合の断面図を示す。
【図３】従来の半導体装置の製造方法を説明する図である。
【発明を実施するための形態】
【００２０】
以下では、図面を参照して、実施形態を詳細に説明する。
【００２１】
本実施形態の半導体装置の製造方法について説明する。図１には、本実施形態の半導体装置の製造方法の一例を説明する図を示す。
【００２２】
本実施形態の半導体装置１０は、半導体基板２０の表面に、不純物拡散層４０が形成されたチップ領域１４およびアライメントマーク３８が形成されたスクライブライン１２を備えている。
【００２３】
図１（Ａ）には、本実施形態の半導体装置の製造方法における準備工程が示されている。準備工程では、表面に酸化膜２４が形成された半導体基板２０を準備する。
【００２４】
本実施形態の半導体装置１０では、基板２１の表面にエピタキシャル層２２を有する半導体基板２０を用いている。基板２１およびエピタキシャル層２２は、特に限定されるものではなく、例えば、ｎ型およびｐ型のいずれであってもよく、半導体装置１０に所望される特性に応じて選択すればよい。なお、ｎ型の基板２１の具体例としては、シリコンウエハにヒ素（Ａｓ）またはリン（Ｐ）をドープしたｎ＋型の基板が挙げられる。この場合のエピタキシャル層２２の具体例としては、モノシラン（ＳｉＨ４）等の珪素（Ｓｉ）を含んだガスにホスフィン（ＰＨ３）やアルシン（ＡｓＨ３）等のドーパントを行った環境下でエピタキシャル成長させたｎ−型エピタキシャル層が挙げられる。
【００２５】
酸化膜２４は、本発明の第１の膜の一例であり、エピタキシャル層２２上に形成されている。酸化膜２４の具体例としては、酸化珪素（ＳｉＯ２）等が挙げられる。酸化膜２４の形成方法の具体例としては、熱酸化及びＣＶＤ（Chemical Vapor Deposition）法が挙げられる。
【００２６】
図１（Ｂ）には、本実施形態の半導体装置の製造方法における準備工程の後に行われるホトリソ工程が示されている。ホトリソ工程では、第１開口部３０と第２開口部３２とを備えたレジストマスク２６を酸化膜２４上に形成する。レジストマスク２６の形成方法の具体例としては、第１開口部３０および第２開口部３２に応じた領域のみが開口されるマスクを用いてレジストマスク２６のパターニングを行う方法が挙げられる。
【００２７】
第１開口部３０は、アライメントマーク３８に対応している。また、第２開口部３２は、エピタキシャル層２２に不純物を拡散させるための第３開口部３４に対応している。
【００２８】
なお、第１開口部３０の第１開口幅は、第２開口部３２の第２開口幅よりも狭い。第１開口部３０の第１開口幅および第２開口部３２の第２開口幅は、次の工程である第１エッチング工程においてマイクロローディング効果により、第３開口部３４および凹部３６が形成される幅であればよい。なお、第１開口部３０の第１開口幅は、凹部３６においてエッチストップが生じる幅であることが好ましい。
【００２９】
図１（Ｃ）には、本実施形態の半導体装置の製造方法におけるホトリソ工程の後に行われる第１エッチング工程が示されている。第１エッチング工程では、上記ホトリソ工程で形成されたレジストマスク２６をマスクとして酸化膜２４をエッチングし、酸化膜２４に第３開口部３４および複数の凹部３６を形成する。凹部３６は、本発明の第１凹部に対応する。
【００３０】
上述したように、第１開口部３０の第１開口幅は、第２開口部３２の第２開口幅よりも狭いためマイクロローディング効果により、第１開口部３０の方が第２開口部３２よりもエッチングレートが遅い。そのため、本第１エッチング工程で酸化膜２４がエッチングされる深さは、第１開口部３０の方が第２開口部３２よりも浅くなる。
【００３１】
このマイクロローディング効果を利用して、第２開口部３２に対応する領域では、エピタキシャル層２２の表面が露出するまで酸化膜２４のエッチングを行って第３開口部３４を形成する。一方、第１開口部３０に対応する領域では、酸化膜２４を完全にエッチングせずに底部が酸化膜２４である凹部３６を形成する。
【００３２】
凹部３６の底部からエピタキシャル層２２までの酸化膜２４の膜厚は、次の工程である不純物注入工程において当該底部からエピタキシャル層２２に不純物が到達しない厚さである。
【００３３】
なお、図１（Ｃ）では、第３開口部３４に対応するエピタキシャル層２２の表面もエッチングされた状態を示しているが、エピタキシャル層２２が露出されていればよく、エッチングされていなくてもよい。
【００３４】
図１（Ｄ）には、本実施形態の半導体装置の製造方法における第１エッチング工程の後に行われる不純物注入工程が示されている。不純物注入工程では、レジストマスク２６を除去した後、半導体基板２０（エピタキシャル層２２）の表面に不純物を注入する。注入する不純物は特に限定されず、半導体装置１０に所望される特性に応じて選択すればよい。例えば、ｎ型の不純物としては、砒素（Ａｓ）やリン（ｐ）が挙げられる。一方、ｐ型の不純物としては、硼素（Ｂ）が挙げられる。なお、レジストマスク２６を除去せず不純物の注入を行い、その後にレジストマスク２６を除去しても良い。
【００３５】
不純物注入工程では、第３開口部３４においてエピタキシャル層２２が露出しているため、第３開口部３４の底部にあたるエピタキシャル層２２内に不純物が注入されて不純物拡散層４０が形成される。一方、凹部３６では、エピタキシャル層２２が露出していないため、エピタキシャル層２２には不純物が注入されない。従って、図１（Ｄ）に示すように、チップ領域１４にのみ不純物拡散層４０が形成される。
【００３６】
図１（Ｅ）には、本実施形態の半導体装置の製造方法における不純物注入工程の後に行われる熱拡散工程が示されている。熱拡散工程では、熱拡散（ドライブイン）を行って不純物を所望の領域まで拡散させる。本実施形態では、熱拡散により、図１（Ｅ）に示すようにエピタキシャル層２２の表面から基板２１に接続される不純物拡散層４０を形成する。
【００３７】
なお、凹部３６に対応するエピタキシャル層２２には不純物が注入されていないため、熱拡散工程により凹部３６（スクライブライン１２）からチップ領域１４へ不純物が拡散されることがない。
【００３８】
図１（Ｆ）には、本実施形態の半導体装置の製造方法における熱拡散工程の後に行われる第２エッチング工程が示されている。第２エッチング工程では、酸化膜２４を除去すると共にエピタキシャル層２２の凹部３６に対応する領域をエッチングしてアライメントマーク３８を形成する。アライメントマーク３８が本発明の第２凹部の一例である。
【００３９】
酸化膜２４の除去方法の具体例としては、異方性ドライエッチングが挙げられる。酸化膜２４を除去する際、凹部３６に対応するエピタキシャル層２２の表面もエッチングされるため、エピタキシャル層２２の表面にアライメントマーク３８が形成される。
【００４０】
すなわち、凹部３６および第３開口部３４が形成された酸化膜２４を除去してエピタキシャル層２２の表面に凹部３６を転写させることにより、アライメントマーク３８を形成する。
【００４１】
なお、本第２エッチング工程は、酸化膜２４を除去してエピタキシャル層２２の表面に凹部３６を転写する工程と、酸化膜２４を完全に除去する工程と、２つの工程を有していてもよい。
【００４２】
本実施形態では、このように図１（Ａ）〜（Ｆ）に示した工程により、半導体基板２０に不純物拡散層４０が形成されたチップ領域１４およびアライメントマーク３８が形成されたスクライブライン１２を備えた半導体装置１０が製造される。
【００４３】
以上説明したように本実施形態の半導体装置１０の製造方法では、準備工程と、ホトリソ工程と、第１エッチング工程と、不純物注入工程と、熱拡散工程と、第２エッチング工程と、を備える。準備工程では、表面に酸化膜２４が形成された半導体基板２０を準備する。次のホトリソ工程では、第１開口幅を有する第１開口部３０と第１開口幅より広い第２開口幅を有する第２開口部３２とを備えたレジストマスク２６を酸化膜２４上に形成する。次の第１エッチング工程では、レジストマスク２６をマスクとして、酸化膜２４の第１開口部３０に対応する領域に酸化膜２４を底部とする凹部３６および半導体基板２０のエピタキシャル層２２の第２開口部３２に対応する領域を露出する第３開口部３４を酸化膜２４に形成する。次の不純物注入工程では、凹部３６および第３開口部３４を有する酸化膜２４をマスクとして第３開口部３４に対応する半導体基板２０のエピタキシャル層２２の領域に不純物を注入する。次の熱拡散工程では、不純物を半導体基板２０のエピタキシャル層２２内に熱拡散し不純物拡散層４０を基板２１に接続する。次の第２エッチング工程では、酸化膜２４を除去するとともに、半導体基板２０のエピタキシャル層２２の凹部３６に対応する領域にアライメントマーク３８を形成する。
【００４４】
このように本実施形態の半導体装置１０の製造方法によれば、レジストマスク２６の第１開口部３０の第１開口幅の方が第２開口部３２の第２開口幅より狭く、マイクロローディング効果により酸化膜２４に半導体基板２０に達しない凹部３６が形成される。
【００４５】
従って、半導体基板２０の第１開口部３０に対応する領域に不純物が注入されるのを防止することができる。これにより、スクライブライン１２に形成されたアライメントマーク３８からチップ領域１４に不純物が拡散されることがなくなるため、スクライブライン１２にアライメントマーク３８を形成することができる。
【００４６】
図２には、一例として、本実施形態の半導体装置１０の製造方法により製造した半導体装置１０を撮像素子のチップに適用した場合の断面図を示す。チップ領域１４は、基板２１上に、エピタキシャル層２２、第１の受光部５０、不純物拡散層４０、第２の受光部５２、反射防止膜５４、第１の受光部の外部取り出し用リード・ボンディングパッド５６、及び第２の受光部の外部取り出し用リード・ボンディングパッド５８が形成されている。図２に示した半導体装置（撮像素子）１０では、不純物拡散層４０がエピタキシャル層２２の厚さ方向の深い位置まで（基板２１の表面まで）拡散し第１の受光部５０に接続していることがわかる。また図２に示すように、２つのチップ領域１４の間に形成されたスクライブライン１２（アライメントマーク３８）の下部には、不純物拡散層４０が形成されていない。従って、図２に示す半導体装置（撮像素子）１０では、スクライブライン１２からの不純物の拡散によるデバイス内の特性変動は生じない。
【００４７】
このように、本実施形態の半導体装置の製造方法によれば、スクライブライン１２にアライメントマーク３８を形成してもスクライブライン１２からチップ領域１４に不純物が拡散されることがないため、従来の半導体装置の製造方法では、チップを形成できなかった領域にもチップを形成することができるようになる。従って、本実施形態の半導体装置１０の製造方法によれば、ウエハからダイシングできるチップの数が多くなる。
【００４８】
また、アライメントマーク３８をチップ領域１４に形成した場合、チップサイズが拡大し、コストが増加することになる。一方、本実施形態の半導体装置１０の製造方法によれば、スクライブライン１２にアライメントマーク３８を形成することができるため、チップサイズが拡大することがなく、コストの増加を抑制することができる。
【００４９】
なお、本実施形態では、複数のアライメントマーク３８を形成する場合について説明したが、形成するアライメントマーク３８の数は限定されるものではない。また同様に、形成される不純物拡散層４０の数も限定されない。
【００５０】
また、その他の上記各実施の形態で説明した半導体装置１０の構成および製造方法等は一例であり、本発明の主旨を逸脱しない範囲内において状況に応じて変更可能であることはいうまでもない。
【符号の説明】
【００５１】
１０  半導体装置
２０  半導体基板
２４  酸化膜
２６  レジストマスク
３０  第１開口部
３２  第２開口部
３４  第３開口部
３６  凹部
３８  アライメントマーク
４０  不純物拡散層
【図１】
0006585453.tif 000002
【図２】
0006585453.tif 000003
【図３】
0006585453.tif 000004