(57)【特許請求の範囲】
【請求項１】
複数の端子を備えた複数のホール素子と、
前記複数のホール素子の複数の端子と電源端子及び接地端子の間に設けられ、前記複数のホール素子に駆動電流を切替えて供給する第一スイッチ回路と、
前記複数のホール素子の複数の端子と接続され、前記複数のホール素子の出力信号を選択出力する第二スイッチ回路と、
前記第一スイッチ回路へ第一制御信号を出力する第一制御回路と、
前記第二スイッチ回路へ第二制御信号を出力する第二制御回路と、
前記第二スイッチ回路の出力する出力信号を受けて、信号処理をする信号処理回路と、を備え、
前記第一制御回路は、前記複数のホール素子の出力信号にスパイクが生じるタイミングが異なるように前記複数のホール素子を制御し、
前記第二制御回路は、前記複数のホール素子の出力信号のうち、スパイクが生じている一定期間の出力信号を非選択とし、かつ、前記複数のホール素子の出力信号のうち、スパイクが生じていない一定期間の出力信号を選択するように前記第二スイッチ回路を制御し、
前記第二スイッチ回路の出力は、全ての期間において、前記複数のホール素子のいずれか１つ以上の出力信号が選択出力される、
ことを特徴とする磁気センサ回路。
【請求項２】
前記第一スイッチ回路と前記電源端子の間に定電流源を設けた、
ことを特徴とする請求項１記載の磁気センサ回路。
【請求項３】
前記定電流源は前記複数のホール素子に対応して同数設けられ、
前記定電流源と前記ホール素子は前記第一スイッチ回路によって一対一に接続され、スピニング毎に順次切替えられる、
ことを特徴とする請求項２記載の磁気センサ回路。
【請求項４】
前記ホール素子は、
１つのホール素子とみなせるように前記端子を接続された複数のホール素子で構成される
ことを特徴とする請求項１から３のいずれか記載の磁気センサ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気センサ回路に関し、より詳細は、ホール素子の端子切替時に発生するスパイクを低減できる磁気センサ回路に関する。
【背景技術】
【０００２】
磁気センサ回路は、ホール素子と信号処理回路が含まれるが、ホール素子または信号処理回路でオフセット電圧が生じ、磁場が印加されないゼロ磁場状態においても、ゼロでない電圧が出力する。
【０００３】
このホール素子のオフセット電圧の原因として、製造上のばらつきや応力、周辺磁場の影響等が挙げられる。ホール素子のオフセット電圧の課題に対して、一般的には、スピニングカレント法という駆動方法が使用される。
【０００４】
正方形状のホール素子で４つの角に各々端子を置いた場合、０度の対向端子に駆動電流を流す場合と、９０度の対向端子に駆動電流を流す場合とで、磁場を印加した場合にオフセット電圧が逆相、磁場に応じた電圧は同相となるため、これらを加算し、オフセット誤差が低減された有意な信号を取り出して信号処理を行う。
【０００５】
図１７は、従来の２回スピニングの磁気センサ回路を示した回路図である。
ホール素子１は、４つの端子（ノードＮ１〜Ｎ４）を有し、第一制御回路５で制御される第一スイッチ回路３を介して電源電圧及び接地電圧と接続される。信号処理回路２は、第二制御回路６で制御される第二スイッチ回路４を介してホール素子１と接続される。
【０００６】
図１８に、従来の２回スピニングの磁気センサ回路のタイムチャート図を示す。図中、制御信号がハイレベルでスイッチがオンして、制御信号がローレベルでスイッチがオフする。一スピニング期間は、期間Φ１と期間Φ２に２分割される。
【０００７】
期間Φ１において、制御信号ＳＳ１Ｖ、ＳＳ１Ｇ、ＳＳ１Ｐ、ＳＳ１Ｍがハイレベルとなる。よって、期間Φ１においては、ノードＮ２に定電流源１５が接続され、ノードＮ４に接地電位が接続され、正入力端子ＩＮＰにノードＮ１が接続され、負入力端子ＩＮＭにノードＮ３が接続される。
【０００８】
期間Φ２において、制御信号ＳＳ２Ｖ、ＳＳ２Ｇ、ＳＳ２Ｐ、ＳＳ２Ｍがハイレベルとなる。期間Φ２においては、ノードＮ３に定電流源７が接続され、ノードＮ１に接地電位が接続され、正入力端子ＩＮＰにノードＮ２が接続され、負入力端子ＩＮＭにノードＮ４が接続される。
【０００９】
上記接続によって、差動信号（ＩＮＰ−ＩＮＭ）は、Φ１、Φ２の期間において、磁気に応じた信号電圧Ｖｓｉｇとなる。また、Φ１期間においては、切替直後に負のスパイク状電圧、Φ２期間においては、正のスパイク状電圧が生じる。
【００１０】
上述したスパイク状の電圧誤差に対する方策として、たとえば、特許文献１、特許文献２の方法が知られている。特許文献１では、時計周りと反時計周りのスピニング切替え時に発生するスパイク状の電圧誤差が正負の逆符号で生じることを利用し、これらを加算または平均化して、誤差を低減する。一方、特許文献２では、１つのホール素子に対してサンプル＆ホールド回路を有した離散信号処理回路を前提としており、スピニング切替直後に、ホール素子と信号処理回路は切り離され、信号処理回路は、サンプル＆ホールド回路のホールドされた信号に基づいて信号処理が行われるため、切替え直後のスパイク状の誤差期間の信号伝達がマスクされ、スパイク状の誤差が信号処理精度に与える影響を低減している。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】米国特許第６９２７５７２号明細書
【特許文献２】米国特許第５６２１３１９号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１２】
特許文献１記載の方法においては、正のスパイク状誤差と負のスパイク状誤差を相殺する方法がとられるが、正のスパイク状誤差と負のスパイク状の誤差は製造ばらつきや素子構成等に起因して完全に一致はせず、残留誤差要因となる。
【００１３】
特許文献２の方法においては、サンプル＆ホールド回路をもった離散時間信号処理を前提としており、ホール素子の出力信号が、信号処理回路に伝達されない、マスクされた期間が存在するため、連続時間信号処理には適さない。
【００１４】
本発明は、上記課題に鑑みてなされ、その目的とするところは、連続時間信号処理回路にも離散時間信号処理回路にも、どちらにも好適な、スパイク状の電圧誤差を低減する回路を有する磁気センサ回路を提供することにある。
【課題を解決するための手段】
【００１５】
本発明に開示される発明は、課題を解決するための手段として、概略以下のように構成される。
複数の端子を備えた複数のホール素子と、前記複数のホール素子の複数の端子と電源端子及び接地端子の間に設けられ、前記複数のホール素子に駆動電流を切替えて供給する第一スイッチ回路と、前記複数のホール素子の複数の端子と接続され、前記複数のホール素子の出力信号を選択出力する第二スイッチ回路と、前記第一スイッチ回路へ第一制御信号を出力する第一制御回路と、前記第二スイッチ回路へ第二制御信号を出力する第二制御回路と、前記第二スイッチ回路の出力する出力信号を受けて、信号処理をする信号処理回路と、を備え、前記第一制御回路は、前記複数のホール素子の出力信号にスパイクが生じるタイミングが異なるように前記複数のホール素子を制御し、前記第二制御回路は、前記複数のホール素子の出力信号のうち、スパイクが生じている一定期間の出力信号を非選択とし、かつ、前記複数のホール素子の出力信号のうち、スパイクが生じていない一定期間の出力信号を選択するように前記第二スイッチ回路を制御し、前記第二スイッチ回路の出力は、全ての期間において、前記複数のホール素子のいずれか１つ以上の出力信号が選択出力される磁気センサ回路。
【発明の効果】
【００１６】
本発明によれば、ホール素子のスピニング切替直後のスパイク状の電圧誤差を、正負のスパイクで直接相殺した場合に起こる残留誤差は生じない。また、スパイク状の電圧が消失する一定時間後の電圧値を、複数のホール素子を使用して選択出力することで、ホール端子容量に起因したスパイク状電圧誤差を大幅に低減することができる。また、スパイク状誤差が消失した期間の信号を常に使用しているので、スピニング周波数の高速化ができる。
【００１７】
さらに、本発明によれば、個々のホール素子はスパイク状誤差の期間を回避していることによって信号処理回路（たとえばアナログ・デジタル変換器）の処理変換レートを高速化できる。また、信号処理回路にホール素子の出力信号電圧を連続的に伝播させることが可能であり、連続信号処理に適している。また、第一相、第二相で多重サンプリングして信号処理回路を使用する場合、ホール出力信号を途切れることなく伝播させるができる。また、計装アンプを使用した離散時間信号処理の場合に、無駄な充放電が発生しないので、計装アンプの消費電流を削減する事ができる。
【図面の簡単な説明】
【００１８】
【図１】第一の実施形態の磁気センサ回路の回路図である。
【図２】第一の実施形態の磁気センサ回路の回路動作を示すタイムチャートである。
【図３】第二の実施形態の磁気センサ回路の回路図である。
【図４】第二の実施形態の磁気センサ回路の第一スイッチ回路の一例を示す回路図である。
【図５】第二の実施形態の磁気センサ回路の第二スイッチ回路の一例を示す回路図である。
【図６】第二の実施形態の磁気センサ回路の回路動作を示すタイムチャートである。
【図７】第三の実施形態の磁気センサ回路の回路図である。
【図８】第三の実施形態の磁気センサ回路の第二スイッチ回路の一例を示す回路図である。
【図９】第三の実施形態の磁気センサ回路の回路動作を示すタイムチャートである。
【図１０】第四の実施形態の磁気センサ回路の回路図である。
【図１１】第四の実施形態の磁気センサ回路の第一のスイッチ回路の一例を示す回路図である。
【図１２】第四の実施形態の磁気センサ回路の第二のスイッチ回路の一例を示す回路図である。
【図１３】第四の実施形態の磁気センサ回路の回路動作を示すタイムチャートである。
【図１４】本発明の磁気センサ回路のホール素子の構成の一例を示す回路図である。
【図１５】本発明の磁気センサ回路のホール素子の構成の一例を示す回路図である。
【図１６】本発明の磁気センサ回路の駆動回路の構成の一例を示す回路図である。
【図１７】従来の２回スピニングの磁気センサ回路を示した回路図である。
【図１８】従来の２回スピニングの磁気センサ回路のタイムチャート図である。
【発明を実施するための形態】
【００１９】
以下、本発明の磁気センサ回路の実施形態について、回路図を参照して説明する。
＜第一の実施形態＞
図１は、第一の実施形態の磁気センサ回路の回路図である。
磁気センサ回路は、第一ホール素子１Ａと、第二ホール素子１Ｂと、第一スイッチ回路１３と、第二スイッチ回路１４と、第一制御回路１１と、第二制御回路１２と、定電流源１５と、信号処理回路１６を備える。信号処理回路１６は、チョッピングの変調・復調回路や加算やフィルタ処理回路、アナログ・デジタル変換器、コンパレータ（磁気スイッチ回路）等に該当する。
【００２０】
ホール素子１Ａは、４つの端子を有し、各端子のノードをＮ１Ａ〜Ｎ４Ａとする。ホール素子１Ｂは、４つの端子を有し、各端子のノードをＮ１Ｂ〜Ｎ４Ｂとする。信号処理回路１６は、正相入力端子ＩＮＰと負相入力端子ＩＮＭを有する。
【００２１】
第一ホール素子１Ａ及び第二ホール素子１Ｂは、第一制御回路１１で制御される第一スイッチ回路１３を介して電源電圧及び接地電圧と接続され、第二制御回路１２で制御される第二スイッチ回路１４を介して信号処理回路１６に接続される。
【００２２】
第一スイッチ回路１３の各スイッチは、それぞれ制御信号ＳＳ１ＶＡ、ＳＳ１ＶＢ、ＳＳ２ＶＡ、ＳＳ２ＶＢ、ＳＳ１ＧＡ、ＳＳ１ＧＢ、ＳＳ２ＧＡ、ＳＳ２ＧＢで制御される。第二スイッチ回路１４の各スイッチは、それぞれ制御信号ＳＳ１ＰＡ、ＳＳ１ＰＢ、ＳＳ２ＰＡ、ＳＳ２ＰＢ、ＳＳ１ＭＡ、ＳＳ１ＭＢ、ＳＳ２ＭＡ、ＳＳ２ＭＢで制御される。
【００２３】
次に、第一の実施形態の磁気センサ回路の動作を説明する。図２は、第一の実施形態の磁気センサ回路の回路動作を示すタイムチャートである。
一スピニング期間は、期間Φ１と期間Φ２に分割される。また、期間Φ１は、サブ期間Φ１１とΦ１２に分割され、期間Φ２は、サブ期間Φ２１とΦ２２に分割される。制御信号ＳＳ１ＶＡ、ＳＳ１ＧＡは期間Φ１でハイレベル、制御信号ＳＳ２ＶＡ、ＳＳ２ＶＧは期間Φ２でハイレベル、制御信号ＳＳ１ＶＢ、ＳＳ１ＧＢは期間Φ１２及びΦ２１でハイレベル、制御信号ＳＳ２ＶＢ、ＳＳ２ＧＢは期間Φ２２及びΦ１１でハイレベルとなる。また、制御信号ＳＳ１ＰＡ、ＳＳ１ＭＡは期間Φ１２でハイレベル、制御信号ＳＳ２ＰＡ、ＳＳ２ＭＡは期間Φ２２でハイレベル、制御信号ＳＳ１ＰＢ、ＳＳ１ＭＢは期間Φ２１でハイレベル、制御信号ＳＳ２ＰＢ、ＳＳ２ＭＢは期間Φ１１でハイレベルとなる。
【００２４】
よって、期間Φ１１においては、ノードＮ２Ａに定電流源１５が接続され、ノードＮ４Ａに接地電位が接続され、ノードＮ３Ｂに定電流源１５が接続され、ノードＮ１Ｂに接地電位が接続され、２つのホール素子が駆動される。また、正相入力端子ＩＮＰにホール素子１Ｂのホール素子ノードＮ２Ｂが接続され、負相入力端子ＩＮＭにホール素子１Ｂのホール素子ノードＮ４Ｂが接続される。この期間において、ホール素子１Ｂのスピニング切替タイミングは、期間Φ２２の開始時であるために、差動出力信号（ＩＮＰ−ＩＮＭ）にスパイク状の電圧誤差は生じない。期間Φ１２、期間Φ２１、期間Φ２２の動作原理も同様で、ホール素子１Ａ、ホール素子１Ｂのいずれか一つのスパイク状の電圧誤差が生じていない期間での差動信号が、信号処理回路１６の入力信号（ＩＮＰ−ＩＮＭ）に選択出力される。
【００２５】
従って、第一の実施形態の磁気センサ回路の場合、信号処理回路１６の入力にスパイク状の誤差が生じないという利点を有する。加えて、本実施形態において、スパイク状誤差の期間がマスクされて安定した期間の電圧を選択していることで、スピニング周波数ならびに、信号処理回路１６の信号処理変換レート（例えば、アナログ・デジタル変換器のサンプリング・レート）をよりあげることが出来る。従って、磁気センサ回路のＳ／Ｎを一定に保つことが出来る。
【００２６】
また、信号処理回路１６にホール素子の出力信号電圧を連続的に伝播させることでき、連続信号処理に好適である。
また、計装アンプを使用した離散時間信号処理の場合に、無駄な充放電が発生せず計装アンプの消費電流が増大しない、と言う効果がある。
【００２７】
＜第二の実施形態＞
図３は、第二の実施形態の磁気センサ回路の回路図である。
本実施形態の磁気センサ回路は、第一ホール素子１Ａと、第二ホール素子１Ｂと、第三ホール素子１Ｃと、第四ホール素子１Ｄと、第一スイッチ回路３３と、第二スイッチ回路３４と、第一制御回路３１と第二制御回路３２と、信号処理回路３６を備える。
【００２８】
ホール素子１Ｃ及び１Ｄは、ホール素子１Ａ及び１Ｂと同様に、４つの端子を有し、各端子のノードをＮ１Ｃ〜Ｎ４Ｃ及びＮ１Ｄ〜Ｎ４Ｄとする。信号処理回路３６は、正相入力端子ＩＮＰＡ、ＩＮＰＢ、ＩＮＰＣ、ＩＮＰＤと負相入力端子ＩＮＭＡ、ＩＮＭＢ、ＩＮＭＣ、ＩＮＭＤを有する。
【００２９】
ホール素子は、第一の実施形態の磁気センサ回路から第三ホール素子１Ｃ及び第四ホール素子１Ｄが追加されて、第一スイッチ回路３３及び第二スイッチ回路３４の間に同様に接続される。
【００３０】
第一スイッチ回路３３は、同様に４つのホール素子に応じて、スイッチが追加される。図４は、第一スイッチ回路３３の一例を示す回路図である。各入力端子、各出力端子、及び各スイッチは図示した様な関係で接続、制御される。
【００３１】
第二スイッチ回路３４は、信号処理回路３６の各入力端子に対応した８つの出力端子を備える。図５は、第二のスイッチ回路３４の一例を示す回路図である。各入力端子、各出力端子、及び各スイッチは図示した様な関係で接続、制御される。
【００３２】
正相入力端子ノード（ＩＮＰＡ、ＩＮＰＢ、ＩＮＰＣ、ＩＮＰＤ）及び負相入力端子ノード（ＩＮＭＡ、ＩＮＭＢ、ＩＮＭＣ、ＩＮＭＤ）は夫々４つずつあるが、これらは信号処理回路３６内の加算回路（図示しない）によって、電圧レベルまたは電流レベルに変換されて、加算信号処理することを想定している。
【００３３】
次に、第二の実施形態の磁気センサ回路の動作を説明する。図６は、第二の実施形態の磁気センサ回路の回路動作を示すタイムチャートである。
一スピニング期間は、期間Φ１と期間Φ２と期間Φ３と期間Φ４に分割される。また、期間Φ１は、サブ期間Φ１１とΦ１２とΦ１３とΦ１４に分割され、期間Φ２は、サブ期間Φ２１とΦ２２とΦ２３とΦ２４に分割され、期間Φ３は、サブ期間Φ３１とΦ３２とΦ３３とΦ３４に分割され、期間Φ４は、サブ期間Φ４１とΦ４２とΦ４３とΦ４４に分割される。制御信号ＳＳ１ＶＡ、ＳＳ１ＧＡは期間Φ１でハイレベル、制御信号ＳＳ２ＶＡ、ＳＳ２ＶＧは期間Φ２でハイレベル、制御信号ＳＳ３ＶＡ、ＳＳ３ＶＧは期間Φ３でハイレベル、制御信号ＳＳ４ＶＡ、ＳＳ４ＶＧは期間Φ４でハイレベルとなり、これらはホール素子１Ａを駆動するための制御信号となる。他のホール素子１Ｂ、１Ｃ、１Ｄの駆動信号についても同様に４つの相をもつが、図６に図示されるとおり、各々、１つのサブ期間分、クロックの位相をずらす。
【００３４】
ホール素子１Ａの出力信号に関する制御信号について、制御信号ＳＳ１ＰＡ、ＳＳ１ＭＡは期間Φ１２〜Φ１４でハイレベル、制御信号ＳＳ２ＰＡ、ＳＳ２ＭＡは期間Φ２２〜Φ２４でハイレベル、制御信号ＳＳ３ＰＡ、ＳＳ３ＭＡは期間Φ３２〜Φ３４でハイレベル、制御信号ＳＳ４ＰＡ、ＳＳ４ＭＡは期間Φ４２〜Φ４４でハイレベルとなる。図６に示したとおり、他のホール素子１Ｂ、１Ｃ、１Ｄについても、同様の位相関係をもった制御信号をもつが、各々のホール素子で１つのサブ期間分、クロックの位相をずらしてある。
【００３５】
よって、サブ期間Φ１１において、ホール素子１Ａにスパイクが生じているが、ホール素子１Ｂ、１Ｃ、１Ｄの３つの信号が信号処理回路３６に入力される。その他のサブ機関においても同様に、スパイクが生じていない３つのホール素子の出力信号が信号処理回路３６に伝達され、加算される。
【００３６】
従って、本実施形態の磁気センサ回路の場合、信号処理回路３６の入力にスパイク状の誤差が生じないという利点を有する。また、信号処理回路３６にホール素子の出力信号電圧を連続的に伝播させることでき、連続信号処理に好適である。
【００３７】
＜第三の実施形態＞
図７は、第三の実施形態の磁気センサ回路の回路図である。
本実施形態の磁気センサ回路は、第一ホール素子１Ａと、第二ホール素子１Ｂと、第三ホール素子１Ｃと、第四ホール素子１Ｄと、第一スイッチ回路３３と、第二スイッチ回路７４と、第一制御回路３１と第二制御回路７２と、信号処理回路１６を備える。
【００３８】
第二の実施形態と異なる点は、第二スイッチ回路７４の構成と第二制御回路７２の制御信号が異なる点と、信号処理回路１６を正相入力端子ＩＮＰと負相入力端子ＩＮＭの一対としている点である。
図８は、第二のスイッチ回路７４の一例を示す回路図である。各入力端子、各出力端子、及び各スイッチは図示した様な関係で接続、制御される。
【００３９】
次に、第三の実施形態の磁気センサ回路の動作を説明する。図９は、第三の実施形態の磁気センサ回路の回路動作を示すタイムチャートである。
本実施形態のタイムチャートは、第二の実施形態のタイムチャートと第二スイッチ回路７２の制御信号が異なる。例えば、ホール素子１Ａについては、期間Φ１４にて制御信号（ＳＳ１ＰＡ、ＳＳ１ＭＡ）がハイレベル、期間Φ２４にて制御信号ＳＳ２ＰＡ、ＳＳ２ＭＡがハイレベル、期間Φ３４にて制御信号ＳＳ３ＰＡ、ＳＳ３ＭＡがハイレベル、期間Φ４４にて制御信号ＳＳ４ＰＡ、ＳＳ４ＭＡがハイレベルとする。ホール素子１Ｂ〜１Ｄについても同様の位相関係の制御信号であるが、ホール素子間でクロックの位相が１サブ期間分ずらしてある。従って、信号処理入力（ＩＮＰ−ＩＮＭ）は、Φ１１期間においてホール素子１Ｂの信号、Φ１２期間においてホール素子１Ｃの信号、Φ１３期間においてホール素子１Ｄの信号、Φ１４期間においてホール素子１Ａの信号が選択される。他のサブ期間においても、同様の原理で信号処理回路１６への入力信号が決定される。
【００４０】
従って、本実施形態の磁気センサ回路は、信号処理回路１６の入力にスパイク状の誤差が生じないという利点を有する。加えて、本実施形態において、４つのホール素子を使用しているので、スパイク状誤差の期間がマスクされて安定した期間をサブ期間３つ分とることが出来るので、ホール素子容量に起因したスパイク状の電圧誤差は指数関数的に限りなく小さくなる。よって、より一層スピニング周波数ならびに信号処理回路１６の信号処理変換レート（例えば、アナログ・デジタル変換器のサンプリング・レート）の向上を図ることが出来る。従って、磁気センサ回路のシステムとしてＳ／Ｎを一定に保つことが出来るため、クロックレートをあげることでロス分を回避できる。また、信号処理回路１６にホール素子の出力信号電圧を連続的に伝播させることでき、連続信号処理に好適である。
【００４１】
＜第四の実施形態＞
図１０は、第四の実施形態の磁気センサ回路の回路図である。
本実施形態の磁気センサ回路は、第二の実施形態の回路構成と同じであるが、第一スイッチ回路１０３及び第二スイッチ回路１０４の回路が異なる。
【００４２】
図１１は、第一のスイッチ回路１０３の一例を示す回路図である。各入力端子、各出力端子、及び各スイッチは図示した様な関係で接続、制御される。従って、ホール素子１Ａは時計周りにスピニングし、ホール素子１Ｂは反時計周りにスピニングし、ホール素子１Ｃは時計周りにスピニングし、ホール素子１Ｄは反時計周りにスピニングするように接続を行う。
【００４３】
図１２は、第二のスイッチ回路１０４の一例を示す回路図である。各入力端子、各出力端子、及び各スイッチは図示した様な関係で接続、制御される。第二のスイッチ回路１０４も、第一のスイッチ回路１０３と同様のスピニングに対応する接続にしている。
【００４４】
次に、第四の実施形態の磁気センサ回路の動作を説明する。図１３は、第四の実施形態の磁気センサ回路の回路動作を示すタイムチャートである。
本実施形態のタイムチャートは、第二の実施形態のタイムチャートと制御信号が同一であるが、ホール素子１Ｂとホール素子１Ｄの差動信号のスパイク状の電圧誤差の符号が負になっている。これは、ホール素子のスピニングの仕方が異なるためである。
【００４５】
本実施形態の磁気センサ回路では、スパイクがない期間を出力として選択しているが、実際の回路では、時定数τに対して（Ａ×ｅｘｐ（−Ｔ／τ）、ここでＴはマスクした整定時間）の有限の誤差を含む。よって、ホール素子１Ａ、１Ｃについては、微小な誤差（Ａ×ｅｘｐ（−Ｔ／τ））が実際生じており、ホール素子１Ｂ、１Ｄについては、微小な誤差（（−１）×Ａ×ｅｘｐ（−Ｔ／τ））が実際生じている。従って、信号整定の残留誤差分について、影響を相殺することで、より信号の誤差成分を小さくできる。
本実施形態の磁気センサ回路は、スパイク消失後の整定後電圧を選択出力しているために、正・負のスパイク電圧の波形形状差による影響は、ほぼ不感である。
【００４６】
図１４、及び図１５は、本発明の磁気センサ回路のホール素子の構成の一例を示す回路図である。
図１４は、２つのホール素子１ａ、１ｂを図のように、一つのホール素子１となるように端子Ｎ１〜Ｎ４に接続する。ホール素子１ａ、１ｂは、各端子が０度、９０度と異なるものを１つのホール素子１となるように接続する。ホール素子１をこのように構成することで、レイアウトに起因した製造上のばらつきや応力の影響を抑制することができる。
【００４７】
図１５のホール素子１の構成も同様である。
図１６は、本発明の磁気センサ回路のホール素子を駆動回路の構成の一例を示す回路図である。
図１６の駆動回路は、４つのホール素子１Ａ、１Ｂ、１Ｃ、１Ｄを駆動する４つの定電流源１５Ａ、１５Ｂ、１５Ｃ、１５Ｄを設ける。そして、第一スイッチ回路１６３は、スピニング毎にホール素子を駆動する定電流源を切替えるように制御を行う。このように駆動回路を構成することで、スピニング切替時に駆動端に生じるわずかな信号変動を、より抑制することが出来る。
【００４８】
そして、図１６のように４つのホール素子を備えた磁気センサ回路の場合、４回のスピニングを一周期として、ホール素子を駆動する定電流源を切替える。このようなスピニングの制御を行うことで、各定電流源１５Ａ、１５Ｂ、１５Ｃ、１５Ｄの電流値のバラツキの影響をおさえることができる。
【００４９】
図１６の駆動回路によれば、本発明の磁気センサ回路は、スピニング切替時に駆動端に生じるわずかな信号変動を抑制することが出来る。また、上述したような駆動方法によれば、各定電流源の電流バラツキを抑制することができる。
【００５０】
以上、本発明の実施形態の説明において、ホール素子の形状、端子及び位置関係（０度、９０度、１８０度、２７０度）など、図面に示したものに限定したものではなく、他の形状や端子数のホール素子についても発明の範囲に含まれる。
また、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で当業者であればなし得るであろう各種変形や修正を含むことは勿論である。
【符号の説明】
【００５１】
１Ａ、１Ｂ、１Ｃ、１Ｄ  ホール素子
１１、３１  第一制御回路
１２、３２  第二制御回路
１３、３３、１０３  第一スイッチ回路
１４、３４、１０４  第二スイッチ回路
１５、１５Ａ、１５Ｂ、１５Ｃ、１５Ｄ  定電流源
１６、３６  信号処理回路
【図１】
0006618370.tif 000002
【図２】
0006618370.tif 000003
【図３】
0006618370.tif 000004
【図４】
0006618370.tif 000005
【図５】
0006618370.tif 000006
【図６】
0006618370.tif 000007
【図７】
0006618370.tif 000008
【図８】
0006618370.tif 000009
【図９】
0006618370.tif 000010
【図１０】
0006618370.tif 000011
【図１１】
0006618370.tif 000012
【図１２】
0006618370.tif 000013
【図１３】
0006618370.tif 000014
【図１４】
0006618370.tif 000015
【図１５】
0006618370.tif 000016
【図１６】
0006618370.tif 000017
【図１７】
0006618370.tif 000018
【図１８】
0006618370.tif 000019