(57)【特許請求の範囲】
【請求項１】
基準電圧とフィードバック電圧とを比較する比較器と、
パワーＦＥＴのオン時間を制御するオン時間制御回路と、
前記比較器の信号と前記オン時間制御回路の信号に応じて、前記パワーＦＥＴを制御する信号を出力するＲ−Ｓフリップフロップ回路と、
前記パワーＦＥＴがオンしたことを受けてカウンタをリセットして再度カウントを開始するタイマー回路と、を備え、
前記タイマー回路は、カウントを開始してから所定の時間が経過するまでにリセットされなかった場合、前記所定の時間経過後にカウントアップ信号を出力し、
前記比較器は、前記カウントアップ信号を受けて動作電流を低消費電流モードへ切替える、
ことを特徴とするスイッチングレギュレータ。
【請求項２】
前記比較器は、
通常の動作電流で駆動される第一の比較器と、
通常の動作電流より小さい動作電流で駆動される第二の比較器と、
前記第一の比較器の出力端子と前記第二の比較器の出力端子を切替えて前記Ｒ−Ｓフリップフロップ回路の入力端子に接続するスイッチ回路と、を備え、
前記カウントアップ信号を受けて、前記第一の比較器は動作電流の供給を停止され、前記スイッチ回路は前記第二の比較器の出力端子を前記Ｒ−Ｓフリップフロップ回路の入力端子に接続する、
ことを特徴とする請求項１に記載のスイッチングレギュレータ。
【請求項３】
前記スイッチングレギュレータは、逆流電流検出回路を備えた同期整流型であって、
前記逆流電流検出回路は、前記カウントアップ信号を受けて動作電流の供給を停止される、
ことを特徴とする請求項１に記載のスイッチングレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はスイッチングレギュレータに関し、特に軽負荷時において消費電流を削減する技術に関する。
【背景技術】
【０００２】
電子機器は、低消費電力が要求される。特に、スマートホン、携帯機器、ウェアラブル機器等はバッテリー駆動のため、低消費電力はより一層強く要求される。スイッチングレギュレータは、様々な電子機器の電圧供給源として用いられている。スイッチングレギュレータは、出力端子から負荷に供給する電流が低電流から大電流まで幅広く変化しても、効率を高く維持する要求がある。
【０００３】
図６は、従来のスイッチングレギュレータの回路図である。従来のスイッチングレギュレータ６００は、フィードバック抵抗７及び８と、基準電圧回路６と、比較器６０と、Ｒ−Ｓフリップフロップ回路６２と、オン時間制御回路６１と、出力制御回路６３と、ドライバー回路６４と、パワーＦＥＴ２と、インダクタ３と、ショットキーダイオード４と、コンデンサ５から構成されている（例えば、特許文献１参照）。
【０００４】
出力端子ＯＵＴから負荷電流が連続で流れる重負荷モードの場合、パワーＦＥＴ２とショットキーダイオード４は、出力電圧ＶＯＵＴと電源電圧ＶＩＮの比に合致するように、交互にオンとオフを繰り返す。この重負荷モードでは、パワーＦＥＴ２とショットキーダイオード４がスイッチングレギュレータ６００の中で主に電力を消費する部分になる。
【０００５】
従って、スイッチングレギュレータ６００は、パワーＦＥＴ２のオン対抗を小さくし、ショットキーダイオード４のフォワード電圧Ｖｆを小さくすることで、低消費電力および高効率を実現する事が出来る。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許第８４７６８８７号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、出力端子ＯＵＴからの負荷電流が小さく、コイル電流が不連続で流れる軽負荷モードの場合、比較器６０の電力消費が主な電力損失となる。
比較器６０は、通常数ｕＡオーダーから数十ｕＡオーダーの電流を消費するのが一般的である。従って、出力端子ＯＵＴから流れる負荷電流が１ｕＡ以下や数ｕＡの軽負荷モードの場合に効率を高く維持することが困難であった。
また、比較器６０の消費電流を小さくした場合、遅延が大きくなるので、出力電圧ＶＯＵＴのリップル電圧が大きくなるという課題がある。
【課題を解決するための手段】
【０００８】
従来の課題を解決するために、本発明の比較器では以下のような構成とした。
基準電圧とフィードバック電圧とを比較する比較器と、
パワーＦＥＴのオン時間を制御するオン時間制御回路と、
前記比較器の信号と前記オン時間制御回路の信号に応じて、前記パワーＦＥＴを制御する信号を出力するＲ−Ｓフリップフロップ回路と、
前記パワーＦＥＴを制御する信号を受けて、所定の時間をカウントするタイマー回路を備え、
前記タイマー回路は、前記パワーＦＥＴがオンした時にカウントを開始し、前記所定の時間経過後にカウントアップ信号を出力し、
前記比較器は、前記カウントアップ信号を受けて動作電流を低消費電流モードへ切替える、ことを特徴とするスイッチングレギュレータ。
【発明の効果】
【０００９】
本発明のスイッチングレギュレータによれば、タイマー回路を備え、軽負荷モードの場合にタイマー回路によって比較器の動作電流を削減するようにしたので、効率を犠牲にすることなく消費電流を削減することが出来る。
【図面の簡単な説明】
【００１０】
【図１】第一の実施形態のスイッチングレギュレータの一例を示す回路図である。
【図２】第一の実施形態のスイッチングレギュレータの他の例を示す回路図である。
【図３】第二の実施形態のスイッチングレギュレータの一例を示す回路図である。
【図４】本実施形態のスイッチングレギュレータの軽負荷モード時のノードＳＷの電圧とタイマー回路の出力信号を示すタイミングチャートである。
【図５】本実施形態のスイッチングレギュレータの重負荷モード時のノードＳＷの電圧とタイマー回路の出力信号を示すタイミングチャートである。
【図６】従来のスイッチングレギュレータの回路図の一例である。
【発明を実施するための形態】
【００１１】
図１は、第一の実施形態のスイッチングレギュレータの一例を示す回路図である。
本実施形態のスイッチングレギュレータ１００は、パワーＦＥＴ２、インダクタ３と、ショットキーダイオード４と、コンデンサ５と、基準電圧回路６と、フィードバック抵抗７及び８と、比較器１０と、オン時間制御回路１１と、Ｒ−Ｓフリップフロップ回路１２と、出力制御回路１３と、ドライバー回路１４と、タイマー回路１５を備えている。
【００１２】
フィードバック抵抗７及び８は、出力端子ＯＵＴとＧＮＤ端子の間に接続されている。比較器１０は、入力端子がフィードバック抵抗７及び８の出力端子と基準電圧回路６に接続されている。Ｒ−Ｓフリップフロップ回路１２は、セット端子Ｓに比較器１０の出力電圧が入力され、リセット端子Ｒにオン時間制御回路１１の出力端子が接続され、出力端子Ｑがオン時間制御回路１１の入力端子と出力制御回路１３の入力端子に接続されている。ドライバー回路１４は、入力端子に出力制御回路１３の出力端子が接続され、出力端子がパワーＦＥＴ２のゲートに接続されている。パワーＦＥＴ２は、ソースが入力端子ＩＮに接続され、ドレインがインダクタ３の一方の端子とショットキーダイオード４のカソードに接続されている。出力端子ＯＵＴは、インダクタ３の他方の端子とコンデンサ５の一方の端子に接続されている。ショットキーダイオード４の他方の端子は、ＧＮＤ端子に接続されている。コンデンサ５の他方の端子は、ＧＮＤ端子に接続されている。
【００１３】
次に、本実施形態のスイッチングレギュレータ１００の動作について説明する。
入力端子ＩＮに電圧が入力されると、スイッチングレギュレータ１００は、出力端子ＯＵＴから出力電圧ＶＯＵＴを出力する。フィードバック抵抗７及び８は、出力電圧ＶＯＵＴを分圧し、フィードバック端子ＶＦＢを出力する。基準電圧回路６は、基準電圧ＶＲＥＦを出力する。比較器１０は、フィードバック電圧ＶＦＢと基準電圧ＶＲＥＦの電圧を比較した信号を出力する。オン時間制御回路１１は、Ｒ−Ｓフリップフロップ回路１２の出力信号からパワーＦＥＴ２がオンしている時間を決定する信号を出力する。Ｒ−Ｓフリップフロップ回路１２及び出力制御回路１３は、比較器１０の出力信号とオン時間制御回路１１の出力信号からハイサイドのパワーＦＥＴ２のドライブ信号を生成し、出力制御回路１３、ドライバー回路１４を介してパワーＦＥＴ２のゲートに出力する。
【００１４】
出力電圧ＶＯＵＴが下がって、フィードバック電圧ＶＦＢが基準電圧ＶＲＥＦを下回ると、比較器１０はＲ−Ｓフリップフロップ回路１２のＳ端子にセット信号を出力する。Ｒ−Ｓフリップフロップ回路１２は、Ｑ端子にハイレベルの信号を出力する。出力制御回路１３は、ローレベルの信号を出力し、ドライバー回路１４を介してパワーＦＥＴ２のゲートを制御してオンさせる。オン時間制御回路１１は、Ｒ−Ｓフリップフロップ回路１２のＱ端子のハイレベルの信号を受けて、所定の時間後にＲ−Ｓフリップフロップ回路１２のＲ端子にハイレベルのリセット信号を出力する。Ｒ−Ｓフリップフロップ回路１２は、Ｑ端子にローレベルの信号を出力する。出力制御回路１３は、ハイレベルの信号を出力し、ドライバー回路１４を介してパワーＦＥＴ２のゲートを制御してオフさせる。
【００１５】
スイッチングレギュレータ１００は、この動作を繰り返して、出力端子ＯＵＴから所望の出力電圧ＶＯＵＴを出力する。
タイマー回路１５は、パワーＦＥＴ２がオンする出力制御回路１３のローレベルの信号を受けて、カウントを開始する。そして、タイマー回路１５は、所定時間経過後にカウントアップすると、比較器１０に信号を出力する。比較器１０は、タイマー回路１５の信号を受けると、低消費電流動作へ移行する。タイマー回路１５は、所定時間経過前に出力制御回路１３のローレベルの信号を受けると、カウンタはリセットされ、再度カウントを開始する。従って、比較器１０は、低消費電流動作へ移行することなく、通常電流動作を継続する。
【００１６】
本実施形態のスイッチングレギュレータ１００は、上述のように動作するタイマー回路１５を備えたので、重負荷など通常の動作では、比較器１０は高速動作状態である通常電流で動作し、軽負荷の動作になると、比較器１０は低消費電流で動作する。従って、本実施形態のスイッチングレギュレータ１００は、効率を犠牲にすることなく消費電流を削減することが出来る。
なお、タイマー回路１５は、パワーＦＥＴ２がオンするタイミングでカウントを開始すば良く、入力される信号は出力制御回路１３の信号に限定されるものではない。
【００１７】
図２は、第一の実施形態のスイッチングレギュレータの他の例を示す回路図である。
図１においては、比較器１０は、タイマー回路１５の出力する信号によって、通常電流と低消費電流の動作を切替える構成とした。本実施形態のスイッチングレギュレータ２００は、比較器１０の代わりに、通常電流で動作する比較器２０と、低消費電流で動作する比較器２１と、スイッチ回路２２を備えている。
【００１８】
比較器２０は、タイマー回路１５がカウントアップしない、スイッチングレギュレータ２００が重負荷など通常の動作で、動作する。このとき、比較器２１は動作を停止し、スイッチ回路２２は比較器２０の出力端子とＲ−Ｓフリップフロップ回路１２のＳ端子を接続する。
【００１９】
タイマー回路１５が所定時間経過後にカウントアップ信号を出力すると、比較器２０の動作を停止し、比較器２１の動作を開始し、スイッチ回路２２は比較器２１の出力端子とＲ−Ｓフリップフロップ回路１２のＳ端子を接続する。
【００２０】
このように構成した本実施形態のスイッチングレギュレータ２００は、スイッチングレギュレータ１００と同様に、効率を犠牲にすることなく消費電流を削減することが出来る。
【００２１】
更に、スイッチングレギュレータ２００は、通常電流で動作する比較器２０と低消費電流で動作する比較器２１を別々に備えたので、通常電流と低消費電流の差を大きくしても、比較器の設計が容易になる、という効果がある。
【００２２】
なお、以上の説明で、通常の動作で比較器２１は動作を停止するとしたが、比較器２１は常に動作するようにしても良い。このようにすると、比較器２１を動作させるための時間が不要になるので、通常動作から低消費電流動作に早く切替えることが可能になる。また、通常の動作では、比較器２１の消費電流は非常に小さいので、回路全体の消費電流に影響を及ぼさない。
【００２３】
従って、本実施形態のスイッチングレギュレータ２００は、効率を犠牲にすることなく消費電流を削減することが出来る。
なお、本実施形態のスイッチングレギュレータのタイマー回路１５は、同期整流型スイッチングレギュレータに適用しても、同様の効果を奏する。
【００２４】
図３は、第二の実施形態のスイッチングレギュレータの一例を示す回路図である。
本実施形態のスイッチングレギュレータ３００は、同期整流型である。
スイッチングレギュレータ３００は、新たに、出力制御回路３３と、ドライバー回路３４と、ローサイドのパワーＦＥＴ３２と、逆流電流検出回路３０を備えている。逆流電流検出回路３０は、ノードＳＷの電圧を監視して、軽負荷時にインダクタンス３を流れる電流が重負荷時と逆の向きの電流になることを検知し、検出信号を出力制御回路３３に出力する。逆流電流検出回路３０は、更に、タイマー回路１５のカウントアップ信号が入力され、動作電流が制御される。
スイッチングレギュレータ３００の動作は、一般的な同期整流型のスイッチングレギュレータと同じなので省略する。
【００２５】
出力制御回路３３の出力する信号によってタイマー回路１５がカウント動作を開始すると、逆流電流検出回路３０は、その信号を受けて動作電流を通常の動作電流にして、逆流検出動作を行う。そして、タイマー回路１５がカウントアップ信号を出力すると、その時は逆流検出動作が不要になるので、動作電流を小さくするか、もしくはゼロにする。
このように構成した逆流電流検出回路３０を備えたので、スイッチングレギュレータ３００は、更に消費電流を削減することが可能である。
【００２６】
図４は、軽負荷モード時のノードＳＷの電圧とタイマー回路の出力信号を示すタイミングチャートである。
タイマー回路１５は、パワーＦＥＴ２がオンするタイミングＴ１でカウントを開始し、所定の時間（Ｔ２−Ｔ１）でカウントアップし、出力はローレベルになる。
【００２７】
図５に、重負荷モード時のノードＳＷの電圧とタイマー回路の出力信号を示すタイミングチャートである。
タイマー回路１５は、パワーＦＥＴ２がオンするタイミングＴ１でカウントを開始し、所定の時間（Ｔ２−Ｔ１）でカウントアップする前に、リセットされるので、カウントアップすることなく、出力はハイレベルを維持する。
【００２８】
以上に説明したように、本発明のスイッチングレギュレータによれば、タイマー回路を備え、軽負荷モードの場合にタイマー回路によって比較器の動作電流を削減するようにしたので、効率を犠牲にすることなく消費電流を削減することが出来る。
【符号の説明】
【００２９】
１０、２０、２１  比較器
１１  オン時間制御回路
１２  Ｒ−Ｓフリップフロップ
１３、３３  出力制御回路
１５  タイマー回路
３０  逆流電流検出回路
【図１】
0006619662.tif 000002
【図２】
0006619662.tif 000003
【図３】
0006619662.tif 000004
【図４】
0006619662.tif 000005
【図５】
0006619662.tif 000006
【図６】
0006619662.tif 000007