(57)【特許請求の範囲】
【請求項１】
スタティックランダムアクセスメモリを作製するための方法であって、
リソグラフィ及びそれに続くエッチング技法を使用して、第１の層において第１の方向に向けられた複数の平行の第１の金属線を形成するステップと、
前記第１の方向に直角の第２の方向で、カットマスクを使用して、前記平行の第１の金属線をエッチングして、前記平行の第１の金属線を、前記第１の方向において整合する第１のそれぞれの側面および前記第２の方向において整合する第２のそれぞれの側面を有する複数の島に分離するステップと、
第２の層において、前記第２の方向に向けられた複数の第２の金属線を形成するステップと、
前記複数の第２の金属線における１つの第２の金属線に結合されたゲートおよび前記複数の島における１つの島に結合されたドレインを含むシリコン−ゲルマニウムｐ型金属−酸化物−シリコンパスゲートトランジスタを形成するステップと
を含む方法。
【請求項２】
前記複数の第２の金属線における１つの第２の金属線は、ビット線として構成される、請求項１に記載の方法。
【請求項３】
前記スタティックランダムアクセスメモリを、モバイルデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末、固定位置データユニット、およびコンピュータのうちの少なくとも１つに組み込むステップをさらに含む、請求項１に記載の方法。
【請求項４】
スタティックランダムアクセスメモリを備え、前記スタティックランダムアクセスメモリは、
基板上に形成され、ＶＳＳとして構成された島を除いて、第１の方向において整合する第１のそれぞれの側面および第２の方向において整合する第２のそれぞれの側面を有する複数の金属島と、
第２の層における、前記第２の方向に向けられた複数の金属線と、
前記複数の金属線における１つの金属線に結合されたゲートおよび前記複数の金属島における１つの島に結合されたドレインを含むシリコン−ゲルマニウムｐ型金属−酸化物−シリコンパスゲートトランジスタと
を含む、装置。
【請求項５】
前記装置の少なくとも一部が半導体ダイに組み込まれる、請求項４に記載の装置。
【請求項６】
前記スタティックランダムアクセスメモリが統合される、基地局およびモバイルデバイスのうちの少なくとも１つをさらに備える、請求項４に記載の装置。
【請求項７】
前記スタティックランダムアクセスメモリが構成部分である、モバイルデバイス、基地局、端末、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末、固定位置データユニット、およびコンピュータのうちの少なくとも１つをさらに備える、請求項４に記載の装置。
【請求項８】
リソグラフィデバイスに、スタティックランダムアクセスメモリを作製する方法を実行させるように構成されたリソグラフィデバイス実行可能命令を記憶した非一時的コンピュータ可読媒体であって、前記方法は、
リソグラフィ及びそれに続くエッチング技法を使用して、第１の層において第１の方向に向けられた複数の平行の第１の金属線を形成するステップと、
前記第１の方向に直角の第２の方向で、カットマスクを使用して、前記平行の第１の金属線をエッチングして、前記平行の第１の金属線を、前記第１の方向において整合する第１のそれぞれの側面および前記第２の方向において整合する第２のそれぞれの側面を有する複数の島に分離するステップであって、前記複数の島の前記島のうちの少なくとも１つはワード線として構成される、ステップと、
第２の層において、前記第２の方向に向けられた複数の第２の金属線を形成するステップと、
前記複数の第２の金属線における１つの第２の金属線に結合されたゲートおよび前記複数の島における１つの島に結合されたドレインを含むシリコン−ゲルマニウムｐ型金属−酸化物−シリコンパスゲートトランジスタを形成するステップと
を含む、非一時的コンピュータ可読媒体。
【請求項９】
前記方法は、ビット線として前記複数の第２の金属線における１つの第２の金属線を構成するステップをさらに含む、請求項８に記載の非一時的コンピュータ可読媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、一般に電子機器に関し、より詳細には、限定はしないが、先進的金属パターニングを有する高密度スタティックランダムアクセスメモリアレイを対象とする方法および装置に関する。
【背景技術】
【０００２】
ランダムアクセスメモリ（ＲＡＭ）は、現代のデジタルアーキテクチャのユビキタス構成要素である。ＲＡＭは、スタンドアロンデバイスであり得るか、またはマイクロプロセッサ、マイクロコントローラ、特定用途向け集積回路（ＡＳＩＣ）、システムオンチップ（ＳｏＣ）、および他の同様のデバイスなど、ＲＡＭを使用するデバイスに組み込まれ得る。ＲＡＭは揮発性または不揮発性であり得る。揮発性ＲＡＭは、電力が除去されたときは、その記憶された情報を失う。不揮発性ＲＡＭは、電力が除去されたときでも、メモリ内容を維持することができる。１つのタイプの揮発性ＲＡＭは、スタティックランダムアクセスメモリ（ＳＲＡＭ）であり、ＳＲＡＭは通常、メモリビットセルとして双安定ラッチ回路を使用する。
【０００３】
現代の市場動向は、ＳＲＡＭの設計および生産に影響を与えており、そのため、新しいＳＲＡＭ設計の物理的サイズを縮小することが求められている。ＣＭＯＳ技術を使用して１４ｎｍのフィーチャサイズ以下で（ムーアの法則に従って）ＳＲＡＭ回路の密度を倍増し続けるには、より高い密度、より高い歩留まり、およびより低い生産コストを実現するようにＳＲＡＭレイアウトが最適化される必要がある。研究者は、ビットセルとメモリアレイレベルの両方でコスト効果の高いＳＲＡＭレイアウト最適化を図ることに直面している。
【０００４】
従来の６トランジスタ（６Ｔ）ＳＲＡＭ設計、たとえば、第１の金属層中のワード線（ＷＬ）および第２の金属層中のビット線（ＢＬ）を有する図１の６Ｔ  ＳＲＡＭ設計１００は、ずれた不整合の金属島を有する。回路フィーチャサイズが２２ｎｍであるとき、図１に示す構造は、リソグラフィ−エッチング−リソグラフィ−エッチングと呼ばれる（ＬＥＬＥとも呼ばれる）作製技法を使用して別々に個々に作製されなければならない。一方、フィーチャサイズを２２ｎｍ未満に縮小するには、ずれた不整合の金属島を別々に個々に作製するためにマスクカウントの増大を伴うトリプルパターニング（すなわち、ＬＥＬＥＬＥ）が必要である。マスクの数が増えると、作製コストが上昇し、作製速度が低下し、マスクカウントが増大し、作製歩留まりが低下する。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
したがって、本明細書で提供する改善された方法および装置を含む、従来の方法および装置を改善する方法および装置に対する長年にわたる産業界のニーズが存在する。
【課題を解決するための手段】
【０００６】
本概要は、本教示のいくつかの態様の基本的理解を可能にする。本概要は詳細において網羅的ではなく、すべての重要な特徴を特定するものでもなく、また特許請求の範囲を限定するものでもない。
【０００７】
スタティックランダムアクセスメモリ（ＳＲＡＭ）を作製するための例示的な方法および装置が開示される。例示的な方法は、自己整合ダブルパターニング技法を使用して、第１の層において第１の方向に向けられた複数のほぼ平行の第１の金属線を形成するステップを含む。本方法はまた、第１の方向にほぼ直角の第２の方向で、カットマスクを使用して、ほぼ平行の第１の金属線をエッチングして、ほぼ平行の第１の金属線を、第１の方向においてほぼ整合する第１のそれぞれの側面および第２の方向においてほぼ整合する第２のそれぞれの側面を有する複数の島に分離するステップを含む。複数の島における１つの島は、ビット線、正の電力導体、および負の電力導体のうちの１つとして構成され得る。本方法はまた、第２の層において、第１の方向に向けられた複数の第２の金属線を形成するステップ、ならびに複数の第２の金属線における１つの第２の金属線に結合されたゲートおよび複数の島における１つの島に結合されたドレインを含むシリコン−ゲルマニウムｐ型金属−酸化物−シリコン（ＰＭＯＳ）パスゲートトランジスタを形成するステップを含む。複数の第２の金属線における１つの第２の金属線は、ワード線として構成され得る。ＳＲＡＭは、モバイルデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末、固定位置データユニット、およびコンピュータのうちの少なくとも１つに組み込まれ得る。
【０００８】
さらなる例では、リソグラフィデバイスに前述の方法の少なくとも一部を実行させるように構成されたリソグラフィデバイス実行可能命令を記憶した非一時的コンピュータ可読媒体が提供される。
【０００９】
別の例では、装置が提供される。本装置は、基板上に形成され、あらゆる第３の島を除いて、第１の方向においてほぼ整合する第１のそれぞれの側面および第２の方向においてほぼ整合する第２のそれぞれの側面を有する複数の金属島を含むＳＲＡＭを含む。ＳＲＡＭはまた、第２の層における、第１の方向に向けられた複数の金属線、ならびに複数の第２の金属線における１つの金属線に結合されたゲートおよび複数の金属島における１つの島に結合されたドレインを含むシリコン−ゲルマニウムＰＭＯＳパスゲートトランジスタを含む。装置の少なくとも一部が半導体ダイに組み込まれてよい。本装置は、ＳＲＡＭが統合される、基地局およびモバイルデバイスのうちの少なくとも１つを含むことができる。本装置はまた、ＳＲＡＭが構成部分である、モバイルデバイス、基地局、端末、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末、固定位置データユニット、およびコンピュータのうちの少なくとも１つを含むことができる。
【００１０】
また、ＳＲＡＭを作製するための例示的な方法が開示される。本方法は、自己整合ダブルパターニング技法を使用して、第１の層において第１の方向に向けられた複数のほぼ平行の第１の金属線を形成するためのステップ、ならびに第１の方向にほぼ直角の第２の方向で、カットマスクを使用して、ほぼ平行の第１の金属線をエッチングして、ほぼ平行の第１の金属線を、第１の方向においてほぼ整合する第１のそれぞれの側面および第２の方向においてほぼ整合する第２のそれぞれの側面を有する複数の島に分離するためのステップを含む。複数の島における１つの島は、ビット線、正の電力導体、および負の電力導体のうちの１つとして構成され得る。本方法はまた、第２の層において、第１の方向に向けられた複数の第２の金属線を形成するためのステップ、ならびに複数の第２の金属線における１つの第２の金属線に結合されたゲートおよび複数の島における１つの島に結合されたドレインを含むシリコン−ゲルマニウムＰＭＯＳパスゲートトランジスタを形成するためのステップを含む。複数の第２の金属線における１つの第２の金属線は、ワード線として構成され得る。本方法はまた、モバイルデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末、固定位置データユニット、およびコンピュータのうちの少なくとも１つにＳＲＡＭを組み込むためのステップを含むことができる。
【００１１】
また、６トランジスタスタティック読取り専用メモリビットセルを読み取るための方法が開示される。本方法は、ビット線をプリディスチャージし、論理低にワード線を保持して、高チャネルモビリティシリコン−ゲルマニウムＰＭＯＳパスゲートトランジスタをオンにし、それによって、読取り電流をビット線からパスゲートトランジスタおよび（４トランジスタ双安定ラッチ回路における）ＰＭＯＳプルアップトランジスタを通って電源に流すステップを含む。
【００１２】
上記の概要は、詳細な説明および図面をより十分に理解できるように、本教示の特徴および技術的利点のうちのいくつかを広く概説したものである。詳細な説明では追加的な特徴および利点についても説明する。本教示の同じ目的を実施するために他の構造を修正または設計する際の基礎として、概念および開示する実施形態が容易に利用され得る。そのような等価な構成は、特許請求の範囲に記載された本教示の技術から逸脱しない。本教示を特徴付ける発明性がある特徴は、さらなる目的および利点とともに、詳細な説明および添付の図からより十分に理解される。図面の各々は例示および説明のみのために与えられ、本教示を限定しない。
【００１３】
添付の図面は、本教示の例について説明するために提示され、限定するためのものではない。
【図面の簡単な説明】
【００１４】
【図１】例示的な従来の６トランジスタスタティックランダムアクセスメモリ設計を示す図である。
【図２】例示的な高性能ビットセルの概略を示す図である。
【図３】先進的金属パターニングを有する高密度スタティックランダムアクセスメモリビットセルを作製するための例示的な方法を示す図である。
【図４】金属１層ワード線の作製に関する例示的な詳細を示す図である。
【図５】同様に、先進的金属パターニングを有する高密度スタティックランダムアクセスメモリビットセルを作製するための例示的な方法を示す図である。
【図６】例示的な通信システムを示す図である。
【図７】例示的なアクセスポイントを示す図である。
【図８】例示的なワイヤレスデバイスの機能ブロック図である。
【発明を実施するための形態】
【００１５】
慣例に従って、図面に示される特徴は、一定の縮尺で描かれていない可能性がある。したがって、示された特徴の寸法は、明快にするために、任意に拡大または縮小されている可能性がある。慣例に従って、図面のうちのいくつかは、明快にするために簡略化されている。したがって、図面は、特定の装置または方法のすべての構成要素を示すとは限らない。さらに、同様の参照番号は、本明細書および図を通して同様の特徴を示す。
【００１６】
序論
先進的金属パターニングを有する高密度スタティックランダムアクセスメモリ（ＳＲＡＭ）アレイを対象とする方法および装置が提供される。たとえば、プロセスマージンの改善、コストの低減およびメモリ周辺設計ソリューションの単純化を可能にするようにカットされた垂直の第１の金属層および単一の水平の第１の金属層を含む新しいＳＲＡＭアレイレイアウトが提供される。提案されるＳＲＡＭ設計は、１方向の（垂直の）対称的な第１の金属層パターニングを可能にし、それにより、マスクの有効数を減らす。
【００１７】
一例では、ＳＲＡＭを作製するための方法が提供される。本方法は、自己整合ダブルパターニング（ＳＡＤＰ）技法を使用して、第１の層において第１の方向に向けられた複数のほぼ平行の第１の金属線を形成するステップを含む。本方法はまた、第１の方向にほぼ直角の第２の方向で、カットマスクを使用して、ほぼ平行の第１の金属線をエッチングして、ほぼ平行の第１の金属線を、第１の方向において整合する第１のそれぞれの側面および第２の方向において整合する第２のそれぞれの側面を有する複数の島に分離するステップを含む。本方法はまた、第２の層において、第１の方向に向けられた複数の第２の金属線を形成するステップを含む。複数の島における１つの島は、ビット線、正の電力導体、および負の電力導体のうちの１つとして構成され得る。複数の第２の金属線における１つの第２の金属線は、ワード線（ＷＬ）として構成され得る。ＷＬおよび複数の島は第１の金属層にあるが、特定の１組の順序で連続的にパターニングされ得る。
【００１８】
本明細書で開示する例示的な装置および方法は、有利なことに、長年にわたる産業界のニーズならびにこれまでに同定されていない他のニーズに対処し、従来の方法および装置の欠点を軽減する。たとえば、本明細書における開示される装置および方法によって提供される利点は、従来の技法に対する作製コスト、作製速度、マスクカウント、回路密度、および作製歩留まりの改善を含む。提供される装置はスケーラブルでもある。
【００１９】
本出願の本文および図面では、例示的な実施形態が開示される。本発明の範囲から逸脱することなく、代替の実施形態が考案され得る。さらに、本教示の従来の要素は、本教示の態様を曖昧にすることを避けるために、詳細には説明されないことも、省略されることもある。
【００２０】
本明細書で使用する「例示的な」いう用語は、「例、実例、または例示として働くこと」を意味する。「例示的な」として説明するいかなる実施形態も、他の実施形態よりも好ましいかまたは有利であると必ずしも解釈されるべきではない。同様に、「本発明の実施形態」という用語は、本発明のすべての実施形態が、論じられた特徴、利点または動作モードを含むことを必要としない。本明細書において「一例では」、「例」、「１つの特徴では」、および／または「特徴」という用語を使用する場合、必ずしも同じ特徴および／または例を指すとは限らない。さらに、特定の特徴および／または構造は、１つまたは複数の他の特徴および／または構造と組み合わせることができる。その上、本明細書で説明する装置の少なくとも一部分は、本明細書で説明する方法の少なくとも一部分を実行するように構成できる。
【００２１】
「接続される」、「結合される」という用語、またはそれらのいかなる変形形態も、要素間の直接的または間接的な任意の接続または結合を意味し、仲介要素を介して互いに「接続」または「結合」される２つの要素間に仲介要素の存在を含むことができることに留意されたい。要素間の結合および／または接続は、物理的、論理的、またはそれらの組合せであってもよい。本明細書で使用する要素は、たとえば、１つまたは複数のワイヤ、ケーブル、および／またはプリントされた電気接続部を使用することによって、ならびに電磁エネルギーを使用することによって互いに「接続」または「結合」できる。電磁エネルギーは、無線周波数領域、マイクロ波領域、および／または光学的（可視と不可視の両方の）領域の波長を有することができる。これらは、いくつかの非限定的かつ非網羅的な例である。
【００２２】
「信号」という用語は、データ信号、オーディオ信号、ビデオ信号、マルチメディア信号、アナログ信号、および／またはデジタル信号などの任意の信号を含むことができることを理解されたい。多種多様な技術および技法のうちのいずれかを使用して情報および信号を表すことができる。たとえば、本明細書で説明するデータ、命令、処理ステップ、コマンド、情報、信号、ビット、および／もしくはシンボルは、電圧、電流、電磁波、磁場および／もしくは磁性粒子、光場および／もしくは光学粒子、またはそれらの任意の組合せによって表され得る。
【００２３】
本明細書における「第１の」、「第２の」などの呼称を使用する要素へのあらゆる参照は、これらの要素の数量および／または順序を限定するものではない。むしろ、これらの呼称は、２つ以上の要素、および／または要素の実例を区別する都合のよい方法として使用されている。したがって、第１および第２の要素への参照は、２つの要素のみを使用することができること、または第１の要素が第２の要素に必ず先行しなければならないことを意味しない。また、別段に記載されていない限り、１組の要素は、１つまたは複数の要素を備えることができる。加えて、明細書または特許請求の範囲で使用される「Ａ、Ｂ、またはＣのうちの少なくとも１つ」という形態の用語は、「ＡもしくはＢもしくはＣまたはこれらの要素の任意の組合せ」と解釈できる。
【００２４】
本明細書で使用する用語は、特定の実施形態について説明するためのものにすぎず、限定を意図するものではない。本明細書で使用する単数形「ａ」、「ａｎ」、および「ｔｈｅ」は、文脈が別段に明確に示さない限り、複数形も含むものとする。さらに、「備える（ｃｏｍｐｒｉｓｅｓ）」、「備えている（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」、および「含んでいる（ｉｎｃｌｕｄｉｎｇ）」という用語は、本明細書で使用する場合、述べられた特徴、整数、ステップ、動作、要素、および／または構成要素の存在を指定するが、１つもしくは複数の他の特徴、整数、ステップ、動作、要素、構成要素、および／またはこれらの群の存在および／または追加を排除しない。
【００２５】
提供される装置は、限定はしないが、モバイルデバイス、モバイル電話、ワイヤレスデバイス、携帯情報端末（ＰＤＡ）、ハンドヘルドコンピュータ、ポータブルコンピュータ、ＧＰＳ受信機、ナビゲーションデバイス、カメラ、オーディオプレーヤ、カムコーダ、ゲーム機、腕時計、置時計、計算機、テレビ、フラットパネルディスプレイ、コンピュータモニタ、オーディオディスプレイ（たとえば、オドメーターディスプレイなど）、コックピットコントロール、コックピットディスプレイ、カメラ（たとえば、車両内の後面および／もしくは側面カメラ）に結合されたディスプレイ、電子写真フレーム、電子掲示板、電光サイン、およびプロジェクタのうちの少なくとも１つなど、メモリを有する電子デバイスの一部であること、ならびに／またはそのような電子デバイスに結合されることがある。
【００２６】
「モバイルデバイス」という用語は、限定はされないが、モバイルフォン、モバイル通信デバイス、ページャ、携帯情報端末、個人情報管理装置、モバイルハンドヘルドコンピュータ、ポータブルコンピュータ、ワイヤレスデバイス、ワイヤレスモデム、および／または一般に個人によって持ち運ばれ、通信機能（たとえば、ワイヤレス、セルラー、赤外線、短距離無線など）を有する他のタイプのポータブル電子デバイスと記述することができる。さらに、「ユーザ機器」（ＵＥ）、「モバイル端末」、「モバイルデバイス」、および「ワイヤレスデバイス」という用語は、互換性のある場合がある。
【００２７】
略語
頻繁に使用される略語および頭文字の以下のリストは、本開示を理解するのを助けるために提供されており、限定するものとして提供されてはいない。
６Ｔ  ＳＲＡＭ−  ６トランジスタスタティックランダムアクセスメモリ
ＢＬ  −  ビット線
ＢＬｂ  −  ビット線補完
ＣＵＴ  −  （たとえば、切除、エッチングなどによって）以前堆積した材料を除去すること
Ｇｅ  −  ゲルマニウム
ＬＥ  −  リソグラフィとそれに続くエッチング
ＬＥＬＥ  −  リソグラフィと、それに続くエッチングと、それに続く第２のリソグラフィと、それに続く第２のエッチング
ＬＥＬＥＬＥ  −  リソグラフィと、それに続くエッチングと、それに続く第２のリソグラフィと、それに続く第２のエッチングと、それに続く第３のリソグラフィと、それに続く第３のエッチング。
Ｍ０、Ｍ１  −  金属層番号０、金属層番号１など。
ＭＤ１  −  金属層１の下のライン金属層スタックの２つの中間部のうちの第１のもの。
ＭＤ２  −  金属層１の下のライン金属層スタックの２つの中間部のうちの第２のもの。
ＭＰ  −  ポリシリコンゲートのライン金属接点の中間部。
ＮＭＯＳ  −  ｎ型金属−酸化物−半導体
ＰＤ  −  プルダウン
ＰＧ  −  パスゲート
ＰＭＯＳ  −  ｐ型金属−酸化物−半導体
ＰＯ  −  ポリシリコン
ＰＵ  −  プルアップ
ＳＡＤＰ  −  自己整合ダブルパターニング
Ｓｉ  −  シリコン
ＳＬ  −  ソースゲート
ＳＲＡＭ  −  スタティックランダムアクセスメモリ
ＵＥ  −  ユーザ機器
Ｖ０、Ｖ１  −  垂直相互接続アクセス（すなわち、ビア）層番号
ＷＬ  −  ワード線
【００２８】
図面の説明
図２は、先進的金属パターニングを有する高密度スタティックランダムアクセスメモリ（ＳＲＡＭ）アレイの一例である例示的な高性能ビットセル２００の概略を示す。ビットセル２００は、双安定ラッチ回路２１５のそれぞれの入力部２１０Ａ〜２１０Ｂに結合されたパスゲート（ＰＧ）２０５Ａ〜２０５Ｂとして構成された２つのｐ型金属−酸化物−半導体（ＰＭＯＳ）トランジスタを含む。パスゲート２０５Ａ〜２０５Ｂとして構成された２つのＰＭＯＳトランジスタは、シリコンゲルマニウム（ＳｉＧｅ）など、シリコンよりも高いチャネルモビリティを有する材料で作製され得る。双安定ラッチ回路２１５は、それぞれのプルダウン（ＰＤ）ｎ型金属−酸化物−半導体（ＮＭＯＳ）トランジスタ２２５Ａ〜２２５Ｂと直列に結合されたプルアップ（ＰＵ）ＰＭＯＳトランジスタ２２０Ａ〜２２０Ｂからなる１対の相補型金属−酸化物−半導体（ＣＭＯＳ）インバータを含む。図２に示すように、ＰＭＯＳトランジスタ２２０Ａ〜２２０Ｂのゲートおよび出力部は、それぞれのＮＭＯＳトランジスタ２２５Ａ〜２２５Ｂと交差結合される。
【００２９】
動作中、電力が印加され、ビットが高性能ビットセル２００に書き込まれることがあり、高性能ビットセル２００はビットを保持することができ、ビットは高性能ビットセル２００から読み取られることがある。電力が高性能ビットセル２００から除去されたとき、高性能ビットセル２００はもはやビットを保持していない。パスゲート２０５Ａ〜２０５Ｂは、ビット線（ＢＬ、ＢＬｂ）と双安定ラッチ回路２１５との間のアクセスを制御して、双安定ラッチ回路２１５によるビットの書込み、保持、および読取りを制御する。
【００３０】
図２はまた、例示的な高性能ビットセル２００の低電力読取り動作を実行することを示している。ビット線はほぼゼロのボルトでプリディスチャージされる。ワード線（ＷＬ）は低に保持されて、パスゲート２０５Ａ〜２０５Ｂがオンにされ、ビット線と双安定ラッチ回路２１５との間の電流フロー（すなわち、アクセス）が可能になる。結果として、セル読取り電流は、ビット線のうちの一方、パスゲート２０５Ａ〜２０５Ｂのうちの一方、およびＰＵ  ＰＭＯＳトランジスタ２２０Ａ〜２２０Ｂのうちの一方を通って、ＶＤＤに流れる（セル読取り電流が流れるＰＵ  ＰＭＯＳトランジスタは、双安定ラッチ回路２１５の状態に左右される）。これは、実質的にＶＤＤに、ビット線のうちの一方に対する電圧をプルアップし、他方のビット線を実質的に接地の電位にする。ビット線に結合されたセンス増幅器が使用されて、どちらのビット線がプルアップされているかを判断し、それにより、高性能ビットセル２００が論理「０」または論理「１」を格納する場合を識別することができる。
【００３１】
図３は、例示的な高性能ビットセル２００などの先進的金属パターニングを有する高密度ＳＲＡＭビットセルを作製するための例示的な方法３００を示す。図示のビットセルは、先進的金属パターニングを有する高密度ＳＲＡＭビットセルのアレイを形成するように結合され得る。
【００３２】
ステップ３０５において、ポリシリコンゲート（ＰＯ）構造（たとえば、ＰＧ２０５Ａ〜２０５Ｂ）が、リソグラフィ−エッチング−リソグラフィ−エッチング（ＬＥＬＥ）または自己整合ダブルパターニング（ＳＡＤＰ）技法を使用して形成され、次いでカットされる。
【００３３】
ＳＡＤＰ技法は、リソグラフィ装置の限界寸法よりも小さい（たとえば、約２倍小さい）限界寸法でのフィーチャサイズを有する構造を形成するために使用され得る。ＳＡＤＰ技法は、材料の平行線を作製するのに特に役に立つ。
【００３４】
一例では、ＳＡＤＰ技法は、リソグラフィ装置の標準的限界寸法よりも２倍小さいフィーチャサイズを有するスペーサマスクを形成することを含む。第一に、構造を形成するポリシリコン材料の層が基板上に堆積される。次いで、スペーサマスクがこの材料の層の上に形成される。
【００３５】
スペーサマスクが、リソグラフィ装置の標準的限界寸法で、テンプレートマスクとともに犠牲材料の第１のフォトリソグラフィ堆積を使用して形成され、その後、リソグラフィ装置の限界寸法でのリソグラフィマスクを通した第１のエッチングが続く。次いで、スペーサマスクを形成するための第２の材料の第２のフォトリソグラフィ堆積が実行され、その後、第２の材料の特定の深度を除去するための第２のエッチングが続く。犠牲材料を除去するために第３のエッチングが後続し、第２のエッチングにおいて除去されていない第２の材料で形成されたスペーサマスクが残る。以前堆積したポリシリコン材料の、スペーサマスクを通した第４のエッチングは、リソグラフィ装置の標準的限界寸法よりも小さい限界寸法でのフィーチャサイズを有する構造を形成する。このようにして、スペーサマスクの各線は２つの線を生成する。次いでスペーサマスクは除去され得る。
【００３６】
ステップ３１０において、ＭＤ１およびＭＰ構造が、それぞれのＬＥＬＥ技法を使用して形成される。
【００３７】
ステップ３１５において、ＬＥＬＥまたはリソグラフィ−エッチング−リソグラフィ−エッチングリソグラフィ−エッチング（ＬＥＬＥＬＥ）技法を使用してビアレベル０（Ｖ０）構造が形成される。さらに、ＬＥ技法を使用して単一方向において（一番左、中央、および一番右の垂直線として示される）第１の金属線を形成することによって金属レベル１（Ｍ１）構造が形成され、次いで金属線が、カットマスクを使用してほぼ等しい間隔で（たとえば、連続的に）カットされる。このようにして、第１の金属線の方向にほぼ直角の方向で第１の金属線がカットされて、ほぼ平行の第１の金属線が、第１の金属線の方向においてほぼ整合する第１のそれぞれの側面および第１の金属線にほぼ直角に整合する第２のそれぞれの側面を有する複数の島に分離される。これにより、ずれる代わりに整合する複数の島で島が生じる。カットの後、ワード線（ＷＬ）として構成された２つの金属線が、第１の金属線と平行に形成される。さらなる詳細については図４を参照されたい。
【００３８】
ステップ３２０において、ビアレベル０（Ｖ１）構造が、ＬＥＬＥ技法を使用して形成される。さらに、ＬＥＬＥまたはＳＡＤＰ技法を使用して単一方向において第２の金属線を形成することによって、金属レベル２（Ｍ２）構造が形成される。第２の金属線は、ＶＳＳおよびＢＬ線として構成される。
【００３９】
図４は、例示的な方法３００における金属１層（Ｍ１）ワード線（ＷＬ）の作製に関する例示的な詳細４００を示す。詳細には、一例において、ステップ３１５においてカット技法中に形成されたＶＤＤ、ＢＬおよび／またはＶＳＳ島は、ＷＬ幅がほぼ４０ｎｍであるときに２７６０ｎｍ＾２（４０ｎｍ×６９ｎｍ＝２７６０ｎｍ＾２）もの大きさになり得る。したがって、この設計では最小許容ランディングパッドエリアよりも大きいランディングパッドエリアが提供され得る。また、この設計では最小許容ランディングパッドエリアも提供され得る。
【００４０】
図５も同様に、例示的な高性能ビットセル２００などの先進的金属パターニングを有する高密度ＳＲＡＭビットセルを作製するための例示的な方法５００を示す。図示のビットセルは、先進的金属パターニングを有する高密度スタティックランダムアクセスメモリビットセルのアレイを形成するように結合され得る。
【００４１】
ステップ５０５において、ＰＯ構造が、ＬＥＬＥまたはＳＡＤＰ技法を使用して形成され、次いでカットされる。
【００４２】
ステップ５１０において、ＭＤ１およびＭＰ構造が、それぞれのＬＥＬＥ技法を使用して形成される。
【００４３】
ステップ５１５において、ビアレベル０（Ｖ０）構造が、ＬＥＬＥＬＥ技法を使用して形成される。さらに、ＬＥ技法を使用して単一方向において（一番左、中央、および一番右の垂直線として示される）第１の金属線を形成することによって金属レベル１（Ｍ１）構造が形成され、次いで金属線が、カットマスクを使用してほぼ等しい間隔でカットされる。ステップ５１５において、カットは、ＶＳＳとして構成された島（たとえば、あらゆる第３の島）を除いて連続的であり得る。ＶＳＳ線を２つの別々の島に分離しないことで、（たとえば、ステップ３２０に示すような）２つの隣接するＶＳＳ線を組み合わせて単一のＶＳＳ線にすることが可能になる。この組合せは、ビット線の静電容量を低減し、それによりビットセルの電気性能を改善する。さらに、第１の金属線の方向にほぼ直角の方向で第１の金属線がカットされて、ほぼ平行の第１の金属線が、（ＶＳＳとして構成された島を除いて）第１の金属線の方向においてほぼ整合する第１のそれぞれの側面および第１の金属線にほぼ直角に整合する第２のそれぞれの側面を有する複数の島に分離される。これにより、ずれる代わりに整合する島が生じる。カットの後、ワード線（ＷＬ）として構成された２つの金属線が、第１の金属線と平行に形成される。
【００４４】
ステップ５２０において、（黒の囲みとして示される）ビアレベル０（Ｖ１）構造が、ＬＥＬＥ技法を使用して形成される。さらに、ＬＥＬＥまたはＳＡＤＰ技法を使用して単一方向において第２の金属線を形成することによって、金属レベル２（Ｍ２）構造が形成される。第２の金属線は、ＶＳＳおよびＢＬ線として構成される。
【００４５】
図６は、本開示の実施形態が有利に利用され得る例示的な通信システム６００を示す。例示のために、図６は、３つのリモートユニット６０５、６１５、および６２５と、２つの基地局６２０Ａ〜Ｂとを示す。通信システム６００は、より多いまたは少ないリモートユニットと、より多いまたは少ない基地局とを有してもよい。リモートユニット６０５、６１５、および６２５は、本明細書でさらに論じるように、本開示の実施形態６１０Ａ〜Ｃの少なくとも一部を含む。図６はまた、基地局６２０Ａ〜Ｂからリモートユニット６０５、６１５、および６２５への順方向リンク信号６３０、ならびにリモートユニット６０５、６１５、および６２５から基地局６２０Ａ〜Ｂへの逆方向リンク信号６３５を示す。
【００４６】
図６では、リモートユニット６０５はモバイル電話として示され、リモートユニット６１５はポータブルコンピュータとして示され、リモートユニット６２５はワイヤレスローカルループシステム中の固定位置リモートユニットとして示されている。各例では、リモートユニット６１５は、モバイルデバイス、モバイル電話、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、携帯情報端末などのポータブルデータユニット、ＧＰＳ対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、またはデータもしくはコンピュータ命令の記憶もしくは取込みを行う任意の他のデバイス、あるいはそれらの任意の組合せであってよい。図６は、本開示の教示によるリモートユニットを示しているが、本開示は、これらの例示的なリモートユニットに限定されない。本開示の実施形態は、ＳＲＡＭメモリを含む任意のデバイスにおいて適切に利用され得る。
【００４７】
図７は、例示的なアクセスポイント（ＡＰ）７００を示す。アクセスポイント７００は、たとえば、基地局６２０Ａ〜Ｂのいずれかであり得る。図示のように、アクセスポイント７００は、１つまたは複数のモバイルデバイス（たとえば、ユーザデバイス７０５Ａ〜Ｂ）と通信するために様々な動作を実行する、ＴＸデータプロセッサ７１０、シンボル変調器７２０、送信機ユニット（ＴＭＴＲ）７３０、１つまたは複数のアンテナ（たとえば、アンテナ７４０Ａ〜Ｂ）、受信機ユニット（ＲＣＶＲ）７５０、シンボル復調器７６０、ＲＸデータプロセッサ７７０、および構成情報プロセッサ７８０を含む。アクセスポイント７００は、１つまたは複数のコントローラおよび／またはプロセッサ（コントローラ／プロセッサ７８５として単数において示される）と、関連するデータまたは命令を記憶するように構成されるメモリ７９０（たとえば、高性能ビットセル２００）とを含むこともできる。全体として、バス７９５を介して、これらのユニットは、通信のために使用される１つまたは複数の適切な無線技術、ならびにアクセスポイント７００に関する他の機能に従って、処理を実行し得る。例示的な高性能ビットセル２００は、ＴＸデータプロセッサ７１０、シンボル変調器７２０、送信機ユニット７３０、受信機ユニット７５０、シンボル復調器７６０、ＲＸデータプロセッサ７７０、および／または構成情報プロセッサ７８０および／またはコントローラ／プロセッサ７８５など、アクセスポイント７００の一部分の中の回路の一部であること、および／またはアクセスポイント７００の一部分に結合されることがある。一例では、基地局６２０Ａ〜Ｂのいずれかおよび／またはアクセスポイント７００は、本明細書で説明する方法の少なくとも一部を実行するように構成される。
【００４８】
アクセスポイント７００は、ワイヤレスローカルエリアネットワーク（ＷＬＡＮ）エアインターフェース（たとえば、ＩＥＥＥ８０２．１１ｘプロトコルによる）および／またはセルラーエアインターフェース（たとえば、ＬＴＥプロトコルによる）を提供し得る。アクセスポイント７００は、ユーザデバイス（たとえば、ユーザデバイス７０５Ａ〜Ｂ）と通信することができ、ユーザデバイス（たとえば、ユーザデバイス７０５Ａ〜Ｂ）は、アクセスポイント７００と通信することができる。一般に、アクセスポイント７００は、産業科学医療（ＩＳＭ）用無線帯域などのワイヤレススペクトルの無認可部分にわたってエアインターフェース（たとえば、ＩＥＥＥ８０２．１１ｘプロトコルによる）を提供することができ、かつ／または、セルラー通信用に確保されたワイヤレス帯域の認可部分にわたってエアインターフェース（たとえば、ＬＴＥプロトコルによる）を提供し得る。アクセスポイント７００はまた、ワイヤレススペクトルの無認可部分にわたってセルラー（たとえば、ＬＴＥ）接続を提供するように構成され得る。このタイプの無認可セルラー動作は、ワイヤレススペクトルの認可部分（たとえば、ＬＴＥ補助ダウンリンク（ＳＤＬ：Ｓｕｐｐｌｅｍｅｎｔａｌ  ＤｏｗｎＬｉｎｋ））およびワイヤレススペクトルの無認可部分（たとえば、ＬＴＥ無認可（ＬＴＥ−Ｕｎｌｉｃｅｎｓｅｄ））で動作するアンカー認可キャリア（ａｎｃｈｏｒ  ｌｉｃｅｎｓｅｄ  ｃａｒｒｉｅｒ）の使用を含み得るか、またはアンカー認可キャリアを使用することなく動作するスタンドアロン構成（たとえば、ＬＴＥスタンドアロン）であり得る。
【００４９】
図８は、通信システム６００内で利用できるワイヤレスデバイス８００（たとえば、モバイルデバイス）において利用できる様々な構成要素を示す。ワイヤレスデバイス８００は、本明細書で説明する装置を含むように構成され得るデバイスの一例である。ワイヤレスデバイス８００は、たとえば、３つのリモートユニット６０５、６１５、および６２５のいずれかであり得る。ワイヤレスデバイス８００は、ユーザデバイス（たとえば、ユーザデバイス７０５Ａ〜Ｂ）などのモバイルデバイスであり得る。
【００５０】
ワイヤレスデバイス８００は、ワイヤレスデバイス８００の動作を制御するプロセッサ８０５を含み得る。プロセッサ８０５は、中央処理装置（ＣＰＵ）と呼ばれることもある。メモリ８１０は、読取り専用メモリ（ＲＯＭ）とランダムアクセスメモリ（ＲＡＭ）の両方（たとえば、高性能ビットセル２００）を含むことができ、プロセッサ８０５に命令およびデータを提供する。メモリ８１０の一部分は、不揮発性ランダムアクセスメモリ（ＮＶＲＡＭ）を含むこともできる。プロセッサ８０５は、メモリ８１０内に記憶されたプログラム命令に基づいて、論理演算および算術演算を実行する。メモリ８１０中の命令は、本明細書で説明する方法を実施するように実行可能であり得る。
【００５１】
プロセッサ８０５は、１つまたは複数のプロセッサを用いて実装される処理システムを備えてもよいし、その構成要素であってもよい。１つまたは複数のプロセッサは、マイクロプロセッサ、マイクロコントローラ、デジタル信号プロセッサ（ＤＳＰ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、プログラマブル論理デバイス（ＰＬＤ）、コントローラ、状態機械、ゲート論理、個別ハードウェア構成要素、専用ハードウェア有限状態機械、ならびに／または情報を算出および／もしくは操作し得る任意の他の適切なエンティティを用いて実装され得る。
【００５２】
処理システムは、ソフトウェアを記憶する非一時的機械可読媒体を含むこともできる。ソフトウェアは、ソフトウェア、ファームウェア、ミドルウェア、マイクロコード、ハードウェア記述言語と呼ばれるにしても、他の呼ばれ方をするにしても、任意のタイプの命令を意味することができる。命令は、（たとえば、ソースコード形式、バイナリコード形式、実行可能コード形式、または任意の他の適切なコード形式の）コードを含み得る。命令は、１つまたは複数のプロセッサによって実行されたとき、プロセッサ（たとえば、プロセッサ８０５）を専用プロセッサに変換して、本明細書で説明する機能をプロセッサに実行させることができる。
【００５３】
ワイヤレスデバイス８００はまた、ハウジング８１５、ワイヤレスデバイス８００と遠隔地との間でデータの送受信を可能にする送信機８２０および受信機８２５を含むことができる。送信機８２０および受信機８２５を組み合わせて、トランシーバ８３０にすることができる。アンテナ８３５をハウジング８１５に取り付けることができ、トランシーバ８３０に電気的に結合することができる。ワイヤレスデバイス８００はまた、複数の送信機、複数の受信機、複数のトランシーバ、および／または複数のアンテナを含むことができる（図示せず）。
【００５４】
ワイヤレスデバイス８００はさらに、データを処理するように構成されたデジタル信号プロセッサ（ＤＳＰ）８４０を備えることができる。ワイヤレスデバイス８００はまた、ユーザインターフェース８４５をさらに備えることができる。ユーザインターフェース８４５は、キーパッド、マイクロフォン、スピーカ、および／またはディスプレイを備えることができる。ユーザインターフェース８４５は、ワイヤレスデバイス８００のユーザに情報を伝達し、かつ／またはユーザからの入力を受信する任意の要素および／または構成要素を含むことができる。
【００５５】
ワイヤレスデバイス８００の様々な構成要素は、バスシステム８５０によって互いに結合することができる。バスシステム８５０は、たとえば、データバス、ならびに、データバスに加えて、電力バス、制御信号バス、および／またはステータス信号バスを含み得る。ワイヤレスデバイス８００の構成要素は、何らかの他の機構を使用して、互いに入力を受け入れまたは提供するように一緒に結合されてよいことを、当業者は諒解するだろう。
【００５６】
例示的な高性能ビットセル２００は、プロセッサ８０５、メモリ８１０、送信機８２０、受信機８２５、および／またはＤＳＰ８４０など、ワイヤレスデバイス８００の一部分の中の回路の一部であること、および／またはワイヤレスデバイス８００の一部分に結合されることがある。一例では、基地６２０Ａ〜Ｂのいずれかおよび／またはワイヤレスデバイス８００は、本明細書で説明する方法の少なくとも一部を実行するように構成される。
【００５７】
いくつかの別個の構成要素が図８に示されているが、構成要素の１つまたは複数は、組み合わされてよく、または共通に実装されてよいことを当業者は理解するであろう。たとえば、プロセッサ８０５は、プロセッサ８０５に関して上述した機能を実装するだけでなく、ＤＳＰ８４０に関して上述した機能を実装するのにも使われ得る。さらに、図８に示される構成要素の各々は、複数の別々の要素を使用して実現することができる。
【００５８】
さらに、本明細書で開示する実施形態に関して説明する種々の例示的な論理ブロック、モジュール、回路、およびアルゴリズムステップは、電子ハードウェア、コンピュータソフトウェアまたは両方の組合せとして実装され得ることを、当業者は理解されよう。ハードウェアとソフトウェアのこの互換性を明確に示すために、種々の例示的な構成要素、ブロック、モジュール、回路、およびステップが、全般にそれらの機能に関してこれまで説明されてきた。そのような機能がハードウェアとして実装されるか、ソフトウェアとして実装されるかは、特定の適用例および全体的なシステムに課された設計制約によって決まる。当業者は、説明した機能を特定の適用例ごとに様々な方法で実装してもよいが、そのような実装の決定は、本発明の範囲からの逸脱を引き起こすものと解釈されるべきではない。
【００５９】
いくつかの態様では、本明細書の教示は、利用可能なシステム資源を共有することによって（たとえば、帯域幅、送信電力、コーディング、インターリービングなどのうちの１つまたは複数を指定することによって）複数のユーザとの通信をサポートすることが可能な多元接続システムにおいて利用され得る。たとえば、本明細書の教示は、以下の技術の任意の１つまたは組合せに適用され得る。符号分割多元接続（ＣＤＭＡ）システム、多重キャリアＣＤＭＡ（ＭＣＣＤＭＡ）、広帯域ＣＤＭＡ（Ｗ−ＣＤＭＡ）、高速パケットアクセス（ＨＳＰＡ、ＨＳＰＡ＋）システム、時分割多元接続（ＴＤＭＡ）システム、周波数分割多元接続（ＦＤＭＡ）システム、シングルキャリアＦＤＭＡ（ＳＣ−ＦＤＭＡ）システム、直交周波数分割多元接続（ＯＦＤＭＡ）システム、または他の多元接続技法。本明細書の教示を利用するワイヤレス通信システムは、ＩＳ−９５、ｃｄｍａ２０００、ＩＳ−８５６、Ｗ−ＣＤＭＡ、ＴＤＳＣＤＭＡ、および他の規格など、１つまたは複数の規格を実装するように設計され得る。ＣＤＭＡネットワークは、Ｕｎｉｖｅｒｓａｌ  Ｔｅｒｒｅｓｔｒｉａｌ  Ｒａｄｉｏ  Ａｃｃｅｓｓ（ＵＴＲＡ）、ｃｄｍａ２０００、または何らかの他の技術などの無線技術を実装することができる。ＵＴＲＡは、Ｗ−ＣＤＭＡおよびＬｏｗ  Ｃｈｉｐ  Ｒａｔｅ（ＬＣＲ）を含む。ｃｄｍａ２０００技術は、ＩＳ−２０００、ＩＳ−９５およびＩＳ−８５６規格をカバーする。ＴＤＭＡネットワークは、Ｇｌｏｂａｌ  Ｓｙｓｔｅｍ  ｆｏｒ  Ｍｏｂｉｌｅ  Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ（ＧＳＭ）などの無線技術を実装することができる。ＯＦＤＭＡネットワークは、Ｅｖｏｌｖｅｄ  ＵＴＲＡ（Ｅ−ＵＴＲＡ）、ＩＥＥＥ８０２．１１、ＩＥＥＥ８０２．１６、ＩＥＥＥ８０２．２０、Ｆｌａｓｈ−ＯＦＤＭ（登録商標）などの無線技術を実装することができる。ＵＴＲＡ、Ｅ−ＵＴＲＡ、およびＧＳＭは、ユニバーサルモバイルテレコミュニケーションシステム（ＵＭＴＳ）の一部である。本明細書の教示は、３ＧＰＰ  Ｌｏｎｇ  Ｔｅｒｍ  Ｅｖｏｌｕｔｉｏｎ（ＬＴＥ）システム、Ｕｌｔｒａ−Ｍｏｂｉｌｅ  Ｂｒｏａｄｂａｎｄ（ＵＭＢ）システム、および他のタイプのシステムにおいて実装され得る。ＬＴＥは、Ｅ−ＵＴＲＡを使用するＵＭＴＳのリリースである。ＵＴＲＡ、Ｅ−ＵＴＲＡ、ＧＳＭ、ＵＭＴＳ、およびＬＴＥは、「第３世代パートナーシッププロジェクト」（３ＧＰＰ）という名称の組織の文書に記載されており、ｃｄｍａ２０００は、「第３世代パートナーシッププロジェクト２」（３ＧＰＰ２）という名称の組織の文書に記載されている。本開示のいくつかの態様は、３ＧＰＰ用語を使用して説明され得るが、本明細書の教示は、３ＧＰＰ（たとえば、Ｒｅ１９９、Ｒｅ１５、Ｒｅ１６、Ｒｅ１７）技術、および３ＧＰＰ２（たとえば、１ｘＲＴＴ、１ｘＥＶ−ＤＯ  ＲｅｌＯ、ＲｅｖＡ、ＲｅｖＢ）技術、ならびに他の技術に適用され得ることを理解されたい。これらの技術は、Ｌｏｎｇ  Ｔｅｒｍ  Ｅｖｏｌｕｔｉｏｎ（ＬＴＥ）を含む、新生のおよび将来のネットワークおよびインターフェースに使用され得る。
【００６０】
本明細書で開示する実施形態に関して説明する方法、シーケンス、および／またはアルゴリズムの少なくとも一部分は、直接ハードウェアにおいて、プロセッサによって実行されるソフトウェアにおいて、またはその２つの組合せにおいて具現化され得る。一例では、プロセッサは複数の個別ハードウェア構成要素を含む。ソフトウェアモジュールは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ−ＲＯＭ、および／または当技術分野で知られている任意の他の形態の記憶媒体中に常駐し得る。例示的な記憶媒体（たとえば、メモリ）は、プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことができるように、プロセッサに結合され得る。代替として、記憶媒体はプロセッサと一体であり得る。
【００６１】
さらに、多くの実施形態は、たとえばコンピューティングデバイスの要素によって実施される一連のアクションの観点から説明される。本明細書で説明するアクションは、特定の回路（たとえば、特定用途向け集積回路（ＡＳＩＣ））によって、１つもしくは複数のプロセッサによって実行されるプログラム命令によって、または両方の組合せによって実施され得る。さらに、本明細書で説明する一連のアクションは、実行されると、関連するプロセッサ（たとえば、専用プロセッサ）に本明細書で説明する機能の少なくとも一部分を実行させることになるコンピュータ命令の対応するセットを記憶している任意の形のコンピュータ可読記憶媒体内で完全に具現化されると考えることができる。したがって、本発明の様々な態様はいくつかの異なる形態で具現化でき、そのすべてが、特許請求する主題の範囲内に入ると考えられる。さらに、本明細書で説明する実施形態ごとに、任意のそのような実施形態の対応する回路について、本明細書では、たとえば、記載のアクションを実行する「ように構成された論理」として説明することがある。
【００６２】
本発明の実施形態は、本明細書で説明する方法を具現化するコンピュータ可読媒体を含み得る。したがって、本発明は例示の例に制限されず、本明細書で説明する機能を実行するための任意の手段が本発明の実施形態に含まれる。
【００６３】
開示されたデバイスおよび方法は、非一時的（すなわち、一時的ではない）コンピュータ可読媒体上に記憶されたＧｒａｐｈｉｃ  Ｄａｔａｂａｓｅ  Ｓｙｓｔｅｍ  Ｔｗｏ（ＧＤＳＩＩ）互換フォーマット、Ｏｐｅｎ  Ａｒｔｗｏｒｋ  Ｓｙｓｔｅｍ  Ｉｎｔｅｒｃｈａｎｇｅ  Ｓｔａｎｄａｒｄ（ＯＡＳＩＳ）互換フォーマット、および／またはＧＥＲＢＥＲ（たとえば、ＲＳ−２７４Ｄ、ＲＳ−２７４Ｘなど）互換フォーマットのコンピュータ実行可能ファイルとして設計されかつ構成されてよい。ファイルは、集積デバイスをファイルに基づいてリソグラフィデバイスとともに作製する作製ハンドラに提供され得る。本明細書で説明する構造の少なくとも一部分を形成するための材料の堆積は、物理気相堆積（ＰＶＤ、たとえば、スパッタリング）、プラズマ強化化学気相堆積（ＰＥＣＶＤ）、熱化学気相堆積（熱ＣＶＤ）、および／またはスピンコーティングなどの堆積技法を使用して実行され得る。本明細書で説明する構造の少なくとも一部分を形成するための材料のエッチングは、プラズマエッチングなどのエッチング技法を使用して実行され得る。一例では、集積デバイスは半導体ウェハ上にある。半導体ウェハは、半導体ダイとして切削され、半導体チップとしてパッケージ化されてよい。半導体チップは、本明細書で説明するデバイス（たとえば、モバイルデバイス）において使用され得る。
【００６４】
本出願に記述されるか、例示されるか、または図示されるもののいずれも、任意の構成要素、ステップ、特徴、物体、利益、利点、または均等物が特許請求の範囲に記載されているかどうかにかかわらず、それらの構成要素、ステップ、特徴、物体、利益、利点、または均等物を公衆に献呈することを意図していない。
【００６５】
本開示は本発明の例示的な実施形態を記載しているが、添付の特許請求の範囲によって規定される本発明の範囲から逸脱することなく、本明細書において様々な変更および修正を施せることに留意されたい。
【符号の説明】
【００６６】
１００  ６Ｔ  ＳＲＡＭ設計
２００  高性能ビットセル、ビットセル
２０５Ａ〜２０５Ｂ  パスゲート（ＰＧ）
２１０Ａ〜２１０Ｂ  入力部
２１５  双安定ラッチ回路
２２０Ａ〜２２０Ｂ  プルアップ（ＰＵ）ＰＭＯＳトランジスタ、ＰＭＯＳトランジスタ
２２５Ａ〜２２５Ｂ  プルダウン（ＰＤ）ｎ型金属−酸化物−半導体（ＮＭＯＳ）トランジスタ、ＮＭＯＳトランジスタ
３００  方法
４００  詳細
５００  方法
６００  通信システム
６０５  リモートユニット
６１０Ａ〜Ｃ  実施形態
６１５  リモートユニット
６２０Ａ〜Ｂ  基地局
６２５  リモートユニット
６３０  順方向リンク信号
６３５  逆方向リンク信号
７００  アクセスポイント（ＡＰ）
７０５Ａ〜Ｂ  ユーザデバイス
７１０  ＴＸデータプロセッサ
７２０  シンボル変調器
７３０  送信機ユニット（ＴＭＴＲ）
７４０Ａ〜Ｂ  アンテナ
７５０  受信機ユニット（ＲＣＶＲ）
７６０  シンボル復調器
７７０  ＲＸデータプロセッサ
７８０  構成情報プロセッサ
７８５  コントローラ／プロセッサ
７９０  メモリ
７９５  バス
８００  ワイヤレスデバイス
８０５  プロセッサ
８１０  メモリ
８１５  ハウジング
８２０  送信機
８２５  受信機
８３０  トランシーバ
８３５  アンテナ
８４０  デジタル信号プロセッサ（ＤＳＰ）
８４５  ユーザインターフェース
８５０  バスシステム
【図１】
0006625562.tif 000002
【図２】
0006625562.tif 000003
【図３】
0006625562.tif 000004
【図４】
0006625562.tif 000005
【図５】
0006625562.tif 000006
【図６】
0006625562.tif 000007
【図７】
0006625562.tif 000008
【図８】
0006625562.tif 000009