(57)【特許請求の範囲】
【請求項１】
第１電極層と、
第２電極層を含む外層と、
前記第１電極層及び前記第２電極層の間にある誘電体層と、を備える薄膜キャパシタであって、
前記第１電極層は、前記第１電極層と前記誘電体層との界面及び前記第１電極層の表面間の距離が最大となる１又は複数の領域Ｂを有し、
前記第１電極層の表面が厚み方向の外側に露出し、
前記第１電極層が金属層であり厚みが１０〜１００μｍであり、
前記第２電極層が金属層であり厚みが０．１〜２０μｍであり、
前記誘電体層がペロブスカイト構造を有する酸化物の層であり、厚みが１００〜１０００ｎｍであり、
前記外層は、前記界面及び前記外層の表面間の距離が最大となる１又は複数の領域Ｔ、及び、前記界面及び前記外層の表面間の距離が最大とならない１又は複数の領域ｔを有し、
前記外層の表面が厚み方向の外側に露出し、
前記外層が以下の（ａ）〜（ｃ）のいずれかであり、
（ａ）前記外層の表面は前記第２電極層の表面である。
（ｂ）前記外層が、前記第２電極層と、前記第２電極層及び前記誘電体層を覆う樹脂絶縁層と、前記樹脂絶縁層上に設けられた金属端子電極層と、前記金属端子電極と前記第１電極層または前記第２電極層とを接続する金属引出電極と、を備え、前記外層の表面は前記金属端子電極層の表面である。
（ｃ）前記外層が、前記第２電極層と、前記第２電極層及び前記誘電体層を覆う樹脂絶縁層と、前記樹脂絶縁層上に設けられた金属端子電極層及び追加樹脂絶縁層と、前記金属端子電極層と第１電極層または第２電極層とを接続する金属引出電極と、を備え、前記外層の表面は前記端子電極層及び前記追加樹脂絶縁層の表面である。
前記第１電極層からの前記追加樹脂絶縁層の厚みは１００μｍ以下であり、
前記金属端子電極層の厚みは０．１〜２０μｍであり、
全ての前記領域Ｂを前記界面と平行な面に投影した投影面積をＳＨｂとし、全ての前記領域Ｔを前記界面と平行な面に投影した投影面積をＳＨｔとし、前記第１電極層、前記外層及び前記誘電体層を前記界面と平行な面に投影した投影面積をＳとしたとき、前記ＳＨｂ及びＳが下記式（１）を満たし、前記ＳＨｔ及びＳが下記式（２）を満たす、薄膜キャパシタ。
６０％≦（ＳＨｂ／Ｓ）              （１）
６０％≦（ＳＨｔ／Ｓ）              （２）
【請求項２】
前記外層が前記領域Ｔを複数有し、
前記１又は複数の領域ｔのうちの前記領域Ｔ間に存在するものをそれぞれ領域ｔｏｕｔとし、
各前記領域ｔｏｕｔの最大幅の内の最大値をＬｔｏｕｔとしたとき、前記ＳＨｔ及びＬｔｏｕｔが下記式（３）を満たす、請求項１に記載の薄膜キャパシタ。
１０≦（ＳＨｔ）１／２／Ｌｔｏｕｔ≦２５００      （３）
【請求項３】
前記１又は複数の領域ｔのうちの各前記領域Ｔ内に存在するものをそれぞれ領域ｔｉｎとし、
各前記領域ｔｉｎの最大径のうちの最大値をＬｔｉｎとしたとき、前記ＳＨｔ及びＬｔｉｎが下記式（４）を満たす、請求項１又は２に記載の薄膜キャパシタ。
１０≦（ＳＨｔ）１／２／Ｌｔｉｎ≦２５００      （４）
【請求項４】
前記第１電極層は、前記界面及び前記第１電極層の表面間の距離が最大とならない１又は複数の領域ｂをさらに有する、請求項１〜３のいずれか一項に記載の薄膜キャパシタ。
【請求項５】
前記第１電極層が前記領域Ｂを複数有し、
前記１又は複数の領域ｂのうちの前記領域Ｂ間に存在するものをそれぞれ領域ｂｏｕｔとし、
各前記領域ｂｏｕｔの最大幅の内の最大値をＬｂｏｕｔとしたとき、前記ＳＨｂ及びＬｂｏｕｔが下記式（５）を満たす、請求項４に記載の薄膜キャパシタ。
１０≦（ＳＨｂ）１／２／Ｌｂｏｕｔ≦２５００      （５）
【請求項６】
前記１又は複数の領域ｂの内の各前記領域Ｂ内に存在するものをそれぞれ領域ｂｉｎとし、
各前記領域ｂｉｎの最大径のうちの最大値をＬｂｉｎとしたとき、前記ＳＨｂ及びＬｂｉｎが下記式（６）を満たす、請求項４又は５に記載の薄膜キャパシタ。
１０≦（ＳＨｂ）１／２／Ｌｂｉｎ≦２５００      （６）
【請求項７】
前記外層はさらに別の誘電体層及び別の電極層を含む、請求項１〜６のいずれか一項に記載の薄膜キャパシタ。
【請求項８】
前記１又は複数の領域Ｂにおける前記界面に垂直な方向に露出する面を構成する材料の熱膨張係数をαＨｂとし、前記１又は複数の領域Ｔにおける前記界面に垂直な方向に露出する面を構成する材料の熱膨張係数をαＨｔとし、前記誘電体層の熱膨張係数をαｄとしたとき、前記αＨｂ及びαｄが下記式（７）を満たし、前記αＨｔ及びαｄが下記式（８）を満たす、請求項１〜７のいずれか一項に記載の薄膜キャパシタ。
（｜αｄ−αＨｂ｜／αｄ）≦５０％      （７）
（｜αｄ−αＨｔ｜／αｄ）≦５０％      （８）
【請求項９】
前記第１電極層が金属箔である、請求項１〜８のいずれか一項に記載の薄膜キャパシタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜キャパシタに関する。
【背景技術】
【０００２】
電子機器内に許容される電子部品の実装スペースは、電子機器の小型化とともに、縮小の傾向にある。キャパシタ（我が国では、多くの場合「コンデンサ」とも称する。）は、多くの電子機器に搭載される電子部品であるところ、やはり小型化や薄型化が必須である。薄膜キャパシタは、従来の厚膜法による積層セラミックキャパシタと比べ誘電体層や絶縁膜が薄く、より低背化が可能である。そのため、薄膜キャパシタは低背且つ小スペースへ実装される電子部品として期待されている。さらに、電子回路基板に埋め込まれたキャパシタも近年になり開発されてきている。（特許文献１〜４参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−１４５７３号公報
【特許文献２】特開２００６−１００６０３号公報
【特許文献３】特開２００７−４２９８９号公報
【特許文献４】特開２００８−２１８４８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
樹脂製の電子回路基板内に薄膜キャパシタを埋め込む方法としては、硬化前の樹脂基板に薄膜キャパシタを実装した後、硬化前の樹脂シートで薄膜キャパシタを挟み、１００℃〜２００℃の温度にて熱間プレスすることで樹脂を硬化させ、基板内に薄膜キャパシタを埋め込む方法がある。しかしながら、埋め込みの際のプレス工程にて、薄膜キャパシタの誘電体層に不均一な応力が加わり、誘電体層にクラックが生じ、埋め込んだ薄膜キャパシタの耐湿負荷信頼性が低下することがあった。
【０００５】
本発明は上記問題に鑑みてなされたものであり、電子回路基板内に埋め込んだ場合にも、優れた耐湿負荷信頼性を有する薄膜キャパシタを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、第１電極層と、第２電極層を含む外層と、上記第１電極層及び上記第２電極層の間にある誘電体層と、を備える薄膜キャパシタである。上記第１電極層は、上記第１電極層と上記誘電体層との界面及び上記第１電極層の表面間の距離が最大となる１又は複数の領域Ｂを有し、上記外層は、上記界面及び上記外層の表面間の距離が最大となる１又は複数の領域Ｔ、及び、上記界面及び上記外層の表面間の距離が最大とならない１又は複数の領域ｔを有する。全ての上記領域Ｂを上記界面と平行な面に投影した投影面積をＳＨｂとし、全ての上記領域Ｔを上記界面と平行な面に投影した投影面積をＳＨｔとし、上記第１電極層、上記外層及び上記誘電体層を上記界面と平行な面に投影した投影面積をＳとしたとき、上記ＳＨｂ及びＳが下記式（１）を満たし、上記ＳＨｔ及びＳが下記式（２）を満たす。
６０％≦（ＳＨｂ／Ｓ）              （１）
６０％≦（ＳＨｔ／Ｓ）              （２）
【０００７】
上記構成を備える薄膜キャパシタは、電子回路基板内に埋め込んだ場合にも、優れた耐湿負荷信頼性を有することができる。
【０００８】
上記薄膜キャパシタにおいて、上記外層が上記領域Ｔを複数有し、上記１又は複数の領域ｔのうちの上記領域Ｔ間に存在するものをそれぞれ領域ｔｏｕｔとし、各上記領域ｔｏｕｔの最大幅のうちの最大値をＬｔｏｕｔとしたとき、上記ＳＨｔ及びＬｔｏｕｔが下記式（３）を満たすことができる。
１０≦（ＳＨｔ）１／２／Ｌｔｏｕｔ≦２５００      （３）
【０００９】
また、上記１又は複数の領域ｔのうちの各上記領域Ｔ内に存在するものをそれぞれ領域ｔｉｎとし、各上記領域ｔｉｎの最大径のうちの最大値をＬｔｉｎとしたとき、上記ＳＨｔ及びＬｔｉｎが下記式（４）を満たすことができる。
１０≦（ＳＨｔ）１／２／Ｌｔｉｎ≦２５００      （４）
【００１０】
また、上記第１電極層は、上記界面及び上記第１電極層の表面間の距離が最大とならない１又は複数の領域ｂをさらに有することができる。
【００１１】
さらに、上記第１電極層が上記領域Ｂを複数有し、上記１又は複数の領域ｂのうちの上記領域Ｂ間に存在するものをそれぞれ領域ｂｏｕｔとし、上記各領域ｂｏｕｔの最大幅のうちの最大値をＬｂｏｕｔとしたとき、上記ＳＨｂ及びＬｂｏｕｔが下記式（５）を満たすことができる。
１０≦（ＳＨｂ）１／２／Ｌｂｏｕｔ≦２５００      （５）
【００１２】
さらに、上記１又は複数の領域ｂのうちの各上記領域Ｂ内に存在するものをそれぞれ領域ｂｉｎとし、各上記領域ｂｉｎの最大径のうちの最大値をＬｂｉｎとしたとき、上記ＳＨｂ及びＬｂｉｎが下記式（６）を満たすことができる。
１０≦（ＳＨｂ）１／２／Ｌｂｉｎ≦２５００      （６）
【００１３】
薄膜キャパシタが上記式（３）〜（６）を満たすことにより、耐湿負荷信頼性をより向上させることができる。
【００１４】
上記薄膜キャパシタにおいて、上記外層はさらに別の誘電体層及び別の電極層を含むことが好ましい。
【００１５】
薄膜キャパシタが上記構成を備えることにより、薄膜キャパシタの容量値を向上させることができる。
【００１６】
上記薄膜キャパシタにおいて、上記１又は複数の領域Ｂにおける上記界面に垂直な方向に露出する面を構成する材料の熱膨張係数をαＨｂとし、上記１又は複数の領域Ｔにおける上記界面に垂直な方向に露出する面を構成する材料の熱膨張係数をαＨｔとし、上記誘電体層の熱膨張係数をαｄとしたとき、上記αＨｂ及びαｄが下記式（７）を満たし、上記αＨｔ及びαｄが下記式（８）を満たすことができる。
（｜αｄ−αＨｂ｜／αｄ）≦５０％      （７）
（｜αｄ−αＨｔ｜／αｄ）≦５０％      （８）
【００１７】
薄膜キャパシタが上記式（５）及び上記式（６）を満たすことにより、耐湿負荷信頼性を一層向上させることができる。
【００１８】
上記薄膜キャパシタにおいて、上記第１電極層が金属箔であることができる。
【００１９】
薄膜キャパシタが上記構成を備えることにより、薄膜キャパシタの厚さを小さくし、薄膜キャパシタを電子回路基板中に埋め込むことがより容易となる。
【発明の効果】
【００２０】
本発明によれば、薄膜キャパシタを電子回路基板内に埋め込む際のプレス工程においても、誘電体層への不均一な応力集中を抑制することが可能となり、誘電体層のクラックの発生を抑制することが可能となる。このため、電子回路基板内に埋め込んだ場合にも、優れた耐湿負荷信頼性を有する薄膜キャパシタを提供することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の第一実施形態に係る薄膜キャパシタの上面図である。
【図２】本発明の第一実施形態に係る薄膜キャパシタの下面図である。
【図３】図１及び図２のＩＩＩ−ＩＩＩ線に沿う縦断面図である。
【図４】図１及び図２のＩＶ−ＩＶ線に沿う縦断面図である。
【図５】図１及び図２のＶ−Ｖ線に沿う縦断面図である。
【図６】本発明の第二実施形態に係る薄膜キャパシタの上面図である。
【図７】本発明の第二実施形態に係る薄膜キャパシタの下面図である。
【図８】図６及び図７のＶＩＩＩ−ＶＩＩＩ線に沿う縦断面図である。
【図９】本発明の第三実施形態に係る薄膜キャパシタの上面図である。
【図１０】本発明の第三実施形態に係る薄膜キャパシタの下面図である。
【図１１】図９及び図１０のＸＩ−ＸＩ線に沿う縦断面図である。
【図１２】本発明の第四実施形態に係る薄膜キャパシタの上面図である。
【図１３】本発明の第四実施形態に係る薄膜キャパシタの下面図である。
【図１４】図１２及び図１３のＸＩＶ−ＸＩＶ線に沿う縦断面図である。
【図１５】本発明の第五実施形態に係る薄膜キャパシタの上面図である。
【図１６】本発明の第五実施形態に係る薄膜キャパシタの下面図である。
【図１７】図１５及び図１６のＸＶＩＩ−ＸＶＩＩ線に沿う縦断面図である。
【図１８】本発明の薄膜キャパシタを用いて得られるキャパシタデバイスの概略断面図である。
【図１９】実施例１〜６及び比較例１で作製された薄膜キャパシタの概略上面図である。
【図２０】実施例７及び比較例２〜３で作製された薄膜キャパシタの概略上面図である。
【図２１】実施例８〜９で作製された薄膜キャパシタの概略上面図である。
【図２２】実施例１〜９及び比較例１〜３で作製された薄膜キャパシタの概略下面図である。
【図２３】図１９及び図２２のＸＸＩＩＩ−ＸＸＩＩＩ線に沿う縦断面図である。
【図２４】図２０及び図２２のＸＸＩＶ−ＸＸＩＶ線に沿う縦断面図である。
【図２５】図２１及び図２２のＸＸＶ−ＸＸＶ線に沿う縦断面図である。
【図２６】実施例１０〜１５及び比較例４で作製された薄膜キャパシタの概略上面図である。
【図２７】実施例１０〜１５及び比較例４で作製された薄膜キャパシタの概略下面図である。
【図２８】図２６及び図２７のＸＸＶＩＩＩ−ＸＸＶＩＩＩ線に沿う縦断面図である。
【発明を実施するための形態】
【００２２】
以下、図面を参照して、本発明の好適な実施形態について説明する。ただし、本発明は以下の実施形態に限定されるものではなく、以下の実施形態は本発明の技術的範囲に属する態様の一つを例示するものである。なお、各図面において、同一又は同等の要素には同一の符号を付与し、重複する説明を省略する。
【００２３】
［薄膜キャパシタ］
（第一実施形態）
図１は本発明の第一実施形態に係る薄膜キャパシタの上面図であり、図２は本発明の第一実施形態に係る薄膜キャパシタの下面図である。図３は図１及び図２のＩＩＩ−ＩＩＩ線に沿う縦断面図であり、図４は図１及び図２のＩＶ−ＩＶ線に沿う縦断面図であり、図５は図１及び図２のＶ−Ｖ線に沿う縦断面図である。
【００２４】
第一実施形態において、薄膜キャパシタ２０は、下部電極層（第１電極層）１と、上部電極層（第２電極層）３を含む外層１２と、下部電極層１及び上記上部電極層３の間に設けられた誘電体層２とを備える。本実施形態では、外層１２は上部電極層３のみを含む。
【００２５】
下部電極層１は、下部電極層１と誘電体層２との界面Ｉ、及び下部電極層１の表面（厚み方向に外部に露出する表面）間の距離Ｈｂが最大となる、複数の領域Ｂを有する。下部電極層１は、界面Ｉ及び下部電極層１の表面間の距離が最大とならない、凹部としての領域ｂを有する。具体的には、下部電極層１は、領域ｂの一部として、複数の領域Ｂ間に存在して、誘電体層２まで貫通する溝６を有する。また、下部電極層１は、領域ｂの一部として、１つの領域Ｂ内に存在して、誘電体層２まで貫通する貫通孔７を有する。なお、下部電極層１は、領域Ｂを１つのみ有していてもよい。また、下部電極層１は、領域ｂを複数有していてもよく、領域ｂを１つのみ有していてもよい。
【００２６】
外層１２（上部電極層３）は、下部電極層１と誘電体層２との界面Ｉ、及び外層１２（上部電極層３）の表面（厚み方向に外部に露出する表面）間の距離Ｈｔが最大となる、複数の領域Ｔを有する。外層１２は、界面Ｉ及び外層１２の表面間の距離が最大とならない、凹部としての複数の領域ｔを有する。具体的には、外層１２（上部電極層３）は、領域ｔの一部として、複数の領域Ｔ間に存在して、誘電体層２まで貫通する溝４を有する。また、外層１２（上部電極層３）は、領域ｔの一部として、１つの領域Ｔ内に存在して、誘電体層２まで貫通する貫通孔５を有する。なお、外層１２は、領域Ｔを１つのみ有していてもよく、領域ｔを１つのみ有していてもよい。
【００２７】
第一実施形態に係る薄膜キャパシタ２０では、下部電極層１及び上部電極層３がともにパターンニングされて上述のような領域Ｂ及び領域ｂ、又は、領域Ｔ及び領域ｔを有する構造を形成している。すなわち、図１及び図３〜図５において、誘電体層２上に上部電極層３がパターンとして残っている部分が領域Ｔを構成し、誘電体層２上に上部電極層３が残っていない部分が上記領域ｔを構成する。また、図２〜図５において、誘電体層２上に下部電極層１がパターンとして残っている部分が上記領域Ｂを構成し、誘電体層２上に下部電極層１が残っていない部分が上記領域ｂを構成する。
【００２８】
第一実施形態に係る薄膜キャパシタ２０では、下記式（１）及び（２）が満たされる。
６０％≦（ＳＨｂ／Ｓ）              （１）
６０％≦（ＳＨｔ／Ｓ）              （２）
上記式（１）及び（２）において、Ｓは薄膜キャパシタ２０、すなわち、下部電極層１、外層１２（上部電極層３）、及び誘電体層２を下部電極層１と誘電体層２との界面Ｉと平行な面に投影した投影面積である。本実施形態では、図１及び図２における、薄膜キャパシタ２０の縦辺の長さＬｙと横辺の長さＬｘとの積からＳを計算することができる。式（１）において、ＳＨｂは全ての領域Ｂを界面Ｉと平行な面に投影した投影面積である。式（２）において、ＳＨｔは全ての領域Ｔを界面Ｉと平行な面に投影した投影面積である。
【００２９】
「ＳＨｂ／Ｓ」の値（以下、ＳＨｂ／Ｓ比（％）と言うことがある）及び「ＳＨｔ／Ｓ」の値（以下、ＳＨｔ／Ｓ比（％）と言うことがある）が上記範囲にあることにより、薄膜キャパシタの全体の厚さを均一にすることができる。このため、薄膜キャパシタ２０を埋め込んだ基板（例えば、半導体素子用支持基板）を製造する際に、半硬化樹脂シート間に挟んだ薄膜キャパシタを加熱しながらプレスする時の応力が厚みと垂直な面内方向において誘電体層２に均一に加わり、クラックの発生を抑制することが可能となる。
【００３０】
誘電体層２中のクラックの発生を抑制した結果、薄膜キャパシタ埋め込み基板として優れた耐湿負荷信頼性を得ることが可能となる。さらに、樹脂基板内に埋め込む場合だけでなく、薄膜キャパシタ２０の製造中、薄膜キャパシタを用いた電子デバイスの製造中、及び、薄膜キャパシタの使用中における、温度変化や熱膨張の発生等によって、異常な応力が誘電体層２に加わることも抑制され、薄膜キャパシタ２０は樹脂基板に埋め込まれなくても、良好な特性及び耐湿負荷信頼性を有することができる。
【００３１】
同様の観点から、上記式（１）におけるＳＨｂ／Ｓ比（％）は７０％以上であることができ、８０％以上であることができ、９０％以上であることができる。上記式（２）におけるＳＨｔ／Ｓ比（％）は７０％以上であることができ、８０％以上であることができ、９０％以上であることができる。
【００３２】
また、ＳＨｔ／Ｓ比（％）は１００％未満であればよく、９９．８％以下であってもよい。ＳＨｂ／Ｓ比（％）は１００％でもよいが、１００％未満でもよい。
【００３３】
第一実施形態に係る薄膜キャパシタ２０では、図１に示すように、外層１２が領域Ｔを複数有し、複数ある領域ｔのうちの領域Ｔ間に存在するもの（溝４）をそれぞれ領域ｔｏｕｔとし、各領域ｔｏｕｔの最大幅のうちの最大値をＬｔｏｕｔとしたとき、ＳＨｔ及びＬｔｏｕｔが下記式（３）を満たすことが好ましい。なお、本実施形態では、連結した１つの領域ｔｏｕｔのみを有するが、孤立した複数の領域ｔｏｕｔを有してもよい。
１０≦（ＳＨｔ）１／２／Ｌｔｏｕｔ≦２５００      （３）
【００３４】
また、複数の領域ｔのうちの各領域Ｔ内に存在するもの（貫通孔５）をそれぞれ領域ｔｉｎとし、各領域ｔｉｎの最大径のうちの最大値をＬｔｉｎとしたとき、ＳＨｔ及びＬｔｉｎが下記式（４）を満たすことが好ましい。
１０≦（ＳＨｔ）１／２／Ｌｔｉｎ≦２５００      （４）
【００３５】
図１及び図３〜５において、溝４が領域ｔｏｕｔに対応し、貫通孔５が領域ｔｉｎに対応し、溝４（領域ｔｏｕｔ）は各領域Ｔ間を隔て、貫通孔５（領域ｔｉｎ）はいずれかの領域Ｔ内に存在する。
【００３６】
領域ｔｏｕｔ（溝４）の幅（上記領域Ｔ間の間隔）は、領域ｔｏｕｔを挟んで隣り合う一方の領域Ｔの外周上の各点と、他方の領域Ｔの外周上の点との最短距離であって、各領域Ｔの外周上の点毎に定義される。領域ｔｏｕｔ（溝４）の最大幅はこれらの幅のうちの最も長いものであり、Ｌｔｏｕｔは各領域ｔｏｕｔの最大幅のうちの最大値である。
【００３７】
領域ｔｉｎ（貫通孔５）の最大径は、各領域ｔｉｎ（貫通孔５）毎に定義される。
【００３８】
「（ＳＨｔ）１／２／Ｌｔｏｕｔ」又は「（ＳＨｔ）１／２／Ｌｔｉｎ」が２５００以下であることにより、各領域Ｔのエッジ部分のライン＆スペース形成の制御が容易となり、また、エッチング不良を減らすことが可能となることで薄膜キャパシタ２０のパターン不良が減少する傾向がある。そのため、薄膜キャパシタ２０の耐湿環境下における、下部電極層１と上部電極層３との間の金属イオンのマイグレーションが減少し、耐湿負荷信頼性が向上する傾向がある。「（ＳＨｔ）１／２／Ｌｔｏｕｔ」又は「（ＳＨｔ）１／２／Ｌｔｉｎ」が１０以上であることにより、薄膜キャパシタ２０の全体の厚さをより均一にすることができ、薄膜キャパシタ２０の耐湿負荷信頼性が向上する傾向がある。したがって１０≦（ＳＨｔ）１／２／Ｌｔｏｕｔ≦２５００、１０≦（ＳＨｔ）１／２／Ｌｔｉｎ≦２５００であることが好ましい。
【００３９】
「（ＳＨｔ）１／２／Ｌｔｏｕｔ」の上限値は１０００であってもよく、１００であってもよい。「（ＳＨｔ）１／２／Ｌｔｉｎ」の上限値は１０００であってもよく、１００であってもよい。
【００４０】
また、「（ＳＨｔ）１／２／Ｌｔｏｕｔ」の下限値は２０であってもよく、３０であってもよく、４０であってもよい。「（ＳＨｔ）１／２／Ｌｔｉｎ」の下限値は２０であってもよく、３０であってもよく、４０であってもよい。
【００４１】
第一実施形態に係る薄膜キャパシタ２０では、図２に示すように、下部電極層１が領域Ｂを複数有し、複数ある領域ｂのうちの領域Ｂ間に存在するもの（溝６）をそれぞれ領域ｂｏｕｔとし、各領域ｂｏｕｔの最大幅のうちの最大値をＬｂｏｕｔとしたとき、ＳＨｂ及びＬｂｏｕｔが下記式（５）を満たすことが好ましい。なお、本実施形態では、連結した１つの領域ｂｏｕｔのみを有するが、孤立した複数の領域ｂｏｕｔを有してもよい。
１０≦（ＳＨｂ）１／２／Ｌｂｏｕｔ≦２５００      （５）
【００４２】
また、複数の領域ｂのうちの各領域Ｂ内に存在するもの（貫通孔７）をそれぞれ領域ｂｉｎとし、各領域ｂｉｎの最大径のうちの最大値をＬｂｉｎとしたとき、ＳＨｂ及びＬｂｉｎが下記式（６）を満たすことが好ましい。
１０≦（ＳＨｂ）１／２／Ｌｂｉｎ≦２５００      （６）
【００４３】
図２〜５において、溝６が領域ｂｏｕｔに対応し、貫通孔７が領域ｂｉｎに対応し、溝６（領域ｂｏｕｔ）は各領域Ｂ間を隔て、貫通孔７（領域ｂｉｎ）はいずれかの領域Ｂ内に存在する。
【００４４】
領域ｂｏｕｔ（溝６）の幅（上記領域Ｂ間の間隔）は、領域ｂｏｕｔを挟んで隣り合う一方の領域Ｂの外周上の各点と、他方の領域Ｂの外周上の点との最短距離であって、各領域Ｂの外周上の点毎に定義される。領域ｂｏｕｔ（溝６）の最大幅はこれらの幅のうちの最も長いものであり、Ｌｂｏｕｔは各領域ｂｏｕｔの最大幅のうちの最大値である。
【００４５】
領域ｂｉｎ（貫通孔７）の最大径は、各領域ｂｉｎ（貫通孔７）毎に定義される。
【００４６】
「（ＳＨｂ）１／２／Ｌｂｏｕｔ」又は「（ＳＨｂ）１／２／Ｌｂｉｎ」が２５００以下であることにより、各領域Ｔのエッジ部分のライン＆スペース形成の制御が容易となり、また、エッチング不良を減らすことが可能となることで薄膜キャパシタ２０のパターン不良が減少する傾向がある。そのため、薄膜キャパシタ２０の耐湿環境下における、下部電極層１と上部電極層３との間の金属イオンのマイグレーションが減少し、耐湿負荷信頼性が向上する傾向がある。「（ＳＨｂ）１／２／Ｌｂｏｕｔ」又は「（ＳＨｂ）１／２／Ｌｂｉｎ」が１０以上であることにより、薄膜キャパシタ２０の全体の厚さをより均一にすることができ、薄膜キャパシタ２０の耐湿負荷信頼性が向上する傾向がある。
【００４７】
「（ＳＨｂ）１／２／Ｌｂｏｕｔ」の上限値は１０００であってもよく、１００であってもよい。「（ＳＨｂ）１／２／Ｌｂｉｎ」の上限値は１０００であってもよく、１００であってもよい。
【００４８】
また、「（ＳＨｂ）１／２／Ｌｂｏｕｔ」の下限値は２０であってもよく、３０であってもよく、４０であってもよい。「（ＳＨｂ）１／２／Ｌｂｉｎ」の下限値は２０であってもよく、３０であってもよく、４０であってもよい。
【００４９】
本実施形態では、図２に示すように、下部電極層１の領域Ｂの１つは、溝６を間に挟んで他の領域Ｂを取り囲む枠状のエッジ部Ｅである。上記エッジ部Ｅの幅Ｅｂは、例えば、１〜２０ｍｍである。また、図１に示すように、上部電極層３の領域Ｔの１つは、溝４を間に挟んで他の領域Ｔを取り囲む枠状のエッジ部Ｅである。上記エッジ部の幅Ｅｔは、例えば、１〜２０ｍｍである。領域Ｂ及び領域Ｔが上記範囲でエッジ部Ｅを有することにより、薄膜キャパシタ２０の製造中、薄膜キャパシタ２０を用いた電子デバイスの製造中に、誘電体層２に異常な応力が加わりにくくなる傾向がある。
【００５０】
本実施形態の薄膜キャパシタ２０において、下記式（７）及び下記式（８）が満たされることが好ましい。
（｜αｄ−αＨｂ｜／αｄ）≦５０％      （７）
（｜αｄ−αＨｔ｜／αｄ）≦５０％      （８）
上記式（７）及び上記式（８）において、αｄは誘電体層２の熱膨張係数を示す。上記式（７）において、αＨｂは複数の領域Ｂにおける界面Ｉに垂直な方向に露出する面を構成する材料の熱膨張係数を示す。上記式（８）において、αＨｔは複数の領域Ｔにおける界面Ｉに垂直な方向に露出する面を構成する材料の熱膨張係数を示す。「（｜αｄ−αＨｂ｜／αｄ）」の値（以下、αＨｂ／αｄ比（％）と言うことがある）及び「（｜αｄ−αＨｔ｜／αｄ）」の値（以下、αＨｔ／αｄ比（％）と言うことがある）がともに５０％以下であることにより、耐湿負荷信頼性がより向上する傾向がある。
【００５１】
下部電極層１の材料は、例えば、金属、金属酸化物、導電性有機材料等の導電性材料から選択される。本実施形態において、下部電極層１は薄膜キャパシタ２０の電極の機能を有するが、さらに基材の機能を有していてもよい。このような機能を有する下部電極層１としては、例えば、金属箔が用いられる。金属箔としては、例えば、Ｎｉ箔、Ｃｕ箔、Ａｌ箔等が挙げられる。金属箔は、Ｎｉを少なくとも含有する合金箔であってもよく、Ｐｔ等の貴金属を含有する合金箔であってもよい。金属箔は、薄化が容易であり、柔らかい性質を有する。このため、下部電極層１として金属箔を用いることにより、得られる薄膜キャパシタ２０は厚さが小さく、半導体素子の支持基板中に埋め込むことが容易となり、埋込型半導体装置用として好適である。下部電極層１はパターニングされ、複数の電極層を構成してもよい。また、下部電極層１は、Ｓｉ基板又はセラミック基板上に成膜されたものであってもよい。下部電極層１は誘電体層２と同程度の熱膨張係数を有することが好ましい。このような観点から、下部電極層１は金属箔であることが好ましい。
【００５２】
下部電極層１の厚さは、１０μｍ〜１００μｍであることが好ましく、１０μｍ〜５０μｍであることがより好ましい。下部電極層１の厚さが１００μｍ以下であることにより、薄膜キャパシタを薄くすることができ、薄膜キャパシタ２０は埋込型半導体装置用として好適となる。また、下部電極層１の厚さが１０μｍ以上であることにより、薄膜キャパシタ２０に十分な機械的強度を付与できる傾向がある。
【００５３】
誘電体層２は高誘電率を有しているものであればよく、例えば、ＡｙＢＯ３で表されるペロブスカイト構造を有する酸化物が挙げられる。ここで、上記ペロブスカイト構造において、ＡはＢａ、Ｓｒ、Ｃａ等のアルカリ土類金属を少なくとも１つ含むことが好ましい。ＢはＴｉ、Ｚｒ、Ｓｎ、Ｈｆ等を少なくとも１つを含むことが好ましい。ここで、ｙはＡ元素成分とＢ元素成分の比を表し、０．９５以上１．０５以下であることが好ましい。ｙが上記範囲内にあることにより、誘電体層２が高誘電率を有しやすくなる。さらに、上記ペロブスカイト構造には、Ｍｎ；Ｍｇ；Ｎｂ、Ｔａ、Ｖ等の５価金属；Ｙ、Ｈｏ、Ｄｙ等の希土類元素；及びＡｌが添加されていてもよい。ペロブスカイト構造に、これらの元素が添加されることにより、誘電体層２の絶縁抵抗や高温負荷信頼性をより向上させることができる。誘電体層２の形成方法は、ＳｏｌＧｅｌやＭＯＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｄｅｃｏｍｐｏｓｉｏｔｎ）等の化学溶液法、スパッタリングやＰＬＤ（Ｐｕｌｓｅ  Ｌａｓｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）等の気相法、ＭＯＣＶＤ、及び、蒸着法のいずれであってもよい。下部電極層１及び上部電極層３間の誘電体層２の厚さは１００ｎｍ〜１０００ｎｍであることが好ましい。誘電体層２の厚さが１００ｎｍ以上であることにより、十分な絶縁抵抗が得られる傾向がある。誘電体層２の厚さが１０００ｎｍ以下であることにより、十分な容量値が得られる傾向がある。
【００５４】
上部電極層３には下部電極層１と同様の材料を用いることができる。上部電極層３の形成方法としては、誘電体層２の形成方法で挙げた方法や、めっき等が挙げられる。上部電極層３は単層であってもよく、複数層であってもよい。上部電極層３が複数層である場合、上部電極層３は、例えば、Ｎｉ層とＣｕ層とからなる積層体であってもよい。上部電極層３の厚さは、０．１〜２０μｍであることが好ましい。
【００５５】
（第二実施形態）
図６は本発明の第二実施形態に係る薄膜キャパシタの上面図であり、図７は本発明の第二実施形態に係る薄膜キャパシタの下面図である。図８は図６及び図７のＶＩＩＩ−ＶＩＩＩ線に沿う縦断面図である。
【００５６】
第二実施形態に係る薄膜キャパシタ２０は、下部電極層１がパターンニングされていない点で、第一実施形態に係る薄膜キャパシタと異なる。本実施形態の薄膜キャパシタ２０では、下部電極層１がパターンニングされていないため、領域ｂが存在せず、上記ＳＨｂ／Ｓ比は１００％となる。
【００５７】
また、第二実施形態に係る薄膜キャパシタ２０は、上部電極層３の貫通孔５の一部が階段状又はテーパー状に形成されている点で、第一実施形態に係る薄膜キャパシタと異なる。第一実施形態で述べたとおり、貫通孔５は界面（下部電極層１と誘電体層２との界面）Ｉ及び上部電極層３の表面間の距離が最大とならない領域ｔであり、各領域Ｔ内に存在する点から領域ｔｉｎでもある。図８のように貫通孔５が階段状又はテーパー状である場合、領域ｔ、ｔｉｎは誘電体層２が露出した領域だけでなく、誘電体層２が露出していないステップ部、テーパー部などの領域をも含む。
【００５８】
本実施形態でも、外層１２は上部電極層３のみを含み、薄膜キャパシタ２０は上述の式（１）及び（２）を満足する。また、薄膜キャパシタ２０は上述の式（３）〜（８）を満足することが好ましい。
【００５９】
（第三実施形態）
図９は本発明の第三実施形態に係る薄膜キャパシタの上面図であり、図１０は本発明の第三実施形態に係る薄膜キャパシタの下面図である。図１１は図９及び図１０のＸＩ−ＸＩ線に沿う縦断面図である。
【００６０】
第三実施形態に係る薄膜キャパシタ２０は、外層１２が上部電極層３以外に、絶縁層８、引出電極９、及び端子電極層１０を含んでいる点で、第一実施形態に係る薄膜キャパシタと異なる。第三実施形態に係る薄膜キャパシタ２０では、誘電体層２及び上部電極層３が絶縁層８で覆われており、上記絶縁層８上にパターンニングされた一対の端子電極層１０が形成されている。一対の端子電極層１０はそれぞれ下部電極層１及び上部電極層３と引出電極９を介して電気的に接続されている。
【００６１】
本実施形態において、図１１に示すように、外層１２において、界面（下部電極層１と誘電体層２との界面）Ｉとの距離Ｈｔが最大となる領域Ｔは、端子電極層１０が形成されている領域である。したがって、図９及び図１１において、絶縁層８上に端子電極層１０がパターンとして残っている部分が上記領域Ｔを構成し、絶縁層８で覆われていない部分、及び絶縁層８上に端子電極層１０が残っていない部分が上記領域ｔを構成する。領域ｔのうちの領域Ｔ間に存在する溝４が領域ｔｏｕｔとなり、領域ｔｏｕｔは幅の最大値Ｌｔｏｕｔを有する。下部電極層１において、界面（下部電極層１と誘電体層２との界面）Ｉとの距離Ｈｂが最大となる領域Ｂは、第二実施形態と同様である。
【００６２】
絶縁層８としては、例えば、ポリイミド系樹脂、エポキシ系樹脂、フェノール系樹脂、ベンゾシクロブテン系樹脂、ポリアミド系樹脂、フッ素系樹脂等の絶縁樹脂、又は、ＳｉＯ２等の無機物が好適に用いられる。絶縁層８の下部電極層１からの厚さは、誘電体層２と上部電極層３との厚さの合計よりも大きく、例えば、１００μｍ以下とすることができる。
【００６３】
端子電極層１０は導電性の観点から金属であることが好ましい。上記金属としては、例えば、Ａｕ、Ａｇ、Ｐｔ、Ｃｕ等が用いられる。機械的強度と導電性の両立の観点から、端子電極層１０はＣｕを主成分とする金属であることが好ましい。端子電極層１０は表面にＡｕ、Ｓｎ、Ｐｄ等からなる層を有していてもよい。端子電極層１０の形成方法としてはめっき等が挙げられる。端子電極層１０と絶縁層８との間には、適宜密着層が設けられていてもよい。上記密着層としては、例えば、Ｃｒ、Ｔｉ等の金属層が用いられる。端子電極層１０の厚さは、０．１〜２０μｍであることが好ましい。引出電極９は、金属、例えば、上部電極層３と同種の金属で構成され、絶縁層形成前に上部電極層３及び誘電体層２に貫通孔を開けて下部電極層１を露出させてから絶縁層８を形成し、その後絶縁層８に孔を開け、スパッタ等でシード層を形成後、電解めっき等で形成することができる。端子電極層１０は誘電体層２と同程度の熱膨張係数を有することが好ましい。
【００６４】
本実施形態でも、薄膜キャパシタ２０は上述の式（１）及び（２）を満足する。また、薄膜キャパシタ２０は上述の式（３）〜（８）を満足することが好ましい。
【００６５】
（第四実施形態）
続いて、図１２〜図１４を参照して、第四実施形態を説明する。図１２は本発明の第四実施形態に係る薄膜キャパシタの上面図であり、図１３は本発明の第四実施形態に係る薄膜キャパシタの下面図である。図１４は図１２及び図１３のＸＩＶ−ＸＩＶ線に沿う縦断面図である。本実施形態が第三実施形態と異なる点は、外層１２が、上記絶縁層８上であって一対の端子電極層１０間にさらに追加絶縁層１１を有することである。追加絶縁層１１は、端子電極層１０と同じ厚さを有し、したがって、追加絶縁層１１は、端子電極層１０とともに上記領域Ｔを構成する。領域ｔのうちの領域Ｔ間すなわち追加絶縁層１１と端子電極層１０との間に存在する溝４が領域ｔｏｕｔとなり、領域ｔｏｕｔは幅の最大値Ｌｔｏｕｔを有する。
【００６６】
上記追加絶縁層１１としては、例えば、ポリイミド系樹脂、エポキシ系樹脂、フェノール系樹脂、ベンゾシクロブテン系樹脂、ポリアミド系樹脂、フッ素系樹脂等の絶縁樹脂が好適に用いられる。
【００６７】
本実施形態でも、薄膜キャパシタ２０は上述の式（１）及び（２）を満足する。また、薄膜キャパシタ２０は上述の式（３）〜（８）を満足することが好ましい。
【００６８】
なお、上記式（８）において、上記領域Ｔの表面を複数の物質が構成する場合には、αＨｔは、領域Ｔを構成する各材料の熱膨張係数と各材料の面積比率との積を、材料の数だけ足す、いわゆる、面積比を用いた熱膨張係数の重み付き平均であればよい。領域Ｂの表面を複数の材料が構成する場合も、αＨｂは同様に面積比を用いた重み付き平均であればよい。αＨｂの場合も同様に考えることができる。
【００６９】
（第五実施形態）
続いて、図１５〜図１７を参照して、第五実施形態に係る薄膜キャパシタ２０について説明する。図１５は本発明の第五実施形態に係る薄膜キャパシタの上面図であり、図１６は本発明の第五実施形態に係る薄膜キャパシタの下面図である。図１７は図１５及び図１６のＸＶＩＩ−ＸＶＩＩ線に沿う縦断面図である。
【００７０】
第五実施形態に係る薄膜キャパシタ２０は、上記外層１２がさらに追加誘電体層２’、追加電極層１’、及び、追加電極層３’を含む点で第三実施形態に係る薄膜キャパシタと異なる。図１７において、上部電極層３の上に、追加誘電体層２’、追加電極層１’、追加誘電体層２’、追加電極層３’、及び追加誘電体層２’がこの順に積層されている。下部電極層１及び追加電極層１’は引出電極９を介して電気的に接続されており、さらに２つの端子電極層１０の一方とも電気的に接続されている。また、上部電極層３及び追加電極層３’は別の引出電極９を介して電気的に接続されており、さらに２つの端子電極層１０の他方とも電気的に接続されている。誘電体層２及び各追加誘電体層２’は、上部電極層３、追加電極層１’及び追加電極層３’の横に回り込んで各電極層の側面を覆っている。
【００７１】
本実施形態では、下部電極層１上に形成された、誘電体層２、上部電極層３、追加誘電体層２’、追加電極層１’、追加誘電体層２’、追加電極層３’、及び、追加誘電体層２’の積層体を絶縁層８が被覆しており、さらに上記絶縁層８上にパターンニングされた端子電極層１０が形成されている。薄膜キャパシタ２０が上記構成を備えることにより、より高い容量値を得ることができる。
【００７２】
下部電極層１において、界面（下部電極層１と誘電体層２との界面）Ｉとの距離Ｈｂが最大となる領域Ｂは、第三実施形態と同様である。外層１２において、界面（下部電極層１と誘電体層２との界面）Ｉとの距離Ｈｔが最大となる領域Ｔ及び領域ｔは、第三実施形態と同様である。
【００７３】
本実施形態でも、薄膜キャパシタ２０は上述の式（１）及び（２）を満足する。また、薄膜キャパシタ２０は上述の式（３）〜（８）を満足することが好ましい。
【００７４】
［キャパシタデバイス]
図１８は、本発明の薄膜キャパシタを用いて得られるキャパシタデバイスの概略断面図である。図１８において、上記キャパシタデバイス３０は、基板２２と、上記基板２２内に埋め込まれた上記薄膜キャパシタ２０とを備える。キャパシタデバイス３０は薄膜キャパシタ埋め込み基板とも称する。上記キャパシタデバイス３０上にはさらに能動素子を搭載することができる。基板２２は、例えば、樹脂及びガラスクロスを含むプリプレグを硬化させることによって得られる。プリプレグとしては、特に限定されず、市販のプリプレグが用いられる。薄膜キャパシタ２０は、２枚のプリプレグの間に配置され、薄膜キャパシタ２０と２枚のプリプレグとを加熱加圧することにより、プリプレグ中の樹脂の流動及び硬化とともに薄膜キャパシタ２０が基板２２内に埋め込まれる。基板２２の厚さは１００〜５０００μｍであることが好ましく、５００〜３０００μｍであることがより好ましい。
【００７５】
キャパシタデバイス３０は、基板２２内に、外部と薄膜キャパシタ２０の種々の電極とを接続する図示しない配線構造を有することができる。
【実施例】
【００７６】
以下、実施例を挙げて本発明を具体的に説明するが、本発明はこれらに限定されるものではない。
【００７７】
［耐湿負荷試験評価方法］
２枚のプリプレグ（商品名：ＬＡＺ−６７８５ＧＳ−Ｊ、住友ベークライト社製）の間に、実施例及び比較例で得られた薄膜キャパシタを配置して、１７０℃で加熱しながら加圧することでプレプリグを硬化させ、薄膜キャパシタを基板内に埋め込んだ。引き続き、別のプレプリグを上面と下面に熱間プレスすることで積層した。薄膜キャパシタの上部電極層側及び下部電極層側の基板にレーザーでビアを形成し、上記ビア内に無電解めっきにてＣｕシード層を形成した。その後、上記ビア内及びビア上にＣｕ電解めっきにて引出電極を形成し、さらに引出電極表面にＡｕをスパッタすることで、テスト基板を作製した。各実施例及び比較例に対して、テスト基板を１００個ずつ作製した。各薄膜キャパシタにおいては、電極が複数に分割されている場合には各電極の要素に電圧が印加されるように引出電極を形成した。
【００７８】
（実施例１〜１５及び比較例１〜４の場合）
上記テスト基板に内蔵された薄膜キャパシタの絶縁抵抗値（Ω）の初期値を、高抵抗計（商品名：４３３９Ｂ、Ａｇｉｌｅｎｔ社製）を使用して、ＤＣ４Ｖ、室温（２５℃）の条件で測定した。その後、テスト基板を、温度８５℃、湿度８５％ＲＨの高温高湿環境下で、ＤＣ４Ｖを印加しながら、２０００時間耐湿負荷試験した。試験後、テスト基板内の薄膜キャパシタの絶縁抵抗値（Ω）を上記と同様の条件で測定し、試験後の絶縁抵抗値が初期値の１／５０以上であったテスト基板を良品とした。全テスト基板中の良品の数を、耐湿負荷試験の評価結果とした。良品の数が８０個以上であった場合に、優れた耐湿負荷信頼性を有しているものと判断した。
【００７９】
（実施例１６〜１９及び比較例５〜９の場合）
上記テスト基板に内蔵された薄膜キャパシタの絶縁抵抗値（Ω）の初期値を、高抵抗計（商品名：４３３９Ｂ、Ａｇｉｌｅｎｔ社製）を使用して、ＤＣ４Ｖ、室温（２５℃）の条件で測定した。その後、テスト基板を、温度１３０℃、湿度８５％ＲＨの高温高湿環境下で、ＤＣ３．３Ｖを印加しながら、２００時間耐湿負荷試験した（プレッシャークッカ試験）。試験後、テスト基板内の薄膜キャパシタの絶縁抵抗値（Ω）を上記と同様の条件で測定し、試験後の絶縁抵抗値が初期値の１／５０以上であったテスト基板を良品とした。全テスト基板中の良品の数を、耐湿負荷試験の評価結果とした。良品の数が８０個以上であった場合に、優れた耐湿負荷信頼性を有しているものと判断した。
【００８０】
（実施例２０〜２３の場合）
上記テスト基板に内蔵された薄膜キャパシタの絶縁抵抗値（Ω）の初期値を、高抵抗計（商品名：４３３９Ｂ、Ａｇｉｌｅｎｔ社製）を使用して、ＤＣ４Ｖ、室温（２５℃）の条件で測定した。その後、テスト基板を、温度１３０℃、湿度８５％ＲＨの高温高湿環境下で、ＤＣ５Ｖを印加しながら、２００時間耐湿負荷試験した（プレッシャークッカ試験）。試験後、テスト基板内の薄膜キャパシタの絶縁抵抗値（Ω）を上記と同様の条件で測定し、試験後の絶縁抵抗値が初期値の１／５０以上であったテスト基板を良品とした。全テスト基板中の良品の数を、耐湿負荷試験の評価結果とした。良品の数が８０個以上であった場合に、優れた耐湿負荷信頼性を有しているものと判断した。
【００８１】
［薄膜キャパシタの作製］
（実施例１〜９及び比較例１〜３）
下部電極層として１００ｍｍ×１００ｍｍ×３０μｍの表面が研磨されたＮｉ箔を準備した。上記Ｎｉ箔上に、誘電体層として、厚さ８００ｎｍのＢａＴｉＯ３層を、スパッタ法にて形成した。次に、誘電体層を還元雰囲気中（酸素分圧１０−１６ａｔｍ）にて結晶化した。誘電体層上に、厚さ０．５μｍのＮｉ層をスパッタ法にて形成し、続いて厚さ１μｍのＣｕ層をスパッタ法にて形成した。さらに、上記Ｃｕ層上に、厚さ１６．５μｍのＣｕ層を電界めっきにて形成し、誘電体層上にスパッタ法によるＮｉ層及びＣｕ層並びにめっきによるＣｕ層からなる上部電極層を形成し、その後上部電極層にはフォトリソグラフィにてパターニングを行った。
【００８２】
実施例１〜６及び比較例１では、上部電極層３の平面形状を図１９とし、実施例７及び比較例２〜３では、上部電極層３の平面形状を図２０とし、実施例８〜９では、上部電極層３の平面形状を図２１とした。各上部電極層３のパターンは、最外部にある正方形枠状のエッジ部Ｅと、エッジ部Ｅ内にある複数の正方形部ＳＱを有する。エッジ部Ｅ及び正方形部ＳＱが領域Ｔであり、エッジ部Ｅ及び正方形部ＳＱ間、及び、正方形部ＳＱ間に領域ｔが存在し、この領域ｔは領域ｔｏｕｔである。
【００８３】
実施例１〜９及び比較例１〜３では、下部電極層１の平面形状を図２２のように正方形とした。
【００８４】
実施例１〜６及び比較例１では、断面構造を図２３のようにし、実施例７及び比較例２〜３では、断面構造を図２４のようにし、実施例８〜９では、断面構造を図２５のようにした。以上のようにして、実施例１〜９及び比較例１〜３の薄膜キャパシタ２０を作製した。
【００８５】
各実施例及び比較例のエッジ部Ｅの幅Ｅｔ、正方形部ＳＱの面積、正方形部ＳＱの数、正方形部ＳＱ間の間隔、及び正方形部ＳＱとエッジ部Ｅとの間隔を表１に示す。各実施例及び比較例の薄膜キャパシタ２０の投影面積Ｓ、ＳＨｂ、ＳＨｔ、Ｌｔｏｕｔ、ＳＨｂ／Ｓ比、ＳＨｔ／Ｓ比、「（ＳＨｔ）１／２／Ｌｔｏｕｔ」の値、及び耐湿負荷試験評価結果をまとめて表２に示す。なお、誘電体層２（ＢａＴｉＯ３層）の熱膨張係数αｄは１５．７ｐｐｍ／Ｋであり、下部電極層１と誘電体層２との界面Ｉに垂直な方向に露出する下部電極層１（Ｎｉ箔）の熱膨張係数は１２．８ｐｐｍ／Ｋであり、下部電極層１と誘電体層２との界面Ｉに垂直な方向に露出する上部電極層３（Ｃｕ層）の熱膨張係数は１６．８ｐｐｍ／Ｋであるから、αＨｂ／αｄ比（％）及びαＨｔ／αｄ比（％）はともに５０％以下であった。
【００８６】
【表１】
0006610159.tif 000002
【００８７】
【表２】
0006610159.tif 000003
【００８８】
表１及び表２から、ＳＨｂ／Ｓ比及びＳＨｔ／Ｓ比が６０％以上である実施例１〜９の薄膜キャパシタにて良好な耐湿負荷信頼性が得られることが分かった。さらに、１０≦（ＳＨｔ）１／２／Ｌｔｏｕｔ≦２５００を満たす場合に、耐湿負荷信頼性が向上し、１００％の良品率であることが分かった。
【００８９】
耐湿負荷信頼性で良品とならなかったテスト基板の、基板を研磨し、薄膜キャパシタ２０を取り出した。ＩＲ−Ｏｂｉｒｃｈ解析装置にて、取り出した薄膜キャパシタ２０の不良箇所を特定した。次に、不良個所を収束イオンビーム装置（ＦＩＢ）にて加工し、断面のＳＥＭ観察を行った。不良個所は、上部電極層３の端部直下に存在し、端部直下にある誘電体層２にはクラックが発生していた。耐湿負荷試験中、このようなクラックが存在すると、上部電極層３を構成する金属が上記クラックを通じて誘電体層２中に拡散しやすくなる。その結果、上部電極層３と下部電極層１とが導通してしまい、絶縁不良に至ったものと考えられる。上記クラックは、誘電体層２に異常な応力が加わったことが原因であると考えられた。
【００９０】
（実施例１０〜１５及び比較例４）
上部電極層３の平面形状を図２６のようにし、下部電極層１をパターニングしてその平面形状を図２７のようにし、全体の断面構造を図２８のようにし、寸法を表３のようにした以外は実施例１と同様にして、実施例１０〜１５及び比較例４の薄膜キャパシタ２０を作製した。図２６は図１９と同様であり、薄膜キャパシタ２０は、上部電極層３として、最外部にある正方形枠状のエッジ部Ｅ及びエッジ部Ｅ内にある正方形部ＳＱを有する。ただし、実施例１２及び１３の薄膜キャパシタ２０は、上部電極層３として、エッジ部Ｅを有しない。また、下部電極層１も、上部電極層３と同様に、エッジ部Ｅ及び正方形部ＳＱを有する。各上部電極層３のパターンは、エッジ部Ｅと、エッジ部Ｅ内にある複数の正方形部ＳＱを有する。エッジ部Ｅ及び正方形部ＳＱが領域Ｔ又は領域Ｂであり、エッジ部Ｅ及び正方形部ＳＱ間、及び、正方形部ＳＱ間に領域ｔ又は領域ｂが存在し、この領域ｔ、領域ｂはそれぞれ領域ｔｏｕｔ、領域ｂｏｕｔである。
【００９１】
各実施例及び比較例の上部電極層３における、エッジ部Ｅの幅Ｅｔ、正方形部ＳＱの面積、正方形部ＳＱの数、正方形部ＳＱ間の間隔、正方形部ＳＱとエッジ部Ｅとの間隔、Ｓ、ＳＨｔ、及びＬｔｏｕｔを表３に示す。各実施例及び比較例の下部電極層１における、エッジ部Ｅの幅Ｅｂ、正方形部ＳＱの面積、正方形部ＳＱの数、正方形部ＳＱ間の間隔、正方形部ＳＱとエッジ部Ｅとの間隔、Ｓ、ＳＨｂ、及びＬｂｏｕｔを表４に示す。各実施例及び比較例の薄膜キャパシタ２０のＳＨｂ／Ｓ比、ＳＨｔ／Ｓ比、「（ＳＨｂ）１／２／Ｌｂｏｕｔ」の値、「（ＳＨｔ）１／２／Ｌｔｏｕｔ」の値、及び耐湿負荷試験評価結果をまとめて表５に示す。
【００９２】
【表３】
0006610159.tif 000004
【００９３】
【表４】
0006610159.tif 000005
【００９４】
【表５】
0006610159.tif 000006
【００９５】
表３〜表５から、ＳＨｔ／Ｓ比が６０％以上である実施例１０〜１５の薄膜キャパシタにて良好な耐湿負荷信頼性が得られることが分かった。さらに、１０≦（ＳＨｂ）１／２／Ｌｂｏｕｔ≦２５００、又は、１０≦（ＳＨｔ）１／２／Ｌｔｏｕｔ≦２５００を満たす場合に、耐湿負荷信頼性がさらに向上し、１００％の良品率となることが分かった。
【００９６】
（実施例１６〜１９及び比較例５〜９）
図９〜図１１（第三実施形態）に対応する薄膜キャパシタ２０を製造した。下部電極層１として１００ｍｍ×１００ｍｍ×３０μｍの表面が研磨されたＮｉ箔を準備した。上記Ｎｉ箔上に、誘電体層２として、厚さ８００ｎｍのＢａＴｉＯ３層を、スパッタ法にて形成した。次に、誘電体層２を還元雰囲気中（酸素分圧１０−１６ａｔｍ）にて結晶化した。誘電体層２上に、厚さ０．５μｍのＮｉ層をスパッタ法にて形成し、続いて厚さ２μｍのＣｕ層をスパッタ法にて形成し、誘電体層２上にスパッタ法によるＮｉ層及びＣｕ層からなる上部電極層３を形成した。図１１に示すとおり、１００５型（１ｍｍ×０．５ｍｍ）素子の大きさのキャパシタ要素が５０００個できるように、上部電極層３及び誘電体層２のパターンニングを行った。パターンニング後の上部電極層３及び誘電体層２上に、ポリイミド樹脂にて絶縁層（パッシべーション層）８を形成し、絶縁層８に孔を開けた。次に、厚さ２０ｎｍのＴｉ層をスパッタにて形成し、Ｔｉ層上にＣｕをスパッタすることで、シード層を形成した。シード層上にＣｕめっきを行った。図９及び図１１に示すように、シード層及びめっき層のパターンニングを行い、１００５型素子５０００個分の引出電極９及び端子電極層１０を形成した。その後、５０００個分の１００５型素子単体にダイシングした。以上のようにして、実施例１６〜１９及び比較例５〜９の薄膜キャパシタ２０を作製した。
【００９７】
各実施例及び比較例の端子電極寸法、Ｓ（ＳＨｂと同じ）、ＳＨｔ、及び、端子電極間の間隔（すなわち、Ｌｔｏｕｔ）を表６に示す。また、各実施例及び比較例のＳＨｔ／Ｓ比、「（ＳＨｔ）１／２／Ｌｔｏｕｔ」の値、及び耐湿負荷試験評価結果をまとめて表７に示す。
【００９８】
【表６】
0006610159.tif 000007
【００９９】
【表７】
0006610159.tif 000008
【０１００】
表６及び表７から、ＳＨｔ／Ｓ比が６０％以上である実施例１６〜１９の薄膜キャパシタにて良好な耐湿負荷信頼性が得られることが分かった。さらに、１０≦（ＳＨｔ）１／２／Ｌｔｏｕｔ≦２５００を満たす場合に、耐湿負荷信頼性がさらに向上し、１００％の良品率となることが分かった。
【０１０１】
（実施例２０〜２３）
図１２〜図１４（第四実施形態）に対応する薄膜キャパシタを作製した。下部電極層１として１００ｍｍ×１００ｍｍ×３０μｍの表面が研磨されたＮｉ箔を準備した。上記Ｎｉ箔上に、誘電体層２として、厚さ８００ｎｍのＢａＴｉＯ３層を、スパッタ法にて形成した。次に、誘電体層２を還元雰囲気中（酸素分圧１０−１６ａｔｍ）にて結晶化した。誘電体層２上に、厚さ０．５μｍのＮｉ層をスパッタ法にて形成し、続いて厚さ２μｍのＣｕ層をスパッタ法にて形成し、誘電体層２上にスパッタ法によるＮｉ層及びＣｕ層からなる上部電極層３を形成した。図１４に示すとおり、１００５型（１ｍｍ×０．５ｍｍ）素子の大きさのキャパシタ素子が５０００個できるように、上部電極層３及び誘電体層２のパターンニングを行った。パターンニング後の上部電極層３及び誘電体層２上に、ポリイミド樹脂にて絶縁層（パッシベーション層）８を形成し、絶縁層８に１００５型素子５０００個分の孔を開けた。次に、厚さ２０ｎｍのＴｉ層をスパッタにて形成し、Ｔｉ層上にＣｕをスパッタすることで、シード層を形成した。シード層上に、Ｃｕめっきを行った。図１２及び図１４に示すように、シード層及びめっき層のパターンニングを行い、１００５型素子５０００個分の引出電極９及び端子電極層１０を形成した。各１００５型素子の一対の端子電極層１０間の凹部に、熱膨張係数が５０ｐｐｍ／Ｋのポリイミド樹脂からなる追加絶縁層（ポリイミド樹脂層）１１を形成した。その後、５０００個分の１００５型素子単体にダイシングした。以上のようにして、実施例２０〜２３の薄膜キャパシタ２０を作製した。
【０１０２】
各実施例の端子電極の寸法及び面積、ポリイミド樹脂層の寸法及び面積、並びに、重み付き熱膨張係数αＨｔ及びαＨｔ／αｄ比を表８に示す。また、各実施例の薄膜キャパシタ２０のＳ（Ｓｂと同じ）、ＳＨｔ、端子電極間の間隔Ｄｔ−ｔ、端子電極とポリイミド樹脂層間の間隔Ｌｔｏｕｔ、ＳＨｔ／Ｓ比、「（ＳＨｔ）１／２／Ｌｔｏｕｔ」の値、及び耐湿負荷試験評価結果をまとめて表９に示す。
【０１０３】
【表８】
0006610159.tif 000009
【０１０４】
【表９】
0006610159.tif 000010
【０１０５】
表８及び表９から、ＳＨｔ／Ｓ比が６０％以上である実施例２０〜２３の薄膜キャパシタにて良好な耐湿負荷信頼性が得られることが分かった。また、ポリイミド樹脂層の熱膨張係数３０ｐｐｍ／Ｋであることから、ポリイミド領域が増えるに従い、重み付き熱膨張係数αＨｔが増加した。それにともない、耐湿負荷信頼性が若干低下した。
【符号の説明】
【０１０６】
１…下部電極層（第１電極層）、２…誘電体層、３…上部電極層（第２電極層）、４，６…溝、５，７…貫通孔、２０…薄膜キャパシタ、２２…基板、３０…キャパシタデバイス。
【図１】
0006610159.tif 000011
【図２】
0006610159.tif 000012
【図３】
0006610159.tif 000013
【図４】
0006610159.tif 000014
【図５】
0006610159.tif 000015
【図６】
0006610159.tif 000016
【図７】
0006610159.tif 000017
【図８】
0006610159.tif 000018
【図９】
0006610159.tif 000019
【図１０】
0006610159.tif 000020
【図１１】
0006610159.tif 000021
【図１２】
0006610159.tif 000022
【図１３】
0006610159.tif 000023
【図１４】
0006610159.tif 000024
【図１５】
0006610159.tif 000025
【図１６】
0006610159.tif 000026
【図１７】
0006610159.tif 000027
【図１８】
0006610159.tif 000028
【図１９】
0006610159.tif 000029
【図２０】
0006610159.tif 000030
【図２１】
0006610159.tif 000031
【図２２】
0006610159.tif 000032
【図２３】
0006610159.tif 000033
【図２４】
0006610159.tif 000034
【図２５】
0006610159.tif 000035
【図２６】
0006610159.tif 000036
【図２７】
0006610159.tif 000037
【図２８】
0006610159.tif 000038