(57)【特許請求の範囲】
【請求項１】
第１面に配線を含むデバイス層と前記デバイス層を覆うデバイス絶縁層と前記デバイス絶縁層を貫通する第１貫通電極とが形成された半導体基板における前記第１面とは反対側の第２面上に、第１絶縁膜を形成する工程と、
前記第１絶縁膜の上にフォトレジストを露光現像して開口パターンを形成する工程と、
前記フォトレジストをマスクとして用いた異方性ドライエッチングにより前記第１絶縁膜及び前記半導体基板をエッチングすることで、前記デバイス層を露出させ且つ前記デバイス層側の内径よりも前記第２面側の開口径の方が大きい貫通孔を前記半導体基板に形成するとともに、前記半導体基板の前記貫通孔と連通して前記デバイス層を露出させる開口及び前記貫通孔の前記第２面側の開口端から前記貫通孔の中心側へ向けて張り出したオーバハング部を前記第１絶縁膜に形成する工程と、
前記第１絶縁膜の前記オーバハング部をエッチングにより除去する工程と、
前記第１絶縁膜上と前記貫通孔の内側面および底面とに第２絶縁膜を形成する工程と、
前記貫通孔の前記底面に形成された前記第２絶縁膜および前記デバイス層における第３絶縁膜を除去することで前記デバイス層の前記配線を露出させる工程と、
前記第２絶縁膜上から前記貫通孔内を経て前記デバイス層中の前記配線と電気的に接続する第２貫通電極を形成する工程と、
を含み、
前記第１絶縁膜は、前記半導体基板の前記第２面上に設けられた第１絶縁層と、前記第１絶縁層の上に設けられた第２絶縁層とを含む積層膜であり、前記第１絶縁層が前記オーバハング部を形成し、
前記貫通孔及び前記オーバハング部は、前記第１絶縁層に対するエッチングレートよりも前記第２絶縁層に対するエッチングレートの方が高くなるエッチング条件とした前記異方性ドライエッチングにより前記第１絶縁膜及び前記半導体基板をエッチングすることで形成され、
前記オーバハング部は、前記第２絶縁層に対するエッチングレートよりも前記第１絶縁層に対するエッチングレートの方が高くなるエッチング条件とした前記エッチングにより除去される、
ことを特徴とする半導体装置の製造方法。
【請求項２】
前記第１絶縁層は、シリコン酸化膜を含み、
前記第２絶縁層は、シリコン窒化膜を含む、
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記オーバハング部をエッチングにより除去する工程では、前記第１絶縁層に形成された開口の開口径が実質的に前記貫通孔の前記第２面側の前記開口径以上であって且つ前記第２絶縁層に形成された開口の開口径よりも小さくなるように、前記第１絶縁層をエッチングすることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記第２貫通電極は、
前記第２絶縁膜上から前記貫通孔内側面を経て前記デバイス層中の前記配線と接触する第１メタル層と、
前記第１メタル層上に形成された第２メタル層と、
前記第２メタル層上に形成された第３メタル層と、
を含むことを特徴とする請求項１〜３の何れか一項に記載の半導体装置の製造方法。
【請求項５】
前記半導体基板の厚さ方向において前記第１絶縁膜とオーバラップする領域が残るように前記第１メタル層と前記第２メタル層とをパターニングする工程をさらに含むことを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
第１面から前記第１面とは反対側の第２面まで貫通する貫通孔が設けられた半導体基板と、
前記半導体基板の前記第１面に位置し、配線を含むデバイス層と、
前記デバイス層を覆うデバイス絶縁層と、
前記デバイス絶縁層を貫通する第１貫通電極と、
前記半導体基板の前記第２面上に位置し、前記半導体基板の前記貫通孔の開口径と実質的に同じかもしくは大きな径の開口が設けられた第１絶縁膜と、
前記第１絶縁膜上から前記半導体基板の前記貫通孔の内側面に位置する第２絶縁膜と、
前記第２絶縁膜上から前記半導体基板の前記貫通孔内を経て前記デバイス層中の前記配線と電気的に接続する第２貫通電極と、
を備え、
前記第１絶縁膜は、前記開口の一部である第１開口が形成された第１絶縁層と、前記第１絶縁層の上部に設けられ、前記開口の残りである第２開口が形成された第２絶縁層とを含み、
前記第２開口の開口径は、前記貫通孔の前記開口径よりも大きく、
前記第１開口の開口径は、実質的に前記貫通孔の前記開口径以上であって、且つ、前記第２開口の前記開口径よりも小さく、
前記第２貫通電極は、前記第２絶縁膜上から前記貫通孔内側面を経て前記デバイス層中の前記配線と接触する第１メタル層と、前記第１メタル層上に形成された第２メタル層と、前記第２メタル層上に形成された第３メタル層とを含み、
前記第１絶縁層及び前記第２絶縁層のうち少なくとも一方と、前記第１メタル層と前記第２メタル層とのうち少なくとも一方とは、前記半導体基板の厚さ方向においてオーバラップしている
ことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本実施形態は、半導体装置の製造方法および半導体装置に関する。
【背景技術】
【０００２】
近年、ＴＳＶ（Through-Silicon Via）を用いた半導体装置の集積技術が、高機能化等の観点から注目を集めている。
【０００３】
ＴＳＶを用いた集積技術では、ＴＳＶに形成される貫通電極（以下、ＴＳＶ電極という）の安定性が非常に重要である。ただし、ＴＳＶが高アスペクト比であるため、ＴＳＶ内への金属等の埋設が困難である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−１４２４１４号公報
【特許文献２】米国特許出願公開第２０１２／０２７６７３３号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
実施形態は、金属等をＴＳＶ内へ安定して埋設することが可能な半導体装置の製造方法および半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
実施形態によれば、半導体装置の製造方法は、第１面に配線を含むデバイス層と前記デバイス層を覆うデバイス絶縁層と前記デバイス絶縁層を貫通する第１貫通電極とが形成された半導体基板における前記第１面とは反対側の第２面上に、第１絶縁膜を形成する工程と、前記第１絶縁膜の上にフォトレジストを露光現像して開口パターンを形成する工程と、前記フォトレジストをマスクとして用いた異方性ドライエッチングにより前記第１絶縁膜及び前記半導体基板をエッチングすることで、前記デバイス層を露出させ且つ前記デバイス層側の内径よりも前記第２面側の開口径の方が大きい貫通孔を前記半導体基板に形成するとともに、前記半導体基板の前記貫通孔と連通して前記デバイス層を露出させる開口及び前記貫通孔の前記第２面側の開口端から前記貫通孔の中心側へ向けて張り出したオーバハング部を前記第１絶縁膜に形成する工程と、前記第１絶縁膜の前記オーバハング部をエッチングにより除去する工程と、前記第１絶縁膜上と前記貫通孔の内側面および底面とに第２絶縁膜を形成する工程と、前記貫通孔の前記底面に形成された前記第２絶縁膜および前記デバイス層における第３絶縁膜を除去することで前記デバイス層の前記配線を露出させる工程と、前記第２絶縁膜上から前記貫通孔内を経て前記デバイス層中の前記配線と電気的に接続する第２貫通電極を形成する工程と、を含み、前記第１絶縁膜は、前記半導体基板の前記第２面上に設けられた第１絶縁層と、前記第１絶縁層の上に設けられた第２絶縁層とを含む積層膜であり、前記第１絶縁層が前記オーバハング部を形成し、前記貫通孔及び前記オーバハング部は、前記第１絶縁層に対するエッチングレートよりも前記第２絶縁層に対するエッチングレートの方が高くなるエッチング条件とした前記異方性ドライエッチングにより前記第１絶縁膜及び前記半導体基板をエッチングすることで形成され、前記オーバハング部は、前記第２絶縁層に対するエッチングレートよりも前記第１絶縁層に対するエッチングレートの方が高くなるエッチング条件とした前記エッチングにより除去されることを特徴とする。
【図面の簡単な説明】
【０００７】
【図１】図１は、実施形態にかかる半導体装置の概略構成例を示す断面図である。
【図２】図２は、実施形態にかかる半導体装置の製造方法を示すプロセス断面図である（その１）。
【図３】図３は、実施形態にかかる半導体装置の製造方法を示すプロセス断面図である（その２）。
【図４】図４は、実施形態にかかる半導体装置の製造方法を示すプロセス断面図である（その３）。
【図５】図５は、実施形態にかかる半導体装置の製造方法を示すプロセス断面図である（その４）。
【図６】図６は、実施形態にかかる半導体装置の製造方法を示すプロセス断面図である（その５）。
【図７】図７は、実施形態にかかる半導体装置の製造方法を示すプロセス断面図である（その６）。
【図８】図８は、実施形態にかかる半導体装置の製造方法を示すプロセス断面図である（その７）。
【図９】図９は、実施形態にかかる半導体装置の製造方法を示すプロセス断面図である（その８）。
【図１０】図１０は、実施形態にかかる半導体装置の製造方法を示すプロセス断面図である（その９）。
【発明を実施するための形態】
【０００８】
以下に添付図面を参照して、実施形態にかかる半導体装置および半導体装置の製造方法を詳細に説明する。なお、この実施形態により本発明が限定されるものではない。また、以下の説明では、素子形成対象の半導体基板における素子形成面を第１面とし、この第１面と反対側の面を第２面としている。
【０００９】
図１は、実施形態にかかる半導体装置の概略構成例を示す断面図である。図１に示すように、半導体装置１は、半導体基板１１と、デバイス層１２と、絶縁層１３と、第１貫通電極１４と、絶縁層１７と、第２貫通電極１８と、接合材１９とを備えている。
【００１０】
半導体基板１１は、たとえばシリコン基板である。この半導体基板１１は、５０μｍ（マイクロメートル）以下、たとえば３０±５μｍ程度まで薄厚化されていてもよい。
【００１１】
デバイス層１２は、半導体基板１１の素子形成面である第１面側に形成された素子構造と、素子構造を埋める層間絶縁膜とを含んでいる。層間絶縁膜は、シリコン酸化膜（ＳｉＯ２）であってよい。素子構造には、配線層１２０が含まれている。この配線層１２０には、上層に形成された上層配線１２１と、下層に形成された下層配線１２２とが含まれている。なお、デバイス層１２の上層および下層とは、半導体基板１１の素子形成面を基準とした上層および下層であってよい。
【００１２】
絶縁層１３は、デバイス層１２を保護する目的で、デバイス層１２を覆っている。この絶縁層１３には、デバイス層１２をカバーするパッシベーションと、パッシベーション上を覆う有機層とが含まれてもよい。パッシベーションは、シリコン窒化膜（ＳｉＮ）、シリコン酸化膜（ＳｉＯ２）または酸化窒化シリコン膜（ＳｉＯＮ）の単層膜、もしくは、それらのうち２つ以上の積層膜であってよい。有機層には、感光性ポリイミドなどの樹脂材料が用いられてもよい。
【００１３】
第１貫通電極１４は、絶縁層１３からデバイス層１２中の上層配線１２１まで貫通する貫通孔内に設けられて上層配線１２１と接触することで、上層配線１２１を絶縁層１３上まで電気的に引き出している。この第１貫通電極１４は、少なくとも貫通孔内表面を覆うバリアメタル層１４１と、バリアメタル層１４１上のシードメタル層１４２と、シードメタル層１４２上の貫通電極１４３とを含んでもよい。バリアメタル層１４１は省略されてもよい。貫通電極１４３上には、半導体装置１の縦方向への集積化の際に機能する材料膜１４４が設けられていてもよい。
【００１４】
バリアメタル層１４１には、チタン（Ｔｉ）、タンタル（Ｔａ）、ルテニウム（Ｒｕ）などが用いられてもよい。シードメタル層１４２には、銅（Ｃｕ）やニッケルと銅との積層膜（Ｎｉ／Ｃｕ）などが用いられてもよい。貫通電極１４３には、ニッケル（Ｎｉ）などが用いられてもよい。材料膜１４４には、金（Ａｕ）、錫（Ｓｎ）、銅（Ｃｕ）、錫−銅（ＳｎＣｕ）、錫−金（ＳｎＡｕ）、錫−銀（ＳｎＡｇ）などが用いられてもよい。ただし、第１貫通電極１４の層構造および材料は、目的に応じて適宜変更可能である。たとえば貫通電極１４３に用いる導電性材料や形成方法に応じてバリアメタル層１４１／シードメタル層１４２または材料膜１４４の層構造や材料が適宜変更されてよい。
【００１５】
第２貫通電極１８は、半導体基板１１からデバイス層１２中の下層配線１２２まで達する貫通孔（ＴＳＶ）内に設けられて下層配線１２２と接触することで、下層配線１２２を半導体基板１１の第２面上まで電気的に引き出している。
【００１６】
第２貫通電極１８は、第１貫通電極１４と同様に、少なくとも貫通孔内表面を覆うバリアメタル層（第１メタル層）１８１と、バリアメタル層１８１上のシードメタル層（第２メタル層）１８２と、シードメタル層１８２上の貫通電極（第３メタル層）１８３とを含んでもよい。それぞれに用いられる金属材料は、第１貫通電極１４のバリアメタル層１４１、シードメタル層１４２および貫通電極１４３と同様であってよい。貫通電極１８３の内部には、空隙が形成されていてもよい。また、貫通電極１８３上には、複数の半導体装置１を縦方向（半導体基板１１の厚さ方向）へ集積する際に半導体装置１間を接合するための接合材１９が設けられてもよい。この接合材１９には、錫（Ｓｎ）、銅（Ｃｕ）、錫−銅（ＳｎＣｕ）、錫−金（ＳｎＡｕ）、錫−銀（ＳｎＡｇ）などのはんだが用いられてもよい。
【００１７】
半導体基板１１に形成された貫通孔内の内側面から半導体基板１１の第２面には、第２貫通電極１８と半導体基板１１との短絡を防止するための絶縁層１７が設けられている。この絶縁層１７には、半導体基板１１の第２面上に位置するシリコン酸化膜（ＳｉＯ２）１７１と、シリコン酸化膜１７１上に位置するシリコン窒化膜（ＳｉＮ）１７２と、シリコン窒化膜１７２上から貫通孔（ＴＳＶ）内側面に位置するシリコン酸化膜１７３とが含まれてもよい。シリコン酸化膜１７１および／またはシリコン窒化膜１７２は、第１絶縁膜と称される場合がある。また、シリコン酸化膜１７３は、第２絶縁膜と称される場合がある。
【００１８】
ここで、絶縁層１７におけるシリコン酸化膜１７１およびシリコン窒化膜１７２の少なくとも一方と、バリアメタル層１８１および／またはシードメタル層１８２とは、半導体基板１１の厚さ方向においてオーバラップしている。この構成により、第２貫通電極１８等の材料であるニッケル（Ｎｉ）、銅（Ｃｕ）および金（Ａｕ）が半導体基板１１内へ拡散することが低減されている。
【００１９】
つづいて、実施形態にかかる半導体装置１の製造方法について、以下に図面を参照して詳細に説明する。図２〜図１０は、実施形態にかかる半導体装置の製造方法を示すプロセス断面図である。なお、図２〜図１０では、図１と同様の断面を用いて説明する。ただし、図２では、説明の都合上、断面の上下関係が図１および図３〜図１０までの上下関係とは反転している。
【００２０】
まず、実施形態では、半導体基板１１の素子形成面（第１面）に素子構造を形成し、形成した素子構造を層間絶縁膜で覆う。これにより、デバイス層１２が形成される。なお、この層間絶縁膜には、いわゆる素子分離絶縁膜などの種々の絶縁膜や配線層などの種々の層が含まれていてもよい。そして、デバイス層１２上に絶縁層１３を形成する。絶縁層１３には、上述したように、デバイス層１２をカバーするパッシベーションと、パッシベーション上を覆う有機層とが含まれてもよい。有機層には、感光性ポリイミドなどが用いられ、この有機層に第１貫通電極１４を形成するための開口パターンが転写される。開口パターンの開口径は、たとえば１０μｍ程度であってもよい。
【００２１】
つぎに、たとえば有機層をマスクとして絶縁層１３のパッシベーションおよびデバイス層１２の層間絶縁膜上層部分をエッチングすることで、デバイス層１２の上層配線１２１を露出させる。パッシベーションおよび層間絶縁膜のエッチングには、反応性イオンエッチング（ＲＩＥ）などが用いられてよい。つづいて、貫通孔内部を含む絶縁層１３上全体にチタン（Ｔｉ）を用いたバリアメタル層と銅（Ｃｕ）を用いたシードメタル層とを順次積層する。バリアメタル層とシードメタル層との成膜には、それぞれスパッタリング法や化学気相成長（ＣＶＤ）法などが用いられてもよい。シードメタル層の膜厚はたとえば５００ｎｍ程度であってよい。
【００２２】
つぎに、シードメタル層上に貫通電極１４３を形成するためのマスクをたとえばＰＥＰ（Photo Engraving Process）技術を用いて形成する。このマスクの絶縁層１３に形成された貫通孔に対応する位置には、開口が形成されている。つづいて、マスクの開口から露出するシードメタル層上にニッケル（Ｎｉ）を用いた貫通電極１４３を形成する。貫通電極１４３の形成にはコンフォーマルめっきなどが用いられてもよい。
【００２３】
つぎに、マスクを除去した後、露出したシードメタル層とバリアメタル層とが除去される。これにより、貫通電極１４３下のシードメタル層１４２とバリアメタル層１４１とがパターニングされる。なお、シードメタル層１４２とバリアメタル層１４１とのパターニングには、ウエットエッチングが用いられてよい。
【００２４】
つぎに、形成された貫通電極１４３の上面上に、金（Ａｕ）を用いた材料膜１４４を形成する。材料膜１４４の形成には、リフトオフなどの形成方法が用いられてもよい。その結果、図２に示すように、半導体基板１１の素子形成面（第１面）側に、デバイス層１２の上層配線１２１を絶縁層１３上まで引き出す第１貫通電極１４が形成される。
【００２５】
つぎに、第１貫通電極１４が形成された絶縁層１３上に接着剤を塗布し、この接着剤に支持基板１６を貼り合わせることで、図３に示すように、半導体装置１の素子形成面側に支持基板１６を接着する。つづいて、支持基板１６をステージに固定した状態で半導体基板１１を素子形成面（第１面）とは反対側の第２面からグラインドすることで、半導体基板１１をたとえば３０±５μｍ程度に薄厚化する。
【００２６】
つぎに、図４に示すように、半導体基板１１の第２面にシリコン酸化膜１７１Ａとシリコン窒化膜１７２Ａとを順次成膜する。シリコン酸化膜１７１Ａは、酸素雰囲気中での熱処理により形成された熱酸化膜やＣＶＤ法により形成された成長膜など、種々の酸化膜であってよい。また、シリコン窒化膜１７２Ａは、ＣＶＤ法により形成された成長膜などの種々の窒化膜であってよい。
【００２７】
つぎに、シリコン窒化膜１７２Ａ上に感光性フォトレジスト１８０Ｍが塗布され、このフォトレジスト１８０Ｍに第２貫通電極１８を形成するための開口パターンが転写される。なお、開口パターンの開口径は、たとえば１０μｍ程度であってもよい。つづいて、開口パターンが転写されたフォトレジスト１８０Ｍをマスクとして半導体基板１１を第２面側から彫り込むことで、デバイス層１２まで達する貫通孔（ＴＳＶ）１８０Ｈを形成する。半導体基板１１の彫り込みには、高いアスペクト比が得られる異方性ドライエッチングなどが用いられてもよい。
【００２８】
その際、掘り込み対象である半導体基板１１上に、シリコン酸化膜１７１Ａなどのような、半導体基板１１に対するエッチング選択比が比較的大きい膜が存在すると、その膜に形成された開口付近において、その膜よりも半導体基板１１の方がより多く削られ得る。たとえば図５に示すように、半導体基板１１上にシリコン酸化膜１７１Ｂが存在すると、貫通孔（ＴＳＶ）１８０Ｈの開口端付近で半導体基板１１がサイドエッチングされて、半導体基板１１の開口端付近がアンダーカットされた形状となり得る。その結果、貫通孔（ＴＳＶ）１８０Ｈの開口端付近の形状が、この部分においてシリコン酸化膜１７１Ｂが半導体基板１１より突出した、いわゆるオーバハングの形状となり得る。
【００２９】
そこで実施形態では、図６に示すように、シリコン酸化膜１７１Ｂにおける半導体基板１１よりオーバハングした部分を除去する。シリコン酸化膜１７１Ｂにおけるオーバハングした部分の除去には、希フッ酸などを用いることができる。その結果、貫通孔（ＴＳＶ）１８０Ｈの開口端において、半導体基板１１の開口端からのシリコン酸化膜１７１の突出を後退させることができる。なお、後退後のシリコン酸化膜１７１は、後のシリコン酸化膜１７３の形成において影響しない程度に半導体基板１１の開口端から突出していてもよい。すなわち、シリコン酸化膜１７１に形成された貫通孔１８０Ｈの開口径は、半導体基板１１に形成された貫通孔１８０Ｈの開口径と実質的に同じかもしくは大きくてもよい。また、シリコン酸化膜１７１Ａ上のシリコン窒化膜１７２Ａは、シリコン酸化膜１７１Ａと比べてプラズマ耐性が低く、オーバハングの形状とはなり難いため、貫通孔（ＴＳＶ）１８０Ｈの開口端付近のシリコン窒化膜１７２を後退させる工程は省略することができる。
【００３０】
つぎに、図７に示すように、貫通孔（ＴＳＶ）１８０Ｈの内部を含む半導体基板１１の第２面上全体にシリコン酸化膜１７３Ｂを成膜する。シリコン酸化膜１７３Ｂの成膜には、ＣＶＤ法などが用いられてよい。上述したように、シリコン酸化膜１７３Ｂの成膜時には、貫通孔（ＴＳＶ）１８０Ｈの開口端で半導体基板１１からシリコン酸化膜１７１が突出するオーバハングが低減もしくは解消されているため、貫通孔（ＴＳＶ）１８０Ｈの内側面に安定してシリコン酸化膜１７３を形成することが可能である。
【００３１】
つぎに、成膜したシリコン酸化膜１７３Ｂをエッチバックすることで、貫通孔（ＴＳＶ）１８０Ｈの底部に形成されたシリコン酸化膜１７３Ｂを除去する。このエッチバックは、デバイス層１２の絶縁膜（層間絶縁膜が含まれてもよい。これを第３絶縁膜と称する場合がある）が除去されて下層配線１２２が露出されるまで行われる。その結果、図８に示すように、半導体基板１１の第２面上にシリコン酸化膜１７１とシリコン窒化膜１７２とシリコン酸化膜１７３を有する３層の絶縁層１７が形成され、貫通孔（ＴＳＶ）１８０Ｈの内側面がシリコン酸化膜１７３により覆われるとともに、貫通孔（ＴＳＶ）１８０Ｈの底部にデバイス層１２の下層配線１２２が露出される。なお、シリコン酸化膜１７３Ｂのエッチバックには、異方性ドライエッチングなどを用いることができる。
【００３２】
つぎに、バリアメタル層１４１Ａおよびシードメタル層１４２Ａの形成と同様にして、貫通孔内部を含む絶縁層１７上全体にチタン（Ｔｉ）を用いたバリアメタル層１８１Ａと銅（Ｃｕ）を用いたシードメタル層１８２Ａとを順次積層することで、図９示す断面構造を得る。バリアメタル層１８１Ａおよびシードメタル層１８２Ａは、単にメタル層と称される場合がある。シードメタル層１８２Ａの膜厚は、シードメタル層１４２Ａより厚くてもよい。この工程においても、貫通孔（ＴＳＶ）１８０Ｈの開口端で半導体基板１１からシリコン酸化膜１７１が突出するオーバハングが低減もしくは解消されているため、貫通孔（ＴＳＶ）１８０Ｈの内側面に安定してバリアメタル層１４１Ａおよびシードメタル層１４２Ａを形成することが可能である。
【００３３】
つぎに、シードメタル層１８２Ａ上に貫通電極１８３を形成するためのマスク１８３Ｍを、たとえばＰＥＰ技術を用いて形成する。このマスク１８３Ｍの半導体基板１１に形成された貫通孔（ＴＳＶ）１８０Ｈに対応する位置には、開口が形成されている。つづいて、図１０に示すように、マスク１８３Ｍの開口から露出するシードメタル層１８２Ａ上にニッケル（Ｎｉ）の貫通電極１８３を形成する。貫通電極１８３の形成には、コンフォーマルめっきなどが用いられてもよい。
【００３４】
つぎに、マスク１８３Ｍを除去した後、露出したシードメタル層１８２Ａとバリアメタル層１８１Ａとが除去される。シードメタル層１８２Ａとバリアメタル層１８１Ａとの除去には、ウエットエッチングが用いられてよい。その際、エッチングされずに残ったシードメタル層１８２とバリアメタル層１８１とのうち少なくとも一方が絶縁層１７におけるシリコン酸化膜１７１およびシリコン窒化膜１７２の少なくとも一方とオーバラップするようなエッチング条件が用いられるとよい。
【００３５】
つぎに、絶縁層１７から突出する貫通電極１８３の上面上に、接合材１９を付着する。接合材１９の形成には、電解めっき法や無電解めっき法などが用いられてもよい。以上の工程を経ることで、半導体基板１１の第２面側にデバイス層１２の下層配線１２２を絶縁層１７上まで引き出す第２貫通電極１８が形成され、図１に示す断面構造を備えた半導体装置１が製造される。
【００３６】
以上のように、実施形態によれば、半導体基板１１と第２貫通電極１８との短絡を防ぐ絶縁層１７の形成時に、貫通孔（ＴＳＶ）１８０Ｈの開口端で半導体基板１１からシリコン酸化膜１７１が突出するオーバハングを低減もしくは解消することが可能である。それにより、貫通孔（ＴＳＶ）１８０Ｈの内側面に、シリコン酸化膜１７３、バリアメタル層１４１およびシードメタル層１４２を安定して形成することが可能である。すなわち、貫通孔（ＴＳＶ）１８０Ｈ内へ絶縁体や金属等を安定して埋設することが可能である。
【００３７】
なお、以上の説明では、絶縁層１７として、シリコン酸化膜１７１とシリコン窒化膜１７２とシリコン酸化膜１７３との積層膜を例示したが、これらの材料および層構造に限定されるものではない。すなわち、絶縁層１７におけるシリコン酸化膜１７１およびシリコン窒化膜１７２の少なくとも一方に半導体基板１１に対して比較的大きなエッチング選択比を有する絶縁材料を用いた場合、本実施形態を適用することが可能である。たとえば、絶縁層１７におけるシリコン酸化膜１７１とシリコン窒化膜１７２との代わりに、シリコン酸化膜、シリコン窒化膜または窒化酸化シリコン（ＳｉＯＮ）膜の単層膜、もしくは、それらのうち２つ以上の積層膜などを用いた場合にも、本実施形態を適用することができる。
【００３８】
本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００３９】
１…半導体装置、１１…半導体基板、１２…デバイス層、１３…絶縁層、１４…第２貫通電極、１７…絶縁層、１８…第１貫通電極、１９…接合材、１２１…上層配線、１２２…下層配線、１７１，１７３…シリコン酸化膜、１７２…シリコン窒化膜、１８１…バリアメタル層、１８２…シードメタル層、１８３…貫通電極
【図１】
0006479578.tif 000002
【図２】
0006479578.tif 000003
【図３】
0006479578.tif 000004
【図４】
0006479578.tif 000005
【図５】
0006479578.tif 000006
【図６】
0006479578.tif 000007
【図７】
0006479578.tif 000008
【図８】
0006479578.tif 000009
【図９】
0006479578.tif 000010
【図１０】
0006479578.tif 000011