(57)【特許請求の範囲】
【請求項１】
直流電源から負荷（２）への給電経路に直列に接続されオン駆動信号が与えられるスイッチング素子（４、３３）と、
前記スイッチング素子と前記負荷との接続ノードの電圧を検出し、前記直流電源の電源電圧とグランドとの間の電圧範囲において前記スイッチング素子のオン時のオン電圧を含むオン電圧領域、オフ時のオフ電圧を含むオフ電圧領域および前記オン電圧領域と前記オフ電圧領域との間の中間電圧領域のうち、前記スイッチング素子に前記オン駆動信号が与えられていないオフ時に得られる前記接続ノードの電圧が、前記オン電圧領域にあるときに前記スイッチング素子側における短絡状態を判定する短絡検出回路（６ａ、８）と、
前記接続ノードの電圧を検出し、前記接続ノードの電圧が前記中間電圧領域にあるときには前記スイッチング素子から前記負荷への給電経路が断線していることを判定する断線検出回路（１０、１０ａ）と、
前記中間電圧領域の電圧を断線検出電圧として出力する電圧設定部（１５）と、
前記スイッチング素子への前記オン駆動信号が停止されると前記電圧設定部により前記接続ノードに前記断線検出電圧を印加し、前記接続ノードの電圧が前記オン電圧領域から前記中間電圧領域に遷移した状態から前記オフ電圧領域に移行したときに前記接続ノードに前記断線検出電圧の印加を停止し、前記オフ電圧領域に移行しないときに前記接続ノードに前記断線検出電圧の印加を継続する切替回路（２１、２１ａ、２１ｂ）と
を備えた負荷駆動装置。
【請求項２】
請求項１に記載の負荷駆動装置において、
前記スイッチング素子（４）は、前記負荷とグランドとの間に接続され、
前記短絡検出回路（８）は、前記接続ノードとグランドとの短絡状態を検出するように設けられた負荷駆動装置。
【請求項３】
請求項２に記載の負荷駆動装置において、
前記断線検出回路（１０）は、前記接続ノードの電圧が前記中間電圧領域の両端の電圧である第１閾値電圧と第２閾値電圧との間にある状態が一定時間継続することをもって前記負荷への給電経路が断線していることを判定し、
前記切替回路（２１）は、前記スイッチング素子への前記オン駆動信号が停止された状態であり、かつ前記接続ノードの電圧が前記第２閾値電圧以下である場合には前記電圧設定部により前記接続ノードに前記断線検出電圧を印加し、前記接続ノードの電圧が前記第２閾値電圧を超えた場合には前記電圧設定部（１５）による前記断線検出電圧を前記接続ノードに印加することを停止するように構成された負荷駆動装置。
【請求項４】
請求項１に記載の負荷駆動装置において、
前記スイッチング素子（４、３３）は、前記直流電源と前記負荷との間に接続され、
前記短絡検出回路（６ａ）は、前記接続ノードが前記直流電源に短絡したことを検出するように設けられた負荷駆動装置。
【請求項５】
請求項４に記載の負荷駆動装置において、
前記断線検出回路（１０ａ）は、前記接続ノードの電圧が前記中間電圧領域の両端の電圧である第１閾値電圧と第２閾値電圧との間にある状態が一定時間継続することをもって前記負荷への給電経路が断線していることを判定し、
前記切替回路（２１ａ、２１ｂ）は、前記スイッチング素子への前記オン駆動信号が停止された状態であり、かつ前記接続ノードの電圧が前記第１閾値電圧以上である場合には前記電圧設定部により前記接続ノードに前記断線検出電圧を印加し、前記接続ノードの電圧が前記第１閾値電圧を下回った場合には前記電圧設定部（１５）による前記断線検出電圧を前記接続ノードに印加することを停止するように構成された負荷駆動装置。
【請求項６】
請求項３または５に記載の負荷駆動装置において、
前記電圧設定部により前記接続ノードに印加する前記断線検出電圧（Ｖｍ）は、前記直流電源（ＶＢ）の電源電圧よりも低く設定され、
前記第１閾値電圧（ＶｔＬ）は、前記断線検出電圧とグランドとの間に設定され、
前記第２閾値電圧（ＶｔＨ）は、前記直流電源の電源電圧と前記断線検出電圧との間に設定された負荷駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷駆動装置に関する。
【背景技術】
【０００２】
直流電源から負荷に通電する経路に通電制御を行うためのスイッチング素子などを設ける構成の負荷駆動装置がある。このような負荷駆動装置では、負荷を接続する出力端子が電源あるいはグランドにショートする短絡故障と、オープン状態となる断線故障を検出する機能を備えたものがある。
【０００３】
この場合、例えばスイッチング素子がローサイドで使用される場合には、出力端子がグランドショート状態になる短絡故障と、出力端子がオープン状態になる断線故障とを区別して検出するために、断線検出用の電源を設けて出力端子に付与する構成としている。これにより、断線故障時には、スイッチング素子がオフ状態で出力端子が断線検出用の電圧となるので、短絡故障と区別して検出することができる。
【０００４】
しかしながら、このように断線検出用の電源を設けることで、スイッチング素子をオフ状態にしている状態でも断線検出用の電源側へのリーク経路が形成されて、リーク電流が発生する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】実開平３−７０６０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、上記事情を考慮してなされたもので、その目的は、出力端子が断線している状態を検出するために印加する電圧設定部によるリーク電流を極力低減できる負荷駆動装置を提供することにある。
【課題を解決するための手段】
【０００７】
請求項１に記載の負荷駆動装置は、直流電源から負荷への給電経路に直列に接続されオン駆動信号が与えられるスイッチング素子と、前記スイッチング素子と前記負荷との接続ノードの電圧を検出し、前記直流電源の電源電圧とグランドとの間の電圧範囲において前記スイッチング素子のオン時のオン電圧を含むオン電圧領域、オフ時のオフ電圧を含むオフ電圧領域および前記オン電圧領域と前記オフ電圧領域との間の中間電圧領域のうち、前記スイッチング素子に前記オン駆動信号が与えられていないオフ時に得られる前記接続ノードの電圧が、前記オン電圧領域にあるときに前記スイッチング素子側における短絡状態を判定する短絡検出回路と、前記接続ノードの電圧を検出し、前記接続ノードの電圧が前記中間電圧領域にあるときには前記スイッチング素子から前記負荷への給電経路が断線していることを判定する断線検出回路と、前記中間電圧領域の電圧を断線検出電圧として出力する電圧設定部と、前記スイッチング素子への前記オン駆動信号が停止されると前記電圧設定部により前記接続ノードに前記断線検出電圧を印加し、前記接続ノードの電圧が前記オン電圧領域から前記中間電圧領域に遷移した状態から前記オフ電圧領域に移行しないときに前記接続ノードに前記断線検出電圧の印加を継続する切替回路とを備えている。
【０００８】
上記構成を採用することにより、通常動作では、スイッチング素子にオン駆動信号を与えると直流電源から負荷に通電される。このとき、スイッチング素子と負荷との接続ノードの電圧は、スイッチング素子のオン時の電圧であるからオン電圧領域となる。また、切替回路は接続ノードに対して電圧設定部から断線検出電圧を印加することはない。オン駆動信号が停止されてスイッチング素子がオフ状態に移行すると、切替回路により断線検出電圧が接続ノードに印加される。通常動作時には。スイッチング素子のオフ時の電圧に変化するから、接続ノードの電圧はオン電圧領域から中間電圧領域を経てオフ電圧領域まで変化し、このとき、切替回路による断線検出電圧の印加が停止される。この結果、電圧設定部による断線検出電圧の接続ノードへの印加は、スイッチング素子のオフ時に接続ノードがオフ電圧領域に変化するまでの短い時間となり、電圧設定部によるリーク電流の発生を極力抑制できる。
【０００９】
請求項１に記載の負荷駆動装置は、直流電源から負荷への給電経路に直列に接続されオン駆動信号が与えられるスイッチング素子と、前記スイッチング素子と前記負荷との接続ノードの電圧を検出し、前記直流電源の電源電圧とグランドとの間の電圧範囲において前記スイッチング素子のオン時のオン電圧を含むオン電圧領域、オフ時のオフ電圧を含むオフ電圧領域および前記オン電圧領域と前記オフ電圧領域との間の中間電圧領域のうち、前記スイッチング素子に前記オン駆動信号が与えられていないオフ時に得られる前記接続ノードの電圧が、前記オン電圧領域にあるときに前記スイッチング素子側における短絡状態を判定する短絡検出回路と、前記接続ノードの電圧を検出し、前記接続ノードの電圧が前記中間電圧領域にあるときには前記スイッチング素子から前記負荷への給電経路が断線していることを判定する断線検出回路と、前記中間電圧領域の電圧を断線検出電圧として出力する電圧設定部と、前記スイッチング素子への前記オン駆動信号が停止されると前記電圧設定部により前記接続ノードに前記断線検出電圧を印加し、前記接続ノードの電圧が前記オン電圧領域から前記中間電圧領域に遷移した状態から前記オフ電圧領域に移行したときに前記接続ノードに前記断線検出電圧の印加を停止し、前記オフ電圧領域に移行しないときに前記接続ノードに前記断線検出電圧の印加を継続する切替回路とを備えている。
【００１０】
また、短絡検出回路により、スイッチング素子にオン駆動信号が与えられていないオフ時に得られる接続ノードの電圧がオン電圧領域にあるとき、すなわちスイッチング素子による通電経路の遮断ができていない状態にあるときに、スイッチング素子の端子間が実質的に短絡状態にあることが検出される。なお、この検出動作では、切替回路による電圧設定部から断線検出電圧の接続ノードへの印加はないので、電圧設定部から接続ノードに流れるリーク電流の発生はない。
【図面の簡単な説明】
【００１１】
【図１】第１実施形態を示す電気的構成図
【図２】通常動作時の各部の信号波形を示すタイムチャート
【図３】断線故障時の各部の信号波形を示すタイムチャート（その１）
【図４】断線故障時の各部の信号波形を示すタイムチャート（その２）
【図５】第２実施形態を示す電気的構成図
【図６】通常動作時の各部の信号波形を示すタイムチャート
【図７】断線故障時の各部の信号波形を示すタイムチャート（その１）
【図８】断線故障時の各部の信号波形を示すタイムチャート（その２）
【図９】第３実施形態を示す電気的構成図
【発明を実施するための形態】
【００１２】
（第１実施形態）
以下、第１実施形態について、図１〜図４を参照して説明する。図１において、負荷駆動装置１は、負荷２に対して制御回路３から与えられる駆動信号に応じて通断電の制御および出力端子ＯＵＴに現れるドライバ出力のレベルについて短絡故障および断線故障の検出を行う。
【００１３】
負荷２は、直流電源ＶＢと負荷駆動装置１の出力端子ＯＵＴとの間に接続されている。出力端子ＯＵＴは接続ノードに対応している。負荷２は、種々のものが適用可能で、抵抗性負荷、容量性負荷、誘導性負荷などいずれのものでも良い。制御回路３は、他の制御回路などから受ける信号に基づいて負荷２を駆動するために、負荷駆動装置１に対してゲート駆動信号を出力する。また、負荷駆動装置１から受ける各種の信号により出力端子ＯＵＴのドライバ出力の状態を判断する。
【００１４】
負荷駆動装置１は、負荷２に通電するためのスイッチング素子としてＮチャンネル型のＭＯＳＦＥＴ４を備えている。ＭＯＳＦＥＴ４のドレインは出力端子ＯＵＴに接続され、ソースがグランドに接続され、ゲートはバッファ回路５を介して入力端子ＩＮに接続されている。入力端子ＩＮは、制御回路３から負荷を駆動するためのゲート駆動信号が与えられる。
【００１５】
電源ショート検出回路６は、出力端子ＯＵＴの電圧が電源電圧ＶＢに近い電圧となっているか否かを判断して電源ショート状態を判定する回路で、検出信号はフィルタ７を介して出力端子Ｓ１から制御回路３に出力する。フィルタ７は、誤検出を防止するためのもので、ローパスフィルタなどで構成されている。
【００１６】
短絡検出回路としてのＧＮＤショート検出回路８は、出力端子ＯＵＴの電圧がＭＯＳＦＥＴ４のオフ状態でグランド電圧に近い電圧となっているか否かを判断してグランドショート状態を判定する回路で、検出信号はフィルタ９を介して出力端子Ｓ２から制御回路３に出力する。フィルタ９は、誤検出を防止するためのもので、ローパスフィルタなどで構成されている。
【００１７】
断線検出回路１０は、出力端子ＯＵＴの電圧を検出して閾値電圧ＶｔＬ以上で、かつ閾値電圧ＶｔＨ以下である場合に断線故障状態を判定する回路である。断線検出回路１０は、ＡＮＤ回路１１、コンパレータ１２、１３を備えている。出力端子ＯＵＴは、コンパレータ１２の非反転入力端子およびコンパレータ１３の反転入力端子に接続されている。
【００１８】
コンパレータ１２の反転入力端子には第１閾値電圧である下限閾値電圧ＶｔＬが入力される。コンパレータ１３の非反転入力端子には第２閾値電圧である上限閾値電圧ＶｔＨが入力される。閾値電圧ＶｔＬ、ＶｔＨは電源電圧ＶＢとの関係として、次式（１）の大小関係を満たすように設定される。
ＶＢ＞ＶｔＨ＞ＶｔＬ＞０                    …（１）
【００１９】
なお、下限閾値電圧ＶｔＬと上限閾値電圧ＶｔＨとの間の電圧領域が中間電圧領域に相当しており、この実施形態では断線判定領域として設定している。また、ＭＯＳＦＥＴ４のオン状態で出力端子ＯＵＴに現れるオン電圧領域として、この実施形態では、下限閾値電圧ＶｔＬ以下の電圧領域を対応させている。ＭＯＳＦＥＴ４のオフ状態で出力端子に現れるオフ電圧領域として、この実施形態では、上限閾値電圧ＶｔＨ以上の電圧領域を対応させている。
【００２０】
ＡＮＤ回路１１の入力端子にはコンパレータ１２および１３の出力端子が接続され、ＡＮＤ回路の出力端子はフィルタ１４を介して出力端子Ｓ３から制御回路３に接続されている。フィルタ１４は、誤検出を防止するためのもので、ローパスフィルタなどで構成されている。
【００２１】
電圧設定部１５は、出力端子ＯＵＴにバッファ回路１６を介して電源１７から断線検出電圧Ｖｍを与える回路である。断線検出電圧Ｖｍは、断線判定領域に入る電圧つまり、上記した閾値電圧ＶｔＬおよびＶｔＨに対して次式（２）の大小関係を満たすように設定される。
ＶｔＨ＞Ｖｍ＞ＶｔＬ                        …（２）
【００２２】
電圧設定部１５は、出力端子ＯＵＴに対して切替スイッチ１８を介して接続されている。切替スイッチ１８は、ローレベルの信号が与えられた状態ではオフ状態となり、ハイレベルの信号が与えられた状態ではオン状態となる。切替スイッチ１８はＡＮＤ回路１９の出力信号により動作する。ＡＮＤ回路１９は、一方の入力端子が断線検出回路１０のコンパレータ１３の出力端子に接続され、他方の入力端子がインバータ回路２０を介して入力端子ＩＮに接続されている。切替スイッチ１８、ＡＮＤ回路１９、インバータ回路２０により切替回路２１が構成されている。
【００２３】
次に、上記構成の作用について図２〜図４も参照して説明する。まず、断線故障が生じない場合の通常動作について説明し、その後、断線故障が生じた場合の例を２つの場合に分けて説明する。なお、以下の説明では、断線故障の検出動作を主体として説明し、断線故障に関係しない他の動作については説明を省略している。
【００２４】
＜通常動作＞
まず、通常動作について図２を参照して説明する。制御回路３は、負荷２への通電制御において、負荷駆動装置１の入力端子ＩＮに対してゲート駆動信号を与える。制御回路３は、負荷２に直流電源ＶＢから給電する場合には、図２（ｂ）中Ｈで示すハイレベルのゲート駆動信号を与える。負荷駆動装置１のＭＯＳＦＥＴ４は、ハイレベルのゲート駆動信号が与えられると、オン状態に移行し、負荷２に通電する。この状態では、出力端子ＯＵＴのドライバ出力は、ＭＯＳＦＥＴ４のオン時の分担電圧に相当する低電圧レベルとなっており、オン電圧領域にある。コンパレータ１３は、ハイレベルの信号を出力している。
【００２５】
この状態では、入力端子ＩＮにハイレベルのゲート駆動信号が入力されているので、切替回路２１においては、ＡＮＤ回路１９の入力端子にインバータ回路２０からローレベルの信号が入力されているので切替スイッチ１８はオフ状態である。したがって、電圧設定部１５は出力端子ＯＵＴと切り離された状態であるから、電圧設定部１５に起因したリーク電流は発生しない。
【００２６】
また、ＭＯＳＦＥＴ４が正常な状態で動作し、出力端子ＯＵＴが短絡および断線の故障が発生していない状態では、出力端子ＯＵＴのドライバ出力は、図２（ａ）に示しているようにローレベルであり、オン電圧領域にある。この結果、断線検出回路１０のコンパレータ１３はハイレベルの信号を出力しており、切替回路２１のＡＮＤ回路１９にハイレベルの信号が入力されている。
【００２７】
この後、時刻ｔ０で制御回路３からのゲート駆動信号が図２（ｂ）中Ｌで示すローレベルになると、ＭＯＳＦＥＴ４はオン状態からオフ状態に移行する。これにより、ＭＯＳＦＥＴ４のドレインすなわち出力端子ＯＵＴに現れるドライバ出力は、図２（ａ）に示すようにローレベルから上昇していく。このとき、切替回路２１においては、ＡＮＤ回路２０にハイレベルの信号が入力されるので、図２（ｃ）に示すように、切替スイッチ１８をオンさせる。これにより、出力端子ＯＵＴには電圧設定部１５から断線検出電圧Ｖｍが印加されるようになる。
【００２８】
出力端子ＯＵＴに負荷２が接続され、かつ電源ショートやグランドショートが発生していない状態では、出力端子ＯＵＴのドライバ出力は、図２（ａ）に示すように、断線検出電圧Ｖｍよりも高い直流電源ＶＢのレベルまで引き上げられていく。このとき、断線検出回路１０においては、出力端子ＯＵＴのドライバ出力がグランド電位に近いローレベルから下限閾値電圧ＶｔＬを超えて断線判定領域に入ると、コンパレータ１２、１３の双方からハイレベルの信号が出力されるようになり、ＡＮＤ回路１１は一時的に断線検出状態となってハイレベルの信号をフィルタ１４に出力する。
【００２９】
しかし、この状態は、出力端子ＯＵＴのドライバ出力が上限閾値電圧ＶｔＨを超えてオフ電圧領域に入る時点すなわち時刻ｔ１でコンパレータ１３がローレベルの信号を出力するようになるので、ＡＮＤ回路１１からはローレベルの信号が出力される。この時点では、フィルタ１４によるフィルタ時間Ｔｆが経過していないことから、断線検出とはならず、図２（ｄ）に示しているように、制御回路３側に断線検出信号を出力することはない。
【００３０】
また、コンパレータ１３がローレベルの信号を出力すると、切替回路２１においては、ＡＮＤ回路１９の出力がローレベルに反転し、図２（ｃ）に示すように、切替スイッチ１８はオフされる。したがって、電圧設定部１５から出力端子ＯＵＴへの断線検出電圧Ｖｍの印加が停止される。この後、負荷２への通電が停止されているので、出力端子ＯＵＴのドライバ出力は、図２（ａ）に示すように、直流電源ＶＢとほぼ同じレベルまで引き上げられた時刻ｔ２で安定する。なお、この状態では、電圧設定部１５は、切替スイッチ１８がオフ状態であることから出力端子ＯＵＴと切り離されており、電圧設定部１５に起因したリーク電流の発生はない。
【００３１】
この後、時刻ｔ３で、再び制御回路３は、図２（ｂ）に示すように、負荷２への通電を行うために負荷駆動装置１の入力端子ＩＮに対してハイレベルのゲート駆動信号を与える。これにより、負荷駆動装置１のＭＯＳＦＥＴ４はオン状態に移行し、負荷２に通電する。この状態では、出力端子ＯＵＴは、負荷２への通電を開始するので、ドライバ出力は直流電源ＶＢの電圧レベルから低下していき、時刻ｔ４でグランドレベルに近いローレベルの電圧に達し、オン電圧領域となる。
【００３２】
なお、ゲート駆動信号がローレベルからハイレベルに切り替わった時点で、切替回路１２はＡＮＤ回路１９の出力がローレベルの状態が保持されるようになり、切替スイッチ１８はオフ状態のまま継続される。
【００３３】
以上のように、通常の動作では、ゲート駆動信号がハイレベルに切り替わった時点の時刻ｔ０から出力端子ＯＵＴのドライバ出力のレベルが上限閾値電圧ＶｔＨに達した時点の時刻ｔ１までの短い期間中だけ切替スイッチ１８がオン状態となる。これにより、電圧設定部１５による出力端子ＯＵＴへの断線検出電圧Ｖｍの印加状態は短期間となり、電圧設定部１５に起因したリーク電流の発生を大幅に抑制することができる。
【００３４】
＜断線故障１＞
次に、出力端子ＯＵＴに接続されていた負荷２が外れてオープン状態つまり断線故障が発生したときの動作について説明する。まず、負荷２への通電状態において断線故障が発生した場合について図３を参照して説明する。
【００３５】
負荷駆動装置１による負荷２への通電状態は、前述のように、制御回路３から入力端子ＩＮにハイレベルのゲート駆動信号が与えられ、図３（ｂ）に示すように、ＭＯＳＦＥＴ４がオン状態となって直流電源ＶＢから負荷２へ通電を行う状態である。この状態では、出力端子ＯＵＴのドライバ出力は、図３（ａ）に示すように、ＭＯＳＦＥＴ４のオン時の分担電圧に相当する低電圧レベルとなっており、オン電圧領域にある。コンパレータ１３はハイレベルの信号を出力している。また、切替回路２１においては、インバータ回路２０を介してＡＮＤ回路１９の入力端子にローレベルの信号が入力されるので、切替スイッチ１８はオフ状態であり、電圧設定部１５は出力端子ＯＵＴと切り離された状態である。
【００３６】
このような状態において、何らかの原因で出力端子ＯＵＴが断線状態になった場合に、直流電源ＶＢから負荷２を通じて電流が流れないが、ＭＯＳＦＥＴ４のオン状態は保持されているので、出力端子ＯＵＴのドライバ出力はローレベルの状態が継続される。断線検出回路１０のコンパレータ１３はハイレベルの信号を出力しており、切替回路２１のＡＮＤ回路１９にハイレベルの信号が入力されている。このため、負荷２が外れた断線状態となっていても出力端子ＯＵＴのレベルは変動しないので、ドライバ出力はオン状態のまま継続され、オン電圧領域に保持される。
【００３７】
この後、図３（ｂ）に示すように、時刻ｔ０で制御回路３からのゲート駆動信号がローレベルになると、ＭＯＳＦＥＴ４はオン状態からオフ状態に移行する。切替回路２１においては、ＡＮＤ回路２０にハイレベルの信号が入力されるので、図３（ｃ）に示すように、切替スイッチ１８をオンさせ、出力端子ＯＵＴには電圧設定部１５から断線検出電圧Ｖｍが印加されるようになる。これにより、ＭＯＳＦＥＴ４のドレインすなわち出力端子ＯＵＴに現れるドライバ出力は、図３（ａ）に示すように、ローレベルから上昇していく。
【００３８】
出力端子ＯＵＴに負荷２が接続されていない断線状態であるから、図３（ａ）に示すように、出力端子ＯＵＴのドライバ出力は断線検出電圧Ｖｍに達するまで引き上げられる。このとき、断線検出回路１０においては、出力端子ＯＵＴのドライバ出力がグランド電位に近いローレベルから下限閾値電圧ＶｔＬを超えて断線判定領域に入ると、コンパレータ１２、１３の双方からハイレベルの信号が出力されるようになり、ＡＮＤ回路１１は一時的に断線検出状態となってハイレベルの信号をフィルタ１４に出力する。
【００３９】
出力端子ＯＵＴは、負荷２が外れた断線状態であるので、ドライバ出力としては電圧設定部１５による断線検出電圧Ｖｍが保持されている。このため、出力端子ＯＵＴのドライバ出力は、断線判定領域内に保持され、下限閾値電圧ＶｔＬを超えた状態で、かつ、上限閾値電圧ＶｔＨを超えることはない状態である。断線検出回路１０のコンパレータ１２はハイレベルの信号を出力し、コンパレータ１３もハイレベルの信号を出力している。これは、出力端子ＯＵＴのドライバ出力が断線判定領域すなわち下限閾値電圧ＶｔＬから上限閾値電圧ＶｔＨの電圧範囲にある状態である。
【００４０】
この結果、ＡＮＤ回路１１はハイレベルの信号を出力するので、フィルタ１４は所定のフィルタ時間Ｔｆすなわち時刻ｔ０から時刻ｔｘまでの時間が経過すると、図３（ｃ）および図３（ｄ）に示すように、断線検出信号を制御回路３に出力する。また、このとき、コンパレータ１３のハイレベルの信号が継続することから、切替回路２１においては、ＡＮＤ回路１９がハイレベルの信号を保持し、切替スイッチ１８はオン状態が継続されている。
【００４１】
制御回路３は、断線検出回路１０からフィルタ９を介して断線検出信号を受けると、負荷駆動装置１の出力端子ＯＵＴが断線状態であることを判定することができる。制御回路３により、図示しない報知手段などを用いて断線状態であることを使用者に報知したり、あるいは断線検出信号を他の制御回路に出力したりすることができる。
【００４２】
以上のように、負荷２に通電をしている状態で出力端子ＯＵＴが断線状態になった場合には、切替回路２１により切替スイッチ１８をオンさせて電圧設定部１５から断線検出電圧Ｖｍを印加する。これにより、制御回路３は、負荷２への通電を停止した時点からフィルタ時間Ｔｆが経過すると負荷駆動装置１から断線検出信号を受信することができるようになる。
【００４３】
＜断線故障２＞
次に、負荷２への通電をしていない状態において断線故障が発生した場合について図４を参照して説明する。すなわち、通常動作と同様にして、負荷駆動装置１による負荷２への通電状態から時刻ｔ０〜ｔ２を経て通電を停止した状態に移行した状態から、図４中に時刻ｔａで示す時点以降で断線故障が発生する場合である。
【００４４】
この場合には、図４（ａ）に示しているように、時刻ｔ２の経過後時刻ｔａまでの間は、出力端子ＯＵＴのドライバ出力は直流電源ＶＢの電位に近い出力状態となっており、オフ電圧領域にある。また、このとき、コンパレータ１３の出力はローレベルであるので、ＡＮＤ回路１９の出力がローレベルとなり、切替スイッチ１８はオフされている。出力端子ＯＵＴがハイレベルにあることから断線検出回路１０の出力もローレベルである。
【００４５】
このような通常動作状態で、図４（ａ）中に示す時刻ｔａで出力端子ＯＵＴに接続される負荷２が外れる断線故障が発生すると、出力端子ＯＵＴのドライバ出力は電位が低下していく。これはＭＯＳＦＥＴ４がオフ状態で且つ負荷２を介して直流電源ＶＢに接続されていないからである。このとき、出力端子ＯＵＴのドライバ出力のレベルが閾値電圧ＶｔＨよりも小さくなる時刻ｔｂになると、断線検出回路１０のコンパレータ１３の出力がハイレベルに変化する。これにより、断線検出回路１０においては、ＡＮＤ回路１１の出力がハイレベルになる。
【００４６】
このとき、切替回路２１のＡＮＤ回路１９は、図４（ｃ）に示すように、ハイレベルの信号を出力し切替スイッチ１８をオンさせる。電圧設定回路１５が切替スイッチ１８を介して出力端子ＯＵＴに接続されると、出力端子ＯＵＴのドライバ出力は、断線検出電圧Ｖｍまで下降する。また、断線検出回路１０においては、出力端子ＯＵＴのドライバ出力が、図４（ａ）に示すように、断線検出電圧Ｖｍまで変化するので、断線判定領域すなわち下限閾値電圧ＶｔＬから上限閾値電圧ＶｔＨの電圧範囲にとどまることになる。
【００４７】
この結果、フィルタ１４は、フィルタ時間Ｔｆすなわち時刻ｔｂから時刻ｔｘまでの時間が経過すると、図４（ｄ）に示すように、断線検出信号を出力するようになる。また、このとき、コンパレータ１３のハイレベルの信号が継続することから、切替回路２１においては、ＡＮＤ回路１９がハイレベルの信号を保持し、切替スイッチ１８はオン状態が継続されている。
【００４８】
制御回路３は、断線検出回路１０からフィルタ９を介して断線検出信号を受けると、負荷駆動装置１の出力端子ＯＵＴが断線状態であることを判定することができる。制御回路３により、図示しない報知手段などを用いて断線状態であることを使用者に報知したり、断線検出信号を他の制御回路に出力したりすることができる。
【００４９】
以上のように、負荷２に通電をしていない状態で出力端子ＯＵＴが断線状態になった場合においても、切替回路２１により切替スイッチ１８をオンさせて電圧設定部１５から断線検出電圧Ｖｍを印加する。これにより、制御回路３は、出力端子ＯＵＴのドライバ出力のレベルが上限閾値電圧ＶｔＨよりも小さくなった時点からフィルタ時間Ｔｆが経過すると負荷駆動装置１から断線検出信号を受信することができるようになる。
【００５０】
＜短絡故障＞
次に、電源ショート検出回路６あるいはＧＮＤショート検出回路８による短絡故障の検出について簡単に説明する。電源ショート故障は、出力端子ＯＵＴが負荷２を介すことなく直流電源ＶＢと接触しているか接触状態に近い電圧となっている状態である。
【００５１】
電源ショート検出回路６は、出力端子ＯＵＴの電圧が電源ショート判定の閾値電圧以上である場合に、電源ショート状態を判定する検出信号を出力する。この検出信号はフィルタ７を経て制御回路３に入力される。制御回路３は、ＭＯＳＦＥＴ４をオン状態に制御するゲート駆動信号を出力しているときに、負荷駆動装置１から電源ショートの検出信号が入力されると、電源ショート故障として判定する。
【００５２】
また、ＧＮＤショート故障は、出力端子ＯＵＴがグランドと接触しているか接触状態に近い電圧となっている状態である。したがって、ＧＮＤショート故障では、ＭＯＳＦＥＴ４がオフ状態でも出力端子ＯＵＴがローレベルとなっており、オン電圧領域にある。
【００５３】
ＧＮＤショート検出回路８は、出力端子ＯＵＴの電圧がＧＮＤショート判定の閾値電圧以下である場合に、ＧＮＤショート状態を判定する検出信号を出力する。この検出信号はフィルタ９を経て制御回路３に入力される。制御回路３は、ＭＯＳＦＥＴ４をオフ状態に制御するゲート駆動信号を出力しているときに、負荷駆動装置１からＧＮＤショートの検出信号が入力されると、ＧＮＤショート故障として判定する。
【００５４】
なお、上記した電源ショート判定の閾値電圧は上限閾値電圧ＶｔＨとすることもできるし、別の電圧に設定することもできる。同様に、ＧＮＤショート判定の閾値電圧は下限閾値電圧ＶｔＬとすることもできるし、別の電圧に設定することもできる。
【００５５】
このような第１実施形態においては、切替スイッチ１８およびこれを制御する切替回路２１を設けた。切替回路２１により、断線故障の検出時に電圧設定回路１５を接続して断線検出電位Ｖｍを設定する。断線故障がないときには、電圧設定回路１５を切替回路２１の切替スイッチ１８をオフさせることで切り離す。これにより、電圧設定部１５により発生するリーク電流を極力低減することができる。
【００５６】
（第２実施形態）
図５から図８は第２実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、負荷駆動装置３１として、Ｎチャンネル型のＭＯＳＦＥＴ４をハイサイドで駆動する構成としている。Ｎチャンネル型のＭＯＳＦＥＴ４はスイッチング素子に相当する。
【００５７】
図５に示すように、負荷２は、負荷駆動装置３１の出力端子ＯＵＴとグランドとの間に接続されている。負荷駆動装置３１において、負荷２への通電用のＮチャンネル型のＭＯＳＦＥＴ４は、ドレインが直流電源ＶＢに接続され、ソースが出力端子ＯＵＴに接続され、ゲートはバッファ回路５を介して入力端子ＩＮに接続されている。なお、制御回路３は、ＭＯＳＦＥＴ４をオン動作させる場合には、直流電源ＶＢの電圧よりも高い電圧のゲート駆動信号を入力端子ＩＮに与える。
【００５８】
電源ショート検出回路６ａおよびＧＮＤショート検出回路８ａは、電源ショート検出回路６、ＧＮＤショート検出回路８に代わる構成であるが、いずれもほぼ同等の構成および機能を備えている。なお、この実施形態では、電源ショート検出回路６ａが短絡検出回路に対応している。
【００５９】
断線検出回路１０ａは、断線検出回路１０と同様の構成である。切替回路１２ａは、切替回路２１と同様の構成である。この場合、切替回路２１ａのＡＮＤ回路１９は、断線検出回路１０ａからの信号入力は、コンパレータ１２の出力信号が入力されるように接続されている。
【００６０】
次に、上記構成の作用について図６〜図８を参照して説明する。なお、この実施形態では、ＭＯＳＦＥＴ４をハイサイドで使用する関係から、オン時とオフ時とで出力端子ＯＵＴの電位が第１実施形態の場合と反転する。このため、中間電圧領域である断線判定領域を挟んで、上限閾値電圧ＶｔＨ以上の領域をオン電圧領域とし、下限閾値電圧ＶｔＬ以下の領域をオフ電圧領域に対応させている。
【００６１】
＜通常動作＞
まず、通常動作について図６を参照して説明する。制御回路３は、負荷２に直流電源ＶＢから給電する場合には、図６（ｂ）中Ｈで示すハイレベルのゲート駆動信号を与える。負荷駆動装置３１のＭＯＳＦＥＴ４は、ハイレベルのゲート駆動信号が与えられると、オン状態に移行し、負荷２に通電する。この状態では、出力端子ＯＵＴのドライバ出力は、ほぼ直流電源ＶＢの電圧レベルとなっており、オン電圧領域である。コンパレータ１２は、ハイレベルの信号を出力している。
【００６２】
この状態では、入力端子ＩＮにハイレベルのゲート駆動信号が入力されているので、切替回路２１ａにおいては、ＡＮＤ回路１９の一方の入力がインバータ回路２０からローレベルの信号が与えられて、切替スイッチ１８をオフ状態にしている。したがって、電圧設定部１５は出力端子ＯＵＴと切り離された状態であるから、電圧設定部１５に起因したリーク電流は発生しない。
【００６３】
また、ＭＯＳＦＥＴ４が正常な状態で動作し、出力端子ＯＵＴが短絡および断線の故障が発生していない状態では、出力端子ＯＵＴのドライバ出力は図６（ａ）に示しているようにハイレベルに保持されており、オン電圧領域である。この結果、断線検出回路１０のコンパレータ１２はハイレベルの信号を保持しており、切替回路２１ａのＡＮＤ回路１９はローレベルの出力を保持している。
【００６４】
この後、時刻ｔ０で制御回路３からのゲート駆動信号が図６（ｂ）中Ｌで示すローレベルになると、ＭＯＳＦＥＴ４はオン状態からオフ状態に移行する。これにより、ＭＯＳＦＥＴ４のドレインすなわち出力端子ＯＵＴに現れるドライバ出力は、ハイレベルから下降していく。このとき、切替回路２１ａにおいては、入力端子ＩＮからインバータ回路２０を介してＡＮＤ回路１９にハイレベルの信号が入力されるので、図６（ｃ）に示すように、切替スイッチ１８をオンさせる。これにより、出力端子ＯＵＴには電圧設定部１５から断線検出電圧Ｖｍが印加されるようになる。
【００６５】
出力端子ＯＵＴに負荷２が接続され、かつ電源ショートやグランドショートが発生していない状態では、出力端子ＯＵＴのドライバ出力は、図６（ａ）に示すように、断線判定領域を超えて断線検出電圧Ｖｍよりも低いグランドレベルまで引き下げられ、オフ電圧領域となる。このとき、断線検出回路１０ａにおいては、出力端子ＯＵＴのドライバ出力が直流電源ＶＢの電圧レベルから上限閾値電圧ＶｔＨよりも低下して断線判定領域に入ると、コンパレータ１２、１３の双方からハイレベルの信号が出力されるようになり、ＡＮＤ回路１１は一時的に断線検出状態となってハイレベルの信号をフィルタ１４に出力する。この後、フィルタ時間Ｔｆが経過する前の時刻ｔ１で、出力端子ＯＵＴのドライバ出力が下限閾値電圧ＶｔＬよりも低下してオフ電圧領域に入る。この結果、フィルタ１４から断線検出信号は制御回路３側には出力されない。
【００６６】
一方、切替回路２１ａでは、コンパレータ１２からのローレベルの信号によりＡＮＤ回路１９の出力がローレベルに反転し、切替スイッチ１８はオフされる。電圧設定部１５から出力端子ＯＵＴへの断線検出電圧Ｖｍの印加が停止される。この後、負荷２への通電が停止されているので、出力端子ＯＵＴのドライバ出力は、図２（ａ）に示すように、グランドレベルとほぼ同じレベルまで低下した時刻ｔ２で安定する。
【００６７】
＜断線故障１＞
次に、負荷２への通電状態において断線故障が発生した場合について図７を参照して説明する。負荷駆動装置３１による負荷２への通電状態では、出力端子ＯＵＴのドライバ出力は、図７（ａ）に示すように、ほぼ直流電源ＶＢの電圧となっておりオン電圧領域である。この状態で、コンパレータ１２はハイレベルの信号を出力している。また、切替回路２１ａにおいては、切替スイッチ１８はオフ状態であり、電圧設定部１５は出力端子ＯＵＴと切り離された状態である。
【００６８】
このような状態において、出力端子ＯＵＴが断線状態になった場合に、直流電源ＶＢから負荷２を通じて電流が流れないが、ＭＯＳＦＥＴ４のオン状態は保持されているので、出力端子ＯＵＴのドライバ出力はハイレベルの状態が継続される。断線検出回路１０ａのコンパレータ１２はハイレベルの信号を切替回路２１ａのＡＮＤ回路１９に入力している。このため、負荷２が外れた断線状態となっていても出力端子ＯＵＴのレベルは変動しないので、ドライバ出力はオン状態のまま継続されオン電圧領域となる。
【００６９】
この後、図７（ｂ）に示すように、時刻ｔ０で制御回路３からのゲート駆動信号がローレベルになると、ＭＯＳＦＥＴ４はオン状態からオフ状態に移行する。切替回路２１ａにおいては、ＡＮＤ回路２０にハイレベルの信号が入力されるので、図７（ｃ）に示すように、切替スイッチ１８をオンさせる。出力端子ＯＵＴには電圧設定部１５から断線検出電圧Ｖｍが印加されるようになる。これにより、ＭＯＳＦＥＴ４のソースすなわち出力端子ＯＵＴに現れるドライバ出力は、ハイレベルから下降していく。
【００７０】
出力端子ＯＵＴに負荷２が接続されていない断線状態であるから、図７（ａ）に示すように、出力端子ＯＵＴのドライバ出力は断線検出電圧Ｖｍに達するまで引き下げられる。このとき、断線検出回路１０ａにおいては、出力端子ＯＵＴのドライバ出力が直流電源ＶＢに近いハイレベルから上限閾値電圧ＶｔＨを下回って断線判定領域に入ると、コンパレータ１２、１３の双方からハイレベルの信号が出力されるようになり、ＡＮＤ回路１１は一時的に断線検出状態となってハイレベルの信号をフィルタ１４に出力する。
【００７１】
出力端子ＯＵＴは、負荷２が外れた断線状態であるので、ドライバ出力としては電圧設定部１５による断線検出電圧Ｖｍが保持されている。このため、出力端子ＯＵＴのドライバ出力は、上限閾値電圧ＶｔＨを下回る状態で、かつ、下限閾値電圧ＶｔＬを下回ることはない状態である。これは、出力端子ＯＵＴのドライバ出力が断線判定領域にある状態である。これにより、ＡＮＤ回路１１からハイレベルの信号が出力される。
【００７２】
この結果、フィルタ１４は所定のフィルタ時間Ｔｆが経過して時刻ｔｘになると、図７（ｃ）、（ｄ）に示すように、断線検出信号を制御回路３に出力する。また、このとき、コンパレータ１２のハイレベルの信号が継続することから、切替回路２１ａにおいては、ＡＮＤ回路１９がハイレベルの信号を保持し、切替スイッチ１８はオン状態が継続されている。
【００７３】
制御回路３は、断線検出回路１０ａからフィルタ９を介して断線検出信号を受けると、負荷駆動装置３１の出力端子ＯＵＴが断線状態であることを判定することができる。制御回路３により、図示しない報知手段などを用いて断線状態であることを使用者に報知したり、あるいは断線検出信号を他の制御回路に出力したりすることができる。
【００７４】
以上のように、負荷２に通電をしている状態で出力端子ＯＵＴが断線状態になった場合には、負荷２への通電を停止した時点から切替回路２１ａにより切替スイッチ１８をオンさせて電圧設定部１５から断線検出電圧Ｖｍを印加する。これにより、制御回路３は、フィルタ時間Ｔｆが経過すると負荷駆動装置３１から断線検出信号を受信することができるようになる。
【００７５】
＜断線故障２＞
次に、負荷２への通電をしていない状態において断線故障が発生した場合について図８を参照して説明する。通常動作と同様にして、負荷駆動装置３１による負荷２への通電状態から通電を停止した状態に移行した状態で、図８に示すように、時刻ｔａにおいて断線故障が発生する場合である。
【００７６】
時刻ｔ２の経過後時刻ｔａまでの間は、図８（ａ）に示すように、出力端子ＯＵＴのドライバ出力はグランドに近い出力状態となっており、オフ電圧領域にある。また、このとき、コンパレータ１２の出力はローレベルであるので、ＡＮＤ回路１９の出力がローレベルとなり、切替スイッチ１８はオフされている。出力端子ＯＵＴがハイレベルにあることから断線検出回路１０ａの出力もローレベルである。
【００７７】
この状態で、時刻ｔａで出力端子ＯＵＴに接続される負荷２の断線故障が発生すると、出力端子ＯＵＴのドライバ出力は電位が低下していく。これはＭＯＳＦＥＴ４がオフ状態でかつ負荷２を介してグランドに接続されていないが、図示されていない微小なリーク経路が存在するためである。出力端子ＯＵＴのドライバ出力のレベルが下限閾値電圧ＶｔＬよりも大きくなる時刻ｔｂで、断線検出回路１０ａのコンパレータ１２の出力がハイレベルに変化する。これにより、断線検出回路１０ａにおいては、ＡＮＤ回路１１の出力がハイレベルになる。
【００７８】
このとき、図８（ｃ）に示すように、切替回路２１ａのＡＮＤ回路１９はハイレベルの信号を出力して切替スイッチ１８をオンさせる。電圧設定回路１５が切替スイッチ１８を介して出力端子ＯＵＴに接続されると、出力端子ＯＵＴのドライバ出力は、断線検出電圧Ｖｍまで上昇する。また、断線検出回路１０ａにおいては、出力端子ＯＵＴのドライバ出力が、断線検出電圧Ｖｍまで変化するので、断線判定領域にとどまることになる。
【００７９】
この結果、フィルタ１４は、フィルタ時間Ｔｆすなわち時刻ｔｂから時刻ｔｘまでの時間が経過すると、図８（ｄ）に示すように、断線検出信号を出力するようになる。また、このとき、コンパレータ１２のハイレベルの信号が継続することから、切替回路２１ａにおいては、ＡＮＤ回路１９がハイレベルの信号を保持し、切替スイッチ１８はオン状態が継続されている。
【００８０】
制御回路３は、断線検出回路１０ａからフィルタ９を介して断線検出信号を受けると、負荷駆動装置３１の出力端子ＯＵＴが断線状態であることを判定することができる。制御回路３により、図示しない報知手段などを用いて断線状態であることを使用者に報知したり、断線検出信号を他の制御回路に出力したりすることができる。
【００８１】
以上のように、負荷２に通電をしていない状態で出力端子ＯＵＴが断線状態になった場合においても、切替回路２１ａにより切替スイッチ１８をオンさせて電圧設定部１５から断線検出電圧Ｖｍを印加する。これにより、制御回路３は、出力端子ＯＵＴのドライバ出力のレベルが下限閾値電圧ＶｔＬよりも大きくなった時点からフィルタ時間Ｔｆが経過すると負荷駆動装置３１から断線検出信号を受信することができるようになる。
【００８２】
このような第２実施形態によれば、Ｎチャンネル型のＭＯＳＦＥＴ４をハイサイドで使用する形態の負荷駆動装置３１においても、第１実施形態とほぼ同様の作用効果を得ることができる。
【００８３】
（第３実施形態）
図９は第３実施形態を示すもので、以下第２実施形態と異なる部分について説明する。この実施形態では、負荷駆動装置３２として、負荷２への通電を行うスイッチング素子をＰチャンネル型のＭＯＳＦＥＴ３３を用いる構成としている。ＭＯＳＦＥＴ３３はＰチャンネル型であるから、Ｎチャンネル型のＭＯＳＦＥＴ４とはゲート駆動信号の論理が反転する。したがって、制御回路３は、第２実施形態のゲート駆動信号とはハイレベルとローレベルが反転したゲート駆動信号を入力端子ＩＮに与える。また、これに関連して、切替回路２１ｂとして、インバータ回路２０を除いた構成としている。
【００８４】
上記のように構成したので、第２実施形態において図６〜図８で示した各動作の説明において、本実施形態では図６（ｂ）、図７（ｂ）、図８（ｂ）においてゲート駆動信号のレベルがＨとＬが逆となる。また、切替回路２１ｂにおいては、ゲート駆動信号の論理レベルが反転していることを、インバータ回路２０を除くことで論理的な整合を得ることができている。
これによって、本実施形態における通常動作、断線故障１、断線故障２のいずれにおいても第２実施形態とほぼ同様の作用効果を得ることができる。
【００８５】
（他の実施形態）
なお、本発明は、上述した各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の実施形態に適用可能であり、例えば、以下のように変形または拡張することができる。
【００８６】
上記各実施形態において、フィルタ１４によるフィルタ時間Ｔｆは、適宜の時間となるように設定することができる。この場合、使用条件や回路の構成などにより設定することができる。
【００８７】
断線判定領域を設定する下限閾値電圧ＶｔＬ、上限閾値電圧ＶｔＨについては、適宜の電圧に設定することができる。
断線検出用電圧Ｖｍは、閾値電圧ＶｔＬとＶｔＨの中間電圧に限らず、断線判定領域の電圧であれば適宜の電圧に設定することができる。
【００８８】
電源ショート検出回路６、６ａ、ＧＮＤショート検出回路８、８ａは、入力端子ＩＮに与えられるゲート駆動信号との論理演算を行う構成とすることができる。これにより、制御回路３で判定するのではなく、電源ショート故障の判定をした検出信号あるいはＧＮＤショート故障の判定をした検出信号として制御回路３に入力することができる。
【符号の説明】
【００８９】
図面中、１、３１、３２は負荷駆動装置、２は負荷、３は制御回路、４はＮチャンネル型のＭＯＳＦＥＴ（スイッチング素子）、３３はＰチャンネル型のＭＯＳＦＥＴ（スイッチング素子）、６は電源ショート検出回路、６ａは電源ショート検出回路（短絡検出回路）、８はＧＮＤショート検出回路（短絡検出回路）、８ａはＧＮＤショート検出回路、１０、１０ａは断線検出回路、１５は電圧設定部、１８は切替スイッチ、２１、２１ａ、２１ｂは切替回路である。
【図１】
0006536293.tif 000002
【図２】
0006536293.tif 000003
【図３】
0006536293.tif 000004
【図４】
0006536293.tif 000005
【図５】
0006536293.tif 000006
【図６】
0006536293.tif 000007
【図７】
0006536293.tif 000008
【図８】
0006536293.tif 000009
【図９】
0006536293.tif 000010