(57)【特許請求の範囲】
【請求項１】
測定対象に接続され、当該測定対象のインピーダンスに応じた利得で予め定められた入力信号を増幅して出力信号を出力する増幅回路と、
前記出力信号のピーク値を保持して保持値を出力するピークホールド回路と、
前記保持値に基づいて前記測定対象の前記インピーダンスを算出するインピーダンス算出回路と、を備え、
前記増幅回路は、
前記入力信号が供給される一端を有する抵抗と、
前記抵抗の他端が接続された第１入力ノードと、基準電圧が供給される第２入力ノードと、前記第１入力ノードの電圧と前記基準電圧との差を増幅して前記出力信号を出力する出力ノードと、を有する差動増幅器と、を有し、
前記測定対象は、前記差動増幅器の前記第１入力ノードと前記出力ノードとの間に接続され、
前記入力信号は交流信号であり、
前記インピーダンス算出回路は、
前記保持値をデジタル信号に変換するＡＤ変換器と、
前記デジタル信号に基づいて前記インピーダンスを算出する信号処理部と、を有し、
前記交流信号の周波数は、前記ＡＤ変換器がＡＤ変換を行うことができる周波数より高い、インピーダンス測定回路。
【請求項２】
前記ピーク値は、前記出力信号の最大値及び最小値を含み、
前記保持値は、最大保持値及び最小保持値を含み、
前記インピーダンス算出回路は、前記最大保持値と前記最小保持値との差に基づいて前記インピーダンスを算出する、請求項１に記載のインピーダンス測定回路。
【請求項３】
前記ピークホールド回路は、保持された前記ピーク値をサンプルホールドして、得られた値を前記保持値として出力する、請求項１又は２に記載のインピーダンス測定回路。
【請求項４】
前記ピーク値は、前記出力信号の最大値を含み、
前記保持値は、最大保持値を含み、
前記ピークホールド回路は、
第１電流を出力する第１電流源と、
前記第１電流が一端に供給される第１スイッチと、
前記第１スイッチの他端に接続され、前記最大保持値を出力する一端と、第１電圧が供給される他端と、を有する第１容量素子と、
前記出力信号が前記最大保持値以上である時、前記第１スイッチをオンさせ、前記出力信号が前記最大保持値未満である時、前記第１スイッチをオフさせる、第１比較器と、
を有する、請求項１に記載のインピーダンス測定回路。
【請求項５】
前記ピーク値は、前記出力信号の最小値を含み、
前記保持値は、最小保持値を含み、
前記ピークホールド回路は、
前記第１電圧が供給される一端と、前記最小保持値を出力する他端と、を有する第２容量素子と、
前記第２容量素子の他端に接続された一端を有する第２スイッチと、
前記第２スイッチの他端から第２電流を引き込む第２電流源と、
前記出力信号が前記最小保持値以下である時、前記第２スイッチをオンさせ、前記出力信号が前記最小保持値より大きい時、前記第２スイッチをオフさせる、第２比較器と、
を有する、請求項４に記載のインピーダンス測定回路。
【請求項６】
前記ピークホールド回路は、
前記入力信号に同期したタイミング信号を生成するタイミング信号生成回路と、
第１及び第２容量素子を有し、前記タイミング信号に基づいてピークホールド状態又はフローティング状態に切り替えられ、前記ピークホールド状態において前記最大値及び前記最小値を前記第１及び第２容量素子に保持し、前記フローティング状態において前記第１及び第２容量素子をフローティングにする、第１容量ユニットと、
第３及び第４容量素子を有し、前記タイミング信号に基づいてピークホールド状態又はフローティング状態に切り替えられ、前記ピークホールド状態において前記最大値及び前記最小値を前記第３及び第４容量素子に保持し、前記フローティング状態において前記第３及び第４容量素子をフローティングにする、第２容量ユニットと、
差動増幅器と、を有し、
前記タイミング信号生成回路は、
前記第１及び第２容量ユニットを、所定のピークホールド周期毎に、互い違いに前記ピークホールド状態又は前記フローティング状態に切り替え、
ＡＤ変換指示が与えられた時、前記第１及び第２容量ユニットのうち前記フローティング状態にあるものの前記第１及び第２容量素子又は前記第３及び第４容量素子を前記差動増幅器に接続し、保持された前記最大値及び前記最小値を前記最大保持値及び前記最小保持値として前記差動増幅器にサンプルホールドさせる、請求項２に記載のインピーダンス測定回路。
【請求項７】
前記ピークホールド回路は、
第５及び第６容量素子を有し、前記タイミング信号に基づいてピークホールド状態又はフローティング状態に切り替えられ、前記ピークホールド状態において前記最大値及び前記最小値を前記第５及び第６容量素子に保持し、前記フローティング状態において前記第５及び第６容量素子をフローティングにする、第３容量ユニットと、
第７及び第８容量素子を有し、前記タイミング信号に基づいてピークホールド状態又はフローティング状態に切り替えられ、前記ピークホールド状態において前記最大値及び前記最小値を前記第７及び第８容量素子に保持し、前記フローティング状態において前記第７及び第８容量素子をフローティングにする、第４容量ユニットと、を有し、
前記タイミング信号生成回路は、
前記ＡＤ変換指示が与えられた時、前記第３及び第４容量ユニットを、前記ピークホールド周期毎に、互い違いに前記ピークホールド状態又は前記フローティング状態に切り替え、
次に前記ＡＤ変換指示が与えられた時、前記第１及び第２容量ユニットを、前記ピークホールド周期毎に、互い違いに前記ピークホールド状態又は前記フローティング状態に切り替え、前記第３及び第４容量ユニットのうち前記フローティング状態にあるものの前記第５及び第６容量素子又は前記第７及び第８容量素子を前記差動増幅器に接続し、保持された前記最大値及び前記最小値を前記最大保持値及び前記最小保持値として前記差動増幅器にサンプルホールドさせる、請求項６に記載のインピーダンス測定回路。
【請求項８】
前記ピークホールド回路は、前記出力信号が前記最大値以上である時、第１電流を供給し、前記出力信号が前記最小値以下である時、第２電流を引き込む、電流源回路を有し、  前記タイミング信号生成回路は、前記電流源回路に、
前記第１から第４容量ユニットのうち前記ピークホールド状態にあるものの前記第１、第３、第５又は第７容量素子に前記第１電流を供給させ、
前記第１から第４容量ユニットのうち前記ピークホールド状態にあるものの前記第２、第４、第６又は第８容量素子から前記第２電流を引き込ませる、請求項７に記載のインピーダンス測定回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、インピーダンス測定回路に関する。
【背景技術】
【０００２】
近年、交流信号等の入力信号を生体等の測定対象に入力し、測定対象を通って減衰した入力信号の大きさに基づいて測定対象のインピーダンスを測定するインピーダンス測定回路が知られている。また、測定対象を通った入力信号の大きさの変化を検出することにより、測定対象のインピーダンスの変化を測定することもできる。生体を測定対象とする場合、例えば１Ω以下のインピーダンス変化を測定する必要があり、入力信号の振幅も比較的小さく制限されている。従って、非常に小さな振幅の変化を測定する必要がある。
【０００３】
このようなインピーダンス測定回路において、消費電力を低減することが望まれている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−６５８７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、消費電力を低減できるインピーダンス測定回路を提供することである。
【課題を解決するための手段】
【０００６】
実施形態によれば、インピーダンス測定回路は、増幅回路と、ピークホールド回路と、インピーダンス算出回路と、を備える。前記増幅回路は、測定対象に接続され、当該測定対象のインピーダンスに応じた利得で予め定められた入力信号を増幅して出力信号を出力する。前記ピークホールド回路は、前記出力信号のピーク値を保持して保持値を出力する。前記インピーダンス算出回路は、前記保持値に基づいて前記測定対象の前記インピーダンスを算出する。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態に係るインピーダンス測定回路のブロック図である。
【図２Ａ】図１のピークホールド回路の第１の例を示す回路図である。
【図２Ｂ】図１のピークホールド回路の第２の例を示す回路図である。
【図３Ａ】図１のインピーダンス測定回路の出力信号Ｖｏｕｔと保持値Ｖａｄｃ＿ｉｎの第１の例を示す波形図である。
【図３Ｂ】図１のインピーダンス測定回路の出力信号Ｖｏｕｔと保持値Ｖａｄｃ＿ｉｎの第２の例を示す波形図である。
【図４】図１のインピーダンス測定回路の間欠動作を説明する図である。
【図５】比較例のインピーダンス測定回路の構成を示すブロック図である。
【図６】比較例のインピーダンス測定回路の消費電流を説明する図である。
【図７】第２の実施形態に係るインピーダンス測定回路のブロック図である。
【図８】図７のインピーダンス測定回路の出力信号Ｖｏｕｔと、保持された最大値Ｖｐと、保持値Ｖａｄｃ＿ｉｎの一例を示す波形図である。
【図９Ａ】図１のインピーダンス測定回路における低周波ノイズが加わった場合の出力信号Ｖｏｕｔの波形図である。
【図９Ｂ】図９Ａに対応する保持値Ｖａｄｃ＿ｉｎの波形図である。
【図１０】第３の実施形態に係るインピーダンス測定回路のブロック図である。
【図１１】図１０のインピーダンス測定回路における低周波ノイズが加わった出力信号Ｖｏｕｔと、最大保持値ＶｏｕｔＭａｘと、最小保持値ＶｏｕｔＭｉｎの波形図である。
【図１２】第４の実施形態に係るピークホールド回路の構成を示す回路図である。
【図１３】図１２の第２容量セットの構成を示す回路図である。
【図１４】図１２のピークホールド回路の各信号を示すタイミング図である。
【図１５Ａ】ピークホールド状態の第１容量ユニットのスイッチの状態を説明する図である。
【図１５Ｂ】サンプルホールド時の第２容量ユニットのスイッチの状態を説明する図である。
【図１６】図１２の電流源回路の一部のより詳しい回路図である。
【発明を実施するための形態】
【０００８】
以下に、図面を参照して本発明の実施形態について説明する。これらの実施形態は、本発明を限定するものではない。
【０００９】
（第１の実施形態）
図１は、第１の実施形態に係るインピーダンス測定回路１００のブロック図である。インピーダンス測定回路１００は、測定対象１のインピーダンスＺを測定する。測定対象１は、導電性を有すれば特に限定されないが、以下では人体などの生体である一例について説明する。
【００１０】
インピーダンス測定回路１００は、ＤＡ変換器１０と、増幅回路２０と、ピークホールド回路３０と、インピーダンス算出回路４０と、制御部５０と、を備える。インピーダンス測定回路１００の少なくとも一部は、半導体集積回路として構成することができる。
【００１１】
ＤＡ変換器１０は、デジタル信号をＤＡ変換して、予め定められた入力信号Ｖｉｎを生成する。入力信号Ｖｉｎは、例えば、予め定められた振幅を有する交流信号である。交流信号の周波数は特に限定されないが、例えば、５ｋＨｚ〜２００ｋＨｚであってもよい。入力信号Ｖｉｎを生成できる回路であれば、ＤＡ変換器１０以外の信号生成回路を用いてもよい。
【００１２】
増幅回路２０は、測定対象１に接続され、当該測定対象１のインピーダンスＺに応じた利得で入力信号Ｖｉｎを増幅して出力信号Ｖｏｕｔを出力する。増幅回路２０は、抵抗２１と、差動増幅器２２と、を有する。
【００１３】
抵抗２１は、抵抗値がＲであり、入力信号Ｖｉｎが供給される一端を有する。
【００１４】
差動増幅器２２は、抵抗２１の他端が接続された反転入力端子（第１入力ノード）と、所定の基準電圧Ｖｘが供給される非反転入力端子（第２入力ノード）と、反転入力端子の電圧と基準電圧Ｖｘとの差を増幅して出力信号Ｖｏｕｔを出力する出力端子（出力ノード）と、を有する。
【００１５】
測定対象１は、差動増幅器２２の反転入力端子と出力端子との間に接続される。従って、測定対象１には、入力信号Ｖｉｎに応じた電流Ｉが流れる。
【００１６】
測定対象１のインピーダンスＺは、｜Ｚ｜＝｜Ｖｏｕｔ｜／｜Ｉ｜と表すことができる。｜Ｉ｜＝｜Ｖｉｎ｜／Ｒであり、｜Ｖｉｎ｜は予め分かっているため、｜Ｉ｜も予め分かっている。従って、出力信号Ｖｏｕｔの振幅を測定することにより、インピーダンスＺを算出できる。出力信号Ｖｏｕｔの振幅は、以下の構成によって測定する。なお、例えば、電流Ｉが１００μＡ未満となるように、入力信号Ｖｉｎの振幅と抵抗値Ｒが設定されてもよい。
【００１７】
ピークホールド回路３０は、出力信号Ｖｏｕｔのピーク値を保持して保持値Ｖａｄｃ＿ｉｎを出力する。ピーク値は、出力信号Ｖｏｕｔの最大値又は最小値である。以下では最大値が保持される一例について説明するが、最小値が保持される場合も同様に構成できる。
【００１８】
インピーダンス算出回路４０は、ピークホールド回路３０に保持された保持値Ｖａｄｃ＿ｉｎと、入力信号Ｖｉｎの振幅と、抵抗値Ｒとに基づいて、測定対象１のインピーダンスＺを算出する。
【００１９】
インピーダンス算出回路４０は、ＡＤ変換器４１と、信号処理部４２と、を有する。
【００２０】
ＡＤ変換器４１は、制御部５０からＡＤ変換信号ＣＯＮＶＥＲＳＩＯＮが与えられた時、ピークホールド回路３０の保持値Ｖａｄｃ＿ｉｎをデジタル信号ＡＤｏｕｔに変換する。ＡＤ変換器４１は、例えば、ΔΣＡＤ変換器であり、分解能が比較的高く、ＡＤ変換の速度が比較的遅い。ＡＤ変換器４１は、例えば、１００μＶ未満の非常に小さな振幅の変化を測定できる。これにより、入力信号Ｖｉｎ及び電流Ｉの振幅が比較的小さくても、例えば、インピーダンスＺの１Ω以下の変化を測定することができる。
【００２１】
交流信号である入力信号Ｖｉｎの周波数は、ＡＤ変換器４１がＡＤ変換を行うことができる周波数より高い。そのため、ＡＤ変換器４１は、出力信号Ｖｏｕｔを直接ＡＤ変換することはできない。そこで、本実施形態では、保持値Ｖａｄｃ＿ｉｎをデジタル信号ＡＤｏｕｔに変換している。
【００２２】
信号処理部４２は、デジタル信号処理を行うことにより、予め値が分かっている電流Ｉとデジタル信号ＡＤｏｕｔとに基づいてインピーダンスＺを算出する。
【００２３】
ピークホールド回路３０の具体的な回路構成は特に限定されないが、以下に一例を説明する。
【００２４】
図２Ａは、図１のピークホールド回路３０の第１の例を示す回路図である。ピークホールド回路３０は、ポジティブピークホールド回路として構成され、第１電流源３１と、第１スイッチ３２と、第１容量素子３３と、リセットスイッチ３４と、増幅器３５と、第１比較器３６と、を有する。
【００２５】
第１電流源３１は、一端に電源電圧ＶＤＤが供給され、他端から一定の第１電流を出力する。第１スイッチ３２は、第１電流が一端に供給される。
【００２６】
第１容量素子３３は、第１スイッチ３２の他端に接続され、出力信号Ｖｏｕｔの最大値を保持する一端と、第１電圧Ｖｙが供給される他端と、を有する。第１電圧Ｖｙは、所定の一定電圧である。
【００２７】
リセットスイッチ３４は、第１容量素子３３の一端に接続された一端と、電圧Ｖｚが供給される他端と、を有する。電圧Ｖｚは、出力信号Ｖｏｕｔの最大値の想定される最小の値より低い。これにより、リセットスイッチ３４がオンし、第１容量素子３３の一端の電圧が電圧Ｖｚに初期化された後、第１容量素子３３は、出力信号Ｖｏｕｔの最大値が想定される最小の値であっても、これを保持することができる。
【００２８】
増幅器３５は、第１容量素子３３の一端に接続された非反転入力端子と、反転入力端子と、この反転入力端子に接続された出力端子と、を有する。増幅器３５は、バッファとして機能し、第１容量素子３３の一端に保持された最大値と等しい保持値Ｖａｄｃ＿ｉｎを出力端子から出力する。増幅器３５を設けず、第１容量素子３３の一端に保持された最大値が保持値Ｖａｄｃ＿ｉｎとして出力されてもよい。
【００２９】
第１比較器３６は、出力信号Ｖｏｕｔが供給される非反転入力端子と、保持値Ｖａｄｃ＿ｉｎが供給される反転入力端子と、第１スイッチ３２を制御する出力端子と、を有する。第１比較器３６は、出力信号Ｖｏｕｔが保持値Ｖａｄｃ＿ｉｎ以上である時、第１スイッチ３２をオンさせる。これにより、第１電流によって第１容量素子３３が充電される。第１比較器３６は、出力信号Ｖｏｕｔが保持値Ｖａｄｃ＿ｉｎ未満である時、第１スイッチ３２をオフさせる。これにより、第１容量素子３３の充電は停止される。従って、出力信号Ｖｏｕｔの最大値が増加すると、保持値Ｖａｄｃ＿ｉｎが増加して更新される。
【００３０】
図２Ｂは、図１のピークホールド回路３０の第２の例を示す回路図である。ピークホールド回路３０は、第１電流源３１及び第１スイッチ３２に代えて、ダイオード３７を有する点において、図２Ａと異なる。ダイオード３７は、第１比較器３６の出力端子に接続されたアノードと、第１容量素子３３の一端に接続されたカソードと、を有する。
【００３１】
第１比較器３６は、出力信号Ｖｏｕｔが保持値Ｖａｄｃ＿ｉｎ以上である時、出力端子の電圧を上昇させ、ダイオード３７を介して第１容量素子３３を充電する。第１比較器３６は、出力信号Ｖｏｕｔが保持値Ｖａｄｃ＿ｉｎ未満である時、出力端子の電圧を低下させ、第１容量素子３３の充電を停止する。
【００３２】
このような構成によっても、図２Ａと同様の機能を得ることができる。
【００３３】
図３Ａは、図１のインピーダンス測定回路１００の出力信号Ｖｏｕｔと保持値Ｖａｄｃ＿ｉｎの第１の例を示す波形図である。インピーダンスＺに基づいて生体の呼吸の速さを測定する場合などには、インピーダンスＺの変化を算出する。インピーダンスＺの変化により出力信号Ｖｏｕｔの最大値が低下した場合に保持値Ｖａｄｃ＿ｉｎを低下させるために、制御部５０は、予め定められたリセットタイミング（時刻ｔ１，ｔ３，ｔ５，ｔ７，ｔ９，ｔ１１）毎に、リセットスイッチ３４をオンさせ、ピークホールド回路３０の保持値Ｖａｄｃ＿ｉｎをリセット（初期化）する。各リセットタイミングの後、所定期間をおいて、チャージタイミング（時刻ｔ２，ｔ４，ｔ６，ｔ８，ｔ１０，ｔ１２）にリセットスイッチ３４をオフさせ、ピークホールドを開始する。リセットタイミング及びチャージタイミングは、入力信号Ｖｉｎ（即ち出力信号Ｖｏｕｔ）に同期している。図示する例では、リセットタイミング及びチャージタイミングは、出力信号Ｖｏｕｔの１周期毎に設定されている。
【００３４】
各チャージタイミングの後、次のリセットタイミングまでの間に、ＡＤ変換を行うことができる。リセットタイミングと次のチャージタイミングとの間にＡＤ変換しないよう、ＡＤ変換のタイミングは入力信号Ｖｉｎに同期している。
【００３５】
図３Ｂは、図１のインピーダンス測定回路１００の出力信号Ｖｏｕｔと保持値Ｖａｄｃ＿ｉｎの第２の例を示す波形図である。インピーダンスＺに基づき生体の体脂肪を測定する場合など、一定期間インピーダンスＺが殆ど変化しない場合には、出力信号Ｖｏｕｔの最大値も殆ど変化しない。そのため、図３Ｂに示すように、入力信号Ｖｉｎの複数の周期に相当する時刻ｔ０からｔ１ａまでの一定期間、ピークホールドし続け、その間にＡＤ変換することができる。ＡＤ変換のタイミングは、入力信号Ｖｉｎに同期していなくてもよい。時刻ｔ１ａでのリセット後、チャージタイミング（時刻ｔ２ａ）において、ピークホールドを開始し、以降は同様に動作する。
【００３６】
図４は、図１のインピーダンス測定回路１００の間欠動作を説明する図である。制御部５０は、ＤＡ変換器１０、増幅回路２０、ピークホールド回路３０、及び、インピーダンス算出回路４０を間欠動作させる。これにより、図４に示すように、第１測定期間の最初に、インピーダンス測定回路１００に動作電流が流れ、図３Ａ又は３Ｂに示すようにＡＤ変換が行われ、インピーダンスＺの測定が行われる。その後、スタンバイになり、ＤＡ変換器１０、増幅回路２０、ピークホールド回路３０、及び、インピーダンス算出回路４０は動作を停止し、インピーダンス測定回路１００に動作電流より小さいスタンバイ電流が流れている。続く第２測定期間においても同様に動作する。スタンバイの期間を設けることにより、消費電流を削減することができる。
【００３７】
ここで、本発明者等が知得する比較例のインピーダンス測定回路１００Ｘについて説明する。
【００３８】
図５は、比較例のインピーダンス測定回路１００Ｘの構成を示すブロック図である。図５では、図１と共通する構成部分には同一の符号を付しており、以下では相違点を中心に説明する。
【００３９】
比較例のインピーダンス測定回路１００Ｘは、ピークホールド回路３０に代えて、整流回路６０Ｘと容量素子６１Ｘとを備える。整流回路６０Ｘは、出力信号Ｖｏｕｔを全波整流する。容量素子６１Ｘは、全波整流された信号を平滑化して、得られた直流電圧をＡＤ変換器４１に供給する。十分に平滑化するために、容量素子６１Ｘの容量値は、比較的大きい。ＡＤ変換器４１は、前述のようにＡＤ変換速度が低速であるが、直流電圧であれば正確にＡＤ変換できる。
【００４０】
図６は、比較例のインピーダンス測定回路１００Ｘの消費電流を説明する図である。図６に示すように、第１測定期間の全体にわたって、インピーダンス測定回路１００に動作電流が流れ、インピーダンスＺの測定が行われる。続く第２測定期間においても同様に動作する。
【００４１】
比較例のインピーダンス測定回路１００Ｘは、大容量の容量素子６１Ｘを有するため、一旦動作を停止してしまうと、動作を再開した後、ＡＤ変換器４１に供給される直流電圧が安定するまでに比較的長い時間を必要とすることを、本発明者等は独自に知得した。そのため、消費電流を減らそうとしても、間欠動作させることはできない。間欠動作させてしまうと、インピーダンスＺの測定に長時間を要してしまうからである。
【００４２】
これに対して、本実施形態によれば、出力信号Ｖｏｕｔの最大値を保持し、保持値Ｖａｄｃ＿ｉｎに基づいて測定対象１のインピーダンスＺを算出するようにしている。保持値Ｖａｄｃ＿ｉｎは安定しているため、ＡＤ変換速度が低速な高分解能のＡＤ変換器４１を有するインピーダンス算出回路４０を用いてインピーダンスＺを算出できる。従って、インピーダンスＺの小さな変化を高精度に算出できる。
【００４３】
また、比較例のように出力信号Ｖｏｕｔを平滑化する必要が無く、ピークホールド回路３０は出力信号Ｖｏｕｔの最大値を保持できればよいため、比較例のように大容量の容量素子６１Ｘを設ける必要がない。即ち、第１容量素子３３の容量値を、比較例の容量素子６１Ｘの容量値よりも大幅に小さくできる。従って、間欠動作させた時、ＡＤ変換器４１に供給される保持値Ｖａｄｃ＿ｉｎが比較例よりも高速に安定する。従って、処理速度を低下させることなく消費電力を低減できる。
【００４４】
なお、入力信号Ｖｉｎは、直流信号であってもよい。
【００４５】
（第２の実施形態）
第２の実施形態では、ピークホールドされた値をサンプルホールドする点において、第１の実施形態と異なる。
【００４６】
図７は、第２の実施形態に係るインピーダンス測定回路１００Ａのブロック図である。図７では、図１と共通する構成部分には同一の符号を付しており、以下では相違点を中心に説明する。インピーダンス測定回路１００Ａにおいて、ピークホールド回路３０Ａの機能が第１の実施形態と異なる。ピークホールド回路３０Ａは、出力信号Ｖｏｕｔのピーク値（最大値又は最小値）を保持して、保持されたピーク値をサンプルホールドして、得られた値を保持値Ｖａｄｃ＿ｉｎとして出力する。
【００４７】
図８は、図７のインピーダンス測定回路１００Ａの出力信号Ｖｏｕｔと、保持された最大値Ｖｐと、保持値Ｖａｄｃ＿ｉｎの一例を示す波形図である。図８では、出力信号Ｖｏｕｔは図３Ａのものと等しく、ピークホールド回路３０Ａの内部信号である保持された最大値Ｖｐは、図３Ａの保持値Ｖａｄｃ＿ｉｎと等しい一例を示している。つまり、この場合にも、インピーダンスＺの変化を算出する。
【００４８】
ピークホールド回路３０Ａは、時刻ｔ０ａ，ｔ４ａ，ｔ８ａのそれぞれにおいて、保持された最大値Ｖｐをサンプルホールドして保持値Ｖａｄｃ＿ｉｎとして出力する。これにより、入力信号Ｖｉｎの２周期に相当する時刻ｔ０ａ〜ｔ４ａの間では、保持された最大値Ｖｐがリセットされても保持値Ｖａｄｃ＿ｉｎは一定である。同様に、時刻ｔ４ａ〜ｔ８ａの間、及び、時刻ｔ８ａ〜ｔ１２の間のそれぞれでも、保持された最大値Ｖｐの変化によらず保持値Ｖａｄｃ＿ｉｎは一定である。
【００４９】
このように、本実施形態によれば、サンプルホールドされた保持値Ｖａｄｃ＿ｉｎは、入力信号Ｖｉｎの所定数の周期において一定であるため、ＡＤ変換のタイミングが入力信号Ｖｉｎに同期していなくても、正確にＡＤ変換できる。また、リセットされた値をＡＤ変換しないようにできる。
【００５０】
（第１及び第２の実施形態における低周波ノイズの影響）
ここで、第３の実施形態の説明に先立ち、第１及び第２の実施形態における低周波ノイズの影響について説明する。
【００５１】
図９Ａは、図１のインピーダンス測定回路１００における低周波ノイズが加わった場合の出力信号Ｖｏｕｔの波形図である。低周波ノイズとは、出力信号Ｖｏｕｔの周波数より低い周波数のノイズである。図９Ａでは、出力信号Ｖｏｕｔの振幅は一定であるが、低周波ノイズの影響により、出力信号Ｖｏｕｔの最大値は時間経過に応じて増加している。図示は省略するが、低周波ノイズの影響により、この後、出力信号Ｖｏｕｔの最大値は時間経過に応じて減少する。この低周波ノイズは、ピークホールド回路３０のフリッカノイズや、生体である測定対象１から発せられるノイズに起因する。
【００５２】
図９Ｂは、図９Ａに対応する保持値Ｖａｄｃ＿ｉｎの波形図である。保持値Ｖａｄｃ＿ｉｎは、時間経過に応じて増加している。低周波ノイズが存在しないと仮定した場合、出力信号Ｖｏｕｔの振幅は一定であるため、保持値Ｖａｄｃ＿ｉｎは時間経過によらず一定値になることが期待される（期待値）。従って、低周波ノイズにより、算出されたインピーダンスＺに誤差が生じる。
【００５３】
以下に説明する第３の実施形態では、このような低周波ノイズの影響を抑制する。
【００５４】
（第３の実施形態）
第３の実施形態では、ピーク値として最大値と最小値をピークホールドする点において、第１の実施形態と異なる。
【００５５】
図１０は、第３の実施形態に係るインピーダンス測定回路１００Ｂのブロック図である。図１０では、図１と共通する構成部分には同一の符号を付しており、以下では相違点を中心に説明する。インピーダンス測定回路１００Ｂにおいて、ピークホールド回路３０Ｂとインピーダンス算出回路４０Ｂが、第１の実施形態と異なる。
【００５６】
ピークホールド回路３０Ｂは、出力信号Ｖｏｕｔの最大値を保持して最大保持値ＶｏｕｔＭａｘを出力し、出力信号Ｖｏｕｔの最小値を保持して最小保持値ＶｏｕｔＭｉｎを出力する。
【００５７】
ピークホールド回路３０Ｂは、図２Ａの構成に加え、第２電流源３１Ｂと、第２スイッチ３２Ｂと、第２容量素子３３Ｂと、リセットスイッチ３４Ｂと、第２比較器３６Ｂと、を有する。これら第２電流源３１Ｂ等は、ネガティブピークホールド回路を構成している。即ち、ピークホールド回路３０Ｂは、ポシティブピークホールド回路とネガティブピークホールド回路とを有している。また、増幅器３５は設けられておらず、第１容量素子３３の一端の電圧が最大保持値ＶｏｕｔＭａｘとして出力される点において、図２Ａと異なる。
【００５８】
第２容量素子３３Ｂは、第１電圧Ｖｙが供給される一端と、出力信号Ｖｏｕｔの最小値を保持する他端と、を有する。第２容量素子３３Ｂの他端に保持された最小値が最小保持値ＶｏｕｔＭｉｎとして出力される。
【００５９】
第２スイッチ３２Ｂは、第２容量素子３３Ｂの他端に接続された一端を有する。
【００６０】
第２電流源３１Ｂは、第２スイッチ３２Ｂの他端から接地に一定の第２電流を引き込む。
【００６１】
リセットスイッチ３４Ｂは、電圧Ｖｚ２が供給される一端と、第２容量素子３３Ｂの他端に接続された他端と、を有する。
【００６２】
電圧Ｖｚ２は、出力信号Ｖｏｕｔの最小値の想定される最大の値より高い。これにより、リセットスイッチ３４Ｂがオンし、第２容量素子３３Ｂの他端の電圧が電圧Ｖｚ２に初期化された後、第２容量素子３３Ｂは、出力信号Ｖｏｕｔの最小値が想定される最大の値であってもこれを保持することができる。
【００６３】
第２比較器３６Ｂは、出力信号Ｖｏｕｔが最小保持値ＶｏｕｔＭｉｎ以下である時、第２スイッチ３２Ｂをオンさせる。これにより、第２電流によって第２容量素子３３Ｂが放電される。第２比較器３６Ｂは、出力信号Ｖｏｕｔが最小保持値ＶｏｕｔＭｉｎより大きい時、第２スイッチ３２Ｂをオフさせる。これにより、第２容量素子３３Ｂの放電は停止される。従って、出力信号Ｖｏｕｔの最小値が低下すると、最小保持値ＶｏｕｔＭｉｎが低下して更新される。
【００６４】
インピーダンス算出回路４０Ｂは、ピークホールド回路３０Ｂに保持された最大保持値ＶｏｕｔＭａｘと最小保持値ＶｏｕｔＭｉｎとの差をＡＤ変換するＡＤ変換器４１Ｂを有する。これにより、インピーダンス算出回路４０Ｂは、最大保持値ＶｏｕｔＭａｘと最小保持値ＶｏｕｔＭｉｎとの差に基づいて、インピーダンスＺを算出する。
【００６５】
図１１は、図１０のインピーダンス測定回路１００Ｂにおける低周波ノイズが加わった出力信号Ｖｏｕｔと、最大保持値ＶｏｕｔＭａｘと、最小保持値ＶｏｕｔＭｉｎの波形図である。
【００６６】
時刻ｔ３１において、出力信号Ｖｏｕｔの最大値は、最大保持値ＶｏｕｔＭａｘとして保持される。時刻ｔ３２において、出力信号Ｖｏｕｔの最小値は、最小保持値ＶｏｕｔＭｉｎとして保持される。時刻ｔ３２以降、最大保持値ＶｏｕｔＭａｘと最小保持値ＶｏｕｔＭｉｎとの差は、低周波ノイズを含まず、出力信号Ｖｏｕｔの振幅に対応した値になる。従って、正確にインピーダンスＺを算出できる。時刻ｔ３３において、最大保持値ＶｏｕｔＭａｘ及び最小保持値ＶｏｕｔＭｉｎはリセットされる。この例では、電圧Ｖｚ２は電源電圧ＶＤＤであり、電圧Ｖｚ１は接地電圧である。
【００６７】
このように、本実施形態によれば、最大保持値ＶｏｕｔＭａｘと最小保持値ＶｏｕｔＭｉｎとの差に基づいてインピーダンスＺを算出しているので、出力信号Ｖｏｕｔに含まれる低周波ノイズの影響を抑制してインピーダンスＺを算出できる。
【００６８】
なお、第２の実施形態と同様に、保持された最大値をサンプルホールドして最大保持値ＶｏｕｔＭａｘとして出力し、保持された最小値をサンプルホールドして最小保持値ＶｏｕｔＭｉｎとして出力してもよい。
【００６９】
また、ピークホールド回路３０Ｂの回路構成は一例であり、図２Ｂに基づく構成など、他の回路構成を用いてもよい。
【００７０】
（第４の実施形態）
第４の実施形態は、第３の実施形態のピークホールド回路の他の構成に関する。
【００７１】
図１２は、第４の実施形態に係るピークホールド回路３０Ｃの構成を示す回路図である。ピークホールド回路３０Ｃは、保持された最大値をサンプルホールドして最大保持値ＶｏｕｔＭａｘとして出力し、保持された最小値をサンプルホールドして最小保持値ＶｏｕｔＭｉｎとして出力する。
【００７２】
ピークホールド回路３０Ｃは、ヒステリシスバッファ６１と、分周器６２と、タイミング信号生成回路６３と、電流源回路６４と、第１容量セットＣＳ＿ＡＢと、第２容量セットＣＳ＿ＣＤと、差動増幅器６５と、を有する。
【００７３】
第１容量セットＣＳ＿ＡＢは、第１容量ユニットＣＵ＿Ａと、第２容量ユニットＣＵ＿Ｂと、を有する。
【００７４】
図１３は、図１２の第２容量セットＣＳ＿ＣＤの構成を示す回路図である。第２容量セットＣＳ＿ＣＤは、第３容量ユニットＣＵ＿Ｃと、第４容量ユニットＣＵ＿Ｄと、を有する。
【００７５】
第１容量セットＣＳ＿ＡＢと第２容量セットＣＳ＿ＣＤは、相補的に動作する。
【００７６】
ヒステリシスバッファ６１は、入力信号Ｖｉｎが入力され、入力信号Ｖｉｎと同じ周波数の矩形波の信号Ｖｉｎｘ１を出力する。ヒステリシスバッファ６１には、入力信号Ｖｉｎに代えて出力信号Ｖｏｕｔが入力されてもよい。但し、測定対象１が生体である場合には、出力信号Ｖｏｕｔは入力信号Ｖｉｎより減衰していることが多いため、入力信号Ｖｉｎが入力されることが好ましい。
【００７７】
分周器６２は、信号Ｖｉｎｘ１を例えば２分周し、信号Ｖｉｎｘ２を出力する。分周数は、後述するピークホールド周期Ｔに応じて決められる。
【００７８】
タイミング信号生成回路６３は、信号Ｖｉｎｘ２に基づいて、入力信号Ｖｉｎに同期したタイミング信号φＲＳ，φＳ＿Ａ，φＳ＿Ａｄ，φＨ＿Ａ，φＳ＿Ｂ，φＳ＿Ｂｄ，φＨ＿Ｂ，φＳ＿Ｃ，φＳ＿Ｃｄ，φＨ＿Ｃ，φＳ＿Ｃ，φＳ＿Ｃｄ，φＨ＿Ｃを生成する。
【００７９】
電流源回路６４は、図１０のサンプルホールド回路３０Ｂから、第１及び第２容量素子３３，３３Ｂを除いた構成を有している。
【００８０】
第１容量ユニットＣＵ＿Ａは、第１容量素子ＣａｐＡ１と、第２容量素子ＣａｐＡ２と、スイッチＳＷＡ１〜ＳＷＡ８と、を有し、タイミング信号φＳ＿Ａ，φＳ＿Ａｄ，φＨ＿Ａに基づいてピークホールド状態又はフローティング状態に切り替えられる。第１容量ユニットＣＵ＿Ａは、ピークホールド状態において出力信号Ｖｏｕｔの最大値を第１容量素子ＣａｐＡ１に保持し、最小値を第２容量素子ＣａｐＡ２に保持し、フローティング状態において第１及び第２容量素子ＣａｐＡ１，ＣａｐＡ２をフローティングにする。
【００８１】
スイッチＳＷＡ１は、電流源回路６４の第１スイッチ３２の他端に接続された一端と、第１容量素子ＣａｐＡ１の一端に接続された他端と、を有し、タイミング信号φＳ＿Ａによりオン又はオフに制御される。
【００８２】
スイッチＳＷＡ２は、第１容量素子ＣａｐＡ１の一端に接続された一端と、差動増幅器６５の反転出力端子に接続された他端と、を有し、タイミング信号φＨ＿Ａによりオン又はオフに制御される。
【００８３】
スイッチＳＷＡ３は、第１電圧Ｖｙが供給される一端と、第１容量素子ＣａｐＡ１の他端に接続された他端と、を有し、タイミング信号φＳ＿Ａｄによりオン又はオフに制御される。
【００８４】
スイッチＳＷＡ４は、第１容量素子ＣａｐＡ１の他端に接続された一端と、差動増幅器６５の非反転入力端子に接続された他端と、を有し、タイミング信号φＨ＿Ａによりオン又はオフに制御される。
【００８５】
スイッチＳＷＡ５は、電流源回路６４の第２スイッチ３２Ｂの一端に接続された一端と、第２容量素子ＣａｐＡ２の一端に接続された他端と、を有し、タイミング信号φＳ＿Ａによりオン又はオフに制御される。
【００８６】
スイッチＳＷＡ６は、第２容量素子ＣａｐＡ２の一端に接続された一端と、差動増幅器６５の非反転出力端子に接続された他端と、を有し、タイミング信号φＨ＿Ａによりオン又はオフに制御される。
【００８７】
スイッチＳＷＡ７は、第１電圧Ｖｙが供給される一端と、第２容量素子ＣａｐＡ２の他端に接続された他端と、を有し、タイミング信号φＳ＿Ａｄによりオン又はオフに制御される。
【００８８】
スイッチＳＷＡ８は、第２容量素子ＣａｐＡ２の他端に接続された一端と、差動増幅器６５の反転入力端子に接続された他端と、を有し、タイミング信号φＨ＿Ａによりオン又はオフに制御される。
【００８９】
第２容量ユニットＣＵ＿Ｂは、第３容量素子ＣａｐＢ１と、第４容量素子ＣａｐＢ２と、スイッチＳＷＢ１〜ＳＷＢ８と、を有し、タイミング信号φＳ＿Ｂ，φＳ＿Ｂｄ，φＨ＿Ｂに基づいてピークホールド状態又はフローティング状態に切り替えられる。第２容量ユニットＣＵ＿Ｂは、ピークホールド状態において最大値を第３容量素子ＣａｐＢ１に保持し、最小値を第４容量素子ＣａｐＢ２に保持し、フローティング状態において第３及び第４容量素子ＣａｐＢ１，ＣａｐＢ２をフローティングにする。
【００９０】
第３容量ユニットＣＵ＿Ｃは、第５容量素子ＣａｐＣ１と、第６容量素子ＣａｐＣ２と、スイッチＳＷＣ１〜ＳＷＣ８と、を有し、タイミング信号φＳ＿Ｃ，φＳ＿Ｃｄ，φＨ＿Ｃに基づいてピークホールド状態又はフローティング状態に切り替えられる。第３容量ユニットＣＵ＿Ｃは、ピークホールド状態において最大値を第５容量素子ＣａｐＣ１に保持し、最小値を第６容量素子ＣａｐＣ２に保持し、フローティング状態において第５及び第６容量素子ＣａｐＣ１，ＣａｐＣ２をフローティングにする。
【００９１】
第４容量ユニットＣＵ＿Ｄは、第７容量素子ＣａｐＤ１と、第８容量素子ＣａｐＤ２と、スイッチＳＷＤ１〜ＳＷＤ８と、を有し、タイミング信号φＳ＿Ｄ，φＳ＿Ｄｄ，φＨ＿Ｄに基づいてピークホールド状態又はフローティング状態に切り替えられる。第４容量ユニットＣＵ＿Ｄは、ピークホールド状態において最大値を第７容量素子ＣａｐＤ１に保持し、最小値を第８容量素子ＣａｐＤ２に保持し、フローティング状態において第７及び第８容量素子ＣａｐＤ１，ＣａｐＤ２をフローティングにする。
【００９２】
第２から第４容量ユニットＣＵ＿Ｂ，ＣＵ＿Ｃ，ＣＵ＿Ｄにおける各素子の接続は、第１容量ユニットＣＵ＿Ａにおける各素子の接続と共通するため、説明は省略する。
【００９３】
図１４は、図１２のピークホールド回路３０Ｃの各信号を示すタイミング図である。
【００９４】
まず、時刻ｔ４１において、リセット信号ＲＥＳＥＴが一定期間ハイレベルになり、タイミング信号生成回路６３は一定期間リセットされる。
【００９５】
次に、時刻ｔ４２において、ピークホールドスタート信号ＳＴＡＲＴがローレベルからハイレベルに変化する。これにより、タイミング信号生成回路６３は、第１及び第２容量ユニットＣＵ＿Ａ，ＣＵ＿Ｂを、所定のピークホールド周期Ｔ毎に、互い違いにピークホールド状態（Ｐ／Ｄ）又はフローティング状態（Ｆｌｏａｔ）に切り替える。また、タイミング信号生成回路６３は、第１から第４容量ユニットＣＵ＿Ａ〜ＣＵ＿Ｄのうちピークホールド状態に切り替えるものをリセット（初期化）する。
【００９６】
図１４の例では、タイミング信号生成回路６３は、時刻ｔ４２において、第１容量ユニットＣＵ＿Ａをピークホールド状態に切り替えると共に一定期間リセットし、第２容量ユニットＣＵ＿Ｂをフローティング状態に切り替える。
【００９７】
図１５Ａは、ピークホールド状態の第１容量ユニットＣＵ＿ＡのスイッチＳＷＡ１〜ＳＷＡ８の状態を説明する図である。時刻ｔ４２にタイミング信号φＳ＿Ａ，φＳ＿Ａｄがハイレベルになることにより、スイッチＳＷＡ１，ＳＷＡ３，ＳＷＡ５，ＳＷＡ７がオンする。タイミング信号φＨ＿Ａはローレベルを維持するので、スイッチＳＷＡ２，ＳＷＡ４，ＳＷＡ６，ＳＷＡ８はオフを維持する。これにより、第１及び第２容量素子ＣａｐＡ１，ＣａｐＡ２の一端は電流源回路６４に接続され、それらの他端には第１電圧Ｖｙが供給される。即ち、図１０のピークホールド回路３０Ｂと同様の回路が構成される。
【００９８】
ここで、時刻ｔ４２において、タイミング信号φＲＳが一定期間ハイレベルになることにより、電流源回路６４のスイッチ３４，３４Ｂが一定期間オンする。これにより、第１及び第２容量素子ＣａｐＡ１，ＣａｐＡ２がリセットされる。
【００９９】
電流源回路６４は、出力信号Ｖｏｕｔが最大値以上である時、第１電流を供給し、出力信号Ｖｏｕｔが最小値以下である時、第２電流を引き込む。この例では、最大値は、第１容量素子ＣａｐＡ１に保持されており、最小値は、第２容量素子ＣａｐＡ２に保持されている。
【０１００】
タイミング信号生成回路６３は、電流源回路６４に、第１から第４容量ユニットＣＵ＿Ａ〜ＣＵ＿Ｄのうちピークホールド状態にあるものの第１、第３、第５又は第７容量素子ＣａｐＡ１，ＣａｐＢ１，ＣａｐＣ１，ＣａｐＤ１に第１電流を供給させる。従って、この例では、電流源回路６４は、第１容量ユニットＣＵ＿Ａの第１容量素子ＣａｐＡ１に第１電流を供給する。
【０１０１】
タイミング信号生成回路６３は、電流源回路６４に、第１から第４容量ユニットＣＵ＿Ａ〜ＣＵ＿Ｄのうちピークホールド状態にあるものの第２、第４、第６又は第８容量素子ＣａｐＡ２，ＣａｐＢ２，ＣａｐＣ２，ＣａｐＤ２から第２電流を引き込ませる。従って、この例では、電流源回路６４は、第１容量ユニットＣＵ＿Ａの第２容量素子ＣａｐＡ２から第２電流を引き込ませる。
【０１０２】
これにより、図１０のピークホールド回路３０Ｂと同様に、出力信号Ｖｏｕｔの最大値と最小値が第１容量ユニットＣＵ＿Ａに保持される。
【０１０３】
一方、タイミング信号φＳ＿Ｂ，φＳ＿Ｂｄ，φＨ＿Ｂはローレベルを維持するので、スイッチＳＷＢ１〜ＳＷＢ８はオフを維持する。従って、第２容量ユニットＣＵ＿Ｂの第３及び第４容量素子ＣａｐＢ１，ＣａｐＢ２はフローティングになっている。
【０１０４】
時刻ｔ４２からピークホールド周期Ｔが経過した時刻ｔ４３において、タイミング信号生成回路６３は、第１容量ユニットＣＵ＿Ａをフローティング状態に切り替え、第２容量ユニットＣＵ＿Ｂをピークホールド状態に切り替えると共に一定期間リセットする。ここで、タイミング信号生成回路６３は、時刻ｔ４３より前に、タイミング信号φＳ＿Ａｄをローレベルに変化させ、時刻ｔ４３にタイミング信号φＳ＿Ａをローレベルに変化させる。これにより、チャージインジェクションを抑制できる。また、タイミング信号生成回路６３は、時刻ｔ４３において、タイミング信号φＳ＿Ｂ，φＳ＿Ｂｄをハイレベルに変化させる。
【０１０５】
ピークホールド周期Ｔは、入力信号Ｖｉｎの周期の２倍以上であることが好ましく、入力信号Ｖｉｎの周期の２倍であることがより好ましい。これにより、リセット中に出力信号Ｖｏｕｔが最大値又は最小値に達し、この最大値又は最小値をピークホールドできなくても、次の１周期の最大値又は最小値をピークホールドできる。
【０１０６】
同様に、時刻ｔ４３からピークホールド周期Ｔが経過した時刻ｔ４４において、タイミング信号生成回路６３は、第１容量ユニットＣＵ＿Ａをピークホールド状態に切り替えると共に一定期間リセットし、第２容量ユニットＣＵ＿Ｂをフローティング状態に切り替える。
【０１０７】
次に、時刻ｔ４４からピークホールド周期Ｔが経過する前の時刻ｔ４５において、ＡＤ変換信号ＣＯＮＶＥＲＳＩＯＮがローレベルからハイレベルに変化する（ＡＤ変換指示が与えられる）。ＡＤ変換信号ＣＯＮＶＥＲＳＩＯＮは、入力信号Ｖｉｎと非同期である。
【０１０８】
タイミング信号生成回路６３は、ＡＤ変換指示が与えられた時、第１及び第２容量ユニットＣＵ＿Ａ，ＣＵ＿Ｂのうちフローティング状態にあるものの第１及び第２容量素子ＣａｐＡ１，ＣａｐＡ２又は第３及び第４容量素子ＣａｐＢ１，ＣａｐＢ２を差動増幅器６５に接続し、保持された最大値及び最小値を差動増幅器６５にサンプルホールドさせる（サンプルホールド状態（Ｈｏｌｄ））。
【０１０９】
また、タイミング信号生成回路６３は、ＡＤ変換指示が与えられた時、第１及び第２容量ユニットＣＵ＿Ａ，ＣＵ＿Ｂのうちピークホールド状態にあるものをフローティング状態に切り替える。
【０１１０】
さらに、タイミング信号生成回路６３は、ＡＤ変換指示が与えられた時、第３及び第４容量ユニットＣＵ＿Ｃ，ＣＵ＿Ｄを、ピークホールド周期Ｔ毎に、互い違いにピークホールド状態又はフローティング状態に切り替える。
【０１１１】
図示する例では、時刻ｔ４５において、第２容量ユニットＣＵ＿Ｂがフローティング状態にある。そのため、第２容量ユニットＣＵ＿Ｂの第３及び第４容量素子ＣａｐＢ１，ＣａｐＢ２が差動増幅器６５に接続され、第１容量ユニットＣＵ＿Ａがフローティング状態に切り替えられる。
【０１１２】
図１５Ｂは、サンプルホールド時の第２容量ユニットＣＵ＿ＢのスイッチＳＷＢ１〜ＳＷＢ８の状態を説明する図である。時刻ｔ４５にタイミング信号φＳ＿Ａ，φＳ＿Ａｄがローレベルになり、タイミング信号φＨ＿Ｂがハイレベルになる。タイミング信号φＳ＿Ｂ，φＳ＿Ｂｄ，φＨ＿Ａはローレベルを維持する。よって、スイッチＳＷＡ１〜ＳＷＡ８はオフである。また、スイッチＳＷＢ２，ＳＷＢ４，ＳＷＢ６，ＳＷＢ８はオンし、スイッチＳＷＢ１，ＳＷＢ３，ＳＷＢ５，ＳＷＢ７はオフを維持する。これにより、第３容量素子ＣａｐＢ１の一端は差動増幅器６５の非反転入力端子に接続され、その他端は差動増幅器６５の反転出力端子に接続される。第４容量素子ＣａｐＢ２の一端は差動増幅器６５の反転入力端子に接続され、その他端は差動増幅器６５の非反転出力端子に接続される。これにより、第３及び第４容量素子ＣａｐＢ１，ＣａｐＢ２に保持された最大値及び最小値は、差動増幅器６５にサンプルホールドされる。
【０１１３】
ＡＤ変換指示が与えられたＡＤ変換器４１Ｂは、ＡＤ変換器４１Ｂに供給されるクロック信号ＣＬＫに同期して、サンプルホールドされた値をＡＤ変換する。図示する例では、時刻ｔ４５以降、クロック信号ＣＬＫがＮクロックに達するタイミング（時刻ｔ４６）で、ＡＤ変換信号ＣＯＮＶＥＲＳＩＯＮがローレベルに変化し、ＡＤ変換器４１Ｂは、デジタル値ＡＤｏｕｔ＝ＡＩＮ０Ｐ（Ｎ）を出力する。
【０１１４】
次に、時刻ｔ４７において、再びＡＤ変換信号ＣＯＮＶＥＲＳＩＯＮがローレベルからハイレベルに変化し、次のＡＤ変換指示が与えられる。タイミング信号生成回路６３は、次にＡＤ変換指示が与えられた時、第１及び第２容量ユニットＣＵ＿Ａ，ＣＵ＿Ｂを、ピークホールド周期Ｔ毎に、互い違いにピークホールド状態又はフローティング状態に切り替え、第３及び第４容量ユニットＣＵ＿Ｃ，ＣＵ＿Ｄのうちフローティング状態にあるものの第５及び第６容量素子ＣａｐＣ１，ＣａｐＣ２又は第７及び第８容量素子ＣａｐＤ１，ＣａｐＤ２を差動増幅器６５に接続し、保持された最大値及び最小値を差動増幅器６５にサンプルホールドさせる。
【０１１５】
以上の動作を繰り返し、ＡＤ変換が連続的に行われる。
【０１１６】
このように、第１及び第２容量ユニットＣＵ＿Ａ，ＣＵ＿Ｂは、ＡＤ変換指示がある毎に、互い違いにピークホールド状態とフローティング状態とを繰り返す第１状態と、一方がサンプルホールド状態になり他方がフローティング状態になる第２状態と、に交互に切り替えられる。
【０１１７】
第３及び第４容量ユニットＣＵ＿Ｃ，ＣＵ＿Ｄは、ＡＤ変換指示がある毎に、第１及び第２容量ユニットＣＵ＿Ａ，ＣＵ＿Ｂが第２状態の時に互い違いにピークホールド状態とフローティング状態とを繰り返す第３状態と、第１及び第２容量ユニットＣＵ＿Ａ，ＣＵ＿Ｂが第１状態の時に一方がサンプルホールド状態になり他方がフローティング状態になる第４状態と、に交互に切り替えられる。
【０１１８】
なお、電流源回路６４の具体的な構成は特に限定されないが、好ましい構成の一例について説明する。
【０１１９】
図１６は、図１２の電流源回路６４の一部のより詳しい回路図である。図１６では、図１２と共通する構成部分には同一の符号を付しており、以下では相違点を中心に説明する。
【０１２０】
電流源回路６４は、第１電流源３１としてＰＭＯＳトランジスタＭ１を備え、第１スイッチ３２としてＰＭＯＳトランジスタＭ２を備えている。また、電流源回路６４は、ＰＭＯＳトランジスタＭ３と、インバータＩＮＶ１と、を更に備える点において、図１２と異なる。
【０１２１】
ＰＭＯＳトランジスタＭ１は、電源電圧ＶＤＤが供給されるソースと、所定のバイアス電圧Ｖｂｃｓが供給されるゲートと、を有する。
【０１２２】
ＰＭＯＳトランジスタＭ２は、ＰＭＯＳトランジスタＭ１のドレインに接続されたソースと、第１比較器３６の出力端子に接続されたゲートと、第１比較器３６の非反転入力端子に接続されたドレインと、を有する。
【０１２３】
ＰＭＯＳトランジスタＭ３は、ＰＭＯＳトランジスタＭ１のドレインに接続されたソースと、接地されたドレインと、を有する。
【０１２４】
インバータＩＮＶ１は、第１比較器３６の出力信号を反転して、ＰＭＯＳトランジスタＭ３のゲートに供給する。そのため、ＰＭＯＳトランジスタＭ２，Ｍ３は、相補的にオン又はオフに切り替えられる。即ち、第１比較器３６の出力信号がハイレベルの時、ＰＭＯＳトランジスタＭ２はオフであり、ＰＭＯＳトランジスタＭ３はオンである。第１比較器３６の出力信号がローレベルの時、ＰＭＯＳトランジスタＭ２はオンであり、ＰＭＯＳトランジスタＭ３はオフである。
【０１２５】
従って、第１比較器３６の出力信号によらず、ＰＭＯＳトランジスタＭ１は第１電流を流し続ける。そのため、ＰＭＯＳトランジスタＭ３を設けない場合と比較して、電流源回路６４が第１電流を供給するか否か、高速に切り替えることができる。よって、第１比較器３６の出力信号が高速に切り替わる場合にも好ましい。
【０１２６】
図示は省略するが、第２電流源３１Ｂ及び第２スイッチ３２Ｂ等の第２電流を引き込む側の構成についても、ＮＭＯＳトランジスタを用いて同様に構成できる。
【０１２７】
このように、本実施形態によれば、第１及び第２容量ユニットＣＵ＿Ａ，ＣＵ＿Ｂは、互い違いにピークホールド状態とフローティング状態とを繰り返す。これにより、入力信号ＶｉｎとＡＤ変換信号ＣＯＮＶＥＲＳＩＯＮとが非同期であっても、ＡＤ変換指示があった時、ピークホールド中の不正確な可能性のある電圧値をＡＤ変換することなく、正確な最大値及び最小値を反映したフローティング状態の電圧値をＡＤ変換することができる。フローティング状態の電圧値は、直前に少なくとも１周期の出力信号Ｖｏｕｔをピークホールドして得られているため、出力信号Ｖｏｕｔの最大値及び最小値を正確に反映している。従って、正確なインピーダンスＺを算出できる。
【０１２８】
また、第３及び第４容量ユニットＣＵ＿Ｃ，ＣＵ＿Ｄを更に設け、第１及び第２容量ユニットＣＵ＿Ａ，ＣＵ＿Ｂを用いてＡＤ変換中には、第３及び第４容量ユニットＣＵ＿Ｃ，ＣＵ＿Ｄを用いて互い違いにピークホールド状態とフローティング状態とを繰り返すようにしている。これにより、ＡＤ変換中にも出力信号Ｖｏｕｔをピークホールドし続けることができるので、ＡＤ変換後、すぐに次のＡＤ変換を行うことができる。そのため、出力信号Ｖｏｕｔの振幅の変化を連続的に測定できる。従って、より正確なインピーダンスＺの変化を測定できる。
【０１２９】
なお、第１から第４の実施形態では、入力信号Ｖｉｎ及び出力信号Ｖｏｕｔは単相の信号である一例について説明したが、差動の信号であってもよい。
【０１３０】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１３１】
１    測定対象
１０  ＤＡ変換器
２０  増幅回路
３０，３０Ａ〜３０Ｃ  ピークホールド回路
３１  第１電流源
３２  第１スイッチ
３３  第１容量素子
３４  リセットスイッチ
３５  増幅器
３６  第１比較器
３１Ｂ  第２電流源
３２Ｂ  第２スイッチ
３３Ｂ  第２容量素子
３４Ｂ  リセットスイッチ
３６Ｂ  第２比較器
４０  インピーダンス算出回路
４１  ＡＤ変換器
４２  信号処理部
５０  制御部
６３  タイミング信号生成回路
６４  電流源回路
６５  差動増幅器
ＣＳ＿ＡＢ  第１容量セット
ＣＳ＿ＣＤ  第２容量セット
ＣＵ＿Ａ  第１容量ユニット
ＣＵ＿Ｂ  第２容量ユニット
ＣＵ＿Ｃ  第３容量ユニット
ＣＵ＿Ｄ  第４容量ユニット
１００，１００Ａ，１００Ｂ  インピーダンス測定回路
【図１】
0006479619.tif 000002
【図２Ａ】
0006479619.tif 000003
【図２Ｂ】
0006479619.tif 000004
【図３Ａ】
0006479619.tif 000005
【図３Ｂ】
0006479619.tif 000006
【図４】
0006479619.tif 000007
【図５】
0006479619.tif 000008
【図６】
0006479619.tif 000009
【図７】
0006479619.tif 000010
【図８】
0006479619.tif 000011
【図９Ａ】
0006479619.tif 000012
【図９Ｂ】
0006479619.tif 000013
【図１０】
0006479619.tif 000014
【図１１】
0006479619.tif 000015
【図１２】
0006479619.tif 000016
【図１３】
0006479619.tif 000017
【図１４】
0006479619.tif 000018
【図１５Ａ】
0006479619.tif 000019
【図１５Ｂ】
0006479619.tif 000020
【図１６】
0006479619.tif 000021