(57)【特許請求の範囲】
【請求項１】
主面上の中央部に突起電極が複数形成され、当該主面上の周辺部に前記突起電極が形成されていない基板を形成する工程と、
前記主面上の前記中央部及び前記周辺部に前記突起電極を覆う保護テープを貼付ける工程と、
前記周辺部において、前記保護テープの一部を硬化させる工程と、
前記保護テープを貼付けた状態において、前記基板の前記主面と対向する裏面を研削し、当該基板の厚さを薄くする工程と、
前記主面上から前記保護テープを剥離する工程と、
を備え、
前記保護テープの一部を硬化させる工程は、前記中央部の最も前記周辺部側に形成され、前記中央部と前記周辺部との境界に沿って配列された複数の前記突起電極の位置と、前記研削により前記裏面に形成され、前記境界に沿って延設される研削痕の位置とが一致する領域に前記境界を介して隣接する前記周辺部の一部に対応する前記保護テープの部分を、前記周辺部全体に対応する前記保護テープの部分から選択的に硬化させる工程である
基板の製造方法。
【請求項２】
前記保護テープの一部を硬化させる工程は、前記突起電極の位置と前記研削痕の位置とが一致する領域を含んで、前記保護テープを硬化させる工程である請求項１に記載の基板の製造方法。
【請求項３】
前記保護テープを貼付ける工程は、紫外線硬化型の接着層を有する前記保護テープを貼付ける工程であり、
前記保護テープの一部を硬化させる工程は、前記接着層の一部に紫外線を照射して当該接着層の一部を硬化させる工程であり、
前記保護テープを剥離する工程は、前記接着層の全部に紫外線を照射して当該接着層を硬化させると共に、当該接着層の接着力を低下させて前記保護テープを剥離する工程である
請求項１又は請求項２に記載の基板の製造方法。
【請求項４】
主面上の中央部に突起電極が複数形成され、当該主面上の周辺部に前記突起電極が形成されていない基板を形成する工程と、
前記主面上の前記中央部及び前記周辺部に前記突起電極を覆う保護テープを貼付ける工程と、
前記周辺部において、前記保護テープの一部を硬化させる工程と、
前記保護テープを貼付けた状態において、前記基板の前記主面と対向する裏面を研削し、当該基板の厚さを薄くする工程と、
前記主面上から前記保護テープを剥離する工程と、
を備え、
前記保護テープの一部を硬化させる工程は、前記中央部の最も前記周辺部側に形成され、前記中央部と前記周辺部との境界に沿って配列された複数の前記突起電極の位置と、前記研削により前記裏面に形成され、前記境界に沿って延設される研削痕の位置とが一致する領域を含んだ前記周辺部の全域において、前記保護テープを硬化させる工程である
基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板の製造方法に関するものである。
【背景技術】
【０００２】
特許文献１には、ウェーハレベル チップサイズ パッケージ（WL-CSP：Wafer Level Chip Size Package）における半導体装置の製造方法が開示されている。この半導体装置の製造方法では、最初に、能動面（表面）上にバンプ電極が配列されたＩＣウェーハが形成され、能動面上においてＩＣウェーハの周縁部分に支持部材が貼付けられる。さらに、バンプ電極を覆って支持部材上にバックグラインド用保護テープが貼付けられる。保護テープにより能動面を保護した状態においてＩＣウェーハの非能動面（裏面）がバックグラインド工程により研削され、ＩＣウェーハの厚さが薄くされる。バックグランド工程が終了すると、保護テープ及び支持部材が剥離される。
【０００３】
このような半導体装置の製造方法によれば、周縁部分が支持部材により機械的に支持された状態においてＩＣウェーハの非能動面が研削されるので、ＩＣウェーハの周縁部分の割れや欠けが発生し難くなる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−２８８７２５公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記半導体装置の製造方法では、保護テープの貼付け工程に加えて支持部材の貼付け工程が必要となるので、製造工程数が増加する。このため、改善の余地があった。
【０００６】
本発明は、上記事実を考慮し、基板裏面の研削による基板の損傷を防止しつつ、製造工程数を減少させることができ、基板の薄型化を実現することができる基板の製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の実施の形態に係る基板の製造方法は、主面上の中央部に突起電極が複数形成され、主面上の周辺部に突起電極が形成されていない基板を形成する工程と、主面上の中央部及び周辺部に突起電極を覆う保護テープを貼付ける工程と、少なくとも周辺部において、保護テープの一部を硬化させる工程と、保護テープを貼付けた状態において、基板の主面と対向する裏面を研削し、基板の厚さを薄くする工程と、主面上から保護テープを剥離する工程とを備え、前記保護テープの一部を硬化させる工程は、前記中央部の最も前記周辺部側に形成され、前記中央部と前記周辺部との境界に沿って配列された複数の前記突起電極の位置と、前記研削により前記裏面に形成され、前記境界に沿って延設される研削痕の位置とが一致する領域に前記境界を介して隣接する前記周辺部の一部に対応する前記保護テープの部分を、前記周辺部全体に対応する前記保護テープの部分から選択的に硬化させる工程である。
【発明の効果】
【０００８】
本発明によれば、基板裏面の研削による基板の損傷を防止しつつ、製造工程数を減少させることができ、基板の薄型化を実現することができる基板の製造方法を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１実施の形態に係る基板の製造方法を説明する第１工程断面図である。
【図２】第２工程断面図である。
【図３】第３工程断面図である。
【図４】第４工程断面図である。
【図５】第５工程断面図である。
【図６】第６工程断面図である。
【図７】第７工程断面図である。
【図８】第８工程断面図である。
【図９】第９工程断面図である。
【図１０】バックグラインド処理における要部の拡大工程断面図である。
【図１１】第１実施の形態に係る基板の製造方法において、バックグラインド処理と保護テープの硬化領域との関係を説明する基板の模式的な平面図である。
【図１２】図１１に示される基板の要部の拡大平面図である。
【図１３】第１実施の形態に係る基板の製造方法において、図７の第７工程断面図に対応するバックグラインド処理における要部の拡大工程断面図である。
【図１４】第１実施の形態に係る基板の製造方法において、バックグラインド処理における基板の厚さと損傷率との関係を示す図である。
【図１５】第１実施の形態に係る基板の製造方法において、保護テープの硬化方法を説明する模式的な断面図である。
【図１６】保護テープの硬化方法の第１変形例を説明する模式的な断面図である。
【図１７】保護テープの硬化方法の第２変形例を説明する模式的な断面図である。
【図１８】第２実施の形態に係る基板の製造方法において、バックグラインド処理と保護テープの硬化領域との関係を説明する基板の模式的な平面図である。
【図１９】第３実施の形態に係る基板の製造方法において、バックグラインド処理と保護テープの硬化領域との関係を説明する基板の要部の模式的な平面図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態に係る基板の製造方法ついて、図面を参照して説明する。なお、すべての実施の形態において、実質的に同等の機能を有する構成要素には同一符号を付し、重複する説明は省略する。
【００１１】
［第１実施の形態］
図１〜図１７を用いて、第１実施の形態に係る基板の製造方法を説明する。第１実施の形態に係る基板の製造方法は、本発明をウェーハレベル チップサイズ パッケージの製造方法に適用した例を説明するものである。
【００１２】
（基板の製造方法）
まず最初に、基板としての半導体ウェーハ１０が準備される（図１参照）。本実施の形態において、半導体ウェーハ１０には、例えば６００μｍ〜６５０μｍの厚さを有する単結晶シリコン基板が使用される。ここで、図１１に示されるように、半導体ウェーハ１０の主面（能動面）１０Ａの中央部１２には、繰返しパターンの基本となる矩形状の半導体素子形成領域１６が、行列状に複数個形成されている。半導体素子形成領域１６には、図示省略の論理回路、記憶回路等の集積回路を構築するスイッチング素子、抵抗、容量、配線等がウェーハ前処理により予め形成されている。また、ウェーハ前処理では、図示省略の配線に接続された電極パッド及び電極パッド上に接続される再配線が予め形成されている。
【００１３】
半導体ウェーハ１０の主面１０Ａと対向する裏面（非能動面）１０Ｂは、後工程において、バックグラインド処理により研削される（図１参照）。また、半導体ウェーハ１０の主面１０Ａにおいて、中央部１２よりも外側の周辺部１４には、半導体素子形成領域１６は形成されていない。さらに、図１１に示されるように、周辺部１４の周縁の一部には、ウェーハ前処理等において、半導体ウェーハ１０の位置決めとして使用されるオリエンテーションフラット１０Ｃが形成されている。
【００１４】
製造方法に戻って、図１に示されるように、半導体ウェーハ１０の主面１０Ａの中央部１２において、半導体素子形成領域１６の図示省略の再配線上に最終配線層としての外部電極パッド１８が形成される。外部電極パッド１８には例えば銅又は銅合金の薄膜が使用されている。ここでは、複数の半導体素子形成領域１６は、各々、ボールグリッドアレイ（Ball Grid Array）パッケージとして形成され、外部電極パッド１８は半導体素子形成領域１６の全域に行列状に複数個形成されている。図１２には後工程において外部電極パッド１８上に形成される突起電極２２が示されているが、外部電極パッド１８は突起電極２２の配列パターンと同一の配列パターンにより形成されている。
【００１５】
図２に示されるように、半導体ウェーハ１０の主面１０Ａ上の中央部１２及び周辺部１４を含む全面に外部電極パッド１８を覆う樹脂層２０Ａが形成される。樹脂層２０Ａは、再配線層及びそれよりも下層のスイッチング素子、配線等を封止し、保護する。樹脂層２０Ａは外部電極パッド１８の厚さ（高さ）よりも厚い膜厚によって形成される。引き続き、図３に示されるように、樹脂層２０Ａの全面の厚さ方向の一部が除去され、外部電極パッド１８の表面が露出された樹脂層２０が形成される。樹脂層２０Ａの除去には、例えばグラインダーを用いた研削加工やケミカルメカニカルポリッシング（CMP）法が使用される。
【００１６】
図４に示されるように、外部電極パッド１８上に突起電極２２が形成される。本実施の形態では、突起電極２２として、ボール状に形成された半田バンプ電極が使用される。図１２に示されるように、突起電極２２は、半導体素子形成領域１６において、行列状に複数個形成されている。突起電極２２は外部電極パッド１８上に形成されるので、半導体ウェーハ１０の主面１０Ａ上の中央部１２に形成され、周辺部１４には形成されない。
【００１７】
次に、図５に示されるように、半導体ウェーハ１０の主面１０Ａ上の全面に突起電極２２を覆うバックグラインド用保護テープ２４が貼付けられる。保護テープ２４は、半導体ウェーハ１０の裏面１０Ｂにバックグラインド処理を施して半導体ウェーハ１０の厚さを薄く加工するときに、突起電極２２及びそれよりも下層のスイッチング素子、配線等を保護する構成とされている。本実施の形態では、保護テープ２４は、基材となるテープ状の樹脂製のフィルム２４Ｂと、フィルム２４Ｂの突起電極２２側の表面に形成された紫外線（UV）硬化型の接着層２４Ａとを有する２層構造とされている。ここで、保護テープ２４のフィルム２４Ｂとしては、紫外線を透過する機能を有する、例えば１８０μｍ〜２２０μｍの厚さを有するポリオレフィン樹脂フィルムを実用的に使用することができる。また、接着層２４Ａとしては、例えば１１０μｍ〜１５０μｍの厚さを有するアクリル樹脂層を実用的に使用することができる。
【００１８】
引き続き、図６に示されるように、半導体ウェーハ１０の主面１０Ａ上の周辺部１４において、保護テープ２４の一部が硬化される。本実施の形態では、保護テープ２４の周辺部１４において選択的に紫外線２６が照射され、保護テープ２４の接着層２４Ａが硬化層２４Ｃとして改質されることにより、保護テープ２４の一部が硬化される。
【００１９】
ここで、後工程のバックグラインド処理では、図１０に示されるように、半導体ウェーハ１０の裏面１０Ｂにバックグラインドホイール３０の研削砥石３２が接触し、半導体ウェーハ１０に対して相対的に研削砥石３２が回転する。これにより、裏面１０Ｂが研削され、半導体ウェーハ１０の厚さが薄くされる。このとき、図１０〜図１２に示されるように、半導体ウェーハ１０の裏面１０Ｂには、半導体ウェーハ１０の回転方向へ突出して、半導体ウェーハ１０の中心から周縁へ円弧状に描かれる多数の研削痕（ソーマーク）１０Ｄが形成される。図１１及び図１２は、主面１０Ａ側から見た半導体ウェーハ１０を示しているが、便宜的に、裏面１０Ｂに形成された研削痕１０Ｄを投影して主面１０Ａに描いている。
【００２０】
本発明者は、鋭意研究により以下の事実を見出した。図１１及び図１２に示されるように、半導体ウェーハ１０の主面１０Ａの中央部１２と周辺部１４との境界１６Ａを境として、中央部１２には突起電極２２が連続的に配置され、周辺部１４には突起電極２２が配置されていない。境界１６Ａは、中央部１２の最も周辺部１４側に配置された半導体素子形成領域１６と周辺部１４との境でもあり、かつ、最も外側のダイシングラインでもある。境界１６Ａに沿って配列された最も周辺部１４側の複数の突起電極２２の位置と、境界１６Ａに沿って延在する研削痕１０Ｄとが半導体ウェーハ１０の厚さ方向に一致する領域Ａ１〜Ａ４では、半導体ウェーハ１０に割れ、欠け等の損傷が発生し易い。これは、図１０に示されるように、バックグラインド処理において、研削砥石３２から受ける負荷Ｆによる保護テープ２４の厚さ方向の伸縮量が、突起電極２２の有無により異なるためである。つまり、突起電極２２が配置された中央部１２に対して、突起電極２２が配置されていない周辺部１４での保護テープ２４の厚さ方向の伸縮量が大きくなる。このため、負荷Ｆによる半導体ウェーハ１０の周辺部１４の撓み量が中央部１２の撓み量に比べて大きく、この撓み量の違いにより境界１６Ａ部分に応力が集中する。
【００２１】
そこで、本実施の形態に係る基板の製造方法は、図１１及び図１２に示されるように、半導体素子形成領域１６に境界１６Ａを介して隣接する周辺部１４の一部において、接着層２４Ａの一部を硬化層２４Ｃに改質する工程を備えている。この硬化層２４Ｃに改質する工程は、保護テープ２４の一部を硬化させる工程である。本実施の形態では、ハッチングを付して示されるように、硬化層２４Ｃは平面視において三角形状とされている。詳しく説明すると、硬化層２４Ｃは、複数の突起電極２２の位置と研削痕１０Ｄとが一致する半導体素子形成領域１６の境界１６Ａと、行方向及び列方向へ各々１ピッチ分ずれた位置の他の半導体素子形成領域１６の境界１６Ａとの間に形成されている。なお、平面視とは、半導体ウェーハ１０の主面１０Ａに対して垂直な方向から当該主面１０Ａを見てという意味である。
【００２２】
図１３に示されるように、保護テープ２４の周辺部１４の一部が硬化層２４Ｃとされることにより、硬化層２４Ｃを有する領域において保護テープ２４の一部の剛性が向上される。つまり、研削砥石３２から受ける負荷Ｆによる保護テープ２４の厚さ方向の伸縮量が小さくなり、半導体ウェーハ１０の周辺部１４の撓み量（剛性）が小さくなるので、境界１６Ａ部分の応力の発生を抑制することができる。
【００２３】
図１４に、バックグラインド処理後の半導体ウェーハ１０の厚さと半導体ウェーハ１０の周辺部１４の割れ、欠け等の損傷の発生率との関係が示されている。横軸は半導体ウェーハ１０のバックグラインド処理後の厚さ［μｍ］である。縦軸は半導体ウェーハ１０の周辺部１４に生じた損傷発生率［％］である。図１４に示されるように、バックグラインド処理後の半導体ウェーハ１０の厚さが２００μｍ未満から損傷発生率が急激に増加する。厚さが２００μｍのときの損傷発生率は０．６％〜０．７％である。そして、厚さが１５０μｍになると、損傷発生率は２０％近くに達する。このため、本実施の形態に係る基板の製造方法は、バックグラインド処理により、半導体ウェーハ１０の厚さが２００μｍ以下とされる場合、特に１５０μｍ以下とされる場合に有効である。
【００２４】
紫外線２６の保護テープ２４への選択的照射には、図１５に示されるように、マスク４０が使用される。紫外線２６は図示省略の紫外線照射源から照射される。本実施の形態に係る基板の製造方法は、後工程として、保護テープ２４を剥離する工程を備え、剥離前に保護テープ２４に紫外線２８を照射する紫外線照射源が紫外線２６の照射に使用されている。
マスク４０は、基本的には紫外線２６を遮蔽するシート状の遮蔽板４０Ａとされており、紫外線２６を通過させる領域に貫通された開口部４０Ｂを備えている。マスク４０は、例えば金属板や、樹脂板によって形成されている。
【００２５】
また、紫外線２６の選択的照射には、図１６に示されるマスク４２、或いは図１７に示されるマスク４２を使用することができる。図１６に示されるマスク４２は、フォトリソグラフィ技術の露光装置において使用されるレチクルと同様の構造を有する。すなわち、マスク４２は、紫外線２６を透過する透明なガラス基板４２Ａと、ガラス基板４２Ａの表面上に透過領域を除いて形成された遮蔽層４２Ｂとを備えている。遮蔽層４２Ｂとしては、例えばクロム層が使用可能とされる。また、図１７に示されるマスク４２は、フォトリソグラフィ技術のステッパにおいて使用されるレチクルと同様の構造を有する。図１６に示されるマスク４２に対して、図１７に示されるマスク４２は、同等の構造を有するものの、光学系４４を介して紫外線２６の照射領域が縮小されるので、透過領域のパターンは拡大されている。
【００２６】
製造方法に戻って、保護テープ２４の一部を硬化させた後、図７に示されるように、半導体ウェーハ１０を反転させ、前述の図１３に示されるバックグラインドホイール３０を用いて裏面１０Ｂにバックグラインド処理が行われる。これにより、裏面１０Ｂが研削され、半導体ウェーハ１０の厚さが、本実施の形態では１５０μｍ程度に薄くされる。バックグラインド処理では、半導体ウェーハ１０の主面１０Ａが保護テープ２４に覆われて保護されている。また、前述のように、半導体ウェーハ１０の主面１０Ａの周辺部１４において、硬化層２４Ｃが形成されて保護テープ２４の一部が硬化されているので、割れ、欠け等の損傷が生じない。
【００２７】
次に、図８に示されるように、再び半導体ウェーハ１０を反転させて、保護テープ２４の全域に紫外線２８が照射され、保護テープ２４の接着層２４Ａが硬化層２４Ｃに改質される。なお、本実施の形態では、保護テープ２４の一部の既に硬化層２４Ｃとされた領域にも紫外線２８が照射される。硬化層２４Ｃに改質されると、硬化層２４Ｃの接着力は、接着層２４Ａの接着力に比べて小さくなる。
【００２８】
図９に示されるように、半導体ウェーハ１０の主面１０Ａから保護テープ２４が剥離される。これら一連の製造工程が終了すると、薄型化された半導体ウェーハ１０が完成する。図示並びに説明は省略するが、この後、ダイシング処理が行われ、半導体素子形成領域１６毎にダイシングされてチップ状の半導体装置が完成する。
【００２９】
（本実施の形態の作用及び効果）
本実施の形態に係る基板の製造方法では、図４に示されるように、まず最初に半導体ウェーハ１０の主面１０Ａ上の中央部１２に複数の突起電極２２が形成される。主面１０Ａ上の中央部１２及び周辺部１４には、図５に示されるように、突起電極２２を覆う保護テープ２４が貼付けられる。図７に示されるように、保護テープ２４を貼付けた状態において、バックグラインド処理を行い、半導体ウェーハ１０の主面１０Ａと対向する裏面１０Ｂを研削し、半導体ウェーハ１０の厚さが薄くされる。そして、図９に示されるように、主面１０Ａ上から保護テープ２４が剥離される。
【００３０】
ここで、図６に示されるように、保護テープ２４の貼付後、バックグラインド処理前に、半導体ウェーハ１０の周辺部１４において、保護テープ２４の一部が硬化される。このため、図１３に示されるバックグラインド処理において、バックグラインドホイール３０から受ける負荷Ｆに対して保護テープ２４の一部の剛性を向上させることができるので、半導体ウェーハ１０の撓み量を減少させることができる。これにより、半導体ウェーハ１０の中央部１２と周辺部１４との境界１６Ａ部分に生じる応力を減少させることができる。一方、保護テープ２４の一部を硬化させているので、保護テープ２４の剛性を高める部材を別途形成する工程が必要とされない。このように、本実施の形態に係る基板の製造方法によれば、バックグラインド処理における半導体ウェーハ１０の周辺部１４の割れ、欠け等の損傷を防止しつつ、製造工程数を減少させることができ、半導体ウェーハ１０の薄型化を実現することができる。
【００３１】
また、本実施の形態に係る基板の製造方法では、保護テープ２４の一部を硬化させ、保護テープ２４の剛性を高める部材を別途形成する必要がないので、製造コスト並びに製品コストを下げることができる。
【００３２】
さらに、本実施の形態に係る基板の製造方法では、図１５に示されるように、保護テープ２４の一部がマスク４０を用いて硬化させることができる。マスク４０の開口部４０Ｂの形状を変えれば、保護テープ２４の硬化させる領域を変えることができる。同様に、図１６及び図１７に示されるマスク４２は遮光層４２Ｂの形状を変えれば、保護テープ２４の硬化させる領域を変えることができる。例えば、半導体素子形成領域１６に搭載する回路の種類に応じて、マスク４０やマスク４２を変更すれば、保護テープ２４の硬化させる領域を簡単に変更することができる。
【００３３】
また、本実施の形態に係る基板の製造方法では、保護テープ２４の一部を硬化させる工程は、図１１及び図１２に示されるように、半導体ウェーハ１０の主面１０Ａの周辺部１４の一部において、保護テープ２４を硬化させる工程とされている。詳しく説明すると、周辺部１４の一部とは、半導体ウェーハ１０の中央部１２の最も周辺部１４側に形成され、中央部１２と周辺部１４との境界１６Ａに沿って配列された複数の突起電極２２の位置と、研削により半導体ウェーハ１０の裏面１０Ｂに形成され、境界１６Ａに沿って延設された研削痕１０Ｄの位置とが一致する領域に境界１６Ａを介して隣接する部位である。このため、図１３に示されるバックグラインドホイール３０から受ける負荷Ｆに対して、応力が集中して損傷が生じ易い最低限の領域において、保護テープ２４の剛性を向上させることができる。
【００３４】
さらに、本実施の形態に係る基板の製造方法では、図５に示されるように、まず最初に紫外線硬化型の接着層２４Ａを有する保護テープ２４が貼付けられる。次に、図６に示されるように、保護テープ２４の接着層２４Ａの一部に紫外線２６が照射され、接着層２４Ａの一部が硬化層２４Ｃに改質されて保護テープ２４の一部が硬化される。そして、保護テープ２４の接着層２４Ａの全域に紫外線２８を照射して接着層２４Ａを硬化層２４Ｃとして硬化させると共に、接着層２４Ａの接着力を低下させて保護テープ２４が剥離される。このため、保護テープ２４への紫外線２６、紫外線２８の照射領域を適宜調節することにより、剛性を高める機能と、接着力を低下させて剥離を促進させる機能とを保護テープ２４に持たせることができる。加えて、保護テープ２４を貼付ける工程が１工程とされるので、上記２つの機能を別々に持つ保護テープを２回貼付ける場合に比べて、製造工程数を削減することができる。
【００３５】
また、本実施の形態に係る基板の製造方法では、図６に示される紫外線２６の照射と、図８に示される紫外線２８の照射とに、同一の紫外線照射源を使用することができるので、基板の製造装置（製造ライン）を簡略化することができる。
【００３６】
［第２実施の形態］
図１８を用いて、本発明の第２実施の形態に係る基板の製造方法について説明する。本実施の形態に係る基板の製造方法では、図１８に示されるように、半導体ウェーハ１０の主面１０Ａの周辺部１４の全域において、保護テープ２４が硬化されている。詳しく説明すると、半導体素子形成領域１６が形成され、かつ、突起電極２２が形成された領域を除いて、最も周辺部１４側の境界１６Ａよりも外側において、保護テープ２４が硬化されている。この硬化は、第１実施の形態に係る基板の製造方法と同様に、バックグラインド処理前において、紫外線２６の照射により保護テープ２４の接着層２４Ａを硬化層２４Ｃに改質して行う（図６参照）。また、紫外線２６の照射方法としては、前述の図１５〜図１７のいずれかの方法が使用される。
【００３７】
（本実施の形態の作用及び効果）
本実施の形態に係る基板の製造方法では、前述の第１実施の形態に係る基板の製造方法により得られる作用効果と同様の作用効果を得ることができる。
【００３８】
また、本実施の形態に係る基板の製造方法では、半導体ウェーハ１０の主面１０Ａの周辺部１４の全域において、保護テープ２４の一部が硬化されるので、硬化される領域が拡大され、より一層保護テープ２４の剛性を向上させることができる。このため、バックグラインド処理における半導体ウェーハ１０の損傷を防止することができる。
【００３９】
［第３実施の形態］
図１９を用いて、本発明の第３実施の形態に係る基板の製造方法について説明する。本実施の形態に係る基板の製造方法では、図１９に示されるように、半導体ウェーハ１０の主面１０Ａにおいて、複数の突起電極２２の位置と研削痕１０Ｄの位置とが一致する領域を含んで、保護テープ２４の一部が硬化されている。この硬化は、バックグラインド処理前に行われる。
【００４０】
詳しく説明すると、複数の突起電極２２の位置とは、中央部１２の最も周辺部１４側に配置された半導体素子形成領域１６であって、最も周辺部１４側に配置され、かつ、境界１６Ａに沿って配列された複数の突起電極２２の中心位置である。一方、研削痕１０Ｄの位置とは、境界１６Ａに沿ってほぼ平行に延設された研削痕１０Ｄとなる段差の位置である（図１０参照）。本実施の形態では、１列の突起電極２２を覆う領域まで保護テープ２４が硬化されている。なお、保護テープ２４の硬化、すなわち接着層２４Ａを硬化層２４Ｃに改質する範囲は、接着層２４Ａの領域の縮小に伴う突起電極２２の損傷を防止するために、境界１６Ａから数列の範囲内とすることが好ましい。
【００４１】
また、本実施の形態に係る基板の製造方法は、前述の第１実施の形態に係る基板の製造方法、第２実施の形態に係る基板の製造方法のいずれに適用してもよい。すなわち、第１実施の形態に係る基板の製造方法が適用される場合では、境界１６Ａから１列〜数列の突起電極２２を覆う領域を含んで、平面視において三角形状とされる保護テープ２４の一部が硬化される（図１１参照）。一方、第２実施の形態に係る基板の製造方法が適用される場合では、境界１６Ａから１列〜数列の突起電極２２を覆う領域を含んで、周辺部１４の全域とされる保護テープ２４の一部が硬化される（図１８参照）。
【００４２】
（本実施の形態の作用及び効果）
本実施の形態に係る基板の製造方法では、前述の第１実施の形態に係る基板の製造方法により得られる作用効果と同様の作用効果を得ることができる。
【００４３】
また、本実施の形態に係る基板の製造方法では、半導体ウェーハ１０の主面１０Ａの周辺部１４の他に、突起電極２２の位置と研削痕１０Ｄの位置とが一致する領域を含んで保護テープ２４の一部が硬化されるので、硬化される領域が拡大され、より一層保護テープ２４の剛性を向上させることができる。このため、バックグラインド処理における半導体ウェーハ１０の損傷を防止することができる。
【００４４】
［その他の実施の形態］
本発明は上記実施の形態に限定されるものではない。例えば、上記実施の形態では、基板として半導体ウェーハが使用されているが、本発明は、基板として化合物半導体基板、樹脂基板、ガラス基板等を使用してもよい。また、突起電極は、半田バンプ電極に限定されるものではなく、銅バンプ電極等としてもよい。さらに、保護テープは、紫外線硬化型に限定されるものではなく、熱硬化型の接着層を有する保護テープを使用してもよい。熱源としては、例えばレーザ光が使用可能である。また、保護テープは、２層構造に限定されるものではなく、同等の機能があれば単層構造や３層以上の構造としてもよい。
【符号の説明】
【００４５】
１０  半導体ウェーハ
１０Ａ  主面
１０Ｂ  裏面
１０Ｄ  研削痕
１２  中央部
１４  周辺部
１６  半導体素子形成領域
１６Ａ  境界
２２  突起電極
２４  保護テープ
２４Ａ  接着層
２４Ｃ  硬化層
３０  バックグラインドホイール
３２  研削砥石
【図１】
0006585447.tif 000002
【図２】
0006585447.tif 000003
【図３】
0006585447.tif 000004
【図４】
0006585447.tif 000005
【図５】
0006585447.tif 000006
【図６】
0006585447.tif 000007
【図７】
0006585447.tif 000008
【図８】
0006585447.tif 000009
【図９】
0006585447.tif 000010
【図１０】
0006585447.tif 000011
【図１１】
0006585447.tif 000012
【図１２】
0006585447.tif 000013
【図１３】
0006585447.tif 000014
【図１４】
0006585447.tif 000015
【図１５】
0006585447.tif 000016
【図１６】
0006585447.tif 000017
【図１７】
0006585447.tif 000018
【図１８】
0006585447.tif 000019
【図１９】
0006585447.tif 000020