(57)【特許請求の範囲】
【請求項１】
出力電流が調整可能な電流源と、水晶振動子に接続され且つ前記電流源の出力電流が供給されるインバータと、を含み、第１の発振信号を生成する第１の発振回路と、
前記第１の発振信号の発振停止を検出する検出回路と、
前記第１の発振信号の発振停止が検出された場合に、第２の発振信号を生成する第２の発振回路と、
前記第２の発振信号のパルス数をカウントしたカウント値が、所定期間に対応する所定値を超えた場合にオーバーフロー信号を出力するカウンタと、
前記オーバーフロー信号に基づいて前記電流源の出力電流を増加させる電流制御回路と、
を含む半導体装置。
【請求項２】
前記カウンタは、前記電流源の出力電流が増加された場合に前記カウント値をリセットし、リセット後における前記カウント値が前記所定値を超える度に前記オーバーフロー信号を出力し、
前記電流制御回路は、前記オーバーフロー信号が出力される度に前記電流源の出力電流を増加させる
請求項１に記載の半導体装置。
【請求項３】
前記第１の発振信号及び前記第２の発振信号のいずれか一方を選択的に出力するセレクタ
を更に含む請求項１または請求項２に記載の半導体装置。
【請求項４】
前記セレクタは、前記電流源の出力電流が最大値まで増加された後、前記第１の発振信号の発振停止状態が前記所定期間継続した場合には前記第２の発振信号を出力し、前記電流源の出力電流が最大値に増加される前または前記電流源の出力電流が最大値に増加されてから前記所定期間が経過する前に前記第１の発振信号が発振状態となった場合に前記第１の発振信号を出力する
請求項３に記載の半導体装置。
【請求項５】
前記電流制御回路は、前記オーバーフロー信号が出力される度にインクリメントされる指令値によって前記電流源の出力電流を制御し、
前記セレクタは、前記指令値が最大となった場合に、前記第２の発振信号を選択して出力する
請求項３に記載の半導体装置。
【請求項６】
前記第２の発振回路は、ＣＲ発振回路である
請求項１から請求項５のいずれか１項に記載の半導体装置。
【請求項７】
前記カウンタが前記オーバーフロー信号を出力するカウント値に対応する値を書き込みおよび書き換え可能なレジスタを更に含み、
前記カウンタは、前記第２の発振信号のパルス数のカウント値が、前記レジスタに書き込まれた値に達した場合に、前記オーバーフロー信号を出力する
請求項１から請求項６のいずれか１項に記載の半導体装置。
【請求項８】
出力電流が調整可能な電流源と、水晶振動子に接続され且つ前記電流源の出力電流が供給されるインバータと、を含む第１の発振回路から出力される第１の発振信号の発振停止を検出し、
前記第１の発振信号の発振停止が検出された場合に、第２の発振信号を生成し、
前記第２の発振信号のパルス数をカウントしたカウント値が、所定期間に対応する所定値を超えた場合にオーバーフロー信号を出力し、
前記オーバーフロー信号に基づいて前記電流源の出力電流を増加させる
発振回路の制御方法。
【請求項９】
前記電流源の出力電流が最大値まで増加された後、前記第１の発振信号の発振停止状態が前記所定期間継続した場合には前記第２の発振信号を出力し、前記電流源の出力電流が最大値に増加される前または前記電流源の出力電流が最大値に増加されてから前記所定期間が経過する前に前記第１の発振信号が発振状態となった場合に前記第１の発振信号を出力する
請求項８に記載の制御方法。
【請求項１０】
前記所定期間を可変とする
請求項８または請求項９に記載の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置および発振回路の制御方法に関する。
【背景技術】
【０００２】
水晶振動子を用いた発振回路に関する技術として以下の技術が知られている。例えば、特許文献１には、ＣＭＯＳインバータ、抵抗および水晶発振子を含む水晶発振器と、電源電圧源と水晶発振器との間に挿入されたＭＯＳトランジスタと、水晶発振器における発振停止状態を検出して第１の制御信号を出力し、水晶発振器における発振状態を検出して第２の制御信号を出力して、第１および第２の制御信号を介してＭＯＳトランジスタの導通状態を制御する発振停止検出器と、を含む水晶発振回路が記載されている。
【０００３】
特許文献２には、並列接続された水晶振動子およびインバータと、インバータに電流を供給する電流源と、を備えた発振器において、電流源およびインバータの電源端子に接続され、出力要求信号が与えられたタイミングでオン状態に切り換えることにより電流源およびインバータの電源端子に所定の電圧を印加し、出力停止信号が与えられたタイミングでオフ状態に切り換えることにより電流源およびインバータの電源端子に所定の電圧を印加することを制限するスイッチを備えたものが記載されている。
【０００４】
特許文献３には、外付けされる外部発振回路の発振動作を発振停止信号により制御し、外部発振回路からの信号を第１のクロック信号として出力する制御手段と、第２のクロック信号を生成し出力する発振手段と、第１のクロック信号または第２のクロック信号を切り替え信号に基づいて選択し、内部クロック信号として出力する選択手段を有する半導体装置が記載されている。
【０００５】
特許文献４には、水晶振動子を用いた発振動作によりクロック信号を形成する水晶発振回路と、内部回路が正常に動作可能な周波数のクロック信号を形成するための内蔵発振器と、水晶発振回路で形成されたクロック信号の周波数が、内部回路の正常動作の周波数範囲よりも上昇したことを検出可能な異常高速発振検出回路と、異常高速発振検出回路での検出結果に基づいて、水晶発振回路で形成されたクロック信号に代えて、内蔵発振器で形成されたクロック信号を内部回路に供給するための制御回路と、を含む半導体集積回路装置が記載されている。
【０００６】
特許文献５には、水晶振動子に並列接続されたインバータの高電位側および低電位側の各々に複数の異なる利得パスを設けることにより、インバータにおける増幅利得を可変としたＣＭＯＳ発振器回路が記載されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平６−２１６６４４号公報
【特許文献２】特開２００９−２９０３８０号公報
【特許文献３】特開２００８−７２３８３号公報
【特許文献４】特開２０１３−１０２３７１号公報
【特許文献５】特開平６−２２４６３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
水晶発振回路の重要な特性の１つである発振余裕度は、水晶発振回路から出力される発振信号が、発振している状態から発振停止に至るまでのマージン(余裕)を表したものであり、水晶振動子の抵抗値（信号を減衰する能力）に対し、水晶振動子を除く回路側がどれだけの信号増幅能力を有しているかを示す指標である。理論上は発振余裕度が１よりも大であれば発振可能であるが、発振余裕度が１に近い場合には、発振しない、または発振開始時間が異常に長くなり、セットが正常に動作しない場合がある。これらの発振不良は、発振余裕度を大きくすることによって改善できるが、発振余裕度を大きくすると回路電流が増大する。すなわち、発振余裕度と回路電流とはトレードオフの関係にある。
【０００９】
従来の水晶発振回路では、ノイズやプリント基板の結露等の一時的な外的要因によって発振が停止するという問題があった。水晶発振回路において発振が停止した場合に内蔵ＣＲ発振回路の出力信号を水晶発振回路の出力信号に代えて用いるという対処方法が考えられる。しかしながら、ＣＲ発振回路における発振周波数の精度は、水晶発振回路における発振周波数の精度よりも著しく低く、ＵＡＲＴ（Universal Asynchronous Receiver-Transmitter）などの高い周波数精度が要求されるシステムにおいては、上記の対処方法を適用することは好ましくないと考えられる。
【００１０】
本発明は、上記した点に鑑みてなされたものであり、水晶発振回路によって生成される発振信号が発振停止状態となった場合に、回路電流の増大を最小限に抑えつつ発振停止状態を解消することができる半導体装置および発振回路の制御方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の第１の態様に係る半導体装置は、出力電流が調整可能な電流源と、水晶振動子に接続され且つ前記電流源の出力電流が供給されるインバータと、を含み、第１の発振信号を生成する第１の発振回路と、前記第１の発振信号の発振停止を検出する検出回路と、前記第１の発振信号の発振停止が検出された場合に、第２の発振信号を生成する第２の発振回路と、前記第２の発振信号のパルス数をカウントしたカウント値が、所定期間に対応する所定値を超えた場合にオーバーフロー信号を出力するカウンタと、前記オーバーフロー信号に基づいて前記電流源の出力電流を増加させる電流制御回路と、を含む。
【００１２】
本発明の第２の態様に係る発振回路の制御方法は、出力電流が調整可能な電流源と、水晶振動子に接続され且つ前記電流源の出力電流が供給されるインバータと、を含む第１の発振回路から出力される第１の発振信号の発振停止を検出し、前記第１の発振信号の発振停止が検出された場合に、第２の発振信号を生成し、前記第２の発振信号のパルス数をカウントしたカウント値が、所定期間に対応する所定値を超えた場合にオーバーフロー信号を出力し、前記オーバーフロー信号に基づいて前記電流源の出力電流を増加させることを含む。
【発明の効果】
【００１３】
本発明によれば、水晶発振回路によって生成される発振信号が発振停止状態となった場合に、回路電流の増大を最小限に抑えつつ発振停止状態を解消することができる半導体装置および発振回路の制御方法が提供される。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施形態に係る半導体装置の構成を示す図である。
【図２】本発明の実施形態に係る半導体装置の動作を示すタイミングチャートである。
【図３】本発明の他の実施形態に係る半導体装置の構成を示す図である。
【図４】発振余裕度と発振開始時間との関係を示す図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施形態の一例を、図面を参照しつつ説明する。なお、各図面において同一または等価な構成要素および部分には同一の参照符号を付与し、重複する説明は適宜省略する。
【００１６】
[第１の実施形態]
図１は、本発明の実施形態に係る半導体装置１００の構成を示す図である。半導体装置１００は、半導体装置１００の外部に接続される水晶振動子１３およびキャパシタＣｄ、Ｃｇを含んで構成される水晶発振回路１０を有する。水晶振動子１３およびキャパシタＣｇの一端は、半導体装置１００の外部接続端子３１に接続され、水晶振動子１３の他端およびキャパシタＣｄの一端は、半導体装置１００の外部接続端子３２に接続されている。
【００１７】
水晶発振回路１０は、半導体装置１００の内部に収容される部分として、インバータ１２、抵抗素子Ｒｆおよび電流源１１を有する。インバータ１２および抵抗素子Ｒｆは、外部接続端子３１、３２を介して、水晶振動子１３に並列接続されている。電流源１１から出力される出力電流Ｉ１は、インバータ１２に供給される。電流源１１は、後述する電流制御回路２４から供給されるトリミングコード値Ｓ６に応じた大きさの出力電流Ｉ１を出力する。すなわち、出力電流Ｉ１は、可変である。水晶発振回路１０の発振余裕度は、電流源１１の出力電流Ｉ１が大きくなる程大きくなる。水晶発振回路１０は、インバータ１２の出力端から第１の発振信号Ｓ１を出力する。第１の発振信号Ｓ１は、発振停止検出回路２１およびセレクタ２６の一方の入力端に入力される。
【００１８】
発振停止検出回路２１は、水晶発振回路１０から供給される第１の発振信号Ｓ１が発振停止状態である場合には、ハイレベルの検出信号Ｓ２を出力し、第１の発振信号Ｓ１が発振状態である場合には、ローレベルの検出信号Ｓ２を出力する。ここで、第１の発振信号Ｓ１が発振停止状態であるとは、第１の発振信号Ｓ１が発振していない状態および第１の発振信号Ｓ１の振幅が所定値よりも小さい場合を含む。検出信号Ｓ２は、ＣＲ発振回路２２、ＡＮＤ回路２５の一方の入力端およびカウンタ２３に供給される。発振停止検出回路２１は、電流制御回路２４から供給されるリセット信号Ｓ７に応じて第１の発振信号Ｓ１の発振停止状態の検出動作を一旦終了させた後、検出動作を再開する。
【００１９】
ＣＲ発振回路２２は、抵抗素子とキャパシタを含んで構成される発振回路である。ＣＲ発振回路２２は、第１の発振信号Ｓ１が発振停止状態にあることを示すハイレベルの検出信号Ｓ２が入力されている間、第２の発振信号Ｓ３を出力する。第２の発振信号Ｓ３の周波数は、第１の発振信号Ｓ１の周波数と略一致するように調整されているが、周波数精度は、第１の発振信号Ｓ１の方が、第２の発振信号Ｓ３よりも高い。第２の発振信号Ｓ３は、セレクタ２６の他方の入力端およびカウンタ２３に入力される。
【００２０】
カウンタ２３は、検出信号Ｓ２が第１の発振信号Ｓ１が発振停止状態であることを示すハイレベルを呈する間、第２の発振信号Ｓ３のパルス数をカウントアップする。カウンタ２３は、第２の発振信号Ｓ３のパルス数のカウント値が所定値に達した場合に、オーバーフロー信号Ｓ４を出力する。すなわち、発振信号Ｓ１の発振停止状態が所定期間継続した場合にオーバーフロー信号Ｓ４が出力される。カウンタ２３は、電流制御回路２４から供給されるリセット信号Ｓ７に応じてカウント値をリセットし、リセット後における第２の発振信号Ｓ３のパルス数のカウント値が所定値を超える度にオーバーフロー信号Ｓ４を出力する。オーバーフロー信号Ｓ４は、電流制御回路２４に供給される。
【００２１】
電流制御回路２４は、電流源１１の出力電流Ｉ１の大きさを指定するトリミングコード値Ｓ６を出力する。電流制御回路２４は、カウンタ２３からオーバーフロー信号Ｓ４が出力される度にトリミングコード値Ｓ６を１ステップずつインクリメントする。これにより、電流源１１の出力電流Ｉ１は、段階的に増加する。電流制御回路２４は、トリミングコード値Ｓ６をインクリメントした後に、リセット信号Ｓ７を発振停止検出回路２１およびカウンタ２３に供給することで、これらをリセットする。電流制御回路２４は、電流源１１の出力電流Ｉ１を最大とするトリミングコード値をさらに１ステップインクリメントした値をトリミングコード値の最大値として生成し得る。電流制御回路２４は、トリミングコード値が最大となった場合にハイレベルに遷移する限界報知信号Ｓ８をＡＮＤ回路２５の他方の入力端に供給する。
【００２２】
ＡＮＤ回路２５は、限界報知信号Ｓ８と検出信号Ｓ２の論理積を選択信号Ｓ９として出力し、選択信号Ｓ９をセレクタ２６に供給する。すなわち、ＡＮＤ回路２５は、電流源１１の出力電流Ｉ１を最大としても第１の発振信号Ｓ１の発振停止状態が継続している場合にハイレベルの選択信号Ｓ９を出力する。一方、ＡＮＤ回路２５は、第１の発振信号Ｓ１が発振状態である場合には、ローレベルの選択信号Ｓ９を出力する。
【００２３】
セレクタ２６は、ローレベルの選択信号Ｓ９が入力された場合（すなわち、第１の発振信号Ｓ１が発振状態である場合）には、一方の入力端に入力される第１の発振信号Ｓ１を選択し、これを出力端から出力する。一方、セレクタ２６は、ハイレベルの選択信号Ｓ９が入力された場合（すなわち、電流源１１の出力電流Ｉ１を最大としても第１の発振信号Ｓ１の発振停止状態が継続している場合）には、他方の入力端に入力される第２の発振信号Ｓ３を選択し、これを出力端から出力する。セレクタ２６から選択的に出力される第１の発振信号Ｓ１および第２の発振信号Ｓ３は、半導体装置１００内の他の回路または半導体装置１００の外部の回路に供給され得る。
【００２４】
以下に、半導体装置１００の動作について説明する。図２は、半導体装置１００の動作の一例を示すタイミングチャートである。図２には、上から順に、第１の発振信号Ｓ１、検出信号Ｓ２、第２の発振信号Ｓ３、カウンタ２３のカウント値、オーバーフロー信号Ｓ４、トリミングコード値Ｓ６、リセット信号Ｓ７および電流源１１の出力電流Ｉ１が示されている。
【００２５】
時刻ｔ１において、水晶発振回路１０から出力された第１の発振信号Ｓ１が発振停止状態となると、発振停止検出回路２１は、ハイレベルの検出信号Ｓ２を出力する。検出信号Ｓ２がハイレベルに遷移すると、ＣＲ発振回路２２は、動作を開始し、第２の発振信号Ｓ３を生成する。
【００２６】
カウンタ２３は、検出信号Ｓ２が第１の発振信号Ｓ１が発振停止状態であることを示すハイレベルを呈する間、ＣＲ発振回路２２から出力される第２の発振信号Ｓ３のパルス数をカウントアップする。カウンタ２３は、第２の発振信号Ｓ３のパルス数のカウント値が、時刻ｔ２において所定値に達すると、オーバーフロー信号Ｓ４を出力し、これを電流制御回路２４に供給する。
【００２７】
電流制御回路２４は、オーバーフロー信号Ｓ４を受信すると、トリミングコード値を初期値である［Ａ］から１ステップインクリメントして［Ａ＋１］とする。これにより、時刻ｔ３において、電流源１１の出力電流Ｉ１は、１ステップ増加する。電流制御回路２４は、トリミングコード値をインクリメントした後、リセット信号Ｓ７を発振停止検出回路２１およびカウンタ２３に供給する。
【００２８】
発振停止検出回路２１は、リセット信号Ｓ７を受信すると、第１の発振信号Ｓ１における発振停止状態の検出動作を一旦リセットする。これにより、検出信号Ｓ２は、一旦ローレベルに遷移する。これにより、ＣＲ発振回路２２は、第２の発振信号Ｓ３の出力を一旦停止させる。発振停止検出回路２１は、その後、検出動作を再開する。カウンタ２３は、リセット信号Ｓ７を受信すると、第２の発振信号Ｓ３のパルス数のカウント値をリセットする。
【００２９】
図２に示すように、電流源１１の出力電流Ｉ１が、トリミングコード値［Ａ＋１］に対応する大きさに増加された後においても発振信号Ｓ１において発振停止状態が継続している場合には、検出信号Ｓ２は再びハイレベルに遷移する。これにより、ＣＲ発振回路２２から第２の発振信号Ｓ３が出力され、カウンタ２３は、第２の発振信号Ｓ３のパルス数のカウントを改めて実施する。カウンタ２３のカウント値が、時刻ｔ４において再び所定値に達すると、カウンタ２３は、オーバーフロー信号Ｓ４を再度出力し、これを電流制御回路２４に供給する。
【００３０】
電流制御回路２４は、オーバーフロー信号Ｓ４を再度受信すると、トリミングコード値を［Ａ＋１］から更に１ステップインクリメントして［Ａ＋２］とする。これにより、時刻ｔ５において、電流源１１の出力電流Ｉ１は、更に１ステップ増加する。電流制御回路２４は、トリミングコード値をインクリメントした後、リセット信号Ｓ７を発振停止検出回路２１およびカウンタ２３に供給する。
【００３１】
図２に示すように、電流源１１の出力電流Ｉ１が、トリミングコード値［Ａ＋２］に対応する大きさに増加された後、カウンタ２３のカウント値が所定値に達する前の時刻ｔ６において、第１の発振信号Ｓ１の発振停止状態が解消され、発振状態となった場合には、検出信号Ｓ２はローレベルに遷移し、ＣＲ発振回路２２およびカウンタ２３は、その動作を停止させる。そして、電流制御回路２４において、トリミングコード値［Ａ＋２］が保持される。これにより、水晶発振回路１０を構成するインバータ１２には、トリミングコード値［Ａ＋２］に対応する大きさの電流の供給が維持される。検出信号Ｓ２がローレベルとなることで、ＡＮＤ回路２５の出力信号である選択信号Ｓ９はローベルとなり、セレクタ２６は、水晶発振回路１０によって生成された第１の発振信号Ｓ１を選択して出力する。
【００３２】
一方、電流源１１の出力電流Ｉ１が調整範囲の最大値にまで増加された後においても、第１の発振信号Ｓ１の発振停止状態が解消されない場合には、電流制御回路２４は、カウンタ２３から出力されるオーバーフロー信号Ｓ４基づいて、トリミングコード値をさらに１ステップインクリメントした値をトリミングコード値の最大値として生成する。電流制御回路２４は、トリミングコード値が最大となった場合に、ハイレベルを呈する限界報知信号Ｓ８を生成し、これをＡＮＤ回路２５に供給する。これにより、ＡＮＤ回路２５の出力信号である選択信号Ｓ９はハイレベルとなり、セレクタ２６は、ＣＲ発振回路２２によって生成された第２の発振信号Ｓ３を選択して出力する。
【００３３】
以上のように、本発明の実施形態に係る半導体装置１００は、第１の発振信号Ｓ１の発振停止状態が所定期間継続した場合に、電流源１１の出力電流Ｉ１を増加させる。また、電流源１１の出力電流Ｉ１が増加された後、第１の発振信号Ｓ１の発振停止状態が所定期間継続した場合に電流源１１の出力電流Ｉ１を更に増加させる処理を繰り返し実施する。すなわち、半導体装置１００は、第１の発振信号Ｓ１の発振停止状態が継続している間、電流源１１の出力電流Ｉ１を段階的に増加させることにより、発振停止状態の解消を試みる。
【００３４】
本発明の実施形態に係る半導体装置１００によれば、水晶発振回路１０によって生成される第１の発振信号Ｓ１が、ノイズや基板の結露等の外的要因によって発振停止状態になった場合でも、電流源１１の出力電流Ｉ１を増加させ、発振余裕度を大きくする方向に自動調整されるので、発振停止状態を自動的に解消させることができる。従って、高信頼性が要求させるシステムに本実施形態に係る半導体装置１００を適用することが可能である。
【００３５】
また、本発明の実施形態に係る半導体装置１００によれば、電流源１１の出力電流Ｉ１は、段階的に増加するので、出力電流Ｉ１の増加量を、発振停止状態を解消させるために必要な最小限の増加量に抑えることができる。すなわち、本実施形態に係る半導体装置１００によれば、回路電流の増大を最小限に抑えつつ第１の発振信号Ｓ１における発振停止状態を解消させることができる。
【００３６】
ここで、水晶発振回路の発振余裕度は、水晶発振回路を構成するキャパシタの種類、水晶発振回路を搭載するプリント基板の容量および配線パターン等の影響を大きく受ける。このため、メーカ側で設定された発振余裕度は、ユーザ側で再現されない場合がある。従って、発振回路の信頼性を重視する場合には、メーカ側で発振余裕度を高めに設定しておくという対処方法が考えられる。しかしながら、この場合、回路電流が規格値を超えてしまう場合がある。また、ユーザ側で、所望の発振余裕度が得られるように、キャパシタの選定や、プリント基板の配線パターンの調整を何度も繰り返すことがなされていた。
【００３７】
本実施形態に係る半導体装置１００によれば、キャパシタの種類、プリント基板の容量および配線パターン等が変化した場合でも、第１の発振信号Ｓ１が発振状態を維持するように、電流源１１の出力電流Ｉ１が自動調整されるので、発振余裕度を高めに設定しておくといった対処が不要となり、回路電流の増大を抑えることができる。また、本実施形態に係る半導体装置１００によれば、発振余裕度は、外的要因に対して適応的に調整されるので、キャパシタの選定やプリント基板の配線パターンの調整を何度も繰り返すといった作業が不要となる。
【００３８】
また、本発明の実施形態に係る半導体装置１００は、ＣＲ発振回路２２を内蔵し、電流源１１の出力電流Ｉ１が最大値に増加された後、第１の発振信号Ｓ１の発振停止状態が所定期間継続した場合には、ＣＲ発振回路２２によって生成された第２の発振信号Ｓ３を出力する。一方、半導体装置１００は、電流源１１の出力電流Ｉ１が最大値に増加される前または電流源１１の出力電流Ｉ１が最大値に増加されてから所定期間が経過する前に第１の発振信号Ｓ１が発振状態となった場合には、水晶発振回路１０によって生成された第１の発振信号Ｓ１を出力する。
【００３９】
すなわち、本実施形態に係る半導体装置１００によれば、第１の発振信号Ｓ１における発振停止状態の解消を試みた結果、発振停止状態が解消されない場合に、ＣＲ発振回路２２による第２の発振信号Ｓ３が出力される。このように、ＣＲ発振回路２２によって生成される第２の発振信号Ｓ３を補助的に使用することで、システムが停止してしまうことを防止することができる。また、ＣＲ発振回路２２によって生成される第２の発振信号Ｓ３が出力されるのは、第１の発振信号Ｓ１において、発振停止状態が解消されない場合に限られるので、第１の発振信号Ｓ１が発振停止状態になった場合に直ちに第２の発振信号Ｓ３を出力する場合と比較して、周波数精度のより高い第１の発振信号Ｓ１の使用率を高めることができる。
【００４０】
［第２の実施形態］
図３は、本発明の第２の実施形態に係る半導体装置１０１の構成を示す図である。半導体装置１０１は、カウンタ２３がオーバーフロー信号Ｓ４を出力するカウント値に対応する値を書き込みおよび書き換え可能なコンペアレジスタ２７を更に含む。すなわち、半導体装置１０１において、カウンタ２３は、第２の発振信号Ｓ３のパルス数のカウント値が、コンペアレジスタ２７に書き込まれた値に達した場合に、オーバーフロー信号Ｓ４を出力する。なお、カウンタ２３とコンペアレジスタ２７との関係は、一般的なＭＣＵに搭載されるコンペアマッチタイマと略同じ構成となっている。
【００４１】
また、本実施形態に係る半導体装置１０１において、電流制御回路２４から出力されるトリミングコード値を半導体装置１０１の外部から設定することが可能となっている。すなわち、電流源１１の出力電流Ｉ１の大きさを半導体装置１０１の外部から設定することが可能となっている。
【００４２】
コンペアレジスタ２７への値の書き込み、書き換えおよびトリミングコード値の設定は、例えば、半導体装置１０１の外部に設けられたＣＰＵ２００からの指令に基づいて行うことが可能である。コンペアレジスタ２７は、外部接続端子３３およびデータバス２１０を介してＣＰＵ２００に接続可能となっている。同様に、電流制御回路２４は、外部接続端子３４およびデータバス２１０を介してＣＰＵ２００に接続可能となっている。また、カウンタ２３から出力されるオーバーフロー信号Ｓ４は、外部接続端子３５およびデータバス２１０を介してＣＰＵ２００に供給可能となっている。
【００４３】
本実施形態に係る半導体装置１０１によれば、コンペアレジスタ２７に例えば１０００を書き込んだ場合には、カウンタ２３は、第２の発振信号Ｓ３のパルス数を１０００カウントしたときにオーバーフロー信号Ｓ４を出力する。すなわち、本実施形態に係る半導体装置１０１によれば、第１の発振信号Ｓ１が発振停止状態となってからオーバーフロー信号Ｓ４が出力されるまでの時間および電流源１１の出力電流Ｉ１が増加されてからオーバーフロー信号Ｓ４が出力されるまでの時間（以下、これらをオーバーフロー時間と称する）を、半導体装置１０１の外部から任意の時間に設定することが可能である。
【００４４】
本実施形態に係る半導体装置１０１によれば、電流源１１の出力電流Ｉ１を一定に維持したまま、コンペアレジスタ２７に書き込む値を順次変化させ、各書込み値に対してオーバーフロー信号Ｓ４が出力されるか否かをモニタすることで、第１の発振信号Ｓ１における発振開始時間を推定することができる。ここで、発振開始時間とは、図４に示すように、水晶発振回路１０が起動またはリセットされてから、第１の発振信号Ｓ１の振幅が所定値に達するまでの時間である。例えば、電流源１１の出力電流Ｉ１を一定に維持した状態で、コンペアレジスタ２７に１０００を書き込んだ場合にオーバーフロー信号Ｓ４が出力され、コンペアレジスタ２７に１１００を書き込んだ場合にオーバーフロー信号Ｓ４が出力されない場合には、水晶発振回路１０における当該出力電流Ｉ１での発振開始時間は、１０００カウントと１１００カウントの間の時間であると推定できる。
【００４５】
ここで、水晶発振回路１０における発振開始時間と発振余裕度とは相関があることが知られている。例えば、図４に示すように、発振余裕度が相対的に小さい場合における発振開始時間Ｔ１は、発振余裕度が相対的に大きい場合にける発振開始時間Ｔ２よりも長くなる。すなわち、本実施形態に係る半導体装置１０１によれば、発振開始時間と発振余裕度との関係を予め取得しておくことで、上記のようにして推定した発振開始時間から発振余裕度を推定することができる。
【００４６】
また、本実施形態に係る半導体装置１０１によれば、オーバーフロー時間を任意の値に設定することができるので、発振開始時間の上限をユーザ側で設定することができる。換言すれば、コンペアレジスタ２７に書き込む値によって、水晶発振回路１０の発振余裕度の下限をユーザ側で設定することができ、ユーザの利便性を高めることができる。また、本実施形態に係る半導体装置１０１によれば、キャパシタＣｄ、Ｃｇおよびプリント基板の配線パターンの影響を加味した状態で発振余裕度を決定することができるので、所望の発振余裕度を得るために、部品の選定や配線パターンの変更を繰り返すといった作業が不要となる。
【００４７】
なお、水晶発振回路１０は、本発明における第１の発振回路の一例である。発振停止検出回路２１、ＣＲ発振回路２２、カウンタ２３、電流制御回路２４、ＡＮＤ回路２５およびセレクタ２６を含む回路群は、本発明における制御回路の一例である。発振停止検出回路２１は、本発明における検出回路の一例である。ＣＲ発振回路２２は、本発明における第２の発振回路の一例である。カウンタ２３は、本発明におけるカウンタの一例である。電流制御回路２４は、本発明における電流制御回路の一例である。セレクタ２６は、本発明におけるセレクタの一例である。コンペアレジスタ２７は、本発明におけるレジスタの一例である。
【符号の説明】
【００４８】
１０  水晶発振回路
１１  電流原
１２  インバータ
１３  水晶振動子
２１  発振停止検出回路
２２  ＣＲ発振回路
２３  カウンタ
２４  電流制御回路
２６  セレクタ
２７  コンペアレジスタ
１００、１０１  半導体装置
【図１】
0006585977.tif 000002
【図２】
0006585977.tif 000003
【図３】
0006585977.tif 000004
【図４】
0006585977.tif 000005