(57)【特許請求の範囲】
【請求項１】
メモリと、
前記メモリ内の第１データに対して第１リードを行い、前記第１リードが行われた第１データに対してＥＣＣを行い、前記ＥＣＣにおいて前記第１データにエラーが生じた場合に前記メモリ内の前記第１データに対して回数可変の第２リードを行うメモリコントローラと、
を具備し、
前記メモリコントローラは、時分割多重化された複数の再生チャネルを制御し、前記再生チャネル毎に前記第１リードおよび１回以上の前記第２リードを行い、前記再生チャネル数に応じて前記再生チャネル毎の前記第２リードの回数を決定することを特徴とするビデオサーバ装置。
【請求項２】
メモリと、
前記メモリ内の第１データに対して第１リードを行い、前記第１リードが行われた第１データに対してＥＣＣを行い、前記ＥＣＣにおいて前記第１データにエラーが生じた場合に前記メモリ内の前記第１データに対して回数可変の第２リードを行うメモリコントローラと、
を具備し、
前記メモリコントローラは、時分割多重化された複数の再生チャネルおよび複数の収録チャネルを制御し、前記再生チャネル毎に前記第１リードおよび１回以上の前記第２リードを行い、前記収録チャネル数に応じて前記再生チャネル毎の前記第２リードの回数を決定することを特徴とするビデオサーバ装置。
【請求項３】
メモリと、
前記メモリ内の第１データに対して第１リードを行い、前記第１リードが行われた第１データに対してＥＣＣを行い、前記ＥＣＣにおいて前記第１データにエラーが生じた場合に前記メモリ内の前記第１データに対して回数可変の第２リードを行うメモリコントローラと、
を具備し、
前記メモリコントローラは、時分割多重化された複数の再生チャネルおよび複数のファイル出力チャネルを制御し、前記再生チャネル毎または前記ファイル出力チャネル毎に前記第１リードおよび１回以上の前記第２リードを行い、前記再生チャネル毎における前記第２リードの回数と前記ファイル出力チャネルにおける前記第２リードの回数とを可変にすることを特徴とするビデオサーバ装置。
【請求項４】
メモリと、
前記メモリ内の第１データに対して第１リードを行い、前記第１リードが行われた第１データに対してＥＣＣを行い、前記ＥＣＣにおいて前記第１データにエラーが生じた場合に前記メモリ内の前記第１データに対して回数可変の第２リードを行うメモリコントローラと、
を具備し、
前記メモリコントローラは、時分割多重化された複数の再生チャネルを制御し、前記再生チャネル毎に前記第１リードおよび１回以上の前記第２リードを行い、前記複数の再生チャネルのうちのオンエアチャネルの前記第２リードの回数と前記複数の再生チャネルのうちのプレビューチャネルの前記第２リードの回数とを可変にすることを特徴とするビデオサーバ装置。
【請求項５】
メモリと、
前記メモリ内の第１データに対して第１リードを行い、前記第１リードが行われた第１データに対してＥＣＣを行い、前記ＥＣＣにおいて前記第１データにエラーが生じた場合に前記メモリ内の前記第１データに対して回数可変の第２リードを行うメモリコントローラと、
を具備し、
前記メモリは、複数のメモリブロックを含み、
前記メモリコントローラは、前記複数のメモリブロックのうちの第１メモリブロックに対して以前に実行されたライトの回数に応じて、前記第１メモリブロックの前記第２リードの回数を決定することを特徴とするビデオサーバ装置。
【請求項６】
メモリと、
前記メモリ内の第１データに対して第１リードを行い、前記第１リードが行われた第１データに対してＥＣＣを行い、前記ＥＣＣにおいて前記第１データにエラーが生じた場合に前記メモリ内の前記第１データに対して回数可変の第２リードを行うメモリコントローラと、
を具備し、
前記メモリは、複数のメモリブロックを含み、
前記メモリコントローラは、前記複数のメモリブロックのうちの第１メモリブロックに対して以前に実行された前記第１リードの回数に応じて、前記第１メモリブロックの前記第２リードの回数を決定することを特徴とするビデオサーバ装置。
【請求項７】
メモリと、
前記メモリ内の第１データに対して第１リードを行い、前記第１リードが行われた第１データに対してＥＣＣを行い、前記ＥＣＣにおいて前記第１データにエラーが生じた場合に前記メモリ内の前記第１データに対して回数可変の第２リードを行うメモリコントローラと、
を具備し、
前記メモリは、複数のメモリブロックを含み、
前記メモリコントローラは、前記複数のメモリブロックのうちの第１メモリブロックに対して以前に実行された前記第２リードの回数に応じて、前記第１メモリブロックの前記第２リードの回数を決定することを特徴とするビデオサーバ装置。
【請求項８】
メモリと、
前記メモリ内の第１データに対して第１リードを行い、前記第１リードが行われた第１データに対してＥＣＣを行い、前記ＥＣＣにおいて前記第１データにエラーが生じた場合に前記メモリ内の前記第１データに対して回数可変の第２リードを行うメモリコントローラと、
を具備し、
前記メモリコントローラは、前記第１リードのビジー時間に応じて、前記第２リードの回数を決定することを特徴とするビデオサーバ装置。
【請求項９】
メモリと、
前記メモリ内の第１データに対して第１リードを行い、前記第１リードが行われた第１データに対してＥＣＣを行い、前記ＥＣＣにおいて前記第１データにエラーが生じた場合に前記メモリ内の前記第１データに対して回数可変の第２リードを行うメモリコントローラと、
を具備し、
前記メモリコントローラは、前記第１リードおよび前記第２リードと時分割多重化されたライトを行い、前記ライトのビジー時間に応じて前記第２リードの回数を決定することを特徴とするビデオサーバ装置。
【請求項１０】
メモリ内の第１データに対して第１リードを行い、
前記第１リードが行われた第１データに対してＥＣＣを行い、
前記ＥＣＣにおいて前記第１データにエラーが生じた場合に前記メモリ内の前記第１データに対して回数可変の第２リードを行い、
時分割多重化された複数の再生チャネルを制御し、前記再生チャネル毎に前記第１リードおよび１回以上の前記第２リードを行い、前記再生チャネル数に応じて前記再生チャネル毎の前記第２リードの回数を決定することを特徴とするメモリのリード方法。
【請求項１１】
メモリ内の第１データに対して第１リードを行い、
前記第１リードが行われた第１データに対してＥＣＣを行い、
前記ＥＣＣにおいて前記第１データにエラーが生じた場合に前記メモリ内の前記第１データに対して回数可変の第２リードを行い、
時分割多重化された複数の再生チャネルおよび複数の収録チャネルを制御し、前記再生チャネル毎に前記第１リードおよび１回以上の前記第２リードを行い、前記収録チャネル数に応じて前記再生チャネル毎の前記第２リードの回数を決定することを特徴とするメモリのリード方法。
【請求項１２】
メモリ内の第１データに対して第１リードを行い、
前記第１リードが行われた第１データに対してＥＣＣを行い、
前記ＥＣＣにおいて前記第１データにエラーが生じた場合に前記メモリ内の前記第１データに対して回数可変の第２リードを行い、
時分割多重化された複数の再生チャネルおよび複数のファイル出力チャネルを制御し、前記再生チャネル毎または前記ファイル出力チャネル毎に前記第１リードおよび１回以上の前記第２リードを行い、前記再生チャネル毎における前記第２リードの回数と前記ファイル出力チャネルにおける前記第２リードの回数とを可変にすることを特徴とするメモリのリード方法。
【請求項１３】
メモリ内の第１データに対して第１リードを行い、
前記第１リードが行われた第１データに対してＥＣＣを行い、
前記ＥＣＣにおいて前記第１データにエラーが生じた場合に前記メモリ内の前記第１データに対して回数可変の第２リードを行い、
時分割多重化された複数の再生チャネルを制御し、前記再生チャネル毎に前記第１リードおよび１回以上の前記第２リードを行い、前記複数の再生チャネルのうちのオンエアチャネルの前記第２リードの回数と前記複数の再生チャネルのうちのプレビューチャネルの前記第２リードの回数とを可変にすることを特徴とするメモリのリード方法。
【請求項１４】
前記メモリに含まれる複数のメモリブロックのうちの第１メモリブロックに対して以前に実行されたライト回数に応じて、前記第１メモリブロックの前記第２リードの回数を決定することを特徴とする請求項１０乃至１３のうち何れか１項に記載のメモリのリード方法。
【請求項１５】
前記メモリに含まれる複数のメモリブロックのうちの第１メモリブロックに対して以前に実行された前記第１リード回数に応じて、前記第１メモリブロックの前記第２リードの回数を決定することを特徴とする請求項１０乃至１３のうち何れか１項に記載のメモリのリード方法。
【請求項１６】
前記メモリに含まれる複数のメモリブロックのうちの第１メモリブロックに対して以前に実行された前記第２リード回数に応じて、前記第１メモリブロックの前記第２リードの回数を決定することを特徴とする請求項１０乃至１３のうち何れか１項に記載のメモリのリード方法。
【請求項１７】
前記第１リードのビジー時間に応じて、前記第２リードの回数を決定することを特徴とする請求項１０乃至１３のうち何れか１項に記載のメモリのリード方法。
【請求項１８】
前記第１リードおよび前記第２リードと時分割多重化されたライトを行い、前記ライトのビジー時間に応じて前記第２リードの回数を決定することを特徴とする請求項１０乃至１３のうち何れか１項に記載のメモリのリード方法。
【発明の詳細な説明】
【技術分野】
【０００１】
実施形態は、ＮＡＮＤフラッシュメモリに対してリトライリードを実行するビデオサーバ装置およびメモリのリード方法に関する。
【背景技術】
【０００２】
近年、ＮＡＮＤフラッシュメモリは、その微細化および多値化に伴い、信頼性が求められている。このため、ＥＣＣ（Error Check and Correction）、ランダマイズ、およびリトライリードといった処理が必要である。リトライリードでは、ＥＣＣによるデータの訂正不能エラーが発生した場合に再度エラーが発生したデータを読み出す。リトライリードは、メモリの多値化に伴い、信頼性を向上させるためにその回数が増加傾向にある。例えば、最近では、１０回のリトライリードが求められる製品もある。
【０００３】
リトライリード回数が増加することで、以下の問題が生じる。
【０００４】
ＳＳＤ（solid-state drive）やＳＤカード等では、リトライリード回数（総回数）が増加することでリトライリードの処理時間が長くなる。その結果、リード（ノーマルリードおよびリトライリード）のトータル処理時間が長くなり、ユーザの待機時間が長くなってしまう。
【０００５】
一方、放送局向けのビデオサーバ装置では、映像の再生処理（リード処理）にリアルタイム性が要求される。このため、リトライリード回数の増加によるリード処理時間の増加は、放送事故につながる恐れがある。
【０００６】
ビデオサーバ装置では、映像フレームに同期して収録・再生処理が行われる。１個の映像フレームでは複数の再生チャネルが制御され、各再生チャネルにおいてリード（１回のノーマルリードと複数回のリトライリード）が行われる。例えば、３３ｍｓの１個の映像フレームにおいて２０個の再生チャネルが制御される場合であって、各再生チャネルにおいて１回のノーマルリードと１０回のリトライリードが行われる場合を考える。このとき、１回のノーマルリードおよび１回のリトライリードの処理時間が０．５ｍｓであるとすると、２０個の再生チャネルの処理時間は０．５×１１×２０＝１１０ｍｓとなる。したがって、各再生チャネルにおいて１０回のリトライリードが行われる場合、１個の映像フレーム（３３ｍｓ）内に２０個の再生チャネルを処理することができない。
【０００７】
上記のようなリードの処理時間の増加を抑制するために、ＮＡＮＤフラッシュメモリの同時処理並列チップ数を増やす、ＥＣＣの同時処理並列数を増やす、ＥＣＣ可能数（訂正能力）を増やすといった方法が挙げられる。
【０００８】
しかし、ＮＡＮＤフラッシュメモリの同時処理並列チップ数が増加する場合、基板に実装するチップ数を増やす必要があり、コストアップ、および実装面積の拡大に繋がる。また、メモリコントローラはＩ／Ｏ数（ピン数）を増やす必要があり、それに対応するデバイスを使用する必要がある。このため、コストアップとなる。
【０００９】
一方、ＥＣＣの同時処理並列数が増加すると、ＥＣＣの回路規模が大きくなる。これにより、メモリコントローラ全体の回路規模が拡大する。このため、仮にメモリコントローラがＦＰＧＡ（Field Programmable Gate Array）で構成される場合、ＦＰＧＡがロジック量の大きなデバイスとなり、結果的にコストアップとなる。
【００１０】
また、ＥＣＣの訂正能力を上げる場合も、ＥＣＣの回路規模が拡大するため、上記同様にコストアップとなる。
【００１１】
このように、リード処理時間の増加、およびこれに伴う装置のコストアップといった問題を解決することが求められる。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特願２００８−２０４１１４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
以上のように、従来のビデオサーバ装置では、リトライリード回数の増加に伴うリード時間の増加の問題が、装置のコストアップなしには解決することができなかった。
【００１４】
実施形態では、装置のコストアップを抑制しつつ、リード時間の増加を抑制するビデオサーバ装置およびメモリのリード方法を提供する。
【課題を解決するための手段】
【００１５】
実施形態によるビデオサーバ装置は、メモリと、前記メモリ内の第１データに対して第１リードを行い、前記第１リードが行われた第１データに対してＥＣＣを行い、前記ＥＣＣにおいて前記第１データにエラーが生じた場合に前記メモリ内の前記第１データに対して回数可変の第２リードを行うメモリコントローラと、を具備する。
【図面の簡単な説明】
【００１６】
【図１】第１実施形態に係るビデオサーバ装置を示すブロック図。
【図２】第１実施形態に係るビデオサーバ装置におけるメモリコントローラおよびメモリをより詳細に示す図。
【図３】第１実施形態に係るビデオサーバ装置におけるメモリのメモリチップ群を示すブロック図。
【図４】第１実施形態に係るビデオサーバ装置におけるリードを示すフローチャート。
【図５】第１実施形態に係るビデオサーバ装置におけるリトライリードシーケンスを示すフローチャート。
【図６】第１実施形態に係るビデオサーバ装置におけるリトライリード回数決定シーケンスを示すフローチャート
【図７】第１実施形態に係るビデオサーバ装置による映像処理の映像フレームの第１例を示す図。
【図８】第１実施形態に係るビデオサーバ装置による映像処理の映像フレームの第２例を示す図。
【図９】第１実施形態に係るビデオサーバ装置による映像処理の映像フレームの第３例を示す図。
【図１０】第２実施形態に係るビデオサーバ装置におけるリトライリード回数決定シーケンスを示すフローチャート。
【図１１】第２実施形態に係るビデオサーバ装置による映像処理の映像フレームの第４例を示す図。
【図１２】第３実施形態に係るビデオサーバ装置におけるリトライリード回数決定シーケンスを示すフローチャート。
【図１３】第３実施形態に係るビデオサーバ装置による映像処理の映像フレームの第５例を示す図。
【図１４】第４実施形態に係るビデオサーバ装置におけるリトライリード回数決定シーケンスを示すフローチャート。
【図１５】第５実施形態に係るビデオサーバ装置におけるリトライリード回数決定シーケンスを示すフローチャート。
【図１６】第５実施形態に係るビデオサーバ装置におけるメモリコントローラに入力されるコマンドおよびレディー／ビジー状態の第１例を示す図。
【図１７】第５実施形態に係るビデオサーバ装置におけるメモリコントローラに入力されるコマンドおよびレディー／ビジー状態の第２例を示す図。
【発明を実施するための形態】
【００１７】
本実施形態を以下に図面を参照して説明する。図面において、同一部分には同一の参照符号を付す。
【００１８】
＜第１実施形態＞
以下に図１乃至図９を用いて、第１実施形態に係るビデオサーバ装置について説明する。
【００１９】
（第１実施形態における構成）
図１は、第１実施形態に係るビデオサーバ装置１０を示すブロック図である。
【００２０】
図１に示すように、ビデオサーバ装置１０は、収録部１００、メインコントローラ２００、再生部３００、メモリコントローラ４００、およびメモリ５００を備える。
【００２１】
メインコントローラ２００は、装置全体の制御を行う。収録部１００は、カメラやビデオデッキ等から入力される映像信号ならびにコンテンツサーバ等から入力される素材ファイルを映像データに符号化し、収録処理を実行する。メモリコントローラ４００は、収録部１００からの映像データをメモリ５００に書き込む。また、メモリコントローラ４００は、メモリ５００に記憶された映像データを読み出す。メモリ５００は、不揮発性メモリであり、例えばＮＡＮＤフラッシュメモリ等である。再生部３００は、メモリ５００から読み出された映像データを映像信号に復号化し、映像信号を出力する。
【００２２】
図２は、第１実施形態に係るビデオサーバ装置１０におけるメモリコントローラ４００およびメモリ５００をより詳細に示す図である。図３は、第１実施形態に係るビデオサーバ装置１０におけるメモリ５００のメモリチップ群Ｇを示すブロック図である。ここでは、メモリ５００としてＮＡＮＤフラッシュメモリの場合を示している。
【００２３】
図２に示すように、メモリ５００は、複数のメモリチップ群Ｇ１，Ｇ２，…を含む。各メモリチップ群Ｇは、複数のメモリチップ１〜Ｍを有する。複数のメモリチップ１〜Ｍは、メモリインターフェース４４０に並列に接続される。このため、ライトおよびリードにおいて、各メモリチップ群Ｇにおける複数のメモリチップ１〜Ｍは並列にアクセスされる。
【００２４】
図３に示すように、ＮＡＮＤフラッシュメモリにおけるメモリチップ群Ｇは、複数のメモリブロックＢＬＫ０〜ＢＬＫｉ（以下、単にメモリブロックＢＬＫと称することがある）からなるメモリセルアレイ、およびページバッファ５１０を有する。各メモリブロックＢＬＫは、図示せぬ複数のメモリセルトランジスタを備える。本例のメモリセルトランジスタは、多ビットのデータを記録することが可能な多値メモリである。
【００２５】
データの消去は、メモリブロックＢＬＫ単位で行われる。すなわち、同一メモリブロックＢＬＫ内のデータは一括して消去される。一方、データのライトおよびリードは、複数のメモリセルトランジスタの集合毎に行われ、このメモリセルトランジスタの集合をページＰＧと呼ぶ。
【００２６】
ページバッファ５１０は、メモリセルアレイへのデータ入出力を行い、データを一時的に保持する。ページバッファ５１０が保持可能なデータサイズは、各メモリブロックＢＬＫのページサイズと同じである。データライトなどの際、ページバッファ５１０は、メモリセルアレイに対するデータ入出力処理を、自身の記憶容量に相当する１ページ分の単位で実行する。
【００２７】
図２に示すように、メモリコントローラ４００は、ＣＰＵ４１０からのライトコマンドに従ってメモリ５００へのライトを制御する。また、メモリコントローラ４００は、ＣＰＵ４１０からのリードコマンドに従ってメモリ５００からのリード（ノーマルリードおよびリトライリード）を制御する。
【００２８】
メモリコントローラ４００は、例えばＦＰＧＡであり、ＥＣＣ回路４３０、メモリインターフェース４４０、およびリトライリード制御回路４５０を備える。ＥＣＣ回路４３０、メモリインターフェース４４０、およびリトライリード制御回路４５０は、互いに内部バス４６０で電気的に接続される。また、ＥＣＣ回路４３０、メモリインターフェース４４０、およびリトライリード制御回路４５０は、内部バス４６０を介してメモリコントローラ４００外のＣＰＵ４１０およびバッファ４２０に電気的に接続される。なお、ＣＰＵ４１０は、メモリコントローラ４００内に設けられてもよい。また、ＣＰＵ４１０およびバッファ４２０は、図１において省略されている。
【００２９】
ＣＰＵ４１０は、メモリコントローラ４００を統括的に制御する。ＣＰＵ４１０は、各種コマンドを発行し、メモリコントローラ４００に出力する。例えば、ＣＰＵ４１０は、ライトコマンドを発行して、メモリ５００への映像データのライトをメモリインターフェース４４０へ指示する。また、ＣＰＵ４１０は、リードコマンド（ノーマルリードコマンドおよびリトライリードコマンド）を発行して、メモリ５００からの映像データのリードを、メモリインターフェース４４０へ指示する。
【００３０】
バッファ４２０は、外部から受信した映像データをメモリ５００に書き込むまで一時格納したり、メモリ５００から読み出した映像データを外部へ送信するまでに一時格納したりする。バッファ４２０は、ＲＡＭ（Random Access Memory）であり、例えばＳＲＡＭ（Static Random Access Memory）、ＤＲＡＭ（Dynamic Random Access Memory）、またはＭＲＡＭ（Magnetic Random Access Memory）などの汎用メモリである。
【００３１】
ＥＣＣ回路４３０は、バッファ４２０に格納された映像データにＥＣＣ符号を付加する（ＥＣＣ符号化）。ＥＣＣ符号の方式は任意であり、例えばＢＣＨ（Bose Chaudhuri Hocquenghem）、ＲＳ（Reed Solomon）、およびＬＤＰＣ（Low Density Parity Check）等が挙げられる。また、ＥＣＣ回路４３０は、ＥＣＣ符号が付加されたデータに対してＥＣＣ符号に基づいてエラー訂正する（ＥＣＣ復号化）。
【００３２】
メモリインターフェース４４０は、ＣＰＵ４１０からのコマンドに基づいて、映像データ等をメモリ５００へ書き込み、またはメモリ５００から読み出す（ノーマルリードおよびリトライリード）。このとき、メモリインターフェース４４０は、映像データを各メモリチップ群Ｇにおける複数のメモリチップ１〜Ｍに並列に書き込む。また、メモリインターフェース４４０は、映像データを各メモリチップ群Ｇにおける複数のメモリチップ１〜Ｍから並列に読み出す。
【００３３】
リトライリード制御回路４５０は、諸条件に応じてリトライリードの回数を可変制御する。リトライリード制御回路４５０は、映像処理において、映像フレーム内の再生チャネル数または収録チャネル数に応じて、リトライリードの回数を決定する。例えば、リトライリード制御回路４５０は、再生チャネル数が所定数より多い場合に各再生チャネルにおけるリトライリードの回数を減らし、再生チャネル数が所定数以下である場合に各再生チャネルにおけるリトライリードの回数を増やす。また、リトライリード制御回路４５０は、収録チャネル数が所定数より多い場合に各再生チャネルにおけるリトライリードの回数を減らし、収録チャネル数が所定数以下である場合に各再生チャネルにおけるリトライリードの回数を増やす。また、リトライリード制御回路４５０は、これまでに行われたリトライリード回数を記憶し、それが最大回数に達したか否かを判断する。
【００３４】
（第１実施形態におけるリード）
図４は、第１実施形態に係るビデオサーバ装置１０におけるリードを示すフローチャートである。
【００３５】
ここで、リードとは、ノーマルリードおよびリトライリードを含むものとする。ノーマルリードとは、ノーマルリードコマンドに応じて、最初に行われるデータのリードである。また、リトライリードとは、ノーマルリード後のＥＣＣにおいてデータの訂正不能エラーが発生した場合に、リトライリードコマンドに応じて、エラーが発生したデータに再度行われるリードである。
【００３６】
図４に示すように、まず、ステップＳ１１において、メモリインターフェース４４０により、ノーマルリードが行われる。これにより、メモリ５００からＦＰＧＡ４００に１ページ分のデータが読み出される。
【００３７】
次に、ステップＳ１２において、ＥＣＣ回路４３０により、ＥＣＣが行われる。すなわち、メモリ５００から読み出されたデータに対してエラー訂正が行われる。
【００３８】
次に、ステップＳ１３において、ＥＣＣが可能か否か判断される。ステップＳ１３においてＥＣＣが不可能な場合（訂正不能エラーが生じた場合）、ステップＳ１４においてリトライリードシーケンスが行われる。リトライリードシーケンスについては、図５を用いて後述する。一方、ステップＳ１３においてＥＣＣが可能な場合、リードは終了する。
【００３９】
図５は、第１実施形態に係るビデオサーバ装置１０におけるリトライリードシーケンス（図４のステップＳ１４）を示すフローチャートである。
【００４０】
図５に示すように、まず、ステップＳ２１において、リトライリード制御回路４５０により、リトライリード回数決定シーケンスが行われる。これにより、諸条件に応じてリトライリードの回数が決定される。リトライリード回数決定シーケンスについては、図６等を用いて、後述する。
【００４１】
次に、ステップＳ２２において、メモリインターフェース４４０により、リトライリードが行われる。これにより、ステップＳ１３のＥＣＣでエラーの生じた１ページ分のデータが、メモリ５００からバッファ４２０に再度読み出される。
【００４２】
次に、ステップＳ２３において、ＥＣＣ回路４３０により、ＥＣＣが行われる。すなわち、メモリ５００から再度読み出されたデータに対してエラー訂正が行われる。
【００４３】
次に、ステップＳ２４においてＥＣＣが可能か否か判断される。ステップＳ２４においてＥＣＣが不可能な場合（エラーが生じた場合）、ステップＳ２５においてリトライリード制御回路によりリトライリード回数が最大回数に達したか否かが判断される。一方、ステップＳ２４においてＥＣＣが可能な場合、リトライリードシーケンスは終了する。
【００４４】
ステップＳ２５においてリトライリード回数が最大回数に達していない場合、ステップＳ２２に戻ってリトライリードが行われる。一方、ステップＳ２５においてリトライリード回数が最大回数に達した場合、リトライリードシーケンスは終了する。
【００４５】
なお、本例では、ノーマルリードおよびリトライリードがページ単位のデータで行われたがこれに限らない。ノーマルリードおよびリトライリードが、ページ単位よりも小さなＥＣＣ単位（ＥＣＣが行われる単位）で行われてもよい。また、ノーマルリードがページ単位、リトライリードがＥＣＣ単位で行われてもよい。この場合、リトライリードは、訂正エラーが生じたＥＣＣ単位のデータのみに行われてもよい。
【００４６】
図６は、第１実施形態に係るビデオサーバ装置１０におけるリトライリード回数決定シーケンス（図５のステップＳ２１）を示すフローチャートである。
【００４７】
図６に示すように、まず、ステップＳ３１において、リトライリード制御回路４５０により、時分割多重された映像フレーム内の再生チャネル数または収録チャネル数が所定数以下であるか否かが判断される。映像フレーム内の再生チャネル数または収録チャネル数は、外部システムからの要求、すなわち、外部システムからの制御の数によって決まる。
【００４８】
ステップＳ３１において再生チャネル数または収録チャネル数が所定数以下である場合、ステップＳ３２においてリトライリード制御回路４５０により各再生チャネルのリトライリードの回数がＮ回であると決定される。一方、ステップＳ３１において再生チャネル数または収録チャネル数が所定数より多い場合、ステップＳ３３においてリトライリード制御回路４５０により各再生チャネルのリトライリードの回数がＭ回であると決定される。ここで、Ｎ＞Ｍである。
【００４９】
すなわち、リトライリード制御回路４５０は、再生チャネル数が所定数より多い場合に各再生チャネルにおけるリトライリードの回数を少なく設定し、再生チャネル数が所定数以下である場合に各再生チャネルにおけるリトライリードの回数を多く設定する。また、リトライリード制御回路４５０は、収録チャネル数が所定数より多い場合に各再生チャネルにおけるリトライリードの回数を少なく設定し、収録チャネル数が所定数以下である場合に各再生チャネルにおけるリトライリードの回数を多く設定する。
【００５０】
なお、本例において、リトライリード回数をＮ回またはＭ回の２種類としたが、これに限らず、３種類以上のリトライリード回数を用いてもよい。
【００５１】
以下に、図７乃至図９を用いて、第１実施形態に係るリトライリード回数決定シーケンスについて詳説する。
【００５２】
図７乃至図９はそれぞれ、第１実施形態に係るビデオサーバ装置１０による映像処理の映像フレームの第１例乃至第３例を示す図である。
【００５３】
ここで、図７乃至図９において、再生チャネルおよびファイル出力チャネルは、リードが実行されるチャネルである。すなわち、各再生チャネルおよび各ファイル出力チャネルにおいて、１回のノーマルリードと複数回のリトライリードが行われる。また、収録チャネルは、ライトが実行されるチャネルである。同一フレーム内の再生チャネル、収録チャネル、およびファイル出力チャネルは、時分割多重化されたチャネルである。
【００５４】
図７に示すように、第１例における時間１０Ｔの１個の映像フレームにおいて、例えば、再生チャネルＣＨ１〜ＣＨ５、収録チャネルＣＨ１〜ＣＨ３、およびファイル出力チャネルＣＨ１〜ＣＨ２が制御される。各再生チャネルＣＨにおいて、図４に示した１回のノーマルリードおよび複数回のリトライリード（リトライリードシーケンス）が行われる。
【００５５】
図７において、再生チャネルＣＨ１〜ＣＨ５、収録チャネルＣＨ１〜ＣＨ３、およびファイル出力チャネルＣＨ１〜ＣＨ２に割り当てられる時間はそれぞれ、時間５Ｔ，３Ｔ，２Ｔである。したがって、各再生チャネルＣＨに割り当てられる時間は、時間Ｔである。ここで、１回のノーマルリードまたは１回のリトライリードに必要な時間は、時間Ｔ／５であるとする。この場合、各再生チャネルＣＨでは、１回のノーマルリードおよび４回のリトライリードが実行され得る。
【００５６】
一方、図８に示すように、第２例における映像フレームでは、第１例と比べて収録チャネルＣＨおよびファイル出力チャネルＣＨの数は変わらないが、再生チャネルＣＨの数が増加している。ここでは、再生チャネルＣＨ１〜ＣＨ１０が制御される。したがって、各再生チャネルＣＨに割り当てられる時間は、第１例よりも短く、時間Ｔ／２である。１回のノーマルリードまたは１回のリトライリードに必要な時間は時間Ｔ／５であるため、各再生チャネルＣＨでは１回のノーマルリードおよび１回のリトライリードが実行され得る。
【００５７】
すなわち、図７および図８に示すように、再生チャネル数が増加すると、１個の再生チャネルＣＨに割り当てられる時間が短くなる。したがって、本例では、再生チャネル数が増加した場合、各再生チャネルの処理時間を短くするために、各再生チャネルにおけるリトライリードの回数を減らしている。
【００５８】
また、図９に示すように、第３例における映像フレームでは、第１例と比べて再生チャネルＣＨおよびファイル出力チャネルＣＨの数は変わらないが、収録チャネルＣＨの数が増加している。このため、再生チャネルＣＨ１〜ＣＨ５、収録チャネルＣＨ１〜ＣＨ４、およびファイル出力チャネルＣＨ１〜ＣＨ２に割り当てられる時間はそれぞれ、時間４Ｔ，４Ｔ，２Ｔである。すなわち、収録チャネルＣＨ１〜ＣＨ４の時間が長くなり、その分、再生チャネルＣＨ１〜ＣＨ５の時間が短くなる。したがって、各再生チャネルＣＨに割り当てられる時間は、時間４／５Ｔである。１回のノーマルリードまたは１回のリトライリードに必要な時間は時間Ｔ／５であるため、各再生チャネルＣＨでは１回のノーマルリードおよび３回のリトライリードが実行され得る。
【００５９】
すなわち、図７および図９に示すように、収録チャネル数が増加すると、１個の再生チャネルＣＨに割り当てられる時間が短くなる。したがって、本例では、収録チャネル数が増加した場合、各再生チャネルの処理時間を短くするために、各再生チャネルにおけるリトライリードの回数を減らしている。
【００６０】
（第１実施形態における効果）
上記第１実施形態によれば、メモリコントローラ４００は、リトライリード制御回路４５０を備える。リトライリード制御回路４５０は、諸条件に応じてリトライリードの回数を可変制御する。すなわち、リトライリード回数を適宜減らすことができ、リード時間の増加を抑制することができる。また、第１実施形態では、リトライリード回数を制御するリトライリード制御回路４５０が追加して設けられるだけである。このため、リード時間の増加を抑制するために、ＥＣＣ回路４３０を複雑にする場合、またはチップ積層数を増やす場合に比べて、コストアップ等を最小限に抑えることができる。
【００６１】
また、第１実施形態によれば、映像フレーム内の再生チャネル数または収録チャネル数に応じて、リトライリードの回数が決定される。例えば、リトライリード制御回路４５０は、再生チャネル数が多い場合に各再生チャネルにおけるリトライリードの回数を減らし、再生チャネル数が少ない場合に各再生チャネルにおけるリトライリードの回数を増やす。これにより、再生チャネル数に関係なく、映像フレーム内における全再生チャネルのトータルの処理時間を均等にすることができる。したがって、１個の映像フレーム内に必要な再生チャネル数を確保することができる。その結果、リアルタイム性が要求される映像処理において、映像フレーム内で必要な所定数の再生チャネルを適宜処理することができ、放送事故等を防ぐことができる。
【００６２】
＜第２実施形態＞
以下に図１０および図１１を用いて、第２実施形態に係るビデオサーバ装置について説明する。なお、第２実施形態において、上記第１実施形態と同様の点については説明を省略し、主に異なる点について説明する。
【００６３】
（第２実施形態における構成およびリード）
第２実施形態において、上記第１実施形態と異なる点は、映像フレーム内におけるリードが再生であるかファイル出力であるかに応じて、これらのリトライリードの回数を可変制御する点である。ここで、再生とは、メモリ５００の映像データを映像として他の再生媒体に読み出す動作を示す。一方、ファイル出力とは、メモリ５００の映像データをデータとして他の記憶媒体等に読み出す動作を示す。
【００６４】
リトライリード制御回路４５０は、映像処理において、映像フレーム内のリードが再生チャネルであるかファイル出力チャネルであるかに応じて、それぞれのリトライリードの回数を決定する。リトライリード制御回路４５０は、リードが再生チャネルである場合にリトライリードの回数を増やし、リードがファイル出力チャネルである場合にリトライリードの回数を減らす。すなわち、同一映像フレーム内において（時分割多重化された状態において）、再生チャネルのリトライリードの回数はファイル出力チャネルのリトライリードの回数よりも多くなるように設定される。これは、ビデオサーバ装置のリード機能として、一般的にファイル出力よりも再生のほうが重要度が高いためである。すなわち、ファイル出力よりも再生のほうが、高い信頼性を必要とするためである。
【００６５】
図１０は、第２実施形態に係るビデオサーバ装置１０におけるリトライリード回数決定シーケンス（図５のステップＳ２１）を示すフローチャートである。
【００６６】
図１０に示すように、まず、ステップＳ４１において、リトライリード制御回路４５０により、映像フレーム内のリードが再生チャネルであるかファイル出力チャネルであるかが判断される。
【００６７】
ステップＳ４１においてリードが再生チャネルである場合、ステップＳ４２においてリトライリード制御回路４５０によりリトライリードの回数がＮ回であると決定される。一方、ステップＳ４１においてファイル出力チャネルである場合、ステップＳ４３においてリトライリード制御回路４５０によりリトライリードの回数がＭ回であると決定される。ここで、Ｎ＞Ｍである。
【００６８】
以下に、図１１および第１実施形態で示した図７を用いて、第２実施形態に係るリトライリード回数決定シーケンスについて詳説する。
【００６９】
図１１は、第２実施形態に係るビデオサーバ装置１０による映像処理の映像フレームの第４例を示す図である。
【００７０】
図１１に示すように、第４例における映像フレームでは、第１例と比べて、再生チャネルＣＨ、収録チャネルＣＨ、およびファイル出力チャネルＣＨの数は変わらない。しかし、再生チャネルＣＨ１〜ＣＨ５の時間を長くし（時間６Ｔ）、ファイル出力チャネルＣＨ１〜ＣＨ２の時間を短くしている（時間Ｔ）。したがって、各再生チャネルＣＨに割り当てられる時間は時間Ｔ＋Ｔ／５であり、各ファイル出力チャネルＣＨに割り当てられる時間は時間Ｔである。１回のノーマルリードまたは１回のリトライリードに必要な時間は時間Ｔ／５であるため、各再生チャネルＣＨでは１回のノーマルリードおよび５回のリトライリードが実行され得る。一方、各ファイル出力チャネルＣＨでは１回のノーマルリードおよび２回のリトライリードが実行され得る。
【００７１】
すなわち、図７および図１１に示すように、各ファイル出力チャネルＣＨのリトライリードの回数を減らすことで、１個の再生チャネルＣＨに割り当てられる時間が長くなる。これにより、１個の再生チャネルＣＨで行われ得るリトライリードの回数を増やしている。
【００７２】
（第２実施形態における効果）
上記第２実施形態によれば、第１実施形態と同様の効果を得ることができる。
【００７３】
また、第２実施形態によれば、映像フレーム内のリードが再生チャネルであるかファイル出力チャネルであるかに応じて、それぞれのリトライリードの回数が決定される。リトライリード制御回路４５０は、リードが再生チャネルである場合にリトライリードの回数を増やし、リードがファイル出力チャネルである場合にリトライリードの回数を減らす。これにより、ビデオサーバ装置のリード機能として、重要性の高い再生の信頼性を向上させることができる。
【００７４】
＜第３実施形態＞
以下に図１２および図１３を用いて、第３実施形態に係るビデオサーバ装置について説明する。なお、第３実施形態において、上記第１実施形態と同様の点については説明を省略し、主に異なる点について説明する。
【００７５】
（第３実施形態における構成およびリード）
第３実施形態において、上記第１実施形態と異なる点は、映像フレーム内における再生チャネルがオンエアチャネルであるかプレビューチャネルであるかに応じて、これらのリトライリードの回数を可変制御する点である。なお、オンエアチャネルとは、実際の放送で用いられるチャネルである。一方、プレビューチャネルとは、収録素材の確認用として用いられるチャネルである。
【００７６】
リトライリード制御回路４５０は、映像処理において、映像フレーム内における再生チャネルがオンエアチャネルであるかプレビューチャネルであるかに応じて、それぞれのリトライリードの回数を決定する。リトライリード制御回路４５０は、再生チャネルがオンエアチャネルである場合にリトライリードの回数を増やし、再生チャネルがプレビューチャネルである場合にリトライリードの回数を減らす。すなわち、同一映像フレーム内において（時分割多重化された状態において）、オンエアチャネルのリトライリードの回数はプレビューチャネルのリトライリードの回数よりも多くなるように設定される。したがって、同一映像フレーム内の異なる再生チャネル間で、リトライリードの回数が異なる。これは、再生チャネルのうち、プレビューチャネルよりもオンエアチャネルのほうが重要度が高いためである。すなわち、プレビューチャネルよりもオンエアチャネルのほうが、高い信頼性を必要とするためである。
【００７７】
図１２は、第３実施形態に係るビデオサーバ装置１０におけるリトライリード回数決定シーケンス（図５のステップＳ２１）を示すフローチャートである。
【００７８】
図１２に示すように、まず、ステップＳ５１において、リトライリード制御回路４５０により、映像フレーム内における再生チャネルがオンエアチャネルであるかプレビューチャネルであるかが判断される。
【００７９】
ステップＳ５１において再生チャネルがオンエアチャネルである場合、ステップＳ５２においてリトライリード制御回路４５０によりオンエアチャネルにおけるリトライリード回数がＮ回であると決定される。一方、ステップＳ５１において再生チャネルがプレビューチャネル場合、ステップＳ５３においてリトライリード制御回路４５０によりプレビューチャネルにおけるリトライリード回数がＭ回であると決定される。ここで、Ｎ＞Ｍである。
【００８０】
以下に、図１３および第１実施形態で示した図７を用いて、第３実施形態に係るリトライリード回数決定シーケンスについて詳説する。
【００８１】
図１３は、第３実施形態に係るビデオサーバ装置１０による映像処理の映像フレームの第５例を示す図である。図１３において、再生チャネルＣＨ１はオンエアチャネルであり、再生チャネルＣＨ５はプレビューチャネルである。
【００８２】
図１３に示すように、第５例における映像フレームでは、第１例と比べて、再生チャネルＣＨ、収録チャネルＣＨ、およびファイル出力チャネルＣＨの数は変わらない。しかし、再生チャネルＣＨ１の時間を長くし（時間Ｔ＋Ｔ／２）、再生チャネルＣＨ５の時間を短くしている（時間Ｔ／２）。１回のノーマルリードまたは１回のリトライリードに必要な時間は時間Ｔ／５であるため、再生チャネルＣＨ１では１回のノーマルリードおよび６回のリトライリードが実行され得る。一方、再生チャネルＣＨ５では１回のノーマルリードおよび２回のリトライリードが実行され得る。
【００８３】
すなわち、図７および図１３に示すように、プレビューチャネルである再生チャネルＣＨ５のリトライリード回数を減らすことで、オンエアチャネルである再生チャネルＣＨ１に割り当てられる時間が長くなる。これにより、再生チャネルＣＨ１で行われ得るリトライリードの回数を増やしている。
【００８４】
（第３実施形態における効果）
上記第３実施形態によれば、第１実施形態と同様の効果を得ることができる。
【００８５】
また、第３実施形態によれば、映像フレーム内における再生チャネルがオンエアチャネルであるかプレビューチャネルであるかに応じて、それぞれのリトライリードの回数が決定される。リトライリード制御回路４５０は、再生チャネルがオンエアチャネルである場合にリトライリードの回数を増やし、再生チャネルがプレビューチャネルである場合にリトライリードの回数を減らす。これにより、再生チャネルのうち、重要性の高いオンエアチャネルの信頼性を向上させることができる。
【００８６】
＜第４実施形態＞
以下に図１４を用いて、第４実施形態に係るビデオサーバ装置について説明する。なお、第４実施形態において、上記第１実施形態と同様の点については説明を省略し、主に異なる点について説明する。
【００８７】
（第４実施形態における構成およびリード）
第４実施形態において、上記第１実施形態と異なる点は、ＮＡＮＤフラッシュメモリであるメモリ５００の各種情報に応じてリトライリードの回数を可変制御する点である。これらの各種情報はメモリブロックＢＬＫ単位で管理される。
【００８８】
ＣＰＵ４１０は、メモリ５００におけるメモリブロックＢＬＫ単位の各種情報を記憶する。各種情報は、例えば以前に実行されたライト回数およびリード回数（ノーマルリード回数およびリトライリード回数）等である。そして、ＣＰＵ４１０は、リード時においてリードコマンドとともにこれらの情報をメモリコントローラ４００に出力する。
【００８９】
リトライリード制御回路４５０は、メモリブロックＢＬＫに以前に実行されたライト回数またはリード回数に応じて、そのメモリブロックＢＬＫのリトライリードの回数を決定する。リトライリード制御回路４５０は、メモリブロックＢＬＫに実行されたライト回数またはリード回数が少ない場合にそのメモリブロックＢＬＫのリトライリードの回数を減らし、メモリブロックＢＬＫに実行されたライト回数またはリード回数が多い場合にそのメモリブロックＢＬＫのリトライリードの回数を増やす。これは、実行されたライト回数またはリード回数が多いほどそのメモリブロックＢＬＫのリード時にビットエラーが起きる確率が高くなるためであり、このようなメモリブロックＢＬＫに対して多くのリトライリードが必要になるためである。
【００９０】
図１４は、第４実施形態に係るビデオサーバ装置１０におけるリトライリード回数決定シーケンス（図５のステップＳ２１）を示すフローチャートである。
【００９１】
図１４に示すように、まず、ステップＳ６１において、リトライリード制御回路４５０により、実行されたライト回数またはリード回数が所定回数以下であるか否かが判断される。
【００９２】
ステップＳ６１においてライト回数またはリード回数が所定回数より多い場合、ステップＳ６２においてリトライリード制御回路４５０によりリトライリードの回数がＮ回であると決定される。一方、ステップＳ６１においてライト回数またはリード回数が所定回数以下である場合、ステップＳ６３においてリトライリード制御回路４５０によりリトライリードの回数がＭ回であると決定される。ここで、Ｎ＞Ｍである。
【００９３】
（第４実施形態における効果）
上記第４実施形態によれば、第１実施形態と同様の効果を得ることができる。
【００９４】
また、第４実施形態によれば、メモリ５００（メモリブロックＢＬＫ）に以前に実行されたライト回数またはリード回数に応じて、リトライリードの回数が決定される。リトライリード制御回路４５０は、ライト回数またはリード回数が所定回数より多い場合にリトライリードの回数を増やし、ライト回数またはリード回数が所定回数以下である場合にリトライリードの回数を減らす。これにより、ライト回数またはリード回数が多いことによってビットエラーが起きる確率が高いメモリブロックＢＬＫに対して、リトライリードを多くすることができる。
【００９５】
なお、実行されたライト回数およびリード回数に限らず、実行された消去回数またはリトライリード発生頻度に応じて、リトライリードの回数を可変制御してもよい。この場合、消去回数が多い場合にリトライリードの回数を増やし、消去回数が少ない場合にリトライリードの回数を減らす。また、リトライリード発生頻度が多い場合にリトライリードの回数を増やし、リトライリード発生頻度が少ない場合にリトライリードの回数を減らす。
【００９６】
＜第５実施形態＞
以下に図１５乃至図１７を用いて、第５実施形態に係るビデオサーバ装置について説明する。第５実施形態は、第４実施形態の変形例である。なお、第５実施形態において、上記第４実施形態と同様の点については説明を省略し、主に異なる点について説明する。
【００９７】
（第５実施形態における構成およびリード）
第５実施形態において、上記第４実施形態と異なる点は、メモリ５００の各種情報としてライトのビジー時間またはノーマルリードのビジー時間を用いる点である。
【００９８】
リトライリード制御回路４５０は、ライトのビジー時間またはノーマルリードのビジー時間に応じて、リトライリードの回数を決定する。リトライリード制御回路４５０は、ノーマルリードのビジー時間が長い場合にリトライリードの回数を減らし、ノーマルリードのビジー時間が短い場合にそのメモリブロックＢＬＫのリトライリードの回数を増やす。また、リトライリード制御回路４５０は、ライトのビジー時間が長い場合にリトライリードの回数を減らし、ライトのビジー時間が短い場合にそのメモリブロックＢＬＫのリトライリードの回数を増やす。
【００９９】
図１５は、第５実施形態に係るビデオサーバ装置１０におけるリトライリード回数決定シーケンス（図５のステップＳ２１）を示すフローチャートである。
【０１００】
図１５に示すように、まず、ステップＳ７１において、リトライリード制御回路４５０により、ライトのビジー時間またはノーマルリードのビジー時間が所定時間以下であるか否かが判断される。
【０１０１】
ステップＳ７１においてライトのビジー時間またはノーマルリードのビジー時間が所定時間以下である場合、ステップＳ７２においてリトライリード制御回路４５０によりリトライリードの回数がＮ回であると決定される。一方、ステップＳ７１においてライトのビジー時間またはノーマルリードのビジー時間が所定時間より多い場合、ステップＳ７３においてリトライリード制御回路４５０によりリトライリードの回数がＭ回であると決定される。ここで、Ｎ＞Ｍである。
【０１０２】
以下に、図１６および図１７を用いて、第５実施形態に係るリトライリード回数決定シーケンスについて詳説する。
【０１０３】
図１６および図１７はそれぞれ、第５実施形態に係るビデオサーバ装置１０におけるメモリコントローラ４００に入力されるコマンドおよびレディー／ビジー状態の第１例および第２例を示す図である。ここでは、再生チャネルＣＨ１におけるリード（ノーマルリードおよびリトライリード）のレディー／ビジー状態を示している。
【０１０４】
なお、メモリコントローラ４００のレディー状態とは、動作の待機中であり、コマンドやデータを受け付ける状態である。また、ビジー状態とは、コマンドに従った動作中であり、コマンドやデータを受け付けない状態である。
【０１０５】
図１６に示すように、メモリコントローラ４００は、レディー状態（Ｈレベル）においてノーマルコマンドを受信すると、時刻ｔ１においてビジー状態（Ｌレベル）となってノーマルリードを実行する。メモリコントローラ４００は、ノーマルリードが終了すると、時刻ｔ２においてレディー状態となる。
【０１０６】
その後、メモリコントローラ４００は、レディー状態においてリトライリードコマンドを受信すると、時刻ｔ４においてビジー状態となってリトライリード１を実行する。そして、リトライリード１が終了すると、時刻ｔ５においてレディー状態となる。その後、同様に、リトライリード２〜５が実行される。このように本例では、再生チャネルＣＨ１に割り当てられた時間内（時刻ｔ１３までの間）に５回のリトライリードが実行される。より具体的には、リトライリード１は時刻ｔ４〜ｔ５、リトライリード２は時刻ｔ６〜ｔ７、リトライリード３は時刻ｔ８〜ｔ９、リトライリード４は時刻ｔ１０〜ｔ１１、リトライリード５は時刻ｔ１２〜ｔ１３において実行される。
【０１０７】
ＮＡＮＤフラッシュメモリのデータシートには、ビジー時間のＴＹＰ（typical）およびＭＡＸの値が記載されている。通常、１個のチャネルにおけるライト／リード（収録／再生）の処理時間は、ビジー時間のＭＡＸの値を用いて設定される。しかし、実際の動作において、ビジー時間はＴＹＰ値程度であるため、ビジー時間がＭＡＸ値まで到達することはほとんどない。このため、１個のチャネルにおける収録／再生の処理時間は、設定された時間よりも短くなる。そこで、本例では、ライト／リードのビジー時間がＴＹＰ値程度の場合に、リトライリードの回数を多くする。
【０１０８】
図１６に示すように、第１例では、ノーマルリードのビジー時間が、ＭＡＸ値（時刻ｔ３）まで到達することなく、ＴＹＰ値（時刻ｔ２）で終了している。このため、その後のリトライリード１のビジー状態が時刻ｔ４から開始される。その結果、再生チャネルＣＨ１に割り当てられた時刻ｔ１３までの間に、５回のリトライリードが実行され得る。
【０１０９】
一方、図１７に示すように、第２例では、ノーマルリードのビジー時間が、ＭＡＸ値（時刻ｔ３）まで到達して終了している。このため、その後のリトライリード１のビジー状態が時刻ｔ６から開始される。その結果、再生チャネルＣＨ１に割り当てられた時刻ｔ１３までの間に、４回のリトライリードが実行され得る。
【０１１０】
すなわち、図１６および図１７に示すように、再生チャネルにおいて、ノーマルリードのビジー時間が増加すると、その後のリトライリードに割り当てられる時間が短くなる。したがって、本例では、ノーマルリードのビジー時間が増加した場合、リトライリードが再生チャネルの処理時間に収まるように、リトライリードの回数を減らしている。
【０１１１】
なお、図示はしないが、収録チャネルにおけるライトのビジー時間が増加した場合、収録チャネルに割り当てられる時間が増加するため、再生チャネルに割り当てられる時間が減少する。その結果、再生チャネルにおけるリトライリードの回数を減らすことで、再生チャネルの処理を時間内に収める。
【０１１２】
（第５実施形態における効果）
上記第５実施形態によれば、ライトのビジー時間またはノーマルリードのビジー時間に応じて、リトライリードの回数が決定される。例えば、リトライリード制御回路４５０は、ノーマルリードのビジー時間が長い場合にリトライリードの回数を減らし、ノーマルリードのビジー時間が短い場合にリトライリードの回数を増やす。これにより、設定された再生チャネルの処理時間を有効に用いて、リトライリードを実行することができる。
【０１１３】
なお、本例では、ライトのビジー時間またはノーマルリードのビジー時間に応じて、リトライリードの回数が決定されたがこれに限らない。リトライリード自体のビジー時間に応じて、リトライリードの回数が決定されてもよい。例えば、リトライリード１のビジー時間に応じて、それ以降のリトライリードの回数が調整されてもよい。
【０１１４】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１１５】
１０…ビデオサーバ装置、４００…メモリコントローラ、５００…メモリ。
【図１】
0006479697.tif 000002
【図２】
0006479697.tif 000003
【図３】
0006479697.tif 000004
【図４】
0006479697.tif 000005
【図５】
0006479697.tif 000006
【図６】
0006479697.tif 000007
【図７】
0006479697.tif 000008
【図８】
0006479697.tif 000009
【図９】
0006479697.tif 000010
【図１０】
0006479697.tif 000011
【図１１】
0006479697.tif 000012
【図１２】
0006479697.tif 000013
【図１３】
0006479697.tif 000014
【図１４】
0006479697.tif 000015
【図１５】
0006479697.tif 000016
【図１６】
0006479697.tif 000017
【図１７】
0006479697.tif 000018