(57)【特許請求の範囲】
【請求項１】
第１の窒化物系半導体層の上面に、第２の窒化物系半導体層を形成し、
前記第２の窒化物系半導体層の上面の一部に、ソース電極を形成し、
前記第２の窒化物系半導体層の上面の一部に、ドレイン電極を形成し、
前記第１の窒化物系半導体層の下面の、平面視において前記ソース電極と前記ドレイン電極との間に、ゲート電極を形成し、
前記第２の窒化物系半導体層のバンドギャップは、前記第１の窒化物系半導体層のバンドギャップよりも大きく、
前記ドレイン電極は、前記ソース電極とは離間し、
前記第２の窒化物系半導体層の上面に、前記ソース電極および前記ドレイン電極を覆う誘電体層を形成し、
前記誘電体層の上面に、支持基板を形成し、
前記支持基板は、ダイヤモンドからなり、
前記支持基板は、前記誘電体層の上面に貼り付けられて形成され、
前記支持基板が形成された後に、前記第１の窒化物系半導体層の下面に、前記ゲート電極を形成する、
半導体装置の製造方法。
【請求項２】
第１の窒化物系半導体層と、
前記第１の窒化物系半導体層の上面における第２の窒化物系半導体層と、
前記第２の窒化物系半導体層の上面の一部におけるソース電極と、
前記第２の窒化物系半導体層の上面の一部におけるドレイン電極と、
前記第１の窒化物系半導体層の下面の、平面視において前記ソース電極と前記ドレイン電極との間におけるゲート電極とを備え、
前記第２の窒化物系半導体層のバンドギャップは、前記第１の窒化物系半導体層のバンドギャップよりも大きく、
前記ドレイン電極は、前記ソース電極とは離間し、
前記第１の窒化物系半導体層の下面には、トレンチが形成され、
前記ゲート電極は、前記第１の窒化物系半導体層の下面における前記トレンチの底部に設けられ、
前記ゲート電極は、前記トレンチの側部には設けられない、
半導体装置。
【請求項３】
第１の窒化物系半導体層と、
前記第１の窒化物系半導体層の上面における第２の窒化物系半導体層と、
前記第２の窒化物系半導体層の上面の一部におけるソース電極と、
前記第２の窒化物系半導体層の上面の一部におけるドレイン電極と、
前記第１の窒化物系半導体層の下面の、平面視において前記ソース電極と前記ドレイン電極との間におけるゲート電極とを備え、
前記第２の窒化物系半導体層のバンドギャップは、前記第１の窒化物系半導体層のバンドギャップよりも大きく、
前記ドレイン電極は、前記ソース電極とは離間し、
前記第１の窒化物系半導体層の下面には、トレンチが形成され、
前記ゲート電極は、前記第１の窒化物系半導体層の下面における前記トレンチの底部に設けられ、
前記ゲート電極は、前記トレンチの側部には設けられず、
前記第２の窒化物系半導体層の上面において、前記ソース電極および前記ドレイン電極を覆う誘電体層と、
前記誘電体層の上面における支持基板とをさらに備え、
前記支持基板は、ダイヤモンドからなる、
半導体装置。
【請求項４】
前記ゲート電極の下面は、前記第１の窒化物系半導体層の下面よりも前記第２の窒化物系半導体層の下面に近い、
請求項２または３に記載の半導体装置。
【請求項５】
前記第１の窒化物系半導体層の下面はＮ面である、
請求項２から４のうちのいずれか１項に記載の半導体装置。
【請求項６】
前記第１の窒化物系半導体層は、ＧａＮからなる、
請求項２から５のうちのいずれか１項に記載の半導体装置。
【請求項７】
前記第２の窒化物系半導体層の上面はＧａ面である、
請求項６に記載の半導体装置。
【請求項８】
前記第２の窒化物系半導体層の上面における第３の窒化物系半導体層をさらに備え、
前記ソース電極は、前記第３の窒化物系半導体層の上面の一部に設けられ、
前記ドレイン電極は、前記第３の窒化物系半導体層の上面の一部に設けられる、
請求項２から請求項７のうちのいずれか１項に記載の半導体装置。
【請求項９】
前記第１の窒化物系半導体層の下面における第４の窒化物系半導体層と、
前記第４の窒化物系半導体層の下面における第５の窒化物系半導体層とをさらに備え、
前記第４の窒化物系半導体層のバンドギャップは、前記第１の窒化物系半導体層のバンドギャップおよび前記第５の窒化物系半導体層のバンドギャップよりも大きく、
前記ゲート電極は、前記第４の窒化物系半導体層および前記第５の窒化物系半導体層に覆われずに露出する、前記第１の窒化物系半導体層の下面に設けられる、
請求項２から請求項８のうちのいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本願明細書に開示される技術は、半導体装置、および、半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
従来の高電子移動度トランジスタ（ｈｉｇｈ  ｅｌｅｃｔｒｏｎ  ｍｏｂｉｌｉｔｙ  ｔｒａｎｓｉｓｔｏｒ、すなわち、ＨＥＭＴ。たとえば、特許文献１を参照）では、結晶成長が容易であるＧａ面を用いるトランジスタが用いられてきた。【０００３】
高周波デバイス分野においては、半導体装置の高周波動作化および半導体装置の高出力動作化のためにトランジスタの微細化が求められているが、トランジスタを微細化し過ぎると、短チャネル効果などの弊害が発生することが知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−２６９９３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記のように、半導体装置の高周波動作化および半導体装置の高出力動作化のためには、デバイスの微細化が重要である。【０００６】
一方で、微細化されたトランジスタでは、微細化に伴って短チャネル効果が生じてしまうことがあった。【０００７】
本願明細書に開示される技術は、以上に記載されたような問題を鑑みてなされたものであり、微細化に伴って生じる短チャネル効果を抑制可能な技術を提供することを目的とするものである。
【課題を解決するための手段】
【０００８】
本願明細書に開示される技術の第１の態様は、第１の窒化物系半導体層と、前記第１の窒化物系半導体層の上面における第２の窒化物系半導体層と、前記第２の窒化物系半導体層の上面の一部におけるソース電極と、前記第２の窒化物系半導体層の上面の一部におけるドレイン電極と、前記第１の窒化物系半導体層の下面の、平面視において前記ソース電極と前記ドレイン電極との間におけるゲート電極とを備え、前記第２の窒化物系半導体層のバンドギャップは、前記第１の窒化物系半導体層のバンドギャップよりも大きく、前記ドレイン電極は、前記ソース電極とは離間し、前記第１の窒化物系半導体層の下面には、トレンチが形成され、前記ゲート電極は、前記第１の窒化物系半導体層の下面における前記トレンチの底部に設けられない。
【０００９】
また、本願明細書に開示される技術の第２の態様は、第１の窒化物系半導体層の上面に、第２の窒化物系半導体層を形成し、前記第２の窒化物系半導体層の上面の一部に、ソース電極を形成し、前記第２の窒化物系半導体層の上面の一部に、ドレイン電極を形成し、前記第１の窒化物系半導体層の下面の、平面視において前記ソース電極と前記ドレイン電極との間に、ゲート電極を形成し、前記第２の窒化物系半導体層のバンドギャップは、前記第１の窒化物系半導体層のバンドギャップよりも大きく、前記ドレイン電極は、前記ソース電極とは離間し、前記第２の窒化物系半導体層の上面に、前記ソース電極および前記ドレイン電極を覆う誘電体層を形成し、前記誘電体層の上面に、支持基板を形成し、前記支持基板は、ダイヤモンドからなり、前記支持基板は、前記誘電体層の上面に貼り付けられて形成され、前記支持基板が形成された後に、前記第１の窒化物系半導体層の下面に、前記ゲート電極を形成する。
また、本願明細書に開示される技術の第３の態様は、第１の窒化物系半導体層と、前記第１の窒化物系半導体層の上面における第２の窒化物系半導体層と、前記第２の窒化物系半導体層の上面の一部におけるソース電極と、前記第２の窒化物系半導体層の上面の一部におけるドレイン電極と、前記第１の窒化物系半導体層の下面の、平面視において前記ソース電極と前記ドレイン電極との間におけるゲート電極とを備え、前記第２の窒化物系半導体層のバンドギャップは、前記第１の窒化物系半導体層のバンドギャップよりも大きく、前記ドレイン電極は、前記ソース電極とは離間し、前記第１の窒化物系半導体層の下面には、トレンチが形成され、前記ゲート電極は、前記第１の窒化物系半導体層の下面における前記トレンチの底部に設けられ、前記ゲート電極は、前記トレンチの側部には設けられず、前記第２の窒化物系半導体層の上面において、前記ソース電極および前記ドレイン電極を覆う誘電体層と、前記誘電体層の上面における支持基板とをさらに備え、前記支持基板は、ダイヤモンドからなる。
【発明の効果】
【００１０】
本願明細書に開示される技術の第１の態様は、第１の窒化物系半導体層と、前記第１の窒化物系半導体層の上面における第２の窒化物系半導体層と、前記第２の窒化物系半導体層の上面の一部におけるソース電極と、前記第２の窒化物系半導体層の上面の一部におけるドレイン電極と、前記第１の窒化物系半導体層の下面の、平面視において前記ソース電極と前記ドレイン電極との間におけるゲート電極とを備え、前記第２の窒化物系半導体層のバンドギャップは、前記第１の窒化物系半導体層のバンドギャップよりも大きく、前記ドレイン電極は、前記ソース電極とは離間し、前記第１の窒化物系半導体層の下面には、トレンチが形成され、前記ゲート電極は、前記第１の窒化物系半導体層の下面における前記トレンチの底部に設けられない。このような構成によれば、デバイスの微細化に伴って生じる短チャネル効果を抑制することができる。
【００１１】
また、本願明細書に開示される技術の第２の態様は、第１の窒化物系半導体層の上面に、第２の窒化物系半導体層を形成し、前記第２の窒化物系半導体層の上面の一部に、ソース電極を形成し、前記第２の窒化物系半導体層の上面の一部に、ドレイン電極を形成し、前記第１の窒化物系半導体層の下面の、平面視において前記ソース電極と前記ドレイン電極との間に、ゲート電極を形成し、前記第２の窒化物系半導体層のバンドギャップは、前記第１の窒化物系半導体層のバンドギャップよりも大きく、前記ドレイン電極は、前記ソース電極とは離間し、前記第２の窒化物系半導体層の上面に、前記ソース電極および前記ドレイン電極を覆う誘電体層を形成し、前記誘電体層の上面に、支持基板を形成し、前記支持基板は、ダイヤモンドからなり、前記支持基板は、前記誘電体層の上面に貼り付けられて形成され、前記支持基板が形成された後に、前記第１の窒化物系半導体層の下面に、前記ゲート電極を形成する。このような構成によれば、デバイスの微細化に伴って生じる短チャネル効果を抑制することができる。
また、本願明細書に開示される技術の第３の態様は、第１の窒化物系半導体層と、前記第１の窒化物系半導体層の上面における第２の窒化物系半導体層と、前記第２の窒化物系半導体層の上面の一部におけるソース電極と、前記第２の窒化物系半導体層の上面の一部におけるドレイン電極と、前記第１の窒化物系半導体層の下面の、平面視において前記ソース電極と前記ドレイン電極との間におけるゲート電極とを備え、前記第２の窒化物系半導体層のバンドギャップは、前記第１の窒化物系半導体層のバンドギャップよりも大きく、前記ドレイン電極は、前記ソース電極とは離間し、前記第１の窒化物系半導体層の下面には、トレンチが形成され、前記ゲート電極は、前記第１の窒化物系半導体層の下面における前記トレンチの底部に設けられ、前記ゲート電極は、前記トレンチの側部には設けられず、前記第２の窒化物系半導体層の上面において、前記ソース電極および前記ドレイン電極を覆う誘電体層と、前記誘電体層の上面における支持基板とをさらに備え、前記支持基板は、ダイヤモンドからなる。このような構成によれば、デバイスの微細化に伴って生じる短チャネル効果を抑制することができる。
【００１２】
また、本願明細書に開示される技術に関連する目的と、特徴と、局面と、利点とは、以下に示される詳細な説明と添付図面とによって、さらに明白となる。
【図面の簡単な説明】
【００１３】
【図１】実施の形態に関する、半導体装置の構成の例を概略的に示す断面図である。
【図２】実施の形態に関する、半導体装置の構成の例を概略的に示す断面図である。
【図３】実施の形態に関する、半導体装置の構成の例を概略的に示す断面図である。
【図４】実施の形態に関する、半導体装置の構成の例を概略的に示す断面図である。
【図５】実施の形態に関する、半導体装置の構成の例を概略的に示す断面図である。
【図６】実施の形態に関する、半導体装置の構成の例を概略的に示す断面図である。
【図７】実施の形態に関する、半導体装置の構成の例を概略的に示す断面図である。
【図８】実施の形態に関する、半導体装置の構成の例を概略的に示す断面図である。
【発明を実施するための形態】
【００１４】
以下、添付される図面を参照しながら実施の形態について説明する。以下の実施の形態では、技術の説明のために詳細な特徴なども示されるが、それらは例示であり、実施の形態が実施可能となるためにそれらすべてが必ずしも必須の特徴ではない。また、それぞれの実施の形態によって生じる効果の例については、すべての実施の形態に関する説明の後でまとめて記述される。
【００１５】
なお、図面は概略的に示されるものであり、説明の便宜のため、適宜、構成の省略、または、構成の簡略化が図面においてなされるものである。また、異なる図面にそれぞれ示される構成などの大きさおよび位置の相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得るものである。また、断面図ではない平面図などの図面においても、実施の形態の内容を理解することを容易にするために、ハッチングが付される場合がある。
【００１６】
また、以下に示される説明では、同様の構成要素には同じ符号を付して図示し、それらの名称と機能とについても同様のものとする。したがって、それらについての詳細な説明を、重複を避けるために省略する場合がある。
【００１７】
また、以下に記載される説明において、「上」、「下」、「左」、「右」、「側」、「底」、「表」または「裏」などの特定の位置と方向とを意味する用語が用いられる場合があっても、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上用いられるものであり、実際に実施される際の方向とは関係しないものである。
【００１８】
また、以下に記載される説明において、「…の上面」または「…の下面」と記載される場合、対象となる構成要素の上面自体に加えて、および、対象となる構成要素の上面に他の構成要素が形成された状態も含むものとする。すなわち、たとえば、「甲の上面に設けられる乙」と記載される場合、甲と乙との間に別の構成要素「丙」が介在することを妨げるものではない。
【００１９】
また、以下に記載される説明において、「第１の」、または、「第２の」などの序数が用いられる場合があっても、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上用いられるものであり、これらの序数によって生じ得る順序などに限定されるものではない。
【００２０】
以下の実施の形態において、「窒化物系半導体」とは、ＧａＮ、ＡｌＮ、ＩｎＮおよびそれらの中間組成を含む半導体の総称である。
【００２１】
＜第１の実施の形態＞
以下、本実施の形態に関する半導体装置、および、半導体装置の製造方法について説明する。
【００２２】
＜半導体装置の構成について＞
図１は、本実施の形態に関する半導体装置の構成の例を概略的に示す断面図である。本実施の形態に関する半導体装置は、たとえば、窒化物系半導体を用いるトランジスタである。
【００２３】
図１に例が示されるように、トランジスタ１００は、半導体基板１０と、半導体基板１０の上面に形成されるバッファ層１１と、バッファ層１１の上面に形成される半導体層１２と、半導体層１２の上面に形成される半導体層１３とを備える。
【００２４】
半導体基板１０は、たとえば、シリコン、炭化ケイ素またはサファイアなどからなる。バッファ層１１は、半導体基板１０と半導体層１２との間の格子不整合を緩和する機能を有する。バッファ層１１は、たとえば、窒化アルミニウムなどからなる。
【００２５】
半導体層１２および半導体層１３は、ともに窒化物系半導体から構成される。また、半導体層１２を構成する窒化物系半導体は、半導体層１３を構成する窒化物系半導体よりもバンドギャップが小さい。なお、バンドギャップの大小関係は、窒化物系半導体の組成を分析することで判別可能である。
【００２６】
半導体層１２は、たとえば、アンドープのＧａＮからなる。なお、半導体層１２は、高抵抗化を目的として、ＦｅまたはＣなどの不純物を含んでいてもよい。また、半導体層１２の膜厚は、たとえば、０．５μｍ以上、かつ、２μｍ以下である。
【００２７】
半導体層１３は、たとえば、アンドープのＡｌＧａＮからなる。また、半導体層１３の膜厚は、たとえば、１０ｎｍ以上、かつ、３０ｎｍ以下である。
【００２８】
半導体層１３と半導体層１２との間の界面には、ヘテロ接合が形成される。そして、当該界面には、２次元電子ガス（２−ｄｉｍｅｎｓｉｏｎａｌ  ｅｌｅｃｔｒｏｎ  ｇａｓ、すなわち、２ＤＥＧ）が形成される。この２ＤＥＧが、トランジスタ１００のキャリアとなる。
【００２９】
半導体層１３の上面に、ソース電極１４とドレイン電極１５とが互いに離間して形成される。ソース電極１４とドレイン電極１５とは、たとえば、金属電極であり、たとえば、アルミニウムが含まれている。
【００３０】
ソース電極１４およびドレイン電極１５と半導体層１３との間は、オーミックコンタクトであることが望ましい。
【００３１】
ソース電極１４とドレイン電極１５とは、それぞれＧａ面に形成される。そのため、よく知られた手法でオーミックコンタクトを実現することができるため、たとえば、非特許文献１に記載されている構造に比べて、オーミックコンタクトを容易に形成することができる。
【００３２】
ソース電極１４の下方に位置する半導体領域（以下、ソース電極領域）とドレイン電極１５の下方に位置する半導体領域（ドレイン電極領域）とは、Ｎ型の導電型を有するようにイオン注入されてもよい。Ｎ型の導電性を有するために、たとえば、シリコンがイオン注入されてもよい。なお、イオン注入後は、熱処理によって活性化処理がなされる。
【００３３】
＜半導体装置の製造方法について＞
また、トランジスタ１００には、半導体基板１０とバッファ層１１とを貫通し、底部が半導体層１２の内部にまで達するトレンチ１６が形成されている。
【００３４】
トレンチ１６は、たとえば、半導体基板１０の側から反応性イオンエッチング（ｒｅａｃｔｉｖｅ  ｉｏｎ  ｅｔｃｈｉｎｇ、すなわち、ＲＩＥ）法によって形成される。
【００３５】
トレンチ１６を、平面視においてソース電極１４とドレイン電極１５との間に形成する方法としては、たとえば、フォトリソグラフィーを用いる。
【００３６】
トレンチ１６の底部、すなわち、トレンチ１６内部の半導体層１２と接触する面には、ゲート電極１７が形成される。ゲート電極１７には、たとえば、ＮｉまたはＰｔなどの金属が適用可能であるが、ボロンがドーピングされたＰ型のポリシリコン、または、リンがドーピングされたＮ型のポリシリコンなどであってもよい。
【００３７】
なお、トレンチ１６の底部と半導体層１３の下面との間の距離は、たとえば、ゲート長の３倍以下であることが望ましい。
【００３８】
トレンチ１６の側面１６ａおよびトレンチ１６の反対側の側面１６ｂと、トレンチ１６の底部におけるゲート電極１７が形成された部分以外の部分は、誘電体膜などによって表面が覆われていることが望ましい。誘電体膜は、たとえば、ＣＶＤ法によって形成される。また、誘電体膜の材料としては、たとえば、ＳｉＯ２またはＳｉＮなどが挙げられる。
【００３９】
上記のように、本実施の形態に関するトランジスタ１００では、ソース電極１４およびドレイン電極１５は、窒化物系半導体からなる半導体層１３のＧａ面（上面）に形成され、かつ、ゲート電極１７は、窒化物系半導体からなる半導体層１２のＮ面（下面）に形成されていることになる。
【００４０】
なお、ゲート電極１７は、半導体層１２の下面の、平面視においてソース電極１４とドレイン電極１５との間に位置する。
【００４１】
したがって、ゲート電極１７の側から見た場合、ゲート電極１７と接触している半導体層１２の下方（すなわち、図１における上方）に、半導体層１２を構成する窒化物系半導体よりもバンドギャップの大きい窒化物系半導体で構成される半導体層１３が位置していることとなるため、ゲート電極１７の下方（すなわち、図１における上方）のポテンシャル制御性が高い。よって、短チャネル効果を抑制するためのデバイス構造が実現されていることが分かる。
【００４２】
＜第２の実施の形態＞
本実施の形態に関する半導体装置、および、半導体装置の製造方法について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
【００４３】
＜半導体装置の構成について＞
図２は、本実施の形態に関する半導体装置の構成の例を概略的に示す断面図である。本実施の形態に関する半導体装置は、たとえば、窒化物系半導体を用いるトランジスタである。
【００４４】
図２に例が示されるように、トランジスタ２００は、半導体基板１０と、バッファ層１１と、半導体層１２と、半導体層１３と、ソース電極１４と、ドレイン電極１５とを備える。
【００４５】
また、トランジスタ２００には、半導体基板１０とバッファ層１１とを貫通し、底部が半導体層１２の内部にまで達するトレンチ１６が形成されている。そして、トレンチ１６の底部には、ゲート電極１７が形成される。
【００４６】
また、トランジスタ２００は、ソース電極１４、ドレイン電極１５および半導体層１３を覆って設けられる誘電体層１８と、誘電体層１８の上面に設けられる支持基板１９とを備える。
【００４７】
＜半導体装置の製造方法について＞
誘電体層１８は、たとえば、気相成長法の一例である化学気相堆積（ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ、すなわち、ＣＶＤ）法などによって形成される。また、誘電体層１８の材料としては、たとえば、ＳｉＯ２またはＳｉＮなどが用いられる。また、支持基板１９は、たとえば、シリコンなどの半導体からなるものであってもよいが、ガラスまたはダイヤモンドからなるものであってもよい。
【００４８】
また、支持基板１９は、接着剤などによって誘電体層１８に貼り付けられて形成されてもよいし、気相成長法の一例であるＣＶＤ法などによって成膜されて形成されてもよい。
【００４９】
なお、接着剤などによって貼り付ける方法で支持基板１９を形成する場合には、支持基板１９を貼り付けるよりも前に高温熱処理工程であるソース電極１４の形成工程およびドレイン電極１５の形成工程を経ている。そのため、高温熱処理によって支持基板１９が貼り付け面から剥離してしまうことを防ぐことができる。
【００５０】
また、ＣＶＤ法などによって成膜する方法で支持基板１９を形成する場合には、耐熱性の低いゲート電極１７が、支持基板１９の形成工程、すなわち、（ダイヤモンドなどの）高温の成膜工程よりも後に形成されることとなる。そのため、熱処理によってゲート電極１７が劣化してしまうことを防ぐことができる。
【００５１】
＜第３の実施の形態＞
本実施の形態に関する半導体装置について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
【００５２】
＜半導体装置の構成について＞
図３は、本実施の形態に関する半導体装置の構成の例を概略的に示す断面図である。本実施の形態に関する半導体装置は、たとえば、窒化物系半導体を用いるトランジスタである。
【００５３】
図３に例が示されるように、トランジスタ３００は、半導体基板１０と、バッファ層１１と、半導体層１２と、半導体層１３と、半導体層１３の上面に形成される半導体層２０と、半導体層２０の上面に形成されるソース電極１４と、ソース電極１４と離間しつつ、半導体層２０の上面に形成されるドレイン電極１５とを備える。
【００５４】
また、トランジスタ３００には、半導体基板１０とバッファ層１１とを貫通し、底部が半導体層１２の内部にまで達するトレンチ１６が形成されている。そして、トレンチ１６の底部には、ゲート電極１７が形成される。
【００５５】
半導体層２０は、窒化物系半導体からなる。また、半導体層２０を構成する窒化物系半導体のバンドギャップは、半導体層１３を構成する窒化物系半導体のバンドギャップよりも小さい。
【００５６】
また、半導体層２０は、たとえば、アンドープのＧａＮからなる。また、半導体層２０の膜厚は、たとえば、０．５ｎｍ以上、かつ、５ｎｍ以下である。
【００５７】
ＡｌＧａＮと比べるとＧａＮは耐酸化性および耐薬品性に優れる。そのため、本実施の形態に関するトランジスタ３００によれば、製造工程時の半導体層表面へのダメージを低減させることができる。
【００５８】
＜第４の実施の形態＞
本実施の形態に関する半導体装置、および、半導体装置の製造方法について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
【００５９】
＜半導体装置の構成について＞
図４は、本実施の形態に関する半導体装置の構成の例を概略的に示す断面図である。本実施の形態に関する半導体装置は、たとえば、窒化物系半導体を用いるトランジスタである。
【００６０】
図４に例が示されるように、トランジスタ４００は、半導体基板１０と、バッファ層１１と、半導体層１２と、半導体層１３と、半導体層２０と、ソース電極１４と、ドレイン電極１５と、ソース電極１４、ドレイン電極１５および半導体層２０を覆って設けられる誘電体層１８と、支持基板１９とを備える。
【００６１】
また、トランジスタ４００には、半導体基板１０とバッファ層１１とを貫通し、底部が半導体層１２の内部にまで達するトレンチ１６が形成されている。そして、トレンチ１６の底部には、ゲート電極１７が形成される。
【００６２】
半導体層２０は、窒化物系半導体からなる。また、半導体層２０のバンドギャップは、半導体層１３のバンドギャップよりも小さい。
【００６３】
また、半導体層２０は、たとえば、アンドープのＧａＮからなる。また、半導体層２０の膜厚は、たとえば、０．５ｎｍ以上、かつ、５ｎｍ以下である。
【００６４】
＜半導体装置の製造方法について＞
誘電体層１８は、たとえば、ＣＶＤ法などによって形成される。また、誘電体層１８の材料としては、たとえば、ＳｉＯ２またはＳｉＮなどが用いられる。また、支持基板１９は、たとえば、シリコンなどの半導体からなるものであってもよいが、ガラスまたはダイヤモンドからなるものであってもよい。
【００６５】
また、支持基板１９は、接着剤などによって誘電体層１８に貼り付けられて形成されてもよいし、ＣＶＤ法などによって成膜されて形成されてもよい。
【００６６】
なお、接着剤などによって貼り付ける方法で支持基板１９を形成する場合には、支持基板１９を貼り付けるよりも前に高温熱処理工程であるソース電極１４の形成工程およびドレイン電極１５の形成工程を経ている。そのため、高温熱処理によって支持基板１９が貼り付け面から剥離してしまうことを防ぐことができる。
【００６７】
また、ＣＶＤ法などによって成膜する方法で支持基板１９を形成する場合には、耐熱性の低いゲート電極１７が、（ダイヤモンドなどの）高温の成膜工程よりも後に形成されることとなる。そのため、熱処理によってゲート電極１７が劣化してしまうことを防ぐことができる。
【００６８】
ＡｌＧａＮと比べるとＧａＮは耐酸化性および耐薬品性に優れる。そのため、本実施の形態に関するトランジスタ４００によれば、製造工程時の半導体層表面へのダメージを低減させることができる。
【００６９】
＜第５の実施の形態＞
本実施の形態に関する半導体装置、および、半導体装置の製造方法について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
【００７０】
＜半導体装置の構成について＞
図５は、本実施の形態に関する半導体装置の構成の例を概略的に示す断面図である。本実施の形態に関する半導体装置は、たとえば、窒化物系半導体を用いるトランジスタである。
【００７１】
図５に例が示されるように、トランジスタ５００は、半導体基板５０と、半導体基板５０の上面に形成されるバッファ層５１と、バッファ層５１の上面に形成される半導体層５２と、半導体層５２の上面に形成される半導体層５３と、半導体層５３の上面に形成される半導体層５４と、半導体層５４の上面に形成される半導体層５５とを備える。
【００７２】
半導体基板５０は、たとえば、シリコン、炭化ケイ素またはサファイアなどからなる。バッファ層５１は、半導体基板５０と半導体層５２との間の格子不整合を緩和する機能を有する。バッファ層５１は、たとえば、窒化アルミニウムなどからなる。
【００７３】
半導体層５２、半導体層５３、半導体層５４および半導体層５５は、ともに窒化物系半導体から構成される。また、半導体層５２を構成する窒化物系半導体は、半導体層５３を構成する窒化物系半導体よりもバンドギャップが小さい。
【００７４】
また、半導体層５４を構成する窒化物系半導体は、半導体層５３を構成する窒化物系半導体よりもバンドギャップが小さい。半導体層５５を構成する窒化物系半導体は、半導体層５４を構成する窒化物系半導体よりもバンドギャップが大きい。
【００７５】
なお、バンドギャップの大小関係は、窒化物系半導体の組成を分析することで判別可能である。
【００７６】
半導体層５２は、たとえば、アンドープのＧａＮからなる。なお、半導体層５２は、高抵抗化を目的として、ＦｅまたはＣなどの不純物を含んでいてもよい。また、半導体層５２の膜厚は、たとえば、０．５μｍ以上、かつ、２μｍ以下である。
【００７７】
半導体層５３は、たとえば、アンドープのＡｌＮからなる。また、半導体層５３の膜厚は、たとえば、１ｎｍ以上、かつ、１０ｎｍ以下である。
【００７８】
半導体層５４は、たとえば、アンドープのＧａＮからなる。また、半導体層５４の膜厚は、たとえば、０．１μｍ以上、かつ、１μｍ以下である。
【００７９】
半導体層５５は、たとえば、アンドープのＡｌＧａＮからなる。また、半導体層５５の膜厚は、たとえば、１０ｎｍ以上、かつ、３０ｎｍ以下である。
【００８０】
半導体層５５と半導体層５４との間の界面には、ヘテロ接合が形成される。そして、当該界面には、２ＤＥＧが形成される。この２ＤＥＧが、トランジスタ１００のキャリアとなる。
【００８１】
半導体層５５の上面に、フォトリソグラフィーなどによって、ソース電極５６とドレイン電極５７とが互いに離間して形成される。ソース電極５６とドレイン電極５７とは、たとえば、金属電極であり、たとえば、アルミニウムが含まれている。
【００８２】
ソース電極５６およびドレイン電極５７と半導体層５５との間は、オーミックコンタクトであることが望ましい。
【００８３】
ソース電極５６とドレイン電極５７とは、それぞれＧａ面に形成される。そのため、よく知られた手法でオーミックコンタクトを実現することができるため、たとえば、非特許文献１に記載されている構造に比べて、オーミックコンタクトを容易に形成することができる。
【００８４】
ソース電極５６の下方に位置する半導体領域（以下、ソース電極領域）とドレイン電極５７の下方に位置する半導体領域（ドレイン電極領域）とは、Ｎ型の導電型を有するようにイオン注入されてもよい。Ｎ型の導電性を有するために、たとえば、シリコンがイオン注入されてもよい。なお、イオン注入後は、熱処理によって活性化処理がなされる。
【００８５】
＜半導体装置の製造方法について＞
また、トランジスタ５００には、半導体基板５０、バッファ層５１、半導体層５２および半導体層５３を貫通し、底部が半導体層５４の下面にまで達するトレンチ５８が形成されている。
【００８６】
トレンチ５８は、たとえば、半導体基板５０の側からＲＩＥ法によって形成される。
【００８７】
トレンチ５８を、平面視においてソース電極５６とドレイン電極５７との間に形成する方法としては、たとえば、フォトリソグラフィーを用いる。
【００８８】
トレンチ５８の底部、すなわち、トレンチ５８内部の半導体層５４の下面と接触する面には、ゲート電極５９が形成される。換言すると、ゲート電極５９は、半導体層５３および半導体層５２に覆われずに露出している、半導体層５４の下面に設けられる。ゲート電極５９には、たとえば、ＮｉまたはＰｔなどの金属が適用可能であるが、ボロンがドーピングされたＰ型のポリシリコン、または、リンがドーピングされたＮ型のポリシリコンなどであってもよい。
【００８９】
トレンチ５８の側面５８ａおよびトレンチ５８の反対側の側面５８ｂと、トレンチ５８の底部におけるゲート電極５９が形成された部分以外の部分は、誘電体膜などによって表面が覆われていることが望ましい。誘電体膜は、たとえば、ＣＶＤ法によって形成される。また、誘電体膜の材料としては、たとえば、ＳｉＯ２またはＳｉＮなどが挙げられる。
【００９０】
上記のように、本実施の形態に関するトランジスタ５００では、ソース電極５６およびドレイン電極５７は、窒化物系半導体からなる半導体層５５のＧａ面に形成され、かつ、ゲート電極５９は、窒化物系半導体からなる半導体層５４のＮ面に形成されていることになる。
【００９１】
なお、ゲート電極５９は、半導体層５４の下面の、平面視においてソース電極５６とドレイン電極５７との間に位置する。
【００９２】
したがって、ゲート電極５９の側から見た場合、ゲート電極５９と接触している半導体層５４の下方（すなわち、図１における上方）に、半導体層５４を構成する窒化物系半導体よりもバンドギャップの大きい窒化物系半導体で構成される半導体層５５が位置していることとなるため、ゲート電極５９の下方（すなわち、図１における上方）のポテンシャル制御性が高い。よって、短チャネル効果を抑制するためのデバイス構造が実現されていることが分かる。
【００９３】
なお、半導体層５３がＡｌＮで構成されている場合、ＧａＮで構成されている場合に比べてエッチングレートを遅くすることができる。たとえば、エッチングのためにフッ素を含むエッチングガスを利用すると、ＡｌＮのエッチング速度が急激に減少する。
【００９４】
そのため、半導体層５３を半導体層５２と半導体層５４との間に形成することによって、半導体層５２の側からエッチングを進めた場合に高いエッチング選択比を得ることができる。そのため、トレンチ５８の加工精度の向上させることができる。
【００９５】
＜第６の実施の形態＞
本実施の形態に関する半導体装置、および、半導体装置の製造方法について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
【００９６】
＜半導体装置の構成について＞
図６は、本実施の形態に関する半導体装置の構成の例を概略的に示す断面図である。本実施の形態に関する半導体装置は、たとえば、窒化物系半導体を用いるトランジスタである。
【００９７】
図６に例が示されるように、トランジスタ６００は、半導体基板５０と、バッファ層５１と、半導体層５２と、半導体層５３と、半導体層５４と、半導体層５５と、ソース電極５６と、ドレイン電極５７とを備える。
【００９８】
＜半導体装置の製造方法について＞
また、トランジスタ６００には、半導体基板５０、バッファ層５１、半導体層５２および半導体層５３を貫通し、底部が半導体層５４の下面にまで達するトレンチ５８が形成されている。そして、トレンチ５８の底部には、ゲート電極５９が形成される。
【００９９】
また、トランジスタ６００は、ソース電極５６、ドレイン電極５７および半導体層５５を覆って設けられる誘電体層６０と、誘電体層６０の上面に設けられる支持基板６１とを備える。
【０１００】
誘電体層６０は、たとえば、ＣＶＤ法などによって形成される。また、誘電体層６０の材料としては、たとえば、ＳｉＯ２またはＳｉＮなどが用いられる。また、支持基板６１は、たとえば、シリコンなどの半導体からなるものであってもよいが、ガラスまたはダイヤモンドからなるものであってもよい。
【０１０１】
また、支持基板６１は、接着剤などによって誘電体層６０に貼り付けられて形成されてもよいし、ＣＶＤ法などによって成膜されて形成されてもよい。
【０１０２】
なお、接着剤などによって貼り付ける方法で支持基板６１を形成する場合には、支持基板６１を貼り付けるよりも前に高温熱処理工程であるソース電極５６の形成工程およびドレイン電極５７の形成工程を経ている。そのため、高温熱処理によって支持基板６１が貼り付け面から剥離してしまうことを防ぐことができる。
【０１０３】
また、ＣＶＤ法などによって成膜する方法で支持基板６１を形成する場合には、耐熱性の低いゲート電極５９が、（ダイヤモンドなどの）高温の成膜工程よりも後に形成されることとなる。そのため、熱処理によってゲート電極５９が劣化してしまうことを防ぐことができる。
【０１０４】
＜第７の実施の形態＞
本実施の形態に関する半導体装置について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
【０１０５】
＜半導体装置の構成について＞
図７は、本実施の形態に関する半導体装置の構成の例を概略的に示す断面図である。本実施の形態に関する半導体装置は、たとえば、窒化物系半導体を用いるトランジスタである。
【０１０６】
図７に例が示されるように、トランジスタ７００は、半導体基板５０と、バッファ層５１と、半導体層５２と、半導体層５３と、半導体層５４と、半導体層５５と、半導体層５５の上面に形成される半導体層６２と、半導体層６２の上面に形成されるソース電極５６と、ソース電極５６と離間しつつ、半導体層６２の上面に形成されるドレイン電極５７とを備える。
【０１０７】
半導体層６２は、窒化物系半導体からなる。また、半導体層６２を構成する窒化物系半導体のバンドギャップは、半導体層５５を構成する窒化物系半導体のバンドギャップよりも小さい。
【０１０８】
また、半導体層６２は、たとえば、アンドープのＧａＮからなる。また、半導体層６２の膜厚は、たとえば、０．５ｎｍ以上、かつ、５ｎｍ以下である。
【０１０９】
ＡｌＧａＮと比べるとＧａＮは耐酸化性および耐薬品性に優れる。そのため、本実施の形態に関するトランジスタ７００によれば、製造工程時の半導体層表面へのダメージを低減させることができる。
【０１１０】
＜第８の実施の形態＞
本実施の形態に関する半導体装置、および、半導体装置の製造方法について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
【０１１１】
＜半導体装置の構成について＞
図８は、本実施の形態に関する半導体装置の構成の例を概略的に示す断面図である。本実施の形態に関する半導体装置は、たとえば、窒化物系半導体を用いるトランジスタである。
【０１１２】
図８に例が示されるように、トランジスタ８００は、半導体基板５０と、バッファ層５１と、半導体層５２と、半導体層５３と、半導体層５４と、半導体層５５と、ソース電極５６と、ドレイン電極５７と、ソース電極５６、ドレイン電極５７および半導体層６２を覆って設けられる誘電体層６０と、支持基板６１とを備える。
【０１１３】
＜半導体装置の製造方法について＞
誘電体層６０は、たとえば、ＣＶＤ法などによって形成される。また、誘電体層６０の材料としては、たとえば、ＳｉＯ２またはＳｉＮなどが用いられる。また、支持基板６１は、たとえば、シリコンなどの半導体からなるものであってもよいが、ガラスまたはダイヤモンドからなるものであってもよい。
【０１１４】
また、支持基板６１は、接着剤などによって誘電体層６０に貼り付けられて形成されてもよいし、ＣＶＤ法などによって成膜されて形成されてもよい。
【０１１５】
なお、接着剤などによって貼り付ける方法で支持基板６１を形成する場合には、支持基板６１を貼り付けるよりも前に高温熱処理工程であるソース電極５６の形成工程およびドレイン電極５７の形成工程を経ている。そのため、高温熱処理によって支持基板６１が貼り付け面から剥離してしまうことを防ぐことができる。
【０１１６】
また、ＣＶＤ法などによって成膜する方法で支持基板６１を形成する場合には、耐熱性の低いゲート電極５９が、（ダイヤモンドなどの）高温の成膜工程よりも後に形成されることとなる。そのため、熱処理によってゲート電極５９が劣化してしまうことを防ぐことができる。
【０１１７】
＜以上に記載された実施の形態によって生じる効果について＞
次に、以上に記載された実施の形態によって生じる効果の例を示す。なお、以下の説明においては、以上に記載された実施の形態に例が示された具体的な構成に基づいて当該効果が記載されるが、同様の効果が生じる範囲で、本願明細書に例が示される他の具体的な構成と置き換えられてもよい。
【０１１８】
また、当該置き換えは、複数の実施の形態に跨ってなされてもよい。すなわち、異なる実施の形態において例が示されたそれぞれの構成が組み合わされて、同様の効果が生じる場合であってもよい。
【０１１９】
以上に記載された実施の形態によれば、半導体装置は、第１の窒化物系半導体層と、第２の窒化物系半導体層と、ソース電極１４（または、ソース電極５６）と、ドレイン電極１５（または、ドレイン電極５７）と、ゲート電極１７（または、ゲート電極５９）とを備える。ここで、第１の窒化物系半導体層は、たとえば、半導体層１２および半導体層５４のうちのいずれか１つに対応するものである。また、第２の窒化物系半導体層は、たとえば、半導体層１３および半導体層５５のうちのいずれか１つに対応するものである。半導体層１３は、半導体層１２の上面に設けられる。ソース電極１４は、半導体層１３の上面において部分的に設けられる。ドレイン電極１５は、半導体層１３の上面において部分的に設けられる。ゲート電極１７は、半導体層１２の下面の、平面視においてソース電極１４とドレイン電極１５との間に位置する。ここで、半導体層１３のバンドギャップは、半導体層１２のバンドギャップよりも大きい。また、ドレイン電極１５は、ソース電極１４とは離間する。
【０１２０】
このような構成によれば、デバイスの微細化に伴って生じる短チャネル効果を抑制することができる。具体的には、下面（Ｎ面）を用いてトランジスタを形成することができるため、ゲート長の微細化に伴う短チャネル効果を抑制することができる。また、一般的に結晶成長が容易であるＧａ面方向にエピタキシャル成長された半導体基板１０を用いる場合であっても、Ｎ面を利用するトランジスタを形成することができる。
【０１２１】
なお、本願明細書に例が示される他の構成のうちの少なくとも１つを、以上に記載された構成に適宜追加した場合、すなわち、以上に記載された構成としては言及されなかった本願明細書に例が示される他の構成が適宜追加された場合であっても、同様の効果を生じさせることができる。
【０１２２】
また、以上に記載された実施の形態によれば、半導体層１２の下面はＮ面である。このような構成によれば、Ｎ面を利用するトランジスタを形成することができる。
【０１２３】
また、以上に記載された実施の形態によれば、半導体層１２は、ＧａＮからなる。このような構成によれば、Ｇａ面方向にエピタキシャル成長された半導体基板１０を用いる場合であっても、Ｎ面を利用するトランジスタを形成することができる。
【０１２４】
また、以上に記載された実施の形態によれば、半導体層１３の上面はＧａ面である。このような構成によれば、Ｇａ面方向にエピタキシャル成長された半導体基板１０を用いて、トランジスタを形成することができる。
【０１２５】
また、以上に記載された実施の形態によれば、半導体層１２の下面には、トレンチ１６が形成される。そして、ゲート電極１７は、半導体層１２の下面におけるトレンチ１６の底部に設けられる。このような構成によれば、Ｇａ面方向にエピタキシャル成長された半導体基板１０を用いる場合であっても、Ｎ面を利用するトランジスタを形成することができる。
【０１２６】
また、以上に記載された実施の形態によれば、半導体装置は、半導体層１３の上面における誘電体層１８と、誘電体層１８の上面における支持基板１９とを備える。このような構成によれば、支持基板１９によって支持しつつ、半導体基板１０を下面側から薄板化することができる。よって、半導体基板１０の加工精度（位置合わせ精度）を向上させることができる。
【０１２７】
また、以上に記載された実施の形態によれば、支持基板１９は、ダイヤモンドからなる。このような構成によれば、デバイス動作時の発熱に対する十分な放熱性を実現することができる。
【０１２８】
また、以上に記載された実施の形態によれば、半導体装置は、半導体層１３の上面における第３の窒化物系半導体層を備える。ここで、第３の窒化物系半導体層は、たとえば、半導体層２０および半導体層６２のうちのいずれか１つに対応するものである。そして、ソース電極１４は、半導体層２０の上面の一部に設けられる。また、ドレイン電極１５は、半導体層２０の上面の一部に設けられる。このような構成によれば、ＡｌＧａＮである半導体層１３の上面にＧａＮである半導体層２０（キャップ層）が形成されるため、薬液耐性などが向上する。
【０１２９】
また、以上に記載された実施の形態によれば、半導体装置は、第４の窒化物系半導体層と、第５の窒化物系半導体層とを備える。ここで、第４の窒化物系半導体層は、たとえば、半導体層５３に対応するものである。また、第５の窒化物系半導体層は、たとえば、半導体層５２に対応するものである。半導体層５３は、半導体層５４の下面に設けられる。半導体層５２は、半導体層５３の下面に設けられる。そして、半導体層５３のバンドギャップは、半導体層５４のバンドギャップおよび半導体層５２のバンドギャップよりも大きい。また、ゲート電極５９は、半導体層５３および半導体層５２に覆われずに露出する、半導体層５４の下面に設けられる。このような構成によれば、半導体基板５０を下面側からエッチング加工して半導体層５４の下面を露出させる際に、半導体層５３をエッチングストップ層として利用することができる。そのため、加工精度を向上させることができる。
【０１３０】
以上に記載された実施の形態によれば、半導体装置の製造方法において、半導体層１２の上面に、半導体層１３を形成する。そして、半導体層１３の上面の一部に、ソース電極１４を形成する。そして、半導体層１３の上面の一部に、ドレイン電極１５を形成する。そして、半導体層１２の下面の、平面視においてソース電極１４とドレイン電極１５との間に、ゲート電極１７を形成する。ここで、半導体層１３のバンドギャップは、半導体層１２のバンドギャップよりも大きい。また、ドレイン電極１５は、ソース電極１４とは離間する。
【０１３１】
このような構成によれば、デバイスの微細化に伴って生じる短チャネル効果を抑制することができる。具体的には、下面（Ｎ面）を用いてトランジスタを形成することができるため、ゲート長の微細化に伴う短チャネル効果を抑制することができる。
【０１３２】
なお、本願明細書に例が示される他の構成のうちの少なくとも１つを、以上に記載された構成に適宜追加した場合、すなわち、以上に記載された構成としては言及されなかった本願明細書に例が示される他の構成が適宜追加された場合であっても、同様の効果を生じさせることができる。
【０１３３】
また、特段の制限がない場合には、それぞれの処理が行われる順序は変更することができる。
【０１３４】
また、以上に記載された実施の形態によれば、半導体層１３の上面に、誘電体層１８を形成する。そして、誘電体層１８の上面に、支持基板１９を形成する。このような構成によれば、支持基板１９によって支持しつつ、半導体基板１０を下面側から薄板化することができる。よって、半導体基板１０の加工精度（位置合わせ精度）を向上させることができる。
【０１３５】
また、以上に記載された実施の形態によれば、支持基板１９は、ダイヤモンドからなる。このような構成によれば、半導体基板１０を下面側から加工する際に、高温処理工程にも耐えうる十分な放熱性を実現することができる。
【０１３６】
また、以上に記載された実施の形態によれば、支持基板１９は、気相成長法によって形成される。このような構成によれば、半導体基板１０を下面側から加工する際に、高温処理工程にも耐えうる十分な放熱性を実現することができる。
【０１３７】
また、以上に記載された実施の形態によれば、支持基板１９は、誘電体層１８の上面に貼り付けられて形成される。このような構成によれば、支持基板１９を貼り付けるよりも前に高温熱処理工程であるソース電極１４の形成工程およびドレイン電極１５の形成工程を経ている。そのため、高温熱処理によって支持基板１９が貼り付け面から剥離してしまうことを防ぐことができる。
【０１３８】
また、以上に記載された実施の形態によれば、支持基板１９が形成された後に、半導体層１２の下面に、ゲート電極１７を形成する。このような構成によれば、支持基板１９によって支持しつつ、半導体基板１０を下面側から薄板化することができる。よって、半導体基板１０の加工精度（位置合わせ精度）を向上させることができる。また、ゲート電極１７が支持基板１９の形成工程よりも後に形成されることとなるため、熱処理によってゲート電極１７が劣化してしまうことを防ぐことができる。
【０１３９】
＜以上に記載された実施の形態における変形例について＞
以上に記載された実施の形態では、それぞれの構成要素の材質、材料、寸法、形状、相対的配置関係または実施の条件などについても記載する場合があるが、これらはすべての局面においてひとつの例であって、本願明細書に記載されたものに限られることはないものとする。
【０１４０】
したがって、例が示されていない無数の変形例、および、均等物が、本願明細書に開示される技術の範囲内において想定される。たとえば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの実施の形態における少なくとも１つの構成要素を抽出し、他の実施の形態における構成要素と組み合わせる場合が含まれるものとする。
【０１４１】
また、矛盾が生じない限り、以上に記載された実施の形態において「１つ」備えられるものとして記載された構成要素は、「１つ以上」備えられていてもよいものとする。
【０１４２】
さらに、以上に記載された実施の形態におけるそれぞれの構成要素は概念的な単位であって、本願明細書に開示される技術の範囲内には、１つの構成要素が複数の構造物から成る場合と、１つの構成要素がある構造物の一部に対応する場合と、さらには、複数の構成要素が１つの構造物に備えられる場合とを含むものとする。
【０１４３】
また、以上に記載された実施の形態におけるそれぞれの構成要素には、同一の機能を発揮する限り、他の構造または形状を有する構造物が含まれるものとする。
【０１４４】
また、本願明細書における説明は、本技術に関連するすべての目的のために参照され、いずれも、従来技術であると認めるものではない。
【０１４５】
また、以上に記載された実施の形態において、特に指定されずに材料名などが記載された場合は、矛盾が生じない限り、当該材料に他の添加物が含まれた、たとえば、合金などが含まれるものとする。
【符号の説明】
【０１４６】
１０，５０  半導体基板、１１，５１  バッファ層、１２，１３，２０，５２，５３，５４，５５，６２  半導体層、１４，５６  ソース電極、１５，５７  ドレイン電極、１６，５８  トレンチ、１６ａ，１６ｂ，５８ａ，５８ｂ  側面、１７，５９  ゲート電極、１８，６０  誘電体層、１９，６１  支持基板、１００，２００，３００，４００，５００，６００，７００，８００  トランジスタ。
【要約】
微細化に伴って生じる短チャネル効果を抑制可能な技術を提供する。半導体装置は、第１の窒化物系半導体層（１２）の上面における第２の窒化物系半導体層（１３）と、第２の窒化物系半導体層の上面の一部におけるソース電極（１４）およびドレイン電極（１５）と、第１の窒化物系半導体層の下面の、平面視においてソース電極とドレイン電極との間におけるゲート電極（１７）とを備え、第２の窒化物系半導体層のバンドギャップは、第１の窒化物系半導体層のバンドギャップよりも大きく、ドレイン電極は、ソース電極とは離間する。【図１】
0006625287.tif 000002
【図２】
0006625287.tif 000003
【図３】
0006625287.tif 000004
【図４】
0006625287.tif 000005
【図５】
0006625287.tif 000006
【図６】
0006625287.tif 000007
【図７】
0006625287.tif 000008
【図８】
0006625287.tif 000009