(57)【特許請求の範囲】
【請求項１】
高速でサンプルを検査する方法において、
放射をサンプルへと方向付け、そこで合焦させるステップと、
サンプルからの放射を受け取り、受け取った放射をイメージセンサへと方向付けるステップと、
イメージセンサを所定の信号で駆動するステップと、
を含み、所定の信号は、イメージセンサからの出力信号のセトリング時間を最小化し、所定の信号は、ルックアップ値の選択に使用される位相アキュムレータによって制御され、前記ルックアップ値は、前記位相アキュムレータの最上位ビットにより選択され、前記位相アキュムレータの余分の最下位ビットにより各クロックサイクル内の分数位相変化が与えられることを特徴とする方法。
【請求項２】
請求項１に記載の方法において、
前記駆動するステップは、初期位相値を位相アキュムレータにロードするステップを含むことを特徴とする方法。
【請求項３】
請求項２に記載の方法において、
前記駆動するステップは、ルックアップ値をアナログ信号に変換するステップを含むことを特徴とする方法。
【請求項４】
請求項３に記載の方法において、
前記駆動するステップは、位相クロックの各サイクルについて、位相インクリメントを位相アキュムレータに加算するステップを含むことを特徴とする方法。
【請求項５】
請求項４に記載の方法において、
前記駆動するステップは、位相アキュムレータの最大値を超えたか否かを判断するステップを含むことを特徴とする方法。
【請求項６】
請求項５に記載の方法において、
前記駆動するステップは、
位相アキュムレータの最大値を超えない場合に、位相アキュムレータの最上位ビットを選択するステップと、前記位相インクリメントを位相アキュムレータに加算する前記ステップと、を含むことを特徴とする方法。
【請求項７】
請求項６に記載の方法において、
前記駆動するステップは、
位相アキュムレータの最大値を超えた場合に、サイクルカウントをインクリメントするステップを含むことを特徴とする方法。
【請求項８】
請求項７に記載の方法において、
前記駆動するステップは、最大のカウントサイクル値を超えたか否かを判断するステップを含むことを特徴とする方法。
【請求項９】
請求項８に記載の方法において、
前記駆動するステップは、
前記最大カウントサイクル値を超えていなければ、位相アキュムレータの最上位ビットを選択する前記ステップと、位相インクリメントを位相アキュムレータに加算する前記ステップを繰り返すステップを含むことを特徴とする方法。
【請求項１０】
請求項９に記載の方法において、
前記駆動するステップは、
最大カウントサイクル値を超えた場合に、前記駆動するステップを停止するステップを含むことを特徴とする方法。
【請求項１１】
請求項２に記載の方法において、
最上位ビットは１６ビットであることを特徴とする方法。
【請求項１２】
請求項１に記載の方法において、
前記受け取った放射は散乱放射であることを特徴とする方法。
【請求項１３】
請求項１に記載の方法において、
受け取った放射は反射放射であることを特徴とする方法。
【請求項１４】
サンプルを検査するシステムにおいて、
光源と、
光検出を行うように構成された装置と、
光を光源からサンプルへと方向付け、サンプルからの光出力、反射、または透過を装置へと方向付けるように構成された光学系と、
装置を駆動する駆動回路と、
を含み、駆動回路は、装置の出力信号のセトリング時間を最小化するカスタム波形ジェネレータを含み、カスタム波形ジェネレータは、クロックおよび制御信号を受け取るための位相アキュムレータと、位相アキュムレータの出力に接続されたルックアップテーブルと、ルックアップテーブルの出力に接続されたデジタル−アナログ変換器と、を含み、前記ルックアップテーブルのルックアップ値は、前記位相アキュムレータの最上位ビットにより選択され、前記位相アキュムレータの余分の最下位ビットにより各クロックサイクル内の分数位相変化が与えられることを特徴とするシステム。
【請求項１５】
請求項１４に記載のシステムにおいて、
光学系は、
光出力、反射、または透過が第一のチャネルに対応するときの第一のチャネルの画像モードリレイと、
光出力、反射、または透過が第二のチャネルに対応するときの第二のチャネルの画像モードリレイと、
を含み、
装置は、第一のチャネルの画像モードリレイと第二のチャネルの画像モードリレイのリレイ出力を受け取るように構成されたイメージセンサであることを特徴とするシステム。
【請求項１６】
請求項１４に記載のシステムにおいて、
装置は半導体薄膜を含み、半導体薄膜は、半導体薄膜の第一の表面の上に形成された回路素子と、半導体薄膜の第二の表面の上に堆積された純ボロン層を含むことを特徴とするシステム。
【請求項１７】
請求項１４に記載のシステムにおいて、
装置は、画像領域の両側にそれぞれ配置された読出し回路を２セット含むことを特徴とするシステム。
【請求項１８】
請求項１４に記載のシステムにおいて、
装置は電子衝突イメージセンサを含むことを特徴とするシステム。
【請求項１９】
請求項１４に記載のシステムにおいて、
装置は１つまたは複数のイメージセンサを含むことを特徴とするシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願
本願は、２０１３年１２月１９日に出願された、“Ｓｙｓｔｅｍ  Ａｎｄ  Ｍｅｔｈｏｄ  Ｆｏｒ  Ｃｌｏｃｋｉｎｇ  Ａ  Ｌｏｗ−Ｎｏｉｓｅ  Ｓｅｎｓｏｒ  Ａｎｄ  Ａｎ  Ｉｎｓｐｅｃｔｉｏｎ  Ｓｙｓｔｅｍ  Ａｎｄ  Ｍｅｔｈｏｄ  Ｕｓｉｎｇ  Ａ  Ｌｏｗ−Ｎｏｉｓｅ  Ｓｅｎｓｏｒ”と題する米国仮特許出願第６１／９１８，１０８号の優先権を主張する。同出願を参照によって本願に援用する。
【０００２】
本願は、２０１２年２月１日に出願された、“Ｈｉｇｈ−ｄｅｎｓｉｔｙ  ｄｉｇｉｔｉｚｅｒ”と題する米国特許出願第１３／３６４，３０８号、２０１２年１２月１０日に出願された、“Ｍｅｔｈｏｄ  ａｎｄ  ａｐｐａｒａｔｕｓ  ｆｏｒ  ｈｉｇｈ  ｓｐｅｅｄ  ａｃｑｕｉｓｉｔｉｏｎ  ｏｆ  ｍｏｖｉｎｇ  ｉｍａｇｅｓ  ｕｓｉｎｇ  ｐｕｌｓｅｄ  ｉｌｌｕｍｉｎａｔｉｏｎ”と題する米国仮特許出願第６１／７３５，４２７号、２０１２年１２月１０日に出願された、“Ｅｌｅｃｔｒｏｎ−ｂｏｍｂａｒｄｅｄ  ｃｈａｒｇｅ−ｃｏｕｐｌｅｄ  ｄｅｖｉｃｅ  ａｎｄ  ｉｎｓｐｅｃｔｉｏｎ  ｓｙｓｔｅｍ  ｕｓｉｎｇ  ＥＢＣＣＤ  ｄｅｔｅｃｔｏｒｓ”と題する米国特許出願第１３／７１０，３１５号、２０１３年３月１０日に出願された、“Ｂａｃｋ−ｉｌｌｕｍｉｎａｔｅｄ  ｓｅｎｓｏｒ  ｗｉｔｈ  ｂｏｒｏｎ  ｌａｙｅｒ”と題する米国特許出願第１３／７９２，１６６号、２０１３年７月２２に出願された、“Ｐｈｏｔｏｃａｔｈｏｄｅ  ｉｎｃｌｕｄｉｎｇ  ｓｉｌｉｃｏｎ  ｓｕｂｓｔｒａｔｅ  ｗｉｔｈ  ｂｏｒｏｎ  ｌａｙｅｒ”と題する米国特許出願第１３／９４７，９７５号、２００９年１０月７日に出願された、“ＴＤＩ  ｓｅｎｓｏｒ  ｍｏｄｕｌｅｓ  ｗｉｔｈ  ｌｏｃａｌｉｚｅｄ  ｄｒｉｖｉｎｇ  ａｎｄ  ｓｉｇｎａｌ  ｐｒｏｃｅｓｓｉｎｇ  ｃｉｒｃｕｉｔｒｙ  ｆｏｒ  ｈｉｇｈ  ｓｐｅｅｄ  ｉｎｓｐｅｃｔｉｏｎ”と題する米国特許出願公開第２０１０／０１８８６５５号、２００９年６月１日に出願された、“Ａｎｔｉ−ｒｅｆｌｅｃｔｉｖｅ  ｃｏａｔｉｎｇ  ｆｏｒ  ｓｅｎｓｏｒｓ  ｓｕｉｔａｂｌｅ  ｆｏｒ  ｈｉｇｈ  ｔｈｒｏｕｇｈｐｕｔ  ｉｎｓｐｅｃｔｉｏｎ  ｓｙｓｔｅｍｓ”と題する米国特許出願公開第２０１０／０３０１４３７号、２００７年５月２５日に出願された、“Ｉｎｓｐｅｃｔｉｏｎ  ｓｙｓｔｅｍ  ｕｓｉｎｇ  ｂａｃｋ  ｓｉｄｅ  ｉｌｌｕｍｉｎａｔｅｄ  ｌｉｎｅａｒ  ｓｅｎｓｏｒ”と題する米国特許出願公開第２０１１／００７３９８２号、２００９年１０月２７日に発行された、“Ｃｏｎｔｉｎｕｏｕｓ  ｃｌｏｃｋｉｎｇ  ｏｆ  ＴＤＩ  ｓｅｎｓｏｒｓ”と題する米国特許第７，６０９，３０９号、および２０１１年５月３１日に発行された、“Ａｐｐａｒａｔｕｓ  ｆｏｒ  ｃｏｎｔｉｎｕｏｕｓ  ｃｌｏｃｋｉｎｇ  ｏｆ  ＴＤＩ  ｓｅｎｓｏｒｓ”と題する米国特許第７，９５２，６３３号に関連している。これらの出願および特許を参照によって本願に援用する。
【０００３】
本願は、可視、ＵＶ、深ＵＶ（ＤＵＶ）、真空ＵＶ（ＶＵＶ）、極端ＵＶ（ＥＵＶ）波長の放射の検出に適したイメージセンサとそれに関連する電子回路および、このようなイメージセンサの動作方法に関する。センサと回路は、フォトマスク、レティクル、および半導体ウェハを検査するために使用されるものを含む検査システムでの使用に特に好適である。
【背景技術】
【０００４】
集積回路業界では、ますます微細な、その大きさが２０ｎｍ未満であるかもしれないような欠陥や粒子を検出するための、さらに高感度な検査ツールが必要とされている。これらの同じ検査ツールには、例えばスクラッチやウォータマーク等、その大きさが１μｍ未満から数ｍｍの範囲に及ぶかもしれない大きな欠陥を検出し、また、山谷の高低差が数ｎｍまたは１ｎｍ未満であるかもしれない表面粗さまたはヘイズ(haze)を測定できることが求められる。検査ツールはまた、高反射率と低反射率のパターンおよびフィルム上の、またはその内部の欠陥と粒子も検出できなければならない。
【０００５】
小さい粒子、小さい欠陥、低コントラストの欠陥、および高低差の小さい粗さによる光の散乱は非常に弱いものにすぎない。フォトマスク、レティクル、および半導体ウェハ上の小さい欠陥または粒子を検出するには、低ノイズ駆動および読出し電子部品を備える低ノイズセンサが必要である。信号のノイズレベルは、センサの真性ノイズレベル、読出し電子部品のノイズレベルおよび、例えばセンサとそれに関連する電子部品を駆動するクロック信号等、内外の発生源からの信号に結合されるノイズの量に依存する。
【０００６】
２００９年１０月２７に発行された、“Ｃｏｎｔｉｎｕｏｕｓ  ｃｌｏｃｋｉｎｇ  ｏｆ  ＴＤＩ  ｓｅｎｓｏｒｓ”と題する米国特許第７，６０９，３０９号と２０１１年５月３１日に発行された、“Ａｐｐａｒａｔｕｓ  ｆｏｒ  ｃｏｎｔｉｎｕｏｕｓ  ｃｌｏｃｋｉｎｇ  ｏｆ  ＴＤＩ  ｓｅｎｓｏｒｓ”題する米国特許第７，９５２，６３３号には、低ノイズＣＣＤセンサのクロックを駆動するのに有益な波形が記載されている。‘６３３号特許にはさらに、これらの波形を生成し、ＣＣＤセンサを駆動するためのＦＰＧＡ、デジタル−アナログ変換器（ＤＡＣ）、フィルタ、およびパワードライバまたはバッファを使った回路が記載されている。このような回路を実装するには、複数の集積回路が必要である。１００万またはそれ以上の画素と数十または数百の出力チャネルを有するＣＣＤンサの場合、そのような回路を実装するために、多数の集積回路と大型の回路基板面積が必要となるであろう。このような実装の結果、信号の一部はセンサまで長い（例えば数ｃｍ）距離を移動しなければならず、それによって、ノイズ、クロストーク、および接地帰路電流を、そのセンサからの低レベル信号検出を可能にするのに十分に制御することが困難となる。
【０００７】
先行技術のＣＣＤセンサと駆動回路の重要な限界は、ＣＣＤからの信号読出しのタイミングを示している図１１を参照するとよくわかる。図１１は、出力電圧１１１０の波形とリセットクロック１１０１の波形を、どちらも時間に関して示している。リセットクロックは、１画素後に出力電圧をリセットして、次の画素を出力できるようにする。リセットクロック１１０１が矢印１１０２により示されているようにハイ（正）であるとき、その前の画素からの出力電荷が放電され、出力信号は矢印１１１５の波形により示されるリセットレベルまで収束する。
【０００８】
出力電圧１１１０は、特にセンサが半導体および関連する業界における検査および計測応用に求められるような高速で動作しているときに、信号−ノイズ比とＣＣＤイメージセンサの出力信号の精度を低下させる可能性のあるいくつかの現実的な問題を呈している。リセットクロック１１０１が矢印１１０３の波形により示されているように低電圧から高電圧に切り替わると、リセットトランジスタが必然的にＣＣＤ上の出力検出ノードの付近に物理的に位置付けられるため、その電圧振幅の一部が出力電圧に結合される。この結合により、矢印１１１２の波形で示されるように、出力電圧１１１０が不安定となる。
【０００９】
さらに、リセットクロック１１０１が矢印１１０４の波形で示されるようにローへと下がるとき、このハイからローへの推移も同様に出力電圧に結合されて、矢印１１１４の波形で示されるようにそれを不安定化させる。その後まもなく、出力電圧１１１０は、１１１５の波形で示されるリセットレベルへと収束して安定する。画素からの信号が出力に送られると、出力電圧はリセットレベルからより低いレベル、例えば矢印１１１７により示されるレベルまで低下するが、これは、信号が電子を含み、したがって負の電荷であるからである。図１１において、矢印１１１７により示されるレベルは、飽和画素、すなわち最大信号に対応する出力電圧を表しており、矢印１１１９により示される他のレベルは、最大よりずっと低い信号に対応する出力電圧を表す。図示されていないが、一般には、矢印１１１５により示される波形のリセットレベルから矢印１１１７または１１１９により示される波形の信号レベルへと移行した後にある程度のセトリング時間がある。
【００１０】
図１１において、第一の画素の信号は矢印１１１７および１１１５における出力電圧間の差に比例し、第二の画素の信号は、矢印１１１５および１１１９の出力電圧間の差に比例する。通常、相関２重サンプリングを使って矢印１１１５におけるリセット電圧と、例えば矢印１１１７および１１１９における出力電圧との差が測定される。相関２重サンプリングはよく知られた手法であり、例えば、Ｊ．Ｒ．Ｊａｎｅｓｉｃｋ，“Ｓｃｉｅｎｔｉｆｉｃ  Ｃｈａｒｇｅ−Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅｓ”，ＳＰＩＥ  Ｐｒｅｓｓ，２００１，ｐｐ．５５６−５６１に記載されている。
【００１１】
図１１からわかるように、信号を高速で、例えば約２５ＭＨｚまたはそれ以上の速度で読み出す必要がある場合、出力電圧１１１０が矢印１１１５におけるリセット電圧と、例えば矢印１１１７および１１１９における信号電圧まで収束するのに短時間しかない。例えば、５０ＭＨｚであれば、１画素についての合計時間は２０ｎｓである。リセットクロックパルスは、必然的に、この時間よりはるかに短くなければならず、立上りおよび立下り時間は長くとも１から２ｎｓである。高速で立ち上り、立ち下るこのような短いパルスは必然的に、出力電圧を大きく不安定化する原因となる。出力電圧が収束するために利用できるのは数ｎｓだけである。ある場合には、信号が十分に安定化するには時間が足りないかもしれず、それがノイズの多い画像データにつながる。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】米国特許第７４７１３１５号
【発明の概要】
【発明が解決しようとする課題】
【００１３】
したがって、低ノイズで高速に画像データを取得でき、しかも上記の欠点の一部または全部を克服するイメージセンサとそれに関連する電子部品に対する必要性が生じている。
【課題を解決するための手段】
【００１４】
高速でサンプルを検査する方法を説明する。この方法は、放射をサンプルへと方向付け、そこで合焦させるステップと、サンプルからの放射を受け取り、受け取った放射をイメージセンサへと方向付けるステップと、を含む。受け取った放射は、散乱放射でも反射放射でもよい。特に、この方法は、イメージセンサを所定の信号で駆動するステップを含む。所定の信号は、イメージセンサの出力信号のセトリング時間を最小化する。所定の信号は、ルックアップ値から生成される。一連のルックアップ値は、位相アキュムレータによって決定される。
【００１５】
駆動するステップはさらに、初期位相値をロードするステップと、位相アキュムレータの最上位ビットをルックアップテーブル内のアドレスとして選択するステップと、対応するルックアップ値をアナログ信号に変換するステップと、をさらに含むことができる。１つの実施形態において、位相クロックの各サイクルについて、位相インクリメントを位相アキュムレータに加算できる。
【００１６】
駆動するステップは、位相アキュムレータの最大値を超えたか否かを判断するステップをさらに含むことができる。位相アキュムレータの最大値を超えていなければ、位相アキュムレータの最上位ビット（例えば、１６ビット）を選択でき、位相インクリメントを位相アキュムレータに加算できる。位相アキュムレータの最大値を超えていれば、サイクルカウントをインクリメントできる。駆動するステップは、最大カウントサイクル値を超えたか否かを判断するステップをさらに含むことができる。最大カウントサイクル値を超えていなければ、最上位ビットをルックアップテーブル内のアドレスとして選択するステップと、位相アキュムレータに位相インクリメントを加算するステップを繰り返すことができる。最大カウントサイクル値を超えていれば、駆動するステップを停止できる。
【００１７】
サンプルを検査するシステムも説明する。このシステムは、光源と、光検出を実行するように構成された装置と、光を光源からサンプルへと方向付け、サンプルからの光出力、反射、または透過を装置へと方向付けるように構成された光学系と、駆動回路と、を含む。特に、装置を駆動する駆動回路は、カスタム波形ジェネレータを含む。
【００１８】
カスタム波形ジェネレータは、装置の出力信号のセトリング時間を最小化する。カスタム波形ジェネレータは、クロックおよび制御信号を受け取る位相アキュムレータと、位相アキュムレータの出力に接続されたルックアップテーブルと、ルックアップテーブルの出力に接続されたデジタル−アナログ変換器と、を含む。
【００１９】
１つの実施形態において、光学系は第一および第二のチャネルの画像モードリレイを含む。第一のチャネルの画像モードリレイは、光出力、反射、または透過が第一のチャネルに対応するときに使用される。第二のチャネルの画像モードリレイは、光出力、反射、または透過が第二のチャネルに対応するときに使用される。装置は、第一のチャネルの画像モードリレイと第二のチャネルの画像モードリレイのリレイ出力を受け取るように構成されたイメージセンサであってもよい。
【００２０】
１つの実施形態において、装置は半導体薄膜を含んでいてもよい。他の実施形態において、半導体薄膜は、半導体薄膜の第一の表面の上に形成された回路素子と、半導体薄膜の第二の表面の上に堆積された純ボロン層を含んでいてもよい。また別の実施形態において、装置は電子衝突イメージセンサを含んでいてもよい。また別の実施形態において、装置は１つまたは複数のイメージセンサ、例えばＴＤＩ（ｔｉｍｅ  ｄｅｌａｙ  ｉｎｔｅｇｒａｔｉｏｎ）センサを含んでいてもよい。ＴＤＩセンサは、２面に設けられた読出し回路を有していてもよく、これらは２種類の信号を同時に読み出すために使用される。
【００２１】
サンプルは、検査中に光学系に関して移動するステージによって支持されてもよい。装置がＴＤＩセンサであるとき、ＴＤＩセンサは検出された光を電荷に変換してもよい。電荷はＴＤＩセンサ内でステージの移動と同期してシフトされてもよい。
【００２２】
例示的検査システムは１つまたは複数の照明路を含んでいてもよく、これは異なる入射角および／または異なる方位角から、および／または異なる波長および／または偏光状態でサンプルを照射する。例示的検査システムは１つまたは複数の集光路を含んでいてもよく、これはサンプルから異なる方向に反射され、または散乱した光を集め、および／または異なる波長および／または異なる偏光状態に感応する。
【図面の簡単な説明】
【００２３】
【図１】ある例示的な検査システムを示す図である。
【図２Ａ】ライン照明および１つまたは複数の集光路を有するある例示的な検査システムを示す図である。
【図２Ｂ】ライン照明および１つまたは複数の集光路を有するある例示的な検査システムを示す図である。
【図３】垂直および斜光照明によるある例示的な検査システムを示す図である。
【図４】明視野および暗視野照明路を有するある例示的な検査システムを示す図である。
【図５Ａ】本明細書に記載のシステム、回路、および方法で使用できる読出し回路を２セット含むある例示的な分割読出しイメージセンサを示す図である。
【図５Ｂ】図５Ａに示されているような分割読出しイメージセンサの動作を示す図である。
【図６】本明細書に記載のシステム、回路、および方法における各種の信号の例示的な駆動波形を示す図である。
【図７Ａ】本明細書に記載の実施形態によるＣＣＤ出力信号のセトリング時間を改善するために、カスタム波形ジェネレータにより生成されたある例示的なリセットクロック波形を示す図である。
【図７Ｂ】ＣＣＤまたはその他のセンサの出力信号のセトリング時間を最適化するか、そのノイズレベルを低減化させるためにカスタム波形ジェネレータにより生成可能なその他の波形を示す図である。
【図７Ｃ】ＣＣＤまたはその他のセンサの出力信号のセトリング時間を最適化するか、そのノイズレベルを低減化させるためにカスタム波形ジェネレータにより生成可能なその他の波形を示す図である。
【図７Ｄ】ＣＣＤまたはその他のセンサの出力信号のセトリング時間を最適化するか、そのノイズレベルを低減化させるためにカスタム波形ジェネレータにより生成可能なその他の波形を示す図である。
【図８】本明細書に記載のシステム、回路、および方法で使用できるある例示的なカスタム波形ジェネレータを示す図である。
【図９】本明細書に記載のシステム、回路、および方法で使用できるカスタム波形を生成するある例示的な方法を示す図である。
【図１０】本明細書に記載の回路を組み込んだある例示的な検出器アセンブリを示す図である。
【図１１】先行技術のセンサと電子部品のための一般的なリセットクロックおよび出力電圧波形を示す図である。
【発明を実施するための形態】
【００２４】
本明細書においては、半導体検査システムのための改良されたセンサを説明する。以下の説明は、当業者が本発明を製造し、使用できるようにするために、ある特定の用途とその要求事項に関して提示されている。本明細書で使用されるかぎり、「上」、「下」、「上方」、「下方」、「上方向」、「より下」、「下方向」等の方向を示す用語は、説明を目的として相対位置を提供しようとするものであり、絶対基準系を指示するものではない。説明されている実施形態に対する様々な改変は当業者にとって明らかとなり、本明細書中で定義される一般的原理は他の実施形態にも当てはめることができる。したがって、本発明は図および説明文で示されている特定の実施形態に限定されるものではなく、本明細書において開示されている原理と新規の特徴と矛盾しない最も広い範囲が付与される。
【００２５】
図１は、ウェハ、レティクル、またはフォトマスク等のサンプル１０８を検査または測定するように構成されたある例示的な検査システム１００を示す。サンプル１０８はステージ１１２上に載せられており、サンプル１０８の様々な領域を光学系の下に移動させやすい。ステージ１１２は、Ｘ−ＹステージまたはＲ−θステージを含んでいてもよい。いくつかの実施形態において、ステージ１１２は、検査中にサンプル１０８の高さを調節して、焦点が合ったままの状態にすることができる。他の実施形態において、対物レンズ１０５を調節して焦点の合った状態に保つことができる。
【００２６】
光源１０２は、１つまたは複数のレーザおよび／または広帯域光源を含んでいてもよい。光源１０２は、ＤＵＶおよび／またはＶＵＶ放射を発してもよい。対物レンズ１０５を含む光学系１０３は、その放射をサンプル１０８に向かって方向付け、そこで合焦させる。光学素子１０３はまた、ミラー、レンズ、および／またはビームスプリッタ（簡素化するために図示されていない）も含んでいてよい。サンプル１０８から反射され、またはそこで散乱した光は光学系１０３によって集光され、検出器アセンブリ１０４の中にある検出器１０６に向かって方向付けられ、そこで合焦される。
【００２７】
検出器アセンブリ１０４は、検出器１０６を駆動および／または制御するために、本明細書で説明される回路の少なくとも１つを含むか、本明細書で説明される方法の少なくとも１つを実行する。検出器１０６は、２次元アレイセンサまたは１次元ラインセンサを含んでいてもよい。１つの実施形態において、検出器１０６の出力はコンピューティングシステム１１４に供給され、それがこの出力を分析する。コンピューティングシステム１１４は、プログラム命令１１８によって構成され、これはキャリア媒体１１６上に保存できる。
【００２８】
１つの実施形態において、光源１０２は、アーク灯などの連続光源、レーザポンププラズマ光源、またはＣＷレーザであってもよい。他の実施形態において、光源１０２は、モード同期レーザ、Ｑスイッチレーザ、またはＱスイッチレーザによりポンピングされたプラズマ光源等のパルス式光源であってもよい。Ｑスイッチレーザを組み込んだ検査システム１００の１つの実施形態において、検出器１０６の中のイメージセンサ（複数の場合もある）は、レーザパルスと同期される。この実施形態において、イメージセンサは、レーザパルス中にＴＤＩモードで動作してもよく、その後、レーザパルスの合間にセンサの両側での複数の出力を通じてデータを読み出してもよい。
【００２９】
検査システム１００の１つの実施形態は、サンプル１０８上の線を照明し、散乱および／または反射光を１つまたは複数の暗視野および／または明視野集光路で集光する。この実施形態において、検出器１０６はラインセンサまたは電子衝突ラインセンサを含んでいてもよい。
【００３０】
検査システム１００の他の実施形態は、サンプル１０８上の複数の点を照明し、散乱および／または反射光を１つまたは複数の暗視野および／または明視野集光路で集光する。この実施形態において、検出器１０６は、２次元アレイセンサまたは電子衝突２次元アレイセンサを含んでいてもよい。
【００３１】
検査システム１００の各種の実施形態のさらに詳細な点は、２０１２年７月９日に出願された、“Ｗａｆｅｒ  ｉｎｓｐｅｃｔｉｏｎ  ｓｙｓｔｅｍ”と題する米国特許出願第１３／５５４，９５４号、２００９年７月１６日に公開された、“Ｓｐｌｉｔ  ｆｉｅｌｄ  ｉｎｓｐｅｃｔｉｏｎ  ｓｙｓｔｅｍ  ｕｓｉｎｇ  ｓｍａｌｌ  ｃａｔａｄｉｏｐｔｒｉｃ  ｏｂｊｅｃｔｉｖｅｓ”と題する米国特許出願公開第２００９／０１８０１７６号、２００７年１月４日に公開された“Ｂｅａｍ  ｄｅｌｉｖｅｒｙ  ｓｙｓｔｅｍ  ｆｏｒ  ｌａｓｅｒ  ｄａｒｋ−ｆｉｅｌｄ  ｉｌｌｕｍｉｎａｔｉｏｎ  ｉｎ  ａ  ｃａｔａｄｉｏｐｔｒｉｃ  ｏｐｔｉｃａｌ  ｓｙｓｔｅｍ”と題する米国特許出願公開第２００７／０００２４６５号、１９９９年１２月７日に発行された、“Ｕｌｔｒａ−ｂｒｏａｄｂａｎｄ  ＵＶ  ｍｉｃｒｏｓｃｏｐｅ  ｉｍａｇｉｎｇ  ｓｙｓｔｅｍ  ｗｉｔｈ  ｗｉｄｅ  ｒａｎｇｅ  ｚｏｏｍ  ｃａｐａｂｉｌｉｔｙ”と題する米国特許第５，９９９，３１０号、および２００９年４月２８日に発行された、“Ｓｕｒｆａｃｅ  ｉｎｓｐｅｃｔｉｏｎ  ｓｙｓｔｅｍ  ｕｓｉｎｇ  ｌａｓｅｒ  ｌｉｎｅ  ｉｌｌｕｍｉｎａｔｉｏｎ  ｗｉｔｈ  ｔｗｏ  ｄｉｍｅｎｓｉｏｎａｌ  ｉｍａｇｉｎｇ”と題する米国特許第７，５２５，６４９号に記載されている。これらの特許および特許出願のすべてを参照によって本願に援用する。
【００３２】
図２Ａおよび２Ｂは、本発明の他の例示的な実施形態による、本明細書に記載された回路および／または方法を組み込んだ暗視野検査システムの態様を示している。図２Ａにおいて、照明光学系２０１はレーザシステム２２０を含み、これは光２０２を生成し、それがミラーまたはレンズ２０３によって検査対象ウェハまたはフォトマスク（サンプル）２１１の表面上の線２０５で合焦される。集光光学系２１０は、線２０５から散乱した光を、レンズおよび／またはミラー２１２および２１３を使ってセンサ２１５へと方向付ける。集光光学系２１０の光軸２１４は、線２０５の照明平面内にない。いくつかの実施形態において、光軸２１４は線２０５に対してほぼ垂直である。センサ２１５はアレイセンサ、例えばリニアアレイセンサを含む。本明細書に記載されている回路および／または方法のうちの１つまたは複数が、センサ２１５の駆動または制御に使用される。
【００３３】
図２Ｂは、複数の暗視野集光システム２３１、２３２および２３３の１つの実施形態を示し、各集光システムは図２Ａの集光光学系２１０と実質的に同様である。集光システム２３１、２３２および２３３は、図２Ａの照明光学系２０１と実質的に同様の照明光学系と共に使用されてもよい。各集光システム２３１、２３２および２３３には、そのセンサを駆動および／または制御するための本明細書中に記載の回路および／または方法のうちの１つまたは複数を取り入れられている。サンプル２１１はステージ２２１上に支持され、これは検査対象領域を光学系の下で移動させる。ステージ２２１は、Ｘ−ＹステージまたはＲ−θステージを含んでいてもよく、これは好ましくは検査中に実質的に連続的に移動して、最小限のデッドタイムでサンプルの大きな領域を検査する。
【００３４】
図２Ａおよび２Ｂに示される実施形態による検査システムに関するより詳細な事柄は、２００９年４月２８日に発行された、“Ｓｕｒｆａｃｅ  ｉｎｓｐｅｃｔｉｏｎ  ｓｙｓｔｅｍ  ｕｓｉｎｇ  ｌａｓｅｒ  ｌｉｎｅ  ｉｌｌｕｍｉｎａｔｉｏｎ  ｗｉｔｈ  ｔｗｏ  ｄｉｍｅｎｓｉｏｎａｌ  ｉｍａｇｉｎｇ”と題する米国特許第７，５２５，６４９号に記載されている。参照により本願に援用される、２００３年８月１９日に発行された、“Ｓｙｓｔｅｍ  ｆｏｒ  ｄｅｔｅｃｔｉｎｇ  ａｎｏｍａｌｉｅｓ  ａｎｄ／ｏｒ  ｆｅａｔｕｒｅｓ  ｏｆ  ａ  ｓｕｒｆａｃｅ”と題する米国特許第６，６０８，６７６号にもまた、パターンなし、またはパターン付きウェハの検査に適したライン照明システムが記載されている。
【００３５】
図３は、垂直および斜光照明ビームの両方を用いてサンプル上の粒子または欠陥を検出するように構成された検査システム３００を示す。この構成において、レーザシステム３３０がレーザビーム３０１を供給する。レンズ３０２は、空間フィルタ３０３を通じてビーム３０１を合焦させる。レンズ３０４は、ビームをコリメートして、それを偏光ビームスプリッタ３０５へと伝える。ビームスプリッタ３０５は、第一の偏光成分を垂直照明路へと通過させ、第二の偏光成分を斜光照明路へと通過させ、第一および第二の成分は直交する。垂直照明路３０６において、第一の偏光成分は、光学系３０７によって合焦され、ミラー３０８によって、サンプル３０９の表面に向かって反射される。サンプル３０９（例えば、ウェハまたはフォトマスク）により散乱した放射は、放物面鏡３１０によって集光され、センサ３１１に合焦される。
【００３６】
斜光照明路３１２において、第二の偏光成分は、ビームスプリッタ３０５によってミラー３１３へと反射され、これが二分の一波長板３１４を通じてそのようなビームを反射し、これが光学系３１５により、サンプル３０９で合焦される。斜光路３１２内の斜光放射ビームから発せられ、サンプル３０９で散乱した放射は、放物面鏡３１０によって集光され、センサ３１１で合焦される。センサ３１１と照明された領域（サンプル３０９上の垂直および斜光照明路から）は、好ましくは、放物面鏡３１０の焦点上にある。
【００３７】
放物面鏡３１０は、サンプル３０９からの散乱放射をコリメートして、平行ビーム３１６とする。平行ビーム３１６は次に、対物レンズ３１７により、アナライザ３１８を通じてセンサ３１１で合焦される。放物面形状以外の形状の湾曲した鏡面もまた使用できる点に留意されたい。器具３２０は、ビームとサンプル３０９との間の相対的移動を提供でき、それによってサンプル３０９の表面全体にわたって点が走査される。本明細書に記載の回路および／または方法のうちの１つまたは複数が、センサ３１１の駆動または制御に使用される。参照によって本願に援用される、２００１年３月１３日に発行された、“Ｓａｍｐｌｅ  ｉｎｓｐｅｃｔｉｏｎ  ｓｙｓｔｅｍ”と題する米国特許第６，２０１，６０１号には、検査システム３００についてより詳しく記載されている。
【００３８】
図４は、明視野および暗視野検査モードを有する検査システムとして構成されたある例示的な反射屈折画像形成システム４００を示す。システム４００には２つの光源、すなわちレーザ４０１と広帯域光源モジュール４２０が組み込まれていてもよい。
【００３９】
暗視野モードでは、適応光学系４０２が、検査対象表面上のレーザ照明ビームの大きさと分布を制御する。機械的筐体４０４は、絞り付き窓４０３と、レーザを光軸に沿ってサンプル４０８の表面へと垂直入射として方向転換させるためのプリズム４０５と、を含む。プリズム４０５はまた、サンプル４０８の表面特徴物からの鏡面反射を対物レンズ４０６の外へと方向付ける。対物レンズ４０６は、サンプル４０８で散乱した光を集光し、それをセンサ４０９の上で合焦させる。対物レンズ４０６のためのレンズは、反射屈折対物レンズ４１２、合焦レンズ群４１３、およびチューブレンズ部４１４の一般的な形態で提供でき、これは任意選択でズーム機能を有していてもよい。レーザ４０１は、高繰り返しパルスレーザ、例えばモード同期レーザまたはＣＷレーザであってもよい。
【００４０】
明視野モードでは、広帯域照明モジュール４２０が、広帯域光をビームスプリッタ４１０へと方向付け、それがこの光を合焦レンズ群４１３と反射屈折対物レンズ４１２に向かって反射する。反射屈折対物レンズ４１２は、サンプル４０８を広帯域光で照明する。サンプルから反射され、または散乱した光は、対物レンズ４０６によって集光され、センサ４０９で合焦される。広帯域照明モジュール４２０は例えば、レーザポンププラズマ光源またはアーク灯を含む。広帯域照明モジュール４２０はまた、反射屈折対物レンズ４１２に関するサンプル４０８の高さを制御するための信号を供給するオートフォーカスシステムを含んでいてもよい。
【００４１】
本明細書に記載の回路および／または方法の１つまたは複数が、センサ４０９の駆動または制御に使用される。参照によって本願に援用される、２００７年１月４日に公開された、“Ｂｅａｍ  ｄｅｌｉｖｅｒｙ  ｓｙｓｔｅｍ  ｆｏｒ  ｌａｓｅｒ  ｄａｒｋ−ｆｉｅｌｄ  ｉｌｌｕｍｉｎａｔｉｏｎ  ｉｎ  ａ  ｃａｔａｄｉｏｐｔｒｉｃ  ｏｐｔｉｃａｌ  ｓｙｓｔｅｍ”と題する特許出願公開第２００７／０００２４６５号に、システム４００がより詳しく説明されている。
【００４２】
図５Ａは、本明細書において開示される本発明のいくつかの実施形態に中で使用されるある例示的な分割読出しイメージセンサ５００を示す。イメージセンサ５００は、２セットの読出し回路５０１Ａおよび５０１Ｂを含み、これらは画像領域５０３の両側に配置される。画像領域５０３は、その感光面上に純ボロン層を含んでいてもよい。読出し回路５０１Ａおよび５０１Ｂは、シリアルレジスタ５０２Ａおよび５０２Ｂと読出しアンプ５０４Ａおよび５０４Ｂのほか、転送ゲート等のその他の構成要素を含むことができる。読出し回路５０１Ａおよび５０１Ｂのほか、センサ５００のその他の構成要素の例示的実施形態は、参照によって本願に援用され、２００９年１０月２７日に発行された、“Ｃｏｎｔｉｎｕｏｕｓ  Ｃｌｏｃｋｉｎｇ  ｏｆ  ＴＤＩ  Ｓｅｎｓｏｒｓ”と題する米国特許第７，６０９，３０９号に記載されている。画像領域５０３は、画素の２次元（２Ｄ）アレイを含み、これらは列状に配置されて、領域５０３Ａ内の列の画素を読出し方向Ａに転送することができ、領域５０３Ｂ内の列の画素を読出し方向Ｂに転送することができる。領域５０３Ａの一番上の行と領域５０３Ｂの一番下の行は、それぞれシリアルレジスタ５０２Ａおよび５０２Ｂへと同時に読み出すことができる。すると、最も単純なケースでは、一度に１画素ずつ読み出される。好ましい実施形態において、シリアルレジスタ５０２Ａおよび５０２Ｂは、複数のレジスタセグメントに分割でき（例えば、図５Ａは、各シリアルレジスタが６つのセグメントに分割されている様子を示している）、それによって複数のアンプ５０４Ａおよび５０４Ｂを使った並行読出しが可能となる。
【００４３】
特に、読出し回路５０１Ａおよび５０１Ｂは、独立して動作でき、それによってイメージセンサ５００は、２つの読出し方向ＡおよびＢを提供できる。分割読出しモードでは、画像領域５０３の各側（すなわち、側５０３Ａおよび５０３Ｂ）を同時にクロック制御して、１つの画像の行をそれぞれの出力チャネルへと読み出すことができる。１つの実施形態において、画像領域５０３は１０００の行を有していてもよく、各行は複数の画素により形成される。したがって、分割読出しモード中、５００の行を方向Ａへと読み出すことができ、それと同時に５００の行を方向Ｂへと読み出すことができる。
【００４４】
この分割読み出しモードは、イメージセンサ内の電荷結合素子（ＣＣＤ）ドライバのタイミング制御された作動に基づいて可能となる。例えば、複数のＣＣＤクロック信号Ｐ１ａ、Ｐ２ａ、Ｐ３ａ、Ｐ１ｂ、Ｐ２ｂ、Ｐ３ｂを使って、画像領域５０３内の電荷の転送を制御できる。この例示的なセンサにおいては１画素につき３つのクロック信号が示されているが、当業界においては、２、３および４相クロックのためのＣＣＤ設計が知られている。２または４相クロックを、本発明の代替的な実施形態において使用してもよい。図５Ｂに示されているように、ＣＣＤクロックＰ１ａ、Ｐ２ａ、Ｐ３ａ、Ｐ１ｂ、Ｐ２ｂおよびＰ３ｂは、ゲート電極群（以下、ゲートという）を駆動することを特徴とすることができる。イメージセンサの１つの好ましい実施形態において、３つのゲートが各画素について提供され、３相を提供する。図５Ｂでは、２つの画素５１０および５１１が示されており、ゲート５３１、５３２、５３３が画素５１０の上方に位置付けられ、ゲート５３４、５３５、５３６が画素５１１の上方に位置付けられている。イメージセンサにおいて、画素５１０および５１１は、読出し軸に沿って整列されて、画像領域５０３を形成する画素の２Ｄアレイの列の一部を形成する。
【００４５】
画像領域５０３は、光センサまたは荷電粒子センサとして実装できる。１つの光センサの実施形態において、画像領域５０３は、感光ｐ型シリコン基板５１４と、ｎ型埋め込みチャネル５１３を含むことができる。シリコン基板５１４内の静電力は、クロック入力信号（例えば、クロック信号Ｐ１ａ、Ｐ２ａ、Ｐ３ａ、Ｐ１ｂ、Ｐ２ｂ、Ｐ３ｂのうちの１つ）によって特定のゲートに印加される電圧レベルにより決定される。高電圧はゲートの下へのポテンシャルの「井戸」の形成を誘発し、それに対し、低電圧は電子の移動に対するポテンシャルバリアを形成する。１つの画素からのその電荷が他の画素と混ざるのを確実になくすために、あるゲート電圧は、隣接するゲート電圧がローへと駆動されるとハイに駆動される。時間５７０での初期状態で、画素５１０および５１１のゲート５３１および５３４はそれぞれ、ハイレベルの電圧を有してポテンシャルの井戸を形成し、それが統合された電荷（すなわち電子）を回収して保持し、（画素５１０の）ゲート５３２、５３３および（画素５１１の）５３５、５３６は、ローレベルの電圧を有してポテンシャルバリアを形成する。その後の時間５７１では、画素５１０および５１１のゲート５３２および５３５がそれぞれ、ハイレベルの電圧を有してポテンシャルの井戸を形成し、それが統合された電荷（すなわち電子）を回収して保持し、（画素５１０の）ゲート５３１、５３３と（画素５１１の）５３４、５３６は、ローレベルの電圧を有してポテンシャルバリアを形成する。さらに次の時間５７２で、画素５１０および５１１のゲート５３３および５３６はそれぞれ、ハイレベルの電圧を有して、統合された電荷（すなわち電子）を持つポテンシャルの井戸を形成し、（画素５１０の）５３１、５３２と（画素５１１の）５３４、５３５は、ローレベルの電圧を有して、これがポテンシャルのバリアを形成する。電荷がシフトするとき、隣接するゲートは好ましくは、どちらも短時間だけハイレベルの電圧を有し、それによって電荷の転送が容易となる点に留意されたい。それゆえ、時間５７０から時間５７１までに、電荷は左から右へ、すなわち画素５１０から画素５１１へシフトする。電荷の同様の方向的シフトが時間５７１から時間５７２までにも起こる。図５Ａの領域５０３Ａおよび５０３Ｂの中で別のクロックを使用することにより、転送方向を２つの領域の中で独立して制御できる。
【００４６】
分割読出しイメージセンサ５００のさらに詳細な事柄は、参照によって本願に援用される、２０１３年１２月４日に出願された、“Ｍｅｔｈｏｄ  ａｎｄ  ａｐｐａｒａｔｕｓ  ｆｏｒ  ｈｉｇｈ  ｓｐｅｅｄ  ａｃｑｕｉｓｉｔｉｏｎ  ｏｆ  ｍｏｖｉｎｇ  ｉｍａｇｅｓ  ｕｓｉｎｇ  ｐｕｌｓｅｄ  ｉｌｌｕｍｉｎａｔｉｏｎ”と題する米国特許出願第１４／０９６，９１１号において提供されている。その他の例示的なイメージセンサに関する別の詳細事項は、参照によって本願に援用される、２００９年５月５日に発行された、“Ｍｅｔｈｏｄ  ａｎｄ  ａｐｐａｒａｔｕｓ  ｆｏｒ  ｓｉｍｕｌｔａｎｅｏｕｓ  ｈｉｇｈ−ｓｐｅｅｄ  ａｃｑｕｉｓｉｔｉｏｎ  ｏｆ  ｍｕｌｔｉｐｌｅ  ｉｍａｇｅｓ”と題する米国特許第７，５２８，９４３号において提供されている。
【００４７】
図６は、ＣＣＤイメージセンサのクロック信号のための例示的な駆動電圧を示している。このようなクロック信号は、本明細書に記載の回路と方法によって生成されてもよい。ＣＣＤでは、電荷は１つの記憶素子から他の素子へと、電荷が出力アンプに到達するまで転送する必要がある。前述のように、電荷を転送するには複数のクロック信号が必要となる。このようなクロックは、分割読出しイメージセンサを含まない実施形態にも、分割読出しイメージセンサを含む実施形態にも必要である。ＣＣＤの設計に応じて、一般的に２つ、３つ、または４つのクロック信号（または、分割読出しＣＣＤの場合は、おそらくこれらの数の２倍）が必要となる。好ましい実施形態において、これらのクロック信号は正弦波または実質的に正弦波である。正弦波の波形を使用する利点は、電荷の転送がよりスムーズであることであり（これは、ＴＤＩセンサが画像の動きをより正確に追跡できるようにする際に特に有利である）、クロック信号が生成する電気的ノイズと熱はより小さくなり、それは、基本周波数の第二の、より高い高調波の中のエネルギーが最小限であることと、接地帰路電流が最小化されることによる。
【００４８】
図６は、３相ＣＣＤのためのクロック電圧を示している。クロック信号６０１は、時間に関する第一のクロック信号の電圧を示す。クロック信号６０１は、実質的に正弦波である。第二のクロック信号６０２の電圧もまた、時間に関して実質的に正弦状関数として変化するが、クロック信号６０１に関して実質的に１２０°の位相遅延がある。第三のクロック信号６０３の電圧もまた、時間に関して実質的に正弦状関数で変化するが、クロック信号６０２に関して実質的に１２０°の位相遅延があり、したがってクロック信号６０１に関しては、実質的に２４０°の位相遅延がある。線６０４は、３つのクロック信号６０１、６０２、および６０３の総和を示しており、これは常に実質的にゼロである。実質的にゼロの総和電圧は、クロック信号からの電流が、これらのクロックにより駆動されるイメージセンサの接地信号の中にほとんど流れず、その結果、電気的ノイズレベルがより低下することを意味する。これは、総和電圧が基本的に常にゼロ以外となる、位相のずれた３つの方形波のクロック信号の総和と対照的である。
【００４９】
２相ＣＣＤ（図示せず）を含むイメージセンサでは、２つのクロック信号は相互に実質的に１８０°位相がずれている。４相ＣＣＤ（図示せず）では、第二のクロック信号に第一のクロック信号に関して実質的に９０°の位相遅延があり、第三のクロック信号には第一のクロック信号に関して実質的に１８０°の位相遅延があり、第四のクロック信号には第一のクロック信号に関して実質的に２７０°の位相遅延がある。
【００５０】
上記の位相値はすべて、イメージセンサ内のクロック信号間の最適な位相差であることに留意されたい。本発明の実施形態によれば、駆動電子機器とイメージセンサとの間の回路導体とコネクタの異なる経路長またはインピーダンスを補償し、それによってクロック信号が所望の相対的位相関係でイメージセンサの能動回路に到達するようにするために、上記の数値以外の相対的位相を有するようにクロックが生成されてもよい。
【００５１】
ＣＣＤイメージセンサを駆動するための正弦波およびその他のクロック信号の使用のより詳しい事柄は、上で引用した米国特許‘６３３号および‘３０９号の中にある。
【００５２】
図７Ａは、リセットクロックのために使用可能な例示的な電圧波形７０１を示している。前述したように、ＣＣＤが高速で、例えば約５０ＭＨｚまたはそれより速い速度で読み出されるとき、信号が完全に収束するのに十分な時間がないかもしれない。本発明の１つの例示的な実施形態において、カスタム波形ジェネレータは、ＣＣＤの出力電圧のセトリング時間を改善する形状を有するリセットクロックパルスを生成するために使用できる。図７Ａに示されるように、リセットクロックパルスは、矢印７０２で示される短い立上り時間での電圧の急上昇で開始してもよい。パルスの立上りエッジからＣＣＤ信号までのフィードスルーは立下りエッジからほど重要ではなく、それは、ＣＣＤ信号が立上りエッジに関して安定化するための時間がより長いからである（図１１とそれに関する前述の説明参照）。したがって、いくつかの実施形態において、立上り時間は数ｎｓまたはそれ未満とすることができる。リセットクロック電圧は、リセットトランジスタが前の画素からの信号を放電させることができるだけの長い時間にわたり、矢印７０３により示されるようなハイレベル（例えば、約＋６Ｖ〜＋８Ｖ）で比較的一定である。リセットクロックの立下りエッジ（矢印７０４、７０５、および７０６で示される）は、セトリング時間を短縮するようにカスタム化できる。図７Ａの例示的実施形態において、クロックの立下りエッジはまず矢印７０５により示される電圧レベルまで低下し、その後、短時間だけ休止してから、矢印７０７により示されるそのロー状態まで再び低下する。矢印７０７により示されるロー状態は約ゼロの電圧か、またはわずかに負の、例えば約−１Ｖまたは−２Ｖの電圧に対応してもよい。矢印７０５により示される電圧レベルとその電圧レベルで経過する時間は、矢印７０６により示される立下りエッジの最後の部分により引き起こされるリンギング、すなわち不安定性が、矢印７０４により示される立下りエッジの第一の部分により引き起こされるリンギング、すなわち不安定性と位相が約１８０°ずれているが、大きさは同様であり、それによって、立下りエッジの２つの部分により引き起こされる不安定性がほぼ取り消されるように選択される。
【００５３】
波形７０１は、不安定性のセトリング時間を改善できるリセットクロックパルスのための１つの考えうる形状の図である（図１１の矢印１１１４により示されるものと同様）。後述のカスタム波形ジェネレータは、異なるパルス形状を形成して、センサの出力信号のセトリング時間を最適化できる。当業者であればわかるように、センサ出力信号のステップ関数または短パルスに対する応答を測定することによって、不安定性を軽減させ、単純な方形または台形パルスと比較して、センサ信号をより素早く収束させるようにリセットクロックパルスを設計できる。例えば、図７Ｂ、７Ｃ、および７Ｄは、センサ出力信号のセトリング時間を最適化するため、またはセンサ出力信号のノイズレベルを低減させるために、カスタム波形ジェネレータにより生成可能なその他の波形７１０〜７１２を示している。具体的には、図７Ｂは、出力ゲートのために、または１つの出力につき２列しかない実施形態において使用可能なクロック信号を示している。図７Ｃおよび７Ｄは、ノイズを減少させ、セトリング時間を改善できるリセットクロック波形を示しているが、おそらく、図７Ａのリセットクロック波形ほど最適化されていない。
【００５４】
図８は、本明細書に記載の波形のいずれも生成できる例示的なカスタム波形ジェネレータ８００の重要な面のブロック図を示す。例えば、カスタム波形ジェネレータ８００の出力８２９は、図５または図７Ａ〜７Ｄに関して説明した波形とすることができる。これらの波形は、イメージセンサの動作に使用され、クロック波形とリセット波形を含むことができる。デジタルクロック入力８０１は、カスタム波形ジェネレータ８００の内部動作のタイミングを制御するため、および生成されるカスタム波形のタイミングを制御するためのマスタクロックとして使用される。デジタルクロック入力８０１は、任意選択により、固定またはプログラム可能なクロック分周器８０２によって分周されて、入力クロック８０１と同じ、またはそれより低い周波数であってもよい位相クロック８０６が生成されてもよい。いくつかの実施形態において、クロック分周器８０２はフェーズロックループを含んでいてもよく、これは位相クロック８０６のために、入力クロック周波数より高い周波数を生成する。位相クロック８０６は位相アキュムレータ８０９を制御し、これらが共同で生成されたカスタム波形の周波数を決定する。
【００５５】
所望のカスタム波形に対応するデジタル値は、ルックアップテーブル（ＬＵＴ）８１５にロードされる。ルックアップテーブル８１５は、コンピュータ（図示せず）からロードできる読出し／書込みメモリおよび／または１つまたは複数の波形に対応するデジタル値でプレロード可能な読出し専用または不揮発性メモリを含んでいてもよい。例示的なルックアップテーブル８１５は、２５６、１０２４、または６５５３６個のメモリ素子を含んでいてもよい。メモリルックアップテーブル８１５の中のメモリ素子の数を２の累乗（例えば２８、２１０、または２１６）と等しくすることが好都合ではあるが、ルックアップテーブル８１５はいずれの大きさとすることもできる。位相アキュムレータ８０９の最上位ビットが、ルックアップテーブル８１５の中のどのエントリがデジタル波形８１７として出力されるかを決定するアドレスとして使用される。アドレスとして使用されるビットの数は、ルックアップテーブルの大きさによって決定される。例えば、ルックアップテーブル８１５の大きさが６５５３６個のメモリ素子である場合、アキュムレータの最上位１６ビットがルックアップテーブルのためのアドレスとして使用される。
【００５６】
デジタル−アナログ変換器（ＤＡＣ）８２５は、デジタル波形８１７をアナログ信号に変換する。デジタル−アナログ変換器８２５からの出力電圧は、フィルタ８２６によってフィルタ処理されて、よりスムーズな波形とされ、その後、アンプ８２７によって増幅されて、所望の電圧振幅、例えば約±６Ｖまたは±８Ｖの出力８２９が生成される。アンプ８２７は、イメージセンサを駆動するための十分な電流ドライブと、出力８２９をイメージセンサに接続するあらゆる相互接続手段または回路基板の信号トレースを有する。前述のように、出力８２９は、図６および７Ａ〜７Ｄに関して説明したもののような波形を含むことができる。例示的な波形は正弦波、若干歪んだ正弦波、正弦半波、パルス、およびカスタムパルスを含むことができる。
【００５７】
位相アキュムレータ８０９は好ましくは、ルックアップテーブル８１５をアドレス指定するために必要なものより多くのビットを有し、それによって、余分の最下位ビット８１１を使って、各クロックサイクル内の分数位相変化を実現させ、それによってクロック入力８０１の単純な整数分数ではない周波数の波形を、より正確に合成できる。各クロックサイクルの分数位相シフトを累積する以外に、最下位ビット８１１はカスタム波形ジェネレータ８００の他のどの部分でも使用する必要がない。１つの実施形態において、位相アキュムレータ８０９は２４ビットを含んでいてもよく、そのうちの１６の最上位ビットがルックアップテーブル８１５のためのアドレスとして使用される。他の実施形態において、位相アキュムレータ８０９は３２ビットを含んでいてもよく、そのうちの１６の最上位ビットがルックアップテーブル８１６のためのアドレスとして使用される。
【００５８】
新しい波形を生成する必要があるとき、初期値８０４が位相アキュムレータに８０９にロードされ、サイクルカウンタ８１９がゼロに設定される。上で説明したように、位相アキュムレータ８０９の最上位ビット８１０は、ルックアップテーブル８１５の特定のエントリを選択することによって出力８２９の電圧を決定する。位相クロック８０６の１サイクルごとに、位相アキュムレータ８０９は位相インクリメント８０５を位相アキュムレータ８０９の中の現在の数値に加算する。位相アキュムレータ８０９の数値への位相インクリメント８０５の加算は、位相アキュムレータ８０９が保持できる最大値を法として行われる。例えば、位相アキュムレータ８０９が２４ビットアキュムレータである場合、加算は１６，７７７，２１６（２２４）を法として行われる。位相インクリメント８０５を加算することで位相アキュムレータ８０９がオーバフローするたびに、サイクルカウンタ８１９がインクリメントされる。例えば、位相アキュムレータ８０９が２４ビットアキュムレータである場合、位相アキュムレータ８０９の数値への位相インクリメント８０５の加算は１６，７７７，２１６の数値より大きい数値となるたびに、サイクルカウンタ８１９はインクリメントされる。サイクルカウンタ８１９の出力は、波形の必要なサイクル数が生成された後にカスタム波形ジェネレータ８００を停止するために使用できる。例えば、カスタム波形ジェネレータ８００がＣＣＤ出力シリアルレジスタの１つのセグメントのためのクロック波形を生成するために使用され、そのシリアルレジスタセグメントが１６画素分の長さである場合、カスタム波形ジェネレータ８００は１６サイクル後に停止するようにプログラムされてもよい。制御ブロック８２０は、サイクルカウンタ８１９の出力を所望の最大カウントと比較して、その所望の最大カウントに到達したときに出力波形を停止するための適当な制御信号を生成する。停止しない連続波形が所望である場合は、カウンタ８１９を無効にすることができるか、または制御ブロック８２０がサイクルカウンタ８１９の出力値を無視して、波形を継続させることができる。
【００５９】
外部制御手段８２１はカスタム波形ジェネレータ８００の全体を制御することができ、その中には、数値をルックアップテーブル８１５にロードする、クロック分周器８０２を設定する、初期値８０４を設定する、位相インクリメント８０５を設定する、制御ブロック８２０にロードする、およびフィルタ８２６とアンプ８２７を制御する等の機能が含まれる。外部制御手段８２１は、その他の制御機能を果たしてもよい。外部制御手段８２１は、Ｉ２Ｃバス、ＵＳＢインタフェース、またはその他のあらゆる適当なデジタルインタフェースを通じてコンピュータとインタフェースしてよい。
【００６０】
１つの実施形態において、カスタム波形ジェネレータ８００の機能のすべてを単独の集積回路、例えば特定用途集積回路（ＡＳＩＣ）の中に実装できる。１つの実施形態において、２つまたはそれ以上のカスタム波形ジェネレータを単独の集積回路に実装できる。他の実施形態において、デジタル機能（例えば、ＤＡＣ８２５、フィルタ８２６、およびアンプ８２７の機能を除くすべての機能）を１つの集積回路に実装でき、アナログ機能（例えば、ＤＡＣ８２５、フィルタ８２６、およびアンプ８２７等）を別の集積回路に実装できる。カスタム波形ジェネレータを１つまたは２つの集積回路に実装することの重要な利点は、それによって、複数のカスタム波形ジェネレータをイメージセンサの付近に設置して、そのセンサの制御に必要な複数のクロック信号がほとんど歪まずに、また他の信号とのクロスカップリングをほとんど生じずにセンサに確実に到達しやすくなる点である。これは、低ノイズで高速（例えば、１秒間に数ギガ画素）で実行する必要のある半導体検査および測定システムの中のセンサにとって特に重要である。２つまたはそれ以上のカスタム波形ジェネレータを単独の集積回路に統合することにより、さらにより効率的なパッキングが可能となる。
【００６１】
図９は、カスタム波形を生成するための方法９００のフローチャートを示す。ステップ９０２で、初期位相値かアキュムレータにロードされる。ステップ９０３で、アキュムレータの最上位ビットがルックアップテーブルに出力され、それが今度は前述のように、カスタム波形の所望のデジタル値を出力する。
【００６２】
位相クロックの各サイクルについて、ステップ９０４で位相インクリメントをアキュムレータに加算できる。ステップ９０５でのチェックにより、アキュムレータがその最大値を超えていなければ、方法は最上位ビットを出力するステップ（ステップ９０３）と位相インクリメントをアキュムレータに加算するステップ（ステップ９０４）を繰り返す。最大値を超えている場合（ステップ９０５）、カウンタのオーバフローはカウンタの数値に影響せず（すなわち、計算はカウンタの最大値プラス１を法として実行され）、ステップ９０６で、サイクルカウントをインクリメントすることができる。例えば、位相アキュムレータが２４ビットを有する場合、このアキュムレータの最大値は１６，７７７，２１５となり、位相インクリメントをアキュムレータに加算する計算は、１６，７７７，２１６を法として実行される。
【００６３】
ステップ９０７で、サイクルカウントがチェックされる。サイクルカウントがその最大値（例えば、最大値１６）に到達していれば、ステップ９０８でカスタム波形の生成が停止される。到達していなければ、プロセスはステップ９０３から繰り返される。連続波形が必要であれば、ステップ９０７はチェックを行わずにステップ９０３に戻るはずである点に留意されたい。このような場合、カスタム波形ジェネレータは、何らかの外部停止信号が送られるまで連続する。
【００６４】
図８のカスタム波形ジェネレータ８００について前述したように、方法９００は、デジタルおよびアナログ回路の両方を含む単独の特定用途集積回路に、または一方はデジタル回路用、他方はアナログ回路用の２つの集積回路に実装できる。
【００６５】
図１０は、本発明の特定の実施形態による、イメージセンサ１００４と、インタポーザ１００２と、ドライバ回路１００６（これは、カスタム波形ジェネレータを含んでいてもよい）と、その他の電子部品と、を統合した例示的な検出器アセンブリ１０００を示す。
【００６６】
本発明の１つの態様において、検出器アセンブリ１０００は、インタポーザ１００２の表面上に設置された１つまたは複数の感光センサ１００４を含んでいてもよい。いくつかの実施形態において、検出器アセンブリ１０００のインタポーザ１００２は１つまたは複数のシリコンインタポーザを含んでいてもよいが、これに限定されない。本発明の他の態様において、検出器アセンブリ１０００の１つまたは複数の感光センサ１００４は、裏面研削型で裏面から照明される（すなわち、前面がインタポーザ１００２に面する状態で取り付けられる）。１つの実施形態において、１つまたは複数の感光センサ１００４は、裏面に堆積されたボロン層を含めることによって、深ＵＶ波長またはＥＵＶ波長で動作するように構成されてもよい。
【００６７】
本発明の他の態様において、検出器アセンブリ１０００の各種の回路素子はインタポーザ１００２の上に堆積されるか、またはその中に作り込まれる。１つの実施形態において、２つまたはそれ以上の増幅回路（例えば、電荷変換アンプ）（図示せず）がインタポーザ１００２の上に堆積されるか、またはその中に作り込まれてもよい。他の実施形態において、１つまたは複数の変換回路１００８（例えば、アナログ−デジタル変換回路、またはデジタイザ）がインタポーザ１００２の上に堆積されるか、またはその中に作り込まれてもよい。他の実施形態において、１つまたは複数のドライバ回路１００６がインタポーザ１００２の上に堆積されるか、またはその中に作り込まれてもよい。例えば、１つまたは複数のドライバ回路１００６は、本明細書に記載されているようなカスタム波形ジェネレータを含んでいてもよい。他の実施形態において、１つまたは複数のデカップリングコンデンサ（図示せず）がインタポーザ１００２の上に堆積されるか、またはその中に作り込まれてもよい。別の実施形態において、１つまたは複数のシリアルトランスミッタ（図１０では示さず）がインタポーザ１００２の上に堆積されるか、またはその中に作り込まれてもよい。
【００６８】
本発明の他の態様において、１つまたは複数の支持構造が感光アレイセンサ１００４の底面とインタポーザ１００２の上面との間に設置されて、センサ１００４を物理的に支持してもよい。１つの実施形態において、複数のはんだボール１０１６が感光アレイセンサ１００４の底面とインタポーザ１００２の上面との間に設置されて、センサ１００４を物理的に支持してもよい。本明細書において、センサ１００４の画像形成領域は外部電気コネクタを含んでいないかもしれないが、センサ１００４の裏面研削によって、センサ１００４がますます柔軟となることがわかる。そのため、はんだボール１０１６は、センサ１００４をインタポーザ１００２に、センサ１００４の画像形成部分を強化するように接続するために利用されてもよい。代替的な実施形態において、アンダフィル材が感光アレイセンサ１００４の底面とインタポーザ１００２の上面との間に設置されて、センサ１００４を物理的に支持してもよい。例えば、エポキシ樹脂が感光アレイセンサ１００４の底面とインタポーザ１００２の上面との間に設置されてもよい。
【００６９】
本発明の他の態様において、インタポーザ１００２と各種のその他の回路（例えば、増幅回路、ドライバ回路１００６、デジタイザ回路１００８、その他）が基板１０１０の表面上に設置されてもよい。別の態様において、基板１０１０は、熱伝導性が高い基板（例えば、セラミック基板）を含んでいてもよい。この点において、基板１０１０は、センサ１００４とインタポーザ１００２を物理的に支持するように構成されていてもよく、その一方で、検出器アセンブリ１０００が熱をイメージセンサ１００４と各種のその他の回路（例えば、デジタイザ１００８、ドライバ回路１００６、アンプ、その他）から遠ざけるように効率的に伝えるための手段も提供する。基板１０１０は、当業界で知られている硬質で熱伝導性の高い基板材料を含んでいてもよい。例えば基板１０１０はセラミック基板を含んでいてもよいが、これに限定されない。例えば、基板１０１０は窒化アルミニウムを含んでいてもよいが、これに限定されない。インタポーザ１００２は、はんだボールにより、ワイヤボンドにより、またはその他の手段により基板１０１０の上の導体に電気接続されてもよい。
【００７０】
他の実施形態において、基板１０１０は、ソケットまたは下にあるプリント回路板（ＰＣＢ）とのインタフェースを提供するように構成されていてもよい。例えば、図１０に示されるように、基板１０１０は、インタポーザ１００２とソケットまたはＰＣＢとの間を、相互接続手段１０１２を介して相互接続してもよい。当業者であればわかるように、基板１０１０は、下にあるＰＣＢに動作的に連結され、さらにソケットまたはＰＣＢに各種の方法で電気接続されてもよく、これらはすべて本発明の範囲内に含まれると解釈される。
【００７１】
イメージセンサ、インタポーザ、ドライバ回路およびその他の電子部品を組み込んだ検出器アセンブリのさらに詳しい事柄は、参照によって本願に援用される、２０１２年９月１８日に出願された、“Ｉｎｔｅｒｐｏｓｅｒ  ｂａｓｅｄ  ｉｍａｇｉｎｇ  ｓｅｎｓｏｒ  ｆｏｒ  ｈｉｇｈ−ｓｐｅｅｄ  ｉｍａｇｅ  ａｃｑｕｉｓｉｔｉｏｎ  ａｎｄ  ｉｎｓｐｅｃｔｉｏｎ  ｓｙｓｔｅｍｓ”と題する米国特許出願第１３／６２２，１５５号に記載されている。
【００７２】
これまで説明した本発明の構造および方法の各種の実施形態は本発明の原理を例示するものにすぎず、本発明の範囲を説明された特定の実施形態に限定するものでない。例えば、図９に示されるフローチャートに別のステップを追加しても、または図のステップのいくつかを示されているものとは異なる順序で行ってもよい。他の例において、イメージセンサからの信号のノイズレベルを低減化させ、またはセトリング時間を短縮するために、図６および７Ａ〜７Ｄに示されているものとは異なるカスタム波形を本明細書に記載されているシステムおよび方法によって生成させてもよい。それゆえ、本発明は、以下の特許請求の範囲とその均等物によってのみ限定される。
【図１】
0006548651.tif 000002
【図２Ａ】
0006548651.tif 000003
【図２Ｂ】
0006548651.tif 000004
【図３】
0006548651.tif 000005
【図４】
0006548651.tif 000006
【図５Ａ】
0006548651.tif 000007
【図５Ｂ】
0006548651.tif 000008
【図６】
0006548651.tif 000009
【図７Ａ】
0006548651.tif 000010
【図７Ｂ】
0006548651.tif 000011
【図７Ｃ】
0006548651.tif 000012
【図７Ｄ】
0006548651.tif 000013
【図８】
0006548651.tif 000014
【図９】
0006548651.tif 000015
【図１０】
0006548651.tif 000016
【図１１】
0006548651.tif 000017