(57)【特許請求の範囲】
【請求項１】
第１の端子および第２の端子を有し、かつ信号源から出力された信号をサンプリングする容量と、
第３の端子および第４の端子を有し、かつ前記第３の端子の電圧と前記第４の端子の電圧との差が所定の電圧であるバッファ回路と、
前記容量および前記バッファ回路を第１の状態および第２の状態のいずれか１つに設定するスイッチと、
を有し、
前記第１の状態において、前記第１の端子は前記第４の端子に接続され、かつ基準電圧が前記第２の端子に入力され、かつ前記第３の端子は前記信号源に接続され、
前記第２の状態において、前記第１の端子は前記信号源に接続され、かつ前記第２の端子は前記第３の端子に接続される
ノイズ除去回路。
【請求項２】
バイアス電流が前記バッファ回路に供給され、
第１の期間における前記バイアス電流は、第２の期間における前記バイアス電流よりも大きく、
前記第１の期間は、前記信号源から出力される前記信号が切り替わるタイミングを含み、
前記第２の期間は、前記第１の期間と異なり、
前記第１の期間および前記第２の期間において、前記容量および前記バッファ回路は前記第２の状態である
請求項１に記載のノイズ除去回路。
【請求項３】
第１の期間および第２の期間のうち第１の期間のみ、前記第４の端子にリセット電圧が入力され、
前記第１の期間は、前記信号源から出力される前記信号が切り替わるタイミングを含み、
前記第２の期間は、前記第１の期間と異なり、
前記第１の期間および前記第２の期間において、前記容量および前記バッファ回路は前記第２の状態である
請求項１に記載のノイズ除去回路。
【請求項４】
請求項１から請求項３のいずれか一項に記載のノイズ除去回路と、
行列状に配置された複数の画素と、
を有し、
前記ノイズ除去回路は、前記複数の画素の列毎に配置され、
前記信号源は、前記画素である
イメージセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ノイズ除去回路およびイメージセンサに関する。
【背景技術】
【０００２】
ノイズ除去部を有するイメージセンサが特許文献１に開示されている。図１８は、従来技術のイメージセンサに使用されているノイズ除去部２４３およびその周辺の回路の構成を示している。【０００３】
図１８に示すように、ノイズ除去部２４３は、転送容量２５２と、クランプスイッチ２５３とを有する。転送容量２５２は、第１の端子と第２の端子とを有する。転送容量２５２の第１の端子は、垂直転送線２３９に接続されている。転送容量２５２の第２の端子は、列ソースフォロアトランジスタ２４４のゲートに接続されている。クランプ電圧Ｖｃｌｐが、クランプスイッチ２５３のドレインに入力される。クランプスイッチ２５３のソースは、転送容量２５２の第２の端子と列ソースフォロアトランジスタ２４４のゲートとに接続されている。制御信号φＶＣＬがクランプスイッチ２５３のゲートに入力される。【０００４】
制御信号φＶＣＬがクランプスイッチ２５３のゲートに入力されることにより、クランプスイッチ２５３はオン状態となる。このとき、転送容量２５２は、クランプ電圧Ｖｃｌｐによりリセットされる。ノイズ除去部２４３は、画素信号とノイズ信号との差分に対応する撮像信号を生成することにより、ノイズ成分が除去された撮像信号を生成する。ノイズ除去部２４３によってノイズ成分が除去された撮像信号は、列ソースフォロアトランジスタ２４４のゲートに入力される。【０００５】
電源電圧ＶＤＤが列ソースフォロアトランジスタ２４４のドレインに入力される。列ソースフォロアトランジスタ２４４のソースは、列選択スイッチ２５４のドレインに接続されている。ノイズ除去部２４３を介して撮像信号が列ソースフォロアトランジスタ２４４のゲートに入力される。【０００６】
列選択スイッチ２５４のドレインは、列ソースフォロアトランジスタ２４４のソースに接続されている。列選択スイッチ２５４のソースは、水平転送線２５８に接続されている。制御信号φＨＣＬＫが列選択スイッチ２５４のゲートに入力される。制御信号φＨＣＬＫが入力されることにより、列選択スイッチ２５４はオン状態となる。これによって、列選択スイッチ２５４は、選択された列の垂直転送線２３９の撮像信号を水平転送線２５８に出力する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】日本国特許第５５９６８８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
図１８に示す回路方式はイメージセンサの小型化には好適である。しかし、列ソースフォロアトランジスタ２４４の閾値電圧が半導体の製造ばらつきによって大きく変動するため、後段の信号処理回路の入力および出力の電圧範囲の上限および下限において線形性が悪化する。例えば、列ソースフォロアトランジスタ２４４が３．３Ｖ耐圧プロセスで製造された場合、一般的に、異なるウェハ間における列ソースフォロアトランジスタ２４４の閾値電圧の絶対値ばらつきは±２００ｍＶ程度であり、かつ同一のウェハの異なる列ソースフォロアトランジスタ２４４間における閾値電圧の相対ばらつきは±２０ｍＶ程度である。この場合、列ソースフォロアトランジスタ２４４の後段の信号処理回路は、本来扱うべき撮像信号（通常１Ｖ程度）に加えて、閾値ばらつきの公差である４４０ｍＶを入力および出力の電圧範囲に見込んで設計される必要がある。このため、入力および出力の電圧範囲の上限および下限において線形性が悪化することは避けられない。【０００９】
列ソースフォロアトランジスタ２４４は雑音を発生するため、後段の信号処理回路が受けとる信号のＳ／Ｎが悪化する。図１９は、列ソースフォロアトランジスタ２４４が出力する雑音の周波数特性を示している。図１９において、横軸は周波数を示し、かつ縦軸は出力換算雑音密度を示す。雑音の総和は、グラフの線Ｌ１００よりも下側の面積に対応する。図１９から分かる通り、低周波領域における１／ｆ雑音（フリッカノイズ）は、無視できないレベルである。【００１０】
本発明は、ノイズ除去回路内のバッファ回路で生じるオフセット電圧の影響を除去することができ、かつフリッカノイズの影響を低減することができるノイズ除去回路およびイメージセンサを提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の第１の態様によれば、ノイズ除去回路は、容量と、バッファ回路と、スイッチとを有する。前記容量は、第１の端子および第２の端子を有し、かつ信号源から出力された信号をサンプリングする。前記バッファ回路は、第３の端子および第４の端子を有する。前記第３の端子の電圧と前記第４の端子の電圧との差は所定の電圧である。前記スイッチは、前記容量および前記バッファ回路を第１の状態および第２の状態のいずれか１つに設定する。前記第１の状態において、前記第１の端子は前記第４の端子に接続され、かつ基準電圧が前記第２の端子に入力され、かつ前記第３の端子は前記信号源に接続される。前記第２の状態において、前記第１の端子は前記信号源に接続され、かつ前記第２の端子は前記第３の端子に接続される。【００１２】
本発明の第２の態様によれば、第１の態様において、バイアス電流が前記バッファ回路に供給されてもよい。第１の期間における前記バイアス電流は、第２の期間における前記バイアス電流よりも大きくてもよい。前記第１の期間は、前記信号源から出力される前記信号が切り替わるタイミングを含んでもよい。前記第２の期間は、前記第１の期間と異なってもよい。前記第１の期間および前記第２の期間において、前記容量および前記バッファ回路は前記第２の状態であってもよい。【００１３】
本発明の第３の態様によれば、第１の態様において、第１の期間および第２の期間のうち第１の期間のみ、前記第４の端子にリセット電圧が入力されてもよい。前記第１の期間は、前記信号源から出力される前記信号が切り替わるタイミングを含んでもよい。前記第２の期間は、前記第１の期間と異なってもよい。前記第１の期間および前記第２の期間において、前記容量および前記バッファ回路は前記第２の状態であってもよい。【００１４】
本発明の第４の態様によれば、イメージセンサは、前記ノイズ除去回路と、複数の画素とを有する。前記複数の画素は、行列状に配置されている。前記ノイズ除去回路は、前記複数の画素の列毎に配置されている。前記信号源は、前記画素である。
【発明の効果】
【００１５】
上記の各態様によれば、ノイズ除去回路およびイメージセンサは、ノイズ除去回路内のバッファ回路で生じるオフセット電圧の影響を除去することができ、かつフリッカノイズの影響を低減することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１の実施形態のイメージセンサの全体構成を示すブロック図である。
【図２】本発明の第１の実施形態のイメージセンサの動作を示すタイミングチャートである。
【図３】本発明の第１の実施形態のイメージセンサの動作を示すタイミングチャートである。
【図４】本発明の第１の実施形態のノイズ除去回路の構成を示す回路図である。
【図５】本発明の第１の実施形態のノイズ除去回路の構成を示す回路図である。
【図６】本発明の第１の実施形態において、ＣＤＳノイズキャンセラにより得られる雑音低減の効果を示すグラフである。
【図７】本発明の第２の実施形態のイメージセンサの全体構成を示すブロック図である。
【図８】本発明の第２の実施形態のノイズ除去回路の構成を示す回路図である。
【図９】本発明の第２の実施形態のノイズ除去回路の構成を示す回路図である。
【図１０】本発明の第２の実施形態のイメージセンサの動作を示すタイミングチャートである。
【図１１】本発明の第３の実施形態のイメージセンサの全体構成を示すブロック図である。
【図１２】本発明の第３の実施形態のノイズ除去回路の構成を示す回路図である。
【図１３】本発明の第３の実施形態のノイズ除去回路の構成を示す回路図である。
【図１４】本発明の第３の実施形態のイメージセンサの動作を示すタイミングチャートである。
【図１５】本発明の第４の実施形態のイメージセンサの全体構成を示すブロック図である。
【図１６】本発明の第４の実施形態のノイズ除去回路の構成を示す回路図である。
【図１７】本発明の第４の実施形態のノイズ除去回路の構成を示す回路図である。
【図１８】従来技術のイメージセンサに使用されているノイズ除去部およびその周辺の回路の構成を示す回路図である。
【図１９】従来の列ソースフォロアトランジスタが出力する雑音の周波数特性を示すグラフである。
【発明を実施するための形態】
【００１７】
図面を参照し、本発明の実施形態を説明する。
【００１８】
（第１の実施形態）
図１を用いて、本発明の第１の実施形態のイメージセンサＩＭＧの全体構成について説明する。図１は、イメージセンサＩＭＧの全体構成を示している。図１に示すように、イメージセンサＩＭＧは、撮像部ＰＩＸと、タイミングジェネレータＴＧと、ノイズ除去部ＣＯＬＳと、スイッチ部ＳＷＳと、ＡＤ変換器ＡＤＣとを有する。
【００１９】
撮像部ＰＩＸは、行列状に配置された複数の画素Ｐを有する。図１において、複数の画素Ｐの一部は省略されている。各画素Ｐが区別される場合、画素Ｐは行番号ｍおよび列番号ｎと一緒に記載される。ｍは１以上、ｎは２以上の任意の整数である。ｉ行ｊ列に配置された画素Ｐは、画素Ｐ［ｉ，ｊ］である。ｉは１以上かつｍ以下の整数である。ｊは１以上かつｎ以下の整数である。撮像部ＰＩＸは、ｍ×ｎ個の画素Ｐ［１，１］〜Ｐ［ｍ，ｎ］を有する。ｎ本の垂直信号線ＶＬ＜１＞〜ＶＬ＜ｎ＞が列方向に配置されている。画素Ｐ［１，１］〜Ｐ［ｍ，ｎ］は、列単位で垂直信号線ＶＬ＜１＞〜ＶＬ＜ｎ＞に接続されている。つまり、ｊ列目の画素Ｐ［１，ｊ］〜Ｐ［ｍ，ｊ］は、垂直信号線ＶＬ＜ｊ＞に接続されている。画素Ｐは、各画素Ｐがリセットされたときのリセット信号と、各画素Ｐに入射した光に応じた映像信号とをノイズ除去部ＣＯＬＳに出力する。画素Ｐは、フォトダイオードを有し、かつ画素Ｐに入射した光に応じた信号をフォトダイオードに蓄積する。画素Ｐは、フォトダイオードに蓄積された信号に基づく映像信号をノイズ除去部ＣＯＬＳに出力する。
【００２０】
ノイズ除去部ＣＯＬＳは、複数の画素Ｐの列毎に配置された複数のノイズ除去回路ＣＯＬを有する。図１において、複数のノイズ除去回路ＣＯＬの一部は省略されている。各ノイズ除去回路ＣＯＬが区別される場合、ノイズ除去回路ＣＯＬは列番号ｎと一緒に記載される。ｊ列に配置されたノイズ除去回路ＣＯＬは、ノイズ除去回路ＣＯＬ＜ｊ＞である。ノイズ除去部ＣＯＬＳは、ｎ個のノイズ除去回路ＣＯＬ＜１＞〜ＣＯＬ＜ｎ＞を有する。ノイズ除去回路ＣＯＬ＜１＞〜ＣＯＬ＜ｎ＞は、垂直信号線ＶＬ＜１＞〜ＶＬ＜ｎ＞毎に配置されている。ｊ列目のノイズ除去回路ＣＯＬ＜ｊ＞は、垂直信号線ＶＬ＜ｊ＞に接続されている。ｊ列目の画素Ｐ［１，ｊ］〜Ｐ［ｍ，ｊ］から出力されたリセット信号と映像信号とがｊ列目のノイズ除去回路ＣＯＬ＜ｊ＞に入力される。ノイズ除去回路ＣＯＬ＜１＞〜ＣＯＬ＜ｎ＞は、スイッチ部ＳＷＳに接続されている。ノイズ除去回路ＣＯＬ＜１＞〜ＣＯＬ＜ｎ＞は、画素Ｐ［１，１］〜Ｐ［ｍ，ｎ］から出力された映像信号に含まれるリセットノイズ等をキャンセルする。これによって、ノイズ除去回路ＣＯＬ＜１＞〜ＣＯＬ＜ｎ＞は、映像信号ＶＳＩＧを生成し、かつ映像信号ＶＳＩＧをスイッチ部ＳＷＳに出力する。
【００２１】
スイッチ部ＳＷＳは、複数の画素Ｐの列毎に配置された複数のスイッチＳＳ＜１＞〜ＳＳ＜ｎ＞を有する。スイッチＳＳ＜１＞〜ＳＳ＜ｎ＞は、それぞれ、入力端子と出力端子とを有する。スイッチＳＳ＜１＞〜ＳＳ＜ｎ＞の入力端子は、それぞれ、ノイズ除去回路ＣＯＬ＜１＞〜ＣＯＬ＜ｎ＞に接続されている。スイッチＳＳ＜１＞〜ＳＳ＜ｎ＞の出力端子は、水平信号線ＨＬを介してＡＤ変換器ＡＤＣに接続されている。スイッチＳＳ＜１＞〜ＳＳ＜ｎ＞は、タイミングジェネレータＴＧからの列選択信号ＣＳＥＬ＜１＞〜ＣＳＥＬ＜ｎ＞により制御される。列選択信号ＣＳＥＬ＜１＞〜ＣＳＥＬ＜ｎ＞により選択された列に属するスイッチは短絡される。したがって、列選択信号ＣＳＥＬ＜１＞〜ＣＳＥＬ＜ｎ＞により選択された列に属するノイズ除去回路ＣＯＬは、排他的に水平信号線ＨＬに接続される。列選択信号ＣＳＥＬ＜１＞〜ＣＳＥＬ＜ｎ＞により選択されない列に属するスイッチは開放される。このため、列選択信号ＣＳＥＬ＜１＞〜ＣＳＥＬ＜ｎ＞により選択されない列に属するノイズ除去回路ＣＯＬから出力された信号は、ＡＤ変換器ＡＤＣには入力されない。
【００２２】
ＡＤ変換器ＡＤＣは、水平信号線ＨＬに接続されている。ＡＤ変換器ＡＤＣは、ノイズ除去回路ＣＯＬ＜１＞〜ＣＯＬ＜ｎ＞からスイッチＳＳ＜１＞〜ＳＳ＜ｎ＞を介して出力された映像信号ＶＳＩＧ（アナログ信号）をデジタル信号に変換する。
【００２３】
タイミングジェネレータＴＧは、図示しない信号線により、撮像部ＰＩＸと、ノイズ除去部ＣＯＬＳと、スイッチ部ＳＷＳと、ＡＤ変換器ＡＤＣとに接続されている。タイミングジェネレータＴＧは、イメージセンサＩＭＧの制御に必要な信号を各部に供給する。
【００２４】
タイミングジェネレータＴＧは、行選択信号ＲＳＥＬ＜１＞を１行目の画素Ｐ［１，１］〜画素Ｐ［１，ｎ］に供給し、かつ行選択信号ＲＳＥＬ＜ｍ＞をｍ行目の画素Ｐ［ｍ，１］〜画素Ｐ［ｍ，ｎ］に供給する。タイミングジェネレータＴＧは、他の行に関しても、同様の信号を画素Ｐに供給する。行選択信号ＲＳＥＬ＜ｉ＞が“Ｌ（Ｌｏｗ）”である場合、行選択信号ＲＳＥＬ＜ｉ＞が供給される画素Ｐ［ｉ，１］〜画素Ｐ［ｉ，ｎ］は、垂直信号線ＶＬ＜１＞〜ＶＬ＜ｎ＞に接続されない。行選択信号ＲＳＥＬ＜ｉ＞が“Ｈ（Ｈｉｇｈ）”である場合、行選択信号ＲＳＥＬ＜ｉ＞が供給される画素Ｐ［ｉ，１］〜画素Ｐ［ｉ，ｎ］は、垂直信号線ＶＬ＜１＞〜ＶＬ＜ｎ＞に接続される。
【００２５】
タイミングジェネレータＴＧは、制御信号ＣＬＰ＿Ｒおよび制御信号ＣＬＰ＿Ｓをノイズ除去回路ＣＯＬ＜１＞〜ＣＯＬ＜ｎ＞に供給する。制御信号ＣＬＰ＿Ｒは、ノイズ除去回路ＣＯＬ＜１＞〜ＣＯＬ＜ｎ＞が画素Ｐから出力されたリセット信号をサンプリングするための制御信号である。画素Ｐからリセット信号が出力されるタイミングで、制御信号ＣＬＰ＿Ｒは“Ｈ”に変化する。このとき、ノイズ除去回路ＣＯＬ＜１＞〜ＣＯＬ＜ｎ＞は、リセット信号のサンプリングを行う。制御信号ＣＬＰ＿Ｒが“Ｌ”に変化したとき、このサンプリング動作は終了する。
【００２６】
制御信号ＣＬＰ＿Ｓは、ノイズ除去回路ＣＯＬ＜１＞〜ＣＯＬ＜ｎ＞が画素Ｐから出力された映像信号をサンプリングするための制御信号である。画素Ｐから映像信号が出力されるタイミングで、制御信号ＣＬＰ＿Ｓは“Ｈ”に変化する。このとき、ノイズ除去回路ＣＯＬ＜１＞〜ＣＯＬ＜ｎ＞は、映像信号のサンプリングを行う。制御信号ＣＬＰ＿Ｓが“Ｌ”に変化したとき、このサンプリング動作は終了する。
【００２７】
タイミングジェネレータＴＧは、列選択信号ＣＳＥＬ＜１＞〜ＣＳＥＬ＜ｎ＞をスイッチＳＳ＜１＞〜ＳＳ＜ｎ＞に供給する。列選択信号ＣＳＥＬ＜１＞〜ＣＳＥＬ＜ｎ＞が“Ｈ”に変化したとき、その変化が生じた列選択信号ＣＳＥＬ＜１＞〜ＣＳＥＬ＜ｎ＞が供給されたスイッチＳＳ＜１＞〜ＳＳ＜ｎ＞が短絡される。このため、短絡されたスイッチＳＳ＜１＞〜ＳＳ＜ｎ＞に接続されたノイズ除去回路ＣＯＬ＜１＞〜ＣＯＬ＜ｎ＞が水平信号線ＨＬに接続される。このとき、ノイズ除去回路ＣＯＬ＜１＞〜ＣＯＬ＜ｎ＞は、リセット信号と映像信号との差分ＶＰＩＸ＜ｘ＞に基づく映像信号ＶＳＩＧ＜ｘ＞をＡＤ変換器ＡＤＣに出力する。ｘは、１以上かつｎ以下の整数である。映像信号ＶＳＩＧ＜ｘ＞は、基準電圧ＶＲＥＦを基準とする信号である。
【００２８】
映像信号ＶＳＩＧは、式（１）により示される。映像信号ＶＳＩＧは、負の極性を有する。
ＶＳＩＧ＝ＶＲＥＦ−ＶＰＩＸ＜ｘ＞    ・・・（１）
【００２９】
例えば、画素Ｐからの信号が最小レベル（黒レベル）である場合、映像信号ＶＳＩＧは、式（２）により示される。一方、画素Ｐからの信号が最大レベル（飽和レベル）である場合、映像信号ＶＳＩＧは、式（３）により示される。式（３）において、ＶＳＡＴは、ＶＰＩＸの飽和（最大）電圧である。
ＶＳＩＧ＝ＶＲＥＦ−０    ・・・（２）
ＶＳＩＧ＝ＶＲＥＦ−ＶＳＡＴ    ・・・（３）
【００３０】
上記の例において、映像信号ＶＳＩＧは負の極性を有する。しかし、映像信号ＶＳＩＧは正の極性を有してもよい。
【００３１】
図２および図３を用いて、イメージセンサＩＭＧによる信号の読み出し動作について、より詳細に説明する。図２および図３は、イメージセンサＩＭＧの動作に関する信号を示している。図２において、行選択信号ＲＳＥＬ＜１＞〜ＲＳＥＬ＜ｍ＞が示されている。図３において、垂直信号線ＶＬ＜１＞の電位と、映像信号ＶＳＩＧと、制御信号ＣＬＰ＿Ｒと、制御信号ＣＬＰ＿Ｓと、列選択信号ＣＳＥＬ＜１＞〜ＣＳＥＬ＜ｎ＞とが示されている。図３において、ＡＤ変換結果（ＡＤ＿ＲＥＳＵＬＴ）のビット列Ｄ＜１＞〜Ｄ＜ｎ＞が示されている。図２および図３において、横軸は時間を示し、かつ縦軸は信号レベルを示している。図２と図３とでは、時間方向の分解能が異なる。図２における時刻ｔ１００から時刻ｔ１０１の期間は、図３における時刻ｔ１から時刻ｔ１０の期間に対応する。
【００３２】
時刻ｔ１００において、行選択信号ＲＳＥＬ＜１＞が“Ｈ”に変化する。行選択信号ＲＳＥＬ＜２＞〜ＲＳＥＬ＜ｍ＞は“Ｌ”に保たれる。時刻ｔ１０１において、行選択信号ＲＳＥＬ＜１＞が“Ｌ”に変化し、かつ行選択信号ＲＳＥＬ＜２＞が“Ｈ”に変化する。その後、各行の行選択信号ＲＳＥＬ＜３＞〜ＲＳＥＬ＜ｍ＞は順番に“Ｈ”に変化する。時刻ｔ１０９において、行選択信号ＲＳＥＬ＜ｍ−１＞が“Ｌ”に変化し、かつ行選択信号ＲＳＥＬ＜ｍ＞が“Ｈ”に変化する。時刻ｔ１１０において、行選択信号ＲＳＥＬ＜ｍ＞が“Ｌ”に変化する。時刻ｔ２００から時刻ｔ３００における行選択信号ＲＳＥＬ＜１＞〜ＲＳＥＬ＜ｍ＞の変化は、時刻ｔ１００から時刻ｔ１１０における行選択信号ＲＳＥＬ＜１＞〜ＲＳＥＬ＜ｍ＞の変化と同様である。
【００３３】
図３の時刻ｔ１において１行目の画素Ｐ［１，１］〜Ｐ［１，ｎ］からの信号の読み出しが行われる前に、画素Ｐ［１，１］〜Ｐ［１，ｎ］のフォトダイオードは所定の電圧にリセットされ、かつ所定の時間露光される。以下では、１行目の画素Ｐ［１，１］〜画素Ｐ［１，ｎ］からの信号の読み出しを中心に説明する。他の行の画素Ｐからの信号の読み出しも１行目の画素Ｐからの信号の読み出しと同様である。
【００３４】
時刻ｔ１において、行選択信号ＲＳＥＬ＜１＞が“Ｈ”になることにより、１行目の画素Ｐ［１，１］〜Ｐ［１，ｎ］は夫々、垂直信号線ＶＬ＜１＞〜ＶＬ＜ｎ＞に接続される。このタイミングで、画素Ｐ［１，１］〜Ｐ［１，ｎ］はリセット信号ＶＲＳＴ＜１＞〜ＶＲＳＴ＜ｎ＞の出力を開始する。各列のリセット信号ＶＲＳＴ＜１＞〜ＶＲＳＴ＜ｎ＞のうち１列目のリセット信号ＶＲＳＴ＜１＞のみが代表として図３に示されている。このタイミングで、制御信号ＣＬＰ＿Ｒは“Ｈ”になる。これによって、ノイズ除去回路ＣＯＬ＜１＞〜ＣＯＬ＜ｎ＞はリセット信号ＶＲＳＴ＜１＞〜ＶＲＳＴ＜ｎ＞のサンプリング動作を開始する。
【００３５】
時刻ｔ１から所定の時間が経過し、かつリセット信号ＶＲＳＴ＜１＞〜ＶＲＳＴ＜ｎ＞が安定した後、時刻ｔ２において、制御信号ＣＬＰ＿Ｒは“Ｌ”になる。これによって、ノイズ除去回路ＣＯＬ＜１＞〜ＣＯＬ＜ｎ＞に保持されたリセット信号のレベルが決定される。このタイミングで、画素Ｐ［１，１］〜Ｐ［１，ｎ］は映像信号ＰＩＸＯＵＴ＜１＞〜ＰＩＸＯＵＴ＜ｎ＞の出力を開始する。同時に制御信号ＣＬＰ＿Ｓは“Ｈ”になる。これによって、ノイズ除去回路ＣＯＬ＜１＞〜ＣＯＬ＜ｎ＞は映像信号ＰＩＸＯＵＴ＜１＞〜ＰＩＸＯＵＴ＜ｎ＞のサンプリング動作を開始する。
【００３６】
時刻ｔ３において、ノイズ除去回路ＣＯＬ＜１＞〜ＣＯＬ＜ｎ＞における映像信号ＰＩＸＯＵＴ＜１＞〜ＰＩＸＯＵＴ＜ｎ＞は読み出し可能なレベルに到達する。時刻ｔ３において、ノイズ除去回路ＣＯＬ＜１＞〜ＣＯＬ＜ｎ＞は映像信号ＰＩＸＯＵＴ＜１＞〜ＰＩＸＯＵＴ＜ｎ＞のサンプリング動作を終了する。ノイズ除去回路ＣＯＬ＜１＞〜ＣＯＬ＜ｎ＞の内部では、画素Ｐ［１，１］〜Ｐ［１，ｎ］から入力された映像信号ＰＩＸＯＵＴ＜１＞〜ＰＩＸＯＵＴ＜ｎ＞に含まれる画素のリセットノイズ等がキャンセルされる。ノイズ除去回路ＣＯＬ＜１＞〜ＣＯＬ＜ｎ＞は、基準電圧ＶＲＥＦを基準とし、振幅がＶＰＩＸ＜１＞〜ＶＰＩＸ＜ｎ＞である映像信号ＶＳＩＧを保持する。
【００３７】
ノイズ除去回路ＣＯＬ＜１＞〜ＣＯＬ＜ｎ＞のサンプリング動作は時刻ｔ３に完了する。しかし、ノイズ除去回路ＣＯＬ＜１＞〜ＣＯＬ＜ｎ＞が、サンプリング動作により保持された信号レベルを保持し続けるために、制御信号ＣＬＰ＿Ｓは“Ｈ”の状態を維持し続ける。
【００３８】
時刻ｔ３において、列選択信号ＣＳＥＬ＜１＞が“Ｈ”になることにより、スイッチＳＳ＜１＞が短絡される。このため、１列目のノイズ除去回路ＣＯＬ＜１＞から、振幅がＶＰＩＸ＜１＞である映像信号ＶＳＩＧが出力される。この信号は、ＡＤ変換器ＡＤＣによってサンプリングされる。このサンプリング動作は、時刻ｔ４において列選択信号ＣＳＥＬ＜１＞が“Ｌ”になるタイミングで完了する。これと同時に、列選択信号ＣＳＥＬ＜２＞が“Ｈ”になることにより、スイッチＳＳ＜２＞が短絡される。このため、２列目のノイズ除去回路ＣＯＬ＜２＞から、振幅がＶＰＩＸ＜２＞である映像信号ＶＳＩＧが出力される。この信号も、ＡＤ変換器ＡＤＣによってサンプリングされる。
【００３９】
時刻ｔ４において、振幅がＶＰＩＸ＜１＞である映像信号ＶＳＩＧのサンプリング動作の完了と同時に、ＡＤ変換器ＡＤＣは、振幅がＶＰＩＸ＜１＞である映像信号ＶＳＩＧのＡＤ変換動作を開始する。時刻ｔ４から変換時間ｔｄが経過した後の時刻ｔ５において、ＡＤ変換器ＡＤＣはＡＤ変換結果ＡＤ＿ＲＥＳＵＬＴを更新し、かつ変換結果としてビット列Ｄ＜１＞を出力する。
【００４０】
時刻ｔ６において、列選択信号ＣＳＥＬ＜２＞が“Ｌ”になる。時刻ｔ６の後も同様に、列選択信号ＣＳＥＬ＜３＞〜ＣＳＥＬ＜ｎ＞が順次“Ｈ”になることにより、ノイズ除去回路ＣＯＬ＜３＞〜ＣＯＬ＜ｎ＞から映像信号ＶＳＩＧが順次出力され、かつＡＤ変換器ＡＤＣに入力される。ノイズ除去回路ＣＯＬ＜ｎ＞から出力された映像信号ＶＳＩＧのサンプリング動作は時刻ｔ７に開始し、かつ時刻ｔ８に終了する。
【００４１】
ＡＤ変換器ＡＤＣは、列選択信号ＣＳＥＬ＜１＞〜ＣＳＥＬ＜ｎ＞が“Ｈ”から“Ｌ”に切り替わる瞬間に、その列選択信号ＣＳＥＬ＜ｉ＞に対応する列のノイズ除去回路ＣＯＬ＜ｉ＞から出力された映像信号ＶＳＩＧのサンプリングを終了し、かつＡＤ変換を開始する。ＡＤ変換が終了する度に、ＡＤ変換器ＡＤＣは、ビット列Ｄ＜１＞〜Ｄ＜ｎ＞を更新し、かつＡＤ変換結果ＡＤ＿ＲＥＳＵＬＴを順次出力（更新）する。ノイズ除去回路ＣＯＬ＜ｎ＞から出力された映像信号ＶＳＩＧのＡＤ変換動作は時刻ｔ８に開始し、かつ時刻ｔ９に終了する。時刻ｔ１０において、制御信号ＣＬＰ＿Ｓは“Ｌ”になる。
【００４２】
１行ｎ列目の画素Ｐ［１，ｎ］からの読み出しが終了した後の時刻ｔ１０１（時刻ｔ１０に相当）において、行選択信号ＲＳＥＬ＜１＞は“Ｈ”から“Ｌ”に切り替わる。同時に行選択信号ＲＳＥＬ＜２＞は“Ｌ”から“Ｈ”に切り替わる。その後、２行１列目の画素Ｐ［２，１］から２行ｎ列目の画素Ｐ［２，ｎ］までの各画素Ｐから信号が、ノイズ除去回路ＣＯＬ＜１＞〜ＣＯＬ＜ｎ＞を通して読み出される。その後、同様に３行目からｍ行目の各画素Ｐからの信号が読み出され、かつ時刻ｔ３００に読み出しは完了する。この読み出しが終了した後、再び各画素Ｐの露光が行われる。この露光が終了した後、時刻ｔ４００において行選択信号ＲＳＥＬ＜１＞が“Ｌ”から“Ｈ”に切り替わることにより、１行目の画素Ｐ［１，１］〜Ｐ［１，ｎ］からの読み出しが再び開始される。
【００４３】
上記のように、イメージセンサＩＭＧは、ノイズ除去回路ＣＯＬと、複数の画素Ｐとを少なくとも有する。複数の画素Ｐは、行列状に配置されている。ノイズ除去回路ＣＯＬは、複数の画素Ｐの列毎に配置されている。信号源は、画素Ｐである。
【００４４】
図４および図５を用いて、ノイズ除去回路ＣＯＬの構成について説明する。図４および図５は、ｋ列目の画素Ｐ［１，ｋ］〜Ｐ［ｍ，ｋ］からの信号が入力されるノイズ除去回路ＣＯＬ＜ｋ＞の構成を示している。他の列の画素Ｐからの信号が入力されるノイズ除去回路ＣＯＬの構成は、ノイズ除去回路ＣＯＬ＜ｋ＞の構成と同一である。以下では、代表としてノイズ除去回路ＣＯＬ＜ｋ＞の構成および動作を説明する。図４は、状態Φ１におけるノイズ除去回路ＣＯＬ＜ｋ＞の状態を示し、かつ図５は、状態Φ２におけるノイズ除去回路ＣＯＬ＜ｋ＞の状態を示している。
【００４５】
ノイズ除去回路ＣＯＬ＜ｋ＞の概略構成について説明する。ノイズ除去回路ＣＯＬ＜ｋ＞は、少なくとも、サンプリング容量ＣＳと、バッファ回路ＢＵＦと、スイッチＳＷ１，ＳＷ２，ＳＷ３とを有する。サンプリング容量ＣＳは、第１の端子および第２の端子を有し、かつ信号源から出力された信号をサンプリングする。バッファ回路ＢＵＦは、第３の端子および第４の端子を有する。第３の端子の電圧と第４の端子の電圧との差は所定の電圧である。スイッチＳＷ１，ＳＷ２，ＳＷ３は、サンプリング容量ＣＳおよびバッファ回路ＢＵＦを第１の状態および第２の状態のいずれか１つに設定する。第１の状態（Φ１）において、第１の端子は第４の端子に接続され、かつ基準電圧が第２の端子に入力され、かつ第３の端子は信号源（画素）に接続される。第２の状態（Φ２）において、第１の端子は信号源に接続され、かつ第２の端子は第３の端子に接続される。
【００４６】
ノイズ除去回路ＣＯＬ＜ｋ＞の詳細な構成について説明する。バッファ回路ＢＵＦは、列ソースフォロアトランジスタＭＳＦと、電流源ＩＢＩＡＳとを有する。サンプリング容量ＣＳは、第１の端子と第２の端子とを有する。スイッチＳＷ１，ＳＷ２，ＳＷ３は、第１の端子Ｓ１と、第２の端子Ｓ２と、第３の端子Ｄとを有する。列ソースフォロアトランジスタＭＳＦは、ゲート（第３の端子）と、ソース（第４の端子）と、ドレインとを有する。電流源ＩＢＩＡＳは、第１の端子と第２の端子とを有する。
【００４７】
ノイズ除去回路ＣＯＬ＜ｋ＞は、複数のスイッチを有する。具体的には、ノイズ除去回路ＣＯＬ＜ｋ＞は、スイッチＳＷ１とスイッチＳＷ２とスイッチＳＷ３とを有する。スイッチＳＷ１の第１の端子Ｓ１は、信号源である画素Ｐ［１，ｋ］〜Ｐ［ｍ，ｋ］に接続されている。スイッチＳＷ１の第２の端子Ｓ２は、スイッチＳＷ２の第２の端子Ｓ２に接続されている。スイッチＳＷ１の第３の端子Ｄは、列ソースフォロアトランジスタＭＳＦのゲートに接続されている。スイッチＳＷ１の状態は、第１の状態と第２の状態との間で切り替わる。スイッチＳＷ１が第１の状態であるとき、スイッチＳＷ１の第１の端子Ｓ１とスイッチＳＷ１の第３の端子Ｄとが電気的に接続される。スイッチＳＷ１が第２の状態であるとき、スイッチＳＷ１の第２の端子Ｓ２とスイッチＳＷ１の第３の端子Ｄとが電気的に接続される。
【００４８】
スイッチＳＷ２の第１の端子Ｓ１は、ノイズ除去回路ＣＯＬ＜ｋ＞の入力端子Ｖ１に接続されている。基準電圧ＶＲＥＦがノイズ除去回路ＣＯＬ＜ｋ＞の入力端子Ｖ１に入力される。入力端子Ｖ１に入力された基準電圧ＶＲＥＦはスイッチＳＷ２の第１の端子Ｓ１に入力される。スイッチＳＷ２の第２の端子Ｓ２は、スイッチＳＷ１の第２の端子Ｓ２に接続されている。スイッチＳＷ２の第３の端子Ｄは、サンプリング容量ＣＳの第２の端子に接続されている。スイッチＳＷ２の状態は、第１の状態と第２の状態との間で切り替わる。スイッチＳＷ２が第１の状態であるとき、スイッチＳＷ２の第１の端子Ｓ１とスイッチＳＷ２の第３の端子Ｄとが電気的に接続される。スイッチＳＷ２が第２の状態であるとき、スイッチＳＷ２の第２の端子Ｓ２とスイッチＳＷ２の第３の端子Ｄとが電気的に接続される。
【００４９】
スイッチＳＷ３の第１の端子Ｓ１は、列ソースフォロアトランジスタＭＳＦのソースに接続されている。スイッチＳＷ３の第２の端子Ｓ２は、信号源である画素Ｐ［１，ｋ］〜Ｐ［ｍ，ｋ］に接続されている。スイッチＳＷ３の第３の端子Ｄは、サンプリング容量ＣＳの第１の端子に接続されている。スイッチＳＷ３の状態は、第１の状態と第２の状態との間で切り替わる。スイッチＳＷ３が第１の状態であるとき、スイッチＳＷ３の第１の端子Ｓ１とスイッチＳＷ３の第３の端子Ｄとが電気的に接続される。スイッチＳＷ３が第２の状態であるとき、スイッチＳＷ３の第２の端子Ｓ２とスイッチＳＷ３の第３の端子Ｄとが電気的に接続される。
【００５０】
電源電圧ＶＤＤが列ソースフォロアトランジスタＭＳＦのドレインに入力される。列ソースフォロアトランジスタＭＳＦのソースはスイッチＳＷ３の第１の端子Ｓ１およびノイズ除去回路ＣＯＬ＜ｋ＞の出力端子Ｖ２に接続されている。列ソースフォロアトランジスタＭＳＦのゲートは、スイッチＳＷ１の第３の端子Ｄに接続されている。映像信号ＶＳＩＧが列ソースフォロアトランジスタＭＳＦのソースから出力される。映像信号ＶＳＩＧは、ノイズ除去回路ＣＯＬ＜ｋ＞の出力端子Ｖ２から後段の信号処理回路に出力される。
【００５１】
電流源ＩＢＩＡＳの第１の端子は、列ソースフォロアトランジスタＭＳＦのソースに接続されている。電流源ＩＢＩＡＳの第２の端子は、グラウンドに接続されている。列ソースフォロアトランジスタＭＳＦおよび電流源ＩＢＩＡＳは、ソースフォロアを構成する。
【００５２】
制御信号ＣＬＰ＿Ｒが“Ｈ”かつ制御信号ＣＬＰ＿Ｓが“Ｌ”である場合にノイズ除去回路ＣＯＬ＜ｋ＞は、図４に示す状態Φ１になる。状態Φ１においてスイッチＳＷ１，ＳＷ２，ＳＷ３は、第１の状態になる。制御信号ＣＬＰ＿Ｒが“Ｌ”かつ制御信号ＣＬＰ＿Ｓが“Ｈ”である場合にノイズ除去回路ＣＯＬ＜ｋ＞は、図４に示す状態Φ２になる。状態Φ２においてスイッチＳＷ１，ＳＷ２，ＳＷ３は、第２の状態になる。
【００５３】
状態Φ１におけるノイズ除去回路ＣＯＬ＜ｋ＞の動作を説明する。ノイズ除去回路ＣＯＬ＜ｋ＞が状態Φ１であるとき、スイッチＳＷ１，ＳＷ２，ＳＷ３の各々において、第１の端子Ｓ１と第３の端子Ｄとが電気的に接続される。ノイズ除去回路ＣＯＬ＜ｋ＞に接続されたｍ個の画素Ｐ［１，ｋ］〜Ｐ［ｍ，ｋ］のうちの１つが選択され、かつ選択された画素Ｐはリセット信号ＶＲＳＴを出力する。列ソースフォロアトランジスタＭＳＦおよび電流源ＩＢＩＡＳはソースフォロアを構成するため、映像信号ＶＳＩＧは式（４）で表される。式（４）において、説明の便宜のため、映像信号ＶＳＩＧの電圧はＶＳＩＧと表され、かつリセット信号ＶＲＳＴの電圧はＶＲＳＴと表される。
ＶＳＩＧ＝ＶＲＳＴ−ＶＧＳ    ・・・（４）
【００５４】
式（４）において、ＶＧＳは列ソースフォロアトランジスタＭＳＦのゲート−ソース間電圧である。列ソースフォロアトランジスタＭＳＦのゲートとソースとの電圧差は、所定の電圧ＶＧＳである。電圧ＶＧＳは、列ソースフォロアトランジスタＭＳＦの閾値電圧および電流源ＩＢＩＡＳのバイアス電流値により決まる。電圧ＶＧＳのばらつきは、主に列ソースフォロアトランジスタＭＳＦの閾値ばらつきに基づく。式（４）に示す電圧は、サンプリング容量ＣＳの第１の端子に入力される。一方、基準電圧ＶＲＥＦが、スイッチＳＷ２を介してサンプリング容量ＣＳの第２の端子に入力される。したがって、サンプリング容量ＣＳにサンプリングされる電荷Ｑ（Φ１）は、式（５）で与えられる。式（５）において、説明の便宜のため、サンプリング容量ＣＳの容量値はＣＳと表される。サンプリング容量ＣＳは、リセット信号ＶＲＳＴの電圧ＶＲＳＴおよび電圧ＶＧＳに基づく電圧と、基準電圧ＶＲＥＦとの差の電圧をサンプリングする。
Ｑ（Φ１）＝ＣＳ｛（ＶＲＳＴ−ＶＧＳ）−ＶＲＥＦ｝    ・・・（５）
【００５５】
状態Φ２におけるノイズ除去回路ＣＯＬ＜ｋ＞の動作を説明する。ノイズ除去回路ＣＯＬ＜ｋ＞が状態Φ２である間、スイッチＳＷ１，ＳＷ２，ＳＷ３の各々において、第２の端子Ｓ２と第３の端子Ｄとが電気的に接続される。状態Φ１においてリセット信号ＶＲＳＴを出力した画素Ｐは、状態Φ２において映像信号ＰＩＸＯＵＴを出力する。映像信号ＰＩＸＯＵＴは、サンプリング容量ＣＳの第１の端子に入力される。一方、サンプリング容量ＣＳの第２の端子は、スイッチＳＷ２およびスイッチＳＷ１を介して列ソースフォロアトランジスタＭＳＦのゲートに接続される。サンプリング容量ＣＳにサンプリングされる電荷Ｑ（Φ２）は、式（６）で与えられる。式（６）において、Ｖｘはサンプリング容量ＣＳの第２の端子の電圧すなわち列ソースフォロアトランジスタＭＳＦのゲートの電圧である。サンプリング容量ＣＳは、映像信号ＰＩＸＯＵＴの電圧ＰＩＸＯＵＴと、列ソースフォロアトランジスタＭＳＦのゲートの電圧Ｖｘとの差の電圧をサンプリングする。
Ｑ（Φ２）＝ＣＳ（ＰＩＸＯＵＴ−Ｖｘ）    ・・・（６）
【００５６】
状態Φ１と状態Φ２との間でサンプリング容量ＣＳに保存される電荷は一定なので、式（７）が成り立つ。
Ｑ（Φ１）＝Ｑ（Φ２）    ・・・（７）
【００５７】
式（５）および式（６）を式（７）に代入し、かつＶｘを求めることにより、式（８）が成り立つ。このため、映像信号ＶＳＩＧは式（９）で表される。式（９）に示すように、ノイズ除去回路ＣＯＬ＜ｋ＞は、基準電圧ＶＲＥＦを基準とする電圧を有する映像信号ＶＳＩＧを出力する。式（９）に示すように、映像信号ＶＳＩＧは電圧ＶＧＳの影響を受けない。このため、映像信号ＶＳＩＧは、列ソースフォロアトランジスタＭＳＦの閾値ばらつきの影響を受けない。
Ｖｘ＝（ＰＩＸＯＵＴ−ＶＲＳＴ）＋ＶＧＳ＋ＶＲＥＦ    ・・・（８）
ＶＳＩＧ＝Ｖｘ−ＶＧＳ＝（ＰＩＸＯＵＴ−ＶＲＳＴ）＋ＶＲＥＦ    ・・・（９）
【００５８】
上述した動作は、ＣＤＳ（相関二重サンプリング）ノイズキャンセラの変形例とみなすことができる。このため、列ソースフォロアトランジスタＭＳＦにより生じるオフセット電圧ＶＧＳと、列ソースフォロアトランジスタＭＳＦにより生じるフリッカノイズとはキャンセルされる。ＣＤＳノイズキャンセラの動作原理、および得られる雑音低減の効果に関しては、非特許文献２に記載されている。このため、ＣＤＳノイズキャンセラの動作原理に関する詳細な説明を省略する。
非特許文献２：「ＣＣＤ／ＣＭＯＳイメージ・センサの基礎と応用」、米本和也、ＣＱ出版、ＩＳＢＮ４−７８９８−３６２６−６
【００５９】
図６は、ＣＤＳノイズキャンセラにより得られる雑音低減の効果を示している。図６において、横軸は周波数を示している。図６において、縦軸はノイズ除去回路ＣＯＬの出力換算雑音密度および伝達特性を示している。ＣＤＳノイズキャンセラは、線Ｌ１０で示す伝達特性を有する。ＣＤＳノイズキャンセラは、ＤＣ信号と、周波数が２／Ｔである信号とを後段の信号処理回路に伝達しない。１／Ｔは、ＣＤＳ回路の動作周波数である。線Ｌ１１は、列ソースフォロアトランジスタＭＳＦの出力換算雑音密度を示している。線Ｌ１１が示すように、列ソースフォロアトランジスタＭＳＦが出力する雑音は、ＣＤＳ回路の働きにより減衰する。縦線でハイライトされた図形Ｆ１０は、列ソースフォロアトランジスタＭＳＦが出力する雑音のスペクトル特性を示している。ノイズ除去回路ＣＯＬから出力される雑音の総和は、図形Ｆ１０を構成する各縦線の上端を通る曲線よりも下側の面積である。ＣＤＳによるノイズキャンセルを行わない場合における列ソースフォロアトランジスタＭＳＦの雑音の総和は、線Ｌ１１よりも下側の面積の総和である。ノイズ除去回路ＣＯＬから出力される雑音の総和は、ＣＤＳによるノイズキャンセルを行わない場合における列ソースフォロアトランジスタＭＳＦの雑音の総和よりも大幅に小さい。
【００６０】
本発明の各態様のノイズ除去回路に入力される信号は、映像信号以外の信号であってもよい。本発明の各態様のイメージセンサは、ノイズ除去回路および複数の画素以外の構成を有していなくてもよい。
【００６１】
第１の実施形態のノイズ除去回路ＣＯＬは、列ソースフォロアトランジスタＭＳＦの閾値電圧（ＶＧＳ）のばらつきに関わらず、所定の基準電圧ＶＲＥＦを基準とした映像信号ＶＳＩＧのみを出力する。このため、ノイズ除去回路ＣＯＬおよびイメージセンサＩＭＧは、ノイズ除去回路ＣＯＬ内のバッファ回路ＢＵＦで生じるオフセット電圧である、閾値電圧（ＶＧＳ）の影響を除去することができる。ノイズ除去回路ＣＯＬによって、後段の信号処理回路の線形性の悪化が低減される。第１の実施形態において、後段の信号処理回路の線形性は、ＡＤ変換器ＡＤＣの変換精度である。第１の実施形態によって、高性能なイメージセンサＩＭＧを提供することができる。ノイズ除去回路ＣＯＬはＣＤＳ回路として動作する。このため、ノイズ除去回路ＣＯＬおよびイメージセンサＩＭＧは、列ソースフォロアトランジスタＭＳＦにより発生するフリッカノイズの影響を大幅に軽減し、かつ高いＳ／Ｎの映像信号ＶＳＩＧを後段の信号処理回路に出力することができる。
【００６２】
（第２の実施形態）
図７を用いて、本発明の第２の実施形態のイメージセンサＩＭＧａの構成について説明する。図７は、イメージセンサＩＭＧａの構成を示している。図７に示す構成について、図１に示す構成と異なる点を説明する。
【００６３】
イメージセンサＩＭＧａにおいて、図１に示すイメージセンサＩＭＧにおけるノイズ除去部ＣＯＬＳがノイズ除去部ＣＯＬＳａに変更される。ノイズ除去部ＣＯＬＳａにおいて、図１に示すノイズ除去部ＣＯＬＳにおけるノイズ除去回路ＣＯＬがノイズ除去回路ＣＯＬａに変更される。上記以外の点については、図７に示す構成は、図１に示す構成と同様である。
【００６４】
図８および図９を用いて、ノイズ除去回路ＣＯＬａの構成について説明する。図８および図９は、ｋ列目の画素Ｐ［１，ｋ］〜Ｐ［ｍ，ｋ］からの信号が入力されるノイズ除去回路ＣＯＬａ＜ｋ＞の構成を示している。他の列の画素Ｐからの信号が入力されるノイズ除去回路ＣＯＬａの構成は、ノイズ除去回路ＣＯＬａ＜ｋ＞の構成と同一である。以下では、代表としてノイズ除去回路ＣＯＬａ＜ｋ＞の構成および動作を説明する。図８および図９に示す構成について、図４および図５に示す構成と異なる点を説明する。図８は、状態Φ１におけるノイズ除去回路ＣＯＬａ＜ｋ＞の状態を示し、かつ図９は、状態Φ２におけるノイズ除去回路ＣＯＬａ＜ｋ＞の状態を示している。
【００６５】
ノイズ除去回路ＣＯＬａにおいて、図４および図５に示すノイズ除去回路ＣＯＬにおけるバッファ回路ＢＵＦがバッファ回路ＢＵＦａに変更される。バッファ回路ＢＵＦａにおいて、図４および図５に示すバッファ回路ＢＵＦにおける電流源ＩＢＩＡＳが電流源ＩＢＩＡＳａに変更される。制御信号ＢＯＯＳＴ＜ｋ＞が電流源ＩＢＩＡＳａに入力される。電流源ＩＢＩＡＳａに流れる電流は、変更可能である。制御信号ＢＯＯＳＴ＜ｋ＞が“Ｌ”である場合、電流源ＩＢＩＡＳａは、第１の電流を流す定電流源として動作する。制御信号ＢＯＯＳＴ＜ｋ＞が“Ｈ”である場合、電流源ＩＢＩＡＳａは、第２の電流を流す定電流源として動作する。第２の電流は、第１の電流よりも大きな電流である。ＡＮＤ回路ＡＮＤ１は、制御信号ＢＯＯＳＴと列選択信号ＣＳＥＬ＜ｋ＞との論理積を演算することにより、制御信号ＢＯＯＳＴ＜ｋ＞を出力する。制御信号ＢＯＯＳＴについては後述する。
【００６６】
上記の構成により、バイアス電流がバッファ回路ＢＵＦａに供給される。第１の期間におけるバイアス電流は、第２の期間におけるバイアス電流よりも大きい。第１の期間は、信号源から出力される信号が切り替わるタイミングを含む。第２の期間は、第１の期間と異なる。第１の期間および第２の期間において、サンプリング容量ＣＳおよびバッファ回路ＢＵＦａは第２の状態（Φ２）である。
【００６７】
上記以外の点については、図８および図９に示す構成は、図４および図５に示す構成と同様である。
【００６８】
図１０を用いて、イメージセンサＩＭＧａによる信号の読み出し動作について、より詳細に説明する。図１０は、イメージセンサＩＭＧａの動作に関する信号を示している。図１０において、図３に示す点と異なる点を説明する。図１０において、図３に示す信号に加えて、制御信号ＢＯＯＳＴが示されている。
【００６９】
イメージセンサＩＭＧａの動作の大部分は、第１の実施形態のイメージセンサＩＭＧの動作と同一であるため、イメージセンサＩＭＧａの動作において、特徴的な部分のみ説明する。イメージセンサＩＭＧａにおいて、制御信号ＢＯＯＳＴと電流源ＩＢＩＡＳａとにより、映像信号ＶＳＩＧのセトリング特性が改善する。セトリング特性の改善を明確にするため、図１０において、イメージセンサＩＭＧから出力される映像信号ＶＳＩＧの過渡応答が線Ｌ２０で示され、かつイメージセンサＩＭＧａから出力される映像信号ＶＳＩＧの過渡応答が線Ｌ２１で示されている。
【００７０】
時刻ｔ１において、ノイズ除去回路ＣＯＬａ＜１＞〜ＣＯＬａ＜ｎ＞はリセット信号ＶＲＳＴ＜１＞〜ＶＲＳＴ＜ｎ＞のサンプリング動作を開始する。時刻ｔ２において、ノイズ除去回路ＣＯＬａ＜１＞〜ＣＯＬａ＜ｎ＞は映像信号ＰＩＸＯＵＴ＜１＞〜ＰＩＸＯＵＴ＜ｎ＞のサンプリング動作を開始する。時刻ｔ３において、ノイズ除去回路ＣＯＬａ＜１＞〜ＣＯＬａ＜ｎ＞は映像信号ＰＩＸＯＵＴ＜１＞〜ＰＩＸＯＵＴ＜ｎ＞のサンプリング動作を終了する。ノイズ除去回路ＣＯＬａ＜１＞〜ＣＯＬａ＜ｎ＞の内部では、画素Ｐ［１，１］〜Ｐ［１，ｎ］から入力された映像信号ＰＩＸＯＵＴ＜１＞〜ＰＩＸＯＵＴ＜ｎ＞に含まれる画素のリセットノイズ等がキャンセルされる。ノイズ除去回路ＣＯＬａ＜１＞〜ＣＯＬａ＜ｎ＞は、基準電圧ＶＲＥＦを基準とし、振幅がＶＰＩＸ＜１＞〜ＶＰＩＸ＜ｎ＞である映像信号ＶＳＩＧを保持する。時刻ｔ１から時刻ｔ３におけるノイズ除去回路ＣＯＬａ＜１＞〜ＣＯＬａ＜ｎ＞の動作は、図３に示すノイズ除去回路ＣＯＬ＜１＞〜ＣＯＬ＜ｎ＞の動作と同一である。
【００７１】
時刻ｔ３において、列選択信号ＣＳＥＬ＜１＞が“Ｈ”になることにより、１列目のスイッチＳＳａ＜１＞が短絡される。このため、１列目のノイズ除去回路ＣＯＬａ＜１＞から、振幅がＶＰＩＸ＜１＞である映像信号ＶＳＩＧが出力される。時刻ｔ３において、制御信号ＢＯＯＳＴは“Ｈ”になる。列選択信号ＣＳＥＬ＜１＞と制御信号ＢＯＯＳＴとの両方が“Ｈ”であるので、それらの論理積であるＢＯＯＳＴ＜ｋ＞も“Ｈ”になる。このため、電流源ＩＢＩＡＳａは第２の電流で動作する。時刻ｔ３から時刻ｔ３ｘの期間、制御信号ＢＯＯＳＴは“Ｈ”であるため、バッファ回路ＢＵＦａは、第１の電流よりも大きな第２の電流で動作する。
【００７２】
バッファ回路ＢＵＦａは、列ソースフォロアトランジスタＭＳＦおよび電流源ＩＢＩＡＳａで構成されるソースフォロア回路である。映像信号ＶＳＩＧの立ち下がり速度は、電流源ＩＢＩＡＳａのバイアス電流量により決定される。したがって、ノイズ除去回路ＣＯＬａ＜１＞から出力される映像信号ＶＳＩＧの電圧は、目標電圧に、第１の実施形態のノイズ除去回路ＣＯＬ＜１＞の場合よりも高速に到達する。目標電圧は、（ＶＲＥＦ−ＶＰＩＸ＜１＞）である。時刻ｔ３ｘにおいて、制御信号ＢＯＯＳＴが“Ｌ”になることにより、制御信号ＢＯＯＳＴ＜ｋ＞は“Ｌ”になる。このため、電流源ＩＢＩＡＳａは第１の電流で動作する。バッファ回路ＢＵＦａが出力する電圧は、バイアス電流によりわずかに変動する。ＡＤ変換器ＡＤＣによるサンプリング電圧が決定する時刻ｔ４において、ノイズ除去回路ＣＯＬａ＜１＞のバイアス電流がノイズキャンセル動作時のバイアス電流と同一であるため、ＡＤ変換器ＡＤＣは、正確な電圧信号をサンプリングすることができる。
【００７３】
上記の動作と同様に、時刻ｔ４から時刻ｔ４ｘの期間において、列選択信号ＣＳＥＬ＜２＞および制御信号ＢＯＯＳＴが“Ｈ”になることにより、ノイズ除去回路ＣＯＬａ＜２＞から出力される映像信号ＶＳＩＧは、目標電圧に高速に到達する。目標電圧は、（ＶＲＥＦ−ＶＰＩＸ＜２＞）である。時刻ｔ４ｘから時刻ｔ６の期間において、制御信号ＢＯＯＳＴが“Ｌ”になることにより、ノイズ除去回路ＣＯＬａ＜２＞は第１の電流で動作し、かつ正確な電圧信号を出力する。
【００７４】
時刻ｔ６の後も同様に、列選択信号ＣＳＥＬ＜３＞〜ＣＳＥＬ＜ｎ＞が順次“Ｈ”になることにより、その変化が生じた列選択信号ＣＳＥＬ＜３＞〜ＣＳＥＬ＜ｎ＞が供給されたスイッチＳＳ＜３＞〜ＳＳ＜ｎ＞が順次短絡される。このため、ノイズ除去回路ＣＯＬａ＜３＞〜ＣＯＬａ＜ｎ＞から映像信号ＶＳＩＧが順次出力され、かつＡＤ変換器ＡＤＣに入力される。図１０に示される動作において、時刻ｔ６から時刻ｔ６ｘの期間、および時刻ｔ７から時刻ｔ７ｘの期間、バッファ回路ＢＵＦａは、第１の電流よりも大きな第２の電流で動作する。
【００７５】
図１０に示す動作において、第１の電流および第２の電流がバイアス電流としてバッファ回路ＢＵＦａに供給される。第１の期間は、制御信号ＢＯＯＳＴ＜ｋ＞が“Ｈ”の期間である。第１の期間は、画素Ｐから出力される映像信号ＰＩＸＯＵＴ＜ｋ＞が切り替わるタイミングを含む。つまり、第１の期間は、時刻ｔ３と時刻ｔ４と時刻ｔ６と時刻ｔ７とを含む。第２の期間は、制御信号ＢＯＯＳＴ＜ｋ＞が“Ｌ”の期間である。上記のように、第１の期間におけるバイアス電流すなわち第２の電流は、第２の期間におけるバイアス電流すなわち第１の電流よりも大きい。
【００７６】
第２の実施形態のノイズ除去回路ＣＯＬａにおいて、映像信号ＰＩＸＯＵＴ＜ｋ＞が切り替わるタイミングから開始される第１の期間中、バッファ回路ＢＵＦａのバイアス電流は、第２の期間におけるバイアス電流よりも大きくなる。このため、ノイズ除去回路ＣＯＬａおよびイメージセンサＩＭＧａは、負荷回路すなわちＡＤ変換器ＡＤＣを高速に駆動できる。イメージセンサＩＭＧａがＡＤ変換器ＡＤＣを高速に駆動できるため、イメージセンサＩＭＧａは、より高速なフレームレートで撮像することができる。
【００７７】
（第３の実施形態）
図１１を用いて、本発明の第３の実施形態のイメージセンサＩＭＧｂの構成について説明する。図１１は、イメージセンサＩＭＧｂの構成を示している。図１１に示す構成について、図１に示す構成と異なる点を説明する。
【００７８】
イメージセンサＩＭＧｂにおいて、図１に示すイメージセンサＩＭＧにおけるノイズ除去部ＣＯＬＳがノイズ除去部ＣＯＬＳｂに変更される。ノイズ除去部ＣＯＬＳｂにおいて、図１に示すノイズ除去部ＣＯＬＳにおけるノイズ除去回路ＣＯＬがノイズ除去回路ＣＯＬｂに変更される。上記以外の点については、図１１に示す構成は、図１に示す構成と同様である。
【００７９】
図１２および図１３を用いて、ノイズ除去回路ＣＯＬｂの構成について説明する。図１２および図１３は、ｋ列目の画素Ｐ［１，ｋ］〜Ｐ［ｍ，ｋ］からの信号が入力されるノイズ除去回路ＣＯＬｂ＜ｋ＞の構成を示している。他の列の画素Ｐからの信号が入力されるノイズ除去回路ＣＯＬｂの構成は、ノイズ除去回路ＣＯＬｂ＜ｋ＞の構成と同一である。以下では、代表としてノイズ除去回路ＣＯＬｂ＜ｋ＞の構成および動作を説明する。図１２および図１３に示す構成について、図４および図５に示す構成と異なる点を説明する。図１２は、状態Φ１におけるノイズ除去回路ＣＯＬｂ＜ｋ＞の状態を示し、かつ図１３は、状態Φ２におけるノイズ除去回路ＣＯＬｂ＜ｋ＞の状態を示している。
【００８０】
ノイズ除去回路ＣＯＬｂは、図４および図５に示すノイズ除去回路ＣＯＬが有する構成に加えて、リセットトランジスタＭＲＳＴを有する。リセットトランジスタＭＲＳＴは、ゲートと、ソースと、ドレインとを有する。リセットトランジスタＭＲＳＴのドレインは、列ソースフォロアトランジスタＭＳＦのソースおよびノイズ除去回路ＣＯＬｂ＜ｋ＞の出力端子Ｖ２に接続されている。リセット電圧がリセットトランジスタＭＲＳＴのソースに入力される。リセット電圧は、飽和電圧ＶＳＡＴと同一である。以下の説明において、リセット電圧と飽和電圧ＶＳＡＴとは、同一に扱われる。制御信号ＢＯＯＳＴ＜ｋ＞がリセットトランジスタＭＲＳＴのゲートに入力される。制御信号ＢＯＯＳＴ＜ｋ＞が“Ｌ”である場合、リセットトランジスタＭＲＳＴのドレインとソースとは開放される。制御信号ＢＯＯＳＴ＜ｋ＞が“Ｈ”である場合、リセットトランジスタＭＲＳＴのドレインとソースとは電気的に接続される。このとき、列ソースフォロアトランジスタＭＳＦのソースにリセット電圧すなわち飽和電圧ＶＳＡＴが入力される。
【００８１】
ＡＮＤ回路ＡＮＤ１は、制御信号ＢＯＯＳＴと列選択信号ＣＳＥＬ＜ｋ＞との論理積を演算することにより、制御信号ＢＯＯＳＴ＜ｋ＞を出力する。制御信号ＢＯＯＳＴは、第２の実施形態における制御信号ＢＯＯＳＴと同一である。
【００８２】
上記の構成により、第１の期間および第２の期間のうち第１の期間のみ、列ソースフォロアトランジスタＭＳＦのソース（第４の端子）にリセット電圧（ＶＳＡＴ）が入力される。第１の期間は、信号源から出力される信号が切り替わるタイミングを含む。第２の期間は、第１の期間と異なる。第１の期間および第２の期間において、サンプリング容量ＣＳおよびバッファ回路ＢＵＦは第２の状態（Φ２）である。
【００８３】
上記以外の点については、図１２および図１３に示す構成は、図４および図５に示す構成と同様である。
【００８４】
図１４を用いて、イメージセンサＩＭＧｂによる信号の読み出し動作について、より詳細に説明する。図１４は、イメージセンサＩＭＧｂの動作に関する信号を示している。図１４において、図３に示す点と異なる点を説明する。図１４において、図３に示す信号に加えて、制御信号ＢＯＯＳＴが示されている。
【００８５】
イメージセンサＩＭＧｂの動作の大部分は、第１の実施形態のイメージセンサＩＭＧの動作と同一であるため、イメージセンサＩＭＧｂの動作において、特徴的な部分のみ説明する。イメージセンサＩＭＧｂにおいて、制御信号ＢＯＯＳＴとリセットトランジスタＭＲＳＴとにより、映像信号ＶＳＩＧのセトリング特性が改善する。具体的には、画素Ｐの飽和レベルが出力されるときのセトリング時間が短縮される。画素Ｐの飽和レベルが出力されるとき、映像信号ＶＳＩＧのセトリングが最も厳しい。セトリング特性の改善を明確にするため、図１４において、イメージセンサＩＭＧから出力される映像信号ＶＳＩＧの過渡応答が線Ｌ３０で示され、かつイメージセンサＩＭＧｂから出力される映像信号ＶＳＩＧの過渡応答が線Ｌ３１で示されている。
【００８６】
時刻ｔ１において、ノイズ除去回路ＣＯＬｂ＜１＞〜ＣＯＬｂ＜ｎ＞はリセット信号ＶＲＳＴ＜１＞〜ＶＲＳＴ＜ｎ＞のサンプリング動作を開始する。時刻ｔ２において、ノイズ除去回路ＣＯＬｂ＜１＞〜ＣＯＬｂ＜ｎ＞は映像信号ＰＩＸＯＵＴ＜１＞〜ＰＩＸＯＵＴ＜ｎ＞のサンプリング動作を開始する。時刻ｔ３において、ノイズ除去回路ＣＯＬｂ＜１＞〜ＣＯＬｂ＜ｎ＞は映像信号ＰＩＸＯＵＴ＜１＞〜ＰＩＸＯＵＴ＜ｎ＞のサンプリング動作を終了する。ノイズ除去回路ＣＯＬｂ＜１＞〜ＣＯＬｂ＜ｎ＞の内部では、画素Ｐ［１，１］〜Ｐ［１，ｎ］から入力された映像信号ＰＩＸＯＵＴ＜１＞〜ＰＩＸＯＵＴ＜ｎ＞に含まれる画素のリセットノイズ等がキャンセルされる。ノイズ除去回路ＣＯＬｂ＜１＞〜ＣＯＬｂ＜ｎ＞は、基準電圧ＶＲＥＦを基準とし、振幅がＶＰＩＸ＜１＞〜ＶＰＩＸ＜ｎ＞である映像信号ＶＳＩＧを保持する。時刻ｔ１から時刻ｔ３におけるノイズ除去回路ＣＯＬｂ＜１＞〜ＣＯＬｂ＜ｎ＞の動作は、図３に示すノイズ除去回路ＣＯＬ＜１＞〜ＣＯＬ＜ｎ＞の動作と同一である。
【００８７】
時刻ｔ３において、列選択信号ＣＳＥＬ＜１＞が“Ｈ”になることにより、１列目のノイズ除去回路ＣＯＬｂ＜１＞から、振幅がＶＰＩＸ＜１＞である映像信号ＶＳＩＧが出力される。時刻ｔ３において、制御信号ＢＯＯＳＴは“Ｈ”になる。列選択信号ＣＳＥＬ＜１＞と制御信号ＢＯＯＳＴとの両方が“Ｈ”であるので、それらの論理積であるＢＯＯＳＴ＜ｋ＞も“Ｈ”になる。これによって、リセットトランジスタＭＲＳＴのドレイン−ソース間は電気的に接続される。時刻ｔ３から時刻ｔ３ｘの期間、制御信号ＢＯＯＳＴは“Ｈ”であるため、映像信号ＶＳＩＧは、瞬間的に飽和電圧ＶＳＡＴに変化する。時刻ｔ３ｘにおいて、制御信号ＢＯＯＳＴは“Ｌ”になる。これによって、制御信号ＢＯＯＳＴ＜ｋ＞も“Ｌ”になるため、リセットトランジスタＭＲＳＴのドレイン−ソース間は開放される。これによって、列ソースフォロアトランジスタＭＳＦのソースに対する飽和電圧ＶＳＡＴの入力は終了する。このとき、バッファ回路ＢＵＦは、映像信号ＶＳＩＧの振幅を目標値である（ＶＲＥＦ−ＶＰＩＸ＜１＞）に変化させる。
【００８８】
バッファ回路ＢＵＦを構成するソースフォロアにおける信号の立ち下がり速度は、バイアス電流により決定される。一方、ソースフォロアにおける信号の立ち上がり速度は、β（ＶＧＳ−ＶＴＨ）2により決定される。βは、トランジスタの特性に関係する係数であり、かつＶＴＨは、列ソースフォロアトランジスタＭＳＦの閾値電圧である。一般的に、ソースフォロアにおける信号の立ち上がり速度は、立ち下がり速度よりも十分に大きいことが知られている。図１４に示す動作において、セトリング速度の限界を決めている立ち下がりが短期間で終了し、かつ高速なセトリングが可能である立ち上がり動作により映像信号ＶＳＩＧは目標電圧にセトリングする。したがって、線Ｌ３１が示す、第３の実施形態におけるセトリング時間の最大値は、線Ｌ３０が示す、第１の実施形態におけるセトリング時間の最大値よりも小さい。
【００８９】
上記の動作と同様に、時刻ｔ４から時刻ｔ４ｘの期間において、列選択信号ＣＳＥＬ＜２＞および制御信号ＢＯＯＳＴが“Ｈ”になることにより、２列目のノイズ除去回路ＣＯＬｂ＜２＞から出力される映像信号ＶＳＩＧは瞬間的に飽和電圧ＶＳＡＴになる。映像信号ＶＳＩＧが飽和電圧ＶＳＡＴになった後、時刻ｔ４ｘから時刻ｔ６の期間において、制御信号ＢＯＯＳＴが“Ｌ”になることにより、バッファ回路ＢＵＦは、映像信号ＶＳＩＧの振幅をＶＰＩＸ＜２＞にセトリングさせる動作を行う。振幅がＶＰＩＸ＜２＞である映像信号ＶＳＩＧの電圧は黒レベル（ＶＲＥＦ）に近い。映像信号ＶＳＩＧがＶＳＡＴに変化した後、映像信号ＶＳＩＧの振幅がＶＰＩＸ＜２＞に戻る場合、第１の実施形態におけるセトリング時間は、第３の実施形態におけるセトリング時間より短い。しかしながら、ノイズ除去回路ＣＯＬｂにおいてセトリングに最も時間を要する条件は、黒レベルに相当する電圧（ＶＲＥＦ）から飽和レベル（ＶＳＡＴ）への遷移である。ノイズ除去回路ＣＯＬｂは、この条件において、セトリングに要する時間を短縮できていることは明白である。
【００９０】
時刻ｔ６の後も同様に、列選択信号ＣＳＥＬ＜３＞〜ＣＳＥＬ＜ｎ＞が順次“Ｈ”になることにより、ノイズ除去回路ＣＯＬｂ＜３＞〜ＣＯＬｂ＜ｎ＞から映像信号ＶＳＩＧが順次出力され、かつＡＤ変換器ＡＤＣに入力される。図１４に示される動作において、時刻ｔ６から時刻ｔ６ｘの期間、および時刻ｔ７から時刻ｔ７ｘの期間、飽和電圧ＶＳＡＴが列ソースフォロアトランジスタＭＳＦのソースに入力される。
【００９１】
図１４に示す動作において、第１の期間は、制御信号ＢＯＯＳＴ＜ｋ＞が“Ｈ”の期間である。第１の期間は、画素Ｐから出力される映像信号ＰＩＸＯＵＴ＜ｋ＞が切り替わるタイミングを含む。つまり、第１の期間は、時刻ｔ３と時刻ｔ４と時刻ｔ６と時刻ｔ７とを含む。第２の期間は、制御信号ＢＯＯＳＴ＜ｋ＞が“Ｌ”の期間である。上記のように、第１の期間および第２の期間のうち第１の期間のみ、列ソースフォロアトランジスタＭＳＦのソースにリセット電圧すなわち飽和電圧ＶＳＡＴが入力される。
【００９２】
第３の実施形態のノイズ除去回路ＣＯＬｂにおいて、映像信号ＰＩＸＯＵＴ＜ｋ＞が切り替わるタイミングから開始される第１の期間中、ノイズ除去回路ＣＯＬｂから出力される映像信号ＶＳＩＧが、瞬間的に飽和電圧ＶＳＡＴに変化する。このため、バッファ回路ＢＵＦのバイアス電流が小さく設計された場合であっても、バッファ回路ＢＵＦのセトリング動作において最も長い時間を短縮することができる。バッファ回路ＢＵＦのバイアス電流を小さくすることができるため、ノイズ除去回路ＣＯＬｂおよびイメージセンサＩＭＧｂは、消費電力を抑えることができる。セトリング時間の短縮により、ノイズ除去回路ＣＯＬｂおよびイメージセンサＩＭＧｂは、負荷回路すなわちＡＤ変換器ＡＤＣを高速に駆動できる。イメージセンサＩＭＧｂがＡＤ変換器ＡＤＣを高速に駆動できるため、イメージセンサＩＭＧｂは、より高速なフレームレートで撮像することができる。
【００９３】
第３の実施形態において、説明を分かりやすくするための一例として、飽和電圧ＶＳＡＴがリセットトランジスタＭＲＳＴのソースに入力される場合について説明した。リセットトランジスタＭＲＳＴのソースに入力される電圧が黒レベルよりも小さく、かつ飽和電圧ＶＳＡＴ以上であれば、第３の実施形態の効果を確実に得ることができる。リセットトランジスタＭＲＳＴのソースに入力されるリセット電圧は、他の回路ブロックと共有されてもよい。例えば、グラウンド電圧がリセット電圧として用いられてもよい。あるいは、グラウンド電圧よりも大きく、かつ黒レベルよりも小さな電圧がリセット電圧として用いられてもよい。これらの場合、設計条件によっては第３の実施形態の効果を期待できる。
【００９４】
（第４の実施形態）
図１５を用いて、本発明の第４の実施形態のイメージセンサＩＭＧｃの構成について説明する。図１５は、イメージセンサＩＭＧｃの構成を示している。図１５に示す構成について、図１に示す構成と異なる点を説明する。
【００９５】
イメージセンサＩＭＧｃにおいて、図１に示すイメージセンサＩＭＧにおけるノイズ除去部ＣＯＬＳがノイズ除去部ＣＯＬＳｃに変更される。ノイズ除去部ＣＯＬＳｃにおいて、図１に示すノイズ除去部ＣＯＬＳにおけるノイズ除去回路ＣＯＬがノイズ除去回路ＣＯＬｃに変更される。上記以外の点については、図１５に示す構成は、図１に示す構成と同様である。
【００９６】
図１６および図１７を用いて、ノイズ除去回路ＣＯＬｃの構成について説明する。図１６および図１７は、ｋ列目の画素Ｐ［１，ｋ］〜Ｐ［ｍ，ｋ］からの信号が入力されるノイズ除去回路ＣＯＬｃ＜ｋ＞の構成を示している。他の列の画素Ｐからの信号が入力されるノイズ除去回路ＣＯＬｃの構成は、ノイズ除去回路ＣＯＬｃ＜ｋ＞の構成と同一である。以下では、代表としてノイズ除去回路ＣＯＬｃ＜ｋ＞の構成および動作を説明する。図１６および図１７に示す構成について、図４および図５に示す構成と異なる点を説明する。図１６は、状態Φ１におけるノイズ除去回路ＣＯＬｃ＜ｋ＞の状態を示し、かつ図１７は、状態Φ２におけるノイズ除去回路ＣＯＬｃ＜ｋ＞の状態を示している。
【００９７】
ノイズ除去回路ＣＯＬｃにおいて、図４および図５に示すノイズ除去回路ＣＯＬにおけるバッファ回路ＢＵＦがバッファ回路ＢＵＦｃに変更される。バッファ回路ＢＵＦｃは、ボルテージフォロアを構成するオペアンプである。バッファ回路ＢＵＦｃは、正入力端子（第３の端子）と、負入力端子（第４の端子）と、出力端子とを有する。バッファ回路ＢＵＦｃの正入力端子は、スイッチＳＷ１の第３の端子Ｄに接続されている。バッファ回路ＢＵＦｃの負入力端子は、スイッチＳＷ３の第１の端子Ｓ１およびバッファ回路ＢＵＦｃの出力端子に接続されている。バッファ回路ＢＵＦｃの出力端子は、ノイズ除去回路ＣＯＬｃ＜ｋ＞の出力端子Ｖ２に接続されている。
【００９８】
バッファ回路ＢＵＦｃにおいて、オフセット電圧Ｖｏｓが発生する。図１６および図１７において、オフセット電圧Ｖｏｓは、スイッチＳＷ１の第３の端子Ｄとバッファ回路ＢＵＦｃの正入力端子との間に挿入された電圧源として示されている。バッファ回路ＢＵＦｃの正入力端子の電圧とバッファ回路ＢＵＦｃの負入力端子の電圧との差は、所定の電圧（Ｖｏｓ）である。
【００９９】
上記以外の点については、図１６および図１７に示す構成は、図４および図５に示す構成と同様である。
【０１００】
オフセット電圧Ｖｏｓは、第１の実施形態で説明した原理と同一の原理によりキャンセルされる。このため、ノイズ除去回路ＣＯＬｃおよびイメージセンサＩＭＧｃは、ノイズ除去回路ＣＯＬｃ内の所定の電圧（オフセット電圧Ｖｏｓ）の影響を除去することができる。
【０１０１】
第３の実施形態のノイズ除去回路ＣＯＬｂにおけるバッファ回路ＢＵＦはバッファ回路ＢＵＦｃに変更されてもよい。本発明の各実施形態のバッファ回路ＢＵＦ，ＢＵＦａ，ＢＵＦｃは、他の電圧バッファ回路で構成されてもよい。
【０１０２】
以上、本発明の好ましい実施形態を説明したが、本発明はこれら実施形態およびその変形例に限定されることはない。本発明の趣旨を逸脱しない範囲で、構成の付加、省略、置換、およびその他の変更が可能である。また、本発明は前述した説明によって限定されることはなく、添付のクレームの範囲によってのみ限定される。
【産業上の利用可能性】
【０１０３】
本発明の各実施形態によれば、ノイズ除去回路およびイメージセンサは、ノイズ除去回路内のバッファ回路で生じるオフセット電圧の影響を除去することができ、かつフリッカノイズの影響を低減することができる。
【符号の説明】
【０１０４】
ＩＭＧ，ＩＭＧａ，ＩＭＧｂ，ＩＭＧｃ  イメージセンサ
ＰＩＸ  撮像部
Ｐ  画素
ＴＧ  タイミングジェネレータ
ＣＯＬＳ，ＣＯＬＳａ，ＣＯＬＳｂ，ＣＯＬＳｃ  ノイズ除去部
ＣＯＬ，ＣＯＬａ，ＣＯＬｂ，ＣＯＬｃ  ノイズ除去回路
ＳＷＳ  スイッチ部
ＡＤＣ  ＡＤ変換器
ＣＳ  サンプリング容量
ＢＵＦ，ＢＵＦａ，ＢＵＦｃ  バッファ回路
ＳＷ１，ＳＷ２，ＳＷ３  スイッチ
ＭＳＦ  列ソースフォロアトランジスタ
ＩＢＩＡＳ，ＩＢＩＡＳａ  電流源
ＡＮＤ１  ＡＮＤ回路
ＭＲＳＴ  リセットトランジスタ
【図１】
0006595704.tif 000002
【図２】
0006595704.tif 000003
【図３】
0006595704.tif 000004
【図４】
0006595704.tif 000005
【図５】
0006595704.tif 000006
【図６】
0006595704.tif 000007
【図７】
0006595704.tif 000008
【図８】
0006595704.tif 000009
【図９】
0006595704.tif 000010
【図１０】
0006595704.tif 000011
【図１１】
0006595704.tif 000012
【図１２】
0006595704.tif 000013
【図１３】
0006595704.tif 000014
【図１４】
0006595704.tif 000015
【図１５】
0006595704.tif 000016
【図１６】
0006595704.tif 000017
【図１７】
0006595704.tif 000018
【図１８】
0006595704.tif 000019
【図１９】
0006595704.tif 000020