(57)【特許請求の範囲】
【請求項１】
第１の出力端子からパルス状の第１の駆動信号を出力する第１の信号出力部と、
入力された前記第１の駆動信号に基づいて、第２の出力端子からパルス状の第２の駆動信号をスイッチング素子の制御端子に出力する第２の信号出力部と、
グラウンド電圧に対する負電圧を生成し、前記負電圧によって前記第２の駆動信号のローレベルを負側にバイアスする負電源生成部と、を備え、
前記負電源生成部は、
前記第１の駆動信号によって電荷が蓄積される第１のコンデンサと、
前記第１のコンデンサからの前記電荷の移動によって自身の端子間に前記負電圧を生成する第２のコンデンサと、を備え、
前記第１の信号出力部は、電流流入端子が前記第１の出力端子に接続されて前記第１の駆動信号のローレベルを生成する第１のトランジスタを備え、
前記第２の信号出力部は、電流流入端子が前記第２の出力端子に接続されて前記第２の駆動信号の前記ローレベルを生成する第２のトランジスタを備え、
前記負電源生成部の前記第１のコンデンサは、一端が前記第１の出力端子を介して前記第１のトランジスタの前記電流流入端子に接続され、
前記負電源生成部の前記第２のコンデンサは、一端が前記第１のトランジスタの電流流出端子に接続されると共に、他端が前記第２のトランジスタの電流流出端子に接続され、
前記第１の駆動信号のハイレベルによって前記第１のコンデンサに前記電荷が充電されると共に、
前記第１の駆動信号の前記ローレベルを利用して、前記第１のコンデンサに充電された前記電荷が、前記第１の出力端子、前記第１のトランジスタの前記電流流入端子及び前記電流流出端子を経由して前記第２のコンデンサに移動することで、前記第２のコンデンサの前記他端に前記負電圧が生成される
ことを特徴とする、
スイッチ駆動装置。
【請求項２】
前記第１のコンデンサの容量が、前記第２のコンデンサの容量と比較して大きいことを特徴とする、
請求項１に記載のスイッチ駆動装置。
【請求項３】
前記負電源生成部は、第１のダイオードおよび第２のダイオードを備え、
前記第１のダイオードは、アノードが前記第１のコンデンサの他端に接続されると共に、カソードがグラウンドに接続され、
前記第２のダイオードは、アノードが前記第２のコンデンサの他端に接続されると共に、カソードが前記第１のコンデンサの他端に接続され、
前記第２のコンデンサと前記第１のトランジスタの中点は、前記グラウンドに接続されることを特徴とする、
請求項１又は２に記載のスイッチ駆動装置。
【請求項４】
前記第２のコンデンサと前記第２のダイオードの中点は、前記第２のトランジスタの前記電流流出端子に接続されることを特徴とする、
請求項３に記載のスイッチ駆動装置。
【請求項５】
前記負電源生成部は、前記第１のコンデンサと前記第１の信号出力部の前記第１の出力端子の間に設けられる制限抵抗を備えることを特徴とする、
請求項１乃至４のいずれかに記載のスイッチ駆動装置。
【請求項６】
第１の出力端子からパルス状の第１の駆動信号を出力する第１の信号出力部と、
入力された前記第１の駆動信号に基づいて、第２の出力端子からパルス状の第２の駆動信号をスイッチング素子の制御端子に出力する第２の信号出力部と、を備えるスイッチ駆動装置において、
前記第１の信号出力部は、電流流入端子が前記第１の出力端子に接続されて前記第１の駆動信号のローレベルを生成する第１のトランジスタを備え、
前記第２の信号出力部は、電流流入端子が前記第２の出力端子に接続されて前記第２の駆動信号のローレベルを生成する第２のトランジスタを備え、
第１のコンデンサの一端を、前記第１の出力端子を介して前記第１のトランジスタの前記電流流入端子に接続し、
第２のコンデンサの一端を、前記第１のトランジスタの電流流出端子に接続すると共に、他端を前記第２のトランジスタの電流流出端子に接続し、
前記第１の駆動信号のハイレベルによって前記第１のコンデンサに電荷を充電すると共に、
前記第１の駆動信号の前記ローレベル時を利用して、前記第１のコンデンサに充電された前記電荷を、前記第１の出力端子、前記第１のトランジスタの前記電流流入端子及び前記電流流出端子を経由して前記第２のコンデンサに移動させることで、前記第２のコンデンサの前記他端に負電圧を生成し、
前記負電圧によって前記第２の出力端子の電圧を負側にバイアスすることを特徴とする、
スイッチ駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばＤＣ／ＤＣコンバータ等の電源装置においてスイッチング素子を駆動するスイッチ駆動装置およびスイッチ駆動方法に関する。
【背景技術】
【０００２】
従来、例えばＤＣ／ＤＣコンバータ等の電源装置としては、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）や、ＩＧＢＴ（Ｉｎｓｕｒａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）等のスイッチング素子（半導体スイッチ）をスイッチ駆動装置（駆動回路）によって駆動し、これにより電力を変換するスイッチング電源装置が広く使用されている。
【０００３】
このようなスイッチング電源装置では、スイッチング素子を高速駆動したような場合に、オフ状態のスイッチング素子が誤オン状態となるセルフターンオン現象が問題となることがある。このセルフターンオン現象とは、スイッチング素子の高速駆動等に伴い、オフ状態におけるドレイン−ソース間の電圧が急激に上昇することでドレイン−ゲート間の帰還容量を介してゲート−ソース間容量に電荷が注入（すなわち、ゲート−ソース間容量が充電）されてゲート電圧が閾値電圧以上に上昇し、オン状態となる現象である。セルフターンオン現象が発生した場合、電力変換効率が低下するだけでなく、場合によってはスイッチング素子の破損や発火等が生じることとなる。
【０００４】
このようなセルフターンオン現象の防止策としては、オフ状態のスイッチング素子のゲートに負電圧を印加し、ゲート電圧を負側にバイアスする手法が知られている（例えば、特許文献１または２参照）。ゲート電圧を負側にバイアスすることで、帰還容量を介して注入される電荷量が大きい場合にもゲート電圧を閾値電圧未満に保持することが可能となるため、セルフターンオン現象を効果的に防止することができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第４９４５２１８号公報
【特許文献２】特許第４９１６９６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記特許文献１に記載のスイッチ駆動装置では、スイッチング素子のゲートに印加する負電圧の生成にトランスを使用しているため、装置全体が大型化すると共に、コストが増大するという問題があった。また、上記特許文献２に記載のスイッチ駆動装置では、負電圧生成用コンデンサ１０４の充放電（電荷の蓄積および放出）を制御するためのスイッチング素子（ｐチャネル型ＭＯＳＦＥＴ１０７、ｎチャネル型ＭＯＳＦＥＴ１０８およびｎチャネル型ＭＯＳＦＥＴ１０９）を別途必要とするため、回路構成が複雑化すると共に、コストが増大するという問題があった。
【０００７】
さらに、上記特許文献２のスイッチ駆動装置では、ブートストラップ回路（ブート用ダイオード１１３およびブートコンデンサ１２７）によってハイサイドＭＯＳＦＥＴ１０２の駆動電圧を生成していることから、ローサイドと同様の負電圧生成回路をハイサイドに設けることが難しく、ハイサイドＭＯＳＦＥＴ１０２におけるセルフターンオン現象を防止するためには、トランス等からなる絶縁タイプの負電源を別途設ける必要があった。
【０００８】
また、従来のＳｉに代えてＳｉＣやＧａＮ等の半導体を使用した最新世代のスイッチング素子が近年普及しつつあるが、これらの素子は高速駆動が可能であり、且つ閾値電圧および入出力容量が低いことから、セルフターンオン現象の発生する可能性が高くなっている。このため、これら最新世代のスイッチング素子を効果的に使用するためにも、簡素且つコンパクトな構成でセルフターンオン現象を防止することが可能なスイッチ駆動装置が望まれている。
【０００９】
本発明は、斯かる実情に鑑み、簡素且つコンパクトな構成でセルフターンオン現象を防止することが可能なスイッチ駆動装置およびスイッチ駆動方法を提供しようとするものである。
【課題を解決するための手段】
【００１０】
（１）本発明は、第１の出力端子からパルス状の第１の駆動信号を出力する第１の信号出力部と、入力された前記第１の駆動信号に基づいて、第２の出力端子からパルス状の第２の駆動信号をスイッチング素子の制御端子に出力する第２の信号出力部と、グラウンド電圧に対する負電圧を生成し、前記負電圧によって前記第２の駆動信号のローレベルを負側にバイアスする負電源生成部と、を備え、前記負電源生成部は、前記第１の駆動信号によって電荷が蓄積される第１のコンデンサと、前記第１のコンデンサからの電荷の移動によって自身の端子間に前記負電圧を生成する第２のコンデンサと、を備えることを特徴とする、スイッチ駆動装置である。
【００１１】
（２）本発明はまた、前記第１の信号出力部は、電流流入端子が前記第１の出力端子に接続される第１のトランジスタを備え、前記第１のコンデンサは、一端が前記第１の出力端子を介して前記第１のトランジスタの電流流入端子に接続され、前記第２のコンデンサは、一端が前記第１のトランジスタの電流流出端子に接続されることを特徴とする、上記（１）に記載のスイッチ駆動装置である。
【００１２】
（３）本発明はまた、前記負電源生成部は、第１のダイオードおよび第２のダイオードを備え、前記第１のダイオードは、アノードが前記第１のコンデンサの他端に接続されると共に、カソードがグラウンドに接続され、前記第２のダイオードは、アノードが前記第２のコンデンサの他端に接続されると共に、カソードが前記第１のコンデンサの他端に接続され、前記第２のコンデンサと前記第１のトランジスタの中点は、前記グラウンドに接続されることを特徴とする、上記（２）に記載のスイッチ駆動装置である。
【００１３】
（４）本発明はまた、前記第２の信号出力部は、電流流入端子が前記第２の出力端子に接続される第２のトランジスタを備え、前記第２のコンデンサと前記第２のダイオードの中点は、前記第２のトランジスタの電流流出端子に接続されることを特徴とする、上記（３）に記載のスイッチ駆動装置である。
【００１４】
（５）本発明はまた、前記負電源生成部は、前記第１のコンデンサと前記第２のコンデンサの間に設けられる制限抵抗を備えることを特徴とする、上記（２）乃至（４）のいずれかに記載のスイッチ駆動装置である。
【００１５】
（６）本発明はまた、第１の出力端子からパルス状の第１の駆動信号を出力する第１の信号出力部と、入力された前記第１の駆動信号に基づいて、第２の出力端子からパルス状の第２の駆動信号をスイッチング素子の制御端子に出力する第２の信号出力部と、を備えるスイッチ駆動装置において、前記第１の駆動信号によって第１のコンデンサに電荷を蓄積し、前記第１のコンデンサから第２のコンデンサに電荷を移動させることで、前記第２のコンデンサの端子間にグラウンド電圧に対する負電圧を生成し、前記負電圧によって前記第２の駆動信号のローレベルを負側にバイアスすることを特徴とする、スイッチ駆動方法である。
【発明の効果】
【００１６】
本発明に係るスイッチ駆動装置およびスイッチ駆動方法によれば、簡素且つコンパクトな構成でセルフターンオン現象を防止することが可能という優れた効果を奏し得る。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施の形態に係るスイッチ駆動装置の構成を示した回路図である。
【図２】スイッチ駆動装置の動作における電流の流れを示した回路図である。
【図３】スイッチ駆動装置の動作における電流の流れを示した回路図である。
【図４】スイッチ駆動装置の動作における電流の流れを示した回路図である。
【図５】スイッチ駆動装置の動作における電流の流れを示した回路図である。
【図６】スイッチ駆動装置のその他の形態の例を示した回路図である。
【図７】スイッチ駆動装置のその他の形態の例を示した回路図である。
【図８】スイッチ駆動装置のその他の形態の例を示した回路図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態を、添付図面を参照して説明する。なお、各図においては、理解を容易にするために図示を省略または簡略化した部分がある。
【００１９】
図１は、本実施形態に係るスイッチ駆動装置１の構成を示した回路図である。本実施形態のスイッチ駆動装置１は、各種コンバータやインバータ等のスイッチング電源装置に設けられ、負極側がグラウンドＧＮＤに接続された直流電源１００から入力される入力電圧ＶｃｃによってＭＯＳＦＥＴからなるスイッチング素子２００を駆動する（オン／オフを切り替える）ものである。図１に示されるように、スイッチ駆動装置１は、入力コンデンサ１０と、パルス生成部２０と、第１の信号出力部３０と、第２の信号出力部４０と、負電源生成部５０と、を備えている。
【００２０】
入力コンデンサ１０は、直流電源１００と並列に接続され、入力電圧Ｖｃｃを安定化させるものである。パルス生成部２０は、外部の制御装置等（図示省略）からの指令に基づき、入力電圧Ｖｃｃからパルス状の基準信号Ｐ０を生成して第１の信号出力部３０に出力するものである。なお、本実施形態では、パルス幅変調（ＰＷＭ；Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）方式によって基準信号Ｐ０を生成するＰＷＭジェネレータからパルス生成部２０を構成しているが、例えばパルス周期変調（ＰＦＭ；Ｐｕｌｓｅ  Ｆｒｅｑｕｅｎｃｙ  Ｍｏｄｕｌａｔｉｏｎ）方式等、その他の方式によって基準信号Ｐ０を生成するようにしてもよい。
【００２１】
第１の信号出力部３０は、パルス生成部２０から入力された基準信号Ｐ０に基づき、パルス状の信号である第１の駆動信号Ｐ１を生成して第２の信号出力部４０に出力するものである。具体的に第１の信号出力部３０は、ＮＰＮトランジスタ３１およびＰＮＰトランジスタ３２のプッシュプル回路から構成されている。また、第１の信号出力部３０は、第１の入力端子３３および第１の出力端子３４を備えている。
【００２２】
ＮＰＮトランジスタ３１およびＰＮＰトランジスタ３２のベースは互いに接続され、両者の中点が第１の入力端子３３に接続されている。また、ＮＰＮトランジスタ３１およびＰＮＰトランジスタ３２のエミッタは互いに接続され、両者の中点が第１の出力端子３４に接続されている。そして、ＮＰＮトランジスタ３１のコレクタは直流電源１００の正極に接続され、ＰＮＰトランジスタ３２のコレクタはグラウンドＧＮＤに接続されている。第１の入力端子３３は、パルス生成部２０に接続され、パルス生成部２０から基準信号Ｐ０が入力される。また、第１の出力端子３４は、第２の信号出力部４０に接続されている。
【００２３】
これらの構成により第１の信号出力部３０は、第１の入力端子３３に入力されたパルス状の基準信号Ｐ０がハイレベル（電圧Ｖｄ０）の場合に、ＮＰＮトランジスタ３１がオン、ＰＮＰトランジスタ３２がオフとなる。これにより、第１の出力端子３４の電圧は、入力電圧Ｖｃｃを受けて、電圧Ｖｄ０に基づく電圧Ｖｄ１となる。すなわち、第１の駆動信号Ｐ１がハイレベルとなる。また、第１の入力端子３３に入力された基準信号Ｐ０がローレベル（略グラウンド電圧Ｖ０）の場合に、ＮＰＮトランジスタ３１がオフ、ＰＮＰトランジスタ３２がオンとなり、第１の出力端子３４の電圧はグラウンド電圧Ｖ０となる。すなわち、第１の駆動信号Ｐ１がローレベルとなる。この結果、基準信号Ｐ０のハイレベルに基づく第１の駆動信号Ｐ１が、第１の出力端子３４から第２の信号出力部４０に出力されることとなる。
【００２４】
第２の信号出力部４０は、第１の信号出力部３０から入力された第１の駆動信号Ｐ１に基づき、パルス状の信号である第２の駆動信号Ｐ２を生成してスイッチング素子２００に出力するものである。具体的に第２の信号出力部４０は、ＮＰＮトランジスタ４１およびＰＮＰトランジスタ４２のプッシュプル回路およびフォトカプラ４５を備える絶縁型ゲートドライバから構成されている。また、第２の信号出力部４０は、第２の入力端子４３および第２の出力端子４４を備えている。
【００２５】
ＮＰＮトランジスタ４１およびＰＮＰトランジスタ４２のベースは互いに接続されると共に、フォトカプラ４５の二次側（受光側）に接続されている。また、ＮＰＮトランジスタ４１およびＰＮＰトランジスタ４２のエミッタは互いに接続され、両者の中点が第２の出力端子４４に接続されている。そして、ＮＰＮトランジスタ４１のコレクタは直流電源１００の正極に接続され、ＰＮＰトランジスタ４２のコレクタは負電源生成部５０に接続されている。
【００２６】
フォトカプラ４５は、一次側（発光側）に発光ダイオード（発光素子）４５ａを備えている。発光ダイオード４５ａのアノードは第２の入力端子４３に接続され、カソードはグラウンドＧＮＤに接続されている。従って、発光ダイオード４５ａは、第２の入力端子４３に入力された第１の駆動信号Ｐ１がハイレベルの場合に光を発する。また、図示は省略しているが、フォトカプラ４５の二次側（受光側）は、フォトダイオード等の受光素子を備え、発光ダイオード４５ａからの光を受光した場合にＮＰＮトランジスタ４１およびＰＮＰトランジスタ４２のベースに所定の電圧を印加するように構成されている。
【００２７】
第２の入力端子４３は、第１の調整抵抗６０を介して第１の信号出力部３０の第１の出力端子３４に接続されている。従って、第２の入力端子４３には、第１の調整抵抗６０によって電圧Ｖｄ１'に調整された第１の駆動信号Ｐ１が入力される。また、第２の出力端子４４は、第２の調整抵抗６２を介してスイッチング素子２００の制御端子（ゲート）２０２に接続されている。
【００２８】
これらの構成により第２の信号出力部４０は、第２の入力端子４３に入力されたパルス状の第１の駆動信号Ｐ１がハイレベル（電圧Ｖｄ１'）の場合に、ＮＰＮトランジスタ４１がオン、ＰＮＰトランジスタ４２がオフとなる。これにより、第２の出力端子４４の電圧は、入力電圧Ｖｃｃを受けて、電圧Ｖｄ１'に基づく電圧Ｖｄ２となる。すなわち、第２の駆動信号Ｐ２がハイレベルとなる。また、第２の入力端子４３に入力された第１の駆動信号Ｐ１がローレベル（略グラウンド電圧Ｖ０）の場合に、ＮＰＮトランジスタ４１がオフ、ＰＮＰトランジスタ４２がオンとなり、第２の出力端子４４がＰＮＰトランジスタ４２を介して負電源生成部５０と接続される。詳細は後述するが、これにより、第２の出力端子４４の電圧は、負電源生成部５０によってグラウンド電圧Ｖ０に対する負電圧−Ｖｎとなる。すなわち、第２の駆動信号Ｐ２がローレベルとなる。この結果、第１の駆動信号Ｐ１によってハイレベルが規定され、負電源生成部５０によってローレベルが負側にバイアスされた第２の駆動信号Ｐ２が、第２の出力端子４４からスイッチング素子２００の制御端子２０２に出力される。
【００２９】
すなわち、本実施形態では、スイッチング素子２００のオフ状態におけるゲート電圧をグラウンド電圧Ｖ０よりも負側にバイアスすることで、セルフターンオン現象を防止するようにしている。なお、スイッチング素子２００の制御端子２０２は、第３の調整抵抗６４を介してグラウンドＧＮＤに接続され、第３の調整抵抗６４の抵抗値は、第２の調整抵抗６２の抵抗値よりも十分に大きく設定されている。従って、第２の駆動信号Ｐ２によりスイッチング素子２００のゲート電圧は、第２の調整抵抗６２および第３の調整抵抗６４によって分圧され、第２の駆動信号Ｐ２がハイレベルの場合は電圧Ｖｄ２'となり、第２の駆動信号Ｐ２がローレベルの場合は、グラウンド電圧Ｖ０に対する負電圧−Ｖｎ'となる。
【００３０】
負電源生成部５０は、上述のようにグラウンド電圧Ｖ０に対する負電圧−Ｖｎを生成し、第２の駆動信号Ｐ２のローレベルを負側にバイアスするものである。換言すれば、負電源生成部５０は、スイッチング素子２００がオフ状態となる場合に第２の出力端子４４を介して制御端子２０２に負電圧を印加し、スイッチング素子２００のオフ状態におけるゲート電圧を負側にバイアスするものである。負電源生成部５０は、第１のコンデンサ５１と、第２のコンデンサ５２と、第１のダイオード５３と、第２のダイオード５４と、制限抵抗５５と、を備えている。
【００３１】
第１のコンデンサ５１は、第１の駆動信号Ｐ１によって電荷が蓄積（すなわち、充電）されることで、グラウンド電圧Ｖ０に対して正の一次電圧Ｖｐを生成するものである。第２のコンデンサ５２は、第１のコンデンサ５１から電荷が移動する（すなわち、第１のコンデンサの放電によって充電される）ことで、グラウンド電圧Ｖ０に対する負電圧−Ｖｎを生成するものである。第１のダイオード５３および第２のダイオード５４は、第１のコンデンサ５１および第２のコンデンサ５２への電荷の蓄積の際に流れる電流を整流するものである。制限抵抗５５は、第２のコンデンサ５２に蓄積される電荷量（すなわち、充電量）を調整するものである。
【００３２】
具体的に、第１のコンデンサ５１は、一端が制限抵抗５５を介して第１の信号出力部３０の第１の出力端子３４に接続され、他端が第１のダイオード５３および第２のダイオード５４の中点に接続されている。第２のコンデンサ５２は、一端がグラウンドＧＮＤに接続され、他端が第２のダイオード５４のアノードおよび第２の信号出力部４０のＰＮＰトランジスタ４２のコレクタに接続されている。
【００３３】
また、第１のダイオード５３および第２のダイオード５４は、第１のダイオード５３のアノードと第２のダイオード５４のカソードが接続された状態で直列に接続されている。そして、第１のダイオード５３のカソードは、グランドＧＮＤに接続され、第２のダイオード５４のアノードは、第２のコンデンサの他端と第２の信号出力部４０のＰＮＰトランジスタ４２のコレクタの中点に接続されている。また、制限抵抗５５は、一端が第１の信号出力部３０の第１の出力端子３４と第１の調整抵抗６０の中点に接続され、他端が第１のコンデンサ５１の一端に接続されている。
【００３４】
次に、スイッチ駆動装置１の動作の詳細について説明する。図２〜５は、スイッチ駆動装置１の動作における電流の流れを示した回路図である。なお、これらの図では、電流の流れを一点鎖線の矢印で示している。
【００３５】
上述のようにパルス生成部２０は、外部の制御装置等からの指令に基づいてパルス幅を変調した基準信号Ｐ０を生成し、第１の信号出力部３０の第１の入力端子３３に出力する。パルス生成部２０が基準信号Ｐ０をローレベルからハイレベルに立ち上げ、図２に示されるように、パルス生成部２０から第１の入力端子に電流Ｉ０が流れると、第１の入力端子３３に電圧Ｖｄ０が印加される。これにより、ＮＰＮトランジスタ３１がオン、ＰＮＰトランジスタ３２がオフとなり、まず電流Ｉ１が流れる。
【００３６】
具体的には、図２に示されるように、直流電源１００の正極および入力コンデンサ１０の一端からＮＰＮトランジスタ３１、第１の出力端子３４および制限抵抗５５を経由して第１のコンデンサ５１の一端に流入し、第１のコンデンサ５１の他端から第１のダイオード５３およびグラウンドＧＮＤを経由して直流電源１００の負極および入力コンデンサ１０の他端に戻る電流Ｉ１が流れる。この結果、第１のコンデンサ５１の一端（制限抵抗５５側の端子）が正電位、他端（第１のダイオード５３側の端子）が負電位となり、第１のコンデンサ５１には、所定の電荷が蓄積（充電）される。また、第１のコンデンサ５１の端子間電圧は、第１の出力端子３４における電圧Ｖｄ１および制限抵抗５５の抵抗値に基づく一次電圧Ｖｐとなる。なお、この一次電圧Ｖｐは、グラウンド電圧Ｖ０に対して正となる。
【００３７】
第１のコンデンサ５１に電荷が蓄積されると、第１のコンデンサ５１への電流の流入が停止するため、ＮＰＮトランジスタ３１を通過して第１の出力端子３４から流出する電流の略全てが第１の調整抵抗６０を経由して第２の信号出力部４０の第２の入力端子４３に流入することとなる。すなわち、図３に示されるように、直流電源１００の正極および入力コンデンサ１０の一端からＮＰＮトランジスタ３１、第１の出力端子３４および第１の調整抵抗６０を経由して第２の入力端子４３に流入する電流Ｉ２が流れる。これにより、第１の駆動信号Ｐ１がローレベルからハイレベルに立ち上がり、第２の入力端子４３に電圧Ｖｄ１'が印加される。換言すれば、負電源生成部５０は、第１の駆動信号Ｐ１の立ち上がりエッジをトリガとし、第１の駆動信号Ｐ１のハイレベルの電位から吐き出されるエネルギーによって第１のコンデンサ５１に電荷が蓄積されるように構成されている。
【００３８】
第２の入力端子４３に流入した電流Ｉ２は、発光ダイオード４５ａを通過した後にグラウンドＧＮＤを経由して直流電源１００の負極および入力コンデンサ１０の他端に戻り、発光ダイオード４５ａを点灯させる。これにより、第２の信号出力部４０のＮＰＮトランジスタ４１がオン、ＰＮＰトランジスタ４２がオフとなり、図３に示されるように、直流電源１００の正極および入力コンデンサ１０の一端からＮＰＮトランジスタ４１、第２の出力端子４４および第２の調整抵抗６２を経由してスイッチング素子２００の制御端子２０２に流入する電流Ｉ３が流れる。すなわち、第２の駆動信号Ｐ２がローレベルからハイレベルに立ち上がり、制御端子２０２に電圧Ｖｄ２'が印加される。この結果、スイッチング素子２００がオンとなり、ドレイン−ソース間を通過する電流Ｉ４が流れることとなる。
【００３９】
スイッチング素子２００のオン状態は、基準信号Ｐ０がハイレベルとなる期間と略同一の期間、継続される。外部の制御装置等からの指令に基づいて、パルス生成部２０が基準信号Ｐ０をハイレベルからローレベルに立ち下げ、電流Ｉ０が流れなくなると、図４に示されるように、第１の信号出力部３０の第１の入力端子３３の電圧が略グラウンド電圧Ｖ０となる。これにより、第１の信号出力部３０のＮＰＮトランジスタ３１がオフ、ＰＮＰトランジスタ３２がオンとなって電流Ｉ２が流れなくなり、第１の出力端子３４および第２の入力端子４３の電圧が略グラウンド電圧Ｖ０となる。すなわち、第１の駆動信号Ｐ１がローレベルとなる。
【００４０】
このとき、第１の信号出力部３０のＰＮＰトランジスタ３２がオンとなることで、図４に示されるように、負電源生成部５０の第１のコンデンサ５１および第２のコンデンサ５２が制限抵抗５５を介して短絡されると共に閉回路が形成されるため、第１のコンデンサ５１から第２のコンデンサに電荷が移動する（第１のコンデンサ５１が放電し、第２のコンデンサが充電される）。そして、この電荷の移動に伴って電流Ｉ５が流れることとなる。具体的には、第１のコンデンサ５１の一端から制限抵抗５５、第１の出力端子３４、ＰＮＰトランジスタ３２およびグラウンドＧＮＤを経由して第２のコンデンサの一端に流入し、第２のコンデンサ５２の他端から第２のダイオード５４を経由して第１のコンデンサ５１の他端に戻る電流Ｉ５が流れる。これにより、第２のコンデンサ５２の一端（グラウンドＧＮＤ側の端子）が正電位、他端（第２のダイオード５４側の端子）が負電位となり、第２のコンデンサ５２には、電荷が蓄積（充電）される。換言すれば、負電源生成部５０は、第１の駆動信号Ｐ１の立ち下がりエッジをトリガとし、第１の駆動信号Ｐ１のローレベルの電位の吸引能力によって第１のコンデンサ５１から放出された電荷が第２のコンデンサ５２に蓄積されるように構成されている。
【００４１】
また、第１のコンデンサ５１と第２のコンデンサ５２の間にグラウンドＧＮＤが介在することから、第２のコンデンサ５２の端子間電圧は、グラウンド電圧Ｖ０を高電位とする負電圧−Ｖｎとなる。さらに、この負電圧−Ｖｎの大きさは、第１のコンデンサ５１と第２のコンデンサ５２の間に介在する制限抵抗５５の抵抗値に応じたものとなる。すなわち、本実施形態では、制限抵抗５５の抵抗値によって負電圧−Ｖｎの大きさを適宜に調整することが可能となっている。
【００４２】
また、第１の駆動信号Ｐ１がローレベルとなり、第２の信号出力部４０の第２の入力端子４３の電圧が略グラウンド電圧Ｖ０になると、第２の信号出力部４０のＮＰＮトランジスタ４１がオフ、ＰＮＰトランジスタ４２がオンとなって電流Ｉ３が流れなくなる。また、ＰＮＰトランジスタ４２がオンとなることで、第２の出力端子４４およびスイッチング素子２００の制御端子２０２が第２のコンデンサ５２と接続され、図５に示されるように、第２のコンデンサ５２およびスイッチング素子２００の寄生容量であるゲート−ソース間容量２０４が第２の調整抵抗６２を介して短絡されると共に閉回路が形成される。
【００４３】
第２のコンデンサ５２の端子間電圧は、グラウンド電圧Ｖ０を高電位とする負電圧−Ｖｎであり、第２のコンデンサ５２に蓄積された電荷の極性は、スイッチング素子２００のオン期間中にゲート−ソース間容量２０４に蓄積された電荷の極性とは逆になる。従って、閉回路が形成された場合、電荷の移動に伴って図５に示す方向に電流Ｉ６が流れることとなる。また、ゲート−ソース間容量２０４は、素子に寄生する容量であることから、第２のコンデンサ５２と比較して容量値が十分に小さく、蓄積された電荷量も第２のコンデンサ５２に蓄積された電荷量よりも十分に少ない。このため、ゲート−ソース間容量２０４に蓄積された電荷は、閉回路を流れる電流Ｉ６の発生と共に消滅し、そのエネルギーは消滅の際に第２の調整抵抗６２等によって消費される。ゲート−ソース間容量２０４に蓄積された電荷が消滅した後は、第２のコンデンサ５２に残存する十分に大きな電荷によって第２の出力端子４４に略負電圧−Ｖｎが印加されると共に制御端子２０２に負電圧−Ｖｎ'が印加された状態となる。すなわち、第２の駆動信号Ｐ２が負側にバイアスされたローレベルとなり、スイッチング素子２００がオフとなる。
【００４４】
スイッチング素子２００がオフになると、スイッチング素子２００のドレイン−ソース間の電圧は、オン時の略グラウンド電圧Ｖ０から急激に上昇し、これにより寄生容量であるドレイン−ゲート間容量２０６を介してゲート−ソース間容量２０４に電荷が注入される（ゲート−ソース間容量２０４が充電される）こととなる。このドレイン−ゲート間容量２０６を介した電荷の注入によりゲート−ソース間容量２０４に蓄積される電荷の極性は、制御端子２０２（ゲート）の電圧を上昇させる（正側にバイアスする）方向であり、制御端子２０２に負電圧−Ｖｎ'を印加する第２のコンデンサ５２に蓄積された電荷の極性とは逆になる。従って、ドレイン−ゲート間容量２０６を介したゲート−ソース間容量２０４への電荷の注入に対しても、電荷の移動に伴う電流Ｉ６は図５に示す方向に流れることとなる。これにより、ドレイン−ゲート間容量２０６を介して注入される電荷が結合により消滅し、ゲート−ソース間容量２０４における電荷の蓄積が防止される。
【００４５】
また、スイッチング素子２００のオフ状態は、基準信号Ｐ０がローレベルとなる期間と略同一の期間、継続されるが、この間、第１の信号出力部３０のＰＮＰトランジスタ３２はオン状態に維持されるため、第１のコンデンサ５１および第２のコンデンサ５２はＰＮＰトランジスタ３２によって短絡された状態に保たれる。すなわち、スイッチング素子２００のオフ期間中は第１のコンデンサ５１から第２のコンデンサ５２への電荷の移動が継続されるため、第２のコンデンサ５２の容量値に対して、第１のコンデンサ５１の容量値を十分に大きくしておくことで、第２のコンデンサ５２における電荷量の減少が大きい場合にも、第１のコンデンサ５１からの電荷の移動によって第２のコンデンサ５２の端子間電圧を略負電圧−Ｖｎに維持することができる。
【００４６】
すなわち、本実施形態では、スイッチング素子２００のオフ期間中、第２のコンデンサ５２は第１のコンデンサ５１によって継続的にバックアップされるため、制御端子２０２の電圧、すなわちゲート電圧を安定的に負電圧−Ｖｎ'に維持することが可能となっている。これにより、ゲート電圧を安定的に閾値電圧未満に保持することができるため、スイッチング素子２００のセルフターンオン現象を確実に防止することが可能となる。
【００４７】
以下、スイッチ駆動装置１が上述の動作を繰り返すことで、スイッチング素子２００は、外部の制御装置等からの指令に基づく時比率でオン／オフ駆動されることとなる。
【００４８】
このように本実施形態では、第１の駆動信号Ｐ１によって第１のコンデンサ５１に電荷を蓄積（充電）し、電荷が蓄積された第１のコンデンサ５１から電荷を移動させること（放電）によって第２のコンデンサ５２に電荷を蓄積（充電）するようにしているため、トランス等によって直流電源１００から絶縁することなく、負電圧−Ｖｎを生成することが可能となっている。また、第１の信号出力部３０のＰＮＰトランジスタ３２のオン／オフおよび第２の信号出力部４０のＰＮＰトランジスタ４２のオン／オフによって第１のコンデンサ５１および第２のコンデンサ５２の接続／遮断が切り替えられるため、専用のスイッチ等を別途設けることなく、負電圧−Ｖｎを生成し、第２の駆動信号Ｐ２のローレベルを負側にバイアスすることが可能となっている。すなわち、本実施形態によれば、簡素且つコンパクトな構成でありながらも、スイッチング素子２００におけるセルフターンオン現象を確実に防止することが可能となっている。
【００４９】
次に、スイッチ駆動装置１のその他の形態について説明する。図６〜８は、スイッチ駆動装置１のその他の形態の例を示した回路図である。
【００５０】
図６は、第１の信号出力部３０をオープンコレクタ回路から構成した場合の一例を示している。この例の第１の信号出力部３０は、ＮＰＮトランジスタ３１に代えて抵抗３６を備え、この抵抗３６の一端は直流電源１００の正極に接続され、他端はＰＮＰトランジスタ３２のエミッタに接続されている。そして、ＰＮＰトランジスタ３２のベースは第１の入力端子３３に接続され、ＰＮＰトランジスタ３２のエミッタおよび抵抗３６の他端は、第１の出力端子３４に接続され、ＰＮＰトランジスタ３２のコレクタはグラウンドＧＮＤに接続されている。第１の信号出力部３０をこのように構成した場合においても、上述と同様の効果を奏することが可能である。なお、第２の信号出力部４０のプッシュプル回路をオープンコレクタ回路に置き換えるようにしてもよい。
【００５１】
図７は、第２の信号出力部４０のフォトカプラ４５に代えてレベルシフト回路４６を設けるようにした場合の一例を示している。この場合、第２の入力端子４３に印加された電圧は、レベルシフト回路４６によって信号レベルが変換されてＮＰＮトランジスタ４１およびＰＮＰトランジスタ４２のベースに印加される。このように、第２の信号出力部４０は、第１の駆動信号Ｐ１に対して絶縁されていないものであってもよく、この場合にも上述と同様の効果を奏することが可能である。なお、図７に示す例では、第１の信号出力部３０をオープンコレクタ回路から構成しているが、第１の信号出力部３０はプッシュプル回路から構成されるものであってもよい。
【００５２】
その他、図示は省略するが、第１の信号出力部３０および第２の信号出力部４０は、ＮＰＮトランジスタ３１、４１およびＰＮＰトランジスタ３２、４２に代えて、ＦＥＴやＩＧＢＴ等のその他のトランジスタを備えるものであってもよい。また、制限抵抗５５は、第２のコンデンサ５２とＰＮＰトランジスタ３２の間に設けられるものであってもよいし、第１のコンデンサ５１と第１の出力端子３４の間および第２のコンデンサ５２とＰＮＰトランジスタ３２の間の両方に設けられるものであってもよい。また、第１のコンデンサ５１の一端を第１の調整抵抗６０と第２の入力端子４３の中点に接続し、第１の調整抵抗６０を制限抵抗５５として兼用するようにしてもよい。また、スイッチ駆動装置１は、スイッチング電源装置以外の各種装置に設けられるものであってもよく、スイッチ駆動装置１の駆動するスイッチング素子２００がＭＯＳＦＥＴ以外の各種スイッチング素子であってもよいことは、いうまでもない。
【００５３】
図８は、ローサイドの第１のスイッチング素子２００ａおよびハイサイドの第２のスイッチング素子２００ｂを備えるスイッチング電源装置において、ローサイドおよびハイサイドの両方にスイッチ駆動装置１を設けるようにした場合の一例を示している。この例では、ローサイドの各部は第１のグラウンドＧＮＤ１に接続され、ハイサイドの各部は第２のグラウンドＧＮＤ２に接続されている。第１のグラウンドＧＮＤ１の電位（第１のグラウンド電圧Ｖ０１）および第２のグラウンドＧＮＤ２の電位（第２のグラウンド電圧Ｖ０２）は、異なっていてもよいし、同一であってもよい。
【００５４】
そして、この例では、ローサイドには直流電源１００から第１の入力電圧Ｖｃｃ１が入力され、ハイサイドには直流電源１００からブートストラップ回路７０を介して第１の入力電圧Ｖｃｃ１よりも高い第２の入力電圧Ｖｃｃ２が入力される。すなわち、この例では、１つの直流電源１００からローサイドおよびハイサイドの両方に電力を供給するように構成されている。ブートストラップ回路７０は、ブート用ダイオード７２およびブートコンデンサ７４から構成されている。ブート用ダイオード７２は、アノードが直流電源１００の正極に接続され、カソードがブートコンデンサ７４の一端に接続されている。また、ブートコンデンサ７４の他端は、第２のグラウンドＧＮＤ２に接続されている。
【００５５】
さらに、この例では、ローサイドに設けた１つのパルス生成部２０からローサイドの第１の信号出力部３０およびハイサイドの第１の信号出力部３０の両方に基準信号Ｐ０を出力するようになっている。なお、パルス生成部２０とハイサイドの第１の信号出力部３０の間には、レベルシフト回路２２が設けられており、ハイサイドの第１の信号出力部３０には、レベルシフト回路２２によって信号レベルが変換された基準信号Ｐ０が入力される。
【００５６】
本実施形態のスイッチ駆動装置１では、第１の駆動信号Ｐ１を利用して負電圧−Ｖｎを生成するため、ローサイドおよびハイサイドのいずれにも適用可能であるだけでなく、ブートストラップ回路７０によって電力が供給されるハイサイドに対しても適用可能となっている。すなわち、スイッチ駆動装置１によれば、スイッチング電源装置の構成によらず、簡素且つコンパクトな構成でローサイドの第１のスイッチング素子２００ａおよびハイサイドの第２のスイッチング素子２００ｂのいずれにおいても、制御端子２０２ａ、２０２ｂに負電圧−Ｖｎ'を印加し、セルフターンオン現象を確実に防止することが可能となっている。
【００５７】
以上説明したように、本実施形態のスイッチ駆動装置１は、第１の出力端子３４からパルス状の第１の駆動信号Ｐ１を出力する第１の信号出力部３０と、入力された第１の駆動信号Ｐ１に基づいて、第２の出力端子４４からパルス状の第２の駆動信号Ｐ２をスイッチング素子２００の制御端子２０２に出力する第２の信号出力部４０と、グラウンド電圧Ｖ０に対する負電圧−Ｖｎを生成し、負電圧−Ｖｎによって第２の駆動信号Ｐ２のローレベルを負側にバイアスする負電源生成部５０と、を備え、負電源生成部５０は、第１の駆動信号Ｐ１によって電荷が蓄積される第１のコンデンサ５１と、第１のコンデンサ５１からの電荷の移動によって自身の端子間に負電圧−Ｖｎを生成する第２のコンデンサ５２と、を備えている。
【００５８】
また、本実施形態のスイッチ駆動方法は、第１の出力端子３４からパルス状の第１の駆動信号Ｐ１を出力する第１の信号出力部３０と、入力された第１の駆動信号Ｐ１に基づいて、第２の出力端子４４からパルス状の第２の駆動信号Ｐ２をスイッチング素子２００の制御端子２０２に出力する第２の信号出力部４０と、を備えるスイッチ駆動装置１において、第１の駆動信号Ｐ１によって第１のコンデンサ５１に電荷を蓄積し、第１のコンデンサ５１から第２のコンデンサ５２に電荷を移動させることで、第２のコンデンサ５２の端子間にグラウンド電圧Ｖ０に対する負電圧−Ｖｎを生成し、負電圧−Ｖｎによって第２の駆動信号Ｐ２のローレベルを負側にバイアスする。
【００５９】
このような構成とすることで、負電圧−Ｖｎ生成用のトランスや専用のスイッチ等を設けることなく、負電圧−Ｖｎを生成し、第２の駆動信号Ｐ２のローレベルを負側にバイアスすることが可能となるため、簡素且つコンパクトな構成でありながらも、スイッチング素子２００におけるセルフターンオン現象を確実に防止することができる。
【００６０】
また、第１の信号出力部３０は、電流流入端子（エミッタ）が第１の出力端子３４に接続される第１のトランジスタ（ＰＮＰトランジスタ３２）を備え、第１のコンデンサ５１は、一端が第１の出力端子３４を介して第１のトランジスタの電流流入端子に接続され、第２のコンデンサ５２は、一端が第１のトランジスタの電流流出端子（コレクタ）に接続されている。このようにすることで、第１の駆動信号Ｐ１を生成するための第１のトランジスタを活用して第１のコンデンサ５１への電荷の蓄積（充電）動作と、第１のコンデンサ５１から第２のコンデンサ５２への電荷の移動動作を切り替えることが可能となり、これにより、負電源生成部５０を簡素且つコンパクトな構成とすることができる。
【００６１】
また、負電源生成部５０は、第１のダイオード５３および第２のダイオード５４を備え、第１のダイオード５３は、アノードが第１のコンデンサ５１の他端に接続されると共に、カソードがグラウンドＧＮＤに接続され、第２のダイオード５４は、アノードが第２のコンデンサ５２の他端に接続されると共に、カソードが第１のコンデンサ５１の他端に接続され、第２のコンデンサ５２と第１のトランジスタ（ＰＮＰトランジスタ３２）の中点は、グラウンドＧＮＤに接続されている。このようにすることで、第１の駆動信号Ｐ１によって電荷が蓄積（充電）された第１のコンデンサ５１の端子間電圧を正の一次電圧Ｖｐとし、第１のコンデンサ５１から電荷が移動された第２のコンデンサ５２の端子間電圧を負電圧−Ｖｎとすることが可能となるため、簡素且つコンパクトな構成で負電圧−Ｖｎを生成することができる。
【００６２】
また、第２の信号出力部４０は、電流流入端子（エミッタ）が第２の出力端子４４に接続される第２のトランジスタ（ＰＮＰトランジスタ４２）を備え、第２のコンデンサ５２と第２のダイオード５４の中点は、第２のトランジスタの電流流出端子（コレクタ）に接続されている。このようにすることで、第２の駆動信号Ｐ２を生成するための第２のトランジスタを活用して、スイッチング素子２００の制御端子２０２への第２のコンデンサ５２の接続／遮断を切り替えることが可能となるため、負電源生成部５０を簡素且つコンパクトな構成とすることができる。
【００６３】
また、負電源生成部５０は、第１のコンデンサ５１と第２のコンデンサ５２の間に設けられる制限抵抗５５を備えている。このようにすることで、制限抵抗５５の抵抗値によって負電圧−Ｖｎの大きさを調整することができるため、スイッチング素子２００におけるセルフターンオン現象を確実に防止すると共に、スイッチ駆動装置１の汎用性を高めることができる。
【００６４】
以上、本発明の実施の形態について説明したが、本発明に係るスイッチ駆動装置およびスイッチ駆動方法は、上記した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。また、上記実施形態において示した作用および効果は、本発明から生じる最も好適な作用および効果を列挙したものに過ぎず、本発明による作用および効果は、これらに限定されるものではない。
【産業上の利用可能性】
【００６５】
本発明に係るスイッチ駆動装置およびスイッチ駆動方法は、各種電気・電子機器の分野において利用することができる。
【符号の説明】
【００６６】
１  スイッチ駆動装置
３０  第１の信号出力部
３２  ＰＮＰトランジスタ
３４  第１の出力端子
４０  第２の信号出力部
４２  ＰＮＰトランジスタ
４４  第２の出力端子
５０  負電源生成部
５１  第１のコンデンサ
５２  第２のコンデンサ
５３  第１のダイオード
５４  第２のダイオード
５５  制限抵抗
２００  スイッチング素子
２０２  制御端子
ＧＮＤ  グラウンド
Ｐ１  第１の駆動信号
Ｐ２  第２の駆動信号
Ｖ０  グラウンド電圧
−Ｖｎ  負電圧
【図１】
0006610154.tif 000002
【図２】
0006610154.tif 000003
【図３】
0006610154.tif 000004
【図４】
0006610154.tif 000005
【図５】
0006610154.tif 000006
【図６】
0006610154.tif 000007
【図７】
0006610154.tif 000008
【図８】
0006610154.tif 000009