(57)【特許請求の範囲】
【請求項１】
ＭＥＭＳデジタルバリアブルキャパシタ（ＤＶＣ）であって、その改善点は、
それぞれが第１誘電体層に配置された第１電極、ＲＦ電極、接地電極、および遮蔽電極を有する第１誘電体層であって、遮蔽電極は、ＲＦ電極と第１電極との間に隣り合って配置され、遮蔽電極は接地され、遮蔽電極はＲＦ電極と第１電極のそれぞれから電気的に分離された第１誘電体層と、
第１電極、ＲＦ電極、接地電極、および遮蔽電極のそれぞれの上に配置された第２誘電体層と、
第１電極と反対側に配置され、第３誘電体層をその下に有する第２電極と、
接地電極に接続し、第２誘電体層に接続する位置から、第３誘電体層に接続する位置まで移動可能な可動電極と、を含み、
遮蔽電極は、ＲＦ電極または第１電極のいずれかが、第１誘電体層中に延びる距離と等しいか、またはより大きな深さで、第１誘電体層の中に延び、
遮蔽電極は、接地電極に接続され、
更に、第１誘電体層中に配置された下部遮蔽電極を含み、下部遮蔽電極は、第１電極の少なくとも一部の下に配置され、第１誘電体層により第１電極から間隔を隔て、遮蔽電極は、下部遮蔽電極に接続されるＭＥＭＳデジタルバリアブルキャパシタ（ＤＶＣ）。
【請求項２】
更に、遮蔽電極を下部遮蔽電極に接続する第１遮蔽バイアを含む請求項１に記載のＭＥＭＳデジタルバリアブルキャパシタ（ＤＶＣ）。
【請求項３】
更に、下部遮蔽電極を接地電極に接続する第２遮蔽バイアを含む請求項２に記載のＭＥＭＳデジタルバリアブルキャパシタ（ＤＶＣ）。
【請求項４】
第１電極、ＲＦ電極、および遮蔽電極は、同じ材料を含む請求項３に記載のＭＥＭＳデジタルバリアブルキャパシタ（ＤＶＣ）。
【請求項５】
ＭＥＭＳデジタルバリアブルキャパシタ（ＤＶＣ）であって、その改善点は、
それぞれが第１誘電体層に配置された第１電極、ＲＦ電極、接地電極、および遮蔽電極を有する第１誘電体層であって、遮蔽電極は、ＲＦ電極と第１電極との間に隣り合って配置され、遮蔽電極は接地され、遮蔽電極はＲＦ電極と第１電極のそれぞれから電気的に分離された第１誘電体層と、
第１電極、ＲＦ電極、接地電極、および遮蔽電極のそれぞれの上に配置された第２誘電体層と、
第１電極と反対側に配置され、第３誘電体層をその下に有する第２電極と、
接地電極に接続し、第２誘電体層に接続する位置から、第３誘電体層に接続する位置まで移動可能な可動電極と、を含み、
更に、第１誘電体層中に配置された下部遮蔽電極を含み、下部遮蔽電極は、第１電極の少なくとも一部の下に配置され、第１誘電体層により第１電極から間隔を隔て、遮蔽電極は下部遮蔽電極に接続されるＭＥＭＳデジタルバリアブルキャパシタ（ＤＶＣ）。
【請求項６】
更に、遮蔽電極を下部遮蔽電極に接続する第１遮蔽バイアを含む請求項５に記載のＭＥＭＳデジタルバリアブルキャパシタ（ＤＶＣ）。
【請求項７】
更に、下部遮蔽電極を接地電極に接続する第２遮蔽バイアを含む請求項６に記載のＭＥＭＳデジタルバリアブルキャパシタ（ＤＶＣ）。
【請求項８】
第１電極、ＲＦ電極、および遮蔽電極が、同じ材料を含む請求項７に記載のＭＥＭＳデジタルバリアブルキャパシタ（ＤＶＣ）。
【請求項９】
ＭＥＭＳデジタルバリアブルキャパシタ（ＤＶＣ）の製造方法であって、その改善点は、
第１誘電体層の上に導電性層を堆積する工程と、
導電性層をパターニングして第１電極、ＲＦ電極、接地電極、および遮蔽電極を形成する工程であって、遮蔽電極は、ＲＦ電極と第１電極との間に隣り合って配置され、遮蔽電極は接地され、遮蔽電極はＲＦ電極と第１電極のそれぞれから電気的に分離される工程と、
第１誘電体、第１電極、ＲＦ電極、接地電極、および遮蔽電極の上に第２誘電体層を堆積する工程と、
第２誘電体層を平坦化して、第１電極、ＲＦ電極、接地電極、および遮蔽電極を露出させる工程と、
露出した電極と第２誘電体層の上に、第３誘電体層を堆積する工程と、
第３誘電体層の上に可動電極を形成する工程と、
可動電極の上に第４誘電体層を形成する工程と、
第４誘電体層の上に第２電極を形成する工程であって、第２電極は第１電極と反対側に配置され、可動電極は、第３誘電体層に接続する第１位置から、第４誘電体層に接続する第２位置まで移動可能な工程と、を含み、
更に、導電性層を堆積する工程の前に、基板中に第１バイアホールを形成する工程と、第１バイアホールの中に第１遮蔽バイアを形成する工程とを含むＭＥＭＳデジタルバリアブルキャパシタ（ＤＶＣ）の製造方法。
【請求項１０】
第１遮蔽バイアは、遮蔽電極に接続される請求項９に記載の方法。
【請求項１１】
更に、第１バイアホールを形成する工程の前に、基板中に下部遮蔽電極を形成する工程を含む請求項１０に記載の方法。
【請求項１２】
下部遮蔽電極は、第１遮蔽バイアに接続される請求項１１に記載の方法。
【請求項１３】
下部遮蔽電極は、接地電極に接続される請求項１２に記載の方法。
【請求項１４】
更に、基板中に第２バイアホールを形成して下部遮蔽電極を露出させる工程と、第２バイアホールの中に導電性材料を堆積して第２遮蔽バイアを形成する工程とを含み、接地電極は第２遮蔽バイアに接続される請求項１３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の具体例は、一般に、マイクロエレクトロメカニカルシステム（ＭＥＭＳ）デジタルバリアブルキャパシタ（ＤＶＣ）に関する。
【関連技術】
【０００２】
Ｋｎｉｐｅらの米国特許出願公開Ｎｏ．２０１２／００６８２７８Ａ１には、ＲＦ電極、プルアップ電極、プルイン電極、およびカンチレバー構造を有するＭＥＭＳＤＶＣが記載されている。
幾つかのＭＥＭＳＤＶＣデバイスは、図１に模式的に示すように、その上部に制御電極（即ち、プルアップまたはプルオフまたはＰＵ電極）と下部に制御電極（即ち、プルオンまたはプルインまたはプルダウンまたはＰＤ電極）とを有する可動なＭＥＭＳプレートに基づく。それらの電極は、上部および下部誘電体層により覆われる。加えて、プルダウン電極の間に、または隣り合って、可動なＭＥＭＳ要素の下にＲＦ電極がある。可動プレートとＲＦ電極との間に、ＰＵ電極またはＰＤ電極の与えられた電圧により変調する隙間がある。それらの電圧は静電力になり、これは、可動電極を上または下のいずれかに誘電体層に接するように引っ張り、安定した最小または最大のキャパシタンスをＲＦ電極に与える。この方法では、可動プレートからＲＦ電極までのキャパシタンスが、下部に引っ張られた場合の高いキャパシタンス状態Ｃｍａｘ（図２参照）から、上部に引っ張られた場合の低いキャパシタンス状態Ｃｍｉｎ（図３参照）まで変化できる。
【０００３】
ＲＦ電極の上に存在するＲＦ信号は、図４に示すように、誘電体層を通ってＰＤ電極に接続され、可動電極をその上に引っ張る静電力となる。プレートはそれらの静電力により変形して、ＲＦ信号によるＣｍａｘの変調となる。このキャパシタンスの変調は、ＲＦ信号の高調波歪となる。
【０００４】
それゆえに、技術的に、最小の高調波歪または高調波歪のないＲＦ信号を有するＭＥＭＳＤＶＣデバイスが必要とされる。
【発明の概要】
【０００５】
本発明は、一般に、ＲＦ電極と、プレートを動かすための１またはそれ以上の他の電極との間に、遮蔽電極構造を有するＭＥＭＳＤＶＣに関する。遮蔽電極構造は接地され、本質的に、ＲＦ電極を、プレートを動かす１またはそれ以上の電極から遮蔽またはブロックする。ＲＦ電極を遮蔽することにより、ＲＦ電極と、プレートを動かす１またはそれ以上の電極の結合が低減され、キャパシタンスの変調が減らされ、さらには除去される。
【０００６】
１つの具体例では、ＭＥＭＳＤＶＣは、第１電極と、ＲＦ電極と、それらの間に配置された遮蔽電極とを有する誘電体層であって、遮蔽電極はＲＦ電極と第１電極とに隣り合って配置され、遮蔽電極は接地される誘電体層と、第１電極、ＲＦ電極、および遮蔽電極の上に配置された第２誘電体層と、第１電極と反対側に配置され、第３誘電体層をその上に有する第２電極と、第２誘電体層に接続する位置から、第３誘電体層に接続する位置まで移動可能な可動電極とを含む。
【０００７】
他の具体例では、ＭＥＭＳＤＶＣの製造方法は、基板の上に導電性層を堆積する工程と、導電性層をパターニングして第１電極、ＲＦ電極および遮蔽電極を形成する工程であって、遮蔽電極は、ＲＦ電極と第１電極とに隣り合って配置される工程と、基板、第１電極、ＲＦ電極および遮蔽電極の上に第１誘電体層を堆積する工程と、第１誘電体層を平坦化して、第１電極、ＲＦ電極および遮蔽電極を露出させる工程と、露出した電極と第１誘電体層との上に第２誘電体層を堆積する工程と、第２誘電体層の上に可動電極を形成する工程であって、可動電極は、第２誘電体層に接続する第１位置から第２誘電体層から間隔を隔てた第２位置まで可動である工程と、を含む。
【図面の簡単な説明】
【０００８】
本発明の上述の特徴が詳細に理解できるように、上で簡単に要約された本発明のより特別な説明が、それらの幾つかは添付された図面に記載された具体例を参照しながら行われる。しかしながら、添付の図面は、この発明の典型的な具体例のみを表すものであり、それゆえに、この発明の範囲を限定するものと考えるべきではなく、この発明は、他の同等の効果を有する具体例でも良い。
【０００９】
【図１】自立状態のＭＥＭＳＤＶＣの模式的な断面図を示す。
【図２】Ｃｍａｘ状態の図１に示すＭＥＭＳＤＶＣの模式的な断面図を示す。
【図３】Ｃｍｉｎ状態の図１に示すＭＥＭＳＤＶＣの模式的な断面図を示す。
【図４】ＲＦ信号の制御電極への容量結合の影響を示す、Ｃｍａｘ状態のＭＥＭＳＤＶＣの模式的な断面図を示す。
【図５】ＲＦ電極からプルダウン電極までの低減した結合効果を有する１つの具体例にかかるＭＥＭＳＤＶＣの模式的な断面図を示す。
【図６】プルダウン電極の下部の完全な遮蔽を用いた、ＲＦ電極からプルダウン電極までの低減した結合効果を有する他の具体例にかかるＭＥＭＳＤＶＣの模式的な断面図を示す。
【図７Ａ】プルダウン電極の下部の部分的な遮蔽を用いた、ＲＦ電極からプルダウン電極までの低減した結合効果を有する他の具体例にかかるＭＥＭＳＤＶＣの模式的な断面図を示す。
【図７Ｂ】図７ＡのＲＦ電極とプルダウン電極との間の接合を示す。
【００１０】
理解を容易にするために、同一参照番号は、可能な限り、図面に共通する同一要素を示すように使用される。
【詳細な説明】
【００１１】
本発明は、一般に、ＲＦ電極およびプレートを動かす１またはそれ以上の他の電極との間に遮蔽電極構造を有するＭＥＭＳＤＶＣに関する。遮蔽電極構造は、接地されても良く、本質的に、プレートを動かす１またはそれ以上の電極から、ＲＦ電極をブロックし、または遮蔽する。ＲＦ電極を遮蔽することにより、ＲＦ電極と、プレートを動かす１またはそれ以上の電極との結合が低減されて、キャパシタンスの変調が減らされ、さらには除去される。
【００１２】
図５は、ＲＦ電極とＰＤ電極との間に配置され、ＲＦ電極とＰＤ電極との間の容量結合を低減する横方向の遮蔽電極ＳＨを用いた第１の具体例を示す。容量結合の殆どは、ＲＦ電極とＳＨ電極（例えば、遮蔽電極）との間で発生する。ＲＦ電極とＰＤ電極との間の力線（field line）は、より長い距離、誘電体層を通って移動し、ＲＦとＰＤとの間の容量結合を減らす。ＳＨ電極は、プレートに電気的に接続され（図５には図示せず）、即ち、分路キャパシタ（shunt capacitor）の場合、ＳＨ電極はＧＮＤである。この具体例では、遮蔽の無い解法に比較して、３倍から５倍、結合を低減できる。
【００１３】
図６は、横方向の遮蔽電極ＳＨに加えて、ＲＤ電極の下部に、遮蔽電極ＳＨＵ（例えば、下部遮蔽電極）を用いた第２の具体例を示す。ＳＨＵ電極は、アレイ状の遮蔽バイアＳＨＶを用いてＳＨに接続される。この場合、遮蔽ボックスが、ＰＤ電極の下部に形成され、ＲＦ電極とＰＤ電極との間の結合は殆ど完全に除去され、遮蔽の無い場合と比較して、１０００倍の改良となる。また、この場合、遮蔽電極は、プレートに電気的に接続される。
【００１４】
図７Ａは、ＰＤ遮蔽の低減した形態を用いた第３の具体例を示す。この場合、遮蔽電極ＳＨＵは、ＰＤ電極を完全には覆わない。この遮蔽方法は、図６に示す完全に遮蔽する技術と同程度の効果となり得る。完全にＳＨＵを遮蔽することに対する、部分的なＳＨＵ遮蔽を用いる場合の優位点は、ＳＨＵ金属と周囲の誘電体層の中のより低い応力レベルであり、より着実な製造プロセスになることである。
【００１５】
図７Ｂは、部分的な遮蔽電極を有するＲＦからＰＤ電極までの力線は、横方向の遮蔽ＳＦ（図５）のみを有する具体例に比較して、遮蔽電極の回りですっと長い距離を通らなければならないことを示す。適切な長さのＳＨＵ電極では、全体を遮蔽するＳＨＵ電極と同様の性能を得ることができる。
【００１６】
ＭＥＭＳＤＶＣデバイスを作製するためには、複数の電極が基板の上に形成されても良い。図５〜図７Ｂに示す具体例では、例えば、アルミニウム、窒化チタンのような導電性層を基板の上に堆積し、続いて導電性層をパターニングおよびエッチングして、（可動電極に結合するための）２つの接地電極、２つのプルダウン電極、１つのＲＦ電極、および２つの遮蔽電極を形成することにより、電極が形成される。図５〜図７Ｂに示された複数の電極は、その程度の数の電極が存在することを限定するものではないことが理解されるであろう。
【００１７】
次に、誘電体層が、基板および電極の上に堆積されて、電極の間の隙間を埋める。続いて、誘電体層は、化学的機械的研磨（ＣＭＰ）の手段で平坦化されて、上部が露出した電極と、誘電体層で埋められた電極の間の隙間とを有する本質的に平坦な基板となる。
【００１８】
次に、第２誘電体層が、基板および電極の上に堆積される。誘電体層を通って開口部が形成され、可動電極に電気的に接続される接地電極を露出させる。次に、１またはそれ以上の犠牲層を堆積し、犠牲層を通る開口部を形成して接地電極を露出させ、開口部中に露出した接地電極の上および犠牲層の上に可動電極のための材料を堆積して、可動電極が、誘電体層の上に、窒化チタンのような導電性材料から形成されても良い。追加の犠牲層は、可動電極層の上に堆積しても良い。犠牲材料は、最終的に除去されて、可動電極を自由にし、キャビティ内で動くようにする。
【００１９】
第３誘電体層は、最上の犠牲層の上に形成され、導電性材料が堆積されてプルアップ電極を形成しても良い。１つの具体例では、導電性材料は、窒化チタンを含む。シール層がプルアップ電極の上に形成されて、キャビティをシールしても良い。シール層の形成後に犠牲材料が除去された場合、追加のシール層が必要となる。
【００２０】
基板を参照した場合、基板は、多層誘電体層のような多層を含んでも良い。加えて、基板は、複数の構造をその中に有するＣＭＯＳ基板でもよいことが理解されるであろう。
【００２１】
図５〜図７Ｂのそれぞれに示すように、遮蔽電極は、プルダウン電極およびＲＦ電極と実質的に等しい基板内の深さまで延びる。遮蔽電極は、ＲＦ電極およびプルダウン電極が基板中に延びる深さと等しいか、またはより大きな深さまで延びても良いことが理解されるであろう。加えて、遮蔽バイア、遮蔽電極、および下部遮蔽電極は、同様の、または異なる導電性材料を含んでも良い。１つの具体例では、導電性材料は、アルミニウムや窒化チタンを含む。
【００２２】
図６の具体例に示すように、接地電極、遮蔽電極、プルダウン電極、およびＲＦ電極を形成する前に、遮蔽電極を下部遮蔽電極に接続するために使用される遮蔽バイアと共に、下部遮蔽電極が基板中に形成されても良い。加えて、図６に示すように、遮蔽バイアが基板中に形成されて、接地電極を下部遮蔽電極に接続しても良い。
【００２３】
ここで議論したように、プルダウン電極からＲＦ電極を遮蔽するための、設計の改良は、ＲＦ信号の制御電極中への結合を大きく低減し、ＰＤ電極上のＲＦ信号によるキャパシタンスの変調を排除する。１つの具体例では、横方向の遮蔽電極ＳＨが、ＲＦとＰＤの間に加えられる。他の具体例では、ＳＨに加えて、ＰＤ電極の下部に遮蔽電極（ＳＨＵ）が加えられ、ＰＤ電極の下部の遮蔽電極は、遮蔽バイア（ＳＨＶ）のアレイにより、ＳＨ電極に接続される。他の具体例では、ＰＤ電極の下部の遮蔽電極は、ＲＦ電極に最も近いＰＤ電極の一部のみを覆う。
【００２４】
先の記載は本発明の具体例に関するが、本発明の他の具体例および更なる具体例は、その基本的な範囲から離れることなく考え出すことができ、その範囲は、以下の請求の範囲によって規定される。
【図１】
0006501757.tif 000002
【図２】
0006501757.tif 000003
【図３】
0006501757.tif 000004
【図４】
0006501757.tif 000005
【図５】
0006501757.tif 000006
【図６】
0006501757.tif 000007
【図７Ａ】
0006501757.tif 000008
【図７Ｂ】
0006501757.tif 000009