(57)【特許請求の範囲】
【請求項１】
互いに積層された複数の絶縁層と、
それぞれが前記複数の絶縁層の間に形成された複数の配線層と、
前記複数の絶縁層のうちで最も上方に位置する第１の絶縁層の上に設けられた接続パッドと、
を有し、
前記複数の配線層はいずれも前記第１の絶縁層の表面に垂直な方向から視たときに前記第１の絶縁層または前記接続パッドと重なり、
前記第１の絶縁層は表面に突出部を備え、
前記接続パッドは前記突出部の上面に設けられており、
前記接続パッドの上面および側面が前記第１の絶縁層から露出し、
前記接続パッドの下面の周縁部が前記突出部から露出し、
前記突出部を貫通するビア導体が配置されており、前記接続パッドは前記ビア導体を介して、前記複数の配線層のうちで前記第１の絶縁層の下に配置された第１の配線層に接続されており、
前記接続パッドは、前記突出部から露出する前記周縁部の上方に、前記ビア導体と同一の材料からなる部分を有することを特徴とする配線基板。
【請求項２】
前記接続パッドの大きさは、前記突出部の上面の大きさよりも大きいことを特徴とする請求項１に記載の配線基板。
【請求項３】
前記接続パッドの下面の周縁部と前記第１の絶縁層の表面とが離間していることを特徴とする請求項１又は２に記載の配線基板。
【請求項４】
前記複数の絶縁層は、感光性樹脂から形成されることを特徴とする請求項１乃至３のいずれか一項に記載の配線基板。
【請求項５】
表面に突出部を備えた絶縁層と、
前記突出部の上面に設けられた接続パッドと
を有し、前記接続パッドの上面および側面が前記絶縁層から露出し、前記接続パッドの下面の周縁部が前記突出部から露出している配線基板と、
前記配線基板の接続パッドにフリップチップ接続された電子部品と、
前記突出部および前記接続パッドを囲むように前記配線基板と前記電子部品との間に充填されたアンダーフィル樹脂と
を有することを特徴とする電子部品装置。
【請求項６】
互いに積層された複数の絶縁層と、
それぞれが前記複数の絶縁層の間に形成された複数の配線層と、
前記複数の絶縁層のうちで最も上方に位置する第１の絶縁層の上に設けられた接続パッドと、
を有する配線基板と、
前記接続パッドにフリップチップ接続された電子部品と、
前記配線基板と前記電子部品との間のアンダーフィル樹脂と、
を有し、
前記複数の配線層はいずれも前記第１の絶縁層の表面に垂直な方向から視たときに前記第１の絶縁層または前記接続パッドと重なり、
前記第１の絶縁層は表面に突出部を備え、
前記接続パッドは前記突出部の上面に設けられており、
前記接続パッドの上面および側面が前記第１の絶縁層から露出し、
前記接続パッドの下面の周縁部が前記突出部から露出し、
前記アンダーフィル樹脂は、前記突出部および前記接続パッドを囲むように前記配線基板と前記電子部品との間に充填されており、
前記突出部を貫通するビア導体が配置されており、前記接続パッドは前記ビア導体を介して、前記複数の配線層のうちで前記第１の絶縁層の下に配置された第１の配線層に接続されており、
前記接続パッドは、前記突出部から露出する前記周縁部の上方に、前記ビア導体と同一の材料からなる部分を有することを特徴とする電子部品装置。
【請求項７】
互いに積層される複数の絶縁層を形成し、複数の配線層をそれぞれ前記複数の絶縁層の間に形成する工程と、
前記複数の絶縁層のうちで最も上方に位置する第１の絶縁層の上に接続パッドを形成する工程と、
前記接続パッドをマスクにして前記第１の絶縁層を厚みの途中まで除去することにより、前記接続パッドの下面に前記第１の絶縁層の突出部を設けると共に、前記接続パッドの下面の周縁部を前記突出部から露出させる工程と、
を有し、
前記複数の配線層はいずれも前記第１の絶縁層の表面に垂直な方向から視たときに前記第１の絶縁層または前記接続パッドと重なることを特徴とする配線基板の製造方法。
【請求項８】
前記接続パッドを形成する工程の前に、
前記第１の絶縁層に、前記複数の配線層のうちで前記第１の絶縁層の下に配置された第１の配線層に到達するビアホールを形成する工程を有し、
前記接続パッドを形成する工程において、
前記接続パッドは、前記ビアホール内のビア導体を介して前記第１の配線層に接続されることを特徴とする請求項７に記載の配線基板の製造方法。
【請求項９】
前記接続パッドの大きさは、前記突出部の上面の大きさよりも大きいことを特徴とする請求項７又は８に記載の配線基板の製造方法。
【請求項１０】
前記第１の絶縁層を除去する工程において、
前記接続パッドの下面の周縁部と前記第１の絶縁層の表面とが離間することを特徴とする請求項７乃至９のいずれか一項に記載の配線基板の製造方法。
【請求項１１】
前記複数の絶縁層は、感光性樹脂から形成されることを特徴とする請求項７乃至１０のいずれか一項に記載の配線基板の製造方法。
【請求項１２】
前記第１の絶縁層は樹脂から形成され、
前記第１の絶縁層を除去する工程は、等方性ドライエッチングで行われ、前記等方性ドライエッチングは、酸素ガス又はフッ素系ガス、あるいは、酸素ガスとフッ素系ガスの混合ガスを使用することを特徴とする請求項７乃至１１のいずれか一項に記載の配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板及びその製造方法と電子部品装置に関する。
【背景技術】
【０００２】
従来、半導体チップなどの電子部品が配線基板の上にフリップチップ接続された電子部品装置がある。そのような電子部品装置では、配線基板の接続パッドにはんだを介して電子部品のバンプ電極が接続され、配線基板と電子部品との間にアンダーフィル樹脂が充填される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−１０３８７８号公報
【特許文献２】特開２０１３−１１８２５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
後述する予備的事項の欄で説明するように、配線基板の上に半導体チップがフリップチップ接続された電子部品装置では、温度サイクル試験を行うと、配線基板の接続パッドの下角部に熱応力が集中しやすい。
【０００５】
このため、接続パッドの下角部に接する樹脂層の部分から内部にかけてクラックが発生する課題がある。
【０００６】
接続パッドの周りの絶縁層にクラックが発生することが防止される配線基板及びその製造方法と電子部品装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
以下の開示の一観点によれば、互いに積層された複数の絶縁層と、それぞれが前記複数の絶縁層の間に形成された複数の配線層と、前記複数の絶縁層のうちで最も上方に位置する第１の絶縁層の上に設けられた接続パッドと、を有し、前記複数の配線層はいずれも前記第１の絶縁層の表面に垂直な方向から視たときに前記第１の絶縁層または前記接続パッドと重なり、前記第１の絶縁層は表面に突出部を備え、前記接続パッドは前記突出部の上面に設けられており、前記接続パッドの上面および側面が前記第１の絶縁層から露出し、前記接続パッドの下面の周縁部が前記突出部から露出し、前記突出部を貫通するビア導体が配置されており、前記接続パッドは前記ビア導体を介して、前記複数の配線層のうちで前記第１の絶縁層の下に配置された第１の配線層に接続されており、前記接続パッドは、前記突出部から露出する前記周縁部の上方に、前記ビア導体と同一の材料からなる部分を有する配線基板が提供される。
【０００８】
また、その開示の他の観点によれば、互いに積層される複数の絶縁層を形成し、複数の配線層をそれぞれ前記複数の絶縁層の間に形成する工程と、前記複数の絶縁層のうちで最も上方に位置する第１の絶縁層の上に接続パッドを形成する工程と、前記接続パッドをマスクにして前記第１の絶縁層を厚みの途中まで除去することにより、前記接続パッドの下面に前記第１の絶縁層の突出部を設けると共に、前記接続パッドの下面の周縁部を前記突出部から露出させる工程と、を有し、前記複数の配線層はいずれも前記第１の絶縁層の表面に垂直な方向から視たときに前記第１の絶縁層または前記接続パッドと重なる配線基板の製造方法が提供される。
【発明の効果】
【０００９】
以下の開示によれば、配線基板では、絶縁層が表面に突出部を備え、絶縁層の突出部の上面に接続パッドが設けられている。そして、接続パッドの下面の周縁部が突出部から露出している。
【００１０】
このような構造を採用することにより、熱応力が集中する接続パッドの下角部に絶縁層が存在しないため、絶縁層のクラック発生の起点がなくなる。これにより、接続パッドの下に配置される絶縁層にクラックや剥離が発生することが防止される。
【００１１】
また、接続パッドの下面に絶縁層の突出部の上面が配置されるため、絶縁層の突出部が接続パッドを支持する台座として機能する。このため、配線基板の接続パッドに電子部品をフリップチップ接続する際に十分な強度を確保することできる。
【図面の簡単な説明】
【００１２】
【図１】図１は予備的事項に係る電子部品装置の配線基板と半導体チップとの接続部の様子を示す断面図（その１）である。
【図２】図２は予備的事項に係る電子部品装置の配線基板と半導体チップとの接続部の様子を示す断面図（その２）である。
【図３】図３（ａ）及び（ｂ）は実施形態の配線基板の製造方法を示す断面図（その１）である。
【図４】図４（ａ）及び（ｂ）は実施形態の配線基板の製造方法を示す断面図（その２）である。
【図５】図５（ａ）及び（ｂ）は実施形態の配線基板の製造方法を示す断面図（その３）である。
【図６】図６は実施形態の配線基板の製造方法を示す断面図（その４）である。
【図７】図７は実施形態の配線基板の製造方法を示す断面図（その５）である。
【図８】図８は実施形態の配線基板の製造方法を示す断面図（その６）である。
【図９】図９は実施形態の配線基板の製造方法を示す断面図及び平面図（その７）である。
【図１０】図１０（ａ）及び（ｂ）は図９の接続パッドの形成方法を示す部分拡大断面図（その１）である。
【図１１】図１１（ａ）及び（ｂ）は図９の接続パッドの形成方法を示す部分拡大断面図（その２）である。
【図１２】図１２は実施形態の配線基板を示す断面図である。
【図１３】図１３（ａ）及び（ｂ）は図１２の配線基板の接続パッドの周りの様子を示す部分拡大断面図及び部分拡大平面図である。
【図１４】図１４は実施形態の電子部品装置を示す断面図である。
【図１５】図１５は図１４の電子部品装置の配線基板と半導体チップとの接続部の様子を示す部分拡大断面図である。
【図１６】図１６は実施形態の変形例の電子部品装置の配線基板と半導体チップとの接続部の様子を示す断面図である。
【発明を実施するための形態】
【００１３】
以下、実施の形態について、添付の図面を参照して説明する。
【００１４】
本実施形態の説明の前に、基礎となる予備的事項について説明する。予備的事項の記載は、発明者の個人的な検討内容であり、公知技術ではない新規な技術内容を含む。
【００１５】
図１及び図２は予備的事項に係る電子部品装置の配線基板と半導体チップとの接続部の様子を示す断面図である。
【００１６】
図１に示すように、予備的事項に係る電子部品装置では、配線基板１００の上に半導体チップ４００がフリップチップ接続されている。
【００１７】
配線基板１００は、配線層２００と樹脂層３００とが交互に積層された構造を有し、最上の樹脂層３００の上に銅からなる接続パッドＰが島状パターンで配置されている。接続パッドＰは、樹脂層３００に形成されたビア導体ＶＣを介して下側の配線層２００に接続されている。
【００１８】
また、半導体チップ４００では、素子形成面に銅ピラー４２０が立設して形成されている。
【００１９】
そして、半導体チップ４００の銅ピラー４２０がはんだ３２０を介して配線基板１００の接続パッドＰにフリップチップ接続されている。
【００２０】
さらに、配線基板１００と半導体チップ４００の間にアンダーフィル樹脂５００が充填されている。
【００２１】
このような構造の電子部品装置に対して、信頼性試験として、１２５℃〜−５５℃の範囲で温度サイクル試験が行なわれる。
【００２２】
このとき、配線基板１００の接続パッドＰの下角部Ｅに熱応力が集中するため、接続パッドＰの下角部Ｅに接する樹脂層３００部分から内部にかけてクラックＣＲが発生する。
【００２３】
樹脂層３００にクラックＣＲが発生すると、クラックの進行方向に配置された配線層２００にもクラックが生じるため、電気的な接続の信頼性が得られない課題がある。
【００２４】
図２では、配線基板１００の接続パッドＰの側面が樹脂層３００ａで覆われた構造の配線基板１００が示されている。図２において、接続パッドＰの側面が樹脂層３００ａで覆われている以外の構造は図１と同じである。
【００２５】
図２に示すような構造の配線基板１００を採用しても、温度サイクル試験を行うと、同様に、配線基板１００の接続パッドＰの下角部Ｅに熱応力が集中し、接続パッドＰの下角部Ｅに接する樹脂層３００の部分から内部にかけてクラックＣが発生する。
【００２６】
以下に説明する実施形態の配線基板では、前述した不具合を解消することができる。
【００２７】
（実施形態）
図３〜図１１は実施形態の配線基板の製造方法を説明するための図、図１２は実施形態の配線基板を示す図である。以下、配線基板の製造方法を説明しながら、配線基板及び電子部品装置の構造を説明する。
【００２８】
実施形態の配線基板の製造方法では、まず、図３（ａ）に示すような構造を有するコア基板１０を用意する。コア基板１０には厚み方向に貫通するスルーホールＴＨが形成されており、スルーホールＴＨには貫通導体１２が形成されている。コア基板１０はガラスエポキシ樹脂などの絶縁材料から形成される。
【００２９】
また、コア基板１０の両面側には第１配線層２１がそれぞれ形成されている。両面側の第１配線層２１は貫通導体１２を介して相互接続されている。
【００３０】
あるいは、コア基板１０のスルーホールＴＨの側壁にスルーホールめっき層が形成され、スルーホールＴＨの残りの孔には樹脂体が充填されていてもよい。この場合は、両面側の第１配線層２１はスルーホールめっき層を介して相互接続される。
【００３１】
コア基板１０のスルーホールＴＨはドリルなどによって形成される。また、コア基板１０に形成される貫通導体１２及び第１配線層２１は、めっき法及びフォトリソグラフィなどを使用して形成される。
【００３２】
次いで、図３（ｂ）に示すように、コア基板１０の両面側に未硬化の樹脂フィルムを貼付し、加熱処理して硬化させることにより、第１絶縁層３１をそれぞれ形成する。
【００３３】
さらに、図４（ａ）に示すように、両面側の第１絶縁層３１をレーザで加工することにより、両面側の第１配線層２１の接続部に到達する第１ビアホールＶＨ１をそれぞれ形成する。
【００３４】
レーザで第１ビアホールＶＨ１を形成するため、第１絶縁層３１は非感光性樹脂で形成してもよい。樹脂材料としては、エポキシ樹脂又はポリイミド樹脂などが使用される。第１絶縁層３１の厚みは２０〜４０μｍ、例えば３０μｍである。
【００３５】
さらに、過マンガン酸法などによって第１ビアホールＶＨ１内をデスミア処理することにより、樹脂スミアを除去してクリーニングする。
【００３６】
次いで、図４（ｂ）に示すように、金属層２２ａをコア基板１０の上面側の第１絶縁層３１の上に形成する。金属層２２ａは、第１ビアホールＶＨ１内のビア導体を介して第１配線層２１に接続される。また、金属層２２ａはブランケット状に形成される。
【００３７】
さらに詳しくは、まず、第１絶縁層３１上及び第１ビアホールＶＨ１の内面に無電解めっき又はスパッタ法により銅などからなるシード層を形成する。その後に、シード層をめっき給電経路に利用する電解めっきにより銅めっき層などを形成して金属層２２ａを得る。
【００３８】
さらに同時に、コア基板１０の下面側の第１絶縁層３１の上に第１ビアホールＶＨ１内のビア導体を介して第１配線層２１に接続される第２配線層２２を形成する。第２配線層２２は、例えば、セミアディティブ法によって形成される。
【００３９】
続いて、図５（ａ）に示すように、金属層２２ａをＣＭＰ（Chemical Mechanical Polishing）によって第１絶縁層３１の上面が露出するまで研磨し、さらに、第１絶縁層３１の上面を研磨して平坦化する。
【００４０】
これにより、第１配線層２１の段差の影響で生じた第１絶縁層３１のグローバル段差が解消され、第１絶縁層３１の上面は平坦面として形成される。
【００４１】
また、第１絶縁層３１の第１ビアホールＶＨ１内にビア導体ＶＣがビア電極として残される。そして、ビア導体ＶＣの上面と第１絶縁層３１の上面とが面一となる。
【００４２】
このように、コア基板１０の上面側に形成される金属層２２ａは下地の平坦化のために形成され、研磨によって除去される。
【００４３】
続いて、図５（ｂ）に示すように、コア基板１０の上面側の第１絶縁層３１の上に、ビア導体ＶＣに接続される第２配線層２２を形成する。第２配線層２２はセミアディティブ法で形成される。
【００４４】
具体的には、まず、第１絶縁層３１及びビア導体ＶＣの上に、スパッタ法により銅などからなるシード層（不図示）を形成する。続いて、第２配線層２２が配置される部分に開口部が設けられためっきレジスト層（不図示）をシード層の上に形成する。
【００４５】
次いで、シード層をめっき給電経路に利用する電解めっきにより、めっきレジスト層の開口部に銅などの金属めっき層（不図示）を形成する。
【００４６】
さらに、めっきレジスト層を除去した後に、金属めっき層をマスクにしてシード層を除去することにより、第２配線層２２が得られる。第２配線層２２の厚みは、第１配線層２１の厚みよりも薄く、例えば５μｍ〜１０μｍに設定される。また、第２配線層２２は、第１配線層２１よりも微細なパターンで形成される。
【００４７】
第１絶縁層３１の上面は平坦化されているため、セミアディティブ法で微細パターンを形成する際にフォトリソグラフィの焦点深度が低下するとしても、基板内で精度よく微細なめっきレジスト層をパターニングすることができる。
【００４８】
これにより、ライン（幅）：スペース（間隔）が、例えば２μｍ：２μｍの微細な第２配線層２２を設計スペック内で歩留りよく形成することができる。後述する第３配線層及び接続パッドの形成においても同様である。
【００４９】
続いて、図６に示すように、第１絶縁層３１及び第２配線層２２の上に、感光性樹脂（不図示）を形成し、フォトリソグラフィに基づいて露光・現像を行った後に、加熱処理して硬化させる。感光性樹脂の形成は、液状樹脂を塗布してもよいし、薄膜の樹脂フィルムを貼付してもよい。
【００５０】
これにより、第２配線層２２の接続部上に第２ビアホールＶＨ２が配置された第２絶縁層３２が第１絶縁層３１の上に形成される。
【００５１】
感光性樹脂をフォトリソグラフィによってパターニングすることにより、微細な第２ビアホールＶＨ２を備えた薄膜の第２絶縁層３２を形成することができる。第２絶縁層３２の厚みは、第１絶縁層３１の厚みよりも薄く、例えば５μｍ〜１０μｍ程度に設定される。
【００５２】
第２絶縁層３２の好適な一例としては、感光性を有するフェノール系樹脂又はポリイミド樹脂から形成される絶縁性樹脂層が使用される。以下の他の絶縁層を形成する際にも同様な絶縁樹脂材料及び形成方法が採用される。
【００５３】
第２絶縁層３２は感光性樹脂から形成されるため、シリカなどのフィラーを含んでいない。感光性樹脂を露光、現像してビアホールを形成する際に、ビアホール内にフィラーが残るからである。
【００５４】
続いて、図７に示すように、第３配線層２３を第２絶縁層３２の上に形成する。第３配線層２３は、第２ビアホールＶＨ２内のビア導体を介してコア基板１０の上面側の第２配線層２２に接続される。第３配線層２３はセミアディティブ法によって形成される。
【００５５】
次いで、図８に示すように、第３絶縁層３３を第２絶縁層３２の上に形成する。第３絶縁層３３は、前述した図６の第２絶縁層３２の形成方法と同様な方法により形成され、第３配線層２３の接続部上に第３ビアホールＶＨ３が配置される。第３絶縁層３３は、第２絶縁層３２と同様に、感光性樹脂から形成され、シリカなどのフィラーを含んでいない。
【００５６】
第３ビアホールＶＨ３は、第３配線層２３を露出する底面側の径よりも開口部側の径が大きい形状に形成される。このように、第３ビアホールＶＨ３はテーパ形状で形成される。
【００５７】
続いて、図９に示すように、接続パッドＰを第３絶縁層３３の上に形成する。接続パッドＰは、第３ビアホールＶＨ３内のビア導体ＶＣを介してコア基板１０の上面側の第３配線層２３に接続される。
【００５８】
第３ビアホールＶＨ３内に形成されるビア導体ＶＣは、第３配線層２３に接する端部側の径よりも接続パッドＰに接する端部側の径が大きい逆円錐台状に形成される。
【００５９】
図９の部分縮小平面部に示すように、接続パッドＰは、互いに間隔をあけて配置された複数の島状パターンにより形成される。接続パッドＰは、エリアアレイ型で基板の全面に格子状に配置されてもよいし、あるいは、基板の周縁部にペリフェラル型で配置されていてもよい。
【００６０】
例えば、接続パッドＰの厚みは第３絶縁層３３の上面から１０μｍ程度であり、接続パッドＰの直径は２５μｍ程度である。
【００６１】
接続パッドＰはセミアディティブ法によって形成される。詳しく説明すると、図１０（ａ）の部分拡大断面図に示すように、図８の第３絶縁層３３上及び第３ビアホールＶＨ３の内面に、スパッタ法により、下から順に、チタン（Ｔｉ）層２４ａ／銅（Ｃｕ）層２４ｂを形成する。チタン層２４ａ及び銅層２４ｂからシード層２４が形成される。
【００６２】
例えば、チタン層２４ａの厚みは０．０２μｍであり、銅層２４ｂの厚みは０．５μｍである。スパッタ法で形成される銅層は絶縁層（樹脂）と密着性が悪いため、第３絶縁層３３と銅層２４ｂとの間に密着層として機能するチタン層２４ａを形成する。
【００６３】
次いで、図１０（ｂ）に示すように、接続パッドＰが配置される領域に開口部３５ａが設けられためっきレジスト層３５をシード層２４の上に形成する。
【００６４】
さらに、図１１（ａ）に示すように、シード層２４をめっき給電経路に利用する電解めっきにより、第３ビアホールＶＨ３内からめっきレジスト層３５の開口部３５ａに銅などの金属を充填して金属めっき層２６を形成する。
【００６５】
続いて、図１１（ｂ）に示すように、めっきレジスト層３５を除去する。さらに、金属めっき層２６をマスクにしてシード層２４をエッチングして除去する。シード層２４の銅層２４ｂはウェットエッチングにより除去される。
【００６６】
また、シード層２４のチタン層２４ａは四フッ化炭素（ＣＦ４）などのフッ素系のエッチングガスを使用するドライエッチングにより除去される。チタン層２４ａのドライエッチングは、異方性ドライエッチングを採用してもよいし、あるいは、等方性ドライエッチングを採用してもよい。
【００６７】
このようにして、チタン層２４ａ及び銅層２４ｂからなるシード層２４と、シード層２４の上に配置された金属めっき層２６とにより接続パッドＰが形成される。接続パッドＰとビア導体ＶＣとが金属めっき層２６により一体的に形成される。
【００６８】
次いで、図１２に示すように、酸素（Ｏ２）ガスを使用する等方性ドライエッチングにより、接続パッドＰをマスクにして横方向に露出する第３絶縁層３３を厚みの途中までエッチングする。
【００６９】
例えば、第３絶縁層３３の厚みが１０μｍの場合は、第３絶縁層３３の厚み方向及び横方向のエッチング量は２μｍ〜５μｍである。
【００７０】
このようにして、第３絶縁層３３をエッチングで除去することにより、突出部３３ａを形成する。突出部３３ａは第３絶縁層３３と一体的に形成される。また、突出部３３ａの上面が平坦面として形成される。
【００７１】
さらに、突出部３３ａは、上面側の径よりも基部側の径が大きい円錐台状に形成される。また、突出部３３ａの側面は凹状の曲面で形成される。
【００７２】
接続パッドＰの大きさは、突出部３３ａの上面の大きさよりも大きく形成される。具体的には、接続パッドＰの径が突出部３３ａの上面の径より大きく設定される。また、接続パッドＰの下面の周縁部と第３絶縁層３３の表面とが離間した状態となる。
【００７３】
このようにして、接続パッドＰの下角部Ｅに第３絶縁層３３が接しないようにする。これにより、後述するように、第３絶縁層３３のクラックの発生起点がなくなるため、第３絶縁層３３にクラックが発生することが防止される。
【００７４】
等方性ドライエッチングのエッチングガスとして、酸素ガスの他に、四フッ化炭素（ＣＦ４）ガスなどのフッ素系ガス、又は、酸素ガスとフッ素系ガスの混合ガスを使用してもよい。
【００７５】
等方性ドライエッチング装置としては、コア基板１０の下面側の第１絶縁層３１がエッチングされないように、コア基板１０の下面側をチャック上に固定し、コア基板１０の上面側のみにプラズマが照射されるタイプの装置が使用される。
【００７６】
次いで、同じく図１２に示すように、コア基板１０の下面側の第１絶縁層３１の上に、第２配線層２２の接続部上に開口部３６ａが設けられたソルダレジスト層３６を形成する。
【００７７】
さらに、接続パッドＰの表面を酸系溶液で処理することにより、接続パッドＰの表面の酸化膜を除去する。その後に、接続パッドＰの表面の酸化を防止するために、ＯＳＰ(Organic Solderability Preservatives)処理を行う。
【００７８】
ＯＳＰ処理により、アゾール化合物やイミダゾール化合物などの有機被膜が接続パッドＰの表面に形成される。
【００７９】
あるいは、ＯＳＰ処理の代わりに、接続パッドＰの表面に、下から順に、ニッケル（Ｎｉ）層／金（Ａｕ）層をめっき法により形成してもよい。
【００８０】
コア基板１０の下面側の第２配線層２２の接続部にも同様な処理が行われる。
【００８１】
以上により、実施形態の配線基板１が得られる。
【００８２】
図１２に示すように、実施形態の配線基板１は、前述した図３（ａ）で説明した構造のコア基板１０を厚み方向の内部に備えている。コア基板１０は貫通導体１２を介して相互接続された第１配線層２１を両面に備えている。
【００８３】
コア基板１０の両面側には、第１配線層２１の接続部上に第１ビアホールＶＨ１が配置された第１絶縁層３１がそれぞれ形成されている。コア基板１０の上面側の第１ビアホールＶＨ１にビア導体ＶＣが埋め込まれており、ビア導体ＶＣの上面と第１絶縁層３１の上面が面一になって平坦化されている。
【００８４】
コア基板１０の上面側の第１絶縁層３１の上には、第１ビアホールＶＨ１内のビア導体ＶＣを介して第１配線層２１に接続される第２配線層２２が形成されている。
【００８５】
また、コア基板１０の下面側の第１絶縁層３１の上には、第１ビアホールＶＨ１内のビア導体を介して第１配線層２１に接続される第２配線層２２が形成されている。さらに、コア基板１０の下面側の第１絶縁層３１の上に、第２配線層２２の接続部上に開口部３６ａが設けられたソルダレジスト層３６が形成されている。
【００８６】
また、コア基板１０の上面側の第１絶縁層３１の上に、第２配線層２２の接続部上に第２ビアホールＶＨ２が配置された第２絶縁層３２が形成されている。コア基板１０の上面側の第２絶縁層３２の上に、第２ビアホールＶＨ２内のビア導体を介して第２配線層２２に接続される第３配線層２３が形成されている。
【００８７】
また、コア基板１０の上面側の第２絶縁層３２の上に、第３配線層２３の接続部上に第３ビアホールＶＨ３が配置された第３絶縁層３３が形成されている。コア基板１０の上面側の第３絶縁層３３の上に、第３ビアホールＶＨ３内のビア導体ＶＣを介して第３配線層２３に接続される接続パッドＰが形成されている。
【００８８】
このように、接続パッドＰの下に第３絶縁層３３を貫通するビア導体ＶＣが配置されており、接続パッドＰはビア導体ＶＣを介して第３絶縁層３３の下に配置された第３配線層２３に接続されている
図１３（ａ）は図１２のＡで示される領域を拡大した部分拡大断面図、図１３（ｂ）は図１２（ａ）の接続パッドを上側からみた部分拡大平面図である。
【００８９】
図１２に図１３（ａ）を加えて参照すると、前述したように、第３絶縁層３３は、接続パッドＰをマスクにして等方性ドライエッチングにより厚みの途中までハーフエッチングされる。これにより、第３絶縁層３３は、接続パッドＰの下角部Ｅから厚み方向及び横方向に同じ厚み分だけエッチングされて除去される。
【００９０】
その結果、第３絶縁層３３のエッチングされた上面の部分が接続パッドＰの下角部Ｅから下面の途中まで食い込む凹状面ＣＳとなる。また、第３絶縁層３３のエッチングされていない上面の厚み方向の部分が上側に突き出る突出部３３ａとなる。
【００９１】
第３絶縁層３３は、接続パッドＰの下面内の外側の部分から周囲の領域に形成された凹状面ＣＳと、凹状面ＣＳに囲まれた突出部３３ａとを備えている。
【００９２】
以上のように、第３絶縁層３３は表面に突出部３３ａを備えている。そして、第３絶縁層３３の突出部３３ａの上面に接続パッドが設けられている。接続パッドＰの下面の周縁部が突出部３３ａから露出している
また、接続パッドＰの下面の周縁部と第３絶縁層３３の表面とが離間している。
【００９３】
図１３（ｂ）に示すように、接続パッドＰの外径Ｄ２は第３絶縁層３３の突出部３３ａの外径Ｄ１よりも大きくなっている。
【００９４】
このように、第３絶縁層３３の突出部３３ａの上面が接続パッドＰの下面内の周縁部を除く内側の部分に接しており、接続パッドＰの下角部Ｅに第３絶縁層３３の凹状面ＣＳが接していない。
【００９５】
接続パッドＰの下角部Ｅ及び下面の周縁部が第３絶縁層３３から露出している。図１３（ａ）及び（ｂ）に示すように、接続パッドＰの下角部Ｅは、接続パッドＰの側面と下面とが交わる環状の部分である。
【００９６】
このような構造を採用することにより、熱応力が集中する接続パッドＰの下角部Ｅに第３絶縁層３３が存在しないため、第３絶縁層３３のクラック発生の起点がなくなる。これにより、接続パッドＰの下に配置される第３絶縁層３３にクラックや剥離が発生することが防止される。
【００９７】
また、接続パッドＰの下面内の内側の部分に第３絶縁層３３の突出部３３ａの上面が接するように第３絶縁層３３を残すことにより、第３絶縁層３３の突出部３３ａが接続パッドＰを支持する台座として機能する。このため、配線基板１の接続パッドＰに半導体チップをフリップチップ接続する際に十分な強度を確保することできる。
【００９８】
本実施形態と違って、接続パッドＰの下面の全体が第３絶縁層３３から露出するまで第３絶縁層３３をエッチングする構造では、接続パッドＰの支えが第３ビアホールＶＨ３内のビア導体ＶＣだけになってしまう。
【００９９】
このため、配線基板１の接続パッドＰに半導体チップをフリップチップ接続する際に、接続パッドＰの直下のビア導体に荷重が集中してクラックが発生するおそれがあるため、好ましくない。
【０１００】
なお、接続パッドは、引き出し配線の一端又は内部に繋がって配置されていてもよい。この態様では、引き出し配線及び接続パッドをマスクにして絶縁層が等方性ドライエッチングされ、引き出し配線及び接続パッドの全体に対応して同様な凹状面ＣＳと突出部３３ａとが形成される。
【０１０１】
しかし、接続パッドＰが島状パターンで孤立して配置される方が下角部Ｅに熱応力が集中して第３絶縁層３３にクラックが発生しやすい傾向があり、本実施形態の構造の効果がより有効になる。
【０１０２】
次に、図１２の配線基板1を使用して電子部品装置を構築する方法について説明する。
【０１０３】
図１４に示すように、半導体チップ４０を用意する。半導体チップ４０は素子形成面に配置された電極パッド４２と、電極パッド４２に接続された銅ピラー４４を備えている。例えば、銅ピラー４４の高さは２０μｍ〜３０μｍであり、銅ピラー４４の直径は２５μｍ程度である。
【０１０４】
半導体チップ４０が電子部品の一例であり、銅ピラー４４がバンプ電極の一例であり、バンプ電極を備えた各種の電子部品を使用することができる。
【０１０５】
そして、半導体チップ４０の銅ピラー４４をはんだ１４を介して図１２の配線基板１の接続パッドＰの上に配置し、リフロー加熱する。これにより、半導体チップ４０の銅ピラー４４を配線基板１の接続パッドＰにフリップチップ接続する。
【０１０６】
はんだ１４としては、例えば、錫（Ｓｎ）・銀（Ａｇ）系のはんだが使用され、リフロー温度が２４０℃程度設定される。
【０１０７】
半導体チップ４０の銅ピラー４４の先端にはんだ１４を形成してもよいし、あるいは、配線基板１の接続パッドＰの先端にはんだ１４を形成してもよい。
【０１０８】
さらに、同じく図１４に示すように、配線基板１と半導体チップ４０との間にアンダーフィル樹脂３８を充填する。配線基板として多面取りの大型基板を使用する場合は、配線基板の複数の実装領域に半導体チップを実装した後に、配線基板が切断される。
【０１０９】
以上により、実施形態の電子部品装置２が得られる。
【０１１０】
図１４に示すように、実施形態の電子部品装置２では、図１２の配線基板１の接続パッドＰに半導体チップ４０の銅ピラー４４がはんだ１４によってフリップチップ接続されている。さらに、配線基板１と半導体チップ４０との間にアンダーフィル樹脂３８が充填されている。
【０１１１】
実施形態の電子部品装置２に対して、信頼性試験として、１２５℃〜−５５℃の範囲で温度サイクル試験が行なわれる。図１５は図１４の配線基板１と半導体チップ４０との接続部を拡大した部分拡大断面図である。
【０１１２】
図１５に示すように、電子部品装置２に対して温度サイクル試験が行なわれると、各要素の熱膨張係数の違いに基づいて発生する熱応力が接続パッドＰの下角部Ｅに集中する。しかし、接続パッドＰの下角部Ｅに第３絶縁層３３が接していないため、第３絶縁層３３にクラックや剥離が発生することが防止される。
【０１１３】
また、前述したように、配線基板１の第３絶縁層３３の突出部３３ａが接続パッドＰの支持する台座として機能するため、半導体チップ４０をフリップチップ接続する際に十分な強度を確保することができる。
【０１１４】
図１５に示すように、電子部品装置２では、接続パッドＰの下角部Ｅに第３絶縁層３３が接していないが、接続パッドＰの下角部Ｅにアンダーフィル樹脂３８が接する構造となっている。
【０１１５】
接続パッドＰの下角部Ｅでは、接続パッドＰ及びアンダーフィル樹脂３８の２つの異なる材料が接しているだけである。これに対して、予備的事項で説明した図１の構造の接続パッドＰの下角部Ｅでは、接続パッドＰ、樹脂層３００及びアンダーフィル樹脂５００との３つの異なる材料が接している。
【０１１６】
従って、本実施形態の配線基板１の接続パッドＰの下角部Ｅに集中する熱応力は、予備的事項の図１の構造よりも小さくなる。
【０１１７】
しかも、アンダーフィル樹脂３８はシリカなどのフィラーを３０ｗｔ%〜７０ｗｔ%、例えば５０ｗｔ%で含有しているため、クラックが発生しにくい樹脂材料である。
【０１１８】
これに対して、配線基板１の第３絶縁層３３は、微細なビアホールを得るために感光性樹脂から形成されるため、フィラーを含んでいない。このため、第３絶縁層３３はアンダーフィル樹脂３８よりもクラックが発生しやすい特性を有する。
【０１１９】
以上の観点から、接続パッドＰの下角部Ｅに第３絶縁層３３が接しない構造を採用することにより、第３絶縁層３３のクラックの発生を有効に防止するこができる。これにより、配線層にクラックが発生することが回避されるため、電子部品装置２の電気的な信頼性を向上させることができる。
【０１２０】
図１６には、実施形態の変形例の電子部品装置２ａの接続部の様子が示されている。前述した図１５では、はんだ１４は、配線基板１の接続パッドＰの先端部と半導体チップ４０の銅ピラー４４の先端部に配置されている。
【０１２１】
図１６では、はんだ１４のボリュームを大きくして接続する態様が示されている。図１６に示すように、この態様では、配線基板１の接続パッドＰと半導体チップ４０の銅ピラー４４の間から接続パッドＰの側面にはんだ１４が流動する。
【０１２２】
このとき、接続パッドＰの側面の最下にはんだの濡れ性の悪いチタン層２４ａが配置されている。このため、接続パッドＰの側面に流動するはんだ１４はシード層２４の銅層２４ｂの側面まで流動し、チタン層２４ａの側面でははんだ１４がはじかれて流動が止まる。
【０１２３】
このように、はんだ１４のボリュームを大きくする場合であっても、接続パッドＰの間の領域にはんだ１４が流動しない。これにより、配線基板１の接続パッドＰの配置ピッチが狭小化されるとしても、はんだ１４のボリュームを減らすことなく、接続パッドＰ間での電気ショートの発生が防止される。
【０１２４】
なお、前述した図１２で第３絶縁層３３をフッ素系ガスで等方性ドライエッチングを行って突出部３３ａを形成する場合は、条件によってはシード層２４のチタン層２４ａもエッチングされてしまう。
【０１２５】
このため、変形例の電子部品装置２ａの接続部を採用する場合は、前述した図１２で第３絶縁層３３を酸素ガスのみで等方性ドライエッチングを行う必要がある。
【０１２６】
図１６において、図１５と異なる点は、はんだ１４のボリュームが大きいことであり、その他の要素は図１５と同じであるため、それらの説明は省略する。
【符号の説明】
【０１２７】
１…配線基板、２，２ａ…電子部品装置、１０…コア基板、１２…貫通導体、１４…はんだ、２１…第１配線層、２２…第２配線層、２２ａ…金属層、２３…第３配線層、２４…シード層、２４ａ…チタン層、２４ｂ…銅層、２６…金属めっき層、３１…第１絶縁層、３２…第２絶縁層、３３…第３絶縁層、３３ａ…突出部、３５…めっきレジスト層、３５ａ，３６ａ…開口部、３６…ソルダレジスト層、４０…半導体チップ、４２…電極パッド、４４…銅ピラー、ＣＳ…凹状面、Ｅ…下角部、Ｐ…接続パッド、ＴＨ…スルーホール、ＶＣ…ビア導体、ＶＨ１…第１ビアホール、ＶＨ２…第２ビアホール、ＶＨ３…第３ビアホール。
【図１】
0006619294.tif 000002
【図２】
0006619294.tif 000003
【図３】
0006619294.tif 000004
【図４】
0006619294.tif 000005
【図５】
0006619294.tif 000006
【図６】
0006619294.tif 000007
【図７】
0006619294.tif 000008
【図８】
0006619294.tif 000009
【図９】
0006619294.tif 000010
【図１０】
0006619294.tif 000011
【図１１】
0006619294.tif 000012
【図１２】
0006619294.tif 000013
【図１３】
0006619294.tif 000014
【図１４】
0006619294.tif 000015
【図１５】
0006619294.tif 000016
【図１６】
0006619294.tif 000017