(57)【特許請求の範囲】
【請求項１】
第１スイッチング素子と第２スイッチング素子が直列に接続された第１アームと、第３スイッチング素子と第４スイッチング素子が直列に接続された第２アームとが並列に接続され、直流電力を交流電力に変換するインバータ回路と、
所定の基準電圧をＤＣ−ＤＣ変換して、前記第１スイッチング素子を駆動する第１駆動回路の電源電圧を生成する第１電源回路と、
前記基準電圧をＤＣ−ＤＣ変換して、前記第３スイッチング素子を駆動する第３駆動回路の電源電圧を生成する第２電源回路と、
前記基準電圧をＤＣ−ＤＣ変換して、前記第２スイッチング素子を駆動する第２駆動回路および前記第４スイッチング素子を駆動する第４駆動回路の共通の電源電圧を生成する第３電源回路と、を備え、
前記第３電源回路が設けられる基板から、前記第２駆動回路および前記第４駆動回路が設けられる基板に共通の配線で、前記第３電源回路から前記第２駆動回路および前記第４駆動回路に電源電圧が供給され、
前記第２駆動回路および前記第４駆動回路が設けられる基板は、
前記配線の正側分岐点と、
前記配線の負側分岐点と、
前記正側分岐点と前記第２駆動回路の正側電源端子間に接続される第１インピーダンス素子と、
前記負側分岐点と前記第２駆動回路の負側電源端子間に接続される第２インピーダンス素子と、
前記正側分岐点と前記第４駆動回路の正側電源端子間に接続される第３インピーダンス素子と、
前記負側分岐点と前記第４駆動回路の負側電源端子間に接続される第４インピーダンス素子と、
を含むことを特徴とする電力変換装置。
【請求項２】
前記第３電源回路は、前記基準電圧を降圧する絶縁型ＤＣ−ＤＣコンバータを含むことを特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記インバータ回路の出力線間に、第５スイッチング素子と第６スイッチング素子が直列に、それぞれのエミッタ端子同士またはソース端子同士が接続されるよう挿入されたクランプ回路と、
前記基準電圧をＤＣ−ＤＣ変換して、前記第５スイッチング素子を駆動する第５駆動回路および前記第６スイッチング素子を駆動する第６駆動回路の共通の電源電圧を生成する第４電源回路と、をさらに備え、
前記第４電源回路が設けられる基板から、前記第５駆動回路および前記第６駆動回路が設けられる基板に共通の配線で、前記第４電源回路から前記第５駆動回路および前記第６駆動回路に電源電圧が供給され、
前記第５駆動回路および前記第６駆動回路が設けられる基板は、
前記第４電源回路からの配線の正側分岐点と、
前記第４電源回路からの配線の負側分岐点と、
前記正側分岐点と前記第５駆動回路の正側電源端子間に接続される第５インピーダンス素子と、
前記負側分岐点と前記第５駆動回路の負側電源端子間に接続される第６インピーダンス素子と、
前記正側分岐点と前記第６駆動回路の正側電源端子間に接続される第７インピーダンス素子と、
前記負側分岐点と前記第６駆動回路の負側電源端子間に接続される第８インピーダンス素子と、
を含むことを特徴とする請求項１または２に記載の電力変換装置。
【請求項４】
前記インバータ回路の出力線間に、第５スイッチング素子と第６スイッチング素子が直列に、それぞれのコレクタ端子同士またはドレイン端子同士が接続されるよう挿入されたクランプ回路をさらに備え、
前記第１電源回路は、前記第１駆動回路および前記第５スイッチング素子を駆動する第５駆動回路の共通の電源電圧を生成し、
前記第２電源回路は、前記第３駆動回路および前記第６スイッチング素子を駆動する第６駆動回路の共通の電源電圧を生成し、
前記第１電源回路が設けられる基板から、前記第１駆動回路および前記第５駆動回路が設けられる基板に共通の配線で、前記第１電源回路から前記第１駆動回路および前記第５駆動回路に電源電圧が供給され、
前記第２電源回路が設けられる基板から、前記第３駆動回路および前記第６駆動回路が設けられる基板に共通の配線で、前記第２電源回路から前記第３駆動回路および前記第６駆動回路に電源電圧が供給され、
前記第１駆動回路および前記第５駆動回路が設けられる基板は、
前記第１電源回路からの配線の正側分岐点と、
前記第１電源回路からの配線の負側分岐点と、
前記正側分岐点と前記第１駆動回路の正側電源端子間に接続される第９インピーダンス素子と、
前記負側分岐点と前記第１駆動回路の負側電源端子間に接続される第１０インピーダンス素子と、
前記正側分岐点と前記第５駆動回路の正側電源端子間に接続される第１１インピーダンス素子と、
前記負側分岐点と前記第５駆動回路の負側電源端子間に接続される第１２インピーダンス素子と、
を含み、
前記第３駆動回路および前記第６駆動回路が設けられる基板は、
前記第２電源回路からの配線の正側分岐点と、
前記第２電源回路からの配線の負側分岐点と、
前記正側分岐点と前記第３駆動回路の正側電源端子間に接続される第１３インピーダンス素子と、
前記負側分岐点と前記第３駆動回路の負側電源端子間に接続される第１４インピーダンス素子と、
前記正側分岐点と前記第６駆動回路の正側電源端子間に接続される第１５インピーダンス素子と、
前記負側分岐点と前記第６駆動回路の負側電源端子間に接続される第１６インピーダンス素子と、
を含むことを特徴とする請求項１または２に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電力を交流電力に変換する電力変換装置に関する。
【背景技術】
【０００２】
直流電力を交流電力に変換する電力変換装置の多くでは、ブリッジ回路を用いたインバータ回路が用いられる。ブリッジ回路では、直流電源に接続されるハイサイド基準線とローサイド基準線に、直列に接続された２つのスイッチング素子（アーム）を２つ又は３つ並列に接続し、相補的に動作させることにより交流電力を生成する。スイッチング素子には例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor)）等が使用される。各スイッチング素子は各駆動回路により駆動される。
【０００３】
各アームの下側のスイッチング素子はエミッタが共通の電位である。従って下側のスイッチング素子をそれぞれ駆動する複数の駆動回路の電源回路を共通にできる（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−２５４５８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、スイッチング素子のスイッチング速度が上がるにつれて、下側のスイッチング素子のエミッタ間の寄生インダクタンスの影響によって発生するエミッタ間の電位差が大きくなっている。この電位差によりエミッタ間に瞬時電流が流れ、下側のスイッチング素子のゲート電位を変動させ、下側のスイッチング素子が誤ったスイッチング動作をすることがある。
【０００６】
本発明はこうした状況に鑑みなされたものであり、その目的は、インバータ回路の下側のスイッチング素子の駆動回路の電源回路を共通化しつつ、誤動作が抑制された電力変換装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明のある態様の電力変換装置は、第１スイッチング素子と第２スイッチング素子が直列に接続された第１アームと、第３スイッチング素子と第４スイッチング素子が直列に接続された第２アームとが並列に接続され、直流電力を交流電力に変換するインバータ回路と、所定の基準電圧をＤＣ−ＤＣ変換して、前記第１スイッチング素子を駆動する第１駆動回路の電源電圧を生成する第１電源回路と、前記基準電圧をＤＣ−ＤＣ変換して、前記第３スイッチング素子を駆動する前記第３駆動回路の電源電圧を生成する第２電源回路と、前記基準電圧をＤＣ−ＤＣ変換して、前記第２スイッチング素子を駆動する第２駆動回路および前記第４スイッチング素子を駆動する第４駆動回路の共通の電源電圧を生成する第３電源回路と、を備える。前記第３電源回路が設けられる基板から、前記第２駆動回路および前記第４駆動回路が設けられる基板に共通の配線で、前記第３電源回路から前記第２駆動回路および前記第４駆動回路に電源電圧が供給され、前記第２駆動回路および前記第４駆動回路が設けられる基板は、前記配線の正側分岐点と、前記配線の負側分岐点と、前記正側分岐点と前記第２駆動回路の正側電源端子間に接続される第１インピーダンス素子と、前記負側分岐点と前記第２駆動回路の負側電源端子間に接続される第２インピーダンス素子と、前記正側分岐点と前記第４駆動回路の正側電源端子間に接続される第３インピーダンス素子と、前記負側分岐点と前記第４駆動回路の負側電源端子間に接続される第４インピーダンス素子と、を含む。
【０００８】
なお、以上の構成要素の任意の組み合わせ、本発明の表現を方法、装置、システムなどの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【０００９】
本発明によれば、インバータ回路の下側のスイッチング素子の駆動回路の電源回路を共通化しつつ、誤動作が抑制された電力変換装置を実現できる。
【図面の簡単な説明】
【００１０】
【図１】比較例１に係る電力変換装置の構成を説明するための図である。
【図２】図１の第２スイッチング素子及び第４スイッチング素子で発生し得る誤動作を説明するための図である。
【図３】比較例２に係る電力変換装置の構成を説明するための図である。
【図４】本発明の実施の形態１に係る電力変換装置の構成を説明するための図である。
【図５】本発明の実施の形態２に係る電力変換装置の構成を説明するための図である。
【図６】本発明の実施の形態２に係る電力変換装置の動作を説明するための図である。
【図７】本発明の実施の形態３に係る電力変換装置の構成を説明するための図である。
【発明を実施するための形態】
【００１１】
図１は、比較例１に係る電力変換装置２０の構成を説明するための図である。電力変換装置２０は直流電源１０から供給される直流電力を交流電力に変換して系統３０に逆潮流させる。なお系統３０の代わりに交流負荷を接続してもよい。直流電源１０は例えば太陽電池または燃料電池であり、その場合、電力変換装置２０は太陽電池または燃料電池により発電された直流電力を交流電力に変換するパワーコンディショナとして機能する。以下の例では直流電源１０として、３００〜４５０Ｖを出力する太陽光発電システムを想定する。
【００１２】
インバータ回路２１は、直流電源１０から供給される直流電力を交流電力に変換する。図１ではインバータ回路２１をフルブリッジ回路で構成する例を示している。フルブリッジ回路は、直流電源１０の両端に、第１スイッチング素子Ｓ１と第２スイッチング素子Ｓ２が直列接続された第１アームと、第３スイッチング素子Ｓ３と第４スイッチング素子Ｓ４が直列接続された第２アームを含み、第１アームと第２アームが並列接続される。第１アームの中点と第２アームの中点から交流電力が出力される。
【００１３】
第１スイッチング素子Ｓ１〜第４スイッチング素子Ｓ４には例えば、ＩＧＢＴを使用できる。第１スイッチング素子Ｓ１のコレクタ端子および第３スイッチング素子Ｓ３のコレクタ端子が、直流電源１０の正極に接続されたハイサイド基準線に接続される。第２スイッチング素子Ｓ２のエミッタ端子および第４スイッチング素子Ｓ４のエミッタ端子が、直流電源１０の負極に接続されたローサイド基準線に接続される。第１スイッチング素子Ｓ１のエミッタ端子と第２スイッチング素子Ｓ２のコレクタ端子が接続され、第３スイッチング素子Ｓ３のエミッタ端子と第４スイッチング素子Ｓ４のコレクタ端子が接続される。
【００１４】
第１還流ダイオードＤ１〜第４還流ダイオードＤ４は、第１スイッチング素子Ｓ１〜第４スイッチング素子Ｓ４にそれぞれ並列に、逆向きに接続される。なお第１スイッチング素子Ｓ１〜第４スイッチング素子Ｓ４にＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor)を使用してもよい。この場合、第１還流ダイオードＤ１〜第４還流ダイオードＤ４は、ソースからドレイン方向に形成される寄生ダイオードを利用できる。
【００１５】
フィルタ回路２２は、第１リアクトルＬ１、第２リアクトルＬ２及びコンデンサＣ１を含み、インバータ回路２１から出力される交流電力の高調波成分を減衰させて、インバータ回路２１の出力電圧および出力電流を正弦波に近づける。フィルタ回路２２から出力される交流電力は系統３０に逆潮流される。
【００１６】
基準電圧生成部１１は、直流電源１０の直流電圧をＤＣ−ＤＣ変換して基準電圧を生成する。本例では３００〜４５０Ｖの直流電圧を降圧して２４Ｖの直流電圧を生成する。基準電圧は電力変換装置２０内の各種回路で使用される電源電圧または参照電圧の元になる電圧である。なお図１では基準電圧を直流電源１０から生成する例を示しているが、基準電圧生成部１１への電力供給元を制限するものではなく、系統３０から供給される商用電圧をＡＣ−ＤＣ変換したり、他の直流電源から基準電圧を生成してもよい。
【００１７】
第１電源回路２３ａは、基準電圧をＤＣ−ＤＣ変換して第１駆動回路２４ａの電源電圧を生成する。第２電源回路２３ｂは、基準電圧をＤＣ−ＤＣ変換して第３駆動回路２４ｃの電源電圧を生成する。第３電源回路２３ｃは、基準電圧をＤＣ−ＤＣ変換して第２駆動回路２４ｂおよび第４駆動回路２４ｄの共通の電源電圧を生成する。
【００１８】
第１電源回路２３ａは、基準電圧を降圧する絶縁型ＤＣ−ＤＣコンバータを含む。絶縁型ＤＣ−ＤＣコンバータはトランスＴ１、整流ダイオードＤ１１及びコンデンサＣ１１を含む。トランスＴ１は基準電圧を所定の巻線比で降圧する。本例では２４Ｖの直流電圧を降圧して１５Ｖの直流電圧を生成する。トランスＴ１の二次側の電圧は整流ダイオードＤ１１及びコンデンサＣ１１により整形されて出力される。第２電源回路２３ｂ及び第３電源回路２３ｃの構成も第１電源回路２３ａの構成と同様である。
【００１９】
第１駆動回路２４ａは、第１スイッチング素子Ｓ１用の制御信号ＣＮ１をもとに第１スイッチング素子Ｓ１の駆動電圧を生成する。第２駆動回路２４ｂは、第２スイッチング素子Ｓ２用の制御信号ＣＮ２をもとに第２スイッチング素子Ｓ２の駆動電圧を生成する。第３駆動回路２４ｃは、第３スイッチング素子Ｓ３用の制御信号ＣＮ３をもとに第３スイッチング素子Ｓ３の駆動電圧を生成する。第４駆動回路２４ｄは、第４スイッチング素子Ｓ４用の制御信号ＣＮ４をもとに第４スイッチング素子Ｓ４の駆動電圧を生成する。
【００２０】
第１駆動回路２４ａは第１インバータＩＮ１、コンデンサＣ２１を含む。インバータＩＮ１の正側電源端子と負側電源端子間には、第１電源回路２３ａにより生成された電源電圧が印加される。コンデンサＣ２１は、インバータＩＮ１の正側電源端子と負側電源端子間の電圧を安定化させる。インバータＩＮ１の出力端子は第１スイッチング素子Ｓ１のゲート端子に接続され、インバータＩＮ１の負側電源端子は第１スイッチング素子Ｓ１のエミッタ端子に接続される。
【００２１】
インバータＩＮ１は例えば、ｐチャンネル型トランジスタ（上側のトランジスタ）とｎチャンネル型トランジスタ（下側のトランジスタ）の直列回路で構成される。ｐチャンネル型トランジスタとｎチャンネル型トランジスタのゲート端子には、図示しない制御回路から第１スイッチング素子Ｓ１用の制御信号ＣＮ１（例えば、ＰＷＭ信号）が入力される。本例では制御信号ＣＮ１がハイレベルのときインバータＩＮ１はローレベル（０Ｖ）を第１スイッチング素子Ｓ１のゲート端子に出力し、制御信号ＣＮ１がローレベルのときインバータＩＮ１はハイレベル（１５Ｖ）を第１スイッチング素子Ｓ１のゲート端子に出力する。
【００２２】
第２駆動回路２４ｂ、第３駆動回路２４ｃ、及び第４駆動回路２４ｄの構成も第１駆動回路２４ａの構成と同様である。図示しない制御回路は、目標電流値と電力変換装置２０の出力電流が一致するよう制御信号ＣＮ１〜ＣＮ４のデューティ比を調整する。制御信号ＣＮ１〜ＣＮ４のデューティ比を上げることによりインバータ回路２１の出力電力を上げることができ、制御信号ＣＮ１〜ＣＮ４のデューティ比を下げることによりインバータ回路２１の出力電力を下げることができる。
【００２３】
図２は、図１の第２スイッチング素子Ｓ２及び第４スイッチング素子Ｓ４で発生し得る誤動作を説明するための図である。図１の構成では第２駆動回路２４ｂ及び第４駆動回路２４ｄの電源が共通であるため、第２スイッチング素子Ｓ２のエミッタ端子は、インバータＩＮ２の負側配線、インバータＩＮ４の負側配線を介して第４スイッチング素子Ｓ４のエミッタ端子と導通している。
【００２４】
図２に示す例は、第２スイッチング素子Ｓ２がオフ、第４スイッチング素子Ｓ４がオンの状態から第４スイッチング素子Ｓ４がターンオフし、デッドタイムを挟んで第２スイッチング素子Ｓ２がターンオンする際の第２スイッチング素子Ｓ２および第４スイッチング素子Ｓ４のゲート電位およびエミッタ電位の推移を示している。
【００２５】
第４スイッチング素子Ｓ４がターンオフし、第２スイッチング素子Ｓ２がターンオンする際、第４スイッチング素子Ｓ４のエミッタに寄生するインダクタンス成分と第２スイッチング素子Ｓ２のエミッタに寄生するインダクタンス成分に起因して、第２スイッチング素子Ｓ２のエミッタから第４スイッチング素子Ｓ４のエミッタに瞬時電流が流れる。これにより、ターンオフした第４スイッチング素子Ｓ４のゲート電圧が上昇する。このゲート電圧が閾値を超えると意図しないターンオン（誤動作）が発生する。以下、この誤動作を防止する方策を考える。
【００２６】
図３は、比較例２に係る電力変換装置２０の構成を説明するための図である。比較例１と共通部分の説明は省略する。比較例２では、第３電源回路２３ｃから第２駆動回路２４ｂ及び第４駆動回路２４ｄのそれぞれに正負の配線が個別に配線される。これにより、第２スイッチング素子Ｓ２のエミッタ端子と第４スイッチング素子Ｓ４のエミッタ端子間を接続する配線のインピーダンスが高くなり、エミッタ間の電圧差により発生する瞬時電流を小さくすることができる。また第２駆動回路２４ｂ及び第４駆動回路２４ｄのそれぞれの負電位が独立して変動できる範囲が大きくなる。従って第２スイッチング素子Ｓ２のエミッタ電位と第２駆動回路２４ｂの負電位、第４スイッチング素子Ｓ４のエミッタ電位と第４駆動回路２４ｄの負電位がそれぞれ一致しやすくなり、誤動作が発生しにくくなる。
【００２７】
しかしながら比較例２の構成では配線パターンが多くなり回路規模が増大する。また、第３電源回路２３ｃを実装する基板と、第２駆動回路２４ｂ及び第４駆動回路２４ｄを実装する基板が別の場合、基板間を繋ぐ配線の本数が増加する。
【００２８】
図４は、本発明の実施の形態１に係る電力変換装置２０の構成を説明するための図である。比較例１と共通部分の説明は省略する。実施の形態１では、第１スイッチング素子Ｓ１〜第４スイッチング素子Ｓ４と第１駆動回路２４ａ〜第４駆動回路２４ｄを同じ基板（以下、第１基板という）に実装する。なお第１スイッチング素子Ｓ１〜第４スイッチング素子Ｓ４と第１駆動回路２４ａ〜第４駆動回路２４ｄはＩＰＭ（Intelligent Power Module）で実装してもよい。
【００２９】
第１電源回路２３ａ〜第３電源回路２３ｃは第１基板と別の第２基板に実装する。これにより第２基板を第１基板に対して平行に積層したり、垂直に差し込む等の自由な配置が可能になる。このような配置を採用することにより、電力変換装置２０の筐体内の空きスペースを有効に活用でき、電力変換装置２０の筐体を小型化することができる。
【００３０】
実施の形態１では第３電源回路２３ｃが設けられる第２基板から、第２駆動回路２４ｂおよび第４駆動回路２４ｄが設けられる第１基板に共通の配線で、第３電源回路２３ｃから第２駆動回路２４ｂおよび第４駆動回路２４ｄに電源電圧を供給する。比較例２のように第３電源回路２３ｃが設けられる第２基板から第２駆動回路２４ｂ及び第４駆動回路２４ｄに個別に配線しない。
【００３１】
第１基板には、第３電源回路２３ｃからの正側配線の正側分岐点Ｎ１と、負側配線の負側分岐点Ｎ２が形成される。正側分岐点Ｎ１と第２駆動回路２４ｂの正側電源端子間に第１インピーダンス素子Ｒ１が接続される。負側分岐点Ｎ２と第２駆動回路２４ｂの負側電源端子間に第２インピーダンス素子Ｒ２が接続される。正側分岐点Ｎ１と第４駆動回路２４ｄの正側電源端子間に第３インピーダンス素子Ｒ３が接続される。負側分岐点Ｎ２と第４駆動回路２４ｄの負側電源端子間に第４インピーダンス素子Ｒ４が接続される。
【００３２】
第１インピーダンス素子Ｒ１〜第４インピーダンス素子Ｒ４のそれぞれは、抵抗であってもよいしインダクタであってもよいし、その組み合わせであってもよい。設計者が実験やシミュレーションの結果をもとに適宜、最適な素子を選択する。
【００３３】
以上説明したように実施の形態１によれば、第２スイッチング素子Ｓ２の第２駆動回路２４ｂと第４スイッチング素子Ｓ４の第４駆動回路２４ｄの電源回路を共通化することにより、回路規模およびコストを低減することができる。また第２スイッチング素子Ｓ２のエミッタ端子と第４スイッチング素子Ｓ４のエミッタ端子間に２つのインピーダンス素子が介在するため、エミッタ間の電圧差により発生する瞬時電流を小さくすることができる。また第２駆動回路２４ｂ及び第４駆動回路２４ｄのそれぞれの負電位が独立して変動できる範囲が大きくなる。従って第２スイッチング素子Ｓ２のエミッタ電位と第２駆動回路２４ｂの負電位、第４スイッチング素子Ｓ４のエミッタ電位と第４駆動回路２４ｄの負電位がそれぞれ一致しやすくなり、誤動作が発生しにくくなる。
【００３４】
また第１電源回路２３ａ〜第３電源回路２３ｃを、第１スイッチング素子Ｓ１〜第４スイッチング素子Ｓ４と第１駆動回路２４ａ〜第４駆動回路２４ｄを実装する基板と別の基板に実装することにより基板の配置の自由度が増加する。また第３電源回路２３ｃから第２駆動回路２４ｂ及び第４駆動回路２４ｄに共通の配線で電源供給することにより、第１基板と第２基板間の配線数の増加を抑えることができる。これにより、電力変換装置２０の実装スペースを節約することができる。
【００３５】
図５は、本発明の実施の形態２に係る電力変換装置２０の構成を説明するための図である。実施の形態２に係る電力変換装置２０は、図４に示した実施の形態１に係る電力変換装置２０にクランプ回路２５、第４電源回路２３ｄ、第５駆動回路２４ｅ及び第６駆動回路２４ｆが追加された構成である。クランプ回路２５は、インバータ回路２１の出力線Ｐ１、Ｐ２間に接続され、インバータ回路２１の出力線Ｐ１、Ｐ２間を短絡可能であり、短絡時の導通方向を切替可能な回路である。
【００３６】
インバータ回路２１は、直列接続された第５スイッチング素子Ｓ５と第６スイッチング素子Ｓ６を含む。第５スイッチング素子Ｓ５のコレクタ端子がインバータ回路２１の第１出力線に接続され、第６スイッチング素子Ｓ６のコレクタ端子がインバータ回路２１の第２出力線に接続され、第５スイッチング素子Ｓ５のエミッタ端子と第６スイッチング素子Ｓ６のエミッタ端子が接続される。
【００３７】
第５スイッチング素子Ｓ５と並列に、エミッタからコレクタの方向に電流が流れる向きに第５還流ダイオードＤ５が接続され、第６スイッチング素子Ｓ６と並列に、エミッタからコレクタの方向に電流が流れる向きに第６還流ダイオードＤ６が接続される。従って第５スイッチング素子Ｓ５がオン状態で第６スイッチング素子Ｓ６がオフ状態では、第１出力線から第２出力線の方向にのみ電流が流れ、第５スイッチング素子Ｓ５がオフ状態で第６スイッチング素子Ｓ６がオン状態では、第２出力線から第１出力線の方向にのみ電流が流れる。
【００３８】
第４電源回路２３ｄは、基準電圧をＤＣ−ＤＣ変換して第５駆動回路２４ｅおよび第６駆動回路２４ｆの共通の電源電圧を生成する。第４電源回路２３ｄの構成は第１電源回路２３ａの構成と同様である。
【００３９】
第５駆動回路２４ｅは、第５スイッチング素子Ｓ５用の制御信号ＣＮ５をもとに第５スイッチング素子Ｓ５の駆動電圧を生成する。第６駆動回路２４ｆは、第６スイッチング素子Ｓ６用の制御信号ＣＮ６をもとに第６スイッチング素子Ｓ６の駆動電圧を生成する。第５駆動回路２４ｅ及び第６駆動回路２４ｆの構成は第１駆動回路２４ａの構成と同様である。
【００４０】
図６は、本発明の実施の形態２に係る電力変換装置２０の動作を説明するための図である。一周期の前半は、第１スイッチング素子Ｓ１及び第４スイッチング素子Ｓ４がオン・オフを繰り返すＰＷＭ制御され、第２スイッチング素子Ｓ２及び第４スイッチング素子Ｓ４がオフ状態に制御され、第５スイッチング素子Ｓ５がオフ状態に制御され、第６スイッチング素子Ｓ６がオン状態に制御される。
【００４１】
第１スイッチング素子Ｓ１及び第４スイッチング素子Ｓ４がオンの期間はフィルタ回路２２に正電圧＋Ｅが出力される。第１スイッチング素子Ｓ１及び第３スイッチング素子Ｓ３がオフの期間は、フィルタ回路２２に蓄積されたエネルギーに基づく電流がクランプ回路２５を介して還流するためフィルタ回路２２の入力電圧および出力電圧はいずれもゼロになる。
【００４２】
一周期の後半は、第２スイッチング素子Ｓ２及び第３スイッチング素子Ｓ３がオン・オフを繰り返すＰＷＭ制御され、第１スイッチング素子Ｓ１及び第４スイッチング素子Ｓ４がオフ状態に制御され、第５スイッチング素子Ｓ５がオン状態に制御され、第６スイッチング素子Ｓ６がオフ状態に制御される。
【００４３】
第２スイッチング素子Ｓ２及び第３スイッチング素子Ｓ３がオンの期間はフィルタ回路２２に負電圧−Ｅが出力される。第２スイッチング素子Ｓ２及び第３スイッチング素子Ｓ３がオフの期間は、フィルタ回路２３に蓄積されたエネルギーに基づく電流がクランプ回路２５を介して還流するためフィルタ回路２２の入力電圧および出力電圧はいずれもゼロになる。フィルタ回路２２は、正電圧＋Ｅ、ゼロ、負電圧−Ｅの３レベルをもとに正弦波（点線参照）を生成する。
【００４４】
図５に戻る。実施の形態２では、第１スイッチング素子Ｓ１〜第６スイッチング素子Ｓ６と第１駆動回路２４ａ〜第６駆動回路２４ｆを第１基板に実装し、第１電源回路２３ａ〜第４電源回路２３ｄを第２基板に実装する。第４電源回路２３ｄが設けられた第２基板から、第５駆動回路２４ｅおよび第６駆動回路２４ｆが設けられた第１基板に共通の配線で、第４電源回路２３ｄから第５駆動回路２４ｅおよび第６駆動回路２４ｆに電源電圧を供給する。
【００４５】
第１基板には、第５電源回路２３ｅからの正側配線の正側分岐点Ｎ３と、負側配線の負側分岐点Ｎ４が形成される。正側分岐点Ｎ３と第５駆動回路２４ｅの正側電源端子間に第５インピーダンス素子Ｒ５が接続される。負側分岐点Ｎ４と第５駆動回路２４ｅの負側電源端子間に第６インピーダンス素子Ｒ６が接続される。正側分岐点Ｎ３と第６駆動回路２４ｆの正側電源端子間に第７インピーダンス素子Ｒ７が接続される。負側分岐点Ｎ４と第６駆動回路２４ｆの負側電源端子間に第８インピーダンス素子Ｒ８が接続される。
【００４６】
以上説明したように実施の形態２によれば、実施の形態１と同様の効果を奏する。さらに、クランプ回路２５を追加して３レベルインバータを構成することにより、出力波形がより正弦波に近くなる。従って出力波形を正弦波化するためのフィルタ回路２２を小型化することができる。また、第１スイッチング素子Ｓ１〜第４スイッチング素子Ｓ４のスイッチング時の電圧振幅を２レベルインバータと比較して半分にできるためスイッチング損失をほぼ半減させることができる。従って変換効率を向上させることができ、電力変換装置２０から発生するノイズも低減できる。
【００４７】
また第５スイッチング素子Ｓ５の第５駆動回路２４ｅと第６スイッチング素子Ｓ６の第６駆動回路２４ｆの電源回路を共通化することにより、回路規模およびコストを低減することができる。また第１基板に正側分岐点Ｎ３、負側分岐点Ｎ４、第５インピーダンス素子Ｒ５〜第８インピーダンス素子Ｒ８を設けることにより、第１基板と第２基板間の配線数の増加を抑制しながら、第５スイッチング素子Ｓ５及び第６スイッチング素子Ｓ６の誤動作を防止できる。
【００４８】
図７は、本発明の実施の形態３に係る電力変換装置２０の構成を説明するための図である。実施の形態３に係る電力変換装置２０は、図４に示した実施の形態１に係る電力変換装置２０にクランプ回路２５、第５駆動回路２４ｅ及び第６駆動回路２４ｆが追加された構成である。クランプ回路２５は、インバータ回路２１の出力線Ｐ１、Ｐ２間に接続され、インバータ回路２１の出力線Ｐ１、Ｐ２間を短絡可能であり、短絡時の導通方向を切替可能な回路である。
【００４９】
インバータ回路２１は、直列接続された第５スイッチング素子Ｓ５と第６スイッチング素子Ｓ６を含む。実施の形態３では、第５スイッチング素子Ｓ５と第６スイッチング素子Ｓ６の向きが実施の形態２と逆になる。すなわち、第５スイッチング素子Ｓ５のエミッタ端子がインバータ回路２１の第１出力線に接続され、第６スイッチング素子Ｓ６のエミッタ端子がインバータ回路２１の第２出力線に接続され、第５スイッチング素子Ｓ５のコレクタ端子と第６スイッチング素子Ｓ６のコレクタ端子が接続される。
【００５０】
第５スイッチング素子Ｓ５と並列に、エミッタからコレクタの方向に電流が流れる向きに第５還流ダイオードＤ５が接続され、第６スイッチング素子Ｓ６と並列に、エミッタからコレクタの方向に電流が流れる向きに第６還流ダイオードＤ６が接続される。従って第５スイッチング素子Ｓ５がオン状態で第６スイッチング素子Ｓ６がオフ状態では、第２出力線から第１出力線の方向にのみ電流が流れ、第５スイッチング素子Ｓ５がオフ状態で第６スイッチング素子Ｓ６がオン状態では、第１出力線から第２出力線の方向にのみ電流が流れる。
【００５１】
実施の形態３では第１電源回路２３ａは、基準電圧をＤＣ−ＤＣ変換して第１駆動回路２４ａおよび第５駆動回路２４ｅの共通の電源電圧を生成する。第２電源回路２３ｂは、基準電圧をＤＣ−ＤＣ変換して第３駆動回路２４ｃおよび第６駆動回路２４ｆの共通の電源電圧を生成する。実施の形態３に係る電力変換装置２０の動作は、図６に示した実施の形態２に係る電力変換装置２０の動作と、第５スイッチング素子Ｓ５及び第６スイッチング素子Ｓ６のオン／オフが逆になる点を除き、同様である。
【００５２】
第１スイッチング素子Ｓ１〜第６スイッチング素子Ｓ６と第１駆動回路２４ａ〜第６駆動回路２４ｆを第１基板に実装し、第１電源回路２３ａ〜第３電源回路２３ｃを第２基板に実装する。第１電源回路２３ａが設けられた第２基板から、第１駆動回路２４ａおよび第５駆動回路２４ｅが設けられた第１基板に共通の配線で、第１電源回路２３ａから第１駆動回路２４ａおよび第５駆動回路２４ｅに電源電圧を供給する。
【００５３】
第１基板には、第１電源回路２３ａからの正側配線の正側分岐点Ｎ５と、負側配線の負側分岐点Ｎ６が形成される。正側分岐点Ｎ５と第１駆動回路２４ａの正側電源端子間に第９インピーダンス素子Ｒ９が接続される。負側分岐点Ｎ６と第１駆動回路２４aの負側電源端子間に第１０インピーダンス素子Ｒ１０が接続される。正側分岐点Ｎ５と第５駆動回路２４ｅの正側電源端子間に第１１インピーダンス素子Ｒ１１が接続される。負側分岐点Ｎ６と第５駆動回路２４ｅの負側電源端子間に第１２インピーダンス素子Ｒ１２が接続される。
【００５４】
第２電源回路２３ｂが設けられた第２基板から、第３駆動回路２４ｃおよび第６駆動回路２４ｆが設けられた第１基板に共通の配線で、第２電源回路２３ｂから第３駆動回路２４ｃおよび第６駆動回路２４ｆに電源電圧を供給する。
【００５５】
第１基板には、第２電源回路２３ｂからの正側配線の正側分岐点Ｎ７と、負側配線の負側分岐点Ｎ８が形成される。正側分岐点Ｎ７と第３駆動回路２４ｃの正側電源端子間に第１３インピーダンス素子Ｒ１３が接続される。負側分岐点Ｎ８と第３駆動回路２４ｃの負側電源端子間に第１４インピーダンス素子Ｒ１４が接続される。正側分岐点Ｎ７と第６駆動回路２４ｆの正側電源端子間に第１５インピーダンス素子Ｒ１５が接続される。負側分岐点Ｎ８と第６駆動回路２４ｆの負側電源端子間に第１６インピーダンス素子Ｒ１６が接続される。
【００５６】
以上説明したように実施の形態３によれば、実施の形態２と同様の効果を奏する。さらに実施の形態３では、第１スイッチング素子Ｓ１の第１駆動回路２４ａと第５スイッチング素子Ｓ５の第５駆動回路２４ｅの電源回路を共通化し、第３スイッチング素子Ｓ３の第３駆動回路２４ｃと第６スイッチング素子Ｓ６の第６駆動回路２４ｆの電源回路を共通化することにより、３つの電源回路で６つの駆動回路に電源を供給することができる。
【００５７】
実施の形態３に係る構成では第１スイッチング素子Ｓ１のエミッタ端子と第５スイッチング素子Ｓ５のエミッタ端子間、及び第３スイッチング素子Ｓ３のエミッタ端子と第６スイッチング素子Ｓ６のエミッタ端子間がそれぞれ大電流経路で接続されることになる。従って実施の形態２に係る第５スイッチング素子Ｓ５のエミッタ端子と第６スイッチング素子Ｓ６のエミッタ端子間より大きな電位差が発生しやすいが、第９インピーダンス素子Ｒ９〜第１６インピーダンス素子Ｒ１６を設けることにより、この電位差の影響を軽減することができる。
【００５８】
以上、本発明を実施の形態をもとに説明した。実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００５９】
上述の説明ではスイッチング素子にＩＧＢＴを使用する例を想定したが、ＭＯＳＦＥＴを使用してもよい。その場合、「エミッタ」を「ソース」に、「コレクタ」を「ドレイン」に読み替えればよい。
【００６０】
また上述の説明では、直流電力を単相交流電力に変換するインバータ回路２１を想定したが、直流電力を三相交流電力に変換するインバータ回路にも本技術を適用可能である。その場合、下側の３つのスイッチング素子をそれぞれ駆動する３つの駆動回路の電源回路を共通化する。第１基板に設けられる正側分岐点は、３つの駆動回路の正側電源端子にそれぞれインピーダンス素子を介して接続され、負側分岐点は、３つの駆動回路の負側電源端子にそれぞれインピーダンス素子を介して接続される。
【００６１】
なお、実施の形態は、以下の項目によって特定されてもよい。
【００６２】
［項目１］
第１スイッチング素子（Ｓ１）と第２スイッチング素子（Ｓ２）が直列に接続された第１アームと、第３スイッチング素子（Ｓ３）と第４スイッチング素子（Ｓ４）が直列に接続された第２アームとが並列に接続され、直流電力を交流電力に変換するインバータ回路（２１）と、
所定の基準電圧をＤＣ−ＤＣ変換して、前記第１スイッチング素子（Ｓ１）を駆動する第１駆動回路（２４ａ）の電源電圧を生成する第１電源回路（２３ａ）と、
前記基準電圧をＤＣ−ＤＣ変換して、前記第３スイッチング素子（Ｓ３）を駆動する第３駆動回路（２４ｃ）の電源電圧を生成する第２電源回路（２３ｂ）と、
前記基準電圧をＤＣ−ＤＣ変換して、前記第２スイッチング素子（Ｓ２）を駆動する第２駆動回路（２４ｂ）および前記第４スイッチング素子（Ｓ４）を駆動する第４駆動回路（２４ｄ）の共通の電源電圧を生成する第３電源回路（２３ｃ）と、を備え、
前記第３電源回路（２３ｃ）が設けられる基板から、前記第２駆動回路（２４ｂ）および前記第４駆動回路（２４ｄ）が設けられる基板に共通の配線で、前記第３電源回路（２３ｃ）から前記第２駆動回路（２４ｂ）および前記第４駆動回路（２４ｄ）に電源電圧が供給され、
前記第２駆動回路（２４ｂ）および前記第４駆動回路（２４ｄ）が設けられる基板は、
前記配線の正側分岐点（Ｎ１）と、
前記配線の負側分岐点（Ｎ２）と、
前記正側分岐点（Ｎ１）と前記第２駆動回路（２４ｂ）の正側電源端子間に接続される第１インピーダンス素子（Ｒ１）と、
前記負側分岐点（Ｎ２）と前記第２駆動回路（２４ｂ）の負側電源端子間に接続される第２インピーダンス素子（Ｒ２）と、
前記正側分岐点（Ｎ１）と前記第４駆動回路（２４ｄ）の正側電源端子間に接続される第３インピーダンス素子（Ｒ３）と、
前記負側分岐点（Ｎ２）と前記第４駆動回路（２４ｄ）の負側電源端子間に接続される第４インピーダンス素子（Ｒ４）と、
を含むことを特徴とする電力変換装置（２０）。
これにより、第２スイッチング素子（Ｓ２）の第２駆動回路（２４ｂ）と第４スイッチング素子（Ｓ４）の第２駆動回路（２４ｂ）の電源回路を共通しつつ、第２スイッチング素子（Ｓ２）及び第４スイッチング素子（Ｓ４）の誤動作を抑制できる。
［項目２］
前記第３電源回路（２３ｃ）は、前記基準電圧を降圧する絶縁型ＤＣ−ＤＣコンバータを含むことを特徴とする項目１に記載の電力変換装置（２０）。
これにより、基準電圧から、第２駆動回路（２４ｂ）及び第４駆動回路（２４ｄ）の電源電圧を絶縁しつつ生成することができる。
［項目３］
前記インバータ回路（２１）の出力線（Ｐ１、Ｐ２）間に、第５スイッチング素子（Ｓ５）と第６スイッチング素子（Ｓ６）が直列に、それぞれのエミッタ端子同士またはソース端子同士が接続されるよう挿入されたクランプ回路（２５）と、
前記基準電圧をＤＣ−ＤＣ変換して、前記第５スイッチング素子（Ｓ５）を駆動する第５駆動回路（２４ｅ）および前記第６スイッチング素子（Ｓ６）を駆動する第６駆動回路（２５ｆ）の共通の電源電圧を生成する第４電源回路（２３ｄ）と、をさらに備え、
前記第４電源回路（２３ｄ）が設けられる基板から、前記第５駆動回路（２４ｅ）および前記第６駆動回路（２４ｆ）が設けられる基板に共通の配線で、前記第４電源回路（２３ｄ）から前記第５駆動回路（２４ｅ）および前記第６駆動回路（２４ｆ）に電源電圧が供給され、
前記第５駆動回路（２４ｅ）および前記第６駆動回路（２４ｆ）が設けられる基板は、
前記第４電源回路（２３ｄ）からの配線の正側分岐点（Ｎ３）と、
前記第４電源回路（２３ｄ）からの配線の負側分岐点（Ｎ４）と、
前記正側分岐点（Ｎ３）と前記第５駆動回路（２４ｅ）の正側電源端子間に接続される第５インピーダンス素子（Ｒ５）と、
前記負側分岐点（Ｎ４）と前記第５駆動回路（２４ｅ）の負側電源端子間に接続される第６インピーダンス素子（Ｒ６）と、
前記正側分岐点（Ｎ３）と前記第６駆動回路（２４ｆ）の正側電源端子間に接続される第７インピーダンス素子（Ｒ７）と、
前記負側分岐点（Ｎ８）と前記第６駆動回路（２４ｆ）の負側電源端子間に接続される第８インピーダンス素子（Ｒ８）と、
を含むことを特徴とする項目１または２に記載の電力変換装置（２０）。
これによれば、３レベルインバータのクランプ回路（２５）を構成する第５スイッチング素子（Ｓ５）の第５駆動回路（２４ｅ）と第６スイッチング素子（Ｓ６）の第６駆動回路（２４ｆ）の電源回路を共通しつつ、第５スイッチング素子（Ｓ５）及び第６スイッチング素子（Ｓ６）の誤動作を抑制できる。
［項目４］
前記インバータ回路（２１）の出力線（Ｐ１、Ｐ２）間に、第５スイッチング素子（Ｓ５）と第６スイッチング素子（Ｓ６）が直列に、それぞれのコレクタ端子同士またはドレイン端子同士が接続されるよう挿入されたクランプ回路（２５）をさらに備え、
前記第１電源回路（２３ａ）は、前記第１駆動回路（２４ａ）および前記第５スイッチング素子（Ｓ５）を駆動する第５駆動回路（２４ｅ）の共通の電源電圧を生成し、
前記第２電源回路（２３ｂ）は、前記第３駆動回路（２４ｃ）および前記第６スイッチング素子（Ｓ６）を駆動する第６駆動回路（２４ｆ）の共通の電源電圧を生成し、
前記第１電源回路（２３ａ）が設けられる基板から、前記第１駆動回路（２４ａ）および前記第５駆動回路（２４ｅ）が設けられる基板に共通の配線で、前記第１電源回路（２３ａ）から前記第１駆動回路（２４ａ）および前記第５駆動回路（２４ｅ）に電源電圧が供給され、
前記第２電源回路（２３ｂ）が設けられる基板から、前記第３駆動回路（２４ｃ）および前記第６駆動回路（２４ｆ）が設けられる基板に共通の配線で、前記第２電源回路（２３ｂ）から前記第３駆動回路（２４ｃ）および前記第６駆動回路（２４ｆ）に電源電圧が供給され、
前記第１駆動回路（２４ａ）および前記第５駆動回路（２４ｆ）が設けられる基板は、
前記第１電源回路（２３ａ）からの配線の正側分岐点（Ｎ５）と、
前記第１電源回路（２３ａ）からの配線の負側分岐点（Ｎ６）と、
前記正側分岐点（Ｎ５）と前記第１駆動回路（２４ａ）の正側電源端子間に接続される第９インピーダンス素子（Ｒ９）と、
前記負側分岐点（Ｎ６）と前記第１駆動回路（２４ａ）の負側電源端子間に接続される第１０インピーダンス素子（Ｒ１０）と、
前記正側分岐点（Ｎ５）と前記第５駆動回路（２４ｅ）の正側電源端子間に接続される第１１インピーダンス素子（Ｒ１１）と、
前記負側分岐点（Ｎ６）と前記第５駆動回路（２４ｅ）の負側電源端子間に接続される第１２インピーダンス素子（Ｒ１２）と、
を含み、
前記第３駆動回路（２４ｃ）および前記第６駆動回路（２４ｆ）が設けられる基板は、
前記第２電源回路（２３ｂ）からの配線の正側分岐点（Ｎ７）と、
前記第２電源回路（２３ｂ）からの配線の負側分岐点（Ｎ８）と、
前記正側分岐点（Ｎ７）と前記第３駆動回路（２４ｃ）の正側電源端子間に接続される第１３インピーダンス素子（Ｒ１３）と、
前記負側分岐点（Ｎ８）と前記第３駆動回路（２４ｃ）の負側電源端子間に接続される第１４インピーダンス素子（Ｒ１４）と、
前記正側分岐点（Ｎ７）と前記第６駆動回路（２４ｆ）の正側電源端子間に接続される第１５インピーダンス素子（Ｒ１５）と、
前記負側分岐点（Ｎ８）と前記第６駆動回路（２４ｆ）の負側電源端子間に接続される第１６インピーダンス素子（Ｒ１６）と、
を含むことを特徴とする項目１または２に記載の電力変換装置（２０）。
これによれば、３レベルインバータの６つのスイッチング素子（Ｓ１〜Ｓ６）の６つの駆動回路（２４ａ〜２４ｆ）の電源電圧を３つの電源回路（２３ａ〜２３ｃ）で生成しつつ、６つのスイッチング素子（Ｓ１〜Ｓ６）の誤動作を抑制できる。
【符号の説明】
【００６３】
１０  直流電源、  ２０  電力変換装置、  ２１  インバータ回路、  ２２  フィルタ回路、  ２５  クランプ回路、  Ｓ１  第１スイッチング素子、  Ｓ２  第２スイッチング素子、  Ｓ３  第３スイッチング素子、  Ｓ４  第４スイッチング素子、  Ｓ５  第５スイッチング素子、  Ｓ６  第６スイッチング素子、  Ｄ１  第１還流ダイオード、  Ｄ２  第２還流ダイオード、  Ｄ３  第３還流ダイオード、  Ｄ４  第４還流ダイオード、  Ｄ５  第５還流ダイオード、  Ｄ６  第６還流ダイオード、  Ｃ１  コンデンサ、  Ｌ１  第１リアクトル、  Ｌ２  第２リアクトル、  １１  基準電圧生成部、  ２３ａ  第１電源回路、  ２３ｂ  第２電源回路、  ２３ｃ  第３電源回路、  ２３ｄ  第４電源回路、  ２４ａ  第１駆動回路、  ２４ｂ  第２駆動回路、  ２４ｃ  第３駆動回路、  ２４ｄ  第４駆動回路、  ２４ｅ  第５駆動回路、  ２４ｆ  第６駆動回路、  Ｄ１１，Ｄ１２，Ｄ１３，Ｄ１４  整流ダイオード、  Ｔ１，Ｔ２，Ｔ３，Ｔ４  トランス、  Ｃ１１，Ｃ１２，Ｃ１３，Ｃ１４，Ｃ２１，Ｃ２２，Ｃ２３，Ｃ２４，Ｃ２５，Ｃ２６  コンデンサ、  ＩＮ１，ＩＮ２，ＩＮ３，ＩＮ４，ＩＮ５，ＩＮ６  インバータ、  Ｒ１  第１インピーダンス素子、  Ｒ２  第２インピーダンス素子、  Ｒ３  第３インピーダンス素子、  Ｒ４  第４インピーダンス素子、  Ｒ５  第５インピーダンス素子、  Ｒ６  第６インピーダンス素子、  Ｒ７  第７インピーダンス素子、  Ｒ８  第８インピーダンス素子、  Ｒ９  第９インピーダンス素子、  Ｒ１０  第１０インピーダンス素子、  Ｒ１１  第１１インピーダンス素子、  Ｒ１２  第１２インピーダンス素子、  Ｒ１３  第１３インピーダンス素子、  Ｒ１４  第１４インピーダンス素子、  Ｒ１５  第１５インピーダンス素子、  Ｒ１６  第１６インピーダンス素子、  ３０  系統。
【図１】
0006555521.tif 000002
【図２】
0006555521.tif 000003
【図３】
0006555521.tif 000004
【図４】
0006555521.tif 000005
【図５】
0006555521.tif 000006
【図６】
0006555521.tif 000007
【図７】
0006555521.tif 000008