(57)【特許請求の範囲】
【請求項１】
励振電力が大きくなるとその共振周波数の周波数偏差が増加する特性を有する振動子と、前記振動子に接続され前記振動子の前記励振電力が大きくなると出力電圧が上昇する発振回路とを備える発振器において、
前記振動子にカソードが接続されたバリキャップと、
前記発振回路の出力電圧が変化すると、当該変化に相反して変化する直流電圧を調整電圧として前記バリキャップのカソードに印加する調整回路と、
を具備したことを特徴とする発振器。
【請求項２】
前記調整回路は、前記発振回路の出力電圧を整流しその整流電圧を調整電圧として出力する整流回路を含む、請求項１の発振器。
【請求項３】
前記発振回路の出力電圧を整流してＡＧＣ電圧として前記発振回路に入力するＡＧＣ回路を備え、前記ＡＧＣ回路を前記調整回路とし、前記ＡＧＣ電圧を調整電圧とする、請求項１の発振器。
【請求項４】
前記バリキャップにコンデンサおよび／または抵抗が並列接続された、請求項１ないし３のいずれかに記載の発振器
【請求項５】
前記発振回路が、発振用のバイポーラトランジスタを含む発振回路であり、前記バイポーラトランジスタのベースと接地との間に、前記振動子と前記バリキャップとが直列接続された、請求項１ないし４のいずれかに記載の発振器。
【請求項６】
前記発振回路が、ＣＭＯＳインバータを含む発振回路であり、前記ＣＭＯＳインバータの入出力部間に、前記振動子と前記バリキャップとが直列接続された、請求項１ないし４のいずれかに記載の発振器。
【請求項７】
前記振動子が、水晶振動子である、請求項１ないし６のいずれかに記載の発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧電型等の振動子とこれに接続された発振回路とを有する発振器に関するものである。
【背景技術】
【０００２】
圧電型等の発振器は、各種電子機器の基準信号源に広く使用されている。
【０００３】
かかる発振器に内蔵される振動子は、励振電力が大きくなると、周波数が変化するＤＬＤ(励振電力依存)特性を有する。このＤＬＤ特性のために、発振器では、一般に、励振電力が大きくなると、位相雑音特性が劣化する(特許文献１参照)。
【０００４】
一方、発振器においては、振動子の励振電力が大きくなると、出力信号が大きくなるので、相対的に雑音信号が抑制される。このことから、雑音信号の抑制には励振電力を大きくすることが有利である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−１５４０００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
このように、従来の発振器では、励振電力を大きくして雑音信号を抑制しようとすると、位相雑音特性が劣化し、位相雑音が大きくなるために、両者の関係で励振電力をそれほど大きくすることができなかった。
【０００７】
しかし、発振器が使用される電子機器においては、励振電力を大きくして雑音信号をできる限り抑制することが必要な場合があり、そのため励振電力を大きくしても位相雑音特性が劣化しない発振器が求められている。
【０００８】
本発明は、上記に鑑みて為されたものであり、雑音信号を抑制するために、励振電力を大きくしても、位相雑音特性の劣化が抑制できる発振器を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る発振器は、励振電力が大きくなるとその共振周波数の周波数偏差が増加する特性を有する振動子と、前記振動子に接続され前記振動子の前記励振電力が大きくなると出力電圧が上昇する発振回路とを備える発振器において、前記振動子にカソードが接続されたバリキャップと、前記発振回路の出力電圧が上昇変化すると、当該変化に相反して変化する直流電圧を調整電圧として前記バリキャップのカソードに印加する調整回路と、を具備したことを特徴とする。
【００１０】
なお、振動子とバリキャップは、発振器の発振ループ内で直列接続されていれば、その接続位置は特に限定されない。
【００１１】
本発明によれば、上記構成を有するので、ＤＬＤ特性を補償することができ、これにより、例えば振動子の励振電力を大きくすると、振動子のＤＬＤ特性によって、振動子の共振周波数の周波数偏差が増加しようとするが、振動子の励振電力が大きくなると発振回路の出力電圧が上昇する。
【００１２】
その結果、バリキャップには調整回路から発振回路の出力電圧が上昇すると、直流成分が低下する調整電圧が印加されて、バリキャップの容量が増加する。
【００１３】
そのため、共振周波数の上昇は抑制されて周波数偏差が減少する結果、発振器の位相雑音特性の劣化は抑制される。
【００１４】
以上から、本発明によれば、発振回路の雑音信号を抑制するため、励振電力を大きくしても、発振器の位相雑音特性の劣化を抑制できる。
【００１５】
また、近年では、発振器は、小型化や発振周波数の高周波化が促進されている。このように、発振器の小型化や、発振周波数の高周波化が促進されると、励振電力の増大に対する周波数偏差の増加がより急峻となって、発振器の位相雑音特性の劣化が顕著となる。
【００１６】
この点からも、本発明によれば、励振電力が増大しても位相雑音特性の劣化を抑制できるため、上記のように、発振器が小型化しても、また発振周波数が高周波化しても有利に対応できる。
【００１７】
さらに、携帯電話機等の通信系電子機器では位相雑音特性は、通信性能に直接影響することで知られるが、本発明では、位相雑音特性の劣化を抑制できるので、そうした通信系電子機器に好ましく適用できる。
【００１８】
本発明において、好ましい実施態様では、調整回路は、発振回路の出力電圧を整流しその整流電圧を調整電圧として出力する整流回路を含む。
【００１９】
この実施態様では、調整回路を整流回路で構成することができるので、発振器を集積回路(ＩＣ)化することが容易である。
【００２０】
本発明において、他の好ましい実施態様では、発振回路の出力電圧を整流してＡＧＣ電圧として発振回路に入力するＡＧＣ回路を備え、このＡＧＣ回路を調整回路として、ＡＧＣ電圧を調整電圧とする。
【００２１】
この実施態様では、ＡＧＣ回路による発振回路の出力振幅の安定作用に、補償回路による周波数安定作用が加わるので、動作が高精度に安定した発振器を提供できる。
【００２２】
また、この実施態様では、発振器を集積回路(ＩＣ)化することが容易であることに加えて、発振器がもともとＡＧＣ回路を具備していると、そのＡＧＣ回路を調整回路として利用できるので、発振器の調整回路を別途に設ける場合と比べて部品点数および製造コストを削減できて好ましい。
【００２３】
本発明において、他の好ましい実施態様では、バリキャップにコンデンサおよび／または抵抗が並列接続される。
【００２４】
この実施態様では、バリキャップによる周波数偏差の抑制程度を、コンデンサや抵抗の電気定数を調整することにより微調整できて好ましい。
【００２５】
また、この実施態様では、前記微調整にコンデンサや抵抗を用いるので、発振器を集積回路(ＩＣ)化するのに好ましい。
【００２６】
本発明において、他の好ましい実施態様では、発振回路が、発振用のバイポーラトランジスタを含む発振回路であり、このバイポーラトランジスタのベースと接地との間に、振動子とバリキャップとが直列接続される。
【００２７】
本発明において、他の好ましい実施態様では、発振回路が、ＣＭＯＳインバータを含む発振回路であり、このＣＭＯＳインバータの入出力部間に、振動子とバリキャップとが直列接続される。
【００２８】
本発明において、他の好ましい実施態様では、振動子は、水晶振動子であるが、水晶振動子に特に限定されず、タンタル酸リチウムやニオブ酸リチウムなど、水晶以外の他の圧電材料を用いた振動子や、セラミック材料を用いた振動子、その他の材料を用いた電気・機械振動子を含み、さらには圧電型や静電型のＭＥＭＳ(Micro Electro Mechanical Systems)振動子も含む。
【発明の効果】
【００２９】
本発明によれば、雑音信号を相対的に抑制するために、励振電力を大きくしても、位相雑音特性の劣化を抑制できる。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施形態に係る発振器の回路図である。
【図２】水晶振動子のＤＬＤ特性図である。
【図３】励振電力変化に対する整流回路の出力電圧の変化を示す図である。
【図４】励振電力の変化に対する制御周波数偏差の変化を示す図である。
【図５】従来と実施形態それぞれの発振器の位相雑音特性図である。
【図６】本発明の他の実施形態に係る発振器の回路図である。
【図７】本発明のさらに他の実施形態に係る発振器の回路図である。
【図８】本発明のさらに他の実施形態に係る発振器の回路図である。
【発明を実施するための形態】
【００３１】
以下、図面を参照して、本発明の実施形態に係る発振器を詳細に説明する。なお、実施形態では振動子として水晶振動子を用いて説明するが、本発明は、振動子として水晶振動子に限定されない。
【００３２】
図１〜図５は本発明の実施形態に係り、図１は発振器の回路図、図２は水晶振動子のＤＬＤ特性図、図３は整流回路の出力電圧の変化を示す図、図４は励振電力の変化に対する制御周波数偏差の変化を示す図、図５は従来と実施形態の各発振器の位相雑音特性図である。
【００３３】
図１を参照して、発振器１は、ディスクリート部品で構成されたディスクリートタイプのコルピッツ型発振器であり、水晶振動子２と、発振回路３と、調整回路４と、補償回路５、等から構成されている。なお、本発明の発振器はコルピッツ型であるが、ハートレー型等、他の型の発振器であってもよく、その種類に限定されない。
【００３４】
水晶振動子２はＡＴカット型であるが、ＳＣカット等の他の種類の水晶振動子であってもよい。
【００３５】
発振回路３は、発振用のバイポーラトランジスタＴＲ１と、ベースバイアス抵抗ｒ１，ｒ２と、コレクタ抵抗ｒ３と、エミッタ抵抗ｒ４と、コンデンサＣ１，Ｃ２とを備える。ベースバイアス抵抗ｒ１，ｒ２は、直流電源と接地との間に直列に接続されている。ベースバイアス抵抗ｒ１，ｒ２の接続中点にバイポーラトランジスタＴＲ１のベースが接続されている。バイポーラトランジスタＴＲ１のベースは、コンデンサＣ１，Ｃ２の直列回路を介して接地され、コンデンサＣ１，Ｃ２の接続中点は、バイポーラトランジスタＴＲ１のエミッタに接続されている。
【００３６】
発振回路３には、電源端子Ｖｃｃから直流電源の電源電圧が印加され、発振回路３は、その出力端子ＯＵＴから発振出力を出力する。発振器１の基本動作は周知であるので、詳細を略する。電源端子Ｖｃｃから直流電源の電源電圧が印加されて、発振器１が動作すると、水晶振動子２は、固有の共振周波数で共振すると共に、その共振出力は発振回路３で増幅されて出力端子ＯＵＴから出力信号として出力されると共に発振ループを介して水晶振動子２に帰還され、これにより水晶振動子２の共振が継続される。
【００３７】
水晶振動子２は、一端側が発振回路３のバイポーラトランジスタＴＲ１のベースに接続され、他端側が補償回路５に接続されている。
【００３８】
調整回路４は、整流回路６と、バイアスシフト回路７とにより構成されている。
【００３９】
整流回路６は、ダイオードＤ１，Ｄ２と、コンデンサＣ４とから構成されている。ダイオードＤ１のアノードは、電流制限抵抗ｒ５と直流カットコンデンサＣ３とを介して発振回路３のバイポーラトランジスタＴＲ１のエミッタに接続されている。ダイオードＤ１のカソードは接地されている。ダイオードＤ１のアノードはまた、ダイオードＤ２のカソードに接続されている。ダイオードＤ２のアノードはコンデンサＣ４の一端側に接続されている。コンデンサＣ４の他端側は接地されている。
【００４０】
整流回路６は、上記構成を有することにより、発振回路３から直流カットコンデンサＣ３により直流がカットされて出力される出力電圧に対して、ダイオードＤ１，Ｄ２により、負の電圧を整流し、コンデンサＣ４によって平滑化した直流負電圧を出力する。これにより、整流回路６からは、発振回路３の出力電圧の変化に相反して直流成分が変化する電圧が出力される。
【００４１】
バイアスシフト回路７は、直流電源と接地との間で直列に接続された抵抗ｒ６，ｒ７と、補償回路５と整流回路６との間に直列に接続された抵抗ｒ８，ｒ９と、を含む。抵抗ｒ６，ｒ７の接続中点と抵抗ｒ８，ｒ９の接続中点は接続部５ａとして共通接続されている。バイアスシフト回路７は、整流回路６の出力電圧をバイアスシフトし、そのバイアスシフトした電圧を調整電圧として補償回路５に印加する。なお、バイアスシフト回路７を整流回路６と共にその全体を整流回路と称してもよい。
【００４２】
以上により、調整回路４は、整流回路６と、バイアスシフト回路７とにより構成されることによって、発振回路３の出力電圧の変化に相反して直流成分が変化する調整電圧を補償回路５に印加する。
【００４３】
補償回路５は、バリキャップ８とコンデンサ９との並列回路から構成されている。バリキャップ８は、そのカソードが水晶振動子２に接続され、アノードが接地されることによって、発振ループ内において水晶振動子２に直列接続されている。コンデンサ９は、バリキャップ８のアノード・カソード間に並列接続されている。コンデンサ９は、容量を可変できるコンデンサであってもよい。
【００４４】
補償回路５において、バリキャップ８のアノード・カソード間の容量は、そのカソードに印加される前記調整電圧に対応した容量となる。
【００４５】
図２〜図５を参照して発振器１の発振周波数の調整を説明する。なお、図２〜図４は説明の理解のため概念的に示している。
【００４６】
図２は、横軸が励振電力(μＷ)で、縦軸が水晶振動子２の共振周波数の周波数偏差(ｐｐｍ)を示す。図２の破線で囲む部分は、図４のそれと対応する部分である。図２に示すように、水晶振動子２の励振電力が０μＷのときの周波数偏差は０ｐｐｍであり、励振電力が大きくなるに伴い、水晶振動子２のＤＬＤ特性により、周波数偏差は大きくなる。
【００４７】
図３は、横軸が励振電力(μＷ)で、縦軸が調整回路４内の整流回路６の出力電圧(Ｖ)を示す。図３に示すように、整流回路６の特性により、水晶振動子２の励振電力が５０μＷ近傍を超えるまでは、その出力電圧はほぼ０Ｖであり、励振電力が５０μＷ近傍を超えて増大してくると、その出力電圧は負電圧に下降していく。
【００４８】
整流回路６の出力電圧が、負電圧に下降していくことに伴い、補償回路５のバリキャップ８のカソードに印加される調整電圧は低下していき、これに伴い、バリキャップ８のアノード・カソード間容量は増加する。図４は、バリキャップ８のアノード・カソード間容量の増大に対応した制御周波数偏差の減少を示すものであり、励振電力の増大に伴う図２の周波数偏差の増加は、図４で示される制御周波数偏差の減少分で抑制される。
【００４９】
ここで、図４は、横軸が励振電力(μＷ)で、縦軸が制御周波数偏差(ｐｐｍ)を示す。このように図４の破線で囲む部分を図２の破線で囲む部分と比較して明らかなように、励振電力の増大に伴う図２の周波数偏差の増加分と、図４の励振電力の増大に伴う制御周波数偏差の減少分とが対応しているので、励振電力が増大しても、周波数偏差はほぼ一定に制御されることになる。その結果、実施形態の発振器１においては、図５に示すように励振電力が増大しても位相雑音特性の劣化が抑制される。
【００５０】
図５は、従来の位相雑音特性Ａと、実施形態の発振器１の位相雑音特性Ｂと、を示す。図５において、横軸は、オフセット周波数(Ｈｚ)、縦軸は発振器１の位相雑音(ｄＢｃ／Ｈｚ)を示す。実施形態では、上記説明したように励振電力が増大しても周波数偏差の増加が抑制される。そのため、図５に示すように、発振器１の位相雑音特性Ｂは、従来の発振器の位相雑音特性Ａと比較して明らかなように、オフセット周波数１０Ｈｚ近傍以下で大きく改善される。ここで位相雑音は、発振周波数における発振器１の出力信号の振幅と、発振周波数から一定の周波数離れた周波数(オフセット周波数)における雑音信号の振幅との比で定義される。図５に示すように、位相雑音は、オフセット周波数が高くなるに従い、山裾状に小さくなる。
【００５１】
以上のように本実施形態では、発振回路３の雑音信号を抑制するために、水晶振動子２の励振電力を大きくしても、水晶振動子２の共振周波数の周波数偏差の増加が抑制されるので、発振器１の位相雑音特性の劣化は抑制される。
【００５２】
なお、実施形態ではバリキャップ８にコンデンサ９が並列接続されているので、このコンデンサ９の容量を調整することにより、バリキャップ８による周波数偏差の増加の抑制程度を微調整することができる。
【００５３】
図６は、本発明の他の実施形態に係る発振器の回路図である。同図において図１と対応する部分には同一の符号を付している。
【００５４】
この実施形態の発振器１Ａでは、補償回路５Ａ内のバリキャップ８に、上述のコンデンサ９に代えて、可変抵抗１０が並列接続されている。発振器１Ａの調整回路４Ａの構成は、上述の実施形態の発振器１の調整回路４と同様である。実施形態の発振器１Ａでは、補償回路５Ａの可変抵抗１０の抵抗値を調整することによって、バリキャップ８による周波数偏差の増加の抑制程度を微調整することができるようになっている。この場合、可変抵抗１０ではなく、抵抗値固定の抵抗で予め上記抑制程度を微調整してもよい。
【００５５】
この発振器１Ａにおいては、上述の発振器１と同様に、発振回路３の雑音信号を抑制するために、水晶振動子２の励振電力を大きくしても、発振器１Ａの発振周波数は安定するので、位相雑音特性の劣化は抑制される。
【００５６】
図７は、本発明の他の実施形態に係る発振器の回路図である。同図において図１と対応する部分には同一の符号を付している。
【００５７】
この実施形態の発振器１Ｂの調整回路４Ｂにおいては、バイアスシフト回路７の抵抗ｒ６は、直流電源にではなく、発振回路３のバイポーラトランジスタＴＲ１のベースに接続されている。これにより、発振器１Ｂの調整回路４Ｂは、整流回路６の出力電圧が、バイアスシフト回路７を介してＡＧＣ(自動利得制御)電圧として発振回路３に帰還するＡＧＣ回路の構成となっている。そして、実施形態では前記ＡＧＣ回路のＡＧＣ電圧を調整電圧として、補償回路５Ｂに印加する。
【００５８】
前記ＡＧＣ回路においては、発振回路３のバイポーラトランジスタＴＲ１のエミッタからの出力電圧がバイポーラトランジスタＴＲ１のベースに負帰還されているので、励振電力はほぼ一定となって発振回路３の出力電圧の振幅(利得)はほぼ一定に自動制御される。
【００５９】
しかし、励振電力に、雑音等に基づいた電力変動があると、整流回路６の出力電圧が発振回路３に前記負帰還されても、励振電力の上記変動幅内で発振回路３の出力電圧の振幅は微小変動する。
【００６０】
そのため、実施形態では、発振回路３の出力電圧の振幅をＡＧＣ回路の自動利得制御(ＡＧＣ)により安定させることができる一方、励振電力の変動により出力電圧の振幅が微小変動している場合に、雑音信号の抑制のため励振電力を大きくしたときに、位相雑音特性が劣化することを抑制できるようにしている。
【００６１】
すなわち、実施形態では、ＡＧＣ回路の前記ＡＧＣ作用によって、発振回路３の出力電圧の振幅変動を狭い振幅に抑制し、出力電圧の振幅変動に対しては、図２〜図４と同様に、ＡＧＣ回路である調整回路４Ｂから調整電圧を補償回路５Ｂに入力して、雑音信号の抑制のために励振電力を大きくしても、位相雑音特性の劣化を抑制できるようにしている。
【００６２】
このため、この実施形態では、ＡＧＣ回路による発振回路３の出力振幅の安定作用に、補償回路５Ｂによる周波数安定作用が加わるので、動作が高精度に安定した発振器１Ｂを提供できる。
【００６３】
また、この実施形態では、発振器１Ｂを集積回路化することが容易であることに加えて、もともとＡＧＣ回路を具備していると、そのＡＧＣ回路を調整回路４Ｂとして利用できるので、発振器１Ｂに調整回路を別途に設ける場合と比べて部品点数および製造コストを削減できて好ましい。
【００６４】
なお、実施形態では整流回路６から負電圧を出力するが、整流回路６から正電圧を出力させるとともに、整流回路６とバイアスシフト回路７との間で図示省略の電圧反転回路で負電圧に反転した後、その負電圧をバイアスシフト回路７を介して発振回路３のバイポーラトランジスタＴＲ１のベースと補償回路５Ｂとに入力させるようにしてもよい。
【００６５】
図８は、本発明の他の実施形態に係る発振器の回路図である。
【００６６】
この実施形態の発振器１Ｃは、発振器部品を集積回路化した発振器であって、発振回路３が、ＣＭＯＳインバータＩＮＶ１と、このＣＭＯＳインバータＩＮＶ１の入出力部間に並列に接続された帰還抵抗ｒ１０と、ＣＭＯＳインバータＩＮＶ１の入出力部と接地との間に接続されたコンデンサＣ５，Ｃ６と、を備える。
【００６７】
そして、ＣＭＯＳインバータＩＮＶ１の入出力部間に水晶振動子２と、補償回路５Ｃとが直列接続されている。補償回路５Ｃは、バリキャップ１２とコンデンサＣ７との直列回路と、バリキャップ１２のアノードとコンデンサＣ７との接続部に接続された抵抗ｒ１０とから構成されている。
【００６８】
調整回路４Ｃは、整流回路６とバイアスシフト回路７とから構成されている。
【００６９】
整流回路６は、ダイオードＤ３，Ｄ４と、コンデンサＣ８と、を含む。ダイオードＤ４は、カソードが接地されていると共に、そのアノードは直流カットコンデンサＣ９と電流制限抵抗ｒ１４とを介して発振回路３に接続され、かつ、ダイオードＤ３のカソードに接続されている。ダイオードＤ３のアノードはコンデンサＣ８を介して接地されていると共に後述の接続部５ｂに接続されている。
【００７０】
バイアスシフト回路７は、直流電源Ｖｃｃと接地との間に直列接続された抵抗ｒ１１〜ｒ１３の直列回路からなる。バイアスシフト回路７において、抵抗ｒ１１，ｒ１２の接続部５ａは水晶振動子２とバリキャップ１２のカソードと共通に接続されている。
【００７１】
整流回路６において、その入力側は、コンデンサＣ９と抵抗ｒ１４とを介して発振回路３に接続され、その出力側は、バイアスシフト回路７の抵抗ｒ１２，ｒ１３の接続部５ｂに接続されている。この接続部５ｂには、前記したように、整流回路６のダイオードＤ３のアノードが接続されている。
【００７２】
上記構成の発振器１Ｃでは、水晶振動子２の励振電力が大きくなると、水晶振動子２のＤＬＤ特性により、水晶振動子２の周波数偏差が増加しようとする。励振電力が大きくなると、発振回路３の出力電圧は上昇するが、調整回路４Ｃ内の整流回路６の出力電圧の直流成分は、発振回路３の出力電圧の上昇に相反して下降していく。
【００７３】
そして、整流回路６の出力電圧は、バイアスシフト回路７を介して調整電圧として、補償回路５Ｃのバリキャップ１２のカソードに印加される。そのため、励振電力が大きくなるとバリキャップ１２のアノード・カソード間容量は増加する。これにより、水晶振動子２の励振電力が大きくなることによる水晶振動子２の周波数偏差の増加は、バリキャップ１２のアノード・カソード間容量の減少により、抑制されることになる。
【００７４】
以上により、この実施形態においても、雑音信号を抑制するために励振電力を大きくしても、位相雑音特性の劣化を抑制できる。
【００７５】
本発明は、その精神または主要な特徴から逸脱することなく、他のいろいろな形態で実施できる。したがって、前述の実施形態はあらゆる点で単なる例示に過ぎず、本発明の範囲は特許請求の範囲に示すものであって、明細書本文には何ら拘束されない。さらに、特許請求の範囲に属する変形や変更は全て本発明の範囲内のものである。
【符号の説明】
【００７６】
１，１Ａ〜１Ｃ  発振器
２  水晶振動子
３  発振回路
４，４Ａ〜４Ｃ  調整回路
６  整流回路
７  バイアスシフト回路
５，５Ａ〜５Ｃ  補償回路
【図１】
0006467890.tif 000002
【図２】
0006467890.tif 000003
【図３】
0006467890.tif 000004
【図４】
0006467890.tif 000005
【図５】
0006467890.tif 000006
【図６】
0006467890.tif 000007
【図７】
0006467890.tif 000008
【図８】
0006467890.tif 000009