(57)【特許請求の範囲】
【請求項１】
キャパシタ、
前記キャパシタに第１の電流を配送するように機能する１対の抵抗器、
前記キャパシタに結合された１対のトランジスタ、および
第１の所定のレベルを有する第１の電流を生成するように適合された第１の電流源、  を備える緩和発振器と、ここにおいて、前記緩和発振器が、比較器を形成する第２の対の交差結合トランジスタをさらに備え、ここにおいて、
前記第２の対の交差結合トランジスタの第１のトランジスタが、前記キャパシタの第１の端子および前記１対のトランジスタのうちの第１のトランジスタのドレーン端子に結合されたソース端子と、前記抵抗器のうちの第２の抵抗器の第１の端子に結合されたゲート端子と、前記抵抗器のうちの第１の抵抗器の第１の端子に結合されたドレーン端子とを有し、ここにおいて、前記１対のトランジスタのうちの前記第１のトランジスタのゲート端子は、前記抵抗器のうちの前記第１の抵抗器の前記第１の端子に結合され、ソース端子は前記第１の電流源に結合され、
前記第２の対の交差結合トランジスタの第２のトランジスタが、前記キャパシタの第２の端子および前記１対のトランジスタのうちの第２のトランジスタのドレーン端子に結合されたソース端子と、前記第１の抵抗器の前記第１の端子に結合されたゲート端子と、前記第２の抵抗器の第１の端子に結合されたドレーン端子とを有し、ここにおいて、前記１対のトランジスタのうちの前記第２のトランジスタのゲート端子は、前記抵抗器のうちの前記第２の抵抗器の前記第１の端子に結合され、ソース端子は前記第１の電流源に結合され、
第２の電流源、および
前記第２の電流源に結合され、前記緩和発振器の前記第１の所定のレベルを超過する電流を前記キャパシタから遠ざけて前記第２の電流源へ導くように適合された第１の対の交差結合トランジスタ、
を備える電流補償ブロックと
を備える発振回路。
【請求項２】
前記電流補償ブロックが、前記キャパシタにわたる電圧を、前記１対の抵抗器の抵抗と前記第１の所定の電流レベルとによって定義される値に保つように適合されている、請求項１に記載の発振回路。
【請求項３】
前記電流補償ブロックにおける前記第１の対の交差結合トランジスタが、
前記第２の電流源に結合されたソース端子、前記抵抗器のうちの第１の抵抗器の第１の端子に結合されたドレーン端子、および前記抵抗器のうちの第２の抵抗器の第１の端子に結合されたゲート端子を有する第１のトランジスタと、
前記第２の電流源に結合されたソース端子、前記第１の抵抗器の前記第１の端子に結合されたゲート端子、および前記第２の抵抗器の前記第１の端子に結合されたドレーン端子を有する第２のトランジスタと
を備える、請求項１に記載の発振回路。
【請求項４】
前記１対の抵抗器の第２の端子が電源電圧に結合されている、請求項１に記載の発振回路。
【請求項５】
容量性素子、
前記容量性素子に第１の電流を配送するように機能する１対の抵抗器、
前記容量性素子に結合された１対のトランジスタ、および
第１の所定のレベルを有する第１の電流を生成するように適合された第１の電流源、
を備える緩和発振器と、ここにおいて、前記緩和発振器が、比較器を形成する第２の対の交差結合トランジスタをさらに備え、ここにおいて、
前記第２の対の交差結合トランジスタの第１のトランジスタが、前記容量性素子の第１の端子および前記１対のトランジスタのうちの第１のトランジスタのドレーン端子に結合されたソース端子と、前記抵抗器のうちの第２の抵抗器の第１の端子に結合されたゲート端子と、前記抵抗器のうちの第１の抵抗器の第１の端子に結合されたドレーン端子とを有し、ここにおいて、前記１対のトランジスタのうちの前記第１のトランジスタのゲート端子は、前記抵抗器のうちの前記第１の抵抗器の前記第１の端子に結合され、ソース端子は前記第１の電流源に結合され、
前記第２の対の交差結合トランジスタの第２のトランジスタが、前記容量性素子の第２の端子および前記１対のトランジスタのうちの第２のトランジスタのドレーン端子に結合されたソース端子と、前記第１の抵抗器の前記第１の端子に結合されたゲート端子と、前記第２の抵抗器の第１の端子に結合されたドレーン端子とを有し、ここにおいて、前記１対のトランジスタのうちの前記第２のトランジスタのゲート端子は、前記抵抗器のうちの前記第２の抵抗器の前記第１の端子に結合され、ソース端子は前記第１の電流源に結合され、
第２の電流源、および
前記第２の電流源に結合され、前記緩和発振器の前記第１の所定のレベルを超過する電流を前記容量性素子から遠ざけて前記第２の電流源へ導くように適合された第１の対の交差結合トランジスタ、
を備える電流補償ブロックと
を備える発振回路の緩和発振器の出力を線形化するための方法であって、
所定のレベルまでの値を有する電流の第１の成分を、前記緩和発振器に配設された容量性素子に配送することと、
前記所定のレベルを超過する前記電流の第２の成分を、前記容量性素子から遠ざけることと
を備える、方法。
【請求項６】
前記第２の対の交差結合トランジスタを使用して、前記容量性素子にわたる電圧を所定の値と比較することをさらに備える、請求項５に記載の方法。
【請求項７】
前記容量性素子にわたる電圧を、前記緩和発振器に配設された抵抗器の抵抗と、前記第１の所定の電流レベルとによって定義される値に保つことをさらに備える、請求項５に記載の方法。
【請求項８】
前記所定のレベルを超過する前記電流の第２の成分を、前記容量性素子から遠ざけることが、
前記第１の対の交差結合トランジスタを前記緩和発振器に結合することと、
前記所定のレベルを超過する前記電流の前記第２の成分を、前記第１の対の交差結合トランジスタを通して導くことと
を備える、請求項５に記載の方法。
【請求項９】
前記電流の前記第２の成分が前記電流の前記第１の成分よりも小さい、請求項５に記載の方法。
【請求項１０】
前記緩和発振器を使用して、振動する出力信号を生成することをさらに備える、請求項５に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
優先権主張
[0001]本特許出願は、２０１３年７月３０日に出願されて本発明の譲受人に譲渡された、ここで参照によって本明細書に明白に組み込まれる、「ＶＣＯ  ＷＩＴＨ  ＬＩＮＥＡＲ  ＧＡＩＮ  ＯＶＥＲ  Ａ  ＶＥＲＹ  ＷＩＤＥ  ＴＵＮＩＮＧ  ＲＡＮＧＥ」という名称の米国特許非仮出願第１３／９５４，２７７号に対する優先権を主張するものである。
【０００２】
[0002]本開示は電子回路に関し、より詳細には電圧制御発振器（ＶＣＯ：voltage controlled oscillators）に関するものである。
【背景技術】
【０００３】
[0003]電圧制御発振器（ＶＣＯ）は、それの発振周波数（oscillation frequency）が電圧入力によって制御される電子発振器（an electronic oscillator）である。入力電圧が瞬時発振周波数を決定し得る。ＶＣＯは位相ロックループ（ＰＬＬ）回路にも接続され得る。一般に、発振器は非常に広い周波数レンジを伴って設計され得る。しかしながら、発振器利得は、全体の周波数レンジにわたって非線形の傾向がある。たとえば、ＬＣのＶＣＯ（Ｌはインダクタを表し、Ｃはキャパシタを表す）は、３倍の周波数レンジに対して（over a 3x frequency range）ＶＣＯ利得における１０倍までの変化を有することがある。類似の問題が、リング発振器（ring oscillators）において生じる可能性がある。ＶＣＯ利得は、プロセス、電圧および温度（ＰＶＴ）における変動にも感応する可能性がある。ＶＣＯ利得における広範な変動がＰＬＬ帯域における変動の原因になり得、それによってＰＬＬレンジにわたって大きいジッター変動（jitter variations）をもたらす可能性があることに留意されたい。
【０００４】
[0004]当技術分野では、（ベイロン（Ｖｅｙｒｏｎ）ＰＬＬとしても知られている）デジタルＰＬＬに対する利得推定および補正（correction）、（たとえばレプリカバイアスのリング発振器（replica biased ring oscillator）において）ＶＣＯの利得変動をチャージポンプの電流変動にマッチングさせることなど、ＶＣＯ利得の非線形性を補償するための技術が知られている。しかしながら、これらの技術は、ＰＬＬにおけるＶＣＯ出力の非線形性の補正に依存する可能性がある。したがって、非常に広い同調レンジ（a very wide tuning range）にわたって線形利得を有するＶＣＯを実現するのが望ましい。
【発明の概要】
【０００５】
[0005]本発明の一実施形態による発振回路は、緩和発振器（a relaxation oscillator）と電流補償ブロック（a current compensation block）とを部分的に含む。緩和発振器は、キャパシタと、キャパシタに第１の電流を配送する（deliver）ように機能する１対の抵抗器と、第１の所定のレベルを有する第１の電流を生成するように適合された第１の電流源とを部分的に含み得る。電流補償ブロックは、第２の電流源と、第２の電流源に結合され、緩和発振器の第１の所定のレベルを超過する電流をキャパシタから遠ざけて第２の電流源へ導くように適合された第１の対の交差結合トランジスタとを部分的に含む。
【０００６】
[0006]電流補償ブロックの中の第１の対の交差結合トランジスタ（cross-coupled transistors）は、第２の電流源に結合されたソース端子、複数の抵抗器のうちの第１の抵抗器の第１の端子に結合されたドレーン端子、および複数の抵抗器のうちの第２の抵抗器の第１の端子に結合されたゲート端子を有する第１のトランジスタと、第２の電流源に結合されたソース端子、第１の抵抗器の第１の端子に結合されたゲート端子、および第２の抵抗器の第１の端子に結合されたドレーン端子を有する第２のトランジスタとを部分的に含む。
【０００７】
[0007]一実施形態では、発振回路は、比較器（a comparator）を形成する第２の対の交差結合トランジスタをさらに含む。第２の対の交差結合トランジスタの第１のトランジスタは、キャパシタの第１の端子に結合されたソース端子と、複数の抵抗器のうちの第２の抵抗器の第１の端子に結合されたゲート端子と、複数の抵抗器のうちの第１の抵抗器の第１の端子に結合されたドレーン端子とを有する。第２の対のトランジスタの第２のトランジスタは、キャパシタの第２の端子に結合されたソース端子と、第１の抵抗器の第１の端子に結合されたゲート端子と、第２の抵抗器の第１の端子に結合されたドレーン端子とを有する。
【０００８】
[0008]一実施形態では、補償ブロックは、キャパシタにわたる電圧を、対の抵抗器の抵抗と第１の所定の電流レベルとによって定義される値に保つように適合されている。
【０００９】
[0009]本発明の一実施形態によれば、緩和発振器の出力を線形化するための方法は、緩和発振器に配設された容量性素子（a capacitive element）に、所定のレベルまでの値を有する電流の第１の成分を配送することと、所定のレベルを超過する電流の第２の成分を容量性素子から遠ざけることとを、部分的に含む。
【図面の簡単な説明】
【００１０】
【図１】[0010]本開示の特定の実施形態によるデジタル回路のブロック図。
【図２】[0011]本開示の特定の実施形態による、広い周波数レンジにわたって線形利得を有する発振回路の例示的概略図。
【図３】[0012]本開示の特定の実施形態による、図２に示された発振回路の例示的概略図における選択されたノードの電圧波形の例示の組を示す図。
【図４】[0013]本開示の特定の実施形態による、広い周波数レンジにわたって線形利得を有する振動信号（an oscillating signal）を生成するための例示的流れ図。
【図５】[0014]本開示の１つまたは複数の態様が実施され得る例示的コンピュータシステムを示す図。
【詳細な説明】
【００１１】
[0015]「例示的」という語は、「例、実例または説明としての働きをする」ことを意味するために本明細書で用いられる。本明細書で「例示的」として説明されるいかなる実施形態または設計も、必ずしも好ましいものまたは他の実施形態もしくは設計に対して有利なものと解釈されるべきできはない。
【００１２】
[0016]電圧制御発振器（ＶＣＯ）として知られている回路素子に関しては、電圧−周波数利得が非常に重要である。電圧−周波数利得は、位相ロックループ（ＰＬＬ）の帯域に直接影響を及ぼし、その結果として、ＰＬＬの統合されたノイズまたはジッター（integrated noise or jitter）に影響を及ぼす。ほとんどのＬＣおよびリング発振器の構成では、ＶＣＯ利得は、プロセス−電圧および温度（ＰＶＴ）の変動および同調レンジにわたって一桁変動する可能性がある。同調レンジは、ＶＣＯによってサポートされる最低周波数と最高周波数との間の差を表す。
【００１３】
[0017]一般に、緩和発振器またはＶＣＯの設計は、電流と、抵抗型負荷（resistive load）と、キャパシタ値とを調節することを含み得る。一般に、これらの方法は、発振器周波数に対して非常に狭い周波数レンジにわたる一定のＶＣＯ利得特性しかもたらさないことになる。したがって、発振器は、他の周波数では非線形の挙動を示し得る。
【００１４】
[0018]より大きい周波数レンジにわたるＶＣＯ利得の非線形性は、別の方法を用いて補償され得る。たとえば、ＰＬＬパラメータは、ＶＣＯの推定された利得に基づいて調節され得る。別の方法は、ＶＣＯの適応型バイアス（adaptive biasing）と、チャージポンプ（ＣＰ：charge pumps）とを用いて、ＶＣＯの利得変動を相殺し得る。しかしながら、これらの方法はハードウェアにおいて高価になる可能性がある。本開示の特定の実施形態は、広い同調レンジにわたって線形利得を有するＶＣＯを設計するための方法を提案するものである。
【００１５】
[0019]図１は、本開示の特定の実施形態によるデジタル回路１００のブロック図を示す。一般に、このデジタル回路は、携帯電話、基地局、コンピュータなどのデジタルデバイスの一部分であり得る。このデジタル回路は、バッファ１０８を介してデジタル論理（たとえばＣＰＵ）１１０に接続されているデジタルクロック生成器１０２を含み得る。デジタルクロック生成器は、ＰＬＬ  １０４と、ＶＣＯ  １０６と、バッファ１０８とを含み得る。ＰＬＬおよびＶＣＯは、デジタルクロックを生成して、デジタルクロックルートを介してデジタル論理１１０にデジタルクロックを送ってよい。一般に、ＶＣＯは、ＲＣ緩和発振器などの緩和発振器でよく、Ｒは抵抗器を表し、Ｃはキャパシタを表す。緩和発振器は周知であり、一般にシュミットトリガ（Schmitt trigger）、ＲＣ発振器、またはマルチ振動器（multi vibrator）とも称される。
【００１６】
[0020]特定の態様に関して、ＲＣ緩和発振器または何らかの他のタイプの緩和発振器では、発振器の負荷に、並列の交差結合の差動対のトランジスタを接続することによって、広い同調レンジにわたって一定またはほぼ一定のＶＣＯ利得が達成され得る。その結果、緩和発振器のコアにおける電流を減少させ、同時に（またはほぼ同時に）交差結合の差動対における電流を実質的に等しい量だけ増加させることによって、発振器における周波数同調が達成され得る。
【００１７】
[0021]図２は、本開示の特定の実施形態による、広い周波数レンジにわたって線形利得を有する発振回路２００の例示的概略図を示す。発振回路２００は、発振器２１０と、電流補償ブロック２３０とを含むものとして示されている。発振器２１０は従来型の緩和発振器でよく、これは、抵抗器２１２、２１４と、トランジスタ２１６、２１８、２２０、２２２と、電流源２２４とを含み得る。
【００１８】
[0022]緩和発振器２１０は、以下で説明されるように動作する。トランジスタ２１６、２１８は比較器として動作し、それによって、電流がノードＮ1（電圧Ｖ1を有すると示されている）からキャパシタ２２６を介してノードＮ2（電圧Ｖ2を有すると示されている）へ流れること、または電流がノードＮ2からキャパシタ２２６を介してノードＮ1へ流れることのいずれかが可能になる。図示のように、トランジスタ２１６のソース端子は、トランジスタ２２２のドレーン端子と、キャパシタ２２６の端子のうちの１つとに接続されており、トランジスタ２１６のゲート端子は、抵抗器２１４と、トランジスタ２１８のドレーン端子とに接続されており、トランジスタ２１６のドレーン端子は、トランジスタ２１８のゲート端子と、抵抗器２１２の端子のうちの１つとに接続されている。
【００１９】
[0023]図３は、本開示の特定の実施形態による、発振回路２００例示的概略図における選択されたノードの電圧波形３００の例示の組を示す。図２と図３とを同時に参照して、たとえば電圧Ｖ2が一定の比率で下降するとき、電圧Ｖ1は、Ｖ2が所定の値に到達するまで一定のままであり、Ｖ2が所定の値に到達するとトランジスタ２１８がオンになって、Ｖ2が一定レベルにとどまることが理解される。次のサイクルの期間中、Ｖ1が一定の比率で降下し、Ｖ2は一定のままである。Ｖ1は所定の値（たとえば−ＶC）に到達するまで一定の比率で下降し続け、Ｖ1が所定の値になるとトランジスタ２１６がオンになって、Ｖ1は一定レベルにとどまる。
【００２０】
[0024]従来型の緩和発振器において電流補償ブロック２３０がない状態では、トランジスタ２１８（または２１６）をオンにするのに必要な、ノードＮ2（またはＮ1）における電圧低下の量は（Ｉbias−ΔＩ）＊ＲLによって定義され得、Ｉbiasは電流源２２４によって供給される固定電流（a fixed current）であり、ΔＩはスイッチング中に電流源２２４を通って流れる可変電流であり、ＲLは抵抗器２１２と２１４との値を表す。電流源２２４がＩbiasと−ΔＩの両方の電流を供給することに留意されたい。あるいは、電流源２２４が２つの個別の電流源で置換され、一方が固定電流Ｉbiasを供給し、他方がΔＩの電流を供給し得る。それに加えて、電圧制御発振器または緩和発振器の電圧入力は、電圧電流コンバータを使用して電流に変換され得る。一例として、電圧入力はΔＩに変換され得る。
【００２１】
[0025]振動（oscillations）を生じさせるために電圧Ｖ1とＶ2とが一定の比率で下降しなければならない量が、発振周波数を決定する。周知のように、緩和発振器２１０は広い周波数レンジにわたって非線形利得を有する。
【００２２】
[0026]より一般的な発振回路では、図２の例示的概略図からトランジスタ２２０と２２２とが除去されてよく、電流源は、２１６のソース端子と２１８のソース端子に接続された、大きさＩbias−ΔＩの２つの電流源で置換されてよいことに留意されたい。
【００２３】
[0027]電流補償ブロック２３０は、電圧Ｖ1とＶ2とを、上限＋ＶCと下限−ＶCとの範囲内に保つように適合されている。たとえば、Ｖ1が一定のままであるとき、電圧Ｖ2は＋ＶCから−ＶCまで変化する。同様に、Ｖ2が一定のままであるとき、電圧Ｖ1は＋ＶCから−ＶCまで変化する。本発明によれば、電圧±ＶCはＩbias＊ＲLによって決定される。
【００２４】
[0028]図３から理解されるように、電流補償ブロック２３０は、抵抗器２１２、２１４に結合された１対の交差結合トランジスタ２３２、２３４と、電流ΔＩを供給する、および／または吸収するように適合された電流源２３６とを含む。したがって、緩和発振器２１０のスイッチング中に生成され得る、Ｉbiasを超過するいかなる電流も、電流補償ブロック２３０へ導かれる。したがって、緩和発振器２１０の抵抗器２１２、２１４を通って流れる電流がＩbiasに保たれ、その結果、電圧Ｖ1とＶ2との上限が＋ＶCになり、下限が−ＶCになる。図２から理解されるように、電流補償ブロック２３０は、ＲＣ発振器の出力ノードに接続されている１対の交差結合トランジスタ２３２、２３４と、発振回路２１０によって導かれる電流△Ｉを流すように適合された電流源２３６とを含む。
【００２５】
[0029]特定の態様に関して、ＶＣＯ（たとえばＦVCO）の周波数は次のように表現され得、
【数１】
0006456952.tif 000002
【００２６】
Ｃはタイミングキャパシタ（timing capacitor）を表し、ＶCはタイミングキャパシタ上の電圧の最大振幅を表し、ＲLは抵抗型負荷を表す。本開示の特定の態様は、抵抗型負荷上のＩＲ降下（Ｉは電流を表し、Ｒは抵抗を表す）を一定またはほぼ一定に保つ方法を提案する。したがって、ＶCは一定またはほぼ一定である。その結果、周波数は、発振器のコアを通る電流の線形関数になる。提案された発振器は、（たとえば３倍または４倍といった）広い周波数レンジにわたって動作し、統合された位相ノイズをほぼ一定に保ち得る。その上、ジッターは統合された位相ノイズに比例し、発振器周波数に反比例する。
【００２７】
[0030]図４は、本開示の特定の実施形態による、広い周波数レンジにわたって線形利得を有する振動信号を生成するための例示的流れ図を示す。４０２において、所定のレベルまでの値を有する電流の第１の成分が、緩和発振器に配設された容量性素子に配送される。４０４において、所定のレベルを超過する電流の第２の成分は、容量性素子から遠ざけられる。特定の実施形態については、電流の第２の成分は、電流の第１の成分よりも小さくてよい。緩和発振器を使用して、振動する出力信号（an oscillating output signal）が生成され得る。
【００２８】
[0031]特定の実施形態については、第１の対の交差結合トランジスタが容量性素子に結合され得る。第１の対の交差結合トランジスタは、容量性素子にわたる電圧を所定の値と比較し得る。
【００２９】
[0032]特定の実施形態については、第２の対の交差結合トランジスタが緩和発振器に結合され得る。所定のレベルを超過する電流の第２の成分は、第２の対の交差結合トランジスタを通して導かれ、容量性素子から遠ざけられ得る。特定の実施形態については、電圧が、容量性素子にわたって、緩和発振器に配設された抵抗器の抵抗と、第１の所定の電流レベルとによって定義される値に保たれ得る。
【００３０】
[0033]上記で論じられた方法と、システムと、デバイスとは例である。様々な実施形態が、必要に応じて、様々なプロシージャまたは構成要素を省略してよく、置換してよく、または追加してよい。たとえば、代替構成では、説明された方法は、説明された順序とは異なる順序で遂行されてよく、ならびに／あるいは様々なステージが追加されてよく、省略されてよく、および／または組み合わされてよい。また、特定の実施形態に関して説明された特徴は、様々な他の実施形態において組み合わされてよい。実施形態の様々な態様および構成要素が、類似のやり方で組み合わされてよい。また、技術は進化するものであり、したがって、要素の多くは、本開示の範囲をそれらの具体例に限定しない例である。
【００３１】
[0034]上記の複数の態様を説明してきたが、次に、そのような態様が実施され得るコンピュータシステムの一例が図５に関して説明され得る。１つまたは複数の態様によれば、図５に示されるようなコンピュータシステムは、本明細書で説明された特徴、方法、および／または方法のステップのいずれか、ならびに／あるいはすべてを実施し得る、遂行し得る、および／または実行し得るコンピュータデバイスの一部分として組み込まれてよい。たとえば、プロセッサ５１０、メモリ５３５、および通信サブシステム５３０のうち１つまたは複数が、図２および図４において示されたようなブロックのいずれかまたはすべてを実施するために使用されてよい。たとえば、コンピュータシステム５００は、ハンドヘルド・デバイスの構成要素のうちのいくつかを表し得る。ハンドヘルド・デバイスは、カメラおよび／または表示ユニットなどの入力知覚ユニット（an input sensory unit）を有する任意のコンピュータデバイスでよい。ハンドヘルド・デバイスの例は、ビデオゲーム機、タブレット、スマートフォン、およびモバイルデバイスを含むが、しかしそれらに限定されない。いくつかの実施形態では、システム５００は、上記で説明されたデバイス１００または２００を実施するように構成される。図５は、本明細書で説明されたように、様々な他の実施形態によってもたらされる方法を遂行することができる、ならびに／あるいはホストコンピュータシステム、遠隔キオスク／端末、売場専用デバイス（a point-of-sale device）、モバイルデバイス、セットトップボックス、および／またはコンピュータシステムとして機能することができる、コンピュータシステム５００の一実施形態の概略図を提供するものである。図５は、様々な構成要素の一般化された図解を提供するようにのみ意図されており、それらのいずれか、および／またはすべてが必要に応じて利用されてよい。
【００３２】
[0035]コンピュータシステム５００は、バス５０５を介して（または、そうでなければ必要に応じて通信で）電気的に結合され得るハードウェア要素を備えて示されている。ハードウェア要素は、１つまたは複数の汎用プロセッサおよび／または１つまたは複数の専用プロセッサ（デジタル信号処理チップ、グラフィックス高速化プロセッサ、および／または類似のものなど）と、カメラ、マウス、キーボードおよび／または類似のものを限定することなく含むことができる１つまたは複数の入力デバイス５１５と、表示ユニット、プリンタおよび／または類似のものを限定することなく含むことができる１つまたは複数の出力デバイス５２０とを、限定することなく含んでいる、１つまたは複数のプロセッサ５１０を含み得る。
【００３３】
[0036]コンピュータシステム５００は、通信サブシステム５３０をも含み得、これは、モデム、（ワイヤレスまたは有線の）ネットワークカード、赤外線通信デバイス、ワイヤレス通信デバイスおよび／またはチップセット（Ｂｌｕｅｔｏｏｔｈ（登録商標）デバイス、８０２．１１デバイス、ＷｉＦｉ（登録商標）デバイス、ＷｉＭａｘ（登録商標）デバイス、セルラー通信設備など）、および／または類似のものを、限定することなく含むことができる。通信サブシステム５３０は、ネットワーク（一例を挙げると以下で説明されるネットワークなど）、他のコンピュータシステム、および／または本明細書で説明した何らかの他のデバイスとのデータのやりとりを可能にし得る。多くの実施形態において、コンピュータシステム５００は、前述のように、ＲＡＭまたはＲＯＭのデバイスを含むことができる不揮発性ワーキングメモリ５３５をさらに備え得る。
【００３４】
[0037]コンピュータシステム５００は、オペレーティングシステム５４０、デバイスドライバ、実行可能ライブラリ、ならびに／あるいは１つまたは複数のアプリケーションプログラム５４５などの他のコードを含む、ワーキングメモリ５３５内に現在配置されていると示されているソフトウェア要素も備えることができる。
【００３５】
[0038]様々な例が説明されてきた。これらの例および他の例は、以下の特許請求の範囲の範囲内にある。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］ キャパシタ、
前記キャパシタに第１の電流を配送するように機能する１対の抵抗器、および
第１の所定のレベルを有する第１の電流を生成するように適合された第１の電流源を備える緩和発振器と、
第２の電流源、および
前記第２の電流源に結合され、前記緩和発振器の前記第１の所定のレベルを超過する電流を前記キャパシタから遠ざけて前記第２の電流源へ導くように適合された第１の対の交差結合トランジスタを備える電流補償ブロックと
を備える発振回路。
［Ｃ２］ 前記緩和発振器が、
比較器を形成する第２の対の交差結合トランジスタをさらに備える、Ｃ１に記載の発振回路。
［Ｃ３］ 前記第２の対の交差結合トランジスタの第１のトランジスタが、前記キャパシタの第１の端子に結合されたソース端子と、前記抵抗器のうちの第２の抵抗器の第１の端子に結合されたゲート端子と、前記抵抗器のうちの第１の抵抗器の第１の端子に結合されたドレーン端子とを有し、
前記第２の対のトランジスタの第２のトランジスタが、前記キャパシタの第２の端子に結合されたソース端子と、前記第１の抵抗器の第１の端子に結合されたゲート端子と、前記第２の抵抗器の第１の端子に結合されたドレーン端子とを有する、Ｃ２に記載の発振回路。
［Ｃ４］ 前記電流補償ブロックが、前記キャパシタにわたる電圧を、前記対の抵抗器の抵抗と前記第１の所定の電流レベルとによって定義される値に保つように適合されている、Ｃ１に記載の発振回路。
［Ｃ５］ 前記電流補償ブロックにおける前記第１の対の交差結合トランジスタが、
前記第２の電流源に結合されたソース端子、前記抵抗器のうちの第１の抵抗器の第１の端子に結合されたドレーン端子、および前記抵抗器のうちの第２の抵抗器の第１の端子に結合されたゲート端子を有する第１のトランジスタと、
前記第２の電流源に結合されたソース端子、前記第１の抵抗器の前記第１の端子に結合されたゲート端子、および前記第２の抵抗器の前記第１の端子に結合されたドレーン端子を有する第２のトランジスタと
を備える、Ｃ１に記載の発振回路。
［Ｃ６］ 前記対の抵抗器の第２の端子が電源電圧に結合されている、Ｃ１に記載の発振回路。
［Ｃ７］ 緩和発振器の出力を線形化するための方法であって、
所定のレベルまでの値を有する電流の第１の成分を、前記緩和発振器に配設された容量性素子に配送することと、
前記所定のレベルを超過する前記電流の第２の成分を、前記容量性素子から遠ざけることと
を備える、方法。
［Ｃ８］ 第１の対の交差結合トランジスタを前記容量性素子に結合することをさらに備える、Ｃ７に記載の方法。
［Ｃ９］ 前記第１の対の交差結合トランジスタを使用して、前記容量性素子にわたる電圧を所定の値と比較することをさらに備える、Ｃ８に記載の方法。
［Ｃ１０］ 前記容量性素子にわたる電圧を、前記緩和発振器に配設された抵抗器の抵抗と、第１の所定の電流レベルとによって定義される値に保つことをさらに備える、Ｃ７に記載の方法。
［Ｃ１１］ 前記所定のレベルを超過する前記電流の第２の成分を、前記容量性素子から遠ざけることが、
第２の対の交差結合トランジスタを前記緩和発振器に結合することと、
前記所定のレベルを超過する前記電流の前記第２の成分を、前記第２の対の交差結合トランジスタを通して導くことと
を備える、Ｃ７に記載の方法。
［Ｃ１２］ 前記電流の前記第２の成分が前記電流の前記第１の成分よりも小さい、Ｃ７に記載の方法。
［Ｃ１３］ 前記緩和発振器を使用して、振動する出力信号を生成することをさらに備える、Ｃ７に記載の方法。
［Ｃ１４］ 緩和発振器の出力を線形化するための装置であって。
所定のレベルまでの値を有する電流の第１の成分を、前記緩和発振器に配設された容量性素子に配送するための手段と、
前記所定のレベルを超過する前記電流の第２の成分を、前記容量性素子から遠ざけるための手段と
を備える、装置。
［Ｃ１５］ 第１の対の交差結合トランジスタを前記容量性素子に結合するための手段をさらに備える、Ｃ１４に記載の装置。
［Ｃ１６］ 前記第１の対の交差結合トランジスタを使用して前記容量性素子にわたる電圧を所定の値と比較するための手段をさらに備える、Ｃ１５に記載の装置。
［Ｃ１７］ 前記容量性素子にわたる電圧を、前記緩和発振器に配設された抵抗器の抵抗と、第１の所定の電流レベルとによって定義される値に保つための手段をさらに備える、Ｃ１４に記載の装置。
［Ｃ１８］ 前記所定のレベルを超過する前記電流の第２の成分を、前記容量性素子から遠ざけるための手段が、
第２の対の交差結合トランジスタを前記緩和発振器に結合するための手段と、
前記所定のレベルを超過する前記電流の前記第２の成分を、前記第２の対の交差結合トランジスタを通して導くための手段と
を備える、Ｃ１４に記載の装置。
［Ｃ１９］ 前記電流の前記第２の成分が前記電流の前記第１の成分よりも小さい、Ｃ１４に記載の装置。
［Ｃ２０］ 前記緩和発振器を使用して、振動する出力信号を生成するための手段をさらに備える、Ｃ１４に記載の装置。
【図１】
0006456952.tif 000003
【図２】
0006456952.tif 000004
【図３】
0006456952.tif 000005
【図４】
0006456952.tif 000006
【図５】
0006456952.tif 000007