(57)【特許請求の範囲】
【請求項１】
第１方向に延在し前記第１方向と交差する方向において互いに離間した複数の第１配線と、
前記複数の第１配線どうしの間に設けられた第１絶縁部と、
を含む第１層と、
前記交差する方向と前記第１方向とに対して交差する積層方向において前記第１層と離間した第２層であって、
前記第１方向と交差する第２方向に延在し前記第２方向と交差する方向において互いに離間した複数の第２配線と、
前記複数の第２配線どうしの間に設けられた第２絶縁部と、
を含む前記第２層と、
前記第１層と前記第２層との間に設けられた第３層であって、
前記複数の第１配線と前記複数の第２配線との間に設けられ酸化シリコンを含む第１部分と、
前記第１絶縁部と前記第２絶縁部との間に設けられ酸化シリコンを含む第２部分と、
前記複数の第２配線と前記第１絶縁部との間に設けられ酸化シリコンを含む第３部分と、
前記複数の第１配線と前記第２絶縁部との間に設けられ酸化シリコンを含む第４部分と、
を含む前記第３層と、
前記複数の第１配線と前記第１部分との間に設けられた複数の第１電極と、
を備え、
前記複数の第１電極は、第１材料を含み、
前記第２配線は、第２材料を含み、
前記第１材料は、前記第２材料よりもイオン化しやすく、
前記第１部分乃至前記第４部分は互いに連続する膜であり、
前記第１部分における密度は、前記第２部分における密度、前記第３部分における密度、および前記第４部分における密度のいずれよりも低い不揮発性記憶装置。
【請求項２】
第１方向に延在し前記第１方向と交差する方向において互いに離間した複数の第１配線と、
前記複数の第１配線どうしの間に設けられた第１絶縁部と、
を含む第１層と、
前記交差する方向と前記第１方向とに対して交差する積層方向において前記第１層と離間した第２層であって、
前記第１方向と交差する第２方向に延在し前記第２方向と交差する方向において互いに離間した複数の第２配線と、
前記複数の第２配線どうしの間に設けられた第２絶縁部と、
を含む前記第２層と、
前記第１層と前記第２層との間に設けられた第３層であって、
前記複数の第１配線と前記複数の第２配線との間に設けられ酸化シリコンを含む第１部分と、
前記第１絶縁部と前記第２絶縁部との間に設けられ酸化シリコンを含む第２部分と、
前記複数の第２配線と前記第１絶縁部との間に設けられ酸化シリコンを含む第３部分と、
前記複数の第１配線と前記第２絶縁部との間に設けられ酸化シリコンを含む第４部分と、
を含む前記第３層と、
を備え、
前記第１配線は、第１材料を含み、
前記第２配線は、第２材料を含み、
前記第１材料は、前記第２材料よりもイオン化しやすく、
前記第１部分乃至前記第４部分は互いに連続する膜であり、
前記第１部分における密度は、前記第２部分における密度、前記第３部分における密度、および前記第４部分における密度のいずれよりも低い不揮発性記憶装置。
【請求項３】
前記第１部分における密度は、２．０（ｇ／ｃｍ３）以下である請求項１または２記載の不揮発性記憶装置。
【請求項４】
前記第１部分における単位体積あたりの空隙の割合は、前記第２部分における単位体積あたりの空隙の割合よりも高い請求項１〜３のいずれか１つに記載の不揮発性記憶装置。
【請求項５】
第１方向に延在し前記第１方向と交差する方向において互いに離間した複数の第１配線と、
前記複数の第１配線どうしの間に設けられた第１絶縁部と、
を含む第１層と、
前記交差する方向と前記第１方向とに対して交差する積層方向において前記第１層と離間した第２層であって、
前記第１方向と交差する第２方向に延在し前記第２方向と交差する方向において互いに離間した複数の第２配線と、
前記複数の第２配線どうしの間に設けられた第２絶縁部と、
を含む前記第２層と、
前記第１層と前記第２層との間に設けられた第３層であって、
前記複数の第１配線と前記複数の第２配線との間に設けられ酸化シリコンを含む第１部分と、
前記第１絶縁部と前記第２絶縁部との間に設けられ酸化シリコンを含む第２部分と、
前記複数の第２配線と前記第１絶縁部との間に設けられ酸化シリコンを含む第３部分と、
前記複数の第１配線と前記第２絶縁部との間に設けられ酸化シリコンを含む第４部分と、
を含む前記第３層と、
前記複数の第１配線と前記第１部分との間に設けられた複数の第１電極と、
を備え、
前記複数の第１電極は、第１材料を含み、
前記第２配線は、第２材料を含み、
前記第１材料は、前記第２材料よりもイオン化しやすく、
前記第１部分乃至前記第４部分は互いに連続する膜であり、
前記第１部分における炭素濃度は、前記第２部分における炭素濃度、前記第３部分における炭素濃度、および前記第４部分における炭素濃度のいずれよりも高い不揮発性記憶装置。
【請求項６】
第１方向に延在し前記第１方向と交差する方向において互いに離間した複数の第１配線と、
前記複数の第１配線どうしの間に設けられた第１絶縁部と、
を含む第１層と、
前記交差する方向と前記第１方向とに対して交差する積層方向において前記第１層と離間した第２層であって、
前記第１方向と交差する第２方向に延在し前記第２方向と交差する方向において互いに離間した複数の第２配線と、
前記複数の第２配線どうしの間に設けられた第２絶縁部と、
を含む前記第２層と、
前記第１層と前記第２層との間に設けられた第３層であって、
前記複数の第１配線と前記複数の第２配線との間に設けられ酸化シリコンを含む第１部分と、
前記第１絶縁部と前記第２絶縁部との間に設けられ酸化シリコンを含む第２部分と、
前記複数の第２配線と前記第１絶縁部との間に設けられ酸化シリコンを含む第３部分と、
前記複数の第１配線と前記第２絶縁部との間に設けられ酸化シリコンを含む第４部分と、
を含む前記第３層と、
を備え、
前記第１配線は、第１材料を含み、
前記第２配線は、第２材料を含み、
前記第１材料は、前記第２材料よりもイオン化しやすく、
前記第１部分乃至前記第４部分は互いに連続する膜であり、
前記第１部分における炭素濃度は、前記第２部分における炭素濃度、前記第３部分における炭素濃度、および前記第４部分における炭素濃度のいずれよりも高い不揮発性記憶装置。
【請求項７】
前記第１部分における前記炭素濃度は、１原子パーセント以上であり、
前記第２部分における前記炭素濃度は、１原子パーセント未満である請求項５または６記載の不揮発性記憶装置。
【請求項８】
前記複数の第１電極に用いられる材料は、前記複数の第１配線に用いられる材料と異なる請求項１または５記載の不揮発性記憶装置。
【請求項９】
前記第１材料は、Ａｇ、Ｃｕ、Ａｌ、Ｎｉ、Ｔｉ、Ｃｏ、Ｃｒ、Ｍｎ、Ｆｅ、Ｚｎ、Ｓｎ、Ｉｎ、Ｐｄ、ＰｂおよびＢｉの少なくともいずれかを含む請求項１〜８のいずれか１つに記載の不揮発性記憶装置。
【請求項１０】
前記第２材料は、Ｗ、Ｐｔ、Ｔａ、Ｍｏ、Ｓｉ、Ｇｅ、ＴｉＮ、ＴａＮおよびＷＮの少なくともいずれかを含む請求項１〜９のいずれか１つに記載の不揮発性記憶装置。
【請求項１１】
前記第１絶縁部は、窒化シリコンを含む請求項１〜１０のいずれか１つに記載の不揮発性記憶装置。
【請求項１２】
前記第１絶縁部は、酸化シリコンを含み、
前記第１絶縁部の密度は、前記第１部分の密度よりも高い請求項１〜１０のいずれか１つに記載の不揮発性記憶装置。
【請求項１３】
第１方向に延在し前記第１方向と交差する方向において互いに離間した複数の第１配線と、前記複数の第１配線どうしの間に設けられた第１絶縁部と、を含む第１層と、前記交差する方向と前記第１方向とに対して交差する積層方向において前記第１層と離間した第２層であって、前記第１方向と交差する第２方向に延在し前記第２方向と交差する方向において互いに離間した複数の第２配線と、前記複数の第２配線どうしの間に設けられた第２絶縁部と、を含む前記第２層と、前記第１層と前記第２層との間に設けられた第３層であって、前記複数の第１配線と前記複数の第２配線との間に設けられ酸化シリコンを含む第１部分と、前記第１絶縁部と前記第２絶縁部との間に設けられ酸化シリコンを含む第２部分と、前記複数の第２配線と前記第１絶縁部との間に設けられ酸化シリコンを含む第３部分と、前記複数の第１配線と前記第２絶縁部との間に設けられ酸化シリコンを含む第４部分と、を含む前記第３層と、を含む不揮発性記憶装置の製造方法であって、
前記第２層の上に前記第３層となるシリコン酸化膜を形成する工程と、
前記シリコン酸化膜の前記第１部分となる領域にイオン注入を行うことにより、前記第１部分となる領域の密度を、前記第２部分となる領域の密度、前記第３部分となる領域の密度、および前記第４部分となる領域の密度のいずれよりも低くする工程と、
前記第１部分の上に前記第１配線を形成する工程と、
を備えた不揮発性記憶装置の製造方法。
【請求項１４】
前記シリコン酸化膜の上に、前記第１絶縁部と、前記複数の第１配線の一部となる導電膜と、を形成する工程をさらに備え、
前記イオン注入は、前記第１絶縁部と前記導電膜とをマスクとして行われる請求項１３記載の不揮発性記憶装置の製造方法。
【請求項１５】
前記イオン注入において注入される元素の原子量は、シリコンの原子量よりも小さい請求項１３または１４記載の不揮発性記憶装置の製造方法。
【請求項１６】
前記イオン注入において注入される元素は、希ガス元素を含む請求項１３または１４記載の不揮発性記憶装置の製造方法。
【請求項１７】
前記イオン注入において注入される元素は、酸素および炭素の少なくともいずれかを含む請求項１３または１４記載の不揮発性記憶装置の製造方法。
【請求項１８】
第１方向に延在し前記第１方向と交差する方向において互いに離間した複数の第１配線と、前記複数の第１配線どうしの間に設けられた第１絶縁部と、を含む第１層と、前記交差する方向と前記第１方向とに対して交差する積層方向において前記第１層と離間した第２層であって、前記第１方向と交差する第２方向に延在し前記第２方向と交差する方向において互いに離間した複数の第２配線と、前記複数の第２配線どうしの間に設けられた第２絶縁部と、を含む前記第２層と、前記第１層と前記第２層との間に設けられた第３層であって、前記複数の第１配線と前記複数の第２配線との間に設けられ酸化シリコンを含む第１部分と、前記第１絶縁部と前記第２絶縁部との間に設けられ酸化シリコンを含む第２部分と、を含む前記第３層と、を含む不揮発性記憶装置の製造方法であって、
前記第２層の上に前記第３層となるシリコン酸化膜を形成する工程と、
前記シリコン酸化膜の上に、前記第１絶縁部と、前記複数の第１配線の一部となる導電膜と、を形成する工程と、
前記第１部分となる領域の密度を前記第２部分となる領域の密度よりも低くする工程と、
前記第１部分の上に前記第１配線を形成する工程と、
を備え、
前記第１部分となる前記領域の前記密度を前記第２部分となる前記領域の前記密度よりも低くする前記工程は、前記シリコン酸化膜の前記第１部分となる前記領域にイオン注入を行うことを含み、
前記イオン注入は、前記第１絶縁部と前記導電膜とをマスクとして行われる不揮発性記憶装置の製造方法。
【請求項１９】
前記イオン注入において注入される元素の原子量は、シリコンの原子量よりも小さい請求項１８記載の不揮発性記憶装置の製造方法。
【請求項２０】
前記イオン注入において注入される元素は、希ガス元素を含む請求項１８記載の不揮発性記憶装置の製造方法。
【請求項２１】
前記イオン注入において注入される元素は、酸素および炭素の少なくともいずれかを含む請求項１８記載の不揮発性記憶装置の製造方法。
【請求項２２】
第１方向に延在し前記第１方向と交差する方向において互いに離間した複数の第１配線と、前記複数の第１配線どうしの間に設けられた第１絶縁部と、を含む第１層と、前記交差する方向と前記第１方向とに対して交差する積層方向において前記第１層と離間した第２層であって、前記第１方向と交差する第２方向に延在し前記第２方向と交差する方向において互いに離間した複数の第２配線と、前記複数の第２配線どうしの間に設けられた第２絶縁部と、を含む前記第２層と、前記第１層と前記第２層との間に設けられた第３層であって、前記複数の第１配線と前記複数の第２配線との間に設けられ酸化シリコンを含む第１部分と、前記第１絶縁部と前記第２絶縁部との間に設けられ酸化シリコンを含む第２部分と、を含む前記第３層と、を含む不揮発性記憶装置の製造方法であって、
前記第２層の上に前記第３層となるシリコン酸化膜を形成する工程と、
前記第１部分となる領域の密度を前記第２部分となる領域の密度よりも低くする工程と、
前記第１部分の上に前記第１配線を形成する工程と、
を備え、
前記第１部分となる前記領域の前記密度を前記第２部分となる前記領域の前記密度よりも低くする前記工程は、前記シリコン酸化膜の前記第１部分となる前記領域にイオン注入を行うことを含み、
前記イオン注入において注入される元素は、酸素および炭素の少なくともいずれかを含む不揮発性記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、不揮発性記憶装置及びその製造方法に関する。
【背景技術】
【０００２】
不揮発性記憶装置として、クロスポイント型の抵抗変化型メモリがある。このような不揮発性記憶装置において、安定した動作が望まれる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−１６５９５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、安定な動作が可能な不揮発性記憶装置及びその製造方法を提供する。
【課題を解決するための手段】
【０００５】
本発明の実施形態によれば、第１層と第２層と第３層と第１電極とを含む不揮発性記憶装置が提供される。前記第１層は、第１方向に延在し前記第１方向と交差する方向において互いに離間した複数の第１配線と、前記複数の第１配線どうしの間に設けられた第１絶縁部と、を含む。前記第２層は、前記交差する方向と前記第１方向とに対して交差する積層方向において前記第１層と離間する。前記第２層は、前記第１方向と交差する第２方向に延在し前記第２方向と交差する方向において互いに離間した複数の第２配線と、前記複数の第２配線どうしの間に設けられた第２絶縁部と、を含む。前記第３層は、前記第１層と前記第２層との間に設けられる。前記第３層は、前記複数の第１配線と前記複数の第２配線との間に設けられ酸化シリコンを含む第１部分と、前記第１絶縁部と前記第２絶縁部との間に設けられ酸化シリコンを含む第２部分と、前記複数の第２配線と前記第１絶縁部との間に設けられ酸化シリコンを含む第３部分と、前記複数の第１配線と前記第２絶縁部との間に設けられ酸化シリコンを含む第４部分と、を含む。前記複数の第１電極は、前記複数の第１配線と前記第１部分との間に設けられる。前記複数の第１電極は、第１材料を含む。前記第２配線は、第２材料を含む。前記第１材料は、前記第２材料よりもイオン化しやすい。前記第１部分乃至前記第４部分は互いに連続する膜である。前記第１部分における密度は、前記第２部分における密度、前記第３部分における密度、および前記第４部分における密度のいずれよりも低い。
【図面の簡単な説明】
【０００６】
【図１】図１（ａ）及び図１（ｂ）は、第１の実施形態に係る不揮発性記憶装置を例示する模式的断面図である。
【図２】第１の実施形態に係る不揮発性記憶装置を例示する模式的平面図である。
【図３】不揮発性記憶装置の特性を例示するグラフ図である。
【図４】図４（ａ）及び図４（ｂ）は、第１の実施形態に係る不揮発性記憶装置の製造方法を例示する模式図である。
【図５】図５（ａ）及び図５（ｂ）は、第１の実施形態に係る不揮発性記憶装置の製造方法を例示する模式図である。
【図６】図６（ａ）及び図６（ｂ）は、第１の実施形態に係る不揮発性記憶装置の製造方法を例示する模式図である。
【図７】図７（ａ）〜図７（ｃ）は、第１の実施形態に係る不揮発性記憶装置の製造方法を例示する模式図である。
【図８】図８（ａ）〜図８（ｃ）は、第１の実施形態に係る不揮発性記憶装置の製造方法を例示する模式図である。
【図９】図９（ａ）〜図９（ｃ）は、第１の実施形態に係る不揮発性記憶装置の製造方法を例示する模式図である。
【図１０】図１０（ａ）〜図１０（ｃ）は、第１の実施形態に係る不揮発性記憶装置の製造方法を例示する模式図である。
【図１１】図１１（ａ）〜図１１（ｆ）は、第１の実施形態に係る不揮発性記憶装置の別の製造方法を例示する工程順模式断面図である。
【図１２】図１２（ａ）及び図１２（ｂ）は、第２の実施形態に係る不揮発性記憶装置を例示する模式的断面図である。
【図１３】不揮発性記憶装置の特性を例示するグラフ図である。
【図１４】図１４（ａ）及び図１４（ｂ）は、第３の実施形態に係る不揮発性記憶装置を例示する模式的断面図である。
【発明を実施するための形態】
【０００７】
以下に、各実施の形態について図面を参照しつつ説明する。  
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。  
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００８】
（第１の実施形態）  
図１（ａ）及び図１（ｂ）は、第１の実施形態に係る不揮発性記憶装置を例示する模式的断面図である。  
図２は、第１の実施形態に係る不揮発性記憶装置を例示する模式的平面図である。
【０００９】
図１（ａ）は、図２に表した不揮発性記憶装置１０１のＡ１−Ａ２線における断面を示す。図１（ｂ）は、図２に表したＢ１−Ｂ２線における断面を示す。
【００１０】
図１（ａ）及び図１（ｂ）に表したように、不揮発性記憶装置１０１は、第１層１０ｓと、第２層２０ｓと、第３層３０ｓと、複数の第１電極１５と、複数の第２電極２５と、を含む。
【００１１】
図２に表したように、不揮発性記憶装置１０１は、さらに制御部６０を含んでもよい。なお、図２においては、見やすさのため、後述の第１絶縁部１３、第２絶縁部２３および第３層３０ｓの図示を省略している。
【００１２】
第３層３０ｓは、第１層１０ｓと第２層２０ｓとの間に設けられる。  
本願明細書において、第１層１０ｓから第２層２０ｓへ向かう方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｘ軸方向とＺ軸方向とに対して垂直な方向をＹ軸方向とする。
【００１３】
第１層１０ｓは、複数の第１配線１１、第１絶縁部１３及び第１電極１５を含む。  複数の第１配線１１のそれぞれは、第１方向（Ｙ軸方向）に延在し、第１方向と交差する方向（この例ではＸ軸方向）において互いに離間する。
【００１４】
第１配線１１には、導電材料を用いる。第１絶縁部１３は、複数の第１配線１１どうしの間に設けられる。第１絶縁部１３の材料としては、例えば窒化シリコンが用いられる。
【００１５】
第２層２０ｓは、Ｘ軸方向及びＹ軸方向に対して交差する積層方向（この例ではＺ軸方向）において第１層１０ｓと離間している。第２層２０ｓは、複数の第２配線２１及び、第２絶縁部２３を含む。
【００１６】
複数の第２配線２１のそれぞれは、Ｙ軸方向と交差する第２方向（この例ではＸ軸方向）に延在し、第２方向と交差する方向において互いに離間する。
【００１７】
第２配線２１には、導電材料を用いる。第２絶縁部２３は、複数の第２配線２１どうしの間に設けられる。第２絶縁部２３の材料の材料としては、例えばシリコン窒化膜が用いられる。
【００１８】
第３層３０ｓは、第１部分３１と、第２部分３２と、第３部分３３と、第４部分３４と、を含む。  
第１部分３１は、複数の第１配線１１と、複数の第２配線２１と、の間に設けられた部分である。第２部分３２は、第１絶縁部１３と第２絶縁部２３との間に設けられた部分である。第３部分３３は、複数の第２配線２１と第１絶縁部１３との間に設けられた部分である。第４部分３４は、複数の第１配線１１と第２絶縁部２３との間に設けられた部分である。
【００１９】
第１部分３１、第２部分３２、第３部分３３及び第４部分３４のそれぞれは、酸化シリコンを含む。第１部分３１における密度（体積あたりの質量）は、第２部分３２、第３部分３３および第４部分３４のそれぞれにおける密度よりも低い。
【００２０】
この例では、第３部分３３および第４部分３４のそれぞれの密度は、第２部分３２の密度と同等である。ただし、実施形態においては、第３部分３３及び第４部分３４のいずれかの密度は、第１部分３１の密度と同等であってもよい。
【００２１】
第１部分３１の密度は、例えば２．０ｇ／ｃｍ３以下に設定されることが好ましい。例えば、第１部分３１の密度は、１．０ｇ／ｃｍ３以上２．０ｇ／ｃｍ３以下である。
【００２２】
第１部分３１の密度と第２部分３２の密度との差は、例えば、０．０５ｇ／ｃｍ３以上に設定されることが好ましい。例えば、第１部分３１の密度と第２部分３２の密度との差は、０．０５ｇ／ｃｍ３以上１．０ｇ／ｃｍ３以下である。
【００２３】
例えば、第１部分３１〜第４部分３４は、空隙を含む。第１部分３１における空隙の割合（単位体積あたりの隙間の割合）は、第２部分３２における空隙の割合よりも高い。また、第１部分３１における空隙の割合は、第３部分３３における空隙の割合よりも高く、第４部分３４における空隙の割合よりも高い。
【００２４】
第１電極１５は、複数の第１配線１１のそれぞれと第１部分３１との間に設けられる。第１電極１５は、イオン化しやすい第１材料を含む。第１材料は、イオン化しやすい金属元素として、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、マンガン（Ｍｎ）、鉄（Ｆｅ）、亜鉛（Ｚｎ）、錫（Ｓｎ）、インジウム（Ｉｎ）、パラジウム（Ｐｄ）、鉛（Ｐｂ）及びビスマス（Ｂｉ）の少なくともいずれかを含む。
【００２５】
第２電極２５は、複数の第２配線２１のそれぞれと第１部分３１との間に設けられる。第２電極２５は、イオン化しにくい第２材料を含む。第２材料は、第１材料よりもイオン化しにくい。第２材料は、例えば、タングステン（Ｗ）、プラチナ（Ｐｔ）、タンタル（Ｔａ）およびモリブデン（Ｍｏ）の少なくともいずれかを含む。また、チタン窒化物（ＴｉＮ）、タンタル窒化物（ＴａＮ）、タングステン窒化物（ＷＮ）等の金属窒化物を用いてもよい。不純物がドープされた半導体材料、例えばシリコン（Ｓｉ）やゲルマニウム（Ｇｅ）等を用いてもよい。第２電極２５は、イオン化しにくい金属からなることが好ましい。
【００２６】
なお、第１電極１５に用いられる材料と、第１配線１１に用いられる材料と、を同じにして、第１電極１５を省略してもよい。同様に、第２電極２５に用いられる材料と、第２配線２１に用いられる材料と、を同じにして、第２電極２５を省略してもよい。電極の材料と配線の材料とを、共通の材料とすることで製造工程数の削減が可能となる。
【００２７】
次に、不揮発性記憶装置１０１の動作について説明する。不揮発性記憶装置は、例えば、クロスポイント型の抵抗変化型メモリである。抵抗変化型メモリは、例えば、抵抗変化層を２つの電極で挟んだ２端子構造によって、記憶素子部が構成される不揮発性メモリである。
【００２８】
第１配線１１の端部、及び、第２配線２１の端部は、制御部６０に接続されている。制御部６０は、第１配線１１と第２配線２１との間の電圧を制御する。これにより、第１電極１５及び第２電極２５を介して、第１部分３１に所定の電圧が印加される。  
第１配線１１は、不揮発性記憶装置１０１のビットライン及びワードラインのいずれか一方として機能する。第２配線２１は、不揮発性記憶装置１０１のビットライン及びワードラインのいずれか他方として機能する。
【００２９】
第１部分３１の電気抵抗は、第１配線１１と第２配線２１との間の電圧によって変化する。つまり、第１部分３１は、不揮発性記憶装置１０１において、情報を記憶する複数のセル（抵抗変化メモリ素子、抵抗変化層）として機能する。
【００３０】
不揮発性記憶装置１０１において、複数のセルは、第１配線１１と第２配線２１とが互いに交差する位置（クロスポイント）に設けられる。そして、第２部分３２〜第４部分３４は、複数のセルを分離する絶縁部として機能する。
【００３１】
例えば、図１（ａ）に表したように、第１部分３１は、Ｘ−Ｙ平面において並ぶ複数のセル（第１セル部３１ａ、第２セル部３１ｂ等）を含む。  
第１セル部３１ａは、第１電極１５（電極１５ａ）を介して第１配線１１（配線１１ａ）と電気的に接続され、第２電極２５（電極２５ａ）を介して第２配線２１（配線２１ａ）と電気的に接続されている。  
第２セル部３１ｂは、第１電極１５（電極１５ｂ）を介して第１配線１１（配線１１ｂ）と電気的に接続され、第２電極２５（電極２５ｂ）を介して配線２１ａと電気的に接続されている。
【００３２】
以下、一例として、第１部分３１の第１セル部３１ａにおける動作について説明する。但し、他のセルに対する動作も同様である。
【００３３】
まず、書込動作について説明する。第２電極２５に対して正の書込電圧（Ｖｓｅｔ）を第１電極１５に印加することで、第１セル部３１ａに書込電圧を印加する。これにより、第１セル部３１ａと接続された第１電極１５に含まれる金属元素がイオン化し、第１セル部３１ａ内で析出してフィラメントを形成する。これにより、第１セル部３１ａは、高抵抗状態から低抵抗状態に遷移する。
【００３４】
次に、消去動作について説明する。第２電極２５に対して負の消去電圧（Ｖｒｅｓｅｔ）を第１電極１５に印加することで、例えば、第１セル部３１ａに消去電圧を印加する。これにより、第２電極２５と第１電極１５との間に電界が発生し、フィラメントが消失する。これにより、第１セル部３１ａは、低抵抗状態から高抵抗状態に遷移する。
【００３５】
第２電極２５がイオン化しやすい金属元素を含む場合、消去電圧の印加によって、第１セル部３１ａ内に第２電極２５に含まれる金属から成るフィラメントが形成されてしまうことがある。この場合、第１セル部３１ａ内のフィラメントを消去することができない。したがって、第２電極２５は、イオン化しにくい金属からなることが好ましい。
【００３６】
次に、読出動作について説明する。第２電極２５と第１電極１５との間に読出電圧（Ｖｒｅａｄ）を印加することで、第１セル部３１ａに読出電圧を印加する。そして、流れる電流を検出することにより、第１セル部３１ａが低抵抗状態であるか高抵抗状態であるかを判定する。読出電圧の絶対値は、書込電圧の絶対値よりも小さく、消去電圧の絶対値よりも小さい値に設定される。
【００３７】
図３は、不揮発性記憶装置の特性を例示するグラフ図である。  
図３は、実施形態に係る不揮発性記憶装置１０１のメモリセルと同様の構成を有するメモリ素子において、セルに含まれる酸化シリコンの密度を変化させた場合の実験結果を例示している。各素子は、酸化シリコンの密度において異なり、その他の電極等については共通である。酸化シリコンの密度は、膜の形成条件によって変化させることができる。
【００３８】
図３の横軸は、シリコン酸化膜の密度（ｇ／ｃｍ３）を表す。図３の縦軸は、書込電圧Ｖｓｅｔ（Ｖ）を表す。ここで、書込電圧Ｖｓｅｔは、セルに流れる電流値が所定の値となる時の電圧である。
【００３９】
図３に表したように、密度が低いシリコン酸化膜を抵抗変化層とする素子の動作電圧は、密度が高いシリコン酸化膜を抵抗変化層とする素子の動作電圧よりも、低い。図３では、密度が２．０ｇ／ｃｍ３よりも高いシリコン酸化膜を用いた場合、密度の増加に伴って、動作電圧Ｖｓｅｔが上昇する。
【００４０】
他のメモリと比べて、抵抗変化型メモリのセル構造は、簡易である。このため、抵抗変化型メモリのスケーリングは比較的容易であると考えられている。抵抗変化型メモリは、広く製品として応用されているＮＡＮＤ型フラッシュメモリなどの既存製品を置き換える、次世代の大容量記憶装置の有力候補として注目を集めている。
【００４１】
実施形態に係る不揮発性記憶装置のようなクロスポイント型のメモリ構造を用いることで、抵抗変化型メモリを用いて大容量記憶装置を実現することができる。しかしながら、クロスポイント型のメモリ構造においては、書込等の動作時に目的のメモリセルではなく、隣のセルとの間に斜めに電界が掛かるクロストークが生じることがある。
【００４２】
例えば、第１セル部３１ａにおいて書込を行う場合を考える。第１セル部３１ａに接続された配線１１ａと、第１セル部３１ａに接続された配線２１ａと、の間に書込電圧を印加すると、配線１１ａと配線２１ａとの間に電界Ｅｆ１が発生する。これにより、第１セル部３１ａ内にフィラメントが形成される。しかし、配線１１ａと配線２１ａとの間に書込電圧を印加したとき、第１セル部３１ａと隣のセル（例えば第２セル部３１ｂ）との間に斜めの電界Ｅｆ２が発生する。この斜めの電界Ｅｆ２は、例えば、電極１５ａと電極２５ｂとの間に生じる。このようなクロストークによって、第１セル部３１ａと隣のセルとの間のシリコン酸化膜（この例では第３部分３３）が低抵抗化してしまう懸念がある。これにより、正常な動作が妨げられる可能性がある。
【００４３】
これに対して、実施形態においては、低密度なシリコン酸化膜である第１部分３１の周囲には、高密度なシリコン酸化膜（第２部分３２など）が設けられている。図３に示したとおり、電極が同じであれば、低密度なシリコン酸化膜を抵抗変化層とする素子に比べて、高密度なシリコン酸化膜を抵抗変化層とする素子の動作電圧は、高い。そこで、実施形態に係る不揮発性記憶装置１０１において、例えば、メモリセルの書込電圧を、高密度な第２部分３２における動作電圧と、低密度な第１部分３１における動作電圧と、の間に設定する。これにより、斜めの電界Ｅｆ２によって隣合ったセル同士の間のシリコン酸化膜が低抵抗化することを抑制することができ、クロストークを抑制することができる。したがって、安定な動作が可能となる。
【００４４】
また、第１絶縁部１３は、第１配線１１同士の間に位置する。このため、２本の第１配線１１間に電圧が印加された場合、第１絶縁部１３に電界が掛かる。このとき、第１絶縁部１３に低抵抗化が生じる可能性があり、これにより、不揮発性記憶装置の動作が不安定となる可能性がある。シリコン窒化膜においては、シリコン酸化膜に比べて、低抵抗化が生じる電圧が高い。このため、シリコン窒化膜は、配線を隔てる層間絶縁膜として好ましい。第１絶縁部１３にシリコン窒化膜を用いることで、安定的な動作が可能となる。但し、実施形態においては、第１絶縁部１３にシリコン酸化膜を用いてもよい。この場合には、第１絶縁部１３の密度は、第１部分３１の密度よりも高いことが好ましい。
【００４５】
次に、実施形態に係る不揮発性記憶装置の製造方法について説明する。以下では、第１電極１５の材料と第１配線１１の材料とが同じであり、第２電極２５の材料と第２配線２１の材料とが同じである場合について説明する。
【００４６】
図４（ａ）及び図４（ｂ）は、実施形態に係る不揮発性記憶装置の製造方法を例示する模式図である。図４（ｂ）は、模式的平面図であり、図４（ａ）は、図４（ｂ）に示すＣ１−Ｃ２線における模式的断面図である。
【００４７】
まず、複数の第２配線２１と、第２絶縁部２３と、を含む第２層２０ｓを形成する。図４（ｂ）に示すように、第２絶縁部２３は、複数の直線状パターンを有する。すなわち、第２絶縁部２３は、Ｘ軸方向に延在し、Ｙ軸方向において互いに離間した複数の部分２３ｐを含む。第２層２０ｓでは、Ｚ軸方向に沿って見たときに、第２配線２１と部分２３ｐとが交互に並んでいる。
【００４８】
既に述べたとおり、第２配線２１は、イオン化しにくい金属からなることが好ましい。この例では第２絶縁部２３の材料として、シリコン窒化膜を用いる。
【００４９】
図５（ａ）及び図５（ｂ）は、図４（ａ）及び図４（ｂ）に続く、不揮発性記憶装置の製造方法を例示する模式図である。図５（ｂ）は、模式的平面図であり、図５（ａ）は、図５（ｂ）に示すＤ１−Ｄ２線における模式的断面図である。
【００５０】
図５（ａ）及び図５（ｂ）に示すように、第２層２０ｓの上に、高密度なシリコン酸化膜３０ｆを形成する。シリコン酸化膜３０ｆは、第３層３０ｓとなる膜である。シリコン酸化膜３０ｆの形成には、ＡＬＤ（Atomic Layer Deposition）法やＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）法などを用いることができる。シリコン酸化膜３０ｆの厚さは、３ナノメートル（ｎｍ）以上１０ｎｍ以下であることが望ましい。
【００５１】
図６（ａ）及び図６（ｂ）は、図５（ａ）及び図５（ｂ）に続く、不揮発性記憶装置の製造方法を例示する模式図である。図６（ｂ）は、模式的平面図であり、図６（ａ）は、図６（ｂ）に示すＥ１−Ｅ２線における模式的断面図である。
【００５２】
図６（ａ）及び図６（ｂ）に示すように、シリコン酸化膜３０ｆの上に、第１絶縁部１３を形成する。第１絶縁部１３は、Ｚ軸方向に沿って見たときに、複数の平行な直線状のパターンを有する。すなわち、第１絶縁部１３は、Ｙ軸方向に沿って延在し、Ｘ軸方向において互いに離間した複数の部分１３ｐを含む。第１絶縁部１３は、後に、第１層１０ｓに含まれる第１配線１１同士の間を埋める絶縁膜となる。
【００５３】
第１絶縁部１３には、シリコン窒化膜を用いることが好ましい。シリコン窒化膜は、シリコン酸化膜に比べて高密度であるため、後述のイオン注入を行う際に、マスクとして用いることができる。
【００５４】
図７（ａ）〜図７（ｃ）は、図６（ａ）及び図６（ｂ）に続く、不揮発性記憶装置の製造方法を例示する模式図である。図７（ｃ）は模式的平面図であり、図７（ａ）は、図７（ｃ）に示すＦ１−Ｆ２線における模式的断面図である。図７（ｂ）は、図７（ｃ）に示すＧ１−Ｇ２線における模式的断面図である。
【００５５】
図７（ａ）〜図７（ｃ）に示すように、シリコン酸化膜３０ｆおよび第１絶縁部１３の上に導電膜１１ｆを形成する。導電膜１１ｆは、後に複数の第１配線１１の一部となる膜である。
【００５６】
導電膜１１ｆは、Ｚ軸方向に沿って見たときに、複数の平行な直線状のパターンを有する。すなわち、導電膜１１ｆは、Ｘ軸方向に延在し、Ｙ軸方向において互いに離間した複数の部分１１ｐを含む。
【００５７】
複数の部分１１ｐは、Ｘ−Ｙ平面に投影したときに、第２配線２１同士の間に位置し、第２絶縁部２３と重なる。導電膜１１ｆの直線状パターンの幅は、第２絶縁部２３の直線状パターンの幅と同様である。また、導電膜１１ｆの直線状パターンの間隔は、第２絶縁部２３の直線状パターンの間隔と同様である。  
導電膜１１ｆには、前述のイオン化しやすい金属元素（第１材料）が用いられる。
【００５８】
図８（ａ）〜図８（ｃ）は、図７（ａ）〜図７（ｃ）に続く、不揮発性記憶装置の製造方法を例示する模式図である。図８（ｃ）は模式的平面図であり、図８（ａ）は、図８（ｃ）に示すＨ１−Ｈ２線における模式的断面図である。図８（ｂ）は、図８（ｃ）に示すＩ１−Ｉ２線における模式的断面図である。
【００５９】
図８（ａ）〜図８（ｃ）に示すように、シリコン酸化膜３０ｆを加工して、第１部分３１〜第４部分３４を含む第３層３０ｓを形成する。
【００６０】
第１部分３１となる領域の密度を第２部分３２〜第４部分３４となる領域の密度よりも低くする方法として、イオン注入を行う方法が用いられる。高密度なシリコン酸化膜３０ｆに炭素や酸素を添加することで、イオンが注入された部分のみを低密度化することができる。シリコンよりも軽い（原子量の小さい）元素を添加することにより、組成を変化させ、密度を低下させることができる。また、原子量の大きい希ガス元素を注入することにより、シリコン酸化膜３０ｆにダメージを与えて低密度化することができる。シリコン酸化膜３０ｆに打ち込まれた元素が、シリコン酸化膜３０ｆを構成するシリコンや酸素に衝突して空孔を作るため、低密度な状態が形成される。
【００６１】
この例では、導電膜１１ｆの上から、シリコン酸化膜３０ｆにイオン注入を行う。このとき、第１絶縁部１３および導電膜１１ｆは、マスクとして働く。第１絶縁部１３および導電膜１１ｆで覆われていない領域（第１部分３１となる領域）にイオンが注入される。このようにして、イオンが注入された密度の低い第１部分３１と、イオンが注入されず密度の高い第２部分３２〜第４部分３４と、が形成される。
【００６２】
第１絶縁部１３の厚さは厚い方が好ましく、導電膜１１ｆの厚さも厚い方が好ましい。これにより、第１絶縁部１３の下部および導電膜１１ｆの下部に位置するシリコン酸化膜にイオンが注入されにくくすることができる。第１絶縁部１３の厚さ及び導電膜１１ｆの厚さは、それぞれ３０ｎｍ以上であることが好ましい。また、第１絶縁部１３の密度及び導電膜１１ｆの密度は、それぞれシリコン酸化膜３０ｆの密度よりも高いことが望ましい。
【００６３】
なお、低密度なシリコン酸化膜を形成した後に、一部を高密度化して第２部分３２〜第４部分３４を形成する方法を用いてもよい。低密度なシリコン酸化膜は、プラズマＣＶＤ等の方法によって形成することができる。低密度なシリコン酸化膜の第２部分３２等になる領域に、シリコンやリン、ゲルマニウムなど、膜を構成する元素よりも原子番号の大きな元素を添加することにより高密度な状態を形成することができる。
【００６４】
図９（ａ）〜図９（ｃ）は、図８（ａ）〜図８（ｃ）に続く、不揮発性記憶装置の製造方法を例示する模式図である。図９（ｃ）は模式的平面図であり、図９（ａ）は、図９（ｃ）に示すＪ１−Ｊ２線における模式的断面図である。図９（ｂ）は、図９（ｃ）に示すＫ１−Ｋ２線における模式的断面図である。
【００６５】
図９（ａ）〜図９（ｃ）に示すように、第１絶縁部１３、導電膜１１ｆおよび第３層３０ｓの上に導電膜１１ｇを形成する。これにより、第１絶縁部１３の直線状パターン同士の間の隙間が埋められる。導電膜１１ｇは、後に第１配線１１の一部となる膜である。導電膜１１ｇに用いられる材料は、例えば導電膜１１ｆに用いられる材料と同様である。
【００６６】
図１０（ａ）〜図１０（ｃ）は、図９（ａ）〜図９（ｃ）に続く、不揮発性記憶装置の製造方法を例示する模式図である。図１０（ｃ）は模式的平面図であり、図１０（ａ）は、図１０（ｃ）に示すＬ１−Ｌ２線における模式的断面図である。図１０（ｂ）は、図１０（ｃ）に示すＫ１−Ｋ２線における模式的断面図である。
【００６７】
図１０（ａ）〜図１０（ｃ）に示すように、導電膜１１ｇ（および導電膜１１ｆ）の表面をＣＭＰ（Chemical Mechanical Polishing）によって平坦化する。例えば、第１絶縁部１３の表面が露出するまで研磨する。これにより、第１部分３１ｔの上に第１配線１１が形成される。
【００６８】
以上説明したようにして、配線と電極とを共有化したクロスポイント型のメモリ素子構造を有する不揮発性記憶装置１０１が作製される。第１配線１１／第１部分３１／第２配線２１からなる部分が１つのメモリセル部（抵抗変化メモリ素子）となる。
【００６９】
例えば、メモリセル部を作製する方法として、シリコン酸化膜などをピラー状に加工する参考例の方法がある。ピラー加工ではメモリセル部の周辺がエッチングされる。このとき、メモリセル部の側壁が露出した状態になるため、側壁においてリデポジション（re-deposition：再付着）が生じる場合がある。側壁に付着した再付着物（リデポ物）が導電性を持つ場合は、セル側壁でリーク電流が流れ、正常な動作が妨げられる場合がある。
【００７０】
これに対して、実施形態においては、シリコン酸化膜３０ｆを形成した後に、イオン注入を行うことで、抵抗変化層（第１部分３１）と、層間絶縁膜（第２部分３２）と、を作り分ける。このため、参考例のようなセル側壁部の加工プロセスがない。したがって、セル側壁の再付着物による側壁リークの発生を抑制することができ、安定な動作が可能となる。
【００７１】
次に、実施形態に係る不揮発性記憶装置の、別の製造方法について説明する。この方法では、エッチングを用いて、高密度なシリコン酸化膜と、低密度なシリコン酸化膜と、を作り分ける。  
図１１（ａ）〜図１１（ｆ）は、第１の実施形態に係る不揮発性記憶装置の別の製造方法を例示する工程順模式断面図である。
【００７２】
まず、図１１（ａ）に示すように、第２層２０ｓを形成する。そして、第２層２０ｓの上に低密度なシリコン酸化膜３０ｊを形成する。シリコン酸化膜３０ｊは、低密度な第１部分３１となる膜である。さらに、シリコン酸化膜３０ｊの上に、イオン源電極材料（第１電極１５の材料）を用いて導電膜１１ｊを形成する。その後、導電膜１１ｊの上にレジスト１８を形成する。レジスト１８は、最終的にメモリセルとなる部分をマスクするマスクパターンを有する。
【００７３】
その後、図１１（ｂ）に示すように、レジスト１８をマスクとしてエッチングを行い、マスクされていない低密度なシリコン酸化膜３０ｊの一部と、導電膜１１ｊの一部を除去する。
【００７４】
次に、図１１（ｃ）に示すように、レジスト１８を除去する。これにより、第１部分３１が形成される。
【００７５】
その後、図１１（ｄ）に示すように、第２層２０ｓ、第１部分３１および導電膜１１ｊの上に、高密度なシリコン酸化膜３０ｋを形成する。シリコン酸化膜３０ｋは、層間絶縁膜（第２〜第４部分３２〜３４）となる膜である。ここで形成されるシリコン酸化膜３０ｋの厚さは、図１１（ａ）で形成した低密度なシリコン酸化膜３０ｊよりも厚くなるように設定される。これにより、層間絶縁膜を形成することができる。
【００７６】
次に、図１１（ｅ）に示すように、ＣＭＰによって、導電膜１１ｊが露出するまで表面を研磨する。これにより、互いに密度差を有するシリコン酸化膜によって形成された第３層３０ｓが完成する。
【００７７】
その後、図１１（ｆ）に示すように、第３層３０ｓの上に絶縁膜を形成しパターニングすることで、第１絶縁部１３を形成する。さらに、導電膜を形成し、ＣＭＰによって表面を平坦化することで、第１配線１１を形成する。これにより、第１層１０ｓが形成される。
【００７８】
以上説明したように、イオン注入を行う方法以外に、互いに密度の異なる２種類のシリコン酸化膜を成膜することで、メモリ素子を形成してもよい。
【００７９】
（第２の実施形態）  
図１２（ａ）及び図１２（ｂ）は、第２の実施形態に係る不揮発性記憶装置を例示する模式的断面図である。  
本実施形態に係る不揮発性記憶装置１０２は、図２に表した構成と同様の構成を有する。図１２（ａ）は、図２のＡ１−Ａ２線における断面に対応し、図１２（ｂ）は、図２のＢ１−Ｂ２線における断面に対応する。
【００８０】
不揮発性記憶装置１０２においても、第１層１０ｓ及び第２層２０ｓが設けられる。これらについては、不揮発性記憶装置１０１と同様なので、説明を省略する。不揮発性記憶装置１０２においては、不揮発性記憶装置１０１の第３層３０ｓの代わりに第３層３０ｔが設けられる。
【００８１】
第３層３０ｔは、第１部分３１ｔ〜第４部分３４ｔを含む。  
第１部分３１ｔは、複数の第１配線１１と、複数の第２配線２１と、の間に設けられた部分である。第２部分３２ｔは、第１絶縁部１３と第２絶縁部２３との間に設けられた部分である。第３部分３３ｔは、複数の第２配線２１と第１絶縁部１３との間に設けられた部分である。第４部分３４ｔは、複数の第１配線１１と第２絶縁部２３との間に設けられた部分である。
【００８２】
第１部分３１ｔ〜第４部分３４ｔのそれぞれは、酸化シリコンを含む。さらに、第１部分３１ｔは、炭素（Ｃ）を含む。  
第２部分３２ｔ、第３部分３３ｔおよび第４部分３４ｔのそれぞれにおける炭素濃度は、第１部分３１ｔにおける炭素濃度よりも低い。
【００８３】
第１部分３１ｔにおける炭素濃度は、１原子パーセント（ａｔ％）以上であることが好ましい。例えば、第１部分３１ｔの密度は、１ａｔ％以上２０ａｔ％以下である。
【００８４】
第２部分３２ｔ〜第４部分３４ｔのそれぞれにおける炭素濃度は、１ａｔ％未満であることが好ましい。また、第２部分３２ｔ〜第４部分３４ｔは、炭素を含まなくてもよい。
【００８５】
第１配線１１と第２配線２１との間の電圧に応じて、第１部分３１ｔの抵抗が変化する。すなわち、第１部分３１ｔは、情報を記憶する複数のセル（抵抗変化メモリ素子、抵抗変化層）として機能する。不揮発性記憶装置１０２においても、不揮発性記憶装置１０１と同様にして、書込動作、消去動作および読出動作が行われる。
【００８６】
図１３は、不揮発性記憶装置の特性を例示するグラフ図である。  
図１３は、実施形態に係る不揮発性記憶装置１０２のメモリセルと同様の構成を有するメモリ素子において、セルに含まれる炭素の濃度を変化させた場合の実験結果を例示している。各素子は、酸化シリコンにおける炭素濃度において異なり、その他の電極等の構成は共通である。例えば、酸化シリコンの形成条件によって、炭素濃度を変化させることができる。
【００８７】
図１３の横軸は、セルに含まれる酸化シリコンにおける炭素濃度（ａｔ％）を表す。図１３の縦軸は、書込電圧Ｖｓｅｔ（Ｖ）を表す。
【００８８】
図１３では、炭素濃度が１ａｔ％未満の場合と、炭素濃度が１６ａｔ％程度の場合と、を示す。図１３から分かるように、炭素濃度が高いシリコン酸化膜を抵抗変化層とする素子の動作電圧は、炭素濃度が低いシリコン酸化膜を抵抗変化層とする素子の動作電圧よりも、低い。
【００８９】
本実施形態においては、炭素濃度が高いメモリセル部（第１部分３１ｔ）の周囲に、炭素濃度が低い層間絶縁膜（第２部分３２ｔ等）が設けられている。第２部分３２ｔは、第１部分３１ｔに比べて、動作電圧が高く、低抵抗になりにくい。これにより、隣合ったセル同士の間のシリコン酸化膜が低抵抗化することを抑制できる。不揮発性記憶装置において、安定な動作を行うことができる。
【００９０】
さらに、不揮発性記憶装置１０２の製造は、第１の実施形態と同様に実施することができる。すなわち、炭素をイオン注入することによって、メモリセル部を形成することができる。このため、セル側壁においてエッチングによる再付着物が生じず、リーク電流の発生を抑制することができる。
【００９１】
（第３の実施形態）  
図１４（ａ）及び図１４（ｂ）は、第３の実施形態に係る不揮発性記憶装置を例示する模式的断面図である。  
図１４（ａ）に示すように、不揮発性記憶装置１０３は、第１層１０ｓ、第２層２０ｓ及び第３層３０ｓに加えて、第４層４０ｓおよび第５層５０ｓを含む。第５層５０ｓは、第４層４０ｓと第１層１０ｓとの間に設けられる。
【００９２】
第４層４０ｓは、複数の第３配線４３を含む。複数の第３配線４３のそれぞれは、Ｘ軸方向に延在し、Ｙ軸方向において互いに離間する。第３配線４３のそれぞれの間には絶縁膜が設けられる。第３配線４３の構成や材料などは、第２配線２１と同様である。
【００９３】
第５層５０ｓは、第５部分５５と、第６部分５６と、を含む。第５部分５５は、複数の第１配線１１と、複数の第３配線４３と、の間に設けられた部分である。第５部分５５は、情報を記憶する複数のセル（抵抗変化メモリ素子）となる。
【００９４】
第６部分５６は、第５層５０ｓのうち第５部分５５以外の部分である。第６部分５６は、複数のセル（第５部分５５）とＸ−Ｙ平面内において並び、各セルの間に設けられる。第５部分５５の構成や材料は、第１部分３１と同様である。第６部分５６の構成や材料は、第２部分３２〜第４部分３４と同様である。
【００９５】
このように、不揮発性記憶装置１０３においては、情報を記憶するセルがＺ軸方向において積層されている。例えば、不揮発性記憶装置１０３の構造は、第１層１０ｓを通りＸ−Ｙ平面に平行な平面を対称面として、面対称である。第１の実施形態と同様の工程を繰り返すことで、不揮発性記憶装置１０３を製造することができる。
【００９６】
第１層１０ｓ／第３層３０ｓ／第２層２０ｓの積層体をメモリセル層ＭＣ１、第１層１０ｓ／第５層５０ｓ／第４層４０ｓの積層体をメモリセル層ＭＣ２、とする。メモリセル層ＭＣ１の素子を動作させるためには、第１配線１１と第２配線２１との間に電圧を印加する。このとき、第１配線１１と接する位置に配置された第１電極１５からイオン化した金属が第１部分３１に移動してフィラメントを形成する。これにより、第１部分３１は低抵抗状態となる。
【００９７】
メモリセル層ＭＣ２の素子を動作させるためには、第１配線１１と第３配線４３との間に電圧を印加する。このとき、第１配線１１と接する位置に配置された電極１６からイオン化した金属が第５部分５５に移動してフィラメントを形成する。これにより、第５部分５５は低抵抗状態となる。
【００９８】
なお、この例では、第１配線１１と第５部分５５との間に電極１６が設けられ、第３配線４３と第５部分５５との間に電極４５が設けられている。但し、図１４（ｂ）に表した不揮発性記憶装置１０４のように、配線材料と電極材料を共通として、電極の形成を省略してもよい。また、第３層３０ｓや第５層５０ｓの代わりに第２の実施形態において説明した第３層３０ｔと同様の層を形成してもよい。
【００９９】
本実施形態による不揮発性記憶装置は、第１及び第２の実施形態と同様にして、安定した動作が可能である。さらに、メモリセル層を積層することによって、メモリ装置を高集積化することができる。
【０１００】
実施形態によれば、安定な動作が可能な不揮発性記憶装置及びその製造方法が提供できる。
【０１０１】
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
【０１０２】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、配線、電極および絶縁部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。  
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【０１０３】
その他、本発明の実施の形態として上述した不揮発性記憶装置およびその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての不揮発性記憶装置およびその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
【０１０４】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【０１０５】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１０６】
１０ｓ…第１層、  １１、１１ａ、１１ｂ…第１配線、  １１ｆ、１１ｇ、１１ｊ…導電膜、  １１ｐ…導電膜の部分、  １３…第１絶縁部、  １３ｐ…第１絶縁部の部分、  １５、１５ａ、１５ｂ…第１電極、  １６…電極、  ２０ｓ…第２層、  ２１、２１ａ…第２配線、  ２３…第２絶縁部、  ２３ｐ…第２絶縁部の部分、  ２５、２５ａ、２５ｂ…第２電極、  ３０ｆ、３０ｊ、３０ｋ…シリコン酸化膜、  ３０ｓ、３０ｔ…第３層、  ３１、３１ｔ…第１部分、  ３１ａ…第１セル部、  ３１ｂ…第２セル部、  ３２、３２ｔ…第２部分、  ３３、３３ｔ…第３部分、  ３４、３４ｔ…第４部分、  ４０ｓ…第４層、  ４３…第３配線、  ４５…電極、  ５０ｓ…第５層、  ５５…第５部分、  ５６…第６部分、  ６０…制御部、  １０１〜１０４…不揮発性記憶装置、  ＣＤ…炭素濃度、  Ｄｎｓ…密度、  Ｅｆ１、Ｅｆ２…電界、  ＭＣ１、ＭＣ２…メモリセル層、  Ｖｓｅｔ…書込電圧
【図１】
0006581370.tif 000002
【図２】
0006581370.tif 000003
【図３】
0006581370.tif 000004
【図４】
0006581370.tif 000005
【図５】
0006581370.tif 000006
【図６】
0006581370.tif 000007
【図７】
0006581370.tif 000008
【図８】
0006581370.tif 000009
【図９】
0006581370.tif 000010
【図１０】
0006581370.tif 000011
【図１１】
0006581370.tif 000012
【図１２】
0006581370.tif 000013
【図１３】
0006581370.tif 000014
【図１４】
0006581370.tif 000015