(57)【特許請求の範囲】
【請求項１】
入力電圧を入力する入力端子と負荷に接続された出力端子との間に接続されたスイッチ素子のゲートに電圧を印加して前記スイッチ素子をオンオフ動作させるゲート駆動回路であって、
前記入力電圧の変動範囲に対応して、前記スイッチ素子のゲート−ソース間電圧を、前記スイッチ素子がオンする閾値電圧以上の電圧に調整するゲート−ソース間電圧制御回路を備え、
前記ゲート−ソース間電圧制御回路は、
一端が電源に接続された定電流源と、
一端が前記定電流源の他端と前記スイッチ素子のゲートに接続された抵抗と、
前記抵抗の他端にソースが接続され、前記スイッチ素子のソースにゲートが接続され、ドレインが固定電位に設定された前記スイッチ素子とは異種のスイッチと、
を備えることを特徴とするゲート駆動回路。
【請求項２】
前記スイッチ素子は、Ｎ型のＭＯＳＦＥＴからなり、前記スイッチは、Ｐ型のＭＯＳＦＥＴからなることを特徴とする請求項１記載のゲート駆動回路。
【請求項３】
前記スイッチ素子は、Ｎ型のＭＯＳＦＥＴからなる第１スイッチ素子とＮ型のＭＯＳＦＥＴからなる第２スイッチ素子とからなり、
前記第１スイッチ素子のドレインに前記入力電圧が入力され、前記第２スイッチ素子のドレインが前記出力端子に接続され、前記第１スイッチ素子のソースと前記第２スイッチ素子とのソースが前記スイッチのゲートに接続され、前記第１スイッチ素子のゲートと前記第２スイッチ素子のゲートが前記定電流源の他端と前記抵抗の一端とに接続されることを特徴とする請求項１又は請求項２記載のゲート駆動回路。
【請求項４】
入力電圧を入力する入力端子と負荷に接続された出力端子との間に接続されたスイッチ素子のゲートに電圧を印加して前記スイッチ素子をオンオフ動作させるゲート駆動回路であって、
前記入力電圧の変動範囲に対応して、前記スイッチ素子のゲート−ソース間電圧を、前記スイッチ素子がオンする閾値電圧以上の電圧に調整するゲート−ソース間電圧制御回路を備え、
前記ゲート−ソース間電圧制御回路は、
電源にドレインが接続され、前記スイッチ素子のソースにゲートが接続され、前記スイッチ素子とは異種のスイッチと、
一端が前記スイッチのソースに接続され、他端が前記スイッチ素子のゲートに接続された抵抗と、
一端が前記抵抗の他端に接続され、他端が固定電位に設定された定電流源と、
を備え、
前記スイッチ素子は、Ｐ型のＭＯＳＦＥＴからなり、前記スイッチは、Ｎ型のＭＯＳＦＥＴからなることを特徴とするゲート駆動回路。
【請求項５】
前記スイッチ素子は、Ｐ型のＭＯＳＦＥＴからなる第１スイッチ素子とＰ型のＭＯＳＦＥＴからなる第２スイッチ素子とからなり、
前記第１スイッチ素子のドレインに前記入力電圧が入力され、前記第２スイッチ素子のドレインが前記出力端子に接続され、前記第１スイッチ素子のソースと前記第２スイッチ素子とのソースが前記スイッチのゲートに接続され、前記第１スイッチ素子のゲートと前記第２スイッチ素子のゲートが前記定電流源の一端と前記抵抗の他端とに接続されることを特徴とする請求項４記載のゲート駆動回路。
【請求項６】
前記定電流源は、第１のＭＯＳＦＥＴと、前記抵抗に接続される第２のＭＯＳＦＥＴとからなるミラー回路であり、
さらに、直流電源の電圧を可変することにより前記第１のＭＯＳＦＥＴを介して前記第２のＭＯＳＦＥＴに流れる電流を可変させ、前記抵抗の電圧降下を可変させることにより前記スイッチ素子のゲート−ソース間電圧を可変させるゲート電圧可変回路を備えることを特徴とする請求項１乃至請求項３のいずれか１項記載のゲート駆動回路。
【請求項７】
入力電圧を入力する入力端子と負荷に接続された出力端子との間に接続されたスイッチ素子のゲートに電圧を印加して前記スイッチ素子をオンオフ動作させるゲート駆動回路であって、
前記入力電圧の変動範囲に対応して、前記スイッチ素子のゲート−ソース間電圧を、前記スイッチ素子がオンする閾値電圧以上の電圧に調整するゲート−ソース間電圧制御回路を備え、
前記ゲート−ソース間電圧制御回路は、
電源にコレクタが接続され、前記スイッチ素子のソースにベースが接続され、前記スイッチ素子とは異種のスイッチと、
一端が前記スイッチのエミッタに接続され、他端が前記スイッチ素子のゲートに接続された抵抗と、
一端が前記抵抗の他端に接続され、他端が固定電位に設定された定電流源と、
を備え、
前記スイッチ素子は、Ｐ型のＭＯＳＦＥＴからなる第１スイッチ素子とＰ型のＭＯＳＦＥＴからなる第２スイッチ素子とからなり、前記スイッチは、Ｎ型のトランジスタからなり、
前記第１スイッチ素子のドレインに前記入力電圧が入力され、前記第２スイッチ素子のドレインが前記出力端子に接続され、前記第１スイッチ素子のソースと前記第２スイッチ素子とのソースが前記スイッチのベースに接続され、前記第１スイッチ素子のゲートと前記第２スイッチ素子のゲートが前記定電流源の一端と前記抵抗の他端とに接続されることを特徴とするゲート駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力電圧が変動しても、スイッチ素子のゲート−ソース間電圧を制御することにより、スイッチ素子を安定してオンオフ動作させるゲート駆動回路に関する。
【背景技術】
【０００２】
従来のゲート電圧制御回路としては、特許文献１に記載されたＤＣ−ＤＣコンバータの制御回路が知られている。この制御回路は、入力電圧の減電圧時に、スイッチ素子からなるＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）のゲート−ソース間電圧を切り替えて、ＭＯＳＦＥＴのオン抵抗の増加を防ぐことにより、安定した出力電圧でＤＣ−ＤＣコンバータを動作させている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−１９８２７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、ゲート−ソース間電圧を切り替えているため、ＭＯＳＦＥＴのオン抵抗の変化が大きくなる。ゲート−ソース間電圧を切り替えた瞬間に、ＭＯＳＦＥＴのオン抵抗が変化するため、制御ループの応答遅れにより、出力電圧が変動する。また、入出力が信号の場合、出力信号の変化が大きくなる。
【０００５】
また、Ｎ型のＭＯＳＦＥＴをスイッチ素子として使用する場合、ゲート-ソース間耐圧の関係で、ゲート駆動電圧をむやみに大きくすることはできない。しかし、Ｎ型のＭＯＳＦＥＴをフローティングで使用した場合、ゲート駆動電圧を一定にすると、ドレイン電圧が高い場合、Ｎ型のＭＯＳＦＥＴがオンするのに十分なゲート-ソース間が確保できず、Ｎ型のＭＯＳＦＥＴをオンすることができない。また、ゲート-ソース間耐圧の高いスイッチ素子を使用すると、サイズが大きくなる。
【０００６】
本発明の課題は、簡易な構成により、入力電圧が変動しても、スイッチ素子を安定してオンオフ動作させるゲート駆動回路を提供することである。
【課題を解決するための手段】
【０００７】
前記課題を解決するために、本発明のゲート駆動回路は、入力電圧を入力する入力端子と負荷に接続された出力端子との間に接続されたスイッチ素子のゲートに電圧を印加して前記スイッチ素子をオンオフ動作させるゲート駆動回路であって、前記入力電圧の変動範囲に対応して、前記スイッチ素子のゲート−ソース間電圧を、前記スイッチ素子がオンする閾値電圧以上の電圧に調整するゲート−ソース間電圧制御回路を備え、前記ゲート−ソース間電圧制御回路は、一端が電源に接続された定電流源と、一端が前記定電流源の他端と前記スイッチ素子のゲートに接続された抵抗と、前記抵抗の他端にソースが接続され、前記スイッチ素子のソースにゲートが接続され、ドレインが固定電位に設定された前記スイッチ素子とは異種のスイッチとを備えることを特徴とする。
【発明の効果】
【０００８】
本発明によれば、ゲート−ソース間電圧制御回路は、一端が電源に接続された定電流源と、一端が定電流源の他端とスイッチ素子のゲートに接続された抵抗と、抵抗の他端にソースが接続され、スイッチ素子のソースにゲートが接続され、ドレインが固定電位に設定されたスイッチ素子とは異種のスイッチとを備え、入力電圧の変動範囲に対応して、スイッチ素子のゲート−ソース間電圧を、スイッチ素子がオンする閾値電圧以上の電圧に調整するので、入力電圧が上昇しても、安定してスイッチ素子をオンオフ制御できる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施例１のゲート駆動回路の回路構成図である。
【図２】本発明の実施例２のゲート駆動回路の回路構成図である。
【図３】本発明の実施例３のゲート駆動回路の回路構成図である。
【図４】本発明の実施例４のゲート駆動回路の回路構成図である。
【図５】本発明の実施例５のゲート駆動回路の回路構成図である。
【図６】本発明の実施例６のゲート駆動回路の回路構成図である。
【図７】本発明の実施例７のゲート駆動回路の回路構成図である。
【発明を実施するための形態】
【００１０】
以下、本発明のゲート駆動回路のいくつかの実施の形態を、図面を参照しながら、詳細に説明する。
【００１１】
（実施例１）
図１は、本発明の実施例１のゲート駆動回路の回路構成図である。図１に示すゲート駆動回路は、入力電圧を入力する入力端子ＩＮと図示しない負荷に接続された出力端子ＯＵＴとの間に接続されたスイッチ素子Ｑ１，Ｑ２のゲートに電圧を印加してスイッチ素子Ｑ１，Ｑ２をオンオフ動作させる。
【００１２】
スイッチ素子Ｑ１は、本発明の第１スイッチ素子に対応し、スイッチ素子Ｑ２は、本発明の第２スイッチ素子に対応する。スイッチ素子Ｑ１，Ｑ２は、Ｎ型のＭＯＳＦＥＴからなり、スイッチ素子Ｑ１のドレインは、入力端子ＩＮに接続され、スイッチ素子Ｑ２のドレインは、出力端子ＯＵＴに接続される。スイッチ素子Ｑ１のソースとスイッチ素子Ｑ２のソースは共通に接続される。また、スイッチ素子Ｑ１のゲートとスイッチ素子Ｑ２のゲートは共通に接続され、抵抗Ｒ１の一端と定電流源Ｉａの出力部に接続される。
【００１３】
定電流源Ｉａの入力部は、電源ＶＤＤに接続され、抵抗Ｒ１の他端は、スイッチＱ３のソースに接続される。スイッチＱ３のドレインは接地され（本発明の固定電位に対応）、スイッチＱ３のゲートは、スイッチ素子Ｑ１のソースとスイッチ素子Ｑ２のソースに接続される。スイッチＱ３は、スイッチ素子Ｑ１，Ｑ２とは異種のＰ型のＭＯＳＦＥＴからなる。
【００１４】
スイッチＱ３と抵抗Ｒ１と定電流源Ｉａとは、本発明のゲート−ソース間電圧制御回路を構成する。このゲート−ソース間電圧制御回路は、入力端子ＩＮに入力される入力電圧の変動範囲に対応して、スイッチ素子Ｑ１，Ｑ２のゲート−ソース間電圧を、スイッチ素子Ｑ１，Ｑ２がオンする閾値電圧Ｖｔｈ以上の電圧に調整する。
【００１５】
次に、このように構成された実施例１のゲート駆動回路の動作について説明する。ここでは、各部の電圧として、入力電圧が０〜３Ｖまで変化（入力電圧の変動範囲に対応）、電源ＶＤＤ＝１２Ｖ、スイッチＱ３のゲート−ソース間電圧は１Ｖ、定電流源Ｉａの定電流による抵抗Ｒ１の電圧降下は３Ｖとする。
【００１６】
まず、入力電圧が０Ｖで、ゲート−ソース間電圧制御回路がない場合、ゲート電圧は定電圧で駆動される。ここでは、ゲートに印加する電圧は４Ｖとする。これによりスイッチ素子Ｑ１とスイッチ素子Ｑ２がオンしているため、スイッチ素子Ｑ１，Ｑ２のソース電圧はほぼ０Ｖとなる。このため、スイッチ素子Ｑ１，Ｑ２のゲート−ソース間電圧は４Ｖとなり、スイッチ素子Ｑ１，Ｑ２の閾値電圧Ｖｔｈが２Ｖである。スイッチ素子Ｑ１，Ｑ２のゲート−ソース間電圧は、スイッチ素子Ｑ１，Ｑ２の閾値電圧Ｖｔｈ以上であることから、スイッチ素子Ｑ１，Ｑ２を十分にオンすることができる。
【００１７】
次に、入力電圧が０Ｖで、ゲート−ソース間電圧制御回路がある場合、スイッチ素子Ｑ１のソースとスイッチ素子Ｑ２のソースにスイッチＱ３のゲートが接続されているので、スイッチ素子Ｑ１，Ｑ２のゲート電圧は、スイッチ素子Ｑ１，Ｑ２のソース電圧にスイッチＱ３のゲート−ソース間電圧と定電流源Ｉａの定電流による抵抗Ｒ１の電圧降下が加算される。
【００１８】
入力電圧が０Ｖの場合、スイッチ素子Ｑ１，Ｑ２のソースが０Ｖ、スイッチＱ３のゲート−ソース間電圧が１Ｖ、抵抗Ｒ１の電圧降下が３Ｖとすると、スイッチ素子Ｑ１，Ｑ２のゲート電圧は４Ｖになる。これにより、スイッチ素子Ｑ１，Ｑ２のゲート−ソース間電圧は、４Ｖとなり、スイッチ素子Ｑ１，Ｑ２の閾値電圧Ｖｔｈが２Ｖであることから、スイッチ素子Ｑ１，Ｑ２を十分オンすることができる。入力電圧が０Ｖの場合には、ゲート−ソース間電圧制御回路がなくてもスイッチ素子Ｑ１，Ｑ２をオンオフ制御できる。
【００１９】
次に、入力電圧が３Ｖで、ゲート−ソース間電圧制御回路がない場合、ゲート電圧は定電圧で駆動される。ここでは、ゲートに印加する電圧は４Ｖとする。これによりスイッチ素子Ｑ１，Ｑ２のゲート電圧は４Ｖになる。スイッチ素子Ｑ１，Ｑ２がオンできれば、スイッチ素子Ｑ１，Ｑ２のソース電圧はほぼ３Ｖとなる。しかし、スイッチ素子Ｑ１，Ｑ２のゲート−ソース間は１Ｖとなるが、スイッチ素子Ｑ１，Ｑ２の閾値電圧Ｖｔｈが２Ｖである。このため、スイッチ素子Ｑ１，Ｑ２をオンすることができない。
【００２０】
次に、入力電圧が３Ｖで、ゲート−ソース間電圧制御回路がある場合は、スイッチ素子Ｑ１のソースとスイッチ素子Ｑ２のソースにスイッチＱ３のゲートが接続されていることから、スイッチ素子Ｑ１，Ｑ２のゲート電圧は、スイッチ素子Ｑ１，Ｑ２のソース電圧にスイッチＱ３のゲート−ソース間電圧と定電流源Ｉａの定電流による抵抗Ｒ１の電圧降下が加算される。
【００２１】
入力電圧が３Ｖの場合、スイッチ素子Ｑ１，Ｑ２のソースが３Ｖ、スイッチＱ３のゲート−ソース間電圧が１Ｖ、抵抗Ｒ１の電圧降下が３Ｖとすると、スイッチ素子Ｑ１，Ｑ２のゲート電圧は７Ｖになる。これにより、スイッチ素子Ｑ１，Ｑ２のゲート−ソース間電圧は、４Ｖとなり、スイッチ素子Ｑ１，Ｑ２の閾値電圧Ｖｔｈが２Ｖであることから、スイッチ素子Ｑ１，Ｑ２を十分オンすることができる。
【００２２】
このように、実施例１のゲート駆動回路によれば、ゲート−ソース間電圧制御回路が、入力電圧の変動範囲に対応して、スイッチ素子Ｑ１，Ｑ２のゲート−ソース間電圧を、スイッチ素子Ｑ１，Ｑ２がオンする閾値電圧以上の電圧に調整するので、入力電圧が変化しても、スイッチ素子Ｑ１，Ｑ２のゲート−ソース間電圧は、一定電圧を確保され、安定して、スイッチ素子Ｑ１，Ｑ２をオンオフ制御できる。
【００２３】
（実施例２）
図２は、本発明の実施例２のゲート駆動回路の回路構成図である。実施例１のゲート駆動回路では、２つのスイッチ素子Ｑ１，Ｑ２を設けたが、実施例２のゲート駆動回路は、１つのＮ型のＭＯＳＦＥＴからなるスイッチ素子Ｑ１を使用したことを特徴とする。
【００２４】
図２において、スイッチ素子Ｑ１は、入力端子ＩＮと出力端子ＯＵＴの間に接続される。スイッチ素子Ｑ１のドレインは、入力端子ＩＮに接続され、ソースは出力端子ＯＵＴに接続される。ゲートは抵抗Ｒ１の一端と定電流源Ｉａの出力部に接続される。
【００２５】
定電流源Ｉａの入力部は、電源ＶＤＤに接続され、抵抗Ｒ１の他端は、スイッチＱ３のソースに接続される。スイッチＱ３のドレインは接地され、ＰＭＯＳのゲートは、ＮＭＯＳのソースに接続される。スイッチＱ３と抵抗Ｒ１と定電流源Ｉａとは、本発明のゲート−ソース間電圧制御回路を構成する。
【００２６】
次に、実施例２のゲート駆動回路の動作について説明する。ここでは、各部の電圧として、入力電圧が０〜３Ｖまで変化，電源ＶＤＤ＝１２Ｖ、スイッチＱ３のゲート−ソース間電圧は１Ｖ、定電流源Ｉａの定電流による抵抗Ｒ１の電圧降下は３Ｖとする。
【００２７】
まず、入力電圧が０Ｖで、ゲート−ソース間電圧制御回路がない場合、ゲート電圧は定電圧で駆動される。ここでは、ゲートに印加する電圧は４Ｖとする。これにより、スイッチ素子Ｑ１のゲート電圧は４Ｖになる。スイッチ素子Ｑ１がオンしているため、スイッチ素子Ｑ１のソース電圧はほぼ０Ｖとなる。このため、スイッチ素子Ｑ１のゲート−ソース間は４Ｖとなり、スイッチ素子Ｑ１の閾値電圧Ｖｔｈが２Ｖであることから、スイッチ素子Ｑ１を十分にオンすることができる。
【００２８】
次に、入力電圧が０Ｖで、ゲート−ソース間電圧制御回路がある場合、スイッチ素子Ｑ１のソースにスイッチＱ３のゲートが接続されていることから、スイッチ素子Ｑ１のゲート電圧は、スイッチ素子Ｑ１のソース電圧に、スイッチＱ３のゲート−ソース間電圧と定電流による抵抗Ｒ１の電圧降下が加算される。
【００２９】
入力電圧が０Ｖの場合、スイッチ素子Ｑ１のソースが０Ｖ、スイッチＱ３のゲート−ソース間電圧が１Ｖ、抵抗Ｒ１の電圧降下が３Ｖとすると、スイッチ素子Ｑ１のゲート電圧は４Ｖになる。これにより、スイッチ素子Ｑ１のゲート−ソース間電圧は、４Ｖとなり、スイッチ素子Ｑ１の閾値電圧Ｖｔｈが２Ｖであることから、スイッチ素子Ｑ１を十分にオンすることができる。入力電圧が０Ｖの場合には、ゲート−ソース間電圧制御回路がなくてもスイッチ素子Ｑ１をオンオフ制御できる。
【００３０】
次に、入力電圧が３Ｖで、ゲート−ソース間電圧制御回路がない場合、ゲート電圧は定電圧で駆動される。ここでは、ゲートに印加する電圧は４Ｖとする。これにより、スイッチ素子Ｑ１のゲート電圧は４Ｖになる。スイッチ素子Ｑ１がオンできれば、スイッチ素子Ｑ１のソース電圧はほぼ３Ｖとなるが、スイッチ素子Ｑ１のゲート−ソース間は１Ｖとなり、スイッチ素子Ｑ１の閾値電圧Ｖｔｈが２Ｖであることから、スイッチ素子Ｑ１をオンすることができない。
【００３１】
次に、入力電圧が３Ｖで、ゲート−ソース間電圧制御回路がある場合、スイッチ素子Ｑ１のソースにスイッチＱ３のゲートが接続されていることから、スイッチ素子Ｑ１のゲート電圧は、スイッチ素子Ｑ１のソース電圧にスイッチＱ３のゲート−ソース間電圧と定電流による抵抗Ｒ１の電圧降下が加算される。
【００３２】
入力電圧が３Ｖの場合、スイッチ素子Ｑ１のソースが３Ｖ、スイッチＱ３のゲート−ソース間電圧が１Ｖ、抵抗Ｒ１の電圧降下が３Ｖとすると、スイッチ素子Ｑ１のゲート電圧は７Ｖになる。これにより、スイッチ素子Ｑ１のゲート−ソース間電圧は、４Ｖとなり、スイッチ素子Ｑ１の閾値電圧Ｖｔｈが２Ｖであることから、スイッチ素子Ｑ１を十分にオンすることができる。
【００３３】
このように、実施例２のゲート駆動回路によれば、ゲート−ソース間電圧制御回路が、入力電圧の変動範囲に対応して、スイッチ素子Ｑ１のゲート−ソース間電圧を、スイッチ素子Ｑ１がオンする閾値電圧以上の電圧に調整するので、入力電圧が変化しても、スイッチ素子Ｑ１のゲート−ソース間電圧は、一定電圧を確保され、安定して、スイッチ素子Ｑ１をオンオフ制御できる。
【００３４】
（実施例３）
図３は、本発明の実施例３のゲート駆動回路の回路構成図である。実施例３のゲート駆動回路は、図１に示すゲート駆動回路に対して、実施例１のＰ型のＭＯＳＦＥＴからなるスイッチＱ３を、バイポーラ型のＰＮＰトランジスタからなるスイッチＱ４に置き換えたことを特徴とする。図３のその他の構成は、図１に示すゲート駆動回路の構成と同じであるので、その他の構成の説明は省略する。
【００３５】
スイッチＱ４のベースは、スイッチ素子Ｑ１のソースとスイッチ素子Ｑ２のソースに接続され、エミッタは抵抗Ｒ１の他端に接続され、コレクタは接地されている。バイポーラトランジスタからなるスイッチＱ４の閾値電圧は、ＭＯＳＦＥＴからなるスイッチＱ３の閾値電圧よりも低いので、スイッチ素子Ｑ１，Ｑ２のゲート−ソース間電圧を低く制御する場合に適している。
【００３６】
（実施例４）
図４は、本発明の実施例４のゲート駆動回路の回路構成図である。スイッチ素子Ｑ５，Ｑ６は、Ｐ型のＭＯＳＦＥＴからなり、スイッチ素子Ｑ５は、本発明の第１スイッチ素子に対応し、スイッチ素子Ｑ６は、本発明の第２スイッチ素子に対応する。スイッチ素子Ｑ５のドレインは、入力端子ＩＮに接続され、スイッチ素子Ｑ６のドレインは、出力端子ＯＵＴに接続される。スイッチ素子Ｑ５のソースとスイッチ素子Ｑ６のソースは共通に接続される。また、スイッチ素子Ｑ５のゲートとスイッチ素子Ｑ６のゲートは共通に接続され、抵抗Ｒ２の一端と定電流源Ｉａの一端に接続される。
【００３７】
スイッチＱ７は、スイッチ素子Ｑ５，Ｑ６とは異種のＮ型のＭＯＳＦＥＴからなり、スイッチＱ７のドレインは電源ＶＤＤに接続され、スイッチＱ７のゲートは、スイッチ素子Ｑ５のソースとスイッチ素子Ｑ６のソースに接続される。スイッチＱ７のソースは、抵抗Ｒ２の一端に接続され、抵抗Ｒ２の他端は、スイッチ素子Ｑ５のゲートとスイッチ素子Ｑ６のゲートと定電流源Ｉａの一端とに接続される。定電流源Ｉａの他端は、接地されている（本発明の固定電位に対応）。
【００３８】
スイッチＱ７と抵抗Ｒ２と定電流源Ｉａとは、本発明のゲート−ソース間電圧制御回路を構成する。このゲート−ソース間電圧制御回路は、入力端子ＩＮに入力される入力電圧の変動範囲に対応して、スイッチ素子Ｑ５，Ｑ６のゲート−ソース間電圧を、スイッチ素子Ｑ５，Ｑ６がオンする閾値電圧Ｖｔｈ以上の電圧に調整する。
【００３９】
次に、実施例４のゲート駆動回路の動作について説明する。ここでは、各部の電圧として、入力電圧が９〜１２Ｖまで変化，電源ＶＤＤ＝１２Ｖ、スイッチＱ７のゲート−ソース間電圧は１Ｖ、定電流源Ｉａの定電流による抵抗Ｒ２の電圧降下は３Ｖとする。
【００４０】
まず、入力電圧が１２Ｖで、ゲート−ソース間電圧制御回路がない場合、ゲート電圧は定電圧で駆動される。ここでは、ゲートに印加する電圧は８Ｖとする。これにより、スイッチ素子Ｑ５、スイッチ素子Ｑ６のゲート電圧は８Ｖになる。スイッチ素子Ｑ５、スイッチ素子Ｑ６がオンしているため、スイッチ素子Ｑ５、スイッチ素子Ｑ６のソース電圧はほぼ１２Ｖとなる。このため、スイッチ素子Ｑ５、スイッチ素子Ｑ６のゲート−ソース間は４Ｖとなり、スイッチ素子Ｑ５、スイッチ素子Ｑ６の閾値電圧Ｖｔｈが２Ｖであることから、スイッチ素子Ｑ５、スイッチ素子Ｑ６を十分にオンすることができる。
【００４１】
次に、入力電圧が１２Ｖで、ゲート−ソース間電圧制御回路がある場合、スイッチ素子Ｑ５、スイッチ素子Ｑ６のソースにスイッチＱ７のゲートが接続されていることから、スイッチ素子Ｑ５、スイッチ素子Ｑ６のゲート電圧は、スイッチ素子Ｑ５、スイッチ素子Ｑ６のソース電圧からスイッチＱ７のゲート−ソース間電圧と定電流源Ｉａの定電流による抵抗Ｒ２の電圧降下が減算された電圧となる。
【００４２】
入力電圧が１２Ｖの場合、スイッチ素子Ｑ５、スイッチ素子Ｑ６のソースが１２Ｖ、スイッチＱ７のゲート−ソース間電圧が１Ｖ、抵抗Ｒ２の電圧降下が３Ｖとすると、スイッチ素子Ｑ５、スイッチ素子Ｑ６のゲート電圧は８Ｖになる。これにより、スイッチ素子Ｑ５、スイッチ素子Ｑ６のゲート−ソース間電圧は、４Ｖとなり、スイッチ素子Ｑ５、スイッチ素子Ｑ６の閾値電圧Ｖｔｈが２Ｖであることから、スイッチ素子Ｑ５、スイッチ素子Ｑ６を十分にオンすることができる。入力電圧が１２Ｖの場合には、ゲート−ソース間電圧制御回路がなくてもスイッチ素子Ｑ５、スイッチ素子Ｑ６をオンフ制御できる。
【００４３】
次に、入力電圧が９Ｖで、ゲート-ソース間電圧制御回路がない場合、定電流源Ｉａの入力部が８Ｖであるため、スイッチ素子Ｑ５、スイッチ素子Ｑ６のゲート電圧は８Ｖになる。スイッチ素子Ｑ５、スイッチ素子Ｑ６がオンできれば、スイッチ素子Ｑ５、スイッチ素子Ｑ６のソース電圧はほぼ９Ｖとなるが、スイッチ素子Ｑ５、スイッチ素子Ｑ６のゲート−ソース間は１Ｖとなり、スイッチ素子Ｑ５、スイッチ素子Ｑ６の閾値電圧Ｖｔｈが２Ｖであることから、スイッチ素子Ｑ５、スイッチ素子Ｑ６をオンすることができない。
【００４４】
次に、入力電圧が９Ｖで、ゲート-ソース間電圧制御回路がある場合は、スイッチ素子Ｑ５、スイッチ素子Ｑ６のソースにスイッチＱ７のゲートが接続されていることから、スイッチ素子Ｑ５、スイッチ素子Ｑ６のゲート電圧は、スイッチ素子Ｑ５、スイッチ素子Ｑ６のソース電圧からスイッチＱ７のゲート−ソース間電圧と定電流源Ｉａの定電流による抵抗Ｒ２の電圧降下が減算された電圧となる。
【００４５】
入力電圧が９Ｖの場合、スイッチ素子Ｑ５、スイッチ素子Ｑ６のソースが９Ｖ、スイッチＱ７のゲート−ソース間電圧が１Ｖ、抵抗Ｒ２の電圧降下が３Ｖとすると、スイッチ素子Ｑ５、スイッチ素子Ｑ６のゲート電圧は５Ｖになる。これにより、スイッチ素子Ｑ５、スイッチ素子Ｑ６のゲート−ソース間電圧は、４Ｖとなり、スイッチ素子Ｑ５、スイッチ素子Ｑ６の閾値電圧Ｖｔｈが２Ｖであることから、スイッチ素子Ｑ５、スイッチ素子Ｑ６を十分にオンすることができる。
【００４６】
このように、実施例４のゲート駆動回路によれば、ゲート−ソース間電圧制御回路が、入力電圧の変動範囲に対応して、スイッチ素子Ｑ５，Ｑ６のゲート−ソース間電圧を、スイッチ素子Ｑ５，Ｑ６がオンする閾値電圧以上の電圧に調整するので、入力電圧が変化しても、スイッチ素子Ｑ５，Ｑ６のゲート−ソース間電圧は、一定電圧を確保され、安定して、スイッチ素子Ｑ５，Ｑ６をオンオフ制御できる。
【００４７】
（実施例５）
図５は、本発明の実施例５のゲート駆動回路の回路構成図である。実施例４のゲート駆動回路では、Ｐ型のＭＯＳＦＥＴからなる２つのスイッチ素子Ｑ５，Ｑ６を設けたが、実施例５のゲート駆動回路は、Ｐ型のＭＯＳＦＥＴからなる１つのスイッチ素子Ｑ５を使用したことを特徴とする。
【００４８】
図５において、スイッチ素子Ｑ５は、入力端子ＩＮと出力端子ＯＵＴの間に接続される。スイッチ素子Ｑ５のソースは、入力端子ＩＮに接続され、ドレインは出力端子ＯＵＴに接続される。ゲートは抵抗Ｒ２の一端と定電流源Ｉａの一端とに接続される。
【００４９】
スイッチＱ７は、Ｎ型のＭＯＳＦＥＴからなり、スイッチＱ７のドレインは電源ＶＤＤに接続され、スイッチＱ７のゲートは、スイッチ素子Ｑ５のソースに接続される。スイッチＱ７のソースは、抵抗Ｒ２の一端に接続され、抵抗Ｒ２の他端は、スイッチ素子Ｑ５のゲートと定電流源Ｉａの一端とに接続される。定電流源Ｉａの他端は、接地されている（本発明の固定電位に対応）。
【００５０】
スイッチＱ７と抵抗Ｒ２と定電流源Ｉａとは、本発明のゲート−ソース間電圧制御回路を構成する。このゲート−ソース間電圧制御回路は、入力端子ＩＮに入力される入力電圧の変動範囲に対応して、スイッチ素子Ｑ５のゲート−ソース間電圧を、スイッチ素子Ｑ５がオンする閾値電圧Ｖｔｈ以上の電圧に調整する。
【００５１】
次に、実施例５のゲート駆動回路の動作について説明する。ここでは、各部の電圧として、入力電圧が９〜１２Ｖまで変化，電源ＶＤＤ＝１２Ｖ、スイッチＱ７のゲート-ソース間電圧は１Ｖ、定電流源Ｉａの定電流による抵抗Ｒ２の電圧降下は３Ｖとする。
【００５２】
まず、入力電圧が１２Ｖで、ゲート−ソース間電圧制御回路がない場合、ゲート電圧は定電圧で駆動される。ここでは、ゲートに印加する電圧は８Ｖとする。これにより、スイッチ素子Ｑ５のゲート電圧は８Ｖになる。スイッチ素子Ｑ５がオンしているため、スイッチ素子Ｑ５のソース電圧はほぼ１２Ｖとなる。このため、スイッチ素子Ｑ５のゲート−ソース間は４Ｖとなり、スイッチ素子Ｑ５の閾値電圧Ｖｔｈが２Ｖであることから、スイッチ素子Ｑ５を十分にオンすることができる。
【００５３】
入力電圧が１２Ｖで、ゲート−ソース間電圧制御回路がある場合、スイッチ素子Ｑ５のソースにスイッチＱ７のゲートが接続されていることから、スイッチ素子Ｑ５のゲート電圧は、スイッチ素子Ｑ５のソース電圧からスイッチＱ７のゲート−ソース間電圧と定電流源Ｉａの定電流による抵抗Ｒ２の電圧降下が減算される。
【００５４】
入力電圧が１２Ｖの場合、スイッチ素子Ｑ５のソースが１２Ｖ、スイッチＱ７のゲート−ソース間電圧が１Ｖ、抵抗Ｒ２の電圧降下が３Ｖとすると、スイッチ素子Ｑ５のゲート電圧は８Ｖになる。これにより、スイッチ素子Ｑ５のゲート−ソース間電圧は、４Ｖとなり、スイッチＱ７の閾値電圧Ｖｔｈが２Ｖであることから、スイッチ素子Ｑ５を十分にオンすることができる。入力電圧が１２Ｖの場合には、ゲート電圧制御回路がなくてもスイッチ素子Ｑ５をオンオフ制御できる。
【００５５】
入力電圧が９Ｖで、ゲート−ソース間電圧制御回路がない場合、ゲート電圧は定電圧で駆動される。ここでは、ゲートに印加する電圧は８Ｖとする。これにより、スイッチ素子Ｑ５のゲート電圧は８Ｖになる。スイッチ素子Ｑ５がオンできれば、スイッチ素子Ｑ５のソース電圧はほぼ９Ｖとなるが、スイッチ素子Ｑ５のゲート−ソース間は１Ｖとなり、スイッチ素子Ｑ５の閾値電圧Ｖｔｈが２Ｖであることから、スイッチ素子Ｑ５をオンすることができない。
【００５６】
入力電圧が９Ｖで、ゲート−ソース間電圧制御回路がある場合は、スイッチ素子Ｑ５のソースにスイッチＱ７のゲートが接続されていることから、スイッチ素子Ｑ５のゲート電圧は、スイッチ素子Ｑ５のソース電圧からスイッチＱ７のゲート−ソース間電圧と定電流源Ｉａの定電流による抵抗Ｒ２の電圧降下が減算された電圧となる。
【００５７】
入力電圧が９Ｖの場合、スイッチ素子Ｑ５のソースが９Ｖ、スイッチＱ７のゲート−ソース間電圧が１Ｖ、抵抗Ｒ２の電圧降下が３Ｖとすると、スイッチ素子Ｑ５のゲート電圧は５Ｖになる。これにより、スイッチ素子Ｑ５のゲート−ソース間電圧は、４Ｖとなり、スイッチ素子Ｑ５の閾値電圧Ｖｔｈが２Ｖであることから、スイッチ素子Ｑ５を十分にオンすることができる。
【００５８】
このように、実施例５のゲート駆動回路によれば、ゲート−ソース間電圧制御回路が、入力電圧の変動範囲に対応して、スイッチ素子Ｑ５のゲート−ソース間電圧を、スイッチ素子Ｑ５がオンする閾値電圧以上の電圧に調整するので、入力電圧が変化しても、スイッチ素子Ｑ５のゲート−ソース間電圧は、一定電圧を確保され、安定して、スイッチ素子Ｑ５をオンオフ制御できる。
【００５９】
（実施例６）
図６は、本発明の実施例６のゲート駆動回路の回路構成図である。実施例６のゲート駆動回路は、図４に示すゲート駆動回路に対して、実施例４のＰ型のＭＯＳＦＥＴからなるスイッチＱ７を、バイポーラ型のＮＰＮトランジスタからなるスイッチＱ８に置き換えたことを特徴とする。図６のその他の構成は、図４に示すゲート駆動回路の構成と同じであるので、その他の構成の説明は省略する。
【００６０】
スイッチＱ８のベースは、スイッチ素子Ｑ５のソースとスイッチ素子Ｑ６のソースに接続され、エミッタは抵抗Ｒ２の他端に接続され、コレクタは電源ＶＤＤに接続されている。バイポーラトランジスタからなるスイッチＱ８の閾値電圧は、ＭＯＳＦＥＴからなるスイッチＱ７の閾値電圧よりも低いので、スイッチ素子Ｑ５，Ｑ６のゲート−ソース間電圧を低い制御する場合に適している。
【００６１】
（実施例７）
図７は、本発明の実施例７のゲート駆動回路の回路構成図である。実施例７のゲート駆動回路は、実施例１のゲート駆動回路に、さらに、ゲート電圧可変回路を追加したことを特徴とする。
【００６２】
ゲート電圧可変回路は、直流電源Ｅ１、オペアンプＯＰ、スイッチＱ９〜Ｑ１２、抵抗Ｒ３からなる。スイッチＱ９は、本発明の第１のＭＯＳＦＥＴに対応し、スイッチＱ１０は、本発明の第２のＭＯＳＦＥＴに対応し、スイッチＱ９，Ｑ１０は、カレントミラー回路からなり、定電流源Ｉａを構成する。
【００６３】
スイッチＱ９，Ｑ１０は、Ｐ型のＭＯＳＦＥＴからなり、スイッチＱ９，Ｑ１０のソースは、電源ＢＡＴＴに接続され、スイッチＱ９，Ｑ１０のゲートとスイッチＱ９のドレインは、Ｎ型のＭＯＳＦＥＴからなるスイッチＱ１１のドレインに接続される。スイッチＱ１０のドレインは、抵抗Ｒ１の一端に接続される。
【００６４】
直流電源Ｅ１の正極は、オペアンプＯＰの非反転入力端子（＋）に接続され、直流電源Ｅ１の負極は、接地される。オペアンプＯＰの出力端子はスイッチＱ１１のゲートに接続される。オペアンプＯＰの反転入力端子（−）は、スイッチＱ１１のソースと抵抗Ｒ３の一端に接続される。
【００６５】
抵抗Ｒ３の他端は、Ｐ型のＭＯＳＦＥＴからなるスイッチＱ１２のソースに接続される。スイッチＱ１２のソースとゲートとは接地されている。
【００６６】
次に、このように構成された実施例７のゲート駆動回路に設けられたゲート電圧可変回路の動作を説明する。
【００６７】
まず、オペアンプＯＰの非反転入力端子に直流電源Ｅ１の直流電圧が入力されると、スイッチＱ１１と抵抗Ｒ３との接続箇所には、電圧Ｅ１が出力される。抵抗Ｒ３に接続されるスイッチＱ１２のゲート−ソース間電圧をＶｇｓとすると、定電流源Ｉａの基準電流Ｉ１、即ち、スイッチＱ９とスイッチＱ１１と抵抗Ｒ３とスイッチＱ１２の直列回路に流れる電流は、以下の式より導かれる。
Ｉ１＝（Ｅ１−Ｖｇｓ）／Ｒ３
スイッチＱ９，Ｑ１０は、カレントミラー回路となっているため、定電流源Ｉａの出力電流Ｉ２は、基準電流Ｉ１と同じ電流となり、スイッチＱ１０と抵抗Ｒ１とスイッチＱ３との直列回路に流れる。なお、スイッチＱ１２は、スイッチＱ３のゲート−ソース間電圧の温度特性による変化を補正する。
【００６８】
このような構成によれば、直流電源Ｅ１の直流電圧を可変することで、出力電流Ｉ２が可変する。このため、可変した出力電流Ｉ２により、抵抗Ｒ１の電圧降下が可変することから、スイッチＱ１，Ｑ２のゲート−ソース間電圧を任意に設定することができる。
【符号の説明】
【００６９】
ＶＤＤ  電源
ＩＮ 入力端子
ＯＵＴ 出力端子
Ｒ１〜Ｒ３  抵抗
Ｑ１  第１スイッチ素子
Ｑ２  第２スイッチ素子
Ｑ３〜Ｑ１２  スイッチ
Ｉａ  定電流源
Ｅ１  直流電源
ＯＰ  オペアンプ
【図１】
0006572804.tif 000002
【図２】
0006572804.tif 000003
【図３】
0006572804.tif 000004
【図４】
0006572804.tif 000005
【図５】
0006572804.tif 000006
【図６】
0006572804.tif 000007
【図７】
0006572804.tif 000008