(57)【特許請求の範囲】
【請求項１】
横型絶縁ゲートバイポーラトランジスタの製造方法であって、
Ｎ型埋込層と、Ｎ型埋込層におけるＳＴＩ構造と、Ｎ型埋込層における第１のＮウェルと、Ｎ型埋込層における第１のＰウェルとが形成されているウェハーを提供するステップと、
７５０〜８５０℃の堆積温度で、第１のＮウェルに高温酸化膜を堆積して形成するステップと、
前記ウェハーに対して熱ドライブインをすると共に、前記高温酸化膜に対してフォトリソグラフィ及びエッチングをして、ミニオキサイド層を形成するステップと、
フォトリソグラフィとイオン注入をして、前記第１のＮウェルに第２のＮウェルを形成すると共に、前記第１のＮウェルと第１のＰウェル内に第２のＰウェルを形成するステップと、
一端が第１のＮウェル内の第２のＰウェルに延伸し，他端が前記第２のＮウェルにおけるミニオキサイド層に延伸するゲート酸化層と多結晶シリコンゲートを逐次に形成するステップと、
フォトリソグラフィをすると共に、前記ミニオキサイド層、ミニオキサイド層に隣接するＳＴＩ構造の間にＰ型イオンを注入してコレクタを形成し、前記第２のＰウェル内にＮ型イオンを注入してエミッタを形成するステップと、
を含む横型絶縁ゲートバイポーラトランジスタの製造方法。
【請求項２】
前記熱ドライブインをするステップにおいて、温度は１０００℃以上であり、時間は６０分間以上であることを特徴とする請求項１に記載の横型絶縁ゲートバイポーラトランジスタの製造方法。
【請求項３】
前記熱ドライブインをするステップは不活性ガス雰囲気中で行うことを特徴とする請求項２に記載の横型絶縁ゲートバイポーラトランジスタの製造方法。
【請求項４】
前記ウェハーの表面に高温酸化膜を堆積して形成するステップにおいて、反応ガスはＮ２ＯとＳｉＨ２Ｃｌ２であることを特徴とする請求項１に記載の横型絶縁ゲートバイポーラトランジスタの製造方法。
【請求項５】
前記ウェハーを提供するステップは、
基板を提供することと、
基板にＮ型埋込層を形成することと、
前記Ｎ型埋込層にエピタキシャル層をエピタキシャル形成することと、
前記エピタキシャル層にＳＴＩ構造を形成することと、
前記ウェハーの表面をフォトリソグラフィすると共に、イオンを注入し、前記Ｎ型埋込層における第１のＮウェルと第１のＰウェルを形成することを含むことを特徴とする請求項１乃至４のいずれか１つに記載の横型絶縁ゲートバイポーラトランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体プロセスに関し、特に、横型絶縁ゲートバイポーラトランジスタの製造方法に関する。
【背景技術】
【０００２】
０.１８μｍのＢＣＤプロセスプラットフォームでは、横型絶縁ゲートバイポーラトランジスタ（ＬＤＭＯＳ）は、チャネル領域におけるコレクタ（ｃｏｌｌｅｃｔｏｒ）に近接した側において、一つのシリカ材質のｍｉｎｉ−ｏｘｉｄｅ構造を加えると、ＬＤＭＯＳ面積を増加させずに、ＬＤＭＯＳの表面電場を大幅に低減することができ、Ｉｄｌｉｎ（リニアコレクタ電流）/Ｒｄｓｏｎ（導通抵抗）が電流電圧測定の後に劣化するという問題を解決することができる。
【０００３】
ｍｉｎｉ−ｏｘｉｄｅについて、伝統的なプロセスにおいては、窒化ケイ素をハードマスク（ｈａｒｄ  ｍａｓｋ）として用いて、特定領域で反応チャンバーによりシリカを成長させる（即ち、ＬＯＣＯＳプロセス）。具体的には、窒化ケイ素をハードマスクとして用いて、フォトリソグラフィにより、ｍｉｎｉ−ｏｘｉｄｅが形成される領域を定義し、当該領域における窒化ケイ素をエッチングし、反応チャンバーの中で素子にシリカを成長させ、最後に、リン酸で窒化ケイ素を剥ぐ。しかしながら、当該プロセスは、図１に示すように、素子の活性領域のエッジにディスロケーション（ｄｉｓｌｏｃａｔｉｏｎ）が多く出てしまい、製品の信頼性に影響するという欠点がある。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記を鑑みて、ｍｉｎｉ−ｏｘｉｄｅ構造による活性領域エッジのずれ現象を解決可能な横型絶縁ゲートバイポーラトランジスタを提供する必要がある。
【課題を解決するための手段】
【０００５】
横型絶縁ゲートバイポーラトランジスタの製造方法であって、Ｎ型埋込層と、Ｎ型埋込層におけるＳＴＩ(Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ)構造と、Ｎ型埋込層における第１のＮウェルと、Ｎ型埋込層における第１のＰウェルとが形成されたウェハーを提供するステップと、７５０〜８５０℃の堆積温度で、第１のＮウェルに高温酸化膜を堆積して形成するステップと、前記ウェハーに対して熱ドライブインをすると共に、前記高温酸化膜に対してフォトリソグラフィ及びエッチングをして、ミニオキサイド層を形成するステップと、フォトリソグラフィとイオン注入をして、前記第１のＮウェルに第２のＮウェルを形成すると共に、前記第１のＮウェルと第１のＰウェル内に第２のＰウェルを形成するステップと、一端が第１のＮウェル内の第２のＰウェルに延伸し，他端が前記第２のＮウェルにおけるミニオキサイド層に延伸するゲート酸化層と多結晶シリコンゲートを逐次に形成するステップと、フォトリソグラフィをすると共に、前記ミニオキサイド層、ミニオキサイド層に隣接するＳＴＩ(Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ)構造の間にＮ型イオンを注入してコレクタを形成し、それと同時に、前記第２のＰウェル内にエミッタを形成するステップとを含む製造方法。
【発明の効果】
【０００６】
上記の横型絶縁ゲートバイポーラトランジスタの製造方法によれば、窒化ケイ素をマスクとして用いるＬＯＣＯＳプロセスよりも応力が小さい高温酸化膜（ＨＴＯ）プロセスで、ＬＤＭＯＳの表面電場を低減させるｍｉｎｉ−ｏｘｉｄｅを作製するので、活性領域のエッジにディスロケーションが生じない。第１のＮウェルと第１のＰウェルをドライブインするステップを、ＨＴＯを堆積するステップの後に置くことにより，ＨＴＯを緻密にして、高温酸化膜のウェット法による腐食速度を大幅に低減し、高温酸化膜をエッチングして残ったｍｉｎｉ−ｏｘｉｄｅは以後の清浄過程において腐食量が安定的にコントロールされることが確保でき、量産化の安定性を確保するので、量産に用いられる。
【０００７】
本発明の実施例又は従来の技術における技術をより一層明瞭に説明するために、以下、実施例についての記載に用いられる図面を簡単に説明する。以下に述べる図面はただ本発明の幾つかの実施例だけであり、当業者にとって、創造的な工夫をしない前提で、これらの図面を基にして他の実施例の図面を得ることもできることは明らかである。
【図面の簡単な説明】
【０００８】
【図１】活性領域のエッジがずれたことを示す顕微鏡写真である。
【図２】一実施例における横型絶縁ゲートバイポーラトランジスタの製造方法のフローチャートである。
【図３】横型絶縁ゲートバイポーラトランジスタが完成した後の断面構成を示す図である。
【図４】一実施例におけるステップＳ１１０の具体的な実施形態のフローチャートである。
【発明を実施するための形態】
【０００９】
本発明に対する理解の便宜、図面を参照しながら、本発明を全面的に説明する。図面には本発明の好適な実施例が示される。しかしながら、本発明は様々な形態で実現可能であり、本明細書に描かれる実施例に限定されない。逆に、本発明の開示を更に全面的に明瞭にする目的で、これらの実施例を提供する。
【００１０】
なお、部品が他の部品に「固定される」と称する場合、他の部品に直接的に固定されても良いし、又は介在部品が存在しても良い。部品が他の部品に「接続される」と考えられる場合、他の部品に直接的に接続されても良いし、又は介在部品も存在し得る。本明細書に使われる用語「垂直に」、「水平に」、「上」、「下」、「左」、「右」及びそれらと類似する表現は説明だけを目的とする。
【００１１】
別途に定義されない限り、本明細書に使われる全ての技術及び科学用語は、本発明の技術分野における当業者が普通に理解する意味と同様である。ここで、本発明の明細書に使われる用語は具体的な実施例を説明するために使用され、本発明を限定する趣旨のものではない。本明細書に使われる用語「及び／又は」は１つ又は複数の挙げられた関連項目のいずれかと全ての項目を含む。
【００１２】
発明者が試験研究を行ったところ、ＬＯＣＯＳでｍｉｎｉ−ｏｘｉｄｅを製造する伝統的なプロセスでは、活性領域のエッジにディスロケーションが多く出ている原因として、ｍｉｎｉ−ｏｘｉｄｅがＳＴＩに形成された後、ＬＯＣＯＳプロセスにおいて窒化ケイ素を堆積する場合に、窒化ケイ素の活性領域とチャネル領域におけるＨＤＰ応力が異なるので、活性領域のエッジにディスロケーションを生じることが発見された。
【００１３】
図２は、一実施例における横型絶縁ゲートバイポーラトランジスタの製造方法のフローチャートであり、以下のステップを含む。
【００１４】
Ｓ１１０：Ｎ型埋込層と、ＳＴＩ(Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ)構造と、第１のＮウェルと、第１のＰウェルとが形成されたウェハーを提供する。
【００１５】
ＳＴＩ(Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ)構造と、第１のＮウェルと第１のＰウェルがＮ型埋込層の上方に形成されている。本ステップに係る具体的な方法は後述するが、当業者が公知している方法でステップＳ１１０を完成させても良い。
【００１６】
Ｓ１２０：第１のＮウェルに高温酸化膜を堆積して形成する。
【００１７】
本実施例において、高温酸化膜（Ｈｉｇｈ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｏｘｉｄｅ、ＨＴＯ）は、低温反応チャンバーを利用して７５０〜８５０℃でシリカ（他の価数のケイ素酸化物も併せて生じる可能性がある）を堆積して形成し、Ｎ２ＯとＳｉＨ２Ｃｌ２を反応ガスとして用いる。他の実施例において、ＳｉＨ２Ｃｌ２の代替として、シランを用いても良い。
【００１８】
Ｓ１３０：熱ドライブインをする。
【００１９】
本ステップは、ステップＳ１１０において形成した第１のＮウェルと第１のＰウェルのドライブインを遅らせるが、それは、ドライブインと同時に、このような高温プロセスで高温酸化膜を緻密にするためである。後のプロセスにウェットエッチング／洗浄のステップがあるので、普通の高温酸化膜が多く腐食し、ｍｉｎｉ−ｏｘｉｄｅとして利用されることは好ましくない。本発明に係る横型絶縁ゲートバイポーラトランジスタの製造方法では、ステップＳ１３０でウェハーを加熱し、熱ドライブインをして高温酸化膜を緻密にするので、高温酸化膜のウェットエッチングの速度を大幅に低減させ、高温酸化膜のエッチング後に残ったｍｉｎｉ−ｏｘｉｄｅの、次の洗浄過程における腐食量が安定的に制御されることを確保し、量産化の安定性を確保するので、量産に適している。第１のＮウェルと第１のＰウェルのドライブインと同じステップで完成するので、コストを節約することができる。
【００２０】
本実施例において、熱ドライブインの温度は１０００℃以上で、時間は６０分間以上であるので、ｍｉｎｉ−ｏｘｉｄｅの緻密性向上に顕著な効果がある。ドライブインは不活性ガス雰囲気中、例えば窒素ガス雰囲気中で行い、ドライブインの過程においてウェハーが反応チャンバー内のガスと化学反応を生じないようにする。
【００２１】
Ｓ１４０：高温酸化膜をフォトリソグラフィ及びエッチングし、ミニオキサイド層を形成する。
【００２２】
フォトリソグラフィによって、特定の保留する必要があるＨＴＯ領域を定義し、そして、他の領域をエッチングして、残ったＨＴＯをミニオキサイド層（ｍｉｎｉ−ｏｘｉｄｅ）とする。他の実施例において、高温酸化膜をフォトリソグラフィ及びエッチングしてから、熱ドライブインを行っても良い。ミニオキサイド層の形成位置は、コレクタとゲートの位置を参照しながら形成しなければならず、後述する。
【００２３】
Ｓ１５０：第１のＮウェルに第２のＮウェルを形成すると共に、第１のＮウェルと第１のＰウェル内に第２のＰウェルを形成する。
【００２４】
フォトリソグラフィとイオン注入で、第１のＮウェルに第２のＮウェルを形成すると共に、第１のＮウェルと第１のＰウェル内に第２のＰウェルを形成する。第２のＰウェルを形成した後、その真上にミニオキサイド層が位置し、即ち、ミニオキサイド層の左右両端が両方とも第２のＮウェルの範囲にある。ミニオキサイド層と第２のＰウェルとの間にある距離Ａを置いて蓄積領域とし、素子のチャネルをあけることや、ピッチオフのリスクがないことを確保する。その中の１つの実施例において、Ａの値は０.２μｍ〜１.５μｍである。
【００２５】
Ｓ１６０：ゲート酸化層と多結晶シリコンゲートを逐次に形成する。
【００２６】
本実施例において、ウェハーの表面を熱酸化して酸化層を形成し、そして、酸化層に多結晶シリコンを堆積し、最後に、フォトリソグラフィとエッチングをして余計な酸化層と多結晶シリコンを除去してゲート酸化層と多結晶シリコンゲートを形成する。ゲート酸化層と多結晶シリコンゲートは一端が第１のＮウェル内の第２のＰウェルに延伸し，他端が第２のＮウェルにおけるミニオキサイド層に延伸する。
【００２７】
Ｓ１７０：フォトリソグラフィすると共にＮ型イオンを注入してコレクタとエミッタを形成する。
【００２８】
注入後に拡散させて、第２のＮウェル内、ミニオキサイド層、ミニオキサイド層に隣接するＳＴＩ(Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ)構造の間にコレクタを形成し、それと同時に、第２のＰウェル内にエミッタを形成する。形成したＮ＋コレクタと多結晶シリコンゲートの距離Ｂは最小値が０であり（即ち、ゲートのセルフアライメントによる注入プロセスを利用することができる）、Ｂの具体的な値が素子の耐圧要求とミニオキサイド層の厚さにより、素子が耐圧を低く要求すれば、Ｂが０となって好ましく、素子が耐圧を高く要求すれば、Ｎ＋コレクタとゲートの間にある距離を置く必要がある。同様にして、ミニオキサイド層が十分に厚ければ、Ｂが０になって好ましく、ミニオキサイド層が薄くなると、Ｎ＋コレクタとゲートの間にある距離を置く必要がある。
【００２９】
ステップＳ１７０が完了したら、フォトリソグラフィをし、Ｐ型イオンを注入して、２つのエミッタ同士の間、及び第２のＰウェル内にＰ高濃度領域を形成する。
【００３０】
図３は、上記の横型絶縁ゲートバイポーラトランジスタの製造方法で製造したが完成したＬＤＭＯＳ素子の完成後の断面構成を示す図である。図面において、左右対称の構造であるので、片側のみに符号が示される。横型絶縁ゲートバイポーラトランジスタはＮ型埋込層１０と、第１のＮウェル２２と、第１のＰウェル２４と、第２のＮウェル３２と、第２のＰウェル３４と、ＳＴＩ(Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ)構造４０と、エミッタ５１と、コレクタ５３と、Ｐ高濃度領域５４と、ミニオキサイド層６０と、多結晶シリコンゲート７２とを備える。ミニオキサイド層６０は一端がコレクタ５３に延伸し、他端が多結晶シリコンゲート７２の下方に延伸する。ミニオキサイド層６０の厚さは素子に要求される耐圧性による。Ｂ＝０の実施例において、厚さ４００Åの酸化層が２５Ｖの耐圧を確保し、厚さ１２００Åの酸化層が４０Ｖの耐圧を確保することができる。Ｂの値を適宜増加させる場合、１２００Åの酸化層なら、素子の耐圧を８０Ｖに向上させることができる。
【００３１】
上記の横型絶縁ゲートバイポーラトランジスタの製造方法では、窒化ケイ素よりも応力が小さいＨＴＯを利用して、ＬＤＭＯＳの表面電場を低減させるｍｉｎｉ−ｏｘｉｄｅを作ると、活性領域のエッジにディスロケーションを生じない。ステップＳ１３０で第１のＮウェルと第１のＰウェルをドライブインしてＨＴＯを緻密にするので、高温酸化膜のウェットエッチングの速度を大幅に低減させ、高温酸化膜のエッチング後に残ったｍｉｎｉ−ｏｘｉｄｅの、次の洗浄過程における腐食量が安定的に制御されることを確保し、量産化の安定性を確保するので、量産に適している。例えば、ステップＳ１５０を実施する前に、一般に、ウェハーの表面にバリア層として薄い酸化層を形成する。ステップＳ１５０での注入が完了した後、Ｓ１６０の前に、当該バリア層を除去する。ドライブインをしてＨＴＯを緻密にしないと、ウェットエッチングの速度が非常に速くなり、当該ｍｉｎｉ−ｏｘｉｄｅも腐食してしまう。一方、緻密処理をすると、当該バリア層をキレイに除去することができる。後に他のステップ、例えば清浄ステップがあっても、ｍｉｎｉ−ｏｘｉｄｅが良く保留される。１つの実施例において、当該バリア層は熱酸化法で生成し、例えば８５０〜９００℃で７０Å〜９０Åで成長し、ステップＳ１６０の前に清浄を行う時、１：１００のフッ化水素酸を用いて常温で１２０秒間腐食する。
【００３２】
図４は、一実施例におけるステップＳ１１０の具体的な実施形態のフローチャートであり、以下のステップを含む。
【００３３】
Ｓ１０１：基板を提供する。
【００３４】
本実施例では、シリコン基板のウェハーを提供した。
【００３５】
Ｓ１０３：基板にＮ型埋込層を形成する。
【００３６】
フォトリソグラフィをすると共に、Ｎ型イオンを注入し、Ｎ型埋込層を形成する。
【００３７】
Ｓ１０５：Ｎ型埋込層にエピタキシャル層をエピタキシャル形成する。
【００３８】
Ｎ型埋込層にシリコンのエピタキシャル層を一層エピタキシャル形成する。
【００３９】
Ｓ１０７：ＳＴＩ(Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ)構造を形成する。
【００４０】
当業者に知られているプロセスを用いてエピタキシャル層にＳＴＩ構造を形成することができる。
【００４１】
Ｓ１０９：フォトリソグラフィをすると共に、イオンを注入して第１のＮウェルと第１のＰウェルを形成する。
【００４２】
第１のＮウェルと第１のＰウェルは高耐圧Ｎウェル（ＨＶ  Ｎｗｅｌｌ）と高耐圧Ｐウェル（ＨＶ  Ｐｗｅｌｌ）である。
【００４３】
上記した実施例はただ本発明の幾つかの実施形態を表し、比較的に具体的且つ詳しく記載したが、これによって本発明の特許範囲を限定するものと理解されるべきではない。明記しなければならないのは、当業者にとって、本発明の構想を逸脱しない前提で様々な改良、変形が可能であり、いずれも本発明の保護範囲に属する。従って、本発明の特許保護の範囲は添付する特許請求の範囲を基準としなければならない。
【図１】
0006555552.tif 000002
【図２】
0006555552.tif 000003
【図３】
0006555552.tif 000004
【図４】
0006555552.tif 000005