(57)【特許請求の範囲】
【請求項１】
スパッタ装置のチャンバ内にプラズマを生成するために、一対の電圧出力端から前記チャンバ内に配設された一対の電極間に直流電圧又はパルス状の電圧を印加する電源装置において、
a)定常的なプラズマ維持のための所定の直流電圧又はパルス状の電圧を一対の出力端間に出力する電力供給部と、
b)前記電力供給部の一方の出力端と前記一対の電圧出力端の一方との間の経路中に電気的に直列に主巻線が設けられ、該主巻線の前記電力供給部側に回生巻線の一端が接続され、該主巻線と回生巻線との接続点を基準として該主巻線と回生巻線との極性が逆向きであるインダクタと、
c)前記インダクタの回生巻線と直列に接続されて該回生巻線とともに前記電力供給部に並列に接続された直列回路を形成し、該直列回路と前記電力供給部とを含む閉回路において該電力供給部から流れる電流を阻止する向きに接続されてなるダイオードと、
を備え、前記ダイオードが阻止状態であって前記回生巻線に電流が流れないときには、前記インダクタの主巻線を前記電圧出力端から前記チャンバに供給する電流を安定化するためのインダクタとして機能させる一方、前記回生巻線の両端に誘起される電圧が上昇して前記ダイオードが導通状態になると、該回生巻線に誘起された電圧に由来する電流を前記ダイオードを介して前記電力供給部に回生させるようにしたことを特徴とするスパッタ装置用電源装置。
【請求項２】
請求項１に記載のスパッタ装置用電源装置であって、
前記インダクタの主巻線に直列に半導体スイッチング素子を備え、
該半導体スイッチング素子をオン・オフ動作させることで前記電圧出力端から前記一対の電極間にパルス状の電圧を印加するようにしたことを特徴とするスパッタ装置用電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スパッタ装置においてプラズマを生成するために用いられる電源装置に関し、さらに詳しくは、直流スパッタ装置や直流パルススパッタ装置に好適な電源装置に関する。
【背景技術】
【０００２】
半導体の成膜工程などに用いられるスパッタ装置においては、ターゲットと基板（被成膜対象物）との間に供給された電力によってアルゴン等のガスが電離してプラズマが生成され、主としてこのプラズマ中のイオンの作用によってターゲットからそのターゲット物質が叩き出され、該物質の粒子が基板に到達して基板表面に被膜を形成する。スパッタ装置としては、陰極であるターゲットと陽極である基板との間に、直流電圧を印加する直流（ＤＣ）スパッタ装置、陰極と陽極との間に高周波電圧を印加する高周波（ＲＦ）スパッタ装置などが広く利用されている。直流スパッタ装置は、絶縁性のターゲットが使用できないなどの制約はあるものの、高周波スパッタ装置に比べて装置構造が簡単であり、また比較的低温のプラズマを利用できるため基板表面の損傷を抑えられる、といった利点がある。
【０００３】
特許文献１等に開示されているように、直流スパッタ装置用電源装置では一般に、ＤＣ／ＤＣコンバータ等を含む直流電源と負電圧出力端との間に電流安定化用のインダクタが設けられ、直流電源と正電圧出力端とを接続する線路は接地されている。インダクタは自己誘導作用により電流の変動を阻止する方向に起電力を発生させ、電気エネルギを磁気エネルギとして蓄積する。それによって、例えば放電負荷のインピーダンスが変動したときでも、それによる電流の大きな変動を抑制することができる。
【０００４】
直流スパッタ装置は上述したような利点を有するものの、特許文献２、３等に記載されているように、アーク放電が比較的発生し易く、それに起因する成膜不良が発生することがある。直流パルススパッタ装置はこうした不具合を解決するためのものであり、直流電圧をスイッチングすることで生成したパルス状の電圧を陰極−陽極間に印加する、或いは、直流電圧の印加中にその直流電圧とは逆極性の電圧をパルス状に陰極−陽極間に印加する。こうしたパルス状電圧の印加により、ターゲット表面の帯電を抑制し、アーク放電の発生を抑えることができる。
【０００５】
こうした直流パルススパッタ装置用の電源装置では、直流電源と負電圧出力端との間に、電流安定化用のインダクタと電圧スイッチング用の半導体スイッチング素子とが直列に接続される。その場合、放電条件の逸脱を要因とするプラズマの消滅等により放電負荷のインピーダンスが急激に増加してインダクタに流れる電流が急減すると、その電流の供給を持続させるように該インダクタに大きな電圧が誘起され、その電圧によってチャンバが損傷するおそれがある。また、その誘起電圧に起因して半導体スイッチング素子に大きな電圧が加わるため、半導体スイッチング素子として耐圧の大きな高いコストの素子を用いる必要がある。
【０００６】
これに対し、特許文献２に記載の電源装置では、インダクタと半導体スイッチング素子との直列回路に対して並列に電流回生用のダイオードを設けている。この装置では、半導体スイッチング素子がオン状態であるときに該ダイオードがインダクタと並列に接続されるため、放電負荷のインピーダンスが極端に増加した場合、その時点までにインダクタに蓄積されていたエネルギに由来する電流はダイオードを介し該インダクタを短絡するように流れる。その結果、インダクタの両端電圧の上昇は生じず、それに伴う半導体スイッチング素子に掛かる電圧の上昇や放電負荷に掛かる電圧の上昇もない。
【０００７】
しかしながら、放電負荷のインピーダンス過渡的に上昇してインダクタに流れる電流が減少する場合でも、電流減少を妨げるインダクタの誘起電圧はダイオードの導通方向に生じるため、インダクタは短絡されて該インダクタの電流続流機能はなんら作用せず、電流は減少したままとなる。一方、放電負荷のインピーダンスが過渡的に低下して放電負荷に流れる電流が増加した場合、その増加した電流に対するインダクタでの電流増加分はダイオードを介して該インダクタを還流する。そのため、放電負荷のインピーダンスが元に戻っても、上記電流増加分はそのまま維持されることになる。これらは、インダクタに蓄積されたエネルギが放電負荷の変動、具体的には放電負荷のインピーダンスの上昇や低下に有用でないことを意味しており、こうした放電負荷の変動に対してインダクタが本来の電流を安定させるという機能を果たさないことになる。その結果、電源装置からスパッタ装置の放電負荷へと供給される電流の安定性が低下し、プラズマの生成状態が悪化するという大きな問題がある。
【０００８】
一方、特許文献３に記載の電源装置では、放電負荷に供給する電流をオン・オフする半導体スイッチング素子に並列に、コンデンサ、抵抗、ダイオードなどから成るスナバ回路が設けられている。この装置では、例えば放電負荷のインピーダンスの急増等によりインダクタの誘起電圧に起因するサージ電圧が発生しても、半導体スイッチング素子に加わるサージ電圧はスナバ回路で低減される。そのため、サージ電圧によって半導体スイッチング素子が破壊されることを防止することができる。
【０００９】
しかしながら、こうしたスナバ回路ではサージ電圧によってコンデンサに蓄積されたエネルギを抵抗で消費する（つまりは熱に変換する）ため、電源装置の効率が低下することになる。また、スナバ回路を付加する必要があるため、その分だけ装置のサイズが大きくなる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００３−７３８２６号公報
【特許文献２】特開２００１−２９５０４２号公報
【特許文献３】特開２００８−７５１１２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明は上記課題を解決するためになされたものであり、その目的とするところは、スナバ回路のようなエネルギを消費することで過大な電圧が半導体スイッチング素子に加わることを防止する付加的な回路を用いることなく、放電負荷のインピーダンスの急激な増加や半導体スイッチング素子のスイッチングなどに伴う半導体スイッチング素子への過大な電圧の印加を防止するとともに、放電負荷のインピーダンスが変動しても該放電負荷に供給する電流を安定的に保持することができるスパッタ用電源装置を提供することにある。
【課題を解決するための手段】
【００１２】
上記課題を解決するためになされた本発明は、スパッタ装置のチャンバ内にプラズマを生成するために、一対の電圧出力端から前記チャンバ内に配設された一対の電極間に直流電圧又はパルス状の電圧を印加する電源装置において、
a)定常的なプラズマ維持のための所定の直流電圧又はパルス状の電圧を一対の出力端間に出力する電力供給部と、
b)前記電力供給部の一方の出力端と前記一対の電圧出力端の一方との間の経路中に電気的に直列に主巻線が設けられ、該主巻線の前記電力供給部側に回生巻線の一端が接続され、該主巻線と回生巻線との接続点を基準として該主巻線と回生巻線との極性が逆向きであるインダクタと、
c)前記インダクタの回生巻線と直列に接続されて該回生巻線とともに前記電力供給部に並列に接続された直列回路を形成し、該直列回路と前記電力供給部とを含む閉回路において該電力供給部から流れる電流を阻止する向きに接続されてなるダイオードと、
を備え、前記ダイオードが阻止状態であって前記回生巻線に電流が流れないときには、前記インダクタの主巻線を前記電圧出力端から前記チャンバに供給する電流を安定化するためのインダクタとして機能させる一方、前記回生巻線の両端に誘起される電圧が上昇して前記ダイオードが導通状態になると、該回生巻線に誘起された電圧に由来する電流を前記ダイオードを介して前記電力供給部に回生させるようにしたことを特徴としている。
【００１３】
本発明に係るスパッタ装置用電源装置において電力供給部は、典型的には、外部から供給される交流電力を直流電力に変換する整流器と、その直流電力を電圧の相違する直流電力に変換するＤＣ−ＤＣコンバータとを含む回路である。
本発明に係るスパッタ装置用電源装置において、インダクタの回生巻線に直列に接続されたダイオードが阻止状態であるときには、それら回路素子と電力供給部を含む閉回路には電流が流れない。そのため、電力供給部の一方の出力端と本装置の電圧出力端との間の経路中に設けられたインダクタの主巻線による電流安定化の作用によって、例えば放電負荷のインピーダンスが或る程度変動したときでも、放電負荷に流れる電流の大きな変動を抑制することができる。                 
【００１４】
電力供給部から電圧出力端を通してチャンバ内の一対の電極間に印加される電圧によって、放電負荷やインダクタの主巻線を含む閉回路に電流が流れる。通常の動作においても放電負荷は時々刻々と変化して負荷インピーダンスが変動し、それに伴う電流変化のために該インダクタの回生巻線の両端には電圧が誘起される。主巻線を流れる電流が増加すると回生巻線に誘起される電圧も増加する。回生巻線の一端（ダイオードに接続されている側とは反対側の端部）は主巻線の電力供給部側の端部に接続されているため、回生巻線の誘起電圧が増加すると、回生巻線と主巻線との接続点を基準として、回生巻線とダイオード（のアノード）との接続点の電位が上昇することになる。回生巻線とダイオードとの直列回路は電力供給部に並列に接続されているため、回生巻線の両端間の電圧が電力供給部の出力電圧よりも低いときにはダイオードは逆バイアスされ、阻止状態を維持する。スパッタ装置やプラズマの生成状態に問題がない通常動作では、この状態が保たれる。
【００１５】
例えばプラズマが消滅する等によって放電負荷のインピーダンスが急激に増加し放電負荷に殆ど電流が流れない状態になると、インダクタの主巻線には大きな電圧が誘起される。これに伴い回生巻線の両端間の電圧が上昇し該電圧が電力供給部の出力電圧を超えると、ダイオードは順バイアスされることとなり導通状態となる。そうなると、回生巻線、ダイオード、電力供給部を含む閉回路が実質的に形成され、該閉回路に電流が流れる。その結果、回生巻線に誘起された電圧に由来する電流は電力供給部に回生され、インダクタの主巻線及び回生巻線のそれぞれの両端電圧は電力供給部の出力電圧にクランプされる。このようにして、放電負荷のインピーダンスが急激に増加した場合でもインダクタの主巻線やこれに繋がる放電負荷、つまりチャンバ内の一対の電極間に過大な電圧が加わることを回避することができる。
なお、本発明に係るスパッタ装置用電源装置において、上記インダクタの回生巻線の一端は該インダクタの主巻線の電力供給部側端部に直接的に接続されていてもよいが、上記ダイオードを介して又は該ダイオードとは別のダイオードや抵抗などの他の回路素子を介して間接的に接続されていてもよい。
また、インダクタは２巻線構造の各巻線を主巻線及び回生巻線として用いたものでもよいし、単巻線構造であるタップインダクタにおいてタップを境界とした両側の巻線を主巻線及び回生巻線として用いたものでもよい。
【００１６】
また本発明に係るスパッタ装置用電源装置は、チャンバ内に形成されたプラズマに連続的に直流電力を供給する直流スパッタ装置用電源装置にも適用可能であるが、直流電力を間欠的に供給し、また場合によっては、その直流電力の供給を停止している間に逆極性の電圧を一対の電極間に印加する直流パルススパッタ装置用電源装置に特に有用である。即ち、本発明に係るスパッタ装置用電源装置では、好ましくは、前記インダクタの主巻線に直列に半導体スイッチング素子を備え、該半導体スイッチング素子をオン・オフ動作させることで前記電圧出力端から前記一対の電極間にパルス状の電圧を印加するようにした構成とするとよい。
【００１７】
上述したように本発明に係るスパッタ装置用電源装置では、インダクタの回生巻線及びダイオードの作用によって、放電負荷のインピーダンスが急増したときに生じる過大な電圧が抑制されるので、この過大な電圧が半導体スイッチング素子に加わることを防止し、該素子の破損を回避することができる。
【発明の効果】
【００１８】
本発明に係るスパッタ装置用電源装置によれば、スナバ回路のような電力を無駄に消費する保護回路を付加することなく、簡単で且つ余剰に発生したインダクタのエネルギを電力供給部に回生する回路によって、放電負荷のインピーダンスの急激な増加に伴う過大な電圧の発生を防止することができる。また、インダクタの主巻線は本来の主目的である電流安定用のインダクタとして機能するので、放電負荷のインピーダンスが変動したときでも、放電負荷に供給される電流を安定化させることができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の一実施例である直流パルススパッタ装置用電源装置の概略構成図。
【図２】本実施例の直流パルススパッタ装置用電源装置における動作を説明するためのタイミング図及び波形図。
【発明を実施するための形態】
【００２０】
本発明の一実施例である直流パルススパッタ装置用電源装置について、添付図面を参照して説明する。
図１は本実施例の直流パルススパッタ装置用電源装置の概略構成図、図２は本実施例の直流パルススパッタ装置用電源装置における動作を説明するためのタイミング及び波形図である。
【００２１】
本電源装置における電圧出力端である正極側電圧出力端９ａ及び負極側電圧出力端９ｂは、スパッタ装置のチャンバ１０内に設置された陽極１０ａ及び陰極１０ｂにそれぞれ接続されている。即ち、陽極１０ａ、陰極１０ｂを含むチャンバ１０内空間全体が本電源装置の放電負荷１０ｃである。通常、陽極１０ａは被成膜対象である基板であり、陰極１０ｂはスパッタされるターゲットである。
【００２２】
本電源装置において、交流電力を直流電力に変換する整流器やＤＣ−ＤＣコンバータなどを含む直流電源１の正極性出力端は正極側電圧出力端９ａに接続され、該直流電源１の負極性出力端は、インダクタ２の主巻線２ａと第１半導体スイッチング素子３の直列回路を介して負極側電圧出力端９ｂに接続されている。直流電源１、チャンバ１０内空間（放電負荷１０ｃ）、第１半導体スイッチング素子３、及びインダクタ２の主巻線２ａが、第１の閉回路を構成している。図示するように、通常、チャンバ１０の陽極１０ａは接地されているから、正極側電圧出力端９ａの電位は０Ｖであり、負極側電圧出力端９ｂは負電位となる。例えば直流電源１の出力電圧は７００Ｖ、出力定格電力は５kWである。直流電源１を含む第１の閉回路は、チャンバ１０内にプラズマが発生したあとの定常動作時に該プラズマを維持するために該プラズマに電力を供給するための電力供給経路である。
【００２３】
インダクタ２の主巻線２ａの両端間には、第１ダイオード４と第２半導体スイッチング素子５との直列回路が並列に接続されている。第１ダイオード４、第２半導体スイッチング素子５、及びインダクタ２の主巻線２ａは、第２の閉回路を形成している。
【００２４】
また、直流電源１の両出力端間には、インダクタ２の回生巻線２ｂと第２ダイオード６との直列回路が並列に接続され、第３の閉回路を形成している。インダクタ２の主巻線２ａと回生巻線２ｂの極性は、該主巻線２ａと回生巻線２ｂとの接続点を基準として逆向きであり、図１中に矢印で示すように、主巻線２ａに発生する電圧の方向は第１半導体スイッチング素子３側から上記接続点に向かう方向、回生巻線２ｂに発生する電圧の方向は上記接続点から第２ダイオード６に向かう方向である。
また、ここでは説明の便宜上、密結合であるインダクタ２の主巻線２ａと回生巻線２ｂとの巻数比を１：１としているが、巻線比はこれに限らず適宜に調整可能であることは言うまでもない。
【００２５】
第１、第２半導体スイッチング素子３、５はいずれも、制御部７からの指示に基づいてスイッチング素子駆動部８により生成される駆動信号Ｇ１、Ｇ２によりオン・オフ制御される。また、直流電源１に含まれるＤＣ−ＤＣコンバータは、制御部７からの制御信号に応じて所定電圧、所定電流を出力するように動作する。
制御部７は後述する特徴的な制御動作を実施するために、ＣＰＵや制御用プログラムが格納されたメモリ（例えばフラッシュＲＯＭ）などを備える。第１、第２半導体スイッチング素子３、５としては、高耐圧でスイッチング速度が速く且つオン抵抗が小さいＳｉＣ（シリコンカーバイド）−ＭＯＳＦＥＴを用いるとよい。また、第１、第２ダイオード４、６としては、同じく高耐圧でスイッチング速度が速く順方向電圧が低いＳｉＣ−ＳＢＤ（ショットキーバリアダイオード）を用いるとよい。
【００２６】
なお、説明の便宜上、図１では、プラズマ点火時に定常的な電圧よりも高い電圧（ただし電流は小さい）を陽極１０ａ−陰極１０ｂ間に印加可能な着火回路は省略してある。また、後述するように、直流電源１からの直流電圧が陽極１０ａ−陰極１０ｂ間に印加されていない期間に逆極性の所定電圧を印加する場合もあるが、そうした逆極性の電圧を印加するための回路も図１では省略している。
【００２７】
図１に加え図２を参照しつつ、本実施例の直流パルススパッタ装置用電源装置におけるプラズマ維持時、つまりは着火後にプラズマが形成されている状態での動作を説明する。
【００２８】
図２（ａ）、（ｂ）に示すように、制御部７は、第１半導体スイッチング素子３のゲートに入力される駆動信号Ｇ１がＨレベルである期間（Ｔ1期間）には、第２半導体スイッチング素子５のゲートに入力される駆動信号Ｇ２がＬレベルとなり、また逆に、駆動信号Ｇ２がＨレベルである期間（Ｔ2期間）には駆動信号Ｇ１がＬレベルとなるように駆動信号Ｇ１、Ｇ２を制御し、両半導体スイッチング素子３、５を相補的にオン・オフ動作させる。第１半導体スイッチング素子３がオンしているＴ1期間には、直流電源１から放電負荷１０ｃに電力を供給するための第１の閉回路に電流が流れ、この電流がインダクタ２の主巻線２ａを経由する。第２半導体スイッチング素子５がオンしているＴ2期間には、第１半導体スイッチング素子３はオフして第１の閉回路は遮断され、その代わりに、第１ダイオード４を経由してインダクタ２の主巻線２ａを短絡する第２の閉回路が形成される。
【００２９】
図２において、時刻ｔ0には駆動信号Ｇ１は立ち上がり第１半導体スイッチング素子３がオン状態となり、逆に駆動信号Ｇ２は立ち下がって第２半導体スイッチング素子５がオフ状態にそれぞれ切り替わる。時刻ｔcには駆動信号Ｇ２が立ち上がり第２半導体スイッチング素子５がオン状態となり、逆に駆動信号Ｇ１は立ち下がって第１半導体スイッチング素子３はオフ状態にそれぞれ切り替わる。時刻ｔ0〜時刻ｔcまでの期間がＴ1期間であり、第１の閉回路を通して放電負荷１０ｃに電流が流れる。また、時刻ｔc〜時刻ｔ0の期間がＴ2期間であり、その直前のＴ1期間に第１の閉回路に流れていた電流が第２の閉回路に切り替わって流れる。
【００３０】
図２において（ｃ）は通常の状態において放電負荷１０ｃに流れる負荷電流Ｉ0、（ｄ）は放電負荷１０ｃの両端の電圧Ｖ0である。
第１半導体スイッチング素子３がオン状態、第２半導体スイッチング素子５がオフ状態であるとき、上述したように、第１の閉回路を通して放電負荷１０ｃに電流が流れる。このとき、インダクタの主巻線２ａの両端に発生する電圧は直流電源１の出力電圧よりも低いから、回生巻線２ｂに誘起される電圧も直流電源１の出力電圧よりも低い。したがって、回生巻線２ｂと第２ダイオード６との接続点つまり該ダイオード６のアノードの電位はカソードの電位よりも低く、該ダイオード６は逆バイアスされた状態である。そのため、第３の閉回路には電流は流れない。
【００３１】
第２半導体スイッチング素子５がターンオンしたあとは、第２の閉回路のインピーダンスは非常に低くほぼ短絡状態であるとみなせる。このＴ2期間の間、インダクタ２の鉄心の磁化レベルは変化できず、その主巻線２ａの両端電圧に変化はない。そのため、Ｔ2期間の開始時点、つまり時刻ｔcの時点で第１の閉回路に流れていた電流値は保持される。それによって、第１の閉回路と第２の閉回路とに共通しているインダクタ２の主巻線２ａに流れる電流値はＴ1期間とＴ2期間との両期間、即ちパルス周期の１周期期間Ｔを通じてほぼ一定になる。これは、Ｔ1期間において放電負荷１０ｃに流れる電流Ｉ0のパルス波高値が、パルスのデューティ比Ｄ＝Ｔ1／Ｔとは無関係に略一定になることを意味する。また、これは、第１の閉回路と第２の閉回路との間での電流の切替えつまり転流に殆どエネルギを要さないことを意味する。それ故に、パルス周波数は半導体スイッチング素子３、５のスイッチング速度に依存して決められ、通常、数百kHzまで高速化することができる。
【００３２】
図２において、（ｅ）及び（ｆ）は例えば放電条件の変動等の要因によりプラズマが不安定になり、放電負荷１０ｃのインピーダンスが増加したときの負荷電流Ｉ0及び電圧Ｖ0を示す波形図である。これは、Ｔ1期間中の時刻ｔa〜ｔbの期間だけ放電負荷１０ｃのインピーダンスが定常時よりも約１．５倍増加した場合を示している。
【００３３】
時刻ｔa〜ｔbの期間に放電負荷１０ｃのインピーダンスが増加すると、第１の閉回路に流れる電流は減少しようとするが、それに伴って増加する負荷電圧Ｖ0と直流電源１の出力電圧との差分がインダクタ２の主巻線２ａの極性に応じた方向に誘起され、その直前に主巻線２ａに流れていた電流を保持するように電流を増加させる。即ち、主巻線２ａは本来の主目的である電流安定用のインダクタとして機能し、それによって負荷電流Ｉ0は殆ど減少することなくほぼ一定に保たれる。
【００３４】
なお、放電条件の変動等の要因によって放電負荷１０ｃのインピーダンスが定常時よりも下がった場合や、アーク放電の発生や負荷の短絡などの要因でインピーダンスが極端に下がった場合でも同様に、インダクタ２の主巻線２ａは電流安定用のインダクタとして機能するから、負荷電流Ｉ0はほぼ一定に維持される。
【００３５】
放電負荷１０ｃのインピーダンスの増加が大きくなるほど、インダクタ２の主巻線２ａの両端間に発生する電圧は大きくなる。磁気結合によってインダクタ２の回生巻線２ｂにもその極性に応じた方向に同じ大きさの電圧が誘起されるから、放電負荷１０ｃのインピーダンスの増加に伴い、第２のダイオード６のアノードの電位も上昇する。そして、放電負荷１０ｃのインピーダンスの増加が極端に大きいと、第２のダイオード６のアノードの電位がカソードの電位よりも高くなり、第２のダイオード６が順バイアスになって該ダイオード６が導通状態となる。
【００３６】
図２の（ｇ）及び（ｈ）は放電負荷１０ｃのインピーダンスが極端に上昇したときの放電負荷１０ｃの電流Ｉ0及び電圧Ｖ0の波形図である。
時刻ｔa〜ｔbの期間にプラズマが消滅する等の要因で放電負荷１０ｃのインピーダンスが極端に増加すると、負荷電流Ｉ0はほぼゼロになる。そして、インダクタ２の主巻線２ａの両端間に直流電源１の出力電圧以上に発生した電圧が回生巻線２ｂにも誘起され、第２ダイオード６は順バイアス状態となって導通する。すると、第３の閉回路が形成され、回生巻線２ｂに誘起された電圧に由来する電流は第２ダイオード６を経て直流電源１に回生される。また、第２ダイオード６が導通すると、インダクタ２の回生巻線２ｂの両端電圧は直流電源１の出力電圧とほぼ同じレベルにクランプされ、さらに主巻線２ａの両端電圧もほぼ同じレベルにクランプされる。それによって、半導体スイッチング素子３、５に過大な電圧が掛かることを回避することができる。即ち、インダクタ２及び第２ダイオード６は放電負荷１０ｃのインピーダンスが極端に増加したときに電圧クランパとして作用する。
【００３７】
即ち、本実施例のスパッタ装置用電源装置では、放電負荷１０ｃの負荷電圧Ｖ0が直流電源１の出力電圧の約２倍になるまではインダクタ２の主巻線２ａは本来の主目的である電流を安定的に維持するインダクタとして機能し、負荷電圧Ｖ0が直流電源１の出力電圧の約２倍を超えると電圧クランパの構成要素として機能する。例えば直流電源１の出力電圧が７００Ｖである場合、電流安定化の機能と電圧クランパの機能とが切り替わる放電負荷１０ｃの負荷電圧Ｖ0の電圧閾値は−１４００Ｖである。
【００３８】
上述したように、上記実施例では説明の便宜上インダクタ２の主巻線２ａと回生巻線２ｂとの巻数比を１：１としたが、例えば、この巻数比を１．２：１とした場合には次のようになる。即ち、第２ダイオード６が導通状態であるときにインダクタ２の回生巻線２ｂにおいてクランプされた電圧値は、磁気結合によって、主巻線２ａには［直流電源１の出力電圧値］×１．２の電圧として現れる。したがって、上述した電流安定化の機能と電圧クランパの機能とが切り替わる放電負荷１０ｃの負荷電圧Ｖ0の電圧閾値は［直流電源１の出力電圧値］×（１＋１．２）となる。したがって、直流電源１の出力電圧が７００Ｖである場合、インダクタ２の主巻線２ａのクランプ電圧値は８４０Ｖ、負荷電圧Ｖ0の電圧閾値は−１５４０Ｖである。このように、インダクタ２の主巻線と回生巻線との巻数比を適宜に調整することで、直流電源１の出力電圧、半導体スイッチング素子３、５の耐圧、及び、電圧閾値に対応した適切な設計が可能である。
【００３９】
また、上記実施例では、第１半導体スイッチング素子３がオフ状態であるときに、負荷電圧Ｖ0は接地電位（ゼロボルト）となるが、正極側電圧出力端９ａと負極側電圧出力端９ｂとの間に、直流電源１とは逆極性（ここでは接地電位に対して正極性）の電圧を負極側電圧出力端９ｂに印加可能な逆バイアス印加回路を設け、第１半導体スイッチング素子３がオフ状態であるＴ2期間の少なくとも一部の期間に、逆極性の電圧を陽極１０ａ−陰極１０ｂ間に印加するとよい。こうした逆極性の電圧を短時間印加することで、ターゲット表面等の帯電を防止することができ、帯電によるアーク放電の発生を抑制することができる。こうした構成においても、上記実施例で説明した特徴的な回路によって、電流安定化の機能と電圧クランパの機能とが達成されることは明らかである。
【００４０】
また上記実施例では、インダクタ２の主巻線２ａの一端と回生巻線２ｂの一端と直流電源１の負極性出力端とを接続し、回生巻線２ｂの他端に第２ダイオード６を接続するように構成しているが、主巻線２ａと直流電源１の負極性出力端との接続点から回生巻線２ｂの一端への配線の途中に第２ダイオード６を挿入するように接続位置を変更してもよい。或いは、第２ダイオード６の位置は図１に示したままとし、主巻線２ａと直流電源１の負極性出力端との接続点から回生巻線２ｂの一端への配線の途中に別のダイオードを等価直列となるように接続してもよい。このように変更した回路においても、上述した第３の閉回路及びインダクタ２の動作や機能は上記実施例と全く同じである。
さらにまた上記実施例では、インダクタ２は主巻線２ａと回生巻線２ｂとを有する２巻線構造であるが、単巻線構造であるタップドインダクタをインダクタ２として用い、そのタップを上記実施例における主巻線２ａと回生巻線２ｂとの接続点としてもよい。
【００４１】
また、上記実施例や上述した各種変更例は本発明の一例にすぎず、本発明の趣旨の範囲で適宜変形、修正、追加を行っても本願特許請求の範囲に包含されることは当然である。
【符号の説明】
【００４２】
１…直流電源
２…インダクタ
２ａ…主巻線
２ｂ…回生巻線
３…第１半導体スイッチング素子
４…第１ダイオード
５…第２半導体スイッチング素子
６…第２ダイオード
７…制御部
８…スイッチング素子駆動部
９ａ…正極側電圧出力端
９ｂ…負極側電圧出力端
１０…チャンバ
１０ａ…陽極
１０ｂ…陰極
１０ｃ…放電負荷
【図１】
0006572424.tif 000002
【図２】
0006572424.tif 000003