(57)【特許請求の範囲】
【請求項１】
入力部と、出力部と、複数の第１キャパシタと、複数のスイッチ素子と、前記複数のスイッチ素子をスイッチング制御する制御回路とを有し、前記複数のスイッチ素子を切り替えて前記複数の第１キャパシタを充放電することで前記入力部から入力された入力電圧を降圧変換して前記出力部へ出力電圧を出力する容量性電力変換器と、
前記出力部に設けられ、インダクタと第２キャパシタとを有するＬＣ回路と、を備え、
前記容量性電力変換器は、前記複数のスイッチ素子の接続状態によって、少なくとも第１接続状態と第２接続状態とを有し、
前記制御回路は、
前記第１接続状態において、前記容量性電力変換器のキャパシタンス、前記ＬＣ回路のキャパシタンスおよびインダクタンスにより定まる第１の共振周波数以上のスイッチング周波数で動作するように制御し、
前記第２接続状態において、前記容量性電力変換器のキャパシタンス、前記ＬＣ回路のキャパシタンスおよびインダクタンスにより定まる第２の共振周波数以上のスイッチング周波数で動作するように制御する、
ＤＣ−ＤＣコンバータ。
【請求項２】
入力部と、出力部と、複数の第１キャパシタと、複数のスイッチ素子と、前記複数のスイッチ素子をスイッチング制御する制御回路とを有し、前記複数のスイッチ素子を切り替えて前記複数の第１キャパシタを充放電することで前記入力部から入力された入力電圧を昇圧変換して前記出力部へ出力電圧を出力する容量性電力変換器と、
前記入力部に設けられ、インダクタと第２キャパシタとを有するＬＣ回路と、を備え、
前記容量性電力変換器は、前記複数のスイッチ素子の接続状態によって、少なくとも第１接続状態と第２接続状態とを有し、
前記制御回路は、
前記第１接続状態において、前記容量性電力変換器のキャパシタンス、前記ＬＣ回路のキャパシタンスおよびインダクタンスにより定まる第１の共振周波数以上のスイッチング周波数で動作するように制御し、
前記第２接続状態において、前記容量性電力変換器のキャパシタンス、前記ＬＣ回路のキャパシタンスおよびインダクタンスにより定まる第２の共振周波数以上のスイッチング周波数で動作するように制御する、
ＤＣ−ＤＣコンバータ。
【請求項３】
複数の第１キャパシタと、複数のスイッチ素子と、前記複数のスイッチ素子をスイッチング制御する制御回路とを有し、前記複数のスイッチ素子を切り替えて前記複数の第１キャパシタを充放電することで電圧を昇降圧する容量性電力変換器と、
一方端と他方端とを有し、前記一方端が前記容量性電力変換器に接続されるインダクタと、前記インダクタの前記他方端に接続される第２キャパシタとを有するＬＣ回路、を備え、
前記容量性電力変換器は、電力変換のための少なくとも第１接続状態と第２接続状態とを有し、入力電圧を出力電圧に変換するように前記制御回路により制御され、
前記第１接続状態において、前記第１接続状態の期間は、前記容量性電力変換器のキャパシタンス、前記ＬＣ回路のキャパシタンスおよびインダクタンスにより定まる第１の共振周波数の逆数の半分より短く、
前記第２接続状態において、前記第２接続状態の期間は、前記容量性電力変換器のキャパシタンス、前記ＬＣ回路のキャパシタンスおよびインダクタンスにより定まる第２の共振周波数の逆数の半分より短い、
ＤＣ−ＤＣコンバータ。
【請求項４】
前記容量性電力変換器の後段に接続され、前記インダクタおよび前記第２キャパシタを含む誘導性降圧コンバータを備える、
請求項１または３に記載のＤＣ−ＤＣコンバータ。
【請求項５】
前記容量性電力変換器の前段に接続され、前記インダクタおよび前記第２キャパシタを含む誘導性昇圧コンバータを備える、
請求項２または３に記載のＤＣ−ＤＣコンバータ。
【請求項６】
前記ＬＣ回路は、前記容量性電力変換器の低電圧側の端子に接続される、
請求項１から５のいずれかに記載のＤＣ−ＤＣコンバータ。
【請求項７】
前記制御回路は、負荷変動に応じて、前記第１接続状態の期間と前記第２接続状態の期間の切り替えを制御する、
請求項１から３のいずれかに記載のＤＣ−ＤＣコンバータ。
【請求項８】
前記第１の共振周波数は、前記第２の共振周波数と等しい、
請求項１から７のいずれかに記載のＤＣ−ＤＣコンバータ。
【請求項９】
前記容量性電力変換器は、前記入力電圧と前記出力電圧が整数倍の関係となる、
請求項１から８のいずれかに記載のＤＣ−ＤＣコンバータ。
【請求項１０】
前記容量性電力変換器は回路基板に構成され、
前記インダクタは前記回路基板に形成された導体パターンからなる、
請求項１から９のいずれかに記載のＤＣ−ＤＣコンバータ。
【請求項１１】
前記第１接続状態と前記第２接続状態のオン時間は等しい、
請求項１から１０のいずれかに記載のＤＣ−ＤＣコンバータ。
【請求項１２】
前記容量性電力変換器は、等価な第１容量性電力変換器および第２容量性電力変換器で構成され、
前記制御回路は、前記第１容量性電力変換器と前記第２容量性電力変換器をインターリーブ制御する、
請求項１から１１のいずれかに記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、容量性電力変換器を備えたＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
スイッチトキャパシタ回路やチャージポンプ回路とも称される容量性電力変換器を備えたＤＣ−ＤＣコンバータは、トランスなどの誘導性素子が不要となることから、小型化が比較的容易である。そのため、小型・小電力用途の電源装置に適しているといえる。【０００３】
容量性電力変換器を備えたＤＣ−ＤＣコンバータとしては、例えば非特許文献１が開示されている。非特許文献１に記載のＤＣ−ＤＣコンバータは、インダクタを有していない。【０００４】
一方、特許文献１には、容量性電力変換器を備えたＤＣ−ＡＣコンバータが記載されている。特許文献１には、インダクタとキャパシタとの共振を利用して、入力された直流電圧を正弦波状の交流電圧に変換して出力することが示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平８−１１６６７９号公報
【非特許文献】
【０００６】
【非特許文献１】VincentWai-Shan Ng and Seth R. Sanders;"Switched Capacitor DC-DC Converter:Superior where the Buck Converter has Dominated"; EECS Department Universityof California, Berkeley Technical Report No. UCB/EECS-2011-94 August 17, 2011
【発明の概要】
【発明が解決しようとする課題】
【０００７】
小電力の用途では、ＤＣ−ＤＣコンバータの電力変換効率に起因する発熱が問題となることは少ない。また、集積回路技術の進歩により、小電力の領域では、小型化が比較的容易な容量性電力変換器を備えたＤＣ−ＤＣコンバータが普及しつつある。【０００８】
一方、大電力の用途では、従来、トランスやコイルを備えたＤＣ−ＤＣコンバータが用いられている。【０００９】
近年、チップコンデンサの大容量化が進み、容量性電力変換器を備えたＤＣ−ＤＣコンバータにおいても、従来よりも大電力を扱うことが可能となった。そのため、今後、容量性電力変換器を備えたＤＣ−ＤＣコンバータにおいても、電力変換効率を高めるための取り組みが必要となりつつある。つまり、容量性電力変換器を用いて、例えば数百ｍＷ以上の電力を変換しようとする場合、発熱を考慮して電力変換効率を高めることも必要になる。【００１０】
一方、容量性電力変換器を用いて数百ｍＷ以上の電力を変換しようとする場合、容量性の電力変換器であるがゆえに大きなピーク電流が発生し、この大きなピーク電流による損失の軽減や、電力変換器のキャパシタンスと当該電力変換器が有する寄生インダクタンスとの共振現象により生じる損失を低減することが必要になることを本願の発明者等は見出した。【００１１】
そこで本発明の目的は、小型化を図りながら電力変換効率を改善した容量性電力変換器を備えたＤＣ−ＤＣコンバータを提供することにある。
【課題を解決するための手段】
【００１２】
（１）本発明のＤＣ−ＤＣコンバータは、入力部と、出力部と、複数の第１キャパシタと、複数のスイッチ素子と、複数のスイッチ素子をスイッチング制御する制御回路とを有し、複数のスイッチ素子を切り替えて複数の第１キャパシタを充放電することで入力部から入力された入力電圧を降圧変換して出力部へ出力電圧を出力する容量性電力変換器と、出力部に設けられ、インダクタと第２キャパシタとを有するＬＣ回路と、を備え、容量性電力変換器は、複数のスイッチ素子の接続状態によって、少なくとも第１接続状態と第２接続状態とを有し、制御回路は、第１接続状態において、容量性電力変換器のキャパシタンス、ＬＣ回路のキャパシタンスおよびインダクタンスにより定まる第１の共振周波数以上のスイッチング周波数で動作するように制御し、第２接続状態において、容量性電力変換器のキャパシタンス、ＬＣ回路のキャパシタンスおよびインダクタンスにより定まる第２の共振周波数以上のスイッチング周波数で動作するように制御する。【００１３】
（２）本発明のＤＣ−ＤＣコンバータは、入力部と、出力部と、複数の第１キャパシタと、複数のスイッチ素子と、複数のスイッチ素子をスイッチング制御する制御回路とを有し、複数のスイッチ素子を切り替えて複数の第１キャパシタを充放電することで入力部から入力された入力電圧を昇圧変換して出力部へ出力電圧を出力する容量性電力変換器と、入力部に設けられ、インダクタと第２キャパシタとを有するＬＣ回路と、を備え、容量性電力変換器は、複数のスイッチ素子の接続状態によって、少なくとも第１接続状態と第２接続状態とを有し、制御回路は、第１接続状態において、容量性電力変換器のキャパシタンス、ＬＣ回路のキャパシタンスおよびインダクタンスにより定まる第１の共振周波数以上のスイッチング周波数で動作するように制御し、第２接続状態において、容量性電力変換器のキャパシタンス、ＬＣ回路のキャパシタンスおよびインダクタンスにより定まる第２の共振周波数以上のスイッチング周波数で動作するように制御する。【００１４】
（３）本発明のＤＣ−ＤＣコンバータは、複数の第１キャパシタと、複数のスイッチ素子と、複数のスイッチ素子をスイッチング制御する制御回路とを有し、複数のスイッチ素子を切り替えて複数の第１キャパシタを充放電することで電圧を昇降圧する容量性電力変換器と、一方端と他方端とを有し、一方端が容量性電力変換器に接続されるインダクタと、インダクタの他方端に接続される第２キャパシタとを有するＬＣ回路、を備え、容量性電力変換器は、電力変換のための少なくとも第１接続状態と第２接続状態とを有し、入力電圧を出力電圧に変換するように制御回路により制御され、第１接続状態において、第１接続状態の期間は、容量性電力変換器のキャパシタンス、ＬＣ回路のキャパシタンスおよびインダクタンスにより定まる第１の共振周波数の逆数の半分より短く、第２接続状態において、第２接続状態の期間は、容量性電力変換器のキャパシタンス、ＬＣ回路のキャパシタンスおよびインダクタンスにより定まる第２の共振周波数の逆数の半分より短い。【００１５】
上記（１）（２）（３）に記載のいずれの構成でも、ＬＣ回路のインダクタンスによって容量性電力変換器から発生する大きなピーク電流による損失が軽減される。さらに、スイッチング動作を行うことで、容量性電力変換器のキャパシタンス、ＬＣ回路のキャパシタンスおよびインダクタンスにより生じる共振現象による逆電流の発生が抑制される。よって、電力変換効率が改善される。【００１６】
（４）容量性電力変換器の後段には、インダクタおよび第２キャパシタを含む誘導性降圧コンバータが接続されてもよい。この構成によれば、容量性電力変換器の電圧変換比の一部を降圧コンバータが担うことにより、容量性電力変換器の負荷を減らすことができ、結果的により高い電圧変換比で高効率の電力変換を行うことができる。【００１７】
（５）容量性電力変換器の前段には、インダクタおよび第２キャパシタを含む誘導性昇圧コンバータが接続されてもよい。この構成によれば、昇圧コンバータを併用することで、容量性電力変換器の電圧変換比の一部を昇圧コンバータが担うことにより、容量性電力変換器の負担を減らすことができ、結果的により高い電圧変換比で高効率の電力変換を行うことができる。【００１８】
（６）ＬＣ回路は、前記容量性電力変換器の低電圧側の端子に接続されることが好ましい。【００１９】
（７）制御回路は、負荷変動に応じて、第１接続状態の期間と第２接続状態の期間の切り替えを制御することが好ましい。この構成によれば、負荷変動が生じた場合でも高い電力変換効率が維持される。【００２０】
（８）第１の共振周波数は、第２の共振周波数と等しいことが好ましい。この構成によれば、第１接続状態と第２接続状態のいずれにおいても電力変換効率が改善される。【００２１】
（９）容量性電力変換器は、入力電圧と出力電圧が整数倍の関係となることが好ましい。【００２２】
（１０）容量性電力変換器は回路基板に構成され、インダクタは回路基板に形成された導体パターンからなることが好ましい。この構成によれば、インダクタのコストを削減しつつ、低背化が容易になる。【００２３】
（１１）第１接続状態と第２接続状態のオン時間は等しいことが好ましい。この構成では、スイッチング周波数の最適値が定まりやすい。【００２４】
（１２）制御回路は、等価な第１容量性電力変換器および第２容量性電力変換器をインターリーブ制御することが好ましい。【００２５】
この構成では、インターリーブ制御を行うことで、ピーク電流をさらに抑えることができ、さらに等価的なスイッチング周波数が２倍になり、出力リップル電圧を抑えることができる。
【発明の効果】
【００２６】
本発明によれば、容量性電力変換器のキャパシタンス、ＬＣ回路のキャパシタンスおよびインダクタンスにより定まる共振周波数以上のスイッチング周波数でスイッチングを行うことで、損失が軽減されるとともに、電力変換効率が改善される。
【図面の簡単な説明】
【００２７】
【図１】図１は、第１の実施形態に係るＤＣ−ＤＣコンバータ１のブロック図である。
【図２】図２は、第１の実施形態に係るＤＣ−ＤＣコンバータ１の回路図である。
【図３】図３（Ａ）、図３（Ｂ）、図３（Ｃ）は、図２に示す回路が第１接続状態のときの回路図である。
【図４】図４は、ＤＣ−ＤＣコンバータにおける共振回路を示す図である。
【図５】図５は、第１の実施形態に係る別のＤＣ−ＤＣコンバータの回路図である。
【図６】図６は、ＤＣ−ＤＣコンバータにおける、共振周波数とスイッチング周期とスイッチング電流との関係を示す波形図である。
【図７】図７は、ＤＣ−ＤＣコンバータにおける、第１接続状態の期間および第２接続状態の期間とスイッチング電流との関係を示す波形図である。
【図８】図８（Ａ），図８（Ｂ），図８（Ｃ），図８（Ｄ），図８（Ｅ）は、ＤＣ−ＤＣコンバータにおける、第１接続状態の期間と第２接続状態の期間の関係を示すタイムチャートである。
【図９】図９は、第２の実施形態に係るＤＣ−ＤＣコンバータ２のブロック図である。
【図１０】図１０は、第３の実施形態に係るＤＣ−ＤＣコンバータ３のブロック図である。
【発明を実施するための形態】
【００２８】
以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付している。要点の説明または理解の容易性を考慮して、便宜上実施形態を分けて示すが、異なる実施形態で示した構成の部分的な置換または組み合わせが可能である。第２の実施形態以降では第１の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
【００２９】
《第１の実施形態》
図１はＤＣ−ＤＣコンバータ１のブロック図である。ＤＣ−ＤＣコンバータ１は、容量性電力変換器１０、ＬＣ回路２０および制御回路１７を備える。ＬＣ回路２０は、インダクタＬ１０とキャパシタＣ２０とで構成される。本実施形態では、ＬＣ回路２０は容量性電力変換器１０の出力部に接続される。キャパシタＣ２０は本発明における「第２キャパシタ」に相当する。
【００３０】
ＤＣ−ＤＣコンバータ１は、第１端子１０１に接続される入力電源の直流電圧Ｖｉｎを直流電圧Ｖｏｕｔに降圧して負荷ＲＬに供給する。ＤＣ−ＤＣコンバータ１には入力電流Iinが入力され、負荷ＲＬへ出力電流Ioutが出力される。
【００３１】
図２はＤＣ−ＤＣコンバータ１の回路図の一例である。容量性電力変換器１０は、並列接続された第１容量性電力変換器１１と、第２容量性電力変換器１２とを備える。第１容量性電力変換器１１と第２容量性電力変換器１２の構成は同じである。第１容量性電力変換器１１には、複数の第１キャパシタＣ１０，Ｃ１１，Ｃ１２，Ｃ１３および複数のスイッチ素子Ｓ１１１，Ｓ１１２，Ｓ１１３，Ｓ１１４，Ｓ１１５，Ｓ１１６，Ｓ１１７が配されている。第２容量性電力変換器１２には、複数の第１キャパシタＣ１０，Ｃ１１，Ｃ１２，Ｃ１３および複数のスイッチ素子Ｓ１２１，Ｓ１２２，Ｓ１２３，Ｓ１２４，Ｓ１２５，Ｓ１２６，Ｓ１２７が配されている。
【００３２】
容量性電力変換器１０は、集積回路やチップ部品などのデバイスが回路基板などに実装されてなる。インダクタＬ１０とキャパシタＣ２０は、例えばそれぞれ回路基板に実装された個別のチップ部品である。第１キャパシタＣ１０，Ｃ１１，Ｃ１２，Ｃ１３およびキャパシタＣ２０は、例えば回路基板に実装されたセラミックコンデンサである。この構成では、大容量のセラミックコンデンサによって実装面積を抑えることが容易となる。
【００３３】
制御回路１７は、第１容量性電力変換器１１および第２容量性電力変換器１２をインターリーブ制御する。図２に示す例では、スイッチ素子Ｓ１１１，Ｓ１１４，Ｓ１１５，Ｓ１１６，Ｓ１２２，Ｓ１２３，Ｓ１２７がＯＮ状態であり、且つ、スイッチ素子Ｓ１１２，Ｓ１１３，Ｓ１１７，Ｓ１２１，Ｓ１２４，Ｓ１２５，Ｓ１２６がＯＦＦ状態のときを第１接続状態Φ１とする。また、スイッチ素子Ｓ１１１，Ｓ１１４，Ｓ１１５，Ｓ１１６，Ｓ１２２，Ｓ１２３，Ｓ１２７がＯＦＦ状態であり、且つ、スイッチ素子Ｓ１１２，Ｓ１１３，Ｓ１１７，Ｓ１２１，Ｓ１２４，Ｓ１２５，Ｓ１２６がＯＮ状態のときを第２接続状態Φ２とする。
【００３４】
また、スイッチ素子全てをＯＦＦ状態とし、貫通電流などの好ましくない電力消費を回避するための第３の接続状態を設け、この第３状態を、第１接続状態から第２接続状態へ遷移する際の、または第２接続状態から第１接続状態へ遷移する際の、中間状態として利用することもできる。本実施形態では説明の簡略化のために第３の接続状態は省略して説明する。
【００３５】
図３（Ａ）は、図２に示す回路が第１接続状態Φ１のときの回路図である。
【００３６】
図３（Ｂ）は、図３（Ａ）に示す回路において、電源のインピーダンスが高く（無視できない或る値を有していて）、キャパシタＣ１０，Ｃ１１のキャパシタンスをそれぞれC10，C11で表すとき、C10>>C11ではない場合の回路図である。
【００３７】
図３（Ｃ）は、図３（Ａ）に示す回路において、電源のインピーダンスが十分に低い場合の回路図である。また、図３（Ｃ）は、キャパシタＣ１０のキャパシタンスがキャパシタＣ１１のキャパシタンスより充分に大きい場合（C10>>C11である場合）の回路図でもある。つまり、電源のインピーダンスが無視できない或る値であっても、C10>>C11であれば、キャパシタＣ１０は電源のインピーダンスを実質的に見えなくするので、等価的に図３（Ｃ）に示す回路で表される。
【００３８】
なお、図３（Ｂ）、図３（Ｃ）においては、各スイッチ素子のオン抵抗ＲＯＮは無視できるほど小さい値であるものとしている。
【００３９】
図４は、図３（Ｂ）または図３（Ｃ）に示す回路をさらに合成した回路図である。この図４に示すように、容量性電力変換器１０とＬＣ回路２０とによって、インダクタＬ１０の入力端に合成キャパシタＣＩＮが配され、インダクタＬ１０の出力端にキャパシタＣＯＵＴが配されるＬＣ共振回路が構成される。このＬＣ共振回路に共振電流Ｉｈが流れる。
【００４０】
電源のインピーダンスが高く且つキャパシタＣ１０のキャパシタンスが小さい（C10>>C11でない）場合、すなわち等価的に図３（Ｂ）で表せる場合の合成キャパシタＣＩＮのキャパシタンスＣｉｎは次式で表される。
【００４１】
【数１】
0006521187.tif 000002
【００４２】
また、電源のインピーダンスが十分に低い理想的な電源である場合、または、電源のインピーダンスが無視できない或る値であっても、C10>>C11である場合、すなわち図３（Ｃ）で表せる場合の合成キャパシタＣＩＮのキャパシタンスＣｉｎは次式で表される。
【００４３】
【数２】
0006521187.tif 000003
【００４４】
また、図４に示す共振回路の共振周波数Ｆｈは次式で求められる。
【００４５】
【数３】
0006521187.tif 000004
【００４６】
なお、理解の容易性を考慮して、第１容量性電力変換器１１と第２容量性電力変換器１２とを独立した回路で表したが、並列接続されるキャパシタ（二重に接続されるキャパシタ）は単一のキャパシタで構成することができる。例えば、キャパシタＣ１０，Ｃ１０やキャパシタＣ１３，Ｃ１３はそれぞれ単一化できる。また、スイッチについても同様に、二重関係にあるスイッチは共用化できる。これらのことで部品点数を削減できる。
【００４７】
図５は、ＤＣ−ＤＣコンバータ１の回路図の一例であり、回路を完全に二重構成にしなくても、インターリーブ動作が可能であることを示している。つまり、第１キャパシタＣ１０は入力コンデンサとして共有している。第１キャパシタＣ１３は出力コンデンサとして共有している。スイッチ素子Ｓ１１２，Ｓ１１４，Ｓ１１５，Ｓ１１７は、正負のパルスを生成しているので、それらスイッチ素子の接続順番を見直すことで共有が可能である。
【００４８】
図６は、ＤＣ−ＤＣコンバータ１における、共振周波数Ｆｈとスイッチング周期Ｔとスイッチング電流Ｉｓとの関係を示す波形図である。ここでは、第１接続状態Φ１の期間Ｔ１と、第２接続状態Φ２の期間Ｔ２の合計値をスイッチング周期Ｔとしている。
【００４９】
スイッチング周波数Ｆｓはスイッチング周期Ｔの逆数である。全てのスイッチをオフさせるブランクタイムなどを考慮しない場合、Ｔ＝Ｔ１＋Ｔ２となり、Ｆｓ＝１／Ｔが成立する。説明を簡略化するために、この条件にて説明を行う。図６中のスイッチング電流Ｉｓは、スイッチ素子Ｓ１１１を流れる電流波形を模擬している。ここでは出力に向かう方向を正としている。
【００５０】
容量性電力変換器１０から容量性または抵抗性の負荷ＲＬに電力伝送を行う場合、共振周波数Ｆｈはスイッチング周波数Ｆｓよりも非常に高くなり（Ｆｈ＞＞Ｆｓ）、図６に示すように、非常に大きなピーク電流が発生するため、損失が大きくなる。一方、第２端子２０１側にインダクタＬ１０を接続すると誘導性の性質が現れて、共振周波数Ｆｈはスイッチング周波数Ｆｓよりもやや高い状態となり（Ｆｈ＞Ｆｓ）、図６に示すように、スイッチング電流Ｉｓは負極性に振れる期間が生じる。また、インダクタＬ１０のインダクタンスを大きくすると、共振周波数Ｆｈはスイッチング周波数Ｆｓよりも低くなり（Ｆｈ＜Ｆｓ）、図６に示すように、スイッチング電流Ｉｓには負電流期間が生じず、非常に小さい値で推移する。
【００５１】
容量性電力変換器の出力電流は、各スイッチを流れる合計電流であり、当該合計電流の平均値により求まる。図６における３条件に関して、ＤＣ−ＤＣコンバータの総出力電流が全てIoutであるとき、スイッチ素子Ｓ１１１の電流を示している各波形の平均電流値は、おおよそIoutの６分の１となる。そのため、図６における電流波形が負に振れた場合、つまり逆方向電流が流れ場合は、第１接続状態Φ１の期間Ｔ１内において、同等の正方向電流を補う必要が生じる。そのため、スイッチを流れる電流の絶対値が増加し、スイッチの熱損失も増加することになり、結果的に効率が低下してしまう。
【００５２】
ＬＣ共振現象による電流は、本実施形態の回路構成によれば、インダクタを流れる電流を観測することで効果的に確認することができる。その波形の例を図７に示す。図７において、各波形の平均電流値は、ＤＣ−ＤＣコンバータの出力電流に等しい。一方、共振周波数Ｆｈとスイッチング周波数Ｆｓとの関係により、図６と同様に、各波形はそれぞれ異なる形状や波高値を持つ。
【００５３】
共振周波数Ｆｈの逆数である共振周期Ｔｈは、特に第１接続状態Φ１の期間Ｔ１が共振周波数Ｆｈの逆数である共振周期Ｔｈの半分より大きい、Ｔ１＞Ｔｈ／２となる条件下では、電流が逆方向に流れる区間が存在する。本構成では電力伝送として２つの接続状態が備えられているため、第１接続状態Φ１の期間Ｔ１が共振周波数Ｆｈの逆数である共振周期Ｔｈの半分より小さい、Ｔ１＜Ｔｈ／２となる条件を満たす必要がある。また、第２接続状態Φ２の期間Ｔ２が共振周波数Ｆｈの逆数である共振周期Ｔｈの半分より小さい、Ｔ２＜Ｔｈ／２となる条件を満たす必要がある。なお、デッドタイムなどの非接続状態においてはその限りではない。
【００５４】
上述の通り、共振周波数Ｆｈがスイッチング周波数Ｆｓよりも高い場合、逆方向電流および順方向電流によってスイッチ素子を通過する電流量が増え、損失が増大する。スイッチ素子の熱損失ＰＬＳはスイッチのオン抵抗ＲＯＮに、スイッチ素子に流れる電流Ｉｓの２乗を乗じた値を時間積分したものである。つまり、電流のピークを単純にフィルタ等で軽減すればよいというわけではない。インダクタを設けたために、または寄生インダクタンスにより、損失が増大するケースも生じ得る。本実施形態に係る共振周波数Ｆｈの算定に基づき、スイッチ素子のオン時間ＴＯＮを適切に制御することによって、電力変換効率を高めることができる。
【００５５】
そのため、本実施形態では、制御回路１７は、容量性電力変換器１０のキャパシタンス、ＬＣ回路２０のキャパシタンスおよびインダクタンスにより定まる共振周波数Ｆｈ以上のスイッチング周波数Ｆｓでスイッチングを行う構成となっている。言い換えれば、オン周期ＴＮが、共振周期Ｔｈの半分のＴｈ／２以下となるスイッチング周期でスイッチングをおこなう。ここで、Ｎは容量性電力変換器の接続状態を示す整数であり、この例でＴＮは、Ｔ１またはＴ２である。
【００５６】
スイッチング周波数Ｆｓが共振周波数Ｆｈよりも低い場合、逆方向電流が流れることに伴って、それと同等の順方向電流が流れることとなり、電力変換効率は低下する。スイッチング周波数Ｆｓが共振周波数Ｆｈ以上である場合、逆方向電流が流れず、電力変換効率は改善される。こちらも同様に時間軸に置き換えるならば、スイッチング周期Ｔが共振周期Ｔｈの半分よりも短ければ効率が最大限に改善されるといえる。
【００５７】
図８（Ａ），図８（Ｂ），図８（Ｃ），図８（Ｄ），図８（Ｅ）は、ＤＣ−ＤＣコンバータ１における、第１接続状態Φ１の期間と第２接続状態Φ２の期間の関係の例を示すタイムチャートである。図８（Ａ）は、第１接続状態Φ１の期間と第２接続状態Φ２の期間とが等しく、且つ、スイッチング周期Ｔが第１接続状態Φ１の期間と第２接続状態Φ２の期間との合計値である例である。つまり、スイッチングのデューティ比は０．５である。この場合、スイッチング周波数Ｆｓは共振周波数Ｆｈより高い。一方、図８（Ｂ），図８（Ｃ），図８（Ｄ）に示すように、デッドタイムなどのブランク時間を挿入し、オンデューティを５０％より少ない値にすることも可能である。この場合は前述のとおり、スイッチング周期Ｔは共振周期Ｔｈの半分より短い。
【００５８】
ＤＣ−ＤＣコンバータの負荷条件に応じて、スイッチング周波数を変動させることで効率を改善させる手段は、誘導性スイッチングレギュレータでは一般的に用いられている。本実施形態でも、例えば負荷が軽い状態において、スイッチング周波数を低減することで、スイッチ駆動にかかる損失を低減させ、効率を向上させることができる。このような場合においても、スイッチング周期と共振周期とを上述の関係に保つことが重要である。
【００５９】
上記以外の方法としては、図８（Ｅ）のように、第１接続状態Φ１の期間と第２接続状態Φ２の期間をそれぞれ大きくすることで、スイッチングのデューティ比を０．５に保ったまま、スイッチング周期を大きくする方法がある。この制御方法は、スイッチング周波数Ｆｓと共振周波数Ｆｈとの関係が維持できている範囲内で実行可能である。
【００６０】
《第２の実施形態》
図９は第２の実施形態に係るＤＣ−ＤＣコンバータ２のブロック図である。本実施形態では、ＬＣ回路２０は容量性電力変換器１０の入力部に接続される。ＤＣ−ＤＣコンバータ２は、第２端子２０１に接続される入力電源の直流電圧Ｖｉｎを直流電圧Ｖｏｕｔに昇圧して負荷ＲＬに供給する。ＤＣ−ＤＣコンバータ２には入力電流Iinが入力され、負荷ＲＬへ出力電流Ioutが出力される。
【００６１】
容量性電力変換器１０には、図２に示した回路と同じ回路を用いることができる。但し、図２に示した容量性電力変換器１０の入力と出力の関係は逆にして用いる。
【００６２】
《第３の実施形態》
図１０は第３の実施形態に係るＤＣ−ＤＣコンバータ３のブロック図である。本実施形態では、誘導性降圧コンバータ３０が容量性電力変換器１０の後段に接続される。ＬＣ回路２０は誘導性降圧コンバータ３０に含まれるインダクタおよびキャパシタで構成される。
【００６３】
誘導性降圧コンバータ３０は、整流スイッチ素子Ｑ１１と、転流スイッチ素子Ｑ１２と、インダクタＬ１０と、キャパシタＣ２０と、ドライバ３１とを有する。整流スイッチ素子Ｑ１１はｐ型ＭＯＳ−ＦＥＴである。転流スイッチ素子Ｑ１２はｎ型ＭＯＳ−ＦＥＴである。ドライバ３１は、整流スイッチ素子Ｑ１１と転流スイッチ素子Ｑ１２とを交互にスイッチングする。なお、この降圧コンバータ３０は、複数並列に接続してインターリーブ動作させてもよい。
【００６４】
《他の実施形態》
図１０では、誘導性降圧コンバータ３０が容量性電力変換器１０の後段に接続された例を示したが、誘導性昇圧コンバータが容量性電力変換器１０の前段に接続されてもよい。すなわち、図９に示したＤＣ−ＤＣコンバータ２において、誘導性昇圧コンバータを容量性電力変換器１０の前段に接続する。この場合、ＬＣ回路２０は誘導性昇圧コンバータに含まれるインダクタおよびキャパシタで構成してもよい。
【００６５】
また、各実施形態では２つのディクソン型回路を並列接続してインターリーブ駆動する例を説明したが、単一のシリーズパラレルチャージポンプ回路を用いることができる。また、単相や二相以外に、多相（マルチフェーズ）の容量性電力変換器を構成することも可能である。
【００６６】
以上の各実施形態で示したＤＣ−ＤＣコンバータでは、説明の簡便さから、ＬＣ回路２０を構成するインダクタおよびキャパシタがひとつずつ配されている例を説明したが、複数のインダクタおよび複数のキャパシタを用いてもよい。また、チップ部品が実装された回路基板からなる容量性電力変換器１０の例を説明したが、容量性電力変換器１０を構成するキャパシタの一部または全部が多層基板に内装されていてもよい。
【００６７】
最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形および変更が適宜可能である。例えば、異なる実施形態で示した構成の部分的な置換または組み合わせが可能である。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００６８】
１，２，３…ＤＣ−ＤＣコンバータ
１０…容量性電力変換器
１１…第１容量性電力変換器
１２…第２容量性電力変換器
２０…ＬＣ回路
１０１…第１端子
２０１…第２端子
Ｃ１０，Ｃ１１，Ｃ１２，Ｃ１３…第１キャパシタ
Ｃ２０…第２キャパシタ
Ｌ１０…インダクタ
Ｓ１１１，Ｓ１１２，Ｓ１１３，Ｓ１１４，Ｓ１１５，Ｓ１１６，Ｓ１１７，Ｓ１２１，Ｓ１２２，Ｓ１２３，Ｓ１２４，Ｓ１２５，Ｓ１２６，Ｓ１２７…スイッチ素子
【図１】
0006521187.tif 000005
【図２】
0006521187.tif 000006
【図３】
0006521187.tif 000007
【図４】
0006521187.tif 000008
【図５】
0006521187.tif 000009
【図６】
0006521187.tif 000010
【図７】
0006521187.tif 000011
【図８】
0006521187.tif 000012
【図９】
0006521187.tif 000013
【図１０】
0006521187.tif 000014