(57)【特許請求の範囲】
【請求項１】
第１のノードと第２のノードとの間に接続されている電気機械振動子を有する共振回路と、
入力端子が前記第１のノードに接続され、出力端子が前記第２のノードに接続されている反転増幅器と、
前記第２のノードに得られる発振出力の周波数を分周する分周回路を有し、発振周波数が一定に保たれている時は、時間軸上で発振出力のサイクルをＭ／２サイクルの繰り返し周期ＴＭで区切り、各々の繰り返し周期ＴＭの中にＮ／２サイクルの励振期間ＴＯＮと（Ｍ−Ｎ）／２サイクルの休止期間ＴＯＦＦとが設定されるように（ただし、Ｎは４以上の整数、ＭはＮより大きな整数）、前記反転増幅器の反転増幅動作を制御する励振制御部と
を有する発振回路。
【請求項２】
前記励振制御部は、発振開始から発振出力の振幅が飽和レベルまで増大するのに必要な所定時間が経過するまでは、前記共振回路を持続的に励振するように前記反転増幅器の反転増幅動作を制御する、請求項１に記載の発振回路。
【請求項３】
前記反転増幅器は、第１の端子が第１の電源電圧端子に接続可能であり、第２の端子が前記第２のノードに接続され、制御端子が前記第１のノードに接続されている第１導電型のＭＯＳトランジスタと、第１の端子が第２の電源電圧端子に接続可能であり、第２の端子が前記第２のノードに接続され、制御端子が前記第１のノードに接続されている第２導電型のＭＯＳトランジスタとを有し、
前記励振制御部は、前記第１の電源電圧端子と前記第１導電型のＭＯＳトランジスタの第１の端子との間に接続されている第１のスイッチング素子と、前記第２の電源電圧端子と前記第２導電型のＭＯＳトランジスタの第１の端子との間に接続されている第２のスイッチング素子と、前記第１および第２のスイッチング素子をオン・オフ駆動するスイッチング駆動回路とを有する、
請求項１または請求項２に記載の発振回路。
【請求項４】
前記励振制御部は、前記第１および第２のスイッチング素子を独立にオン・オフ制御する、請求項３に記載の発振回路。
【請求項５】
前記励振制御部は、前記励振期間をｎA／２サイクル（ｎAはＮより小さい整数）の期間と（Ｎ−ｎA）／２サイクルの期間とに分割し、前記ｎA／２サイクルの期間中は前記第１のスイッチング素子をオン状態に保持するとともに前記第２のスイッチング素子をオフ状態に保持し、前記（Ｎ−ｎA）／２サイクルの期間中は前記第１のスイッチング素子をオフ状態に保持するとともに前記第２のスイッチング素子をオン状態に保持し、前記繰り返し周期の中で前記励振期間を除いた休止期間中は前記第１および第２のスイッチング素子の双方をオフ状態に保持する、請求項４に記載の発振回路。
【請求項６】
前記励振制御部は、前記励振期間中は、各サイクルの前半の半サイクルでは前記第１のスイッチング素子をオン状態に保持するとともに前記第２のスイッチング素子をオフ状態に保持し、各サイクルの後半の半サイクルでは前記第１のスイッチング素子をオフ状態に保持するとともに前記第２のスイッチング素子をオン状態に保持し、前記繰り返し周期の中で前記励振期間を除いた休止期間中は前記第１および第２のスイッチング素子の双方をオフ状態に保持する、請求項４に記載の発振回路。
【請求項７】
前記励振制御部は、前記励振期間の少なくとも一部で前記第１および第２のスイッチング素子を同時にオン状態に保持する、請求項３または請求項４に記載の発振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気機械振動子を用いる発振回路に関する。
【背景技術】
【０００２】
水晶やセラミック等の圧電素子からなる電気機械振動子は、固有の機械共振周波数を有している。そのような電気機械振動子を共振回路に用いる発振回路は、正帰還ループを形成するように電気機械振動子に反転増幅器を接続して、機械共振周波数を電気信号として取り出すようにしている。
【０００３】
この種の発振回路では、反転増幅器にＣＭＯＳインバータを用いるものが主流になっている。一般的に、ＣＭＯＳインバータ方式の発振回路は、ＣＭＯＳインバータを構成するＰＭＯＳトランジスタとＮＭＯＳトランジスタとを共振回路の共振周波数つまり発振周波数の半サイクル毎に交互にオンさせて、正極側および負極側の電源電圧端子より交互に共振回路に損失補償または励振用の電力を供給し、共振周波数の発振を安定に維持するようにしている。
【０００４】
しかしながら、電気機械振動子を有する共振回路を常に発振周波数の半サイクル毎に（１サイクルの中では２回）励振するのは、消費電力の面で無駄がある。すなわち、発振周波数が安定している時に励振を止めると、発振が直ちに停止するわけではなく、電気機械振動子の自然振動により図１０に示すように発振周波数を一定に保ったまま発振出力の振幅が一定の時定数で漸次的に減衰していく。このような減衰振動は、発振出力の周波数をクロックに用いる場合は、特に支障にはならない。したがって、発振出力の振幅が或る低いレベルまで減衰した頃合に反転増幅器の反転増幅動作を再開して、発振出力の振幅を元に戻せばよい。このように電気機械振動子ないし共振回路を間欠的に励振することによって、発振周波数を安定に維持しつつ消費電力を低減することができる。
【０００５】
この点に関して、従来技術の或るものは、ＣＭＯＳインバータを構成する片側のＭＯＳトランジスタたとえばＰＭＯＳトランジスタのゲート端子にインバータおよびコンデンサを介して発振出力の振幅電圧を与え、発振出力の振幅電圧が一定のレベルを超えている期間中のみ、つまりゲート入力電圧が当該ＰＭＯＳトランジスタの負のスレッシュホールド電圧を下回っている期間中のみオンさせることにより、当該ＰＭＯＳトランジスタ周りでの低消費電力化を図っている（特許文献１の図３および図４参照）。この場合、発振出力の振幅電圧が上記一定レベル以下である期間中にＰＭＯＳトランジスタをオフ状態に保持しておくように、そのゲート端子と正極側の電源電圧端子との間にプルアップ抵抗が接続される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第３５４３５４２号
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記従来技術は、発振出力の振幅電圧をコンデンサやプルアップ抵抗等からなるアナログ回路を介して反転増幅器のＭＯＳトランジスタのゲート端子に入力し、ゲート入力電圧とスレッシュホールド電圧との比較によって増幅動作のオン・オフを制御するアナログ的な励振方式であるため、コンデンサやプルアップ抵抗の製造ばらつきあるいはスレッシュホールド電圧のばらつきの影響を受けやすく、オン・オフ制御を一定のタイミングで行うことは非常に困難であり、発振周波数にゆらぎが生じる懸念もある。さらに、上記従来技術においては、略正弦波の発振波形を半波（半サイクル）の全体ではなくピーク付近の部分だけ増幅するので、波形ひずみが生じやすい。
【０００８】
他の従来技術も、励振動作を間欠的に行う場合は、発振出力に同期したタイミングで複数サイクル毎に１回の割合で反転増幅器のＭＯＳトランジスタをオンするようにしており、それによって波形ひずみが生じやすい（たとえば特許文献１の図１および図２参照）。つまり、反転増幅器のＭＯＳトランジスタを複数サイクルの中で間欠的に１回（孤立した半サイクル）だけオン制御する励振方式においては、時間軸上で発振出力の半サイクルとオン時間との間に少しでも誤差があると、当該半サイクルにおいては半波の全部ではなくその一部だけが増幅されることにより、波形にひずみが生じる。その結果、発振出力は複数サイクル毎に１回の割合で間欠的な（孤立した）波形ひずみをもつことになる。発振出力をクロックに用いる場合でも、間欠的な波形ひずみはジッタの原因になりやすく、望ましくない。
【０００９】
本発明は、上記のような従来技術の問題点を解決するものであり、発振周波数のゆらぎや波形ひずみを起こさずに消費電力の低減化を効率的に達成し、さらには外付け部品として様々な種類または特性の電気機械振動子が組み込まれても、あるいは発振周波数の調整が任意に行われても広範囲に適確に対応できる発振回路を提供する。
【課題を解決するための手段】
【００１０】
本発明の発振回路は、第１のノードと第２のノードとの間に接続されている電気機械振動子を有する共振回路と、入力端子が前記第１のノードに接続され、出力端子が前記第２のノードに接続されている反転増幅器と、前記第２のノードに得られる発振出力の周波数を分周する分周回路を有し、発振周波数が一定に保たれている時は、時間軸上で発振出力のサイクルをＭ／２サイクルの繰り返し周期ＴＭで区切り、各々の繰り返し周期ＴＭの中にＮ／２サイクルの励振期間ＴＯＮと（Ｍ−Ｎ）／２サイクルの休止期間ＴＯＦＦとが設定されるように（ただし、Ｎは４以上の整数、ＭはＮより大きな整数）、前記反転増幅器の反転増幅動作を制御する励振制御部とを有する。
【００１１】
上記構成の発振回路においては、発振出力の周波数を分周回路により分周して、発振出力を発振出力のサイクルのＭ／２倍の繰り返し周期ＴＭでＮ／２サイクルにわたり連続的に励振するので（ただし、Ｎは４以上の整数、ＭはＮより大きな整数）、波形ひずみを起こさずに発振出力の振幅を無理なく飽和レベル付近まで増幅（回復）し、それによって休止期間を延ばし、ひいては繰り返し周期を十分大きくすることができる。これにより、間欠励振の安定性、効率性および低消費電力化を向上させることができる。さらに、共振回路に用いられる電気機械振動子の種類や特性が如何なるものであっても、あるいは発振周波数の調整が任意に行われても、励振制御部において分周回路の分周比または分周定数を切り替えまたは補正することで容易かつ適確に対応することが可能であり、周波数にゆらぎのない発振を低消費電力で安定に維持するための励振制御動作を設計通りに行える。
【発明の効果】
【００１２】
本発明の発振回路によれば、上記のような構成および作用により、発振周波数のゆらぎや波形ひずみを起こさずに消費電力の低減化を効率的かつ安定確実に達成し、さらには様々な種類または特性の電気機械振動子が用いられても、あるいは発振周波数の調整が任意に行われても広範囲に適確に対応することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施形態における発振回路の構成を示す回路図である。
【図２】実施形態における励振制御の時間軸上の基本パターンを示す図である。
【図３】上記発振回路で用いる分周回路の一構成例を示す回路図である。
【図４】上記分周回路の作用を示すタイミング図である。
【図５】実施形態における励振制御方式の第１の実施例を説明するための波形図である。
【図６】第１の実施例の一変形例を示す波形図である。
【図７】実施形態における励振制御方式の第２の実施例を説明するための波形図である。
【図８】第２の実施例の一変形例を示す波形図である。
【図９】実施形態の発振回路に電圧監視回路を設ける一構成例を示す回路図である。
【図１０】電気機械振動子を用いる発振回路の発振出力が励振の停止によって漸次的に減衰する様子を示す波形図である。
【発明を実施するための形態】
【００１４】
図１に、本発明の好適な一実施形態における発振回路の回路構成を示す。
［発振回路全体の構成］
【００１５】
この発振回路は、たとえば水晶振動子あるいはセラミック振動子等の電気機械振動子１０を有する共振回路１２と、正帰還ループを形成するように共振回路１２に接続される反転増幅器としてのＣＭＯＳインバータ１４と、電気機械振動子１０ないし共振回路１２を励振して発振周波数を安定に維持するようにＣＭＯＳインバータ１４の反転増幅動作を制御する励振制御部１６とを有する。
【００１６】
より詳しくは、共振回路１２は、等価的にはＬＣ共振回路を構成する電気機械振動子１０と、その両端とグランド電位（接地部材）との間に接続される周波数調整用の負荷コンデンサ１８，２０とで構成される。共振回路１２の一方の端子は第１のノード２２に接続され、他方の端子は第２のノード２４に接続される。
【００１７】
ＣＭＯＳインバータ１４は、正極側の電源電圧端子Ｖddと負極側の電源電圧端子Ｖss（通常はグランド電位）との間で直列に接続されるＰＭＯＳトランジスタ２６およびＮＭＯＳトランジスタ２８で構成されている。ここで、ＰＭＯＳトランジスタ２６のソース端子は、正極側の電源電圧端子Ｖddに第１のスイッチング素子たとえばＰＭＯＳトランジスタ３０を介して接続可能となっている。一方、ＮＭＯＳトランジスタ２８のソース端子は、負極側の電源電圧端子Ｖssに第２のスイッチング素子たとえばＮＭＯＳトランジスタ３２を介して接続可能となっている。そして、ＰＭＯＳトランジスタ２６およびＮＭＯＳトランジスタ２８のそれぞれのドレイン端子は、出力側の第２のノード２４に共通接続されている。また、ＰＭＯＳトランジスタ２６およびＮＭＯＳトランジスタ２８のそれぞれのゲート端子は、入力側の第１のノード２２に共通接続されている。
【００１８】
この発振回路において、スイッチング用のＰＭＯＳトランジスタ３０およびＮＭＯＳトランジスタ３２が定常的にオンしている時は、ＣＭＯＳインバータ１４のＰＭＯＳトランジスタ２６およびＮＭＯＳトランジスタ２８の反転増幅動作が半サイクル毎に交互に行われる。この場合、共振回路１２とＣＭＯＳインバータ１４との間では、ＣＭＯＳインバータ１４の出力端子側の第２のノード２４に得られる略正弦波の発振出力ＡＳが共振回路１２により位相を１８０°シフト（反転）して入力端子側の第１のノード２２にフィードバックされる。一方で、共振回路１２内で生じる損失が、ＣＭＯＳインバータ１４の反転増幅作用により半サイクル毎に補填される。こうして、略正弦波の波形を有する発振出力ＡＳは、減衰することなく飽和レベルの振幅を維持するようになっている。
【００１９】
発振出力ＡＳは、その発振波形または発振周波数を任意の用途に用いる後段の回路（図示せず）に供給されるだけでなく、励振制御部１６にも与えられる。
【００２０】
励振制御部１６は、スイッチング用のＰＭＯＳトランジスタ３０およびＮＭＯＳトランジスタ３２のほかに、分周回路３４、設定回路３６およびスイッチング駆動回路３８を有している。
【００２１】
分周回路３４は、設定回路３６より与えられるプリセット値に応じて、出力側の第２のノード２４に得られる発振出力ＡＳの周波数を所定の分周比または分周定数で分周し、後述する励振制御の繰り返し周期ＴMを規定するタイミングパルスＰMおよび励振期間ＴNを規定するタイミングパルスＰNを出力するように構成されている。
【００２２】
スイッチング駆動回路３８は、設定回路３６より指示される励振制御の様式またはモードにしたがい、分周回路３４より出力される上記タイミングパルスＰM，ＰNに応動して、二値レベル（Ｈレベル／Ｌレベル）のスイッチング制御信号ＣＰ，ＣＮを発生する。これらのスイッチング制御信号ＣＰ，ＣＮは、スイッチング用のＰＭＯＳトランジスタ３０およびＮＭＯＳトランジスタ３２のゲート端子にそれぞれ独立に与えられる。ここで、ＰＭＯＳトランジスタ３０は、制御信号ＣＰがＨレベルのときは略完全にオフ状態になり、制御信号ＣＰがＬレベルのときは飽和領域でオン状態になる。一方、ＮＭＯＳトランジスタ３２は、制御信号ＣＮがＨレベルのときは飽和領域でオン状態になり、制御信号ＣＮがＬレベルのときは略完全にオフ状態になる。このように、スイッチング用のＰＭＯＳトランジスタ３０およびＮＭＯＳトランジスタ３２は、各々独立にオン・オフ制御されるようになっている。
【００２３】
設定回路３６は、励振制御用の各種条件の値または設定値を外部回路（たとえばマイクロコンピュータ）から入力し、あるいは内部で生成または保持する。さらに、設定回路３６は、外部回路からの指示によって、あるいは付属の切替器（図示せず）の切替ポジションに応じて、励振制御用の設定値（特に分周回路３４に与えるプリセット値）を随時切り替えることができる。分周回路３４、設定回路３６およびスイッチング駆動回路３８はいずれもディジタル回路である。
【００２４】
この発振回路において、ＣＭＯＳインバータ１４および励振制御部１６の各部は、同一の半導体チップ上に集積回路として作り込まれ、単体のＬＳＩパッケージに収まって提供される。一方、共振回路１２は、個別のパッケージまたは外付け部品として提供または入手され、外部接続端子４０を介して当該ＬＳＩパッケージ内の第１および第２のノード２２，２４に接続される。帰還抵抗４２は、ＣＭＯＳインバータ１４の入力端子（ゲート端子）にほぼＶdd／２に等しいバイアスを与えるための外付け抵抗であり、やはり外部接続端子４０を介して第１および第２のノード２２，２４に接続される。
【００２５】
したがって、ＣＭＯＳインバータ１４および励振制御部１６を搭載するＬＳＩパッケージには、電気機械振動子１０として水晶振動子が接続されることもあれば、あるいはセラミック振動子が接続されることもある。また、水晶振動子が接続される場合でも、その固有の機械共振周波数やＱ値は様々である。さらに、電気機械振動子１０の種類や特性が同じでも、コンデンサ１８，２０の静電容量を変えて共振周波数または発振周波数の調整が行われることもある。この実施形態の発振回路における励振制御部１６は、全てディジタル回路で構成され、アナログ回路のような製造ばらつきの影響を受けることがないうえ、後述するように電気機械振動子１０の種類や特性が如何なるものであっても、あるいは発振周波数の調整が任意に行われても、設定回路３６より分周回路３４に与えるプリセット値の変更または補正を通じて容易かつ適確に対応することが可能であり、周波数にゆらぎのない発振を低消費電力で安定に維持するための励振制御動作を設計通りに行えるようになっている。
［実施形態における励振制御部の基本的作用］
【００２６】
この発振回路に電源が入ると、励振制御部１６は、速やかに発振を開始して発振周波数を安定化させるために、スイッチング用のＰＭＯＳトランジスタ３０およびＮＭＯＳトランジスタ３２を持続的にオン状態に保持する。これにより、共振回路１２に対するＣＭＯＳインバータ１４の反転増幅動作が持続的に行われ、出力側の第２のノード２４には一定の周波数を有する略正弦波の発振出力ＡＳが現れる。この発振出力ＡＳの振幅は、電源電圧Ｖddに依存する飽和レベルまで増大する。励振制御部１６は、発振開始から所定時間が経過すると、それまでの持続的励振から間欠励振に励振制御のモードを切り替える。
【００２７】
図２に、この実施形態における間欠励振制御の時間軸上の基本パターンを示す。励振制御部１６は、分周回路３４に発振出力ＡＳを取り込むことで、発振出力ＡＳの各半サイクルおよび各サイクルを検出することができる。そのうえで、励振制御部１６は、図示のように、時間軸上で発振出力ＡＳのサイクルを一定の繰り返し周期ＴＭ（Ｍ／２サイクル）で区切り、各々の繰り返し周期ＴＭ（Ｍ／２サイクル）の中にＮ／２サイクルの励振期間ＴＯＮと（Ｍ−Ｎ）／２サイクルの休止期間ＴＯＦＦとを設定する。ただし、Ｎは４以上の整数であり、ＭはＮより大きい整数である。図２ではＮ＝６、Ｍ＝１４であるが、これは一例である。
【００２８】
この励振制御方式によれば、繰り返し周期ＴMにおいて、励振期間ＴON内ではＣＭＯＳインバータ１４の反転増幅動作（共振回路１２に対する励振）を間断なく連続的に行い、休止期間ＴOFF内ではＣＭＯＳインバータ１４の反転増幅動作を完全に止める。このように励振期間ＴONを複数サイクルの中の孤立した半サイクルではなく一続きの複数サイクル（Ｎ／２サイクル）に設定することで、波形ひずみを起こさずに発振出力ＡＳの振幅を無理なく飽和レベル付近まで増幅（回復）し、それによって休止期間ＴOFFを延ばし、ひいては繰り返し周期ＴMを十分大きくすることができる。これにより、間欠励振の安定性、効率性および低消費電力化を向上させることができる。
【００２９】
図３に、この実施形態における分周回路３４の一構成例を示す。この分周回路３４は、プログラマブルカウンタとして構成され、波形整形回路４３と、複数段の２進カウンタ（フリップフロップ）４４(1)，４４(2)，・・・，４４(g)と、ロジック回路４６とを有している。
【００３０】
波形整形回路４３は、１個または２個縦続のＣＭＯＳインバータ４８からなり、第２のノード２４（図１）に得られる略正弦波の発振出力ＡＳを方形波信号または２値（Ｈ／Ｌ）の信号ＪＳに変換（波形整形）する。波形整形回路４３の後段に縦続接続された複数段の２進カウンタ４４(1)，４４(2)，・・・，４４(g)は、２値信号ＪＳの各立ち上がりエッジに応動してカウント動作する。図示の例は非同期式であるが、同期式も可能である。ロジック回路４６は、２進カウンタ４４(1)，４４(2)，・・・，４４(g)の各出力（Ｑ）と入力２値信号ＪＳの論理値を組み合わせて発振出力ＡＳの半サイクルを計数し、計数値がプリセット値Ｐ（Ｍ／２），Ｐ（Ｎ／２）に達した時点で論理値Ｈの出力パルスつまりタイミングパルスＰM，ＰNを発生するようになっている。
【００３１】
図４に示すように、タイミングパルスＰMは、Ｍ／２サイクルの周期で繰り返し発生される。このように、タイミングパルスＰMの周期または時間間隔が、励振制御の繰り返し周期ＴMに対応する。一方、タイミングパルスＰNは、各々のタイミングパルスＰMが出力された時からＮ／２サイクルを経過した時に出力される。これにより、タイミングパルスＰMとタイミングパルスＰNとの間の時間間隔が、各繰り返し周期ＴM内の励振期間ＴONに対応する。なお、図４は、Ｎ＝８、Ｍ＝２０の場合である。
【００３２】
プリセット値Ｐ（Ｍ／２），Ｐ（Ｎ／２）は設定回路３６より与えられる。分周回路３４は、繰り返し周期ＴMのサイクル数をカウントする度に全ての２進カウンタ４４(1)〜４４(g)を一斉にクリアまたはリセットする。この実施形態では、２進カウンタ４４(1)〜４４(g)の中のいずれか（図示の例では最終段の２進カウンタ４４(g)）より出力される２値信号が、原発振周波数を所定の分周比で分周したクロック信号ＤＳとして後段の回路（図示せず）にも与えられる。
【００３３】
このように、この実施形態の励振制御部１６においては、繰り返し周期ＴMおよび励振期間ＴONに対応するプリセット値Ｐ（Ｍ／２），Ｐ（Ｎ／２）が、設定回路３６より分周回路３４に与えられる。分周回路３４は、時間軸上で繰り返し周期ＴMおよび励振期間ＴONをそれぞれ規定するタイミングパルスＰM，ＰNをスイッチング駆動回路３８に向けて繰り返し発生する。スイッチング駆動回路３８は、分周回路３４により生成されるタイミングパルスＰM，ＰNと、波形整形回路４３からの発振出力ＡＳの各半サイクルに同期した２値信号ＪＳとに基づいて、ＣＭＯＳインバータ１４の反転増幅動作を制御するためのスイッチング制御信号ＣＰ，ＣＮを発生する。
［実施形態における励振制御部の具体的作用（実施例）］
【００３４】
次に、図５〜図８を参照して、この実施形態における励振制御部１６の具体的作用（実施例）を詳細に説明する。
【００３５】
図５に、励振制御部１６によって実行される間欠励振の第１の実施例を示す。この実施例では、繰り返し周期ＴＭ（Ｍ／２サイクル）の中に設定する励振期間ＴＯＮ（Ｎ／２サイクル）を、ｎＡ／２サイクル（ｎＡはＮより小さい整数）の期間ＴＯＮＡと（Ｎ−ｎＡ）／２サイクルの期間ＴＯＮＢとに分割する。図示の例は、Ｎ＝１０、ｎＡ＝５の場合である。
【００３６】
この場合、前半のｎA／２サイクルの期間ＴONA内では、第１のスイッチング制御信号ＣＰをＬレベルに保持し（それによって正極側のスイッチング用ＰＭＯＳトランジスタ３０をオン状態に保持し）、第２のスイッチング制御信号ＣＮをＬレベルに保持する（それによって負極側のスイッチング用ＮＭＯＳトランジスタ３２をオフ状態に保持する）。これにより、ＣＭＯＳインバータ１４の正極側のＰＭＯＳトランジスタ２６による反転増幅動作が１サイクル置きに複数回（図示の例では３回）連続的に行われ、その度に発振出力ＡＳの中心レベルＶmより高い正極側の半波が振幅を段々と増大させ、終には飽和レベル付近まで回復する。一方、スイッチング用ＮＭＯＳトランジスタ３２のオフにより、ＣＭＯＳインバータ１４のＮＭＯＳトランジスタ２８の反転増幅動作が止められているので、発振出力ＡＳの中心レベルＶmより低い負極側の半波は殆ど増幅されず休止期間ＴOFF中に減衰した振幅を維持する。なお、発振出力ＡＳの中心レベルＶmは略Ｖdd／２である。
【００３７】
そして、後半の（Ｎ−ｎＡ）／２サイクルの期間ＴＯＮＢ内では、第１のスイッチング制御信号ＣＰをＨレベルに保持し（それによって正極側のスイッチング用ＰＭＯＳトランジスタ３０をオフ状態に保持し）、第２のスイッチング制御信号ＣＮをＨレベルに保持する（それによって負極側のスイッチング用ＮＭＯＳトランジスタ３２をオン状態に保持する）。これにより、ＣＭＯＳインバータ１４の負極側のＮＭＯＳトランジスタ２８による反転増幅動作が１サイクル置きに複数回（図示の例では３回）連続的に行われ、その度に発振出力ＡＳの負極側の半波が振幅を段々と増大（回復）させ、終には飽和レベル付近まで回復する。一方、正極側のＰＭＯＳトランジスタ２６による反転増幅動作は止められているので、発振出力ＡＳの正極側の半波は実質的には増幅されないが、前後の半サイクルにおける励振の効果により飽和レベル付近の振幅を維持する。
【００３８】
このように、この第１の実施例では、繰り返し周期ＴMの中に設定される励振期間ＴONを２つの期間ＴONA，ＴONBに分割し、第１の期間ＴONA内では発振出力ＡＳの正極側の半波だけを複数回続けて励振し、第２の期間ＴONB内では発振出力ＡＳの負極側の半波だけを複数回続けて励振する。この場合、第１の期間ＴONA中は負極側のスイッチング用ＮＭＯＳトランジスタ３２が略完全なオフ状態を維持し、第２の期間ＴONB中は正極側のスイッチング用ＰＭＯＳトランジスタ３０が略完全なオフ状態を維持する。このため、ＣＭＯＳインバータ１４内では、励振期間ＴONの全期間を通じて貫通電流が全く流れない。このことにより、この発振回路のＬＳＩの中で飛び抜けてサイズの大きなトランジスタ回路であるＣＭＯＳインバータ１４内の無駄な消費電力を低減することができる。
【００３９】
この第１の実施例の更なる利点は、発振出力ＡＳの正極側の半波および負極側の半波をそれぞれ択一的に複数回続けて励振する回数を異なる値に設定できることである。たとえば、ＣＭＯＳインバータ１４においては、トランジスタサイズ（特にゲート寸法）、スレッシュホールド電圧、移動度等の違いにより、ＰＭＯＳトランジスタ２６およびＮＭＯＳトランジスタ２８をそれぞれ流れる飽和領域のオン電流（励振駆動能力）が相当異なる場合がある。この第１の実施例によれば、両ＭＯＳトランジスタ２６，２８のオン電流（励振駆動能力）の比に逆比例して、第１の期間ＴONAと第２の期間ＴONBの比を設定することができる。
【００４０】
たとえば、図６に示す例は、ＮＭＯＳトランジスタ２８のオン電流がＰＭＯＳトランジスタ２６のオン電流よりも約１０％〜数１０％大きい場合であり、第１の期間ＴONA内では発振出力ＡＳの正極側の半波だけを４回続けて励振し、次いで第２の期間ＴONB内では発振出力ＡＳの負極側の半波だけを３回続けて励振するようにしている。このように、１回の励振期間内で発振出力ＡＳの正極側の半波を励振する回数と負極側の半波を励振する回数とを適宜異ならせることで、ＣＭＯＳインバータ１４におけるＰＭＯＳトランジスタ２６およびＮＭＯＳトランジスタ２８のオン電流（励振駆動能力）のアンバランスを補償し、発振出力ＡＳの振幅回復を正極側と負極側とで揃えることができる。
【００４１】
図７に、励振制御部１６によって実行可能な間欠励振の第２の実施例を示す。この実施例では、繰り返し周期ＴＭの中に設定される励振期間ＴONの少なくとも一部（通常は最初の半サイクルと最後の半サイクルを除く中間部分）で、正極側のスイッチング制御信号ＣＰをＬレベルに保持し（それによって正極側のスイッチング用ＰＭＯＳトランジスタ３０をオン状態に保持し）、かつ負極側のスイッチング制御信号ＣＮをＨレベルに保持する（それによって負極側のスイッチング用ＮＭＯＳトランジスタ３２をオン状態に保持する）。これにより、ＣＭＯＳインバータ１４においては、正極側のＰＭＯＳトランジスタ２６による反転増幅動作と負極側のＮＭＯＳトランジスタ２８による反転増幅動作とが半サイクル毎に交互に行われ、発振出力ＡＳの正極側の半波と負極側の半波が交互に振幅を一段ずつ増大（回復）させる。
【００４２】
このように、この第２の実施例は、上記第１の実施例と比べて励振期間ＴONを約半分に短縮できる。その一方で、励振期間ＴON中に（特に発振出力ＡＳの振幅が飽和レベル付近に届くまでは）ＣＭＯＳインバータ１４内で貫通電流が継続的に流れ、そのぶん無駄な消費電力が増大する面もある。
【００４３】
しかし、この点に関しては、第２の実施例においても、励振制御部１６は、スイッチング用のＰＭＯＳトランジスタ３０およびＮＭＯＳトランジスタ３２を各々独立にオン・オフ制御することができる。したがって、図８に示すように、励振期間ＴON中に両トランジスタ３０，３２を半サイクルの周期で各々独立にオン・オフ制御することにより、ＣＭＯＳインバータ１４内の貫通電流を抑制することができる。
【００４４】
すなわち、図８に示すように、励振期間ＴON内の正極側の各半サイクルでは、第１のスイッチング制御信号ＣＰをＬレベルにして（それによって正極側のスイッチング用ＰＭＯＳトランジスタ３０をオンにして）、ＣＭＯＳインバータ１４のＰＭＯＳトランジスタ２６に反転増幅動作を行わせる一方で、第２のスイッチング制御信号ＣＮをＬレベルにして、負極側のスイッチング用ＮＭＯＳトランジスタ３２をオフにする。これにより、ＣＭＯＳインバータ１４内で貫通電流が阻止される。
【００４５】
また、励振期間ＴON内の負極側の各半サイクルでは、第２のスイッチング制御信号ＣＮをＨレベルにして（それによって負極側のスイッチング用ＮＭＯＳトランジスタ３２をオンにして）、ＣＭＯＳインバータ１４のＮＭＯＳトランジスタ２８に反転増幅動作を行わせる一方で、第１のスイッチング制御信号ＣＰをＨレベルにして、正極側のスイッチング用ＰＭＯＳトランジスタ３０をオフにする。これによって、ＣＭＯＳインバータ１４内で貫通電流が阻止される。
【００４６】
このように、第２の実施例においても、スイッチング用ＭＯＳトランジスタ３０，３２を独立にオン・オフ制御することにより、ＣＭＯＳインバータ１４内の貫通電流を抑制して、低消費電力化を向上させることができる。
［その他の実施形態又は変形例］
【００４７】
上記した実施形態における励振制御部１６は、励振制御に用いる設定値を外部回路から入力し、あるいは切替器等の外部操作に応じて設定値を切り替えるようにしている。しかし、励振制御部１６が、この発振回路の中（特に共振回路１２またはＣＭＯＳインバータ１４の周囲）で変動または経時的に変化する所定の条件に応じて、励振制御用の設定値たとえば繰り返し周期ＴMおよび／または励振期間ＴONを自動的に可変制御または切替制御する構成も可能である。
【００４８】
たとえば、電源電圧Ｖddが低下すると、第２のノード２４に得られる発振出力ＡＳの振幅が低下するだけでなく、ＣＭＯＳインバータ１４の増幅率または励振駆動能力も低下する。また、他の原因たとえば共振回路１２の損失が増大して、発振出力ＡＳの振幅電圧が低下することもある。
【００４９】
この点に関しては、たとえば図９に示すように、電源電圧Ｖddおよび／または発振出力ＡＳの振幅電圧を監視する電圧監視回路５０を励振制御部１６に備えることも可能である。励振制御部１６は、電圧監視回路５０からのモニタ情報に基づいて、電源電圧Ｖddの低下に応じて、または発振出力ＡＳの定常時または励起期間直後の振幅電圧の低下に応じて、繰り返し周期ＴMおよび／または励振期間ＴONを自動的に短縮することができる。
【００５０】
上記実施形態では、反転増幅回路にＣＭＯＳインバータを用いた。しかし、本発明は、ＣＭＯＳインバータ方式に限定されず、任意の反転増幅器を電気機械振動子に接続して構成される任意の発振回路に適用可能である。
【符号の説明】
【００５１】
１０    電気機械振動子
１２    共振回路
１４    ＣＭＯＳインバータ（反転増幅器）
１６    励振制御部
２２    第１（入力側）のノード
２４    第２（出力側）のノード
２６    ＣＭＯＳインバータのＰＭＯＳトランジスタ
２８    ＣＭＯＳインバータのＮＭＯＳトランジスタ
３０    スイッチング用のＰＭＯＳトランジスタ
３２    スイッチング用のＮＭＯＳトランジスタ
３４    分周回路
３６    設定回路
３８    スイッチング駆動回路
【図１】
0006450104.tif 000002
【図２】
0006450104.tif 000003
【図３】
0006450104.tif 000004
【図４】
0006450104.tif 000005
【図５】
0006450104.tif 000006
【図６】
0006450104.tif 000007
【図７】
0006450104.tif 000008
【図８】
0006450104.tif 000009
【図９】
0006450104.tif 000010
【図１０】
0006450104.tif 000011