(57)【特許請求の範囲】
【請求項１】
２つの第１のスイッチング素子が直列接続された１以上の第１のアームと、
２つの第２のスイッチング素子が直列接続された１以上の第２のアームと、
電源に前記１以上の第１及び前記１以上の第２のアームを並列接続したとき、前記第１及び第２のスイッチング素子からなるフルブリッジ回路をフェーズシフトＰＷＭ制御する制御回路であって、前記１以上の第１及び前記１以上の第２のアームの中点からの出力をオンする際に前記第１のスイッチング素子を動作させ、前記１以上の第１及び前記１以上の第２のアームの中点からの出力をオフする際に前記第２のスイッチング素子を動作させる、制御回路と、
を備え、前記第１のスイッチング素子と前記第２のスイッチング素子は異なる種類のスイッチング素子であり、前記第１のスイッチング素子は、逆回復時間が短い４つのスイッチング素子を１本のアーム上に２個直列に接続したものを２本並列に接続して構成され、前記第２のスイッチング素子は、ターンオフ時間が短い素子で構成され、
前記第１のスイッチング素子は、高位側と低位側とが同時に一方がオン、他方がオフにされ、前記第２のスイッチング素子は、前記第１のスイッチング素子の高位側と低位側とのどちらか一方がオンである間に、高位側と低位側とが同時に一方がオン、他方がオフにされることを特徴とするスイッチング回路。
【請求項２】
前記第１のスイッチング素子はＩＧＢＴであり、前記第２のスイッチング素子はシリコ
ンのＭＯＳ−ＦＥＴであることを特徴とする請求項１に記載のスイッチング回路。
【請求項３】
前記第１のスイッチング素子はＩＧＢＴであり、前記第２のスイッチング素子はＳｉＣ
のＭＯＳ−ＦＥＴであることを特徴とする請求項１に記載のスイッチング回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フェーズシフト制御方式によるフルブリッジ型のスイッチング回路に関する。
【背景技術】
【０００２】
従来、大容量のスイッチング回路としては、フルブリッジ型スイッチング回路が用いられている。図５に、従来のシリコンのＭＯＳ−ＦＥＴを用いたフルブリッジ型スイッチング回路の構成を示す。フルブリッジ型スイッチング回路は、第１のアーム上に２つのスイッチング素子Ａ、Ｂが配置され、第２のアーム上に２つのスイッチング素子Ｃ、Ｄが配置され、各アームの中点から出力する構成となっている。
【０００３】
図６に、フルブリッジ型スイッチング回路の各スイッチング素子を制御するフェーズシフトＰＷＭ信号および出力電圧を示す。ここでは、スイッチング素子Ａ、Ｂのスイッチング動作時に出力が立ち上がり、スイッチング素子Ｃ、Ｄのスイッチング動作時に出力は立ち下がるよう制御している。
【０００４】
一般に、フェーズシフト制御方式のフルブリッジ型スイッチング回路では、出力につながる負荷が純抵抗のときは、各スイッチング素子には順方向の電流だけが流れる。負荷がインダクタンス成分を持つときは、順方向の電流に加えて、スイッチング素子Ｃ、Ｄのスイッチング動作後にインダクタンスからスイッチング素子へと逆方向に回生される回生電流も流れる。さらに、負荷にインダクタンス成分と容量成分が含まれると、回生電流は共振現象によりスイッチング素子Ｃ、Ｄのスイッチング動作から次のスイッチング素子Ａ、Ｂのスイッチング動作までの間に逆方向から順方向に反転する。
【０００５】
図７（ａ）〜（ｆ）に、フルブリッジ型スイッチング回路に抵抗成分、インダクタンス成分および容量成分が含まれる負荷が接続されているときの電流の流れを示す。図７（ａ）〜（ｆ）はそれぞれ図６の期間１〜４に対応しており、図７（ｂ）、（ｅ）は回生電流が逆方向に流れている状態を示し、図７（ｃ）、（ｆ）は回生電流が順方向に反転した状態を示している。
【０００６】
回生電流はスイッチング素子に並列に接続されたダイオードを流れるが、上記の回生電流が反転して順方向に流れているときに第１のアーム上の２つのスイッチング素子Ａ、Ｂの一方がＯＮすると、同一アーム上の他方のＯＦＦしたスイッチング素子のダイオードにそのダイオードの逆回復特性に応じたリカバリ電流が流れる（図７（ａ）、（ｄ））。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特公平０６−０８３５８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、リカバリ電流はダイオードにほぼ入力電源電圧と同じ電圧が印加しているときに電流が流れるため、リカバリ電流が流れている期間の電力損失は大きく、スイッチング回路の効率悪化の原因となり、場合によっては発熱でスイッチング素子が破壊されるという課題がある。
【０００９】
高速のスイッチングが可能なスイッチング素子としてはＭＯＳ−ＦＥＴがある。しかし、ＭＯＳ−ＦＥＴには内部にスイッチング素子と逆方向に寄生ダイオードが製造過程で出来てしまい、ＯＮ抵抗などのスイッチング特性を良くすると、寄生ダイオードの逆回復特性が悪くなるという傾向がある。このように、ＭＯＳ−ＦＥＴには、スイッチング損失は小さいが、リカバリ電流による損失が大きいという課題がある。
【００１０】
他のスイッチング素子としてはＩＧＢＴがある。ＩＧＢＴは、ＭＯＳ−ＦＥＴように製造過程で形成される寄生ダイオードが存在しないため、逆回復特性が良いダイオードをスイッチング素子の内部又は外部に取り付けることにより、リカバリ電流を抑えることができる。しかし、ＩＧＢＴはＯＦＦのスピードが遅いため、ＩＧＢＴにはＯＦＦ時のスイッチング損失が大きくなるという課題がある。また、ＩＧＢＴは、ＯＦＦのスピードが遅いことにより高い周波数での使用ができないことも使用上の制約事項になっている。
【００１１】
これら両者の欠点を補うものとして、ＳｉＣによるＭＯＳ−ＦＥＴが存在するが、前述のようなシリコン製のスイッチング素子に比べて、高価なため、装置全体の価格がアップしてしまうという課題がある。
【００１２】
ＳｉＣを使用せずに、リカバリ特性の悪いＭＯＳ−ＦＥＴを使用するときは、ＭＯＳ−ＦＥＴに並列にリカバリ特性の良いダイオードを接続して使用することもできるが、寄生ダイオードに電流が流れないように、ＭＯＳ−ＦＥＴに直列にダイオードを挿入する必要がある（図８）。このような構成では、直列ダイオードでも電力損失が発生することや、部品点数の増加もあり、効率・価格・実装密度において課題がある。
【００１３】
本発明は、このような課題に鑑みてなされたもので、その目的とするところは、逆回復特性の良いスイッチング素子とＯＦＦ特性が良いスイッチング素子の２種類のスイッチング素子からなるフルブリッジ回路をフェーズシフト制御するスイッチング回路を提供することにある。
【課題を解決するための手段】
【００１４】
上記の課題を解決するために、本発明は、スイッチング回路であって、２つの第１のスイッチング素子が直列接続された１以上の第１のアームと、２つの第２のスイッチング素子が直列接続された１以上の第２のアームと、電源に前記１以上の第１及び前記１以上の第２のアームを並列接続したとき、前記第１及び第２のスイッチング素子からなるフルブリッジ回路をフェーズシフトＰＷＭ制御する制御回路であって、前記１以上の第１及び前記１以上の第２のアームの中点からの出力をオンする際に前記第１のスイッチング素子を動作させ、前記１以上の第１及び前記１以上の第２のアームの中点からの出力をオフする際に前記第２のスイッチング素子を動作させる、制御回路と、を備え、前記第１のスイッチング素子と前記第２のスイッチング素子は異なる種類のスイッチング素子であり、前記第１のスイッチング素子は、逆回復時間が短い４つのスイッチング素子を１本のアーム上に２個直列に接続したものを２本並列に接続して構成され、前記第２のスイッチング素子は、ターンオフ時間が短い素子で構成され、前記第１のスイッチング素子は、高位側と低位側とが同時に一方がオン、他方がオフにされ、前記第２のスイッチング素子は、前記第１のスイッチング素子の高位側と低位側とのどちらか一方がオンである間に、高位側と低位側とが同時に一方がオン、他方がオフにされることを特徴とする。
【００１６】
請求項２に記載の発明は、請求項１に記載のスイッチング回路において、前記第１のスイッチング素子はＩＧＢＴであり、前記第２のスイッチング素子はシリコンのＭＯＳ−ＦＥＴであることを特徴とする。
【００１８】
請求項３に記載の発明は、請求項１に記載のスイッチング回路において、前記第１のスイッチング素子はＩＧＢＴであり、前記第２のスイッチング素子はＳｉＣのＭＯＳ−ＦＥＴであることを特徴とする。
【発明の効果】
【００１９】
本発明は、逆回復特性の良いスイッチング素子とＯＦＦ特性が良いスイッチング素子との２種類のスイッチング素子をフルブリッジ回路に使用することで、出力ＯＦＦ時の損失も小さい高効率のスイッチング回路が小型・安価に実現できる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施形態１に係るフルブリッジ型のスイッチング回路の構成を示す図である。
【図２】本発明の実施形態１に係るフルブリッジ型スイッチング回路の各スイッチング素子を制御するフェーズシフトＰＷＭ信号および出力電圧を示す図である。
【図３】本発明の実施形態２に係るフルブリッジ型のスイッチング回路の構成を示す図である。
【図４】本発明の実施形態２に係るフルブリッジ型スイッチング回路の各スイッチング素子を制御するフェーズシフトＰＷＭ信号および出力電圧を示す図である。
【図５】従来のシリコンのＭＯＳ−ＦＥＴを用いたフルブリッジ型スイッチング回路の構成を示す図である。
【図６】フルブリッジ型スイッチング回路の各スイッチング素子を制御するフェーズシフトＰＷＭ信号および出力電圧を示す図である。
【図７】（ａ）〜（ｆ）は、フルブリッジ型スイッチング回路に抵抗成分、インダクタンス成分および容量成分が含まれる負荷が接続されているときの電流の流れを示す図である。
【図８】リカバリ特性を改善するために外部にダイオードを接続したＭＯＳ−ＦＥＴの構成を示す。
【発明を実施するための形態】
【００２１】
以下、本発明の実施の形態について、詳細に説明する。
【００２２】
（実施形態１）
図１に、本発明の実施形態１に係るフルブリッジ型のスイッチング回路の構成を示す。また、図２に、本発明の実施形態１に係るフルブリッジ型スイッチング回路の各スイッチング素子を制御するフェーズシフトＰＷＭ信号および出力電圧を示す。尚、図１では制御回路を省略しているが、本実施形態のスイッチング回路には図２に示すフェーズシフトＰＷＭ信号を出力する制御回路も含まれる。
【００２３】
フルブリッジ型スイッチング回路のスイッチング素子Ａ〜Ｄは通常全て同じものを使用するが、本発明では、第１のアーム上のスイッチング素子Ａ、Ｂには、逆回復特性の良い、すなわち逆回復時間が短い素子を使用し、第２のアーム上のスイッチング素子Ｃ、ＤにはスイッチングのＯＦＦ特性が良い、すなわちターンオフ時間が短い素子を使用する。
【００２４】
フルブリッジ型スイッチング回路において、スイッチング素子Ａ、Ｂとスイッチング素子Ｃ、Ｄとは役割が異なり、スイッチング素子Ａ、Ｂはスイッチング回路の出力ＯＮの役目を担い、スイッチング素子Ｃ、Ｄはスイッチング回路の出力ＯＦＦの役目を担っている。
【００２５】
リカバリ電流が流れるのは、出力ＯＦＦから出力ＯＮに遷移したとき、すなわち出力の立ち上がり時のスイッチング動作直後のスイッチング素子Ａ、Ｂであり、出力ＯＦＦから出力ＯＮに遷移したときにスイッチング動作していないスイッチング素子Ｃ、Ｄにはリカバリ電流は流れない。
【００２６】
そのため、スイッチング素子Ａ、Ｂには逆回復特性の優れたダイオードを内部又は外部に取り付けた素子、例えばＩＧＢＴを使用し、スイッチング素子Ｃ、ＤにはスイッチングＯＦＦスピードの優れた素子、例えばＭＯＳ−ＦＥＴを使用する。
【００２７】
これにより、追加する部品無しで、ダイオードに流れるリカバリ電流による損失が小さく、出力ＯＦＦ時の損失も小さい高効率のスイッチング回路が小型・安価に実現できる。
【００２８】
尚、スイッチング素子Ａ、Ｂ、スイッチング素子Ｃ、ＤのどちらにもＳｉＣによるＭＯＳ−ＦＥＴを使用することはできる。スイッチング素子Ａ、Ｂとスイッチング素子Ｃ、Ｄとのどちらか一方にＳｉＣによるＭＯＳ−ＦＥＴを使用すればＳｉＣによるＭＯＳ−ＦＥＴの使用数は２個で済むので、出力ＯＦＦ時の損失も小さい高効率のスイッチング回路が小型・安価に実現できる。
【００２９】
（実施形態２）
図３に、本発明の実施形態２に係る出力ＯＮの役目を担うスイッチング素子を４つ備えたフルブリッジ型のスイッチング回路の構成を示す。また、図４に、本発明の実施形態２に係るフルブリッジ型スイッチング回路の各スイッチング素子を制御するフェーズシフトＰＷＭ信号および出力電圧を示す。尚、図３では制御回路を省略しているが、本実施形態のスイッチング回路には図４に示すフェーズシフトＰＷＭ信号を出力する制御回路も含まれる。
【００３０】
一般にＩＧＢＴは使用できるスイッチング周波数がＭＯＳ−ＦＥＴに比べて低いため、スイッチング回路全体のスイッチング周波数はＩＧＢＴのスイッチング周波数に制限される。そこで、本実施形態では、出力ＯＮの役目を担うスイッチング素子をスイッチング素子Ａ１、Ａ２、Ｂ１、Ｂ２の４つのＩＧＢＴとし、１本のアーム上に２個直列に接続したものを２本並列に接続する。
【００３１】
ここで、実施形態１において出力ＯＮの役目を担うスイッチング素子Ａ、Ｂのスイッチング動作のタイミングで、スイッチング素子Ａ１、Ａ２、Ｂ１、Ｂ２を、高位側と低位側とを交互に、１つずつ順番にＯＮさせることで、ＩＧＢＴ１つ当たりのスイッチング周波数を半分にすることができる。
【００３２】
これにより、出力ＯＮの役目を担うスイッチング素子全体のスイッチング周波数は、ＩＧＢＴを使用してもＩＧＢＴのスイッチング周波数の倍にすることができる。同様に、スイッチング素子Ｃ、Ｄも４つにすれば出力ＯＦＦの役目を担うスイッチング素子全体のスイッチング周波数を倍にすることができる。
【００３３】
また、出力ＯＮの役目を担うスイッチング素子、出力ＯＦＦの役目を担うスイッチング素子の数は、４つに限定されることはなく、６以上の偶数個としてスイッチング周波数をより高くすることも可能である。
【符号の説明】
【００３４】
Ａ、Ｂ、Ａ１、Ａ２、Ｂ１、Ｂ２、Ｃ、Ｄ  スイッチング素子
【図１】
0006456063.tif 000002
【図２】
0006456063.tif 000003
【図３】
0006456063.tif 000004
【図４】
0006456063.tif 000005
【図５】
0006456063.tif 000006
【図６】
0006456063.tif 000007
【図７】
0006456063.tif 000008
【図８】
0006456063.tif 000009