(57)【特許請求の範囲】
【請求項１】
複数のデータパケット信号送受信機被試験デバイス（ＤＵＴ）を試験するための、テスタデータパケット信号および制御指示を使用する方法であって、
第１の複数のテスタ信号間隔のうちの１つの間に、複数のＤＵＴのうちの第１の１つ以上のＤＵＴの各１つを用いて、複数のテスタデータパケット信号のうちのそれぞれの１つを受信するステップと、
第２の複数のテスタ信号間隔のうちの１つの間に、前記複数のＤＵＴのうちの第２の１つ以上のＤＵＴの各１つを用いて、前記複数のテスタデータパケット信号のうちのそれぞれの１つを受信するステップと、
第１の複数の指示間隔のうちの１つの間に、前記複数のＤＵＴのうちの前記第１の１つ以上のＤＵＴの各１つを用いて、複数のＤＵＴ制御指示を実行して、前記複数のテスタデータパケット信号のうちのそれぞれの１つを受信するように、前記複数のＤＵＴのうちの前記第１の１つ以上のＤＵＴの各１つを構成するステップと、
第２の複数の指示間隔のうちの１つの間に、前記複数のＤＵＴのうちの前記第２の１つ以上のＤＵＴの各１つを用いて、複数のＤＵＴ制御指示を実行して、前記複数のテスタデータパケット信号のうちのそれぞれの１つを受信するように、前記複数のＤＵＴのうちの前記第２の１つ以上のＤＵＴの各１つを構成するステップと
を含み、
前記第１の複数のテスタ信号間隔および前記第１の複数の指示間隔のうちのそれぞれの１つが、相互に交互に入れかわり、
前記第２の複数のテスタ信号間隔および前記第２の複数の指示間隔のうちのそれぞれの１つが、相互に交互に入れかわり、
前記第１の複数のテスタ信号間隔のうちのそれぞれの１つが、前記第２の複数の指示間隔のうちのそれぞれの１つと、実質的に同時発生であり、かつ、
前記第２の複数のテスタ信号間隔のうちのそれぞれの１つが、前記第１の複数の指示間隔のうちのそれぞれの１つと、実質的に同時発生であり、
前記第１の複数の指示間隔のうちのそれぞれの１つは、前記第１の複数のテスタ信号間隔のうちのそれぞれの１つよりも長い、方法。
【請求項２】
前記第１の複数のテスタ信号間隔および前記第２の複数のテスタ信号間隔のうちのそれぞれの１つが、相互に交互に入れかわり、かつ、
前記第１の複数の指示間隔および前記第２の複数の指示間隔のうちのそれぞれの１つが、相互に交互に入れかわる、請求項１に記載の方法。
【請求項３】
前記第１の複数のテスタ信号間隔および前記第２の複数のテスタ信号間隔のうちの前記それぞれの１つが、相互に排他的である、請求項１に記載の方法。
【請求項４】
前記第１の複数の指示間隔および前記第２の複数の指示間隔のうちの前記それぞれの１つが、相互に排他的である、請求項１に記載の方法。
【請求項５】
前記第１の複数の指示間隔および前記第２の複数の指示間隔のうちの前記それぞれの１つが、部分的に同時発生である、請求項１に記載の方法。
【請求項６】
前記第１の複数のテスタ信号間隔および前記第２の複数のテスタ信号間隔のうちのそれぞれの１つが、テスタ信号間隔のシーケンスのうちの奇数番目の１つおよび偶数番目の１つをそれぞれ備え、
前記第１の複数の指示間隔および前記第２の複数の指示間隔のうちのそれぞれの１つが、指示間隔のシーケンスのうちの奇数番目の１つおよび偶数番目の１つをそれぞれ備え、
前記テスタ信号間隔のシーケンスのうちのそれぞれの奇数番目の１つが、前記指示間隔のシーケンスのうちのそれぞれの偶数番目の１つと、実質的に同時発生であり、かつ、
前記テスタ信号間隔のシーケンスのうちのそれぞれの偶数番目の１つが、前記指示間隔のシーケンスのうちのそれぞれの奇数番目の１つと、実質的に同時発生である、請求項１に記載の方法。
【請求項７】
複数のデータパケット信号送受信機被試験デバイス（ＤＵＴ）を試験するための、テスタデータパケット信号および制御指示を供給する方法であって、
第１の複数のテスタ信号間隔のうちの１つの間に、複数のＤＵＴのうちの第１の１つ以上のＤＵＴの各１つに対して、複数のテスタデータパケット信号のうちのそれぞれの１つを供給するステップと、
第２の複数のテスタ信号間隔のうちの１つの間に、前記複数のＤＵＴのうちの第２の１つ以上のＤＵＴの各１つに対して、前記複数のテスタデータパケット信号のうちのそれぞれの１つを供給するステップと、
第１の複数の指示間隔のうちの１つの間に、前記複数のＤＵＴのうちの前記第１の１つ以上のＤＵＴの各１つにより実行するために、複数のＤＵＴ制御指示を供給して、前記複数のテスタデータパケット信号のうちのそれぞれの１つを受信するように、前記複数のＤＵＴのうちの前記第１の１つ以上のＤＵＴの各１つを構成するステップと、
第２の複数の指示間隔のうちの１つの間に、前記複数のＤＵＴのうちの前記第２の１つ以上のＤＵＴの各１つにより実行するために、複数のＤＵＴ制御指示を供給して、前記複数のテスタデータパケット信号のうちのそれぞれの１つを受信するように、前記複数のＤＵＴのうちの前記第２の１つ以上のＤＵＴの各１つを構成するステップと
を含み、
前記第１の複数のテスタ信号間隔および前記第１の複数の指示間隔のうちのそれぞれの１つが、相互に交互に入れかわり、
前記第２の複数のテスタ信号間隔および前記第２の複数の指示間隔のうちのそれぞれの１つが、相互に交互に入れかわり、
前記第１の複数のテスタ信号間隔のうちのそれぞれの１つが、前記第２の複数の指示間隔のうちのそれぞれの１つと、実質的に同時発生であり、かつ、
前記第２の複数のテスタ信号間隔のうちのそれぞれの１つが、前記第１の複数の指示間隔のうちのそれぞれの１つと、実質的に同時発生であり、
前記第１の複数の指示間隔のうちのそれぞれの１つは、前記第１の複数のテスタ信号間隔のうちのそれぞれの１つよりも長い、方法。
【請求項８】
前記第１の複数のテスタ信号間隔および前記第２の複数のテスタ信号間隔のうちのそれぞれの１つが、相互に交互に入れかわり、かつ、
前記第１の複数の指示間隔および前記第２の複数の指示間隔のうちのそれぞれの１つが、相互に交互に入れかわる、請求項７に記載の方法。
【請求項９】
前記第１の複数のテスタ信号間隔および前記第２の複数のテスタ信号間隔のうちの前記それぞれの１つが、相互に排他的である、請求項７に記載の方法。
【請求項１０】
前記第１の複数の指示間隔および前記第２の複数の指示間隔のうちの前記それぞれの１つが、相互に排他的である、請求項７に記載の方法。
【請求項１１】
前記第１の複数の指示間隔および前記第２の複数の指示間隔のうちの前記それぞれの１つが、部分的に同時発生である、請求項７に記載の方法。
【請求項１２】
前記第１の複数のテスタ信号間隔および前記第２の複数のテスタ信号間隔のうちのそれぞれの１つが、テスタ信号間隔のシーケンスのうちの奇数番目の１つおよび偶数番目の１つをそれぞれ備え、
前記第１の複数の指示間隔および前記第２の複数の指示間隔のうちのそれぞれの１つが、指示間隔のシーケンスのうちの奇数番目の１つおよび偶数番目の１つをそれぞれ備え、
前記テスタ信号間隔のシーケンスのうちのそれぞれの奇数番目の１つが、前記指示間隔のシーケンスのうちのそれぞれの偶数番目の１つと、実質的に同時発生であり、かつ、
前記テスタ信号間隔のシーケンスのうちのそれぞれの偶数番目の１つが、前記指示間隔のシーケンスのうちのそれぞれの奇数番目の１つと、実質的に同時発生である、請求項７に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データパケット信号送受信機の試験に関し、特に、インタリーブされたデバイス設定および試験を使用することによる試験時間の迅速化の実現に関する。
【背景技術】
【０００２】
今日の電子デバイスの多くは、接続および通信の両方の目的のためにワイヤレス技術を使用している。ワイヤレスデバイスは、電磁エネルギーを送受信することから、さらに２つ以上のワイヤレスデバイスは、信号周波数および電力スペクトル密度によって、互いの動作に干渉する可能性があることから、これらのデバイスおよびワイヤレス技術は、様々なワイヤレス技術標準仕様に準拠していなければならない。
【０００３】
このようなワイヤレスデバイスを設計する際に、技術者は、このようなデバイスが、それぞれに含まれるワイヤレス技術規定標準ベース仕様に確実に合致するか、または上回るように、特別な注意を払っている。さらに、その後これらのデバイスが量産される際には、これらのデバイスは、製造上の欠陥が原因で動作不良を起こすことがないように、含まれるワイヤレス技術標準ベース仕様に確実に準拠していることも含めて試験される。
【０００４】
これらのデバイスを、製造および組み立て後に試験するために、現行のワイヤレスデバイス試験システム（「テスタ」とも呼ばれる）は、各デバイスから受信された信号を分析するためのサブシステムを採用している。そのようなサブシステムは、通常、少なくとも、被試験デバイスに送信されるソース信号を供給するためのベクトル信号発生器（ＶＳＧ）と、被試験デバイスによって生成された信号を分析するためのベクトル信号分析器（ＶＳＡ）とを含む。ＶＳＧによる試験信号の生成、およびＶＳＡによって実行される信号の分析は一般に、多様なデバイスがそれぞれ、異なる周波数範囲、帯域幅、および信号変調特性を有する多様なワイヤレス技術規格に準拠していることを試験するために使用できるようにプログラム可能である。
【０００５】
容易に認識されるように、被試験デバイス（ＤＵＴ）とも呼ばれるデータパケット信号送受信機の試験は、有限量の時間を要する。ＤＵＴが試験対象となっているワイヤレス技術または規格（および一部の状況においては、ＤＵＴが試験される回数）によっては、ＤＵＴを完全に試験して、ＤＵＴが適切に機能および動作することを確認するための試験に多少時間がかかるであろう。これらの試験に必要な時間は、様々な試験技法を適用することによって時には短縮されてきたが、試験技法のさらなる変化は微々たる傾向にあるため、効果が縮小している。その結果、試験技法は、複数のＤＵＴを同時に並行して試験することに注力したことにより、たとえデバイス１つの当たりの実際の試験時間が顕著に短縮されない場合があっても、その時間間隔において試験されるＤＵＴの数は増えているため、ＤＵＴ当たりの全体的な試験時間を短縮する正味の効果があり、その結果、各ＤＵＴに対する試験コストが低減されている。
【０００６】
しかしながら、単一の試験信号源（例えば、単一のＶＳＧ）および単一の試験信号分析器（例えば、単一のＶＳＡ）を有する、テスタとも呼ばれる試験システムを使用して、複数のＤＵＴを同時に並行して試験する場合、すべてのＤＵＴについて、送信信号試験を同時に実行することは通常可能ではない。これは、試験信号分析器は、一度に１つのＤＵＴからの送信信号だけしか受信、捕捉、分析することができないという事実に起因する。受信信号試験のために、単一の試験信号源が、単一の試験信号を供給する場合には、電力分割器を使用して試験信号を複製することにより、同時に試験信号を複数のＤＵＴに供給することが可能である。しかしながら、各ＤＵＴが、複数の受信機（例えば、多入力、多出力、ＭＩＭＯとも呼ばれる）を有する場合には、各ＤＵＴは、個々に試験することがそれでも必要になる。なぜなら、ＤＵＴ受信ポートすべてに同じ信号が調達されることにより、ＤＵＴ受信機回路の中で個々の不良受信機の検出ができなくなってしまうからである。そのため、各ＤＵＴを各試験シーケンスの間で制御しなければならない。あるいは、複数の試験信号源を使用して、マルチストリーム試験信号を生成することが可能であるが、そのような試験信号源は、多数のＤＵＴの製造試験に必要とされる規模で複製するには法外な費用がかかる傾向がある。
【０００７】
特に、ＤＵＴ試験中に実行する必要がある２つのタスクは、ＤＵＴを予定されている試験のために制御（例えば、準備、または設定）することと、ＤＵＴ送信機回路が、安定状態の動作に整定することで、ムラのない送信信号電力を供給できるようにする時間を見越しておくということである。これらのタスクはいずれも、一般的に、送信信号試験の開始時に実行されなければならず、テスタとＤＵＴとの間の試験データパケット交換の継続時間よりも長く（多くの場合、かなり長く）なる場合がある。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
したがって、他の方法であれば、予定されている試験のシーケンスのためにＤＵＴを初期設定し、送信されたデータパケット信号の電力が整定するのを待つ間に失われる時間を、実行される試験の一部であるか、そうでなければ実行される試験に関連した有用なタスクを実行するためにむしろ使用することが可能である、データパケット信号送受信機を試験するための技法を有することが望まれるであろう。さらに、そのような試験方法を、同時試験用に複数のＤＵＴに適用することができれば、さらなる時間節約を実現することが可能であろう。
【課題を解決するための手段】
【０００９】
本出願に係る発明に従って、複数のデータパケット信号送受信機被試験デバイス（ＤＵＴ）を試験するための、テスタデータパケット信号および制御指示を使用するための方法が提供される。相互に交互に入れかわる時間間隔であって、それらのうちの選択された１つは実質的に同時発生である、相互に交互に入れかわる時間間隔の間に、複数のテスタデータパケット信号およびＤＵＴ制御指示が、複数のＤＵＴの同時並行試験に使用される。
【００１０】
本出願に係る発明の一実施形態に従って、複数のデータパケット信号送受信機被試験デバイス（ＤＵＴ）を試験するための、テスタデータパケット信号および制御指示を使用する方法は、第１の複数のテスタ信号間隔のうちの１つの間に、複数のＤＵＴのうちの第１の１つ以上のＤＵＴの各１つを用いて、複数のテスタデータパケット信号のうちのそれぞれの１つを受信するステップと、第２の複数のテスタ信号間隔のうちの１つの間に、複数のＤＵＴのうちの第２の１つ以上のＤＵＴの各１つを用いて、複数のテスタデータパケット信号のうちのそれぞれの１つを受信するステップと、第１の複数の指示間隔のうちの１つの間に、複数のＤＵＴのうちの第１の１つ以上のＤＵＴの各１つを用いて、複数のＤＵＴ制御指示を実行して、複数のテスタデータパケット信号のうちのそれぞれの１つを受信するように、複数のＤＵＴのうちの第１の１つ以上のＤＵＴの各１つを構成するステップと、第２の複数の指示間隔のうちの１つの間に、複数のＤＵＴのうちの第２の１つ以上のＤＵＴの各１つを用いて、複数のＤＵＴ制御指示を実行して、複数のテスタデータパケット信号のうちのそれぞれの１つを受信するように、複数のＤＵＴのうちの第２の１つ以上のＤＵＴの各１つを構成するステップとを含む。第１の複数のテスタ信号間隔および第１の複数の指示間隔のうちのそれぞれの１つが、相互に交互に入れかわり、第２の複数のテスタ信号間隔および第２の複数の指示間隔のうちのそれぞれの１つが、相互に交互に入れかわり、第１の複数のテスタ信号間隔のうちのそれぞれの１つが、第２の複数の指示間隔のうちのそれぞれの１つと、実質的に同時発生であり、かつ、第２の複数のテスタ信号間隔のうちのそれぞれの１つが、第１の複数の指示間隔のうちのそれぞれの１つと、実質的に同時発生である。
【００１１】
本出願に係る発明の別の実施形態に従って、複数のデータパケット信号送受信機被試験デバイス（ＤＵＴ）を試験するための、テスタデータパケット信号および制御指示を供給する方法は、第１の複数のテスタ信号間隔のうちの１つの間に、複数のＤＵＴのうちの第１の１つ以上のＤＵＴの各１つに対して、複数のテスタデータパケット信号のうちのそれぞれの１つを供給するステップと、第２の複数のテスタ信号間隔のうちの１つの間に、複数のＤＵＴのうちの第２の１つ以上のＤＵＴの各１つに対して、複数のテスタデータパケット信号のうちのそれぞれの１つを供給するステップと、第１の複数の指示間隔のうちの１つの間に、複数のＤＵＴのうちの第１の１つ以上のＤＵＴの各１つにより実行するために、複数のＤＵＴ制御指示を供給して、複数のテスタデータパケット信号のうちのそれぞれの１つを受信するように、複数のＤＵＴのうちの第１の１つ以上のＤＵＴの各１つを構成するステップと、第２の複数の指示間隔のうちの１つの間に、複数のＤＵＴのうちの第２の１つ以上のＤＵＴの各１つにより実行するために、複数のＤＵＴ制御指示を供給して、複数のテスタデータパケット信号のうちのそれぞれの１つを受信するように、複数のＤＵＴのうちの第２の１つ以上のＤＵＴの各１つを構成するステップとを含む。第１の複数のテスタ信号間隔および第１の複数の指示間隔のうちのそれぞれの１つが、相互に交互に入れかわり、第２の複数のテスタ信号間隔および第２の複数の指示間隔のうちのそれぞれの１つが、相互に交互に入れかわり、第１の複数のテスタ信号間隔のうちのそれぞれの１つが、第２の複数の指示間隔のうちのそれぞれの１つと、実質的に同時発生であり、かつ、第２の複数のテスタ信号間隔のうちのそれぞれの１つが、第１の複数の指示間隔のうちのそれぞれの１つと、実質的に同時発生である。
【図面の簡単な説明】
【００１２】
【図１】ＤＵＴの送受信信号試験が、予定されているＤＵＴ試験のためのＤＵＴ制御でインタリーブされた、代表的な実施形態の試験環境および信号図を図示する。
【図２】ＤＵＴの送受信信号試験が、予定されているＤＵＴ試験のためのＤＵＴ制御でインタリーブされた、さらなる代表的な実施形態の信号図を図示する。
【図３】ＤＵＴの送受信信号試験が、予定されているＤＵＴ試験のためのＤＵＴ制御でインタリーブされた、さらなる代表的な実施形態の信号図を図示する。
【図４】ＤＵＴの送受信信号試験が、予定されているＤＵＴ試験のためのＤＵＴ制御でインタリーブされた、追加の代表的な実施形態の代替的な試験環境および関連する信号図を図示する。
【図５】ＤＵＴの送受信信号試験が、予定されているＤＵＴ試験のためのＤＵＴ制御でインタリーブされた、追加の代表的な実施形態の代替的な試験環境および関連する信号図を図示する。
【発明を実施するための形態】
【００１３】
以下の詳細な説明は、添付図面を参照して本出願に係る発明の例示の実施形態を説明するものである。そのような説明は、例示を意図とするものであって、本発明の範囲に関して限定するものではない。そのような実施形態は、当業者が主題となる本発明を実践することを可能にするよう十分に詳細に説明され、また、主題となる本発明の趣旨または範囲から逸脱することなく、いくつかの変更を加えて、他の実施形態が実践され得ることが理解されよう。
【００１４】
本開示の全体を通じて、文脈から反対のことが明示されない限り、説明される個々の回路素子の数は、単数または複数であり得ることが理解されよう。例えば、用語「回路（ｃｉｒｃｕｉｔ）」および「回路（ｃｉｒｃｕｉｔｒｙ）」は、単一の構成要素または複数の構成要素のいずれかを含んでもよく、それらは、能動的および／または受動的のいずれでもよく、接続されるか、または別の方法で互いに結合されて（例えば、１つ以上の集積回路チップとして）、説明される機能を提供する。さらには、用語「信号」は、１つ以上の電流、１つ以上の電圧、またはデータ信号を指す場合がある。図面内では、類似または関連する要素は、類似または関連する英字、数字、または英数字の指示表記を有する。さらに、本発明は、ディスクリート電子回路（好ましくは、１つ以上の集積回路チップの形態の）を使用する実装形態に関連して論じられているが、そのような回路の任意の部分の機能も、信号周波数または処理されるデータ速度に応じて、適切にプログラムされた１つ以上のプロセッサを使用して代替的に実施することができる。さらに、図が様々な実施形態の機能ブロック図を示す範囲で、その機能ブロックは、ハードウェア回路間の区分を必ずしも示すものではない。
【００１５】
携帯電話、スマートフォン、タブレットなどのワイヤレスデバイスはすべて、ＩＥＥＥ８０２．１１ａ、ｂ、ｇ、ｎ、ａｃ、３ＧＰＰ  ＬＴＥ、およびＢｌｕｅｔｏｏｔｈ（登録商標）などの、標準ベースのワイヤレス信号技術を利用している。これらの技術の基礎となる規格は、信頼性の高いワイヤレス接続またはワイヤレス通信を提供し、かつ、一般に、ワイヤレススペクトルに隣接するか、またはワイヤレススペクトルを共有する同一のあるいは他の技術を使用して、エネルギー効率を高め、デバイス間の干渉を最小限に抑えるために選択される物理仕様および高水準仕様を規定するように設計されている。
【００１６】
これらの規格によって規定された試験は、そのようなデバイスが、規格に規定された仕様に適合するように設計されていること、および製造されたデバイスが、引き続きそれらの規定された仕様に適合すること保証するように意図されている。デバイスのほとんどは、少なくとも（各）１つ以上の受信機および送信機を包含している送受信機である。そのため、試験は、被試験デバイス（ＤＵＴ）の受信機および送信機の両方が適合しているかどうかを判定することになる。ＤＵＴの受信機の試験は、ＲＸ試験であり、通常、試験システムによって、またはテスタによって試験パケットを、受信機およびＤＵＴの受信機が、それらの試験パケットにどのように応答するかを判定する何らかの手段に送信することが必要となる。ＤＵＴの送信機は、ＤＵＴの送信機にパケットを試験システムに送信させて、次に、試験システムがデバイスによって送信された信号の物理的特性を評価することにより試験される。
【００１７】
ＲＸ試験パケットは、試験システム（例えば、ＶＳＧ）によって生成される。またＴＸ試験パケットは、ＤＵＴによって生成されて、試験システムの分析サブシステム（例えば、ＶＳＡ）によって評価される。
【００１８】
ＲＸ試験の場合には、一部の規格、例えば、ＩＥＥＥ８０２．１１ａ、ｂ、ｇ、ｎおよびａｃは、良好なパケットを受信するデバイスが、確認（例えば、ＡＣＫ）パケットを送信デバイスに返信することにより、その受信を確認することが必要であり、これが、試験環境における試験システムである。そのため、規定された周波数、電力、および変調特性の範囲内にあり、かつ、そのデータが、添付されたチェックサムに一致している試験パケットを送信する試験システムは、送信の都度、確認パケットを受信することを予測する。規格は、依然として許容範囲内にあるが最悪の場合の欠落パケットの数を規定する。したがって、テスタがＸ個の試験パケットを送信し、Ｙ個の確認パケットを受信する場合には、一度ある最小数のパケットを交換すれば、例えば、パケット誤り率（ＰＥＲ）を算出することが可能であろう。一般に、確認パケットが送信されるデータ速度が選択され、受信されることの尤度を最適化する。確認パケットの電力レベルを選択することもまた可能である。
【００１９】
ＴＸ試験の間、デバイスは、試験システムに試験パケットを送信する。試験システムは、次に、受信した試験パケットを、周波数、電力、変調、および誤りベクトル度（ＥＶＭ）などの品質要求基準といった多様な物理的特性に関して分析する。デバイスの送信機が、ＯＮの状態になるか、または周波数もしくは送信電力レベルを変更した後に送信を開始すると、時間間隔が存在し、その間送信機電力出力が、ある値の範囲にわたって変化することにより、パケットが正常な信号挙動を表さないため、分析への使用は受け入れ難いものとなる。したがって、ほとんどの試験プログラムは、初期試験パケットを送信する期間を考慮に入れて、その期間は、送信機が整定したと考えられるまで、それらのパケットを無視する。その整定待ち時間は、実際の試験時間よりも長くなる場合があり、その結果、試験時間が延びて、試験効率が低下する。
【００２０】
以下でより詳細に説明するように、予定されている試験のためにＤＵＴを制御して、ＤＵＴ送信機が安定状態の動作に整定するために要する時間の間隔と、試験を実行するために要する時間の間隔との間の時間的非対称性を活用して、全体的な試験時間を短縮することにより、試験コストを低減する。これは、ＤＵＴ制御に要する時間間隔および試験に要する時間間隔をインタリーブすることにより実現可能である。
【００２１】
例えば、複数のＤＵＴが制御され、テスタが規定された電力レベル、データ速度および信号変調タイプを有する試験データパケットを送信している、受信信号試験中に、（例えば、予定されている試験のためにＤＵＴを設定するための）ＤＵＴ制御イベントを、テスタと複数のＤＵＴとの間の試験データパケット交換が重複しないようにしながら、インタリーブすることが可能である。さらに、ＤＵＴ制御、または設定に要する時間が、後に続く実際の試験に要する時間間隔に等しいか、またはそれよりも長い場合には、ＤＵＴ制御間隔をインタリーブすることにより、全体的な所要試験時間（すなわち、ＤＵＴを制御し、実際の試験シーケンスを実行するために要する時間）をかなり短縮することができる。例えば、受信信号パケット誤り率（ＰＥＲ）試験では、ＤＵＴ制御間隔の継続時間が、実際のＤＵＴ  ＰＥＲ試験時間よりもかなり長い場合が多いが、ＤＵＴを試験するための全体的な時間は、単一のＤＵＴを試験するための時間よりもＤＵＴ  ＰＥＲ試験１回分長くなるにすぎない。ＤＵＴ制御時間とＤＵＴ  ＰＥＲ試験時間との間の比率が増す場合には、この有益な時間の短縮がさらに向上する。
【００２２】
図１を参照すると、インタリーブされたＤＵＴ制御を使用して複数のＤＵＴを試験するための、また、代表的な実施形態に従って試験するための試験環境１０ａは、テスタ１２と、信号経路指定回路１４と、複数のＤＵＴ２０を試験するための制御システムまたは制御回路１６（これはテスタ１２の外部にあってもよく、テスタ１２から離れていてもまたよい。あるいは、テスタ１２の内部、例えば、テスタ１２の一部であってもよい）とを含む。周知の原理に従って、テスタ１２は、試験信号源１２ｔ（例えば、ＶＳＧ）と、試験信号分析器１２ｒ（例えば、ＶＳＡ）と、加えて、入力／出力（Ｉ／Ｏ）ポート１２ａ、１２ｂ間を選択するためのスイッチング回路１８ｄと、信号源１２ｔと信号分析器１２ｒを行き来する信号経路との間で選択するためのスイッチング回路１８ｔとを含む信号スイッチングサブシステム１８を含む。
【００２３】
テスタ１２を行き来する試験信号は、信号経路指定回路１４を行き来して、（通常、同軸無線周波数（ＲＦ）ケーブルおよびコネクタの形態の導電性の信号経路である）信号経路１３ａ、１３ｂを介して伝達される。本実施形態では、信号経路指定回路１４は、電力分割器１４ｐａ、１４ｐｂを含み、これらは、（テスタからＤＵＴへの）受信方向では、信号複製器として作用し、（ＤＵＴからテスタへの）送信方向では、信号結合器として作用する。
【００２４】
信号経路指定回路１４は、（やはり通常、同軸ＲＦケーブルおよびコネクタの形態の導電性の信号経路である）追加の信号経路１５を介して、ＤＵＴ２０ａ、２０ｂと通信する。制御システム１６は、制御信号（例えば、指示およびデータ）を供給し、テスタ１２およびＤＵＴ２０ａ、２０ｂからのデータを、制御信号インタフェース１７ｔ、１７ｄａ、１７ｄｂを介して受信する。制御信号インタフェースは、別々であってもよく、または（例えば、ネットワークを介して）共有されてもよい。ＤＵＴ２０ａ、２０ｂは、必要に応じて、後で実行したり使用したりするために、指示およびデータを記憶するためのそれぞれのメモリ回路２０ａｍ、２０ｂｍを含むことも可能である。（この代表的な実施形態では、ＤＵＴ２０は、すべての入力／出力ポートを介して送受信することが可能なＭＩＭＯデバイスである。）
【００２５】
この試験環境１０ａでは、テスタ１２は、内部スイッチング回路１８ｔおよびポートスイッチング回路１８ｄを介してポートの切り換えを使用して、データパケット信号受信からデータパケット信号送信に切り換えて、同時並行ではないが、ＤＵＴ２０ａ、２０ｂを両方とも試験することが可能である。例えば、この構成を、複合誤りベクトル度（ＥＶＭ）テスト法を使用して、ＭＩＭＯ  ＤＵＴ２０の試験に使用することができる。（そのような方法の例が、米国特許第７，７０６，２５０号明細書および同第７，８２２，１３０号明細書に記載されており、それらの内容は、参照により本明細書に組み込まれる。）１つのＩ／Ｏ信号ポートを経由し、その後別のＩ／Ｏポートを経由するなどして送信するようにＤＵＴに指示することによって、そのような試験環境１０ａを使用して、一度に１つのＤＵＴポートを試験することもまた可能である。そのような送信信号試験中に、送信信号図に示されるように、ＤＵＴ２０ａ、２０ｂは、データパケット信号を送信するためのそれぞれのＤＵＴ送信機回路を構成するためのそれぞれのＤＵＴ制御指示２１ａｃ、２１ｂｃを、実行している。（これらの実行されたＤＵＴ制御指示、２１ａｃ、２１ｂｃは、前もってメモリ回路２０ａｍ、２０ｂｍに記憶された指示とすることができる。または、制御システム１６からリアルタイムで受信されたように実行された指示とすることができる）。通常、これらのＤＵＴ制御指示２１ａｃ、２１ｂｃの実行中に、ＤＵＴ２０ａ、２０ｂとテスタ１２との間のデータパケット信号相互作用はほとんどまたはまったくない。
【００２６】
送信信号試験開始後に、ＤＵＴ２０は、それぞれの制御指示２１ａｃ、２１ｂｃに従って、規定された電力レベル、データ速度および信号変調タイプでデータパケット信号送信を開始する。周知のように、送信機回路が安定状態の動作（例えば、電圧レベル、電流量および動作温度などの実質的に一定の物理的回路特性のセットで動作すること）に整定するまで、（例えば、制御システム１６からの指示に従って）テスタ１２は、（例えば、規定された規格が許容するよりも大きな電力レベルの変化など、）信号が不安定なこれらの時間間隔２１ａｓ、２１ｂｓの間、それらの初期データパケットを無視またはスキップするであろう。
【００２７】
これらの時間間隔２１ａｓ、２１ｂｓの間に規定された数のデータパケットを送信した後に、テスタ１２は、ＤＵＴ２０ａ、２０ｂによって送信された試験データパケットの捕捉および分析を交互に開始する。その結果、第１のＤＵＴ２０ａからのデータパケットが、規定された時間間隔の間に捕捉、分析され、それに続いて、第２のＤＵＴ２０ｂからのデータパケットが、次に（テスタスイッチング回路１８の適切な制御に従って）捕捉、分析される。このプロセスが繰り返され、ＤＵＴ制御間隔２１ａｃ、２１ｂｃを使用して２つのＤＵＴ２０ａ、２０ｂの間で切り換えを行って、ＤＵＴ  Ｉ／Ｏ信号ポートの間で選択を行うだけでなく、電力レベル、データ速度および信号変調タイプなどのデータパケット信号特性を変更する。
【００２８】
受信信号試験中、すなわち、テスタ１２がＤＵＴ２０に試験データパケット信号を送信している場合、ＤＵＴ制御シーケンスを使用して、一度に複数のＤＵＴ受信機を選択すること、または使用することが可能になるとともに、ＤＵＴを受信モードにすることが可能になる。これは、ＤＵＴ受信機がすべて同時並行で試験されるのではなく、連続して個々に試験される、ＭＩＭＯ対応の受信機の単純な試験に行われる場合が多い。これにより装置コストが減少する。なぜなら、同時並行で受信機をすべて試験するには、個々の入力信号が必要になるため、例えば、複数の試験信号源１２ｔが必要になるからである。送信信号図に図示されるように、この試験環境１０ａにより、ＤＵＴ送信機がすべて、単一の試験シーケンスで試験可能になるため有利である。この単一の試験シーケンスでは、テスタスイッチング回路１８を使用して、交互のＤＵＴ送信信号シーケンス２１ａｔ、２１ｂｔを分析するために捕捉することが可能である。
【００２９】
一方で、受信信号試験は、ＤＵＴ相互作用が必要である。１つの試験信号源１２ｔだけでは、テスタ１２は、別個の（例えば、異なる）試験信号を、ＤＵＴ２０ａ、２０ｂの両方に同時に供給することができない。さらに、各受信機回路の試験間でＤＵＴ相互作用（例えば、それぞれの受信機回路を使用不可にしたり使用可能にしたりすること）が必要であるため、時間間隔が生じ、その間に、ＤＵＴ２０ａ、２０ｂの受信回路動作を更新または再構成しなければならない。そのような時間間隔を使用して、ＤＵＴ構成の動作をインタリーブすることが可能であり、また、現在テスタ１２から試験信号を受信中でないＤＵＴであって、受信する代わりにそのＤＵＴ制御指示（例えば、受信機回路を初期構成するか、または後で再構成すること）を実行しているＤＵＴを有することにより、試験することが可能である。
【００３０】
例えば、受信信号図に示されるように、間隔Ｉ１の間に、ＤＵＴ２０ａ、２０ｂはいずれも、（例えば、メモリ２０ａｍ、２０ｂｍに前もって記憶されている指示を使用するか、または制御システム１６からリアルタイムで受信された通りに指示を実行して）それぞれの制御指示２１ａｃ、２１ｂｃを実行している。続いて、間隔Ｒ１の間に、第１のＤＵＴ２０ａは、その受信信号試験１３ａｒを実行する。これは、次に、重複している時間間隔Ｒ２、Ｉ２、Ｉ３、Ｒ３と続いて、この間、第１のＤＵＴ２０ａが、その制御指示２１ａｃを実行する一方で、第２のＤＵＴ２０ｂは、その受信信号試験１３ｂｒを実行し、制御指示２１ａｃの実行を開始する。さらに続けて、今度は、第２のＤＵＴ２０ｂが、制御指示２１ａｃの実行を継続し、第１のＤＵＴ２０ａは、その受信信号動作１３ａｒを実行する。必要に応じて、例えば、第２のＤＵＴ２０ｂが、示されるような、その次の受信信号試験１３ｂｒを実行している状態で、動作のこのシーケンスを繰り返すことができる。
【００３１】
したがって、２つの試験に関連した動作を、同時に並行して実行することが可能である。すなわち、ＤＵＴ制御シーケンスが、第２のＤＵＴにおいて、または第２のＤＵＴによって実行されている間に、テスタ１２から一方のＤＵＴに試験データパケットの伝達を必要とするＤＵＴ受信信号試験を実行することが可能である。ＤＵＴ制御シーケンスが、テスタデータパケット信号の伝達を必要としないため、もう一方のＤＵＴにおいて進行中のＤＵＴ受信信号試験と同時に並行して発生させることができる。試験関連の作業をこのように同時並行することにより、全体的な試験時間が短縮され、したがって、各ＤＵＴに対して試験時間においても、試験コストにおいても効果的である。そのような同時並行の作業の一環として、ＤＵＴは、確認（ＡＣＫ）信号などの応答信号をテスタ１２に返送することもまた可能であり、また、各試験間のＤＵＴ統計が所望される場合には、ＤＵＴ制御シーケンスの一環として、これを行うことが可能である。
【００３２】
図２を参照すると、送信信号図に示されるように、送信信号試験中の、インタリーブを用いない場合の試験経過時間ｔｅｓｔ２は、インタリーブを用いた場合の試験経過時間ｔｅｓｔ１よりも長い。同様に、受信信号試験中の、インタリリーブを用いない場合の試験経過時間ｔｅｓｔ４は、インタリーブを用いた場合の試験経過時間ｔｅｓｔ３よりも長い。図示されるように、このようなインタリーブにより、送信試験中および受信試験中の両方で、恩恵がもたらされる。ただし、受信試験の方が一般に恩恵が大きい。
【００３３】
図３を参照すると、ＤＵＴ２０同士の間で、送信信号試験および受信信号試験の両方をインタリーブすることにより、同様の試験時間の短縮を実現することが可能である。例えば、一方のＤＵＴを、間隔Ｉ１、Ｒ１の間に受信信号試験を実行するように構成することが可能である。間隔Ｉ１、Ｒ１は、少なくとも実質的に、別の間隔Ｉ２と同時並行しており、この間にもう一方のＤＵＴが、送信試験のために構成される。
【００３４】
図４を参照すると、別の代表的な実施形態に従った、別の試験環境１０ｂは、４つの２×２  ＭＩＭＯ  ＤＵＴ２０ａ、２０ｂ、２０ｃ、２０ｄを１つのテスタ１２で試験することが可能である。（あるいは、ＤＵＴ２０を、単入力、単出力（ＳＩＳＯ））ＤＵＴとすることが可能である。ただし、示されるような電力結合器１４ｐａ、１４ｐｂに接続されているＭＩＭＯ  ＤＵＴを試験する場合の方が、より大きな利益を実現することができる。また、この代わりに、もし２つの３×３  ＭＩＭＯ  ＤＵＴが試験されるのであれば、６：１型電力結合器／分割器が、信号経路指定回路１４として使用されることになる。前述と同じように、ＤＵＴ制御シーケンス２１ａｃ、２１ｂｃ、２１ｃｃ、２１ｄｃを、確実に、テスタ１２とＤＵＴ２０との間の試験信号の伝達を必要とする信号試験（例えば、送受信）と同時に並行して実行できるようにすることによって、動作のインタリーブが起こり、したがって試験時間およびコストの低減が発生することによって、ＤＵＴ単位での試験時間を短縮するという点で試験効率を高める。さらに、送信試験中に、示されるように、起動コマンド２１ｓを使用して、２つのＤＵＴ２０ｂ、２０ｄに対する送信信号試験シーケンスを、他の２つのＤＵＴ２０ａ、２０ｃを構成する間に開始することが可能である。ここでも再び、上述のように、ＤＵＴ制御シーケンス２１ａｃ、２１ｂｃ、２１ｃｃ、２１ｄｃの間に、受信信号試験シーケンスについてのＤＵＴ信号受信統計を検索することが可能である。
【００３５】
図５を参照すると、別の代表的な実施形態に従った別の試験環境１０ｃは、信号スイッチ１４ｓａ、１４ｓｂを、信号経路指定回路１４として使用することが可能である。これらのスイッチング回路１４ｓａ、１４ｓｂを、制御システム１６によって追加の制御信号インタフェース１７ｓａ、１７ｓｂを介して、制御することが可能である。他の実施形態におけるように、インタリーブが、同時並行のＤＵＴの構成および試験に関して発生している。この場合、（上述のように、ＤＵＴ送信機が、安定状態の動作が実現可能である）「スキップ」間隔２１ａｓ、２１ｂｓ、２１ｃｓ、２１ｄｓが同時並行であることにより、送信信号の試験効率が向上している。ただし、テスタソース信号を複数のＤＵＴに同時に供給することができないことにより、受信信号試験効率は劣り得る。この試験環境１０ｃでは、試験時間間隔Ｉ２ａ／Ｒ２ｃ、Ｉ３ｃ／Ｒ３ｂ、Ｉ４ｂ／Ｒ４ｄ、Ｉ５ｄ／Ｒ５ａ、Ｉ６ａ／Ｒ６ｃにわたって見られるように、ＤＵＴ制御のインタリーブおよび受信試験が、ＤＵＴ２０ａ、２０ｂ、２０ｃ、２０ｄの間で循環的に発生している。
【００３６】
本発明の範囲および趣旨から逸脱することのない、本発明の構造および動作方法における様々な他の修正形態および変更形態が、当業者には明らかであろう。本発明は、特定の好適な実施形態に関連して説明されているが、特許請求される本発明は、そのような特定の実施形態に不当に限定されるべきではないことを理解されたい。以下の特許請求の範囲は、本発明の範囲を規定するものであり、この特許請求の範囲およびその均等物の範囲内の構造および方法が特許請求の範囲によって包含されることを意図している。
【図１】
0006450764.tif 000002
【図２】
0006450764.tif 000003
【図３】
0006450764.tif 000004
【図４】
0006450764.tif 000005
【図５】
0006450764.tif 000006