(57)【特許請求の範囲】
【請求項１】
スイッチング電源を制御するための電源コントローラであって、
基準電圧と前記スイッチング電源の出力電圧との間の第１の比較に基づく電圧制御デューティサイクルを含む第１の信号を生成するように構成される電圧制御回路と、
基準電流と前記スイッチング電源の出力電流との間の第２の比較に基づく電流制御デューティサイクルを含む第２の信号を生成するように構成される電流制御回路と、
制御回路であって、
前記電圧制御デューティサイクルが前記電流制御デューティサイクルより小さいときに第１のモードで動作し、
前記制御回路が前記第１のモードで動作するときにデューティサイクル信号である前記第１の信号を選択し、
前記電流制御デューティサイクル信号が前記電圧制御デューティサイクルと所定の非ゼロのヒステリシス値との合計より小さいときに第２のモードで動作し、
前記制御回路が前記第２のモードで動作するときに前記デューティサイクル信号である前記第２の信号を選択し、
前記制御回路が前記第２のモードで動作するときに前記電圧制御回路に前記電圧制御デューティサイクルをプリセット値にリセットするように命令する、
ように構成される、前記制御回路と、
を含む、電源コントローラ。
【請求項２】
請求項１に記載の電源コントローラであって、
前記電圧制御回路が、
前記制御回路が前記第１のモードで動作するときに前記第１の比較に基づいて前記電圧制御デューティサイクルを調節し、
前記制御回路が第２のモードで動作するときに前記電圧制御デューティサイクルを前記プリセット値にリセットして保持する、
ように更に構成される、電源コントローラ。
【請求項３】
請求項１に記載の電源コントローラであって、
前記電流制御回路が、前記第２の比較に基づいて前記電流制御デューティサイクルを調節するように更に構成される、電源コントローラ。
【請求項４】
請求項１に記載の電源コントローラであって、
前記制御回路が前記第１のモードと前記第２のモードとで動作するときに、前記電流制御回路が前記電流制御デューティサイクルを調節するように更に構成される、電源コントローラ。
【請求項５】
請求項１に記載の電源コントローラであって、
前記制御回路から前記デューティサイクル信号を受信するように結合される入力と、前記スイッチング電源のスイッチに結合されるように構成される出力とを有する、パルス幅変調回路を更に含む、電源コントローラ。
【請求項６】
請求項１に記載の電源コントローラであって、
前記電圧制御回路が、前記基準電圧が前記出力電圧よりも大きく、前記電流制御デューティサイクルが前記電圧制御デューティサイクルよりも大きいときのみに、前記電圧制御デューティサイクルを増やすように更に構成される、電源コントローラ。
【請求項７】
請求項１に記載の電源コントローラであって、
前記電圧制御回路が、前記基準電圧が前記出力電圧より小さく、前記電流制御デューティサイクルが前記電圧制御デューティサイクルよりも大きいときのみに、前記電圧制御デューティサイクルを減らすように更に構成される、電源コントローラ。
【請求項８】
請求項７に記載の電源コントローラであって、
前記電圧制御回路が、前記電圧制御デューティサイクルが前記プリセット値よりも小さいときに前記電圧制御デューティサイクルがリセットされることを防止するように更に構成される、電源コントローラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は電力変換回路に関し、より具体的には、電圧制御ループ又は電流制御ループからのデューティサイクルを用いたスイッチング電源の選択的パルス幅変調（ＰＷＭ）制御に関する。
【背景技術】
【０００２】
負荷を駆動するために入力ソースからの電力を変換するための様々な適用例において、スイッチング電源又はスイッチング電力変換器が用いられる。変換の制御は、例えば、所与のスイッチング周波数で動作する変換器を用いた、時間又はデューティサイクルでのスイッチの変更により、電源スイッチのパルス幅変調によって提供される。スイッチング電源は、電源が公称値を超えた出力電流を提供し続けられるように、信頼性向上のために定電流（ＣＣ）制御技法を用いて動作され得、定電圧（ＣＶ）動作はより低い電力レベルで用いられ、いくつかの電源は定電力（ＣＰ）動作を使用している。定電圧動作は、出力電圧をレギュレートするために電圧ループを用いて達成されることがあり、定電流動作は、出力電流をレギュレートするために電流ループを用いて達成されることがある。電圧ループは、出力電流で割った最大電力値にセットされた電圧基準で電圧ループを動作する電源コントローラを用いる定電力動作にしばしば用いられる。定電流動作を用いることで、電源は、ある状況における過電流保護シャットダウンを避けることができ得る。これは、例えば、冗長システム内で複数の電源を用いる場合に有利である。定電流制御機能がない場合、所与の電源は何らかの理由で負荷電流が過多となり、シャットダウンを引き起こす過電流保護（ＯＣＰ）レベルに達することが想定され得る。これによって、別の電源の電流負荷がＯＣＰレベルに達し、最終的にシャットダウンにつながることが想定され得る。したがって、出力電圧をレギュレートするための電圧ループ及び出力電流をレギュレートするために電流ループを用いる定電流制御は、ポータブル通信デバイス、バッテリーチャージャー、サーバアプリケーションなどの或る適用例において、重要な特徴である。しかしながら、これらの電源制御技法は、制御が電流ループから電圧ループに切り替えられる時に、潜在的な電圧オーバシュートに悩まされる。例えば、電流ループに従った動作中に大きな負荷電流が要求された場合、電圧ループは、出力電圧が電圧基準に対して低い場合、大きなデューティサイクルを要求し得る。制御を電圧ループに再度切り替えると、所望の電圧を取得するのに必要である以上に大きなデューティサイクルに従ったパルス幅変調が生じ得、ダウンストリーム機器を損傷させ得る及び／又は電源のシャットダウンを発生させ得る、電圧スパイク又はオーバシュート条件につながる。したがって、電流ループ制御から電圧ループ制御への切り替えにおける電圧オーバシュートを緩和又は回避するための、改良された電源制御の技法及び装置が求められている。
【発明の概要】
【０００３】
本開示は、電圧スパイクを回避又は緩和するために電流ループ制御から電圧ループ制御への切り替えを選択的に制御しながら、定電圧、定電力、及び定電流動作を容易にするために、電圧ループ制御と電流ループ制御との間でパルス幅変調制御が選択的に切り替えられる、スイッチング電源を制御するための装置及び方法を提供する。
【０００４】
本開示の或る態様に従い、デューティサイクル入力に従ってスイッチング電源の１つ又は複数のスイッチを動作させるパルス幅変調回路と共に、各々が、対応するデューティサイクル信号又は値を提供する、電圧コントローラ又は電圧制御回路並びに電流制御回路を含む、スイッチング電源及び電源コントローラが提供される。制御回路が、第１のモードにおいて、電圧制御デューティサイクルとしてデューティサイクル入力を提供するように、第２のモードにおいて、デューティサイクル入力として電流制御デューティサイクルを提供するように動作する。さらに制御回路は、相対的な電圧及び電流制御デューティサイクルに従って第１及び第２のモード間で切り替え、電流制御から電圧制御への切り替え前に、電圧制御デューティサイクルを所定の値に選択的にプリセットする。制御回路は更に、電流ループ制御の間、電圧ループ補償器の積分器値の増加をフリーズ又は制限し得る。これらの技法は、電流ループ動作から電圧ループ動作への移行時の電圧スパイクを緩和又は回避するために有利に採用され得る。或る実施形態において、計算された電圧制御デューティサイクルが電圧ループ制御動作への移行前に所定の値より小さい状況では、電圧制御デューティサイクルを所定の値にプリセットする必要がない。或る実施形態における電圧ループについての所定のプリセット値は、ピーク電流モード制御用の軽負荷での電流コマンド値に近いか、又は電圧モード制御用の軽負荷でのデューティコマンド値に近い。さらに、電源コントローラの或る実施形態は、電圧ループデューティサイクルと電源のスイッチング電流との比較に基づいてＰＷＭ回路にデューティサイクル入力を提供する、電流ループに従った動作用の比較器回路を含み得る。
【０００５】
スイッチング電源のパルス幅変調のための方法が提供され、この方法は、電圧ループデューティサイクルと電流ループデューティサイクルとを比較すること、及び、電圧ループデューティサイクルと所定のヒステリシス値との合計が電流ループデューティサイクルを超える場合、電流ループデューティサイクルに従って電源スイッチをパルス幅変調することを含む。さらに、電圧ループデューティサイクルが電流ループデューティサイクルより小さい場合、この方法は、電圧ループデューティサイクルを所定の値に選択的にプリセットすること、及び、その後、電圧ループデューティサイクルに従って電源スイッチをパルス幅変調することを含む。或る実装において、この方法は更に、電流ループデューティサイクルに従ってスイッチをパルス幅変調する一方で、電圧ループデューティサイクルの計算で用いられる積分器値の増加を防止することを含む。或る実施形態において、さらにこの方法は、電圧制御デューティサイクルが所定の値より小さい場合、電圧ループデューティサイクルをプリセットするのを選択的に控えることを含み得る。
【図面の簡単な説明】
【０００６】
【図１】例示の電源コントローラを示す概略図であり、この電源コントローラは、電流ループ制御から電圧ループ制御への切り替えの前に、電圧ループデューティサイクルを所定の値に選択的にプリセットするための論理を伴う、電圧ループデューティサイクル又は電流ループデューティサイクルに従ったスイッチング電源のパルス幅変調器への定電流／定電力制御回路を有する。
【０００７】
【図２】ＤＣ−ＡＣ−ＤＣ変換器における、電源コントローラの複数のスイッチのパルス幅変調の詳細を示す概略図である。
【０００８】
【図３】定電流／定電力制御回路からの信号に従って積分器値を選択的にフリーズするように構成された、プリセット回路及び加算器回路を備える、例示のデジタル電圧ループＰＩＤ補償器回路の詳細を示す概略図である。
【０００９】
【図４】スイッチング電源をパルス幅変調するための例示の方法を示すフローチャートである。
【００１０】
【図５】電源コントローラの定電圧、定電力、及び定電流動作を示すグラフである。
【発明を実施するための形態】
【００１１】
本開示は、スイッチング電源をパルス幅変調するための装置及び技法を提供し、この装置及び技法において、望ましくない出力電圧スパイクを緩和又は回避するために、電圧制御ループの出力デューティサイクルを選択的にプリセットするように、及び／又は、電流制御ループ動作中に電圧ループ補償器回路の積分器の値の増加を抑制するように、電流ループ動作から電圧ループ動作への移行が修正される。アナログ及び／又はデジタル／アナログの組み合わせのコントローラの実施形態が可能であるが、本開示の概念はデジタル電源コントローラ集積回路に関連して特定の効用を見出している。さらに、本開示の電源コントローラは、パルス幅変調された制御信号に従って動作される１つ又は複数のスイッチングデバイスを有する、ＡＣ／ＤＣ変換器、ＤＣ／ＤＣ変換器、ＤＣ／ＡＣ変換器、又はインバータなどを制限なしに含む、任意の形式のスイッチング電源のパルス幅変調された動作を容易にするために用いられ得るが、本開示の様々な態様は図示される例に限定されない。
【００１２】
図１は、１つ又は複数のパルス幅変調されたスイッチング制御信号をスイッチング電源４に提供するためのデジタル電源コントローラ装置２を示す。電源コントローラ２は、電源４の出力の定電圧及び定電力動作レギュレートのための電圧制御ループの一部を形成する電圧コントローラ又は制御回路１０、並びに、定電流動作で用いられる電流制御回路２０を含む。図１は、例示のＤＣ／ＤＣバックコンバータタイプの電源４を示し、電源４は、インダクタＬに直列の上部回路ブランチを形成する単一半導体ベースのスイッチングデバイスＱを有し、下部電源回路ブランチとスイッチＱ及びインダクタＬの中間点との間に接続されたフライバックダイオードＤを備える。この例における電源４は、入力電圧ＶＩＮを提供するＤＣ電圧源３から入力電力を受け取り、スイッチＱの動作は、負荷５を駆動するためのＤＣ出力電力を提供する。電源コントローラ２は更に制御回路３０を含み、制御回路３０は、電源４のスイッチＱを動作させるための１つ又は複数のパルス幅変調されたスイッチング制御信号４２を提供するために、デューティサイクル出力信号又は値３２（ｄｃ）をデジタルパルス幅変調（ＤＰＷＭ）回路４０に直接的又は間接的に提供する。
【００１３】
電圧制御回路１０は、電圧制御デューティサイクル信号又は値１８（ｄｖ）を制御回路３０に提供し、電流制御回路２０は、電流制御デューティサイクル信号又は値２８（ｄｉ）を制御回路３０に提供する。制御回路３０は、電圧制御回路１０を介する電圧制御ループを用いて、又は電流制御回路２０を介する電流制御ループを用いて、電源４をレギュレートするための２つのモードのうちの１つで動作する。制御回路３０は、第１のモードにおいて、デューティサイクル出力３２を電圧制御デューティサイクル信号又は値１８として提供し、第２のモードにおいて、電流制御デューティサイクル信号又は値２８を出力３２として提供する。さらに、この特定の実施形態において、電源コントローラ２は、ＤＰＷＭ回路４０へのデューティサイクル入力として用いられる比較器出力信号５８（Ｃｔｒｉ）を生成するために、制御回路３０からのデューティサイクル出力３２が電源４のスイッチング電流との比較用にアナログ形式に変換される、第２のモードで使用するための比較器回路５０を含む。
【００１４】
図１で見られるように、電圧制御回路１０は、このケースでは、電源４の出力電圧を表すフィードバック信号６（ＶＳ）を受信する電圧エラーアナログデジタル変換器（ＥＡＤＣｖ）である電圧エラー回路１２、並びに、電圧補償器回路１６（ＣＬＡｖ）を含む。動作において、電圧エラー回路１２は、基準電圧信号又は値７（Ｖｒｅｆ）を出力電圧フィードバック６と比較し、この比較に基づいて電圧エラー信号又は値１４を提供する。１つの可能な実装において、基準電圧７は、外部システムによって提供されるセットポイント電圧値であり得るか、或いはそれらから計算又は導出され得る。さらに、電源コントローラ２は、定電力及び／又は定電流動作モードにおける動作を容易にするために、電圧基準７を選択的にプリセット又は変更し得る。例えば、基準電圧７は、定電力動作中に、最大電力定格（Ｐｍａｘ）を出力電流値で割った比を表す計算値であり得る。また、電圧基準７は、様々な実装においてアナログ信号又はデジタル値とすることができる。同様に、出力電圧６はアナログ信号又はデジタル値とすることができる。例示の実施形態において、電圧エラー回路１２は、デジタル電圧エラー値１４を提供するために比較エラー出力を変換するアナログデジタル変換器（ＡＤＣ、図示せず）と共に、基準電圧７と出力電圧６２との間の差を表す比較エラー出力を提供するアナログ増幅器（図示せず）を含む。電源出力電圧信号６及び基準信号７に少なくとも部分的に基づいてアナログ電圧エラー信号１４を提供するためにアナログ増幅器又は他の適切な回路が用いられる、他の実施形態が可能である。
【００１５】
アナログ信号であれデジタル値であれ、エラー１４は電圧補償器回路１６に提供され、電圧補償器回路１６は、電圧制御デューティサイクル信号又は値出力１８（ｄｖ）を制御回路３０に提供する。エラー１４と同様に、電圧制御デューティサイクル出力１８は、スイッチング電源４のパルス幅変調で用いるためにエラー１４に少なくとも部分的に従って計算された、デューティサイクル又はオンタイムを表す、アナログ信号又はデジタル値であり得る。例えば、電圧制御デューティサイクル出力１８は、対応する制御された電源スイッチＱがオンに切り替えられる所与のＰＷＭスイッチング期間における時間のパーセンテージを表す、デジタル値であり得る。実際には、あるケースでは、比例積分微分（ＰＩＤ）制御機能を実装し得る、アナログ又はデジタルフィルタなどの任意の適切な形式の補償器回路１６が用いられ得、補償器回路１６は、図に示されるような制御法則アクセラレータ（ＣＬＡ）であり得る。
【００１６】
また、以下でより詳細に説明されるように、電圧補償器回路１６は、ある実施形態において定電流／定電力制御回路３０から１つ又は複数の制御信号を受信する。図１で見られるように、コントローラ３０は、制御回路３０が第２のモードから第１のモードに切り替える前に、補償器１６のプリセッティング回路９０に、デューティサイクル信号又は値１８を所定のデューティサイクル信号又は値９２（ｄｖ＿ｍｉｎ）として提供させる、プリセット制御信号９４を提供する。また、ある実施形態において、コントローラ３０は、制御回路３０が第２の（電流ループ制御）モードである一方で、電圧補償器１６内の加算器回路６６によって維持される積分器値の増加を防止するために制御信号９６を提供する。電圧補償器回路１６の例示のデジタル実装を、図３に関連して以下でより詳細に例示及び説明する。
【００１７】
電流制御回路２０は更に、電流エラー回路２２（例えばＥＡＤＣｉ）及び電流補償器回路２６（ＣＬＡｉ）を含む。電圧制御回路１０と同様に、電流制御回路２０は、アナログ信号又はデジタル値或いはそれらの組み合わせを処理するために用いることができる。図示された実施形態において、電流エラー回路２２は、様々な実装においてデジタル値及び／又はアナログ信号とすることが可能な、基準電流９（Ｉｒｅｆ）及び出力電流フィードバック信号又は値８（ｉｓ）に少なくとも部分的に従って、電流エラー信号又は値２４を提供する。図に示されるように、電流エラー回路２２は、内部ＡＤＣ（図示せず）を介してデジタル電流エラー値２４に変換されるアナログエラー信号を生成するアナログ増幅器を含む、エラーＡＤＣ回路である。電流エラー値２４は電流補償器回路２６に提供され、電流補償器回路２６は、エラー２４に基づく電源スイッチＱのパルス幅変調に対するデューティサイクル又はオンタイム（例えばパーセンテージ）を表す、電流制御デューティサイクル信号又は値２８を提供する。例示の実装において、電流補償器２６は、デジタル電流エラー値２４を受信しデジタル電流デューティサイクル値２８を出力する電圧補償器１６と構造的に概して同様であり得、電圧補償器１６は、さらに、本明細書で説明されるようにプリセッティング及び／又は積分器値のフリーズを提供し得る。
【００１８】
制御回路３０は、それぞれ、電圧及び電流デューティサイクル１８及び２８を受信し、これらのうちの１つを、ＤＰＷＭ回路４０に、また補償器回路５０にも、デューティサイクル入力信号又は値３２として選択的に提供する。この点で、制御回路３０は、入力１８及び２８のうちの１つに従ってデューティサイクル出力を選択的に提供するように動作可能な、任意の適切なデジタル及び／又はアナログ回路とすることができる。特に、制御回路３０は、第１のモードで電圧制御デューティサイクル１８としてデューティサイクル入力３２を提供し、第２のモードで電流制御デューティサイクル２８として入力３２を提供する。さらに制御回路３０は論理回路３４を含み、論理回路３４は、電圧制御デューティサイクル１８と所定の非ゼロのヒステリシス値Δとの合計が電流制御デューティサイクル２８を超える場合（ｄｉ＜（ｄｖ＋Δ）の場合）、制御回路３０を第１のモードから第２のモードに（すなわち、電圧ループモードから電流ループモードに）切り替え、電圧制御デューティサイクル１８が電流制御デューティサイクル２８より小さい場合（ｄｖ＜ｄｉの場合）、制御回路３０を第２のモードから第１のモードに戻す。例えば、一実装において約２％の、任意の適切な非ゼロのヒステリシス値Ａを用いることができる。また、デューティサイクル信号又は値１８及び２８を比較するために、ループ選択論理回路３４において任意の適切な比較回路又は論理を用いることが可能であり、論理回路３４は、信号又は値１８及び２８の比較によって判定されたモードに基づいてデューティサイクル３２を選択的に提供するために、任意の必要なスイッチング回路又はプログラムされた論理などを含むことができる。
【００１９】
さらに、ある実施形態において、論理回路３４は、制御回路３０を第２のモードから第１のモードに切り替える前に、電圧制御デューティサイクル信号又は値１８を所定のデューティサイクル信号又は値９２（ｄｖ＿ｍｉｎ）までプリセットするように動作可能である。ある実施形態において、これは、図３に関連して以下でさらに説明するように、プリセット制御信号９４を電圧補償器１６のプリセッティング回路９０に提供する論理回路３４によって成される。また、例示の論理回路３４は、加算器回路６６にストアされた積分器値６６ａの増加を防止又は禁止するために、制御信号９６を電圧補償器回路１６に提供する。これらの技法のいずれか又は両方を、電流ループ制御動作から電圧ループ制御動作への切り替えに関連付けられた望ましくない電圧スパイクを低減又は回避するために有利に用いることができる。
【００２０】
また、ループ選択論理回路３４は、パルス幅変調に用いられることになるデューティサイクルソースを示すために、制御信号９８をＤＰＷＭ回路４０に提供し得る。この点で、例示されたＤＰＷＭ回路４０は、選択的に、電圧モード制御（第１のモード）において制御回路３０からのデューティサイクル出力３２を用いるか、又は、第２の（電流ループ制御）モードにおいて比較器回路５０からの比較器出力信号５８を用いる。比較器回路５０は、デューティサイクル入力値３２をアナログデューティサイクル入力信号５３に変換するように動作可能な、デジタルアナログ変換器５２（ＤＡＣ）を含む。比較器５６が、アナログデューティサイクル入力信号５３と電源４のスイッチング電流を表すフィードバック信号５５との比較に基づいて、比較器出力信号５８を生成する。論理回路３４は、パルス幅変調回路４０に、制御回路３０が電圧モード制御にあるときデューティサイクル入力信号又は値３２に従ってスイッチＱをパルス幅変調させるために、又は代わりに、制御回路３０が第２のモードにあるとき比較器出力信号５８に従ってスイッチＱをパルス幅変調させるために、入力選択制御信号９８を選択的に提供する。どの出力信号が選択されるかは、用いられる様々な電力ステージ制御モードに依存する。
【００２１】
図２は、ＤＣ／ＡＣ／ＤＣ電源４内の複数スイッチＱ１〜Ｑ７に関してパルス幅変調スイッチング制御信号を提供する、電源コントローラ２の別の適用例を示す。この例において、電源コントローラ２は、複数のパルス幅変調されたスイッチング制御信号４２を提供するＤＰＷＭ回路４０を含み、スイッチング制御信号４２の４つが、絶縁されたゲート変圧器４４を介して、ダイオードＤ１及びＤ２を備えるＨブリッジインバータ回路を形成するインバータスイッチＱ１〜Ｑ４に提供される。この例において、入力変圧器Ｔ２が、電圧源３（ＶＢＵＳ）とＱ１〜Ｑ４によって形成されるインバータへの入力との間に直列に接続される一次巻線を含む。変圧器Ｔ２の二次巻線は、変圧器一次巻線を介して流れる電流、したがって、インバータ回路Ｑ１〜Ｑ４によって切り替えられる電流、を示すスイッチング電流センサ出力５５を生成する、電流変圧器信号ソース５４（ｉＣＴ）を提供する。インバータの出力は絶縁変圧器Ｔ１の一次巻線に接続され、絶縁変圧器Ｔ１は、そのゲート信号が同期ゲートドライブ４６を介してＰＷＭスイッチング信号４２によって提供される、スイッチＱ５及びＱ６に接続された２次巻線を有する。スイッチング信号４２は、そのゲートが、負荷５を駆動するキャパシタＣ１を横切る出力電圧をレギュレートするために、絶縁されたゲート変圧器４４を介するＤＰＷＭ回路４０からのスイッチング制御信号４２によって駆動される、論理和ＭＯＳＦＥＴ  Ｑ７を介して、ＤＣ電圧を出力負荷５に提供する同期整流器を実装するために、スイッチＱ５及びＱ６に提供される。電源コントローラ２は、出力電圧を表す電圧フィードバック信号６を受信し、感知抵抗器Ｒ１が出力電流フィードバック信号８を提供するために用いられる。この実施形態における動作において、ＤＰＷＭ回路４０は、論理回路３４（図１）からの制御信号９８に従った制御回路３０からのデューティサイクル出力値３２又は比較器回路５０からの比較器出力信号５８のうちの１つに従って、パルス幅変調されたスイッチング制御信号４２を提供する。
【００２２】
図３は、以下で説明するように、所定の値９２（ｄｖ＿ｍｉｎ）となるように出力値１８をプリセットするために、論理回路３４からのプリセット制御信号９４に従って動作可能なプリセッティング回路９０を備える、例示のデジタル電圧ループＰＩＤ補償器回路１６（制御法則アクセラレータ又はＣＬＡ）の詳細を示す。さらに、図３の実施形態は、制御回路３０からの信号９６（ＦＲＥＥＺＥ）に従って積分器値６６ａをフリーズするように構成された、積分器値加算器回路６６を含む。補償器回路１６は、既知のようなデジタルフィルタリング回路及び技法を用いて実装され得る、比例積分微分（ＰＩＤ）補償アーキテクチャを実装する。デューティサイクル出力１８を生成するためにエラー入力１４に関してＰＩＤ補償又は他の補償フィルタリングを提供し得るアナログ補償器１６を用いることが可能な他の実施形態が可能である。例示されたデジタル実施形態において、補償器回路１６は、前述のように出力電圧６と電圧基準７との間のエラーを表すビットの直列又は並列グループとして、デジタル電圧エラー値１４（ＥＡＤＣ  ＤＡＴＡ）を受信し、これは任意の所与の時点で電流サンプルＸｎである。レジスタ６４がこれを受信し、前のサンプルＸｎ−１を表す遅延出力を提供する。
【００２３】
現在の電圧エラーサンプルは、現在の電圧エラーサンプル１４と比例定数６２（ＫＰ）との積として比例補償値６０ａを作成する乗算器６０に提供される。電圧補償器は、その出力値が（Ｘｎ＋Ｘｎ−１）であり、乗算器７０を用いて積分定数７２（ＫＩ）によって乗算される加算器６８を介し、デジタル電圧エラー値１４の現在のサンプルとレジスタ６４からの先のサンプルとの合計に従って、プリ積分補償値７０ａを計算する。積分ブランチにおいて、ＡＤＤＥＲ６６は、乗算出力（プリ積分補償値）７０ａ及びＡＤＤＥＲ出力（積分器値）６６ａを合計して積分補償値６６ａを形成する。ＡＤＤＥＲ６６は、ループ選択論理３４からのＦＲＥＥＺＥ信号９６によってトリガ又はイネーブルにされるとき積分を停止することが可能であり、前のストアされたデータは変更されずに維持（フリーズ）され得る。ＰＩＤ電圧補償器１６は、加算器７４によって取得された、デジタル電圧エラー値１４の現在のサンプルとレジスタ６４からの前のサンプルとの間の差に従って、微分補償値７６ａをさらに計算する。加算器の出力（Ｘｎ−Ｘｎ−１）が、乗算器７６を用いる微分定数７８（ＫＤ）によって乗算され、乗算器７６の出力が微分補償値７６ａを提供する。電圧補償器１６は、その後、加算器８０を用いて、比例補償値６０ａ、積分補償値６６ａ、及び微分補償値７６ａの合計として、デジタル電圧制御デューティサイクル値１８を計算する。
【００２４】
図３に見られるように、デジタル制御値ｄｖ＿ｍｉｎ９２は、プリセッティング回路９０への入力として提供される。ある実施形態において、さらに、所定のデューティサイクル値９２は、ピーク電流モード制御のための現在のコマンド値、又は、軽負荷での電源４用の電圧モード制御のためのデューティコマンドに近くなるように設定される。動作において、論理回路３４は、所定の値９２（図１）をプリセットするために制御信号９４を提供し、ある実施形態において、論理回路３４は、制御回路３０を第２のモードから第１のモードに切り替わる前に、電圧制御デューティサイクル値１８が実際に所定の値より小さい場合、所定の値９２をプリセットすることを控える。
【００２５】
このようにして、回路９０を介した選択的プリセッティングは、必要なときに、電圧ループ制御デューティサイクル１８を、電流ループ制御から電圧ループ制御に戻す際の望ましくない電圧スパイクを緩和又は回避するレベルまで低減させるために実行されるが、現在計算されている電圧補償器のデューティサイクル出力が、こうした電圧スパイクを引き起こさない場合、このプリセッティングを控えることができる。例えば、発明者等は、計算されるｄｖはｄｖ＿ｍｉｎより小さい可能性があり得、それによって、負荷電流が最大負荷条件から除去される場合に出力電圧が実際にはオーバシュートしない可能性があるため、定電力が用いられる場合、回路９０及び制御信号９４を介したプリセッティングは必要でない場合があることを理解している。しかしながら他方で、定電力制御が用いられない場合、電流が最大負荷条件から除去されるとき、出力は別の方法でオーバシュートする可能性があり、そのため、論理回路３４を介した選択的プリセッティングは、従来の電圧ループ／電流ループ選択及び切り替え技法に比べて著しい改善を提供する。
【００２６】
図４も参照すると、１つ又は複数の電源スイッチＱをパルス幅変調するためにパルス幅変調信号を提供するための方法１００が示されている。この点で、制御回路３０及びその論理３４の或る実施形態は、一般に例示された方法１００に従って動作され得る。例示の方法１００は、一連の動作又はイベントの形式で図示及び説明されているが、開示の様々な方法は本明細書に具体的に示されている場合を除き、こうした動作又はイベントの例示された順序によって制限されないことを理解されよう。この点で、以下で具体的に提供されている場合を除き、いくつかの動作又はイベントは、本明細書で例示及び説明されるものとは別の異なる順序で及び／又は他の動作又はイベントと同時に成され得、例示されたステップのすべてが、本開示に従ったプロセス又は方法を実装するために必要ではない可能性がある。例示された方法は、本明細書で説明される様々な選択的ループスイッチング、プリセッティング、積分フリージング態様を備える電源制御機能を提供するために、ハードウェア、プロセッサ実行ソフトウェア、プロセッサ実行ファームウェア、ＦＰＧＡ、論理回路など、又はそれらの組み合わせで実装され得るが、本開示は、具体的に例示又は説明された適用例及びシステムに限定されるものではない。ある実装において、例えば、ループ選択論理３４、プリセッティング制御信号９４の提供、及び積分値ＦＲＥＥＺＥ制御信号９６の提供は、一般に、下記の選択論理に従って成され得る。
0006456814.tif 000002
【００２７】
図４に見られるように、方法１００は、１０２で、電圧制御ループデューティサイクル信号又は値１８及び電流ループデューティサイクル信号又は値２８の最新サンプルの受信によって開始され、１０４で、電圧ループデューティサイクルが電流デューティサイクルより小さいかどうかに関して判定される。小さい場合（１０４でＹＥＳ）、１０６で、電源スイッチのパルス幅変調のためのデューティサイクル入力値３２は、電圧ループデューティサイクル信号又は値１８にセットされ、プロセス１００は前述のように１０２での次のサンプルのために戻る。そうでない場合（１０４でＮＯ）、１０８で、電流ループデューティサイクルが、電圧ループデューティサイクルと小さいヒステリシス値Δとの合計より小さいかどうかに関して判定される。合計より小さくない場合（１０８でＮＯ）、プロセスは１０２に戻り、それ以外の場合（１０８でＹＥＳ）、デューティサイクル入力値３２は、電流ループデューティサイクル信号又は値２８に設定される。そして、１１２で、電圧ループデューティサイクル１８が所定の値９２より小さいかどうかに関してオプションの判定が実行される。このオプションが選択され、比較の結果が真（１１２でＹＥＳ）の場合、プロセスは上の１０２に戻る。そうでない場合（１１２でＮＯ）、１１４で、電圧ループデューティサイクル値は所定の値９２にプリセットされ、１１６で、電圧補償器積分値はフリーズされる。その後、プロセス１００は、前述のように１０２での電圧及び電流ループデューティサイクル１８、２８の再サンプルに戻る。
【００２８】
図５は、電源コントローラ２の例示の出力電圧対出力電流動作を示すグラフを示す。グラフ１２０で見られるように、曲線１２２は、定電圧（ＣＶ）制御が電圧ループデューティサイクル信号又は値ｄｖを用いて基準電圧レベル７（Ｖｒｅｆ）で達成される、第１の範囲１２２ａ、並びに、電源４の定電力制御に関する（同じく電圧ループデューティサイクルを用いる）第２の範囲１２２ｂを含む。さらに、電源コントローラ２のある実施形態は、要求される電流がある実施形態において最大定格電流値９（Ｉｒｅｆ）に等しいとき開始される、範囲１２２ｃとして示される定電流動作も提供する。この実装において、定電力範囲１２２ｂは、出力電流で割ったＰｍａｘから計算される電圧基準が公称基準セッティングより小さいとき開始され、基準電流値Ｉｒｅｆに達するまで続行し、その後、定電流制御１２２ｃは、電流ループデューティサイクル信号又は値２８（ｄｉ）に従って電源スイッチＱのＰＷＭ制御を提供するために、ループスイッチング論理回路３４を介して実装される。
【００２９】
当業者であれば、特許請求の範囲内で多くの他の実施形態及び変形形態が可能であることを理解されよう。
【図１】
0006456814.tif 000003
【図２】
0006456814.tif 000004
【図３】
0006456814.tif 000005
【図４】
0006456814.tif 000006
【図５】
0006456814.tif 000007