(57)【特許請求の範囲】
【請求項１】
プラズマシステム（１）におけるプラズマチャンバ（６）内のアークを消弧するためのアーク消弧方法であって、
ａ．前記プラズマチャンバ（６）内でプラズマを発生させ、発生させたプラズマを利用してプラズマ加工処理プロセスを実施するために、少なくとも１つのディジタル／アナログ変換器（４１）によりアナログ信号を発生させ、該アナログ信号を増幅器経路（３１，３２）へ供給し、該増幅器経路（３１，３２）において増幅することによって、プラズマ動作中、電力を発生させるステップと、
ｂ．アーク検出部により、アーク発生に関して前記プラズマシステム（１）を監視するステップと、
ｃ．前記ステップｂにおいてアークが検出されたときには、
前記少なくとも１つのディジタル／アナログ変換器（４１）のアナログ出力信号が変化するように、前記アーク検出部により前記少なくとも１つのディジタル／アナログ変換器（４１）を制御するステップと、
を含み、
前記ステップｃにおいて、プラズマ動作電力よりも小さいアーク消弧電力を発生させて、アーク消弧動作中、前記プラズマチャンバ（６）へ該アーク消弧電力を供給し、
複数の前記ディジタル／アナログ変換器（４１）を、アーク発生に関する前記プラズマシステムの監視に応じて制御し、前記ディジタル／アナログ変換器（４１）の個々のアナログ出力信号を、後段に設けられた増幅器経路（３１〜３６）においてそれぞれ増幅して、前記プラズマ動作電力又は前記アーク消弧電力の一部分を形成し、これらの前記プラズマ動作電力又は前記アーク消弧電力の一部分を合成して、前記プラズマ動作電力又は前記アーク消弧電力の総電力を形成する、
アーク消弧方法。
【請求項２】
前記少なくとも１つのディジタル／アナログ変換器（４１）には、基準信号入力端子（４４）が設けられており、前記基準信号入力端子（４４）から前記少なくとも１つのディジタル／アナログ変換器（４１）に基準信号が供給され、当該基準信号によって、前記アナログ出力信号が変化する、
請求項１に記載のアーク消弧方法。
【請求項３】
前記アーク検出部はアーク管理回路（６０）を制御し、該アーク管理回路（６０）はさらに、前記少なくとも１つのディジタル／アナログ変換器（４１）を直接、又は間接的に制御する、
請求項１又は２に記載のアーク消弧方法。
【請求項４】
プラズマに供給される電力Ｐｉ、及び／又は、プラズマから反射される電力Ｐｒ、及び／又は、プラズマに流れる電流、及び／又は、プラズマに加わる電圧、に関連する信号を捕捉し、該信号からアーク検出信号を形成することによって、アーク発生に関して前記プラズマシステム（１）の監視を行う、
請求項１から３のいずれか１項に記載のアーク消弧方法。
【請求項５】
捕捉された前記信号を、アナログ／ディジタル変換器（５９）によりディジタル値に変換し、該ディジタル値をロジック回路（５３）又はプログラミング可能なロジックデバイス（ＰＬＤ）へ供給し、前記ロジック回路（５３）又はプログラミング可能なロジックデバイスは、前記ディジタル値を評価して前記アーク検出信号を形成する、
請求項４に記載のアーク消弧方法。
【請求項６】
高周波電力を、１ＭＨｚよりも高い周波数で発生させ、前記少なくとも１つのディジタル／アナログ変換器（４１）が前記周波数の信号を発生するように、前記少なくとも１つのディジタル／アナログ変換器（４１）を制御することによって、前記電力を発生させる、
請求項５に記載のアーク消弧方法。
【請求項７】
前記捕捉された信号を、前記アナログ／ディジタル変換器（５９）によって、１ＭＨｚよりも高い周波数でサンプリングし、前記プログラミング可能なロジックデバイスを、１ＭＨｚよりも高い周波数のクロック信号によってクロック制御する、
請求項６に記載のアーク消弧方法。
【請求項８】
前記アナログ／ディジタル変換器（５９）及び前記プログラミング可能なロジックデバイスへ、同じクロック信号を供給する、
請求項６に記載のアーク消弧方法。
【請求項９】
少なくとも２つのディジタル／アナログ変換器（４１）からのアナログ出力信号を、それぞれ後段に設けられた前記増幅器経路（３１〜３６）において、それぞれ異なる大きさで増幅する、又はそれぞれ異なる通過時間で前記増幅器経路（３１〜３６）を通過させる、
請求項１から８のいずれか１項に記載のアーク消弧方法。
【請求項１０】
前記少なくとも１つの増幅器経路（３１〜３６）へ、ディジタル／アナログ変換器（４１）によりディジタル信号から形成されたアナログ信号を供給し、該アナログ信号を前記増幅器経路において増幅して高周波電力信号を形成し、
信号データメモリ（６１）に格納されている信号データ値を、振幅データメモリ（６２）に格納されている振幅データ値と乗算することによって、前記ディジタル信号を形成する、
請求項９に記載のアーク消弧方法。
【請求項１１】
前記プラズマ動作電力の発生から前記アーク消弧電力の発生に切り替えるために、前記振幅データメモリ（６２）に格納されている振幅データ値を変更する、
請求項１０に記載のアーク消弧方法。
【請求項１２】
少なくとも１つのディジタル／アナログ変換器（４１）へ、前記プラズマ動作中及び前記アーク消弧動作中、複数のディジタル値から成る同一のシーケンスを供給する、
請求項１１に記載のアーク消弧方法。
【請求項１３】
前記プラズマ動作中、少なくとも１つのディジタル／アナログ変換器（４１）から、前記アーク消弧動作中とは異なるアナログ出力信号を発生させる、
請求項１２に記載のアーク消弧方法。
【請求項１４】
前記プラズマ動作中、少なくとも１つのディジタル／アナログ変換器（４１）へ、前記アーク消弧動作中とは異なる基準信号を供給する、
請求項１３に記載のアーク消弧方法。
【請求項１５】
アークが検出されたときに、前記プラズマ動作電力から前記アーク消弧電力へ、段階的に又はランプ状に移行する、
請求項１から１４のいずれか１項に記載のアーク消弧方法。
【請求項１６】
高周波信号を発生する電力変換器（３０）を備えた電力供給システム（２０）であって、
前記電力変換器（３０）は、プラズマプロセスに高周波電力を供給するためにプラズマシステム（１）のプラズマチャンバ（６）と接続可能であり、
前記電力変換器（３０）は、対応するディジタル／アナログ変換器（４１）により形成されたアナログ信号が供給される第１増幅器経路（３１）及び別の増幅器経路（３２〜３６）を備えており、
前記ディジタル／アナログ変換器（４１）は、間接的に又は直接的に、アーク検出部と接続されており、
前記アーク検出部は、アーク発生に関して前記プラズマシステム（１）を監視するように構成されており、
前記アーク検出部は、
アークを検出したときに、前記ディジタル／アナログ変換器（４１）のアナログ出力信号が変化するように、前記ディジタル／アナログ変換器（４１）を制御し、
前記アークを検出したとき、プラズマ動作電力よりも小さいアーク消弧電力を発生させて、アーク消弧動作中、前記プラズマチャンバ（６）へ該アーク消弧電力を供給し、
複数の前記ディジタル／アナログ変換器（４１）を、アーク発生に関する前記プラズマシステム（１）の監視に応じて制御し、前記ディジタル／アナログ変換器（４１）の個々のアナログ出力信号を、後段に設けられた増幅器経路（３１〜３６）においてそれぞれ増幅して、前記プラズマ動作電力又は前記アーク消弧電力の一部分を形成し、これらの前記プラズマ動作電力又は前記アーク消弧電力の一部分を合成して、前記プラズマ動作電力又は前記アーク消弧電力の総電力を形成する、
電力供給システム。
【請求項１７】
前記ディジタル／アナログ変換器（４１）は、さらに、基準信号入力端子（４４）を備えており、
前記基準信号入力端子（４４）に入力される基準信号によって、前記アナログ信号が制御される、
請求項１６に記載の電力供給システム。
【請求項１８】
測定装置（７０）が設けられており、該測定装置（７０）に前記アーク検出部が組み込まれており、
前記測定装置（７０）は、アナログ／ディジタル変換器（５９）を備えており、
前記測定装置（７０）は、アーク検出信号を発生させるためのロジック回路（５３）を備えている、
請求項１７に記載の電力供給システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマシステムにおけるプラズマチャンバ内のアークを消弧するためのアーク消弧方法に関する。この方法には、以下のステップが含まれている。即ち、
ａ．プラズマチャンバ内でプラズマを発生させ、発生させたプラズマを利用してプラズマ加工処理プロセスを実施するために、プラズマ動作中、プラズマ動作電力を発生させるステップと、
ｂ．アーク発生に関してプラズマシステムを監視するステップと、
ｃ．ステップｂにおいてアークが検出されたときには、
ｉ．プラズマ動作電力よりも小さいアーク消弧電力を発生させて、アーク消弧動作中、プラズマチャンバへアーク消弧電力を供給するステップと
が含まれている。
【０００２】
さらに本発明は、プラズマプロセスに電力を供給するためにプラズマチャンバと接続可能な電力変換器を備えた電力供給システムに関する。
【背景技術】
【０００３】
プラズマは、気体から生成される特別な凝集状態である。あらゆる気体は、基本的に原子及び／又は分子によって構成されている。プラズマにおいては、この気体の大部分が電離した状態にある。つまり、エネルギーを供給することによって、原子もしくは分子が正の電荷キャリアと負の電荷キャリア即ちイオンと電子とに分離される。荷電粒子は化学的に高度に反応性があり、しかもそれらを電界によって制御できることから、プラズマは被加工物の処理に適している。電界を利用して、荷電粒子を対象物に向けて加速させることができ、荷電粒子が対象物に衝突したときにそこから個々の原子を分離させることができる。分離された原子を、ガス流によって運び出すことができ（エッチング）、又は別の対象物の上にコーティングとして堆積させることができる（薄膜製造）。プラズマによるこの種の加工処理は特に、例えば数原子層程度の範囲にある極度に薄い層を加工処理する場合に利用される。典型的な用途は、半導体技術（コーティング、エッチング等）、フラットディスプレイ（半導体技術と類似）、太陽電池（半導体技術と類似）、建築用ガラスコーティング（熱保護、日除け等）、記憶媒体（ＣＤ，ＤＶＤ、ハードディスク）、装飾用の層（カラーガラス等）、及び工具の硬化である。これらの用途は、精度及びプロセス安定性に対し高度の要求が課される。さらにプラズマを、レーザの励起特にガスレーザの励起にも利用することができる。
【０００４】
気体からプラズマを生成するためには、気体にエネルギーを供給する必要がある。このようなエネルギー供給を様々な手法で行うことができ、例えば光、熱、電気エネルギーなどを利用して行うことができる。被加工物を処理するためのプラズマは、典型的にはプラズマチャンバ内で点弧されて維持される。この目的で一般に希ガス例えばアルゴンなどが、低圧でプラズマチャンバ内に供給される。そして電極及び／又はアンテナを介して、ガスが電界に晒される。複数の条件が満たされたとき、プラズマが発生し、もしくはプラズマが点弧される。最初に小数の自由電荷キャリアが存在していなければならず、その際に少なくとも、常にごく僅かな量で存在する自由電子が利用される。自由電荷キャリアは電界によって強く加速され、それらの自由電荷キャリアが希ガスの原子又は分子に衝突して、さらに別の電子が分離され、それによって正に帯電したイオンと負に帯電した新たな電子が発生する。これらの新たな自由電荷キャリアはさらに加速され、衝突してさらに新たなイオンと電子を生じさせ、雪崩作用が発生する。イオンと電子がたえず発生することにより、それらの粒子がプラズマチャンバの壁又は他の物体と衝突して、放電に対し反作用を及ぼし、さらに自然の過程による再結合に対しても反作用を及ぼし、つまり電子がイオンによって引き寄せられて、電気的に中性の原子もしくは分子と再結合する。したがって、点弧されたプラズマを維持するために、プラズマに持続的にエネルギーを供給しなければならない。
【０００５】
エネルギー供給を、直流（ＤＣ）電力供給又は交流（ＡＣ）電力供給によって行うことができる。交流電力供給によるプラズマ励起の場合に生じる周波数は、ＧＨｚの領域にまで及ぶ場合がある。
【０００６】
短期間のフラッシオーバ及び比較的長く持続するフラッシオーバいわゆるアークが、プラズマ中に発生する可能性があり、それらは望ましくない。このようなアークが検出されたときには、それをできるかぎり速やかに消弧し、もしくは大きく拡がってしまうことがないように配慮しなければならない。
【０００７】
アークが検出された場合、強制的にアークを消弧するために、エネルギー供給を完全に遮断することが公知である。このような手法において欠点となるのは、プラズマプロセスが中断され、アーク消弧後にプラズマを再点弧してプラズマ加工処理を継続できるようになるまで、ある程度の時間がかかってしまうことである。しかも、アークが消弧されたのか否かを、確実には検出できないことも多い。それゆえ、一般にアークの消弧が行われる期間として、十分に長い期間が設定される。ただしそれによって、プラズマ加工処理プロセスの中断が長くなってしまう。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の課題は、プラズマ加工処理プロセスを不必要に妨げることなく、迅速にかつ高い信頼性を伴ってアークの消弧を行えるようにした、プラズマチャンバ内のアークを消弧するための方法を提供することにある。さらに本発明の課題は、本発明による方法を実施することのできる電力供給システムを提供することにある。
【課題を解決するための手段】
【０００９】
本発明によればこの課題は、プラズマシステムにおけるプラズマチャンバ内のアークを消弧するためのアーク消弧方法において、以下のステップを含むことにより解決される。即ち、
ａ．プラズマチャンバ内でプラズマを発生させ、発生させたプラズマを利用してプラズマ加工処理プロセスを実施するために、プラズマ動作中、プラズマ動作電力を発生させるステップと、
ｂ．アーク発生に関してプラズマシステムを監視するステップと、
ｃ．ステップｂにおいてアークが検出された場合、
ｉ．プラズマ動作電力よりも小さいアーク消弧電力を発生させて、アーク消弧動作中、プラズマチャンバへアーク消弧電力を供給し、ディジタル／アナログ変換器（ＤＡＣ）を、アーク発生に関するプラズマシステムの監視に応じて制御し、ディジタル／アナログ変換器のアナログ出力信号を、後段に設けられた増幅器経路において増幅して、プラズマ電力又はアーク消弧電力の少なくとも一部分を形成することにより、プラズマ動作電力及びアーク消弧電力を少なくとも部分的に発生させるステップ。
【００１０】
上述の消弧方法は、従来の消弧方法よりも何倍も高速である。さらに、従来よりも著しくフレキシブルに調整可能である。また、プラズマチャンバ内でフラッシオーバ（アーク）が発生した場合に、電力変換器の効果的な保護が行われるようになる。しかも、プラズマプロセス中に基板に及ぼされる作用を小さくするために、アーク検出後、電力を速やかに再投入することができる。
【００１１】
これまで一般的であったのは、プラズマ用途においてフラッシオーバが発生した場合、アーク検出時に供給されていた電力を即座に遮断することであった。その目的は、チャンバ内のフラッシオーバを消弧し、チャンバ内に存在する基板をそれによって保護する一方、電力変換器内の能動部品を保護することであった。本発明によれば、ロバストな半導体の使用と、それ相応に高速な制御とによって、フラッシオーバが完全に消弧する程度まで、電力を低減するだけでよい。つまり、フラッシオーバが完全に消弧するまでの期間だけ、プラズマ動作電力をアーク消弧電力まで下げるだけでよい。ついで電力を、再び１００％に向けて即座に上昇させることができ、つまり最大のプラズマ動作電力をプラズマチャンバに供給することができる。これにより得られる利点とは、チャンバ内での完全なプラズマ点弧を、従来技術による方法よりも高速に再形成できることである。このようにすることで、フラッシオーバの影響つまりは電力遮断の影響が著しく抑えられる。
【００１２】
１つ又は複数の別のＤＡＣを、アーク発生に関するプラズマシステムの監視に応じて制御し、ＤＡＣの個々のアナログ出力信号を、後段に設けられた増幅器経路において増幅して、プラズマ電力又はアーク消弧電力の一部分を形成することができる。このようにすれば、複数の増幅器経路をパラレルに動作させることができる。つまりこの場合、個々の増幅器経路において過度に大きい電力を発生させなくてもよく、このことは増幅器経路に使用する部品に対するコストに好影響を及ぼす。
【００１３】
さらに本発明によれば上述の課題は、プラズマシステムにおけるプラズマチャンバ内のアークを消弧するためのアーク消弧方法において、以下のステップを含むことにより解決される。即ち、
ａ．プラズマチャンバ内でプラズマを発生させ、発生させたプラズマを利用してプラズマ加工処理プロセスを実施するために、ディジタル／アナログ変換器によりアナログ信号を発生させ、このアナログ信号を増幅器経路へ供給し、そこにおいて増幅することによって、プラズマ動作中、電力を発生させるステップと、
ｂ．アーク検出部により、アーク発生に関してプラズマシステムを監視するステップと、
ｃ．ステップｂにおいてアークが検出されたときには、
ディジタル／アナログ変換器のアナログ出力信号が変化するように、アーク検出部によりディジタル／アナログ変換器を制御するステップ。
【００１４】
例えば、アーク検出部によりアーク検出信号を形成することができ、このアーク検出信号によってディジタル／アナログ変換器（ＤＡＣ）がダイレクトに制御される。このようにすれば、アーク検出信号を例えばそれを準備処理するロジック回路などを介して導くことによる時間のロスがない。したがって有利であるのは、ロジックを介在させて接続することなく、アーク検出信号をＤＡＣへ直接供給することである。このようにすれば、フラッシオーバが検出されたときに、増幅器経路へ供給されるアナログ信号を変化させることで、著しく高速な応答例えば遮断が可能となる。このようにして、プラズマ供給システムが保護される。測定センサと電力制御装置との間に、時間を浪費するロジックを使用すると、応答時間が長くなり、ひいてはアークに対し緩慢な応答になってしまうが、このことを回避することができる。
【００１５】
上述の消弧方法は、従来の消弧方法よりも何倍も高速である。また、プラズマチャンバ内でフラッシオーバ（アーク）が発生した場合に、電力変換器の効果的な保護が行われるようになる。
【００１６】
アークが検出されたときに、１つ又は複数のＤＡＣをアーク検出部により制御することができる。アーク検出に対する応答として例えば、フラッシオーバが完全に消弧する程度まで、電力を低下させればよい。アークが消弧したときには、電力をかなり速やかに再び形成することができる。複数のＤＡＣを設ければ、パラレルに駆動される複数の増幅器経路を設けることもできる。つまりこの場合、個々の増幅器経路において過度に大きい電力を発生させなくてもよく、このことは増幅器経路に使用する部品に対するコストに好影響を及ぼす。さらに、複数の増幅器経路に対応して設けられた複数のＤＡＣを制御することによって、アーク発生に迅速に対応することができる。
【００１７】
少なくとも２つのＤＡＣのアナログ出力信号を、それぞれ後段に設けられた増幅器経路において、それぞれ異なる大きさで増幅することができ、又はそれぞれ異なる通過時間で増幅器経路を通過させることができる。このようにして、それぞれ異なる増幅器経路を使用することによって、個々の増幅器経路の出力電力の結合又は合成によって得られる総電力を生じさせることができる。このように構成すれば、１つの増幅器経路のみを使用した場合よりも、或いはそれぞれ正確に等しい出力電力を発生する複数の増幅器経路を使用した場合よりも、プラズマチャンバに供給される電力を、著しくフレキシブルに調整することができる。
【００１８】
ＤＡＣの基準信号入力端子を、アーク制御部によって制御することができる。例えば、基準信号入力端子に加わる入力電圧又は入力電流を変更することができる。ＤＡＣの出力信号を制御するために、基準信号を用いることができる。このようにすることで特に、ＤＡＣの出力信号を極めて高速に制御することができ、したがってプラズマチャンバに供給される電力を極めて高速に変化させることができる。特に、アークを消弧させる目的で、プラズマチャンバに供給される電力を低減することができる。
【００１９】
複数のディジタル値から成るシーケンスをＤＡＣに供給すれば、ＤＡＣのアナログ出力信号をとりわけ速やかに高い信頼性で調整することができる。この場合、それらのディジタル値を記憶装置例えばルックアップテーブルに格納しておくことができる。
【００２０】
少なくとも１つの増幅器経路において、割り当てられたＤＡＣのアナログ出力信号を一定の増幅率で増幅することができる。これによって、増幅器経路において用いられる増幅器を、著しく簡単に扱うことができる。
【００２１】
アークが検出されたか否かには左右されずに、少なくとも１つのＤＡＣへ同一のディジタル値シーケンスを供給することができる。つまりアークの検出に対する応答は、供給されるディジタル値シーケンスによって行われるのではなく、ディジタル値シーケンスの変更に基づきＤＡＣのアナログ出力信号を変化させるよりも、場合によっては高速な他の手法で実施される。
【００２２】
アーク検出時に少なくとも１つのＤＡＣへ、アーク非検出時とは異なる基準信号を供給することができる。ＤＡＣの出力信号を制御するために、基準信号を用いることができる。基準信号を用いてＤＡＣを制御することで、供給されるディジタル値シーケンスの変更よりも格段に高速に、ＤＡＣの出力信号を変化させることができるようになる。
【００２３】
プラズマ動作中、少なくとも１つのＤＡＣへ、アーク消弧動作中と同じ基準信号が供給される場合には、ディジタル値シーケンスを変更して供給することにより、ＤＡＣのアナログ出力信号の変更を行うことができる。
【００２４】
検出されたアークが消弧されたか否かを監視することができ、アークの消弧が検出されたときには、アーク検出信号がＤＡＣへ供給されることはない。このため、プラズマチャンバに電力を再び供給するまで、予め定められた期間にわたり待機することはない。予め定められたこのような期間は、アークの消弧に実際に必要とされる期間よりも、場合によっては長い。これに対し、アークが消弧された否かを監視すれば、アーク消弧後ただちに、プラズマチャンバへ電力を再び供給することができる。このようにして、プラズマプロセスの中断時間を最小限に抑えることができる。
【００２５】
ＤＡＣの少なくとも１つのアナログ出力信号を、ＤＡＣを含むダイレクトディジタル合成デバイス（ＤＤＳデバイス）によって形成することができる。ＤＤＳデバイスを用いれば、アナログ出力信号の著しく高速な発生を実現できるようになる。アークの消弧つまりはプラズマチャンバへ供給される電力の最小化を、ＤＤＳデバイスの基準信号入力を制御することにより実現することができ、例えば基準信号入力端子に加わる入力電圧を変化させることによって、特に高めることによって、実現することができる。ＤＤＳデバイスのこのような制御により、アナログ出力信号つまりはプラズマチャンバへ供給される電力を、極めて高速に変更することができる。
【００２６】
各ＤＡＣごとに、固有の（個別の）ディジタル値シーケンスを供給することができる。このようにすることで、ＤＡＣが発生する出力信号を個別に調整することができる。特に、それぞれ異なる増幅器経路にそれぞれ異なるアナログ入力信号を供給することができる。このように構成することによって、プラズマチャンバに供給される総電力を著しくフレキシブルに調整することができる。
【００２７】
複数のディジタル値から成るシーケンスを、中央ロジックデバイスにより書き込みが行われるデータメモリから読み出すことができる。データメモリを、いわゆるルックアップテーブルとすることができる。
【００２８】
信号データメモリに格納されている信号データ値を、振幅データメモリに格納されている振幅データ値と乗算することによって、複数のディジタル値から成る上述のシーケンスを形成することができる。例えば複数のディジタル値から成るシーケンスを、以下のようにして形成することができる。即ちこの場合、カウンタを利用して、信号データメモリに格納されている信号データ値シーケンスを読み出し、この信号データ値シーケンスを乗算器へ供給し、この乗算器によって、信号データ値シーケンスを振幅データメモリから読み出された振幅値と乗算するのである。この場合、アナログ信号をアナログ電圧とすることができる。このようにすれば、ＤＡＣにおいて形成すべきアナログ信号の信号波形及び振幅に関する情報を含むディジタル信号を、簡単に形成することができる。複数のアナログ信号をパラレルに形成し、次いでそれらのアナログ信号を合成器によって合成する場合に、このことは特に有利であり、このようにすることで、合成すべき信号を著しく簡単かつ迅速に、相互に整合させることができるようになる。このようにして形成されたアナログ信号によって制御される増幅器経路は、複数の増幅器経路のパラレルな動作に格別良好に適している。このようにして形成された電力を、複数の増幅器経路の出力側で簡単に合成することができる。したがって電力変換器の総電力を、著しく高速かつ正確に調整できるようになる。
【００２９】
アーク検出部によりアーク管理回路を制御することができ、さらにこのアーク管理回路によって直接又は間接的に、１つ又は複数のＤＡＣが制御される。検出されたアークに対し極めて速やかに応答できるよう、アーク検出部により形成されたアーク検出信号によって、まず第一にＤＡＣを制御することができる。アーク管理回路によって、このような迅速なアーク検出を補うことができ、これによれば、アークの処理についてさらに別の判定を下すのである。
【００３０】
アーク管理回路は、振幅データメモリに格納されている振幅データ値を変えることによって、アナログ信号の振幅を制御することができる。このようにすれば、振幅変調を著しく高速に行うことができる。しかも、複数の増幅器経路の出力電力を著しく高速に変化させることができ、それと同時に、増幅器経路相互間の同期をそのまま維持することができる。
【００３１】
アーク管理回路は、信号データメモリに格納されている信号データ値を変えることによって、アナログ信号の振幅を制御することができる。このようにしても、振幅変調を著しく高速に行うことができる。しかもこの場合、複数の増幅器経路の出力電力を著しく高速に変えることができ、各増幅器のアナログ信号の振幅がそれぞれ異なる場合に、非線形の増幅及び位相のシフトも考慮することができる。
【００３２】
プラズマに供給される電力Ｐｉ、及び／又は、プラズマから反射される電力Ｐｒ、及び／又は、プラズマに流れる電流、及び／又は、プラズマに加わる電圧、に関連する信号を捕捉し、捕捉された信号からアーク検出部によりアーク検出信号を生成することによって、アーク発生に関してプラズマシステムの監視を行うことができる。さらに例えば、捕捉された信号を、アナログ／ディジタル変換器（ＡＤＣ）によりディジタル値に変換することができ、このディジタル値をロジック回路例えばプログラミング可能なロジックデバイスへ供給することができ、その際、プログラミング可能なロジックデバイスは、ディジタル値を評価して、アーク検出信号を生成することができる。このように最適化された専用のロジックを用いることにより、アーク検出速度を著しく高めることができる。さらにこのように構成した場合、アークの存在について通知し、プラズマシステムを例えば遮断するために、単一の信号で十分である。さらにこの場合、ＤＡＣにアーク検出信号をダイレクトに供給することによって、実質的に遅延なくアークを検出することができる。これにより、プラズマシステムの信号をいわばリアルタイムに監視することができ、フラッシオーバ発生時にシステムを極めて速やかに遮断することができる。測定センサとシステムコントローラとの間に、時間を浪費するロジックを使用すると、応答時間が長くなってしまい、つまりは応答が緩慢になってしまうが、本発明によればこのことが回避される。アーク検出信号を伝送するために専用ラインを使用すれば、最小限の遅延を実現できる。
【００３３】
高周波電力を、例えば１ＭＨｚよりも高い周波数で発生させ、１つ又は複数のＤＡＣがこの周波数の信号を発生するよう、１つ又は複数のＤＡＣを制御することによって、電力を発生させることができる。
【００３４】
捕捉された信号を、アナログ／ディジタル変換器ＡＤＣにより１ＭＨｚよりも高い周波数でサンプリングすることができ、プログラミング可能なロジックデバイスを、１ＭＨｚよりも高い周波数のクロック信号でクロック制御することができる。ＡＤＣ及びプログラミング可能なロジックデバイスへ、同一のクロック信号を供給することができる。これによって、できるかぎり高速な信号処理を行うことができる。
【００３５】
少なくとも１つの増幅器経路に、ＤＡＣによりディジタル信号から形成されたアナログ信号を供給することができる。アナログ信号を増幅器経路において増幅して、高周波電力信号を形成することができる。例えば、信号データメモリに格納されている信号データ値を、振幅データメモリに格納されている振幅データ値と乗算することによって、ディジタル信号を発生させることができる。このようにすれば、アーク検出に対し著しく迅速に応答することができる。
【００３６】
例えば複数のディジタル値から成るシーケンスを、以下のようにして形成することができる。即ちこの場合、カウンタを利用して、信号データメモリに格納されている信号データ値シーケンスを読み出し、この信号データ値シーケンスを乗算器へ供給し、この乗算器によって、信号データ値シーケンスを振幅データメモリから読み出された振幅値と乗算するのである。
【００３７】
少なくとも２つの増幅器経路に、ＤＡＣによりそれぞれ１つのディジタル信号から形成されたそれぞれ１つのアナログ信号を供給することができる。これらのアナログ信号を、それぞれ１つの増幅器経路において増幅して、高周波電力信号を形成することができる。信号データメモリに格納されている信号データ値を、振幅データメモリに格納されている振幅データ値と乗算することによって、ディジタル信号を形成することができる。このようにすれば、格別速やかにかつフレキシブルにアーク検出に応答することができる。
【００３８】
プラズマ動作電力の発生からアーク消弧電力の発生へと切り替えるために、振幅データメモリに格納されている振幅データ値を変更することができる。このようにすることで、複数の増幅器経路の出力電力を著しく高速に変化させることができ、それと同時に、各増幅器経路相互間の同期をそのまま維持することができる。
【００３９】
振幅データメモリに格納されている振幅データ値と、信号データメモリに格納されている信号データ値との乗算を、ＤＤＳデバイスにおいて実行することができる。これにより、部品数とコストが削減される。
【００４０】
アーク消弧電力を、検出されたアークが消弧するように選定することができる。従来、フラッシオーバが検出されたときには電力を遮断し、ついでフラッシオーバが消弧したものとして電力を再投入することが一般的であったのに対し、本発明によれば、プラズマチャンバへ供給される電力を、プラズマ動作電力からプラズマ消弧電力へと低減することができる。ただし、アーク消弧電力をチャンバへ連続的に供給することによって、フラッシオーバが実際に消弧しているか否かを検出することもでき、さらにフラッシオーバの実際の消弧を確実に行うこともできる。アークが実際に消弧していることが検出されると、アーク消弧電力をプラズマ動作電力まで即座に再び高めることができる。例えば、低いプロセスエネルギーで既に点弧されるプロセスであるならば、プラズマプロセスの電力低減によって、さしあたり低いエネルギーレベル（例えば比較的遅いコーティングレート）で、引き続き動作させることができる。アークの消弧が確実に識別された後、プロセスを再び本来のパラメータで引き続き動作させることができる。これによって、プラズマチャンバ及び整合回路から電力変換器へ反射するエネルギーが低減され、このことで電力変換器の耐用期間が高められる。
【００４１】
少なくとも１つの増幅器経路において、割り当てられたＤＡＣのアナログ出力信号を、プラズマ動作中もアーク消弧動作中も、一定の増幅率で増幅することができる。これによって、増幅器経路において用いられる増幅器を、著しく簡単に扱うことができる。さらにプラズマ動作中とアーク消弧動作中とで、同じ増幅率が使用されるように構成することができる。
【００４２】
また、少なくとも１つのＤＡＣへ、プラズマ動作中とアーク消弧動作中とで同じディジタル値シーケンスを供給することができる。つまりプラズマ動作電力からアーク消弧電力への変更は、供給されるディジタル値シーケンスによって行われるのではなく、ディジタル値シーケンスの変更に基づきＤＡＣのアナログ出力信号を変化させるよりも、場合によっては高速な他の手法で実施される。
【００４３】
プラズマ動作中、少なくとも１つのＤＡＣにより、アーク消弧動作中とは異なるアナログ信号を発生させることができる。これにより格別簡単な手法で、アーク消弧動作中にアーク消弧電力を生じさせることができる。
【００４４】
プラズマ動作中、少なくとも１つのＤＡＣへ、アーク消弧動作中とは異なる基準信号を供給することができる。ＤＡＣの出力信号を制御するために、基準信号を用いることができる。基準信号を用いてＤＡＣを制御することで、供給されるディジタル値シーケンスの変更よりも格段に高速に、ＤＡＣの出力信号を変化させることができる。
【００４５】
プラズマ動作中、少なくとも１つのＤＡＣへ、アーク消弧動作中と同じ基準信号が供給される場合には、ディジタル値シーケンスを変更して供給することにより、ＤＡＣのアナログ出力信号の変更を行うことができる。
【００４６】
さらに、プラズマ動作中、すべてのＤＡＣへ同一のプラズマ動作基準信号が供給されるように構成することができる。さらに、アーク消弧動作中、すべてのＤＡＣへ同一のアーク消弧動作基準信号を供給することができる。したがって、ＤＡＣへ異なる基準信号が供給されるようにして、プラズマ動作電力からアーク消弧電力への変更を著しく簡単に行うことができる。
【００４７】
また、検出されたアークが消弧したのか否かを監視することができ、アークの消弧が検出されたときには、プラズマ動作電力を再び形成して、プラズマチャンバへ供給することができる。このため、プラズマチャンバにプラズマ動作電力を再び供給するまで、予め定められた期間にわたり待機することはない。予め定められたこのような期間は、アークの消弧に実際に必要とされる期間よりも、場合によっては長い。これに対し、アークが消弧したか否かを監視すれば、アーク消弧後ただちに、プラズマチャンバへプラズマ動作電力を再び供給することができる。このようにして、プラズマプロセスの中断時間を最小限に抑えることができる。
【００４８】
アークが検出されたときに、プラズマ動作電力からアーク消弧電力へ、段階的に又はランプ状に移行させることができる。このようにすれば、プラズマチャンバ内における電力の過大な跳躍的変化を回避できる。
【００４９】
例えば、アーク検出後、検出されたアークが消弧したか否かを監視することができ、アークの消弧が検出されるまで、アーク消弧電力を段階的に又はランプ状に低減させることができる。このようにすることで、アーク消弧電力をそのまま低減し続けることができるが、ただしこれはアークがまだ消弧していない場合に限る。これによって、アーク消弧電力が過度に低減されすぎないようになる。
【００５０】
アークが検出されたときにプラズマ動作電力から、０Ｗよりも大きいアーク消弧電力へ移行させることができる。したがってアーク消弧動作中であっても、電力供給が完全に遮断されるのではなく、常にある程度の電力がプラズマチャンバへ供給される。
【００５１】
段階的な移行における段階の個数又は各段階の高さを、或いはランプ状の移行における傾斜を、設定可能に構成することができる。このようにすることで、プラズマ動作電力からアーク消弧電力への移行を、実施されるプラズマプロセスに応じて選定することができる。
【００５２】
ＤＡＣの少なくとも１つのアナログ出力信号を、ＤＡＣを含むダイレクトディジタル合成デバイス（ＤＤＳデバイス）によって生成することができる。ＤＤＳデバイスを用いれば、アナログ出力信号の著しく高速な発生を実現できるようになる。プラズマ動作電力からアーク消弧電力への移行を、ＤＤＳデバイスの基準信号入力を制御することにより実現することができ、例えば基準信号入力端子に加わる入力電圧を高めることにより、実現することができる。ＤＤＳデバイスのこのような制御により、アナログ出力信号つまりはプラズマチャンバへ供給される電力を、極めて高速に変更することができる。
【００５３】
各ＤＡＣごとに、固有の（個別の）ディジタル値シーケンスを供給することができる。このようにすることで、ＤＡＣが発生する出力信号を個別に調整することができる。特に、それぞれ異なる増幅器経路にそれぞれ異なるアナログ入力信号を供給することができる。このように構成することによって、プラズマチャンバに供給される総電力を著しくフレキシブルに調整することができる。
【００５４】
複数のディジタル値から成るシーケンスを、中央ロジックデバイスにより書き込みが行われるデータメモリから読み出すことができる。データメモリを、いわゆるルックアップテーブルとすることができる。
【００５５】
さらに本発明は、高周波信号を発生する電力変換器を備えた電力供給システムにも関する。この場合、電力変換器は、プラズマプロセスに高周波電力を供給するためにプラズマチャンバと接続可能である。この電力変換器は、ディジタル／アナログ変換器ＤＡＣにより形成されたアナログ信号が供給される第１増幅器経路を備えており、ディジタル／アナログ変換器は、少なくとも間接的に、アーク検出部と接続されている。つまり、アーク検出部はＤＡＣへ信号をダイレクトに供給することができる。別の選択肢として考えられるのは、アーク検出部を、別のデバイス例えば制御デバイスを介して、ＤＡＣと接続することである。ただし、アークの検出に対し著しく高速な応答を実現できるのは、アーク検出部をＤＡＣとダイレクトに接続し、つまりはアーク検出部がＤＡＣから発せられるアナログ信号にじかに作用を及ぼすようにした構成である。
【００５６】
ＤＡＣに、ディジタル信号入力端子と基準信号入力端子を設けることができる。さらにコントローラ回路を設けることができ、このコントローラ回路は、アーク検出部によって形成されたアーク検出信号に応じて、ＤＡＣの入力端子に対し少なくとも１つの入力信号を発生させる。例えばアーク検出部は、基準信号入力端子へ供給される基準信号を変化させることができる。このようにすることで、ＤＡＣへ供給されるディジタル値シーケンスが同じままであったとしても、ＤＡＣから発せられる出力信号に作用を与えることができる。これによって、プラズマ動作電力からアーク消弧電力への低減を、格別迅速に行うことができる。
【００５７】
電力変換器に複数の増幅器経路を設けることができ、その場合、それらの増幅器経路に対応してそれぞれ１つのＤＡＣが設けられ、それらのＤＡＣは、個々の増幅器経路へ１つのアナログ信号を供給する。このようにして、複数の増幅器経路においてパラレルに電力信号を形成することができる。各増幅器経路において、同じ電力信号を発せさせてもよいし、それぞれ異なる電力信号を発生させてもよい。
【００５８】
少なくとも１つの増幅器経路に、ＤＡＣによりディジタル信号から形成されたアナログ信号を供給することができる。この場合、ＤＡＣの前段に例えば、ＤＡＣへ供給されるディジタル信号を形成するロジック回路ユニットを接続することができる。その際、このロジック回路ユニットは、例えば以下のユニットのうち１つ又は複数のユニットを備えることができる。即ち、
・アナログ信号波形を形成するための信号データ値が格納されている信号データメモリ、
・アナログ信号の振幅を制御するための振幅データ値が格納されている振幅データメモリ、
・信号データ値を振幅データ値と乗算するための乗算器、
のうち１つ又は複数のユニットを備えることができる。
このようにすれば、アーク検出に対し極めて迅速に応答することができる。
【００５９】
少なくとも２つの増幅器経路に、ＤＡＣによりそれぞれ１つのディジタル信号から形成されたそれぞれ１つのアナログ信号を供給することができる。その際に例えば、ＤＡＣへ供給されるディジタル信号を形成するロジック回路ユニットを、ＤＡＣの前段に接続することができる。この場合、このロジック回路ユニットは、例えば以下のユニットのうち１つ又は複数のユニットを備えることができる。即ち、
・アナログ信号波形を形成するための信号データ値が格納されている信号データメモリ、
・アナログ信号の振幅を制御するための振幅データ値が格納されている振幅データメモリ、
・信号データ値を振幅データ値と乗算するための乗算器、
のうち１つ又は複数のユニットを備えることができる。
このようにすれば、アーク検出に対し著しく高速に応答することができ、それにもかかわらず、個々の増幅器経路を引き続き同期させて動作させることができる。これらのユニットを１つのＤＤＳとして統合することができる。
【００６０】
アーク検出部をロジック回路ユニットと接続することができ、ロジック回路ユニットが振幅データメモリを制御できるようにすることができる。このようにすれば、アーク検出に対し格別速やかに応答することができ、それにもかかわらず、個々の増幅器経路を引き続き同期させて動作させることができる。これらのユニットを１つのＤＤＳデバイスとして統合することができる。これにより、部品数とコストが削減される。
【００６１】
複数の増幅器経路を、それらの増幅器経路において形成された電力を結合して総電力を発生させるため、１つの結合器又は合成器と接続することができる。このようにして、複数の増幅器経路においてパラレルに、それぞれ比較的小さい電力を発生させることができ、その後、それらの比較的小さい電力が合成器を介して結合される。したがって合成器から送出される総電力を、格別にフレキシブルにかつ低コストで発生させることができる。
【００６２】
さらに合成器を、複数の増幅器経路において形成された電力を結合するために、強度及び／又は位相が等しくない入力信号に対する補償用インピーダンスを含まずに設計することができる。これによって、合成器の構造が格別簡単になり、かつ低コストなものになる。
【００６３】
各増幅器経路に、ＬＤＭＯＳテクノロジーのトランジスタを設けることができる。ＬＤＭＯＳトランジスタは、電流耐性が著しく高い点で優れている。ただし、ＬＤＭＯＳトランジスタは、比較的低い電圧においてしか駆動できないという欠点を有しており、このことは、工業用プラズマ生成に必要とされる電力に対しては不十分となってしまう。複数の増幅器経路と１つの簡単な合成器とを備えた電力変換器の利点として挙げられるのは、各経路において増幅用のトランジスタ（特にＬＤＭＯＳトランジスタ）に大きい電流で低い電圧を加えればよい、ということであり、したがって低いインピーダンスで信号を発生させることができる点にある。合成器によってこの種の複数の信号を結合して、プラズマプロセスに必要とされる総電力を形成することができる。
【００６４】
コントローラ回路をＦＰＧＡとして構成することができ、これを増幅器経路のＤＡＣと接続することができ、又はＦＰＧＡとして統合することができる。ＦＰＧＡとして構成されたコントローラ回路は、著しく高速に動作可能である。
【００６５】
さらにＦＰＧＡを、ディジタル信号プロセッサ（ＤＳＰ）により制御することができる。このようにすることによっても、著しく高速な信号処理が得られるようになり、プラズマチャンバ内のアーク検出に対し相応に高速な応答が得られるようになる。
【００６６】
さらに本発明は、プラズマプロセスに電力を供給するためにプラズマチャンバと接続可能な電力変換器を備えた電力供給システムにも関する。この場合、電力変換器は、ＤＡＣにより形成されたアナログ信号が供給される第１増幅器経路を備えており、ＤＡＣはアーク検出部と接続されている。特にＤＡＣは、アーク検出部とじかに接続されており、即ち、ロジックを介在させて接続することなく、アーク検出部とダイレクトに接続されている。つまり、アーク検出部はＤＡＣへ信号をダイレクトに供給することができる。これによって、アークの検出に対し極めて迅速な応答を実現することができる。このようにすることで、ＤＡＣにより形成された出力信号を直接、制御することができる。
【００６７】
アーク検出部からＤＡＣへ、ロジックデバイス中を通り抜けるように信号ラインを配線することができる。このロジックデバイスは、アークのない動作中、ＤＡＣを制御する役割を担うことができる。ロジックデバイス中を通り抜けるように信号ラインを配線すれば、余分なラインを「這わせる」ことを回避できる。ただし、ロジックデバイス中を通り抜けるように配線された信号ラインを介したアーク検出信号の伝送とは、本発明によれば、アーク検出部とＤＡＣとをダイレクトに接続する、ということを意図しており、その理由は、アーク検出信号がロジックデバイス内でさらに処理されて評価されるわけではないからである。
【００６８】
さらに測定装置を設けて、アーク検出部に組み入れることができる。この測定装置を、電流、電圧及び／又は電力、特に順方向の電力及び逆方向の電力即ち反射電力、を測定するように設計することができる。例えばこの測定装置に、測定された信号をディジタル化及び準備処理する手段を埋め込み型で設けることができる。さらにロジックデバイスを付加することで、アーク検出信号の形成を、測定装置において直接、行わせることができる。
【００６９】
測定装置に方向性結合器を設けることができる。方向性結合器を、電力殊に順方向及び逆方向の電力を測定するように設計することができる。
【００７０】
さらに測定装置に電流変換器を設けることができる。電流変換器を、例えばロゴスキーコイルとして形成することができる。ロゴスキーコイルはフラット構造で実装可能である。
【００７１】
さらに測定装置にアナログ／ディジタル変換器ＡＤＣを設けることができる。例えば測定装置とＡＤＣを、１つの配線基板上に配置することができる。測定装置を平坦な構造で実装することができる。さらに例えば、ＡＤＣと測定装置との間にフィルタを配置することができる。このフィルタも、ＡＤＣ及び測定装置と同じ配線基板上に配置することができる。
【００７２】
さらに測定装置に、アーク検出信号を発生させるためのロジック回路を設けることができる。その際にこのロジック回路を、プログラミング可能なロジック回路（ＰＬＤ）とすることができる。これにより得られる利点とは、ユーザがロジック回路を変更できることであり、特にその回路をプログラミングできることである。この場合、プログラミング可能なロジック回路を例えば、いわゆるＦＰＧＡ（Field Programmable Gate Arrayフィールドプログラマブルゲートアレイ）として形成してもよい。このロジックデバイスを、測定装置及びＡＤＣと同じ配線基板上に配置することができる。特にＡＤＣとロジック回路とを、１つのデバイスとして実現することができる。また、この配線基板上でクロック発生を行うこともできる。これに対する代案として、クロックを外部で発生させることもできる。クロック発生を、電力信号の周波数と同期させて行うことができる。クロック信号の周波数を、１ＭＨｚよりも高くすることができる。
【００７３】
さらにアーク管理回路を設け、これをアーク検出部及び少なくとも１つのＤＡＣと接続することができる。アーク管理回路がアーク検出部と接続されていることによって、アークが検出されたとき、アーク管理回路にそれが伝達される。アーク検出部がＤＡＣをダイレクトに制御可能であり、それによって電力低減を実施できる場合に、アーク管理回路は以降のデータ処理の役割を担うことができ、特に、アークが消弧したのか否かについて捕捉し、それに応じてやはりＤＡＣを制御することができる。
【００７４】
ＤＡＣが、ディジタル入力信号端子と基準信号入力端子を備えることができ、アーク管理回路は、アーク検出部により形成されたアーク検出信号に依存して、ＤＡＣの入力端子に対する少なくとも１つの入力信号を発生させることができる。例えばアーク管理回路は、基準信号入力端子へ供給される基準信号を変化させることができる。このようにすることで、ＤＡＣへ供給されるディジタル値シーケンスが同じままであったとしても、ＤＡＣから発せられる出力信号を制御することができる。
【００７５】
電力変換器に複数の増幅器経路を設けることができ、それらの増幅器経路に対応してそれぞれ１つのＤＡＣが設けられ、このＤＡＣは、個々の増幅器経路へ１つのアナログ信号を供給する。このようにして、複数の増幅器経路においてパラレルに電力信号を形成することができる。各増幅器経路において、同じ電力信号を発生させてもよいし、それぞれ異なる電力信号を発生させてもよい。増幅器経路のパラレルな配置によって、大きい出力電力用として格別コンパクトな構造が得られるようになる。この種の電力変換器は、格別良好に調整可能である。
【００７６】
複数の増幅器経路を、それらの増幅器経路において形成された電力を合成して総電力を発生させるために、１つの合成器と接続することができる。この場合、比較的簡単な合成器を使用することができる。この種の合成器は、製造に手間がかからないけれども、入力信号の位相、振幅及び周波数に対し高い要求が課される。これによって電力変換器を、著しくコンパクトな構造及び低コストで構成することができる。
【００７７】
さらに合成器を、複数の増幅器経路において形成された電力を合成するために、強度及び／又は位相が等しくない入力信号に対する補償用インピーダンスを含まずに設計することができる。このような合成器は、特にエネルギーを節約するものとなり、かつ低コストである。しかもこの種の合成器は、著しくコンパクトであり、僅かな部品で構築することができる。
【００７８】
各増幅器経路に、ＬＤＭＯＳテクノロジーのトランジスタを設けることができる。ＬＤＭＯＳとは、"laterally diffused metal oxide semiconductor"（横方向拡散金属酸化物半導体）のことである。ＬＤＭＯＳは、これまで特にＧＨｚ領域の用途で用いられてきたＭＯＳＦＥＴである。２００ＭＨｚよりも低い領域でこのトランジスタを使用することは、これまで知られていなかった。プラズマプロセスに供給可能な電力を発生させるための増幅器において使用すると、意外なことに、それらＬＤＭＯＳテクノロジーのトランジスタは、同等の従来のＭＯＳＦＥＴよりも著しく高い信頼性を伴って動作することが判明した。その理由として挙げられるのは、従来のＭＯＳＦＥＴよりも電流耐性が著しく高い、ということである。複数の増幅器経路を使用し、３．４ＭＨｚ、１３ＭＨｚ、２７ＭＨｚ、４０ＭＨｚ及び１６２ＭＨｚの周波数で実験を行った結果、このタイプのトランジスタは極めて高い信頼性を有することが示された。従来のＭＯＳＦＥＴとは異なり、このタイプのトランジスタによって得られるさらに別の利点は、上述の周波数（３．４ＭＨｚ、１３ＭＨｚ、２７ＭＨｚ、４０ＭＨｚ及び１６２ＭＨｚ）のために、同じトランジスタを使用できることである。したがって、非常に類似したトポロジーで、又は、同一のトポロジーであっても、１ＭＨｚ〜２００ＭＨｚの範囲内の数１０に及ぶ周波数において使用可能な複数の増幅器及び電力供給システムを構築することができる。それらの周波数は、プラズマプロセスにおいて、及びガスレーザ励起に利用されることが多い周波数である。この場合、ＤＡＣの制御動作を変えるだけで周波数を調整可能であり、ディジタルメモリもしくはルックアップテーブルの値を変更することで、振幅を調整可能である。従来のＭＯＳＦＥＴは、プラズマプロセスにおいてこれらの周波数で動作させたとき、プラズマプロセスに供給される電力が過度に多く反射した場合に、頻繁に問題が発生していた。このため、反射電力がクリティカルな限界を超えてしまわないよう、発生させた電力を頻繁に制限しなければならなかった。したがってプラズマプロセスを、必ずしも毎回、確実に点弧させることができていたわけではないし、或いは必ずしも毎回、要求された電力範囲で動作させることができていたわけではなかった。しかも、これらの欠点を取り除くために、煩雑な可制御型インピーダンス整合回路と合成器が設けられていた。例えばプラズマプロセスの給電の場合に該当するように、反射電力がかなりの度合いで見込まれる場合、ＬＤＭＯＳトランジスタを格別有利に使用することができる。上述の合成器と関連して、ＬＤＭＯＳトランジスタにより得られる利点とは、著しく多くのいっそう大きな反射電力をトランジスタが受けとめられることである。これにより、電力供給システムと負荷との間に接続される付加的なインピーダンス整合回路に課される要求が下がり、そのようなインピーダンス整合回路であれば、部品及び制御にかかるコストを節約することができる。
【００７９】
コントローラ回路をＦＰＧＡとして構成することができ、これを増幅器経路のＤＡＣと接続することができ、又はＦＰＧＡとして統合することができる。ＦＰＧＡとして構成されたコントローラ回路は、著しく高速に動作可能である。さらにＦＰＧＡを、ディジタル信号プロセッサ（ＤＳＰ）により制御することができる。このようにすることによっても、著しく高速な信号処理が得られるようになり、プラズマチャンバ内のアーク検出に対し相応に高速な応答が得られるようになる。ＦＰＧＡが、アーク管理回路を含むようにすることができる。
【００８０】
さらに電力変換器は、１ＭＨｚよりも高い周波数の高周波電力を発生させることができ、ＤＡＣから増幅器経路へ供給されるアナログ信号を、この周波数を有する信号とすることができる。
【００８１】
本発明の重要な細部について示す図面を用いた本発明の実施例に関する以下の説明、及び特許請求の範囲から、本発明のその他の特徴及び利点を読み取ることができる。なお、個々の特徴をそれ自体単独で実施してもよいし、或いは本発明の１つの実施形態として複数の特徴を任意に組み合わせて実施してもよい。
【００８２】
図面には、本発明の１つの有利な実施例が概略的に示されており、次にこれについて図面を参照しながら詳しく説明する。
【図面の簡単な説明】
【００８３】
【図１】電力供給システムを備えたプラズマシステムをごく概略的に示す図
【図２】電力供給システムを示すブロック図
【図３】ＤＤＳデバイスを示すブロック図
【図４】例えばアーク検出時に発生可能な基準信号の推移を示すダイアグラム
【図５】電力供給システムを示すブロック図
【発明を実施するための形態】
【００８４】
図１には、電力供給システム２を含むプラズマシステム１が示されている。電力供給システム２自体は電力変換器３を備えており、これを電圧供給網４と接続することができる。電力変換器３の出力側に生じた電力は、インピーダンス整合回路５を介してプラズマチャンバ６へ供給される。そこにおいてプラズマが生成され、生成されたプラズマを利用して、プラズマチャンバ６内でプラズマ加工処理を実施することができる。例えば、被加工物をエッチングしたり、或いは、基板上に材料層をコーティングしたりすることができる。
【００８５】
図２には、電力供給システム２０がごく概略的に示されている。電力供給システム２０は電力変換器３０を備えており、これは負荷例えばプラズマプロセス又はレーザ励起のために供給可能な出力電力を発生する。電力変換器３０には、複数の増幅器経路３１〜３６が設けられている。増幅器経路３１〜３６は、ほぼ同一に構成されている。したがって以下では、増幅器経路３１についてのみ説明する。増幅器経路３１〜３６は、アナログ信号の増幅器に適した複数の増幅器３７，３８を備えている。増幅器経路３１〜３６の終端には、少なくとも１つのＬＤＭＯＳトランジスタを備えたそれぞれ１つの増幅器３９が設けられており、この増幅器の出力端子は直接、又は例えばインピーダンス整合素子及び／又はフィルタなどを介して間接的に、合成器４０に接続されている。特に、すべての増幅器経路３１〜３６のすべての出力端子は、殊に同じ形態で合成器４０に接続されている。合成器４０により、増幅器経路３１〜３６の個々の電力が結合されて、総電力が形成される。
【００８６】
増幅器経路３１〜３６はほぼ同一に構成されている、ということが、それらの経路が等しい増幅度を有する、ということを必ずしも意味するわけではない。部品のばらつきや回路を組み立てる際の許容偏差などによって、入力信号が等しくても、増幅器経路３１〜３６において発生する高周波電力信号の位相及び／又は振幅に、著しい相違が生じる可能性がある。
【００８７】
増幅器経路３１〜３６の前段には、それぞれ１つのディジタル／アナログ変換器ＤＡＣ４１が接続されており、それらに対応してロジック回路ユニット４２が配置されている。例えばＤＡＣ４１には、ロジック回路ユニット４２により複数のディジタル信号値から成るシーケンスが供給され、ＤＡＣ４１はそれらのディジタル信号値から１つのアナログ信号を形成し、このアナログ信号は、オプションとして設けられるフィルタ５５を介して必要に応じてフィルタリングされた後、増幅器経路３１〜３６へ供給される。ＤＡＣ４１及びロジック回路ユニット４２を、いわゆるダイレクトディジタル合成デバイス（ＤＤＳデバイス）４３として統合することができ、これはダイレクトディジタルシンセサイザとも呼ばれる。増幅器経路３１〜３６各々に対応して、固有のＤＤＳデバイス４３が設けられており、したがって１つのＤＡＣ４１と１つのロジック回路ユニット４２が、対応して設けられている。一例として、図３に示したＤＤＳデバイス４３について説明する。
【００８８】
ロジック回路ユニット４２は、以下の構成を有する。即ち、
１．アナログ波形を形成するための信号データ値が格納されている信号データメモリ６１、
２．アナログ信号の振幅を制御するための振幅データ値が格納されている振幅データメモリ６２、
３．信号データ値と振幅データ値とを乗算するための乗算器６３、
４．予め定められたタイミングで信号データ値を信号データメモリ６１から読み出して乗算器へ供給するために用いられるカウンタ６４、
を有する。
【００８９】
信号データメモリ６１も振幅データメモリ６２も、いわゆるルックアップテーブル（ＬＵＴ）として構成することができる。
【００９０】
ＤＡＣ４１はさらに基準信号入力端子４４を備えており、基準信号を発生させるため、この端子の手前にコントローラ回路４５を前段として接続することができる。コントローラ回路４５を、後述のディジタルロジック回路（プログラマブルロジックデバイスＰＬＤ）４６として実現することができる。ディジタルロジック回路を、フィールドプログラマブル（ロジック）ゲートアレイ（Field Programmable Gate Array FPGA）として構成することができる。同様にコントローラ回路４５を、ＦＰＧＡとして、又はＦＰＧＡの一部分として、構成することができる。
【００９１】
基準信号入力端子４４に入力される基準信号によって、出力信号つまりＤＡＣ４１により形成されるアナログ信号を制御することができる。さらにＤＤＳデバイス４３の前段に、ディジタルロジック回路４６を接続することができ、例えばこの回路も、ルックアップテーブル（ＬＵＴ）として構成されたメモリ４７を備えている。メモリ４７に振幅データ値を格納しておくことができ、これらの値をメモリ４７から振幅データメモリ６２へ書き込むことができる。これらの値に加え、位相補正用のデータを格納しておくこともできる。メモリ４７に格納されている値は、増幅器経路３１〜３６又はそれらの後段に接続された合成器４０における差異を補償するために用いられる。それらの値を、ロジック回路４２特に振幅データメモリ６２へ転送することができる。ディジタルロジック回路４６は、ディジタルプロセッサ例えばディジタル信号プロセッサ（ＤＳＰ）４８により制御され、これはデータバス５０を介してシステムコントローラ４９と接続されている。
【００９２】
ディジタルプロセッサ例えばディジタル信号プロセッサ（ＤＳＰ）４８と、メモリ４７と、ロジック回路ユニット４２とを、ロジックデバイス５８として実現することができる。ロジックデバイス５８を、ディジタルロジック回路ＰＬＤ特にＦＰＧＡとして構成することができる。さらにＤＡＣ４１も組み込めば、コンパクトなロジックデバイス５７が形成される。ディジタルプロセッサ例えばＤＳＰ４８、メモリ４７、ＤＤＳデバイス４３、さらにはＤＡＣ４１及びフィルタ５５、並びに第１増幅器３７を、１つの配線基板５６上で実現することができる。同じ配線基板５６を、電力、周波数及び給電負荷（レーザ、プラズマ等）がそれぞれ異なる多数の種々の電力供給システムのために使用することができる。
【００９３】
合成器４０の出力電力は、方向性結合器５１を介して負荷に供給され、例えばプラズマプロセスに供給される。送出された電力及び負荷から反射した電力を、方向性結合器５１によって捕捉することができる。方向性結合器５１と接続された測定手段５２によって、測定信号の準備処理が行われる。さらに測定手段５２は、システムコントローラ４９と接続されている。このようにしてシステムコントローラ４９を介して、捕捉された出力電力及び捕捉された反射電力に基づき、合成器４０がどのような出力電力を発生すべきであるかを求めることができる。この設定に従いシステムコントローラ４９はＤＳＰ４８を制御し、ＤＳＰ４８自体はＦＰＧＡ４６を制御する。
【００９４】
測定手段内に、アーク検出手段を実装することができる。アークに速やかに反応できるようにする目的で、アーク検出手段即ち測定手段を、ＤＡＣ４１例えばＤＡＣ４１の基準信号入力端子４４と、又はコントローラ回路４５と、ダイレクトに接続することができる。
【００９５】
メモリ４７には、振幅情報も位相情報も含み、さらに必要に応じて周波数情報も含むディジタル値が格納され、このようにしてＤＡＣ４１の出力端子から、予め定められた振幅、周波数及び位相関係を有するアナログ信号を発生させることができる。これにより、個々の増幅器経路３１〜３６の出力信号を相互間で整合させることができ、したがって改善された出力電力を得るために、それらの出力信号を合成器４０において結合することができる。殊にこのようにすれば、損失を生じさせる補償用インピーダンスを含まない著しく簡単な合成器４０を使用することができ、損失電力を低く抑えることができる。
【００９６】
本発明に従ってアナログ信号を発生させることによって、合成器４０の出力側に生じる電力を制御し変更することができる。
【００９７】
図４のダイアグラムには時間軸上に、ＤＡＣの基準信号入力端子に加わる入力信号に対応する電圧が示されている。この場合、時点ｔ１においてフラッシオーバが検出される。その後、基準信号の電圧が高められ、そのことは参照符号１２によって表されている。図示のケースでは、基準信号の電圧はランプ状に傾斜して高められる。その結果、ＤＡＣの出力信号が低減される。基準信号をランプ状に上昇させるのではなく、跳躍的に最大値まで上昇させてもよく、そのようにした場合には、アーク消弧電力が跳躍的に設定されることになる。時点ｔ３において、アークの消弧が検出される。その後、基準信号の電圧が低減され、そのことは参照符号１４によって表されている。それによって、以前に設定されていたＤＡＣの出力電力が再び形成される。
【００９８】
図５にブロック図として描かれている電力供給システム２０は、図２に示した電力供給システムをいくらか変更して描いたものである。同じデバイスには同じ参照符号が付されている。電力供給システム２０は、この場合にも電力変換器３０を備えており、これは負荷例えばプラズマプロセス又はレーザ励起のために供給可能な出力電力を発生する。電力変換器３０には複数の増幅器経路３１，３２が設けられており、この図ではそれらの増幅器経路のうち２つの増幅器経路だけが描かれており、増幅器経路３２は増幅器経路３１とほとんど同一に構成されている。
【００９９】
合成器４０の出力電力は、方向性結合器５１を備えた測定装置７０を介して負荷へ供給され、例えばプラズマプロセスに供給される。送出された電力及び負荷から反射した電力を、方向性結合器５１によって捕捉することができる。方向性結合器の代わりに、或いは方向性結合器に加えて、他の出力用結合器を利用してもよく、例えば電流測定のためにトランス装置を利用してもよく、及び／又は電圧測定のために分圧器を利用してもよい。
【０１００】
アーク検出器として考えることのできる測定装置７０は、さらにアナログ／ディジタル変換器（ＡＤＣ）５９も備えている。この場合、方向性結合器５１とＡＤＣ５９を、同一のプリント配線板上に配置することができる。方向性結合器５１を、プレーナ型構造で設計することができる。測定装置７０はさらに、アーク検出信号を発生させるためのロジック回路５３を備えており、この信号はＤＤＳデバイス４３にダイレクトに供給される。矢印５４によって、このようにダイレクトに供給されることが表されている。この矢印で特に示唆されるのは、アーク検出信号のためのラインを、ディジタルロジック回路４６中を通り抜けるように配線できることである。この場合、ロジック回路５３と方向性結合器５１とＡＤＣ５９とを、１つのプリント配線板上に実装することができる。また、ＡＤＣ５９とロジック回路５３とを、１つのデバイスとして実装することができる。
【０１０１】
さらにアーク管理回路６０が設けられており、これはこの実施例では、ＦＰＧＡとして構成可能なディジタルロジック回路４６に配置される。アーク管理回路はロジック回路４６に配置されていることから、この回路もＤＤＳデバイス４３もしくはＤＡＣ４１と接続されている。この場合、アーク管理回路６０を、図示されているように、ロジック回路ユニット４２と接続することができる。別の選択肢として、ＤＡＣ４１が、基準信号入力端子のほかにディジタル信号入力端子も備えることができ、この端子がディジタルロジック回路４６と接続され、特にアーク管理回路６０と接続されている。
【０１０２】
ディジタルロジック回路４６が、さらに別のロジック演算器を備えることもでき、そのことは参照符号６１で表されている。参照符号５４によって表されているラインを、信号を著しく高速にＤＡＣ４１へ供給可能な専用のラインとして考えることができる。
【０１０３】
アーク検出信号の準備処理は、測定装置７０においてダイレクトに実行され、ディジタルロジック回路４６の別のロジックデバイスがアーク検出信号の発生に関与することはない。したがって、アークの存在をシステムに伝達するために、単一の信号で十分である。ＤＡＣ４１にアーク検出信号をダイレクトに供給することによって、実質的に遅延なくアークを識別することができる。このような「超高速アーク処理ルーチン」を、上位でさらに別の判定を下す他のロジック例えばアーク管理回路６０によって補うこともできるが、反応が目立って緩慢になる。
【図１】
0006456298.tif 000002
【図２】
0006456298.tif 000003
【図３】
0006456298.tif 000004
【図４】
0006456298.tif 000005
【図５】
0006456298.tif 000006