(57)【特許請求の範囲】
【請求項１】
直流入力電圧が印加されるトランスの一次巻線に直列接続されて前記直流入力電圧をオン・オフするスイッチング素子と、前記トランスの二次巻線に誘起される電圧を整流して直流出力電圧を生成する整流平滑回路と、前記直流出力電圧に応じて前記スイッチング素子のオン・オフを制御する制御回路とを具備し、
前記制御回路は、前記スイッチング素子のスイッチング周期を検出し、検出したスイッチング周期に従って前記スイッチング素子を流れる電流のピーク値を制限する入力補正回路を備えたスイッチング電源装置であって、
前記入力補正回路は、前記スイッチング素子のスイッチング周期Ｔを検出する周期検出回路と、この周期検出回路が検出したスイッチング周期Ｔに応じた制御値Ｔ１／２（＝√Ｔ）を生成する演算回路と、この演算回路が求めた制御値Ｔ１／２に従って前記スイッチング素子を流れる電流のピーク値を制限する為の電流制限閾値ＶthＩＳを求める比較電圧生成回路とを含むことを特徴とするスイッチング電源装置。
【請求項２】
前記周期検出回路は、前記スイッチング素子のオフ期間に前記トランスに流れる電流が反転するタイミングから該スイッチング素子のスイッチング周期Ｔを求めるものである請求項１に記載のスイッチング電源装置。
【請求項３】
前記周期検出回路は、前記スイッチング素子のオン・オフ制御する駆動信号から該スイッチング素子のスイッチング周期Ｔを求めるものである請求項１に記載のスイッチング電源装置。
【請求項４】
直流入力電圧が印加されるトランスの一次巻線に直列接続されて前記直流入力電圧をオン・オフするスイッチング素子と、前記トランスの二次巻線に誘起される電圧を整流して直流出力電圧を生成する整流平滑回路と、前記直流出力電圧に応じて前記スイッチング素子のオン・オフを制御する制御回路とを具備し、
前記制御回路は、前記スイッチング素子のスイッチング周期を検出し、検出したスイッチング周期に従って前記スイッチング素子を流れる電流のピーク値を制限する入力補正回路を備えたスイッチング電源装置であって、
前記入力補正回路は、前記スイッチング素子のスイッチング周波数ｆを検出する周波数検出回路と、この周波数検出回路が検出したスイッチング周波数ｆから求められるスイッチング周期Ｔに応じた制御値Ｔ１／２（＝√Ｔ）を生成する演算回路と、この演算回路が求めた制御値Ｔ１／２に従って前記スイッチング素子を流れる電流のピーク値を制限する為の電流制限閾値ＶthＩＳを求める比較電圧生成回路とを含むことを特徴とするスイッチング電源装置。
【請求項５】
前記制御回路は、前記スイッチング素子のオン期間に流れる電流が前記直流出力電圧に応じて定まるフィードバック制御値に達したときに該スイッチング素子をオフすると共に、前記スイッチング素子のオフ期間に前記トランスに流れる電流が反転したときに該スイッチング素子をオンすることで前記トランスを介して流れる電流を共振させる擬似共振制御回路である請求項１から４のいずれか一項に記載のスイッチング電源装置。
【請求項６】
前記制御回路は、通常負荷時には前記スイッチング素子に流れる電流と前記直流出力電圧に応じて検出されるフィードバック制御値Ｖfbとを比較し、過負荷時には前記スイッチング素子に流れる電流と前記入力補正回路が生成した前記電流制限閾値ＶthＩＳを比較して前記スイッチング素子を強制的にオフすることで該スイッチング素子に流れる電流のピーク値を制限するものである請求項１から４のいずれか一項に記載のスイッチング電源装置。
【請求項７】
前記制御回路は、前記スイッチング素子に流れる電流に相当する検出電圧Ｖisを、前記フィードバック制御値Ｖfbまたは前記電流制限閾値ＶthＩＳの高い方の電圧と比較して前記スイッチング素子をオフするものである請求項６に記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力電圧の変動に対して過電流保護レベルを一定に保つようにしたスイッチング電源装置に関する。
【背景技術】
【０００２】
擬似共振型のスイッチング電源装置は、直流入力電圧が印加されるトランスの一次巻線に直列接続されて前記直流入力電圧をオン・オフするスイッチング素子を備える。このスイッチング素子は、例えばＩＧＢＴやパワーＭＯＳ-ＦＥＴからなる。更にこのスイッチング電源装置は、前記トランスの二次巻線に誘起される電圧を整流して直流出力電圧を生成する整流平滑回路を備え、前記直流出力電圧に応じて前記スイッチング素子のオン・オフを制御するように構成される。
【０００３】
前記スイッチング素子のオン・オフを制御する制御回路は、基本的には前記スイッチング素子のオン期間に流れる電流が前記直流出力電圧に応じて求められるフィードバック制御値に達したときに該スイッチング素子をオフする。そして前記制御回路は、前記スイッチング素子のオフ期間に前記トランスに流れる電流が反転したときに該スイッチング素子をオンすることで前記トランスを介して流れる電流を擬似的に共振させる。
【０００４】
このようにして前記スイッチング素子をオン・オフ制御する前記制御回路は、擬似共振制御回路と称される。そして前記スイッチング素子のオン・オフの繰り返しに伴って前記トランスの一次巻線に流れる電流により該トランスの二次巻線に電圧が誘起され、前記整流平滑回路により直流出力電圧が生成される。
【０００５】
ところで前記制御回路（擬似共振制御回路）には、前記スイッチング素子に流れる電流のピーク値を制限する過電流保護回路が設けられる。この過電流保護回路は、例えば特許文献１に紹介されるように前記スイッチング素子のオン時に該スイッチング素子に流れる電流を電流検出信号として検出する。前記過電流保護回路は、上記電流検出信号が予め設定した電流閾値を超えたときに過電流状態であると判断し、前記スイッチング素子を強制的にオフすることで該スイッチング素子を過電流から保護する役割を担う。
【０００６】
また前記特許文献１には、前記過電流保護回路の前記直流入力電圧に対する依存性を改善する手法が開示される。この手法は前記スイッチング素子のオン時に前記トランスの補助巻線に誘起される前記直流入力電圧に比例したパルス状のフォワード電圧を検出し、検出した前記フォワード電圧に応じて過電流保護の為の電流閾値を変更する。具体的には前記直流入力電圧が高くなる程、前記電流閾値を低く抑える入力補正制御を実行することで前記直流入力電圧の変化に対する過電流保護の依存性を小さくするものである。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００８−００５５６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで上述したスイッチング電源装置において、例えば１００Ｖ系および２００Ｖ系の電圧変動を含む交流８５〜２６４Ｖの広い入力電圧範囲で同じ出力電力を得るような場合、前記トランスの一次巻線に印加される直流入力電圧が高くなる程、前記スイッチング素子に流れる電流が小さくなる。これ故、前記スイッチング素子に流れる電流が前述した過電流保護の為の電流閾値よりも低い場合、前記直流入力電圧が高いときにはスイッチング電源装置の出力電力が増加する。するとこの出力電力の増加に伴って、例えば負荷側にストレスが掛かったり前記トランスが発熱する等の不具合が生じる。
【０００９】
このような不具合を防ぐには、例えば前述した特許文献１に紹介されるように前記直流入力電圧に比例して前記トランスの補助巻線に誘起されるパルス状のフォワード電圧に応じて過電流保護の為の前記電流閾値を大きく変更するようにすれば良い。しかし前記直流入力電圧の幅広い変化に対応させて前記電流閾値を大きく変更するには、例えば前記フォワード電圧の検出幅を広く設定する等、複雑な構成の入力補正回路が必要となることが否めない。
【００１０】
本発明はこのような事情を考慮してなされたもので、その目的は、直流入力電圧に比例してトランスの一次巻線に誘起されるフォワード電圧に代えて前記スイッチング素子をオン・オフするスイッチング周期に着目することで簡易に過電流保護の為の電流閾値である電流制限閾値を変更し、これによって前記直流入力電圧の変化に対する過電流保護の依存性を小さく抑えるようにした簡易な構成のスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【００１１】
上述した目的を達成するべく本発明に係るスイッチング電源装置は、直流入力電圧が印加されるトランスの一次巻線に直列接続されて前記直流入力電圧をオン・オフするスイッチング素子と、前記トランスの二次巻線に誘起される電圧を整流して直流出力電圧を生成する整流平滑回路と、前記直流出力電圧に応じて前記スイッチング素子のオン・オフを制御する制御回路とを具備し、
前記制御回路は、前記スイッチング素子のスイッチング周期を検出し、検出したスイッチング周期に従って前記スイッチング素子を流れる電流のピーク値を制限する入力補正回路を備えたスイッチング電源装置であって、
前記入力補正回路は、前記スイッチング素子のスイッチング周期Ｔを検出する周期検出回路と、この周期検出回路が検出したスイッチング周期Ｔに応じた制御値Ｔ１／２（＝√Ｔ）を生成する演算回路と、この演算回路が求めた制御値Ｔ１／２に従って前記スイッチング素子を流れる電流のピーク値を制限する為の電流制限閾値ＶthＩＳを求める比較電圧生成回路とを含むことを特徴としている。
【００１４】
前記周期検出回路は、例えば前記スイッチング素子のオフ期間に前記トランスに流れる電流が反転するタイミングから該スイッチング素子のスイッチング周期Ｔを求めてもよい。前記周期検出回路は、前記スイッチング素子のオン・オフ制御する駆動信号から該スイッチング素子のスイッチング周期Ｔを求めてもよい。
【００１５】
上述した目的を達成するべく本発明に係る他のスイッチング電源装置は、直流入力電圧が印加されるトランスの一次巻線に直列接続されて前記直流入力電圧をオン・オフするスイッチング素子と、前記トランスの二次巻線に誘起される電圧を整流して直流出力電圧を生成する整流平滑回路と、前記直流出力電圧に応じて前記スイッチング素子のオン・オフを制御する制御回路とを具備し、
前記制御回路は、前記スイッチング素子のスイッチング周期を検出し、検出したスイッチング周期に従って前記スイッチング素子を流れる電流のピーク値を制限する入力補正回路を備えたスイッチング電源装置であって、
前記入力補正回路を、例えば前記スイッチング素子のスイッチング周波数ｆを検出する周波数検出回路と、この周波数検出回路が検出したスイッチング周波数ｆから求められるスイッチング周期Ｔ（＝１／ｆ）に応じた制御値Ｔ１／２（＝√Ｔ）を生成する演算回路と、この演算回路が求めた制御値Ｔ１／２に従って前記スイッチング素子を流れる電流のピーク値を制限する為の電流制限閾値ＶthＩＳを求める比較電圧生成回路とを含むことを特徴としている。
【００１６】
前記制御回路は、前記スイッチング素子のオン期間に流れる電流が前記直流出力電圧に応じて定まるフィードバック制御値に達したときに該スイッチング素子をオフすると共に、前記スイッチング素子のオフ期間に前記トランスに流れる電流が反転したときに該スイッチング素子をオンすることで前記トランスの一次巻線を介して流れる電流を擬似的に共振させる擬似共振制御回路であるとよい。
前記制御回路は、通常負荷時には前記スイッチング素子に流れる電流と前記直流出力電圧に応じて検出されるフィードバック制御値Ｖfbとを比較し、過負荷時には前記スイッチング素子に流れる電流と前記入力補正回路が生成した前記電流制限閾値ＶthＩＳとを比較して前記スイッチング素子を強制的にオフすることで該スイッチング素子に流れる電流のピーク値を制限するようものであってよい。前記制御回路は、前記スイッチング素子に流れる電流に相当する検出電圧Ｖisを、前記フィードバック制御値Ｖfbまたは前記電流制限閾値ＶthＩＳの高い方の電圧と比較して前記スイッチング素子を強制的にオフするものであってよい。
【発明の効果】
【００１７】
上記構成のスイッチング電源装置によれば、トランスの一次巻線に直列接続されたスイッチング素子をオン・オフするスイッチング周期Ｔに着目し、このスイッチング周期Ｔに応じた制御値Ｔ１／２（＝√Ｔ）を演算により簡易に求める。そして上記制御値Ｔ１／２に従って前記スイッチング素子を流れる電流のピーク値を制限する為の電流制限閾値ＶthＩＳを求めて過電流保護を行う。従って本発明によれば直流入力電圧が大幅に変化するような場合であっても前記スイッチング素子に対する過電流保護を確実に行いながら、一定の出力電力を得ることが可能となる。
【００１８】
ちなみに上記構成のスイッチング電源装置における出力電力Ｐoは、前記トランスの一次巻線のインダクタンスをＬp、前記スイッチング素子に流れる電流のピーク値をＩpp、そして前記スイッチング素子のスイッチング周波数をｆとしたとき
Ｐo ＝ （１／２）・Ｌp・Ｉpp２・ｆ
として示される。
【００１９】
そして上式を電流のピーク値Ｉppについて解くと
Ｉpp ＝ ｛２Ｐo／（Ｌp・ｆ）｝１／２
＝ （１／ｆ）１／２・（２Ｐo／Ｌp）１／２
となる。
【００２０】
ここで上式中の（２Ｐo／Ｌp）１／２は仕様等によって定まるスイッチング電源装置の固有なものである。また前記スイッチング周波数ｆの逆数（１／ｆ）はスイッチング周期Ｔに相当するものである。従って前記（２Ｐo／Ｌp）１／２を定数Ｋとして表わすと一定の出力電力Ｐoを得る上での前記スイッチング素子に流れる電流のピーク値Ｉppは
Ｉpp ∝ Ｔ１／２・Ｋ
として示される。
【００２１】
故に、前述した如く前記スイッチング周期Ｔの平方根Ｔ１／２（＝√Ｔ）に従って求められる電流制限閾値ＶthＩＳを用いて前記スイッチング素子に流れる電流のピーク値Ｉppを制限すれば、前記直流入力電圧の大幅な変化に拘わることなく簡易に、且つ効果的に前記スイッチング素子に対する過電流保護を果たすことが可能となる。
【図面の簡単な説明】
【００２２】
【図１】本発明の一実施形態に係るスイッチング電源装置の概略構成図。
【図２】図１に示すスイッチング電源装置における入力補正回路の構成例を示す図。
【図３】入力電圧の変化に対するスイッチング周期Ｔおよびスイッチング周波数ｆの変化を示す図。
【図４】制御値Ｔ１／２（＝√Ｔ）と電流制限閾値ＶthＩＳとの関係を示す図。
【図５】本発明の別の実施形態に係るスイッチング電源装置の概略構成図。
【発明を実施するための形態】
【００２３】
以下、図面を参照して本発明の一実施形態に係るスイッチング電源装置について説明する。
【００２４】
図１は本発明の一実施形態に係るスイッチング電源装置１の概略構成図で、Ｔは一次巻線Ｐ１に直流入力電圧Ｖin_dcが印加されるトランスである。ちなみに前記直流入力電圧Ｖin_dcは、ダイオード・ブリッジ回路ＤＢを介して交流入力電圧Ｖin_acを整流した出力を平滑コンデンサＣ１を介して平滑化して生成される。前記スイッチング電源装置１は、基本的には前記トランスＴの一次巻線Ｐ１に直列接続されて前記直流入力電圧Ｖin_dcをオン・オフするスイッチング素子Ｑ１を備える。このスイッチング素子Ｑ１は、後述する制御回路２によりオン・オフされる、例えばパワーＭＯＳ-ＦＥＴやＩＧＢＴからなる。
【００２５】
更に前記スイッチング電源装置１は、前記スイッチング素子Ｑ１のオン・オフに伴って前記トランスＴの二次巻線Ｓ１に誘起される電圧を整流して直流出力電圧Ｖoutを生成する整流平滑回路３を備える。この整流平滑回路３は、例えば前記トランスＴの二次巻線Ｓ１に誘起される電圧を整流するダイオードＤ１と、このダイオードＤ１の出力を平滑化する平滑コンデンサＣ２とにより構成される。
【００２６】
ここで前記制御回路２は、基本的には前記直流出力電圧Ｖoutに応じて生成されたフィードバック制御値Ｖfbと、前記スイッチング素子Ｑ１に流れる電流に応じて生成された電流検出値Ｖisとに従って前記スイッチング素子Ｑ１のオン・オフを制御する役割を担う。具体的には前記フィードバック制御値Ｖfbは、予め設定された出力制御電圧と前記直流出力電圧Ｖoutとの誤差電圧からなり、フォトカプラＰＣを介して前記制御回路２にフィードバックされる。またスイッチング素子Ｑ１に流れる電流は、前記スイッチング素子Ｑ１に直列に接続されたシャント抵抗Ｒ４に生起される電圧として検出され、抵抗Ｒ３とコンデンサＣ７とからなるフィルタを介して前記電流検出値Ｖisに変換されて前記制御回路２に入力される。
【００２７】
そして前記制御回路２は、前記スイッチング素子Ｑ１のオン期間における前記フィードバック制御値Ｖfbと前記電流検出値Ｖisとを電流比較器５において比較し、前記フィードバック制御値Ｖfbが前記電流検出値Ｖisを上回ったときに前記スイッチング素子Ｑ１をオフする。具体的には電流比較器５は、前記フィードバック制御値Ｖfbが前記電流検出値Ｖisを上回ったとき、前記スイッチング素子Ｑ１をオン・オフ制御するフリップフロップ６をリセットする。
【００２８】
ちなみに上記フリップフロップ６は、セット時に［Ｈ］となり、リセット時に［Ｌ］となるＱ出力を前記スイッチング素子Ｑ１をオン・オフする駆動信号として出力するものである。このフリップフロップ６のリセット出力［Ｌ］が出力アンプ７を介して前記スイッチング素子Ｑ１の制御端子に印加されて該スイッチング素子Ｑ１がオフされる。
【００２９】
ここで前記スイッチング素子Ｑ１のオン期間に前記直流入力電圧Ｖin_dcに比例して前記トランスＴの補助巻線Ｐ２に生起されるパルス状の電圧ＶＰ２は、ダイオードＤ２を介して整流された後、平滑コンデンサＣ３を介して前記制御回路２の駆動電圧ＶＣＣとして該制御回路２に印加される。前記制御回路２はこの駆動電圧ＶＣＣを定電圧源４に入力することで該制御回路２の前記電流比較器５等の動作に必要な内部電源電圧Ｖregを生成する。
【００３０】
一方、前記トランスＴの補助巻線Ｐ２に生起されたパルス状の電圧ＶＰ２は、抵抗Ｒ１とコンデンサＣ４とからなるフィルタ回路を介して前記スイッチング素子Ｑ１のオフ期間におけるボトム検出用信号ＶＺＣＤとして前記制御回路２に入力される。このボトム検出用信号ＶＺＣＤは、ツェナーダイオードＺＤを介して所定電圧にクランプされた後、比較器からなるボトム検出回路８に与えられる。このボトム検出回路８は、前記ツェナーダイオードＺＤを介してクランプされた前記ボトム検出用信号ＶＺＣＤと、予め設定した基準電圧Ｖrefとを比較することで前記スイッチング素子Ｑ１のオフ期間に前記トランスＴに流れる電流が反転するタイミング、即ち、前記トランスＴに流れる電流のボトムを検出する役割を担う。
【００３１】
そして前記スイッチング素子Ｑ１のオフ期間に前記ボトム検出回路８において検出される電流の反転タイミングで１ショット回路９がトリガされ、この１ショット回路９の出力にて前記フリップフロップ６がセットされる。そして前記フリップフロップ６のセット出力［Ｈ］が前記出力アンプ７を介して前記スイッチング素子Ｑ１の制御端子に印加され、該スイッチング素子Ｑ１がオンされる。前記スイッチング素子Ｑ１に対する前記制御回路２の上述したオン・オフ制御動作である前記フリップフロップ６のセット・リセットが繰り返し実行されることで前記トランスＴの一次巻線Ｐ１に流れる電流が擬似的に共振し、該トランスＴの二次巻線Ｓ１に所定の電圧が誘起される。
【００３２】
さてこの実施形態に係るスイッチング電源装置１が特徴とするところは、前記スイッチング素子Ｑ１のスイッチング周期Ｔに応じて該スイッチング素子Ｑ１を流れる電流のピーク値Ｉppを制限する為の電流制限閾値ＶthＩＳを生成する入力補正回路１０を備える点にある。この入力補正回路１０は、例えば図２に示すように前記スイッチング素子Ｑ１のスイッチング周期Ｔを検出する周期検出回路１１と、この周期検出回路１１が検出した前記スイッチング周期Ｔに応じた制御値Ｔ１／２（＝√Ｔ）を求める演算回路１２とを備える。更に前記入力補正回路１０は、前記演算回路１２が求めた前記制御値Ｔ１／２に従って前記スイッチング素子Ｑ１を流れる電流のピーク値Ｉppを制限する為の前記電流制限閾値ＶthＩＳを求めて前記電流比較器５に与える比較電圧生成回路１３を備えて構成される。
【００３３】
具体的には前記周期検出回路１１は、例えば一定周期の高速クロック信号を用いて前記１ショット回路９が出力するパルス信号の周期Ｔを計測するように構成される。このパルス信号の周期Ｔの計測は、例えば該パルス信号の１周期に亘って前記高速クロック信号を計数することによって行われ、その計数値が前記スイッチング素子Ｑ１のスイッチング周期Ｔとして求められる。そして前記演算回路１２においては、前記スイッチング周期Ｔに対する平方根演算を実行して前記制御値Ｔ１／２（＝√Ｔ）を算出する。このようにして求められた前記制御値Ｔ１／２（＝√Ｔ）に対して前記比較電圧生成回路１３は、例えば所定の係数処理を施すことで前記電流制限閾値ＶthＩＳを
ＶthＩＳ ∝ Ｔ１／２・Ｋ
として生成する。
【００３４】
ちなみに前記スイッチング電源装置１において一定の出力電圧Ｖoutを生成する場合、前記スイッチング素子Ｑ１のスイッチング周波数ｆは、図３にその概念を示すように前記入力電圧Ｖin（Ｖin_acまたはＶin_dc）が高くなるに従って高くなる。逆に前記スイッチング周波数ｆの逆数（１／ｆ）で示される前記スイッチング素子Ｑ１のスイッチング周期Ｔは、図３に破線で示すように前記入力電圧Ｖin（Ｖin_acまたはＶin_dc）が高くなるに従って低くなる。従って前記スイッチング素子Ｑ１のスイッチング周波数ｆおよびスイッチング周期Ｔは、前記入力電圧Ｖin（Ｖin_acまたはＶin_dc）の変化に対応していると言える。
【００３５】
一方、前述した擬似共振により所定の出力電圧Ｖoutを生成するフライバック方式の前記スイッチング電源装置１における出力電力Ｐoは、前記トランスＴの一次巻線Ｐ１のインダクタンスをＬp、前記スイッチング素子Ｑ１に流れる電流のピーク値をＩpp、そして前記スイッチング素子Ｑ１のスイッチング周波数をｆとしたとき
Ｐo ＝ （１／２）・Ｌp・Ｉpp２・ｆ
として示される。
【００３６】
従って一定の出力電圧Ｖoutを得る上での前記電流のピーク値Ｉppは、上式から
Ｉpp ＝ ｛２Ｐo／（Ｌp・ｆ）｝１／２
＝ （１／ｆ）１／２・（２Ｐo／Ｌp）１／２
として求められる。
【００３７】
ここで上式中の（２Ｐo／Ｌp）１／２は、前記スイッチング電源装置１に対する仕様等によって定まる該スイッチング電源装置１の固有なものである。また前記スイッチング周波数ｆの逆数（１／ｆ）は前記スイッチング素子Ｑ１のスイッチング周期Ｔに相当するものである。従って前記（２Ｐo／Ｌp）１／２を定数Ｋとして表わすと、一定の出力電力Ｐoを得る上での前記スイッチング素子Ｑ１に流れる電流のピーク値Ｉppは
Ｉpp ∝ Ｔ１／２・Ｋ
となる。
【００３８】
故に、前記スイッチング周期Ｔの平方根として求められる制御値Ｔ１／２（＝√Ｔ）に応じて前記スイッチング素子Ｑ１に流れる電流のピーク値Ｉppを制限する電流制限閾値ＶthＩＳを設定すれば、これによって前記スイッチング素子Ｑ１に流れる電流を制限し、該スイッチング素子Ｑ１を過電流から保護することが可能となる。
【００３９】
前記入力補正回路１０は、上述した知見に基づいて前述したように前記スイッチング素子Ｑ１のスイッチング周期Ｔまたはスイッチング周波数ｆに応じて前記電流制限閾値ＶthＩＳを設定するように構成される。この結果、前記スイッチング素子Ｑ１を過電流から保護しながら前記入力電圧Ｖinの変化に拘わることなしにその出力電力Ｐoを一定に保つことが可能となる。しかも前記スイッチング素子Ｑ１のスイッチング周期Ｔに着目し、演算処理によって前記電流制限閾値ＶthＩＳを求めるだけなのでその処理が簡単であり、また該電流制限閾値ＶthＩＳの設定精度も十分に高くすることができる。
【００４０】
ここで上述した如くして設定される前記電流制限閾値ＶthＩＳは、通常負荷時に検出される前記フィードバック制御値Ｖfbよりも高く設定され、過負荷状態となったときに検出される前記フィードバック制御値Ｖfbよりも低くなるように設定される。従って通常負荷時には、図４に示すように前記電流制限閾値ＶthＩＳが前記フィードバック制御値Ｖfbよりも高いので（ＶthＩＳ＞Ｖfb）、前記電流比較器５においては前記スイッチング素子Ｑ１に流れる電流に相当する前記電流検出値Ｖisと前記直流出力電圧Ｖoutに応じた前記フィードバック制御値Ｖfbとを比較する。そして前記電流比較器５は、前記電流検出値Ｖisが前記フィードバック制御値Ｖfbに達したときに前記フリップフロップ６をリセットする信号を出力して前記スイッチング素子Ｑ１をオフする。
【００４１】
これに対して過負荷状態のときには、図４に示すように前記フィードバック制御値Ｖfbが前記電流制限閾値ＶthＩＳよりも高くなる（ＶthＩＳ＜Ｖfb）。この結果、前記電流比較器５においては前記スイッチング素子Ｑ１に流れる電流に相当する前記電流検出値Ｖisと前記電流制限閾値ＶthＩＳとを比較する。そして前記電流比較器５は、前記電流検出値Ｖisが前記電流制限閾値ＶthＩＳに達したときに前記フリップフロップ６をリセットする信号を出力して前記スイッチング素子Ｑ１を強制的にオフする。この結果、前記スイッチング素子Ｑ１を流れる電流のピーク値Ｉppが前記電流制限閾値ＶthＩＳに制限され、これによって前記スイッチング素子Ｑ１に対する過電流保護が実行される。
【００４２】
尚、本発明は上述した実施形態に限定されるものではない。例えば図５に本発明に係るスイッチング電源装置１の別の実施形態を示すように、前記入力補正回路１０におけるスイッチング周期Ｔの検出を前記フリップフロップ６のＱ出力、つまり前記スイッチング素子Ｑ１をオン・オフする制御信号に基づいて行うようにしても良い。また前記制御値Ｔ１／２（＝√Ｔ）に対応する前記電流制限閾値ＶthＩＳをＲＯＭ等からデジタル的に求め、これをＤ／Ａ変換して前記電流比較器５に設定することも可能である。その他、本発明はその要旨を逸脱しない範囲で種々変形して実施することができる。
【符号の説明】
【００４３】
Ｔ  トランス
Ｐ１  一次巻線
Ｐ２  補助巻線
Ｓ１  二次巻線
Ｑ１  スイッチング素子
１  スイッチング電源装置
２  制御回路（擬似共振制御回路）
３  整流平滑回路
４  定電圧源
５  電流比較器
６  フリップフロップ
７  出力アンプ
８  ボトム検出回路
９  １ショット回路
１０  入力補正回路
１１  周期検出回路（周波数検出回路）
１２  演算回路
１３比較電圧生成回路
【図１】
0006485047.tif 000002
【図２】
0006485047.tif 000003
【図３】
0006485047.tif 000004
【図４】
0006485047.tif 000005
【図５】
0006485047.tif 000006