(57)【特許請求の範囲】
【請求項１】
複数の接続パッドを有するダイ（２１６）と、複数の接続素子を支持するダイ基板（２１８）と、リード線とを備えたダイパッケージの製造方法であって、
前記リード線の金属コア（１０）を前記ダイの接続パッドおよび前記ダイ基板の前記接続素子に取り付けるステップと、
前記金属コアを共形の誘電体層（２０）で被覆するステップと、
前記金属コア（１０）を被覆する薄型誘電体層が残った状態で、前記リード線に沿った規定領域（２２）において所定の深さまで前記誘電体層を選択的に除去または切除するステップと、
前記リード線の電気的特性を選択的に変更するために、前記誘電体層を金属被覆して前記誘電体層を覆う外側の金属層（４０）を形成するステップと
を有する製造方法。
【請求項２】
前記誘電体層（２０）を選択的に除去または切除するステップは、レーザーアブレーション、感光性誘電体のフォトレジストベースのパターニング、誘電材料の機械的、化学的または熱的除去を含む請求項１に記載の製造方法。
【請求項３】
前記金属層（４０）は、レーザーアブレーション、機械的、化学的または熱的除去によりパターニングされる請求項１または２に記載の製造方法。
【請求項４】
複数の接続パッドを有するダイ（２１６）と、
複数の接続素子を支持するダイ基板（２１８）と、
前記ダイの接続パッドと前記ダイ基板の前記接続素子とに取り付けられる第１のコア径を持つ第１の金属コア（１０）と、前記第１の金属コア（１０）を被覆する共形の誘電体層（２０）を有する第１のリード線（２１２、２１４）とを備え、
前記第１のリード線の電気的特性を選択的に変更するために、前記誘電体層は、前記第１のリード線の長さ方向に沿って変化がある第１の誘電体厚と、前記誘電体層を被覆する外側の金属層（４０）とを有し、
前記誘電体層（２０）は、前記第１のリード線に沿った規定領域（２２）に前記第１の金属コアを被覆する薄型誘電体層が残った状態で、所定の厚さにパターニングまたは形成され、。
前記ダイ基板は、ＢＧＡパッケージを形成するためのビアを含むことを特徴とするダイパッケージ。
【請求項５】
前記第１の誘電体厚より薄型の第２の誘電体層（３０）が前記誘電体層（２０）に施用された請求項４に記載のダイパッケージ。
【請求項６】
前記誘電体層は金属被覆され、前記金属層（４０）は接地接続された請求項４または５に記載のダイパッケージ。
【請求項７】
前記金属層は、前記第１のリード線の誘導特性を修正するためにパターニングされた請求項６に記載のダイパッケージ。
【請求項８】
前記第１のリード線および第２のリード線（２、４）が位相合わせされている場合において、前記第１のリード線および前記第２のリード線は、コア径を持つ金属コアと、前記金属コアを被覆する誘電体厚を持つ誘電体層とを備え、
前記第１のリード線（２）のループ高さは、前記ダイ（１）上のそれぞれの前記接続パッド（５）と前記ダイ基板（６）上の前記接続素子（７）との間の直線距離の差に拘らず、前記第１のリード線のリード線の長さが前記第２のリード線（４）のリード線の長さに整合するように選択された請求項４から７のいずれか一項に記載のダイパッケージ。
【請求項９】
前記第１のリード線のループ高さは、前記第２のリード線のリード線長さと異なる請求項８に記載のダイパッケージ。
【請求項１０】
前記誘電体層および／または前記金属層は、減衰および／または位相に関して周波数の関数としての電気的応答の修正を可能にするためのＥＭ擾乱をもたらすように構築される請求項１から９のいずれか一項に記載のダイパッケージ。
【請求項１１】
請求項４から１０のいずれか一項に記載のダイパッケージを含むＢＧＡパッケージ（２１０）。
【発明の詳細な説明】
【技術分野】
【０００１】
ダイパッケージ用のリード線において、インダクタンスおよび静電容量の変更と所望の配線特性に合わせた最適化を含む電気的特性のより良い制御を可能にし、誘電体または金属被覆の選択的適用によって修正することができる。いくつかの実施形態において、信号の位相合せは、リード線の長さの整合または他の電気的特性を選択的に変えるレイアウト変更によって行われる。
【背景技術】
【０００２】
電子機器およびコンポーネントは、日々、動作速度や、動作する周波数範囲が増大している。一般的な半導体パッケージタイプは、基板またはリードフレームの接続にワイヤボンドを使用しているが、ワイヤボンドは、電子機器のプリント回路基板（ＰＣＢ）への接続用として、二次レベル配線、ビア、基板またはパッケージトレース、半田ボール等に接続できる。
【０００３】
しかし、パッケージにおけるリード線は、信号の位相伝送特性、誘導または静電容量を含む特定の電気的特性に関して最適化されていないことがある。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
先行技術の課題と欠点に鑑み、本発明の目的は、特定の電気的（特に容量および／または誘導）特性において最適化され、ダイの接続パッドをダイ基板の接続素子に接続する少なくとも１つのリード線を備えたダイパッケージを提供することである。
【課題を解決するための手段】
【０００５】
当業者には周知の上記および他の目的は本発明により達成され、本発明は、複数の接続パッドを有するダイと、複数の接続素子を支持するダイ基板と、第１のコア径を持つ第１の金属コアを有する第１のリード線と、第１の金属コアを被覆し、その長さ方向に沿って変化がある第１の誘電体厚を持つ誘電体層を備えたダイパッケージを対象とする。
【０００６】
さらに、本発明は、複数の接続パッドを有するダイと、複数の接続素子を支持するダイ基板と、第１のコア径を持つ第１の金属コアを有する第１のリード線と、第１の金属コアを被覆する第１の誘電体厚を持つ誘電体層と、誘電体層を少なくとも部分的に被覆する外側金属層を備えたダイパッケージを対象とする。
【０００７】
誘電体層および／または金属層は、リード線の所与の領域において、リード線の電気的特性を選択的に修正するように構築またはパターニングされてもよい。特に、減衰および／または位相について周波数の関数としての電気的応答の修正を可能にするＥＭ擾乱を起こしてもよい。
【０００８】
従属請求項は、本発明のより効果的な実施形態を対象とする。
【図面の簡単な説明】
【０００９】
【図１】様々な誘導および静電容量の要求に合わせて最適化された誘電体および金属で被覆されたリード線を形成するための構造および方法を示す図である。
【図２】ループ高さは異なるがインピーダンスおよび信号位相がより良く整合するように長さが整合している２つのリード線の平面図を示す図である。
【図３】ループ高さは異なるがインピーダンスおよび信号位相がより良く適合するように長さが適合している２つのリード線の側面図を示す図である。
【図４】外側の接地接続された金属被覆を有する誘電体被覆リード線の製造方法の手順を示す図である。
【図５】外側の接地接続された金属被覆を有する誘電体被覆リード線のサブトラクティブ法による製法を示す図である。
【図６】外側の接地接続された金属被覆を有する誘電体被覆リード線を用いるＢＧＡパッケージを示す図である。
【図７】外側の接地接続された金属被覆を有する誘電体被覆リード線を用いるリードフレームパッケージの一部を示す図である。
【発明を実施するための形態】
【００１０】
図１からわかるように、半導体ダイパッケージに適したリード線は、外側の接地接続された金属被覆を有する誘電体被覆された金属コアにより形成することができる。図１に示すように、初期状態で均質な誘電体または金属被覆は、電気的特性を調整するために選択的に修正することができる。これらの調整は、主に、静電容量の変化（誘電体除去による）またはインダクタンスの変化（金属除去による）をもたらす場合がある。いくつかの実施形態において、ループは、選択的パターニングをより良く安定させるために、実質的に平坦な部分を持つように形成することができる。これらの調整は、必要に応じ単一のリード線、一群のリード線、または、全リード線を１パッケージにして行うことができる。具体的には、その長さ方向に沿って異なる厚さを持つリード線が作製されるか、または、代替的あるいは付加的に、リード線の電気的特性を選択的に修正するために、リード線の長さ方向の一部に沿って完全に金属が減少または除去されたリード線が作製される。
【００１１】
電気的修正のプロセスは、リード線の金属コア１０をダイと基板接続パッドに取り付けることから開始される。金属コアは、誘電体２０で被覆され（Ｓ１）、誘電体２０ は、リード線に沿った規定領域２２において、レーザーアブレーション、感光性誘電体のフォトレジストベースのパターニング、または、誘電体材料の機械的、化学的もしくは熱的除去によって誘電体を所定の深さまで選択的に除去または切除（金属コアを被覆する薄い誘電体層は残しながら）することにより、パターニング（Ｓ２）することができる。誘電体層２０が完全に除去されて金属コア１０が露出した場合、第２のより薄い誘電体層３０が施されてもよい（Ｓ３）。誘電体層は金属被覆され（Ｓ４）、金属４０は接地接続される。次に、この金属４０は、レーザーアブレーション、機械的、化学的または熱的除去を用いてパターニングされる（Ｓ５）ことができ、それにより、主に誘導特性に関する電気的特性が変化することになる。
【００１２】
ループ高さは異なるが、インピーダンスおよび信号位相がより良く整合するように長さが整合している２つのリード線２、４の平面図と側面図をそれぞれ示した図２および図３からわかるように、他のリード線の特性についても電気的特性が最適化または改善するように選択的に調整することができる。ギガヘルツ周波数で信号を受信または送信するダイの場合、リード線の長さにおけるミクロンスケールの差は、別々のリード線間の信号位相に多大な不整合を招きうる。位相は、図１で説明したように、静電容量もしくは誘導特性の調整によって、または、位相合せが必要な信号線に対して全体的なリード線の長さが同じになるようにループ高さを調整することによって、より良く整合させることができる。理解されるように、リード線構造およびパターニングを含むリード線長さまたは電気的特性への変更の組み合わせは、単独または必要に応じ組み合わせて使用することができる。具体的には、第１のリード線２のループ高さが第２のリード線４のリード線長さと異なるように位相合せされた第１のリード線と第２のリード線とを作製することができ、第１のリード線２のループ高さは、ダイ１上のそれぞれの接続パッド５とダイ基板６上の接続素子７との間の直線距離の差に拘らず、第１のリード線２のリード線の長さが第２のリード線４のリード線の長さに整合するように選択される。    
【００１３】
【表１】
0006450378.tif 000002
【００１４】
表１は、上述のようにして製作された５０オームのリード線の異なる周波数における位相を示し、リード線の長さに５０ミクロンの差がある場合の影響を示している。用途によっては、位相における何分の１度の差が性能の損失をもたらす場合がある。この例では３０ギガヘルツおよび６０ギガヘルツにおける性能が影響を受ける。
【００１５】
誘電体および金属で被覆されたリード線は、それらの誘電体または金属層（複数）において、ＥＭ擾乱をもたらすように構成することができ、これにより、遅延、カップリングまたはフィルタ特性等のよく知られる電気的応答をもたらす減衰および／または位相に関して、周波数の関数としての電気的応答を修正することができる。構造的な誘電体と金属層の多層化は可能であり、当業者によく知られた楕円応答を生成することができる。一旦、誘電体２０が被着されると、多様な方法により膜をパターニングすることができ、そのような方法は、特にフィーチャー解像度、側壁プロファイルおよび深さ等の属性に基づいて選択することができる。これらの方法の例は、レーザー、プラズマおよびリソグラフィーである。
【００１６】
いくつかの実施形態において、電気的特性は、半導体ダイパッケージングに使用される誘電体被覆リード線を、異なる誘電体厚を有するように形成することによって調整することができる。誘電体被覆の回数と製造ステップを変えることによって厚型、薄型および中間厚型が可能である。コア径と誘電体厚の両方を変えることができる。いくつかの実施形態において、例えば金属コア１０を覆う独立した誘電体材料２０、３０は、接地接続可能な金属被覆４０に覆われることによって、被覆誘電体の組成も変えることができる。これは、例えば、優れた蒸気バリア、酸素分解耐性等を有する高性能誘電体３０が、低コストの誘電体材料２０の厚い層の上に薄く被覆することを可能にする。さらに別の実施形態において、異なる厚さの誘電体の多数の層が、薄い金属層によって分離され、最外金属層は接地接続されてもよい。
【００１７】
一般に、薄い誘電体層は電力線用に適合する低インピーダンスを提供し、厚い誘電体層は、信号の伝送品質のために好適で、外側の金属層は同じ接地に接続される。コア径と誘電体厚の組み合わせが可能であり、２以上のインピーダンスを達成するために、一連のそのようなステップが実行されてもよいことに留意されたい。いくつかの実施形態において、電力処理能力を増加させ、電力線温度を下げ、および／または、接地電位の変動または電力低下を悪化させることになる電源および接地線へのインダクタンスをさらに減少させるために、電力線に大径のコアを備えることが望ましい。３以上の異なる誘電体厚を有するリード線を備えることが多くのパッケージに効果的であるため、中間厚さの誘電体層も有用である。電力伝導を最大化するために、中間の誘電体厚を有するリード線を使用して、実質的に異なるインピーダンスの負荷を電源に接続する。例えば、１０オームの電源が２０オームのリード線で４０オームの負荷に接続されてもよい。さらに、誘電体のコストが高くなることがあるため、リセット等の重大な状態が少ない状態で、電力リード線より厚みが大きいが（中間）より少ない厚みの誘電体層でリード線を被覆できる状態で、厚い誘電体を用いて、重要な信号経路と重要な信号リード線とを相互接続してもよい。これは、誘電体被覆の材料コストと時間を削減するために有効である。
【００１８】
各リード線の所望の特定インピーダンス値を達成するために、ワイヤボンド直径と組み合わせた誘電体被覆の厳密な厚さを選択することができる。
【００１９】
【数１】
0006450378.tif 000003
【００２０】
同軸線の特性のインピーダンスが式（１）に表されており、式（１）において、Ｌはユニット長ごとのインダクタンスであり、Ｃはユニット長ごとの静電容量であり、ａはボンドワイヤの直径であり、ｂは誘電体の外径であり、εΓは同軸誘電体の比誘電率である。
【００２１】
図４に示されるように、一実施形態において、外側の接地接続された金属被覆を有する誘電体被覆リード線の製造は、以下のステップを用いて進行できる。接続パッドが、ダイおよび基板上で洗浄され（５０）、ワイヤボンダを用いてダイが接続パッドに接続される（５１）。任意で、第２の直径のワイヤ（電力接続に適した、より大径のワイヤ）が取り付けられてもよいし（５２）、選択的な被覆を可能にするためにダイの領域がマスキングされる（５３）か、または、保護されてもよい。同一または異なる組成の誘電体の１以上の層が被覆されてもよく（５４）、次の誘電体被覆ステップで被覆された接地接続へのアクセスを可能にするために、選択的に誘電体部分に対してレーザーまたはサーマルアブレーションまたは化学的除去が行われる（５５）。いくつかの実施形態では接地ビアの必要性を排除することができるため、このステップは任意である。仮想ＲＦ接地は容量カップリングによって達成できるため、高周波数で稼動するダイに適する。次に、金属被覆（５７）が行われ、リード線の最外メタライズ層を形成する金属層で誘電体を被覆し、同時にリード線の接地接続を行う。このプロセス全体を多数回繰り返してもよく（５８）、それは、選択可能な被覆技法を用いる実施形態に有効であり、また、多数のダイまたは複雑かつ異なるインピーダンスのリード線を用いる実施形態では特に有効である。最終ステップにおいて、非キャビティパッケージに関しては、リード線を封止するためにオーバーモールドを使用することができる（５９）。別の実施形態および付加的もしくは変形例の方法ステップは、米国特許出願公開第２０１２００６６８９４号明細書および米国特許第６，７７０，８２２号明細書に記載されており、それらの開示を参照して用いてもよい。
【００２２】
特定の実施形態において、説明された過程への変更および追加が可能である。例えば、誘電体の共形被覆は、化学的（電気泳動）、機械的（表面張力）、触媒（プライマー）、電磁［ＵＶ、ＩＲ］、電子線、その他適切な技法によって達成することができる。電気泳動ポリマーは、それらがプロセスパラメータを調整することにより、および／または電気泳動塗布液に単純に添加剤、濃度、化学的、熱的またはタイミングの変更を施すことによって容易に厳密な厚さに被覆できる自己抑制反応に依存するため、特に有利である。
【００２３】
別の実施形態において、誘電体を予備被覆したボンドワイヤを用いてリード線を形成してもよい。市販の被覆ワイヤは、例えば５０オームのリード線を製造するために必要な誘電体厚よりも典型的に薄いため、所望のインピーダンスを設定するために誘電体厚を増加させて、上記に説明した誘電体被覆ステップを用いることができる。これらの予備被覆ワイヤの使用は、同軸を形成するために必要な他のプロセスステップを単純化し、必要な被覆誘電体のより薄い層と、接地ビアを形成するためのより迅速な処理時間を可能にする。予備被覆ボンドワイヤは、空間が狭いまたは交差するリード線の短絡を防止するために使用することができる。特定の実施形態において、予備被覆ボンドワイヤは、選択的パターニング技法を可能にするために感光性材料で製造された誘電体を有していてもよい。
【００２４】
別の実施形態において、誘電性パリレンを使用することができる。パリレンとは、水分バリアおよび誘電体バリアとして使用される、多様な化学蒸着ポリ（ｐ−キシリレン）ポリマーの商標名である。パリレンは、修正パリレン被覆システムを用いた成長抑制縮合反応で形成できるものであり、該システムにおいて、ダイ、基板およびリード線は感光板に整列し、それがＥＭ放射（ＩＲ、ＵＶまたはその他）を厳密に衝突させ、選択的な誘電体の成長速度を提供する。これが、コンタクトビア形成、パリレンのバルク除去等のプロセスの必要性を効果的に低減または排除できる。
【００２５】
パリレンおよびその他の誘電体は、酸素、水蒸気および熱が存在する場合、酸素切断による分解を受けることが知られている。損傷は、真に密封性の界面を形成できる３−５ミクロン厚さの薄膜層で優れた蒸気酸素バリアを形成する金属層によって制限することができる。代替的に、電気的、熱的または機械的要求により、金属が選択的に除去されている場合、または金属が特定領域に被覆していない場合、広範なポリマー系蒸気酸素バリアの使用が可能であり、中でもポリビニルアルコール（ＰＶＡ）は広範に使用される１つのポリマーである。これらのポリマーは、グロブトッピング処理、スクリーン印刷処理、ステンシル処理、ガントリー分配処理、酸素またはＨ２Ｏ蒸気環境に曝されるパリレン表面に噴霧処理されてもよい。有利には、蒸気バリアポリマーの使用は、使用しなければ高コストのパリレンまたは他の酸素感応物のきわめて厚い層が必要とされるため、コスト削減戦略の一環となりうる。
【００２６】
理解されるように、説明した全ての方法ステップは、種々の選択可能な被覆技法の利点を享受する。選択可能な被覆は、物理的マスキング、指向性ポリマー蒸着、フォトレジスト法、または、被覆時に、金属コア、誘電体層または他の最外層において、異なる被着厚さを保証する任意の他の適切な方法を用いてもよい。選択可能な被覆では、リード線の構築がアディティブ法で可能であるが、サブトラクティブ法も可能であり、サブトラクティブ法では、異なるインピーダンスの配線を形成するため誘電体または金属が除去される。例えば、１以上のダイが配置されたパッケージが、全パッケージとデバイスパッドの相互接続用に適宜ワイヤボンド接合されてもよい。ダイパッケージの製造に関するステップと構造を示す図５に関連して見られるように、誘電体被覆２００はワイヤボンド金属導体２０２の上に厚さＸ−Ａに被覆することができる（ステップＡ）が、Ａは二次配線インピーダンスに必要とされる誘電体の厚さである。二次インピーダンスワイヤボンド誘電体は例えばエッチングステップによって除去される（ステップＢ）ことができ、続いて第２の被覆２０４が被覆（ステップＣ）、それに続いて両配線の金属被覆２０６が行われる（ステップＤ）。このサブトラクティブプロセスにより、２つの独立したインピーダンスのワイヤボンドが作製される。
【００２７】
図６に示した実施形態において、誘電体と、明確に定義された調整可能なリード線の電気的特性を持つ金属被覆リード線２１２、２１４とを含むボールグリッドアレイ（ＢＧＡ）パッケージについて説明する。
【００２８】
ＢＧＡは、集積回路に広く使用されている表面実装パッケージングであり、ＢＧＡの底面全体を接続パッドに使用することができるため、一般に、デュアルインライン、リードフレームまたはその他のフラットパッケージよりも多数の相互接続ピンを提供できる。多くの種類のＢＧＡパッケージにおいて、ダイ２１６は接続パッドに接続された充填可能なビア２２０を有する基板２１８に取り付けられている。ワイヤボンド２１２、２１４は頂部側ダイ２１６をパッド／ビア２２０に接続するために使用することができ、結果として基板の頂部側から底部への電気接続を提供する。ＢＧＡパッケージでは、半田ボール２２２がパッケージの底部に取り付けられ、プリント回路基板またはその他の基板への半田付けまでは粘着質の束で定位置に保持される。本明細書で説明されるように、従来型ＢＧＡパッケージのワイヤボンドは、誘電体層と外側接地接続可能な金属層を有する改良されたリード線で置き換えることができる。リード線は内側コアおよび外側金属層の上に異なる誘電体厚を持つことができ、また、誘電体層厚に部分的に基づいて別々の、または良く適合するように選択できる特定のインピーダンスを持つように選択的に最適化することができる。図６に見られるように、長いリード線２１２と短いリード線２１４の両方がサポートされる。
【００２９】
より詳細には、改良されたＢＧＡパッケージの組み立てにおいて、基板のビアに隣接しビアの周りに形成された接続パッドを支持する基板に対して、ダイの表面を上にした取り付けを要求する場合がある。この組立体は、各々必要な配線向けに適宜ワイヤボンド接合され、ワイヤボンドは基板上の接続パッドとダイ上の接続パッドの間に形成される。低周波数および電力入力は低周波数信号リード線に接続されるが、高周波数入力と出力は高周波数信号リード線に接続される。いくつかの実施形態において、低周波数および電力入力のリード線は、高周波数信号リード線とは異なる厚さを有してもよい。そして、組立品は、基本的に共形の誘電体材料で被覆される。低コスト、真空蒸着の容易さ、および優れた性能特性のために、パリレンが使用される。リードフレーム取付位置付近の誘電体層の一部分は、接地接続点または接地シールド層への電気的な接続を行うためにエッチング、熱的劣化、レーザーアブレーションによって選択的に除去される。同様に、接地接続を可能にするために、誘電体層の一部分が、ダイ接続パッド付近で除去される。誘電体層上への金属被覆層の施工に続いて、構造上の接地接続がなされ、接地シールドを形成する。好ましい金属層の厚さは、皮層深さとＤＣ耐性の点を考慮して選択されるべきであり、銀、銅または金等の優れた導電体から主に構成されるべきである。殆どのアプリケーションに対して、機能性の点では１ミクロンの被覆厚さで十分であるが、より厚い被覆は、リード線間のクロストークの低減に役立つ。これらの被覆は、リソグラフィーまたは他のマスキング法と、めっきまたは他の選択可能な被覆法の組み合わせにより、規定領域に施すことができる。パッケージは、ダイ上にオーバーモールドまたは蓋を配置し、次にダイシング（シンギュレーション）および検査を経て完成することができる。
【００３０】
別法として、図７に示した実施形態において、ダイからリードフレームへ延出するワイヤボンドを含むダイパッケージ３００をベースとした低コストなリードフレームは、個々のパッケージサイトの二次元アレイと外側フレーム部分を含むリードフレームストリップを形成することによって製造することができる。リードフレームの加工は従来型であり、別個のリード線のエッチング、打ち抜き加工または電着により形成することができる。リードフレームストリップは、射出成形またはトランスファー成形装置を含むが、これらに限定されないモールドに配置することができる。市販のエポキシモールドコンパウンド等の好ましくはプラスチック製の適切な誘電体材料が、リードフレーム／モールド材料複合体構造を達成するためにモールド内に射出、圧送または移送される。モールド材料の特性は、それらの比誘電率、誘電正接および電気的分散特性ならびにそれらの温度、湿度および他の機械的な性能属性が重要である。
【００３１】
結果として得られる複合リードフレームストリップ上の各パッケージサイトは、モールド離型剤および／またはバリを除去されて、リードフレームの露出した金属部分の上の金属仕上げの被覆用に準備される。これは、浸漬または電気めっき等のめっき技法によって達成することができるものであり、金属は腐食抑制とワイヤボンド接合を容易にするために選択される。そのような仕上げの一例は、ニッケルの薄膜層（保護用）に続いた、金の層（付加的な保護とワイヤボンドの能力）である。次に、結果として得られる成形されたリードフレームストリップの各パッケージサイトには必要なダイが配置されて底部に取り付けられ、ダイ取り付け材料は、特定のパッケージング用途に対応する機械的および熱的特性によって選択される。次に、結果として得られる組立品は各々必要な配線向けに適宜ワイヤボンド接合され、ワイヤボンドはリードフレーム上のリード線とダイ上の接続パッドの間に形成される。低周波数および電力入力は低周波数信号リード線に接続され、他方で、高周波数入力および出力は高周波数信号リード線に接続される。いくつかの実施形態において、低周波数および電力入力は、高周波数信号リード線とは異なる厚さであってもよい。
【００３２】
前述のＢＧＡパッケージ２１０と同様に、配置後のリードフレームストリップは、パリレンを含む基本的に共形の誘電体材料で被覆される。パリレンの場合、最終的にＰＣＢに取り付けられるリード線部分への被覆を防止するために、アクリル系接着剤が付いた真空対応ポリイミド、または、同様の材料等のテープでパッケージの底部をマスキングすることが好ましい。これは、後続ステップにおいて、より容易な半田付けを可能にする。リードフレームの取り付け位置付近の誘電体の一部分は、接地接点または接地シールド層への電気的な接続を行うために、エッチング、熱的劣化またはレーザーアブレーションによって選択的に除去される。同様に、ダイ接続パッド付近の誘電体層の一部分が、接地接続を可能にするために除去される。誘電体層の上からの金属被覆層の塗布に続いて、構造的な接地接続が施され、接地シールドを形成する。好ましい金属層の厚さは、ＤＣ耐性の点と皮層深さを考慮して選択されるべきであり、銀、銅または金等の優れた導電体から主に構成されるべきである。殆どの用途において、機能性の点では１ミクロンの被覆厚さが適切であるが、より厚い被覆は、リード線間のクロストークを低減するのに役立つ。これらの被覆は、リソグラフィーまたはその他のマスキング法と、めっきまたは他の選択可能な被覆法の組み合わせで、規定領域に加えることができる。パッケージは、ダイ上にオーバーモールドまたは蓋を配置し、次にダイシング（シンギュレーション）および検査を経て完成される。
【００３３】
特に、本発明は、複数の接続パッドを有するダイと、複数の接続素子を支持するダイ基板と、第１のコア径を持つ第１の金属コアを有する第１のリード線と、リード線の長さ方向に沿って変化がある第１の誘電体厚を持ち、かつ、第１の金属コアを被覆する誘電体層とを備えたダイパッケージを対象とする。
【００３４】
さらに、本発明は、複数の接続パッドを有するダイと、複数の接続素子を支持するダイ基板と、第１のコア径を持つ第１の金属コアを有する第１のリード線と、第１の誘電体厚を持つ第１の金属コアを被覆する誘電体層と、誘電体層を少なくとも部分的に被覆する外側の金属層とを備えたダイパッケージを対象とする。
【００３５】
ダイパッケージは、ＢＧＡパッケージまたはリードフレームパッケージの少なくとも一部であってもよい。
【００３６】
さらに、本発明は、複数の接続パッドを有するダイと、複数の接続素子を支持するダイ基板と、各リード線がコア径を持つ金属コアとを有している、位相合わせされた第１のリード線および第２のリード線と、金属コアを被覆する誘電体厚を持つ誘電体層とを備え、第１のリード線のループ高さは第２のリード線のリード線長さとは異なり、第１のリード線のループ高さは、ダイ上のそれぞれの接続パッドとダイ基板上の接続素子との間の直線距離の差に拘らず、第１のリード線のリード線長さが第２のリード線のリード線長さに整合するように選択されるダイパッケージを対象とする。
【００３７】
さらに、本発明は、複数の接続素子を支持するダイ基板と、第１のコア径を持つ第１の金属コアを有する第１のリード線と、その長さ方向に沿って変化がある第１の誘電体厚を持つか、または、誘電体層を少なくとも部分的に被覆する外側の金属層を持つか、または、上記両方を持って電気的応答の擾乱をもたらす、第１の金属コアを被覆する誘電体層とを備えるデバイスブロックを対象とする
【００３８】
上記のデバイスブロックにおいて、応答の擾乱は、電気的な遅延、カップリングおよび／またはフィルタ特性であってもよい。
【図１】
0006450378.tif 000004
【図２】
0006450378.tif 000005
【図３】
0006450378.tif 000006
【図４】
0006450378.tif 000007
【図５】
0006450378.tif 000008
【図６】
0006450378.tif 000009
【図７】
0006450378.tif 000010