(57)【特許請求の範囲】
【請求項１】
電圧印加によって発振する振動子、又は自己発振して発振信号を生成する発振器が接続されるとマスタクロック信号を生成するクロック生成装置であって、
前記振動子の一端が接続される又は基準電位が印加される第１端子と、
前記振動子の他端又は前記発振器が接続される第２端子と、
前記第１及び前記第２端子に電圧を印加することにより第１クロック信号を生成する第１クロック信号生成部と、
前記第２端子を介して前記発振信号が供給された場合に前記発振信号に基づき第２クロック信号を生成する第２クロック信号生成部と、
前記第１クロック信号及び前記第２クロック信号のうちの一方を前記マスタクロック信号として出力する出力部と、
前記マスタクロック信号のパルス数をカウントするカウンタと、
前記第１端子及び前記第１クロック信号生成部を接続又は非接続とする第１接続切替部と、
前記第２端子を前記第１クロック信号生成部及び前記第２クロック信号生成部のうちのいずれか一方と接続する第２接続切替部と、
を有し、
前記カウンタは、電源投入時点からカウントを開始し、
前記第１接続切替部は、前記電源投入時点を起算点とする所定期間の経過時点までは前記第１端子及び前記第１クロック信号生成部を非接続とし、前記所定期間の経過時点で前記パルス数が前記所定数に達しなかった場合には前記第１端子及び前記第１クロック信号生成部を接続し、前記所定期間の経過時点で前記パルス数が前記所定数に達した場合には前記第１端子及び前記第１クロック信号生成部を非接続に維持し、
前記第２接続切替部は、前記電源投入時点を起算点とする前記所定期間の経過時点までは前記第２端子を前記第２クロック信号生成部と接続し、前記所定期間の経過時点で前記パルス数が前記所定数に達しなかった場合には前記第２端子の接続先を前記第１クロック信号生成部に切り替え、前記所定期間の経過時点で前記パルス数が前記所定数に達した場合には前記第２端子と前記第２クロック信号生成部との接続を維持し、
前記出力部は、前記電源投入時点から前記所定期間の経過時点までは前記第２クロック信号生成部からの出力を前記マスタクロック信号として出力し、前記電源投入時点を起算点とする前記所定期間内において前記パルス数が所定数に達している場合には前記第２クロック信号生成部からの出力を前記マスタクロック信号として出力する一方、前記所定期間内に前記パルス数が前記所定数に満たない場合には前記第１クロック信号生成部からの出力を前記マスタクロック信号として出力することを特徴とするクロック生成装置。
【請求項２】
前記マスタクロック信号に基づいてクロックソース選択信号を生成するクロックソース選択信号生成部をさらに含み、
前記第１接続切替部は、前記クロックソース選択信号に応じて、前記第１端子及び前記第１クロック信号生成部を接続又は非接続に切り替え、
前記第２接続切替部は、前記クロックソース選択信号に応じて、前記第２端子の接続先を前記第１クロック信号生成部又は前記第２クロック信号生成部に切り替え、
前記出力部は、前記クロックソース選択信号に応じて、前記マスタクロック信号として出力する信号を前記第１クロック信号又は前記第２クロック信号に切り替える、
ことを特徴とする請求項１に記載のクロック生成装置。
【請求項３】
前記電源投入時点から前記所定期間の経過時点で立ち上がる低速クロック信号を生成する低速クロック発振回路をさらに含み、
前記クロックソース選択信号生成部は、
前記電源投入時点から前記所定期間の経過時点までは、論理レベル０の前記クロックソース選択信号を生成し、
前記所定期間の経過時点で前記パルス数が前記所定数に達しなかった場合には、前記低速クロック信号の立ち上がりに同期して論理レベル１の前記クロックソース選択信号を生成し、
前記所定期間の経過時点で前記パルス数が前記所定数に達した場合には、論理レベル０の前記クロックソース選択信号を生成する、
ことを特徴とする請求項２に記載のクロック生成装置。
【請求項４】
前記所定数の値を記憶するレジスタと、
前記カウンタのカウント値を前記所定数の値と比較し、前記カウンタのカウント値が前記所定数の値と一致しない場合には前記カウンタをイネーブルし、前記所定数の値と一致する場合には前記カウンタをディセーブルする比較回路と、
をさらに含むことを特徴とする請求項１乃至３のいずれか１に記載のクロック生成装置。
【請求項５】
前記第１クロック信号生成部は、前記第１端子からの入力信号を反転し、信号レベルを増幅し、２値化して前記第１クロック信号を生成し、
前記第２クロック信号生成部は、前記発振信号の信号レベルを増幅し、２値化して前記第２クロック信号を生成する、
ことを特徴とする請求項１乃至４のいずれか１に記載のクロック生成装置。
【請求項６】
前記振動子としての水晶振動子と、
前記第１端子が前記水晶振動子の一端に接続され、前記第２端子が前記水晶振動子の他端に接続された請求項１乃至５のいずれか１に記載のクロック生成装置と、
を備えることを特徴とするクロック生成モジュール。
【請求項７】
前記発振器としての温度補償水晶発振器と、
前記第１端子に前記基準電位が印加され、前記第２端子に前記温度補償水晶発振器が接続された請求項１乃至５のいずれか１に記載のクロック生成装置と、
を備えることを特徴とするクロック生成モジュール。
【請求項８】
電圧印加によって発振する振動子の一端又は基準電位に接続される第１端子と、前記振動子の他端又は自己発振して発振信号を生成する発振器に接続される第２端子と、を有し、前記振動子又は前記発振器の接続に応じてマスタクロック信号を出力するクロック生成装置におけるクロックソース選択方法であって、
前記クロック生成装置の電源投入時点から所定期間が経過するまでの間、前記第２端子を介して供給された信号を前記マスタクロック信号として出力するステップと、
前記電源投入時点から前記マスタクロック信号のパルス数をカウントするステップと、
前記電源投入時点を起算点とする前記所定期間内に前記パルス数が所定数に達しない場合には、前記所定期間の経過後に前記クロック生成装置の第１端子と前記第２端子に電圧を印加することにより前記マスタクロックを生成して出力し、前記所定期間内に前記パルス数が所定数に達した場合には、前記所定期間の経過後も引き続き前記第２端子を介して供給された信号を前記マスタクロックとして出力するステップと、
を含むことを特徴とするクロックソース選択方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロック生成装置、クロック生成モジュール及びクロックソース選択方法に関する。
【背景技術】
【０００２】
発振器からの発振信号に基づいてクロック信号を生成するクロック生成装置として、精度が異なる２つの発振器を接続可能とし、接続された発振器の種類に応じて内部の回路の接続を切替えてクロック信号を生成するようにしたものが提案されている（例えば、特許文献１参照）。かかる装置では、接続された発振器の種類に応じた入力電位や抵抗値の相違に基づく電流値の大小に応じて、内部の回路の接続を選択的に切替えて、クロック信号の生成を行う。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−０５７４７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
このようなクロック生成装置では、電圧値や電流値を基準値と比較してその大小を判定することにより、クロックソースの選択、すなわち、発振器の種類に応じた内部回路の接続の切替えを行う。したがって、電圧値や電流値等のアナログ値を用いるため、環境温度の変化、製造ばらつき等により誤動作が発生する場合がある。
【０００５】
また、かかるクロック生成装置は、接続可能な２つの発振器がともに水晶振動子やＲＣ発振器等の発振源を駆動する回路を含まないパッシブ駆動型の振動子から構成されている場合には動作可能であるものの、２つの発振器のうちの１つが例えば発振源を駆動する回路を含むＴＣＸＯ（temperature compensated crystal oscillator）等のアクティブ駆動型の発振器が接続された場合には、対応していない。
【課題を解決するための手段】
【０００６】
本発明は、上記問題を解決するためになされたものであり、電圧印加によって発振する振動子、又は自己発振して発振信号を生成する発振器が接続されるとマスタクロック信号を生成するクロック生成装置であって、前記振動子の一端が接続される又は基準電位が印加される第１端子と、前記振動子の他端又は前記発振器が接続される第２端子と、前記第１及び前記第２端子に電圧を印加することにより第１クロック信号を生成する第１クロック信号生成部と、前記第２端子を介して前記発振信号が供給された場合に前記発振信号に基づき第２クロック信号を生成する第２クロック信号生成部と、前記第１クロック信号及び前記第２クロック信号のうちの一方を前記マスタクロック信号として出力する出力部と、前記マスタクロック信号のパルス数をカウントするカウンタと、前記第１端子及び前記第１クロック信号生成部を接続又は非接続とする第１接続切替部と、前記第２端子を前記第１クロック信号生成部及び前記第２クロック信号生成部のうちのいずれか一方と接続する第２接続切替部と、を有し、前記カウンタは、電源投入時点からカウントを開始し、前記第１接続切替部は、前記電源投入時点を起算点とする所定期間の経過時点までは前記第１端子及び前記第１クロック信号生成部を非接続とし、前記所定期間の経過時点で前記パルス数が前記所定数に達しなかった場合には前記第１端子及び前記第１クロック信号生成部を接続し、前記所定期間の経過時点で前記パルス数が前記所定数に達した場合には前記第１端子及び前記第１クロック信号生成部を非接続に維持し、前記第２接続切替部は、前記電源投入時点を起算点とする前記所定期間の経過時点までは前記第２端子を前記第２クロック信号生成部と接続し、前記所定期間の経過時点で前記パルス数が前記所定数に達しなかった場合には前記第２端子の接続先を前記第１クロック信号生成部に切り替え、前記所定期間の経過時点で前記パルス数が前記所定数に達した場合には前記第２端子と前記第２クロック信号生成部との接続を維持し、前記出力部は、前記電源投入時点から前記所定期間の経過時点までは前記第２クロック信号生成部からの出力を前記マスタクロック信号として出力し、前記電源投入時点を起算点とする前記所定期間内において前記パルス数が所定数に達している場合には前記第２クロック信号生成部からの出力を前記マスタクロック信号として出力する一方、前記所定期間内に前記パルス数が前記所定数に満たない場合には前記第１クロック信号生成部からの出力を前記マスタクロック信号として出力することを特徴とする。
【０００７】
また、本発明に係るクロックソース選択方法は、電圧印加によって発振する振動子の一端又は基準電位に接続される第１端子と、前記振動子の他端又は自己発振して発振信号を生成する発振器に接続される第２端子と、を有し、前記振動子又は前記発振器の接続に応じてマスタクロック信号を出力するクロック生成装置におけるクロックソース選択方法であって、前記クロック生成装置の電源投入時点から所定期間が経過するまでの間、前記第２端子を介して供給された信号を前記マスタクロック信号として出力するステップと、前記電源投入時点から前記マスタクロック信号のパルス数をカウントするステップと、前記電源投入時点を起算点とする前記所定期間内に前記パルス数が所定数に達しない場合には、前記所定期間の経過後に前記クロック生成装置の第１端子と前記第２端子に電圧を印加することにより前記マスタクロックを生成して出力し、前記所定期間内に前記パルス数が所定数に達した場合には、前記所定期間の経過後も引き続き前記第２端子を介して供給された信号を前記マスタクロックとして出力するステップと、を含むことを特徴とする。
【発明の効果】
【０００８】
本発明によれば、温度変化、製造ばらつきに拘わらず、接続された振動子又は発振器がパッシブ駆動型であるのかアクティブ駆動型であるのかを自動的に判別して、クロックの生成を行うことが可能なクロック生成装置を提供することが可能となる。
【図面の簡単な説明】
【０００９】
【図１】本発明に係るクロック生成装置の回路構成を示すブロック図である。
【図２】クロックソース選択回路の構成を示すブロック図である。
【図３】水晶振動子ＸＴが接続された場合のクロック生成装置の回路構成を示すブロック図である。
【図４】水晶振動子ＸＴが接続された場合のクロック生成装置の動作を示すタイムチャートである。
【図５】ＴＣＸＯが接続された場合のクロック生成装置の回路構成を示すブロック図である。
【図６】ＴＣＸＯが接続された場合のクロック生成装置の動作を示すタイムチャートである。
【発明を実施するための形態】
【００１０】
以下、本発明の実施例を図面を参照しつつ詳細に説明する。図１は、本発明に係るクロック生成装置１０の構成を示すブロック図である。ＸＩ端子１１は、水晶振動子または接地電位（ＧＮＤ）を接続するための第１端子である。ＸＯ／ＴＣＸＯ端子１２は、水晶振動子ＸＴ又は発振器としての例えばＴＣＸＯ（Temperature Compensated Crystal Oscillator）を接続するための第２端子である。クロック生成装置１０は、水晶振動子またはＴＣＸＯが接続されることにより、クロック生成モジュールを構成する。
【００１１】
水晶振動子は、ＸＩ端子１１及びＸＯ／ＴＣＸＯ端子１２を介してクロック生成装置１０から電圧を印加されることによって発振する、パッシブ型の振動子である。したがって、水晶振動子を用いる場合、ＸＩ端子１１及びＸＯ／ＴＣＸＯ端子１２に水晶振動子を接続し、電圧を印加する。
【００１２】
ＴＣＸＯは、水晶振動子と共にその周波数温度特性を補正する温度補償用回路や反転増幅器等を備えており、クロック生成装置１０側からの電圧供給を受けることなく自己発振して発振信号を生成するアクティブ駆動型の発振器である。したがって、発振器としてＴＣＸＯを用いる場合、ＸＯ／ＴＣＸＯ端子１２にＴＣＸＯ振動子を接続し、ＸＩ端子１１には接地電位を印加する。
【００１３】
スイッチ１３は、クロックソース選択回路１９からのクロックソース選択信号ＣＳに応じて、スイッチング端子１３ａとスイッチング端子１３ｂとを接続又は非接続とする。例えば、クロックソース選択信号ＣＳが論理レベル１の場合にはスイッチング端子１３ａと１３ｂとを接続（すなわち、ＯＮ）し、クロックソース選択信号ＣＳが論理レベル０の場合にはスイッチング端子１３ａとスイッチング端子１３ｂとを非接続（すなわち、ＯＦＦ）とする。すなわち、スイッチ１３は、クロックソース選択信号ＣＳが論理レベル１の場合にはＸＩ端子１１とインバータ１５とを接続し、クロックソース選択信号ＣＳが論理レベル０の場合にはＸＩ端子１１とインバータ１５との間の接続を遮断する。スイッチ１３は、クロック生成装置１０の電源投入時にはＯＦＦの状態となるように設定されている。
【００１４】
スイッチ１４は、クロックソース選択信号ＣＳに応じて、スイッチング端子１４ａをスイッチング端子１４ｂ及びスイッチング端子１４ｃのうちの一方と接続する。例えば、クロックソース選択信号ＣＳが論理レベル１の場合にはスイッチング端子１４ａと１４ｂとを接続し、クロックソース選択信号ＣＳが論理レベル０の場合にはスイッチング端子１４ａと１４ｃとを接続する。すなわち、スイッチ１４は、クロックソース選択信号ＣＳが論理レベル１の場合にはＸＯ／ＴＣＸＯ端子１２とヒステリシスコンパレータ１６とを接続し、クロックソース選択信号ＣＳが論理レベル０の場合にはＸＯ／ＴＣＸＯ端子１２とバッファ１７とを接続する。スイッチ１４は、クロック生成装置１０の電源投入時にはスイッチング端子１４ａと１４ｃとを接続した状態となるように設定されている。
【００１５】
インバータ１５は、スイッチ１３を介してＸＩ端子１１から供給された発振信号を反転し、その信号レベルを増幅した信号を反転増幅信号ＡＳとしてヒステリシスコンパレータ１６及びスイッチ１４のスイッチング端子１４ｂに供給する。
【００１６】
ヒステリシスコンパレータ１６は、反転増幅信号ＡＳを２値化し、これをクロック信号ＣＫ１としてセレクタ１８に供給する。
【００１７】
バッファ１７は、スイッチ１４を介してＸＯ／ＴＣＸＯ端子１２から供給された発振信号を２値化して増幅し、これをクロック信号ＣＫ２としてセレクタ１８に供給する。
【００１８】
セレクタ１８は、クロックソース選択信号ＣＳに応じて、ＣＫ１又はＣＫ２のいずれか一方を選択し、選択した方の信号をマスタクロックＭＣとして出力する。すなわち、セレクタ１８は、クロック信号を出力するクロック信号出力部である。例えば、セレクタ１８は、クロックソース選択信号ＣＳが論理レベル１の場合にはＣＫ１を選択して、これをマスタクロックＭＣとして内部回路及びクロックソース選択回路１９に供給する。他方、クロックソース選択信号ＣＳが論理レベル０の場合、セレクタ１８はＣＫ２を選択し、これをマスタクロックＭＣとして内部回路及びクロックソース選択回路１９に供給する。なお、セレクタ１８は、クロック生成装置１０の電源投入時にはＣＫ２を選択した状態となるように設定されている。
【００１９】
クロックソース選択回路１９は、マスタクロックＭＣに基づいて、クロックソース選択信号ＣＳを生成してスイッチ１３、スイッチ１４及びセレクタ１８に供給する。
【００２０】
図２は、クロックソース選択回路１９の構成を示すブロック図である。クロックソース選択回路１９は、カウンタ２１、レジスタ２２、比較回路２３、インバータ２４、インバータ２５、セレクタ２６、ＦＦ（Flip Flop）２７及び低速クロック発振回路２８を含む。
【００２１】
カウンタ２１は、マスタクロックＭＣの供給を受け、これを動作クロックとしてアップカウントを行う。すなわち、カウンタ２１は、マスタクロックＭＣの信号パルスをカウントする。カウンタ２１は、カウント値ＣＮを比較回路２３に供給する。
【００２２】
レジスタ２２は、所定の固定値ＦＮ（ＦＮは自然数）を記憶し、これを比較回路２３に供給する。ＦＮは、例えば“７”である。
【００２３】
比較回路２３は、カウント値ＣＮと固定値ＦＮとを比較し、これらが一致している場合に論理レベル１、一致していない場合には論理レベル０の比較信号ＴＳをインバータ２４及びセレクタ２６に供給する。
【００２４】
インバータ２４は、比較信号ＴＳのレベルを反転したイネーブル信号ＥＮを、カウンタ２１に供給する。
【００２５】
インバータ２５は、ＦＦ２７から出力されたクロックソース選択信号ＣＳを反転し、これを反転信号ＲＳとしてセレクタ２６に供給する。
【００２６】
セレクタ２６は、クロックソース選択信号ＣＳ及び反転信号ＲＳのうちのいずれか一方を比較信号ＴＳに応じて選択し、これを選択信号ＳＳとしてＦＦ２７に供給する。例えば、セレクタ２６は、比較信号ＴＳが論理レベル１である場合にはクロックソース選択信号ＣＳ、論理レベル０である場合には反転増幅信号ＲＳを選択し、これを選択信号ＳＳとしてＦＦ２７に供給する。
【００２７】
ＦＦ２７は、低速クロック発振回路２８から供給された低速クロック信号ＬＳの立ち上がりエッジに同期して選択信号ＳＳをラッチし、これをクロックソース選択信号ＣＳとして出力する。すなわち、クロックソース選択信号出力部としてのＦＦ２７は、クロックソース選択信号ＣＳをスイッチ１３、スイッチ１４及びセレクタ１８に供給する。
【００２８】
低速クロック発振回路２８は、クロック生成装置１０の電源投入時から所定時間Ｔ１経過後に立ち上がる低周波数の低速クロック信号ＬＳを生成し、これをＦＦ２７のクロック入力端子に供給する。
【００２９】
次に、クロック生成装置１０の動作について説明する。
【００３０】
［水晶振動子が接続された場合］
図３は、水晶振動子ＸＴが接続された状態で電源が投入された直後のクロック生成装置１０の構成を示すブロック図である。水晶振動子ＸＴは、一端がＸＩ端子１１に接続され、他端がＸＯ／ＴＣＸＯ端子１２に接続されている。また、水晶振動子ＸＴの一端及びＸＩ端子１１は、コンデンサＣ１を介して接地電位に接続されている。水晶振動子ＸＴの他端及びＸＯ／ＴＣＸＯ端子１２は、コンデンサＣ２を介して接地電位に接続されている。スイッチ１３はＯＦＦ状態であり、スイッチ１４はスイッチング端子１４ａと１４ｃとを接続した状態にある。
【００３１】
図４は、水晶振動子ＸＴが接続された状態で電源が投入された直後のクロック生成装置１０及びクロックソース選択回路１９の内部の動作を示すタイムチャートである。以下、低速クロック発振回路２８の出力信号である低速クロック信号ＬＳが時点Ｔ１で立ち上がる場合を例として、各部の動作を説明する。
【００３２】
（電源投入から時点Ｔ１まで）
クロック生成装置１０の電源投入直後はスイッチ１３がＯＦＦの状態であるため、水晶振動子ＸＴは発振せず、発振信号はＸＩ端子１１に入力されない（図４（ａ））。また、水晶振動子ＸＴが発振しないため、ＸＯ／ＴＣＸＯ端子１２にも発振信号は入力されない（図４（ｂ））。
【００３３】
発振信号がＸＩ端子１１から入力されないため、ヒステリシスコンパレータ１６は論理レベル０のクロック信号ＣＫ１をセレクタ１８に供給する（図４（ｃ））。また、ＸＯ／ＴＣＸＯ端子１２からの発振信号が入力されないため、バッファ１７は論理レベル０のクロック信号ＣＫ２をセレクタ１８に供給する（図４（ｄ））。
【００３４】
セレクタ１８は、クロック生成装置１０の電源投入直後はバッファ１７を選択しているため、クロック信号ＣＫ２をマスタクロックＭＣとして出力する。したがって、マスタクロックＭＣは論理レベル０となる（図４（ｅ））。
【００３５】
クロックソース選択回路１９のカウンタ２１は、マスタクロックＭＣの信号パルスをカウントする。このため、マスタクロックＭＣが論理レベル０である間、カウンタ２１はアップカウントを行わない（図４（ｆ））。
【００３６】
比較回路２３は、カウンタ２１から供給されるカウント値ＣＮが０であるため、レジスタ２２に記憶された固定値ＦＮ、例えば、“７”とカウント値ＣＮとが不一致であることを示す論理レベル０の比較信号ＴＳをセレクタ２６に供給する（図４（ｇ））。
【００３７】
セレクタ２６は、論理レベル０の比較信号ＴＳに応じて、インバータ２５からの反転信号ＲＳを選択し、これを選択信号ＳＳとしてＦＦ２７に供給する。すなわち、セレクタ２６は、論理レベル０のクロックソース選択信号ＣＳを反転した論理レベル１の信号を選択信号ＳＳとして、ＦＦ２７に供給する（図４（ｈ））。
【００３８】
低速クロック発振回路２８は、時点Ｔ１までの間、論理レベル０の低速クロック信号ＬＳを出力する（図４（ｉ））。
【００３９】
ＦＦ２７は、低速クロック発振回路２８から供給された低速クロック信号ＬＳが論理レベル０の間、セレクタ２６からの選択信号ＳＳをラッチせず、論理レベル０のクロックソース選択信号ＣＳを出力する（図４（ｊ））。
【００４０】
（時点Ｔ１以降）
低速クロック信号ＬＳは、時点Ｔ１で立ち上がり、論理レベル１となる。低速クロック発振回路２８は、時点Ｔ１以降、論理レベル１の低速クロック信号ＬＳを出力する（図４（ｈ））。
【００４１】
時点Ｔ１では、ＦＦ２７には、インバータ２５の出力信号、すなわち論理レベル０のクロックソース選択信号ＣＳを反転した論理レベル１の選択信号ＳＳが供給されている。そのため、ＦＦ２７は、低速クロック信号ＬＳの立ち上がりに同期して、セレクタ２６から供給された論理レベル１の選択信号ＳＳをラッチし、論理レベル１のクロックソース選択信号ＣＳを論理レベル１に切り換える（図４（ｉ））。
【００４２】
論理レベル１のクロックソース選択信号ＣＳにより、スイッチ１３はＯＮ状態となり、スイッチ１４はスイッチング端子１４ａと１４ｂとを接続した状態となる。これにより、インバータ１５の入力端子がＸＩ端子１１、出力端子がＸＯ／ＴＣＸＯ端子１２に接続された状態となり、ＸＩ端子１１及びＸＯ／ＴＣＸＯ端子１２に電圧が印加され、水晶振動子ＸＴが発振する（図４（ａ）、（ｂ））。
【００４３】
ヒステリシスコンパレータ１６は、インバータ１５を介して供給された反転増幅信号ＡＳを２値化した発振信号を、クロック信号ＣＫ１としてセレクタ１８に供給する（図４（ｃ））。
【００４４】
この間、スイッチ１４のスイッチング端子１４ａと１４ｃとが非接続の状態となり、バッファ１７には発振信号が供給されないため、バッファ１７は論理レベル０のクロック信号ＣＫ２をセレクタ１８に供給する（図４（ｄ））。
【００４５】
セレクタ１８は、論理レベル１のクロックソース選択信号ＣＳの供給を受け、クロック信号ＣＫ１を選択し、これをマスタクロックＭＣとして出力する（図４（ｅ））。
【００４６】
カウンタ２１は、マスタクロックＭＣの信号パルスをアップカウントする。カウンタ２１のカウント値が“７”に到ると、比較回路２３は、カウント値ＣＮと固定値ＦＮとが一致したことを示す論理レベル１の比較信号ＴＳを、インバータ２４及びセレクタ２６に供給する（図４（ｇ））。
【００４７】
インバータ２４は、論理レベル１の比較信号ＴＳを反転した論理レベル０の信号をカウンタ２１に供給する。カウント値が“７”になった時点Ｔ２で、カウンタ２１はディセーブル状態となり、カウント動作を停止する（図４（ｆ））。
【００４８】
セレクタ２６は、論理レベル１の比較信号ＴＳに応じて、クロックソース選択信号ＣＳを選択して、ＦＦ２７に供給する（図４（ｉ））。
【００４９】
よって、ＦＦ２７は、時点Ｔ２以後も、論理レベル１のクロックソース選択信号ＣＳの出力を維持する（図４（ｊ））。
【００５０】
［ＴＣＸＯが接続された場合］
図５は、ＴＣＸＯが接続された状態で電源が投入された直後のクロック生成装置１０の構成を示すブロック図である。ＴＣＸＯは、ＸＯ／ＴＣＸＯ端子１２に接続されている。ＸＩ端子１１には、接地電位が印加されている。スイッチ１３はＯＦＦ状態であり、スイッチ１４はスイッチング端子１４ａと１４ｃとを接続した状態にある。
【００５１】
図６は、ＴＣＸＯが接続された状態で電源が投入された直後のクロック生成装置１０及びクロックソース選択回路１９の内部の動作を示すタイムチャートである。
【００５２】
ＸＩ端子１１には接地電位が印加されており（図６（ａ））、ＸＯ／ＴＣＸＯ端子１２にはＴＣＸＯの発振信号が入力される（図６（ｂ））。
【００５３】
発振信号がＸＩ端子１１から入力されないため、ヒステリシスコンパレータ１６は論理レベル０のクロック信号ＣＫ１をセレクタ１８に供給する（図６（ｃ））。バッファ１７にはＸＯ／ＴＣＸＯ端子１２、スイッチ１４を介してＴＣＸＯの発振信号が供給される。バッファ１７は、これを２値化して得た発振信号をクロック信号ＣＫ２としてセレクタ１８に供給する（図６（ｄ））。
【００５４】
この間、セレクタ１８は、クロック信号ＣＫ２を選択しているため、これをマスタクロックＭＣとして出力する（図６（ｅ））。
【００５５】
クロックソース選択回路１９のカウンタ２１は、マスタクロックＭＣの信号パルスをアップカウントする（図６（ｆ））。
【００５６】
比較回路２３は、カウンタ２１によるカウント値ＣＮが“７”に達するまでの間は、カウント値ＣＮと固定値ＦＮとが不一致であることを示す論理レベル０の比較信号ＴＳを、インバータ２４及びセレクタ２６に供給する。カウント値が“７”になると、比較回路２３は、カウント値ＣＮと固定値ＦＮとが一致したことを示す論理レベル１の比較信号ＴＳを、インバータ２４及びセレクタ２６に供給する（図６（ｇ））。
【００５７】
インバータ２４は、論理レベル１の比較信号ＴＳを反転した論理レベル０のイネーブル信号ＥＮをカウンタ２１に供給する。カウント値が“７”になった時点Ｔ０で、カウンタ２１はディセーブル状態となり、カウント動作を停止する（図６（ｆ））。
【００５８】
セレクタ２６は、時点Ｔ０までは、比較回路２３から論理レベル０の比較信号ＴＳの供給を受けるため、インバータ２５からの反転信号ＲＳを選択してＦＦ２７に供給する。すなわち、時点Ｔ０までの間、セレクタ２６は、論理レベル１の選択信号ＳＳをＦＦ２７に供給する。時点Ｔ０以降は、比較回路２３から論理レベル１の比較信号ＴＳの供給を受けるため、セレクタ２６は、クロックソース選択信号ＣＳを選択してＦＦ２７に供給する。すなわち、時点Ｔ０以降は、セレクタ２６は、論理レベル０の選択信号ＳＳをＦＦ２７に供給する（図６（ｈ））。
【００５９】
低速クロック発振回路２８は、時点Ｔ１まで論理レベル０の低速クロック信号ＬＳを出力し、時点Ｔ１以降は、論理レベル１の低速クロック信号ＬＳの出力を維持する（図６（ｉ））。
【００６０】
ＦＦ２７には、低速クロック信号ＬＳが立ち上がる時点Ｔ１で、論理レベル０の選択信号ＳＳが供給されている。したがって、ＦＦ２７は、時点の如何にかかわらず、論理レベル０のクロックソース選択信号ＣＳを出力する（図６（ｊ））。
【００６１】
以上のように、図１に示すクロック生成装置１０では、まず、パッシブ駆動型である水晶振動子用の発振回路（１５、１６）と第１の入力端子（１１）との接続を第１のスイッチ（１３）にて遮断した状態で、第２の入力端子（１２）からの信号のパルス数をカウンタ（２１）によってカウントする。
【００６２】
ここで、電源投入時から所定期間経過した時点（Ｔ１）でカウンタのカウント値（ＣＮ）が所定値（ＦＮ）に到らなかった場合には、クロック生成装置１０は、第１及び第２の入力端子に水晶振動子が接続されていると判断し、第１のスイッチにて第１の入力端子と発振回路とを接続する。これにより、第１及び第２の入力端子に接続された水晶振動子が発振動作を開始する。よって、この際、クロック生成装置１０は、発振回路において生成されたクロック信号（ＣＫ１）をマスタクロック（ＭＣ）として出力する。
【００６３】
一方、電源投入時から所定期間経過した時点でカウンタのカウント値が所定値に到達した場合には、クロック生成装置１０は、第２の入力端子にアクティブ駆動型の発振器であるＴＣＸＯが接続されていると判断し、第２の入力端子から供給された信号を２値化して増幅（１７）して得たクロック信号（ＣＫ２）を、マスタクロックとして出力する。
【００６４】
かかる構成により、クロック生成装置１０は、接続された振動子又は発振器が水晶振動子のようなパッシブ駆動型の振動子であるのか、又はＴＣＸＯのようなアクティブ駆動型の発振器であるのかを自動的に判定し、その接続された振動子又は発振器に対応した処理回路によって生成されたクロック信号をマスタクロックとして出力するようにしている。
【００６５】
よって、クロック生成装置１０によれば、接続されている振動子又は発振器自体の出力レベルに基づきその振動子又は発振器がアクティブ型であるのか或いはパッシブ型であるのかを判断する場合に比べて、環境温度及び製造ばらつきの影響による誤動作のリスクを回避することが可能となる。つまり、クロック生成装置１０によれば、環境温度の変化及び製造ばらつきが生じていても、接続されている振動子又は発振器がアクティブ型の発振器（例えばＴＣＸＯ）であるのか或いはパッシブ型の振動子（水晶振動子）であるのかを正しく判断し、その振動子又は発振器に対応したクロック信号の生成処理を施すことが可能となるのである。
【００６６】
なお、上記実施例では、振動子として水晶振動子を用いる例について説明した。しかし、これに限られず、例えばセラミック発振子等の他のパッシブ駆動型の振動子を用いてもよい。また、発振器としてＴＣＸＯを用いる例について説明した。しかし、これに限られず、例えばＳＰＸＯ（Single Package Crystal Oscillator）等の他のアクティブ駆動型の発振器を用いてもよい。
【００６７】
また、上記実施例では、ＴＣＸＯを用いる場合に、ＸＩ端子１１を接地電位に接続する例について示した。しかし、これに限られず、所定の固定電位に接続されるものであればよい。
【００６８】
また、上記実施例では、インバータ１５から供給された反転増幅信号ＡＳをヒステリシスコンパレータ１６が２値化し、ＸＯ／ＴＣＸＯ端子１２から入力された発振信号をバッファ１７が２値化する構成について説明した。しかし、バッファ１７としてヒステリシスコンパレータを用いてもよく、ヒステリシスコンパレータ１６をバッファにより構成してもよい。つまり、ヒステリシスコンパレータ１６は、第１端子１１を介して供給された発振信号に基づいて２値化したクロック信号を生成するものであればよい。また、バッファ１７は、第２端子１２を介して供給された発振信号に基づいて２値化したクロック信号を生成するものであればよい。
【００６９】
また、上記実施例では、クロック生成装置１０は、電源投入直後には、スイッチ１３がＯＦＦ、スイッチ１４がスイッチング端子１４ａと１４ｃとを接続した状態、セレクタ１８がクロック信号ＣＫ２を選択した状態となるように設定されている例について説明した。しかし、これとは異なり、クロック生成装置１０が、電源投入直後、スイッチ１３がＯＮ、スイッチ１４がスイッチング端子１４ａと１４ｂとを接続した状態、セレクタ１８がクロック信号ＣＫ１を選択した状態となるように設定してもよい。
【符号の説明】
【００７０】
１０        クロック生成装置
１１        ＸＩ端子
１２        ＸＯ／ＴＣＸＯ端子
１３、１４  スイッチ
１５        インバータ
１６        ヒステリシスコンパレータ
１７        バッファ
１８        セレクタ
１９        クロックソース選択回路
２１        カウンタ
２２        レジスタ
２３        比較回路
２４、２５  インバータ
２６        セレクタ
２７        ＦＦ
２８        低速クロック発振回路
【図１】
0006522956.tif 000002
【図２】
0006522956.tif 000003
【図３】
0006522956.tif 000004
【図４】
0006522956.tif 000005
【図５】
0006522956.tif 000006
【図６】
0006522956.tif 000007