(57)【特許請求の範囲】
【請求項１】
電気めっきされた電気部品を製造するための方法であって、
エッチング停止層を基板の上に堆積させることと、
導体材料及び絶縁体材料の交互に重なる層を前記エッチング停止層の上に堆積させて垂直スタックを作成することと、
垂直スタックを通るトレンチをエッチングして前記エッチング停止層を曝露することと、
電気回路網を形成して、前記導体材料の層の一部に電気的に接続することと、
前記電気部品の所望の電気的挙動に基づいて、めっき材料を用いて前記トレンチ内の前記導体材料の層上に電気めっきすることと、
前記トレンチ内の前記めっき材料上に電気的接続を形成して、前記トレンチを通る前記めっき材料への電気的接続を可能にすることと、
前記電気的接続を除去することと、を含む、
方法。
【請求項２】
前記電気めっきの前に、前記導体材料の層が前記トレンチの側壁からくぼむように、前記導体材料の層をエッチングすることを更に含む、請求項１に記載の方法。
【請求項３】
前記導体材料の層は、前記絶縁体材料の層より大きい距離だけ、前記トレンチの側壁からくぼんでいる、請求項２に記載の方法。
【請求項４】
前記電気的挙動は、相変化又はオボニック閾値スイッチ（ＯＴＳ）のうちの少なくとも１つを備える、請求項１に記載の方法。
【請求項５】
前記垂直スタックを通る前記トレンチをエッチングすることは、
ハードマスク層を前記垂直スタックの上に堆積させることと、
前記ハードマスク層の一部を除去して前記垂直スタックの頂面の一部を曝露することと、
前記垂直スタックの前記曝露部分をエッチングして前記トレンチを作成することと、を含む、請求項１に記載の方法。
【請求項６】
前記エッチング停止層は、クロムを備える、請求項１に記載の方法。
【請求項７】
前記導体材料は、ドープシリコン、モリブデン（Ｍｏ）、およびタングステン（Ｗ）の１つ以上の材料を備える、請求項１に記載の方法。
【請求項８】
前記電気めっきは、水溶性槽を介する前記導体材料の層と外部電源との間の電気的接続を備える、請求項１に記載の方法。
【請求項９】
電気めっきされた電気部品であって、
基板の上に堆積されるエッチング停止層と、
導体層及び絶縁層が交互に重なる層を前記エッチング停止層の上に備える垂直スタックと、を備え、
トレンチが、前記垂直スタックを通って形成されており、
前記導体層は、めっき材料を用いて電気めっきされており、当該電気めっきによって前記トレンチ内に前記めっき材料のための複数のプラグが形成されており、各プラグは、導体層のそれぞれの端部に沿って配置され、前記トレンチに及んでおり、
前記めっき材料は、相変化材料およびオボニック閾値スイッチ（ＯＴＳ）材料の１つを含み、
前記各プラグの幅は、前記トレンチの幅よりも小さく、
前記各プラグの厚さは、前記トレンチ内の隣接する絶縁体層の厚さよりも小さい、電気部品。
【請求項１０】
前記導体層は、前記トレンチの側壁からくぼんでいる、請求項９に記載の構造。
【請求項１１】
前記導体層は、前記絶縁層より大きい距離だけ、前記トレンチの側壁からくぼんでいる、請求項１０に記載の構造。
【請求項１２】
前記各プラグの形状は、半球形状をなしている、請求項９に記載の構造。
【請求項１３】
前記導体層は、ドープシリコン、モリブデン（Ｍｏ）、およびタングステン（Ｗ）の１つ以上の材料を備える、請求項９に記載の構造。
【請求項１４】
前記トレンチは、実質的に垂直の丸穴を備える、請求項９に記載の構造。
【請求項１５】
電気システムであって、
少なくとも１つの垂直アレイを備える記憶装置であって、各垂直アレイが複数のメモリセルを備える記憶装置と、
前記記憶装置内の前記複数のメモリセルに電気的にアクセスするセレクタ装置と、
前記メモリセルの垂直アレイに垂直に接続する第１の金属材料と、
前記メモリセルの垂直アレイと直交する面内導体材料に接続される第２の金属材料と、を備え、
前記メモリセルの垂直アレイは、面内絶縁体材料で構成される絶縁層と前記面内導体材料で構成される導体層の交互に重なる層を基板の上に備える垂直スタックを含み、
前記導体層及び絶縁体層は、前記基板の表面と平行であり、
トレンチが前記垂直スタックを通って形成され、
前記導体層は、めっき材料を用いて電気めっきされ、前記めっき材料のための別の半球状のプラグが、前記トレンチ内の各導体層の端部に電気めっきされており、前記めっき材料は、相変化材料およびオボニック閾値スイッチ材料の１つを含む、システム。
【請求項１６】
前記導体層の厚さは、前記絶縁体層の厚さよりも小さい、請求項１５に記載のシステム。
【請求項１７】
前記導体層のそれぞれの水平長さは、前記絶縁体層のそれぞれの水平長さよりも短い、請求項１６に記載のシステム。
【請求項１８】
前記めっき材料のための前記半球状のプラグは、前記絶縁層を超えて延設されている、請求項１５に記載のシステム。
【請求項１９】
前記導体材料は、ドープシリコン、モリブデン（Ｍｏ）、およびタングステン（Ｗ）の１つ以上の材料を備える、請求項１５に記載のシステム。
【請求項２０】
前記導体層は、前記トレンチの側壁からくぼんでいる、請求項１５に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示の実施形態は、一般に、電子デバイスに関し、特に、電気めっきされた相変化又はオボニック閾値スイッチ（ＯＴＳ）の三次元アレイに関する。
【背景技術】
【０００２】
相変化メモリ（ＰＣＭ）は、不揮発性メモリ技術の一種である。ＰＣＭは、最先端技術であり、ストレージクラスメモリ（ＳＣＭ）用途のための候補、及び、ソリッドステートストレージ用途においてＮＯＲ及びＮＡＮＤフラッシュメモリに、また、ＮＡＮＤフラッシュの場合は、ソリッドステートドライブ（ＳＳＤ）に取って代わる重大な競争相手である。ＰＣＭは、メモリセルを切り換えることに基づいて、通常、メモリセルを加熱することによって２つの安定状態、結晶状態とアモルファス状態との間のＧｅ２Ｓｂ２Ｔｅ５等のカルコゲニドに基づいて機能する。メモリセルを加熱するために、電流がＰＣＭセルに流れる。
【０００３】
アレイ状に配置されるＰＣＭセルのアレイ及び各ＰＣＭセルは、オボニック閾値スイッチ（ＯＴＳ）等の選択スイッチと結合されてもよい。ワード線（ＷＬ）及びビット線（ＢＬ）は、各メモリセルをプログラミング又は照会できるように配置される。ＰＣＭセルのロウ（行）は、単一のワード線ＷＬによって作動され、そのロウにあるＰＣＭセルのそれぞれの１つは、それが、ＰＣＭセルの状態に従って、すなわち、それらの高抵抗（アモルファス）又は低抵抗（結晶）状態にあるＰＣＭセルに従って電気的に接続されるビット線ＢＬに影響を及ぼす。
【発明の概要】
【課題を解決するための手段】
【０００４】
本発明のある特定の実施形態は、一般に、電気めっきされた電気部品を製造するための方法であって、エッチング停止層を基板の上に堆積させることと、導体及び絶縁体材料の交互に重なる層を前記エッチング停止層の上に堆積させて垂直スタックを作成することと、垂直スタックを通るトレンチをエッチングしてエッチング停止層を曝露することと、電気回路網を形成して、前記導体層の一部に電気的に接続することと、電気部品の所望の電気的挙動に基づいて、めっき材料を用いて前記トレンチ内の前記導体層上に電気めっきすることと、前記トレンチ内のめっき材料上に電気的接続を形成して、前記トレンチを通る前記めっき材料への電気的接続を可能にすることと、導体層への前記電気回路網接続を除去することと、を含む方法に関する。
【０００５】
本発明のある特定の実施形態は、一般に、垂直電気めっき電気部品のための構造であって、基板の上に堆積されるエッチング停止層と、導体及び絶縁体材料の交互に重なる層をエッチング停止層の上に備える垂直スタックであって、垂直スタックは、それを通って形成される少なくとも１つのトレンチを有し、導体層は、電気部品の所望の電気的挙動に基づいて、めっき材料を用いて電気めっきされて、前記トレンチの側壁を形成し、前記めっき材料の形状は、半球状であり、前記めっき材料の厚さは、前記トレンチの幅よりも小さく、前記めっき材料の厚さは、前記トレンチ内の隣接する絶縁体層の厚さよりも小さい垂直スタックと、前記トレンチの側壁上に形成される頂部接点金属層であって、前記めっき材料は前記導体層と前記頂部接点層との間にあり、前記頂部接点層は前記トレンチ内で他の隣接する電気めっき構造に接続される頂部接点金属層と、を備える構造に関する。
【０００６】
本発明のある特定の実施形態は、一般に、電気システムであって、少なくとも１つの垂直アレイを備える記憶装置であって、各垂直アレイが複数のメモリセルを備える記憶装置と、前記記憶装置内の複数のメモリセルに電気的にアクセスするセレクタ装置と、前記メモリセルの垂直アレイに垂直に接続する第１の金属材料と、前記メモリセルの垂直アレイと直交する面内導体材料に接続される第２の金属材料であって、メモリセルの垂直アレイが、基板の上のエッチング停止層と、面内絶縁体材料と前記面内導体材料の交互に重なる層を前記エッチング停止層の上に備える垂直スタックであって、面内導体及び絶縁体層は、基板の表面と平行であり、垂直スタックは、それを通って形成される少なくとも１つのトレンチを備え、導体層は、めっき材料を用いて電気めっきされ、めっき材料は、電気部品の所望の電気的挙動に基づいて、前記トレンチの側壁上に形成する垂直スタックとを備える第２の金属材料とを備える、システムに関する。
【０００７】
本発明の上記で説明した特徴を詳細に理解するため、上で簡単に要約したより詳細な説明を、実施形態を参照することによって説明し、そのうちの幾つかを添付図面に示す。しかし、添付図面は本発明の代表的な実施形態のみを示し、従って、その適用範囲を限定するものと考えるべきではなく、本発明は他の等しく効果的な実施形態も可能であることに留意されたい。
【図面の簡単な説明】
【０００８】
【図１】処理システム例のブロック図である。
【図２Ａ】本発明のある特定の実施形態による、導体及び絶縁体材料の交互に重なる層の垂直スタック例を示す。
【図２Ｂ】本発明のある特定の実施形態による、導体及び絶縁体材料の交互に重なる層の２つの垂直スタック例を示す。
【図２Ｃ】本発明のある特定の実施形態による、導体材料のくぼませた層を有する図２Ｂの垂直スタック例を示す。
【図２Ｄ】本発明のある特定の実施形態による、図２Ｃの垂直スタック例の斜視図を示す。
【図２Ｅ】本発明のある特定の実施形態による、導体層のそれぞれに結合されるめっき材料を有する図２Ｃの垂直スタック例を示す。
【図２Ｆ】本発明のある特定の実施形態による、図２Ｅの垂直スタック例の透視図を示す。
【図２Ｇ】本発明のある特定の実施形態による、めっき材料のそれぞれを接続する接点層を有する図２Ｅの垂直スタック例を示す。
【図２Ｈ】本発明のある特定の実施形態による、図２Ｇの垂直スタック例の透視図を示す。
【図２Ｉ】本発明のある特定の実施形態による、導体層がくぼんでいない図２Ｅの垂直スタック例を示す。
【図２Ｊ】本発明のある特定の実施形態による、導体層がくぼんでいない図２Ｇの垂直スタック例を示す。
【図３】本発明のある特定の実施形態による、導体及び絶縁体材料の交互に重なる層を用いるメモリコンポーネント例を示す。
【発明を実施するための形態】
【０００９】
理解を容易にするため、同一符号が、可能であれば、各図に共通する同一の構成要素を指定するために使用されている一実施形態において開示される構成要素は、特に説明することなく、他の実施形態において有用に活用することを意図している。
【００１０】
以下に、本発明の実施形態を説明する。しかし、本発明は説明する特定の実施形態に限定されないことは言うまでもない。代わりに、以下の特徴および構成要素のいずれの組み合わせも、異なる実施形態に関係あろうとなかろうと、本発明を実現し、実施するものと考えられる。更に、本発明の実施形態は、他の可能性のある解決法に勝る、及び／又は、先行技術に勝る利点を達成できるが、特定の利点が所定の実施形態によって達成されるか否かは、本発明の制限とはならない。従って、以下の局面、特徴、実施形態、および利点は、単に例示のものであり、特許請求の範囲において明示的に引用するものを除いて、添付特許請求の範囲の構成要素または制限と考えるべきではない。同様に、「発明」と言及するものは、本明細書中に開示するいずれの発明の要旨の一般概念として解釈すべきではなく、特許請求の範囲において明示的に引用するものを除いて、添付特許請求の範囲の構成要素または制限と考えるべきではない。
【００１１】
図１は、処理装置１０２及びメモリ装置１０４を有する処理システム１００のブロック図である。メモリ装置１０４は、ロウとカラム（列）のアレイ編成で配置されるメモリセルを備えている。プロセッサ１０２は、ロウデコーダ１０６及びカラムデコーダ１０８を介してメモリセルのアレイとインターフェース接続している。個々のメモリセルは、アレイのロウに沿って延在してもよいワード線と、アレイのカラムに沿って延在してもよいビット線とによって制御される。メモリセルは、ワード線とビット線との間の接合部に存在してもよい。読み書きサイクル中、ロウデコーダは、読み書きされるメモリセルのロウページを選択する。同様に、カラムデコーダは、読み書きサイクルの間、メモリセルのカラムアドレスを選択する。本発明のある特定の実施形態において、各メモリセルは（例えば、ワード線とビット線との間の接合部において）、相変化メモリ（ＰＣＭ）セル（例えば、相変化材料を用いる）又はオボニック閾値スイッチ（ＯＴＳ）のうちの少なくとも１つを含んでもよい。
【００１２】
図２Ａ〜２Ｊは、本発明のある特定の実施形態による電気部品（例えば、メモリ装置）を製造するための構造及び方法を示している。
【００１３】
例えば、方法は、エッチング停止層２０２を、図２Ａに示すように、導体層及び絶縁体層の垂直スタックが堆積されてもよい基板の上に堆積させることを伴ってもよい。ある特定の実施形態において、エッチング停止層２０２は、クロム、磁性金属等の、フッ素含有プラズマでエッチングされない何れかの材料、又は、酸化アルミニウム等の、フッ素でエッチングされない酸化物からできていてもよい。エッチング停止層の上には、絶縁体材料２０４及び導体材料２０６が交互に重なった層が、垂直スタックを形成するよう堆積されてもよい。垂直スタックは、図示するように交互に、どのような数の導体層及び絶縁体層を備えていてもよい。ある特定の実施形態において、絶縁体材料は二酸化ケイ素（ＳｉＯ２）であってもよく、導体材料は、ドープシリコン、モリブデン（Ｍｏ）、又はタングステン（Ｗ）であってもよい。ある特定の実施形態において、絶縁体層及び導体層の厚さは同じであってもよい。ある特定の実施形態において、導体層の厚さ２２２は、絶縁体層の厚さ２２４より小さくてもよい。
【００１４】
ある特定の実施形態において、１層のハードマスクが、垂直スタックの上に堆積され、エッチングマスクとして用いられる。ハードマスクは、例えば、クロム又はフッ素含有プラズマでエッチングされない何れかの材料からできていてもよい。
【００１５】
この段階で、１つ以上のトレンチが、図２Ｂに示すように、垂直スタック内部に形成されてもよい。例えば、マスキング層は、一定のパターンでハードマスク２０８の上に堆積されて、１つ以上のトレンチが形成されるハードマスクの曝露部分を残してもよい。曝露したハードマスク材料をエッチングする化学エッチングを用いて、ハードマスクの曝露部分が除去されてもよい。この段階で、トレンチが形成される垂直スタックの部分のみが曝露され、他の部分はハードマスク材料によって被覆される。従って、垂直スタック材料をエッチングする化学エッチングを用いて、少なくとも１つのトレンチ２１０Ａ及び２１０Ｂが、垂直スタックにおいてエッチング停止層まで下方に、及び、エッチング停止層を曝露して形成されてもよい。ある特定の実施形態において、リアクティブイオンエッチング（ＲＩＥ）プロセスが、トレンチ２１０Ａ及び２１０Ｂを形成するために用いられてもよい。任意選択的に、ハードマスク２０８は、トレンチが形成された後、除去されてもよい。
【００１６】
ある特定の実施形態において、ここで各トレンチ２１０Ａ及び２１０Ｂの側壁に曝露される導体層は、図２Ｃに示すように、絶縁体層からくぼませてもよい。すなわち、導電材料２０６の各層の水平長さ２２６が、絶縁体材料２０４の各層の水平長さ２２８よりも短くてもよい。例えば、各トレンチ２１０Ａ及び２１０Ｂの側壁は、絶縁体層よりも速く導体層を選択的にエッチングするプラズマエッチング処理に曝露されてもよい。従って、凹部ポケット２１２が、導体層がトレンチ壁から絶縁体層よりも大きい距離にくぼんでいる場所に形成されてもよい。凹部ポケットは、各導体層のためのめっき材料が隣接する導体層に形成されるめっき材料と接触しないように、めっき材料が（図２Ｅに関してより詳細に検討するように）各導体層に形成されることを可能にする。ある特定の実施形態において、遅いウェットエッチングが、凹部ポケット２１２を形成するために用いられてもよい。
【００１７】
図２Ｄは、トレンチ２１０Ａ、２１０Ｂ、２１０Ｃ、及び２１０Ｄ（総称して、２１０）を備える導体層２０６及び絶縁体層２０４の垂直スタックの斜視図を示している。ある特定の実施形態において、各トレンチ２１０は、導体及び絶縁体材料の垂直スタックを通って延在し、エッチング停止層を曝露する円錐形であってもよい。ある特定の実施形態において、各トレンチは、各トレンチの底部で尖端になるのではなく、エッチング停止層の平面部分を曝露している。
【００１８】
図２Ｅに示すように、導体層は、電気めっき処理を用いてめっきされてもよい。電気めっきは、金属カチオンが電極上にコヒーレントな金属コーティングを形成するように、電流を用いて溶解した金属カチオンを低減させる処理である。導体層を電気めっきするために、垂直スタックの導体層は、電着中に陰極として機能する導体層に電位を印加するために用いられる電気回路網に結合されてもよい。電気回路網は、めっき材料を含んでいるべき導体層のすべてを電気的に接続するよう、一時的に形成されてもよい。導体層に形成される各めっき材料は、電気めっき装置（例えば、電気めっき相変化装置）であってもよい。めっき材料が形成された後、電気回路網は、除去されて、アドレス指定可能な電気めっき装置を可能にしてもよい。更に、めっき材料が形成される基板上の位置及び外部電源からの電気抵抗は、すべての装置に対してほぼ同等であってもよい。この（一時的な）電気回路網にわたる電気抵抗は、電気めっきの前に、電気めっき構造すべての類似した容積及び組成を確保することが重要である。
【００１９】
電気めっきのパラメータに応じて、めっき材料は半球状断面を有していてもよい。従って、電気めっき構造の一番厚い部分が、わかりやすくするため、電気めっき構造の厚さとして見なされてもよい。
【００２０】
めっき材料の厚さは、隣接するめっき材料が接合しないよう、トレンチの幅より小さくてもよい。更に、導体層の間の絶縁体層の厚さは、隣接する電気めっき装置同士が垂直方向で接合しないことが重要である。従って、めっき材料（例えば、電気めっき装置）は、隣接する絶縁体層の厚さよりも小さい厚さを有していてもよい。万一、絶縁体層同士が等しくない場合には、より薄い絶縁体層が、電気めっき装置の厚さに対する制限を設定してしまうかもしれない。
【００２１】
ある特定の実施形態において、水溶性槽電気めっき処理が、めっき材料を形成するよう用いられてもよい。他の実施形態において、イオン溶液が、電気めっき処理中に用いられてもよい。導体層をめっきするために用いられる材料（例えば、電着中の槽内の材料）は、以下でより詳細に検討するような、所望の電気的挙動に基づいていてもよい（例えば、相変化材料又はオボニック閾値スイッチ（ＯＴＳ））。何のめっき材料も垂直スタックの頂部に形成されないように、ハードマスク層は、何れの電源からも取り外されるか、切断されてもよいことに留意されたい。ある特定の実施形態において、それぞれのプラグが、同様の大きさ、厚さ、及び組成を有するよう形成されてもよい。めっき材料が形成された後、導体層は、それらを電気回路網から切断することによって、電気的に絶縁されてもよい。
【００２２】
図２Ｆは、本発明のある特定の態様による、図２Ｅの垂直スタックの透視図である。図示するように、プラグ２２０のそれぞれは、トレンチ２１０の円周の周りに、及び、導体層２０６の縁部に沿って形成されている。
【００２３】
図２Ｇに示すように、プラグ２２０のそれぞれは、拡散隔壁及び（例えば、後の処理ステップ中に）トレンチに形成されてもよいバイアへのオーミック接続を表す頂部接点ストリップ２１４に接続されてもよい。接点ストリップ２１４は、金属（例えば、タングステン、白金、又は銅）等の導電材料からできていてもよい。ある特定の実施形態において、トレンチは、接点ストリップ２１４が形成された後、導電材料で充填されてもよい。図２Ｈは、図２Ｇで表した垂直スタックの透視図である。図示するように、接点ストリップ２１４は、めっき材料２２０のそれぞれの上及び垂直スタックの上に形成される導体層を介して形成されてもよい。
【００２４】
ある特定の実施形態において、導体層２０６は、絶縁体層２０４に対してくぼんでいなくてもよい。例えば、図２Ｉに示すように、導体層２０６の水平長さは、絶縁体層２０４の水平長さと同じである。めっき材料２２０は、隣接する導体層の上に形成されるめっき材料と接触しないように、導体層上に形成される。図２Ｊは、接点ストリップ２１４がプラグ２２０のそれぞれの上に形成された図２Ｉの垂直スタックを示している。
【００２５】
図３は、本発明のある特定の実施形態によるメモリ装置における複数のメモリセルを示している。図示するように、隣接するトレンチ同士の導体層は、導電材料の１つ以上のストリップ２１８を形成するよう接続されてもよい。導電ストリップ２１８と接点ストリップ２１４との間の接合部２１６は、図２Ｅに関して説明したような、電気めっき処理中に形成されるめっき材料を含んでいる。
【００２６】
上で表したように、導体層をめっきするために用いる材料に応じて、導体層と接点ストリップ２１４との間の接合部２１６は、異なる電気特性を有していてもよい。例えば、ある特定の実施形態において、材料は、接合部２１６が、ＧｅＳｂＴｅ、ＳｅＴｅ、ＳｉＴｅ、ＳｂＳｅ、ＳｎＳｅ、ＳｎＴｅ、ＳｎＳｂ、ＧｅＳｂ、ＧｅＴｅ、ＳｉＳｂ、及びそれらの合金等の相変化材料の電気特性を有するように、用いられてもよい。相変化材料の電気的挙動は、相変化材料に印加される電圧がある特定の閾値に到達するかどうかに基づく、阻止状態（例えば、実質上、開路又は高い抵抗状態）から抵抗状態への移行を特徴としている。
【００２７】
他の実施の形態において、めっき材料は、接合部２１６がＧｅＳｅＢｉ等のオボニック閾値スイッチ（ＯＴＳ）の電気特性を有するように、用いられてもよい。ＯＴＳは、ＯＴＳに印加される電圧がある特定の閾値に到達するかどうかに基づいて、阻止状態（例えば、高い抵抗状態）から導電状態へ移行する二端子装置である。
【００２８】
各ストリップ２１８は、複数の導体層のそれぞれと接点ストリップ２１４との間の接合部２１６にアクセスするよう構成される１つ以上の選択装置（例えば、スイッチ）に接続されてもよい。ある特定の実施形態において、各トレンチの側壁に曝露される導体層縁部は、１つ以上のメモリセルを作成するよう相変化材料及び／又はＯＴＳ材料を用いて電気めっきされて１つ以上のメモリセルを作成してもよい。各メモリセルは、それぞれの接合部２１６へのアクセスを提供するストリップ２１８及び接点ストリップ２１４と結合されるコンポーネントによって制御されてもよい。すなわち、接合部２１６におけるめっき材料は、垂直アレイのメモリセルを形成し、ここで、各メモリセルは、選択装置を用いて、ストリップ２１８を介して選択される。図示するように、導体層は、メモリセルの垂直アレイと直交している。
【００２９】
本明細書中に開示するＰＣＭ及びＯＴＳ装置は、拡張可能な三次元配置である。本明細書中の説明は、ＰＣＭ及びＯＴＳ装置に限定されないが、むしろ、所望の電気的挙動を有する何れかの材料に適用可能であることは、言うまでもない。本明細書中に開示する実施形態は拡張可能であり、それでいて、その三次元構造のために低い実装面積を有している。
【００３０】
上記説明は本発明の実施形態に向けられる一方で、発明の他の、及び、更なる実施形態がその基本的な適用範囲から逸脱することなく考案されてもよく、その適用範囲は以下の特許請求の範囲によって決定される。
【符号の説明】
【００３１】
１００  処理システム
１０２  処理装置
１０４  メモリ装置
１０６  ロウデコーダ
１０８  カラムデコーダ
２０２  エッチング停止層
２０４  絶縁体層
２０６  導体層
２０８  ハードマスク
２１０  トレンチ
２１２  凹部ポケット
２１４  頂部接点ストリップ
２１６  接合部
２１８  導電ストリップ
２２０  プラグ
２２２  導体層の厚さ
２２４  絶縁体層の厚さ
２２６  水平長さ
２２８  水平長さ
【図１】
0006472773.tif 000002
【図２Ａ】
0006472773.tif 000003
【図２Ｂ】
0006472773.tif 000004
【図２Ｃ】
0006472773.tif 000005
【図２Ｄ】
0006472773.tif 000006
【図２Ｅ】
0006472773.tif 000007
【図２Ｆ】
0006472773.tif 000008
【図２Ｇ】
0006472773.tif 000009
【図２Ｈ】
0006472773.tif 000010
【図２Ｉ】
0006472773.tif 000011
【図２Ｊ】
0006472773.tif 000012
【図３】
0006472773.tif 000013