(57)【特許請求の範囲】
【請求項１】
縦続接続された複数のＧＯＡユニット回路からなる酸化物半導体薄膜トランジスタに基づくＧＯＡ回路であって、
各ステージのＧＯＡユニット回路がそれぞれ、プルアップ制御モジュールと、プルアップモジュールと、伝送モジュールと、第一プルダウンモジュールと、ブートストラップコンデンサモジュールと、プルダウン保持モジュールと、からなり、
Ｎを正の整数とした場合、第一ステージのＧＯＡユニット回路だけでなく、第ＮステージのＧＯＡユニット回路においても、
前記プルアップ制御モジュールは、第十一薄膜トランジスタからなり、
前記第十一薄膜トランジスタのゲート電極は前ステージである第Ｎ−１ステージのＧＯＡユニット回路の伝送信号を受信し、ソース電極は定圧高電位に電気的に接続され、ドレイン電極は第一ノードに電気的に接続され、
前記プルアップモジュールは、第二十一薄膜トランジスタからなり、
前記第二十一薄膜トランジスタのゲート電極は第一ノードに電気的に接続され、ソース電極はｍ番目のクロック信号が入力されるｍ番目クロック信号点に電気的に接続され、ドレイン電極は走査駆動信号を出力させる走査駆動信号点に接続され、
前記伝送モジュールは、第二十二薄膜トランジスタからなり、
前記第二十二薄膜トランジスタのゲート電極は前記第一ノードに電気的に接続され、ソース電極は前記ｍ番目クロック信号点に電気的に接続され、ドレイン電極は伝送信号を出力させ、
前記第一プルダウンモジュールは、第四十薄膜トランジスタと、第四十一薄膜トランジスタと、からなり、
前記第四十薄膜トランジスタのゲート電極及びソース電極は前記第一ノードにそれぞれ電気的に接続され、ドレイン電極は第四十一薄膜トランジスタのドレイン電極に電気的に接続され、
前記第四十一薄膜トランジスタのゲート電極はｍ＋２番目のクロック信号が入力されるｍ＋２番目クロック信号点に電気的に接続され、ソース電極には前記走査駆動信号が入力する前記走査駆動信号点に接続され、
前記ブートストラップコンデンサモジュールはコンデンサからなり、
前記コンデンサの一端は前記第一ノードに電気的に接続され、他端は前記走査駆動信号点に電気的に接続され、
前記プルダウン保持モジュールは、少なくとも第五十一薄膜トランジスタと、第五十二薄膜トランジスタと、第五十三薄膜トランジスタと、第五十四薄膜トランジスタと、第七十三薄膜トランジスタと、第七十四薄膜トランジスタと、第五十五薄膜トランジスタと、第四十二薄膜トランジスタと、第三十二薄膜トランジスタと、第七十五薄膜トランジスタと、第七十六薄膜トランジスタと、第五十六薄膜トランジスタと、からなり、
前記第五十一薄膜トランジスタのゲート電極及びソース電極は前記定圧高電位に電気的に接続され、ドレイン電極は第四ノードに電気的に接続され、
前記第五十二薄膜トランジスタのゲート電極は前記第一ノードに電気的に接続され、ドレイン電極は前記第四ノードに電気的に接続され、ソース電極は第一負電位に電気的に接続され、
前記第五十三薄膜トランジスタのゲート電極は前記第四ノードに電気的に接続され、ソース電極は前記定圧高電位に電気的に接続され、ドレイン電極は第二ノードに電気的に接続され、
前記第五十四薄膜トランジスタのゲート電極は前記第一ノードに電気的に接続され、ソース電極は前記第二ノードに電気的に接続され、ドレイン電極は第五ノードに電気的に接続され、
前記第七十三薄膜トランジスタのゲート電極は前記第四ノードに電気的に接続され、ソース電極は前記定圧高電位に電気的に接続され、ドレイン電極は前記第五ノードに電気的に接続され、
前記第七十四薄膜トランジスタのゲート電極は前記第一ノードに電気的に接続され、ソース電極は定圧低電位に電気的に接続され、ドレイン電極は前記第五ノードに電気的に接続され、
前記第五十五薄膜トランジスタのゲート電極は前ステージである第Ｎ−１ステージのＧＯＡユニット回路の伝送信号、または前ステージである第Ｎ−１ステージのＧＯＡユニット回路の走査駆動信号を受信し、ソース電極は前記第四ノードに電気的に接続され、ドレイン電極は前記第一負電位に電気的に接続され、
前記第四十二薄膜トランジスタのゲート電極は前記第二ノードに電気的に接続され、ソース電極は前記第一ノードに電気的に接続され、ドレイン電極は第三ノードに電気的に接続され、
前記第三十二薄膜トランジスタのゲート電極は前記第二ノードに電気的に接続され、ソース電極は前記走査駆動信号点に電気的に接続され、ドレイン電極は前記第一負電位に電気的に接続され、
前記第七十五薄膜トランジスタのゲート電極は前記第一ノードに電気的に接続され、ソース電極は前記第三ノードに電気的に接続され、ドレイン電極は前記定圧高電位に電気的に接続され、
前記第七十六薄膜トランジスタのゲート電極は前記第二ノードに電気的に接続され、ソース電極は前記第三ノードに電気的に接続され、ドレイン電極は前記定圧低電位に電気的に接続され、
前記第五十六薄膜トランジスタのゲート電極は前ステージである第Ｎ−１ステージのＧＯＡユニット回路の伝送信号、または前ステージである第Ｎ−１ステージのＧＯＡユニット回路の走査駆動信号を受信し、ソース電極は前記第五ノードに電気的に接続され、ドレイン電極は前記定圧低電位に電気的に接続され、
前記定圧低電位は前記第一負電位より低く、
前記各ステージのＧＯＡユニット回路内のすべての薄膜トランジスタは酸化物半導体薄膜トランジスタである
こと特徴とする酸化物半導体薄膜トランジスタに基づくＧＯＡ回路。
ここで、第一クロック信号ＣＫ（１）と、第二クロック信号ＣＫ（２）と、第三クロック信号ＣＫ（３）と、第四クロック信号ＣＫ（４）とは、パルスの立ち上がりの位相がπ／２（９０°）ずつ順番にずれた４つのクロック信号であって、パルスの立ち上がりの順番は、ＣＫ（１）→ＣＫ（２）→ＣＫ（３）→ＣＫ（４）→ＣＫ（１）→・・・であるとする。
ｍを正整数であって前記Nを４で割った余りであるとし、前記４つのクロック信号を、ｍ番目のクロック信号ＣＫ（ｍ）、ｍ＋１番目のクロック信号ＣＫ（ｍ＋１）、ｍ＋２番目のクロックＣＫ（ｍ＋２）、および、ｍ＋３番目のクロック信号ＣＫ（ｍ＋３）、と表わす。
【請求項２】
請求項１に記載の酸化物半導体薄膜トランジスタに基づくＧＯＡ回路において、
前記プルダウン保持モジュールは、さらに、第五十七薄膜トランジスタを備え、
前記第五十七薄膜トランジスタのゲート電極は前ステージである第Ｎ−１ステージのＧＯＡユニット回路の伝送信号、または前ステージである第Ｎ−１ステージのＧＯＡユニット回路の走査駆動信号を受信し、ソース電極は前記第二ノードに電気的に接続され、ドレイン電極は前記第五ノードに電気的に接続される
ことを特徴とする酸化物半導体薄膜トランジスタに基づくＧＯＡ回路。
【請求項３】
請求項１に記載の酸化物半導体薄膜トランジスタに基づくＧＯＡ回路において、
第一ステージのＧＯＡユニット回路において、
前記第十一薄膜トランジスタのゲート電極、前記第五十五薄膜トランジスタのゲート電極、および、前記第五十六薄膜トランジスタのゲート電極は、走査起動信号を受信する
ことを特徴とする酸化物半導体薄膜トランジスタに基づくＧＯＡ回路。
【請求項４】
請求項２に記載の酸化物半導体薄膜トランジスタに基づくＧＯＡ回路において、
第一ステージのＧＯＡユニット回路において、
前記第十一薄膜トランジスタのゲート電極、前記第五十五薄膜トランジスタのゲート電極、前記第五十六薄膜トランジスタのゲート電極、および、前記第五十七薄膜トランジスタのゲート電極は走査起動信号を受信する
ことを特徴とする酸化物半導体薄膜トランジスタに基づくＧＯＡ回路。
【請求項５】
請求項１に記載の酸化物半導体薄膜トランジスタに基づくＧＯＡ回路において、
前記ｍ番目のクロック信号ＣＫ（ｍ）が第三クロック信号ＣＫ（３）である時、前記ｍ＋２番目のクロック信号ＣＫ（ｍ＋２）は第一クロック信号ＣＫ（１）であり、
前記ｍ番目のクロック信号ＣＫ（ｍ）が第四クロック信号ＣＫ（４）である時、前記ｍ＋２番目のクロック信号ＣＫ（ｍ＋２）は第二クロック信号ＣＫ（２）である
ことを特徴とする酸化物半導体薄膜トランジスタに基づくＧＯＡ回路。
【請求項６】
請求項１に記載の酸化物半導体薄膜トランジスタに基づくＧＯＡ回路において、
前記各ステージのＧＯＡユニット回路内のすべての薄膜トランジスタはＩＧＺＯ薄膜トランジスタである
ことを特徴とする酸化物半導体薄膜トランジスタに基づくＧＯＡ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスプレイ技術領域に関し、特に酸化物半導体薄膜トランジスタに基づくＧＯＡ回路に関する。
【背景技術】
【０００２】
液晶ディスプレイ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ、ＬＣＤ）はボディーが薄く、省電で、電磁波の輻射がないなどの多くの長所を備えており、液晶テレビ、携帯電話、携帯情報端末（ＰＤＡ）、デジタルカメラ、パソコンの画面またはタブレットの画面などで、広く応用されており、薄型表示装置の領域で主導的な地位を占めている。
【０００３】
アクティブマトリックス液晶表示装置（Ａｃｔｉｖｅ  Ｍａｔｒｉｘ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ、ＡＭＬＣＤ）は、現在最もよく用いられている表示装置であり、前記アクティブマトリックス液晶表示装置は、複数の画素と、各画素に電気的に接続された一つの薄膜トランジスタ（ＴＦＴ）と、水平走査線に接続された薄膜トランジスタのゲート電極（Ｇａｔｅ）と、垂直方向のデータ線に接続されたドレイン電極（Ｄｒａｉｎ）と、画素電極に接続されたソース電極（Ｓｏｕｒｃｅ）と、からなる。水平走査線に十分な電圧を印加し、前記水平走査線に電気的に接続されたすべてのＴＦＴがオンになり、これによってデータ線上の信号電圧が画素に書き込まれて、異なる液晶の光透過度が制御されることで、色彩及び明度を制御することができるという効果が得られる。アレイ基板行駆動（Ｇａｔｅ  Ｄｒｉｖｅｒ  ｏｎ  Ａｒｒａｙ、ＧＯＡ）技術は、従来の薄膜トランジスタ液晶表示装置を利用して、配列（Ａｒｒａｙ）プロセスにおいて、ゲート電極行走査駆動回路をＴＦＴ配列基板上に設け、ゲート電極に逐次走査駆動させる方式である。ＧＯＡ技術は外接する集積回路板（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ、ＩＣ）の溶接（ｂｏｎｄｉｎｇ）工程が削減可能であり、生産能力の向上とともに製品コストを下げることができ、更に狭額縁またはフレームレスの表示製品に適した液晶表示パネルの製造が可能である。
【０００４】
イグゾー（Ｉｎｄｉｕｍ  Ｇａｌｌｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ、ＩＧＺＯ）、はインジウム、ガリウム、亜鉛を含む非晶酸化物であり、電子移動度がアモルファスシリコンの２０〜３０倍であり、ＴＦＴの画素電極に対する充放電のスピードを大幅に高めることができ、画素の反応速度を高め、更に速いフレームレートを実現し、同時に更に速い反応により画素の行走査スピードを大幅に速くし、ＴＦＴ−ＬＣＤ内において非常に高い解像度を可能にする。その外に、トランジスタの数が減り各画素の透光率が高くなるため、ＩＧＺＯ表示装置は更に高いエネルギー効率を備え、更に効率が良くなる。
【０００５】
ＩＧＺＯなどの酸化物半導体薄膜トランジスタの発展に伴って、酸化物半導体薄膜トランジスタに基づくパネル周辺の集成回路も注目されることとなった。酸化物半導体薄膜トランジスタは高い電子移動度を備えているが、そのしきい値の電圧値が０Ｖであり、且つ次のしきい値の領域の振幅が小さく、ＧＯＡ回路がオフの状態の時、多くのＴＦＴ部品のゲート電極及びソース電極の間の電圧Ｖｇｓは通常０Ｖであり、このようでは酸化物半導体薄膜トランジスタに基づくＧＯＡ回路の設計は非常に難しくなり、非晶硅半導体薄膜トランジスタが用いられている走査駆動回路を、酸化物半導体薄膜トランジスタに基づくＧＯＡ回路に応用した場合、機能性の問題が存在する。その外に、外的要素の誘導及び応力の作用のもと、酸化物半導体薄膜トランジスタは、時々しきい値電圧がマイナスに下がる現象が生じる傾向があり、このようでは酸化物半導体薄膜トランジスタに基づくＧＯＡ回路が作動することができないという問題を直接招く可能性がある。例えば、高温において、酸化物半導体薄膜トランジスタのしきい値電圧がマイナスに移動すると、ＧＯＡ回路がオフになるという問題を招く可能性がある。同様に、照射した電気応力の作用の下で、酸化物半導体薄膜トランジスタのしきい値電圧がマイナスに移動する。それゆえ、酸化物半導体薄膜トランジスタに基づくＧＯＡ回路を設計するには、ＴＦＴしきい値電圧の偏移の影響をも考慮に入れなければならない。
【０００６】
図１を参照する。図１は上記の問題に対する従来の酸化物半導体薄膜トランジスタに基づくＧＯＡ回路である。前記酸化物半導体薄膜トランジスタに基づくＧＯＡ回路は、縦続接続された複数のＧＯＡユニット回路からなり、各ステージのＧＯＡユニット回路はそれぞれ、プルアップ制御モジュール１００と、プルアップモジュール２００と、伝送モジュール３００と、第一プルダウンモジュール４００と、ブートストラップコンデンサモジュール５００と、プルダウン保持モジュール６００とからなる。しかしながら、前記従来の酸化物半導体薄膜トランジスタに基づくＧＯＡ回路は依然として一定の問題が存在した。プルダウン保持モジュール６００は第一ノードＱ（Ｎ）信号を利用してプルダウンをオフに制御する役割があり、部品のしきい値電圧が偏移した状況において、第一ノードＱ（Ｎ）電位制御の能力が減少する影響で、プルダウン保持モジュール６００は正常にオフになることができず、作動中に第一ノードＱ（Ｎ）が正常に高電位に上昇できないという問題を招き、ＧＯＡ回路全体の機能上の不良を引き起す。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、しきい値電圧が偏移した時に生じる、プルダウン保持モジュールが正常にオフにならなくなる問題を防止し、ＧＯＡ回路の正常な出力を保証できる酸化物半導体薄膜トランジスタに基づくＧＯＡ回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記の目的を達成するために、本発明は、縦続接続された複数のＧＯＡユニット回路からなる酸化物半導体薄膜トランジスタに基づくＧＯＡ回路であって、各ステージのＧＯＡユニット回路がそれぞれ、プルアップ制御モジュールと、プルアップモジュールと、伝送モジュール、第一プルダウンモジュールと、ブートストラップコンデンサモジュールと、プルダウン保持モジュールと、からなることを特徴とする酸化物半導体薄膜トランジスタに基づくＧＯＡ回路を提供する。
【０００９】
Ｎを正の整数とした場合、第一ステージのＧＯＡユニット回路だけでなく、第ＮステージのＧＯＡユニット回路においても、前記プルアップ制御モジュールは、第十一薄膜トランジスタからなり、前記第十一薄膜トランジスタのゲート電極は前ステージである第Ｎ−１ステージのＧＯＡユニット回路の伝送信号を受信し、ソース電極は定圧高電位に電気的に接続され、ドレイン電極は第一ノードに電気的に接続される。
【００１０】
前記プルアップモジュールは、第二十一薄膜トランジスタからなり、前記第二十一薄膜トランジスタのゲート電極は第一ノードに電気的に接続され、ソース電極はｍ番目のクロック信号点に電気的に接続され、ドレイン電極は走査駆動信号を出力させる。
【００１１】
前記伝送モジュールは、第二十二薄膜トランジスタからなり、前記第二十二薄膜トランジスタのゲート電極は第一ノードに電気的に接続され、ソース電極はｍ番目のクロック信号点に電気的に接続され、ドレイン電極は伝送信号を出力させる。
【００１２】
前記第一プルダウンモジュールは、第四十薄膜トランジスタと、第四十一薄膜トランジスタと、からなる。前記第四十薄膜トランジスタのゲート電極及びソース電極は第一ノードにそれぞれ電気的に接続され、ドレイン電極は第四十一薄膜トランジスタのドレイン電極に電気的に接続される。前記第四十一薄膜トランジスタのゲート電極はｍ＋２番目のクロック信号点に電気的に接続され、ソース電極は走査駆動信号を入力する。
【００１３】
前記ブートストラップコンデンサモジュールはコンデンサからなり、前記コンデンサの一端は第一ノードに電気的に接続され、他端は走査駆動信号点に電気的に接続される。
【００１４】
前記プルダウン保持モジュールは、少なくとも第五十一薄膜トランジスタと、第五十二薄膜トランジスタと、第五十三薄膜トランジスタと、第五十四薄膜トランジスタと、第七十三薄膜トランジスタと、第七十四薄膜トランジスタと、第五十五薄膜トランジスタと、第四十二薄膜トランジスタと、第三十二薄膜トランジスタと、第七十五薄膜トランジスタと、第七十六薄膜トランジスタと、からなる。前記第五十一薄膜トランジスタのゲート電極及びソース電極は定圧高電位にそれぞれ電気的に接続され、ドレイン電極は第四ノードに電気的に接続される。前記第五十二薄膜トランジスタのゲート電極は第一ノードに電気的に接続され、ドレイン電極は第四ノードに電気的に接続され、ソース電極は第一負電位に電気的に接続される。前記第五十三薄膜トランジスタのゲート電極は第四ノードに電気的に接続され、ソース電極は定圧高電位に電気的に接続され、ドレイン電極は第二ノードに電気的に接続される。前記第五十四薄膜トランジスタのゲート電極は第一ノードに電気的に接続され、ソース電極は第二ノードに電気的に接続され、ドレイン電極は第五ノードに電気的に接続される。前記第七十三薄膜トランジスタのゲート電極は第四ノードに電気的に接続され、ソース電極は定圧高電位に電気的に接続され、ドレイン電極は第五ノードに電気的に接続される。前記第七十四薄膜トランジスタのゲート電極は第一ノードに電気的に接続され、ソース電極は定圧低電位に電気的に接続され、ドレイン電極は第五ノードに電気的に接続される。前記第五十五薄膜トランジスタのゲート電極は前ステージである第Ｎ−１ステージのＧＯＡユニット回路の伝送信号、または前ステージである第Ｎ−１ステージのＧＯＡユニット回路の走査駆動信号を受信し、ソース電極は第四ノードに電気的に接続され、ドレイン電極は第一負電位に電気的に接続される。前記第四十二薄膜トランジスタのゲート電極は第二ノードに電気的に接続され、ソース電極は第一ノードに電気的に接続され、ドレイン電極は第三ノードに電気的に接続される。前記第三十二薄膜トランジスタのゲート電極は第二ノードに電気的に接続され、ソース電極は走査駆動信号点に電気的に接続され、ドレイン電極は第一負電位に電気的に接続される。前記第七十五薄膜トランジスタのゲート電極は第一ノードに電気的に接続され、ソース電極は第三ノードに電気的に接続され、ドレイン電極は定圧高電位に電気的に接続される。前記第七十六薄膜トランジスタのゲート電極は第二ノードに電気的に接続され、ソース電極は第三ノードに電気的に接続され、ドレイン電極は定圧低電位に電気的に接続される。
【００１５】
前記定圧低電位は第一負電位より低い。  
【００１６】
前記各ステージのＧＯＡユニット回路内のすべての薄膜トランジスタは酸化物半導体薄膜トランジスタである。
【００１７】
前記プルダウン保持モジュールはさらに第五十六薄膜トランジスタを備え、前記第五十六薄膜トランジスタのゲート電極は前ステージである第Ｎ−１ステージのＧＯＡユニット回路の伝送信号、または前ステージである第Ｎ−１ステージのＧＯＡユニット回路の走査駆動信号を受信し、ソース電極は第五ノードに電気的に接続され、ドレイン電極は定圧低電位に電気的に接続される。
【００１８】
前記プルダウン保持モジュールはさらに第五十六薄膜トランジスタと、第五十七薄膜トランジスタと、を備える。前記第五十六薄膜トランジスタのゲート電極は前ステージである第Ｎ−１ステージのＧＯＡユニット回路の伝送信号、または前ステージである第Ｎ−１ステージのＧＯＡユニット回路の走査駆動信号を受信し、ソース電極は第五ノードに電気的に接続され、ドレイン電極は定圧低電位に電気的に接続される。前記第五十七薄膜トランジスタのゲート電極は前ステージである第Ｎ−１ステージのＧＯＡユニット回路の伝送信号、または前ステージである第Ｎ−１ステージのＧＯＡユニット回路の走査駆動信号を受信し、ソース電極は第二ノードに電気的に接続され、ドレイン電極は第五ノードに電気的に接続される。
【００１９】
前記の酸化物半導体薄膜トランジスタに基づくＧＯＡ回路の第一ステージのＧＯＡユニット回路において、前記第十一薄膜トランジスタのゲート電極は走査起動信号を受信し、前記第五十五薄膜トランジスタのゲート電極は走査起動信号を受信する。
【００２０】
前記の酸化物半導体薄膜トランジスタに基づくＧＯＡ回路の第一ステージのＧＯＡユニット回路において、前記第十一薄膜トランジスタのゲート電極は走査起動信号を受信し、前記第五十五薄膜トランジスタのゲート電極は走査起動信号を受信し、前記第五十六薄膜トランジスタのゲート電極は走査起動信号を受信する。
【００２１】
前記の酸化物半導体薄膜トランジスタに基づくＧＯＡ回路の第一ステージのＧＯＡユニット回路において、前記第十一薄膜トランジスタのゲート電極は走査起動信号を受信し、前記第五十五薄膜トランジスタのゲート電極は走査起動信号を受信し、前記第五十六薄膜トランジスタのゲート電極は走査起動信号を受信し、前記第五十七薄膜トランジスタのゲート電極は走査起動信号を受信する。
【００２２】
前記プルダウン保持回路において、第五十一薄膜トランジスタと、第五十二薄膜トランジスタと、第五十三薄膜トランジスタと、第五十四薄膜トランジスタと、第七十三薄膜トランジスタと、第七十四薄膜トランジスタとは、一つの二重インバータを構成し、前記第五十一薄膜トランジスタと、第五十二薄膜トランジスタと、第五十三薄膜トランジスタと、第五十四薄膜トランジスタとは、メインインバータを構成し、前記第七十三薄膜トランジスタと、第七十四薄膜トランジスタとは、補助インバータを構成する。
【００２３】
前記クロック信号は、第一クロック信号と、第二クロック信号と、第三クロック信号と、第四クロック信号の四つのクロック信号からなる。
【００２４】
前記ｍ番目のクロック信号が第三クロック信号である時、前記ｍ＋２番目のクロック信号は第一クロック信号であり、前記ｍ番目のクロック信号が第四クロック信号である時、前記ｍ＋２番目のクロック信号は第二クロック信号である。
【００２５】
前記各ステージのＧＯＡユニット回路内のすべての薄膜トランジスタはＩＧＺＯ薄膜トランジスタである。
【００２６】
本発明は、さらに縦続接続された複数のＧＯＡユニット回路からなる酸化物半導体薄膜トランジスタに基づくＧＯＡ回路を提供する。各ステージのＧＯＡユニット回路は、いずれもプルアップ制御モジュールと、プルアップモジュールと、伝送モジュールと、第一プルダウンモジュールと、ブートストラップコンデンサモジュールと、プルダウン保持モジュールと、からなる。
【００２７】
Ｎを正の整数とした場合、第一ステージのＧＯＡユニット回路だけでなく、第ＮステージのＧＯＡユニット回路においても、前記プルアップ制御モジュールは第十一薄膜トランジスタからなり、前記第十一薄膜トランジスタのゲート電極は前ステージである第Ｎ−１ステージのＧＯＡユニット回路の伝送信号を受信し、ソース電極は定圧高電位に電気的に接続され、ドレイン電極は第一ノードに電気的に接続される。
【００２８】
前記プルアップモジュールは第二十一薄膜トランジスタからなり、前記第二十一薄膜トランジスタのゲート電極は第一ノードに電気的に接続され、ソース電極はｍ番目のクロック信号点に電気的に接続され、ドレイン電極は走査駆動信号を出力させる。
【００２９】
前記伝送モジュールは第二十二薄膜トランジスタからなり、前記第二十二薄膜トランジスタのゲート電極は第一ノードに電気的に接続され、ソース電極はｍ番目のクロック信号点に電気的に接続され、ドレイン電極は伝送信号を出力させる。
【００３０】
前記第一プルダウンモジュールは第四十薄膜トランジスタと、第四十一薄膜トランジスタと、からなる。前記第四十薄膜トランジスタのゲート電極及びソース電極は第一ノードにそれぞれ電気的に接続され、ドレイン電極は第四十一薄膜トランジスタのドレイン電極に電気的に接続される。前記第四十一薄膜トランジスタのゲート電極はｍ＋２番目のクロック信号点に電気的に接続され、ソース電極は走査駆動信号を入力させる。
【００３１】
前記ブートストラップコンデンサモジュールはコンデンサからなり、前記コンデンサの一端は第一ノードに電気的に接続され、他端は走査駆動信号点に電気的に接続される。
【００３２】
前記プルダウン保持モジュールは少なくとも第五十一薄膜トランジスタと、第五十二薄膜トランジスタと、第五十三薄膜トランジスタと、第五十四薄膜トランジスタと、第七十三薄膜トランジスタと、第七十四薄膜トランジスタと、第五十五薄膜トランジスタと、第四十二薄膜トランジスタと、第三十二薄膜トランジスタと、第七十五薄膜トランジスタと、第七十六薄膜トランジスタと、からなる。前記第五十一薄膜トランジスタのゲート電極及びソース電極は定圧高電位にそれぞれ電気的に接続され、ドレイン電極は第四ノードに電気的に接続される。前記第五十二薄膜トランジスタのゲート電極は第一ノードに電気的に接続され、ドレイン電極は第四ノードに電気的に接続され、ソース電極は第一負電位に電気的に接続される。前記第五十三薄膜トランジスタのゲート電極は第四ノードに電気的に接続され、ソース電極は定圧高電位に電気的に接続され、ドレイン電極は第二ノードに電気的に接続される。前記第五十四薄膜トランジスタのゲート電極は第一ノードに電気的に接続され、ソース電極は第二ノードに電気的に接続され、ドレイン電極は第五ノードに電気的に接続される。前記第七十三薄膜トランジスタのゲート電極は第四ノードに電気的に接続され、ソース電極は定圧高電位に電気的に接続され、ドレイン電極は第五ノードに電気的に接続される。前記第七十四薄膜トランジスタのゲート電極は第一ノードに電気的に接続され、ソース電極は定圧低電位に電気的に接続され、ドレイン電極は第五ノードに電気的に接続される。前記第五十五薄膜トランジスタのゲート電極は前ステージである第Ｎ−１ステージのＧＯＡユニット回路の伝送信号、または前ステージである第Ｎ−１ステージのＧＯＡユニット回路の走査駆動信号を受信し、ソース電極は第四ノードに電気的に接続され、ドレイン電極は第一負電位に電気的に接続される。前記第四十二薄膜トランジスタのゲート電極は第二ノードに電気的に接続され、ソース電極は第一ノードに電気的に接続され、ドレイン電極は第三ノードに電気的に接続される。前記第三十二薄膜のゲート電極は第二ノードに電気的に接続され、ソース電極は走査駆動信号点に電気的に接続され、ドレイン電極は第一負電位に電気的に接続される。前記第七十五薄膜トランジスタのゲート電極は第一ノードに電気的に接続され、ソース電極は第三ノードに電気的に接続され、ドレイン電極は定圧高電位に電気的に接続される。前記第七十六薄膜トランジスタのゲート電極は第二ノードに電気的に接続され、ソース電極は第三ノードに電気的に接続され、ドレイン電極は定圧低電位に電気的に接続される。
【００３３】
前記定圧低電位は第一負電位より低い。  
【００３４】
前記各ステージのＧＯＡユニット回路内のすべての薄膜トランジスタは酸化物半導体薄膜トランジスタである。
【００３５】
その内、前記クロック信号は、第一クロック信号と、第二クロック信号と、第三クロック信号と、第四クロック信号、の四つのクロック信号からなる。
【００３６】
その内、前記ｍ番目のクロック信号が第三クロック信号である時、前記ｍ＋２番目のクロック信号は第一クロック信号であり、前記ｍ番目のクロック信号が第四クロック信号である時、前記ｍ＋２番目のクロック信号は第二クロック信号である。
【００３７】
その内、前記各ステージのＧＯＡユニット回路内のすべての薄膜トランジスタはＩＧＺＯ薄膜トランジスタである。
【発明の効果】
【００３８】
本発明の効果は以下の点である。本発明は酸化物半導体薄膜トランジスタに基づくＧＯＡ回路を提供する。プルダウン保持モジュール内の第四及び第五及び第二ノードにそれぞれ対応する第五十五及び第五十六及び第五十七薄膜トランジスタを増設することによって、前記第五十五及び第五十六及び第五十七薄膜トランジスタのゲート電極がそれぞれ前ステージである第Ｎ−１ステージのＧＯＡユニット回路の伝送信号、または前ステージである第Ｎ−１ステージのＧＯＡユニット回路の走査駆動信号を受信し、前ステージである第Ｎ−１ステージのＧＯＡユニット回路の伝送信号、または前ステージである第Ｎ−１ステージのＧＯＡユニット回路の走査駆動信号によって、第五十五及び第五十六及び第五十七を制御し、第一ノードがまだ完全に上昇していない状況において、第四、第五、第二ノードの電位をプルダウンし、素早くプルダウン保持モジュールをオフにすることが可能であり、これによって第一ノードの電位が正常に上昇することを保証し、作動中に第一ノード部が高電位であるようにし、それによってＧＯＡ回路の正常出力を保証する。
【図面の簡単な説明】
【００３９】
さらに本発明の特徴及び技術内容が理解できるように、以下の本発明に関係する詳細な説明及び図を参照する。しかしながら、図は参考及び説明として提供するに過ぎず、本発明に制限を加えるものでは決してない。
【００４０】
【図１】従来の酸化物半導体薄膜トランジスタに基づくＧＯＡ回路的回路図である。
【図２】本発明の酸化物半導体薄膜トランジスタに基づくＧＯＡ回路の実施例１の回路図である。
【図３】本発明の酸化物半導体薄膜トランジスタに基づくＧＯＡ回路の実施例２の回路図である。
【図４】本発明の酸化物半導体薄膜トランジスにタ基づくＧＯＡ回路の実施例３の回路図である。
【図５】本発明の酸化物半導体薄膜トランジスタに基づくＧＯＡ回路の実施例４の回路図である。
【図６】本発明の酸化物半導体薄膜トランジスタに基づくＧＯＡ回路の実施例５の回路図である。
【図７】本発明の酸化物半導体薄膜トランジスタに基づくＧＯＡ回路の実施例６の回路図である。
【図８】本発明の酸化物半導体薄膜トランジスタに基づくＧＯＡ回路の実施例１及び四の第一ステージのＧＯＡユニット回路の回路図である。
【図９】本発明の酸化物半導体薄膜トランジスタに基づくＧＯＡ回路の実施例２及び五の第一ステージのＧＯＡユニット回路の回路図である。
【図１０】本発明の酸化物半導体薄膜トランジスタに基づくＧＯＡ回路の実施例３及び六の第一ステージのＧＯＡユニット回路の回路図である。
【図１１】本発明の酸化物半導体薄膜トランジスタに基づくＧＯＡ回路の入力信号及びキーノードの波形図である。
【発明を実施するための形態】
【００４１】
本発明が採用する技術手段及びその効果についてさらに詳述するため、以下では本発明の最適な実施例及びその図を用いて詳しい説明を行う。
【００４２】
本発明は、酸化物半導体薄膜トランジスタに基づくＧＯＡ回路を提供する。図２を参照する。図２は、本発明における縦続接続された複数のＧＯＡユニット回路からなる酸化物半導体薄膜トランジスタに基づくＧＯＡ回路の実施例１の回路図である。各ステージのＧＯＡユニット回路はそれぞれ、プルアップ制御モジュール１００と、プルアップモジュール２００と、伝送モジュール３００と、第一プルダウンモジュール４００と、ブートストラップコンデンサモジュール５００と、プルダウン保持モジュール６００と、からなる。
【００４３】
Ｎを正の整数とした場合、第一ステージのＧＯＡユニット回路だけでなく、第ＮステージのＧＯＡユニット回路においても、前記プルアップ制御モジュール１００は、第十一薄膜トランジスタＴ１１からなり、前記第十一薄膜トランジスタＴ１１のゲート電極は、前ステージである第Ｎ−１ステージのＧＯＡユニット回路の伝送信号ＳＴ（Ｎ−１）を受信し、ソース電極は定圧高電位ＤＣＨに電気的に接続され、ドレイン電極は第一ノードＱ（Ｎ）に電気的に接続される。
【００４４】
前記プルアップモジュール２００は、第二十一薄膜トランジスタＴ２１からなり、前記第二十一薄膜トランジスタＴ２１のゲート電極は第一ノードＱ（Ｎ）に電気的に接続され、ソース電極はｍ番目のクロック信号点ＣＫ（ｍ）に電気的に接続され、ドレイン電極は走査駆動信号Ｇ（Ｎ）を出力させる。
【００４５】
前記伝送モジュール３００は、第二十二薄膜トランジスタＴ２２からなり、前記第二十二薄膜トランジスタＴ２２のゲート電極は第一ノードＱ（Ｎ）に電気的に接続され、ソース電極はｍ番目のクロック信号点ＣＫ（ｍ）に電気的に接続され、ドレイン電極は伝送信号ＳＴ（Ｎ）を出力させる。
【００４６】
具体的に、前記クロック信号は、第一クロック信号ＣＫ（１）と、第二クロック信号ＣＫ（２）と、第三クロック信号ＣＫ（３）と、第四クロック信号ＣＫ（４）の四つのクロック信号からなる。
【００４７】
前記ｍ番目のクロック信号ＣＫ（ｍ）が第三クロック信号ＣＫ（３）である時、前記ｍ＋２番目のクロック信号ＣＫ（ｍ＋２）は第一クロック信号ＣＫ（１）であり、前記ｍ番目のクロック信号ＣＫ（ｍ）が第四クロック信号ＣＫ（４）である時、前記ｍ＋２番目のクロック信号ＣＫ（ｍ＋２）は第二クロック信号ＣＫ（２）である。
【００４８】
前記第一プルダウンモジュール４００は、第四十薄膜トランジスタＴ４０と、第四十一薄膜トランジスタＴ４１と、からなる。前記第四十薄膜トランジスタＴ４０のゲート電極及びソース電極は、それぞれ第一ノードＱ（Ｎ）に電気的に接続され、ドレイン電極は第四十一薄膜トランジスタＴ４１のドレイン電極に電気的に接続される。前記第四十一薄膜トランジスタＴ４１のゲート電極は、ｍ＋２番目のクロック信号点ＣＫ（ｍ＋２）に電気的に接続され、ソース電極は走査駆動信号Ｇ（Ｎ）を入力させる。
【００４９】
前記ブートストラップコンデンサモジュール５００は、コンデンサＣｂからなり、前記コンデンサＣｂの一端は第一ノードＱ（Ｎ）に電気的に接続され、他端は走査駆動信号点Ｇ（Ｎ）に電気的に接続される。
【００５０】
前記プルダウン保持モジュール６００は、第五十一薄膜トランジスタＴ５１と、第五十二薄膜トランジスタＴ５２と、第五十三薄膜トランジスタＴ５３と、第五十四薄膜トランジスタＴ５４と、第七十三薄膜トランジスタＴ７３と、第七十四薄膜トランジスタＴ７４と、第五十五薄膜トランジスタＴ５５と、第四十二薄膜トランジスタＴ４２と、第三十二薄膜トランジスタＴ３２と、第七十五薄膜トランジスタＴ７５と、第七十六薄膜トランジスタＴ７６と、からなる。前記第五十一薄膜トランジスタＴ５１のゲート電極及びソース電極はそれぞれ、定圧高電位ＤＣＨに電気的に接続され、ドレイン電極は第四ノードＳ（Ｎ）に電気的に接続される。前記第五十二薄膜トランジスタＴ５２のゲート電極は第一ノードＱ（Ｎ）に電気的に接続され、ドレイン電極は第四ノードＳ（Ｎ）電気的に接続され、ソース電極は第一負電位ＶＳＳに電気的に接続される。前記第五十三薄膜トランジスタＴ５３のゲート電極は第四ノードＳ（Ｎ）に電気的に接続され、ソース電極は定圧高電位ＤＣＨに電気的に接続され、ドレイン電極は第二ノードＰ（Ｎ）に電気的に接続される。前記第五十四薄膜トランジスタＴ５４のゲート電極は第一ノードＱ（Ｎ）に電気的に接続され、ドレイン電極は第二ノードＰ（Ｎ）に電気的に接続され、ソース電極は第五ノードＫ（Ｎ）に電気的に接続される。前記第七十三薄膜トランジスタＴ７３のゲート電極は第四ノードＳ（Ｎ）に電気的に接続され、ソース電極は定圧高電位ＤＣＨに電気的に接続され、ドレイン電極は第五ノードＫ（Ｎ）に電気的に接続される。前記第七十四薄膜トランジスタＴ７４のゲート電極は第一ノードＱ（Ｎ）に電気的に接続され、ソース電極は定圧低電位ＤＣＬに電気的に接続され、ドレイン電極は第五ノードＫ（Ｎ）に電気的に接続される。前記第五十五薄膜トランジスタＴ５５のゲート電極は、前ステージである第Ｎ−１ステージのＧＯＡユニット回路の伝送信号ＳＴ（Ｎ−１）を受信し、ソース電極は第四ノードＳ（Ｎ）に電気的に接続され、ドレイン電極は第一負電位ＶＳＳに電気的に接続される。前記第四十二薄膜トランジスタＴ４２のゲート電極は第二ノードＰ（Ｎ）に電気的に接続され、ドレイン電極は第一ノードＱ（Ｎ）に電気的に接続され、ソース電極は第三ノードＴ（Ｎ）に電気的に接続される。前記第三十二薄膜トランジスタＴ３２のゲート電極は第二ノードＰ（Ｎ）に電気的に接続され、ドレイン電極は走査駆動信号点Ｇ（Ｎ）に電気的に接続され、ソース電極は第一負電位ＶＳＳに電気的に接続される。前記第七十五薄膜トランジスタＴ７５のゲート電極は第一ノードＱ（Ｎ）に電気的に接続され、ソース電極は第三ノードＴ（Ｎ）に電気的に接続され、ドレイン電極は定圧高電位ＤＣＨに電気的に接続される。前記第七十六薄膜トランジスタＴ７６のゲート電極は第二ノードＰ（Ｎ）に電気的に接続され、ドレイン電極は第三ノードＴ（Ｎ）に電気的に接続され、ソース電極は定圧低電位ＤＣＬに電気的に接続される。
【００５１】
具体的に、前記第五十一薄膜トランジスタＴ５１と、第五十二薄膜トランジスタＴ５２と、第五十三薄膜トランジスタＴ５３と、第五十四薄膜トランジスタＴ５４と、第七十三薄膜トランジスタＴ７３と、第七十四薄膜トランジスタＴ７４とは、一つの二重インバータＦ１を構成する。その内、前記第五十一薄膜トランジスタＴ５１と、第五十二薄膜トランジスタＴ５２と、第五十三薄膜トランジスタＴ５３と、第五十四薄膜トランジスタＴ５４とは、メインインバータを構成し、前記第七十三薄膜トランジスタＴ７３と、第七十四薄膜トランジスタＴ７４とは、補助インバータを構成する。前記定圧低電位ＤＣＬは第一負電位ＶＳＳより低い。各ステージのＧＯＡユニット回路内のすべての薄膜トランジスタは酸化物半導体薄膜トランジスタであり、前記酸化物半導体薄膜トランジスタはＩＧＺＯ薄膜トランジスタであるのが最適である。
【００５２】
特に、図８を参照する。図８は、本発明の実施例１における第一ステージのＧＯＡユニット回路である。前記第十一薄膜トランジスタＴ１１のゲート電極は走査起動信号ＳＴＶを受信し、前記第五十五薄膜トランジスタＴ５５のゲート電極は走査起動信号ＳＴＶを受信し、前記第二十一薄膜トランジスタＴ２１のソース電極及び第二十二薄膜トランジスタＴ２２のソース電極は、それぞれ一番目のクロック信号点ＣＫ（１）に電気的に接続され、第四十一薄膜トランジスタＴ４１のゲート電極は第三クロック信号ＣＫ（３）に電気的に接続され、ソース電極は第一ステージ走査駆動信号点Ｇ（１）に入力される。
【００５３】
（実施例１）
同時に図２及び図１１を参照する。本発明における酸化物半導体薄膜トランジスタに基づくＧＯＡ回路の実施例１の作業工程は以下のものである。前記走査起動信号ＳＴＶは第一ステージのＧＯＡユニット回路を始動させ、第一ステージのＧＯＡユニット回路から最後のステージのＧＯＡユニット回路に向かって順次各ステージに走査駆動を行う。Ｎを正の整数であるとした場合、第ＮステージのＧＯＡユニット回路を例とすると、まず、前ステージである第Ｎ−１ステージのＧＯＡユニット回路の伝送信号ＳＴ（Ｎ−１）は、第十一薄膜トランジスタＴ１１及び第五十五薄膜トランジスタＴ５５のゲート電極に高電位を提供する（第一ステージのＧＯＡユニット回路は、走査起動信号ＳＴＶによって第十一薄膜トランジスタＴ１１及び第五十五薄膜トランジスタＴ５５のゲート電極に高電位を提供する）。第十一薄膜トランジスタＴ１１及び第五十五薄膜トランジスタＴ５５は導通し、定圧高電位ＤＣＨは第十一薄膜トランジスタＴ１１によって第一ノードＱ（Ｎ）を高電位に上昇させるとともに、コンデンサＣｂを充電させ、同時に第五十五薄膜トランジスタＴ５５は第四ノードＳ（Ｎ）の電位を第一負電位ＶＳＳにプルダウンし、このようにして、第一ノードＱ（Ｎ）がまだ完全に上昇していない状況において、前ステージである第Ｎ−１ステージのＧＯＡユニット回路の伝送信号ＳＴ（Ｎ−１）を利用して、第五十五薄膜トランジスタＴ５５が導通するように制御し、迅速に第四ノードＳ（Ｎ）の電位をプルダウンし、素早くプルダウン保持モジュール６００をオフにして、第一ノードＱ（Ｎ）が高電位に上昇することを可能にする。この時第四ノードＳ（Ｎ）は低電位であり、第一ノードＱ（Ｎ）は高電位であり、前記二重インバータＦ１のメインインバータ内の第五十二薄膜トランジスタＴ５２及び第五十四薄膜トランジスタＴ５４はいずれも導通し、第五十三薄膜トランジスタＴ５３は切断され、補助メインインバータ内の第七十四薄膜トランジスタＴ７４は導通し、第七十三薄膜トランジスタＴ７３は切断される。第二ノードＰ（Ｎ）の電位は、第一負電位ＶＳＳと比べて更に低い定圧低電位ＤＣＬまで低下させられ、第四十二薄膜トランジスタＴ４２と、第三十二薄膜トランジスタＴ３２と、第七十六薄膜トランジスタＴ７６とは、切断され、第一ノードＱ（Ｎ）及び走査駆動信号Ｇ（Ｎ）が安定的に高電位を出力するようにする。それからすぐに、前ステージである第Ｎ−１ステージのＧＯＡユニット回路の伝送信号ＳＴ（Ｎ−１）が低電位に変わり、第十一薄膜トランジスタＴ１１は切断され、第一ノードＱ（Ｎ）はコンデンサＣｂによって高電位を保持し、第二十一薄膜トランジスタＴ２１及び第二十二薄膜トランジスタＴ２２を導通させる。それから、ｍ番目のクロック信号ＣＫ（ｍ）は、第二十一薄膜トランジスタＴ２１のソース電極及び第二十二薄膜トランジスタＴ２２のソース電極に高電位を提供するとともに、第二十一薄膜トランジスタＴ２１のドレイン電極を経由して高電位の走査駆動信号Ｇ（Ｎ）を出力し、第二十二薄膜トランジスタＴ２２のドレイン電極は高電位の伝送信号ＳＴ（Ｎ）を出力し、同時にｍ番目のクロック信号ＣＫ（ｍ）は第二十一薄膜トランジスタＴ２１によってコンデンサＣｂを充電させ続け、第一ノードＱ（Ｎ）を更に高電位にまで上昇させる。それから、ｍ番目のクロック信号ＣＫ（ｍ）は低電位に変わり、ｍ＋２番目のクロック信号ＣＫ（ｍ＋２）は高電位に変わり、第四十一薄膜トランジスタＴ４１及び第四十薄膜トランジスタＴ４０は導通し、第一ノードＱ（Ｎ）はプルダウンモジュール４００によって放電し、低電位へと変換され、走査が終わる。回路が非作動期間に入ると、この時第一ノードＱ（Ｎ）は低電位であり、前記双重インバータＦ１のメインインバータ内の第五十二薄膜トランジスタＴ５２及び第五十四薄膜トランジスタＴ５４はそれぞれ切断され、第五十一薄膜トランジスタＴ５１は導通し、第四ノードＳ（Ｎ）の電位を高電位に変え、第五十三薄膜トランジスタＴ５３を導通させ、補助メインインバータ内の第七十四薄膜トランジスタＴ７４は切断され、第七十三薄膜トランジスタＴ７３は導通する。第五十四薄膜トランジスタＴ５４が漏電するのを防止するため、第二ノードＰ（Ｎ）の電位を定圧高電位ＤＣＨに保持し、それから第四十二薄膜トランジスタＴ４２と、第三十二薄膜トランジスタＴ３２と、第七十六薄膜トランジスタＴ７６と、をそれぞれ導通またはプルダウンさせるとともに、第一ノードＱ（Ｎ）の電位を定圧低電位ＤＣＬに保持し、走査駆動信号Ｇ（Ｎ）の電位を第一負電位ＶＳＳに保持する。
【００５４】
前記実施例１の内、前記プルダウン保持モジュール６００のキーノードのうち第四ノードＳ（Ｎ）に第五十五薄膜トランジスタＴ５５を増設する。前記第五十五薄膜トランジスタＴ５５は、前ステージである第Ｎ−１ステージのＧＯＡユニット回路の伝送信号ＳＴ（Ｎ−１）を受信し、プルダウン第四ノードＳ（Ｎ）の電位を第一負電位ＶＳＳへと制御し、このようにして第一ノードＱ（Ｎ）がまだ完全に上昇していない状況において第四ノードＳ（Ｎ）点の電位にプルダウンを行うことができ、素早くプルダウン保持モジュール６００をオフにし、第五十二薄膜トランジスタＴ５２のしきい値電圧が偏移した時に、第一ノードＱ（Ｎ）がまだ完全に高電位にまで上昇していない状況において、プルダウン第四ノードＳ（Ｎ）の電位がプルダウン保持モジュール６００をオフにすることができないようになることを防止することができ、第一ノードＱ（Ｎ）の電位が正常に上昇することができず、また第一ノードＱ（Ｎ）の電位が正常に上昇できないことによってプルダウン保持モジュール６００を正常にオフにすることができず、最終的にＧＯＡ回路全体の性能不良の問題を招くのを防止することができる。
【００５５】
（実施例２）
図３及び図１１を同時に参照する。図３は、本発明における酸化物半導体薄膜トランジスタに基づくＧＯＡ回路の実施例２である。前記実施例２及び実施例１の違いは、前記プルダウン保持モジュール６００はさらに、第五十六薄膜トランジスタＴ５６を備え、前記第五十六薄膜トランジスタＴ５６のゲート電極は前ステージである第Ｎ−１ステージのＧＯＡユニット回路の伝送信号ＳＴ（Ｎ−１）を受信し、ソース電極は第五ノードＫ（Ｎ）に電気的に接続され、ドレイン電極は定圧低電位ＤＣＬに電気的に接続され、前ステージであるステージＧＯＡユニット回路の伝送信号ＳＴ（Ｎ−１）が高電位である時、前記第五十六薄膜トランジスタＴ５６は導通し、第五ノードＫ（Ｎ）の電位を定圧低電位ＤＣＬまでプルダウンさせ、それによって第一ノードＱ（Ｎ）がまだ完全に上昇していない状況において第五ノードＫ（Ｎ）の電位に対するプルダウンを完成させる。
【００５６】
特に図９を参照する。本発明の実施例２における第一ステージのＧＯＡユニット回路の内、前記第十一薄膜トランジスタＴ１１のゲート電極は走査起動信号ＳＴＶを受信し、前記第五十五薄膜トランジスタＴ５５及び第五十六薄膜トランジスタＴ５６のゲート電極は走査起動信号点ＳＴＶを受信し、前記第二十一薄膜トランジスタＴ２１のソース電極及び第二十二薄膜トランジスタＴ２２のソース電極は、それぞれ第一条クロック信号点ＣＫ（１）に電気的に接続され、第四十一薄膜トランジスタＴ４１のゲート電極は第三条クロック信号点ＣＫ（３）に電気的に接続され、ソース電極は走査駆動信号点Ｇ（１）に入力される。その他の回路の構造及び作業工程はいずれも実施例１と同様であり、ここでは記載を省略する。
【００５７】
（実施例３）
図４及び図１１を同時に参照する。図４は、本発明の酸化物半導体薄膜トランジスタに基づくＧＯＡ回路の実施例３である。前記実施例３及び実施例２の違いは、前記プルダウン保持モジュール６００はさらに、第五十七薄膜トランジスタＴ５７を備えていることであり、前記第五十七薄膜トランジスタＴ５７のゲート電極は前ステージである第Ｎ−１ステージのＧＯＡユニット回路の伝送信号ＳＴ（Ｎ−１）を受信し、ソース電極は第二ノードＰ（Ｎ）に電気的に接続され、ドレイン電極は第五ノードＫ（Ｎ）に電気的に接続され、前ステージである第Ｎ−１ステージのＧＯＡユニット回路の伝送信号ＳＴ（Ｎ−１）が高電位である時、前記第五十六薄膜トランジスタＴ５６と、第五十七薄膜トランジスタＴ５７とは、それぞれ導通し、第五ノードＫ（Ｎ）及び第二ノードＰ（Ｎ）の電位を定圧低電位ＤＣＬにまでプルダウンし、第一ノードＱ（Ｎ）がまだ完全に上昇していない状況において第五ノードＫ（Ｎ）及び第二ノードＰ（Ｎ）の電位にプルダウンを完成させる。
【００５８】
特に図１０を参照する。本発明の実施例３の内、第一ステージのＧＯＡユニット回路内において、前記第十一薄膜トランジスタＴ１１のゲート電極は走査起動信号ＳＴＶを受信し、前記第五十五薄膜トランジスタＴ５５と、第五十六薄膜トランジスタＴ５６と、第五十七薄膜トランジスタＴ５７のゲート電極は走査起動信号ＳＴＶを受信し、前記第二十一薄膜トランジスタＴ２１のソース電極及び第二十二薄膜トランジスタＴ２２のソース電極は第一クロック信号点ＣＫ（１）にそれぞれ電気的に接続され、第四十一薄膜トランジスタＴ４１のゲート電極は第三クロック信号点ＣＫ（３）に電気的に接続され、ソース電極は走査駆動信号Ｇ（１）を入力する。その他の回路構造及び工程はいずれも実施例１と同様であり、ここでは記載を省略する。
【００５９】
（実施例４）
図５及び図８及び図１１を同時に参照する。図５は、本発明の酸化物半導体薄膜トランジスタに基づくＧＯＡ回路の実施例４である。前記実施例４及び実施例１の違いは、前記第五十五薄膜トランジスタＴ５５のゲート電極は前ステージである第Ｎ−１ステージのＧＯＡユニット回路の走査駆動信号Ｇ（Ｎ−１）を受信し、第一ノードＱ（Ｎ）がまだ完全に上昇していない状況において、前ステージである第Ｎ−１ステージのＧＯＡユニット回路の走査駆動信号Ｇ（Ｎ−１）を用いて第五十五薄膜トランジスタＴ５５が第四ノードＳ（Ｎ）の電位にプルダウンするように制御する。その他はいずれも実施例１と同様であり、ここでは記載を省略する。
【００６０】
（実施例５）
図６及び図９及び図１１を同時に参照する。図６は、本発明の酸化物半導体薄膜トランジスタに基づくＧＯＡ回路の実施例５である。前記実施例５及び実施例２の違いは、前記第五十五薄膜トランジスタＴ５５及び第五十六薄膜トランジスタＴ５６のゲート電極は前ステージである第Ｎ−１ステージのＧＯＡユニット回路の走査駆動信号Ｇ（Ｎ−１）を受信し、即ち第一ノードＱ（Ｎ）がまだ完全に上昇していない状況において、前ステージである第Ｎ−１ステージのＧＯＡユニット回路の走査駆動信号Ｇ（Ｎ−１）を用いて、第五十五薄膜トランジスタＴ５５及び第五十六薄膜トランジスタＴ５６がそれぞれ第四ノードＳ（Ｎ）及び第五ノードＫ（Ｎ）の電位にプルダウンするように制御する。その他は実施例２と同様であり、ここでは記載を省略する。
【００６１】
（実施例６）
図７及び図１０及び図１１を同時に参照する。図７は、本発明の酸化物半導体薄膜トランジスタに基づくＧＯＡ回路の実施例６である。前記実施例６及び実施例３の違いは、前記第五十五薄膜トランジスタＴ５５と、第五十六薄膜トランジスタＴ５６と、第五十七薄膜トランジスタＴ５７のゲート電極は、前ステージである第Ｎ−１ステージのＧＯＡユニット回路の走査駆動信号Ｇ（Ｎ−１）を受信し、即ち第一ノードＱ（Ｎ）がまだ完全に上昇していない状況において、前ステージである第Ｎ−１ステージのＧＯＡユニット回路の走査駆動信号Ｇ（Ｎ−１）を利用して第五十五薄膜トランジスタＴ５５及び第五十六薄膜トランジスタＴ５６及び第五十七薄膜トランジスタＴ５７を、それぞれ第四ノードＳ（Ｎ）及び第五ノードＫ（Ｎ）及び第二ノードＰ（Ｎ）の電位にプルダウンさせるように制御する。その他はいずれも実施例３と同様であり、ここでは記載を省略する。
【００６２】
以上前記は、本発明が提供する酸化物半導体薄膜トランジスタに基づくＧＯＡ回路であり、プルダウン保持モジュール内の第四及び第五及び第二ノードにそれぞれ対応する第五十五及び第五十六及び第五十七薄膜トランジスタを増設することによって、前記第五十五及び第五十六及び第五十七薄膜トランジスタのゲート電極がそれぞれ前ステージである第Ｎ−１ステージのＧＯＡユニット回路の伝送信号、または前ステージである第Ｎ−１ステージのＧＯＡユニット回路の走査駆動信号を受信し、前ステージである第Ｎ−１ステージのＧＯＡユニット回路の伝送信号、または前ステージである第Ｎ−１ステージのＧＯＡユニット回路の走査駆動信号によって、第五十五及び第五十六及び第五十七が在第一ノードでまだ完全に上昇していない状況において、第四、第五、第二ノードの電位をプルダウンさせるように制御し、プルダウン保持モジュールを素早くオフにし、第一ノードの電位が正常に上昇するように保証し、作動中第一ノード部が高電位になるようにし、ＧＯＡ回路の正常な出力を保証する。
【００６３】
以上前記は、本領域の一般的な技術者にとって、本発明の技術考案及び技術構想に基づきその他各種対応する変更及び修正をすることができ、これらすべての変更及び修正もすべて本発明の権利保護範囲に含まれる。
【符号の説明】
【００６４】
１００    プルアップ制御モジュール
２００    プルアップモジュール  
３００    伝送モジュール
４００    第一プルダウンモジュール
５００    ブートストラップコンデンサモジュール
６００    プルダウン保持モジュール
Ｔ１１    第十一薄膜トランジスタ
Ｔ２１    第二十一薄膜トランジスタ
Ｔ２２    第二十二薄膜トランジスタ
Ｔ４０    第四十薄膜トランジスタ
Ｔ４１    第四十一薄膜トランジスタ
Ｔ５１    第五十一薄膜トランジスタ
Ｔ５２    第五十二薄膜トランジスタ
Ｔ５３    第五十三薄膜トランジスタ
Ｔ５４    第五十四薄膜トランジスタ
Ｔ７３    第七十三薄膜トランジスタ
Ｔ７４    第七十四薄膜トランジスタ
Ｔ５５    第五十五薄膜トランジスタ
Ｔ４２    第四十二薄膜トランジスタ
Ｔ３２    第三十二薄膜トランジスタ
Ｔ７５    第七十五薄膜トランジスタ
Ｔ７６    第七十六薄膜トランジスタ
Ｔ５６    第五十六薄膜トランジスタ
Ｔ５７    第五十七薄膜トランジスタ
ＣＫ（ｍ）    ｍ番目のクロック信号
ＣＫ（ｍ＋２）    ｍ＋２番目のクロック信号
ＣＫ（１）    第一クロック信号
ＣＫ（２）    第二クロック信号
ＣＫ（３）    第三クロック信号
ＣＫ（４）    第四クロック信号
ＳＴ（Ｎ）    第ＮステージのＧＯＡユニット回路の伝送信号
ＳＴ（Ｎ−１）    第Ｎ−１ステージのＧＯＡユニット回路の伝送信号
Ｑ（Ｎ）    第一ノード
Ｐ（Ｎ）    第二ノード
Ｔ（Ｎ）    第三ノード
Ｓ（Ｎ）    第四ノード
Ｋ（Ｎ）    第五ノード
ＤＣＨ    定圧高電位
ＤＣＬ    定圧低電位
ＶＳＳ    第一負電位
Ｃｂ    コンデンサ
Ｇ（Ｎ）    第ＮステージのＧＯＡユニット回路の走査駆動信号
Ｇ（Ｎ−１）第Ｎ−１ステージのＧＯＡユニット回路の走査駆動信号
Ｇ（１）    第一ステージのＧＯＡユニット回路の走査駆動信号
ＳＴＶ    走査起動信号
Ｆ１    二重インバータ
【図１】
0006472065.tif 000002
【図２】
0006472065.tif 000003
【図３】
0006472065.tif 000004
【図４】
0006472065.tif 000005
【図５】
0006472065.tif 000006
【図６】
0006472065.tif 000007
【図７】
0006472065.tif 000008
【図８】
0006472065.tif 000009
【図９】
0006472065.tif 000010
【図１０】
0006472065.tif 000011
【図１１】
0006472065.tif 000012