(57)【特許請求の範囲】
【請求項１】
絶縁膜と、
前記絶縁膜上の酸化物半導体膜と、
前記酸化物半導体膜の上方に、前記酸化物半導体膜と重なる領域を有する、ゲート電極と、を有し、
前記絶縁膜は表面に凹凸を有し、
前記絶縁膜の表面の凹凸の、隣接する凹凸における山頂と谷底の高さの差は１ｎｍ以下であり、
前記絶縁膜の平均面粗さは、０．１ｎｍ以上０．５ｎｍ未満であり、
前記酸化物半導体膜は、非単結晶であり、
前記酸化物半導体膜は、Ｉｎと、Ｇａと、Ｚｎとを有し、
前記酸化物半導体膜は、第１の結晶領域と、第２の結晶領域と、を有し、
前記絶縁膜の表面粗さに基づき、前記第１の結晶領域の結晶の成長方向は、前記第２の結晶領域の結晶の成長方向と異なることを特徴とする半導体装置。
【請求項２】
絶縁膜と、
前記絶縁膜上の酸化物半導体膜と、
前記酸化物半導体膜の上方に、前記酸化物半導体膜と重なる領域を有する、ゲート電極と、を有し、
前記絶縁膜は表面に凹凸を有し、
前記絶縁膜の表面の凹凸の、隣接する凹凸における山頂と谷底の高さの差は１ｎｍ以下であり、
前記絶縁膜の平均面粗さは、０．１ｎｍ以上０．５ｎｍ未満であり、
前記酸化物半導体膜は、非単結晶であり、
前記酸化物半導体膜は、Ｉｎと、Ｇａと、Ｚｎとを有し、
前記酸化物半導体膜は、第１の結晶領域と、第２の結晶領域と、を有し、
前記絶縁膜の表面粗さに基づき、前記第１の結晶領域の結晶の成長方向は、前記第２の結晶領域の結晶の成長方向と異なり、
前記第１の結晶領域の結晶及び前記第２の結晶領域の結晶は、層状に配列していることを特徴とすることを特徴とする半導体装置。
【請求項３】
絶縁膜と、
前記絶縁膜上の酸化物半導体膜と、
前記酸化物半導体膜の上方に、前記酸化物半導体膜と重なる領域を有する、ゲート電極と、を有し、
前記絶縁膜は表面に凹凸を有し、
前記絶縁膜の表面の凹凸の、隣接する凹凸における山頂と谷底の高さの差は１ｎｍ以下であり、
前記絶縁膜の平均面粗さは、０．１ｎｍ以上０．５ｎｍ未満であり、
前記酸化物半導体膜は、非単結晶であり、
前記酸化物半導体膜は、Ｉｎと、Ｇａと、Ｚｎとを有し、
前記酸化物半導体膜は、第１の結晶領域と、第２の結晶領域と、を有し、
前記絶縁膜の表面粗さに基づき、前記第１の結晶領域の結晶の成長方向は、前記第２の結晶領域の結晶の成長方向と異なり、
前記第１の結晶領域の結晶のａ軸の向きは、前記第２の結晶領域の結晶のａ軸の向きと異なり、
前記第１の結晶領域の結晶のｂ軸の向きは、前記第２の結晶領域の結晶のｂ軸の向きと異なることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
酸化物半導体膜を用いる半導体装置および当該半導体装置の作製方法に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路及び電子機器は全て半導体装置である。
【背景技術】
【０００３】
近年、絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタに代表さ
れる半導体装置を構成する技術が注目されている。そのような半導体装置は集積回路（Ｉ
Ｃ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。そのよう
なトランジスタに代表される半導体装置に適用可能な半導体薄膜としては、シリコン系半
導体材料が広く知られている。
【０００４】
また、シリコン系半導体材料に代わって非晶質の酸化物半導体材料を用いてトランジス
タを作製し、電子デバイスなどに応用する技術が注目されている。例えば、トランジスタ
の活性層として、電子キャリア濃度が１０１８／ｃｍ３未満であるインジウム（Ｉｎ）、
ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む非晶質の酸化物半導体材料を用いてトランジ
スタを作製する技術が開示されている（特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−１６５５２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、非晶質酸化物半導体では膜中に酸素欠損やダングリングボンド（原子未結合手
）などの欠陥が生じ易い。これらの欠陥により、非晶質酸化物半導体膜の電気伝導度また
はキャリア密度は変化し易い。更にこれらの欠陥はキャリア移動度を著しく低下させる。
従って、非晶質酸化物半導体膜を用いたトランジスタにおいては電気的特性の変動または
電気特性のバラツキが顕著となり、半導体装置の信頼性は低い。
【０００７】
さらに、非晶質酸化物半導体膜は結晶性を有しないまたは結晶性が低いため、当該非晶
質酸化物半導体膜を用いたトランジスタの移動度は低い。
【０００８】
このような問題に鑑み、電気的特性の安定した酸化物半導体膜を用いることにより、半
導体装置に安定した電気的特性を付与し、信頼性の高い半導体装置を提供することを課題
の一とする。さらに、結晶性の高い酸化物半導体膜を用いることにより、移動度の向上し
た半導体装置を提供することを課題の一とする。
【課題を解決するための手段】
【０００９】
表面粗さの低減された絶縁膜上に接して、結晶性を有する酸化物半導体膜を形成するこ
とにより、結晶性が高く電気的特性の安定した酸化物半導体膜を形成することができる。
より具体的には、例えば以下の構成とすることができる。
【００１０】
開示する発明の一態様は、絶縁膜上に接して設けられた、結晶性を有する酸化物半導体
膜を有し、絶縁膜の表面の平均面粗さは０．１ｎｍ以上０．５ｎｍ未満であり、結晶性を
有する酸化物半導体膜はｃ軸が絶縁膜表面に概略垂直である結晶を含む、半導体装置であ
る。
【００１１】
また、上記において、絶縁膜は酸素を含有することが好ましい。また、絶縁膜は、酸化
シリコン膜または酸化窒化シリコン膜であることが好ましい。また、絶縁膜は、シリコン
基板表面の熱酸化により形成された酸化シリコン膜であることが好ましい。
【００１２】
また、開示する発明の他の一態様は、第１の絶縁膜と、第１の絶縁膜上に接して設けら
れた、結晶性を有する酸化物半導体膜と、酸化物半導体膜と接するように設けられたソー
ス電極およびドレイン電極と、酸化物半導体膜上に設けられた第２の絶縁膜と、第２の絶
縁膜上に設けられたゲート電極と、を有し、第１の絶縁膜の表面の平均面粗さは０．１ｎ
ｍ以上０．５ｎｍ未満であり、結晶性を有する酸化物半導体膜はｃ軸が第１の絶縁膜表面
に概略垂直である結晶を含む、半導体装置である。
【００１３】
また、上記において、第１の絶縁膜は酸素を含有することが好ましい。また、第１の絶
縁膜は、酸化シリコン膜または酸化窒化シリコン膜であることが好ましい。第１の絶縁膜
は、シリコン基板表面の熱酸化により形成された酸化シリコン膜であることが好ましい。
【００１４】
また、開示する発明の他の一態様は、表面の平均面粗さが０．１ｎｍ以上０．５ｎｍ未
満である絶縁膜を形成する工程と、加熱しながら絶縁膜上に酸化物半導体膜を成膜し、当
該酸化物半導体膜中にｃ軸が絶縁膜表面に概略垂直である結晶を形成する工程と、を含む
、半導体装置の作製方法である。
【００１５】
また、上記において、酸化シリコン膜または酸化窒化シリコン膜を成膜し、当該酸化シ
リコン膜または当該酸化窒化シリコン膜の表面にＣＭＰ処理を行って絶縁膜を形成するこ
とが好ましい。また、シリコン基板の表面に熱酸化を行って酸化シリコン膜を形成して上
記絶縁膜とすることが好ましい。また、酸素雰囲気下で酸化物半導体膜を成膜することが
好ましい。また、酸化物半導体膜を成膜した後、当該酸化物半導体膜に熱処理を行うこと
が好ましい。
【００１６】
なお、本明細書等において、Ａ面がＢ面に概略平行とはＡ面の法線とＢ面の法線がなす
角度が０°以上２０°以下の状態を指すものとする。また、本明細書等において、Ｃ線が
Ｂ面に概略垂直とはＣ線とＢ面の法線がなす角度が０°以上２０°以下の状態を指すもの
とする。
【００１７】
なお、本明細書等において、平均面粗さ（Ｒａ）とは、ＪＩＳＢ０６０１：２００１（
ＩＳＯ４２８７：１９９７）で定義されている中心線平均粗さ（Ｒａ）を、測定面に対し
て適用できるよう三次元に拡張したものであり、基準面から指定面までの偏差の絶対値を
平均した値で表現される。
【００１８】
ここで、中心線平均粗さ（Ｒａ）は、粗さ曲線からその中心線の方向に測定長さＬの部
分を抜き取り、この抜き取り部の中心線の方向をＸ軸、縦倍率の方向（Ｘ軸に垂直な方向
）をＹ軸とし、粗さ曲線をＹ＝Ｆ（Ｘ）で表すとき、次の式（１）で与えられる。
【００１９】
【数１】
0006458075.tif 000002
【００２０】
そして、平均面粗さ（Ｒａ）は、測定データの示す面である測定面をＺ＝Ｆ（Ｘ，Ｙ）
で表すとき、基準面から指定面までの偏差の絶対値を平均した値で表現され、次の式（２
）で与えられる。
【００２１】
【数２】
0006458075.tif 000003
【００２２】
ここで、指定面とは、粗さ計測の対象となる面であり、座標（Ｘ１，Ｙ１）（Ｘ１，Ｙ
２）（Ｘ２，Ｙ１）（Ｘ２，Ｙ２）で表される４点により囲まれる長方形の領域とし、指
定面が理想的にフラットであるとしたときの面積をＳ０とする。
【００２３】
また、基準面とは、指定面の平均の高さにおける、ＸＹ平面と平行な面のことである。
つまり、指定面の高さの平均値をＺ０とするとき、基準面の高さもＺ０で表される。
【発明の効果】
【００２４】
表面粗さの低減された絶縁膜上に接して、結晶性を有する酸化物半導体膜を形成するこ
とにより、膜中の欠陥密度が低く電気的特性の安定した酸化物半導体膜を形成することが
できる。このような酸化物半導体膜を半導体装置に用いることにより、半導体装置に安定
した電気的特性を付与し、信頼性の高い半導体装置を提供することができる。さらに、結
晶性の高い酸化物半導体膜を形成することができるので、当該酸化物半導体膜を用いるこ
とにより、移動度の向上した半導体装置を提供することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の一態様に係る半導体装置の作製工程を説明する断面図。
【図２】本発明の一態様に係る半導体装置の作製工程を説明する断面図。
【図３】本発明の一態様に係る半導体装置の作製工程を説明する断面図。
【図４】本発明の一態様に係る半導体装置の作製工程を説明する断面図。
【図５】本発明の一態様に係る半導体装置の断面図。
【図６】本発明の一態様に係る半導体装置の断面図、平面図および等価回路図。
【図７】本発明の一態様に係る半導体装置の等価回路図。
【図８】本発明の一態様に係る半導体装置の等価回路図。
【図９】本発明の一態様に係る半導体装置のブロック図。
【図１０】本発明の一態様を示すブロック図及び等価回路図。
【図１１】本発明の一態様を示す電子機器の外観図。
【図１２】本発明の一実施例に係るＸＲＤスペクトル。
【図１３】本発明の一実施例に係るＸＲＤスペクトル。
【図１４】本発明の一実施例に係る断面ＴＥＭ像。
【図１５】本発明の一実施例に係る断面ＴＥＭ像。
【図１６】本発明の一実施例に係るＡＦＭ測定データ。
【発明を実施するための形態】
【００２６】
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説
明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様
々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実
施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の
構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で
共通して用い、その繰り返しの説明は省略する。
【００２７】
なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、
明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されな
い。
【００２８】
また、本明細書にて用いる第１、第２、第３などの用語は、構成要素の混同を避けるた
めに付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を
「第２の」または「第３の」などと適宜置き換えて説明することができる。
【００２９】
（実施の形態１）
本実施の形態では、本発明に係る一態様として、半導体装置に用いることができる酸化
物半導体膜とその作製方法について、図１乃至図３を用いて説明する。
【００３０】
図１（Ａ）乃至図１（Ｃ）は、半導体装置に用いることができる酸化物半導体膜の作製
工程を示す断面図である。本実施の形態においては、図１（Ｃ）に示すように、基板５１
上に設けられた、表面粗さの低減された絶縁膜５３上に接して、結晶性を有する酸化物半
導体膜５５を形成する。
【００３１】
酸化物半導体膜５５は、結晶性を有する領域を含んでおり、当該結晶性を有する領域は
、ａ−ｂ面が絶縁膜５３の表面に概略平行であり、ｃ軸が絶縁膜５３の表面に概略垂直で
ある結晶よりなる。つまり、酸化物半導体膜５５は、ｃ軸配向した結晶を含んでいる。酸
化物半導体膜５５の結晶性を有する領域は、層状に配列した原子が絶縁膜５３表面から酸
化物半導体膜５５表面に向かって積層した構造であり、ｃ軸方向から見ると、三角形、六
角形、正三角形、または正六角形に原子が配列した構造である。また、このようにｃ軸が
配向した結晶性を有する領域を含むので、酸化物半導体膜５５を、ｃ軸配向を有した結晶
性酸化物半導体（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ
Ｓｅｍｉｃｏｎｄｕｃｔｏｒ；  ＣＡＡＣ−ＯＳ）膜と呼ぶこともできる。
【００３２】
また、酸化物半導体膜５５は、結晶性を有する領域を複数含んでいても良く、個々の結
晶性を有する領域において、結晶のａ軸あるいはｂ軸の方向は互いに異なっていてもよい
。ただし、ａ軸あるいはｂ軸の方向が異なる領域どうしが接しないようにすることで、互
いの領域が接する界面に粒界を形成しないようにすることが好ましい。よって、結晶性を
有する領域を覆うように非晶質構造の領域を有することが好ましい。つまり、当該結晶性
を有する領域を含む酸化物半導体膜は非単結晶であり、且つ膜全体が非晶質状態とはなら
ない。
【００３３】
酸化物半導体膜５５には、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属
酸化物や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ｓｎ−Ｚ
ｎ−Ｏ系金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属
酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系金属酸化物や、二
元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ｚｎ−Ｏ系金属酸化物などが
用いられる。中でも、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物は、エネルギーギャップが２ｅ
Ｖ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上とエネルギーギャップの
広いものが多く、それらを用いてトランジスタを作製することにより、オフ状態での抵抗
が十分に高くオフ電流を十分に小さくすることが可能である。
【００３４】
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物の代表例としては、ＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ
＞０）で表記されるものがある。ここで、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物として、例
えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の組成比を有する金
属酸化物、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の組成比を有す
る金属酸化物、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：４［ｍｏｌ数比］の組成比を
有する金属酸化物、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝２：１：８［ｍｏｌ数比］の組成
比を有する金属酸化物を挙げることができる。ここで、ｍは非自然数とするとより好まし
い。なお、上述の組成は結晶構造から導き出されるものであり、あくまでも一例に過ぎな
いことを付記する。
【００３５】
このように、酸化物半導体膜５５は一定以上の結晶性を有しており、全体が非晶質構造
の酸化物半導体膜と比較して良好な結晶性を有するので、酸素欠損やダングリングボンド
、あるいはダングリングボンドなどに結合する水素や、水、水酸基または水素化物等の水
素を含む不純物が低減されている。これらの不純物は、酸化物半導体膜中でキャリアの供
給源のように機能するため、当該酸化物半導体膜の電気伝導度が変動する原因となりうる
。よって、これらの不純物が低減されている、結晶性を有する酸化物半導体膜は、電気的
特性が安定しており、可視光や紫外光などの照射に対してもより電気的に安定な構造を有
する。このような結晶性を有する酸化物半導体膜５５をトランジスタなどの半導体装置に
用いることによって、安定した電気的特性を有する、信頼性の高い半導体装置を提供する
ことができる。
【００３６】
なお、結晶性を有する酸化物半導体膜中の水素や、水、水酸基または水素化物等の水素
を含む不純物は低減されていることが好ましく、結晶性を有する酸化物半導体膜中の水素
の濃度は１×１０１９ａｔｏｍｓ／ｃｍ３以下とすることが好ましい。ダングリングボン
ドなどに結合する水素や、水、水酸基または水素化物等の水素を含む不純物は、上記のよ
うに当該酸化物半導体膜の電気伝導度が変動する原因となりうる。また、酸化物半導体膜
に含まれる水素は、金属原子と結合する酸素と反応して水となると共に、酸素が脱離した
格子（あるいは酸素が脱離した部分）には欠陥が形成されてしまう。よって、これらの不
純物を低減することにより、結晶性を有する酸化物半導体膜の電気的特性を安定させるこ
とができる。
【００３７】
また、結晶性を有する酸化物半導体膜中のアルカリ金属等の不純物は低減されているこ
とが好ましい。例えば、結晶性を有する酸化物半導体膜において、リチウムの濃度が５×
１０１５ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下、ナトリウムの濃度が５×
１０１６ｃｍ−３以下、好ましくは１×１０１６ｃｍ−３以下、さらに好ましくは１×１
０１５ｃｍ−３以下、カリウムの濃度が５×１０１５ｃｍ−３以下、好ましくは１×１０
１５ｃｍ−３以下とする。
【００３８】
アルカリ金属、及びアルカリ土類金属は結晶性を有する酸化物半導体にとっては悪性の
不純物であり、少ないほうがよい。特に、当該酸化物半導体膜をトランジスタに用いる場
合、アルカリ金属のうちナトリウムは結晶性を有する酸化物半導体膜に接する絶縁膜に拡
散し、Ｎａ＋となる。また、結晶性を有する酸化物半導体膜内において、金属と酸素の結
合を分断し、あるいは結合中に割り込む。その結果、トランジスタ特性の劣化（例えば、
ノーマリオン化（しきい値の負へのシフト）、移動度の低下等）をもたらす。加えて、特
性のばらつきの原因ともなる。
【００３９】
このような問題は、特に結晶性を有する酸化物半導体膜中の水素の濃度が十分に低い場
合において顕著となる。したがって、結晶性を有する酸化物半導体膜中の水素の濃度が５
×１０１９ｃｍ−３以下、特に５×１０１８ｃｍ−３以下である場合には、アルカリ金属
の濃度を上記の値にすることが強く求められる。よって、結晶性を有する酸化物半導体膜
中の不純物を極めて低減し、アルカリ金属の濃度が５×１０１６ａｔｏｍｓ／ｃｍ３以下
、水素の濃度が５×１０１９ａｔｏｍｓ／ｃｍ３以下とすることが好ましい。
【００４０】
また、結晶性を有する酸化物半導体膜中のボロン、窒素、リンなどの不純物は低減され
ていることが好ましい。例えば、結晶性を有する酸化物半導体膜において、ボロンの濃度
を好ましくは１×１０１９ｃｍ−３以下、より好ましくは１×１０１８ｃｍ−３以下とす
る。または、結晶性を有する酸化物半導体膜において、窒素の濃度を好ましくは１×１０
１９ｃｍ−３以下、より好ましくは１×１０１８ｃｍ−３以下とする。または、結晶性を
有する酸化物半導体膜において、リンの濃度を好ましくは１×１０１９ｃｍ−３以下、よ
り好ましくは１×１０１８ｃｍ−３以下とする。または、結晶性を有する酸化物半導体膜
において、ボロンと窒素とリンを足し合わせた濃度を好ましくは５×１０１９ｃｍ−３以
下、より好ましくは５×１０１８ｃｍ−３以下とする。
【００４１】
以上のように、酸化物半導体膜中の不純物を低減し、酸化物半導体膜を高純度化するこ
とにより、ｉ型（真性半導体）またはｉ型に限りなく近い酸化物半導体膜を形成すること
ができ、当該酸化物半導体膜を用いたトランジスタのオフ電流特性を極めて優れたものと
することができる。
【００４２】
そして、酸化物半導体膜５５の結晶性を向上させるためには、酸化物半導体膜５５を成
膜する絶縁膜５３の表面の平坦性を良好にする必要がある。例えば、絶縁膜５３の平均面
粗さ（Ｒａ）を、０．１ｎｍ以上０．５ｎｍ未満とすることが好ましい。これは、酸化物
半導体膜５５に含まれる結晶が絶縁膜５３の表面に概略垂直な方向に成長することに由来
する。
【００４３】
そこで、図２を用いて、絶縁膜５３の平坦性に応じて酸化物半導体膜５５の結晶性がど
のように変化するか説明する。図２（Ａ）乃至図２（Ｃ）に絶縁膜５３と酸化物半導体膜
５５の拡大図を示す。なお、図２（Ａ）乃至図２（Ｃ）の酸化物半導体膜５５中の矢印は
酸化物半導体膜５５に含まれる結晶の成長方向を示す。
【００４４】
図２（Ａ）に示すように、絶縁膜５３の表面の平坦性が低い場合には、絶縁膜５３表面
の凹凸の斜面に概略垂直に結晶が成長することになる。よって、絶縁膜５３表面の凹凸の
斜面に概略平行な層状に結晶が配列される。しかし、絶縁膜５３表面の凹凸の山頂にあた
る領域５５ａでは結晶の成長方向が互いに異なる。故に、絶縁膜５３表面の凹凸の斜面に
概略平行に層状に形成された結晶の配列が領域５５ａで分断されてしまうことになる。ま
た、絶縁膜５３表面の凹凸の谷底にあたる領域５５ｂでは、領域５５ｂ周囲の結晶の成長
方向が互いにぶつかり合うことになる。故に、絶縁膜５３表面の凹凸の斜面に概略平行に
層状に形成された結晶の配列が領域５５ｂで分断されてしまうことになる。
【００４５】
このように、酸化物半導体膜の層状に形成された結晶の配列が分断されると結晶粒界が
生じる。そして結晶粒界にはダングリングボンド（原子未結合手）が存在し酸化物半導体
膜のバンドギャップ中に欠陥準位を形成する。このように結晶粒界のダングリングボンド
は主にキャリアのトラップとして働き、キャリアの移動度を低下させるため酸化物半導体
膜の抵抗を大きくする。また、ダングリングボンドが水素原子などと結合すると酸化物半
導体膜のバンドギャップ中にドナー準位が形成される。このようにダングリングボンドと
結合した水素原子はドナーとして働き酸化物半導体膜の抵抗を小さくする。従って、当該
酸化物半導体膜をトランジスタなどの半導体装置に用いると、領域５５ａや領域５５ｂに
相当する部分で電気伝導度が変動するとともに、当該半導体装置の移動度が低下してしま
う。
【００４６】
しかし、図２（Ｂ）に示すように、絶縁膜５３の表面の平坦性が十分に高い場合には、
図２（Ａ）に示す領域５５ａおよび領域５５ｂに相当する部分が形成されないので、絶縁
膜５３表面に概略平行に層状に形成された結晶の配列を連続的に設けることができる。こ
のような酸化物半導体膜５５をトランジスタなどの半導体装置に設けることにより、当該
半導体装置の電気的安定性が得られるとともに、移動度の低下を抑制することができる。
【００４７】
また、図２（Ｃ）に示すように、絶縁膜５３の表面に凹凸が形成されていても、当該凹
凸が十分になだらかな場合には、図２（Ａ）に示す領域５５ａおよび領域５５ｂに相当す
る部分において、絶縁膜５３表面の凹凸の斜面に概略平行に層状に形成された結晶の配列
が分断されず連続的に設けられる。例えば、このように絶縁膜５３を形成する場合、絶縁
膜５３の平均面粗さを０．５ｎｍ未満とすることが好ましい。また、絶縁膜５３の表面で
は、図２（Ｃ）に示すように、隣接する凹凸における山頂と谷底の高さの差（ｄ）を１ｎ
ｍ以下とすることが好ましく、０．３ｎｍ以下とすることがより好ましい。
【００４８】
以上のように表面粗さが低減された絶縁膜５３上に接して結晶性を有する酸化物半導体
膜５５を形成することにより、酸化物半導体膜５５中の粒界欠陥密度の低下が期待できる
。よって、酸化物半導体膜５５の結晶性をさらに向上させることができるので、酸化物半
導体膜５５を用いる半導体装置の電気的安定性および移動度を向上させることができる。
【００４９】
以下、図１（Ａ）乃至図１（Ｃ）を用いて酸化物半導体膜５５の作製工程について説明
する。
【００５０】
まず、結晶性を有する酸化物半導体膜５５を成膜する前に、図１（Ａ）に示すように、
基板５１上に絶縁膜５３を形成する。
【００５１】
基板５１に使用することができる基板に大きな制限はないが、少なくとも、後の加熱処
理に耐えうる程度の耐熱性を有していることが必要となる。例えば、アルミノシリケート
ガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス基板、セラ
ミック基板、石英基板、サファイア基板などを用いることができる。また、シリコンや炭
化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化
合物半導体基板などを用いることもできる。さらには、シリコンなどの半導体基板の表面
や金属材料よりなる導電性の基板の表面に絶縁層を形成したものを用いることもできる。
【００５２】
絶縁膜５３は、スパッタリング法、ＣＶＤ法等により形成することができ、膜厚を５０
ｎｍ以上、好ましくは２００ｎｍ以上５００ｎｍ以下とする。
【００５３】
ここで、絶縁膜５３は酸素を含有することが好ましい。後の工程において、絶縁膜５３
上に接して酸化物半導体膜５５が形成されるので、絶縁膜５３中に酸素を含ませることに
より、後の工程で加熱処理などを行う際に酸化物半導体膜５５から絶縁膜５３中に酸素が
引き抜かれるのを抑制することができる。
【００５４】
さらに、絶縁膜５３は、加熱により酸素の一部が放出する酸化物絶縁膜を用いて形成す
ることが好ましい。加熱により酸素の一部が放出する酸化物絶縁膜としては、化学量論比
を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いることが好ましい。加熱により
酸素の一部が放出する酸化物絶縁膜を絶縁膜５３に用いることで、後の工程で加熱処理を
行う際に酸化物半導体膜５５に酸素を拡散させることができる。加熱により酸素の一部を
放出する酸化物絶縁膜としては、代表的には、酸化シリコン、酸化窒化シリコン、酸化ア
ルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化ハフニウム、酸化イットリウム
等を用いることができる。このような酸化物絶縁膜を用いて酸素を拡散させることによっ
て、後に形成される酸化物半導体膜５５、および絶縁膜５３と酸化物半導体膜５５との界
面における酸素欠損を低減することが可能である。
【００５５】
また、絶縁膜５３は、必ずしも酸素を含有させなくてもよく、窒化シリコン、窒化アル
ミニウムなどを用いて窒化物絶縁膜を形成してもよい。また、絶縁膜５３は、上記の酸化
物絶縁膜と窒化物絶縁膜の積層構造としてもよく、その場合には窒化物絶縁膜上に酸化物
絶縁膜を設けることが好ましい。絶縁膜５３として窒化物絶縁膜を用いることにより、ア
ルカリ金属などの不純物を含むガラス基板を基板５１として用いる場合、アルカリ金属な
どの不純物の酸化物半導体膜５５への侵入を防止できる。リチウム、ナトリウム、カリウ
ム等のアルカリ金属は、酸化物半導体に対して悪性の不純物であるために酸化物半導体膜
中の含有量を少なくすることが好ましい。窒化物絶縁膜は、ＣＶＤ法、スパッタリング法
等で形成することができる。
【００５６】
本実施の形態では、絶縁膜５３としてスパッタリング法で形成された膜厚３００ｎｍの
酸化シリコン膜を用いる。
【００５７】
次に、図１（Ｂ）に示すように、絶縁膜５３を平坦化して表面粗さを低減し、絶縁膜５
３の平均面粗さを、好ましくは０．１ｎｍ以上０．５ｎｍ未満とする。絶縁膜５３の平坦
化は、化学的機械的研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎ
ｇ：ＣＭＰ）処理を用いて行うことが好ましい。ここで、ＣＭＰ処理とは、被加工物の表
面を基準にし、それにならって表面を化学的・機械的な複合作用により、平坦化する手法
である。一般的に研磨ステージの上に研磨布を貼り付け、被加工物と研磨布との間にスラ
リー（研磨剤）を供給しながら研磨ステージと被加工物とを各々回転または揺動させて被
加工物の表面を、スラリーと被加工物表面との間での化学反応と、研磨布と被加工物との
機械的研磨の作用により、研磨する方法である。
【００５８】
ＣＭＰ処理は、１回行ってもよいし、複数回行ってもよい。複数回に分けてＣＭＰ処理
を行う場合は、高い研磨レートの一次研磨を行った後、低い研磨レートの仕上げ研磨を行
うのが好ましい。このように研磨レートの異なる研磨を組み合わせることによって、絶縁
膜５３の表面の平坦性をさらに向上させることができる。
【００５９】
また、絶縁膜５３を平坦化させる処理としては、ＣＭＰ処理の他にドライエッチング処
理などを適用することも可能である。エッチングガスとしては、塩素、塩化硼素、塩化珪
素または四塩化炭素などの塩素系ガス、四弗化炭素、弗化硫黄または弗化窒素などのフッ
素系ガス、酸素などを適宜用いることができる。例えば、反応性イオンエッチング（ＲＩ
Ｅ：Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）法、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ
Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）エッチング法、ＥＣＲ（Ｅｌｅｃｔｒｏｎ  Ｃｙｃｌ
ｏｔｒｏｎ  Ｒｅｓｏｎａｎｃｅ）エッチング法、平行平板型（容量結合型）エッチング
法、マグネトロンプラズマエッチング法、２周波プラズマエッチング法またはヘリコン波
プラズマエッチング法等のドライエッチング法を用いることができる。特に絶縁膜５３と
して窒化シリコンや窒化酸化シリコンのような、窒素を多く含む無機絶縁材料が含まれる
場合、ＣＭＰ処理だけでは窒素を多く含む無機絶縁材料の除去が困難な場合があるので、
ドライエッチングなどを併用することが好ましい。
【００６０】
また、絶縁膜５３を平坦化させる処理としては、ＣＭＰ処理の他にプラズマ処理などを
適用することも可能である。プラズマ処理は、真空のチャンバーに不活性ガス、例えばア
ルゴンガスを導入し、被処理面を陰極とする電界をかけて行う。その原理としてはプラズ
マドライエッチ法と同等であるが、不活性ガスを用いることで、通常のスパッタ成膜チャ
ンバーにて処理可能であり簡便な方法である。すなわち、このプラズマ処理は、被処理面
に不活性ガスのイオンを照射して、スパッタリング効果により表面の微細な凹凸を平坦化
する処理である。このことから本明細書では、このプラズマ処理を「逆スパッタ」ともい
う。
【００６１】
この逆スパッタ時、プラズマ中には電子とアルゴンの陽イオンが存在し、陰極方向にア
ルゴンの陽イオンが加速される。加速されたアルゴンの陽イオンは被処理面をスパッタす
る。このとき、該被処理面の凸部から優先的にスパッタされる。被処理面からスパッタさ
れた粒子は、被処理面の別の場所に付着する。このとき、該被処理面の凹部に優先的に付
着する。このように凸部を削り、凹部を埋めることで被処理面の平坦性が向上する。
【００６２】
なお、成膜後の絶縁膜５３の平坦性が十分高い場合、図１（Ｂ）に示すような絶縁膜５
３の平坦化を必ずしも行わなくてもよい。
【００６３】
本実施の形態では絶縁膜５３にＣＭＰ処理を施して平坦化を行う。
【００６４】
このようにして、絶縁膜５３の平均面粗さを、好ましくは０．１ｎｍ以上０．５ｎｍ未
満とすることにより、絶縁膜５３上に形成する酸化物半導体膜５５の結晶性をさらに向上
させ、酸化物半導体膜５５を用いる半導体装置の電気的安定性および移動度を向上させる
ことができる。
【００６５】
なお、酸化物半導体膜を形成する前に、アルゴンガスを導入してプラズマを発生させる
逆スパッタを行い、絶縁膜５３の表面に付着している粉状物質（パーティクル、ごみとも
いう）を除去することが好ましい。また、当該逆スパッタ処理を行うことで上記の平坦化
処理を行うこともできる。なお、アルゴンに代えて、窒素、ヘリウム、酸素などのガスを
用いてもよい。
【００６６】
次に、図１（Ｃ）に示すように、絶縁膜５３上に接して酸化物半導体膜５５を形成する
。
酸化物半導体膜５５は、基板５１を加熱しながら、スパッタリング法、分子線エピタキシ
ー法、原子層堆積法またはパルスレーザー蒸着法などを用いて形成することができる。酸
化物半導体膜５５の膜厚は、膜厚２ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以上１０
０ｎｍ以下、より好ましくは５ｎｍ以上３０ｎｍ以下とする。
【００６７】
酸化物半導体膜５５は、Ｉｎ、Ｇａ、ＺｎおよびＳｎから選ばれた２種以上を含む金属
酸化物材料を用いればよい。例えば、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−
Ｏ系の材料や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｓｎ−Ｚ
ｎ−Ｏ系の材料、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ａｌ
−Ｇａ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の材料や、二元系金属酸化物である
Ｉｎ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｚｎ−Ｏ系の材料、Ｚｎ−Ｍ
ｇ−Ｏ系の材料、Ｓｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｇａ−Ｏ系
の材料や、Ｉｎ−Ｏ系の材料、Ｓｎ−Ｏ系の材料、Ｚｎ−Ｏ系の材料などを用いればよい
。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の材料とは、インジウム（Ｉｎ）、ガリウム
（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物、という意味であり、その組成比は特に問わない
。また、ＩｎとＧａとＺｎ以外の元素を含んでいてもよい。このとき、酸化物半導体膜の
化学量論比に対し、酸素を過剰にすると好ましい。酸素を過剰にすることで酸化物半導体
膜の酸素欠損に起因するキャリアの生成を抑制することができる。
【００６８】
また、酸化物半導体膜５５は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される
金属酸化物材料を用いることができる。ここで、Ｍは、Ｚｎ、Ｇａ、Ａｌ、Ｍｎ及びＣｏ
から選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇ
ａ及びＭｎ、またはＧａ及びＣｏなどがある。
【００６９】
スパッタリング法を用いて酸化物半導体膜５５を形成する場合、ターゲットの一例とし
て、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲットを、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：Ｚ
ｎＯ＝１：１：１［ｍｏｌ数比］の組成比とすることができる。また、Ｉｎ２Ｏ３：Ｇａ
２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の組成比を有するターゲット、またはＩｎ２
Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：４［ｍｏｌ数比］の組成比を有するターゲット、Ｉ
ｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝２：１：８［ｍｏｌ数比］の組成比を有するターゲット
を用いることもできる。
【００７０】
なお、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの
組成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ
３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比
に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝
１５：１〜１．５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２〜３：４）
とする。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比
がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
【００７１】
酸化物半導体膜５５を形成する際は、基板５１を加熱しながら酸化物半導体膜５５を形
成すればよく、基板５１を加熱する温度としては、１５０℃以上４５０℃以下とすればよ
く、好ましくは２００℃以上３５０℃以下とする。なお、酸化物半導体膜５５の形成時に
、基板を加熱する温度を高くすることで、酸化物半導体膜５５の結晶性をさらに向上させ
ることができるので、酸化物半導体膜５５を用いる半導体装置の電気的安定性および移動
度を向上させることができる。
【００７２】
スパッタリング法により酸化物半導体膜５５を形成する際、スパッタリングガスは、希
ガス（代表的にはアルゴン）雰囲気、酸素雰囲気、希ガス及び酸素の混合ガスを適宜用い
ることができる。このとき、希ガスより酸素ガスの流量比を多くする、特に酸素雰囲気と
することが好ましく、このような雰囲気下で酸化物半導体膜５５を形成することにより酸
化物半導体膜５５の結晶性をさらに向上させることができるので、酸化物半導体膜５５を
用いる半導体装置の移動度を向上させることができる。また、スパッタリングガスには、
水素、水、水酸基または水素化物などの不純物が除去された高純度ガスを用いることが好
ましい。
【００７３】
スパッタリング法により酸化物半導体膜５５を形成する際、できる限り酸化物半導体膜
５５に含まれる水素濃度を低減させることが好ましい。水素濃度を低減させるには、スパ
ッタリング装置の処理室内に供給する雰囲気ガスとして、水素、水、水酸基または水素化
物などの不純物が除去された高純度ガスを用いることが好ましい。さらには、該処理室の
排気は、水の排気能力の高いクライオポンプおよび水素の排気能力の高いスパッタイオン
ポンプを組み合わせて用いればよい。
【００７４】
また、上述の方法では酸化物半導体膜５５を１回の成膜工程で形成したが、２回の成膜
工程に分けて酸化物半導体膜５５を形成しても良い。以下に２回の成膜工程に分けて酸化
物半導体膜５５を形成する方法について説明する。
【００７５】
まず、基板５１の温度を２００℃以上４００℃以下に保ちながら、絶縁膜５３の上に接
して１層目の酸化物半導体膜を形成し、窒素、酸素、希ガス、または乾燥空気の雰囲気下
で、５５０℃以上基板歪み点未満の加熱処理を行う。当該加熱処理によって、１層目の酸
化物半導体膜の表面を含む領域に結晶領域（板状結晶を含む）が形成される。なお、１層
目の酸化物半導体膜は１ｎｍ以上１０ｎｍ以下で形成するのが好ましい。そして、２層目
の酸化物半導体膜を１層目の酸化物半導体膜よりも厚く形成する。その後、再び５５０℃
以上基板歪み点未満の加熱処理を行い、表面を含む領域に、結晶領域（板状結晶を含む）
が形成された１層目の酸化物半導体膜を結晶成長の種として、上方に結晶成長させ、２層
目の酸化物半導体膜の全体を結晶化させる。なお、１層目の酸化物半導体膜および２層目
の酸化物半導体膜の成膜条件は上述の酸化物半導体膜５５と同様とすればよい。
【００７６】
また、酸化物半導体膜５５を形成した後、酸化物半導体膜５５に熱処理を行うことが好
ましい。当該熱処理の温度は、２５０℃以上７００℃以下または基板の歪み点未満、好ま
しくは４５０℃より大きく６５０℃以下または基板の歪み点未満とする。
【００７７】
熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、酸素雰囲気下
、６５０℃、１時間の条件で行うことができる。この間、酸化物半導体膜５５は大気に触
れさせず、水や水素の混入が生じないようにする。
【００７８】
熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻
射によって、被処理物を加熱する装置を用いても良い。例えば、ＬＲＴＡ（Ｌａｍｐ  Ｒ
ａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、ＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈ
ｅｒｍａｌ  Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａ
ｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドラン
プ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ラ
ンプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である
。ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴ
ンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体
が用いられる。
【００７９】
このような熱処理により、酸化物半導体膜５５中の、過剰な水素（水や水酸基を含む）
を除去し、酸化物半導体膜５５の結晶性を向上させ、ダングリングボンドを低減し、バン
ドギャップ中の欠陥準位を低減することができる。同様に絶縁膜中の過剰な水素（水や水
酸基を含む）を除去することもできる。このように熱処理によって不純物を除去すること
により、ｉ型（真性半導体）またはｉ型に限りなく近い酸化物半導体膜５５を形成するこ
とができる。
【００８０】
また、絶縁膜５３が酸素を含んでいる状態で、より好ましくは化学量論比を満たす酸素
よりも多くの酸素を含んでいる状態で、このような熱処理を行うことより、酸素を酸化物
半導体膜５５に供給することもできる。このように熱処理で酸素を酸化物半導体膜５５に
供給する場合、酸素雰囲気下で熱処理を行うことが好ましい。このような熱処理によって
酸化物半導体膜５５に酸素を供給することにより、酸化物半導体膜５５中の酸素欠損を低
減することができる。
【００８１】
なお、このような熱処理は一回に限らず複数回行っても良い。
【００８２】
以上のような方法で形成された、酸化物半導体膜５５は一定以上の結晶性を有しており
、全体が非晶質構造の酸化物半導体膜と比較して良好な結晶性を有しており、酸素欠損や
ダングリングボンド、あるいはダングリングボンドなどに結合する水素や、水、水酸基ま
たは水素化物等の水素を含む不純物が低減されている。これらの不純物は、酸化物半導体
膜中でキャリアのトラップや、あるいはキャリアの供給源のように機能するため、当該酸
化物半導体膜の電気伝導度が変動する原因となりうる。よって、これらの不純物が低減さ
れている、結晶性を有する領域を含む酸化物半導体膜は、電気的特性が安定しており、可
視光や紫外光などの照射に対してもより電気的に安定な構造を有する。このような結晶性
を有する酸化物半導体膜５５をトランジスタなどの半導体装置に用いることによって、安
定した電気的特性を有する、信頼性の高い半導体装置を提供することができる。
【００８３】
さらに、表面粗さが低減された絶縁膜５３上に接して結晶性を有する酸化物半導体膜５
５を形成することにより、酸化物半導体膜５５の結晶性をさらに向上させることができる
ので、酸化物半導体膜５５を用いる半導体装置の移動度を向上させることができる。
【００８４】
なお、図１（Ａ）乃至図１（Ｃ）に示す酸化物半導体膜５５の作製工程においては、絶
縁膜５３の表面を平坦化するためにＣＭＰ処理を行ったが、開示する発明は、必ずしもこ
れに限られるものではない。例えば、基板５１にシリコンウエハ基板を用い、表面を熱酸
化させることで十分な平坦性を有する酸化シリコン膜を形成し、当該酸化シリコン膜上に
酸化物半導体膜５５を形成してもよい。以下、図３（Ａ）および図３（Ｂ）を用いて上記
方法を用いて酸化物半導体膜５５を形成する方法を説明する。
【００８５】
まず、図３（Ａ）に示すように、基板５１の表面に熱酸化を行い、基板５１の表面に絶
縁膜５４を形成する。熱酸化処理は、乾燥酸素雰囲気で行うドライ酸化としてもよいし、
水蒸気雰囲気で行うウエット酸化としてもよいし、または酸化雰囲気中にハロゲンを含む
ガスを添加して熱処理を行っても良い。ハロゲンを含むガスとしては、ＨＣｌ、ＨＦ、Ｎ
Ｆ３、ＨＢｒ、Ｃｌ２、ＣｌＦ、ＢＣｌ３、Ｆ２、Ｂｒ２などから選ばれた一種又は複数
種ガスを用いることができる。
【００８６】
例えば、酸素に対しＨＣｌを０．５〜１０体積％（好ましくは３体積％）の割合で含む
雰囲気中で、７００℃以上１１００℃以下の温度で熱処理を行う。例えば９５０℃程度で
熱処理を行うとよい。処理時間は０．１〜６時間、好ましくは０．５〜１時間とすればよ
い。形成される酸化膜の膜厚は、１０ｎｍ〜１１００ｎｍ（好ましくは５０ｎｍ〜１５０
ｎｍ）、例えば１００ｎｍとすることができる。
【００８７】
このようにして形成された絶縁膜５４の表面粗さは、基板５１の表面粗さに依存する。
それ故、図１に示す絶縁膜５３と同様に、絶縁膜５４の平均面粗さを０．１ｎｍ以上０．
５ｎｍ未満とするためには、基板５１の平均面粗さも０．１ｎｍ以上０．５ｎｍ未満とす
ることが好ましい。このように平坦性の十分な絶縁膜５４を形成するには、基板５１とし
て単結晶シリコン基板などの平坦性が十分に高い基板を用いることが好ましい。
【００８８】
そして、図３（Ｂ）に示すように、平坦性が十分に高い絶縁膜５４上に接して酸化物半
導体膜５５を形成することにより、酸化物半導体膜５５の結晶性をさらに向上させ、酸化
物半導体膜５５を用いる半導体装置の移動度を向上させることができる。酸化物半導体膜
５５の形成は図１（Ｃ）に示す方法と同様の方法で行うことができる。
【００８９】
以上のように、表面粗さの低減された絶縁膜上に接して、結晶性を有する酸化物半導体
膜を形成することにより、電気的特性の安定した酸化物半導体膜を形成することができる
。このような酸化物半導体膜を半導体装置に用いることにより、半導体装置に安定した電
気的特性を付与し、信頼性の高い半導体装置を提供することができる。さらに、結晶性の
高い酸化物半導体膜を形成することができるので、当該酸化物半導体膜を用いることによ
り、移動度の向上した半導体装置を提供することができる。
【００９０】
以上、本実施の形態に示す構成などは、他の実施の形態に示す構成、方法などと適宜組
み合わせて用いることができる。
【００９１】
（実施の形態２）
本実施の形態では、先の実施の形態に示す結晶性を有する酸化物半導体膜を用いた半導
体装置の一例として、当該酸化物半導体膜を用いたトランジスタおよび当該トランジスタ
の作製方法について図４および図５を用いて説明する。図４は、半導体装置の構成の一形
態である、トップゲート構造のトランジスタ１２０の作製工程を示す断面図である。
【００９２】
まず、図４（Ａ）に示すように、先の実施の形態で示した方法を用いて、基板５１上に
設けられた絶縁膜５３上に接して酸化物半導体膜５５を形成する。それから、図４（Ｂ）
に示すように、マスクを用いて酸化物半導体膜５５を選択的にエッチングして、酸化物半
導体膜５９を形成する。この後、マスクは除去する。
【００９３】
酸化物半導体膜５５をエッチングするためのマスクは、フォトリソグラフィ法、インク
ジェット法、印刷法等を適宜用いて作製することができる。また、酸化物半導体膜５５の
エッチングはウェットエッチングまたはドライエッチングを適宜用いることができる。
【００９４】
次に、図４（Ｃ）に示すように、酸化物半導体膜５９に接するソース電極６１ａおよび
ドレイン電極６１ｂを形成する。
【００９５】
ソース電極６１ａおよびドレイン電極６１ｂは、アルミニウム、クロム、銅、タンタル
、チタン、モリブデン、タングステン、マンガン、ジルコニウムから選ばれた金属元素、
または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金など
を用いて形成することができる。また、アルミニウムに、チタン、タンタル、タングステ
ン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた金属元素を単数または複
数組み合わせた合金膜、もしくは窒化膜を用いてもよい。また、ソース電極６１ａおよび
ドレイン電極６１ｂは、単層構造でも、二層以上の積層構造としてもよい。例えば、シリ
コンを含むアルミニウム膜の単層構造、Ｃｕ−Ｍｇ−Ａｌ合金膜上に銅膜を積層する２層
構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積
層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜
上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜
を積層し、さらにその上にチタン膜を形成する三層構造などがある。
【００９６】
また、ソース電極６１ａおよびドレイン電極６１ｂは、インジウム錫酸化物、酸化タン
グステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化
チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛
酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を適
用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造
とすることもできる。
【００９７】
ソース電極６１ａおよびドレイン電極６１ｂは、スパッタリング法、ＣＶＤ法、蒸着法
等で導電膜を形成した後、該導電膜上にマスクを形成して導電膜をエッチングして形成す
る。導電膜上に形成するマスクは、印刷法、インクジェット法、フォトリソグラフィ法を
適宜用いて形成することができる。また、ソース電極６１ａおよびドレイン電極６１ｂは
、印刷法またはインクジェット法により直接形成することもできる。
【００９８】
ここでは、酸化物半導体膜５９および絶縁膜５３上に導電膜を成膜した後、導電膜を所
定の形状にエッチングして、酸化物半導体膜の上面および側面と接するソース電極６１ａ
およびドレイン電極６１ｂを形成する。また、このとき酸化物半導体膜５９のソース電極
６１ａおよびドレイン電極６１ｂと重畳していない領域がエッチングされて、酸化物半導
体膜５９が凹状に形成される場合がある。
【００９９】
なお、酸化物半導体膜５５上に導電膜を形成した後、多階調フォトマスクを用いて、酸
化物半導体膜５５および導電膜のエッチングを行って、酸化物半導体膜５９、ソース電極
６１ａおよびドレイン電極６１ｂを形成しても良い。凹凸状のマスクを形成し、当該マス
クを用いて酸化物半導体膜５５および導電膜をエッチングした後、アッシングにより凹凸
状のマスクを分離し、当該分離されたマスクにより導電膜を選択的にエッチングすること
で、酸化物半導体膜５９、ソース電極６１ａおよびドレイン電極６１ｂを形成することが
できる。当該工程により、フォトマスク数およびフォトリソグラフィ工程数を削減するこ
とができる。
【０１００】
次に、酸化物半導体膜５９およびソース電極６１ａおよびドレイン電極６１ｂ上にゲー
ト絶縁膜６３を形成する。
【０１０１】
ゲート絶縁膜６３は、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリ
コン、酸化アルミニウム、酸化窒化アルミニウム、または酸化ガリウムを単層でまたは積
層して形成することができる。ゲート絶縁膜６３は、絶縁膜５３と同様に酸素を含むこと
が好ましい。さらに、ゲート絶縁膜６３は、加熱により酸素の一部が放出する酸化物絶縁
膜を用いて形成することが好ましい。加熱により酸素の一部が放出する酸化物絶縁膜とし
ては、化学量論比を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いることが好ま
しい。酸素を含む酸化物絶縁膜としては、酸化シリコン、酸化窒化シリコン、酸化アルミ
ニウム、酸化窒化アルミニウム、または酸化ガリウムなどを用いることができる。加熱に
より酸素の一部が放出する酸化物絶縁膜を用いることで、後の工程で加熱処理を行う際に
酸化物半導体膜５９に酸素を拡散させることができ、トランジスタ１２０の特性を良好に
することができる。
【０１０２】
また、ゲート絶縁膜６３として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加
されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアル
ミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−
ｋ材料を用いることでゲートリークを低減できる。さらには、ｈｉｇｈ−ｋ材料と、酸化
シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸
化窒化アルミニウム、および酸化ガリウムのいずれか一以上との積層構造とすることがで
きる。ゲート絶縁膜６３の厚さは、１ｎｍ以上３００ｎｍ以下、より好ましくは５ｎｍ以
上５０ｎｍ以下とするとよい。ゲート絶縁膜６３の厚さを５ｎｍ以上とすることで、ゲー
トリーク電流を低減することができる。
【０１０３】
なお、ゲート絶縁膜６３を形成する前に、酸化物半導体膜５９の表面を、酸素、オゾン
、一酸化二窒素等の酸化性ガスのプラズマに曝し、酸化物半導体膜５９の表面を酸化し、
酸素欠損を低減してもよい。
【０１０４】
次に、ゲート絶縁膜６３上で酸化物半導体膜５９と重畳するようにゲート電極６５を形
成する。
【０１０５】
ゲート電極６５は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タン
グステン、マンガン、ジルコニウムから選ばれた金属元素、または上述した金属元素を成
分とする合金か、上述した金属元素を組み合わせた合金などを用いて形成することができ
る。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネ
オジム、スカンジウムから選ばれた金属元素を単数または複数組み合わせた合金膜、もし
くは窒化膜を用いてもよい。また、ゲート電極６５は、単層構造でも、二層以上の積層構
造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上
にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チ
タン膜上にタングステン膜を積層する二層構造、窒化タンタル膜上にタングステン膜を積
層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上
にチタン膜を積層する三層構造などがある。
【０１０６】
また、ゲート電極６５は、インジウム錫酸化物、酸化タングステンを含むインジウム酸
化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化
物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加し
たインジウム錫酸化物などの透光性を有する導電性材料を適用することもできる。また、
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物をターゲットとし、窒素を含む雰囲気中でスパッタリ
ングすることにより得られる化合物導電体を用いても良い。また、上記透光性を有する導
電性材料と、上記金属元素の積層構造とすることもできる。
【０１０７】
さらに、ゲート電極６５上に保護膜として絶縁膜６９を形成してもよい（図４（Ｄ）参
照。）。また、ゲート絶縁膜６３および絶縁膜６９にコンタクトホールを形成した後、ソ
ース電極６１ａおよびドレイン電極６１ｂに接続する配線を形成してもよい。
【０１０８】
絶縁膜６９は、ゲート絶縁膜６３と同様の絶縁膜を適宜用いて形成することができる。
また、絶縁膜６９としてスパッタリング法で得られる窒化シリコン膜を形成すると、外部
からの水分やアルカリ金属の侵入を防止することが可能であり、酸化物半導体膜５９の不
純物の含有量を低減することができる。
【０１０９】
なお、ゲート絶縁膜６３の形成の後、または絶縁膜６９の形成の後、加熱処理を行って
もよい。当該加熱処理によって、酸化物半導体膜５９から水素を放出させると共に、絶縁
膜５３、ゲート絶縁膜６３または絶縁膜６９に含まれる酸素の一部を、酸化物半導体膜５
９と、絶縁膜５３と酸化物半導体膜５９の界面近傍と、ゲート絶縁膜６３と酸化物半導体
膜５９の界面近傍と、に拡散させることができる。当該工程により、酸化物半導体膜５９
中に含まれる酸素欠損を低減することができると共に、酸化物半導体膜５９と絶縁膜５３
、または酸化物半導体膜５９とゲート絶縁膜６３の界面における欠陥を低減することがで
きる。この結果、水素濃度及び酸素欠損が低減された酸化物半導体膜５９を形成すること
ができる。このように熱処理によって不純物を除去することにより、ｉ型（真性半導体）
またはｉ型に限りなく近い酸化物半導体膜５９を形成することができ、トランジスタ１２
０のオフ電流特性を極めて優れたものとすることができる。
【０１１０】
以上の工程により、結晶性を有する酸化物半導体膜をチャネル領域に有するトランジス
タ１２０を作製することができる。図４（Ｄ）に示すように、トランジスタ１２０は、基
板５１上に設けられた絶縁膜５３と、絶縁膜５３上に接して設けられた酸化物半導体膜５
９と、酸化物半導体膜５９と接するように設けられたソース電極６１ａおよびドレイン電
極６１ｂと、酸化物半導体膜５９上に設けられたゲート絶縁膜６３と、酸化物半導体膜５
９と重畳してゲート絶縁膜６３上に設けられたゲート電極６５と、ゲート電極６５上に設
けられた絶縁膜６９とを有する。
【０１１１】
トランジスタ１２０に用いられている結晶性を有する酸化物半導体膜は一定以上の結晶
性を有しており、全体が非晶質構造の酸化物半導体膜と比較して良好な結晶性を有するの
で、酸素欠損やダングリングボンド、あるいはダングリングボンドなどに結合する水素な
どの不純物が低減されている。よって、これらが低減されている、結晶性を有する酸化物
半導体膜は、電気的特性が安定しており、可視光や紫外光などの照射に対してもより電気
的に安定な構造を有する。このような結晶性を有する酸化物半導体膜をトランジスタに用
いることによって、安定した電気的特性を有する、信頼性の高い半導体装置を提供するこ
とができる。
【０１１２】
さらにトランジスタ１２０では、表面粗さが低減された絶縁膜５３上に接して結晶性を
有する酸化物半導体膜５５を形成することにより、酸化物半導体膜５５の結晶性をさらに
向上させることができるので、酸化物半導体膜５５を用いる半導体装置の移動度を向上さ
せることができる。
【０１１３】
また、本実施の形態に係る半導体装置は、図４に示すトランジスタ１２０に限られるも
のではない。例えば、図５（Ａ）に示すトランジスタ１３０のような構造としても良い。
トランジスタ１３０は、基板５１上に設けられた絶縁膜５３と、絶縁膜５３上に設けられ
たソース電極６１ａおよびドレイン電極６１ｂと、ソース電極６１ａおよびドレイン電極
６１ｂの上面および側面と接するように設けられた酸化物半導体膜５９と、酸化物半導体
膜５９上に設けられたゲート絶縁膜６３と、酸化物半導体膜５９と重畳してゲート絶縁膜
６３上に設けられたゲート電極６５と、ゲート電極６５上に設けられた絶縁膜６９とを有
する。つまり、トランジスタ１３０は、酸化物半導体膜５９がソース電極６１ａおよびド
レイン電極６１ｂの上面および側面と接するように設けられている点において、トランジ
スタ１２０と異なる。
【０１１４】
また、図５（Ｂ）に示すトランジスタ１４０のような構造としても良い。トランジスタ
１４０は、基板５１上に設けられたゲート電極６５と、ゲート電極６５上に設けられた絶
縁膜５３と、絶縁膜５３上に設けられた酸化物半導体膜５９と、酸化物半導体膜５９の上
面および側面と接するように設けられたソース電極６１ａおよびドレイン電極６１ｂと、
酸化物半導体膜５９上に設けられた絶縁膜６９とを有する。つまり、トランジスタ１４０
は、ゲート電極６５とゲート絶縁膜として機能する絶縁膜５３が酸化物半導体膜５９の下
に設けられた、ボトムゲート構造である点において、トランジスタ１２０と異なる。なお
、基板５１とゲート電極６５の間に下地絶縁膜を設けてもよい。
【０１１５】
また、図５（Ｃ）に示すトランジスタ１５０のような構造としても良い。トランジスタ
１５０は、基板５１上に設けられたゲート電極６５と、ゲート電極６５上に設けられた絶
縁膜５３と、絶縁膜５３上に設けられたソース電極６１ａおよびドレイン電極６１ｂと、
ソース電極６１ａおよびドレイン電極６１ｂの上面および側面と接するように設けられた
酸化物半導体膜５９と、酸化物半導体膜５９上に設けられた絶縁膜６９とを有する。つま
り、トランジスタ１５０は、ゲート電極６５とゲート絶縁膜として機能する絶縁膜５３が
酸化物半導体膜５９の下に設けられた、ボトムゲート構造である点において、トランジス
タ１３０と異なる。なお、基板５１とゲート電極６５の間に下地絶縁膜を設けてもよい。
【０１１６】
以上のように、表面粗さの低減された絶縁膜上に接して、結晶性を有する酸化物半導体
膜を形成することにより、電気的特性の安定した酸化物半導体膜を形成することができる
。このような酸化物半導体膜を半導体装置に用いることにより、半導体装置に安定した電
気的特性を付与し、信頼性の高い半導体装置を提供することができる。さらに、結晶性の
高い酸化物半導体膜を形成することができるので、当該酸化物半導体膜を用いることによ
り、移動度の向上した半導体装置を提供することができる。
【０１１７】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
【０１１８】
（実施の形態３）
本実施の形態では、先の実施の形態に示す半導体装置の作製方法を用いて形成する半導
体装置の一例として、記憶媒体（メモリ素子）を示す。本実施の形態では、先の実施の形
態において示す半導体装置の作製方法で形成した、酸化物半導体を用いたトランジスタと
、酸化物半導体以外の材料を用いたトランジスタとを同一基板上に形成する。
【０１１９】
図６は、半導体装置の構成の一例である。図６（Ａ）には、半導体装置の断面を、図６
（Ｂ）には、半導体装置の平面を、それぞれ示す。ここで、図６（Ａ）は、図６（Ｂ）の
Ｃ１−Ｃ２およびＤ１−Ｄ２における断面に相当する。また、図６（Ｃ）には、上記半導
体装置をメモリ素子として用いる場合の回路図の一例を示す。図６（Ａ）および図６（Ｂ
）に示される半導体装置は、下部に第１の半導体材料を用いたトランジスタ５００を有し
、上部に先の実施の形態で示したトランジスタ１２０を有する。なお、トランジスタ１２
０は、第２の半導体材料として酸化物半導体を用いている。本実施の形態では、第１の半
導体材料を酸化物半導体以外の半導体材料とする。酸化物半導体以外の半導体材料として
は、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガ
リウムヒ素等を用いることができ、単結晶半導体を用いるのが好ましい。他に、有機半導
体材料などを用いてもよい。このような半導体材料を用いたトランジスタは、高速動作が
容易である。一方で、酸化物半導体を用いたトランジスタはオフ電流が極めて小さいとい
う特徴を有しており、その特性により長時間の電荷保持を可能とする。
【０１２０】
なお、本実施の形態においては、トランジスタ１２０を用いて記憶媒体を構成する例を
示すが、トランジスタ１２０に代えて、先の実施の形態で示したトランジスタ１３０乃至
トランジスタ１５０等を適用可能であることは、いうまでもない。
【０１２１】
図６におけるトランジスタ５００は、半導体材料（例えば、シリコンなど）を含む基板
４００に設けられたチャネル形成領域４１６と、チャネル形成領域４１６を挟むように設
けられた不純物領域４２０と、不純物領域４２０に接する金属化合物領域４２４と、チャ
ネル形成領域４１６上に設けられたゲート絶縁層４０８と、ゲート絶縁層４０８上に設け
られたゲート電極４１０と、を有する。
【０１２２】
半導体材料を含む基板４００は、シリコンや炭化シリコンなどの単結晶半導体基板、多
結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用
することができる。なお、一般に「ＳＯＩ基板」は、絶縁表面上にシリコン半導体膜が設
けられた構成の基板をいうが、本明細書等においては、絶縁表面上にシリコン以外の材料
からなる半導体膜が設けられた構成の基板も含む。つまり、「ＳＯＩ基板」が有する半導
体膜は、シリコン半導体膜に限定されない。また、ＳＯＩ基板には、ガラス基板などの絶
縁基板上に絶縁層を介して半導体膜が設けられた構成のものが含まれるものとする。
【０１２３】
基板４００上にはトランジスタ５００を囲むように素子分離絶縁層４０６が設けられて
いる。なお、高集積化を実現するためには、図６（Ａ）および図６（Ｂ）に示すようにト
ランジスタ５００がサイドウォール絶縁層を有しない構成とすることが望ましい。一方で
、トランジスタ５００の特性を重視する場合には、ゲート電極４１０の側面にサイドウォ
ール絶縁層を設け、不純物濃度が異なる領域を含む不純物領域４２０を設けても良い。
【０１２４】
トランジスタ５００はシリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン
、またはガリウムヒ素等を用いて作製することができる。このようなトランジスタ５００
は、高速動作が可能であるという特徴を有する。このため、当該トランジスタを読み出し
用のトランジスタとして用いることで、情報の読み出しを高速に行うことができる。
【０１２５】
トランジスタ５００上にゲート電極４１０の上面を露出して絶縁膜５３が設けられてお
り、先の実施の形態で示したように、絶縁膜５３の上に接して酸化物半導体膜５９が設け
られる。絶縁膜５３の詳細および作製方法については先の実施の形態の記載を参酌するこ
とができる。よって、表面粗さが低減された絶縁膜５３上に接して結晶性を有する酸化物
半導体膜５９を形成することにより、酸化物半導体膜５９の結晶性をさらに向上させるこ
とができるので、酸化物半導体膜５９を用いるトランジスタ１２０に安定した電気特性を
付与し、且つトランジスタ１２０の移動度を向上させることができる。
【０１２６】
なお、先の実施の形態に示すように、ＣＭＰ処理などを用いて絶縁膜５３の平坦化を図
る際に、同時にゲート電極４１０の上面を露出させることができる。
【０１２７】
また、トランジスタ１２０は先の実施の形態で示したように、酸化物半導体膜５９、ソ
ース電極６１ａ、ドレイン電極６１ｂ、ゲート絶縁膜６３およびゲート電極６５ａを含み
、詳細については、先の実施の形態の記載を参酌することができる。また、トランジスタ
１２０に代表される上部のトランジスタは、先の実施の形態に記載の方法で作製すること
ができる。
【０１２８】
ここで、トランジスタ１２０に用いられている結晶性を有する酸化物半導体膜は一定以
上の結晶性を有しており、全体が非晶質構造の酸化物半導体膜と比較して良好な結晶性を
有するので、酸素欠損に代表されるような欠陥や、ダングリングボンドなどに結合する水
素などの不純物が低減されている。よって、これらが低減されている、結晶性を有する酸
化物半導体膜は、電気的特性が安定しており、可視光や紫外光などの照射に対してもより
電気的に安定な構造を有する。このような結晶性を有する酸化物半導体膜をトランジスタ
に用いることによって、安定した電気的特性を有する、信頼性の高い半導体装置を提供す
ることができる。
【０１２９】
ここで、ソース電極６１ａはゲート電極４１０と接するように設けられるので、トラン
ジスタ５００のゲート電極４１０とトランジスタ１２０のソース電極６１ａとが接続され
る。
【０１３０】
また、ゲート電極６５ａと同じ層の配線６５ｃを、ゲート絶縁膜６３を介してソース電
極６１ａ上に設けることにより、容量素子５２０を形成することができる。なお、容量が
不要の場合は、容量素子５２０を設けない構成とすることも可能である。
【０１３１】
また、ゲート絶縁膜６３、ゲート電極６５ａおよび配線６５ｃ上に、絶縁膜６９および
絶縁層１５２が形成される。絶縁膜６９の詳細については先の実施の形態の記載を参酌す
ることができる。絶縁層１５２は、スパッタ法やＣＶＤ法などを用いて形成することがで
きる。また、酸化シリコン、酸窒化シリコン、窒化シリコン、酸化ハフニウム、酸化アル
ミニウム、酸化ガリウム等の無機絶縁材料を含む材料を用いて形成することができる。
【０１３２】
また、絶縁層１５２上に配線１５６が形成されている。配線１５６は、ゲート絶縁膜６
３、絶縁膜６９および絶縁層１５２に設けられた開口に形成された電極１５４を介してド
レイン電極６１ｂと電気的に接続されている。
【０１３３】
電極１５４は、例えば、開口を含む領域にＰＶＤ法やＣＶＤ法などを用いて導電膜を形
成した後、エッチング処理やＣＭＰといった方法を用いて、上記導電膜の一部を除去する
ことにより形成することができる。
【０１３４】
配線１５６は、スパッタ法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ
法を用いて導電層を形成した後、当該導電層をパターニングすることによって形成される
。また、配線１５６は、ソース電極６１ａおよびドレイン電極６１ｂと同様の材料で形成
することができる。
【０１３５】
また、本実施の形態において示す半導体装置では、トランジスタ５００とトランジスタ
１２０を重畳させることで、集積度が十分に高められた半導体装置が実現される。
【０１３６】
図６（Ｃ）には、上記半導体装置をメモリ素子として用いる場合の回路図の一例を示す
。図６（Ｃ）において、トランジスタ１２０のソース電極またはドレイン電極の一方と、
容量素子５２０の電極の一方と、トランジスタ５００のゲート電極と、は電気的に接続さ
れている。また、第１の配線（１ｓｔ  Ｌｉｎｅ：ソース線とも呼ぶ）とトランジスタ５
００のソース電極とは、電気的に接続され、第２の配線（２ｎｄ  Ｌｉｎｅ：ビット線と
も呼ぶ）とトランジスタ５００のドレイン電極とは、電気的に接続されている。また、第
３の配線（３ｒｄ  Ｌｉｎｅ：第１の信号線とも呼ぶ）とトランジスタ１２０のソース電
極またはドレイン電極の他方とは、電気的に接続され、第４の配線（４ｔｈ  Ｌｉｎｅ：
第２の信号線とも呼ぶ）と、トランジスタ１２０のゲート電極とは、電気的に接続されて
いる。そして、第５の配線（５ｔｈ  Ｌｉｎｅ：ワード線とも呼ぶ）と、容量素子５２０
の電極の他方は電気的に接続されている。
【０１３７】
酸化物半導体を用いたトランジスタ１２０は、オフ電流が極めて小さいという特徴を有
しているため、トランジスタ１２０をオフ状態とすることで、トランジスタ１２０のソー
ス電極またはドレイン電極の一方と、容量素子５２０の電極の一方と、トランジスタ５０
０のゲート電極とが電気的に接続されたノード（以下、ノードＦＧ）の電位を極めて長時
間にわたって保持することが可能である。そして、容量素子５２０を有することにより、
ノードＦＧに与えられた電荷の保持が容易になり、また、保持された情報の読み出しが容
易になる。
【０１３８】
半導体装置に情報を記憶させる場合（書き込み）は、まず、第４の配線の電位を、トラ
ンジスタ１２０がオン状態となる電位にして、トランジスタ１２０をオン状態とする。こ
れにより、第３の配線の電位が、ノードＦＧに供給され、ノードＦＧに所定量の電荷が蓄
積される。ここでは、異なる二つの電位レベルを与える電荷（以下、ロー（Ｌｏｗ）レベ
ル電荷、ハイ（Ｈｉｇｈ）レベル電荷という）のいずれかが与えられるものとする。その
後、第４の配線の電位を、トランジスタ１２０がオフ状態となる電位にして、トランジス
タ１２０をオフ状態とすることにより、ノードＦＧが浮遊状態となるため、ノードＦＧに
は所定の電荷が保持されたままの状態となる。以上のように、ノードＦＧに所定量の電荷
を蓄積及び保持させることで、メモリセルに情報を記憶させることができる。
【０１３９】
トランジスタ１２０のオフ電流は極めて小さいため、ノードＦＧに供給された電荷は長
時間にわたって保持される。したがって、リフレッシュ動作が不要となるか、または、リ
フレッシュ動作の頻度を極めて低くすることが可能となり、消費電力を十分に低減するこ
とができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持す
ることが可能である。
【０１４０】
記憶された情報を読み出す場合（読み出し）は、第１の配線に所定の電位（定電位）を
与えた状態で、第５の配線に適切な電位（読み出し電位）を与えると、ノードＦＧに保持
された電荷量に応じて、トランジスタ５００は異なる状態をとる。一般に、トランジスタ
５００をｎチャネル型とすると、ノードＦＧにＨｉｇｈレベル電荷が保持されている場合
のトランジスタ５００の見かけのしきい値Ｖｔｈ＿Ｈは、ノードＦＧにＬｏｗレベル電荷
が保持されている場合のトランジスタ５００の見かけのしきい値Ｖｔｈ＿Ｌより低くなる
ためである。ここで、見かけのしきい値とは、トランジスタ５００を「オン状態」とする
ために必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位をＶｔ
ｈ＿ＨとＶｔｈ＿Ｌの中間の電位Ｖ０とすることにより、ノードＦＧに保持された電荷を
判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には
、第５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ５００は「オン状態
」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＜Ｖ
ｔｈ＿Ｌ）となっても、トランジスタ５００は「オフ状態」のままである。このため、第
５の配線の電位を制御して、トランジスタ５００のオン状態またはオフ状態を読み出す（
第２の配線の電位を読み出す）ことで、記憶された情報を読み出すことができる。
【０１４１】
また、記憶させた情報を書き換える場合においては、上記の書き込みによって所定量の
電荷を保持したノードＦＧに、新たな電位を供給することで、ノードＦＧに新たな情報に
係る電荷を保持させる。具体的には、第４の配線の電位を、トランジスタ１２０がオン状
態となる電位にして、トランジスタ１２０をオン状態とする。これにより、第３の配線の
電位（新たな情報に係る電位）が、ノードＦＧに供給され、ノードＦＧに所定量の電荷が
蓄積される。その後、第４の配線の電位をトランジスタ１２０がオフ状態となる電位にし
て、トランジスタ１２０をオフ状態とすることにより、ノードＦＧには、新たな情報に係
る電荷が保持された状態となる。すなわち、ノードＦＧに第１の書き込みによって所定量
の電荷が保持された状態で、第１の書き込みと同様の動作（第２の書き込み）を行うこと
で、記憶させた情報を上書きすることが可能である。
【０１４２】
本実施の形態で示すトランジスタ１２０は、高純度化され、真性化された酸化物半導体
膜５９を用いることで、トランジスタ１２０のオフ電流を十分に低減することができる。
さらに、表面粗さの低減された絶縁膜５３上に接して、結晶性を有する酸化物半導体膜５
９を形成することにより、電気的特性の安定した酸化物半導体膜５９を形成することがで
きる。このような酸化物半導体膜５９をトランジスタ１２０に用いることにより、安定し
た電気的特性が付与された、信頼性の高いトランジスタとすることができる。そして、こ
のようなトランジスタを用いることで、極めて長期にわたり記憶内容を保持することが可
能で、信頼性の高い半導体装置が得られる。
【０１４３】
さらに、結晶性の高い酸化物半導体膜５９を形成することができるので、当該酸化物半
導体膜５９を用いることにより、移動度の向上したトランジスタ１２０とすることができ
る。このようなトランジスタを用いることで、半導体装置の高速化を図ることができる。
【０１４４】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
【０１４５】
（実施の形態４）
本実施の形態では、開示する発明の一態様に係る半導体装置の応用例について、図７を
用いて説明する。
【０１４６】
図７（Ａ）および図７（Ｂ）は、図６（Ａ）乃至図６（Ｃ）に示す半導体装置（以下、
メモリセル５５０とも記載する。）を複数用いて形成される半導体装置の回路図である。
図７（Ａ）は、メモリセル５５０が直列に接続された、いわゆるＮＡＮＤ型の半導体装置
の回路図であり、図７（Ｂ）は、メモリセル５５０が並列に接続された、いわゆるＮＯＲ
型の半導体装置の回路図である。
【０１４７】
図７（Ａ）に示す半導体装置は、ソース線ＳＬ、ビット線ＢＬ、第１信号線Ｓ１、複数
本の第２信号線Ｓ２、複数本のワード線ＷＬ、複数のメモリセル５５０を有する。図７（
Ａ）では、ソース線ＳＬおよびビット線ＢＬを１本ずつ有する構成となっているが、これ
に限られることなく、ソース線ＳＬおよびビット線ＢＬを複数本有する構成としてもよい
。
【０１４８】
各メモリセル５５０において、トランジスタ５００のゲート電極と、トランジスタ１２
０のソース電極またはドレイン電極の一方と、容量素子５２０の電極の一方とは、電気的
に接続されている。また、第１信号線Ｓ１とトランジスタ１２０のソース電極またはドレ
イン電極の他方とは、電気的に接続され、第２信号線Ｓ２と、トランジスタ１２０のゲー
ト電極とは、電気的に接続されている。そして、ワード線ＷＬと、容量素子５２０の電極
の他方は電気的に接続されている。
【０１４９】
また、メモリセル５５０が有するトランジスタ５００のソース電極は、隣接するメモリ
セル５５０のトランジスタ５００のドレイン電極と電気的に接続され、メモリセル５５０
が有するトランジスタ５００のドレイン電極は、隣接するメモリセル５５０のトランジス
タ５００のソース電極と電気的に接続される。ただし、直列に接続された複数のメモリセ
ルのうち、一方の端に設けられたメモリセル５５０が有するトランジスタ５００のドレイ
ン電極は、ビット線と電気的に接続される。また、直列に接続された複数のメモリセルの
うち、他方の端に設けられたメモリセル５５０が有するトランジスタ５００のソース電極
は、ソース線と電気的に接続される。
【０１５０】
図７（Ａ）に示す半導体装置では、行ごとの書き込み動作および読み出し動作を行う。
書き込み動作は次のように行われる。書き込みを行う行の第２の信号線Ｓ２にトランジス
タ１２０がオン状態となる電位を与え、書き込みを行う行のトランジスタ１２０をオン状
態にする。これにより、指定した行のトランジスタ５００のゲート電極に第１の信号線Ｓ
１の電位が与えられ、該ゲート電極に所定の電荷が与えられる。このようにして、指定し
た行のメモリセルにデータを書き込むことができる。
【０１５１】
また、読み出し動作は次のように行われる。まず、読み出しを行う行以外のワード線Ｗ
Ｌに、トランジスタ５００のゲート電極に与えられた電荷によらず、トランジスタ５００
がオン状態となるような電位を与え、読み出しを行う行以外のトランジスタ５００をオン
状態とする。それから、読み出しを行う行のワード線ＷＬに、トランジスタ５００のゲー
ト電極が有する電荷によって、トランジスタ５００のオン状態またはオフ状態が選択され
るような電位（読み出し電位）を与える。そして、ソース線ＳＬに定電位を与え、ビット
線ＢＬに接続されている読み出し回路（図示しない）を動作状態とする。ここで、ソース
線ＳＬ−ビット線ＢＬ間の複数のトランジスタ５００は、読み出しを行う行を除いてオン
状態となっているため、ソース線ＳＬ−ビット線ＢＬ間のコンダクタンスは、読み出しを
行う行のトランジスタ５００の状態（オン状態またはオフ状態）によって決定される。読
み出しを行う行のトランジスタ５００のゲート電極が有する電荷によって、トランジスタ
のコンダクタンスは異なるから、それに応じて、ビット線ＢＬの電位は異なる値をとるこ
とになる。ビット線の電位を読み出し回路によって読み出すことで、指定した行のメモリ
セルから情報を読み出すことができる。
【０１５２】
図７（Ｂ）に示す半導体装置は、ソース線ＳＬ、ビット線ＢＬ、第１信号線Ｓ１、第２
信号線Ｓ２、およびワード線ＷＬをそれぞれ複数本有し、複数のメモリセル５５０を有す
る。各トランジスタ５００のゲート電極と、トランジスタ１２０のソース電極またはドレ
イン電極の一方と、容量素子５２０の電極の一方とは、電気的に接続されている。また、
ソース線ＳＬとトランジスタ５００のソース電極とは、電気的に接続され、ビット線ＢＬ
とトランジスタ５００のドレイン電極とは、電気的に接続されている。また、第１信号線
Ｓ１とトランジスタ１２０のソース電極またはドレイン電極の他方とは、電気的に接続さ
れ、第２信号線Ｓ２と、トランジスタ１２０のゲート電極とは、電気的に接続されている
。そして、ワード線ＷＬと、容量素子５２０の電極の他方は電気的に接続されている。
【０１５３】
図７（Ｂ）に示す半導体装置では、行ごとの書き込み動作および読み出し動作を行う。
書き込み動作は、上述の図７（Ａ）に示す半導体装置と同様の方法で行われる。読み出し
動作は次のように行われる。まず、読み出しを行う行以外のワード線ＷＬに、トランジス
タ５００のゲート電極に与えられた電荷によらず、トランジスタ５００がオフ状態となる
ような電位を与え、読み出しを行う行以外のトランジスタ５００をオフ状態とする。それ
から、読み出しを行う行のワード線ＷＬに、トランジスタ５００のゲート電極が有する電
荷によって、トランジスタ５００のオン状態またはオフ状態が選択されるような電位（読
み出し電位）を与える。そして、ソース線ＳＬに定電位を与え、ビット線ＢＬに接続され
ている読み出し回路（図示しない）を動作状態とする。ここで、ソース線ＳＬ−ビット線
ＢＬ間のコンダクタンスは、読み出しを行う行のトランジスタ５００の状態（オン状態ま
たはオフ状態）によって決定される。つまり、読み出しを行う行のトランジスタ５００の
ゲート電極が有する電荷によって、ビット線ＢＬの電位は異なる値をとることになる。ビ
ット線の電位を読み出し回路によって読み出すことで、指定した行のメモリセルから情報
を読み出すことができる。
【０１５４】
なお、上記においては、各メモリセル５５０に保持させる情報量を１ビットとしたが、
本実施の形態に示す記憶装置の構成はこれに限られない。トランジスタ５００のゲート電
極に与える電位を３以上用意して、各メモリセル５５０が保持する情報量を増加させても
良い。例えば、トランジスタ５００のゲート電極にあたえる電位を４種類とする場合には
、各メモリセルに２ビットの情報を保持させることができる。
【０１５５】
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組
み合わせて用いることができる。
【０１５６】
（実施の形態５）
本実施の形態では、先の実施の形態に示すトランジスタを用いた半導体装置の例につい
て、図８を参照して説明する。
【０１５７】
図８（Ａ）には、いわゆるＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  
Ｍｅｍｏｒｙ）に相当する構成の半導体装置の一例を示す。図８（Ａ）に示すメモリセル
アレイ１１２０は、複数のメモリセル１１３０がマトリクス状に配列された構成を有して
いる。また、メモリセルアレイ１１２０は、ｍ本の第１の配線、およびｎ本の第２の配線
を有する。なお、本実施の形態においては、第１の配線をビット線ＢＬとよび、第２の配
線をワード線ＷＬとよぶ。
【０１５８】
メモリセル１１３０は、トランジスタ１１３１と、容量素子１１３２と、から構成され
ている。トランジスタ１１３１のゲート電極は、第１の配線（ワード線ＷＬ）と接続され
ている。また、トランジスタ１１３１のソース電極またはドレイン電極の一方は、第２の
配線（ビット線ＢＬ）と接続されており、トランジスタ１１３１のソース電極またはドレ
イン電極の他方は、容量素子の電極の一方と接続されている。また、容量素子の電極の他
方は容量線ＣＬと接続され、一定の電位が与えられている。トランジスタ１１３１には、
先の実施の形態に示すトランジスタ１２０、トランジスタ１３０、トランジスタ１４０ま
たはトランジスタ１５０が適用される。
【０１５９】
先の実施の形態で示したトランジスタは、高純度化され、真性化された酸化物半導体膜
を用いており、当該トランジスタのオフ電流を十分に低減することができる。さらに、表
面粗さの低減された絶縁膜上に接して、結晶性を有する酸化物半導体膜を形成することに
より、電気的特性の安定した酸化物半導体膜を形成することができる。このような酸化物
半導体膜をトランジスタに用いることにより、安定した電気的特性が付与された、信頼性
の高いトランジスタとすることができる。そして、このようなトランジスタを用いること
で、いわゆるＤＲＡＭとして認識されている図８（Ａ）に示す半導体装置を実質的な不揮
発性メモリとして使用することが可能になる。
【０１６０】
図８（Ｂ）には、いわゆるＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍ
ｅｍｏｒｙ）に相当する構成の半導体装置の一例を示す。図８（Ｂ）に示すメモリセルア
レイ１１４０は、複数のメモリセル１１５０がマトリクス状に配列された構成とすること
ができる。また、メモリセルアレイ１１４０は、第１の配線（ワード線ＷＬ）、第２の配
線（ビット線ＢＬ）および第３の配線（反転ビット線／ＢＬ）をそれぞれ複数本有する。
【０１６１】
メモリセル１１５０は、第１のトランジスタ１１５１、第２のトランジスタ１１５２、
第３のトランジスタ１１５３、第４のトランジスタ１１５４、第５のトランジスタ１１５
５、および第６のトランジスタ１１５６を有している。第１のトランジスタ１１５１と第
２のトランジスタ１１５２は、選択トランジスタとして機能する。また、第３のトランジ
スタ１１５３と第４のトランジスタ１１５４のうち、一方はｎチャネル型トランジスタ（
ここでは、第４のトランジスタ１１５４）であり、他方はｐチャネル型トランジスタ（こ
こでは、第３のトランジスタ１１５３）である。つまり、第３のトランジスタ１１５３と
第４のトランジスタ１１５４によってＣＭＯＳ回路が構成されている。同様に、第５のト
ランジスタ１１５５と第６のトランジスタ１１５６によってＣＭＯＳ回路が構成されてい
る。
【０１６２】
第１のトランジスタ１１５１、第２のトランジスタ１１５２、第４のトランジスタ１１
５４、第６のトランジスタ１１５６は、ｎチャネル型のトランジスタであり、先の実施の
形態において示したトランジスタを適用することができる。第３のトランジスタ１１５３
と第５のトランジスタ１１５５は、ｐチャネル型のトランジスタであり、酸化物半導体以
外の材料（例えば、単結晶シリコンなど）をチャネル形成領域に用いる。
【０１６３】
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組
み合わせて用いることができる。
【０１６４】
（実施の形態６）
酸化物半導体をチャネル形成領域に用いたトランジスタを少なくとも一部に用いてＣＰ
Ｕ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）を構成することができる。
【０１６５】
図９（Ａ）は、ＣＰＵの具体的な構成を示すブロック図である。図９（Ａ）に示すＣＰ
Ｕは、基板１１９０上に、演算回路（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ  ｌｏｇｉｃ  ｕｎ
ｉｔ）１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、
インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１９
６、レジスタコントローラ１１９７、バスインターフェース（Ｂｕｓ  Ｉ／Ｆ）１１９８
、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース（ＲＯＭ  Ｉ／Ｆ）１
１８９を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用い
る。ＲＯＭ１１９９およびＲＯＭ  Ｉ／Ｆ１１８９は、別チップに設けても良い。勿論、
図９（Ａ）に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵは
その用途によって多種多様な構成を有している。
【０１６６】
ＢｕｓＩ／Ｆ１１９８を介してＣＰＵに入力された命令は、インストラクションデコー
ダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタラプト
コントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９
５に入力される。
【０１６７】
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントロ
ーラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種
制御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御す
るための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログ
ラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマス
ク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のア
ドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう
。
【０１６８】
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１
９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、およ
びレジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えば
タイミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信
号ＣＬＫ２を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各
種回路に供給する。
【０１６９】
図９（Ａ）に示すＣＰＵでは、レジスタ１１９６に、記憶素子が設けられている。レジ
スタ１１９６の記憶素子には、実施の形態３乃至実施の形態５に記載されている記憶素子
を用いることができる。
【０１７０】
図９（Ａ）に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１
からの指示に従い、レジスタ１１９６における保持動作の選択を行う。すなわち、レジス
タ１１９６が有する記憶素子において、位相反転素子によるデータの保持を行うか、容量
素子によるデータの保持を行うかを、選択する。位相反転素子によるデータの保持が選択
されている場合、レジスタ１１９６内の記憶素子への、電源電圧の供給が行われる。容量
素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行わ
れ、レジスタ１１９６内の記憶素子への電源電圧の供給を停止することができる。
【０１７１】
電源停止に関しては、図９（Ｂ）または図９（Ｃ）に示すように、記憶素子群と、電源
電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設け
ることにより行うことができる。以下に図９（Ｂ）および図９（Ｃ）の回路の説明を行う
。
【０１７２】
図９（Ｂ）および図９（Ｃ）では、記憶素子への電源電位の供給を制御するスイッチン
グ素子に、酸化物半導体をチャネル形成領域に用いたトランジスタを含む記憶回路の構成
の一例を示す。
【０１７３】
図９（Ｂ）に示す記憶装置は、スイッチング素子１１４１と、記憶素子１１４２を複数
有する記憶素子群１１４３とを有している。具体的に、各記憶素子１１４２には、実施の
形態３乃至実施の形態５に記載されている記憶素子を用いることができる。記憶素子群１
１４３が有する各記憶素子１１４２には、スイッチング素子１１４１を介して、ハイレベ
ルの電源電位ＶＤＤが供給されている。さらに、記憶素子群１１４３が有する各記憶素子
１１４２には、信号ＩＮの電位と、ローレベルの電源電位ＶＳＳの電位が与えられている
。
【０１７４】
図９（Ｂ）では、スイッチング素子１１４１として、酸化物半導体をチャネル形成領域
に有するトランジスタを用いており、該トランジスタは、そのゲート電極に与えられる信
号ＳｉｇＡによりスイッチングが制御される。
【０１７５】
なお、図９（Ｂ）では、スイッチング素子１１４１がトランジスタを一つだけ有する構
成を示しているが、特に限定されず、トランジスタを複数有していても良い。スイッチン
グ素子１１４１が、スイッチング素子として機能するトランジスタを複数有している場合
、上記複数のトランジスタは並列に接続されていても良いし、直列に接続されていても良
いし、直列と並列が組み合わされて接続されていても良い。
【０１７６】
また、図９（Ｂ）では、スイッチング素子１１４１により、記憶素子群１１４３が有す
る各記憶素子１１４２への、ハイレベルの電源電位ＶＤＤの供給が制御されているが、ス
イッチング素子１１４１により、ローレベルの電源電位ＶＳＳの供給が制御されていても
良い。
【０１７７】
また、図９（Ｃ）には、記憶素子群１１４３が有する各記憶素子１１４２に、スイッチ
ング素子１１４１を介して、ローレベルの電源電位ＶＳＳが供給されている、記憶装置の
一例を示す。スイッチング素子１１４１により、記憶素子群１１４３が有する各記憶素子
１１４２への、ローレベルの電源電位ＶＳＳの供給を制御することができる。
【０１７８】
記憶素子群と、電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、ス
イッチング素子を設け、一時的にＣＰＵの動作を停止し、電源電圧の供給を停止した場合
においてもデータを保持することが可能であり、消費電力の低減を行うことができる。具
体的には、例えば、パーソナルコンピュータのユーザーが、キーボードなどの入力装置へ
の情報の入力を停止している間でも、ＣＰＵの動作を停止することができ、それにより消
費電力を低減することができる。
【０１７９】
ここでは、ＣＰＵを例に挙げて説明したが、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  
Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂ
ｌｅ  Ｇａｔｅ  Ａｒｒａｙ）等のＬＳＩにも応用可能である。
【０１８０】
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組
み合わせて用いることができる。
【０１８１】
（実施の形態７）
本実施の形態では、同一基板上に少なくとも駆動回路の一部と、画素部に配置するトラ
ンジスタを作製する例について以下に説明する。
【０１８２】
画素部に配置するトランジスタは、先の実施に示す方法に従って形成する。また、当該
トランジスタはｎチャネル型とすることが容易なので、駆動回路のうち、ｎチャネル型ト
ランジスタで構成することができる駆動回路の一部を画素部のトランジスタと同一基板上
に形成する。このように、画素部や駆動回路に先の実施の形態に示すトランジスタを用い
ることにより、信頼性の高い表示装置を提供することができる。
【０１８３】
アクティブマトリクス型表示装置のブロック図の一例を図１０（Ａ）に示す。表示装置
の基板６００上には、画素部６０１、第１の走査線駆動回路６０２、第２の走査線駆動回
路６０３、信号線駆動回路６０４を有する。画素部６０１には、複数の信号線が信号線駆
動回路６０４から延伸して配置され、複数の走査線が第１の走査線駆動回路６０２、及び
第２の走査線駆動回路６０３から延伸して配置されている。なお走査線と信号線との交差
領域には、各々、表示素子を有する画素がマトリクス状に設けられている。また、表示装
置の基板６００はＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）等の接
続部を介して、タイミング制御回路（コントローラ、制御ＩＣともいう）に接続されてい
る。
【０１８４】
図１０（Ａ）では、第１の走査線駆動回路６０２、第２の走査線駆動回路６０３、信号
線駆動回路６０４は、画素部６０１と同じ基板６００上に形成される。そのため、外部に
設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板
６００外部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の接続数が増
える。同じ基板６００上に駆動回路を設けた場合、その配線間の接続数を減らすことがで
き、信頼性の向上、又は歩留まりの向上を図ることができる。
【０１８５】
また、画素部の回路構成の一例を図１０（Ｂ）に示す。ここでは、ＶＡ型液晶表示パネ
ルの画素構造を示す。
【０１８６】
この画素構造は、一つの画素に複数の画素電極層が有り、それぞれの画素電極層にトラ
ンジスタが接続されている。各トランジスタは、異なるゲート信号で駆動されるように構
成されている。すなわち、マルチドメイン設計された画素において、個々の画素電極層に
印加する信号を、独立して制御する構成を有している。
【０１８７】
トランジスタ６１６のゲート配線６１２と、トランジスタ６１７のゲート配線６１３に
は、異なるゲート信号を与えることができるように分離されている。一方、データ線とし
て機能するソース電極層又はドレイン電極層６１４は、トランジスタ６１６とトランジス
タ６１７で共通に用いられている。トランジスタ６１６とトランジスタ６１７は先の実施
の形態に示すトランジスタを適宜用いることができる。これにより、信頼性の高い液晶表
示パネルを提供することができる。
【０１８８】
トランジスタ６１６と電気的に接続する第１の画素電極層と、トランジスタ６１７と電
気的に接続する第２の画素電極層の形状は異なっており、スリットによって分離されてい
る。Ｖ字型に広がる第１の画素電極層の外側を囲むように第２の画素電極層が形成されて
いる。第１の画素電極層と第２の画素電極層に印加する電圧のタイミングを、トランジス
タ６１６及びトランジスタ６１７により異ならせることで、液晶の配向を制御している。
トランジスタ６１６はゲート配線６１２と接続し、トランジスタ６１７はゲート配線６１
３と接続している。ゲート配線６１２とゲート配線６１３は異なるゲート信号を与えるこ
とで、トランジスタ６１６とトランジスタ６１７の動作タイミングを異ならせることがで
きる。
【０１８９】
また、容量配線６１０と、誘電体として機能するゲート絶縁膜と、第１の画素電極層ま
たは第２の画素電極層と電気的に接続する容量電極とで保持容量を形成する。
【０１９０】
第１の画素電極層と液晶層と対向電極層が重なり合うことで、第１の液晶素子６１８が
形成されている。また、第２の画素電極層と液晶層と対向電極層が重なり合うことで、第
２の液晶素子６１９が形成されている。また、一画素に第１の液晶素子６１８と第２の液
晶素子６１９が設けられたマルチドメイン構造である。
【０１９１】
なお、図１０（Ｂ）に示す画素構成は、これに限定されない。例えば、図１０（Ｂ）に
示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ、センサ、又は論理回路
などを追加してもよい。
【０１９２】
また、画素部の回路構成の一例を図１０（Ｃ）に示す。ここでは、有機ＥＬ素子を用い
た表示パネルの画素構造を示す。
【０１９３】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正
孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキ
ャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形
成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよ
うな発光素子は、電流励起型の発光素子と呼ばれる。
【０１９４】
図１０（Ｃ）は、半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の
一例を示す図である。
【０１９５】
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここ
では酸化物半導体層をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画
素に２つ用いる例を示す。
【０１９６】
画素６２０は、スイッチング用トランジスタ６２１、駆動用トランジスタ６２２、発光
素子６２４及び容量素子６２３を有している。スイッチング用トランジスタ６２１は、ゲ
ート電極層が走査線６２６に接続され、第１電極（ソース電極層及びドレイン電極層の一
方）が信号線６２５に接続され、第２電極（ソース電極層及びドレイン電極層の他方）が
駆動用トランジスタ６２２のゲート電極層に接続されている。駆動用トランジスタ６２２
は、ゲート電極層が容量素子６２３を介して電源線６２７に接続され、第１電極が電源線
６２７に接続され、第２電極が発光素子６２４の第１電極（画素電極）に接続されている
。発光素子６２４の第２電極は共通電極６２８に相当する。共通電極６２８は、同一基板
上に形成される共通電位線と電気的に接続される。
【０１９７】
スイッチング用トランジスタ６２１および駆動用トランジスタ６２２は先の実施の形態
に示すトランジスタを適宜用いることができる。これにより、信頼性の高い有機ＥＬ素子
を用いた表示パネルを提供することができる。
【０１９８】
なお、発光素子６２４の第２電極（共通電極６２８）には低電源電位が設定されている
。なお、低電源電位とは、電源線６２７に設定される高電源電位を基準にして低電源電位
＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設定さ
れていても良い。この高電源電位と低電源電位との電位差を発光素子６２４に印加して、
発光素子６２４に電流を流して発光素子６２４を発光させるため、高電源電位と低電源電
位との電位差が発光素子６２４の順方向しきい値電圧以上となるようにそれぞれの電位を
設定する。
【０１９９】
なお、容量素子６２３は駆動用トランジスタ６２２のゲート容量を代用して省略するこ
とも可能である。駆動用トランジスタ６２２のゲート容量については、チャネル形成領域
とゲート電極層との間で容量が形成されていてもよい。
【０２００】
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６２２のゲート電極層
には、駆動用トランジスタ６２２が十分にオンするか、オフするかの二つの状態となるよ
うなビデオ信号を入力する。つまり、駆動用トランジスタ６２２は線形領域で動作させる
。駆動用トランジスタ６２２は線形領域で動作させるため、電源線６２７の電圧よりも高
い電圧を駆動用トランジスタ６２２のゲート電極層にかける。なお、信号線６２５には、
（電源線電圧＋駆動用トランジスタ６２２のＶｔｈ）以上の電圧をかける。
【０２０１】
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異
ならせることで、図１０（Ｃ）と同じ画素構成を用いることができる。
【０２０２】
アナログ階調駆動を行う場合、駆動用トランジスタ６２２のゲート電極層に発光素子６
２４の順方向電圧＋駆動用トランジスタ６２２のＶｔｈ以上の電圧をかける。発光素子６
２４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向し
きい値電圧を含む。なお、駆動用トランジスタ６２２が飽和領域で動作するようなビデオ
信号を入力することで、発光素子６２４に電流を流すことができる。駆動用トランジスタ
６２２を飽和領域で動作させるため、電源線６２７の電位は、駆動用トランジスタ６２２
のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子６２４にビ
デオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
【０２０３】
なお、図１０（Ｃ）に示す画素構成は、これに限定されない。例えば、図１０（Ｃ）に
示す画素に新たにスイッチ、抵抗素子、容量素子、センサ、トランジスタ又は論理回路な
どを追加してもよい。
【０２０４】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
【０２０５】
（実施の形態８）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用するこ
とができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョ
ン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカ
メラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともい
う）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機な
どが挙げられる。上記実施の形態で説明した半導体装置を具備する電子機器の例について
説明する。
【０２０６】
図１１（Ａ）は、携帯型の情報端末であり、本体１００１、筐体１００２、表示部１０
０３ａ、１００３ｂなどによって構成されている。表示部１００３ｂはタッチパネルとな
っており、表示部１００３ｂに表示されるキーボードボタン１００４を触れることで画面
操作や、文字入力を行うことができる。勿論、表示部１００３ａをタッチパネルとして構
成してもよい。先の実施の形態で示したトランジスタをスイッチング素子として液晶パネ
ルや有機発光パネルを作製して表示部１００３ａ、１００３ｂに適用することにより、携
帯型の情報端末の表示部の信頼性を向上させることができる。
【０２０７】
図１１（Ａ）は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カ
レンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は
編集する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有
することができる。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ
端子など）、記録媒体挿入部などを備える構成としてもよい。
【０２０８】
また、図１１（Ａ）に示す携帯型の情報端末は、無線で情報を送受信できる構成として
もよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロー
ドする構成とすることも可能である。
【０２０９】
図１１（Ｂ）は、携帯音楽プレイヤーであり、本体１０２１には表示部１０２３と、耳
に装着するための固定部１０２２と、スピーカ、操作ボタン１０２４、外部メモリスロッ
ト１０２５等が設けられている。先の実施の形態で示したトランジスタをスイッチング素
子として液晶パネルや有機発光パネルを作製して表示部１０２３に適用することにより、
携帯音楽プレイヤーの表示部の信頼性を向上させることができる。
【０２１０】
さらに、図１１（Ｂ）に示す携帯音楽プレイヤーにアンテナやマイク機能や無線機能を
持たせ、携帯電話と連携させれば、乗用車などを運転しながらワイヤレスによるハンズフ
リーでの会話も可能である。
【０２１１】
図１１（Ｃ）は、携帯電話であり、筐体１０３０及び筐体１０３１の二つの筐体で構成
されている。筐体１０３１には、表示パネル１０３２、スピーカー１０３３、マイクロフ
ォン１０３４、ポインティングデバイス１０３６、カメラ用レンズ１０３７、外部接続端
子１０３８などを備えている。また、筐体１０３０には、携帯型情報端末の充電を行う太
陽電池セル１０４０、外部メモリスロット１０４１などを備えている。また、アンテナは
筐体１０３１内部に内蔵されている。先の実施の形態で示したトランジスタを表示パネル
１０３２に適用することにより、携帯電話の表示部の信頼性を向上させることができる。
【０２１２】
また、表示パネル１０３２はタッチパネルを備えており、図１１（Ｃ）には映像表示さ
れている複数の操作キー１０３５を点線で示している。なお、太陽電池セル１０４０で出
力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
【０２１３】
表示パネル１０３２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネ
ル１０３２と同一面上にカメラ用レンズ１０３７を備えているため、テレビ電話が可能で
ある。スピーカー１０３３及びマイクロフォン１０３４は音声通話に限らず、テレビ電話
、録音、再生などが可能である。さらに、筐体１０３０と筐体１０３１は、スライドし、
図１１（Ｃ）のように展開している状態から重なり合った状態とすることができ、携帯に
適した小型化が可能である。
【０２１４】
外部接続端子１０３８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可
能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外
部メモリスロット１０４１に記録媒体を挿入し、より大量のデータ保存及び移動に対応で
きる。
【０２１５】
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであって
もよい。
【０２１６】
図１１（Ｄ）は、テレビジョン装置の一例を示している。テレビジョン装置１０５０は
、筐体１０５１に表示部１０５３が組み込まれている。表示部１０５３により、映像を表
示することが可能である。また、ここでは、ＣＰＵを内蔵したスタンド１０５５により筐
体１０５１を支持した構成を示している。先の実施の形態で示したトランジスタを表示部
１０５３に適用することにより、テレビジョン装置１０５０の表示部の信頼性を向上させ
ることができる。
【０２１７】
テレビジョン装置１０５０の操作は、筐体１０５１が備える操作スイッチや、別体のリ
モコン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機か
ら出力する情報を表示する表示部を設ける構成としてもよい。
【０２１８】
なお、テレビジョン装置１０５０は、受信機やモデムなどを備えた構成とする。受信機
により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線
による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方
向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である
。
【０２１９】
また、テレビジョン装置１０５０は、外部接続端子１０５４や、記憶媒体再生録画部１
０５２、外部メモリスロットを備えている。外部接続端子１０５４は、ＵＳＢケーブルな
どの各種ケーブルと接続可能であり、パーソナルコンピュータなどとのデータ通信が可能
である。記憶媒体再生録画部１０５２では、ディスク状の記録媒体を挿入し、記録媒体に
記憶されているデータの読み出し、記録媒体への書き込みが可能である。また、外部メモ
リスロットに差し込まれた外部メモリ１０５６にデータ保存されている画像や映像などを
表示部１０５３に映し出すことも可能である。
【０２２０】
また、先の実施の形態で示した記憶装置を外部メモリ１０５６やＣＰＵに適用すること
により、消費電力が十分に低減された信頼性の高いテレビジョン装置１０５０とすること
ができる。
【０２２１】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
【実施例】
【０２２２】
本実施例においては、本発明の一態様に係る酸化物半導体膜についてＸ線回折（ＸＲＤ
：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）測定を行った結果について説明する。
【０２２３】
本実施例では、単結晶シリコン基板上に膜厚３００ｎｍを狙って下地絶縁膜を形成し、
当該下地絶縁膜上に膜厚１００ｎｍを狙って酸化物半導体膜（ＩＧＺＯ膜）を成膜してサ
ンプルＡ乃至サンプルＦを作製した。
【０２２４】
サンプルＡおよびサンプルＢは下地絶縁膜として、スパッタリング法により形成される
酸化シリコン膜を用いた。酸化シリコン膜の成膜条件は、ターゲットを酸化シリコン（Ｓ
ｉＯ２）とし、成膜ガス流量をＡｒ：２５ｓｃｃｍ、Ｏ２：２５ｓｃｃｍとし、圧力０．
４Ｐａ、基板温度１００℃、高周波（ＲＦ）電源電力２ｋＷとした。
【０２２５】
サンプルＣおよびサンプルＤは下地絶縁膜として、ＣＶＤ法により形成される酸化窒化
シリコン膜を用いた。酸化窒化シリコン膜の成膜条件は、成膜ガス流量をＳｉＨ４：４ｓ
ｃｃｍ、Ｎ２Ｏ：８００ｓｃｃｍとし、圧力４０Ｐａ、基板温度４００℃、高周波（ＲＦ
）電源電力１５０Ｗとした。
【０２２６】
サンプルＥおよびサンプルＦは下地絶縁膜として、単結晶シリコン基板を熱酸化して表
面に形成される熱酸化膜を用いた。熱酸化膜の形成条件は、熱処理温度を９５０℃とし、
熱処理時間を１９時間４０分とし、熱酸化の雰囲気をＨＣｌが酸素に対して３体積％の割
合で含まれるものとした。
【０２２７】
このように下地絶縁膜を形成したサンプルＡ乃至サンプルＦにＩｎ−Ｇａ−Ｚｎ−Ｏ系
の酸化物半導体膜をスパッタリング法を用いて成膜した。酸化物半導体膜は、Ｉｎ２Ｏ３
：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の組成比を有するターゲットを用いて
、圧力０．４Ｐａ、基板温度２５０℃、高周波（ＲＦ）電源電力２ｋＷとして成膜した。
ただし、サンプルＡ、サンプルＣおよびサンプルＥは、成膜ガス流量をＯ２：４５ｓｃｃ
ｍとし、サンプルＢ、サンプルＤおよびサンプルＦは、成膜ガス流量をＡｒ：３０ｓｃｃ
ｍ、Ｏ２：１５ｓｃｃｍとした。
【０２２８】
このように酸化物半導体膜を形成したサンプルＡ乃至サンプルＦに、酸素雰囲気下で、
加熱温度６５０℃、加熱時間１時間の熱処理を行った。
【０２２９】
以上のサンプルＡ乃至サンプルＦについてｏｕｔ−ｏｆ−ｐｌａｎｅ法を用いてＸＲＤ
スペクトルを測定した結果を図１２に示す。図１２は、縦軸にｘ線回折強度（任意単位）
をとり、横軸に回転角２θ（ｄｅｇ．）をとる。なお、ＸＲＤスペクトルの測定は、Ｂｒ
ｕｋｅｒ  ＡＸＳ社製Ｘ線回折装置Ｄ８  ＡＤＶＡＮＣＥを用いた。
【０２３０】
図１２に示すように、サンプルＡ乃至サンプルＦのすべてで、２θ＝３１°近傍にピー
クが見られた。これは、ＩｎＧａＺｎＯ４結晶の（００９）面における回折に起因するも
のである。ただし、サンプルＡ乃至サンプルＦの当該ピークの強度は各サンプルで異なっ
ていた。
【０２３１】
酸化物半導体膜の成膜ガスが酸素だけであるサンプルを比較すると、サンプルＡ、サン
プルＣ、サンプルＥの順番に当該ピークの強度が大きくなっており、特にサンプルＥの当
該ピークの強度は顕著だった。当該ピークの強度が大きいほど酸化物半導体膜の結晶性は
高くなるので、下地絶縁膜を熱酸化膜にすると酸化物半導体膜の結晶性が最も高くなり、
酸化窒化シリコン膜、酸化シリコン膜の順番で結晶性が低くなっていると言える。なお、
酸化物半導体膜の成膜ガスをアルゴンと酸素にしたサンプルＢ、サンプルＤおよびサンプ
ルＦについても同様の傾向が見られているが、サンプルＡ、サンプルＣ、サンプルＥと同
種の下地絶縁膜どうしで比較して酸化物半導体膜の結晶性が低くなっているので、酸素雰
囲気で酸化物半導体膜を成膜した方が当該酸化物半導体膜の結晶性を高くすることができ
ると言える。
【０２３２】
ここで、熱酸化膜、酸化窒化シリコン膜および酸化シリコン膜について、原子間力顕微
鏡（ＡＦＭ；Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｅ）を用いて平均面粗さ（
Ｒａ）を測定した。ＡＦＭとしては、エスアイアイ・ナノテクノロジー株式会社製ＳＰＡ
−５００を用い、測定条件は、走査速度１．０Ｈｚ、測定面積１μｍ×１μｍとした。サ
ンプルの下地絶縁膜の平均面粗さは、熱酸化膜が０．２ｎｍ、酸化窒化シリコン膜が０．
５ｎｍ、酸化シリコン膜が０．９ｎｍとなっていた。つまり、下地絶縁膜の平均面粗さが
小さいほど酸化物半導体膜の結晶性が高くなっており、酸化物半導体膜の結晶性と下地絶
縁膜の平坦性の間に相関があることが推測される。
【０２３３】
酸化物半導体膜の結晶性と下地絶縁膜の平坦性の相関を確かめるため、サンプルＡにお
いて、下地絶縁膜である酸化シリコンにＣＭＰ処理を施して下地絶縁膜の表面粗さを低減
したサンプルＧを作製し、サンプルＡ乃至サンプルＦと同様にＸＲＤ測定を行った。ここ
で、サンプルＧのＣＭＰ処理は、下地絶縁膜の膜厚が２７０ｎｍとなるように行い、処理
温度を室温、研磨圧を０．０８ＭＰａ、スピンドル回転数を５０ｒｐｍ、テーブル回転数
を５０ｒｐｍ、とした。なお、サンプルＧはＣＭＰ処理を除いてサンプルＡと同様の条件
で作製した。
【０２３４】
サンプルＡ、サンプルＥおよびサンプルＧについて、ｏｕｔ−ｏｆ−ｐｌａｎｅ法を用
いてＸＲＤスペクトルを測定した結果を図１３に示す。図１３も図１２と同様に、縦軸に
ｘ線回折強度（任意単位）をとり、横軸に回転角２θ（ｄｅｇ．）をとる。
【０２３５】
図１３よりサンプルＧの２θ＝３１°近傍のピークの強度は、サンプルＡより著しく強
く現れており、サンプルＥとほぼ同程度となっている。つまり、サンプルＧの酸化物半導
体膜の結晶性は、サンプルＥの酸化物半導体膜の結晶性と同程度になっていることが分か
る。よって、下地絶縁膜に酸化シリコン膜を用いたサンプルにおいて、酸化シリコン膜に
ＣＭＰ処理を施して平坦性を向上させることにより、下地絶縁膜に熱酸化膜を用いたサン
プルと同程度に酸化物半導体膜の結晶性が向上したことになる。
【０２３６】
上記と同様にサンプルＧの酸化シリコン膜の平面粗さをＡＦＭを用いて測定したところ
、サンプルＥの熱酸化膜と同様に０．２ｎｍであった。つまり、サンプルＧとサンプルＥ
の下地絶縁膜の平均面粗さは同程度であり、サンプルＧとサンプルＥのＸＲＤスペクトル
のピーク強度が同程度であることから酸化物半導体膜の結晶性も同程度であった。このこ
とから、下地絶縁膜の平均面粗さが小さいほど酸化物半導体膜の結晶性が高くなっている
ことが分かる。
【０２３７】
ここで、図１４（Ａ）にサンプルＥの断面ＴＥＭ像を示し、図１４（Ｂ）にサンプルＥ
の酸化物半導体膜表面を拡大した断面ＴＥＭ像を示す。また、図１５（Ａ）にサンプルＡ
の断面ＴＥＭ像を示し、図１５（Ｂ）にサンプルＡの酸化物半導体膜表面を拡大した断面
ＴＥＭ像を示す。
【０２３８】
サンプルＥにおいては、図１４（Ａ）および図１４（Ｂ）に示すように、十分に平坦化
された熱酸化膜上に接して酸化物半導体膜が設けられており、熱酸化膜表面に概略垂直に
ｃ軸配向した結晶が層状に配列している。また、図１４（Ｂ）に示すように、サンプルＥ
において酸化物半導体膜の表面は十分な平坦性を有している。
【０２３９】
一方、サンプルＡにおいては、図１５（Ａ）および図１５（Ｂ）に示すように、十分に
平坦化されていない酸化シリコン膜上に接して酸化物半導体膜が設けられており、当該酸
化シリコン膜表面に概略垂直にｃ軸配向した結晶が層状に配列している。しかし、図１５
（Ｂ）の破線で囲まれた領域のように、互いに成長方向が異なる結晶の層がぶつかり合っ
て結晶の層が分断され、粒界を形成してしまっている部分が見られる。また、図１５（Ｂ
）に示すように、サンプルＡにおいて酸化物半導体膜表面は酸化シリコン膜表面の凹凸の
影響を受け、十分な平坦性を有していない。
【０２４０】
このように、断面ＴＥＭ像からも、下地絶縁膜の平均面粗さが小さいほど酸化物半導体
膜の結晶性が高くなっていることが分かる。
【０２４１】
また、サンプルＡの下地絶縁膜およびサンプルＧの下地絶縁膜のＡＦＭ像から測定長さ
Ｌ＝５００ｎｍとして作製した粗さ曲線を図１６に示す。図１６は、縦軸に表面粗さ（ラ
フネス）の大きさ（ｎｍ）をとり、横軸に測定長さ（ｎｍ）をとる。
【０２４２】
図１６より、サンプルＧの下地絶縁膜はサンプルＡの下地絶縁膜と比較して表面粗さが
明らかに低減されている。図２（Ｃ）で示した隣接する凹凸における山頂と谷底の高さの
差（ｄ）を見てみると、サンプルＡの下地絶縁膜においては１ｎｍ以上の箇所が多く見ら
れているが、サンプルＧの下地絶縁膜においては１ｎｍ以上の箇所はほとんど見られず、
０．３ｎｍ以下の箇所も多く見られる。また、図１６に示すサンプルＡとサンプルＧの下
地絶縁膜の粗さ曲線から中心線平均粗さを計算したところ、サンプルＡは１．０ｎｍ、サ
ンプルＧは０．２３ｎｍとなった。また、上述のように、サンプルＡの下地絶縁膜の平均
表面粗さは０．９ｎｍ、サンプルＧの下地絶縁膜の平均面粗さは０．２ｎｍであった。よ
って、ＣＭＰ処理によりサンプルＧに用いた酸化シリコン膜の表面粗さは確かに低減して
いることが示された。
【０２４３】
以上より、下地絶縁膜の平均面粗さが小さいほど酸化物半導体膜の結晶性が高くなって
いることが示された。ここで、図１２および図１３に示す酸素ガスのみで酸化物半導体膜
を形成したサンプルＡ、サンプルＣ、サンプルＥおよびサンプルＧを比較すると、下地絶
縁膜の平均面粗さが０．９ｎｍのサンプルＡおよび下地絶縁膜の平均面粗さが０．５ｎｍ
のサンプルＣと比較して、下地絶縁膜の平均面粗さ０．２ｎｍのサンプルＥおよびサンプ
ルＧは、２θ＝３１°近傍のピークの強度が約２倍以上強く、酸化物半導体膜の結晶性が
著しく高い。よって、下地絶縁膜の平均表面粗さは０．１ｎｍ以上、０．５ｎｍ未満とす
ることが好ましい。
【０２４４】
このように、下地絶縁膜の表面粗さを低減することにより、当該下地絶縁膜上に接して
設けられる酸化物半導体膜の結晶性を高くすることができることが示された。このように
結晶性の高い酸化物半導体膜を半導体装置に用いることにより、半導体装置に安定した電
気的特性を付与し、信頼性の高い半導体装置を提供することができる。さらに、当該酸化
物半導体膜を用いることにより、移動度の向上した半導体装置を提供することができる。
【符号の説明】
【０２４５】
５１    基板
５３    絶縁膜
５４    絶縁膜
５５    酸化物半導体膜
５９    酸化物半導体膜
６３    ゲート絶縁膜
６５    ゲート電極
６９    絶縁膜
１００    基板
１２０    トランジスタ
１３０    トランジスタ
１４０    トランジスタ
１５０    トランジスタ
１５２    絶縁層
１５４    電極
１５６    配線
４００    基板
４０６    素子分離絶縁層
４０８    ゲート絶縁層
４１０    ゲート電極
４１６    チャネル形成領域
４２０    不純物領域
４２４    金属化合物領域
５００    トランジスタ
５２０    容量素子
５５０    メモリセル
５５ａ    領域
５５ｂ    領域
６００    基板
６０１    画素部
６０２    走査線駆動回路
６０３    走査線駆動回路
６０４    信号線駆動回路
６１０    容量配線
６１２    ゲート配線
６１３    ゲート配線
６１４    ドレイン電極層
６１６    トランジスタ
６１７    トランジスタ
６１８    液晶素子
６１９    液晶素子
６１ａ    ソース電極
６１ｂ    ドレイン電極
６２０    画素
６２１    スイッチング用トランジスタ
６２２    駆動用トランジスタ
６２３    容量素子
６２４    発光素子
６２５    信号線
６２６    走査線
６２７    電源線
６２８    共通電極
６５ａ    ゲート電極
６５ｃ    配線
１００１    本体
１００２    筐体
１００４    キーボードボタン
１０２１    本体
１０２２    固定部
１０２３    表示部
１０２４    操作ボタン
１０２５    外部メモリスロット
１０３０    筐体
１０３１    筐体
１０３２    表示パネル
１０３３    スピーカー
１０３４    マイクロフォン
１０３５    操作キー
１０３６    ポインティングデバイス
１０３７    カメラ用レンズ
１０３８    外部接続端子
１０４０    太陽電池セル
１０４１    外部メモリスロット
１０５０    テレビジョン装置
１０５１    筐体
１０５２    記憶媒体再生録画部
１０５３    表示部
１０５４    外部接続端子
１０５５    スタンド
１０５６    外部メモリ
１１２０    メモリセルアレイ
１１３０    メモリセル
１１３１    トランジスタ
１１３２    容量素子
１１４０    メモリセルアレイ
１１４１    スイッチング素子
１１４２    記憶素子
１１４３    記憶素子群
１１５０    メモリセル
１１５１    トランジスタ
１１５２    トランジスタ
１１５３    トランジスタ
１１５４    トランジスタ
１１５５    トランジスタ
１１５６    トランジスタ
１１８９    ＲＯＭＩ／Ｆ
１１９０    基板
１１９１    ＡＬＵ
１１９２    ＡＬＵコントローラ
１１９３    インストラクションデコーダ
１１９４    インタラプトコントローラ
１１９５    タイミングコントローラ
１１９６    レジスタ
１１９７    レジスタコントローラ
１１９８    ＢｕｓＩ／Ｆ
１１９９    ＲＯＭ
１００３ａ    表示部
１００３ｂ    表示部
【図１】
0006458075.tif 000004
【図２】
0006458075.tif 000005
【図３】
0006458075.tif 000006
【図４】
0006458075.tif 000007
【図５】
0006458075.tif 000008
【図６】
0006458075.tif 000009
【図７】
0006458075.tif 000010
【図８】
0006458075.tif 000011
【図９】
0006458075.tif 000012
【図１０】
0006458075.tif 000013
【図１１】
0006458075.tif 000014
【図１２】
0006458075.tif 000015
【図１３】
0006458075.tif 000016
【図１４】
0006458075.tif 000017
【図１５】
0006458075.tif 000018
【図１６】
0006458075.tif 000019