(57)【特許請求の範囲】
【請求項１】
電子ビーム直接書き込みリソグラフィツールのためのコラムであって、前記コラムは、
アレイ方向沿いのピッチを有する複数の開口部で構成されるスタッガードアレイを含む第１のブランカアパーチャアレイ（ＢＡＡ）であって、前記アレイ方向はスキャン方向に直交であり、各開口部は前記アレイ方向の第１の寸法を有し、前記第１の寸法は前記スキャン方向に平行な方向のラインの前記アレイ方向の幅に等しい寸法である、第１のＢＡＡと、
前記アレイ方向沿いの前記ピッチを有する複数の開口部で構成されるスタッガードアレイを含む第２のＢＡＡであって、各開口部は前記アレイ方向の第２の寸法を有し、前記第２の寸法は前記第１の寸法より大きい、第２のＢＡＡと、を備える、コラム。
【請求項２】
前記第１のＢＡＡの各開口部は前記スキャン方向に平行な寸法を有し、前記第２のＢＡＡの各開口部は前記スキャン方向に平行な前記寸法を有する、請求項１に記載のコラム。
【請求項３】
前記第１のＢＡＡは複数の密なラインをカットするためのものであり、第２のＢＡＡは複数の密度が疎のラインをカットするためのものである、請求項１または２に記載のコラム。
【請求項４】
前記第１のＢＡＡは複数の密なビアを形成するためのものであり、前記第２のＢＡＡは複数の密度が疎のビアを形成するためのものである、請求項１から３のいずれか一項に記載のコラム。
【請求項５】
前記第１のＢＡＡおよび前記第２のＢＡＡの前記ピッチは、前記スキャン方向に平行な方向の複数のラインのターゲットパターンの最小ピッチレイアウトの半分に対応する、請求項１から４のいずれか一項に記載のコラム。
【請求項６】
前記第１のＢＡＡおよび前記第２のＢＡＡは、薄いシリコンスライス内の複数のアパーチャとして形成される、請求項１から５のいずれか一項に記載のコラム。
【請求項７】
前記第１のＢＡＡおよび前記第２のＢＡＡの前記アパーチャのうちの１または複数は、周囲に金属を有する、請求項６に記載のコラム。
【請求項８】
前記第１のＢＡＡおよび前記第２のＢＡＡの前記複数の開口部の各々は、コーナーから外側に突出した複数の犬の耳状のコーナー部を有する、請求項１から７のいずれか一項に記載のコラム。
【請求項９】
半導体構造のためのパターンを形成する方法であって、前記方法は、
基板の上方に複数の平行ラインのパターンを形成する段階と、
電子ビームツールのスキャン方向に平行な前記複数の平行ラインのパターンをもたらすべく、前記基板を前記電子ビームツールで位置合わせする段階であって、前記電子ビームツールはブランカアパーチャアレイ（ＢＡＡ）を有するコラムを含み、前記ＢＡＡは、
アレイ方向沿いのピッチを有する複数の開口部で構成される第１のスタッガードアレイであって、前記アレイ方向は前記スキャン方向に直交であり、各開口部は前記アレイ方向の第１の寸法を有し、前記第１の寸法は前記複数の平行ラインの前記アレイ方向の幅に等しい寸法である、第１のスタッガードアレイと、
前記アレイ方向沿いの前記ピッチを有する複数の開口部で構成される第２のスタッガードアレイであって、各開口部は前記アレイ方向の第２の寸法を有し、前記第２の寸法は前記第１の寸法より大きい、第２のスタッガードアレイと、を含む、位置合わせする段階と、
前記第１のスタッガードアレイまたは前記第２のスタッガードアレイから１つのアレイを選択する段階と、
前記基板を前記スキャン方向沿いにスキャンしつつ、前記複数の平行ラインのパターン内または前記複数の平行ラインのパターンの上方に、複数のカットまたは複数のビアのパターンを形成する段階と、を備える方法。
【請求項１０】
前記ＢＡＡの前記第１のスタッガードアレイまたは前記第２のスタッガードアレイから１つのアレイを選択する段階は、前記電子ビームツールの前記コラムの偏向部を使用する段階を含む、請求項９に記載の方法。
【請求項１１】
前記複数の平行ラインの前記パターンを形成する段階は、ピッチ二分割またはピッチ四分割の技術を使用する段階を含む、請求項９または１０に記載の方法。
【請求項１２】
前記複数のカットまたは複数のビアのパターンを形成する段階は、フォトレジスト材料の層の複数の領域を露光する段階を含む、請求項９から１１のいずれか一項に記載の方法。
【請求項１３】
電子ビームツールのためのコラムであって、前記コラムは、
電子ビームを供給するための電子ソースと、
前記電子ビームのビームの経路沿いの前記電子ソースに連結された規制アパーチャと、
前記電子ビームの前記ビームの前記経路沿いの前記規制アパーチャに連結された高アスペクト比照明光学系と、
前記電子ビームの前記ビームの前記経路沿いの前記高アスペクト比照明光学系に連結された成形アパーチャと、
前記電子ビームの前記ビームの前記経路沿いの前記成形アパーチャに連結されたブランカアパーチャアレイ（ＢＡＡ）であって、前記ＢＡＡは
アレイ方向沿いのピッチを有する複数の開口部で構成される第１のスタッガードアレイであって、各開口部は前記アレイ方向の第１の寸法を有し、前記第１の寸法はスキャン方向に平行な方向のラインの前記アレイ方向の幅に等しい寸法である、第１のスタッガードアレイと、
前記アレイ方向沿いの前記ピッチを有する複数の開口部で構成される第２のスタッガードアレイであって、各開口部は前記アレイ方向の第２の寸法を有し、前記第２の寸法は前記第１の寸法より大きい、第２のスタッガードアレイと、を含む、ＢＡＡと、
前記電子ビームの前記ビームの前記経路沿いの前記ＢＡＡに連結された最終アパーチャと、
前記電子ビームを受けるためのサンプルステージであって、前記サンプルステージのスキャン方向は前記ＢＡＡの前記アレイ方向に直交する方向に沿う、サンプルステージと、を備える、コラム。
【請求項１４】
前記第１のスタッガードアレイまたは前記第２のスタッガードアレイのうちの１つから選択するための偏向部をさらに備える、請求項１３に記載のコラム。
【請求項１５】
前記成形アパーチャは１次元成形アパーチャである、請求項１３または１４に記載のコラム。
【請求項１６】
前記ＢＡＡの前記第１のスタッガードアレイの各開口部は前記スキャン方向に平行な寸法を有し、前記ＢＡＡの前記第２のスタッガードアレイの各開口部は前記スキャン方向に平行な前記寸法を有する、請求項１３から１５のいずれか一項に記載のコラム。
【請求項１７】
前記ＢＡＡの前記第１のスタッガードアレイは複数の密なラインをカットするためのものであり、前記ＢＡＡの前記第２のスタッガードアレイは複数の密度が疎のラインをカットするためのものである、請求項１３から１６のいずれか一項に記載のコラム。
【請求項１８】
前記ＢＡＡの前記第１のスタッガードアレイは複数の密なビアを形成するためのものであり、前記ＢＡＡの前記第２のスタッガードアレイは複数の密度が疎のビアを形成するためのものである、請求項１３から１７のいずれか一項に記載のコラム。
【請求項１９】
前記ＢＡＡの前記第１のスタッガードアレイおよび前記第２のスタッガードアレイの各々の前記ピッチは、前記スキャン方向に平行な方向の複数のラインのターゲットパターンの最小ピッチレイアウトの半分に対応する、請求項１３から１８のいずれか一項に記載のコラム。
【請求項２０】
前記ＢＡＡの前記第１のスタッガードアレイおよび前記第２のスタッガードアレイは、薄いシリコンスライス内の複数のアパーチャとして形成される、請求項１３から１９のいずれか一項に記載のコラム。
【請求項２１】
前記ＢＡＡの前記第１のスタッガードアレイおよび前記第２のスタッガードアレイの前記アパーチャのうちの１または複数は、周囲に金属を有する、請求項２０に記載のコラム。
【請求項２２】
前記金属は、前記電子ビームの一部を前記コラムに収容されたファラデーカップまたはブランキングアパーチャへと通過または誘導するための１または複数の電極を含む、請求項２１に記載のコラム。
【発明の詳細な説明】
【技術分野】
【０００１】
［関連出願の相互参照］
本願は、２０１４年８月１９日に出願された米国仮出願第６２／０３９，３４７号に基づく利益を主張し、当該出願の内容全体が本明細書に参照により組み込まれる。
【０００２】
本発明の実施形態はリソグラフィ、特に補完的電子ビームリソグラフィ（ＣＥＢＬ）を使用するリソグラフィの技術分野に属する。
【背景技術】
【０００３】
過去数十年にわたり、集積回路内の特徴部のスケーリングは、成長を続ける半導体産業を後押しする駆動力であった。より小さな特徴部にスケーリングすることで、半導体チップの限られた面積における機能ユニットの密度増加を実現する。
【０００４】
集積回路は一般に、当該技術分野においてビアとして知られる導電性のマイクロ電子構造を含む。ビアは、ビアの上方にある金属ラインをビアの下方にある金属ラインに電気的に接続するために使用可能である。ビアは通常、リソグラフィプロセスによって形成される。典型的には、フォトレジスト層は絶縁層の上方でスピンコーティングされてよく、当該フォトレジスト層はパターニングされたマスクを通してパターニングされた化学線に露光されてよく、次に、当該フォトレジスト層に開口部を形成すべく、露光された層が現像されてよい。次に、当該フォトレジスト層の開口部をエッチングマスクとして使用することによって、ビア用の開口部が絶縁層にエッチングされてよい。この開口部はビア開口部と呼ばれる。最終的に、ビア開口部は１または複数の金属、または他の導電性材料で充填され、ビアが形成されてよい。
【０００５】
過去、ビアのサイズおよび間隔は徐々に縮小化されており、将来的に、少なくともいくつかのタイプの集積回路（例えば、高度マイクロプロセッサ、チップセットコンポーネント、グラフィックチップ等）に対するビアのサイズおよび間隔は、徐々に縮小され続けることが予測される。１つの寸法であるビアのサイズは、ビア開口部の限界寸法である。１つの寸法であるビアの間隔は、ビアピッチである。ビアピッチとは、最も近くに隣接し合うビア間の中心から中心までの距離を表わす。このようなリソグラフィプロセスによって非常に小さいピッチを持つ非常に小さなビアをパターニングする場合、いくつかの課題が現れる。
【０００６】
このような課題の１つは、ビアとその上にある金属ラインとの間のオーバレイ、およびビアとその下にある金属ラインとの間のオーバレイは概して、ビアピッチの４分の１のオーダにある高い許容誤差に制御される必要があるということである。ビアピッチが経時的にはるかに小さくスケーリングされるにつれ、オーバレイの許容誤差はそれと共にスケーリングする傾向があるが、その速度にリソグラフィ機器のそれらに合わせたスケーリングは対応できない。
【０００７】
このような課題の別のものとして、ビア開口部の限界寸法は概して、リソグラフィスキャナの解像性能より高速でスケーリングする傾向があることである。ビア開口部の限界寸法を縮小させる縮小技術が存在する。しかしながら、縮小量は最小ビアピッチに加え、縮小プロセスの能力によっても制約を受ける傾向がある。縮小プロセスは光近接効果補正（ＯＰＣ）を十分ニュートラルにできず、またライン幅粗さ（ＬＷＲ）および／または限界寸法均一性（ＣＤＵ）を大きく犠牲にしないということができない。
【０００８】
このような課題のさらに別のものとしては、ビア開口部の限界寸法が限界寸法バジェットの全体的な割合を同じに維持すべく縮小するに伴い、フォトレジストのＬＷＲおよび／またはＣＤＵ特性は一般に改善される必要があることである。しかしながら、現在、多くのフォトレジストのＬＷＲおよび／またはＣＤＵ特性は、ビア開口部の限界寸法の縮小と同じくらい迅速に改善されていない。さらなるこのような課題としては、極めて小さいビアピッチは概して、極端紫外線（ＥＵＶ）リソグラフィスキャナの解像性能を下回る傾向があることである。結果として、一般的に２、３、またはそれより多い異なるリソグラフィマスクが使用される必要があることがあり、これが製造コストを増大させる傾向にある。ピッチが縮小し続けると、どこかの時点で、従来のスキャナを使用してこれらの極めて小さいピッチのビア開口部をプリントすることは、たとえ複数のマスクを用いても不可能となるかもしれない。
【０００９】
同様に、金属ビアに関連付けられる金属ライン構造内のカット（すなわち、不連続部分）の製造も、同じようなスケーリングの課題に直面する。
【００１０】
よって、リソグラフィプロセス技術および能力の領域における改善が必要とされている。
【図面の簡単な説明】
【００１１】
【図１Ａ】層間絶縁膜（ＩＬＤ）層上に形成されるハードマスク材料層の、堆積後であってパターニング前の初期構造の断面図を示す。
【００１２】
【図１Ｂ】ピッチ二分割によるハードマスク層のパターニング後の図１Ａの構造の断面図を示す。
【００１３】
【図２】ピッチ六分割を使用するスペーサベースの六重パターニング（ＳＢＳＰ）プロセススキームにおける断面図を示す。
【００１４】
【図３】ピッチ九分割を使用するスペーサベースの九重パターニング（ＳＢＮＰ）プロセススキームにおける断面図を示す。
【００１５】
【図４】電子ビームリソグラフィ装置の電子ビームコラムの模式的断面図である。
【００１６】
【図５】光スキャナオーバレイが、面内グリッド歪み（ＩＰＧＤ）のモデル化におけるその能力によって制約を受けることを示す模式図である。
【００１７】
【図６】本発明の一実施形態によるオンザフライアプローチの位置合わせを使用した歪みグリッド情報を示す模式図である。
【００１８】
【図７】本発明の一実施形態による、５％の密度のビアパターンと対照的に、３００ｍｍウェハ上で５０％の密度で一般的／従来的なレイアウトをパターニングするために転送される情報を示すサンプル計算を提供する。
【００１９】
【図８】本発明の一実施形態による、ビア、およびカットの開始／停止のための簡易化された設計ルールの配置のためのグリッドレイアウトアプローチを示す。
【００２０】
【図９】本発明の一実施形態によるカットの許容可能な配置を示す。
【００２１】
【図１０】本発明の一実施形態による、ラインＡおよびＢにわたるビアレイアウトを示す。
【００２２】
【図１１】本発明の一実施形態によるラインＡ〜Ｅにわたるカットレイアウトを示す。
【００２３】
【図１２】本発明の一実施形態によるウェハを示し、ウェハはその上に複数のダイ位置を有し、単一コラムのウェハ領域を表わす破線ボックスが上に重なっている。
【００２４】
【図１３】本発明の一実施形態によるウェハを示し、ウェハはその上に複数のダイ位置を有し、単一コラムの実ターゲットのウェハ領域およびオンザフライ補正のための増大された周辺領域が上に重なっている。
【００２５】
【図１４】本発明の一実施形態による、元のターゲット領域（内部が明るい色の太い破線）に対して、プリントされる領域（内部が濃色の細い破線）上のわずかなウェハ回転の効果を示す。
【００２６】
【図１５】本発明の一実施形態による、前のメタライゼーション層の縦金属ラインの上に重なって表された横金属ラインの平面図を示す。
【００２７】
【図１６】本発明の一実施形態による、前のメタライゼーション層の縦金属ラインの上に重なって表された横金属ラインの平面図を示し、異なる幅／ピッチの金属ラインが縦方向に重複する。
【００２８】
【図１７】前のメタライゼーション層の縦金属ラインの上に重なって表された従来の金属ラインの平面図を示す。
【００２９】
【図１８】ライン（右）に対するＢＡＡのアパーチャ（左）を示し、ラインがアパーチャの下方でスキャンされる間に、ラインはカットされる、またはターゲット位置に配置される複数のビアを有することになる。
【００３０】
【図１９】２つのライン（右）に対するＢＡＡの２つの非スタッガードアパーチャ（左）を示し、当該ラインがアパーチャの下方でスキャンされる間に、当該ラインはカットされる、またはターゲット位置に配置される複数のビアを有することになる。
【００３１】
【図２０】本発明の一実施形態による、複数のライン（右）に対するＢＡＡのスタッガードアパーチャ（左）の２つのコラムを示し、当該ラインがアパーチャの下でスキャンされる間に、当該ラインはカットされる、またはターゲット位置に配置される複数のビアを有することになり、スキャン方向は矢印で示されている。
【００３２】
【図２１Ａ】本発明の一実施形態による、複数のライン（右）に対するＢＡＡのスタッガードアパーチャ（左）の２つのコラムを示し、当該ラインはスタッガードＢＡＡを使用してパターニングされた複数のカット（横ラインの不連続部分）または複数のビア（塗り潰されたボックス）を有し、スキャン方向は矢印で示されている。
【００３３】
【図２１Ｂ】本発明の一実施形態による、図２１Ａに示されるタイプの金属ラインレイアウトに基づく集積回路内の複数のメタライゼーション層で構成されるスタックの断面図を示す。
【００３４】
【図２２】本発明の一実施形態による、３つの異なるスタッガードアレイのレイアウトを有するＢＡＡの複数のアパーチャを示す。
【００３５】
【図２３】本発明の一実施形態による、３つの異なるスタッガードアレイのレイアウトを有するＢＡＡの複数のアパーチャを示し、電子ビームは複数のアレイのうちの１つのみをカバーする。
【００３６】
【図２４Ａ】本発明の一実施形態による、電子ビームリソグラフィ装置のビームをシフトさせる偏向部を有する電子ビームコラムの模式的断面図を含む。
【００３７】
【図２４Ｂ】本発明の一実施形態による、ピッチ＃１、カット＃１、ピッチ＃２、カット＃２およびピッチ＃Ｎ、カット＃Ｎを有するＢＡＡ２４５０の３つ（または最大ｎ個）のピッチのアレイを示す。
【００３８】
【図２４Ｃ】本発明の一実施形態による、電子ビームコラムに含めるズームインスリットを示す。
【００３９】
【図２５】本発明の一実施形態による、３つの異なるピッチのスタッガードアレイのレイアウトを有するＢＡＡの複数のアパーチャを示し、電子ビームはすべてのアレイをカバーする。
【００４０】
【図２６】本発明の一実施形態による、複数の太いライン（右）に対するＢＡＡの３つのビームスタッガードアパーチャアレイ（左）を示し、当該ラインはＢＡＡを使用してパターニングされた複数のカット（横ラインの不連続部分）または複数のビア（塗り潰されたボックス）を有し、スキャン方向は矢印によって示されている。
【００４１】
【図２７】本発明の一実施形態による、複数の中サイズのライン（右）に対するＢＡＡの３つのビームスタッガードアパーチャアレイ（左）を示し、当該ラインはＢＡＡを使用してパターニングされた複数のカット（横ラインの不連続部分）または複数のビア（塗り潰されたボックス）を有し、スキャン方向は、矢印によって示されている。
【００４２】
【図２８】本発明の一実施形態による、複数の細いライン（右）に対するＢＡＡの３つのビームスタッガードアパーチャアレイ（左）を示し、当該ラインはＢＡＡを使用してパターニングされた複数のカット（横ラインの不連続部分）または複数のビア（塗り潰されたボックス）を有し、スキャン方向は矢印によって示されている。
【００４３】
【図２９Ａ】本発明の一実施形態による、複数の異なるサイズのライン（右）に対するＢＡＡの３つのビームスタッガードアパーチャアレイ（左）を示し、当該ラインはＢＡＡを使用してパターニングされた複数のカット（横ラインの不連続部分）または複数のビア（塗り潰されたボックス）を有し、スキャン方向は、矢印によって示されている。
【００４４】
【図２９Ｂ】本発明の一実施形態による、図２９Ａに示されるタイプの金属ラインレイアウトに基づく集積回路におけるメタライゼーション層の積層体断面図を示す。
【００４５】
【図３０】本発明の一実施形態による、複数の異なるサイズのライン（右）に対するＢＡＡの３つのビームスタッガードアパーチャアレイ（左）を示し、当該ラインはＢＡＡを使用してパターニングされた複数のカット（横ラインの不連続部分）または複数のビア（塗り潰されたボックス）を有し、スキャン方向は矢印によって示されている。
【００４６】
【図３１】本発明の一実施形態による、異なるピッチの３セットのラインを示し、各ライン上には対応するアパーチャが上にある。
【００４７】
【図３２】本発明の一実施形態による、１つの極太ラインを含む複数の異なるサイズのライン（右）、および共通グリッド上のビームアパーチャアレイの縦のピッチレイアウト（３つのアレイ）を示す。
【００４８】
【図３３】本発明の一実施形態による、複数の異なるサイズのライン（右）、およびユニバーサルカッタのピッチのアレイ（左）を示す。
【００４９】
【図３４Ａ】本発明の一実施形態による、２つのライン（右）に対して参照されるユニバーサルカッタ（左）の２×ＥＰＥのルールを示す。
【００５０】
【図３４Ｂ】本発明の１または複数の実施形態による、カットされるライン格子上の１Ｄ  ＢＡＡ（左）および近接効果補正なしのプリントされた特徴部（右）を示す。
【００５１】
【図３４Ｃ】本発明の１または複数の実施形態による、カットされるライン格子上の第１の１Ｄ  ＢＡＡ（左）、同一ライン格子上の第２の１Ｄ  ＢＡＡ（右）、および近接効果補正ありのプリントされた特徴部（中央）を示す。
【００５２】
【図３４Ｄ】本発明の１または複数の実施形態による、（ａ）カットされるライン格子上の１Ｄ  ＢＡＡ、（ｂ）近接効果補正なしの（ａ）からプリントされた特徴部、（ｃ）カットされるライン格子上の複数の犬の立ち耳状の開口部を持つ１Ｄ  ＢＡＡ、および（ｄ）近接効果補正ありの（ｃ）からプリントされた特徴部を示す。
【００５３】
【図３４Ｅ】本発明の一実施形態による、ユニバーサルカッタのための開口部の拡大図であり、開口部はコーナー部の丸み補正のための犬の立ち耳状のコーナー部を有する。
【００５４】
【図３５】本発明の一実施形態による、前の層のメタライゼーション構造の平面図および対応する断面図を示す。
【００５５】
【図３６Ａ】本発明の一実施形態による、複数のフィンを有する非プレーナ型半導体デバイスの断面図を示す。
【００５６】
【図３６Ｂ】本発明の一実施形態による、図３６Ａの半導体デバイスのａ‐ａ'軸沿いに見た平面図を示す。
【００５７】
【図３７】本発明の一実装によるコンピューティングデバイスを示す。
【００５８】
【図３８】本発明の一実施形態による、例示的なコンピュータシステムのブロック図を示す。
【００５９】
【図３９】本発明の１または複数の実施形態を実装するインタポーザである。
【００６０】
【図４０】本発明の一実施形態により構築されたコンピューティングデバイスである。
【発明を実施するための形態】
【００６１】
補完的電子ビームリソグラフィ（ＣＥＢＬ）に好適なリソグラフィ装置および補完的電子ビームリソグラフィを使用する手法が記載されている。以下の詳細な説明には、本発明の実施形態に対する完全な理解を共すべく、特定のツール、統合および材料形態等の多数の具体的な詳細が記載されている。本発明の実施形態は、これらの具体的な詳細を用いなくても実施可能であることが当業者には自明であろう。本発明の実施形態を不必要に不明瞭にしないよう、他の例において、シングルまたはデュアルダマシンプロセス等の周知の機能は詳細には記載されていない。さらに、図面中に示される様々な実施形態は例示表現であり、必ずしも縮尺通り描かれていないことを理解されたい。場合によっては、本発明の理解にあたって最も有用な態様で、様々な工程が複数の別箇の工程として順に記載されている。しかしながら、記載の順序はこれらの工程が必ず順序に依存することを示唆するものとして解釈されるべきではない。特に、これらの工程は提示の順序で行われる必要はない。 
【００６２】
本明細書に記載の１または複数の実施形態は、補完的電子ビームリソグラフィ（ＣＥＢＬ）を使用する、または補完的電子ビームリソグラフィに好適なリソグラフィアプローチおよびツールを対象とし、そのようなアプローチおよびツールの実装時の半導体プロセスの懸念事項を含む。
【００６３】
補完的リソグラフィは、２つのリソグラフィ技術を連携させ、これらの強みを利用して、大量製造（ＨＶＭ）においてロジックデバイス内の重要な層を２０ｎｍ半ピッチ以下でパターニングする際のコストを下げる。補完的リソグラフィを実装する最も費用対効果の高い方法は、光リソグラフィを電子ビームリソグラフィ（ＥＢＬ）と組み合わせることである。集積回路（ＩＣ）設計のウェハへの転写プロセスは、一方向ライン（厳密に一方向またはほぼ一方向のいずれか）を予め定められたピッチでプリントする光リソグラフィ、ライン密度を増加させるピッチ分割技術、およびラインを「カット」するＥＢＬといったプロセスを必要とする。ＥＢＬは他の重要な層、特にコンタクトおよびビアホールをパターニングするためにも使用される。光リソグラフィは他の層をパターニングするために単独で使用可能である。光リソグラフィを補完するために使用される場合、ＥＢＬはＣＥＢＬ、すなわち補完的ＥＢＬと呼ばれる。ＣＥＢＬは、ラインおよびホールのカットのためのものである。すべての層のパターニングを試行しないことによって、ＣＥＢＬは高度な（より小さな）テクノロジノード（例えば、１０ｎｍまたは７ｎｍ若しくは５ｎｍ等のより小さなテクノロジノード）における業界のパターニングニーズを満たす、補完的であるが重要な役割を果たす。ＣＥＢＬはまた、現在の光リソグラフィ技術、ツールおよびインフラストラクチャの使用を拡張する。
【００６４】
上記の通り、このようなラインをカットするためのＥＢＬを使用する前に、ピッチ分割技術を使用してライン密度を増加させることができる。第１の例において、製造される格子構造のライン密度を二倍にするために、ピッチ二分割が実装可能である。図１Ａは、層間絶縁膜（ＩＬＤ）層上に形成されるハードマスク材料層の、堆積後であってパターニング前の初期構造の断面図を示す。図１Ｂは、ピッチ二分割によるハードマスク層のパターニング後の図１Ａの構造の断面図を示す。
【００６５】
図１Ａを参照すると、初期構造１００は、層間絶縁膜（ＩＬＤ）層１０２上に形成されたハードマスク材料層１０４を有する。パターニングされたマスク１０６がハードマスク材料層１０４の上方に配置される。パターニングされたマスク１０６は、ハードマスク材料層１０４上に、パターニングされたマスク１０６の複数の特徴部（ライン）の側壁に沿って形成された複数のスペーサ１０８を有する。
【００６６】
図１Ｂを参照すると、ハードマスク材料層１０４はピッチ二分割アプローチでパターニングされる。具体的には、パターニングされたマスク１０６が最初に除去される。スペーサ１０８の結果的なパターンは倍の密度を有し、つまりマスク１０６のピッチまたは特徴部が半分になっている。スペーサ１０８のパターンは、図１Ｂに示されるように、例えばエッチングプロセスによってハードマスク材料層１０４に転写され、パターニングされたハードマスク１１０を形成する。このような一実施形態において、パターニングされたハードマスク１１０は、複数の一方向ラインを有する格子パターンで形成される。パターニングされたハードマスク１１０の格子パターンは、密なピッチの格子構造であってよい。例えば、この密なピッチは従来のリソグラフィ技術では直接実現できなくてよい。またさらに、図示されていないが、元のピッチは、２回目のスペーサマスクパターニングによって４分の１にされてよい。従って、図１Ｂのパターニングされたハードマスク１１０の格子状パターンは、一定のピッチで離間された、互いに対して一定の幅を有する複数のハードマスクラインを有してよい。実現される寸法は、用いられたリソグラフィ技術の限界寸法よりはるかに小さくてよい。
【００６７】
従って、ＣＥＢＬ統合スキームの第１の部分として、ブランケット膜が、例えばスペーサベースの二重パターニング（ＳＢＤＰ）、すなわちピッチ二分割、またはスペーサベースの四重パターニング（ＳＢＱＰ）、すなわちピッチ四分割を使用し得るリソグラフィおよびエッチングプロセスを使用してパターニングされてよい。他のピッチ分割アプローチも実装され得ることを理解されたい。
【００６８】
例えば、図２はピッチ六分割を使用するスペーサベースの六重パターニング（ＳＢＳＰ）プロセススキームにおける断面図を示す。図２を参照すると、工程（ａ）において、リソ、スリミングおよびエッチングプロセス後の犠牲パターンＸが示されている。工程（ｂ）に、堆積およびエッチング後のスペーサＡおよびＢが示されている。工程（ｃ）に、スペーサＡの除去後の工程（ｂ）のパターンが示されている。工程（ｄ）に、スペーサＣの堆積後の工程（ｃ）のパターンが示されている。工程（ｅ）に、スペーサＣのエッチング後の工程（ｄ）のパターンが示されている。工程（ｆ）において、犠牲パターンＸの除去およびスペーサＢの除去後に、ピッチ／６パターンが実現される。
【００６９】
別の例において、図３は、ピッチ九分割を使用するスペーサベースの九重パターニング（ＳＢＮＰ）プロセススキームにおける断面図を示す。図３を参照すると、工程（ａ）に、リソ、スリミングおよびエッチングプロセス後の犠牲パターンＸが示されている。工程（ｂ）に、堆積およびエッチング後のスペーサＡおよびＢが示されている。工程（ｃ）に、スペーサＡの除去後の工程（ｂ）のパターンが示されている。工程（ｄ）に、スペーサＣおよびＤの堆積およびエッチング後の工程（ｃ）のパターンが示されている。工程（ｅ）において、スペーサＣの除去後に、ピッチ／９パターンが実現される。
【００７０】
いずれの場合も、一実施形態において、本明細書に記載の補完的リソグラフィは最初に、１９３ｎｍ浸漬リソグラフィ（１９３ｉ）等、従来または最新技術のリソグラフィによって、グリッドレイアウトを製造することを含む。グリッドレイアウト内のラインの密度をｎ倍増加させるようにピッチ分割が実装されてよい。１９３ｉリソグラフィにｎ分割のピッチ分割を加えたグリッドレイアウト形成は、１９３ｉ＋Ｐ／ｎピッチ分割として指定されてよい。次に、ピッチ分割されたグリッドレイアウトのパターニングは、より詳細に後述されるように、電子ビーム直接書き込み（ＥＢＤＷ）「カット」を使用してパターニングされてよい。このような一実施形態において、１９３ｎｍ浸漬スケーリングは、費用対効果の高いピッチ分割を用いて、何世代にも拡張されてよい。補完的ＥＢＬは、格子の連続性を断ち、ビアをパターニングするために使用される。
【００７１】
より具体的には、本明細書に記載の実施形態は、集積回路の製造中における特徴部のパターニングを対象とする。一実施形態において、ＣＥＢＬは、ビア形成用の開口部をパターニングするために使用される。ビアは、ビアの上方にある金属ラインをビアの下方にある金属ラインに電気的に接続するために使用される金属構造である。別の実施形態において、ＣＥＢＬは金属ラインに沿って非導電性空間又は中断部分を形成するために使用される。従来、このような中断部分は、プロセスが金属ラインの部分の除去または切り離しを含んでいたことから「カット」と称されてきた。しかしながら、ダマシンアプローチでは中断部分は「プラグ」と称されることがあり、プラグは金属ライン軌跡沿いの領域であり、実際にはその領域は製造スキームのいずれの段階においても金属ではなく、金属が形成不可能な確保された領域である。しかしながら、いずれの場合においても、カットまたはプラグという用語の使用は交互に行われてよい。ビアの開口および金属ラインのカットまたはプラグ形成は一般に、集積回路のバックエンドライン（ＢＥＯＬ）プロセスと称される。別の実施形態において、ＣＥＢＬはフロントエンドライン（ＦＥＯＬ）プロセスに使用される。例えば、アクティブ領域の寸法（フィン寸法等）および／または関連するゲート構造のスケーリングは、本明細書に記載のＣＥＢＬ技術を使用して行われてよい。
【００７２】
上記の通り、集積回路の製造のための特徴部の所望のスケーリングを実現すべく、標準的なリソグラフィ技術を補完するために電子ビーム（ｅｂｅａｍ）リソグラフィが実装されてよい。電子ビームリソグラフィツールは、電子ビームリソグラフィを実行するために使用されてよい。例示的な一実施形態において、図４は電子ビームリソグラフィ装置の電子ビームコラムの模式的断面図である。
【００７３】
図４を参照すると、電子ビームコラム４００は、電子ビーム４０４を供給するための電子ソース４０２を含む。電子ビーム４０４は、規制アパーチャ４０６を通過し、その後、高アスペクト比照明光学系４０８を通過する。次に出射するビーム４１０はスリット４１２を通過し、例えば、磁気レンズたり得るスリムレンズ４１４によって制御されてよい。最終的に、ビーム４０４は成形アパーチャ４１６（１次元（１−Ｄ）成形アパーチャであってよい）を通過し、次にブランカアパーチャアレイ（ＢＡＡ）４１８を通過する。ＢＡＡ  ４１８は、薄いシリコンスライス内に形成された開口部等の複数の物理的アパーチャをＢＡＡ  ４１８内に含む。ＢＡＡ  ４１８の一部のみが、特定の時間において、電子ビームに露光される場合があってよい。代替的に、またはこれと共に、ＢＡＡ  ４１８を通過する電子ビーム４０４の一部４２０のみが、最終アパーチャ４２２を通過し（例えば、ビーム部分４２１はブロックされて示されている）、場合によっては、ステージフィードバック偏向部４２４を通過することが許容される。
【００７４】
図４を再び参照すると、もたらされる電子ビーム４２６は、ＩＣ製造に使用されるシリコンウェハ等のウェハ４３０の表面上にスポット４２８として最終的に衝突する。具体的には、もたらされる電子ビームはウェハ上のフォトレジスト層に衝突してよいが、実施形態はそのようには限定されない。ステージスキャン４３２は図４に示される矢印４３４の方向に沿って、ビーム４２６に対してウェハ４３０を移動させる。電子ビームツールは全体として、図４に示されたタイプの多数のコラム４００を含み得ると理解されたい。また、以下のいくつかの実施形態に記載の通り、電子ビームツールは関連付けられたベースコンピュータを有してよく、各コラムは対応するコラムコンピュータをさらに有してよい。
【００７５】
最先端の電子ビームリソグラフィの欠点の１つは、高度な集積回路製造のための大量製造（ＨＶＭ）環境に容易に採用できないことである。今日の電子ビームツールおよび関連する手法は、ＨＶＭウェハプロセスのためのスループット要件に対し、遅すぎることが実証されている。本明細書に記載の実施形態は、ＨＶＭ環境におけるＥＢＬの使用を可能にすることを対象とする。特に、本明細書に記載の多くの実施形態は、ＥＢＬツールのスループットの改善を可能にし、ＨＶＭ環境におけるＥＢＬの使用を実現する。
【００７６】
ＥＢＬを現在の諸機能を超えて改善することができる実施形態の７つの異なる態様について以下記載する。実施形態の７つの別個の態様として取り上げられているが、後述の実施形態は、ＨＶＭ環境に対するＥＢＬスループットの改善を実現すべく、独立して、または任意の好適な組み合わせで使用されてよいことを理解されたい。さらに詳細に後述する通り、第１の態様においては、電子ビームツールで電子ビームパターニングを受けるウェハの位置合わせに関する懸念事項に対処する。第２の態様においては、電子ビームツールの簡易化のためのデータ圧縮またはデータ低減について記載される。第３の態様においては、集積回路レイアウトのための均一な金属または他の格子パターンの密度の領域の実装について記載される。第４の態様においては、電子ビームツールのためのスタッガードブランカアパーチャアレイ（ＢＡＡ）について記載される。第５の態様においては、電子ビームツールのための３つのビームアパーチャアレイについて記載される。第６の態様においては、電子ビームツールのための非ユニバーサルカッタについて記載される。第７の態様においては、電子ビームツールのためのユニバーサルカッタについて記載される。
【００７７】
すべての態様について、一実施形態において、ブランカアパーチャアレイ（ＢＡＡ）の開口部またはアパーチャについて以下で言及する場合、ＢＡＡの開口部またはアパーチャの全部または一部が、ウェハ／ダイがウェハの移動方向またはスキャン方向に沿って下方で移動するとき、開または「閉」に切り替えられてよい（例えば、ビーム偏向によって）。一実施形態において、ＢＡＡは、各開口部が電子ビームをサンプルに通過させるか、またはビームを例えばファラデーカップ若しくはブランキングアパーチャへと偏向させるかに関して、独立して制御可能である。このようなＢＡＡを含む電子ビームコラムまたは装置は、ビームカバレッジ全体をＢＡＡの一部のみへと偏向させるよう構築されてよく、するとＢＡＡの個々の開口部は、電子ビームを通過させる（「オン」）または通過させない（「オフ」）ように電気的に構成される。例えば、非偏向電子はウェハへと通過してレジスト層を露光させる一方、偏向電子はファラデーカップまたはブランキングアパーチャに捕捉される。「開口部」または「開口部の高さ」という言及は、受け側ウェハ上で衝突されるスポットサイズを指し、ＢＡＡの物理的開口部を指すものではないことを理解されたい。なぜなら、物理的開口部は、最終的にＢＡＡから生成されるスポットサイズ（例えば、ナノメートル規模）より実質的に大きい（例えばミクロン規模）からである。故に、本明細書でＢＡＡのピッチまたはＢＡＡの開口部のコラムが金属ラインのピッチに「対応する」と記載される場合、当該記載は実際には、ＢＡＡから生成される衝突スポットのピッチとカットされるラインのピッチとの間の関係を指す。後述される一例の通り、ＢＡＡ  ２１１０から生成されるスポットは、ライン２１００のピッチと同一のピッチを有する（ＢＡＡ  開口部の両方のコラムが共に考慮される場合）。一方、ＢＡＡ２１１０のスタッガードアレイの１つのコラムのみから生成されるスポットは、ライン２１００のピッチの２倍のピッチを有する。
【００７８】
すべての態様について、いくつかの実施形態において、上記の通り電子ビームコラムは、図４に関し記載の特徴部に加えて、他の特徴部もさらに含んでよいことも理解されたい。例えば、一実施形態において、サンプルステージは、互いに直交してプリントされてよい交互のメタライゼーション層に適合すべく、９０度回転（例えば、スキャン方向ＸおよびＹの間で回転）してよい。別の実施形態において、電子ビームツールは、ウェハをステージに搭載する前に、ウェハを９０度回転可能である。他の追加の実施形態が、図２４Ａ〜２４Ｃに関して後述される。
【００７９】
本発明の実施形態に係る第１の態様において、電子ビームツールで電子ビームパターニングを受けるウェハの位置合わせに関する懸念事項に対処する。
【００８０】
後述のアプローチは、層がイメージングツール（例えば、光学スキャナ）によってパターニングされる場合の層間の物理的オーバレイ（重ね合わせ）により生じるエッジ配置誤差（ＥＰＥ）に対する過剰な寄与を克服するように実装されてよい。一実施形態において、後述のアプローチはイメージングツールに適用可能である。当該アプローチの適用がない場合、イメージングツールは予め選択されたウェハ座標系マーカ（すなわち、位置合わせマーカー）のサンプリングを使用し、処理されるウェハ上にウェハプロセスにより導入される面内グリッド歪みパラメータを推定する。収集された位置合わせ情報（例えば、サンプリングされたウェハの面内グリッド歪み）は通常、予め定義された次数の多項式にフィッティングする。通常フィッティングはその後、歪みグリッドを表現するものとして使用され、様々なスキャナプリントパラメータを調整し、下にある層とプリントされる層との間における可能な限り最良のオーバレイを実現する。
【００８１】
代わりに、一実施形態において、電子ビームをパターニングに使用することにより、各ダイ上のみならず下にある層の特徴部を含むパターン上の任意の箇所における書き込みの間に、位置合わせ情報の収集（「オンザフライ位置合わせ」）を可能にする。例えば、位置合わせマーカーまたは他の下にあるパターニングされた特徴部からの後方散乱電子を収集すべく、電子検出部が電子ビームコラムの底部に配置される。ダイの露光中、ステージがコラムの下方でスキャンする間に、電子ビームコラムが書き込みを（かつ、検出部が検出を）行うとき、単純な線形モデルが、各ダイ内において、このような情報を数百回収集することを可能にする。このような一実施形態においては、多項式をフィッティングさせ、より高次の複雑な補正パラメータを推定する必要はない。むしろ、単純な線形補正のみが使用されてよい。
【００８２】
一実施形態において、実際に、電子ビームの複数回（数百回）の位置が、前の層上でスクライブラインにてパターニングされた位置合わせマーカーおよびダイの内部アクティブ領域に対して登録可能であり、それが登録される。登録は、露光される層パターンのパターニング特性を特徴付けるために通常存在するドロップインセルを使用して実行されてよく、このときＣＯＯ（コストオブオーナーシップ）のツールスループットの損失は伴わない。
【００８３】
オンザフライ位置合わせが実装されない場合は、代替的に、上記のより高次の多項式を使用する。しかしながら、より高次の多項式に基づく位置合わせは、比較的疎の位置合わせ情報をフィッティングさせるために使用され（例えば、パターニングされるダイ位置の１０〜１５％のみがウェハ上の面内グリッド歪み収集のために使用される）、これに対し、非モデル化（残りの）フィッティング誤差は、オーバレイの予測される最大合計誤差の約５０％を構成する。フィッティングおよびパターニング補正のために、はるかにより高密度な位置合わせ情報を収集し、さらにより高次の多項式を使用することは、オーバレイを幾分向上させ得るが、これは、著しいスループットおよびコストオブオーナーシップの損失の上に実現されることになるだろう。
【００８４】
説明すると、ウェハプロセスにより導入される面内グリッド歪みは複数のソースから生じる。これらとしては、限定はされないが、プリントされるパターンの下方にある金属層／他の層に起因する後方散乱／フィールドの変位誤差、パターン書き込みによる熱効果に起因するウェハのボウイング／局所的に漸増するウェハの膨張、およびＥＰＥに大きく寄与する他の追加的な効果が含まれる。補正がなされない場合、局所的にパターニングの大きな位置合わせのずれを持ったウェハをパターニングする可能性が非常に高くなる。
【００８５】
図５は、光スキャナオーバレイが、面内グリッド歪み（ＩＰＧＤ）のモデル化におけるその能力によって制約を受けることを示す模式図である。図５の左側部分５０２を参照すると、ウェハ５０６上のダイグリッド５０４が、ウェハプロセスによって歪んでいる。ベクトルが各ダイの初期位置（例えば、第１の層のプリント）に対する各ダイのコーナー部の変位を示す。図５の右側部分５１０を参照すると、従来のステッパが、ドット５１２で表される、この層における比較的疎な歪みグリッド情報を収集する。従って、より高次の多項式の使用は、比較的疎の位置合わせ情報のフィッティングを可能にする。モデルがサンプリングされた位置内のグリッド座標情報から取得されたグリッド表現にフィッティングした後、位置の数は「受容可能な」残りに対して最適化される。この情報を収集するためにオーバヘッドタイムが必要とされる。
【００８６】
図５に表されるような、収集された比較的疎な歪みグリッド情報とは対照的に、図６は、本発明の一実施形態によるオンザフライアプローチの位置合わせを使用した歪みグリッド情報を示す模式図である。図６を参照すると、電子ビームが各ダイに書き込みを行うとき、コラムの底部の検出部が下にある層の位置調整についての情報を収集する。位置書き込みに対する必要な調整はウェハのあらゆる箇所で、ステージ位置制御によりリアルタイムに実行可能であり、このときオーバヘッドタイムの増加若しくはスループットの損失はなく、またはあっても最小である。特に、図６は、図５に示されたものと同じプロット６０２を示す。ズームインされた例示的なダイ領域６０４は、ダイ領域６０４内におけるスキャン方向６０６を示す。
【００８７】
本発明の実施形態に係る第２の態様においては、電子ビームツールの簡易化のためのデータ圧縮またはデータ低減について記載される。
【００８８】
本明細書に記載のアプローチには、データの大量圧縮を可能とするためにデータを制限すること、データパスを低減すること、最終的にはるかにより単純な電子ビーム書き込みツールを提供することが含まれる。より具体的には、記載の実施形態は、電子ビームツールの電子ビームコラムに渡される必要のあるデータ量の大幅な低減を可能にする。物理的ハードウェアの電気的な帯域幅制限内で維持しつつ、コラムフィールドの書き込みと、フィールドエッジ配置誤差のためのコラムフィールドの調整とを行うための十分なデータ量を可能とする実用的なアプローチが提供される。このような実施形態を実装しなければ、必要とされる帯域幅は、今日の電子機器によって可能なものの約１００倍となる。一実施形態において、本明細書に記載のデータ低減または圧縮アプローチは、ＥＢＬツールのスループット性能を実質的に増加させるように実装可能である。スループット性能を増加させることによって、ＥＢＬは、集積回路製造環境等のＨＶＭ環境の中により容易に採用可能になる。
【００８９】
図７は本発明の一実施形態による、５％の密度のビアパターンと対照的に、３００ｍｍウェハ上で５０％の密度で一般的／従来的なレイアウトをパターニングするために転送される情報を示すサンプル計算を提供する。図７を参照すると、転送される情報は、式（Ａ）に従う。情報転送は、エッジ配置誤差（ＥＰＥ）に起因する情報損失を含む式（Ｂ）に従って行われ、不確実性（Ａｐ）は最小分解特性であり、ΔＰＶは２ＥＰＥに等しい。ＡＰのＥＢＤＷツール分解能が１０ｎｍに等しく、ＥＰＥが２．５ｎｍに等しいと想定すると、このような汎用的なイメージングシステムにより１ｍ２あたり（パターン密度の５０％と想定）の転送される情報量は、式（Ｃ）に従う。３００ｍｍウェハの面積は７０６ｃｍ２、すなわち０．０７０６ｍ２である。これに応じて、３００ｍｍウェハ上に５０％の密度で一般的なレイアウトをパターニングするために、転送される必要があるバイト数は、式（Ｄ）に従う。結果は、転送速度１９４．４ＧＢ／ｓに対して１０ｗｐｈ  ＴＰＴと想定すると、７０ＴＢが６分で転送される。本発明の一実施形態によれば、ビア（および／またはカット）を約１０％のパターン密度でプリントするように設計されたＥＢＤＷツールは、これに応じて、例えば、現実的な４０ＧＢ／ｓの転送速度においてより小さい情報が転送されることを要求するであろう。特定の実施形態において、ＥＢＤＷツールは、ビア（および／またはカット）を約５％のパターン密度でプリントするように設計され、これに応じて、例えば、現実的な２０ＧＢ／ｓの転送速度において７ＴＢ等、より小さな情報が転送されることを要求する。
【００９０】
図７を再び参照すると、情報転送は、絶対的な６４ビット座標を転送する代わりに、相対的な（整数化された）距離に低減されている。５０％の密度での一般的なレイアウトパターンに対し、電子ビームツールを使用し約１０％未満の密度、さらには５％もの低密度のビアのみをパターニングすることによって、例えば、６分で７０ＴＢ超から６分で７ＴＢ未満へのデータ転送量の低減が実現可能であり、電子ビーム装置が、大量製造に必要な製造スループットを実現することを可能にする。
【００９１】
一実施形態において、以下の４つのアプローチ、すなわち、（１）ビアおよびカットの設計ルールのすべてが、ビアが占有可能な位置（ラインカットの開始および停止が場合によっては配置される）数を低減すべく簡易化されること、（２）カットの開始および停止の配置に加え、ビア間の距離の暗号化は、ｎ＊ｍｉｎ距離として暗号化されること（これにより、カットの開始および停止の各位置およびビア位置のために６４ビットアドレスを送信する必要がなくなる）、（３）ツールの各コラムに対して、ウェハのこの領域に属するカットおよびビアの形成に必要なデータのみがコラムコンピュータに転送されること（各コラムは、必要なデータのみをアプローチ２のように暗号化された形で受信する）、および／または（４）ツールの各コラムに対して、送信される領域は上部、底部においてラインｎ本だけ増加し、ｘにおける追加の幅も可能となること（従って、関連付けられたコラムコンピュータは、送信されるウェハデータ全体を有さず、ウェハ温度の変化および位置合わせにおける変更に対しオンザフライで調整可能である）のうちの１または複数が、データ低減のために実装される。一実施形態において、１または複数のこのようなデータ低減アプローチの実装により、電子ビームツールの簡易化を少なくともある程度実現する。例えば、マルチコラム電子ビームツールの単一の専用コラムに通常関連付けられる専用コンピュータまたはプロセッサは簡略化されてよく、または、完全に除去さえされてよい。すなわち、オンボードの専用ロジック機能を備える単一コラムは、ロジック機能をオフボードに移す、または電子ビームツールの個々のコラムに必要とされるオンボードのロジック機能の量を低減させるように、簡易化されてよい。
【００９２】
上記のアプローチ（１）に関し、図８は本発明の一実施形態による、ビア、およびカットの開始／停止についての簡易化された設計ルールの配置のためのグリッドレイアウトアプローチを示す。横グリッド８００はライン位置の規則的な配置を含んでおり、実線８０２は実際のラインを、破線８０４は占有されていないライン位置を表わす。この技術の重要な点は、ビア（塗り潰されたボックス８０６）が規則的なグリッド（図８中、縦グリッド８０８として示される）上にあり、ビアの下方にある金属ライン（実線の輪郭を有する横方向の矩形）と平行なスキャン方向８１０にプリントされることである。この設計システムの要件は、ビア位置８０６が、縦グリッド８０８と位置合わせするようにのみ形成されることである。
【００９３】
カットに関しては、カットは、ビアのグリッドより微細なグリッドを用いて形成される。図９は、本発明の一実施形態による可能なカットの配置を示す。図９を参照すると、複数のライン９０２で構成されるアレイは、グリッド９０６に従いライン内に配置された複数のビア９０４を有する。カット（例えば、９０８、９１０および９１２の符号が振られたカット）の可能な配置は、縦の破線９１４によって示され、ビア位置は縦の実線９０６のように連続する。カットは常に、正確にグリッド９１４上で開始および停止し、このことがベースコンピュータからコラムコンピュータへ転送されるデータ量を低減させるために重要である。しかしながら、縦の破線９１４の位置は規則的なグリッドであるように見えるが、これが要件ではないことを理解されたい。代わりに、ビアカットラインを中心とするラインのペアは、ビア位置に対して−ｘｎおよび＋ｘｎの既知の距離の箇所にある。ビア位置はカット方向に沿ってｍ個単位毎に離間する規則的なグリッドである。
【００９４】
上記のアプローチ（２）に関し、カットおよびビアの距離ベースの暗号化が使用され、６４ビットフルアドレスを送信する必要性をなくしてよい。例えば、ｘおよびｙ位置の絶対６４ビット（または１２８ビット）アドレスを送信するのではなく、左端（右への移動方向でプリントするウェハラインの）からの、または右端（左への移動方向でプリントするウェハラインの）からの移動方向に沿った距離が暗号化される。ビアラインを中心とするラインのペアは、ビア位置に対して−ｘｎおよび＋ｘｎの既知の距離の箇所にあり、ビア位置は、カット方向に沿ってｍ個単位毎に離間する規則的なグリッドである。故にあらゆるビアのプリント位置は、ゼロから付番されたビア位置（ｍ個単位で離間する）への距離として暗号化されてよい。これにより、送信される必要のある位置データ量を大幅に低減する。
【００９５】
前のビアからのビアの相対的個数を機械に提供することによって、情報量はさらに低減可能である。図１０は、本発明の一実施形態によるラインＡおよびＢにわたるビアレイアウトを示す。図１０を参照すると、図示される２つのラインはビア１００２が＋１、＋４、＋１、＋２で離間するラインＡ、およびビア１００４が＋９で離間するラインＢのように低減されてよい。ビア１００２／１００４の間隔は、グリッド１００６に従う。最も可能性が高い項を割り当てる追加の通信理論がさらに実行され、データ領域を低減させ可能であることを理解されたい。たとえその場合であれ、このようなさらなる低減を無視したとしても、単純な圧縮を使用して優れた向上がもたらされ、６４ビット位置の４つのビアをごく少数のビットに低減させる。
【００９６】
同様に、カットの開始および停止を低減し、各カットの位置情報の６４ビット（または１２８ビット）を送信する必要性をなくしてよい。光スイッチのように、カットを開始することは、次のデータポイントがカットの終点であり、同様に次の位置は、次のカットの開始であることを意味する。カットは、ビア位置からの移動方向において＋ｘｎで終了する（同様に、−ｘｎで開始する）ことが知られているので、カットの開始および停止に応じてビア位置がエンコードされてよく、ローカルコラムコンピュータに対し、ビア位置からのオフセットを再適用するよう命令可能である。図１１は、本発明の一実施形態による、ラインＡ〜Ｅにわたるカットのレイアウトを示す。図１１を参照すると、絶対６４（または１２８）ビット位置の送信に対する大幅な減少は、次のような結果となる。すなわち、前のカットからの離間が、Ａでは＋５（空間１１０２として示される）、＋１、Ｂではｘ＜カットなし＞（どのようなｘでも距離についてカットなしとして暗号化される）、Ｃでは＋１（左側にあるカットの停止ポイント）、＋４（カット１１０２の開始と縦方向に位置合わせされた大きいカットの開始）、＋３（大きいカットの停止）、Ｄでは＋３、＋４、Ｅでは＋３、＋２、＋１、＋４である。
【００９７】
上記のアプローチ（３）に関し、各コラムに対して、カットおよびビアのために送信されるデータは、その特定のコラムに属するウェハ領域に必要なデータのみに制限される。一例において、図１２は、本発明の一実施形態によるウェハ１２００を示し、ウェハ１２００はその上に複数のダイ位置１２０２を有し、単一コラムのウェハ領域を表わす破線ボックス１２０４が上に重なっている。図１２を参照すると、ローカルコラムコンピュータに送信されるデータは、点線のボックス１２０４で示されるプリント領域に生じるラインのみに限定される。
【００９８】
上記のアプローチ（４）に関し、ウェハのボウイング、加熱、およびチャックの位置合わせのずれに対する角度シータによる補正はオンザフライでなされる必要があるので、コラムコンピュータに送信される実際の領域は、上部および底部より大きい少数のラインに加え、左右に対する追加データである。図１３はウェハ１３００を示し、ウェハ１３００はその上に複数のダイ位置１３０２を有し、単一コラムの実ターゲットのウェハ領域１３０４が上に重なっている。図１３に示される通り、本発明の一実施形態によるオンザフライ補正に対応すべく、増大された周辺領域１３０６が提供されている。図１３を参照すると、増大された周辺領域１３０６によりコラムコンピュータに送信されるデータ量がわずかに増加するものの、それはまた、コラムが標準領域外でプリントすることを可能にすることにより、無数の問題から生じるウェハの位置合わせのずれに対する補正を行うコラムプリントを可能にする。このような問題としては、ウェハの位置合わせのずれまたは局所的な加熱の問題等が含まれ得る。
【００９９】
図１４は、本発明の一実施形態による、図１３の元のターゲット領域（内部が明るい色の太い破線ボックス１３０４）に対して、プリントされる領域（内部が濃色の細い破線ボックス１４０２）のわずかなウェハ回転の効果を示す。図１４を参照すると、コラムコンピュータは、追加の送信されたデータを使用して、機械に対し複雑な回転チャックを要求することなく（さもなければプリント速度を制限するであろう）、必要なプリント変更を行うことが可能である。
【０１００】
本発明の実施形態の第３の態様においては、集積回路レイアウトのための均一な金属または他の格子パターン密度の領域の実装について記載される。
【０１０１】
一実施形態において、電子ビーム装置のスループットを向上すべく、相互接続層のための設計ルールは、ダイ上のロジック、ＳＲＡＭ、およびアナログ／ＩＯ領域に使用可能なピッチの固定セットを可能にするように簡易化される。このような一実施形態において、金属レイアウトは、ワイヤが、従来の非電子ビームリソグラフィプロセスにおいてビアランディングを実現するために現在使用されているようなジョグ、直交方向ワイヤ、または端部のフックを有さない、一方向であることをさらに必要とする。
【０１０２】
特定の実施形態において、一方向ワイヤの３つの異なるワイヤ幅が、各メタライゼーション層内で許容される。ワイヤのギャップは正確にカットされ、すべてがビアに対し最大許容サイズに自己アライメントされる。後者は、極めて細かいピッチの配線に対してビア抵抗を最小化する際に有利となる。本明細書に記載のアプローチは、既存の電子ビームによる解決手段に対してはるかに大きい向上を実現する、電子ビームを用いた効率的な電子ビームラインのカットおよびビアのプリントを実現する。
【０１０３】
図１５は、本発明の一実施形態による、前のメタライゼーション層の縦金属ライン１５０４の上に重なって表された横金属ライン１５０２の平面図を示す。図１５を参照すると、３つの異なるピッチ／幅のワイヤ１５０６、１５０８および１５１０が実現されている。異なるタイプのラインは図示の通り、チップ領域１５１２、１５１４および１５１６にそれぞれ分離されてよい。領域は概して図示されるものより大きいが、縮尺通りに図示すると、ワイヤの詳細が比較的小さくなり得ることを理解されたい。同一層上のこのような領域は、従来のリソグラフィ技術を使用して最初に製造されてよい。
【０１０４】
本明細書の実施形態に記載の利点は、正確なワイヤのトリミングおよび層間におけるビアの完全自己アライメントを実現することである。トリミングは必要に応じて行われ、現在のリソベースプロセスにおけるトリム−トリム（プラグ）ルールの要求はないことを理解されたい。さらに、一実施形態において、ビア‐ビアルールは大幅になくされている。図示される密度および関係を持つビアは、現在の光近接効果補正（ＯＰＣ）が有効にされたリソグラフィ性能を使用してプリントすることは困難または不可能であろう。同様に、プラグ／カットルールは、この技術を利用することでなくされ、さもなければプラグ／カットルールは図示されたカットの一部を阻害するであろう。故に、当該相互接続／ビア層は、回路設計への制約をさらに少なくするものである。
【０１０５】
図１５を再び参照すると、縦方向において、異なるピッチおよび幅のラインは重複していない、すなわち、各領域は縦方向において分離されている。対照的に、図１６は本発明の一実施形態による、前のメタライゼーション層の縦金属ライン１６０４の上に重なって表された横金属ライン１６０２の平面図を示し、ここでは異なる幅／ピッチの金属ラインは縦方向に重複する。例えば、ラインのペア１６０６は縦方向において重複し、ラインのペア１６０８は縦方向において重複する。図１６を再び参照すると、当該領域は完全に重複してよい。当該ライン製造方法によって実現される場合、３つのサイズすべてのワイヤは互いにかみ合わされてよいが、本発明の実施形態の別の態様に関し後述される通り、カットおよびビアは引き続きユニバーサルカッタによって完全に実現される。
【０１０６】
説明すると、図１７は、前のメタライゼーション層の縦金属ラインの上に重なって表される従来の金属ライン１７０２の平面図を示す。図１７を参照すると、図１５および図１６のレイアウトとは対照的に、双方向ワイヤが従来的に使用されている。このような配線は、ラインプルバックがビアを阻害することがないようにビアを配置すべく、長い直交ワイヤの形態の直交配線、レーンを変更するためのトラック間の短いジョグ、およびワイヤ端部の「フック」を追加する。このような構造の例が、図１７のＸの位置に示されている。このような直交構造を可能とすることにより、ある程度の低密度の利点（特に、上のＸにおけるトラックジョグ）をもたらすが、これらは設計ルールの複雑性／設計ルールのチェックを大幅に増加させ、また電子ビーム手法等のツールが必要なスループットを実現することを妨げると言えよう。図１７を再び参照すると、従来のＯＰＣ／リソグラフィは、左側に示されるビアのいくつかが実際に製造されることを妨げる可能性があることを理解されたい。
【０１０７】
本発明の実施形態の第４の態様においては、電子ビームツールのためのスタッガードブランカアパーチャアレイ（ＢＡＡ）について記載される。
【０１０８】
一実施形態において、スタッガードビームアパーチャアレイは、最小ワイヤピッチを実現しつつ、電子ビーム機械のスループットを解決するようにも実装される。スタッガードなしの場合、エッジ配置誤差（ＥＰＥ）の懸念事項は、単一のスタックでは縦方向に積層することが不可能なので、ワイヤ幅の２倍である最小ピッチはカットできないことを意味する。例えば、図１８はライン１８０２に対するＢＡＡのアパーチャ１８００を示し、当該ラインがアパーチャ１８００の下方で矢印１８０４の方向に沿ってスキャンされる間に、当該ラインはカットされる、またはターゲット位置に配置される複数のビアを有することになる。図１８を参照すると、カットされる、または複数のビアが配置される特定のライン１８０２について、カッタ開口部（アパーチャ）のＥＰＥ１８０６は、ラインのピッチであるＢＡＡグリッドに矩形の開口部をもたらす。
【０１０９】
図１９は２つのライン１９０４および１９０６のそれぞれに対するＢＡＡの２つの非スタッガードアパーチャ１９００および１９０２を示し、当該ラインがアパーチャ１９００および１９０２の下方で矢印１９０８の方向に沿ってスキャンされる間に、当該ラインはカットされる、またはターゲット位置に配置される複数のビアを有することになる。図１９を参照すると、図１８の矩形の開口部１８００が他のこのような矩形の開口部（例えば、ここでは１９００および１９０２）を有する縦の単一コラムに配置される場合、カットされるべきラインの許容ピッチは、ＥＰＥ１９１０の２倍に、ＢＡＡ開口部１９００と１９０２との間の距離要件１９１２を加え、さらにワイヤ１９０４または１９０６の一方の幅を加えたものによって限定される。もたらされる間隔１９１４が、図１９の右端にある矢印によって示される。このような線形アレイは、ワイヤ幅の３〜４倍より実質的に大きくなるように配線のピッチを大きく制限することがあり、これは許容不可能となり得る。代替的な別の許容不可能な例としては、より密なピッチのワイヤを、わずかにオフセットされたワイヤ位置を持つ２つ（またはそれより多く）のパスにカットすることであろう。このアプローチは、電子ビーム機械のスループットを大きく制限し得る。
【０１１０】
図１９と対照的に、図２０は、本発明の一実施形態による、複数のライン２００８に対するＢＡＡ２０００のスタッガードアパーチャ２００６の２つのコラム２００２および２００４を示し、当該ライン２００８が複数のアパーチャ２００６の下方で方向２０１０に沿ってスキャンされる間に、当該ライン２００８はカットされる、またはターゲット位置に配置される複数のビアを有することになり、スキャン方向は矢印によって示されている。図１９を参照すると、スタッガードＢＡＡ２０００は、図示の通り空間的にスタッガード（互い違いに配置）された２つの線形アレイ２００２および２００４を含む。２つのスタッガードアレイ２００２および２００４は、交互の複数のライン２００８をカットする（またはこれらに複数のビアを配置する）。複数のライン２００８は、一実施形態において、ワイヤ幅の２倍の密なグリッド上に配置される。本開示全体にわたり使用されるスタッガードアレイという用語は、一方向（例えば縦方向）にスタッガードし、スキャン時の直交方向（例えば横方向）で見たとき重複を有さない、またはいくらか重複を有する開口部２００６のスタッガードを指してよい。後者の場合、効果的な重複により、位置合わせのずれにおける許容誤差をもたらす。
【０１１１】
本明細書において、スタッガードアレイは単純にするために、２つの縦コラムとして示されているが、単一「コラム」の複数の開口部またはアパーチャは、縦方向に柱状である必要はないことを理解されたい。例えば、一実施形態において、第１のアレイが縦方向にピッチを集合的に有し、第１のアレイからスキャン方向にスタッガードされる第２のアレイが縦方向にピッチを集合的に有する限り、スタッガードアレイは実現される。故に、複数の開口部またはアパーチャの単一コラムとして別途記載がない限り、本明細書における縦コラムへの言及またはその図は実際には１または複数のコラムで構成可能である。一実施形態において、複数の開口部の「コラム」が複数の開口部の単一コラムではない場合、当該「コラム」内の任意のオフセットはストローブタイミングで補償されてよい。一実施形態において、重要な点は、ＢＡＡのスタッガードアレイの複数の開口部またはアパーチャは第１の方向の特定のピッチに位置するが、それらが第１の方向にカットまたはビア間のギャップがない状態で、カットまたはビアを配置可能なように第２の方向にオフセットされていることである。
【０１１２】
故に、１または複数の実施形態は、ＥＰＥ技術のニーズに適合不可能なインライン構成に対する、ＥＰＥカットおよび／またはビア要件を満たすことを可能にするように、複数の開口部がスタッガードされたスタッガードビームアパーチャアレイを対象とする。対照的に、スタッガードなしの場合、エッジ配置誤差（ＥＰＥ）の問題は、単一スタックでは縦に積層することが不可能なので、ワイヤ幅の２倍である最小ピッチはカットできないことを意味する。代わりに、一実施形態において、スタッガードＢＡＡを使用することにより、各ワイヤ位置に個別に電子ビーム書き込みを行うよりも４０００倍をはるかに超える速さを実現する。さらに、スタッガードアレイは、ワイヤ幅の２倍のワイヤピッチを可能とする。特定の実施形態において、アレイは、２つのコラムにわたる４０９６個のスタッガード開口部を有し、その結果、カットおよびビア位置の各々に対するＥＰＥが形成され得る。本明細書で目的とされるスタッガードアレイは、複数のスタッガードされた開口部で構成される２または２より多いコラムを含んでよいことを理解されたい。
【０１１３】
一実施形態において、スタッガードアレイを使用することで、ＢＡＡの複数のアパーチャの周囲に金属を挿入するための空間が残され、当該空間は、電子ビームをウェハに向かって通過させ若しくは誘導するための、またはファラデーカップ若しくはブランキングアパーチャに誘導するための１または２つの電極を収容する。すなわち、各開口部は、複数の電極によって別個に制御され、電子ビームを通過または偏向させてよい。一実施形態において、ＢＡＡは４０９６個の開口部を有し、電子ビーム装置は４０９６個の開口部で構成されるアレイ全体をカバーし、各開口部は電気的に制御される。スループットの向上は、太い黒線の矢印によって示されるように、開口部の下方でウェハを通過させることによって実現される。
【０１１４】
特定の実施形態において、スタッガードＢＡＡは、複数のスタッガードされたＢＡＡ開口部で構成される２つのロウ（行）を有する。このようなアレイは、密なピッチのワイヤを実現し、ここで、ワイヤピッチは、ワイヤ幅の２倍であってよい。さらに、すべてのワイヤは単一パスにおいてカットされてよく（または複数のビアは単一パス内に形成されてよく）、これによって、電子ビーム機械のスループットが実現する。図２１Ａは、本発明の一実施形態による、複数のライン（右）に対するＢＡＡの複数のスタッガードアパーチャ（左）の２つのコラムを示し、当該ラインはスタッガードＢＡＡを使用してパターニングされた複数のカット（横ライン内の不連続部分）または複数のビア（塗り潰されたボックス）を有し、スキャン方向は矢印によって示されている。
【０１１５】
図２１Ａを参照すると、単一のスタッガードアレイからもたらされるラインは図示された通りとなり得、そこにおいて、複数のラインは単一のピッチであり、複数のカットおよび複数のビアがパターニングされている。特に、図２１Ａは複数のライン２１００、またはラインが存在しない空のライン位置２１０２を示す。複数のビア２１０４および複数のカット２１０６は複数のライン２１００に沿って形成されてよい。複数のライン２１００はスキャン方向２１１２を有するＢＡＡ２１１０に対して示されている。故に、図２１Ａは単一のスタッガードアレイによって生成される典型的なパターンとしてみなされてよい。点線は、パターニングされたラインにカットが形成される位置を示す（ライン全体またはラインの一部を除去するトータルのカットを含む）。ビア位置２１０４は、ワイヤ２１００上にランディングされるパターニングビアである。
【０１１６】
一実施形態において、ＢＡＡ２１１０の開口部またはアパーチャの全部または一部は、ウェハ／ダイがウェハ移動方向２１１２に沿って下方で移動するとき、開または「閉」に切り替えられて（例えば、ビーム偏向）よい。一実施形態において、ＢＡＡは、各開口部が電子ビームをサンプルに向けて通過させるか、またはビームを例えばファラデーカップ若しくはブランキングアパーチャへと偏向させるかに関し、独立して制御可能である。装置は、ビームカバレッジ全体をＢＡＡの一部のみへと偏向させるように構築されてよく、すると、ＢＡＡの個々の開口部は、電子ビームを通過させる（「オン」）または通過させない（「オフ」）ように電気的に構成される。「開口部」または「開口部の高さ」という言及は、受け側ウェハ上で衝突されるスポットサイズを指し、ＢＡＡの物理的開口部を指すものではないことを理解されたい。なぜなら、物理的開口部は、最終的にＢＡＡから生成されるスポットサイズ（例えば、ナノメートル規模）より実質的に大きい（例えばミクロン規模）からである。故に、本明細書でＢＡＡのピッチまたはＢＡＡの開口部のコラムが金属ラインのピッチに「対応する」と記載される場合、当該記載は実際には、ＢＡＡから生成される衝突スポットのピッチとカットされるラインのピッチとの間の関係を指す。一例として、ＢＡＡ  ２１１０から生成されるスポットは、ライン２１００のピッチと同一のピッチを有する（ＢＡＡ  開口部の両方のコラムが共に考慮される場合）。一方、ＢＡＡ２１１０のスタッガードアレイの１つのコラムのみから生成されるスポットは、ライン２１００のピッチの２倍のピッチを有する。
【０１１７】
上記のスタッガードビームアパーチャアレイ（スタッガードＢＡＡ）を含む電子ビームコラムは、図４に関し記載されたものに加えて、複数の他の特徴部も含んでよいことも理解されたい。そのいくつかの例が図２４Ａ〜２４Ｃに関連付けてより詳細に後述される。例えば、一実施形態において、サンプルステージは、互いに直交してプリントされてよい交互のメタライゼーション層に適合すべく、９０度回転（例えば、スキャン方向ＸおよびＹの間で回転）してよい。別の実施形態において、電子ビームツールは、ウェハをステージに搭載する前に、ウェハを９０度回転可能である。
【０１１８】
図２１Ｂは、本発明の一実施形態による、図２１Ａに示されたタイプの金属ラインレイアウトに基づく集積回路内の複数のメタライゼーション層２１５２で構成されるスタック２１５０の断面図を示す。図２１Ｂを参照すると、例示的な一実施形態において、相互接続スタック２１５０の金属断面は、下層の８つの対応する金属層２１５４、２１５６、２１５８、２１６０、２１６２、２１６４、２１６６および２１６８の単一ＢＡＡアレイから導かれる。上層のより厚みのある／より幅広い金属ライン２１７０および２１７２は、単一ＢＡＡで形成されないことがあることを理解されたい。複数のビア位置２１７４は、下層の８つの対応する金属層２１５４、２１５６、２１５８、２１６０、２１６２、２１６４、２１６６および２１６８を接続するものとして示されている。
【０１１９】
本発明の実施形態の第５の態様においては、電子ビームツールのための３つのビームアパーチャアレイについて記載される。
【０１２０】
一実施形態において、ビームアパーチャアレイは、最小ワイヤピッチを実現しつつ、電子ビーム機械のスループットも解決するように実装される。上記の通り、スタッガードなしの場合、エッジ配置誤差（ＥＰＥ）の問題は、単一スタックでは縦に積層することが不可能なので、ワイヤ幅の２倍である最小ピッチはカットできないことを意味する。後述の実施形態は、スタッガードＢＡＡの概念を拡張し、３つのパスを通して、または単一パス内で３つのビームアパーチャアレイのすべてを同時に照射／制御することによって、３つの別個のピッチがウェハ上で露光されることを可能にする。後者のアプローチは、最良のスループットを実現するために好ましい可能性がある。
【０１２１】
いくつかの実装において、３つのスタッガードビームアパーチャアレイが、単一ビームアパーチャアレイの代わりに使用される。３つの異なるアレイのピッチは、関連する（例えば、１０‐２０‐３０）または関連しないピッチであってよい。３つのピッチは、ターゲットダイ上の３つの別個の領域において使用可能であり、または、３つのピッチは同一の局所的な領域に同時に形成されてよい。
【０１２２】
説明すると、２または２より多い単一アレイを使用すると、別個の電子ビーム装置、または異なるホールサイズ／ワイヤピッチの各々に対するビームアパーチャアレイの変更を必要とすることがあるだろう。さもなければ結果的に、スループットへの制約および／またはコストオブオーナーシップの問題となるであろう。代わりに、本明細書に記載の実施形態は、１より多い（例えば、３）スタッガードアレイを有するＢＡＡを対象とする。このような一実施形態（１つのＢＡＡに３つのアレイを含む場合）において、複数のピッチで構成される３つの異なるアレイがスループットの損失なく、ウェハ上にパターニング可能である。さらに、ビームパターンは３つのアレイのうち１つをカバーするように誘導されてよい。この技術を拡張して使用することで、必要に応じて３つのすべてのアレイ内のブランカホールをオンおよびオフにすることによって、異なるピッチの任意の組み合わせをパターニングできる。
【０１２３】
一例として、図２２は本発明の一実施形態による、３つの異なるスタッガードアレイのレイアウトを有するＢＡＡ２２００の複数のアパーチャを示す。図２２を参照すると、３つのコラム２２０２、２２０４および２２０６から成るブランカアパーチャアレイ２２００は３つの異なるラインのピッチに対し、アパーチャ２２０８の全部または一部によって複数のビアをカットする、または複数のビアを形成するために使用されてよく、アパーチャ２２０８の全部または一部は、ウェハ／ダイがウェハ移動方向２２１０に沿って下方で移動するとき、開または「閉」に切り替え（ビーム偏向）られる。このような一実施形態において、複数のピッチがデバイスのＢＡＡプレートを変更することなく、パターニングされてよい。さらに、特定の実施形態において、複数のピッチは同時にプリントされてよい。両方の技術により、ＢＡＡの下方におけるウェハの連続的な通過中に多くのスポットがプリントされることを可能にする。異なるピッチの３つの別個のコラムを中心に説明しているが、実施形態は、装置内で適合可能な任意の数のピッチ、例えば１、２、３、４、５つ等のピッチを含むように拡張可能であることを理解されたい。
【０１２４】
一実施形態において、ＢＡＡは、各開口部が電子ビームを通過させるか、またはビームをファラデーカップ若しくはブランキングアパーチャへと偏向させるかに関して、独立して制御可能である。装置は、ビームカバレッジ全体を単一ピッチのコラムのみへと偏向させるように構築されてよく、すると当該ピッチコラムの個々の開口部は、電子ビームを通過させる（「オン」）または通過させない（「オフ」）ように電気的に構成される。一例として、図２３は、本発明の一実施形態による、３つの異なるスタッガードアレイ２３０２、２３０４および２３０６のレイアウトを有するＢＡＡ２３００の複数のアパーチャ２３０８を示し、電子ビームは、当該複数のアレイのうちの１つのみ（例えばアレイ２３０４）をカバーする。このような装置構成において、スループットは、単一ピッチのみを含むダイ上の特定の領域に対して得られてよい。下にあるウェハの移動方向は、矢印２３１０によって示されている。
【０１２５】
一実施形態において、複数のピッチのアレイ間を切り替えるべく、偏向部が電子ビームコラムに追加され、電子ビームがＢＡＡピッチのアレイ上へと誘導可能となることを可能にしてよい。一例として、図２４Ａは、本発明の一実施形態による、電子ビームリソグラフィ装置のビームをシフトさせる偏向部を有する電子ビームコラムの模式的断面図を含む。図２４Ａを参照すると、図４に関し記載したような電子ビームコラム２４００は、偏向部２４０２を含む。偏向部は、複数のピッチのアレイを有するＢＡＡ２４０４の該当するアレイに対応する成形アパーチャにおいて、該当するピッチ／カットのロウ（行）上へとビームをシフトさせるために使用可能である。一例として、図２４Ｂは、ピッチ＃１、カット＃１（２４５２）、ピッチ＃２、カット＃２（２４５４）およびピッチ＃Ｎ、カット＃Ｎ（２４５６）を有するＢＡＡ２４５０の３つの（または、最大でｎ）ピッチアレイを示す。カット＃ｎの高さは、カット＃ｎ＋ｍの高さに等しくないことを理解されたい。
【０１２６】
他の特徴部もまた、電子ビームコラム２４００に含まれてよい。例えば、さらに図２４Ａを参照すると、一実施形態において、ステージは、互いに直交してプリントされてよい複数の交互のメタライゼーション層に適合すべく、９０度回転（例えば、スキャン方向ＸおよびＹの間で回転）してよい。別の実施形態において、電子ビームツールは、ウェハをステージに搭載する前に、ウェハを９０度回転可能である。さらに別の例において、図２４Ｃは電子ビームコラムに含めるためのズームインスリット２４６０を示す。このようなズームインスリット２４６０のコラム２４００上における位置が図２４Ａに示されている。ズームインスリット２４６０は、異なるカットの高さに対し、効率性を維持するために含まれてよい。上記の特徴部のうちの１または複数が、単一の電子ビームコラムに含まれてよいことを理解されたい。
【０１２７】
別の実施形態において、電子ビームはＢＡＡ上の複数のピッチの複数のまたはすべてのコラムを完全に照射する。このような構成において、照射されるＢＡＡ開口部のすべては、電子ビームをダイに通過すべく「開」にされるように、または電子ビームがダイに到達することを防止すべく「オフ」にされるように電気的に制御されるであろう。このような構成の利点は、複数のホールの任意の組み合わせが、スループットを低減させることなく、ラインのカットまたはビア位置をプリントするために使用可能である点である。図２３および図２４Ａ〜２４Ｃに関し記載される構成も、同様の結果を生み出すために使用可能であるが、複数のピッチのアレイの各々のためのウェハ／ダイにわたる別個のパスが必要とされるであろう（これは、スループットを１／ｎ倍に低減する可能性があり、ここでｎは、プリントを必要とするＢＡＡ上のピッチアレイの数である）。
【０１２８】
図２５は、本発明の一実施形態による、３つの異なるピッチのスタッガードアレイのレイアウトを有するＢＡＡの複数のアパーチャを示し、電子ビームはアレイのすべてをカバーする。図２５を参照すると、本発明の一実施形態による、３つの異なるスタッガードアレイ２５０２、２５０４および２５０６のレイアウトを有するＢＡＡ２５００の複数のアパーチャ２５０８が示されており、電子ビームは、すべてのアレイをカバー（例えば、アレイ２５０２、２５０４および２５０６をカバー）可能である。下にあるウェハの移動方向は、矢印２５１０によって示されている。
【０１２９】
図２３または図２５のいずれかの場合、３つのピッチの開口部を有することにより、３つの異なるラインまたはワイヤ幅のカットまたはビア形成が可能となる。しかしながら、ラインは、対応するピッチのアレイのアパーチャと位置合わせされる必要がある（これと対照的に、ユニバーサルカッタが以下開示される）。図２６は、本発明の一実施形態による、複数の太いライン２６０２に対するＢＡＡの３つのビームスタッガードアパーチャアレイ２６００を示し、当該ラインはＢＡＡを使用してパターニングされた複数のカット（例えば、横ラインの不連続部分２６０４）または複数のビア（塗り潰されたボックス２６０６）を有し、スキャン方向は矢印２６０８によって示されている。図２６を参照すると、局所領域におけるすべてのラインは、同一サイズである（この場合、ＢＡＡの右側の複数の最大アパーチャ２６１０に対応する）。故に、図２６は３つのスタッガードビームアパーチャアレイのうちの１つによって生成される典型的なパターンを示す。点線は、パターニングされたラインに形成されるカットの位置を示す。濃色の矩形は、ライン／ワイヤ２６０２上にランドされるパターニングビアである。この場合、最大ブランカアレイのみが有効にされる。
【０１３０】
図２７は、本発明の一実施形態による、複数の中サイズのライン２７０２に対するＢＡＡの３つのビームスタッガードアパーチャアレイ２７００を示し、当該ラインはＢＡＡを使用してパターニングされた複数のカット（例えば、横ラインにおける不連続部分２７０４）または複数のビア（塗り潰されたボックス２７０６）を有し、スキャン方向は矢印２７０８によって示されている。図２７を参照すると、局所領域におけるすべてのラインは、同一サイズである（この場合、ＢＡＡの中央にある中型サイズの複数のアパーチャ２７１０に対応する）。故に、図２７は３つのスタッガードビームアパーチャアレイのうちの１つによって生成される典型的なパターンを示す。点線は、パターニングされたラインにおいて形成されるカットの位置を示す。濃色の矩形は、ライン／ワイヤ２７０２上にランドされるパターニングビアである。この場合、中型ブランカアレイのみが有効にされる。
【０１３１】
図２８は、本発明の一実施形態による、複数の細いライン２８０２に対するＢＡＡの３つのビームスタッガードアパーチャアレイ２８００を示し、当該ラインはＢＡＡを使用してパターニングされた複数のカット（例えば、横ラインにおける不連続部分２８０４）または複数のビア（塗り潰されたボックス２８０６）を有し、スキャン方向は矢印２８０８によって示されている。図２８を参照すると、局所領域におけるすべてのラインは、同一サイズである（この場合、ＢＡＡの左側にある最小サイズの複数のアパーチャ２８１０に対応する）。故に、図２８は、３つのスタッガードビームアパーチャアレイのうちの１つによって生成される典型的なパターンを示す。点線は、パターニングされたラインにおいて形成されるカットの位置を示す。濃色の矩形は、ライン／ワイヤ２８０２上にランドされるパターニングビアである。この場合、小型ブランカアレイのみが有効にされる。
【０１３２】
別の実施形態において、３つのピッチの組み合わせがパターニングされてよく、その場合、アパーチャの位置合わせは、既にこれらの位置にあるラインに対して行うことが可能である。図２９Ａは、本発明の一実施形態による、異なるサイズの複数のライン２９０２に対するＢＡＡの３つのビームスタッガードアパーチャアレイ２９００を示し、当該ラインはＢＡＡを使用してパターニングされた複数のカット（例えば、横ラインにおける不連続部分２９０４）または複数のビア（塗り潰されたボックス２９０６）を有し、スキャン方向は矢印２９０８によって示されている。図２９Ａを参照すると、最大３つの異なる金属幅が、３つのスタッガードＢＡＡ上にある固定グリッド２９５０上にパターニング可能である。ＢＡＡの濃色のアパーチャ２９１０は、スキャン中、オン／オフにされる。明るい色のＢＡＡアパーチャ２９１２は、オフのままである。故に、図２９Ａは３つのスタッガードビームアパーチャアレイのすべてを同時に使用することによって生成される典型的なパターンを示す。点線は、パターニングされたラインにおいて形成されるカットの位置を示す。濃色の矩形は、ライン／ワイヤ２９０２上にランドされるパターニングビアである。この場合、小型ブランカアレイ、中型ブランカアレイ、および大型ブランカアレイがすべて有効にされる。
【０１３３】
図２９Ｂは本発明の一実施形態による、図２９Ａに示されるタイプの金属ラインレイアウトに基づく集積回路内の複数のメタライゼーション層で構成されるスタック２９６０の断面図を示す。図２９Ｂを参照すると、一例示的な実施形態において、相互接続スタックの金属断面は、下層の８つの対応するレベル２９６２、２９６４、２９６６、２９６８、２９７０、２９７２、２９７４および２９７６にある１倍、１．５倍および３倍のピッチ／幅の３つのＢＡＡピッチのアレイから導かれる。例えば、レベル２９６２において、１倍の例示ラインに２９８０、１．５倍の例示ラインに２９８２、および３倍の例示ラインに２９８４の数字が付けられている。金属の異なる幅は、当該ページのラインを有するこれらの層についてのみ確認できることを理解されたい。同一層におけるすべての金属は、金属幅に関わらず同じ厚みである。上層のより厚みのある／より幅広い金属は、同一の３つのピッチのＢＡＡで形成されないことがあることを理解されたい。
【０１３４】
別の実施形態において、アレイ内の異なる複数のラインは幅を変更可能である。図３０は、本発明の一実施形態による、異なるサイズの複数のライン３００２に対するＢＡＡの３つのビームスタッガードアパーチャアレイ３０００を示し、当該ラインはＢＡＡを使用してパターニングされた複数のカット（例えば、横ラインにおける不連続部分３００４）または複数のビア（塗り潰されたボックス３００６）を有し、スキャン方向は矢印３００８によって示されている。図３０を参照すると、複数のライン３００２で構成されるアレイの下から３番目の横ライン３０５０は、幅が狭いライン３０５４と同じグリッドライン３０５６上に幅広いライン３０５２を有する。サイズが異なるが横方向に位置合わせされた対応するアパーチャ３０６０および３０６２は強調表示されており、これらは当該異なるサイズのライン内でカットし、またはビアを形成するために使用され、２つのライン３０５２および３０５４に対し、横方向に中心が揃えられている。故に、図３０は、パターニング中に、また異なる領域内のライン幅を変更するためのさらなる可能性を有するシナリオを示す。
【０１３５】
本発明の実施形態の第６の態様においては、電子ビームツールのための非ユニバーサルカッタについて記載される。
【０１３６】
一実施形態において、同一領域内の複数のワイヤを複数のピッチでカットすることが可能になる。特定の実装において、高スループット電子ビームプロセスが、それぞれ予め定められた値に等しい開口部の高さを有する２つのＢＡＡアレイで、カットを定義するために使用される。一例示として、カット／プラグトラックがグリッド上に配置される場合、Ｎ（２０ｎｍ‐最小レイアウトピッチ）およびＭ（３０ｎｍ）は、複数のピッチレイアウト（Ｎ［２０］、Ｍ［３０］、Ｎ＊２［４０］、Ｎ＊３またはＭ＊２［６０］、Ｎ＊４［８０］、Ｍ＊３［９０］ｎｍ）等を要求されるＥＰＥ許容誤差の最小ピッチ／４（Ｎ／４）でカットしてよい。
【０１３７】
図３１は、本発明の一実施形態による、異なるピッチの３セットのライン３１０２、３１０４および３１０６を示し、各ライン上には対応するアパーチャ３１００が上にある。図３１を参照すると、４０ｎｍ、３０ｎｍおよび２０ｎｍアレイの縦のピッチが示されている。４０ｎｍピッチのライン３１０２に対して、スタッガードＢＡＡ（例えば、２０４８個の開口部を有する）が、これらのラインをカットするために利用可能である。３０ｎｍピッチのライン３１０４に対して、スタッガードＢＡＡ（例えば、２７３０個の開口部を有する）が、これらのラインをカットするために利用可能である。２０ｎｍピッチのライン３１０６に対して、スタッガードＢＡＡ（例えば、４０９６個の開口部を有する）が、これらのラインをカットするために利用可能である。この例示においては、ピッチ２０ｎｍ、３０ｎｍおよび４０ｎｍを有する１０ｎｍ刻みの一方向グリッド３１５０上に示される平行な複数のラインがカットされる必要がある。ＢＡＡは、３つのピッチ（すなわち、３つのサブアレイ）を有し、図３１に示されるように、図示されるトラック３１６０と同軸に位置合わせされる。
【０１３８】
図３１の３つのサブアレイの各々における各アパーチャがそれ独自のドライバを有する場合、図示される一方向グリッドと整合したレイアウト上の複数のトラックを有する複雑なレイアウトをカットすることが、レイアウトに存在するピッチの数および組み合わせに依存しないツールのスループットで実行可能である。その結果、複数のカット、異なる幅の複数の同時カット、およびいかなる単一ピッチより大きい幅のカットが可能にされる。当該設計は、ピッチに依存しないスループットと称されてよい。説明すると、このような結果は、ウェハの複数のパスが各ピッチに対して必要とされる場合には不可能である。このような実装は、ＢＡＡの３つの開口部サイズに制限されないことを理解されたい。様々なＢＡＡピッチの間に共通グリッドの関係がある限り、さらなる組み合わせをもたらすことが可能である。
【０１３９】
さらに、一実施形態において、複数のカットは同時に複数のピッチで同時になされ得、より幅広いラインは、カットの距離を完全にカバーする複数の異なる開口部の組み合わせによって適合される。例えば、図３２は、本発明の一実施形態による、１つの極太ライン３２０４を含む複数の異なるサイズのライン３２０２、および共通グリッド３２１４上のビームアパーチャアレイの縦のピッチレイアウト３２０６（３つのアレイ３２０８、３２１０および３２１２）を示す。非常に幅広いライン３２０４は、縦方向に追加される３つの大型アパーチャ３２１６の組み合わせによってカットされる。図３２を見ると、複数のワイヤ３２０２は、破線ボックス（例えば、アパーチャ３２１６に対応する破線ボックス３２１８）で示される様々な開口部によってカットされるものとして示されていることを理解されたい。
【０１４０】
本発明の実施形態の第７の態様においては、電子ビームツールのためのユニバーサルカッタについて記載される。
【０１４１】
一実施形態において、高スループット電子ビームプロセスは、予め定められた値に等しい開口部の高さを有する単一（ユニバーサル）ＢＡＡが様々なラインピッチ／幅に使用可能なようにカットを定義することによって可能にされる。このような一実施形態において、開口部の高さは、最小ピッチレイアウトの半分がターゲットとされる。「開口部の高さ」という言及は、受け側ウェハ上で衝突されるスポットサイズを指し、ＢＡＡの物理的開口部を指すものではないことを理解されたい。なぜなら、物理的開口部（例えば、ミクロン規模）は、最終的にＢＡＡから生成されるスポットサイズ（例えば、ナノメートル規模）より実質的に大きいからである。特定の例において、開口部の高さは、最小レイアウトピッチＮ＝２０ｎｍに対して１０ｎｍである。このような場合、複数のピッチのレイアウト（例えば、Ｎ［２０］、Ｍ［３０］、Ｎ＊２［４０］、Ｎ＊３またはＭ＊２［６０］、Ｎ＊４［８０］、Ｍ＊３［９０］ｎｍ）等が、カットされてよい。カット／プラグの複数のトラックが予め定められたグリッド上に配置され、その場合、トラックの軸が予め定められた１次元（１Ｄ）グリッド上に、２つのＢＡＡ開口部間の中央で位置合わせされる場合、カットは要求されるＥＰＥ許容誤差の最小ピッチ／４（Ｎ／４）で行われてよい。各金属トラックの隣接は、ＥＰＥ要件＝ピッチ／４を満たす最小値で２つの開口部を露光させることによって中断される。
【０１４２】
一例において、図３３は、本発明の一実施形態による、複数の異なるサイズのライン３３０２、およびユニバーサルカッタのピッチのアレイ３３０４を示す。図３３を参照すると、特定の実施形態において、例えば８１９２個の開口部（そのうちの少数のみが図示されている）を有する１０ｎｍピッチのアレイ３３０４を有するＢＡＡがユニバーサルカッタとして使用される。共通グリッド３３０６上に示されているが、一実施形態において、複数のラインは実際にはグリッドに位置合わせされる必要は全くないことを理解されたい。当該実施形態において、間隔は複数のカッタ開口部によって区別される。
【０１４３】
より大まかに図３３を再び参照すると、ビームアパーチャアレイ３３０４は、複数のスタッガード方形ビーム開口部３３０８（例えば、８１９２個のスタッガード方形ビーム開口部）のアレイを含み、これは、スキャンが横方向３３１０に沿って実行される間に、縦方向にこれらの開口部の１または複数を連携して使用することによって、任意の幅のライン／ワイヤ３３０２をカットするように実装されてよい。唯一の制限は、隣接する複数のワイヤは、任意の個別のワイヤをカットするために、ＥＰＥの２倍であることである。一実施形態において、複数のワイヤは、ＢＡＡ３３０４からオンザフライで選択される複数のユニバーサルカッタ開口部３３０８の組み合わせによってカットされる。一例として、ライン３３１２は、ＢＡＡ３３０４の３つの開口部３３１４によってカットされる。別の例において、ライン３３１６は、ＢＡＡ３３０４の１１個の開口部３３１８によってカットされる。
【０１４４】
非ユニバーサルカッタとの比較のために、アレイ３３２０のグループが図３３に示されている。アレイ３３２０のグループはユニバーサルカッタには存在しないが、アレイ３３２０のグループに基づいて、ユニバーサルカッタを非ユニバーサルカッタと比較するために示されていることを理解されたい。 
【０１４５】
説明すると、他のビームアパーチャアレイ構成は、カットされるラインの中心線上で特に位置合わせされる複数の開口部を必要とする。代わりに、本明細書の一実施形態によるユニバーサルアパーチャアレイ技術は、位置合わせされていない中心線上の任意の幅のライン／ワイヤのユニバーサルカットを可能にする。さらに、ライン幅（および間隔）の変更はユニバーサルカッタによって適合される。それ以外の場合、他の技術のＢＡＡによって固定化されるであろう。従って、製造プロセスへの後の変更、または個々の回路のＲＣニーズに具体的に合わせたライン／ワイヤが許容されてよい。
【０１４６】
ピッチ／４のＥＰＥカバレッジ要件が満たされる限り、様々なライン／ワイヤは、ユニバーサルカッタのシナリオに正確に位置合わせされなくてよいことを理解されたい。唯一の制限は、以下の通り、カッタをＥＰＥ／４で調整した状態で、ライン間にＥＰＥ／２の距離を有すべく、十分な空間がライン間に設けられることである。図３４Ａは、本発明の一実施形態による、２つのライン３４０２および３４０４に対して参照されるユニバーサルカッタ３４００の２×ＥＰＥルールを示す。図３４Ａを参照すると、上部のラインのＥＰＥ３４０６および底部のラインのＥＰＥ３４０８は、ユニバーサルカッタホール３４１０のピッチに対応する２×ＥＰＥ幅を提供する。故に、開口部のピッチのルールは、２つのライン間の最小間隔に対応する。距離がこれより大きい場合、カッタは、あらゆる任意の幅のラインをカットするであろう。最小のホールサイズおよびピッチは、ラインの２×ＥＰＥにぴったり等しいことに留意されたい。
【０１４７】
一実施形態において、ユニバーサルカッタを使用することにより、もたらされる構造は、電子ビームによって生成される半導体サンプルにおいて、ランダムなワイヤ幅および配置を有することができる。しかしながら、直交するラインまたはフックがこのアプローチでは製造されないので、ランダムな配置は、依然として一方向として記載される。ユニバーサルカッタは、多くの異なるピッチおよび幅のカットに実装可能であり、例えば、カットおよびビアのために使用される電子ビームパターニング前にパターニングすることによってあらゆるものが製造可能である。比較として、上記のスタッガードアレイおよび３つのスタッガードアレイＢＡＡは、ピッチに対して固定された位置に関連付けられる。
【０１４８】
本発明の１または複数の実施形態によると、ユニバーサルカッタを用いるクロススキャン近接効果補正が実装される。このような実施形態は、製造プロセスに電子ビーム直接書き込み近接効果補正を提供してよい。
【０１４９】
説明すると、リソグラフィツールによりプリントされた特徴部の寸法に対する特徴部の密度のばらつきによる影響（近接誤差）が、リソグラフィ分野では定着している。このような近接誤差は、モデル化およびモデルベース補正によって補正されてよい。例えば、光リソグラフィのプロセスウェハへのレイアウトイメージの転写に使用されるマスク上のレイアウトを修正すべく、モデル化およびモデルベース補正を使用して、設計データのベースを修正可能である。電子ビームリソグラフィも近接効果を受ける。しかしながら、ＥＢＬはマスクレスリソグラフィなので、密度に依存する近接効果補正のための異なるアプローチが採用される必要がある。例えば、以下に記載のアプローチを実装し、１Ｄ  ＢＡＡの使用に基づき、電子ビーム直接書き込みリソグラフィシステムにおけるクロススキャンの寸法制御の問題を解決してよい。
【０１５０】
例示目的で視覚的に説明すると、図３４Ｂは、本発明の１または複数の実施形態による、カットされるライン格子上の１Ｄ  ＢＡＡ（左）および近接効果補正なしのプリントされた特徴部（右）を示す。
【０１５１】
図３４Ｂの左側部分を参照すると、１Ｄ  ＢＡＡ  ３４１１は、９ｎｍ／９ｎｍの典型的なライン幅／間隔（Ｌ／Ｓ）を有するライン３４１４（および間隔３４１５）上にある複数の開口部３４１２で構成される１Ｄスタッガードの縦のアレイである。ＢＡＡ  ３４１１の複数の開口部（スポットサイズ）３４１２の各々は、ステージスキャン方向３４１６に直交する方向のライン幅（９ｎｍ）に等しい寸法を有し、ステージスキャン方向３４１６に平行な方向にわずかに大きい寸法（例えば、１０ｎｍ）を有する。開口部３４１２は、単一の開口部がラインの半分および間隔の半分と重なるように、ライン３４１４からオフセットされている。故に、図３４Ｂの例において、ラインカットのために、各ラインは１０×９ｎｍの２つのアパーチャとマージン４．５ｎｍを備えた状態で関連付けられている。
【０１５２】
図３４Ｂの右側部分を参照すると、下方の２つの隣接するライン３４１８および３４２０が、ＢＡＡ  ３４１１を通る電子ビームの密な露光を使用するカットを受ける。もたらされるプリントカットは、適切なカットとして期待通り９ｎｍ（Ｙ方向）の露光で達成される。しかしながら、密度が疎の上方のライン３４２２にもたらされる結果は、７ｎｍ（Ｙ方向）のみのプリントされたカットを有し、電子ビームの露光が期待されるものの達成されない「キラーギャップ」が残されている。このような孤立した、すなわち密度が疎のラインカットの結果は、不適切なカットをもたらし得る。
【０１５３】
より大まかに図３４Ｂを参照すると、本例示は、１Ｄブランカアレイを用いてパターニングされる特徴部の寸法制御に対する近接効果の影響を示す視覚資料として供されている。具体的には、密度が疎の特徴部は、間隔が密接した特徴部より小さくプリントされる可能性があり、これは望ましくない。結果として、製品の機能および生産に影響を及ぼし得る寸法制御の問題が生じる。例えば、プリントされるキラーギャップの影響は、影響を受けるべきでない電気コンダクタンスに生じる可能性がある（例えば、金属相互接続製造の場合において）。
【０１５４】
図３４Ｂに関し記載のこのような近接効果を補正すべく、疎の状態の特徴部のサイズは、１Ｄ  ＢＡＡ上の対応するアパーチャが、ステージスキャン中に、密な特徴部に対する露光時間と比べ、より長い時間イメージに露光することを可能にすることによって増大されてよい。その結果、疎の特徴部および密な特徴部の寸法をステージスキャン方向に効果的に等しくする。しかしながら、ステージスキャンに対し垂直な方向には寸法は等しくされず（すなわち、「クロススキャン」方向には等しくされない）、キラーギャップの問題は未解決なままである。
【０１５５】
これと対照的に、本発明の１または複数の実施形態は、追加の第２のＢＡＡ（場合によっては、第３、第４等）を使用する。当該第２のＢＡＡは、同一のピッチを備えたアパーチャを有するが、アレイごとに異なるクロススキャン次元のアパーチャ寸法を有する。このような一実施形態において、ウェハ上にプリントされる「カット」の近接効果により導入される寸法に関するばらつきの大きさが許容レベルに低減される。
【０１５６】
図３４Ｃは、本発明の１または複数の実施形態による、カットされるライン格子上の第１の１Ｄ  ＢＡＡ（左）、同一ライン格子上の第２の１Ｄ  ＢＡＡ（右）、および近接効果補正ありのプリントされた特徴部（中央）を示す。
【０１５７】
図３４Ｃの左側部分を参照すると、第１の１Ｄ  ＢＡＡ  ３４３０は、９ｎｍ／９ｎｍの典型的なライン幅／間隔（Ｌ／Ｓ）を有するライン３４３２上にある１Ｄスタッガードの縦のアレイである。第１のＢＡＡの複数の開口部（スポットサイズ）３４３４の各々は、ステージスキャン方向３４３６に直交する方向のライン幅（９ｎｍ）に等しい寸法を有し、ステージスキャン方向３４３６に平行な方向にわずかに大きい寸法（例えば、１０ｎｍ）を有する。開口部は、単一の開口部がラインの半分および間隔の半分と重なるように、ラインからオフセットされている。一実施形態において、図３４Ｃの中央部分を参照すると、下方の２つの隣接するライン３４３８および３４４０が、第１のＢＡＡ  ３４３０を通る電子ビームの密な露光を使用するカットを受ける。もたらされるプリントカット３４４２は、適切なカットとして期待通り９ｎｍ（Ｙ方向）の露光で達成される。故に、図３４Ｃの例において、密なラインカットのために、各ラインは１０×９ｎｍの２つのアパーチャとマージン４．５ｎｍを備えた状態で関連付けられている。
【０１５８】
図３４Ｃの右側部分を参照すると、第２の１Ｄ  ＢＡＡ  ３４４２は、９ｎｍ／９ｎｍの典型的なライン幅／間隔（Ｌ／Ｓ）を有する同一ライン上にある１Ｄスタッガードの縦のアレイである。しかしながら、第２のＢＡＡ  ３４４２の複数の開口部（スポットサイズ）３４４４の各々は、ステージスキャン方向３４３６に直交する方向のライン幅より大きい寸法（例えば、９ｎｍのライン幅に対し１１ｎｍの開口部）を有し、ステージスキャン方向３４３６に平行な方向にわずかにより小さい寸法（例えば、１０ｎｍ）を有する。開口部は、単一の開口部がラインの半分より多くおよび間隔の半分より多くと重なるように、ラインからオフセットされている。一実施形態において、図３４Ｃの中央部分を再び参照すると、上方の密度が疎のライン３４４６が、第２のＢＡＡ  ３４４２を通る電子ビームの疎の露光を使用するカットを受ける。得られるプリントカットは、１１ｎｍ開口部寸法未満で、むしろ適切なカットとして要求される９ｎｍ（Ｙ方向）露光で達成される。故に、図３４Ｃの例において、密度が疎のラインのカットのために、各ラインは１０×１１ｎｍの２つのアパーチャとマージン３．５ｎｍを備えた状態で関連付けられている。
【０１５９】
第１のＢＡＡ  ３４３０および第２のＢＡＡ  ３４４２の両方を適用すべく、電子ビームツール内の単一コラムはＢＡＡ  ３４３０およびＢＡＡ  ３４４２の両方を含んでよいことを理解されたい。当該２つの異なるＢＡＡは、別々のコンポーネントとして、または当該２つのＢＡＡの２つのアレイを含む単一の統一コンポーネントとして含まれてよい。一実施形態において、両方のＢＡＡを使用するカットを実行すべく、各ＢＡＡ用に１つのスキャンといったように、複数のスキャンが使用される。別の実施形態においては、第１のＢＡＡと第２のＢＡＡとの間のリアルタイムの切り替えを伴う単一スキャンプロセスの中で両方のＢＡＡが使用される。
【０１６０】
より大まかに図３４Ｃを参照すると、第１のＢＡＡ（アレイ１）３４３０は密にレイアウトされた特徴部のプリントに使用され、第２のＢＡＡ（アレイ２）３４４２は孤立、すなわち疎にレイアウトされた特徴部のプリントに使用される。第２のＢＡＡ  ３４４２は第１のＢＡＡ  ３４３０のアパーチャのピッチと同じピッチを備えた複数のアパーチャを有するが、第２のＢＡＡ  ３４４２のアパーチャ寸法は、キラーギャップ形成をなくし、プリントされた特徴部の寸法をクロススキャン方向に等しくするのに必要な程度までクロススキャン次元で増大されている。
【０１６１】
故に、本明細書に記載の実施形態は、使用される特徴部が密、疎、または中程度密かに応じて、複数のＢＡＡ間の切り替えを可能にすることによって、電子ビーム直接書き込み制御システムに実装されてよい。一般的に、近接効果の程度および粒度が大きく、プリントされる寸法間の許容差が小さい場合、各々が同一のアパーチャピッチを有するが、クロススキャン方向におけるアパーチャ寸法が異なる２または２より多い１Ｄブランカアレイが採用可能である。上記実施形態のうちの１または複数の利点として、チップ上のトランジスタおよび相互接続の密度に対する大幅な改善を可能にすること、他のいかなる代替的なパターニングよりもはるかに低コストでウェハごとのチップ数を大きく増やすことを可能にすることが挙げられてよい。
【０１６２】
別の態様において、コーナー部の丸みは回析限界のイメージングシステムにより、コーナー部を有する特徴部をプリントする際につきものの結果である。ライン端部プルバック並びに性能および生産に関する問題をもたらし得る顕著なコーナー部の丸みが、光リソグラフィの近接効果補正方法によりマスク特徴部を修正する高度な近接効果補正方法を使用することにより、許容レベルまで低減される。本明細書に記載の１または複数の実施形態に関し、電子ビーム直接書き込み（ＥＢＤＷ）リソグラフィも近接効果を受けることを理解されたい。しかしながら、このようなリソグラフィはマスクレスであるので、コーナー部の丸みの近接効果補正には、異なるアプローチが使用される必要がある。本明細書に記載の１または複数の実施形態により、電子ビーム直接書き込みリソグラフィシステムのコーナー部の丸み制御の問題は、ＥＢＤＷプロセスツールの不可欠なコンポーネントとして１Ｄ  ＢＡＡで使用される各アパーチャのコーナー部の形状を変更することで対処される。
【０１６３】
図３４Ｄは、本発明の１または複数の実施形態による、（ａ）カットされるライン格子上の１Ｄ  ＢＡＡ、（ｂ）近接効果補正なしの（ａ）からプリントされた特徴部、（ｃ）カットされるライン格子上の複数の犬の立ち耳状の開口部を持つ１Ｄ  ＢＡＡ、（ｄ）近接効果補正ありの（ｃ）からプリントされた特徴部を示す。
【０１６４】
図３４Ｄの（ａ）部分を参照すると、１Ｄ  ＢＡＡ  ３４５０は、図３４Ｂに関し記載された９ｎｍ／９ｎｍの典型的なライン幅／間隔（Ｌ／Ｓ）を有するライン３４５２上の１Ｄスタッガードの縦のアレイである。ＢＡＡ  ３４５０の複数の開口部（スポットサイズ）３４５４の各々は、ステージスキャン方向３４５６に直交する方向のライン幅（９ｎｍ）に等しい寸法を有し、ステージスキャン方向３４５６に平行な方向にわずかに大きい寸法（例えば、１０ｎｍ）を有する。開口部３４５４は、単一の開口部がラインの半分および間隔の半分と重なるように、ライン３４５２からオフセットされている。故に、図３４Ｄの例の（ａ）部分において、ラインカットのために、各ラインは、１０×９ｎｍの２つのアパーチャとマージン４．５ｎｍを備えた状態で関連付けられている。図３４Ｄの（ｂ）部分を参照すると、ライン３４５２内のプリントされたカット３４５８は丸められたコーナー部を有している。結果的に、「キラーギャップ」が、電子ビーム露光が期待されるにも関わらず丸み付けに起因して達成されない箇所を形成する可能性がある。結果的に、不適切なカットにつながり得る。
【０１６５】
図３４Ｄの（ａ）部分と対照的に、図３４Ｄの（ｃ）部分を参照すると、１Ｄ  ＢＡＡ  ３４６０は、９ｎｍ／９ｎｍの典型的なライン幅／間隔（Ｌ／Ｓ）を有するライン３４６２上にある１Ｄスタッガードの縦のアレイである。しかしながら、ＢＡＡ  ３４６０の複数の開口部３４６４の各々は、犬の立ち耳状のコーナー部３４６５を有する。故に、一実施形態において、ユニバーサルカッタは各開口部が複数の犬の立ち耳状のコーナー部３４６５を有する、複数の開口部３４６４を有する。図３４Ｄの（ｃ）部分の具体例において、複数の開口部（スポットサイズ）３４６４は、（ａ）部分のＢＡＡ  ３４５０の複数の開口部の寸法に基づくが、変更されたコーナー部の形状３４６５を有している。図３４Ｄの（ｄ）部分を参照すると、ライン３４６２内のプリントされたカット３４６６は実質的に四角く切り落とされたコーナー部３４６７を有している。すなわち、犬の立ち耳状の開口部３４６５を使用してコーナー部の丸みに対する近接効果補正が達成され、実質的に四角いコーナー部３４６７を有するカット３４６６を最終的にプリントする。結果的に、キラーギャップ形成の可能性は大きく低減または減少される。
【０１６６】
図３４Ｅは、本発明の一実施形態による、ユニバーサルカッタのための開口部３４６４（例えば、図３４ＤのＢＡＡ  ３４６０のもの）の拡大図であり、開口部３４６４はコーナー部の丸み補正のための複数の犬の立ち耳状のコーナー部３４６５を有する。図３４Ｅを参照すると、例えばユニバーサルカッタのためのＢＡＡの開口部３４６４は中央のスポット部分３４７０を有するように視認できるが、別の場合には四角またはわずかに丸みのあるコーナー部を有していたであろう。しかしながら、当該開口部は、各コーナー部に犬の立ち耳状の特徴部３４６５を有するように修正されている。最終的にプリントされるイメージは方形または矩形であり、すなわちコーナー部の丸みの近接効果補正を有している。図３４Ｅの開口部３４６４等「開口部」という言及は、受け側ウェハ上で衝突されるスポットサイズを指し、ＢＡＡ３４６０の物理的開口部を指すものではないことを理解されたい。なぜなら、物理的開口部は、ＢＡＡから最終的に生成されるスポットサイズより実質的に大きいからである。
【０１６７】
図３４Ｄおよび図３４Ｅを大まかに参照すると、本明細書に記載の１または複数の実施形態により、直線的なアレイ（すなわち、図３４Ｄの（ａ）部分および（ｂ）部分）のイメージは、大きく丸められたコーナー部を有するパターンをウェハ上に生成する。しかしながら、開口部のコーナーの形状および領域を変更することで（例えば、各コーナーに図３４Ｄの（ｃ）部分および（ｄ）部分に示されるような「犬の耳」を追加することにより）アパーチャの形状を修正することにより、ウェハ上にプリントされるコーナー部の丸みの大きな低減がもたらされる。このようなコーナー部の丸み補正を実装することにより、プリントされる特徴部の寸法制御が大幅に改善できる。一実施形態における１つの考えられる有利な点としては、特定のテクノロジノードにおいて、より高密度なチップおよび／またはウェハごとにより多くのチップを製造できることである。
【０１６８】
本明細書におけるＢＡＡの開口部の犬の耳または犬の立ち耳状のコーナー部という言及は、プリントされるコーナー部をより丸みをなくした、より四角く切り落とされた状態（丸みが幾分少なくなる限り、完全に四角く切り落とされる必要はない）にする特徴部を一般的に指すよう使用されていることを理解されたい。いくつかの実施形態において、このような特徴部は本明細書で図示されるような、犬の耳のような外観を付与されるポイントである。しかしながら、他の実施形態においては、犬の立ち耳状のコーナー部は、ＢＡＡの正方形若しくは正方形に近い開口部または長方形若しくは長方形に近い開口部のコーナー部に追加された任意の追加の特徴部を指すために使用される。
【０１６９】
他の実施形態において、ＢＡＡの開口部のコーナー部に犬の立ち耳状の特徴部を含めることは、ユニバーサルカッタでないＢＡＡにも適用可能である。例えば、一実施形態において、電子ビームツールのための非ユニバーサルカッタのＢＡＡの開口部が犬の立ち耳状のコーナー部を有する。例えば、図３１および図３２を参照するとそのように図示はされていないものの、犬の立ち耳状のコーナー部が、例えばコーナー部の丸みの近接効果補正のためにそれら開口部またはアパーチャに含まれてよい。
【０１７０】
別の実施形態において、電子ビームツールのためのＢＡＡのスタッガードビームアレイ内の複数の開口部は複数の犬の立ち耳状のコーナー部を有する。例えば、図２０および図２１Ａを参照するとそのように図示はされていないものの、犬の立ち耳状のコーナー部が、例えばコーナー部の丸みの近接効果補正のためにそれら開口部またはアパーチャに含まれてよい。
【０１７１】
別の実施形態において、電子ビームツールのためのＢＡＡの３つのビームスタッガードビームアレイ内の複数の開口部は、複数の犬の立ち耳状のコーナー部を有する。例えば、図２２、２３、２５、２６、２７、２８、２９Ａおよび３０を参照すると、そのように図示はされていないものの、犬の立ち耳状のコーナー部が、例えばコーナー部の丸みの近接効果補正のためにそれら開口部またはアパーチャに含まれてよい。
【０１７２】
より大まかに本発明の実施形態の上記すべての態様を参照すると、ラインカット（またはプラグ）を有するラインを有し、関連付けられたビアを有するメタライゼーション層が基板の上方に製造されてよく、一実施形態においては、メタライゼーション層は前のメタライゼーション層の上方に製造されてよいことを理解されたい。一例として、図３５は、本発明の一実施形態による、前の層のメタライゼーション構造の平面図および対応する断面図を示す。図３５を参照すると、初期構造３５００は複数の金属ライン３５０２および複数の層間絶縁膜（ＩＬＤ）ライン３５０４で構成されるパターンを含む。初期構造３５００は、図３５に図示される通り、金属ラインが一定のピッチで離間され、一定の幅を有する状態で格子状パターンにパターニングされてよい。図示されていないが、ライン３５０２は当該ライン沿いの様々な箇所に中断部分（すなわち、カットまたはプラグ）を有してよい。パターンは例えば、上記のようなピッチ二分割またはピッチ四分割アプローチによって製造されてよい。ラインのいくつかは、断面図内に一例として示されるライン３５０２'のような下にあるビアと関連付けられてよい。
【０１７３】
一実施形態において、図３５の前のメタライゼーション構造上にメタライゼーション層を製造することは、構造３５００の上方にある層間絶縁膜（ＩＬＤ）材料の形成で開始する。その後、ハードマスク材料層がＩＬＤ層上に形成されてよい。ハードマスク材料層は、３５００のライン３５０２に直交する複数の一方向ラインで構成される格子を形成すべくパターニングされてよい。一実施形態において、一方向のハードマスクラインの格子は従来のリソグラフィ（例えば、フォトレジストおよび他の関連する層）を使用して製造され、上記のようなピッチ二分割、ピッチ四分割等のアプローチによって定義されるライン密度を有してよい。複数のハードマスクラインの格子は、下にあるＩＬＤ層の格子領域を露光された状態にする。金属ライン形成、ビア形成、およびプラグ形成のために最終的にパターニングされるのがＩＬＤ層のこれらの露光された部分である。例えば、一実施形態において、ビア位置は上記のようなＥＢＬを使用して露光されたＩＬＤの領域内でパターニングされる。当該パターニングは、レジスト層の形成、および複数のビア開口部位置を設けるための当該レジスト層のＥＢＬによるパターニングを含んでよく、当該ビア開口部位置はＩＬＤ領域にエッチングされてよい。上にあるハードマスクのラインは、オーバーラップでビアを露光されたＩＬＤの領域のみに規制するのに使用され得、オーバーラップは当該ハードマスクラインによって適合され、エッチングストップとして効果的に使用可能である。プラグ（またはカット）の位置も、別箇のＥＢＬプロセス工程において、上にあるハードマスクラインによって規制されるＩＬＤの露光領域にパターニングされてよい。カットまたはプラグの製造は、そこに製造される金属ラインを最終的に中断することになるＩＬＤの領域を効果的に確保する。その後、金属ラインがダマシンアプローチを使用して製造されてよく、そこでＩＬＤの露光された部分（ハードマスクライン間の部分であり、それらは「カット」中にパターニングされたレジスト層等のプラグに確保された層によって保護されていない部分）が部分的にリセスされる。リセスはビア位置をさらに拡張してよく、下にあるメタライゼーション構造からの金属ラインに開かれてよい。その後、部分的にリセスされたＩＬＤ領域は、例えば、めっきおよびＣＭＰプロセスにより金属で充填され（プロセスはビア位置の充填も含んでよい）、上にあるハードマスクライン間に金属ラインを設ける。ハードマスクラインは最終的に除去され、メタライゼーション構造が完成されてよい。ラインカット、ビア形成、および最終的なライン形成の上記順序は専ら一例として提供されていることを理解されたい。本明細書に記載のＥＢＬカットおよびビアを使用して、様々なプロセススキームが適合可能である。
【０１７４】
一実施形態において、詳細な説明全体にわたり使用される層間絶縁膜（ＩＬＤ）材料は、誘電または絶縁材料の層から構成される、または当該層を含む。好適な絶縁材料の例としては、限定はされないがシリコン酸化物（例えば、二酸化シリコン（ＳｉＯ２））、ドープされたシリコン酸化物、フッ化シリコン酸化物、炭素ドープされたシリコン酸化物、当技術分野において既知の様々な低誘電率誘電材料、およびこれらの組み合わせが含まれる。層間絶縁材料は、例えば化学蒸着（ＣＶＤ）、物理蒸着（ＰＶＤ）等の従来技術、または他の堆積方法によって形成されてよい。
【０１７５】
一実施形態において、相互接続材料も詳細な説明にわたり使用されているが、これは１または複数の金属、または他の導電性構造で構成される。銅線と、銅とその周囲のＩＬＤ材料との間の複数の障壁層を含んでも含まなくてもよい構造を使用することが一般的な例である。本明細書で使用される金属という用語は、複数の金属の合金、複数の金属の積層体、および複数の金属の他の組み合わせを含む。例えば、金属相互接続ラインは、障壁層、異なる金属または合金等の積層体を含んでよい。相互接続ラインは当該技術分野において、トレース、ワイヤ、ライン、金属または単に相互接続とも呼ばれることがある。
【０１７６】
一実施形態において、ハードマスク材料も詳細な説明にわたり使用されているが、これは層間絶縁材料とは異なる絶縁材料で構成される。いくつかの実施形態において、ハードマスク層は、シリコン窒化物（例えば、窒化シリコン）の層若しくはシリコン酸化物の層、若しくはそれら両方またはそれらの組み合わせを含む。他の好適な材料は、炭素ベースの材料を含んでよい。別の実施形態において、ハードマスク材料は金属種を含む。例えば、ハードマスクまたは他の上層材料は、チタンまたは別の金属の窒化物（例えば窒化チタン）の層を含んでよい。潜在的には、酸素等のより少ない量の他の材料がこれらの層の１または複数に含まれてよい。代替的に、特定の実装に応じて、当該技術分野で既知の他のハードマスク層が使用されてよい。ハードマスク層はＣＶＤ、ＰＶＤ、または他の堆積方法によって形成されてよい。
【０１７７】
図３５に関し記載された層および材料は通常、集積回路の下にあるデバイスレイヤ等の下にある半導体基板または構造の上または当該基板または構造の上方に形成されることを理解されたい。一実施形態において、下にある半導体基板は、集積回路の製造に使用される一般的なワークピースオブジェクトを表わす。半導体基板は通常、ウェハ若しくは他のシリコン部品または別の半導体材料を含む。好適半導体基板としては、限定はされないが単結晶シリコン、多結晶シリコンおよびシリオンオンインシュレータ（ＳＯＩ）に加え、他の半導体材料で形成される類似の基板が含まれる。半導体基板は製造ステージに応じて通常、トランジスタ、集積回路等を含む。基板はまた、半導体材料、金属、誘電体、ドーパントおよび、半導体基板に一般的に見られる他の材料を含んでよい。さらに、図３５に示される構造は、下にある下層レベルの相互接続層上に製造されてよい。
【０１７８】
別の実施形態において、ＥＢＬカットを使用して、集積回路のＰＭＯＳまたはＮＭＯＳデバイス等の半導体デバイスを製造してよい。このような一実施形態において、ＥＢＬカットを使用して、フィンベース構造またはトライゲート構造を形成するために最終的に使用される複数のアクティブ領域で構成される格子をパターニングする。別のこのような実施形態においては、ＥＢＬカットを使用して、ゲート電極の製造に最終的に使用されるポリ層等のゲート層をパターニングする。完成デバイスの一例として、図３６Ａおよび図３６Ｂは、本発明の一実施形態による、複数のフィンを有する非プレーナ型半導体デバイスの断面図および平面図（当該断面図のａ‐ａ'軸に沿って見た）をそれぞれ示す。
【０１７９】
図３６Ａを参照すると、半導体構造またはデバイス３６００は、基板３６０２から形成された非プレーナ型アクティブ領域（例えば、突出するフィン部分３６０４およびサブフィン領域３６０５を含むフィン構造）を絶縁領域３６０６内に含む。ゲートライン３６０８は、非プレーナ型アクティブ領域の突出部分３６０４の上方および絶縁領域３６０６の一部の上方に配置される。図示の通り、ゲートライン３６０８はゲート電極３６５０およびゲート絶縁層３６５２を含む。一実施形態において、ゲートライン３６０８はまた絶縁キャップ層３６５４を含んでよい。ゲートコンタクト３６１４および上にあるゲートコンタクトビア３６１６も上にある金属相互接続３６６０と共にこの図から見える。これらすべてが層間絶縁積層体または層間絶縁層３６７０内に配置されている。また図３６Ａの図から見えるゲートコンタクト３６１４は、一実施形態においては非プレーナ型アクティブ領域の上方ではなく、絶縁領域３６０６の上方に配置される。
【０１８０】
図３６Ｂを参照すると、ゲートライン３６０８が突出するフィン部分３６０４の上方に配置されて図示されている。突出するフィン部分３６０４にあるソースおよびドレイン領域３６０４Ａおよび３６０４Ｂがこの図から見える。一実施形態において、ソースおよびドレイン領域３６０４Ａおよび３６０４Ｂは、突出するフィン部分３６０４の元の材料がドープされた部分である。別の実施形態において、突出するフィン部分３６０４の材料は除去され、例えばエピタキシャル析出によって、別の半導体材料に置き換えられる。いずれの場合であっても、ソースおよびドレイン領域３６０４Ａおよび３６０４Ｂは、絶縁層３６０６の高さより下、すなわちサブフィン領域３６０５へと延びてよい。
【０１８１】
一実施形態において、半導体構造またはデバイス３６００は、限定はされないがｆｉｎＦＥＴまたはトライゲートデバイス等の非プレーナ型デバイスである。このような実施形態において、対応する半導体チャネル領域は３次元物体で構成されるか、または３次元物体で形成される。このような一実施形態において、ゲートライン３６０８のゲート電極スタックは、３次元物体の少なくとも上面と一組の側壁を囲む。
【０１８２】
本明細書に開示の実施形態を使用して、様々な異なるタイプの集積回路および／またはマイクロ電子デバイスを製造してよい。このような集積回路の例としては、限定はされないがプロセッサ、チップセットコンポーネント、グラフィックプロセッサ、デジタル信号プロセッサ、マイクロコントローラ等が含まれる。他の実施形態において、半導体メモリが製造されてよい。また、集積回路または他のマイクロ電子デバイスは当該技術分野で既知の様々な電子デバイスで使用されてよい。例えば、コンピュータシステム（例えば、デスクトップ、ラップトップ、サーバ）、携帯電話、パーソナル電子機器等においてである。集積回路は、バスおよびシステム内の他のコンポーネントを用いて連結されてよい。例えば、プロセッサは１または複数のバスによってメモリ、チップセット等に連結されてよい。潜在的に、プロセッサ、メモリ、およびチップセットの各々は本明細書に開示のアプローチを使用して製造されてよい。
【０１８３】
図３７は本発明の一実装による、コンピューティングデバイス３７００を示す。コンピューティングデバイス３７００はボード３７０２を収容する。ボード３７０２は、限定はされないがプロセッサ３７０４および少なくとも１つの通信チップ３７０６等の複数のコンポーネントを含んでよい。プロセッサ３７０４はボード３７０２に物理的および電気的に連結される。いくつかの実装において、少なくとも１つの通信チップ３７０６もボード３７０２に物理的および電気的に連結される。さらなる実装において、通信チップ３７０６はプロセッサ３７０４の一部である。
【０１８４】
コンピューティングデバイス３７００はその用途に応じて、ボード３７０２に物理的および電気的に連結されてもよく、されなくてもよい複数の他のコンポーネントを含んでよい。これら他のコンポーネントとしては、限定はされないが揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリ、グラフィックプロセッサ、デジタル信号プロセッサ、暗号プロセッサ、チップセット、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリ、オーディオコーデック、ビデオコーデック、電力増幅器、全地球測位システム（ＧＰＳ）デバイス、コンパス、加速度計、ジャイロスコープ、スピーカ、カメラ、および大容量記憶装置（ハードディスクドライブ、コンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ）等）が含まれる。
【０１８５】
通信チップ３７０６は、コンピューティングデバイス３７００間とのデータ転送のために無線通信を可能にする。「無線」という用語およびその派生語は、非固体媒体による変調電磁放射線を使用してデータを通信し得る回路、デバイス、システム、方法、技術、通信チャネル等を記載するために使用されることがある。当該用語は、関連デバイスが一切のワイヤを含まないことを示唆するものではないが、いくつかの実施形態によっては含まないこともあり得る。通信チップ３７０６は、限定はされないが、Ｗｉ−Ｆｉ（ＩＥＥＥ８０２．１１ファミリ）、ＷｉＭＡＸ（ＩＥＥＥ８０２．１６ファミリ）、ＩＥＥＥ８０２．２０、ロングタームエボリューション（ＬＴＥ）、Ｅｖ−ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ（登録商標）、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、これらの派生物並びに３Ｇ、４Ｇ、５Ｇおよびそれ以降の世代として指定された任意の他の無線プロトコルを含む多数の無線規格またはプロトコルのうちのいずれを実装してもよい。コンピューティングデバイス３７００は複数の通信チップ３７０６を含んでよい。例えば、第１の通信チップ３７０６はＷｉ‐Ｆｉ（登録商標）およびＢｌｕｅｔｏｏｔｈ（登録商標）のような近距離無線通信専用であってよく、第２の通信チップ３７０６はＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ（登録商標）、ＬＴＥ、Ｅｖ‐ＤＯ等のような長距離無線通信専用であってよい。
【０１８６】
コンピューティングデバイス３７００のプロセッサ３７０４は、プロセッサ３７０４内にパッケージ化された集積回路ダイを含む。本発明のいくつかの実装において、プロセッサの集積回路ダイは、本発明の実施形態の実装によるＣＥＢＬを使用して製造された１または複数の構造を含む。「プロセッサ」という用語は、レジスタおよび／またはメモリからの電子データを処理し、レジスタおよび／またはメモリに格納可能な他の電子データに当該電子データを変換する、任意のデバイスまたはデバイスの一部を指してよい。
【０１８７】
通信チップ３７０６はまた、通信チップ３７０６内にパッケージ化された集積回路ダイを含む。本発明の実施形態の別の実装によると、通信チップの集積回路ダイは本発明の実施形態の実装によりＣＥＢＬを使用して製造された１または複数の構造を含む。
【０１８８】
さらなる実装において、コンピューティングデバイス３７００内に収容された別のコンポーネントは、本発明の実施形態の実装によりＣＥＢＬを使用して製造された１または複数の構造を含む集積回路ダイを含んでよい。
【０１８９】
様々な実装において、コンピューティングデバイス３７００はラップトップ、ネットブック、ノートブック、ウルトラブック、スマートフォン、タブレット、携帯情報端末（ＰＤＡ）、ウルトラモバイルＰＣ、携帯電話、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、エンタテイメント制御ユニット、デジタルカメラ、携帯音楽プレイヤ、またはデジタルビデオレコーダであってよい。さらなる実装において、コンピューティングデバイス３７００は、データを処理する任意の他の電子デバイスであってよい。
【０１９０】
本発明の実施形態はコンピュータプログラム製品、またはソフトウェアとして提供されてよく、それらは格納された命令を有する機械可読媒体を含んでよく、当該命令は本発明の実施形態によるプロセスを実行するようにコンピュータシステム（または他の電子デバイス）をプログラムするために使用されてよい。一実施形態において、コンピュータシステムは、図４および／または図２４Ａ〜２４Ｃに関し記載されたような電子ビームツールに連結される。機械可読媒体は、機械（例えば、コンピュータ）で読み取り可能な形態で情報を格納または送信するための任意のメカニズムを含む。例えば、機械可読（例えば、コンピュータ可読）媒体としては、機械（例えば、コンピュータ）可読記憶媒体（例えば、リードオンリメモリ（「ＲＯＭ」、ランダムアクセスメモリ「ＲＡＭ」、磁気ディスク記憶媒体、光記憶媒体、フラッシュメモリデバイス等）、機械（例えば、コンピュータ）可読送信媒体（電気、光、音波または他の形態の伝搬信号（例えば、赤外線信号、デジタル信号等））等が含まれる。
【０１９１】
図３８は、例示的なコンピュータシステム３８００の形態としての機械の概略図を示し、コンピュータシステム３８００内で、例えば機械に対し、本明細書に記載の手法（エンドポイント検出等）のうちの任意の１または複数を実行させる命令セットが実行されてよい。代替の実施形態において、機械はローカルエリアネットワーク（ＬＡＮ）、イントラネット、エクストラネット、またはインターネットで他の機械に接続（例えばネットワーク接続）されてよい。機械は、クライアントサーバネットワーク環境内のサーバ若しくはクライアントマシンとして、または、ピアツーピア（若しくは分散）ネットワーク環境内のピアマシンとして動作してよい。機械は、パーソナルコンピュータ（ＰＣ）、タブレットＰＣ、セットトップボックス（ＳＴＢ）、携帯情報端末（ＰＤＡ）、携帯電話、ウェブ機器、サーバ、ネットワークルータ、スイッチ若しくはブリッジ、またはその機械によって実行されるアクションを指定する命令セット（シーケンシャルまたはそれ以外）を実行可能な任意の機械であってよい。さらに、単一の機械のみが図示されているが、「機械」という用語は、本明細書に記載の手法のうちの任意の１または複数を実行する命令セット（または複数の命令セット）を個別にまたは連携して実行する複数の機械（例えば、コンピュータ）の任意の集まりを含むものとしても解釈されるべきである。
【０１９２】
例示的なコンピュータシステム３８００は、プロセッサ３８０２、メインメモリ３８０４（例えば、リードオンリメモリ（ＲＯＭ）、フラッシュメモリ、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）またはＲａｍｂｕｓ  ＤＲＡＭ（ＲＤＲＡＭ）等のダイナミックランダムアクセスメモリ（ＤＲＡＭ）等）、スタティックメモリ３８０６（例えば、フラッシュメモリ、スタティックランダムアクセスメモリ（ＳＲＡＭ）等）、および二次メモリ３８１８（例えば、データストレージデバイス）を含み、これらは、バス３８３０を介して互いに通信する。
【０１９３】
プロセッサ３８０２は、マイクロプロセッサ、中央処理装置等の１または複数の汎用処理デバイスを表わす。より具体的には、プロセッサ３８０２は複合命令セットコンピューティング（ＣＩＳＣ）マイクロプロセッサ、縮小命令セットコンピューティング（ＲＩＳＣ）マイクロプロセッサ、超長命令語（ＶＩＪＷ）マイクロプロセッサ、他の命令セットを実装するプロセッサ、または複数の命令セットの組み合わせを実装するプロセッサであってよい。プロセッサ３８０２はまた、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、デジタル信号プロセッサ（ＤＳＰ）、ネットワークプロセッサ等の１または複数の特定用途向け処理デバイスであってよい。プロセッサ３８０２は、本明細書に記載の工程を実行するために処理ロジック３８２６を実行するよう構成される。 
【０１９４】
コンピュータシステム３８００はネットワークインタフェースデバイス３８０８をさらに含んでよい。コンピュータシステム３８００はまた、ビデオディスプレイユニット３８１０（例えば、液晶ディスプレイ（ＬＣＤ）、発光ダイオードディスプレイ（ＬＥＤ）、または陰極線チューブ（ＣＲＴ））、英数字入力デバイス３８１２（例えば、キーボード）、カーソル制御デバイス３８１４（例えば、マウス）、および信号生成デバイス３８１６（例えば、スピーカ）を含んでよい。
【０１９５】
二次メモリ３８１８は、機械アクセス可能記憶媒体（またはより具体的には、コンピュータ可読記憶媒体）３８３２を含んでよく、ここには、本明細書に記載の手法または機能のうちの任意の１または複数を具現化する１または複数の命令セット（例えば、ソフトウェア３８２２）が格納される。ソフトウェア３８２２はまた、コンピュータシステム３８００によるソフトウェアの実行中、メインメモリ３８０４内および／またはプロセッサ３８０２内に完全にまたは少なくとも部分的に存在してよく、メインメモリ３８０４およびプロセッサ３８０２はまた機械可読記憶媒体を構成する。ソフトウェア３８２２は、ネットワークインタフェースデバイス３８０８を介して、ネットワーク３８２０経由でさらに送信または受信されてよい。
【０１９６】
機械アクセス可能記憶媒体３８３２は例示的な一実施形態において単一の媒体として図示されているものの、「機械可読記憶媒体」という用語は、１または複数の命令セットを格納する単一の媒体または複数の媒体（例えば、集中若しくは分散データベースおよび／または関連キャッシュおよびサーバ）を含むものとして解されるべきである。「機械可読記憶媒体」という用語は、機械によって実行され、機械に対し本発明の手法のうちの任意の１または複数を実行させる命令セットを格納またはエンコード可能な任意の媒体を含むものとしても解釈されるべきである。従って、「機械可読記憶媒体」という用語は、限定はされないが固体メモリ並びに光媒体および磁気媒体を含むものとして解釈されるべきである。
【０１９７】
本発明の実施形態の実装は、半導体基板等の基板上で形成または実行されてよい。一実装において、半導体基板は、バルクシリコンまたはシリコンオンインシュレータサブストラクチャを使用して形成された結晶基板であってよい。他の実装において、半導体基板はシリコンと組み合わされても、組み合わされなくてもよい代替材料を使用して形成されてよく、これらとしては、限定されるものではないがゲルマニウム、インジウム、アンチモン、テルル化鉛、ヒ化インジウム、リン化インジウム、ガリウムヒ素、インジウムガリウムヒ素、アンチモン化ガリウム、またはＩＩＩ−Ｖ族若しくはＩＶ族材料の他の組み合わせが含まれる。ここでは基板を形成可能な材料の少数の例が記載されているものの、半導体デバイスを構築可能な基礎として機能し得るあらゆる材料が本発明の精神および範囲に属する。
【０１９８】
金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ、または単にＭＯＳトランジスタ）等の複数のトランジスタが基板上に製造されてよい。本発明の様々な実装において、ＭＯＳトランジスタはプレーナ型トランジスタ、非プレーナ型トランジスタ、またはそれら両方の組み合わせであってよい。非プレーナ型トランジスタは、ダブルゲートトランジスタおよびトライゲートトランジスタ等のＦｉｎＦＥＴトランジスタ、並びにナノリボントランジスタおよびナノワイヤトランジスタ等のラップアラウンドゲートトランジスタまたはオールアラウンドゲートトランジスタを含む。本明細書に記載の実装はプレーナ型トランジスタのみを示している可能性があるが、本発明は非プレーナ型トランジスタを使用しても実行可能であることに留意されたい。
【０１９９】
各ＭＯＳトランジスタは、少なくとも２つの層、ゲート絶縁層およびゲート電極層で形成されるゲートスタックを含む。ゲート絶縁層は１つの層または複数の層の積層体を含んでよい。１または複数の層は、酸化シリコン、二酸化シリコン（ＳｉＯ２）および／または高誘電率の誘電材料を含んでよい。高誘電率の誘電材料としては、ハフニウム、シリコン、酸素、チタン、タンタル、ランタン、アルミニウム、ジルコニウム、バリウム、ストロンチウム、イットリウム、鉛、スカンジウム、ニオビウム、および亜鉛等の元素が含まれてよい。ゲート絶縁層で使用可能な高誘電率材料の例としては、限定されるものではないが、酸化ハフニウム、ハフニウムシリコン酸化物、酸化ランタン、ランタンアルミニウム酸化物、酸化ジルコニウム、ジルコニウムシリコン酸化物、酸化タンタル、酸化チタン、バリウムストロンチウムチタン酸化物、バリウムチタン酸化物、ストロンチウムチタン酸化物、酸化イットリウム、酸化アルミニウム、鉛スカンジウムタンタル酸化物、およびニオブ酸鉛亜鉛が含まれる。いくつかの実施形態において、高誘電率材料が使用される場合、アニール処理がゲート絶縁層に行われ、その品質を上げてよい。
【０２００】
ゲート電極層はゲート絶縁層上に形成され、トランジスタがＰＭＯＳトランジスタにされるかＮＭＯＳトランジスタにされるかに応じて、少なくとも１つのＰ型仕事関数の金属またはＮ型仕事関数の金属で構成されてよい。いくつかの実装において、ゲート電極層は、２または２より多い金属層の積層体で構成されてよく、その場合、１または複数の金属層は仕事関数金属層であり、少なくとも１つの金属層は金属充填層である。
【０２０１】
ＰＭＯＳトランジスタの場合、ゲート電極に使用可能な金属としては、限定はされないが、ルテニウム、パラジウム、プラチナ、コバルト、ニッケル、および導電性の金属酸化物、例えばルテニウム酸化物が含まれる。Ｐ型金属層は、約４．９ｅＶから約５．２ｅＶの間の仕事関数を持つＰＭＯＳゲート電極の形成を可能にするであろう。ＮＭＯＳトランジスタの場合、ゲート電極に使用可能な金属としては、限定はされないが、ハフニウム、ジルコニウム、チタン、タンタル、アルミニウム、これらの金属の合金、並びにハフニウム炭化物、ジルコニウム炭化物、チタン炭化物、タンタル炭化物、およびアルミニウム炭化物等、これらの金属の炭化物が含まれる。Ｎ型金属層は、約３．９ｅＶから約４．２ｅＶの間の仕事関数を持つＮＭＯＳゲート電極の形成を可能にするであろう。
【０２０２】
いくつかの実装において、ゲート電極は基板の表面に対し実質的に平行な底部および基板の上面に対し実質的に垂直な２つの側壁部を有する「Ｕ」字形構造で構成されてよい。別の実装においては、ゲート電極を形成する金属層のうちの少なくとも１つは単に、基板の上面に対し実質的に平行で、基板の上面に対し実質的に垂直な複数の側壁部を含まないプレーナ型レイヤであってよい。本発明のさらなる実装において、ゲート電極はＵ字形構造と、プレーナ型、すなわち非Ｕ形構造との組み合わせで構成されてよい。例えば、ゲート電極は１または複数のプレーナ型の非Ｕ字形の層上に形成された１または複数のＵ字形金属層で構成されてよい。
【０２０３】
本発明のいくつかの実装において、ゲートスタックを囲む側壁スペーサのペアが、ゲートスタックの対向する側に形成されてよい。これら側壁スペーサは、窒化シリコン、酸化シリコン、炭化シリコン、炭素がドープされた窒化シリコン、およびシリコン酸窒化物等の材料から形成されてよい。側壁スペーサを形成するためのプロセスは当該技術分野において周知であり、一般的には堆積およびエッチングプロセスの段階を含む。代替的な実装においては、スペーサの複数のペアが使用されてよく、例えば側壁スペーサの２つのペア、３つのペア、または４つのペアがゲートスタックの対向する側に形成されてよい。
【０２０４】
当技術分野において周知なように、ソースおよびドレイン領域は、各ＭＯＳトランジスタのゲートスタックに隣接する基板内に形成される。ソースおよびドレイン領域は一般的に、注入／拡散プロセスまたはエッチング／堆積プロセスのいずれかを使用して形成される。前者のプロセスでは、ホウ素、アルミニウム、アンチモン、リンまたはヒ素等のドーパントが基板にイオン注入され、ソースおよびドレイン領域が形成されてよい。ドーパントを活性化させ、ドーパントを基板のさらに奥に拡散させるアニール処理が通常、イオン注入プロセスの後に続く。後者のプロセスでは、ソースおよびドレイン領域の位置にリセスを形成すべく、基板はまずエッチングされてよい。次にエピタキシャル析出プロセスが行われてよく、ソースおよびドレイン領域を製造するために使用される材料でリセスを埋める。いくつかの実装において、ソースおよびドレイン領域は、シリコンゲルマニウムまたは炭化ケイ素等のシリコン合金を使用して製造されてよい。いくつかの実装において、エピタキシャル堆積シリコン合金は、ホウ素、ヒ素またはリン等のドーパントを用いてインサイチュにドープされてよい。さらなる実施形態において、ソースおよびドレイン領域は、ゲルマニウム若しくはＩＩＩ−Ｖ族材料または合金等の１または複数の代替的な半導体材料を使用して形成されてよい。さらなる実施形態において、金属および／または合金の１または複数の層が使用され、ソースおよびドレイン領域が形成されてよい。
【０２０５】
１または複数の層間絶縁膜（ＩＬＤ）が、ＭＯＳトランジスタの上方に堆積される。ＩＬＤ層は低誘電率誘電材料等、集積回路構造でのその適用可能性で知られる誘電材料を使用して形成されてよい。使用可能な誘電材料の例としては、限定はされないが、二酸化シリコン（ＳｉＯ２）、炭素ドープされた酸化物（ＣＤＯ）、窒化シリコン、パーフルオロシクロブタンまたはポリテトラフルオロエチレン等の有機ポリマ、フルオロケイ酸ガラス（ＦＳＧ）、およびシルセスキオキサン、シロキサン、若しくは有機シリケートガラス等の有機シリケートが含まれる。ＩＬＤ層はそれらの誘電率をさらに下げるために、複数の孔またはエアギャップを含んでよい。
【０２０６】
図３９は、本発明の１または複数の実施形態を含むインタポーザ３９００を示す。インタポーザ３９００は、第１の基板３９０２を第２の基板３９０４につなぐために使用される介在基板である。第１の基板３９０２は例えば、集積回路ダイであってよい。第２の基板３９０４は例えば、メモリモジュール、コンピュータマザーボード、または別の集積回路ダイであってよい。一般的に、インタポーザ３９００の目的は、接続をより広いピッチに広げること、または接続を異なる接続に変更することである。例えば、インタポーザ３９００は集積回路ダイをボールグリッドアレイ（ＢＧＡ）３９０６に連結してよく、ボールグリッドアレイ（ＢＧＡ）３９０６はその後、第２の基板３９０４に連結可能である。いくつかの実施形態において、第１の基板３９０２および第２の基板３９０４は、インタポーザ３９００の対向する側に取り付けられる。他の実施形態において、第１の基板３９０２および第２の基板３９０４はインタポーザ３９００の同一側に取り付けられる。さらなる複数の実施形態において、３つまたは３つより多い基板がインタポーザ３９００を介して相互接続される。
【０２０７】
インタポーザ３９００は、エポキシ樹脂、グラスファイバ強化エポキシ樹脂、セラミック材料、またはポリイミド等のポリマ材料で形成されてよい。さらなる複数の実装において、インタポーザは代替的な剛性または可撓性のある材料で形成されてよく、これら材料としては、シリコン、ゲルマニウム並びに他のＩＩＩ−Ｖ族およびＩＶ族材料等の半導体基板での使用について上記したものと同一の材料が含まれてよい。
【０２０８】
インタポーザは、複数の金属相互接続３９０８、および限定ではないがスルーシリコンビア（ＴＳＶ）３９１２を含む複数のビア３９１０を含んでよい。インタポーザ３９００はパッシブデバイスおよびアクティブデバイスの両方を含む、複数の埋め込みデバイス３９１４をさらに含んでよい。そのような複数のデバイスとしては限定ではないが、コンデンサ、デカップリングコンデンサ、抵抗、インダクタ、ヒューズ、ダイオード、トランス、センサ、および静電放電（ＥＳＤ）デバイスが含まれる。無線周波数（ＲＦ）デバイス、電力増幅器、電力管理デバイス、アンテナ、アレイ、センサ、およびＭＥＭＳデバイス等のより複雑な複数のデバイスも、インタポーザ３９００上に形成されてよい。
【０２０９】
本発明の実施形態により、本明細書に開示される装置またはプロセスが、インタポーザ３９００の製造において使用されてよい。
【０２１０】
図４０は、本発明の一実施形態による、コンピューティングデバイス４０００を示す。コンピューティングデバイス４０００は複数のコンポーネントを含んでよい。一実施形態において、これらのコンポーネントは１または複数のマザーボードに取り付けられる。代替的な実施形態においては、これらのコンポーネントは、マザーボードではなく、単一のシステムオンチップ（ＳｏＣ）ダイ上に製造される。コンピューティングデバイス４０００における複数のコンポーネントとしては限定ではないが、集積回路ダイ４００２および少なくとも１つの通信チップ４００８が含まれる。いくつかの実装において、通信チップ４００８は集積回路ダイ４００２の一部として製造される。集積回路ダイ４００２は、埋め込みＤＲＡＭ（ｅＤＲＡＭ）またはスピントランスファートルクメモリ（ＳＴＴＭまたはＳＴＴＭ‐ＲＡＭ）等の技術によって提供可能な、しばしばキャッシュメモリとして使用されるオンダイメモリ４００６に加え、ＣＰＵ４００４を含んでよい。
【０２１１】
コンピューティングデバイス４０００は、マザーボードに物理的および電気的に連結されてよい、またはされなくてもよい、またはＳｏＣダイ内に製造されてよい、またはされなくてもよい複数の他のコンポーネントを含んでよい。これらの他のコンポーネントとしては限定ではないが、揮発性メモリ４０１０（例えば、ＤＲＡＭ）、不揮発性メモリ４０１２（例えば、ＲＯＭまたはフラッシュメモリ）、グラフィック処理ユニット４０１４（ＧＰＵ）、デジタル信号プロセッサ４０１６、暗号プロセッサ４０４２（ハードウェア内で暗号アルゴリズムを実行する特殊プロセッサ）、チップセット４０２０、アンテナ４０２２、ディスプレイ若しくはタッチスクリーンディスプレイ４０２４、タッチスクリーンコントローラ４０２６、バッテリ４０２９若しくは他の電源、電力増幅器（不図示）、全地球測位システム（ＧＰＳ）デバイス４０２８、コンパス４０３０、モーションコプロセッサ若しくはセンサ４０３２（加速度計、ジャイロスコープおよびコンパスを含んでよい）、スピーカ４０３４、カメラ４０３６、ユーザ入力デバイス４０３８（キーボード、マウス、スタイラス、およびタッチパッド等）、および大容量記憶装置４０４０（ハードディスクドライブ、コンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ）等）が含まれる。
【０２１２】
通信チップ４００８は、コンピューティングデバイス４０００への、およびコンピューティングデバイス４０００からのデータ転送のための無線通信を可能にする。「無線」という用語およびその派生語は、非固体媒体による変調電磁放射線を使用してデータを通信し得る回路、デバイス、システム、方法、技術、通信チャネル等を記載するために使用されることがある。当該用語は、関連デバイスが一切のワイヤを含まないことを示唆するものではないが、いくつかの実施形態によっては含まないこともあり得る。通信チップ４００８は、限定はされないが、Ｗｉ−Ｆｉ（ＩＥＥＥ８０２．１１ファミリ）、ＷｉＭＡＸ（ＩＥＥＥ８０２．１６ファミリ）、ＩＥＥＥ８０２．２０、ロングタームエボリューション（ＬＴＥ）、Ｅｖ−ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ（登録商標）、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、これらの派生物並びに３Ｇ、４Ｇ、５Ｇおよびそれ以降の世代として指定された任意の他の無線プロトコルを含む多数の無線規格またはプロトコルのうちのいずれを実装してもよい。コンピューティングデバイス４０００は複数の通信チップ４００８を含んでよい。例えば、第１の通信チップ４００８はＷｉ‐Ｆｉ（登録商標）およびＢｌｕｅｔｏｏｔｈ（登録商標）のような近距離無線通信専用であってよく、第２の通信チップ４００８はＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ（登録商標）、ＬＴＥ、Ｅｖ‐ＤＯ等のような長距離無線通信専用であってよい。
【０２１３】
コンピューティングデバイス４０００のプロセッサ４００４は、本発明の実施形態の実装によるＣＥＢＬを使用して製造された１または複数の構造を含む。「プロセッサ」という用語は、レジスタおよび／またはメモリからの電子データを処理し、レジスタおよび／またはメモリに格納可能な他の電子データに当該電子データを変換する、任意のデバイスまたはデバイスの一部を指してよい。
【０２１４】
通信チップ４００８はまた、本発明の実施形態の実装によるＣＥＢＬを使用して製造された１または複数の構造を含んでよい。
【０２１５】
さらなる実施形態において、コンピューティングデバイス４０００内に収容される別のコンポーネントは、本発明の実施形態の実装によるＣＥＢＬを使用して製造された１または複数の構造を含んでよい。
【０２１６】
様々な実装において、コンピューティングデバイス４０００はラップトップコンピュータ、ネットブックコンピュータ、ノートブックコンピュータ、ウルトラブックコンピュータ、スマートフォン、タブレット、携帯情報端末（ＰＤＡ）、ウルトラモバイルＰＣ、携帯電話、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、エンタテイメント制御ユニット、デジタルカメラ、携帯音楽プレイヤ、またはデジタルビデオレコーダであってよい。さらなる実装において、コンピューティングデバイス４０００は、データを処理する任意の他の電子デバイスであってよい。
【０２１７】
要約の内容を含む、本発明の実施形態の図示された実装についての上記記載は網羅的であることを意図せず、または本発明を開示されたまさにその形態に限定することを意図していない。本発明の具体的な実装および本発明のための例が例示目的のために本明細書に記載されているものの、当業者が想起するように、様々な均等な修正を本発明の範囲内でなし得る。
【０２１８】
これらの修正は上記の詳細な説明に照らして本発明になされ得る。以下の特許請求の範囲で使用される用語は、本発明を明細書および特許請求の範囲に開示された具体的な実装に限定するために解釈されるべきではない。本発明の範囲は専ら以下の特許請求の範囲によって判断されるべきであり、特許請求の範囲はクレーム解釈の確立された理論に従い解釈されるものとする。
【０２１９】
一実施形態において、電子ビーム直接書き込みリソグラフィツールのためのコラムは、アレイ方向沿いのピッチを有する複数の開口部で構成されるスタッガードアレイを含む第１のブランカアパーチャアレイ（ＢＡＡ）を含む。アレイ方向はスキャン方向と直交する。各開口部は、アレイ方向の第１の寸法を有する。コラムはまた、アレイ方向沿いのピッチを有する複数の開口部で構成されるスタッガードアレイを含む第２のＢＡＡを含む。各開口部は、アレイ方向の第２の寸法を有し、第２の寸法は第１の寸法より大きい。
【０２２０】
一実施形態において、第１のＢＡＡの各開口部は、スキャン方向に平行な寸法を有し、第２のＢＡＡの各開口部はスキャン方向に平行な寸法を有する。
【０２２１】
一実施形態において、第１のＢＡＡは複数の密なラインをカットするためのものであり、第２のＢＡＡは複数の密度が疎のラインをカットするためのものである。
【０２２２】
一実施形態において、第１のＢＡＡは複数の密なビアを形成するためのものであり、第２のＢＡＡは複数の密度が疎のビアを形成するためのものである。
【０２２３】
一実施形態において、第１のＢＡＡおよび第２のＢＡＡのピッチは、スキャン方向に平行な方向の複数のラインのターゲットパターンの最小ピッチレイアウトの半分に対応する。
【０２２４】
一実施形態において、第１のＢＡＡおよび第２のＢＡＡは、薄いシリコンスライス内の複数のアパーチャとして形成される。
【０２２５】
一実施形態において、第１のＢＡＡおよび第２のＢＡＡのアパーチャのうちの１または複数は、周囲に金属を有する。
【０２２６】
一実施形態において、第１のＢＡＡおよび第２のＢＡＡの複数の開口部の各々は、複数の犬の立ち耳状のコーナー部を有する。
【０２２７】
一実施形態において、半導体構造のためのパターンを形成する方法が、基板の上方に複数の平行ラインのパターンを形成する段階を含む。方法はまた、電子ビームツールのスキャン方向に平行な複数の平行ラインのパターンをもたらすべく、基板を電子ビームツールで位置合わせする段階を含む。電子ビームツールはブランカアパーチャアレイ（ＢＡＡ）を有するコラムを含む。ＢＡＡはアレイ方向沿いのピッチを有する複数の開口部で構成される第１のスタッガードアレイを含み、アレイ方向はスキャン方向に直交し、各開口部はアレイ方向の第１の寸法を有する。ＢＡＡはまた、アレイ方向沿いのピッチを有する複数の開口部で構成される第２のスタッガードアレイを含み、各開口部はアレイ方向の第２の寸法を有し、第２の寸法は第１の寸法より大きい。方法はまた、ＢＡＡの第１のスタッガードアレイまたは第２のスタッガードアレイから１つのアレイを選択する段階を含む。方法はまた、基板をスキャン方向沿いにスキャンしつつ、複数の平行ラインのパターン内または複数の平行ラインのパターンの上方に、複数のカットまたは複数のビアのパターンを形成する段階を含む。
【０２２８】
一実施形態において、ＢＡＡの第１のスタッガードアレイまたは第２のスタッガードアレイから１つのアレイを選択する段階は、電子ビームツールのコラムの偏向部を使用する段階を含む。
【０２２９】
一実施形態において、複数の平行なラインのパターンを形成する段階は、ピッチ二分割またはピッチ四分割の技術を使用する段階を含む。
【０２３０】
一実施形態において、複数のカットまたは複数のビアのパターンを形成する段階は、フォトレジスト材料の層の複数の領域を露光する段階を含む。
【０２３１】
一実施形態において、電子ビームツールのためのコラムは、電子ビームを供給するための電子ソースを含む。コラムはまた、電子ビームのビームの経路沿いの電子ソースに連結された規制アパーチャを含む。コラムはまた、電子ビームのビームの経路沿いの規制アパーチャに連結された高アスペクト比照明光学系を含む。コラムはまた、電子ビームのビームの経路沿いの高アスペクト比照明光学系に連結された成形アパーチャを含む。コラムはまた、電子ビームのビームの経路沿いの成形アパーチャに連結されたブランカアパーチャアレイ（ＢＡＡ）を含む。ＢＡＡはアレイ方向沿いのピッチを有する複数の開口部で構成される第１のスタッガードアレイを含み、各開口部はアレイ方向の第１の寸法を有する。ＢＡＡはまたアレイ方向沿いのピッチを有する複数の開口部で構成される第２のスタッガードアレイを含み、各開口部はアレイ方向の第２の寸法を有し、第２の寸法は第１の寸法より大きい。コラムはまた、電子ビームのビームの経路沿いのＢＡＡに連結された最終アパーチャを含む。コラムはまた、電子ビームを受けるためのサンプルステージを含む。サンプルステージのスキャン方向は、ＢＡＡのアレイ方向に直交する方向沿いである。
【０２３２】
一実施形態において、コラムはさらに、第１のスタッガードアレイまたは第２のスタッガードアレイのうちの１つから選択するための偏向部を含む。
【０２３３】
一実施形態において、成形アパーチャは１次元成形アパーチャである。
【０２３４】
一実施形態において、ＢＡＡの第１のスタッガードアレイの各開口部はスキャン方向に平行な寸法を有し、ＢＡＡの第２のスタッガードアレイの各開口部はスキャン方向に平行な寸法を有する。
【０２３５】
一実施形態において、ＢＡＡの第１のスタッガードアレイは複数の密なラインをカットするためのものであり、ＢＡＡの第２のスタッガードアレイは複数の密度が疎のラインをカットするためのものである。
【０２３６】
一実施形態において、ＢＡＡの第１のスタッガードアレイは複数の密なビアを形成するためのものであり、ＢＡＡの第２のスタッガードアレイは複数の密度が疎のビアを形成するためのものである。
【０２３７】
一実施形態において、ＢＡＡの第１のスタッガードアレイおよび第２のスタッガードアレイの各々のピッチは、スキャン方向に平行な方向の複数のラインのターゲットパターンの最小ピッチレイアウトの半分に対応する。
【０２３８】
一実施形態において、ＢＡＡの第１のスタッガードアレイおよび第２のスタッガードアレイは、薄いシリコンスライス内の複数のアパーチャとして形成される。
【０２３９】
一実施形態において、ＢＡＡの第１のスタッガードアレイおよび第２のスタッガードアレイのアパーチャのうちの１または複数は、周囲に金属を有する。
【０２４０】
一実施形態において、金属は電子ビームの一部をコラム内に収容されたファラデーカップまたはブランキングアパーチャへと通過または誘導するための１または複数の電極を含む。
【図１Ａ】
0006537593.tif 000002
【図１Ｂ】
0006537593.tif 000003
【図２（ａ）】
0006537593.tif 000004
【図２（ｂ）】
0006537593.tif 000005
【図２（ｃ）】
0006537593.tif 000006
【図２（ｄ）】
0006537593.tif 000007
【図２（ｅ）】
0006537593.tif 000008
【図２（ｆ）】
0006537593.tif 000009
【図３（ａ）】
0006537593.tif 000010
【図３（ｂ）】
0006537593.tif 000011
【図３（ｃ）】
0006537593.tif 000012
【図３（ｄ）】
0006537593.tif 000013
【図３（ｅ）】
0006537593.tif 000014
【図４】
0006537593.tif 000015
【図５】
0006537593.tif 000016
【図６】
0006537593.tif 000017
【図７（Ａ）】
0006537593.tif 000018
【図７（Ｂ）】
0006537593.tif 000019
【図７（Ｃ）】
0006537593.tif 000020
【図７（Ｄ）】
0006537593.tif 000021
【図８】
0006537593.tif 000022
【図９】
0006537593.tif 000023
【図１０】
0006537593.tif 000024
【図１１】
0006537593.tif 000025
【図１２】
0006537593.tif 000026
【図１３】
0006537593.tif 000027
【図１４】
0006537593.tif 000028
【図１５】
0006537593.tif 000029
【図１６】
0006537593.tif 000030
【図１７】
0006537593.tif 000031
【図１８】
0006537593.tif 000032
【図１９】
0006537593.tif 000033
【図２０】
0006537593.tif 000034
【図２１Ａ】
0006537593.tif 000035
【図２１Ｂ】
0006537593.tif 000036
【図２２】
0006537593.tif 000037
【図２３】
0006537593.tif 000038
【図２４Ａ】
0006537593.tif 000039
【図２４Ｂ】
0006537593.tif 000040
【図２４Ｃ】
0006537593.tif 000041
【図２５】
0006537593.tif 000042
【図２６】
0006537593.tif 000043
【図２７】
0006537593.tif 000044
【図２８】
0006537593.tif 000045
【図２９Ａ】
0006537593.tif 000046
【図２９Ｂ】
0006537593.tif 000047
【図３０】
0006537593.tif 000048
【図３１】
0006537593.tif 000049
【図３２】
0006537593.tif 000050
【図３３】
0006537593.tif 000051
【図３４Ａ】
0006537593.tif 000052
【図３４Ｂ】
0006537593.tif 000053
【図３４Ｃ】
0006537593.tif 000054
【図３４Ｄ】
0006537593.tif 000055
【図３４Ｅ】
0006537593.tif 000056
【図３５】
0006537593.tif 000057
【図３６Ａ】
0006537593.tif 000058
【図３６Ｂ】
0006537593.tif 000059
【図３７】
0006537593.tif 000060
【図３８】
0006537593.tif 000061
【図３９】
0006537593.tif 000062
【図４０】
0006537593.tif 000063