(57)【特許請求の範囲】
【請求項１】
切り替え回路と、画素と、読み出し回路と、比較回路と、を有し、
前記切り替え回路は、第１の配線と第２の配線とに電気的に接続され、
前記読み出し回路は、前記第１の配線と前記第２の配線とに電気的に接続され、
前記画素は、光電変換素子と、第１乃至第４のトランジスタと、を有し、
前記光電変換素子は、前記第１のトランジスタのソースまたはドレインの一方、および前記第２のトランジスタのソースまたはドレインの一方と電気的に接続され、
前記第１のトランジスタのソースまたはドレインの他方は、前記第３のトランジスタのゲートと電気的に接続され、
前記第２のトランジスタのソースまたはドレインの他方は、前記第４のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのソースまたはドレインの一方は、前記第１の配線と電気的に接続され、
前記第４のトランジスタのソースまたはドレインの一方は、前記第２の配線と電気的に接続され、
前記読み出し回路は、前記第３のトランジスタのソースまたはドレインの他方、および前記第４のトランジスタのソースまたはドレインの他方と電気的に接続され、
前記画素が撮像した第１の撮像データに応じたアナログ値の出力電圧をデジタルデータに変換する第１のモードと、前記画素が撮像した基準の撮像データと、前記画素が撮像した第２の撮像データとの差分を検出し、差分がある場合は前記第１のモードに遷移する第２のモードとを有し、
第１のモードでは、前記第３のトランジスタのゲートに、前記光電変換素子を用いて撮像した前記第１の撮像データを書き込み、前記第１の撮像データに応じた前記出力電圧を前記読み出し回路に出力し、
第２のモードでは、前記光電変換素子を用いて撮像した前記基準の撮像データを前記第３のトランジスタのゲートに書き込み、前記光電変換素子を用いて撮像した前記第２の撮像データを前記第４のトランジスタのゲートに書き込み、前記比較回路により前記基準の撮像データと前記第２の撮像データを比較する、撮像装置。
【請求項２】
請求項１において、
前記画素は、第５のトランジスタおよび第６のトランジスタを有し、
前記第５のトランジスタのソースまたはドレインの一方は、前記第３のトランジスタのソースまたはドレインの他方と電気的に接続され、
前記第５のトランジスタのソースまたはドレインの他方は、前記読み出し回路と電気的に接続され、
前記第６のトランジスタのソースまたはドレインの一方は、前記第４のトランジスタのソースまたはドレインの他方と電気的に接続され、
前記第６のトランジスタのソースまたはドレインの他方は、前記読み出し回路と電気的に接続される、撮像装置。
【請求項３】
請求項１または２において、
前記画素は、第７のトランジスタを有し、
前記第７のトランジスタのソースまたはドレインの一方は、前記光電変換素子と電気的に接続され、
前記第７のトランジスタのソースまたはドレインの他方は、リセット電圧を与える配線と電気的に接続される、撮像装置。
【請求項４】
請求項１乃至３のいずれか一において、
前記第１のトランジスタは、チャネル形成領域に酸化物半導体を有し、
前記第２のトランジスタは、チャネル形成領域に酸化物半導体を有する、撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、撮像装置および電子機器に関する。
【０００２】
なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、撮像装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
【背景技術】
【０００３】
撮像装置は、様々な電子機器に搭載されている。また撮像装置は、電子機器の他、監視カメラ等、用途が拡大している。今後も需要が見込まれることから、研究開発が活発である（例えば特許文献１、２を参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許出願公開第２００３／００５２３２４号明細書
【特許文献２】米国特許出願公開第２０１１／０２０４３７１号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述したように、撮像装置等には、多数の構成が存在する。それぞれの構成には一長一短があり、状況に応じて適当な構成が選択される。従って、新規な構成の撮像装置等が提案できれば、選択の自由度を向上させることにつながる。
【０００６】
本発明の一態様は、新規な撮像装置等を提供することを課題の一とする。
【０００７】
また撮像装置の用途には、電子機器に搭載して撮像する用途の他、監視カメラの用途がある。監視カメラ等の場合、防犯のため、侵入者を発見した時にアラームを鳴らすというシステムが考えられる。具体的には、ＣＭＯＳイメージセンサで撮像した監視区域内に侵入者がいない状態での撮像画像の撮像データと、現時点での撮像画像の撮像データと、を比較する画像処理を行い、違いがあった場合に判定信号を発生するといった構成が考えられる。
【０００８】
上記画像処理を行う場合、まず、ＣＭＯＳイメージセンサの各画素のデータを読み出して、Ａ／Ｄ変換によりデジタルデータに変換する。続いて、当該デジタルデータをコンピュータに取り込み、コンピュータ上で画像処理ソフトウェアを実行させるという手順になる。したがって、ＣＭＯＳイメージセンサにおけるＡ／Ｄ変換、大量のデジタルデータをコンピュータに取り込むためのデータ転送、当該デジタルデータのコンピュータ内の記憶装置への格納、読み出し、画像処理ソフトウェアの実行、など、膨大な電力を消費しながら上記判定信号を生成することになる。
【０００９】
撮像装置全体でのさらなる消費電力の低減を図るためには、デジタル処理に要する消費電力の低減が重要となる。さらにデジタル処理を制御するためのアナログ処理に要する消費電力の低減が重要になる。
【００１０】
そこで本発明の一態様は、消費電力の低減を実現できる、新規な構成の撮像装置等を提供することを課題の一とする。
【００１１】
なお本発明の一態様の課題は、上記列挙した課題に限定されない。上記列挙した課題は、他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目で言及していない課題である。本項目で言及していない課題は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した記載、及び／又は他の課題のうち、少なくとも一つの課題を解決するものである。
【課題を解決するための手段】
【００１２】
本発明の一態様は、切り替え回路と、画素と、読み出し回路と、比較回路と、を有し、第１のモードと第２のモードとで切り替えて動作する機能を有する撮像装置であって、画素は、光電変換素子と、第１乃至第４のトランジスタと、を有し、第２のトランジスタのゲートは、第１のトランジスタのソースまたはドレインの一方と電気的に接続され、第４のトランジスタのゲートは、第３のトランジスタのソースまたはドレインの一方と電気的に接続され、光電変換素子は、第１のトランジスタのソースまたはドレインの他方、および第３のトランジスタのソースまたはドレインの他方と電気的に接続され、第２のトランジスタのソースまたはドレインの一方は、第１の配線と電気的に接続され、第４のトランジスタのソースまたはドレインの一方は、第２の配線と電気的に接続され、読み出し回路は、第２のトランジスタのソースまたはドレインの他方、および第４のトランジスタのソースまたはドレインの他方と電気的に接続され、第１のモード時において、第２のトランジスタのゲートまたは第４のトランジスタのゲートの電圧に応じて電圧を出力する機能を有し、第２のモード時において、第２のトランジスタのゲートの電圧と第４のトランジスタのゲートの電圧との差を増幅する機能を有し、切り替え回路は、第１の配線および第２の配線と電気的に接続され、第１のモード時において、第１の配線および第２の配線に定電圧を与える機能を有し、第２のモード時において、第１の配線および第２の配線に定電流を流す機能を有し、比較回路は、第１の配線および第２の配線に電気的に接続され、第２のモード時において、第１の配線および第２の配線の電圧の差に応じて、信号を出力する機能を有する、撮像装置である。
【００１３】
本発明の一態様において、画素は、第５のトランジスタおよび第６のトランジスタを有し、第５のトランジスタのソースまたはドレインの一方は、第２のトランジスタのソースまたはドレインの他方と電気的に接続され、第５のトランジスタのソースまたはドレインの他方は、読み出し回路と電気的に接続され、第６のトランジスタのソースまたはドレインの一方は、第４のトランジスタのソースまたはドレインの他方と電気的に接続され、第６のトランジスタのソースまたはドレインの他方は、読み出し回路と電気的に接続される、撮像装置が好ましい。
【００１４】
本発明の一態様において、画素は、第７のトランジスタを有し、第７のトランジスタのソースまたはドレインの一方は、光電変換素子と電気的に接続され、第７のトランジスタのソースまたはドレインの他方は、リセット電圧を与える配線と電気的に接続される、撮像装置が好ましい。
【００１５】
本発明の一態様において、第１のトランジスタは、チャネル形成領域に酸化物半導体を有し、第３のトランジスタは、チャネル形成領域に酸化物半導体を有する、撮像装置が好ましい。
【００１６】
本発明の一態様において、光電変換素子は、セレンを含む材料を有する、撮像装置が好ましい。
【００１７】
なおその他の本発明の一態様については、以下で述べる実施の形態における説明、及び図面に記載されている。
【発明の効果】
【００１８】
本発明の一態様は、新規な撮像装置等を提供することができる。
【００１９】
または、本発明の一態様は、消費電力の低減を実現できる、新規な構成の撮像装置等を提供することができる。
【００２０】
なお本発明の一態様の効果は、上記列挙した効果に限定されない。上記列挙した効果は、他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で言及していない効果である。本項目で言及していない効果は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した効果、及び／又は他の効果のうち、少なくとも一つの効果を有するものである。従って本発明の一態様は、場合によっては、上記列挙した効果を有さない場合もある。
【図面の簡単な説明】
【００２１】
【図１】撮像装置の構成を説明するブロック図。
【図２】撮像装置の構成を説明するフローチャート。
【図３】撮像装置の構成を説明する回路図。
【図４】撮像装置の構成を説明する回路図。
【図５】撮像装置の構成を説明するタイミングチャート。
【図６】撮像装置の構成を説明するタイミングチャート。
【図７】撮像装置の構成を説明するタイミングチャート。
【図８】撮像装置の構成を説明する回路図。
【図９】撮像装置の構成を説明する回路図。
【図１０】撮像装置の構成を説明する回路図。
【図１１】撮像装置の構成を説明する回路図。
【図１２】撮像装置の構成を説明する回路図。
【図１３】撮像装置の構成を説明する回路図。
【図１４】撮像装置の構成を説明する回路図。
【図１５】撮像装置の構成を説明する断面図。
【図１６】グローバルシャッタ方式およびローリングシャッタ方式の動作を説明する図。
【図１７】光電変換素子の接続形態を説明する断面図。
【図１８】光電変換素子の接続形態を説明する断面図。
【図１９】撮像装置の構成を説明する断面図。
【図２０】光電変換素子の接続形態を説明する断面図。
【図２１】撮像装置の構成を説明する断面図。
【図２２】撮像装置の構成を説明する断面図および回路図。
【図２３】撮像装置の構成を説明する断面図。
【図２４】撮像装置の構成を説明する断面図。
【図２５】撮像装置の構成を説明する断面図。
【図２６】撮像装置の構成を説明する断面図。
【図２７】撮像装置の構成を説明する断面図。
【図２８】撮像装置の構成を説明する断面図。
【図２９】撮像装置の構成を説明する断面図。
【図３０】撮像装置の構成を説明する断面図。
【図３１】撮像装置の構成を説明する断面図。
【図３２】撮像装置の構成を説明する断面図。
【図３３】撮像装置の構成を説明する断面図。
【図３４】撮像装置の構成を説明する断面図。
【図３５】湾曲した撮像装置を説明する図。
【図３６】トランジスタを説明する上面図および断面図。
【図３７】トランジスタを説明する上面図および断面図。
【図３８】トランジスタのチャネル幅方向の断面を説明する図。
【図３９】トランジスタのチャネル長方向の断面を説明する図。
【図４０】半導体層を説明する上面図および断面図。
【図４１】トランジスタを説明する上面図および断面図。
【図４２】トランジスタを説明する上面図および断面図。
【図４３】トランジスタのチャネル幅方向の断面を説明する図。
【図４４】トランジスタのチャネル長方向の断面を説明する図。
【図４５】トランジスタを説明する上面図および断面図。
【図４６】トランジスタを説明する上面図。
【図４７】カメラモジュールを説明する斜視図。
【図４８】カメラモジュールを備えた電子機器の図。
【発明を実施するための形態】
【００２２】
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【００２３】
なお本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲において「第２」に言及された構成要素とすることもありうる。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲において省略して言及することもありうる。
【００２４】
なお図面において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。
【００２５】
（実施の形態１）
本実施の形態では、本発明の一態様である撮像装置について、図面を参照して説明する。
【００２６】
＜撮像装置のブロック図及び動作について＞
撮像装置の構成について、図１を用いて説明する。図１には、撮像装置のブロック図を示す。
【００２７】
撮像装置は、ｍ行ｎ列のマトリクス状に配置された複数の画素４００（ＰＩＸ）を含む画素部４０５、アナログ処理回路４０１（Ａｎａｌｏｇ）、デジタル処理回路であるＡ／Ｄ変換回路４０２（ＡＤＣ）、列ドライバ４０３（ＣＤＲＶ）及び行ドライバ４０４（ＲＤＲＶ）を有する。
【００２８】
画素４００は、光電変換素子と、少なくとも一つ以上のトランジスタと、を有する。画素４００は、撮像によって得られるアナログ値の電圧（撮像データ）を複数保持することができる。例えば、第１の撮像データ、および第２の撮像データを保持することができる。
【００２９】
画素４００に保持される第１の撮像データと第２の撮像データは、異なるタイミングで取得される撮像データとすることができる。第１の撮像データと第２の撮像データは、画素を選択して取得、保持することができる。また第１の撮像データと第２の撮像データは、画素を選択して読み出すことができる。また第１の撮像データと第２の撮像データは、画素を選択して比較することができる。なお画素部４０５において、画素４００のｊ行ｋ列（１≦ｊ≦ｍ、１≦ｋ≦ｎ）の画素を（ｊ、ｋ）として図示している。
【００３０】
画素４００は、配線ＴＸ（ＴＸ［１］乃至ＴＸ［ｍ］）に接続される。配線ＴＸは、撮像する画素の選択、保持を制御するための信号が与えられる。画素４００は、配線ＳＥ（ＳＥ［１］乃至ＳＥ［ｍ］）を出力する信号が与えられる。信号ＳＥは、撮像データの読み出し、および撮像データの比較をするための信号である。配線ＴＸ及び配線ＳＥは、例えば行ドライバ４０４に接続される。なお配線ＴＸ及び配線ＳＥは、画素に保持した撮像データの数に応じて、行毎に複数与えられる。
【００３１】
画素４００は、配線ＯＤ１（ＯＤ１［１］乃至ＯＤ１［ｎ］）、配線ＯＤ２（ＯＤ２［１］乃至ＯＤ２［ｎ］）に接続される。配線ＯＤ１、ＯＤ２は、撮像データの数に応じて設けられる。本実施の形態では、画素４００で保持する撮像データとして、２つの撮像データ（第１の撮像データと第２の撮像データ）を例に挙げて説明する。そのため、２つの配線ＯＤ１、ＯＤ２が画素４００に接続される。配線ＯＤ１、ＯＤ２は、撮像データを読み出すための電圧、および撮像データの比較を行うための電流を与える。配線ＯＤ１、ＯＤ２は、例えば列ドライバ４０３およびアナログ処理回路４０１に接続される。
【００３２】
画素４００は、配線ＯＵＴ（ＯＵＴ［１］乃至ＯＵｔ［ｎ］）に接続される。配線ＯＵＴは、撮像データに応じた出力電圧、及び２つの撮像データの差に応じた電流を与えられる。配線ＯＵＴは、例えばＡ／Ｄ変換回路４０２に接続される。
【００３３】
アナログ処理回路４０１は、各画素４００から出力された撮像データに対してデータ処理をする。より具体的には、画素４００で保持した２つの撮像データの差を検出する。２つの撮像データが異なる場合、すなわち差が生じた場合にはＣｏｍｐｏｕｔ信号を発生する。Ｃｏｍｐｏｕｔ信号は、順次トリガー信号（ＴＲＩＧと表記）として外部に取り出される。
【００３４】
Ａ／Ｄ変換回路４０２は、撮像データに応じた出力電圧をＡ／Ｄ変換によりデジタルデータに変換する。Ａ／Ｄ変換されたデジタルデータは、順次データＤＡＴＡとして外部に取り出される。
【００３５】
列ドライバ４０３と行ドライバ４０４には、様々な回路、例えば、デコーダやシフトレジスタ等が用いられる。
【００３６】
次いで撮像装置の動作の概要について、図２を用いて説明する。
【００３７】
第１のモードの動作について説明する。第１のモードでは、画素４００が撮像した第１の撮像データに応じた出力電圧に変換し、このアナログ値の出力電圧をＡ／Ｄ変換してデジタルデータに変換する（ステップＳ１０１）。
【００３８】
第１のモードから第２のモードに遷移するときの動作（ステップＳ１０２）は、あらかじめ条件を設定しておくことで行うことができる。例えば、特定の期間が経過、あるいは、デジタル処理を終了する制御信号の入力、などの条件である。この条件が満たされた場合に、第１のモードから第２のモードに遷移する。
【００３９】
第２のモードの動作について説明する。第２のモードでは、アナログ処理回路４０１にて、画素４００が撮像した第１の撮像データと、基準となる第２の撮像データとの差分を検出する（ステップＳ１０３）。当該アナログ処理により第１の撮像データと第２の撮像データとの差分が無ければ、すなわち、トリガー信号が発生しなければ、引き続きアナログ処理を行う。一方、当該アナログ処理により第１の撮像データと第２の撮像データとの差分があれば（ステップＳ１０４）、すなわち、トリガー信号が発生すれば、第１のモードに遷移する。
【００４０】
上記構成を有する撮像装置において、第２のモードでは、膨大な電力を消費するデジタル処理を行わず、また、トリガー信号を生成するための最低限のアナログ処理を行うだけで良いため、消費電力を低減することができる。また、第１のモードでは、デジタル処理により、トリガー信号が生成した原因、すなわち、第１の撮像データと第２の撮像データとの違いを詳細に確認することができる。
【００４１】
＜撮像装置の画素及び周辺回路について＞
次いで上述した撮像装置の動作が可能な、撮像装置の画素および周辺回路の構成例について説明する。図３には、画素の回路図の一例、周辺回路の主な回路ブロックを示している。
【００４２】
図３には、画素２００の他、周辺回路として、切り替え回路２０１、読み出し回路２０２、比較回路２０３を図示している。画素２００、切り替え回路２０１、読み出し回路２０２、および比較回路２０３は、上述した第１のモードと第２のモードとで、機能を切り替えることができる。
【００４３】
画素２００は、光電変換素子ＰＣＬ１、トランジスタＭ１乃至Ｍ７、キャパシタＣ１およびＣ２を有する。画素２００は、図１の画素４００に相当する。画素２００は、第１の撮像データおよび第２の撮像データを取得し、保持する機能を有する。
【００４４】
トランジスタＭ３のゲートは、トランジスタＭ２のソースまたはドレインの一方に接続される。トランジスタＭ３のゲートのノードは、ノードＦＤ１として説明する。トランジスタＭ６のゲートは、トランジスタＭ５のソースまたはドレインの一方に接続される。トランジスタＭ６のゲートのノードは、ノードＦＤ２として説明する。なお図３では、ノードＦＤ１、ＦＤ２に、それぞれキャパシタＣ１、Ｃ２が接続される構成を図示しているが、トランジスタのゲート容量を大きくする等により省略することができる。
【００４５】
ノードＦＤ１は、トランジスタＭ２をオン状態とすることで、光電変換素子ＰＣＬ１に流れる電流に応じた電圧とすることができる。ノードＦＤ１は、トランジスタＭ２をオフ状態とすることで電荷を保持することができる。つまり、ノードＦＤ１は、トランジスタＭ２のオンまたはオフを制御することで第１の撮像データを保持することができる。トランジスタＭ２の制御は、配線ＴＸ１に与える信号によって制御できる。配線ＴＸ１は、上記説明した配線ＴＸに相当する。
【００４６】
ノードＦＤ２は、トランジスタＭ５をオン状態とすることで、光電変換素子ＰＣＬ１に流れる電流に応じた電圧とすることができる。ノードＦＤ２は、トランジスタＭ５をオフ状態とすることで電荷を保持することができる。つまり、ノードＦＤ２は、トランジスタＭ５のオンまたはオフを制御することで第２の撮像データを保持することができる。トランジスタＭ５の制御は、配線ＴＸ２に与える信号によって制御できる。配線ＴＸ２は、上記説明した配線ＴＸに相当する。
【００４７】
なお図３では、一例として、トランジスタＭ１乃至Ｍ７をｎチャネル型のトランジスタとして図示している。特にトランジスタＭ２およびトランジスタＭ５には、チャネル形成領域に酸化物半導体を用いたトランジスタ（ＯＳトランジスタ）を用いることが特に好ましい。
【００４８】
ＯＳトランジスタは極めて低いオフ電流特性を有するため、撮像のダイナミックレンジを拡大することができる。画素２００の回路構成では、光電変換素子ＰＣＬ１に入射される光の強度が大きいときに電荷蓄積部にあたるノードＦＤ１（あるいはＦＤ２）の電位が小さくなる。ＯＳトランジスタは極めてオフ電流が低いため、ゲート電位が極めて小さい場合においても当該ゲート電位に応じた電流を正確に出力することができる。したがって、検出することのできる照度のレンジ、すなわちダイナミックレンジを広げることができる。
【００４９】
また、ＯＳトランジスタは、シリコンを活性領域または活性層に用いたトランジスタ（以下、Ｓｉトランジスタ）よりも電気特性変動の温度依存性が小さいため、極めて広い温度範囲で使用することができる。したがって、ＯＳトランジスタを有する撮像装置および半導体装置は、自動車、航空機、宇宙機などへの搭載にも適している。
【００５０】
また、ＯＳトランジスタは、Ｓｉトランジスタよりもドレイン耐圧の高い特性を有する。セレン系材料を光電変換層とした光電変換素子では、アバランシェ現象が起こりやすいように比較的高い電圧（例えば、１０Ｖ以上）を印加することが好ましい。したがって、ＯＳトランジスタと、セレン系材料を光電変換層とした光電変換素子とを組み合わせることで、信頼性の高い撮像装置とすることができる。
【００５１】
光電変換素子ＰＣＬ１の一方の端子は、トランジスタＭ２のソースまたはドレインの他方、およびトランジスタＭ５のソースまたはドレインの他方に接続される。トランジスタＭ２またはトランジスタＭ５をオン状態とすることで、ノードＦＤ１またはノードＦＤ２を光電変換素子ＰＣＬ１に流れる電流に応じた電圧とすることができる。光電変換素子ＰＣＬ１の他方の端子は、一例として電圧ＶＳＳを与えればよい。
【００５２】
またトランジスタＭ２のソースまたはドレインの他方、およびトランジスタＭ５のソースまたはドレインの他方には、トランジスタＭ１を有していてもよい。トランジスタＭ１は、配線ＰＲに与える信号によって、ノードＦＤ１またはノードＦＤ２に、リセット電圧ＶＲＳを与えることができる。
【００５３】
トランジスタＭ３のソースまたはドレインの一方は、配線ＯＤ１に接続される。トランジスタＭ３のソースまたはドレインの他方は、トランジスタＭ４のソースまたはドレインの一方に接続される。トランジスタＭ４のソースまたはドレインの他方は、読み出し回路２０２に接続される。
【００５４】
トランジスタＭ６のソースまたはドレインの一方は、配線ＯＤ２に接続される。トランジスタＭ６のソースまたはドレインの他方は、トランジスタＭ７のソースまたはドレインの一方に接続される。トランジスタＭ７のソースまたはドレインの他方は、読み出し回路２０２に接続される。
【００５５】
トランジスタＭ３は、配線ＯＤ１を電圧ＶＤＤとし、トランジスタＭ４をオン状態とすることで、ノードＦＤ１の電圧に応じた電圧を出力電圧ＶＯＵＴとし、上述したＡ／Ｄ変換回路でデジタルとし、データＤＡＴＡを出力することができる。
【００５６】
また配線ＯＤ１および配線ＯＤ２を同じ定電流が流れる状態とし、トランジスタＭ４およびトランジスタＭ７をオン状態とすることで、配線ＯＤ１および配線ＯＤ２の電圧を、ノードＦＤ１の電圧に応じた電圧、およびノードＦＤ２の電圧に応じた電圧とすることができる。
【００５７】
トランジスタＭ３のソースまたはドレインの一方は、配線ＯＤ１に接続される。トランジスタＭ３のソースまたはドレインの他方は、トランジスタＭ４のソースまたはドレインの一方に接続される。トランジスタＭ４のソースまたはドレインの他方は、読み出し回路２０２に接続される。トランジスタＭ３は、トランジスタＭ４をオン状態とすることで、ノードＦＤ１の電圧に応じた電圧を出力することができる。トランジスタＭ４の制御は、配線ＳＥ１に与える信号によって制御できる。配線ＳＥ１は、上記説明した配線ＳＥに相当する。
【００５８】
トランジスタＭ６のソースまたはドレインの一方は、配線ＯＤ２に接続される。トランジスタＭ６のソースまたはドレインの他方は、トランジスタＭ７のソースまたはドレインの一方に接続される。トランジスタＭ７のソースまたはドレインの他方は、読み出し回路２０２に接続される。トランジスタＭ６は、トランジスタＭ７をオン状態とすることで、ノードＦＤ２の電圧に応じた電圧を出力することができる。トランジスタＭ７の制御は、配線ＳＥ２に与える信号によって制御できる。配線ＳＥ２は、上記説明した配線ＳＥに相当する。
【００５９】
切り替え回路２０１は、配線ＯＤ１および配線ＯＤ２と接続される。切り替え回路２０１は、第１のモード時において、配線ＯＤ１および配線ＯＤ２に定電圧を与える機能を有する。また切り替え回路２０１は、第２のモード時において、配線ＯＤ１および配線ＯＤ２に定電流を流す機能を有する。切り替え回路２０１は、制御信号ＣＯＮ１によって、機能を切り替えることができる。なお切り替え回路２０１は、例えば、Ａ／Ｄ変換回路４０２内に設ければよい。
【００６０】
読み出し回路２０２は、トランジスタＭ４のソースまたはドレインの他方、およびトランジスタＭ７のソースまたはドレインの他方と接続される。読み出し回路２０２は、第１のモード時において、トランジスタＭ３のゲート、すなわちノードＦＤ１の電圧に応じて電圧を出力する機能を有する。また読み出し回路２０２は、トランジスタＭ６のゲート、すなわちノードＦＤ２の電圧に応じて電圧を出力する機能を有する。また読み出し回路２０２は、第２のモード時において、ノードＦＤ１の電圧、ノードＦＤ２の電圧の差を増幅する機能を有する。なお読み出し回路２０２は、例えば、Ａ／Ｄ変換回路４０２内に設ければよい。
【００６１】
比較回路２０３は、配線ＯＤ１および配線ＯＤ２と接続される。比較回路２０３は、第１のモード時において動作しない。比較回路２０３は、第２のモード時において、配線ＯＤ１および配線ＯＤ２の電圧の差に応じて、信号を出力する機能を有する。なお比較回路２０３は、例えば、アナログ処理回路４０１内に設ければよい。
【００６２】
画素２００の他、周辺回路である切り替え回路２０１、読み出し回路２０２、比較回路２０３を第１のモードと第２のモードで切り替えて動作できる構成とすることで、撮像データの取得と、撮像データ間の差の比較を行う構成とすることができる。図３の構成では、第１のモード時において、画素２００において撮像データを取得、読み出し可能な構成とすることができる。また、第２のモード時において、画素２００および周辺回路（切り替え回路２０１、読み出し回路２０２、比較回路２０３）を差動増幅回路として機能させ、画素２００に保持した２つの撮像データの差を増幅してトリガーとなる信号を出力させることができる。
【００６３】
上述した各構成とすることで、撮像装置は、第１のモードと第２のモードを切り替えて動作される。第１のモードでは、画素２００で撮像した撮像データに相当するノードＦＤ１の電圧を基に電圧ＶＯＵＴを生成し、この電圧ＶＯＵＴを基にデジタル信号を生成することができる。第２のモードでは、画素２００で撮像した第１の撮像データに相当するノードＦＤ１の電圧と、第２の撮像データに相当するノードＦＤ２の電圧を比較し、差を検出することでトリガーとなる信号ＣｏｍｐＯＵＴを生成することができる。この信号ＣｏｍｐＯＵＴを基に、第２のモードから第１のモードへの遷移を制御するトリガーとなる信号ＴＲＩＧを生成することができる。
【００６４】
＜画素の動作について＞
次いで図３で説明した、画素２００、切り替え回路２０１、読み出し回路２０２、および比較回路２０３の、第１のモード、第２のモード時における動作について説明する。
【００６５】
図３で示した切り替え回路２０１、読み出し回路２０２、および比較回路２０３の回路構成の一例について、図４に示す。
【００６６】
図４に示す切り替え回路２０１は、トランジスタＭ１１乃至Ｍ１４を有する。なお図４では、トランジスタＭ１１乃至Ｍ１４をｐチャネル型のトランジスタとして図示している。トランジスタＭ１１及びＭ１４は、制御信号ＣＯＮ１によってオン状態、オフ状態を切り替えることができる。またトランジスタＭ１２およびＭ１３は、バイアス電圧ＶＢＩＡＳ０を印加することによって定電流源を構成する。トランジスタＭ１１およびＭ１４がオン状態では、配線ＯＤ１およびＯＤ２が電圧ＶＤＤとなる。また、トランジスタＭ１１およびＭ１４がオフ状態では、配線ＯＤ１およびＯＤ２に同じ大きさの電流を流すことができる。
【００６７】
図４に示す読み出し回路２０２は、トランジスタＭ２１を有する。なお図４では、トランジスタＭ２１をｎチャネル型のトランジスタとして図示している。トランジスタＭ２１は、バイアス電圧ＶＢＩＡＳ１が印加され、定電流源として機能させることができる。従って、ノードＦＤ１またはノードＦＤ２の電圧に応じて、出力電圧ＶＯＵＴを出力することができる。またノードＦＤ１またはノードＦＤ２の電圧の差を増幅することができる。
【００６８】
図４に示す比較回路２０３は、トランジスタＭ３１乃至Ｍ３４、論理回路ＯＲを有する。なお図４では、トランジスタＭ３１、Ｍ３３をｐチャネル型のトランジスタ、トランジスタＭ３２、Ｍ３４をｎチャネル型のトランジスタとして図示している。トランジスタＭ３１は、ゲートに配線ＯＤ１が接続される。トランジスタＭ３３は、ゲートに配線ＯＤ２が接続される。トランジスタＭ３２、Ｍ３４は、バイアス電圧ＶＢＩＡＳ２が印加され、定電流源として機能させることができる。論理回路ＯＲは、論理和としての機能を有する。論理回路ＯＲは、配線ＯＤ１、ＯＤ２の電圧が異なる場合、ハイレベルの電圧が与えられる、そのため論理回路ＯＲは、配線ＯＤ１、ＯＤ２の電圧が異なる場合に、信号ＣｏｍｐＯＵＴを出力することができる。
【００６９】
次いで、図４に示す回路構成における、第１のモード時の動作について説明する。図５は、第１のモード時における画素２００、切り替え回路２０１、読み出し回路２０２、および比較回路２０３の各回路での電圧の状態、信号の状態を説明するためのタイミングチャートである。
【００７０】
図５におけるタイミングチャートでは、画素２００で撮像する際の一連の動作を表している。図５において、期間Ｐ１はリセット期間（図中、Ｒｅｓｅｔ）である。また図５において、期間Ｐ２は撮像期間（図中、Ｅｘｐｏｓｕｒｅ）である。図５において、期間Ｐ３は読み出し期間（図中、Ｒｅａｄｏｕｔ）である。
【００７１】
図５におけるタイミングチャートでは、ノードＦＤ１またはノードＦＤ２を初期化するための信号ＰＲ、配線ＴＸ１に与える信号、配線ＴＸ２に与える信号、ノードＦＤ１の電圧、ノードＦＤ２の電圧、配線ＳＥ１［１］乃至ＳＥ１［ｍ］に与える信号、配線ＳＥ２［１］乃至ＳＥ２［ｍ］に与える信号、制御信号ＣＯＮ１、信号ＣｏｍｐＯＵＴの波形を示している。
【００７２】
まず期間Ｐ１において、ノードＦＤ１の初期化（リセット）を行う。初期化は、ノードＦＤ１を電圧ＶＲＳとすることで行われる。信号ＰＲをハイレベルとすることで、トランジスタＭ１をオン状態とする。配線ＴＸ１に与える信号をハイレベルとすることで、トランジスタＭ２をオン状態とする。配線ＴＸ２に与える信号をローレベルとすることで、トランジスタＭ５をオフ状態とする。ノードＦＤ１の電圧は、電圧ＶＲＳとなる。ノードＦＤ２の電圧は、元の状態、すなわちローレベルとなる。配線ＳＥ１［１］乃至ＳＥ１［ｍ］に与える信号をローレベルとし、トランジスタＭ４はオフ状態である。配線ＳＥ２［１］乃至ＳＥ２［ｍ］に与える信号をローレベルとし、トランジスタＭ７はオフ状態である。制御信号ＣＯＮ１はローレベルとし、配線ＯＤ１およびＯＤ２は電圧ＶＤＤとなっている。トランジスタＭ４、Ｍ７がオフ状態のため、配線ＯＤ１と読み出し回路２０２間、および配線ＯＤ２と読み出し回路２０２間は電流が流れない。配線ＯＤ１は、電圧ＶＤＤから変化なく、信号ＣｏｍｐＯＵＴはローレベルである。なお期間Ｒ１では、ノードＦＤ２の初期化も行ってもよい。
【００７３】
次いで期間Ｐ２において、光電変換素子ＰＣＬ１で受光することで流れる電流に応じてノードＦＤ１の電圧を変化させ、撮像を行う。撮像は、信号ＰＲをローレベルとすることで、トランジスタＭ１をオフ状態とする。配線ＴＸ１に与える信号をハイレベルとすることで、トランジスタＭ２をオン状態とする。配線ＴＸ２に与える信号をローレベルとすることで、トランジスタＭ５をオフ状態とする。ノードＦＤ１の電圧は、光電変換素子ＰＣＬ１で受光する光の強さによって電圧ＶＲＳから変化する。図４の構成では、光の強さが大きいと光電変換素子ＰＣＬ１を流れる電流が大きくなるため、電圧の変化が大きくなる（図中、Ｂｒｉｇｈｔ）。ノードＦＤ２の電圧は、元の状態、すなわちローレベルとなる。配線ＳＥ１［１］乃至ＳＥ１［ｍ］に与える信号をローレベルとし、トランジスタＭ４はオフ状態である。配線ＳＥ２［１］乃至ＳＥ２［ｍ］に与える信号をローレベルとし、トランジスタＭ７はオフ状態である。制御信号ＣＯＮ１はローレベルとし、配線ＯＤ１およびＯＤ２は電圧ＶＤＤとなっている。トランジスタＭ４、Ｍ７がオフ状態のため、配線ＯＤ１と読み出し回路２０２間、および配線ＯＤ２と読み出し回路２０２間を電流は流れない。配線ＯＤ１は、電圧ＶＤＤから変化なく、信号ＣｏｍｐＯＵＴはローレベルである。なお期間Ｔ２では、ノードＦＤ２の電圧を変化させる撮像を行ってもよい。
【００７４】
次いで期間Ｐ３において、ノードＦＤ１の電圧の読み出し、すなわち撮像データの読み出しを行う。読み出しは、信号ＰＲをローレベルとすることで、トランジスタＭ１をオフ状態とする。配線ＴＸ１に与える信号をローレベルとすることで、トランジスタＭ２をオフ状態とする。配線ＴＸ２に与える信号をローレベルとすることで、トランジスタＭ５をオフ状態とする。トランジスタＭ２、Ｍ５をオフ状態とすることで、ノードＦＤ１の電圧およびノードＦＤ２の電圧を保持することができる。配線ＳＥ１［１］乃至ＳＥ１［ｍ］に与える信号を順にハイレベルとし、トランジスタＭ４を順にオン状態である。配線ＳＥ２［１］乃至ＳＥ２［ｍ］に与える信号をローレベルとし、トランジスタＭ７はオフ状態である。制御信号ＣＯＮ１はローレベルとし、配線ＯＤ１およびＯＤ２は電圧ＶＤＤとなっている。トランジスタＭ４がオン状態のため、配線ＯＤ１と読み出し回路２０２間では、ノードＦＤ１の電圧に応じた電圧が出力される。配線ＯＤ１は、電圧ＶＤＤから変化なく、信号ＣｏｍｐＯＵＴはローレベルである。
【００７５】
第１のモード時において、画素２００、切り替え回路２０１、読み出し回路２０２、および比較回路２０３の各回路では、図８に示す回路構成を用いて、リセット、撮像、読み出しの諸動作を行うことができる。
【００７６】
次いで、図４に示す回路構成における、第２のモード時の動作について説明する。図６、図７は、第２のモード時における画素２００、切り替え回路２０１、読み出し回路２０２、および比較回路２０３の各回路での電圧の状態、信号の状態を説明するためのタイミングチャートである。
【００７７】
図６は、基準となる第１の撮像データと、別の期間に撮像した第２の撮像データとを保持し、互いの撮像データを比較した結果、異なる場合の動作のタイミングチャートである。図７は、基準となる第１の撮像データと、別の期間に撮像した第２の撮像データとを保持し、互いの撮像データを比較した結果、同じ場合の動作のタイミングチャートである。
【００７８】
図６、図７におけるタイミングチャートでは、画素２００で撮像する際の一連の動作を表している。図６、図７において、期間Ｐ４はノードＦＤ１のリセット期間（図中、Ｒｅｓｅｔ）である。また図６、図７において、期間Ｐ５はノードＦＤ１の撮像期間（図中、Ｅｘｐｏｓｕｒｅ）である。図６、図７において、期間Ｐ６はノードＦＤ１の読み出し期間（図中、Ｒｅａｄｏｕｔ）である。図６、図７において、期間Ｐ７はノードＦＤ２のリセット期間（図中、Ｒｅｓｅｔ）である。また図６、図７において、期間Ｐ８はノードＦＤ２の撮像期間（図中、Ｅｘｐｏｓｕｒｅ）である。図６、図７において、期間Ｐ９はノードＦＤ１、ノードＦＤ２の電圧の比較期間（図中、ＣＯＭＰ）である。
【００７９】
図６、図７におけるタイミングチャートでは、ノードＦＤ１またはノードＦＤ２を初期化するための信号ＰＲ、配線ＴＸ１に与える信号、配線ＴＸ２に与える信号、ノードＦＤ１の電圧、ノードＦＤ２の電圧、配線ＳＥ１［１］乃至ＳＥ１［ｍ］に与える信号、配線ＳＥ２［１］乃至ＳＥ２［ｍ］に与える信号、制御信号ＣＯＮ１、信号ＣｏｍｐＯＵＴの波形を示している。
【００８０】
期間Ｐ４乃至Ｐ６は、上記説明した期間Ｐ１乃至Ｐ３と同じ動作である。この諸動作によって、ノードＦＤ１には基準となる電圧（ＶＲＥＦ）が保持される。この電圧ＶＲＥＦが、撮像データ間の差分を検出する基準の撮像データとなる。
【００８１】
期間Ｐ７において、ノードＦＤ２の初期化を行う。初期化は、ノードＦＤ２を電圧ＶＲＳとすることで行われる。信号ＰＲをハイレベルとすることで、トランジスタＭ１をオン状態とする。配線ＴＸ１に与える信号をローレベルとすることで、トランジスタＭ２をオフ状態とする。配線ＴＸ２に与える信号をハイレベルとすることで、トランジスタＭ５をオン状態とする。ノードＦＤ１の電圧は、電圧ＶＲＥＦに保持されたまま、ノードＦＤ２の電圧は、電圧ＶＲＳとなる。配線ＳＥ１［１］乃至ＳＥ１［ｍ］に与える信号をローレベルとし、トランジスタＭ４はオフ状態である。配線ＳＥ２［１］乃至ＳＥ２［ｍ］に与える信号をローレベルとし、トランジスタＭ７はオフ状態である。制御信号ＣＯＮ１はローレベルとし、配線ＯＤ１およびＯＤ２は電圧ＶＤＤとなっている。トランジスタＭ４、Ｍ７がオフ状態のため、配線ＯＤ１と読み出し回路２０２間、および配線ＯＤ２と読み出し回路２０２間を電流は流れない。配線ＯＤ１は、電圧ＶＤＤから変化なく、信号ＣｏｍｐＯＵＴはローレベルである。
【００８２】
次いで期間Ｐ８において、光電変換素子ＰＣＬ１で受光することで流れる電流に応じてノードＦＤ２の電圧を変化させ、撮像を行う。撮像は、信号ＰＲをローレベルとすることで、トランジスタＭ１をオフ状態とする。配線ＴＸ１に与える信号をローレベルとすることで、トランジスタＭ２をオフ状態とする。配線ＴＸ２に与える信号をハイレベルとすることで、トランジスタＭ５をオン状態とする。ノードＦＤ１の電圧は、電圧ＶＲＥＦに保持されたまま、ノードＦＤ２の電圧は光電変換素子ＰＣＬ１で受光する光の強さによって電圧ＶＲＳから変化する。ノードＦＤ２の電圧は、電圧ＶＩＭＧ（≠ＶＲＥＦ）となる。配線ＳＥ１［１］乃至ＳＥ１［ｍ］に与える信号をローレベルとし、トランジスタＭ４はオフ状態である。配線ＳＥ２［１］乃至ＳＥ２［ｍ］に与える信号をローレベルとし、トランジスタＭ７はオフ状態である。制御信号ＣＯＮ１はローレベルとし、配線ＯＤ１およびＯＤ２は電圧ＶＤＤとなっている。トランジスタＭ４、Ｍ７がオフ状態のため、配線ＯＤ１と読み出し回路２０２間、および配線ＯＤ２と読み出し回路２０２間を電流は流れない。配線ＯＤ１は、電圧ＶＤＤから変化なく、信号ＣｏｍｐＯＵＴはローレベルである。
【００８３】
次いで期間Ｐ９において、ノードＦＤ１の電圧と、ノードＦＤ２の電圧の比較、撮像データ間の比較を行う。撮像データの比較は、信号ＰＲをローレベルとすることで、トランジスタＭ１をオフ状態とする。配線ＴＸ１に与える信号をローレベルとすることで、トランジスタＭ２をオフ状態とする。配線ＴＸ２に与える信号をローレベルとすることで、トランジスタＭ５をオフ状態とする。トランジスタＭ２、Ｍ５をオフ状態とすることで、ノードＦＤ１の電圧およびノードＦＤ２の電圧を保持することができる。配線ＳＥ１［１］乃至ＳＥ１［ｍ］に与える信号を順にハイレベルとし、トランジスタＭ４を順にオン状態とする。配線ＳＥ２［１］乃至ＳＥ２［ｍ］に与える信号を順にハイレベルとし、トランジスタＭ７を順にオン状態とする。制御信号ＣＯＮ１はハイレベルとし、配線ＯＤ１およびＯＤ２は同じ大きさの電流が流れている。トランジスタＭ４、Ｍ７がオン状態のため、トランジスタＭ４、Ｍ７に流れる電流の和は、トランジスタ２１を流れる電流に等しくなる。トランジスタＭ４、Ｍ７を流れる電流は、トランジスタＭ３、Ｍ６を流れる電流に等しい。トランジスタＭ３、Ｍ６を流れる電流は、ノードＦＤ１の電圧と、ノードＦＤ２の電圧とによって決まる。ノードＦＤ１の電圧と、ノードＦＤ２の電圧とに差が生じる場合、トランジスタＭ３、Ｍ６を流れる電流に差が生じ、配線ＯＤ１と配線ＯＤ２の電圧に差が生じる。具体的には、配線ＯＤ１または配線ＯＤ２の電圧が低下する。そのため、比較回路２０３が有するトランジスタＭ３１またはＭ３３に電流が流れ、論理回路ＯＲの一方の入力信号が上昇する。そのため、ノードＦＤ１の電圧と、ノードＦＤ２の電圧とに差が生じる場合、図６に図示するように信号ＣｏｍｐＯＵＴはハイレベルとなる。
【００８４】
一方、ノードＦＤ１の電圧と、ノードＦＤ２の電圧とに差がない場合、トランジスタＭ３、Ｍ６を流れる電流に差が生じない。したがって、配線ＯＤ１と配線ＯＤ２の電圧に差が生じない。そのため、比較回路２０３が有するトランジスタＭ３１またはＭ３３に十分な電流が流れず、論理回路ＯＲの入力信号はローレベルのまま変化しない。そのため、ノードＦＤ１の電圧と、ノードＦＤ２の電圧とに差がない場合、図７に図示するように信号ＣｏｍｐＯＵＴはローレベルとなる。
【００８５】
第２のモード時において、画素２００、切り替え回路２０１、読み出し回路２０２、および比較回路２０３の各回路では、図９に示す回路構成を用いて、リセット、撮像、読み出し、比較の諸動作を行うことができる。画素２００、切り替え回路２０１、読み出し回路２０２、および比較回路２０３の各トランジスタは、第２のモード時において、差動増幅回路と同等の機能を有し、ノードＦＤ１の電圧と、ノードＦＤ２の電圧との差によって、差を増幅するよう作用し、信号ＣｏｍｐＯＵＴでハイレベルを出力させることができる。
【００８６】
＜画素の変形例について＞
次いで、図３、４に示した画素２００の変形例について説明する。
【００８７】
図３、４の画素２００が有するトランジスタＭ１乃至Ｍ７は、例えばｐチャネル型のトランジスタを適用することができる。この場合の回路図を図１０（Ａ）に示す。図１０（Ａ）の画素２００Ａのように、トランジスタＭ１乃至Ｍ７をｐチャネル型のトランジスタとすることで、トランジスタＭ１１乃至Ｍ１４と同じ工程で作製することが可能になる。
【００８８】
図３、４の画素２００が有するキャパシタＣ１、Ｃ２は、省略することができる。この場合の回路図を図１０（Ｂ）に示す。この場合、トランジスタＭ３、Ｍ６のゲート容量を大きくすればよい。図１０（Ｂ）の画素２００Ｂのように、キャパシタＣ１、Ｃ２を省略することで画素２００の省面積化を図ることができる。
【００８９】
図３、４の画素２００が有する光電変換素子ＰＣＬ１は、高電界を印加することでアバランシェ増幅を適用可能な光電変換素子ＰＣＬ２とすることができる。この場合の回路図を図１１に示す。高電界を光電変換素子ＰＣＬ２に印加するため、電源ＰＳより電圧を与える構成とする。図１１の画素２００Ｃのように、アバランシェ増幅を適用可能な光電変換素子ＰＣＬ２とすることで、微弱光の検出等を図ることができる。
【００９０】
図３、４の画素２００が有するトランジスタＭ２、Ｍ５はバックゲートを有し、バックゲートに電圧ＶＢＧを与える構成とすることができる。この場合の回路図を図１２（Ａ）に示す。図１２（Ａ）の画素２００Ｄのように、バックゲート電圧ＶＢＧをトランジスタのバックゲートに与える構成とすることで、トランジスタの閾値電圧を制御できる。閾値電圧を制御することで、例えば閾値電圧をプラスシフトすることができ、ノードＦＤ１、ノードＦＤ２に蓄積した電荷を保持するためのトランジスタのオフ電流を低下させることができる。
【００９１】
図３、４の画素２００が有するトランジスタＭ２、Ｍ５はバックゲートを有し、それぞれのバックゲートに配線ＴＸ１、２の信号を与える構成とすることができる。この場合の回路図を図１２（Ｂ）に示す。図１２（Ｂ）の画素２００Ｅのように、バックゲート電圧ＶＢＧをトランジスタＭ２、Ｍ５のそれぞれのバックゲートに配線ＴＸ１、２の信号に与える構成とすることで、オン状態およびオフ状態を制御しやすくできる。オン状態およびオフ状態を制御しやすくすることでトランジスタに流れる電流量を制御しやすくすることができる。
【００９２】
図３、４の画素２００が有するトランジスタＭ１は、ノードＦＤ１、ＦＤ２に直接接続する構成とすることができる。この場合の回路図を図１３（Ａ）に示す。図１３（Ａ）の画素２００Ｆのように、ノードＦＤ１にトランジスタＭ１＿Ａ、ノードＦＤ２にトランジスタＭ１＿Ｂを接続する。トランジスタＭ１＿Ａは制御信号ＰＲ＿Ａ、トランジスタＭ１＿Ｂは制御信号ＰＲ＿Ｂによって、リセット電圧ＶＲＳをノードＦＤ１、ＦＤ２に与えることができる。このようにすることで、配線ＴＸに与える信号を制御することなく、初期化の動作を行うことができる。
【００９３】
図３、４の画素２００が有するトランジスタＭ４、Ｍ７は、配線ＯＤ１、ＯＤ２に接続されるように、トランジスタＭ３、Ｍ６と接続を入れ替えてもよい。この場合の回路図を図１３（Ｂ）に示す。図１３（Ｂ）の画素２００Ｇのように、トランジスタＭ３乃至Ｍ７を接続する。このようにすることで、配線ＯＤ１、ＯＤ２の電圧の変動によって、ノードＦＤ１、ＦＤ２の電圧が変化することを抑制することができる。
【００９４】
図３、４の画素２００は、ダイナミックレンジ拡大のため、複数の光電変換素子を設ける構成としてもよい。この場合の回路図を図１４に示す。図１４の画素２００Ｈでは、光電変換素子ＰＣＬ１の他、光電変換素子ＰＣＬ３を有する。光電変換素子ＰＣＬ１と光電変換素子ＰＣＬ３との特性を異ならせることで、異なる波長の光の検出等を可能とすることができる。なお画素２００Ｈは、複数の光電変換素子を設けることで、隣接する画素とトランジスタを共有させることも可能である。
【００９５】
以上説明したように本発明の一態様は様々な変形例を適用することができる。
【００９６】
＜撮像装置の構成例について＞
次に、本発明の一態様の撮像装置の具体的な構成例について、図面を参照して説明する。図１５（Ａ）は、本発明の一態様の撮像装置の断面図の一例であり、光電変換素子６０ａ、トランジスタ５１ａおよびトランジスタの具体的な接続形態の一例を示している。当該撮像装置は、トランジスタ５１ａ、５２ａが設けられる層１１００、および光電変換素子６０ａが設けられる層１２００を有する。なお光電変換素子６０ａは、例えば、図３、４に示す画素２００における光電変換素子ＰＣＬ１に相当する。また、トランジスタ５１ａは、例えば、図３、４に示す画素２００におけるトランジスタＭ２に相当する。また、トランジスタ５２ａは、例えば、図３、４に示す画素２００におけるトランジスタＭ５に相当する。
【００９７】
なお、本実施の形態で説明する断面図において、各配線、各電極および各導電体８１を個別の要素として図示しているが、それらが電気的に接続している場合においては、同一の要素として設けられる場合もある。また、トランジスタのゲート電極、ソース電極、またはドレイン電極が導電体８１を介して各配線と接続される形態は一例であり、トランジスタのゲート電極、ソース電極、またはドレイン電極のそれぞれが配線としての機能を有する場合もある。
【００９８】
また、各要素上には保護膜、層間絶縁膜または平坦化膜としての機能を有する絶縁層８２および絶縁層８３等が設けられる。例えば、絶縁層８２および絶縁層８３等は、酸化シリコン膜、酸化窒化シリコン膜などの無機絶縁膜を用いることができる。または、アクリル樹脂、ポリイミド樹脂などの有機絶縁膜などを用いてもよい。絶縁層８２および絶縁層８３等の上面は、必要に応じてＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法等で平坦化処理を行うことが好ましい。
【００９９】
なお、図面に示される配線等の一部が設けられない場合や、図面に示されない配線等やトランジスタ等が各層に含まれる場合もある。また、図面に示されない層が当該積層構造に含まれる場合もある。また、図面に示される層の一部が含まれない場合もある。
【０１００】
トランジスタ５１ａおよびトランジスタ５２ａには、ＯＳトランジスタを用いることが特に好ましい。ＯＳトランジスタは極めて低いオフ電流特性を有する。トランジスタ５１ａおよびトランジスタ５２ａの低いオフ電流特性によってノードＦＤ１、ＦＤ２で電荷を保持できる期間を極めて長くすることができる。そのため、回路構成や動作方法を複雑にすることなく、全画素で同時に電荷の蓄積動作を行うグローバルシャッタ方式を適用することができる。
【０１０１】
一般的に、画素がマトリクス状に配置された撮像装置では、図１６（Ａ）に示す、行毎に撮像動作１１、データ保持動作１２、読み出し動作１３を行う駆動方法であるローリングシャッタ方式が用いられる。ローリングシャッタ方式を用いる場合には、撮像の同時性が失われるため、被写体が移動した場合には、画像に歪が生じてしまう。
【０１０２】
したがって、本発明の一態様は、図１６（Ｂ）に示す、全行で同時に撮像動作１１を行い、行毎に順次読み出し動作１３を行うことができるグローバルシャッタ方式を用いることが好ましい。グローバルシャッタ方式を用いることで、撮像装置の各画素における撮像の同時性を確保することができ、被写体が移動する場合であっても歪の小さい画像を容易に得ることができる。また、グローバルシャッタ方式により露光時間（電荷の蓄積動作を行う期間）を長くすることもできることから、低照度環境における撮像にも適する。
【０１０３】
層１２００に設けられる光電変換素子６０ａは、様々な形態の素子を用いることができる。図１５（Ａ）では、セレン系材料を光電変換層６１に用いた形態を図示している。セレン系材料を用いた光電変換素子６０ａは、可視光に対する外部量子効率が高い特性を有する。当該光電変換素子では、アバランシェ現象により入射される光量に対する電子の増幅が大きい高感度のセンサとすることができる。また、セレン系材料は光吸収係数が高いため、光電変換層６１を薄くしやすい利点を有する。
【０１０４】
セレン系材料としては、非晶質セレンまたは結晶セレンを用いることができる。結晶セレンは、一例として、非晶質セレンを成膜後、熱処理することで得ることができる。なお、結晶セレンの結晶粒径を画素ピッチより小さくすることで、画素ごとの特性ばらつきを低減させることができる。また、結晶セレンは、非晶質セレンよりも可視光に対する分光感度や光吸収係数が高い特性を有する。
【０１０５】
また、光電変換層６１は、銅、インジウム、セレンの化合物（ＣＩＳ）を含む層であってもよい。または、銅、インジウム、ガリウム、セレンの化合物（ＣＩＧＳ）を含む層であってもよい。ＣＩＳおよびＣＩＧＳでは、セレンの単層と同様にアバランシェ現象が利用できる光電変換素子を形成することができる。
【０１０６】
セレン系材料を用いた光電変換素子６０ａは、例えば、金属材料などで形成された電極６６と透光性導電層６２との間に光電変換層６１を有する構成とすることができる。また、ＣＩＳおよびＣＩＧＳはｐ型半導体であり、接合を形成するためにｎ型半導体の硫化カドミウムや硫化亜鉛等を接して設けてもよい。
【０１０７】
アバランシェ現象を発生させるためには、光電変換素子に比較的高い電圧（例えば、１０Ｖ以上）を印加することが好ましい。ＯＳトランジスタは、Ｓｉトランジスタよりもドレイン耐圧の高い特性を有するため、光電変換素子に比較的高い電圧を印加することが容易である。したがって、ドレイン耐圧の高いＯＳトランジスタと、セレン系材料を光電変換層とした光電変換素子とを組み合わせることで、高感度、かつ信頼性の高い撮像装置とすることができる。
【０１０８】
なお、図１５（Ａ）では、光電変換層６１および透光性導電層６２を回路間で分離しない構成としているが、図１７（Ａ）に示すように回路間で分離する構成としてもよい。また、画素間において、電極６６を有さない領域には、絶縁体で隔壁６７を設け、光電変換層６１および透光性導電層６２に亀裂が入らないようにすることが好ましいが、図１７（Ｂ）に示すように隔壁６７を設けない構成としてもよい。また、図１５（Ａ）では、透光性導電層６２と配線７２との間に配線８８および導電体８１を介する構成を図示しているが、図１７（Ｃ）、（Ｄ）に示すように透光性導電層６２と配線７２が直接接する形態としてもよい。
【０１０９】
また、電極６６および配線７２等は多層としてもよい。例えば、図１８（Ａ）に示すように、電極６６を導電層６６ａおよび導電層６６ｂの二層とし、配線７２を導電層７２ａおよび導電層７２ｂの二層とすることができる。図１８（Ａ）の構成においては、例えば、導電層６６ａおよび導電層７２ａを低抵抗の金属等を選択して形成し、導電層６６ａおよび導電層７２ａを光電変換層６１とコンタクト特性の良い金属等を選択して形成するとよい。このような構成とすることで、光電変換素子の電気特性を向上させることができる。また、一部の金属は透光性導電層６２と接触することにより電蝕を起こすことがある。そのような金属を導電層７２ａに用いた場合でも導電層７２ｂを介することによって電蝕を防止することができる。
【０１１０】
導電層６６ｂおよび導電層７２ｂには、例えば、モリブデンやタングステンなどを用いることができる。また、導電層６６ａおよび導電層７２ａには、例えば、アルミニウム、チタン、またはアルミニウムをチタンで挟むような積層を用いることができる。
【０１１１】
また、絶縁層８２等が多層である構成であってもよい。例えば、図１８（Ｂ）に示すように、絶縁層８２が絶縁層８２ａおよび絶縁層８２ｂを有し、かつ絶縁層８２ａと絶縁層８２ｂとのエッチングレート等が異なる場合は、導電体８１は段差を有するようになる。層間絶縁膜や平坦化膜に用いられるその他の絶縁層が多層である場合も同様に導電体８１は段差を有するようになる。なお、ここでは絶縁層８２が２層である例を示したが、絶縁層８２およびその他の絶縁層は３層以上の構成であってもよい。
【０１１２】
また、図１５（Ａ）、図１７（Ａ）乃至図１７（Ｄ）および図１８（Ｂ）に示す電極６６、ならびに図１８（Ａ）に示す導電層６６ｂは、光電変換層６１の被覆性不良などに起因する透光性導電層６２との短絡を防止するため、平坦性が高いことが好ましい。なお、上述した電極６６および導電層６６ｂの平坦性を向上させると光電変換層６１との密着性が向上することもある。
【０１１３】
平坦性が高い導電膜としては、例えば、シリコンが１乃至２０％添加された酸化インジウム錫膜などが挙げられる。シリコンが添加された酸化インジウム錫膜の平坦性が高いことは、原子力間顕微鏡を用いた測定によって確かめられている。３５０℃で１時間熱処理した酸化インジウム錫膜と同処理を施したシリコン１０％が添加された酸化インジウム錫膜のそれぞれについて、２μｍ×２μｍの領域を原子力間顕微鏡で測定した結果、前者の最大高低差（Ｐ−Ｖ）は２３．３ｎｍであったが、後者は７．９ｎｍであった。
【０１１４】
酸化インジウム錫膜は、成膜時に非晶質であっても比較的低温で結晶化するため、結晶粒成長による表面荒れが生じやすい。一方、シリコンが添加された酸化インジウム錫膜は、４００℃超の熱処理を行ってもＸ線回折分析によるピークの出現は認められない。つまり、シリコンが添加された酸化インジウム錫膜は、比較的高温の熱処理を行っても非晶質状態を維持する。したがって、シリコンが添加された酸化インジウム錫膜は表面荒れが生じにくい。
【０１１５】
なお、隔壁６７は、無機絶縁体や絶縁有機樹脂などを用いて形成することができる。また、隔壁６７は、トランジスタ等に対する遮光のため、および／または１画素あたりの受光部の面積を確定するために黒色等に着色されていてもよい。
【０１１６】
また、光電変換素子６０ａには、非晶質シリコン膜や微結晶シリコン膜などを用いたｐｉｎ型ダイオード素子などを用いてもよい。
【０１１７】
例えば、図１９は光電変換素子６０ａにｐｉｎ型の薄膜フォトダイオードを用いた例である。当該フォトダイオードは、ｐ型の半導体層６５、ｉ型の半導体層６４、およびｎ型の半導体層６３が順に積層された構成を有している。ｉ型の半導体層６４には非晶質シリコンを用いることが好ましい。また、ｎ型の半導体層６３およびｐ型の半導体層６５には、それぞれの導電型を付与するドーパントを含む非晶質シリコンまたは微結晶シリコンなどを用いることができる。非晶質シリコンを光電変換層とするフォトダイオードは可視光の波長領域における感度が高く、微弱な可視光を検知しやすい。
【０１１８】
図１９に示す光電変換素子６０ａでは、ｐ型の半導体層６５がトランジスタ５１ａおよびトランジスタ５２ａと電気的な接続を有する電極６６と電気的な接続を有する。また、ｎ型の半導体層６３が導電体８１を介して配線７２と電気的な接続を有する。
【０１１９】
また、ｐｉｎ型の薄膜フォトダイオードの形態を有する光電変換素子６０ａの構成、ならびに光電変換素子６０ａおよび配線の接続形態は、図２０（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）に示す例であってもよい。なお、光電変換素子６０ａの構成、光電変換素子６０ａと配線の接続形態はこれらに限定されず、他の形態であってもよい。
【０１２０】
図２０（Ａ）は、光電変換素子６０ａのｐ型の半導体層６３と接する透光性導電層６２を設けた構成である。透光性導電層６２は電極として作用し、光電変換素子６０ａの出力電流を高めることができる。
【０１２１】
透光性導電層６２には、例えば、インジウム錫酸化物、シリコンを含むインジウム錫酸化物、亜鉛を含む酸化インジウム、酸化亜鉛、ガリウムを含む酸化亜鉛、アルミニウムを含む酸化亜鉛、酸化錫、フッ素を含む酸化錫、アンチモンを含む酸化錫、またはグラフェン等を用いることができる。また、透光性導電層６２は単層に限らず、異なる膜の積層であっても良い。
【０１２２】
図２０（Ｂ）は、光電変換素子６０ａのｎ型の半導体層６３と配線８８が電気的な接続を直接有する構成である。
【０１２３】
図２０（Ｃ）は、光電変換素子６０ａのｎ型の半導体層６３と接する透光性導電層６２が設けられ、配線８８と透光性導電層６２が電気的な接続を有する構成である。
【０１２４】
図２０（Ｄ）は、光電変換素子６０ａを覆う絶縁層にｎ型の半導体層６３が露出する開口部が設けられ、当該開口部を覆う透光性導電層６２と配線８８が電気的な接続を有する構成である。
【０１２５】
図２０（Ｅ）は、光電変換素子６０ａを貫通する導電体８１が設けられた構成である。当該構成では、配線７２は導電体８１を介してｎ型の半導体層６３と電気的に接続される。なお、図面上では、配線７２と電極６６とは、ｐ型の半導体層６５を介して見かけ上導通してしまう形態を示している。しかしながら、ｐ型の半導体層６５の横方向の抵抗が高いため、配線７２と電極６６との間に適切な間隔を設ければ、両者間は極めて高抵抗となる。したがって、光電変換素子６０ａは、アノードとカソードが短絡することなく、ダイオード特性を有することができる。なお、ｎ型の半導体層６３と電気的に接続される導電体８１は複数であってもよい。
【０１２６】
図２０（Ｆ）は、図２０（Ｅ）の光電変換素子６０ａに対して、ｎ型の半導体層６３と接する透光性導電層６２を設けた構成である。
【０１２７】
なお、図２０（Ｄ）、図２０（Ｅ）、および図２０（Ｆ）に示す光電変換素子６０ａでは、受光領域と配線等が重ならないため、広い受光面積を確保できる利点を有する。
【０１２８】
また、光電変換素子６０ａには、図２１に示すように、シリコン基板３０を光電変換層としたフォトダイオードを用いることもできる。
【０１２９】
上述したセレン系材料や非晶質シリコンなどを用いて形成した光電変換素子６０ａは、成膜工程、リソグラフィ工程、エッチング工程などの一般的な半導体作製工程を用いて作製するこができる。また、セレン系材料は高抵抗であり、図１５（Ａ）に示すように、光電変換層６１を回路間で分離しない構成とすることもできる。したがって、本発明の一態様の撮像装置は、歩留りが高く、低コストで作製することができる。一方で、シリコン基板３０を光電変換層としたフォトダイオードを形成する場合は、研磨工程や貼り合わせ工程などの難度の高い工程が必要となる。
【０１３０】
また、本発明の一態様の撮像装置は、回路が形成されたシリコン基板３０が積層された構成としてもよい。例えば、図２２（Ａ）に示すようにシリコン基板３０に活性領域を有するトランジスタ３１およびトランジスタ３２を有する層１４００が画素回路と重なる構成とすることができる。なお、図２２（Ｂ）はトランジスタのチャネル幅方向の断面図に相当する。
【０１３１】
ここで、図２３（Ａ）、（Ｂ）において、Ｓｉトランジスタはフィン型の構成を例示しているが、図２３（Ａ）に示すようにプレーナー型であってもよい。または、図２３（Ｂ）に示すように、シリコン薄膜の活性層３５を有するトランジスタであってもよい。また、活性層３５は、多結晶シリコンやＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）の単結晶シリコンとすることができる。
【０１３２】
シリコン基板３０に形成された回路は、画素回路が出力する信号を読み出す機能や当該信号を変換する処理などを行う機能を有することができ、例えば、図２３（Ｃ）に示す回路図のようなＣＭＯＳインバータを含む構成とすることができる。なお、当該回路は、図３，４に示す切り替え回路２０１、読み出し回路２０２、比較回路２０３に相当する。トランジスタ３１（ｎ−ｃｈ型）およびトランジスタ３２（ｐ−ｃｈ型）のゲートは電気的に接続される。また、一方のトランジスタのソースまたはドレインの一方は、他方のトランジスタのソースまたはドレインの一方と電気的に接続される。また、両方のトランジスタのソースまたはドレインの他方はそれぞれ別の配線に電気的に接続される。
【０１３３】
また、シリコン基板３０はバルクのシリコン基板に限らず、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、有機半導体を材料とする基板を用いることもできる。
【０１３４】
ここで、図２１および図２２（Ａ）に示すように、酸化物半導体を有するトランジスタが形成される領域と、Ｓｉデバイス（ＳｉトランジスタまたはＳｉフォトダイオード）が形成される領域との間には絶縁層８０が設けられる。
【０１３５】
トランジスタ３１およびトランジスタ３２の活性領域近傍に設けられる絶縁層中の水素はシリコンのダングリングボンドを終端する。したがって、当該水素はトランジスタ３１およびトランジスタ３２の信頼性を向上させる効果がある。一方、トランジスタ５１ａ等の活性層である酸化物半導体層の近傍に設けられる絶縁層中の水素は、酸化物半導体層中にキャリアを生成する要因の一つとなる。そのため、当該水素はトランジスタ５１ａ等の信頼性を低下させる要因となる場合がある。したがって、シリコン系半導体材料を用いたトランジスタを有する一方の層と、酸化物半導体を用いたトランジスタを有する他方の層を積層する場合、これらの間に水素の拡散を防止する機能を有する絶縁層８０を設けることが好ましい。絶縁層８０により、一方の層に水素を閉じ込めることでトランジスタ３１およびトランジスタ３２の信頼性が向上することができる。また、一方の層から他方の層への水素の拡散が抑制されることでトランジスタ５１ａ等の信頼性も向上させることができる。
【０１３６】
絶縁層８０としては、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ）等を用いることができる。
【０１３７】
なお、図２２（Ａ）に示すような構成では、シリコン基板３０に形成される回路（例えば、駆動回路）と、トランジスタ５１ａ等と、光電変換素子６０ａとを重なるように形成することができるため、画素の集積度を高めることができる。すなわち、撮像装置の解像度を高めることができる。例えば、画素数が４ｋ２ｋ、８ｋ４ｋまたは１６ｋ８ｋなどの撮像装置に用いることが適する。別の言い方をすれば、図３、４に示す画素２００が有するトランジスタＭ３およびトランジスタＭ６等をＳｉトランジスタで形成し、図３、４に示すトランジスタＭ２、トランジスタＭ５および光電変換素子ＰＣＬ１と、重なる領域を有する構成とすることもできる。
【０１３８】
また、図２２（Ａ）に示す撮像装置は、シリコン基板３０には光電変換素子を設けない構成である。したがって、各種トランジスタや配線などの影響を受けずに光電変換素子６０ａに対する光路を確保することができ、高開口率の画素を形成することができる。
【０１３９】
また、本発明の一態様の撮像装置は、図２４に示す構成とすることができる。
【０１４０】
図２４に示す撮像装置は、図２２（Ａ）に示す撮像装置の変形例であり、ＯＳトランジスタおよびＳｉトランジスタでＣＭＯＳインバータを構成する例を図示している。
【０１４１】
ここで、層１４００に設けるＳｉトランジスタであるトランジスタ３２はｐ−ｃｈ型とし、層１１００に設けるＯＳトランジスタであるトランジスタ３１はｎ−ｃｈ型とする。ｐ−ｃｈ型トランジスタのみをシリコン基板３０に設けることで、ウェル形成やｎ型不純物層形成など工程を省くことができる。
【０１４２】
なお、図２４に示す撮像装置は、光電変換素子６０ａにセレン系材料等を用いた例を示したが、図１９と同様にｐｉｎ型の薄膜フォトダイオードを用いた構成としてもよい。
【０１４３】
図２４に示す撮像装置において、トランジスタ３１は、層１１００に形成するトランジスタ５１ａおよびトランジスタ５２ａと同一の工程で作製することができる。したがって、撮像装置の製造工程を簡略化することができる。
【０１４４】
また、本発明の一態様の撮像装置は、図２５に示すように、シリコン基板３６に形成されたフォトダイオードおよびその上に形成されたＯＳトランジスタで構成された画素を有する構成と、回路が形成されたシリコン基板３０とを貼り合わせた構成としてもよい。このような構成とすることで、シリコン基板３６に形成するフォトダイオードの実効的な面積を向上することが容易になる。また、シリコン基板３０に形成する回路を微細化したＳｉトランジスタで高集積化することで高性能な半導体装置を提供することができる。
【０１４５】
また、図２５の変形例として、図２６および図２７に示すように、ＯＳトランジスタおよびＳｉトランジスタで回路を構成する形態であってもよい。このような構成とすることで、シリコン基板３６に形成するフォトダイオードの実効的な面積を向上することが容易になる。また、シリコン基板３０に形成する回路を微細化したＳｉトランジスタで高集積化することで高性能な半導体装置を提供することができる。
【０１４６】
図２６の構成は、シリコン基板３０の上のＯＳトランジスタおよびＳｉトランジスタで構成した不揮発性メモリを形成することができ、画像処理回路などを形成する場合に有効である。また、図２６の構成の場合、シリコン基板３０の上のＯＳトランジスタおよびＳｉトランジスタでＣＭＯＳ回路を構成することができる。ＯＳトランジスタは極めてオフ電流が低いため、静的なリーク電流が極めて少ないＣＭＯＳ回路を構成することができる。
【０１４７】
図２７の構成は、シリコン基板３６の上のＯＳトランジスタおよびシリコン基板３０の上のＳｉトランジスタで構成した不揮発性メモリを形成することができ、画像処理回路などを形成する場合に有効である。また、図２７の構成の場合、シリコン基板３６の上のＯＳトランジスタおよびシリコン基板３０の上のＳｉトランジスタでＣＭＯＳ回路を構成することができる。
【０１４８】
図２８（Ａ）は、撮像装置にカラーフィルタ等を付加した形態の一例の断面図である。当該断面図は、３画素分の画素回路を有する領域の一部を示している。光電変換素子６０ａが形成される層１２００上には、絶縁層２５００が形成される。絶縁層２５００は可視光に対して透光性の高い酸化シリコン膜などを用いることができる。また、パッシベーション膜として窒化シリコン膜を積層する構成としてもよい。また、反射防止膜として、酸化ハフニウムなどの誘電体膜を積層する構成としてもよい。
【０１４９】
絶縁層２５００上には、遮光層２５１０が形成されてもよい。遮光層２５１０は、上部のカラーフィルタを通る光の混色を防止する機能を有する。遮光層２５１０には、アルミニウム、タングステンなどの金属層や当該金属層と反射防止膜としての機能を有する誘電体膜を積層する構成とすることができる。
【０１５０】
絶縁層２５００および遮光層２５１０上には平坦化膜として有機樹脂層２５２０を設ける構成とすることができる。また、画素別にカラーフィルタ２５３０（カラーフィルタ２５３０ａ、カラーフィルタ２５３０ｂ、カラーフィルタ２５３０ｃ）が形成される。例えば、カラーフィルタ２５３０ａ、カラーフィルタ２５３０ｂおよびカラーフィルタ２５３０ｃに、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｃ（シアン）、Ｍ（マゼンタ）などの色を割り当てることにより、カラー画像を得ることができる。
【０１５１】
カラーフィルタ２５３０上には、透光性を有する絶縁層２５６０などを設けることができる。
【０１５２】
また、図２８（Ｂ）に示すように、カラーフィルタ２５３０の代わりに光学変換層２５５０を用いてもよい。このような構成とすることで、様々な波長領域における画像が得られる撮像装置とすることができる。
【０１５３】
例えば、光学変換層２５５０に可視光線の波長以下の光を遮るフィルタを用いれば赤外線撮像装置とすることができる。また、光学変換層２５５０に近赤外線の波長以下の光を遮るフィルタを用いれば遠赤外線撮像装置とすることができる。また、光学変換層２５５０に可視光線の波長以上の光を遮るフィルタを用いれば紫外線撮像装置とすることができる。
【０１５４】
また、光学変換層２５５０にシンチレータを用いれば、Ｘ線撮像装置などに用いる、放射線の強弱を可視化した画像を得る撮像装置とすることができる。被写体を透過したＸ線等の放射線がシンチレータに入射されると、フォトルミネッセンスと呼ばれる現象により可視光線や紫外光線などの光（蛍光）に変換される。そして、当該光を光電変換素子６０ａで検知することにより画像データを取得する。また、放射線検出器などに当該構成の撮像装置を用いてもよい。
【０１５５】
シンチレータは、Ｘ線やガンマ線などの放射線が照射されると、そのエネルギーを吸収して可視光や紫外光を発する物質、または当該物質を含む材料からなる。例えば、Ｇｄ２Ｏ２Ｓ：Ｔｂ、Ｇｄ２Ｏ２Ｓ：Ｐｒ、Ｇｄ２Ｏ２Ｓ：Ｅｕ、ＢａＦＣｌ：Ｅｕ、ＮａＩ、ＣｓＩ、ＣａＦ２、ＢａＦ２、ＣｅＦ３、ＬｉＦ、ＬｉＩ、ＺｎＯなどの材料や、それらを樹脂やセラミクスに分散させたものが知られている。
【０１５６】
なお、セレン系材料を用いた光電変換素子６０ａにおいては、Ｘ線等の放射線を電荷に直接変換することができるため、シンチレータを不要とする構成とすることもできる。
【０１５７】
カラーフィルタ２５３０ａ、カラーフィルタ２５３０ｂおよびカラーフィルタ２５３０ｃ上には、マイクロレンズアレイ２５４０を設けてもよい。マイクロレンズアレイ２５４０が有する個々のレンズを通る光が直下のカラーフィルタを通り、光電変換素子６０ａに照射されるようになる。なお、図２８（Ａ）、（Ｂ）、（Ｃ）に示す層１２００以外の領域を層１６００とする。
【０１５８】
図２８（Ｃ）に示す撮像装置の具体的な構成は、図１５（Ａ）に示す撮像装置を例にすると、図２９に示すようになる。また、図２１に示す撮像装置を例にすると、図３０に示すようになる。
【０１５９】
また、本発明の一態様の撮像装置は、図３１および図３２に示すように回折格子１５００と組み合わせてもよい。回折格子１５００を介した被写体の像（回折画像）を画素に取り込み、画素における撮像画像から演算処理により入力画像（被写体の像）を構成することができる。また、レンズの替わりに回折格子１５００を用いることで撮像装置のコストを下げることができる。
【０１６０】
回折格子１５００は、透光性を有する材料で形成することができる。例えば、酸化シリコン膜、酸化窒化シリコン膜などの無機絶縁膜を用いることができる。または、アクリル樹脂、ポリイミド樹脂などの有機絶縁膜などを用いてもよい。または、上記無機絶縁膜と有機絶縁膜との積層であってもよい。
【０１６１】
また、回折格子１５００は、感光性樹脂などを用いたリソグラフィ工程で形成することができる。また、リソグラフィ工程とエッチング工程とを用いて形成することもできる。また、ナノインプリントリソグラフィやレーザスクライブなどを用いて形成することもできる。
【０１６２】
なお、回折格子１５００とマイクロレンズアレイ２５４０との間に間隔Ｘを設けてもよい。間隔Ｘは、１ｍｍ以下、好ましくは１００μｍ以下とすることができる。なお、当該間隔は空間でもよいし、透光性を有する材料を封止層または接着層として設けてもよい。例えば、窒素や希ガスなどの不活性ガスを当該間隔に封じ込めることができる。または、アクリル樹脂、エポキシ樹脂またはポリイミド樹脂などを当該間隔に設けてもよい。またはシリコーンオイルなどの液体を設けてもよい。なお、マイクロレンズアレイ２５４０を設けない場合においても、カラーフィルタ２５３０と回折格子１５００との間に間隔Ｘを設けてもよい。
【０１６３】
また、図３３は、回路１０、回路２０および遮光層１５の位置関係を示す断面図である。図示するように、回路２０上を遮光層２５１０で覆うことで、遮光層２５１０を遮光層１５とすることができる。または、図３４（Ａ）に示すように、マイクロレンズアレイ２５４０の上方に遮光層１５として金属層や黒色樹脂などを設けてもよい。または、図３４（Ｂ）に示すように、回路２０上に異なる色のカラーフィルタを重畳した構成を遮光層１５として設けてもよい。なお、図３３、図３４（Ａ）および図３４（Ｂ）に示す構成を任意に組み合わせてもよい。
【０１６４】
また、撮像装置は、図３５（Ａ１）および図３５（Ｂ１）に示すように湾曲させてもよい。図３５（Ａ１）は、撮像装置を同図中の二点鎖線Ｘ１−Ｘ２の方向に湾曲させた状態を示している。図３５（Ａ２）は、図３５（Ａ１）中の二点鎖線Ｘ１−Ｘ２で示した部位の断面図である。図３５（Ａ３）は、図３５（Ａ１）中の二点鎖線Ｙ１−Ｙ２で示した部位の断面図である。
【０１６５】
図３５（Ｂ１）は、撮像装置を同図中の二点鎖線Ｘ３−Ｘ４の方向に湾曲させ、かつ、同図中の二点鎖線Ｙ３−Ｙ４の方向に湾曲させた状態を示している。図３５（Ｂ２）は、図３５（Ｂ１）中の二点鎖線Ｘ３−Ｘ４で示した部位の断面図である。図３５（Ｂ３）は、図３５（Ｂ１）中の二点鎖線Ｙ３−Ｙ４で示した部位の断面図である。
【０１６６】
撮像装置を湾曲させることで、像面湾曲や非点収差を低減することができる。よって、撮像装置と組み合わせて用いるレンズなどの光学設計を容易とすることができる。例えば、収差補正のためのレンズ枚数を低減できるため、撮像装置を用いた半導体装置などの小型化や軽量化を容易とすることができる。また、撮像された画像の品質を向上させる事ができる。
【０１６７】
なお、本実施の形態において、本発明の一態様について述べた。または、他の実施の形態において、本発明の一態様について述べる。ただし、本発明の一態様は、これらに限定されない。つまり、本実施の形態および他の実施の形態では、様々な発明の態様が記載されているため、本発明の一態様は、特定の態様に限定されない。例えば、本発明の一態様として、撮像装置に適用した場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、本発明の一態様は、撮像装置に適用しなくてもよい。例えば、本発明の一態様は、別の機能を有する半導体装置に適用してもよい。例えば、本発明の一態様として、トランジスタのチャネル形成領域、ソースドレイン領域などが、酸化物半導体を有する場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソースドレイン領域などは、様々な半導体を有していてもよい。場合によっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソースドレイン領域などは、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、または、有機半導体などの少なくとも一つを有していてもよい。または例えば、場合によっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソースドレイン領域などは、酸化物半導体を有していなくてもよい。
【０１６８】
（実施の形態２）
本実施の形態では、本発明の一態様に用いることのできる酸化物半導体を有するトランジスタについて図面を用いて説明する。
【０１６９】
図３６（Ａ）、（Ｂ）は、本発明の一態様に用いることができるトランジスタ１０１の上面図および断面図である。図３６（Ａ）は上面図であり、図３６（Ａ）に示す一点鎖線Ｂ１−Ｂ２方向の断面が図２５（Ｂ）に相当する。また、図３６（Ａ）に示す一点鎖線Ｂ３−Ｂ４方向の断面が図３８（Ａ）に相当する。また、一点鎖線Ｂ１−Ｂ２方向をチャネル長方向、一点鎖線Ｂ３−Ｂ４方向をチャネル幅方向と呼称する場合がある。
【０１７０】
トランジスタ１０１は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化物半導体層１３０と、酸化物半導体層１３０と電気的に接続する導電層１４０および導電層１５０と、酸化物半導体層１３０、導電層１４０および導電層１５０と接する絶縁層１６０と、絶縁層１６０と接する導電層１７０と、導電層１４０、導電層１５０、絶縁層１６０および導電層１７０と接する絶縁層１７５と、絶縁層１７５と接する絶縁層１８０と、を有する。また、必要に応じて絶縁層１８０に平坦化膜としての機能を付加してもよい。
【０１７１】
ここで、導電層１４０はソース電極層、導電層１５０はドレイン電極層、絶縁層１６０はゲート絶縁膜、導電層１７０はゲート電極層としてそれぞれ機能することができる。
【０１７２】
また、図３６（Ｂ）に示す領域２３１はソース領域、領域２３２はドレイン領域、領域２３３はチャネル形成領域として機能することができる。領域２３１および領域２３２は導電層１４０および導電層１５０とそれぞれ接しており、例えば導電層１４０および導電層１５０として酸素と結合しやすい導電材料を用いれば領域２３１および領域２３２を低抵抗化することができる。
【０１７３】
具体的には、酸化物半導体層１３０と導電層１４０および導電層１５０とが接することで酸化物半導体層１３０内に酸素欠損が生じ、当該酸素欠損と酸化物半導体層１３０内に残留または外部から拡散する水素との相互作用により、領域２３１および領域２３２は低抵抗のｎ型となる。
【０１７４】
また、導電層１７０は、導電層１７１および導電層１７２の二層で形成される例を図示しているが、一層または三層以上の積層であってもよい。当該構成は本実施の形態で説明する他のトランジスタにも適用できる。
【０１７５】
また、導電層１４０および導電層１５０は単層で形成される例を図示しているが、二層以上の積層であってもよい。当該構成は本実施の形態で説明する他のトランジスタにも適用できる。
【０１７６】
また、本発明の一態様に用いることができるトランジスタは、図３６（Ｃ）、（Ｄ）に示す構成であってもよい。図３６（Ｃ）はトランジスタ１０２の上面図であり、図３６（Ｃ）に示す一点鎖線Ｃ１−Ｃ２方向の断面が図３６（Ｄ）に相当する。また、図３６（Ｃ）に示す一点鎖線Ｃ３−Ｃ４方向の断面は、図３８（Ｂ）に相当する。また、一点鎖線Ｃ１−Ｃ２方向をチャネル長方向、一点鎖線Ｃ３−Ｃ４方向をチャネル幅方向と呼称する場合がある。
【０１７７】
トランジスタ１０２は、ゲート絶縁膜として作用する絶縁層１６０の端部とゲート電極層として作用する導電層１７０の端部とを一致させない点を除き、トランジスタ１０１と同様の構成を有する。トランジスタ１０２の構造は、導電層１４０および導電層１５０が絶縁層１６０で広く覆われているため、導電層１４０および導電層１５０と導電層１７０との間の抵抗が高く、ゲートリーク電流の少ない特徴を有している。
【０１７８】
トランジスタ１０１およびトランジスタ１０２は、導電層１７０と導電層１４０および導電層１５０が重なる領域を有するトップゲート構造である。当該領域のチャネル長方向の幅は、寄生容量を小さくするために３ｎｍ以上３００ｎｍ未満とすることが好ましい。当該構成では、酸化物半導体層１３０にオフセット領域が形成されないため、オン電流の高いトランジスタを形成しやすい。
【０１７９】
また、本発明の一態様に用いることができるトランジスタは、図３６（Ｅ）、（Ｆ）に示す構成であってもよい。図３６（Ｅ）はトランジスタ１０３の上面図であり、図３６（Ｅ）に示す一点鎖線Ｄ１−Ｄ２方向の断面が図３６（Ｆ）に相当する。また、図３６（Ｅ）に示す一点鎖線Ｄ３−Ｄ４方向の断面は、図３８（Ａ）に相当する。また、一点鎖線Ｄ１−Ｄ２方向をチャネル長方向、一点鎖線Ｄ３−Ｄ４方向をチャネル幅方向と呼称する場合がある。
【０１８０】
トランジスタ１０３は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化物半導体層１３０と、酸化物半導体層１３０と接する絶縁層１６０と、絶縁層１６０と接する導電層１７０と、酸化物半導体層１３０、絶縁層１６０および導電層１７０を覆う絶縁層１７５と、絶縁層１７５と接する絶縁層１８０と、絶縁層１７５および絶縁層１８０に設けられた開口部を通じて酸化物半導体層１３０と電気的に接続する導電層１４０および導電層１５０を有する。また、必要に応じて絶縁層１８０、導電層１４０および導電層１５０に接する絶縁層（平坦化膜）などを有していてもよい。
【０１８１】
ここで、導電層１４０はソース電極層、導電層１５０はドレイン電極層、絶縁層１６０はゲート絶縁膜、導電層１７０はゲート電極層としてそれぞれ機能することができる。
【０１８２】
また、図３６（Ｆ）に示す領域２３１はソース領域、領域２３２はドレイン領域、領域２３３はチャネル形成領域として機能することができる。領域２３１および領域２３２は絶縁層１７５と接しており、例えば絶縁層１７５として水素を含む絶縁材料を用いれば領域２３１および領域２３２を低抵抗化することができる。
【０１８３】
具体的には、絶縁層１７５を形成するまでの工程により領域２３１および領域２３２に生じる酸素欠損と、絶縁層１７５から領域２３１および領域２３２に拡散する水素との相互作用により、領域２３１および領域２３２は低抵抗のｎ型となる。なお、水素を含む絶縁材料としては、例えば窒化シリコンや窒化アルミニウムなどを用いることができる。
【０１８４】
また、本発明の一態様に用いることができるトランジスタは、図３７（Ａ）、（Ｂ）に示す構成であってもよい。図３７（Ａ）はトランジスタ１０４の上面図であり、図３７（Ａ）に示す一点鎖線Ｅ１−Ｅ２方向の断面が図３７（Ｂ）に相当する。また、図３７（Ａ）に示す一点鎖線Ｅ３−Ｅ４方向の断面は、図３８（Ａ）に相当する。また、一点鎖線Ｅ１−Ｅ２方向をチャネル長方向、一点鎖線Ｅ３−Ｅ４方向をチャネル幅方向と呼称する場合がある。
【０１８５】
トランジスタ１０４は、導電層１４０および導電層１５０が酸化物半導体層１３０の端部を覆うように接している点を除き、トランジスタ１０３と同様の構成を有する。
【０１８６】
また、図３７（Ｂ）に示す領域３３１および領域３３４はソース領域、領域３３２および領域３３５はドレイン領域、領域３３３はチャネル形成領域として機能することができる。
【０１８７】
領域３３１および領域３３２は、トランジスタ１０１における領域２３１および領域２３２と同様に低抵抗化することができる。
【０１８８】
また、領域３３４および領域３３５は、トランジスタ１０３における領域２３１および領域２３２と同様に低抵抗化することができる。なお、チャネル長方向における領域３３４および領域３３５の幅が１００ｎｍ以下、好ましくは５０ｎｍ以下の場合には、ゲート電界の寄与によりオン電流は大きく低下しない。したがって、領域３３４および領域３３５の低抵抗化を行わない場合もある。
【０１８９】
トランジスタ１０３およびトランジスタ１０４は、導電層１７０と導電層１４０および導電層１５０が重なる領域を有さないセルフアライン構造である。セルフアライン構造のトランジスタはゲート電極層とソース電極層およびドレイン電極層間の寄生容量が極めて小さいため、高速動作用途に適している。
【０１９０】
また、本発明の一態様に用いることができるトランジスタは、図３７（Ｃ）、（Ｄ）に示す構成であってもよい。図３７（Ｃ）はトランジスタ１０５の上面図であり、図３７（Ｃ）に示す一点鎖線Ｆ１−Ｆ２方向の断面が図３７（Ｄ）に相当する。また、図３７（Ｃ）に示す一点鎖線Ｆ３−Ｆ４方向の断面は、図３８（Ａ）に相当する。また、一点鎖線Ｆ１−Ｆ２方向をチャネル長方向、一点鎖線Ｆ３−Ｆ４方向をチャネル幅方向と呼称する場合がある。
【０１９１】
トランジスタ１０５は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化物半導体層１３０と、酸化物半導体層１３０と電気的に接続する導電層１４１および導電層１５１と、酸化物半導体層１３０、導電層１４１、導電層１５１と接する絶縁層１６０と、絶縁層１６０と接する導電層１７０と、酸化物半導体層１３０、導電層１４１、導電層１５１、絶縁層１６０および導電層１７０と接する絶縁層１７５と、絶縁層１７５と接する絶縁層１８０と、絶縁層１７５および絶縁層１８０に設けられた開口部を通じて導電層１４１および導電層１５１とそれぞれ電気的に接続する導電層１４２および導電層１５２を有する。また、必要に応じて絶縁層１８０、導電層１４２および導電層１５２に接する絶縁層などを有していてもよい。
【０１９２】
ここで、導電層１４１および導電層１５１は、酸化物半導体層１３０の上面と接し、側面には接しない構成となっている。
【０１９３】
トランジスタ１０５は、導電層１４１および導電層１５１を有する点、絶縁層１７５および絶縁層１８０に設けられた開口部を有する点、ならびに当該開口部を通じて導電層１４１および導電層１５１とそれぞれ電気的に接続する導電層１４２および導電層１５２を有する点を除き、トランジスタ１０１と同様の構成を有する。導電層１４０（導電層１４１および導電層１４２）はソース電極層として作用させることができ、導電層１５０（導電層１５１および導電層１５２）はドレイン電極層として作用させることができる。
【０１９４】
また、本発明の一態様に用いることができるトランジスタは、図３７（Ｅ）、（Ｆ）に示す構成であってもよい。図３７（Ｅ）はトランジスタ１０６の上面図であり、図３７（Ｅ）に示す一点鎖線Ｇ１−Ｇ２方向の断面が図３７（Ｆ）に相当する。また、図３７（Ａ）に示す一点鎖線Ｇ３−Ｇ４方向の断面は、図３８（Ａ）に相当する。また、一点鎖線Ｇ１−Ｇ２方向をチャネル長方向、一点鎖線Ｇ３−Ｇ４方向をチャネル幅方向と呼称する場合がある。
【０１９５】
トランジスタ１０６は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化物半導体層１３０と、酸化物半導体層１３０と電気的に接続する導電層１４１および導電層１５１と、酸化物半導体層１３０と接する絶縁層１６０と、絶縁層１６０と接する導電層１７０と、絶縁層１２０、酸化物半導体層１３０、導電層１４１、導電層１５１、絶縁層１６０、導電層１７０と接する絶縁層１７５と、絶縁層１７５と接する絶縁層１８０と、絶縁層１７５および絶縁層１８０に設けられた開口部を通じて導電層１４１および導電層１５１とそれぞれ電気的に接続する導電層１４２および導電層１５２を有する。また、必要に応じて絶縁層１８０、導電層１４２および導電層１５２に接する絶縁層（平坦化膜）などを有していてもよい。
【０１９６】
ここで、導電層１４１および導電層１５１は、酸化物半導体層１３０の上面と接し、側面には接しない構成となっている。
【０１９７】
トランジスタ１０６は、導電層１４１および導電層１５１を有する点を除き、トランジスタ１０３と同様の構成を有する。導電層１４０（導電層１４１および導電層１４２）はソース電極層として作用させることができ、導電層１５０（導電層１５１および導電層１５２）はドレイン電極層として作用させることができる。
【０１９８】
トランジスタ１０５およびトランジスタ１０６の構成では、導電層１４０および導電層１５０が絶縁層１２０と接しない構成であるため、絶縁層１２０中の酸素が導電層１４０および導電層１５０に奪われにくくなり、絶縁層１２０から酸化物半導体層１３０中への酸素の供給を容易とすることができる。
【０１９９】
なお、トランジスタ１０３における領域２３１および領域２３２、トランジスタ１０４およびトランジスタ１０６における領域３３４および領域３３５には、酸素欠損を形成し導電率を高めるための不純物を添加してもよい。酸化物半導体層に酸素欠損を形成する不純物としては、例えば、リン、砒素、アンチモン、ホウ素、アルミニウム、シリコン、窒素、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、インジウム、フッ素、塩素、チタン、亜鉛、および炭素のいずれかから選択される一つ以上を用いることができる。当該不純物の添加方法としては、プラズマ処理法、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。
【０２００】
不純物元素として、上記元素が酸化物半導体層に添加されると、酸化物半導体層中の金属元素および酸素の結合が切断され、酸素欠損が形成される。酸化物半導体層に含まれる酸素欠損と酸化物半導体層中に残存または後から添加される水素の相互作用により、酸化物半導体層の導電率を高くすることができる。
【０２０１】
なお、不純物元素の添加により酸素欠損が形成された酸化物半導体に水素を添加すると、酸素欠損サイトに水素が入り伝導帯近傍にドナー準位が形成される。その結果、酸化物導電体を形成することができる。ここでは、導電体化された酸化物半導体を酸化物導電体という。なお、酸化物導電体は酸化物半導体と同様に透光性を有する。
【０２０２】
酸化物導電体は、縮退半導体であり、伝導帯端とフェルミ準位とが一致または略一致していると推定される。このため、酸化物導電体層とソース電極層およびドレイン電極層として機能する導電層との接触はオーミック接触であり、酸化物導電体層とソース電極層およびドレイン電極層として機能する導電層との接触抵抗を低減することができる。
【０２０３】
また、本発明の一態様に用いることができるトランジスタは、図３９（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）に示すチャネル長方向の断面図、ならびに図３８（Ｃ）、（Ｄ）に示すチャネル幅方向の断面図のように、酸化物半導体層１３０と基板１１５との間に導電層１７３を備えていてもよい。当該導電層を第２のゲート電極層（バックゲート）として用いることで、オン電流の増加や、しきい値電圧の制御を行うことができる。なお、図３９（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）に示す断面図において、導電層１７３の幅を酸化物半導体層１３０よりも短くしてもよい。さらに、導電層１７３の幅を導電層１７０の幅よりも短くしてもよい。
【０２０４】
オン電流を増加させるには、例えば、導電層１７０と導電層１７３を同電位とし、ダブルゲートトランジスタとして駆動させればよい。また、しきい値電圧の制御を行うには、導電層１７０とは異なる定電位を導電層１７３に供給すればよい。導電層１７０と導電層１７３を同電位とするには、例えば、図３８（Ｄ）に示すように、導電層１７０と導電層１７３とをコンタクトホールを介して電気的に接続すればよい。
【０２０５】
また、図３６および図３７におけるトランジスタ１０１乃至トランジスタ１０６では、酸化物半導体層１３０が単層である例を図示したが、酸化物半導体層１３０は積層であってもよい。トランジスタ１０１乃至トランジスタ１０６の酸化物半導体層１３０は、図４０（Ｂ）、（Ｃ）または図４０（Ｄ）、（Ｅ）に示す酸化物半導体層１３０と入れ替えることができる。
【０２０６】
図４０（Ａ）は酸化物半導体層１３０の上面図であり、図４０（Ｂ）、（Ｃ）は、二層構造である酸化物半導体層１３０の断面図である。また、図４０（Ｂ）、（Ｃ）は、三層構造である酸化物半導体層１３０の断面図である。
【０２０７】
酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃには、それぞれ組成の異なる酸化物半導体層などを用いることができる。
【０２０８】
また、本発明の一態様に用いることができるトランジスタは、図４１（Ａ）、（Ｂ）に示す構成であってもよい。図４１（Ａ）はトランジスタ１０７の上面図であり、図４１（Ａ）に示す一点鎖線Ｈ１−Ｈ２方向の断面が図４１（Ｂ）に相当する。また、図４１（Ａ）に示す一点鎖線Ｈ３−Ｈ４方向の断面が図４３（Ａ）に相当する。また、一点鎖線Ｈ１−Ｈ２方向をチャネル長方向、一点鎖線Ｈ３−Ｈ４方向をチャネル幅方向と呼称する場合がある。
【０２０９】
トランジスタ１０７は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化物半導体層１３０ａおよび酸化物半導体層１３０ｂからなる積層と、当該積層と電気的に接続する導電層１４０および導電層１５０と、当該積層、導電層１４０および導電層１５０と接する酸化物半導体層１３０ｃと、酸化物半導体層１３０ｃと接する絶縁層１６０と、絶縁層１６０と接する導電層１７０と、導電層１４０、導電層１５０、酸化物半導体層１３０ｃ、絶縁層１６０および導電層１７０と接する絶縁層１７５と、絶縁層１７５と接する絶縁層１８０と、を有する。また、必要に応じて絶縁層１８０に平坦化膜としての機能を付加してもよい。
【０２１０】
トランジスタ１０７は、領域２３１および領域２３２において酸化物半導体層１３０が二層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ）である点、領域２３３において酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃ）である点、および導電層１４０および導電層１５０と絶縁層１６０との間に酸化物半導体層の一部（酸化物半導体層１３０ｃ）が介在している点を除き、トランジスタ１０１と同様の構成を有する。
【０２１１】
また、本発明の一態様に用いることができるトランジスタは、図４１（Ｃ）、（Ｄ）に示す構成であってもよい。図４１（Ｃ）はトランジスタ１０８の上面図であり、図４１（Ｃ）に示す一点鎖線Ｉ１−Ｉ２方向の断面が図４１（Ｄ）に相当する。また、図４１（Ｃ）に示す一点鎖線Ｉ３−Ｉ４方向の断面が図４３（Ｂ）に相当する。また、一点鎖線Ｉ１−Ｉ２方向をチャネル長方向、一点鎖線Ｉ３−Ｉ４方向をチャネル幅方向と呼称する場合がある。
【０２１２】
トランジスタ１０８は、絶縁層１６０および酸化物半導体層１３０ｃの端部が導電層１７０の端部と一致しない点がトランジスタ１０７と異なる。
【０２１３】
また、本発明の一態様に用いることができるトランジスタは、図４１（Ｅ）、（Ｆ）に示す構成であってもよい。図４１（Ｅ）はトランジスタ１０９の上面図であり、図４１（Ｅ）に示す一点鎖線Ｊ１−Ｊ２方向の断面が図４１（Ｆ）に相当する。また、図４１Ｅ（Ａ）に示す一点鎖線Ｊ３−Ｊ４方向の断面が図４３（Ａ）に相当する。また、一点鎖線Ｊ１−Ｊ２方向をチャネル長方向、一点鎖線Ｊ３−Ｊ４方向をチャネル幅方向と呼称する場合がある。
【０２１４】
トランジスタ１０９は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化物半導体層１３０ａおよび酸化物半導体層１３０ｂからなる積層と、当該積層と接する酸化物半導体層１３０ｃと、酸化物半導体層１３０ｃと接する絶縁層１６０と、絶縁層１６０と接する導電層１７０と、当該積層、酸化物半導体層１３０ｃ、絶縁層１６０および導電層１７０を覆う絶縁層１７５と、絶縁層１７５と接する絶縁層１８０と、絶縁層１７５および絶縁層１８０に設けられた開口部を通じて当該積層と電気的に接続する導電層１４０および導電層１５０を有する。また、必要に応じて絶縁層１８０、導電層１４０および導電層１５０に接する絶縁層（平坦化膜）などを有していてもよい。
【０２１５】
トランジスタ１０９は、領域２３１および領域２３２において酸化物半導体層１３０が二層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ）である点、領域２３３において酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃ）である点を除き、トランジスタ１０３と同様の構成を有する。
【０２１６】
また、本発明の一態様に用いることができるトランジスタは、図４２（Ａ）、（Ｂ）に示す構成であってもよい。図４２（Ａ）はトランジスタ１１０の上面図であり、図４２（Ａ）に示す一点鎖線Ｋ１−Ｋ２方向の断面が図４２（Ｂ）に相当する。また、図４２（Ａ）に示す一点鎖線Ｋ３−Ｋ４方向の断面が図４３（Ａ）に相当する。また、一点鎖線Ｋ１−Ｋ２方向をチャネル長方向、一点鎖線Ｋ３−Ｋ４方向をチャネル幅方向と呼称する場合がある。
【０２１７】
トランジスタ１１０は、領域３３１および領域３３２において酸化物半導体層１３０が二層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ）である点、領域３３３において酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃ）である点を除き、トランジスタ１０４と同様の構成を有する。
【０２１８】
また、本発明の一態様に用いることができるトランジスタは、図４２（Ｃ）、（Ｄ）に示す構成であってもよい。図４２（Ｃ）はトランジスタ１１１の上面図であり、図４２（Ｃ）に示す一点鎖線Ｋ１−Ｋ２方向の断面が図４２（Ｄ）に相当する。また、図４２（Ｃ）に示す一点鎖線Ｋ３−Ｋ４方向の断面が図４３（Ａ）に相当する。また、一点鎖線Ｋ１−Ｋ２方向をチャネル長方向、一点鎖線Ｋ３−Ｋ４方向をチャネル幅方向と呼称する場合がある。
【０２１９】
トランジスタ１１１は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化物半導体層１３０ａおよび酸化物半導体層１３０ｂからなる積層と、当該積層と電気的に接続する導電層１４１および導電層１５１と、当該積層、導電層１４１および導電層１５１と接する酸化物半導体層１３０ｃと、酸化物半導体層１３０ｃと接する絶縁層１６０と、絶縁層１６０と接する導電層１７０と、当該積層、導電層１４１、導電層１５１、酸化物半導体層１３０ｃ、絶縁層１６０および導電層１７０と接する絶縁層１７５と、絶縁層１７５と接する絶縁層１８０と、絶縁層１７５および絶縁層１８０に設けられた開口部を通じて導電層１４１および導電層１５１とそれぞれ電気的に接続する導電層１４２および導電層１５２を有する。また、必要に応じて絶縁層１８０、導電層１４２および導電層１５２に接する絶縁層（平坦化膜）などを有していてもよい。
【０２２０】
トランジスタ１１１は、領域２３１および領域２３２において酸化物半導体層１３０が二層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ）である点、領域２３３において酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃ）である点、ならびに導電層１４１および導電層１５１と絶縁層１６０との間に酸化物半導体層の一部（酸化物半導体層１３０ｃ）が介在している点を除き、トランジスタ１０５と同様の構成を有する。
【０２２１】
また、本発明の一態様に用いることができるトランジスタは、図４２（Ｅ）、（Ｆ）に示す構成であってもよい。図４２（Ｅ）はトランジスタ１１２の上面図であり、図４２（Ｅ）に示す一点鎖線Ｍ１−Ｍ２方向の断面が図４２（Ｆ）に相当する。また、図４２（Ｅ）に示す一点鎖線Ｍ３−Ｍ４方向の断面が図４３（Ａ）に相当する。また、一点鎖線Ｍ１−Ｍ２方向をチャネル長方向、一点鎖線Ｍ３−Ｍ４方向をチャネル幅方向と呼称する場合がある。
【０２２２】
トランジスタ１１２は、領域３３１、領域３３２、領域３３４および領域３３５において酸化物半導体層１３０が二層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ）である点、領域３３３において酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃ）である点を除き、トランジスタ１０６と同様の構成を有する。
【０２２３】
また、本発明の一態様に用いることができるトランジスタは、図４４（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）に示すチャネル長方向の断面図、ならびに図４３（Ｃ）、（Ｄ）に示すチャネル幅方向の断面図のように、酸化物半導体層１３０と基板１１５との間に導電層１７３を備えていてもよい。当該導電層を第２のゲート電極層（バックゲート）として用いることで、更なるオン電流の増加や、しきい値電圧の制御を行うことができる。なお、図４４（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）に示す断面図において、導電層１７３の幅を酸化物半導体層１３０よりも短くしてもよい。さらに、導電層１７３の幅を導電層１７０の幅よりも短くしてもよい。
【０２２４】
また、本発明の一態様に用いることができるトランジスタは、図４５（Ａ）および図４５（Ｂ）に示す構成とすることもできる。図４５（Ａ）は上面図であり、図４５（Ｂ）は、図４５（Ａ）に示す一点鎖線Ｎ１−Ｎ２、および一点鎖線Ｎ３−Ｎ４に対応する断面図である。なお、図４５（Ａ）の上面図では、明瞭化のために一部の要素を省いて図示している。
【０２２５】
図４５（Ａ）および図４５（Ｂ）に示すトランジスタ１１３は、基板１１５と、基板１１５上の絶縁層１２０と、絶縁層１２０上の酸化物半導体層１３０（酸化物半導体層３３０ａ、酸化物半導体層３３０ｂ、酸化物半導体層３３０ｃ）と、酸化物半導体層３３０に接し、間隔を開けて配置された導電層１４０および導電層１５０と、酸化物半導体層１３０ｃと接する絶縁層１６０と、絶縁層１６０と接する導電層１７０を有する。なお、酸化物半導体層１３０、絶縁層１６０および導電層１７０は、トランジスタ１１３上の絶縁層１９０に設けられた酸化物半導体層１３０ａ、酸化物半導体層１３０ｂおよび絶縁層１８０に達する開口部に設けられている。
【０２２６】
トランジスタ１１３の構成は、前述したその他のトランジスタの構成と比較して、ソース電極またはドレイン電極となる導電体とゲート電極となる導電体の重なる領域が少ないため、寄生容量を小さくすることができる。したがって、トランジスタ１１３は、高速動作を必要とする回路の要素として適している。なお、トランジスタ１１３の上面は、図４５（Ｂ）に示すようにＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法等を用いて平坦化することが好ましいが、平坦化しない構成とすることもできる。
【０２２７】
また、本発明の一態様に用いることができるトランジスタにおける導電層１４０（ソース電極層）および導電層１５０（ドレイン電極層）は、図４６（Ａ）、（Ｂ）に示す上面図（酸化物半導体層１３０、導電層１４０および導電層１５０のみを図示）のように酸化物半導体層の幅（ＷＯＳ）よりも導電層１４０および導電層１５０の幅（ＷＳＤ）が長く形成されていてもよいし、短く形成されていてもよい。ＷＯＳ≧ＷＳＤ（ＷＳＤはＷＯＳ以下）とすることで、ゲート電界が酸化物半導体層１３０全体にかかりやすくなり、トランジスタの電気特性を向上させることができる。また、図４６（Ｃ）に示すように、導電層１４０および導電層１５０が酸化物半導体層１３０と重なる領域のみに形成されていてもよい。
【０２２８】
本発明の一態様に用いることができるトランジスタ（トランジスタ１０１乃至トランジスタ１１３）では、いずれの構成においても、ゲート電極層である導電層１７０は、ゲート絶縁膜である絶縁層１６０を介して酸化物半導体層１３０のチャネル幅方向を電気的に取り囲み、オン電流が高められる。このようなトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ  ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。
【０２２９】
また、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｂを有するトランジスタ、ならびに酸化物半導体層１３０ａ、酸化物半導体層１３０ｂおよび酸化物半導体層１３０ｃを有するトランジスタにおいては、酸化物半導体層１３０を構成する二層または三層の材料を適切に選択することで酸化物半導体層１３０ｂに電流を流すことができる。酸化物半導体層１３０ｂに電流が流れることで、界面散乱の影響を受けにくく、高いオン電流を得ることができる。したがって、酸化物半導体層１３０ｂを厚くすることでオン電流が向上する場合がある。
【０２３０】
以上の構成のトランジスタを用いることにより、半導体装置に良好な電気特性を付与することができる。
【０２３１】
（実施の形態３）
本実施の形態では、実施の形態２に示したトランジスタの構成要素について詳細を説明する。
【０２３２】
＜基板について＞
基板１１５には、ガラス基板、石英基板、半導体基板、セラミックス基板、表面が絶縁処理された金属基板などを用いることができる。または、トランジスタが形成されたシリコン基板、および当該シリコン基板上に絶縁層、配線、コンタクトプラグとして機能を有する導電体等が形成されたものを用いることができる。なお、シリコン基板にｐ−ｃｈ型のトランジスタのみを形成する場合は、ｎ−型の導電型を有するシリコン基板を用いることが好ましい。または、ｎ−型またはｉ型のシリコン層を有するＳＯＩ基板であってもよい。また、当該シリコン基板におけるトランジスタを形成する面の面方位は、（１１０）面であることが好ましい。（１１０）面にｐ−ｃｈ型トランジスタを形成することで、移動度を高くすることができる。
【０２３３】
＜絶縁層について＞
絶縁層１２０は、基板１１５に含まれる要素からの不純物の拡散を防止する役割を有するほか、酸化物半導体層１３０に酸素を供給する役割を担うことができる。したがって、絶縁層１２０は酸素を含む絶縁膜であることが好ましく、化学量論組成よりも多い酸素を含む絶縁膜であることがより好ましい。例えば、昇温脱離ガス分析法（ＴＤＳ（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ））にて、酸素原子に換算しての酸素の放出量が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上である膜とする。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。また、基板１１５が他のデバイスが形成された基板である場合、絶縁層１２０は、層間絶縁膜としての機能も有する。その場合は、表面が平坦になるようにＣＭＰ法等で平坦化処理を行うことが好ましい。
【０２３４】
例えば、絶縁層１２０には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルなどの酸化物絶縁膜、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの窒化物絶縁膜、またはこれらの混合材料を用いることができる。また、上記材料の積層であってもよい。
【０２３５】
＜酸化物半導体層について＞
本実施の形態では、トランジスタが有する酸化物半導体層１３０が酸化物半導体層１３０ａ、酸化物半導体層１３０ｂおよび酸化物半導体層１３０ｃを絶縁層１２０側から順に積んだ三層構造である場合を主として詳細を説明する。
【０２３６】
なお、酸化物半導体層１３０が単層の場合は、本実施の形態に示す、酸化物半導体層１３０ｂに相当する層を用いればよい。
【０２３７】
また、酸化物半導体層１３０が二層の場合は、本実施の形態に示す、酸化物半導体層１３０ａに相当する層および酸化物半導体層１３０ｂに相当する層を絶縁層１２０側から順に積んだ積層を用いればよい。この構成の場合、酸化物半導体層１３０ａと酸化物半導体層１３０ｂとを入れ替えることもできる。
【０２３８】
また、酸化物半導体層１３０が四層以上である場合は、例えば、本実施の形態で説明する三層構造の酸化物半導体層１３０に対して他の酸化物半導体層を付加する構成とすることができる。
【０２３９】
一例としては、酸化物半導体層１３０ｂには、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃよりも電子親和力（真空準位から伝導帯下端までのエネルギー）が大きい酸化物半導体を用いる。電子親和力は、真空準位と価電子帯上端とのエネルギー差（イオン化ポテンシャル）から、伝導帯下端と価電子帯上端とのエネルギー差（エネルギーギャップ）を差し引いた値として求めることができる。
【０２４０】
酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃは、酸化物半導体層１３０ｂを構成する金属元素を一種以上含み、例えば、伝導帯下端のエネルギーが酸化物半導体層１３０ｂよりも、０．０５ｅＶ、０．０７ｅＶ、０．１ｅＶ、０．１５ｅＶのいずれか以上であって、２ｅＶ、１ｅＶ、０．５ｅＶ、０．４ｅＶのいずれか以下の範囲で真空準位に近い酸化物半導体で形成することが好ましい。
【０２４１】
このような構造において、導電層１７０に電界を印加すると、酸化物半導体層１３０のうち、伝導帯下端のエネルギーが最も小さい酸化物半導体層１３０ｂにチャネルが形成される。
【０２４２】
また、酸化物半導体層１３０ａは、酸化物半導体層１３０ｂを構成する金属元素を一種以上含んで構成されるため、酸化物半導体層１３０ｂと絶縁層１２０が接した場合の界面と比較して、酸化物半導体層１３０ｂと酸化物半導体層１３０ａとの界面には界面準位が形成されにくくなる。該界面準位はチャネルを形成することがあるため、トランジスタのしきい値電圧が変動することがある。したがって、酸化物半導体層１３０ａを設けることにより、トランジスタのしきい値電圧などの電気特性のばらつきを低減することができる。また、当該トランジスタの信頼性を向上させることができる。
【０２４３】
また、酸化物半導体層１３０ｃは、酸化物半導体層１３０ｂを構成する金属元素を一種以上含んで構成されるため、酸化物半導体層１３０ｂとゲート絶縁膜（絶縁層１６０）が接した場合の界面と比較して、酸化物半導体層１３０ｂと酸化物半導体層１３０ｃとの界面ではキャリアの散乱が起こりにくくなる。したがって、酸化物半導体層１３０ｃを設けることにより、トランジスタの電界効果移動度を高くすることができる。
【０２４４】
酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃには、例えば、Ａｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆを酸化物半導体層１３０ｂよりも高い原子数比で含む材料を用いることができる。具体的には、当該原子数比を１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上とする。前述の元素は酸素と強く結合するため、酸素欠損が酸化物半導体層に生じることを抑制する機能を有する。すなわち、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃは、酸化物半導体層１３０ｂよりも酸素欠損が生じにくいということができる。
【０２４５】
また、酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、および酸化物半導体層１３０ｃとして用いることのできる酸化物半導体は、少なくともＩｎもしくはＺｎを含むことが好ましい。または、ＩｎとＺｎの双方を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを含むことが好ましい。
【０２４６】
スタビライザーとしては、Ｇａ、Ｓｎ、Ｈｆ、Ａｌ、またはＺｒ等がある。また、他のスタビライザーとしては、ランタノイドである、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ等がある。
【０２４７】
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化ガリウム、酸化亜鉛、Ｉｎ−Ｚｎ酸化物、Ｓｎ−Ｚｎ酸化物、Ａｌ−Ｚｎ酸化物、Ｚｎ−Ｍｇ酸化物、Ｓｎ−Ｍｇ酸化物、Ｉｎ−Ｍｇ酸化物、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｚｎ酸化物、Ｓｎ−Ｇａ−Ｚｎ酸化物、Ａｌ−Ｇａ−Ｚｎ酸化物、Ｓｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ｚｎ酸化物、Ｉｎ−Ｌａ−Ｚｎ酸化物、Ｉｎ−Ｃｅ−Ｚｎ酸化物、Ｉｎ−Ｐｒ−Ｚｎ酸化物、Ｉｎ−Ｎｄ−Ｚｎ酸化物、Ｉｎ−Ｓｍ−Ｚｎ酸化物、Ｉｎ−Ｅｕ−Ｚｎ酸化物、Ｉｎ−Ｇｄ−Ｚｎ酸化物、Ｉｎ−Ｔｂ−Ｚｎ酸化物、Ｉｎ−Ｄｙ−Ｚｎ酸化物、Ｉｎ−Ｈｏ−Ｚｎ酸化物、Ｉｎ−Ｅｒ−Ｚｎ酸化物、Ｉｎ−Ｔｍ−Ｚｎ酸化物、Ｉｎ−Ｙｂ−Ｚｎ酸化物、Ｉｎ−Ｌｕ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ酸化物を用いることができる。
【０２４８】
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味である。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。また、本明細書においては、Ｉｎ−Ｇａ−Ｚｎ酸化物で構成した膜をＩＧＺＯ膜とも呼ぶ。
【０２４９】
また、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄから選ばれた一つの金属元素または複数の金属元素を示す。また、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
【０２５０】
なお、酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃが、少なくともインジウム、亜鉛およびＭ（Ａｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ等の金属）を含むＩｎ−Ｍ−Ｚｎ酸化物であるとき、酸化物半導体層１３０ａをＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半導体層１３０ｂをＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］、酸化物半導体層１３０ｃをＩｎ：Ｍ：Ｚｎ＝ｘ３：ｙ３：ｚ３［原子数比］とすると、ｙ１／ｘ１およびｙ３／ｘ３がｙ２／ｘ２よりも大きくなることが好ましい。ｙ１／ｘ１およびｙ３／ｘ３はｙ２／ｘ２よりも１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上とする。このとき、酸化物半導体層１３０ｂにおいて、ｙ２がｘ２以上であるとトランジスタの電気特性を安定させることができる。ただし、ｙ２がｘ２の３倍以上になると、トランジスタの電界効果移動度が低下してしまうため、ｙ２はｘ２の３倍未満であることが好ましい。
【０２５１】
酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃにおけるＺｎおよびＯを除いた場合において、ＩｎおよびＭの原子数比率は、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。また、酸化物半導体層１３０ｂのＺｎおよびＯを除いてのＩｎおよびＭの原子数比率は、好ましくはＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。
【０２５２】
また、酸化物半導体層１３０ｂは、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃよりもインジウムの含有量を多くするとよい。酸化物半導体では主として重金属のｓ軌道がキャリア伝導に寄与しており、Ｉｎの含有率を多くすることにより、より多くのｓ軌道が重なるため、ＩｎがＭよりも多い組成となる酸化物はＩｎがＭと同等または少ない組成となる酸化物と比較して移動度が高くなる。そのため、酸化物半導体層１３０ｂにインジウムの含有量が多い酸化物を用いることで、高い電界効果移動度のトランジスタを実現することができる。
【０２５３】
酸化物半導体層１３０ａの厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下、さらに好ましくは５ｎｍ以上２５ｎｍ以下とする。また、酸化物半導体層１３０ｂの厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以上１５０ｎｍ以下、さらに好ましくは１０ｎｍ以上１００ｎｍ以下とする。また、酸化物半導体層１３０ｃの厚さは、１ｎｍ以上５０ｎｍ以下、好ましくは２ｎｍ以上３０ｎｍ以下、さらに好ましくは３ｎｍ以上１５ｎｍ以下とする。また、酸化物半導体層１３０ｂは、酸化物半導体層１３０ｃより厚い方が好ましい。
【０２５４】
なお、酸化物半導体層をチャネルとするトランジスタに安定した電気特性を付与するためには、酸化物半導体層中の不純物濃度を低減し、酸化物半導体層を真性または実質的に真性にすることが有効である。ここで、実質的に真性とは、酸化物半導体層のキャリア密度が、１×１０１５／ｃｍ３未満であること、１×１０１３／ｃｍ３未満であること、８×１０１１／ｃｍ３未満であること、あるいは１×１０８／ｃｍ３未満であり、かつ１×１０−９／ｃｍ３以上であることとする。
【０２５５】
また、酸化物半導体層において、水素、窒素、炭素、シリコン、および主成分以外の金属元素は不純物となる。例えば、水素および窒素はドナー準位の形成に寄与し、キャリア密度を増大させてしまう。また、シリコンは酸化物半導体層中で不純物準位の形成に寄与する。当該不純物準位はトラップとなり、トランジスタの電気特性を劣化させることがある。したがって、酸化物半導体層１３０ａ、酸化物半導体層１３０ｂおよび酸化物半導体層１３０ｃの層中や、それぞれの界面において不純物濃度を低減させることが好ましい。
【０２５６】
酸化物半導体層を真性または実質的に真性とするためには、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）分析で見積もられるシリコン濃度が１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満となる領域を有するように制御する。また、水素濃度が、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下になる領域を有するように制御する。また、窒素濃度は、例えば、酸化物半導体層のある深さにおいて、または、酸化物半導体層のある領域において、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０２５７】
また、シリコンや炭素が高濃度で含まれると、酸化物半導体層の結晶性を低下させることがある。酸化物半導体層の結晶性を低下させないためには、例えばシリコン濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満になる領域を有するように制御する。また、炭素濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満になる領域を有するように制御する。
【０２５８】
また、上述のように高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジスタのオフ電流は極めて小さい。例えば、ソースとドレインとの間の電圧を０．１Ｖ、５Ｖ、または、１０Ｖ程度とした場合に、トランジスタのチャネル幅あたりのオフ電流を数ｙＡ／μｍ乃至数ｚＡ／μｍにまで低減することが可能となる。
【０２５９】
なお、トランジスタのゲート絶縁膜としては、シリコンを含む絶縁膜が多く用いられるため、上記理由により酸化物半導体層のチャネルとなる領域は、本発明の一態様のトランジスタのようにゲート絶縁膜と接しない構造が好ましいということができる。また、ゲート絶縁膜と酸化物半導体層との界面にチャネルが形成される場合、該界面でキャリアの散乱が起こり、トランジスタの電界効果移動度が低くなることがある。このような観点からも、酸化物半導体層のチャネルとなる領域はゲート絶縁膜から離すことが好ましいといえる。
【０２６０】
したがって、酸化物半導体層１３０を酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃの積層構造とすることで、酸化物半導体層１３０ｂにチャネルを形成することができ、高い電界効果移動度および安定した電気特性を有したトランジスタを形成することができる。
【０２６１】
酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃのバンド構造においては、伝導帯下端のエネルギーが連続的に変化する。これは、酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃの組成が近似することにより、酸素が相互に拡散しやすい点からも理解される。したがって、酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃは組成が異なる層の積層体ではあるが、物性的に連続であるということもでき、図面において、当該積層体のそれぞれの界面は点線で表している。
【０２６２】
主成分を共通として積層された酸化物半導体層１３０は、各層を単に積層するのではなく連続接合（ここでは特に伝導帯下端のエネルギーが各層の間で連続的に変化するＵ字型の井戸構造（Ｕ  Ｓｈａｐｅ  Ｗｅｌｌ））が形成されるように作製する。すなわち、各層の界面にトラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しないように積層構造を形成する。仮に、積層された酸化物半導体層の層間に不純物が混在していると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップあるいは再結合により消滅してしまう。
【０２６３】
例えば、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃにはＩｎ：Ｇａ：Ｚｎ＝１：３：２、１：３：３、１：３：４、１：３：６、１：４：５、１：６：４または１：９：６（原子数比）などのＩｎ−Ｇａ−Ｚｎ酸化物などを用いることができる。また、酸化物半導体層１３０ｂにはＩｎ：Ｇａ：Ｚｎ＝１：１：１、２：１：３、５：５：６、または３：１：２（原子数比）などのＩｎ−Ｇａ−Ｚｎ酸化物などを用いることができる。なお、酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、および酸化物半導体層１３０ｃの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス４０％の変動を含む。
【０２６４】
酸化物半導体層１３０における酸化物半導体層１３０ｂはウェル（井戸）となり、チャネルは酸化物半導体層１３０ｂに形成される。なお、酸化物半導体層１３０は伝導帯下端のエネルギーが連続的に変化しているため、Ｕ字型井戸とも呼ぶことができる。また、このような構成で形成されたチャネルを埋め込みチャネルということもできる。
【０２６５】
また、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃと、酸化シリコン膜などの絶縁層との界面近傍には、不純物や欠陥に起因したトラップ準位が形成され得る。酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃがあることにより、酸化物半導体層１３０ｂと当該トラップ準位とを遠ざけることができる。
【０２６６】
ただし、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃの伝導帯下端のエネルギーと、酸化物半導体層１３０ｂの伝導帯下端のエネルギーとの差が小さい場合、酸化物半導体層１３０ｂの電子が該エネルギー差を越えてトラップ準位に達することがある。電子がトラップ準位に捕獲されることで、絶縁層界面にマイナスの電荷が生じ、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。
【０２６７】
酸化物半導体層１３０ａ、酸化物半導体層１３０ｂおよび酸化物半導体層１３０ｃには、結晶部が含まれることが好ましい。特にｃ軸に配向した結晶を用いることでトランジスタに安定した電気特性を付与することができる。また、ｃ軸に配向した結晶は歪曲に強く、フレキシブル基板を用いた半導体装置の信頼性を向上させることができる。
【０２６８】
＜ソース電極層、ドレイン電極層について＞
ソース電極層として作用する導電層１４０およびドレイン電極層として作用する導電層１５０には、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｎｉ、Ｍｎ、Ｎｄ、Ｓｃ、および当該金属材料の合金から選ばれた材料の単層、または積層を用いることができる。代表的には、特に酸素と結合しやすいＴｉや、後のプロセス温度が比較的高くできることなどから、融点の高いＷを用いることがより好ましい。また、低抵抗のＣｕやＣｕ−Ｍｎなどの合金と上記材料との積層を用いてもよい。なお、トランジスタ１０５、トランジスタ１０６、トランジスタ１１１、トランジスタ１１２においては、例えば、導電層１４１および導電層１５１にＷ、導電層１４２および導電層１５２にＴｉとＡｌとの積層膜などを用いることができる。
【０２６９】
上記材料は酸化物半導体膜から酸素を引き抜く性質を有する。そのため、上記材料と接した酸化物半導体膜の一部の領域では酸化物半導体層中の酸素が脱離し、酸素欠損が形成される。膜中に僅かに含まれる水素と当該酸素欠損が結合することにより当該領域は顕著にｎ型化する。したがって、ｎ型化した当該領域はトランジスタのソースまたはドレインとして作用させることができる。
【０２７０】
また、導電層１４０および導電層１５０にＷを用いる場合には、窒素をドーピングしてもよい。窒素をドーピングすることで酸素を引き抜く性質を適度に弱めることができ、ｎ型化した領域がチャネル領域まで拡大することを防ぐことができる。また、導電層１４０および導電層１５０をｎ型の半導体層との積層とし、ｎ型の半導体層と酸化物半導体層を接触させることによってもｎ型化した領域がチャネル領域まで拡大することを防ぐことができる。ｎ型の半導体層としては、窒素が添加されたＩｎ−Ｇａ−Ｚｎ酸化物、酸化亜鉛、酸化インジウム、酸化スズ、酸化インジウムスズなどを用いることができる。
【０２７１】
＜ゲート絶縁膜について＞
ゲート絶縁膜として作用する絶縁層１６０には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることができる。また、絶縁層１６０は上記材料の積層であってもよい。なお、絶縁層１６０に、Ｌａ、Ｎ、Ｚｒなどを、不純物として含んでいてもよい。
【０２７２】
また、絶縁層１６０の積層構造の一例について説明する。絶縁層１６０は、例えば、酸素、窒素、シリコン、ハフニウムなどを有する。具体的には、酸化ハフニウム、および酸化シリコンまたは酸化窒化シリコンを含むと好ましい。
【０２７３】
酸化ハフニウムおよび酸化アルミニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、酸化シリコンを用いた場合と比べて、絶縁層１６０の膜厚を大きくできるため、トンネル電流によるリーク電流を小さくすることができる。即ち、オフ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定されない。
【０２７４】
また、酸化物半導体層１３０と接する絶縁層１２０および絶縁層１６０は、窒素酸化物の放出量の少ない膜を用いることが好ましい。窒素酸化物の放出量の多い絶縁層と酸化物半導体が接した場合、窒素酸化物の準位密度が高くなることがある。絶縁層１２０および絶縁層１６０には、例えば、窒素酸化物の放出量の少ない酸化窒化シリコン膜または酸化窒化アルミニウム膜等の酸化物絶縁層を用いることができる。
【０２７５】
なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、ＴＤＳ法において、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が１×１０１８個／ｃｍ３以上５×１０１９個／ｃｍ３以下である。なお、アンモニアの放出量は、膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃以上５５０℃以下の加熱処理による放出量とする。
【０２７６】
絶縁層１２０および絶縁層１６０として、上記酸化物絶縁層を用いることで、トランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
【０２７７】
ゲート電極層として作用する導電層１７０には、例えば、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ｒｕ、Ａｇ、Ｍｎ、Ｎｄ、Ｓｃ、ＴａおよびＷなどの導電膜を用いることができる。また、上記材料の合金や上記材料の導電性窒化物を用いてもよい。また、上記材料、上記材料の合金、および上記材料の導電性窒化物から選ばれた複数の材料の積層であってもよい。代表的には、タングステン、タングステンと窒化チタンの積層、タングステンと窒化タンタルの積層などを用いることができる。また、低抵抗のＣｕまたはＣｕ−Ｍｎなどの合金や上記材料とＣｕまたはＣｕ−Ｍｎなどの合金との積層を用いてもよい。本実施の形態では、導電層１７１に窒化タンタル、導電層１７２にタングステンを用いて導電層１７０を形成する。
【０２７８】
絶縁層１７５には、水素を含む窒化シリコン膜または窒化アルミニウム膜などを用いることができる。実施の形態２に示したトランジスタ１０３、トランジスタ１０４、トランジスタ１０６、トランジスタ１０９、トランジスタ１１０、およびトランジスタ１１２では、絶縁層１７５として水素を含む絶縁膜を用いることで酸化物半導体層の一部をｎ型化することができる。また、窒化絶縁膜は水分などのブロッキング膜としての作用も有し、トランジスタの信頼性を向上させることができる。
【０２７９】
また、絶縁層１７５としては酸化アルミニウム膜を用いることもできる。特に、実施の形態２に示したトランジスタ１０１、トランジスタ１０２、トランジスタ１０５、トランジスタ１０７、トランジスタ１０８、およびトランジスタ１１１では絶縁層１７５に酸化アルミニウム膜を用いることが好ましい。酸化アルミニウム膜は、水素、水分などの不純物、および酸素の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウム膜は、トランジスタの作製工程中および作製後において、水素、水分などの不純物の酸化物半導体層１３０への混入防止、酸素の酸化物半導体層からの放出防止、絶縁層１２０からの酸素の不必要な放出防止の効果を有する保護膜として用いることに適している。また、酸化アルミニウム膜に含まれる酸素を酸化物半導体層中に拡散させることもできる。
【０２８０】
また、絶縁層１７５上には絶縁層１８０が形成されていることが好ましい。当該絶縁層には、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることができる。また、当該絶縁層は上記材料の積層であってもよい。
【０２８１】
ここで、絶縁層１８０は絶縁層１２０と同様に化学量論組成よりも多くの酸素を有することが好ましい。絶縁層１８０から放出される酸素は絶縁層１６０を経由して酸化物半導体層１３０のチャネル形成領域に拡散させることができることから、チャネル形成領域に形成された酸素欠損に酸素を補填することができる。したがって、安定したトランジスタの電気特性を得ることができる。
【０２８２】
＜トランジスタについて＞
半導体装置を高集積化するにはトランジスタの微細化が必須である。一方、トランジスタの微細化によりトランジスタの電気特性が悪化することが知られており、特にチャネル幅が縮小するとオン電流が低下する。
【０２８３】
本発明の一態様のトランジスタ１０７乃至トランジスタ１１２では、チャネルが形成される酸化物半導体層１３０ｂを覆うように酸化物半導体層１３０ｃが形成されており、チャネル形成層とゲート絶縁膜が接しない構成となっている。そのため、チャネル形成層とゲート絶縁膜との界面で生じるキャリアの散乱を抑えることができ、トランジスタのオン電流を大きくすることができる。
【０２８４】
また、本発明の一態様のトランジスタでは、前述したように酸化物半導体層１３０のチャネル幅方向を電気的に取り囲むようにゲート電極層（導電層１７０）が形成されているため、酸化物半導体層１３０に対しては垂直方向からのゲート電界に加えて、側面方向からのゲート電界が印加される。すなわち、チャネル形成層に対して全体的にゲート電界が印加されることになり実効チャネル幅が拡大するため、さらにオン電流を高められる。
【０２８５】
また、本発明の一態様における酸化物半導体層１３０が二層または三層のトランジスタでは、チャネルが形成される酸化物半導体層１３０ｂを酸化物半導体層１３０ａ上に形成することで界面準位を形成しにくくする効果を有する。また、本発明の一態様における酸化物半導体層１３０が三層のトランジスタでは、酸化物半導体層１３０ｂを三層構造の中間に位置する層とすることで上下からの不純物混入の影響を排除できる効果などを併せて有する。そのため、上述したトランジスタのオン電流の向上に加えて、しきい値電圧の安定化や、Ｓ値（サブスレッショルド値）の低減をはかることができる。したがって、ゲート電圧ＶＧが０Ｖ時の電流を下げることができ、消費電力を低減させることができる。また、トランジスタのしきい値電圧が安定化することから、半導体装置の長期信頼性を向上させることができる。また、本発明の一態様のトランジスタは、微細化にともなう電気特性の劣化が抑えられることから、集積度の高い半導体装置の形成に適しているといえる。
【０２８６】
＜各膜の作製方法について＞
なお、本実施の形態で説明した金属膜、半導体膜、無機絶縁膜など様々な膜は、代表的にはスパッタ法やプラズマＣＶＤ法により形成することができるが、他の方法、例えば、熱ＣＶＤ法により形成してもよい。熱ＣＶＤ法の例としては、ＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法などがある。
【０２８７】
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
【０２８８】
また、熱ＣＶＤ法では、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。
【０２８９】
ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスをチャンバーに導入・反応させ、これを繰り返すことで成膜を行う。原料ガスと一緒に不活性ガス（アルゴン、或いは窒素など）をキャリアガスとして導入しても良い。例えば２種類以上の原料ガスを順番にチャンバーに供給してもよい。その際、複数種の原料ガスが混ざらないように第１の原料ガスの反応後、不活性ガスを導入し、第２の原料ガスを導入する。あるいは、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着・反応して第１の層を成膜し、後から導入される第２の原料ガスが吸着・反応して、第２の層が第１の層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入の繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なＦＥＴを作製する場合に適している。
【０２９０】
ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法は、これまでに記載した実施形態に開示された金属膜、半導体膜、無機絶縁膜など様々な膜を形成することができ、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する場合には、トリメチルインジウム（Ｉｎ（ＣＨ３）３）、トリメチルガリウム（Ｇａ（ＣＨ３）３）、およびジメチル亜鉛（Ｚｎ（ＣＨ３）２）を用いることができる。これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
【０２９１】
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体を含む液体（ハフニウムアルコキシドや、テトラキスジメチルアミドハフニウム（ＴＤＭＡＨ、Ｈｆ［Ｎ（ＣＨ３）２］４）やテトラキス（エチルメチルアミド）ハフニウムなどのハフニウムアミド）を気化させた原料ガスと、酸化剤としてオゾン（Ｏ３）の２種類のガスを用いる。
【０２９２】
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体を含む液体（トリメチルアルミニウム（ＴＭＡ、Ａｌ（ＣＨ３）３）など）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。他の材料としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
【０２９３】
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
【０２９４】
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガスとＢ２Ｈ６ガスを順次導入して初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ２ガスを順次導入してタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガスを用いてもよい。
【０２９５】
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次導入してＩｎ−Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを順次導入してＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２とＯ３ガスを順次導入してＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。これらのガスを用いてＩｎ−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。
【０２９６】
なお、酸化物半導体層の成膜には、対向ターゲット式スパッタリング装置を用いることもできる。当該対向ターゲット式スパッタリング装置を用いた成膜法を、ＶＤＳＰ（ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ  ＳＰ）と呼ぶこともできる。
【０２９７】
対向ターゲット式スパッタリング装置を用いて酸化物半導体層を成膜することによって、酸化物半導体層の成膜時におけるプラズマ損傷を低減することができる。そのため、膜中の酸素欠損を低減することができる。また、対向ターゲット式スパッタリング装置を用いることで低圧での成膜が可能となるため、成膜された酸化物半導体層中の不純物濃度（例えば水素、希ガス（アルゴンなど）、水など）を低減させることができる。
【０２９８】
（実施の形態４）
以下では、本発明の一態様に用いることのできる酸化物半導体膜の構造について説明する。
【０２９９】
なお本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
【０３００】
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
【０３０１】
酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに大別される。非単結晶酸化物半導体膜とは、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜、多結晶酸化物半導体膜、微結晶酸化物半導体膜、非晶質酸化物半導体膜などをいう。
【０３０２】
＜ＣＡＡＣ−ＯＳ膜について＞
まずは、ＣＡＡＣ−ＯＳ膜について説明する。
【０３０３】
ＣＡＡＣ−ＯＳ膜は、ｃ軸配向した複数の結晶部を有する酸化物半導体膜の一つである。
【０３０４】
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳ膜の明視野像および回折パターンの複合解析像（高分解能ＴＥＭ像ともいう。）を観察することで複数の結晶部を確認することができる。一方、高分解能ＴＥＭ像によっても明確な結晶部同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【０３０５】
試料面と概略平行な方向から、ＣＡＡＣ−ＯＳ膜の断面の高分解能ＴＥＭ像を観察すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
【０３０６】
一方、試料面と概略垂直な方向から、ＣＡＡＣ−ＯＳ膜の平面の高分解能ＴＥＭ像を観察すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
【０３０７】
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
【０３０８】
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
【０３０９】
ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。
【０３１０】
また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。
【０３１１】
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合がある。
【０３１２】
また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
【０３１３】
＜微結晶酸化物半導体膜について＞
次に、微結晶酸化物半導体膜について説明する。
【０３１４】
微結晶酸化物半導体膜は、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。
【０３１５】
ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、結晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳ膜に対しナノビーム電子回折を行うと、円周状に分布したスポットが観測される場合がある。また、ｎｃ−ＯＳ膜に対しナノビーム電子回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。
【０３１６】
ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そのため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。
【０３１７】
＜非晶質酸化物半導体膜について＞
次に、非晶質酸化物半導体膜について説明する。
【０３１８】
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶部を有さない酸化物半導体膜である。石英のような無定形状態を有する酸化物半導体膜が一例である。
【０３１９】
非晶質酸化物半導体膜は、高分解能ＴＥＭ像において結晶部を確認することができない。
【０３２０】
非晶質酸化物半導体膜に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半導体膜に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導体膜に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが観測される。
【０３２１】
なお、酸化物半導体膜は、ｎｃ−ＯＳ膜と非晶質酸化物半導体膜との間の物性を示す構造を有する場合がある。そのような構造を有する酸化物半導体膜を、特に非晶質ライク酸化物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。
【０３２２】
ａ−ｌｉｋｅ  ＯＳ膜は、高分解能ＴＥＭ像において鬆（ボイドともいう。）が観察される場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。ａ−ｌｉｋｅ  ＯＳ膜は、ＴＥＭによる観察程度の微量な電子照射によって、結晶化が起こり、結晶部の成長が見られる場合がある。一方、良質なｎｃ−ＯＳ膜であれば、ＴＥＭによる観察程度の微量な電子照射による結晶化はほとんど見られない。
【０３２３】
なお、ａ−ｌｉｋｅ  ＯＳ膜およびｎｃ−ＯＳ膜の結晶部の大きさの計測は、高分解能ＴＥＭ像を用いて行うことができる。例えば、ＩｎＧａＺｎＯ４の結晶は層状構造を有し、Ｉｎ−Ｏ層の間に、Ｇａ−Ｚｎ−Ｏ層を２層有する。ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有する。よって、これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。そのため、高分解能ＴＥＭ像における格子縞に着目し、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所においては、それぞれの格子縞がＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
【０３２４】
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、ａ−ｌｉｋｅ  ＯＳ膜、微結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
（実施の形態５）
【０３２５】
本発明の一態様に係る撮像装置は、カメラモジュール内に用いられ、様々な電子機器に搭載することができる。本実施の形態では、上記実施の形態で説明した撮像装置を適用したカメラモジュールの一例、及びカメラモジュールを搭載した電子機器の一例について説明する。
【０３２６】
図４７に示すカメラモジュール８００は、レンズユニット８０１、オートフォーカスユニット８０２、リッドガラス８０３、センサカバー８０４、撮像装置８０５、基板８０６、ＦＰＣ８０７を有する。
【０３２７】
図４７に示すカメラモジュール８００は、表示機器、パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、カメラモジュールを適用しうる電子機器として、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図４８に示す。
【０３２８】
図４８（Ａ）は携帯型ゲーム機であり、筐体９０１、筐体９０２、表示部９０３、表示部９０４、マイク９０５、スピーカー９０６、操作キー９０７、スタイラス９０８、カメラモジュール８９０９等を有する。なお、図４８（Ａ）に示した携帯型ゲーム機は、２つの表示部９０３と表示部９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。カメラモジュール８９０９には本発明の一態様の撮像装置を用いることができる。
【０３２９】
図４８（Ｂ）は携帯データ端末であり、第１筐体９１１、表示部９１２、カメラモジュール８９１９等を有する。表示部９１２が有するタッチパネル機能により情報の入出力を行うことができる。カメラモジュール８９０９には本発明の一態様の撮像装置を用いることができる。
【０３３０】
図４８（Ｃ）は腕時計型の情報端末であり、筐体９３１、表示部９３２、リストバンド９３３、カメラモジュール８９３９等を有する。表示部９３２はタッチパネルとなっていてもよい。カメラモジュール８９０９には本発明の一態様の撮像装置を用いることができる。
【０３３１】
図４８（Ｄ）は監視カメラであり、筐体９５１、レンズ９５２、支持部９５３等を有する。レンズ９５２の焦点となる位置には本発明の一態様の撮像装置を備えることができる。
【０３３２】
図４８（Ｅ）はデジタルカメラであり、筐体９６１、シャッターボタン９６２、マイク９６３、発光部９６７、レンズ９６５等を有する。レンズ９６５の焦点となる位置には本発明の一態様の撮像装置を備えることができる。
【０３３３】
図４８（Ｆ）はビデオカメラであり、第１筐体９７１、第２筐体９７２、表示部９７３、操作キー９７４、レンズ９７５、接続部９７６等を有する。操作キー９７４およびレンズ９７５は第１筐体９７１に設けられており、表示部９７３は第２筐体９７２に設けられている。そして、第１筐体９７１と第２筐体９７２とは、接続部９７６により接続されており、第１筐体９７１と第２筐体９７２の間の角度は、接続部９７６により変更が可能である。表示部９７３における映像を、接続部９７６における第１筐体９７１と第２筐体９７２との間の角度に従って切り替える構成としても良い。レンズ９７５の焦点となる位置には本発明の一態様の撮像装置を備えることができる。
【０３３４】
（本明細書等の記載に関する付記）
以上の実施の形態、及び実施の形態における各構成の説明について、以下に付記する。
【０３３５】
＜実施の形態で述べた本発明の一態様に関する付記＞
各実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて、本発明の一態様とすることができる。また、１つの実施の形態の中に、複数の構成例が示される場合は、互い構成例を適宜組み合わせることが可能である。
【０３３６】
なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）、及び／又は、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換えなどを行うことが出来る。
【０３３７】
なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
【０３３８】
なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）、及び／又は、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより、さらに多くの図を構成させることが出来る。
【０３３９】
＜図面を説明する記載に関する付記＞
本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。構成同士の位置関係は、各構成を描写する方向に応じて適宜変化する。そのため、配置を示す語句は、明細書で説明した記載に限定されず、状況に応じて適切に言い換えることができる。
【０３４０】
また、「上」や「下」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
【０３４１】
また本明細書等において、ブロック図では、構成要素を機能毎に分類し、互いに独立したブロックとして示している。しかしながら実際の回路等においては、構成要素を機能毎に切り分けることが難しく、一つの回路に複数の機能が係わる場合や、複数の回路にわたって一つの機能が関わる場合があり得る。そのため、ブロック図のブロックは、明細書で説明した構成要素に限定されず、状況に応じて適切に言い換えることができる。
【０３４２】
また、図面において、大きさ、層の厚さ、又は領域は、説明の便宜上任意の大きさに示したものである。よって、必ずしもそのスケールに限定されない。なお図面は明確性を期すために模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
【０３４３】
また、図面において、上面図（平面図、レイアウト図ともいう）や斜視図などにおいて、図面の明確性を期すために、一部の構成要素の記載を省略している場合がある。
【０３４４】
＜言い換え可能な記載に関する付記＞
本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一方を、「ソース又はドレインの一方」（又は第１電極、又は第１端子）と表記し、ソースとドレインとの他方を「ソース又はドレインの他方」（又は第２電極、又は第２端子）と表記している。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い換えることができる。
【０３４５】
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
【０３４６】
また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電圧（接地電圧）とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも０Ｖを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。
【０３４７】
なお本明細書等において、「膜」、「層」などの語句は、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
【０３４８】
＜語句の定義に関する付記＞
以下では、上記実施の形態中で言及したかった語句の定義について説明する。
＜オフ電流＞
本明細書において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。例えば、ｎチャネル型のトランジスタのオフ電流とは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低いときのドレイン電流を言う場合がある。
【０３４９】
トランジスタのオフ電流は、Ｖｇｓに依存する場合がある。従ってトランジスタのオフ電流がＩ以下となるＶｇｓが存在するときに、トランジスタのオフ電流がＩ以下である、と言う場合がある。トランジスタのオフ電流は、Ｖｇｓが所定の値であるときのオフ電流、Ｖｇｓが所定の範囲内の値であるときのオフ電流、または、Ｖｇｓが十分に低減されたオフ電流が得られる値であるときのオフ電流を指す場合がある。
【０３５０】
一例として、しきい値電圧Ｖｔｈが０．５Ｖであり、Ｖｇｓが０．５Ｖであるときのドレイン電流が１×１０−９Ａであり、Ｖｇｓが０．１Ｖにおけるドレイン電流が１×１０−１３Ａであり、Ｖｇｓがー０．５Ｖにおけるドレイン電流が１×１０−１９Ａであり、Ｖｇｓがー０．８Ｖにおけるドレイン電流が１×１０−２２Ａであるようなｎチャネル型トランジスタを想定する。当該トランジスタのドレイン電流は、Ｖｇｓが−０．５Ｖにおいて、または、Ｖｇｓが−０．５Ｖ乃至−０．８Ｖの範囲において、１×１０−１９Ａ以下であるから、当該トランジスタのオフ電流は１×１０−１９Ａ以下である、と言う場合がある。当該トランジスタのドレイン電流が１×１０−２２Ａ以下となるＶｇｓが存在するため、当該トランジスタのオフ電流は１×１０−２２Ａ以下である、と言う場合がある。
【０３５１】
本明細書では、チャネル幅Ｗを有するトランジスタのオフ電流を、チャネル幅Ｗあたりの値で表す場合がある。また、所定のチャネル幅（例えば１μｍ）あたりの電流値で表す場合がある。後者の場合、オフ電流の単位は、電流／長さ（例えば、Ａ／μｍ）で表される場合がある。
【０３５２】
トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、室温、６０℃、８５℃、９５℃、または１２５℃におけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）におけるオフ電流、を表す場合がある。室温、６０℃、８５℃、９５℃、１２５℃、当該トランジスタが含まれる半導体装置等の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）、におけるトランジスタのオフ電流がＩ以下となるＶｇｓが存在するときに、トランジスタのオフ電流がＩ以下である、と言う場合がある。
【０３５３】
トランジスタのオフ電流は、ドレインとソースの間の電圧Ｖｄｓに依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、Ｖｄｓの絶対値が０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ，２．５Ｖ，３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、または２０Ｖにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓにおけるオフ電流、を表す場合がある。Ｖｄｓが所定の値であるときに、トランジスタのオフ電流がＩ以下となるＶｇｓが存在する場合、トランジスタのオフ電流がＩ以下である、と言うことがある。ここで、所定の値とは、例えば、０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ，２．５Ｖ，３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、２０Ｖ、当該トランジスタが含まれる半導体装置等の信頼性が保証されるＶｄｓの値、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓの値である。
【０３５４】
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合もある。
【０３５５】
本明細書では、オフ電流と同じ意味で、リーク電流と記載する場合がある。
【０３５６】
本明細書において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに、ソースとドレインとの間に流れる電流を指す場合がある。
【０３５７】
＜＜スイッチについて＞＞
本明細書等において、スイッチとは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。または、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。
【０３５８】
一例としては、電気的スイッチ又は機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。
【０３５９】
電気的なスイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）、又はこれらを組み合わせた論理回路などがある。
【０３６０】
なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、トランジスタのソースとドレインが電気的に短絡されているとみなせる状態をいう。また、トランジスタの「非導通状態」とは、トランジスタのソースとドレインが電気的に遮断されているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる場合には、トランジスタの極性（導電型）は特に限定されない。
【０３６１】
機械的なスイッチの一例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のように、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことによって、導通と非導通とを制御して動作する。
【０３６２】
＜＜チャネル長について＞＞
本明細書等において、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲートとが重なる領域、またはチャネルが形成される領域における、ソースとドレインとの間の距離をいう。
【０３６３】
なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
【０３６４】
＜＜チャネル幅について＞＞
本明細書等において、チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。
【０３６５】
なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
【０３６６】
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示されるチャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の上面に形成されるチャネル領域の割合に対して、半導体の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
【０３６７】
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
【０３６８】
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ  Ｃｈａｎｎｅｌ  Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、値を決定することができる。
【０３６９】
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
【０３７０】
＜＜画素について＞＞
本明細書等において、画素とは、例えば、明るさを制御できる要素一つ分を示すものとする。よって、一例としては、一画素とは、一つの色要素を示すものとし、その色要素一つで明るさを表現する。従って、そのときは、Ｒ（赤）Ｇ（緑）Ｂ（青）の色要素からなるカラー表示装置の場合には、画像の最小単位は、Ｒの画素とＧの画素とＢの画素との三画素から構成されるものとする。
【０３７１】
なお、色要素は、三色に限定されず、それ以上でもよく、例えば、ＲＧＢＷ（Ｗは白）や、ＲＧＢに、イエロー、シアン、マゼンタを追加したものなどがある。
【０３７２】
＜＜表示素子について＞＞
本明細書等において表示素子とは、電気的作用または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有するものである。表示素子の一例としては、ＥＬ（エレクトロルミネッセンス）素子、ＬＥＤチップ（白色ＬＥＤチップ、赤色ＬＥＤチップ、緑色ＬＥＤチップ、青色ＬＥＤチップなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、カーボンナノチューブを用いた表示素子、液晶素子、電子インク、エレクトロウェッティング素子、電気泳動素子、プラズマディスプレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子（例えば、グレーティングライトバルブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、圧電セラミックディスプレイなど）、カーボンナノチューブ、または、量子ドットなど、がある。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ  Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク、電子粉流体（登録商標）、又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。量子ドットを各画素に用いた表示装置の一例としては、量子ドットディスプレイなどがある。なお、量子ドットは、表示素子としてではなく、バックライトの一部に設けてもよい。量子ドットを用いることにより、色純度の高い表示を行うことができる。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。なお、ＬＥＤチップを用いる場合、ＬＥＤチップの電極や窒化物半導体の下に、グラフェンやグラファイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜としてもよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化物半導体、例えば、結晶を有するｎ型ＧａＮ半導体層などを容易に成膜することができる。さらに、その上に、結晶を有するｐ型ＧａＮ半導体層などを設けて、ＬＥＤチップを構成することができる。なお、グラフェンやグラファイトと、結晶を有するｎ型ＧａＮ半導体層との間に、ＡｌＮ層を設けてもよい。なお、ＬＥＤチップが有するＧａＮ半導体層は、ＭＯＣＶＤで成膜してもよ��。ただし、グラフェンを設けることにより、ＬＥＤチップが有するＧａＮ半導体層は、スパッタ法で成膜することも可能である。また、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子においては、表示素子が封止されている空間（例えば、表示素子が配置されている素子基板と、素子基板に対向して配置されている対向基板との間）に、乾燥剤を配置してもよい。乾燥剤を配置することにより、ＭＥＭＳなどが水分によって動きにくくなることや、劣化しやすくなることを防止することができる。
【０３７３】
＜＜接続について＞＞
本明細書等において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されているものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気的に接続されているとは、ＡとＢとの間で、何らかの電気的作用を有する対象物が存在するとき、ＡとＢとの電気信号の授受を可能とするものをいう。
【０３７４】
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。
【０３７５】
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
【０３７６】
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
【０３７７】
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【符号の説明】
【０３７８】
Ｂ１−Ｂ２    一点鎖線
Ｂ３−Ｂ４    一点鎖線
Ｃ１    キャパシタ
Ｃ１−Ｃ２    一点鎖線
Ｃ３−Ｃ４    一点鎖線
ＣＯＮ１    制御信号
Ｄ１−Ｄ２    一点鎖線
Ｄ３−Ｄ４    一点鎖線
Ｅ１−Ｅ２    一点鎖線
Ｅ３−Ｅ４    一点鎖線
Ｆ１−Ｆ２    一点鎖線
Ｆ３−Ｆ４    一点鎖線
ＦＤ１    ノード
ＦＤ２    ノード
Ｇ１−Ｇ２    一点鎖線
Ｇ３−Ｇ４    一点鎖線
Ｈ１−Ｈ２    一点鎖線
Ｈ３−Ｈ４    一点鎖線
Ｉ１−Ｉ２    一点鎖線
Ｉ３−Ｉ４    一点鎖線
Ｊ１−Ｊ２    一点鎖線
Ｊ３−Ｊ４    一点鎖線
Ｋ１−Ｋ２    一点鎖線
Ｋ３−Ｋ４    一点鎖線
Ｍ１    トランジスタ
Ｍ１−Ｍ２    一点鎖線
Ｍ１＿Ａ    トランジスタ
Ｍ１＿Ｂ    トランジスタ
Ｍ２    トランジスタ
Ｍ３    トランジスタ
Ｍ３−Ｍ４    一点鎖線
Ｍ４    トランジスタ
Ｍ５    トランジスタ
Ｍ６    トランジスタ
Ｍ７    トランジスタ
Ｍ１１    トランジスタ
Ｍ１２    トランジスタ
Ｍ１４    トランジスタ
Ｍ２１    トランジスタ
Ｍ３１    トランジスタ
Ｍ３２    トランジスタ
Ｍ３３    トランジスタ
Ｍ３４    トランジスタ
Ｎ１−Ｎ２    一点鎖線
Ｎ３−Ｎ４    一点鎖線
ＯＤ１    配線
ＯＤ２    配線
ＯＤＤ１    配線
Ｐ１    期間
Ｐ２    期間
Ｐ３    期間
Ｐ４    期間
Ｐ５    期間
Ｐ６    期間
Ｐ７    期間
Ｐ８    期間
Ｐ９    期間
ＰＣＬ１    光電変換素子
ＰＣＬ２    光電変換素子
ＰＣＬ３    光電変換素子
Ｒ１    期間
ＳＥ１    配線
ＳＥ２    配線
Ｔ２    期間
ＴＸ１    配線
ＴＸ２    配線
ＶＢＩＡＳ１    バイアス電圧
ＶＢＩＡＳ２    バイアス電圧
Ｘ１−Ｘ２    二点鎖線
Ｘ３−Ｘ４    二点鎖線
Ｙ１−Ｙ２    二点鎖線
Ｙ３−Ｙ４    二点鎖線
１０    回路
１１    撮像動作
１２    データ保持動作
１３    動作
１５    遮光層
２０    回路
２１    トランジスタ
３０    シリコン基板
３１    トランジスタ
３２    トランジスタ
３５    活性層
３６    シリコン基板
５１ａ    トランジスタ
５２ａ    トランジスタ
６０ａ    光電変換素子
６１    光電変換層
６２    透光性導電層
６３    半導体層
６４    半導体層
６５    半導体層
６６    電極
６６ａ    導電層
６６ｂ    導電層
６７    隔壁
７２    配線
７２ａ    導電層
７２ｂ    導電層
８０    絶縁層
８１    導電体
８２    絶縁層
８２ａ    絶縁層
８２ｂ    絶縁層
８３    絶縁層
８８    配線
１０１    トランジスタ
１０２    トランジスタ
１０３    トランジスタ
１０４    トランジスタ
１０５    トランジスタ
１０６    トランジスタ
１０７    トランジスタ
１０８    トランジスタ
１０９    トランジスタ
１１０    トランジスタ
１１１    トランジスタ
１１２    トランジスタ
１１３    トランジスタ
１１５    基板
１２０    絶縁層
１３０    酸化物半導体層
１３０ａ    酸化物半導体層
１３０ｂ    酸化物半導体層
１３０ｃ    酸化物半導体層
１４０    導電層
１４１    導電層
１４２    導電層
１５０    導電層
１５１    導電層
１５２    導電層
１６０    絶縁層
１７０    導電層
１７１    導電層
１７２    導電層
１７３    導電層
１７５    絶縁層
１８０    絶縁層
１９０    絶縁層
２００    画素
２００Ａ    画素
２００Ｂ    画素
２００Ｃ    画素
２００Ｄ    画素
２００Ｅ    画素
２００Ｆ    画素
２００Ｇ    画素
２００Ｈ    画素
２０１    回路
２０２    回路
２０３    比較回路
２３１    領域
２３２    領域
２３３    領域
３３０    酸化物半導体層
３３０ａ    酸化物半導体層
３３０ｂ    酸化物半導体層
３３０ｃ    酸化物半導体層
３３１    領域
３３２    領域
３３３    領域
３３４    領域
３３５    領域
４００    画素
４０１    アナログ処理回路
４０２    Ａ／Ｄ変換回路
４０３    列ドライバ
４０４    行ドライバ
４０５    画素部
８００    カメラモジュール
８０１    レンズユニット
８０２    オートフォーカスユニット
８０３    リッドガラス
８０４    センサカバー
８０５    撮像装置
８０６    基板
８０７    ＦＰＣ
９０１    筐体
９０２    筐体
９０３    表示部
９０４    表示部
９０５    マイク
９０６    スピーカー
９０７    操作キー
９０８    スタイラス
９１１    筐体
９１２    表示部
９３１    筐体
９３２    表示部
９３３    リストバンド
９５１    筐体
９５２    レンズ
９５３    支持部
９６１    筐体
９６２    シャッターボタン
９６３    マイク
９６５    レンズ
９６７    発光部
９７１    筐体
９７２    筐体
９７３    表示部
９７４    操作キー
９７５    レンズ
９７６    接続部
１１００    層
１２００    層
１４００    層
１５００    回折格子
１６００    層
２５００    絶縁層
２５１０    遮光層
２５２０    有機樹脂層
２５３０    カラーフィルタ
２５３０ａ    カラーフィルタ
２５３０ｂ    カラーフィルタ
２５３０ｃ    カラーフィルタ
２５４０    マイクロレンズアレイ
２５５０    光学変換層
２５６０    絶縁層
８９０９    カメラモジュール
８９１９    カメラモジュール
８９３９    カメラモジュール
【図１】
0006502597.tif 000002
【図２】
0006502597.tif 000003
【図３】
0006502597.tif 000004
【図４】
0006502597.tif 000005
【図５】
0006502597.tif 000006
【図６】
0006502597.tif 000007
【図７】
0006502597.tif 000008
【図８】
0006502597.tif 000009
【図９】
0006502597.tif 000010
【図１０】
0006502597.tif 000011
【図１１】
0006502597.tif 000012
【図１２】
0006502597.tif 000013
【図１３】
0006502597.tif 000014
【図１４】
0006502597.tif 000015
【図１５】
0006502597.tif 000016
【図１６】
0006502597.tif 000017
【図１７】
0006502597.tif 000018
【図１８】
0006502597.tif 000019
【図１９】
0006502597.tif 000020
【図２０】
0006502597.tif 000021
【図２１】
0006502597.tif 000022
【図２２】
0006502597.tif 000023
【図２３】
0006502597.tif 000024
【図２４】
0006502597.tif 000025
【図２５】
0006502597.tif 000026
【図２６】
0006502597.tif 000027
【図２７】
0006502597.tif 000028
【図２８】
0006502597.tif 000029
【図２９】
0006502597.tif 000030
【図３０】
0006502597.tif 000031
【図３１】
0006502597.tif 000032
【図３２】
0006502597.tif 000033
【図３３】
0006502597.tif 000034
【図３４】
0006502597.tif 000035
【図３５】
0006502597.tif 000036
【図３６】
0006502597.tif 000037
【図３７】
0006502597.tif 000038
【図３８】
0006502597.tif 000039
【図３９】
0006502597.tif 000040
【図４０】
0006502597.tif 000041
【図４１】
0006502597.tif 000042
【図４２】
0006502597.tif 000043
【図４３】
0006502597.tif 000044
【図４４】
0006502597.tif 000045
【図４５】
0006502597.tif 000046
【図４６】
0006502597.tif 000047
【図４７】
0006502597.tif 000048
【図４８】
0006502597.tif 000049