(57)【特許請求の範囲】
【請求項１】
レーザ発振を行なうＤＦＢ領域とレーザ出力の高周波変調を行うＥＡ領域とが基板上にモノリシックに形成されたＥＡ−ＤＦＢレーザであって、前記基板の一面のＤＦＢ領域に設けられたＤＣ電極と前記基板の一面のＥＡ領域に設けられた高周波電極と、前記基板の他面に設けられた電極層を有するＥＡ−ＤＦＢレーザと、
前記ＥＡ−ＤＦＢレーザをレーザ発振するためのＤＣ駆動信号用のＤＣ配線と高周波変調するための高周波信号用の高周波配線とを有する配線基板とを備え、
前記ＥＡ−ＤＦＢレーザの前記一面の前記ＤＣ電極および前記高周波電極が前記配線基板のＤＣ配線および高周波配線と電気的に接続するように前記ＥＡ−ＤＦＢレーザがフェースダウンで前記配線基板上にフリップチップ搭載されるとともに、前記ＥＡ−ＤＦＢレーザの他面と前記ＤＣ配線および前記高周波配線とが導体細線により電気的に接続されており、ＥＡ領域から前記ＥＡ領域に設けられた導体細線に向かうパスのインピーダンスが、ＤＦＢ領域から前記ＤＦＢ領域に設けられた導体細線に向かうパスのインピーダンスよりも低くなるように、前記ＥＡ−ＤＦＢレーザの他面の前記ＥＡ領域に設けられた導体細線の本数が前記ＤＦＢ領域に設けられた導体細線の本数よりも多いことを特徴とする光半導体装置。
【請求項２】
前記高周波配線は、フリップチップ搭載された前記ＥＡ−ＤＦＢレーザの近傍に位置する領域で、少なくとも２本以上に分岐されており、分岐された前記高周波線路が終端抵抗と電気的に接続され、前記終端抵抗までの線路が持つ特性インピーダンスが前記ＥＡ領域が持つ特性インピーダンスよりも高く設定されることを特徴とする、請求項１に記載の光半導体装置。
【請求項３】
前記分岐された高周波線路において、前記終端抵抗と接続されておらず、かつ前記ＥＡ−ＤＦＢレーザが備える前記高周波電極と電気的に接続されていない前記高周波線路には、分岐点を始点としてその長さ、互いのなす角度がそれぞれ異なる様に配置された、容量性スタブ、誘導性スタブが形成されていることを特徴とする、請求項２に記載の光半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光半導体装置に関し、特にＥＡ−ＤＦＢレーザにおいてフェースダウンでフリップチップ実装された際の電気的な高周波反射損失を低減させ、ＥＡ−ＤＦＢレーザを構成するＥＡ変調器への高周波信号の駆動力の向上を図った光半導体装置に関する。
【背景技術】
【０００２】
ＥＡ（Electro-absorption：電界吸収型）−ＤＦＢ（Distributed Feedback：分布帰還型）レーザは、半導体レーザを直接に変調する従来の直接変調半導体レーザ（ＤＭＬ：Directly Modulated Laser）と異なり、ＤＦＢレーザ発振に必要なキャリヤを直接に変調すること無くＥＡ変調器の変調領域層に与える電圧（電界）を変化させることにより、変調領域層における波長軸上での吸収端の変化で光変調を行うことから、高速、広帯域であり、かつ低チャープ特性を備えており、１０Ｇｂｐｓ〜１００Ｇｂｐｓイーサネット技術を支える光デバイスとして広く使われている。
【０００３】
ＥＡ−ＤＦＢレーザを実際に使用する際は、５０Ω出力インピーダンスを備えた高周波信号源とＥＡ−ＤＦＢレーザを構成するＥＡ変調器とを互いに電気的に接続するが、ＥＡ変調器は必ずしも５０Ωにインピーダンス整合しておらず、ＥＡ変調器そのものが高周波信号源から出力される高周波信号のＥＡ変調器に対する駆動力を劣化させる主要因を有している事が広く知られている。特に、ＥＡ変調器の変調動作時における特性インピーダンスの変動には特徴があり、ＥＡ変調器を駆動する信号に含まれる低周波成分ではＥＡ変調器に電気的に並列接続された終端抵抗が信号源から主に見えるが、逆に高周波成分ではＥＡ変調器の電気的な容量に起因したＥＡ変調器そのものの低インピーダンス特性が見えてくる。
【０００４】
また、実際の使用時においては、ＥＡ変調器はＥＡ変調器と共にモノリシック形成されたＤＦＢレーザからの光出力を変調することになるが、ＥＡ変調器で変調される光はフォトカレントとなってＥＡ変調器を流れるものと見なすことができる。すなわち、光変調を行っている際の、光吸収時、光透過時においては、ＥＡ変調器は電気的にはフォトカレントを変調していることと等価であり、変調領域での高周波電流のインピーダンスが変動していることを意味する。こうした一連のＥＡ変調器のダイナミックな電気的な特性を考慮した電気実装の在り方が検討、開発されてきた。
【０００５】
このＥＡ変調器のインピーダンスを整合させる手法として、ＥＡ変調器と直列に接続される直列抵抗（Ｒｓｅｒｉｅｓ）の値最適化、およびＥＡ変調器と並列に接続される終端抵抗（Ｒｔｅｒｍ）の値最適化による試みが知られている。図１にインピーダンスのマッチング回路を含めた従来のＥＡ−ＤＦＢレーザの等価回路を示す。図２には、図１のＥＡ−ＤＦＢレーザにおける反射損失特性グラフを示す。
【０００６】
図１に示すように、ＥＡ−ＤＦＢレーザは、Ｚ０の出力インピーダンスを備えた信号源１００と、Ｚ０の特性インピーダンスを備える高周波線路１０１と、その先に直列抵抗（Ｒｓｅｒｉｅｓ）１０２とを介してＥＡ変調器１０４とが直列に接続され、さらにＥＡ変調器１０４に対して終端抵抗１０３が並列に接続される等価回路構成で示されている。
【０００７】
図１に示すＥＡ−ＤＦＢレーザにおいては、Ｒｔｅｒｍ≧１．２（Ｚ０−Ｒｓｅｒｉｅｓ）を満たすように、直列抵抗１０２、終端抵抗１０３の値がそれぞれ決定されている。Ｚ０＝５０Ωにおいて、Ｒｓｅｒｉｅｓ＝５Ω、Ｒｔｅｒｍ＝７２Ωが選択され、低域においては−３０ｄＢの反射損失が得られるとしている（特許文献１参照）。
【０００８】
しかしながら、図２に示す反射損失グラフからも明らかなように、１０ＧＨｚを超えた周波数領域では、反射損失が０ｄＢ近くになってしまう。これは信号源１００から出力される高周波信号のほとんどすべてが反射で戻ってしまい、ＥＡ変調器１０４を１０ＧＨｚ以上の周波数で駆動するのは困難であることを示している。
【０００９】
今後の通信需要を勘案すると、ＥＡ−ＤＦＢレーザが多用される１００Ｇｂｐｓ  Ｅｔｈｅｒｎｅｔでの光通信ネットワーク構築の旺盛な需要もあり、より高い周波数においてもＥＡ変調器を駆動可能とする開発が必須であることは言うまでもない。また、１００Ｇｂｐｓ、４００Ｇｂｐｓの光通信ネットワーク、なかでもＥｔｈｅｒｎｅｔ（登録商標）で使用される光トランシーバの構成においては複数のＥＡ−ＤＦＢレーザを一つのパッケージの中に配置する必要性もあり、高密度、高精度にＥＡ−ＤＦＢレーザを実装する必要も生じている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００４−３２５４９５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
上述のように、ＥＡ−ＤＦＢレーザを構成するＥＡ変調器に直列、並列接続される抵抗器の追加による効果では、比較的低い周波数帯域でＥＡ変調器の駆動が改善できるものの、１０ＧＨｚを超えた周波数領域では反射損失の低減に限界があり駆動そのものを困難としている。さらに、複数のＥＡ−ＤＦＢレーザを一つの小型パッケージ内部に高密度、高精度に実装する際において、複数の抵抗器を追加した電気パッシブ部品の実装方式では、電気パッシブ部品の搭載スペースに制限があるため、電気パッシブ部品の搭載そのものが困難となり特性改善に自ずと限界が出る。
【００１２】
本発明は、上記課題に鑑みてなされたものであって、その目的は、フェースダウンでフリップチップ実装された際での電気高周波反射損失を低減させ、ＥＡ−ＤＦＢレーザを構成するＥＡ変調器への高周波信号の駆動力を向上させた光半導体装置を提供することにある。
【課題を解決するための手段】
【００１３】
上記の課題を解決するために、一実施形態に記載された発明は、レーザ発振を行なうＤＦＢ領域とレーザ出力の高周波変調を行うＥＡ領域とが基板上にモノリシックに形成されたＥＡ−ＤＦＢレーザであって、前記基板の一面のＤＦＢ領域に設けられたＤＣ電極と前記基板の一面のＥＡ領域に設けられた高周波電極と、前記基板の他面に設けられた電極層を有するＥＡ−ＤＦＢレーザと、前記ＥＡ−ＤＦＢレーザをレーザ発振するためのＤＣ駆動信号用のＤＣ配線と高周波変調するための高周波信号用の高周波配線とを有する配線基板とを備え、前記ＥＡ−ＤＦＢレーザの前記一面の前記ＤＣ電極および前記高周波電極が前記配線基板のＤＣ配線および高周波配線と電気的に接続するように前記ＥＡ−ＤＦＢレーザがフェースダウンで前記配線基板上にフリップチップ搭載されるとともに、前記ＥＡ−ＤＦＢレーザの他面と前記ＤＣ配線および前記高周波配線とが導体細線により電気的に接続されており、ＥＡ領域から前記ＥＡ領域に設けられた導体細線に向かうパスのインピーダンスが、ＤＦＢ領域から前記ＤＦＢ領域に設けられた導体細線に向かうパスのインピーダンスよりも低くなるように、前記ＥＡ−ＤＦＢレーザの他面の前記ＥＡ領域に設けられた導体細線の本数が前記ＤＦＢ領域に設けられた導体細線の本数よりも多いことを特徴とする光半導体装置。
【図面の簡単な説明】
【００１４】
【図１】特性インピーダンスのマッチング回路を含めた従来のＥＡ−ＤＦＢレーザの等価回路を示す図である。
【図２】図１のＥＡ−ＤＦＢレーザにおける反射損失特性グラフを示す図である。
【図３】第１の実施形態の光半導体装置の構成を示す図である。
【図４】第１の実施形態の光半導体装置の構成を示す図である。
【図５】第１の実施形態の光半導体装置の等価回路を示す図である。
【図６】第１の実施形態の光半導体装置の効果を例証するための測定値を示す図である。
【図７】第２の実施形態の光半導体装置の構成を示す図である。
【図８】第２の実施形態の光半導体装置の構成を示す図である。
【図９】第２の実施形態の光半導体装置の等価回路を示す図である。
【図１０】第２の実施形態の光半導体装置の効果を例証するための測定値を示す図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態について、詳細に説明する。本実施の形態では、配線基板の材料を石英ガラス（比誘電率３．５）、ＥＡ−ＤＦＢレーザを構成するＩｎＰ／ＩｎＧａＡｓＰ系とし、その導電性基板をｎ型ＩｎＰとしているが、これに限定されず、基板材料をポリミィド（比誘電率４）、シリコン（比誘電率１１．９）、あるいはアルミナセラミクス（比誘電率９．８）、ＥＡ−ＤＦＢレーザを短波長で動作可能なＧａＡｓ／ＧａＡｓ系にも適用可能であり、その他あらゆる材料系に適用できることは言うまでもない。
【００１６】
（第１の実施形態）
図３、４は第１の実施形態の光半導体装置の構成を示す図である。図３（ａ）はＥＡ−ＤＦＢレーザ搭載前の高周波接続線路基板の上面図であり、図３（ｂ）はＥＡ−ＤＦＢレーザの上面図である。図４（ａ）はＥＡ−ＤＦＢレーザを搭載した高周波接続線路基板の上面図であり、図４（ｂ）、（ｃ）はそれぞれ図４（ａ）のＡ−Ａ’断面図、Ｂ−Ｂ’断面図である。
【００１７】
図３（ａ）に示すように、レーザ搭載基板は、石英ガラス基板８の上面に、高周波線路９と、ＤＣ線路１０とが形成されて構成されている。高周波線路９は、グランド９−３と高周波信号線路９−１とを備える、いわゆるスロット線路構造に形成されている。高周波線路９は、高周波信号線路９−１の一部の領域で二股に分岐し、一方はＥＡ変調器と電気的に接続するパッド９−２へと分岐した線路９−５で構成され、もう一方は終端抵抗９−４と電気的に接続される線路９−６で構成される。終端抵抗９−４はグランド９−３に接続される。ＤＣ線路１０は、ＤＦＢレーザを連続光出力でレーザ発振させるための電流注入電極１０−１とＤＣグランド１０−２とを備えている。      
ＥＡ−ＤＦＢレーザ１は、図３（ｂ）および図４（ｃ）に示すように、ＥＡ変調器領域１ａと、ＤＦＢレーザ領域１ｂとが、グランド電極１−１およびＥＡ素子構造体１−３に挟まれた導電性半導体基板となるｎ型ＩｎＰ基板１−２上にモノリシック形成されている。ＥＡ−ＤＦＢレーザ１の表面（紙面裏側）にＥＡ電極１−４と、ＤＦＢ電極１−５とがそれぞれ形成され、裏面（紙面表側）にはグランド電極１−１が形成されている。
【００１８】
本実施形態の光半導体装置は、図４に示すように、石英ガラス基板８の上面にＥＡ−ＤＦＢレーザ１をフェースダウンでフリップチップ搭載し、ボンディングワイヤ１１、１２が施された構成を備える。ボンディングワイヤ（導体細線）１１は、ＥＡ−ＤＦＢレーザ１のＥＡ変調器領域１ａを高周波信号線路９のグランド９−３と電気的に接続する。ボンディングワイヤ１２は、ＥＡ−ＤＦＢレーザ１のＤＦＢレーザ領域１ｂをＤＣ線路１０のＤＣグランド１０−２と電気的に接続する。なお、本構成において、ボンディングワイヤ１１とボンディングワイヤ１２とは略同じ長さおよび太さを有するものとして説明する。
【００１９】
ＥＡ変調器を駆動する高周波信号は、高周波信号線路９を伝搬し終端抵抗９−４とパッド９−２とにそれぞれ向かう。パッド９−２に向かった高周波信号は電気的に接続されているＥＡ電極１−４へと入力される。高周波信号に含まれる信号の中で、特にＤＣに近い低い周波数成分の高周波信号については、導電性半導体基板１−２を貫通する形態で高周波信号が流れ、ＥＡ変調器領域１ａの上面に位置するグランド電極１−１へと流れていく。しかしながら、１０ＧＨｚ以上の高い周波数成分を持つ高周波信号は、表皮効果によって導電性半導体基板１−２を貫通する様態では流れない。結晶成長や半導体製造プロセスによって形成されたＥＡ素子構造体１−３と導電性半導体基板１−２との界面をまず流れ、導電性半導体基板側面１ｃへと向かう、さらにその側面１ｃを這い上がり、その後、ボンディングワイヤ１１を中継しグランド９−３へと向かい、一つの閉回路を形成する。
【００２０】
また、光源となるＤＦＢレーザは安定な連続発振が必要となる。ＤＦＢレーザの連続発振動作のために、ＤＣ線路１０を基板８の上面にも形成することになる。本実施形態では、ＤＣ線路の形成のため、電流注入電極１０−１とＤＣグランド１０−２が石英基板上に形成されている。ＤＣ線路１０−１の端部から給電されるＤＣ電流は、電気的に接続されているＤＦＢ電極１−５へと到達する。ＤＣ電流は周波数では０Ｈｚであるため、表皮効果は全く現れない。よって、ＤＦＢ電極１−５へと到達したＤＣ電流は、導電性半導体基板１−２を貫通して流れ、グランド電極１−１へと向かい、ボンディングワイヤ１２を経由してＤＣグランド１０−２へと到達し、一つの閉回路を形成する。
【００２１】
本実施形態の光半導体装置では、高周波信号を接続するためのボンディングワイヤ１１の本数をＤＣ信号を接続するためのボンディングワイヤ１２の本数よりも多く構成する。この構成により、高周波反射損失を低減させ、駆動力の向上を図ることができる。ボンディングワイヤ１１および１２の本数を制限することによる効果について以下に説明する。ＥＡ変調器を駆動する高周波信号に含まれる信号で、１０ＧＨｚ以上の高い周波数成分では、表皮効果によって流れる場所が制限されることに注意を払う必要がある。特に、ボンディングワイヤ１１の本数が少ない場合、ボンディングワイヤ１１の全本数により構成される面積が小さくなるので、ボンディングワイヤ１１のインピーダンスが高くなる。ボンディングワイヤ１１のインピーダンスが高くなる影響により、必ずしもボンディングワイヤ１１を１０ＧＨｚ以上の高い周波成分の高周波信号が流れるとは限らない。
【００２２】
すなわちボンディングワイヤ１１の本数が少ない場合、構造的に広い面積を持つ導電性半導体基板１−２の界面や側面１ｃを１０ＧＨｚ以上の高い周波成分の高周波信号が流れ易くなるケースが起こり得ることを意味しており、その結果としてボンディングワイヤ１２に到達することが想定される。一方、ボンディングワイヤ１２は、先に示したように、ＤＦＢレーザを安定に連続発振動作させる際に不可欠なＤＣ電流の回路の一部となっている。このボンディングワイヤ１２に高周波信号が重畳された場合、ＤＦＢレーザのグランド電位の不安定性を招き、ＤＦＢレーザのザの安定な連続発振動作が困難となる。ＥＡ−ＤＦＢレーザの光源であるＤＦＢレーザの動作が不安定になれば、ＥＡ変調器で変調された光出力も、所望の特性は自ずと得られなくなってしまう。
【００２３】
さらに上記効果について本実施形態の光半導体装置の回路構成に基づいて図３から５を参照して説明する。図５は、図３、４で示した本実施形態の光半導体装置の等価回路を示す図である。高周波線路９は、高周波信号線路９−１の一部の領域で二股に分かれ、その一つは終端抵抗９−４へと向かう、分岐箇所から終端抵抗までの等価回路が回路２０−２で表現される。インダクタと抵抗の直列接続で表現されるが、インダクタ成分は分岐点から終端抵抗９−４までの線路９−６の長さに比例して表われる成分である。
【００２４】
回路２０−３は、分岐箇所からパッド９−２に向かう線路９−５を表現している。線路９−５は、導電性半導体基板１−２をグランドとするマイクロストリップ線路構造を備えていることが分かる。本実施形態では、高精度に位置決め可能な一般的なフリップチップ実装技術を用いるため、石英ガラス基板８とＥＡ−ＤＦＢレーザチップ１との間の空隙が２〜５μｍと大変狭い。これにより、容量性が大きく現れることとなり、線路９−５は、低インピーダンス特性を備えたマイクロストリップ線路と等しくなっている。
【００２５】
回路２０−４は、パッド９−２、ＥＡ電極１−４がはんだ等で電気的に接続された箇所を表現している。パッド９−２、ＥＡ電極１−４がはんだ等で電気的に接続された箇所では、回路２０−３と同様に導電性半導体基板１−２をグランドとした容量性が支配的に現れる。
【００２６】
回路２０−５は、パッド９−２およびＥＡ電極１−４からｐ型ＩｎＰクラッド層であるＥＡ素子構造１−３までの構成を示している。ＥＡ素子構造１−３は、半導体結晶成長、ならびに半導体製造プロセスを経て形成されている。したがってｎ型ＩｎＰ半導体基板を使用した場合、一般的に結晶成長最表面はｐ型となり、ＥＡ素子構造１−３はｐ型ＩｎＰクラッド層と呼ばれる。パッド９−２、ＥＡ電極１−４からｐ型ＩｎＰクラッド層に高周波信号が流れる際には抵抗が現れる。そして、ＥＡ変調器そのものは電気的に容量性を示すため回路２０−６で表現される。
【００２７】
ここで、本実施形態では、回路２０−２で表される高周波信号線路９−１の分岐箇所から終端抵抗９−４へ向かう部分の持つ特性インピーダンスよりもＥＡ変調器の持つ特性インピーダンスの方が低くなるように設定される。これにより、ＥＡ変調信号への高周波信号の駆動力を向上させることができる。
【００２８】
回路２０−６では、ＥＡ変調器における光と電気についての相互作用を加味して表現される。ＤＦＢレーザから出力された光をＥＡ変調器が吸収し消光した際、ＥＡ変調器では光―電気変換によって生じるフォトカレントが流れている。このフォトカレントは電流計で常に計測可能である。図５の等価回路上では常に電圧振幅（Ｖ）を扱うため、フォトカレントを等価回路で表現するには、Ｉ＝Ｒ／Ｖより、抵抗値で置き換えればよい。そこで、フォトカレント量を等価回路で表現するための抵抗値を、容量と並列に配置した。
【００２９】
一方、先に示したように、高周波信号に含まれる１０ＧＨｚ以上の高い周波数成分を持つ高周波信号がＥＡ素子構造体１−３を通過しグランドに向かう際には、表皮効果によって２つの進行方向が見えている。一方は導電性半導体基板の界面を流れ、そして側面を通りボンディングワイヤ１１を通りグランド電極１−１へと流れるパスである。この電流パスはボンディングワイヤの誘導性を主要因とする回路となるため、等価回路上ではインダクタのみの回路２０−７で表現される。
【００３０】
そしてもう一方は導電性半導体基板の界面、側面を通りボンディングワイヤ１２を通り、ＤＣグランド１０−２へと流れるパスである。本実施例ではＤＦＢレーザ領域の方がＥＡ変調器領域と比較して長手方向に約３倍長いため、ボンディングワイヤの誘導性のみでは回路的には表現されず、容量性を回路上に配置する必要がある。ボンディングワイヤ１２に向かうパスは一種の高周波線路と同等な扱いが可能であるため、等価回路上ではインダクタ成分と容量性成分からなる回路２０−８で表現される。
【００３１】
ここで回路２０−７と回路２０−８のインピーダンスを比較すると、ボンディングワイヤ１本当たり一般的に約３２０Ωであることから、それぞれの回路２０−７、２０−８がボンディングワイヤ１本で構成された場合、インピーダンスは周波数と容量の積の逆数に比例することから、容量が並列に接続されている回路２０−８の方が周波数が高いほどインピーダンスが低くなる。よって、高周波信号に含まれる１０ＧＨｚ以上の高い周波数成分は回路２０−８の方を流れてしまい、結果としてＤＣグランド１０−２へと流れ、ＤＣグランド１０−２の不安定性を発現させる。ＤＣグランド１０−２が不安定であると、ＤＦＢレーザからの安定した光出力が得られなくなる。
【００３２】
この現象を抑圧するためには、ＥＡ変調器領域１ａに備えるそれぞれのボンディングワイヤ１１と、ＤＦＢレーザ領域１ｂに備えるそれぞれのボンディングワイヤ１２との本数差がきわめて有効となる。ボンディングワイヤは誘導性であるため、複数のボンディングワイヤを備えることで、インピーダンスは本数分の１に低下するためである。本実施形態では、ＥＡ変調器領域に備えるボンディングワイヤの本数を、ＤＦＢレーザ領域に備えるボンディングワイヤの本数をよりも多く構成することにより、ＥＡ−ＤＦＢレーザの導電性半導体基板裏面上に備えられた電極と高周波線路を構成するグランドとの導体細線接続法、および高周波線路の形状の最適化が図れ、フェースダウンでフリップチップ実装された際での電気高周波反射損失を低減させ、ＥＡ−ＤＦＢレーザを構成するＥＡ変調器への高周波信号の駆動力の向上が得られる光半導体装置が得られる。
【実施例１】
【００３３】
第１の実施形態の光半導体装置の効果を例証するために、第１の実施形態の光半導体装置の構成におけるボンディングワイヤ１１の本数を変えたものを実施例１と比較例１として各種の測定を行なった。ボンディングワイヤ１１の本数を１０本とし、ボンディングワイヤ１２の本数を１本としたものを実施例１とし、ボンディングワイヤ１１およびボンディングワイヤ１２の本数をそれぞれ１本としたものを比較例１として、それぞれについて、反射損失、Ｅ／Ｏレスポンス特性、ＤＣグランドと接続されているボンディングワイヤ１２に現れる高周波信号と入力した高周波信号の電圧対数比を測定した。
【００３４】
図６は、第１の実施形態の光半導体装置の効果を例証するための測定値を示す図である。図６（ａ）は反射損失を示し、図６（ｂ）はＥ／Ｏレスポンス特性を示し、図６（ｃ）はＤＣグランドと接続されているボンディングワイヤ１２に現れる高周波信号と入力した高周波信号の電圧対数比を示している。図６において、それぞれ実線は実施例１について測定された値を示し、破線は比較例１について測定された値を示している。
【００３５】
なお、本実施例における各種構造の主な数値は以下のとおりである。高周波線路の信号線路幅３０μｍ、ＧＮＤまでのギャップ２０μｍ、導体厚み１μｍ、石英ガラス基板とＥＡ−ＤＦＢレーザの間の空隙２μｍ、ｎ型ＩｎＰ基板厚み１２０μｍ、ＥＡ変調器のパッド直径８０μｍ、ＥＡ変調器領域の長さ１５０μｍ、ＤＦＢレーザ領域の長さ３００μｍ、ＥＡ−ＤＦＢレーザのトータル長さ４５０μｍとしている。レーザ発信波長１．３μｍのとき、ＥＡ変調器でフォトンが消光され１００％フォトカレントに変換されたと仮定すると、回路２０−６に含まれる抵抗値は約１２０Ωと得られる。また、他の回路定数はＥＡ変調器の構造、および実測から以下のように求められる。パッド容量２０−４は５０ｆＦ、ｐ型ＩｎＰクラッドの抵抗は３Ω、ＥＡ変調器の容量２０−６は１５０ｆＦ。ただし、反射損失の抑圧のため、回路２０−２に含まれる終端抵抗の値は１２０Ωとしている。なお、石英ガラス基板８、ＥＡ−ＤＦＢレーザ１、そしてボンディングワイヤ１１、１２は３次元構造を備えているため、等価回路で記述困難な容量性、インダクタ性の成分が複雑に発生することは言うまでもない。そこで、こうした記述困難な箇所については３次元電磁界解析を用いて数値計算を行っている。
【００３６】
いずれのグラフを見ても明らかなように、ワイヤ本数にきわめて敏感に各特性が変動している。これはすなわち、導電性半導体基板上にモノリシック形成されたＥＡ−ＤＦＢレーザをフリップチップ実装する際は、ボンディングワイヤの最適本数の配置が特性改善にきわめて有効であることを示している。
【００３７】
（第２の実施形態）
次に第２の実施形態について説明する。第２の実施形態は、第１の実施形態の光半導体装置の高周波信号線路９−１の分岐箇所に２本のスタブを形成した構成である。図７、８は本実施形態の光半導体装置の構成を示す図である。図７（ａ）はＥＡ−ＤＦＢレーザ搭載前の高周波接続線路基板の上面図であり、図７（ｂ）はＥＡ−ＤＦＢレーザの上面図である。図８（ａ）はＥＡ−ＤＦＢレーザを搭載した高周波接続線路基板の上面図であり、図８（ｂ）、（ｃ）はそれぞれ図８（ａ）のＡ−Ａ’断面図、Ｂ−Ｂ’断面図である。
【００３８】
本実施形態においても、第１の実施形態で示したように、従来のフリップチップ実装技術を用いてＥＡ−ＤＦＢレーザ１を高精度に石英ガラス基板８にはんだ等で電気的に接続しながら搭載する際、半田厚みを薄くしてＥＡ−ＤＦＢレーザ１の表面と石英ガラス基板８の表面との間に生じる空隙を２〜５μｍまで薄くする必要がある。
【００３９】
高周波信号線路９−１の分岐箇所からパッド９−２に向かう線路９−５については、線路９−６に着目すると、導電性半導体基板をグランドとするマイクロストリップ線路構造を備えていることを先の実施例でも示した。線路９−５の幅を８０μｍ、線路の金属厚みを１μｍ、線路９−６に隣接する空隙を２μｍとした構造では特性インピーダンスは約１０Ω未満の約８．５Ωと極めて低い線路インピーダンスを持ち、高周波線路の特性インピーダンスである５０Ωに全く整合していない。よってこれが、反射損失の低減においては、一定の限界をもたらしている。本実施形態の構成では、同一石英ガラス基板８上に誘導性、容量性を調整可能とするスタブ９−７を分岐箇所に電気的に接続し、高い誘導性を備える低インピーダンス線路９−５への補償回路の追加を意図している。本実施形態では、２本のスタブ９−７を幅３０μｍ、長さ６０μｍのスタブと、幅３０μｍ、長さ１００μｍのスタブとして形成し、互いに３０度の角度を成すように配置している。図９に等価回路を示す。容量性、誘導性の補償回路となるため、回路２０−９で表現される。回路２０−９で表現されている容量は２本のスタブ９−７それぞれの線路幅に対応し、インダクタンスは２本のスタブ９−７のそれぞれの長さに対応している。
【００４０】
ＥＡ−ＤＦＢレーザ１におけるＥＡ変調器領域１ａの裏面に備えるボンディングワイヤ１１は、追加したスタブ９−７と干渉することなく配置させている。本実施形態でも、ＤＦＢレーザ領域１ｂに備えたボンディングワイヤ１２の本数より、常にボンディングワイヤ１１の本数を多くさせているので、第１の実施形態と同様な効果を本実施形態でも同時に得られている。
【実施例２】
【００４１】
第２の実施形態の光半導体装置の効果を例証するために、第１の実施形態の効果を例証したのと同様に、第２の実施形態の光半導体装置におけるボンディングワイヤ１１の本数を変化させたものを実施例２（１０本）、比較例２（１本）として測定を行なった。図１０に、実施例２および比較例２で得られる反射損失（ａ）、Ｅ／Ｏレスポンス特性（ｂ）、ＤＣグランドと接続されているボンディングワイヤ１２に現れる高周波信号と入力した高周波信号の電圧対数比（ｃ）とをそれぞれ示す。なお、本実施例における各種構造における主な数値や等価回路上での数値についても２本のスタブ９−７以外の主な構造では実施例１及び比較例１と同一の値としている。
【００４２】
なお、本実施例においても、石英ガラス基板８、ＥＡ−ＤＦＢレーザ１、そしてボンディングワイヤ１１、１２は３次元構造を備えているため、等価回路で記述困難な容量性、インダクタ性の成分が複雑に発生することは言うまでもない。そこで、こうした記述困難な箇所については３次元電磁界解析を用いて数値計算を行っている。
【００４３】
いずれのグラフを見ても明らかなように、線路９−６での線路９−５の容量性の向上起因に伴う低インピーダンス化を２本のスタブ２−７が有効に補償し、反射損失の低減に寄与している様子もわかる。すなわち、導電性半導体基板上にモノリシック形成されたＥＡ−ＤＦＢレーザをフリップチップ実装する際は、ボンディングワイヤの最適本数の配置、ならびにＥＡ変調器直下に配置される線路の低インピーダンス保障を目的としたスタブの導入も併せて特性改善にきわめて有効であることを示している。
【符号の説明】
【００４４】
１  ＥＡ−ＤＦＢレーザ
８  石英ガラス基板
９−７  スタブ
１１、１２  ボンディングワイヤ
１００  信号源
１０１  高周波線路
１０２  直列抵抗（Ｒｓｅｒｉｅｓ）
１０３  終端抵抗
１０４  ＥＡ変調器
【図１】
0006502844.tif 000002
【図２】
0006502844.tif 000003
【図３】
0006502844.tif 000004
【図４】
0006502844.tif 000005
【図５】
0006502844.tif 000006
【図６】
0006502844.tif 000007
【図７】
0006502844.tif 000008
【図８】
0006502844.tif 000009
【図９】
0006502844.tif 000010
【図１０】
0006502844.tif 000011