(57)【特許請求の範囲】
【請求項１】
上地電極および下地電極を有する並行平板コンデンサと、伝送線路とを含んで構成され、前記並行平板コンデンサの容量成分と前記伝送線路のインダクタ成分の並列接続により形成された並列共振回路であって、
前記上地電極は、入出力端子として第１の入力端子および第１の出力端子を有し、
前記下地電極は、入出力端子として第２の入力端子および第２の出力端子を有し、
前記第２の入力端子は、外部から入力される信号の外部入力端子として使用され、
前記第１の出力端子は、外部へ出力される信号の外部出力端子として使用され、
前記伝送線路は、前記第２の出力端子と前記第１の入力端子との間に接続され、
前記伝送線路と前記第１の入力端子との接続点は、前記外部出力端子よりも前記外部入力端子側の位置に配置され、
前記伝送線路と前記第２の出力端子との接続点は、前記外部入力端子よりも前記外部出力端子側の位置に配置されている
並列共振回路。
【請求項２】
請求項１に記載の並列共振回路と、
直列接続されたインダクタとコンデンサを有する２倍波負荷インピーダンス制御回路と
を備えた高調波処置回路であって、
高周波増幅器の入力端子に、前記並列共振回路の前記外部入力端子が接続され、
前記２倍波負荷インピーダンス制御回路は、一端が接地され、他端が前記外部出力端子に接続されている
高調波処理回路。
【請求項３】
請求項１に記載の並列共振回路と、
直列接続されたインダクタとコンデンサを有する２倍波負荷インピーダンス制御回路と
を備えた高調波処置回路であって、
高周波増幅器の出力端子に、前記並列共振回路の前記外部入力端子が接続され、
前記２倍波負荷インピーダンス制御回路は、一端が接地され、他端が前記外部入力端子に接続されている
高調波処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果トランジスタ（以下、ＦＥＴと略す）などで構成された高周波増幅器を高効率動作させるための並列共振回路および高調波処理回路に関するものである。
【背景技術】
【０００２】
従来の高周波増幅器において、使用する基本波の２倍波で共振する回路を用いて、２倍波を制御することにより、増幅器の高効率化を図る手法が知られている（例えば、非特許文献１参照）。
【０００３】
図１２は、従来の高周波増幅器における２倍波処理回路を示す回路構成図である。図１２における高周波増幅器は、入力端子１、外部負荷回路２、インダクタとコンデンサから構成される並列共振回路３、インダクタとコンデンサから構成される２倍波負荷インピーダンス制御回路４、ＦＥＴ５、出力整合回路６、および出力端子７を備えて構成されている。
【０００４】
この図１２の回路においては、２倍波負荷インピーダンス制御回路４でＦＥＴ５を高効率動作させる２倍波負荷インイーダンスを実現し、並列共振回路３において外部回路の負荷による２倍波負荷インピーダンスの影響を最小限にしている。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】“Ａ  ６７％  ＰＡＥ、１００Ｗ  ＧａＮ  Ｐｏｗｅｒ  Ａｍｐｌｉｆｉｅｒ  ｗｉｔｈ  Ｏｎ−Ｃｈｉｐ  Ｈａｒｍｏｎｉｃ  Ｔｕｎｉｎｇ  Ｃｉｒｃｕｉｔｓ  ｆｏｒ  Ｃ−ｂａｎｄ  Ｓｐａｃｅ  Ａｐｐｌｉｃａｔｉｏｎｓ”  ２０１１  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｍｉｃｒｏｗａｖｅ  Ｓｙｍｐｏｓｉｕｍ
【非特許文献２】「２倍波注入法によるＦＥＴの高効率動作特性」平成２年度電子情報通信学会春季全国大会、Ｃ−６
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来技術には、以下のような課題がある。
従来構成での課題について、図１３および図１４を参照しながら説明する。図１３は、並列共振回路の従来構成を示す図である。図１３に示した並列共振回路は、出力端子９、並行平板コンデンサの上地電極１０、並行平板コンデンサの容量部分１１、並行平板コンデンサの下地電極１２、伝送線路によるインダクタ１３、および入力端子１４を備えて構成されている。
【０００７】
図１４は、先の図１３の並列共振回路において、３つの電流経路を上書きした説明図である。具体的には、この図１４は、入力端子１４から出力端子９に流れる電流経路１６、共振時にインダクタとコンデンサの並列回路を周回する電流経路１７、およびコンデンサの下地電極から上地電極へ流れる電流経路１８を、それぞれ上書きした図である。
【０００８】
インダクタとコンデンサの並列共振回路では、共振時において、インダクタとコンデンサの並列回路を電流が周回している。また、完全に損失のない回路でない限り、共振時においても、入力端子１４から出力端子９に電流が流れる。図１４において、前者の電流経路を電流経路１６で示しており、後者の電流経路を電流経路１７で示している。
【０００９】
従来の構成の場合、入力側において、インダクタとコンデンサを接続する点１５ｂと、外部回路を接続する点１５ｂが同一である。同様に、入力側においても、インダクタとコンデンサを接続する点１５ａと、外部回路を接続する点１５ａが同一である。
【００１０】
このため、コンデンサの上地電極１０と下地電極１２において入力端子から出力端子に流れる電流経路１６と、インダクタと並列回路を周回する電流経路１７とが、同一の方向となる。この結果、上地電極１０と下地電極１２との間に流れる電流値が大きくなる。
【００１１】
このため、コンデンサの上地電極１０と下地電極１２における導体損失の影響が大きくなる。また、下地電極１２への電流値が大きい場合には、下地電極１２と基板との間で生じる誘電損失も大きくなる。特に、誘電損失の大きな基板を用いる場合には、その効果は、顕著である。
【００１２】
これらの導体損失、誘電損失が大きいため、並列共振回路が共振周波数において高いインピーダンスを実現できない。たとえば使用する基本波の２倍波において、並列共振回路が高いインピーダンスを実現できない場合には、２倍波負荷インピーダンスが外部負荷に対して影響を受け、ＦＥＴの動作効率が低下するという課題がある。
【００１３】
本発明は、前記のような課題を解決するためになされたものであり、高周波増幅器を高効率動作させることのできる並列共振回路および高調波処理回路を得ることを目的とする。
【課題を解決するための手段】
【００１４】
本発明に係る並列共振回路は、上地電極および下地電極を有する並行平板コンデンサと、伝送線路とを含んで構成され、並行平板コンデンサの容量成分と伝送線路のインダクタ成分の並列接続により形成された並列共振回路であって、上地電極は、入出力端子として第１の入力端子および第１の出力端子を有し、下地電極は、入出力端子として第２の入力端子および第２の出力端子を有し、第２の入力端子は、外部から入力される信号の外部入力端子として使用され、第１の出力端子は、外部へ出力される信号の外部出力端子として使用され、伝送線路は、第２の出力端子と第１の入力端子との間に接続され、伝送線路と第１の入力端子との接続点は、外部出力端子よりも外部入力端子側の位置に配置され、伝送線路と第２の出力端子との接続点は、外部入力端子よりも外部出力端子側の位置に配置されているものである。
【００１５】
また、本発明に係る高調波処理回路は、本発明の並列共振回路と、直列接続されたインダクタとコンデンサを有する２倍波負荷インピーダンス制御回路とを備えた高調波処置回路であって、高周波増幅器の入力端子に、並列共振回路の外部出力端子が接続され、２倍波負荷インピーダンス制御回路は、一端が接地され、他端が外部出力端子に接続されているものである。
【発明の効果】
【００１６】
本発明によれば、共振周波数でのインピーダンスが高くなる並列共振回路を適用することで、外部負荷に対する２倍波負荷インピーダンスへの影響を小さく抑え、効率低下を抑制し、ロバストに増幅器の高効率化を実現することができる回路構成を備えている。この結果、高周波増幅器を高効率動作させることのできる並列共振回路および高調波処理回路を得ることができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施の形態１における並列共振回路を示す回路構成図である。
【図２】本発明の実施の形態１における並列共振回路において、３つの電流経路を上書きした説明図である。
【図３】本発明の実施の形態１において、インダクタと下地電極、上地電極に流れる高周波電流値を位相の関数で計算した結果である。
【図４】図３と同様に図１４に示す従来技術でのインダクタと下地電極、上地電極に流れる高周波電流値を位相の関数で計算した結果である。
【図５】本発明の実施の形態１において、先の図１に示した並列共振回路および従来の並列共振回路を使用して、並列共振回路のインピーダンスを計算した結果の比較を示す図である。
【図６】本発明の実施の形態２による高調波処理回路を示す上面図である。
【図７】本発明の実施の形態２における高調波処理回路を使用して、２倍波インピーダンス外部回路依存性を計算した結果を示す図である。
【図８】本発明の実施の形態２における並列共振回路を従来の回路構成に変更し、先の図７と同様に、２倍波インピーダンス外部回路依存性を計算した結果を示す図である。
【図９】本発明の実施の形態３による高調波処理回路を示す上面図である。
【図１０】本発明の実施の形態４による高調波処理回路を示す上面図である。
【図１１】本発明の実施の形態５による高調波処理回路を示す上面図である。
【図１２】従来の高周波増幅器における２倍波処理回路を示す回路構成図である。
【図１３】並列共振回路の従来構成を示す図である。
【図１４】先の図１３の並列共振回路において、３つの電流経路を上書きした説明図である。
【図１５】従来の高周波増幅器における２倍波処理回路を示す、先の図１２とは別の回路構成図である。
【発明を実施するための形態】
【００１８】
以下、本発明の並列共振回路および高調波処理回路の好適な実施の形態につき、図面を用いて説明する。
【００１９】
実施の形態１．
図１は、本発明の実施の形態１における並列共振回路を示す回路構成図である。図１の構成は、先の図１３の従来構成と比較して、電流の経路が変化するようにインダクタとコンデンサの接続箇所を変更している。
（１）出力側のインダクタとコンデンサを接続する箇所１５ａを、下地電極１２と入力端子１４の接続箇所の直上の上地電極１０の位置に変更している。
（２）入力側のインダクタとコンデンサを接続する箇所１５ｂを、上地電極１０と出力端子９の接続箇所の直下の下地電極１２の位置に変更している。
【００２０】
図２は、本発明の実施の形態１において並列共振回路において、２つの電流経路を上書きした説明図である。具体的には、この図２は、先の図１の回路構成図に対して、入力端子１４から出力端子９に流れる電流経路１６と、共振時にインダクタとコンデンサの並列回路を周回する電流経路１７と、コンデンサにおいて下地電極１２から上地電極１０の方向へ流れる電流経路１８と、を上書きした図である。
【００２１】
本実施の形態１による構成によれば、入力端子１４から出力端子９に流れる電流経路１６は、入力端子から下地電極１２、コンデンサ１１、上地電極１０を介して、出力端子９へと流れる。
【００２２】
共振時にインダクタとコンデンサの並列回路を周回する電流経路１７に関して、インダクタ１３から下地電極１２に入力された電流は、電界のもっとも強い個所で下地電極１２から上地電極１０へと流れる。
【００２３】
並行平板コンデンサの場合, 並行平板コンデンサへの入力端子１４直近が最も電界が強く、出力端子９直近が最も電界が弱い。したがって、インダクタ１３から下地電極１２に入力された電流は、電界のもっとも強い下地電極１２の入力端子直近でコンデンサ１１を介して上地電極１０へと流れる。
【００２４】
上地電極１０に流れた電流は、インダクタ１３か出力端子９の方へと流れる。この時、上地電極１０へ電流が流れた点から出力端子９側を見たインピーダンスとインダクタ１３側を見たインピーダンスの大小により、電流が流れる方向が決まる。
【００２５】
出力端子９側をみたインピーダンスの方がインダクタ１３側を見たインピーダンスよりも低い場合には、出力端子９の方へと電流が流れる。一方、インダクタ側を見たインピーダンスよりも出力端子９側を見たインピーダンスの方が低い場合には、インダクタ１３側へと電流が流れる。
【００２６】
電界が最も強い入力端子１４直近で下地電極１２から上地電極１０に流れた電流は、その電流が流れた点から出力端子９側を見た場合、上地電極１０分のインダクタンスを含むため、インピーダンスが大きくなる。したがって、上記の電流は、インダクタ１３側へと流れる。
【００２７】
図１では、下地電極１２の入力端子１４の直上に上地電極１０とインダクタ１３を接続する箇所１５ａを配置しているが、必ずしもそうである必要はない。上記の二つのインピーダンスの関係は、並行平板電極の入力端子１４と出力端子９の真ん中でインピーダンスの関係が逆転するため、上地電極１０とインダクタ１３を接続する箇所１５ａは、並行平板において出力端子９よりも入力端子１４側につける必要がある。
【００２８】
同様に、図１では、上地電極の出力端子９の直下に下地電極１２とインダクタ１３を接続する箇所１５ｂを配置しているが，必ずしもそうである必要はない。入力端子１４から入力された電流は、入力された点から上地電極１０側を見たインピーダンスで電流が流れる方向が決まる。
【００２９】
図１の場合、入力端子１４からコンデンサ１１を介して上地電極を見たインピーダンスは、そのコンデンサ１１のみで決まるが、インダクタを介して上地電極を見たインピーダンスは、下地電極１２とインダクタ１３で決まり、前者の方がインピーダンスが低いために、入力端子から流れた電流は、コンデンサを介して上地電極へと流れ、インダクタ１３の方へとは流れない。よって、入力端子から流れ込む電流経路１６と周回する電流１７が逆方向となる。
【００３０】
この電流関係は、入力端子１４と出力端子９の真ん中で逆転するため、下地電極１２とインダクタ１３を接続する箇所１５ｂは、並行平板において入力端子１４よりも出力端子９側に接続する必要がある。
【００３１】
上記のような電流経路の場合、従来技術と異なり、インダクタとコンデンサを接続する箇所１５ａが出力端子９と逆方向にあるため、上地電極での電流経路１７と電流経路１６は、逆方向となる。
【００３２】
上記のように、本実施の形態１による構成によれば、上地電極１０と下地電極１２のそれぞれに流れる電流に関して、入力端子１４から出力端子９に流れる電流経路１６と、共振時にインダクタとコンデンサの並列回路を周回する電流経路１７とが、逆方向となる。
【００３３】
したがって、従来構成よりも上地電極１０と下地電極１２に流れる電流量が減少する。電流量が減少すると、上地電極１０と下地電極１２の導体損、および下地電極１２と基板との間の誘電損失が、ともに減少する。そのため、並列共振回路が、共振周波数において、より高いインピーダンスを実現することができる。
【００３４】
図３は、本発明の実施の形態１において、インダクタと下地電極１２、上地電極１０に流れる高周波電流値を位相の関数で計算した結果である。 実線がインダクタに流れる電流、点線が下地電極に流れる電流、一点鎖線が上地電極に流れる電流を表す。
【００３５】
図４は、図３と同様に図１４に示す従来技術でのインダクタと下地電極１２、上地電極１０に流れる高周波電流値を位相の関数で計算した結果である。
【００３６】
図３と図４を比較することにより、インダクタを流れる電流値の符号が逆になっていること、上地電極と下地電極を流れる電流の実効値が減少していることがわかる。
【００３７】
次に、図５は、本発明の実施の形態１において、先の図１に示した並列共振回路および従来の並列共振回路を使用して、並列共振回路のインピーダンスを計算した結果の比較を示す図である。この図５に示した計算結果は、出力端子９を接地し、入力端子１４から出力側をみたインピーダンスを示している。
【００３８】
実線１９は、従来の回路構成での計算結果を表しており、点線２０は、本実施の形態１の回路構成での計算結果を表している。また、実線１９上のマークＡ、および点線２０上のマークＢは、共振周波数点を表している。共振周波数でのインピーダンスは、従来の回路構成の場合には、２２Ω、本実施の形態１の回路構成の場合には、４５Ωであり、本実施の形態１の方が、共振周波数でのインピーダンスが高いことが分かる。
【００３９】
以上のように、実施の形態１によれば、出力側のインダクタとコンデンサを接続する箇所が、下地電極と入力端子の接続箇所の直上の上地電極の位置となるように、そして入力側のインダクタとコンデンサを接続する箇所が、上地電極と出力端子９の接続箇所の直下の下地電極１２の位置となるように、並列共振回路を構成している。この結果、共振周波数でのインピーダンスが高くなり、２倍波インピーダンス制御回路４が外部負荷の影響を受けなくなるため、増幅器を高効率動作させることのできる高調波処理回路を実現できる。
【００４０】
実施の形態２．
本実施の形態２では、先の実施の形態１で説明した並列共振回路を、電界効果型トランジスタ（ＦＥＴ）と２倍波負荷インピーダンス制御回路と組み合わせて構成される高調波処理回路に適用する場合について説明する。
【００４１】
図６は、本発明の実施の形態２による高調波処理回路を示す上面図である。図６において、ＦＥＴは、ソース電極２５、ゲート電極２７、ドレイン電極２８で形成されており、さらに、ソース電極２５には、接地するためのビアホール２６が形成されている。
【００４２】
ＦＥＴのゲート電極２７には、伝送線路２９ａ、２９ｂ、２９ｃから構成される伝送線路が接続されている。そして、伝送線路には、２倍波負荷インピーダンス制御回路２４が並列に接続され、並列共振回路２３が直列に接続されている。
【００４３】
図６を等価回路で表した図は、図１２である。
【００４４】
この図１２において、ＦＥＴ５を高効率動作させるためには、ＦＥＴ５の入力端子であるゲートから入力回路を見込む２倍波負荷反射係数の振幅を１、位相を−９０°から−１８０°に設定することが有効であると報告されている。
【００４５】
そこで、図６の２倍波負荷インピーダンス制御回路２４内のインダクタンスと容量値は、２倍波負荷インピーダンス制御回路２４内のインピーダンスがＦＥＴを高効率動作させるために最適なインピーダンスとなるように、設定される。
【００４６】
並列共振回路２３内の並行平板コンデンサは、長方形で構成され、伝送線路２９ａは、並列共振回路２３内の並行平板コンデンサの長方形のある１辺の端の下地電極２２に接続されている。
【００４７】
一方、伝送線路２９ａが接続された並行平板コンデンサの長方形の辺と反対側の辺の端において、伝送線路２９ｃと並行平板コンデンサの上地電極２１をエアブリッジ３０により接続する。
【００４８】
この時、伝送線路２９ａと伝送線路２９ｃは、同一の方向で並行平板コンデンサに接続され、いずれも長方形の並行平板コンデンサの対向する辺の同一方向の端部に接続されている。一方、伝送線路２９ｂの一端は、伝送線路２９ａを並行平板コンデンサの下地電極２２と接続した方向と直行する方向で、長方形の並行平板コンデンサの同じ頂点の位置の並行平板コンデンサの上地電極２１に、エアブリッジ３０により接続されている。
【００４９】
また、伝送線路２９ｂの他端は、伝送線路２９ｃが並行平板コンデンサに接続されている長方形の頂点の位置において、伝送線路２９ｃと直行する方向に、並行平板コンデンサの下地電極２２と接続されている。
【００５０】
並列共振回路２３の並行平板コンデンサの面積と、伝送線路２９ｂは、使用する基本波の２倍波で共振するように設定される。
【００５１】
図７は、本発明の実施の形態２における高調波処理回路を使用して、２倍波インピーダンス外部回路依存性を計算した結果を示す図であり、符号３１として計算結果が示されている。ここで、２倍波負荷インピーダンス制御回路２４のインピーダンスについては、その反射係数を、０．９８、反射位相は、１５８度に設定してある。
【００５２】
また、外部負荷回路のインピーダンスについては、その反射係数を０．９で固定し、反射位相を０から３６０度の間で１５度の間隔で変化させ、この時のＦＥＴの入力端から入力側を見込んだ２倍波負荷インピーダンスを計算した結果が、図７である。
【００５３】
図８は、本発明の実施の形態２における並列共振回路を従来の回路構成に変更し、先の図７と同様に、２倍波インピーダンス外部回路依存性を計算した結果を示す図であり、符号３２として計算結果が示されている。図７と図８の計算結果を比較することにより、本実施の形態２の高調波処理回路は、従来の並列共振回路を使用する場合よりも、外部負荷回路のインピーダンスに影響せず、２倍波負荷インピーダンスがロバストになっていることが分かる。
【００５４】
以上のように、実施の形態２によれば、先の実施の形態１で説明した並列共振回路を適用して高調波処理回路を構成することで、ＦＥＴの動作効率を下げることなく、ロバストに高効率な増幅器を実現することが可能となる。
【００５５】
実施の形態３．
図９は、本発明の実施の形態３による高調波処理回路を示す上面図である。本実施の形態３における図９の構成と、先の実施の形態２における図６の構成とを比較すると、伝送線路２９ｂ、２９ｃの接続位置、接続方向が異なっている。
【００５６】
具体的には、先の実施の形態２では、伝送線路２９ａと伝送線路２９ｃは、同一の方向で並行平板コンデンサに接続され、いずれも長方形の並行平板コンデンサの対向する辺の同一方向の端部に接続されていた。
【００５７】
これに対して、本実施の形態３では、伝送線路２９ａと伝送線路２９ｃは、長方形の並行平板コンデンサの対角する頂点に接続されている。結果的に、本実施の形態３は、伝送線路２９ｃの接続方向を、伝送線路２９ａの接続方向に対して９０度直行する方向に変更することを特徴としている。
【００５８】
以上のように、実施の形態３によれば、先の実施の形態２と同様の効果を得た上で、伝送線路の接続方向を変更することができる。
【００５９】
実施の形態４．
先の実施の形態２，３では、高調波処理回路をＦＥＴの入力側に配置する場合について説明した。これに対して、本実施の形態４では、高調波処理回路をＦＥＴの出力側に配置する場合について説明する。
【００６０】
図１５は、図１２の２倍波処理回路をＦＥＴ５の出力側に構成した場合の等価回路である。図１２と同様の回路を、図１５に示すように、ＦＥＴ５の出力側に構成しても、ＦＥＴ５を高効率動作させることが可能であることが報告されている（例えば、非特許文献２参照）。
【００６１】
図１５における高周波増幅器は、図１２の２倍波負荷インピーダンス制御回路４と並列共振回路３を、ＦＥＴ５の出力側に付加した回路である。そして、ＦＥＴ５の出力端子であるドレイン端と並列共振回路３との間に、２倍波負荷インピーダンス制御回路４を配置している。また、入力端子１と、ＦＥＴ５の入力端子であるゲートとの間に、入力整合回路８を配置し、並列共振回路３と出力端子７との間に外部負荷回路２を配置している。
【００６２】
図１０は、本発明の実施の形態４による高調波処理回路で、等価的に図１５と同等の回路構成を示す上面図である。図１０に示した本実施の形態４は、２倍波負荷インピーダンス制御回路２４を、並列共振回路２３とＦＥＴのドレイン電極２８との間に配置することで、高調波処理回路をＦＥＴの出力側に配置したことを特徴としている。
【００６３】
なお、この図１０の構成においては、伝送線路２９ａと伝送線路２９ｃは、同一の方向で並行平板コンデンサに接続され、いずれも長方形の並行平板コンデンサの対向する辺の同一方向の端部に接続されている。
【００６４】
以上のように、実施の形態４によれば、高調波処理回路をＦＥＴの出力側に配置した場合にも、高調波処理回路をＦＥＴの入力側に配置した先の実施の形態２、３と同様の効果を得ることができる。
【００６５】
実施の形態５．
図１１は、本発明の実施の形態５による高調波処理回路を示す上面図である。本実施の形態５における図１１の構成と、先の実施の形態４における図１０の構成とを比較すると、伝送線路２９ｂ、２９ｃの接続位置、接続方向が異なっている。
【００６６】
具体的には、先の実施の形態４では、伝送線路２９ａと伝送線路２９ｃは、同一の方向で並行平板コンデンサに接続され、いずれも長方形の並行平板コンデンサの対向する辺の同一方向の端部に接続されていた。
【００６７】
これに対して、本実施の形態５では、伝送線路２９ａと伝送線路２９ｃは、長方形の並行平板コンデンサの対角する頂点に接続されている。結果的に、本実施の形態５は、伝送線路２９ｃの接続方向を、伝送線路２９ａの接続方向に対して９０度直行する方向に変更することを特徴としている。
【００６８】
以上のように、実施の形態５によれば、先の実施の形態４と同様の効果を得た上で、伝送線路の接続方向を変更することができる。
【符号の説明】
【００６９】
１  入力端子、２  外部負荷回路、３  並列共振回路、４  ２倍波負荷インピーダンス制御回路、６  出力整合回路、７  出力端子、８  入力整合回路、９  出力端子、１０  上地電極、１１  容量部分、１２  下地電極、１３  インダクタ、１４  入力端子、１５ａ、１５ｂ  接続点、１６  入力端子から出力端子に流れる電流経路、１７  インダクタとコンデンサの並列回路を周回する電流経路、１８  コンデンサにおいて下地電極から上地電極の方向に流れる電流経路、２１  並行平板コンデンサの上地電極、２２  並行平板コンデンサの下地電極、２３  並列共振回路、２４  ２倍波負荷インピーダンス制御回路、２５  ソース電極、２６  ビアホール、２７  ゲート電極、２８  ドレイン電極、２９ａ、２９ｂ、２９ｃ  伝送線路、３０  エアブリッジ。
【図１】
0006452592.tif 000002
【図２】
0006452592.tif 000003
【図３】
0006452592.tif 000004
【図４】
0006452592.tif 000005
【図５】
0006452592.tif 000006
【図６】
0006452592.tif 000007
【図７】
0006452592.tif 000008
【図８】
0006452592.tif 000009
【図９】
0006452592.tif 000010
【図１０】
0006452592.tif 000011
【図１１】
0006452592.tif 000012
【図１２】
0006452592.tif 000013
【図１３】
0006452592.tif 000014
【図１４】
0006452592.tif 000015
【図１５】
0006452592.tif 000016