(57)【特許請求の範囲】
【請求項１】
電源端子に接続され、ゲートに入力される制御信号に基づいて断続的な出力信号を出力するハイサイドスイッチング素子と、
前記出力信号を平滑した出力電圧を出力端子に出力する平滑回路と、
前記出力電圧を監視するエラーコンパレータと、
前記出力信号を監視し、前記ハイサイドスイッチング素子のオン時間を制御する信号を出力するオン時間制御回路と、
前記エラーコンパレータの信号と前記オン時間制御回路の信号に基づいた信号を生成するフリップフロップ回路と、
前記フリップフロップ回路が出力する信号に基づき、前記制御信号を生成する出力制御回路と、
前記ハイサイドスイッチング素子が所定の時間以上オン状態が続く１００％ＤＵＴＹを検出し、検出信号を前記出力制御回路に出力する１００％ＤＵＴＹ検出回路と、を備え、
前記出力制御回路は、前記検出信号を受けると前記ハイサイドスイッチング素子をオフする前記制御信号を出力する
ことを特徴とするスイッチングレギュレータ。
【請求項２】
前記１００％ＤＵＴＹ検出回路は、前記制御信号を監視して、前記１００％ＤＵＴＹを検出する、
ことを特徴とする請求項１記載のスイッチングレギュレータ。
【請求項３】
前記ハイサイドスイッチング素子のオフ状態を検出すると、所定の時間はオフ状態を維持するための信号を前記出力制御回路に出力する最小オフ時間生成回路を、備えた
ことを特徴とする請求項１または２記載のスイッチングレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力端子より所望の電圧を出力するスイッチングレギュレータに関する。
【背景技術】
【０００２】
図６は、従来のスイッチングレギュレータを示す回路図である。
出力端子６の電圧が所定の電圧より低くなりフィードバック電圧ＶＦＢが基準電圧ＶＲＥＦより低下した場合、エラーコンパレータ６１０はＨ信号を出力する。Ｒ−Ｓフリップフロップ回路６０９は、入力端子ＳにＨ信号が入力されると、出力端子ＱからＨ信号を出力する。出力制御回路６１５は、ドライバ６０７及び６０８を通じてＰＭＯＳトランジスタ６０２をオンし、ＮＭＯＳトランジスタ６０４をオフする。その状態ではノードＮ１よりＨ信号が出力され、インダクタ６０３と出力容量６０５を介して出力端子６の電圧を上昇させる。
【０００３】
一方、オン時間制御回路６２０は、ノードＮ１のＨ信号が入力され、所定の時間経過後にフリップフロップ６０９の入力端子ＲにＨ信号を出力する。そして、Ｒ−Ｓフリップフロップ回路６０９は、ドライバ６０７を通じてＰＭＯＳトランジスタ６０２をオフする。
【０００４】
最小オフ時間生成回路６１１は、ドライバ６０７の入力信号を監視し、その状態に基づいた信号を出力制御回路１５に出力する。即ち、最小オフ時間生成回路６１１は、ＰＭＯＳトランジスタ６０２がオフしたことをトリガーとして、ＰＭＯＳトランジスタ６０２のオフ時間が一定時間以上になるように制御する。
【０００５】
この制御は、フィードバック電圧ＶＦＢが基準電圧ＶＲＥＦを下回った場合に、ＰＭＯＳトランジスタ６０２を固定時間オンする信号を出力するのでＣＯＴ（Ｃｏｎｓｔａｎｔ  Ｏｎ  Ｔｉｍｅ）制御と呼ばれる（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許第８４７６８８７号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００７】
図７は、従来のスイッチングレギュレータの軽負荷時における電源電圧Ｖｉｎと出力電圧Ｖｏｕｔの関係を示すタイミングチャートである。
電源電圧Ｖｉｎが低下し、出力電圧Ｖｏｕｔが所定の電圧以下となっても、ＶＩＮ＞Ｖｏｕｔの関係を維持したまま両者の電圧が低下していく（Ｔ１以前）。
【０００８】
しかしながら、出力端子６に接続される負荷が軽負荷の状態においては、出力電圧Ｖｏｕｔの低下速度よりも電源電圧Ｖｉｎの低下速度の方が上回り、Ｖｉｎ＜Ｖｏｕｔとなってしまう（Ｔ１以後）。この状態になると、オン時間制御回路６２０は電源電圧Ｖｉｎよりも高い電圧値を取り込む必要が生じるため、リセット信号を出力できない状態となり、ＰＭＯＳトランジスタ６０２はオン状態を継続することになる。最小オフ時間生成回路６１１は、ＰＭＯＳトランジスタ６０２がオン状態を継続すると、その機能を発揮することは出来ない。
【０００９】
このようなＰＭＯＳトランジスタ６０２がオンし続けた状態で電源電圧Ｖｉｎが上昇すると、フィードバック機能が働かず、出力電圧Ｖｏｕｔが電源電圧Ｖｉｎの上昇とともに上昇した結果、出力端子６に接続している負荷を過大電圧で破壊する危険性があった。
【００１０】
本発明は、上記課題に鑑みてなされ、出力端子に接続された負荷が軽負荷になっても、過大な出力電圧Ｖｏｕｔが発生しないスイッチングレギュレータを提供する。
【課題を解決するための手段】
【００１１】
従来の課題を解決するため、本発明のスイッチングレギュレータは以下のような構成とした。
ハイサイドスイッチング素子の出力信号を監視してハイサイドスイッチング素子のオン時間を制御する信号を出力するオン時間制御回路と、エラーコンパレータの信号とオン時間制御回路の信号に基づいた信号を生成するフリップフロップ回路と、フリップフロップ回路が出力する信号に基づき制御信号を生成する出力制御回路と、ハイサイドスイッチング素子が所定の時間以上オン状態が続く１００％ＤＵＴＹを検出して検出信号を出力制御回路に出力する１００％ＤＵＴＹ検出回路と、を備え、記出力制御回路は検出信号を受けるとハイサイドスイッチング素子をオフする制御信号を出力する、構成とした。
【発明の効果】
【００１２】
本発明のＣＯＴ制御のスイッチングレギュレータによれば、出力端子に接続された負荷が軽負荷なっても、ハイサイドスイッチング素子がオンし続けることのないように制御する。従って、出力電圧が所望の電圧を上回ることを防止することができる。
【図面の簡単な説明】
【００１３】
【図１】本実施形態のスイッチングレギュレータの構成を示す回路図である。
【図２】本実施形態のオン時間制御回路の一例を示す回路図である。
【図３】本実施形態の１００％ＤＵＴＹ回路の一例を示す回路図である。
【図４】本実施形態の１００％ＤＵＴＹ検出回路の動作を示すタイミングチャートである。
【図５】本実施形態のスイッチングレギュレータの軽負荷時における電源電圧と出力電圧の関係を示すタイミングチャートである。
【図６】従来のスイッチングレギュレータの構成を示す回路図である。
【図７】従来のスイッチングレギュレータの軽負荷時における電源電圧と出力電圧の関係を示すタイミングチャートである。
【発明を実施するための形態】
【００１４】
以下、本発明の実施形態について図面を参照して説明する。
図１は、本実施形態のスイッチングレギュレータの回路図である。
本実施形態のスイッチングレギュレータ１００は、フィードバック抵抗１７と、基準電圧回路１２と、エラーコンパレータ１０と、Ｒ−Ｓフリップフロップ回路９と、出力制御回路１５と、ドライバ７及び８と、ハイサイドスイッチング素子であるＰＭＯＳトランジスタ２と、ローサイドスイッチング素子であるＮＭＯＳトランジスタ４と、オン時間制御回路２０と、最小オフ時間生成回路１１と、１００％ＤＵＴＹ検出回路３０と、インダクタ３と、出力容量５とを備えている。
【００１５】
フィードバック抵抗１７は、出力端子６から出力される出力電圧Ｖｏｕｔを分圧し、フィードバック電圧ＶＦＢを生成する。基準電圧回路１２は、る基準電圧ＶＲＥＦを生成する。エラーコンパレータ１０は、反転入力端子に入力されるフィードバック電圧ＶＦＢと、非反転入力端子に入力される基準電圧ＶＲＥＦとを比較し、比較結果に基づいた信号を出力する。Ｒ−Ｓフリップフロップ回路９は、入力端子Ｓに入力されたエラーコンパレータ１０の信号と、入力端子Ｒに入力されたオン時間制御回路２０の信号に基づき、出力信号を出力端子Ｑに出力する。出力制御回路１５は、Ｒ−Ｓフリップフロップ回路９の出力信号に基づき、出力信号をドライバ７及びドライバ８に出力する。ドライバ７は、出力制御回路１５の出力信号に基づいた信号をＰＭＯＳトランジスタ２のゲートに出力し、ＰＭＯＳトランジスタ２のオン・オフを制御する。ドライバ８は、出力制御回路１５の出力信号に基づいた信号をＮＭＯＳトランジスタ４のゲートに出力し、ＮＭＯＳトランジスタ４のオン・オフを制御する。オン時間制御回路２０は、ノードＮ１のＨ／Ｌ信号を監視し、その状態に基づいた信号をＲ−Ｓフリップフロップ回路９の入力端子Ｒに出力する。最小オフ時間生成回路１１は、ドライバ７の入力信号を監視し、その状態に基づいた信号を出力制御回路１５に出力する。１００％Ｄｕｔｙ検出回路３１は、ドライバ７の入力信号を監視し、その状態に基づいた信号を出力制御回路１５に出力する。
【００１６】
ＰＭＯＳトランジスタ２は、ソースが電源電圧Ｖｉｎが供給される入力端子１に接続され、ドレインがＮＭＯＳトランジスタ４のドレインに接続され、ゲートがドライバ７の出力に接続される。ＰＭＯＳトランジスタ２は、ドライバ７の出力信号によりオン状態となると、ノードＮ１に電源電圧ＶｉｎとなるＨ信号を伝える。ＮＭＯＳトランジスタ４は、ソースが接地端子に接続され、ドレインがＰＭＯＳトランジスタ２のドレインに接続され、ゲートがドライバ８の出力に接続される。ＮＭＯＳトランジスタ４は、ドライバ８の出力信号によりオン状態となると、ノードＮ１に接地電位となるＬ信号を伝える。インダクタ３は、一方の端子がノードＮ１に接続され、他方の端子が出力端子６と出力容量５の一方の端子に接続される。出力容量は、他方の端子が接地端子１３に接続される。
【００１７】
上述したようなスイッチングレギュレータ１００は、以下のように動作して電源電圧Ｖｉｎから、所定の出力電圧Ｖｏｕｔを出力端子６より出力する。
出力端子６から出力される出力電圧Ｖｏｕｔが所定の電圧より低くなると、フィードバック電圧ＶＦＢが低下する。エラーコンパレータ１０は、フィードバック電圧ＶＦＢと基準電圧ＶＲＥＦを比較する。フィードバック電圧ＶＦＢが基準電圧ＶＲＥＦより低くなると、エラーコンパレータ１０はＨ信号をＲ−Ｓフリップフロップ回路９の入力端子Ｓに出力する。
【００１８】
Ｒ−Ｓフリップフロップ回路９は、入力端子ＳにＨ信号を入力されると、Ｈ信号を出力端子Ｑから出力制御回路１５に出力する。Ｒ−Ｓフリップフロップ９の出力信号が入力される出力制御回路１５は、Ｈ信号が入力された場合、ドライバ７、８にＬ信号を出力する。一方、出力制御回路１５にＬ信号が入力された場合、Ｈ信号を出力する。出力制御回路１５からのＬ信号が入力されたドライバ７とドライバ８はＬ信号を、それぞれＰＭＯＳトランジスタ２とＮＭＯＳトランジスタ４のゲートに出力する。
【００１９】
ＰＭＯＳトランジスタ２は、ゲートにＬ信号が入力されるとオン状態となり、ＮＭＯＳトランジスタ４はゲートにＬ信号が入力されるとオフ状態となる。その結果、ノードＮ１にはＨ信号が出力される。このＨ信号が、インダクタ３と出力容量５からなる平滑回路で平滑化され、所定の電圧より低くなった出力端子６の出力電圧Ｖｏｕｔを上昇させる。出力電圧Ｖｏｕｔが所定の電圧より高くなった場合は、以上とは逆のフィードバック機構が、出力電圧Ｖｏｕｔを低下させる。
【００２０】
一方、出力電圧Ｖｏｕｔが所定の電圧より低くなったときのノードＮ１のＨ信号はオン時間制御回路２０にも送られる。オン時間制御回路２０は、Ｈ信号が入力された所定の時間後にＨ信号を出力する。Ｒ−Ｓフリップフロップ回路９は、入力端子Ｒにオン時間性制御回路１１からのＨ信号を入力されると、Ｑ端子からＬ信号を出力する。出力制御回路１５は、Ｒ−Ｓフリップ回路９からＬ信号を入力されると、ドライバ７、８にＨ信号を出力する。出力制御回路１５から出力されたＨ信号を受けると、ドライバ７はＨ信号を出力しＰＭＯＳトランジスタ２をオフさせ、ドライバ８はＨ信号を出力しＮＭＯＳトランジスタ４をオンさせる。このときノードＮ１にはＬ信号が出力される。ノードＮ１の信号がＨからＬに変わるまでの時間がＰＭＯＳトランジスタ２をオンさせるオン時間となる。ノードＮ１にＬ信号が出力されると、出力端子６から出力される電圧が低下し始める。
【００２１】
このようにして、ノードＮ１にＨ／Ｌの発振信号が出力電圧Ｖｏｕｔに応じたＤｕｔｙ比で出力され、スイッチングレギュレータ１００は所望の出力電圧Ｖｏｕｔを出力する。ここで、出力電圧をＶｏｕｔ、入力端子から入力される電圧をＶｉｎ、ＰＭＯＳトランジスタ２のオン時間をＴｏｎ，発振信号の周期をＴｃｙｃｌｅとすると式１が成り立つ。
【００２２】
Ｖｏｕｔ／Ｖｉｎ  ＝  Ｔｏｎ／Ｔｃｙｃｌｅ  ・・・（１）
図２は、オン時間制御回路２０の一例を示す回路図である。ノードＮ１よりオン時間制御回路２０に入力された発振信号は、抵抗２４、２６と容量２５、２７で構成するフィルタ回路で平滑され、即ち、出力電圧Ｖｏｕｔに等しい一定電圧に変換されて、コンパレータ２１の反転入力端子に入力される。一方、コンパレータ２１の非反転入力端子には、定電流源２３によって充電される容量２２の電圧が入力される。
【００２３】
定電流源２３は、ノードＮ１から入力されるＨ信号により起動する。また、定電流源２３は、電源電圧Ｖｉｎの大きさに比例した電流を出力する。そのため、容量２２の充電時間は、電源電圧Ｖｉｎに反比例する。
【００２４】
コンパレータ２１は、容量２２の電圧が反転端子の電圧を越えると、出力端子からＨ信号を出力する。反転電圧端子の電圧は出力電圧Ｖｏｕｔに等しいので、容量２２の静電容量値をＣ，定電流源の電流をＩとすると、式２の関係が成り立つ。
【００２５】
Ｃ×Ｖｏｕｔ  ＝  Ｉ×Ｔｏｎ  ・・・（２）
式１と式２から、式３のようになり、ＣＯＴ制御を利用したスイッチングレギュレータにおいては、ノードＮ１の発振信号の周期Ｔｃｙｃｌｅは電源電圧Ｖｉｎや出力電圧Ｖｏｕｔに依存しない値となる。発振信号の周期で決まる発振周波数も同様に、電源電圧Ｖｉｎと出力電圧Ｖｏｕｔに依存しない一定値となる。
【００２６】
Ｔｃｙｃｌｅ  ∝  Ｃ  ・・・（３）
ここで、電源電圧Ｖｉｎが低下して出力電圧Ｖｏｕｔと近くなると、オン時間Ｔｏｎは発振信号周期Ｔｃｙｃｌｅと同じ値になる。即ち、発振信号のＤｕｔｙ比は１００％となり、その結果ＰＭＯＳトランジスタ２はオンし続け、電源電圧Ｖｉｎが出力端子６にそのまま供給されることになる。
【００２７】
図３は、１００％ＤＵＴＹ検出回路３０の一例を示す回路図である。
１００％ＤＵＴＹ検出回路３０は、ドライバ７の入力端子の電圧を入力信号としている。
通常動作時の入力信号が入力されていると、容量３２は充放電を繰り返し、その電圧はＮＭＯＳトランジスタ３４の閾値電圧を越えることない。
【００２８】
ＰＭＯＳトランジスタ２がオンするときは、ドライバ７は入力端子にＬ信号が入力される。そのＬ信号が１００％ＤＵＴＹ検出回路３０に入力されると、ＮＭＯＳトランジスタ３１はオフする。ＮＭＯＳトランジスタ３１がオフすると、容量３２は電流源３３の電流によって充電される。そして、ＰＭＯＳトランジスタ２がオンし続ける１００％ＤＵＴＹ状態になると、容量３２は放電しなくなるので、その電圧はＮＭＯＳトランジスタ３４の閾値電圧を越える。
【００２９】
従って、インバータ３６は、容量３２の電圧がＮＭＯＳトランジスタ３４の閾値電圧以下の場合はＬ信号を出力し、容量３２の電圧がＮＭＯＳトランジスタ３４の閾値電圧を越えるとＨ信号を出力する。
【００３０】
以上のように、１００％ＤＵＴＹ検出回路３０は、ドライバ７の入力端子から１００％ＤＵＴＹを検出すると、出力制御回路１５にＨ信号を出力する。そして、出力制御回路１５はドライバ７にＨ信号を出力し、ＰＭＯＳトランジスタ２をオン状態からオフ状態に切り替える。
【００３１】
図４は、１００％ＤＵＴＹ検出回路３０の動作を示すタイミングチャートである。
時刻ｔ０以降、ＰＭＯＳトランジスタ２がオンし続けると、１００％ＤＵＴＹ検出回路３０は所定の時間後の時刻ｔ１で１００％ＤＵＴＹ状態を検出し、検出信号を出力する。出力制御回路１５は、１００％ＤＵＴＹ検出回路３０の出力する検出信号を受けて、ドライバ７にＨ信号を出力し、ＰＭＯＳトランジスタ２をオフ状態にする。そして、１００％ＤＵＴＹ検出回路３０は、ドライバ７の入力端子のＨ信号を受けて、ＮＭＯＳトランジスタ３１がオンして容量３２を放電するので、Ｌ信号を出力する。
【００３２】
以上説明したように、本実施形態の１００％ＤＵＴＹ検出回路３０を備えたスイッチングレギュレータは、１００％ＤＵＴＹであってもＰＭＯＳトランジスタ２をオフ状態に制御出来る。そして、ＰＭＯＳトランジスタ２がオフ状態になれば、最小オフ時間生成回路１１によってＰＭＯＳトランジスタ２のオフ時間が確保されるので、出力電圧Ｖｏｕｔは電源電圧Ｖｉｎの低下に追従する事が出来る。
【００３３】
図５は、本実施形態のスイッチングレギュレータの軽負荷時における電源電圧と出力電圧の関係を示すタイミングチャートである。
【００３４】
以上説明したように、本発明のスイッチングレギュレータを構成する事により、出力端子に軽負荷が接続され、電源電圧Ｖｉｎ＜出力電圧Ｖｏｕｔという状態に陥ったとしても、ＰＭＯＳトランジスタ２にはオフ時間が設けられるため、電源電圧Ｖｉｎ＞出力電圧Ｖｏｕｔという通常状態に復帰できる。そのため、電源電圧Ｖｉｎの上昇に伴い出力電圧Ｖｏｕｔが上昇し、接続機器が破壊するのを防ぐ事が可能となり、安全性の高いスイッチングレギュレータが提供できる。
【００３５】
尚、本発明のスイッチングレギュレータにおいては、ハイサイドスイッチング素子としてＰＭＯＳトランジスタを例として説明したが、ハイサイドスイッチング素子はＮＭＯＳトランジスタや、ＮＰＮもしくはＰＮＰのバイポーラトランジスタであっても同様の効果が得られる。
また、ローサイドスイッチング素子もバイポーラトランジスタやダイオードなど、その他の素子であっても同様である。
【符号の説明】
【００３６】
９  Ｒ−Ｓフリップフロップ回路
１０  エラーコンパレータ
１１  最小オフ時間生成回路
１２  基準電圧回路
１５  出力制御回路
２０  オン時間制御回路
３０  １００％ＤＵＴＹ検出回路
【図１】
0006592374.tif 000002
【図２】
0006592374.tif 000003
【図３】
0006592374.tif 000004
【図４】
0006592374.tif 000005
【図５】
0006592374.tif 000006
【図６】
0006592374.tif 000007
【図７】
0006592374.tif 000008