(57)【特許請求の範囲】
【請求項１】
互いに対向する第１主面と第２主面とを有し、少なくとも一部に絶縁性の樹脂層を備えた平板状の素体と、
前記第１主面からの平面視においてループ状の導体パターンを有し、前記素体の内部に形成されたインダクタと、
前記平面視において前記ループ状の導体パターンの開口内であって、少なくとも実装面が前記樹脂層に接する状態で前記素体内に配置された実装型のキャパシタと、
前記素体の一部を形成し、前記ループ状の導体パターンの略全長に亘って、前記ループ状の導体パターンと前記実装型のキャパシタとの間に配置された樹脂部および第１磁性体部と、
を備え、
前記第１磁性体部は、前記ループ状の導体パターンに対して前記樹脂部を介した位置に配置されている、
ＬＣデバイス。
【請求項２】
前記ループ状の導体パターンの少なくとも一部において、前記ループ状の導体パターンを基準に前記第１磁性体部と反対側に配置された第２磁性体部を備える、
請求項１に記載のＬＣデバイス。
【請求項３】
前記第２磁性体部は、前記ループ状の導体パターンの略全長に亘って、前記第１磁性体部と対向して配置されている、
請求項２に記載のＬＣデバイス。
【請求項４】
前記ループ状の導体パターンの前記第１主面側に配置された第３磁性体部、および、前記ループ状の導体パターンの前記第２主面側に配置された第４磁性体部の少なくとも一方を備える、
請求項２または請求項３のいずれかに記載のＬＣデバイス。
【請求項５】
前記第３磁性体部と前記第４磁性体部との両方を備え、
前記第１磁性体部、前記第２磁性体部、前記第３磁性体部、および、前記第４磁性体部は、前記ループ状の導体パターンを囲む形状に連接されている、
請求項４に記載のＬＣデバイス。
【請求項６】
前記第１磁性体部、前記第２磁性体部、前記第３磁性体部、および、前記第４磁性体部は、メタルコンポジット材からなる、
請求項４または請求項５に記載のＬＣデバイス。
【請求項７】
前記キャパシタは、第１外部端子導体と第２外部端子導体とを備え、
前記素体の前記第１主面には、第１入出力端子導体、第２入出力端子導体、および、グランド端子導体が形成されており、
前記第１入出力端子導体は、前記インダクタの一方端に接続されており、
前記インダクタの他方端は、前記第２入出力端子導体と前記キャパシタの前記第１外部端子導体とに接続されており、
前記キャパシタの前記第２外部端子導体は、前記グランド端子導体に接続されている、
請求項１乃至請求項６のいずれかに記載のＬＣデバイス。
【請求項８】
前記インダクタの他方端と前記第１外部端子導体とを接続する配線導体の幅は、前記インダクタを形成する前記ループ状の導体パターンの幅よりも広い、
請求項７に記載のＬＣデバイス。
【請求項９】
前記第２外部端子導体は、前記キャパシタの本体の前記第１主面側に形成されており、
前記第２外部端子導体と前記グランド端子導体とは、前記平面視において少なくとも一部が重なっており、前記素体の厚み方向に延びる導体のみによって接続されている、
請求項７または請求項８に記載のＬＣデバイス。
【請求項１０】
請求項１乃至請求項９のいずれかに記載のＬＣデバイスの製造方法であって、
前記導体パターンと同じ材料からなる磁路形成用犠牲層と、樹脂層とを、ベース基板の表面に形成する工程と、
前記樹脂層の凹部を設けてキャパシタを配置する工程と、
前記樹脂層によって覆われている部分を除く前記磁路形成用犠牲層を除去して、前記第１磁性体部用の穴を形成する工程と、
前記穴に対して磁性体材料を充填する工程と、
を有する、ＬＣデバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インダクタとキャパシタとが１素体に一体化されたＬＣデバイスと、その製造方法に関する。
【背景技術】
【０００２】
従来、携帯通信端末等に好適な小型で薄型のＬＣデバイスが各種考案されている。例えば、特許文献１、２には、薄膜プロセスを用いてインダクタとキャパシタとを形成し、これらを１素体に一体化したものが記載されている。【０００３】
また、特許文献３には、多層基板内にインダクタとキャパシタとを備えるものが記載されている。特許文献３に記載のＬＣデバイスでは、インダクタは、多層基板内に形成された導体パターンによって実現され、キャパシタは、多層基板に内蔵された実装型のキャパシタである。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平７−３０７４４０号公報
【特許文献２】特開２００７−２８８１０４号公報
【特許文献３】国際公開第２０１５−１９４３７３号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１、２に記載のように、薄膜プロセスを用いた場合、インダクタの直流抵抗が大きくなり、大電流用途には不向きであるとともに、Ｑ値が低下してしまう。【０００６】
また、特許文献３に記載の構成では、スパイラル形状のインダクタの開口内にキャパシタが配置されており、これら全体が絶縁性樹脂で覆われているので、インダクタの発生する磁界はキャパシタに作用し、インダクタの損失につながってしまう。これにより、インダクタのＱ値が低下してしまう。【０００７】
したがって、本発明の目的は、インダクタとキャパシタとが１素体に一体に形成された構造において、優れたＱ値のインダクタを実現することにある。
【課題を解決するための手段】
【０００８】
この発明のＬＣデバイスは、素体、インダクタ、キャパシタ、および、第１磁性体部を備える。素体は、平板状であり、互いに対向する第１主面と第２主面とを有し、少なくとも一部に絶縁性の樹脂層を備える。インダクタは、第１主面からの平面視においてループ状の導体パターンを有し、素体の内部に形成されている。キャパシタは、ＬＧＡ（ランドグリッドアレイ）型の素子であり、平面視においてループ状の導体パターンの開口内であって、少なくとも実装面が樹脂層に接する状態で素体内に配置されている。第１磁性体部は、素体の一部を形成し、ループ状の導体パターンの略全長に亘って、ループ状の導体パターンと実装型キャパシタとの間に配置されている。【０００９】
この構成では、ループ状の導体パターンの発生する磁界は第１磁性体部を通り、キャパシタによる損失は抑制される。【００１０】
また、この発明のＬＣデバイスでは、ループ状の導体パターンの少なくとも一部において、ループ状の導体パターンを基準に第１磁性体部と反対側に配置された第２磁性体部を備えることが好ましい。【００１１】
この構成では、ループ状の導体パターンの発生する磁界によるループ状の導体パターンの外側における損失が抑制される。【００１２】
また、この発明のＬＣデバイスでは、第２磁性体部は、ループ状の導体パターンの略全長に亘って、第１磁性体部と対向して配置されていることが好ましい。【００１３】
この構成では、ループ状の導体パターンの発生する磁界によるループ状の導体パターンの外側における損失がさらに抑制される。【００１４】
また、この発明のＬＣデバイスでは、ループ状の導体パターンの第１主面側に配置された第３磁性体部、および、ループ状の導体パターンの第２主面側に配置された第４磁性体部の少なくとも一方を備えることが好ましい。【００１５】
この構成では、ループ状の導体パターンが発生する磁界によるループ状の導体パターンの第１主面側および第２主面側の少なくとも一方における損失が抑制される。【００１６】
また、この発明のＬＣデバイスでは、第３磁性体部と第４磁性体部との両方を備え、第１磁性体部、第２磁性体部、第３磁性体部、および、第４磁性体部は、ループ状の導体パターンを囲む形状に連接されていることが好ましい。【００１７】
この構成では、ループ状の導体パターンが発生する磁界は、第１磁性体部、第２磁性体部、第３磁性体部、および、第４磁性体部からなる閉磁路を通るので、損失が更に抑制される。【００１８】
また、この発明のＬＣデバイスでは、第１磁性体部、第２磁性体部、第３磁性体部、および、第４磁性体部は、メタルコンポジット材からなることが好ましい。【００１９】
この構成では、インダクタの直流重畳特性が向上する。【００２０】
また、この発明のＬＣデバイスでは、次の構成であることが好ましい。キャパシタは、第１外部端子導体と第２外部端子導体とを備える。素体の第１主面には、第１入出力端子導体、第２入出力端子導体、および、グランド端子導体が形成されている。第１入出力端子導体は、インダクタの一方端に接続されている。インダクタの他方端は、第２入出力端子導体とキャパシタの第１外部端子導体とに接続されている。キャパシタの第２外部端子導体は、グランド端子導体に接続されている。【００２１】
この構成では、信号ラインに対してシリーズにインダクタが接続され、シャントにキャパシタが接続されたＬＣデバイスが形成される。【００２２】
また、この発明のＬＣデバイスでは、インダクタの他方端と第１外部端子導体とを接続する配線導体の幅は、インダクタを形成するループ状の導体パターンの幅よりも広いことが好ましい。【００２３】
この構成では、キャパシタを介して信号ラインをグランドに接続する経路のＥＳＬが抑制される。【００２４】
また、この発明のＬＣデバイスでは、次の構成であることが好ましい。第２外部端子導体は、キャパシタの本体の第１主面側に形成されている。第２外部端子導体とグランド端子導体とは、平面視において少なくとも一部が重なっており、素体の厚み方向に延びる導体のみによって接続されている。【００２５】
この構成では、キャパシタを介して信号ラインをグランドに接続する経路のＥＳＬがさらに抑制される。【００２６】
また、この発明のＬＣデバイスの製造方法は、導体パターンと同じ材料からなる磁路形成用犠牲層と、樹脂層とをベース基板の表面に形成する工程と、樹脂層の凹部を設けてキャパシタを配置する工程とを有する。また、ＬＣデバイスの製造方法は、樹脂層によって覆われている部分を除く磁路形成用犠牲層を除去して、第１磁性体部用の穴を形成する工程と、穴に対して磁性体材料を充填する工程と、を有する。【００２７】
この製造方法では、上述の構成のＬＣデバイスの導体パターンの形成と、磁性体部用の穴の形成準備とを同時に実現でき、工程が簡素化される。
【発明の効果】
【００２８】
インダクタとキャパシタとが１素体に一体に形成された構造において、優れたＱ値のインダクタを実現できる。
【図面の簡単な説明】
【００２９】
【図１】（Ａ）は、本発明の第１の実施形態に係るＬＣデバイスの構造を示す側面から見た構成図であり、（Ｂ）は、本発明の第１の実施形態に係るＬＣデバイスの構成を示す平面断面図である。
【図２】本発明の第１の実施形態に係るＬＣデバイスの等価回路図である。
【図３】（Ａ）−（Ｆ）は、本発明の実施形態に係るＬＣデバイスの各製造過程での構成を示す側面断面図である。
【図４】（Ａ）−（Ｅ）は、本発明の実施形態に係るＬＣデバイスの各製造過程での構成を示す側面断面図である。
【図５】（Ａ）−（Ｄ）は、本発明の実施形態に係るＬＣデバイスの各製造過程での構成を示す側面断面図である。
【図６】（Ａ）−（Ｄ）は、本発明の実施形態に係るＬＣデバイスの各製造過程での構成を示す側面断面図である。
【図７】（Ａ）−（Ｃ）は、本発明の実施形態に係るＬＣデバイスの各製造過程での構成を示す側面断面図である。
【図８】（Ａ）、（Ｂ）、（Ｃ）は、本発明の第２の実施形態に係るＬＣデバイスの概略的な層構成を示す図である。
【図９】（Ａ）は、本発明の第２の実施形態に係るＬＣデバイスを第１主面側から視た外観斜視図であり、（Ｂ）は、本発明の第２の実施形態に係るＬＣデバイスを第２主面側から視た外観斜視図である。
【図１０】本発明の第２の実施形態に係るＬＣデバイスのキャパシタに帯する配線導体の派生例を示す図である。
【図１１】本発明の第３の実施形態に係るＬＣデバイスの構造を示す側面から見た構成図である。
【図１２】本発明の第３の実施形態に係るＬＣデバイスの等価回路図である。
【図１３】本発明の第４の実施形態に係るＬＣデバイスの構造を示す側面から見た構成図である。
【図１４】（Ａ）、（Ｂ）は、本発明の第５の実施形態に係るＬＣデバイスの構造を示す側面から見た構成図である。
【発明を実施するための形態】
【００３０】
本発明の第１の実施形態に係るＬＣデバイスについて、図を参照して説明する。図１（Ａ）は、本発明の第１の実施形態に係るＬＣデバイスの構造を示す側面から見た構成図である。図１（Ｂ）は、本発明の第１の実施形態に係るＬＣデバイスの構成を示す平面断面図である。
【００３１】
図１（Ａ）、図１（Ｂ）に示すように、ＬＣデバイス１０は、素体２０、磁性体部３１、３２、３３、３４、インダクタ４０、キャパシタ５０、配線導体６１、６２、グランド端子導体７１、および、入出力端子導体７２１、７２２を備える。
【００３２】
素体２０は、互いに対向する第１主面２０１と第２主面２０２とを有する。また、素体２０は、第１主面２０１と第２主面２０２とを連接する側面２０３を備える。素体２０は、第１主面２０１からの平面視において矩形である。素体２０は、樹脂部２１、２２、および、磁性体部３１、３２、３３、３４を備える。樹脂部２１、２２は、絶縁性の樹脂材からなる。磁性体部３１、３２、３３、３４は、金属磁性粉を圧粉成形してなるメタルコンポジット材からなる。すなわち、磁性体部３１、３２、３３、３４は、絶縁性の樹脂材にメタル粒子（金属磁性粉）を混ぜた材料からなる。なお、メタルコンポジット材は、表面に無機系の絶縁性被膜を付したメタル粒子を用いる場合、樹脂材を含んでいなくてもよい。メタル粒子は、樹脂材の内部に略均一に分散された配置されており、磁性体部３１、３２、３３、３４は略絶縁性を有し、マクロ的に絶縁性を有する。メタル粒子としては、例えば、Ｎｉ−Ｆｅ合金からなる。
【００３３】
樹脂部２１は、第１主面２０１からの平面視において矩形であり、直方体形状である。樹脂部２１は、平面視で磁性体部３１とチップ型のキャパシタ５０との間に設けられており、言い換えると、キャパシタ５０の全周を取り囲むように設けられており、磁性体部３１とキャパシタ５０とが直接的に接しないように形成されている。なお、樹脂部２１は、樹脂部２２と同様、基本的には非磁性の絶縁体（磁性粒子を含まない樹脂層）で構成されているが、各磁性体部よりも低い透磁率を有する低透磁率磁性体であってもよい。つまり、各樹脂部は、各磁性体部における磁性粒子の含有量よりも少ない含有量で磁性粒子を含んでいてもよい。
【００３４】
磁性体部３１は、平面視で、コイル状のインダクタ４０の内周に沿って、キャパシタ５０の外周を囲むように、インダクタ４０およびキャパシタ５０と直接的には接しないように設けられており、樹脂部２１の側面の全面を覆っている。磁性体部３１が本発明の「第１磁性体部」に対応する。
【００３５】
樹脂部２２は、コイル状のインダクタ４０の内外周に沿って、かつ、インダクタ４０を構成するループ状導体の線間に設けられており、磁性体部３１における樹脂部２１に当接する側面と反対側の側面の全面を覆っている。
【００３６】
磁性体部３２は、平面視で、コイル状のインダクタ４０の外周に沿って、インダクタ４０とは直接的には接しないように設けられており、樹脂部２２における磁性体部３１に当接する側面と反対側の側面の全面を覆っている。この磁性体部３２における樹脂部２２に当接する側面と反対側の側面が素体２０の側面２０３となる。磁性体部３２が本発明の「第２磁性体部」に対応する。
【００３７】
磁性体部３３は、樹脂部２１、磁性体部３１、樹脂部２２、および磁性体部３２からなる部分における第１主面２０１側の全面を覆っている。磁性体部３３における樹脂部２１、磁性体部３１、樹脂部２２、および磁性体部３２からなる部分に当接する面と反対側の面が素体２０の第１主面２０１となる。
【００３８】
磁性体部３４は、樹脂部２１、磁性体部３１、樹脂部２２、および磁性体部３２からなる部分における第２主面２０２側の全面を覆っている。磁性体部３４における樹脂部２１、磁性体部３１、樹脂部２２、および磁性体部３２からなる部分に当接する面と反対側の面が素体２０の第２主面２０２となる。
【００３９】
なお、磁性体部３１、３２、３３および３４は、各磁性体部の間に明確な界面があるわけではなく、一体的に形成された磁性体部である。
【００４０】
インダクタ４０は、導体パターン４０１、４０２を備える。図１（Ｂ）に示すように、導体パターン４０１は、第１主面２０１からの平面視において開口を有するループ状である。導体パターン４０２も、導体パターン４０１と同様に、第１主面２０１からの平面視において開口を有するループ状である。導体パターン４０１と導体パターン４０２とは、第１主面２０１からの平面視において、略全長に亘って重なっている。
【００４１】
導体パターン４０１と導体パターン４０２とは、図示を省略した導体パターンによって接続されており、これらの導体パターンによって、インダクタ４０は、第１主面２０１からの平面視において開口を有し、素体２０の厚み方向に平行な軸を有するスパイラル形状である。
【００４２】
導体パターン４０１、４０２は、樹脂部２２内に形成されている。言い換えれば、インダクタ４０は、樹脂部２２内に配置されている。
【００４３】
キャパシタ５０は、実装型の素子であり、所謂ＬＧＡ型の端子導体を有し、薄膜プロセスによって形成された薄膜キャパシタ素子である。キャパシタ５０は、キャパシタンスを生じる平板状の本体部と、該本体部の一方主面（実装面）に形成された第１外部端子導体および第２外部端子導体とを備える。なお、第１外部端子導体および第２外部端子導体は、それぞれ単数であってもよく、複数であってもよい。
【００４４】
キャパシタ５０は、樹脂部２１内に配置されている。キャパシタ５０は、実装面が第１主面２０１側となるように配置されている。素体２０の厚み方向において、キャパシタ５０の位置とインダクタ４０の導体パターン４０１の位置とは、略同じである。言い換えれば、キャパシタ５０と導体パターン４０１とは、素体２０の同じ層に配置されている。ここで、キャパシタ５０の厚みを導体パターン４０１の厚みと略同じにすることによって、素体２０を薄くでき、ひいてはＬＣデバイス１０を薄くできる。
【００４５】
配線導体６１、６２は、樹脂部２１内に配置されている。配線導体６１は、所謂ビア導体からなる導体パターン６１１によって、キャパシタ５０の第２外部端子導体に接続されている。配線導体６２は、所謂ビア導体からなる導体パターン６２１によって、キャパシタ５０の第１外部端子導体に接続されている。
【００４６】
グランド端子導体７１、および、入出力端子導体７２１、７２２は、それぞれに矩形であり、素体２０の第１主面２０１に形成されている。グランド端子導体７１は、第１主面２０１からの平面視において、配線導体６１およびキャパシタ５０の第２外部端子導体に重なっている。グランド端子導体７１は、所謂ビア導体からなる導体パターン６１２によって、配線導体６１に接続されている。入出力端子導体７２１と入出力端子導体７２２とは、グランド端子導体７１を挟んで配置されている。
【００４７】
このような構成によって、ＬＣデバイス１０は、図２に示す回路を実現する。図２は、本発明の第１の実施形態に係るＬＣデバイスの等価回路図である。
【００４８】
図２に示すように、ＬＣデバイス１０は、回路的に、入出力端子Ｐ１、Ｐ２、グランド端子ＰＧ、インダクタＬ、キャパシタＣを備える。インダクタＬの一方端は、入出力端子Ｐ１に接続され、他方端は、入出力端子Ｐ２に接続されている。すなわち、インダクタＬは、入出力端子Ｐ１、Ｐ２を接続する信号ラインにシリーズ接続されている。キャパシタＣの一方端は、インダクタＬの他方端と入出力端子Ｐ２とを接続する信号ラインに接続されており、キャパシタの他方端は、グランド端子ＰＧに接続されている。グランド端子ＰＧは、基準電位、グランド等に接続されている。入出力端子Ｐ１、Ｐ２は、それぞれ入出力端子導体７２１、７２２で実現され、グランド端子ＰＧは、グランド端子導体７１によって実現される。インダクタＬは、インダクタ４０によって実現され、キャパシタＣは、キャパシタ５０によって実現される。
【００４９】
上述の構造によって、ＬＣデバイス１０では、ループ状の導体パターン４０１、４０２とキャパシタ５０との間に磁性体部３１が配置されている。そして、磁性体部３１は、ループ状の導体パターン４０１、４０２の延びる方向の全長に亘って、ループ状の導体パターン４０１、４０２とキャパシタ５０との間に配置されている。したがって、インダクタ４０に電流が流れ、ループ状の導体パターン４０１、４０２から発生し、素体２０の中心側に向かう磁界は、磁性体部３１内を通過する。このため、当該磁界がキャパシタ５０に鎖交することが抑制され、キャパシタ５０に発生する渦電流よる損失は抑制される。これにより、インダクタ４０のＱ値の低下は、抑制される。また、キャパシタ５０に渦電流が発生することが抑制されることで、キャパシタ５０の温度上昇を抑制し、キャパシタ５０の特性低下を抑制できる。
【００５０】
さらに、ループ状の導体パターン４０１、４０２に対して素体２０の側面２０３側に磁性体部３２が配置されている。そして、磁性体部３２は、ループ状の導体パターン４０１、４０２の延びる方向の全長に亘って配置されている。したがって、インダクタ４０に電流が流れ、ループ状の導体パターン４０１、４０２から発生し、素体２０の側面２０３側に向かう磁界は、磁性体部３２内を通過する。このため、当該磁界が素体２０の外部に漏れて、外部の素子等によって損失が発生することを抑制できる。これにより、インダクタ４０のＱ値の低下は、さらに抑制される。
【００５１】
さらに、ループ状の導体パターン４０１、４０２に対して、素体２０の第１主面２０１側に磁性体部３３が配置されており、素体２０の第２主面２０２側に磁性体部３４が配置されている。そして、磁性体部３３、３４は、ループ状の導体パターン４０１、４０２の延びる方向の全長に亘って配置されている。また、磁性体部３３、３４は、磁性体部３１、３２に連接している。したがって、インダクタ４０に電流が流れ、ループ状の導体パターン４０１、４０２から発生する磁界は、磁性体部３１、３２、３３、３４からなる閉磁路内を通過する。このため、当該磁界が他の素子は導体パターンに鎖交して損失を発生することを抑制できる。これにより、インダクタ４０のＱ値の低下は、さらに抑制される。
【００５２】
このように、ＬＣデバイス１０は、上述の構成を備えることによって、優れたＱ値のインダクを実現できる。
【００５３】
また、ＬＣデバイス１０では、磁性体部３１は、素体２０の厚み方向に沿って連続する形状であるが、部分的に不連続な部分があってもよい。しかしながら、磁性体部３１は、素体２０の厚み方向に沿って連続する形状であることにより、ループ状の導体パターン４０１、４０２のように、素体２０の厚み方向に導体パターンが配置される場合に、磁界がキャパシタ５０側に漏れる部分が厚み方向において存在しない。これにより、上述の損失をさらに確実に抑制でき、Ｑ値の低下をさらに確実に抑制できる。
【００５４】
また、ＬＣデバイス１０は、キャパシタ５０も、磁性体部３１、３３、３４によって覆われている。これにより、キャパシタ５０から発生する電磁ノイズがインダクタ４０や外部に漏洩することを抑制できる。また、この際、キャパシタ５０の第１外部端子導体および第２外部端子導体側の一方主面と、配線導体６１、６２および導体パターン６１１、６２１の形成領域とは、樹脂部２１によって覆われている。これにより、磁性体部３１、３３が導電性の材料（例えば、上述のメタル粒子）を含んでいても、短絡を抑制できる。また、更にインダクタンスを増やすために例えば２〜３０μｍといった狭い間隔で複数ターンのインダクタを形成する場合でも各ターン間の短絡の可能性は極めて低い。したがって、磁性体部３１、３３の材料の選択範囲を広げることができ、特に磁性体部におけるメタル粒子の含有量を９０ｗｔ％以上にまで増やすことが可能である。
【００５５】
また、ＬＣデバイス１０では、キャパシタ５０の第２外部端子導体は、グランド端子導体７１に重なっており、配線導体６１、導体パターン６１１、６１２のみによって、すなわち、素体２０の厚み方向の延びる導体のみによって、グランド端子導体７１に接続されている。これにより、図２に示すキャパシタＣとグランド端子ＰＧとの間に発生する寄生インダクタンスを抑制できる。すなわち、信号ラインとグランド端子ＰＧとをキャパシタＣによって接続する経路のＥＳＬを抑制できる。
【００５６】
また、ＬＣデバイス１０では、導体パターン４０１、４０２間に磁性体部３１が配置されておらず、絶縁性の樹脂部２２が配置されているので、磁性体部３１がメタルコンポジット材であって、導体パターン４０１、４０２間の距離が短くても、導体パターン４０１、４０２間の短絡を抑制できる。
【００５７】
このような構成からなるＬＣデバイス１０は、次に示す製造方法によって製造される。図３（Ａ）−図３（Ｆ）、図４（Ａ）−図４（Ｅ）、図５（Ａ）−図５（Ｄ）、図６（Ａ）−図６（Ｄ）、図７（Ａ）−図７（Ｃ）は、本発明の実施形態に係るＬＣデバイスの各製造過程での構成を示す側面断面図である。
【００５８】
図３（Ａ）に示すように、ベース基板９０１を用意する。ベース基板９０１は、例えば、ＦＲ−４基板である。ベース基板９０１の両主面には、剥離層が形成されている。
【００５９】
図３（Ｂ）に示すように、ベース基板９０１の両主面に、ベース樹脂層９０２を形成する。ベース樹脂層９０２は、上述の樹脂部２１、２２の材料を用いる。
【００６０】
図３（Ｃ）に示すように、ベース樹脂層９０２に対して、パターンエッチングを行って、磁路形成用貫通孔９０２Ｈを形成する。
【００６１】
図３（Ｄ）に示すように、ベース樹脂層９０２、および、磁路形成用貫通孔９０２Ｈによって露出するベース基板９０１の表面を覆うように、シード層９０３を形成する。シード層９０３は、上述のコイル状の導体パターン４０１と同じ材料からなる。
【００６２】
図３（Ｅ）に示すように、ベース樹脂層９０２とシード層９０３とが積層している領域に、レジストパターン９０４を形成する。
【００６３】
図３（Ｆ）に示すように、シード層９０３の表面におけるレジストパターン９０４の非形成領域に、磁路形成用犠牲層９０５を形成する。磁路形成用犠牲層９０５は、上述の導体パターン４０１と同じ材料からなる。
【００６４】
図４（Ａ）に示すように、レジストパターン９０４と該レジストパターン９０４に重なる位置のシード層９０３を除去することで、凹部９０４Ｈを形成する。
【００６５】
図４（Ｂ）に示すように、中央の凹部９０４Ｈの内部に、キャパシタ５０を配置する。この際、キャパシタ５０は、第１外部端子導体および第２外部端子導体の形成面と反対側の面がベース樹脂層９０２に当接するように、配置される。
【００６６】
図４（Ｃ）に示すように、磁路形成用犠牲層９０５を覆い、凹部９０４Ｈに充填するように、樹脂層９０６を形成する。
【００６７】
図４（Ｄ）に示すように、樹脂層９０６をパターンエッチングすることによって、凹部９０６Ｈを形成する。この際、凹部９０６Ｈは、コイル状の導体パターン４０１となる部分を除く、磁路形成用犠牲層９０５の表面を露出させ、キャパシタ５０の第１外部端子導体および第２外部端子導体を露出させるように形成されている。
【００６８】
図４（Ｅ）に示すように、凹部９０６Ｈを覆い、コイル状の導体パターン４０１となる磁路形成用犠牲層９０５の部分に対して平面視において重なる樹脂層９０６の表面に、シード層９０７を形成する。シード層９０７は、凹部９０６Ｈによって磁路形成用犠牲層９０５が露出する部分と、上述の導体パターン４０２、６１１、６１２、および、配線導体６１、６２となる部分と、に形成されている。
【００６９】
図５（Ａ）に示すように、シード層９０７の表面に、磁路形成用犠牲層９０８を形成する。シード層９０７および磁路形成用犠牲層９０８は、導体パターン４０２、６１１、６１２、および、配線導体６１、６２と同じ材料からなる。この際、シード層９０７が無い部分には、凹部９０８Ｈが形成される。
【００７０】
図５（Ｂ）に示すように、磁路形成用犠牲層９０８を覆い、凹部９０８Ｈに充填するように、樹脂層９０９を形成する。
【００７１】
図５（Ｃ）に示すように、樹脂層９０９をパターンエッチングすることによって、凹部９０９Ｈを形成する。この際、凹部９０９Ｈは、コイル状の導体パターン４０２および配線導体６２となる部分を除く、磁路形成用犠牲層９０８の表面を露出させるように形成されている。
【００７２】
図５（Ｄ）に示すように、凹部９０６Ｈにおける配線導体６１となる部分に重なる部分を覆うようにシード層９１０を形成する。そして、シード層９１０の表面に、導体層９１１を形成する。シード層９１０、および、導体層９１１は、導体パターン６１２と同じ材料からなる。
【００７３】
図６（Ａ）に示すように、導体層９１１、シード層９１０、樹脂層９０９を覆い、凹部９０９Ｈを充填するように、保護フィルム９１２を装着する。
【００７４】
図６（Ｂ）に示すように、剥離層を用いて、ＬＣデバイス１０となる部分をベース基板９０１から剥離する。
【００７５】
図６（Ｃ）に示すように、シード層９０３、磁路形成用犠牲層９０５、シード層９０７、磁路形成用犠牲層９０８が順に積層され、ベース樹脂層９０２に覆われていない部分をエッチングして、これらシード層９０３、磁路形成用犠牲層９０５、シード層９０７、磁路形成用犠牲層９０８を除去する。これにより、後に磁性体部３１、３２となる位置に、図６（Ｃ）に示すような穴９１３Ｈが形成される。
【００７６】
図６（Ｄ）に示すように、保護フィルム９１２を剥離する。
【００７７】
図７（Ａ）に示すように、ベース樹脂層９０２側の全面および導体層９１１側の全面を覆い、且つ図６（Ｄ）の穴９１３Ｈを充填するように、磁性材９１４を形成する。
【００７８】
図７（Ｂ）に示すように、導体層９１１側の磁性材９１４を、導体層９１１が露出するまで研削する。
【００７９】
図７（Ｃ）に示すように、磁性材９１４の導体層９１１側の面に、グランド端子導体７１、および、入出力端子導体７２１、７２２を形成する。
【００８０】
このような製造方法を用いることによって、ＬＣデバイス１０を製造できる。また、この製造方法を用いることで、ベース基板の両面にＬＣデバイス１０となる部分を形成でき、製造効率が向上する。
【００８１】
また、磁路形成用犠牲層と導体パターンおよび配線導体となる部分を同じ材料とすることによって、磁性体部３１、３２を形成するための工程の一部を、導体パターン４０１、４０２、６１１、６２１および配線導体６１、６２を形成する工程と同時に行うことができる。これにより、製造工程を簡素化できる。
【００８２】
次に、本発明の第２の実施形態に係るＬＣデバイスについて、図を参照して説明する。図８（Ａ）、（Ｂ）、（Ｃ）は、本発明の第２の実施形態に係るＬＣデバイスの概略的な層構成を示す図である。図９（Ａ）は、本発明の第２の実施形態に係るＬＣデバイスを第１主面側から視た外観斜視図である。図９（Ｂ）は、本発明の第２の実施形態に係るＬＣデバイスを第２主面側から視た外観斜視図である。
【００８３】
図８（Ａ）、図８（Ｂ）、図８（Ｃ）、図９（Ａ）、図９（Ｂ）に示すように、第２の実施形態に係るＬＣデバイス１０Ａは、第１の実施形態に係るＬＣデバイス１０と比較して、基本的な構成は同じであり、ループ状の導体パターンの外側の磁性体部が部分的に配置される等の箇所において異なる。したがって、第１の実施形態のＬＣデバイス１０と同様の構成の箇所の説明は省略し、説明の必要な箇所のみを具体的に説明する。
【００８４】
ＬＣデバイス１０は、平板状であり、第１主面に、グランド端子導体７１Ａ、および、入出力端子導体７２１Ａ、７２２Ａを備える。グランド端子導体７１Ａ、および、入出力端子導体７２１Ａ、７２２Ａは、平面視において、略矩形である。グランド端子導体７１は、ＬＣデバイス１０の第１方向の中央付近に形成されており、第２方向の全長に亘る形状である。入出力端子導体７２１Ａ、７２２Ａは、ＬＣデバイス１０の第１方向の一方端付近に形成されている。入出力端子導体７２１Ａは、第２方向の一方端付近に配置され、入出力端子導体７２２Ａは、第２方向の他方端付近に配置されている。
【００８５】
導体パターン４０１Ａ、４０２Ａは、ループ状であり、素体２０Ａの平面視において、すなわち、第１方向および第２方向に直交する方向に視て、略重なる位置に配置されている。導体パターン４０１Ａ、４０２Ａは、素体２０Ａの４側面に沿って配置されており、そのうちの第１方向の一方端の側面を除く３側面に対しては、３側面の近傍に配置されている。
【００８６】
導体パターン４０１Ａは、導体パターン４０２Ａよりも第２主面側に配置されている。導体パターン４０１Ａの延びる方向の一方端４１１Ａは、平面視において入出力端子導体７２１Ａに重なっている。この一方端４１１Ａは、ビア導体によって、入出力端子導体７２１Ａに接続されている。
【００８７】
導体パターン４０２Ａの延びる方向の一方端４２１Ａは、平面視において導体パターン４０１Ａの延びる方向の他方端４１２Ａに重なっている。導体パターン４０２Ａの一方端４２１Ａは、ビア導体によって、導体パターン４０１Ａの他方端に接続されている。導体パターン４０２Ａの延びる方向の他方端４２２Ａは、平面視において、入出力端子導体７２２Ａに重なっている。この他方端４２２Ａは、ビア導体によって、入出力端子導体７２２Ａに接続されている。この構成によって、導体パターン４０１Ａ、４０２Ａを含むインダクタは、素体２０Ａの厚み方向に平行な巻回軸を有し、平面視して中央に開口を有するスパイラル形状となる。
【００８８】
磁性体部３１Ａは、素体２０Ａの厚み方向において、導体パターン４０１Ａの形成される層と導体パターン４０２Ａの形成される層とを含むように、所定の長さを有する。すなわち、磁性体部３１Ａは、素体２０Ａを側面視して、導体パターン４０１Ａ、４０２Ａと同じ厚み位置に存在するように配置されている。磁性体部３１Ａは、平面視において略環状であり、導体パターン４０１Ａ、４０２Ａの延びる方向に沿って略平行に配置されている。磁性体部３１Ａは、導体パターン４０１Ａ、４０２Ａの開口側、すなわち、素体２０Ａの平面視において導体パターン４０１Ａ、４０２Ａの内側に、配置されている。磁性体部３１Ａは略環状の延びる方向の途中位置が部分的に切断された形状である。この切断部分は、磁性体部３１Ａにおける第２方向に平行な部分であって、第１方向の他方端に近い側の部分である。より具体的には、この切断部分は、素体２０Ａの平面視において、入出力端子導体７２２Ａの形成領域と、後述のキャパシタ５０の配置領域との間に配置されている。
【００８９】
磁性体部３２Ａは、磁性体部３１Ａと同様に、素体２０Ａの厚み方向において、導体パターン４０１Ａの形成される層と導体パターン４０２Ａの形成される層とを含むように、所定の長さを有する。磁性体部３２Ａは、第１方向の他方端の側面と導体パターン４０１、４０２との間に配置されている。すなわち、磁性体部３２Ａは、磁性体部３１Ａにおける切断部分を有する部分の近傍に配置されている。
【００９０】
キャパシタ５０は、略環状の磁性体部３１Ａの開口内に配置されている。キャパシタ５０は、複数の第１外部端子導体５０１、および、複数の第２外部端子導体５０２を備える。キャパシタ５０は、複数の第１外部端子導体５０１、および、複数の第２外部端子導体５０２を有する面が第１主面側となるように配置されている。複数の第１外部端子導体５０１は、キャパシタ５０の第１対角にそれぞれ配置されおり、複数の第２外部端子導体５０２は、キャパシタ５０の第２対角にそれぞれ配置されている。
【００９１】
導体パターン４０２Ａと同層には、配線導体６１Ａ、６２Ａが形成されている。配線導体６１Ａは、素体２０Ａの平面視において、第１外部端子導体５０１と重なっており、ビア導体によって接続されている。さらに、配線導体６１Ａは、素体２０Ａの平面視において、グランド端子導体７１Ａに重なっており、ビア導体によって接続されている。この構成によって、キャパシタ５０は、グランド端子導体７１Ａに対して、素体２０Ａの厚み方向に延びる導体のみで接続され、キャパシタ５０とグランド端子導体７１Ａとの間の寄生インダクタンスを抑制できる。
【００９２】
配線導体６２Ａは、平面視において、第２外部端子導体５０２と重なっており、ビア導体によって接続されている。配線導体６２Ａは、磁性体Ａにおける切断部分を通り、導体パターン４０２Ａの他方端４２２Ａに接続されている。
【００９３】
以上のような構成を備えることによって、ＬＣデバイス１０Ａは、ＬＣデバイス１０と同様に、図２に示す回路を実現できる。また、ＬＣデバイス１０Ａは、ＬＣデバイス１０と同様に、インダクタのＱ値の低下を抑制できる。
【００９４】
また、ＬＣデバイス１０Ａは、インダクタを構成する導体パターン４０１Ａ、４０２Ａの外側の三方向（第１方向の両端、および、第２方向の一方端）に磁性体部を有していない。これにより、素体の大きさが規定されていれば、この大きさの範囲内において、インダクタの開口を大きくでき、インダクタの特性が向上する。一方、インダクタの開口が規定されていれば、素体を小さくできる。
【００９５】
また、ＬＣデバイス１０Ａでは、配線導体６２Ａが、素体２０Ａの平面視において、磁性体部３１Ａに重なっていない。これにより、配線導体６２Ａと磁性体部３１Ａとの結合が抑制され、キャパシタ５０と入出力端子導体７２２Ａとの間、すなわち、キャパシタ５０の信号ライン側の寄生インダクタンスおよび損失を小さくできる。
【００９６】
また、ＬＣデバイス１０Ａでは、キャパシタ５０の第１外部端子導体５０１、第２外部端子導体５０２が複数である。これにより、キャパシタのＥＳＬが低下し、損失を小さくできる。これは、特に、ＬＣデバイス１０Ａを電源ラインに用いる場合において有効で有り、ＬＣデバイス１０Ａのように、インダクタのＱ値が高い場合に特に有効である。
【００９７】
なお、配線導体６１Ａ、６２Ａは、図１０に示すように、配線導体６１ＡＡ、６２ＡＡにそれぞれ置き換えてもよい。図１０は、本発明の第２の実施形態に係るＬＣデバイスのキャパシタに帯する配線導体の派生例を示す図である。
【００９８】
図１０に示すように、配線導体６１ＡＡは、キャパシタ５０の第１外部端子導体５０１に重なる形状である。配線導体６２ＡＡは、第１外部端子導体５０１を除くキャパシタ５０の略全面に重なる形状である。
【００９９】
このような構成とすることによって、配線導体６２ＡＡの面積は大きくなり、抵抗は低下する。さらに、配線導体６２ＡＡは、磁性体部３１Ａの切断部分を通る箇所の幅も広い。これにより、配線導体６２ＡＡの抵抗は更に低下する。したがって、キャパシタ５０の信号ライン側（入出力端子導体７２２Ａ側）の寄生インダクタを小さくできるとともに損失を小さくでき、ＬＣデバイス１０Ａの特性が向上する。
【０１００】
次に、本発明の第３の実施形態に係るＬＣデバイスについて、図を参照して説明する。図１１は、本発明の第３の実施形態に係るＬＣデバイスの構造を示す側面から見た構成図である。
【０１０１】
図１１に示すように、第３の実施形態に係るＬＣデバイス１０Ｂは、第１、第２の実施形態に示したＬＣデバイス１０、１０Ａに対して、利用するキャパシタ５０Ｂが異なる。キャパシタ５０Ｂは、既知の内部構造によってキャパシタンスを発生する誘電体素体の両端に外部端子導体を備える構造である。
【０１０２】
ＬＣデバイス１０Ｂは、素体２０Ｂを備える。素体２０Ｂは、それぞれが平板状の樹脂部２１１、２１２、２２Ｂと磁性体部３１Ｂとの積層体である。樹脂部２１１の両主面には、樹脂部２１２が配置されている。樹脂部２１２における樹脂部２１１の当接面と反対側の面には、磁性体部３１Ｂが配置されている。磁性体部３１Ｂにおける樹脂部２１２と反対側の面には、樹脂部２２Ｂが配置されている。
【０１０３】
キャパシタ５０Ｂは、樹脂部２１１、２２２からなる層内に配置されている。導体パターン４１Ｂ、４２Ｂは、平面視において螺旋形状である。これにより、インダクタが構成される。
【０１０４】
導体パターン４１Ｂは、素体２０Ｂの厚み方向において、キャパシタ５０Ｂの一方端側に配置されている。導体パターン４２Ｂは、素体２０Ｂの厚み方向において、キャパシタ５０Ｂの他方端側に配置されている。導体パターン４１Ｂ、４２Ｂは、磁性体部３１Ｂに当接した状態で樹脂部２２Ｂ内に形成されている。導体パターン４１Ｂは、キャパシタ５０Ｂの一方端側の磁性体部３１Ｂに形成された導体パターン６２１Ｂによってキャパシタの一方の外部端子導体に接続されている。導体パターン４２Ｂは、キャパシタ５０Ｂの他方端側の磁性体部３１Ｂに形成された導体パターン６２２Ｂによってキャパシタの一方の外部端子導体に接続されている。
【０１０５】
導体パターン４１Ｂ、４２Ｂと同層には、配線導体７１Ｂがそれぞれ形成されている。配線導体７１Ｂは、磁性体部３１Ｂに形成された導体パターン６１１Ｂによってキャパシタの他方の外部端子導体に接続されている。２個の配線導体７１Ｂは、厚み方向に延びる接続導体によって接続されている。
【０１０６】
上記構成のＬＣデバイス１０Ｂは、既知の部品内蔵型の多層基板の製造方法によって製造できる。
【０１０７】
このような構成とすることで、ＬＣデバイス１０Ｂは、図１２に示す回路を実現できる。図１２は、本発明の第３の実施形態に係るＬＣデバイスの等価回路図である。
【０１０８】
図１２に示すように、ＬＣデバイス１０Ｂは、回路的に、入出力端子Ｐ１Ｂ、Ｐ２Ｂ、グランド端子ＰＧ、インダクタＬ１、Ｌ２、および、キャパシタＣを備える。
【０１０９】
インダクタＬ１の一方端は、入出力端子Ｐ１Ｂに接続され、他方端は、インダクタＬ２の一方端およびキャパシタＣの一方端に接続されている。インダクタＬ２の他方端は、入出力端子Ｐ２Ｂに接続されている。すなわち、インダクタＬ１、Ｌ２は、入出力端子Ｐ１Ｂ、Ｐ２Ｂを接続する信号ラインにシリーズ接続されている。キャパシタの他方端は、グランド端子ＰＧに接続されている。グランド端子ＰＧは、基準電位、グランド等に接続されている。
【０１１０】
インダクタＬ１は、導体パターン４１Ｂで実現され、インダクタＬ２は、導体パターン４２Ｂで実現される。キャパシタＣは、キャパシタ５０によって実現される。
【０１１１】
入出力端子Ｐ１Ｂは、導体パターン４１Ｂにおけるキャパシタ５０に接続する側と反対側の端部である。入出力端子Ｐ２Ｂは、導体パターン４２Ｂにおけるキャパシタ５０に接続する側と反対側の端部である。グランド端子ＰＧは、配線導体７１Ｂにおけるキャパシタ５０に接続する側と反対側の端部である。
【０１１２】
上記ＬＣデバイス１０Ｃの構成では、インダクタを構成する導体パターン４１Ｂ、４２Ｂとキャパシタ５０Ｂとの間に磁性体部３１Ｂが配置されている。これにより、上述の実施形態と同様に、インダクタのＱ値の低下を抑制できる。また、キャパシタ５０Ｂの特性の低下も抑制できる。
【０１１３】
次に、本発明の第４の実施形態に係るＬＣデバイスについて、図を参照して説明する。図１３は、本発明の第４の実施形態に係るＬＣデバイスの構造を示す側面から見た構成図である。
【０１１４】
図１３に示すように、第４の実施形態に係るＬＣデバイス１０Ｃは、第３の実施形態に係るＬＣデバイス１０Ｂに対して、磁性体部３２Ｃ、３５Ｃを追加した点で異なる。ＬＣデバイス１０Ｃの他の構成は、ＬＣデバイス１０Ｂと同様であり、同様の箇所の説明は省略する。
【０１１５】
ＬＣデバイス１０Ｃの樹脂部２２Ｃ、磁性体部３１Ｃ、導体パターン４１Ｃ、４２Ｃ、キャパシタ５０Ｃ、導体パターン６１１Ｃ、６２１Ｃ、６２２Ｃ、および、配線導体７１Ｃは、ＬＣデバイス１０Ｂの樹脂部２２Ｂ、磁性体部３１Ｂ、導体パターン４１Ｂ、４２Ｂ、キャパシタ５０Ｂ、導体パターン６１１Ｂ、６２１Ｂ、６２２Ｂとそれぞれ同様で或。
【０１１６】
磁性体部３２Ｃは、平板状であり、樹脂部２２Ｃに対して、磁性体部３１Ｃと反対側に配置されている。磁性体部３５Ｃは、磁性体部３１Ｃ、３２Ｃに連接しており、磁性体部３１Ｃ、３２Ｃ、３５Ｃによって、導体パターン４１Ｃ、４２Ｃはそれぞれ囲まれている。
【０１１７】
このような構成とすることで、導体パターン４１Ｃ、４２Ｃで発生する磁界は、磁性体部３１Ｃ、３２Ｃ、３５Ｃからなる閉磁路内を通り、閉磁路の外側（導体パターン４１Ｃ，４２Ｃと反対側）には殆ど漏れない。これにより、導体パターン４１Ｃ、４２ＣのそれぞれからなるインダクタのＱ値の低下を抑制できる。
【０１１８】
次に、本発明の第５の実施形態に係るＬＣデバイスについて、図を参照して説明する。図１４（Ａ）、（Ｂ）は、本発明の第５の実施形態に係るＬＣデバイスの構造を示す側面から見た構成図である。
【０１１９】
図１４（Ａ）に示すＬＣデバイス１０Ｄは、第１の実施形態に係るＬＣデバイス１０と略同様の構成であり、素体２０Ｄの樹脂部２１Ｄおよび磁性体部３０Ｄの形状において異なる。
【０１２０】
図１４（Ａ）に示すように、樹脂部２１Ｄは、素体２０Ｄにおけるキャパシタ５０の外部端子導体の形成面側の部分（配線導体６１、６２、導体パターン６１１、６２１の形成される部分）のみに配置されている。素体２０Ｄの他の部分は、磁性体部３０Ｄによって形成されている。このような構成であっても、第１の実施形態に係るＬＣデバイス１０と同様の作用効果が得られる。
【０１２１】
図１４（Ｂ）に示すＬＣデバイス１０Ｅは、第１の実施形態に係るＬＣデバイス１０と略同様の構成であり、素体２０Ｅの樹脂部２１Ｅおよび磁性体部３０Ｅの形状において異なる。
【０１２２】
図１４（Ｂ）に示すように、樹脂部２１Ｅは、素体２０Ｅにおけるキャパシタ５０の外部端子導体の形成面側の部分（配線導体６１、６２、導体パターン６１１、６２１の形成される部分）、キャパシタ５０の側面、および、素体２０Ｅにおけるグランド端子導体７１、入出力端子導体７２１、７２２の形成面に形成されている。このような構成であっても、第１の実施形態に係るＬＣデバイス１０と同様の作用効果が得られる。また、この構成では、グランド端子導体７１と、入出力端子導体７２１、７２２とが近接しても、これらの間の短絡を、より確実に抑制できる。
【０１２３】
なお、これらの構成は一例であり、次の構成を備えていればよい。ＬＣデバイスは、樹脂部と磁性体部とを有する素体を備える。素体の内部に実装型のキャパシタと、インダクタを構成するループ状の導体パターンが備えられている。キャパシタとループ状の導体パターンとの間に磁性体部が配置されている。
【０１２４】
また、上述の説明では、磁性体部として、メタル粒子を用いる態様を示したが、フェライト粉末等、他の磁性体材料を用いてもよい。しかしながら、メタル粒子を用いることによって、インダクタの直流重畳特性が向上し、大電流用途（例えば、電源回路）に好適なＬＣデバイスが得られる。
【０１２５】
また、上述の第１、第２の実施形態では、ループ状の導体パターンは、各層で１ターンの巻きであるが、複数ターンであってもよい。また、上述の第１、第２の実施形態では、ループ状の導体パターンを２層にする態様を示したが、１層であってもよく、３層以上であってもよい。
【符号の説明】
【０１２６】
Ｐ１：入出力端子
Ｐ１Ｂ：入出力端子
Ｐ２：入出力端子
Ｐ２Ｂ：入出力端子
ＰＧ：グランド端子
１０、１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ、１０Ｅ：ＬＣデバイス
２０、２０Ａ、２０Ｂ、２０Ｄ、２０Ｅ：素体
２１、２１Ｄ、２１Ｅ、２２、２２Ｂ、２２Ｃ：樹脂部
３０Ｄ、３０Ｅ、３１、３１Ａ、３１Ｂ、３１Ｃ、３２、３２Ａ、３２Ｃ、３３、３４、３５Ｃ：磁性体部
４０：インダクタ
４１Ｂ、４２Ｂ、４１Ｃ、４２Ｃ：導体パターン
５０、５０Ｂ、５０Ｃ：キャパシタ
６１、６１Ａ、６１ＡＡ、６２、６２Ａ、６２ＡＡ：配線導体
７１、７１Ａ：グランド端子導体
７１Ｂ、７１Ｃ：配線導体
２０１：第１主面
２０２：第２主面
２０３：側面
２１１、２１２：樹脂部
４０１、４０１Ａ、４０２、４０２Ａ：導体パターン
４１１Ａ：導体パターン４０１Ａの一方端
４１２Ａ：導体パターン４０１Ａの他方端
４２１Ａ：導体パターン４０２Ａの一方端
４２２Ａ：導体パターン４０２Ａの他方端
５０１：第１外部端子導体
５０２：第２外部端子導体
６１１、６１１Ｂ、６１１Ｃ、６１２、６２１、６２１Ｂ、６２２Ｂ：導体パターン
７２１、７２１Ａ、７２２、７２２Ａ：入出力端子導体
９０１：ベース基板
９０２：ベース樹脂層
９０２Ｈ：磁路形成用貫通孔
９０３、９０７、９１０：シード層
９０４：レジストパターン
９０４Ｈ、９０６Ｈ、９０８Ｈ、９０９Ｈ：凹部
９０５、９０８：磁路形成用犠牲層
９０６、９０９：樹脂層
９１１：導体層
９１２：保護フィルム
９１３Ｈ：穴
９１４：磁性材
【図１】
0006477991.tif 000002
【図２】
0006477991.tif 000003
【図３】
0006477991.tif 000004
【図４】
0006477991.tif 000005
【図５】
0006477991.tif 000006
【図６】
0006477991.tif 000007
【図７】
0006477991.tif 000008
【図８】
0006477991.tif 000009
【図９】
0006477991.tif 000010
【図１０】
0006477991.tif 000011
【図１１】
0006477991.tif 000012
【図１２】
0006477991.tif 000013
【図１３】
0006477991.tif 000014
【図１４】
0006477991.tif 000015