(57)【特許請求の範囲】
【請求項１】
ネットワーク機器の第１インターフェースボードであって、
ＰＣＩ−Ｅエンドポイントと、イーサネット交換チップと、ボードメモリと、論理装置とを含み、
ＰＣＩ−Ｅエンドポイントは、ＰＣＩ−Ｅバスを介してネットワーク機器の転送ボードにおける当該第１インターフェースボードに対応するＰＣＩ−Ｅ  ルート・コンプレックスに接続され、
イーサネット交換チップは、ネットワーク機器の外部から第１イーサネットデータパケットを受信し、
ボードメモリは、ネットワーク機器のＰＣＩ−Ｅメモリ空間にマッピングされ、かつ、当該ボードメモリがＰＣＩ−Ｅメモリ空間にマッピングされたアドレス範囲が、他のインターフェースボードのボードメモリがＰＣＩ−Ｅメモリ空間にマッピングされたアドレス範囲、および、転送ボードのシステムメモリがＰＣＩ−Ｅメモリ空間にマッピングされたアドレス範囲と異なり、
論理装置は、イーサネット交換チップから第１イーサネットデータパケットを受信し、当該第１イーサネットデータパケットの宛先ボードを確定し、
イーサネット交換チップから受信された第１イーサネットデータパケットがネットワーク機器の第２インターフェースボードを宛先ボードとすると確定したとき、論理装置は、当該第１イーサネットデータパケットを、当該第２インターフェースボードのボードメモリのＰＣＩ−Ｅメモリ空間アドレスを宛先アドレスとする第１ＰＣＩ−Ｅパケットにカプセル化することで、ＰＣＩ−Ｅエンドポイントは、当該第１ＰＣＩ−Ｅパケットをネットワーク機器の転送ボードに転送し、
論理装置は、さらに、第２インターフェースボードと同じ、または、異なる第３インターフェースボードからの第２ＰＣＩ−Ｅパケットをボードメモリから取得し、取得した当該第２ＰＣＩ−Ｅパケットを解析し、取得した第２イーサネットデータパケットをイーサネット交換チップに送信するとを特徴とする第１インターフェースボード。
【請求項２】
論理装置は、第１イーサネットデータパケットの宛先ＭＡＣアドレスに基づいて当該第１イーサネットデータパケットの宛先ボードを確定するために、イーサネットＭＡＣアドレスとボード識別子とを有する第１マッピングテーブルがメンテナンスされ、
第３インターフェースボードからの第２ＰＣＩ−Ｅパケットには、第３インターフェースボードがネットワーク機器の外部から受信した第２イーサネットデータパケットがカプセル化され、かつ、当該第３インターフェースボードのボード識別子が付加され、
論理装置は、当該第２ＰＣＩ−Ｅパケットから解析して取得した第２イーサネットデータパケットのソースＭＡＣアドレスと当該第２ＰＣＩ−Ｅパケットに付加されたボード識別子とに基づいて、イーサネットＭＡＣアドレスとボード識別子とを有する第１マッピングテーブルにおいて、当該第３インターフェースボードに対応するテーブルエントリを作成することを特徴とする請求項１に記載の第１インターフェースボード。
【請求項３】
論理装置は、イーサネット交換チップから受信された第１イーサネットデータパケットの宛先ボードに基づいて、当該第１イーサネットデータパケットをカプセル化した第１ＰＣＩ−Ｅパケットの宛先アドレスを確定するために、ボード識別子とＰＣＩ−Ｅメモリ空間アドレスとを有する第２マッピングテーブルがメンテナンスされ、かつ、転送ボードのＣＰＵの配置に基づいて、ボード識別子とＰＣＩ−Ｅメモリ空間アドレスとを有する当該第２マッピングテーブルにおいてテーブルエントリを作成することを特徴とする請求項１に記載の第１インターフェースボード。
【請求項４】
イーサネット交換チップから受信された第１イーサネットデータパケットの宛先ボードが確定できないとき、論理装置は、当該第１イーサネットデータパケットを、それぞれネットワーク機器の各々の他のインターフェースボードのボードメモリのＰＣＩ−Ｅメモリ空間アドレスを宛先アドレスとするＰＣＩ−Ｅパケットにカプセル化することで、ＰＣＩ−Ｅエンドポイントは、前記ＰＣＩ−Ｅパケットを転送ボードに転送することを特徴とする請求項１に記載の第１インターフェースボード。
【請求項５】
当該第１インターフェースボードと他のインターフェースボードとのボードメモリがＰＣＩ−Ｅメモリ空間にマッピングされたアドレス範囲には、複数のデータパケットキャッシュスライスと、少なくとも１つの制御パケットキャッシュスライスとが含まれ、
イーサネット交換チップから受信された第１イーサネットデータパケットが第２インターフェースボードを宛先ボードとすると確定したとき、論理装置が前記第１ＰＣＩ−Ｅパケットに対して設定した宛先アドレスは、当該第２インターフェースボードのボードメモリがマッピングされた１つの空きのデータパケットキャッシュスライスのＰＣＩ−Ｅメモリ空間アドレスであり、かつ、論理装置は、さらに、当該第１ＰＣＩ−Ｅパケットの宛先アドレスに基づいて、当該第２インターフェースボードに対応するデータパケットキャッシュスライスの状態記録を空きから占用に変更し、
第３インターフェースボードからの第２ＰＣＩ−Ｅパケットから解析して取得した第２イーサネットデータパケットをイーサネット交換チップに送信したとき、論理装置は、データパケットキャッシュスライス解放情報が付加される第３ＰＣＩ−Ｅパケットを作成し、かつ、作成した第３ＰＣＩ−Ｅパケットは、当該第３インターフェースボードのボードメモリがマッピングされた制御パケットキャッシュスライスを宛先アドレスとすることで、ＰＣＩ−Ｅエンドポイントは、作成した当該第３ＰＣＩ−Ｅパケットを転送ボードに転送し、前記解放情報に対応するデータパケットキャッシュスライスは、前記第２ＰＣＩ−Ｅパケットに対して設定した宛先アドレスであり、
第３インターフェースボードからの第４ＰＣＩ−Ｅパケットを解析してデータパケットキャッシュスライス解放情報を取得したとき、論理装置は、取得したデータパケットキャッシュスライス解放情報に基づいて、当該第３インターフェースボードに対応するデータパケットキャッシュスライスの状態記録を占用から空きにリセットすることを特徴とする請求項１に記載の第１インターフェースボード。
【請求項６】
イーサネット交換チップから受信された第１イーサネットデータパケットの宛先ボードがネットワーク機器の転送ボードであると確定したとき、論理装置は、当該第１イーサネットデータパケットを、システムメモリのＰＣＩ−Ｅメモリ空間アドレスを宛先アドレスとするＰＣＩ−Ｅパケットにカプセル化することで、ＰＣＩ−Ｅエンドポイントは、当該ＰＣＩ−Ｅパケットを転送ボードに転送し、転送ボードは、当該ＰＣＩ−Ｅパケットを転送ボードのシステムメモリに書き込むことを特徴とする請求項１に記載の第１インターフェースボード。
【請求項７】
論理装置は、前記第１イーサネットデータパケットの宛先ＭＡＣアドレスに基づいて当該第１イーサネットデータパケットの宛先ボードを確定するために、イーサネットＭＡＣアドレスとボード識別子とを有する第１マッピングテーブルがメンテナンスされ、
論理装置は、ネットワーク機器の初期化時のＣＰＵの配置に基づいて、イーサネットＭＡＣアドレスとボード識別子とを有する第１マッピングテーブルにおいて、転送ボードに対応するテーブルエントリを作成し、
論理装置がボードメモリから取得した第３インターフェースボードからの第２ＰＣＩ−Ｅパケットには、前記第３インターフェースボードがネットワーク機器の外部から受信した第２イーサネットデータパケットがカプセル化され、かつ、当該第３インターフェースボードのボード識別子が付加され、
論理装置は、当該第２ＰＣＩ−Ｅパケットから解析して取得した第２イーサネットデータパケットのソースＭＡＣアドレスと当該第２ＰＣＩ−Ｅパケットに付加されたボード識別子とに基づいて、イーサネットＭＡＣアドレスとボード識別子とを有する第１マッピングテーブルにおいて、当該第３インターフェースボードに対応するテーブルエントリを作成することを特徴とする請求項６に記載の第１インターフェースボード。
【請求項８】
転送ボードと、少なくとも２つのインターフェースボードとを含み、
転送ボードは、ＣＰＵと、システムメモリと、システムメモリコントローラと、それぞれ各インターフェースボードに対応するＰＣＩ−Ｅ  ルート・コンプレックスとを含み、各インターフェースボードは、イーサネット交換チップと、論理装置と、ボードメモリと、ＰＣＩ−Ｅバスを介して転送ボードにおける対応するＰＣＩ−Ｅ  ルート・コンプレックスに接続されるＰＣＩ−Ｅエンドポイントとを含み、
各インターフェースボードのイーサネット交換チップは、ネットワーク機器の外部から第１イーサネットデータパケットを受信し、
各インターフェースボードのボードメモリおよび転送ボードのシステムメモリは、ネットワーク機器のＰＣＩ−Ｅメモリ空間にマッピングされ、かつ、各インターフェースボードのボードメモリおよび転送ボードのシステムメモリがＰＣＩ−Ｅメモリ空間にマッピングされたアドレス範囲は、互いに異なり、
各インターフェースボードの論理装置は、当該インターフェースボードのイーサネット交換チップから前記第１イーサネットデータパケットを受信し、当該第１イーサネットデータパケットの宛先ボードを確定し、イーサネット交換チップから受信された前記第１イーサネットデータパケットがネットワーク機器の第２インターフェースボードを宛先ボードとすると確定したとき、論理装置は、当該第１イーサネットデータパケットを、当該第２インターフェースボードのボードメモリのＰＣＩ−Ｅメモリ空間アドレスを宛先アドレスとする第１ＰＣＩ−Ｅパケットにカプセル化することで、当該インターフェースボードのＰＣＩ−Ｅエンドポイントは、当該第１ＰＣＩ−Ｅパケットを転送ボードの対応するＰＣＩ−Ｅ  ルート・コンプレックスに転送し、転送ボードの対応するＰＣＩ−Ｅ  ルート・コンプレックスは、当該第１ＰＣＩ−Ｅパケットの宛先アドレスに基づいて当該第１ＰＣＩ−Ｅパケットを宛先ボードのボードメモリに転送し、
各インターフェースボードの論理装置は、さらに、当該インターフェースボードのボードメモリから第３インターフェースボードからの第２ＰＣＩ−Ｅパケットを取得し、取得した当該第２ＰＣＩ−Ｅパケットから解析して取得した第２イーサネットデータパケットを当該インターフェースボードのイーサネット交換チップに送信し、前記第３インターフェースボードは、第２インターフェースボードと同じ、または異なることを特徴とするネットワーク機器。
【請求項９】
各インターフェースボードの論理装置は、イーサネット交換チップから受信された第１イーサネットデータパケットの宛先ボードが転送ボードであると確定したとき、当該第１イーサネットデータパケットを、システムメモリのＰＣＩ−Ｅメモリ空間アドレスを宛先アドレスとするＰＣＩ−Ｅパケットにカプセル化することで、ＰＣＩ−Ｅエンドポイントは、当該ＰＣＩ−Ｅパケットを転送ボードの対応するＰＣＩ−Ｅ  ルート・コンプレックスに転送し、転送ボードの対応するＰＣＩ−Ｅ  ルート・コンプレックスは、当該ＰＣＩ−Ｅパケットを転送ボードのシステムメモリに書き込むことを特徴とする請求項８に記載のネットワーク機器。
【請求項１０】
各インターフェースボードの論理装置は、前記第１イーサネットデータパケットの宛先ＭＡＣアドレスに基づいて当該第１イーサネットデータパケットの宛先ボードを確定するために、イーサネットＭＡＣアドレスとボード識別子とを有する第１マッピングテーブルがメンテナンスされ、
各インターフェースボードの論理装置は、ネットワーク機器の初期化時のＣＰＵの配置に基づいて、イーサネットＭＡＣアドレスとボード識別子とを有する第１マッピングテーブルにおいて、転送ボードに対応するテーブルエントリを作成し、
各インターフェースボードの論理装置が当該インターフェースボードのボードメモリから取得した前記第３インターフェースボードからの第２ＰＣＩ−Ｅパケットには、前記第３インターフェースボードがネットワーク機器の外部から受信した第２イーサネットデータパケットがカプセル化され、かつ、当該第３インターフェースボードのボード識別子が付加され、
各インターフェースボードの論理装置は、当該第２ＰＣＩ−Ｅパケットから解析して取得した第２イーサネットデータパケットのソースＭＡＣアドレスと当該第２ＰＣＩ−Ｅパケットに付加されたボード識別子とに基づいて、イーサネットＭＡＣアドレスとボード識別子とを有する第１マッピングテーブルにおいて、当該第３インターフェースボードに対応するテーブルエントリを作成することを特徴とする請求項９に記載のネットワーク機器。
【請求項１１】
各インターフェースボードの論理装置は、イーサネット交換チップから受信された第１イーサネットデータパケットの宛先ボードに基づいて当該第１イーサネットデータパケットをカプセル化した第１ＰＣＩ−Ｅパケットの宛先アドレスを確定するために、ボード識別子とＰＣＩ−Ｅメモリ空間アドレスとを有する第２マッピングテーブルがメンテナンスされ、かつ、各インターフェースボードの論理装置は、ネットワーク機器の初期化時のＣＰＵの配置に基づいて、ボード識別子とＰＣＩ−Ｅメモリ空間アドレスとを有する当該第２マッピングテーブルにおいて、転送ボードと他のインターフェースボードとに対応するテーブルエントリを作成することを特徴とする請求項８に記載のネットワーク機器。
【請求項１２】
ネットワーク機器に用いられるパケット転送方法であって、
ネットワーク機器は、転送ボードと、少なくとも２つのインターフェースボードとを含み、各インターフェースボードは、ＰＣＩ−Ｅエンドポイントと、イーサネット交換チップと、ボードメモリとを含み、各インターフェースボードのボードメモリと転送ボードのシステムメモリとは、共同でネットワーク機器のＰＣＩ−Ｅメモリ空間にマッピングされ、かつ、各インターフェースボードのボードメモリと転送ボードのシステムメモリとがＰＣＩ−Ｅメモリ空間にマッピングされたアドレス範囲は、互いに異なり、
当該パケット転送方法は、何れかのインターフェースボードに適用され、
ネットワーク機器の外部からの第１イーサネットデータパケットをイーサネット交換チップから受信したとき、当該第１イーサネットデータパケットの宛先ボードを確定することと、
イーサネット交換チップから受信された第１イーサネットデータパケットの宛先ボードがネットワーク機器の第２インターフェースボードであると確定したとき、当該第１イーサネットデータパケットを、当該第２インターフェースボードのボードメモリのＰＣＩ−Ｅメモリ空間アドレスを宛先アドレスとする第１ＰＣＩ−Ｅパケットにカプセル化することで、ＰＣＩ−Ｅエンドポイントが当該第１ＰＣＩ−Ｅパケットを転送ボードに転送し、転送ボードが当該第１ＰＣＩ−Ｅパケットの宛先アドレスに基づいて当該第１ＰＣＩ−Ｅパケットを宛先ボードのボードメモリに転送することと、
第３インターフェースボードからの第２ＰＣＩ−Ｅパケットをボードメモリから取得したとき、取得した当該第２ＰＣＩ−Ｅパケットから解析して取得した第２イーサネットデータパケットをイーサネット交換チップに転送することとを含むことを特徴とするパケット転送方法。
【請求項１３】
第１イーサネットデータパケットの宛先ＭＡＣアドレスに基づいて当該第１イーサネットデータパケットの宛先ボードを確定するするために、イーサネットＭＡＣアドレスとボード識別子とを有する第１マッピングテーブルをメンテナンスすることと、
第３インターフェースボードからの第２ＰＣＩ−Ｅパケットを解析して第３インターフェースボードがネットワーク機器の外部から受信した第２イーサネットデータパケット、および当該第３インターフェースボードのボード識別子を取得することと、
取得した第２イーサネットデータパケットのソースＭＡＣアドレスと当該第２ＰＣＩ−Ｅパケットに付加されたボード識別子とに基づいて、イーサネットＭＡＣアドレスとボード識別子とを有する第１マッピングテーブルにおいて、当該第３インターフェースボードに対応するテーブルエントリを作成することとをさらに含むことを特徴とする請求項１２に記載のパケット転送方法。
【請求項１４】
イーサネット交換チップから受信された第１イーサネットデータパケットの宛先ボードに基づいて当該第１イーサネットデータパケットをカプセル化した第１ＰＣＩ−Ｅパケットの宛先アドレスを確定するするために、ボード識別子とＰＣＩ−Ｅメモリ空間アドレスとを有する当該第２マッピングテーブルをメンテナンスすることと、
転送ボードのＣＰＵの配置に基づいて、ボード識別子とＰＣＩ−Ｅメモリ空間アドレスとを有する当該第２マッピングテーブルにおいて、テーブルエントリを作成することとをさらに含むことを特徴とする請求項１２に記載のパケット転送方法。
【請求項１５】
イーサネット交換チップから受信された第１イーサネットデータパケットの宛先ボードが確定できないとき、当該第１イーサネットデータパケットを、それぞれネットワーク機器の各々の他のインターフェースボードのボードメモリのＰＣＩ−Ｅメモリ空間アドレスを宛先アドレスとする複数のＰＣＩ−Ｅパケットにカプセル化することで、ＰＣＩ−Ｅエンドポイントが複数のＰＣＩ−Ｅパケットを転送ボードに転送し、転送ボードが複数のＰＣＩ−Ｅパケットの宛先アドレスに基づいて複数のＰＣＩ−Ｅパケットをそれぞれ対応する他のインターフェースボードに転送することをさらに含むことを特徴とする請求項１２に記載のパケット転送方法。
【発明の詳細な説明】
【背景技術】
【０００１】
ネットワーク機器は、転送ボードと、少なくとも２つのインターフェースボードとを含んでもよい。転送ボードは、ネットワークパケット転送処理を担うボードである。インターフェースボードは、物理的なネットワークインターフェースであり、ネットワークパケットの受信および送信を担う。また、転送ボードと各インターフェースボードとの間は、ＰＣＩ−Ｅ（Ｐｅｒｉｐｈｅｒａｌ  Ｃｏｍｐｏｎｅｎｔ  Ｉｎｔｅｒｃｏｎｎｅｃｔ  Ｅｘｐｒｅｓｓ、ピースィーアイ・エクスプレス）バスを利用して互いに接続可能である。
【０００２】
ＰＣＩ−Ｅバスを使用して転送ボードとインターフェースボードとの間のインターコネクションを実施する際、異なるインターフェースボード間の転送性能の向上及び転送ボードのＣＰＵに対する占有比率の削減を考慮する必要がある。
【図面の簡単な説明】
【０００３】
【図１】一例におけるネットワーク機器のウェアアーキテクチャ図である。
【図２】図１に示すネットワーク機器におけるＰＣＩ−Ｅメモリ空間のマップである。
【図３ａ】図２に示すＰＣＩ−Ｅメモリ空間マッピングによるパケット転送原理の模式図である。
【図３ｂ】図２に示すＰＣＩ−Ｅメモリ空間マッピングによるパケット転送原理の模式図である。
【図４】図１に示すネットワーク機器におけるＰＣＩ−Ｅメモリ空間の拡張マップである。
【図５ａ】図４に示すＰＣＩ−Ｅメモリ空間マッピングによるパケット転送原理の模式図である。
【図５ｂ】図４に示すＰＣＩ−Ｅメモリ空間マッピングによるパケット転送原理の模式図である。
【図６ａ】図１に示すネットワーク機器におけるテーブルエントリ配置の模式図である。
【図６ｂ】図１に示すネットワーク機器におけるテーブルエントリ配置の模式図である。
【図７】図１に示すネットワーク機器の拡張構成模式図である。
【図８】図７に示すネットワーク機器におけるＰＣＩ−Ｅメモリ空間のマップである。
【図９】図８に示すＰＣＩ−Ｅメモリ空間マッピングによるパケット転送原理の模式図である。
【図１０】図１または図７に示すネットワーク機器における第１論理装置の論理構成図である。
【図１１】図１０に示す第１論理装置の動作原理の模式図である。
【図１２】図１に示すネットワーク機器におけるＰＣＩ−Ｅメモリ空間のスライスメカニズムによるマップである。
【図１３ａ】図１２に示すＰＣＩ−Ｅメモリ空間マッピングによるパケット転送原理の模式図である。
【図１３ｂ】図１２に示すＰＣＩ−Ｅメモリ空間マッピングによるパケット転送原理の模式図である。
【図１４】図１３ａおよび図１３ｂに示すネットワーク機器における第１論理装置の論理構成図である。
【図１５ａ】図１４に示す第１論理装置の動作原理の模式図である。
【図１５ｂ】図１４に示す第１論理装置の動作原理の模式図である。
【図１６】一例におけるパケット転送方法のフローチャートである。
【発明を実施するための形態】
【０００４】
図１を参照すると、一例では、ネットワーク機器１０は、転送ボード２０と、第１インターフェースボード３０と、第２インターフェースボード４０とを含む。
【０００５】
転送ボード２０は、ＣＰＵ  ２１と、システムメモリ２２と、システムメモリコントローラ２３と、第１ＰＣＩ−Ｅ  ＲＣ（ルート・コンプレックス）２４１と、第２ＰＣＩ−Ｅ  ＲＣ  ２４２とを含む。ここで、ＣＰＵ  ２１と、システムメモリコントローラ２３と、第１ＰＣＩ−Ｅ  ＲＣ  ２４１と、第２ＰＣＩ−Ｅ  ＲＣ  ２４２とは、互いに接続され、かつ、システムメモリ２２とシステムメモリコントローラ２３とは、互いに接続される。
【０００６】
この例では、転送ボードのＣＰＵ  ２１と、システムメモリコントローラ２３と、第１ＰＣＩ−Ｅ  ＲＣ２４１と、第２ＰＣＩ−Ｅ  ＲＣ２４２は、ＳＯＣ（Ｓｙｓｔｅｍ−ｏｎ−ａ−Ｃｈｉｐ）ＣＰＵとして集積され、または、転送ボードのシステムメモリコントローラ２３は、ＣＰＵ  ２１に集積され、かつ、転送ボードの第１ＰＣＩ−Ｅ  ＲＣ２４１と第２ＰＣＩ−Ｅ  ＲＣ２４２は、ＣＰＵ  ２１から独立したＰＣＨ（Ｐｌａｔｆｏｒｍ  Ｃｏｎｔｒｏｌｌｅｒ  Ｈｕｂ）として集積される。
【０００７】
そして、図１に示す第１ＰＣＩ−Ｅ  ＲＣ２４１と第２ＰＣＩ−Ｅ  ＲＣ２４２とが互いに独立しているが、第１ＰＣＩ−Ｅ  ＲＣ２４１と第２ＰＣＩ−Ｅ  ＲＣ２４２とが必ず２つの互いに独立するエンティティであることを意味しない。すなわち、図１に示す第１ＰＣＩ−Ｅ  ＲＣ２４１と第２ＰＣＩ−Ｅ  ＲＣ２４２とは、ＰＣＩ−Ｅ  ＲＣ機能を有する１つのエンティティがＰＣＩ−Ｅ  Ｓｗｉｔｃｈ（スイッチ）を外付けることによって論理的に形成された２つの等価ＰＣＩ−Ｅ  ＲＣである。また、第１ＰＣＩ−Ｅ  ＲＣ２４１と第２ＰＣＩ−Ｅ  ＲＣ２４２とが２つの互いに独立しているエンティティであるとき、そのうちのそれぞれは、ＰＣＩ−Ｅ  Ｓｗｉｔｃｈが外付けされる。
【０００８】
第１インターフェースボード３０は、第１イーサネット（登録商標）交換チップ３１と、第１論理装置３２と、第１ボードメモリ３３と、第１ＰＣＩ−Ｅバス１１を介して第１ＰＣＩ−Ｅ  ＲＣ  ２４１に接続される第１ＰＣＩ−Ｅ  Ｅｎｄｐｏｉｎｔ  ３４とを含む。ここで、第１イーサネット交換チップ３１と第１論理装置３２とは、（例えば、イーサネットバスを介して）互いに接続され、かつ、第１論理装置３２と第１ボードメモリ３３と第１ＰＣＩ−Ｅ  Ｅｎｄｐｏｉｎｔ  ３４とは、互いに接続される。
【０００９】
第２インターフェースボード４０は、第２イーサネット交換チップ４１と、第２論理装置４２と、第２ボードメモリ４３と、第２ＰＣＩ−Ｅバス１２を介して第２ＰＣＩ−Ｅ  ＲＣ  ２４に接続される第２ＰＣＩ−Ｅ  Ｅｎｄｐｏｉｎｔ  ４４とを含む。ここで、第２イーサネット交換チップ４１と第２論理装置４２とは、（例えば、イーサネットバスを介して）互いに接続され、かつ、第２論理装置４２と第２ボードメモリ４３と第２ＰＣＩ−Ｅ  Ｅｎｄｐｏｉｎｔ  ４４とは、互いに接続される。
【００１０】
図２を参照すると、当該ネットワーク機器１０では、第１ボードメモリ３３と第２ボードメモリ４３とは何れもネットワーク機器１０のＰＣＩ−Ｅメモリ空間６０にマッピングされ、かつ、第１ボードメモリ３３がＰＣＩ−Ｅメモリ空間６０にマッピングされたアドレス範囲６０ｂは、第２ボードメモリ４３がＰＣＩ−Ｅメモリ空間６０にマッピングされたアドレス範囲６０ａとは異なる。これにより、第１ボードメモリ３３と第２ボードメモリ４３は、第１ＰＣＩ−Ｅ  ＲＣ  ２４１と第２ＰＣＩ−Ｅ  ＲＣ  ２４２と第１ＰＣＩ−Ｅ  Ｅｎｄｐｏｉｎｔ  ３４と第２ＰＣＩ−Ｅ  Ｅｎｄｐｏｉｎｔ  ４４にとって見られるものである。
【００１１】
図３ａを参照して図２を組み合わせると、第１インターフェースボード３０から第２インターフェースボード４０に転送することは、下記のようになる。
【００１２】
第１インターフェースボード３０における第１論理装置３２が第１イーサネット交換チップ３１からイーサネットデータパケット５１を受信するとき、第１論理装置３２は、当該イーサネットデータパケット５１の宛先ボードを確定する。ここで、当該イーサネットデータパケット５１は、第１イーサネット交換チップ３１によってネットワーク機器１０の外部から受信される。第１論理装置３２は、メンテナンスされたマッピングテーブルに基づいて、イーサネットデータパケット５１の宛先ボードを確定する。当該マッピングテーブルは、イーサネットＭＡＣアドレスおよびボード識別子を有する。
【００１３】
一例では、イーサネットデータパケット５１の宛先ボードが第２インターフェースボード４０であるか転送ボード２０であるかにかかわらず、当該イーサネットデータパケット５１は、ＰＣＩ−Ｅフォーマットで転送ボード２０におけるシステムメモリ２２に転送され、かつ、ＣＰＵ  ２１によってシステムメモリ２２から読み込まれた後で処理される。
【００１４】
本例では、第１イーサネット交換チップ３１から受信されたイーサネットデータパケット５１について第２インターフェースボード４０を宛先ボードとすると確定したとき、第１論理装置３２は、当該イーサネットデータパケット５１を、第２ボードメモリ４３のＰＣＩ−Ｅメモリ空間アドレス（すなわち、図２に示すアドレス範囲６０ａ内のアドレス）を宛先アドレスとするＰＣＩ−Ｅパケット（本文における「ＰＣＩ−Ｅパケット」は、ＰＣＩ−Ｅ書き込みパケットの略称を指する）６１にカプセル化する。これによって、第１ＰＣＩ−Ｅ  Ｅｎｄｐｏｉｎｔ３４は、当該ＰＣＩ−Ｅパケット６１を転送ボード２０に転送し、転送ボード２０は、当該ＰＣＩ−Ｅパケット６１の宛先アドレスに基づいて当該ＰＣＩ−Ｅパケット６１を宛先ボードである第２インターフェースボード４０の第２ボードメモリ４３に転送する。例えば、第１ＰＣＩ−Ｅ  Ｅｎｄｐｏｉｎｔ  ３４は、当該ＰＣＩ−Ｅパケット６１を第１ＰＣＩ−Ｅ  ＲＣ  ２４１に送信し、第１ＰＣＩ−Ｅ  ＲＣ  ２４１は、当該ＰＣＩ−Ｅパケット６１の宛先アドレスに基づいて当該ＰＣＩ−Ｅパケット６１を第２ＰＣＩ−Ｅ  ＲＣ  ２４２に転送する。イーサネットデータパケット５１をカプセル化したＰＣＩ−Ｅパケット６１は、第２ＰＣＩ−Ｅ  ＲＣ  ２４２によって第２ＰＣＩ−Ｅ  Ｅｎｄｐｏｉｎｔ  ４４に転送され、第２ＰＣＩ−Ｅ  Ｅｎｄｐｏｉｎｔ  ４４によって第２ボードメモリ４３に書き込まれる。
【００１５】
対応的に、第２論理装置４２は、第２ボードメモリ４３から当該ＰＣＩ−Ｅパケット６１を取得し、当該ＰＣＩ−Ｅパケット６１から解析して取得したイーサネットデータパケット５１を第２イーサネット交換チップ４１に送信する。これによって、第２イーサネット交換チップ４１は、それをネットワーク機器１０の外部に送信する。
【００１６】
図３ｂを参照して図２を組み合わせると、第１インターフェースボード３０から第２インターフェースボード４０に転送することと同様に、第２インターフェースボード４０から第１インターフェースボード３０に転送することは、下記のようになる。
【００１７】
第２インターフェースボード４０における第２論理装置４２が第２イーサネット交換チップ４１からイーサネットデータパケット５２を受信するとき、第２論理装置４２は、当該イーサネットデータパケット５２の宛先ボードを確定する。ここで、当該イーサネットデータパケット５２は、第２イーサネット交換チップ４１によってネットワーク機器１０の外部から受信される。
【００１８】
第２イーサネット交換チップ４１から受信されたイーサネットデータパケット５２について第１インターフェースボード３０を宛先ボードとすると確定したとき、第２論理装置４２は、当該イーサネットデータパケット５２を、第１ボードメモリ３３のＰＣＩ−Ｅメモリ空間アドレス（すなわち、図２に示すアドレス範囲６０ｂ内のアドレス）を宛先アドレスとするＰＣＩ−Ｅパケット６２にカプセル化する。これによって、第２ＰＣＩ−Ｅ  Ｅｎｄｐｏｉｎｔ  ４４は、当該ＰＣＩ−Ｅパケット６２を転送ボード２０に転送し、転送ボード２０は、当該ＰＣＩ−Ｅパケット６２の宛先アドレスに基づいて当該ＰＣＩ−Ｅパケット６２を宛先ボードである第１インターフェースボード３０の第１ボードメモリ３３に転送する。例えば、第２ＰＣＩ−Ｅ  Ｅｎｄｐｏｉｎｔ  ４４は、当該ＰＣＩ−Ｅパケット６２を第２ＰＣＩ−Ｅ  ＲＣ  ２４２に送信し、第２ＰＣＩ−Ｅ  ＲＣ  ２４２は、当該ＰＣＩ−Ｅパケット６２の宛先アドレスに基づいて当該ＰＣＩ−Ｅパケット６２を第１ＰＣＩ−Ｅ  ＲＣ  ２４１に転送する。イーサネットデータパケット５２をカプセル化したＰＣＩ−Ｅパケット６２は、第１ＰＣＩ−Ｅ  ＲＣ  ２４１によって第１ＰＣＩ−Ｅ  Ｅｎｄｐｏｉｎｔ  ３４に転送され、第１ＰＣＩ−Ｅ  Ｅｎｄｐｏｉｎｔ  ３４によって第１ボードメモリ３３に書き込まれる。
【００１９】
対応的に、第１論理装置３２は、第１ボードメモリ３３から当該ＰＣＩ−Ｅパケット６２を取得し、当該ＰＣＩ−Ｅパケット６２を解析して、取得したイーサネットデータパケット５２を第１イーサネット交換チップ３１に転送する。これによって、第１イーサネット交換チップ３１は、それをネットワーク機器１０の外部に送信する。
【００２０】
上記から分かるように、第１インターフェースボード３０と第２インターフェースボード４０との間のイーサネットデータパケット５１または５２の転送は、転送ボード２０のＣＰＵ  ２１の関与を必要としなく、かつ、第１インターフェースボード３０と第２インターフェースボード４０との間のイーサネットデータパケット５１または５２の転送性能は、ある程度向上する。
【００２１】
また、図４を参照すると、転送ボード２０におけるシステムメモリ２２が、ネットワーク機器１０のＰＣＩ−Ｅメモリ空間６０にマッピングされる。すなわち、メモリ空間６０は、第１ＰＣＩ−Ｅ  ＲＣ  ２４１と第２ＰＣＩ−Ｅ  ＲＣ  ２４２と第１ＰＣＩ−Ｅ  Ｅｎｄｐｏｉｎｔ  ３４と第２ＰＣＩ−Ｅ  Ｅｎｄｐｏｉｎｔ  ４４にとって見られるものである。そして、システムメモリ２２がＰＣＩ−Ｅメモリ空間にマッピングされたアドレス範囲６０ｃは、第１ボードメモリ３３がＰＣＩ−Ｅメモリ空間６０にマッピングされたアドレス範囲６０ｂと、第２ボードメモリ４３がＰＣＩ−Ｅメモリ空間６０にマッピングされたアドレス範囲６０ａとは異なる。ここで、システムメモリ２２のマッピングについて、システムメモリ２２のメモリ空間の全てまたは一部がＰＣＩ−Ｅメモリ空間６０にマッピングされる。
【００２２】
図５ａを参照して図４を組み合わせると、第１インターフェースボード３０から転送ボード２０へ転送することは、下記のようになる。
【００２３】
第１インターフェースボード３０における第１論理装置３２が第１イーサネット交換チップ３１からイーサネットデータパケット５３を受信するとき、第１論理装置３２は、当該イーサネットデータパケット５３の宛先ボードを確定する。例えば、第１論理装置３２は、イーサネットＭＡＣアドレスとボード識別子とを有するマッピングテーブルにおける、転送ボード２０のＣＰＵ２１によって配置されたテーブルエントリに基づいて、イーサネットデータパケット５３の宛先ボードを確定する。
【００２４】
第１イーサネット交換チップ３１から受信されたイーサネットデータパケット５３について転送ボード２０を宛先ボードとすると確定したとき、第１論理装置３２は、当該イーサネットデータパケット５３を、システムメモリ２２のＰＣＩ−Ｅメモリ空間アドレス（すなわち、図４に示すアドレス範囲６０ｃ内のアドレス）を宛先アドレスとするＰＣＩ−Ｅパケット６３にカプセル化する。これによって、第１ＰＣＩ−Ｅ  Ｅｎｄｐｏｉｎｔ  ３４は、当該ＰＣＩ−Ｅパケット６３を第１ＰＣＩ−Ｅ  ＲＣ  ２４１に送信し、第１ＰＣＩ−Ｅ  ＲＣ  ２４１は、当該ＰＣＩ−Ｅパケット６３の宛先アドレスに基づいて当該ＰＣＩ−Ｅパケット６３をシステムメモリ２２に書き込む。これにより、ＣＰＵ  ２１はシステムメモリコントローラ２３を介してシステムメモリ２２をアクセスすると、当該ＰＣＩ−Ｅパケット６３を読み出し、当該ＰＣＩ−Ｅパケット６３を解析してイーサネットデータパケット５３を取得する。
【００２５】
図５ｂを参照して図４を組み合わせると、第１インターフェースボード３０から転送ボード２０に転送することと同様に、第２インターフェースボード４０から転送ボード２０に転送することは、下記のようになる。
【００２６】
第２インターフェースボード４０における第２論理装置４２が第２イーサネット交換チップ４１からイーサネットデータパケット５４を受信したとき、第２論理装置４２は、当該イーサネットデータパケット５４の宛先ボードを確定する。
【００２７】
第２イーサネット交換チップ４１から受信されたイーサネットデータパケット５４について転送ボード２０を宛先ボードとすると確定したとき、第２論理装置４２は、当該イーサネットデータパケット５４を、システムメモリ２２のＰＣＩ−Ｅメモリ空間アドレス（すなわち、図４に示すアドレス範囲６０ｃ内のアドレス）を宛先アドレスとするＰＣＩ−Ｅパケット６４にカプセル化する。これによって、第２ＰＣＩ−Ｅ  Ｅｎｄｐｏｉｎｔ  ４４は、当該ＰＣＩ−Ｅパケット６４を第２ＰＣＩ−Ｅ  ＲＣ  ２４２に送信し、かつ、第２ＰＣＩ−Ｅ  ＲＣ  ２４２は、当該ＰＣＩ−Ｅパケット６４の宛先アドレスに基づいて当該ＰＣＩ−Ｅパケット６４をシステムメモリ２２に書き込む。これにより、ＣＰＵ  ２１はシステムメモリコントローラ２３を介してアクセスシステムメモリ２２をアクセスすると、当該ＰＣＩ−Ｅパケット６４を読み出し、当該ＰＣＩ−Ｅパケット６４を解析してイーサネットデータパケット５４を取得する。
【００２８】
上記から分かるように、この例で用いられる第１インターフェースボード３０と第２インターフェースボード４０との間の転送は、第１インターフェースボード３０及び第２インターフェースボード４０のうちのそれぞれと転送ボード２０との間の転送に影響を与えない。
【００２９】
図６ａを参照して図６ｂを組み合わせると、第１論理装置３２および第２論理装置４２は、イーサネットデータパケット５１、５２、５３または５４の宛先ＭＡＣアドレスに基づいて当該イーサネットデータパケット５１、５２、５３または５４の宛先ボードを確定するために、イーサネットＭＡＣアドレスとボード識別子とを有するマッピングテーブル７１ａおよび７１ｂがそれぞれメンテナンスされる。
【００３０】
そして、依然として図６ａおよび図６ｂを参照すると、第１論理装置３２および第２論理装置４２は、イーサネットデータパケット５１、５２、５３または５４の宛先アドレスに基づいて、当該イーサネットデータパケット５１、５２、５３または５４をカプセル化したＰＣＩ−Ｅパケット６１、６２、６３または６４の宛先アドレスを確定するために、ボード識別子とＰＣＩ−Ｅメモリ空間アドレスとを有するマッピングテーブル７２がさらにメンテナンスされる。
【００３１】
ここで、図６ａは、ネットワーク機器１０にイーサネットＭＡＣアドレスとボード識別子とを有するマッピングテーブル７１ａ、７１ｂおよびボード識別子とＰＣＩ−Ｅメモリ空間アドレスとを有するマッピングテーブル７２初期化後の状態を示する。図６ａに示すように、イーサネットＭＡＣアドレスとボード識別子とを有するマッピングテーブル７１ａ、７１ｂにおける、転送ボード２０に対応するテーブルエントリおよびボード識別子とＰＣＩ−Ｅメモリ空間アドレスとを有するマッピングテーブル７２における全てのテーブルエントリは何れも、ＣＰＵ  ２１によってネットワーク機器１０の初期化時にＰＣＩ−Ｅパケット６０を用いて送信される。図６ａおよび図６ｂに示す「ＭＡＣ０」は、転送ボード２０のＭＡＣアドレスを表す。
【００３２】
この例では、テーブルエントリを送信するためのＰＣＩ−Ｅパケット６０は、ＣＰＵ  ２１によって第１ＰＣＩ−Ｅバス１１および第２ＰＣＩ−Ｅバス１２を用いて転送される。すなわち、ＣＰＵ  ２１は、第１ＰＣＩ−Ｅバス１１および第２ＰＣＩ−Ｅバス１２を、テーブルエントリを送信するための管理バスに多重化する。理解できるように、ネットワーク機器１０には、第１ＰＣＩ−Ｅバス１１および第２ＰＣＩ−Ｅバス１２とは独立しかつテーブルエントリの送信に専用するための管理バスが設けられる。このとき、送信するテーブルエントリは、独立した管理バスのプロトコルパケットに付加される。
【００３３】
また、図６ｂに示すイーサネットＭＡＣアドレスとボード識別子とを有するマッピングテーブル７１ａにおける、第２インターフェースボード４０に対応するテーブルエントリは、第１論理装置３２によって、第２インターフェースボード４０からのＰＣＩ−Ｅパケット６２にカプセル化されたイーサネットデータパケット５２から学習して得られる。図６ｂに示す「ＭＡＣ２」は、イーサネットデータパケット５２のソースＭＡＣアドレスを表す。
【００３４】
同様に、図６ｂに示すイーサネットＭＡＣアドレスとボード識別子とを有するマッピングテーブル７１ｂにおける、第１インターフェースボード３０に対応するテーブルエントリは、第２論理装置４２によって、第１インターフェースボード３０からのＰＣＩ−Ｅパケット６１にカプセル化されたイーサネットデータパケット５１から学習して得られる。図６ｂに示す「ＭＡＣ１」は、イーサネットデータパケット５１のソースＭＡＣアドレスを表す。
【００３５】
第１ボードメモリ３３には、第２論理装置４２によってカプセル化されたＰＣＩ−Ｅパケット６２が書き込まれたとき、第１論理装置３２は、第１ボードメモリ３３から当該ＰＣＩ−Ｅパケット６２を取得し、当該ＰＣＩ−Ｅパケット６２には、第２論理装置４２が第２イーサネット交換チップ４１から受信したイーサネットデータパケット５２がカプセル化され、かつ、第２インターフェースボード４０のボード識別子が付加される。そして、このとき、イーサネットＭＡＣアドレスとボード識別子とを有するマッピングテーブル７１ａには、第２インターフェースボード４０に対応するテーブルエントリが存在していなければ、第１論理装置３２は、当該ＰＣＩ−Ｅパケット６２から解析して取得したイーサネットデータパケット５２のソースＭＡＣアドレスと、当該ＰＣＩ−Ｅパケット６２に付加されたボード識別子とに基づいて、イーサネットＭＡＣアドレスとボード識別子とを有するマッピングテーブル７１ａにおいて、第２インターフェースボード４０に対応するテーブルエントリを作成する。
【００３６】
同様に、第２ボードメモリ４３には、第１論理装置３２によってカプセル化されたＰＣＩ−Ｅパケット６１が書き込まれたとき、第２論理装置４２は、第２ボードメモリ４３から当該ＰＣＩ−Ｅパケット６１を取得し、当該ＰＣＩ−Ｅパケット６１には、第１論理装置３２が第１イーサネット交換チップ３１から受信したイーサネットデータパケット５１がカプセル化され、かつ、第１インターフェースボード３０のボード識別子が付加される。そして、このとき、イーサネットＭＡＣアドレスとボード識別子とを有するマッピングテーブル７１ｂには、第１インターフェースボード３０に対応するテーブルエントリが存在していなければ、第２論理装置４２は、当該ＰＣＩ−Ｅパケット６１から解析して取得したイーサネットデータパケット５１のソースＭＡＣアドレスと、当該ＰＣＩ−Ｅパケット６１に付加されたボード識別子とに基づいて、イーサネットＭＡＣアドレスとボード識別子とを有するマッピングテーブル７１ｂにおいて、第１インターフェースボード３０に対応するテーブルエントリを作成する。
【００３７】
第１論理装置３２または第２論理装置４２がイーサネットＭＡＣアドレスとボード識別子とを有するマッピングテーブルに基づいてイーサネットデータパケットの宛先ボードを照会できない場合がある。
【００３８】
例えば、イーサネットデータパケット５１はブロードキャストパケットであるが、その宛先ＭＡＣアドレスがブロードキャストアドレスであるため、イーサネットＭＡＣアドレスとボード識別子とを有するマッピングテーブルによって、イーサネットデータパケット５１の宛先ボードを一意に確定することはできず、宛先ボードの照会に失敗することになる。このとき、自ボードを除く他の全てのインターフェースボードにＰＣＩ−Ｅパケットを逐一に転送する方式を用いる。以下の例示では、引き続き識別子「５１」を用いて第１イーサネット交換チップ３１が受信したイーサネットデータパケットを表すが、理解できることとしては、以下の例示で識別子「５１」を用いて表すイーサネットデータパケットは、先に説明したイーサネットデータパケット５１とは異なってもよい。
【００３９】
図７を参照すると、ネットワーク機器１０’は、第３インターフェースボード８０をさらに含み、当該第３インターフェースボード８０は、第３ＰＣＩ−Ｅ  Ｅｎｄｐｏｉｎｔ  ８４と第３ボードメモリ８３とを含む。対応的に、転送ボード２０’は、第３ＰＣＩ−Ｅ  ＲＣ  ２４３をさらに含み、第３ＰＣＩ−Ｅ  ＲＣ  ２４３は、第３ＰＣＩ−Ｅバス１３を介して第３ＰＣＩ−Ｅ  Ｅｎｄｐｏｉｎｔ  ８４に接続される。ここで、第１ＰＣＩ−Ｅ  ＲＣ  ２４１および第２ＰＣＩ−Ｅ  ＲＣ  ２４２と同様に、第３ＰＣＩ−Ｅ  ＲＣ  ２４３は、ＰＣＩ−Ｅ  ＲＣを有する独立したエンティティであってもよく、論理的に形成された等価ＰＣＩ−Ｅ  ＲＣであってもよい。
【００４０】
図８に示すように、第３ボードメモリ８３は、ＰＣＩ−Ｅメモリ空間６０にマッピングされ、かつ、第３ボードメモリ８３がＰＣＩ−Ｅメモリ空間６０にマッピングされたアドレス範囲６０ｄは、システムメモリ２２、第１ボードメモリ３３、および第２ボードメモリ４３がＰＣＩ−Ｅメモリ空間にそれぞれマッピングされたアドレス範囲６０ｃ、アドレス範囲６０ｂおよびアドレス範囲６０ａとは異なる。ここで、ＣＰＵ  ２１が初期化時に送信したボード識別子とＰＣＩ−Ｅメモリ空間アドレスとを有するマッピングテーブル７２は、第３インターフェースボード８０に対応するテーブルエントリをさらに含む。そして、第３ＰＣＩ−Ｅ  ＲＣ  ２４３および第３ＰＣＩ−Ｅ  Ｅｎｄｐｏｉｎｔ  ８４も、ＰＣＩ−Ｅメモリ空間６０にマッピングされる。
【００４１】
図９を参照して図８を組み合わせる。
第１イーサネット交換チップ３１からイーサネットデータパケット５１を受信したとき、第１論理装置３２は、イーサネットＭＡＣアドレスとボード識別子とを有するマッピングテーブル７１ａにおけるテーブルエントリをマッチすることにより、当該イーサネットデータパケット５１の宛先ボードを確定する。
【００４２】
イーサネットＭＡＣアドレスとボード識別子とを有するマッピングテーブル７１ａにおいてテーブルエントリのマッチに失敗すれば、すなわち、当該イーサネットデータパケット５１が転送ボード２０を宛先ボードとするものではないと第１論理装置３２が確定すれば（例えば、マッピングテーブル７１ａには、初期化のＭＡＣ０転送ボード２０のテーブルエントリのみがある）、イーサネットデータパケット５１の目的ＭＡＣがブロードキャストアドレスであり、第１論理装置３２は、ボード識別子とＰＣＩ−Ｅメモリ空間アドレスとを有するマッピングテーブル７２に基づいて、当該イーサネットデータパケット５１を、それぞれ第２ボードメモリ４３のＰＣＩ−Ｅメモリ空間アドレス（すなわち、図８に示すアドレス範囲６０ａ内のアドレス）および第３ボードメモリ８３のＰＣＩ−Ｅメモリ空間アドレス（すなわち、図８に示すアドレス範囲６０ｄ内のアドレス）を宛先アドレスとする１以上のＰＣＩ−Ｅパケット６１およびＰＣＩ−Ｅパケット６１’にカプセル化する。これによって、第１ＰＣＩ−Ｅ  Ｅｎｄｐｏｉｎｔ  ３４は、ＰＣＩ−Ｅパケット６１およびＰＣＩ−Ｅパケット６１’を第１ＰＣＩ−Ｅ  ＲＣ  ２４１に送信し、第１ＰＣＩ−Ｅ  ＲＣ  ２４１は、ＰＣＩ−Ｅパケット６１およびＰＣＩ−Ｅパケット６１’の宛先アドレスに基づいてＰＣＩ−Ｅパケット６１およびＰＣＩ−Ｅパケット６１’をそれぞれ第２ＰＣＩ−Ｅ  ＲＣ  ２４２および第３ＰＣＩ−Ｅ  ＲＣ  ２４３に転送する。
【００４３】
これによって、イーサネットデータパケット５１をカプセル化したＰＣＩ−Ｅパケット６１は、第２インターフェースボード４０に到達し、第２インターフェースボード４０における第２論理装置４２は、イーサネットＭＡＣアドレスとボード識別子とを有するマッピングテーブル７１ｂにおいて、第１インターフェースボード３０に対応するテーブルエントリを作成する。同様に、ＰＣＩ−Ｅパケット６１’は、第３インターフェースボード８０に到達し、かつ、第３インターフェースボード８０は、第１論理装置３２または第２論理装置４２と類似する装置（図７および図９には示されていない）を有し、当該装置は、イーサネットデータパケット５１を取得し、イーサネットＭＡＣアドレスとボード識別子とを有するマッピングテーブルにおいて、第１インターフェースボード３０に対応するテーブルエントリを作成する。
【００４４】
上記の原理に基づいて、図１０を参照すると、第１論理装置３２は、イーサネットバスコントローラ３２０と、イーサネットパケット受信処理モジュール３２１と、第１マッピングテーブルメンテナンスモジュール３２２と、ＰＣＩ−Ｅパケット送信処理モジュール３２３と、第２マッピングテーブルメンテナンスモジュール３２４と、ＰＣＩ−Ｅパケット受信処理モジュール３２５と、イーサネットパケット送信処理モジュール３２６と、ＣＰＵ交換レジスタ３２７とを含む。
【００４５】
図１１を参照すると、図１０に示す構成に基づいて、第１論理装置３２の動作原理は、以下の通りである（第１論理装置３２におけるイーサネットデータパケット５１および５３の処理方式が基本的に同じであり、かつ、第１論理装置３２におけるＰＣＩ−Ｅパケット６１および６３の処理方式が基本的に同じであるため、図を簡略化するために、図１１では、イーサネットデータパケット５３およびＰＣＩ−Ｅパケット６３を省略している）。
【００４６】
イーサネットバスコントローラ３２０は、自ボードの第１イーサネット交換チップ３１に接続されることで、第１論理装置３２と第１イーサネット交換チップ３１との間のイーサネットデータパケット５１および５２が相互作用する。
【００４７】
イーサネットパケット受信処理モジュール３２１は、第１イーサネット交換チップ３１からのイーサネットデータパケット５１をイーサネットバスコントローラ３２０から受信する。
【００４８】
第１マッピングテーブルメンテナンスモジュール３２２は、イーサネットＭＡＣアドレスとボード識別子とを有するマッピングテーブル７１ａがメンテナンスされる。これによって、イーサネットパケット受信処理モジュール３２１は、イーサネットＭＡＣアドレスとボード識別子とを有するマッピングテーブル７１ａにおけるテーブルエントリをマッチすることによって当該イーサネットデータパケット５１の宛先ボードを確定する。
【００４９】
イーサネットパケット受信処理モジュール３２１は、マッチを完成した後、イーサネットデータパケット５１をマッチ結果とともにＰＣＩ−Ｅパケット送信処理モジュール３２３に送信する。ここで述べるマッチ結果は、マッチに成功した宛先ボードのボード識別子である、または、マッチに失敗したことである。図１１では、第２インターフェースボード４０のボード識別子がマッチされたことを例とする（図１１におけるＳ１１１１に示す）。
【００５０】
ＰＣＩ−Ｅパケット送信処理モジュール３２３は、受信されたイーサネットデータパケット５１をカプセル化する。
【００５１】
第２マッピングテーブルメンテナンスモジュール３２４は、ボード識別子とＰＣＩ−Ｅメモリ空間アドレスとを有するマッピングテーブル７２がメンテナンスされる。これによって、ＰＣＩ−Ｅパケット送信処理モジュール３２３は、ボード識別子とＰＣＩ−Ｅメモリ空間アドレスとを有するマッピングテーブル７２におけるテーブルエントリをマッチすることによって、カプセル化して形成されたＰＣＩ−Ｅパケット６１の宛先アドレスを確定する。
【００５２】
ＰＣＩ−Ｅパケット送信処理モジュール３２３はマッチを完成した後、イーサネットデータパケット５１をＰＣＩ−Ｅパケット６１にカプセル化し、マッチ結果に基づいてＰＣＩ−Ｅパケット６１の宛先アドレスを確定し、それから、ＰＣＩ−Ｅパケット６１を第１ＰＣＩ−Ｅ  Ｅｎｄｐｏｉｎｔ  ３４に供給する。
【００５３】
ここで述べるマッチ結果は、確定された１つの宛先ボードのボード識別子であってもよく、または、他の全てのインターフェースボードのボード識別子（宛先ボードが確定できない時に）であってもよい。図１１では、第２ボードメモリ４３のアドレス範囲６０ａがマッチしたことを例とする（図１１におけるＳ１１１２およびＳ１１１３に示す）。
【００５４】
宛先ボードが確定できないことについて、第１マッピングテーブルメンテナンスモジュール３２２は、ネットワーク機器１０における自ボード３０を除く他の全てのインターフェースボード（すなわち、第２インターフェースボード４０および第３インターフェースボード８０）に対応するテーブルエントリがメンテナンスされる。イーサネットパケット受信処理モジュール３２１は、ＰＣＩ−Ｅパケット送信処理モジュール３２３に対して、マッチ結果がネットワーク機器１０における自ボード３０を除く他の全てのインターフェースボードであることを報知する。これによって、ＰＣＩ−Ｅパケット送信処理モジュール３２３は、自ボード３０を除く他の全てのインターフェースボードに対応するテーブルエントリを逐一にマッチし、または、イーサネットパケット受信処理モジュール３２１は、ＰＣＩ−Ｅパケット送信処理モジュール３２３に対して、マッチに失敗した通知を報知する。これによって、ＰＣＩ−Ｅパケット送信処理モジュール３２３は、自ボード３０を除く他の全てのインターフェースボードに対応するテーブルエントリをポーリングする。
【００５５】
また、ＣＰＵ交換レジスタ３２７には、ＣＰＵ  ２１によって送信された自ボードのボード識別子が格納される。ＰＣＩ−Ｅパケット送信処理モジュール３２３は、自ボードからのボード識別子をＰＣＩ−Ｅパケット６１にカプセル化する（図１１におけるＳ１１１４に示す）。これによって、当該ＰＣＩ−Ｅパケット６１を受信した他のインターフェースボード（第２インターフェースボード４０を含むが、それに限定されない）は、自ボードのボード識別子およびイーサネットデータパケット５１のソースＭＡＣアドレスを利用し、自ボードに対応するイーサネットＭＡＣアドレスとボード識別子とを有するマッピングテーブルエントリを学習する。
【００５６】
ＰＣＩ−Ｅパケット受信処理モジュール３２５は、第１ボードメモリ３３から自ボードを宛先ボードとするＰＣＩ−Ｅパケット６０およびＰＣＩ−Ｅパケット６２を読み出す。
【００５７】
ＰＣＩ−Ｅパケット受信処理モジュール３２５は、ＰＣＩ−Ｅパケット６０を解析してＣＰＵ  ２１がネットワーク機器１０の初期化時に送信したテーブルエントリを取得し、第１マッピングテーブルメンテナンスモジュール３２２および第２マッピングテーブルメンテナンスモジュール３２４に書き込む（図１１におけるＳ１１２１に示す）。そして、ＰＣＩ−Ｅパケット受信処理モジュール３２５は、ＰＣＩ−Ｅパケット６０を解析してＣＰＵ  ２１がネットワーク機器１０の初期化時に送信した自ボードのボード識別子を取得し、ＣＰＵ交換レジスタ３２７に書き込む（図１１におけるＳ１１２２に示す）。
【００５８】
ＰＣＩ−Ｅパケット受信処理モジュール３２５は、ＰＣＩ−Ｅパケット６２を解析して第２インターフェースボード４０からのイーサネットデータパケット５２および第２インターフェースボード４０のボード識別子を取得し、取得したイーサネットデータパケット５２およびボード識別子をイーサネットパケット送信処理モジュール３２６に転送する。
【００５９】
イーサネットパケット送信処理モジュール３２６は、受信されたイーサネットデータパケット５２からソースＭＡＣアドレスを抽出し、抽出したソースＭＡＣアドレスと受信した第２インターフェースボード４０のボード識別子とに基づいて、第１マッピングテーブルメンテナンスモジュール３２２において、第２インターフェースボード４０に対応するテーブルエントリを作成する。
【００６０】
イーサネットパケット送信処理モジュール３２６は、さらに、受信されたイーサネットデータパケット５２をイーサネットバスコントローラ３２０に送信する。
【００６１】
第２論理装置４２は、第１論理装置３２と基本的に同じ構成を有する。
図１２を参照すると、別の例では、第２ボードメモリ４３がＰＣＩ−Ｅメモリ空間６０にマッピングされたアドレス範囲６０ａには、複数のデータパケットキャッシュスライス６０ａ＿１〜６０ａ＿ｍ（ｍが１より大きい正整数）と、少なくとも１つの制御パケットキャッシュスライス６０ａ＿ｃｔｒとを含み、同様に、第１ボードメモリ３３がＰＣＩ−Ｅメモリ空間６０にマッピングされたアドレス範囲６０ｂには、複数のデータパケットキャッシュスライス６０ｂ＿１〜６０ｂ＿ｎ（ｎが１より大きい正整数）と、少なくとも１つの制御パケットキャッシュスライス６０ｂ＿ｃｔｒとを含む。
【００６２】
対応的に、第１論理装置３２によってメンテナンスされたボード識別子とＰＣＩ−Ｅメモリ空間アドレスとを有するマッピングテーブル７２に含まれる第２インターフェースボード４０に対応するテーブルエントリ９１は、それぞれ複数のデータパケットキャッシュスライス６０ａ＿１〜６０ａ＿ｍに対応するサブテーブルエントリに分割され、かつ、各々のサブテーブルエントリは、当該サブテーブルエントリに対応するデータパケットキャッシュスライス６０ａ＿ｉ（ｉは１以上且つｍ以下の正整数）の状態が占用であるか空きであるかを表すための１つのフラグビットＦｌａｇを有する。同様に、第２論理装置４２によってメンテナンスされたボード識別子とＰＣＩ−Ｅメモリ空間アドレスとを有するマッピングテーブル７２に含まれる第１インターフェースボード３０に対応するテーブルエントリ９２も、それぞれ複数のデータパケットキャッシュスライス６０ｂ＿１〜６０ｂ＿ｎに対応するサブテーブルエントリに分割され、かつ、各々のサブテーブルエントリは、当該サブテーブルエントリに対応するデータパケットキャッシュスライス６０ｂ＿ｊ（ｊは１以上且つｎ以下の正整数）の状態が占用であるか空きであるかを表すための１つのフラグビットＦｌａｇを有する。
【００６３】
また、制御パケットキャッシュスライス６０ａ＿ｃｔｒおよび６０ｂ＿ｃｔｒは、ボード識別子とＰＣＩ−Ｅメモリ空間アドレスとを有するマッピングテーブル７２における、フラグビットＦｌａｇを有しない１つのサブテーブルエントリとされ、または、ボード識別子とＰＣＩ−Ｅメモリ空間アドレスとを有するマッピングテーブル７２と独立して個別に格納される。
【００６４】
図１３ａを参照してを図１２組み合わせると、第１インターフェースボード３０から第２インターフェースボード４０に転送することは、下記のようになる。
【００６５】
第１インターフェースボード３０における第１論理装置３２が第１イーサネット交換チップ３１からイーサネットデータパケット５１を受信するとき、第１論理装置３２は、当該イーサネットデータパケット５１の宛先ボードを確定する。
【００６６】
第１イーサネット交換チップ３１から受信されたイーサネットデータパケット５１について第２インターフェースボード４０を宛先ボードとすると確定したとき、第１論理装置３２は、第２ボードメモリ４３がＰＣＩ−Ｅメモリ空間６０にマッピングされた複数のデータパケットキャッシュスライス６０ａ＿１〜６０ａ＿ｍから１つの空きのデータパケットキャッシュスライス６０ａ＿ｉを選択し、それに対応するサブテーブルエントリのフラグビットＦｌａｇを占用状態にセットし、それから、当該イーサネットデータパケット５１を、データパケットキャッシュスライス６０ａ＿ｉのＰＣＩ−Ｅメモリ空間アドレスを宛先アドレスとするＰＣＩ−Ｅパケット６１にカプセル化することで、第１ＰＣＩ−Ｅ  Ｅｎｄｐｏｉｎｔ  ３４は、当該ＰＣＩ−Ｅパケット６１を第１ＰＣＩ−Ｅ  ＲＣ  ２４１に送信し、第１ＰＣＩ−Ｅ  ＲＣ  ２４１は、当該ＰＣＩ−Ｅパケット６１の宛先アドレスに基づいて、当該ＰＣＩ−Ｅパケット６１を第２ＰＣＩ−Ｅ  ＲＣ  ２４２に転送する。
【００６７】
すなわち、第１論理装置３２がＰＣＩ−Ｅパケット６１に対して設定した宛先アドレスは、第２ボードメモリ４３がマッピングされた１つの空きのデータパケットキャッシュスライス６０ａ＿ｉのＰＣＩ−Ｅメモリ空間アドレスである。
【００６８】
対応的に、イーサネットデータパケット５１をカプセル化したＰＣＩ−Ｅパケット６１が、第２ＰＣＩ−Ｅ  ＲＣ  ２４２によって第２ＰＣＩ−Ｅ  Ｅｎｄｐｏｉｎｔ  ４４に転送され、第２ＰＣＩ−Ｅ  Ｅｎｄｐｏｉｎｔ  ４４によって第２ボードメモリ４３におけるデータパケットキャッシュスライス６０ａ＿ｉに対応するアドレス範囲に書き込まれるとき、第２論理装置４２は、第２ボードメモリ４３から当該ＰＣＩ−Ｅパケット６１を取得し、当該ＰＣＩ−Ｅパケット６１から解析して取得したイーサネットデータパケット５１を第２イーサネット交換チップ４１に送信する。これによって、第２イーサネット交換チップ４１は、それをネットワーク機器１０の外部に送信する。
【００６９】
そして、第２論理装置４２は、制御パケットキャッシュスライス６０ｂ＿ｃｔｒを宛先アドレスとするＰＣＩ−Ｅパケット６５をさらに作成することで、第２ＰＣＩ−Ｅ  Ｅｎｄｐｏｉｎｔ  ４４は、当該ＰＣＩ−Ｅパケット６５を第２ＰＣＩ−Ｅ  ＲＣ  ２４２に送信し、第２ＰＣＩ−Ｅ  ＲＣ  ２４２は、当該ＰＣＩ−Ｅパケット６５の宛先アドレスに基づいて当該ＰＣＩ−Ｅパケット６５を第１ＰＣＩ−Ｅ  ＲＣ  ２４１に転送する。ここで、ＰＣＩ−Ｅパケット６５には、さらにデータパケットキャッシュスライス６０ａ＿ｉが解放されることを示すデータパケットキャッシュスライス解放情報が付加される。
【００７０】
対応的に、データパケットキャッシュスライス解放情報をカプセル化したＰＣＩ−Ｅパケット６５が、第１ＰＣＩ−Ｅ  ＲＣ  ２４１によって第１ＰＣＩ−Ｅ  Ｅｎｄｐｏｉｎｔ  ３４に転送され、第１ＰＣＩ−Ｅ  Ｅｎｄｐｏｉｎｔ  ３４によって第１ボードメモリ３３における制御パケットキャッシュスライス６０ｂ＿ｃｔｒに対応するアドレス範囲に書き込まれるとき、第１論理装置３２は、第１ボードメモリ３３から当該ＰＣＩ−Ｅパケット６５を取得し、当該ＰＣＩ−Ｅパケット６５解析し、データパケットキャッシュスライス解放情報を取得する。これによって、それは、データパケットキャッシュスライス解放情報に基づいてデータパケットキャッシュスライス６０ａ＿ｉに対応するサブテーブルエントリのフラグビットＦｌａｇを空き状態にセットする。
【００７１】
図１３ｂを参照して図１２を組み合わせると、第１インターフェースボード３０から第２インターフェースボード４０に転送することと同様に、第２論理装置４２がＰＣＩ−Ｅパケット６２に対して設定した宛先アドレスは、第１ボードメモリ３３がマッピングされた１つの空きのデータパケットキャッシュスライス６０ｂ＿ｊのＰＣＩ−Ｅメモリ空間アドレスであってもよく、データパケットキャッシュスライス６０ｂ＿ｊに対応するサブテーブルエントリのフラグビットＦｌａｇを占用状態にセットする。対応的に、第１論理装置３２も、制御パケットキャッシュスライス６０ａ＿ｃｔｒを宛先アドレスとするＰＣＩ−Ｅパケット６６を作成し、これによって、第２論理装置４２は、データパケットキャッシュスライス６０ｂ＿ｊに対応するサブテーブルエントリのフラグビットＦｌａｇを空き状態にセットする。
【００７２】
上記から分かるように、ＰＣＩ−Ｅメモリアドレス範囲のスライス分割によって、第１インターフェースボード３０と第２インターフェースボード４０との間のイーサネットデータパケットの転送に対して、逆圧ストリーム制御を行なう。
【００７３】
図１４を参照すると、ＰＣＩ−Ｅメモリアドレス範囲に対してスライス分割を用いるとき、第１論理装置３２は、解放実行モジュール３２８と解放告知モジュール３２９とをさらに含む。
【００７４】
図１５ａを参照すると、ＰＣＩ−Ｅパケット送信処理モジュール３２３は、イーサネットデータパケット５１を、データパケットキャッシュスライス６０ａ＿ｉのＰＣＩ−Ｅメモリ空間アドレスを宛先アドレスとするＰＣＩ−Ｅパケット６１にカプセル化するとき、データパケットキャッシュスライス６０ａ＿ｉに対応するサブテーブルエントリのフラグビットＦｌａｇを占用状態にセットする（図１５ａにおけるＳ１４１１に示す）。そして、ＰＣＩ−Ｅパケット受信処理モジュール３２５は、第１ボードメモリ３３における自ボードの制御パケットキャッシュスライス６０ｂ＿ｃｔｒに対応するアドレス範囲からＰＣＩ−Ｅパケット６５を読み出したとき、ＰＣＩ−Ｅパケット６５から解析して取得したデータパケットキャッシュスライス解放情報を解放実行モジュール３２８に供給する。これにより、解放実行モジュール３２８は、ＰＣＩ−Ｅパケット受信処理モジュール３２５が供給した当該データパケットキャッシュスライス解放情報に基づいて、データパケットキャッシュスライス６０ａ＿ｉに対応するサブテーブルエントリのフラグビットＦｌａｇを空き状態にセットする（図１５ａにおけるＳ１４１２に示す）。
【００７５】
図１５ｂを参照すると、ＰＣＩ−Ｅパケット受信処理モジュール３２５は、第１ボードメモリ３３におけるデータパケットキャッシュスライス６０ｂ＿ｊに対応するアドレス範囲からＰＣＩ−Ｅパケット６２を読み出したとき、当該ＰＣＩ−Ｅパケット６２を解析してイーサネットデータパケット５２を取得し、当該ＰＣＩ−Ｅパケット６２の宛先アドレスと付加された第２インターフェースボード４０のボード識別子を抽出してイーサネットパケット送信処理モジュール３２６に供給する。イーサネットパケット送信処理モジュール３２６は、イーサネットデータパケット５２を送信するとき、ＰＣＩ−Ｅパケット６２の宛先アドレスと第２インターフェースボード４０のボード識別子を解放告知モジュール３２９に供給する。これにより、解放告知モジュール３２９は、ＰＣＩ−Ｅパケット６２の宛先アドレスと第２インターフェースボード４０のボード識別子に基づいて、第２インターフェースボード４０の制御パケットキャッシュスライス６０ａ＿ｃｔｒに対応するＰＣＩ−Ｅパケット６６を作成する旨を、ＰＣＩ−Ｅパケット送信処理モジュール３２３に通知し、ＰＣＩ−Ｅパケット６２の宛先アドレス（すなわち、データパケットキャッシュスライス６０ｂ＿ｊのＰＣＩ−Ｅメモリ空間アドレス）をデータパケットキャッシュスライス解放情報として当該ＰＣＩ−Ｅパケット６６に付加する。
【００７６】
以上、上記例子におけるネットワーク機器を詳細に説明した。以下の例では、ネットワーク機器に用いられるパケット転送方法をさらに提供する。
【００７７】
図１６を参照すると、当該パケット転送方法が図１に示すネットワーク機器１０における第１インターフェースボード３０または第２インターフェースボード４０に適用されるとき、当該パケット転送方法は、第１論理装置３２または第２論理装置４２で実行される以下のステップを含む。
【００７８】
Ｓ１６０１では、ネットワーク機器の外部からのイーサネットデータパケットをイーサネット交換チップから受信したとき、当該イーサネットデータパケットの宛先ボードを確定する。
【００７９】
Ｓ１６０２では、イーサネット交換チップから受信されたイーサネットデータパケットの宛先ボードがネットワーク機器の他のインターフェースボードであると確定することに成功したとき、当該イーサネットデータパケットを、当該他のインターフェースボードのボードメモリのＰＣＩ−Ｅメモリ空間アドレスを宛先アドレスとするＰＣＩ−Ｅパケットにカプセル化することで、ＰＣＩ−Ｅ  Ｅｎｄｐｏｉｎｔが当該ＰＣＩ−Ｅパケットを転送ボードに転送し、転送ボードが当該ＰＣＩ−Ｅパケットの宛先アドレスに基づいて当該ＰＣＩ−Ｅパケットを宛先ボードのボードメモリに転送する。
【００８０】
Ｓ１６０３では、他のインターフェースボードからのＰＣＩ−Ｅパケットをボードメモリから取得したとき、取得した当該ＰＣＩ−Ｅパケットから解析して取得したイーサネットデータパケットをイーサネット交換チップに転送する。
【００８１】
また、Ｓ１６０１において第１イーサネット交換チップから受信されたイーサネットデータパケットについて転送ボードを宛先ボードとすると確定したとき、パケット転送方法は、当該イーサネットデータパケットを、システムメモリのＰＣＩ−Ｅメモリ空間アドレスを宛先アドレスとするＰＣＩ−Ｅパケットにカプセル化することで、ＰＣＩ−Ｅ  Ｅｎｄｐｏｉｎｔが当該ＰＣＩ−Ｅパケットを向転送ボードに転送し、転送ボードのシステムメモリに書き込むことをさらに含む。
【００８２】
この例では、当該パケット転送方法は、さらに、イーサネット交換チップから受信されたイーサネットデータパケットの宛先ボードに基づいて、当該イーサネットデータパケットをカプセル化したＰＣＩ−Ｅパケットの宛先アドレスを確定するための、ボード識別子とＰＣＩ−Ｅメモリ空間アドレスとを有するマッピングテーブルをメンテナンスし、かつ、転送ボードのＣＰＵの配置に基づいて、ボード識別子とＰＣＩ−Ｅメモリ空間アドレスとを有するマッピングテーブルにおいて、テーブルエントリを作成する。
【００８３】
この例では、パケット転送方法は、さらに、イーサネットＭＡＣアドレスとボード識別子とを有するマッピングテーブルをメンテナンスし、かつ、パケット転送方法は、他のインターフェースボードからのＰＣＩ−Ｅパケットを解析して他のインターフェースボードがネットワーク機器の外部から受信したイーサネットデータパケット、および当該他のインターフェースボードのボード識別子を取得し、かつ、取得したイーサネットデータパケットのソースＭＡＣアドレスと当該ＰＣＩ−Ｅパケットに付加されたボード識別子とに基づいて、イーサネットＭＡＣアドレスとボード識別子とを有するマッピングテーブルにおいて、当該他のインターフェースボードに対応するテーブルエントリを作成する。パケット転送方法は、ネットワーク機器の初期化時のＣＰＵの配置に基づいて、イーサネットＭＡＣアドレスとボード識別子とを有するマッピングテーブルにおいて、転送ボードに対応するテーブルエントリを作成する。このとき、上記のＳ１６０１は、イーサネットデータパケットの宛先ＭＡＣアドレスに基づいて、当該イーサネットデータパケットの宛先ボードを確定する。
【００８４】
この例では、当該パケット転送方法は、さらに、イーサネット交換チップから受信したイーサネットデータパケットの宛先ボードが確定できないとき、当該イーサネットデータパケットを、それぞれネットワーク機器の各々の他のインターフェースボードのボードメモリのＰＣＩ−Ｅメモリ空間アドレスを宛先アドレスとする複数のＰＣＩ−Ｅパケットにカプセル化することで、ＰＣＩ−Ｅ  Ｅｎｄｐｏｉｎｔが複数のＰＣＩ−Ｅパケットを転送ボードに転送し、転送ボードが複数のＰＣＩ−Ｅパケットの宛先アドレスに基づいて複数のＰＣＩ−Ｅパケットをそれぞれ対応する他のインターフェースボードに転送する。
【００８５】
また、当該例子におけるパケット転送方法は、図１２の原理と同じ方式に従って、逆圧制御のストリーム制御メカニズムが採用される。対応的には、以下の通りである。
【００８６】
各インターフェースボードのボードメモリがＰＣＩ−Ｅメモリ空間にマッピングされたアドレス範囲には、複数のデータパケットキャッシュスライスと、少なくとも１つの制御パケットキャッシュスライスとを含み、かつ、当該パケット転送方法は、イーサネット交換チップから受信したイーサネットデータパケットが他のインターフェースボードを宛先ボードとすると確定したとき、当該他のインターフェースボードのボードメモリがマッピングされた１つの空きのデータパケットキャッシュスライスのＰＣＩ−Ｅメモリ空間アドレスを選択して、ＰＣＩ−Ｅパケットに設定した宛先アドレスとし、かつ、当該ＰＣＩ−Ｅパケットの宛先アドレスに基づいて、当該他のインターフェースボードに対応するデータパケットキャッシュスライスの状態記録を空きから占用へ変更することと、他のインターフェースボードからのＰＣＩ−Ｅパケットから解析して取得したイーサネットデータパケットをイーサネット交換チップに転送したとき、データパケットキャッシュスライス解放情報が付加されるＰＣＩ−Ｅパケットを作成し、かつ、作成したＰＣＩ−Ｅパケットが当該他のインターフェースボードのボードメモリがマッピングされた制御パケットキャッシュスライスを宛先アドレスとすることで、ＰＣＩ−Ｅ  Ｅｎｄｐｏｉｎｔが作成した当該ＰＣＩ−Ｅパケットを転送ボードに転送し、転送ボードが作成した当該ＰＣＩ−Ｅパケットの宛先アドレスに基づいて当該ＰＣＩ−Ｅパケットを当該他のインターフェースボードに転送することと、他のインターフェースボードからのＰＣＩ−Ｅパケットを解析してデータパケットキャッシュスライス解放情報を取得したとき、取得したデータパケットキャッシュスライス解放情報に基づいて、当該他のインターフェースボードに対応するデータパケットキャッシュスライスの状態記録を占用から空きにリセットすることとをさらに含む。
【００８７】
上記から分かるように、上記の例に基づいて、インターフェースボードがイーサネット交換チップからイーサネットデータパケットを受信したとき、当該イーサネットデータパケットについて他のインターフェースボードを宛先ボードとすると確定すれば、当該インターフェースボードの論理装置は、当該イーサネットデータパケットを、他のインターフェースボードにおけるボードメモリのＰＣＩ−Ｅメモリ空間アドレスを宛先アドレスとするＰＣＩ−Ｅパケットにカプセル化する。これによって、当該ＰＣＩ−Ｅパケットは、転送ボードを介して他のインターフェースボードのボードメモリに転送する。そして、インターフェースボードが他のインターフェースボードからのＰＣＩ−Ｅパケットをボードメモリから取得したとき、当該インターフェースボードの論理装置は、当該ＰＣＩ−Ｅパケットから解析して取得したイーサネットデータパケットを転送する。これにより、インターフェースボード間のイーサネットデータパケットの転送は、転送ボードのＣＰＵの関与を必要とせず、かつ、転送性能は、向上する。
【図１】
0006592599.tif 000002
【図２】
0006592599.tif 000003
【図３ａ】
0006592599.tif 000004
【図３ｂ】
0006592599.tif 000005
【図４】
0006592599.tif 000006
【図５ａ】
0006592599.tif 000007
【図５ｂ】
0006592599.tif 000008
【図６ａ】
0006592599.tif 000009
【図６ｂ】
0006592599.tif 000010
【図７】
0006592599.tif 000011
【図８】
0006592599.tif 000012
【図９】
0006592599.tif 000013
【図１０】
0006592599.tif 000014
【図１１】
0006592599.tif 000015
【図１２】
0006592599.tif 000016
【図１３ａ】
0006592599.tif 000017
【図１３ｂ】
0006592599.tif 000018
【図１４】
0006592599.tif 000019
【図１５ａ】
0006592599.tif 000020
【図１５ｂ】
0006592599.tif 000021
【図１６】
0006592599.tif 000022