(57)【特許請求の範囲】
【請求項１】
第１の表面および第２の表面を備えるコア層と、
前記コア層の中に位置する第１のビアと、
前記コア層の前記第１の表面に結合された第１の誘電体層と、
前記コア層の中の前記第１のビアに結合され、第１の磁場を発生させるように構成される、第１のインダクタであって、前記第１のインダクタが、第２のインダクタセグメントに結合した第１のインダクタセグメントを含み、巻線の第１のセットを形成し、前記第１のインダクタセグメントが、前記第１の誘電体層の中に位置し、前記第２のインダクタセグメントが、第２の誘電体層の中に位置し、前記第１のインダクタセグメント及び前記第２のインダクタセグメントの内の少なくとも１つが、第１のＣ構成を含む、第１のインダクタと、
前記コア層の中に位置する第２のビアと、
前記コア層の中の前記第２のビアに結合され、第２の磁場を発生させるように構成される第２のインダクタであって、前記第２のインダクタが、第４のインダクタセグメントに結合した第３のインダクタセグメントを含み、巻線の第２のセットを形成し、前記第３のインダクタセグメントが、前記第１の誘電体層の中に位置し、前記第４のインダクタセグメントが、前記第２の誘電体層の中に位置し、前記第３のインダクタセグメント及び前記第４のインダクタセグメントの内の少なくとも１つが、第２のＣ構成を含む、第２のインダクタと
を備え、
前記第１のインダクタが、前記第１のビアの軸が前記第１のインダクタセグメント及び前記第２のインダクタセグメントによって囲まれる領域内に配置されるように構成され、
前記第２のインダクタが、前記第２のビアの軸が前記第３のインダクタセグメント及び前記第４のインダクタセグメントによって囲まれる領域外に配置されるように構成され、
前記第２のインダクタに結合された第２のパッドが、前記第２のパッドの領域内に前記第２のビアの軸の延長線が存在するように配置された、パッケージ基板。
【請求項２】
前記第１のインダクタに結合された第１のパッドをさらに備え、前記第１のパッドが、はんだボールに結合するように構成される、請求項１に記載のパッケージ基板。
【請求項３】
前記第１のインダクタが、前記第１のパッドと信号相互接続部との間に２．５オーム以下のインピーダンス差をもたらすように構成される、請求項２に記載のパッケージ基板。
【請求項４】
前記第１のインダクタが、
ビアの第１のセットと、
相互接続部の第１のセットとを備える、
請求項１に記載のパッケージ基板。
【請求項５】
前記第１のインダクタによって発生する前記第１の磁場が前記第２のパッドのインピーダンスに影響を及ぼすように、前記第１のインダクタが少なくとも前記第１の誘電体層及び前記第２の誘電体層の中に配置される、請求項１に記載のパッケージ基板。
【請求項６】
前記第１のインダクタによって発生する前記第１の磁場が前記第２のインダクタによって発生する前記第２の磁場を増幅するように、前記第１のインダクタ及び前記第２のインダクタが互いに隣接して配置され、前記第１及び第２のＣ構成が位置合わせされる、請求項１に記載のパッケージ基板。
【請求項７】
前記コア層の前記第２の表面に結合された第３の誘電体層と、
前記第３の誘電体層の中の相互接続部のセットとをさらに備え、相互接続部の前記セットが、前記コア層の中に位置する前記第１のビアに結合される、
請求項１に記載のパッケージ基板。
【請求項８】
前記パッケージ基板が、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、およびラップトップコンピュータの内の少なくとも１つに組み込まれる、請求項１に記載のパッケージ基板。
【請求項９】
前記第１のインダクタが、前記第２のインダクタの向きにしたがって前記第１の磁場を発生するように向けられる、請求項１に記載のパッケージ基板。
【請求項１０】
第１の表面および第２の表面を備えるコア層と、
前記コア層の中に位置する第１のビアと、
前記コア層の前記第１の表面に結合された第１の誘電体層と、
前記コア層の中の前記第１のビアに結合され、第１の磁場を発生させるように構成される、第１のインダクタ手段であって、前記第１のインダクタ手段が、第２のインダクタセグメントに結合した第１のインダクタセグメントを含み、巻線の第１のセットを形成し、前記第１のインダクタセグメントが、前記第１の誘電体層の中に位置し、前記第２のインダクタセグメントが、第２の誘電体層の中に位置し、前記第１のインダクタセグメント及び前記第２のインダクタセグメントの内の少なくとも１つが、第１のＣ構成を含む、第１のインダクタ手段と、
前記コア層の中に位置する第２のビアと、
前記コア層の中の前記第２のビアに結合され、第２の磁場を発生させるように構成される第２のインダクタ手段であって、前記第２のインダクタ手段が、第４のインダクタセグメントに結合した第３のインダクタセグメントを含み、巻線の第２のセットを形成し、前記第３のインダクタセグメントが、前記第１の誘電体層の中に位置し、前記第４のインダクタセグメントが、前記第２の誘電体層の中に位置し、前記第３のインダクタセグメント及び前記第４のインダクタセグメントの内の少なくとも１つが、第２のＣ構成を含む、第２のインダクタ手段と
を備え、
前記第１のインダクタ手段が、前記第１のビアの軸が前記第１のインダクタセグメント及び前記第２のインダクタセグメントによって囲まれる領域内に配置されるように構成され、
前記第２のインダクタ手段が、前記第２のビアの軸が前記第３のインダクタセグメント及び前記第４のインダクタセグメントによって囲まれる領域外に配置されるように構成され、
前記第２のインダクタ手段に結合された第２のパッドが、前記第２のパッドの領域内に前記第２のビアの軸の延長線が存在するように配置された、装置。
【請求項１１】
前記第１のインダクタ手段に結合された第１のパッドをさらに備え、前記第１のパッドが、はんだボールに結合するように構成される、請求項１０に記載の装置。
【請求項１２】
前記第１のインダクタ手段が、前記第１のパッドと信号相互接続部との間に２．５オーム以下のインピーダンス差をもたらすように構成される、請求項１１に記載の装置。
【請求項１３】
前記第１のインダクタ手段が、
ビアの第１のセットと、
相互接続部の第１のセットとを備える、
請求項１０に記載の装置。
【請求項１４】
前記第１のインダクタ手段によって発生する前記第１の磁場が前記第２のパッドのインピーダンスに影響を及ぼすように、前記第１のインダクタ手段が少なくとも前記第１の誘電体層及び前記第２の誘電体層の中に配置される、請求項１０に記載の装置。
【請求項１５】
前記第１のインダクタ手段によって発生する前記第１の磁場が前記第２のインダクタ手段によって発生する前記第２の磁場を増幅するように、前記第１のインダクタ手段及び前記第２のインダクタ手段が互いに隣接して配置され、前記第１及び第２のＣ構成が位置合わせされる、請求項１０に記載の装置。
【請求項１６】
前記コア層の前記第２の表面に結合された第３の誘電体層と、
前記第３の誘電体層の中の相互接続部のセットとをさらに備え、相互接続部の前記セットが、前記コア層の中に位置する前記第１のビアに結合される、
請求項１０に記載の装置。
【請求項１７】
前記装置が、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、およびラップトップコンピュータの内の少なくとも１つに組み込まれる、請求項１０に記載の装置。
【請求項１８】
前記第１のインダクタ手段が、前記第２のインダクタ手段の向きにしたがって前記第１の磁場を発生するように向けられる、請求項１０に記載の装置。
【請求項１９】
パッケージ基板を製作するための方法であって、
第１の表面および第２の表面を備えるコア層を形成するステップと、
前記コア層の中に第１のビアを形成するステップと、
前記コア層の前記第１の表面に結合された第１の誘電体層を形成するステップと、
前記コア層の中の前記第１のビアに結合され、第１の磁場を発生させるように構成される第１のインダクタを形成するステップであって、前記第１のインダクタが、第２のインダクタセグメントに結合した第１のインダクタセグメントを含み、巻線の第１のセットを形成し、前記第１のインダクタセグメントが、前記第１の誘電体層の中に位置し、前記第２のインダクタセグメントが、第２の誘電体層の中に位置し、前記第１のインダクタセグメント及び前記第２のインダクタセグメントの内の少なくとも１つが、第１のＣ構成を含む、ステップと、
前記コア層の中に第２のビアを形成するステップと、
前記コア層の中の前記第２のビアに結合され、第２の磁場を発生させるように構成される第２のインダクタを形成するステップであって、前記第２のインダクタが、第４のインダクタセグメントに結合した第３のインダクタセグメントを含み、巻線の第２のセットを形成し、前記第３のインダクタセグメントが、前記第１の誘電体層の中に位置し、前記第４のインダクタセグメントが、前記第２の誘電体層の中に位置し、前記第３のインダクタセグメント及び前記第４のインダクタセグメントの内の少なくとも１つが、第２のＣ構成を含む、ステップと
を備え、
前記第１のインダクタが、前記第１のビアの軸が前記第１のインダクタセグメント及び前記第２のインダクタセグメントによって囲まれる領域内に配置されるように構成され、
前記第２のインダクタが、前記第２のビアの軸が前記第３のインダクタセグメント及び前記第４のインダクタセグメントによって囲まれる領域外に配置されるように構成され、
前記第２のインダクタに結合された第２のパッドが、前記第２のパッドの領域内に前記第２のビアの軸の延長線が存在するように配置された、方法。
【請求項２０】
第１のパッドが前記第１のインダクタに結合されるように、前記第１のパッドを形成するステップをさらに備え、前記第１のパッドが、はんだボールに結合するように構成される、請求項１９に記載の方法。
【請求項２１】
前記第１のインダクタが、前記第１のパッドと信号相互接続部との間に２．５オーム以下のインピーダンス差をもたらすように構成される、請求項２０に記載の方法。
【請求項２２】
前記第１のインダクタを形成するステップが、
ビアの第１のセットを形成するステップと、
相互接続部の第１のセットとを形成するステップとを備える、
請求項１９に記載の方法。
【請求項２３】
前記第１のインダクタによって発生する前記第１の磁場が前記第２のパッドのインピーダンスに影響を及ぼすように、前記第１のインダクタが少なくとも前記第１の誘電体層及び前記第２の誘電体層の中に配置される、請求項１９に記載の方法。
【請求項２４】
前記第１のインダクタによって発生する前記第１の磁場が前記第２のインダクタによって発生する前記第２の磁場を増幅するように、前記第１のインダクタ及び前記第２のインダクタが互いに隣接して配置され、それぞれ前記第１及び第２のＣ構成が位置合わせされる、請求項１９に記載の方法。
【請求項２５】
前記コア層の前記第２の表面に結合された第３の誘電体層を形成するステップと、
前記第３の誘電体層の中の相互接続部のセットを形成するステップであって、相互接続部の前記セットが、前記コア層の中に位置する前記第１のビアに結合される、ステップと、をさらに備える、請求項１９に記載の方法。
【請求項２６】
前記パッケージ基板が、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、およびラップトップコンピュータの内の少なくとも１つに組み込まれる、請求項１９に記載の方法。
【請求項２７】
前記第１のインダクタが、前記第２のインダクタの向きにしたがって前記第１の磁場を発生するように向けられる、請求項１９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本出願は、内容全体が参照により本明細書に組み込まれる、２０１４年３月２８日に米国特許商標庁に出願された、米国非仮特許出願第１４／２２９，３６７号の優先権および利益を主張する。
【０００２】
様々な特徴は、パッケージ基板に埋め込まれたインダクタに関する。
【背景技術】
【０００３】
図１は、基板１０２、相互接続部のセット１０４、第１のダイ１０６、第２のダイ１０８、はんだボールの第１のセット１１６、はんだボールの第２のセット１１８、およびはんだボールの第３のセット１２０を含む従来の集積パッケージ１００を示す。相互接続部のセット１０４は、基板１０２の内部に位置するトレースおよびビアを含む。第１のダイ１０６は、はんだボールの第１のセット１１６を通じて基板１０２に結合されている。第２のダイ１０８は、はんだボールの第２のセット１１８を通じて基板１０２に結合されている。はんだボールの第３のセット１２０は、基板１０２に結合されている。第１のダイ１０６および第２のダイ１０８は、相互接続部のセット１０４を通じてはんだボールの第３のセット１２０に結合されている。通常、はんだボールの第３のセット１２０は、プリント回路板（ＰＣＢ）（図示せず）に結合される。
【０００４】
図１に示されるものなどの従来の集積パッケージは、いくつかの限定および不利な点を有する。たとえば、相互接続部１０４のセットは、はんだボール１２０の第３のセットのインピーダンス値と整合しないか、または密に整合しないいくらかのインピーダンス値を有することがある。インピーダンス値のこの不整合は、パッケージ基板の全体的な性能、およびパッケージ基板を含む集積デバイスの性能に最終的に影響を及ぼす信号損失または信号劣化を引き起こすことがある。はんだボールの代わりにランディングパッドを使用するとき、類似の結果（たとえば、インピーダンス値の不整合）が現れることがある。
【０００５】
インピーダンス値の不整合は、相互接続部のセット１０４のサイズとはんだボールの第３のセット１２０のサイズとの間のサイズ差のためである。概して、はんだボールは、パッケージ基板の中の相互接続部（たとえば、トレース、ビア）よりも大幅に大きい。相互接続部のセット１０４のサイズとランディングパッドのサイズとの間にも、類似のサイズ差がある。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
したがって、ロープロファイルであるが占有する面積も可能な限り小さい、コスト効率的な集積パッケージの必要性がある。理想的には、そのような集積パッケージはまた、ダイとのより高密度の接続をもたらす。
【課題を解決するための手段】
【０００７】
本明細書で説明する様々な特徴、装置、および方法は、パッケージ基板に埋め込まれたインダクタを提供する。
【０００８】
第１の例は、コア層、第１のビア、第１の誘電体層、および第１のインダクタを含むパッケージ基板を提供する。コア層は、第１の表面および第２の表面を含む。第１のビアは、コア層の中に位置する。第１の誘電体層は、コア層の第１の表面に結合される。第１のインダクタは、第１の誘電体層に位置する。第１のインダクタは、コア層の中の第１のビアに結合される。第１のインダクタは、パッケージ基板を横方向に横断する磁場を発生させるように構成される。
【０００９】
一態様によれば、パッケージ基板は、第１のインダクタに結合された第１のパッドを含み、ここで、第１のパッドは、はんだボールに結合するように構成される。いくつかの実装形態では、第１のインダクタは、第１のパッドと信号相互接続部との間に２．５オーム以下のインピーダンス差をもたらすように構成される。
【００１０】
一態様によれば、第１のインダクタは、ビアの第１のセットおよび相互接続部の第１のセットを含む。
【００１１】
一態様によれば、パッケージ基板は、コア層の中に位置する第２のビア、および第１の誘電体層の中の第２のインダクタを含み、ここで、第２のインダクタは、コア層の中の第２のビアに結合されている。いくつかの実装形態では、第１のインダクタによって発生する磁場が第２のインダクタに結合されたパッドのインピーダンスに影響を及ぼすように、第１のインダクタは第１の誘電体層の中に配置される。いくつかの実装形態では、第１のインダクタによって発生する磁場が、第２のインダクタによって発生する磁場を増幅するように、第１のインダクタが第１の誘電体層の中に配置される。いくつかの実装形態では、第２のインダクタは、パッケージ基板を横方向に横断する磁場を発生させるように構成される。
【００１２】
一態様によれば、パッケージ基板は、コア層の第２の表面に結合された第２の誘電体層、および第２の誘電体層の中の相互接続部のセットを含み、ここで、相互接続部のセットは、コア層の中のビアに結合される。
【００１３】
一態様によれば、パッケージ基板は、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる。
【００１４】
第２の例は、第１の表面および第２の表面を備えるコア層と、コア層の中に位置する第１のビアと、コア層の第１の表面に結合された第１の誘電体層と、第１の誘電体層の中に位置する第１のインダクタ手段とを含む装置を提供し、第１のインダクタ手段は、コア層の中の第１のビアに結合され、第１のインダクタ手段は、パッケージ基板を横方向に横断する磁場を発生させるように構成される。
【００１５】
一態様によれば、装置は、第１のインダクタ手段に結合された第１のパッドを含み、ここで、第１のパッドは、はんだボールに結合するように構成される。いくつかの実装形態では、第１のインダクタ手段は、第１のパッドと信号相互接続部との間に２．５オーム以下のインピーダンス差をもたらすように構成される。
【００１６】
一態様によれば、第１のインダクタ手段は、垂直相互接続手段の第１のセットおよび横方向相互接続手段の第１のセットを含む。
【００１７】
一態様によれば、装置は、コア層の中に位置する第２のビア、および第１の誘電体層の中の第２のインダクタ手段を含み、ここで、第２のインダクタ手段は、コア層の中の第２のビアに結合されている。いくつかの実装形態では、第１のインダクタ手段によって発生する磁場が第２のインダクタ手段に結合されたパッドのインピーダンスに影響を及ぼすように、第１のインダクタ手段は第１の誘電体層の中に配置される。いくつかの実装形態では、第１のインダクタ手段によって発生する磁場が、第２のインダクタ手段によって発生する磁場を増幅するように、第１のインダクタ手段が第１の誘電体層の中に配置される。いくつかの実装形態では、第２のインダクタ手段は、パッケージ基板を横方向に横断する磁場を発生させるように構成される。
【００１８】
一態様によれば、装置は、コア層の第２の表面に結合された第２の誘電体層、および第２の誘電体層の中の相互接続部のセットを含み、ここで、相互接続部のセットは、コア層の中のビアに結合される。
【００１９】
一態様によれば、装置は、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる。
【００２０】
第３の例は、パッケージ基板を製作するための方法を提供する。方法は、第１の表面および第２の表面を備えるコア層を形成する。方法は、コア層の中に第１のビアを形成する。方法は、コア層の第１の表面に結合された第１の誘電体層をさらに形成する。方法はまた、第１のインダクタがコア層の中の第１のビアに結合されるように、第１の誘電体層の中に第１のインダクタを形成する。第１のインダクタは、パッケージ基板を横方向に横断する磁場を発生させるように構成される。
【００２１】
一態様によれば、方法は、第１のパッドが第１のインダクタに結合されるように、第１のパッドを形成し、ここで、第１のパッドは、はんだボールに結合するように構成される。いくつかの実装形態では、第１のインダクタは、第１のパッドと信号相互接続部との間に２．５オーム以下のインピーダンス差をもたらすように構成される。
【００２２】
一態様によれば、第１のインダクタを形成することは、ビアの第１のセットを形成することと、相互接続部の第１のセットを形成することとを含む。
【００２３】
一態様によれば、方法は、コア層の中に位置する第２のビアを形成し、第２のインダクタがコア層の中の第２のビアに結合されるように、第１の誘電体層の中に第２のインダクタを形成する。いくつかの実装形態では、第１のインダクタによって発生する磁場が第２のインダクタに結合されたパッドのインピーダンスに影響を及ぼすように、第１のインダクタは第１の誘電体層の中に配置される。いくつかの実装形態では、第１のインダクタによって発生する磁場が、第２のインダクタによって発生する磁場を増幅するように、第１のインダクタが第１の誘電体層の中に配置される。いくつかの実装形態では、第２のインダクタは、パッケージ基板を横方向に横断する磁場を発生させるように構成される。
【００２４】
一態様によれば、方法は、コア層の第２の表面に結合された第２の誘電体層を形成し、第２の誘電体層の中に相互接続部のセットを形成し、ここで、相互接続部のセットは、コア層の中のビアに結合される。
【００２５】
一態様によれば、パッケージ基板は、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる。
【００２６】
様々な特徴、性質、および利点は、同様の参照符号が全体にわたって対応して識別する図面とともに読まれたとき、以下に記載する詳細な説明から明らかになり得る。
【図面の簡単な説明】
【００２７】
【図１】従来の集積デバイスの側面図である。
【図２】インダクタを含むパッケージ基板の一例を示す図である。
【図３】ビアに結合されたインダクタの一例を示す図である。
【図４】インダクタによって発生する磁場の一例を示す図である。
【図５】ビアおよびパッドに結合された例示的なインダクタの拡大斜視図である。
【図６】インダクタを含むパッケージ基板の一例を示す図である。
【図７】ビアに結合されたインダクタの一例を示す図である。
【図８】インダクタによって発生する磁場の一例を示す図である。
【図９】インダクタによって発生する磁場の一例を示す図である。
【図１０】ビアおよびパッドに結合された例示的なインダクタの斜視図である。
【図１１Ａ】インダクタを含むパッケージ基板を提供／製作するための例示的なシーケンスの一部を示す図である。
【図１１Ｂ】インダクタを含むパッケージ基板を提供／製作するための例示的なシーケンスの一部を示す図である。
【図１１Ｃ】インダクタを含むパッケージ基板を提供／製作するための例示的なシーケンスの一部を示す図である。
【図１１Ｄ】インダクタを含むパッケージ基板を提供／製作するための例示的なシーケンスの一部を示す図である。
【図１２】インダクタを含むパッケージ基板を提供／製作するための例示的なシーケンスの一部を示す図である。
【図１３】インダクタを含むパッケージ基板の一例を示す図である。
【図１４】インダクタを含むパッケージ基板の一例を示す図である。
【図１５】本明細書で説明する半導体デバイス、ダイ、パッケージ基板、集積回路、および／またはＰＣＢを組み込み得る様々な電子デバイスを示す図である。
【発明を実施するための形態】
【００２８】
以下の説明では、本開示の様々な態様を完全に理解してもらうために具体的な詳細が与えられる。しかしながら、これらの態様が、これらの具体的な詳細なしに実施されてもよいことが、当業者には理解されよう。たとえば、回路は、不必要な詳細で態様を不明瞭にすることを避けるために、ブロック図で示される場合がある。他の事例では、よく知られている回路、構造、および技法は、本開示の態様を不明瞭にしないために、詳細には示されない場合がある。
【００２９】
概説
いくつかの新規の特徴は、コア層、第１のビア（たとえば、第１のピン）、第１の誘電体層、および第１のインダクタを含むパッケージ基板に関係する。コア層は、第１の表面および第２の表面を含む。第１のビアは、コア層の中に位置する。第１の誘電体層は、コア層の第１の表面に結合される。第１のインダクタは、第１の誘電体層に位置する。第１のインダクタは、コア層の中の第１のビアに結合される。第１のインダクタは、パッケージ基板を横方向に横断する磁場を発生させるように構成される。いくつかの実装形態では、パッケージ基板は、第１のインダクタに結合された第１のパッドをさらに含み、第１のパッドは、はんだボールに結合するように構成される。いくつかの実装形態では、第１のインダクタは、ビアの第１のセットおよび相互接続部の第１のセットを含む。いくつかの実装形態では、パッケージ基板は、コア層の中に位置する第２のビア（たとえば、第２のピン）、および第１の誘電体層の中に位置する第２のインダクタを含み、第２のインダクタは、コア層の中の第２のビアに結合されている。いくつかの実装形態では、第１のインダクタによって発生する磁場が第２のインダクタに結合されたパッドのインピーダンスに影響を及ぼすように、第１のインダクタは第１の誘電体層の中に配置される。
【００３０】
インダクタを含む例示的なパッケージ基板
図２は、インダクタを含むパッケージ基板の一例を概念的に示す。詳細には、図２は、コア層２０２、第１の誘電体層２０４、および第２の誘電体層２０６を含むパッケージ基板２００を示す。いくつかの実装形態では、第１の誘電体層２０４は、いくつかの誘電体層を含み得る。同様に、いくつかの実装形態では、第２の誘電体層２０６は、いくつかの誘電体層を含み得る。
【００３１】
コア層２０２は、第１のビア２２０および第２のビア２３０を含む。いくつかの実装形態では、第１のビア２２０および／または第２のビア２３０は、ピンであり得る。第１の誘電体層２０４は、相互接続部の第１のセット２１４、第１のインダクタ２２２、第１のパッド２２４、第２のインダクタ２３２、および第２のパッド２３４を含む。第２の誘電体層２０６は、相互接続部の第２のセット２１６、相互接続部の第３のセット２２６、および相互接続部の第４のセット２３６を含む。
【００３２】
第１のインダクタ２２２は、第１のインダクタ２２２用の巻線のセットを設けるように構成されているいくつかの相互接続部（たとえば、トレース、ビア、パッド）を含む。第１のインダクタ２２２の第１の部分（たとえば、上部部分）は、第１のビア２２０の第１の部分（たとえば、下部部分）に結合されている。第１のインダクタ２２２の第２の部分（たとえば、下部部分）は、第１のパッド２２４に結合されている。いくつかの実装形態では、第１のパッド２２４は、はんだボールのセットに結合するように構成される。いくつかの実装形態では、第１のパッド２２４のインピーダンスが、第１のパッド２２４がそこに結合される信号相互接続部のインピーダンスを整合させるか、または密に整合させるような方法で、第１のインダクタ２２２が構成される。いくつかの実装形態では、信号相互接続部は、少なくともコア層２０２の中のビア（たとえば、第１のビア２２０）および／または第２の誘電体層２０６の中の相互接続部のセット（たとえば、相互接続部の第４のセット２３６）のうちの１つを含み得る。いくつかの実装形態では、信号相互接続部は、インダクタ２２２および／またはインダクタ２３２を含み得る。いくつかの実装形態では、相互接続部は、トレースを含み得る。
【００３３】
いくつかの実装形態では、インピーダンスを整合させること、または信号相互接続部のインピーダンスとパッドとの間の差分を低減することが、より良好な信号性能をもたらす。たとえば、インピーダンスを整合させること、またはインピーダンス差を低減することは、パッドと信号相互接続部との間の信号損失および／または信号劣化を低減し、それによって、パッケージ基板にとってより良い信号性能をもたらす。
【００３４】
第１のビア２２０の第２の部分（たとえば、上部部分）は、相互接続部の第３のセット２２６に結合されている。相互接続部の第３のセット２２６は、第２の誘電体層２０６の中に位置する。相互接続部の第３のセット２２６は、トレースおよび／またはビアを含み得る。
【００３５】
第２のインダクタ２３２は、第２のインダクタ２３２用の巻線のセットを設けるように構成されているいくつかの相互接続部（たとえば、トレース、ビア、パッド）を含む。第２のインダクタ２３２の第１の部分（たとえば、上部部分）は、第２のビア２３０の第１の部分（たとえば、下部部分）に結合されている。第２のインダクタ２３２の第２の部分（たとえば、下部部分）は、第２のパッド２３４に結合されている。いくつかの実装形態では、第２のパッド２３４は、はんだボールのセットに結合するように構成される。いくつかの実装形態では、第２のパッド２３４のインピーダンスが、第２のパッド２３４がそこに結合される信号相互接続部のインピーダンスを整合させるか、または密に整合させるような方法で、第２のインダクタ２３２が構成される。
【００３６】
第２のビア２３０の第２の部分（たとえば、上部部分）は、相互接続部の第４のセット２３６に結合されている。相互接続部の第４のセット２３６は、第２の誘電体層２０６の中に位置する。相互接続部の第４のセット２３６は、トレースおよび／またはビアを含み得る。
【００３７】
図３は、パッケージ基板の中の相互接続部のセットの拡大図を示し、ここで、相互接続部のセットのうちの一部は、インダクタとして動作するように構成されている。明快のために、パッケージ基板は図３に示さない。
【００３８】
図３は、第１のビア３０４に結合された第１のトレース３０２を示す。第１のビア３０４は、パッド３０６に結合されている。いくつかの実装形態では、第１のトレース３０２、第１のビア３０４、および第１のパッド３０６は、パッケージ基板（たとえば、パッケージ基板２００）の第１の誘電体層（たとえば、誘電体層２０６）の中に位置する。
【００３９】
第１のパッド３０６は、第１のビア３０８の第１の部分（たとえば、上部部分）に結合されている。いくつかの実装形態では、第１のビア３０８はピンである。いくつかの実装形態では、第１のビア３０８は、パッケージ基板のコア層（たとえば、コア層２０２）の中に位置する。第１のビア３０８の第２の部分（たとえば、下部部分）は、第１のインダクタ３１０に結合されている。いくつかの実装形態では、第１のインダクタ３１０は、パッケージ基板の第２の誘電体層（たとえば、誘電体層２０４）の中に位置する。
【００４０】
第１のインダクタ３１０は、第２のパッド３１２、第２のビア３１３、第２のトレース３１４、第３のビア３１５、第３のトレース３１６、第４のビア３１７、第４のトレース３１８、および第５のビア３１９を含む。第２のパッド３１２は、第１のビア３０８の第２の部分に結合されている。第２のパッド３１２はまた、第２のビア３１３に結合されている。第２のビア３１３は、第２のトレース３１４に結合されている。第２のトレース３１４は、第３のビア３１５に結合されている。第３のビア３１５は、第３のトレース３１６に結合されている。第３のトレース３１６は、第４のビア３１７に結合されている。第４のビア３１７は、第４のトレース３１８に結合されている。第４のトレース３１８は、第５のビア３１９に結合されている。第５のビア３１９は、第３のパッド３２０に結合されている。いくつかの実装形態では、第３のパッド３２０は、はんだボールまたは別のパッド（たとえば、ランディングパッドアレイからのランディングパッド）に結合するように構成される。
【００４１】
いくつかの実装形態では、第２のパッド３１２、第２のビア３１３、第２のトレース３１４、第３のビア３１５、第３のトレース３１６、第４のビア３１７、第４のトレース３１８、および／または第５のビア３１９は、第１のインダクタ３１０用のらせん巻線として動作するように構成される。いくつかの実装形態では、第３のパッド３２０は、第１のインダクタ３１０の一部である。異なる実装形態が、異なる数のトレースおよび／またはビアを有し得ることに留意されたい。異なる構成のインダクタは、異なる方向に沿った異なる磁場を生成する。いくつかの実装形態では、インダクタによって発生する磁場の強度および／または方向は、パッド（たとえば、はんだボールに結合されているパッド）またはビア（たとえば、ピン）のインピーダンスに影響を及ぼす。いくつかの実装形態では、インダクタは信号相互接続部に結合されている。いくつかの実装形態では、信号相互接続部は、少なくともビア（たとえば、ビア３０８）、パッド（たとえば、パッド３０６）および／またはトレース（たとえば、トレース３０２）のうちの１つを含み得る。いくつかの実装形態では、信号相互接続部はインダクタを含み得る。
【００４２】
図４は、パッケージ基板の中のインダクタによって発生し得る磁場の一例を示す。図４に示すように、インダクタ４００は、垂直磁場を発生させる。いくつかの実装形態では、インダクタ４００は、図２のインダクタ２２２および２３２ならびに／または図３のインダクタ３１０と類似である。いくつかの実装形態では、垂直磁場は、インピーダンス差を改善する（たとえば、パッドと信号相互接続部との間のインピーダンス差を低減する）助けとなる。たとえば、いくつかの実装形態では、ビアおよびパッドに結合されたインダクタを使用することにより、パッドと信号相互接続部との間のインピーダンス差が２．５オーム以下に低減され得る。いくつかの実装形態では、過剰磁場が、大きいパッドによって作り出される過剰電界から離れて共振し、信号相互接続部のインピーダンスにより近い、より高いインピーダンスをパッドにもたらす。
【００４３】
異なる構成のインダクタは、異なる磁場を生成する。他の構成のインダクタが、図６〜図１０において以下でさらに説明される。
【００４４】
図５は、インダクタに結合されたビアの斜視図を示す。明快のためにパッケージ基板は図示しないが、図５に示すインダクタは、パッケージ基板の中に実装され得る。図５に示すように、第１のビア５００は、第１のインダクタ５０２に結合されている。第１のインダクタ５０２は、第１のインダクタ５０２用の第１のらせん巻線として動作するように構成されているいくつかの相互接続部（たとえば、トレース、ビア、パッド）を含む。第１のインダクタ５０２はまた、第１のパッド５０４に結合されている。第１のパッド５０４は、はんだボールまたはランディングパッドアレイからのランディングパッドに結合するように構成され得る。
【００４５】
横方向の磁場を発生させるインダクタを含む例示的なパッケージ基板
異なる構成のインダクタは、異なる磁場を生成する。いくつかの実装形態では、インダクタは、横方向の磁場（たとえば、パッケージ基板を横方向に横断する磁場）をパッケージ基板の中に生成するように構成され得、そのことがいくつかの技術的利点をもたらし得る。
【００４６】
図６は、横方向の磁場を生成することができるインダクタを含むパッケージ基板の一例を概念的に示す。詳細には、図６は、コア層６０２、第１の誘電体層６０４、および第２の誘電体層６０６を含むパッケージ基板６００を示す。いくつかの実装形態では、第１の誘電体層６０４は、いくつかの誘電体層を含み得る。同様に、いくつかの実装形態では、第２の誘電体層６０６は、いくつかの誘電体層を含み得る。
【００４７】
コア層６０２は、第１のビア６２０および第２のビア６３０を含む。いくつかの実装形態では、第１のビア６２０および／または第２のビア６３０は、ピンであり得る。第１の誘電体層６０４は、相互接続部の第１のセット６１４、第１のインダクタ６２２、第１のパッド６２４、第２のインダクタ６３２、および第２のパッド６３４を含む。第２の誘電体層６０６は、相互接続部の第２のセット６１６、相互接続部の第３のセット６２６、および相互接続部の第４のセット６３６を含む。
【００４８】
第１のインダクタ６２２は、第１のインダクタ６２２用の巻線のセットを設けるように構成されているいくつかの相互接続部（たとえば、トレース、ビア、パッド）を含む。第１のインダクタ６２２の第１の部分（たとえば、上部部分）は、第１のビア６２０の第１の部分（たとえば、下部部分）に結合されている。第１のインダクタ６２２の第２の部分（たとえば、下部部分）は、第１のパッド６２４に結合されている。いくつかの実装形態では、第１のパッド６２４は、はんだボールのセットに結合するように構成される。いくつかの実装形態では、第１のパッド６２４のインピーダンスが、第１のパッド６２４がそこに結合される信号相互接続部のインピーダンスを整合させるか、または密に整合させるような方法で、第１のインダクタ６２２が構成される。いくつかの実装形態では、信号相互接続部は、少なくともコア層６０２の中のビア（たとえば、第１のビア６２０）および／または第２の誘電体層６０６の中の相互接続部のセット（たとえば、相互接続部の第４のセット６３６）のうちの１つを含み得る。いくつかの実装形態では、信号相互接続部は、インダクタ６２２および／またはインダクタ６３２を含み得る。いくつかの実装形態では、相互接続部は、トレースを含み得る。第１のインダクタ６２２は、パッケージ基板６００を横方向に横断する磁場をもたらすように構成され得る。パッケージ基板を横方向に横断する磁場の技術的利点および／または利益が、図８〜図９においてさらに記載される。
【００４９】
いくつかの実装形態では、インピーダンスを整合させること、または信号相互接続部のインピーダンスとパッドとの間の差分を低減することが、より良好な信号性能をもたらす。たとえば、インピーダンスを整合させること、またはインピーダンス差を低減することは、パッドと信号相互接続部との間の信号損失および／または信号劣化を低減し、それによって、パッケージ基板にとってより良い信号性能をもたらす。
【００５０】
第１のビア６２０の第２の部分（たとえば、上部部分）は、相互接続部の第３のセット６２６に結合されている。相互接続部の第３のセット６２６は、第２の誘電体層６０６の中に位置する。相互接続部の第３のセット６２６は、トレースおよび／またはビアを含み得る。
【００５１】
第２のインダクタ６３２は、第２のインダクタ６３２用の巻線のセットを設けるように構成されているいくつかの相互接続部（たとえば、トレース、ビア、パッド）を含む。第２のインダクタ６３２の第１の部分（たとえば、上部部分）は、第２のビア６３０の第１の部分（たとえば、下部部分）に結合されている。第２のインダクタ６３２の第２の部分（たとえば、下部部分）は、第２のパッド６３４に結合されている。いくつかの実装形態では、第２のパッド６３４は、はんだボールのセットに結合するように構成される。
【００５２】
いくつかの実装形態では、第２のパッド６３４のインピーダンスが、第２のパッド６３４がそこに結合される信号相互接続部のインピーダンスを整合させるか、または密に整合させるような方法で、第２のインダクタ６３２が構成される。第２のインダクタ６３２は、パッケージ基板６００を横方向に横断する磁場をもたらすように構成され得る。上述のように、パッケージ基板を横方向に横断する磁場の技術的利点および／または利益が、図８〜図９においてさらに記載される。
【００５３】
第２のビア６３０の第２の部分（たとえば、上部部分）は、相互接続部の第４のセット６３６に結合されている。相互接続部の第４のセット６３６は、第２の誘電体層６０６の中に位置する。相互接続部の第４のセット６３６は、トレースおよび／またはビアを含み得る。
【００５４】
図７は、パッケージ基板の中の相互接続部のセットの拡大図を示し、ここで、相互接続部のセットのうちの一部は、インダクタとして動作するように構成されている。明快のために、パッケージ基板は図７に示さない。
【００５５】
図７は、第１のビア７０４に結合された第１のトレース７０２を示す。第１のビア７０４は、パッド７０６に結合されている。いくつかの実装形態では、第１のトレース７０２、第１のビア７０４、および第１のパッド７０６は、パッケージ基板（たとえば、パッケージ基板６００）の第１の誘電体層（たとえば、誘電体層６０６）の中に位置する。
【００５６】
第１のパッド７０６は、第１のビア７０８の第１の部分（たとえば、上部部分）に結合されている。いくつかの実装形態では、第１のビア７０８は第１のピンである。いくつかの実装形態では、第１のビア７０８は、パッケージ基板のコア層（たとえば、コア層６０２）の中に位置する。第１のビア７０８の第２の部分（たとえば、下部部分）は、第１のインダクタ７１０に結合されている。いくつかの実装形態では、第１のインダクタ７１０は、パッケージ基板の第２の誘電体層（たとえば、誘電体層６０４）の中に位置する。
【００５７】
第１のインダクタ７１０は、第２のパッド７１２、第２のビア７１３、第２のトレース７１４、第３のビア７１５、第３のトレース７１６、第４のビア７１７、第４のトレース７１８、および第５のビア７１９を含む。第２のパッド７１２は、第１のビア７０８の第２の部分に結合されている。第２のパッド７１２はまた、第２のビア７１３に結合されている。第２のビア７１３は、第２のトレース７１４に結合されている。第２のトレース７１４は、第３のビア７１５に結合されている。第３のビア７１５は、第３のトレース７１６に結合されている。第３のトレース７１６は、第４のビア７１７に結合されている。第４のビア７１７は、第４のトレース７１８に結合されている。第４のトレース７１８は、第５のビア７１９に結合されている。第５のビア７１９は、第３のパッド７２０に結合されている。いくつかの実装形態では、第３のパッド７２０は、はんだボールまたは別のパッド（たとえば、ランディングパッドアレイからのランディングパッド）に結合するように構成される。
【００５８】
いくつかの実装形態では、第２のパッド７１２、第２のビア７１３、第２のトレース７１４、第３のビア７１５、第３のトレース７１６、第４のビア７１７、第４のトレース７１８、および／または第５のビア７１９は、第１のインダクタ７１０用のらせん巻線として動作するように構成される。いくつかの実装形態では、第３のパッド７２０は、第１のインダクタ７１０の一部である。異なる実装形態が、異なる数のトレースおよび／またはビアを有し得ることに留意されたい。異なる構成のインダクタは、異なる方向に沿った異なる磁場を生成する。いくつかの実装形態では、インダクタによって発生する磁場の強度および／または方向は、パッド（たとえば、はんだボールに結合されているパッド）またはビア（たとえば、ピン）のインピーダンスに影響を及ぼす。いくつかの実装形態では、インダクタは信号相互接続部に結合されている。いくつかの実装形態では、信号相互接続部は、少なくともビア（たとえば、ビア７０８）、パッド（たとえば、パッド７０６）および／またはトレース（たとえば、トレース７０２）のうちの１つを含み得る。いくつかの実装形態では、信号相互接続部はインダクタを含む。
【００５９】
図８は、パッケージ基板の中のインダクタによって発生し得る磁場の一例を示す。図８に示すように、第１のインダクタ８００は、パッケージ基板を横方向に横断する横方向の磁場を発生させ、第２のインダクタ８０２は、同様にパッケージ基板を横方向に横断する磁場を発生させる。いくつかの実装形態では、インダクタ８００および８０２は、図６のインダクタ６２２および６３２ならびに／または図７のインダクタ７１０と類似である。いくつかの実装形態では、横方向の磁場は、インピーダンス差を改善する（たとえば、パッドと信号相互接続部との間のインピーダンス差を低減する）助けとなる。たとえば、いくつかの実装形態では、ビアおよびパッドに結合されたインダクタを使用することにより、パッドと信号相互接続部との間のインピーダンス差が２．５オーム以下に低減され得る。
【００６０】
図８は、第１のインダクタ８００によって発生する磁場が第２のインダクタ８０２に向かって導かれるように、第１のインダクタ８００が配置されることを示す。すなわち、第１のインダクタ８００の第１の磁場が、第２のインダクタ８０２の第２の磁場と位置合わせされる。いくつかの実装形態では、第２のインダクタ８０２の磁場は、第１のインダクタ８００の磁場が存在することによって増幅され得る。いくつかの実装形態では、２つの隣接するインダクタに起因する磁場の増幅は、不必要な大きいインダクタを製作する必要なく信号相互接続部へのパッドのインピーダンス整合を改善することを可能にし得る。したがって、互いに近くにある位置合わせされた２つ以上のインダクタに起因する磁気増幅を用いると、２つ以上の小さいインダクタがより大きいインダクタと同等の磁場を生成し得、そのことがパッドおよび信号相互接続部のインピーダンス整合の助けとなり得る。いくつかの実装形態では、過剰磁場が、大きいパッドによって作り出される過剰電界から離れて共振し、信号相互接続部のインピーダンスにより近い、より高いインピーダンスをパッドにもたらす。いくつかの実装形態では、（たとえば、ソレノイドのように）インダクタを垂直に向けることにより、インダクタの異なるペアの正極および負極の結合（たとえば、磁気結合）を増強し得る横方向の磁場が作り出される。たとえば、第１のインダクタの正極が、第２のインダクタの負極への増強された結合を有し得る。いくつかの実装形態では、１つまたは複数のインダクタを類似のまたは異なる方向に向けることにより、インダクタ（たとえば、隣接するインダクタ）の異なるペアが互いに磁気結合を有しない（たとえば、あるインダクタの別のインダクタからの分離を実現する）結果となり得る。たとえば、第２のインダクタへの影響がほとんどまたはまったくない（たとえば、磁気結合がない）ように、第１のインダクタが特定の方向に向けられてよい。
【００６１】
図９は、パッケージ基板の中のインダクタによって発生し得る反対方向の磁場の一例を示す。図９に示すように、第１のインダクタ９００は、パッケージ基板を横方向に横断する横方向の磁場を発生させ、第２のインダクタ９０２は、同様にパッケージ基板を横方向に横断する磁場を発生させる。いくつかの実装形態では、インダクタ９００および９０２は、図６のインダクタ６２２および６３２ならびに／または図７のインダクタ７１０と類似である。いくつかの実装形態では、横方向の磁場は、インピーダンス差を改善する（たとえば、パッドと信号相互接続部との間のインピーダンス差を低減する）助けとなる。
【００６２】
図９は、第１のインダクタ８００によって発生する磁場の方向が第２のインダクタ９０２の磁場の方向と直交するように、第１のインダクタ８００が配置されることを示す。いくつかの実装形態では、第２のインダクタ８０２の磁場が、（たとえば、それらの間の直交性が原因で）第１のインダクタ８００の磁場が存在することによって影響されない場合があり、逆も同様である。
【００６３】
図１０は、横方向の磁場をもたらすように構成されたインダクタに結合されたビアの斜視図を示す。明快のためにパッケージ基板は図示しないが、図１０に示すインダクタは、パッケージ基板の中に実装され得る。図１０に示すように、第１のビア１０００は、第１のインダクタ１００２に結合されている。第１のインダクタ１００２は、第１のインダクタ１００２用の第１のらせん巻線として動作するように構成されているいくつかの相互接続部（たとえば、トレース、ビア、パッド）を含む。第１のインダクタ１００２は、基板を横方向に横断する磁場を発生させるように構成される。第１のインダクタ１００２はまた、第１のパッド１００４に結合されている。第１のパッド１００４は、はんだボールまたはランディングパッドアレイからのランディングパッドに結合するように構成され得る。
【００６４】
図１０に示すように、磁場が第２のインダクタ１０１２に向かって導かれるように第１のインダクタ１００２が配置される。第２のインダクタ１０１２は、第２のビア１０１０に結合されている。第２のインダクタ１０１２は、第２のインダクタ１０１２用の第２のらせん巻線として動作するように構成されているいくつかの相互接続部（たとえば、トレース、ビア、パッド）を含む。いくつかの実装形態では、第２のインダクタ１０１２は、基板を横方向に横断する磁場を発生させるように構成される。第２のインダクタ１０１２はまた、第２のパッド１０１４に結合されている。第２のパッド１０１４は、はんだボールまたはランディングパッドアレイからのランディングパッドに結合するように構成され得る。
【００６５】
インダクタを含むパッケージ基板を提供するための例示的なシーケンス
いくつかの実装形態では、インダクタを含むパッケージ基板を提供することは、いくつかのプロセスを含む。図１１Ａ〜図１１Ｄは、パッケージ基板を提供するための例示的なシーケンスを示す。いくつかの実装形態では、図１１Ａ〜図１１Ｄのシーケンスは、図２および／もしくは図６のパッケージ基板ならびに／または本開示で説明する他のパッケージ基板を提供／製造するために使用され得る。
【００６６】
インダクタを含むパッケージ基板を提供するためのシーケンスを簡単かつ／または明白にするために、図１１Ａ〜図１１Ｄのシーケンスが１つまたは複数の段階を組み合わせてよいことに留意されたい。
【００６７】
図１１Ａの段階１に示すように、コア層１１００が設けられる。いくつかの実装形態では、コア層１１００を設けることは、供給者からコア層を受け取ること、またはコア層を製作することを含み得る。異なる実装形態が、コア層向けに異なる材料を使用してよい。
【００６８】
段階２において、第１のキャビティ１１０１および第２のキャビティ１１０３が、コア層１１００の中に形成される。異なる実装形態が、キャビティを形成するための異なるプロセスを使用してよい。いくつかの実装形態では、コア層１１００の一部を除去してキャビティを形成するために、レーザープロセスおよび／または化学プロセス（たとえば、フォトエッチング）が使用され得る。
【００６９】
段階３において、第１のビア１１０２および第２のビア１１０４が、コア層１１００の中に設けられる（たとえば、形成される）。詳細には、金属層が第１のキャビティ１１０１の中に設けられて第１のビア１１０２を形成し、金属層が第２のキャビティ１１０３の中に設けられて第２のビア１１０４を形成する。異なる実装形態が、金属層を異なって設けてよい。いくつかの実装形態では、金属層をキャビティの中に設けるために、めっきプロセスが使用される。いくつかの実装形態では、第１のビア１１０２および／または第２のビア１１０４は、ピンである。
【００７０】
段階３において、第１の金属層１１１０がコア層１１００の第１の表面（たとえば、上部表面）上に設けられる。第１の金属層１１１０は、第１のパッド１１１０ａおよび第２のパッド１１１０ｂを含む。第１のパッド１１１０ａは、第１のビア１１０２の第１の部分（たとえば、上部部分）に結合される。第２のパッド１１１０ｂは、第２のビア１１０４の第１の部分（たとえば、上部部分）に結合される。
【００７１】
加えて、段階３において、第２の金属層１１１２がコア層１１００の第２の表面（たとえば、下部表面）上に設けられる。第２の金属層１１１２は、第３のパッド１１１２ａおよび第４のパッド１１１２ｂを含む。第３のパッド１１１２ａは、第１のビア１１０２の第２の部分（たとえば、下部部分）に結合される。第４のパッド１１１２ｂは、第２のビア１１０４の第２の部分（たとえば、下部部分）に結合される。いくつかの実装形態では、第１の金属層１１１０および第２の金属層１１１２を設けるために、めっきプロセスが使用される。
【００７２】
段階４において、第１の誘電体層１１２０がコア層１１００の第１の表面（たとえば、上部表面）上に設けられる。キャビティ１１２１およびキャビティ１１２３も、第１の誘電体層１１２０の中に設けられる（たとえば、形成される）。加えて、段階４において、第２の誘電体層１１２４がコア層１１００の第２の表面（たとえば、下部表面）上に設けられる。キャビティ１１２５およびキャビティ１１２７も、第２の誘電体層１１２４の中に設けられる（たとえば、形成される）。
【００７３】
図１１Ｂに示すように、段階５において、第１の金属層１１３０が第１の誘電体層１１２０上に設けられる。第１の金属層１１３０は、第１のトレース１１３０ａ、第２のトレース１１３０ｂ、第１のビア１１３０ｃ、および第２のビア１１３０ｄを含む。第１のビア１１３０ｃがキャビティ１１２１の中に形成され、第２のビア１１３０ｄがキャビティ１１２３の中に形成される。加えて、段階５において、第２の金属層１１３２が第２の誘電体層１１２４上に設けられる。第２の金属層１１３２は、第１のトレース１１３２ａ、第２のトレース１１３２ｂ、第１のビア１１３２ｃ、および第２のビア１１３２ｄを含む。第１のビア１１３２ｃがキャビティ１１２５の中に形成され、第２のビア１１３２ｄがキャビティ１１２７の中に形成される。いくつかの実装形態では、第１の金属層１１３０および第２の金属層１１３２を設けるために、めっきプロセスが使用される。
【００７４】
段階６において、誘電体層１１３４が第１の誘電体層１１２０上および第１の金属層１１１０上に設けられる。加えて、段階４において、誘電体層１１３６が第２の誘電体層１１２４上および第２の金属層１１１２上に設けられる。キャビティ１１３７およびキャビティ１１３９も、誘電体層１１３６の中に設けられる（たとえば、形成される）。
【００７５】
段階７において、第１の金属層１１４０が誘電体層１１３４上に設けられる。加えて、段階７において、第２の金属層１１４２が誘電体層１１３６上に設けられる。第２の金属層１１４２は、第１のトレース１１４２ａ、第２のトレース１１４２ｂ、第１のビア１１４２ｃ、および第２のビア１１４２ｄを含む。第１のビア１１４２ｃがキャビティ１１３７の中に形成され、第２のビア１１４２ｄがキャビティ１１３９の中に形成される。いくつかの実装形態では、第１の金属層１１４０および第２の金属層１１４２を設けるために、めっきプロセスが使用される。
【００７６】
図１１Ｃに示すように、段階８において、誘電体層１１４４が誘電体層１１３４上および第１の金属層１１４０上に設けられる。加えて、段階１０において、誘電体層１１４６が誘電体層１１３６上および第２の金属層１１４２上に設けられる。キャビティ１１４７およびキャビティ１１４９も、誘電体層１１３６の中に設けられる（たとえば、形成される）。
【００７７】
段階９において、第１の金属層１１５０が誘電体層１１４４上に設けられる。加えて、段階９において、第２の金属層１１５２が誘電体層１１４６上に設けられる。第２の金属層１１５２は、第１のトレース１１５２ａ、第２のトレース１１５２ｂ、第１のビア１１５２ｃ、および第２のビア１１５２ｄを含む。第１のビア１１５２ｃがキャビティ１１４７の中に形成され、第２のビア１１５２ｄがキャビティ１１４９の中に形成される。いくつかの実装形態では、第１の金属層１１５０および第２の金属層１１５２を設けるために、めっきプロセスが使用される。
【００７８】
段階１０において、誘電体層１１５４が誘電体層１１４４上および第１の金属層１１５０上に設けられる。加えて、段階１０において、誘電体層１１５６が誘電体層１１４６上および第２の金属層１１５２上に設けられる。キャビティ１１５７およびキャビティ１１５９も、誘電体層１１３６の中に設けられる（たとえば、形成される）。
【００７９】
図１１Ｄに示すように、段階１１において、第１の金属層１１６０が誘電体層１１５４上に設けられる。加えて、段階１１において、第２の金属層１１６２が誘電体層１１５６上に設けられる。第２の金属層１１６２は、第１のパッド１１６２ａ、第２のパッド１１６２ｂ、第１のビア１１６２ｃ、および第２のビア１１６２ｄを含む。第１のビア１１６２ｃがキャビティ１１５７の中に形成され、第２のビア１１６２ｄがキャビティ１１５９の中に形成される。いくつかの実装形態では、第１の金属層１１６０および第２の金属層１１６２を設けるために、めっきプロセスが使用される。
【００８０】
段階１２において、誘電体層１１７０が誘電体層１１５６上および第２の金属層１１６２上に設けられる。段階１２は、パッケージ基板の誘電体層の中の第１のインダクタ１１８０を示す。段階１２はまた、パッケージ基板の誘電体層の中の第２のインダクタ１１８２を示す。いくつかの実装形態では、第１のインダクタ１１８０および第２のインダクタ１１８２は、図２のインダクタ２２２および２３２、図３のインダクタ３１０、図６のインダクタ６２２および６３２、ならびに／または図７のインダクタ７１０である。
【００８１】
インダクタを含むパッケージ基板を提供するための例示的な方法
いくつかの実装形態では、インダクタを含むパッケージ基板を提供することは、いくつかのプロセスを含む。図１２は、パッケージ基板を提供するための例示的な方法を示す。いくつかの実装形態では、図１２の方法は、図２および／もしくは図６のパッケージ基板ならびに／または本開示で説明する他のパッケージ基板を提供／製造するために使用され得る。
【００８２】
インダクタを含むパッケージ基板を提供するためのシーケンスを簡単かつ／または明白にするために、図１２のシーケンスが１つまたは複数の段階を組み合わせてよいことに留意されたい。
【００８３】
方法は、コア層を設ける（１２０５において）。いくつかの実装形態では、コア層１１００を設けることは、供給者からコア層を受け取ること、またはコア層を製作（形成）することを含み得る。異なる実装形態が、コア層向けに異なる材料を使用してよい。図１１Ａの段階１は、コア層を設けることの一例を示す。
【００８４】
方法は、少なくとも１つのビアをコア層の中に設ける（１２１０において）。いくつかの実装形態では、少なくとも１つのビアを設ける（たとえば、形成する）ことは、キャビティをコア層の中に形成することと、キャビティを金属層で充填してビアを画定することとを含む。いくつかの実装形態では、ビアをコア層の中に設けるために、めっきプロセスが使用される。図１１Ａの段階２および３は、少なくとも１つのビアをコア層の中に設けることの一例を示す。段階２において示すように、第１のキャビティ１１０１および第２のキャビティ１１０３が、コア層１１００の中に形成される。異なる実装形態が、キャビティを形成するための異なるプロセスを使用してよい。いくつかの実装形態では、コア層１１００の一部を除去してキャビティを形成するために、レーザープロセスおよび／または化学プロセス（たとえば、フォトエッチング）が使用され得る。
【００８５】
段階３において、第１のビア１１０２および第２のビア１１０４が、コア層１１００の中に設けられる（たとえば、形成される）。詳細には、金属層が第１のキャビティ１１０１の中に設けられて（たとえば、形成されて）第１のビア１１０２を形成し、金属層が第２のキャビティ１１０３の中に設けられて第２のビア１１０４を形成する。異なる実装形態が、金属層を異なって設けてよい。いくつかの実装形態では、金属層をキャビティの中に設けるために、めっきプロセスが使用される。図１１Ａの段階４において示すように、第１の誘電体層１１２０がコア層１１００の第１の表面（たとえば、上部表面）上に設けられる。キャビティ１１２１およびキャビティ１１２３も、第１の誘電体層１１２０の中に設けられる（たとえば、形成される）。加えて、段階４において、第２の誘電体層１１２４がコア層１１００の第２の表面（たとえば、下部表面）上に設けられる。キャビティ１１２５およびキャビティ１１２７も、第２の誘電体層１１２４の中に設けられる（たとえば、形成される）。
【００８６】
方法はまた、いくつかの相互接続部を誘電体層の中に設けてコア層の中のビアに結合されるインダクタを画定する（１２２０において）。いくつかの実装形態では、１つまたは複数の相互接続部を設ける（たとえば、形成する）ことは、めっきプロセスを使用して金属層を誘電体層の中に形成することを含む。いくつかの実装形態では、インダクタを画定する相互接続部は、トレース、ビア、および／またはパッドを含み得る。段階３〜１２は、相互接続部を誘電体層の中に設けてインダクタを画定することの例を示す。
【００８７】
インダクタを含む例示的なパッケージ基板
異なる実装形態が、形状および／またはパッケージ基板での位置が異なるインダクタを提供し得る。図１３は、ビア（たとえば、ピン）からオフセットしているインダクタを含むパッケージ基板の一例を概念的に示す。詳細には、図１３は、コア層１３０２、第１の誘電体層１３０４、および第２の誘電体層１３０６を含むパッケージ基板１３００を示す。いくつかの実装形態では、第１の誘電体層１３０４は、いくつかの誘電体層を含み得る。同様に、いくつかの実装形態では、第２の誘電体層１３０６は、いくつかの誘電体層を含み得る。
【００８８】
コア層１３０２は、第１のビア１３２０および第２のビア１３３０を含む。いくつかの実装形態では、第１のビア１３２０および／または第２のビア１３３０は、ピンであり得る。第１の誘電体層１３０４は、相互接続部の第１のセット１３１４、第１のインダクタ１３２２、第１のパッド１３２４、第２のインダクタ１３３２、および第２のパッド１３３４を含む。第２の誘電体層１３０６は、相互接続部の第２のセット１３１６、相互接続部の第３のセット１３２６、および相互接続部の第４のセット１３３６を含む。図１３に示すように、第２のインダクタ１３３２は、第２のビア１３３０からオフセット（たとえば、垂直にオフセット）している。
【００８９】
第１のインダクタ１３２２は、第１のインダクタ１３２２用の巻線のセットを設けるように構成されているいくつかの相互接続部（たとえば、トレース、ビア、パッド）を含む。第１のインダクタ１３２２の第１の部分（たとえば、上部部分）は、第１のビア１３２０の第１の部分（たとえば、下部部分）に結合されている。第１のインダクタ１３２２の第２の部分（たとえば、下部部分）は、第１のパッド１３２４に結合されている。いくつかの実装形態では、第１のパッド１３２４は、はんだボールのセットに結合するように構成される。いくつかの実装形態では、第１のパッド１３２４のインピーダンスが、第１のパッド１３２４がそこに結合される信号相互接続部のインピーダンスを整合させるか、または密に整合させるような方法で、第１のインダクタ１３２２が構成される。いくつかの実装形態では、信号相互接続部は、少なくともコア層１３０２の中のビア（たとえば、第１のビア１３２０）および／または第２の誘電体層１３０６の中の相互接続部のセット（たとえば、相互接続部の第４のセット１３３６）のうちの１つを含み得る。いくつかの実装形態では、信号相互接続部は、インダクタ１３２２および／またはインダクタ１３３２を含み得る。いくつかの実装形態では、相互接続部は、トレースを含み得る。
【００９０】
いくつかの実装形態では、インピーダンスを整合させること、または信号相互接続部のインピーダンスとパッドとの間の差分を低減することが、より良好な信号性能をもたらす。たとえば、インピーダンスを整合させること、またはインピーダンス差を低減することは、パッドと信号相互接続部との間の信号損失および／または信号劣化を低減し、それによって、パッケージ基板にとってより良い信号性能をもたらす。
【００９１】
第１のビア１３２０の第２の部分（たとえば、上部部分）は、相互接続部の第３のセット１３２６に結合されている。相互接続部の第３のセット１３２６は、第２の誘電体層１３０６の中に位置する。相互接続部の第３のセット１３２６は、トレースおよび／またはビアを含み得る。
【００９２】
第２のインダクタ１３３２は、第２のインダクタ１３３２用の巻線のセットを設けるように構成されているいくつかの相互接続部（たとえば、トレース、ビア、パッド）を含む。第２のインダクタ１３３２の第１の部分（たとえば、上部部分）は、第２のビア１３３０の第１の部分（たとえば、下部部分）に結合されている。第２のインダクタ１３３２の第２の部分（たとえば、下部部分）は、第２のパッド１３３４に結合されている。いくつかの実装形態では、第２のパッド１３３４は、はんだボールのセットに結合するように構成される。いくつかの実装形態では、第２のパッド１３３４のインピーダンスが、第２のパッド１３３４がそこに結合される信号相互接続部のインピーダンスを整合させるか、または密に整合させるような方法で、第２のインダクタ１３３２が構成される。
【００９３】
第２のビア１３３０の第２の部分（たとえば、上部部分）は、相互接続部の第４のセット１３３６に結合されている。相互接続部の第４のセット１３３６は、第２の誘電体層１３０６の中に位置する。相互接続部の第４のセット１３３６は、トレースおよび／またはビアを含み得る。
【００９４】
図１４は、横方向の磁場を生成することができるインダクタを含むパッケージ基板の一例を概念的に示し、ここで、インダクタは、ビア（たとえば、ピン）からオフセットしている。詳細には、図１４は、コア層１４０２、第１の誘電体層１４０４、および第２の誘電体層１４０６を含むパッケージ基板１４００を示す。いくつかの実装形態では、第１の誘電体層１４０４は、いくつかの誘電体層を含み得る。同様に、いくつかの実装形態では、第２の誘電体層１４０６は、いくつかの誘電体層を含み得る。
【００９５】
コア層１４０２は、第１のビア１４２０および第２のビア１４３０を含む。いくつかの実装形態では、第１のビア１４２０および／または第２のビア１４３０は、ピンであり得る。第１の誘電体層１４０４は、相互接続部の第１のセット１４１４、第１のインダクタ１４２２、第１のパッド１４２４、第２のインダクタ１４３２、および第２のパッド１４３４を含む。第２の誘電体層１４０６は、相互接続部の第２のセット１４１６、相互接続部の第３のセット１４２６、および相互接続部の第４のセット１４３６を含む。図１４に示すように、第２のインダクタ１４３２は、第２のビア１４３０からオフセット（たとえば、垂直にオフセット）している。
【００９６】
第１のインダクタ１４２２は、第１のインダクタ１４２２用の巻線のセットを設けるように構成されているいくつかの相互接続部（たとえば、トレース、ビア、パッド）を含む。第１のインダクタ１４２２の第１の部分（たとえば、上部部分）は、第１のビア１４２０の第１の部分（たとえば、下部部分）に結合されている。第１のインダクタ１４２２の第２の部分（たとえば、下部部分）は、第１のパッド１４２４に結合されている。いくつかの実装形態では、第１のパッド１４２４は、はんだボールのセットに結合するように構成される。いくつかの実装形態では、第１のパッド１４２４のインピーダンスが、第１のパッド１４２４がそこに結合される信号相互接続部のインピーダンスを整合させるか、または密に整合させるような方法で、第１のインダクタ１４２２が構成される。いくつかの実装形態では、信号相互接続部は、少なくともコア層１４０２の中のビア（たとえば、第１のビア１４２０）および／または第２の誘電体層１４０６の中の相互接続部のセット（たとえば、相互接続部の第４のセット１４３６）のうちの１つを含み得る。いくつかの実装形態では、信号相互接続部は、インダクタ１４２２および／またはインダクタ１４３２を含み得る。いくつかの実装形態では、相互接続部は、トレースを含み得る。第１のインダクタ１４２２は、パッケージ基板１４００を横方向に横断する磁場をもたらすように構成され得る。
【００９７】
いくつかの実装形態では、インピーダンスを整合させること、または信号相互接続部のインピーダンスとパッドとの間の差分を低減することが、より良好な信号性能をもたらす。たとえば、インピーダンスを整合させること、またはインピーダンス差を低減することは、パッドと信号相互接続部との間の信号損失および／または信号劣化を低減し、それによって、パッケージ基板にとってより良い信号性能をもたらす。
【００９８】
第１のビア１４２０の第２の部分（たとえば、上部部分）は、相互接続部の第３のセット１４２６に結合されている。相互接続部の第３のセット１４２６は、第２の誘電体層１４０６の中に位置する。相互接続部の第３のセット１４２６は、トレースおよび／またはビアを含み得る。
【００９９】
第２のインダクタ１４３２は、第２のインダクタ１４３２用の巻線のセットを設けるように構成されているいくつかの相互接続部（たとえば、トレース、ビア、パッド）を含む。第２のインダクタ１４３２の第１の部分（たとえば、上部部分）は、第２のビア１４３０の第１の部分（たとえば、下部部分）に結合されている。第２のインダクタ１４３２の第２の部分（たとえば、下部部分）は、第２のパッド１４３４に結合されている。いくつかの実装形態では、第２のパッド１４３４は、はんだボールのセットに結合するように構成される。
【０１００】
いくつかの実装形態では、第２のパッド１４３４のインピーダンスが、第２のパッド１４３４がそこに結合される信号相互接続部のインピーダンスを整合させるか、または密に整合させるような方法で、第２のインダクタ１４３２が構成される。第２のインダクタ１４３２は、パッケージ基板１４００を横方向に横断する磁場をもたらすように構成され得る。
【０１０１】
第２のビア１４３０の第２の部分（たとえば、上部部分）は、相互接続部の第４のセット１４３６に結合されている。相互接続部の第４のセット１４３６は、第２の誘電体層１４０６の中に位置する。相互接続部の第４のセット１４３６は、トレースおよび／またはビアを含み得る。
【０１０２】
例示的な電子デバイス
図１５は、上記の半導体デバイス、パッケージ基板、集積回路、ダイ、インターポーザ、またはパッケージのうちのいずれかと統合され得る様々な電子デバイスを示す。たとえば、携帯電話１５０２、ラップトップコンピュータ１５０４、および固定位置端末１５０６が、本明細書で説明するような集積回路（ＩＣ）１５００を含み得る。ＩＣ１５００は、たとえば、本明細書で説明する集積回路、ダイ、またはパッケージのいずれかであってよい。図１５に示すデバイス１５０２、１５０４、１５０６は例にすぎない。限定はしないが、モバイルデバイス、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、携帯情報端末などのポータブルデータユニット、ＧＰＳ対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、メータ読取り機器などの固定位置データユニット、通信デバイス、スマートフォン、タブレットコンピュータ、またはデータもしくはコンピュータ命令の記憶もしくは取出しを行う任意の他のデバイス、またはそれらの任意の組合せを含む他の電子デバイスが、ＩＣ１５００を装備することもできる。
【０１０３】
図２、図３、図４、図５、図６、図７、図８、図９、図１０、図１１Ａ〜図１１Ｄ、図１２、図１３、図１４、および／または図１５に示す構成要素、ステップ、特徴、および／または機能のうちの１つまたは複数は、単一の構成要素、ステップ、特徴または機能に再構成されてよく、および／または組み合わされてよく、あるいは、いくつかの構成要素、ステップ、または機能で具現化され得る。追加の要素、構成要素、ステップ、および／または機能も、本開示から逸脱することなく追加され得る。本開示における図２、図３、図４、図５、図６、図７、図８、図９、図１０、図１１Ａ〜図１１Ｄ、図１２、図１３、図１４、および／または図１５、ならびにその対応する説明が、ダイおよび／またはＩＣに限定されないことにも留意されたい。いくつかの実装態様では、図２、図３、図４、図５、図６、図７、図８、図９、図１０、図１１Ａ〜図１１Ｄ、図１２、図１３、図１４、および／または図１５、ならびにその対応する説明は、集積デバイスを製造、作製、提供、および／または生産するために使用され得る。いくつかの実装形態では、集積デバイスは、ダイパッケージ、パッケージ基板、集積回路（ＩＣ）、ウエハ、半導体デバイス、および／またはインターポーザを含んでよい。
【０１０４】
「例示的な」という言葉は、本明細書では「例、事例、または例示として役立つ」ことを意味するように使用される。「例示的」として本明細書で説明する任意の実装態様または態様は、必ずしも本開示の他の態様よりも好ましいまたは有利であると解釈されるべきではない。同様に、「態様」という用語は、本開示のすべての態様が、説明される特徴、利点、または動作モードを含むことを必要としない。「結合された」という用語は、本明細書では２つの物体間の直接的または間接的な結合を指すために使用される。たとえば、物体Ａが物体Ｂに物理的に接触し、物体Ｂが物体Ｃに接触する場合、物体Ａおよび物体Ｃは、それらが互いに物理的に直接接触していなくても、それでも互いに結合すると見なすことができる。
【０１０５】
また、実施形態が、フローチャート、流れ図、構造図、またはブロック図として示されたプロセスとして説明される場合があることに留意されたい。フローチャートは動作を順次プロセスとして説明する場合があるが、動作の多くは、並行してまたは同時に実行することができる。加えて、動作の順序は並べ替えられてもよい。プロセスは、その動作が完了したとき、終了する。
【０１０６】
本明細書で説明する開示の様々な特徴は、本開示から逸脱することなく様々なシステムに実装され得る。本開示の上記の態様は、例にすぎず、本開示を限定するものとして解釈されるべきではないことに留意されたい。本開示の態様の説明は、例示であることを意図しており、特許請求の範囲を限定することを意図していない。したがって、本教示は、他のタイプの装置に容易に適用することができ、多くの代替、修正、および変形が当業者には明らかとなろう。
【符号の説明】
【０１０７】
１００  従来の集積パッケージ
１０２  基板
１０４  相互接続部のセット
１０６  第１のダイ
１０８  第２のダイ
１１６  はんだボールの第１のセット
１１８  はんだボールの第２のセット
１２０  はんだボールの第３のセット
２００  パッケージ基板
２０２  コア層
２０４  第１の誘電体層
２０６  第２の誘電体層
２１４  相互接続部の第１のセット
２１６  相互接続部の第２のセット
２２０  第１のビア
２２２  第１のインダクタ
２２４  第１のパッド
２２６  相互接続部の第３のセット
２３０  第２のビア
２３２  第２のインダクタ
２３４  第２のパッド
２３６  相互接続部の第４のセット
３０２  第１のトレース
３０４  第１のビア
３０６  パッド
３０８  第１のビア
３１０  第１のインダクタ
３１２  第２のパッド
３１３  第２のビア
３１４  第２のトレース
３１５  第３のビア
３１６  第３のトレース
３１７  第４のビア
３１８  第４のトレース
３１９  第５のビア
３２０  第３のパッド
４００  インダクタ
５００  第１のビア
５０２  第１のインダクタ
５０４  第１のパッド
６００  パッケージ基板
６０２  コア層
６０４  第１の誘電体層
６０６  第２の誘電体層
６１４  相互接続部の第１のセット
６１６  相互接続部の第２のセット
６２０  第１のビア
６２２  第１のインダクタ
６２４  第１のパッド
６２６  相互接続部の第３のセット
６３０  第２のビア
６３２  第２のインダクタ
６３４  第２のパッド
６３６  相互接続部の第４のセット
７０２  第１のトレース
７０４  第１のビア
７０６  第１のパッド
７０８  第１のビア
７１０  第１のインダクタ
７１２  第２のパッド
７１３  第２のビア
７１４  第２のトレース
７１５  第３のビア
７１６  第３のトレース
７１７  第４のビア
７１８  第４のトレース
７１９  第５のビア
７２０  第３のパッド
８００  第１のインダクタ
８０２  第２のインダクタ
９００  第１のインダクタ
９０２  第２のインダクタ
１０００  第１のビア
１００２  第１のインダクタ
１００４  第１のパッド
１０１０  第２のビア
１０１２  第２のインダクタ
１０１４  第２のパッド
１１００  コア層
１１０１  第１のキャビティ
１１０２  第１のビア
１１０３  第２のキャビティ
１１０４  第２のビア
１１１０  第１の金属層
１１１０ａ  第１のパッド
１１１０ｂ  第２のパッド
１１１２  第２の金属層
１１１２ａ  第３のパッド
１１１２ｂ  第４のパッド
１１２０  第１の誘電体層
１１２１  キャビティ
１１２３  キャビティ
１１２４  第２の誘電体層
１１２５  キャビティ
１１２７  キャビティ
１１３０  第１の金属層
１１３０ａ  第１のトレース
１１３０ｂ  第２のトレース
１１３０ｃ  第１のビア
１１３０ｄ  第２のビア
１１３２  第２の金属層
１１３２ａ  第１のトレース
１１３２ｂ  第２のトレース
１１３２ｃ  第１のビア
１１３２ｄ  第２のビア
１１３４  誘電体層
１１３６  誘電体層
１１３７  キャビティ
１１３９  キャビティ
１１４０  第１の金属層
１１４２  第２の金属層
１１４２ａ  第１のトレース
１１４２ｂ  第２のトレース
１１４２ｃ  第１のビア
１１４２ｄ  第２のビア
１１４４  誘電体層
１１４６  誘電体層
１１４７  キャビティ
１１４９  キャビティ
１１５０  第１の金属層
１１５２  第２の金属層
１１５２ａ  第１のトレース
１１５２ｂ  第２のトレース
１１５２ｃ  第１のビア
１１５２ｄ  第２のビア
１１５４  誘電体層
１１５６  誘電体層
１１５７  キャビティ
１１５９  キャビティ
１１６０  第１の金属層
１１６２  第２の金属層
１１６２ａ  第１のパッド
１１６２ｂ  第２のパッド
１１６２ｃ  第１のビア
１１６２ｄ  第２のビア
１１７０  誘電体層
１１８０  第１のインダクタ
１１８２  第２のインダクタ
１３００  パッケージ基板
１３０２  コア層
１３０４  第１の誘電体層
１３０６  第２の誘電体層
１３１４  相互接続部の第１のセット
１３１６  相互接続部の第２のセット
１３２０  第１のビア
１３２２  第１のインダクタ
１３２４  第１のパッド
１３２６  相互接続部の第３のセット
１３３０  第２のビア
１３３２  第２のインダクタ
１３３４  第２のパッド
１３３６  相互接続部の第４のセット
１４００  パッケージ基板
１４０２  コア層
１４０４  第１の誘電体層
１４０６  第２の誘電体層
１４１４  相互接続部の第１のセット
１４１６  相互接続部の第２のセット
１４２０  第１のビア
１４２２  第１のインダクタ
１４２４  第１のパッド
１４２６  相互接続部の第３のセット
１４３０  第２のビア
１４３２  第２のインダクタ
１４３４  第２のパッド
１４３６  相互接続部の第４のセット
１５００  集積回路（ＩＣ）
１５０２  携帯電話
１５０４  ラップトップコンピュータ
１５０６  固定位置端末
【図１】
0006502378.tif 000002
【図２】
0006502378.tif 000003
【図３】
0006502378.tif 000004
【図４】
0006502378.tif 000005
【図５】
0006502378.tif 000006
【図６】
0006502378.tif 000007
【図７】
0006502378.tif 000008
【図８】
0006502378.tif 000009
【図９】
0006502378.tif 000010
【図１０】
0006502378.tif 000011
【図１１Ａ】
0006502378.tif 000012
【図１１Ｂ】
0006502378.tif 000013
【図１１Ｃ】
0006502378.tif 000014
【図１１Ｄ】
0006502378.tif 000015
【図１２】
0006502378.tif 000016
【図１３】
0006502378.tif 000017
【図１４】
0006502378.tif 000018
【図１５】
0006502378.tif 000019