(57)【特許請求の範囲】
【請求項１】
出力信号（１２）を送信するための送信手段（１０；２０；２０´）であって、
第１の拡張したデータ信号（２７ａ）を得るために、第１の基準信号（２６ａ）によって第１のデータ信号（１６ａ）を拡張するように構成された第１の結合器（２４ａ）を含み、かつ、第１のフィルタ処理したデータ信号（１８ａ）を得るために、前記第１の拡張したデータ信号（２７ａ）をフィルタ処理するための第１のＩＩＲフィルタ（２８ａ）を含む第１のフィルタ構造（１４ａ；１４´ａ）と、
第２の拡張したデータ信号（２７ｂ）を得るために、第２の基準信号（２６ｂ）によって第２のデータ信号（１６ｂ）を拡張するように構成された第２の結合器（２４ｂ）を含み、かつ、第２のフィルタ処理したデータ信号（１８ｂ）を得るために、前記第２の拡張したデータ信号（２７ｂ）をフィルタ処理するための第２のＩＩＲフィルタ（２８ｂ）を含む第２のフィルタ構造（１４ｂ；１４´ｂ）と、
前記フィルタ処理したデータ信号（１８ａ，１８ｂ）に基づいて前記出力信号（１２）を得るために、前記第１のフィルタ処理したデータ信号（１８ａ）と前記第２のフィルタ処理したデータ信号（１８ｂ）とを結合するためのマルチプレクサ（２２）と、を含み、
前記第１の基準信号（２６ａ）に基づいた前記第１のＩＩＲフィルタ（２８ａ）のシステム応答が、前記第２の基準信号（２６ｂ）に基づいた前記第２のＩＩＲフィルタ（２８ｂ）のシステム応答に対応し、
前記第１および第２の結合器（２４ａ，２４ｂ）は、前記基準信号（２６ａ，２６ｂ）を、前記データ信号（１６ａ，１６ｂ）のデータブロックの前（２６ａ−１，２６ｂ−１）とデータブロックの後（２６ａ−２，２６ｂ−２）に挿入するように構成され、前記ＩＩＲフィルタ（２８ａ−ｂ）、前記マルチプレクサ（２２）または信号形成器（５２）は、前記出力信号（１２）が、前記フィルタ処理したデータ信号（１６ａ´，１６ｂ´）および前記データブロックの後に挿入された前記フィルタ処理した基準信号（２６ａ−２´，２６ｂ−２´）を含み、かつ、前記データブロックの前に挿入された前記フィルタ処理した基準信号（２６ａ−１´，２６ｂ−１´）を含まないように、前に配置された前記基準信号（２６ａ−１，２６ｂ−１）に基づいて得られたフィルタ処理した基準信号（２６ａ−１´，２６ｂ−１´）を拒絶するように構成されている、送信手段。
【請求項２】
前記第１の基準信号（２６ａ）と前記第２の基準信号（２６ｂ）とが等しい、または、前記第１のＩＩＲフィルタ（２８ａ）と前記第２のＩＩＲフィルタ（２８ｂ）とが、等しいフィルタ係数を有する等しいフィルタ構造を含む、請求項１に記載の送信手段。
【請求項３】
第３の拡張したデータ信号（２７ｃ）を得るために、第３の基準信号（２６ｃ）によって第３のデータ信号（１６ｃ）を拡張するように構成された第３の結合器（２４ｃ）を含み、かつ、第３のフィルタ処理したデータ信号（１８ｃ）を得るために前記第３の拡張したデータ信号（２７ｃ）をフィルタ処理するための第３のＩＩＲフィルタ（２８ｃ）を含む少なくとも第３のフィルタ構造（１４ｃ；１４´ｃ）を含み、
前記マルチプレクサ（２２）は、前記出力信号（１２）を得るために、前記第１のフィルタ処理したデータ信号（１８ａ）、前記第２のフィルタ処理したデータ信号（１８ｂ）および少なくとも前記第３のフィルタ処理したデータ信号（１８ｃ）を結合するように構成され、
前記第１の基準信号（２６ａ）に基づいた前記第１のＩＩＲフィルタ（２８ａ）の前記システム応答が、前記第２の基準信号（２６ｂ）に基づいた前記第２のＩＩＲフィルタ（２８ｂ）の前記システム応答および前記第３の基準信号（２６ｃ）に基づいた前記第３のＩＩＲフィルタ（２８ｃ）のシステム応答に対応する、請求項１または請求項２に記載の送信手段。
【請求項４】
前記第１のフィルタ構造（１４´ａ）は、前記第１のデータ信号（１６ａ）を得るために、第１のソース信号（３４ａ）に関して第１の冗長情報を算出して、前記第１の冗長情報と前記第１のソース信号（３４ａ）を結合するように構成された第１の算出手段（３２ａ）を含み、
前記第２のフィルタ構造（１４´ｂ）は、前記第２のデータ信号（１６ｂ）を得るために、第２のソース信号（３４ｂ）に関して第２の冗長情報を算出して、前記第２の冗長情報と前記第２のソース信号（３４ｂ）を結合するように構成された第２の算出手段（３２ｂ）を含む、請求項１ないし請求項３のいずれかに記載の送信手段。
【請求項５】
前記第１および／または前記第２の基準信号（２６ａ，２６ｂ）は、平均値を含まない、請求項１ないし請求項４のいずれかに記載の送信手段。
【請求項６】
前記第１の基準信号（２６ａ）は、３以上の因子によって、前記第１のＩＩＲフィルタ（２８ａ）の長さより大きいデータ長を含む、請求項１ないし請求項５のいずれかに記載の送信手段。
【請求項７】
前記第１の結合器（２４ａ）または前記第２の結合器（２４ｂ）は、前記第１の基準信号（２６ａ）または前記第２の基準信号（２６ｂ）をそれぞれ、変調度と結合するように構成され、前記変調度は、前記第１または前記第２のデータ信号（１６ａ，１６ｂ）が変調される変調度より低い、請求項１ないし請求項６のいずれかに記載の送信手段。
【請求項８】
前記第１および第２のＩＩＲフィルタ（２８ａ，２８ｂ）は、
複数のフィードバックフィルタ（３６ａ−ｃ）に従って複数のフィルタ処理した信号部分（４４ａ−ｃ）を得るために、前記第１の拡張したデータ信号（２７ａ）または前記第２の拡張したデータ信号（２７ｂ）の信号部分（３８ａ−ｃ）をフィルタ処理するように構成された複数のフィードバックフィルタ（３６ａ−ｃ）であって、２つの連続した信号部分（３８ａ，３８ｂ）は、重なり合う部分（４２）において部分的に重複する、複数のフィードバックフィルタ（３６ａ−ｃ）と、
前記複数のフィルタ処理した信号部分（４４ａ−ｃ）を前記フィルタ処理したデータ信号（１８）に結合して、第１のフィルタ処理した信号部分（３８ａ）および第２のフィルタ処理した信号部分（３８ｂ）の前記重なり合う部分（４２）に割り当てられた前記フィルタ処理した信号部分（４４ａ−ｃ）の重なり合うシーケンス（４６ａ−ｃ）を拒絶するように構成された信号形成器（５２）であって、前記信号形成器は、２つの連続した信号部分の２つのフィルタ処理した信号部分（３８ａ，３８ｂ）を結合して、前記第１のフィルタ処理した信号部分（３８ａ）の後に続く前記第２のフィルタ処理した信号部分（３８ｂ）の前記重なり合う部分（４２）に割り当てられた重なり合うシーケンス（４６ｂ）を拒絶するように構成された、信号形成器（５２）を含む、請求項１ないし請求項７のいずれかに記載の送信手段。
【請求項９】
前記重なり合う部分（４２）は、前記フィードバックフィルタ（３６ａ−ｃ）が定常状態に達した後のデータ・シーケンスの長さに対応する、請求項８に記載の送信手段。
【請求項１０】
前記フィルタ処理したデータ信号（１８）は、基準信号（２６）が付加されたデータ信号（１６）が、単一のＩＩＲフィルタによってフィルタ処理されるときに得られるデータ構造に等しいデータ構造を含む、請求項８または請求項９に記載の送信手段。
【請求項１１】
前記第１の基準信号（２６−１）のデータ長さは、前記重なり合う部分（４２）のデータ長さに対応し、算出手段（３５）は、前記第１の基準信号（２６−１）に応答して得ることができる、前記複数のフィードバックフィルタ（３６ａ−ｃ）のうちの１つのフィードバックフィルタ（３６ａ）のフィルタ状態を決定し、前記フィードバックフィルタ（３６ａ）を前記フィルタ状態と事前調整して、前記第１の基準信号（２６−１）を含む前記信号部分（３８ａ）をフィルタ処理する前記フィードバックフィルタ（３６ａ）に、前記第１の基準信号（２６−１）を含まない変調された信号部分を提供するように構成される、請求項８ないし請求項１０のいずれかに記載の送信手段。
【請求項１２】
前記マルチプレクサ（２２）は、前記第１および第２のデータ信号（１６ａ，１６ｂ）の信号処理の第１の並列化レベルを形成し、前記第１のＩＩＲフィルタ（２８ａ）は、前記第１のデータ信号（１６ａ）の前記信号処理の第２の並列化レベルを形成し、前記第２のＩＩＲフィルタ（２８ｂ）は、前記第２のデータ信号（１６ｂ）の前記信号処理の第２の並列化レベルを形成する、請求項８ないし請求項１１のいずれかに記載の送信手段。
【請求項１３】
前記第１および第２のフィルタ構造（１４ａ−ｂ；１４´ａ−ｂ）の前記ＩＩＲフィルタ（２８ａ，２８ｂ）は、トムリンソン−ハラシマ−プレ符号化フィルタ（ＴＨＰ）として実施される、請求項１ないし請求項１２のいずれかに記載の送信手段。
【請求項１４】
請求項１ないし請求項１３のうちの１つの送信手段によって生成される前記出力信号（１２；５４）を受信するための受信手段（４０；４０´，５０）であって、前記受信手段は、
前記受信した出力信号（１２）から第１の受信信号（６２ａ）および第２の受信信号（６２ｂ）を生成するためのデマルチプレクサ（５６）であって、前記出力信号（１２）はシステム全体の既知のプリアンブルである前記出力信号（１２）のデータブロック（１６ａ´−１６ｃ´）の間の基準信号（２６ａ−ｃ；７２ａ，７２ｂ）を含むデマルチプレクサ（５６）と、
前記第１の受信信号（６２ａ）を同等化するための第１の同等化フィルタ（６４ａ）を含み、前記同等化された第１の受信信号（６６ａ）から第１の基準信号（７２ａ）を分離するように構成された第１の分離器（６８ａ）を含む第１の受信構造（５８ａ；５８´ａ）と、
前記第２の受信信号（６２ｂ）を同等化するための第２の同等化フィルタ（６４ｂ）を含み、前記同等化された第２の受信信号（６６ｂ）から第２の基準信号（７２ｂ）を分離するように構成された第２の分離器（６８ｂ）を含む第２の受信構造（５８ｂ；５８´ｂ）と、
を含む、受信手段。
【請求項１５】
前記第１の受信信号（６２ａ）または前記第２の受信信号（６２ｂ）における前記基準情報（７２ａ−ｂ）の時間的距離を算出して、前記時間的距離に基づいて位相訂正情報を決定するように構成された算出手段（６８ａ−ｃ）を更に含む、請求項１４に記載の受信手段。
【請求項１６】
前記第１の受信構造（５８´ａ）または前記第２の受信構造（５８´ｂ）は、複数のフィードバックフィルタ（３６ａ−ｃ）に従って、複数のフィルタ処理した信号部分（４４ａ−ｃ）を得るために、前記同等化された第１の受信信号（６６ａ）または前記同等化された第２の受信信号（６６ｂ）の信号部分（３８ａ−ｃ）をフィルタ処理するように構成された前記複数のフィードバックフィルタ（３６ａ−ｂ）を含むフィードバックフィルタ構造（８２ａ−ｂ）であって、２つの連続した信号部分（３８ａ，３８ｂ）が、重なり合う部分（４２）において部分的に重複する、フィードバックフィルタ構造（８２ａ―ｂ）と、
前記複数のフィルタ処理した信号部分（４４ａ−ｃ）を前記フィルタ処理したデータ信号（８４ａ−ｂ）に結合して、第１のフィルタ処理した信号部分（３８ａ）および第２のフィルタ処理した信号部分（３８ｂ）の前記重なり合う部分に割り当てられた前記フィルタ処理した信号部分（４４ａ−ｃ）の重なり合うシーケンス（４６ａ−ｃ）を拒絶するように構成された信号形成器（５２）であって、前記信号形成器（５２）は、２つの連続した信号部分の２つのフィルタ処理した信号部分（３８ａ，３８ｂ）を結合して、前記第１のフィルタ処理した信号部分（３８ａ）の後に続く前記第２のフィルタ処理した信号部分（３８ｂ）の前記重なり合う部分（４２）に割り当てられた重なり合うシーケンス（４６ｂ）を拒絶するように構成されている信号形成器（５２）をさらに含む、請求項１４または請求項１５に記載の受信手段。
【請求項１７】
フィルタ経路の前記フィードバックフィルタ構造（８２ａ，８２ｂ）は、判定フィードバック同等化フィルタ（ＤＦＥ）として実施される、請求項１６に記載の受信手段。
【請求項１８】
前記第１の受信構造（５８´ａ）または前記第２の受信構造（５８´ｂ）は、複数のフィードフォワードフィルタに従って、複数のフィルタ処理した信号部分（４４ａ−ｃ）を得るために、前記第１の受信信号（６２ａ）または前記第２の受信信号（６４ｂ）の信号部分（３８ａ−ｃ）をフィルタ処理するように構成された前記複数のフィードフォワードフィルタを含むフィードフォワードフィルタ構造（６４ａ−ｂ）であって、２つの連続した信号部分（３８ａ，３８ｂ）は、重なり合う部分（４２）において部分的に重複する、フィードフォワードフィルタ構造（６４ａ−ｂ）と、
前記複数の前記フィルタ処理した信号部分（４４ａ−ｃ）をフィルタ処理したデータ信号（６６ａ−ｂ）に結合して、第１のフィルタ処理した信号部分（３８ａ）および第２のフィルタ処理した信号部分（３８ｂ）の前記重なり合う部分に割り当てられた前記フィルタ処理した信号部分（４４ａ−ｃ）の重なり合うシーケンス（４６ａ−ｃ）を拒絶するように構成された信号形成器（５２）であって、前記信号形成器（５２）は、２つの連続した信号部分の２つのフィルタ処理した信号部分（３８ａ，３８ｂ）を結合して、前記第１のフィルタ処理した信号部分（３８ａ）の後に続く前記第２のフィルタ処理した信号部分（３８ｂ）の前記重なり合う部分（４２）に割り当てられた重なり合うシーケンス（４６ｂ）を拒絶するように構成されている、信号形成器（５２）をさらに含む、請求項１４または請求項１５に記載の受信手段。
【請求項１９】
前記第１の受信構造（５８´ａ）は、複数のフィードバックフィルタ（３６ａ−ｃ）を含む第１のフィードバックフィルタ構造（８２ａ）を含み、前記第２の受信構造（５８´ｂ）は、複数のフィードバックフィルタ（３６ａ−ｃ）を含む第２のフィードバックフィルタ構造（８２ｂ）を含み、前記デマルチプレクサ（５６）は、前記第１および第２の受信信号（６２ａ，６２ｂ）の信号処理の第１の並列化レベルを形成し、前記第１のフィードバックフィルタ構造（８２ａ）は、前記第１の受信信号（６２ａ）の前記信号処理の第２の並列化レベルを形成し、前記第２のフィードバックフィルタ構造（８２ｂ）は、前記第２の受信信号（６２ｂ）の前記信号処理の第２の並列化レベルを形成する、請求項１４または請求項１５に記載の受信手段。
【請求項２０】
転送システム（６０；７０）であって、
請求項１ないし請求項１３のいずれか一つに記載の送信手段（１０；２０；２０´）と、
請求項１４ないし請求項１９のいずれか一つに記載の受信手段（４０；４０´；５０）と、を含み
前記送信手段（１０；２０；２０´）と前記受信手段（４０；４０´；５０）とは、転送媒体（８８）を介して連結される、転送システム。
【請求項２１】
出力信号（１２）を送信するための方法であって、
第１の拡張したデータ信号（２７ａ）を得るために、第１の基準信号（２６ａ）によって第１のデータ信号（１６ａ）を拡張するステップと、
第１のフィルタ処理したデータ信号（１８ａ）を得るために、第１のＩＩＲフィルタ（２８ａ）で前記第１の拡張したデータ信号（２７ａ）をフィルタ処理するステップと、
第２の拡張したデータ信号（２７ｂ）を得るために、第２の基準信号（２６ｂ）によって第２のデータ信号（１６ｂ）を拡張するステップと、
第２のフィルタ処理したデータ信号（１８ｂ）を得るために、第２のＩＩＲフィルタ（２８ｂ）で前記第２の拡張したデータ信号（２７ｂ）をフィルタ処理するステップと、
前記フィルタ処理したデータ信号（１８ａ，１８ｂ）に基づいて前記出力信号（１２）を得るために、前記第１のフィルタ処理したデータ信号（１８ａ）と前記第２のフィルタ処理したデータ信号（１８ｂ）を結合するステップ、を含み、
前記第１の基準信号（２６ａ）に基づく前記第１のＩＩＲフィルタ（２８ａ）のシステム応答は、前記第２の基準信号（２６ｂ）に基づく前記第２のＩＩＲフィルタ（２８ｂ）のシステム応答に対応し、
前記基準信号（２６ａ，２６ｂ）は、前記データ信号（１６ａ，１６ｂ）のデータブロックの前（２６ａ−１，２６ｂ−１）とデータブロックの後（２６ａ−２，２６ｂ−２）に挿入され、得られたフィルタ処理した基準信号（２６ａ−１´，２６ｂ−１´）は、前記出力信号（１２）が、前記フィルタ処理したデータ信号（１６ａ´，１６ｂ´）および前記データブロックの後に挿入された前記フィルタ処理した基準信号（２６ａ−２´，２６ｂ−２´）を含み、かつ、前記データブロックの前に挿入された前記フィルタ処理した基準信号（２６ａ−１´，２６ｂ−１´）を含まないように、前に配置された前記基準信号（２６ａ−１，２６ｂ−１）に基づいて拒絶される、送信方法。
【請求項２２】
請求項２１に記載の方法によって生成された前記出力信号（１２；５４）を受信するための方法であって、前記出力信号を受信するための方法は、
前記受信した出力信号（１２；５４）から第１の受信信号（６２ａ）および第２の受信信号（６２ｂ）を生成するステップであって、前記出力信号（１２）はシステム全体の既知のプリアンブルである前記出力信号（１２）のデータブロック（１６ａ´−１６ｃ´）の間の基準信号（２６ａ−ｃ；７２ａ，７２ｂ）を含むステップと、
前記第１の受信信号（６２ａ）を同等化するステップ（６４ａ）と、
前記同等化した第１の受信信号（６６ａ）から第１の基準信号（７２ａ）を分離するステップ（６８ａ）と、
前記第２の受信信号（６２ｂ）を同等化するステップ（６４ｂ）と、
前記同等化した第２の受信信号（６６ｂ）から第２の基準信号（７２ｂ）を分離するステップ（６８ｂ）と、
２つの連続した信号部分（３８ａ，３８ｂ）が、重なり合う部分（４２）において部分的に重複するような方法で、複数のフィードバックフィルタ（３６ａ−ｃ）に従って複数のフィルタ処理した信号部分（４４ａ−ｃ）を得るために、前記第１の同等化した受信信号（６６ａ）または前記第２の同等化した受信信号（６６ｂ）の信号部分（３８ａ−ｃ）を、前記複数のフィードバックフィルタ（３６ａ−ｃ）によってフィルタ処理するステップと、
前記複数のフィルタ処理した信号部分（４４ａ−ｃ）を、前記フィルタ処理したデータ信号（８４ａ−ｂ）に結合して、第１のフィルタ処理した信号部分（３８ａ）および第２のフィルタ処理した信号部分（３８ｂ）の前記重なり合う部分に割り当てられた前記フィルタ処理した信号部分（４４ａ−ｃ）の重なり合うシーケンス（４６ａ−ｃ）を拒絶するステップと、
２つの連続した信号部分の２つのフィルタ処理した信号部分（３８ａ，３８ｂ）を結合して、前記第１のフィルタ処理した信号部分（３８ａ）の後に続く前記第２のフィルタ処理した信号部分（３８ｂ）の前記重なり合う部分（４２）に割り当てられた重なり合うシーケンス（４６ｂ）を拒絶するステップとを含む、受信方法。
【請求項２３】
請求項２２に記載の前記方法を使用して送信される基準信号（２６ａ−２´，２６ｂ−２´，２６ｃ−２´）のフィルタ処理および検出（１０６）に基づいて、前記受信した出力信号（１２）または前記第１の受信信号（６２ａ）および前記第２の受信信号（６２ｂ）のブロック・サイズ、周波数または位相の始めおよび／または終わりに関して、前記第１の受信信号（６２ａ）および第２の受信信号（６２ｂ）の前記生成を同期させるステップ、を更に含む、請求項２２に記載の受信方法。
【請求項２４】
コンピュータ・プログラムがコンピュータ上で実行されるとき、請求項２１ないし請求項２３のいずれかに記載の前記方法を実行するためのプログラムコードを有する、コンピュータ・プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力信号を送信するための送信手段、および、出力信号を受信するための受信手段、および、出力信号を送信または受信するための方法に関する。また、本発明は、フォワード（順方向）エラー訂正（ＦＥＣ）のためのフィルタにおける、および、無限インパルス応答（ＩＩＲ）を有するフィルタ、特にトムリンソン−ハラシマ・プレ符号化（ＴＨＰ）フィルタにおける、および、マルチ・ギガビット・データ転送のための有限インパルス応答（ＦＩＲ）フィルタにおける高度の並列信号処理に関する。
【背景技術】
【０００２】
高度の情報量（マルチ・ギガビット範囲において）を有する連続基本帯域データ転送に対して、高次変調方法を使用するときでも、チャンネルの減衰を補償することは必要である。補償フィルタは、（２進数変調と比較して）より高い線形要件のために、デジタル的に実行される。最新のＣＭＯＳ処理（ＣＭＯＳ＝相補型金属酸化膜半導体）さえ、最大可能なクロック速度に関して制限されるので、デジタル補償フィルタの中のデータ処理は、マルチ・ギガビット情報量を有するシステムのためにしばしば並列化される。
【０００３】
一般に、ＦＩＲフィルタおよびＩＩＲフィルタは、転送機能を補償するために用いることができる。トムリンソン−ハラシマ・プレ符号器（ＴＨＰ）は、ＩＩＲフィルタの特定の形である。
【０００４】
ビットエラー率を改善するために、ブロック符号化が、通常、フォワード（順方向）エラー訂正（ＦＥＣ）の形で使われる。特定のデータに割り当てられた冗長化（パリティ・ビット）が、この種の方法に符号化されるので、データはそれぞれの同じブロックにおいて復号化される。これは、周知の標識シーケンスの周期的挿入、および、データのいわゆるフレーム化、および、処理のためのフレーム開始の同期を必要とする。
【０００５】
この種の高いビット速度の連続的なリンクが、異なるデータストリームのための多重操作においても用いられる。例えば、異なるバスおよび／またはプロトコルおよび／またはユーザは、蓄積されて、再び分離される。また、様々なデータソースは、リンクを介して他のネットワークとローカル・データシンク／ソースとのローカル接続によって、例えば、ネットワークノードに送信され、または、受信される。
【０００６】
現在の課題の周知の解決は、図８において例示される。おそらく異なるソース１００４（データソースＤＱ１，ＤＱ２，．．．，ＤＱｎ）からのデータ１００２は、連続的なデータストリームの中にマルチプレクサ１００６によって結合される。この場合、マルチプレクサは、いかなる順番の中にも異なるソースから異なるサイズのブロックを持ってくることができる。この連続的なデータストリームは、それからＴＨＰフィルタ１０１２によってＦＥＣ１００８およびプレ歪を含む送信機側の信号処理を通過する。それから、データストリームは、転送される。すなわち、デジタル／アナログ（Ｄ／Ａ）変換器１０１４、および、媒体１０１６を介した転送、および、アナログ／デジタル（Ａ／Ｄ）変換器１０１８、および、アナログまたはデジタル信号の任意の増幅が生じる。受信側では、信号は、等しい又は同等のシーケンスの信号処理を通過する。これは、デコーダ側（Ｄｅｃ）でのＦＩＲフィルタ１０２２およびＦＥＣ１０２４によるチャンネル同等化（フィードフォワード・イコライザ、ＦＦＥ）を含む。その後で、データは、デマルチプレクサ１０２６によって再分割されて、さまざまなデータシンク１０２８（ＤＳ１，ＤＳ２，．．．ＤＳｎ）に送られる。
【０００７】
情報量速度を上昇させるために、増加している並列化での減少している効率に関連したＴＨＰフィルタの連続的な並列化は、周知である。ＴＨＰ／ＩＩＲフィルタ構造は、ＩＩＲフィルタのフィードバックパスが、遅延無しで、または、低い遅延で除去されるように、変換することができる。より長いフィードバックパスのため、周知のパイプライン処理戦略が、ＩＩＲ／ＴＨＰフィルタのための達成可能なクロック速度の適度な増加のために採用されることができる。これらの方法は、ＣＭＯＳ処理の達成可能なクロック速度のために制限されたままである。ＦＩＲフィルタのために、オーバーラップ・セイブ（Ｏｖｅｒｌａｐ−Ｓａｖｅ）方法およびオーバーラップ・アド（Ｏｖｅｒｌａｐ−Ａｄｄ）方法は、クロック速度を上昇させるために周知である。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、信号処理フィルタおよび／または転送チャンネルのデータ情報量を増加させること、および／または、信号処理フィルタの電力散逸を低く保つことを可能にする概念を提供することである。
【０００９】
目的は、独立クレームの主題によって解決される。
【課題を解決するための手段】
【００１０】
本発明についての中心的な考えは、上記目的が、異なるデータ信号の信号処理が既にその多重化前に生じ、データ信号を基準信号と結合することによって、基準信号に関する、および、別のフィルタ処理したデータストリームに関するＩＩＲフィルタの等しい又は同等のシステム応答が得られるという事実によって解決されると認識したことである。等しい又は同等のシステム応答は、マルチプレクサによって得られたデータストリームが、あたかもモノリシック（すなわち一つのフィルタ）によってフィルタ処理されるかのように（モノリシック的に）作用するように、異なるフィルタ処理したデータストリームをマルチプレクサで繋ぐことを可能にする。これは、データストリームが連続的に復調または復号化されるので、チャンネルを通して高度のネットデータ情報量を許す。このようにして、同等化しているフィルタのセッティング時間は減少され、および／または、データ情報量は増加される。さらにまた、チャンネル符号化は並列化を発生する。それは、フィルタの複雑さが同じままの場合、フィルタの数の増加によってデータ情報量の増加に導く。さらにまた、フィルタの電力散逸は、得られるシステム応答にフィルタを事前に合わせることによって減少されうる。それは、フィルタに基準信号を提供すること自体が部分的に省略されるように、それぞれのフィルタは基準信号への応答として供給し、結果としてフィルタの電力散逸の減少になる。
【００１１】
実施の形態によれば、送信手段は、第１の拡張したデータ信号を得るために、第１の基準信号によって第１のデータ信号を拡張するように構成された第１の結合器を含む、第１のフィルタ構造を含む。第１のフィルタ構造は、第１のフィルタ処理したデータ信号を得るために、第１の拡張したデータ信号をフィルタ処理するための第１のＩＩＲフィルタを含む。送信手段は、第２の拡張したデータ信号を得るために、第２の基準信号によって第２のデータ信号を拡張するように構成した第２の結合器を含む、第２のフィルタ構造を含む。第２のフィルタ構造は、第２のフィルタ処理したデータ信号を得るために、第２の拡張したデータ信号をフィルタ処理するための第２のＩＩＲフィルタを含む。この送信手段は、フィルタ処理したデータ信号に基づいて出力信号を得るために、第１および第２のフィルタ処理したデータ信号を結合するためのマルチプレクサを含む。第１の基準信号に基づいた第１のＩＩＲフィルタのシステム応答は、第２の基準信号に基づいた第２のＩＩＲフィルタのシステム応答に対応する。第１および第２のデータ信号は、フィルタが並列化されて、高度の情報量を生成することができるように、信号処理チェーンを独立して通過することができる。さらに、基準信号に応答するフィルタの同じ又は同等のシステム応答に基づいて、フィルタ処理したデータ信号は、シンボルをトレーニングする（それは受信フィルタを定常状態に置くために必要である）こと無くマルチプレクサの中で結合されうる。
【００１２】
更なる実施の形態によれば、出力信号を受信するための受信手段は、受信した出力信号から第１および第２の受信信号を生成するためのデマルチプレクサ含む。受信手段は、さらに、第１の受信信号を同等化するための第１の同等化フィルタと、同等化された第１の受信信号から第１の基準信号を分離するように構成された第１の分離器と、を含む第１の受信構造を含む。受信手段は、さらに、第２の受信信号を同等化するための第２の同等化フィルタと、同等化された第２の受信信号から第２の基準信号を分離するように構成された第２の分離器と、を含む第２の受信構造を含む。この種の受信手段は、データストリームの並列化された同等化を可能にする。その結果、周知の概念と比較して、フィルタの全部の情報量が増加する。
【００１３】
更なる実施の形態は、送信手段および受信手段を含む転送システムと、コンピュータ・プログラムと同様に、出力信号を送信するための方法と、出力信号を受信するための方法とに関する。
【００１４】
さらに、好ましい実施の形態は、従属クレームの主題である。
【００１５】
本発明の実施の形態は、図を参照して以下において説明される。
【図面の簡単な説明】
【００１６】
【図１Ａ】図１Ａは、実施の形態に従って出力信号を送信するための送信手段の概略ブロック回路図を示す。
【図１Ｂ】図１Ｂは、実施の形態に従って拡張したデータ信号およびフィルタ処理したデータ信号および出力信号の模式的な比較を示す。
【図２】図２は、送信手段の概略ブロック回路図を示す。図１の送信手段のフィルタ構造とは対照的に、フィルタ構造は、実施の形態に従って算出手段を含む。
【図３】図３は、実施の形態に従ってフィードバックフィルタの概略ブロック回路図を示す。それは、例えば、図１または図２の送信手段のＩＩＲフィルタとして配置されうる。
【図４】図４は、実施の形態に従って送信手段によって送信された出力信号を受信するための受信手段の概略ブロック回路図を示す。
【図５】図５は、更なる実施の形態に従って、図４の受信手段の受信構造と比較して訂正される受信構造を含む受信手段の概略ブロック回路図を示す。
【図６】図６は、実施の形態に従って、図２の送信手段と図４の受信手段とを含む転送システムの概略ブロック回路図を示す。
【図７】図７は、別の転送システムの概略ブロック図を示す。送信手段はデータ信号を変調するための変調器を含み、受信手段は同期のための手段として同様に復調器を含む。
【図８】図８は、従来技術に従って転送システムを示す。
【発明を実施するための形態】
【００１７】
本発明の実施の形態が図面を参照して詳細にこの後説明される前に、異なる実施の形態のこれらの要素の説明が交換可能および／または相互に適用できるように、同一のおよび機能的に同一のおよび有効に同一の、要素および／または対象物および／または構造が、異なる図において、同じ参照番号で示されることが指摘される。
【００１８】
図１Ａは、有線接続またはガラスファイバー接続またはラジオ媒体のような転送媒体を介して、出力信号１２を送信するための送信手段１０（例えばチャンネル符号器）の概略ブロック回路図を示す。送信手段１０は、データ信号１６ａ−ｃを各々受信して、フィルタ処理したデータ信号１８ａ−ｃを提供するように構成した複数のフィルタ構造１４ａ−ｃを含む。データ信号１６ａ−ｃは、転送されるべき異なるデータソースのデータストリームであってもよい。データソースは、いかなる種類のデータソース（例えばネットワークノード、サーバ、ＰＣ、ハードディスク、ビデオ・カメラ、センサ、または他の転送されるデータを提供または生成している装置）であってもよい。データ信号は、冗長化（エラー検出およびエラー訂正に関する情報）を有するブロックによってデータソース・ブロックのソース・データを拡張するように構成されるＦＥＣ符号器のようなブロック符号器によって受信される。
【００１９】
送信手段１０は、出力信号１２を得るために、フィルタ処理したデータ信号１８ａ−ｃを多重化するように、すなわち、順次に又は連続的にそれらを接合するように構成された、「ＭＵＸ」によって示されたマルチプレクサ２２を含む。マルチプレクサ２２は、更に出力信号１２を出力するように構成される。出力信号１２におけるフィルタ処理したデータ信号１８ａ−ｃまたはその部分からの後続のサイズおよび順序または位置は、例えば、データ信号１６ａ−ｃの相互に異なるビット速度に基づいて、各々可変および動的に調節可能である。
【００２０】
フィルタ構造１４ａ−ｃの各々は、それぞれ、拡張したデータ信号２７ａ、２７ｂおよび２７ｃを得るために、それぞれ、データ信号１６ａ、１６ｂおよび１６ｃを受信して、それぞれのデータ信号１６ａ−ｃを基準信号２６ａ、２６ｂおよび２７ｃに結合するように構成された結合器２４ａ、２４ｂおよび２４ｃを含む。基準信号は、それぞれのデータ信号１６ａ−ｃの特定の又は予め決められた位置に挿入されるシステムに広がる周知のデータ・シーケンス（すなわち、送信機側および受信機側における）である。例えば、基準信号２６ａ−ｃは、それぞれのデータ信号１６ａ−ｃの２つのデータブロックの間に挿入される。基準信号２６ａ−ｃのデータ長さは、後述するように、出力信号１２の受信機の中で可能な機能によって影響され、送信手段の異なるＩＩＲフィルタの同等のシステム応答を得ることを可能にする。
【００２１】
例えば、基準信号２６ａ−ｃが、１つまたはいくつかの予め定められた場所に、例えば、それぞれのデータ信号１６ａ−ｃの始めに、または、終わりに、または、データブロックの始めと終わりの間の決められた位置に、完全に、または、部分的に加えられるように、基準信号２６ａ−ｃはデータ信号１６ａ−ｃと結合される。基準信号２６ａ−ｃが、それぞれのデータ信号１６ａ−ｃのデータブロックの始めおよび／または終わりに（すなわち、２つのデータブロックの間に）挿入されるとき、始めに挿入される基準信号をフィルタ処理するときに、それぞれのＩＩＲフィルタ２８ａ−ｃは、始めに挿入される基準信号２６ａ−ｃのデータによって適切にまだ影響されない（トレーニングされない）。例えば、これは、ＩＩＲフィルタ２８ａ−ｃが定常状態でない時からフィルタ処理したデータ信号の前に、非モノリシックの方法で振る舞っている（すなわち、フィルタ２８ａ−ｃの間の転移点の近くで重要なエラー信号を含んでいる）データに導くことができる。データブロックの終わりに、フィルタ処理したデータ信号１８ａ−ｃは、得られた定常状態に基づいてモノリシックの方法で振る舞う。多重化の前に、非モノリシックの方法で振る舞っているデータは、無効であると見做され、および／または、データストリームから削除されうる。無効なデータの削除は、例えば、それぞれのＩＩＲフィルタ２６ａ−ｃの中で、または、マルチプレクサ２２の中で、または、フィルタ処理したデータ信号１８ａ−ｃに影響する算出手段によって起こりうる。
【００２２】
基準信号２６ａ−ｃは、異なる時間間隔にわたって時間不変または可変的であってもよい。例えば、それぞれのデータ信号１６ａ−ｃの可変信号電力に基づいて、基準信号は、可変で適応もした、すなわち、データ信号１６ａ−ｃの信号電力に略等しい信号電力を含むことができる。基準信号２６ａ−ｃは、等しいかまたは異なる情報（ビットまたはシンボルおよび／または等しいか異なるデータ長）を含みうる。
【００２３】
フィルタ構造１４ａ−ｃの各々は、それぞれの拡張したデータ信号２７ａ、２７ｂまたは２７ｃをフィルタ処理するように構成されたＩＩＲフィルタ２８ａ、２８ｂおよび２８ｃを含む。ＩＩＲフィルタ２８ａ−ｃは、例えば、転送媒体の出力信号１２の予想される歪をプレ補正するように構成されたプレ歪フィルタとして構成される。ＩＩＲフィルタ２８ａ−ｃは、いかなるＩＩＲフィルタ構造、その他、トムリンソン−ハラシマ・フィルタ構造（ＴＨＰフィルタ）からも成ることができる。
【００２４】
すべての信号が短い時間間隔の同じチャンネルを介して転送されるので、出力信号１２のフィルタ処理したデータ信号１８ａ、１８ｂ、１８ｃの統計歪は等しいと見做される。対応して、ＩＩＲフィルタ２８ａ−ｃのプレ歪特徴は、等しいか、または同等にできる。実施の形態によれば、ＩＩＲフィルタ２８ａ−ｃは、ＴＨＰフィルタとして構成される。
【００２５】
ＩＩＲフィルタ２８ａ−ｃは、それぞれの拡張したデータ信号２７ａ−ｃを、従って、時々は完全に、または、部分的にそれぞれの基準信号２６ａ−ｃを、および、他の時は完全に、または、部分的にデータ信号１６ａ−ｃをフィルタ処理するように構成される。基準信号２６ａをフィルタ処理することに基づくＩＩＲフィルタ２８ａのシステム応答は、それぞれの基準信号２６ｂまたは２６ｃをフィルタ処理することに基づくそれぞれのＩＩＲフィルタ３６ｂまたは３６ｃの対応するシステム応答に、フィルタリング処理の終わりに少なくとも比較されうる。
【００２６】
ＩＩＲフィルタ２８ａが基準信号２６ａをフィルタ処理するとき、基準信号２６ａはフィルタ２８ａの中で対応するシステム応答を生成する。同じことは、基準信号２６ｂに関するＩＩＲフィルタ２８ｂに、そして、基準信号２６ｃに関するＩＩＲフィルタ２８ｃにあてはまる。ＩＩＲフィルタ２８ａ−ｃが、等しいフィルタ長さおよび等しい係数を含むとき、基準信号２６ａ−ｃは等しい、すなわち、基準信号２６ａ−ｃは同じ信号であってもよい。ＩＩＲフィルタ２８ａ−ｃのシステム応答、すなわちそれぞれの部分的な出力信号は、従って、基準信号または信号２６ａ−ｃに基づいて等しいか、同等である。ＩＩＲフィルタ２８ａ−ｃのシステム応答は、基準信号２６ａ−ｃに基づいて等しいか、略等しい。ＩＩＲフィルタ２８ａ−ｃが、等しい初期状態および等しいフィルタ構造および等しいフィルタ係数を含むとき、同じ基準信号２６ａ−ｃは、ＩＩＲフィルタ２８ａ−ｃに適用され、ＩＩＲフィルタの等しく安定した状態も起こる。しかしながら、ＩＩＲフィルタ２８ａ−ｃが、例えば、前の方法でフィルタ処理された相互に異なるデータ信号１６ａ−ｃに基づいて、異なる初期状態を含むとき、初期状態も、フィルタ２８ａ−ｃのフィードバック構造に基づいて、将来のシステム状態に影響を及ぼす。基準信号２６ａ−ｃは、これらの効果がごくわずかで、システム応答が同等する程度まで、この種の効果を減らす長さを含む。
【００２７】
従って、多重化の後、出力信号１２は、あたかもそれがフィルタ処理された、すなわち、１つのフィルタだけによって算出されたかのように振る舞う。これは、受信機側の効率的な同等化および復号化を可能にする。
【００２８】
これは、基準信号２６ａ−ｃの長さが、ＩＩＲフィルタ２８ａ−ｃのフィルタ長さより、少なくとも２倍長い（因子２）、少なくとも３倍長い（因子３）、少なくとも５倍長い（因子５）、または、それを超えることを達成しうる。
【００２９】
互いに同等のシステム応答を含むフィルタ処理したデータ信号１８ａ−ｃの部分で、個々のデータストリームは、マルチプレクサ２２によって接続され、このことにより、受信フィルタのための減らされた又はセッティングされていない時間が、受信機側で要求されるされるように、フィルタを通してデータストリームをフィルタ処理することによって得られた構造に対応する構造を維持することができる。
【００３０】
送信手段１０は、フィルタ処理構造１４ａ−ｃのいかなる数（例えば２つまたは３つまたはそれ以上）を含むことができる。
【００３１】
図１Ｂは、拡張したデータ信号２７ａ、２７ｂおよび２７ｃの模式的な比較を示す。拡張したデータ信号２７ａ−ｃは、それぞれ、データ信号１６ａ、１６ｂおよび１６ｃのデータブロック（データ１、データ２、データ３）を含む。そして、それは、基準信号２６ａ−１、２６ｂ−１および２６ｃ−１が、それぞれ、データブロックの前に付加され、基準信号２６ａ−２、２６ｂ−２および２６ｃ−２が、それぞれ、データブロックの後に付加されるように、基準信号２６ａ−ｃと結合される。例えば、基準信号は、同じデータ長から成るが、前述したように、互いに異なることもあってもよい。あるいは、または、加えて、データ信号１６ａ−ｃのデータ長さは、等しいか、または互いに異なることもあってもよい。拡張したデータ信号２７ａ−ｃに基づいて、フィルタ処理したデータ信号１８´ａ−ｃは、フィルタ２８ａ−ｃのフィルタ処理によって得られる。フィルタ処理したデータ信号１８´ａ−ｃは、フィルタ処理したデータ信号１８´ａ−ｃが、無効なプリアンブル２６ａ−１´、２６ｂ−１´および２６ｃ−１´を（まだ）含む図１Ａのフィルタ処理したデータ信号１８ａ−ｃと異なる。
【００３２】
フィルタ処理したデータ信号１８´ａ−ｃは、拡張したデータ信号２７ａ−ｃ、および、基準信号、および、「フィルタ処理した」を表わす付加「ｆｉｌ．」によって示される、フィルタ処理されているデータ信号として、等しいデータ構造（基準信号−データ信号−基準信号）を含む。フィルタ処理したデータ信号は、フィルタ処理した信号１６ａ´の前のフィルタ処理した基準信号２６ａ−１´と、フィルタ処理した信号１６ａ´の後のフィルタ処理した基準信号２６ａ−２´とを含む。フィルタ処理したデータ信号１８´ｂおよび１８´ｃは等しい構造から成る。フィルタ処理したデータ信号１８´ａ−ｃは、出力信号１２にマルチプレクサ２２によって結合される。
【００３３】
得られた出力信号１２は、（モノリシック）構造を含む。すなわち、それは、あたかも単一のＩＩＲフィルタによってフィルタ処理されるかのように振る舞う。ここで、時間点で得られた出力信号１２は、それぞれのデータセクションをフィルタ処理しているフィルタの前のフィルタ操作に依存する。しかしながら、前に配置されたそれぞれのフィルタ処理した基準信号２６ａ−１´、２６ｂ−１´および２６ｃ−１´は、出力信号１２において前に配置された、別の拡張した又はフィルタ処理したデータ信号のそれぞれのデータ・シーケンスによって影響を受けない。それは、フィルタ処理した基準信号２６ａ−１´は、フィルタ処理基準信号２６ｂ−１´および／または２６ｃ−１´に関して不等であってもよい、ということを意味する。フィルタ処理した信号１６ａ´−ｃ´は、定常状態のフィルタの基準信号２６ａ−１、２６ｂ−１および２６ｃ−１によってフィルタ処理されて、これらの前に配置する信号によって十分に影響される。同様に、追加された基準信号２６ａ−２´、２６ｂ−２´および２６ｃ−２´は、それぞれのデータ信号１６ａ−ｃによって適切に影響される。これは、プリアンブルが無効であると考慮されるかまたはデータブロックの初めで削除され、データブロックの終わりで正しくフィルタ処理されるので、各データブロック１６ａ−ｃの前に（そして、後に）挿入される基準信号２６ａ−ｃ（プリアンブル）がそれぞれのフィルタ処理したデータブロック１６ａ´−ｃ´の終わりで転送されることを保証する。
【００３４】
出力信号１２のモノリシック構造は、無効または十分に影響しないそれぞれのフィルタ応答２６ａ−１´、２６ｂ−１´または２６ｃ−１´を取り除いて、それぞれ、順次に接続されたフィルタ処理した信号１６ａ´−ｃ´および２６ａ−２´、２６ｂ−２´および２６ｃ−２´に基づいて、出力信号１２を出力するために、マルチプレクサ２２、または、それぞれのＩＩＲフィルタ２８ａ−ｃ、または、フィルタ２８ａ−ｃとマルチプレクサ２２との間に接続される（信号形成器のような）手段を構成することによって得られることができる。これは、図１Ｂに示される状況に代わるものとして、例えば、ＩＩＲフィルタがデータを削除するように構成されるとき、または、図３との関係にて説明したように、例えば、ＩＩＲフィルタがこの目的のために構成された信号形成器を含むとき、フィルタ処理したデータ信号も、それぞれの無効なプリアンブル２６ａ−１´、２６ｂ−１´および２６ｃ−２´を含まないことを意味する。簡単に言うと、実施の形態によれば、プリアンブルは、二度算出（フィルタ処理）されるけれども、一度だけ転送される。この目的のために、データ信号１６ａ−ｃのデータブロックは、２つの基準信号によって拡張される。そして、１つ（データ信号１６ａ−ｃの前に配置された１つ）は、フィルタをトレーニングするために用いられる。しかしながら、得られたフィルタ応答は、低いオーバーヘッド（状態情報またはリンクマネジメント情報の比率）を得るために拒絶される。データ信号１６ａ−ｃの終わりに配置されたそれぞれの基準信号２６ａ−２、２６ｂ−２および２６ｃ−２は、そのそれぞれのフィルタ処理した形２６ａ−１´、２６ｂ−１´および２６ｃ−１´において転送される。それぞれのフィルタ応答（フィルタ処理した基準信号）２６ａ−１´、２６ｂ−１´および２６ｃ−１´は、等しいか、同等であってもよい（すなわち、ごくわずかな違い、おそらくシステム・ノイズより低い）。
【００３５】
本発明の有利な特徴のうちの１つは、結合（またはテュープル）（１６ａ´，２６ａ−２´）および（１６ｂ´，２６ｂ−２´）および（１６ｃ´，２６ｃ−２´）が、いかなる与えられた順番においても送信され、そして、結果として生じる波形が、モノリシックの方法において常に現れ、すなわち、テュープルの間の移行で、または、その近くでエラーを含まないことである。
【００３６】
図２は、送信手段２０の概略ブロック回路図を示す。フィルタ構造１４´ａ−ｃは、図１のフィルタ構造１４ａ−ｃとは対照的に、それぞれ、データソースからソース信号３４ａ、３４ｂまたは３４ｃを受信して、それぞれのソース信号３４ａ−ｃに関して冗長情報を算出するように構成された算出手段３２ａ、３２ｂおよび３２ｃを含む。算出手段３２ａ−ｃは、例えば、受信機側のエラー訂正を可能にする、算出冗長シンボルまたは冗長ビットまたは別のプレ符号化のための手段であってもよい。例えば、算出手段３２ａ−ｃは、フォワード・エラー訂正（ＦＥＣ）のためのアルゴリズムを実行するように構成されうる。対応して算出シンボルまたはビットは、それぞれのデータ信号１６ａ、１６ｂまたは１６ｃを得るために、算出手段３２ａ−ｃによって、ソース信号３４ａ、３４ｂまたは３４ｃと結合されうる。算出手段３２ａ−ｃは、例えば、プロセッサ、フィールド・プログラム可能なゲート・アレイ（ＦＰＧＡ）、集積回路等のデジタル回路として実施され、連続的に、または、不連続的に、ソース信号３４ａ、３４ｂまたは３４ｃを受信するように構成されうる。算出手段３２ａ−ｃは、処理されるブロックとして、それぞれのソース信号３４ａ−ｃを既に受信し、対応するブロック・サイズが達するまで、データを連続的に、または、不連続的に受信して、処理ブロックに基づいて、それぞれ、データ信号１６ａ、１６ｂまたは１６ｃを提供することができる。
【００３７】
例えば、結合することは、リソース信号３４ａ−ｃに、または、ソース信号３４ａ−ｃの中に冗長情報（シンボルまたはビット）を加えるかまたは挿入することによって発生しうる。冗長情報によるソース信号３４ａ−ｃの結合は、ビットエラーが訂正されうるので、転送システムの増加した転送信頼性を可能にする。
【００３８】
送信手段２０は、ＩＩＲフィルタ２８ａ−ｃを調整するように、すなわち、ＩＩＲフィルタ２８ａ−ｃのフィルタ係数を算出しておよび／または適応させるように構成された算出手段３５（例えばプロセッサ等）を更に含む。さらにまた、算出手段３５は、それぞれのフィルタ２８ａ−ｃに適用される信号に影響を与える、すなわち、信号部分を付加および／または削除または抑制するようにように構成されうる。例えば、算出手段３５は、無効であると見做される、フィルタ処理したデータ信号１８ａ−ｃのデータを削除するように構成されうる。算出手段３５は、例えば基準信号２６ａ−ｃをＩＩＲフィルタ２８ａ−ｃで適用することによって、ＩＩＲフィルタ２８ａ−ｃのシステム、または、インパルス応答を算出するように更に構成されうる。あるいは、システムまたはインパルス・アンサーは、例えば、エラー訂正が行われた後、得られたエラー訂正信号をフィルタ処理することに基づいて、結合したフィルタ−インパルス応答を算出することによって、受信機側で算出されうる。算出手段３５は、対応して得られて送られたフィルタ係数を保存して、おそらく時間的に変化する方法でフィルタ係数を更新し、係数に基づいてＩＩＲフィルタ２８ａ−ｃを調整するように構成されうる。周知の構造を有するデジタルフィルタは、それらの係数によって十分に定義される。仮に係数が周知であるならば、インパルス応答も周知であると考慮できる。
【００３９】
基準信号２６ａ−ｃは、転送信頼性の更なる強化のために、それぞれのソース信号３４ａ−ｃまたはデータ信号１６ａ−ｃに採用されうる。このように、基準信号２６ａ−ｃは、ソース信号３４ａ−ｃまたはデータ信号１６ａ−ｃの変調度より低い変調度を含むことができる。例えば、ソース信号３４ａおよび／またはデータ信号１６ａは、パルス振幅変調（ＰＡＭ）によって、または、パルス符号変調（ＰＣＭ）によって変調され、３、４、５またはより多くの可能な振幅レベルの第１の数を含むことができる。基準信号２６ａ−ｃは、ＰＡＭまたはＰＣＭ変調と、２、３、４またはより多くの可能な振幅レベルの第２の数と、を含むこともできる。可能な振幅レベルの第２の数は、振幅レベルの第１の数より低い。データ信号１６ａまたはソース信号３４ａと比較したとき、基準信号２６ａの低い変調度は、出力信号１２の基準信号２６ａ−ｃの信号部分のための転送エラーに関して干渉信頼性の増加を可能にする。プリアンブルの、すなわち、基準信号の信号電力は、最大プラス／マイナス２０％、あるいは、最大プラス／マイナス１０％、または、あるいは、最大プラス／マイナス５％の許容範囲内のそれぞれのデータ信号１６ａ、１６ｂまたは１６ｃの（平均）信号電力と同じであってもよい。さらにまた、基準信号２６ａ−ｃは、データ信号１６が平均値無しであるとき、出力信号１２も平均値無しで保つために、平均値無しで構成されうる。あるいは、基準信号２６ａ−ｃは、データ信号１６ａ−ｃの平均値を補償するために、または、その平均値の減らされた量を有するフィルタ処理したデータ信号１８ａ−ｃを得るために、平均値を含むことができる。あるいは、データ信号１６ａ−ｃが平均値を含むか含まないにかかわらず、基準信号１８ａ−ｃは、平均値を含むことができるか、含むことができない。平均値の無い基準信号２６ａ−ｃの構成は、アナログフロントエンド、すなわちデジタル／アナログ変換器（ＤＡＣ）および／またはアナログ‐デジタル変換器（ＡＤＣ）のような要素の結果として生じる出力信号１２の改良された処理性を可能にする。これは、重要な設計基準であってもよい。
【００４０】
特に、基準信号２６ａ−ｃは、プリアンブルとも呼ばれる。そのとき、プリアンブルは、それぞれデータ信号１６ａ、１６ｂおよび１６ｃのブロックの前に配置されるか、または、それらに追加される。追加した基準信号１６ａ−ｃは、前に配置された信号に対して、等しく、または、同等に、データ信号１６ａ−ｃの後続のブロックに作用する。プリアンブルは、連続データストリーム（出力信号１２）のそれぞれのデータブロック（フレーム）の制限する標識として使われうる。これは、例えば並列化されたデータ処理チェーンに対して、標識がこれらのフレームを同期化させるために受信機において用いられることを可能にする。システムに広がる周知のプリアンブルは、その後シームレスに連続転送において互いに適合する入力データを独立して処理こと、すなわち、あたかも単一の連続チェーンにおいて処理されるように現れることを可能にする。このことにより、送信機と受信機との間の通信リンクは、例えば送受信機側の並列化の同期および／またはトレーニングのために、非常に能率的に使用されうる「管理データ」の最小の負荷だけを有する高いペイロード・データ負荷を転送することができる。
【００４１】
異なるデータソースのデータが、ＦＥＣブロック・サイズの倍数単位で送信されるとき、ペイロード・データ負荷は増加しうる、または、最大化しうる。すなわち、ＦＥＣブロックのペイロード・データ負荷は完全に利用される。フィルタ構造１４ａ−ｃまたは１４´ａ−ｃの並列したデータ処理の独立のために、独立データソースが扱われる。データソースは、時間から独立しうる。データソースの入って来るデータストリーム（ソース信号３４ｃ−ｃ）は、連続方法で、あるいは、不連続な方法で構成されうる。連続ストリームの構成は、連続化された信号処理の後に、すなわち、マルチプレクサ２２によって、発生することができる。従来技術とは対照的に、連続転送のためのデータは、再構成（多重化）されて、それから、前の実施の形態のため、転送のための信号処理が、データストリームのサブセットに、別の独立して操作する信号処理チェーンと並列に起こる。そして、連続リンクのためのデータを再構成することが、フィルタ構造１４ａ−ｃまたは１４´ａ−ｃの処理の後に起こりうる。信号処理の後に対する「多重化操作」のこのシフトにもかかわらず、送信シーケンス（出力信号１２）は、単一の連続的に処理された信号としてチャンネルに現れる。このように、実施の形態は、ペイロード・データの最大の調和を利用することを可能にする。
【００４２】
図３は、例えば、送信手段１０または２０のＩＩＲフィルタ２８ａ、２８ｂまたは２８ｃとして、配列されうるフィードバックフィルタ３０の概略ブロック回路図を示す。経時的な一連の信号部分、または、拡張したデータ信号２７およびフィルタ処理したデータ信号１８は、時間軸ｔによって表される。拡張したデータ信号２７は、図１Ｂに関する記載によると、データ信号１６の前または後に配置された基準信号２６−１および２６−２を含む。データ信号１６の別のブロック（割り当られた基準信号を有する）は、基準信号２６−２（プリアンブル）に続くことができる。フィードバックフィルタ３０は、拡張したデータ信号２７の１つの信号部分をそれぞれフィルタ処理するように構成された、複数（すなわち、２つ、３つ以上）のＩＩＲ３６ａ−ｃを含む。それは、拡張したデータ信号２７が、ＩＩＲフィルタ３６ａ−ｃの並列化された構造によってフィルタ処理されることを意味する。
【００４３】
ＩＩＲフィルタ３６ａ−ｃは、それぞれ、拡張したデータ信号２７の各々の信号セクション３８ａ、３８ｂおよび３８ｃをフィルタ処理するように構成され、ＴＨＰフィルタとして実施されることができる。信号部分３８ａおよび３８ｂは、重なり合う部分４２において重複する。それは、拡張したデータ信号２７の重なり合う部分４２が、ＩＩＲフィルタ３６ｂによって信号部分３８ｂの始めをフィルタ処理するのと同様に、ＩＩＲフィルタ３６ａによって信号部分３８ａの終わりをフィルタ処理することを意味する。重なり合う部分４２は、２つのそれぞれの後続の信号部分３８ａ−ｃの間に配置される。
【００４４】
前の信号部分のフィードバックまで、特定の時間期間の前の信号波形に依存するそれぞれのＩＩＲフィルタ３６ａ−ｃのシステム応答が、ごくわずかな部分に減るので、ＩＩＲフィルタ３６ａ−ｃのそれぞれ、フィルタ処理した信号部分４４ａ、４４ｂまたは４４ｃは、前の信号構成要素にも依存している。これは、それぞれ、最初のデータ・シーケンス４６ａ、４６ｂおよび４６ｃを含むフィルタ処理した信号部分４４ａ−ｃの中に結果として生じうる。それは、非定常状態（または、それぞれの拡張したデータ信号２７の現在フィルタされなかったブロックによって影響される状態）のフィルタによってフィルタ処理された。非定常状態とは、仮に拡張したデータ信号２７が単一のＩＩＲフィルタによって連続的にフィルタ処理される場合、得られるだろう理論的な状態を呼ぶ。いくつかのサブフィルタ３６ａ−ｃへの一つのＩＩＲフィルタの並列化に基づいて、フィルタ３６ａ−ｃは拡張したデータ信号２７の信号波形によって影響されない。それはそれぞれの信号部分３８ａ、３８ｂまたは３８ｃの前に、そして、従って、信号部分３８ａ−ｃおよび部分４６ａ−ｃの信号部分４４ａ−ｃの初めに非定常状態のこの考慮において時間的に配置される。これらの非定常状態において、フィルタのシステム応答は、フィルタ処理した基準信号２６−１´のようなこのデータが「無効である」とみなされうるように、全てのデータブロックをフィルタ処理する単一のフィルタのシステム応答から重要な程度に異なる。信号形成器５２は、無効であるとみなされるデータ４６ａ−ｃ、および、その結果、フィルタ処理したデータ信号１８が示された状態のこのフィルタ応答を含まないように、プリアンブル２６−１に応答してフィルタ応答も取り除くように構成される。
【００４５】
簡単に言うと、重なり合う部分４２のデータは、ＩＩＲフィルタ３６ａによって正しくフィルタ処理され、ＩＩＲフィルタ３６ｂによって誤ってフィルタ処理されて、定常状態を得るために、トレーニング・シーケンスとしてＩＩＲフィルタ３６ｂのために使われる。それぞれのトレーニング・シーケンスのフィルタ３６ａ−ｃのシステム応答は、無効なデータと考えられ、信号形成器５２によって取り除かれる。
【００４６】
ＩＩＲフィルタ３６ａ−ｃは、重なり合う部分４２が、それぞれのＩＩＲフィルタ３６ａ、３６ｂまたは３６ｃが定常状態に達するために要求する長さに少なくとも対応する長さを含むように構成される。これは、あたかも拡張したデータ信号２７が単一のＩＩＲフィルタによってフィルタ処理されるように、フィルタ処理した信号部分４４ａ−ｃが、許容範囲の部分４８ａ−ｃにおいて、同じであるように、重なり合う部分４２の後、それぞれのＩＩＲフィルタ３６ａ−ｃが、拡張したデータ信号２７の前の信号部分によって影響されることを意味する。部分４８ａ−ｃは、部分のフィルタ処理したデータ信号１８を形成する。
【００４７】
フィードバックフィルタ構造３０は、フィルタ処理したデータ信号１８を得るために、例えば、経時的な連続した方法で、フィルタ処理した信号部分４４ａ−ｃを結合するように構成される信号形成器５２を含む。信号形成器５２は、無効（すなわち重なり合う部分４２に割り当てられた重なり合うシーケンス４６ａ−ｃ）と考えられるデータ・シーケンスを取り除いて、信号部分４８ａ−ｃを接合するように構成される。これは、フィルタ処理したデータ信号１８が、単に定常状態のフィルタによって得られたこの種の信号または信号シーケンスを含むだけであることを可能にする。
【００４８】
プリアンブルが、拡張したデータ信号２７の数ブロックにわたって変わらないとき、プリアンブル２６−２は、出力信号１８のフィルタ処理したブロックの中に転送されることができる。あるいは、または、加えて、信号形成器５２は、フィルタ処理した出力信号１８の前のプリアンブル２６−１に基づいて、定常状態のＩＩＲフィルタ３６ａのシステム応答を配置するか、または、例えば、シフトする操作等によって異なる予め決められた場所に同じものを挿入するように構成されることができる。プリアンブル２６−１または２６−２がシステムに広く周知であり、ＩＩＲフィルタ３６ａの係数と同様にフィルタ構造も周知であるので、プリアンブル２６−１に応答するＩＩＲフィルタ３６ａのシステム応答は算出されうる。
【００４９】
あるいは、または、加えて、信号形成器５２または算出手段３５のような別の算出手段は、ＩＩＲフィルタ３６ａがプリアンブル２６−１をフィルタ処理するとき得られる（定常）状態にＩＩＲフィルタ３６ａを調整するように構成されうる。ＩＩＲフィルタ３６ａは、プリアンブル２６−１を含まない範囲（短くなった信号部分３８ａ）に信号部分３８ａをフィルタ処理するように構成されうる。簡単に言うと、すべてのパラメータ（信号およびフィルタ構造）が周知であるので、フィルタ３６ａのシステム応答は、プリアンブル２６−１に応答して統合されることができる。これは、対応するエネルギーが節約され、フィルタ処理による電力散逸が回避されるように、プリアンブル２６−１をフィルタ処理する（算出する）必要がないように、フィルタ３６ａを使用可能にする。
【００５０】
重なり合う部分４２の長さは、拡張したデータ信号２７のシンボル数、および／または、そのビット数、および／または、フィルタのフィルタ長さ（フィルタ・タップおよび／またはフィードバック経路の数）をいう。重なり合う部分４２の長さは、それが、ＩＩＲフィルタ３６ａ−ｃのメモリ深さまたは係数の数より長い（トレーニング）長さを含むように、選択されうる。重なり合う部分４２の増加は、並列化によって得られたＩＩＲエラーの減少に導く。十分に大きい重なり、すなわちトレーニング・シーケンスおよび重なり合う部分４２の長さによって、この種のエラーは、受け入れられ、無視できる値、例えば、転送のノイズまたはシステムの量子化より低い値まで減少することができる。
【００５１】
一方、重なり合う部分４２の長さの増大は、時間単位当たりのフィルタ３６ａ−ｃごとの使用可能でない（有効な）出力データに導き、このことにより、同じく、フィルタ処理したデータ信号１８のブロックを算出するための時間を維持するために、より多くの並列のフィルタ３６ａ−ｃを強制する。このように、並列化のエラーを減らすことと実施の複雑さとの間の釣合いが、提供されうる。
【００５２】
ＩＩＲフィルタ２８ａ−ｃが、送信手段１０および／または２０でＴＨＰフィルタとして実施されるとき、ＩＩＲフィルタ３６ａ−ｃはそれらの全部または一部でＴＨＰフィルタとして実施もされうる。一方、ＩＩＲフィルタ２８ａ−ｃは、フィルタ構造に関して好ましくは等しく構成される。
【００５３】
図１および図２にて図示したように、送信手段１０および２０の信号処理チェーンの並列化と比較して、ＩＩＲフィルタ３０は、フィルタ自身の並列化された構造を含む。送信手段１０および２０の並列化は、外部の並列化または並列化レベルＩと呼ばれうる。一方で、個々のＩＩＲフィルタの並列化は、内部並列化または並列化レベルＩＩと呼ばれうる。このように、フィルタ処理したデータ信号１８の得られたデータ長さは、拡張したデータ信号２７に関して不変にできる。基準信号２６−１（プリアンブル）は、重なり合う部分４２の長さに対応する長さを含みうる。
【００５４】
内部並列化は、それぞれの拡張したデータ信号の速く、効果的なフィルタ処理を可能にする。同じフィルタ品質を有するとき、個別の（サブ）フィルタ３６ａ−ｃは、非並列化されたパイプライン処理・フィルタ構造と比較して低い複雑さ（より少ないフィルタ係数または算出操作）を含みうる。
【００５５】
フィルタ構造３０は、拡張したデータ信号２７がフィルタ処理されるように記載されるけれども、他の信号は、フィルタ構造３０に適用されうる。すなわち、後述するように、例えば、受信手段から受信した信号をフィルタ処理されうる。
【００５６】
フィルタ構造３０に関して記載された並列化の概念は、ＦＩＲフィルタ（フィードフォワードフィルタ）にも適用できる。これらは、その後得られたフィルタ処理したサブ信号を結合して、モノリシック信号を得るために、重なり合う部分４２および／または基準信号２６−１および／または２６−２によって、定常状態（トレーニングされた）にもたらされる。
【００５７】
換言すれば、（フィードバックの記憶のため）ＩＩＲにおける系統的に常に存在するエラーは、例えば、ＴＨＰのメモリ深さ／係数の数より長く、より長い重なり合う／トレーニング・シーケンス４２によって転送システムで受け入れられる値に減少する。トレーニング長さの正しい選択に関して、エラー値は、システムの転送または量子化によるノイズより低く、このように、非並列化されたけれども、量子化されたフィルタと比較して、実際にフィルタの正確さを制限しない。この採用された方法（それは、メモリ・トレイン・セイブ法（Ｍｅｍｏｒｙ−Ｔｒａｉｎ−Ｓａｖｅ法）と呼ばれることもありえる）によって、並列化されたＩＩＲ３０のインパルス応答は、結合して算出した信号として再び現れる。前もって第１のフィルタ要素にゼロを供給する代わりに、ＦＩＲフィルタのために知られているオーバーラップ・セイブ法（Ｏｖｅｒｌａｐ−Ｓａｖｅ法）と同様に、メモリ・トレイン・セイブ法において、トレーニング・シーケンスは、始めと終わり（すなわち、内部並列化レベルＩＩの最初のおよび最後のフィルタ）でのシステムに広がる周知のプリアンブルである。その結果、外部並列化レベルＩのデータセグメントは結合もされ、全システムは結合して算出した波形として現れる。フィルタ処理しているプリアンブルを算出することは、最初のフィルタ要素（ＩＩＲフィルタ３６ａ）を実際に必要としない。ＩＩＲ／ＴＨＰフィルタのメモリを、プリアンブルを算出することによって得られた値にリセットすることは起こりうる。これは、フィルタのより少ない電力散逸を結果として生じる。
【００５８】
図４は、送信手段によって送信される出力信号５４を受信するための受信手段４０の概略ブロック回路図を示す。例えば、出力信号５４は、送信手段１０または２０の出力信号１２であってもよい。それは、有線またはラジオ媒体などの転送媒体を介して受信される。あるいは、出力信号１２が、あたかも、上記のように、単一の信号処理チェーン（従来技術）によって算出されるかのように現れるので、出力信号５４は、従来技術による送信手段とは異なる出力信号などであってもよい。出力信号１２は、付加的な基準信号を含むにもかかわらず、これらは、データブロックの周期的に反復するヘッダとも考慮されうる、および／または、抽出または無視されうる。
【００５９】
受信手段４０は、デマルチプレクサ５６および２つ以上の受信構造５８ａ−ｃを含む。例えば、３つの受信構造５８ａ−ｃは、図４において例示される。その一方で、それは、受信手段４０がいくつかの受信構造も含みうる、受信構造５８ｂと５８ｃとの間に点によって示される。あるいは、受信手段４０は、単に２つの受信構造を含みうるのみである。
【００６０】
デマルチプレクサ５６は、それぞれ、各受信構造５８ａ−ｃのために、または、データが進められるデータシンクのために、受信信号６２ａ、６２ｂおよび６２ｃを生成するように構成される。例えば、受信構造５８ａ−ｃは、データシンク、すなわち、データの受信機またはプロセッサに割り当てられる。その結果、デマルチプレクサ５６は、例えば、出力信号５４をそれぞれのデータシンクに割り当てられる受信信号６２ａ−ｃに分割するように構成される。
【００６１】
受信構造５８ａ−ｃの並列化された配列は、それぞれの受信信号６２ａ−ｃの並列化された復号化、および／または、同等化を可能にする。これは、使用されたフィルタの高いデータ情報量および低い複雑さを可能にする。特に、受信信号６２ａ−ｃは、同等化され、および／または、独立しておよび／または互いから異なって復号化されうる。
【００６２】
受信構造５８ａ−ｃは各々、それぞれ、受信信号６２ａ、６２ｂおよび６２ｃを同等化するために、同等化フィルタ６４ａ、６４ｂおよび６４ｃを含む。同等化フィルタ６４ａ、６４ｂおよび／または６４ｃは、例えば、前方へ指向した同等化（Ｆｅｅｄ  Ｆｏｒｗａｒｄ  Ｅｑｕａｌｉｚｅｒ − ＦＦＥ）として実施されることができる。
【００６３】
この種の方法で得られた同等化された受信信号６６ａ、６６ｂおよび６６ｃは、それぞれ、分離器６８ａ、６８ｂおよび６８ｃによって受信される。分離器６８ａ、６８ｂおよび６８ｃは、おそらく、すなわち、検出して評価するために、それぞれ、基準信号７２ａ、７２ｂおよび７２ｃを分離するように、または、同等化された受信信号６６ａ−ｃから基準信号７２ａ−ｃを削除するように構成される。例えば、基準信号７２ａ−ｃは、基準信号２６ａ−ｃであってもよい。例えば、分離器６８ａ−ｃは、同等化された受信信号６６ａ−ｃのデータブロックの始まりまたは開始を決定するように構成されうる。例えば、それぞれの基準信号７２ａ−ｃの内容は、基準信号を有する同等化された受信信号６６ａ−ｃの相互相関のような比較操作に基づいて、後者が検出されうるように、分離器６８ａ−ｃに知られる。１つまたはいくつかの分離器６８ａ−ｃは、基準信号が受信される又は含まれる出力信号１２の場所に関して、デマルチプレクサ５６が、１つまたはいくつかの分離器６８ａ−ｃから情報を受信するように、デマルチプレクサ５６に結合することができる。マルチプレクサ５６は、この情報に基づいて、出力信号１２の受信信号６６ａ−ｃへの分割に、すなわち、受信信号６６ａ−ｃを（正しく）同期させるように影響するように構成されうる。
【００６４】
実施の形態によれば、それぞれの分離器７２ａ−ｃの同等化された受信信号６６ａ−ｃのデータブロック・サイズに関する情報は、分離器７２ａ−ｃが、同等化された受信信号６６ａ−ｃの２つの基準信号間の時間測定に基づいて、周波数オフセットに関して評価を決定しうるように、知られる。例えば、これは、見つけた基準信号（プリアンブル）の距離（例えばシンボル・クロックにおいて）を点検する制御によってされることができる。分離器６８ａ−ｃは、出力信号５４および／または受信信号６６ａ−ｃ上に、受信機のシンボル・クロックの周波数同期および位相同期を実行するように更に構成されうる。この目的のために、分離器６８ａ−ｃは、同期エラー検出（タイミング・エラー検出器）のために、対応するフィルタを含むことができる。あるいは、または、加えて、受信構造５８ａ−ｃの分離器６８ａ−ｃは、それぞれ、同等化された受信信号６６ａ、６６ｂおよび６６ｃからそれぞれの基準信号７２ａ−ｃを削除して、および／または、基準信号７２ａ−ｃを、前の情報を決定するための更なる算出手段に提供するように構成されうる。
【００６５】
あるいは、粗いおよび微細な周波数同期および位相同期は、グローバルにこの作業を扱う１つの分離器だけに含まれ、すなわち、実行されることができる。別の実施の形態によれば、この機能は、少量の電力を消費するためにデータのサブセットを評価するだけである同等化フィルタおよび分離器によって、付加的な並列経路において行われる。
【００６６】
簡単に言うと、分離器６８ａ−ｃまたは算出手段は、それぞれの受信信号の基準情報の時間的間隔を決定して、時間的距離に基づいて位相訂正情報を決定する、または、基準情報７２ａ−ｃを算出手段に提供するように構成されうる。それは、位相訂正情報と同様に時間的距離の対応する決定を実行する。
【００６７】
分離器６８ａ、６８ｂおよび６８ｃはそれぞれ、受信構造５８ａ、５８ｂおよび５８ｃのそれぞれの算出手段７６ａ、７６ｂおよび７６ｃに、それぞれ、基準信号７２ａ、７２ｂおよび７２ｃから分離された、同等化された受信信号６６ａ、６６ｂおよび６６ｃまたはそのバージョンに対応する、出力信号７４ａ、７４ｂおよび７４ｃを提供するように構成される。算出手段７６ａ−ｃは、信号７４ａ−ｃに含まれた冗長情報に基づいて、例えば、送信手段１０または２０のＦＥＣに基づいて、エラー訂正を行って、１またはいくつかのデータシンクに送られることができるデータ信号７８ａ−ｃを提供するように構成される。
【００６８】
このように、受信手段４０は、転送システムの受信構造の並列化を可能にする。
【００６９】
図５は、別の実施の形態に従って受信手段５０の概略ブロック回路図を示す。受信手段４０と比較して、受信手段５０は、修正された受信構造５８´ａ−ｃにおいて、それぞれ、同等化フィルタ８２ａ、８２ｂおよび８２ｃと、分離器６８ａ、６８ｂおよび、６８ｃとを含む。同等化フィルタ８２ａ、８２ｂおよび８２ｃは、それぞれ決定フィードバック・イコライザ（ＤＦＥ）フィルタとして実施されて、それぞれＦＩＲフィルタとして実施される同等化フィルタ６４ａ、６４ｂおよび６４ｃと、それぞれ分離器６８ａ、６８ｂ及び６８ｃとの間に配置される。ＤＦＥフィルタ８２ａ−ｃは、ＩＩＲ構造を含む。ＤＦＥフィルタ８２ａ−ｃは、図３のＩＩＲフィルタ３０に対して記載されたように、並列化されたＩＩＲとして実施される。すなわち、ＤＦＥフィルタ８２ａ−ｃは、並列化された複数の（サブ）ＩＩＲフィルタ３６ａ−ｃを含む。ＤＦＥフィルタ８２ａ−ｃは、同等化した信号６６ａ、６６ｂまたは６６ｃをフィルタ処理して、それぞれ、対応してフィルタ処理して同等化された信号８４ａ、８４ｂおよび８４ｃを出力して、それぞれ、信号８４ａ、８４ｂおよび８４ｃを分離器６８ａ、６８ｂおよび、６８ｃに提供するするように構成される。受信構造５８´ａ−ｃは、付加的な同等化によって影響されるデータ信号７８ａ−ｃと比較して修正されたデータ信号７８´ａ−ｃを出力するように構成される。
【００７０】
ＤＦＥフィルタ８２ａ−ｃの付加的な配列は、出力信号５４が受信される転送チャンネルの時間変化する特徴への適応を可能にする。これらのＩＩＲフィルタの並列化レベルＩＩによる並列化は、並列化されたフィルタ操作の高い数を許す。
【００７１】
図６は、送信手段２０および受信手段４０を含む転送システム６０の概略ブロック回路図を示す。あるいは、転送システム６０は、送信手段１０および／または受信手段５０を含むこともできる。転送システム６０は、出力信号が対応する信号電力によって送信されうるように、出力信号１２をアナログ信号に変換するように構成したデジタル−アナログ変換器（Ｄ／Ａ）８６を更に含む。転送システム６０は、転送チャンネル８８と、転送チャンネル８８を介して転送された出力信号１２を受信して、更なる処理のために出力信号１２をデジタル化するように構成したアナログ−デジタル変換器（Ａ／Ｄ）９２と、を含む。
【００７２】
送信手段２０は、データソースの第１の数ｎを含む。受信手段４０は、データシンクの第２の数ｍを含む。第１の数ｎおよび第２の数ｍは、それぞれ、２以上の値を含み、同じ値から成りうる。これは、例えば、データソース９４ａ−ｃが、それぞれ、ソース信号３４ａ、３４ｂおよび３４ｃを提供するかまたは生成することを意味する。それは、１：１接続として記載もされうるデータシンク９６ａ−ｃに割り当てられる。あるいは、データソース信号３４ａ、３４ｂおよび／または３４ｃは、ｎ＜ｍの数を許し、１：ｘ接続として呼ばれることができる、少なくとも２つのデータシンク９６ａ、９６ｂおよび９６ｃに割り当てられることができる。あるいは、または、追加して、いくつかのデータソース９４ａ−ｃは、それぞれに割り当てられたデータストリーム３４ａ−ｃを、データシンク９６ａ−ｃにそれぞれ提供し、ｎ＞ｍの数を可能にすることができる。それは、ｘ：１接続として記載もされうる。さらにまた、ｎがｍと等しくないｎ：ｍ（例えば３：２または２：３）接続のようなデータ転送の混合形が、可能である。例えば、これは、データソースまたはデータシンクの構成のために、しかし、単に情報量を算出する同じことに対して異なる並列化のためにも起こりうる。換言すれば、転送システム６０において、チャンネル符号化およびプレ歪は、多重化連続データストリームの中で起こらない、しかし、データのフレーミング化は、ブロック的な復号化のための受信機の中のデータを正しく割り当てるために、マルチプレクサの前に既に実行される。入れ子にされた並列化は、データ処理において使用される。ＦＥＣブロックでの外部並列化レベルＩおよびＦＥＣブロックの各々の中の内部並列化レベルＩＩが存在する。
【００７３】
図７は、送信手段２０と比較して修正された送信手段２０´と、受信手段４０と比較して修正された受信は４０´を含んでいる転送システム７０の概略ブロック回路図を示す。送信手段２０´は、Ｄ／Ａコンバータ８６を含む。送信手段２０と比較して、送信手段２０´は、フィルタ構造１４´´ａ−ｃが各々、それぞれの基準信号２６ａ−ｃを格納するかまたは生成して、それぞれの結合器２４ａ−ｃに基準信号２６ａ−ｃを提供するように構成した信号メモリ９８ａ−ｃを含むような方法で更に修正される。結合器２４ａ−ｃは、基準信号２６ａ−ｃを拡張したデータ信号に挿入する前に、基準信号２６ａ−ｃを拡大・縮小するように構成される。信号メモリ９８ａ−ｃは、ＲＡＭ、ＲＯＭ、（Ｅ）ＥＰＲＯＭ、フラッシュ等のようないかなる揮発性または不揮発性メモリでも可能である。あるいは、信号メモリ９８ａ−ｃの代わりに、信号発生器は、基準信号２６ａ−ｃを生成するように調整されうる。
【００７４】
フィルタ構造１４´´ａ−ｃは、各々更に、それぞれの冗長ブロック３２ａ−ｃとそれぞれの結合器２４ａ−ｃとの間に配置され、変調度、例えば、周波数および／または位相および／または振幅の変調によってデータ信号１６ａ−ｃを変調するように構成された変調器１０２ａ−ｃを含む。例えば、１つまたはいくつかの変調器１０２ａ−ｃは、２、３、４、５、６、７、８またはより大きいレベルの変調度を有するＰＡＭまたはＰＣＭで、それぞれのデータ信号１６ａ−ｃを変調するように構成されうる。それぞれの基準信号１６ａ−ｃは、基準信号２６ａ−ｃおよびデータ信号１６ａ−ｃに関して、出力信号１２の増加した干渉信頼性を得るために、変調器１０２ａ−ｃの変調度より低い変調度によって、それぞれの信号メモリ９８ａ−ｃから得られることができる。
【００７５】
受信手段４０´は、Ａ／Ｄコンバータ９２を含む。受信構造５８および５８´と比較して修正される受信手段４０´の受信構造５８´´ａ−ｃは、変調器１０２ａ−ｃの変調度または変調方法に基づいて同等化された信号６６ａ−ｃを復調するように構成された復調器１０４ａ、１０４ｂおよび１０４ｃをそれぞれ含む。復調器１０４ａ−ｃは、分離器６８ａ−ｃに組み込まれるまたは、それらを含む、または、置き換えることができる。
【００７６】
受信構造４０´は、Ａ／Ｄコンバータ９２によって得られたデジタル化された出力信号、すなわち、フィルタ処理した形式の基準信号を含んでいる出力信号のデータ・シーケンスの相互相関によって基準信号を決定するように構成されたクロス相関器１０６を更に含む。相互相関の結果は、例えば、デジタル信号または電圧信号または電流信号において提供されうる。それらの振幅は、受信して堆積した（予想した）基準信号の相関（通信）の測定値を示す。クロス相関器１０６は、デマルチプレクサ５６に、出力信号１２の中の基準信号の位置に関して情報を供給するように構成される。その結果、デマルチプレクサ５６によって、受信信号６２ａ−ｃへの出力信号１２の、または、基準信号の正しい分割およびフィルタバンク（受信構造５８´´ａ−ｃを受信する）に対するＦＥＣブロックが実行され、および／または、誤った分割は訂正されうる。この分割は、ブロック同期化またはフレーム同期化と呼ばれる。この場合、クロス相関器１０６は、時間エラーを引き出すために、フィルタ６４および／または分離フィルタのコピーを含むことができる。
【００７７】
受信構造４０´は、（周知または堆積した）基準信号と受信した基準信号とを互いに比較して、堆積した基準信号に関して受信した基準信号の時間オフセット（タイミング・エラー）を決定するように構成されたタイミング・エラー検出器１０８（ＴＥＤ）を更に含む。例えば、タイミング・エラー検出器１０８は、同等化ベースのＴＥＤとして実施し、および／または、ミューラー−ミューラー・アルゴリズムを実施し、例えば、デジタル信号またはアナログ信号においてタイミング・オフセットに関して情報を出力するように構成される。タイミング・エラー検出器１０８は、タイミング・エラーを引き出すために、フィルタ６４および／または分離フィルタのコピーを含むことができる。
【００７８】
受信構造４０´は、出力信号１２の周波数および／または位相を、決定および／または監視するための手段１１２を更に含む。手段１１２は、タイミング・エラー検出器１０８およびクロス相関器１０６によって得られた情報に基づいて、Ａ／Ｄコンバータ９２のためのサンプリング周波数および／またはサンプリング位相に関して補正値を決定し、出力信号１２に関して、Ａ／Ｄコンバータ９２の同期を得ておよび／または増加させるために、補正値によってＡ／Ｄコンバータ９２を調整するように構成される。
【００７９】
クロス相関器１０６の情報は、送信機２０´または転送システム７０に対して、受信機４０´の周波数および／または位相（Ａ／Ｄコンバータ９２の同期）の訂正のより粗い調整のために役に立つ。そして、タイミング・エラー検出器１０８の値は、同じもののより微細な調整のために役に立つ。
【００８０】
ＦＦＥブロック（同等化）６４ａ−ｃは、ＴＨＰフィルタ２８ａ−ｃの中のモジュロ演算の手段によってフィルタ処理されたデータ信号１６ａ−ｃの正しい復調を可能にするモジュロ演算を含む。簡単に言うと、フィルタ処理した基準信号を有するセグメントが最初である受信データが、ＦＩＲ／ＦＦＥに入る。ＴＨＰが送信機で作動中のとき、ＴＨＰである送信機はおそらく常にモジュロ演算を行う。モジュロ演算は、好ましくは、または、おそらく強制的に、復調の前に、そして、受信機のＦＦＥの後に、算出される。受信機の同期において、クロス相関器１０６（Ｘｃｏｒｒ）は、最初にプリアンブル（基準シーケンス）を捜す。これは、全てのデータストリームで起こる必要はなく、距離において記録される「スナップショット」において実行されることもできる。これは、クロス相関器の処理の減少した速度要件を可能にする。例えば、クロス相関器１０６は、時間上（すなわち、例えば、２０〜１００個のスナップショットのためのこれらの値の歴史）プリアンブルの決定された位置および相関ピークの高さのような情報を提供する。現在のプリアンブルの位置は、フィルタバンクに正しくデータブロック（プリアンブル＋ＦＥＣブロック）を分割するために、デマルチプレクサ５６に役に立つ。
【００８１】
受信機クロックは、送信機２０´のボー（ｂａｕｄ）速度に好ましくは等しく、すなわち、シンボル毎に１つのサンプリング値が存在する。周波数位相コントローラ（装置）１１２によるオーバーサンプリングおよびその制御（例えばシンボル毎の２つのサンプリング値）、そして、内挿フィルタを通るデジタル同期は、増加した精度を得るために可能であるが、高い目標とされたクロック速度で消費する（おそらく極めて）リソースである。
【００８２】
あるいは、出力信号１２の周波数および／または位相の、決定および／または制御のための、クロス相関器１０６および／またはタイミング・エラー検出器１０８および／または装置１１２の操作は、分離器６８ｂによって、完全に又は部分的に実施されうる。
【００８３】
内部並列化ステージＩＩのために、補償フィルタ（同等化フィルタ）および変調器１０２ａ−ｃ、または、結合器２４ａ−ｃおよび復調器１０４ａ−ｃ、または、分離器６８ａ−ｃが、並列化される。プリアンブル（基準信号）は、また、送信機での信号処理を通過して、受信部分の並列化された補償フィルタのトレーニングのために転送される。最も簡素な場合において、マルチプレクサおよびデマルチプレクサは、「ラウンド・ロビン（Ｒｏｕｎｄ  Ｒｏｂｉｎ）」に類似の方法で操作することができる。すなわち、フレームは、各データソースから後続して送信される。そして、フレームは、受信機のデータシンクに連続して分割される。あるいは、短い情報分野は、例えば、データソースのＩＤおよび／またはデータシンクのＩＤおよび／または連続フレーム番号および／またはおそらく時間スタンプを含むプリアンブルに付加される。このようにして、いかなるデータソースからのフレームも、必要に応じて送信機で送信され、受信機の正しいデータシンクに容易に割り当てられることができる。
【００８４】
送信機側のＴＨＰフィルタおよび受信機側のＦＦＥの同等化構造は、非常に高いデータ情報量のために効率的に行うことができる。
【００８５】
上記の実施の形態は、特に、並列化されたデジタル・データ処理と同様にデジタルフィルタ処理を使用して、高速データ転送において、ベース帯域転送のための装置の応用を可能にする。独立したデータソースの信号は、並列に算出され、簡単な復号化を可能にしながら、モノリシック的に処理された波形として出力信号に現れる。
【００８６】
プリアンブル、すなわち基準信号は、例えば、それぞれのＦＥＣブロックに追加され、および／または、ＦＥＣ符号器（冗長ブロック３２ａ−ｃ）の後の送信機のＦＥＣブロックの前に配置される。図３に説明したように、前に配置されたプリアンブルは、フィルタからのフィルタ処理した信号の終わりで出力してもよい。
【００８７】
プリアンブルが、並列化（並列化レベルＩ）を可能にするためにＴＨＰ（サブフィルタ）のためのトレーニング・シーケンスとして役立つために、送信機側に使われることができる。プリアンブルは、並列化を可能にするために、ＦＩＲフィルタ（同等化６４ａ−ｃ）のためのトレーニング・シーケンスとして更に役立つことができる。プリアンブルは、ＦＥＣ（エラー訂正７６ａ−ｃ）のためのブロック始まりまたはブロック終わりの標識として決定されるために更に用いられる。ブロック始まりは、周知のプリアンブルを有する相関を通して見付けられうる。見付けられたプリアンブルのタイミング距離（おそらくシンボル・クロックにおいて）を確認することは、粗い周波数オフセット評価のために使用されうる。更に、プリアンブルが、周波数および位相の微細な同期のために使われることができる。この場合、タイミング・エラー検出器は、より正確な制御のための特別なフィルタとして用いられることができる。
【００８８】
記載された用途は、徹底的なものでない。異なる用途は、プリアンブルの長さに関して、異なる要件につながることができる。比較的長いプリアンブルが、クロス相関によって強い算出を可能にするために、ブロック始まり、またはブロック終わりを決定するために、および／または、粗い周波数同期のために必要とされる一方、システム実施が、単にＴＨＰブロック（並列化レベルＩＩ）の並列化、または、位相および／または周波数の微細な同期、または、ＦＦＥブロック（６４ａ−ｃ）の並列化に基づくだけである場合、プリアンブルの長さはますます減少する。実施は、互いに異なる転送チャンネル８８によって変化することができる。例えば、開始ブロックを検出するために、プリアンブルは、少なくとも３０個、または少なくとも４０個、または少なくとも５０個のシンボルの長さを有することができる。
【００８９】
前述の実施の形態は、また、ソフトウェア・ベースのフィルタとして理解されうる。並列化されたフィルタ構造および受信構造は、並列に稼働しているコアを多重計算することに基づいて行う。
【００９０】
いくつかの態様が、装置という文脈の中で記載された場合であっても、前記態様が、対応する方法の説明を表現することも理解される。その結果、装置のブロックまたは構成要素は、方法のステップに対応するとして、または、方法ステップの特徴として理解されうる。類推によって、態様は、それとともに記載されていたか、または、方法ステップもブロックに対応し、または装置に対応する詳細あるいは特性の説明を表す。方法ステップのいくつかまたは全ては、ハードウェア装置（または、ハードウェア装置を使用するとともに）、たとえば、マイクロプロセッサ、プログラム可能なコンピュータ、または電子回路によって実行されうる。いくつかの実施の形態において、最も重要な方法ステップのいくつかまたはいくらかは、この種の装置によって実行されうる。
【００９１】
特定の実現要求に応じて、本発明の実施の形態は、ハードウェアにおいて、または、ソフトウェアにおいて、実行される。その実現態様は、それぞれの方法が実行されるように、プログラミング可能なコンピュータ・システムと協働しうるか、または、協働する、そこに格納された電子的に読み込み可能な制御信号を有するデジタル記憶媒体、たとえば、フロッピー（登録商標）ディスク、ＤＶＤ、ブルーレイディスク（登録商標）、ＣＤ、ＲＯＭ、ＰＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ（登録商標）、またはフラッシュメモリ、ハードディスク、またはその他の磁気もしくは光メモリを使用して実行されうる。従って、デジタル記憶媒体は、コンピュータ読み込み可能でもよい。
【００９２】
通常、本発明の実施の形態は、プログラムコードを有するコンピュータ・プログラム製品として実施され、コンピュータ・プログラム製品がコンピュータ上で実行する場合、プログラムコードは、いくつかの方法を実行するために作動される。
【００９３】
他の実施の形態は、本明細書において記載された方法のいくつかを実行するためのコンピュータ・プログラムを含み、コンピュータ・プログラムが、機械可読キャリアに格納される。
【００９４】
換言すれば、従って、コンピュータ・プログラムがコンピュータ上で実行する場合、本発明の方法の実施の形態は、本明細書において記載された方法のいくつかを実行するためのプログラムコードを有するコンピュータ・プログラムである。データキャリア、またはデジタル記憶媒体、または記録媒体は、典型的に有形または揮発性である。
【００９５】
従って、本発明の方法の別の実施の形態は、本明細書において記載された方法のいくつかを実行するためのコンピュータ・プログラムを表しているデータストリームまたは信号のシーケンスである。たとえば、データストリームまたは信号のシーケンスは、データ通信接続、たとえば、インターネットを介して転送されるように構成される。
【００９６】
別の実施の形態は、本明細書において記載された方法のいくつかを実行するように構成され、または適応された処理手段、たとえば、コンピュータ、またはプログラミング可能な論理回路を含む。
【００９７】
別の実施の形態は、本明細書において記載された方法のいくつかを実行するためのコンピュータ・プログラムがインストールされたコンピュータを含む。
【００９８】
いくつかの実施の形態において、プログラミング可能な論理回路（たとえば、フィールド・プログラマブル・ゲートアレイ（ＦＰＧＡ：Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ））が、本明細書において記載されたいくつかまたは全ての機能を実行するために使用される。いくつかの実施の形態において、フィールド・プログラマブル・ゲートアレイは、本願明細書において記載された方法のいくつかを実行するために、マイクロプロセッサと協働しうる。一般に、いくつかの実施の形態において、方法は、いくつかのハードウェア装置によって実行される。前記ハードウェア装置は、コンピュータ・プロセッサ（ＣＰＵ）のようないくつかの一般的に適応できるハードウェアであるか、または、ＡＳＩＣのような方法に特有であるハードウェアである。
【００９９】
上述した実施の形態は、本発明の原則の例を表すだけである。本明細書で記載された装置および詳細の修正および変更は、他の当業者にとって明らかであるものと理解される。こういうわけで、本発明は、記述の手段および実施の形態の議論によって、本明細書において表された明細書の詳細な記載によりはむしろ、以下の請求項の範囲によってのみ制限されることが意図される。
【図１Ａ】
0006475330.tif 000002
【図１Ｂ】
0006475330.tif 000003
【図２】
0006475330.tif 000004
【図３】
0006475330.tif 000005
【図４】
0006475330.tif 000006
【図５】
0006475330.tif 000007
【図６】
0006475330.tif 000008
【図７】
0006475330.tif 000009
【図８】
0006475330.tif 000010