(57)【特許請求の範囲】
【請求項１】
ナノポア内の分子を分析するための装置であって、
電圧源、
リセット信号によって制御され、前記電圧源およびコンデンサを選択的に接続または切断するスイッチであって、ここで前記コンデンサは、膜に関連付けられたコンデンサを含むものである、
前記電圧源が前記コンデンサから切断された後、ナノポア全体の電圧の減衰率を決定する電圧測定回路、および、
ナノポア全体の電圧の前記決定された減衰率に基づいて、ナノポア内の分子を他の可能性のある分子から区別するプロセッサ、
を備え、
ここで、前記コンデンサは、電圧源がコンデンサに接続されたとき電圧源から受け取られた電荷を蓄積し、および前記コンデンサは、電圧源がコンデンサから切断されたとき膜内のナノポアを通じて放電されるものであり、
前記リセット信号は、リセット信号期間の少なくとも１／１０の部分の間、電圧源およびコンデンサを接続するように前記スイッチをオンにし、前記リセット信号期間の残りの部分の間、電圧源およびコンデンサを切断するように前記スイッチをオフにするデューティサイクルを有し、
前記電圧源がコンデンサから切断された後のナノポア全体の電圧の減衰率は、コンデンサおよびナノポアに関連付けられた抵抗に対応するＲＣ時定数によって特徴付けられ、
前記デューティサイクルは、ナノポア全体の電圧が所定の閾値より高く維持されるようにプロセッサによって決定され、ここで前記ナノポア全体の所定の閾値電圧は、分子をナノポア内に捕捉し、および前記分子をナノポア内に捕捉されたままに保つのに十分高いものである、
前記装置。
【請求項２】
前記コンデンサが、オンチップ作製されるコンデンサを含む、請求項１に記載の装置。
【請求項３】
前記ナノポアに関連付けられた抵抗が、ナノポア内の分子の化学構造に基づいて変化する、請求項１または２に記載の装置。
【請求項４】
前記電圧源が前記コンデンサから切断された後のナノポア全体の電圧の減衰率が、前記膜内のナノポアを通じたコンデンサの放電に対応する、請求項１〜３のいずれか１項に記載の装置。
【請求項５】
前記リセット信号期間が、ナノポア全体の単一の電圧減衰に対応する測定データが
サンプリングされるサンプリング期間である、請求項１〜４のいずれか１項に記載の装置。
【請求項６】
前記デューティサイクルが、ナノポア全体の電圧の減衰が所定の閾値に達するようにプロセッサによって決定され、前記所定の閾値が、前記ナノポア全体の前記電圧の減衰率を測定するアナログデジタル変換器（ＡＤＣ）で満足な信号対雑音比を維持するのに十分高い、請求項１〜５のいずれか１項に記載の装置。
【請求項７】
前記デューティサイクルが、システム内の電解質として用いられる塩溶液のタイプおよび前記塩溶液の濃度に基づいて、プロセッサによって決定される、請求項１〜６のいずれか１項に記載の装置。
【請求項８】
分子を分析する方法であって、
リセット信号によって制御されるスイッチを用いて、電圧源およびコンデンサを選択的に接続または切断するステップ、ここで前記コンデンサが、膜に関連付けられたコンデンサを含むものである、
前記電圧源が前記コンデンサに接続されたときコンデンサに電圧源から受け取られた電荷を蓄積するステップ、
前記電圧源が前記コンデンサから切断されたとき膜内のナノポアを通じてコンデンサを放電させるステップ、
プロセッサにより、リセット信号期間の少なくとも１／１０の部分の間、電圧源およびコンデンサを接続するように前記スイッチをオンにし、前記リセット信号期間の残りの部分の間、電圧源およびコンデンサを切断するように前記スイッチをオフにする、前記リセット信号のデューティサイクルを決定するステップ、
前記電圧源が前記コンデンサから切断された後、電圧測定回路によって、ナノポア全体の電圧の減衰率を決定するステップ、および、
ナノポア全体の電圧の前記決定された減衰率に基づいて、プロセッサによって、ナノポア内の分子を他の可能性のある分子から区別するステップ、
を含み、
前記電圧源がコンデンサから切断された後のナノポア全体の電圧の減衰率は、コンデンサおよびナノポアに関連付けられた抵抗に対応するＲＣ時定数によって特徴付けられ、
前記デューティサイクルは、ナノポア全体の電圧が所定の閾値より高く維持されるようにプロセッサによって決定され、ここで前記ナノポア全体の所定の閾値電圧は、分子をナノポア内に捕捉し、および前記分子をナノポア内に捕捉されたままに保つのに十分高いものである、
前記方法。
【請求項９】
前記コンデンサが、オンチップ作製されるコンデンサを含む、請求項８に記載の方法。
【請求項１０】
前記電圧源が交流（ＡＣ）電圧を提供し、前記ナノポアを通るイオン流が非ファラデー性伝導を介する、請求項８または９に記載の方法。
【発明の詳細な説明】
【背景技術】
【０００１】
[0001]近年の半導体産業における超小型化の進歩によって、生物工学者は、従来の大きな検知ツールをますます小さいフォームファクタに、いわゆるバイオチップ上にパッケージングすることを始められるようになった。バイオチップをより頑丈に、効率的にかつ費用効果的にするバイオチップの技術を開発することが、望ましいであろう。
【発明の概要】
【課題を解決するための手段】
【０００２】
[0002]本発明の各種実施形態は、以下の詳細な説明および添付の図面において開示される。
【図面の簡単な説明】
【０００３】
【図１】[0003]ナノポアベースの配列決定チップ内のセル１００の一実施形態を示す図である。
【図２】[0004]ナノ−ＳＢＳ技術を用いてヌクレオチド配列決定を実行するセル２００の一実施形態を示す図である。
【図３】[0005]予め装填されたタグを用いたヌクレオチド配列決定を実行しようとしているセルの一実施形態を示す図である。
【図４】[0006]予め装填されたタグを用いた核酸配列決定のためのプロセス４００の一実施形態を示す図である。
【図５】[0007]ナノポアベースの配列決定チップのセル内の回路５００の一実施形態を示す図である。
【図６】[0008]ナノポアベースの配列決定チップのセル内の回路６００の一実施形態を示す図であり、ナノポア全体に印加される電圧は、ナノポアが特定の検出可能な状態にある期間にわたり変化するように構成可能である。
【図７Ａ】[0009]ナノポアベースの配列決定チップのセル内の回路７００の追加の実施形態を示す図であり、ナノポア全体に印加される電圧は、ナノポアが特定の検出可能な状態にある期間にわたり変化するように構成可能である。
【図７Ｂ】[0010]ナノポアベースの配列決定チップのセル内の回路７０１の追加の実施形態を示す図であり、ナノポア全体に印加される電圧は、ナノポアが特定の検出可能な状態にある期間にわたり変化するように構成可能である。
【図８】[0011]膜内に挿入されているナノポア内の分子を分析するプロセス８００の一実施形態を示す図である。
【図９】[0012]プロセス８００が実行され、３回繰り返される時間に対する、ナノポア全体に印加される電圧のプロットの一実施形態を示す図である。
【図１０】[0013]ナノポアが異なる状態にある時間に対する、ナノポア全体に印加される電圧のプロットの一実施形態を示す図である。
【図１１Ａ】[0014]スイッチを制御するのに用いられるリセット信号の一実施形態を示す図であり、スイッチは、電圧源をナノポアベースの配列決定チップのセル内の膜に接続し、または膜から切断し、膜に関連付けられたコンデンサが繰り返し充電および放電されるようにする。
【図１１Ｂ】[0015]図１１Ａのリセット信号に応答してナノポア全体に印加された電圧を時間の関数として示す図である。
【図１２Ａ】[0016]スイッチを制御するのに用いられるリセット信号の他の実施形態を示す図であり、スイッチは、電圧源をナノポアベースの配列決定チップのセル内の膜に接続し、または膜から切断し、膜に関連付けられたキャパシタンスが繰り返し充電および放電されるようにする。
【図１２Ｂ】[0017]図１２Ａのリセット信号に応答してナノポア全体に印加された電圧を時間の関数として示す図である。
【図１３】[0018]塩タイプおよび塩濃度に基づいてリセット信号のデューティサイクルを動的に構成するプロセス１３００の一実施形態を示す図である。
【発明を実施するための形態】
【０００４】
[0019]本発明は、多数の方法で実装可能であり、多数の方法は、プロセス、装置、システム、組成物、コンピュータ可読記憶媒体上で具現化されるコンピュータプログラム製品、および／または、プロセッサ、例えばプロセッサに結合されたメモリに記憶されるおよび／またはメモリによって提供される命令を実行するように構成されたプロセッサを含む。この明細書では、これらの実施態様または本発明がとり得る他の任意の形は、技術と称されることがある。一般に、開示されたプロセスのステップの順序は、本発明の範囲内で変更されてもよい。別途記載されていない限り、タスクを実行するように構成されたものとして記載されるプロセッサまたはメモリのような構成要素は、そのタスクを所定の時間に実行するように一時的に構成される一般的な構成要素またはそのタスクを実行するために製造された特定の構成要素として実装されてもよい。本明細書において、「プロセッサ」という用語は、データ、例えばコンピュータプログラム命令を処理するように構成された１つまたは複数の装置、回路および／または処理コアを意味する。
【０００５】
[0020]以下、本発明の１つまたは複数の実施形態の詳細な説明が、本発明の原理を示す添付の図面とともに提供される。本発明は、この種の実施形態に関連して記載されているが、本発明は、任意の実施形態に限定されるものではない。本発明の範囲は、特許請求の範囲によってのみ限定され、本発明は、多数の代替物、変更物および均等物を包含する。多数の具体的な詳細は、以下の説明に記載され、本発明の完全な理解を提供する。これらの詳細は、例のために提供され、本発明は、これらの具体的な詳細の一部または全部を用いずに特許請求の範囲に従って実施され得る。明確性のために、本発明に関連する技術分野において公知である技術的な材料は、本発明が不必要に不明瞭にならないように詳述されていない。
【０００６】
[0021]内径が１ナノメートル程度のポアサイズを有するナノポア膜装置は、迅速なヌクレオチド配列決定において見込みを示してきた。電位が導電性流体に浸漬されたナノポア全体に印加されたとき、ナノポア全体のイオンの伝導に起因するわずかなイオン電流が観察可能である。電流の量は、ポアサイズに影響される。
【０００７】
[0022]ナノポアベースの配列決定チップは、ＤＮＡ配列決定のために用いられてもよい。ナノポアベースの配列決定チップは、アレイとして構成される多数のセンサセルを組み込む。例えば、１００万個のセルのアレイは、１０００行×１０００列のセルを含み得る。
【０００８】
[0023]図１は、ナノポアベースの配列決定チップ内のセル１００の一実施形態を示す。膜１０２は、セルの表面にわたって形成される。いくつかの実施形態では、膜１０２は、脂質二重層である。可溶性タンパク質ナノポア膜貫通分子複合体（ＰＮＴＭＣ）および対象の分析物を含むバルク電解質１１４は、セルの表面上に直接配置される。単一のＰＮＴＭＣ１０４は、電気穿孔法によって膜１０２内に挿入される。アレイ内の個々の膜は、化学的にも電気的にも互いに接続されていない。それゆえ、アレイ内の各セルは、独立した配列決定機械であり、ＰＮＴＭＣと結合した単一のポリマー分子に固有のデータを生成する。ＰＮＴＭＣ１０４は、分析物上で作用し、そうでなければ不透過性の二重層を介してイオン電流を調節する。
【０００９】
[0024]図１を続けて参照すると、アナログ測定回路１１２は、電解質の薄膜１０８によって覆われた金属電極１１０に接続されている。電解質の薄膜１０８は、イオン不浸透性膜１０２によって、バルク電解質１１４から分離される。ＰＮＴＭＣ１０４は、膜１０２を横切り、イオン電流がバルク液体から作用電極１１０へと流れるための唯一の経路を提供する。セルは、電気化学的電位センサである対電極（ＣＥ）１１６も含む。セルは、参照電極１１７も含む。
【００１０】
[0025]いくつかの実施形態では、ナノポアアレイは、合成による単分子ナノポアベースの配列決定（ナノ−ＳＢＳ）技術を用いる並行配列決定を可能にする。図２は、ナノ−ＳＢＳ技術を用いてヌクレオチド配列決定を実行するセル２００の一実施形態を示す。ナノ−ＳＢＳ技術では、配列決定されるべき鋳型２０２およびプライマーは、セル２００に導入される。この鋳型−プライマー複合体に対して、異なってタグ付けされた４つのヌクレオチド２０８は、バルク水相に添加される。正しくタグ付けされたヌクレオチドがポリメラーゼ２０４と複合体を形成すると、タグの尾部は、ナノポア２０６の筒内に位置決めされる。ナノポア２０６の筒内に保たれるタグは、固有のイオン遮断信号２１０を生成し、それにより、付加された塩基を、タグの異なる化学構造により電子的に同定する。
【００１１】
[0026]図３は、予め装填されたタグを用いたヌクレオチド配列決定を実行しようとしているセルの一実施形態を示す。ナノポア３０１は、膜３０２内に形成される。酵素３０３（例えば、ＤＮＡポリメラーゼのようなポリメラーゼ）は、ナノポアと結合している。いくつかの場合では、ポリメラーゼ３０３は、ナノポア３０１に共有結合している。ポリメラーゼ３０３は、配列決定されるべき核酸分子３０４と結合している。いくつかの実施形態では、核酸分子３０４は環状である。いくつかの場合では、核酸分子３０４は線状である。いくつかの実施形態では、核酸プライマー３０５は、核酸分子３０４の一部にハイブリダイズしている。ポリメラーゼ３０３は、ヌクレオチド３０６のプライマー３０５上への、一本鎖核酸分子３０４を鋳型として用いる取り込みを触媒する。ヌクレオチド３０６は、タグ種（「タグ」）３０７を備える。
【００１２】
[0027]図４は、予め装填されたタグを用いた核酸配列決定のためのプロセス４００の一実施形態を示す。段階Ａは、図３において説明したような構成要素を示す。段階Ｃは、ナノポア内に装填されるタグを示す。「装填された」タグは、認識可能な長さの時間、例えば、０．１ミリ秒（ｍｓ）から１００００ｍｓの間、ナノポア内に位置決めされる、および／または、ナノポア内または近くに留まるタグでもよい。いくつかの場合では、予め装填されるタグは、ヌクレオチドから放出される前に、ナノポア内に装填される。いくつかの例では、タグが、ヌクレオチド組み込み事象の際に放出された後にナノポアを通過する（および／またはナノポアにより検出される）確率が適度に高い、例えば９０％から９９％である場合、タグは予め装填される。
【００１３】
[0028]段階Ａにおいて、タグ付けされたヌクレオチド（４つの異なるタイプ：Ａ、Ｔ、ＧまたはＣのうちの１つ）は、ポリメラーゼと結合していない。段階Ｂにおいて、タグ付けされたヌクレオチドは、ポリメラーゼと結合している。段階Ｃにおいて、ポリメラーゼは、ナノポアにドッキングする。タグは、ドッキングの間、電気的な力、例えば、膜および／またはナノポア全体に印加される電圧により生成される電界の存在下で生成される力によってナノポア内に引き込まれる。
【００１４】
[0029]結合したタグ付けされたヌクレオチドのいくつかは、核酸分子と塩基対合しない。これらの塩基対合しなかったヌクレオチドは、典型的には、正しく対合したヌクレオチドがポリメラーゼと結合したままである時間スケールより短い時間スケール内で、ポリメラーゼによって拒絶される。対合しなかったヌクレオチドは、一時的にのみポリメラーゼと結合するので、図４に示すプロセス４００は、典型的には、段階Ｄを越えて進行しない。例えば、対合しなかったヌクレオチドは、段階Ｂにおいて、または、プロセスが段階Ｃに入った少し後に、ポリメラーゼによって拒絶される。
【００１５】
[0030]ポリメラーゼがナノポアにドッキングする前、ナノポアのコンダクタンスは、約３００ピコジーメンス（３００ｐＳ）である。段階Ｃにおいて、ナノポアのコンダクタンスは、約６０ｐＳ、８０ｐＳ、１００ｐＳまたは１２０ｐＳであり、それぞれは、タグ付けされたヌクレオチドの４つのタイプのうちの１つに対応する。ポリメラーゼは、異性化およびリン酸基転移反応を経て、ヌクレオチドを成長している核酸分子内に組み込み、タグ分子を放出する。特に、タグがナノポア内に保たれるとき、固有のコンダクタンス信号（例えば、図２の信号２１０を参照）は、タグの異なる化学構造により生成され、それにより、付加された塩基を電子的に同定する。サイクル（すなわち、段階ＡからＥまたは段階ＡからＦ）を繰り返すことにより、核酸分子の配列決定が可能になる。段階Ｄにおいて、放出されたタグは、ナノポアを通過する。
【００１６】
[0031]いくつかの場合では、図４の段階Ｆに見られるように、成長している核酸分子内に組み込まれていないタグ付けされたヌクレオチドも、ナノポアを通過することになる。組み込まれていないヌクレオチドは、いくつかの例では、ナノポアによって検出され得るが、その方法は、組み込まれたヌクレオチドと組み込まれなかったヌクレオチドとを、ヌクレオチドがナノポア内で検出される時間に少なくとも部分的に基づいて区別するための手段を提供する。組み込まれなかったヌクレオチドに結合したタグは、ナノポアを迅速に通過し、短期間（例えば、１０ｍｓ未満）の間検出され、一方、組み込まれたヌクレオチドに結合したタグは、ナノポア内に装填され、長期間（例えば、少なくとも１０ｍｓ）の間検出される。
【００１７】
[0032]図５は、ナノポアベースの配列決定チップのセル内の回路５００の一実施形態を示す。上述したように、タグがナノポア５０２内に保たれるとき、固有のコンダクタンス信号（例えば、図２の信号２１０参照）は、タグの異なる化学構造により生成され、それにより、付加された塩基を電子的に同定する。図５の回路は、電流が測定されるとき、ナノポア５０２全体の定電圧を維持する。特に、回路は、演算増幅器５０４およびパスデバイス５０６を含み、これらによって、ナノポア５０２全体にわたり、定電圧をＶａまたはＶｂに維持する。ナノポア５０２を通じて流れる電流は、コンデンサｎｃａｐ５０８に蓄積され、アナログデジタル変換器（ＡＤＣ）５１０により測定される。
【００１８】
[0033]しかしながら、回路５００には、多くの欠点が存在する。欠点の１つは、回路５００が一方向電流のみを測定するということである。他の欠点は、回路５００の演算増幅器５０４が多くの性能問題を導入し得るということである。例えば、演算増幅器５０４のオフセット電圧および温度ドリフトによって、ナノポア５０２全体に印加される実際の電圧が、異なるセル全体にわたり変化する場合がある。ナノポア５０２全体に印加される実際の電圧は、目標値の上下に数十ミリボルトもドリフトし得るので、それにより、測定が著しく不正確になる。さらに、演算増幅器のノイズによって、さらなる検出エラーが生じる場合がある。他の欠点は、電流測定の間、ナノポア全体の定電圧を維持するための回路の部分が、領域集中的（ａｒｅａ−ｉｎｔｅｎｓｉｖｅ）であるということである。例えば、演算増幅器５０４は、他の構成要素より著しく多くのセル内の空間を占有する。ナノポアベースの配列決定チップが、ますます多くのセルを含むために拡大されるので、演算増幅器によって占有される領域は、到達不能なサイズに増加する場合がある。残念なことに、大型のアレイを有するナノポアベースの配列決定チップ内の演算増幅器のサイズを縮小することは、他の性能問題を引き起こす可能性があり、例えば、セル内のオフセットおよびノイズの問題をさらに悪化させ得る。
【００１９】
[0034]図６は、ナノポアベースの配列決定チップのセル内の回路６００の一実施形態を示し、ナノポア全体に印加される電圧は、ナノポアが特定の検出可能な状態にある期間を通じて変化するように構成可能である。ナノポアの可能な状態の１つは、タグが取り付けられたポリホスフェートがナノポアの筒に存在しない開放チャネル状態である。ナノポアの別の４つの可能な状態は、タグが取り付けられたポリホスフェートの４つの異なるタイプ（Ａ、Ｔ、ＧまたはＣ）がナノポアの筒内に保たれるときの状態に対応する。ナノポアのさらに別の可能な状態は、膜が断裂するときである。図７Ａおよび７Ｂは、ナノポアベースの配列決定チップのセル内の回路（７００および７０１）の追加の実施形態を示し、ナノポア全体に印加される電圧は、ナノポアが特定の検出可能な状態にある期間を通じて変化するように構成可能である。上述した回路では、演算増幅器は、もはや必要ではない。
【００２０】
[0035]図６は、膜６１２内に挿入されるナノポア６０２を示し、ナノポア６０２および膜６１２は、セル作用電極６１４と対電極６１６との間にあり、その結果、電圧は、ナノポア６０２全体に印加される。ナノポア６０２は、バルク液体／電解質６１８とも接触する。ナノポア６０２および膜６１２が、図１のナノポアおよび膜と比較して、上下反対に描かれていることに留意されたい。以下、セルは、少なくとも膜、ナノポア、作用セル電極および関連回路を含むことを意味する。いくつかの実施形態では、対電極は、複数のセル間で共有され、それゆえ、共通電極とも称される。共通電極は、共通の電位を、測定セル内のナノポアと接触するバルク液体に印加するように構成可能である。共通の電位および共通電極は、測定セルのすべてに共通である。共通電極とは対照的に、作用セル電極は、各測定セル内に存在し、作用セル電極６１４は、他の測定セル内の作用セル電極から独立して、異なる電位を印加するように構成可能である。
【００２１】
[0036]図７Ａおよび７Ｂでは、膜内に挿入されるナノポアおよびナノポアを囲む液体を示す代わりに、ナノポアおよび膜の電気特性を表す電気モデル７０２が示される。電気モデル７０２は、異なる状態（例えば、開放チャネル状態またはナノポア内で異なるタイプのタグ／分子を有することに対応する状態）において、膜に関連付けられたキャパシタンスをモデル化するコンデンサ７０６と、ナノポアに関連付けられた抵抗をモデル化する抵抗器７０４と、を含む。図７Ａおよび７Ｂのそれぞれの回路は、コンデンサ７０６に並列な、任意のオンチップ作製されるコンデンサ（ｎｃａｐ７１４）をさらに含む。いくつかの実施形態では、以下で詳述するように、システムを微調整するために、ｎｃａｐ７１４が追加される。いくつかの実施形態では、余分のオンチップコンデンサは、システムから除去され、ナノポアベースの配列決定チップのサイズはさらに減少する。
【００２２】
[0037]図８は、膜内に挿入されているナノポア内の分子を分析するプロセス８００の一実施形態を示す。プロセス８００は、図６、７Ａまたは７Ｂに示される回路を用いて実行されてもよい。図９は、プロセス８００が実行され、３回繰り返される時間に対する、ナノポア全体に印加される電圧のプロットの一実施形態を示す。以下で詳述するように、ナノポア全体に印加される電圧は、一定に保たれない。その代わりに、ナノポア全体に印加される電圧は、時間とともに変化する。電圧減衰率（すなわち、時間に対するナノポア全体の印加電圧のプロットの傾きの程度）は、セル抵抗（例えば、図７Ａの抵抗器７０４の抵抗）に依存する。より詳しくは、異なる状態（例えば、開放チャネル状態、ナノポア内の異なるタイプのタグ／分子を有することに対応する状態、および、膜が断裂するときの状態）のナノポアに関連付けられた抵抗が、分子「／タグ」の異なる化学構造により異なるので、異なる対応する電圧減衰率が観察され得るようになり、それゆえ、ナノポアの異なる状態を同定するために用いられてもよい。
【００２３】
[0038]図８および図７Ａを参照し、プロセス８００の８０２において、ナノポアを電圧源に結合することによって、電圧はナノポア全体に印加される。例えば、図７Ａに示すように、スイッチＳ１  ７０８が閉じられると、電圧Ｖｐｒｅ７１０は、セル作用電極に印加される。図９に示すように、ナノポア全体に印加される初期電圧は、Ｖｐｒｅ−Ｖｌｉｑｕｉｄであり、Ｖｌｉｑｕｉｄは、ナノポアと接触するバルク液体の電圧である。電圧源が作用電極に接続されると、膜に関連付けられたコンデンサは充電され、エネルギーは膜全体の電界に保存される。
【００２４】
[0039]プロセス８００の８０４において、ナノポアおよび膜を電圧源から切り離すことによって、膜に関連付けられたコンデンサ（コンデンサ７０６）は放電し、これにより、膜全体の電界に保存されたエネルギーは消散する。例えば、図７Ａに示すように、スイッチＳ１  ７０８が開放されると、電圧源は切断される。スイッチＳ１  ７０８が開放された後、図９に示すように、ナノポア全体の電圧は、指数関数的な減衰を開始する。指数関数的な減衰は、ＲＣ時定数τ＝ＲＣを有し、Ｒは、ナノポアに関連付けられた抵抗（抵抗器７０４）であり、Ｃは、Ｒに並列のキャパシタンスであり、膜に関連付けられたキャパシタンスＣ７０６およびｎｃａｐ７１４に関連付けられたキャパシタンスを含む。
【００２５】
[0040]プロセス８００の８０６において、ナノポア全体に印加される電圧の減衰率が決定される。図９に示すように、電圧減衰率は、時間に対するナノポア全体の印加電圧の曲線の傾きの程度である。電圧減衰率は、異なる方法で決定されてもよい。
【００２６】
[0041]いくつかの実施形態では、電圧減衰率は、一定の時間間隔の間に発生する電圧減衰を測定することによって決定される。例えば、図９に示すように、作用電極で印加される電圧は、最初に時間ｔ１でＡＤＣ７１２により測定され、次に、電圧は、時間ｔ２でＡＤＣ７１２により再び測定される。時間に対するナノポア全体の電圧曲線の傾きがより急であるとき、電圧差ΔＶａｐｐｌｉｅｄはより大きく、電圧曲線の傾きがより緩やかなとき、電圧差ΔＶａｐｐｌｉｅｄはより小さい。それゆえ、ΔＶａｐｐｌｉｅｄは、ナノポア全体に印加される電圧の減衰率を決定するための測定基準として用いられてもよい。いくつかの実施形態では、電圧減衰率の測定の精度を向上させるために、電圧は、追加の回数、一定の間隔で測定されてもよい。例えば、電圧は、ｔ３、ｔ４等で測定されてもよく、複数の時間間隔の間のΔＶａｐｐｌｉｅｄの複数の測定値は、ナノポア全体に印加される電圧の減衰率を決定するための測定基準として一緒に用いられてもよい。いくつかの実施形態では、相関二重サンプリング（ＣＤＳ）を用いて、電圧減衰率の測定の精度を向上させてもよい。
【００２７】
[0042]いくつかの実施形態では、電圧減衰率は、選択された電圧減衰量のために必要な持続時間を測定することによって決定される。いくつかの実施形態では、電圧が一定電圧Ｖ１から第２の一定電圧Ｖ２に降下するのに必要な時間が測定されてもよい。電圧曲線の傾きがより急であるとき、必要な時間はより少なく、電圧曲線の傾きがより緩やかなとき、必要な時間はより大きい。このように、必要な測定時間は、ナノポア全体に印加される電圧の減衰率を決定するための測定基準として用いられてもよい。
【００２８】
[0043]プロセス８００の８０８において、ナノポアの状態は、決定された電圧減衰率に基づいて決定される。ナノポアの可能な状態の１つは、タグが取り付けられたポリホスフェートがナノポアの筒には存在しない開放チャネル状態である。ナノポアの他の可能な状態は、異なるタイプの分子がナノポアの筒内に保たれるときの状態に対応する。例えば、ナノポアの別の４つの可能な状態は、４つの異なるタイプのタグが取り付けられたポリホスフェート（Ａ、Ｔ、ＧまたはＣ）がナノポアの筒内に保たれるときの状態に対応する。ナノポアのさらに別の可能な状態は、膜が断裂するときである。ナノポアの状態は、決定された電圧減衰率に基づいて決定可能である。なぜなら、電圧減衰率は、セル抵抗、すなわち、図７Ａの抵抗器７０４の抵抗に依存するからである。より詳しくは、異なる状態のナノポアに関連付けられた抵抗が、分子／タグの異なる化学構造に起因して異なるので、異なる対応する電圧減衰率は、観察され得るようになり、それゆえ、ナノポアの異なる状態を同定するために用いられてもよい。
【００２９】
[0044]図１０は、ナノポアが異なる状態にある時間に対する、ナノポア全体に印加される電圧のプロットの一実施形態を示す。プロット１００２は、開放チャネル状態の間の電圧減衰率を示す。いくつかの実施形態では、開放チャネル状態のナノポアに関連付けられた抵抗は、１００Ｍｏｈｍから２０Ｇｏｈｍまでの範囲内にある。４つの異なるタイプのタグが取り付けられたポリホスフェート（Ａ、Ｔ、ＧまたはＣ）がナノポアの筒内に保たれるとき、プロット１００４、１００６、１００８および１０１０は、４つの捕捉状態に対応する異なる電圧減衰率を示す。いくつかの実施形態では、捕捉状態のナノポアに関連付けられた抵抗は、２００Ｍｏｈｍから４０Ｇｏｈｍまでの範囲内にある。プロットの各々の傾きが互いに区別可能であることに留意されたい。
【００３０】
[0045]プロセス８００の８１０において、プロセス８００が繰り返されるか否かが決定される。例えば、プロセスは、複数回繰り返され、ナノポアの各状態を検出するようにしてもよい。プロセスが繰り返されない場合、プロセス８００は終了し、さもなければ、プロセスは、再び８０２において再開する。８０２において、電圧は、電極を電圧源に接続することによって、ナノポア全体に再びアサートされる。例えば、図７Ａに示すように、スイッチＳ１  ７０８が閉じられると、電圧Ｖｐｒｅ７１０は、セル作用電極に印加される。図９に示すように、印加電圧は、Ｖｐｒｅ−Ｖｌｉｑｕｉｄのレベルまで迅速に戻る。プロセス８００が複数回繰り返されるので、鋸歯状の電圧波形は、時間とともにナノポア全体に印加される。図９は、また、電圧Ｖｐｒｅ７１０が再びアサートされない場合の時間に伴うＲＣ電圧減衰を示す外挿曲線９０４を説明する。
【００３１】
[0046]上述したように、ナノポア全体に印加される電圧を、ナノポアが特定の検出可能な状態にある期間にわたって変化するように構成することは、多くの利点を有する。利点の１つは、そうでなければセル回路内にオンチップ作製される演算増幅器およびパスデバイスをなくすことにより、ナノポアベースの配列決定チップ内の単一のセルのフットプリントを著しく減少させることであり、それにより、（例えば、ナノポアベースの配列決定チップ内の数百万ものセルを有する）ますます多くのセルを含むためにナノポアベースの配列決定チップの拡大を容易にする。ナノポアに並列させたキャパシタンスは、２つの部分、すなわち、膜に関連付けられたキャパシタンスおよび集積チップ（ＩＣ）に関連付けられたキャパシタンスを含む。いくつかの実施形態では、膜の薄い形状のため、膜に関連付けられたキャパシタンスのみで、追加のオンチップのキャパシタンスを必要とすることなく必要なＲＣ時定数を生み出すのに十分とすることができ、それにより、セルサイズおよびチップサイズの著しい減少を可能にする。
【００３２】
[0047]他の利点は、Ｖｐｒｅが任意の介在回路なく、作用電極に直接印加されるので、セルの回路がオフセットされた不正確性を被らないということである。他の利点は、スイッチが測定間隔の間に開閉されていないので、電荷注入量が最小化されるということである。
【００３３】
[0048]さらに、上述した技術は、正電圧または負電圧を用いて同じように良好に動作する。電圧は、交流（ＡＣ）電圧でもよい。二方向測定は、分子複合体を特徴付けるのに有効なことを示した。さらに、ナノポアを通じて流されるイオン流のタイプが非ファラデー性伝導を介するとき、二方向測定が必要とされる。２つのタイプ、すなわち、ファラデー性伝導および非ファラデー性伝導のイオン流は、ナノポアを通じて流すことができる。ファラデー性伝導において、化学反応は、金属電極の表面で発生する。ファラデー電流は、電極でのいくつかの化学物質の還元または酸化によって生成される電流である。非ファラデー性伝導の利点は、化学反応が金属電極の表面で発生しないということである。
【００３４】
[0049]図１１Ａは、スイッチを制御するのに用いられるリセット信号の一実施形態を示し、スイッチは、電圧源をナノポアベースの配列決定チップのセル内の膜に接続し、または膜から切断し、膜に関連付けられたコンデンサが繰り返し充電および放電されるようにする。図１１Ｂは、図１１Ａのリセット信号に応答してナノポア全体に印加された電圧を時間の関数として示す。
【００３５】
[0050]リセット信号が期間ｔ１の間ハイに保たれるとき、スイッチは閉じられ、リセット信号が期間ｔ２の間ローに保たれるとき、スイッチは開放される。例えば、図７Ａに示すように、スイッチＳ１  ７０８が閉じられた後、電圧源は作用電極に接続され、電圧Ｖｐｒｅ７１０をセル作用電極に印加し、膜に関連付けられたコンデンサ（Ｃ７０６）およびｎｃａｐ７１４は、電圧Ｖｐｒｅに充電される。図１１Ｂに示すように、コンデンサが完全に充電されているとき、ナノポア全体に印加される電圧は、Ｖｐｒｅ−Ｖｌｉｑｕｉｄであり、Ｖｌｉｑｕｉｄは、ナノポアに接触するバルク液体の電圧である。コンデンサが充電された直後に、スイッチＳ１  ７０８は、期間ｔ２の間、ローリセット信号によって開放され、ナノポアおよび膜を電圧源から切り離し、これにより、膜全体の電界に保存されたエネルギーは消散する。この積分時間ｔ２の間、コンデンサは放電され、図１１Ｂに示すように、ナノポア全体の電圧は、指数関数的な減衰を開始する。指数関数的な減衰は、ＲＣ時定数τ＝ＲＣを有し、Ｒは、ナノポアに関連付けられた抵抗（抵抗器７０４）であり、Ｃは、Ｒに並列のキャパシタンスであり、膜に関連付けられたキャパシタンスＣ７０６およびｎｃａｐ７１４に関連付けられたキャパシタンスを含む。
【００３６】
[0051]図１１Ａおよび１１Ｂに示す実施形態では、リセット信号は、非常に短い期間の間だけハイに保たれ、コンデンサが充電されるとすぐに、コンデンサは放電され、減衰率が決定される。これは、図１１Ｂに示すように鋸歯状の電圧減衰パターンに結果としてなる。ナノポア全体に印加される電圧は、短期間ｔ１の間最大であるが、より長い期間ｔ２の全体にわたって減少し続ける。タグが、膜全体に印加される電圧によって生成される電気力によってナノポア内に引き込まれるので、積分期間ｔ２の間、ナノポア全体に印加されるより低い電圧レベルによって、ナノポア内にすでに閉じ込められたタグが、ナノポアから逃げる場合がある。さらに、タグがナノポアにごく近接し、ナノポア内に引き込まれようとしている場合、連続的に減少する印加電圧は、タグがナノポア内に捕捉される可能性を減少させる。それゆえ、時間とともにナノポア全体に印加される電圧は、ナノポアベースの配列決定チップの性能に影響を及ぼす場合があり、ナノポア全体の印加電圧パターンが改善されることが望ましい。
【００３７】
[0052]図１２Ａは、スイッチを制御するのに用いられるリセット信号の他の実施形態を示し、スイッチは、電圧源をナノポアベースの配列決定チップのセル内の膜に接続し、または膜から切断し、膜に関連付けられたコンデンサが繰り返し充電および放電されるようにする。図１２Ｂは、図１２Ａのリセット信号に応答してナノポア全体に印加された電圧を時間の関数として示す。
【００３８】
[0053]リセット信号が期間ｔ１の間ハイに保たれるとき、スイッチは閉じられ、リセット信号が期間ｔ２の間ローに保たれるとき、スイッチは開放される。例えば、図７Ａに示すように、スイッチＳ１  ７０８が閉じられた後、電圧源は作用電極に接続され、電圧Ｖｐｒｅ７１０をセル作用電極に印加し、膜に関連付けられたコンデンサ（Ｃ７０６）およびｎｃａｐ７１４は、電圧Ｖｐｒｅに充電される。図１２Ｂに示すように、コンデンサが完全に充電されているとき、ナノポア全体に印加される電圧は、Ｖｐｒｅ−Ｖｌｉｑｕｉｄであり、Ｖｌｉｑｕｉｄは、ナノポアに接触するバルク液体の電圧である。コンデンサが完全に充電された後、スイッチＳ１  ７０８は、期間ｔ１の間、ハイリセット信号によって閉じて保たれ、これにより、期間ｔ１の間、ナノポア全体に印加される電圧をＶｐｒｅ−Ｖｌｉｑｕｉｄに維持する。次に、スイッチＳ１  ７０８は、期間ｔ２の間、ローリセット信号によって開放され、ナノポアおよび膜を電圧源から切り離し、これにより、膜全体の電界に保存されたエネルギーは消散する。この短縮された積分時間ｔ２の間、コンデンサは放電され、図１２Ｂに示すように、ナノポア全体の電圧は、指数関数的に減衰する。指数関数的な減衰は、ＲＣ時定数τ＝ＲＣを有し、Ｒは、ナノポアに関連付けられた抵抗（抵抗器７０４）であり、Ｃは、Ｒに並列のキャパシタンスであり、膜に関連付けられたキャパシタンスＣ７０６およびｎｃａｐ７１４に関連付けられたキャパシタンスを含む。
【００３９】
[0054]図１２Ａおよび１２Ｂに示す実施形態では、コンデンサが完全に充電された後、リセット信号はハイに保たれる。リセット信号のデューティサイクルは、リセット信号がＯＮである１つのリセット信号期間のパーセンテージであり、１つのリセット信号期間は、リセット信号がＯＮおよびＯＦＦサイクルを完了するためにかかる時間である。図１２Ａのリセット信号のデューティサイクルは、ｔ１／（ｔ１＋ｔ２）である。図１２Ａに示すように、リセット信号の１つの期間は、サンプリング期間ｔｓａｍｐｌｉｎｇでもあり、サンプリング期間ｔｓａｍｐｌｉｎｇにおいて、セルの単一の電圧減衰曲線に対応する測定データは、チップからサンプリングされ、出力される。サンプリング周波数は、１／ｔｓａｍｐｌｉｎｇである。リセット信号のデューティサイクルは、ナノポア全体に印加される電圧がハイレベルに保たれる１つのサンプリング期間のパーセンテージでもある。図示例のように、１つの特定の実施形態は、１ｋＨｚのサンプリングレートおよび１ｍｓのサンプリング期間を有し、ｔ１＝８００μｓおよびｔ２＝２００μｓにして、デューティサイクルは０．８とする。デューティサイクルは、少なくとも０．１である。しかしながら、デューティサイクルは、異なる実施形態において異なってもよく、以下で詳述するように、システムの異なる要因および制約に基づいて最適性能になるように調整されてもよい。
【００４０】
[0055]リセット信号のデューティサイクルを増加させることによって、ナノポア全体に印加される電圧は、サンプリング期間ｔｓａｍｐｌｉｎｇの一部の期間、ハイレベルで一定の状態に保たれ、指数関数的な減衰は、サンプリング期間の後の部分まで遅延され、電圧の指数関数的な減衰の期間は、図１１Ｂの最初の指数関数的な電圧減衰（図１２Ｂの破線の曲線としても示される）と比較して短縮される。サンプリング期間の間にナノポア全体に印加される平均電圧も増加する。その結果、ナノポア内にすでに閉じ込められたタグは、ナノポア全体のより低い印加電圧によりナノポアから逃げる可能性が減少する。さらに、ナノポアにごく近接したタグは、膜全体に印加される電圧によって生成される電気力によってナノポア内に引き込まれる可能性がより高い。タグが捕捉される確率、および、ナノポア内に捕捉されたまま留まる確率は、両方とも増加する。また、サンプリング期間のかなりの部分にわたり一定の印加電圧を有することは、全サンプリング期間にわたって変化する電圧を有することとは対照的に、より安定した環境を内部で動作するセルの化学物質に提供する。さらに、積分時間は、サンプリング期間にもはや関連しない。積分時間をサンプリング期間から切り離すことは有利である。なぜなら、積分時間がサンプリング周波数を増加させずに減少させることができるからであり、さもなければ、出力データの著しい増加を引き起こす場合がある。
【００４１】
[0056]リセット信号のデューティサイクルは、例えばプロセッサによって、システムまたはユーザ入力の異なる要因および制約に基づいて最適性能になるように調整されてもよい。デューティサイクルを決定する際の制約の１つは、ナノポア全体に印加される最小電圧である。ナノポア全体に印加される所定の最小電圧は、タグが捕捉され、かつ、ナノポア内に捕捉されたまま留まることができるように、十分に高くしなければならない。いくつかの実施形態では、最小電圧は、初期電圧の６０％である。例えば、任意の放電前の初期電圧が１００ｍＶである場合、最小電圧は、６０ｍＶより高く維持され得る。
【００４２】
[0057]図１２Ｂに示すように、新しい電圧減衰曲線は、異なるＲＣ時定数を用いてもよく、それゆえ、最初の電圧減衰曲線より急な傾きおよびより速い減衰を有してもよいが、ナノポア全体に印加される最低電圧は、同じ所定の最小のＶａｐｐｌｉｅｄの閾値Ｖｍｉｎより高く維持することができ、対応するデューティサイクルは、以下に示すような関係に基づいて決定されてもよい。
【００４３】
[0058]指数関数的な減衰は、ＲＣ時定数τ＝ＲＣを有し、Ｒは、ナノポアに関連付けられた抵抗（抵抗器７０４）であり、Ｃは、Ｒに並列のキャパシタンスであり、膜に関連付けられたキャパシタンスＣ７０６およびｎｃａｐ７１４に関連付けられたキャパシタンスを含む。より速い電圧減衰を達成する１つの方法は、Ｒに並列のキャパシタンスを減少させることである。いくつかの実施形態では、ｎｃａｐ７１４のキャパシタンスは、約４０ｆＦであり、膜に関連付けられたキャパシタンスＣ７０６は、約２５ｆＦである。しかしながら、キャパシタンスの他の組合せが同様に用いられてもよい。電圧減衰は、以下の関係によって記載される。
【００４４】
Ｖ（ｔ）＝Ｖ０（ｅ−ｔ／τ）  式１
ここで、Ｖ（ｔ）は、スイッチ７０８の開放後、時間ｔでのコンデンサの電圧であり、Ｖ０は、任意の放電前のコンデンサの電圧（Ｖｐｒｅ）であり、τはＲＣ時定数である。
【００４５】
[0059]それゆえ、所定の最小のＶａｐｐｌｉｅｄの閾値Ｖｍｉｎおよび所定のｔｓａｍｐｌｉｎｇが与えられると、ｔ２は、以下の式２を用いて決定され得る。
Ｖｍｉｎ＝Ｖｐｒｅ（ｅ−ｔ２／τ）−Ｖｌｉｑｕｉｄ  式２
デューティサイクルは、以下の式３を用いて決定され得る。
【００４６】
デューティサイクル＝（ｔｓａｍｐｌｉｎｇ−ｔ２）／ｔｓａｍｐｌｉｎｇ  式３
[0060]デューティサイクルを決定する際の他の制約は、積分期間ｔ２の間のＶａｐｐｌｉｅｄの減衰量である。Ｖａｐｐｌｉｅｄの絶対的または相対的な降下は、満足な信号対雑音比をＡＤＣ（例えば、ＡＤＣ変換器５１０）で維持するために十分に大きくしなければならない。Ｖａｐｐｌｉｅｄの減少の閾値量は、上述した式１〜３に基づいて決定可能なデューティサイクルを調整することによって維持されてもよい。
【００４７】
[0061]いくつかの実施形態では、Ｖａｐｐｌｉｅｄが一定に保たれる期間ｔ１が最大になり、一方、絶対的または相対的な電圧減衰および／またはナノポア全体の最小のＶａｐｐｌｉｅｄを、特定の所定のそれぞれの閾値より高く維持するように、デューティサイクルは、最適化されてもよい。
【００４８】
[0062]いくつかの実施形態では、異なるタイプの塩溶液／電解質および異なる濃度の塩溶液／電解質が、ナノポアベースの配列決定チップにより用いられ得るように、リセット信号のデューティサイクルは、動的に調整されてもよい。電圧減衰曲線の傾きは、異なるタイプの塩溶液／電解質および異なる濃度の塩溶液／電解質が用いられることにより影響される。異なるタイプの塩および塩濃度レベルを選択する柔軟性をチップのエンドユーザに提供するために、チップは、塩のタイプおよび塩溶液の濃度のユーザ指示を入力として受け取ってもよく、デューティサイクルは、最適性能になるように動的に調整されてもよい。いくつかの実施形態では、塩濃度は、５００ｍＭであり、ｔ１＝８７０μｓ、ｔ２＝１３０μｓおよびデューティサイクル＝０．８７である。いくつかの実施形態では、塩濃度は、２５０ｍＭであり、ｔ１＝７４０μｓ、ｔ２＝２６０μｓおよびデューティサイクル＝０．７４である。
【００４９】
[0063]図１３は、塩タイプおよび塩濃度に基づいてリセット信号のデューティサイクルを動的に構成するプロセス１３００の一実施形態を示す。１３０２において、塩のタイプおよび塩溶液の濃度のユーザ指示は、入力として受け取られる。１３０４において、電圧減衰曲線の特徴（例えば傾き）は、塩のタイプおよび塩溶液の濃度に基づいて決定される。１３０６において、Ｖａｐｐｌｉｅｄが一定に保たれる期間ｔ１が最大になり、一方、絶対的または相対的な電圧減衰および／またはナノポア全体の最小のＶａｐｐｌｉｅｄを、特定の所定のそれぞれの閾値より高く維持するように、リセット信号のデューティサイクルは最適化される。１３０８において、リセット信号のデューティサイクルは構成される。
【図１】
0006499291.tif 000002
【図２】
0006499291.tif 000003
【図３】
0006499291.tif 000004
【図４】
0006499291.tif 000005
【図５】
0006499291.tif 000006
【図６】
0006499291.tif 000007
【図７Ａ】
0006499291.tif 000008
【図７Ｂ】
0006499291.tif 000009
【図８】
0006499291.tif 000010
【図９】
0006499291.tif 000011
【図１０】
0006499291.tif 000012
【図１１Ａ】
0006499291.tif 000013
【図１１Ｂ】
0006499291.tif 000014
【図１２Ａ】
0006499291.tif 000015
【図１２Ｂ】
0006499291.tif 000016
【図１３】
0006499291.tif 000017