(57)【特許請求の範囲】
【請求項１】
支持基板と、
前記支持基板の上方に配置される光半導体積層であって、
該支持基板側から、第１の導電型を有する第１の半導体層、発光性を有する活性層、および、該第１の導電型とは異なる第２の導電型を有する第２の半導体層、が順次積層する構造を有し、
該支持基板側から少なくとも該活性層を超える高さを有する溝が、外縁に沿って設けられている、
光半導体積層と、
前記支持基板と前記光半導体積層との間に配置され、前記溝に囲まれる領域内において、前記第１の半導体層に接触する部分を有する第１の電極と、
前記支持基板と前記光半導体積層との間に配置され、前記溝に囲まれる領域内において、前記第１の電極、ならびに、前記第１の半導体層および前記活性層を貫通し、前記第２の半導体層に接触する部分を有する第２の電極と、
を含み、
前記光半導体積層において、前記第２の半導体層は、前記溝よりも内側の領域から外側の領域にかけて、連続的に形成されている半導体発光素子。
【請求項２】
前記第２の半導体層の上面は、所定の平面形状にパターニングされた凹凸領域と、前記溝に対応する領域近傍に設けられ、該凹凸領域よりも表面が平坦な平坦領域と、を有する請求項１記載の半導体発光素子。
【請求項３】
前記光半導体積層は、
前記溝よりも内側の領域において、前記支持基板側から、前記第１の半導体層、前記活性層および前記第２の半導体層が順次積層する構造を有し、
前記溝よりも外側の領域において、前記支持基板側から、透光層および前記第２の半導体層が順次積層する構造を有する、
請求項１または２記載の半導体発光素子。
【請求項４】
さらに、前記支持基板と前記光半導体積層との間に、該光半導体積層に接触して配置され、前記溝よりも内側の領域から外側の領域にかけて設けられ、酸化シリコン、窒化シリコン、酸化チタン、ジルコニアのいずれかの材料により形成される光引き出し層と、を含む請求項１〜３いずれか１項記載の半導体発光素子。
【請求項５】
マウント基板と、
前記マウント基板上に配置される複数の半導体発光素子と、
前記複数の半導体発光素子を覆うように配置され、蛍光体材料を含有する保護層と、
を具備し、
前記半導体発光素子各々は、
支持基板と、
前記支持基板の上方に配置される光半導体積層であって、
該支持基板側から、第１の導電型を有する第１の半導体層、発光性を有する活性層、および、該第１の導電型とは異なる第２の導電型を有する第２の半導体層、が順次積層する構造を有し、
該支持基板側から少なくとも該活性層を超える高さを有する溝が、前記半導体発光素子同士が対向する辺に沿って設けられている、
光半導体積層と、
前記支持基板と前記光半導体積層との間に配置され、前記溝によって区画され前記半導体発光素子同士が対向する辺とは反対側の領域内において、前記第１の半導体層に接触する部分を有する第１の電極と、
前記支持基板と前記光半導体積層との間に配置され、前記溝によって区画され前記半導体発光素子同士が対向する辺とは反対側の領域内において、前記第１の電極、ならびに、前記第１の半導体層および前記活性層を貫通し、前記第２の半導体層に接触する部分を有する第２の電極と、
を含み、
前記光半導体積層において、前記第２の半導体層は、前記溝よりも内側の領域から外側の領域にかけて、連続的に形成されている、半導体発光素子アレイ。
【請求項６】
前記第２の半導体層の上面は、所定の平面形状にパターニングされた凹凸領域と、前記溝に対応する領域近傍に設けられ、該凹凸領域よりも表面が平坦な平坦領域と、を有する請求項５記載の半導体発光素子アレイ。
【請求項７】
前記光半導体積層は、
前記溝よりも、前記半導体発光素子同士が対向する辺とは反対側の領域内において、前記支持基板側から、前記第１の半導体層、前記活性層および前記第２の半導体層が順次積層する構造を有し、
前記溝よりも、前記半導体発光素子同士が対向する側の領域内において、前記支持基板側から、透光層および前記第２の半導体層が順次積層する構造を有する、
請求項５または６記載の半導体発光素子アレイ。
【請求項８】
さらに、前記支持基板と前記光半導体積層との間に、該光半導体積層に接触して配置され、前記溝よりも、前記半導体発光素子同士が対向する辺とは反対側の領域内から前記溝よりも、前記半導体発光素子同士が対向する側の領域内にかけて設けられ、酸化シリコン、窒化シリコン、酸化チタン、ジルコニアのいずれかの材料により形成される光引き出し層と、を含む請求項５〜７いずれか１項記載の半導体発光素子アレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子、および、複数の半導体発光素子を含む半導体発光素子アレイに関する。
【背景技術】
【０００２】
ＧａＮ等の窒化物半導体を用いた半導体発光素子は、紫外光ないし青色光を発光することができ、さらに蛍光体を利用することにより白色光を発光することができる（たとえば特許文献１，２）。このような半導体発光素子は、照明器具、より具体的には、車両用灯具などに利用することができる。
【０００３】
近年、車両用前照灯（ヘッドライト）において、前方の状況、すなわち対向車や前走車などの有無およびその位置に応じて、リアルタイムに配光形状を制御する技術が注目されている。このような技術は、一般に、ＡＤＢ（アダプティブ・ドライビング・ビーム）ないしＡＦＳ（アダプティブ・フロントライティング・システム）などと呼ばれる。ＡＤＢないしＡＦＳには、たとえば、それぞれ独立にＯＮ／ＯＦＦ制御することができる複数の半導体発光素子が用いられる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−１１９７３４号公報
【特許文献２】特開２０１３−５０１３５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の１つの目的は、複数の半導体発光素子を含む半導体発光素子アレイにおいて生じうる暗線（ダークライン）を抑制することにある。
【課題を解決するための手段】
【０００６】
本発明の主な観点によれば、支持基板と、前記支持基板の上方に配置される光半導体積層であって、該支持基板側から、第１の導電型を有する第１の半導体層、発光性を有する活性層、および、該第１の導電型とは異なる第２の導電型を有する第２の半導体層、が順次積層する構造を有し、該支持基板側から少なくとも該活性層を超える高さを有する溝が、外縁に沿って設けられている、光半導体積層と、前記支持基板と前記光半導体積層との間に配置され、前記溝に囲まれる領域内において、前記第１の半導体層に接触する部分を有する第１の電極と、前記支持基板と前記光半導体積層との間に配置され、前記溝に囲まれる領域内において、前記第１の電極、ならびに、前記第１の半導体層および前記活性層を貫通し、前記第２の半導体層に接触する部分を有する第２の電極と、を含み、前記光半導体積層において、前記第２の半導体層は、前記溝よりも内側の領域から外側の領域にかけて、連続的に形成されている半導体発光素子、が提供される。
【０００７】
本発明の他の観点によれば、マウント基板と、前記マウント基板上に配置される複数の半導体発光素子と、前記複数の半導体発光素子を覆うように配置され、蛍光体材料を含有する保護層と、を具備し、前記半導体発光素子各々は、支持基板と、前記支持基板の上方に配置される光半導体積層であって、  該支持基板側から、第１の導電型を有する第１の半導体層、発光性を有する活性層、および、該第１の導電型とは異なる第２の導電型を有する第２の半導体層、が順次積層する構造を有し、該支持基板側から少なくとも該活性層を超える高さを有する溝が、前記半導体発光素子同士が対向する辺に沿って設けられている、光半導体積層と、前記支持基板と前記光半導体積層との間に配置され、前記溝によって区画され前記半導体発光素子同士が対向する辺とは反対側の領域内において、前記第１の半導体層に接触する部分を有する第１の電極と、前記支持基板と前記光半導体積層との間に配置され、前記溝によって区画され前記半導体発光素子同士が対向する辺とは反対側の領域内において、前記第１の電極、ならびに、前記第１の半導体層および前記活性層を貫通し、前記第２の半導体層に接触する部分を有する第２の電極と、を含み、前記光半導体積層において、前記第２の半導体層は、前記溝よりも内側の領域から外側の領域にかけて、連続的に形成されている、半導体発光素子アレイ、が提供される。
【発明の効果】
【０００８】
半導体発光素子アレイに生じうる暗線を抑制することができる。
【図面の簡単な説明】
【０００９】
【図１−１】、
【図１−２】、
【図１−３】および、
【図１−４】図１Ａ〜図１Ｊは、第１の半導体発光素子を製造する様子を示す断面図であり、図１Ｋは、第１の半導体発光素子を示す平面図である。
【図２】図２Ａは、第２の半導体発光素子を示す断面図であり、図２Ｂは、第２の半導体発光素子を含む半導体発光素子アレイを概略的に示す断面図であり、図２Ｃは、半導体発光素子アレイから出射される光をスクリーン上に投影した際の投影像を示す平面図である。
【図３−１】、
【図３−２】および、
【図３−３】図３Ａおよび図３Ｂは、第３のＬＥＤ素子を製造する様子を示す断面図であり、図３Ｃは、第３のＬＥＤ素子を示す平面図であり、図３Ｄおよび図３Ｅは、第３の半導体発光素子を含む半導体発光素子アレイを概略的に示す断面図および平面図であり、図３Ｆは、第３の半導体発光素子の変形例を示す断面図である。
【図４−１】および、
【図４−２】図４Ａおよび図４Ｂは、第３の半導体発光素子の変形例を示す断面図および平面図であり、図４Ｃは、当該変形例を含む半導体発光素子アレイを概略的に示す平面図である。
【図５−１】、
【図５−２】および、
【図５−３】図５Ａ〜図５Ｆは、第４の半導体発光素子を製造する様子を示す断面図であり、図５Ｇは、第４の半導体発光素子を示す平面図である。
【発明を実施するための形態】
【００１０】
本発明者らが検討を行った第１の半導体発光素子（ＬＥＤ素子）について説明する。
【００１１】
最初に、図１Ａ〜図１Ｋを参照して、第１のＬＥＤ素子の製造方法について説明する。第１のＬＥＤ素子は、主に、成長基板上に、光半導体積層を含むデバイス構造層を形成し（図１Ａ〜図１Ｆ）、デバイス構造層を支持基板と貼り合せて、成長基板をデバイス構造層から分離し（図１Ｇ，図１Ｈ）、最後に、支持基板を適当なサイズに分割する（図１Ｉ）、ことにより製造される。なお、図中に示される各構成要素の相対的なサイズや位置関係などは、実際のものとは異なっている。
【００１２】
まず、成長基板１０を準備する（図１Ａ参照）。成長基板１０は、たとえば、サファイア基板やスピネル基板、ＺｎＯ（酸化亜鉛）基板である。準備した成長基板１０をサーマルクリーニングする。具体的には、水素雰囲気中において、成長基板１０を、１０００℃で１０分間加熱する。
【００１３】
次に、図１Ａに示すように、ＭＯＣＶＤ（有機金属化学気相成長）法などにより、成長基板１０上に、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１，０≦ｙ≦１）で表現される窒化物半導体層（光半導体積層２０）を形成する。
【００１４】
具体的には、まず、基板温度を５００℃にし、１０．４μｍｏｌ／ｍｉｎの流量でＴＭＧ（トリメチルガリウム）を、３．３ＳＬＭの流量でＮＨ３を、３分間供給する。これにより、成長基板１０上にＧａＮからなるバッファ層が成長する。続いて、基板温度を１０００℃にして、バッファ層を結晶化させる。
【００１５】
その後、基板温度を保持したまま、４５μｍｏｌ／ｍｉｎの流量でＴＭＧを、４．４ＳＬＭの流量でＮＨ３を、２０分間供給する。これにより、バッファ層上にＧａＮからなる下地層が成長する。バッファ層および下地層は、下地バッファ層２１を構成する。
【００１６】
その後、基板温度を保持したまま、４５μｍｏｌ／ｍｉｎの流量でＴＭＧを、４．４ＳＬＭの流量でＮＨ３を、２．７×１０−９μｍｏｌ／ｍｉｎの流量でＳｉＨ４を、１２０分間供給する。これにより、下地バッファ層２１上に、層厚が７μｍ程度であるＳｉドープＧａＮ層（ｎ型ＧａＮ層）が成長する。ｎ型ＧａＮ層は、ｎ型半導体層２２を構成する。
【００１７】
その後、基板温度を７００℃にし、３．６μｍｏｌ／ｍｉｎの流量でＴＭＧを、１０μｍｏｌ／ｍｉｎの流量でＴＭＩ（トリメチルインジウム）を、４．４ＳＬＭの流量でＮＨ３を、３３秒間供給し、ＩｎＧａＮからなる井戸層（層厚２．２ｎｍ程度）を成長させる。続いて、ＴＭＩの供給を停止して、ＴＭＧおよびＮＨ３を３２０秒間供給し、ＧａＮからなる障壁層（層厚１５ｎｍ程度）を成長させる。そして、井戸層および障壁層の成長を交互に（たとえば５周期分）繰り返して、ｎ型半導体層２２上に、多重量子井戸構造を有する活性層２３を形成する。
【００１８】
その後、基板温度を８７０℃にし、８．１μｍｏｌ／ｍｉｎの流量でＴＭＧを、４．４ＳＬＭの流量でＮＨ３を、２．９×１０−７μｍｏｌ／ｍｉｎの流量でＣＰ２Ｍｇ（ビスシクロペンタディエニルマグネシウム）を、５分間供給する。これにより、活性層２３上に、層厚が５００ｎｍ程度であるＭｇドープＧａＮ層（ｐ型ＧａＮ層）が成長する。ｐ型ＧａＮ層は、ｐ型半導体層２４を構成する。
【００１９】
以上により、成長基板１０上に、下地バッファ層２１を介して、光半導体積層２０が形成される。光半導体積層２０は、ｎ型半導体層２２、活性層２３、および、ｐ型半導体層２４、が順次積層する構造を有する。
【００２０】
次に、リフトオフ法により、光半導体積層２０（ｐ型半導体層２４）表面に、開口部３０ｈを含むｐ側電極（表面電極）３０を形成する。ｐ側電極３０は、たとえばＩＴＯ（インジウム錫酸化物）膜／Ａｇ膜／ＴｉＷ膜／Ｔｉ膜／Ｐｔ膜／Ａｕ膜／Ｔｉ膜の導電性多層膜からなる。ｐ側電極３０は、ｐ型半導体層２４表面において、ｐ型半導体層２４と電気的に接続している。
【００２１】
次に、図１Ｂに示すように、レジストマスクを用いた塩素ガスによるドライエッチング法により、光半導体積層２０の、ｐ側電極３０が形成されていない領域、つまり、開口部３０ｈに対応する領域およびｐ側電極３０よりも外側の領域、を除去する。これにより、光半導体積層３０にビア２０ｂおよび外側溝２０ｄが形成される。ビア２０ｂおよび外側溝２０ｄは、少なくともｐ型半導体層２４および活性層２３を貫通し、それらの底面にはｎ型半導体層２２が表出する。
【００２２】
次に、図１Ｃに示すように、ビア２０ｂの底面を除く領域にフロート層４０を形成する。まず、スパッタ法などにより、ｐ側電極３０を含む光半導体積層２０の上面全面に、膜厚３００ｎｍ程度のＳｉＯ２膜を成膜する。なお、ＳｉＯ２膜は、ＳｉＮ膜などに代替してもよい。続いて、レジストマスクを用いたＣＦ４／Ａｒ混合ガスによるドライエッチング法により、ビア２０ｂ底面に成膜されたＳｉＯ２膜をエッチングする。このとき、ビア２０ｂの底面に、ｎ型半導体層２２が露出する。これにより、少なくともｐ側電極３０およびビア２０ｂ側面を覆うＳｉＯ２膜、つまりフロート層４０が形成される。
【００２３】
次に、図１Ｄに示すように、リフトオフ法により、ビア２０ｂ内にｎ側電極（ビア電極）５０を形成する。ｎ側電極５０は、たとえばＴｉ膜／Ａｌ膜／Ｔｉ膜／Ｐｔ膜／Ａｕ膜の金属多層膜からなる。ｎ側電極５０は、ビア２０ｂの底面において、ｎ型半導体層２２と電気的に接続している。なお、ビア２０ｂの側面はフロート層４０により覆われているため、ｎ側電極５０は、ｐ側電極３０、ならびに、活性層２３およびｐ型半導体層２４とは接触しない。
【００２４】
次に、図１Ｅに示すように、レジストマスクを用いた塩素ガスによるドライエッチング法により、フロート層４０のうちｐ側電極３０の上方に位置する一部分を除去し、ｐ側電極３０の一部を露出させる（コンタクトホール４０ｈ）。
【００２５】
次に、図１Ｆに示すように、リフトオフ法により、フロート層４０上に、Ｔｉ膜／Ｐｔ膜／Ａｕ膜の金属多層膜からなる導電層６０を形成する。導電層６０は、ｎ側電極５０と接触するｎ側部分６１と、コンタクトホール４０ｈ（図１Ｅ参照）を通ってｐ側電極３０と接触するｐ側部分６２と、を含む。ｎ側部分６１およびｐ側部分６２は、間隙６０ｇを空けて形成されており、相互に電気的に絶縁されている。
【００２６】
その後、レジストマスクを用いた塩素ガスによるドライエッチング法により、外側溝２０ｄの中において、フロート層４０および光半導体積層２０（ｎ型半導体層２２）を貫通する分離溝２０ｉを形成する。分離溝２０ｉは、光半導体積層２０（ＬＥＤ素子）の外縁を画定する。光半導体積層２０の平面形状は、たとえば一辺１ｍｍ程度の正方形状である。
【００２７】
以上により、成長基板１０上に、光半導体積層２０から導電層６０までの構成要素を含むデバイス構造層９０が形成される。なお、以降の図面では、便宜的に、成長基板１０およびデバイス構造層９０の配置関係を上下反転して示す。
【００２８】
次に、デバイス構造層９０を支持するための支持基板７１を準備する（図１Ｇ参照）。支持基板７１は、たとえばＳｉ，Ｇｅ，Ｍｏ，ＣｕＷ，ＡｌＮ等からなる基板である。支持基板７１の表面には、接合層７２が形成されている。接合層７２は、たとえばＡｕＳｎ（Ｓｎ：２０ｗｔ％）からなる。
【００２９】
接合層７２は、第１および第２の部分７２ａ，７２ｂを有する。第１および第２の部分７２ａ，７２ｂは、間隙７２ｇを空けてパターニングされており、相互に電気的に絶縁されている。
【００３０】
次に、図１Ｇに示すように、準備した支持基板７１と、すでに作製したデバイス構造層９０とを、接合層７２と導電層６０とが相対するように配置する。このとき、接合層７２および導電層６０は、接合層７２の間隙７２ｇの位置と導電層６０の間隙６０ｇの位置とが一致するように、また、ｎ側部分６１と第１の部分７２ａとが相対し、ｐ側部分６２と第２の部分７２ｂとが相対するように配置される。
【００３１】
次に、図１Ｈに示すように、支持基板７１とデバイス構造体９１とを貼り合せて、３ＭＰａで加圧しながら３００℃に加熱した状態で１０分間保持する。続いて、室温まで冷却して、接合層７２と導電層６０とを融着接合する。
【００３２】
その後、レーザリフトオフ法により、成長基板１０とデバイス構造体９１（光半導体積層２０）とを分離する。具体的には、成長基板１０（サファイア基板）側からＫｒＦエキシマレーザ光（波長２４８ｎｍ，照射エネルギ密度８００〜９００ｍＪ／ｃｍ２）を照射する。
【００３３】
そのレーザ光は、成長基板１０を透過して、下地バッファ層２１（ＧａＮ層）に吸収される。下地バッファ層２１は、光吸収に伴う発熱により分解される。これにより、成長基板１０と光半導体積層２０とが分離し、ｎ型半導体層２２が露出する。
【００３４】
最後に、図１Ｉに示すように、レーザスクライブ又はダイシングにより、光半導体積層２０の外縁に沿って、支持基板７１を分割して、個々のＬＥＤ素子１０１を得る。なお、支持基板７１の分割位置は、図中において矢印により示されている。以上により、第１のＬＥＤ素子１０１が完成する。
【００３５】
なお、この製造方法では、図１Ｂに示す工程において光半導体積層２０の一部を除去し、また、図１Ｆに示す工程において光半導体積層２０（ＬＥＤ素子）の外縁を画定した。しかし、これらの工程を行わず、図１Ｉに示す工程におけるレーザスクライブまたはダイシングによってＬＥＤ素子の外縁を画定してもよい。この場合、ＬＥＤ素子は、最終的に、図１Ｊに示すような構造・形状となる。
【００３６】
図１Ｋは、第１のＬＥＤ素子１０１を示す平面図（上面図）である。光半導体積層２０（ないしＬＥＤ素子１０１）の平面形状は、一辺が約１ｍｍ程度である正方形状である。
【００３７】
ｎ側電極５０（図中、破線で示す）は、たとえば、円形状の平面形状を有し、光半導体積層２０（ないしＬＥＤ素子１０１）のほぼ中央に配置される。なお、ｎ側電極５０の平面形状は、円形に限らず、たとえば矩形であってもよい。また、ｎ側電極５０は、１つではなく、複数形成されていてもかまわない。ｐ側電極３０（図中、破線で示す）は、ｎ側電極５０を囲うように形成されている。
【００３８】
再度、図１Ｉを参照する。第１のＬＥＤ素子１０１を実際に使用する場合、接合層７２の第１および第２の部分７２ａ，７２ｂにそれぞれボンディングワイヤが接続される。外部電源からボンディングワイヤを介して供給される電子は、接合層７２の第１の部分７２ａから導電層６０のｎ側部分６１に移動し、さらに、ｎ側電極５０へと移動する。また、外部電源からボンディングワイヤを介して供給される正孔は、接合層７２の第２の部分７２ｂから導電層６０のｐ側部分６２に移動し、さらに、ｐ側電極３０へと移動する。
【００３９】
ｐ側電極３０およびｎ側電極５０から光半導体積層２０に注入される電子および正孔は活性層２３において再結合し、この再結合にかかるエネルギが光（および熱）として放出される。放出された光の一部は、直接、ｎ型半導体層２２側から出射される。また、その他の一部は、ｐ側電極３０に反射された後に、ｎ型半導体層２２側から出射される。
【００４０】
本発明者らの検討によれば、支持基板７１の分割位置が光半導体積層２０に近いと、分割の際に光半導体積層２０に応力・ダメージ等が加わってしまい、光半導体積層２０の周縁部分が発光しなくなることが分かった。また、応力・ダメージ等が加わった部分で、リーク電流が増大することも分かった。本発明者らのさらなる検討によれば、支持基板７１の分割位置と光半導体積層２０の外縁とを２０μｍ以上離すことで、これらの課題が改善することが分かった。
【００４１】
次に、本発明者らが検討を行った第２のＬＥＤ素子について説明する。
【００４２】
図２Ａは、第２のＬＥＤ素子１０２を示す断面図である。第２のＬＥＤ素子１０２は、支持基板７１の分割位置（ないし外縁）と光半導体積層２０の外縁とが２０μｍ離れている。その他の構成・構造は、第１のＬＥＤ素子１０１と概ね同じである。第２のＬＥＤ素子１０２では、支持基板７１の分割位置と光半導体積層２０の外縁とが離れているため、基板分割の際の光半導体積層２０へのダメージは緩和される。
【００４３】
図２Ｂは、複数の第２のＬＥＤ素子１０２を含む半導体発光素子アレイ（ＬＥＤアレイ）１２２の一部を示す断面図である。なお、第２のＬＥＤ素子１０２は、簡略化して、支持基板７１上に光半導体積層２０が配置された構造で示す。
【００４４】
ＬＥＤアレイ１２２において、複数のＬＥＤ素子１０２（ないしＬＥＤ素子１０２の平面サイズを画定する支持基板７１）は、相互に間隔Ｂｅ（たとえば５０μｍ程度）を空けて、マウント基板１００上に配置される。このとき、発光源となる光半導体積層２０は、相互に間隔Ｂｌ（５０μｍ＋２０μｍ×２＝９０μｍ）を空けて、配置されることになる。
【００４５】
第２のＬＥＤ素子１０２では、基板分割の際の光半導体積層２０へのダメージを緩和するため、支持基板７１の外縁（分割位置）と光半導体積層２０の外縁とが比較的離れている。そのため、隣接するＬＥＤ素子１０２（支持基板７１）の間隔Ｂｅを狭くしても、隣接する光半導体積層２０の間隔Ｂｌは、ある程度広くなってしまう。
【００４６】
図２Ｃは、ＬＥＤアレイ１２２から出射された光をスクリーン上に投影した際の投影像２０Ｉを示す平面図である。投影像２０Ｉは、第２のＬＥＤ素子１０２（より言えばその光半導体積層２０）から出射された光の像に対応する。第２のＬＥＤ素子１０２を用いたＬＥＤアレイ１２２では、隣接する光半導体積層２０の間隔Ｂｌが比較的広くなってしまうため、投影像２０Ｉの間隔も広くなってしまい、結果として、投影像２０Ｉの間隙に暗線（ダークライン）Ｌが視認されうる。ＬＥＤアレイを車両用前照灯などに応用しようとした場合、このようなダークラインは改善されることが望ましい。
【００４７】
次に、本発明者らが検討を行った第３のＬＥＤ素子について説明する。
【００４８】
図３Ａおよび図３Ｂに、第３のＬＥＤ素子を作製する様子の一部を示す。第３のＬＥＤ素子は、第１のＬＥＤ素子と同様に、成長基板上に、光半導体積層を含むデバイス構造層を形成し（図１Ａ〜図１Ｆ）、デバイス構造層を支持基板と貼り合せて、成長基板をデバイス構造層から分離する（図１Ｇ，図１Ｈ）、ことにより製造される。第３のＬＥＤ素子は、その後さらに、光半導体積層に全体的平面形状が枠状の溝を形成して、当該枠状溝に透光部材を充填し、支持基板を適当なサイズに分割する（図３Ａ，図３Ｂ）、ことにより製造される。
【００４９】
成長基板１０をデバイス構造層９０から分離した（図１Ｈ参照）後に、図３Ａに示すように、レジストマスクを用いた塩素ガスによるドライエッチング法により、光半導体積層２０に枠状溝２０ｆを形成する。枠状溝２０ｆは、ｎ型半導体層２２、活性層２３およびｐ型半導体層２４を貫通しており、光半導体積層２０の外縁に沿って形成される。
【００５０】
枠状溝２０ｆの幅Ｗは、たとえば１０μｍ程度であり、枠状溝２０ｆの外縁から光半導体積層２０の外縁までの距離Ｄは、たとえば２０μｍ程度である。
【００５１】
次に、図３Ｂに示すように、枠状溝２０ｆの中に、透光部材８０を充填する。透光部材８０は、たとえばシリコーンなどの樹脂を枠状溝２０ｆ中に注入して、熱硬化（ないし紫外線硬化）することにより形成される。なお、透光部材８０は、屈折率が少なくとも空気（約１．０）よりも大きいことが好ましく、光半導体積層２０（ＧａＮ系半導体，約２．４）に近いほどより好ましい。
【００５２】
透光部材８０は、特に、ポリシロキサンの側鎖の一部がフェニル基で置換されたメチルフェニル系シリコーンが好ましい。これは、屈折率が高いためである。このほかにも、酸化シリコン、窒化シリコン、酸化チタン、ジルコニアなどの無機部材を用いることもできる。
【００５３】
最後に、レーザスクライブ又はダイシングにより、光半導体積層２０の外縁に沿って、支持基板７１を分割して、個々のＬＥＤ素子１０３を得る。以上により、第３のＬＥＤ素子１０３が完成する。なお、第３のＬＥＤ素子１０３において、透光部材８０よりも内側の領域を主要領域９２、透光部材８０よりも外側の領域を周縁領域９３、および、透光部材８０に対応する領域を接続領域９４、と呼ぶことがある。
【００５４】
図３Ｃは、第３のＬＥＤ素子１０３を示す平面図（上面図）である。光半導体積層２０（ないしＬＥＤ素子１０３）は、一辺が約１ｍｍ程度である正方形状の平面形状を有する。透光部材８０（図中、斜線模様で示す）は、光半導体積層２０の外縁に沿って形成されており、枠状の全体的平面形状を有する。
【００５５】
ｎ側電極５０（図中、破線で示す）は、主要領域（透光部材８０に囲まれる領域）９２内においてｎ型半導体層２２と接触している。また、ｐ側電極３０（図中、破線で示す）は、少なくとも主要領域９２内においてｐ型半導体層２４に接触している。なお、ｐ側電極３０は、周縁領域９３にはみ出さず、主要領域９２内にのみ形成されていてもよい。
【００５６】
再度、図３Ｂを参照する。接合層７２ないし導電層６０から、ｐ側電極３０およびｎ側電極５０を介して、光半導体積層２０に電流を注入すると、主要領域９２に対応する光半導体積層２０には電流が流れるが、周縁領域９３に対応する光半導体積層２０には電流は流れない。このため、基板分割の際に、光半導体積層２０の周縁部分にダメージが加わったとしても、当該部分でリーク電流が増大することはない。
【００５７】
一方、主要領域９２に対応する光半導体積層２０では、電流が流れるため発光するが、周縁領域９３に対応する光半導体積層２０では、電流が流れないため発光しない。しかし、主要領域９２の活性層２３から放出される光は、主要領域９２のｎ型半導体層２２表面から出射されるとともに、透光部材８０を介して周縁領域９３のｎ型半導体層２２に導光されて、その表面からも出射される。
【００５８】
透光部材８０には空気（外気）よりも屈折率の大きい部材が用いられる。このため、光半導体積層２０と透光部材８０との界面における光反射は低減され、周縁領域９３に光がより伝搬しやすくなる。その後、光は、周縁領域９３内において、素子のより周縁まで伝搬する。つまり、ｎ型半導体層２２全面（光半導体積層２０全体ないしはＬＥＤ素子１０３全体）から光が出射される。
【００５９】
図３Ｄは、複数の第３のＬＥＤ素子１０３を含むＬＥＤアレイ１２３の一部を示す断面図である。ＬＥＤアレイ１２３（第３のＬＥＤ素子１０３）から出射される光をスクリーン上に投影する場合を想定する。
【００６０】
第３のＬＥＤ素子１０３では、上述したように、周縁領域（透光部材８０よりも外側の領域）を含めて光半導体積層２０全面から光が出射される。また、光半導体積層２０の外縁が支持基板７１の分割位置（外縁）とほぼ一致しており、光半導体積層２０の間隔ＢｌとＬＥＤ素子１０３（ないし支持基板７１）の間隔Ｂｅとの差異は極めて小さい。
【００６１】
これらの特徴から、第３のＬＥＤ素子１０３を用いたＬＥＤアレイ１２３では、投影像の間隔を比較的自由に調整することができる。つまり、リーク電流の増大を抑制しつつ、投影像の間隙を、ダークラインが生じないように、容易に調整することができる。
【００６２】
図３Ｅは、ＬＥＤアレイ１２３を示す平面図（上面図）である。なお、ＬＥＤアレイ１２３は、たとえば、次のようにして製造することができる。
【００６３】
まず、複数のＬＥＤ素子１０３をマウント基板１００上に配置する。複数のＬＥＤ素子１０３は、たとえば、３行３列のマトリクス状に配列する。マウント基板１００には、たとえばＳｉ基板やＡｌＮ基板を用いる。また、ＬＥＤ素子１０３の固定にはＡｇペーストなどを用いる。
【００６４】
その後、ワイヤーボンディング法により、ＬＥＤ素子１０３各々の電極（図３Ｂにおける接合層７２の第１および第２の部分７２ａ，７２ｂ）にワイヤ（たとえばＡｕワイヤ）を接続し、当該ワイヤを外部に引き出す。引き出されたワイヤは、外部電源や、ＬＥＤ素子１０３各々のＯＮ／ＯＦＦを制御する外部コントロール回路などに接続される。
【００６５】
図３Ｆは、ＬＥＤ素子１０３の変形例を示す断面図である。外部電源等への電気的接続は、ボンディングワイヤを介した接続に限らず、マウント基板１００（図３Ｅ）上に形成されうる配線パターンを介した接続であってもよい。この場合、図３Ｆに示すように、支持基板７１に貫通基板を採用し、支持基板７１の裏面に、接合層７２の第１および第２の部分７２ａ，７２ｂに電気的に接続する裏面電極７３ａ，７３ｂを設ける。このような構造にすることにより、ＬＥＤ素子１０３の電極をマウント基板１００上の配線パターンに容易に接続することができる。
【００６６】
以上により、ＬＥＤアレイ１２３が完成する。なお、その後、マウント基板１００上に、複数のＬＥＤ素子１０１を覆う保護層１３０を形成してもよい。
【００６７】
保護層１３０には、たとえばシリコーンなどの樹脂を用いることができる。特に、ポリシロキサンの側鎖及び末端が全てメチル基となっているジメチル系シリコーンが好ましい。これは、耐熱性が高いためである。また、保護層１３０には、たとえば黄色蛍光体などが添加されていてもよい。これにより、ＬＥＤアレイ１２３から白色光を出射することができる。
【００６８】
図４Ａは、第３のＬＥＤ素子１０３の変形例１０３ａを示す断面図である。
【００６９】
ｎ型半導体層２２の表面には、光取り出しを促進するための、微細凹凸構造が形成されていても良い。この微細凹凸構造は例えばいわゆるマイクロコーン構造であっても良い。マイクロコーン構造２２ａは、成長基板１０を光半導体積層２０から分離（図１Ｈ参照）した後に、露出したｎ型半導体層２２表面を、たとえばＴＭＡＨ（水酸化フェニルトリメチルアンモニウム）水溶液（温度約７０℃，濃度約２５％）でウエットエッチングすることにより形成することができる。マイクロコーンの平均サイズは、４５０μｍ以上であることが好ましい。平均の高さが発光波長よりも大きければ光は凹凸として認識する。マイクロコーン構造２２ａにより、効率的に、光半導体積層２０から外部に光を出射させることができる。
【００７０】
なお、マイクロコーン構造２２ａは、所定の平面形状にパターニングされていてもよい。主要領域（透光部材８０よりも内側の領域）にのみ形成してもよいし、図４Ａに示すように、透光部材８０の近傍を除く領域に形成してもかまわない。
【００７１】
主要領域の透光部材８０近傍を平坦な面とすることで、主要領域で発生した光を全反射にてより周縁領域に導くことが可能となる。また、周縁領域の透光部材８０近傍を平坦な面とすることで、周縁領域内でもさらに端部へと光を全反射で導くことが可能となる。
【００７２】
よって、図４Ａに示すパターンにすることにより、主要領域における透光部材８０の近傍から放出される光を、周縁領域のより外側の領域から積極的に出射させることができる。なお、図４Ａにおいて主要領域と周辺領域に共に平坦な領域を形成したが、いずれか一方でも構わない。
【００７３】
また、周縁領域（透光部材８０よりも外側の領域）に対応する活性層２３およびｐ型半導体層２４を、透光層２５に置換してもよい。透光層２５は、光半導体積層２０を形成（図１Ａ参照）した後に、周縁領域に対応するｐ型半導体層２４および活性層２３を除去し、その除去した領域を酸化シリコンや窒化シリコン等で埋め戻すことにより形成することができる。
【００７４】
周縁領域の活性層２３は、発光に寄与しない一方で、主要領域から周縁領域に導光される光をわずかながら吸収する。このため、周縁領域から出射される光の強度を低減させる可能性がある。少なくとも周縁領域の活性層２３を、酸化シリコンや窒化シリコン等からなる透光層２５に置換することにより、周縁領域における光強度の低減を抑制することができる。
【００７５】
さらに、主要領域から周縁領域にかけて、ｐ側電極３０の一部を、光引き出し層３１に置換してもよい。光引き出し層３１は、たとえば酸化シリコン、窒化シリコン、酸化チタン、ジルコニアなどにより形成することができる。主要領域から周縁領域にわたって、ｐ側電極３０を光引き出し層３１に置換することにより、主要領域から放出された光が、透光部材８０とともに、光引き出し層３１をも介して、周縁領域に導光される。
【００７６】
図４Ｂは、第３のＬＥＤ素子１０３の他の変形例１０３ｂを示す平面図である。光半導体積層２０にたとえば十字状の分断溝２０ｃを設け、光半導体積層２０を４つの領域（セグメント）に分断してもよい。４つのセグメントに、それぞれｐ側電極３０およびｎ側電極５０を設け、それぞれ独立に電流を流せるようにすることにより、４つのセグメントを独立に発光させる（ＯＮ／ＯＦＦ制御する）ことができる。
【００７７】
隣接するセグメントは、レーザスクライブ又はダイシングで分割されるものではない。そのため、透光部材８０は、各セグメントの外縁に沿って設けられる必要はなく、光半導体積層２０の外縁に沿って設けられていればよい。なお、透光部材８０は、光半導体積層２０の外縁のいずれか一つの辺に沿って設けられていてもよい。
【００７８】
図４Ｃは、複数のセグメントを有するＬＥＤ素子１０３ｂを複数含むＬＥＤアレイ１２３ｂを示す平面図である。マウント基板１００上に、たとえば、３つのＬＥＤ素子１０３ｂｌ，１０３ｂｃ，１０３ｂｒが一方向に並んで配置されている。各々のＬＥＤ素子１０３ｂは、たとえば、８つのセグメントを有している。
【００７９】
この場合、透光部材８０は夫々の素子同士が向かい合う辺に沿って各セグメントに形成されている。左右の素子１０３ｂｌ，１０３ｂｒでは１つの辺に沿って、中央の素子１０３ｂｃでは配列方向の左右の辺に沿って透光部材８０が形成されている。ＬＥＤアレイの周縁に沿った辺(上下の辺及び左右のLED素子１０３ｂｌ，１０３ｂｒの外側の辺)で透光部材８０は形成されていないが、このような位置では素子間のダークラインは発生しないし、分割の際も支持基板と半導体積層２０の距離を十分に保つことが可能の為なくても構わない。
【００８０】
なお、製造容易の為、中央の素子１０３ｂｃのような構造を有する素子のみを一列に配列することでも構わないであろう。各セグメントの透光部材８０で区画される二つの領域について、素子同士が対向する辺側の領域が外縁領域相当で非発光な領域となり、素子同士が対向する辺と逆側の領域が主要領域で電極が形成され、発光する領域である。
【００８１】
なお、光半導体積層２０をより多くのセグメントに分断する場合には、支持基板７１に多層配線基板を用いてもよいであろう。たとえば、各セグメントに接続するｎ側電極を相互に接続して共通電位とし、各セグメントに接続するｐ側電極を層内（層間）配線にそれぞれ接続すれば、各セグメントにそれぞれ独立に電流を流す（ＯＮ／ＯＦＦ制御する）ことができるであろう。
【００８２】
複数のセグメントに分割される場合であっても、各セグメントにおいて図４Ａのように溝で区画された二つの領域において透光部材８０近傍においては平坦な面で、それ以外の領域においてはパターニングされたマイクロコーンを形成してもよいであろう。また、光引き出し層３１をさらに有してもよいであろう。さらに、非発光な領域においては活性層２３およびｐ型半導体層２４を、透光層２５に置換してもよいであろう。
【００８３】
次に、本発明者らが検討を行った第４のＬＥＤ素子について説明する。
【００８４】
図５Ａ〜図５Ｆに、第４のＬＥＤ素子を作製する様子の一部を示す。第４のＬＥＤ素子は、主に、成長基板上に、全体的平面形状が枠状の溝が形成された光半導体積層および電極等を含むデバイス構造層を形成し（図５Ａ〜図５Ｅ）、デバイス構造層を支持基板と貼り合せて、成長基板をデバイス構造層から分離し、最後に、支持基板を適当なサイズに分割する（図５Ｆ）、ことにより製造される。
【００８５】
まず、図５Ａに示すように、成長基板１０上に、下地バッファ層２１を介して、光半導体積層２０を形成する。その後、光半導体積層２０（ｐ型半導体層２４）表面に、開口部３０ｈ，３０ｆを含むｐ側電極（表面電極）３０を形成する。開口部３０ｈは、たとえば円形状の平面形状を有する。また、開口部３０ｆは、枠状の全体的平面形状を有する。
【００８６】
次に、図５Ｂに示すように、レジストマスクを用いた塩素ガスによるドライエッチング法により、光半導体積層２０の、ｐ側電極３０が形成されていない領域、つまり、開口部３０ｈ，３０ｆに対応する領域およびｐ側電極３０よりも外側の領域、を除去する。これにより、光半導体積層３０にビア２０ｂ，枠状溝２０ｆおよび外側溝２０ｄが形成される。ビア２０ｂ，枠状溝２０ｆおよび外側溝２０ｄは、少なくともｐ型半導体層２４および活性層２３を貫通し、それらの底面にはｎ型半導体層２２が表出する。
【００８７】
次に、図５Ｃに示すように、ビア２０ｂの底面を除く領域にフロート層４０を形成する。まず、スパッタ法などにより、ｐ側電極３０を含む光半導体積層２０の上面全面に、ＳｉＯ２膜を成膜する。続いて、レジストマスクを用いたＣＦ４／Ａｒ混合ガスによるドライエッチング法により、ビア２０ｂ底面に成膜されたＳｉＯ２膜をエッチングする。これにより、少なくともｐ側電極３０，ビア２０ｂ側面、ならびに、枠状溝２０ｆ側面および底面を覆う（枠状溝２０ｆ内部を充填する）ＳｉＯ２膜、つまりフロート層４１が形成される。
【００８８】
次に、図５Ｄに示すように、ビア２０ｂ内にｎ側電極（ビア電極）５０を形成する。その後、レジストマスクを用いた塩素ガスによるドライエッチング法により、フロート層４１のうちｐ側電極３０の上方に位置する一部分を除去し、ｐ側電極３０の一部を露出させる（コンタクトホール４１ｈ）。
【００８９】
次に、図５Ｅに示すように、フロート層４１上に、間隙６０ｇを空けて、導電層６０を形成する。導電層６０は、ｎ側部分６１およびｐ側部分６２を含む。その後、レジストマスクを用いた塩素ガスによるドライエッチング法により、外側溝２０ｄの中において、フロート層４１および光半導体積層２０（ｎ型半導体層２２）を貫通する分離溝２０ｉを形成する。以上により、成長基板１０上に、デバイス構造層９１が形成される。
【００９０】
その後、図５Ｆに示すように、デバイス構造層９１を支持基板７１に貼付して、レーザリフトオフ法によりデバイス構造層９１と成長基板１０とを分離する。最後に、光半導体積層２０の外縁に沿って、支持基板７１を分割して、個々のＬＥＤ素子１０４を得る。
【００９１】
以上により、第４のＬＥＤ素子１０４が完成する。なお、第４のＬＥＤ素子１０４では、枠状溝２０ｆ（ないしそこに充填されるフロート層）よりも内側の領域が主要領域９２に、枠状溝２０ｆよりも外側の領域が周縁領域９３に、枠状溝２０ｆに対応する領域が接続領域９４に、対応する。
【００９２】
図５Ｇは、第４のＬＥＤ素子１０４を示す平面図（上面図）である。枠状溝２０ｆ（破線で示す）は、光半導体積層２０の外縁に沿って形成されており、枠状の全体的平面形状を有する。
【００９３】
再度、図５Ｆを参照する。接合層７２ないし導電層６０から、ｐ側電極３０およびｎ側電極５０を介して、光半導体積層２０に電流を注入すると、主要領域９２に対応する光半導体積層２０には電流が流れるが、周縁領域９３に対応する光半導体積層２０には電流は流れない。第３のＬＥＤ素子１０３と同様に、基板分割の際に、光半導体積層２０の周縁部分にダメージが加わったとしても、当該部分でリーク電流が増大することはない。
【００９４】
一方、第４のＬＥＤ素子１０４では、主要領域９２から周縁領域９３までｎ型半導体層２２が連続的に形成されている。そのため、主要領域９２から放出された光は、周縁領域９３に効率的に導光されるであろう。
【００９５】
第４のＬＥＤ素子１０４も同様に図３Ｅのように複数並べてＬＥＤアレイとすることができる、また、図４Ｂのように複数のセグメントに分けた素子とすることもできる。さらに図４Ｃのように複数のセグメントに分けた素子を並べたＬＥＤアレイとすることもできる。そのような場合、透光部材８０の位置が溝２０ｆの位置に対応することになる。
【００９６】
また、図４Ａのように溝で区画された二つの領域において、発光面における溝２０ｆ直上近傍、つまり溝で区画される領域の境界近傍においては平坦な面で、それ以外の領域においてはパターニングされたマイクロコーンを形成してもよいであろう。さらに、溝２０ｆの下には光引き出し層３１をさらに有してもよし、非発光な領域においては活性層２３およびｐ型半導体層２４を、透光層２５に置換してもよいであろう。
【００９７】
以上、第１〜第４のＬＥＤ素子に基づいて本発明を説明したが、本発明はこれらに限定されるものではない。種々の変更、改良、組み合わせ等が可能なことは当業者には自明であろう。
【符号の説明】
【００９８】
１０…成長基板、２０…光半導体積層、２１…下地バッファ層、２２…ｎ型半導体層、２３…活性層（発光層）、２４…ｐ型半導体層、２５…透光層、３０…ｐ側電極（表面電極）、３１…光引き出し層、４０，４１…フロート層、５０…ｎ側電極（ビア電極）、６０…導電層、６１…ｎ側部分、６２…ｐ側部分、７１…支持基板、７２…接合層、７３…裏面電極、８０…透光部材、９０，９１…デバイス構造層、９２…主要領域、９３…周縁領域、９４…接続領域、１００…マウント基板、１０１〜１０４…第１〜第４のＬＥＤ素子、１２２，１２…ＬＥＤアレイ、１３０…保護層。
【図１−１】
0006537883.tif 000002
【図１−２】
0006537883.tif 000003
【図１−３】
0006537883.tif 000004
【図１−４】
0006537883.tif 000005
【図２】
0006537883.tif 000006
【図３−１】
0006537883.tif 000007
【図３−２】
0006537883.tif 000008
【図３−３】
0006537883.tif 000009
【図４−１】
0006537883.tif 000010
【図４−２】
0006537883.tif 000011
【図５−１】
0006537883.tif 000012
【図５−２】
0006537883.tif 000013
【図５−３】
0006537883.tif 000014