(57)【特許請求の範囲】
【請求項１】
第１面及び前記第１面に対向する第２面を備える基板の前記第１面に一方が開口する孔を形成し、
前記基板をスリミングして前記基板を薄化し、
前記基板の第２面に前記孔と通じる開口部を形成し、
前記第２面及び前記開口部周辺に第１シード層を形成し、
前記第１シード層上に前記開口部を塞ぐめっき層を形成し、
前記孔に金属材料を含む電極を形成し、
前記第２面上から前記第１シード層及び前記めっき層を除去すること
を含み、
前記開口部の径は、前記孔の前記第１面側の開口の径よりも小さいことを特徴とする導電材充填貫通電極基板の製造方法。
【請求項２】
前記第１シード層のエッチングレートは、前記めっき層のエッチングレートよりも大きいことを特徴とする請求項１に記載の導電材充填貫通電極基板の製造方法。
【請求項３】
前記第１シード層は、スパッタリング法によって形成されることを特徴とする請求項１又は２に記載の導電材充填貫通電極基板の製造方法。
【請求項４】
前記孔の内壁に絶縁膜を形成することをさらに含む請求項１乃至３のいずれか一項に記載の導電材充填貫通電極基板の製造方法。
【請求項５】
前記絶縁膜は窒化シリコン膜であることを特徴とする請求項４に記載の導電材充填貫通電極基板の製造方法。
【請求項６】
前記基板の前記第１面に一方を開口する孔を形成することは、
前記第１面にレーザを照射して、レーザが照射された部分に変質部を形成し、
前記基板に対するエッチングレートよりも前記変質部に対するエッチングレートが大きなエッチング液を用いて、前記変質部をエッチングすること、
を含む請求項１乃至５のいずれか一項に記載の導電材充填貫通電極基板の製造方法。
【請求項７】
前記第２面上から前記第１シード層及び前記めっき層を除去した後、前記第２面上に第２シード層を形成し、
前記第２シード層上に配線パターンを形成し、
前記配線パターンに対応する部分を残して、残りの前記第２シード層を前記第２面上から除去すること、
をさらに含む請求項１乃至６のいずれか一項に記載の導電材充填貫通電極基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板の表面と裏面とを貫通するスルーホールが設けられ、このスルーホール内に導電材が充填された導電材充填貫通電極基板、及びその製造方法に関する。
【背景技術】
【０００２】
近年、電子機器の高密度化、小型化が進み、ＬＳＩチップが半導体パッケージと同程度まで縮小化しており、パッケージ内におけるチップの２次元配置による高密度化は限界に達しつつある。そこで、パッケージ内におけるチップの実装密度を上げるため、ＬＳＩチップを３次元に積層することが検討されている。ＬＳＩチップを３次元に積層するにあたり、ＬＳＩチップを積層した半導体パッケージ全体を高速動作させるために積層回路間の距離を近づける必要がある。
【０００３】
そこで、上記要求に応えるため、ＬＳＩチップ間のインターポーザとして、基板の表面と裏面とを貫通するスルーホール内に導電材が充填され、該基板の表面と裏面とを導通させる導通部を備えた貫通電極基板が提案されている。このような貫通電極基板では、スルーホール内部に電解メッキ等によって導電材（Ｃｕ等）を充填したり、導電材を含む層をスルーホール内の側壁に形成したりすることによって貫通電極が形成されている。
【０００４】
貫通電極の形成方法として、半導体基板やガラス、石英などの絶縁性基板の表面と裏面とを貫通するスルーホールを形成した後、表面及び裏面のどちらか一面に導電材を含む下地導電層を形成し、該下地導電層を給電層として電解めっきによってスルーホール内に導電材をボトムアップ充填して形成する方法が知られている（特許文献１乃至３）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−１４７９７１号公報
【特許文献２】特開２００７−５４０２号公報
【特許文献３】特開２００９−２３８９５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、特許文献１乃至特許文献３では、スルーホールが形成された基板の表面又は裏面に下地導電層を形成する際に、下地導電層がスルーホールの開口部付近だけではなく、スルーホール内部にまで下地導電層が形成される虞がある。スルーホールの内部に下地導電層が形成されると、スルーホールにめっきを成長させる際に、下地導電層が形成された部分のめっきが他の部分よりも早く成長してしまい、スルーホール内部にボイドが発生してしまうという問題がある。
【０００７】
また、特許文献２及び特許文献３のように、下地導電層がスルーホールの開口部付近のみに形成されている場合であっても、開口部を塞ぐ蓋めっき層を形成すると、スルーホールの内部に蓋めっき層が形成されてしまう虞があり、スルーホールにめっきを成長させる際に、ボイドが発生してしまうという問題がある。また、蓋めっき層を形成する場合、スルーホールの開口部を塞ぐために、蓋めっき層の膜厚を厚くする必要があり、スルーホールに導電材を充填した後の、蓋めっき層の除去に時間を要していた。
【０００８】
本発明は、上記実情に鑑み、基板に形成されたスルーホール内部への下地導電層の付着を防止して、スルーホールに導電材を充填する際にスルーホール内部にボイドが発生することを防止することができる導電材充填貫通電極基板及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一実施形態によると、第１面及び前記第１面に対向する第２面を備える基板と、前記第１面及び前記第２面を貫通する貫通孔と、前記貫通孔の内側に配置される金属材料を含む電極と、を含み、前記貫通孔の前記２面の開口部の径は、前記孔の前記第１面側の開口の径よりも小さいことを特徴とする導電材充填貫通電極基板が提供される。
【００１０】
前記貫通孔の内壁に配置された絶縁膜をさらに含んでもよく、前記電極は、前記絶縁膜の内側に配置されてもよい。
【００１１】
前記絶縁膜は窒化シリコン膜であってもよい。
【００１２】
前記貫通孔は、前記第１面から前記第２面に向かってテーパ状であってもよい。
【００１３】
前記電極と電気的に接続し、前記第２面上に形成された配線をさらに含んでもよい。
【００１４】
また、本発明の一実施形態によると、第１面及び前記第１面に対向する第２面を備える基板の前記第１面に一方が開口する孔を形成し、前記基板をスリミングして前記基板を薄化し、前記基板の第２面に前記孔と通じる開口部を形成し、前記第２面及び前記開口部周辺に第１シード層を形成し、前記第１シード層上に前記開口部を塞ぐめっき層を形成し、前記孔に金属材料を含む電極を形成し、前記第２面上から前記第１シード層及び前記めっき層を除去することを含み、前記開口部の径は、前記孔の前記第１面側の開口の径よりも小さいことを特徴とする導電材充填貫通電極基板の製造方法。
【００１５】
前記第１シード層のエッチングレートは、前記めっき層のエッチングレートよりも大きくてもよい。
【００１６】
前記第１シード層は、スパッタリング法によって形成されてもよい。
【００１７】
前記孔の内壁に絶縁膜を形成することをさらに含んでもよい。
【００１８】
前記絶縁膜は窒化シリコン膜であってもよい。
【００１９】
前記基板の前記第１面に一方を開口する孔を形成することは、前記第１面にレーザを照射して、レーザが照射された部分に変質部を形成し、前記基板に対するエッチングレートよりも前記変質部に対するエッチングレートが大きなエッチング液を用いて、前記変質部をエッチングすること、を含んでもよい。
【００２０】
前記第２面上から前記第１シード層及び前記めっき層を除去した後、前記第２面上に第２シード層を形成し、前記第２シード層上に配線パターンを形成し、前記第配線パターンに対応する部分を残して、残りの前記第２シード層を前記第２面上から除去すること、をさらに含んでもよい。
【発明の効果】
【００２１】
本発明によると、基板に形成されたスルーホール内部への下地導電層の付着を防止して、スルーホールに導電材を充填する際にスルーホール内部にボイドが発生することを防止することができる導電材充填貫通電極基板及びその製造方法を提供することができる。
【図面の簡単な説明】
【００２２】
【図１】図１（ａ）及び図１（ｂ）は本発明の第１実施形態に係る導電材充填貫通電極基板の上面図及び断面図である。
【図２】図２（ａ）から図２（ｄ）は本発明の第１実施形態に係る導電材充填貫通電極基板の製造方法を示す工程図である。
【図３】図３（ａ）から図３（ｄ）は本発明の第１実施形態に係る導電材充填貫通電極基板の製造方法を示す工程図である。
【図４】図４（ａ）から図４（ｄ）は、本発明の第１実施形態に係る導電材充填貫通電極基板に配線パターンを形成する方法を示す工程図である。
【図５】図５（ａ）及び図５（ｂ）は本発明の第３実施形態に係る導電材充填貫通電極基板の上面図及び断面図である。
【図６】図６（ａ）から図６（ｃ）は本発明の第３実施形態に係る導電材充填貫通電極基板の製造方法を示す工程図である。
【図７】図７（ａ）から図７（ｄ）は本発明の第３実施形態に係る導電材充填貫通電極基板の製造方法を示す工程図である。
【図８】図８は、本発明の第４実施形態に係る半導体装置を示す図である。
【図９】図９は、本発明の第４実施形態に係る半導体装置の別の例を示す図である。
【図１０】図１０は、本発明の第４実施形態に係る半導体装置のさらに別の例を示す図である。
【図１１】図１１（ａ）及び（ｂ）は、それぞれ、本本発明の第４実施形態に係る半導体装置を用いた電子機器を示す図である。
【発明を実施するための形態】
【００２３】
以下、本発明の導電材充填貫通電極基板について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本発明の実施形態の一例であって、本発明はこれらの実施形態に限定して解釈されるものではない。なお、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部を図面から省略している場合がある。
【００２４】
＜第１実施形態＞
図１乃至図３を参照しながら、本発明の第１実施形態に係る導電材充填貫通電極基板について詳細に説明する。
【００２５】
［導電材充填貫通電極基板の構造］
図１（ａ）は、本発明の第１実施形態に係る導電材充填貫通電極基板１０の上面図である。図１（ｂ）は、図１（ａ）に示す本発明の第１実施形態に係る導電材充填貫通電極基板１０の破線で示したＢ領域におけるＡ−Ａに沿った断面図である。
【００２６】
図１（ａ）及び図１（ｂ）を参照すると、本発明の第１実施形態に係る導電材充填貫通電極基板１０は、第１面１１ａ及び第２面１１ｂを備える基板１１、電極１３、絶縁膜１５、シード層残部１７ａ及び蓋めっき層残部１９ａを備えている。
【００２７】
基板１１は、ガラス基板又はシリコン基板などの半導体基板であってもよい。しかしながら、本発明に用いる基板は、ガラス基板又は半導体基板に限定されず、サファイア基板、樹脂基板などであってもよい。基板１１には、第１面１１ａ及び前記第２面１１ｂを貫通する複数の貫通孔２１が配置されている。基板１１の第１面１１a、複数の貫通孔２１の内壁２１ａには絶縁膜１５が配置されている。本実施形態においては、絶縁膜１５は基板１１の第１面１１ａ上にも配置されているが、これに限定されるわけではなく、第１面１１ａに絶縁膜１５が配置されないようにしてもよい。また、絶縁膜１５は省略されてもよい。
【００２８】
貫通孔２１の内壁２１ａに配置された絶縁膜１５の内側には、電極（貫通電極）１３が配置されている。本実施形態においては、図１（ｂ）に示すように、基板１１の第１面１１ａ側において、電極１３は絶縁膜１５を挟んで貫通孔２１の内部に配置されているが、これに限定されるわけではなく、電極１３が貫通孔２１の外部まで配置されるようにしてもよい。
【００２９】
電極１３は、金属材料を含む。金属材料としては、例えば、銅、金、銀、白金、ロジウム、スズ、アルミニウム、ニッケル、クロム等の金属又はこれらを組み合わせた合金などが用いられてもよい。
【００３０】
基板１１の第２面１１ｂ側に配置された開口部２１ｂは、電極１３と電気的に接続されたシード層残部１７ａ及び蓋めっき層残部１９ａによって閉塞されている。
【００３１】
本実施形態の導電材充填貫通電極基板１０において、基板１１の第２面１１ｂ側に配置された貫通孔２１の開口部２１ｂの径ｄ２は、基板の第１面１１ａ側の貫通孔２１の開口、即ち、貫通孔２１の内壁２１ａの径ｄ１よりも小さい。基板１１の第２面１１ｂ側に配置された貫通孔２１の開口部２１ｂの径ｄ２が基板１１に形成された貫通孔２１の内壁２１ａの径ｄ１よりも小さく形成されることによって、導電材充填貫通電極基板１０の製造時において、シード層１７及び蓋めっき層１９（シード層１７及び蓋めっき層１９については、後述する）が貫通孔２１の内壁２１ａに付着することを防止することができる。シード層１７及び蓋めっき層１９が貫通孔２１の内壁２１ａに付着されないことによって、貫通孔２１に電解めっきによって導電材をボトムアップ充填する際に、貫通孔２１の開口部２１ｂから貫通孔２１の内壁２１ａにかけて形成されたシード層１７及び／又は蓋めっき層１９を給電部とするめっきの異常成長が防止されて、貫通孔２１の内部に形成される電極１３にボイドが発生することを防止し、信頼性の高い導電材充填貫通電極基板１０を製造することができる。
【００３２】
さらに、基板１１の第２面１１ｂ側に配置された貫通孔２１の開口部２１ｂの径ｄ２が貫通孔５１の内壁２１ａの径ｄ１よりも小さく形成されることによって、貫通孔２１の開口部２１ｂを閉塞する蓋めっき層１９の成長時間を短縮し、同時に蓋めっき層１９の膜厚を低減することができる。そのため、蓋めっき層１９に用いる材料が低減され、コストも低減することができる。また、蓋めっき層１９の膜厚が低減されるため、貫通孔２１に導電材を充填して電極１３を形成した後に、蓋めっき層１９の除去に係る時間を短縮することができ、導電材充填貫通電極基板１０の製造の効率化を図ることができる。
【００３３】
また、本発明に係る導電材充填貫通電極基板１０では、基板１１の第２面１１ｂ側の貫通孔２１の開口部２１ｂが小さくできるため、基板１１の第２面１１ｂ側の電極１３間の距離が大きくなるため、配線の引き回しの自由度を増大させることができる。
【００３４】
［導電材充填貫通電極基板の製造方法］
以下、図２（ａ）〜（ｄ）及び図３（ａ）〜（ｄ）を参照して本発明の第１実施形態に係る導電材充填貫通電極基板１０の製造方法について説明する。図２（ａ）〜（ｄ）及び図３（ａ）〜（ｄ）は、本発明の第１実施形態に係る導電材充填貫通電極基板１０の製造方法を示す工程図である。
【００３５】
まず、図２（ａ）に示すように、基板１１の第１面１１ａにマスク（図示せず）を形成し、エッチングによって複数の有底孔１２を形成する。エッチングの方法としては、反応性イオンエッチング等のドライエッチング又はウェットエッチング等を用いてもよい。また、基板１１ａの第１面１１ａにマスクを形成せずに直接レーザを照射することにより、基板１１のレーザを照射した部分に変質部を形成して、該変質部がレーザが照射されていない基板１１の非照射部と比べてエッチングレートが速くなることを利用して、基板１１に複数の有底孔１２を形成してもよい。
【００３６】
有底孔１２の形状は、典型的には各図に示すように基体１１の厚さ方向に垂直な直線形状を有するが、この形状に限定されるわけではない。例えば、第１面１１ａ側の開口部を広く、第２面１１ｂ側の底部を狭く、テーパ形状にしてもよい。また、有底孔１２の中央部を凸状、凹状、またはこれらを組み合わせた形状にしてもよい。なお、有底孔１２の平面図上での形状についても特に制限はなく、円形以外にも矩形状又は多角形状であってもよい。
【００３７】
次に、図２（ｂ）に示すように、基板１１の第１面１１ａと有底孔１２の内壁に絶縁膜１５を形成する。基板１１がシリコン基板である場合、基板１１の第１面１１ａを熱酸化することにより、シリコン酸化膜（ＳｉＯ２膜）を形成して絶縁膜１５としてもよい。また、基板１１がシリコン基板又はガラス、石英等の他の材質で構成された基板の場合、プラズマＣＶＤ等により、酸化シリコン膜又は窒化シリコン膜（ＳｉＮｘ）を基板１１の第１面１１ａと有底孔１２の内壁に形成して絶縁膜１５としてもよい。窒化シリコン膜（ＳｉＮｘ）は、後述する基板１１のスリミングに用いる研磨液に対して耐性があるため、絶縁膜１５として好ましい。尚、本実施形態においては、絶縁膜１５は基板１１の第１面１１ａ上にも形成されているが、これに限定されるわけではなく、第１面１１ａに絶縁膜１５が形成されないようにしてもよい。また、絶縁膜１５は省略されてもよい。
【００３８】
次に、図２（ｃ）に示すように、基板１１の第２面１１ｂ側をスリミングして基板１１を薄化する。基板１１は、ウェットエッチングを用いて薄化されてもよく、又はＣＭＰによって研磨されることにより薄化されてもよい。ここで、基板１１の第２面１１ｂ側は、浸漬時間、或いは研磨時間を制御することにより、有底孔１２に達する直前まで研磨される。
【００３９】
基板１１をウェットエッチングによってスリミングする場合、有底孔１２の内壁に絶縁膜１５として窒化シリコン膜（ＳｉＮｘ）が形成されていることが好ましい。上述したように、窒化シリコン膜は、研磨液に対して耐性があるため、基板１１をスリミングする際に、有底孔１２がエッチングされることを防止することができる。
【００４０】
基板１１の第２面１１ｂ側をウェットエッチングによってスリミングする場合、２段階に分けて異なるエッチング液を使用してエッチングしてもよい。具体的に用いられるエッチング液としては、第１段階では、フッ酸５〜１０重量％、フッ化アンモニウム５〜１３重量％、残余が水から構成される研磨液を用いてもよく、好ましくは、フッ酸８±１重量％、フッ化アンモニウム１０±１重量％であることが好ましい。温度は、約２５〜５０℃であってもよく、好ましくは４０℃程度である。第２段階で用いられるエッチング液は、例えば、フッ酸２０重量％、フッ化アンモニウム１７重量％、酢酸１０重量％、残余が水から構成される研磨液を用いてもよい。温度は、約２５〜５０℃であってもよく、好ましくは４０℃程度である。ここで、第１段階で用いる研磨液よりも第２段階で用いる研磨液のほうが研磨力が大きい。
【００４１】
次に、図２（ｄ）に示すように、基板１１の第２面１１ｂに有底孔１２に通じる開口部２１ｂを形成し、貫通孔２１を形成する。ここで、開口部２１ｂは、開口部２１ｂの径ｄ２は、基板１１の第２面１１ｂ側の有底孔１２の開口の径、即ち形成される貫通孔２１の内壁２１ａの径ｄ１よりも小さくなるように形成される。ここで、ｄ２／ｄ１は０．５以下であればよく、好ましくは０．２以下である。また、開口部２１ｂの径ｄ２は５μｍ以上であることが好ましい。径ｄ２が５μｍ未満の場合、貫通孔２１を形成する際の加工が困難となる。また、径ｄ２が５μｍ未満の場合、後述する蓋めっき層１９を形成した後、貫通孔２１の充填めっきを行う際に、給電部である蓋めっき層１９から貫通孔２１の内壁２１ａまでの距離が長くなるため、充填めっきの初期状態におけるめっきの形成速度を上げることができなくなる。ここで、仮に形成速度を上げた場合、貫通孔２１の内壁２１ａに通じる開口部２１ｂの隅の部分にボイドが発生する虞がある。開口部２１ｂは、第２面１１ｂにマスク（図示せず）を形成し、エッチングによって形成される。エッチングの方法としては、Ｄ−ＲＩＥ等の反応性イオンエッチングを用いてもよい。
【００４２】
基板１１の第２面１１ｂ側を有底孔１２に達する直前までスリミングした後、エッチングによって開口部２１ｂを形成することにより、複数の有底孔１２の深さが互いに異なっていても開口部２１ｂの径ｄ２が貫通孔２１の内壁２１ａの径ｄ１よりも小さくなるように形成することができる。
【００４３】
次に、図３（ａ）に示すように、基板１１の第２面１１ｂ上及び開口部２１ｂの内壁にシード層１７を形成する。シード層１７は、下地導電層とも呼ばれ、後述する蓋めっき層を形成する際に給電部として用いられる。シード層１７には、金を用いてもよい。尚、シード層１７の材料は、金に限定されず、銅、白金、スズ、アルミニウム、ニッケル、クロム、チタン、タングステン等の金属又はこれらを組み合わせた合金などが用いられてもよい。また、シード層１７は、上述した金属の単層構造であってもよく、上述した２種以上の金属を組み合わせた多層構造であってもよい。シード層１７は、スパッタリング法などによって形成されてもよいが、スパッタリング法に限定されるわけるわけではなく、シード層１７の材料となる粒子がランダムに飛んで開口部２１ｂの内壁に付着することによってシード層１７が形成される成膜方法であればよい。この際、シード層１７は、基板１１の第２面１１ｂ上及び開口部２１ｂの内壁だけではなく、貫通孔２１の開口部２１ｂの周辺に形成されてもよい。一方、シード層１７は、開口部２１ｂの径ｄ２が貫通孔の径ｄ１よりも小さいため、スパッタリング法によって形成される際に、貫通孔２１の開口部２１ｂ周辺を除く部分には形成されない。
【００４４】
次に、図３（ｂ）に示すように、シード層１７上に蓋めっき層１９を形成する。蓋めっき層１９は、基板１１の第２面１１ｂに形成された貫通孔２１の開口部２１ｂを閉塞する。蓋めっき層１９は、シード層１７を給電部として電解めっき工程（第１電解のめっき工程）によって形成される。めっき液としては、めっき液としては、硫酸銅めっき液を用いてもよい。ここで、蓋めっき層１９は、シード層１７を給電部として形成されるため、シード層１７が形成されていない貫通孔２１の開口部２１ｂ周辺を除く部分には形成されない。
【００４５】
次に、図３（ｃ）に示すように、貫通孔２１を導電材で充填して電極（貫通電極）１３を形成する。電極１３は、蓋めっき層１９及びシード層１７を給電部として電解めっき工程（第２電解めっき工程）によって形成される。めっき液としては、硫酸銅めっき液を用いてもよい。導電材（硫酸銅めっき液を用いる場合は、銅）は、基板１１の厚み方向によってボトムアップ成長によって貫通孔２１内に析出される。ここで、シード層１７及び蓋めっき層１９が貫通孔２１の内壁２１ａに付着されないことによって、貫通孔２１に導電材をボトムアップ充填する際に、貫通孔２１の内壁２１ａに形成されたシード層１７及び／又は蓋めっき層１９を給電部とするめっきの異常成長が防止されて、貫通孔２１の内部に形成される電極１３にボイドが発生することを防止することができる。
【００４６】
第２電解めっき工程によって、貫通孔２１内に導電材を充填して電極１３を形成した後、ＣＭＰによって、基板１１の第１面１１ａ側を研磨して第１面１１ａ側を平坦化する。図３（ｃ）においては、基板１１の第１面１１ａ側において、電極１３の表面及び絶縁膜１５の表面が平坦化されているが、基板１１の第１面１１ａ上に形成された絶縁膜１５をＣＭＰによって除去してもよい。
【００４７】
次に、図３（ｄ）に示すように、基板１１の第２面１１ｂ上に形成された蓋めっき層１９及びシード層１７を除去する。ここでは、エッチングレートを蓋めっき層１９＜シード層１７とすることにより、蓋めっき層１９及びシード層１７を選択的に基板１１の第２面１１ｂ上から除去することができる。即ち、エッチングレートが蓋めっき層１９＜シード層１７であるため、基板１１の第２面１１ｂ側でシード層１７のいずれかの部分でシード層１７のエッチングが終了すると、残っているシード層１７を介して横方向にエッチングが促進されるため、基板１１の第２面１１ｂ側のいずれの部分においても蓋めっき層１９及びシード層１７の全てが除去されるタイミングに大きな差がない。そのため、貫通孔２１を充填している導電材のエッチングを最小限に抑制することができる。
【００４８】
また、蓋めっき層１９と貫通孔２１を充填している導電材とのエッチングレートに差をつけることによって、貫通孔２１を充填している導電材のエッチングをさらに抑制してもよい。例えば、蓋めっき層１９を形成する際に、形成時間を早め、敢えて蓋めっき層１９の緻密度を悪くさせておいてもよい。蓋めっき層１９は、貫通孔２１に導電材を充填する際の給電部として機能すればよいため、粗く形成されても大きな問題はない。蓋めっき層１９の緻密度が悪い場合、蓋めっき層１９と貫通孔２１を充填している導電材とのエッチングレートが蓋めっき層１９＞貫通孔２１を充填している導電材となるため、貫通孔２１を充填している導電材のエッチングがさらに抑制することができる。
【００４９】
以上に述べた工程により、本発明の第１実施形態に係る導電材充填貫通電極基板１０を形成することができる。上述したように、基板１１の第２面１１ｂ側に配置された貫通孔２１の開口部２１ｂの径ｄ２が貫通孔２１の内壁２１ａの径ｄ１よりも小さく形成されることによって、導電材充填貫通電極基板１０の製造時に、シード層１７及び蓋めっき層１９が貫通孔２１の内壁２１ａに付着することを防止することができる。そのため、貫通孔２１に電解めっきによって導電材をボトムアップ充填する際に、貫通孔２１の内壁２１ａに形成されたシード層１７及び／又は蓋めっき層１９を給電部とするめっきの異常成長が防止されて、貫通孔２１の内部に形成される電極１３にボイドが発生することを防止することができる。その結果、信頼性の高い導電材充填貫通電極基板１０を製造することができる。
【００５０】
また、基板１１の第２面１１ｂ側に配置された貫通孔２１の開口部２１ｂの径ｄ２が貫通孔２１の内壁２１ａの径ｄ１よりも小さく形成されることによって、貫通孔２１の開口部２１ｂを閉塞する蓋めっき層１９の成長時間を短縮し、同時に蓋めっき層１９の膜厚を低減することができる。そのため、蓋めっき層１９に用いる材料が低減され、製造に掛かる費用がコストを低減することができる。また、蓋めっき層１９の膜厚が低減されるため、貫通孔２１に導電材を充填して電極１３を形成した後に、蓋めっき層１９の除去に掛かる時間を短縮することができ、導電材充填貫通電極基板１０の製造の効率化を図ることができる。
【００５１】
さらに、シード層１７は、開口部２１ｂの径ｄ２が貫通孔の径ｄ１よりも小さいため、スパッタリング法などによって形成される際に、貫通孔２１の開口部２１ｂ周辺を除く部分には形成されない。そのため、スパッタリングの生産性が向上する。
【００５２】
また、上述したように、本発明に係る導電材充填貫通電極基板１０では、基板１１の第２面１１ｂ側の貫通孔２１の開口部２１ｂが小さくできるため、基板１１の第２面１１ｂ側の電極１３間の距離が大きくなるため、配線の引き回しの自由度を増大させることができる。
【００５３】
＜第２実施形態＞
以下に本発明の第１実施形態に係る導電材充填貫通電極基板を用いて製造される配線について説明する。
【００５４】
基板１１上に配線を形成する方法としては、例えば、セミアディティブ法が挙げられる。まず、図４（ａ）に示すように、基板１１の第２面１１ｂの全面にシード層２３を形成する。シード層２３は、スパッタリング法、蒸着法、無電解銅めっきなどによって形成されてもよい。
【００５５】
次に、図４（ｂ）に示すように、シード層２３上の配線を形成しない部分にレジスト２５を形成した後、図４（ｃ）に示すように、電解めっきによって配線パターン２７を形成する。めっき液としては、硫酸銅めっき液を用いてもよい。
【００５６】
その後、図４（ｄ）に示すように、レジスト２５を除去し、露出されたシード層２３をエッチングによって除去することにより、配線パターンが形成された基板１１を製造することができる。
【００５７】
図４（ａ）〜（ｄ）を参照して、本発明の基板１１上に配線パターンを形成する方法を説明したが、配線の形成方法は、本実施形態に限定されるわけではない。例えば、基板１１の第２面１１ｂの全面に導電層を形成し、配線パターンに対応する部分にレジストを形成した後、導電層をエッチングし、その後レジストを除去することにより、該配線パターンを形成してもよい。
【００５８】
本発明に係る基板１１は、基板１１の第２面１１ｂ側の貫通孔２１の開口部２１ｂが小さいため、基板１１の第２面１１ｂ側の電極１３間の距離が大きくなる。そのため、配線２７の引き回しの自由度を増大させることができる。
【００５９】
＜第３実施形態＞
図５乃至図７を参照しながら、本発明の第３実施形態に係る導電材充填貫通電極基板について詳細に説明する。尚、第３実施形態に係る導電材充填貫通電極基板について、上述した第１実施形態に係る導電材充填貫通電極基板を構成する構成要素と同一又は類似の構成要素については、説明を簡略化又は省略する。
【００６０】
［導電材充填貫通電極基板の構造］
図５（ａ）は、本発明の第３実施形態に係る導電材充填貫通電極基板４０の上面図である。図５（ｂ）は、図５（ａ）に示す本発明の第３実施形態に係る導電材充填貫通電極基板４０の破線で示したＤ領域におけるＣ−Ｃに沿った断面図である。
【００６１】
図５（ａ）及び図５（ｂ）を参照すると、本発明の第３実施形態に係る導電材充填貫通電極基板４０は、第１面４１ａ及び第２面４１ｂを備える基板４１、電極４３、絶縁膜４５、シード層残部４７ａ及び蓋めっき層残部４９ａを備えている。
【００６２】
基板４１は、ガラス基板である。基板４１には、第１面４１ａ及び前記第２面４１ｂを貫通する複数の貫通孔５１が配置されている。基板４１の第１面４１a、複数の貫通孔５１の内壁５１ａには絶縁膜４５が配置されている。本実施形態においては、絶縁膜４５は基板４１の第１面４１ａ上にも配置されているが、これに限定されるわけではなく、第１面４１ａに絶縁膜４５が配置されないようにしてもよい。絶縁膜４５は、窒化シリコン膜（ＳｉＮｘ）で形成される。
【００６３】
貫通孔５１の内壁２１ａに配置された絶縁膜４５の内側には、電極（貫通電極）４３が配置されている。本実施形態においては、図１（ｂ）に示すように、基板１１の第１面１１ａ側において、電極４３は絶縁膜４５を挟んで貫通孔５１の内部に配置されているが、これに限定されるわけではなく、電極４３が貫通孔５１の外部まで配置されるようにしてもよい。
【００６４】
電極４３は、金属材料を含み、金属材料としては、例えば、銅、金、銀、白金、ロジウム、スズ、アルミニウム、ニッケル、クロム等の金属又はこれらを組み合わせた合金などが用いられてもよい。
【００６５】
基板４１の第２面４１ｂ側に配置された開口部５１ｂは、電極４３と電気的に接続されたシード層残部４７ａ及び蓋めっき層残部４９ａによって閉塞されている。
【００６６】
第１の実施形態に係る導電材充填貫通電極基板１０と同様に、本実施形態の導電材充填貫通電極基板４０において、基板４１の第２面４１ｂ側に配置された貫通孔５１の開口部５１ｂの径ｄ４は、貫通孔５１の第１面４１ａ側の開口径ｄ３よりも小さい。基板４１の第２面４１ｂ側に配置された貫通孔５１の開口部５１ｂの径ｄ４が基板４１の第１面４１ａ側の貫通孔５１の開口径ｄ３よりも小さく形成されることによって、導電材充填貫通電極基板４０の製造時において、シード層４７及び蓋めっき層４９（シード層４７及び蓋めっき層４９については、後述する）が貫通孔５１の内壁５１ａに付着することを防止することができる。シード層４７及び蓋めっき層４９が貫通孔５１の内壁５１ａに付着されないことによって、貫通孔５１に電解めっきによって導電材をボトムアップ充填する際に、貫通孔５１の開口部２１ｂから貫通孔５１の内壁５１ａにかけて形成されたシード層４７及び／又は蓋めっき層４９を給電部とするめっきの異常成長が防止されて、貫通孔５１の内部に形成される電極４３にボイドが発生することを防止し、信頼性の高い導電材充填貫通電極基板４０を製造することができる。
【００６７】
さらに、第１の実施形態に係る導電材充填貫通電極基板１０と同様に、基板４１の第２面４１ｂ側に配置された貫通孔５１の開口部５１ｂの径ｄ４が基板４１の第１面４１ａ側の開口径ｄ３よりも小さく形成されることによって、貫通孔５１の開口部５１ｂを閉塞する蓋めっき層４９の成長時間を短縮し、同時に蓋めっき層４９の膜厚を低減することができる。そのため、蓋めっき層４９に用いる材料が低減され、コストも低減することができる。また、蓋めっき層４９の膜厚が低減されるため、貫通孔５１に導電材を充填して電極４３を形成した後に、蓋めっき層４９の除去に係る時間を短縮することができ、導電材充填貫通電極基板４０の製造の効率化を図ることができる。
【００６８】
また、本発明に係る導電材充填貫通電極基板４０では、基板４１の第２面４１ｂ側の貫通孔５１の開口部５１ｂが小さくできるため、基板４１の第２面４１ｂ側の電極４３間の距離が大きくなるため、配線の引き回しの自由度を増大させることができる。
【００６９】
尚、導電材充填貫通電極基板４０上に複数の配線層と複数の絶縁層とを交互に積層して多層配線を形成する場合、該複数の配線層及び該複数の絶縁層の膜応力による基板の反りを考慮することにより、導電材充填貫通電極基板４０を平坦化することが可能になり、信頼性の高い多層配線基板を提供することができる。
【００７０】
通常、基板上に膜形成を行う場合、加熱を伴う。本発明の導電材充填貫通電極基板４０では、電極４３がテーパ状に形成されているため、基板４１の第１面４１ａ側と第２面４１ｂ側とでは、電極４３の径が異なる。そのため、本発明の導電材充填貫通電極基板４０上に多層配線を形成する場合、多層配線を形成する工程において加熱工程を繰り返すと、電極４３の内部応力により、導電材充填貫通電極基板４０に反りが生じる虞がある。具体的には、本発明の導電材充填貫通電極基板４０では、金属材料を含む電極４３の熱膨張率がガラスである基板４１の熱膨張率よりも大きく、且つ基板４１の第１面４１ａ側と第２面４１ｂ側とでは電極４３の径が異なるため、図５（ｂ）に示している導電材充填貫通電極基板４０の場合、導電材充填貫通電極基板４０を加熱すると、上側（基板４１の第１面４１ａ側）が凸状になるように導電材充填貫通電極基板４０が反ってしまう虞がある。
【００７１】
一方、一般的に、基板上に多層配線を形成する場合、基板上に配線層と複数の絶縁層とを交互に積層していくと、複数の層の内部応力によって、基板に反りが生じる。
【００７２】
そこで、本発明の導電材充填貫通電極基板４０に多層配線を形成する場合、該複数の配線層及び該複数の絶縁層の膜応力による基板の反りと、導電材充填貫通電極基板４０における電極４３の内部応力による基板の反りとを打ち消しあうことにより、多層配線を有する導電材充填貫通電極基板４０を平坦化することができる。即ち、多層配線における複数の層の内部応力が引張応力であるか又は圧縮応力であるかに応じて、多層配線を導電材充填貫通電極基板４０の基板４１の第１面４１ａ側に形成するか、或いは、第２面４１ａ側に形成するかを決定することにより、導電材充填貫通電極基板４０における電極４３の内部応力を多層配線における複数の層の内部応力で相殺することができる。これによって、多層配線を有する導電材充填貫通電極基板４０を平坦化することが可能になり、本発明の導電材充填貫通電極基板４０を用いた信頼性の高い多層配線基板を提供することができる。
【００７３】
［導電材充填貫通電極基板の製造方法］
以下、図６（ａ）〜（ｄ）及び図７（ａ）〜（ｄ）を参照して本発明の第３実施形態に係る導電材充填貫通電極基板４０の製造方法について説明する。図６（ａ）〜（ｄ）及び図７（ａ）〜（ｄ）は、本発明の第４実施形態に係る導電材充填貫通電極基板４０の製造方法を示す工程図である。
【００７４】
まず、図６（ａ）に示すように、ガラス基板４１の第１面４１ａに複数の有底孔４２を形成する。ガラス基板４１に有底孔４２を形成するための具体的な方法としては、例えば以下の方法が用いられる。第１に、波長λのレーザパルスをレンズで集光してガラス基板４１の第１面４１ａ側から照射することによって、ガラス基板４１のうちレーザパルスが照射された部分に変質部が形成される（第１工程）。第２に、ガラスに対するエッチングレートよりも変質部に対するエッチングレートが大きいエッチング液を用いて変質部をエッチングする（第２工程）。
【００７５】
この加工方法によると、レーザパルスが照射された部分には、照射前のガラスとは異なる変質部が形成される。この変質部は、レーザ照射によって光化学的な反応が起き、Ｅ’センターや非架橋酸素などの欠陥を有したり、レーザ照射による急熱・急冷によって発生した、高温度域における疎なガラス構造を有したりする部位である。これら変質部は通常部よりも所定のエッチング液に対してエッチングされやすいため、変質部分をエッチング液に浸すことによって微小な孔や微小な溝を形成することができる。
【００７６】
第１工程に用いられるレーザのパルス、波長、エネルギー等は、ガラス基板４１に用いられるガラスの組成、吸収係数等に応じて適宜設定されてもよい。また、第１工程に用いられるレーザの焦点距離及びビーム径は、形成しようとする有底孔４２の開口径、有底孔４２の深さ等の形状に応じて適宜設定されてもよい。
【００７７】
また、第２工程において用いられるエッチング液は、ガラスに対するエッチングレートよりも変質部に対するエッチングレートが大きいエッチング液であれば適宜用いることができる。エッチング液やエッチング時間、エッチング液の温度等は、形成する変質層の形状や、目的とする加工形状に応じて適宜選択されてもよい。
【００７８】
ガラス基板４１に形成された有底孔４２は、レーザが照射された第１面４１ａ側からガラス基板４１の厚さ方向に向かってテーパ状に形成される。宇有底孔４２の形状は、ガラス基板４１の厚さ方向に向かってテーパ状に形成されている限り特に限定されず、円錐形状又は多角錐形状であってもよい。
【００７９】
次に、図６（ｂ）に示すように、有底孔４２が形成されたガラス基板４１の第１面４１ａ上及び有底孔４２の内壁に絶縁膜４５を形成する。プラズマＣＶＤ等により、窒化シリコン膜（ＳｉＮｘ）をガラス基板４１の第１面４１ａと有底孔４２の内壁に形成することにより、絶縁膜４５が形成される。尚、本実施形態においては、絶縁膜４５はガラス基板４１の第１面４１ａ上にも形成されているが、これに限定されるわけではなく、第１面４１ａに絶縁膜４５が形成されないようにしてもよい。
【００８０】
次に、図６（ｃ）に示すように、ガラス基板４１の第２面４１ｂ側をスリミングしてガラス基板４１を薄化する。ガラス基板４１は、ウェットエッチング又はＣＭＰによって研磨されることによって薄化される。ガラス基板４１のスリミングの用いる研磨液は、第１実施形態において述べた基板１１のスリミングに用いる研磨液と同様である。ここで、ガラス基板４１の第２面側４１ｂは、浸漬時間、或いは研磨時間を制御することにより、有底孔４２に達する直前まで研磨される。
【００８１】
ガラス基板４１をウェットエッチングによってスリミングする場合、有底孔４２の内壁に形成された窒化シリコン膜（ＳｉＮｘ）の絶縁膜４５は、研磨液に対して耐性があるため、ガラス基板４１をスリミングする際に、有底孔４２がスリミングされて有底孔４２に開口が形成されることを防止することができる。
【００８２】
次に、図６（ｄ）に示すように、ガラス基板４１の第２面４１ｂに有底孔４２に通じる開口部５１ｂを形成し、貫通孔５１を形成する。ここで、開口部５１ｂは、開口部５１ｂの径ｄ４が基板４１の第１面４１ａ側の開口径ｄ３よりも小さくなるように形成される。ｄ４／ｄ３は０．５以下であればよく、好ましくは０．２以下である。また、開口部５１ｂの径ｄ４は５μｍ以上であることが好ましい。開口部５１ｂは、ガラス基板４１の第２面４１ｂにマスク（図示せず）を形成し、エッチングによって形成される。エッチングの方法としては、Ｄ−ＲＩＥ等の反応性イオンエッチングを用いてもよい。
【００８３】
本実施形態における、有底孔４２の形状はガラス基板４１の厚さ方向に向かってテーパ状に形成されているため、ガラス基板４１に形成された複数の有底孔４２の深さが均一であれば、ガラス基板４１のスリミングの際に、ガラス基板４１の第２面４１ｂに有底孔４２に通じる、基板４１の第１面４１ａ側の開口径ｄ３よりも小さな開口部を形成することが可能である。しかしながら、ガラス基板４１の面内の全ての有底孔４２の深さを均一に形成することは非常に困難である。複数の有底孔４２の形状、即ち有底孔４２の深さにバラつきがある場合に、ガラス基板４１のスリミングと同時に有底孔４２に通じる開口部を形成しようとすると、有底孔４２の深さにバラつきがあるため、有底孔４２の深さに応じて有底孔４２に通じる開口部の形成に要する時間が異なる。ガラス基板４１の第２面４１ｂ側は、複数の有底孔４２に貫通する開口部が全て形成されるまでスリミング処理に晒されるため、有底孔４２の深さに応じて開口部の径にもバラつきが生じる。具体的には、有底孔４２の深さが相対的に深い有底孔４２の開口部の径は、有底孔４２の深さが相対的に浅い有底孔４２の開口部の径に比べて、開口部の径が拡がってしまう虞がある。
【００８４】
本実施形態では、ガラス基板４１の第２面４１ｂ側を有底孔４２に達する直前までスリミングした後、エッチングによって開口部５１ｂを形成することにより、複数の有底孔４２の深さが互いに異なっていても、ガラス基板４１の第２面４１ｂ側の全ての開口部５１ｂの径ｄ４が基板４１の第１面４１ａ側の開口径ｄ３よりも小さくなるように形成することができる。
【００８５】
次に、図７（ａ）に示すように、ガラス基板４１の第２面４１ｂ上及び開口部４１ｂの内壁にシード層４７を形成する。シード層４７は、第１実施形態に係る導電材充填貫通電極基板１０におけるシード層１７と同一であるため、詳細な説明は省略する。シード層４７は、ガラス基板４１の第２面１４ｂ上及び開口部５１ｂの内壁だけではなく、貫通孔５１の開口部５１ｂの周辺に形成されてもよい。一方、シード層４７は、開口部５１ｂの径ｄ４が基板４１の第１面４１ａ側の開口径ｄ３よりも小さいため、スパッタリング法などによって形成される際に、貫通孔５１の開口部５１ｂ周辺を除く部分には形成されない。
【００８６】
次に、図７（ｂ）に示すように、シード層４７上に蓋めっき層４９を形成する。蓋めっき層４９は、第１実施形態に係る導電材充填貫通電極基板１０における蓋めっき層１９と同一であるため、詳細な説明は省略する。蓋めっき層４９は、シード層４７を給電部として電解めっき工程（第１電解めっき工程）によって形成されるため、シード層４７が形成されていない貫通孔５１の開口部５１ｂ周辺を除く部分には形成されない。
【００８７】
次に、図７（ｃ）に示すように、電解めっき工程（第２電解めっき工程）によって貫通孔５１を導電材で充填して電極（貫通電極）４３を形成する。電極４３は、第１実施形態に係る導電材充填貫通電極基板１０における電極１３と同一であるため、詳細な説明は省略する。シード層４７及び蓋めっき層４９が貫通孔５１の内壁５１ａに付着されないことによって、貫通孔５１に導電材をボトムアップ充填する際に、貫通孔５１の内壁５１ａに形成されたシード層４７及び／又は蓋めっき層４９を給電部とするめっきの異常成長が防止されて、貫通孔５１の内部に形成される電極４３にボイドが発生することを防止することができる。
【００８８】
第２電解めっき工程によって、貫通孔５１内に導電材を充填して電極４３を形成した後、ＣＭＰによって、ガラス基板４１の第１面４１ａ側を研磨して第１面４１ａ側を平坦化する。図７（ｃ）においては、ガラス基板４１の第１面４１ａ側において、電極４３の表面及び絶縁膜４５の表面が平坦化されているが、基板４１の第１面４１ａ上に形成された絶縁膜４５をＣＭＰによって除去してもよい。
【００８９】
次に、図７（ｄ）に示すように、ガラス基板４１の第２面４１ｂ上に形成された蓋めっき層４９及びシード層４７を除去する。ここでは、エッチングレートを蓋めっき層４９＜シード層４７とすることにより、蓋めっき層４９及びシード層４７を選択的にガラス基板４１の第２面４１ｂ上から除去することができる。蓋めっき層４９及びシード層４７の選択的な除去については、第１実施形態において説明した蓋めっき層１９及びシード層１７の除去と同様であるため詳細な説明は省略する。
【００９０】
以上に述べた工程により、本発明の第３実施形態に係る導電材充填貫通電極基板４０を形成することができる。上述したように、ガラス基板４１の第２面４１ｂ側に配置された貫通孔５１の開口５１ｂの径ｄ４が基板４１の第１面４１ａ側の開口径ｄ３よりも小さく形成されることによって、導電材充填貫通電極基板４０の製造時に、シード層４７及び蓋めっき層４９が貫通孔５１の内壁５１ａに付着することを防止することができる。そのため、貫通孔５１に電解めっきによって導電材をボトムアップ充填する際に、貫通孔５１の内壁５１ａに形成されたシード層４７及び／又は蓋めっき層４９を給電部とするめっきの異常成長が防止されて、貫通孔５１の内部に形成される電極４３にボイドが発生することを防止することができる。その結果、信頼性の高い導電材充填貫通電極基板４０を製造することができる。
【００９１】
また、ガラス基板４１の第２面４１ｂ側に配置された貫通孔５１の開口部５１ｂの径ｄ４が基板４１の第１面４１ａ側の開口径ｄ３よりも小さく形成されることによって、貫通孔５１の開口部５１ｂを閉塞する蓋めっき層４９の成長時間を短縮し、同時に蓋めっき層４９の膜厚を低減することができる。そのため、蓋めっき層４９に用いる材料が低減され、製造に掛かる費用がコストを低減することができる。また、蓋めっき層４９の膜厚が低減されるため、貫通孔５１に導電材を充填して電極４３を形成した後に、蓋めっき層４９の除去に掛かる時間を短縮することができ、導電材充填貫通電極基板４０の製造の効率化を図ることができる。
【００９２】
さらに、シード層４７は、開口部５１ｂの径ｄ４が基板４１の第１面４１ａ側の開口径ｄ３よりも小さいため、スパッタリング法などによって形成される際に、貫通孔５１の開口部５１ｂ周辺を除く部分には形成されない。そのため、スパッタリングの生産性が向上する。
【００９３】
また、上述したように、本発明に係る導電材充填貫通電極基板４０では、基板４１の第２面４１ｂ側の貫通孔５１の開口部５１ｂが小さくできるため、基板４１の第２面４１ｂ側の電極４３間の距離が大きくなるため、配線の引き回しの自由度を増大させることができる。配線は、第２実施形態において説明した方法によって、基板４１の第２面４１ｂ側に形成することができる。
【００９４】
以上に本発明の第１乃至第３実施形態に係る導電材充填貫通電極基板の構造及び製造方法について説明したが、上述の実施形態は例示であり、本発明は上述の実施形態に限定されるものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
【００９５】
＜第４実施形態＞
以下に本発明の第１乃至第３実施形態に係る導電材充填貫通電極基板を用いて製造される半導体装置について説明する。
【００９６】
図８は、本発明の第４実施形態に係る半導体装置を示す図である。半導体装置７０は、３つの基板７０３（７０３−１、７０３−２、７０３−３）が積層され、ＬＳＩ基板７０１に接続されている。基板７０３−１、７０３−２は、上述した第１〜第３実施形態に係る本発明の導電材充填貫通電極基板の何れかが貫通電極として用いられている。また、３つの基板７０３のうちいずれか一つは、上述した導電材充填貫通電極基板ではなく、第１乃至第３実施形態とは別の導電材充填貫通電極基板であってもよい。これらの基板７０３のうちシリコン基板等の半導体基板を用いた貫通電極基板が存在する場合には、その貫通電極基板にＤＲＡＭ等の半導体素子が形成されてもよい。
【００９７】
それぞれの基板７０３−１、７０３−２、７０３−３には、バンプと接続するための接続端子が配置されている。接続端子としては、導電材充填貫通電極基板内に形成された電極（貫通電極）を用いてもよく、電極上に接続端子を形成してもよい。接続端子は、同じ基板に配置された配線と接続されている。基板７０３−１の接続端子７０７１−１は、ＬＳＩ基板７０１の接続端子７０５とバンプ７１１−１により接続されている。基板７０３−１の接続端子７０９−１は、基板７０３−２の接続端子７０７−２とバンプ７１１−２により接続されている。基板７０３−２の接続端子７０９−２と、基板７０３−３の接続端子７０７−３とは、バンプ７１１−３により接続されている。バンプ７１１−１、７１１−２、７１１−３は、例えば、インジウム、銅、金等の金属を用いる。
【００９８】
尚、基板７０３を積層する場合には、３層に限らず、２層であってもよいし、さらに４層以上であってもよい。また、基板７０３と他の基板との接続においては、バンプによるものに限らず、共晶接合など、他の接合技術を用いてもよい。また、ポリイミド、エポキシ樹脂等を塗布、焼成して、基板６０と他の基板とを接着してもよい。
【００９９】
図９は、本発明の第４実施形態に係る半導体装置の別の例を示す図である。図９に示す半導体装置８０は、ＭＥＭＳデバイス、ＣＰＵ、メモリ等の半導体チップ（ＬＳＩチップ）８０３−１、８０３−２が積層され、ＬＳＩ基板８０１に接続されている。
【０１００】
半導体チップ８０３−１と半導体チップ８０３−２との間に、基板８０５が配置され、バンプ８１３−１、８１３−２により接続されている。基板８０５は、上述した第１〜第３実施形態に係る貫通電極基板である。
【０１０１】
ＬＳＩ基板８０１上に半導体チップ８０３−１が載置されている。ＬＳＩ基板８０１と半導体チップ８０３−２とは、ワイヤ８１５により接続されている。この例では、基板８０５は、複数の半導体チップを積層して３次元実装するためのインターポーザとしても用いられ、それぞれ機能の異なる複数の半導体チップを積層することで、多機能の半導体装置を製造することができる。例えば、半導体チップ８０３−１を３軸加速度センサとし、半導体チップ８０３−２を２軸磁気センサとすることによって、５軸モーションセンサを１つのモジュールで実現した半導体装置を製造することができる。
【０１０２】
半導体チップがＭＥＭＳデバイスにより形成されたセンサなどである場合には、センシング結果がアナログ信号により出力されるようなときがある。この場合には、ローパスフィルタ、アンプ等についても半導体チップに形成してもよい。
【０１０３】
図１０は、本発明の第４実施形態に係る半導体装置のさらに別の例を示す図である。上記２つの例（図８及び図９）は、３次元実装であったが、この例では、２．５次元実装に適用した例である。図１０に示す例では、ＬＳＩ基板９０１には、６つの基板９０３（９０３−１〜９０３−６）が積層されて接続されている。ただし、全ての基板９０３が積層して配置されているだけではなく、基板面内方向にも並んで配置されている。基板９０３の少なくとも一つは、上述した第１〜第３実施形態に係る貫通電極基板である。
【０１０４】
図１０の例では、ＬＳＩ基板９０１上に基板９０３−１、９０３−５が接続され、基板９０３−１上に基板９０３−２、９０３−４が接続され、基板９０３−２上に基板９０３−３が接続され、基板９０３−５上に基板９０３−６が接続されている。なお、図１０に示す例のように、基板９０３を複数の半導体チップを接続するためのインターポーザとして用いても、このような２．５次元実装が可能である。例えば、基板９０３−３、９０３−４、９０３−６などが半導体チップに置き換えられてもよい。
【０１０５】
上述のように製造された半導体装置７０、８０及び９０は、例えば、携帯端末（携帯電話、スマートフォンおよびノート型パーソナルコンピュータ等）、情報処理装置（デスクトップ型パーソナルコンピュータ、サーバ、カーナビゲーション等）、家電等、様々な電気機器に搭載される。
【０１０６】
図１１は、本発明の第４実施形態に係る半導体装置７０、８０又は９０を用いた電子機器を示す図である。半導体装置１１１が搭載された電気機器の例として、図１１（ａ）にはスマートフォン１１０を示し、図１１（ｂ）にはノート型パーソナルコンピュータ１２０を示す。半導体装置１１１は、上述した、本発明の第４実施形態に係る半導体装置７０、８０又は９０であってもよい。これらの電気機器は、アプリケーションプログラムを実行して各種機能を実現するＣＰＵ等で構成される制御部１１３を有する。各種機能には、半導体装置１１１からの出力信号を用いる機能が含まれる。
【産業上の利用可能性】
【０１０７】
本発明は種々の配線基板、多層配線基板、電子機器等の製造において有用である。
【符号の説明】
【０１０８】
１０    導電材充填貫通電極基板
１１    基板
１１ａ    第１面
１１ｂ    第２面
１３  電極
１５    絶縁膜
１７    シード層
１７ａ    シード層残部
１９    蓋めっき層
１９ａ    蓋めっき層残部
２１    貫通孔
２１ａ    貫通孔の内壁
２１ｂ    開口部
【図１】
0006458429.tif 000002
【図２】
0006458429.tif 000003
【図３】
0006458429.tif 000004
【図４】
0006458429.tif 000005
【図５】
0006458429.tif 000006
【図６】
0006458429.tif 000007
【図７】
0006458429.tif 000008
【図８】
0006458429.tif 000009
【図９】
0006458429.tif 000010
【図１０】
0006458429.tif 000011
【図１１】
0006458429.tif 000012