(57)【特許請求の範囲】
【請求項１】
高抵抗状態及び低抵抗状態を含む抵抗スイッチング素子を備える抵抗スイッチング回路と、
前記抵抗スイッチング素子の抵抗に比例した電圧を提供するように動作可能なコンバータ回路と、を備え、
前記抵抗スイッチング素子が、リセット電圧で前記低抵抗状態から前記高抵抗状態に遷移するよう構成されており、
リセット回路が、前記抵抗スイッチング素子を前記低抵抗状態にするように動作可能であり、
閾値設定回路が、前記リセット電圧を変更するように動作可能であるコンパレータ回路。
【請求項２】
前記抵抗スイッチング回路が電流制御装置をさらに備える、請求項１に記載のコンパレータ回路。
【請求項３】
前記電流制御装置が抵抗器又はトランジスタを備える、請求項２に記載のコンパレータ回路。
【請求項４】
前記抵抗スイッチング素子の第１端子への入力電圧を受け入れ、前記抵抗スイッチング素子の第２端子で出力電圧を提供する、請求項１に記載のコンパレータ回路。
【請求項５】
前記リセット回路、前記コンバータ回路、又は前記閾値設定回路が前記抵抗スイッチング素子に接続されることを可能にするように構成されたトグル回路をさらに備える、請求項１に記載のコンパレータ回路。
【請求項６】
前記コンバータ回路が、前記抵抗スイッチング素子を通じて電流を提供する電流源を備える、請求項１に記載のコンパレータ回路。
【請求項７】
前記リセット回路が、前記抵抗スイッチング素子を通じて電流を提供する電圧源又は電流源を備える、請求項１に記載のコンパレータ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は概して、抵抗スイッチング素子に関し、より具体的には、抵抗スイッチング素子を有する論理回路を形成する方法、及び、当該方法から生じた回路に関する。
【背景技術】
【０００２】
シュミットトリガは、ヒステリシスを有するコンパレータ回路である。この回路は、入力が上昇しながら閾値電圧を通過して変化をトリガするまで出力がその値を保持するので、「トリガ」と呼ばれている。この回路は、ネガティブフィードバックを用いて、より低い閾値電圧を入力が通過するまでスイッチングが戻ることを防止するので、ヒステリシス回路である。
【０００３】
シュミットトリガ装置は、デジタル回路で用いられる信号からノイズを除去して、例えば、機械的なスイッチバウンスによって生じる信号ノイズを排除するために、開ループ構成で用いられ得る。閉ループ構成も、関数発生器及びスイッチング電源に用いられる例えば発振器などのシュミットトリガ装置を用いることができる。
【０００４】
シュミットトリガは非反転型又は反転型であってもよい。非反転型シュミットトリガでは、入力が増大して閾値電圧を超える時、出力は、より高い値に遷移する。反転型シュミットトリガでは、入力が増大して閾値電圧を超える時、出力は、より低い値に遷移する。
【０００５】
図１Ａ及び図１Ｂは、従来技術の非反転型シュミットトリガ回路の概略的な挙動を示している。図１Ａは、演算増幅器１１０と、抵抗器Ｒ１及びＲ２と、を含むシュミットトリガ回路１００を示している。これらの抵抗器によって提供されるポジティブフィードバックは、Ｒ１及びＲ２の間の割合によって制御されるヒステリシスを生成する。演算増幅器１１０が差動入力を有するので、反転入力は、基準点をゼロボルトにするように接地される。
【０００６】
図１Ｂは、非反転シュミットトリガ回路１００の応答関数を示しており、応答関数は、入力電圧Ｖｉｎの関数として出力電圧Ｖｏｕｔを示している。入力電圧Ｖｉｎが高閾値Ｔを上回る時又は低閾値−Ｔを下回る時、出力電圧は回路入力電圧と同一の兆候を有し、例えば、出力電圧はそれぞれＭ又は−Ｍである。回路入力電圧が閾値−Ｔと閾値Ｔとの間にある時、出力電圧Ｖｏｕｔは直近の状態に依存し、例えば、これまでＶｉｎ＞Ｔである場合にＶｏｕｔはＭであり、かつ、これまでＶｉｎ＜−Ｔである場合にＶｏｕｔは−Ｍである。反転型シュミットトリガの挙動は逆になる。
【０００７】
コンパレータ回路は、２つの入力電圧又は電流を比較することができ、かつ、より大きい方のデジタル信号表示を出力する。従って、コンパレータ回路は、２つのアナログ入力、例えばＶｉｎ及びＶｒｅｆと、１つの二進デジタル出力Ｖｏｕｔと、を含み得る。ＶｉｎがＶｒｅｆよりも大きい場合、Ｖｏｕｔは正である。ＶｉｎがＶｒｅｆよりも小さい場合、Ｖｏｕｔはゼロである。コンパレータ回路は、アナログ−デジタルコンバータ（ＡＤＣ）及び発振器に用いられ得る。
【０００８】
図９Ａ及び図９Ｂは、従来技術のコンパレータ回路の概略的な挙動を示している。図９Ａは、演算増幅器９１０と、任意選択的な抵抗器Ｒと、を含むコンパレータ回路９００を示している。演算増幅器９１０の差動入力は、入力電圧Ｖｉｎと基準電圧Ｖｒｅｆとの間の比較を提供するために用いられ得る。
【０００９】
図９Ｂは、コンパレータ回路９００の応答関数を示しており、応答関数は、入力電圧Ｖｉｎの関数として出力電圧Ｖｏｕｔを示している。入力電圧Ｖｉｎが基準電圧Ｖｒｅｆよりも大きい場合、出力電圧はＭである。回路入力電圧が基準電圧Ｖｒｅｆよりも小さい場合、出力電圧Ｖｏｕｔはゼロである。
【００１０】
シュミットトリガ回路及びコンパレータ回路は、トランジスタ装置に関連した課題を有し得るトランジスタベースの論理要素を用いて実装される。従って、先進の装置の設計基準に合致し得るシュミットトリガ及びコンパレータ回路が必要である。
【発明の概要】
【００１１】
ある実施形態では、シュミットトリガ回路を形成する方法及び回路が提供される。シュミットトリガ回路は、その抵抗がシュミットトリガのものと同様の不揮発性のヒステリシス挙動を有し得る抵抗スイッチング素子を含み得る。例えば、抵抗スイッチング素子の抵抗は、入力電圧が上昇及び下降する時に設定及びリセットされ得る。
【００１２】
ある実施形態では、シュミットトリガ回路は、抵抗スイッチング回路と、コンバータ回路と、を含み得る。抵抗スイッチング回路は、抵抗スイッチング素子と、電圧制御装置と、を含み得る。電圧制御装置は、抵抗スイッチング素子を通る電流を制御するために用いられ得る。入力電圧は、抵抗スイッチング素子の１つの端子に印加されて抵抗ヒステリシス曲線を生成することができる。出力電圧は抵抗スイッチング素子の別の端子から生成されて、抵抗ヒステリシス曲線を電圧ヒステリシス曲線に変換することができる。
【００１３】
ある実施形態では、コンバータ回路は、抵抗スイッチング素子の値を所望の出力信号に変換するように動作可能であってもよい。例えば、コンバータ回路は、電流源を含んでもよく、電流源は、抵抗スイッチング素子を通過して抵抗スイッチング素子の抵抗に対応した出力電圧を生成することができる。
【００１４】
ある実施形態では、抵抗スイッチング回路とコンバータ回路との間で抵抗スイッチング素子の制御を切り替えるために任意選択的なトグル回路が含まれてもよい。
【００１５】
ある実施形態では、設定された動作に基づいてコンパレータ回路を形成する方法及び回路が提供される。コンパレータ回路は、抵抗スイッチング素子を含んでもよく、抵抗スイッチング素子は、印加された電圧、例えば入力電圧が、設定閾値電圧、例えば、低状態に抵抗スイッチング素子の抵抗を遷移させることができる電圧よりもその大きさが大きい時に抵抗を変化させることができる。例えば、抵抗スイッチング素子の抵抗は、入力電圧（抵抗スイッチング素子に印加された電圧）が基準電圧（抵抗スイッチング素子の設定閾値電圧）よりも大きい時に低い値に変化することができる。
【００１６】
ある実施形態では、コンパレータ回路は、抵抗スイッチング回路と、リセット回路と、閾値設定回路と、を含み得る。抵抗スイッチング回路は、抵抗スイッチング素子と、電流制御装置と、を含み得る。電流制御装置は、抵抗スイッチング素子を通る電流を制御するために用いられ得る。入力電圧は、抵抗スイッチング素子の１つの端子に印加されて抵抗スイッチング特性を生成することができる。出力電圧は、抵抗スイッチング素子の別の端子から生成されて、抵抗スイッチング挙動曲線を電圧スイッチング曲線に変換することができる。
【００１７】
ある実施形態では、リセット回路は、抵抗スイッチング素子の値を高抵抗状態にリセットするように動作可能であってもよい。高抵抗状態は、抵抗スイッチング挙動、例えば、印加された電圧が設定閾値電圧よりも大きい時に抵抗スイッチング素子の抵抗が低抵抗状態に遷移することを可能にすることの基準線として機能することができる。
【００１８】
ある実施形態では、閾値設定回路は、抵抗スイッチング素子の設定閾値電圧を設定するように動作可能であってもよい。抵抗スイッチング素子の設定閾値電圧は、例えば抵抗スイッチング素子の作製プロセス及び材料に依存する抵抗スイッチング素子の特性の関数であってもよい。抵抗スイッチング素子の設定閾値電圧は以前のリセット動作によっても制御され得る。従って、閾値設定回路は、原則としてコンパレータの基準電圧である抵抗スイッチング素子の設定閾値電圧を調節するように構成されてもよい。
【００１９】
ある実施形態では、抵抗スイッチング回路と、リセット回路と、閾値設定回路と、の間で抵抗スイッチング素子の制御を切り替えるために任意選択的なトグル回路が含まれてもよい。
【００２０】
ある実施形態では、リセット動作に基づいてコンパレータ回路を形成する方法及び回路が提供される。コンパレータ回路は、抵抗スイッチング素子を含んでもよく、抵抗スイッチング素子は、印加された電圧、例えば入力電圧が、リセット閾値電圧、例えば抵抗スイッチング素子の抵抗を高状態に遷移させることができる電圧よりも大きさが大きい時に抵抗を変化させることができる。例えば、抵抗スイッチング素子の抵抗は、入力電圧（抵抗スイッチング素子に印加された電圧）が基準電圧（抵抗スイッチング素子のリセット閾値電圧）よりも大きい時に高い値に変化することができる。
【００２１】
ある実施形態では、コンパレータ回路は、抵抗スイッチング回路と、リセット回路と、コンバータ回路と、閾値設定回路と、を含んでもよい。抵抗スイッチング回路は、抵抗スイッチング素子と電流制御装置とを含んでもよい。電流制御装置は、抵抗スイッチング素子を通る電流を制御するために用いられ得る。入力電圧は、抵抗スイッチング素子の１つの端子に印加されて抵抗スイッチング特性を生成することができる。
【００２２】
ある実施形態では、コンバータ回路は、抵抗スイッチング素子の値を所望の出力信号に変換するように動作可能であってもよい。例えば、コンバータ回路は電流源を含んでもよく、電流源は、抵抗スイッチング素子を通過して抵抗スイッチング素子の抵抗に対応した出力電圧を生成することができる。従って、出力電圧が生成され、抵抗スイッチング挙動曲線を電圧スイッチング曲線に変換することができる。
【００２３】
ある実施形態では、リセット回路は、抵抗スイッチング素子の値を低抵抗状態にリセットするように動作可能であってもよい。低抵抗状態は、抵抗スイッチング挙動、例えば、印加された電圧がリセット閾値電圧よりも大きい時に抵抗スイッチング素子の抵抗が高抵抗状態に遷移することを可能にすることの基準線として機能することができる。
【００２４】
ある実施形態では、閾値設定回路は、抵抗スイッチング素子のリセット閾値電圧を設定するように動作可能であってもよい。抵抗スイッチング素子のリセット閾値電圧は、例えば抵抗スイッチング素子の作製プロセス及び材料に依存する抵抗スイッチング素子の特性の関数であってもよい。抵抗スイッチング素子のリセット閾値電圧も以前のリセット動作によって制御され得る。従って、閾値設定回路は、原則としてコンパレータの基準電圧である抵抗スイッチング素子のリセット閾値電圧を調節するように構成されてもよい。
【００２５】
ある実施形態では、抵抗スイッチング回路と、リセット回路と、コンバータ回路と、閾値設定回路と、の間における抵抗スイッチング素子の制御を切り替えるために任意選択的なトグル回路が含まれてもよい。
【図面の簡単な説明】
【００２６】
理解を容易にするために、可能な限り、図面に共通の同一の要素を指定するために同一の参照符号を用いた。図面は正確な縮尺ではなく、かつ、図面の様々な要素の相対的な寸法は、概略的に描かれ、必ずしも正確な縮尺ではない。
【００２７】
本発明の技術は、添付の図面に関連した以下の詳細な説明を考慮することによって容易に理解され得る。
【００２８】
【図１】図１Ａ−Ｂは、従来技術の非反転型シュミットトリガ回路の概略的な挙動を示す図である。
【図２】図２は、ある実施形態に係るＲｅＲＡＭセルに印加された電圧の関数として両極性ＲｅＲＡＭセルを流れる電流のグラフである。
【図３】図３Ａ−Ｃは、ある実施形態に係る抵抗スイッチング素子のヒステリシス挙動を示す図である。
【図４】図４Ａ−Ｃは、ある実施形態に係る抵抗スイッチング素子を有するシュミットトリガ回路の概略図である。
【図５】図５Ａ−Ｂは、ある実施形態に係る抵抗スイッチング素子を有する不揮発性シュミットトリガ回路を形成して動作させることに関するフローチャートである。
【図６】図６Ａ−Ｃは、ある実施形態に係るコンバータ回路を有する不揮発性シュミットトリガ回路の概略図である。
【図７】図７Ａ−Ｂは、ある実施形態に係る不揮発性シュミットトリガ回路の応答を示す図である。
【図８】図８Ａ−Ｂは、ある実施形態に係る抵抗スイッチング素子を有する不揮発性シュミットトリガ回路を形成して動作させることに関するフローチャートである。
【図９】図９Ａ−Ｂは、従来技術のコンパレータ回路の概略的な挙動を示す図である。
【図１０】図１０は、ある実施形態に係るＲｅＲＡＭセルに印加される電圧の関数として単極性ＲｅＲＡＭセルを流れる電流のグラフである。
【図１１】図１１Ａ−Ｂは、ある実施形態に係る抵抗スイッチング素子のコンパレータの挙動を示す図である。
【図１２】図１２Ａ−Ｃは、ある実施形態に係る抵抗スイッチング素子を有するコンパレータ回路の概略図である。
【図１３】図１３Ａ−Ｃは、ある実施形態に係るリセット回路を有する不揮発性コンパレータ回路の概略図である。
【図１４】図１４Ａ−Ｂは、ある実施形態に係る不揮発性コンパレータ回路の応答を示す図である。
【図１５】図１５Ａ−Ｂは、ある実施形態に係る抵抗スイッチング素子を有する不揮発性コンパレータ回路を形成して動作させることに関するフローチャートである。
【図１６】図１６Ａ−Ｂは、リセット回路と閾値設定回路とを有するある実施形態に係る不揮発性コンパレータ回路の概略図である。
【図１７】図１７は、ある実施形態に係る不揮発性コンパレータ回路の応答を示す図である。
【図１８】図１８Ａ−Ｂは、ある実施形態に係る抵抗スイッチング素子を有する不揮発性コンパレータ回路を形成して動作させることに関するフローチャートである。
【図１９】図１９Ａ−Ｂは、ある実施形態に係る不揮発性コンパレータ回路の応答を示す図である。
【図２０】図２０Ａ−Ｂは、リセット回路とコンバータ回路とを有するある実施形態に係る不揮発性コンパレータ回路の概略図である。
【図２１】図２１Ａ−Ｂは、ある実施形態に係る不揮発性コンパレータ回路の応答を示す図である。
【図２２】図２２Ａ−Ｂは、ある実施形態に係る抵抗スイッチング素子を有する不揮発性コンパレータ回路を形成して動作させることに関するフローチャートである。
【図２３】図２３Ａ−Ｂは、リセット回路とコンバータ回路と閾値設定回路とを有するある実施形態に係る不揮発性コンパレータ回路の概略図である。
【図２４】図２４は、ある実施形態に係る不揮発性コンパレータ回路の応答を示す図である。
【図２５】図２５Ａ−Ｂは、ある実施形態に係る抵抗スイッチング素子を有する不揮発性コンパレータ回路を形成して動作させることに関するフローチャートである。
【発明を実施するための形態】
【００２９】
１以上の実施形態の詳細な説明が添付の図面とともに以下に提供される。詳細な説明は、そのような実施形態に関して提供されるが、いかなる特定の例に限定されるものではない。その範囲は特許請求の範囲によってのみ限定され、かつ、多くの代替、修正及び均等物が包含される。十分な理解を提供するために多くの具体的な詳細が以下の説明に記述される。これらの詳細は、例示を目的として提供され、説明する技術は、それらの具体的な詳細の一部又は全部がない状態で特許請求の範囲に従って実施されてもよい。明確化を目的として、実施形態に関連する技術分野で公知の技術項目は、説明を不必要に不明瞭にすることを避けるため、詳細に説明しなかった。
【００３０】
ある実施形態では、シュミットトリガ回路を形成する方法及び当該方法から生じたシュミットトリガ回路が提供され、抵抗スイッチング素子は、信号のためのヒストリシス成分として動作可能であり得る。例えば、シュミットトリガ回路は、入力信号を用いて抵抗スイッチング素子の抵抗を設定することができる。抵抗スイッチング素子は設定電圧及びリセット電圧で状態を切り替えるので、抵抗−電圧曲線は、従来のシュミットトリガ回路のヒステリシス曲線と同様のヒステリシス曲線を示す。
【００３１】
ある実施形態では、シュミットトリガ回路は、抵抗スイッチング回路とコンバータ回路と、を含み得る。コンバータ回路は、抵抗スイッチング回路の抵抗ヒステリシス曲線を電圧（又は電流）ヒステリシス曲線に変換するように動作可能であり得る。例えば、コンバータ回路は電流源を含んでもよく、電流源は、抵抗スイッチング素子を通過して抵抗スイッチング素子の抵抗に対応した出力電圧を生成することができる。コンバータ回路は、非反転型又は反転型シュミットトリガ回路を生成するように構成され得る。
【００３２】
抵抗スイッチング回路は、抵抗スイッチング素子と、任意選択的な電流制御装置と、を含み得る。電流制御装置は、抵抗器、トランジスタ又は他の回路素子を含み得る。電流制御装置は、抵抗スイッチング素子を通る電流を制御するように動作可能であり得る。例えば、電流制御装置は、抵抗スイッチング素子に直列に接続されてもよく、従って、電流制御装置を通る電流を制御することによって抵抗スイッチング素子を通る電流が調整される。ある実施形態では、電流制御装置は省略されてもよく、例えば、抵抗スイッチング素子を通る電流は抵抗スイッチング素子の内部抵抗によって制限され得る。
【００３３】
通常動作において、入力電圧は、抵抗スイッチング素子に印加されて抵抗ヒステリシス曲線を生成することができる。出力電圧は、例えば、抵抗システリシス曲線を電圧ヒステリシス曲線に変換するコンバータ回路によって抵抗スイッチング素子から生成され得る。
【００３４】
ある実施形態では、（例えば、抵抗スイッチング素子を入力電圧に結合して抵抗スイッチング素子の抵抗を設定するための）抵抗スイッチング回路と、（例えば、抵抗スイッチング素子の抵抗から出力電圧などの所望の出力信号を生成するための）コンバータ回路との間で抵抗スイッチング素子の制御を切り替えるためにトグル回路が含まれ得る。
【００３５】
ある実施形態では、トグル動作は、周期的であってもよく、例えば、抵抗スイッチング回路とコンバータ回路とを周期的に切り替える。例えば、トグル回路は、第１位置にトグルで切り替えて抵抗スイッチング素子を入力電圧に制御させることができる。第１入力電圧は、抵抗スイッチング素子に印加されて、抵抗スイッチング素子の抵抗を設定することができる。例えば、入力電圧が設定電圧よりも小さい場合、抵抗スイッチング素子は高抵抗状態のままである。入力電圧が設定電圧よりも大きい場合、抵抗スイッチング素子は高抵抗状態に切り替わる。
【００３６】
トグル回路は、第２位置にトグルで切り替えて抵抗スイッチング素子をコンバータ回路に制御させることができる。コンバータ回路からの電圧又は電流は、抵抗スイッチング素子に印加されて、抵抗スイッチング素子の抵抗値に対応した電流又は電圧を生成することができる。
【００３７】
トグル回路は、第１位置にトグルで切り替え戻して、新たな入力電圧に従って抵抗スイッチング素子を設定することができる。トグル動作が繰り返されて出力電圧を生成してもよく、当該出力電圧は、入力電圧に関するシュミットトリガ伝達関数を有している。
【００３８】
ある実施形態では、本発明は、不揮発性メモリデバイスにおける公知の用途を越えて抵抗スイッチング材料の使用を拡張し、かつ、抵抗スイッチング材料をハイブリッドトランジスタ−抵抗スイッチング論理回路の実装に適用する。現実のハイブリッドトランジスタ−抵抗スイッチング電子機器の実装に向けた礎石を示し得る抵抗スイッチングシュミットトリガ回路を形成する方法が提供される。
【００３９】
ある実施形態では、本シュミットトリガ回路は、（従来のアナログのシュミットトリガとは対照的に）デジタル形式で抵抗曲線又は出力電圧曲線を生成するデジタルデバイスである。言い換えれば、出力抵抗又は電圧は、パルス状であり、例えば、抵抗を設定するために入力値を得る周期的な動作から、及び、出力電圧を生成する周期的な動作から、トグルで切り替えられる。入力電圧は、デジタル、例えばパルス状であってもよく、又は、アナログ、例えば連続的であってもよい。
【００４０】
本シュミットトリガ回路は、抵抗スイッチング素子の低抵抗状態（ＬＲＳ）及び高抵抗状態（ＨＲＳ）の閾値がトリガ回路の閾値であるので、外部基準電圧を必要としない。本シュミットトリガ回路は、従前のシュミットトリガと比べて小型の構造を有し得る。本シュミットトリガ回路は、抵抗スイッチング素子の極性を変化させることによって、又は、コンバータ回路の極性を変化させることによって、反転型又は非反転型に設計され得る。本シュミットトリガ回路は不揮発性であってもよく、例えば、不揮発性である抵抗変化に情報が記憶される。
【００４１】
抵抗スイッチング素子の不揮発性の挙動は、不揮発性デジタルシュミットトリガ回路、例えば、ヒステリシス成分として抵抗スイッチング素子を用いるシュミットトリガ回路の実装を可能にし得る。抵抗スイッチング素子の説明が抵抗メモリデバイスに関連して以下に提供され、抵抗スイッチング素子の挙動を教示し、かつ、サンプルホールド回路における抵抗スイッチング素子の組み込みについての理解を可能にする。
【００４２】
抵抗スイッチング特性を表す抵抗スイッチングランダムアクセスメモリ（ＲｅＲＡＭ）セルは概して、スタックに形成される多層を含む。このスタックの構造は、時には、金属−絶縁体−金属（ＭＩＭ）構造として説明される。具体的には、スタックは、電極として動作する２つの導電層を含む。これらの層は、金属及び／又は他の導電材料を含んでもよい。スタックは、電極同士の間に配置された絶縁体層も含む。絶縁体層は、この層を形成する材料の異なる抵抗状態によって特徴付けられた抵抗スイッチング特性を表す。このようにして、この絶縁体層はしばしば抵抗スイッチング層と呼ばれる。これらの抵抗状態は、情報の１以上のビットを表すために用いられてもよい。絶縁体層の抵抗スイッチング特性は、この層の内部の様々な欠陥の存在及び分布に依存するものと考えられている。例えば、層内の酸素空孔の様々な分布は、層の様々な抵抗状態に反映され、かつ、これらの状態はメモリの用途に十分に安定的であり得る。
【００４３】
抵抗スイッチング層内の欠陥の所定の集中を達成するため、当該層は、層内にすでに存在している欠陥、すなわち、予め形成された欠陥とともに慣習的に堆積されている。言い換えれば、欠陥は当該層内にその形成中に導入される。例えば、厳しく制御された原子層堆積（ＡＬＤ）、物理的蒸着（ＰＶＤ）、又は、バック・エンド・オブ・ライン（ＢＥＯＬ）サーマルバジェット内に残るための何らかの低温プロセスが、スタックの絶縁体層を堆積させるために用いられてもよい。特に、極薄の抵抗スイッチング層（例えば１００オングストローム未満）内にそれらの欠陥を精密に繰り返し形成することの制御は困難であり得る。例えば、抵抗スイッチング層を形成するためにＡＬＤが用いられる時、ある未反応の前駆体が、堆積層の抵抗特性に影響する炭素含有残留物を残存し得る。さらに、精密な部分飽和を繰り返し達成することは、可能である場合に非常に困難であり得る。ＰＶＤの場合、スパッタリングターゲットは、磨耗して堆積速度に影響を与え、結果として生じる抵抗スイッチング層の変動を生む。
【００４４】
不揮発性メモリ素子を形成する方法は、スタックのアニール中に、（抵抗スイッチング層を形成するために用いられる、より具体的には、抵抗スイッチング層に変換される）前駆体層から電極に酸素を搬送することを包含する。アニール環境は、いくらかの水素を含んでもよく、アニールされた構造内の酸素の分布を制御してもよい。
【００４５】
上述したように、前駆体層から電極内への酸素拡散は前駆体層を抵抗スイッチング層に変換する。前駆体層は、化学量論性酸化物又は近化学量論性酸化物を含んでもよく、化学量論性酸化物又は近化学量論性酸化物は、当該層内に酸素空孔又は何らかの欠陥が形成されるまで、抵抗スイッチング層として機能することができない。この酸化物の金属は、前駆体レベルから拡散された酸素を閉じ込めるように用いられる電極の金属よりもさらに電気陰性であり得る。電極は、少なくとも酸素搬送前には実質的に酸素を有しないが、アニール中に酸化物を形成し得る。
【００４６】
スタックは、アニール中にある量の酸素を受け取る反応電極と、酸素搬送に通常は関係しない不活性電極と、を有してもよい。不活性電極は、酸素抵抗電極と呼ばれ、かつ、窒化チタン、窒化タンタル、白金、金及び同類のものから形成されてもよい。不活性電極のための他の適切な材料は、酸化イリジウム及び酸化ルテニウムなどの様々な導電性酸化物を含む。ある実施形態では、不活性電極は、抵抗スイッチング層に面する酸化物下層を含む。電極の残りの部分は、この酸化物の金属によって形成されてもよく、かつ、酸素をほぼ含まなくてもよい。例えば、初期の構造は、金属から製造され、及び、その後、結果として不活性電極を生じさせる酸化物層を形成するために前処理されてもよい。この電極はその後、前駆体層と、前駆体層上に形成された他の反応電極と、を受け止める。その後のアニール中、反応電極が、酸素を失うと同時に、抵抗スイッチング酸化物層に変換される前駆体層から酸素を受け取る間、前駆体層は、不活性電極は著しい酸素搬送を受けない。
【００４７】
保護酸化物層を有する不活性電極が、スタック内の第１形成電極（すなわち、下部電極）である場合、金属層として最初に堆積された後、酸素内での短時間の低温アニールが続く。一方で、不活性電極が、スタック内で形成された最後の電極（すなわち、最上部電極）である場合、その堆積は、酸素雰囲気で開始されて（例えば酸素含有プラズマ内でのスパッタリング）、初期の酸化物下層を形成することができ、その後、不活性環境での積層が続き、電極の残りの金属（及び無酸素）部分を形成する。
【００４８】
反応電極は、酸素に反応して非導電酸化物を形成する材料から形成され得る。適切な材料のある例は、アルミニウム、チタン、タンタル、クロム、プラセオジム、モリブデン、タングステン及びニオブを含む。
【００４９】
前駆体層は、酸化タンタル（Ｔａ２Ｏ５）、酸化ニオブ（Ｎｂ２Ｏ５）、酸化チタン（ＴｉＯ２）、酸化ハフニウム（ＨｆＯ２）、チタン酸ストロンチウム（ＳｒＴｉＯ３）又は他の適切な遷移金属酸化物、ペロブスカイトマンガナイト、又は、希土類酸化物などの材料から形成されてもよい。前駆体層は化学量論性酸化物又は近化学量論性酸化物を含んでもよい。例えば、前駆体層内の酸素空孔はそのアニール前に０．１原子％未満の濃度を有してもよい。
【００５０】
アニールは、２つの電極及び前駆体層を含む完全に形成されたスタック上に、又は、１つの電極のみを含む部分的に形成されたスタック上に（第２電極はアニール後に形成される）、実行されてもよい。他のタイプの層もこれらのスタック内に存在してもよい。上述したように、アニールは、１以上の反応層と前駆体層との間の酸素拡散のより良好な制御を達成するために、比較的緩やかな条件下で実行された。アニールは、前駆体層内の酸素空孔の段階的な組成を形成し得る。
【００５１】
抵抗スイッチング層は、さらに以下で説明するように、あるスイッチング電圧（例えば設定電圧又はリセット電圧）がこの層に印加される時にその抵抗状態を変化させる。印加された電圧は、層内で及び／又は他のコンポーネントとのその両界面のうちの１つで局所的な加熱を引き起こす。任意の特定の理論に限定されるものではないが、（両方とも印加された電圧によって生成された）電場と局所的な加熱との組み合わせが、抵抗スイッチング層内で及び／又はその界面で様々な導電経路の形成及び破壊を引き起こすものと考えられる。これらの導電経路は、抵抗スイッチング層内で、及び、抵抗スイッチング層が隣接する層とともに形成する１以上の界面を通じて、欠陥（例えば酸素空孔）を移動させることによって確立及び破壊され得る。
【００５２】
界面は不活性界面又は反応性界面であってもよい。不活性界面は概して、任意の実質的な欠陥をこの界面を通じて移動させない。欠陥が、この界面を形成する１つの層又は両方の層内に存在し得る一方で、これらの欠陥は、スイッチング、読み出し又は他のタイプの電圧がＲｅＲＡＭセルに印加される時に不活性界面を通じて交換されない。反応性界面は概して、この界面を通じた欠陥の移動を経験する。抵抗スイッチング層が、金属酸化物などの酸素含有材料を含む時、反応性界面は、チタンなどの酸素反応性材料によって形成される。不活性界面は、電極又は拡散バリア層の一部であり得る酸素反応性ではない材料によって形成されてもよい。ある実施形態では、反応性界面を通じた欠陥の流動（flux）は、不活性界面を通じた欠陥の流動よりも２桁以上大きい。このようにして、「不活性」及び「反応性」の命名規則は相対的である。
【００５３】
不活性界面は、欠陥が、反応性界面を通じて抵抗スイッチング層の内に又は外に移動させられる間に抵抗スイッチング層の制御を提供する。例えば、スイッチング層の抵抗を低減するためにスイッチング電圧が抵抗スイッチング層に印加される時、反応性界面は、欠陥が層内に流入することを可能にする。欠陥は、通常、層に印加される電位によって駆動されて、層を通じた導電経路を形成する。この流れの方向は、スイッチング電圧の極性によって、及び／又は、欠陥の電荷（例えば、正電荷の酸素空孔）によって、決定されてもよい。同時に、第２不活性界面は、駆動電位にも関わらず、欠陥が層を脱することを防止する。両界面が反応性であって欠陥を通過させる場合、その後、抵抗スイッチング層は、片方の界面で欠陥を増加させ、他方で減少させ得る。この状況では、層は、導電経路を形成するために十分な欠陥を得ることができない場合がある。
【００５４】
上記の概要は、抵抗スイッチング層がその高抵抗状態に導かれる間、リセット動作に極めてよく似た方法で適用可能である。層の抵抗を増加させるためにスイッチング電圧が層に印加される時、反応性界面は、欠陥が層の外側に流出することを可能にする。欠陥はさらに、上述したように、層に印加される電位によって駆動されてもよい。欠陥の減少は層内の導電経路を最終的に破壊し得る。同時に、第２不活性界面は、駆動電位にも関わらず、欠陥が層に進入することを防止する。両界面が、反応性であってリセット動作中に欠陥を通過させ得る場合、その後、抵抗スイッチング層は、一方の界面において欠陥を増加させ、他方で減少させ得る。この状況では、層は、その導電経路を破壊するために、十分な欠陥を減少させることができない場合がある。
【００５５】
欠陥を遮断する（不活性界面のように）、又は、界面を通じて欠陥を拡散させることが可能な（反応性界面のように）界面の性能は、抵抗スイッチング層とともにこの界面を形成する層の特性に依存する。しばしば導電性電極は、反応性界面及び不活性界面の両方を形成するために用いられる。これらの電極は、反応性電極及び不活性電極と呼ばれ、かつ、これらの電極を形成するために用いられる材料は反応性材料及び不活性材料と呼ばれ得る。注目すべきは、この用語（すなわち、反応性及び不活性）が主に界面の欠陥の可動性を参照するということである。不活性電極材料のある例は、ドープポリシリコン、白金、ルテニウム、酸化ルテニウム、金、イリジウム、銅、銀及びタングステンを含む。反応性電極材料の例はチタンを含む。さらに、幾つかの材料は、窒化タンタル、タンタルシリコン窒化物、タングステンシリコン窒化物を含む半不活性として規定され得る。金属酸化物などの酸素含有抵抗スイッチング材料に関して、酸素又は酸素空孔が反応性界面を通じて交換されるので、反応性材料は酸素反応性材料とも呼ばれ得る。チタンは酸素反応性材料の一例であるが、他の例も同様に用いられてもよい。
【００５６】
以下でさらに説明する不揮発性メモリ素子を形成する方法に関連付けられた様々な特徴及び構造をより良く理解するために、ＲｅＲＡＭセル及びそれらのスイッチングメカニズムの簡単な説明を提供する。ＲｅＲＡＭは、抵抗スイッチング特性を表す誘電材料を含む不揮発性メモリタイプである。通常、絶縁体である誘電体は、十分に高い電圧の印加後に形成された１以上のフィラメント又は導電経路を通じて導電するように形成される。導電経路は、欠陥、金属移動を含む異なるメカニズム、及び、以下でさらに説明される他のメカニズムから生じ得る。１以上のフィラメント又は導電経路がメモリデバイスの誘電体構成要素内で形成されると、これらのフィラメント又は導電経路は、一定の電圧を印加することによってリセット（すなわち、高抵抗を引き起こす破壊）、又は、設定される（すなわち、低抵抗を引き起こす再形成）。任意の特定の理論に限定されることなく、抵抗スイッチングは、抵抗スイッチング層内の欠陥の移動に対応し、及び、ある実施形態では、抵抗スイッチングは、スイッチング電圧が層に印加される時に抵抗スイッチング電圧によって形成された１つの界面を横断するものと考えられる。
【００５７】
図２は、ある実施形態に係るＲｅＲＡＭセルに印加される電圧の関数として、両極性ＲｅＲＡＭを流れる電流のグラフを示している。金属−絶縁体−金属（ＭＩＭ）構造が、絶縁体層に埋め込まれたある量の欠陥とともに最初に製造され得る。電圧がＭＩＭ構造に印加されて、例えば、スイッチング層になる絶縁体層を形成することによって、ＭＩＭ構造から抵抗メモリデバイスを形成することができる。形成電圧Ｖｆｏｒｍを印加することによって、不規則に分布した欠陥が、より低い抵抗構成、例えば、フィラメントの形状に移行させられ得る。
【００５８】
電圧の低下時であっても持続する抵抗メモリデバイスの低抵抗状態（ＬＲＳ）２２４として、より低い抵抗構成２３０が特徴付けられてもよい。ＬＲＳは、論理ゼロ（「０」）などのメモリデバイスの論理状態を表すことができる。
【００５９】
ＬＲＳでは、別の電圧、例えばＶｒｅｓｅｔが印加される時、抵抗は、電圧の低下時であっても持続する高抵抗構成２５０を有する高抵抗状態（ＨＲＳ）２１２に遷移させられ得る２２６。ＨＲＳは、論理１（「１」）などのメモリデバイスの別の論理状態を表すことができる。リセット電圧Ｖｒｅｓｅｔは形成電圧Ｖｆｏｒｍよりも小さい。
【００６０】
ＨＲＳでは、別の電圧、例えばＶｓｅｔが印加される時、抵抗は、電圧の低下時であっても持続する低抵抗状態（ＬＲＳ）２２４に遷移して戻され得る２２８。設定電圧Ｖｓｅｔも形成電圧Ｖｆｏｒｍよりも小さい。
【００６１】
概して、ＲｅＲＡＭセルは、ＲｅＲＡＭのＬＲＳとＨＲＳとの間を往復して何度も切り替えられ得る。例えばセルを「オン」にすること、例えばＬＲＳを有することが望まれる時、セット動作は、電極に設定電圧Ｖｓｅｔを印加することを通じて実行され得る。設定電圧の印加は抵抗スイッチング層内に１以上の導電経路を形成する。ＲｅＲＡＭセルを「オフ」にすること、例えばＨＲＳに変化させることが望まれる場合、リセット動作は、電極にリセット電圧Ｖｒｅｓｅｔを印加することを通じて実行され得る。リセット電圧の印加は抵抗スイッチング層内の導電経路を破壊し得る。
【００６２】
リセット電圧及び設定電圧の極性は、単極性メモリデバイス（図示せず）と同一であってもよく、又は、両極性デバイスと異なってもよい。任意の特定の理論に制限されるものではないが、抵抗スイッチングは、電場の印加によって引き起こされるフィラメント形成及び破壊に起因して起こると考えられる。
【００６３】
（スイッチング動作間の）それらの状態の各々において、読み出し動作が、１回以上実行されてもよく又は全く実行されなくてもよい。読み出し動作中、ＲｅＲＡＭセルの状態、又は、より具体的には、抵抗スイッチング層の抵抗の抵抗状態は、その電極に検知電圧を印加することによって検知され得る。検知電圧は時に読出電圧Ｖｒｅａｄと呼ばれる。
【００６４】
ある実施形態では、設定電圧Ｖｓｅｔは、約１００ｍＶ〜１０Ｖであり、又は、より具体的には約５００ｍＶ〜５Ｖである。設定電圧パルスの長さは、約１００ミリ秒未満であってもよく、又は、より具体的には、約５ミリ秒未満、及び、約１００ナノ秒未満であってもよい。読出電圧Ｖｒｅａｄは設定電圧Ｖｓｅｔの約０、１〜０、５であってもよい。ある実施形態では、読出電流（ＩＯＮ及びＩＯＦＦ）は、約１ｍＡより大きく、又は、より具体的には、約５ｍＡより大きく、適度に小さい検知増幅器によって状態の高速検出を可能にする。読出電圧パルスの長さは、対応の設定電圧パルスの長さと同等であってもよく、又は、書込電圧パルスよりも短くてもよい。ＲｅＲＡＭセルは、少なくとも約１０３回、又は、より具体的には、少なくとも約１０７回失敗なくＬＲＳとＨＲＳとを循環させることができるはずである。データ保持時間は、読出電圧の持続する印加などの８５℃迄の熱応力及び小さな電気的応力で、少なくとも約５年、又は、より具体的には少なくとも約１０年であるべきである。他の考察には、ＨＲＳにおいて酸化物厚さの２０Å毎に０．５Ｖで測定された約４０Ａ／ｃｍ２未満などの低電流漏洩が含まれ得る。
【００６５】
ある実施形態では、例えば２つの電極間に配置された抵抗スイッチング素子を有する抵抗メモリデバイスを含む抵抗スイッチング素子はシュミットトリガ回路で用いられ得る。抵抗スイッチング素子（又は抵抗メモリデバイス）の不揮発性のヒステリシス特性は、シュミットトリガ回路のヒステリシス伝達関数を生成するために用いられ得る。
【００６６】
図３Ａ〜図３Ｃは、ある実施形態に係る抵抗スイッチング素子のヒステリシスの挙動を図示している。図３Ａは、２つの電極３２０及び４３０の間に配置された誘電体層３３０を含む抵抗スイッチング装置の概略図を示している。誘電体層３３０は、抵抗スイッチング素子として動作可能であり、例えば導電フィラメントを形成及び分離して抵抗を変化させる。図３Ｂ及び図３Ｃは、電極３２０及び３４０に印加される入力電圧を関数とした抵抗スイッチング装置の抵抗応答を示す。抵抗スイッチング装置は両極性抵抗スイッチング装置であり、このことは、設定電圧及びリセット電圧が反対の極性を有することを意味する。図３Ｂでは、設定電圧Ｖｓｅｔは負であり、リセット電圧Ｖｒｅｓｅｔは正である。入力電圧Ｖｉｎがリセット電圧Ｖｒｅｓｅｔより大きい時、抵抗は低値（ＬＲＳ）から高値（ＨＲＳ）に切り替わる。入力電圧Ｖｉｎが設定電圧Ｖｓｅｔよりも大きさとして大きい時、例えばより負である時、抵抗は高値（ＨＲＳ）から低値（ＬＲＳ）に切り替わる。抵抗応答は非反転型ヒステリシス曲線を形成する。
【００６７】
図３Ｃでは、設定電圧Ｖｓｅｔは正であり、リセット電圧Ｖｒｅｓｅｔは負である。入力電圧Ｖｉｎが設定電圧Ｖｓｅｔよりも大きい時、抵抗は高値（ＨＲＳ）から低値（ＬＲＳ）に切り替わる。入力電圧Ｖｉｎがリセット電圧Ｖｒｅｓｅｔよりも大きさとして大きい時、例えばより負である時、抵抗は低値（ＬＲＳ）から高値（ＨＲＳ）に切り替わる。抵抗応答は反転型ヒステリシス曲線を形成する。従って、非反転型又は反転型の応答は、抵抗スイッチング装置の極性を変化させることによって達成され得る。
【００６８】
図４Ａ〜図４Ｃは、ある実施形態に係る抵抗スイッチング素子を有するシュミットトリガ回路の概略図を示している。図４Ａは、抵抗スイッチング素子４２０と、電流制御回路４１０と、を含むシュミットトリガ回路４００の概略的なブロック図を示している。図示するように、シュミットトリガ回路４００は、ヒステリシス抵抗−電圧伝達特性を有しており、例えば入力電圧Ｖｉｎ及び出力抵抗Ｒｒｓを有している。ある実施形態では、電流制御回路４１０は省略されてもよい。
【００６９】
図４Ｂは、抵抗器４１５に結合された抵抗スイッチング素子４２５（２つの電極間に配置される）を含むシュミットトリガ回路４００の一例を示している。抵抗スイッチング素子４２５は、抵抗スイッチング素子を流れる電流によって設定可能な可変抵抗Ｒｒｓを有し得る。抵抗スイッチング素子４１０を流れる電流は抵抗器４１５によって制御され得る。出力電圧Ｖｏｕｔは抵抗器４１５から取られ得る。
【００７０】
図４Ｃは、制御トランジスタ４１６に結合された抵抗スイッチング素子４２５（２つの電極間に配置される）を含むシュミットトリガ回路４００の一例を示している。抵抗スイッチング素子４２５は、抵抗スイッチング素子を流れる電流によって設定可能な可変抵抗Ｒｒｓを有し得る。回路は、トランジスタ４１６の入力電圧Ｖｉｎ及びゲート電圧Ｖｇに接続され得る。抵抗スイッチング素子４１０を流れる電流は、制御トランジスタ４１６のゲート電圧Ｖｇによって制御可能である。出力電圧Ｖｏｕｔは制御トランジスタ４１６から取られ得る。
【００７１】
図５Ａ及び図５Ｂは、ある実施形態に係る抵抗スイッチング素子を有する不揮発性シュミットトリガ回路を形成して動作させることに関するフローチャートを示している。抵抗スイッチング素子は、２つの電極間に配置された絶縁体層又は誘電体層であり得る。説明されたフローチャートは、上述のメモリデバイスを形成するために用いられる技術の概略的な説明である。フローチャートは、抵抗スイッチング素子と電流制御装置などの他の支持回路とを含むサンプルホールド回路を形成する技術を説明している。ある加工技術及び仕様が説明されるが、本明細書で説明される様々な他の技術及び当該技術の変更がまた用いられてもよいということが理解される。
【００７２】
図５Ａは、抵抗スイッチング素子を有する不揮発性のシュミットトリガ回路の形成を示している。シュミットトリガ回路は、入力電圧をサンプリングし、かつ、入力電圧に対応した抵抗スイッチング素子の抵抗を設定することができる。抵抗スイッチング素子の応答時間は、短くてもよく、例えばピコ秒域のオーダであり、サンプリング動作は瞬間的であると考えられる。
【００７３】
動作５００は不揮発性のシュミットトリガ回路を形成する。不揮発性シュミットトリガ回路は、抵抗スイッチング装置と、電流制御装置と、を含んでもよく、抵抗スイッチング装置は入力電圧を受け入れるように構成される。電流制御装置は、出力電圧を生成するように構成され得る。
【００７４】
抵抗スイッチング素子は、ＴｉＯ２、ＨｆＯ２、ＺｎＯ２、Ａｌ２Ｏ３、チタン酸ストロンチウム（ＳＴＯ）、インジウム・ガリウム・亜鉛酸化物（ＩＧＺＯ）、又は、ＳｎＯ２の金属酸化物層などの絶縁体層を含み得る。絶縁体層は遷移金属酸化物を含み得る。絶縁体層の厚さは３ｎｍ〜３０ｎｍであってもよい。ある実施形態では、絶縁体層は、金属と金属酸化物層との任意の組み合わせ、カルコゲナイト層とペロブスカイト層との任意の組み合わせを含み得る。
【００７５】
絶縁体層の形成後に任意選択的な処理が実行されてもよい。処理は、プラズマ処理又は高温処理を含み得る。例えば、処理は、酸素雰囲気における３００Ｃでの急速熱酸化を含み得る。処理は、第１電極層の堆積後に本来の位置で実行され得る。処理は、酸素ラジカルアニール、例えば酸素雰囲気内でのプラズマアニールを含み得る。
【００７６】
ある実施形態では、絶縁体層は、ＰＶＤ又はＡＬＤプロセスによって堆積させられ得る。例えば、ＡＬＤプロセスは、約２５０〜３００Ｃの堆積温度で、テトラキス（エチルメチルアミノ）ジルコニウム（ＴＥＭＡＺ）、トリス（ジメチルアミノ）シクロペンタジエニル・ジルコニウム、テトラキス（エチルメチルアミノ）ハフニウム（ＴＥＭＡＨｆ）、テトラキス（ジメチルアミノ）ハフニウム（ＴＤＭＡＨｆ）前駆体を用いたＯ３酸化体を含み得る。
【００７７】
絶縁体は２つの電極間に形成され得る。電極はポリシリコン層又は金属含有層であり得る。例えば、電極は、従来の化学気相堆積（ＣＶＤ）又は原子層堆積（ＡＬＤ）タイプのポリシリコン堆積技術を用いて形成される高ドープポリシリコン層であってもよい。代替的に、電極は、ＴｉＮ、ＴａＮ、Ｎｉ、Ｐｔ又はＲｕを含み得る。他の素子にも、Ｔｉ、Ａｌ、ＭｏＯ２、Ｗ、ｐｏｌｙ−Ｓｉ、ＴｉＳｉＮ、ＴａＳｉＮ若しくはそれらの任意の組み合わせ、ＰＶＤ又は他のプロセスを用いて形成され得る混合物又は合金などが用いられ得る。ＡＬＤ、パルス状層堆積（ＰＬＤ）、物理的気相堆積（ＰＶＤ）、ＣＶＤ、蒸着などの他の加工技術も、電極を堆積させるために用いられ得る。電極は、任意の厚さ、例えば約５ｎｍ〜約５００ｎｍの厚さを有し得る。
【００７８】
図５Ｂは、抵抗スイッチング素子を有する不揮発性シュミットトリガ回路の動作を示している。入力電圧がシュミットトリガ回路に印加された後、抵抗応答が提供され得る。
【００７９】
動作５３０は、抵抗スイッチング装置及び電流制御装置を有する回路を提供する。回路は不揮発性シュミットトリガ回路であり得る。動作５４０は回路に入力電圧を印加してシュミットトリガ機能を達成し、回路は抵抗の伝達関数−電圧曲線を有する。
【００８０】
ある実施形態では、不揮発性シュミットトリガ回路はコンバータ回路を含むことができ、コンバータ回路は、抵抗スイッチング回路の抵抗応答を変換し、例えば抵抗出力Ｒｒｓから電圧出力Ｖｏｕｔを生成するように動作可能である。従って、入力電圧などの入力信号に基づいて、入力信号に対応した抵抗を有するように設定された抵抗スイッチング素子の設定された抵抗から出力電圧が生成され得る。出力電圧応答は、抵抗スイッチング素子の典型的な応答が上述のように非線形であるので、非線形であり得る。線形応答は、適切な補償応答を有する追加の回路によって達成され得る。
【００８１】
コンバータ回路は、電圧源（連続的又はパルス状）、電流源（連続的又はパルス状）、又は、任意の他の回路を含み得る。例えば、抵抗メモリデバイスの読み出し回路は、電圧又は電流に抵抗スイッチング素子の抵抗を変換するために用いられ得る。コンバータ回路は、サンプリング期間後、例えば抵抗スイッチング素子が、サンプリングされた信号に応答した後、抵抗スイッチング素子に供給され得る。
【００８２】
図６Ａ〜図６Ｃは、ある実施形態に係るコンバータ回路を有する不揮発性シュミットトリガ回路の概略図を示している。図６Ａは、抵抗スイッチング素子を用いた不揮発性シュミットトリガ機能を提供可能な回路６００の簡略化されたブロック図を示している。回路６００は、抵抗スイッチング回路６１０、例えば抵抗スイッチング素子を有する回路を含み得る。抵抗スイッチング回路６１０は、抵抗スイッチング素子を流れる電流を制御するための電流制御回路を含んでもよい。抵抗スイッチング回路６１０は、入力電圧Ｖｉｎを受け入れ、入力信号Ｖｉｎに対応する抵抗応答Ｒｒｓを提供するように動作可能であってもよい。抵抗スイッチング回路６１０は、上述した抵抗−電圧伝達関数を有する回路と同様であってもよい。
【００８３】
回路６００はコンバータ回路６３０を含んでもよく、コンバータ回路６３０は、抵抗スイッチング回路６１０を変換する、例えば、出力電圧又は出力電流などの所望の応答に抵抗スイッチング素子の抵抗を変換するように動作可能であり得る。コンバータ回路６３０は電圧源又は電流源を含んでもよく、電圧源又は電流源は、連続的又はパルス状であり、かつ、抵抗スイッチング素子に信号を提供して、抵抗スイッチング素子の抵抗の値に対応する電圧又は電流を生成し得る。例えば、コンバータ回路が線形電流源を含む場合、抵抗に対して線形に比例する電圧が生成され得る。コンバータ回路が非線形源を含む場合、抵抗への非線形信号が生成され得る。
【００８４】
ある実施形態では、入力電圧Ｖｉｎの印加時、抵抗スイッチング回路６１０は、入力信号Ｖｉｎに対応する抵抗値を有する抵抗応答Ｒｒｓを生成することができる。コンバータ回路６３０は、抵抗Ｒｒｓを出力電圧Ｖｏｕｔなどの所望の信号に変換することができる。
【００８５】
図６Ｂは、抵抗スイッチング素子を用いた不揮発性シュミットトリガ機能を提供可能な回路６０５の簡略化された回路図を示している。回路６０５は、抵抗スイッチング回路、例えば、抵抗スイッチング素子６１５と、電流制御回路として機能して抵抗スイッチング素子６１５を流れる電流を制御するトランジスタ６１７と、を有する回路を含み得る。抵抗スイッチング回路は、入力電圧Ｖｉｎを受け入れて、入力信号Ｖｉｎに対応させられるために、例えば入力信号Ｖｉｎの関数として、抵抗スイッチング素子６１５の抵抗を設定するように動作可能であってもよい。
【００８６】
回路６０５は、抵抗スイッチング素子６１５の抵抗値を所望の出力信号に変換可能なコンバータ回路６３５を含み得る。コンバータ回路６３５は、信号を提供して抵抗スイッチング素子６１５から所望の信号を生成可能な電圧源６３７又は６３８を含み得る。（Ｖｉｎ及びトランジスタ６１７を含む）抵抗スイッチング回路とコンバータ回路６３５との間で抵抗スイッチング素子６１５をトグルで切り替えるために一組のスイッチ６８０Ａ及び６８０Ｂが含まれてもよい。１つのトグル位置において、コンバータ回路６３５は、抵抗スイッチング素子６１５を制御するように、例えば抵抗スイッチング素子６１５に電圧又は電流を印加するように構成される。別のトグル位置において、抵抗スイッチング回路は、例えば入力電圧Ｖｉｎに対応した抵抗を有するように抵抗スイッチング素子を設定するために、抵抗スイッチング素子６１５を制御するように構成される。
【００８７】
ある実施形態では、動作時、入力電圧Ｖｉｎの印加時、抵抗スイッチング素子６１５の抵抗が、電圧Ｖｉｎに相関する抵抗Ｒｒｓに設定される。コンバータ回路６３５はその後、設定された抵抗を出力電圧などの所望の出力に変換することができる。
【００８８】
図６Ｃは、抵抗スイッチング素子を用いた不揮発性シュミットトリガ機能を提供可能な回路６０５の簡略化された回路図を示している。回路６０６は、抵抗スイッチング回路、例えば、抵抗スイッチング素子６１５と、電流制御回路として機能して抵抗スイッチング素子６１５を流れる電流を制御可能な抵抗器６１８と、を有する回路を含み得る。回路６０６の動作は前述の回路６０５と同様であり得る。
【００８９】
図７Ａ及び図７Ｂは、ある実施形態に係る不揮発性シュミットトリガ回路の応答を図示している。出力電圧Ｖｏｕｔは、入力電圧Ｖｉｎの関数として示されている。応答曲線は、入力電圧の設定電圧及びリセット電圧で、出力電圧のＨＲＳ値とＬＲＳ値とを切り替えるヒステリシス形状を有している。非反転型（図７Ａ）及び反転型（図７Ｂ）ヒステリシス応答は抵抗スイッチング装置の極性に依存して生成され得る。
【００９０】
図８Ａ及び図８Ｂは、ある実施形態に係る抵抗スイッチング素子を有する不揮発性シュミットトリガ回路を形成して動作させることに関するフローチャートを示している。図８Ａは、抵抗スイッチング素子を有する不揮発性シュミットトリガ回路の形成を示している。シュミットトリガ回路は、入力電圧を受け入れ、かつ、ヒステリシス曲線を有する出力電圧を生成するように動作可能であってもよい。
【００９１】
動作８００は不揮発性シュミットトリガ回路を形成する。不揮発性シュミットトリガ回路は抵抗スイッチング回路及びコンバータ回路を含み得る。抵抗スイッチング回路は、入力電圧Ｖｉｎに応答する抵抗Ｒｒｓを生成するように動作可能であってもよい。コンバータ回路は、抵抗スイッチング回路の抵抗を出力電圧に変換するように動作可能であってもよい。コンバータ回路と抵抗スイッチング回路との間で抵抗スイッチング素子の制御を切り替えるためにトグル回路が含まれてもよい。
【００９２】
不揮発性シュミットトリガ回路は、例えば入力電圧をサンプリングし、かつ、シュミットトリガ応答曲線を有する出力電圧を生成する機能を含むシュミットトリガ回路として動作可能である。
【００９３】
図８Ｂは、抵抗スイッチング素子を有する不揮発性シュミットトリガ回路の動作を示している。入力電圧は、抵抗スイッチング素子の抵抗を設定するために用いられ得るシュミットトリガ回路に印加される。
【００９４】
動作８３０は、抵抗スイッチング回路を有する回路と、コンバータ回路と、を提供する。回路は不揮発性シュミットトリガ回路であり得る。動作８４０は、抵抗スイッチング素子に入力電圧を印加して抵抗スイッチング素子の抵抗を設定する。抵抗スイッチング素子の制御を抵抗スイッチング回路に切り替えるために任意選択的なトグル動作が実行されてもよい。
【００９５】
動作８５０は、例えば抵抗スイッチング素子に電流又は電圧を印加して抵抗スイッチング素子を読み出すことによって、抵抗スイッチング回路の抵抗を出力電圧に変換する。抵抗スイッチング素子の制御をコンバータ回路に切り替えるために任意選択的なトグル動作が実行されてもよい。
【００９６】
ある実施形態では、トグル動作は周期的であってもよく、例えば、抵抗スイッチング回路とコンバータ回路とを周期的に切り替えることができる。トグル動作は、トグル動作に起因して、デジタルシュミットトリガ出力、パルス出力を生成することができる。入力電圧はアナログ又はデジタルであってもよい。
【００９７】
ある実施形態では、コンパレータ回路を形成する方法と、当該方法から生じたコンパレータ回路と、が提供され、抵抗スイッチング素子の極性、例えばセット閾値電圧又はリセット閾値電圧が基準信号として用いられ得る。例えば、コンパレータ回路は、抵抗スイッチング素子の設定閾値電圧又はリセット閾値電圧と入力電圧とを比較することができる。さらに、設定閾値電圧又はリセット閾値電圧は、前述のリセット又はセット動作によってそれぞれ変更可能であり、変更の結果、調節可能な基準電圧を有するコンパレータ回路が生じる。
【００９８】
ある実施形態では、コンパレータ回路は、抵抗スイッチング素子の抵抗状態をセット又はリセットするように動作可能であり得るリセット回路をさらに含み得る。抵抗スイッチング素子を設定するために、例えば、コンパレータ動作を実行する前に低抵抗状態（高伝導状態）に抵抗スイッチング素子をするために、例えばリセット回路が含まれてもよい。抵抗スイッチング素子は初期状態として低抵抗状態にされる。入力電圧は、抵抗スイッチング素子から応答を生成可能なリセット閾値電圧に到達するまで増加し始める（大きさにおいて、正値をより高く又は負値をより低くのいずれか）ことができる。代替的に、抵抗スイッチング素子をリセットするために、例えばコンパレータ動作を実行する前に高抵抗状態（低伝導状態）に抵抗スイッチング素子をするためにリセット回路が含まれてもよい。抵抗スイッチング素子は初期状態として高抵抗状態にされる。入力電圧は、抵抗スイッチング素子から応答を生成可能な設定閾値電圧に到達するまで増加し始める（大きさにおいて、正値をより高く又は負値をより低くのいずれか）ことができる。
【００９９】
抵抗スイッチング回路は、抵抗スイッチング素子と、任意選択的な電流制御装置と、を含み得る。電流制御装置は、抵抗器、トランジスタ又は他の回路素子を含み得る。電流制御装置は、抵抗スイッチング素子を流れる電流を制御するように動作可能であってもよい。例えば、電流制御装置は、抵抗スイッチング素子に直列に接続されることができ、従って、電流制御装置を流れる電流を制御することによって、抵抗スイッチング素子を流れる電流が調整される。ある実施形態では、例えば抵抗スイッチング素子を流れる電流を抵抗スイッチング素子の内部抵抗によって制限可能である場合、電流制御装置は省略されてもよい。
【０１００】
通常の動作では、入力電圧は抵抗スイッチング素子に印加され得る。出力応答は、例えば、入力電圧が抵抗スイッチング素子の設定閾値電圧又はリセット閾値電圧を上回る（大きさ）時に抵抗スイッチング素子から生成され得る。
【０１０１】
ある実施形態では、（例えば抵抗スイッチング素子を入力電圧に結合して抵抗スイッチング素子の抵抗を設定する）抵抗スイッチング回路と、（例えば抵抗スイッチング素子を所望の初期状態に設定する）リセット回路との間で抵抗スイッチング素子の制御を切り替えるために、トグル回路が含まれてもよい。
【０１０２】
ある実施形態では、トグル動作は１回実行されてもよく、例えば最初に、リセット回路に切り替えて抵抗スイッチング素子の初期値を設定し、その後、抵抗スイッチング回路に切り替えてコンパレータ機能を実行する。
【０１０３】
ある実施形態では、トグル動作は周期的なものであってもよく、例えば、抵抗スイッチング素子の初期値を設定するためのリセット回路と、コンパレータ機能を実行するための抵抗スイッチング回路との間で周期的に切り替わる。例えば、リセット機能は各々のコンパレータ機能の後に実行され得る。
【０１０４】
ある実施形態では、本発明は、不揮発性メモリデバイスの公知の用途を越えて抵抗スイッチング材料の使用を拡張し、かつ、ハイブリッドトランジスタ−抵抗スイッチング論理回路の実装に抵抗スイッチング材料を適用することに拡張する。抵抗スイッチングコンパレータ回路を形成する方法が提供され、当該方法は、実際のハイブリッドトランジスタ−抵抗スイッチング電子機器の実装に向けた礎石を示し得る。
【０１０５】
ある実施形態では、本コンパレータ回路は、デジタル形式でコンパレータ出力電圧曲線を生成するデジタルデバイス（アナログの従来のコンパレータとは異なる）であってもよい。言い換えれば、出力抵抗又は電圧はパルス状であり、例えば、抵抗を設定するために入力値を得ることと、出力電圧を生成することと、の周期的な動作から切り替えられる。入力電圧は、例えばパルス状のデジタル、又は、例えば連続的なアナログであってもよい。本コンパレータ回路は、抵抗スイッチング素子の設定閾値電圧又はリセット閾値電圧に基づき得る。
【０１０６】
本コンパレータ回路は、従前のコンパレータと比較して小型の構造を有し得る。本コンパレータ回路は、抵抗スイッチング素子の低抵抗状態（ＬＲＳ）及び高抵抗状態（ＨＲＳ）の閾値がコンパレータ回路の閾値であるので、外部基準電圧を必要としない。さらに、設定閾値電圧及びリセット閾値電圧は、抵抗スイッチング素子の極性によって決定され、及び、リセット／セットの段階中に以前のリセット／セット動作によってそれぞれ制御され得る。従って、適切な電気的制御を適用することによって、Ｖｓｅｔ＿閾値及びＶｒｅｓｅｔ＿閾値が調節可能であり、その結果、例えばコンパレータの基準電圧Ｖｒｅｆを変化させる。
【０１０７】
図１０は、ある実施形態に係るＲｅＲＡＭセルに印加された電圧の関数として単極性ＲｅＲＡＭを流れる電流のグラフを示している。低抵抗構成１０３０は、抵抗メモリデバイスの低抵抗状態（ＬＲＳ）１０２４として特徴付けられ得る。
【０１０８】
ＬＲＳでは、別の電圧、例えばＶｒｅｓｅｔが印加される時、抵抗は、高抵抗構造１０５０を有する高抵抗状態（ＨＲＳ）１０１２に遷移させられ得る１０２６。ＨＲＳでは、別の電圧、例えばＶｓｅｔが印加される時、抵抗は、低抵抗状態（ＬＲＳ）１０２４に遷移されて戻され得る１０２８。
【０１０９】
図１１Ａ及び図１１Ｂは、ある実施形態に係る抵抗スイッチング素子のコンパレータの挙動を示している。これらの図面は、抵抗スイッチング素子の電極に印加された入力電圧の関数として抵抗スイッチング装置の抵抗応答を示している。抵抗スイッチング装置は単極性又は両極性の抵抗スイッチング装置であってもよい。図１１Ａでは、入力電圧Ｖｉｎが設定電圧Ｖｓｅｔよりも大きい時（大きさ）、抵抗は高値（ＨＲＳ）から低値（ＬＲＳ）に切り替わる。図１１Ｂでは、入力電圧Ｖｉｎがリセット電圧よりも大きい時（大きさ）、抵抗は低値（ＬＲＳ）から高値（ＨＲＳ）に切り替わる。
【０１１０】
図１２Ａ〜図１２Ｃは、ある実施形態に係る抵抗スイッチング素子を有するコンパレータ回路の概略図である。図１２Ａは、抵抗スイッチング素子１２２０と電流制御回路１２１０とを含むコンパレータ回路１２００の概略的なブロックを示している。図示するように、コンパレータ回路１２００は、抵抗−電圧伝達特性を有し、例えば、入力電圧Ｖｉｎと出力抵抗Ｒｒｓとを有している。ある実施形態では、電流制御回路１２１０は省力されてもよい。
【０１１１】
図１２Ｂは、抵抗器１２１５に結合された抵抗スイッチング素子１２２５（２つの電極間に配置される）を含むコンパレータ回路１２００の一例を示している。抵抗スイッチング素子１２２５は、抵抗スイッチング素子を流れる電流によって設定可能な可変抵抗Ｒｒｓを有してもよい。抵抗スイッチング素子１２１０を流れる電流は抵抗器１２１５によって制御され得る。出力電圧Ｖｏｕｔは抵抗器１２１５から取られ得る。
【０１１２】
図１２Ｃは、制御トランジスタ１２１６に結合された抵抗スイッチング素子１２２５（２つの電極間に配置される）を含むコンパレータ回路１２００の一例を示している。回路は、トランジスタ１２１６の入力電圧Ｖｉｎ及びゲート電圧Ｖｇに接続され得る。抵抗スイッチング素子１２１０を流れる電流は制御用トランジスタ１２１６のゲート電圧Ｖｇによって制御され得る。出力電圧Ｖｏｕｔは制御トランジスタ１２１６から取られ得る。
【０１１３】
図１３Ａ〜図１３Ｃは、ある実施形態に係るリセット回路を有する不揮発性コンパレータ回路の概略図である。図１３Ａは、抵抗スイッチング素子を用いて不揮発性コンパレータ機能を提供可能な回路１３００の簡略化されたブロック図を示している。回路１３００は、抵抗スイッチング回路１３１０、例えば抵抗スイッチング素子を有する回路を含み得る。抵抗スイッチング回路１３１０は、抵抗スイッチング素子を流れる電流を制御するための電流制御回路を含み得る。抵抗スイッチング回路１３１０は、入力電圧Ｖｉｎを受け入れ、かつ、入力信号Ｖｉｎに対応する抵抗応答Ｒｒｓを提供するように動作可能であってもよい。抵抗スイッチング回路１３１０は、上述の抵抗−電圧伝達関数を有する回路と同様であってもよい。
【０１１４】
回路１３００はリセット回路１３３０を含んでもよく、リセット回路１３３０は、抵抗スイッチング回路１３１０をリセットする、例えば抵抗スイッチング回路１３１０内の抵抗スイッチング素子の抵抗をリセットするように動作可能であってもよい。リセット回路１３３０は、電圧源又は電流源を含んでもよく、当該電圧源又は電流源は、連続的又はパルス状であり、かつ、信号を提供して抵抗スイッチング素子を高抵抗状態に遷移させることができる。
【０１１５】
ある実施形態では、リセット回路１３３０は、抵抗スイッチング回路１３１０をリセットすることができ、例えば抵抗スイッチング素子をセット又はリセットすることができる電圧以上（大きさ）の電圧が、抵抗スイッチング素子に印加されて、抵抗スイッチング素子を低抵抗値又は高抵抗値にそれぞれすることができる。抵抗スイッチング素子のリセット時、抵抗スイッチング回路１３１０は、入力信号Ｖｉｎに対応する抵抗値を有する抵抗応答Ｒｒｓを生成することができる。
【０１１６】
図１３Ｂは、抵抗スイッチング素子を用いて不揮発性コンパレータ機能を提供することができる回路１３０５の簡略化された回路図を示している。回路１３０５は、抵抗スイッチング回路、例えば抵抗スイッチング回路１３１５と、電流制御回路として機能して抵抗スイッチング素子１３１５を流れる電流を制御するトランジスタ１３１７と、を有する回路を含み得る。抵抗スイッチング回路は、入力電圧Ｖｉｎを受け入れ、かつ、入力信号Ｖｉｎに対応するように、例えば入力信号Ｖｉｎの関数として、抵抗スイッチング素子１３１５の抵抗を設定するように動作可能であってもよい。
【０１１７】
回路１３０５は、抵抗スイッチング素子１３１５の抵抗値を初期値にリセットすることができるリセット回路１３３５を含み得る。リセット回路１３３５は、電圧又は電流を提供して抵抗スイッチング素子１３１５をセット又はリセットすることができる電圧源１３３７又は１３３８を含み得る。抵抗スイッチング回路（Ｖｉｎ及びトランジスタ１３１７を含む）とリセット回路１３３５との間で抵抗スイッチング素子１３１５をトグルで切り替えるために一組のスイッチ１３８０Ａ及び１３８０Ｂが含まれてもよい。１つのトグル位置では、リセット回路１３３５は、抵抗スイッチング素子１３１５を制御するように、例えば抵抗スイッチング素子１３１５に電圧又は電流を印加するように構成される。別のトグル位置では、抵抗スイッチング回路は、抵抗スイッチング素子１３１５を制御するように、例えば入力電圧Ｖｉｎに対応した抵抗を有するように抵抗スイッチング素子を設定するように構成される。
【０１１８】
ある実施形態では、動作時、抵抗スイッチング素子の抵抗をリセット後、入力電圧Ｖｉｎの印加時、抵抗スイッチング素子１３１５の抵抗が、電圧Ｖｉｎと相関する抵抗Ｒｒｓに設定される。
【０１１９】
図１３Ｃは、抵抗スイッチング素子を用いて不揮発性コンパレータ機能を提供することができる回路１３０５の簡略化された回路図を示している。回路１３０６は、抵抗スイッチング回路、例えば抵抗スイッチング素子１３１５と、電流制御回路として機能して抵抗スイッチング素子１３１５を流れる電流を制御することができる抵抗器１３１８と、を有する回路を含み得る。回路１３０６の動作は上記回路１３０５と同様であってもよい。
【０１２０】
ある実施形態では、抵抗スイッチング素子の設定閾値に基づいたコンパレータ回路が提供される。入力電圧が抵抗スイッチング素子の設定閾値電圧よりも大きい（大きさ）時、電圧遷移が起こり、結果として、入力電圧と設定閾値電圧との間のコンパレータ機能が得られる。
【０１２１】
図１４Ａ及び図１４Ｂは、ある実施形態に係る不揮発性コンパレータ回路の応答を示している。出力抵抗Ｒ又は出力電圧Ｖｏｕｔが入力電圧Ｖｉｎの関数として示されている。応答曲線は、入力電圧の設定電圧で、出力電圧のＨＲＳ値とＬＲＳ値との間で切り替わるコンパレータ形状を有する。
【０１２２】
図１５Ａ及び図１５Ｂは、ある実施形態に係る抵抗スイッチング素子を有する不揮発性コンパレータ回路を形成して動作させることに関する他のフローチャートを示している。図１５Ａは、抵抗スイッチング素子を有する不揮発性コンパレータ回路の形成を示している。コンパレータ回路は、入力電圧を受け入れ、かつ、コンパレータ曲線を有する出力電圧を生成するように動作可能であってもよい。
【０１２３】
動作１５００は不揮発性コンパレータ回路を形成する。不揮発性コンパレータ回路は、抵抗スイッチング回路と、リセット回路と、を含み得る。リセット回路は、抵抗スイッチング回路内の抵抗スイッチング素子を高抵抗状態にリセットするように動作可能であってもよい。抵抗スイッチング回路は、入力電圧Ｖｉｎに応答した際に出力電圧Ｖｏｕｔを生成するように動作可能であってもよい。リセット回路と抵抗スイッチング回路との間で抵抗スイッチング素子の制御を切り替えるためにトグル回路が含まれてもよい。
【０１２４】
不揮発性コンパレータ回路は、コンパレータ回路として動作可能であり、例えば入力電圧をサンプリングし、かつ、コンパレータ応答曲線を有する出力電圧を生成する機能を含む。
【０１２５】
図１５Ｂは、抵抗スイッチング素子を有する不揮発性コンパレータ回路の動作を示している。入力電圧がコンパレータ回路に印加され、コンパレータ回路は、入力電圧と抵抗スイッチング素子の設定閾値電圧との間のコンパレータ出力を生成するように用いられ得る。
【０１２６】
動作１５３０は、抵抗スイッチング回路と、リセット回路と、を有する回路を提供する。回路は不揮発性コンパレータ回路であってもよい。動作１５４０は、例えば抵抗スイッチング素子にリセット電圧を印加して抵抗スイッチング素子を高抵抗状態に遷移させ、抵抗スイッチング回路をリセットする。リセット回路に抵抗スイッチング素子の制御を切り替えるために任意選択的なトグル動作が実行されてもよい。
【０１２７】
動作１５４０は、抵抗スイッチング素子に入力電圧を印加して入力電圧と抵抗スイッチング素子の設定閾値電圧との間でコンパレータ出力を生成する。抵抗スイッチング素子の制御を抵抗スイッチング回路に切り替えるために任意選択的なトグル動作が実行されてもよい。ある実施形態では、トグル動作は１回実行され得る。ある実施形態では、トグル動作は周期的なものであり得る。
【０１２８】
ある実施形態では、コンパレータ回路の設定閾値又はリセット閾値を変化させるために閾値設定回路が含まれてもよい。設定閾値又はリセット閾値が以前のリセット又はセット動作によってそれぞれ変更可能であるので、閾値設定回路は制御可能なリセット回路と同様であり得る。
【０１２９】
図１６Ａ及び図１６Ｂは、ある実施形態に係るリセット回路及び閾値設定回路を有する不揮発性コンパレータ回路の概略図を示している。図１６Ａは、抵抗スイッチング素子を用いて不揮発性コンパレータ機能を提供することができる回路１６００の簡略化されたブロック図である。回路１６００は、抵抗スイッチング回路１６１０、例えば、抵抗スイッチング素子を有する回路を含み得る。抵抗スイッチング回路１６１０は、抵抗スイッチング素子を流れる電流を制御するための電流制御回路も含み得る。抵抗スイッチング回路１６１０は、入力電圧Ｖｉｎを受け入れ、かつ、入力信号Ｖｉｎに対応する出力応答Ｖｏｕｔを提供するように動作可能であってもよい。
【０１３０】
回路１６００は、抵抗スイッチング素子の抵抗状態をリセットするように動作可能なリセット回路１６３０を含み得る。従って、抵抗スイッチング素子をリセットするために、例えば、入力電圧の印加前に抵抗スイッチング素子を高抵抗状態（導電性が低い状態）にするために、リセット回路が含まれてもよい。
【０１３１】
回路１６００は閾値設定回路１６４０を含んでもよく、閾値設定回路１６４０は、抵抗スイッチング回路１６１０の設定閾値を修正、例えば、抵抗スイッチング素子がＨＲＳからＬＲＳに切り替わる電圧に変化させるように動作可能であってもよい。閾値設定回路１６４０は電圧源又は電流源を含んでもよく、電圧源又は電流源は、連続的又はパルス状であり、かつ、抵抗スイッチング素子に信号を提供して、抵抗スイッチング素子の抵抗の値に対応した電圧又は電流を生成することができる。
【０１３２】
ある実施形態では、抵抗スイッチング回路を高抵抗状態にリセット後、入力電圧Ｖｉｎの印加時、抵抗スイッチング回路１６１０は、抵抗スイッチング素子の設定電圧とのコンパレータ信号を表す出力電圧応答Ｖｏｕｔを生成することができる。
【０１３３】
図１６Ｂは、抵抗スイッチング素子を用いて不揮発性コンパレータ機能を提供することができる回路１６０５の簡略化された回路図を示している。回路１６０５は、抵抗スイッチング回路を含んでもよく、例えば抵抗スイッチング素子１６１５と、電流制御回路として機能して抵抗スイッチング素子１６１５を流れる電流を制御するトランジスタ１６１７（又は抵抗器、図示せず）と、を有する回路を含み得る。抵抗スイッチング回路は、入力電圧Ｖｉｎを受け入れ、入力信号Ｖｉｎに対応した、例えば入力信号Ｖｉｎの関数として、抵抗スイッチング素子１６１５の抵抗を設定するように動作可能であってもよい。
【０１３４】
回路１６０５は、抵抗スイッチング素子１６１５をリセットすることができるリセット回路１６３５を含んでもよい。リセット回路１６３５は電圧源１６３７又は１６３８を含んでもよい。抵抗スイッチング回路（Ｖｉｎ及びトランジスタ１６１７を含む）とリセット回路１６３５との間で抵抗スイッチング素子１６１５をトグルで切り替えるために一組のスイッチ１６８０Ａ及び１６８０Ｂが含まれてもよい。
【０１３５】
回路１６０５は、抵抗スイッチング素子１６１５の設定閾値を修正することができる閾値設定回路１６３５を含んでもよい。閾値設定回路１６３５は電圧源１６３７又は１６３８を含んでもよい。抵抗スイッチング回路（Ｖｉｎ及びトランジスタ１６１７を含む）と閾値設定回路１６３５との間で抵抗スイッチング素子１６１５をトグルで切り替えるために一組のスイッチ１６８０Ａ及び１６８０Ｂが含まれてもよい。
【０１３６】
ある実施形態では、動作時、抵抗スイッチング素子の設定閾値が所望の値に修正される。抵抗スイッチング素子も高抵抗状態にリセットされる。その後、入力電圧Ｖｉｎの印加時、入力電圧と設定閾値電圧との間の比較の形状を有する出力電圧が生成され得る。
【０１３７】
図１７は、ある実施形態に係る不揮発性コンパレータ回路の応答を示している。出力電圧Ｖｏｕｔは入力電圧Ｖｉｎの関数として示されている。応答曲線は、設定閾値電圧でゼロとＶｍとの間で切り替わるコンパレータ形状を有している。異なる設定閾値電圧Ｖｓｅｔ１、Ｖｓｅｔ２、Ｖｓｅｔ３が示されており、異なる設定閾値動作による異なる応答曲線を表している。
【０１３８】
図１８Ａ及び図１８Ｂは、ある実施形態に係る抵抗スイッチング素子を有する不揮発性コンパレータ回路を形成して動作させることに関するフローチャートを示している。図１８Ａは、抵抗スイッチング素子を有する不揮発性コンパレータ回路の形成を示している。コンパレータ回路は、入力電圧を受け入れ、かつ、コンパレータ曲線を有する出力電圧を生成するように動作可能であってもよい。
【０１３９】
動作１８００は不揮発性コンパレータ回路を形成する。不揮発性コンパレータ回路は、抵抗スイッチング回路と、リセット回路と、設定閾値回路と、を含み得る。抵抗スイッチング回路は、入力電圧Ｖｉｎに応答した際に抵抗Ｒｒｓを生成するように動作可能であってもよい。リセット回路は、抵抗スイッチング素子を高抵抗状態にリセットするように動作可能であってもよい。設定閾値回路は、抵抗スイッチング素子の設定閾値電圧を修正するように動作可能であってもよい。リセット回路と、閾値設定回路と抵抗スイッチング回路との間で抵抗スイッチング素子の制御を切り替えるためにトグル回路が含まれてもよい。
【０１４０】
不揮発性コンパレータ回路は、コンパレータ回路として動作可能であり、例えば入力電圧をサンプリングし、かつ、コンパレータ応答曲線を有する出力電圧を生成する機能を含んでいる。
【０１４１】
図１８Ｂは、抵抗スイッチング素子を有する不揮発性コンパレータ回路の動作を示している。入力電圧は、入力電圧と抵抗スイッチング素子のリセット閾値電圧との間でコンパレータ出力を生成するように用いられ得るコンパレータ回路に印加される。
【０１４２】
動作１８３０は、抵抗スイッチング回路と、リセット回路と、閾値設定回路と、を有する回路を提供する。回路は不揮発性コンパレータ回路であってもよい。
【０１４３】
動作１８４０は、抵抗スイッチング素子の設定閾値電圧を設定、例えば修正する。閾値設定動作前に抵抗スイッチング素子の制御を設定閾値回路に切り替えるために任意選択的なトグル動作が実行されてもよい。
【０１４４】
動作１８５０は、抵抗スイッチング回路の抵抗をリセットして、抵抗スイッチング素子を高抵抗状態にする。抵抗スイッチング素子の制御をリセット回路に切り替えるために任意選択的なトグル動作が実行されてもよい。
【０１４５】
動作１８６０は、抵抗スイッチング素子に入力電圧を印加して、入力電圧と設定閾値電圧との間の比較の結果である出力電圧を生成する。抵抗スイッチング素子の制御を抵抗スイッチング回路に切り替えるために任意選択的なトグル動作が実行されてもよい。
【０１４６】
ある実施形態では、トグル動作は、１回実行されてもよく又は周期的に実行されてもよい。例えば、閾値設定動作が１回実行されてもよく、かつ、リセット動作が、例えば出力電圧の生成前の周期的なものであってもよい。
【０１４７】
ある実施形態では、抵抗スイッチング素子のリセット閾値に基づいたコンパレータ回路が提供される。入力電圧が抵抗スイッチング素子のリセット閾値電圧よりも大きい時（大きさ）、電圧遷移が起こり、結果として入力電圧とリセット閾値電圧との間のコンパレータ機能をもたらし得る。
【０１４８】
図１９Ａ及び図１９Ｂは、ある実施形態に係る不揮発性コンパレータ回路の応答を示している。出力抵抗Ｒ又は出力電圧Ｖｏｕｔが入力電圧Ｖｉｎの関数として示されている。応答曲線は、入力電圧のリセット電圧で出力電圧のＬＲＳ及びＨＲＳ値から切り替わるコンパレータ形状を有している。
【０１４９】
図２０Ａ及び図２０Ｂは、ある実施形態に係るリセット回路及びコンバータ回路を有する不揮発性コンパレータ回路の概略図を示している。図２０Ａは、抵抗スイッチング素子を用いて不揮発性コンパレータ機能を提供することができる回路２０００の簡略化されたブロック図を示している。回路２０００は、抵抗スイッチング回路２０１０、例えば抵抗スイッチング素子を有する回路を含み得る。抵抗スイッチング回路２０１０は、抵抗スイッチング素子を流れる電流を制御するための電流制御回路を含んでもよい。抵抗スイッチング回路２０１０は、入力電圧Ｖｉｎを受け入れ、かつ、入力信号Ｖｉｎに対応する出力応答Ｖｏｕｔを提供するように動作可能であってもよい。
【０１５０】
回路２０００は、抵抗スイッチング素子の抵抗状態をリセットするように動作可能であり得るリセット回路２０３０を含んでもよい。従って、抵抗スイッチング素子を設定するために、例えば入力電圧の印加前に抵抗スイッチング素子を低抵抗状態にするために、リセット回路が含まれてもよい。
【０１５１】
回路２０００は、不揮発性抵抗値を任意の所望の出力に変換するように動作可能であり得るコンバータ回路２０５０を含んでもよい。例えば、電流源を有するコンバータ回路は、抵抗スイッチング素子に結合されて出力電圧を生成する、例えば出力抵抗を出力電圧に変換することができる。
【０１５２】
ある実施形態では、抵抗スイッチング回路を低抵抗状態にリセット後、入力電圧Ｖｉｎの印加時、抵抗スイッチング回路２０１０は出力抵抗応答Ｒｒｓを生成することができ、当該出力抵抗応答Ｒｒｓは、抵抗スイッチング素子のリセット電圧とのコンパレータ信号を表す出力電圧Ｖｏｕｔに変換され得る。
【０１５３】
図２０Ｂは、抵抗スイッチング素子を用いて不揮発性コンパレータ機能を提供することができる回路２００５の簡略化された回路図を示している。回路２００５は、抵抗スイッチング回路、例えば、抵抗スイッチング素子２０１５と、電流制御回路として機能して抵抗スイッチング素子２０１５を流れる電流を制御するトランジスタ２０１７（又は抵抗器、図示せず）と、を有する回路を含み得る。抵抗スイッチング回路は、入力電圧Ｖｉｎを受け入れ、かつ、入力信号Ｖｉｎに対応させられるように、例えば入力信号Ｖｉｎの関数として、抵抗スイッチング素子２０１５の抵抗を設定するように動作可能であってもよい。
【０１５４】
回路２００５は、抵抗スイッチング素子２０１５をリセットすることができるリセット回路２０３５を含み得る。リセット回路２０３５は電圧源２０３７又は２０３８を含み得る。抵抗スイッチング回路（Ｖｉｎ及びトランジスタ２０１７を含む）とリセット回路２０３５との間で抵抗スイッチング素子２０１５を切り替えるために一組のスイッチ２０８０Ａ及び２０８０Ｂが含まれてもよい。
【０１５５】
回路２００５は、不揮発性抵抗値を任意の所望の出力に変換することができるコンバータ回路２０５５を含み得る。コンバータ回路２０５５は電圧源２０５７又は２０５８を含み得る。抵抗スイッチング回路（Ｖｉｎ及びトランジスタ２０１７を含む）とコンバータ回路２０５５との間で抵抗スイッチング素子２０１５を切り替えるために、一組のスイッチ２０８０Ａ及び２０８０Ｂが含まれてもよい。
【０１５６】
ある実施形態では、動作時、抵抗スイッチング素子のリセット閾値が所望の値に修正される。抵抗スイッチング素子は低抵抗状態にリセットされる。その後、入力電圧Ｖｉｎの印加時、入力電圧とリセット閾値電圧との間の比較の形状を有する出力電圧が生成され得る。
【０１５７】
図２１Ａ及び図２１Ｂは、ある実施形態に係る不揮発性コンパレータ回路の応答を示している。図２１Ａでは、出力抵抗Ｒｒｓは入力電圧Ｖｉｎの関数として示されている。応答曲線は、リセット閾値電圧でＬＲＳからＨＲＳにスイッチングする抵抗スイッチング素子のリセット遷移を示している。図２１Ｂでは、出力電圧Ｖｏｕｔは入力電圧Ｖｉｎの関数として示されている。応答曲線は、リセット閾値電圧でゼロとＶｍとの間で切り替わるコンパレータ形状を有している。電圧応答は、抵抗応答Ｒｒｓを電圧応答Ｖｏｕｔに変換するコンバータ回路の結果物であり得る。
【０１５８】
図２２Ａ及び図２２Ｂは、ある実施形態に係る抵抗スイッチング素子を有する不揮発性コンパレータ回路を形成して動作させることに関するフローチャートを示している。図２２Ａは、抵抗スイッチング素子を有する不揮発性コンパレータ回路の形成を示している。コンパレータ回路は、入力電圧を受け入れ、かつ、コンパレータ曲線を有する出力電圧を生成するように動作可能であってよい。
【０１５９】
動作２２００は不揮発性コンパレータ回路を形成する。不揮発性コンパレータ回路は、抵抗スイッチング回路と、リセット回路と、コンバータ回路と、を含み得る。リセット回路は、抵抗スイッチング回路内の抵抗スイッチング素子を低抵抗状態に設定するように動作可能であってもよい。抵抗スイッチング回路は、入力電圧Ｖｉｎに応答した際に抵抗出力Ｒｒｓを生成するように動作可能であってもよい。コンバータ回路は、抵抗応答を電圧応答に変換するように動作可能であってもよい。リセット回路と、コンバータ回路と、抵抗スイッチング回路と、の間で抵抗スイッチング素子の制御を切り替えるために、トグル回路が含まれてもよい。
【０１６０】
不揮発性コンパレータ回路は、コンパレータ回路として動作可能であり、例えば、入力電圧をサンプリングし、かつ、コンパレータ応答曲線を有する出力電圧を生成する機能を含む。
【０１６１】
図２２Ｂは、抵抗スイッチング素子を有する不揮発性コンパレータ回路の動作を示している。入力電圧は、入力電圧と抵抗スイッチング素子のリセット閾値電圧との間でコンパレータ出力を生成するように用いられ得るコンパレータ回路に印加される。
【０１６２】
動作２２３０は、抵抗スイッチング回路と、リセット回路と、コンバータ回路と、を有する回路を提供する。回路は不揮発性コンパレータ回路であってもよい。動作２２４０は、抵抗スイッチング回路をリセットし、例えば、抵抗スイッチング素子に設定電圧を印加して抵抗スイッチング素子を低抵抗状態に遷移させる。抵抗スイッチング素子の制御をリセット回路に切り替えるために任意選択的なトグル動作が実行されてもよい。
【０１６３】
動作２２５０は、抵抗スイッチング素子に入力電圧を印加して、入力電圧と抵抗スイッチング素子の設定閾値電圧との間でコンパレータ出力を生成する。抵抗スイッチング素子の制御を抵抗スイッチング回路に切り替えるために任意選択的なトグル動作が実行されてもよい。ある実施形態では、トグル動作は１回実行されてもよい。ある実施形態では、トグル動作は周期的なものであってもよい。
【０１６４】
動作２２６０は抵抗出力を電圧出力に変換する。抵抗スイッチング素子の制御をコンバータ回路に切り替えるために任意選択的なトグル動作が実行されてもよい。ある実施形態では、トグル動作は１回実行されてもよい。ある実施形態では、トグル動作は周期的なものであってもよい。
【０１６５】
ある実施形態では、コンパレータ回路の設定閾値又はリセット閾値を変化させるために閾値設定回路が含まれてもよい。設定閾値又はリセット閾値が以前のリセット又はセット動作によってそれぞれ変更可能であるので、閾値設定回路は制御可能なリセット回路と同様のものであってもよい。
【０１６６】
図２３Ａ及び図２３Ｂは、ある実施形態に係る、リセット回路と、コンバータ回路と、閾値設定回路と、を有する不揮発性コンパレータ回路の概略図を示している。図２３Ａは、抵抗スイッチング素子を用いて不揮発性コンパレータ機能を提供することができる回路２３００の簡略化されたブロック図を示している。回路２３００は、抵抗スイッチング回路２３１０、例えば抵抗スイッチング素子を有する回路を含み得る。抵抗スイッチング回路２３１０は、抵抗スイッチング素子を流れる電流を制御するための電流制御回路も含み得る。抵抗スイッチング回路２３１０は、入力電圧Ｖｉｎを受け入れ、かつ、入力信号Ｖｉｎに対応する出力応答Ｖｏｕｔを提供するように動作可能であってもよい。
【０１６７】
回路２３００は、抵抗スイッチング素子の抵抗状態をリセットするように動作可能なリセット回路２３３０を含み得る。従って、抵抗スイッチング素子をリセットするために、例えば入力電圧の印加前に抵抗スイッチング素子を高抵抗状態（低伝導状態）にするために、リセット回路が含まれてもよい。
【０１６８】
回路２３００は閾値設定回路２３４０を含んでもよく、閾値設定回路２３４０は、抵抗スイッチング回路２３１０の設定閾値を修正するように、例えば抵抗スイッチング素子がＨＲＳからＬＲＳに切り替わるように電圧を変化させるように動作可能であってもよい。閾値設定回路２３４０は電圧源又は電流源を含んでもよく、電圧源又は電流源は、連続的又はパルス状であってもよく、かつ、抵抗スイッチング素子に信号を提供して、抵抗スイッチング素子の抵抗の値に対応する電圧又は電流を生成することができる。
【０１６９】
回路２３００は、不揮発性抵抗値を任意の所望の出力に変換することができるコンバータ回路２３５０を含み得る。
【０１７０】
ある実施形態では、設定閾値電圧は、所望の基準電圧値になるように修正される。抵抗スイッチング回路を低抵抗状態にリセット後、入力電圧Ｖｉｎの印加時、抵抗スイッチング回路２３１０は、抵抗スイッチング素子のリセット電圧によるコンパレータ信号を表す出力電圧応答Ｖｏｕｔを生成することができる。
【０１７１】
図２３Ｂは、抵抗スイッチング素子を用いて不揮発性コンパレータ機能を提供することができる回路２３０５の簡略化された回路図を示している。回路２３０５は、抵抗スイッチング回路、例えば、抵抗スイッチング素子２３１５と、電流制御回路として機能して抵抗スイッチング素子２３１５を流れる電流を制御するためのトランジスタ２３１７（又は抵抗器、図示せず）と、を有する回路を含み得る。抵抗スイッチング回路は、入力電圧を受け入れ、かつ、入力信号Ｖｉｎに対応させられるように、例えば入力信号Ｖｉｎの関数として、抵抗スイッチング素子２３１５の抵抗を設定するように動作可能であってもよい。
【０１７２】
回路２３０５は、抵抗スイッチング素子２３１５を設定することができるリセット回路２３３５を含み得る。リセット回路２３３５は電圧源２３３７又は２３３８を含み得る。抵抗スイッチング回路（Ｖｉｎ及びトランジスタ２３１７を含む）とリセット回路２３３５との間で抵抗スイッチング素子２３１５を切り替えるために一組のスイッチ２３８０Ａ及び２３８０Ｂが含まれてもよい。
【０１７３】
回路２３０５は、抵抗スイッチング素子２３１５のリセット閾値を修正することができる閾値設定回路２３３５を含み得る。閾値設定回路２３３５は電圧源２３３７又は２３３８を含み得る。抵抗スイッチング回路（Ｖｉｎ及びトランジスタ２３１７を含む）と閾値設定回路２３３５との間で抵抗スイッチング素子２３１５を切り替えるために、一組のスイッチ２３８０Ａ及び２３８０Ｂが含まれてもよい。
【０１７４】
回路２３０５は、不揮発性抵抗値を任意の所望の出力に変換することができるコンバータ回路２３５５を含み得る。コンバータ回路２３５５は電圧源２３５７又は２３５８を含み得る。抵抗スイッチング回路（Ｖｉｎ及びトランジスタ２３１７を含む）とコンバータ回路２３５５との間で抵抗スイッチング素子２３１５を切り替えるために一組のスイッチ２３８０Ａ及び２３８０Ｂが含まれてもよい。
【０１７５】
ある実施形態では、動作時、抵抗スイッチング素子のリセット閾値が所望の値に修正される。抵抗スイッチング素子はまた低抵抗状態に設定される。その後、入力電圧Ｖｉｎの印加時、出力抵抗が生成されることができ、当該出力抵抗は、入力電圧とリセット閾値電圧との間の比較の形状を有する出力電圧に変換され得る。
【０１７６】
図２４は、ある実施形態に係る不揮発性コンパレータ回路の応答を示している。出力電圧Ｖｏｕｔは入力電圧Ｖｉｎの関数として示されている。応答曲線は、リセット閾値電圧でＶｍからゼロにスイッチングするコンパレータ形状を有している。異なるリセット閾値動作を有する異なる応答曲線を表す異なるリセット閾値電圧Ｖｒｅｓｅｔ１、Ｖｒｅｓｅｔ２及びＶｒｅｓｅｔ３が示されている。
【０１７７】
図２５Ａ及び図２５Ｂは、ある実施形態に係る抵抗スイッチング素子を有する不揮発性コンパレータ回路を形成して動作させることに関するフローチャートを示している。図２５Ａは、抵抗スイッチング素子を有する不揮発性コンパレータ回路の形成を示している。コンパレータ回路は、入力電圧を受け入れ、かつ、コンパレータ曲線を有する出力電圧を生成するように動作可能であってもよい。
【０１７８】
動作２５００は不揮発性コンパレータ回路を形成する。不揮発性コンパレータ回路は、抵抗スイッチング回路と、リセット回路と、コンバータ回路と、設定閾値回路と、を含み得る。抵抗スイッチング回路は、入力電圧Ｖｉｎに応答した際に抵抗Ｒｒｓを生成するように動作可能であってもよい。リセット回路は、抵抗スイッチング素子を高抵抗状態にリセットするように動作可能であってもよい。設定閾値回路は、抵抗スイッチング素子の設定閾値電圧を修正するように動作可能であってもよい。コンバータ回路は抵抗値を電圧値又は電流値に変換するように動作可能であってもよい。リセット回路と、コンバータ回路と、閾値設定回路と、抵抗スイッチング回路と、の間で抵抗スイッチング素子の制御を切り替えるために、トグル回路が含まれてもよい。
【０１７９】
不揮発性コンパレータ回路は、コンパレータ回路として動作可能であり、例えば入力電圧をサンプリングし、かつ、コンパレータ応答曲線を有する出力電圧を生成する機能を含む。
【０１８０】
図２５Ｂは、抵抗スイッチング素子を有する不揮発性コンパレータ回路の動作を示している。入力電圧は、入力電圧と抵抗スイッチング素子のリセット閾値電圧との間でコンパレータ出力を生成するように用いられ得るコンパレータ回路に印加される。
【０１８１】
動作２５３０は、抵抗スイッチング回路と、リセット回路と、コンバータ回路と、閾値設定回路と、を有する回路を提供する。回路は不揮発性コンパレータ回路であってもよい。
【０１８２】
動作２５４０は抵抗スイッチング素子のリセット閾値電圧を設定する、例えば修正する。閾値設定動作前に抵抗スイッチング素子の制御を設定閾値回路に切り替えるために任意選択的なトグル動作が実行されてもよい。
【０１８３】
動作２５５０は、抵抗スイッチング回路の抵抗をリセットして、抵抗スイッチング素子を低抵抗状態にする。抵抗スイッチング素子の制御をリセット回路に切り替えるために任意選択的なトグル動作が実行されてもよい。
【０１８４】
動作２５６０は、抵抗スイッチング素子に入力電圧を印加して、抵抗スイッチング素子のスイッチングの結果である出力抵抗を生成する。抵抗スイッチング素子の制御を抵抗スイッチング回路に切り替えるために任意選択的なトグル動作が実行されてもよい。
【０１８５】
動作２５７０は、出力抵抗を出力電圧などの所望の値に変換する。抵抗スイッチング素子の制御をコンバータ回路に切り替えるために任意選択的なトグル動作が実行されてもよい。
【０１８６】
ある実施形態では、トグル動作は、１回実行されてもよく又は周期的に実行されてもよい。例えば、閾値設定動作が１回実行されてもよく、かつ、リセット動作が、例えば出力電圧の生成前の周期的なものであってもよい。
【０１８７】
理解の明確化を目的として前述の例を詳細に説明したが、本発明は、提供した詳細に制限されない。本発明を実装する多くの代替的な方法がある。開示した例は、例示的なものであって限定的なものではない。
【図１】
0006549125.tif 000002
【図２】
0006549125.tif 000003
【図３】
0006549125.tif 000004
【図４】
0006549125.tif 000005
【図５】
0006549125.tif 000006
【図６】
0006549125.tif 000007
【図７】
0006549125.tif 000008
【図８】
0006549125.tif 000009
【図９】
0006549125.tif 000010
【図１０】
0006549125.tif 000011
【図１１】
0006549125.tif 000012
【図１２】
0006549125.tif 000013
【図１３】
0006549125.tif 000014
【図１４】
0006549125.tif 000015
【図１５】
0006549125.tif 000016
【図１６】
0006549125.tif 000017
【図１７】
0006549125.tif 000018
【図１８】
0006549125.tif 000019
【図１９】
0006549125.tif 000020
【図２０】
0006549125.tif 000021
【図２１】
0006549125.tif 000022
【図２２】
0006549125.tif 000023
【図２３】
0006549125.tif 000024
【図２４】
0006549125.tif 000025
【図２５】
0006549125.tif 000026