(57)【特許請求の範囲】
【請求項１】
可変リラクタンスセンサ信号を処理するための可変リラクタンス・センサ・インタフェースであって、
前記可変リラクタンスセンサ信号を受信するための第１の入力を含み、アーミング閾値を受信する第２の入力を含み、前記可変リラクタンスセンサ信号が前記アーミング閾値に達するとアーミングされた信号を提供する出力を含む、アーミング比較器と、
前記アーミング比較器に前記アーミング閾値を提供するためのアーミング回路であって、該アーミング回路は、リセット信号のアサートに応答して前記アーミング閾値を所定の最大レベルにリセットし、該アーミング回路は、リセットされた後に、前記アーミング閾値を１／ｔ（ｔは経過時間を示す）に比例して低減する、前記アーミング回路と、
前記可変リラクタンスセンサ信号を受信するための入力と、前記可変リラクタンスセンサ信号が基準レベルに達すると交差信号を提供する出力とを有する検出比較器と、
前記アーミングされた信号がアーミングされた状態を指示した後に前記交差信号が提供されると検出信号を提供する検出回路とを備える可変リラクタンス・センサ・インタフェース。
【請求項２】
前記アーミング回路は、関数ｋ／ｔに従って前記アーミング閾値を低減し、ｋは、前記可変リラクタンスセンサ信号を提供する可変リラクタンスセンサの特性に基づいて決定される倍率を含む、請求項１に記載の可変リラクタンス・センサ・インタフェース。
【請求項３】
前記可変リラクタンスセンサ信号は、パルス開始からの時間の逆関数である最大振幅を有する少なくとも１つのパルスを含み、前記倍率は、前記アーミング閾値が、発生するときは前記最大振幅を確実に下回るように決定される、請求項２に記載の可変リラクタンス・センサ・インタフェース。
【請求項４】
前記アーミング回路は、前記リセット信号をアサートした後で前記アーミング閾値を低減する前に、所定の遅延期間にわたって前記アーミング閾値を前記所定の最大レベルに維持する、請求項１に記載の可変リラクタンス・センサ・インタフェース。
【請求項５】
前記可変リラクタンスセンサ信号は、基準レベルに対しての振幅を有する少なくとも１つのパルスを含み、前記振幅はパルス開始からの時間の逆関数であり、前記可変リラクタンス・センサ・インタフェースは、
前記アーミングされた信号がアーミングされた状態を指示した後に前記可変リラクタンスセンサ信号が基準レベルに達すると、前記リセット信号をアサートする出力を有する検出回路をさらに備える、請求項１に記載の可変リラクタンス・センサ・インタフェース。
【請求項６】
前記アーミング回路は、
カウント制御信号を提供するタイミングブロックと、
前記カウント制御信号を受信し、対応するデジタルコード値を提供するカウンタと、
前記デジタルコード値を受信し、前記アーミング閾値を提供するデジタル−アナログ変換器とを備える、請求項１に記載の可変リラクタンス・センサ・インタフェース。
【請求項７】
前記タイミングブロックは、前記リセット信号のアサート後の複数の所定の時間期間の各々の後に、前記カウント制御信号上でパルスをアサートし、
前記カウンタは、前記リセット信号がアサートされると前記デジタルコード値を所定の最大値にリセットし、前記カウント制御信号上のパルスに応答して前記デジタルコード値をデクリメントし、
前記デジタル−アナログ変換器は、前記デジタルコード値の関数として前記アーミング閾値を提供する、請求項６に記載の可変リラクタンス・センサ・インタフェース。
【請求項８】
前記複数の所定の時間期間の各後続の時間期間は、先行する時間期間に一定の係数を乗算することによって求められ、前記デジタル−アナログ変換器は、前記デジタルコード値の指数関数として前記アーミング閾値をアサートする、請求項７に記載の可変リラクタンス・センサ・インタフェース。
【請求項９】
前記可変リラクタンスセンサ信号は差分信号を含み、前記アーミング比較器は、前記可変リラクタンスセンサ信号を受信するための差動入力を含む、請求項１に記載の可変リラクタンス・センサ・インタフェース。
【請求項１０】
前記可変リラクタンスセンサ信号の最大振幅を制限するためのクランプ回路をさらに備える、請求項１に記載の可変リラクタンス・センサ・インタフェース。
【請求項１１】
前記検出信号は前記リセット信号として使用される、請求項１に記載の可変リラクタンス・センサ・インタフェース。
【請求項１２】
前記アーミング回路は、前記所定の最大レベルから予測される最小の前記可変リラクタンスセンサ信号よりも低く、かつ予測されるノイズレベルよりも高い所定の最小レベルまで前記アーミング閾値を低減する、請求項１に記載の可変リラクタンス・センサ・インタフェース。
【請求項１３】
可変リラクタンスセンサ信号を処理する方法であって、
所定の最大レベルから１／ｔ（ｔは経過時間を示す）に比例して所定の最小レベルまで減衰するアーミング閾値を提供することと、
前記可変リラクタンスセンサ信号を前記アーミング閾値と比較するとともに、前記可変リラクタンスセンサ信号の振幅が前記アーミング閾値よりも大きくなるとアーミングされた信号を提供することと、
前記可変リラクタンスセンサ信号を基準レベルと比較するとともに、前記可変リラクタンスセンサ信号の振幅が前記基準レベルと交差すると交差信号を提供することと、
前記アーミングされた信号が提供されている間に前記交差信号が提供されると検出信号を提供することとを含む、方法。
【請求項１４】
前記可変リラクタンスセンサ信号は差分信号を含み、前記比較することは、差動入力において前記可変リラクタンスセンサ信号を受信することを含む、請求項１３に記載の方法。
【請求項１５】
前記アーミング閾値を提供することは、関数ｋ／ｔに従って前記アーミング閾値を減衰させることを含み、ｋは、前記可変リラクタンスセンサ信号を提供する可変リラクタンスセンサの特性に基づいて決定される倍率を含む、請求項１３に記載の方法。
【請求項１６】
前記アーミング閾値を提供することは、リセットされた後に、前記アーミング閾値が前記所定の最大レベルから減衰することになるという時期に基づき、遅延期間にわたって、前記アーミング閾値を前記所定の最大レベルに維持することを含む、請求項１４に記載の方法。
【請求項１７】
前記検出信号が提供されると前記アーミング閾値を前記所定の最大レベルにリセットすることをさらに含む、請求項１３に記載の方法。
【請求項１８】
前記アーミング閾値を提供することは、
前記検出信号が提供された後の複数の所定の時間期間の各々の後にカウント制御信号をアサートすることと、
前記検出信号が提供されるとデジタルコード値を所定の最大レベルにリセットするとともに、前記カウント制御信号がアサートされる度毎に応答して前記デジタルコード値をデクリメントすることと、
前記デジタルコード値を前記アーミング閾値に変換することとを含む、請求項１７に記載の方法。
【請求項１９】
前記所定の時間期間の後続の時間期間を、前記所定の時間期間のうちの現在の時間期間に対して一定の係数だけ増大させることをさらに含み、前記デジタルコード値を前記アーミング閾値に前記変換することは、前記デジタルコード値に基づいて各後続のアーミング閾値レベルを低減することを含む、請求項１８に記載の方法。
【請求項２０】
前記所定の最小レベルは、予測される最小の前記可変リラクタンスセンサ信号よりも低く、かつ予測されるノイズレベルよりも高い、請求項１３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的には可変リラクタンスセンサに関し、より詳細には、１／ｔタイミング関数に比例するアーミング関数(arming function)を有する可変リラクタンス・センサ・インタフェースに関する。
【背景技術】
【０００２】
可変リラクタンス（ＶＲ）センサは、運動または回転する強磁性物体の角位置および速度を測定するのに使用される。１つのこのような用途は、自動車のクランクシャフトである。たとえば、磁性（鉄ベース）歯車がクランクシャフトに取り付けられ、クランクシャフトの回転中に、ＶＲセンサが通過する各歯を検知するのに使用される。点火および燃料噴射のタイミングなどを含む電子エンジン制御に関するエンジンのタイミングをセットするのにクランクシャフトの位置および上死点（Top Dead Center:ＴＤＣ）が使用される。ＴＤＣは通常、歯車の歯のない部分に対して確立される。ＶＲセンサは一般的に、歯車付近に位置するコイルおよびバイアス用磁石を含み、ＶＲセンサの側を通過する各歯が磁束を変化させ、この磁束はコイル内で誘導される電圧に変換される。ＶＲセンサ（Variable Reluctance Sensor:ＶＲＳ）インタフェースは、電気信号を検知および調整してタイミングパラメータを導出する。このようにして、クランクシャフトの回転運動が、クランクシャフトの位置および速度を求めるのに使用される電子信号に変換される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許第５０１５８７８号明細書
【特許文献２】米国特許第５４５１８６７号明細書
【非特許文献】
【０００４】
【非特許文献１】周波数−電圧変換器（Frequency to Voltage Converter）, LM2907/LM2917 National Semiconductor、DS007942、２００３年５月、ｐ．１−２１
【非特許文献２】差動入力及び適応ピーク閾値を有する可変リラクタンスセンサインタフェース（Variable Reluctance Sensor Interface with Differential Input and Adaptive Peak Threshold），Maxim Integrated Products、p.1-23 19-4283;Rev.3;3/11 MAX9924-MAX9927
【図面の簡単な説明】
【０００５】
本発明は例として示されており、添付の図面によって限定されない。図面において、同様の参照符号は類似の要素を示す。図面内の要素は簡潔かつ明瞭にするために示されており、必ずしも原寸に比例して描かれてはいない。
【図１】ＶＲセンサをインタフェースするための１つの実施形態に従って具体化されたＶＲＳインタフェースの簡略化された概略ブロック図。
【図２】図１のＶＲＳインタフェースの動作を示すタイミング図。
【図３】種々の回転速度に関する、対応するＶＲＳパルス信号の持続時間と最大振幅との間の関係を示す、時間に対してプロットされた一セットのＶＲＳ信号曲線Ｃ１〜Ｃ６およびＡＴＨ信号を含むタイミング図。
【図４】ＶＲセンサをインタフェースするための別の実施形態に従って具体化されたＶＲＳインタフェースの簡略化された概略ブロック図。
【図５】デジタル変換実施形態による図４の閾値ブロックの簡略化されたブロック図。
【図６】図５の閾値ブロックの１つの実施形態による、離散時間（Ｔ）、ＡＴＨ電圧および対応するデジタルコード値をリストした表。
【図７】図６の表に従って具体化された、図５の閾値ブロックに関する、ミリ秒単位の時間に対してＡＴＨをボルト単位でプロットしたタイミング図。
【発明を実施するための形態】
【０００６】
以下の説明は、当業者が本発明を、特定の用途およびその要件の文脈内で提供されるように作成および使用することを可能にするために提示される。しかしながら、好ましい実施形態に対するさまざまな改変が当業者には明らかであり、本明細書において定義される一般原則は他の実施形態にも適用され得る。それゆえ、本発明は、本明細書において示され説明される特定の実施形態に限定されることは意図されておらず、本明細書において開示される原則および新規の特徴と一致する最も広い範囲が与えられるべきである。
【０００７】
ＶＲセンサからの電気信号を使用した正確な測定は、同期および非同期ノイズ、入力信号のダイナミックレンジ、および、エージングによって引き起こされる信号変化のような、電気機械システムのさまざまな物理的特性、ならびに、歯のばらつき、センサと歯の配置との間の相対的配置などのような機械公差によって、より困難になる。
【０００８】
図１は、ＶＲセンサ１０２をインタフェースするための１つの実施形態に従って具体化されたＶＲＳインタフェース１００の簡略化された概略ブロック図である。示されている構成において、ＶＲセンサ１０２は、クランクシャフト（図示せず）に取り付けられるトリガホイールまたは他の回転部材に対して直角に位置付けられるコイルとバイアス用磁石とを含む。トリガホイールは、多くの異なる方法のうちのいずれか１つにおいて作成され得る。この示されている構成において、トリガホイールは歯車１０４として構成され、ＶＲセンサ１０２は通過する各歯を検知する。歯車１０４が回転すると、通過する各歯がコイルを通じてバイアス用磁石の磁束を変化させ、コイルは変化する磁束を電磁信号ＶＲＳに変換する。
【０００９】
電気信号ＶＲＳの形は正弦波パルスのおおよその形で図示されている。しかしながら、ＶＲＳ信号の実際の形は、歯の形状および構成、ＶＲセンサ１０２の位置および向きなどのようなさまざまなシステムパラメータによって決まり、正弦波形には限定されない。コイル、およびしたがってＶＲＳ信号は、基準電圧レベルＲＥＦを基準としている。ＲＥＦは、任意の適切な、正、負または接地（たとえば、０ボルト）の電圧レベルであってよい。ＶＲＳ信号は調整回路１０６の入力に提供され、調整回路１０６は、アーミング比較器１０８の非反転（＋）入力および検出比較器１１０の反転（−）入力に、ＶＲＳＳとして図示されている調整または調節されたＶＲＳ信号を提供する。調整回路１０６は、ＶＲＳインタフェース１００の回路用のＶＲＳ信号を調整するための、本明細書において以下に説明される、フィルタリングおよびクランプデバイスのような適切な構成要素を含み得る。
【００１０】
アーミング閾値回路１１２は、アーミング閾値信号ＡＴＨをアーミング比較器１０８の反転入力に提供し、アーミング比較器１０８は、アーミングされた信号ＡＲＭを検出回路１１４の一方の入力に出力する。ＡＲＭ信号は、アサートまたは他の様態で提供されると、アーミングされた状態を示す。ＲＥＦは検出比較器１１０の非反転入力に提供され、検出比較器１１０は、検出信号ＺＤを検出回路１１４のもう一方の入力に出力する。検出回路１１４は、ＡＲＭ信号がアーミングされた状態を指示した後に、ＺＤに応答して検出出力信号ＣＤをアサートするか、または他の様態で遷移する。リセット信号ＲＳＴがアーミング閾値回路１１２の入力に提供されて、（ＶＲＳＳ信号を介して）ＶＲＳ信号の次の事象またはサイクルを検出するためにＡＴＨがリセットされる。ＲＳＴは、検出回路１１４によって、または別のタイミング制御回路（図示せず）によってアサートされ得る。ＣＤは、回転歯車１０４の位置および速度を求めるのに使用される出力信号である。
【００１１】
図２は、ＶＲＳインタフェース１００の動作を示すタイミング図であり、信号ＣＤ、ＺＤ、ＡＲＭ、ＶＲＳ、およびＦＬＵＸが時間に対してプロットされている。ＶＲＳＳは破線によって表されており、調整回路１０６によるＶＲＳの修正を示している。ＦＬＵＸは、示されている実施形態に関する、回転中の歯の通過に応答したＶＲセンサ１０２の磁束の変化を示す。ＶＲＳ信号は、基準電圧レベルＲＥＦをほぼ中心とする、正パルスと直後に続く負パルスとを含む、ＦＬＵＸの変化度を示すパルス信号として図示されている。パルス信号の形状は、例示を目的として、ほぼ正弦波パルスとして図示されている。ＦＬＵＸ信号の実際の形状およびＶＲＳ上の正および負パルスの対応する形状は、種々の構成によって変化し、必ずしも正弦波であるとは限らない。ＶＲＳの各パルスは、歯の端部がＶＲセンサ１０２に接近するとＲＥＦを上回って、歯の端部がＶＲセンサ１０２とほぼ位置整合するときの最大磁束変化を示す最大振幅に達するまで増大する。その後、ＶＲＳの各パルスは低減し、歯がＶＲセンサ１０２と位置整合すると最大磁束レベルにおいてＲＥＦと交差し、その後、歯がＶＲセンサ１０２から遠ざかり始めて負のピークに向かうとＲＥＦを下回って下降する。歯が通過すると、パルスは最終的にＲＥＦに戻る。連続する歯の間の任意の不感時間期間の後に、次の歯がＲＥＦに対して同様に正および負パルスを生成する。上記のようにＲＥＦは任意の適切な電圧レベルであり、１つの実施形態では共通モード電圧レベルを表してもよい。
【００１２】
ＡＴＨ信号は、ＶＲＳ信号と重ね合わされた一定の電圧レベルにある破線として図示されており、本明細書においてさらに記載されるように、実際の動作においては、ＡＴＨは時間とともに変化することが理解される。ＶＲＳは最初はローであり、ＺＤは不確定であり、ＡＲＭはローである。ＶＲＳが時間ｔ０においてＡＴＨを上回って上昇すると、アーミング比較器１０８は、検出回路１１４に、検出事象が起ころうとしていることを指示すべくＡＲＭをアサートする。検出回路１１４は時間ｔ０においてＡＲＭがハイになるのを検出し、ＣＤ信号をハイにアサートする。ＶＲＳはＲＥＦを上回るため、検出比較器１１０はＺＤをローにアサートする。ＶＲＳは既に記載されたようにピークまで上昇し下降する（一方でＶＲＳＳは所定値で制限される）。ＶＲＳがＡＴＨを下回って下降し戻ると、ＡＲＭはローに戻る。
【００１３】
時間ｔ１においてＦＬＵＸの最大振幅と一致してＶＲＳがＲＥＦを交差して下回ると、検出比較器１１０はＺＤをハイにアサートする。それに応答して、検出回路１１４は時間ｔ１においてＣＤをローにアサートする。時間ｔ１におけるこの「ゼロ検出」事象は、歯の中心がＶＲセンサ１０２と位置整合するときに発生し、各サイクル中の重要なタイミング事象を示す。したがって、ＣＤ信号がハイになることはアーミングされた状態を示し、ＣＤ信号がローになることは、各サイクル中にパルスのゼロ交差と（即ち、通過する歯の中心に）一致するゼロ交差事象を示す。なお、ゼロ検出事象は、ＶＲＳがサイクルの中央においてＲＥＦと交差するときに発生し、これは、ＲＥＦの実際の電圧レベル（０Ｖであってもよいし、そうでなくてもよい）にかかわりなく歯の中心が位置整合することを示す。ＶＲＳは、時間ｔ２においてＲＥＦに戻り、一般的に、次のサイクリが開始するまでＲＥＦに維持される。斜交平行模様によって指示されているように、ＺＤはサイクル中は不確定または「無関係」であり得る。
【００１４】
図２に示されているように、ＶＲセンサ１０２によって生成されるパルスは、通過する各歯によって生じる磁束の変化に応答して生成される。各パルスのピーク振幅または最大振幅は、歯がＶＲセンサ１０２の側を通過する速度とともに変化し、この速度は、回転歯車１０５の毎分回転数（ＲＰＭ）で測定され得る。ＶＲセンサ１０２によって生成される起電力（ＥＭＦ）は経時的な磁束の変化、すなわちｄ（ｆｌｕｘ）／ｄｔに応じて決まるため、パルス信号の最大振幅は速度に応じて決まる。各ＶＲＳパルスの持続時間または周期も速度とともに変化し、パルスの周期は速度が高くなると短くなる。したがって、ＶＲＳのパルスは、より速い速度では、ピークが早く発生してより大きくなり、かつ周波数が大きくなり、より遅い速度では、ピークが遅く発生してより小さくなり、周波数が小さくなる。
【００１５】
ＶＲＳおよびＶＲＳＳ信号は、ホワイトノイズ、ランダムまたは非同期ノイズ、相関または同期ノイズ、ノイズバースト、入力の頂点に乗るリップルノイズなどのような、さまざまなタイプのノイズを含む。したがって、ＶＲＳおよびＶＲＳＳ信号は、信号対雑音比（ＳＮＲ）パラメータに関連付けられる。最適なアーミング閾値は速度とともに変化するものでもあることが分かっている。アーミング閾値回路１１２は、ホイール１０４の速度の変化量にかかわりなく、アーミング閾値ＡＴＨを予測される入力信号に対して自動的に調整する。特に、アーミング閾値ＡＴＨは、任意のホイール速度において予測される信号振幅を自動的にトラッキングするために、ｋ／ｔで自動的に減衰する。ここで、「ｔ」は時間を示し、「ｋ」は比例定数または倍率(scaling factor)を示す。この１／ｔ関数は、ヒステリシス減衰率を、ＶＲセンサ１０２の振幅対周波数にマッチングすることによって、ＳＮＲを動的に最大化する。本明細書において記載されているようなアーミング閾値の自動調整によって、歯が誤って検出されるか、または見過ごされる確率が有効に減少する。
【００１６】
図３は、種々の回転速度に関する、対応するＶＲＳパルス信号の持続時間と最大振幅との間の関係を示す、時間に対してプロットされた一セットのＶＲＳ信号曲線Ｃ１〜Ｃ６およびＡＴＨ信号を含むタイミング図である。各ＶＲＳ信号曲線は、共通開始時間ｔ０において開始するとともにＲＥＦを基準とする、異なる複数の回転速度のうちの対応するものにおける正弦波パルスのおおよその形として示されている。また、各パルスは最初は負に向かい、その後、正に向かうように図示されており、これは図２に示されているパルスに対して反転して見える。本明細書においてさらに記載されるように、ＡＴＨ信号は、次の歯の捕捉を確実にするために、先行する歯の先行するサイクルからのゼロ交差検出において開始する。図示されているように、第１のＶＲＳ信号曲線Ｃ１は第１のピークレベルＰ１に達し、その後下降して時間ｔ１においてＲＥＦに戻る。次のＶＲＳ信号曲線Ｃ２は第２のピークレベルＰ２に達し、その後下降して時間ｔ２においてＲＥＦに戻る。ＶＲＳ信号曲線Ｃ２はＶＲＳ信号曲線Ｃ１と比較してより遅い速度を表し、Ｐ２はＰ１よりも小さく、ｔ０とｔ２との間の周期（ｔ２−ｔ０）は周期ｔ１−ｔ０よりも長い。同様に、それぞれのピークレベルＰ３〜Ｐ６およびそれぞれ対応する周期ｔ３−ｔ０、ｔ４−ｔ０、ｔ５−ｔ０、およびｔ６−ｔ０を有する残りのＶＲＳ信号曲線Ｃ３〜Ｃ６は、速度レベルが低減していくことを表す。最大振幅包絡線３０２は、速度の低減に伴う最大振幅の減衰を表す。
【００１７】
一セットのＶＲＳ信号曲線Ｃ１〜Ｃ６によって表されるダイナミックレンジは、相対的に狭く、かつスペクトルの下端における速度を表す。クランクシャフトの速度を表す自動車の実施形態では、ダイナミックレンジは非常に大きく、数ミリボルト（ｍＶ）から数百ボルト（Ｖ）などである。１つの具体的な実施形態では、たとえば、ダイナミックレンジは約５０ｍＶ〜約２００Ｖである。より速い速度においてはＶＲＳパルスは大きく、それによって、ＡＴＨは相対的に大きくなり得る。アイドルを含むより低い速度においてはＶＲＳパルスは小さく、ＡＴＨは、一切のパルスの見過ごしを回避するために、高くなりすぎることなく、可能な限り長きにわたって可能な限り高いことが望ましい。速度はいつでも変化し得るため、ＡＴＨのレベルはそれに従って、各パルスの検出を確実にするために変化する。しかしながら、ＡＴＨは、誤トリガを引き起こす可能性があるスプリアス・ノイズ・スパイクなどによって影響を受けることになるため、それほど低くなるべきではない。
【００１８】
本明細書において記載されているように、アーミング閾値ＡＴＨは、予測される信号振幅をトラッキングして適切なアーミングを確実にするとともに歯の遷移の見逃しを回避するため、ＶＲＳ信号に自動的に適応する。ＶＲＳ信号がより高い速度において生成され、結果として最大振幅値がＡＴＨＭＡＸとして図示されているような特定の最大閾値を上回るとき、ＡＴＨＭＡＸにおけるアーミング閾値ＡＴＨは、大きさにかかわらずパルスの捕捉を確実にするのに十分高くなっている。たとえば、１つの実施形態では、ＡＴＨＭＡＸは約３〜５Ｖであり、これは最大２００Ｖ以上のパルスを確実に検出するのに十分な高さである。このように、ＡＴＨは最初はＡＴＨＭＡＸにある。ピークレベルがＡＴＨＭＡＸを下回るようなより低い速度では、ＡＴＨは適切な割合で低減し、速度にかかわりなくパルスが確実に検出される。
【００１９】
示されている実施形態では、振幅包絡線３０２は、ｊ／ｔの割合で減衰し、「ｊ」は所与の電気機械システムの変数に基づく倍率を表す。図示されているように、時間ｔ０の後の初期時間ｔＩＮＩＴにおいて、ＡＴＨはＡＴＨＭＡＸからｋ／ｔの割合で減衰し、「ｋ」も、所与の電気機械システムの変数に基づく倍率を表し、ｋ＜ｊである。倍率ｋは、システムの予測されるダイナミックレンジ内の任意の速度においてＶＲＳパルスを確実に検出するように、所与のシステムについて経験的に求められる。ノイズ（ホワイト、同期、非同期、バースト、リップルなど）、および歯のばらつきおよび他のシステムパラメータのような任意の予測される信号変動性を計上するのに十分高いものでありながら、予測される最小のピークでパルスを補足するのを確実にするために、ＡＴＨは所定の最小値ＡＴＨＭＩＮにおいて下端でクランプされる。
【００２０】
概念的には、ＡＴＨは、予測される最高速度における予測最大ピークレベルよりも大きい（たとえば、２００Ｖよりも大きい）値において開始し得る。各サイクルの初期リセット時間は、先行するサイクルのゼロ検出事象である。その後、ＡＴＨはｋ／ｔの割合で減衰し、その時点において発生し得るいかなるパルスのレベルも下回ることが確実になる。このように、予測されるダイナミックレンジ内のいかなる速度においていかなるパルスも捕捉するために、ＡＴＨは適切な割合で変化する。示されているＡＴＨ曲線は、一般的に同じｋ／ｔ減衰パターンに従うが、上端においてＡＴＨＭＡＸによって制限され、下端においてＡＴＨＭＩＮによって制限される。
【００２１】
図１に戻って参照すると、アーミング閾値回路１１２は、ＡＴＨＭＡＸおよびＡＴＨＭＩＮの範囲内でｋ／ｔに追従するために、アーミング閾値信号ＡＴＨを生成する。各サイクルについてＡＴＨ信号を開始するためにＲＳＴ信号がアサートされる。１つの実施形態では、ＲＳＴは各サイクルにおいてローに向かうＣＤと同期してアサートされ、それによって、ＡＴＨは最近のサイクルからのゼロ検出において開始される。調整回路１０６は、ＶＲＳパルスのピーク値（正および負）をクリップして現在のレベルを低減し得、それによって、ＶＲＳＳは比較器回路にとって適切な値内に保持されつつ、パルスタイミングを維持する。
【００２２】
図４は、ＶＲセンサ１０２をインタフェースするための別の実施形態に従って具体化されるＶＲＳインタフェース４００の簡略化された概略ブロック図である。この事例においては、ＶＲセンサ１０２は、フィルタ回路４０２の入力に差動的に結合される差分信号（正および負の極性を有する）としてＶＲＳ信号を提供する。フィルタ回路４０２は、検出回路４０４の対応する入力ノード４０１および４０３に結合される差動出力を有する。検出回路４０４内で、ツェナーダイオードＺ１およびＺ２の対が、正および負のピークを所定の電圧レベルに制限するために差動入力ノード４０１と４０３との間に結合される。ノード４０１は、可変オフセット比較器４０８の非反転入力、およびゼロオフセット比較器４１０の反転入力に結合され、ノード４０３は、比較器４０８の反転入力、および比較器４１０の非反転入力に結合される。ノード４０１と４０３との間の差動電圧は、フィルタリングおよびクリップされた差分信号ＶＲＳＳである。比較器４０８の出力は、セット−リセットラッチ４１４のセット（Ｓ）入力にＡＲＭ信号を提供し、比較器４１０の出力は、ラッチ４１４のリセット（Ｒ）入力にＺＤ信号を提供する。ラッチ４１４のＱ出力はＣＤ信号を提供する。ＣＤ信号は閾値ブロック４１２の反転リセット（ＲＳＴ）入力に提供され、閾値ブロック４１２は、ＡＴＨ信号を比較器４０８のオフセット入力に提供する。
【００２３】
フィルタ回路４０２は、並列フィルタコンデンサＣに結合される直列抵抗Ｒ１およびＲ２を含む。Ｒ１、Ｒ２およびＣの値は、入力電流を制限するとともにＶＲＳ信号をフィルタリングして対応するＶＲＳＳ信号を提供するために、ＶＲセンサ１０２の特定の実施態様および構成に基づいて選択される。検出回路４０４は別個の集積回路（ＩＣ）などの上に実装され得、ノード４０１および４０３はＶＲセンサ・インタフェース・チップの差動入力を形成する。ツェナーダイオードＺ１およびＺ２は、ＶＲＳＳの電圧レベルを検出回路４００にとって許容可能な最大範囲内に制限するように構成される。
【００２４】
ＶＲＳインタフェース４００の動作は、ＶＲＳインタフェース１００のもの、および図２に示されているようなものと実質的に同様である。この実施形態においては、ＶＲＳ信号は、フィルタリングおよびクリップされる差分信号である。ＣＤが先行するサイクルからローでアサートされるとき、閾値ブロックはリセットされ、ＡＴＨはその最大レベルＡＴＨＭＡＸを初期値とされる。ＶＲＳ信号の（フィルタリングおよびクリップされる）負のピークは、アーミング比較器４０８を作動させない。次の歯がＶＲセンサ１０２に接近するときの続くサイクルにおいて、正のピークがＶＲＳ上に発生する。速度が十分に高い場合、ＶＲＳＳはＡＴＨＭＡＸを上回って上昇し、ＡＲＭはハイになってラッチ４１４をセットし、それによって、ＣＤがハイになる。速度が比較的低い場合、アイドルと同程度に遅い（たとえば、１００ＲＰＭなどのような、比較的低いＲＰＭ）場合であっても、閾値ブロック４１２はＡＴＨをｋ／ｔで低減して比較器４０８のオフセットを低減し、それによって、オフセットは次のパルスを検出してラッチ４１４をセットするのに十分低くなる。ＶＲＳ、およびしたがってＶＲＳＳがゼロを通過すると、ゼロ検出比較器４１０がＺＤをアサートし、これは、ラッチ４１４をリセットし、ＣＤがローに引き戻される。また、閾値ブロック４１２は、ＣＤがローになるのに応答して次のサイクルのためにＡＴＨをハイにリセットする。
【００２５】
図５は、デジタル変換実施形態による閾値ブロック４１２の簡略化されたブロック図である。示されている閾値ブロック４１２は、タイマブロック５０２と、カウンタ５０４と、デジタル−アナログ変換器（ＤＡＣ）５０６とを含む。タイマブロック５０２は、そのクロック入力においてクロック信号ＣＬＫを受信し、ＣＤ信号を受信する反転リセット（ＲＳＴ）入力を有する。ＣＬＫは、所与の構成のための任意の適切な周波数においてトグルされる。１つの実施形態では、ＣＬＫは１メガヘルツ（ＭＨｚ）以上の周波数を有する。タイマブロック５０２は、デクリメント信号ＤＥＣをカウンタ５０４の入力に出力する。カウンタ５０４は、ＣＤを受信する反転セット入力を有し、デジタルＣＯＤＥ値をＤＡＣ５０６の入力に出力する。１つの実施形態では、カウンタ５０４は、ＣＯＤＥをＤＡＣ５０６への４ビットデジタル入力としてアサートする４ビットカウンタである。４ビットシステムは実際的な構成を提供するが、ビット数は特定の構成に従って決定されてよく、４ビットより大きくても小さくてもよい。ＤＡＣ５０６はＣＯＤＥをＡＴＨにアナログ電圧として変換し、これは既に記載されたようにアーミング比較器４０８のオフセット入力に提供される。
【００２６】
閾値ブロック４１２は一般的に式ＡＴＨ＝ｋ／ｔを実装し、「ｋ」は特定のシステムパラメータに関して求められる倍率であり、「ｔ」は時間を示す。アーミングサイクルの開始時にｔがゼロである場合、ｋ／ｔは無限大となる。実際の構成では、ｋ／ｔ関数がＡＴＨＭＡＸに下降するまで、ＡＴＨは代わりにこの最大値においてクランプされ、その後、ＡＴＨは、所定の最小値ＡＴＨＭＩＮに達するまで、ｋ／ｔ関数に従う。その後、ＡＴＨは、回路が次のサイクルのためにリセットされるまで、ＡＴＨＭＩＮに留まる。閾値ブロック４１２はｋ／ｔ関数を実装するためのデジタル構成である。
【００２７】
動作時、ＣＤはローにアサートされ、タイマブロック５０２は動作をリセットし、カウンタ５０４はＣＯＤＥを１１１１ｂの二値にアサートするようにセットされる（「ｂ」は二値を示す）。ＤＡＣ５０６はＣＯＤＥ＝１１１１ｂを受信し、ＡＴＨＭＡＸに対応する電圧を出力する。タイマブロック５０２はＣＬＫを使用して時間を決定し、これは、１つの実施形態では所定の周波数にセットされる。最初の時間遅延の後、タイマブロック５０２はＤＥＣ上にパルスをアサートし、カウンタ５０４はＣＯＤＥを１１１０ｂにデクリメントする。ＤＡＣ５０６は、ＡＴＨを対応する量だけ低減することによって応答する。第２の時間遅延の後、タイマブロック５０２はＤＥＣ上に別のパルスをアサートし、カウンタ５０４はＣＯＤＥを１１０１ｂにデクリメントし、ＤＡＣ５０６はＡＴＨを別の対応する量だけ低減することによって応答する。動作は、ＣＯＤＥがゼロすなわち００００ｂに達し、ＤＡＣ５０６がＡＴＨＭＩＮに対応する電圧を出力するまで、このように継続する。タイマブロック５０２はそれ以上のパルスをＤＥＣ上に一切提供せず、それによって、ＡＴＨは、先行するサイクルにおいて事象が検出されてＣＤがローでアサートされて、次のサイクルのために回路がリセットされるまで、ＡＴＨＭＩＮに留まる。
【００２８】
閾値ブロック４１２は、ｋ／ｔ関数を実装するためのいくつかの異なる様式のうちのいずれか１つにおいて動作するようにプログラムされ得る。たとえば、タイマブロック５０２は、等しい時間間隔においてＤＥＣをアサートし得、その事例では、ＤＡＣ５０６は、ｋ／ｔ関数を組み込むように構成またはプログラムされる。別の構成では、タイマブロック５０２は、ｋ／ｔ関数を実装するために連続する遅延期間を変化させ、ＤＡＣ５０６は一次である。しかしながら、これらの事例のいずれにおいても、ＤＡＣ５０６の分解能は、より大きなビット数を備えるなどのように、相対的に高いものである必要があり得る。別の実施形態では、ｋ／ｔ関数は、本明細書においてさらに記載されるようにタイマブロック５０２とＤＡＣ５０６との間に分散され、それによって、ＤＡＣ５０６がより低い分解能、およびしたがって、低減されたビット数を有することが可能になる（たとえば、図示されるような４ビットが可能になる）。
【００２９】
倍率ｋは、ＶＲセンサ１０２の回転部と検出コイルとの間の結合における磁束の変化を表す。倍率ｋは、時間ｔを電圧ＡＴＨに変換するためのボルト秒（またはＶ・ｓ）の単位を有する固定値である。ＡＴＨＭＩＮは、所与のシステムに関して、ノイズおよび誤検出を回避するのに十分高いものの、予測される最小のＶＲＳパルスを確実に検出するのに十分低く選択される。ＡＴＨＭＡＸは、より大きなパルスを確実に検出するのに十分高いものの、より高いパルスレベルにおいてより高いレベルのノイズを回避するのに十分低く選択される。タイマインクリメントおよびＤＡＣ分解能はこれらの因子に基づいて選択される。
【００３０】
より具体的な構成では、ｋは、示されている実施形態については１ｍＶ・ｓ（ミリボルトに秒を乗算したもの）の一般的な値を有するものと仮定される。ＡＴＨＭＩＮは１０ｍＶであるように選択され、ＤＡＣ５０６は、以下の式１に従ってＡＴＨを提供する４ビット指数ＤＡＣとして構成される：
【００３１】
【数１】
0006452217.tif 000002
式中、ＣＯＤＥは１１１１ｂ＝１５の高い値から００００ｂ＝０の低い値まで変化する。ＡＴＨの最大値はＣＯＤＥ＝１５を使用して求められ、それによって、ＡＴＨＭＡＸ＝１．８Ｖである。タイマブロック５０２の最初の遅延期間Ｔ０は、以下の式２に従って、ＣＯＤＥ＝１５を使用して式１から導出される：
【００３２】
【数２】
0006452217.tif 000003
各後続の時間期間は、ｎ＝０によって開始する以下の式３に従って選択される：
【００３３】
【数３】
0006452217.tif 000004
ｎは、ｎに対する所定の最大値まで、次の時間期間を求めるためにインクリメントされる。ＣＯＤＥはｎに対応するデジタル値であり、ＣＯＤＥは、後続のタイミングステップ毎に１５から０までデクリメントされる。
【００３４】
図６は、図５の閾値ブロックの１つの実施形態による、離散時間（Ｔ）、ＡＴＨ電圧および対応するデジタルコード値（ＣＯＤＥ）をリスト化した表である。ＡＴＨの値（Ｖ）は、ｋ＝１ｍＶ・ｓについて、式（２）および（３）によるマイクロ秒（μs）単位の時間値Ｔ（ｋ／ｔの「ｔ」に対応する）について、および、１５〜０に及ぶＣＯＤＥについて、式（１）に従って求められる。図示されているように、ＡＴＨＭＡＸは、ＣＯＤＥ＝１１１１ｂ＝１５である場合の、０〜約５５２μｓまでの最初の時間期間の間の１．８Ｖである。約５５２μｓ後、タイマブロック５０２はＤＥＣをアサートし、それによって、カウンタ５０４はＣＯＤＥを１１１０ｂ＝１４にデクリメントし、ＡＴＨは約１．２７３Ｖに減少する。さらに２２９μｓ後のおよその時間７８１μｓにおいて、タイマブロック５０２はＤＥＣをアサートし、それによって、カウンタ５０４はＣＯＤＥを１１０１ｂ＝１３にデクリメントし、ＡＴＨは約０．９Ｖに減少する。さらに３２４μｓ後のおよその時間１，１０５μｓにおいて、タイマブロック５０２はＤＥＣをアサートし、それによって、カウンタ５０４はＣＯＤＥを１１００ｂ＝１２にデクリメントし、ＡＴＨは約０．６３６Ｖに減少する。ＣＯＤＥが７０，７１１μｓ後に００００ｂ＝０にデクリメントするまで、動作はこのように継続し、ＡＴＨは約１０ｍＶのＡＴＨＭＩＮまで減少する。表記７０，７１１＋によって指示されるように、ＤＡＣ５０６は、ＣＯＤＥがリセットされて１１１１ｂに戻るまで１０ｍＶを出力し続ける。
【００３５】
図７は、図６の表に従って具体化される閾値ブロック４１２に関する、ミリ秒（ｍｓ）単位の時間に対してＡＴＨをボルト単位でプロットしたタイミング図である。デジタル階段関数（ｄｉｇｉｔａｌ  ｓｔａｉｒ−ｓｔｅｐ  ｆｕｎｃｔｉｏｎ）が、サイクル毎の経時的なｋ／ｔ関数をシミュレートしている。このようにして、ＡＴＨのレベルは、各パルスが予測される速度のダイナミックレンジ内の任意の所与の速度において確実に検出されるように、任意の所与の時点において予測されるパルス振幅に従って自動的に適応する。
【００３６】
１つの実施形態による可変リラクタンスセンサ信号を処理するための可変リラクタンス・センサ・インタフェースは、アーミング比較器と、当該アーミング比較器にアーミング閾値を提供するアーミング回路とを含む。アーミング比較器は、可変リラクタンスセンサ信号を受信するための第１の入力と、アーミング閾値を受信する第２の入力と、可変リラクタンスセンサ信号がアーミング閾値に達するとアーミングされた信号を提供する出力とを含む。アーミング回路は、リセット信号のアサートに応答してアーミング閾値を所定の最大レベルにリセットし、リセットされた後に、アーミング閾値を１／ｔに比例して低減する。
【００３７】
交差信号を提供するとともに、アーミングされた信号がアーミングされた状態を指示した後に交差信号が提供されると検出信号を提供するための、検出比較器および検出回路を含むような、検出システムが提供され得る。検出信号はリセット信号として使用され得る。
【００３８】
１つの実施形態による可変リラクタンスセンサ信号を処理する方法は、所定の最大レベルから１／ｔに比例して所定の最小レベルまで減衰するアーミング閾値を提供することであって、ｔは経過時間を示す、提供することと、可変リラクタンスセンサ信号をアーミング閾値と比較するとともに、可変リラクタンスセンサ信号の振幅がアーミング閾値よりも大きくなるとアーミングされた信号を提供することとを含む。方法は、可変リラクタンスセンサ信号を基準レベルと比較するとともに、可変リラクタンスセンサ信号の振幅が基準レベルと交差すると交差信号を提供することと、アーミングされた信号が提供されている間に交差信号がアサートされると検出信号を提供することと、検出信号が提供されるとアーミング閾値を所定の最大レベルにリセットすることとをさらに含み得る。
【００３９】
本明細書において、具体的な実施形態を参照して本発明を説明したが、添付の特許請求の範囲に明記されているような本発明の範囲から逸脱することなくさまざまな改変および変更を為すことができる。従って、本明細書および図面は限定的な意味ではなく例示とみなされるべきであり、すべてのこのような改変が本発明の範囲内に含まれることが意図されている。本明細書において具体的な実施形態に関して記載されているいかなる利益、利点、または問題に対する解決策も、任意のまたはすべての請求項の重要な、必要とされる、または基本的な特徴または要素として解釈されるようには意図されていない。別途記載されない限り、「第１の」および「第２の」のような用語は、そのような用語が説明する要素間で適宜区別するように使用される。従って、これらの用語は必ずしも、このような要素の時間的なまたは他の優先順位付けを示すようには意図されていない。
【符号の説明】
【００４０】
１０８…アーミング比較器、１１２…アーミング閾値回路、１１４…検出回路、４０８…可変オフセット比較器、４１２…閾値ブロック、４１４…ラッチ。
【図１】
0006452217.tif 000005
【図２】
0006452217.tif 000006
【図３】
0006452217.tif 000007
【図４】
0006452217.tif 000008
【図５】
0006452217.tif 000009
【図６】
0006452217.tif 000010
【図７】
0006452217.tif 000011