(57)【特許請求の範囲】
【請求項１】
集積回路に対応する回路パターンと前記回路パターンの少なくとも四方に配置された複数の周辺パターンとを有する１枚のレチクルを用い、前記複数の周辺パターンのうち少なくとも一つのパターンを遮光して、前記複数の周辺パターンのうち遮光しないパターンと前記回路パターンとに対応する結像パターンをフォトレジスト膜に結像する工程を有し、前記結像する工程を複数回行いつつ前記遮光するパターンを変更することで、前記フォトレジスト膜のうち夫々が前記回路パターンに対応する複数の第１感光領域と前記複数の周辺パターンに対応し前記複数の第１感光領域を隙間なく囲う第２感光領域とを感光させる工程と、
前記感光させる工程の後、前記フォトレジスト膜を現像して、現像された前記フォトレジスト膜を有するマスクを形成する工程とを有し、
前記複数の周辺パターンは、第１周辺パターンと、前記回路パターンを挟んで前記第１周辺パターンに対向する第２周辺パターンとを有し、少なくとも前記第１周辺パターンが前記第２周辺パターンと前記回路パターンとの間に第１平行移動し更に前記第２周辺パターンが前記第１平行移動前の前記第１周辺パターンと前記回路パターンの間に第２平行移動することで、前記回路パターンを隙間なく囲うパターン群であり、
更に、前記感光させる工程は、少なくとも前記第１周辺パターンと前記第２周辺パターンが対向するいずれかの方向に並んだ複数の前記第２感光領域を感光させる工程を含む
半導体装置の製造方法。
【請求項２】
集積回路に対応する回路パターンと前記回路パターンの少なくとも四方に配置された複数の周辺パターンとを有する１枚のレチクルを用い、前記複数の周辺パターンのうち少なくとも一つのパターンを遮光して、前記複数の周辺パターンのうち遮光しないパターンと前記回路パターンとに対応する結像パターンをフォトレジスト膜に結像する工程を有し、前記結像する工程を複数回行いつつ前記遮光するパターンを変更することで、前記フォトレジスト膜のうち夫々が前記回路パターンに対応する複数の第１感光領域と前記複数の周辺パターンに対応し前記複数の第１感光領域を隙間なく囲う第２感光領域とを感光させる工程と、
前記感光させる工程の後、前記フォトレジスト膜を現像して、現像された前記フォトレジスト膜を有するマスクを形成する工程とを有し、
前記複数の周辺パターンは、第１周辺パターンと、前記回路パターンを挟んで前記第１周辺パターンに対向する第２周辺パターンとを有し、
前記複数の周辺パターンは、少なくとも前記第１周辺パターンが前記第２周辺パターンと前記回路パターンとの間に第１平行移動し更に前記第２周辺パターンが前記第１平行移動前の前記第１周辺パターンと前記回路パターンの間に第２平行移動することで、前記回路パターンを隙間なく囲うパターン群であり、
前記感光させる工程は、前記第１周辺パターンを遮光して前記結像パターンを前記フォトレジスト膜に結像することで、前記第２感光領域のうち第１部分を感光させる工程と、前記第１周辺パターンを遮光して前記結像パターンを前記フォトレジスト膜に結像することで、前記複数の第１感光領域に含まれ、前記第２感光領域のうち前記複数の第１感光領域を挟んで前記第１部分に対向する第２部分に隣接する第２領域を感光させる工程と、前記第２周辺パターンを遮光して前記結像パターンを前記フォトレジスト膜に結像することで、前記複数の第１感光領域のうち前記第１部分に隣接する第１領域を感光させる工程と、前記第２周辺パターンを遮光して前記結像パターンを前記フォトレジスト膜に結像することで、前記第２感光領域のうち前記第２部分を感光させる工程とを有する
半導体装置の製造方法。
【請求項３】
前記複数の周辺パターンは更に、前記第１周辺パターンおよび前記第２周辺パターンと異なる第３周辺パターンと、前記回路パターンを挟んで前記第３周辺パターンに対向する第４周辺パターンとを有し、
前記複数の周辺パターンは、少なくとも、前記第１平行移動および前記第２平行移動が行われ更に前記第３周辺パターンが前記第４周辺パターンと前記回路パターンとの間に第３平行移動し更に前記第４周辺パターンが前記第３平行移動前の前記第３周辺パターンと前記回路パターンの間に第４平行移動することで、前記回路パターンを隙間なく囲うパターン群であり、
前記感光させる工程は、前記第３周辺パターンを遮光して前記結像パターンを前記フォトレジスト膜に結像することで、前記第２感光領域のうち前記第１部分および前記第２部分とは異なる第３部分を感光させる工程と、
前記第３周辺パターンを遮光して前記結像パターンを前記フォトレジスト膜に結像することで、前記複数の第１感光領域に含まれ、前記第２感光領域のうち前記複数の第１感光領域を挟んで前記第３部分に対向する第４部分に隣接する第４領域を感光させる工程と、  前記第４周辺パターンを遮光して前記結像パターンを前記フォトレジスト膜に結像することで、前記複数の第１感光領域のうち前記第３部分に隣接する第３領域を感光させる工程と、
前記第４周辺パターンを遮光して前記結像パターンを前記フォトレジスト膜に結像することで、前記第２感光領域のうち前記第４部分を感光させる工程とを
有することを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記感光させる工程は、前記結像する工程を複数回行いつつ前記遮光するパターンを変更し更に前記結像パターンのうち前記回路パターンに対応する部分の間隔を変化させることで、前記第１部分を感光させる前記結像パターンのうち前記第２周辺パターン以外の部分に対応する領域が前記第２感光領域から離隔し更に前記第２部分を感光させる前記結像パターンのうち前記第１周辺パターン以外の部分に対応する領域が前記第２感光領域から離隔するように、前記複数の第１感光領域と前記第２感光領域とを感光させる工程であることを
特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項５】
前記複数の周辺パターンは更に、前記回路パターンの中心から見て隣接する周辺パターン同士の間に位置する第５周辺パターンを有し、少なくとも前記第１周辺パターンおよび前記第２周辺パターンがそれぞれ前記第１平行移動及び前記第２平行移動し更に、前記第５周辺パターンが前記回路パターンを乗り越えて第５平行移動することで、前記回路パターンを隙間なく囲うパターン群であり、
前記感光させる工程は更に、前記第２感光領域のうち前記第５周辺パターン以外の前記複数の周辺パターンに対応する領域間の隙間を、前記第５周辺パターンに対応する結像パターンで感光する工程を有することを
特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
集積回路に対応する回路パターンと、
前記回路パターンに沿って配置された直線状の第１周辺パターンと、前記回路パターンを挟んで前記第１周辺パターンに対向する直線状の第２周辺パターンとを有し、少なくとも前記第１周辺パターンが前記第２周辺パターンと前記回路パターンとの間に第１平行移動し更に前記第２周辺パターンが前記第１平行移動前の前記第１周辺パターンと前記回路パターンの間に第２平行移動することで、前記回路パターンを隙間なく囲う複数の周辺パターンとを有する
レチクル。
【請求項７】
集積回路に対応する回路パターンと、
前記回路パターンに沿って配置された第１周辺パターンと、前記回路パターンを挟んで前記第１周辺パターンに対向する第２周辺パターンと、前記回路パターンに沿って配置され、前記第１周辺パターンおよび前記第２周辺パターンとは異なる第３周辺パターンと、前記回路パターンを挟んで前記第３周辺パターンに対向する第４周辺パターンとを有し、前記第３周辺パターンの両端を通る直線が前記第１周辺パターンおよび前記第２周辺パターンと離間し、前記第４周辺パターンの両端を通る直線が前記第１周辺パターンおよび前記第２周辺パターンと離間しており、少なくとも前記第１周辺パターンが前記第２周辺パターンと前記回路パターンとの間に第１平行移動し、前記第２周辺パターンが前記第１平行移動前の前記第１周辺パターンと前記回路パターンの間に第２平行移動し、前記第３周辺パターンが前記第４周辺パターンと前記回路パターンとの間に第３平行移動し更に前記第４周辺パターンが前記第３平行移動前の前記第３周辺パターンと前記回路パターンの間に第４平行移動することで、前記回路パターンを隙間なく囲う複数の周辺パターンとを有する
レチクル。
【請求項８】
集積回路に対応する回路パターンと、
前記回路パターンに沿って配置された少なくとも直線部を有する２本の第１周辺パターンと、前記回路パターンを挟んで前記第１周辺パターンに対向する少なくとも直線部を有する２本の第２周辺パターンとを有し、前記第１周辺パターンの両端が前記回路パターンから離れる方向に前記第１周辺パターンの直線部とのなす角が鈍角となるように屈曲し、前記第２周辺パターンの両端が前記回路パターンから離れる方向に前記第２周辺パターンの直線部とのなす角が鈍角となるように屈曲し、少なくとも前記第１周辺パターンが前記第２周辺パターンと前記回路パターンとの間に第１平行移動し更に前記第２周辺パターンが前記第１平行移動前の前記第１周辺パターンと前記回路パターンの間に第２平行移動することで、前記回路パターンを隙間なく２重に囲う複数の周辺パターンとを有する
レチクル。
【請求項９】
集積回路に対応する回路パターンと、
前記回路パターンに沿って間を開けて四方に各々配置された第１周辺パターン、第２周辺パターン、第３周辺パターンおよび第４周辺パターンと、前記第１〜４周辺パターンのうち前記回路パターンの中心から見て隣接する周辺パターン同士の間の外側に位置し、前記回路パターンを挟んで対向する複数の第５周辺パターンとを有し、前記第１周辺パターンと前記第２周辺パターンとは前記回路パターンを挟んで対向し、前記第３周辺パターンと前記第４周辺パターンとは前記回路パターンを挟んで対向しており、少なくとも前記第１周辺パターンが前記第２周辺パターンと前記回路パターンとの間に第１平行移動し、前記第２周辺パターンが前記第１平行移動前の前記第１周辺パターンと前記回路パターンの間に第２平行移動し更に、前記第５周辺パターンの各々が前記回路パターンを挟んで対向する移動前の他の前記第５周辺パターンと前記回路パターンとの間に第５平行移動することで、前記回路パターンを隙間なく囲う複数の周辺パターンとを有する
レチクル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法およびレチクルに関する。
【背景技術】
【０００２】
半導体装置は、回路パターンをフォトレジスト膜に転写したパターン（以下、レジスト・パターンと呼ぶ）を用いて製造される。１回の露光で転写可能な回路パターンのサイズは限られている。従って大規模な半導体装置は、複数回の露光により回路パターンをフォトレジスト膜に複数回投影することで形成される。
【０００３】
更に、大規模な半導体装置が同じ回路の繰り返しである場合には、一枚のレチクルに設けられた回路パターンを繰り返しフォトレジスト膜に投影することで、大規模な半導体装置（例えば、放射線画像撮影装置）を形成する。
【０００４】
ところで半導体装置には、集積回路を囲むリング部（例えば、ガードリング）が形成されることがある。この場合、同じ回路パターンを複数回投影しただけでは、フォトレジスト膜に複数の同じ回路パターンを囲むリング・パターンは形成されない。そこで、リング・パターンの一部と回路パターンとを含む一枚のフォトマスクを用いて、複数の同じ回路を囲むリング部を備えた大規模半導体装置を形成する方法が提案されている（例えば、特許文献１参照）。
【０００５】
具体的には、上下にストライプ状パターンが配置された回路パターンと、上下方向に延在し両端部が左方向に曲折した第１側方パターンと、上下方向に延在し両端部が右方向に曲折した第２側方パターンとが設けられたフォトマスクが用いられる。ストライプ状パターンは、リング部の上辺または下辺の一部に対応する。第１〜第２側方パターンはそれぞれ、リング部の右辺および左辺に対応する。
【０００６】
露光工程では、第１及び第２側方パターンを遮光した状態で、露光位置を横方向に移動しつつ、回路パターンとストライプ状パターンとをフォトレジスト膜に複数回投影する。更に回路パターンとストライプ状パターンとを遮光した状態で、複数の回路パターンが投影された領域の右端に第１側方パターンを投影し更に、当該領域の左端に第２側方パターンを投影する。すると、回路パターンに対応する複数の領域がリング部で囲われた大規模な半導体装置が形成される。
【０００７】
従って提案されている方法によれば、リング部で集積回路が囲われた大規模半導体装置を一枚のフォトマスクにより形成することができる。
【０００８】
ところで上記提案（例えば、特許文献１参照）以外にも、遮光するパターンを変更しつつ一枚のレチクルのパターンを、フォトレジスト膜に複数回投影する技術が提案されている（例えば、特許文献２〜４参照）。しかし、これらの技術は、リング部により集積回路が囲まれた大規模半導体装置を形成するものではない。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０１２−２３７９３３号公報
【特許文献２】特開平２-１０８０５２号公報
【特許文献３】特許第２６２４５７０号
【特許文献４】特開平２０１２-５４３０２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかし従来の製造方法には、リング・パターンの一部を回路パターンとは別にフォトレジスト膜に投影するので、露光回数が多くなるという問題がある。そこで本発明は、このような問題を解決することを課題とする。
【課題を解決するための手段】
【００１１】
上記の問題を解決するために、本方法の一観点によれば、集積回路に対応する回路パターンと前記回路パターンの少なくとも四方に配置された複数の周辺パターンとを有する１枚のレチクルを用い、前記複数の周辺パターンのうち少なくとも一つのパターンを遮光して、前記複数の周辺パターンのうち遮光しないパターンと前記回路パターンとに対応する結像パターンをフォトレジスト膜に結像する工程を有し、前記結像する工程を複数回行いつつ前記遮光するパターンを変更することで、前記フォトレジスト膜のうち夫々が前記回路パターンに対応する複数の第１感光領域と前記複数の周辺パターンに対応し前記複数の第１感光領域を隙間なく囲う第２感光領域とを感光させる工程と、前記感光させる工程の後、前記フォトレジスト膜を現像して、現像された前記フォトレジスト膜を有するマスクを形成する工程とを有する半導体装置の製造方法が提供される。 
【発明の効果】
【００１２】
開示の方法によれば、複数の回路がリング部で囲われた大規模な半導体装置を、露光回数の増加を抑制しつつ形成することができる。
【図面の簡単な説明】
【００１３】
【図１】図１は、実施の形態１の半導体装置の製造方法を説明する工程断面図である。
【図２】図２は、実施の形態１の半導体装置の製造方法を説明する工程断面図である。
【図３】図３は、実施の形態１の半導体装置の製造方法を説明する工程断面図である。
【図４】図４は、ビア層と配線層が２層ずつ形成された製造途中の半導体装置を説明する図である。
【図５】図５は、実施の形態１の感光工程に用いる露光装置の一例を示す図である。
【図６】図６は、実施の形態１の感光工程で用いるレチクルを説明する図である。
【図７】図７は、実施の形態１の感光工程を説明する図である。
【図８】図８は、実施の形態１の感光工程を説明する図である。
【図９】図９は、実施の形態１の感光工程を説明する図である。
【図１０】図１０は、実施の形態１の感光工程を説明する図である。
【図１１】図１１は、実施の形態１の変形例を説明する図である。
【図１２】図１２は複数のレチクルを用いて、複数の回路領域を囲むリング部を形成する方法の一例を説明する図である。
【図１３】図１３は、実施の形態２のレチクルを説明する図である。
【図１４】図１４は、実施の形態２の感光工程の一例を説明する図である。
【図１５】図１５は、実施の形態２の感光工程の一例を説明する図である。
【図１６】図１６は、実施の形態２の感光工程の一例を説明する図である。
【図１７】図１７は、実施の形態２の感光工程の一例を説明する図である。
【図１８】図１８は、実施の形態２の感光工程の一例を説明する図である。
【図１９】図１９は、実施の形態２の感光工程の一例を説明する図である。
【図２０】図２０は、実施の形態３の感光工程の一例を説明する図である。
【図２１】図２１は、実施の形態３の感光工程の一例を説明する図である。
【図２２】図２２は、実施の形態３の変形例を説明する図である。
【図２３】図２３は、実施の形態４の感光工程の一例を説明する図である。
【図２４】図２４は、実施の形態４の感光工程の一例を説明する図である。
【図２５】図２５は、実施の形態４の感光工程の一例を説明する図である。
【図２６】図２６は、実施の形態４の感光工程の一例を説明する図である。
【図２７】図２７は、実施の形態５のレチクルを説明する図である。
【図２８】図２８は、実施の形態５の感光工程を説明する図である。
【図２９】図２９は、実施の形態５の感光工程を説明する図である。
【図３０】図３０は、実施の形態５の感光工程を説明する図である。
【図３１】図３１は、実施の形態５の感光工程を説明する図である。
【図３２】図３２は、実施の形態５の変形例１を説明する図である。
【図３３】図３３は、実施の形態５の変形例２を説明する図である。
【図３４】図３４は、実施の形態５の変形例３を説明する図である。
【発明を実施するための形態】
【００１４】
以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。
【００１５】
図面が異なっても同じ構造を有する部分等には同一の符号を付し、その説明を省略する。なお、符号が異なっても同じ名称で呼ばれる部分等は、基本的には同じ構造を有する。
【００１６】
（実施の形態１）
（１）製造方法
図１〜３は、実施の形態１の半導体装置の製造方法を説明する工程断面図である。
【００１７】
（１−１）半導体素子の形成（図１（ａ）参照）
まず図１（ａ）に示すように、半導体基板２（例えば、Ｓｉ基板）の素子形成領域４に、集積回路に含まれる半導体素子（例えば、トランジスタ）を形成する。
【００１８】
（１―２）ビアの形成
（１―２−１）絶縁膜の形成（図１（ｂ）参照）
半導体素子が形成された半導体基板２（図１（ｂ）参照）の上に、絶縁膜（層間絶縁膜）６ａを形成する。絶縁膜６ａは例えば、ＳｉＮ膜で表面が覆われたＳｉＯ２膜である。
【００１９】
（１―２−２）エッチング・マスクの形成（図１（ｃ）〜（ｄ）参照）
絶縁膜６ａ（図１（ｃ）参照）の上に、例えばポジ型のフォトレジスト膜８ａ（フォトレジストの膜）を形成する。
【００２０】
このフォトレジスト膜８ａに、１枚のレチクルのパターン（以下、レチクル・パターンと呼ぶ）を複数回投影することで、フォトレジスト膜８ａのうちそれぞれが回路パターンに対応する複数の第１感光領域を感光する。更にこの複数回の投影により、フォトレジスト膜８ａのうち複数の第１感光領域を隙間なく囲む第２感光領域を感光する。
【００２１】
ここでは、集積回路のビアに対応する回路パターンと、この回路パターンの四方に配置された複数の周辺パターンとを有するレチクルを使用する。第１感光領域は、回路パターンの投影像（結像パターン）により感光される。第２感光領域は、周辺パターンの投影像（結像パターン）により感光される。レチクル・パターンの投影は、複数の周辺パターンの一部を遮光した状態で行われる。
【００２２】
第１及び第２感光領域を感光させる工程（以下、感光工程と呼ぶ）は、後述する「（２−３）感光工程」で詳しく説明する（後記「（１―３）配線の形成」の第１及び第２感光領域についても同じ）。
【００２３】
その後、フォトレジスト膜８ａを現像して絶縁膜６ａ上に、エッチング・マスク１０ａ（図１（ｄ）参照）を形成する。エッチング・マスク１０ａは、現像されたフォトレジスト膜８ａを有するマスクである。
【００２４】
（１―２−３）絶縁膜のエッチング（図２（ｅ）参照）
エッチング・マスク１０ａを介して絶縁膜６ａをエッチングし、第１感光領域に対応するビアホール１２と、第２感光領域に対応する溝１４ａとを形成する。
【００２５】
（１―２−４）金属膜の堆積および研磨（図２（ｆ）参照）
ビアホール１２と溝１４ａを形成した絶縁膜６ａの上に、バリアメタル（例えば、Ｔｉ／ＴｉＮ膜、図示せず）を堆積する。このバリアメタルの上に例えば、ビアホール１２と溝１４ａを埋め込む金属膜（例えばタングステン膜、図示せず）を堆積する。その後、金属膜とバリアメタルをＣＭＰ（Chemical Mechanical Polishing）により研磨して、ビアホール１２に埋め込まれたビア１６ａを形成する。更にこのＣＭＰにより、溝１４ａに埋め込まれ平面視において複数の素子形成領域４を隙間なく囲むメタル部１８ａを形成する。
【００２６】
（１―３）配線の形成
（１―３−１）絶縁膜の形成（図２（ｇ）参照）
メタル部１８ａとビア１６ａとが形成された絶縁膜６ａ（図２（ｇ）参照）の上に、絶縁膜（層間絶縁膜）６ｂを形成する。絶縁膜６ｂは例えば、ＳｉＮ膜で表面が覆われたＳｉＯ２膜である。
【００２７】
（１―３−２）エッチング・マスクの形成（図２（ｈ）〜図３（ｉ）参照）
絶縁膜６ｂ（図２（ｈ）参照）の上に、例えばフォトレジスト膜８ｂを形成する。
【００２８】
その後、フォトレジスト膜８ｂに１枚のレチクルのパターンを複数回投影することで、フォトレジスト膜８ｂのうちそれぞれが回路パターンに対応する複数の第１感光領域を感光する。更にこの複数回の投影により、フォトレジスト膜８ｂのうちメタル部１８ａの上に位置し、複数の第１感光領域を隙間なく囲む第２感光領域を感光する。ここで使用するレチクルは、集積回路の配線に対応する回路パターンと、この回路パターンの四方に配置された周辺パターンとを有する。レチクル・パターンの投影は、複数の周辺パターンの一部を遮光した状態で行われる。
【００２９】
第１感光領域は、回路パターンの投影像（結像パターン）により感光する。第２感光領域は、周辺パターンの投影像（結像パターン）により感光する。
【００３０】
その後、フォトレジスト膜８ｂを現像して絶縁膜６ｂ上に、エッチング・マスク１０ｂ（図３（ｉ）参照）を形成する。
【００３１】
（１―３−３）絶縁膜のエッチング（図３（ｊ）参照）
エッチング・マスク１０ｂを介して絶縁膜６ｂをエッチングし、第１感光領域に対応する配線溝２０と、第２感光領域に対応する溝１４ｂとを形成する。
【００３２】
（１―３−４）金属膜の堆積および研磨（図３（ｋ）参照）
配線溝２０を形成した絶縁膜６ｂの上に、バリアメタル（例えばＴａ／ＴａＮ膜、図示せず）を堆積する。このバリアメタル上に例えば、シード膜（例えば、Ｃｕ薄膜）を堆積する。このシード層を用い電解メッキにより、配線溝２０および溝１４ｂを埋め込む金属膜（例えばＣｕ膜、図示せず）を形成する。その後、金属膜とシード膜とバリアメタルとをＣＭＰにより研磨して、配線溝２０に埋め込まれた配線２２ａを形成する。このＣＭＰにより更に、溝１４ｂに埋め込まれ平面視において複数の素子形成領域４を囲む閉じたメタル部２４ａを形成する。メタル部２４ａは、１層目のビア層（絶縁膜とビアを有する層）に設けられたメタル部１８ａの上に積層される。
【００３３】
（１―４）２層目以降のビア層および配線層の形成
配線２２ａが形成された絶縁膜６ｂの上に、ビア層と配線層（絶縁膜と配線を有する層）とを交互に形成する。実施の形態１のビア層は、回路パターンに対応するビアを有する複数の領域と、当該複数の領域を囲む閉じたメタル部とを有する層である（例えば、図３（ｋ）の絶縁膜６ａ）。実施の形態１の配線層は、回路パターンに対応する配線を有する複数の領域と、当該複数の領域を囲む閉じたメタル部を有する層である（例えば、図３（ｋ）の絶縁膜６ｂ）。
【００３４】
２層目以降のビア層は、「（１―２）ビアの形成」と略同じ手順により形成することができる。具体的には例えば、バリアメタル（例えば、Ｔａ／ＴａＮ膜）を形成する。このバリアメタル上に、シード層（例えば、Ｃｕ薄膜）を形成する。このシード層上に電解メッキにより、金属膜（例えば、Ｃｕ膜）を形成する。その後、ＣＭＰによりこの金属膜を研磨する。２層目以降の配線層は、「（１―３）配線の形成」と略同じ手順と同じ材料により形成することができる。
【００３５】
図４は、ビア層２６ａ，２６ｂと配線層２８ａ，２８ｂが２層ずつ形成された製造途中の半導体装置３０を説明する図である。図４（ａ）は、半導体装置３０の平面図である。図４（ｂ）は、図４（ａ）のＩＶＢ−ＩＶＢ線に沿った断面図である。
【００３６】
ビア層２６ａ，２６ｂ（図４（ｂ）参照）に形成されるメタル部１８ａ，１８ｂと配線層２８ａ，２８ｂに形成されるメタル部２４ａ，２４ｂとは、交互に積層される。この積層により平面視において、ビア１６ａ，１６ｂおよび配線２２ａ，２２ｂを含む複数の回路領域３２を囲むリング部３４（例えば、耐湿リング）が形成される。
【００３７】
（１―５）保護膜の形成
次に、最上層の配線層の上に保護膜（図示せず）を形成する。その後、スクライブ・ライン３３（図４（ａ）参照）に沿って半導体基板２を切断して、チップ状の半導体装置を形成する。
【００３８】
半導体装置の外部端子は例えば、最上層の絶縁膜に設けることができる。この場合、保護膜には外部端子を露出させる開口を設ける。半導体装置の外部端子は、半導体基板２の裏面に設けてもよい。この場合、半導体基板２には例えばＴＳＶ（Through -Silicon Via）が設けられ、外部端子はこのＴＳＶを介して集積回路に接続される。
【００３９】
上述した製造方法は実施の形態１の一例であり、種々の変更が可能である。例えば上述した製造方法では、ビアと配線は別々に形成する。しかし、ダブルダマシンにより、ビアと配線を一緒に形成してもよい。更に上述した製造方法では、ビア層および配線層はＳｉＯ２膜を有する。しかしビア層および配線層は、ＳｉＯ２膜の代わりに別の絶縁膜（例えば、ＳｉＮＯ膜や低誘電率絶縁膜）を有してもよい。
【００４０】
（２）感光工程
（２−１）露光装置
図５は、実施の形態１の感光工程で用いる露光装置３６の一例を示す図である。図５には露光装置３６のほか、レチクル３８（すなわち、フォトマスク）と半導体基板２と露光光５６とが示されている。図５の半導体基板２上には、フォトレジスト膜８で表面が覆われた絶縁膜６ａ，６ｂが配置されている。
【００４１】
露光装置３６は図５に示すように、光源４０と、照明光学系４２と、投影光学系４４とを有する。露光装置３６は更に、ステージ４６と、ステージ４６を駆動するステージ駆動部４８と、レチクル・ブラインド（遮光板）５０と、レチクル・ブラインド５０を駆動するブラインド駆動部５２と、制御部５４とを有する。
【００４２】
光源４０で生成された露光光５６は、照明光学系４２とレチクル・ブラインド５０とレチクル３８と投影光学系４４とを介して、フォトレジスト膜８に照射される。投影光学系４４はレチクル３８を透過した露光光５６を集光して、レチクル・パターン（レチクルのパターン）をフォトレジスト膜８に結像（投影）する。この時、レチクル・ブラインド５０は露光光５６の一部を遮って、複数の周辺パターンの一部または全部を遮光する。従って、フォトレジスト膜８には、回路パターンと複数の周辺パターンの一部とが投影される。或いは、回路パターンだけが投影される。
【００４３】
制御部５４はステージ駆動部４８を制御して、半導体基板２が載置されたステージ４６を移動させる。この移動により、レチクル・パターンの結像位置が移動する。制御部５４は更にブラインド駆動部５２を制御して、レチクル・ブラインド５０を移動させる。この移動により、遮光される周辺パターンが変化する。
【００４４】
（２−２）レチクル
図６は、実施の形態１の感光工程で用いるレチクル１０８Ｉを説明する図である。図６（ａ）は、レチクル１０８Ｉの平面図である。
【００４５】
レチクル１０８Ｉは、図６（ａ）に示すように、集積回路に対応する回路パターン１０２と回路パターン１０２の少なくとも四方に配置された複数の周辺パターン１０４とを有する。回路パターン１０２は例えば、集積回路の層間絶縁膜に配置されるビア又は配線に対応する。
【００４６】
複数の周辺パターン１０４は、回路パターン１０２に沿って配置された第１周辺パターン１０４ａと、回路パターン１０２を挟んで第１周辺パターン１０４ａに対向する第２周辺パターン１０４ｂとを含むパターン群である。複数の周辺パターン１０４には更に、回路パターン１０２に沿って配置された第３周辺パターン１０４ｃと、回路パターン１０２を挟んで第３周辺パターン１０４ｃに対向する第４周辺パターン１０４ｄとを含む。第３周辺パターン１０４ｃは、第１周辺パターン１０４ａおよび第２周辺パターン１０４ｂとは異なるパターンである。
【００４７】
複数の周辺パターン１０４は、少なくとも第１周辺パターン１０４ａと第２周辺パターン１０４ｂとが平行移動すると、回路パターン１０２を隙間なく囲うパターン群である。
【００４８】
今、第１周辺パターン１０４ａが図６（ｂ）に示すように、第２周辺パターン１０４ｂと回路パターン１０２との間に第１平行移動１２２ａ（以下、第１平行移動と呼ぶ）したと仮定する。更に第２周辺パターン１０４ｂが第１平行移動前の第１周辺パターン１０４ａと回路パターン１０２の間に平行移動１２２ｂ（以下、第２平行移動と呼ぶ）したと仮定する。複数の周辺パターン１０４は例えば、この様な平行移動により、回路パターン１０２を隙間なく囲うパターン群である。
【００４９】
（２−３）感光工程
図７〜１０は、実施の形態１の感光工程を説明する図である。図７のパターン２９ａ，２９ｂは、レチクル１０８Ｉ（図６参照）を透過した露光光５６をフォトレジスト膜８に結像することで得られるパターンである。
【００５０】
図７（ａ）のパターン２９ａは、第１周辺パターン１０４ａを遮光した場合に得られる結像パターンである。図７（ｂ）のパターン２９ｂは、第２周辺パターン１０４ｂを遮光した場合に得られる結像パターンである。結像パターン２９ａ，２９ｂは、複数の周辺パターン１０４のうちの遮光されないパターンと回路パターン１０２とに対応するパターンである。
【００５１】
実施の形態１の感光工程では、露光装置３６（図５参照）により、複数の周辺パターン１０４のうち少なくとも一つのパターンを遮光して、結像パターン２９ａ，２９ｂをフォトレジスト膜８に結像する。更にこの結像工程を複数回行いつつ、遮光する周辺パターン１０４を変更することで、図９に示すように、フォトレジスト膜８のうち複数の第１感光領域１１０ａ（図９の参照）と第２感光領域１１０ｂとを感光させる。
【００５２】
第１感光領域１１０ａは、回路パターン１０２（図６（ａ）参照）の結像により感光する領域である。第２感光領域１１０ｂは、周辺パターン１０４の結像により感光し、複数の第１感光領域１１０ａを隙間なく囲う領域である。
【００５３】
複数の第１感光領域１１０ａと第２感光領域１１０ｂとが感光したフォトレジスト膜８を現像すると、図１（ｄ）および図３（ｉ）を参照して説明したエッチング・マスク１０ａ，１０ｂが形成される。このエッチング・マスク１０ａ，１０ｂを用いることで、複数の回路領域３２（図４参照）が一つのリング部３４（例えば、耐湿リング）により囲われた大規模な半導体装置を形成することが可能になる。
【００５４】
具体的には先ず、レチクル１０８Ｉ（図６（ａ）参照）の第１周辺パターン１０４ａを遮光して、結像パターン１０６ａ（図８（ａ）参照）をフォトレジスト膜８（図９参照）に結像する。結像パターン１０６ａは、図７（ａ）に示す結像パターン２９ａである。
【００５５】
この結像により、第２感光領域１１０ｂのうち第１部分１１２ａ（図９参照）を感光させる。第１部分１１２ａは、図８（ｂ）にも示されている。図８のうち斜線で塗りつぶされた部分は、先に結像した結像パターンにより感光済みの領域である（後述する図１５〜１８等についても同様）。
【００５６】
更に、第１周辺パターン１０４ａ（図６（ａ）参照）を遮光したまま、結像パターン１０６ｂ（図８（ｂ）参照）をフォトレジスト膜８に結像する。結像パターン１０６ｂは、図７（ａ）に示す結像パターン２９ａである。
【００５７】
この結像により、複数の第１感光領域１１０ａ（図９参照）に含まれ、第２感光領域１１０ｂの第２部分１１２ｂに隣接する第２領域１１０ａＩＩ（図９参照）を感光させる。第２部分１１２ｂは、第２感光領域１１０ｂ（図９参照）のうち複数の第１感光領域１１０ａを挟んで第１部分１１２ａに対向する領域である。
【００５８】
次に、第２周辺パターン１０４ｂ（図６（ａ）参照）を遮光して結像パターン１０６ｃ（図８（ｃ）参照）をフォトレジスト膜８に結像する。結像パターン１０６ｃは、図７（ｂ）に示す結像パターン２９ｂである。この結像により複数の第１感光領域１１０ａ（図９参照）のうち第１部分１１２ａ（図８（ｃ）および図９参照）に隣接する第１領域１１０ａＩ（図９参照）を感光させる。
【００５９】
更に、第２周辺パターン１０４ｂ（図６（ａ）参照）を遮光したまま、結像パターン１０６ｄ（図８（ｄ）参照）をフォトレジスト膜８に結像する。結像パターン１０６ｄは、図７（ｂ）に示す結像パターン２９ｂである。この結像により、第２感光領域１１０ｂ（図９参照）のうち第２部分１１２ｂを感光させる。
【００６０】
以上により、回路パターン１０２に対応する複数の第１感光領域１１０ａ（図９参照）と、複数の第１感光領域１１０ａを隙間なく囲う第２感光領域１１０ｂとを感光させる。
【００６１】
図８から明らかなように、周辺パターン１０４は常に回路パターン１０２と一緒に結像され、単独で結像されることはない。従って実施の形態１によれば、リング部（例えば、耐湿リング）を有する大規模な装置を、露光回数（ショット数）の増加を抑制しつつ形成することができる。
【００６２】
―結像パターンの走査経路―
図１０（ａ）は、第１周辺パターン１０４ａ（図６（ａ）参照）を遮光した結像パターン２９ａ（以下、第１結像パターンと呼ぶ）の走査経路２３ａの一例を示す図である。図１０（ａ）には、走査経路２３ａと共に、簡略化した結像パターン２９ａが示されている。図８（ａ）及び（ｂ）の結像パターン１０６ａ，１０６ｂは、図１０（ａ）に示す複数の第１結像パターン２９ａから抽出されたものである。
【００６３】
図１０（ｂ）は、第２周辺パターン１０４ｂ（図６（ａ）参照）を遮光した結像パターン２９ｂ（以下、第２結像パターンと呼ぶ）の走査経路２３ｂの一例を示す図である。図１０（ｂ）には、走査経路２３ｂと共に、簡略化した結像パターン２９ｂが示されている。図８（ｃ）及び（ｄ）の結像パターン１０６ｃ，１０６ｄは、図１０（ｂ）に示す複数の第２結像パターン２９ｂから抽出されたものである。
【００６４】
露光装置３６は、第１結像パターン２９ａ（図１０（ａ）参照）を一定の移動量Ｌｙで上下に往復させると共に横方向に一定の移動量Ｌｘで移動させながら、フォトレジスト膜８を感光させる。横方向の移動量Ｌｘは、第１結像パターン２９ａの幅と第２結像パターン２９ｂの幅の和に略等しい距離である。
【００６５】
次に、第１結像パターン２９ａと同じ移動量Ｌｙ，Ｌｘで、第２結像パターン２９ｂを走査する（図１０（ｂ）参照）。この時、第１結像パターン２９ａのうち第３周囲パターン１０４ｃに対応する部分の端部と第２結像パターン２９ｂのうち第３周囲パターン１０４ｃに対応する部分の端部が重なるように、第２結像パターン２９ｂを走査する。同時に、第１結像パターン２９ａのうち第４周囲パターン１０４ｄに対応する部分の端部と第２結像パターン２９ｂのうち第４周囲パターン１０４ｄに対応する部分の端部が重なるように、第２結像パターン２９ｂを走査する。
【００６６】
すると図８及び９を参照して説明したように、回路パターン１０２（図６（ａ）参照）に対応する複数の第１感光領域１１０ａと、複数の第１感光領域１１０ａを隙間なく囲う第２感光領域１１０ｂとが感光する。
【００６７】
図１０に示すように半導体基板２全面に亘って第１及び第２結像パターンを走査すると、横方向に連なる複数の第２感光領域が感光される。この時、横方向に連なった第２感光領域の両端は、集積回路の形成には直接役立たないダミー露光により感光される。
【００６８】
（３）変形例
（３−１）変形例１
図１１は、実施の形態１の変形例を説明する図である。図４の半導体装置３０の配線２２ａ，２２ｂは、回路領域３２内に閉じ込められている。しかし、半導体装置３０には図１１に示すように、回路領域３２同士を接続する配線２２ｃを設けてもよい。回路領域３２同士を接続する配線２２ｃは、特定の配線層（例えば、最上層の配線層）に設けられる。
【００６９】
回路領域３２同士を接続する配線２２ｃは例えば、結像パターン１０６ａ〜１０６ｄが結像されたフォトレジスト膜８に、配線２２ｃに対応するパターンを再度結像することで形成することができる。配線２２ｃに対応する結像パターンは例えば、２枚のレチクルを用いることで容易に投影できる。１枚目のレチクルには、配線２２ｃの左半分と重ねに対応するパターンと重ねしろ（２重露光部分）とが設けられる。２枚目のレチクルには、配線２２ｃの右半分に対応するパターンと重ねしろとが設けられる。
【００７０】
変形例１によれば、製造可能な半導体装置のバリエーションが多くなる。
【００７１】
（３−２）変形例２
図４〜９に示す例では、第２感光領域１１０ｂ（図９参照）に囲まれる第１感光領域１１０ａは２つである。しかし、第２感光領域１１０ｂに囲まれる第１感光領域１１０ａは３つ以上であってもよい。例えば図８において、結像パターン１０６ｂの結像位置を右側に移動し、結像パターン１０６ａと結像パターン１０６ｂの間に、第１周辺パターン１０４ａおよび第２周辺パターン１０４ｂを遮光した新たな結像パターンを結像してもよい。この結像により、第２感光領域１１０ｂ（図９参照）で囲まれた３つの第１感光領域１１０ａを形成することができる。
【００７２】
この場合、新たな結像パターンのうち第３周辺パターン１０４ｃ及び第４周辺パターン１０４ｄに対応する領域の左端部が、結像パターン１０６ｃの第３周辺パターン１０４ｃ及び第４周辺パターン１０４ｄに対応する領域の右端部に重なるようにする。更に、新たな結像パターンのうち第３周辺パターン１０４ｃ及び第４周辺パターン１０４ｄに対応する領域の右端部が、結像パターン１０６ｂの第３周辺パターン１０４ｃ及び第４周辺パターン１０４ｄに対応する領域の左端部に重なるようにする。
【００７３】
この方法によれば、回路パターン１０２に対応する３つ以上の回路領域を有する大規模な半導体装置を、露光回数の増加を抑制しつつ製造することができる。
【００７４】
（４）複数レチクルによるリング部の形成
図４〜９に示す方法によらなくても、複数の回路領域３２を囲むリング部を形成することは可能である。例えば複数のレチクルを用いれば、複数の回路領域３２を囲むリング部を形成できる。しかし図４〜９に示す方法は、複数のレチクルを用いる方法にない複数の利点を有している。
【００７５】
図１２は複数のレチクルを用いて、複数の回路領域を囲むリング部を形成する方法の一例を説明する図である。図１２には、この方法に用いる２枚のレチクルが示されている。
【００７６】
上記方法に用いる一方のレチクル１０８ａ（以下、第１レチクルと呼ぶ）は、図１２（ａ）に示すように回路パターン１０２と、回路パターン１０２の周囲に配置された逆コの字型のパターン６０ａ（以下、逆コの字パターンと呼ぶ）とを有する。上記方法に用いる他方のレチクル１０８ｂ（以下、第２レチクルと呼ぶ）は、図１２（ｂ）に示すように回路パターン１０２と、回路パターン１０２の周囲に配置されたコの字型のパターン６０ｂ（以下、コの字パターン呼ぶ）とを有する。第１レチクル１０８ａの回路パターン１０２と第２レチクル１０８ｂの回路パターン１０２は、同じパターンである。
【００７７】
複数の回路領域３２を囲むリング部を形成するためには先ず、第１レチクル１０８ａを露光装置に設定し、第１レチクル１０８ａの第１結像パターンをフォトレジスト膜に結像する。次に露光装置に設定されている第１レチクル１０８ａを第２レチクル１０８ｂに交換して、第２レチクル１０８ｂの第２結像パターンをフォトレジスト膜に結像する。この時、逆コの字パターン６０ａの右端に対応する感光領域とコの字パターン６０ｂの左端に対応する感光領域とが重なるように、第２結像パターンを結像する。更に、フォトレジスト膜を現像してエッチング・マスクを形成する。その後、例えば図１（ｄ）〜図２（ｆ）および図３（ｉ）〜図３（ｋ）等を参照して説明した手順により、回路パターン１０２に対応する回路領域とリング部を形成する。
【００７８】
図１２を参照して説明した方法では、複数のレチクルを使用する。一方、図４〜９を参照して説明した方法（すなわち、実施の形態１）では、使用するレチクルは１枚である。従って、実施の形態１によれば、配線層（または、ビア層）の形成に用いるレチクル数を抑制できる（利点１）。更に実施の形態１によれば、レチクルの使用枚数を抑制できるので、レチクルの交換回数も抑制できる。その結果、スループットが向上する（利点２）。このように、実施の形態１は、複数のレチクルを用いる方法にない複数の利点を有する。
【００７９】
上述したように実施の形態１では、周辺パターン１０４は回路パターン１０２と一緒に結像され、単独で結像されることはない。従って実施の形態１によれば、リング部（例えば、耐湿リング）を有する大規模な装置を、露光回数の増加を抑制しつつ形成することができる。
【００８０】
更に、実施の形態１で配線層等の形成に使用するレチクルは１枚である。従って実施の形態１によれば、レチクルの使用枚数を抑制できる。更に実施の形態１によれば、レチクルの交換回数が抑制されるので、スループットが向上する。
（実施の形態２）
実施の形態２は、実施の形態１において更に、第３周辺パターン１０４ｃまたは第４周辺パターン１０４ｄを遮光しつつ、レチクル・パターンをフォトレジスト膜に結像する半導体装置の製造方法である。実施の形態２法は、この工程を除けば実施の形態１と略同じである。従って、実施の形態１と同じ部分については、説明を省略または簡単にする。
【００８１】
（１）レチクル
図１３は、実施の形態２のレチクル１０８ＩＩを説明する図である。図１３（ａ）は、レチクル１０８ＩＩの平面図である。
【００８２】
実施の形態２の周辺パターン１０４は、夫々が平行移動することで、回路パターン１０２を隙間なく囲うパターン群である。
【００８３】
今、第１〜第２周辺パターン１０４ａ，１０４ｂが実施の形態１と同様、第１〜第２平行移動１２２ａ，１２２ｂしたと仮定する（図１３（ｂ）参照）。
【００８４】
更に、第３周辺パターン１０４ｃ（図１３（ｂ）参照）が、第４周辺パターン１０４ｄと回路パターン１０２（図１３（ｂ）参照）との間に第３平行移動１２２ｃしたと仮定する。更に、第４周辺パターン１０４ｄが第３平行移動前の第３周辺パターン１０４ｃと回路パターン１０２の間に第４平行移動１２２ｄしたと仮定する。実施の形態２の周辺パターン１０４は、これらの平行移動により、回路パターン１０２を隙間なく囲うパターン群である（図１３（ｂ）参照）。
【００８５】
（２）感光工程
図１４〜１９は、実施の形態２の感光工程の一例を説明する図である。図１４のパターン２２９ａ〜２２９ｄは、第１周辺パターン１０４ａ〜第４周辺パターン１０４ｄの一部を遮光した状態のレチクル１０８ＩＩ（図１３参照）の結像パターンである。
【００８６】
図１４（ａ）の結像パターン２２９ａは、第１周辺パターン１０４ａと第３周辺パターン１０４ｃを遮光した場合に得られる結像パターンである。図１４（ｂ）の結像パターン２２９ｂは、第１周辺パターン１０４ａと第４周辺パターン１０４ｄを遮光した場合に得られる結像パターンである。図１４（ｃ）の結像パターン２２９ｃは、第２周辺パターン１０４ｂと第３周辺パターン１０４ｃを遮光した場合に得られる結像パターンである。図１４（ｄ）の結像パターン２２９ｄは、第２周辺パターン１０４ｂと第４周辺パターン１０４ｄを遮光した場合に得られる結像パターンである。
【００８７】
図１５（ａ）〜図１８（ｐ）には、レチクル１０８ＩＩの結像パターン２０６ａ〜２０６ｐが結像順に示されている。図１５（ａ）の結像パターン２０６ａは最初に結像されるパターンであり、図１８（ｐ）の結像パターン２０６ｐは最後に結像されるパターンである。
【００８８】
（２−１）第１走査（図１５（ａ）〜（ｄ）参照）
先ず、レチクル１０８ＩＩ（図１３（ａ）参照）の第１周辺パターン１０４ａと第３周辺パターン１０４ｃを遮光して、結像位置を変化させつつレチクル・パターンをフォトレジスト膜８（図１９参照）に複数回結像する。この走査により結像されるパターン２０６ａ〜２０６ｄ（図１５（ａ）〜（ｄ）参照）は、図１４（ａ）を参照して説明した結像パターン２２９ａである。
【００８９】
２番目の結像（図１５（ｂ）参照）により、第２感光領域２１０ｂ（図１９参照）のうち第１部分２１２ａが感光する。２番目の結像により感光する第１部分２１２ａは、第２感光領域２１０ｂの左辺下側の部分である。
【００９０】
３番目の結像（図１５（ｃ）参照）により、複数の第１感光領域１１０ａ（図１９参照）に含まる第４領域１１０ａＩＶ（図１９参照）を感光させる。３番目の結像により感光する第４領域１１０ａＩＶは、複数の第１感光領域１１０ａのうち右下の部分である。
【００９１】
第４領域１１０ａＩＶは、第２感光領域２１０ｂ（図１９参照）の下辺右側に位置する第４部分２１２ｄに隣接する第１感光領域である。第４部分２１２ｄは、複数の第１感光領域１１０ａ（図１９参照）を挟んで第３部分２１２ｃ（図１９参照）に対向する領域である。
【００９２】
４番目の結像（図１５（ｄ）参照）により、第２感光領域２１０ｂ（図１９参照）のうち第３部分２１２ｃ（図１９参照）を感光させる。４番目の結像により感光する第３部分２１２ｃは、第２感光領域２１０ｂの上辺右側の部分である。
【００９３】
（２−２）第２走査（図１５（ｅ）〜図１６（ｈ）参照）
次に、レチクル１０８ＩＩ（図１３（ａ）参照）の第１周辺パターン１０４ａと第４周辺パターン１０４ｄを遮光して、結像位置を変化させつつレチクル・パターンをフォトレジスト膜８（図１９参照）に複数回結像する。この走査により結像されるパターン２０６ｅ〜２０６ｈ（図１５（ｅ）〜図１６（ｈ）参照）は、図１４（ｂ）を参照して説明した結像パターン２２９ｂである。
【００９４】
５番目の結像（図１５（ｅ）参照）により、第２感光領域２１０ｂ（図１９参照）のうち第１部分２１２ａを感光させる。５番目の結像により感光する第１部分２１２ａは、第２感光領域２１０ｂの左辺上側の部分である。
【００９５】
７番目の結像（図１６（ｇ）参照）により、第２感光領域２１０ｂ（図１９参照）のうち第４部分２１２ｄ（図１９参照）を感光させる。７番目の結像により感光する第４部分２１２ｄは、第２感光領域２１０ｂの下辺右側の部分である。
【００９６】
８番目の結像（図１６（ｈ）参照）により、複数の第１感光領域１１０ａ（図１９参照）のうち第３部分２１２ｃに隣接する第３領域１１０ａＩＩＩを感光させる。８番目の結像により感光する第３領域１１０ａＩＩＩは、複数の第１感光領域１１０ａの右上側の部分である。
【００９７】
（２−３）第３走査（図１６（ｉ）〜図１７（ｌ）参照）
次に、レチクル１０８ＩＩ（図１３（ａ）参照）の第２周辺パターン１０４ｂと第３周辺パターン１０４ｃを遮光して、結像位置を変化させつつレチクル・パターンをフォトレジスト膜８（図１９参照）に複数回結像する。この走査により結像されるパターン２０６ｉ〜２０６ｌ（図１６（ｉ）〜図１７（ｌ）参照）は、図１４（ｃ）を参照して説明した結像パターン２２９ｃである。
【００９８】
９番目の結像（図１６（ｉ）参照）により、第２感光領域２１０ｂ（図１９参照）のうち第３部分２１２ｃを感光させる。９番目の結像により感光する第３部分２１２ｃは、第２感光領域２１０ｂの上辺左側の部分である。
【００９９】
１０番目の結像（図１７（ｊ）参照）により、複数の第１感光領域１１０ａ（図１９参照）に含まれ、第４部分２１２ｄに隣接する第４領域１１０ａＩＶを感光させる。１０番目の結像により感光する第４領域１１０ａＩＶは、複数の第１感光領域１１０ａの左下側の部分である。
【０１００】
１１番目の結像（図１７（ｋ）参照）により、第２感光領域２１０ｂ（図１９参照）のうち複数の感光領域１１０ａを挟んで第１部分２１２ａに対向する第２部分２１２ｂを感光させる。１１番目の結像により感光する第２部分２１２ｂは、第２感光領域２１０ｂの右辺下側の部分である。
【０１０１】
（２−４）第４走査（図１７（ｍ）〜図１８（ｐ）参照）
次に、レチクル１０８ＩＩ（図１３（ａ）参照）の第２周辺パターン１０４ｂと第４周辺パターン１０４ｄを遮光して、結像位置を変化させつつレチクル・パターンをフォトレジスト膜８（図１９参照）に複数回結像する。この走査により結像されるパターン２０６ｍ〜２０６ｐ（図１７（ｍ）〜図１８（ｐ）参照）は、図１４（ｄ）を参照して説明した結像パターン２２９ｄである。
【０１０２】
１３番目の結像（図１７（ｍ）参照）により、複数の第１感光領域１１０ａ（図１９参照）のうち第３部分２１２ｃに隣接する第３領域１１０ａＩＩＩを感光させる。１３番目の結像により感光する第３領域１１０ａＩＩＩは、複数の第１感光領域１１０ａの左上側の部分である。
【０１０３】
１４番目の結像（図１８（ｎ）参照）により、第２感光領域２１０ｂ（図１９参照）のうち第４部分２１２ｄを感光させる。１４番目の結像により感光する第４部分２１２ｄは、第２感光領域２１０ｂの下辺左側の部分である。
【０１０４】
１６番目の結像（図１８（ｐ）参照）により、第２感光領域２１０ｂ（図１９参照）のうち複数の第１感光領域１１０ａを挟んで第１部分２１２ａに対向する第２部分２１２ｂを感光させる。１６番目の結像により感光する第２部分２１２ｂは、第２感光領域２１０ｂの右辺上側の部分である。
【０１０５】
以上により、回路パターン１０２に対応する複数の第１感光領域１１０ａ（図１９参照）と、複数の第１感光領域１１０ａを隙間なく囲う第２感光領域１１０ｂとが感光する。
【０１０６】
実施の形態１では、第２感光領域２１０ｂに囲われ横１列に配置された複数の第１感光領域１１０ａを感光させる（図９参照）。一方、実施の形態２では、第２感光領域２１０ｂに囲われ複数列に配置された第１感光領域１１０ａを感光させる（図１９参照）。従って実施の形態２によれば、リング部を有し実施の形態１より大規模な半導体装置を形成することができる。
【０１０７】
（実施の形態３）
実施の形態３では、結像パターンの間隔を変化させることで、互いに離隔した第２感光領域を感光させる。実施の形態３は、この工程等を除けば実施の形態１と略同じである。従って、実施の形態１と同じ部分については、説明を省略または簡単にする。
【０１０８】
（１）レチクル
実施の形態３のレチクルは、図６を参照して説明したレチクル１０８Ｉと略同じである。ただし、実施の形態３の第３〜第４周辺パターン１０４ｃ，１０４ｄは好ましくは、実施の形態１の第３〜第４周辺パターン１０４ｃ，１０４ｄより短い。
【０１０９】
第３〜第４周辺パターン１０４ｃ，１０４ｄを短くすることで、リング部の間隔を広くできる。その結果、スクライブ・ライン３３の幅を十分に確保することができる。
【０１１０】
（２）感光工程
図２０〜２１は、実施の形態３の感光工程の一例を説明する図である。
【０１１１】
図２０（ａ）〜（ｄ）には、第１周辺パターン１０４ａまたは第２周辺パターン１０４ｂを遮光した結像パターン１０６ａ〜１０６ｄが結像順に示されている。図２０は、実施の形態１の図８に対応する。
【０１１２】
図２１には、第１感光領域１１０ａおよび第２感光領域３１０ｂが示されている。図２１は、実施の形態１の図９に対応する。
【０１１３】
実施の形態３では、実施の形態１と同様、第１周辺パターン１０４ａまたは第２周辺パターン１０４ｂを遮光して、結像パターン１０６ａ〜１０６ｄをフォトレジスト膜８に結像させる。この結像工程を繰り返しつつ、遮光する周辺パターン１０４ａ，１０４ｂを変更し、更に結像パターン１０６ａ〜１０６ｄのうち回路パターンに対応する部分３０７ａ〜３０７ｄ（以下、回路部分と呼ぶ）の間隔を変化させる。この変化により、複数の第１感光領域１１０ａ（図２１参照）と、互いに離隔した第２感光領域３１０ｂとを感光させる。図２１には、一つの第２感光領域３１０ｂと、該第２感光領域３１０ｂの左側に位置する別の第２感光領域の右半分３１０ｂＲと、該第２感光領域３１０ｂの右側に位置する別の第２感光領域の左半分３１０ｂＬが示されている。
【０１１４】
今、１番目の結像で生じる回路部分３０７ａと３番目の結像で生じる回路部分３０７ｃの間隔を第１間隔Ｌ１（図２０（ｃ）参照）と呼ぶとする。更に、２番目の結像で生じる回路部分３０７ｂと３番目の結像で生じる回路部分３０７ｃの間隔を、第２間隔Ｌ２（図２０（ｃ）参照）と呼ぶ。更に、３番目の結像で生じる回路部分３０７ｃと４番目の結像で生じる回路部分３０７ｄの間隔を第３間隔Ｌ３（図２０（ｄ）参照）と呼ぶ。
【０１１５】
実施の形態３では、第１間隔Ｌ１を、１番目の結像パターン１０６ａのうち第２周辺パターン１０４ｂ（図６（ａ）参照）以外の部分に対応する領域３０７ａ，３０８ａ，３０９ａ（図２０（ａ）参照）が第２感光領域３１０ｂ（図２１参照）から離隔するように設定する。この設定により、第３〜第４周辺パターン１０４ｃ，１０４ｄに対応する領域３０８ａ，３０９ａ（図２０（ａ）参照）が、第２感光領域３１０ｂから離隔する。
【０１１６】
１番目の結像パターン１０６ａは、第２感光領域３１０ｂの第１部分３１２ａ（図２１参照）を感光させる結像パターンである。従って第１間隔Ｌ１は、第１部分３１２ａを感光させる結像パターン１０６ａのうち第２周辺パターン１０４ｂ（図６（ａ）参照）以外の部分に対応する領域３０７ａ，３０８ａ，３０９ａ（図２０（ａ）参照）が、第２感光領域から離隔するように設定される。
【０１１７】
更に第２間隔Ｌ２を、２番目の結像パターン１０６ｂの第３〜第４周辺パターンに対応する領域３０８ｂ，３０９ｂと３番目の結像パターン１０６ｃの第３〜第４周辺パターンに対応する領域３０８ｃ，３０９ｃとが接続するように設定する。第２間隔Ｌ２は、第１間隔Ｌ１より狭い間隔である。
【０１１８】
更に第３間隔Ｌ３（図２０（ｄ）参照）を、４番目の結像パターン１０６ｄのうち第１周辺パターン１０４ａ（図６（ａ）参照）以外の部分に対応する領域３０７ｄ，３０８ｄ，３０９ｄ（図２０（ａ）参照）が第２感光領域３１０ｂから離隔するように設定する。この設定により、第３〜第４周辺パターンに対応する領域３０８ｄ，３０９ｄが、第２感光領域３１０ｂから離隔する。
【０１１９】
４番目の結像パターン１０６ｄは、第２感光領域の第２部分３１２ｂ（図２１参照）を感光させる結像パターンである。従って第３間隔Ｌ３は、第２部分３１２ｂを感光させる結像パターン１０６ｄ（図２０（ｄ）参照）のうち第１周辺パターン１０４ａ（図６（ａ）参照）以外の部分に対応する領域３０７ｄ，３０８ｄ，３０９ｄが第２感光領域から離隔するように設定される。
【０１２０】
ここで第３間隔Ｌ３は、第２間隔Ｌ２より広い間隔である。第３間隔Ｌ３は好ましくは、第１間隔Ｌ１に等しい間隔である。
【０１２１】
このように実施の形態３では、第２感光領域の第１部分３１２ａを感光させる結像パターン１０６ａのうち第３〜第４周辺パターンに対応する領域が第２感光領域３１０ｂから離隔するように、回路部分３０７ａ，３０７ｂの間隔Ｌ１を設定する。更に、第２感光領域の第２部分３１２ｂを感光させる結像パターン１０６ｄのうち第３〜第４周辺パターンに対応する領域３０８ｄ,３０９ｄが第２感光領域３１０ｂから離隔するように、回路部分３０７ｃ，３０７ｄの間隔Ｌ３を設定する。従って、回路部分３０７ａ〜３０７ｄの間隔は、Ｌ１（＝Ｌ３）とＬ２の間で変化する。
【０１２２】
その結果、第２感光領域３１０ｂ同志が離隔するで、第２感光領域３１０ｂにより形成されるリング部が、スクライブ・ライン３３で接続されることはない。
【０１２３】
従って実施の形態３によれば、リング部がスクライブにより切断されることはない。従って実施の形態３によれば、実施の形態１の半導体装置より高い耐湿性を有する半導体装置を形成することができる。
【０１２４】
（３）変形例
図２２は、実施の形態３の変形例を説明する図である。図２２（ａ）は、変形例で用いるレチクル１０８IIIの平面図である。図２２（ｂ）には、レチクル１０８IIIにより感光させるフォトレジス膜８の感光領域が示されている。
【０１２５】
図２２（ａ）に示すように、レチクル１０８IIIの周辺パターン３０４は２重化されている。従って、第２感光領域３１０ｂ１（図２２（ｂ）参照）も２重化される。その結果、複数の回路領域を囲むリング部が２重化され、半導体装置の耐湿性が向上する。
【０１２６】
更に変形例では、第１〜２周辺パターン３０４ａ，３０４ｂの両端が屈折している。従って、リング部の四隅がなだらかになり、リング部の四隅で発生する欠陥が減少する。その結果、半導体装置の信頼性が向上する。第１〜２周辺パターン３０４ａ，３０４ｂの屈折角は、好ましくは４０°〜５０°である。
【０１２７】
（実施の形態４）
実施の形態４では、結像パターンの間隔を変化させることで、複数列に配置された第１感光領域１１０ａと、互いに離隔した第２感光領域とを感光させる。実施の形態４は、この工程等を除けば実施の形態２と略同じである。従って、実施の形態２と同じ工程等については、説明を省略または簡単にする。
【０１２８】
（１）レチクル
実施の形態４のレチクルは、図１３を参照して説明した実施の形態２のレチクル１０８ＩＩと略同じである。ただし、実施の形態４の周辺パターン１０４は、実施の形態２の周辺パターン１０４より短いことが好ましい。
【０１２９】
周辺パターン１０４を短くすると、リング部の間隔を広くできる。その結果、スクライブ・ライン３３の幅を十分に確保することができる。
【０１３０】
（２）感光工程
図２３〜２６は、実施の形態４の感光工程の一例を説明する図である。
【０１３１】
図２３（ａ）〜図２６（ｐ）には、実施の形態４で用いる結像パターン４０６ａ〜４０６ｐが結像順に示されている。図２６（ｑ）には、実施の形態４で感光する、第１感光領域１１０ａおよび第２感光領域４１０ｂが示されている。
【０１３２】
実施の形態４では、実施の形態２と同様の手順により、複数列に配置された第１感光領域１１０ａを感光する。具体的は、第１又は第２周辺パターン１０４ａ，１０４ｂを遮光しつつ第３又は第４周辺パターン１０４ｃ，１０４ｄを遮光して、レチクル・パターン（結像パターン４０６ａ〜４０６ｐ）をフォトレジスト膜８に結像する。
【０１３３】
実施の形態４では更に、実施の形態３と同様の方法により、互いに離隔した第２感光領域４１０ｂを感光させる。具体的には、回路パターン１０２に対応する回路部分３０７（図２３（ａ）参照）の間隔を横方向だけでなく縦方向でも変化させる。
【０１３４】
以上の手順により、複数列に配置された第１感光領域１１０ａ（図２６（ｑ）参照）と、互いに離隔した第２感光領域４１０ｂとを感光させる。
【０１３５】
実施の形態４によれば、複数列に配置された第１感光領域１１０ａが感光されるので、実施の形態１より大規模な半導体装置を形成することができる。更に実施の形態４によれば、互いに離隔した第２感光領域４１０ｂが感光されるので、スクライブによりリング部に切断面が生じことはない。従って、半導体装置の耐湿性が、実施の形態２の半導体装置より向上する。
【０１３６】
（実施の形態５）
実施の形態５では、第５周辺パターンを有するレチクルを用いて、複数の第１感光領域１１０ａと、なだらかな四隅を有する第２感光領域とを感光させる。実施の形態５は、この工程およびレチクルを除けば実施の形態３と略同じである。従って、実施の形態３と同じ工程等については、説明を省略または簡単にする。
【０１３７】
（１）レチクル
図２７は、実施の形態５のレチクル１０８Ｖを説明する図である。図２７（ａ）は、レチクル１０８Ｖの平面図である。
【０１３８】
実施の形態５のレチクル１０８Ｖは、実施の形態３のレチクルにおいて更に、第５周辺パターン１０４ｅ（図２７（ａ）参照）を有するレチクルである。第５周辺パターン１０４ｅは、回路パターン１０２の中心から見て隣接する周辺パターン同士の間に位置するパターンである。実施の形態５の周辺パターン１０４は、それぞれが平行移動することで、回路パターン１０２を隙間なく囲うパターン群である。
【０１３９】
具体的には、第１〜第４周辺パターン１０４ａ〜１０４ｄが実施の形態２と同様に第１〜第４平行移動したと仮定する。図２７（ｂ）には、第１〜第４平行移動後の第１〜第４周辺パターン１２０ａ〜１２０ｄが示されている。
【０１４０】
更に第５周辺パターン１０４ｅ（図２７（ｂ）参照）が、回路パターン１０２を乗り越えて第５平行移動１２２ｅしたと仮定する。すると第１〜第５平行移動後の周辺パターン１０４は、図２７（ｂ）に示すように、回路パターン１０２を隙間なく囲う。
【０１４１】
（２）感光工程
図２８〜３１は、実施の形態５の感光工程を説明する図である。図２８のパターン５２９ａ，５２９ｂは、レチクル１０８Ｖ（図２７参照）を透過した露光光５６をフォトレジスト膜８に結像することで生じる結像パターンである。
【０１４２】
図２８（ａ）のパターン５２９ａは、第１周辺パターン１０４ａと第１周辺パターン１０４ａに隣接する第５周辺パターン１０４ｅとを遮光した場合に生じる結像パターンである。図２８（ｂ）のパターン５２９ｂは、第２周辺パターン１０４ｂと第２周辺パターン１０４ｂに隣接する第５周辺パターン１０４ｅとを遮光した場合に生じる結像パターン５２９ｂである。結像パターン５２９ａ，５２９ｂは、複数の周辺パターン１０４のうちの遮光されない周辺パターンと回路パターン１０２とに対応するパターンである。
【０１４３】
図２９（ａ）〜図３１（ｌ）には、レチクル１０８Ｖの結像パターン５０６ａ〜５０６ｌが結像順に示されている。
【０１４４】
実施の形態５の感光工程では、第２感光領域５１０ｂ（図３１（ｍ）参照）うち第１〜第４周辺パターン１０４ａ〜１０４ｄに対応する領域５２２ａ〜５２２ｄの間の隙間を、第５周辺パターン１０４ｅに対応する結像パターンで感光する。具体的には、図２９（ａ）〜図３１（ｌ）に示す結像パターン５２４Ｉ〜５２４ＩＶにより、該隙間を感光する。
【０１４５】
具体的には、１番目の結像（図２９（ａ）参照）により、第２周辺パターン１０４ｂに対応する領域５２２ｂ（図３１（ｍ）参照）と第４周辺パターン１０４ｄに対応する領域５２２ｄの隙間を感光する。１番目の結像パターン５０６ａは、図２８（ａ）に示す結像パターン５２９ａである。
【０１４６】
更に３番目の結像（図２９（ｃ）参照）により、第２周辺パターン１０４ｂに対応する領域５２２ｂ（図３１（ｍ）参照）と第３周辺パターン１０４ｃに対応する領域５２２ｃの隙間を感光する。３番目の結像パターン５０６ｃは、図２８（ａ）に示す結像パターン５２９ａである。
【０１４７】
更に１０番目の結像（図３１（ｊ）参照）により、第１周辺パターン１０４ａに対応する領域５２２ａ（図３１（ｍ）参照）と第３周辺パターン１０４ｃに対応する領域５２２ｃの隙間を感光する。１０番目の結像パターン５０６ｊは、図２８（ｂ）に示す結像パターン５２９ｂである。
【０１４８】
更に１２番目の結像（図３１（ｌ）参照）により、第１周辺パターン１０４ａに対応する領域５２２ａ（図３１（ｍ）参照）と第４周辺パターン１０４ｄに対応する領域５２２ｄの隙間を感光する。１２番目の結像パターン５０６ｌは、図２８（ｂ）に示す結像パターン５２９ｂである。
【０１４９】
以上の手順により、複数の第１感光領域１１０ａと、なだらかな四隅を有する第２感光領域５１０ｂとを感光させる。
【０１５０】
実施の形態５によれば、第２感光領域５１０ｂの四隅がなだらかになするので、リング部の四隅で発生する欠陥が減少する。その結果、半導体装置の信頼性が向上する。第５周辺パターン１０４ｅの隣接する周辺パターンに対する傾斜角度は、好ましくは４０°〜５０°である。
【０１５１】
（３）変形例
（３−１）変形例１
図３２は、実施の形態５の変形例１を説明する図である。図２３〜３１に示す例では、横一列に配置され第１感光領域１１０ａと第２感光領域５１０ｂとを感光する（図３１（ｍ）参照）。一方、変形例１によれば、２行２列に配置された第１感光領域１１０ａと第２感光領域５１０ｂ１とを感光することができる（図３２（ｅ）参照）。
【０１５２】
変形例１で使用するレチクルは、図２７（ａ）に示すレチクル１０８Ｖと同じものである。変形例１では、図３２（ａ）〜（ｄ）に示す４種類の結像パターンを用いて、２行２列に配置された第１感光領域１１０ａと第２感光領域５１０ｂ１とを感光させる。
【０１５３】
変形例１によれば、リング部の四隅で発生する欠陥が抑制され更に図２３〜３１に示す例より大規模な半導体装置を形成することができる。
【０１５４】
（３−２）変形例２
図３３は、実施の形態５の変形例２を説明する図である。変形例１では、２行２列に配置された第１感光領域１１０ａと第２感光領域５１０ｂ２とを感光する（図３２（ｅ）参照）。一方、変形例２によれば、２行３列に配置された第１感光領域１１０ａと第２感光領域５１０ｂ２とを感光することができる（図３２（ｇ）参照）。
【０１５５】
変形例２で使用するレチクルは、図２７（ａ）に示すレチクル１０８Ｖと同じものである。変形例２では、図３３（ａ）〜（ｆ）に示す６種類の結像パターンを用いて、２行３列に配置された第１感光領域１１０ａと第２感光領域５１０ｂ２とを感光させる。
【０１５６】
変形例２によれば、リング部の四隅で発生する欠陥が抑制され更に変形例１より大規模な半導体装置を形成することができる。
【０１５７】
（３−３）変形例３
図３４は、実施の形態５の変形例３を説明する図である。図３４（ａ）には、変形例３で使用するレチクルが示されている。図３４（ｂ）〜（ｃ）には、変形例３で用いる２種類の結像パターンが示されている。
【０１５８】
変形例３の第３〜第４周辺パターン１０４ｃ，１０４ｄは、図２７（ａ）に示す第３〜第４周辺パターン１０４ｃ，１０４ｄより回路パターン１０２の近くに配置されている。変形例３の周辺パターン１０４は、第１及び第２周辺パターン１０４ａ，１０４ｂが夫々第１及び第２平行移動し更に第５周辺パターン１０４ｅが第５平行移動１２２ｅするだけで、回路パターン１０２を隙間なく囲うパターンである。
【０１５９】
第１及び第２平行移動１２２ａ，１２２ｂは、図６（ｂ）を参照して説明した平行移動である。第５平行移動１２２ｅは、図２７（ｂ）を参照して説明した平行移動である。
【０１６０】
変形例３では、図３４（ｂ）〜（ｃ）に示す結像パターンを用いて、図３１（ｍ）の第１〜第２感光領域と略同じ領域を感光する。第２感光領域の四隅は、図２９（ａ）〜図３１（ｌ）に示す例と同じ手順により感光する。図３４（ｂ）の結像パターンは、第１周辺パターン１０４ａと第１周辺パターン１０４ａの上下に位置する第５周辺パターン１０４ｅとを遮光した場合に生じる結像パターンである。図３４（ｃ）の結像パターンは、第２周辺パターン１０４ｂと第２周辺パターン１０４ｂの上下に位置する第５周辺パターン１０４ｅとを遮光した場合に生じる結像パターン５２９ｂである。
【０１６１】
変形例３では、図３４（ｂ）の結像パターンにより、第２感光領域の左上と左下の隅を感光する。更に図３４（ｃ）の結像パターンにより、第２感光領域の右上と右下の隅を感光する。
【０１６２】
変形例３によれば、図２７とは異なるレチクルにより、図２９〜図３１の方法により得られる半導体装置と略同じ半導体装置を製造することができる。
【０１６３】
以上、本発明の実施形態について説明したが、実施の形態１〜５は、例示であって制限的なものではない。例えば、実施の形態１〜５のリング部は、耐湿リング（層間絶縁膜の端面から配線層（または、ビア層）に侵入する水分を抑制するリング）である。
【０１６４】
しかし実施の形態１〜５のリングは、耐湿リング以外のリング部であってもよい。例えば、実施の形態１〜５のリングは、半導体基板のダイシングの際に発生するクラックを抑制するクラック抑制リングであってもよい。
【０１６５】
或いは実施の形態１〜５のリングは、半導体基板の空乏層の拡大を抑制するガードリングであってもよい。この場合、回路パターン１０２は半導体デバイスに対応するパターンであり、レチクル１０８Ｉ等を用いて形成するレジスト・パターンは、例えばイオン注入用のマスクである。
【０１６６】
以上の実施の形態１〜５に関し、更に以下の付記を開示する。
【０１６７】
（付記１）
集積回路に対応する回路パターンと前記回路パターンの少なくとも四方に配置された複数の周辺パターンとを有する１枚のレチクルを用い、前記複数の周辺パターンのうち少なくとも一つのパターンを遮光して、前記複数の周辺パターンのうち遮光しないパターンと前記回路パターンとに対応する結像パターンをフォトレジスト膜に結像する工程を有し、前記結像する工程を複数回行いつつ前記遮光するパターンを変更することで、前記フォトレジスト膜のうち夫々が前記回路パターンに対応する複数の第１感光領域と前記複数の周辺パターンに対応し前記複数の第１感光領域を隙間なく囲う第２感光領域とを感光させる工程と、
前記感光させる工程の後、前記フォトレジスト膜を現像して、現像された前記フォトレジスト膜を有するマスクを形成する工程とを有する
半導体装置の製造方法。
【０１６８】
（付記２）
前記複数の周辺パターンは、第１周辺パターンと、前記回路パターンを挟んで前記第１周辺パターンに対向する第２周辺パターンとを有し、
前記複数の周辺パターンは、少なくとも前記第１周辺パターンが前記第２周辺パターンと前記回路パターンとの間に第１平行移動し更に前記第２周辺パターンが前記第１平行移動前の前記第１周辺パターンと前記回路パターンの間に第２平行移動することで、前記回路パターンを隙間なく囲うパターン群であり、
前記感光させる工程は、前記第１周辺パターンを遮光して前記結像パターンを前記フォトレジスト膜に結像することで、前記第２感光領域のうち第１部分を感光させる工程と、前記第１周辺パターンを遮光して前記結像パターンを前記フォトレジスト膜に結像することで、前記複数の第１感光領域に含まれ、前記第２感光領域のうち前記複数の第１感光領域を挟んで前記第１部分に対向する第２部分に隣接する第２領域を感光させる工程と、前記第２周辺パターンを遮光して前記結像パターンを前記フォトレジスト膜に結像することで、前記複数の第１感光領域のうち前記第１部分に隣接する第１領域を感光させる工程と、前記第２周辺パターンを遮光して前記結像パターンを前記フォトレジスト膜に結像することで、前記第２感光領域のうち前記第２部分を感光させる工程とを
有することを特徴とする付記１に記載の半導体装置の製造方法。
【０１６９】
（付記３）
前記複数の周辺パターンは更に、前記第１周辺パターンおよび前記第２周辺パターンと異なる第３周辺パターンと、前記回路パターンを挟んで前記第３周辺パターンに対向する第４周辺パターンとを有し、
前記複数の周辺パターンは、少なくとも、前記第１平行移動および前記第２平行移動が行われ更に前記第３周辺パターンが前記第４周辺パターンと前記回路パターンとの間に第３平行移動し更に前記第４周辺パターンが前記第３平行移動前の前記第３周辺パターンと前記回路パターンの間に第４平行移動することで、前記回路パターンを隙間なく囲うパターン群であり、
前記感光させる工程は、前記第３周辺パターンを遮光して前記結像パターンを前記フォトレジスト膜に結像することで、前記第２感光領域のうち前記第１部分および前記第２部分とは異なる第３部分を感光させる工程と、
前記第３周辺パターンを遮光して前記結像パターンを前記フォトレジスト膜に結像することで、前記複数の第１感光領域に含まれ、前記第２感光領域のうち前記複数の第１感光領域を挟んで前記第３部分に対向する第４部分に隣接する第４領域を感光させる工程と、
前記第４周辺パターンを遮光して前記結像パターンを前記フォトレジスト膜に結像することで、前記複数の第１感光領域のうち前記第３部分に隣接する第３領域を感光させる工程と、
前記第４周辺パターンを遮光して前記結像パターンを前記フォトレジスト膜に結像することで、前記第２感光領域のうち前記第４部分を感光させる工程とを
有することを特徴とする付記２に記載の半導体装置の製造方法。
【０１７０】
（付記４）
前記感光させる工程は、前記結像する工程を複数回行いつつ前記遮光するパターンを変更し更に前記結像パターンのうち前記回路パターンに対応する部分の間隔を変化させることで、前記第１部分を感光させる前記結像パターンのうち前記第２周辺パターン以外の部分に対応する領域が前記第２感光領域から離隔し更に前記第２部分を感光させる前記結像パターンのうち前記第１周辺パターン以外の部分に対応する領域が前記第２感光領域から離隔するように、前記複数の第１感光領域と前記第２感光領域とを感光させる工程であることを
特徴とする付記２に記載の半導体装置の製造方法。
【０１７１】
（付記５）
前記複数の周辺パターンは更に、前記回路パターンの中心から見て隣接する周辺パターン同士の間に位置する第５周辺パターンを有し、少なくとも前記第１周辺パターンおよび前記第２周辺パターンがそれぞれ前記第１平行移動及び前記第２平行移動し更に、前記第５周辺パターンが前記回路パターンを乗り越えて第５平行移動することで、前記回路パターンを隙間なく囲うパターン群であり、
前記感光させる工程は更に、前記第２感光領域のうち前記第５周辺パターン以外の前記複数の周辺パターンに対応する領域間の隙間を、前記第５周辺パターンに対応する結像パターンで感光する工程を有することを
特徴とする付記４に記載の半導体装置の製造方法。
【０１７２】
（付記６）
集積回路に対応する回路パターンと、
前記回路パターンに沿って配置された第１周辺パターンと、前記回路パターンを挟んで前記第１周辺パターンに対向する第２周辺パターンとを有し、少なくとも前記第１周辺パターンが前記第２周辺パターンと前記回路パターンとの間に第１平行移動し更に前記第２周辺パターンが前記第１平行移動前の前記第１周辺パターンと前記回路パターンの間に第２平行移動することで、前記回路パターンを隙間なく囲う複数の周辺パターンとを有する
レチクル。
【０１７３】
（付記７）
前記複数の周辺パターンは更に、前記回路パターンに沿って配置され前記第１周辺パターンおよび前記第２周辺パターンとは異なる第３周辺パターンと、前記回路パターンを挟んで前記第３周辺パターンに対向する第４周辺パターンとを有し、
前記複数の周辺パターンは、少なくとも、前記第１平行移動および前記第２平行移動が行われ更に前記第３周辺パターンが前記第４周辺パターンと前記回路パターンとの間に第３平行移動し更に前記第４周辺パターンが前記第３平行移動前の前記第３周辺パターンと前記回路パターンの間に第４平行移動することで、前記回路パターンを隙間なく囲うことを
特徴とする付記６に記載のレチクル。
【０１７４】
（付記８）
前記複数の周辺パターンは更に、前記回路パターンの中心から見て隣接する周辺パターン同士の間に位置する第５周辺パターンを有し、少なくとも前記第１周辺パターンおよび前記第２周辺パターンがそれぞれ前記第１平行移動及び前記第２平行移動し更に、前記第５周辺パターンが前記回路パターンを乗り越えて第５平行移動することで、前記回路パターンを隙間なく囲うことを
特徴とする付記６又は７に記載のレチクル。
【符号の説明】
【０１７５】
８，８ａ，８ｂ・・・フォトレジスト膜
１０２・・・回路パターン
１０４，３０４・・・周辺パターン
１０４ａ，３０４ａ・・・第１周辺パターン
１０４ｂ，３０４ｂ・・・第２周辺パターン
１０４ｃ・・・第３周辺パターン
１０４ｄ・・・第４周辺パターン
１０４ｅ・・・第５周辺パターン
１０６ａ・・・結像パターン
１０８Ｉ〜１０８Ｖ・・・レチクル
１１０ａ・・・第１感光領域
１１０ｂ，２１０ｂ，３１０ｂ，４１０ｂ，５１０ｂ，５１０ｂ１，５１０ｂ２・・・第２感光領域
１１２ａ，２１２ａ，３１２ａ・・・第１部分
１１２ｂ，２１２ｂ，３１２ｂ・・・第２部分
２１２ｃ・・・第３部分
２１２ｄ・・・第４部分
１２２ａ〜１２２ｅ・・・第１平行移動〜第５平行移動
３０７ａ〜３０７ｄ・・・回路部分
３０８ａ〜３０８ｄ・・・第３周辺パターンに対応する領域
３０９ａ〜３０９ｄ・・・第４周辺パターンに対応する領域
５２２ａ〜５２２ｄ・・・第１〜第４周辺パターンに対応する領域
【図１】
0006477066.tif 000002
【図２】
0006477066.tif 000003
【図３】
0006477066.tif 000004
【図４】
0006477066.tif 000005
【図５】
0006477066.tif 000006
【図６】
0006477066.tif 000007
【図７】
0006477066.tif 000008
【図８】
0006477066.tif 000009
【図９】
0006477066.tif 000010
【図１０】
0006477066.tif 000011
【図１１】
0006477066.tif 000012
【図１２】
0006477066.tif 000013
【図１３】
0006477066.tif 000014
【図１４】
0006477066.tif 000015
【図１５】
0006477066.tif 000016
【図１６】
0006477066.tif 000017
【図１７】
0006477066.tif 000018
【図１８】
0006477066.tif 000019
【図１９】
0006477066.tif 000020
【図２０】
0006477066.tif 000021
【図２１】
0006477066.tif 000022
【図２２】
0006477066.tif 000023
【図２３】
0006477066.tif 000024
【図２４】
0006477066.tif 000025
【図２５】
0006477066.tif 000026
【図２６】
0006477066.tif 000027
【図２７】
0006477066.tif 000028
【図２８】
0006477066.tif 000029
【図２９】
0006477066.tif 000030
【図３０】
0006477066.tif 000031
【図３１】
0006477066.tif 000032
【図３２】
0006477066.tif 000033
【図３３】
0006477066.tif 000034
【図３４】
0006477066.tif 000035