(57)【特許請求の範囲】
【請求項１】
入力電圧が入力される入力端子と、
該入力端子に入力された電圧を分圧して第１の電圧を取り出す抵抗分圧部と、
第１の基準電圧を基準点として前記第１の電圧を反転増幅した信号を第２の電圧として出力する反転増幅部と、
第２の基準電圧を基準点とし、前記第１の電圧および前記第２の電圧をそれぞれ第１の入力および第２の入力とする反転増幅回路からなる加算部と、
該加算部の出力を目的の信号として次段に入力する出力部と、
を有することを特徴とするスイッチング電源用制御ＩＣにおける入力前置回路。
【請求項２】
入力電圧が第１の電圧として入力される入力端子と、
第１の基準電圧を基準点として該入力端子に入力される前記第１の電圧を反転増幅した信号を第２の電圧として出力する反転増幅部と、
第２の基準電圧を基準点とし、前記第１の電圧および前記第２の電圧をそれぞれ第１の入力および第２の入力とする反転増幅回路からなる加算部と、
該加算部の出力を目的の信号として次段に入力する出力部と、
を有することを特徴とするスイッチング電源用制御ＩＣにおける入力前置回路。
【請求項３】
前記第１の基準電圧が前記第２の基準電圧より大きくなるように設定されていることを特徴とする請求項１または２に記載のスイッチング電源用制御ＩＣにおける入力前置回路。
【請求項４】
請求項１ないし３のいずれか一項に記載のスイッチング電源用制御ＩＣにおける入力前置回路を備えて構成されたスイッチング電源制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源において制御ＩＣに外部信号を取り込む際の入力前置回路に関する。
【背景技術】
【０００２】
入力前置回路は、外部からＩＣ（集積回路）に入力される電圧を、ＩＣ内部の回路が処理できる、もしくは処理に適した電圧範囲に変換する回路である。図５は、従来のスイッチング電源用制御ＩＣにおける入力前置回路の構成例(その１）を示す図である。また図６は、一般的なスイッチング電源用制御ＩＣ８を含んで成るスイッチング電源装置の構成例を示す図である。
【０００３】
図５及び図６において、１は、ＡＣ入力（入力電圧VAC）、２は、入力フィルタを構成するトランス、３は、入力フィルタを構成するコンデンサ、４は、ＡＣ入力を整流するダイオード・ブリッジ、５は、スイッチング動作に起因するリップルノイズを除去するためのコンデンサ、６は、ＡＣ入力を半波整流して制御ＩＣの入力電圧とするためのダイオード、７は、制御ＩＣへの入力電流を制限する抵抗、８は、制御ＩＣ、９は、制御ＩＣのＬＡＴ端子に接続し、加熱ラッチ保護をかけるためのサーミスタ、１０，１１は、ＣＳ端子のノイズフィルタを構成するコンデンサ及び抵抗、１２は、ＭＯＳＦＥＴのオン電流を電圧に変換するセンス抵抗、１３は、制御ＩＣの電源であるＶＣＣ端子の電圧を保持するコンデンサ、１４は、ＶＣＣ端子から補助巻線への電流逆流を防ぐダイオード、１５は、動作時に制御ＩＣへ電源を供給するトランスの補助巻線、１６は、トランスの１次巻線、１７は、スイッチングするＭＯＳＦＥＴ、１８は、トランスの２次巻線、１９は、二次側の電圧を整流するダイオード、２０は、二次側の電圧を平滑化するコンデンサ、２１は、二次側の負荷情報を一次側へ送るフォトカプラ、２２は、出力電圧の状態を電流に変換するシャントレギュレータ、２３，２４は、出力電圧を分圧する抵抗、２５は、二次側の出力で、負荷(不図示)への接続端である。
【０００４】
図５に示したＩＣ入力端子は、図６においては制御ＩＣ８のＶＨ端子が該当する。ＶＨ端子は、入力電圧を監視して、入力電圧が印加状態であるか否か、または入力電圧ピークを監視して入力電圧に応じた特性補正を制御ＩＣ内部の機能ブロックに実施させる。
【０００５】
更に、ピーク電圧が低下した際には、制御ＩＣの動作を停止させる機能、または入力電圧が印加された際には或る低電圧以上になるまで動作を停止させる機能などを制御ＩＣ内部の機能ブロックに実施させる。
【０００６】
監視すべき入力電圧がワールドワイド対応電源の場合には、入力仕様が85Vac〜264Vacであることから、図６に示す整流ダイオード６によって整流されたＶＨ端子入力電圧は、0Vdc〜120Vdcの場合もあれば、0Vdc〜約380Vdcの場合もあり得る。
【０００７】
単一の制御ＩＣで上記ワールドワイド対応電源の入力電圧を受けて処理するためには、0Vdc〜400Vdcの電圧が入力されることを想定する必要がある。
一方、信号を受ける制御ＩＣ側では入力端子内部に分圧抵抗を用意し、0Vdc〜400Vdcの電圧を制御ＩＣ内部で処理可能な電圧に変換する。制御ＩＣの内部電源は5V（最近は3.3V）と入力電圧範囲に比べて非常に低いため、その分圧比は1:250など大きな値である。
【０００８】
入力電圧が高い時には分圧後の電圧が1V台となり、内部回路の動作範囲的にも十分な電圧を有しているが、入力電圧が低いことを検出する場合には、例えば45Vdcを検出する場合には、その信号は0.18Vと非常に低い値となり、受け側の制御ＩＣ内部回路の入力範囲の下限に近く、また、制御ＩＣ内部のノイズとまざり、信号とノイズの識別が難しくなり、制御ＩＣが誤動作／誤検出する原因の一つでもあった。
【０００９】
また同じ理由から制御ＩＣの仕様として特性を高精度に規定することが困難であった。
なお、これらの課題を解決するために、検出すべき電圧に応じて分圧比を複数用意する、或いは図７のスイッチング電源用制御ＩＣにおける入力前置回路１００の構成例(その２）に示すように、分圧後の信号を検出すべき電圧に応じて機能毎にＡＭＰ１０３などで増幅し対応する場合があった。
【００１０】
しかし図７に示す入力前置回路１００の構成例(その２）の場合、機能ブロックＡが全入力範囲を監視して常時スイッチングパルスを制御する機能を提供し、機能ブロックＢが特定低入力電圧の前後で制御モードを切り替える機能を提供する場合、機能ブロックＢに対しては高入力電圧の情報は不要なため、入力電圧をＡＭＰ１０３などで増幅する構成を採ることがある。例えば、下記特許文献１の図２，図４のＭＵＬ端子や、下記特許文献２の図１のＶＨ端子に対して、このような構成を適用することがある。
【００１１】
しかしこのような構成では、機能ブロックＢの入力部に適用したＡＭＰ１０３の誤差などにより、不都合が生じてしまう場合があった。
すなわち、単一入力に基づき複数の機能をそれぞれ実行すべき機能群が、複数の入力情報に基づいて連動がとれていない動作をしてしまうという不都合である。制御モードの切り替え点がずれる程度であれば許容されるが、最悪の場合、制御モードの切り替えがスイッチング制御に対して過剰な応答を要求する動きとなり、ハンチングの原因となり得る。
【００１２】
以上における不都合を如何になくすかが、本発明が認識すべき第１の課題となる。
次に、本発明が認識すべき第２の課題は、入力電圧としてＡＣ電圧のような振幅が大きい入力が入力されない場合の対処を如何にすべきかである。これを以下説明する。
【００１３】
力率改善制御ＩＣなどでは、一般的に入力ＡＣ電圧に応じてスイッチングパルスを制御するが、最近の制御方式では、入力電圧の代わりにスイッチング電源の全回路電流を監視する方式が存在する。
【００１４】
この方式の場合、入力電圧の正弦波的挙動が回路電流のピーク電流に現れ、検出抵抗により電圧に変換されて制御ＩＣに入力される。
このような場合、電力損失を抑制するために電流検出抵抗は非常に小さく、結果、制御ＩＣへ入力される電圧も小さくなる。特に力率改善制御ＩＣの場合、回路電流がゼロを横切るタイミングを、例えば特許文献３の図１に示すＩＳ端子で検出する必要があるので、極小電圧の取り扱いが困難になるため、誤動作の原因となる場合があった。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００９−０１１１４７号公報
【特許文献２】特開２００９−２６８３１６号公報
【特許文献３】特開２０１２−２２２８６４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
上述したような、制御ＩＣに入力される信号とノイズの識別が難しくなり、制御ＩＣが誤動作／誤検出するといった不都合を回避するには、以下に示す三つの点、すなわち、（ａ）全入力電圧範囲を常時監視する、（ｂ）全入力範囲、すなわち低電圧入力(min入力)から高電圧入力(max入力)の範囲を常時監視するとともに、監視すべき信号が現れた時には制御ＩＣ内部回路の適正電圧範囲内に収まるよう信号を制御する、（ｃ）各々の機能は単一の入力電圧を現す信号を監視するとともに機能ごとに応じた閾値(基準電圧)を用いて信号の電圧制御を行う、ことを同時に満足させることが必要である。
【００１７】
そこで本発明の課題は、全入力範囲の入力電圧を監視するとともに制御ＩＣ内部が必要とする適正電圧範囲内に収まるよう信号の電圧制御を行うスイッチング電源用制御ＩＣにおける入力前置回路を提供することにある。
【課題を解決するための手段】
【００１８】
本発明のスイッチング電源用制御ＩＣにおける入力前置回路の第１の態様は、
入力電圧が入力される入力端子と、
該入力端子に入力された電圧を分圧して第１の電圧を取り出す抵抗分圧部と、
第１の基準電圧を基準点として前記第１の電圧を反転増幅した信号を第２の電圧として出力する反転増幅部と、
第２の基準電圧を基準点とし、前記第１の電圧および前記第２の電圧をそれぞれ第１の入力および第２の入力とする反転増幅回路からなる加算部と、
該加算部の出力を目的の信号として次段に入力する出力部と、
を有することを特徴とする。
【００１９】
本発明のスイッチング電源用制御ＩＣにおける入力前置回路の第２の態様は、
入力電圧が入力される入力端子と、
該入力端子に入力された電圧を分圧して第１の電圧を取り出す抵抗分圧部と、
第１の基準電圧を基準点として前記第１の電圧を反転増幅した信号を第２の電圧として出力する第１の反転増幅部と、
第２の基準電圧を基準点として前記第２の電圧を反転増幅した信号を第３の電圧として出力する第２の反転増幅部と、
該第２の反転増幅部の出力を目的の信号として次段に入力する出力部と、
を有することを特徴とする。
【００２０】
本発明のスイッチング電源用制御ＩＣにおける入力前置回路の第３の態様は、
入力電圧が第１の電圧として入力される入力端子と、
第１の基準電圧を基準点として該入力端子に入力される前記第１の電圧を反転増幅した信号を第２の電圧として出力する反転増幅部と、
第２の基準電圧を基準点とし、前記第１の電圧および前記第２の電圧をそれぞれ第１の入力および第２の入力とする反転増幅回路からなる加算部と、
該加算部の出力を目的の信号として次段に入力する出力部と、
を有することを特徴とする。
【００２１】
本発明のスイッチング電源用制御ＩＣにおける入力前置回路における上記第１ないし第３の態様において、
前記第１の基準電圧が前記第２の基準電圧より大きくなるように設定されていることを特徴とする。
【００２２】
本発明のスイッチング電源制御装置の態様は、上記第１ないし第３の態様のいずれかに記載の入力前置回路を有して構成されることを特徴とする。
【発明の効果】
【００２３】
本発明によれば、全入力範囲の入力電圧を監視するとともに制御ＩＣ内部が必要とする適正電圧範囲内に収まるよう入力信号の電圧制御を行うスイッチング電源用制御ＩＣにおける入力前置回路を提供することが可能となる。
【００２４】
つまり入力前置回路が出力する信号電圧を用いることで、入力電圧(例．VAC)に対して機能毎に動作点や制御量が異なることを防ぐと同時に、最低入力電圧時の制御ＩＣ内部での電圧をゼロ電圧から離すことができるので、ノイズや制御ＩＣ内部回路の入力電圧範囲から外れることを回避することができるとともに、制御ＩＣ内部での信号処理における誤動作を防ぐことが可能となる。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施形態１に係るスイッチング電源用制御ＩＣにおける入力前置回路の構成を示す図である。
【図２】図１に示した構成により試算された、電圧ＡないしＤの変化を示すグラフである。
【図３】本発明の実施形態２に係るスイッチング電源用制御ＩＣにおける入力前置回路の構成を示す図である。
【図４】本発明の実施形態３に係るスイッチング電源用制御ＩＣにおける入力前置回路の構成を示す図である。
【図５】従来のスイッチング電源用制御ＩＣにおける入力前置回路の構成例(その１）を示す図である。
【図６】一般的なスイッチング電源用制御ＩＣを含んで成るスイッチング電源装置の構成例を示す図である。
【図７】従来のスイッチング電源用制御ＩＣにおける入力前置回路の構成例(その２）に示す図である。
【発明を実施するための形態】
【００２６】
以下、本発明の実施の形態について、詳細に説明する。
［実施形態１］
図１は、本発明の実施形態１に係るスイッチング電源用制御ＩＣにおける入力前置回路の構成を示す図である。図１を用いて本発明の実施形態１に係る入力前置回路40の動作を説明する。
【００２７】
図１に示す入力前置回路40は、広入力電圧範囲の入力電圧(例．商用交流電源を整流した電圧VAC)を抵抗分圧部で分圧し、制御ＩＣ本体内部に取り込んだ後に信号処理を施すものである。
具体的には、
（１）入力電圧(例．VAC)を抵抗R1(41),R2(42)で分圧して電圧Ａを作る。
【００２８】
（２）制御ＩＣ本体の内部電圧より低く設定された基準電圧Ｂ(43)の電圧Ｂ（電圧値も電圧Ｂで表す。以下同様。）を基準点とする反転増幅部（反転増幅部１）により前記電圧Ａを反転増幅した電圧Ｃを作る。ここで電圧Ｂを基準点とするという意味は、反転増幅部の出力電圧である電圧Ｃが入力電圧Ａと電圧Ｂにより以下の形の式で表されるということである。
【００２９】
電圧Ｃ=電圧Ｂ−K0×（電圧Ａ−電圧Ｂ）
ここでK0は定数。
具体的には、抵抗R3(45),R4(46)の抵抗値をR3,R4で表すと、K0=R4/R3。
【００３０】
なお、反転増幅部（反転増幅部１）はオペアンプ(44) 、基準電圧(43)および抵抗R3(45),R4(46)からなる反転増幅回路より構成されている。
（３）加算部により前記電圧Ａと前記電圧Ｃとを重み付加算して、最終的に電圧Ｄを作る。すなわち、加算部は２つの入力（電圧Ａと電圧Ｃ）を有するとともに、基準電圧Ｅ(48)の電圧Ｅ（電圧値も電圧Ｅで表す。以下同様。）を基準点とする反転増幅回路からなり、電圧Ａと電圧Ｃとをそれぞれ異なる増幅率で反転増幅した信号を加算した形で出力する。加算部における反転増幅回路は、オペアンプ(49) 、基準電圧(48)および抵抗R5(47),R6(50),R7(51)により構成されている。なお、電圧Ｄを表す式の導出については後述する。
【００３１】
制御ＩＣ内部の各機能は、入力前置回路40が作成した電圧Ｄを用いることで、入力電圧(例．VAC)に対して機能毎に動作点や制御量が異なることを防ぐと同時に、最低入力電圧時の制御ＩＣ内部での電圧をゼロ電圧から離すことができるので、ノイズや制御ＩＣ内部回路の入力電圧範囲から外れることを回避し、制御ＩＣ内部での信号処理における誤動作を防ぐことが可能となる。
【００３２】
図２は、図１に示した構成により試算された、電圧ＡないしＤの変化を示すグラフである。
電圧Ａは、入力電圧(例．VAC。なお、入力電圧は、図２の縦軸に示されるスケールとは異なるスケール（図示せず、図２のものより大きい）に従っている)を抵抗R1(41),R2(42)で分圧した値、電圧Ｂは、制御ＩＣ内の内部電源より低く設定された固定値、電圧Ｃは、反転増幅部による出力値（出力値Ｃは電圧Ａと電圧変化方向が逆である）、および、電圧Ｄは、加算部による出力値（電圧Ａと電圧Ｃとの加重加算結果であり、入力前置回路40を設けたことによる目的の信号）である。
【００３３】
図２の波形から、入力電圧が低いときの入力前置回路の出力信号(目的信号)（電圧Ｄ）がゼロ電圧より大きくなるため、ノイズと信号との識別が容易になり、制御ＩＣ内部での信号処理における誤動作を防ぐことができる。
【００３４】
［実施形態２］
図３は、本発明の実施形態２に係るスイッチング電源用制御ＩＣにおける入力前置回路の構成を示す図である。図３に示す本発明の実施形態２に係る入力前置回路60の構成では、加算部の帰還抵抗R5を外して構成した点、および、加算部を単入力の反転増幅部２で置換した点で、図１に示した本発明の実施形態１に係る入力前置回路40の構成と相違するもののその余の構成は同じである。
【００３５】
図３の構成では、図１の加算部の代わりに反転増幅部２を設けて、反転増幅部１の出力である電圧Ｃを反転増幅部２によりレベルシフトして電圧Ｄを得る構成にしたものである。なお、反転増幅部２はオペアンプ(68)、基準電圧(67)および抵抗R6(69),R7(70)にからなる反転増幅回路より構成されている。また、反転増幅部（反転増幅部１）はオペアンプ(64) 、基準電圧(63)および抵抗R3(65),R4(66)からなる反転増幅回路より構成されている。そのため、図１に示された抵抗R5が外されていても、電圧Ａに関連する反転増幅部１の出力電圧Ｃ、さらにこの電圧Ｃを反転増幅部２によりレベルシフトして出力電圧Ｄを得るようにしているので、抵抗R5を外していても図１の構成と略同じように動作させることができる。
【００３６】
ただ、実施形態１の図１に示されていた抵抗R5を外して入力前置回路60を構成すると、後述する(４)式により求められる、定数項（Ｖin=0のときの電圧VD）が、電圧VB＞電圧VEの場合に負となりやすくなる虞がある。
【００３７】
その場合、入力前置回路60の出力、すなわち目的電圧Ｄ、がゼロ電圧に近くなる(図２参照)ので、抵抗R5を外さない(設けない)ことが望ましい。これについては後で詳しく説明する。
【００３８】
［実施形態３］
図４は、本発明の実施形態３に係るスイッチング電源用制御ＩＣにおける入力前置回路の構成を示す図である。本実施形態３は、図１に示す実施形態１から分圧抵抗R1(41)およびR2(42)を削除し、入力端子への入力電圧を直接抵抗R3(45)に接続させたものになっている。これは、例えば、入力電圧(例．VAC)の分圧を制御ＩＣの外部で行った場合に相当する。なお、反転増幅部はオペアンプ(82) 、基準電圧(81)および抵抗R3(83),R4(84)からなる反転増幅回路より構成され、加算部はオペアンプ(87) 、基準電圧(86)および抵抗R5(85),R6(88),R7(89)にからなる反転増幅回路より構成されている。
【００３９】
図４を用いて本発明の実施形態３に係るスイッチング電源用制御ＩＣにおける入力前置回路80の動作を説明する。
図４に示すＩＣ入力端子には、図示の入力電圧(例．VAC)から図１に示された電圧Ａに相当する電圧Vinが入力されるものとする。
【００４０】
入力電圧Vinは、上述した図１の構成と同様に、抵抗R3(83)を介して反転増幅部に入力されて電圧Ｃ(=VC)を得る。
得られた電圧Ｃ(=VC)は、加算部を構成する反転増幅回路に、一方の入力として、抵抗R6(88)を介して入力される。また、入力電圧Vinが、他方の入力として、抵抗R5(85)を介して加算部を構成する反転増幅回路に入力される。２つの入力が加算部により加重加算（それぞれ異なる増幅率で反転増幅された信号が加算）され、出力電圧Ｄ(=VD)を得る。
【００４１】
得られた電圧Ｄ(=VD)は、入力前置回路80を設けたことにより得ることができる目的の電圧として後段の機能ブロックに入力され、該機能ブロックにより所望の信号処理に利用される。
【００４２】
図４においても図３の実施形態２と同様に、抵抗R5(85)を外した構成が考えられるため、図４において抵抗R5(85)を外さないときの電圧Ｄ(=VD)と、抵抗R5(85)を外したときの電圧Ｄ(=VD)とを以下のように計算により求めてみる。
【００４３】
なお、図４において基準電圧ＢをVB、電圧ＣをVC、基準電圧ＥをVEであるとし、抵抗R3,R4,R5,R6,R7の抵抗値もR3,R4,R5,R6,R7で表す。
（ａ）図４において抵抗R5(85)を外さないときの電圧Ｄの計算式は以下となる。
【００４４】
VC＝VB−(Vin-VB)×R4/R3
VD＝VE−（(VC-VE)/R6 + (Vin-VE)/R5）×R7
VD＝（(R4×R7)/(R3×R6) - R7/R5）×Vin
−（(R4×R7)/(R3×R6) + R7/R6）×VB
＋（1+ R7/R5 + R7/R6）×VE・・・・・・・・・・・・・・・・（１）
（ｂ）図４において抵抗R5(85)を外したときの電圧Ｄの計算式は以下となる。
【００４５】
VD＝（(R4×R7)/(R3×R6)）×Vin
−（(R4×R7)/(R3×R6) + R7/R6）×VB
＋（1+ R7/R6）×VE・・・・・・・・・・・・・・・・・・・・・（２）
K１=(R4×R7)/(R3×R6)，K2=R7/R5，K3=R7/R6と置くと、
上記（１）式は、
VD = (K１- K2)×Vin -(K１ + K3)×VB+ (1+K2+K3)×VE・・・（３）
となり、上記（２）式は、
VD = K１×Vin -(K１ + K3)×VB + (1+K3)×VE・・・・・・・・・（４）
となる。ここで、(４)式の定数項(Ｖin=0Vのときの電圧VD)を考えると、
定数項= -(K１×VB) - K3(VB - VE) + VE
= - K１(VB - VE) - K3(VB - VE) + (1 - K１)×VE
= - (K１+ K3)(VB - VE) + (1 - K１)×VE
となる。このことから定数項は、VB＞VEのときに、負になり易い。
【００４６】
すなわち、定数項における第１項の−(K1+K3)(VB−VE)は負であり、第２項のVE，(1−K1)もさほど大きな値でないので、この定数項は大きくしづらく、定数項が負になりやすい。
【００４７】
これに対し、抵抗R5があると、上記(３)式から分かるように、定数項における第２項にK2・VEが追加されるので、定数項における第２項を大きくすることができる。
つまり、電圧Ｂ＞電圧Ｅの場合に確実に負にならないようにするために抵抗R5を追加することが望ましい。
【００４８】
こうすることで、入力電圧が低いときの入力前置回路80の出力信号（電圧Ｄ）がゼロ電圧より大きくなるため、ノイズと信号との識別が容易になり、制御ＩＣ内部での信号処理における誤動作を防ぐことができる。
【符号の説明】
【００４９】
40  入力前置回路
41,42,45,46,47,50,51  抵抗
43  基準電圧(電圧B)
44  オペアンプ
48  基準電圧(電圧E)
49  オペアンプ
60  入力前置回路
61,62,65,66,69,70  抵抗
63  基準電圧(電圧B)
64  オペアンプ
67  基準電圧(電圧E)
68  オペアンプ
80  入力前置回路
81  基準電圧(電圧B)
82  オペアンプ
83,84,85,88,89  抵抗
86  基準電圧(電圧E)
87  オペアンプ
【図１】
0006592978.tif 000002
【図２】
0006592978.tif 000003
【図３】
0006592978.tif 000004
【図４】
0006592978.tif 000005
【図５】
0006592978.tif 000006
【図６】
0006592978.tif 000007
【図７】
0006592978.tif 000008