(57)【特許請求の範囲】
【請求項１】
信号を伝送する第１の伝送線路（L1)及び第２の伝送線路（L2)と、
前記第１の伝送線路（L1)に介設した第１のキャパシタ（９１）及び前記第２の伝送線路（L2)に介設した第２のキャパシタ（９２）と、
前記第1のキャパシタ（９１）に接続する前記第1の伝送線路（L1)の入力側における接続点（以下、「接続点P1」という。）と、前記第２のキャパシタ（９２）に接続する前記第２の伝送線路（L2)の入力側における接続点（以下、「接続点P3」という。）との間に配設した第1のインダクタ（１１）と、
前記第1のキャパシタ（９１）に接続する前記第1の伝送線路（L1)の出力側における接続点（以下、「接続点P2」という。）と、前記第２のキャパシタ（９２）に接続する前記第２の伝送線路（L2)の出力側における接続点（以下、「接続点P4」という。）との間に配設した第２のインダクタ（２１）と、
前記接続点P1と前記接続点P4とを接続する伝送線路と、前記接続点P2と前記接続点P3とを接続する伝送線路とを設け、該伝送線路が交差する点を接地された結節点とするともに、
該結節点と前記接続点P1との間、該結節点と前記接続点P2との間、該結節点と前記接続点P3との間、該結節点と前記接続点P4との間にそれぞれ配設した第３、第４、第５、第６のキャパシタ（３１、３２、４１、４２）と、
前記第1の伝送線路（L1)において前記接続点P1よりも入力側に近い位置、前記第２の伝送線路（L2)において前記接続点P3よりも入力側に近い位置、前記第1の伝送線路（L1)において前記接続点P2よりも出力側に近い位置、前記第２の伝送線路（L2)において前記接続点P4よりも出力側に近い位置にそれぞれ配設した、第７、第８、第９、第１０のキャパシタ（５１、７１、６２、８２）と、
を備えることを特徴とするコモンモードフィルタ。
【請求項２】
前記第３のキャパシタ（３１）と前記第１の伝送線路（L1)との接続点を、前記接続点P1と前記第1のキャパシタ（９１）との間の伝送線路上に設定し、前記第４のキャパシタ（３２）と前記第１の伝送線路（L1)との接続点を、前記接続点P2と前記第1のキャパシタ（９１）との間の伝送線路上に設定し、前記第５のキャパシタ（４１）と前記第２の伝送線路（L2)との接続点を、前記接続点P3と前記第２のキャパシタ（９２）との間の伝送線路上に設定し、前記第６のキャパシタ（４２）と前記第２の伝送線路（L2)との接続点を、前記接続点P4と前記第２のキャパシタ（９２）との間の伝送線路上に設定することを特徴とする請求項１記載のコモンモードフィルタ。
【請求項３】
前記第１のインダクタ（１１）と第２のインダクタ（２１）が、相互に同一のインダクタンスに設定され、
前記第１のキャパシタ（９１）と第２のキャパシタ（９２）が、相互に同一のキャパシタンスに設定され、
前記第３〜第６のキャパシタ（３１、３２、４１、４２）が、相互に同一のキャパシタンスに設定され、
前記第７〜第１０のキャパシタ（５１、７１、６２、８２）が、相互に同一のキャパシタンスに設定されていることを特徴とする請求項１または２記載のコモンモードフィルタ。
【請求項４】
前記第１のインダクタ（１１）及び第２のインダクタ（２１）と、前記第１〜第１０のキャパシタ（９１、９２、３１、３２、４１、４２、５１、７１、６２、８２）とを、絶縁層を厚さ方向に挟む配置に導体パターンを形成した積層構造としたコモンモードフィルタであって、
前記第１のインダクタ（１１）と第２のインダクタ（２１）は、巻線構造の導体パターンとして設け、
前記第１〜第１０のキャパシタ（９１、９２、３１、３２、４１、４２、５１、７１、６２、８２）は、それぞれ前記絶縁層を挟んで対向配置する平行平板形の導体パターンとして設け、
前記第１〜第１０のキャパシタ（９１、９２、３１、３２、４１、４２、５１、７１、６２、８２）は、前記第１のインダクタ（１１）と前記第２のインダクタ（２１）が配置される平面領域と重複しない配置に設けることを特徴とする請求項１〜３のいずれか一項記載のコモンモードフィルタ。
【請求項５】
前記第１のインダクタ（１１）及び第２のインダクタ（２１）のインダクタンスは、前記巻線構造の巻数、線幅、線間、導体パターンの厚さに基づいて規定され、
前記第１〜第１０のキャパシタ（９１、９２、３１、３２、４１、４２、５１、７１、６２、８２）のキャパシタンスは、前記対向配置される導体パターンの面積と前記絶縁層の誘電率、絶縁層の厚さに基づいて規定されることを特徴とする請求項４記載のコモンモードフィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は差動伝送に用いられるコモンモードフィルタに関する。
【背景技術】
【０００２】
差動伝送技術は、伝送線路を介して信号を伝送する際に、２本の平行に配置した線路に差動信号（ディファレンシャルモード）を伝播させることにより、電磁的な妨害波が外部に作用しないようにする（EMC対策）ためのものである。この差動伝送技術においては、同相成分（コモンモード）のノイズが伝播すると、ノイズ輻射によりEMC対策が阻害されることから、コモンモード成分を抑制するコモンモードフィルタが必ず用いられる。
【０００３】
従前のコモンモードフィルタは、コモンモードチョークコイルやチップ素子を用いたフィルタが一般的であった。これに対し、従前のコモンモードフィルタとは動作原理が異なる擬似伝送線路理論に基づくコモンモードフィルタが提案されている（特許文献１）。図２０は、擬似伝送線路理論に基づくコモンモードフィルタの構成例を示す。このコモンモードフィルタは、第１の伝送線路L1と第２の伝送線路L2に、それぞれ入力側のAパターン部L1A、L2A、出力側のBパターン部L1B、L2B、中間接続パターン部L1C、L2Cを設けた構成を備える。
【０００４】
図２１は、図２０の等価回路である。等価回路は、各パターン部及び各パターン部間のキャパシタンス成分、インダクタンス成分を考慮して構成されている。このコモンモードフィルタは、コモンモードのノイズ信号を遮断し、ディファレンシャルモードについては、通したい周波数領域の信号のみ通過させるという作用をなす。
擬似伝送線路理論に基づくコモンモードフィルタは、図２０に示すように、薄膜パターンの線幅や形状を適宜設計することによって形成することができ、容易に小型化、薄型化が可能である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１２−１９１５３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
擬似伝送線路理論に基づく従来のコモンモードフィルタは、図２１の等価回路に示すように、６個のインダクタと８個のキャパシタを構成素子としている。これらの構成素子のうち、インダクタは占有面積が大きくなるため、デバイスに組み込む際の高集積化が阻害されるという問題があった。
本発明は、従来のコモンモードフィルタに用いられているインダクタの数を減らすことにより回路の簡素化を図り、小型化、高集積化を可能とするコモンモードフィルタを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係るコモンモードフィルタは、インダクタとキャパシタによって構成されているコモンモードフィルタの回路構成をできるだけ簡略化するとともに、特定の周波数帯域の透過特性を損なわず、かつコモンモードを効果的に遮断するフィルタ特性を備えるものとして考えられたものである。その構成としては、インダクタとキャパシタによって構成される基本的なコモンモードフィルタのユニットを２つ縦続する構成とし、２ユニットのフィルタを縦続したことにより複雑となる回路構成を簡素化し、高集積化されたデバイスにも容易に組み込むことを可能にしたことを特徴とする。
【０００８】
すなわち、本発明に係るコモンモードフィルタは、信号を伝送する第１の伝送線路（L1)及び第２の伝送線路（L2)と、前記第１の伝送線路（L1)に介設した第１のキャパシタ（９１）及び前記第２の伝送線路（L2)に介設した第２のキャパシタ（９２）と、前記第1のキャパシタ（９１）に接続する前記第1の伝送線路（L1)の入力側における接続点（以下、「接続点P1」という。）と、前記第２のキャパシタ（９２）に接続する前記第２の伝送線路（L2)の入力側における接続点（以下、「接続点P3」という。）との間に配設した第1のインダクタ（１１）と、前記第1のキャパシタ（９１）に接続する前記第1の伝送線路（L1)の出力側における接続点（以下、「接続点P2」という。）と、前記第２のキャパシタ（９２）に接続する前記第２の伝送線路（L2)の出力側における接続点（以下、「接続点P4」という。）との間に配設した第２のインダクタ（２１）と、前記接続点P1と前記接続点P4とを接続する伝送線路と、前記接続点P2と前記接続点P3とを接続する伝送線路とを設け、該伝送線路が交差する点を接地された結節点とするともに、該結節点と前記接続点P1との間、該結節点と前記接続点P2との間、該結節点と前記接続点P3との間、該結節点と前記接続点P4との間にそれぞれ配設した第３、第４、第５、第６のキャパシタ（３１、３２、４１、４２）と、前記第1の伝送線路（L1)において前記接続点P1よりも入力側に近い位置、前記第２の伝送線路（L2)において前記接続点P3よりも入力側に近い位置、前記第1の伝送線路（L1)において前記接続点P2よりも出力側に近い位置、前記第２の伝送線路（L2)において前記接続点P4よりも出力側に近い位置にそれぞれ配設した、第７、第８、第９、第１０のキャパシタ（５１、７１、６２、８２）と、
を備えることを特徴とする。
また、前記コモンモードフィルタの他の構成として、前記第３のキャパシタ（３１）と前記第１の伝送線路（L1)との接続点を、前記接続点P1と前記第1のキャパシタ（９１）との間の伝送線路上に設定し、前記第４のキャパシタ（３２）と前記第１の伝送線路（L1)との接続点を、前記接続点P2と前記第1のキャパシタ（９１）との間の伝送線路上に設定し、前記第５のキャパシタ（４１）と前記第２の伝送線路（L2)との接続点を、前記接続点P3と前記第２のキャパシタ（９２）との間の伝送線路上に設定し、前記第６のキャパシタ（４２）と前記第２の伝送線路（L2)との接続点を、前記接続点P4と前記第２のキャパシタ（９２）との間の伝送線路上に設定することを特徴とする。
【０００９】
前記第１のインダクタ（１１）及び第２のインダクタ（２１）のインダクタンスと、前記第１〜第１０のキャパシタ（９１、９２、３１、３２、４１、４２、５１、７１、６２、８２）のキャパシタンスについては、伝送信号の周波数帯域に応じて、適宜設定すればよい。標準的には、前記第１のインダクタ（１１）と第２のインダクタ（２１）が、相互に同一のインダクタンスに設定され、前記第１のキャパシタ（９１）と第２のキャパシタ（９２）が、相互に同一のキャパシタンスに設定され、前記第３〜第６のキャパシタ（３１、３２、４１、４２）が、相互に同一のキャパシタンスに設定され、前記第７〜第１０のキャパシタ（５１、７１、６２、８２）が、相互に同一のキャパシタンスに設定されていることを特徴とする。
【００１０】
前記コモンモードフィルタは、高集積化してデバイスに組み込む方法として、前記第１のインダクタ（１１）及び第２のインダクタ（２１）と、前記第１〜第１０のキャパシタ（９１、９２、３１、３２、４１、４２、５１、７１、６２、８２）とを、絶縁層を厚さ方向に挟む配置に導体パターンを形成した積層構造とする方法が有効であり、前記第１のインダクタ（１１）と第２のインダクタ（２１）は、巻線構造の導体パターンとして設け、前記第１〜第１０のキャパシタ（９１、９２、３１、３２、４１、４２、５１、７１、６２、８２）は、それぞれ前記絶縁層を挟んで対向配置する平行平板形の導体パターンとして設け、前記第１〜第１０のキャパシタ（９１、９２、３１、３２、４１、４２、５１、７１、６２、８２）は、前記第１のインダクタ（１１）と前記第２のインダクタ（２１）が配置される平面領域と重複しない配置に設けることによりコモンモードフィルタを構成することができる。
また、前記第１のインダクタ（１１）及び第２のインダクタ（２１）のインダクタンスは、前記巻線構造の巻数、線幅、線間、導体パターンの厚さに基づいて規定され、前記第１〜第１０のキャパシタ（９１、９２、３１、３２、４１、４２、５１、７１、６２、８２）のキャパシタンスは、前記対向配置される導体パターンの面積と前記絶縁層の誘電率、絶縁層の厚さに基づいて規定される。
【発明の効果】
【００１１】
本発明に係るコモンモードフィルタは、等価回路として２つのインダクタを含む簡素化した回路構成となることから、導体パターンを用いてインダクタとキャパシタとを構成することにより、高集積化されたデバイスにも容易に組み込むことができ、コモンモードの遮断作用とディファレンシャルモードの透過作用に優れたコモンモードフィルタとして提供することができる。
【図面の簡単な説明】
【００１２】
【図１】１ユニット構成のコモンモードフィルタの等価回路である。
【図２】コモンモードフィルタ（１ユニット）の構成を示す組み立て斜視図である（設計値は0.7〜1.0[GHz]帯）。
【図３】コモンモードフィルタの積層構造に対応して図１を書き換えた等価回路である。
【図４】コモンモードフィルタのフィルタ特性を分析した結果を示すグラフである。
【図５】コモンモードフィルタ（１ユニット）の構成を示す組み立て斜視図である（設計値は1.8〜2.0[GHz]帯）。
【図６】コモンモードフィルタのフィルタ特性を分析した結果を示すグラフである。
【図７】図１の等価回路を２つ接続した回路（２ユニット構成）である。、
【図８】２ユニット構成のコモンモードフィルタ（0.7〜1.0[GHz]）の平面図である。
【図９】図８のコモンモードフィルタのフィルタ作用を三次元電磁界解析により分析した結果を示すグラフである。
【図１０】２ユニット構成のコモンモードフィルタ（1.8〜2.0[GHz]）の平面図である。
【図１１】図１０のコモンモードフィルタのフィルタ作用を分析した結果を示すグラフである。
【図１２】図８のコモンモードフィルタと同一の積層構造を備えるコモンモードフィルタを実際に製作したものの平面写真である。
【図１３】図１２のコモンモードフィルタのフィルタ特性を実測した結果を示すグラフである。
【図１４】図１０のコモンモードフィルタと同一の積層構造を備えるコモンモードフィルタを実際に製作したものの平面写真である。
【図１５】図１４のコモンモードフィルタのフィルタ特性を実測した結果を示すグラフである。
【図１６】図７の等価回路を簡略化した回路である。
【図１７】図１６の等価回路を書き換えた回路である。
【図１８】図１７の等価回路を書き換えた回路である。
【図１９】図１８に示す等価回路に対応して、コモンモードフィルタを積層構造として構成した組み立て斜視図である。
【図２０】擬似伝送線路理論に基づくコモンモードフィルタの構成を示す説明図である。
【図２１】図２０のコモンモードフィルタの等価回路である。
【発明を実施するための形態】
【００１３】
（コモンモードフィルタ回路：１ユニット構成）
本発明においてコモンモードフィルタとして検討している構成は、キャパシタとインダクタとなる導体パターンを形成した層を絶縁層を挟んで積層することにより、パターン間あるいは線間に寄生するキャパシタンス成分、インダクタンス成分を構成して、コモンモードフィルタとするものである。
【００１４】
図１は、コモンモードフィルタの基本単位（ユニット）として当初検討したコモンモードフィルタの等価回路を示す。
このコモンモードフィルタは、信号を伝送する第１の伝送線路L1と第２の伝送線路L2との間を、インダクタ１１（インダクタンス：2LL)により接続するとともに、インダクタ１１と並列に、キャパシタ３１（キャパシタンス：CR）とキャパシタ４１（キャパシタンス：CR)を直列接続により配置した構成を備える。
キャパシタ３１とキャパシタ４１とを接続する中間位置は接地電位とする。なお、インダクタ１１のインダクタンスを2LLと表しているのは、キャパシタンス３１、４１と並列にインダクタンスLLの２つのインダクタを直列配置した回路を想定しているためである。
また、第１の伝送線路L1と第２の伝送線路L2には、インダクタ１１及びキャパシタ３１、４１との結節点を挟む配置に、それぞれ、キャパシタ５１、キャパシタ６１（キャパシタンス：CL)と、キャパシタ７１、キャパシタ８１（キャパシタンス：CL)を設ける。
【００１５】
図２は図１に示す等価回路に相当するコモンモードフィルタをデバイスに組み込む構造とするため、導体パターンを備える積層構造として構成した例である。
図２に示すコモンモードフィルタは、全体形状を矩形の平面形状とし、導体パターンを配した第１層と、絶縁層からなる第２層と、インダクタとキャパシタを構成する導体パターンを形成した第３層とからなる。
インダクタ１１は第３層の中央部に配置し、第１層と第３層に形成するキャパシタとなる導体パターンは、インダクタ１１の周囲に配置する。インダクタ１１を配置する領域を導体パターンの空域としているのは、インダクタ１１を配置する領域に重複して導体パターンを配置すると、インダクタ１１のQ値が大きく低下してしまうためである。
【００１６】
第１層には、キャパシタ３１、４１と、キャパシタ５１、６１、７１、８１となる導体パターンが形成されている。第２層は絶縁層である。
第３層には、インダクタ１１の他に、キャパシタ３１、４１と、キャパシタ５１、６１、７１、８１となる導体パターンが形成されている。
それぞれのキャパシタは、第２層の絶縁層を第１層の導体パターンと第３層の導体パターンとで挟むことにより、平行平板キャパシタとして構成される。
【００１７】
キャパシタ３１、４１と、キャパシタ５１、６１、７１、８１のキャパシタンスは、絶縁層（第２層）の厚さ、誘電率、導体パターンの対向する部分の面積によって決められる。
キャパシタ３１、４１のキャパシタンスCRは、絶縁層の厚さｄ、絶縁層の誘電率εr、導体パターンの面積SRに基づいて、次式（１）により与えられる。
CR ＝ ε0εrSR ／ｄ・・・（１）
キャパシタ５１、６１、７１、８１のキャパシタンスCLは、次式（２）により与えられる。SLは導体パターンの対向する部分の面積である。絶縁層の厚さｄ、絶縁層の誘電率εrは上式と同一である。
CL ＝ ε0εrSL ／ｄ・・・（２）
【００１８】
インダクタ１１のインダクタンスは、巻き数、線幅、線間によって決められる。
図２に示すコモンモードフィルタは、0.7〜1.0[GHz]帯でのフィルタとして構成する場合の設計例で、インダクタ１１については、巻数：4turn、線幅10μｍ、線間10μｍとした。インダクタ１１の外形寸法は、横：610μｍ、縦：200μｍである。
また、図２に本設計例でのコモンモードフィルタの外形寸法（縦：1220μｍ、横：1870μｍ）を示す。キャパシタ３１、４１に対応する導体パターンの面積SRの設計値は400×530μｍ2、キャパシタ５１、６１、７１、８１に対応する導体パターンの面積SLは400×640μｍ2である。
【００１９】
なお、インダクタ１１の中心点はビア接続により第１層に形成した接続線Aに接続する。接続線Aは第１層の縁部まで延出し、延出端からビアを介して第３層のキャパシタ７１、８１となる導体パターンに接続される。
【００２０】
図３に、図１に示した等価回路を、図２に示すコモンモードフィルタの積層構造に対応して書き換えた図を示す。図３と図１とはまったく同一の回路である。図３と図２とを対比してみると、絶縁層を挟んで対向する導体パターン間において、それぞれキャパシタが形成されていることがわかる。
図２において、キャパシタ５１となる導体パターンとキャパシタ６１となる導体パターンは、それぞれ第１の伝送線路の入力ポートと出力ポートに接続され、キャパシタ７１となる導体パターンとキャパシタ８１となる導体パターンは、それぞれ第２の伝送線路の入力ポートと出力ポートに接続される。また、キャパシタ３１とキャパシタ４１はグランド層に接続される。
【００２１】
図４は、上述したコモンモードフィルタの設計値にしたがって、コモンモードフィルタの周波数特性を三次元電磁界解析により分析した結果を示す。なお、キャパシタ３１、４１のキャパシタンスCR＝5.6pF、キャパシタ５１、６１、７１、８１のキャパシタンスCL＝6.8pF、インダクタンスLL=3.6nH、すなわちインダクタ１１のインダクタンス2LL＝7.2nHである。
図４に示す分析結果を見ると、0.7〜1.0[GHz]の周波数帯域でのコモンモードの遮蔽作用は、-6dB程度であり、実用性を勘案すると求められる-15dBの遮蔽作用と比べると、遮蔽作用として実用できるレベルにないことがわかる。
【００２２】
図５は、図２に示したコモンモードフィルタと同様な積層構造を備え、1.8〜2.0[GHz]帯でのコモンモードフィルタとして使用することを想定して設計した例である。この例では、インダクタ１１の巻数：2turn、線幅20μｍ、線間30μｍとし、インダクタ１１の外形寸法を、横：1460μｍ、縦：930μｍとした。SRの設計値は490×290μｍ2、SLの設計値は210×490μｍ2である。キャパシタンスについてのパラメータは、CR＝3.7pF、CL＝2.7pF、インダクタンスLL=1.2nH、インダクタ１１のインダクタンス2LL＝2.4nHである。
【００２３】
図６に、上記設計条件により図５に示すコモンモードフィルタの周波数特性を三次元電磁界解析により分析した結果を示す。図６に示すように、1.8〜2.0[GHz]帯におけるコモンモードフィルタの遮蔽特性を見ると、-8dB程度であり、実用レベルである-15dBを満足するものではないことがわかる。
【００２４】
（コモンモードフィルタ回路：２ユニット構成）
上述したコモンモードフィルタは、キャパシタとインダクタとを構成する導体パターンを積層構造として形成したものであり、図２、図５に示すように、きわめて微細なパターンとして形成することができ、高集積化されたデバイスに組み込むことが可能であるという特徴がある。しかしながら、コモンモードフィルタとしての実用可能性については不十分である。
そこで、本発明者は、上述したフィルタユニットを２つ直列に接続した２ユニット構造からなるコモンモードフィルタについて検討した。
【００２５】
図７に、図１に示す等価回路の２ユニットを直列接続した回路を示す。図７に示すコモンモードフィルタは、図１に示した、インダクタ１１、キャパシタ３１、４１、キャパシタ５１、６１、７１、８１からなるフィルタユニットと同形のフィルタユニット、すなわち、インダクタ２１（インダクタンス：2LL)、キャパシタ３１、４１（キャパシタンス：CR)、キャパシタ５１、６１、７１、８１（キャパシタタンス：CL)を備えるユニットを接続したものである。
【００２６】
図８は、図２に示した積層構造からなるコモンモードフィルタのユニットを２つ直列に接続した２ユニット構成のコモンモードフィルタの平面図である。
図２に示したコモンモードフィルタは、0.7〜1.0[GHz]帯の差動伝送に用いるフィルタである。図８に示すコモンモードフィルタは、図２に示したコモンモードフィルタと同一の設計値のインダクタ及びキャパシタを備える。なお、図２に示したフィルタユニットでは、横幅が1870μｍであり、ユニットを連結すると横幅は3740μｍとなるが、ここでは横幅を3750μｍとしている。
【００２７】
図９は、図８に示したコモンモードフィルタのフィルタ作用を三次元電磁界解析により分析した結果を示す。
図９に示す分析結果は、0.7〜1.0[GHz]の周波数帯域においては、コモンモードについて-14ｄB程度の遮蔽作用があり、ディファレンシャルモードについては、実用レベルである-3dBを超えることを示す。図中のCMRRは、Commom Mode Rejection Ratio：同相信号除去比（|S21com|-|S21diff|）である。コモンモードフィルタを２ユニット連結したことにより、図４に示した１ユニット構造のコモンモードフィルタの作用と比較して遮蔽作用が大きく改善され、実用レベルになることがわかる。
【００２８】
図１０は、図５に示した1.8〜2.0[GHz]の周波数帯域の信号を差動伝送させる積層構造を有するコモンモードフィルタのユニットを２つ直列に接続したコモンモードフィルタの平面図である。インダクタとキャパシタの設計値は図５のコモンモードフィルタと同一である。図５に示すコモンモードフィルタを２つ連結すると横幅は2920μｍであるが、ここでは横幅を2930μｍとしている。
【００２９】
図１１は、図１０に示したコモンモードフィルタのフィルタ作用を分析した結果を示す。図１１から、1.8〜2.0[GHz]の周波数帯域においては、ディファレンシャルモードについては、-3ｄBを超えており、コモンモードについては-15ｄBをクリアしている。すなわち、コモンモードフィルタを２ユニット連結したことにより、実用として十分に利用することができるコモンモードフィルタが得られる。
【００３０】
図１２は、図８に示したコモンモードフィルタと同一の積層構造を備えるコモンモードフィルタを実際に製作したものの平面写真である。銅箔をラミネートしたポリイミドフィルムの銅箔をエッチングすることにより第１層と第３層の導体パターンを形成することができる。第１層と第３層の導体パターンをそれぞれ形成したフィルムを積層し、ビア接続により層間の導体パターンを電気的に接続することによってコモンモードフィルタを製作することができる。
【００３１】
図１３は、図１２に示したコモンモードフィルタのフィルタ特性を実測した結果と分析値を対比して示す。実測の結果、0.7〜1.0[GHz]帯におけるディファレンシャルモードの透過係数は、-4.2ｄBであり、コモンモードの透過係数、-12.8ｄBであった。これらの値は分析値よりも若干劣っているが、実用レベルにあると言ってよい。なお、0.7〜1.0[GHz]帯におけるQ値は11.7〜14.1であった。
【００３２】
図１４は、図１０に示したコモンモードフィルタと同一の積層構造を備えるコモンモードフィルタを実際に製作したものの平面写真である。
図１５は、図１４に示したコモンモードフィルタのフィルタ特性を実測した結果と分析値を示す。実測の結果、1.8〜2.0[GHz]帯におけるディファレンシャルモードの透過係数は、-2.8ｄBであり、コモンモードの透過係数は、-15ｄBであった。これらの値はコモンモードフィルタとして十分に実用レベルとなる良い結果を示している。なお、1.8〜2.0[GHz]帯におけるQ値は18.6〜19.6であった。
【００３３】
（コモンモードフィルタ回路の簡略化）
上述したように、図１に示した等価回路を２つ連結した構成からなるコモンモードフィルタ（図７）は、十分に実用可能なコモンモードフィルタの特性を備えることがわかる。しかしながら、図７の透過回路に示すコモンモードフィルタは、キャパシタを１２個備えており、回路が複雑である。そこで、図７に示す等価回路の構成を簡略化することを試みる。
【００３４】
図１６は、第１の伝送線路L1と第２の伝送線路L2の中央位置にある２つのキャパシタ６１、５２と、キャパシタ８１、７２をまとめて、キャパシタ９１、９２（キャパシタンス：CL/2)として回路を簡略化したものである。
図１７は、第１の伝送線路L1と第２の伝送線路L2との間を接続する４つのキャパシタ３１、４１、３２、４２を接地電位を共通としてブリッジ状に書き換えたものである。図１７に示すように回路を書き換えることにより回路の構成が単純化され、コモンモードフィルタを積層構造として構成することが容易になる。
図１８は、コモンモードフィルタを積層構造として形成する際に、インダクタ１１、２１をキャパシタとなる導体パターンを形成する層とは別の層に形成する場合を考慮して、インダクタ１１、２１をキャパシタ３１、３２、４１、４２とは結節させずに書いたものである。
【００３５】
図１７、図１８に示すコモンモードフィルタの等価回路の構成を説明すると次のようになる。すなわち、信号を伝送する第１の伝送線路L1に設けた第１のキャパシタ９１と、第２の伝送線路L2に設けた第２のキャパシタ９２を挟む配置として、第1の伝送線路L1と第２の伝送線路L2との間を接続する第１のインダクタ１１及び第2のインダクタ２１と、第１の伝送線路L1と第２の伝送線路L2との間を交差する配置に接続する交差線路の交差位置と、第１の伝送線路L1と第２の伝送線路L2とを結ぶそれぞれの線路上に、設けた第３、第４、第５、第６のキャパシタ３１、３２、４１、４２と、第１の伝送線路L1上と前記第２の伝送線路L2上において、第１のインダクタ１１よりも入力側の位置、第２のインダクタ２１よりも出力側の位置に、それぞれ設けた第７、第８のキャパシタ５１、７１と、第９、第１０のキャパシタ６２、８２とを備え、前記交差線路が交差位置において接地されているものである。
【００３６】
図１９は、図１８に示す等価回路に対応して、コモンモードフィルタを積層構造として構成した例である。インダクタ１１、２１はキャパシタとなる導体パターンを形成した層とは別の層（最上層）に単体で形成している。この例ではインダクタ１１、２１を磁性体、たとえばFe微粒子を誘電体中に分散させた複合材料からなる層の表面に設けている。
図１９の下層から一層目と２層目は、ポリイミドフィルム等の絶縁フィルムの表面に、導体パターンを形成している。第１の伝送線路L1上にあるキャパシタ５１、６２と、第２の伝送線路L2上にあるキャパシタ７１、８２となる導体パターンを積層構造体の長手方向の端部に配置し、長手方向の中央部に、キャパシタ３１、３１、９１と、キャパシタ４１、４２、９２となる導体パターンを対称的に配置する。
【００３７】
インダクタ１１、２１の巻線の端点は、第２層に設けた第１の伝送線路L1とビア接続され、インダクタ１１、２１の中心の端点は、第２層に設けた接続線にビア接続され、接続線を介して第２の伝送線路L2に接続される。
図１９に示すコモンモードフィルタは、磁性層の表面にインダクタ１１、２１を形成したことにより、磁性材をコアとするインダクタとなり、空心のインダクタを使用する場合と比較してコモンモードフィルタのフィルタ特性を向上させることができる。インダクタ１１、２１を磁性層の層内に作り込むことも可能であり、その場合も磁性材をコアとするインダクタとなる。
【００３８】
インダクタ１１、２１を磁性層上に形成するかわりに、図１９の下から一番目の層にインダクタ１１、２１を作り込み、インダクタ１１、２１と二番目の層の第１の伝送線路L1、第２の伝送線路L2とを接続する構成、すなわち空心のインダクタを用いる構成とすることもできる。この場合は、インダクタ１１、２１をキャパシタとなる導体パターンを形成する層と共通層に形成することで、コモンモードフィルタの製造が容易になる。
【産業上の利用可能性】
【００３９】
本発明によれば、小型化、高集積化が可能でフィルタ特性に優れたコモンモードフィルタを提供することができ、信号伝送特性に優れた差動伝送技術に好適に適用できる。
【符号の説明】
【００４０】
１１、２１  インダクタ（2LL)
３１、３２、４１、４２  キャパシタ（CR)
５１、５２、６１、６２、７１、７２、８１、８２  キャパシタ（CL)
９１、９２  キャパシタ（CL/2)
L1  第１の伝送線路
L2  第２の伝送線路
【図１】
0006471995.tif 000002
【図２】
0006471995.tif 000003
【図３】
0006471995.tif 000004
【図４】
0006471995.tif 000005
【図５】
0006471995.tif 000006
【図６】
0006471995.tif 000007
【図７】
0006471995.tif 000008
【図８】
0006471995.tif 000009
【図９】
0006471995.tif 000010
【図１０】
0006471995.tif 000011
【図１１】
0006471995.tif 000012
【図１２】
0006471995.tif 000013
【図１３】
0006471995.tif 000014
【図１４】
0006471995.tif 000015
【図１５】
0006471995.tif 000016
【図１６】
0006471995.tif 000017
【図１７】
0006471995.tif 000018
【図１８】
0006471995.tif 000019
【図１９】
0006471995.tif 000020
【図２０】
0006471995.tif 000021
【図２１】
0006471995.tif 000022