(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成された薄膜トランジスタと、
前記薄膜トランジスタと前記基板との間に介挿された少なくとも１つのバッファ層と、  前記バッファ層において前記薄膜トランジスタの直ぐ下に形成された導電性シールド構造体と、
電源供給ラインと、
を備え、
前記導電性シールド構造体が、透明な導電材料から形成され、
前記導電性シールド構造体が、前記電源供給ラインに短絡していることを特徴とする、ディスプレイ。
【請求項２】
前記薄膜トランジスタが、ゲート絶縁層上に形成されたゲートを有し、前記導電性シールド構造体が、前記ゲート絶縁層と直接接触していない、請求項１に記載のディスプレイ。
【請求項３】
ディスプレイの製造方法であって、
基板上に薄膜トランジスタを形成することと、
前記薄膜トランジスタと前記基板との間に介挿されたバッファ層であって、第１の面及び対向する第２の面を有する前記バッファ層を形成することと、
前記薄膜トランジスタのために前記バッファ層中に電界シールドを形成することであって、前記バッファ層の前記第１の面及び対向する第２の面の間に前記電界シールドが介挿され、
前記薄膜トランジスタに結合された発光ダイオードを形成することであって、前記発光ダイオードがカソード電極を有し、
導電性ビア構造を介して前記電界シールドを前記カソード電極に短絡させることと、
を含む、ディスプレイピクセルの製造方法。
【請求項４】
前記電界シールドを形成することが、前記薄膜トランジスタの直ぐ下に導電性シールド構造体を形成することを含む、請求項３に記載の方法。
【請求項５】
前記薄膜トランジスタは、前記ディスプレイの第１サブピクセルに関する駆動トランジスタであり、前記方法が、
前記基板上に、前記ディスプレイの第２サブピクセルに関する追加の駆動トランジスタを形成することと、
前記追加の駆動トランジスタのために前記バッファ層中に追加の電界シールドを形成することと、
を更に含む、請求項３に記載の方法。
【請求項６】
前記バッファ層中に、前記電界シールドと前記追加の電界シールドとを短絡させる導電経路を形成することを更に含む、請求項５に記載の方法。
【請求項７】
電子機器ディスプレイであって、
アレイで配列されるディスプレイピクセルを備え、前記アレイ中の各ディスプレイピクセルが、
駆動トランジスタと、
前記駆動トランジスタの下に形成された透明な導電性シールドと、
ビアを介して前記透明な導電性シールドに短絡しているカソード電極を有する発光ダイオードと、
含み、
前記ディスプレイピクセルに信号を送る導電経路を更に備え、前記透明な導電性シールドは、前記アレイにおける少なくとも１つの前記ディスプレイピクセル中の前記導電経路により生成された電界から前記駆動トランジスタをブロックする、
電子機器ディスプレイ。
【請求項８】
前記発光ダイオードが前記駆動トランジスタに結合されている、請求項７に記載の電子機器ディスプレイ。
【発明の詳細な説明】
【背景技術】
【０００１】
本出願は、２０１４年９月１７日に出願された米国特許出願第１４／４４８，７２５号及び２０１３年１月２１日に出願された米国仮特許出願第６１／９２９，９０７号に対する優先権を主張するものであり、これらの各出願は、全体が本明細書において参照により援用されている。
【０００２】
これは、概して、ディスプレイを有する電子機器に関し、より詳細には、有機発光ダイオードディスプレイなどのディスプレイのためのディスプレイドライバ回路に関する。
【０００３】
電子機器は、多くの場合、ディスプレイを含む。例えば、セルラー電話機及びポータブルコンピュータは、ユーザに情報を提示するためのディスプレイを含む。
【０００４】
有機発光ダイオードディスプレイなどのディスプレイは、発光ダイオードベースのディスプレイピクセルのアレイを有する。この種類のディスプレイでは、各ディスプレイピクセルは、発光ダイオードと、光を生成するための発光ダイオードへの信号の印加を制御するための薄膜トランジスタとを含む。
【０００５】
有機発光ダイオードディスプレイピクセルは、アクセス薄膜トランジスタを介してデータ線に接続されたドライブ薄膜トランジスタを含む。アクセストランジスタは、対応する走査線を介して走査信号を受信するゲート端子を有し得る。アクセストランジスタをオンにするために走査信号をアサートすることによって、データ線上の画像データをディスプレイピクセルへとロードすることができる。
【０００６】
従来の有機発光ダイオードディスプレイピクセルでは、走査線は、駆動トランジスタに比較的近接して形成される。ある動作シナリオでは、走査線と駆動トランジスタのチャネル領域との間に水平電界が生成され得る方式で、走査線がバイアスされ得る。このように発生した電界は、駆動薄膜トランジスタの動作と干渉することがあり、したがって、その結果、望ましくないカラーアーチファクトが生じる。
【０００７】
したがって、改良型有機発光ダイオードディスプレイなどの改良型ディスプレイを提供することが可能であることが望ましい。
【発明の概要】
【０００８】
電子機器は、ディスプレイピクセルのアレイを有するディスプレイを含み得る。ディスプレイピクセルは、有機発光ダイオードディスプレイピクセルであり得る。各ディスプレイピクセルは、光を射出する有機発光ダイオードを有し得る。各ディスプレイピクセル中の駆動トランジスタは、そのディスプレイピクセル中の有機発光ダイオードに電流を印加し得る。駆動トランジスタは、閾値電圧により特徴づけられ得る。
【０００９】
各ディスプレイピクセルは、閾値電圧を変動についてディスプレイピクセルを補償する際に使用される制御トランジスタを有し得る。補償動作中に、基準電圧は、ディスプレイピクセルに提供され得る。また、制御トランジスタは、プログラミング動作中にディスプレイデータをディスプレイピクセルにロードする際、及びディスプレイピクセル発光動作を制御する際に使用され得る。
【００１０】
各ディスプレイピクセルは、制御トランジスタをバイアスするにより発生した任意の水平電界が駆動トランジスタの動作に干渉することを防止するために駆動トランジスタの直ぐ下に生成された導電性シールド構造体を備え得る。導電性シールド構造体は、駆動トランジスタの下にのみ形成され、制御トランジスタの下には形成されない。
【００１１】
導電性シールド構造体は、透明な導電材料又は不透明な導電材料から形成され得る。導電性シールド構造体は、電気的に浮遊していいてもよく、又は共通カソード電極などの共通電力供給ラインに短絡していてもよい。詳細には、導電性シールド構造体は、駆動トランジスタと駆動トランジスタがその上に形成された透明な基板との間に介挿された少なくとも１つのバッファ層中に形成され得る。したがって、このようにして形成された導電性シールドは底部シールドと称され得る。
【図面の簡単な説明】
【００１２】
【図１】一実施形態に係る、ディスプレイを有する例示的な電子機器の図である。
【図２】一実施形態に係る、有機発光ダイオードディスプレイピクセルのアレイを有する有機発光ダイオードディスプレイなど、例示的なディスプレイの図である。
【図３】一実施形態に係る、ディスプレイにおいて使用され得る種類の例示的な有機発光ダイオードディスプレイピクセルの図である。
【図４】従来の有機発光ダイオードディスプレイピクセル構造体の側断面図である。
【図５】一実施形態に係る、駆動トランジスタと、駆動トランジスタの直ぐ下に形成された導電性シールド構造体と有する例示的な有機発光ダイオードディスプレイピクセルの側断面図である。
【図６】一実施形態に係る、電気的に浮遊している導電性シールド構造体を有する、図５に示した種類の複数のディスプレイピクセルの上面図である。
【図７】一実施形態に係る、互いに短絡している導電性シールド構造体を有する、図５に示した種類の複数のディスプレイピクセルの上面図である。
【図８】一実施形態に係る、ディスプレイピクセルアレイ中の少なくともいくつかの導電性シールド構造体がどのように共通カソード電極に短絡し得るかを示す図である。
【図９】一実施形態に係る、ビアを使用して導電性シールド構造体をどのようにカソード電極に接続し得るかを示す、図９のディスプレイピクセルアレイの周辺部分の側断面図である。
【発明を実施するための形態】
【００１３】
有機発光ダイオード（ＯＬＥＤ）ディスプレイを備え得る種類の例示的な電子機器が、図１に示される。図１に示すように、電子機器１０は、制御回路１６を有し得る。制御回路１６は機器１０の動作をサポートするための記憶装置及び処理回路を含み得る。記憶装置及び処理回路は、ハードディスクドライブ記憶装置、不揮発性メモリ（例えば、フラッシュメモリ、又はソリッドステートドライブを形成するように構成された他の電気的にプログラムできる読み出し専用メモリ）、揮発性メモリ（例えば、静的又は動的ランダムアクセスメモリ）などの記憶装置を含み得る。制御回路１６内の処理回路は、機器１０の動作を制御する目的で使用され得る。処理回路は、１つ以上のマイクロプロセッサ、マイクロコントローラ、デジタル信号プロセッサ、ベースバンドプロセッサ、電力管理ユニット、音声コーデックチップ、特定用途向け集積回路、プログラム可能な集積回路などに基づき得る。
【００１４】
機器１０にデータを供給することを可能とし、機器１０から外部機器にデータを供給することを可能とするために、入出力装置１２など、機器１０中の入出力回路を使用することができる。入出力装置１２としては、ボタン、ジョイスティック、クリックホイール、スクロールホイール、タッチパッド、キーパッド、キーボード、マイクロホン、スピーカ、音源、振動器、カメラ、センサ、発光ダイオード及び他の状態標識、データポートなどを挙げることができる。ユーザは入出力装置１２を介してコマンドを供給することにより機器１０の動作を制御することができ、入出力装置１２の出力リソースを使用して機器１０から状態情報及び他の出力を受信することができる。
【００１５】
入出力装置１２は、ディスプレイ１４などの１つ以上のディスプレイを含み得る。ディスプレイ１４は、ユーザからのタッチ入力を集めるためのタッチセンサを含むタッチスクリーンディスプレイであってもよく、又はディスプレイ１４はタッチに反応しなくてもよい。ディスプレイ１４のためのタッチセンサは、容量性タッチセンサ電極、音響性タッチセンサ構造体、抵抗性タッチ構成要素、力ベースのタッチセンサ構造体、光ベースのタッチセンサ、又は他の好適なタッチセンサ構成のアレイに基づき得る。
【００１６】
制御回路１６は、オペレーティングシステムコード及びアプリケーションなどの機器１０上のソフトウェアを実行するために使用され得る。機器１０の動作中、制御回路１６上で動作しているソフトウェアは、入出力装置中のディスプレイ１４上に画像を表示することができる。
【００１７】
図２は、基板２４などの１つ以上の層上に形成された構造体を含むディスプレイ１４を示す。基板２４などの層は、平坦なガラス層など、平坦な矩形の材料層から形成され得る。ディスプレイ１４は、ユーザに画像を表示するためのディスプレイピクセル２２のアレイを有し得る。ディスプレイピクセル２２のアレイは、基板２４上に、ディスプレイピクセル構造体の行及び列から形成され得る。これらの構造体は、ポリシリコン薄膜トランジスタ、半導体酸化物薄膜トランジスタなどのような薄膜トランジスタを含み得る。ディスプレイピクセル２２のアレイには、任意の好適な数（例えば、１０個以上、１００個以上、又は１，０００個以上）の行及び列があり得る。
【００１８】
ディスプレイドライバ集積回路１５などのディスプレイドライバ回路は、はんだ付け又は導電性接着剤を使用して、基板２４上の金属トレースなどの導電経路に結合され得る。ディスプレイドライバ集積回路１５（タイミングコントローラチップと称されることもある）は、経路２５を介してシステム制御回路１６と通信するための通信回路を含んでいることがある。経路２５は、フレキシブルプリント回路上のトレース又は他のケーブルから形成され得る。制御回路は、セルラー電話、コンピュータ、テレビ、セットトップボックス、メディアプレーヤ、ポータブル電子機器、又はディスプレイ１４が使用されている他の電子機器などの電子機器中のメインロジックボード上に配置され得る。動作中、制御回路は、ディスプレイドライバ集積回路１５に、ディスプレイ１４上に表示される画像に関する情報を供給することができる。ディスプレイピクセル２２上に画像を表示するために、ディスプレイドライバ集積回路１５は、クロック信号及び他の制御信号を、行ドライバ回路１８及び列ドライバ回路２０などのディスプレイドライバ回路に供給し得る。行ドライバ回路１８及び／又は列ドライバ回路２０は、１つ以上の集積回路及び／又は１つ以上の薄膜トランジスタ回路から形成され得る。
【００１９】
行ドライバ回路１８は、ディスプレイ１４の左縁部及び右縁部に、ディスプレイ１４の単一の縁部のみに、又はディスプレイ１４における他の場所に配置され得る。動作中、行ドライバ回路１８は、（行線又は「走査」線と称されることがある）水平線２８上に行制御信号を提供することができる。行ドライバ回路は、走査線ドライバ回路と称されることがある。
【００２０】
列ドライバ回路２０を使用して、ディスプレイドライバ集積回路１５から複数の対応する垂直線２６上にデータ信号Ｄを提供することができる。列ドライバ回路２０は、データ線ドライバ回路又はソースドライバ回路と称されることがある。垂直線２６は、データ線と称されることがある。補償動作中に、列ドライバ回路２０は、垂直線２６を使用して基準電圧を供給することができる。プログラミング動作中に、ディスプレイデータは、線２６を使用して、ディスプレイピクセル２２へとロードされる。
【００２１】
各データ線２６は、ディスプレイピクセル２２の対応する列と関連づけられる。水平信号線２８のセットは、ディスプレイ１４を通じて水平方向に延びている。水平信号線２８の各セットは、ディスプレイピクセル２２の対応する行と関連づけられる。各行における水平信号線の数は、水平信号線により別個に制御されている、ディスプレイピクセル２２におけるトランジスタの数によって決定される。異なる個数の走査線により、異なる構成のディスプレイピクセルを動作させることができる。
【００２２】
行ドライバ回路１８は、ディスプレイ１４中の行線２８上で走査信号などの制御信号をアサートし得る。例えば、ドライバ回路１８は、ディスプレイドライバ集積回路１５からクロック信号及び他の制御信号を受信することができ、受信した信号に応答して、ディスプレイピクセル２２の各行において走査信号及びエミッション信号をアサートすることができる。ディスプレイピクセル２２の行は、（一例として）ディスプレイピクセルのアレイの最上部から始まり、アレイの最下部で終了する画像データの各フレームについての処理と共に、順次処理され得る。１つの列の走査線をアサートしている間、回路１６により列ドライバ回路２０に提供される制御信号及びデータ信号は、関連するデータ信号Ｄをデマルチプレックスし、データ線２６上に駆動するように回路２０に指示し、それにより、その列のディスプレイピクセルは、データ線Ｄ上に現れるディスプレイデータを用いてプログラムされる。ディスプレイピクセルが、次いで、ロードされたディスプレイデータを表示することができる。
【００２３】
有機発光ダイオードディスプレイにおいて、各ディスプレイピクセルは、それぞれの有機発光ダイオードを含んでいる。例示的な有機発光ダイオードディスプレイピクセル２２の概略図が図３に示される。図３に示すように、ディスプレイピクセル２２は、駆動トランジスタＴＤに結合された発光ダイオード３０を含むことができる。正の電源電圧ＶDDELが、正の電源供給端子３４に供給され得る一方で、アース電源電圧ＶSSELがアース電源供給端子３６に供給され得る。駆動トランジスタＴＤの状態は、ダイオード３０を流れる電流量を、したがって、ディスプレイピクセル２２からの放出光４０の量を制御する。
【００２４】
ディスプレイピクセル２２は、蓄積キャパシタＣｓｔ１及びＣｓｔ２と、トランジスタＳＷ１、ＳＷ２及びＳＷ３など、スイッチとして使用される１つ以上のトランジスタとを有することができる。信号ＥＭ並びに走査信号ＳＣＡＮ１及びＳＣＡＮ２は、行線２８を使用して、ディスプレイピクセル２２の行に提供される。タＤは、データ線２６を介してディスプレイピクセル２２の列に提供される。
【００２５】
信号ＥＭは、発光トランジスタＳＷ３の動作を制御するために使用される。トランジスタＳＷ１は、駆動トランジスタＴＤのゲートに接続されたノードＡにデータ線２６の電圧を印加するために使用される。トランジスタＳＷ２は、補償動作中の回路初期化のために、直流（ＤＣ）バイアス電圧ＶｉｎｉをノードＢに印加するために使用される。
【００２６】
補償動作中、ディスプレイピクセル２２は、トランジスタの閾値電圧変動など、ピクセルツーピクセル変動について補償される。補償期間は、初期化段階と閾値電圧生成段階とを含む。補償に続いて（即ち、補償期間の補償動作が完了した後）、データがディスプレイピクセルへとロードされる。データプログラミングと称されることがあるデータローディングプロセスがプログラミング期間中に行われる。カラーディスプレイでは、プログラミングは、データをデマルチプレクスすることと、デマルチプレクスしたデータを赤色ピクセル、緑色ピクセル及び青色ピクセルへとロードすることとを含み得る。
【００２７】
補償及びプログラミングに続いて（即ち、補償及びプログラミング期間の満了後）、その行のディスプレイピクセルを使用して光が射出される。光を射出するためにディスプレイピクセルが使用される時間期間（即ち、発光ダイオード３０が光４０を射出する時間）は、発光期間と称されることがある。
【００２８】
初期化段階中に、回路１８は、ＳＣＡＮ１及びＳＣＡＮ２をアサートする（即ち、ＳＣＡＮ１及びＳＣＡＮ２が高くなる）。こうしてトランジスタＳＷ１及びＳＷ２がオンされ、それにより、基準電圧信号Ｖｒｅｆ及び初期化電圧信号Ｖｉｎｉが、ノードＡ及びＢにそれぞれ印加される。補償期間の閾値電圧生成段階中、信号ＥＭがアサートされ、スイッチＳＷ３がオンにされ、それにより、電流が駆動トランジスタＴＤを流れて、ノードＢにおけるキャパシタンスをチャージアップする。ノードでの電圧Ｂが増大するにつれて、駆動トランジスタＴＤのゲートソース電圧Ｖｇｓが駆動トランジスタＴＤの閾値電圧Ｖｔに近づくので、駆動トランジスタＴＤを通る電流が低減される。したがって、ノードＢにおける電圧は、Ｖｒｅｆ−Ｖｔになる。
【００２９】
補償の後（即ち、初期化及び閾値電圧の生成後）、データは、補償されたディスプレイピクセルへとプログラムされる。プログラミング中、発光トランジスタＳＷ３は、信号ＥＭをデアサートすることによってオフにされ、データ線２６を使用して所望のデータ電圧ＤがノードＡに印加される。プログラミングの後のノードＡにおける電圧は、ディスプレイデータ電圧Ｖｄａｔａである。ノードＢにおける電圧は、ノードＡとの結合により上昇する。詳細には、ノードＢにおける電圧は、Ｖｒｅｆ−Ｖｔ＋（Ｖｄａｔａ−Ｖｒｅｆ）＊Ｋになり、式中、Ｋは、Ｃｓｔ１／（Ｃｓｔ１＋Ｃｓｔ２＋Ｃｏｌｅｄ）に等しく、Ｃｏｌｅｄは、ダイオード３０と関連づけられたキャパシタンスである。
【００３０】
補償動作及びプログラミング動作が完了した後、ディスプレイ１４のディスプレイドライバ回路は、補償及びプログラムされたディスプレイピクセルを発光モードにする（即ち、発光期間が開始される）。発光中、信号ＥＭは、補償及びプログラムされたディスプレイピクセルごとにアサートされ、トランジスタＳＷ３をオンする。ノードＢにおける電圧は、ダイオード３０と関連付けられた電圧Ｖｏｌｅｄになる。ノードＡにおける電圧は、Ｖｄａｔａ＋Ｖｏｌｅｄ−（Ｖｒｅｆ−Ｖｔ）−（Ｖｄａｔａ−Ｖｒｅｆ）＊Ｋになる。駆動トランジスタについてのＶｇｓ−Ｖｔの値は、ノードＡの電圧ＶａとノードＢの電圧Ｖｂとの差に等しい。Ｖａ−Ｖｂの値は（Ｖｄａｔａ−Ｖｒｅｆ）＊（１−Ｋ）であり、Ｖｔとは無関係である。そのため各ディスプレイピクセル２２は、その行におけるディスプレイピクセル２２のそれぞれが射出する光４０の量が、それらのディスプレイピクセルのそれぞれについてのデータ信号Ｄのマグニチュードにのみ比例するように、閾値電圧変動について補償される。
【００３１】
図４は、従来のＯＬＥＤディスプレイピクセル構造の側断面図である。図４に示すように、透明なポリイミド（ＰＩ）基板１００上にピクセル構造体が形成される。複数のバッファ層１０２がＰＩ基板１００に形成される。駆動トランジスタ１０６のためのアクティブ領域を形成するために、バッファ層１０２上にポリシリコン１０８がパターニングされる。ゲート絶縁層１０４は、バッファ層１０２上にポリシリコン１０８を覆って形成される。ゲート絶縁層１０４上に金属ゲート導体１１０が形成され、駆動トランジスタ１０６のためのゲート端子として働く。トランジスタ１０６に隣接して形成された金属経路１３０は、ディスプレイピクセルのための走査線のうちの１つとして働き得る。窒化ケイ素パッシベーション層（図４には示されていない）が、ゲート絶縁層１０４上に、金属構造１１０及び１３０を覆って形成される。
【００３２】
このように形成された薄膜駆動トランジスタ１０６は、発光ダイオード１１９のカソード５８（即ち、酸化インジウムスズ電極）とアノード１１６（即ち、金属層）との間に電流を通す。この電流が有機発光ダイオードの発光エレクトロルミネッセンス層（発光層）１１８を通過するにつれて、光１２２が発生する。このように光１２２を発生させるディスプレイピクセルは、典型的には、上面発光型ディスプレイピクセルと称される。
【００３３】
通常の表示動作中、走査線１３０は、負電圧にバイアスされることがある（即ち、走査線１３０を−５Ｖにバイアスすることができる）。バッファ層１０２が２つのバッファ層を含むならば、ＰＩ基板１００の上面で負電荷が誘起される。このようにして誘起される負電荷は、望ましくないことに、駆動トランジスタ１０６を流れる電流の量を減少させることがある（即ち、走査線１３０とトランジスタ１０６のチャネルとの間に発生する電界は、線１３２により示すように、トランジスタ１０６の性能に悪影響を及ぼすことがある）。したがって、この水平電界効果の影響を受けないディスプレイピクセルを形成することが望ましいことがある。
【００３４】
一実施形態によれば、底部導電性シールドを有するディスプレイピクセル２２が提供される（例えば、図５を参照）。図５に示すように、薄膜駆動トランジスタＴＤなどの薄膜トランジスタ構造体は、ガラス、ポリイミド又は他の透明な誘電材料から作製された透明な基板２００上に形成され得る。薄膜トランジスタＴＤは、図３に関して説明したディスプレイピクセル駆動トランジスタＴＤとして働き得る。
【００３５】
バッファ層３０６などの１つ以上のバッファ層が、基板２００上に形成され得る。バッファ層３０６は、マルチバッファ（ＭＢ）層と称されることがある層、活性酸化物層、及び任意の好適な透明な誘電材料から形成される他の層を含み得る。
【００３６】
トランジスタＴＤのための活物質２０８が、バッファ層２０２上に形成され得る。活物質２０８は、ポリシリコン、インジウムガリウム酸化亜鉛、アモルファスシリコン、又は他の半導体物質の層であり得る。ゲート絶縁層２０４などのゲート絶縁層が、バッファ層２０２上に、活物質を覆って形成され得る。ゲート絶縁体２０４は、シリコン酸化物などの誘電体から形成され得る。ゲート導体２１０など導電性ゲート構造体が、ゲート絶縁体２０４上に配設され得る。ゲート導体２１０は、薄膜トランジスタＴＤのためのゲート端子として働き得る。ゲート２１０の直ぐ下の活物質２０８の一部分は、トランジスタＴＤのためのチャネル領域として働き得る。
【００３７】
経路２３０などの導電経路は、トランジスタＴＤに直ぐ近くに形成され得る。経路２３０は、例えば、制御信号／データ信号のうちの１つをディスプレイピクセル２２に伝達するための制御線の一部であり得る。１つの構成では、経路２３０は、信号ＳＣＡＮ１をピクセル２２中の対応するスイッチＳＷ１に伝えるための走査線の一部であり得る（図３）。別の構成では、経路２３０は、信号ＳＣＡＮ２をピクセル２２中の対応するスイッチＳＷ２に伝えるための走査線の一部であり得る。更に別の構成では、経路２３０は、信号ＥＭをピクセル２２中の対応するスイッチＳＷ３に伝えるための走査線の一部であり得る。
【００３８】
窒化ケイ素層などのパッシベーション層（図５には示されていない）が、任意選択的に、ゲート絶縁層２０４の上に、ゲート２１０を覆って形成され得る。パッシベーション層の堆積の後、薄膜トランジスタ構造体を不活性化するために、水素化アニーリングプロセスが適用され得る。
【００３９】
１つ以上の誘電体層２１２（層間絶縁（interlayer dielectric）層又は「ＩＬＤ」層と称されることがある）が、薄膜トランジスタ構造体上に形成され得る。ゲート２１０及び経路２３０が形成される材料は、「Ｍ１」金属と称されることがある。したがって、Ｍ１金属が形成され誘電体層は、Ｍ１金属ルーティング層と称される。
【００４０】
薄膜トランジスタＴＤなどの薄膜トランジスタ構造体は、発光ダイオード２１９のカソード２２０（例えば、酸化インジウムスズ又はインジウム酸化亜鉛などの透明導電層）とアノード２１６（例えば、光反射金属層）との間に電流を通すことができる。この電流が有機発光ダイオードの発光エレクトロルミネッセンス層（発光層）２１８を通過するにつれて、光が発生され得る。このようにして発生した光は、放出光に所望の色を与える対応するカラーフィルタ素子（図示せず）を通過し得る。一般に、ディスプレイ１４のために、上面発光型ディスプレイピクセル又は底面発型光ディスプレイピクセル構成のいずれかが実装され得る。
【００４１】
上記で説明したように、点線の電界線２３２によって示されるように、トランジスタＴＤと経路２３０などの隣接する制御経路との間に電界が発生することがあり得る。本発明の一実施形態によれば、シールド２５０などの導電性シールド構造体が、バッファ層２０２内の駆動トランジスタＴＤの直ぐ下に形成され得る。シールド２５０は、活物質２０８及びゲート絶縁層２０４と直接接触すべきでない。シールド構造体２５０は、酸化インジウムスズ、モリブデン及びモリブデンタングステンなどの透明導電性材料、又はチタン、銅、アルミニウム若しくは他の金属などの不透明な導電性材料から形成され得る。このようにして形成されると、導電性底部シールド２５０は、トランジスタＴＤのための金属経路２３０又は任意の他の隣接する制御線から発生する任意の水平電界を遮断する機能を果たし得る（例えば、シールド２５０は、任意の望ましくない水平電界がトランジスタＴＤの動作に悪影響を及ぼすことを防止し得る）。したがって、このようにしてトランジスタＴＤの下に形成されたシールド２５０は、「底部」シールド又は電界シールドと称されることがある。
【００４２】
一般に、各ピクセル中の駆動トランジスタの直ぐ下にのみ底部導電性シールドを形成することが望ましいことがある。換言すると、周辺のスイッチングトランジスタＳＷ１、ＳＷ２及びＳＷ３（図３）について、底部導電性シールドを形成する必要はない。駆動薄膜トランジスタＴＤの下のみにシールド２５０を形成することは、ピクセル２２内の任意の望ましくない寄生容量を低減するのに役立ち得、それにより、動的な電力消費が最小限に抑えられる。
【００４３】
図５の構造体は、特定の色の単一のサブピクセルを形成する。ディスプレイ１４には、１つのディスプレイピクセル２２に３つ若しくは４つのサブピクセルが、又は１つのディスプレイピクセル２２に他の好適な数のサブピクセルがあり得る。図６は、３つのサブピクセル２２−Ｒ、２２−Ｇ及び２２−Ｂを有する例示的なディスプレイピクセル２２の図である。サブピクセル２２−Ｒは、赤色光を表示するための回路を含み得る（例えば、サブピクセル２２−Ｒは、赤色カラーフィルタ素子を通して光を射出する発光ダイオードを含み得る）。サブピクセル２２−Ｇは、緑色光を表示するための回路を含み得る（例えば、サブピクセル２２−Ｇは、緑色カラーフィルタ素子を通して光を射出する発光ダイオードを含み得る）。サブピクセル２２−Ｂは、青色光を表示するための回路を含み得る（例えば、サブピクセル２２−Ｂは、青色カラーフィルタ素子を通して光を射出する発光ダイオードを含み得る）。これは単なる例示である。一般に、ディスプレイピクセル２２は、可視スペクトルの赤色光、緑色光、青色光、シアン光、マゼンタ光、黄色光、白色光及び／又は他の種類の光を透過するように構成された任意の数のサブピクセルを含み得る。
【００４４】
図６に示すように、サブピクセルのそれぞれは、駆動トランジスタＴＤと、駆動トランジスタＴＤの占有面積と直接重なる対応する導電性光シールド２５０とを含む。このようにして構成すると、光シールド構造体２５０は、制御経路２３０にバイアス電圧が印加された結果として発生する任意の電界が駆動トランジスタの動作と干渉することを防止する機能を果たす。底部シールド２５０が、電気的に浮遊している（即ち、シールド２５０が、任意のプルアップ回路又はプルダウン回路によりアクティブには駆動されず、互いに接続されてない）図６の例は、単なる例示である。他の好適な構成では、導電性短絡経路２５２を使用して、底部シールド２５０が短絡し得る（例えば、図７を参照）。
【００４５】
図７に示すように、導電性短絡経路２５２は、導電性シールド２５０と同じ層中に形成され得る（例えば、図５のバッファ層２０２に導電性短絡経路２５２を形成することができる）。また、導電性短絡経路２５２は、シールド２５０と同じ材料から形成され得る（例えば、短絡経路２５２は、酸化インジウムスズ、モリブデン及びモリブデンタングステンなどの透明な導電性材料、又はチタン、銅、アルミニウム若しくは他の金属などの不透明な導電性材料から形成され得る）。導電経路２５２を介して底部シールドを一緒に短絡させると、特に経路２５２が何らかの電源供給ラインに短絡した時に、シールド能力を改善することができる。
【００４６】
図８は、ディスプレイ１４においてピクセル２２のアレイを示す図である。図８に示すように、底部シールド２５０（例えば、導電性シールド２５０−Ｒ、２５０−Ｇ及び２５０−Ｂ）の少なくとも一部分を、経路２５２を介して電源供給ライン２５４（例えば、アース電源電圧ＶSSELが提供される電源供給ライン）に短絡させることができる。底部シールド短絡経路２５２は、ディスプレイ１４の外周においてのみアース線２５４に結合され得る。このようにして接続すると、各ディスプレイサブピクセル中の底部シールドは定常電圧ＶSSELに駆動され、それにより、駆動トランジスタがディスプレイピクセルアレイ全体にわたってより一貫した様式で動作することが可能になる。
【００４７】
更に図８を参照すると、少なくともいくつかディスプレイピクセル２２中の底部シールドが、浮遊しており、電源供給ライン２５４に接続されていない。これは単なる例示である。別の例として、ピクセルアレイ全体における各サブピクセルの導電性シールド２５０は、電気的に浮遊していてもよい。更に別の例として、ピクセルアレイ全体における各サブピクセルの導電性シールド２５０を全て、アース電源供給ライン、正電源供給ライン又は他の電源供給ラインに短絡させてもよい。
【００４８】
図５に関して上記で説明したように、底部シールド構造体２５０は、バッファ層２０２中に形成され得る。底部シールド構造体２５０がアース線（例えば、共通カソード電極）に短絡している構成では、底部シールド構造体を、薄膜トランジスタ層を貫通して形成された導電性スルーホール又は「ビア」構造を介してカソードに結合することができる。
【００４９】
どのように底部シールド構造体をカソード電極に短絡させることができるかを示す、ディスプレイ１４の周辺部分２６０の側断面図が図９に示されている。図９に示すように、導電性短絡経路２５２は、バッファ層２０２中に形成され、ディスプレイ１４の外周へと延び得る。金属構造２３１などの１つ以上のＭ１金属ルーティング経路が、ゲート絶縁層２０４上に形成され得る。底部導電経路２５２との接触を形成するために、層２１２及び２０４を貫通して第１のビア構造２９０が形成され得る。詳細には、ビア２９０は、経路２５２とアノード２１６との間に電気的接続を確立し得る。アノード２１６との接触を形成するために、層２１８を貫通して第２のビア構造２９２が形成され得る。詳細には、ビア２８２は、アノード２１６とカソード２２０との間に電気的接続を確立し得る。このようにして構成すると、図５、図７及び図８に示した種類の底部シールド構造体２５０は、導電経路２５２並びにビア２９０及び２９２を経由してアースカソード電極に短絡し得る。
【００５０】
一実施形態によれば、基板と、基板上に形成された薄膜トランジスタと、薄膜トランジスタと基板との間に介挿された少なくとも１つのバッファ層と、バッファ層中の薄膜トランジスタの直ぐ下に形成された導電性シールド構造体と含むディスプレイが提供される。
【００５１】
別の実施形態によれば、導電性シールド構造体は、透明な導電材料から形成される。
【００５２】
別の実施形態によれば、導電性シールド構造体は、不透明導電材料から形成される。
【００５３】
別の実施形態によれば、導電性シールド構造体は、電気的に浮遊している。
【００５４】
別の実施形態によれば、ディスプレイが電力供給ラインを含み、導電性シールド構造体は、電力供給ラインに短絡している。
【００５５】
別の実施形態によれば、ディスプレイは、ビアを貫通して導電性シールド構造体に短絡しているカソード電極を含む。
【００５６】
別の実施形態によれば、薄膜トランジスタは、ゲート絶縁層上に形成されたゲートを有し、導電性シールド構造体は、ゲート絶縁層と直接接触していない。
【００５７】
別の実施形態によれば、本ディスプレイは、追加の薄膜トランジスタであって、導電性シールド構造体が、前薄膜トランジスタの下にのみ形成され、追加の薄膜トランジスタの下には形成されない、追加の薄膜トランジスタを含む。
【００５８】
一実施形態によれば、基板上の薄膜トランジスタを形成することと、薄膜トランジスタと基板との間に介挿されたバッファ層を形成することと、薄膜トランジスタのために、バッファ層中に導電性シールド構造体を形成することとを含むディスプレイピクセルを製造する方法が提供される。
【００５９】
別の実施形態によれば、電界シールドを形成することは、薄膜トランジスタの直ぐ下に導電性シールド構造体を形成することを含む。
【００６０】
別の実施形態によれば、本方法は、薄膜トランジスタに結合された発光ダイオードを形成することを含む。
【００６１】
別の実施形態によれば、発光ダイオードは、カソード電極を有し、本方法は、導電性ビア構造を貫通してカソード電極に電界シールドを短絡させることを含む。
【００６２】
別の実施形態によれば、電界シールドは、アクティブには駆動されない。
【００６３】
別の実施形態によれば、本方法は、基板上に追加の薄膜トランジスタを形成することと、追加の薄膜トランジスタのためにバッファ層中に追加の電界シールドを形成することとを含む。
【００６４】
別の実施形態によれば、本方法は、バッファ層中に、電界シールドと追加の電界シールドとを短絡させる導電経路を形成することを含む。
【００６５】
一実施形態によれば、アレイで配列されるディスプレイピクセルを備え、アレイ中の各ディスプレイピクセルが、駆動トランジスタと、駆動トランジスタの下に形成された導電性シールドと、を含む、電子機器が提供される。
【００６６】
別の実施形態によれば、アレイ中の各ディスプレイピクセルは駆動トランジスタに結合された発光ダイオードを更に含む。
【００６７】
別の実施形態によれば、アレイ中の各ディスプレイピクセルの導電性シールドは、電気的に浮遊している。
【００６８】
別の実施形態によれば、アレイ中の各ディスプレイピクセルの導電性シールドは、共通電極に短絡している。
【００６９】
別の実施形態によれば、アレイの第１の部分中の各ディスプレイピクセルの導電性シールドは、電気的に浮遊しており、アレイの第２の部分中の各ディスプレイピクセルの導電性シールドは、共通の電極に短絡している。
【００７０】
上述の内容は単なる例示にすぎず、説明された実施形態の範囲及び趣旨から逸脱することなく、当業者によってさまざまな修正を行うことができる。前述の実施形態は、個々に又は任意の組み合わせで実行することができる。
【図１】
0006623164.tif 000002
【図２】
0006623164.tif 000003
【図３】
0006623164.tif 000004
【図４】
0006623164.tif 000005
【図５】
0006623164.tif 000006
【図６】
0006623164.tif 000007
【図７】
0006623164.tif 000008
【図８】
0006623164.tif 000009
【図９】
0006623164.tif 000010