(57)【特許請求の範囲】
【請求項１】
主配線と、
前記主配線から分岐点で分岐した容量素子接続配線と、
電気的に接地されたグラウンド接続配線と、
一方が前記容量素子接続配線に接続され、他方が前記グラウンド接続配線に接続された一対の端子を有する容量素子とを備え、
前記主配線は、前記主配線の一端から前記分岐点までの間に前記容量素子接続配線または前記容量素子または前記グラウンド接続配線の片側に並行して配置された第１の配線部分、及び、前記分岐点から前記主配線の他端までの間に前記容量素子接続配線または前記容量素子または前記グラウンド接続配線に並行して前記第１の配線部分と異なる片側に配置された第２の配線部分、を含み、
前記主配線の周囲は、前記主配線の配置されるプリント基板を除いて、空気又は空気と同等であり、
前記第１の配線部分の前記容量素子実装側と異なる側には、前記第１の配線部分と前記容量素子接続配線または前記容量素子または前記グラウンド接続配線との間隔以上の空隙を有し、
前記第２の配線部分の前記容量素子実装側と異なる側には、前記第２の配線部分と前記容量素子接続配線または前記容量素子または前記グラウンド接続配線との間隔以上の空隙を有する
ことを特徴とするノイズフィルタ。
【請求項２】
前記主配線及び前記容量素子接続配線及び前記容量素子及び前記グラウンド接続配線はプリント基板の１つの配線層に配置される
ことを特徴とする請求項１に記載のノイズフィルタ。
【請求項３】
前記プリント基板は複数の配線層を有することを特徴とする請求項２に記載のノイズフィルタ。
【請求項４】
前記グラウンド接続配線に接続されるグラウンド接続導体と、
前記主配線の一端に接続され、前記グラウンド接続導体に並行して配置される第１の接続導体と、
前記主配線の他端に接続され、前記グラウンド接続導体に並行して前記第１の接続導体の逆側に配置される第２の接続導体とを備え、
前記グラウンド接続導体及び前記第１及び前記第２の接続導体はともに前記プリント基板に含まれる複数の配線層を電気的に接続する
ことを特徴とする請求項３に記載のノイズフィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電磁ノイズを除去するノイズフィルタに関する。
【背景技術】
【０００２】
プリント基板には、半導体集積素子などの種々の回路素子を実装することができる。また、プリント基板には、当該プリント基板で発生した高周波の電磁ノイズを除去するノイズフィルタとしてバイパスコンデンサが実装されていることが多い。たとえば、プリント基板の電源ノイズの低減のためには、電源インピーダンスを低減することが求められる。そのために、プリント基板上の電源端子と回路素子との間にバイパスコンデンサからなるノイズフィルタが実装されている。
【０００３】
しかしながら、電子部品としてのバイパスコンデンサは、有限の導電率の材料により構成され、有限の大きさ及び形状を持つことから、キャパシタンスのみならず、寄生インダクタンス及び寄生抵抗などの寄生成分を有している。その寄生インダクタンスの影響により、入力信号の周波数の上昇とともにバイパスコンデンサのインピーダンスが増加するので、ノイズフィルタとしてのバイパスコンデンサのノイズ低減効果が損なわれる。また、ノイズフィルタ全体が、バイパスコンデンサの実装の際に使用される配線の寄生インダクタンスの影響を受けるので、ノイズ低減効果が更に損なわれることとなる。したがって、ノイズフィルタの性能改善のためには、バイパスコンデンサ及び配線のそれぞれの寄生インダクタンスを減らすことが要求される。
【０００４】
たとえば、特許文献１における図１〜図４及び段落００２０〜００３０には、共通外部電極と並列に接続された複数個のコンデンサを有するチップ型コンデンサアレイが開示されている。複数個のコンデンサの並列接続によってチップ型コンデンサアレイの寄生インダクタンスを低減させることができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−３０３１９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来技術では、チップ型コンデンサアレイ自身の寄生インダクタンスを低減することができるが、このチップ型コンデンサアレイの実装に使用される配線の寄生インダクタンスを低減することができない。この配線の寄生インダクタンスを磁気的に打ち消すためにインダクタなどの電子部品を追加で実装する対策が考えられるが、新たな電子部品の追加は、プリント基板の製造コストの増加を招く。また、新たに追加された電子部品がプリント基板上の他の配線や他の電子部品に電磁的に作用して悪影響を与えるおそれが生じるという課題がある。
本発明は、上記のような課題を解決するためになされたもので、新たな電子部品を追加することなく、コンデンサに接続される配線でのノイズ低減効果を向上させることができるノイズフィルタ及びプリント基板を提供することを目的とする。
【課題を解決するための手段】
【０００７】
この発明に係るノイズフィルタは、主配線と、前記主配線から分岐点で分岐した容量素子接続配線と、電気的に接地されたグラウンド接続配線と、一方が前記容量素子接続配線に接続され、他方が前記グラウンド接続配線に接続された一対の端子を有する容量素子とを備え、前記主配線は、前記主配線の一端から前記分岐点までの間に前記容量素子接続配線または前記容量素子または前記グラウンド接続配線の片側に並行して配置された第１の配線部分、及び、前記分岐点から前記主配線の他端までの間に前記容量素子接続配線または前記容量素子または前記グラウンド接続配線に並行して前記第１の配線部分と異なる片側に配置された第２の配線部分、を含み、前記主配線の周囲は、前記主配線の配置されるプリント基板を除いて、空気又は空気と同等であり、前記第１の配線部分の前記容量素子実装側と異なる側には、前記第１の配線部分と前記容量素子接続配線または前記容量素子または前記グラウンド接続配線との間隔以上の空隙を有し、前記第２の配線部分の前記容量素子実装側と異なる側には、前記第２の配線部分と前記容量素子接続配線または前記容量素子または前記グラウンド接続配線との間隔以上の空隙を有することを特徴とする。
【発明の効果】
【０００８】
この発明のノイズフィルタによれば、新たな電子部品を追加することなく、主配線の一端から他端の方向に流出するノイズに対して、従来技術よりも高いノイズ低減効果を発揮するノイズフィルタを提供することができる。
【図面の簡単な説明】
【０００９】
【図１】実施の形態１に係るノイズフィルタを有するプリント基板の層構造を示す図。
【図２】実施の形態１に係るノイズフィルタの斜視図。
【図３】実施の形態１に係るノイズフィルタの鳥瞰図。
【図４】実施の形態２に係るノイズフィルタを有するプリント基板の層構造を示す図。
【図５】実施の形態２に係るノイズフィルタの斜視図。
【発明を実施するための形態】
【００１０】
実施の形態１．
以下、図面を参照しつつ、この発明の実施の形態１に係るノイズフィルタについて説明する。なお、図面において同一符号を付された構成要素は、同一機能及び同一構成を有するものとする。
【００１１】
図１は、本発明の実施の形態１に係るノイズフィルタを有するプリント基板１Ａの層構造の概略図である。図１において、プリント基板１Ａは、第１の配線層２Ａが絶縁層３Ａの厚み方向Ｚに積層された層構造を有する。このプリント基板１Ａは片面基板である。第１の配線層２Ａは、厚み方向Ｚと直交するＸ−Ｙ平面上に分布している。このプリント基板１Ａの表面には、ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）またはＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）などの電子部品１０、電源素子１１、及びバイパスコンデンサ１２が実装されている。絶縁層３Ａは、たとえば、エポキシ樹脂またはポリイミド樹脂などの電気絶縁性の樹脂材料で構成することができる。
【００１２】
図２は、実施の形態１のノイズフィルタ４Ａの主要構成を概略的に示す斜視図である。このノイズフィルタ４Ａは、主配線のパターンを示す主配線パターン２０と、この主配線パターン２０から分岐する容量素子接続配線２１と、グラウンド接続配線２２とを備える。これら主配線パターン２０、容量素子接続配線２１及びグラウンド接続配線２２は、第１の配線層２Ａの構成要素群として、絶縁層３Ａの表層に形成されている。また、第１の配線層２Ａは、銅箔などの導電体で構成される。
【００１３】
主配線パターン２０は、電子部品１０と電源素子１１との間を接続する電源供給用の導体パターンである。主配線パターン２０の一端部２０ｃは、電子部品１０の電源端子と電気的に接続され、主配線パターン２０の他端部２０ｄは、電源素子１１の正極と電気的に接続されている。容量素子接続配線２１は、この主配線パターン２０における一端部２０ｃと他端部２０ｄとの間の分岐点から分岐している。なお、本実施の形態では、プリント基板１Ａに電源素子１１が実装されているが、これに限定されるものでない。プリント基板１Ａに実装される電源素子１１に代えて、外部の電源素子を採用してもよい。
【００１４】
また、ノイズフィルタ４Ａは、図２に示されるように容量素子であるバイパスコンデンサ１２を備えている。このバイパスコンデンサ１２は、第１の配線層２Ａに配置されるようにプリント基板の表面に実装されている。バイパスコンデンサ１２の一方の電極端子は、容量素子接続配線２１の端部と電気的に接続され、その他方の電極端子は、グラウンド接続配線２２の一端と電気的に接続されている。このグラウンド接続配線２２は、電気的に接地されている。
【００１５】
なお、本実施の形態では、バイパスコンデンサ１２として積層型のチップコンデンサが使用されているが、これに限定されるものではない。チップコンデンサに代えて、電解コンデンサまたはフィルムコンデンサが使用されてもよい。後述する実施の形態２で使用されるバイパスコンデンサ１２についても同様である。
【００１６】
ノイズフィルタ４Ａは、電子部品１０で高周波電磁ノイズが発生したときにノイズフィルタとして機能し、主配線パターン２０に入力されたノイズ電流をバイパスコンデンサ１２経由でグラウンド接続配線２２に流すことができる。なお、ノイズフィルタ４Ａは、ノイズ電流の除去により電源電圧を安定化させる機能をも有する。
【００１７】
図２に示されるように、主配線パターン２０は、主配線パターン２０の一端から容量素子接続配線２１の分岐点までの間に、容量素子接続配線２１またはバイパスコンデンサ１２またはグラウンド接続配線２２と並行してＹ軸正方向に延在する第１の並行配線部分２０ａを含み、かつ、容量素子接続配線２１の分岐点から主配線パターン２０の他端までの間に、容量素子接続配線２１またはバイパスコンデンサ１２またはグラウンド接続配線２２と並行してＹ軸正方向に延在し、第１の並行配線部分２０ａと逆側に形成される第２の並行配線部分２０ｂを含む。これにより、容量素子接続配線２１またはバイパスコンデンサ１２またはグラウンド接続配線２２と第１の並行配線部分２０ａとが互いに近接することで磁気結合を形成し、同時に容量素子接続配線２１またはバイパスコンデンサ１２またはグラウンド接続配線２２と第２の並行配線部分２０ｂとが互いに近接することで磁気結合を形成することが可能となる。
【００１８】
図３は実施の形態１のノイズ低減効果の原理を説明するためのノイズフィルタ４Ａの平面図である。図３に示されるように、主配線パターン２０にノイズ電流ＩｎＡが生じたとき、このノイズ電流ＩｎＡは、主配線パターン２０の一端部２０ｃから流入し、第１の並行配線部分２０ａを通過して、主配線パターン２０と容量素子接続配線２１の分岐点に至る。この時、ノイズ電流ＩｎＡはバイパスコンデンサ１２の高周波フィルタ機能により主配線パターン２０から容量素子接続配線２１に流れ込むノイズ電流ＩｎＢと、電源素子１１に向けて第２の並行配線部分２０ｂを流れるノイズ電流ＩｎＣとに分配される。
【００１９】
その際、第１の並行配線部分２０ａのインダクタと、容量素子接続配線２１またはバイパスコンデンサ１２またはグラウンド接続配線２２の電流バイパス経路のインダクタの間に磁気結合が形成される。この磁気結合により、第１の並行配線部分２０ａに電流が流れた際に、容量素子接続配線２１またはバイパスコンデンサ１２またはグラウンド接続配線２２には、ノイズ電流ＩｎＡにより発生した磁界を打ち消す向きの誘導電流ＩＬ１が発生する。この誘導電流ＩＬ１はＹ軸負方向に流れ、バイパスされる電流が増加する。このとき、キルヒホフの法則より、入力したノイズ電流ＩｎＡは、バイパスされる電流と、電源素子１１に流出する電流の和に等しくなければならない。そのため、誘導電流ＩＬ１が発生すると、バイパスされる電流（ＩｎＢ＋ＩＬ１）が増加した分流出する電流（＝ＩｎＣ−ＩＬ１）が減少する。
【００２０】
さらに、容量素子接続配線２１またはバイパスコンデンサ１２またはグラウンド接続配線２２の電流バイパス経路のインダクタと第２の並行配線部分２０ｂのインダクタの間に磁気結合が形成される。この磁気結合により、第２の並行配線部分２０ｂには、バイパスされる電流（＝ＩｎＢ＋ＩＬ１）により発生した磁界を打ち消す向きの誘導電流ＩＬ２が発生する。この誘導電流ＩＬ２が流出する電流（＝ＩｎＣ−ＩＬ１）を打ち消すため、最終的に電源素子１１側へ流出するノイズ電流（＝ＩｎＣ−ＩＬ１−ＩＬ２）が減少する。したがって、容量素子接続配線２１またはバイパスコンデンサ１２またはグラウンド接続配線２２の電流バイパス経路の寄生インダクタンスによる影響を抑制しつつ、ノイズ電流を除去することができる。また、この誘導電流ＩＬ２が発生することにより、キルヒホフの法則によって、バイパスコンデンサ１２によりバイパスされる電流は（ＩｎＢ＋ＩＬ１＋ＩＬ２）に増加することになる。
【００２１】
以上に説明したように、実施の形態１によれば、主配線パターン２０は、容量素子接続配線２１またはバイパスコンデンサ１２またはグラウンド接続配線２２と並行して配置される第１の並行配線部分２０ａと第２の並行配線部分２０ｂとを含み、主配線パターン２０にノイズ電流が流入した際に、第１の並行配線部分２０ａと容量素子接続配線２１またはバイパスコンデンサ１２またはグラウンド接続配線２２の間の磁気結合と、容量素子接続配線２１またはバイパスコンデンサ１２またはグラウンド接続配線２２と第２の並行配線部分２０ｂの間の磁気結合により、電源素子１１側へ流出するノイズ電流を打ち消すことができる。このノイズ電流を打ち消す電流は、ノイズ電流の大きさに応じて大きくなるため、ノイズ電流を弱める効果がある。したがって、容量素子接続配線２１またはバイパスコンデンサ１２またはグラウンド接続配線２２の電流バイパス経路の寄生インダクタンスによる影響を抑制しつつ、新たな電子部品を追加することなく、主配線の一端から他端の方向に流出するノイズに対して、高いノイズ低減効果を実現することができる。
【００２２】
なお、本実施の形態のプリント基板１Ａは、片面プリント実装基板であるので、第１の配線層２Ａは、当該両面プリント実装基板の外層として構成されているが、これに限定されるものではない。たとえば、第１の配線層２Ａが、３層以上の配線層を含む多層プリント基板に内層として構成されてもよい。ここで、「外層」とは、プリント基板の複数の配線層のうち最も外側に配置された配線層を意味し、「内層」とは、プリント基板の複数の配線層のうち内部に配置された配線層を意味する。
【００２３】
また、これまでの説明では、第１の並行配線部分２０ａ、第２の並行配線部分２０ｂ、容量素子接続配線２１、グラウンド接続配線２２は、それぞれ線状に延在しているが、これに限定されるものではない。
【００２４】
このように、実施の形態１に係るノイズフィルタは、主配線パターン２０として表される主配線と、前記主配線から分岐する容量素子接続配線２１と、電気的に接地されたグラウンド接続配線３２と、一方が前記容量素子接続配線２１に接続され、他方がグラウンド接続配線３２に接続された一対の端子を有する容量素子とを備え、前記主配線は、前記主配線の一端から前記容量素子接続配線２１に分岐される分岐点までの間に前記容量素子接続配線２１または前記容量素子または前記グラウンド接続配線３２の片側に並行して配置された第１の並行配線部分２０ａ、及び、前記分岐点から前記主配線の他端までの間に前記容量素子接続配線２１または前記容量素子または前記グラウンド接続配線３２に並行して前記第１の配線部分の逆側に配置された第２の並行配線部分２０ｂを含むことを特徴とする。この構成によって、新たな電子部品を追加することなく、主配線の一端から他端の方向に流出するノイズに対して、従来技術よりも高いノイズ低減効果を発揮することができる。
【００２５】
実施の形態２．
本実施の形態では、実施の形態１を多層基板の構成に拡張した際に、ビアの磁気結合を利用することによりノイズ低減効果を向上することのできるノイズフィルタを開示する。以下、実施の形態２について説明する。
【００２６】
図４は本発明の実施の形態２に係るノイズフィルタを有するプリント基板１Ｂの層構造を説明するための概略図である。図４に示されるプリント基板１Ｂは、第１の配線層２Ｂと第２の配線層４Ｂと第３の配線層６Ｂとが絶縁層３Ｂと絶縁層４Ｂを介して厚み方向Ｚに積層された層構造を有する。このプリント基板１Ｂは、３層プリント基板である。第１の配線層２Ｂ、第２の配線層４Ｂ及び第３の配線層６Ｂの各々は、厚み方向Ｚと直交するＸ−Ｙ平面上に分布している。また、このプリント基板１Ａの表面には、ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）またはＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）などの電子部品１０、電源素子１１及びバイパスコンデンサ１２が実装されている。また第１の配線層２Ｂには、容量素子であるバイパスコンデンサ１２が実装されている。一方、第３の配線層６Ｂには、ＬＳＩまたはＩＣなどの電子部品１０及び電源素子１１が実装されている。
【００２７】
絶縁層３Ｂは、たとえば、エポキシ樹脂またはポリイミド樹脂などの電気絶縁性の樹脂材料で構成することができる。また、図４には示されていないが、絶縁層３Bを厚み方向Ｚに貫通して、第１の配線層２Ｂと第２の配線層４Ｂまたは、第１の配線層２Ｂと第３の配線層６Ｂとの間を電気的に接続する接続導体であるビアもしくはスルーホールと呼ばれる層間接続孔が形成されている。
【００２８】
図５は、実施の形態２のノイズフィルタ７Ｂの主要構成を概略的に示す斜視図である。このノイズフィルタ７Ｂは、主配線パターン３０と、この主配線パターン３０から分岐する容量素子接続配線３１と、グラウンド接続配線３２と、電子部品接続配線３０ｃと、電源素子接続配線３０ｄとを備える。これら主配線パターン３０、分岐する容量素子接続配線３１及びグラウンド接続配線３２は、第１の配線層２Ｂの構成要素群として、絶縁層３Ｂの表面に形成されている。また、電子部品接続配線３０ｃ及び電源素子接続配線３０ｄは、第３の配線層６Ｂの構成要素群として、絶縁層４Ｂの表面に形成されている。また、第１の配線層２Ｂ及び第３の配線層６Ｂは、銅箔などの導電体で構成される。
【００２９】
図５に示されるように、主配線パターン３０は、主配線パターン３０の一端から容量素子接続配線３１の分岐点までの間に、容量素子接続配線３１または、バイパスコンデンサ１２または、グラウンド接続配線３２と並行してＹ軸正方向に延在する第１の並行配線部分３０ａを含み、かつ、容量素子接続配線３１の分岐点から主配線パターン３０の他端までの間に、容量素子接続配線３１またはバイパスコンデンサ１２またはグラウンド接続配線３２と並行してＹ軸正方向に延在し、第１の並行配線部分３０ａと逆側に形成される第２の並行配線部分３０ｂを含む。また、ノイズフィルタ７Ｂは、電気的に接地されたグラウンド導体３３を第２の配線層４Ｂの構成要素として備える。グラウンド導体３３は、銅箔などの導電性材料からなり、シート状に形成されている。さらに、ノイズフィルタ７Ｂは、絶縁層３Ａを厚み方向Ｚに貫通する第１の層間接続孔３０ｅと、第２の層間接続孔３０ｆと、第３の層間接続孔３６とを備えている。第１の層間接続孔３０ｅと、第２の層間接続孔３０ｆと、第３の層間接続孔３６との内部には、導電性ペーストまたは金属メッキ層などの接続導体が形成されている。
【００３０】
そのため、第１の配線層２Ｂでは、第１の並行配線部分３０ａの一端と第１の層間接続孔３０ｅ、第２の並行配線部分３０ｂの一端と第２の層間接続孔３０ｆ、グラウンド接続配線３２と第３の層間接続孔３６が電気的に接続している。第２の配線層４Ｂでは、グラウンド導体３３と第３の層間接続孔３６が電気的に接続している。第１の層間接続孔３０ｅの周辺には第１のクリアランス３４が形成されており、第２の層間接続孔３０ｆの周辺には第２のクリアランス３５が形成されている。そのため、第１の層間接続孔３０ｅ及び第２の層間接続孔３０ｆは、グラウンド導体３３と電気的に絶縁されている。第３の配線層６Ｂでは、電子部品接続配線３０ｃと第１の層間接続孔３０ｅ、電源素子接続配線３０ｄと第２の層間接続孔３０ｆが電気的に接続されている。
【００３１】
以上より、第１の層間接続孔３０ｅは、第１の配線層２Ｂと第３の配線層６Ｂの間を電気的に接続して、第１の並行配線部分３０ａの一端と電子部品接続配線３０ｃを導通する接続導体である。また、第２の層間接続孔３０ｆは、第１の配線層２Ｂと第３の配線層６Ｂの間を電気的に接続して、第２の並行配線部分３０ｂの一端と電源素子接続配線３０ｄを導通する接続導体である。また、第３の層間接続孔３６は、第１の配線層２Ｂと第２の配線層４Ｂの間を電気的に接続して、グラウンド接続配線３２とグラウンド導体３３を導通する接続導体である。
【００３２】
また、電子部品接続配線３０ｃは、電子部品１０の電源端子と電気的に接続され、電源素子接続配線３０ｄは、電源素子１１の正極と電気的に接続されている。したがって、電源素子接続配線３０ｄから、第２の層間接続孔３０ｆ、主配線パターン３０と第１の層間接続孔３０ｅ、電子部品接続配線３０ｃの経路で電子部品１０と電源素子１１の間が接続されており、電源供給される。
【００３３】
また、容量素子接続配線３１は、この主配線パターン３０における一端部と他端部の間の分岐点から分岐している。なお、本実施の形態では、プリント基板１Ｂに電源素子１１が実装されているが、これに限定されるものでない。電源素子１１に代えて外部の電源素子を採用してもよい。
【００３４】
また、ノイズフィルタ７Ｂは、図５に示されるように容量素子であるバイパスコンデンサ１２を備えている。このバイパスコンデンサ１２は、第１の配線層２Ｂに配置されるようにプリント基板の表面に実装されている。バイパスコンデンサ１２の一方の電極端子は、容量素子接続配線３１の端部と電気的に接続され、その他方の電極端子は、グラウンド接続配線３２と一端と電気的に接続されている。上記したノイズフィルタ７Ｂは、電子部品１０で高周波電磁ノイズが発生したときにノイズフィルタとして機能し、電子部品接続配線３０ｃに入力されたノイズ電流をバイパスコンデンサ１２経由でグラウンド導体３３に流すことができる。なお、ノイズフィルタ７Ｂは、ノイズ電流の除去により電源電圧を安定化させる機能をも有する。
【００３５】
図５に示されるように、第１の配線層２Ｂにおいて、主配線パターン３０と、容量素子接続配線３１と、バイパスコンデンサ１２と、グラウンド接続配線３２の形態は実施の形態１と同様である。そのため、同様の効果を得ることできる。さらに、実施の形態１の効果に加えて、実施の形態２では、第１の層間接続孔３０ｅと第３の層間接続孔３６とが互いに近接し、第２の層間接続孔３０ｆと第３の層間接続孔３６とが互いに近接することで磁気結合を形成することが可能となる。
【００３６】
本実施の形態でも、実施の形態１と同様の原理でノイズ低減効果を実現することができる。すなわち、電子部品接続配線３０ｃにノイズ電流が入力したとき、このノイズ電流は、第１の層間接続孔３０ｅを通過して主配線パターン３０に流入する。このとき、容量素子接続配線３１に分岐し、バイパスコンデンサ１２とグラウンド接続配線３２及び第３の層間接続孔３６を通過してグラウンド導体３３にバイパスされるノイズ電流と、電源素子１１に向けて第２の層間接続孔３０ｆと電源素子接続配線３０ｄを通過するノイズ電流とに分配される。
【００３７】
その際、第１の層間接続孔３０ｅ及び第１の並行配線部分３０ａの寄生インダクタと第３の層間接続孔３６と容量素子接続配線３１または、バイパスコンデンサ１２または、グラウンド接続配線３２のバイパス経路の寄生インダクタとの間に磁気結合が形成させる。同時に第２の層間接続孔３０ｆ及び第１の並行配線部分３０ｂの寄生インダクタと第３の層間接続孔３６と容量素子接続配線３１または、バイパスコンデンサ１２または、グラウンド接続配線３２のバイパス経路の寄生インダクタとの間に磁気結合が形成させる。
【００３８】
これら磁気結合により、電源素子１１側へ流出するノイズ電流全部または一部を打ち消す誘導電流が発生する。よって、バイパスコンデンサ１２を含むバイパス経路の寄生インダクタンスによる影響を抑制しつつ、ノイズ電流を除去することができる。
【００３９】
なお、本実施の形態のノイズフィルタ７Ｂは3層のプリント実装基板で構成され、第１の配線層２Ｂは、当該両面プリント実装基板の外層として構成されているが、これに限定されるものではない。たとえば、第１の配線層２Ｂが、４層以上の配線層を含む多層プリント基板に内層として構成されてもよい。ここで、「外層」とは、プリント基板の複数の配線層のうち最も外側に配置された配線層を意味し、「内層」とは、プリント基板の複数の配線層のうち内部に配置された配線層を意味する。また、上記した第１の並行配線部分３０ａ、第２の並行配線部分３０ｂ、容量素子接続配線３１、グラウンド接続配線３２は、それぞれ線状に延在しているが、これに限定されるものではない。
【００４０】
このように、実施の形態２に係るノイズフィルタでは、主配線パターン３０で示される主配線及び容量素子接続配線３１及びバイパスコンデンサ１２で示される容量素子及びグラウンド接続配線３２がプリント基板の一つの配線層に配置され、プリント基板は複数の配線層を有することを特徴とする。また、グラウンド接続配線３２に接続される層間接続孔３６で示されるグラウンド接続導体と、前記主配線の一端に接続され、前記グラウンド接続導体に並行して配置される層間接続孔３０ｅで示される第１の接続導体と、前記主配線の他端に接続され、前記グラウンド接続導体に並行して前記第１の接続導体の逆側に配置される層間接続孔３０ｆで示される第２の接続導体とを備え、前記グラウンド接続導体及び前記第１及び前記第２の接続導体はともに前記プリント基板に含まれる複数の配線層を電気的に接続することを特徴とする。この構成によって、第１の層間接続孔３０ｅと第３の層間接続孔３６とが互いに近接し、第２の層間接続孔３０ｆと第３の層間接続孔３６とが互いに近接することで磁気結合を形成することが可能となり、電子部品１０及び電源素子１１と接続する接続配線が多層に配置される場合にも、従来技術より高いノイズ低減効果を発揮することができる。
【００４１】
以上、図面を参照して本発明に係る実施の形態１、２について述べたが、これら実施の形態は本発明の例示であり、これら実施の形態以外の様々な形態を採用することもできる。たとえば、実施の形態１、２で示したノイズフィルタは１個に限らず、複数個実装されてもよい。また、実施の形態１、２で示したノイズフィルタの複数個を縦列接続して構成されるフィルタアレイを１つのプリント基板に実装することができる。
【００４２】
実施の形態１、２の層間接続孔は、円柱形状を有しているが、これに限定されるものではない。この円柱形状に代えて多角柱形状を採用してもよい。実施の形態１、２のノイズフィルタ４Ａ、７Ｂの基本構成は、プリント基板だけでなく、半導体集積回路などの層構造の回路に適用可能である。また、本発明の範囲内において、実施の形態１、２の自由な組み合わせ、各実施の形態の任意の構成要素の変形、または各実施の形態の任意の構成要素の省略が可能である。
【符号の説明】
【００４３】
１Ａ、１Ｂ：プリント基板、２Ａ、２Ｂ、４Ｂ、６Ｂ：配線層、３Ａ、３Ｂ、５Ｂ：絶縁層、４Ａ、７Ｂ：ノイズフィルタ、１０：電子部品、１１：電源素子、１２：バイパスコンデンサ、２０、３０：主配線パターン、２０ａ、３０ａ：第１の配線部分、２０ｂ、３０ｂ：第２の配線部分、２０ｃ、２０ｄ：主配線パターン２０の端部、２１：容量素子接続配線、２２：グラウンド接続配線、３０ｃ：電子部品接続配線、３０ｄ：電源素子接続配線、３０ｅ：第１の層間接続孔、３０ｆ：第２の層間接続孔、３１：容量素子接続配線、３２：グラウンド接続配線、３６：第３の層間接続孔、３３：グラウンド接続導体、３４：第１のクリアランス、３５：第２のクリアランス
【図１】
0006520685.tif 000002
【図２】
0006520685.tif 000003
【図３】
0006520685.tif 000004
【図４】
0006520685.tif 000005
【図５】
0006520685.tif 000006