(57)【特許請求の範囲】
【請求項１】
背面照射型アバランシェセンサであって、
エピタキシャルシリコン層；
高濃度にドーピングされた薄いｐ型層、ｎ型ドープ層、及び前記エピタキシャルシリコン層の感光面上に配置されたホウ素層；及び
前記エピタキシャルシリコン層の対向表面上に形成されたトランジスタ回路；を備え、
前記エピタキシャルシリコン層は、真性のシリコンと、１立方センチメートル（ｃｍ３）当たり２×１０１３個より少ないドーパント原子でドーピングされたｐ型シリコン、のうちの一つを含んでおり、
前記トランジスタ回路は前記ｎ型ドープ層と異なるｎ型ドーピングされた埋込みチャネル型を含んでおり、
前記トランジスタ回路は、１立方センチメートル当たり１０１６個のドーパント原子より高いドーパント濃度の接地ｐ＋ウェル内に製造され、
前記高濃度にドーピングされた薄いｐ型層は、１立方センチメートル当たり５×１０１８個のドーパント原子より高いドーパント濃度でドーピングされたｐ型シリコンを含んでいて、厚みは５０ナノメートル未満であり、
かつ前記ｎ型ドープ層は、１立方センチメートル当たり５×１０１５個のドーパント原子乃至１立方センチメートル当たり１０１７個のドーパント原子のドーパント濃度でドーピングされたｎ型シリコンを含んでいて、厚みは１マイクロメートル乃至５マイクロメートルである、背面照射型アバランシェセンサ。
【請求項２】
前記ホウ素層は、２ナノメートル乃至６ナノメートルの範囲の厚みの純粋ホウ素を含んでおり、
かつ前記センサは、前記ホウ素層上に配置された一つあるいは複数の反射防止層を更に含んでいる、請求項１に記載のセンサ。
【請求項３】
前記センサは、前記エピタキシャル層の対向上側表面に対して−１０Ｖ乃至−４００Ｖのマイナス電位に前記ホウ素層を維持するための手段を更に備えている、請求項１に記載のセンサ。
【請求項４】
前記センサは、リニアアレイセンサを含んでいる、請求項１に記載のセンサ。
【請求項５】
前記センサは、二次元アレイの画素を含んでいる、請求項１に記載のセンサ。
【請求項６】
各画素は、電荷を電圧に変換すべく構成された浮遊拡散領域を有する回路を含んでいる、請求項５に記載のセンサ。
【請求項７】
サンプルを検査するためのシステムであって、
前記サンプルを照明するための紫外レーザを含む光源；
前記サンプルの光出力、反射あるいは透過を、前記光出力がその第１チャンネルに対応するときには前記第１チャンネルの画像モードリレーに、前記光出力がその第２チャンネルに対応するときには前記第２チャンネルの画像モードリレーに導くように構成された画像リレー光学系；及び
前記第１チャンネルの画像モードリレー及び第２チャンネルの画像モードリレーのリレー出力を受け入れるべく構成されたセンサ；を備え、
前記センサは、真性シリコンと、１立方センチメートル当たり２×１０１３個未満のドーパント原子のドーパント濃度のｐ型ドープシリコンとのうちの一つを含んでいるエピタキシャルシリコン層、前記エピタキシャル層の感光面上の純粋ホウ素コーティング、及び、前記エピタキシャル層の対向表面上に形成されたトランジスタ回路、を含んでおり、前記トランジスタ回路はｎ型ドープ埋込みチャネルを含んでおり、前記トランジスタ回路は、１立方センチメートル当たり１０１６個のドーパント原子より高いドーパント濃度の接地ｐ＋ウェル内に製造され、
前記システムは、前記対向表面に対し−１０Ｖ乃至−４００Ｖのマイナス電位にホウ素表面を維持するための電圧源を更に備えている、システム。
【請求項８】
前記センサは、前記純粋ホウ素コーティングの表面に塗膜された反射防止膜を更に含んでいる、請求項７に記載のシステム。
【請求項９】
前記センサは、前記純粋ホウ素コーティングに隣接するｎ型ドープ層を更に含んでおり、
前記ｎ型ドープ層は、１マイクロメートル乃至５マイクロメートルの厚みであり、かつ１立方センチメートル当たり５×１０１５個のドーパント原子乃至１立方センチメートル当たり１０１７個のドーパント原子のドーパント濃度のｎ型ドープシリコンを含んでいる、請求項７に記載のシステム。
【請求項１０】
表面検査装置であって、
表面に対し垂直でない入射角のＵＶ、ＤＵＶあるいはＶＵＶレーザ放射の収束ビームを生成し、実質的に前記収束ビームの入射面において前記表面上に照射ラインを形成すべく構成された照射系であり、前記入射面が前記収束ビームと前記収束ビームを通って前記表面に対し垂直な方向とにより定められる照射系と；
前記照射ラインを撮像すべく構成された集光系であり、
前記集光系が、
前記照射ラインを含む表面領域から散乱した光を集光するための画像形成レンズ；
前記集光された光を集束させるための集束レンズ；及び、
光感応要素のアレイを含むセンサであり、前記光感応要素のアレイの各光感応要素は、前記照射ラインの拡大画像のうちの対応する部分を検出すべく構成され、
前記センサは、真性シリコンと１立方センチメートル当たり２×１０１３個ドーパント原子未満のドーパント濃度のｐ型ドープシリコンとのうちの一つを含んでいるエピタキシャルシリコン層、前記エピタキシャル層の感光面上の純粋ホウ素コーティング、及び、前記エピタキシャル層の対向表面上に形成されたトランジスタ回路、を含んでおり、前記トランジスタ回路はｎ型ドープ埋込みチャネルを含んでおり、前記トランジスタ回路は、１立方センチメートル当たり１０１６個のドーパント原子より高いドーパント濃度の接地ｐ＋ウェル内に製造され、
かつ前記照射系は、前記対向表面に対し−１０Ｖ乃至−４００Ｖのマイナス電位にホウ素表面を維持するための電圧源を更に含んでいる、集光系：
を備えている表面検査装置。
【請求項１１】
ウェーハ検査システムであって：
出力ビームを生成するためのＵＶ、ＤＵＶあるいはＶＵＶレーザ；
前記出力ビームをウェーハ上に集束させるための手段；及び、
前記ウェーハから散乱した光を集光して前記散乱した光を画像センサに導くための手段、を備え、
前記画像センサは、真性シリコンと１立方センチメートル当たり２×１０１３個未満のドーパント原子のドーパント濃度のｐ型ドープシリコンとのうちの一つを含んでいるエピタキシャルシリコン層、前記エピタキシャル層の感光面上の純粋ホウ素コーティング、及び、前記エピタキシャル層の対向表面上に形成されたトランジスタ回路を有しており、前記トランジスタ回路はｎ型ドープ埋込みチャネルを含んでおり、更に、前記トランジスタ回路は、１立方センチメートル当たり１０１６個のドーパント原子より高いドーパント濃度の接地ｐ＋ウェル内に製造され、
前記ウェーハ検査システムは、前記対向表面に対し−１０Ｖ乃至−４００Ｖのマイナス電位にホウ素表面を維持するための電圧源を更に備えている、ウェーハ検査システム。
【請求項１２】
前記センサは、前記純粋ホウ素コーティングに隣接したｎ型ドープ層を含んでおり、
前記ｎ型ドープ層は、１マイクロメートル乃至５マイクロメートルの厚みであり、かつ１立方センチメートル当たり５×１０１５個のドーパント原子乃至１立方センチメートル当たり１０１７個のドーパント原子のドーパント濃度のｎ型ドープシリコンを含んでいる、請求項１１に記載のウェーハ検査システム。
【請求項１３】
サンプルの異常を検出するための光学システムであって、前記光学システムは：
出力ビームを生成するためのレーザ；
前記サンプルの表面上の第１の点上へと第１の経路に沿って第１のビームを導く第１の光学部品；
前記サンプルの表面上の第２の点上へと第２の経路に沿って第２のビームを導く第２の光学部品であり、前記第１及び第２の経路は前記サンプルの表面に対し入射角が異なっている第２の光学部品；
第１の検知器；
前記サンプル表面上の前記第１の点あるいは第２の点から散乱放射を受け入れると共に前記第１の検知器に対して前記散乱放射を焦束させるための湾曲ミラー表面を含み、前記第１検知器は前記湾曲ミラー表面によりその上に集束された放射に対応する出力値をもたらす、集光用光学部品；及び、
前記第１及び第２のビームと前記サンプルとの間に相対運動を生じさせて、前記第１及び第２の点が前記サンプルの表面全体を走査するようにする機器、を備え、
検出器はセンサを含んでおり、前記センサは、真性シリコンあるいは１立方センチメートル当たり２×１０１３個未満のドーパント原子でドーピングされたｐ型のエピタキシャルシリコン層、前記エピタキシャル層の感光面上の純粋ホウ素コーティング、及び、前記エピタキシャル層の対向表面上に形成されたトランジスタ回路、を有しており、前記トランジスタ回路はｎ型ドープ埋込みチャネルを含んでおり、前記トランジスタ回路は、１立方センチメートル当たり１０１６個のドーパント原子より高いドーパント濃度の接地ｐ＋ウェル内に製造され、かつホウ素表面は、前記対向表面に対して−１０Ｖ乃至−４００Ｖのマイナス電位に保持される、光学システム。
【請求項１４】
反射屈折結像系であって：
ＵＶ、ＤＵＶあるいはＶＵＶ光源；
照射ビームのサイズ及び検査する表面上の輪郭を制御するための適合光学部品；
互いに作動関係にある反射屈折対物レンズ、フォーカスレンズ群、及びズーミングチューブレンズ部分を含む対物レンズ；及び、
サンプルの表面に対して垂直に入射する光軸に沿って紫外線を導くと共に、前記サンプルの表面の特徴からの鏡面反射並びに光学通路に沿った対物レンズの光学表面からの反射を、結像面に配置された画像センサへと導くプリズム；を備え
前記画像センサは、真性シリコンあるいは１立方センチメートル当たり２×１０１３個のドーパント原子未満にドーピングされたｐ型である、エピタキシャルシリコン層、前記エピタキシャル層の感光面上の純粋ホウ素コーティング、及び前記エピタキシャル層の対向表面上に形成されたトランジスタ回路、を含み、前記トランジスタ回路はｎ型ドープ埋込みチャネルを含み、更に前記トランジスタ回路は、１立方センチメートル当たり１０１６個のドーパント原子より高いドーパント濃度の接地ｐ＋ウェル内に製造され、かつホウ素表面は、前記対向表面に対して−１０Ｖ乃至−４００Ｖの負電位に維持される、反射屈折結像系。
【請求項１５】
前記センサは、前記純粋ホウ素コーティングに隣接するｎ型ドープ層を更に含んでおり、
前記ｎ型ドープ層は、約１マイクロメートル乃至約５マイクロメートルの厚みを有すると共に、１立方センチメートル当たり５×１０１５ドーパント原子乃至１立方センチメートル当たり１０１７個のドーパント原子のドーパント濃度を有するｎ型ドープシリコンを含んでいる、請求項１４に記載の反射屈折結像系。
【請求項１６】
背面照射型アバランシェイメージセンサを製造する方法であって、前記方法は：
真性シリコンあるいは１立方センチメートル当たり２×１０１３個の原子未満のｐドーパント濃度のｐドープシリコンエピタキシャル層をシリコンウェーハの上に形成すること；
エピタキシャル層の前側表面上にトランジスタ回路を形成し、前記トランジスタ回路は少なくとも埋込みｎ型チャネルを含んでおり、前記トランジスタ回路は、１立方センチメートル当たり１０１６個の原子より高いドーパント濃度のｐ＋ドープウェル内に形成されること；
前記シリコンウェーハを研摩しあるいはエッチング除去して、少なくとも光感応性の領域において前記エピタキシャル層の後側表面を露出させること；
１立方センチメートル当たり５×１０１８個のドーパント原子より高いドーパント濃度のｐ型層を、前記露出した表面上にエピタキシャル成長させること；
１立方センチメートル当たり５×１０１５個のドーパント原子乃至１立方センチメートル当たり１０１７個のドーパント原子のドーパント濃度で前記露出した表面上にｎ型層をエピタキシャル成長させること；及び、
純粋ホウ素コーティングを前記エピタキシャル層の露出した後側表面上に蒸着させて、前記ホウ素コーティングが前記エピタキシャル層の前側表面に対して−１０Ｖ乃至−４００Ｖのマイナス電位に接続されるようにすること、
を含む方法。
【請求項１７】
前記純粋ホウ素コーティング上に反射防止膜を蒸着させることを更に含む、請求項１６に記載の方法。
【請求項１８】
背面照射型アバランシェイメージセンサを製造する方法であって、
真性シリコンあるいは１立方センチメートル当たり２×１０１３個の原子未満のｐドーパント濃度のｐドープシリコンエピタキシャル層をシリコンウェーハの上に形成することと、
前記エピタキシャル層の前側表面上にトランジスタ回路を形成することであって、前記トランジスタ回路が少なくとも埋込みｎ型チャネルを含み、前記トランジスタ回路が、１立方センチメートル当たり１０１６個の原子より高いドーパント濃度のｐ＋ドープウェル内に形成されることと、
前記シリコンウェーハを研摩しあるいはエッチング除去して、少なくとも光感応性の領域において前記エピタキシャル層の後側表面を露出させることと、
１立方センチメートル当たり５×１０１８個のドーパント原子より高いドーパント濃度のｐ型層を、前記露出した表面上にエピタキシャル成長させることと、
１立方センチメートル当たり５×１０１５個のドーパント原子から１立方センチメートル当たり１０１７個のドーパント原子のドーパント濃度で、前記露出した表面上にｎ型層をエピタキシャル成長させることと、
純粋ホウ素コーティングを前記エピタキシャル層の露出した後側表面上に蒸着させることと、
を含む方法。
【請求項１９】
前記純粋ホウ素コーティング上に反射防止膜を蒸着させることを更に含む、請求項１８に記載の方法。
【請求項２０】
前記純粋ホウ素コーティングの蒸着後、８００℃から９５０℃で１分から５分のあいだ前記ウェーハをアニーリングすることを更に含む、請求項１８に記載の方法。
【請求項２１】
前記真性シリコンあるいはｐドープシリコンエピタキシャル層を形成することが、前記エピタキシャル層を２０マイクロメートルから２００マイクロメートルの厚さで生成することを含む、請求項１８に記載の方法。
【請求項２２】
背面照射型アバランシェイメージセンサを製造する方法であって、
シリコンウェーハの表面にｎ型層をエピタキシャル成長させることであって、前記ｎ型層が、１立方センチメートル当たり５×１０１５ドーパント原子から１立方センチメートル当たり１０１７個のドーパント原子のドーパント濃度と、１マイクロメートルから５マイクロメートルの厚みを有することと、
前記ｎ型層の表面に、１立方センチメートル当たり５×１０１８ドーパント原子より高いドーパンド濃度及び１０ナノメートルから５０ナノメートルの厚みでｐ型層をエピタキシャル成長させることと、
前記ｐ型層の表面に、真性シリコンあるいは１立方センチメートル当たり２×１０１３個の原子未満のｐドーパント濃度のｐドープシリコンエピタキシャル層を２０マイクロメートルから２００マイクロメートルの厚さに形成することと、
前記真性シリコンまたはｐドープシリコンエピタキシャル層の前側表面上にトランジスタ回路を形成し、前記トランジスタ回路が少なくとも埋込みｎ型チャネルを含み、前記トランジスタ回路が、１立方センチメートル当たり１０１６個の原子より高いドーパント濃度のｐ＋ドープウェル内に形成されることと、
シリコンウェーハを除去して前記ｎ型層の後側表面の少なくとも一部を露出することと、
純粋ホウ素コーティングを前記ｎ型層の露出した後側表面上に蒸着させることと、
を含む、方法。
【請求項２３】
前記純粋ホウ素コーティング上に反射防止膜を蒸着させることを更に含む、請求項２２に記載の方法。
【請求項２４】
背面照射型アバランシェセンサであって、
エピタキシャルシリコン層と、
高濃度にドーピングされたｐ型薄層、ｎ型ドープ層、及び前記エピタキシャルシリコン層の感光面上に配置されたホウ素層と、
前記エピタキシャルシリコン層の対向表面上に形成されたトランジスタ回路と、
を備え、
前記エピタキシャルシリコン層が、真性のシリコンと、１立方センチメートル（ｃｍ３）当たり２×１０１３個より少ないドーパント原子でドーピングされたｐ型シリコンとのうちの一つを含み、
前記トランジスタ回路が、前記ｎ型ドープ層と異なるｎ型のドーピングされた埋込みチャネルと、該ｎ型のドーピングされた埋込みチャネルにおける電子の蓄積を制御するように構成された抵抗ゲートとを含み、
前記トランジスタ回路は、１立方センチメートル当たり１０１６個のドーパント原子より高いドーパント濃度の接地ｐ＋ウェル内に製造され、
前記高濃度にドーピングされたｐ型薄層が、１立方センチメートル当たり５×１０１８個のドーパント原子より高いドーパント濃度でドーピングされたｐ型シリコンを含み、厚みが５０ナノメートル未満であり、
前記ｎ型ドープ層が、１立方センチメートル当たり５×１０１５個のドーパント原子から１立方センチメートル当たり１０１７個のドーパント原子のドーパント濃度でドーピングされたｎ型シリコンを含み、厚みが１マイクロメートル乃至５マイクロメートルである、背面照射型アバランシェセンサ。
【請求項２５】
前記ホウ素層が、２ナノメートルから６ナノメートルの範囲の厚みの純粋ホウ素を含み、
前記センサが、前記ホウ素層上に配置された一つあるいは複数の反射防止層を更に含む、請求項２４に記載のセンサ。
【請求項２６】
前記センサが、前記エピタキシャル層の対向上側表面に対して−１０Ｖから−４００Ｖのマイナス電位に前記ホウ素層を維持するための手段を更に備える、請求項２４に記載のセンサ。
【請求項２７】
前記センサがリニアアレイセンサを含む、請求項２４に記載のセンサ。
【請求項２８】
前記センサが二次元アレイの画素を含む、請求項２４に記載のセンサ。
【請求項２９】
各画素が、電荷を電圧に変換すべく構成された浮遊拡散領域を有する回路を含む、請求項２８に記載のセンサ。
【請求項３０】
前記センサが、前記リニアアレイの画素の２つの列ごとに１つの出力を備える、請求項２７に記載のセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、真空紫外線（ＶＵＶ）、深紫外線（ＤＵＶ）、可視及び近赤外（ＮＩＲ）波長において画像を検出するのに適した画像センサ、及びそのようなセンサを組み込んだ検査システムに関する。特に本願は、低ノイズで高感度なセンサ及びセンサを製造する方法に関する。これらのセンサは、フォトマスク、レチクル及び半導体ウェーハを検査するために用いるセンサを含む検査システムにおける使用に特に適している。
【背景技術】
【０００２】
本願は、２０１４年３月１７日に出願された「イメージセンサ、検査システム及び製品を検査する方法」という名称の米国仮特許出願６１／９５４，３２８について優先権を主張する。なお、当該出願はこの参照により本願明細書に援用される。
【０００３】
本願は、以下の文献に関連する。Ｂｒｏｗｎ他により２０１４年５月８日に出願された「低ノイズセンサ及び低ノイズセンサを用いた検査システム」という名称の米国特許出願第１４／２７３，４２４号、Ａｒｍｓｔｒｏｎｇ他により２００７年５月２５日に出願された「背面照射型リニアセンサを用いた検査システム」という名称の米国特許出願第１１／８０５，９０７号、Ｂｒｏｗｎ他により２０１２年２月１日に出願された「高密度デジタイザ」という名称の米国特許出願第１３／３６４，３０８号、Ｂｒｏｗｎ他により２０１３年１２月４日に出願された「パルス化された照明を用いて動画を高速取得する方法及び装置」という名称の米国特許出願第１４／０９６，９１１号、Ｂｒｏｗｎ他により２０１２年９月１８日に出願された「高速画像取得及び検査システムのためのインターポーザベースの画像センサ」という名称の米国特許出願第１３／６２２，１５５号、及び、Ｃｈｅｒｎ他により２０１３年３月１０日に出願された「ホウ素層を有する背面照射型センサ」という名称の米国特許出願１３／７９２，１６６、に関連する。本願はまた、Ｂｒｏｗｎ他の「ＴＤＩセンサの連続したクロッキング」という名称の米国特許第７，６０９，３０９号、Ｂｒｏｗｎ他の「ＴＤＩセンサを連続的にクロッキングするための装置」という名称の米国特許第７，９５２，６３３号、及びＢｒｏｗｎ他の「高速検査のための局在駆動及び信号処理回路を備えたＴＤＩセンサモジュール」米国特許第８，６２４，９７１号。これらの特許及び出願の全てがこの参照により本願明細書に援用されるものとする。
【０００４】
集積回路産業は、１０ナノメートルに近いあるいはより小さい寸法のものを含む今までより更に小さい欠陥及び粒子を検出するために、より高い感度の検査ツールをますます必要としている。更に、これらの検査ツールはフォトマスク、レチクルあるいはウェーハの領域の１００％あるいは大きな割合を、通常は１時間未満で検査するために、高速で稼働しなければならない。いくつかの用途においては、多くの（例えば約５０〜１００個の）ウェーハを１時間で検査する必要がある。一般に、例えば紫外線、深紫外線（ＤＵＶ）及び真空紫外線（ＶＵＶ）波長の短い波長は、より長い波長に比べると、小さい欠陥及び粒子を検出するより高い感度を有している。フォトマスクあるいはレチクルは、リソグラフィに用いるのと同じ波長を用いた検査が最もなされているが、その波長は、最も厳しいリソグラフィ段階においては実質的に１９３．４ナノメートル、より厳しくない段階については実質的に２４８ナノメートルである。高速での検査は、小さな粒子あるいは欠陥から散乱した小さな光量を検出するために、あるいはパターンの欠陥による反射率の小さな変化の検出を可能にするために、高感度で低ノイズのセンサを必要とする。一つあるいはいくつかの光子のレベルの光量の変化を検出できるイメージセンサが、極めて望ましい。
【０００５】
シリコンＣＭＯＳ及びＣＣＤ撮像センサは、従来技術において周知である。ＣＣＤ撮像センサは、特に半導体ウェーハ、フォトマスク及びレチクルの高速検査システムに適している。そのようなセンサは（宇宙線あるいは放射性崩壊からの帯電粒子の吸収により生じる極めてまれな事象であり、画像処理ソフトウェアにより一般的に除去し得る事象は別として）電子ノイズがかなり小さく、かつポアソン統計分布にぴったりと従うからである。シリコンＣＣＤ撮像センサは、センサを絶対温度で約１００度まで冷却すると共に、かつ比較的低い速度（例えば毎秒数十万画素あるいはより小さい速度）で読み出し、かつ適切な駆動及び読み込み用の電子回路を用いる場合には、実効値で概ね二つの電子に等価な雑音レベルとすることができる。そのようなセンサは、同程度の速度ではあるが室温により近い温度（例えば約−１０℃）で作動させるときに、実効値で概ね５〜１０個の電子に等価な雑音レベルとすることができる。しかしながら、高速検査システムは、毎秒数十億個の画素のデータ速度を必要とするが、それは一般に数十個あるいは数百個の画素（タップ）を同時に、毎秒数千万個の画素の速度で読み込むことにより達成される。そのような高いデータ速度及び同時に作動する多数の出力チャネルは大きなワット数の熱を発生させて、室温以下に冷却することを非実用的なものとする。また、高速での作動そのものがより多くの電気ノイズを発生させると共に、高い動作温度と結びついたときには、実効値で概ね２０〜４０個の電子に等価な雑音レベルにつながり得る。
【０００６】
ＣＭＯＳセンサは、典型的に、ＣＣＤセンサより高い雑音レベルを有している。ＣＭＯＳトランジスタがシリコン表面上にそれらのチャンネルを有していて、（その界面における不良及びトラップによる）シリコンと二酸化シリコンの界面からのノイズに帰着するからである。更に、表面の欠陥及びトラップからのノイズはポアソン統計にぴったりとは従わない。実効値ノイズが低い場合であっても、高いノイズスパイクの頻度は、ポアソン統計から予想されるよりも高い。このことは検査システムにとっては深刻な問題である。これらの高いノイズスパイクが誤った欠陥の検出に帰着し得るからである。ＣＭＯＳ検出器を備えるシステムは、その最高感度モードで作動するときに、誤った欠陥の報告を高い割合でなし得る。再検査は、真の欠陥から誤ったものを分離するために再検査が必要となり、検査を遅くする。
【０００７】
ＵＶ波長については、光子がシリコンに吸収されるときに、通常は単一の電子正孔対だけが生じるが、時には二組が生じるため、吸収される光子一つ当たりの平均的な発生量が僅かに１を超えることになる。ＤＵＶ及びＶＵＶ波長においては、第２の電子正孔対が発生する確率が増加し、平均電子放出量が増加する。例えば、１９３ナノメートルの真空波長の光子がシリコンに吸収されるときに、吸収される光子一つ当たり電子正孔対の平均的な発生量は約１．７である。半導体検査システムにおいて現在用いられている波長及び次の数年のうちに用いられそうな波長については、電子正孔対の発生率は２を上回らない。従って、シリコンＣＣＤ及びＣＭＯＳセンサは、可視、ＵＶ、ＤＵＶあるいはＶＵＶ波長を検出するときに一つあるいはいくつかの光子を確実に検出することができない。
【０００８】
アバランシェフォトダイオードは、従来技術において周知である。アバランシェフォトダイオードは、光子の吸収により生じる単一のキャリヤから多数のキャリヤ（電子あるいは正孔）を生成するために、概ね百あるいは数百ミクロンのシリコンの距離にわたる比較的高い（数十〜数百ボルトの）逆バイアス電圧を用いる。紫外線照射を検出するときには、光子が吸収されるときに、ＵＶ波長におけるシリコンの強い吸収性により、通常は表面の近くに電子正孔対が生じる。バイアス電圧はキャリヤを加速する。キャリヤは、約３．７ｅＶのエネルギーを有するのに十分な速度に加速するときに、衝突により追加の電子正孔対を生じさせ得る。このプロセスは数回反復し、より多くのキャリヤ、従って大きい信号を生じさせることができる。
【０００９】
最も一般的なアバランシェダイオードは、ｎ型シリコンの入射光を吸収し、バイアス電圧を印加して表面から離れるように正孔を加速させる。これはすなわち、シリコン上の面欠陥が陽電荷を有していて電子を引きつける傾向があるからである。更に、正孔ではなく電子を用いるアバランシェ検出器を製造することは、ｐ型シリコンに対する光吸収シリコンのドーピングを必要とする。ホウ素は、シリコンにとって唯一の実際に有用なｐ型ドーパントである。ホウ素は二酸化シリコンに容易に拡散して酸化物上に陽電荷を生じさせる。このことは、表面における電子再結合速度を更に増加させ、ＵＶ、ＤＵＶ及びＶＵＶ波長にとってはより効率的でない従来のエレクトロンベースのアバランシェフォトダイオードを製造する。アバランシェゲイン及び移動度の両方とも、シリコンにおけるエレクトロンより正孔の方が低い。そのため、正孔を用いるアバランシェダイオードは、所定のゲイン係数を達成するために、シリコンにおけるより長い全長及び／又はより高い動作電圧を必要とする。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】米国特許出願公開第２０１３／０１４９８０７号
【特許文献２】米国特許出願公開第２０１３／０２６４４８１号
【特許文献３】米国特許出願公開第２０１０／０１４０６７５号
【発明の概要】
【発明が解決しようとする課題】
【００１１】
従って、上記の短所のいくつかあるいは全てを解決するセンサが必要である。特に、毎秒何億個もの画素といった極めて高いデータ速度で作動するときに、超低レベルなＵＶ、ＤＵＶあるいはＶＵＶ光を検出できるイメージセンサが必要である。
【課題を解決するための手段】
【００１２】
例示的な検査システムが記載される。この検査システムは、光源、光学部品及び検出器を含む。光源は一つのあるいはいくつかの離散した波長の光を生成するＵＶ、ＤＵＶあるいはＶＵＶレーザを含み、あるいはその光源はＵＶ、ＤＵＶ及び／又はＶＵＶ波長の光を含む広帯域光を放射するレーザ維持プラズマ光源を含む。光学部品は、光源からの出力光を導いてサンプル上に焦点を合わせる。サンプルはステージにより支持され、そのステージは検査の間に光学部品に対し移動する。検出器はサンプルから反射しあるいは散乱した光を受け入れるように構成され、光学部品は反射しあるいは散乱した光を集め、導き、かつ検出器の上に焦点を合わせるように更に構成される。検出器は、後述するような一つあるいは複数の背面照射型アバランシェ画像あるいはラインセンサを含む。一実施形態において、少なくとも一つのイメージセンサは、背面照射型アバランシェ時間遅延積分（ＴＤＩ）センサである。
【００１３】
例示的な検査システムは、異なる入射角及び／又は異なる方位角から、及び／又は異なる波長で及び／又は偏光状態でサンプルを照明する、一つあるいは複数の照明経路を含むことができる。例示的な検査システムは、サンプルにより異なる方向に反射されあるいは散乱された光を集め、及び／又は異なる波長及び／又は異なる偏光状態に対する感度が高い、一つあるいは複数の集光経路を含むことができる。例示的な検査システムは、同時に二つの異なる信号を読み出すために用いられる二つの側上の読み出し回路を有する背面照射型アバランシェＴＤＩセンサを含むことができる。
【００１４】
サンプルを検査するための例示的な方法が記載される。この例示的な方法は、光源からの出力光を導いてサンプル上に焦点を合わせることを含む。サンプルはステージにより支持され、そのステージは検査の間に光学部品に対して移動する。方法が、サンプルにより反射しあるいは散乱した光を集め、導き及び検出器上に焦点合わせするべく光学部品を用いることを更に含む。検出器は、一つあるいは複数の背面照射型アバランシェ画像あるいはラインセンサを含む。少なくとも一つのイメージセンサは、背面照射型アバランシェＴＤＩセンサとすることができる。
【００１５】
例示的な背面照射型アバランシェ画像及びラインセンサが記載される。例示的な画像及びラインセンサは、ＣＭＯＳあるいはＣＣＤ技術により製造することができる。例示的な画像及びラインセンサは、高い量子効率で近赤外線、可視、ＵＶ、ＤＵＶ及び／又はＶＵＶ光を検出するべくエレクトロンを用いる。例示的な画像及びラインセンサは、それらの背面（照明される）表面上に純粋ホウ素層を組み込んでいる。この純粋ホウ素層は、その表面上での自然酸化物の成長を防止する。更に、ホウ素の一部はシリコンの内部に短い距離だけを放散して、表面の直下に高度にドーピングしたｐ型半導体層を作る。このｐ型層は、印加されている背面のネガティブバイアス電圧とのみ組み合せで表面から離れるようにエレクトロンを動かし、表面におけるあるいはその近傍における光電子の再結合を最小化する。背面照射型アバランシェ画像及びラインセンサを製造する例示的な方法が記載される。この方法は、真性のあるいは軽度に（例えば立方センチメートル（ｃｍ３）当たり約１０１１〜２×１０１３個のドーパント原子で）ｐ型ドーピングされた、シリコンウェーハ上のシリコンのエピタキシャル層に、前側のＣＭＯＳあるいはＣＣＤ回路及び画素を製造することを含む。前側回路を少なくとも部分的に製造した後、そのウェーハを研摩しあるいはエッチングして、少なくとも光を感知する（背面）領域を露出させる。この方法は、エピタキシャルシリコン層の背面上に薄い（例えば２ナノメートル〜６ナノメートルの厚みの）純粋ホウ素層を蒸着させることを更に含む。いくつかの実施形態においては、ホウ素を蒸着させる間、ウェーハを昇温状態（例えば７００℃〜９５０℃）に数分間あるいは数十分間維持して、ホウ素の一部をシリコンのドーパントとして入れ込む。
【図面の簡単な説明】
【００１６】
【図１】背面照射型アバランシェ画像あるいはラインセンサを備える検出器を組み込んだ例示的な検査システムを図示している。
【図２Ａ】一つあるいはより多くの集光経路及び一つあるいはより多くの背面照射型アバランシェラインセンサを有したライン照明を用いる例示的な検査システムを図示している。
【図２Ｂ】一つあるいはより多くの集光経路及び一つあるいはより多くの背面照射型アバランシェラインセンサを有したライン照明を用いる例示的な検査システムを図示している。
【図３】通常及び傾斜した照明と背面照射型アバランシェ画像あるいはラインセンサとを有する例示的な検査システムを図示している。
【図４】明視野及び暗視野照明経路と背面照射型アバランシェ画像センサとを有する例示的な検査システムを図示している。
【図５】分割読取りの背面照射型アバランシェ画像センサを組み込んだ例示的な検査システムを図示している。
【図６】背面照射型アバランシェセンシングを組み込んだ二次元（２Ｄ）ＣＭＯＳイメージセンサの例示的な配置を図示している。
【図７】背面照射型アバランシェセンシングを組み込んだラインセンサの例示的な配置を図示している。
【図８】背面照射型アバランシェセンシングを組み込んだ２次元ＣＣＤ撮像素子の例示的なレイアウトを図示している。
【図９】背面照射型アバランシェ画像及びラインセンサの設計と製造の重要項目を図示している。
【図１０】ＣＣＤ技術を用いる背面照射型アバランシェイメージセンサの設計と製造の重要項目を図示している。
【発明を実施するための形態】
【００１７】
本発明は、半導体検査システムにおけるセンサの改良に関する。以下の説明は、特定の用途の文脈においてもたらされる本発明及びその要件を当業者が使用できるようにすべく与えられるものである。本明細書において用いる方向を示す用語、例えば「上部」、「底部」、「上方」、「下方」、「上側」、「上方」、「低い」、「下に」、「下方へ」、「前側」及び「後側」は説明のために相対的な位置を与えることを意図したもので、絶対的な座標系を示すことを意図していない。本明細書において用いる、画像センサ及びラインセンサは互換性のある用語であり、その記載は画素の２次元アレイを明確に含んでいるセンサ（一般的に画像センサと呼ばれる）についてのものであり、あるいはその記載は画素の１次元のラインから明確に構成されるセンサ（一般的にラインセンサと呼ばれる）についてのものである。好ましい実施形態に対する様々な修正は当業者にとって明らかであり、本願明細書に定められる一般法則は他の実施形態に適用することができる。従って、本発明は、図示されかつ記載される特定の実施形態に限定されることは意図されておらず、本願明細書に開示される原理及び新しい特徴に一致する最も広い範囲が与えられるべきである。
【００１８】
図１は、例えばウェーハ、レチクルあるいはフォトマスクといったサンプル１０８を測定すべく構成された、例示的な検査システム１００を図示している。サンプル１０８は、ステージ１１２上に配置されて、光学部品の下方の異なる領域へのサンプル１０８の運動を容易にするようになっている。ステージ１１２は、Ｘ―ＹステージあるいはＲ―θステージを含むことができる。いくつかの実施形態において、ステージ１１２は、検査の間に焦点を維持すべくサンプル１０８の高さを調整することができる。他の実施形態においては、焦点を維持すべく対物レンズ１０５を調整することができる。
【００１９】
光源１０２は、一つあるいは複数のレーザ及び／又は広帯域光源を含むことができる。光源１０２は、ＤＵＶ及び／又はＶＵＶ放射を放射することができる。対物レンズ１０５を含む光学部品１０３は、サンプル１０８にその放射を向けて、その上に集束させる。光学部品１０３はまた、ミラー、レンズ及び／又はビームスプリッタを含むことができる。サンプル１０８から反射したあるいは散乱した光は、光学部品１０３により集められ、導かれ、かつ検出器アセンブリ１０４の内部にある検出器１０６の上に集束される。
【００２０】
検出器アセンブリ１０４は、検出器１０６を含んでいる。検出器１０６は、本願明細書に記載するように、背面照射型アバランシェ画像あるいはラインセンサを含む。検出器１０６は、二次元の画像センサあるいは一次元のラインセンサを含むことができる。一実施形態において、検出器１０６の出力は計算システム１１４に供給され、その計算システムは出力を分析する。計算システム１１４はプログラム命令１１８により構成され、そして、そのプログラム命令はキャリア媒体１１６上に格納することができる。
【００２１】
検査システム１００の一実施形態は、サンプル１０８上のラインを照射し、かつ散乱した及び／又は反射した光を、一つあるいは複数の暗視野及び／又は明視野集光チャンネルに集める。この実施形態において、検出器１０６は、背面照射型アバランシェラインセンサを含むことができる。
【００２２】
検査システム１００の他の実施形態は、サンプル１０８上の多数の点を照射し、かつ散在し及び／又は反射した光を、一つあるいは複数の暗視野及び／又は明視野集合チャンネルに集める。この実施形態において、検出器１０６は、二次元の背面照射型アバランシェ画像センサを含むことができ、あるいは多数の離散した背面照明型アバランシェセンサを含むことができる。
【００２３】
検査システム１００の様々な実施形態の追加の詳細は、以下の文献に見いだすことができる。Ｒｏｍａｎｏｖｓｋｙ他により２０１２年７月９日に出願された「ウェーハ検査システム」という名称の米国特許出願第１３／５５４，９５４号。２００９年７月１６日に公開された、Ａｒｍｓｔｒｏｎｇ他による米国特許出願第２００９／０１８０１７６号明細書。２００７年１月４日に公開された、Ｃｈｕａｎｇ他による米国特許出願公開第２００７／０００２４６５号明細書。１９９９年１２月７日に発行された、Ｓｈａｆｅｒ他による米国特許第５，９９９，３１０号明細書。及び、２００９年４月２８日に発行された、Ｌｅｏｎｇ他による米国特許第７，５２５，６４９号明細書。これらの特許及び特許出願の全ては、この参照によって本願明細書に援用されるものとする。
【００２４】
図２Ａ及び図２Ｂは、本発明の他の例示的な実施形態に従って本願明細書に記載されるセンサ及び／又は方法を取り入れた、暗視野検査システムの態様を図示している。図２Ａにおいて、照射光学系２０１が含んでいるＤＵＶあるいはＶＵＶレーザシステム２２０は、ミラーあるいはレンズ２０３により、検査するウェーハあるいはフォトマスク（サンプル）２１１の表面上のライン２０５に焦束される光２０２を生成させる。集光用光学部品２１０は、レンズ及び／又はミラー、例えば２１２及び２１３を用いて、ライン２０５から散乱した光をセンサ２１５に導く。集光用光学部品の光軸２１４は、ライン２０５の照射平面内にはない。いくつかの実施形態において、軸２１４はライン２０５に対してほぼ垂直である。センサ２１５は、背面照明型アバランシェアレイセンサ、例えば本願明細書に記載する背面照明型アバランシェラインセンサを含む。
【００２５】
図２Ｂは、多数の暗視野集光システム（それぞれ２３１、２３２及び２３３）の一実施形態を図示しているが、それぞれは図２Ａの集光用光学部品２１０と実質的に同様である。集光システム２３１、２３２及び２３３は、図２Ａの照明光学系２０１と実質的に同様な照明光学系と組み合せて用いられる。複数の暗視野集合システムのうちの一つは、背面照明型アバランシェ画像あるいはラインセンサを含む。サンプル２１１はステージ２２１に支持される、そのステージは検査すべき領域を光学部品の下方で移動させる。ステージ２２１はＸ―ＹステージあるいはＲ―θステージを含むことができ、そのステージは、最小の無駄時間でサンプルの大きな領域を検査するために、検査の間に好ましくは実質的に連続して移動する。
【００２６】
図２Ａ及び図２Ｂに図示されている実施形態に従う検査システムの更なる詳細は、米国特許第７，５２５，６４９号明細書に見いだすことができる。米国特許第６，６０８，６７６号明細書も、無地のあるいはパターン化されたウェーハの検査に適するライン照射系を記載している。なおこれらの文献は、この参照によって本願明細書に援用されるものとする。
【００２７】
図３は、垂直な照射ビーム及び傾斜した照射ビームの両方を用いてサンプル上の粒子あるいは欠陥を検出すべく構成された検査システム３００を図示している。この構成において、ＤＵＶあるいはＶＵＶレーザシステム３３０は、レーザ光３０１を供給する。レンズ３０２は、空間フィルタ３０３に通してビーム３０１を焦束させる。レンズ３０４は、ビームを平行にして、それを偏光ビームスプリッタ３０５に導く。ビームスプリッタ３０５は、第１の偏光成分を垂直照明チャンネルに渡し、かつ傾斜照明チャンネルに第２の偏光成分を渡すが、その第１及び第２の成分は直交している。垂直照明チャンネル３０６において、第１の偏光成分は、光学部品３０７により焦束され、かつミラー３０８によりサンプル３０９の表面に向けて反射される。サンプル３０９（例えば、ウェーハあるいはフォトマスク）によって散乱した放射は集められ、かつ放物面鏡３１０により背面照明型アバランシェセンサ３１１に焦束される。
【００２８】
傾斜照明チャンネル３１２において、第２の偏光成分は、ビームスプリッタ３０５によりミラー３１３へと反射され、ミラー３１３はそのビームが波長板３１４を通るように反射し、かつ光学部品３１５によりサンプル３０９に焦束される。傾斜チャンネル３１２における傾斜照明ビームに由来し、かつサンプル３０９により散乱した放射は、放物面鏡３１０により集められ、背面照射型アバランシェセンサ３１１に焦束される。センサ及び（垂直及び傾斜照明チャンネルにより表面３０９上で）照明される領域は、好ましくは放物面鏡３１０の焦点にある。
【００２９】
放物面鏡３１０は、サンプル３０９からの散乱放射線を平行ビーム３１６へと平行にする。平行にされたビーム３１６は、対物レンズ３１７により、かつ解析器３１８を通ってセンサ３１１へと焦束される。放物面形状以外の形状を有する湾曲ミラー表面もまた用い得ることに留意されたい。機器３２０は、サンプル３０９の表面全体にスポットが走査されるようにビームとサンプル３０９の間の相対運動をもたらすことができる。２００１年３月１３日に発行された米国特許第６，２０１，６０１号明細書は、検査システム３００を詳細に記載している。なお、この文献はこの参照によって本願明細書に援用されるものとする。
【００３０】
図４は、明視野及び暗視野検査モード有する検査システムとして構成された、例示的な反射屈折結像系４００を図示している。システム４００は、二つの光源、レーザ４０１及び広帯域光照明モジュール４２０を組み込むことができる。
【００３１】
暗視野モードにおいて、適合光学部品４０２は、レーザ照射ビームのサイズ及び検査する表面上の輪郭を制御する。機械ハウジング４０４は、開口及びウインドウ４０３と、サンプル４０８の表面に対し直角入射の光軸に沿ってレーザをリダイレクトするプリズム４０５を含んでいる。プリズム４０５はまた、サンプル４０８の表面の特徴部分からの正反射を対物レンズ４０６の外側に導く。対物レンズ４０６は、サンプル４０８により散乱された光を集め、それをセンサ４０９上に焦束させる。対物レンズ４０６のレンズは、反射屈折対物レンズ４１２、集束レンズ群４１３、選択的にズーム能力を含み得るチューブレンズ部分４１４の一般的な形態でもたらすことができる。
【００３２】
明視野モードにおいては、広帯域照明モジュール４２０がビームスプリッタ４１０に広帯域光を導くと、それは集束レンズ群４１３及び反射屈折対物レンズ４１２に向けてその光を反射する。反射屈折対物レンズ４１２は、広帯域光によりサンプル４０８を照明する。サンプルから反射しあるいは散乱した光は、対物レンズ４０６により集められてセンサ４０９上に焦束される。広帯域照明モジュール４２０は、例えば、レーザ維持プラズマ光源あるいはアーク灯を含む。広帯域照明モジュール４２０は、反射屈折対物レンズ４１２に対するサンプル４０８の高さを制御するための信号を供給するオートフォーカスシステムを含むこともできる。
【００３３】
センサ４０９は、本願明細書に記載するように背面照射型アバランシェ画像センサを含む。一実施形態において、センサ４０９は、暗視野イメージングに用いる背面照明型アバランシェイメージセンサと、明視野イメージングに用いる背面照射型画像センサとを含む。両方の画像センサは、ＴＤＩモードで作動することができる。
【００３４】
２００７年１月４日に公開された特許出願公開第２００７／０００２４６５号明細書は、システム４００を更に詳細に記載している。なお、この文献はその参照により本願明細書に援用されるものとする。
【００３５】
図５は、レチクル、フォトマスクあるいはウェーハ検査システム５００を示しており、それらは一つの背面照射型アバランシェ画像センサ５７０上の画像あるいは信号の２つのチャンネルを同時に検出する。背面照明型アバランシェ画像センサ５７０は、分割読取り画像センサを含んでいる。光源５０９は、ＤＵＶレーザを組み込んでいる。ＤＵＶレーザの動作波長は、約２００ナノメートルより短く、例えば約１９３ナノメートルの波長とすることができる。二つのチャンネルは、検査の対象物５３０が透明（例えばレチクルあるいはフォトマスク）なときに反射及び透過強度を含むことができ、あるいは、例えば入射角、偏光状態、波長帯あるいはそれらのいくつかの組み合せといった二つの異なる照明モードを含むことができる。光は、チャンネル１の照明リレー５１５とチャンネル２の照明リレー５２０を用いて検査する対象物５３０に向けられる。
【００３６】
検査の対象物５３０は、レチクル、フォトマスク、半導体ウェーハ、あるいは検査する他の製品とすることができる。画像リレー光学系５４０は、検査する対象物５３０により反映され及び／又は透過した光を、チャンネル１の画像モードリレー５５５及びチャンネル２の画像モードリレー５６０に、導くことができる。チャンネル１の画像モードリレー５５５は、チャンネル１の照明リレー５１５に対応して反射あるいは透過を検出すべく調整されるのに対して、チャンネル２の画像モードリレーセンサ５６０はチャンネル２の照明リレー５２０に対応して反射あるいは透過を検出すべく調整される。チャンネル１の画像モードリレー５５５及びチャンネル２の画像モードリレーセンサ５６０は、順番に、それらの出力を背面照射型アバランシェセンサ５７０に導く。二つのチャンネルについての検出された信号あるいは画像に対応するデータはデータ５９０として示されており、かつ処理のためにコンピュータ（図示せず）に送信される。
【００３７】
レチクルあるいはフォトマスクから透過されかつ反射された光を測定すべく構成し得るレチクル及びフォトマスク検査システム及び方法の他の詳細は、２００８年４月１日にＫｖａｍｍｅ他に対して発行された米国特許第７，３５２，４５７号明細書及び１９９６年１０月８日にＥｍｅｒｙ他に対して発行された米国特許第５，５６３，７０２号明細書に記載されている。なお、これらの文献の両方がこの参照によって本願明細書に援用されるものとする。
【００３８】
画像センサ５７０の例示的な実施形態に関する追加の詳細は、２０１３年１２月４日にＢｒｏｗｎ他により出願された「パルス化された照明を用いて動画を高速獲得するための方法及び装置」という名称の米国特許出願第１４／０９６，９１１号明細書、及びＢｒｏｗｎ他に対して２００９年５月５日に発行された「多数の画像を同時に高速獲得するための方法及び装置」という名称の米国特許第７，５２８，９４３号明細書に与えられている。これらの特許及び特許出願は、この参照により本願明細書に援用されるものとする。
【００３９】
図６は、ＣＭＯＳイメージング技術をベースとする２次元背面照射型アバランシェ画像センサ６００の例示的な配置を示している。この画像センサは、光信号集光領域６０１及び関連する画素回路６０２を順番に含む画素Ｐの２次元アレイを含んでいる。画素は、行、例えば６０４と列、例えば６０５に配置されている。画素の主な特長は図９に図示されているが、それは以下に記載される。列選択信号（図示せず）は、一つの列の全ての画素にそれらの信号を出力するように指示する。行セレクタ６０６は、一つの行を選択すると共に、バッファ、増幅器あるいはＡ／Ｄ変換器６０７を介して、その信号を出力部、例えば６０８に導くことができる。画像センサ６００は、その信号をアナログあるいはデジタルのフォーマットで出力することができる。典型的に、画像センサ６００は、１秒当たり何億個もの画素の全体データ速度で画像データを出力することができるように、多数の出力部を有する。
【００４０】
図７は、背面照射型アバランシェラインセンサ７００の例示的な配置を示している。７０１のような多数の画素が一つのラインに配置されている。二つあるいはより多くの制御電圧７０２及び７０３が画素に接続されていて、図９の説明において後述するように、エレクトロンがどの画素の内部に蓄積するかを制御するようになっている。一実施形態において、各画素は読取りレジスタ７０４に接続される。読取りレジスタはライン状に配置されている。水平クロック７０５及び７０６は一つの水平レジスタから次へのエレクトロンの転送を制御して、信号を７０７に送信できるようにしているが、７０７は出力７０８を駆動すべく電荷電圧コンバータ、バッファ、及び選択的に増幅器を含むことができる。好ましい実施形態（図示せず）においては、読取りレジスタが複数のセグメントに分割されて、一つの出力部に約４乃至約１２８の画素を接続しつつ多数の出力部を用いるようにしている。他の実施形態においては、二つの画素毎に一つの出力部があって、読取りレジスタの転送は必要ない。他の実施形態においては、電荷電圧変換、バッファリング、及び、選択的に増幅は各画素において行われ、かつ出力レジスタが一連のスイッチに置き換えられて各画素を交互に出力部に接続できるようにしている。そのような実施形態においては、一つの出力部につき２乃至１２８ピクセルとするので多数の出力部が好ましい。
【００４１】
図８は、ＣＣＤ画像技術をベースとする２次元背面照射型アバランシェ画像センサ８００の例示的な配置を示している。８０１のような多数の画素が行及び列に配置されている。垂直クロック、例えば８０２Ａ、８０３Ａ、８０２Ｂ及び８０３Ｂは、画像内に蓄積されたエレクトロンが同じ行における一つの画素から次へと、最終的には水平レジスタ８０４Ａあるいは水平レジスタ８０４Ｂに移動するようにする。水平クロック８０５Ａ、８０６Ａ、８０５Ｂ、８０６Ｂ、８０５Ｃ、８０６Ｃ、８０５Ｄ及び８０６Ｄは、電荷電圧コンバータ、バッファ、及び選択的に増幅器をそれぞれが含んでいる出力部８０８Ａ、８０８Ｂ、８０８Ｃ及び８０８Ｄへの、８０７Ａ、８０７Ｂ、８０７Ｃ及び８０７Ｄを介した、水平レジスタ内のエレクトロンの転送を制御する。水平及び垂直クロックがツーフェーズクロックとして示されているが、これは単に例証を目的としたものであって、本発明をどのように用い得るかを制限するものではない。水平及び垂直クロックとして二つ、３つあるいは４つのフェーズクロックを用いることができる。水平及び垂直クロックは同じ相数である必要はない。いくつかの実施形態において、水平レジスタは、ピクセル配列の一方の側、例えば水平レジスタ８０４Ａにだけある。各水平レジスタが二つに分割されて示されていて、各半分が反対方向に転送するようになっているが、水平レジスタは単一レジスタとすることができ、あるいは好ましい実施形態においては複数セグメントに分けることができ、互いに同じ方向に転送することができる。それゆえに、出力部の数は、図示されている４つより多いあるいは少ないものとすることができる。一実施形態においては、二つのカラム毎に一つの出力部がある。
【００４２】
センサ８００の一つの行の部分のレイアウト及びこのセンサの他の態様は、図１０に更に図示されると共に図９及び図１０の説明において以下に記載される。
【００４３】
図９は、背面照射型アバランシェセンサ９００の設計、製造及び動作の態様を図示している。そのようなセンサは、ＣＭＯＳあるいはＣＣＤ技術、あるいはそれらの組み合せにより製造することができる。バイポーラトランジスタ（図示せず）は、いくつかの回路においてはＭＯＳトランジスタと組み合せて用いることができる。
【００４４】
センサは、本来のもの、あるいは軽度に（ドーピング濃度が１立方センチメートル当たり２×１０１３未満あるいはその辺りの）ｐ型ドープした、（必要なアバランシェゲイン並びに他の考慮、例えばセンサをシンニングした後のメンブレンの機械的な強度に応じて）厚みが約２０マイクロメートル乃至約２００マイクロメートルの、エピタキシャル層９０１として製造することができる。（例えば、１立方センチメートルあたり約１０１６のドープ濃度の）ｎ型層９０４は、エピタキシャル層の上部（前側）表面の直下に形成される。層９０４は、センサが適切にバイアスされるときに、エレクトロンを集めて転送するために用いる埋込みチャネルを形成する。ｎ型層９０４のいずれの端部も、ｎ型層に対してほぼ２倍あるいはより高いドープ濃度のｐ＋型層９０５である。ｐ＋型層９０５は、電気的な接点、例えば９１２により接地される。層９０５は多数の位置で接地することができる。
【００４５】
誘電層９０８は、エピタキシャル層の前面上に成長する。誘電層は、例えば二酸化珪素といった単一の誘電材料を含むことができ、又は、例えば二酸化珪素層上のシリコン窒化層といった誘電材料の多数の層、あるいは例えば二酸化珪素上のシリコン窒素化合物上の二酸化珪素といった３層スタック、を含むことができる。典型的に誘電層の厚みは約５０ナノメートル乃至約２００ナノメートルの範囲である。誘電層９０８は、その内部に適切にエッチングされて、下方にあるシリコンとの電気的な接触を必要な箇所で可能にする開口を有する。
【００４６】
例えば９２０、９３０、９３５、９４０及び９４５といった多数のゲート電極が誘電層９０８の上部に蒸着されかつパターン化される。ゲート電極は、典型的に多結晶シリコンあるいはアルミニウムから製造されるが、他の金属及び半金属化合物、例えばスズを含む他の導電材料を用いることができる。例えば９２１、９２２、９３１、９３６、９４１及び９４６といった電気的な接続をゲート電極に製造することができる。
【００４７】
好ましい実施形態において、ゲート電極は、電極の端部近傍のフリンジ電界を最小化しかつ制御するために、図示のように、例えば９３２において互いに重なり合う。ゲート電極は、誘電材料（図示せず）により切り離されている。
【００４８】
信号を増幅しあるいは処理するための、及びセンサを制御するための回路は、光感応領域内にあるいは光感応領域に隣接して製造することができる。そのような回路は、電源／ドレインインプラント９０６（電源とドレインは同じインプラントを有するものとして示されているが、いくつかの実施形態においては、電源及びドレイン別々にインプラントすることができる）、チャネルインプラント９０６、ゲート誘電体９０９、及びゲート電極９１０により製造されたＭＯＳＦＥＴトランジスタにより図示されている。このトランジスタには、例えば９１６、９１７及び９１５で示される電気的な接続は製造することができる。典型的に、そのような回路は多くのトランジスタを含む。図面を複雑にすること無しに創意に富んだセンサの重要な側面を図示するために、一つのトランジスタが図９に示されている。本願明細書に記載されている画像センサの重要な側面は、エピタキシャル材料９０１の暗電流及び光電流からそれらを電気的に絶縁するために、並びに背面電圧９１１（以下に記載する）からトランジスタを保護するために、ｎ型チャネルを有するＭＯＳＦＥＴトランジスタがｐ＋ドープウェル９０５の内部に製造されることである。ゲート誘電体９０９は誘電層９０８と実質的に類似したものとすることができると共に同時に形成できること、あるいは誘電層９０９は、所望のトランジスタ特性を得るために必要とする様に、誘電層９０８とは異なる材質及び／又は異なる厚みで形成できること、に留意されたい。単一のＭＯＳＦＥＴトランジスタが図９に図示されているにもかかわらず、必要に応じてＮＭＯＳ、ＰＭＯＳ及びバイポーラトランジスタを用いることができ、かつ必要に応じて適切なインプラント層、例えば９０５により電気的に絶縁することができる。
【００４９】
エピタキシャル層９０１の後側の（光感応）表面は、光９９９が入力するところである。純粋ホウ素９０２の層がエピタキシャル層９０１の後側に蒸着される。好ましい実施形態において、ホウ素層９０２の厚みは約３ナノメートル乃至６ナノメートルである。約３ナノメートルより薄いホウ素層はピンホールを有することになり、それは下方のシリコンが酸化されるようにする。ＤＵＶあるいはＶＵＶ光に対する長期の露出の下では、電荷及びトラップが二酸化珪素内に蓄積する。これらの電荷及びトラップは、センサの性能を低下させる。約６ナノメートルより厚いホウ素層は典型的に好ましくない。ホウ素がＵＶ、ＤＵＶ及びＶＵＶ光を吸収し、センサの感度が厚いホウ素層により低下するからである。シリコン上に純粋ホウ素層を蒸着させる方法は、前述した’１６６米国特許出願及び’１６６特許出願の引用例に記載されている。
【００５０】
極めて高くドーピングしたｐ＋層９０３は、純粋ホウ素層９０２を析出させる間のホウ素の付随的なあるいは慎重な打ち込みにより、エピタキシャル層の後側表面に形成される。いくつかの実施形態においては、ホウ素９０２をエピタキシャル層９０１の後側に蒸着させた後に、いくらかのホウ素を打ち込むために、約１分乃至５分、ウェーハを昇温状態（例えば約８００℃と約９５０℃の間）に保持する。温度及び時間の制御は、ホウ素の輪郭の調製を可能にする。
【００５１】
エピタキシャル層の後側表面の近傍で層９０３に隣接しているものはｎ型ドープ層９７０である。好ましい実施態様においては、ｎ型ドープ層９７０の厚みは約２マイクロメートル（例えば、１マイクロメートル乃至５のマイクロメートルの厚み）であり、かつｎ型ドーパントの濃度は１立方センチメートル当たり約２×１０１６（ドーパント濃度１立方センチメートル当たり約５×１０１５乃至約１０１７）である。ｎ型ドープ層９７０に隣接して、薄い非常にドーピングしたｐ型層９７１である。好ましい実施態様においては、薄く高度にドーピングされたｐ型層９７１のドーパント濃度は１立方センチメートル当たり約２×１０１９（例えば、１立方センチメートル当たり約５×１０１８乃至１立方センチメートル当たり約５×１０１９）であり、かつ薄く高度にドーピングされたｐ型層９７１の厚みは約２５ナノメートル（例えば、約１０ナノメートル乃至約５０ナノメートルの厚み）である。ドーパント濃度と厚みの他の組み合せも可能である。薄く高度にドーピングしたｐ型層９７１のアクティブなｐドーパントの全体数は、層９７０が完全に空となるように、ｎ型ドープ層９７０のアクティブなドーパントの全体数を上回らなければならない。例えば、薄く高度にドーピングされたｐ型層９７１のドーパント濃度が、１立方センチメートル当たり２×１０１９よりかなり高い場合、層９７１は２５ナノメートルより薄くすることができる。
【００５２】
センサをアバランシェセンサとして作動させるために、センサの後部を約−１０Ｖ乃至約−４００Ｖの負電位にバイアスすることができるように、電気的接続９１１がホウ素層に製造される。
【００５３】
好ましい実施態様においては、関連する波長におけるセンサの反射率を低下させてそれらの波長におけるセンサの感度を改善するために、一つあるいは複数の反射防止層９８０がホウ素層に蒸着される。
【００５４】
光９９９がシリコンエレクトロンに吸収されるときに、正孔対が生じる。正孔は後部表面に移動するとそこで再結合するが、接点９１１により後部に印加されたバイアス電圧により、エレクトロンはｎ型層９０４に向かって加速される。薄く高度にドーピングされたｐ型層９７１によりｎ型ドープ層９７０が完全に空にされるので、ほとんどのバイアス電圧が層９７０を横切るように見えて、その層の内部の強電場に帰着する。その強電場は、大部分のエレクトロンが、ｎ型ドープ層９７０を通って移動するときの衝突により、追加のエレクトロン正孔対を生成するのに十分なエネルギーを獲得することを確実にする。約５０Ｖのバイアス電圧（例えば、約１０Ｖ乃至約１００Ｖのバイアス電圧）を印加する一つの実施形態においては、光９９９からの入射光子が吸収される毎に多くのエレクトロン（例えば約１０乃至約５０）を発生させることができる。約１０未満の電子ゲイン必要なときには、より薄い（例えば約１マイクロメートルの厚みの）ｎ型ドープ層９７０で十分であり、及び／又は低いバイアス電圧を用いることができる。エレクトロンの数の増幅は、センサの本来のノイズに対して信号が増加すること可能にする。ＣＭＯＳ技術は、その非ポアソンノイズ統計値により高速の画像検査には不適当であり得るが、増加した信号レベルに対してノイズの非ポアソン成分を低下させるアバランシェ増幅により、画像検査のために適したものとすることができる。例えば約２０乃至３０のゲインといった高くて十分なゲインにより、ＣＭＯＳあるいはＣＣＤセンサの雑音レベルを上回って単一の光子を検出することができる。
【００５５】
ゲート９２０は、例えば９２１及び９２２として示されている、二つあるいはより多くの電気接点を有することができる。そのような実施形態において、ゲート９２０は、二つあるいはより多くの電気接点の間に電位差が生じるように、例えば本来のものあるいは軽くドーピングした多結晶シリコンといった抵抗材料を含む。この電位差は、集めたエレクトロンがｎ型層９０４のどこに蓄積するかを制御するために用いられる。エレクトロンは、ゲート９２０において電圧が局所極大部の下方に蓄積する。例えば、接点９２１が−５Ｖの電圧であり、かつ接点９２２が−１Ｖの電圧である場合、エレクトロンは９２２の下方に蓄積する。ゲート９２０上で多数の接点を用いることにより、非単調電圧プロファイルを生じさせて、９２０のいずれの端部からも離間した位置の下方の位置にエレクトロンを蓄積することができる。小さい画素（例えば約１０マイクロメートル未満）を用いるときには、ゲート９２０上の単一ポテンシャル用いて、ゲート９２０の下方のｎ型層９０４にエレクトロンを蓄積させることができる。
【００５６】
接点９３１により印加されるゲート９３０上の電圧を高めることにより、そのゲートの近傍に蓄積したエレクトロンはそのゲートの下方に移動する。高速作動が必要とされるときには、より急速にエレクトロンを移動させるために、より高い電圧（例えば１０Ｖ乃至１５Ｖ）を用いることができる。画素が小さく（例えば、約１０マイクロメートルより小さく）、かつ所望の作動速度があまり高くないときには、ゲート９３０上の電圧は、電極９２０上の電圧傾度の援助なしにその画素から電荷を十分高速に空にするのに十分であり得る。好ましい実施形態において、上述したように電極９２０上の電圧傾度は、エレクトロンがゲート９３０の下方で急速に移動することを確実にする。
【００５７】
ゲート９３０に印加されるよりもポジティブ（例えば数ボルトポジティブ）な電圧が接点９３６によりゲート９３５に印加される。このことは、ゲート９３６の下方でエレクトロンを急激に移動させる。エレクトロンは、数十ナノ秒で動くことができる。電極９２２からゲート９２０に印加されるよりも低い電圧にゲート９３０を低下させることは、エレクトロンがゲート９３５の下方の領域に移動することを止めさせ、かつ次の画像画素のゲート９２０の下方への蓄積を可能にする。
【００５８】
一実施形態、例えば図７に図示されているセンサ７００において、水平読取りレジスタは、図９の平面に対して垂直なラインに配置された９４０と同様な一連のゲートを含む。ＣＣＤにおいて一般的に用いられるように適切に、ゲートに印加する電圧を順序付けることにより、エレクトロンを一つのゲートから他方へと転送することができる。用途により求められるように、より多くのあるいはより少ないゲートを用いることができる。水平レジスタの端部には、例えば電荷電圧変換について接点９４８の下方に示される浮動拡散がある。センサ７００においては、集光画素に隣接して浮動拡散を直ちに配置することができない。それは、単に簡便さのために図９に示されている。ここで、浮動拡散の動作を以下に説明する。
【００５９】
他の実施形態、例えば図６に図示されているセンサ６００においては、水平読取りレジスタを設けることができず（かつゲート９４０を省略することができる）、エレクトロンは例えば接点９４８の下方の領域といった浮動拡散に直接移動させることができる。例えば、ゲート電極９４５により制御されると共にリセット電圧９４９に接続されたリセットトランジスタを用いて、画素からエレクトロンを転送する前に浮動拡散をリセットすることができる。浮動拡散は、エレクトロンの電荷を電圧に変換すると共に、ＣＣＤセンサ及びＣＭＯＳセンサにおいて日常的に用いられているので、ここではより詳細には説明しない。この実施形態においては浮動拡散及びリセットトランジスタが光感応領域にあるので、必要に応じ、ｐ＋ドープ領域９０５を（９５０で示すように）リセットトランジスタ及び浮動拡散の下方に拡大することにより、リセットトランジスタ及び浮動拡散を光電流及び暗電流から分離することができる。９４８上の出力電圧は、列あるいは行の選択、デバイス出力、あるいはアナログデジタルコンバータに接続する前に、バッファあるいは増幅器に接続することができる。
【００６０】
センサ６００において、光感応画素のそれぞれは、それ自身の浮動拡散を有することができる。センサ７００において、多数の画素は水平レジスタを介して浮動拡散を共有することができる。いずれのケースにおいても、浮動拡散の動作原理は実質的に類似している。
【００６１】
図９のセンサを製造することができる一つ以上のシーケンスがある。一つの好適な実施形態において、前側ドープ領域（例えば９０４、９０５、９０６及び９０７）、誘電層（例えば９０８及び９０９）、及び多結晶シリコンゲート電極（例えば９２０及び典型的に他のゲート電極のうちのいくつか）は、エピタキシャル層９０１がウェーハの表面上にある間に形成される。好ましい実施形態において、金属層は、そのプロセスのこの段階においては形成されない。次いで、ウェーハの全部あるいは一部を研摩及び／又はエッチングにより取り除いて、少なくともセンサの光感応領域内にあるエピタキシャル層の後側部表面を露出させる。ウェーハに隣接するエピタキシャル層の表面はエピタキシャル層の大半よりも欠陥濃度が高いので、エピタキシャル層の後側の数ミクロンを研磨しあるエッチングして除去することは、センサの効率を改良するために有利である。
【００６２】
エピタキシャル層の後側の光感応領域が一旦露出すると、薄く高度にドーピングしたｐ型層９７１は、極めて高いドーパント濃度の、元の位置にあるｐ型ドープを有したエピタキシャルシリコン層を成長させることにより、その露出面に成長させることができる。次いで、ｎ型ドープ層９７０は、元の位置にあるｎ型ドープの層９７１上で成長させることができる。層９７０を成長させる間にいくらかのホウ素（ｐ型ドーパント）が拡散し得るので、層９７１は、最終的な所望の厚み及びドーパント濃度よりも少し薄くかつ高いドーパント濃度に成長し得る。ホウ素層９０２はｎ型ドープ層９７０上に蒸着させることができ、かつ層９０３を作り出すために追加的に必要とされる任意のホウ素の打ち込みをなすことができる。必要に応じ、反射防止層を、プロセスのこの段階において、あるいはその後で蒸着させることができる。
【００６３】
高温の後側の処理が完了した後、前側表面上に金属層を蒸着しかつパターン化することができる。
【００６４】
他の実施形態においては、ｎ型ドープ層９７０を、元の位置におけるｎ型ドーピングにより、基板ウェーハ上で最初にエピタキシャル成長させ、次いで、薄く高度にドーピングしたｐ型層９７１を、ｎ型ドープ層９７０の頂部の上にエピタキシャル成長させる。次いで、エピタキシャル層９０１を、高度にドーピングしたｐ型層９７１の頂部の上にエピタキシャル成長させる。次いで、エピタキシャル層９０１の頂面上での金属層を含む全ての前側処理を、ｎ型ドープ層９７０の後側を露出させる前に完了させることができる。高度にドーピングしたｐ型層９７１内のｐ型ドーパントがその後の処理段階の間に拡散することの最小化が重要であるので、好ましくは、炉プロセスではなく急速な熱アニーリングを用いた熱処理をなさなければならない。次いで、純粋ホウ素層９０２をｎ型ドープ層９７０上に蒸着させる。前側上の金属パターンを傷つけないようにするために、約４５０℃のホウ素析出温度を用いることができる。ホウ素をより一様にするために、かつドープ層９０３を形成すべくいくらかのホウ素を打ち込むために、レーザあるいはスパイクアニーリングプロセスを用いることができる。
【００６５】
背面照射型ホウ素被覆画像センサを製造する方法は、前述した’１６６米国特許出願に記載されている。エピタキシャル層の後側を露出させるプロセスがウェーハの全てを取り除かない場合は、エピタキシャル層の後側に印加される逆バイアス電圧の下でウェーハが導通しないように、そのウェーハは、本来のものあるいは極めて軽度に（例えば１立方センチメートル当たり２×１０１３未満のドープ濃度に）ドーピングされたものでなければならず、あるいは厚い誘電層によりその後側を保護しなければならない。
【００６６】
図１０は、ＣＣＤ技術を用いる背面照射型アバランシェ画像センサ１０００の設計、製造及び動作の態様を図示している。図１０に示されている多くの特徴は、図９の対応する特徴と、実質的に類似の機能を有しており、かつ実質的に類似のやり方で製造しかつ作動させる。そのような特徴には、図９と同じラベル番号のラベルが付けられており、背面照射型アバランシェ画像センサ１０００に特有の態様を説明する必要がなければここでは更に説明しない。
【００６７】
画像センサ１０００において、光感応画素の列は、ゲート１０２０、１０２２、１０２４及び１０２６の下方に形成される。電気的接点１０２１、１０２３、１０２５及び１０２７は、これらのゲートにそれぞれ製造される。図があまりにも混乱することを回避するために４つのゲートだけが示されているが、好ましい実施形態においては、多数の集光画素（例えば約４乃至４０００の画素）を形成するためにより多くのゲートが用いられることになる。ゲートは、電荷の蓄積を制御するために、かつ蓄積した電荷を一つの画素から他に移動させるために用いられる。ＣＣＤ技術においては周知のように、ゲートは２相、３相あるいは４相フェーズクロックとして構成することができる（すなわち、ピクセル毎に二つ、３つあるいは４つのゲートがそれぞれある）。２フェーズクロックは電荷を一方向に移動させることができるだけであり、移動が一方向にだけ必要とされる場合、駆動のための電子回路を単純化する効果がある。３及び４フェーズクロックは、蓄積した電荷をいずれの方向にも移動させることが可能である効果がある。広く知られているように、各画素のゲートのうちの一つは、グラウンドよりも数ボルトポジティブ（例えば、約５Ｖ乃至１５Ｖポジティブ）な状態に保たれなければならないが、隣接する電極はグラウンドに対して数ボルト（例えば約−５Ｖ乃至−１５Ｖ）ネガティブな状態に保たれて、エピタキシャル層９０１からｎ＋ドープ層９０４の表面の近傍（しかし、表面にではなく）にエレクトロンを引き寄せ、蓄積した電荷を移動させるべくゲート電圧が変化するまでそのエレクトロンはそこに蓄積される。ＴＤＩセンサにおいては、ゲートは、センサ上にある動画に同期させて（例えば検査するサンプルがその上に保持されるステージの動きに同期させて）電荷を移動させる速度で計時される。
【００６８】
典型的に、画素の多数の列は、図８に図示されるものと同様に２次元アレイに配置される。アレイの全体にわたって接続された垂直クロックは、列の全てあるいは一群の内部で同時に一つの画素を次に移動させるために用いられる。一つあるいは複数の水平レジスタは、各列から一つあるいは複数の出力部に信号を移動させるために用いられる。
【００６９】
上述した背面照射型アバランシェ画像センサのいずれもが、水平及び／又は垂直な方向に適切に電荷の移動を制御するために、正弦波クロックあるいは任意の波形クロックを用いることができる。そのようなクロック波形の生成及び使用は、以下の文献により詳細に記載されている。「ＴＤＩセンサの連続したクロッキング」という名称のＢｒｏｗｎ他に対する米国特許第７，６０９，３０９号明細書、「ＴＤＩセンサの連続したクロッキングのための装置」という名称のＢｒｏｗｎ他に対する米国特許第７，９５２，６３３号明細書、及びＢｒｏｗｎ他により２０１４年５月８日に出願された「低ノイズセンサ及び低ノイズセンサを用いる検査システム」という名称の米国実用特許出願第１４／２７３，４２４号。これらの特許及び出願の全ては、この参照により本願明細書に援用されるものとする。
【００７０】
センサの後側上のホウ素コーティングに付加することができる反射防止膜に関する詳細は、以下の文献に見いだすことができる。Ｂｒｏｗｎにより２００９年６月１日に出願された「高スループット検査システムに適したセンサのための反射防止コーティング」という名称の米国特許出願第１２／４７６，１９０号明細書、及びＭｕｒａｍａｔｓｕ他により２０１５年１月７日に出願された「背面照射型センサのための反射防止層」という名称の米国特許出願第１４／５９１，３２５号明細書。これらの出願の両方が、この参照によって本願明細書に援用されるものとする。
【００７１】
上に記載した本発明の構造及び方法の様々な実施形態は、本発明の原理を例証するだけであり、かつ記載した特定の実施形態に本発明の範囲を限定することは意図されていない。例えば、センサの画素は、示したものとは異なる構成で配置することができ、かつ示したものより多いあるいは少ない画素を含むことができ、あるいは出力部の数は示したものより大きくしあるいは小さくすることができる。いくつかの実施形態においては、一つあるいは二つだけの出力部を用いることができる。例えば半導体工業において用いる（そのうちのいくつかを本願明細書に記載した）高速検査システムにおける使用に適した好ましい実施形態においては、高いデータ出力速度を達成すべく、同時に多数の画素を出力するために、多数の出力部（例えば数十の出力部、数百の出力部、あるいは二つの列毎に一つの出力部）を用いる。そのようなセンサは、約千個あるいは数千個の画素のリニアアレイを含むことができ、又は約千あるいは数千行の２次元アレイを含むと共に数百乃至数千の画素の長さとすることができる。
【図１】
0006594892.tif 000002
【図２Ａ】
0006594892.tif 000003
【図２Ｂ】
0006594892.tif 000004
【図３】
0006594892.tif 000005
【図４】
0006594892.tif 000006
【図５】
0006594892.tif 000007
【図６】
0006594892.tif 000008
【図７】
0006594892.tif 000009
【図８】
0006594892.tif 000010
【図９】
0006594892.tif 000011
【図１０】
0006594892.tif 000012