(57)【特許請求の範囲】
【請求項１】
ワイドバンドギャップ半導体のスイッチング素子を備える複数の上アームと、ワイドバンドギャップ半導体のスイッチング素子を備える複数の下アームと、を備える逆変換器と、
前記複数の上アームまたは前記複数の下アームの一方である複数の第１アームと、前記複数の上アームまたは前記複数の下アームの他方である複数の第２アームの内、前記複数の第２アームのそれぞれに流れる電流の大きさと方向を検出する検出器と、
前記逆変換器に過電流が流れた際に、前記複数の第１アームをオフに制御することで前記複数の第２アームに還流動作を行わせたのち、当該還流動作に伴い前記検出器によって逆方向電流が検出された前記第２アームをオンに制御し、その後、前記検出器で検出した前記複数の第２アームに流れる電流の大きさに応じて前記複数の第２アームをオフに制御する制御部と、
を有する電力変換装置。
【請求項２】
請求項１記載の電力変換装置において、
前記検出器は、シャント抵抗で構成される、
電力変換装置。
【請求項３】
請求項２記載の電力変換装置において、
前記検出器は、前記複数の第２アームのそれぞれに設けられる、
電力変換装置。
【請求項４】
請求項１記載の電力変換装置において、
前記制御部は、前記逆方向電流が検出された前記第２アームをオンに制御した後に、前記複数の第２アームに流れる電流が予め定められる第１判定値まで減少した際に前記複数の第２アームをオフに制御する、
電力変換装置。
【請求項５】
請求項４記載の電力変換装置において、
前記第１判定値は、定格電流の５倍以下である、
電力変換装置。
【請求項６】
請求項５記載の電力変換装置において、
前記第１判定値は、前記過電流が流れたことを判定する際の第２判定値よりも大きい、電力変換装置。
【請求項７】
請求項３記載の電力変換装置であって、
前記複数の第２アームは、前記複数の下アームである、
電力変換装置。
【請求項８】
請求項１〜７のいずれか１項に記載の電力変換装置と、
前記電力変換装置から供給される電力で動作するモータと、
を有するモータ装置。
【請求項９】
複数の上アームおよび複数の下アームを備え、平滑コンデンサから供給される直流電力を交流電力に変換する逆変換器と、
前記逆変換器を制御する制御部と、
前記複数の上アームまたは前記複数の下アームの一方である複数の第１アームと、前記複数の上アームまたは前記複数の下アームの他方である複数の第２アームの内、前記複数の第２アームのそれぞれに流れる電流の大きさと方向を検出する検出器と、
を有する電力変換装置であって、
前記複数の上アームおよび前記複数の下アームのそれぞれは、ワイドバンドギャップ半導体のスイッチング素子を有し、
前記制御部は、
前記逆変換器に過電流が流れた際に、前記複数の第１アームをオフに制御することで、前記複数の第２アームに還流動作の電流経路を構築する第１制御動作と、
前記還流動作に伴い前記検出器によって逆方向電流が検出された前記第２アームをオンに制御することで、前記複数の第２アームが有する複数の前記スイッチング素子のチャネルを介して前記過電流を還流させる第２制御動作と、
前記第２制御動作の後に、前記複数の第１アームおよび前記複数の第２アームに、複数の前記スイッチング素子のボディダイオードを介する回生動作の電流経路を構築し、該電流経路を介して前記過電流を前記平滑コンデンサに戻す第３制御動作と、
を実行する、
電力変換装置。
【請求項１０】
請求項９記載の電力変換装置において、
前記制御部は、前記第２制御動作で流れる還流電流を前記検出器を用いて監視し、前記還流電流が予め定められる第１判定値まで減少した際に前記第３制御動作を実行する、
電力変換装置。
【請求項１１】
請求項１０記載の電力変換装置において、
前記第１判定値は、前記過電流が流れたことを判定する際の第２判定値よりも大きい、電力変換装置。
【請求項１２】
高電位側電源電圧が供給される第１電源端子と、
低電位側電源電圧が供給される第２電源端子と、
前記第１電源端子に第１電源配線を介して接続される第１電源ノードと、
前記第２電源端子に第２電源配線を介して接続される第２電源ノードと、
３相の分岐ノードと、
前記第１電源ノードと前記３相の分岐ノードとの間にそれぞれ設けられ、ワイドバンドギャップ半導体のスイッチング素子を備える３相の上アームと、
前記第２電源ノードと前記３相の分岐ノードとの間にそれぞれ設けられ、ワイドバンドギャップ半導体のスイッチング素子を備える３相の下アームと、
前記３相の分岐ノードを負荷に接続する出力配線と、
前記３相の上アームまたは前記３相の下アームの一方である３相の第１アームと、前記３相の上アームまたは前記３相の下アームの他方である３相の第２アームの内、前記３相の第２アームのそれぞれに流れる電流の大きさと方向を検出する検出器と、
前記３相の上アームおよび前記３相の下アームを制御する制御部と、
を有する電力変換装置であって、
前記制御部は、前記検出器で過電流が検出された際に、前記３相の第１アームをオフに制御することで前記３相の第２アームに還流動作を行わせたのち、当該還流動作に伴い前記検出器によって逆方向電流が検出された前記第２アームをオンに制御し、その後、前記検出器で検出した前記３相の第２アームに流れる電流の大きさに応じて前記３相の第２アームをオフに制御する、
電力変換装置。
【請求項１３】
請求項１２記載の電力変換装置において、
前記検出器は、前記３相の第２アームにそれぞれ設けられるシャント抵抗で構成される、
電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置およびモータ装置に関する。
【背景技術】
【０００２】
特許文献１には、インバータを構成するスイッチング素子が故障したことを検出して、インバータの全アームのスイッチング素子をオフにし、しかる後に負荷に対して短絡故障したスイッチング素子をオフにし、その後に、短絡した側の残りのアームのスイッチング素子をオンにする、ことが記載されている。
【０００３】
特許文献２には、過電流を検知したとき、ダイオードに並列に接続されているスイッチング素子をオンするように制御することが記載されている。
【０００４】
非特許文献１には、ＳｉＣ−ＭＯＳＦＥＴのＰＮダイオードでは、通電すると電子−正孔の再結合により積層欠陥が成長しオン電圧の劣化等が生じるという、通電劣化現象が起こり得ることが記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平６−１２１４６１号公報
【特許文献２】国際公開第２０１２／０５６７６６号
【非特許文献】
【０００６】
【非特許文献１】“Stacking fault expansion from basal plane dislocations converted into threading edge dislocations in 4H-SiC epilayers under high current stress”、Journal of Applied Physics 114,014504(2013)
【発明の概要】
【発明が解決しようとする課題】
【０００７】
インバータ装置などの電力変換装置において、従来は、シリコン（Ｓｉ）素子である、ＩＧＢＴ（Insulated Gate Bipolar Transistor）とＰＩＮ（p-intrinsic-n）ダイオードの逆並列接続されたペアが上下アームに配置された半導体装置が用いられる。
【０００８】
上下アームそれぞれのＩＧＢＴを、各ＩＧＢＴのゲート端子に接続されている駆動装置によって交互にスイッチングさせることで、インバータ装置の出力として交流電力が生成される。この時、各素子において導通損失およびスイッチング損失が発生し、これがインバータ装置の電力変換損失となる。現在のＳｉデバイスの損失は、Ｓｉの物性値から決まる理論値にほぼ達しており、さらなる低減は困難である。
【０００９】
一方、ＳｉＣやＧａＮといったワイドバンドギャップ半導体は、シリコンと比べてバンドギャップが大きく、絶縁破壊電界が１桁程度大きいという特徴を持つため、次世代パワーデバイスとして有望視されている。特に、ＳｉＣの縦型ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）は、数百Ｖから数キロＶの幅広い耐圧範囲にて、従来のシリコン素子より大幅な低オン抵抗化が見込まれる。さらに、ＩＧＢＴと異なり、ＭＯＳＦＥＴはユニポーラ素子であるため、高速なスイッチングが可能である。従って、ＳｉＣ−ＭＯＳＦＥＴを用いたインバータ装置は、大幅な損失低減が見込める。
【００１０】
縦型ＭＯＳＦＥＴは、デバイス構造的に、その素子内部にボディダイオード（内蔵ダイオード）を有している。これは、ソース電極に電気的に接続している素子内のＰ型ボディ領域と、ドレイン電極に電気的に接続している素子内のＮ型ドリフト領域により、ソース−ドレイン間でＰＮダイオード（ＰＮＤ）として機能するものであり、ＭＯＳＦＥＴでオン時に導通するチャネルと逆並列接続されていると見なすことができる。すなわち、縦型ＭＯＳＦＥＴを用いてインバータ装置を構成する場合、ＩＧＢＴと異なり、ペアとなる逆並列ダイオード素子を必要としない。これは、ＭＯＳＦＥＴ素子のみでインバータ装置を構成することが可能となることを意味し、インバータ装置の小型化や低コスト化に大きく寄与することになる。
【００１１】
ただし、ＳｉＣ−ＭＯＳＦＥＴは、低オン抵抗である一方で、飽和電流が大きいという特徴も有する。飽和電流は、ＭＯＳＦＥＴのチャネル抵抗とトレードオフの関係にあるため、ＳｉＣ−ＭＯＳＦＥＴのチャネルを低オン抵抗に設計すればするほど、飽和電流が大きくなってしまう。この飽和電流は、インバータが誤動作等で短絡した時に流れる電流となるため、大きな過電流は、素子やインバータ装置の破壊につながる。一般的に、インバータ装置には過電流を検知・保護する機構が設けられるが、誤検知（不要動作）のリスクや保護回路の制限から、短絡が発生し保護動作が完了するまでの時間は、比較的長い（例えば、１０μｓ程度）方が望ましい。
【００１２】
しかしながら、ＳｉＣ−ＭＯＳＦＥＴのような飽和電流が大きい素子を用いる場合、異常時において素子を適格に保護するためには、より短時間で素子を遮断する必要が生じる。さらには、非特許文献１に記載されているように、大きな電流がＳｉＣ−ＭＯＳＦＥＴのボディダイオードに流れると、通電劣化現象が加速され、素子の信頼性や性能がより早く劣化してしまう。また、劣化が起こる電流値にはしきい値がある。この観点からも大きな短絡電流に対する高速な保護動作が必要である。
【００１３】
本発明は、上記に鑑みてなされたものであり、その目的の一つは、電力変換装置およびモータ装置において、素子の信頼性の向上を実現することにある。
【００１４】
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１５】
上記課題を解決するため、逆変換器および制御装置を備える。逆変換器は、ワイドバンドギャップ半導体のスイッチング素子を備える複数の上アームおよび下アームを有する。制御装置は、逆変換器に過電流が流れた際に、上下アームの内の一方であり過電流の経路上に配置される第１アームをオフにし、かつ、第１アームの対となる第２アームをオンにした後に、第２アームに流れる電流に応じて第２アームをオフにする。
【発明の効果】
【００１６】
本発明によれば、電力変換装置およびモータ装置において、素子の信頼性の向上が実現可能になる。
【図面の簡単な説明】
【００１７】
【図１】実施例１における電力変換装置の概略構成例を示す回路ブロック図である。
【図２】図１の電力変換装置において、逆変換器周りの詳細な構成例を示す回路図である。
【図３】図１の電力変換装置において、逆変換器の駆動に関する主要部の構成例を示す回路図である。
【図４】実施例１における短絡保護動作の動作例を示す波形図である。
【図５Ａ】図４の期間１における電流経路の一例を示す図である。
【図５Ｂ】図４の期間２における電流経路の一例を示す図である。
【図５Ｃ】図４の期間３における電流経路の一例を示す図である。
【図６】図４の短絡保護動作に伴う動作シーケンスの一例を示す説明図である。
【図７】図２におけるスイッチング素子の概略的な構造例を示す断面図である。
【図８】実施例２における電力変換装置の概略構成例を示す回路図である。
【図９】実施例３における電力変換装置の概略構成例を示す回路図である。
【図１０】実施例４における電力変換装置の概略構成例を示す回路図である。
【発明を実施するための形態】
【００１８】
以下、図面等を用いて本発明の実施例について説明する。ただし、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。本発明の思想ないし趣旨から逸脱しない範囲でその具体的構成を変更し得ることは当業者であれば容易に理解される。
【００１９】
以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い重複する説明は省略することがある。
【００２０】
本明細書等における「第１」、「第２」、「第３」などの表記は、構成要素を識別するために付するものであり、必ずしも数または順序を限定するものではない。また、構成要素の識別のための番号は文脈毎に用いられ、一つの文脈で用いた番号が他の文脈で必ずしも同一の構成を示すとは限らない。また、ある番号で識別された構成要素が他の番号で識別された構成要素の機能を兼ねることを妨げるものではない。
【００２１】
図面等において示す各構成の位置、大きさ、形状、範囲などは、発明の理解を容易にするため実際の位置、大きさ、形状、範囲などを表していない場合がある。このため、本発明は必ずしも図面等に開示された位置、大きさ、形状、範囲などに限定されない。
【実施例１】
【００２２】
図１に、本発明の第１の実施例である電力変換装置の構成例を示す。
【００２３】
図１の電力変換装置１００は、負荷の一例となる交流電動機（モータ）１に電力を供給するための逆変換器（インバータ装置）２、平滑コンデンサ３、および順変換器（コンバータ装置）１１と、逆変換器２を制御する制御部とを備える。制御部は、ここでは、駆動装置５および制御装置６で構成される。電流変換装置１００と交流電動機１は、モータ装置を構成する。
【００２４】
電力変換装置１００に入力された交流電力は、順変換器１１により直流電力に変換され、その直流電力は、平滑コンデンサ３を介してインバータ装置２に入力される。インバータ装置２は、交流電動機１を制御するために、入力された直流電力を任意の周波数の交流電力に変換する。交流電動機１は、インバータ装置２から供給された交流電力で回転動作等を行う。
【００２５】
ここで、インバータ装置２は、図２に示すように、半導体素子であるスイッチング素子７で構成される。スイッチング素子７は、例えば、ＳｉＣ−ＭＯＳＦＥＴを代表とするワイドバンドギャップ半導体のスイッチング素子で構成される。ここでは、ワイドバンドギャップ半導体として、ＳｉＣを用いるが、これに限らず、ＧａＮや酸化ガリウム、ダイヤモンド等であってもよい。
【００２６】
図２の例では、インバータ装置２は、３相構成であり、Ｕ相、Ｖ相、Ｗ相を備える。高電位側電源電圧が供給される電源端子Ｐと、Ｕ相、Ｖ相、Ｗ相の各分岐ノードＵＮ，ＶＮ，ＷＮとの間には、それぞれ、上アームＵ＋，Ｖ＋，Ｗ＋が設けられる。低電位側電源電圧が供給される電源端子Ｎと、各分岐ノードＵＮ，ＶＮ，ＷＮとの間には、それぞれ、下アームＵ−，Ｖ−，Ｗ−が設けられる。各アームのそれぞれは、スイッチング素子７を備える。また、各分岐ノードＵＮ，ＶＮ，ＷＮは、それぞれ、Ｕ相、Ｖ相、Ｗ相の出力端子Ｕ，Ｖ，Ｗを介して交流電動機１に接続される。
【００２７】
さらに、図２の例では、電源端子Ｐまたは電源端子Ｎと、３相の分岐ノードＵＮ，ＶＮ，ＷＮとの間に電流検出器となるシャント抵抗４が設けられる。シャント抵抗４は、ここでは、３相の下アームにそれぞれ設けられる。シャント抵抗４は、相の電流を検出し、インバータ装置２を制御する駆動装置５、および、制御装置６へフィードバックする。なお、シャント抵抗４の設置箇所は、必要な電流を検知できる箇所であればよく、必ずしも、下アームに限定されない。
【００２８】
図３は、インバータ装置２を構成する３相の内、Ｕ相とＶ相、および、Ｕ相の駆動装置５を示している。ここでは全て図示していないが、インバータ装置２を構成している各アームのスイッチング素子（ＳｉＣ−ＭＯＳＦＥＴ）７それぞれに対し駆動装置５が設けられる。駆動装置５は、制御装置６からの指令に基づきスイッチング素子７の駆動に必要なゲート電圧を生成し、スイッチング素子７に供給する。
【００２９】
ここでは、Ｕ、Ｖ相の下アームＵ−，Ｖ−は、それぞれ、シャント抵抗４ａ，４ｂを備える。インバータ装置２内の主電流がシャント抵抗４に流れると、その電圧は誤検知防止用のフィルタ８を介して駆動装置５に入力される。この電圧がある基準値以上の場合は、過電流が生じていると判断できるため、通常の駆動動作を停止し保護動作を行う。この際に、ここでは、電流検出器としてシャント抵抗を用いているため、例えば、カレントトランス等を用いる場合と異なり、電流を直接検知でき、かつ、高速な応答が可能となる。
【００３０】
ここで、例えば、インバータ装置２によって３相の交流電動機１を駆動している際に、３相の交流電動機１のＶ相とＵ相の間で短絡が生じたとする。この場合における本実施例１の保護動作を図４に示す。横軸は時間で、縦軸はＶ相の出力電流を記している。まず、短絡前に上アームＶ＋と下アームＵ−のスイッチング素子（以降、素子と略す場合有り）７がオン状態となっていたとすると、Ｖ相およびＵ相の出力端子Ｖ，Ｕ間が短絡したため、図５Ａに示す電流経路で上アームＶ＋および下アームＵ−の素子７に過電流が流れる（期間１）。この過電流は、下アームＵ−のシャント抵抗４ａに流れ込むため、シャント抵抗４ａの電圧が高くなり、この電圧はフィルタ８を介して駆動装置５に入力される。
【００３１】
図４において、過電流を判別する判定Ａ以上の電流が流れると、この電圧値はシャント抵抗４ａの抵抗値と判定Ａの電流値とから算出される電圧基準を上回ることになるため、駆動装置５は保護動作に移行する。この判定Ａの値は、通常動作時の電力変換装置の定格電流値以上であり、一般的には、マージンを含めて定格電流値の１〜数倍程度に設定される。
【００３２】
ここで、ＳｉＣ−ＭＯＳＦＥＴの飽和電流は、従来のＳｉ素子に比べて大きいため、短絡時のシャント抵抗４ａの電圧は正常動作時より数倍以上に大きくなる。これは、誤検知のリスクを低下させ、かつ、フィルタ８による遅延時間を短くする。これにより、駆動装置５は速やかに保護動作に移ることが可能となる。過電流を検知した駆動装置５は、即座に過電流が流れる経路のうちの少なくとも上アームか下アームのいずれかをオフにし、短絡状態を高速遮断する。
【００３３】
図６には、ゲート信号のタイミングチャートを記している。図６において、期間１では、例えば、上アームＶ＋を含む上アーム全相のゲートが遮断される。ただし、必ずしもこれに限らず、少なくとも、過電流の経路上の上アームＶ＋または下アームＵ−を遮断することで短絡状態は解消される。
【００３４】
ここで、上アームＶ＋の素子７をオフにして短絡状態を遮断しても、生成された過電流は、図５Ｂに示す電流経路で、まだオン状態となっている下アームＵ−の素子７からオフ状態である下アームＶ−の素子７（および、Ｗ相の素子がオフ状態であれば、下アームＷ−の素子も）のボディダイオードへ還流される（期間２）。この還流電流が大きいほど、前述したようにボディダイオードの通電劣化が発生・加速される懸念がある。
【００３５】
このため、期間２では、シャント抵抗４ｂによって、当該還流電流を高速に検知し、図６に示すように下アームＶ−のスイッチング素子７をオンにする。すなわち、縦型ＭＯＳＦＥＴは、ＩＧＢＴと異なり、ゲートがオンのとき、ドレイン−ソース間の双方向に導通が可能という特徴を有している。したがって、ボディダイオードを介して還流電流が流れている状態の縦型ＭＯＳＦＥＴに対し、そのＭＯＳＦＥＴをオンにする同期整流動作を行えば、ボディダイオードに加えて、並列接続されるＭＯＳＦＥＴの低抵抗なチャネル導通も電流経路として活用できる。
【００３６】
このようにＭＯＳＦＥＴのチャネル逆導通を利用して、当該還流電流をＭＯＳＦＥＴに流すことで、ボディダイオードの正孔電流を減少させ、通電劣化を抑制することが可能になる。なお、この際には、直前までオンであった上アームＶ＋の素子７と、下アームＶ−の素子７とで短絡が生じないよう、下アームＶ−の素子７のオン動作には、図６に示すように、上下アーム共にオフ状態であるデットタイム期間を設けることが望ましい。
【００３７】
さらに、本実施例１では、シャント抵抗４ｂを用いることで、期間２中の下アームＶ−のスイッチング素子７の電流値と向きを高速に検知できる。期間２において、この還流電流が、通電劣化に対して問題ない水準である判定Ｂを下回れば、図６の期間３において、駆動装置５は、上下アーム全相を遮断する。ここで、通電劣化に対して問題ない水準とは、スイッチング素子７の設計や品質によって異なるが、前述のように通電劣化にはしきい電流値が存在するため、その値以下であることが望ましい。あるいは、期間３の時間は、通常、数μｓ以下のごく短時間であるため、通電劣化に対して問題ない水準は、素子定格に近い水準、または、電力変換装置の定格電流の数倍（例えば５倍）以下の水準であってもよい場合がある。
【００３８】
図６の期間３には、まだオン状態であった下アームＵ−のスイッチング素子７、および、下アームＶ−のスイッチング素子７を共にオフする例を記している。これにより、電流は、図５Ｃに示すように、上下アーム（ここではＶ−，Ｕ＋）のスイッチング素子７のボディダイオードを介する電流経路で平滑コンデンサ２に戻る。その結果、平滑コンデンサ２が充電され、過電流の遮断を完了することができる。
【００３９】
この期間３においては、全スイッチング素子７がオフ状態となっているため、電流はボディダイオードを介して流れることになるが、この電流は前述したように期間２で既に十分減少しているため、通電劣化の問題は生じない。また、期間２で流れる電流は、通常使用範囲の定格電流より数倍大きい過電流である。この際に、通電している下アームＶ−の素子７のドレイン−ソース間に印加されている電圧は、素子性能から決まるオン電圧であり、期間１の下アームＵ−の素子７のように電源端子Ｐと電源端子Ｎ間の入力電圧に近い大きな電圧が印加されているわけではない。従って、期間２の下アームＶ−の素子７の発熱量は、期間１と比較すると大幅に低く、期間２をある程度の時間にわたって維持することが可能となる。
【００４０】
以上のように、本実施例１においては、シャント抵抗により過電流を直接検知し、順次高速に遮断動作を行うため、短絡が発生してから遮断が完了するまでの期間で、無駄なく最短な保護動作を実施することが可能となる。この際には、図４の判定Ａおよび判定Ｂを適切に設定することで、短絡が発生してから遮断が完了するまでの期間で、スイッチング素子やインバータ装置の破壊耐量に十分な余裕を持たせることができる。
【００４１】
これにより、飽和電流が大きいものの高性能であるＳｉＣ−ＭＯＳＦＥＴを採用したり、例えば、ＳｉＣ−ＭＯＳＦＥＴの駆動電圧を大きくすること等ができ、半導体素子（スイッチング素子）の信頼性の向上と共に電力変換装置の低損失化（低オン抵抗化）が図れる。すなわち、例えばアーム短絡や負荷短絡事故などが発生した場合、通常、オン抵抗が低い素子を用いるほどボディダイオードの通電劣化現象が加速され得るが、本実施例１を用いることで、オン抵抗が低い素子を用いた場合であっても通電劣化に対する保護が可能となる。その結果、高性能（高い電力変換効率）で高信頼な電力変換装置を実現できる。
【００４２】
図７には、スイッチング素子の一例として、縦型ＭＯＳＦＥＴの構造例が示される。図７において、ゲート電極２１に所定の駆動電圧を印加することでＰ型のボディ領域２４にチャネルが形成され、ソース電極２０に電気的に接続されるＮ＋型の拡散領域２３と、ドレイン電極２２に電気的に接続されるＮ＋型の半導体基板２６およびＮ−型のドリフト領域２５とが導通する。
【００４３】
半導体基板２６は、ＳｉＣを代表とするワイドギャップ半導体で構成される。また、ソース電極２０に電気的に接続されるＰ型のボディ領域２４と、ドレイン電極２２に電気的に接続されるＮ−型のドリフト領域２５とでボディダイオードが形成される。ワイドギャップ半導体を用いた場合、耐圧を確保するためのドリフト領域２５の厚さ（図７の縦方向）を、Ｓｉを用いる場合と比較して１／１０程度まで薄くすることができる。その結果、スイッチング素子の低オン抵抗化が図れ、電力変換装置の大幅な低損失化が見込める。
【００４４】
なお、特許文献１には、インバータ装置を構成するスイッチング素子が故障したことを検出して、インバータ装置の全アームのスイッチング素子をオフにすることが記載されている。しかし、短絡故障で過電流が流れた際に、インバータ装置の全アームを一旦オフにすれば、過電流が瞬時に遮断されるため、素子に印加される電圧が跳ね上がり、かえって素子破壊につながる恐れがある。
【００４５】
また、特許文献２には、過電流を検知したとき、ダイオードに並列に接続されているスイッチング素子をオンするように制御することが記載されているが、短時間の間に複雑な制御を高精度に行うことは容易でない。一方、本実施例１によれば、複雑な保護回路や動作を付加することもなく、ワイドバンドギャップ半導体のスイッチング素子を極めて大きな短絡電流と大きな跳ね上がり電圧から保護することができる。
【００４６】
また、本実施例１では、図２等に示したように、シャント抵抗４を下アーム側に設ける例を示した。当該シャント抵抗４は、過電流を検出する際（図４の判定Ａ）と、下アーム側にチャネル導通を介した還流用の電流経路を構築する際と、当該還流電流の大きさを検出する際（判定Ｂ）とで用いることができる。一方、例えば、上アーム側に還流経路を構築する（すなわち、過電流の検出時に上アームではなく下アームを遮断する）ような場合、シャント抵抗４を上アーム側に設ければよい。ここで、図２等の電源端子Ｎには、接地電源電圧が供給される場合が多い。この場合、シャント抵抗４を下アーム側に設けると、当該シャント抵抗４の電圧を判定する判定回路（例えば駆動装置５に設けられる）を、電源端子Ｎの接地電源電圧を鑑みて設計できるため、判定回路の設計が容易となる場合がある。
【実施例２】
【００４７】
図８に本発明の第２の実施例である電力変換装置の構成例を示す。
【００４８】
実施例１においては、電流の検出手段としてシャント抵抗を用いる例を示したが、本実施例２では、シャント抵抗４と、カレントセンサ等の電流検出器９とを用いた例を示す。図８では、シャント抵抗４は、実施例１の場合と同様に、電源端子Ｎと、３相の分岐ノードＵＮ，ＶＮ，ＷＮとの間に設けられる。ただし、ここでは、シャント抵抗４は、実施例１の場合と異なり、電源配線ＮＬに設けられる。
【００４９】
電源配線ＮＬは、下アームＵ−，Ｖ−，Ｗ−が共通接続される低電位側の電源ノードＮＮと、電源端子Ｎとを接続する。同様に、図８において、電源配線ＰＬは、上アームＵ＋，Ｖ＋，Ｗ＋が共通接続される高電位側の電源ノードＰＮと、電源端子Ｐとを接続する。シャント抵抗４は、電源配線ＮＬの代わりに、電源配線ＰＬに設けられてもよい。
【００５０】
一方、電流検出器９は、３相の分岐ノードＵＮ，ＶＮ，ＷＮを交流電動機１にそれぞれ接続する出力配線ＯＬに設けられ、ここでは、３相の出力配線ＯＬの内の２相に設けられる。図８の例では、電流検出器９の設置箇所は、逆変換器２の外となっているが、逆変換器２の中であってもよい。また、シャント抵抗４の設置箇所も、逆変換器２の中であってもよい。
【００５１】
本実施例２によれば、シャント抵抗４を一つしか用いていないため、実施例１の場合と比較して、逆変換器２内の部品数を削減できる。また、実施例１の場合と同様、期間１の過電流検知に、シャント抵抗４を用いることができるため、期間１で高速な保護動作を行うことができる。
【００５２】
一方で、期間２中の判定Ｂには、電流検出器９を用いる。Ｕ相、Ｖ相、Ｗ相の内の２相の電流を検出すれば、残りの相の線電流は交流条件（ｉｕ＋ｉｖ＋ｉｗ＝０）から求めることができるため、電流検出器９の配置はこの限りではない。もちろん、電流検出器９を３個使用し、各Ｕ相、Ｖ相、Ｗ相の線電流を検出してもよい。期間２は、電流値が判定Ｂを下回るまでのある程度の長さを持つ期間であり、必ずしも期間２から期間３に高速に移行する必要性はない。このため、電流検出器９には、シャント抵抗４ほどの高速応答は要求されず、カレントセンサ等であってもよい。
【実施例３】
【００５３】
図９に、本発明の第３の実施例である電力変換装置の構成例を示す。
【００５４】
実施例１においては、電流の検出手段としてシャント抵抗を用いる例を示したが、本実施例３では、電圧検出器１０を用いた例を示す。電圧検出器１０は、スイッチング素子（ＳｉＣ−ＭＯＳＦＥＴ）７のドレイン−ソース間電圧Ｖｄｓを検出する。図９では、電圧検出器１０を全アームのスイッチング素子７に対して設けた例を記載した。
【００５５】
短絡が発生した場合、過電流が流れるアームは、通常のオン動作時よりもドレイン−ソース間電圧Ｖｄｓが大きくなるため、スイッチング素子７のオン／オフ情報と電圧検出器１０の検出結果とによって過電圧を判定できる。または、インバータ装置２からの出力電流を検出するカレントセンサ等の電流検出器９の情報をもとに、判定してもよい。期間２における判定Ｂの電流水準に対しても同様に、スイッチング素子７の抵抗値をもとに、あらかじめ電圧水準として設定しておくことが可能である。
【００５６】
本実施例３によれば、電流検出器としてシャント抵抗を用いないため、部品数の削減、および、シャント抵抗による損失を無くすことが可能となる。すなわち、小型、低コスト、低損失な電力変換装置を実現できる。
【実施例４】
【００５７】
図１０に、本発明の第４の実施例である電力変換装置の構成例を示す。
【００５８】
実施例１においては、スイッチング素子７の外部に逆並列の還流ダイオードが接続されない例を示したが、本実施例４では、当該還流ダイオード１２が接続される例を示す。還流ダイオード１２は、全アームのスイッチング素子（ＳｉＣ−ＭＯＳＦＥＴ）７に対し、そのドレイン−ソース間にそれぞれ並列に接続され、スイッチング素子７のボディダイオードと共に還流電流を流す。還流ダイオード１２は、例えば、ショットキーバリアダイオード等である。
【００５９】
本実施例４によれば、還流ダイオード１２を設ける分、部品数が増加するものの、ボディダイオードに流れる還流電流をより小さくすることができるため、例えば、図４における判定Ｂの電流値をより大きい電流値に設定すること等が可能になる。その結果、短絡が発生してから遮断が完了するまでの期間を、より短縮すること等が可能になる。
【００６０】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。例えば、前述した実施の形態は、本発明を分かり易く説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施の形態の構成の一部を他の実施の形態の構成に置き換えることが可能であり、また、ある実施の形態の構成に他の実施の形態の構成を加えることも可能である。また、各実施の形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
【符号の説明】
【００６１】
１…交流電動機、２…逆変換器（インバータ装置）、３…平滑コンデンサ、４…シャント抵抗、５…駆動装置、６…制御装置、７…スイッチング素子、８…フィルタ、９…電流検出器、１０…電圧検出器、１１…順変換器、１２…還流ダイオード、１００…電力変換装置、Ｐ，Ｎ…電源端子、Ｕ，Ｖ，Ｗ…出力端子、ＵＮ，ＶＮ，ＷＮ…分岐ノード
【図１】
0006543512.tif 000002
【図２】
0006543512.tif 000003
【図３】
0006543512.tif 000004
【図４】
0006543512.tif 000005
【図５Ａ】
0006543512.tif 000006
【図５Ｂ】
0006543512.tif 000007
【図５Ｃ】
0006543512.tif 000008
【図６】
0006543512.tif 000009
【図７】
0006543512.tif 000010
【図８】
0006543512.tif 000011
【図９】
0006543512.tif 000012
【図１０】
0006543512.tif 000013