(57)【特許請求の範囲】
【請求項１】
同相成分局部発振器信号（408）および複数の同相成分ビットを受信する複数の同相成分乗算セル（402）であって、各同相成分乗算セルが出力信号を、前記複数の同相成分ビットのうちの受信した同相成分ビットに応じて生成する、前記複数の同相成分乗算セル（402）と、
直交成分局部発振器信号（406）および複数の直交成分ビットを受信する複数の直交成分乗算セル（404）であって、各直交成分乗算セルが出力信号を、前記複数の直交成分ビットのうちの受信した直交成分ビットに応じて生成する、前記複数の直交成分乗算セル（404）と、
第1集合の前記複数の同相成分乗算セル、および第1集合の前記複数の直交成分乗算セルに接続される第1出力ライン（422、522）であって、該第1出力ラインで、前記第1集合の複数の同相成分乗算セルの出力信号、および前記第1集合の複数の直交成分乗算セルの出力信号から生成される第1出力信号を伝送する、前記第1出力ライン（422、522）と、
第2集合の前記複数の同相成分乗算セル、および第2集合の前記複数の直交成分乗算セルに接続される第2出力ライン（424、524）であって、該第2出力ラインで、前記第2集合の複数の同相成分乗算セルの出力信号、および前記第2集合の複数の直交成分乗算セルの出力信号から生成される第2出力信号を伝送する、前記第2出力ライン（424、524）と、
を備え、
前記複数の同相成分乗算セルおよび前記複数の直交成分乗算セルは、第1行および第2行に配置され、
各同相成分ビットは、最上位から最下位までの有効桁数を有し、2進重み付けされた複数の同相成分乗算セルは、各同相成分ビットに接続され、前記2進重み付けされた複数に相当するビット数は、前記同相成分ビットの前記有効桁数に一致し、
各直交成分ビットは、最上位から最下位までの有効桁数を有し、2進重み付けされた複数の直交成分乗算セルは、各直交成分ビットに接続され、前記2進重み付けされた複数に相当するビット数は、前記直交成分ビットの前記有効桁数に一致し、
同相成分乗算セル（404）は、最下位桁の同相成分ビットに接続され、かつ前記第1行の中心に配置され、
直交成分乗算セル（402）は、最下位桁の直交成分ビットに接続され、かつ前記第2行の中心に配置され、
同相成分乗算セル（404）は、最上位桁の同相成分ビットに接続され、かつ前記第2行の各端部に配置され、
直交成分乗算セル（402）は、最上位桁の直交成分ビットに接続され、かつ前記第1行の各端部に配置される、
装置。
【請求項２】
各同相成分ビットラインが、前記複数の同相成分ビットのうちの該当する同相成分ビットに対応する構成の複数の同相成分ビットライン（420、416、412）と、
各直交成分ビットラインが、前記複数の直交成分ビットのうちの該当する直交成分ビットに対応する構成の複数の直交成分ビットライン（418、414、410）と、
を更に備える、請求項1に記載の装置。
【請求項３】
前記第1行は、前記第1集合の複数の同相成分乗算セル、および前記第1集合の複数の直交成分乗算セルを含み、前記第2行は、前記第2集合の複数の同相成分乗算セル、および前記第2集合の複数の直交成分乗算セルを含む、請求項1に記載の装置。
【請求項４】
前記第1集合の複数の同相成分乗算セルは、前記第1集合の複数の直交成分乗算セルを挟んで交互に配置され、前記第2集合の複数の同相成分乗算セルは、前記第2集合の複数の直交成分乗算セルを挟んで交互に配置される、請求項3に記載の装置。
【請求項５】
前記複数の同相成分乗算セル、および前記複数の直交成分乗算セルは更に、複数の列に配置され、各列は、前記同相成分乗算セルのうちの1つの同相成分乗算セル、および前記直交成分乗算セルのうちの1つの直交成分乗算セルからなる、請求項1に記載の装置。
【請求項６】
前記第1集合の複数の同相成分乗算セル、および前記第1集合の複数の直交成分乗算セルは、整合要素で整合された乗算セルであり、かつ略同一のインピーダンスおよび伝搬遅延時間を有する、請求項1に記載の装置。
【請求項７】
前記第2集合の複数の同相成分乗算セル、および前記第2集合の複数の直交成分乗算セルは、整合要素で整合された乗算セルであり、かつ略同一のインピーダンスおよび伝搬遅延時間を有する、請求項6に記載の装置。
【請求項８】
前記第1集合の複数の同相成分乗算セルは、前記第1集合の複数の直交成分乗算セルを挟んで交互に配置され、前記第1集合の複数の同相成分乗算セルに含まれる乗算セルの数は、前記第1集合の複数の直交成分乗算セルに含まれる乗算セルの数よりも1つ少ない、請求項1に記載の装置。
【請求項９】
前記第2集合の複数の同相成分乗算セルは、前記第2集合の複数の直交成分乗算セルを挟んで交互に配置され、前記第2集合の複数の同相成分乗算セルに含まれる乗算セルの数は、前記第2集合の複数の直交成分乗算セルに含まれる乗算セルの数よりも1つ多い、請求項1に記載の装置。
【請求項１０】
複数の同相成分ビット、および複数の直交成分ビットを含むデジタル入力信号を伝送させるステップ（902）と、
複数の同相成分乗算セルの各同相成分乗算セルに、同相成分局部発振器信号、および前記複数の同相成分ビットのうちの1つの同相成分ビットを供給するステップ（904）と、
複数の同相成分アナログ出力信号を生成するステップ（906）であって、各同相成分乗算セルが、同相成分アナログ出力信号を前記複数の同相成分ビットのうちの1つの同相成分ビットに応じて生成する、前記複数の同相成分アナログ出力信号を生成するステップ（906）と、
複数の直交成分乗算セルの各直交成分乗算セルに、直交成分局部発振器信号、および前記複数の直交成分ビットのうちの1つの直交成分ビットを供給するステップ（908）と、
複数の直交成分アナログ出力信号を生成するステップ（910）であって、各直交成分乗算セルが、直交成分アナログ出力信号を前記複数の直交成分ビットのうちの1つの直交成分ビットに応じて生成する、前記複数の直交成分アナログ出力信号を生成するステップ（910）と、
同相で、第1集合の前記複数の同相成分アナログ出力信号、および第1集合の前記複数の直交成分アナログ出力信号を合成して第1アナログ信号を形成するステップ（912）と、
同相で、第2集合の前記複数の同相成分アナログ出力信号、および第2集合の前記複数の直交成分アナログ出力信号を合成して第2アナログ信号を形成するステップ（914）と、
前記第1アナログ信号および前記第2アナログ信号を出力伝送ラインで伝送するステップ（916）と、
を含み、
前記複数の同相成分乗算セルおよび前記複数の直交成分乗算セルは、第1行および第2行に配置され、
各同相成分ビットは、最上位から最下位までの有効桁数を有し、2進重み付けされた複数の同相成分乗算セルは、各同相成分ビットに接続され、前記2進重み付けされた複数に相当するビット数は、前記同相成分ビットの前記有効桁数に一致し、
各直交成分ビットは、最上位から最下位までの有効桁数を有し、2進重み付けされた複数の直交成分乗算セルは、各直交成分ビットに接続され、前記2進重み付けされた複数に相当するビット数は、前記直交成分ビットの前記有効桁数に一致し、
同相成分乗算セルは、最下位桁の同相成分ビットに接続され、かつ前記第1行の中心に配置され、
直交成分乗算セルは、最下位桁の直交成分ビットに接続され、かつ前記第2行の中心に配置され、
同相成分乗算セルは、最上位桁の同相成分ビットに接続され、かつ前記第2行の各端部に配置され、
直交成分乗算セルは、最上位桁の直交成分ビットに接続され、かつ前記第1行の各端部に配置される、
方法。
【請求項１１】
同相で、前記第1アナログ信号および前記第2アナログ信号を合成して合成出力信号（422、424、522、524）を形成するステップを更に含む、請求項10に記載の方法。
【請求項１２】
前記複数の同相成分アナログ出力信号を生成するステップは、前記同相成分ビットを、無線周波数搬送波で直接変調することを含み、前記複数の直交成分アナログ出力信号を生成するステップは、前記直交成分ビットを前記無線周波数搬送波（214）で直接変調することを含む、請求項11に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は概して、広帯域デジタル−アナログ変換器（D／A）に関し、特に進行波の波形乗算を行う乗算型D／A変換器を使用して、マイクロ波周波数およびミリ波周波数の高分解能RF信号を合成する同相成分および直交成分無線周波数（RF）D／A変換器に関する。
【背景技術】
【０００２】
複素信号合成では、同相成分信号を直交成分信号と合成する。同相成分信号および直交成分信号は、90度（90°）の位相差を有するRF搬送波信号で変調される。複素信号は、これらの複素信号のスペクトル効率が、実部信号について高いので最新の通信システムにおいて広く使用されている。
【０００３】
デジタル−アナログ（D／A）変換器は、デジタル入力を取り込み、アナログ出力を生成する。D／A変換器は、マイクロプロセッサおよび他のコンピュータがデジタル領域で動作するので、最新の通信システムにおいて特に有用であるが、多くの場合、アナログ信号を使用して通信する必要がある。しかしながら、従来のD／A変換器は、出力周波数および帯域が制限される。従来の複素信号D／A変換器は、非複素信号D／A変換器のサイズ（および複雑さ）の2倍超である。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
更に、従来の複素信号D／A変換器は、D／A変換処理により発生する偽信号の影響を受ける。これらの不所望な信号は、イメージ信号またはエイリアス信号として知られている。例えば、D／A変換器は、イメージ信号をRF搬送波の両側波帯に周波数上方変換中に生じる可能性があり、一方のイメージ信号は所望の信号であるが、他方のイメージ信号は不所望な信号である。エイリアス信号に起因するイメージ周波数の混信によって、電力が不所望なイメージ信号で無駄に消費されることにより、所望の信号の信号強度が低下し、不所望な周波数の他の信号、エイリアス信号と干渉を起こす。RFフィルタは、不所望なイメージ信号を除去することができるが、これらのRFフィルタは、特にイメージ信号が所望な信号に近い周波数を有する場合に大きくなり、かつ高価になる。
【課題を解決するための手段】
【０００５】
本出願の主題は、最新技術に基づいて開発されており、特に現在利用可能な技術によって完全には未だ解決するには至っていない従来のD／A変換器の不具合を解消するために開発されている。従って、本出願の主題は、同相成分ビット列および直交成分ビット列を無線周波数D／A変換し、かつ先行技術における上記不具合のうちの少なくとも幾つかの不具合を解決する装置を提供するために開発されている。本出願の主題は更に、本装置の機能を実行することができるシステムおよび方法を含む。
【０００６】
同相成分ビット列および直交成分ビット列を無線周波数D／A変換する装置は、同相成分局部発振器信号および複数の同相成分ビットを受信する複数の同相成分乗算セルであって、各同相成分乗算セルが出力信号を、前記複数の同相成分ビットのうちの受信した同相成分ビットに応じて生成する、前記複数の同相成分乗算セルと、直交成分局部発振器信号および複数の直交成分ビットを受信する複数の直交成分乗算セルであって、各直交成分乗算セルが出力信号を、前記複数の直交成分ビットのうちの受信した直交成分ビットに応じて生成する、前記複数の直交成分乗算セルと、第1集合の前記複数の同相成分乗算セル、および第1集合の前記複数の直交成分乗算セルに接続される第1出力ラインであって、該第1出力ラインで、前記第1集合の同相成分乗算セルの出力信号、および前記第1集合の直交成分乗算セルの出力信号から生成される第1出力信号を伝送する、前記第1出力ラインと、第2集合の前記複数の同相成分乗算セル、および第2集合の前記複数の直交成分乗算セルに接続される第2出力ラインであって、該第2出力ラインで、前記第2集合の同相成分乗算セルの出力信号、および前記第2集合の直交成分乗算セルの出力信号から生成される第2出力信号を伝送する、前記第2出力ラインと、を含むことができる。各乗算セルからの出力信号は同相で、接続出力ラインで合成される。
【０００７】
前記装置は、複数の入力ビットラインを含むことができ、各ビットラインは、前記複数の入力ビットのうちの1つの入力ビットに対応する。幾つかの実施形態では、前記乗算セルは、整合要素で整合された乗算セルであり、かつ略同一のインピーダンスおよび伝搬遅延時間を有する。幾つかの実施形態では、前記同相成分乗算セルは、前記直交成分乗算セルを挟んで交互に配置され、同相成分乗算セルの数は、直交成分乗算セルの数に等しい。
【０００８】
幾つかの実施形態では、前記乗算セルは、第1行および第2行を有する乗算セルアレイに配置することができ、前記第1行は、前記第1集合の同相成分乗算セル、および前記第1集合の直交成分乗算セルを含み、前記第2行は、前記第2集合の同相成分乗算セル、および前記第2集合の直交成分乗算セルを含む。前記同相成分乗算セルは、前記直交成分乗算セルを挟んで、前記第1行および前記第2行に交互に配置することができる。幾つかの実施形態では、前記乗算セルアレイの各列は、前記同相成分乗算セルのうちの1つの同相成分乗算セル、および前記直交成分乗算セルのうちの1つの直交成分乗算セルからなる。前記装置は、2進重み付けされた複数の乗算セルを含むことができ、これらの乗算セルは、各入力ビットに、前記入力ビットの有効桁数に応じて接続される。
【０００９】
幾つかの実施形態では、最下位桁の同相成分ビットに接続される同相成分乗算セルは、前記第1行の中心に配置され、最下位桁の直交成分ビットに接続される直交成分乗算セルは、前記第2行の中心に配置される。他のビットに接続される複数対の乗算セルは、前記中心セルを基準にして対称に配置することができる。
【００１０】
同相成分ビット列および直交成分ビット列を無線周波数D／A変換するシステムは、同相成分局部発振器信号および直交成分局部発振器信号を供給する局部発振モジュールと、複数の同相成分ビット、および複数の直交成分ビットを供給するデジタルデータモジュールと、同相成分／直交成分（I／Q）D／A変換器であって、該I／Q  D／A変換器が、前記同相成分局部発振器信号および前記複数の同相成分ビットを受信する複数の同相成分乗算セルであって、各同相成分乗算セルが、前記同相成分局部発振器信号で伝送する前記複数の同相成分ビットのうちの受信した同相成分ビットを変調する、前記複数の同相成分乗算セルと、前記直交成分局部発振器信号および前記複数の直交成分ビットを受信する複数の直交成分乗算セルであって、各直交成分乗算セルが、前記直交成分局部発振器信号で伝送する前記複数の直交成分ビットのうちの受信した直交成分ビットを変調する、前記複数の直交成分乗算セルと、第1集合の前記複数の同相成分乗算セル、および第1集合の前記複数の直交成分乗算セルに接続される第1出力ラインであって、該第1出力ラインで、前記第1集合の同相成分乗算セルの出力信号、および前記第1集合の直交成分乗算セルの出力信号を合成して第1出力信号とする、前記第1出力ラインと、第2集合の前記複数の同相成分乗算セル、および第2集合の前記複数の直交成分乗算セルに接続される第2出力ラインであって、該第2出力ラインで、前記第2集合の同相成分乗算セルの出力信号、および前記第2集合の直交成分乗算セルの出力信号を合成して第2出力信号とする、前記第2出力ラインと、を備える、前記同相成分／直交成分（I／Q）D／A変換器と、前記第1出力ラインおよび前記第2出力ラインに接続される無線周波数（RF）出力伝送ラインであって、該RF出力伝送ラインで、RFアナログ出力信号を前記第1出力信号および前記第2出力信号に応じて伝送する、前記無線周波数（RF）出力ラインと、を含むことができる。
【００１１】
幾つかの実施形態では、前記複数の乗算セルは、共通半導体コアに集積化される。前記同相成分乗算セルおよび前記直交成分乗算セルは、前記共通半導体コアに空間的に交互に配置することができる。幾つかの実施形態では、前記同相成分乗算セルおよび前記直交成分乗算セルは、K行およびM列からなるK×M乗算セルアレイに配置される。前記同相成分乗算セルおよび前記直交成分乗算セルは、K行およびM列からなるK×M乗算セルアレイに配置される。幾つかの実施形態では、Kは2よりも大きい、または2に等しい偶数であり、Mは、K×Mアレイのセルの数が、NをI／Q  D／A変換器が受信する同相成分ビットのビット数、または直交成分ビットのビット数とした場合に、2×（2N−1）よりも多くなるか、または2×（2N−1）に等しくなるように選択される奇数である。例えば、Kを2に等しいとした場合、Mは2N−1に等しくなる。更に、アレイが2行を含む場合、同相成分乗算セルの数、および直交成分乗算セルの数は共に、Mに等しい。
【００１２】
幾つかの実施形態では、前記局部発振モジュールは、前記同相成分乗算セルに接続され、かつ前記同相成分局部発振器信号を伝送する同相成分局部発振器伝送ラインと、前記直交成分乗算セルに接続され、かつ前記直交成分局部発振器信号を伝送する直交成分局部発振器伝送ラインと、を備える。幾つかの実施形態では、前記I／Q  D／A変換器は、前記同相成分ビットおよび前記直交成分ビットを無線周波数搬送波で直接変調する。
【００１３】
同相成分ビット列および直交成分ビット列を無線周波数D／A変換する方法は、複数の同相成分ビット、および複数の直交成分ビットを含むデジタル入力信号を伝送させるステップと、複数の同相成分乗算セルの各同相成分乗算セルに、同相成分局部発振器信号、および前記複数の同相成分ビットのうちの1つの同相成分ビットを供給するステップと、複数の同相成分アナログ出力信号を生成するステップであって、各同相成分乗算セルが、同相成分アナログ出力信号を、受信した前記同相成分ビットに応じて生成する、前記複数の同相成分アナログ出力信号を生成するステップと、複数の直交成分乗算セルの各直交成分乗算セルに、直交成分局部発振器信号、および前記複数の直交成分ビットのうちの1つの直交成分ビットを供給するステップと、複数の直交成分アナログ出力信号を生成するステップであって、各直交成分乗算セルが、直交成分アナログ出力信号を、受信した前記直交成分ビットに応じて生成する、前記複数の直交成分アナログ出力信号を生成するステップと、同相で、第1集合の前記複数の同相成分アナログ出力信号、および第1集合の前記複数の直交成分アナログ出力信号を合成して第1アナログ信号を形成するステップと、同相で、第2集合の前記複数の同相成分アナログ出力信号、および第2集合の前記複数の直交成分アナログ出力信号を合成して第2アナログ信号を形成するステップと、前記第1アナログ信号および前記第2アナログ信号を出力伝送ラインで伝送するステップと、を含むことができる。
【００１４】
幾つかの実施形態では、前記方法は、同相で、前記第1アナログ信号および前記第2アナログ信号を合成して合成出力信号を形成するステップを含む。幾つかの実施形態では、前記複数の同相成分アナログ出力信号を生成するステップは、前記同相成分ビットを無線周波数搬送波で直接変調することを含み、前記複数の直交成分アナログ出力信号を生成するステップは、前記直交成分ビットを前記無線周波数搬送波で直接変調することを含む。
【００１５】
本開示の主題について記載される機能、構造、利点、および／または特徴は、1つ以上の実施形態、および／または実現形態において任意の適切な態様で組み合わせることができる。以下の説明では、本開示の主題の種々実施形態を完全に理解できるように多くの特定の詳細が提供される。関連技術分野の当業者であれば、本開示の主題は、特定の実施形態または実現形態の特定の機能、詳細、構成要素、材料、および／または方法のうちの1つ以上を用いることなく実施できることを理解できるであろう。他の例では、更に別の機能および利点は、全ての実施形態または実現形態に設けなくても済ませることができる特定の実施形態および／または実現形態に確認される。更に、幾つかの例では、公知の構造、材料、または操作は、本開示の主題の態様を不明瞭にしないように詳細には図示されていない、または説明されていない。本開示の主題の機能および利点は、以下の説明および添付の請求項から一層完全に明らかになるであろう、または本明細書において以下に説明される主題を実施することにより学習することができる。
【００１６】
主題の利点を容易に理解できるようにするために、上に簡易に説明される主題についてのより詳細な説明は、添付の図面に例示される特定の実施形態を参照することにより行われる。これらの図面が主題の代表的な実施形態のみを図示しているので、主題の範囲を限定するものではないと考えられるべきであるということを理解しながら、主題は、特異性および詳細を追加し、添付の図面を用いることにより、記載され、かつ説明される。
【図面の簡単な説明】
【００１７】
【図１Ａ】先行技術による同相成分および直交成分デジタル−アナログ（D／A）変換器の1つの実施形態を示す模式ブロック図である。
【図１Ｂ】先行技術による進行波の波形乗算を行う乗算型D／A変換器の1つの実施形態を示す模式ブロック図である。
【図２】同相成分ビット列および直交成分ビット列を無線周波数D／A変換するシステムの1つの実施形態を示す模式ブロック図である。
【図３】同相成分ビット列および直交成分ビット列を無線周波数D／A変換する装置の1つの実施形態を示す模式ブロック図である。
【図４】同相成分および直交成分乗算コアの1つの実施形態を示す模式ブロック図である。
【図５】同相成分および直交成分乗算コアの別の実施形態を示す模式ブロック図である。
【図６Ａ】同相成分および直交成分乗算コアの乗算セルアレイの1つの実施形態を示すブロック図である。
【図６Ｂ】同相成分および直交成分乗算コアの乗算セルアレイの別の実施形態を示すブロック図である。
【図６Ｃ】同相成分および直交成分乗算コアの乗算セルアレイの別の実施形態を示すブロック図である。
【図７Ａ】同相成分および直交成分乗算コアにより生成される出力信号の1つの実施形態を示すテーブルである。
【図７Ｂ】同相成分および直交成分乗算コアにより生成される出力信号の別の実施形態を示すテーブルである。
【図７Ｃ】同相成分および直交成分乗算コアにより生成される出力信号の別の実施形態を示すテーブルである。
【図８Ａ】同相成分および直交成分D／A乗算コアの1つの実施形態を示すブロック図である。
【図８Ｂ】同相成分および直交成分D／A乗算コアの別の実施形態を示すブロック図である。
【図９】同相成分ビット列および直交成分ビット列を無線周波数D／A変換する方法の1つの実施形態を示す模式フローチャートである。
【発明を実施するための形態】
【００１８】
本明細書を通じて説明される「one embodiment」、「an embodiment」という用語、または同様の用語は、本実施形態に関連して説明される特定の機能、構造、または特徴が、少なくとも1つの実施形態に含まれていることを意味する。従って、本明細書を通じて現われる「in one embodiment」、「in an embodiment」というフレーズ、または同様の用語は、必ずではないが、全てが同じ実施形態を指すことができ、かつ明らかにそれとは異なることが示されていない限り、「全ての実施形態ではないが1つ以上の実施形態」を意味する。「including」、「comprising」、「having」という用語、およびこれらの用語の変形は、明らかにそれとは異なることが示されていない限り、「including but not limited to（これに制限されないが〜を含む）」を意味する。列挙されるアイテムは、明らかにそれとは異なることが示されていない限り、これらのアイテムのいずれかのアイテム、または全てのアイテムが、相互に排他的である、かつ／または相互に包括的であることを意味しない。「a」、「an」、および「the」という用語もまた、明らかにそれとは異なることが示されていない限り、「one or more（1つ以上の）」を指す。
【００１９】
本明細書において取り込まれる模式的なフローチャート図は普通、論理フローチャート図として説明される。従って、図示の順番、および記号付加ステップは、提示される方法の1つの実施形態を表している。他のステップおよび方法は、機能、論理、または効果の点で、図示の方法の1つ以上のステップ、またはこれらのステップの一部と等価であると考えることができる。更に、採用するフォーマットおよび記号は、本方法の論理ステップを説明するために提供され、かつ本方法の範囲を限定しないものと理解される。種々の種類の矢印および線をフローチャート図に用いることができるが、これらの矢印および線は、対応する方法の範囲を限定しないものと理解される。実際、幾つかの矢印または他の結合記号を使用して、本方法の論理フローのみを指すことができる。例えば、1つの矢印は、図示の方法について列挙されるステップとステップとの間の未指定期間の待機時間長、またはモニタリング時間長を表すことができる。更に、特定の方法が行われる順番は、図示の対応するステップの順番に厳密に従わせることができるか、または厳密に従わなくてもよい。
【００２０】
広義には、本開示の1つの実施形態は、直接「ビット列−RF」変換方式複素信号デジタル−アナログ（D／A）変換器構造を提供し、このD／A変換器構造は、マイクロ波周波数およびミリ波周波数を含む動作周波数の広帯域デジタル変調波形の合成をサポートする。複素信号は、同相成分および直交成分を有する信号として定義することができる。本明細書において使用されるように、「operating frequency」という用語は、マイクロ波帯の無線周波数を指し、これらの無線周波数はミリ波周波数を含む。一般的に、マイクロ波帯周波数とは、最大で1メートル、最小で1ミリメートルの波長に相当する約300MHz（0.3GHz）〜300GHzの範囲の周波数を指すことができる。ミリ波周波数とは、自由空間への放射が行われる場合の最大で10mm、最小で1mmの波長に相当する約30GHz〜300GHzの範囲の周波数を指すことができる。
【００２１】
直接ビット列−RF変換方式D／A変換器は、データまたは合成信号が送信されているどの場合でも有用となり得る。例えば、衛星、テレビ、携帯電話機、および無線LANなどのような通信システムは、本明細書において記載される同相成分／直交成分（I／Q） RF  D／A変換器の種々実施形態を用いることができる。開示のI/Q  RF  D／A変換器は、高いデジタルデータレートを有するD／A変換器に使用することができる。
【００２２】
I／Q  RF  D／A変換器は、特定の実施形態において電力制限または容積制限が行われる場合にも有用である。特に、開示のI／Q  RF  D／A変換器は、移動体電子機器に使用することができる。
【００２３】
幾つかの実施形態では、開示のI／Q  RF  D／A変換器は、進行波増幅器構造を使用して、同相成分／直交成分D／A変換器により実現することができる周波数応答および信号帯域を向上させる。開示のI／Q  RF  D／A変換器構造は、高い一定の入力インピーダンスおよび出力インピーダンスを有する一連の同一乗算ユニットセルを含むことができる。これらの同一乗算ユニットセルは、整合要素とすることができる。このような構造により、RF出力周波数を進行波構造に従ってスケーリングして、広帯域D／A変換を動作周波数で行うことができる。幾つかの実施形態では、I／Q  RF  D／A変換器により、同相成分デジタル信号および直交成分デジタル信号を同時に変換することができる。
【００２４】
更に、特定の実施形態では、I／Q  RF  D/A変換器は、空間平均化を行って、処理誤差を補正し、イメージ周波数で生成される不所望なエイリアス信号を含むことができるイメージ周波数の抑圧性能を高めることができる。従って、I／Q  RF  D/A変換器によって、高分解能複素信号を、先行技術において、例えばミリ波周波数で行われているよりも高いRF出力周波数で、ミキサアップコンバージョン段を設けることなく、かつRF出力周波数よりもずっと低くすることができるクロックレートで合成することができる。
【００２５】
進行波構造を同相成分／直交成分D／A変換器に適用すると、D／A変換器で実現することができる帯域、出力周波数を大幅に拡大し、分解能を大幅に向上させることができる。拡大した帯域、出力周波数、および向上した分解能のこの組み合わせは、一定の大きい値の端子インピーダンスを有する乗算セルを実現することにより可能となる。
【００２６】
図1Aは、同相成分デジタル信号および直交成分デジタル信号の両方を変換することができる従来のD／A変換器100の1つの実施形態を示している。D／A変換器100は、入力同相成分ビットを同相成分アナログRF出力に変換する同相成分D／A変換器102と、入力直交成分ビットを直交成分アナログRF出力に変換する直交成分D／A変換器104と、直交成分アナログRF出力および同相成分アナログRF出力を合成するRF信号加算回路106と、合成RFアナログ信号を適切な電位に増幅するアンプ108と、を含む。幾つかの実現形態では、D／A変換器100は、同相成分受信ラッチブロック110と、直交成分受信ラッチブロック112と、を含む。別の幾つかの実現形態では、D／A変換器100は、エイリアス信号を抑圧するイメージ除去フィルタ回路（図示せず）を含む。例えば、これらのフィルタ回路は、同相成分D／A変換器102および直交成分D／A変換器104の各D/A変換器の後段に設けるか、または信号加算回路106の後段に設けることができる。複素I／Q  RF信号を合成するために有効であるが、D／A変換器100は、D／A変換器の複雑さを倍加する。更に、D／A変換器100は、整合の難しさを、同相成分チャネルと直交成分チャネルとの間に生じさせる。
【００２７】
図1Bは、進行波の波形乗算を行う乗算型（TWM）D／A変換器150の1つの実施形態を示しており、このD／A変換器150は、高周波RFアナログ出力が可能である。TWM  D／A変換器150は、伝搬遅延時間整合ができる伝送ライン152と、複数の同一の高インピーダンス乗算セル154と、を有し、これらの乗算セル154は、整合要素で整合させて変換直線性および伝搬遅延時間整合を向上させている。TWM  D／A変換器150は、直接「ビット列−RF」D／A変換を広い動作周波数帯域に亘って行う。TWM  D／A変換器150の1つの実施形態は、進行波の波形乗算を行う乗算型D／A変換器と題する米国特許第6,952,177号に開示されている。
【００２８】
先行技術とは異なり、本開示のI／Q  D／A変換器は、同相成分乗算セルおよび直交成分乗算セルを、進行波の波形乗算を行う乗算型D/A変換器構造に集積化して直交成分チャネルを、D／A変換器コアの増加（拡大）を最小限に抑えながら取り込んでいる。
【００２９】
図2は、本開示の種々実施形態による同相成分ビット列および直交成分ビット列を無線周波数（RF）D／A変換するシステム200を示している。システム200は、デジタルデータソース202と、同相成分および直交成分（I/Q）RF  D／A変換器208と、システムクロックソース216と、局部発振器218と、を含む。幾つかの実施形態では、システム200は更に、同相成分ビット調整器（BC）204と、直交成分ビット調整器（BC）206と、位相遅延部220と、を含む。システム200は、広帯域RFアナログ出力214を生成する。通常、RFアナログ出力214は、動作周波数で行われる。
【００３０】
デジタルデータソース202は、1つの実施形態では、同相成分デジタルデータおよび直交成分デジタルデータの両方のデジタルデータの入力ビット列を供給する。これらの入力ビット列は、各データワードがnビット長を有する構成の複数のデータワードを含む。幾つかの実施形態では、デジタルデータソース202は、シリアルデジタルデータを供給する。同相成分BC204および直交成分BC206はデータワードを、それぞれ同相成分ビット列または直交成分ビット列から複数のビット入力に変換する。幾つかの実施形態では、データワードは、Nビットを含み、データワードの各ビットは、1ビット入力として送信される。従って、同相成分BC204および直交成分BC206はそれぞれ、NビットをI／Q  RF  D/A変換器208に同時に送信することができる。他の実施形態では、データワードはLビットを含み、BC204およびBC206はそれぞれ、Nビットを送出する。例えば、Lは、1に等しくすることができ、BC204およびBC206は、入力ビット列に作用するシリアルパラレル変換器とすることができる。別の例として、Lは、N未満（かつ1超）とすることができ、BC204およびBC206はデマルチプレクサとすることができる。更に別の例として、Lは、N超とすることができ、BC204およびBC206はマルチプレクサとすることができる。更に、BC204およびBC206は同一回路として図示されているが、幾つかの実施形態では、BC204およびBC206は、互いに異ならせることができる。例えば、同相成分BC204をデマルチプレクサ回路とすることができるのに対し、直交成分BC206はマルチプレクサ回路とすることができる。
【００３１】
デジタルデータソース202の入力データレートは、局部発振器信号よりも大幅に遅くすることができる。例えば、1GHzの入力データレート、および12.1GHzの局部発振器信号から、12.1GHzを中心とし、かつ1GHzの帯域を有するRFアナログ出力214が得られる。幾つかの実施形態では、入力データレートは、I／Q  RF  D/A変換器208が、RFアナログ出力214を所望の周波数帯またはチャネルで生成するように調整することができる。デジタルデータソース202が、調整可能な入力データレートを有することにより、局部発振器218を簡易化することができ、これによりシステム200のコストを低減することができる。
【００３２】
I／Q  RF  D/A変換器208は、1つの実施形態では、同相成分入力ビット列および直交成分入力ビット列の直接「ビット列−RF」変換を可能にする。I／Q  RF  D/A変換器208は、受信ラッチブロック210と、同相成分および直交成分（I／Q）無線周波数（RF）D／A乗算コア212と、を含む。受信ラッチブロック210は、RCV（受信用）制御線ラッチとすることができる。I／Q  RF  D/A変換器208は、同相成分入力ビット列および直交成分入力ビット列をデジタルデータソース202から受信し、クロック信号をシステムクロックソース216から受信し、局部発振器信号を局部発振器218から受信し、RFアナログ出力214を生成する。I／Q  RF  D/A変換器208は、図3を参照して以下に更に詳細に説明される。
【００３３】
受信ラッチブロック210は、入力ビットをデジタルデータソース202、同相成分BC204、および／または直交成分BC206から同時に受信し、これらの入力ビットをI／Q  RF  D／A乗算コア212に渡す。I／Q  RF  D／A乗算コア212は、局部発振器218からの連続同相成分局部発振器信号に同相成分ビットを乗算し、局部発振器218からの連続直交成分局部発振器信号に、単一直交成分ビットを乗算する。受信ラッチブロック210は、図3を参照して以下に更に詳細に説明される。I／Q  RF  D／A乗算コア212は、これらの入力ビットをRFアナログ信号に直接変換する。I／Q  RF  D／A乗算コア212が更に、図3を参照して以下に更に詳細に説明される。
【００３４】
システムクロックソース216は、クロック信号を受信ラッチブロック210、および設ける場合の同相成分BC204および直交成分BC206に供給する。クロック信号は、デジタルデータソースの帯域よりも高い周波数を有する。幾つかの実施形態では、クロック信号は、デジタルデータソースの帯域の2倍以上の周波数を有する。
【００３５】
局部発振器218は、同相成分局部発振器信号および直交成分局部発振器信号を、I／Q  RF  D／A乗算コア212に供給する。同相成分局部発振器信号および直交成分局部発振器信号は共に、無線周波数信号である。I／Q  RF  D/A変換器208は、中間周波数段、および別の周波数アップコンバージョン段の必要を無くすことができるので、局部発振器218は、RFアナログ出力214の搬送波周波数の近傍の周波数の局部発振器信号を供給する。直交成分局部発振器信号は、同相成分局部発振器信号から位相が90°ずれている。幾つかの実施形態では、局部発振器218は、同相成分局部発振器信号を、直交成分局部発振器信号とは別に生成する。他の実施形態では、局部発振器218は位相遅延部を含み、この位相遅延部は、同相成分局部発振器信号の位相を遅らせて直交成分局部発振器信号を生成する。
【００３６】
幾つかの実施形態では、局部発振器218は同相成分局部発振器信号を、直交成分局部発振器信号を生成する位相遅延部220に供給する。位相遅延部220は、入力局部発振器信号を90°遅延させて、位相遅延信号をI／Q  RF  D／A乗算コア212に供給するように構成される。
【００３７】
図3は、同相成分ビット列および直交成分ビット列を無線周波数D／A変換する装置300を示している。幾つかの実現形態では、装置300は、図2を参照して上に説明した同相成分および直交成分RF  D／A変換器208に対応している。装置300は、同相成分受信ラッチブロック302と、直交成分受信ラッチブロック304と、同相成分および直交成分（I／Q）無線周波数（RF）乗算コア306と、を含む。受信ラッチブロック302および304はそれぞれ、N同相成分入力ビット308を、同相成分デジタルソースから同時に受信し、N直交成分入力ビット310を、直交成分デジタルソースから同時に受信する。受信ラッチブロック302および304は、同相成分入力ラッチビット、および直交成分入力ラッチビットを共に、I／Q  RF乗算コア306に供給する。I／Q  RF乗算コア306は、複数の乗算セルを備え、これらの入力ビットの直接ビット列−RF変換を行う。特に、装置300が直接ビット列−RF変換を行うことにより、中間周波数段、および別の周波数アップコンバージョン段の必要を無くすことができるので、装置300のコスト、嵩、および複雑さを低減することができる。
【００３８】
同相成分受信ラッチブロック302は、N同相成分入力ビット308を同相成分デジタルソースから同時に受信し、これらの同相成分入力ビットをクロック信号312に応じてラッチする。クロック信号312は、デジタル信号を高精度に変換するために必要なナイキスト周波数に設定するか、またはナイキスト周波数以上の周波数に設定することができる。同相成分受信ラッチブロック302は、同相成分ラッチビットをI／Q  RF乗算コア306の複数の乗算セルに供給して、N同相成分入力ビットの各同相成分入力ビットをI／Q  RF乗算コア306の少なくとも1つの乗算セルで受信するようにする。
【００３９】
直交成分受信ラッチブロック304は、N直交成分入力ビット310を直交成分デジタルソースから同時に受信し、これらの直交成分入力ビットをクロック信号312に応じてラッチする。幾つかの実施形態では、クロック信号312は、同相成分受信ラッチブロック302および直交成分受信ラッチブロック304の両方の位置で同じ位相を有する。直交成分受信ラッチブロック304は、直交成分ラッチビットをI／Q  RF乗算コア306の複数の乗算セルに供給して、N直交成分入力ビットの各直交成分入力ビットをI／Q  RF乗算コア306の少なくとも1つの乗算セルで受信するようにする。
【００４０】
I／Q  RF乗算コア306は、1つの実施形態では、各乗算セルがN同相成分ビットのうちの1つの同相成分ビットを同相成分受信ラッチブロック302から受信する構成の、またはN直交成分ビットのうちの1つの直交成分ビットを直交成分受信ラッチブロック304から受信する構成の複数の乗算セルを備える。I／Q  RF乗算コア306は更に、同相成分局部発振器信号314および直交成分局部発振器信号316を受信する。同相成分ビットを受信する乗算セルが更に、同相成分局部発振器信号314を受信するのに対し、直交成分ビットを受信する乗算セルは更に、直交成分局部発振器信号316を受信する。I／Q  RF乗算コア306は、同相成分ビットに同相成分局部発振器信号を乗算し、かつ直交成分ビットに直交成分局部発振器信号を乗算する。I／Q  RF乗算コア306は、図4を参照して以下に更に詳細に説明するように、局部発振器信号をこれらの入力ビットで変調して、RFアナログ出力信号318を形成する。
【００４１】
I/Q  RF  D／A変換器以外のD／A変換器と比較すると、装置300は更に、受信ラッチブロック304および局部発振器入力316を含んでいる。この余分の回路は、I／Q  RF乗算コア306が必要とする更に別の入力ビットをサポートするために使用される。更に、動作周波数は基本的に、アナログ回路によって設定されるので、装置300の性能は、余分の受信ラッチブロック304および局部発振器入力316を含んでしまう余分のデジタル構成要素によって影響されることがない。
【００４２】
図4は、本開示の種々実施形態によるI／Q乗算コア400のブロック図を示している。図示のI／Q乗算コア400は、図2および図3を参照して上に説明した3ビット精度のI／Q  RF  D/A乗算コア212およびI／Q  RF乗算コア306である。分かり易くするために3ビットのみがI／Q乗算コア400に図示されているが、I／Q乗算コア400は、任意のビット数のビットを含むことができることを理解されたい。I／Q乗算コア400は、上の図1Bに図示されるTWM  D／A変換器150と同じ乗算セルアレイ154を含む。しかしながら、I／Q乗算コア400では、これらの乗算セルは、複数の直交成分乗算セル402および複数の同相成分乗算セル404に分割される。
【００４３】
I／Q乗算コア400の幅は、入力ビットのビット数に比例し、TWM  D／A変換器150と比較して変わっていないので、I／Q乗算コア400内のこれらの伝送ラインの設計は、TWM  D／A変換器150における場合と同じである。I／Q乗算コア400の高さは、入力ビット伝送ラインの数に影響され、I／Q乗算コア400の高さは、余分の制御線が、余分の局部発振器伝送ライン408および更に別の入力ビットラインを含んでしまうのでTWM  D／A変換器150の高さよりも高い。長さがより長くなることに起因して乗算セル402、404の入力または出力に付加される容量は必ず、伝送ライン406〜424の伝送特性で補償することができる。I／Q乗算コア400の実現可能な周波数性能は、TWM  D／A変換器150の周波数性能と同じとすることができる。
【００４４】
直交成分乗算セル402の各直交成分乗算セルは、1つの実施形態では、入力ビットをRF信号に変換するように構成される回路を含む。これらの直交成分乗算セル402は、整合要素で整合されており、かつ一定の高インピーダンスを有する。各直交成分乗算セル402は、直交成分局部発振器伝送ライン406に、かつ直交成分入力ビットライン410、414、418のうちの1つの直交成分入力ビットラインに接続される。直交成分入力ビットライン410、414、418の各直交成分入力ビットラインは、少なくとも1つの直交成分乗算セル402に接続される。
【００４５】
図示のように、I／Q乗算コア400は、2進重み付けされた複数の直交成分乗算セル402を入力ビットごとに含む。本明細書において使用されるように、「binary-weighted（2進重み付けされた）」とは、ビットの有効桁数に付与される、例えばビット位置に付与される重みを指す。従って、2進重み付けされた複数の直交成分乗算セル402とは、各入力ビットに接続される複数の直交成分乗算セル402を指し、この複数はビットの有効桁数に応じて設定される。2進重み付けされた複数は、Wがビットの有効桁数を表す整数である場合、2Wに等しい。例えば、最下位桁のビット−ゼロ（0）ビット位置−について2進重み付けされた複数は、1または20に等しく、3ビット精度の最上位桁のビット−2ビット位置−について2進重み付けされた複数は、4または22に等しい。
【００４６】
従って、直交成分入力ビットライン410は、入力を4つの直交成分乗算セル402に供給し、直交成分入力ビットライン414は、入力を2つの直交成分乗算セル402に供給し、直交成分入力ビットライン418は、入力を1つの直交成分乗算セル402に供給する。各入力ビットラインは、重み付けされた複数の直交成分乗算セル402に接続されることにより、出力信号が合成されると、各ビットに、予測重みがD／A変換に際して付与されるようになる。
【００４７】
各直交成分乗算セル402は、直交成分局部発振器信号（LOQ）に、直交成分入力ビットライン410、414、418のうちの1つの直交成分入力ビットラインから供給されるビット値を乗算する。各直交成分乗算セル402は、アナログ出力信号をデジタル入力の状態に応じて生成する。幾つかの実施形態では、各直交成分乗算セル402は、差し引くとゼロになる差分出力を生成する。幾つかの実施形態では、直交成分乗算セル402はビットライン応動式電流スイッチである。他の実施形態では、直交成分乗算セル402は能動ミキサである。更に別の実施形態では、直交成分乗算セル402は、米国特許第6,952,177号に記載されているように、乗算「ユニットセル」とすることができる。
【００４８】
同相成分乗算セル404の各同相成分乗算セルは、1つの実施形態では、入力ビットをRF信号に変換するように構成される回路を含む。これらの同相成分乗算セル404は、整合要素で整合されており、かつ一定の高インピーダンスを有する。各同相成分乗算セル404は、同相成分局部発振器伝送ライン408に、かつ同相成分入力ビットライン412、416、420のうちの1つの同相成分入力ビットラインに接続される。同相成分入力ビットライン412、416、420の各同相成分入力ビットラインは、少なくとも1つの同相成分乗算セル404に接続される。
【００４９】
図示のように、I／Q乗算コア400は、2進重み付けされた複数の同相成分乗算セル404を入力ビットごとに含む。従って、同相成分入力ビットライン412は、入力を4つの同相成分乗算セル404に供給し、同相成分入力ビットライン416は、入力を2つの同相成分乗算セル404に供給し、同相成分入力ビットライン420は、入力を1つの同相成分乗算セル404に供給する。各入力ビットラインは、重み付けされた複数の同相成分乗算セル404に接続されることにより、出力信号が合成されると、各ビットに、予測重みがD／A変換に際して付与されるようになる。
【００５０】
各同相成分乗算セル404は、同相成分局部発振器信号（LOI）に、同相成分入力ビットライン412、416、420のうちの1つの同相成分入力ビットラインから供給されるビット値を乗算する。各同相成分乗算セル404は、アナログ出力信号をデジタル入力の状態に応じて生成する。幾つかの実施形態では、各同相成分乗算セル404は、差し引くとゼロになる差分出力を生成する。幾つかの実施形態では、同相成分乗算セル404はビットライン応動式電流スイッチである。他の実施形態では、同相成分乗算セル404は能動ミキサである。更に別の実施形態では、同相成分乗算セル404は、米国特許第6,952,177号に記載されているように、乗算「ユニットセル」とすることができる。
【００５１】
直交成分局部発振器伝送ライン406は、1つの実施形態では、直交成分局部発振器信号（LOQ）を直交成分乗算セル402に伝送する。幾つかの実施形態では、直交成分局部発振器信号（LOQ）は、DCバイアスに重畳する進行波局部発振器電流である。幾つかの実施形態では、直交成分局部発振器伝送ライン406は、一対の伝送ラインを備え、直交成分局部発振器信号（LOQ）は差分信号である。
【００５２】
同相成分局部発振器伝送ライン408は、1つの実施形態では、同相成分局部発振器信号（LOI）を同相成分乗算セル404に伝送する。幾つかの実施形態では、同相成分局部発振器信号（LOI）は、DCバイアスに重畳する進行波局部発振器電流である。幾つかの実施形態では、同相成分局部発振器伝送ライン408は、一対の伝送ラインを備え、同相成分局部発振器信号（LOI）は差分信号である。
【００５３】
直交成分ビット伝送ライン410、414、418は、1つの実施形態では、直交成分ビット値Q［2］、Q［1］、およびQ［0］をそれぞれ、2進重み付けされた複数の直交成分乗算セル402に伝送するように構成される伝送ラインである。Q［2］ビットライン410は、最上位桁の直交成分ビットを4つの直交成分乗算セル402に伝送する。Q［1］ビットライン414は、第2上位桁の直交成分ビットを2つの直交成分乗算セル402に伝送する。Q［0］ビットライン418は、最下位桁の直交成分ビットを1つの直交成分乗算セル402に伝送する。最上位桁の直交成分ビットはQ［2］ビットとすることができ、第2上位桁の直交成分ビットはQ［1］ビットとすることができ、最下位桁の直交成分ビットはQ［0］ビットとすることができる。
【００５４】
同相成分ビット伝送ライン412、416、420は、1つの実施形態では、同相成分ビット値I［2］、I［1］、およびI［0］をそれぞれ、2進重み付けされた複数の同相成分乗算セル404に伝送するように構成される伝送ラインである。I［2］ビットライン412は、最上位桁の同相成分ビットを4つの同相成分乗算セル404に伝送する。I［1］ビットライン416は、第2上位桁の直交成分ビットを2つの同相成分乗算セル404に伝送する。I［0］ビットライン420は、最下位桁の同相成分ビットを1つの同相成分乗算セル404に伝送する。最上位桁の同相成分ビットはI［2］ビットとすることができ、第2上位桁の同相成分ビットはI［1］ビットとすることができ、最下位桁の同相成分ビットはI［0］ビットとすることができる。
【００５５】
図4は、上側の行に並ぶ乗算セル402および404に接続される4つのビット伝送ライン、および下側の行に並ぶ乗算セル402および404に接続される4つのビット伝送ラインを備えるI／Q乗算コア400の簡易構造を示している。コア高さを低減するために、1つの乗算セルとの接続を行うビット伝送ラインを単に複数設けるようにしている。他の実施形態では、I／Q乗算コア400は、ビット伝送ライン410〜420の各1つのビット伝送ラインを、上側の行に並ぶ乗算セルの上方に有し、かつビット伝送ライン410〜420の各1つのビット伝送ラインを、下側の行に並ぶ乗算セルの下方に有する。更に別のビット伝送ラインは、行に並ぶ乗算セルに接続されないが、例えばこれらのビット伝送ラインのクロストークに起因する上側半分のI／Q乗算コア400と下側半分のI／Q乗算コア400との間の干渉が非対称となるのを防止する。干渉が非対称となると、誤差が生じてしまう。
【００５６】
第1出力ライン422は、第1集合の直交成分乗算セル402、および第1集合の同相成分乗算セル404が生成するRFアナログ出力信号を伝送するように構成される伝送ラインである。図示のように、第1出力ライン422は、RFアナログ出力信号を4つの直交成分乗算セル402、および3つの同相成分乗算セル404から受信する。第1集合の直交成分乗算セル402、および第1集合の同相成分乗算セル404は、これらの乗算セルの出力が、第1出力ライン422で、同相で合成されるように配置される。幾つかの実施形態では、第1出力ライン422は、一対の伝送ラインを備え、第1集合の直交成分乗算セル402、および第1集合の同相成分乗算セル404の各乗算セルは差分信号を生成する。特定の実施形態では、これらの乗算セル出力は、バイアスされて適切な負荷インピーダンスとなる。
【００５７】
第2出力ライン424は、第2集合の直交成分乗算セル402、および第2集合の同相成分乗算セル404が生成するRFアナログ出力信号を伝送するように構成される伝送ラインである。図示のように、第2出力ライン424は、RFアナログ出力信号を3つの直交成分乗算セル402、および4つの同相成分乗算セル404から受信する。第2集合の直交成分乗算セル402、および第2集合の同相成分乗算セル404は、これらの乗算セルの出力が、第2出力ライン424で、同相で合成されるように配置される。幾つかの実施形態では、第2出力ライン424は、一対の伝送ラインを備え、第2集合の直交成分乗算セル402、および第2集合の同相成分乗算セル404の各乗算セルは差分信号を生成する。第1出力ライン422および第2出力ライン424のRF信号は、後の時点で合成されて、RFアナログ出力214またはRFアナログ出力信号318のようなRF給電信号を生成する。幾つかの実施形態では、第1出力ライン422および第2出力ライン424は、進行波の波形を利用して合波することにより、RF出力が同相で合成されるようになるので、加算回路の必要を無くすことができる。特定の実施形態では、第1出力ライン422は、第2出力ライン424と同じ伝搬速度を有する。
【００５８】
局部発振器伝送ライン406、408および出力ライン422、424は、同じ伝搬速度を有することにより、乗算セル402、404の各乗算セルからの出力信号は、−出力経路に至る各局部発振器には、同じ合計遅延が生じることになるので−同相で合成される−例えば、RFアナログ出力214を生成するようになる。この出力経路は、局部発振器218からRFアナログ出力214に至る経路とすることができる。
【００５９】
これらの直交成分乗算セル402、およびこれらの同相成分乗算セル404は、2行に配置され、1行に並ぶ乗算セルの数は、Nをデジタル入力信号のビットのビット数とした場合に2N−1に対応する。図示のように、3ビット精度では、これらの直交成分乗算セル402、およびこれらの同相成分乗算セル404は、2×7乗算セルアレイを形成する。7つの直交成分乗算セル402は、上側行の乗算セルアレイと下側行の乗算セルアレイとの間でジグザグになっている。同様に、7つの同相成分乗算セル404は、上側行のアレイと下側行のアレイとの間でジグザグになっている。図示のように、これらの直交成分乗算セル402は、同相成分乗算セル404と交互に配置されて、アレイに跨がる線形傾斜を必ず、空間平均化するようになっている。このような傾斜は、例えばプロセス制約、温度制約、または電気的制約から生じる可能性があり、第1出力ライン422および／または第2出力ライン424におけるD／A変換の線形性を損なう可能性がある。これらの制約は信号減衰を伴う虞がある。
【００６０】
更に、入力ビットは、I／Q乗算コア400の乗算セルアレイに跨がって交互に配置される。各行の中央セルは、最下位桁のビットを受信する。中央セルは4番目のセルとすることができる。第2下位桁のビットは、中央セルに隣接する乗算セルが受信し、最上位桁のビットは、外側セルが受信する。従って、I／Q乗算コア400のこれらのビット位置は、各行の中央セルを中心に水平方向に対称となっている。最下位桁のビットは、I［0］ビットまたはQ［0］ビットのいずれかとすることができ、最上位桁のビットは、I［2］ビットとするか、またはQ［2］ビットとすることができる。
【００６１】
I/Q乗算コア400のこれらの乗算セル402、404が対称となることにより、I／Q乗算コア400に跨がる線形傾斜を必ず補正することができ、プロセス制約、温度制約、および電気的制約などに起因する遅延誤差を打ち消すことができる。更に、セルが対称にジグザグになっていることにより、誤差を、一定になるように、かつ増減して補正することができるように供給することができる。誤差が、交互に配置される乗算セル402、404からなるアレイに跨がって対称に分布すると、誤差が合成時に打ち消されるので、2つの出力ライン422、424で、誤差を抑圧し易くなる。合算されると、乗算セル402、404がビットごとに交互に配置されているので、電流の影響により傾斜誤差を打ち消すことができる。交互に配置することにより、空間平均化を行うことができ、この空間平均化では、D／A変換の線形性を保ち、かつゲインを同相成分経路および直交成分経路の両方の経路について等しくする。
【００６２】
イメージ周波数（例えば、エイリアス信号）を十分抑圧する能力を持たないことは、殆どの直接変換構造における大きな制約要素となる。イメージ除去率、すなわちエイリアス信号を抑圧する、または除去する能力は、同相成分経路および直交成分経路のゲイン差および位相差によって制限される。不整合が小さい場合、イメージ除去比（Image Rejection Ratio：IRR）は、（g2＋p2）／4で表すことができ、式中、gはゲイン不整合であり、pは位相不整合（単位：ラジアン）である。従って、ゲインおよび／または位相の微小な差が2つの経路の間に生じると、大きな性能劣化を招いてしまう。例えば、相対電圧ゲイン不整合が5％であり、かつ位相ずれが5°であると、IRR（イメージ除去比）が26dB低下する。
【００６３】
I／Q乗算コア400が対称であることは、ゲイン誤差を一致させることにより、イメージ除去率を高めるために重要となる。これらの直交成分乗算セル402、およびこれらの同相成分乗算セル404を交互に配置して、プロセス起因またはタイミング起因の不整合が必ず、乗算セルアレイに跨がって平均化されるようにする。交互に配置することにより、図6A〜図6C、および図7A〜図7Cを参照して以下に説明するように、誤差の空間平均化が行われ、かつ性能劣化を最小限に抑えることができる。
【００６４】
同相成分経路と直交成分経路との間の位相ずれは、高度に設計された進行波構造において自然に抑制される。上に説明したように、図4を参照するに、これらの直交成分乗算セル402、およびこれらの同相成分乗算セル404は、これらの乗算セルの出力が出力ライン422、424で、同相で合成されるように設計される。従って、局部発振器伝送ライン406、408と出力ライン422、424との間の伝搬遅延時間は、直交成分乗算セル402および同相成分乗算セル404の各乗算セルの位置で整合して、各乗算セル402、404からの複数の出力信号が出力伝送ラインで、同相で合成されるようになる。直交成分乗算セル402または同相成分乗算セル404のような同様の全ての乗算セルからの出力信号は、局部発振器および出力ラインが同じ伝搬速度を有する場合に同相で合成されることになる。更に、I／Q乗算コア400の構造により、直交成分の位相差を伝送ラインに沿って、影響が付加されることなく保つことができる。直交成分の位相差は、同相成分に対する90°のずれとすることができる。
【００６５】
図5は、本開示の幾つかの実施形態によるI／Q乗算コア500のブロック図を示している。I／Q乗算コア500は、図4を参照して上に説明したI／Q乗算コア400の拡張形態である。分かり易くするために3ビットのみをI／Q乗算コア500に図示しているが、I／Q乗算コア500は任意のビット数のビットを含むことができることを理解されたい。I／Q乗算コア500は、図1Bを参照して上に図示したI／Q乗算コア400と同じ乗算セル402および404からなるアレイを含む。しかしながら、I／Q乗算コア500では、差分信号伝送方式が使用される。
【００６６】
各直交成分乗算セル402は、一対の直交成分局部発振器伝送ライン506に接続され、各同相成分乗算セル404は、一対の同相成分局部発振器伝送ライン508に接続される。図示のように、上側の行に並ぶ乗算セル402、404は、第1対の出力伝送ライン522に接続され、下側の行に並ぶ乗算セル402、404は、第2対の出力伝送ライン524に接続される。更に、I／Q乗算コア500は、ビット伝送ライン410〜420の各1つのビット伝送ラインを、上側の行に並ぶ乗算セル402、404の上方に含み、ビット伝送ライン410〜420の各1つのビット伝送ラインを、下側の行に並ぶ乗算セル402、404の下方に含む。
【００６７】
乗算セル402、404の端子インピーダンスは、出力伝送ライン522、524の特性インピーダンスZ0よりもずっと（例えば、10倍以上）大きくする必要がある。幾つかの実現形態では、乗算セル402、404の端子インピーダンスは、出力伝送ライン522、524の特性インピーダンスZ0よりも10倍以上大きい。更に、乗算セル402、404の入力および出力におけるいずれの容量も、出力伝送ライン522、524の特性インピーダンスZ0に吸収されてしまうので、非常に高い周波数をI／Q乗算コア500で処理することができる。例えば、構造により、これらの周波数をスケーリングして、ミリ波周波数に対応することができる。
【００６８】
図6A〜図6Cは、本開示の種々実施形態による乗算セルアレイを図示している。図6Aは、I／Q  RF  D／A乗算コア212、I／Q  RF乗算コア306、I／Q乗算コア400、および／またはI／Q乗算コア500のような、3ビット精度のI／Q  RF  D／A変換器の乗算セル601〜614からなるアレイ600を図示している。図6Bは、I／Q  RF  D／A乗算コア212、I／Q RF乗算コア306、I／Q乗算コア400、および／またはI／Q乗算コア500のような、4ビット精度のI／Q  RF  D／A変換器の乗算セル621〜650からなるアレイ620を図示している。図6Cは、I／Q  RF  D／A乗算コア212、I／Q RF乗算コア306、I／Q乗算コア400、および／またはI／Q乗算コア500のような、4ビット精度のI／Q  RF  D／A変換器の乗算セル661〜690からなるアレイ660を図示している。
【００６９】
乗算セルアレイ600は、Mが7に等しいとした場合に、交互に配置される同相成分乗算セルおよび直交成分乗算セル601〜614からなる2×Mアレイを含む。乗算セルアレイ600は、アレイの中央セルとすることができる乗算セル604および611を中心に水平方向に対称となっている。図4を参照して上に説明したように、乗算セルアレイ600の同相成分乗算セルおよび直交成分乗算セルを交互に配置して、誤差の空間平均化を行い、イメージ周波数（例えば、エイリアス信号）を抑圧する。
【００７０】
4つの乗算セル601、607、609、613は、最上位桁の直交成分ビット（Q［2］）を受信し、2つの乗算セル603、605は、次の上位桁の直交成分ビット（Q［1］）を受信し、1つの乗算セル611は、最下位桁の直交成分ビット（Q［0］）を受信する。4つの乗算セル602、606、608、614は、最上位桁の同相成分ビット（I［2］）を受信し、2つの乗算セル610、612は、次の上位桁の同相成分ビット（I［1］）を受信し、1つの乗算セル604は、最下位桁の同相成分ビット（I［0］）を受信する。図示のように、各直交成分ビットおよび各同相成分ビットは、2進重み付けされた複数の乗算セルによって受信される。
【００７１】
乗算セルアレイ600は、傾斜誤差615の影響を受けて、局部発振器信号が乗算セルアレイ600に跨がって左から右に向かって減衰するようになって、局部発振器電流の振幅がδ倍だけ、1つの乗算セルから隣接する乗算セルに向かって小さくなる。乗算セルアレイ620は対称となっているので、図7Aを参照して以下に更に詳細に説明するように、D／A変換の線形性が保たれ、イメージ周波数が抑圧される。
【００７２】
乗算セルアレイ620は、Mが15に等しいとした場合に、交互に配置される同相成分乗算セルおよび直交成分乗算セル621〜650からなる2×Mアレイを備える。乗算セルアレイ620は、有効桁数の降順に並べられている4つの直交成分ビットQ［3］、Q［2］、Q［1］、およびQ［0］、およびこれらもまた、有効桁数の降順に並べられている4つの同相成分ビットI［3］、I［2］、I［1］、およびI［0］を受信する。各直交成分ビットおよび各同相成分ビットは、2進重み付けされた複数の乗算セルによって受信される。乗算セルアレイ620は、アレイの中央セルとすることができる乗算セル628、643を中心に水平方向に対称となっている。図4を参照して上に説明したように、乗算セルアレイ620の同相成分乗算セルおよび直交成分乗算セルを交互に配置して、誤差の空間平均化を行い、イメージ周波数（例えば、エイリアス信号）を抑圧する。
【００７３】
8個の乗算セル621、625、631、635、637、641、645、649は、最上位桁の直交成分ビット（Q［3］）を受信し、4つの乗算セル623、633、639、647は、次の上位桁の直交成分ビット（Q［2］）を受信し、2つの乗算セル627、629は、その次の上位桁の直交成分ビット（Q［1］）を受信し、1つの乗算セル643は、最下位桁の直交成分ビット（Q［0］）を受信する。8個の乗算セル622、626、630、634、636、640、646、650は、最上位桁の同相成分ビット（I［3］）を受信し、4つの乗算セル624、632、638、648は、次の上位桁の同相成分ビット（I［2］）を受信し、2つの乗算セル642、644は、その次の上位桁の同相成分ビット（I［1］）を受信し、1つの乗算セル628は、最下位桁の同相成分ビット（I［0］）を受信する。
【００７４】
乗算セルアレイ620は、傾斜誤差651の影響を受けて、局部発振器信号が乗算セルアレイ600に跨がって左から右に向かって減衰するようになって、局部発振器電流の振幅がδ倍だけ、1つの乗算セルから隣接する乗算セルに向かって小さくなる。乗算セルアレイ620は対称となっているので、図7Bを参照して以下に更に詳細に説明するように、D／A変換の線形性が保たれ、イメージ周波数が抑圧される。
【００７５】
乗算セルアレイ660は、交互に配置される同相成分乗算セルおよび直交成分乗算セル661〜690からなる2×15アレイを備える。乗算セルアレイ660は、有効桁数の降順に並べられている4つの直交成分ビットQ［3］、Q［2］、Q［1］、およびQ［0］、およびこれらもまた、有効桁数の降順に並べられている4つの同相成分ビットI［3］、I［2］、I［1］、およびI［0］を受信する。各直交成分ビットおよび各同相成分ビットは、2進重み付けされた複数の乗算セルによって受信される。乗算セルアレイ660は、アレイの中央セルとすることができる乗算セル668、663を中心に水平方向に対称となっている。図4を参照して上に説明したように、乗算セルアレイ620と同様に、乗算セルアレイ660の同相成分乗算セルおよび直交成分乗算セルを交互に配置して、誤差の空間平均化を行い、イメージ周波数（例えば、エイリアス信号）を抑圧する。しかしながら、乗算セルアレイ660では、これらの乗算セルは、乗算セルアレイ620とは異なる構成となるように交互に配置されている。
【００７６】
8個の乗算セル661、663、673、675、677、679、687、689は、最上位桁の直交成分ビット（Q［3］）を受信し、4つの乗算セル665、671、684、685は、次の上位桁の直交成分ビット（Q［2］）を受信し、2つの乗算セル667、669は、その次の上位桁の直交成分ビット（Q［1］）を受信し、1つの乗算セル683は、最下位桁の直交成分ビット（Q［0］）を受信する。8個の乗算セル662、664、672、674、676、678、688、690は、最上位桁の同相成分ビット（I［3］）を受信し、4つの乗算セル666、670、680、686は、次の上位桁の同相成分ビット（I［2］）を受信し、2つの乗算セル682、684は、その次の上位桁の同相成分ビット（I［1］）を受信し、1つの乗算セル668は、最下位桁の同相成分ビット（I［0］）を受信する。
【００７７】
乗算セルアレイ660は、傾斜誤差691の影響を受けて、局部発振器信号が乗算セルアレイ660に跨がって左から右に向かって減衰するようになって、局部発振器電流の振幅がδ倍だけ、1つの乗算セルから隣接する乗算セルに向かって小さくなる。乗算セルアレイ660は対称となっているので、図7Cを参照して以下に更に詳細に説明するように、D／A変換の線形性が保たれ、イメージ周波数が抑圧される。上記手法を、より多くの乗算セルを用いて拡張することにより、任意の分解能（例えば、Nビット精度、Nは整数）のI／Q  RF  D／A変換器を実現することができる。特定の実施形態では、要求される分解能から、乗算コアの要求チップ面積および／または要求電力は、Mが2N-1である場合に、2×Mアレイを実現するためには実用的な値ではなくなってしまう。要求される分解能は、D／A変換器において1度に変換されるビットのビット数として定義される。このような例では、図8A〜図8Bを参照して以下に更に詳細に説明するように、乗算セルを積み重ねて、より最適なフォームファクタを満足させることができる。別の構成として、要求電力および／または要求チップ面積は、乗算セルアレイの連続状態と連続状態との間を補間する、米国特許第6,952,177号に説明されている「補間セル」のような乗算セルを取り込むことにより分解能を拡張すると低減することができる。
【００７８】
図7A〜図7Cは、図6A〜図6Cのアレイで発生する電流を要約した出力信号テーブルを図示している。図7Aは、乗算セルアレイ600で発生する電流を要約した出力信号テーブル700を図示し、図7Bは、乗算セルアレイ620で発生する電流を要約した出力信号テーブル720を図示し、図7Cは、乗算セルアレイ660で発生する電流を要約した出力信号テーブル760を図示している。電流の影響は、合算されると、これらの乗算セルがビットごとに交互に配置されているので、傾斜誤差を打ち消すことができる。交互に配置することにより、空間平均化を行うことができ、この空間平均化では、D／A変換の線形性を保ち、かつゲインを同相成分経路および直交成分経路の両方の経路について等しくする。
【００７９】
出力信号テーブル700は、乗算セルアレイ600のビットQ［2］、Q［1］、Q［0］、I［2］、I［1］、およびI［0］の各ビットで発生する電流を示している。図6Aに図示されるように、同相成分乗算セルおよび直交成分乗算セル601〜614は、乗算セルアレイ600内で交互に配置される。乗算セル601〜607からの出力が、第1出力ライン422とすることができる第1出力伝送ラインで、同相で合成されるのに対し、乗算セル608〜614からの出力は、第2出力ライン424とすることができる第2出力伝送ラインで、同相で合成される。図示のように、出力信号テーブル700では、Q［2］ビットおよびI［2］ビットは、両方の出力伝送ラインに影響を与え、Q［1］ビットおよびI［0］ビットは、第1出力伝送ラインに影響を与え、Q［0］ビットおよびI［1］ビットは、第2出力伝送ラインに影響を与える。
【００８０】
図6Aを参照するに、最右側の乗算セル601、608における電流が±（1＋3δ）iLOであり、セル602、609における電流が±（1＋2δ）iLOであるなどである場合、中央セル604、611は、±iLOの電流を有することになり、最左側の乗算セル607、614には、±（1−3δ）iLOの電流が流れることになる。図7Aを参照するに、Q［0］ビットからの出力は、±iLOとなり、Q［1］ビットは、±［（1＋δ）＋（1−δ）］iLO＝±2iLOの電流を供給することになり、Q［2］ビットからの出力は、同様に合算されると±4iLOとなる。同様に、同相成分ビットI［2］、I［1］、およびI［0］の出力は、乗算セルアレイ600が対称となっているので、合算されるとそれぞれ±4iLO、±2iLO、および±iLOとなる。従って、D／A変換の線形性は、素子不整合またはタイミング不整合から生じ得るこれらの傾斜を含むどのような傾斜の誤差615が乗算セルアレイ600に跨がって生じている状態でも保たれる。
【００８１】
テーブル720は、乗算セルアレイ620のビットQ［3］、Q［2］、Q［1］、Q［0］、I［3］、I［2］、I［1］、およびI［0］の各ビットで発生する電流を示している。図6Bに図示されるように、同相成分乗算セルおよび直交成分乗算セル621〜650は、乗算セルアレイ620内で交互に配置される。乗算セル621〜635からの出力が、第1出力伝送ライン（例えば、第1出力ライン422）で、同相で合成されるのに対し、乗算セル636〜650からの出力は、第2出力伝送ライン（例えば、第2出力ライン424）で、同相で合成される。出力信号テーブル720に表示されているように、Q［3］ビット、Q［2］ビット、I［3］ビット、およびI［2］ビットは、両方の出力伝送ラインに影響を与え、Q［1］ビットおよびI［0］ビットは、第1出力伝送ラインに影響を与え、Q［0］ビットおよびI［1］ビットは、第2出力伝送ラインに影響を与える。
【００８２】
図6Bを参照するに、最右側の乗算セル621、636における電流が、±（1＋7δ）iLOであり、セル622、637における電流が、±（1＋6δ）)iLOであるなどである場合、中央セル628、643は、±iLOの電流を有することになり、最左側の乗算セル635、650には、±（1−7δ）iLOの電流が流れることになる。図7Bを参照するに、Q［0］ビットからの出力は、±iLOとなり、Q［1］ビットは、±［（1＋δ）＋（1−δ）］iLO＝±2iLOの電流を供給することになり、Q［2］ビットは、±［±（1＋5δ）＋（1＋4δ）＋（1−4δ）＋（1−5δ）］iLO＝±4iLOの電流を供給することになり、Q［3］ビットからの出力は、同様に合算されて±8iLOとなる。同様に、同相成分ビットI［3］、I［2］、I［1］、およびI［0］の出力は、乗算セルアレイ620が対称となっているので、合算されるとそれぞれ±8iLO、±4iLO、±2iLO、および±iLOとなる。従って、D／A変換の線形性は、素子不整合またはタイミング不整合から生じ得るこれらの傾斜を含むどのような傾斜の誤差615が乗算セルアレイ620に跨がって生じている状態でも保たれる。
【００８３】
テーブル760は、乗算セルアレイ660のビットQ［3］、Q［2］、Q［1］、Q［0］、I［3］、I［2］、I［1］、およびI[0]の各ビットで発生する電流を示している。図6Cに図示されるように、同相成分乗算セルおよび直交成分乗算セル621〜650は、乗算セルアレイ660内で交互に配置される。乗算セル621〜635からの出力が、第1出力ライン422とすることができる第1出力伝送ラインで、同相で合成されるのに対し、乗算セル636〜650からの出力は、第2出力ライン424とすることができる第2出力伝送ラインで、同相で合成される。出力信号テーブル760に表示されているように、Q［3］ビット、Q［2］ビット、I［3］ビット、およびI［2］ビットは、両方の出力伝送ラインに影響を与え、Q［1］ビットおよびI［0］ビットは、第1出力伝送ラインに影響を与え、Q［0］ビットおよびI［1］ビットは、第2出力伝送ラインに影響を与える。
【００８４】
図6Cを参照するに、最右側の乗算セル661、676における電流が±（1＋7δ）iLOであり、セル662、677における電流が±（1＋6δ）iLOであるなどである場合、中央セル668、683は、±iLOの電流を有することになり、最左側の乗算セル675、690には、±（1−7δ）iLOの電流が流れることになる。図7Cを参照するに、Q［0］ビットからの出力は、±iLOとなり、Q［1］ビットは、±［（1＋δ）＋（1−δ）］iLO＝±2iLOの電流を供給することになり、Q［2］ビットは、±［±（1＋3δ）＋（1＋2δ）＋（1−2δ）＋（1−3δ）］iLO＝±4iLOの電流を供給することになり、Q［3］ビットからの出力は、同様に合算されて±8iLOとなる。同様に、同相成分ビットI［3］、I［2］、I［1］、およびI［0］の出力は、乗算セルアレイ660が対称となっているので、合算されるとそれぞれ±8iLO、±4iLO、±2iLO、および±iLOとなる。
【００８５】
乗算セルアレイ660の乗算セルは、乗算セルアレイ620と比較して異なる構成となるように交互に配置されているので、Q［3］ビット、Q［2］ビット、I［3］ビット、およびI［2］ビットは、テーブル720と比較して、異なる大きさの誤差δを生じる。しかしながら、乗算セルアレイ660が水平方向に対称となっていると、誤差δは、各乗算セル661〜690からの出力電流が、これらの出力伝送ラインで合成されて打ち消されるようになる。従って、D／A変換の線形性は、素子不整合またはタイミング不整合から生じ得るこれらの傾斜を含むどのような傾斜の誤差615が乗算セルアレイ660に跨がって生じている状態でも保たれる。
【００８６】
図8A〜図8Bは、本開示の種々実施形態による4ビット精度のD／A変換を行う簡易I／Q  D／A乗算コアを示している。同相成分乗算セルおよび直交成分乗算セルは、K行およびM列からなるK×M乗算セルアレイに配置される。幾つかの実施形態では、Kは、2以上の偶数であり、Mは、K×Mアレイのセルの数が、Nを、I／Q  D／A乗算コアが受信する同相（または直交）成分ビットのビット数とした場合に、2×（2N−1）以上になるように選択される奇数である。例えば、図8A〜図8Bは、Kを4に等しいとした場合のアレイを示し、Mは、Nを、同相成分入力ビットのビット数（これもまた4）とした場合に4M＞2（2N−1）が成り立つような最小の奇数である。
【００８７】
図8Aは、4×9アレイに配置され、かつ4ビットを変換する乗算セルを含むI／Q  RF  D／A乗算コア212および／またはI／Q  RF乗算コア306のような4ビット精度のI／Q  D／A乗算コア800を示している。図8Bは、別の配置の4×9乗算セルアレイを有するI／Q  RF  D/A乗算コア212および／またはI／Q  RF乗算コア306のような4ビット精度のI／Q  D／A乗算コア860を示している。図8A〜図8Bは、4ビット精度を示しているが、本開示の考え方は、入力ビットのビット数がより多い場合に適用することができる。
【００８８】
特定の実施形態では、所望の分解能のI／Q  RF  D／A変換器は、乗算セルを複数行に並べて積み上げたときに、I／Q  RFコアが、非常に大きなチップ面積を占めるのを防止する必要がある。I／Q  RF  D/A変換器の所望の分解能は、D／A変換器で1度に変換されるビットの所望のビット数として定義することができる。幾つかの実施形態では、これらの乗算セルを高さ方向に積み重ねて、乗算セルアレイが、3以上の行に並ぶ乗算セル（例えば、図示のような4×9アレイ）を含むようにする。他の実施形態では、これらの乗算セルを奥行き方向に積み重ねて、3次元乗算セルアレイ（例えば、2×2×9アレイ）を形成するようにする。
【００８９】
2行よりも多くの行を乗算セルアレイに用いる場合、アレイは、1行に並ぶ1つ以上のダミー乗算セルを含むことにより、行の対称性を保つことができる。ダミー乗算セルは、アレイ内の空間を占有し、空間平均化を可能にするが、出力ライン（）に出力される信号に影響を与えない。幾つかの実施形態では、各ダミー乗算セルは、入力伝送ラインに接続されるが、出力信号を生成しない。これらの入力伝送ラインは、局部発振器信号ラインおよび／または入力ビットラインとすることができる。従って、ダミー乗算セルは、ゼロのビット値を常に受信する乗算セルの如く動作する。他の実施形態では、ダミー乗算セルは、チップ面積を要するが、入力伝送ラインまたは出力伝送ラインに接続されることがないので、電力消費および／または干渉を最小限に抑えることができる。
【００９０】
図8Aは、交互に配置される同相成分乗算セルおよび直交成分乗算セルからなる4×9アレイを含むI／Q  D／A乗算コア800を図示している。各直交成分ビットおよび各同相成分ビットは、2進重み付けされた複数の乗算セルによって受信される。I／Q  D／A乗算コア800は、乗算セル811〜819とすることができる第1行の乗算セルに接続される第1出力ライン810と、乗算セル821〜829とすることができる第2行の乗算セルに接続される第2出力ライン820と、乗算セル831〜839とすることができる第3行の乗算セルに接続される第3出力ライン830と、乗算セル841〜849とすることができる第4行の乗算セルに接続される第4出力ライン840と、を含む。I／Q  D／A乗算コア800は、アレイの中央セルを中心に水平方向に対称となっている。これらの中央セルは、乗算セル815、825、835、および845とすることができる。
【００９１】
アレイ内の各乗算セルは、局部発振器信号を、LOQライン850またはLOIライン852のいずれかのラインを介して受信する。更に、図4、図6A〜図6C、および図7A〜図7Cを参照して上に説明したように、I／Q  D／A乗算コア800内の乗算セルからなる各行においては、同相成分乗算セルおよび直交成分乗算セルを交互に配置して、傾斜誤差の空間平均化を行い、イメージ周波数（例えば、エイリアス信号）をより十分に抑圧するようにしている。
【００９２】
I／Q  D／A乗算コア800は、36個の乗算セルを含むが、4ビット精度のD／A変換器を実現するためには、30（例えば、2×（24−1）＝2×15＝30）個の乗算セルしか必要としない。従って、I／Q  D／A乗算コア800は、6個のダミー乗算セル815、833、834、835、836、837、および845を含む。これらのダミー乗算セルは、ゼロのビット値を常に受信する乗算セルの如く動作するように構成される。例えば、差分電流信号伝送方式を使用するI／Q  D／A乗算コア800では、これらのダミー乗算セルは、DCバイアスと等しい一定出力を生成する。
【００９３】
傾斜誤差がある状態では、I／Q  D／A乗算コア800は、D／A変換の線形性を、各行が乗算セルアレイ内で水平方向に対称となっているので保つことができる。従って、I／Q  D／A乗算コア800は、コア幅を、コア高さを犠牲にして低減しながら、図6B〜図6Cを参照して上に説明した乗算セルアレイ620および660と同じ性能およびイメージ周波数抑圧比を有する。従って、I／Q  D／A乗算コア800は、空間的制約がある環境における好適な実現形態とすることができる。
【００９４】
図8Bは、I／Q  D／A乗算コア860を図示しており、このI／Q  D／A乗算コア860も4×9乗算セルアレイを含んでいる。各直交成分ビットおよび各同相成分ビットは、2進重み付けされた複数の乗算セルによって受信される。I／Q  D／A乗算コア860は、I／Q  D／A乗算コア800と比較した場合に、別の配置となる乗算セルを有している。I／Q  D／A乗算コア800と同様に、I／Q  D／A乗算コア860は、第1行の乗算セルに接続される第1出力ライン810と、第2行の乗算セルに接続される第2出力ライン820と、第3行の乗算セルに接続される第3出力ライン830と、第4行の乗算セルに接続される第4出力ライン840と、LOQライン850と、LOIライン852と、を含む。I／Q  D／A乗算コア860は、各行の中央セルを中心に水平方向に対称となっており、出力ライン820および830を中心に垂直方向にも対称となっている。
【００９５】
I／Q  D／A乗算コア860は、4行の乗算セルの中に分散配置されるダミー乗算セルを空間平均化する。図示のように、第1行および第4行がそれぞれ、1つのダミー乗算セル（それぞれダミー乗算セル815および845）を含んでいるのに対し、第2行および第3行はそれぞれ、2つのダミー乗算セル（それぞれダミー乗算セル861〜862および863〜864）を含んでいる。更に図示されているように、第4行は、交互に配置される同相成分乗算セルおよび直交成分乗算セル865〜872を含む。同相成分セルおよび直交成分セルが入れ替わっていることを除いて、I／Q  D／A乗算コア860は、第1行が第4行に一致し、かつ第2行が第3行に一致しているので、高い対称性を有している。幾つかの実施形態では、I／Q  D／A乗算コア860は、垂直方向に傾斜誤差がある状態では、I／Q  D／A乗算コア800よりも小さい誤差を有することになる。
【００９６】
図9は、本開示の種々実施形態による同相成分ビット列および直交成分ビット列を無線周波数D／A変換する方法900を図示している。方法900が始まると、デジタル入力信号が、複数の入力ビット伝送ラインに沿って伝送される（ステップ902）。デジタル入力信号は、複数の同相成分ビットおよび複数の直交成分ビットを含む。各同相成分ビットは、1つ以上の入力ビット伝送ラインで伝送され（ステップ902）、各直交成分ビットは、1つ以上の入力ビット伝送ラインで伝送される（ステップ902）。デジタル入力信号は、複数の同相成分乗算セルおよび複数の直交成分乗算セルに伝送される（ステップ902）。
【００９７】
次に、同相成分局部発振器信号伝送ラインで、同相成分局部発振器信号を各同相成分乗算セルに供給する（ステップ904）。同相成分局部発振器信号は、中間周波数信号ではなく、無線周波数（RF）信号である。幾つかの実施形態では、局部発振器信号は、一対の伝送ラインで伝送される差分信号である。次に、これらの同相成分乗算セルは、複数の同相成分アナログ出力信号を生成する（ステップ906）。各同相成分乗算セルは、アナログ出力信号を、受信した同相成分ビットおよび同相成分局部発振器信号に応じて生成する（ステップ906）。幾つかの実施形態では、これらの同相成分乗算セルは、これらの同相成分ビットをRF搬送波で直接変調する。特定の実施形態では、これらのアナログ出力信号は差分信号である。
【００９８】
次に、直交成分局部発振器信号伝送ラインで、直交成分局部発振器信号を各直交成分乗算セルに供給する（ステップ908）。直交成分局部発振器信号は、中間周波数信号ではなく、無線周波数信号である。幾つかの実施形態では、局部発振器信号は、一対の伝送ラインで伝送される差分信号である。次に、これらの直交成分乗算セルは、複数の直交成分アナログ出力信号を生成する（ステップ910）。各直交成分乗算セルは、アナログ出力信号を、受信した直交成分ビットおよび直交成分局部発振器信号に応じて生成する（ステップ910）。幾つかの実施形態では、これらの直交成分乗算セルは、これらの直交成分ビットをRF搬送波で直接変調する。特定の実施形態では、これらのアナログ出力信号は差分信号である。
【００９９】
第1出力伝送ラインで、第1集合の同相成分乗算セル、および第1集合の直交成分乗算セルからのアナログ出力信号を合成して（ステップ912）第1アナログ信号を形成する。第1集合の同相成分乗算セル、および第1集合の直交成分乗算セルは、整合要素で整合されており、伝搬遅延時間を整合させることにより、これらのアナログ出力信号が、進行波の波形と同相になるように合成される（ステップ912）。幾つかの実施形態では、これらアナログ出力信号は、第1対の出力ラインに伝送される差分信号である。
【０１００】
第2出力伝送ラインで、第2集合の同相成分乗算セル、および第2集合の直交成分乗算セルからのアナログ出力信号を合成して（ステップ914）第2アナログ信号を形成する。第2集合の同相成分乗算セル、および第2集合の直交成分乗算セルは、整合要素で整合されており、伝搬遅延時間を整合させることにより、これらのアナログ出力信号が、進行波の波形と同相になるように合成される（ステップ914）。幾つかの実施形態では、これらアナログ出力信号は、第2対の出力伝送ラインに伝送される差分信号である。
【０１０１】
次に、第1出力伝送ラインおよび第2出力伝送ラインから、第1アナログ信号および第2アナログ信号をそれぞれ、無線周波数（RF）出力伝送ラインに伝送し（ステップ916）、方法900は終了する。幾つかの実施形態では、第1アナログ信号および第2アナログ信号は、RF出力伝送ラインの手前で合成される。第1出力伝送ラインおよび第2出力伝送ラインの伝搬遅延時間を整合させて、これらの伝送ラインの出力を、RF加算回路を追加する必要を伴うことなく合成する。
【０１０２】
本明細書において使用されるように、「at least one of」というフレーズは、複数のアイテムを列挙して使用される場合に、列挙されるこれらのアイテムのうちの1つ以上のアイテムの異なる組み合わせを用いることができることを意味し、列挙されるアイテムの中の1つのアイテムだけで済ませることができることを意味する。アイテムとは、特定の対象物、物、またはカテゴリーとすることができる。別の表現をすると、任意の組み合わせのアイテム、または複数のアイテムは、列挙されるアイテムの中から用いることができるが、列挙されるこれらのアイテムの全てが必要である訳ではないことを意味している。例えば、「at least one of item A, item B, and item C」は、「item  A（アイテムA）」、「item A and item B（アイテムAおよびアイテムB）」、「item B（アイテムB）」、「item A, item B, and item C（アイテムA、アイテムB、およびアイテムC）」、または「item B and item C（アイテムBおよびアイテムC）」を指すことができる。幾つかの場合では、「at least one of item A, item B, and item C」は、例えばこれらには限定されないが、2個のitem A、1個のitem B、および10個のitem C、4個のitem Bおよび7個のitem C、または他の或る適切な組み合わせとすることができる。
【０１０３】
更に、本開示は、以下の条項に記載の種々実施形態を備える：
条項1
同相成分局部発振器信号および複数の同相成分ビットを受信する複数の同相成分乗算セルであって、各同相成分乗算セルが出力信号を、前記複数の同相成分ビットのうちの受信した同相成分ビットに応じて生成する、前記複数の同相成分乗算セルと、
直交成分局部発振器信号および複数の直交成分ビットを受信する複数の直交成分乗算セルであって、各直交成分乗算セルが出力信号を、前記複数の直交成分ビットのうちの受信した直交成分ビットに応じて生成する、前記複数の直交成分乗算セルと、
第1集合の前記複数の同相成分乗算セル、および第1集合の前記複数の直交成分乗算セルに接続される第1出力ラインであって、該第1出力ラインで、前記第1集合の複数の同相成分乗算セルの出力信号、および前記第1集合の複数の直交成分乗算セルの出力信号から生成される第1出力信号を伝送する、前記第1出力ラインと、
第2集合の前記複数の同相成分乗算セル、および第2集合の前記複数の直交成分乗算セルに接続される第2出力ラインであって、該第2出力ラインで、前記第2集合の複数の同相成分乗算セルの出力信号、および前記第2集合の複数の直交成分乗算セルの出力信号から生成される第2出力信号を伝送する、前記第2出力ラインと、
を備える、装置。
条項2
各同相成分ビットラインが、前記複数の同相成分ビットのうちの該当する同相成分ビットに対応する構成の複数の同相成分ビットラインと、
各直交成分ビットラインが、前記複数の直交成分ビットのうちの該当する直交成分ビットに対応する構成の複数の直交成分ビットラインと、
を更に備える、条項1に記載の装置。
条項3
前記複数の同相成分乗算セルおよび前記複数の直交成分乗算セルは、第1行および第2行に配置される、条項1に記載の装置。
条項4
前記第1行は、前記第1集合の複数の同相成分乗算セル、および前記第1集合の複数の直交成分乗算セルを含み、前記第2行は、前記第2集合の複数の同相成分乗算セル、および前記第2集合の複数の直交成分乗算セルを含む、条項3に記載の装置。
条項5
前記第1集合の複数の同相成分乗算セルは、前記第1集合の複数の直交成分乗算セルを挟んで交互に配置され、前記第2集合の複数の同相成分乗算セルは、前記第2集合の複数の直交成分乗算セルを挟んで交互に配置される、条項4に記載の装置。
条項6
各同相成分ビットは、最上位から最下位までの有効桁数を有し、2進重み付けされた複数の同相成分乗算セルは、各同相成分ビットに接続され、前記2進重み付けされた複数に相当するビット数は、前記同相成分ビットの前記有効桁数に一致し、
各直交成分ビットは、最上位から最下位までの有効桁数を有し、2進重み付けされた複数の直交成分乗算セルは、各直交成分ビットに接続され、前記2進重み付けされた複数に相当するビット数は、前記直交成分ビットの前記有効桁数に一致し、
同相成分乗算セルは、最下位桁の同相成分ビットに接続され、かつ前記第1行の中心に配置され、
直交成分乗算セルは、最下位桁の直交成分ビットに接続され、かつ前記第2行の中心に配置され、
同相成分乗算セルは、最上位桁の同相成分ビットに接続され、かつ前記第2行の各端部に配置され、
直交成分乗算セルは、最上位桁の直交成分ビットに接続され、かつ前記第1行の各端部に配置される、条項3に記載の装置。
条項7
前記複数の同相成分乗算セル、および前記複数の直交成分乗算セルは更に、複数の列に配置され、各列は、前記同相成分乗算セルのうちの1つの同相成分乗算セル、および前記直交成分乗算セルのうちの1つの直交成分乗算セルからなる、条項3に記載の装置。
条項8
前記第1集合の複数の同相成分乗算セル、および前記第1集合の複数の直交成分乗算セルは、整合要素で整合された乗算セルであり、かつ略同一のインピーダンスおよび伝搬遅延時間を有する、条項1に記載の装置。
条項9
前記第2集合の複数の同相成分乗算セル、および前記第2集合の複数の直交成分乗算セルは、整合要素で整合された乗算セルであり、かつ略同一のインピーダンスおよび伝搬遅延時間を有する、条項8に記載の装置。
条項10
前記第1集合の複数の同相成分乗算セルは、前記第1集合の複数の直交成分乗算セルを挟んで交互に配置され、前記第1集合の複数の同相成分乗算セルに含まれる乗算セルの数は、前記第1集合の複数の直交成分乗算セルに含まれる乗算セルの数よりも1つ少ない、条項1に記載の装置。
条項11
前記第2集合の複数の同相成分乗算セルは、前記第2集合の複数の直交成分乗算セルを挟んで交互に配置され、前記第2集合の複数の同相成分乗算セルに含まれる乗算セルの数は、前記第2集合の複数の直交成分乗算セルに含まれる乗算セルの数よりも1つ多い、条項1に記載の装置。
条項12
同相成分局部発振器信号および直交成分局部発振器信号を供給する局部発振器モジュールと、
複数の同相成分ビット、および複数の直交成分ビットを供給するデジタルデータモジュールと、
同相成分および直交成分（I／O）デジタル−アナログ変換器と、を備え、該I／Oデジタル−アナログ変換器は、
前記同相成分局部発振器信号および前記複数の同相成分ビットを受信する複数の同相成分乗算セルであって、各同相成分乗算セルが、前記同相成分局部発振器信号で伝送する前記複数の同相成分ビットのうちの受信した同相成分ビットを変調する、前記複数の同相成分乗算セルと、
前記直交成分局部発振器信号および前記複数の直交成分ビットを受信する複数の直交成分乗算セルであって、各直交成分乗算セルが、前記直交成分局部発振器信号で伝送する前記複数の直交成分ビットのうちの受信した直交成分ビットを変調する、前記複数の直交成分乗算セルと、
第1集合の前記複数の同相成分乗算セル、および第1集合の前記複数の直交成分乗算セルに接続される第1出力ラインであって、該第1出力ラインで、前記第1集合の複数の同相成分乗算セルの出力信号、および前記第1集合の複数の直交成分乗算セルの出力信号を合成して第1出力信号とする、前記第1出力ラインと、
第2集合の前記複数の同相成分乗算セル、および第2集合の前記複数の直交成分乗算セルに接続される第2出力ラインであって、該第2出力ラインで、前記第2集合の複数の同相成分乗算セルの出力信号、および前記第2集合の複数の直交成分乗算セルの出力信号を合成して第2出力信号とする、前記第2出力ラインと、
前記第1出力ラインおよび前記第2出力ラインに接続される無線周波数（RF）出力伝送ラインと、を備え、前記RF出力伝送ラインは、RFアナログ出力信号を、前記第1出力信号および前記第2出力信号に応じて伝送する、
システム。
条項13
前記複数の同相成分乗算セル、および前記複数の直交成分乗算セルは、共通半導体コアに集積化される、条項12に記載のシステム。
条項14
前記同相成分乗算セルおよび前記直交成分乗算セルは、前記共通半導体コアに空間的に交互に配置される、条項13に記載のシステム。
条項15
前記同相成分乗算セルおよび前記直交成分乗算セルは、Kを1行よりも多い複数行の行数であるとした場合に、K×M乗算セルアレイに配置される、条項12に記載のシステム。
条項16
前記局部発振器モジュールは、前記同相成分乗算セルに接続され、かつ前記同相成分局部発振器信号を伝送する同相成分局部発振器伝送ラインと、前記直交成分乗算セルに接続され、かつ前記直交成分局部発振器信号を伝送する直交成分局部発振器伝送ラインと、を備える、条項12に記載のシステム。
条項17
前記同相成分局部発振器信号および前記直交成分局部発振器信号はそれぞれ、マイクロ波周波数信号を含む、条項12に記載のシステム。
条項18
複数の同相成分ビット、および複数の直交成分ビットを含むデジタル入力信号を伝送させるステップと、
複数の同相成分乗算セルの各同相成分乗算セルに、同相成分局部発振器信号、および前記複数の同相成分ビットのうちの1つの同相成分ビットを供給するステップと、
複数の同相成分アナログ出力信号を生成するステップであって、各同相成分乗算セルが、同相成分アナログ出力信号を、前記複数の同相成分ビットのうちの前記1つの同相成分ビットに応じて生成する、前記同相成分アナログ出力信号を生成するステップと、
複数の直交成分乗算セルの各直交成分乗算セルに、直交成分局部発振器信号、および前記複数の直交成分ビットのうちの1つの直交成分ビットを供給するステップと、
複数の直交成分アナログ出力信号を生成するステップであって、各直交成分乗算セルが、直交成分アナログ出力信号を、前記複数の直交成分ビットのうちの前記1つの直交成分ビットに応じて生成する、前記直交成分アナログ出力信号を生成するステップと、
同相で、第1集合の前記複数の同相成分アナログ出力信号、および第1集合の前記複数の直交成分アナログ出力信号を合成して第1アナログ信号を形成するステップと、
同相で、第2集合の前記複数の同相成分アナログ出力信号、および第2集合の前記複数の直交成分アナログ出力信号を合成して第2アナログ信号を形成するステップと、
前記第1アナログ信号および前記第2アナログ信号を出力ラインで伝送させるステップと、を含む、方法。
条項19
同相で、前記第1アナログ信号および前記第2アナログ信号を合成して合成出力信号を形成するステップを更に含む、条項10に記載の方法。
条項20
前記複数の同相成分アナログ出力信号を生成するステップは、前記同相成分ビットを無線周波数搬送波で直接変調することを含み、前記複数の直交成分アナログ出力信号を生成するステップは、前記直交成分ビットを前記無線周波数搬送波で直接変調することを含む、条項19に記載の方法。
【０１０４】
本主題は、他の特定の形態で、主題の思想、または主題の基本的な特徴から逸脱しない範囲で具体化することができる。記載されるこれらの実施形態は、全ての点で単なる例示として捉えられるべきであり、限定的に捉えられるべきではない。これらの請求項の意味、および均等範囲に収まる全ての変更は、これらの請求項の範囲に包含されるべきである。
【符号の説明】
【０１０５】
100  D／A変換器
102  同相成分D／A変換器
104  直交成分D／A変換器
106  RF信号加算回路
108  アンプ
110、302  同相成分受信ラッチブロック
112、304  直交成分受信ラッチブロック
150  乗算型（TWM）D／A変換器
152  伝送ライン
154  高インピーダンス乗算セル、乗算セルアレイ
200  システム
202  デジタルデータソース
204  同相成分ビット調整器（BC）
206  直交成分ビット調整器（BC）
208  同相成分および直交成分（I／Q）RF  D/A変換器
210  受信ラッチブロック
212、306  同相成分および直交成分（I／Q）無線周波数（RF）D／A乗算コア
214  広帯域RFアナログ出力
216  システムクロックソース
218  局部発振器
220  位相遅延部
300  装置
308  N同相成分入力ビット
310  N直交成分入力ビット
312  クロック信号
314  同相成分局部発振器信号
316  直交成分局部発振器信号、局部発振器入力
318  RFアナログ出力、RFアナログ出力信号
400、500  I／Q乗算コア
402  直交成分乗算セル
404  同相成分乗算セル
406、506  直交成分局部発振器信号伝送ライン
406、408、410、412、414、416、418、420、422、424  伝送ライン
408、508  同相成分局部発振器信号伝送ライン
410、412、414、416、418、420  ビット伝送ライン
410、414、418  直交成分入力ビットライン
412、416、420  同相成分入力ビットライン
422、810  第1出力ライン
424、820  第2出力ライン
522、524  出力伝送ライン
600、620、660  乗算セルアレイ
601、602、603、604、605、606、607、608、609、610、611、612、613、614、621、622、623、624、625、626、627、628、629、630、631、632、633、634、635、636、637、638、639、640、641、642、643、644、645、646、647、648、649、650、661、662、663、664、665、666、667、668、669、670、671、672、673、674、675、676、677、678、679、680、681、682、683、684、685、686、687、688、689、690、811、812、813、814、815、816、817、818、819、821、822、823、824、825、826、827、828、829、831、832、833、834、835、836、837、838、839、841、842、843、844、845、846、847、848、849、865、866、867、868、869、870、871、872  乗算セル
615、651、691  傾斜誤差
700、720  テーブル
800、860  I／Q  D／A乗算コア
815、833、834、835、836、837、845、861、862、863、864  ダミー乗算セル
830  第3出力ライン
840  第4出力ライン
850  LOQライン
852  LOIライン
900  方法
902、904、906、908、910、912、914、916  ステップ
g  ゲイン不整合
IRR  イメージ除去比
LOI  同相成分局部発振器信号
LOQ  直交成分局部発振器信号
p  位相不整合
Q［2］、Q［1］、Q［0］  直交成分ビット値、直交成分ビット
I［2］、I［1］、I［0］  同相成分ビット値、同相成分ビット
W  有効桁数
Z0  特性インピーダンス
δ  誤差
【図１Ａ】
0006517568.tif 000002
【図１Ｂ】
0006517568.tif 000003
【図２】
0006517568.tif 000004
【図３】
0006517568.tif 000005
【図４】
0006517568.tif 000006
【図５】
0006517568.tif 000007
【図６Ａ】
0006517568.tif 000008
【図６Ｂ】
0006517568.tif 000009
【図６Ｃ】
0006517568.tif 000010
【図７Ａ】
0006517568.tif 000011
【図７Ｂ】
0006517568.tif 000012
【図７Ｃ】
0006517568.tif 000013
【図８Ａ】
0006517568.tif 000014
【図８Ｂ】
0006517568.tif 000015
【図９】
0006517568.tif 000016