(57)【特許請求の範囲】
【請求項１】
基材、及び第１の配線を有し前記基材上に形成された電子回路を有する電子回路含有基材と、
前記電子回路含有基材上に形成され、かつ貫通孔を有する多層層間絶縁膜と、
前記多層層間絶縁膜上に形成された第２の配線と、
前記多層層間絶縁膜の前記貫通孔内に形成され、前記第１の配線と前記第２の配線とを接続する接続部材と、
を有する電子回路装置であって、
前記多層層間絶縁膜が、前記電子回路含有基材上に形成された第１の層間絶縁膜と、前記第１の層間絶縁膜上に形成された第２の層間絶縁膜とを有し、
前記第１の層間絶縁膜と前記電子回路含有基材とが接する接触部において、前記電子回路含有基材が、遷移金属を含有する遷移金属含有部位と、金属酸化物を含有する金属酸化物含有部位とを有し、
前記金属酸化物が、ガラス、並びに、アルカリ土類金属と、Ｇａ、Ｓｃ、Ｙ、及びＣｅを除くランタノイドの少なくともいずれかとを含有するアモルファス複合金属酸化物の少なくともいずれかである、
ことを特徴とする電子回路装置。
【請求項２】
基材、及び第１の配線を有し前記基材上に形成された電子回路を有する電子回路含有基材と、
前記電子回路含有基材上に形成され、かつ貫通孔を有する多層層間絶縁膜と、
前記多層層間絶縁膜上に形成された第２の配線と、
前記多層層間絶縁膜の前記貫通孔内に形成され、前記第１の配線と前記第２の配線とを接続する接続部材と、
を有する電子回路装置であって、
前記多層層間絶縁膜が、前記電子回路含有基材上に形成された第１の層間絶縁膜と、前記第１の層間絶縁膜上に形成された第２の層間絶縁膜とを有し、
前記第１の層間絶縁膜と前記電子回路含有基材とが接する接触部において、前記電子回路含有基材が、遷移金属を含有する遷移金属含有部位と、金属酸化物を含有する金属酸化物含有部位とを有し、
前記遷移金属が、Ａｕ、Ａｇ、Ｐｔ、Ｐｄ、Ｒｈ、及びＮｉの少なくともいずれかである、
ことを特徴とする電子回路装置。
【請求項３】
基材、及び第１の配線を有し前記基材上に形成された電子回路を有する電子回路含有基材と、
前記電子回路含有基材上に形成され、かつ貫通孔を有する多層層間絶縁膜と、
前記多層層間絶縁膜上に形成された第２の配線と、
前記多層層間絶縁膜の前記貫通孔内に形成され、前記第１の配線と前記第２の配線とを接続する接続部材と、
を有する電子回路装置であって、
前記多層層間絶縁膜が、前記電子回路含有基材上に形成された第１の層間絶縁膜と、前記第１の層間絶縁膜上に形成された第２の層間絶縁膜とを有し、
前記第１の層間絶縁膜と前記電子回路含有基材とが接する接触部において、前記電子回路含有基材が、遷移金属を含有する遷移金属含有部位と、金属酸化物を含有する金属酸化物含有部位とを有し、
前記第１の層間絶縁膜が、複合金属酸化物、ポリイミド樹脂、アクリル樹脂、フッ素樹脂、エポキシ樹脂、ポリシロキサン樹脂、及び有機無機ハイブリッド材料の少なくともいずれかを含有する、
ことを特徴とする電子回路装置。
【請求項４】
前記第１の層間絶縁膜と前記電子回路含有基材とが接触する前記接触部が、前記第１の層間絶縁膜が前記電子回路と接する第１の接触部を有し、
前記第１の接触部における前記電子回路が、遷移金属を含有する遷移金属含有部位及び金属酸化物を含有する金属酸化物含有部位を有し、
前記第１の接触部における前記第１の層間絶縁膜が、前記電子回路の前記遷移金属含有部位及び前記金属酸化物含有部位と接する、
請求項１から３のいずれかに記載の電子回路装置。
【請求項５】
前記多層層間絶縁膜が、前記電子回路上及び前記電子回路の隙間に露出した前記基材上に形成され、
前記第１の層間絶縁膜と前記電子回路含有基材とが接触する前記接触部が、前記第１の層間絶縁膜が前記電子回路と接する第１の接触部と、前記第１の層間絶縁膜が前記基材と接する第２の接触部とを有し、
前記第１の接触部における前記電子回路が、遷移金属を含有する遷移金属含有部位及び金属酸化物を含有する金属酸化物含有部位の少なくともいずれかを有し、
前記第２の接触部における前記基材が、遷移金属を含有する遷移金属含有部位及び金属酸化物を含有する金属酸化物含有部位の少なくともいずれかを有し、
前記接触部における前記第１の層間絶縁膜が、前記電子回路の前記遷移金属含有部位及び前記基材の前記遷移金属含有部位の少なくともいずれか、並びに前記電子回路の前記金属酸化物含有部位及び前記基材の前記金属酸化物含有部位の少なくともいずれかと接する、
請求項１から３のいずれかに記載の電子回路装置。
【請求項６】
前記第１の接触部における前記電子回路が、遷移金属を含有する遷移金属含有部位を有し、
前記第２の接触部における前記基材が、金属酸化物を含有する金属酸化物含有部位を有し、
前記接触部における前記第１の層間絶縁膜が、前記電子回路の前記遷移金属含有部位、及び前記基材の前記金属酸化物含有部位と接する、
請求項５に記載の電子回路装置。
【請求項７】
前記第２の層間絶縁膜が、シロキサンポリマーを含有する請求項１から６のいずれかに記載の電子回路装置。
【請求項８】
前記第１の層間絶縁膜の前記第２の層間絶縁膜側の面の形状が、前記電子回路含有基材の表面形状に追従した形状である請求項１から７のいずれかに記載の電子回路装置。
【請求項９】
前記電子回路含有基材の最大段差（Ｘ）（ｎｍ）と、前記第１の層間絶縁膜の最大段差（Ｙ）（ｎｍ）とが、下記式（１）を満たす請求項１から８のいずれかに記載の電子回路装置。
（Ｘ−Ｙ）／Ｘ＜０．５  ・・・式（１）
【請求項１０】
前記電子回路が、電界効果型トランジスタである請求項１から９のいずれかに記載の電子回路装置。
【請求項１１】
駆動信号に応じて光出力が制御される光制御素子と、
前記光制御素子を駆動する駆動回路と、
を有する表示素子であって、
前記駆動回路が、請求項１から１０のいずれかに記載の電子回路装置であることを特徴とする表示素子。
【請求項１２】
駆動信号に応じて光出力が制御される光制御素子と、
前記光制御素子を駆動する駆動回路と、
を有する表示素子であって、
前記駆動回路が、
基材、及び第１の配線を有し前記基材上に形成された電子回路を有する電子回路含有基材と、
前記電子回路含有基材上に形成され、かつ貫通孔を有する多層層間絶縁膜と、
前記多層層間絶縁膜上に形成された第２の配線と、
前記多層層間絶縁膜の前記貫通孔内に形成され、前記第１の配線と前記第２の配線とを接続する接続部材と、
を有する電子回路装置であり、
前記多層層間絶縁膜が、前記電子回路含有基材上に形成された第１の層間絶縁膜と、前記第１の層間絶縁膜上に形成された第２の層間絶縁膜とを有し、
前記第１の層間絶縁膜と前記電子回路含有基材とが接する接触部において、前記電子回路含有基材が、遷移金属を含有する遷移金属含有部位と、金属酸化物を含有する金属酸化物含有部位とを有し、
前記第２の層間絶縁膜が、シロキサンポリマーを含有する、
ことを特徴とする表示素子。
【請求項１３】
前記光制御素子が、エレクトロルミネッセンス素子を有する請求項１１から１２のいずれかに記載の表示素子。
【請求項１４】
前記光制御素子が、エレクトロクロミック素子、液晶素子、電気泳動素子、及びエレクトロウェッティング素子のいずれかを有する請求項１１から１２のいずれかに記載の表示素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路装置、及び表示素子に関する。
【背景技術】
【０００２】
近年、ＦＰＤ（フラットパネルディスプレイ）業界において、有機エレクトロルミネッセンス（以下、有機ＥＬと称する。）表示素子が注目されている。有機ＥＬ表示素子は、自発光型の表示素子であり、広い色再現性、広視野角、低消費電力などの点から、液晶に代わるディスプレイとして注目されている。
【０００３】
有機ＥＬ表示素子には、基板を通して裏面側から光を取り出すいわゆる「ボトムエミッション」型と、基板表面側から光を取り出すいわゆる「トップエミッション」型とがある。
一般的に「ボトムエミッション」型の有機ＥＬ表示素子は、基板上に形成されたＴＦＴ（Ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ）等の駆動回路と同じ面内に透明画素電極（陽極）、発光層、及び上部電極（陰極）によって構成される有機ＥＬ素子が形成された構造となっている。このような「ボトムエミッション」型の有機ＥＬ表示素子は、作製が比較的容易である一方、原理的に開口率が小さくなってしまう問題を有していた。
そのため、近年ではＴＦＴ上に層間絶縁膜を形成し、層間絶縁膜上に、画素電極、発光層、及び上部電極によって構成される有機ＥＬ素子を形成した多層構造の「トップエミッション」型の有機ＥＬ表示素子が鋭意研究されている。
【０００４】
有機ＥＬ素子は膜厚にムラが生じると、膜厚が薄い部分で電流集中が発生することにより、発光ムラが生じるため、下地が平坦であることが必須である。すなわち、「トップエミッション」型の有機ＥＬ表示素子において、ＴＦＴ上に形成された層間絶縁膜には、前記ＴＦＴの段差を前記有機ＥＬ素子の厚みへ影響させない、高い平坦性を有していることが求められている。
【０００５】
そこで、前記層間絶縁膜として、多くの平坦化膜材料が開発されている。例えば、平坦化性を有するシロキサンポリマーを含有したコーティング用組成物が提案されている（例えば、特許文献１参照）。この提案の技術では、前記コーティング用組成物によって有機エレクトロルミネッセンス素子の平坦化膜を形成している。
しかし、この提案の技術において、前記コーティング用組成物は、全ての下地の段差に対しても平坦性を有するわけではなく、塗布される段差の最表面の材質によっては、平坦化が困難になるという問題がある。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、従来における前記諸問題を解決し、以下の目的を達成することを課題とする。即ち、本発明は、下地における層間絶縁膜に接する接触部位の材質が、遷移金属及び金属酸化物である場合でも、平坦な層間絶縁膜が得られる電子回路装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
前記課題を解決するための手段としては、以下の通りである。即ち、
本発明の電子回路装置は、
基材、及び第１の配線を有し前記基材上に形成された電子回路を有する電子回路含有基材と、
前記電子回路含有基材上に形成され、かつ貫通孔を有する多層層間絶縁膜と、
前記多層層間絶縁膜上に形成された第２の配線と、
前記多層層間絶縁膜の前記貫通孔内に形成され、前記第１の配線と前記第２の配線とを接続する接続部材と、
を有する電子回路装置であって、
前記多層層間絶縁膜が、前記電子回路含有基材上に形成された第１の層間絶縁膜と、前記第１の層間絶縁膜上に形成された第２の層間絶縁膜とを有し、
前記第１の層間絶縁膜と前記電子回路含有基材とが接する接触部において、前記電子回路含有基材が、遷移金属を含有する遷移金属含有部位と、金属酸化物を含有する金属酸化物含有部位とを有する、
ことを特徴とする。
【発明の効果】
【０００８】
本発明によると、従来における前記諸問題を解決することができ、下地における層間絶縁膜に接する接触部位の材質が、遷移金属及び金属酸化物である場合でも、平坦な層間絶縁膜が得られる電子回路装置を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】図１は、第１の層間絶縁膜の表面形状が電子回路含有基材の表面形状を追従している状態の一例を示す断面模式図である。
【図２】図２は、最大段差（Ｘ）及び最大段差（Ｙ）を説明するための断面模式図である。
【図３】図３は、最大段差（Ｙ）及び最大段差（Ｚ）を説明するための断面模式図である。
【図４Ａ】図４Ａは、電子回路装置を製造する方法の一例を説明するための断面模式図である（その１）。
【図４Ｂ】図４Ｂは、電子回路装置を製造する方法の一例を説明するための断面模式図である（その２）。
【図４Ｃ】図４Ｃは、電子回路装置を製造する方法の一例を説明するための断面模式図である（その３）。
【図４Ｄ】図４Ｄは、電子回路装置を製造する方法の一例を説明するための断面模式図である（その４）。
【図５Ａ】図５Ａは、電子回路装置を製造する方法の他の一例を説明するための断面模式図である（その１）。
【図５Ｂ】図５Ｂは、電子回路装置を製造する方法の他の一例を説明するための断面模式図である（その２）。
【図５Ｃ】図５Ｃは、電子回路装置を製造する方法の他の一例を説明するための断面模式図である（その３）。
【図５Ｄ】図５Ｄは、電子回路装置を製造する方法の他の一例を説明するための断面模式図である（その４）。
【図５Ｅ】図５Ｅは、電子回路装置を製造する方法の他の一例を説明するための断面模式図である（その５）。
【図６】図６は、電界効果型トランジスタの一例（トップコンタクト・ボトムゲート型）を示す図である。
【図７】図７は、電界効果型トランジスタの一例（ボトムコンタクト・ボトムゲート型）を示す図である。
【図８】図８は、電界効果型トランジスタの一例（トップコンタクト・トップゲート型）を示す図である。
【図９】図９は、電界効果型トランジスタの一例（ボトムコンタクト・トップゲート型）を示す図である。
【図１０Ａ】図１０Ａは、実施例１における電子回路装置の製造工程を説明するための模式図である（その１）。
【図１０Ｂ】図１０Ｂは、図１０ＡのＡ−Ａ’断面図である。
【図１１Ａ】図１１Ａは、実施例１における電子回路装置の製造工程を説明するための模式図である（その２）。
【図１１Ｂ】図１１Ｂは、図１１ＡのＡ−Ａ’断面図である。
【図１２Ａ】図１２Ａは、実施例１における電子回路装置の製造工程を説明するための模式図である（その３）。
【図１２Ｂ】図１２Ｂは、図１２ＡのＡ−Ａ’断面図である。
【図１３Ａ】図１３Ａは、実施例１における電子回路装置の製造工程を説明するための模式図である（その４）。
【図１３Ｂ】図１３Ｂは、図１３ＡのＡ−Ａ’断面図である。
【図１４】図１４は、実施例１で作製した電子回路装置の第２の層間絶縁膜の表面形状を示す図である。
【図１５】図１５は、比較例１で作製した電子回路装置の第２の層間絶縁膜の表面形状を示す図である。
【図１６】図１６は、実施例２で作製した電子回路装置の第２の層間絶縁膜の表面形状を示す図である。
【図１７】図１７は、比較例２で作製した電子回路装置の第２の層間絶縁膜の表面形状を示す図である。
【図１８】図１８は、実施例２７で作製した表示素子の概略断面図である。
【図１９】図１９は、実施例２８で作製した表示素子の概略断面図である。
【図２０】図２０は、比較例３で作製した表示素子の概略断面図である。
【図２１】図２１は、比較例４で作製した表示素子の概略断面図である。
【図２２】図２２は、実施例２９で作製した表示素子の概略断面図である。
【図２３】図２３は、実施例３０で作製した表示素子の概略断面図である。
【発明を実施するための形態】
【００１０】
（電子回路装置）
本発明の電子回路装置は、電子回路含有基材と、多層層間絶縁膜と、第２の配線と、接続部材とを少なくとも有し、更に必要に応じて、その他の部材を有する。
【００１１】
前記電子回路含有基材は、基材、及び第１の配線を有し前記基材上に形成された電子回路を有する。
前記多層層間絶縁膜は、前記電子回路含有基材上に形成されている。即ち、前記多層層間絶縁膜は、前記電子回路含有基材と接している。
前記多層層間絶縁膜は、前記電子回路含有基材上に形成された第１の層間絶縁膜と、前記第１の層間絶縁膜上に形成された第２の層間絶縁膜とを有する。即ち、前記多層層間絶縁膜において、前記電子回路含有基材と接しているのは、前記第１の層間絶縁膜である。
前記第１の層間絶縁膜と前記電子回路含有基材とが接する接触部において、前記電子回路含有基材は、遷移金属を含有する遷移金属含有部位と、金属酸化物を含有する金属酸化物含有部位とを有する。即ち、前記第１の層間絶縁膜と前記電子回路含有基材とが接する接触部において、前記第１の層間絶縁膜は、前記電子回路含有基材が有する前記遷移金属含有部位、及び前記金属酸化物含有部位と接する。
【００１２】
従来、層間絶縁膜として平坦化材料を用いても、前記層間絶縁膜に接する、電子回路などの下地の材質が複数の材質の場合、平坦な表面を有する前記層間絶縁膜を得ることは困難であった。例えば、基材及び電子回路上に、単に１層の層間絶縁膜を形成した場合、少なくとも２種類以上の材質が露出した前記基材及び前記電子回路の最表面の上では、前記層間絶縁膜は、高平坦性が得られなかった。
本発明者らは、その原因が、前記層間絶縁膜と、下地の材質との親和性が、各材質により異なるためであると考えた。更に、本発明者らは、上記の場合で高平坦性が得られないのは、前記層間絶縁膜と親和性の高い材質の領域に前記層間絶縁膜が流動するためと考えた。中でも、遷移金属と、金属酸化物とは、性質が大きく異なることから、高平坦性が得られない傾向は顕著になることを、本発明者らは確認した。
そこで、鋭意検討した結果、下地における層間絶縁膜に接する接触部位の材質が、遷移金属及び金属酸化物である場合に、前記層間絶縁膜を、第１の層間絶縁膜と第２の層間絶縁膜との多層構造とし、前記第１の層間絶縁膜を前記下地と接触させ、その上に前記第２の層間絶縁膜を積層することで、前記第２の層間絶縁膜の表面が平坦になることを見出し、本発明の完成に至った。
【００１３】
＜電子回路含有基材＞
前記電子回路含有基材は、基材、及び第１の配線を有し前記基材上に形成された電子回路を有する。
前記第１の層間絶縁膜と前記電子回路含有基材とが接する接触部において、前記電子回路含有基材は、遷移金属を含有する遷移金属含有部位と、金属酸化物を含有する金属酸化物含有部位とを有する。
【００１４】
前記電子回路装置は、以下の態様が好ましい。
前記第１の層間絶縁膜と前記電子回路含有基材とが接触する前記接触部は、前記第１の層間絶縁膜が前記電子回路と接する第１の接触部を有する。
前記第１の接触部における前記電子回路は、遷移金属を含有する遷移金属含有部位及び金属酸化物を含有する金属酸化物含有部位を有する。
前記第１の接触部における前記第１の層間絶縁膜は、前記電子回路の前記遷移金属含有部位及び前記金属酸化物含有部位と接する。
【００１５】
前記電子回路装置は、以下の態様も好ましい。
前記電子回路含有基材における前記電子回路上及び前記電子回路の隙間に露出した前記基材上に、前記多層層間絶縁膜が形成されている。
前記第１の層間絶縁膜と前記電子回路含有基材とが接触する前記接触部は、前記第１の層間絶縁膜が前記電子回路と接する第１の接触部と、前記第１の層間絶縁膜が前記基材と接する第２の接触部とを有する。
前記第１の接触部における前記電子回路は、遷移金属を含有する遷移金属含有部位及び金属酸化物を含有する金属酸化物含有部位の少なくともいずれかを有し、前記第２の接触部における前記基材は、遷移金属を含有する遷移金属含有部位及び金属酸化物を含有する金属酸化物含有部位の少なくともいずれかを有し、前記接触部における前記第１の層間絶縁膜は、前記電子回路の前記遷移金属含有部位及び前記基材の前記遷移金属含有部位の少なくともいずれか、並びに前記電子回路の前記金属酸化物含有部位及び前記基材の前記金属酸化物含有部位の少なくともいずれかと接する。
【００１６】
前記第１の接触部における前記電子回路は、遷移金属を含有する遷移金属含有部位を有し、前記第２の接触部における前記基材は、金属酸化物を含有する金属酸化物含有部位を有し、前記接触部における前記第１の層間絶縁膜が、前記電子回路の前記遷移金属含有部位、及び前記基材の前記金属酸化物含有部位と接することがより好ましい。
【００１７】
＜＜基材＞＞
前記基材の形状、構造、及び大きさとしては、特に制限はなく、目的に応じて適宜選択することができる。
前記基材の材質としては、例えば、ガラス、プラスチックなどが挙げられる。
【００１８】
前記基材は、多層構造であってもよい。例えば、プラスチック又はガラスの表面に、アモルファス複合金属酸化物などが形成された多層構造であってもよい。
【００１９】
前記プラスチックとしては、例えば、ポリカーボネート（ＰＣ）、ポリイミド（ＰＩ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）などが挙げられる。
【００２０】
前記基材は、表面の清浄化及び密着性向上の点から、酸素プラズマ、ＵＶオゾン、ＵＶ照射洗浄等の前処理がされることが好ましい。
【００２１】
＜＜電子回路＞＞
前記電子回路は、前記基材上に形成されている。
前記電子回路は、第１の配線を有する。
前記電子回路としては、例えば、配線、キャパシタ、コイル、電界効果型トランジスタ、揮発性メモリ、不揮発性メモリなどが挙げられる。前記電界効果型トランジスタの詳細については後述する。
【００２２】
−遷移金属含有部位−
前記遷移金属含有部位における前記遷移金属としては、例えば、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ等の金属乃至合金などが挙げられる。これらの中でも、Ａｕ、Ａｇ、Ｃｕ、Ｐｔ、Ｐｄ、Ｒｈ、Ｎｉ、Ｍｏ、Ｔｉが好ましい。
【００２３】
−金属酸化物含有部位−
前記金属酸化物含有部位における前記金属酸化物としては、特に制限はなく、目的に応じて適宜選択することができるが、ガラス、並びに、アルカリ土類金属と、Ｇａ、Ｓｃ、Ｙ、及びＣｅを除くランタノイドの少なくともいずれかとを含有するアモルファス複合金属酸化物の少なくともいずれかであることが、前記第２の層間絶縁膜の平坦性がより優れる点で、好ましい。
【００２４】
前記ガラスとしては、例えば、無アルカリガラス、シリカガラスなどが挙げられる。より具体的には、ＳｉＯ２、ＧｅＯ２、Ｂ２Ｏ３、Ｐ２Ｏ５などのガラスであってもよいし、その他の金属元素を更に含んだ多成分系ガラスであってもよい。
【００２５】
−第１の配線−
前記第１の配線の形状、構造、及び大きさとしては、特に制限はなく、目的に応じて適宜選択することができる。
【００２６】
前記第１の配線の材質としては、特に制限はなく、目的に応じて適宜選択することができるが、前記遷移金属、透明導電性酸化物（例えば、ＩＴＯ、ＡＴＯ等）、有機導電体〔例えば、ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）、ポリアニリン（ＰＡＮＩ）等〕などが挙げられる。
【００２７】
前記第１の配線の一部又は全部が、前記遷移金属含有部位に該当していてもよい。
【００２８】
前記第１の配線の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、（ｉ）スパッタ、スピンコーティング、スリットコーティング等による成膜後、フォトリソグラフィーによってパターニングする方法、（ｉｉ）インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する方法などが挙げられる。
【００２９】
＜多層層間絶縁膜＞
前記多層層間絶縁膜は、前記電子回路含有基材上に形成される。
前記多層層間絶縁膜は、貫通孔を有する。
前記多層層間絶縁膜は、前記電子回路含有基材上に形成された第１の層間絶縁膜と、前記第１の層間絶縁膜上に形成された第２の層間絶縁膜とを有する。
【００３０】
前記電子回路含有基材上に前記第１の層間絶縁膜が形成されることで、前記第２の層間絶縁膜が積層される積層対象面（本発明においては、前記第１の層間絶縁膜）の材質の組成は一様となる。そのため、均一な濡れ性を有する面上に前記第２の層間絶縁膜を形成することができる。そして、前記第１の層間絶縁膜の前記電子回路含有基材側と反対側の面が、平坦ではなくても、前記第２の層間絶縁膜を形成する際の流動性により、前記第２の層間絶縁膜における前記第１の層間絶縁膜に接する面と反対側の面は、平坦になる。
したがって、前記電子回路含有基材の最表面の材質が単一の材質ではなくても、前記電子回路含有基材と反対側の面が平坦な前記多層層間絶縁膜を、前記電子回路含有基材上に形成することができる。
【００３１】
前記貫通孔の大きさとしては、特に制限はなく、目的に応じて適宜選択することができる。
前記貫通孔の形成方法としては、特に制限はなく、目的に応じて適宜選択することができる。
【００３２】
前記多層層間絶縁膜は、前記電子回路含有基材の全面に形成されている必要はない。例えば、実装プロセスで前記基材の外周領域に形成された配線等を露出させたい場合は、その領域には、前記多層層間絶縁膜は形成されていなくてもよい。
【００３３】
＜＜第１の層間絶縁膜＞＞
前記第１の層間絶縁膜は、前記電子回路含有基材上に形成される。
前記第１の層間絶縁膜は、膜内の組成が一様である。
前記第１の層間絶縁膜は、前記電子回路含有基材における前記電子回路が配された面であって、前記第１の配線が前記接続部材と接する箇所を除いた、前記電子回路含有基材の全面を覆っていることが好ましい。
【００３４】
前記第１の層間絶縁膜の前記第２の層間絶縁膜側の面の形状は、前記電子回路含有基材の表面形状に追従した形状であることが好ましい。ここで、前記第１の層間絶縁膜の前記第２の層間絶縁膜側の面の形状が、前記電子回路含有基材の表面形状に追従した形状であるということは、前記第１の層間絶縁膜が平坦化性を有しない材質であることを示す。前記第１の層間絶縁膜が平坦化性を有する材質である場合、前記電子回路含有基材の表面に２種類以上の材質が露出していることに起因して平坦化性が悪化する場合がある。
【００３５】
ここで、「追従する」とは、完全に前記電子回路含有基材の表面形状を反映している必要なく、前記電子回路含有基材の表面の凹凸形状に類似した表面形状を有していればよい。
例えば、図１に示すように、基材１と、電子回路２とから形成される電子回路含有基材上に形成された第１の層間絶縁膜３の表面形状が、電子回路含有基材の表面の凸形状に応じて凸形状を有する場合、「追従する」に該当する。
【００３６】
前記電子回路含有基材の最大段差（Ｘ）（ｎｍ）と、前記第１の層間絶縁膜の最大段差（Ｙ）（ｎｍ）とは、下記式（１）を満たすことが好ましく、下記式（２）を満たすことがより好ましい。
（Ｘ−Ｙ）／Ｘ＜０．５  ・・・式（１）
（Ｘ−Ｙ）／Ｘ＜０．３  ・・・式（２）
下記式（１）を満たすことは、前記第１の層間絶縁膜の、前記電子回路含有基材への追従性が高いことを示している。
ここで、電子回路含有基材の最大段差（Ｘ）（ｎｍ）とは、図２に示すように、電子回路２の最高部と、基材１表面との高さの差であり、電子回路の最大厚みということもできる。また、第１の層間絶縁膜の最大段差（Ｙ）（ｎｍ）とは、第１の層間絶縁膜３における表面の最高部と最低部との高さの差である。これらＸ及びＹは、例えば、触針式段差計（例えば、Ａｌｐｈａ−Ｓｔｅｐ  ＩＱ、ＫＬＡ  Ｔｅｎｃｏｒ  Ｊａｐａｎ社製）により求めることができる。
【００３７】
前記第１の層間絶縁膜の材質としては、例えば、前記電子回路含有基材の有する段差に追従可能であり、絶縁性を有する限り、特に制限はなく、目的に応じて適宜選択することができ、例えば、無機材料、有機材料などが挙げられる。前記無機材料としては、例えば、金属酸化物（ＳｉＯ２、Ａｌ２Ｏ３、ＳｉＮｘ、ＳｉＯＮ等）、複合金属酸化物などが挙げられる。前記有機材料としては、例えば、ポリイミド樹脂、アクリル樹脂、フッ素樹脂、エポキシ樹脂、ポリシロキサン樹脂、有機無機ハイブリッド材料などが挙げられる。
【００３８】
前記第１層間絶縁膜の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、１μｍ以下が好ましく、５００ｎｍ以下がより好ましく、３００ｎｍ以下が特に好ましい。前記平均厚みの下限値としては、特に制限はなく、目的に応じて適宜選択することができるが、前記平均厚みは、５０ｎｍ以上が好ましい。
【００３９】
前記第１の層間絶縁膜は、絶縁性の膜であれば、その体積抵抗率としては、特に制限はなく、目的に応じて適宜選択することができるが、１×１０１０Ωｃｍ以上が好ましく、１×１０１２Ωｃｍ以上がより好ましく、１×１０１３Ωｃｍ以上が特に好ましい。前記第１の層間絶縁膜の絶縁性が小さいと、リーク、ショートといった不具合が発生してしまうことがある。
【００４０】
前記第１の層間絶縁膜の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、（ｉ）スパッタ、スピンコーティング、スリットコーティング等による成膜後、フォトリソグラフィーによってパターニングする方法、（ｉｉ）インクジェット、ナノインプリント、ノズルプリンティング、グラビア等の印刷プロセスによって、所望の形状を直接成膜する方法などが挙げられる。
【００４１】
＜＜第２の層間絶縁膜＞＞
前記第２の層間絶縁膜は、前記第１の層間絶縁膜上に形成される。そのため、前記第２の層間絶縁膜における前記第１の層間絶縁膜に接する面と反対側の面は、平坦である。
前記第２の層間絶縁膜は、前記電子回路含有基材上には形成されない。
前記多層層間絶縁膜においては、例えば、前記第１層間絶縁膜の面積は、前記第２の層間絶縁膜の面積以上である。
【００４２】
ここで、「平坦」とは、前記第２の層間絶縁膜における前記第１の層間絶縁膜に接する面と反対側の面において、前記第２の層間絶縁膜の最大段差（Ｚ）（ｎｍ）が、充分に小さいことを意味する。前記最大段差（Ｚ）（ｎｍ）は、２０．０ｎｍ以下が好ましく、１０．０ｎｍ以下がより好ましい。
【００４３】
前記第１の層間絶縁膜の最大段差（Ｙ）（ｎｍ）と、前記第２の層間絶縁膜の最大段差（Ｚ）（ｎｍ）とは、下記式（３）を満たすことが好ましく、下記（４）を満たすことがより好ましく、下記（５）を満たすことが特に好ましい。
（Ｙ−Ｚ）／Ｙ＞０．５  ・・・式（３）
（Ｙ−Ｚ）／Ｙ＞０．７  ・・・式（４）
（Ｙ−Ｚ）／Ｙ＞０．９  ・・・式（５）
下記式（３）を満たすことは、前記第２の層間絶縁膜が、前記第１の層間絶縁膜の段差に影響されず平坦性を有していることを示している。
ここで、第１の層間絶縁膜の最大段差（Ｙ）（ｎｍ）とは、前述のとおり、図３に示すように、第１の層間絶縁膜３における表面の最高部と最低部との高さの差である。第２の層間絶縁膜の最大段差（Ｚ）（ｎｍ）とは、図３に示すように、第２の層間絶縁膜４における表面の最高部と最低部との高さの差である。これらＹ及びＺは、例えば、触針式段差計（例えば、Ａｌｐｈａ−Ｓｔｅｐ  ＩＱ、ＫＬＡ  Ｔｅｎｃｏｒ  Ｊａｐａｎ社製）により求めることができる。
【００４４】
前記第２の層間絶縁膜の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、無機材料、有機材料などが挙げられる。前記無機材料としては、例えば、金属酸化物〔ＳＯＧ（スピンオングラス）、ＰＳＧ（リンシリカガラス）等〕、複合金属酸化物などが挙げられる。前記有機材料としては、例えば、ポリイミド樹脂、アクリル樹脂、ポリシロキサン樹脂（シロキサンポリマー）などが挙げられる。また、前記無機材料と前記有機材料とが混ぜ合わされた有機無機ハイブリッド材料でもよい。前記ポリシロキサン樹脂（シロキサンポリマー）は有機材料にも、有機無機ハイブリッド材料にも含まれる。
【００４５】
前記第２の層間絶縁膜の形成方法としては、特に制限はなく、目的に応じて適宜選択することができるが、塗布工程と熱処理工程とを含むことが好ましい。前記第２の層間絶縁膜を構成する材料を含有する塗布液を塗布後、熱処理することで、熱処理工程において前記第２の層間絶縁膜が流動し、段差を埋め込み、より平坦化することが可能となる。ここで、塗布対象の材質は、前記第１の層間絶縁膜のみとなっているため、前記第２の層間絶縁膜は安定して平坦になる。
【００４６】
前記第２の層間絶縁膜の形成方法としては、例えば、（ｉ）スピンコーティング、ディップコーティング、スリットコーティング等によって塗布した後、フォトリソグラフィーによってパターニングし、熱処理を実施する方法、（ｉｉ）インクジェット、ナノインプリント、ノズルプリンティング、グラビア等の印刷プロセスによって、所望の形状を直接塗布形成し、熱処理を実施する方法などが挙げられる。
【００４７】
＜第２の配線＞
前記第２の配線は、前記多層層間絶縁膜上に形成される。
【００４８】
前記第２の配線の形状、構造、及び大きさとしては、特に制限はなく、目的に応じて適宜選択することができる。
前記第２の配線の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、Ｍｏ、Ａｌ、Ａｇ、Ｃｕ、Ａｕ等の金属乃至合金；ＩＴＯ、ＡＴＯ等の透明導電性酸化物；ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）、ポリアニリン（ＰＡＮＩ）等の有機導電体などが挙げられる。
【００４９】
前記第２の配線の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、（ｉ）スパッタ、スピンコーティング、スリットコーティング等による成膜後、フォトリソグラフィーによってパターニングする方法、（ｉｉ）インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する方法などが挙げられる。
【００５０】
＜接続部材＞
前記接続部材としては、前記多層層間絶縁膜の前記貫通孔内に形成され、前記第１の配線と前記第２の配線とを接続する部材であれば、特に制限はなく、目的に応じて適宜選択することができる。
【００５１】
前記接続部材の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記第２の配線の材質と同じ材質などが挙げられる。
【００５２】
前記接続部材は、前記第２の配線を形成する際に同時に形成されてもよい。
【００５３】
前記電子回路装置は、前記電子回路含有基材の最大段差（Ｘ）と、前記第２の層間絶縁膜の最大段差（Ｚ）とから以下の式で求められる平坦化率が、９０％以上であることが好ましい。
平坦化率（％）＝１００×［〔電子回路含有基材の最大段差（Ｘ）−第２の層間絶縁膜の最大段差（Ｚ）〕］／〔電子回路含有基材の最大段差（Ｘ）（ｎｍ）〕
【００５４】
前記電子回路装置の作製方法について、以下にその一例を説明する。
【００５５】
［Ｉ］第Ｉの方法
まず、前記基材上に、前記第１の配線を有する前記電子回路を形成し、前記電子回路含有基材を得る。
続いて、前記電子回路含有基材上に、スパッタ、スピンコーティング、スリットコーティング等により、貫通孔を有しない前記第１の層間絶縁膜を形成する。
続いて、フォトリソグラフィー法により、前記第１の層間絶縁膜における前記貫通孔となる領域を除去する。
続いて、前記第１の層間絶縁膜上に、スピンコーティング、スリットコーティング等により、貫通孔を有しない前記第２の層間絶縁膜を形成する。
続いて、フォトリソグラフィー法により、前記第２の層間絶縁膜における前記貫通孔となる領域を除去し、前記貫通孔を形成する。
続いて、前記第２の層間絶縁膜上に、前記第２の配線を形成する際に、前記貫通孔内にも前記第２の配線と同じ材質の接続部材を形成する。
【００５６】
［ＩＩ］第ＩＩの方法
まず、前記基材上に、前記第１の配線を有する前記電子回路を形成し、前記電子回路含有基材を得る。
続いて、前記電子回路含有基材上に、スパッタ、スピンコーティング、スリットコーティング等により、貫通孔を有しない前記第１の層間絶縁膜を形成する。
続いて、貫通孔を有しない前記第１の層間絶縁膜上に、スピンコーティング、スリットコーティング等により、貫通孔を有しない前記第２の層間絶縁膜を形成する。
続いて、フォトリソグラフィー法により、前記第１の層間絶縁膜及び前記第２の層間絶縁膜における前記貫通孔となる領域を除去し、前記貫通孔を形成する。
続いて、前記第２の層間絶縁膜上に、前述の方法により前記第２の配線を形成する際に、前記貫通孔内にも前記第２の配線と同じ材質の接続部材を形成する。
【００５７】
［ＩＩＩ］第ＩＩＩの方法
まず、前記基材上に、前記第１の配線を有する前記電子回路を形成し、前記電子回路含有基材を得る。
続いて、前記電子回路含有基材上に、インクジェット、ナノインプリント、グラビア等の印刷プロセスにより、前記貫通孔となる孔を有する前記第１の層間絶縁膜、及び前記貫通孔となる孔を有する前記第２の層間絶縁膜を形成する。
続いて、前記第２の層間絶縁膜上に、前述の方法により前記第２の配線を形成する際に、前記貫通孔内にも前記第２の配線と同じ材質の接続部材を形成する。
【００５８】
［ＩＶ］第ＩＶの方法
まず、前記基材上に、前記第１の配線を有する前記電子回路を形成し、前記電子回路含有基材を得る。
続いて、前記電子回路含有基材上の前記貫通孔が形成される領域に、導電性バンプを形成する。
続いて、前記電子回路含有基材上に、インクジェット、ナノインプリント、グラビア、ノズルプリンティング等により、前記第１の層間絶縁膜を形成する。この際、前記導電性バンプは、前記第１の層間絶縁膜から突出するようにする。
続いて、前記第１の層間絶縁膜上に、インクジェット、ナノインプリント、グラビア、ノズルプリンティング等により、前記第２の層間絶縁膜を形成する。この際、前記導電性バンプは、前記第２の層間絶縁膜から突出するようにする。
続いて、前記導電性バンプを覆うように、前記第２の層間絶縁膜上に、前記第２の配線を形成する。
【００５９】
ここで、前記第Ｉの方法について、図を用いて説明する。
まず、第１の配線２Ａを有する電子回路２を、基材１上に形成し、電子回路含有基材を得る（図４Ａ）。
続いて、前記電子回路含有基材上に、スパッタ、スピンコーティング、スリットコーティング等により、貫通孔を有しない第１の層間絶縁膜３を形成する。
続いて、フォトリソグラフィー法により、第１の配線２Ａ上の第１の層間絶縁膜３における貫通孔となる領域３Ａを除去する（図４Ｂ）。
続いて、第１の層間絶縁膜３上に、スピンコーティング、スリットコーティング等により、貫通孔を有しない第２の層間絶縁膜４を形成する。
続いて、フォトリソグラフィー法により、第２の層間絶縁膜４における貫通孔となる領域４Ａを除去し、貫通孔を形成する（図４Ｃ）。
続いて、第２の層間絶縁膜４上に、第２の配線５を形成する際に、前記貫通孔内にも第２の配線と同じ材質の接続部材６を形成する（図４Ｄ）。
以上により、電子回路装置が得られる。
【００６０】
次に、前記第ＩＶの方法について、図を用いて説明する。
まず、第１の配線２Ａを有する電子回路２を、基材１上に形成し、電子回路含有基材を得る（図５Ａ）。
続いて、貫通孔が形成される領域である第１の配線２Ａ上に、接続部材６としての導電性バンプを形成する。
続いて、前記電子回路含有基材上に、インクジェット、ナノインプリント、グラビア、ノズルプリンティング等により、第１の層間絶縁膜３を形成する。この際、接続部材６は、第１の層間絶縁膜３から突出するようにする。
続いて、第１の層間絶縁膜３上に、インクジェット、ナノインプリント、グラビア、ノズルプリンティング等により、第２の層間絶縁膜４を形成する。この際、接続部材６は、第２の層間絶縁膜４から突出するようにする。
続いて、接続部材６を覆うように、第２の層間絶縁膜４上に、第２の配線５を形成する。
以上により、電子回路装置が得られる。
【００６１】
（表示素子）
本発明の表示素子は、光制御素子と、駆動回路とを少なくとも有し、更に必要に応じて、その他の部材を有する。
【００６２】
＜光制御素子＞
前記光制御素子としては、駆動信号に応じて光出力が制御される素子である限り、特に制限はなく、目的に応じて適宜選択することができ、例えば、エレクトロルミネッセンス（ＥＬ）素子、エレクトロクロミック（ＥＣ）素子、液晶素子、電気泳動素子、エレクトロウェッティング素子などが挙げられる。
【００６３】
＜駆動回路＞
前記駆動回路としては、前記光制御素子を駆動する本発明の前記電子回路装置である。
【００６４】
前記電子回路装置における前記電子回路としては、電界効果型トランジスタであることが好ましい。
【００６５】
−電界効果型トランジスタ−
前記電界効果型トランジスタは、ゲート電極と、ソース電極と、ドレイン電極と、活性層と、ゲート絶縁層とを少なくとも有し、更に必要に応じて、その他の部材を有する。
【００６６】
−−ゲート電極−−
前記ゲート電極としては、ゲート電圧を印加するための電極であれば、特に制限はなく、目的に応じて適宜選択することができる。
【００６７】
前記ゲート電極の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、Ｍｏ、Ａｌ、Ａｇ、Ｃｕ等の金属乃至合金、ＩＴＯ、ＡＴＯ等の透明導電性酸化物、ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）、ポリアニリン（ＰＡＮＩ）等の有機導電体などが挙げられる。
【００６８】
前記ゲート電極の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、（ｉ）スパッタ法、ディップコーティング法等による成膜後、フォトリソグラフィーによってパターニングする方法、（ｉｉ）インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する方法などが挙げられる。
【００６９】
前記ゲート電極の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、２０ｎｍ〜１μｍが好ましく、５０ｎｍ〜３００ｎｍがより好ましい。
【００７０】
−−ソース電極、及びドレイン電極−−
前記ソース電極、及び前記ドレイン電極としては、電流を取り出すための電極であれば、特に制限はなく、目的に応じて適宜選択することができる。
【００７１】
前記ソース電極、及び前記ドレイン電極の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記ゲート電極の説明において記載した材質と同じ材質が挙げられる。
【００７２】
前記ソース電極、及び前記ドレイン電極の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記ゲート電極の説明において記載した形成方法と同じ方法が挙げられる。
【００７３】
前記ソース電極、及び前記ドレイン電極の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、２０ｎｍ〜１μｍが好ましく、５０ｎｍ〜３００ｎｍがより好ましい。
【００７４】
前記駆動回路においては、例えば、前記ドレイン電極が、前記第１の配線となる。
【００７５】
−−活性層−−
前記活性層は、前記ソース電極及びドレイン電極に隣接して設けられた層であれば、特に制限はなく、目的に応じて適宜選択することができる。
【００７６】
前記活性層の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、シリコン半導体、酸化物半導体、有機半導体などが挙げられる。前記シリコン半導体としては、例えば、多結晶シリコン（ｐ−Ｓｉ）、アモルファスシリコン（ａ−Ｓｉ）などが挙げられる。前記酸化物半導体としては、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ、Ｉ−Ｚ−Ｏ、Ｉｎ−Ｍｇ−Ｏなどが挙げられる。
【００７７】
前記活性層の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、５ｎｍ〜１μｍが好ましく、１０ｎｍ〜０．５μｍがより好ましい。
【００７８】
−−ゲート絶縁層−−
前記ゲート絶縁層としては、前記ゲート電極と前記活性層との間に設けられた絶縁層であれば、特に制限はなく、目的に応じて適宜選択することができる。
【００７９】
前記ゲート絶縁層の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ＳｉＯ２、ＳｉＮｘ等の既に広く量産に利用されている材料や、Ｌａ２Ｏ３、ＨｆＯ２等の高誘電率材料、ポリイミド（ＰＩ）やフッ素系樹脂等の有機材料などが挙げられる。
【００８０】
前記ゲート絶縁層の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ、化学気相蒸着（ＣＶＤ）、原子層蒸着（ＡＬＤ）等の真空成膜法、スピンコート、ダイコート、インクジェット等の印刷法などが挙げられる。
【００８１】
前記ゲート絶縁層の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、５０ｎｍ〜３μｍが好ましく、１００ｎｍ〜１μｍがより好ましい。
【００８２】
通常、電界効果型トランジスタにおいては、前記活性層を被覆するように絶縁性の保護
層が形成される。前記電子回路装置、及び前記表示素子においては、前記電子回路が電界効果型トランジスタの場合、前記多層層間絶縁膜の前記第１の層間絶縁膜が前記保護層上に形成されてもよいし、前記多層層間絶縁膜の前記第１の層間絶縁膜が前記保護層を兼ねていてもよい。
【００８３】
前記電界効果型トランジスタの構造としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、トップコンタクト・ボトムゲート型（図６）、ボトムコンタクト・ボトムゲート型（図７）、トップコンタクト・トップゲート型（図８）、ボトムコンタクト・トップゲート型（図９）などが挙げられる。図６〜図９において、符号２１は、基材であり、符号２２は、ゲート電極であり、符号２３は、ゲート絶縁層であり、符号２４は、ソース電極であり、符号２５は、ドレイン電極であり、符号２６は、活性層であり、符号２７は、保護層である。
【００８４】
前記駆動回路である前記電子回路装置における前記第２の配線は、例えば、前記光制御素子へ駆動信号を送る、いわゆる画素電極である。
【実施例】
【００８５】
以下、本発明の実施例について説明するが、本発明は下記実施例に何ら限定されるものではない。以下の実施例において、最大段差（Ｘ，Ｙ，Ｚ）は、触針式段差計（例えば、Ａｌｐｈａ−Ｓｔｅｐ  ＩＱ、ＫＬＡ  Ｔｅｎｃｏｒ  Ｊａｐａｎ社製）を用いて測定した。
【００８６】
（実施例１）
基材上に、第１の配線、第１の層間絶縁膜、第２の層間絶縁膜、第２の配線、及び接続部材を有する電子回路装置を形成した。
【００８７】
具体的には、まず、基材として、平均厚み０．７ｍｍの無アルカリガラス基板を使用した。前記基材上に、インクジェット装置を用いてＡｕナノ粒子インク（ＮＰＧ−Ｊ、ハリマ化成株式会社製）をライン＆スペース状に塗布し、２５０℃で焼成することで、第１の配線であるＡｕ配線を形成した。Ａｕ配線のライン幅は、３０μｍ、スペースは、１４０μｍ、最大高さ〔最大段差（Ｘ）〕は、１００．４ｎｍであった。以上により、第１の配線２Ａを有する電子回路が基材１上に形成された電子回路含有基材を得た（図１０Ａ、及び図１０Ｂ）。
【００８８】
次に、第１の層間絶縁膜３を形成した。
具体的には、スピンコーティング法によりストロンチウムランタン酸化物絶縁膜を形成した。まず、２−エチルヘキサン酸ストロンチウムトルエン溶液（Ｓｒ含量２質量％、和光純薬工業株式会社製、１９５−０９５６１）０．８ｍＬと、２−エチルヘキサン酸ランタントルエン溶液（Ｌａ含量７質量％、和光純薬工業株式会社製、１２２−０３３７１）３．０ｍＬとを混合し、更にトルエン３.０ｍＬを加え希釈して、酸化物絶縁膜形成用インクを作製した。得られた酸化物絶縁膜形成用インクを用いて、前記電子回路含有基材上に、スピンコーティングした。塗布後、大気中にて４００℃で３時間の加熱処理をした。この後、得られたストロンチウムランタン酸化物絶縁膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、現像により、コンタクトホール領域に開口領域を有するレジストパターンを形成した。続いてＲＩＥにより開口領域のストロンチウムランタン酸化物絶縁膜を除去した。この後、レジストパターンも除去することにより、第１の層間絶縁膜３を形成した（図１１Ａ、及び図１１Ｂ）。第１の層間絶縁膜３の平均厚みは、１３０ｎｍであった。第１の層間絶縁膜３を形成後の第１の層間絶縁膜３の最大段差（Ｙ）は、８８．７ｎｍであった。
【００８９】
次に、ストロンチウムランタン酸化物絶縁膜（第１の層間絶縁膜）上に、第２の層間絶縁膜４としてのシロキサンポリマー絶縁膜を形成した。
具体的には、感光性シロキサンポリマー塗布液（Ｓ０３シリーズ、ＡＺエレクトロニックマテリアルズ社製）をスピンコーティングし、プリベーク、露光装置による露光、現像、Ｎ２雰囲気中で２５０℃×１時間の加熱処理をすることで、コンタクトホール領域に開口領域を有する第２の層間絶縁膜４を得た（図１２Ａ、及び図１２Ｂ）。第２の層間絶縁膜４の平均厚みは、１．５μｍであった。
【００９０】
次に、第２の配線５、及び接続部材６を形成した。
具体的には、コンタクトホール領域及び第２の層間絶縁膜４上にインクジェット装置を用いてＡｕナノ粒子インク（ＮＰＧ−Ｊ、ハリマ化成株式会社製）を塗布し、２５０℃で焼成することで第２の配線を得るとともに、コンタクトホール内に接続部材を充填した（図１３Ａ、及び図１３Ｂ）。
【００９１】
以上の工程により、第１の配線と第２の配線とが接続された電子回路装置を作製した。図１３ＡのＢ−Ｂ’断面における第２の層間絶縁膜４の表面形状を図１４に示す。図１４は、触針式段差計（例えば、Ａｌｐｈａ−Ｓｔｅｐ  ＩＱ、ＫＬＡ  Ｔｅｎｃｏｒ  Ｊａｐａｎ社製）を用いて得た。図１４より、第２の層間絶縁膜４は２５０μｍの間隔で８．３ｎｍの段差を有していることがわかる。すなわち、第１の配線２Ａの有する１００ｎｍの段差が、８ｎｍ程度に低減されており、平坦化率９０％以上の良好な平坦化性を示すことが確認された。
ここで、平坦化率は、以下の式で求められる。
平坦化率（％）＝１００×［〔電子回路含有基材の最大段差（Ｘ）−第２の層間絶縁膜の最大段差（Ｚ）〕］／〔電子回路含有基材の最大段差（Ｘ）（ｎｍ）〕
【００９２】
（比較例１）
実施例１において、第１の層間絶縁膜を形成する工程を省略した以外は、実施例１と同様にして、電子回路装置を作製した。実施例１と同様に、図１３ＡのＢ−Ｂ’における第２の層間絶縁膜４の表面形状を図１５に示す。図１５より、第２の層間絶縁膜４は２５０μｍの間隔で約１，２００ｎｍの段差を有していることがわかる。すなわち、第１の配線２Ａの有する１１８．８ｎｍの段差が、１，２００ｎｍ程度に増幅されており、実施例１よりも２桁大きい段差が発生してしまっていると考えられる。これは、無アルカリガラス、及びＡｕの２種類の材質が表面に露出している電子回路含有基材上に、第２の層間絶縁膜４が塗布されたことで、親和性の高いＡｕ上の第２の層間絶縁膜４の膜厚が大きくなってしまったことに起因するためと考えられる。
【００９３】
一方で、実施例１で作製した電子回路装置では、第１の層間絶縁膜上に第２の層間絶縁膜が塗布されるので、比較例１のような不具合は発生せず、良好な平坦構造を得ることができたと考えられる。
【００９４】
（実施例２）
実施例１において、基材を、平均厚み０．７ｍｍの無アルカリガラス基板上にストロンチウムランタン酸化物絶縁膜を形成して得られる基材に代えた以外は、実施例１と同様にして、電子回路装置を作製した。
【００９５】
前記基材は、以下の方法で作製した。２−エチルヘキサン酸ストロンチウムトルエン溶液（Ｓｒ含量２質量％、和光純薬工業株式会社製、１９５−０９５６１）０．８ｍＬと２−エチルヘキサン酸ランタントルエン溶液（Ｌａ含量７質量％、和光純薬工業株式会社製、１２２−０３３７１）３．０ｍＬとを混合し、更にトルエン３.０ｍＬを加え希釈して、酸化物絶縁膜形成用インクを作製した。得られた酸化物絶縁膜形成用インクを無アルカリガラス基板上にスピンコーティングし、大気中にて４００℃で３時間の加熱処理することで、ストロンチウムランタン酸化物絶縁膜が形成された無アルカリガラス基板を得た。
【００９６】
また、第１の配線であるＡｕ配線のライン幅は２０μｍ、スペースは１８０μｍ、最大高さ〔最大段差（Ｘ）〕は１０２．８ｎｍであった。
実施例２で作製した電子回路装置の第１の層間絶縁膜の最大段差（Ｙ）は、８３．０ｎｍであった。
また、第２の層間絶縁膜の最大段差（Ｚ）は７．６ｎｍに低減されており、平坦化率９０％以上の良好な平坦化性を示すことが確認された（図１６）。なお、図１６は、触針式段差計（例えば、Ａｌｐｈａ−Ｓｔｅｐ  ＩＱ、ＫＬＡ  Ｔｅｎｃｏｒ  Ｊａｐａｎ社製）を用いて得た。
【００９７】
（比較例２）
実施例２において、第１の層間絶縁膜を形成する工程を省略した以外は、実施例１と同様にして、電子回路装置を作製した。
また、第１の配線であるＡｕ配線のライン幅は２０μｍ、スペースは１８０μｍ、最大高さ〔最大段差（Ｘ）〕は１０９．８ｎｍであった。
比較例２で作製した電子回路装置の第２の層間絶縁膜の最大段差（Ｚ）は、２０．４ｎｍであり、平坦化率としては８０％程度であり、実施例２と比較して平坦化性が劣る結果となった（図１７）。なお、図１７は、触針式段差計（例えば、Ａｌｐｈａ−Ｓｔｅｐ  ＩＱ、ＫＬＡ  Ｔｅｎｃｏｒ  Ｊａｐａｎ社製）を用いて得た。
【００９８】
（実施例３）
実施例１において、第１の層間絶縁膜の材質を、ＳｉＯ２に変えた以外は、実施例１と同様にして、電子回路装置を作製した。
【００９９】
第１の層間絶縁膜は、以下の方法で作製した。具体的には、ＲＦスパッタリングによりＳｉＯ２膜を平均膜厚が１００ｎｍとなるように成膜した。この後、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、コンタクトホール領域に開口領域を有するレジストパターンを形成した。続いてＲＩＥにより開口領域のＳｉＯ２を除去した。この後、レジストパターンも除去することにより、第１の層間絶縁膜を形成した。第１の層間絶縁膜の最大段差（Ｙ）は、１０９．５ｎｍであった。
【０１００】
得られた電子回路装置においては、第２の層間絶縁膜の最大段差（Ｚ）が８．１ｎｍに低減されており、平坦化率９０％以上の良好な平坦化性を示すことが確認された。
【０１０１】
（実施例４）
実施例２において、第１の層間絶縁膜の材質を、ＳｉＯ２に変えた以外は、実施例２と同様にして、電子回路装置を作製した。
【０１０２】
第１の層間絶縁膜は、以下の方法で作製した。具体的には、ＲＦスパッタリングによりＳｉＯ２膜を平均膜厚が１００ｎｍとなるように成膜した。この後、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、コンタクトホール領域に開口領域を有するレジストパターンを形成した。続いてＲＩＥにより開口領域のＳｉＯ２を除去した。この後、レジストパターンも除去することにより、第１の層間絶縁膜を形成した。第１の層間絶縁膜の最大段差（Ｙ）は、１０５．１ｎｍであった。
【０１０３】
得られた電子回路装置においては、第２の層間絶縁膜の最大段差（Ｚ）が７．５ｎｍに低減されており、平坦化率９０％以上の良好な平坦化性を示すことが確認された。
【０１０４】
（実施例５）
実施例１において、第１の層間絶縁膜の材質を、Ａｌ２Ｏ３に変えた以外は、実施例１と同様にして、電子回路装置を作製した。
【０１０５】
第１の層間絶縁膜は、以下の方法で作製した。具体的には、ＲＦスパッタリングによりＡｌ２Ｏ３膜を平均膜厚が１００ｎｍとなるように成膜した。この後、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、コンタクトホール領域に開口領域を有するレジストパターンを形成した。続いてＲＩＥにより開口領域のＡｌ２Ｏ３を除去した。この後、レジストパターンも除去することにより、第１の層間絶縁膜を形成した。第１の層間絶縁膜の最大段差（Ｙ）は、１０３．８ｎｍであった。
【０１０６】
得られた電子回路装置においては、第２の層間絶縁膜の最大段差（Ｚ）が９．４ｎｍに低減されており、平坦化率９０％以上の良好な平坦化性を示すことが確認された。
【０１０７】
（実施例６）
実施例２において、第１の層間絶縁膜の材質を、Ａｌ２Ｏ３に変えた以外は、実施例２と同様にして、電子回路装置を作製した。
【０１０８】
第１の層間絶縁膜は、以下の方法で作製した。具体的には、ＲＦスパッタリングによりＡｌ２Ｏ３膜を平均膜厚が１００ｎｍとなるように成膜した。この後、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、コンタクトホール領域に開口領域を有するレジストパターンを形成した。続いてＲＩＥにより開口領域のＡｌ２Ｏ３を除去した。この後、レジストパターンも除去することにより、第１の層間絶縁膜を形成した。第１の層間絶縁膜の最大段差（Ｙ）は、１１０．６ｎｍであった。
【０１０９】
得られた電子回路装置においては、第２の層間絶縁膜の最大段差（Ｚ）が７．７ｎｍに低減されており、平坦化率９０％以上の良好な平坦化性を示すことが確認された。
【０１１０】
（実施例７）
実施例１において、第１の層間絶縁膜の材質を、ポリイミドに変えた以外は、実施例１と同様にして、電子回路装置を作製した。
【０１１１】
第１の層間絶縁膜は、以下の方法で作製した。
感光性ポリイミド塗布液（ＤＬ−１０００、東レ株式会社製、γ−ブチロラクトンで２倍質量希釈）をスピンコーティングし、プリベーク、露光装置による露光、及び現像により、コンタクトホール領域に開口領域を形成した。その後、大気中で２３０℃で３０分間の加熱処理をすることで、第１の層間絶縁膜を形成した。平均厚みは、１００ｎｍであった。第１の層間絶縁膜の最大段差（Ｙ）は、９２．１ｎｍであった。
【０１１２】
得られた電子回路装置においては、第２の層間絶縁膜の最大段差（Ｚ）が９．１ｎｍに低減されており、平坦化率９０％以上の良好な平坦化性を示すことが確認された。
【０１１３】
（実施例８）
実施例２において、第１の層間絶縁膜の材質を、ポリイミドに変えた以外は、実施例２と同様にして、電子回路装置を作製した。
【０１１４】
第１の層間絶縁膜は、以下の方法で作製した。
感光性ポリイミド塗布液（ＤＬ−１０００、東レ株式会社製、γ−ブチロラクトンで２倍質量希釈）をスピンコーティングし、プリベーク、露光装置による露光、及び現像により、コンタクトホール領域に開口領域を形成した。その後、大気中で２３０℃で３０分間の加熱処理をすることで、第１の層間絶縁膜を形成した。平均厚みは、１００ｎｍであった。第１の層間絶縁膜の最大段差（Ｙ）は、８９．７ｎｍであった。
【０１１５】
得られた電子回路装置においては、第２の層間絶縁膜の最大段差（Ｚ）が８．１ｎｍに低減されており、平坦化率９０％以上の良好な平坦化性を示すことが確認された。
【０１１６】
（実施例９）
実施例１において、第１の層間絶縁膜の材質を、フッ素樹脂に変えた以外は、実施例１と同様にして、電子回路装置を作製した。
【０１１７】
第１の層間絶縁膜は、以下の方法で作製した。
感光性フッ素樹脂塗布液〔ＡＬ−Ｘ２００３、旭硝子株式会社製、ＰＧＭＥＡ（プロピレングリコール−１−メチルエーテルアセテート）で２倍質量希釈〕をスピンコーティングし、プリベーク、露光装置による露光、及び現像により、コンタクトホール領域に開口領域を形成した。その後、Ｎ２雰囲気中で２３０℃で１時間の加熱処理をすることにより、第１の層間絶縁膜を形成した。平均厚みは、１５０ｎｍであった。第１の層間絶縁膜の最大段差（Ｙ）は、７８．７ｎｍであった。
【０１１８】
得られた電子回路装置においては、第２の層間絶縁膜の最大段差（Ｚ）が８．８ｎｍに低減されており、平坦化率９０％以上の良好な平坦化性を示すことが確認された。
【０１１９】
（実施例１０）
実施例２において、第１の層間絶縁膜の材質を、フッ素樹脂に変えた以外は、実施例２と同様にして、電子回路装置を作製した。
【０１２０】
第１の層間絶縁膜は、以下の方法で作製した。
フッ素樹脂塗布液〔ＡＬ−Ｘ２００３、旭硝子株式会社製、ＰＧＭＥＡ（プロピレングリコール−１−メチルエーテルアセテート）で２倍質量希釈〕をスピンコーティングし、プリベーク、露光装置による露光、及び現像により、コンタクトホール領域に開口領域を形成した。その後、Ｎ２雰囲気中で２３０℃で１時間の加熱処理をすることにより、第１の層間絶縁膜を形成した。平均厚みは、１５０ｎｍであった。第１の層間絶縁膜の最大段差（Ｙ）は、８０．３ｎｍであった。
【０１２１】
得られた電子回路装置においては、第２の層間絶縁膜の最大段差（Ｚ）が９．３ｎｍに低減されており、平坦化率９０％以上の良好な平坦化性を示すことが確認された。
【０１２２】
（実施例１１）
実施例３において、第１の配線をＡｕ配線からＣｕ配線に代えた以外は、実施例３と同様にして、電子回路装置を作製した。
【０１２３】
前記Ｃｕ配線は、以下の方法で作製した。まず、無アルカリガラス基板上にＤＣスパッタリングによってＣｕ薄膜を成膜した。この後、Ｃｕ薄膜上にフォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、所望のパターンを得た後、ウェットエッチングにより、レジストパターンの形成されていない領域のＣｕ薄膜を除去した。この後、レジストパターンも除去することによりＣｕ配線を形成した。
【０１２４】
第１の配線であるＣｕ配線の最大高さ〔最大段差（Ｘ）〕は、１０１．０ｎｍであった。ライン幅は２０μｍ、スペースは１８０μｍとなった。
実施例１１で作製した電子回路装置の第１の層間絶縁膜の最大段差（Ｙ）は、１００．２ｎｍであった。
また、第２の層間絶縁膜の最大段差（Ｚ）は６．８ｎｍに低減されており、平坦化率９０％以上の良好な平坦化性を示すことが確認された。
【０１２５】
（実施例１２）
実施例４において、第１の配線をＡｕ配線からＣｕ配線に代えた以外は、実施例４と同様にして、電子回路装置を作製した。
【０１２６】
前記Ｃｕ配線は、以下の方法で作製した。まず、ストロンチウムランタン酸化物絶縁膜が形成された無アルカリガラス基板上にＤＣスパッタリングによってＣｕ薄膜を成膜した。この後、Ｃｕ薄膜上にフォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、所望のパターンを得た後、ウェットエッチングにより、レジストパターンの形成されていない領域のＣｕ薄膜を除去した。この後、レジストパターンも除去することによりＣｕ配線を形成した。
【０１２７】
第１の配線であるＣｕ配線の最大高さ〔最大段差（Ｘ）〕は、９９．２ｎｍであった。ライン幅は２０μｍ、スペースは１８０μｍとなった。
実施例１２で作製した電子回路装置の第１の層間絶縁膜の最大段差（Ｙ）は、９８．０ｎｍであった。
また、第２の層間絶縁膜の最大段差（Ｚ）は７．９ｎｍに低減されており、平坦化率９０％以上の良好な平坦化性を示すことが確認された。
【０１２８】
（実施例１３）
実施例３において、第１の配線をＡｕ配線からＰｔ配線に代えた以外は、実施例３と同様にして、電子回路装置を作製した。
【０１２９】
前記Ｐｔ配線は、以下の方法で作製した。まず、無アルカリガラス基板上にＤＣスパッタリングによってＰｔ薄膜を成膜した。この後、Ｐｔ薄膜上にフォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、所望のパターンを得た後、ウェットエッチングにより、レジストパターンの形成されていない領域のＰｔ薄膜を除去した。この後、レジストパターンも除去することによりＰｔ配線を形成した。
【０１３０】
第１の配線であるＰｔ配線の最大高さ〔最大段差（Ｘ）〕は、１０３．５ｎｍであった。ライン幅は２０μｍ、スペースは１８０μｍとなった。
実施例１３で作製した電子回路装置の第１の層間絶縁膜の最大段差（Ｙ）は、１０２．４ｎｍであった。
また、第２の層間絶縁膜の最大段差（Ｚ）は８．２ｎｍに低減されており、平坦化率９０％以上の良好な平坦化性を示すことが確認された。
【０１３１】
（実施例１４）
実施例４において、第１の配線をＡｕ配線からＰｔ配線に代えた以外は、実施例４と同様にして、電子回路装置を作製した。
【０１３２】
前記Ｐｔ配線は、以下の方法で作製した。まず、ストロンチウムランタン酸化物絶縁膜が形成された無アルカリガラス基板上にＤＣスパッタリングによってＰｔ薄膜を成膜した。この後、Ｐｔ薄膜上にフォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、所望のパターンを得た後、ウェットエッチングにより、レジストパターンの形成されていない領域のＰｔ薄膜を除去した。この後、レジストパターンも除去することによりＰｔ配線を形成した。
【０１３３】
第１の配線であるＰｔ配線の最大高さ〔最大段差（Ｘ）〕は、１０８．４ｎｍであった。ライン幅は２０μｍ、スペースは１８０μｍとなった。
実施例１４で作製した電子回路装置の第１の層間絶縁膜の最大段差（Ｙ）は、１０８．０ｎｍであった。
また、第２の層間絶縁膜の最大段差（Ｚ）は９．６ｎｍに低減されており、平坦化率９０％以上の良好な平坦化性を示すことが確認された。
【０１３４】
（実施例１５）
実施例３において、第１の配線をＡｕ配線からＰｄ配線に代えた以外は、実施例３と同様にして、電子回路装置を作製した。
【０１３５】
前記Ｐｄ配線は、以下の方法で作製した。まず、無アルカリガラス基板上にＤＣスパッタリングによってＰｄ薄膜を成膜した。この後、Ｐｄ薄膜上にフォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、所望のパターンを得た後、ウェットエッチングにより、レジストパターンの形成されていない領域のＰｄ薄膜を除去した。この後、レジストパターンも除去することによりＰｄ配線を形成した。
【０１３６】
第１の配線であるＰｄ配線の最大高さ〔最大段差（Ｘ）〕は、１０６．９ｎｍであった。ライン幅は２０μｍ、スペースは１８０μｍとなった。
実施例１５で作製した電子回路装置の第１の層間絶縁膜の最大段差（Ｙ）は、１０５．２ｎｍであった。
また、第２の層間絶縁膜の最大段差（Ｚ）は８．９ｎｍに低減されており、平坦化率９０％以上の良好な平坦化性を示すことが確認された。
【０１３７】
（実施例１６）
実施例４において、第１の配線をＡｕ配線からＰｄ配線に代えた以外は、実施例４と同様にして、電子回路装置を作製した。
【０１３８】
前記Ｐｄ配線は、以下の方法で作製した。まず、ストロンチウムランタン酸化物絶縁膜が形成された無アルカリガラス基板上にＤＣスパッタリングによってＰｄ薄膜を成膜した。この後、Ｐｄ薄膜上にフォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、所望のパターンを得た後、ウェットエッチングにより、レジストパターンの形成されていない領域のＰｄ薄膜を除去した。この後、レジストパターンも除去することによりＰｄ配線を形成した。
【０１３９】
第１の配線であるＰｄ配線の最大高さ〔最大段差（Ｘ）〕は、１０３．０ｎｍであった。ライン幅は２０μｍ、スペースは１８０μｍとなった。
実施例１６で作製した電子回路装置の第１の層間絶縁膜の最大段差（Ｙ）は、１０１．７ｎｍであった。
また、第２の層間絶縁膜の最大段差（Ｚ）は７．３ｎｍに低減されており、平坦化率９０％以上の良好な平坦化性を示すことが確認された。
【０１４０】
（実施例１７）
実施例３において、第１の配線をＡｕ配線からＲｈ配線に代えた以外は、実施例３と同様にして、電子回路装置を作製した。
【０１４１】
前記Ｒｈ配線は、以下の方法で作製した。まず、無アルカリガラス基板上にＤＣスパッタリングによってＲｈ薄膜を成膜した。この後、Ｒｈ薄膜上にフォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、所望のパターンを得た後、ウェットエッチングにより、レジストパターンの形成されていない領域のＲｈ薄膜を除去した。この後、レジストパターンも除去することによりＲｈ配線を形成した。
【０１４２】
第１の配線であるＲｈ配線の最大高さ〔最大段差（Ｘ）〕は、１０５．７ｎｍであった。ライン幅は２０μｍ、スペースは１８０μｍとなった。
実施例１７で作製した電子回路装置の第１の層間絶縁膜の最大段差（Ｙ）は、１０４．８ｎｍであった。
また、第２の層間絶縁膜の最大段差（Ｚ）は９．２ｎｍに低減されており、平坦化率９０％以上の良好な平坦化性を示すことが確認された。
【０１４３】
（実施例１８）
実施例４において、第１の配線をＡｕ配線からＲｈ配線に代えた以外は、実施例４と同様にして、電子回路装置を作製した。
【０１４４】
前記Ｒｈ配線は、以下の方法で作製した。まず、ストロンチウムランタン酸化物絶縁膜が形成された無アルカリガラス基板上にＤＣスパッタリングによってＲｈ薄膜を成膜した。この後、Ｒｈ薄膜上にフォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、所望のパターンを得た後、ウェットエッチングにより、レジストパターンの形成されていない領域のＲｈ薄膜を除去した。この後、レジストパターンも除去することによりＲｈ配線を形成した。
【０１４５】
第１の配線であるＲｈ配線の最大高さ〔最大段差（Ｘ）〕は、１０４．１ｎｍであった。ライン幅は２０μｍ、スペースは１８０μｍとなった。
実施例１８で作製した電子回路装置の第１の層間絶縁膜の最大段差（Ｙ）は、１０２．４ｎｍであった。
また、第２の層間絶縁膜の最大段差（Ｚ）は５．３ｎｍに低減されており、平坦化率９０％以上の良好な平坦化性を示すことが確認された。
【０１４６】
（実施例１９）
実施例３において、第１の配線をＡｕ配線からＡｇ配線に代えた以外は、実施例４と同様にして、電子回路装置を作製した。
【０１４７】
前記Ａｇ配線は、以下の方法で作製した。まず、無アルカリガラス基板上にインクジェット装置を用いてＡｇナノ粒子インク（Ａｇ１ｔｅＨ、株式会社アルバック製）をライン＆スペース状に塗布し、２３０℃で焼成することで、第１の配線であるＡｇ配線を形成した。
【０１４８】
Ａｇ配線のライン幅は、２０μｍ、スペースは、１８０μｍ、最大高さ〔最大段差（Ｘ）〕は、１０６．８ｎｍであった。
実施例１９で作製した電子回路装置の第１の層間絶縁膜の最大段差（Ｙ）は、１０５．６ｎｍであった。
また、第２の層間絶縁膜の最大段差（Ｚ）は８．７ｎｍに低減されており、平坦化率９０％以上の良好な平坦化性を示すことが確認された。
【０１４９】
（実施例２０）
実施例４において、第１の配線をＡｕ配線からＡｇ配線に代えた以外は、実施例４と同様にして、電子回路装置を作製した。
【０１５０】
前記Ａｇ配線は、以下の方法で作製した。まず、ストロンチウムランタン酸化物絶縁膜が形成された無アルカリガラス基板上にインクジェット装置を用いてＡｇナノ粒子インク（Ａｇ１ｔｅＨ、株式会社アルバック製）をライン＆スペース状に塗布し、２３０℃で焼成することで、第１の配線であるＡｇ配線を形成した。
【０１５１】
Ａｇ配線のライン幅は、２０μｍ、スペースは、１８０μｍ、最大高さ〔最大段差（Ｘ）〕は、１０１．９ｎｍであった。
実施例２０で作製した電子回路装置の第１の層間絶縁膜の最大段差（Ｙ）は、１００．５ｎｍであった。
また、第２の層間絶縁膜の最大段差（Ｚ）は９．１ｎｍに低減されており、平坦化率９０％以上の良好な平坦化性を示すことが確認された。
【０１５２】
（実施例２１）
実施例３において、第１の配線をＡｕ配線からＮｉ配線に代えた以外は、実施例３と同様にして、電子回路装置を作製した。
【０１５３】
前記Ｎｉ配線は、以下の方法で作製した。まず、無アルカリガラス基板上にＤＣスパッタリングによってＮｉ薄膜を成膜した。この後、Ｎｉ薄膜上にフォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、所望のパターンを得た後、ウェットエッチングにより、レジストパターンの形成されていない領域のＮｉ薄膜を除去した。この後、レジストパターンも除去することによりＮｉ配線を形成した。
【０１５４】
第１の配線であるＮｉ配線の最大高さ〔最大段差（Ｘ）〕は、９９．７ｎｍであった。ライン幅は２０μｍ、スペースは１８０μｍとなった。
実施例２１で作製した電子回路装置の第１の層間絶縁膜の最大段差（Ｙ）は、９９．０ｎｍであった。
また、第２の層間絶縁膜の最大段差（Ｚ）は６．０ｎｍに低減されており、平坦化率９０％以上の良好な平坦化性を示すことが確認された。
【０１５５】
（実施例２２）
実施例４において、第１の配線をＡｕ配線からＮｉ配線に代えた以外は、実施例４と同様にして、電子回路装置を作製した。
【０１５６】
前記Ｎｉ配線は、以下の方法で作製した。まず、ストロンチウムランタン酸化物絶縁膜が形成された無アルカリガラス基板上にＤＣスパッタリングによってＮｉ薄膜を成膜した。この後、Ｎｉ薄膜上にフォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、所望のパターンを得た後、ウェットエッチングにより、レジストパターンの形成されていない領域のＮｉ薄膜を除去した。この後、レジストパターンも除去することによりＮｉ配線を形成した。
【０１５７】
第１の配線であるＮｉ配線の最大高さ〔最大段差（Ｘ）〕は、１００．３ｎｍであった。ライン幅は２０μｍ、スペースは１８０μｍとなった。
実施例２２で作製した電子回路装置の第１の層間絶縁膜の最大段差（Ｙ）は、９８．８ｎｍであった。
また、第２の層間絶縁膜の最大段差（Ｚ）は７．９ｎｍに低減されており、平坦化率９０％以上の良好な平坦化性を示すことが確認された。
【０１５８】
（実施例２３）
実施例３において、第１の配線をＡｕ配線からＭｏ配線に代えた以外は、実施例３と同様にして、電子回路装置を作製した。
【０１５９】
前記Ｍｏ配線は、以下の方法で作製した。まず、無アルカリガラス基板上にＤＣスパッタリングによってＭｏ薄膜を成膜した。この後、Ｍｏ薄膜上にフォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、所望のパターンを得た後、ウェットエッチングにより、レジストパターンの形成されていない領域のＭｏ薄膜を除去した。この後、レジストパターンも除去することによりＭｏ配線を形成した。
【０１６０】
第１の配線であるＭｏ配線の最大高さ〔最大段差（Ｘ）〕は、１０３．４ｎｍであった。ライン幅は２０μｍ、スペースは１８０μｍとなった。
実施例２３で作製した電子回路装置の第１の層間絶縁膜の最大段差（Ｙ）は、１０１．４ｎｍであった。
また、第２の層間絶縁膜の最大段差（Ｚ）は９．０ｎｍに低減されており、平坦化率９０％以上の良好な平坦化性を示すことが確認された。
【０１６１】
（実施例２４）
実施例４において、第１の配線をＡｕ配線からＭｏ配線に代えた以外は、実施例４と同様にして、電子回路装置を作製した。
【０１６２】
前記Ｍｏ配線は、以下の方法で作製した。まず、ストロンチウムランタン酸化物絶縁膜が形成された無アルカリガラス基板上にＤＣスパッタリングによってＭｏ薄膜を成膜した。この後、Ｍｏ薄膜上にフォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、所望のパターンを得た後、ウェットエッチングにより、レジストパターンの形成されていない領域のＭｏ薄膜を除去した。この後、レジストパターンも除去することによりＭｏ配線を形成した。
【０１６３】
第１の配線であるＭｏ配線の最大高さ〔最大段差（Ｘ）〕は、１０５．０ｎｍであった。ライン幅は２０μｍ、スペースは１８０μｍとなった。
実施例２４で作製した電子回路装置の第１の層間絶縁膜の最大段差（Ｙ）は、１０３．５ｎｍであった。
また、第２の層間絶縁膜の最大段差（Ｚ）は８．６ｎｍに低減されており、平坦化率９０％以上の良好な平坦化性を示すことが確認された。
【０１６４】
（実施例２５）
実施例３において、第１の配線をＡｕ配線からＴｉ配線に代えた以外は、実施例３と同様にして、電子回路装置を作製した。
【０１６５】
前記Ｔｉ配線は、以下の方法で作製した。まず、無アルカリガラス基板上にＤＣスパッタリングによってＴｉ薄膜を成膜した。この後、Ｔｉ薄膜上にフォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、所望のパターンを得た後、ウェットエッチングにより、レジストパターンの形成されていない領域のＴｉ薄膜を除去した。この後、レジストパターンも除去することによりＴｉ配線を形成した。
【０１６６】
第１の配線であるＴｉ配線の最大高さ〔最大段差（Ｘ）〕は、１００．８ｎｍであった。ライン幅は２０μｍ、スペースは１８０μｍとなった。
実施例２５で作製した電子回路装置の第１の層間絶縁膜の最大段差（Ｙ）は、９８．２ｎｍであった。
また、第２の層間絶縁膜の最大段差（Ｚ）は９．０ｎｍに低減されており、平坦化率９０％以上の良好な平坦化性を示すことが確認された。
【０１６７】
（実施例２６）
実施例４において、第１の配線をＡｕ配線からＴｉ配線に代えた以外は、実施例４と同様にして、電子回路装置を作製した。
【０１６８】
前記Ｔｉ配線は、以下の方法で作製した。まず、ストロンチウムランタン酸化物絶縁膜が形成された無アルカリガラス基板上にＤＣスパッタリングによってＴｉ薄膜を成膜した。この後、Ｔｉ薄膜上にフォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、所望のパターンを得た後、ウェットエッチングにより、レジストパターンの形成されていない領域のＴｉ薄膜を除去した。この後、レジストパターンも除去することによりＴｉ配線を形成した。
【０１６９】
第１の配線であるＴｉ配線の最大高さ〔最大段差（Ｘ）〕は、１０１．９ｎｍであった。ライン幅は２０μｍ、スペースは１８０μｍとなった。
実施例２６で作製した電子回路装置の第１の層間絶縁膜の最大段差（Ｙ）は、９９．３ｎｍであった。
また、第２の層間絶縁膜の最大段差（Ｚ）は７．７ｎｍに低減されており、平坦化率９０％以上の良好な平坦化性を示すことが確認された。
【０１７０】
実施例１〜２６及び比較例１〜２の結果を表１にまとめた。
【０１７１】
【表１】
0006520489.tif 000002
【０１７２】
（実施例２７）
基材上に、第１の配線（ドレイン電極）を有する電界効果型トランジスタ、第１の層間絶縁膜、第２の層間絶縁膜、第２の配線（画素電極）、接続部材、及びエレクトロルミネッセンス素子を有するエレクトロルミネッセンス表示素子を形成した（図１８）。
具体的には以下の方法で行った。
【０１７３】
まず、平均厚み０．７ｍｍの無アルカリガラス基板８１に対し、ＵＶオゾン洗浄の前処理を行った。ＵＶオゾン洗浄については、ＵＶランプ：低圧水銀ランプ、処理条件：９０℃で１０分間行った。
【０１７４】
次に、無アルカリガラス基板８１上に、第１のゲート電極８２及び第２のゲート電極８３を形成した。
具体的には、無アルカリガラス基板８１上に、ＤＣスパッタリングにより透明導電膜であるＭｏ膜を平均厚みが約１００ｎｍとなるよう成膜した。この後、フォトレジストを塗布し、プリベーク、露光装置による露光、現像により、形成される第１のゲート電極８２及び第２のゲート電極８３のパターンと同様のレジストパターンを形成し、更に、ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）により、レジストパターンの形成されていない領域のＭｏ膜を除去した。この後、レジストパターンも除去することにより、第１のゲート電極８２及び第２のゲート電極８３を形成した。
【０１７５】
次に、ゲート絶縁層８４を形成した。
具体的には、無アルカリガラス基板８１、第１のゲート電極８２、及び第２のゲート電極８３上に、スピンコーティングによりストロンチウムランタン酸化物絶縁膜を形成した。まず、２−エチルヘキサン酸ストロンチウムトルエン溶液（Ｓｒ含量２質量％、和光純薬工業株式会社製、１９５−０９５６１）０．８ｍＬと２−エチルヘキサン酸ランタントルエン溶液（Ｌａ含量７質量％、和光純薬工業株式会社製、１２２−０３３７１）３．０ｍＬとを混合し、更にトルエン３．０ｍＬを加え希釈して作製した酸化物絶縁膜形成用インクをスピンコーティングした。塗布後、大気中にて４００℃で３時間の加熱処理をした。得られた膜の平均厚みは３００ｎｍとなった。この後、フォトレジストを塗布し、プリベーク、露光装置による露光、現像により、形成されるゲート絶縁層８４のパターンと同様のレジストパターンを形成し、更に、ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）により、レジストパターンの形成されていない領域のストロンチウムランタン酸化物絶縁膜を除去し、この後、レジストパターンも除去することによりゲート絶縁層８４を形成した。
【０１７６】
次に、第１の活性層８５、及び第２の活性層８６を形成した。
具体的には、ＤＣスパッタリングにより、Ｍｇ−Ｉｎ系酸化物膜を平均厚みが約１００ｎｍとなるように成膜し、この後、Ｍｇ−Ｉｎ系酸化物膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、現像により、形成される第１の活性層６５及び第２の活性層８６のパターンと同様のレジストパターンを形成し、更に、ＲＩＥにより、レジストパターンの形成されていない領域のＭｇ−Ｉｎ系酸化物膜を除去した。この後、レジストパターンも除去することにより、第１の活性層８５及び第２の活性層８６を形成した。
【０１７７】
次に、第１のソース電極８７、第２のソース電極８９、第１のドレイン電極８８、及び第２のドレイン電極９０を形成した。第１のドレイン電極８８は、第２のゲート電極８３と接続するように形成した。
具体的には、ゲート絶縁層８４上にＤＣスパッタリングによりＭｏ（モリブデン）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ｍｏ膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成される第１のソース電極８７、第２のソース電極８９、第１のドレイン電極８８、及び第２のドレイン電極９０のパターンと同様のレジストパターンを形成した。更に、ＲＩＥにより、レジストパターンの形成されていない領域のＭｏ膜を除去した。この後、レジストパターンも除去することにより、Ｍｏ膜からなる第１のソース電極８７、第２のソース電極８９、第１のドレイン電極８８、及び第２のドレイン電極９０を形成した。
【０１７８】
これにより、第１のソース電極８７と第１のドレイン電極８９との間にチャネルが形成されるように第１の活性層８５が配置され、第２のソース電極８８と第２のドレイン電極９０との間にチャネルが形成されるように第２の活性層８６が配置される構造となった。図１８に示されるように、無アルカリガラス基板８１上にゲート絶縁層８４のみが形成されている領域Ｃと、無アルカリガラス基板８１上に、第１のゲート電極８２、ゲート絶縁層８４、第１の活性層８５、及び第１のソース電極８７が重なった領域Ｃ’での電子回路含有基材の段差は３００ｎｍであった。
【０１７９】
次に、第１の層間絶縁膜９１を形成した。第１の層間絶縁膜９１は、保護層としての役割も果たす。
具体的には、ＲＦスパッタリングによりＳｉＯ２膜を平均膜厚が１００ｎｍとなるように成膜した。この後、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、コンタクトホール領域に開口領域を有するレジストパターンを形成した。続いてＲＩＥにより開口領域のＳｉＯ２を除去した。この後、レジストパターンも除去することにより、第１の層間絶縁膜を形成した。
第１の層間絶縁膜９１のＣ−Ｃ’間段差は３００ｎｍであった。
【０１８０】
次に、続いてＳｉＯ２膜上に第２の層間絶縁膜９２としてシロキサンポリマー絶縁膜を形成した。
具体的には、感光性シロキサンポリマー塗布液（Ｓ０３シリーズ、ＡＺエレクトロニックマテリアルズ製）をスピンコーティングし、プリベーク、露光装置による露光、現像、Ｎ２雰囲気中で２５０℃×１時間の加熱処理をすることで、コンタクトホール領域に開口領域を有する第２の層間絶縁膜９２を得た。第２の層間絶縁膜の平均厚みは１．５μｍであった。第２の層間絶縁膜９２のＣ−Ｃ’間段差は２５ｎｍであり、電界効果型トランジスタの段差が良好に平坦化されていることがわかった。
【０１８１】
続いて、画素電極９３を形成した。
具体的には、ＤＣスパッタリングによってＡｇ−Ｐｄ−Ｃｕ薄膜、ＩＴＯ薄膜を順次、それぞれの平均厚みが１００ｎｍとなるように成膜した。この後、Ａｇ−Ｐｄ−Ｃｕ薄膜、及びＩＴＯ薄膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、現像により、所望のパターンを得た後、ウェットエッチングにより、レジストパターンの形成されていない領域のＩＴＯ薄膜、及びＡｇ−Ｐｄ−Ｃｕ薄膜を順次除去した。この後、レジストパターンも除去することにより、画素電極９３を形成した。
【０１８２】
次に、隔壁９４を形成した。具体的には、ポジ型感光性ポリイミド樹脂（ＤＬ−１０００、東レ株式会社製）をスピンコートにより塗布し、プリベーク、露光装置による露光、及び現像により、所望のパターンを得た。その後、２３０℃で３０分間のポストベークをすることにより、隔壁９４を形成した。
【０１８３】
次に高分子有機発光材料を用いて、インクジェット装置により、画素電極９３上に有機ＥＬ層９５を形成した。
【０１８４】
次に、上部電極を形成した。
具体的には、ＭｇＡｇを真空蒸着することにより、有機ＥＬ層９５及び隔壁９４上に上部電極９６を形成した。
【０１８５】
次に、封止層９７を形成した。具体的には、ＰＥＣＶＤによりＳｉＮＸ膜を平均膜厚が約２μｍとなるように成膜することにより、陰極（上部電極９６）上に封止層９７を形成した。
【０１８６】
次に、対向基板９９との貼合せを行った。
具体的には、封止層９７の上に、接着層９８を形成し、無アルカリガラス基板からなる対向基板９９を貼り合せた。
【０１８７】
これにより、エレクトロルミネッセンス表示素子を作製した。
作製したエレクトロルミネッセンス表示素子に表示ムラは見られず、良好な表示特性を示した。
【０１８８】
（実施例２８）
実施例２７において、無アルカリガラス基板８１の一部の表面が、ゲート絶縁層８４、及び第１のドレイン電極８９に被覆されておらず、第１の層間絶縁膜９１と接触部を有する設計に変えた以外は、実施例２７と同様にして、エレクトロルミネッセンス表示素子を作製した（図１９）。
【０１８９】
本実施例においては、図１９に示されるように、無アルカリガラス基板８１上が露出している領域Ｃと、無アルカリガラス基板８１上に第１のゲート電極８２、ゲート絶縁層８４、第１の活性層８５、第１のソース電極８７が重なった領域Ｃ’での電子回路含有基材の段差は６００ｎｍであった。
【０１９０】
第１の層間絶縁膜９１のＣ−Ｃ’間段差は６００ｎｍ、第２の層間絶縁膜９２のＣ−Ｃ’間段差は５０ｎｍであり、電界効果型トランジスタの段差が良好に平坦化されていることがわかった。
【０１９１】
本実施例で作製したエレクトロルミネッセンス表示素子に表示ムラは見られず、良好な表示特性を示した。
【０１９２】
（比較例３）
実施例２７において、第１の層間絶縁膜９１に代えて、チャネル領域上のみに保護層１０１、１０２を形成した以外は、実施例２７と同様にして、エレクトロルミネッセンス表示素子を作製した（図２０）。なお、保護層１０１、１０２の材質は、第１の層間絶縁膜９１の材質と同じとした。
具体的には、ＲＦスパッタリングによりＳｉＯ２膜を平均膜厚が１００ｎｍとなるように成膜した。この後、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、コンタクトホール領域に開口領域を有するレジストパターンを形成した。続いてＲＩＥにより開口領域のＳｉＯ２を除去した。この後、レジストパターンも除去することにより、ＳｉＯ２より成る保護層１０１、１０２を形成した。平均膜厚は約３０ｎｍであった。
【０１９３】
図２０に示されるように、無アルカリガラス基板８１上にゲート絶縁膜８４のみが形成されている領域Ｃと、無アルカリガラス基板８１上に、第１のゲート電極８２、ゲート絶縁層８４、第１の活性層８５、第１のソース電極８７、保護層１０１が重なった領域Ｃ’での電子回路含有基材の段差は、４００ｎｍであった。
【０１９４】
第２の層間絶縁膜９２のＣ−Ｃ’間段差は１５０ｎｍであり、実施例２７と比較して電界効果型トランジスタの段差が大きいことがわかった。
【０１９５】
本比較例で作製したエレクトロルミネッセンス表示素子は表示ムラが発生し、均一な表示特性を示さなかった。
【０１９６】
（比較例４）
実施例２８において、第１の層間絶縁膜９１に代えて、チャネル領域上のみに保護層１０１、１０２を形成した以外は、実施例２８と同様にして、エレクトロルミネッセンス表示素子を作製した（図２１）。なお、保護層１０１、１０２の材質は、第１の層間絶縁膜９１の材質と同じとした。保護層１０１、１０２は、比較例３の保護層１０１、１０２と同じ方法で形成した。
【０１９７】
図２１に示されるように、無アルカリガラス基板８１上が露出している領域Ｃと、無アルカリガラス基板８１上に第１のゲート電極８２、ゲート絶縁層８４、第１の活性層８５、第１のソース電極８７、保護層１０１が重なった領域Ｃ’での電子回路含有基材の段差は、７００ｎｍであった。
【０１９８】
第２の層間絶縁膜９２のＣ−Ｃ’間段差は２，０００ｎｍ以上であり、激しい段差が発生した。
【０１９９】
本比較例で作製したエレクトロルミネッセンス表示素子は表示ムラが発生し、均一な表示特性を示さなかった。
【０２００】
（実施例２９）
基材上に、第１の配線（ドレイン電極）を有する電界効果型トランジスタ、第１の層間絶縁膜、第２の層間絶縁膜、第２の配線（画素電極）、接続部材、及びエレクトロルミネッセンス素子を有する、エレクトロルミネッセンス表示素子を作製した（図２２）。
【０２０１】
具体的には、まず、実施例２７と同じ方法で、無アルカリガラス基板８１上にゲート電極８２〜第２のドレイン電極９０を形成した。
【０２０２】
次に、保護層１０１、１０２を形成した。
具体的には、ＲＦスパッタリングによりＳｉＯ２膜を平均膜厚が１００ｎｍとなるように成膜した。この後、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、コンタクトホール領域に開口領域を有するレジストパターンを形成した。続いてＲＩＥにより開口領域のＳｉＯ２を除去した。この後、レジストパターンも除去することにより、ＳｉＯ２より成る保護層１０１、１０２を形成した。
【０２０３】
図２２に示されるように、無アルカリガラス基板８１上にゲート絶縁膜８４のみが形成されている領域Ｃと、無アルカリガラス基板８１上に、第１のゲート電極８２、ゲート絶縁層８４、第１の活性層８５、第１のソース電極８７、保護層１０１が重なった領域Ｃ’での電子回路含有基材の段差は、４００ｎｍであった。
【０２０４】
次に、第１の層間絶縁膜９１を形成した。具体的には、ポジ型感光性ポリイミド樹脂（ＤＬ−１０００、東レ株式会社製）をスピンコートにより塗布し、プリベーク、露光装置による露光、及び現像により、コンタクトホールを有するパターンを得た。その後、２３０℃で３０分間のポストベークをすることにより、第１の層間絶縁膜９１を形成した。第１の層間絶縁膜９１の平均厚みは１００ｎｍであった。
【０２０５】
続いて、実施例２７と同じ方法で、第２の層間絶縁膜９２〜接着層９８を形成し、対向基板９９と貼りあわせることで、エレクトロルミネッセンス表示素子を作製した。
【０２０６】
第１の層間絶縁膜９１のＣ−Ｃ’間段差は３５０ｎｍ、第２の層間絶縁膜９２のＣ−Ｃ’間段差は３０ｎｍであり、電界効果型トランジスタの段差が良好に平坦化されていることがわかった。
【０２０７】
作製したエレクトロルミネッセンス表示素子に表示ムラは見られず、良好な表示特性を
示した。
【０２０８】
（実施例３０）
実施例２９において、無アルカリガラス基板８１の表面の一部がゲート絶縁層８４、及び第１のドレイン電極８９に被覆されておらず、第１の層間絶縁膜９１と接触部を有する設計に変えた以外は、実施例２９と同様にして、エレクトロルミネッセンス表示素子を作製した（図２３）。
【０２０９】
本実施例においても、図２３に示されるように、無アルカリガラス基板８１が露出している領域Ｃと、無アルカリガラス基板８１上に第１のゲート電極８２、ゲート絶縁層８４、第１の活性層８５、第１のソース電極８７が重なった領域Ｃ’での電子回路含有基材の段差は７００ｎｍであった。
【０２１０】
第１の層間絶縁膜９１のＣ−Ｃ’間段差は６００ｎｍ、第２の層間絶縁膜９２のＣ−Ｃ’間段差は５０ｎｍであり、電界効果型トランジスタの段差が良好に平坦化されていることがわかった。
【０２１１】
本実施例で作製したエレクトロルミネッセンス表示素子に表示ムラは見られず、良好な表示特性を示した。
【０２１２】
本発明の態様は、例えば、以下のとおりである。
＜１＞  基材、及び第１の配線を有し前記基材上に形成された電子回路を有する電子回路含有基材と、
前記電子回路含有基材上に形成され、かつ貫通孔を有する多層層間絶縁膜と、
前記多層層間絶縁膜上に形成された第２の配線と、
前記多層層間絶縁膜の前記貫通孔内に形成され、前記第１の配線と前記第２の配線とを接続する接続部材と、
を有する電子回路装置であって、
前記多層層間絶縁膜が、前記電子回路含有基材上に形成された第１の層間絶縁膜と、前記第１の層間絶縁膜上に形成された第２の層間絶縁膜とを有し、
前記第１の層間絶縁膜と前記電子回路含有基材とが接する接触部において、前記電子回路含有基材が、遷移金属を含有する遷移金属含有部位と、金属酸化物を含有する金属酸化物含有部位とを有する、
ことを特徴とする電子回路装置である。
＜２＞  前記第１の層間絶縁膜と前記電子回路含有基材とが接触する前記接触部が、前記第１の層間絶縁膜が前記電子回路と接する第１の接触部を有し、
前記第１の接触部における前記電子回路が、遷移金属を含有する遷移金属含有部位及び金属酸化物を含有する金属酸化物含有部位を有し、
前記第１の接触部における前記第１の層間絶縁膜が、前記電子回路の前記遷移金属含有部位及び前記金属酸化物含有部位と接する、
前記＜１＞に記載の電子回路装置である。
＜３＞  前記多層層間絶縁膜が、前記電子回路上及び前記電子回路の隙間に露出した前記基材上に形成され、
前記第１の層間絶縁膜と前記電子回路含有基材とが接触する前記接触部が、前記第１の層間絶縁膜が前記電子回路と接する第１の接触部と、前記第１の層間絶縁膜が前記基材と接する第２の接触部とを有し、
前記第１の接触部における前記電子回路が、遷移金属を含有する遷移金属含有部位及び金属酸化物を含有する金属酸化物含有部位の少なくともいずれかを有し、
前記第２の接触部における前記基材が、遷移金属を含有する遷移金属含有部位及び金属酸化物を含有する金属酸化物含有部位の少なくともいずれかを有し、
前記接触部における前記第１の層間絶縁膜が、前記電子回路の前記遷移金属含有部位及び前記基材の前記遷移金属含有部位の少なくともいずれか、並びに前記電子回路の前記金属酸化物含有部位及び前記基材の前記金属酸化物含有部位の少なくともいずれかと接する、
前記＜１＞に記載の電子回路装置である。
＜４＞  前記第１の接触部における前記電子回路が、遷移金属を含有する遷移金属含有部位を有し、
前記第２の接触部における前記基材が、金属酸化物を含有する金属酸化物含有部位を有し、
前記接触部における前記第１の層間絶縁膜が、前記電子回路の前記遷移金属含有部位、及び前記基材の前記金属酸化物含有部位と接する、
前記＜３＞に記載の電子回路装置である。
＜５＞  前記遷移金属が、Ａｕ、Ａｇ、Ｃｕ、Ｐｔ、Ｐｄ、Ｒｈ、Ｎｉ、Ｍｏ、及びＴｉの少なくともいずれかである前記＜１＞に記載の電子回路装置である。
＜６＞  前記金属酸化物が、ガラス、並びに、アルカリ土類金属と、Ｇａ、Ｓｃ、Ｙ、及びＣｅを除くランタノイドの少なくともいずれかとを含有するアモルファス複合金属酸化物の少なくともいずれかである前記＜１＞に記載の電子回路装置である。
＜７＞  前記第２の層間絶縁膜が、シロキサンポリマーを含有する前記＜１＞から＜５＞のいずれかに記載の電子回路装置である。
＜８＞  前記第１の層間絶縁膜の前記第２の層間絶縁膜側の面の形状が、前記電子回路含有基材の表面形状に追従した形状である前記＜１＞から＜７＞のいずれかに記載の電子回路装置である。
＜９＞  前記電子回路含有基材の最大段差（Ｘ）（ｎｍ）と、前記第１の層間絶縁膜の最大段差（Ｙ）（ｎｍ）とが、下記式（１）を満たす前記＜１＞から＜８＞のいずれかに記載の電子回路装置である。
（Ｘ−Ｙ）／Ｘ＜０．５  ・・・式（１）
＜１０＞  前記電子回路が、電界効果型トランジスタである前記＜１＞から＜９＞のいずれかに記載の電子回路装置である。
＜１１＞  駆動信号に応じて光出力が制御される光制御素子と、
前記光制御素子を駆動する駆動回路と、
を有する表示素子であって、
前記駆動回路が、前記＜１＞から＜１０＞のいずれかに記載の電子回路装置であることを特徴とする表示素子である。
＜１２＞  前記光制御素子が、エレクトロルミネッセンス素子を有する前記＜１１＞に記載の表示素子である。
＜１３＞  前記光制御素子が、エレクトロクロミック素子、液晶素子、電気泳動素子、及びエレクトロウェッティング素子のいずれかを有する前記＜１１＞に記載の表示素子である。
【符号の説明】
【０２１３】
１          基材
２          電子回路
２Ａ        第１の配線
３          第１の層間絶縁膜
４          第２の層間絶縁膜
５          第２の配線
６          接続部材
２１        基材
２２        ゲート電極
２３        ゲート絶縁層
２４        ソース電極
２５        ドレイン電極
２６        活性層
２７        保護層
８１        無アルカリガラス基板
８２        第１のゲート電極
８３        第２のゲート電極
８４        ゲート絶縁層
８５        第１の活性層
８６        第２の活性層
８７        第１のソース電極
８８        第１のドレイン電極
８９        第２のソース電極
９０        第２のドレイン電極
９１        第１の層間絶縁膜
９１’      保護層
９１’’    保護層
９２        第２の層間絶縁膜
９３        画素電極
９４        隔壁
９５        有機ＥＬ層
９６        上部電極
９７        封止層
９８        接着層
９９        対向基板
１０１      保護層
１０２      保護層
【先行技術文献】
【特許文献】
【０２１４】
【特許文献１】特許第４８３４９７２号公報
【図１】
0006520489.tif 000003
【図２】
0006520489.tif 000004
【図３】
0006520489.tif 000005
【図４Ａ】
0006520489.tif 000006
【図４Ｂ】
0006520489.tif 000007
【図４Ｃ】
0006520489.tif 000008
【図４Ｄ】
0006520489.tif 000009
【図５Ａ】
0006520489.tif 000010
【図５Ｂ】
0006520489.tif 000011
【図５Ｃ】
0006520489.tif 000012
【図５Ｄ】
0006520489.tif 000013
【図５Ｅ】
0006520489.tif 000014
【図６】
0006520489.tif 000015
【図７】
0006520489.tif 000016
【図８】
0006520489.tif 000017
【図９】
0006520489.tif 000018
【図１０Ａ】
0006520489.tif 000019
【図１０Ｂ】
0006520489.tif 000020
【図１１Ａ】
0006520489.tif 000021
【図１１Ｂ】
0006520489.tif 000022
【図１２Ａ】
0006520489.tif 000023
【図１２Ｂ】
0006520489.tif 000024
【図１３Ａ】
0006520489.tif 000025
【図１３Ｂ】
0006520489.tif 000026
【図１４】
0006520489.tif 000027
【図１５】
0006520489.tif 000028
【図１６】
0006520489.tif 000029
【図１７】
0006520489.tif 000030
【図１８】
0006520489.tif 000031
【図１９】
0006520489.tif 000032
【図２０】
0006520489.tif 000033
【図２１】
0006520489.tif 000034
【図２２】
0006520489.tif 000035
【図２３】
0006520489.tif 000036