(57)【特許請求の範囲】
【請求項１】
強誘電体薄膜層と、少なくとも部分的に前記強誘電体薄膜層上に設けられた第１電極層とを備える非破壊読み出し強誘電体メモリであって、前記第１電極層にギャップが設けられ、前記ギャップが対応的に前記強誘電体薄膜層上に位置するとともに前記第１電極層を少なくとも２つの部分に分け、前記強誘電体薄膜層におけるドメインの分極方向が前記強誘電体薄膜層の法線方向と略平行とならず、
前記強誘電体薄膜層は、前記第１電極層の前記２つの部分の間にある方向のパルス電圧の読み出し信号をバイアスする時に、前記ギャップに対応する一部の前記強誘電体薄膜層のドメインが局部的に逆転されて前記第１電極層の前記２つの部分を導電するドメイン壁導電チャネルが形成されるように配置されることを特徴とする非破壊読み出し強誘電体メモリ。
【請求項２】
前記第１電極層とは対向に設けられた第２電極層をさらに備え、前記強誘電体薄膜層が前記第１電極層と第２電極層との間に設けられ、前記強誘電体薄膜層におけるドメインの分極方向が前記強誘電体薄膜層の法線方向とが略垂直とならないことを特徴とする請求項１に記載の非破壊読み出し強誘電体メモリ。
【請求項３】
前記第１電極層における少なくとも２つの部分が第１読み出し電極部分と第２読み出し電極部分を備え、前記第１読み出し電極部分と第２読み出し電極部分が読み出し電極対を構成し、前記読み出し信号が前記読み出し電極対にバイアスされることを特徴とする請求項２に記載の非破壊読み出し強誘電体メモリ。
【請求項４】
前記強誘電体薄膜層におけるドメインの分極方向を統一的に反転するように、前記第１電極層と第２電極層との間に書き込み信号を操作可能にバイアスすることを特徴とする請求項２に記載の非破壊読み出し強誘電体メモリ。
【請求項５】
前記第２電極層とは対向に設けられた第３電極層をさらに備え、
前記強誘電体薄膜層におけるドメインの分極方向を統一的に反転するように、前記第３電極層と前記第２電極層との間に書き込み信号を操作可能にバイアスし、
前記第３電極層と前記第１電極層との間に少なくとも前記ギャップを充填する絶縁誘電体層が設けられることを特徴とする請求項２に記載の非破壊読み出し強誘電体メモリ。
【請求項６】
前記第１電極層は読み書き電極層であり、
前記強誘電体薄膜層は、さらに、前記読み書き電極層における前記２つの部分の間に第１方向の書き込み信号をバイアスする時に、前記ギャップに対応する一部の前記強誘電体薄膜層のドメインが縦方向に前記強誘電体薄膜層を貫通するように逆転されるように配置されることを特徴とする請求項１に記載の非破壊読み出し強誘電体メモリ。
【請求項７】
前記読み書き電極層における前記ギャップに隣接する２つの部分の間に前記第１方向とは反対する第２方向の書き込み信号をバイアスする時に、縦方向に前記強誘電体薄膜層を貫通するように逆転された前記ドメインを、初期分極方向に逆転することを特徴とする請求項６に記載の非破壊読み出し強誘電体メモリ。
【請求項８】
所定大きさの書き込み電圧をバイアスすることにより前記ギャップに対応する一部の前記強誘電体薄膜層のドメインが縦方向に前記強誘電体薄膜層を貫通するという方式で逆転されるように、前記強誘電体薄膜層の厚み及び／又は前記ギャップの間隔を配置することを特徴とする請求項６に記載の非破壊読み出し強誘電体メモリ。
【請求項９】
所定大きさの読み出し電圧をバイアスすることにより前記ギャップに対応する一部の前記強誘電体薄膜層のドメインが局部的に逆転されて前記ドメイン壁導電チャネルが形成されるように、前記強誘電体薄膜層の厚み及び／又は前記ギャップの間隔を配置することを特徴とする請求項８に記載の非破壊読み出し強誘電体メモリ。
【請求項１０】
前記第１電極層は読み書き電極層であり、前記読み書き電極層における少なくとも２つの部分が第１読み書き電極部分と第２読み書き電極部分を備え、前記第１読み書き電極部分と第２読み書き電極部分が読み書き電極対を構成し、前記書き込み信号又は読み出し信号が前記読み書き電極対にバイアスされることを特徴とする請求項４に記載の非破壊読み出し強誘電体メモリ。
【請求項１１】
前記強誘電体薄膜層のドメインが第１分極方向のドメインに統一的に反転される場合に、第１論理情報を記憶したことを示し、前記強誘電体薄膜層のドメインが第２分極方向のドメインに統一的に反転される場合に、第２論理情報を記憶したことを示し、前記第１分極方向と前記第２分極方向とが反対することを特徴とする請求項１０に記載の非破壊読み出し強誘電体メモリ。
【請求項１２】
前記強誘電体薄膜層はさらに、第１電極層の前記２つの部分間にバイアスされた前記読み出し信号を除去した後、逆転された一部の前記強誘電体薄膜層のドメインが初期の分極方向に回復され且つ前記ドメイン壁導電チャネルが消失するように配置されることを特徴とする請求項１に記載の非破壊読み出し強誘電体メモリ。
【請求項１３】
前記読み出し信号の読み出し電圧が一定である場合に、前記ドメイン壁導電チャネルを形成する時のオン電流が前記ギャップの間隔の減少に伴って増大し、及び／又は
前記読み出し信号の読み出し電圧が大きいほど、前記ギャップに対応する一部の前記強誘電体薄膜層のドメインの逆転される部分の比率が大きくなり、及び／又は
前記読み出し信号の読み出し電圧が大きいほど、形成された前記ドメイン壁導電チャネルのギャップの表面に対する深度が深くなることを特徴とする請求項１に記載の非破壊読み出し強誘電体メモリ。
【請求項１４】
前記ギャップの間隔が２ナノメートル以上且つ５００ナノメートル以下で、或いは５ナノメートル以上且つ１００ナノメートル以下であり、
前記ギャップの幅が５ナノメートル以上且つ５００ナノメートル以下であることを特徴とする請求項１に記載の非破壊読み出し強誘電体メモリ。
【請求項１５】
前記ギャップの間隔が前記強誘電体薄膜層の厚み或いは前記強誘電体薄膜層の厚みの半分より小さいことを特徴とする請求項１に記載の非破壊読み出し強誘電体メモリ。
【請求項１６】
前記強誘電体薄膜層がマルチフェロイックＢｉＦｅＯ３、Ｌａドープマルチフェロイック塩（Ｂｉ，Ｌａ）ＦｅＯ３、チタン酸ジルコン酸鉛塩（Ｐｂ，Ｚｒ）ＴｉＯ３或いはニオブ酸リチウム塩ＬｉＮｂＯ３であることを特徴とする請求項１に記載の非破壊読み出し強誘電体メモリ。
【請求項１７】
前記強誘電体薄膜層の厚みが５ナノメートル以上且つ５００ナノメートル以下であることを特徴とする請求項１に記載の非破壊読み出し強誘電体メモリ。
【請求項１８】
前記第１電極層の厚みが５ナノメートル以上且つ１００ナノメートル以下であることを特徴とする請求項１に記載の非破壊読み出し強誘電体メモリ。
【請求項１９】
前記強誘電体薄膜層が成長する結晶方向を制御することによって、前記強誘電体薄膜層のドメインの分極方向が前記強誘電体薄膜層の法線方向と略平行とならないことを特徴とする請求項１に記載の非破壊読み出し強誘電体メモリ。
【請求項２０】
前記ギャップに絶縁媒体材料が充填又は部分的に充填されることを特徴とする請求項１に記載の非破壊読み出し強誘電体メモリ。
【請求項２１】
請求項１に記載の非破壊読み出し強誘電体メモリの製造方法であって、
基板を提供するステップと、
強誘電体薄膜を形成するステップと、
前記強誘電体薄膜層上に前記ギャップを有する第１電極層を形成するステップとを含むことを特徴とする製造方法。
【請求項２２】
前記強誘電体薄膜を形成する前に前記基板上に第２電極層を形成するステップをさらに含むことを特徴とする請求項２１に記載の製造方法。
【請求項２３】
前記第１電極層上に絶縁誘電体層を堆積するステップと、
前記絶縁誘電体層上に第３電極層を形成するステップとをさらに含むことを特徴とする請求項２２に記載の製造方法。
【請求項２４】
請求項１に記載の非破壊読み出し強誘電体メモリの操作方法であって、読み出し操作時に、前記第１電極層における前記２つの部分の間に、ある方向のパルス電圧の読み出し信号をバイアスし、該２つの部分の間の電流の大きさを読み取ることによって前記ドメイン壁導電チャネルが成功に形成されるか否かを判断し、それにより記憶されている論理情報を読み出すことを特徴とする操作方法。
【請求項２５】
前記強誘電体メモリは前記第１電極層とは対向に設けられた第２電極層をさらに備え、前記強誘電体薄膜層が前記第１電極層と第２電極層との間に設けられ、
前記操作方法において、書き込み操作時に、前記強誘電体薄膜層におけるドメインの分極方向を統一的に反転するように、前記第１電極層と第２電極層との間に書き込み信号をバイアスすることを特徴とする請求項２４に記載の操作方法。
【請求項２６】
前記非破壊読み出し強誘電体メモリは前記第２電極層とは対向に設けられた第３電極層をさらに備え、
前記操作方法において、書き込み操作時に、前記強誘電体薄膜層におけるドメインの分極方向を統一的に反転するように、前記第３電極層と前記第２電極層との間に書き込み信号をバイアスすることを特徴とする請求項２５に記載の操作方法。
【請求項２７】
前記第１電極層は読み書き電極層であり、
前記操作方法において、書き込み操作時に、
読み書き電極層における前記２つの部分の間に第１方向の書き込み信号をバイアスし、前記ギャップに対応する一部の前記強誘電体薄膜層のドメインが縦方向に前記強誘電体薄膜層を貫通するように逆転されることにより、第１論理情報を書き込み、
読み書き電極層における前記ギャップに隣接する２つの部分の間に前記第１方向とは反対する第２方向の書き込み信号をバイアスし、縦方向に前記強誘電体薄膜層を貫通するように逆転された前記ドメインを、初期分極方向に逆転することにより、第２論理情報を書き込むことを特徴とする請求項２４に記載の操作方法。
【請求項２８】
強誘電体薄膜層に、縦方向に前記強誘電体薄膜層を貫通するように逆転された前記ドメインと逆転されていない前記ドメインとの間に、前記強誘電体薄膜層の上面と下面を貫通するドメイン壁が形成されることを特徴とする請求項２７に記載の書き込み操作方法。
【請求項２９】
前記読み出し信号を除去した後、読み出し操作過程で局所的に逆転されたドメインはほぼ読み出し操作前の分極方向に回復し、前記ドメイン壁導電チャネルが消失することを特徴とする請求項２４に記載の操作方法。
【請求項３０】
前記第１電極層は読み書き電極層であり、
前記操作方法において、書き込み操作時に、
読み書き電極層における前記２つの部分の間に第１方向の書き込み信号をバイアスし、前記強誘電体薄膜層のドメインを第１分極方向に統一的に反転し、第１論理情報の書き込み操作が完了し、
読み書き電極層における前記２つの部分の間に第１方向とは反対する第２方向の書き込み信号をバイアスし、前記強誘電体薄膜層おドメインを第２分極方向のドメインに統一的に反転し、第２論理情報の書き込み操作が完了し、
前記第１分極方向と前記第２分極方向とが反対することを特徴とする請求項２４に記載の操作方法。
【請求項３１】
前記読み出し信号の読み出し電圧が一定である場合に、前記ドメイン壁導電チャネルを形成する時のオン電流が前記ギャップの間隔の減少に伴って増大し、及び／又は
前記読み出し信号の読み出し電圧が大きいほど、前記ギャップに対応する一部の前記強誘電体薄膜層のドメインの逆転される部分の比率が大きくなり、及び／又は
前記読み出し信号の読み出し電圧が大きいほど、形成された前記ドメイン壁導電チャネルのギャップの表面に対する深度が深くなることを特徴とする請求項２４に記載の操作方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は強誘電体メモリの技術分野に属し、具体的に非破壊読み出し強誘電体メモリに関し、特にギャップを有する電極に基づき非破壊読み出し操作を行う強誘電体メモリ及び該強誘電体メモリの製造方法並びに操作方法に関する。
【背景技術】
【０００２】
強誘電体ランダムアクセスメモリＦＲＡＭ(Ferroelectric Random Access Memory)は強誘電体ドメイン（又は「ドメイン」と呼ばれる）の電界における2つの異なる分極配向（polarization orientation）を論理情報（「０」又は「１」）として利用してデータを記憶する不揮発性メモリ(Non-volatile Memory)であり、「強誘電体メモリ」とも呼ばれる。
【０００３】
強誘電体メモリの記憶誘電体層は即ち逆転（又は「反転」）可能な強誘電体ドメインを有する強誘電体薄膜層であり、現在、実験室内で測定できるドメイン逆転の最高速度は０．２ｎｓに達することができ、実際にはより速くなることができる。一般的に、ドメインの逆転速度はメモリの読み書き時間を決め、ドメイン逆転の抗電圧はデバイスの読み書き電圧を決め、それは薄膜の厚みが薄くなるにつれてほぼ等比例的に小さくなる。従って、強誘電体メモリはデータ読み出し速度が速く、駆動電圧が低く及び記憶密度が高いなどの利点を有し、近年、広く注目されて急速に発展している。
【０００４】
現在、基本的な作動又は操作モードに応じて、強誘電体メモリは主に、破壊読み出し（ＤＲＯ）ＦＲＡＭ及び非破壊読み出し（ＮＤＲＯ）ＦｅＦＥＴという２種類に分けられる。
【０００５】
破壊読み出し（ＤＲＯ）強誘電体メモリは、強誘電体キャパシタ（強誘電体薄膜層を誘電体層として形成されたキャパシタ）で一般的な記憶電荷キャパシタを代替するとともに、その分極逆転を利用してデータの書き込みと読み取りを実現するものである。今まで、市場で適用されているすべての強誘電体メモリはこの作動モードを採用し、１つのトランジスタＴと１つの強誘電体キャパシタＣ（即ち１Ｔ１Ｃ）により記憶ユニットを構成し、且つ該１Ｔ１Ｃ記憶ユニットを回路設計の基礎とし、読み取り操作過程において、電荷積分の方法で、１Ｔ１Ｃ記憶ユニットと直列に接続される参照キャパシタに対して電圧読み取りを行うことによって強誘電体薄膜層のドメインが逆転するか否かを判断し、それにより記憶ユニットにおける論理情報を識別する。このような強誘電体メモリは、読み取り操作中に、電圧読み取りが強誘電体薄膜層のドメイン逆転を引き起こすので、情報の読み取りが破壊性的であり、信頼性が低く、読み取り操作の後に元の論理情報状態を書き込み直す必要があるという欠陥を有している。また、デバイス集積密度の向上に伴い、記憶ユニットの強誘電体キャパシタＣの面積が縮小しており、読み出し電荷が強誘電体キャパシタＣの面積と正比例するので、読み出し可能な電荷がますます少なくなる。デバイス記憶ユニットのサイズが２６０ｎｍより小さい場合に、現在の読み出し回路はほとんど記憶ユニットに記憶されている論理情報を識別できず、強誘電体メモリの高密度への発展に大きな支障が生じることがある。
【０００６】
非破壊読み出し（ＮＤＲＯ）強誘電体メモリは強誘電体薄膜層で一般的なＭＯＳＦＥＴのゲート誘電体層を代替してＭＦＳ構造を構成する強誘電体電界効果トランジスタ（ＦｅＦＥＴ）である。分極方向を制御することによってソース−ドレイン電流Ｉｄｓの大きさを変更することができ、大きさの差異が数桁まで可能であり、非常に小さい電圧で記憶情報の非破壊読み取りを実現することができる。それは、高密度集積、高読み書き速度、非破壊読み取り及び低消費電力等の特徴を有するが、該デバイスの論理情報保持性が悪く、一般的に数日又は数ヶ月のみであり、メモリ市場で１０年以上であることが一般的な要件である。従って、現在、この構造はまだ実験室研究の段階にあり、メモリ製品に実用化できていない。
【０００７】
従って、現在の実用化されている破壊読み出し（ＤＲＯ）強誘電体メモリは、主に電荷積分方式で強誘電体キャパシタを読み出し、以上のように、それは破壊読み取りの欠陥を有し、読み出しの後にデータを書き込み直す必要があり、それにより、大量の消去と書き直しの操作に伴い、デバイスの信頼性が低下し、データの読み取り速度に影響を与え、且つ、このような読み取り原理が強誘電体キャパシタＣの比例に応じた縮小を制限し、記憶密度が低く、例えば、現在の実用化されている強誘電体メモリは最大８ＭＢである。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、電流読み取り方式で非破壊読み出しを実現でき、記憶性能に優れる強誘電体メモリ及びその製造方法並びに操作方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
以上の目的を実現するために、本発明は以下の技術的解決手段を提供する。
【００１０】
本発明に係る一態様は、非破壊読み出し強誘電体メモリを提供するものであり、前記非破壊読み出し強誘電体メモリが、強誘電体薄膜層と、少なくとも部分的に前記強誘電体薄膜層上に設けられた第１電極層とを備え、前記第１電極層にギャップが設けられ、前記ギャップが対応的に前記強誘電体薄膜層上に位置するとともに前記第１電極層を少なくとも２つの部分に分け、前記強誘電体薄膜層におけるドメインの分極方向が前記強誘電体薄膜層の法線方向と略平行とならず、
【００１１】
前記強誘電体薄膜層は、前記第１電極層の前記２つの部分の間に読み出し信号をバイアスする時に、前記ギャップに対応する一部の前記強誘電体薄膜層のドメインが局部的に逆転されて前記第１電極層の前記２つの部分を導電するドメイン壁導電チャネルが形成されるように配置される。
【００１２】
本発明に係る別の態様は、
基板を提供するステップと、
強誘電体薄膜を形成するステップと、
前記強誘電体薄膜層上に前記ギャップを有する第１電極層を形成するステップとを含む上記非破壊読み出し強誘電体メモリの製造方法を提供するものである。
【００１３】
本発明に係るさらに別の態様は、前記非破壊読み出し強誘電体メモリの操作方法を提供し、読み出し操作時に、前記第１電極層における前記２つの部分の間に、ある方向の読み出し信号をバイアス(bias)し、該２つの部分の間における電流の大きさを読み取ることによって、前記ドメイン壁導電チャネルが成功に形成されるか否かを判断し、それにより、記憶されている論理情報を読み出す。
【図面の簡単な説明】
【００１４】
以下、図面を参照しながら詳しく説明することによって、本発明の上記と他の目的及び利点をより完全且つ明確にし、同じ又は類似の要素を同じ符号で示す。
【００１５】
【図１】本発明の第１実施例に係る非破壊読み出し強誘電体メモリの断面構造模式図である。
【図２】図１に示された非破壊読み出し強誘電体メモリの上電極の平面構造である。
【図３】図１の非破壊読み出し強誘電体メモリの上電極の別の平面構造である。
【図４】図１に示された実施例の強誘電体メモリの「１」の書き込みと「１」の読み出しの操作過程及び操作原理模式図である。
【図５】図１に示された実施例の強誘電体メモリの「０」の書き込みと「０」の読み出しの操作過程及び操作原理模式図である。
【図６】本発明の第１実施例に係る論理情報「１」が記憶されている強誘電体メモリの読み出し電極対に対して電圧走査操作を行う時のＩ−Ｖ曲線図である。
【図７】本発明の第１実施例に係る論理情報「０」が記憶されている強誘電体メモリの読み出し電極対に対して電圧走査を行う時のＩ−Ｖ曲線図である。
【図８】本発明の第１実施例に係る強誘電体メモリの読み出し電極対におけるある固定読み出し電圧での読み出し電流が書き込み電圧に伴って変化するＩ−Ｖ曲線模式図である。
【図９】本発明の実施例に係る強誘電体メモリの読み出し電極対に読み出し信号をバイアスする時の電界分布模式図である。
【図１０】本発明の第１実施例に係る強誘電体メモリの４Ｖの読み出し信号でのオン読み出し電流Ｉとギャップ距離ｄと関係模式図である。
【図１１】本発明の第１実施例に係る強誘電体メモリの＋／−４Ｖと１ｋＨｚ周波数の読み出しパルス電圧作用でのオン電流及びオフ電流と読み書き回数Ｎとの関係である。
【図１２】本発明の第２実施例に係る非破壊読み出し強誘電体メモリの断面構造模式図である。
【図１３】図１２に示された実施例の強誘電体メモリの書き込みの操作原理模式図である。
【図１４】本発明の第１実施例に係る強誘電体メモリの製造方法の過程模式図である。
【図１５】本発明の第３実施例に係る非破壊読み出し強誘電体メモリの断面構造模式図である。
【図１６】図１５に示された非破壊読み出し強誘電体メモリの上電極の平面構造である。
【図１７】図１５の非破壊読み出し強誘電体メモリの上電極の別の平面構造である。
【図１８】図１５に示された実施例の強誘電体メモリの「１」の書き込みと「０」の書き込みの操作原理模式図である。
【図１９】図１５に示された実施例の強誘電体メモリの「１」の読み出しと「０」の読み出しの操作過程及び操作原理模式図。
【図２０】本発明の第３実施例の＋／−４Ｖ書き込み電圧時に論理情報「０」／「１」が記憶されている強誘電体メモリの読み書き電極対に対して電圧走査操作を行う時のＩ−Ｖ曲線図である。
【図２１】本発明の第３実施例に係る強誘電体メモリの３Ｖの読み出し信号でのオン読み出し電流Ｉとギャップ距離ｄとの関係模式図である。
【図２２】本発明の第３実施例に係る強誘電体メモリの＋／−４Ｖの「１」／「０」の書き込み操作後の読み出し電流のデータ保持時間に伴う変化関係である。
【図２３】本発明の第３実施例に係る強誘電体メモリの製造方法過程模式図である。
【図２４】本発明の第４実施例に係る非破壊読み出し強誘電体メモリの断面構造模式図である。
【図２５】図２４に示された実施例の強誘電体メモリの「１」の書き込みと「０」の書き込みの操作原理模式図である。
【図２６】図２４に示された実施例の強誘電体メモリの「１」の読み出しと「０」の読み出しの操作過程及び操作原理模式図である。
【図２７】本発明の第４実施例に係る強誘電体メモリの製造方法過程模式図である。
【発明を実施するための形態】
【００１６】
以下、本発明の複数の可能な実施例のいくつを説明し、本発明に対する大体な了解を提供することを目的とし、本発明の重要又は決定的な要素を確認し又は保護する範囲を限定することは意図していない。
【００１７】
図面において、明瞭にするために、層と領域の厚みを誇張し、図示における各部間のサイズ比例関係が実際のサイズ比例関係を反映していない。
【００１８】
以下の実施例に、明確に説明するために、ドメイン方向或いは分極方向を例示的に与えたが、強誘電体メモリのドメイン方向又は分極方向が図に示す実施例に示される方向に限定されないことは勿論である。
【００１９】
図１は本発明の第１実施例に係る非破壊読み出し強誘電体メモリの断面構造模式図を示し、図２は図１に示された非破壊読み出し強誘電体メモリの上電極の平面構造を示す。図１に示すように、強誘電体メモリ１０の一部断面構造を示し、主に基板１０１、下電極層１０３、強誘電体薄膜層１０５、及び上電極層１０７を備え、上電極層１０７が強誘電体薄膜層１０５上に設けられてそれに接触され、上電極層１０７にはそれを複数の部分に分割するギャップ１０９が設けられ、該例示において、ギャップ１０９が上電極層１０７を２つの部分、即ち読み出し電極部分１０７１と読み出し電極部分１０７３に分割し、読み出し電極部分１０７１と読み出し電極部分１０７３が読み出し電極対を構成し、該実施例において、該読み出し電極対が該実施例の上電極層１０７を構成し、それも該実施例の強誘電体メモリ１０の書き込み操作に用いられる。
【００２０】
基板１０１は強誘電体メモリにおける通常の各種の基板材料であってもよく、例えば、Ｓｉ、ＳｒＴｉＯ３又はＬｉＮｂＯ３であってもよい。一般的に、基板１００の材料選択は主に下電極層１０３と強誘電体薄膜層１０５によって一緒に決められる。該実施例において、基板１０１はＳｉ基板であってもよく、半導体ＣＭＯＳプロセスとの両立性が高いであり、量産に寄与する。また、性能に優れているエピタキシャル薄膜層を得るために、下電極１０１と強誘電体薄膜層１０５の格子定数要件に基づいてＳｒＴｉＯ３又はＬｉＮｂＯ３等の基板材料を選択する。
【００２１】
下電極層１０３は基板１０１上に成長され、低抵抗率の導電材料であってもよく、例えば、Ｐｔ、ＳｒＲｕＯ３、ＬａＮｉＯ３の一種又は複数種の組み合わせから選ばれる。下電極層１０３の厚みは５０−１００ｎｍであってもよく、例えば、８０ｎｍである。下電極層１０３はスパッタリング、化学気相堆積（ＣＶＤ）、パルスレーザー堆積（ＰＬＤ）等の薄膜堆積方法で製造して形成することができるが、これに限定されるものではない。
【００２２】
強誘電体薄膜層１０５は下電極層１０３の上に形成され、適切なドメイン構造を有するいずれかの強誘電体材料であってもよく、具体的に、マルチフェロイックＢｉＦｅＯ３、Ｌａドープマルチフェロイック塩（Ｂｉ，Ｌａ）ＦｅＯ３、チタン酸ジルコン酸鉛塩（Ｐｂ，Ｚｒ）ＴｉＯ３或いはニオブ酸リチウム塩ＬｉＮｂＯ３から選ばれてもよく、しかし、強誘電体薄膜層１０５の具体的な強誘電体材料タイプが制限されないことは勿論であり、当業者はいずれか一種の強誘電体材料タイプを選択することができる。強誘電体薄膜層１０５の製造方法も制限されず、例えば、スパッタリング、ＣＶＤ、ＰＬＤ等の薄膜堆積方法で製造して形成することができる。強誘電体薄膜層１０５の厚み範囲は５ナノメートル以上且つ５００ナノメートル以下であってもよく、例えば、２０ｎｍ、３０ｎｍ又は５０ｎｍであってもよい。
【００２３】
該実施例において、読み出し電極部分１０７１と読み出し電極部分１０７３は連続的な金属薄膜層を使用してギャップ１０９をパターンエッチングすることによって形成されてもよく、勿論、他の実施例に、それらは個別にパターン形成されてもよい。この文に、読み出し電極部分１０７１と読み出し電極部分１０７３は読み出し電極対を構成し、ここで、「読み出し」はそれらが少なくとも読み出し操作の機能を有することを反映し、しかし、該読み出し電極部分１０７１と読み出し電極部分１０７３の機能がそれに限定されず、例えば、該実施例において、読み出し電極部分１０７１と読み出し電極部分１０７３は本発明の実施例の強誘電体メモリの上電極１０７を構成する。上電極層１０７は、強誘電体薄膜層１０５の上に位置するとともに強誘電体薄膜層１０５に接触し、且つ、強誘電体薄膜層１０５の他側の下電極層１０２と該メモリに対して書き込み操作を行うための電極対を構成する。
【００２４】
読み出し電極部分１０７１及び／又は読み出し電極部分１０７３は、低抵抗率の導電材料であってもよく、例えば、Ｐｔ、ＳｒＲｕＯ３、ＬａＮｉＯ３の一種又は複数種の組み合わせから選ばれる。読み出し電極部分１０７１及び／又は読み出し電極部分１０７３の厚みは５〜１００ｎｍであってもよく、例えば、２０ｎｍである。読み出し電極部分１０７１及び／又は読み出し電極部分１０７３はスパッタリング、ＣＶＤ、ＰＬＤ等の薄膜堆積方法で製造して形成することができるが、これに限定されるものではない。
【００２５】
ギャップ１０９は、読み出し電極部分１０７１と読み出し電極部分１０７３との相対的な電気的分離（該電気的分離は、以下の読み出し操作過程により形成されるドメイン壁導電チャネルの場合を含まない）を実現することに用いられ、ギャップ１０９は、金属平坦層に対して電子ビーム加工、ナノインプリントを行うことによって又は他のリソグラフィー方法で取得することができるが、ギャップ１０９の形成方法は、本発明の実施例に限定されない。ギャップ１０９の間隔ｄの範囲は２ナノメートル以上且つ５００ナノメートル以下であってもよく、好ましくは、５ナノメートル以上且つ１００ナノメートル以下であり、例えば１０ナノメートル、１３５ナノメートル、１２５ナノメートル等であり、間隔ｄが小さいほど、強誘電体メモリの記憶密度の向上に有利で、読み出し電圧の減少と読み出し電流の増大に有利であり、読み出し消費電力が小さく、従って、ギャップ１０９は各種のナノサイズのギャップ１０５であってもよい。ギャップ１０９の形状は図２に示された形状に限定されず、他の実施例において、ギャップ１０９はさらに鋸歯状等であってもよい。読み出し電極部分１０７１と読み出し電極部分１０７３の垂直な方向でのギャップの幅ｗサイズ（即ちギャップの幅サイズ）は５ナノメートル以上且つ５００ナノメートル以下であってもよく、例えば５０ナノメートルである。
【００２６】
図３は図１の非破壊読み出し強誘電体メモリの上電極の別の平面構造を示す。該実施例において、ギャップ１０９は、上電極層１０７を読み出し電極部分１０７１、読み出し電極部分１０７３、読み出し電極部分１０７５及び読み出し電極部分１０７７という４つの部分に分割し、ギャップ１０９両側の隣接するいずれか２つの読み出し電極部分が１組の読み出し電極対を構成することができ、例えば、読み出し電極部分１０７３と読み出し電極部分１０７７、読み出し電極部分１０７５と読み出し電極部分１０７７であり、勿論、４つの図３に示される読み出し電極部分を読み出し電極対に構成してもよい。
【００２７】
続けて図１に示すように、本発明に、強誘電体薄膜層１０５は、その強誘電体ドメインが面内と面外にいずれも成分を有し、即ち、面内成分（強誘電体ドメインの自発分極の膜面での投影）と面外成分（強誘電体ドメインの自発分極の膜面に垂直な面での投影）を有するという条件を満たす必要があり、強誘電体薄膜層１０５には図１に示された２つの方向のドメイン１０５１及び１０５３が形成されてもよく、ドメイン１０５１の分極方向とドメイン１０５３の分極方向が完全に反対し、バイアスが抗電圧より大きくなった後、ドメインが電界方向に沿って配向し、従って、電界方向が元のドメイン方向とは反対する電圧をバイアスし且つ抗電圧より大きい場合に、ドメイン１０５１又は１０５３は逆転する。該実施例において、強誘電体薄膜層１０５のドメインの分極方向は強誘電体薄膜層１０５の法線（図に示される強誘電体薄膜層１０５に垂直な点線）方向と略垂直且つ略平行とならず、具体的に、図１に示すように、強誘電体薄膜層１０５の法線とドメインの分極方向との角αは０°、９０°、１８０°及び２７０°に等しくなく、例えばα＝４５°であり、このように、ドメインは面内成分と面外成分を有し、その書き込み操作と読み出し操作を実現する。具体的に、強誘電体薄膜層１０５が成長する結晶方向を制御することによって実現でき、例示的に、結晶面が（００１）であるＳｒＴｉＯ３下電極層１０３上に厚み１００ナノメートルのＢｉＦｅＯ３強誘電体薄膜層１０５をエピタキシャル成長することができ、ただし、ＢｉＦｅＯ３強誘電体薄膜層１０５のドメインの分極方向が＜１１１＞方向に沿う。
【００２８】
勿論、別の実施例において、ギャップ１０９を、以上の上電極層１０７に配置する方式に基づき対応的に下電極層１０３に配置してもよく、本願の請求項１の「前記強誘電体薄膜層上に位置する」は「前記強誘電体薄膜層の上方に位置する」と理解することに限定されない。「第１電極層」にギャップが設けられるため、本願は「第１電極層」のみによって非破壊読み出し操作を実現することができる。
【００２９】
図４は図１に示された実施例の強誘電体メモリの「１」の書き込みと「１」の読み出しの操作過程及び操作原理模式図であり、図５は図１に示された実施例の強誘電体メモリの「０」の書き込みと「０」の読み出しの操作過程及び操作原理模式図である。
【００３０】
該実施例において、書き込み操作過程で、上電極層１０７と下電極層１０３との間に少なくとも該強誘電体薄膜層１０５の抗電界より大きい電圧Ｖｗｒｉｔｅを印加し、ドメインを反転することにより、該強誘電体メモリ１０に対する論理情報「１」又は「０」の書き込みを実現する。まず、図４（ａ）に示すように、図に示されたドメイン１０５１の分極方向で記憶情報「１」を示し、「１」の書き込み操作過程で、上電極層１０７と下電極層１０３との間に該強誘電体薄膜層１０５の抗電界より大きい書き込み信号Ｖｗｒｉｔｅ１を印加し、上電極層１０７に正電圧をバイアスし、下電極層１０３に負電圧をバイアスすることにより、強誘電体薄膜層１０５に図に示される方向の電界Ｅ１を形成し（この時、「＋」書き込み電圧と定義する）、ドメインを統一的に反転して図に示される分極方向のドメイン１０５１を形成し、それによりメモリ論理情報「１」の書き込みを実現する。それに対して、図５（ａ）に示すように、図に示されるドメイン１０５３の分極方向で記憶情報「０」を示し、「０」の書き込み操作過程で、上電極層１０７と下電極層１０３との間に該強誘電体薄膜層１０５の抗電界より大きい書き込み信号Ｖｗｒｉｔｅ２を印加し、上電極層１０７に負電圧をバイアスし、下電極層１０３に正電圧をバイアスすることにより、強誘電体薄膜層１０５に図に示される方向の電界Ｅ２を形成し（この時、「−」書き込み電圧と定義する）、ドメインを統一的に反転して図に示される分極方向のドメイン１０５３を形成し、それによりメモリ論理情報「０」の書き込みを実現する。
【００３１】
書き込み信号Ｖｗｒｉｔｅ１及びＶｗｒｉｔｅ２の具体的な信号形態は制限されるものではなく、例えば一定周波数の電圧パルス信号等であってもよい。
【００３２】
該実施例において、読み出し操作原理は従来の強誘電体メモリの読み出し操作原理と全く異なり、読み出し操作時に、下電極層１０３に信号をバイアスする必要がなく、サスペンド状態にあってもよく、読み出し信号Ｖｒｅａｄを読み出し電極対の間にバイアスする。読み出し電極部分１０７１、読み出し電極部分１０７３にバイアスすることを例として、図４（ｂ）に示すように、「１」の読み出し操作過程では、読み出し電極部分１０７１、及び読み出し電極部分１０７３間に読み出し電圧Ｖｒｅａｄ１をバイアスし、読み出し電極部分１０７３に正方向の電圧をバイアスし、読み出し電極部分１０７１に負方向の電圧をバイアスすることにより、読み出し電極部分１０７３と読み出し電極部分１０７１との間に図に示される方向の電界Ｅ３を形成し（この時、「＋」読み出し電圧と定義する）、ギャップ１０９が存在しているため、電界Ｅ３がギャップ１０９に対応する一部の強誘電体薄膜層のドメインに部分的に影響を与え、図に示すように、電界Ｅ３の増大に伴い、ギャップ１０９の下方に対応する一部の強誘電体薄膜層１０５、即ちギャップ１０９に露出する表層部分の局所に、ドメインが逆転し、即ち、ギャップ１０９に対応するドメイン１０５１の局所が逆転されて図４（ｂ）に示されるドメイン１０５１ｂが形成され、強誘電体薄膜層１０５の他の部分のドメインが電界Ｅ３からの影響をほとんど受けない（或いは電界Ｅ３からの影響がそのドメインを逆転させることができない）ため、ドメインが逆転されておらず、対応的に図に示されるドメイン１０５１ａが形成され、ドメイン１０５１ｂの分極方向とドメイン１０５１ａの分極方向とがほぼ反対する。ドメイン１０５１ｂはドメイン１０５１ａの分極方向とは反対する方向の電界Ｅ３の電界成分により反転を実現し、従って、強誘電体薄膜層の抗電圧がわかっている場合に、ドメイン１０５１ｂを形成する最小電圧、即ち最小読み出し電圧Ｖｒｅａｄ１を算出することができる。
【００３３】
この時、ドメイン１０５１ａを有する強誘電体薄膜層部分とドメイン１０５１ｂを有する強誘電体薄膜層部分との隣接箇所、即ちドメイン１０５１ａとドメイン１０５１ｂとの間の境界壁又は界面に、帯電するドメイン壁又はドメイン境界１０５１ｃが発生し、それにより、主にドメイン壁導電メカニズムに基づき、読み出し電極部分１０７３と読み出し電極部分１０７１との間に導電チャネルである「ドメイン壁導電チャネル」が生成し、対応的に読み出し電流信号Ｉｒｅａｄ１が生成し、この時論理信号「１」を読み出したことを示す。従って、その読み出し操作過程は、従来のキャパシタ構造の強誘電体メモリの電荷読み出し方法と全く異なり、本願の実施例に論理信号の電流読み取り方式を実現する。
【００３４】
さらに、電流信号Ｉｒｅａｄ１を読み出した後、読み出し電極部分１０７３と読み出し電極部分１０７１との間の読み出し電圧信号Ｖｒｅａｄ１を除去し、図４（ｂ）に示すように、電界Ｅ３が消失し、この時、分極電界除去の作用により、ドメイン１０５１ｂがドメイン１０５１ａの影響を受けてほぼ元の分極方向に逆転し、即ち、ドメイン１０５１ｂが瞬時に消失し、ほぼ初期状態（読み出し操作前の状態）のドメイン１０５１に回復し、ドメイン壁１０５１ｃもほぼ消失し、前に生成した導電チャネルも消失する（該導電チャネルが消失しなくても記憶されているデータ状態に影響をほとんど与えない）。従って、強誘電体メモリ１０の読み出し操作の前に記憶された論理情報「１」は読み出し操作の後に変化することなく、非破壊性読み取りを実現する。該実施例において、ドメイン１０５１ａを有する強誘電体薄膜層部分に対して、ドメイン１０５１ｂを有する強誘電体薄膜層部分の体積が小さいほど良好であり、即ち、読み出し過程で、局所逆転が発生するドメインを有する強誘電体薄膜層部分（例えばドメイン１０５１ｂ）の比率が小さいほど良好であり、強誘電体薄膜層１０５の厚み、面積パラメータ及び／又はギャップ１０９の間隔ｄを設計することによって、該強誘電体メモリの読み出し操作性能を最適化することができ、例えば、ギャップ１０９の間隔ｄが強誘電体薄膜層１０５の厚みの半分以下であり、或いは間隔ｄが強誘電体薄膜層１０５の厚みの４分の１である。
【００３５】
対照として、図５（ｂ）に示すように、「０」の読み出し操作過程では、読み出し電極部分１０７１、及び読み出し電極部分１０７３間に読み出し電圧Ｖｒｅａｄ２をバイアスし、読み出し電極部分１０７３に負方向の電圧をバイアスし、読み出し電極部分１０７１に正方向の電圧をバイアスすることにより、読み出し電極部分１０７１と読み出し電極部分１０７３との間に図に示される方向の電界Ｅ４を形成し（この時、「−」読み出し電圧と定義する）、ギャップ１０９が存在しているため、電界Ｅ４がギャップ１０９に対応する一部の強誘電体薄膜層のドメインに部分的に影響を与え、図に示すように、電界Ｅ４の増大に伴い、ギャップ１０９の下方に対応する一部の強誘電体薄膜層１０５、即ちギャップ１０９に露出する表層部分の局所に、ドメインが逆転し、即ち、ギャップ１０９に対応するドメイン１０５３の局所が逆転されて図５（ｂ）に示されるドメイン１０５３ｂが形成され、強誘電体薄膜層１０５の他の部分のドメインが電界Ｅ４からの影響をほとんど受けない（或いは電界Ｅ４からの影響がそのドメインを逆転させることができない）ため、ドメインが逆転されておらず、対応的に図に示されるドメイン１０５３ａが形成され、ドメイン１０５３ｂの分極方向とドメイン１０５３ａとがほぼ反対する。ドメイン１０５３ｂはドメイン１０５３ａの分極方向とは反対する方向の電界Ｅ４の電界成分により反転を実現し、従って、強誘電体薄膜層の抗電圧がわかっている場合に、ドメイン１０５３ｂを形成する最小読み出し電圧Ｖｒｅａｄ２を算出することができる。
【００３６】
この時、ドメイン１０５３ａを有する強誘電体薄膜層部分とドメイン１０５３ｂを有する強誘電体薄膜層部分との隣接箇所、即ちドメイン１０５３ａとドメイン１０５３ｂとの間の境界壁又は界面に、帯電するドメイン壁又はドメイン境界１０５３ｃが生成し、それにより、主にドメイン壁導電メカニズムに基づき、読み出し電極部分１０７１と読み出し電極部分１０７３との間に導電チャネルである「ドメイン壁導電チャネル」が生成し、対応的に読み出し電流信号Ｉｒｅａｄ２が生成し、この時論理信号「０」を読み出したことを示す。
【００３７】
電流信号Ｉｒｅａｄ２を読み出した後、読み出し電極部分１０７１と読み出し電極部分１０７３との間の読み出し電圧信号Ｖｒｅａｄ２を除去し、図５（ｂ）に示すように、電界Ｅ４が消失し、この時、分極電界除去の作用で、ドメイン１０５３ｂがドメイン１０５３ａの影響を受けてほぼ元の分極方向に逆転し、即ちドメイン１０５３ｂが瞬時に消失し、ほぼ初期状態（読み出し操作前の状態）のドメイン１０５３に回復し、ドメイン壁１０５３ｃもほぼ消失し、前に形成された導電チャネルも消失する。従って、強誘電体メモリ１０の読み出し操作の前に記憶された論理情報「０」は読み出し操作の後に変化することなく、非破壊性読み取りを実現する。以上の図４（ｂ）に示された「１」の読み出しの操作原理と図５（ｂ）に示された「０」の読み出しの操作原理とはほぼ同じである。勿論、「１」の読み出しの操作中に、読み出し電極部分１０７１と読み出し電極部分１０７３との間に図５（ｂ）に示される読み出し電圧信号Ｖｒｅａｄ２をバイアスしてもよく、それにより読み出し電極部分１０７１と読み出し電極部分１０７３との間にドメイン壁導電チャネルが発生せず、読み出し電流がほぼ０であり、この時論理情報「１」を読み出したことを示し、同様に、「０」の読み出しの操作中に、読み出し電極部分１０７１と読み出し電極部分１０７３との間に図４（ｂ）に示された読み出し電圧信号Ｖｒｅａｄ１をバイアスしてもよく、それにより読み出し電極部分１０７１と読み出し電極部分１０７３との間にドメイン壁導電チャネルが発生せず、読み出し電流がほぼ０であり、この時論理情報「０」を読み出したことを示す。従って、いずれか方向の読み出し電圧信号を使用しても、本発明の強誘電体メモリに対する「１」の読み出しと「０」の読み出しの操作過程を実現できることは当業者にとって明らかである。
【００３８】
図６は本発明の第１実施例に係る論理情報「１」が記憶されている強誘電体メモリの読み出し電極対に対して電圧走査操作を行う時のＩ−Ｖ曲線図を示す。図４（ａ）に示された論理情報「１」が記憶されている強誘電体メモリを結合し、ギャップｄ＝１３６ｎｍ、読み出し電極部分の幅ｗ＝５２ｎｍを例として、まず「＋」方向走査を行い、読み出し電極対の間に図４（ｂ）に示されたような電界Ｅ３を形成し、電界の増大に伴い、ギャップ１０９に露出する表層部分の局所ドメインが逆転し、徐々に元のドメインと７１°又は１０９°又は１８０°角をなすドメイン、例えば図４（ａ）に示された１０５１ｂドメイン等を形成し、帯電するドメイン壁又はドメイン境界が徐々に拡大し、電圧を＋２．４Ｖ程度までに増加する時、読み出し電極対の間における電流が急増し、この時、表面の強誘電体薄膜層に読み出し電極対を連通するドメイン壁導電チャネルを形成し、読み出し電流が「オン（ｏｎ）」にあり、読み出し電界が徐々に減少又は消失する時、逆転したドメインが瞬時に初期状態に回復し、ドメイン壁導電チャネルがオフになる。それに対して、「−」方向に印加電圧を走査する場合に、読み出し電極対の間に図５（ｂ）に示されたような電界Ｅ４を形成し、強誘電体薄膜層に導電するドメイン壁又はドメイン境界を形成できず、強誘電体薄膜層にドメイン壁導電チャネルが形成されていないことを示し、読み出し電流が常に非常に小さく、「オフ」にある。
【００３９】
図７は本発明の第１実施例に係る論理情報「０」が記憶されている強誘電体メモリの読み出し電極対に対して電圧走査を行う時のＩ−Ｖ曲線図を示す。図５（ａ）に示された論理情報「０」が記憶されている強誘電体メモリを結合し、ギャップｄ＝１３８ｎｍ、読み出し電極部分の幅ｗ＝５１ｎｍを例として、まず「−」方向走査を行い、読み出し電極対の間に図５（ｂ）に示されたような電界Ｅ４を形成し、電圧を−１．８Ｖ程度までに増加する時、読み出し電極対の間における電流が急増し、この時、表面の強誘電体薄膜層に読み出し電極対を連通するドメイン壁導電チャネルを形成し、読み出し電流が「オン（ｏｎ）」にあり、読み出し電界が徐々にに減少又は消失する時、逆転したドメインが瞬時に初期状態に回復し、ドメイン壁導電チャネルがオフになる。その後、「＋」方向走査を行い、読み出し電極対の間に図４（ｂ）に示されたような電界Ｅ４を形成し、読み出し電極対の間における電流が非常に小さく、強誘電体薄膜層にドメイン壁導電チャネルが形成されていないことを示し、「オフ（ｏｆｆ）」にある。
【００４０】
図８は本発明の第１実施例に係る強誘電体メモリの読み出し電極対の異なる読み書きパルスでのＩ−Ｖ曲線模式図を示し、読み出し電圧が固定値−１．５Ｖである。該実施例において、図から分かるように、オン電圧（即ちドメイン壁導電チャネルを形成する電圧）が約−２．５Ｖで、オフ電圧（即ちドメイン壁導電チャネル遮断を形成する電圧）が約−１Ｖであり、「＋」方向電圧を印加する時、導電するドメイン壁又はドメイン境界を形成できず、読み出し電流が常にオフにある。
【００４１】
以上の図６〜図８に示された実施例のＩ−Ｖ曲線はいずれも本発明の実施例に係る強誘電体メモリ１０が非破壊読み出し操作を実現でき、即ち、分極電界除去の作用で、ドメイン壁導電チャネルが消失し、「オン」から「オフ」に戻ることができることを証明することができる。
【００４２】
図９は本発明の実施例に係る強誘電体メモリの読み出し電極対に読み出し信号をバイアスする時の電界分布模式図を示し、読み出し信号の電圧に伴うギャップに対応する強誘電体薄膜層の電界深度分布の変化を示す。該実施例において、読み出し電極対は２つのＡｕ読み出し電極部分であり、読み出し信号が読み出し電極対に印加され、強誘電体薄膜層はＢｉＦｅＯ３で、その抗電界が１３．４５ＭＶ／ｍであり、読み出し電極対、ギャップ、強誘電体薄膜層のサイズパラメータが図９に示され、図９に示すように、ギャップところの強誘電体薄膜層の電界深度分布が印加読み出し電圧に伴って変化し、読み出し電極対に一定電圧の読み出し信号をバイアスする時、ギャップの表面に近いほど（即ち深度が小さいほど）、電界強度が大きくなり、逆に小さくなり、ギャップところの電界深度分布が印加電圧の変化に伴って変化する。ギャップの表面からある深度を離れる電界が、ドメインが逆転するのに必要な抗電界Ｅｃに達する時、該深度以上の局所強誘電体薄膜層のドメインはいずれも図４（ｂ）又は図５（ｂ）に示されたような逆転が発生する。従って、読み出し信号の電圧が大きいほど、ドメイン壁導電チャネルが深くなり、図９には１Ｖ、２．５Ｖ及び４Ｖの３つの異なる読み出し信号電圧をバイアスして形成されたドメイン壁導電チャネルの強誘電体薄膜層における分布状況が示される。従って、本発明の実施例に係る強誘電体メモリは比較的小さい電圧で読み出し操作を行うことができ、読み出し操作の消費電力が少ない。
【００４３】
図１０は本発明の第１実施例に係る強誘電体メモリの４Ｖの読み出し信号でのオン読み出し電流Ｉとギャップ距離ｄとの間の関係模式図を示し、点は実験結果値、実線は理論的シミュレーション結果を示す。これで分かるように、読み出し電圧Ｖｒｅａｄ＝４Ｖの場合に、オン読み出し電流Ｉはｄ−２．５に比例し、即ちギャップｄが小さいほど、オン読み出し電流Ｉが急増し、このように、強誘電体メモリは等比例縮小する場合にあっても、強誘電体メモリのギャップも対応的に縮小し、且つ、オン読み出し電流が減少せず、論理情報の読み取り識別度が高い。従って、小サイズ、高密度適用に非常に有利である。
【００４４】
本発明の実施例に係る強誘電体メモリは第１電極層に設けられたギャップを利用し、読み出し操作時に該ギャップ間の電界が部分の前記強誘電体薄膜層のドメインの局所を逆転してドメイン壁導電チャネルを形成することができ、従って、電流方式の非破壊読み出しを実現することができ、且つ、ドメイン壁導電チャネルを作成する時に読み出されるオン電流がギャップの間隔の減少に伴って増大でき、従って、本発明の実施例に係る強誘電体メモリは小サイズ、高密度適用に非常に有利である。
【００４５】
図１１は本発明の第１実施例に係る強誘電体メモリの＋／−４Ｖと１ｋＨｚ周波数の読み出しパルス電圧作用でのオン電流及びオフ電流と読み書き回数Ｎの関係を示す。例示的に、ギャップｄ＝１２５ｎｍ、読み出し電極部分の幅ｗ＝５０ｎｍであり、従って、該実施例の強誘電体メモリは連続的で循環的な読み書き操作を行うことができる。
【００４６】
図１２は本発明の第２実施例に係る非破壊読み出し強誘電体メモリの断面構造模式図を示す。該実施例において、読み出し電極部分１０７１と読み出し電極部分１０７３は該強誘電体メモリ２０の上電極層を構成せず、従って、該実施例において、強誘電体メモリ２０は、読み出し電極部分１０７１と読み出し電極部分１０７３の上に形成される絶縁誘電体層２１０、及び該絶縁誘電体層２１０上に形成される上電極層２３０を備える。同様に、強誘電体メモリ２０は、図１に示された強誘電体メモリの基板１０１、下電極層１０３、強誘電体薄膜層１０５及びギャップ１０９等を備え、ここで重複な説明をしない。従って、強誘電体メモリ２０は、図１に示された強誘電体メモリ１０に対して読み出し操作過程及び原理がほぼ同じである。
【００４７】
図１３は図１２に示された実施例の強誘電体メモリの書き込みの操作原理模式図を示す。該実施例において、上電極層２３０と下電極層１０３との間に少なくとも該強誘電体薄膜層１０５の抗電界より大きい電圧Ｖｗｒｉｔｅを印加し、ドメイン１０５１又は１０５３を反転することにより、該強誘電体メモリ２０に対する論理情報「１」又は「０」の書き込みを実現する。
【００４８】
ただし、以上実施例の強誘電体メモリにおいて、ギャップ１０９に絶縁誘電体層を充填又は部分的に充填してもよく、絶縁誘電体層を充填しなくてもよい。
【００４９】
図１４は本発明の第１実施例に係る強誘電体メモリの製造方法過程模式図を示す。図１、図１２及び図１４を結合し、まず、ステップＳ９１０では、図１又は図１２に示された基板１００を提供し、基板１００の材料選択は、主に下電極層１０３と強誘電体薄膜層１０５によって一緒に決められ、該実施例において、基板１０１はＳｉ基板であってもよく、半導体ＣＭＯＳプロセスとの両立性が高いである。
【００５０】
さらに、ステップＳ９２０では、基板１００上に下電極層１０３を形成する。該実施例において、下電極層１０はＰｔ、ＳｒＲｕＯ３、ＬａＮｂＯ３の一種又は複数種の組み合わせから選ばれ、下電極層１０３の厚みは５〜１００ｎｍであってもよく、例えば、８０ｎｍであり、下電極層１０３はスパッタリング、化学気相堆積（ＣＶＤ）、パルスレーザー堆積（ＰＬＤ）等の薄膜堆積方法で製造して形成することができるが、これに限定されるものではない。
【００５１】
さらに、ステップＳ９３０では、強誘電体薄膜層１０５を形成する。該実施例において、強誘電体薄膜層１０５は、マルチフェロイックＢｉＦｅＯ３、Ｌａドープマルチフェロイック塩（Ｂｉ，Ｌａ）ＦｅＯ３、チタン酸ジルコン酸鉛塩（Ｐｂ，Ｚｒ）ＴｉＯ３或いはニオブ酸リチウム塩ＬｉＮｂＯ３から選ばれてもよいが、これに限定されるものではなく、強誘電体薄膜層１０５はスパッタリング、ＣＶＤ、ＰＬＤ等の薄膜堆積方法で製造して形成することができる。
【００５２】
さらに、ステップＳ９４０では、強誘電体薄膜層１０５上に読み出し電極対を形成する。該実施例において、読み出し電極対は読み出し電極部分１０７１と読み出し電極部分１０７３からなり、読み出し電極部分１０７１と読み出し電極部分１０７３との間にナノサイズのギャップ１０９が形成され、読み出し電極対はＰｔ、ＳｒＲｕＯ３、ＬａＮｉＯ３の一種又は複数種の組み合わせから選ばれ、読み出し電極部分１０７１及び／又は読み出し電極部分１０７３の厚みは５〜１００ｎｍであってもよく、例えば、２０ｎｍであり、読み出し電極部分１０７１及び／又は読み出し電極部分１０７３はスパッタリング、ＣＶＤ、ＰＬＤ等の薄膜堆積方法で製造して形成することができるがこれに限定されるものではない。ギャップ１０９は電子ビーム加工、ナノインプリント又は他のリソグラフィー方法で取得することができるが、これに限定されるものではない。
【００５３】
このように、図１に示された実施例の強誘電体メモリをほぼ形成し、該実施例において、読み出し電極部分１０７１と読み出し電極部分１０７３はともに該メモリの上電極層を形成することに用いられる。
【００５４】
さらに、ステップＳ９５０では、読み出し電極対上に図１２に示された絶縁誘電体層２１０を覆う。
【００５５】
さらに、ステップＳ９６０では、図１２に示された上電極層２３０を堆積形成し、上電極層２３０は連続的な金属層であってもよく、図１２に示された実施例の強誘電体メモリ２０の上電極層を形成することに用いられ、書き込み操作過程に用いられる。
【００５６】
これまで、図１２に示された実施例の強誘電体メモリ２０をほぼ形成した。
【００５７】
従って、本発明の実施例に係る強誘電体メモリは、従来の強誘電体キャパシタ構造のＦＲＡＭの製造過程に対して、増加するプロセスステップが少なく、製造過程が複雑ではない。
【００５８】
図１５は本発明の第３実施例に係る非破壊読み出し強誘電体メモリの断面構造模式図を示し、図１６は図１５に示された非破壊読み出し強誘電体メモリの上電極の平面構造を示す。図１５に示すように、強誘電体メモリ３０の一部断面構造を示し、強誘電体メモリ３０が主に基板３０１、強誘電体薄膜層３０５及び第１電極層３０７を備え、第１電極層３０７が読み書き電極層３０７と定義され、読み書き電極層３０７が強誘電体薄膜層３０５上に設けられてそれに接触されることにより、強誘電体薄膜層４０５に電界信号をバイアスすることができる。本発明の実施例に係る強誘電体メモリ３０は従来強誘電体メモリと異なり、読み書き電極層３０７の反対側に設けられる下電極層を必要とせず、読み書き電極層３０７は該強誘電体メモリ３０に読み出し操作を実現するだけでなく、書き込み操作を実現することができ、従って、第１電極層３０７が読み書き電極層３０７とも呼ばれる。
【００５９】
続けて図１５及び図１６に示すように、読み書き電極層３０７にはそれを複数の部分に分割するギャップ３０９が設けられ、該例示において、ギャップ３０９は読み書き電極層３０７を少なくとも２つの部分、即ち読み書き電極部分３０７１と読み書き電極部分３０７３に分割し、読み書き電極部分３０７１と読み書き電極部分３０７３が読み書き電極対を構成し、該実施例において、該読み書き電極対が主に該実施例の読み書き電極層３０７を構成する。
【００６０】
続けて図１５に示すように、基板３０１は強誘電体メモリにおける通常の各種の基板材料であってもよく、例えば、Ｓｉ、ＳｒＴｉＯ３又はＬｉＮｂＯ３であってもよい。一般的に、基板１００の材料選択は主に基板３０１と強誘電体薄膜層３０５によって一緒に決められる。該実施例において、基板３０１はＳｉ基板であってもよく、半導体ＣＭＯＳプロセスとの両立性高いであり、量産に寄与する。また、性能に優れているエピタキシャル薄膜層を得るように、強誘電体薄膜層３０５の格子定数要件に基づいてＳｒＴｉＯ３又はＬｉＮｂＯ３等の基板材料を選択する。
【００６１】
強誘電体薄膜層３０５は基板３０１の上に形成され、適切なドメイン構造を有するいずれかの強誘電体材料であってもよく、具体的に、マルチフェロイックＢｉＦｅＯ３、Ｌａドープマルチフェロイック塩（Ｂｉ，Ｌａ）ＦｅＯ３、チタン酸ジルコン酸鉛塩（Ｐｂ，Ｚｒ）ＴｉＯ３或いはニオブ酸リチウム塩ＬｉＮｂＯ３から選ばれてもよく、しかし、強誘電体薄膜層３０５の具体的な強誘電体材料タイプが制限されないことは勿論であり、当業者はいずれか一種の強誘電体材料タイプを選択することができる。強誘電体薄膜層３０５の製造方法も制限されず、例えば、ゾルゲル、スパッタリング、ＣＶＤ、ＰＬＤ等の薄膜堆積方法で製造して形成することができる。強誘電体薄膜層３０５の厚み範囲は５ナノメートル以上且つ５００ナノメートル以下であってもよく、例えば、２０ｎｍ、３０ｎｍ、５０ｎｍ又は１００ｎｍであってもよい。
【００６２】
該実施例において、読み書き電極部分３０７１と読み書き電極部分３０７３は連続的な金属薄膜層を使用してギャップ３０９をパターンエッチングすることによって形成されてもよく、勿論、他の実施例において、それらは個別にパターン形成されてもよい。この文に、読み書き電極部分３０７１と読み書き電極部分３０７３は読み書き電極対を構成し、ここで、「読み出し」はそれらが少なくとも読み出し操作の機能を有することを反映し、「書き込み」はそれらが少なくとも書き込み操作の機能を有することを反映する。
【００６３】
読み書き電極部分３０７１及び／又は読み書き電極部分３０７３は低抵抗率の導電材料であってもよく、例えば、Ｐｔ、ＳｒＲｕＯ３、ＬａＮｉＯ３の一種又は複数種の組み合わせから選ばれる。読み書き電極部分３０７１及び／又は読み書き電極部分３０７３の厚みは５〜１００ｎｍであってもよく、例えば、２０ｎｍである。読み書き電極部分３０７１及び／又は読み書き電極部分３０７３はスパッタリング、蒸着、ＣＶＤ、ＰＬＤ等の薄膜堆積方法で製造して形成することができるがこれに限定されるものではない。
【００６４】
ギャップ３０９は読み書き電極部分３０７１と読み書き電極部分３０７３との相対的な電気的分離（該電気的分離は、以下の読み出し操作過程で形成されるドメイン壁導電チャネルの場合を含まない）を実現することに用いられ、ギャップ３０９は金属平坦層に対して電子ビーム加工、ナノインプリントを行うことによって又は他のリソグラフィー方法で取得することができるが、ギャップ３０９の形成方法は本発明の実施例に限定されない。ギャップ３０９の間隔ｄの範囲は２ナノメートル以上且つ５００ナノメートル以下であってもよく、好ましくは、５ナノメートル以上且つ１００ナノメートル以下であり、例えば１０ナノメートル、１３５ナノメートル、１２５ナノメートル等であり、間隔ｄが小さいほど、強誘電体メモリの記憶密度の向上に有利で、読み出し電圧の減少と読み出し電流の増大に有利であり、読み出し消費電力が小さく、従って、ギャップ３０９は各種のナノサイズのギャップ３０５であってもよい。ギャップ３０９の形状は図１６に示される形状に限定されず、他の実施例において、ギャップ３０９はさらに鋸歯状等であってもよい。読み書き電極部分３０７１と読み書き電極部分３０７３のギャップに垂直な方向での幅ｗサイズ（即ちギャップの幅サイズ）は５ナノメートル以上且つ５００ナノメートル以下であってもよく、例えば５０ナノメートルである。
【００６５】
図１７は図１５の非破壊読み出し強誘電体メモリの上電極の別の平面構造を示す。該実施例において、ギャップ３０９は読み書き電極層３０７を読み書き電極部分３０７１、読み書き電極部分３０７３、読み書き電極部分３０７５及び読み書き電極部分３０７７という４つの部分に分割し、ギャップ３０９両側の隣接するいずれか２つの読み書き電極部分が１組の読み書き電極対を構成することができ、例えば、読み書き電極部分３０７３と読み書き電極部分３０７７、読み書き電極部分３０７５と読み書き電極部分３０７７であり、勿論、４つの図１７に示される読み書き電極部分を読み書き電極対に構成してもよい。
【００６６】
続けて図１５に示すように、本発明において、強誘電体薄膜層３０５は、その強誘電体ドメインが面内に成分を有し、即ち、面内成分（強誘電体ドメインの自発分極の膜面での投影）を有するという条件を満たす必要があり、強誘電体薄膜層３０５には図１５に示される２つの方向のドメイン３０５１又は３０５３が形成されてもよく、ドメイン３０５１の分極方向とドメイン３０５３の分極方向が完全に反対し、バイアスが抗電圧より大きくなった後、ドメインが電界方向に沿って配向し、従って、電界方向が元のドメイン方向とは反対する電圧をバイアスし且つ抗電圧より大きい場合に、ドメイン３０５１又は３０５３は逆転する。該実施例において、強誘電体薄膜層３０５のドメインの分極方向は強誘電体薄膜層３０５の法線（図に示される強誘電体薄膜層３０５に垂直な点線）方向と略平行とならず、或いは読み書き電極層３０７と略垂直とならず、具体的に、図１５に示すように、強誘電体薄膜層３０５の法線とドメインの分極方向との角αは０及び１８０°に等しくなく、例えば３０°≦α≦６０°、さらに例えばα＝４５°であり、このように、ドメインは面内成分を有する。具体的に、強誘電体薄膜層３０５が成長する結晶方向を制御することによって実現でき、例示的に、結晶面が（００１）であるＳｒＴｉＯ３基板３０１上に、厚みが１００ナノメートルであるＢｉＦｅＯ３強誘電体薄膜層３０５をエピタキシャル成長することができ、ＢｉＦｅＯ３強誘電体薄膜層３０５のドメインの分極方向が＜１１１＞方向に沿う。
【００６７】
図１８は図１５に示された実施例の強誘電体メモリの「１」の書き込みと「０」の書き込みの操作原理模式図を示す。
【００６８】
該実施例において、強誘電体薄膜層３０５のドメイン３０５１が所在する分極方向に論理情報「０」が記憶されていることを例として説明する。図１８（ａ）に示すように、「１」の書き込み操作過程では、読み書き電極層３０７の読み書き電極部分３０７３と読み書き電極部分３０７１との間に書き込み信号Ｖｗｒｉｔｅ１をバイアスし、即ち読み書き電極部分３０７３と読み書き電極部分３０７１からなる読み書き電極対に書き込み信号Ｖｗｒｉｔｅ１をバイアスし、書き込み信号の方向について、読み書き電極部分３０７３に正方向の信号をバイアスし、読み書き電極部分３０７１に負方向の信号をバイアスすることにより、図１８（ａ）に示される方向の電界Ｅ１をほぼ形成する。ギャップ３０９が存在しているため、電界Ｅ１がギャップ３０９に対応する強誘電体薄膜層の一部のドメインに影響を与え、ドメイン３０５１ａの分極方向とは反対する方向での電界Ｅ１の電界成分が該ドメインを反転される抗電圧より大きい場合に、該ドメイン３０５１が逆転してドメイン３０５３ａを形成する（ドメイン３０５３ａが図１５に示されたドメイン３０５３との分極方向がほぼ同じである）。強誘電体薄膜層３０５の書き込み信号Ｖｗｒｉｔｅ１での電界強度分布から分かるように、Ｖｗｒｉｔｅ１の書き込み電圧が大きいほど、逆転するドメイン３０５３ａの深度が深くなる。従って、書き込み信号の電圧の大きさ及び／又は強誘電体薄膜層３０５の厚みを制御することによって、逆転するドメイン３０５３ａを、該強誘電体薄膜層３０５を縦方向（強誘電体薄膜層３０５に垂直な方向）に貫通させ、図１８（ａ）に示すように、一定大きさの書き込み電圧（例えば＋４Ｖ）を有する書き込み信号Ｖｗｒｉｔｅ１の作用で、ギャップ３０９に対応する強誘電体薄膜層３０５の一部のドメイン（即ち、ギャップ３０９の略下方における強誘電体薄膜層３０５のドメイン）がほぼ完全に逆転されてドメイン３０５３ａを形成する。
【００６９】
強誘電体薄膜層３０５の他の部分のドメインが電界Ｅ１の影響をほとんど受けない（或いは電界Ｅ１からの影響がそのドメインを逆転させることができない）ため、ドメインが逆転されておらず、対応的に図１８（ａ）に示されるドメイン３０５１ａが形成され、即ちドメイン３０５１の逆転する以外の部分のドメインがドメイン３０５１ａを構成する。ドメイン３０５３ａの分極方向とドメイン３０５１ａの分極方向とがほぼ完全に反になり、従って、ドメイン３０５１ａとドメイン３０５３ａとの間の境界壁又は界面には、帯電するドメイン壁又はドメイン境界３０５４が生成し、しかし、ドメイン壁３０５４に対応する導電チャネルが、基板に近いところで遮断し、読み出し過程の読み出し電流に影響を与えない。従って、好ましくは、基板３０１は各種の絶縁材料からなる絶縁基板であってもよい。本発明の実施例において、「１」の書き込みの操作後に形成されたドメイン壁３０５４は強誘電体薄膜層３０５を貫通し、即ち強誘電体薄膜層３０５の上面と下面を貫通することができ、このように、ドメイン３０５３ａの四周がドメイン３０５１ａに囲まれることなく、ドメイン３０５３ａが分極除去作用で「１」の書き込み前の状態に自動的に回復せず、書き込まれた論理情報が格納され、ドメイン壁３０５４の具体的な形状が本発明の実施例に示される形状に制限されず、例えば、２つのドメイン壁３０５４が略柱状に形成されてもよい。
【００７０】
ドメイン３０５３ａはドメイン３０５１ａの分極方向とは反対する方向の電界Ｅ１の電界成分により反転を実現し、従って、強誘電体薄膜層の抗電圧、強誘電体薄膜層の厚みがわかっている場合に、ドメイン３０５３ａを形成する最小書き込み電圧Ｖｗｒｉｔｅ１を算出することができる。
【００７１】
図１８（ｂ）に示すように、「０」の書き込み操作過程で、読み書き電極部分３０７３と読み書き電極部分３０７１からなる読み書き電極対に書き込み信号Ｖｗｒｉｔｅ２をバイアスし、書き込み信号Ｖｗｒｉｔｅ２が書き込み信号Ｖｗｒｉｔｅ１の方向と反になり、読み書き電極部分３０７３に負方向の信号をバイアスし、読み書き電極部分３０７１に正方向の信号をバイアスすることにより、図１８（ｂ）に示される方向の電界Ｅ２をほぼ形成する。ギャップ３０９が存在しているため、電界Ｅ２がギャップ３０９に対応する強誘電体薄膜層の一部のドメインに影響を与え、即ち図１８（ａ）に示されたドメイン３０５３ａに影響を与え、ドメイン３０５３ａの分極方向とは反対する方向での電界Ｅ２の電界成分が該ドメインを反転する抗電圧より大きい場合に、該ドメイン３０５３ａが逆転し、元の又は初期の分極方向に回復し、ドメイン３０５１を統一的に形成する。この時、論理情報が「０」として書き込まれる。
【００７２】
同様に、強誘電体薄膜層３０５の書き込み信号Ｖｗｒｉｔｅ２の該作用での電界強度分布から分かるように、Ｖｗｒｉｔｅ２の書き込み電圧が大きいほど、ドメイン３０５３ａを回復逆転する深度が深くなる。従って、書き込み信号の電圧の大きさを制御することによって、ドメイン３０５３ａの全てをドメイン３０５１に回復逆転することができ、図１８（ｂ）に示すように、一定大きさの書き込み電圧（例えば−４Ｖ）を有する書き込み信号Ｖｗｒｉｔｅ２の作用では、ギャップ３０９に対応する強誘電体薄膜層３０５の一部のドメイン３０５３ａ（即ち、ギャップ３０９の略下方における強誘電体薄膜層３０５のドメイン３０５３ａ）が完全に逆転されてドメイン３０５１を形成し、ドメイン壁３０５４が消失する。
【００７３】
書き込み信号Vwrite1とVwrite2の具体的な信号形態は制限されるものではなく、例えば一定周波数の電圧パルス信号等であってもよい。
【００７４】
図１９は図１５に示された実施例の強誘電体メモリの「１」の読み出しと「０」の読み出しの操作過程及び操作原理模式図を示す。
【００７５】
該実施例において、読み出し操作原理は従来の強誘電体メモリの読み出し操作原理と全く異なり、読み出し操作時に、基板３０１に信号をバイアスする必要がなく、サスペンド状態にあってもよく、読み出し信号Ｖｒｅａｄを読み書き電極対の間にバイアスし、以下、読み書き電極部分３０７１と読み書き電極部分３０７３との間にバイアスすることを例として説明する。
【００７６】
図１９（ａ）に示すように、「１」の読み出し操作過程で、読み書き電極部分３０７１と読み書き電極部分３０７３との間に読み出し信号Ｖｒｅａｄをバイアスし、読み書き電極部分３０７３に正方向の信号をバイアスし、読み書き電極部分３０７１に負方向の信号をバイアスすることにより、読み書き電極部分３０７３と読み書き電極部分３０７１との間に図に示される方向の電界Ｅ３を形成し（この時、「＋」読み出し電圧と定義する）、ギャップ３０９が存在しているため、電界Ｅ３がギャップ３０９に対応する強誘電体薄膜層の一部のドメインに部分的に影響を与え、電界Ｅ３にはドメイン３０５３ａを逆転する電界成分が存在せず、従って、読み出し信号Ｖｒｅａｄの読み出し電圧を如何に増大しても、ドメイン３０５３ａが完全に変化せず、読み書き電極部分３０７３と読み書き電極部分３０７１との間に導電チャネルが形成できなく、この時、読み出し電流Ｉｒｅａｄ＝０、読み出し電流ＩｒｅａｄがＯｆｆ（即ちオフ）であり、論理情報「１」を読み出したことを示す。
【００７７】
ただし、読み出し信号Ｖｒｅａｄの読み出し電圧は書き込み信号Ｖｗｒｉｔｅ１の書き込み電圧より小さい方がよく、このように、読み出し操作時に「過（ｏｖｅｒ）」書き込み操作の発生を回避する。
【００７８】
続けて図１９（ａ）に示すように、読み出し信号Ｖｒｅａｄを除去した後、以上の読み出し操作過程で強誘電体薄膜層におけるドメインがほぼ変化せず、従って、読み出し信号Ｖｒｅａｄを除去した後に強誘電体薄膜層におけるドメインも変化しない。
【００７９】
図１９（ｂ）に示すように、「０」の読み出し操作過程で、読み出し電極部分３０７１と読み出し電極部分３０７３との間に読み出し信号Ｖｒｅａｄをバイアスし、図に示される方向の電界Ｅ３を形成し、ギャップ３０９が存在しているため、電界Ｅ３がギャップ３０９に対応する強誘電体薄膜層一部のドメインに部分的に影響を与え、図１９（ｂ）に示すように、電界Ｅ３の増大に伴い、ギャップ３０９の下方における対応する強誘電体薄膜層３０５の一部、即ちギャップ３０９に露出する表層部分の局所に、ドメインが逆転し、即ち、ドメイン３０５１の一部が逆転されて図１９（ｂ）に示されるドメイン３０５３ｂが形成され、強誘電体薄膜層３０５の他の部分のドメインが電界Ｅ３からの影響をほとんど受けない（或いは電界Ｅ３からの影響がそのドメインを逆転させるまでには達せない）ため、ドメインが逆転されておらず、対応的に図に示されるドメイン３０５１ｂが形成され、ドメイン３０５３ｂの分極方向がドメイン３０５１ｂの分極方向とがほぼ反対する。その中、ドメイン３０５３ｂは、ドメイン３０５１の分極方向とは反対する方向での電界Ｅ３の電界成分により反転を実現し、従って、強誘電体薄膜層の抗電圧がわかっている場合に、ドメイン３０５３ｂを形成する最小読み出し電圧Ｖｒｅａｄを算出することができる。
【００８０】
この時、ドメイン３０５１ｂを有する強誘電体薄膜層部分とドメイン３０５３ｂを有する強誘電体薄膜層部分との隣接箇所、即ちドメイン３０５１ｂとドメイン３０５３ｂとの間の境界壁又は界面には、帯電するドメイン壁又はドメイン境界３０５８が形成し、それにより、主にドメイン壁導電メカニズムに基づき、読み書き電極部分３０７３と読み書き電極部分３０７１との間に導電チャネル３０５８である「ドメイン壁導電チャネル」が形成し、対応的に読み出し電流信号Ｉｒｅａｄが形成し、この時読み出し電流ＩｒｅａｄがＯｎ（即ちオン）であり、論理信号「０」を読み出したことを示す。
【００８１】
従って、以上の読み出し操作過程は、従来のキャパシタ構造の強誘電体メモリの電荷読み出し方法と全く異なり、本願の実施例に論理信号の電流読み取り方式を実現する。
【００８２】
さらに、電流信号Ｉｒｅａｄを読み出した後、読み書き電極部分３０７３と読み書き電極部分３０７１との間における読み出し電圧信号Ｖｒｅａｄを除去し、図１９（ｂ）に示すように、電界Ｅ３が消失し、この時、分極電界除去の作用により、ドメイン３０５３ｂがドメイン３０５１ｂの影響を受けてほぼ元の分極方向に逆転し、即ちドメイン３０５３ｂが瞬時に消失し、ほぼ読み出し操作前の状態のドメイン３０５１に回復し、ドメイン壁３０５８もほぼ消失し、前に形成した導電チャネルも消失する。従って、強誘電体メモリ３０の読み出し操作の前に記憶された論理情報「０」は読み出し操作の後に変化することなく、非破壊性読み取りを実現する。
【００８３】
同時に、勿論、他の実施例において、電界Ｅ３が消失したが、ドメイン３０５３ｂが読み出し操作前の分極方向に逆転せず、即ち導電チャネルが読み出し信号を除去した後に常に開くことが存在するおそれがあっても、読み出し信号Ｖｒｅａｄの方向が相対的に固定するため、ドメイン３０５３ｂが記憶された論理情報に影響を与えないとともに、導電チャネルの存在がその後に読み出される論理情報に影響を与えない。且つ、勿論、該読み出し操作過程の後に書き込み操作を行う時に、ドメイン３０５３ｂが必ず再分極され、導電チャネルが消去される。
【００８４】
続けて図１９（ｂ）に示すように、該実施例において、ドメイン３０５１ｂを有する強誘電体薄膜層部分に対して、ドメイン３０５３ｂを有する強誘電体薄膜層部分の体積が小さいほど良好であり、即ち読み出し過程で局所的に逆転が発生したドメインを有する強誘電体薄膜層部分（例えばドメイン３０５３ｂ）の比率が小さいほど良好であり、強誘電体薄膜層３０５の厚み、面積パラメータ、読み出し電圧及び／又はギャップ３０９の間隔ｄを設計することによって、該強誘電体メモリの読み出し操作性能を最適化することができる。選択的に、ギャップ３０９の間隔ｄは強誘電体薄膜層３０５の厚みより小さく又は大きい。
【００８５】
勿論、以上、強誘電体薄膜層３０５のドメイン３０５１の所在分極方向に論理情報「０」が記憶されることを例として説明したにもかかわらず、強誘電体薄膜層３０５のドメイン３０５１／３０５３の所在分極方向が論理情報「１」／「０」を記憶することを示してもよく、図１８及び図１９に示されたような読み書き過程を実現するように、相応な書き込み操作と読み出し操作における電圧信号方向を適応的に変更することもできることは、当業者にとって明らかである。
【００８６】
図２０は本発明の第３実施例の＋／−４Ｖ書き込み電圧時に論理情報「０」／「１」が記憶されている強誘電体メモリの読み書き電極対に対して電圧走査操作を行う時のＩ−Ｖ曲線図を示す。図１９（ｂ）に示された論理情報「０」が記憶されている強誘電体メモリに基づいて、ギャップｄ＝５５．６ｎｍ、読み書き電極部分の幅ｗ＝６２．５ｎｍを例として、まず「＋」方向走査を行い、読み書き電極対の間に図１９（ｂ）に示されたような電界Ｅ３を形成し、電界の増大に伴い、ギャップ３０９に露出する表層部分の局所ドメインが逆転し、徐々に例えば［１，１，１］方向又は［−１，−１，−１］方向のドメイン等を形成し、帯電するドメイン壁又はドメイン境界が徐々に拡大し、電圧を＋２．１Ｖ程度に増加する時、読み書き電極対の間における電流が急増し、この時、表面の強誘電体薄膜層に読み書き電極対を連通するドメイン壁導電チャネルを形成し、読み出し電流が「オン（Ｏｎ）」にあり、読み書き電極対の間の電界が増大し続け、電圧Ｖを＋３．１Ｖ程度に増加する時、電流Ｉが急減し、読み書き電極対の間の電界が増大し続け、電圧Ｖを＋４Ｖ程度に増加する時、ギャップ３０９と基板３０１との間の強誘電体薄膜層部分の全てが逆転し、即ち、図１９（ｂ）に示されたドメイン３０５３ｂが拡大して図１８（ａ）に示されたドメイン３０５３ａを形成し、論理情報「１」の逆向書き込みを実現し、この時、ドメイン壁３０５４が基板１０１に中断し、従って、電流Ｉがほぼ０に減少し、「オフ（Ｏｆｆ）」にある。
【００８７】
＋４Ｖ程度から０Ｖに走査し続ける場合に、前記ギャップ３０９に対応する強誘電体薄膜層３０５一部のドメインが縦方向に強誘電体薄膜層３０５を貫通し、即ちギャップ３０９と基板３０１との間における強誘電体薄膜層部分のドメイン３０５３ａの全てが逆転されるため、図１８（ａ）に示すように、ドメイン３０５１ａがドメイン３０５３ａに対して分極電界除去の作用を発生しにくい場合に、ドメイン３０５３ａの分極方向が変化しないように保持し、導電チャネルも存在せず、従って、電流Ｉがほぼ０に減少する。
【００８８】
ただし、読み書き電極対に読み出し信号それとも書き込み信号をバイアスするにもかかわらず、ギャップところの強誘電体薄膜層の電界深度分布が印加読み出し電圧に伴って変化し、読み書き電極対に一定電圧の読み出し信号又は書き込み信号をバイアスする時、ギャップの表面に近いほど（即ち深度が小さいほど）、電界強度が大きくなり、逆に小さくなり、ギャップところの電界深度分布が印加電圧の変化に伴って変化する。ギャップの表面からある深度を離れる電界が、ドメインが逆転するのに必要な抗電界Ｅｃに達する時、該深度以上の局所強誘電体薄膜層のドメインはいずれも図１８（ａ）又は図１９（ｂ）に示されたような逆転が発生する。従って、読み出し信号の電圧が大きいほど、ドメイン壁導電チャネルが深くなり、書き込み信号の電圧が大きくなり、ドメイン壁３０５４が基板３０１の表面に垂直であるようになる。
【００８９】
以上の書き込み操作と読み出し操作の原理の説明から分かるように、読み出し信号Ｖｒｅａｄの読み出し電圧は、形成されるドメイン壁導電チャネルの深度を強誘電体薄膜層の厚みより小さくし、例えば、図２０に示されるような３．１Ｖの電圧点より小さいべきである。従って、読み出し信号Ｖｒｅａｄの読み出し電圧が書き込み信号の書き込み電圧より小さい。
【００９０】
図２１は本発明の第３実施例に係る強誘電体メモリの３Ｖの読み出し信号でのオン読み出し電流Ｉとギャップ距離ｄとの間の関係模式図を示し、点は実験結果値、実線は理論的シミュレーション結果を示す。これで分かるように、読み出し電圧Ｖｒｅａｄ＝３Ｖの場合に、オン読み出し電流Ｉはｄ−２．５に比例し、即ちギャップｄが小さいほど、オン読み出し電流Ｉが急増し、このように、強誘電体メモリは比例縮小する場合にあっても、強誘電体メモリのギャップも対応的に縮小し、且つ、オン読み出し電流が減少せず、論理情報の読み取り識別度が高い。従って、小サイズ、高密度適用に非常に有利である。
【００９１】
本発明の第３実施例に係る強誘電体メモリは、読み書き電極層に設けられたギャップを利用し、読み出し操作時に該ギャップ間の電界が部分の前記強誘電体薄膜層のドメインの局所を逆転してドメイン壁導電チャネルを作成することができ、従って、電流方式の非破壊読み出しを実現することができ、且つ、ドメイン壁導電チャネルを作成する時に読み出されるオン電流がギャップの間隔の減少に伴って増大でき、同時に、書き込み操作時に、ギャップの間隔が小さいほど、強誘電体薄膜層の厚みが小さくなり、書き込み信号の書き込み電圧も低下する。従って、本発明の実施例に係る強誘電体メモリは小サイズ、高密度適用に非常に有利であり、デバイスサイズが比例に応じて縮小する要求を満たしやすい。
【００９２】
図２２は本発明の第３実施例に係る強誘電体メモリの＋／−４Ｖの「１」／「０」の書き込み操作後の読み出し電流のデータ保持時間に伴う変化関係を示す。読み出し電圧が＋３Ｖであり、読み出し電流の大きさは書き込み信号の方向と関係があり、即ちドメインの書き込み方向と関係があり、且つ、「１」状態それとも「０」状態にあるにもかかわらず、読み出し電流が時間に伴ってほぼ安定するように保持し、図１８に記載の原理に基づき書き込まれたドメインが優れた保持特性を有し、該強誘電体メモリ３０が優れた論理情報保持特性を有することを表明する。
【００９３】
ただし、以上の第３実施例の強誘電体メモリにおいて、ギャップ３０９に絶縁誘電体層を充填又は部分的に充填してもよく、絶縁誘電体層を充填しなくてもよい。
【００９４】
図２３は本発明の第３実施例に係る強誘電体メモリの製造方法過程模式図を示す。図１５及び図２３を結合し、まず、ステップＳ８１０、図１５に示された基板１００を提供し、基板１００の材料選択は主に強誘電体薄膜層３０５に決められ、該実施例において、基板３０１はＳｉ基板であってもよく、半導体ＣＭＯＳプロセスとの両立性が高いである。
【００９５】
さらに、ステップＳ８２０では、強誘電体薄膜層３０５を形成する。該実施例において、強誘電体薄膜層３０５は、マルチフェロイックＢｉＦｅＯ３、Ｌａドープマルチフェロイック塩（Ｂｉ，Ｌａ）ＦｅＯ３、チタン酸ジルコン酸鉛塩（Ｐｂ，Ｚｒ）ＴｉＯ３或いはニオブ酸リチウム塩ＬｉＮｂＯ３から選ばれてもよいがこれに限定されるものではなく、強誘電体薄膜層３０５はスパッタリング、ＣＶＤ、ＰＬＤ等の薄膜堆積方法で製造して形成することができる。
【００９６】
他の実施例において、基板に強誘電体薄膜層３０５を形成する前に、まず、基板に一層の誘電体層を形成してもよい。
【００９７】
さらに、ステップＳ８３０では、強誘電体薄膜層３０５上に読み書き電極対を形成する。該実施例において、読み書き電極対は読み書き電極部分３０７１と読み書き電極部分３０７３からなり、読み書き電極部分３０７１と読み書き電極部分３０７３との間にナノサイズのギャップ３０９が形成され、読み書き電極対はＰｔ、ＳｒＲｕＯ３、ＬａＮｉＯ３の一種又は複数種の組み合わせから選ばれ、読み書き電極部分３０７１及び／又は読み書き電極部分３０７３の厚みは５〜１００ｎｍであってもよく、例えば、２０ｎｍであり、読み書き電極部分３０７１及び／又は読み書き電極部分３０７３はスパッタリング、ＣＶＤ、ＰＬＤ等の薄膜堆積方法で製造して形成することができるがこれに限定されるものではない。ギャップ３０９は電子ビーム加工、ナノインプリント又は他のリソグラフィー方法で取得することができるがこれに限定されるものではない。
【００９８】
他の実施例において、ギャップ３０９に絶縁誘電体層を充填してもよい。
【００９９】
このように、図１５に示された実施例の強誘電体メモリをほぼ形成し、該実施例において、読み書き電極部分３０７１と読み書き電極部分３０７３をともに該メモリの上電極層３０７を形成することに用いられる。
【０１００】
従って、本発明の第３実施例に係る強誘電体メモリは、従来の強誘電体キャパシタ構造のＦＲＡＭの過程に対して、下電極層を形成する必要がなく、構造が非常に簡単で、且つ製造過程が非常に簡単で、コストが低い。
【０１０１】
図２４は本発明の第４実施例に係る非破壊読み出し強誘電体メモリの断面構造模式図を示す。図２４に示すように、強誘電体メモリ４０の一部断面構造を示し、強誘電体メモリ４０が主に基板４０１、強誘電体薄膜層４０５及び第１電極層４０７を備え、第１電極層４０７が読み書き電極層４０７と定義され、読み書き電極層３０７が強誘電体薄膜層４０５上に設けられてそれに接触されることにより、強誘電体薄膜層４０５に電界信号をバイアスすることができる。本発明の実施例に係る強誘電体メモリ４０は従来強誘電体メモリと異なり、読み書き電極層４０７の反対側に設けられる下電極層を必要とせず、読み書き電極層４０７は該強誘電体メモリ４０に読み出し操作を実現するだけでなく、書き込み操作を実現することができ、従って、第１電極層４０７が読み書き電極層４０７とも呼ばれる。
【０１０２】
同様に、強誘電体メモリ４０の読み書き電極層４０７にギャップ４０９が設けられ、ギャップ４０９は読み書き電極層４０７を少なくとも２つの部分、即ち読み書き電極部分４０７１と読み書き電極部分４０７３に分割し、読み書き電極部分４０７１と読み書き電極部分４０７３が読み書き電極対を構成し、該実施例において、該読み書き電極対が主に該実施例の読み書き電極層４０７を構成する。
【０１０３】
図１５に示された実施例の強誘電体メモリ３０に比べ、強誘電体メモリ４０の読み書き電極層４０７と強誘電体メモリ３０の読み書き電極層との設置がほぼ同じであり、主な区別は、読み書き電極層４０７が被覆の方式でほぼ強誘電体薄膜層４０５上に形成されることであり、部分の読み書き電極層４０７が基板３０１上に直接形成されるにもかかわらず、少なくとも部分の読み書き電極層４０７が強誘電体薄膜層４０５に形成される。
【０１０４】
図１５に示された実施例の強誘電体メモリ３０に比べ、強誘電体メモリ４０の基板４０１は、強誘電体メモリ３０の基板３０１とほぼ同じように設けられてもよい。
【０１０５】
強誘電体薄膜層４０５は基板４０１の上に形成され、パターンエッチングによって小さい面積の強誘電体薄膜層４０５を形成することができる。強誘電体薄膜層４０５は適切なドメイン構造を有するいずれかの強誘電体材料であってもよく、具体的に、マルチフェロイックＢｉＦｅＯ３、Ｌａドープマルチフェロイック塩（Ｂｉ，Ｌａ）ＦｅＯ３、チタン酸ジルコン酸鉛塩（Ｐｂ，Ｚｒ）ＴｉＯ３或いはニオブ酸リチウム塩ＬｉＮｂＯ３から選ばれてもよく、しかし、強誘電体薄膜層３０５の具体的な強誘電体材料タイプが制限されないことは勿論であり、当業者はいずれか一種の強誘電体材料タイプを選択することができる。強誘電体薄膜層３０５の製造方法も制限されず、例えば、ゾルゲル、スパッタリング、ＣＶＤ、ＰＬＤ等の薄膜堆積方法で製造して形成することができる。強誘電体薄膜層３０５の厚み範囲は５ナノメートル以上且つ５００ナノメートル以下であってもよく、例えば、２０ｎｍ、３０ｎｍ、５０ｎｍ又は１００ｎｍであってもよい。
【０１０６】
ギャップ４０９は読み書き電極部分４０７１と読み書き電極部分４０７３との相対的な電気的分離（該電気的分離は、以下の読み出し操作過程で作成されるドメイン壁導電チャネルの場合を含まない）を実現することに用いられ、ギャップ４０９は金属平坦層に対して電子ビーム加工、ナノインプリントを行うことによって又は他のリソグラフィー方法で取得することができるが、ギャップ４０９の形成方法は本発明の実施例に限定されない。ギャップ４０９の間隔ｄの範囲は２ナノメートル以上且つ５００ナノメートル以下であってもよく、好ましくは、５ナノメートル以上且つ１００ナノメートル以下であり、例えば１０ナノメートル、１３５ナノメートル、１２５ナノメートル等であり、間隔ｄが小さいほど、強誘電体メモリの記憶密度の向上に有利で、読み出し電圧の減少と読み出し電流の増大に有利であり、読み出し消費電力が小さく、従って、ギャップ４０９は各種のナノサイズのギャップ４０５であってもよい。ギャップ４０９の形状は図２４に示される形状に限定されず、他の実施例において、ギャップ４０９はさらに鋸歯状等であってもよい。読み書き電極部分４０７１と読み書き電極部分４０７３のギャップに垂直な方向での幅ｗサイズ（即ちギャップの幅サイズ）は５ナノメートル以上且つ５００ナノメートル以下であってもよく、例えば５０ナノメートルである。
【０１０７】
続けて図２４に示すように、本発明において、強誘電体薄膜層４０５は、その強誘電体ドメインが面内に成分を有し、即ち、面内成分（強誘電体ドメインの自発分極の膜面での投影）を有するという条件を満たす必要があり、強誘電体薄膜層４０５には図２４に示される２つの方向のドメイン４０５１又は４０５３が形成されてもよく、ドメイン４０５１の分極方向とドメイン４０５３の分極方向が完全に反対し、バイアスが抗電圧より大きくなった後、ドメインが電界方向に沿って配向し、従って、電界方向が元のドメイン方向とは反対する電圧をバイアスし且つ抗電圧より大きい場合に、ドメイン４０５１又は４０５３は逆転する。該実施例において、強誘電体薄膜層４０５のドメインの分極方向は強誘電体薄膜層４０５の法線（図に示される強誘電体薄膜層４０５に垂直な点線）方向と略平行とならず、或いは読み書き電極層４０７と略垂直とならず、具体的に、図２４に示すように、強誘電体薄膜層４０５の法線とドメインの分極方向との角αは０及び１８０°と等しくなく、例えば、３０°≦α≦６０°、さらに例えばα＝４５°であり、このようにドメインは面内成分を有する。具体的に、強誘電体薄膜層４０５が成長する結晶方向を制御することによって実現でき、例示的に、結晶面が（００１）であるＳｒＴｉＯ３基板３０１上に厚み１００ナノメートルのＢｉＦｅＯ３強誘電体薄膜層４０５をエピタキシャル成長することができ、ＢｉＦｅＯ３強誘電体薄膜層３０５のドメインの分極方向が＜１１１＞方向に沿う。
【０１０８】
図２５は図２４に示された実施例の強誘電体メモリの「１」の書き込みと「０」の書き込みの操作原理模式図を示す。
【０１０９】
該実施例において、強誘電体薄膜層４０５のドメイン３０５１の所在分極方向に論理情報「１」が記憶されていることを例として説明する。図２５（ａ）に示すように、「１」の書き込み操作過程で、読み書き電極層４０７の読み書き電極部分４０７３と読み書き電極部分４０７１との間に書き込み信号Ｖｗｒｉｔｅ１をバイアスし、即ち読み書き電極部分４０７３と読み書き電極部分４０７１からなる読み書き電極対に書き込み信号Ｖｗｒｉｔｅ１をバイアスし、書き込み信号の方向について、読み書き電極部分４０７３に正方向の信号をバイアスし、読み書き電極部分４０７１に負方向の信号をバイアスすることにより、それらの間に図２５（ａ）に示される方向の電界Ｅ１を成形する。書き込み操作過程で、バイアス書き込み信号Ｖｗｒｉｔｅ１の電圧の大きさを設定することによって、Ｅ１が十分に大きく、ドメイン４０５１の方向と反対するドメイン４０５３（ある場合）を反転して図２５（ａ）に示されるドメイン４０５１に統一的に形成し、「１」の書き込み操作が完了する。
【０１１０】
該実施例において、強誘電体薄膜層４０５のドメイン３０５３の所在分極方向に論理情報「０」が記憶されていることを例として説明する。図２５（ｂ）に示すように、読み書き電極部分４０７３と読み書き電極部分４０７１との間に書き込み信号Ｖｗｒｉｔｅ２をバイアスし、書き込み信号Ｖｗｒｉｔｅ２と書き込み信号Ｖｗｒｉｔｅ１の方向が反対し、それにより強誘電体薄膜層４０５に方向が反対する電界Ｅ２を印加することができる。同様に、書き込み操作過程で、バイアス書き込み信号Ｖｗｒｉｔｅ２の電圧の大きさを設定することによって、Ｅ２が十分に大きく、ドメイン４０５３の方向と反対するドメイン４０５１（ある場合）を反転して図２５（ｂ）に示されるドメイン４０５３に統一的に形成し、「０」の書き込み操作が完了する。
【０１１１】
図２６は図２４に示された実施例の強誘電体メモリの「１」の読み出しと「０」の読み出しの操作過程及び操作原理模式図を示す。
【０１１２】
該実施例において、読み出し操作原理は従来の強誘電体メモリの読み出し操作原理と全く異なり、読み出し操作時に、基板４０１に信号をバイアスする必要がなく、サスペンド状態にあってもよく、読み出し信号Ｖｒｅａｄを読み書き電極対の間にバイアスし、以下、読み書き電極部分４０７１、及び読み書き電極部分４０７３間にバイアスすることを例として説明する。
【０１１３】
図２６（ａ）に示すように、「１」の読み出し操作過程で、読み書き電極部分４０７１、及び読み書き電極部分４０７３間に読み出し信号Ｖｒｅａｄをバイアスし、読み書き電極部分４０７３に正方向の信号をバイアスし、読み書き電極部分４０７１に負方向の信号をバイアスすることにより、読み書き電極部分４０７３と読み書き電極部分４０７１との間に図に示される方向の電界Ｅ３を形成し（この時、「＋」読み出し電圧と定義）、電界Ｅ３にはドメイン４０５１を逆転する電界成分が存在せず、従って、読み出し信号Ｖｒｅａｄの読み出し電圧を増大しても、ドメイン４０５１が完全に変化せず、読み書き電極部分４０７３と読み書き電極部分４０７１との間に導電チャネルを形成することができず、この時読み出し電流Ｉｒｅａｄ＝０、読み出し電流ＩｒｅａｄがＯｆｆ（即ちオフ）であり、論理情報「１」を読み出したことを示す。
【０１１４】
続けて図２６（ａ）に示すように、読み出し信号Ｖｒｅａｄを除去した後、以上の読み出し操作過程で強誘電体薄膜層のドメインがほぼ変化せず、従って、読み出し信号Ｖｒｅａｄを除去した後に強誘電体薄膜層のドメインも変化しない。
【０１１５】
図２６（ｂ）に示すように、「０」の読み出し操作過程で、読み出し電極部分４０７１、及び読み出し電極部分４０７３間に読み出し信号Ｖｒｅａｄをバイアスし、図に示される方向の電界Ｅ３を形成し、ギャップ４０９が存在しているため、電界Ｅ３がギャップ３０９に対応する一部の強誘電体薄膜層のドメインに部分的に影響を与え、図２６（ｂ）に示すように、電界Ｅ３の増大に伴い、ギャップ４０９の下方に対応する一部の強誘電体薄膜層４０５、即ちギャップ４０９に露出する表層部分の局所に、ドメインが逆転し、即ち、ドメイン４０５３の一部が逆転されて図２６（ｂ）に示されるドメイン４０５１ｂが形成され、強誘電体薄膜層４０５の他の部分のドメインが電界Ｅ３からの影響をほとんど受けない（或いは電界Ｅ３からの影響がそのドメインを逆転させることができない）ため、ドメインが逆転されておらず、対応的に図に示されるドメイン４０５３ｂが形成され、ドメイン４０５１ｂの分極方向とドメイン４０５３ｂとがほぼ反対する。ドメイン４０５１ｂはドメイン４０５３の分極方向とは反対する方向の電界Ｅ３の電界成分により反転を実現し、従って、強誘電体薄膜層の抗電圧がわかっている場合に、ドメイン４０５１ｂを形成する最小読み出し電圧Ｖｒｅａｄを算出することができる。
【０１１６】
この時、ドメイン４０５３ｂを有する強誘電体薄膜層部分とドメイン４０５１ｂを有する強誘電体薄膜層部分との隣接箇所、即ちドメイン４０５１ｂとドメイン４０５３ｂとの間の境界壁又は界面に、帯電するドメイン壁又はドメイン境界４０５８が発生し、それにより、主にドメイン壁導電メカニズムに基づき、読み書き電極部分４０７３と読み書き電極部分４０７１との間に導電チャネル４０５８である「ドメイン壁導電チャネル」が発生し、対応的に読み出し電流信号Ｉｒｅａｄが発生し、この時読み出し電流ＩｒｅａｄがＯｎ（即ちオン）であり、論理信号「０」を読み出したことを示す。
【０１１７】
従って、以上の読み出し操作過程は、従来のキャパシタ構造の強誘電体メモリの電荷読み出し方法と全く異なり、本願の実施例に論理信号の電流読み取り方式を実現する。
【０１１８】
さらに、電流信号Ｉｒｅａｄを読み出した後、読み書き電極部分４０７３と読み書き電極部分４０７１と間の読み出し電圧信号Ｖｒｅａｄを除去し、図２６（ｂ）に示すように、電界Ｅ３が消失し、この時、分極電界除去の作用で、ドメイン４０５１ｂがドメイン４０５３ｂの影響を受けてほぼ元の分極方向に逆転し、即ちドメイン４０５１ｂが瞬時に消失し、ほぼ読み出し操作前の状態のドメイン４０５３に回復し、ドメイン壁４０５８もほぼ消失し、前に発生した導電チャネルも消失する。従って、強誘電体メモリ４０の読み出し操作の前に記憶された論理情報「０」は読み出し操作の後に明らかに変化することなく、非破壊性読み取りを実現する。
【０１１９】
勿論、以上、強誘電体薄膜層４０５のドメイン４０５５の所在分極方向に論理情報「０」が記憶されていることを例として説明したにもかかわらず、強誘電体薄膜層４０５のドメイン４０５３／４０５１の所在分極方向が論理情報「１」／「０」を記憶することを示してもよく、図２５及び図２６に示されたような読み書き操作過程を実現するように、相応な書き込み操作と読み出し操作中の電圧信号方向を適応的に変更することもできることは、当業者にとって明らかである。
【０１２０】
図２７は本発明の第４実施例に係る強誘電体メモリの製造方法過程模式図を示す。図２４及び図２７を結合し、まず、ステップＳ７１０、図２４に示された基板４００を提供し、基板４００の材料選択は主に強誘電体薄膜層４０５に決められ、該実施例において、基板４０１はＳｉ基板であってもよく、半導体ＣＭＯＳプロセスとの両立性が高いである。
【０１２１】
さらに、ステップＳ７２０では、基板４０１上に強誘電体薄膜層を堆積して該強誘電体薄膜層をエッチングして図２４に示された強誘電体薄膜層４０５を形成する。強誘電体薄膜層４０５のサイズ範囲がナノサイズ範囲内にあってもよい。
【０１２２】
さらに、ステップＳ７３０では、強誘電体薄膜層４０５上に読み書き電極対を形成する。該実施例において、まず金属層を堆積して強誘電体薄膜層４０５を覆い、次に、対応的に強誘電体薄膜層４０５上にエッチングしてギャップ４０９を形成することにより、読み書き電極対を構成する読み書き電極部分４０７１と読み書き電極部分４０７３を形成する。ギャップ３０９は電子ビーム加工、ナノインプリント又は他のリソグラフィー方法で取得することができるがこれに限定されるものではない。
【０１２３】
このように、図２４に示された実施例の強誘電体メモリをほぼ形成し、製造過程が非常に簡単で、コストが低い。
【０１２４】
以上の記述に、各種の実施方式の部材を記述して使用した方向性術語（例えば「上」、「下」等）及び類似術語は、図面に示される方向或いは当業者が理解できる方向を示す。これらの方向性術語は相対的な記述及び説明に用いられ、いずれかの実施例の指向を具体的な方向又は指向に限定することはない。
【０１２５】
以上の例は主に本発明の強誘電体メモリ及びその操作方法並びに製造方法を説明し、特に読み出し操作方法及び原理を説明した。いくつかの本発明の実施形態のみを記述したにもかかわらず、その趣旨及び範囲を逸脱することなく複数の他の形式で本発明を実施することができることは当業者にとって明らかである。従って、示された例及び実施形態は例示的なものに過ぎず、制限するものではなく、添付する各請求項により定義される本発明の精神及び範囲を逸脱することなく、本発明は各種の修正及び取替を行うことができる。
【図１】
0006543727.tif 000002
【図２】
0006543727.tif 000003
【図３】
0006543727.tif 000004
【図４】
0006543727.tif 000005
【図５】
0006543727.tif 000006
【図６】
0006543727.tif 000007
【図７】
0006543727.tif 000008
【図８】
0006543727.tif 000009
【図９】
0006543727.tif 000010
【図１０】
0006543727.tif 000011
【図１１】
0006543727.tif 000012
【図１２】
0006543727.tif 000013
【図１３】
0006543727.tif 000014
【図１４】
0006543727.tif 000015
【図１５】
0006543727.tif 000016
【図１６】
0006543727.tif 000017
【図１７】
0006543727.tif 000018
【図１８】
0006543727.tif 000019
【図１９】
0006543727.tif 000020
【図２０】
0006543727.tif 000021
【図２１】
0006543727.tif 000022
【図２２】
0006543727.tif 000023
【図２３】
0006543727.tif 000024
【図２４】
0006543727.tif 000025
【図２５】
0006543727.tif 000026
【図２６】
0006543727.tif 000027
【図２７】
0006543727.tif 000028