(57)【特許請求の範囲】
【請求項１】
化合物半導体層と、
前記化合物半導体層の表面を覆う第１の保護膜と
を含み、
前記第１の保護膜は、表面にＳｉ−ＯＨを有することなくＳｉ−ＣxＨyを含有する疎水層が形成されていることを特徴とする化合物半導体装置。
前記Ｓｉ−ＣxＨyについて、ｘ＞０，ｙ＞０であり、ＣxＨyはＣ，Ｈを含む置換基を表す。
【請求項２】
前記第１の保護膜は、前記疎水層の炭素濃度が当該疎水層以外の部分の炭素濃度よりも高いことを特徴とする請求項１に記載の化合物半導体装置。
【請求項３】
前記第１の保護膜の上方に形成された第２の保護膜を更に含むことを特徴とする請求項１又は２に記載の化合物半導体装置。
【請求項４】
前記第２の保護膜は、前記第１の保護膜よりも密度が小さく、且つ誘電率が低いことを特徴とする請求項３に記載の化合物半導体装置。
【請求項５】
前記第１の保護膜と前記第２の保護膜との間に空洞が形成されていることを特徴とする請求項３又は４に記載の化合物半導体装置。
【請求項６】
前記第２の保護膜は、Ｓｉ及びＮの２元素、Ｓｉ，Ｎ及びＯの３元素、又はＳｉ，Ｃ及びＯの３元素を主成分とする絶縁膜であることを特徴とする請求項３〜５のいずれか１項に記載の化合物半導体装置。
【請求項７】
前記第１の保護膜は、ＳｉとＯ及びＮのうちの少なくとも１元素とを主成分とする絶縁膜であることを特徴とする請求項１〜６のいずれか１項に記載の化合物半導体装置。
【請求項８】
前記第１の保護膜は、前記疎水層以外の部分がストイキオメトリの第１の窒化珪素膜とその上の非ストイキオメトリの第２の窒化珪素膜との積層構造とされていることを特徴とする請求項１〜７のいずれか１項に記載の化合物半導体装置。
【請求項９】
前記第１の保護膜は、前記疎水層以外の部分が窒化珪素膜とその上の炭化珪素膜との積層構造とされていることを特徴とする請求項１〜７のいずれか１項に記載の化合物半導体装置。
【請求項１０】
化合物半導体層を形成する工程と、
前記化合物半導体層の表面を覆う第１の保護膜を形成する工程と、
前記第１の保護膜の表面に存在するＳｉ−ＯＨを、シラン化合物を用いて全てシリル化処理して前記Ｓｉ−ＯＨを非残存状態とし、前記第１の保護膜の表面にＳｉ−ＣxＨyを含有する疎水層を形成する工程と
を含むことを特徴とする化合物半導体装置の製造方法。
前記Ｓｉ−ＣxＨyについて、ｘ＞０，ｙ＞０であり、ＣxＨyはＣ，Ｈを含む置換基を表す。
【請求項１１】
前記第１の保護膜は、前記疎水層の炭素濃度が当該疎水層以外の部分の炭素濃度よりも高いことを特徴とする請求項１０に記載の化合物半導体装置の製造方法。
【請求項１２】
ベーパー状の前記シラン化合物を用いて前記シリル化処理を行うことを特徴とする請求項１０又は１１に記載の化合物半導体装置の製造方法。
【請求項１３】
前記化合物半導体層の上方に電極を形成する工程を更に含み、
前記電極を形成する工程の前又は後に、前記疎水層を形成することを特徴とする請求項１０〜１２のいずれか１項に記載の化合物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
窒化物半導体は、高い飽和電子速度及びワイドバンドギャップ等の特徴を利用し、高耐圧及び高出力の半導体デバイスへの適用が検討されている。例えば、窒化物半導体であるＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）及びＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きく、高い破壊電界強度を有する。そのためＧａＮは、高電圧動作且つ高出力を得る電源用の半導体デバイスの材料として極めて有望である。
【０００３】
窒化物半導体を用いた半導体デバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）についての報告が数多くなされている。例えばＧａＮ系のＨＥＭＴ（ＧａＮ−ＨＥＭＴ）では、ＧａＮを電子走行層として、ＡｌＧａＮを電子供給層として用いたＡｌＧａＮ／ＧａＮ・ＨＥＭＴが注目されている。ＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、ＧａＮとＡｌＧａＮとの格子定数差に起因した歪みがＡｌＧａＮに生じる。これにより発生したピエゾ分極及びＡｌＧａＮの自発分極により、高濃度の２次元電子ガス（２ＤＥＧ）が得られる。そのため、高効率のスイッチ素子、電気自動車用等の高耐圧電力デバイスとして期待されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−１２７３５号公報
【特許文献２】特開２００８−３４４３８号公報
【特許文献３】特開２００７−７３６５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、ＧａＮ−ＨＥＭＴでは、電圧ストレスにより電流が減少する電流コラプス現象がしばしば観測され、出力の低下が問題視されていた。電流コラプス現象は、ゲート近傍の強い電界により加速された電子が、半導体結晶内、半導体表面、表面パッシベーション膜中に存在する電子トラップに捕獲されることによって生じる。
【０００６】
ＧａＮ−ＨＥＭＴにおいて、化合物半導体層の表面に形成される保護膜には、水分透過や吸着を防止するため、緻密で撥水性の高い窒化珪素（ＳｉＮ）が用いられることが多い。保護膜を加工する際のレジスト剥離工程におけるアッシング処理や、電極形成工程における電極材料の蒸着の前処理等でプラズマに曝されると、保護膜の表面が活性化し、大気中の水分と反応する。これにより、保護膜の表面にはＳｉ−ＯＨが生成される。Ｓｉ−ＯＨは極性基であるため、保護膜の表面に形成されるとＳｉＮが親水化し、水分の吸着が進行する。その結果、電流コラプスが大きくなるという課題がある。
【０００７】
本発明は、上記の課題に鑑みてなされたものであり、電子トラップの起源である保護膜中の水酸基（−ＯＨ)及び水酸基に結合した吸着水を低減し、電流コラプスを抑制する、信頼性の高い高耐圧の化合物半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
化合物半導体装置の一態様は、化合物半導体層と、前記化合物半導体層の表面を覆う第１の保護膜とを含み、前記第１の保護膜は、表面にＳｉ−ＯＨを有することなくＳｉ−ＣxＨyを含有する疎水層が形成されている。前記Ｓｉ−ＣxＨyについて、ｘ＞０，ｙ＞０であり、ＣxＨyはＣ，Ｈを含む置換基を表す。
【０００９】
化合物半導体装置の製造方法の一態様は、化合物半導体層を形成する工程と、前記化合物半導体層の表面を覆う第１の保護膜を形成する工程と、前記第１の保護膜の表面に存在するＳｉ−ＯＨを、シラン化合物を用いて全てシリル化処理して前記Ｓｉ−ＯＨを非残存状態とし、前記第１の保護膜の表面にＳｉ−ＣxＨyを含有する疎水層を形成する工程とを含む。前記Ｓｉ−ＣxＨyについて、ｘ＞０，ｙ＞０であり、ＣxＨyはＣ，Ｈを含む置換基を表す。
【発明の効果】
【００１０】
上記の諸態様によれば、電子トラップの起源である保護膜中の水酸基（−ＯＨ)及び水酸基に結合した吸着水を低減し、電流コラプスを抑制する、信頼性の高い高耐圧の化合物半導体装置が実現する。
【図面の簡単な説明】
【００１１】
【図１】第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図２】図１に引き続き、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図３】図２に引き続き、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図４】第１の実施形態において、第１の保護膜の表面をＸＰＳにより分析した結果を示す特性図である。
【図５】第１の実施形態において、第１の保護膜の表面の濡れ性を示す写真の図である。
【図６】第１の実施形態において、電流コラプスの評価結果を示す特性図である。
【図７】第１の実施形態の変形例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【図８】第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【図９】図８に引き続き、第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【図１０】第３の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【図１１】図１０に引き続き、第３の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【図１２】第４の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【図１３】図１２に引き続き、第４の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【図１４】第５の実施形態による電源装置の概略構成を示す結線図である。
【図１５】第６の実施形態による高周波増幅器の概略構成を示す結線図である。
【発明を実施するための形態】
【００１２】
（第１の実施形態）
本実施形態では、化合物半導体の一種である窒化物半導体のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。本実施形態では、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴの構成をその製造方法と共に説明する。
図１〜図３は、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【００１３】
先ず、図１（ａ）に示すように、成長用基板として例えばＳｉ基板１上に、化合物半導体層として、化合物半導体積層構造２を形成する。成長用基板としては、Ｓｉ基板の代わりに、ＳｉＣ基板、サファイア基板、ＧａＡｓ基板、ＧａＮ基板等を用いても良い。また、基板の導電性としては、半絶縁性、絶縁性を問わない。
化合物半導体積層構造２は、バッファ層２ａ、電子走行層２ｂ、中間層２ｃ、電子供給層２ｄ、及びキャップ層２ｅを有して構成される。
【００１４】
完成したＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、その動作時において、電子走行層２ｂの電子供給層２ｄ（正確には中間層２ｃ）との界面近傍に２次元電子ガス（２ＤＥＧ）が発生する。この２ＤＥＧは、電子走行層２ｂの化合物半導体（ここではＧａＮ）と電子供給層２ｄの化合物半導体（ここではＡｌＧａＮ）との格子定数の相違に基づいて生成される。
【００１５】
詳細には、Ｓｉ基板１上に、例えば有機金属気相成長（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）法により、以下の各化合物半導体を成長する。ＭＯＶＰＥ法の代わりに、分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法等を用いても良い。
Ｓｉ基板１上に、ＡｌＮを５ｎｍ程度の厚みに、ｉ（インテンショナリ・アンドープ）−ＧａＮを１μｍ程度の厚みに、ｉ−ＡｌＧａＮを５ｎｍ程度の厚みに、ｎ−ＡｌＧａＮを３０ｎｍ程度の厚みに、ｎ−ＧａＮを３ｎｍ程度の厚みに順次成長する。これにより、バッファ層２ａ、電子走行層２ｂ、中間層２ｃ、電子供給層２ｄ、及びキャップ層２ｅが形成される。バッファ層２ａとしては、ＡｌＮの代わりにＡｌＧａＮを用いたり、低温成長でＧａＮを成長したりするようにしても良い。
【００１６】
ＡｌＮの成長条件としては、原料ガスとしてトリメチルアルミニウム（ＴＭＡ）ガス及びアンモニア（ＮＨ3）ガスの混合ガスを用いる。ＧａＮの成長条件としては、原料ガスとしてトリメチルガリウム（ＴＭＧ）ガス及びＮＨ3ガスの混合ガスを用いる。ＡｌＧａＮの成長条件としては、原料ガスとしてＴＭＡガス、ＴＭＧガス、及びＮＨ3ガスの混合ガスを用いる。成長する化合物半導体層に応じて、Ａｌ源であるトリメチルアルミニウムガス、Ｇａ源であるトリメチルガリウムガスの供給の有無及び流量を適宜設定する。共通原料であるアンモニアガスの流量は、１００ｃｃｍ〜１０ＬＭ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃〜１２００℃程度とする。
【００１７】
ＧａＮ、ＡｌＧａＮをｎ型として成長する際には、ｎ型不純物として例えばＳｉを含む例えばＳｉＨ4ガスを所定の流量で原料ガスに添加し、ＧａＮ及びＡｌＧａＮにＳｉをドーピングする。Ｓｉのドーピング濃度は、１×１０18／ｃｍ3程度〜１×１０20／ｃｍ3程度、例えば５×１０18／ｃｍ3程度とする。
【００１８】
続いて、図１（ｂ）に示すように、素子分離構造３を形成する。
詳細には、化合物半導体積層構造２の素子分離領域に、例えばアルゴン（Ａｒ）を注入する。これにより、化合物半導体積層構造２及びＳｉ基板１の表層部分に素子分離構造３が形成される。素子分離構造３により、化合物半導体積層構造２上で活性領域が画定される。
なお、素子分離は、上記の注入法の代わりに、例えばＳＴＩ（Shallow Trench Isolation）法を用いて行っても良い。このとき、化合物半導体積層構造２のドライエッチングには、例えば塩素系のエッチングガスを用いる。
【００１９】
続いて、図１（ｃ）に示すように、ソース電極４及びドレイン電極５を形成する。
詳細には、先ず、化合物半導体積層構造２の表面におけるソース電極及びドレイン電極の形成予定位置（電極形成予定位置）に電極用リセス２Ａ，２Ｂを形成する。
化合物半導体積層構造２の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、電極形成予定位置に相当する化合物半導体積層構造２の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
【００２０】
このレジストマスクを用いて、電子供給層２ｄの表面が露出するまで、キャップ層２ｅの電極形成予定位置をドライエッチングして除去する。これにより、電子供給層２ｄの表面の電極形成予定位置を露出する電極用リセス２Ａ，２Ｂが形成される。エッチング条件としては、Ａｒ等の不活性ガス及びＣｌ2等の塩素系ガスをエッチングガスとして用い、例えばＣｌ2を流量３０ｓｃｃｍ、圧力を２Ｐａ、ＲＦ投入電力を２０Ｗとする。なお、電極用リセス２Ａ，２Ｂは、キャップ層２ｅの途中までエッチングして形成しても、また電子供給層２ｄ以降までエッチングして形成しても良い。
レジストマスクは、灰化処理等により除去される。
【００２１】
ソース電極及びドレイン電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを化合物半導体積層構造２上に塗布し、電極用リセス２Ａ，２Ｂを露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＴａ／Ａｌを、例えば蒸着法により、電極用リセス２Ａ，２Ｂを露出させる開口内を含むレジストマスク上に堆積する。Ｔａの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＴａ／Ａｌを除去する。その後、Ｓｉ基板１を、例えば窒素雰囲気中において４００℃〜１０００℃程度の温度、例えば６００℃程度で熱処理し、残存したＴａ／Ａｌを電子供給層２ｄとオーミックコンタクトさせる。Ｔａ／Ａｌの電子供給層２ｄとのオーミックコンタクトが得られるのであれば、熱処理が不要な場合もある。以上により、電極用リセス２Ａ，２Ｂを電極材料の一部で埋め込むソース電極４及びドレイン電極５が形成される。
【００２２】
続いて、図２（ａ）に示すように、第１の保護膜６を形成する。
詳細には、先ず、化合物半導体積層構造２上に絶縁材料を堆積する。絶縁材料は、ＳｉとＮ及びＯのうちの少なくとも１元素とを主成分とするものである。具体的には、ＳｉＮ，ＳｉＯ又はＳｉＯＮの単層又はこれらから選択された２層以上に堆積する。この絶縁材料としては、ＳｉＣを単層に堆積しても良い。本実施形態では、絶縁材料として例えばＳｉＮを単層に堆積する。ＳｉＮは、例えばプラズマＣＶＤ法により１０ｎｍ〜１００ｎｍ程度の厚み、ここでは４０ｎｍ程度の厚みに堆積する。
以上により、化合物半導体積層構造２の表面を保護する、ＳｉＮからなる第１の保護膜６が形成される。
【００２３】
続いて、図２（ｂ）に示すように、第１の保護膜６に開口６ａを形成する。
詳細には、第１の保護膜６をリソグラフィー及びドライエッチングにより加工する。これにより、第１の保護膜６には、化合物半導体積層構造２の表面の一部を露出する開口６ａが形成される。
ドライエッチングに用いたレジストマスクは、アッシング処理等により除去される。
【００２４】
続いて、図２（ｃ）に示すように、ゲート電極７を形成する。
詳細には、先ず、ファインゲート用レジストパターン、下層レジストパターン及び上層レジストパターンを第１の保護膜６上に形成する。ファインゲート用レジストパターンには、断面マッシュルーム型のゲート電極の柄の部分を形成する予定の領域に開口６ａが形成されている。下層レジストパターンには、ゲート電極の傘の部分（オーバーゲート部）を形成する予定の領域に開口が形成されている。上層レジストパターンには、下層レジストパターンの開口より狭い開口が形成されている。
【００２５】
これらのファインゲート用レジストパターン、下層レジストパターン及び上層レジストパターンの形成に当たっては、先ず、ポリメタクリル酸メチル樹脂（ＰＭＭＡ）（例えば、米国マイクロケム社製）を、例えばスピンコート法により塗布し、熱処理を行うことにより、レジスト膜を形成する。次いで、ポリメチルグルタルイミド（ＰＭＧＩ）（例えば、米国マイクロケム社製）を、例えばスピンコート法により塗布し、熱処理を行うことにより、レジスト膜を形成する。その後、ポジ型電子線レジスト剤（例えば、商品名ＺＥＰ５２０：日本ゼオン社製）を、例えばスピンコート法により塗布し、熱処理を行うことにより、レジスト膜を形成する。続いて、電子線描画法により開口を上層のレジスト膜に形成する。この結果、この開口を備えた上層レジストパターンが得られる。次いで、上層レジストパターンをマスクとして、アルカリ現像液を用いてその下のレジスト膜をウェットエッチングする。この結果、開口を備えた下層レジストパターンが得られる。これらの処理により、庇構造の多層レジストが得られる。更に、電子線描画により最も下方に位置するレジスト膜を加工することにより開口を形成する。この結果、開口を備えたファインゲート用レジストパターンが得られる。
【００２６】
ファインゲート用レジストパターン、下層レジストパターン及び上層レジストパターンの形成後、連通する各開口内にゲート電極７を形成する。ゲート電極７の形成に当たっては、例えば、蒸着法によりＮｉ層を形成し、その上に蒸着法によりＡｕ層を形成する。Ｎｉ層の厚さは１０ｎｍ程度、Ａｕ層の厚さは３００ｎｍ程度とする。
ファインゲート用レジストパターン、下層レジストパターン及び上層レジストパターンは、上層レジストパターン上に堆積されたゲート電極材料と共に、加温した有機溶剤を用いて除去される。
【００２７】
ゲート電極７は、ゲート長方向の断面がマッシュルーム型の電極であり、上方部分（オーバーゲート部分）と、これよりも幅狭の下方部分（ファインゲート部分）とが一体形成されてなる。ゲート電極７は、ファインゲート部分の下方が第１の保護膜６の開口６ａ内を埋め込んで化合物半導体積層構造２とショットキー接触しており、オーバーゲート部分の下面が化合物半導体積層構造２の表面と離間する。
【００２８】
続いて、図３（ａ）に示すように、第１の保護膜６の表面に疎水層８を形成する。
第１の保護膜６は、開口６ａを形成する際のレジスト剥離工程におけるアッシング処理や、ゲート電極７の形成工程における電極材料の蒸着の前処理等でプラズマに曝されると、その表面が活性化し、大気中の水分と反応する。これにより、第１の保護膜６の表面には、例えば数ｎｍ程度、甚だしくは１０ｎｍ程度の厚みにＳｉ−ＯＨ層が生成される。本実施形態では、このＳｉ−ＯＨ層及びこの水酸基（−ＯＨ）に結合した吸着水に起因した電流コラプスを抑制するため、第１の保護膜６の表面、即ちＳｉ−ＯＨ層の表層に疎水層８を形成する。
【００２９】
詳細には、シラン化合物を用いて、Ｓｉ−ＯＨ層の表層をシリル化する。シラン化合物としては、ジメチルエトキシシラン、ヘキサメチルジシラザン、テトラメチルジシラザン、ジメチルアミノトリメチルシラン、ジメチルアミノジメチルシラン、ビス（ジメチルアミノ）ジメチルシラン、ビス（ジエチルアミノ）ジメチルシラン及びトリス（ジメチルアミノ）メチルシランのうちのいずれか１種類、又は２種類以上を組み合わせて用いることができる。ここでは、例えばヘキサメチルジシラザンを用いる。
【００３０】
本実施形態では、ベーパー状のヘキサメチルジシラザンを用いてＳｉ−ＯＨ層の表層をシリル化する。ベーパー状のシラン化合物はＳｉ−ＯＨ層内に浸透し易く、Ｓｉ−ＯＨ層が可及的にシリル化される。ベーパー状のシラン化合物の代わりに液状のシラン化合物を用い、例えばスピンコート法により第１の保護膜６の表面に塗布するようにしても良い。
【００３１】
シリル化する際の処理温度は、９０℃〜２００℃が好ましく、ここでは１００℃の処理温度でＳｉ−ＯＨ層の表面をシリル化処理する。これにより、Ｓｉ−ＯＨ層の表層には、１ｎｍ〜１０ｎｍ程度の厚み、本実施形態では５ｎｍ程度の厚みに、Ｓｉ−ＣxＨyを含有する疎水層８が形成される。ここで、Ｓｉ−ＣxＨyについて、ｘ＞０，ｙ＞０であり、ＣxＨyはＣ，Ｈを含む置換基を表しており、本実施形態では、例えばｘ＝１，ｙ＝３のメチル基（−ＣＨ3）となる。第１の保護膜６においては、疎水層８の炭素濃度が当該疎水層８以外のＳｉＮ部分の炭素濃度よりも高くなる。
【００３２】
Ｓｉ−ＯＨ層は極性基であるため、これが第１の保護膜６に形成されるとＳｉＮが親水化し、水分の吸着が進行する。本実施形態では、Ｓｉ−ＯＨ層の少なくとも表層に疎水層８を形成する、換言すればＳｉ−ＯＨ層の少なくとも一部をＳｉ−ＣxＨyに置換することにより、第１の保護膜６の表面の撥水性が回復し、電流コラプスが抑制される。
【００３３】
なお、第１の保護膜６の表面に生成されるＳｉ−ＯＨ層の厚みが比較的薄い（数ｎｍ程度）場合には、第１の保護膜６の表面のシリル化処理により、Ｓｉ−ＯＨ層の略全てがシリル化してＳｉ−ＣxＨyを含有する疎水層８が形成される場合もある。この場合には、ＳｉＮの第１の保護膜６の表層に、Ｓｉ−ＯＨ層が残存することなく疎水層８が形成される。この構成により、第１の保護膜６の表面の撥水性が可及的に向上し、より確実に電流コラプスが抑制される。
【００３４】
続いて、図３（ｂ）に示すように、第２の保護膜９を形成する。
詳細には、第１の保護膜６上に、ソース電極４、ドレイン電極５、及びゲート電極７を覆うように、絶縁材料を形成する。当該絶縁材料としては、第１の保護膜６の絶縁材料よりも密度が小さく、且つ誘電率が低いもの、例えばＳｉＮ，ＳｉＯＮ，又はＳｉＯＣを用いる。本実施形態では、絶縁材料として例えばＳｉＯＮを使用し、スピンコート法により塗布形成し、第２の保護膜９が形成される。第１の保護膜６上に第２の保護膜９を形成することにより、更なる耐湿性が確保され、高周波特性が向上する。
【００３５】
しかる後、第２の保護膜９及び第１の保護膜６にソース電極４、ドレイン電極５の各表面を露出するコンタクト孔を、第２の保護膜９にゲート電極７の表面を露出するコンタクト孔をそれぞれ形成する。これらの電極と接続される配線の形成等の諸工程を経て、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００３６】
以下、本実施形態における第１の保護膜６のシリル化処理の前後で評価を行い、本実施形態の奏する効果を検証した。
先ず、第１の保護膜６の表面をＸ線光電子分光（X-ray Photoelectron Spectroscopy：ＸＰＳ）により分析した。その結果を図４に示す。（ａ）はシリル化処理前、（ｂ）はシリル化処理後について、それぞれ結合エネルギーと強度との関係を示す。この結果から、ヘキサメチルジシラザンを用いたシリル化処理により、Ｓｉ−ＣＨ3の生成が観察され、Ｓｉ−ＣxＨyを含む疎水層８が第１の保護膜６の表面に形成されることが確認された。
【００３７】
次に、第１の保護膜６の表面について、シリル化処理の前後における水に対する濡れ性について調べた。その結果を図５に示す。（ａ）はシリル化処理前、（ｂ）はシリル化処理後について、それぞれ第１の保護膜６の表面にノズルから水を滴下した様子を示す。水の第１の保護膜６の表面との接触角は、シリル化処理前で３°、シリル化処理後で４４°であった。この結果から、シリル化処理によって第１の保護膜６の表面に対する水の接触角が向上しており、Ｓｉ−ＯＨの低減に加え、水分吸着が抑制されることが確認された。
【００３８】
上記の２種の実験結果を踏まえ、シリル化処理の前後における電流コラプスついて調べた。その結果を図６に示す。（ａ）はシリル化処理前、（ｂ）はシリル化処理後について、それぞれ測定したＩds−Ｖds特性を示す。バイアス・ストレス(Ｖgs＝−３Ｖ，Ｖds＝３０Ｖ)による電流低下が、シリル化処理前の６７％からシリル化処理後の３８％に抑制されており、シリル化処理によって電流コラプスが低減することが明らかとなった。
【００３９】
以上説明したように、本実施形態によれば、第１の保護膜６中の水酸基（−ＯＨ)及び水酸基に結合した吸着水を低減し、電流コラプスを抑制する、信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００４０】
−変形例−
以下、第１の実施形態の変形例について説明する。本例では、第１の実施形態と同様にＡｌＧａＮ／ＧａＮ・ＨＥＭＴの構成及び製造方法を開示するが、第１の保護膜のシリル化処理の時点が異なる点で相違する。なお、第１の実施形態の構成部材等と同一のものについては、同符号を付して詳しい説明を省略する。
図７は、第１の実施形態の変形例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【００４１】
本例では、第１の実施形態と同様に、先ず図１（ａ）〜図２（ａ）の諸工程を経る。このとき、化合物半導体積層構造２上に第１の保護膜６が形成される。
【００４２】
続いて、図７（ａ）に示すように、第１の保護膜６の表面に疎水層８を形成する。
第１の実施形態と同様の諸条件により、第１の保護膜６の表面をシリル化処理する。これにより、第１の保護膜６の表面に生成されたＳｉ−ＯＨ層の表層に、Ｓｉ−ＣxＨyを含有する疎水層８が形成される。
【００４３】
続いて、図７（ｂ）に示すように、シリル化処理された第１の保護膜６に開口６ａを形成する。
詳細には、シリル化処理された第１の保護膜６をリソグラフィー及びドライエッチングにより加工する。これにより、第１の保護膜６には、化合物半導体積層構造２の表面の一部を露出する開口６ａが形成される。
ドライエッチングに用いたレジストマスクは、アッシング処理等により除去される。
【００４４】
続いて、第１の実施形態の図３（ａ）と同様にして、ゲート電極７を形成する。
詳細には、第１の実施形態と同様に、ゲート長方向の断面がマッシュルーム型の電極であり、上方部分（オーバーゲート部分）と、これよりも幅狭の下方部分（ファインゲート部分）とが一体形成されてなるゲート電極７を形成する。
【００４５】
本例では、第１の保護膜６が、未だエッチング加工前であり、化合物半導体積層構造２上の全面に形成された状態で、第１の保護膜６の表面全面をシリル化処理する。そのため、第１の保護膜６の表面全面に略均一に疎水層８が形成され、十分な撥水性を発揮して電流コラプスの確実な抑制に資する。
また、ゲート電極７を形成する際の工程で要する温度は高々４００℃以下であり、第１の保護膜６の表面に形成された疎水層８が変質を受ける懸念はない。
【００４６】
続いて、第１の実施形態の図３（ｂ）と同様にして、第２の保護膜９を形成する。
詳細には、第１の実施形態と同様に、第１の保護膜６上に、ソース電極４、ドレイン電極５、及びゲート電極７を覆うように例えばＳｉＯＮをスピンコート法により塗布する。これにより、第２の保護膜９が形成される。
【００４７】
しかる後、第２の保護膜９及び第１の保護膜６にソース電極４、ドレイン電極５の各表面を露出するコンタクト孔を、第２の保護膜９にゲート電極７の表面を露出するコンタクト孔をそれぞれ形成する。これらの電極と接続される配線の形成等の諸工程を経て、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００４８】
以上説明したように、本例によれば、第１の保護膜６中の水酸基（−ＯＨ)及び水酸基に結合した吸着水を低減し、電流コラプスを抑制する、信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００４９】
（第２の実施形態）
本実施形態では、第１の実施形態と同様にＡｌＧａＮ／ＧａＮ・ＨＥＭＴの構成及び製造方法を開示するが、第１の保護膜の構成が異なる点で相違する。なお、第１の実施形態の構成部材等と同一のものについては、同符号を付して詳しい説明を省略する。
図８及び図９は、第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【００５０】
本実施形態では、第１の実施形態と同様に、先ず図１（ａ）〜図１（ｃ）の諸工程を経る。このとき、化合物半導体積層構造２上にソース電極４及びドレイン電極５が形成される。
【００５１】
続いて、図８（ａ）に示すように、第１の保護膜２１を形成する。
詳細には、先ず、化合物半導体積層構造２上に第１の絶縁材料を堆積する。第１の絶縁材料は、ＳｉとＮ及びＯのうちの少なくとも１元素とを主成分とするものである。具体的には、ＳｉＮ，ＳｉＯ又はＳｉＯＮの単層又はこれらから選択された２層以上に堆積する。本実施形態では、第１の絶縁材料として例えばＳｉＮを単層に堆積する。ＳｉＮは、例えばプラズマＣＶＤ法により１０ｎｍ〜１００ｎｍ程度の厚み、ここでは４０ｎｍ程度の厚みに堆積する。これにより、ＳｉＮからなる下層保護膜２２が形成される。
【００５２】
次に、下層保護膜２２上に第２の絶縁材料を堆積する。第２の絶縁材料はＳｉＣであり、ＣＶＤ法により１０ｎｍ〜１００ｎｍ程度の厚み、ここでは２０ｎｍ程度の厚みに堆積する。これにより、ＳｉＣからなる上層保護膜２３が形成される。以上により、下層保護膜２２上に上層保護膜２３が積層されてなる第１の保護膜２１が形成される。
【００５３】
続いて、図８（ｂ）に示すように、第１の保護膜２１に開口２１ａを形成する。
詳細には、第１の保護膜２１をリソグラフィー及びドライエッチングにより加工する。これにより、第１の保護膜２１には、化合物半導体積層構造２の表面の一部を露出する開口２１ａが形成される。
ドライエッチングに用いたレジストマスクは、アッシング処理等により除去される。
【００５４】
続いて、図８（ｃ）に示すように、ゲート電極７を形成する。
詳細には、第１の実施形態と同様にして、ゲート長方向の断面がマッシュルーム型の電極であり、上方部分（オーバーゲート部分）と、これよりも幅狭の下方部分（ファインゲート部分）とが一体形成されてなるゲート電極７を形成する。
【００５５】
続いて、図９（ａ）に示すように、第１の保護膜２１の表面に疎水層２４を形成する。
第１の実施形態と同様の諸条件により、第１の保護膜２１の表面、即ちＳｉＣの上層保護膜２３の表面をシリル化処理する。これにより、上層保護膜２３の表層に、Ｓｉ−ＣxＨyを含有する疎水層２４が形成される。
【００５６】
本実施形態では、第１の保護膜２１は、ＳｉＮの下層保護膜２２上にＳｉＣの上層保護膜２３を堆積した積層構造に形成される。上層保護膜２３はＳｉＣであるため、その表層にＳｉ−ＣxＨyを含有する疎水層２４が形成されることにより、第１の保護膜２１はより撥水性に優れた絶縁膜となり、電流コラプスの抑制が顕著となる。
【００５７】
続いて、図９（ｂ）に示すように、第２の保護膜９を形成する。
詳細には、第１の実施形態と同様にして、第１の保護膜２１上に、ソース電極４、ドレイン電極５、及びゲート電極７を覆うように例えばＳｉＯＮをスピンコート法により塗布する。これにより、第２の保護膜９が形成される。
【００５８】
しかる後、第２の保護膜９及び第１の保護膜２１にソース電極４、ドレイン電極５の各表面を露出するコンタクト孔を、第２の保護膜９にゲート電極７の表面を露出するコンタクト孔をそれぞれ形成する。これらの電極と接続される配線の形成等の諸工程を経て、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００５９】
以上説明したように、本実施形態によれば、第１の保護膜２１の撥水性が確保されることにより、電流コラプスを抑制する、信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００６０】
（第３の実施形態）
本実施形態では、第１の実施形態と同様にＡｌＧａＮ／ＧａＮ・ＨＥＭＴの構成及び製造方法を開示するが、第１の保護膜の構成が異なる点で相違する。なお、第１の実施形態の構成部材等と同一のものについては、同符号を付して詳しい説明を省略する。
図１０及び図１１は、第３の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【００６１】
本実施形態では、第１の実施形態と同様に、先ず図１（ａ）〜図１（ｃ）の諸工程を経る。このとき、化合物半導体積層構造２上にソース電極４及びドレイン電極５が形成される。
【００６２】
続いて、図１０（ａ）に示すように、第１の保護膜３１を形成する。
詳細には、先ず、化合物半導体積層構造２上に第１の絶縁材料を堆積する。第１の絶縁材料はＳｉＮであり、プラズマＣＶＤ法により１０ｎｍ〜１００ｎｍ程度の厚み、ここでは４０ｎｍ程度の厚みに堆積する。
【００６３】
次に、堆積されたＳｉＮを例えば６００℃程度で熱処理する。これにより、当該ＳｉＮは、そのＳｉ−Ｎの結合が促進され、ダングリングボンド等の欠陥が殆ど存在しない、ストイキオメトリ状態のＳｉ3Ｎ4（ＳｉとＮの組成比が３：４のＳｉＮ）となる。このＳｉ3Ｎ4は、誘電率が７．０〜７．３程度である。また、このＳｉ3Ｎ4は、膜厚４０ｎｍ、面積１００００μｍ2で換算して、その電気容量が１５．５ｐＦ程度〜１６．２ｐＦ程度である。以上により、化合物半導体積層構造２の表面を覆う、ストイキオメトリ状態のＳｉ3Ｎ4からなる下層保護膜３２が形成される。
【００６４】
次に、下層保護膜３２上に第２の絶縁材料を堆積する。第２の絶縁材料はＳｉＮであり、プラズマＣＶＤ法により、Ｎの原料ガスであるＮ2を下層保護膜３２の形成の場合よりも多くしたり、或いはＳｉの原料ガスであるＳｉＨ4を下層保護膜３２の形成の場合よりも多くしたりして形成する。このＳｉＮは、１０ｎｍ〜１００ｎｍ程度の厚み、ここでは２０ｎｍ程度の厚みに堆積する。これにより、当該ＳｉＮは、ダングリングボンド等の欠陥が存在する、下層保護膜３２と組成比の異なる（ＳｉとＮの組成比が３：４でないＳｉＮ）非ストイキオメトリ状態のＳｉＮとして形成される。このＳｉＮは、誘電率が７．０程度より大きい値或いは７．３程度より小さい値のものである。以上により、下層保護膜３２上に、非ストイキオメトリ状態のＳｉＮからなる上層保護膜３３が形成される。下層保護膜３２及び上層保護膜３３の積層構造が第１の保護膜３１となる。
【００６５】
続いて、図１０（ｂ）に示すように、第１の保護膜３１に開口３１ａを形成する。
詳細には、第１の保護膜３１をリソグラフィー及びドライエッチングにより加工する。これにより、第１の保護膜３１には、化合物半導体積層構造２の表面の一部を露出する開口３１ａが形成される。
ドライエッチングに用いたレジストマスクは、アッシング処理等により除去される。
【００６６】
続いて、図１０（ｃ）に示すように、ゲート電極７を形成する。
詳細には、第１の実施形態と同様にして、ゲート長方向の断面がマッシュルーム型の電極であり、上方部分（オーバーゲート部分）と、これよりも幅狭の下方部分（ファインゲート部分）とが一体形成されてなるゲート電極７を形成する。
【００６７】
続いて、図１１（ａ）に示すように、第１の保護膜３１の表面に疎水層３４を形成する。
第１の実施形態と同様の諸条件により、第１の保護膜３１の表面、即ち非ストイキオメトリ状態のＳｉＮからなる上層保護膜３３の表面をシリル化処理する。これにより、上層保護膜３３の表層に、Ｓｉ−ＣxＨyを含有する疎水層３４が形成される。
【００６８】
本実施形態では、第１の保護膜３１は、ストイキオメトリ状態のＳｉＮからなる下層保護膜３２上に非ストイキオメトリ状態のＳｉＮからなる上層保護膜３３を堆積した積層構造に形成される。下層保護膜３２でソース電極４上及びドレイン電極５上を含む化合物半導体積層構造２の表面を覆うことにより、ドレイン電極５−ゲート電極７−ソース電極４間において良好な電子輸送が得られる。上層保護膜３３は、非ストイキオメトリ状態のＳｉＮであるため、Ｓｉ−Ｈを含み、疎水性を有する。その表層にＳｉ−ＣxＨyを含有する疎水層３４が形成されることにより、第１の保護膜３１はより撥水性に優れた絶縁膜となり、電流コラプスの抑制が顕著となる。
【００６９】
続いて、図１１（ｂ）に示すように、第２の保護膜９を形成する。
詳細には、第１の実施形態と同様にして、第１の保護膜３１上に、ソース電極４、ドレイン電極５、及びゲート電極７を覆うように例えばＳｉＯＮをスピンコート法により塗布する。これにより、第２の保護膜９が形成される。
【００７０】
しかる後、第２の保護膜９及び第１の保護膜３１にソース電極４、ドレイン電極５の各表面を露出するコンタクト孔を、第２の保護膜９にゲート電極７の表面を露出するコンタクト孔をそれぞれ形成する。これらの電極と接続される配線の形成等の諸工程を経て、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００７１】
以上説明したように、本実施形態によれば、第１の保護膜３１中の水酸基（−ＯＨ)及び水酸基に結合した吸着水を低減し、電流コラプスを抑制する、信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００７２】
（第４の実施形態）
本実施形態では、第１の実施形態と同様にＡｌＧａＮ／ＧａＮ・ＨＥＭＴの構成及び製造方法を開示するが、第２の保護膜の形成状態が異なる点で相違する。なお、第１の実施形態の構成部材等と同一のものについては、同符号を付して詳しい説明を省略する。
図１２及び図１３は、第４の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【００７３】
本実施形態では、第１の実施形態と同様に、図１（ａ）〜図３（ａ）の諸工程を経る。このとき、第１の保護膜６の表面に疎水層８が形成される。
【００７４】
続いて、図１２（ａ）に示すように、有機膜４１を形成する。
詳細には、第１の保護膜６上に、ソース電極４及びドレイン電極５とゲート電極７を覆うように、化合物半導体積層構造２上の全面に充填材料を形成する。充填材料としては、光分解性の材料、例えば２５０ｎｍ以上４００ｎｍ以下程度の波長の紫外線により分解される、ＣxＨy骨格を有する有機材料であれば、特に限定されるものではない。有機材料は、例えばスピンコート法により塗布する。なお、充填材料としては、ポリプロピレン、ポリカーボネート等を用いることもできる。以上により、化合物半導体積層構造２上にゲート電極７を埋め込む有機膜４１が形成される。
【００７５】
続いて、図１２（ｂ）に示すように、有機膜４１を加工する。
詳細には、有機膜４１をリソグラフィー及びドライエッチングにより加工し、所定部位に有機膜４１を残す。本実施形態では、後述する空洞の形成予定部位、即ちゲート電極７とソース電極４及びドレイン電極５とを包含するように、例えば第１の保護膜６上を覆う部位に有機膜４１を残存させる。
【００７６】
続いて、図１２（ｃ）に示すように、第２の保護膜４２を形成する。
詳細には、有機膜４１を覆うように、化合物半導体積層構造２上の全面に、紫外線を透過する性質を有し、低誘電率材料である多孔質絶縁材料を形成する。この多孔質絶縁材料としては、例えば多孔質シリカを用いる。多孔質シリカ以外にも、Ｓｉを成分に含むオルガノシロキサン又は水酸化シロキサン、或いは両方を用いることもできる。また、多孔質絶縁材料としては、Ｓｉを成分に含む有機ポリマを用いることも可能である。以上により、化合物半導体積層構造２上に有機膜４１を覆う第２の保護膜４２が形成される。
【００７７】
続いて、図１３（ａ）に示すように、第１の保護膜６、有機膜４１、及び第２の保護膜４２にコンタクト孔４３ａ，４３ｂを形成する。
詳細には、第１の保護膜６、有機膜４１、及び第２の保護膜４２をリソグラフィー及びドライエッチングにより加工する。これにより、第１の保護膜６、有機膜４１、及び第２の保護膜４２には、ソース電極４の表面の一部、ドレイン電極５の表面の一部、及びゲート電極７の表面の一部をそれぞれ露出する各コンタクト孔が形成される。図１３（ａ）では、ソース電極４の表面の一部及びドレイン電極５の表面の一部を露出するコンタクト孔４３ａ，４３ｂのみを図示している。
【００７８】
続いて、図１３（ｂ）に示すように、配線４５ａ，４５ｂを形成する。
詳細には、先ず、コンタクト孔４３ａ，４３ｂを埋め込むように、第２の保護膜４２の全面に導電膜、ここでは２層の金属膜として例えばＴｉＷ／Ａｕをスパッタ法により堆積する。金属膜は、ＴｉＷが下層でコンタクト孔４３ａ，４３ｂの内壁面を覆うように第２の保護膜４２上に形成され、Ａｕが上層でＴｉＷを介してコンタクト孔４３ａ，４３ｂを埋め込むように第２の保護膜４２上に形成される。なお、金属膜は、ゲート電極７の表面の一部を露出するコンタクト孔も同様に埋め込むように形成される。
【００７９】
次に、金属膜上にレジストを塗布し、このレジストをリソグラフィーにより加工して、金属膜上に所望の配線に対応する開口を有するレジストマスクを形成する。例えばＡｕメッキ法によりレジストマスクの開口内をＡｕで埋め込み、アッシング処理又はウェット処理によりレジストマスクを除去する。
そして、第２の保護膜４２上の余分な金属膜をリソグラフィー及びドライエッチングにより除去する。以上により、第２の保護膜４２上で延在し、コンタクト孔４３ａ，４３ｂをＴｉＷ／Ａｕで充填する接続部４４ａ，４４ｂを介してソース電極４及びドレイン電極５と電気的に接続されてなる配線４５ａ，４５ｂが形成される。なお、配線４５ａ，４５ｂと同様に、コンタクト孔をＴｉＷ／Ａｕで充填する接続部を介してゲート電極７と電気的に接続されてなる配線も形成されることになる。
【００８０】
続いて、図１３（ｃ）に示すように、有機膜４１を除去して、第２の保護膜４２に空洞４６を形成する。
詳細には、真空中において、第２の保護膜４２に２５０ｎｍ以上４００ｎｍ以下程度、例えば２５４ｎｍ程度の波長の紫外線を照射する。第２の保護膜４２は紫外線を透過する性質を有する多孔質絶縁材料であることから、照射した紫外線は第２の保護膜４２を透過して有機膜４１に達する。有機膜４１は、紫外線により分解する性質を有する材料であることから、当該紫外線照射により光分解し、第２の保護膜４２の空孔を介して除去される。以上により、有機膜４１が除去され、第２の保護膜４２と第１の保護膜６との間には空洞４６が形成される。
【００８１】
空洞４６は、有機膜４１の存していた部位に形成されるものである。有機膜４１は、ゲート電極７とソース電極４及びドレイン電極５とを包含するように第１の保護膜６上を覆う部位に形成されていた。そのため、空洞４６は、第２の保護膜４２と、第１の保護膜６を介した、ゲート電極７の表面、ソース電極４の表面、ドレイン電極５の表面、接続部４４ａ，４４ｂの各表面の一部（更にはゲート電極７の接続部の表面の一部）との間に形成されることになる。
【００８２】
第１の保護膜６と第２の保護膜４２との間に空洞４６を形成することにより、ゲート電極７の周囲の層間絶縁膜が存在する場合における寄生容量が可及的に低減し、最大動作周波数が向上して優れた高周波特性が得られる。
【００８３】
しかる後、配線４５ａ，４５ｂ（更にはゲート電極７の配線）の電気的接続等の後工程を経て、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００８４】
以上説明したように、本実施形態によれば、第１の保護膜６中の水酸基（−ＯＨ)及び水酸基に結合した吸着水を低減し、電流コラプスを抑制する、信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００８５】
なお、第２〜第４の実施形態の夫々において、第１の実施形態の変形例と同様に、第１の保護膜６の表面をシリル化処理して疎水層８を形成した後に、ゲート電極７を形成するようにしても良い。
また、第２〜第４の実施形態の夫々において、ベーパー状のシラン化合物の代わりに液状のシラン化合物を用い、例えばスピンコート法によりシリル化処理を行うようにしても良い。
【００８６】
（第５の実施形態）
本実施形態では、第１の実施形態及び変形例、並びに第２〜第４の実施形態のうちから選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを適用した電源装置を開示する。
図１４は、第５の実施形態による電源装置の概略構成を示す結線図である。
【００８７】
本実施形態による電源装置は、高圧の一次側回路５１及び低圧の二次側回路５２と、一次側回路５１と二次側回路５２との間に配設されるトランス５３とを備えて構成される。
一次側回路５１は、交流電源５４と、いわゆるブリッジ整流回路５５と、複数（ここでは４つ）のスイッチング素子５６ａ，５６ｂ，５６ｃ，５６ｄとを備えて構成される。また、ブリッジ整流回路５５は、スイッチング素子５６ｅを有している。
二次側回路５２は、複数（ここでは３つ）のスイッチング素子５７ａ，５７ｂ，５７ｃを備えて構成される。
【００８８】
本実施形態では、一次側回路５１のスイッチング素子５６ａ，５６ｂ，５６ｃ，５６ｄ，５６ｅが、第１の実施形態及び変形例、並びに第２〜第４の実施形態のうちから選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴとされている。一方、二次側回路５２のスイッチング素子５７ａ，５７ｂ，５７ｃは、シリコンを用いた通常のＭＩＳ・ＦＥＴとされている。
【００８９】
本実施形態では、化合物半導体積層構造の表面を覆う第１の保護膜の撥水性が確保されることにより、電流コラプスを抑制する、高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを、高圧回路に適用する。これにより、信頼性の高い大電力の電源回路が実現する。
【００９０】
（第６の実施形態）
本実施形態では、第１の実施形態及び変形例、並びに第２〜第４の実施形態のうちから選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを適用した高周波増幅器を開示する。
図１５は、第６の実施形態による高周波増幅器の概略構成を示す結線図である。
【００９１】
本実施形態による高周波増幅器は、ディジタル・プレディストーション回路６１と、ミキサー６２ａ，６２ｂと、パワーアンプ６３とを備えて構成される。
ディジタル・プレディストーション回路６１は、入力信号の非線形歪みを補償するものである。ミキサー６２ａは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ６３は、交流信号とミキシングされた入力信号を増幅するものであり、第１の実施形態及び変形例、並びに第２〜第４の実施形態のうちから選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを有している。なお図１５では、例えばスイッチの切り替えにより、出力側の信号をミキサー６２ｂで交流信号とミキシングしてディジタル・プレディストーション回路６１に送出できる構成とされている。
【００９２】
本実施形態では、化合物半導体積層構造の表面を覆う第１の保護膜の撥水性が確保されることにより、電流コラプスを抑制する、高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを、高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波増幅器が実現する。
【００９３】
（他の実施形態）
第１〜第６の実施形態では、化合物半導体装置としてＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示した。化合物半導体装置としては、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴ以外にも、以下のようなＨＥＭＴに適用できる。
【００９４】
・その他のＨＥＭＴ例１
本例では、化合物半導体装置として、ＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを開示する。
ＩｎＡｌＮとＧａＮは、組成によって格子定数を近くすることが可能な化合物半導体である。この場合、上記した第１〜第６の実施形態では、電子走行層がｉ−ＧａＮ、中間層がｉ−ＩｎＡｌＮ、電子供給層がｎ−ＩｎＡｌＮ、キャップ層がｎ−ＧａＮで形成される。また、この場合のピエゾ分極がほとんど発生しないため、２次元電子ガスは主にＩｎＡｌＮの自発分極により発生する。
【００９５】
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、化合物半導体積層構造の表面を覆う第１の保護膜の撥水性が確保されることにより、電流コラプスを抑制する、信頼性の高い高耐圧のＩｎＡｌＮ／ＧａＮ・ＨＥＭＴが実現する。
【００９６】
・その他のＨＥＭＴ例２
本例では、化合物半導体装置として、ＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
ＧａＮとＩｎＡｌＧａＮは、後者の方が前者よりも組成によって格子定数を小さくすることができる化合物半導体である。この場合、上記した第１〜第６の実施形態では、電子走行層がｉ−ＧａＮ、中間層がｉ−ＩｎＡｌＧａＮ、電子供給層がｎ−ＩｎＡｌＧａＮ、キャップ層がｎ−ＧａＮで形成される。
【００９７】
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、化合物半導体積層構造の表面を覆う第１の保護膜の撥水性が確保されることにより、電流コラプスを抑制する、信頼性の高い高耐圧のＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００９８】
以下、化合物半導体装置及びその製造方法、並びに電源装置及び高周波増幅器の諸態様を付記としてまとめて記載する。
【００９９】
（付記１）化合物半導体層と、
前記化合物半導体層の表面を覆う第１の保護膜と
を含み、
前記第１の保護膜は、表面にＳｉ−ＣxＨyを含有する疎水層が形成されていることを特徴とする化合物半導体装置。
前記Ｓｉ−ＣxＨyについて、ｘ＞０，ｙ＞０であり、ＣxＨyはＣ，Ｈを含む置換基を表す。
【０１００】
（付記２）前記第１の保護膜は、前記疎水層の炭素濃度が当該疎水層以外の部分の炭素濃度よりも高いことを特徴とする付記１に記載の化合物半導体装置。
【０１０１】
（付記３）前記第１の保護膜の上方に形成された第２の保護膜を更に含むことを特徴とする付記１又は２に記載の化合物半導体装置。
【０１０２】
（付記４）前記第２の保護膜は、前記第１の保護膜よりも密度が小さく、且つ誘電率が低いことを特徴とする付記３に記載の化合物半導体装置。
【０１０３】
（付記５）前記第１の保護膜と前記第２の保護膜との間に空洞が形成されていることを特徴とする付記３又は４に記載の化合物半導体装置。
【０１０４】
（付記６）前記第１の保護膜は、ＳｉとＯ及びＮのうちの少なくとも１元素とを主成分とする絶縁膜であることを特徴とする付記１〜５のいずれか１項に記載の化合物半導体装置。
【０１０５】
（付記７）前記第２の保護膜は、Ｓｉ及びＮの２元素、Ｓｉ，Ｎ及びＯの３元素、又はＳｉ，Ｃ及びＯの３元素を主成分とする絶縁膜であることを特徴とする付記３〜６のいずれか１項に記載の化合物半導体装置。
【０１０６】
（付記８）前記第１の保護膜は、前記疎水層以外の部分がストイキオメトリの第１の窒化珪素膜とその上の非ストイキオメトリの第２の窒化珪素膜との積層構造とされていることを特徴とする付記１〜７のいずれか１項に記載の化合物半導体装置。
【０１０７】
（付記９）前記第１の保護膜は、前記疎水層以外の部分が窒化珪素膜とその上の炭化珪素膜との積層構造とされていることを特徴とする付記１〜７のいずれか１項に記載の化合物半導体装置。
【０１０８】
（付記１０）化合物半導体層を形成する工程と、
前記化合物半導体層の表面を覆う第１の保護膜を形成する工程と、
前記第１の保護膜の表面に存在するＳｉ−ＯＨを、シラン化合物を用いてシリル化処理し、前記第１の保護膜の表面にＳｉ−ＣxＨyを含有する疎水層を形成する工程と
を含むことを特徴とする化合物半導体装置の製造方法。
前記Ｓｉ−ＣxＨyについて、ｘ＞０，ｙ＞０であり、ＣxＨyはＣ，Ｈを含む置換基を表す。
【０１０９】
（付記１１）前記第１の保護膜は、前記疎水層の炭素濃度が当該疎水層以外の部分の炭素濃度よりも高いことを特徴とする付記１０に記載の化合物半導体装置の製造方法。
【０１１０】
（付記１２）前記第１の保護膜の上方に第２の保護膜を形成する工程を更に含むことを特徴とする付記１０又は１１に記載の化合物半導体装置の製造方法。
【０１１１】
（付記１３）前記第２の保護膜は、前記第１の保護膜よりも密度が小さく、且つ誘電率が低いことを特徴とする付記１２に記載の化合物半導体装置の製造方法。
【０１１２】
（付記１４）前記第１の保護膜との間に空洞が形成されるように、前記第２の保護膜を形成することを特徴とする付記１２又は１３に記載の化合物半導体装置の製造方法。
【０１１３】
（付記１５）前記第１の保護膜は、ＳｉとＯ及びＮのうちの少なくとも１元素とを主成分とする絶縁膜であることを特徴とする付記１０〜１４のいずれか１項に記載の化合物半導体装置の製造方法。
【０１１４】
（付記１６）前記第２の保護膜は、Ｓｉ及びＮの２元素、Ｓｉ，Ｎ及びＯの３元素、又はＳｉ，Ｃ及びＯの３元素を主成分とする絶縁膜であることを特徴とする付記１２〜１５のいずれか１項に記載の化合物半導体装置の製造方法。
【０１１５】
（付記１７）前記第１の保護膜は、前記疎水層以外の部分がストイキオメトリの第１の窒化珪素膜とその上の非ストイキオメトリの第２の窒化珪素膜との積層構造に形成されることを特徴とする付記１０〜１６のいずれか１項に記載の化合物半導体装置の製造方法。
【０１１６】
（付記１８）前記第１の保護膜は、前記疎水層以外の部分が窒化珪素膜とその上の炭化珪素膜との積層構造に形成されることを特徴とする付記１０〜１６のいずれか１項に記載の化合物半導体装置の製造方法。
【０１１７】
（付記１９）ベーパー状の前記シラン化合物を用いて前記シリル化処理を行うことを特徴とする付記１０〜１８のいずれか１項に記載の化合物半導体装置の製造方法。
【０１１８】
（付記２０）液状の前記シラン化合物を用いて前記シリル化処理を行うことを特徴とする付記１０〜１８のいずれか１項に記載の化合物半導体装置の製造方法。
【０１１９】
（付記２１）前記化合物半導体層の上方に電極を形成する工程を更に含み、
前記電極を形成する工程の前又は後に、前記疎水層を形成することを特徴とする付記１０〜２０のいずれか１項に記載の化合物半導体装置の製造方法。
【０１２０】
（付記２２）変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源回路であって、
前記高圧回路はトランジスタを有しており、
前記トランジスタは、
化合物半導体層と、
前記化合物半導体層の表面を覆う第１の保護膜と
を含み、
前記第１の保護膜は、表面にＳｉ−ＣxＨyを含有する疎水層が形成されていることを特徴とする電源回路。
前記Ｓｉ−ＣxＨyについて、ｘ＞０，ｙ＞０であり、ＣxＨyはＣ，Ｈを含む置換基を表す。
【０１２１】
（付記２３）入力した高周波電圧を増幅して出力する高周波増幅器であって、
トランジスタを有しており、
前記トランジスタは、
化合物半導体層と、
前記化合物半導体層の表面を覆う第１の保護膜と
を含み、
前記第１の保護膜は、表面にＳｉ−ＣxＨyを含有する疎水層が形成されていることを特徴とする高周波増幅器。
前記Ｓｉ−ＣxＨyについて、ｘ＞０，ｙ＞０であり、ＣxＨyはＣ，Ｈを含む置換基を表す。
【符号の説明】
【０１２２】
１  Ｓｉ基板
２  化合物半導体積層構造
２ａ  バッファ層
２ｂ  電子走行層
２ｃ  中間層
２ｄ  電子供給層
２ｅ  キャップ層
２Ａ，２Ｂ  電極用リセス
３  素子分離構造
４  ソース電極
５  ドレイン電極
６，２１，３１  第１の保護膜
６ａ，２１ａ，３１ａ  開口
７  ゲート電極
８，３４  疎水層
９，４２  第２の保護膜
２２，３２  下層保護膜
２３，３３  上層保護膜
４１  有機膜
４３ａ，４３ｂ  コンタクト孔
４４ａ，４４ｂ  接続部
４５ａ，４５ｂ  配線
４７  空洞
５１  一次側回路
５２  二次側回路
５３  トランス
５４  交流電源
５５  ブリッジ整流回路
５６ａ，５６ｂ，５６ｃ，５６ｄ，５６ｅ，５７ａ，５７ｂ，５７ｃ  スイッチング素子
６１  ディジタル・プレディストーション回路
６２ａ，６２ｂ  ミキサー
６３  パワーアンプ
【図１】
0006520197.tif 000002
【図２】
0006520197.tif 000003
【図３】
0006520197.tif 000004
【図４】
0006520197.tif 000005
【図５】
0006520197.tif 000006
【図６】
0006520197.tif 000007
【図７】
0006520197.tif 000008
【図８】
0006520197.tif 000009
【図９】
0006520197.tif 000010
【図１０】
0006520197.tif 000011
【図１１】
0006520197.tif 000012
【図１２】
0006520197.tif 000013
【図１３】
0006520197.tif 000014
【図１４】
0006520197.tif 000015
【図１５】
0006520197.tif 000016