(57)【特許請求の範囲】
【請求項１】
直列及び並列に連結されて基板の両面に配置される複数の積層セラミックキャパシタであって、導電性金属粒子を含む絶縁樹脂層を含む外部電極がそれぞれの対向する両端部に配置され、且つ、それぞれの前記外部電極が、前記基板の両面に長さ方向に隔離して配置された複数の電極パッドのそれぞれに接続される、複数の積層セラミックキャパシタと、
一部が外部に引き出され、前記複数の電極パッドのうち、前記基板の長さ方向における一端に配置された電極パッドと接続される金属端子と、
前記基板および前記複数の積層セラミックキャパシタを取り囲むモールディング部と、
を備え、
前記基板の両面には、前記複数の積層セラミックキャパシタ以外の電子部品が配置されず、
前記複数の電極パッドのうち前記金属端子と接続される前記電極パッドは、前記金属端子に接続されるために前記基板の長さ方向に拡張された拡張領域を含み、前記基板の幅方向における幅は、前記外部電極が接続される領域よりも前記拡張領域において狭く、
前記金属端子は、
第１の端部が前記基板の長さ方向における前記一端に配置された前記電極パッドと接続され、第２の端部が前記モールディング部の長さ方向の側面から露出する接合部と、
前記モールディング部の厚さ方向の一面に配置される端子部と、
少なくとも一つ以上の溝を有し、前記モールディング部の長さ方向の側面に配置され、前記接合部および前記端子部を連結する連結部と、
を含む、積層セラミック電子部品。
【請求項２】
前記複数の電極パッドがビア電極によって互いに連結される、請求項１に記載の積層セラミック電子部品。
【請求項３】
前記金属端子の引き出された部分がモールディング部の厚さ方向の一面を部分的に覆うように伸びる、請求項１または２に記載の積層セラミック電子部品。
【請求項４】
前記複数の積層セラミックキャパシタと前記複数の電極パッドとが導電性接着層によって接合される、請求項１から３のいずれか１項に記載の積層セラミック電子部品。
【請求項５】
両面に長さ方向に離隔して配置された複数の電極パッドを含む基板と、
前記基板の両面に、隣接する電極パッドと互いに異なる極性の外部電極がそれぞれ接続され、且つ、直列及び並列に連結されて配置される複数の第１の積層セラミックキャパシタ及び複数の第２の積層セラミックキャパシタと、
前記基板と前記複数の第１の積層セラミックキャパシタ及び前記複数の第２の積層セラミックキャパシタを取り囲むモールディング部と、
第１の端部が前記基板の長さ方向に離隔して配置された電極パッドとそれぞれ接続され、第２の端部が積層セラミック電子部品の外に引き出される第１の金属端子及び第２の金属端子と、
を備え、
前記基板の両面には、前記複数の第１の積層セラミックキャパシタ及び前記複数の第２の積層セラミックキャパシタ以外の電子部品が配置されず、
前記複数の電極パッドのうち、前記基板の長さ方向の両端に配置された２つの電極パッドは、前記第１の金属端子及び前記第２の金属端子のそれぞれに接続されるために前記基板の長さ方向に拡張された拡張領域を含み、前記基板の幅方向における前記２つの電極パッドの幅は、前記外部電極が接続される領域よりも前記拡張領域において狭く、
前記第１の金属端子及び前記第２の金属端子は、
第１の端部が前記基板の長さ方向に離隔して配置された電極パッドとそれぞれ接続され、第２の端部が前記モールディング部の長さ方向の対向する両面からそれぞれ露出する第１の接合部及び第２の接合部と、
前記モールディング部の厚さ方向の一面に互いに離隔して配置される第１の端子部及び第２の端子部と、
少なくとも一つ以上の溝をそれぞれ有し、前記モールディング部の長さ方向の対向する両面にそれぞれ配置され、前記第１の接合部及び前記第２の接合部と前記第１の端子部及び前記第２の端子部とを連結する第１の連結部及び第２の連結部と、
を含み、
前記複数の第１の積層セラミックキャパシタ及び前記複数の第２の積層セラミックキャパシタのそれぞれは、セラミック本体の対向する長さ方向の両端部に、導電性金属粒子を含む絶縁樹脂層を含む第１の外部電極及び第２の外部電極がそれぞれ配置される、積層セラミック電子部品。
【請求項６】
前記基板を介して対向して配置された電極パッドが、前記基板を貫通するビア電極によって互いに電気的に連結される、請求項５に記載の積層セラミック電子部品。
【請求項７】
前記２つの電極パッドのうち少なくとも一つの前記拡張領域は、前記基板の長さ方向の端面から露出するように伸びる、請求項５または６に記載の積層セラミック電子部品。
【請求項８】
前記電極パッド上に形成されたメッキ層をさらに含む、請求項５から７のいずれか１項に記載の積層セラミック電子部品。
【請求項９】
前記第１の外部電極及び前記第２の外部電極は、前記セラミック本体の対向する長さ方向の両面にそれぞれ配置された第１のボディ部及び第２のボディ部、及び前記第１のボディ部及び前記第２のボディ部からそれぞれ前記セラミック本体の厚さ方向の少なくとも一面の一部まで伸びて形成された第１のバンド部及び第２のバンド部をそれぞれ含む、請求項５から８のいずれか１項に記載の積層セラミック電子部品。
【請求項１０】
前記複数の第１の積層セラミックキャパシタ及び前記複数の第２の積層セラミックキャパシタのそれぞれは、
前記セラミック本体内に、誘電体層を介して前記セラミック本体の対向する長さ方向の両面から交互に露出するように積層され、前記第１のボディ部及び前記第２のボディ部とそれぞれ接続される複数の第１の内部電極及び複数の第２の内部電極を含む、請求項９に記載の積層セラミック電子部品。
【請求項１１】
前記電極パッドと前記第１のバンド部又は前記第２のバンド部の間に配置された導電性接着層をさらに含む、請求項９または１０に記載の積層セラミック電子部品。
【請求項１２】
導電性接着層が前記電極パッドと前記第１の金属端子及び前記第２の金属端子の間に配置される、請求項５から１１のいずれか１項に記載の積層セラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミック電子部品に関する。
【背景技術】
【０００２】
積層電子部品の一つである積層セラミックキャパシタは、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）及びプラズマディスプレイパネル（ＰＤＰ：Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）などの映像機器、コンピューター、個人携帯端末（ＰＤＡ：Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔｓ）及び携帯電話などの多様な電子製品の回路基板に装着されて電気を充電又は放電させる役割をする。
【０００３】
上記積層セラミックキャパシタ（ＭＬＣＣ：Ｍｕｌｔｉ−Ｌａｙｅｒｅｄ  Ｃｅｒａｍｉｃ  Ｃａｐａｃｉｔｏｒ）は、小型であり且つ高容量が保証され、実装が容易であるという長所により、多様な電子装置の部品として用いられることができる。
【０００４】
最近、自動車の電子制御化が発達するにつれて、自動車に搭載されるＥＣＵ（ｅｌｅｃｔｒｉｃａｌ  ｃｏｎｔｒｏｌ  ｕｎｉｔ）の数量が顕著に増加している。ＥＣＵの使用環境では、温度変化が大きく、長時間振動及び衝撃を受ける。
【０００５】
よって、上記ＥＣＵのように産業／電装分野に適用される積層セラミック電子部品には、熱ストレス及び機械的ストレスに対する高い耐久性と信頼性が求められる。
【０００６】
従来は、このような高信頼性を満たすための一つの方法として金属フレームを用いた。しかしながら、金属フレームを用いる場合は、金属フレームを積層セラミックキャパシタに接合する高難易度の工程がさらに追加されなければならないため、製品当たりの単価が急激に上昇するという問題があった。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００４−１３４４３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、熱ストレス及び機械的ストレスに対して高い耐久性と信頼性を満たし、積層セラミックキャパシタの圧電振動が基板に伝達されることを抑制することができる積層セラミック電子部品を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一実施形態によれば、両面に積層セラミックキャパシタが接続された基板の電極パッドに金属端子が接続され、上記金属端子の一部が引き出されるように上記積層セラミックキャパシタ及び上記基板がモールディングされる積層セラミック電子部品が提供される。
【発明の効果】
【００１０】
本発明の一実施形態によれば、金属端子が外部からの機械的応力を吸収するため、積層セラミックキャパシタの損傷を防止することができ、また、金属端子が積層セラミックキャパシタの圧電振動を吸収するため、当該圧電振動が基板に伝達されることを抑制することができるという効果がある。
【００１１】
また、本実施形態の積層セラミック電子部品は、積層セラミックキャパシタの発熱が金属端子を通じて放熱され、モールディング部が積層セラミックキャパシタを取り囲んでいるため、積層セラミックキャパシタの温度上昇を抑制し信頼性を向上させることができるという効果がある。
【００１２】
また、本実施形態の積層セラミック電子部品は、基板の上下面にキャパシタが対向して実装されるため、部品を小型化させ且つ静電容量を向上させることができるという効果がある。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施形態による積層セラミック電子部品を概略的に示す透明斜視図である。
【図２】図１のモールディング部と金属端子を除去した状態を示す分解斜視図である。
【図３】図２の基板の底面図である。
【図４】本発明の一実施形態による積層セラミック電子部品における基板と金属端子の結合構造を概略的に示す分解斜視図である。
【図５】本発明の一実施形態による積層セラミック電子部品における基板と金属端子の結合構造を概略的に示す斜視図である。
【図６】図５の積層セラミックキャパシタと基板を取り囲むようにモールディング部を形成したことを示す斜視図である。
【図７】本発明の一実施形態による積層セラミック電子部品に適用される積層セラミックキャパシタの一部を切開して示す斜視図である。
【図８】本発明の他の実施形態による積層セラミック電子部品における基板と複数の積層セラミックキャパシタの配置構造を概略的に示す分解斜視図である。
【図９】図８の基板の底面図である。
【図１０】本発明の一実施形態による積層セラミック電子部品における基板と金属端子の結合構造を概略的に示す斜視図である。
【図１１】図１０の積層セラミックキャパシタと基板を取り囲むようにモールディング部を形成したことを示す斜視図である。
【発明を実施するための形態】
【００１４】
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
【００１５】
本発明の実施例を明確に説明するために方向を定義すると、図７のＬ、Ｗ及びＴはそれぞれ長さ方向、幅方向及び厚さ方向を示す。ここで、厚さ方向は、誘電体層が積層される積層方向と同じ概念で用いられる。
【００１６】
また、本実施形態では、説明の便宜のために、セラミック本体の厚さ方向に向かい合う面を主面又は上下面といい、下面は実装面ともいう。
【００１７】
＜積層セラミック電子部品＞
本発明の一実施形態による積層セラミック電子部品は、両面に積層セラミックキャパシタが接続された基板の電極パッドに金属端子が接続され、上記金属端子の一部が引き出されるように上記積層セラミックキャパシタ及び上記基板がモールディングされて形成される。
【００１８】
上記基板の両面に配置された電極パッドは、ビア電極によって互いに電気的に連結されることができる。
【００１９】
また、上記金属端子の引き出された部分は、モールディング部の一主面の一部まで伸びることができる。
【００２０】
図１は、本発明の一実施形態による積層セラミック電子部品を概略的に示す透明斜視図であり、図２は、図１のモールディング部と金属端子を除去した状態を示す分解斜視図であり、図３は、図２の基板の底面図であり、図４は、本発明の一実施形態による積層セラミック電子部品における基板と金属端子の結合構造を概略的に示す分解斜視図であり、図５は、本発明の一実施形態による積層セラミック電子部品における基板と金属端子の結合構造を概略的に示す斜視図であり、図６は、図５の積層セラミックキャパシタと基板を取り囲むようにモールディング部を形成したことを示す斜視図である。
【００２１】
図１〜図６を参照すると、本発明の一実施形態による積層セラミック電子部品は、基板３００と、第１及び第２の積層セラミックキャパシタ１００、２００と、モールディング部４００と、第１及び第２の金属端子５１０、５２０と、を含む。
【００２２】
基板３００と第１及び第２の積層セラミックキャパシタ１００、２００は、モールディング部４００よりサイズが小さければよい。
【００２３】
本実施形態の基板３００は、本体３１０と、本体３１０の上面に配置された一対の第１の電極パッド３１１、３１２と、本体３１０の下面に配置された第２の電極パッド３１３、３１４と、を含む。
【００２４】
本体３１０は、長さ方向に長く形成された六面体であり、絶縁性材質、例えば、エポキシ、フェノール、ポリイミド樹脂などの材質からなることができるが、本発明はこれに限定されない。
【００２５】
第１の電極パッド３１１、３１２は、本体３１０の上面に長さ方向に互いに離隔して配置され、第１の積層セラミックキャパシタ１００の第１及び第２の外部電極１３１、１３２の後述する第１及び第２のバンド部の下面に機械的に接触することにより、第１の積層セラミックキャパシタ１００と電気的に接続される。
【００２６】
第１の電極パッド３１１、３１２は、例えば、本体３１０の上面にスパッタ工程により形成されることができる。
【００２７】
この際、第１の電極パッド３１１、３１２の上面に第１の導電性接着層３１５、３１６がそれぞれ配置されることにより、第１の電極パッド３１１、３１２と第１の積層セラミックキャパシタ１００の第１及び第２の外部電極１３１、１３２の後述する第１及び第２のバンド部の下面とが接合され且つその接合強度が向上するようにすることができる。
【００２８】
第１の導電性接着層３１５、３１６は、例えば、高温ハンダや銀（Ａｇ）ペーストなどでできた導電性接着剤で形成されることができるが、本発明はこれに限定されない。
【００２９】
第２の電極パッド３１３、３１４は、本体３１０の下面に長さ方向に互いに離隔して配置され、本体３１０を介して第１の電極パッド３１１、３１２に対応して配置されることができる。
【００３０】
第２の電極パッド３１３、３１４は、第２の積層セラミックキャパシタ２００の第１及び第２の外部電極２３１、２３２の後述する第１及び第２のバンド部の上面に機械的に接触することにより、第２の積層セラミックキャパシタ２００と電気的に接続される。
【００３１】
第２の電極パッド３１３、３１４は、例えば、本体３１０の下面にスパッタ工程により形成されることができる。
【００３２】
この際、第２の電極パッド３１３、３１４の下面に第２の導電性接着層３１７、３１８がそれぞれ配置されることにより、第２の電極パッド３１３、３１４と第２の積層セラミックキャパシタ２００の第１及び第２の外部電極２３１、２３２の後述する第１及び第２のバンド部の上面とが接合され且つその接合強度が向上するようにすることができる。
【００３３】
第２の導電性接着層３１７、３１８は、例えば、高温ハンダや銀（Ａｇ）ペーストなどでできた導電性接着剤で形成されることができるが、本発明はこれに限定されない。
【００３４】
また、第１の電極パッド３１１、３１２と第２の電極パッド３１３、３１４が対向する位置で本体３１０にビア電極３１９が貫通形成されることにより、第１の電極パッド３１１、３１２と第２の電極パッド３１３、３１４とを電気的に連結することができる。
【００３５】
また、第１の電極パッド３１１、３１２と第２の電極パッド３１３、３１４は、第１及び第２の金属端子５１０、５２０を接合するための空間を十分に確保することができるように長さ方向の外側に伸びて形成され、必要に応じて、本体３１０の長さ方向の両側面から露出するように伸びることができる。
【００３６】
また、第１の電極パッド３１１、３１２と第２の電極パッド３１３、３１４は、その表面にメッキ層が形成されることができる。
【００３７】
上記メッキ層は、Ｎｉ（ニッケル）、Ｓｎ（スズ）、Ａｕ（金）、Ｃｕ（銅）などからなることができるが、本発明はこれに限定されない。
【００３８】
図７は、本発明の一実施形態による積層セラミック電子部品に適用される積層セラミックキャパシタの一部を切開して示す斜視図である。
【００３９】
なお、第２の積層セラミックキャパシタ２００はその構成が第１の積層セラミックキャパシタ１００とほぼ同じであるため、その詳細な説明を省略し、以下では、第１の積層セラミックキャパシタ１００についてのみ説明する。
【００４０】
図７を参照すると、本実施形態の第１の積層セラミックキャパシタ１００は、セラミック本体１１０と、第１及び第２の内部電極１２１、１２２と、第１及び第２の外部電極１３１、１３２と、を含むことができる。
【００４１】
セラミック本体１１０は、複数の誘電体層１１１を積層した後に焼成して形成される。セラミック本体１１０の形状、寸法及び誘電体層１１１の積層数は、多様に変更可能であり、本実施形態の図示に限定されない。
【００４２】
また、セラミック本体１１０を形成する複数の誘電体層１１１は、焼結された状態であり、隣接する誘電体層１１１間の境界が走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）を用いなくては確認できないほどに一体化されることができる。
【００４３】
また、セラミック本体１１０は、キャパシタの容量形成に寄与する部分としての活性層と、上下マージン部であって上記活性層の上下にそれぞれ配置された上部及び下部カバー層１１２、１１３と、を含むことができる。
【００４４】
上記活性層は、誘電体層１１１を介して複数の第１及び第２の内部電極１２１、１２２を繰り返し積層して形成されることができる。
【００４５】
誘電体層１１１の厚さは、積層セラミックキャパシタ１００の容量設計に合わせて任意に変更可能である。
【００４６】
また、誘電体層１１１は、高誘電率を有するセラミック粉末、例えば、チタン酸バリウム（ＢａＴｉＯ３）系又はチタン酸ストロンチウム（ＳｒＴｉＯ３）系粉末を含むことができるが、本発明はこれに限定されない。
【００４７】
上部及び下部カバー層１１２、１１３は、内部電極を含まないことを除き、上記活性層の誘電体層１１１と同じ材質及び構成を有することができる。
【００４８】
また、上部及び下部カバー層１１２、１１３は、単一の誘電体層又は二つ以上の誘電体層を上記活性層の上下にそれぞれ厚さ方向に積層して形成され、基本的に物理的又は化学的ストレスによる第１及び第２の内部電極１２１、１２２の損傷を防止する役割を行うことができる。
【００４９】
第１及び第２の内部電極１２１、１２２は、互いに異なる極性を有する電極であり、誘電体層１１１に所定の厚さで導電性金属を含む導電性ペーストを印刷して形成されることができる。
【００５０】
上記導電性ペーストに含まれる導電性金属は、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）又はこれらの合金であればよいが、本発明はこれに限定されない。
【００５１】
また、上記導電性ペーストの印刷方法としては、例えば、スクリーン印刷法又はグラビア印刷法などを用いることができるが、本発明はこれに限定されない。
【００５２】
第１及び第２の内部電極１２１、１２２は、セラミック本体１１０内に、誘電体層１１１の積層方向に沿って互いに対向するように交互に積層されることができる。
【００５３】
よって、第１及び第２の内部電極１２１、１２２は、誘電体層１１１を介してセラミック本体１１０の長さ方向の両側面から交互に露出するように配置されることができる。
【００５４】
第１の内部電極１２１と第２の内部電極１２２は、中間に配置された誘電体層１１１によって電気的に絶縁される。
【００５５】
また、第１及び第２の内部電極１２１、１２２は、セラミック本体１１０の長さ方向の両側面から交互に露出した部分が第１及び第２の外部電極１３１、１３２の後述する第１及び第２のボディ部とそれぞれ機械的に接触することにより、それぞれ第１及び第２の外部電極１３１、１３２と電気的に接続されることができる。
【００５６】
したがって、第１及び第２の外部電極１３１、１３２に電圧を印加すると、対向する第１及び第２の内部電極１２１、１２２の間に電荷が蓄積される。
【００５７】
この際の積層セラミックキャパシタ１００の静電容量は、上記活性層において第１及び第２の内部電極１２１、１２２の重なり合う領域の面積に比例する。
【００５８】
また、第１及び第２の内部電極１２１、１２２の厚さは、用途に応じて決定されることができる。
【００５９】
第１及び第２の外部電極１３１、１３２は、導電性金属を含む導電性ペーストによって形成されることができる。
【００６０】
上記導電性金属は、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、金（Ａｕ）又はこれらの合金であればよいが、本発明はこれに限定されない。
【００６１】
第１及び第２の外部電極１３１、１３２は、第１及び第２のボディ部１３１ａ、１３２ａと、第１及び第２のバンド部１３１ｂ、１３２ｂと、を含むことができる。
【００６２】
第１及び第２のボディ部１３１ａ、１３２ａは、セラミック本体１１０の長さ方向の両側面にそれぞれ配置された部分であり、第１及び第２のバンド部１３１ｂ、１３２ｂは、第１及び第２のボディ部１３１ａ、１３２ａからセラミック本体１１０の実装面である下面の一部まで伸びて形成された部分である。
【００６３】
第１及び第２のバンド部１３１ｂ、１３２ｂは、基板３００の第１の電極パッド３１１、３１２上に第１の導電性接着層３１５、３１６によって接合されて基板３００と電気的に接続される。
【００６４】
第１及び第２のバンド部１３１ｂ、１３２ｂは、セラミック本体１１０の上面、長さ方向の両側面及び幅方向の両側面の一部のうち少なくとも一面までさらに伸びて形成されることができる。
【００６５】
本実施形態では、第１及び第２の外部電極１３１、１３２の第１及び第２のバンド部１３１ｂ、１３２ｂが第１及び第２のボディ部１３１ａ、１３２ａからセラミック本体１１０の上面、長さ方向の両側面及び幅方向の両側面の一部まで全て伸びてセラミック本体１１０の両端部を全て覆うように形成されたことを図示して説明しているが、本発明はこれに限定されない。
【００６６】
また、第１及び第２の外部電極１３１、１３２は、導電性金属粒子を含む絶縁樹脂層、例えば、絶縁エポキシなどの塗布によって形成された上記絶縁樹脂層を含むことから、外部からの機械的ストレスなどを吸収するため、セラミック本体１１０と第１及び第２の内部電極１２１、１２２にクラックが発生することを防止する役割を行うことができる。
【００６７】
本実施形態によれば、基板３００の上下面にキャパシタが対向して実装されるため、部品を小型化させ且つ静電容量を向上させることができるという効果がある。
【００６８】
モールディング部４００は、例えば、ＥＭＣモールド材などの材料を射出して形成され、基板３００と第１及び第２の積層セラミックキャパシタ１００、２００を取り囲むように形成される。
【００６９】
モールディング部４００は、湿気及び水分が第１及び第２の積層セラミックキャパシタ１００、２００に浸透することを防止し、第１及び第２の積層セラミックキャパシタ１００、２００と基板３００との固着強度を改善させることができる。
【００７０】
第１及び第２の金属端子５１０、５２０は、一端が基板３００の第２の電極パッド３１３、３１４と接続され、他端がモールディング部４００の外に引き出されて外部端子（図示せず）に接続する役割をすることができる。
【００７１】
第１及び第２の金属端子５１０、５２０は、一端が基板３００の一面に離隔して配置された第２の電極パッド３１３、３１４とそれぞれ接続され、他端がモールディング部４００の長さ方向の両側面からそれぞれ露出する第１及び第２の接合部５１３、５２３と、モールディング部４００の一主面に互いに離隔して配置される第１及び第２の端子部５１２、５２２と、モールディング部４００の長さ方向の両側面にそれぞれ配置され、第１及び第２の接合部５１３、５２３の露出した部分と第１及び第２の端子部５１２、５２２の一端とを連結する第１及び第２の連結部５１１、５２１と、を含むことができる。
【００７２】
第１及び第２の接合部５１３、５２３、第１及び第２の連結部５１１、５２１及び第１及び第２の端子部５１２、５２２はそれぞれ、単一の金属板材をモールディング部４００の外面に沿って２回折り曲げて形成されることができる。
【００７３】
第１及び第２の金属端子５１０、５２０は、外部からの機械的応力を吸収するため、第１及び第２の積層セラミックキャパシタ１００、２００の損傷を防止することができる。
【００７４】
また、リップル（ｒｉｐｐｌｅ）電流による第１又は第２の積層セラミックキャパシタ１００、２００の発熱が第１及び第２の金属端子５１０、５２０を通じて放熱されるため、第１又は第２の積層セラミックキャパシタ１００、２００の温度上昇を抑制し信頼性を向上させることができる。
【００７５】
また、第１及び第２の金属端子５１０、５２０の第１及び第２の接合部５１３、５２３上に、第２の電極パッド３１３、３１４との固着強度を向上させることができるように接着層５１４、５２４がさらに配置されることができる。
【００７６】
一方、本実施形態では、第１及び第２の金属端子５１０、５２０が基板３００の本体３１０の下面に配置された第２の電極パッド３１３、３１４に接続され且つモールディング部４００の下面に伸びる形を図示して説明している。
【００７７】
しかしながら、第１及び第２の金属端子５１０、５２０は、本実施形態の図示に限定されず、必要に応じて、基板３００の本体３１０の上面に配置された第１の電極パッド３１１、３１２に接続され、モールディング部４００の上面に伸びて形成されることもできる。
【００７８】
＜変形例＞
図８は、本発明の他の実施形態による積層セラミック電子部品における基板と複数の積層セラミックキャパシタの配置構造を概略的に示す分解斜視図であり、図９は、図８の基板の底面図であり、図１０は、本発明の一実施形態による積層セラミック電子部品における基板と金属端子の結合構造を概略的に示す斜視図であり、図１１は、図１０の積層セラミックキャパシタと基板を取り囲むようにモールディング部を形成したことを示す斜視図である。
【００７９】
ここで、前述した本発明の一実施形態と同じ構造及び作用についてはその具体的な説明を省略する。
【００８０】
図８〜図１１を参照すると、本発明の他の実施形態による積層セラミック電子部品は、基板３０００と、第１及び第２の積層セラミックキャパシタ１０００、２０００と、モールディング部４０００と、第１及び第２の金属端子５１１０、５１２０と、を含む。
【００８１】
本実施形態の積層セラミック電子部品は、複数の積層セラミックキャパシタ１０００、２０００を直列及び並列に連結させて構成することにより、サイズに対して耐電圧と静電容量を拡張させることができる。
【００８２】
本実施形態の基板３０００は、本体３１００と、本体３１００の上面に長さ方向に離隔して配置された複数の第１の電極パッド３１１１、３１１３、３１１４と、本体３１００の下面に長さ方向に離隔して配置された複数の第２の電極パッド３１１２、３１１５、３１１６と、を含む。
【００８３】
第１の積層セラミックキャパシタ１０００は、長さ方向に隣接する左右の第１の電極パッド３１１１、３１１３、３１１４に第１及び第２の外部電極１３１０、１３２０がそれぞれ接続されるように配置される。
【００８４】
第１の電極パッド３１１１、３１１３、３１１４は、本体３１００の上面に長さ方向に互いに離隔して配置され、それぞれの第１の積層セラミックキャパシタ１０００の第１及び第２の外部電極１３１０、１３２０の後述する第１及び第２のバンド部の下面に機械的に接触することにより、それぞれの第１の積層セラミックキャパシタ１０００と電気的に接続される。
【００８５】
また、第１の電極パッド３１１１、３１１３、３１１４の上面に、必要に応じて、導電性接着層がそれぞれ配置されることにより、第１の電極パッド３１１１、３１１３、３１１４と第１の積層セラミックキャパシタ１０００の第１及び第２の外部電極１３１０、１３２０の後述する第１及び第２のバンド部の下面とが接合され且つその接合強度が向上するようにすることができる。
【００８６】
第２の積層セラミックキャパシタ２０００は、長さ方向に隣接する左右の第２の電極パッド３１１２、３１１５、３１１６に第１及び第２の外部電極１３１０、１３２０がそれぞれ接続されるように配置されることができる。
【００８７】
第２の電極パッド３１１２、３１１５、３１１６は、本体３１００の下面に長さ方向に互いに離隔して配置され、本体３１００を介して第１の電極パッド３１１１、３１１３、３１１４に対応して配置されることができる。
【００８８】
第２の電極パッド３１１２、３１１５、３１１６は、本体３１０の下面に長さ方向に互いに離隔して配置され、それぞれの第２の積層セラミックキャパシタ２０００の第１及び第２の外部電極２３１０、２３２０の後述する第１及び第２のバンド部の上面に機械的に接触することにより、それぞれの第２の積層セラミックキャパシタ２０００と電気的に接続される。
【００８９】
また、第２の電極パッド３１１２、３１１５、３１１６の下面に、必要に応じて、導電性接着層がそれぞれ配置されることにより、第２の電極パッド３１１２、３１１５、３１１６と第２の積層セラミックキャパシタ２０００の第１及び第２の外部電極２３１０、２３２０の後述する第１及び第２のバンド部の上面とが接合され且つその接合強度が向上するようにすることができる。
【００９０】
また、第１の電極パッド３１１１、３１１３、３１１４と第２の電極パッド３１１２、３１１５、３１１６が対向する位置で本体３１００にビア電極３１１９が貫通形成されることにより、第１の電極パッド３１１１、３１１３、３１１４と第２の電極パッド３１１２、３１１５、３１１６とを電気的に連結することができる。
【００９１】
また、第１の電極パッド３１１１、３１１３、３１１４と第２の電極パッド３１１２、３１１５、３１１６は、第１及び第２の金属端子５１１０、５１２０を接合するための空間を十分に確保することができるように長さ方向の外側に伸びて形成され、必要に応じて、本体３１００の長さ方向の両側面から露出するように伸びることができる。
【００９２】
また、第１の電極パッド３１１１、３１１３、３１１４と第２の電極パッド３１１２、３１１５、３１１６は、その表面にメッキ層が形成されることができる。
【００９３】
モールディング部４０００は、基板３０００と第１及び第２の積層セラミックキャパシタ１０００、２０００を取り囲むように形成される。
【００９４】
第１及び第２の金属端子５１１０、５１２０は、一端が基板３０００の本体３１００の長さ方向の両端部に配置された第２の電極パッド３１１５、３１１６と接続され、他端がモールディング部４０００の外に引き出されて外部端子（図示せず）に接続する役割をすることができる。
【００９５】
第１及び第２の金属端子５１１０、５１２０は、一端が基板３０００の長さ方向の両端に配置された第２の電極パッド３１１５、３１１６とそれぞれ接続され、他端がモールディング部４０００の長さ方向の両側面からそれぞれ露出する第１の接合部５１１１及び第２の接合部（図示せず）と、モールディング部４０００の下面に互いに離隔して配置される第１及び第２の端子部５１１２、５１２２と、モールディング部４０００の長さ方向の両側面にそれぞれ配置され、第１の接合部５１１１及び第２の接合部（図示せず）の露出した部分と第１及び第２の端子部５１１２、５１２２の一端とを連結する第１及び第２の連結部５１１３、５１２３と、を含むことができる。
【００９６】
第１及び第２の連結部５１１３、５１２３は、少なくとも一つ以上の溝５１１４、５１２４を有することができる。
【００９７】
溝５１１４、５１２４は、第１及び第２の金属端子５１１０、５１２０の体積（ｖｏｌｕｍｅ）を小さくすることにより剛性を減らして弾性変形が起こりやすくなるようにするため、振動遮断効果をより大きくすることができる。
【００９８】
また、第１及び第２の金属端子５１１０、５１２０の第１の接合部５１１１及び第２の接合部（図示せず）上に、必要に応じて、基板３０００の長さ方向の両端に配置された第２の電極パッド３１１５、３１１６との固着強度を向上させることができるように接着層がさらに配置されることができる。
【００９９】
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
【符号の説明】
【０１００】
１００、１０００  第１の積層セラミックキャパシタ
１１０、２１０  セラミック本体
１１１  誘電体層
１１２、１１３  上部及び下部カバー層
１２１、１２２  第１及び第２の内部電極
１３１、１３２  第１及び第２の外部電極
１３１０、１３２０  第１及び第２の外部電極
１３１ａ、１３２ａ  第１及び第２のボディ部
１３１ｂ、１３２ｂ  第１及び第２のバンド部
２００、２０００  第２の積層セラミックキャパシタ
２３１、２３２  第１及び第２の外部電極
２３１０、２３２０  第１及び第２の外部電極
３００、３０００  基板
３１０  本体
３１１、３１２、３１１１、３１１３、３１１４  第１の電極パッド
３１３、３１４、３１１２、３１１５、３１１６  第２の電極パッド
３１５、３１６、３１７、３１８  接着層
３１９、３１１９  ビア電極
４００  モールディング部
５１０、５２０  第１及び第２の金属端子
５１１０、５１２０  第１及び第２の金属端子
５１１、５２１  第１及び第２の連結部
５１１３、５１２３  第１及び第２の連結部
５１２、５２２  第１及び第２の端子部
５１１２、５１２２  第１及び第２の端子部
５１３、５２３  第１及び第２の接合部
５１１１  第１の接合部
５１４、５２４  接着層
【図１】
0006552050.tif 000002
【図２】
0006552050.tif 000003
【図３】
0006552050.tif 000004
【図４】
0006552050.tif 000005
【図５】
0006552050.tif 000006
【図６】
0006552050.tif 000007
【図７】
0006552050.tif 000008
【図８】
0006552050.tif 000009
【図９】
0006552050.tif 000010
【図１０】
0006552050.tif 000011
【図１１】
0006552050.tif 000012