(57)【特許請求の範囲】
【請求項１】
有効電力及び無効電力の分配のためにドループ制御されかつ複数のインピーダンスを介して互いに接続される並列運転ユニット（２；２．１−２．Ｎ）と、
電気回路網の短絡を検出し、電気回路網の故障部分を切断するための複数の保護スイッチ（１４，１５）とを備えた電気回路網であって、
前記並列運転ユニット（２；２．１−２．Ｎ）は、
直流電源（ＤＣ電源；１０．１−１０．Ｎ）と、
グリッド形成電圧源インバータ（３；３．１−３．Ｎ）とを備え、
前記グリッド形成電圧源インバータ（３；３．１−３．Ｎ）は、インバータ（３；３．１−３．Ｎ）の出力端子における第１の出力電流又は第２の出力電流（Ｉ１又はＩ２）及び出力電圧（Ｖ２）を制限するために、電圧制御部及び短絡制御部を有するカスケード接続された（図４及び図９−１１）制御構造によって制御される電気回路網において、
前記グリッド形成電圧源インバータ（３；３．１−３．Ｎ）の出力端子における第１の出力電流又は第２の出力電流（Ｉ１又はＩ２）及び出力電圧（Ｖ２）は、測定出力電流（Ｉ１，Ｉ２）と、電圧と周波数の電力分配のためのドループ制御によって提供される所望のドループ電圧
【数１】
0006523446.tif 000076
との関数によって制限されることを特徴とする電気回路網。
【請求項２】
所望の基準電圧（Ｖ２ｄ）が、所望のドループ電圧
【数２】
0006523446.tif 000077
のオフセット
【数３】
0006523446.tif 000078
と、次式に従って第２の測定出力電流（Ｉ２）に依存する
【数４】
0006523446.tif 000079
関数（ｆ１｜Ｉ２｜）によって与えられるように、ドループ制御の所望のドループ電圧
【数５】
0006523446.tif 000080
と、第２の測定出力電流の振幅（｜Ｉ２｜）との関数として、内部電圧制御ループに供給される所望の基準電圧（Ｖ２ｄ）の電圧振幅（｜Ｖ２ｄ｜）が低減される請求項１に記載の電気回路網。
【請求項３】
第２の測定出力電流の振幅（｜Ｉ２｜）に依存する関数（ｆ１（｜Ｉ２｜））は、第２の測定出力電流の振幅（｜Ｉ２｜）が第２の測定出力電流の振幅（｜Ｉ２｜）の所定の電流制限（｜Ｉ２Ｎ｜）よりも小さいときに電流依存関数（ｆ１（｜Ｉ２｜））はゼロであり、
第２の測定出力電流の振幅（｜Ｉ２｜）に依存する関数（ｆ１（｜Ｉ２｜））は、第２の測定出力電流の振幅（｜Ｉ２｜）が第２の測定出力電流の振幅（｜Ｉ２｜）の所定の電流制限（｜Ｉ２Ｎ｜）を上回ったときに電流依存関数（ｆ１（｜Ｉ２｜））はゼロよりも大きい請求項２に記載の電気回路網。
【請求項４】
第２の測定出力電流の振幅（｜Ｉ２｜）に依存する関数（ｆ１（｜Ｉ２｜））は、
第２の測定出力電流の振幅（｜Ｉ２｜）が所定の電流制限（｜Ｉ２Ｎ｜）を超えて上昇するときに電流依存関数（ｆ１（｜Ｉ２｜））は速く上昇し、
第２の測定出力電流の振幅（｜Ｉ２｜）の立ち下がり値に対するスルーレートのために、電流依存関数（ｆ１（｜Ｉ２｜））は遅く減少する請求項３に記載の電気回路網。
【請求項５】
短絡された前記グリッド形成電圧源インバータ（３；３．１−３．Ｎ）の所望の基準電圧（Ｖ２ｄ）が所望のドループ電圧
【数６】
0006523446.tif 000081
及び第２の測定出力電流（Ｉ２）に次式に従って依存するように、
【数７】
0006523446.tif 000082
第２の測定出力電流（Ｉ２）は、前記グリッド形成電圧源インバータ（３；３．１−３．Ｎ）のローパスフィルタ（５）と、前記グリッド形成電圧源インバータ（３；３．１−３．Ｎ）の出力端子との間に設けられた、周波数に独立で出力電流に依存する仮想インピーダンス（Ｚｖ（｜Ｉ２｜））によって制限される請求項１に記載の電気回路網。
【請求項６】
前記周波数に独立である仮想インピーダンス（Ｚｖ（｜Ｉ２｜）は区分的に一定のインピーダンスであって、前記周波数に独立である仮想インピーダンス（Ｚｖ（｜Ｉ２｜）は次式で表され、
【数８】
0006523446.tif 000083
前記周波数に独立である仮想インピーダンス（Ｚｖ（｜Ｉ２｜）は、第２の測定出力電流（Ｉ２）が所定のしきい値（｜Ｉ２Ｎ｜）であって，特に公称の第２の出力電流（Ｉ２Ｎ）を下回っているときにゼロであり、
第２の測定出力電流（Ｉ２）が所定のしきい値（｜Ｉ２Ｎ｜）を超えるときに一定値に切り換えられる請求項５に記載の電気回路網。
【請求項７】
短絡を解消した後、周波数に独立である仮想インピーダンス（Ｚｖ（｜Ｉ２｜））が小さくなるにつれて前記グリッド形成電圧源インバータ（３；３．１−３．Ｎ）の出力電圧（Ｖ２）が増加するように、周波数に独立である仮想インピーダンス（Ｚｖ（｜Ｉ２｜））はスルーレートとともに減少する請求項６に記載の電気回路網。
【請求項８】
短絡を解消した後、第２の測定出力電流（Ｉ２）がそれぞれの期間にあるしきい値を下回っているときに、仮想インピーダンス（Ｚｖ（｜Ｉ２｜））はゼロに設定されかつ仮想インピーダンスの値（Ｚｖ（｜Ｉ２｜））が変更される機能が有効になる請求項６に記載の電気回路網。
【請求項９】
前記周波数に独立な仮想インピーダンス（Ｚｖ（｜Ｉ２｜））は、多項式関数、指数関数、スプライン関数、正弦波関数、又は区分的アフィン関数に従う、電流に依存する仮想インピーダンスであり、
区分的アフィン関数を有する、電流に依存する仮想インピーダンス（Ｚｖ（｜Ｉ２｜））は、第２の測定出力電流の振幅（Ｉ２）ともに次式に従って変化し、
【数９】
0006523446.tif 000084
ここで、ＶＮは前記グリッド形成電圧源インバータ（３；３．１−３．Ｎ）の公称出力電圧（３；３．１−３．Ｎ）であり、Ｉ２Ｎは前記グリッド形成電圧源インバータ（３；３．１−３．Ｎ）の電流しきい値（３；３．１−３．Ｎ）であり、｜Ｉ２｜は、前記グリッド形成電圧源インバータ（３；３．１−３．Ｎ）の第２の測定出力電流の振幅（Ｉ２）であり、Ｉ２Ｋは、前記グリッド形成電圧源インバータ（３；３．１−３．Ｎ）の第２の測定出力電流（Ｉ２）の短絡電流である請求項５に記載の電気回路網。
【請求項１０】
電流に依存する仮想インピーダンス（Ｚｖ（｜Ｉ２｜））の値の変化は、非対称的な短絡時に、正弦波に近い波形を得るために制限される請求項９に記載の電気回路網。
【請求項１１】
前記グリッド形成電圧源インバータ（３；３．１−３．Ｎ）を有するユニット（２；２．１−２．Ｎ）は、
入力端子と、出力端子と、制御端子とを有する制御可能なパワーエレクトロニクスデバイス（３１−３６）と、
パワーエレクトロニクスデバイス（３１−３６）の出力端子に接続されたローパスフィルタ（５）と、
離散時間制御部（１）とを備え、
前記パワーエレクトロニクスデバイス（３１−３６）の制御端子は時間制御部（１）の出力からスイッチングパルス（ＳＰ）を受信し、
前記パワーエレクトロニクスデバイス（３１−３６）の入力端子は、
（１）ＤＣ電源（１０）の測定入力電圧（ＶＤＣ）と、
（２）前記グリッド形成電圧源インバータ（３；３．１−３．Ｎ）の出力電圧（Ｖ２）と、
（３）パワーエレクトロニクスデバイス（３１−３６）の測定出力電流（Ｉ１）と、
又は前記グリッド形成電圧源インバータ（３；３．１−３．Ｎ）の測定出力電流（Ｉ２）と、
次の制御カスケードからの所望のドループ制御電圧
【数１０】
0006523446.tif 000085
とにさらされ、
離散時間制御部（１）は、
スイッチングパルス（ＳＰ）をパワーエレクトロニクスデバイス（３１−３６）の制御端子に供給するパルス幅変調器（６）と、
前記グリッド形成電圧源インバータ（３；３．１−３．Ｎ）の出力電圧（Ｖ２）を制御する電圧制御部（８）と、
前記グリッド形成電圧源インバータ（３；３．１−３．Ｎ）の出力電圧（Ｖ２）を制限するための短絡制御部（９）とを含み、
前記グリッド形成電圧源インバータ（３；３．１−３．Ｎ）のローパスフィルタ（５）はインピーダンスに接続され、特に、変圧器（７）のインピーダンス又は一次巻線（７１）に接続され、
前記変圧器（７）の二次巻線（７２）は電気回路網に接続され、
前記グリッド形成電圧源インバータ（３；３．１−３．Ｎ）のローパスフィルタ（５）は、パワーエレクトロニクスデバイス（３１−３６）の出力端子と、
前記変圧器（７）の一次巻線（７１）との間のフィルタインダクタンス（５１；Ｌ）と、
複数のフィルタインダクタンス（５１；Ｌ）間の相互接続部に設けられた直列接続回路であって、フィルタ抵抗（５２；Ｒ）とフィルタキャパシタ（５３；Ｃ）との直列接続回路とを備える請求項１〜１０のうちのいずれか１つに記載の電気回路網。
【請求項１２】
前記電圧制御部（８）は、
前記グリッド形成電圧源インバータ（３；３．１−３．Ｎ）の出力電圧（Ｖ２）に対応する第１の入力信号と、
ローパスフィルタ（５）のフィルタインダクタンス（５１；Ｌ）と変圧器（７）のインピーダンス又は一次巻線（７１）との相互接続における、測定された第２の出力電流（Ｉ２）に対応する第２の入力信号と、
短絡制御部（９）の出力によって与えられる所望の出力電圧（Ｖ２ｄ）とを受信し、
前記電圧制御部（８）は、前記所望の入力電圧（Ｖ１ｄ）を前記パルス幅変調器（６）の入力に提供し、
前記短絡制御部（９）は、
ローパスフィルタ（５）のフィルタインダクタンス（５１；Ｌ）と変圧器（７）の一次巻線（７１）との相互接続部における、第２の測定出力電流（Ｉ２）に対応する第１の入力信号と、
次の制御カスケード（図４）からの所望のドループ電圧
【数１１】
0006523446.tif 000086
に対応する第２の入力信号を受信する請求項１１に記載の電気回路網。
【請求項１３】
前記電圧制御部（８）は、
前記グリッド形成電圧源インバータ（３；３．１−３．Ｎ）の出力電圧（Ｖ２）に対応する第１の入力信号と、
ローパスフィルタ（５）のパワーエレクトロニクスデバイス（３１−３６）の出力端子とフィルタインダクタンス（５１；Ｌ）との相互接続における、第１の測定出力電流（Ｉ１）に対応する第２の入力信号と、
前記短絡制御部（９）の出力によって提供される所望の基準電圧（Ｖ２ｄ）とを受信し、
前記電圧制御部（８）は、前記所望の入力電圧（Ｖ１ｄ）を前記パルス幅変調器（６）の入力に提供し、
前記短絡制御部（９）は、
ローパスフィルタ（５）のパワーエレクトロニクスデバイス（３１−３６）の出力端子とフィルタインダクタンス（５１；Ｌ）との相互接続における、第１の測定出力電流（Ｉ１）に対応する第１の入力信号と、
次の制御カスケードからの所望のドループ制御電圧
【数１２】
0006523446.tif 000087
に対応する第２の入力信号を受信する（図９）請求項１１に記載の電気回路網。
【請求項１４】
前記電圧制御部（８）は、
前記グリッド形成電圧源インバータ（３；３．１−３．Ｎ）の出力電圧（Ｖ２）に対応する第１の入力信号と、
ローパスフィルタ（５）のフィルタインダクタンス（５１；Ｌ）と変圧器（７）のインピーダンス又は一次巻線（７１）との相互接続における、第２の測定出力電流（Ｉ２）に対応する第２の入力信号と、
次の制御カスケードからの所望のドループ制御電圧
【数１３】
0006523446.tif 000088
とを受信し、
短絡制御部（９）は、
ローパスフィルタ（５）のフィルタインダクタンス（５１；Ｌ）と変圧器（７）の１次巻線（７１）との相互接続における、第２の測定出力電流（Ｉ２）に対応する入力信号と、
電圧制御部（８）の出力に提供される第１の基準入力電圧
【数１４】
0006523446.tif 000089
とを受信し、
前記短絡制御部（９）は、所望の入力電圧（Ｖ１ｄ）を前記パルス幅変調器（６）の入力に供給する（図１０）請求項１１に記載の電気回路網。
【請求項１５】
前記電圧制御部（８）は、
前記グリッド形成電圧源インバータ（３；３．１−３．Ｎ）の出力電圧（Ｖ２）に対応する第１の入力信号と、
ローパスフィルタ（５）のパワーエレクトロニクスデバイス（３１−３６）の出力端子とフィルタインダクタンス（５１；Ｌ）との相互接続における、第１の測定出力電流（Ｉ１）に対応する第２の入力信号と、
次の制御カスケードからの所望のドループ制御電圧
【数１５】
0006523446.tif 000090
とを受信し、
前記短絡制御部（９）は、
ローパスフィルタ（５）のパワーエレクトロニクスデバイス（３１−３６）の出力端子とフィルタインダクタンス（５１；Ｌ）との相互接続における、第１の測定出力電流（Ｉ１）に対応する入力信号と、
電圧制御部（８）の出力に設けられた第１の基準入力電圧
【数１６】
0006523446.tif 000091
とを受信し、
前記短絡制御部（９）は、所望の入力電圧（Ｖ１ｄ）を前記パルス幅変調器（６）の入力に提供する（図１１）請求項１１に記載の電気回路網。
【請求項１６】
所望のドループ制御電圧
【数１７】
0006523446.tif 000092
は、
前記電気回路網に接続された複数のグリッド形成電圧源インバータ（３；３．１−３．Ｎ）を同期化するとともに、
前記複数の前記グリッド形成電圧源インバータ（３；３．１−３．Ｎ）と、前記電気回路網に接続された他の複数の発電機との中で短絡電力共有を実現するために、ドループ制御を用いて発生される請求項１に記載の電気回路網。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気回路網における短絡を処理するためのシステムであって、有効電力及び無効電力の分配のためにドループ制御されかつ複数のインピーダンスを介して互いに接続される並列運転ユニットと、電気回路網上の短絡を検出して電気回路網の故障部分を切断する複数の保護スイッチとを備えたシステム関する。
【背景技術】
【０００２】
再生可能エネルギー源の割合が高い電気回路網又はグリッドでは、古典的な発電機は、ストレージデバイスを電気回路網に接続するインバータで置き換えることができる。一般に、インバータは、グリッド給電又はグリッド形成方法で制御することができる。再生可能エネルギー源とグリッドを接続するほとんどすべてのインバータは、グリッド給電装置として制御される。このことは、同期化するための電圧と周波数が必要であることを意味する。それらのインバータは、これらの量を提供する既存のグリッドなしでは稼動できない。グリッド給電インバータの制御は、有効電力が利用可能な場合において、一定量の無効電力及び有効電力を印加し又は消費するように設計されている。
【０００３】
対照的に、グリッド形成インバータは周波数と電圧を提供する。それらのインバータは、ＡＣ電圧が利用できない場合、又は既存の電圧と同期してグリッドと並列に動作する場合において、グリッドを構築することができる。負荷や発電の変化が発生すると、これらの変動は電力の分散を分散的に分担する。より抽象的な方法では、グリッド給電装置は、回路網に電圧と周波数が存在する場合において、電気回路網にのみ供給できる電流源によってモデル化することができる。しかしながら、グリッド形成インバータは、電圧及び周波数を供給する電圧源によってモデル化することができる。
【０００４】
グリッド形成インバータは、非特許文献１から知られているように、分散方式で並列に動作し、能動及び無効電力分配のためにドループ制御部によって同期される。とりわけ、この制御によってユニット間の有効電力と無効電力を共有することができ、これにより、それらはほとんどすべてドループのようなやり方で管理されているから、ドループ制御インバータも、例えばディーゼル発電機又はガスタービンなどの従来のユニットと並列に動作することができる。すべてのユニット間の同期はまだ、すなわち明示的な通信なしに、分散されているが、周波数と電圧だけで動作する。この同期によって、電圧源は明示的な通信回路網を必要とせず、ユニットの地理的分布を可能にする。
【０００５】
図１は、配電回路網又はグリッドの概略ブロック図を示す。前記配電回路網又はグリッドは、
（１）例えば変圧器又は線路（ライン）のようなインピーダンスを含む複数のドループ制御インバータ２．１−２．Ｎと、
（２）例えば変圧器又は線路（ライン）のようなインピーダンスを含む従来の複数の発電機４．１−４．Ｎと、
（３）例えば変圧器又は線路（ライン）のような、風力発電ユニットＷＰ１−ＷＰＮ、及び、インピーダンスを含む光起電性（太陽）パワーユニットＰＶ１−ＰＶＮを含む複数の再生可能エネルギー源と、
（４）グリッド間に分散され、伝送線路ＴＬ１−ＴＬＮによって相互接続されている異なるバスバーＢ１−ＢＮに接続されている、例えば変圧器及び線路（ライン）などのインピーダンスを含む負荷Ｌ１−ＬＮとを備える。以下では、終端を含み、すなわちバスバーＢ１−ＢＮを含む伝送線路ＴＬ１−ＴＬＮのいずれかに短絡が発生すると仮定される。
【０００６】
図２は、図１にかかる部分ＩＩの電気回路網又はグリッドを示す概略ブロック図である。ここで、電気回路網又はグリッドは、従来の発電機ユニット４．１−４．Ｎと、
例えばバスバーＢ１などの共通接続点に接続されかつ三相の電気的伝送装置ＴＬ１を介して負荷Ｌ１と接続された複数のインバータユニット２．１−２．Ｎと、例えば風力発電ユニットＷＰ１を含む再生可能エネルギー源とを備える。従来の発電機ユニット４．１−４．Ｎは、従来の例えば同期又は非同期発生器４０．１−４０．Ｎを含み、変圧器４１．１−４１．Ｎによって示されるインピーダンスを介してバスＢ１に結合されるが、通常のインピーダンス、もしくは、低電圧で２つの巻線を有しかつ高電圧側の１つの巻線とを有して、又は１つの変圧器を介して中電圧グリッドを有する２つの従来の発電機を接続する複数の三重変圧器を介して接続される。インバータユニット２．１−２．Ｎは、例えばバッテリ、フライホイール、燃料電池又はＤＣ／ＤＣコンバータによって生成されたＤＣバスのような直流蓄電ユニット１０．１−１０．Ｎと、グリッド形成インバータ３．１−３．Ｎと、並列に動作する変圧器７．１−７．Ｎとを備える。変圧器７．１−７．Ｎの一次巻線は電圧源インバータ３．１−３Ｎの出力に接続され、その二次巻線が共通結合点Ｂ１に接続されかつ複数の保護スイッチを介して電気回路網の電気伝送線路ＴＬ１に接続されている。さらに、電気回路網は、障害を検出し、グリッドの障害部分を切断する、電気伝送線路ＴＬ１内の１つ以上の保護スイッチ１４，１５を備える。
【０００７】
図２に図示された例示的な電気回路網では、グリッド形成インバータ３．１−３．Ｎは、記憶装置１０．１−１０．Ｎと電気回路網の共通バスバーＢｉとを接続し、変圧器７．１−７．Ｎによって表されるインピーダンスを介して結合されるが、例えば、電気伝送線路ＴＬ１−ＴＬＮ、インピーダンス、又はそれらの組み合わせを含む。
【０００８】
負荷Ｌ１はまた、再生可能エネルギーの生成と負荷の両方を含む、再生可能エネルギー電源ＷＰ１又はノードの場合には負であり得るが、例えばＷＰ１及びＬ１は、バスバーＢ２に接続された１つの負荷としてモデル化することができる。
【０００９】
電気伝送線路ＴＬ１上の短絡（ＳＣ）の場合、保護スイッチ１４，１５は、障害を検出し、グリッドの障害部分を切断する。これらのケースのほとんどで、この検出は、短絡時に発生する過電流によってなされる。通常、これらの過電流は、大部分が従来の、例えば同期発電機又は非同期発電機である。それらをグリッド形成電圧源インバータと置き換えるために、これらの電圧源インバータは、以前は同期発電機又は非同期発電機によって供給されていた短絡電流を供給することができることを保証する必要がある。
【００１０】
インバータを用いてこれらの短絡電流を供給することは、３つのサブタスク、すなわち、短絡電流の制限、短絡時の電力の共有、及び異なる故障に対する短絡電流の供給を含む。
【００１１】
第１のサブタスク「短絡時の短絡電流の制限」は、インバータの電子部品を損傷から保護するために必要である。従って、それらの出力電流は、変圧器の後段で短絡インピーダンスが発生する最小の値を有するように、短絡が直接発生しても各ユニットの最大電流を超えないように一定の値に制限する必要がある。単にインバータユニットをオフに切り替えることはオプションではないが、短絡電流が一定期間供給されなければならないので、電気伝送線路の保護スイッチをトリップする秒数秒の範囲内で短絡電流を供給する必要がある。
【００１２】
第２のサブタスク「短絡時の同期と電力の共有」は、ＡＣグリッドでは、ユニットは同期したままでなければならないので、必要である。電力共有を達成するために、通常の動作では、前記のように電圧と周波数のドループ制御部を使用することでこれを行うことができる。この電力共有機構により、電気回路網の電力平衡を維持するために、それらの電力を変化させる（そして発生する電力変動を共有する）インバータによって発生と消費のバランスが達成される。
【００１３】
ドループ（droop）の概念は、通常の並列動作における負荷／電力の共有を確実にすることを意図しているが、複数のインバータの設置により並列に動作する回路が複数の短絡電流を生じるように、短絡時にこの特性を維持することが望ましい。これは重要である。なぜなら、保護スイッチをトリップするには一定量の電流が必要になるからである。それはインバータによって供給されなければならない。従って、可能であれば、インバータ間で（ほとんど無効の）電力を共有しなければならない。短絡時の電力分配のために、変圧器の後段での電圧はゼロでなければならず、電圧と周波数を介してインバータ間の暗黙の通信を可能にする。従って、変圧器の後段の電圧がゼロの場合、同期は不可能である。
【００１４】
第３のサブタスク、「異なる故障に対する短絡電流の供給」は、電力回路網において異なるタイプの短絡が発生するために必要であり、特に、以下の５種類の故障を対称故障と非対称故障に分けることができる。対称的な短絡は、ａ）三相及びｂ）三相対地絡であり、非対称的な短絡は、ａ）２相、ｂ）２相接地、ｃ）単相から地絡までである。すべてのタイプの障害について、短絡時及び短絡後において、前に許可された電圧又は電流値より上の１つ又は複数の相が過度にピークすることなく、短絡電流を供給しなければならない。
【先行技術文献】
【非特許文献】
【００１５】
【非特許文献１】A. Engler and N. Soultanis, "Droop control in lv-grids," in International Conference on Future Power Systems, 2005.
【非特許文献２】M. Hauck, "Bildung eines dreiphasigen Inselnetzes durch un- abhangige Wechselrichter im Parallelbetrieb,", PhD thesis, Universitat Fridericiana Karlsruhe, 2002.
【非特許文献３】K. De Brabandere, B. Bolsens, J. Van den Keybus, A. Woyte, J. Driesen, and R. Belmans, "A voltage and frequency droop control method for parallel inverters," IEEE Transactions on Power Electronics, Vol. 22, No. 4, pp. 1107-1115, 2007.
【非特許文献４】F. Salha, F. Colas, and X. Guillaud, "Virtual resistance principle for the over-current protection of pwm voltage source inverter," Innovative Smart Grid Technologies (ISGT) Conference Europe, 2010 IEEE PES, IEEE, 2010.
【発明の概要】
【発明が解決しようとする課題】
【００１６】
従来の解決法
先行技術の解決法には、短絡時にインバータの制御モードによって区別することができる２つのタイプがある。第１のタイプの短絡処理は、それらを直接制御することによって電流を制限し、すなわちインバータの出力又はフィルタ電流を直接制御する。この制御モードは通常グリッド給電インバータに使用され、与えられた電圧と周波数を持つグリッドが存在する場合にのみ実行される。
【００１７】
第２のタイプは電流を、電流の関数として電圧を低下させることによって、制限する。すなわち間接的には、電圧を電流の関数として減少させることによって、電流を制御するこが達成される。この制御モードは、通常、電圧と周波数をグリッドに供給することができるグリッド形成インバータのために用いられる。
【００１８】
しかし、２つの短絡制御解決法は、しばしば通常の動作モード（グリッド形成又はそれに続く）に密接に接続され、通常動作と短絡時の制御モードは異なる。グリッド形成インバータは、例えば、短絡の場合、制御モードをグリッド形成からグリッド給電モードに変更する。
【００１９】
並列運転グリッド形成インバータの場合、短絡に対処するために以下の３つの解決法が提案されている。
【００２０】
非特許文献２から、非線形区分的アフィンアプローチは対応する相の電流の関数としての各相の電圧が低下することが知られている。電圧が低下するだけであるので、電流がある値を超えると、結果として得られる曲線は、あらゆる種類の短絡に対して高い全高調波歪みを有する。また、各相の非線形制約により、瞬時電力は脈動波形を有することになり、対称的な短絡であっても、短絡時にグリッド形成ユニットの同期をより困難にする。
【００２１】
従来の非特許文献３には、短絡電流を制限する仮想複素インピーダンスが開示されている。前述の解決策と比較して、これは高い全高調波歪みを発生しないが、通常動作時の電圧降下を補償する電圧制御部の必要性を伴い、システムの複雑さが増大する。積分器が短絡時に電圧を上昇させないようにするには、それはまた制限されなければならない。これは不必要な複雑さをもたらし、制御部の設計及び仮想インピーダンスに問題を引き起こす可能性がある。
【００２２】
従来の非特許文献４には、ＳＣ電流を制限するための仮想複素電流に依存するインピーダンスも開示されている。従来のアプローチと比較して、インピーダンスはある意味では電流に依存し、その電圧降下は、公称電流と測定電流との差に依存する。
【００２３】
すべての既知の解決法においては、それらが短絡時の並列動作を保証するために仮想インピーダンスを使用することを保証するという共通点がある。電圧制御電流源として動作するインバータの場合のいては、このことは不可能である。
【００２４】
グリッド給電インバータ用の既存の解決法はすべて事実が不足している。また、短絡時に同期を維持するためには電圧が必要である。また、現時点で電流源として制御されるインバータは、保護スイッチをトリップするための過電圧及び短絡電力の量を減少させ実際にはインバータの定格によって可能になる可能性がある正のシーケンス電流を提供する。同期と無効電力の共有は、インバータの端子の電圧と周波数が存在する場合においてのみ保証できる。
【００２５】
電圧源として制御されるグリッド形成インバータのための前記の解決策は以下の欠点がある。
（１）高い全高調波歪み；
（２）特定の動作条件に対するＤＣ電圧オフセット；
（３）結果としてユニットの同期及び電力共有に悪影響を及ぼす、すべての種類の短絡に対して、制限による非線形性による非定常電力；
（４）仮想インピーダンスに対する電圧降下を補償するための追加制御部の必要性；及び
（５）システムを適切に設計することが困難になる、増大した複雑さ。
【課題を解決するための手段】
【００２６】
本発明の目的は、電気回路網上の短絡を処理するためのシステムを提供することである。ここで、前記システムは、有効電力及び無効電力の分配のためにドループ制御される複数の並列運転インバータユニットを備え、
（１）インバータユニットの電流を制限してインバータユニットの電気素子を保護し、
（２）短絡時及び短絡後の過電圧を防止し、
（３）保護装置をトリップするために可能な限り大きい、グリッドの関連する相の電流を提供し、
（４）短絡時に並列動作するインバータユニットを同期状態に保持するために、位相角差及び電圧振幅のドリフトを制限することによって並列動作を保証し、
（５）並列運転インバータユニットの電力分配を維持しながら、非対称的な短絡に対処する。
【００２７】
従って、本発明は、電気回路網上の短絡を処理するためのシステムを提供する。前記システムは、電圧及び周波数の電力を共有するためにドループ制御されかつインピーダンスを介して互いに接続されている並列運転ユニットと、電気的ＡＣ回路網上の短絡を検出し、電気回路網の障害部分を切断する複数の保護スイッチとを備える。前記ユニットは、直流電源（ＤＣ電源）と、測定出力電流と、電圧及び周波数の電力を分配するためのドループ制御によって提供される所望の電圧の関数として、内部電圧制御ループを有するカスケード制御構造と、インバータの出力端子における出力電流と平均出力電圧を制限する短絡制御とによって制御されるグリッド形成ＡＣ電圧源インバータ制御とを備える。
【００２８】
この制御手法は、グリッドを駆動する単一のスタンドアロンインバータの動作に対しても同様に有効である。
【００２９】
本発明は、電気回路網上の短絡を処理し、前記電気回路網は、グリッド形成電圧源インバータを有する並列動作及び垂下制御ユニットを備える。ここで、本発明は、インバータの電気部品を保護するためにインバータの電流を制限し、インバータ側の短絡時及び短絡後の過電圧及び電流を防止し、複数の保護デバイスをトリップするためにできるだけ大きいグリッドの関連する相の電流を供給し、短絡時に並列運転ユニットを同期させるために位相角差及び電圧振幅の広範なドリフトなしに並列動作を保証し、並列運転ユニットの電力分配を維持しながら非対称な短絡に対処することで、グリッド形成電圧源インバータは、従来の発電機ユニットと並列に動作することができる。
【００３０】
本発明の第１の実施態様において、内部電圧制御ループに供給される所望の基準電圧Ｖ２ｄの電圧振幅｜Ｖ２ｄ｜は、所望の基準電圧Ｖ２ｄが所望の垂下電圧
【数１】
0006523446.tif 000002
のオフセット
【数２】
0006523446.tif 000003
と、次式により表される第２の測定出力電流Ｉ２の関数ｆ１（｜Ｉ２｜）とにより、
【数３】
0006523446.tif 000004
与えられるように、ドループ制御の所望の電圧
【数４】
0006523446.tif 000005
及び第２の測定出力電流Ｉ２の出力電流振幅｜Ｉ２｜の関数として減少する。
【００３１】
もし第２の測定出力電流｜Ｉ２｜の振幅が与えられた電流制限値｜Ｉ２Ｎ｜よりも小さくかつゼロよりも大きいときに、電流に依存する関数ｆ１（｜Ｉ２｜）がゼロの場合において、第２の測定出力電流の振幅｜Ｉ２｜は前記与えられた電流制限値｜Ｉ２Ｎ｜を上回って上昇する。特に、第２の測定出力電流の振幅｜Ｉ２｜が前記与えられた電流制限値｜ｌ２Ｎ｜を超えて上昇するときに電流に依存する関数ｆ１（｜Ｉ２｜）は速く上昇する一方、第２の測定出力電流振幅Ｉ２の立ち下がり値のスルーレート又はランプ速度のために、電流に依存する関数ｆ１（｜Ｉ２｜）はゆっくりと減少する。
【００３２】
本発明の第２の実施態様において、短絡処理インバータの所望の基準電圧Ｖ２ｄが所望の垂下電圧
【数５】
0006523446.tif 000006
、第２の測定出力電流の振幅｜Ｉ２Ｎ｜、及び瞬時値Ｉ２に対して次式に従って依存するように、
【数６】
0006523446.tif 000007
グリッド形成電圧源インバータのローパスフィルタと、インバータの出力端子との間に配置された仮想周波数に独立なインピーダンスＺｖ（｜Ｉ２｜）によって、第２の測定出力電流Ｉ２は制限される。
【００３３】
仮想周波数に独立なインピーダンスＺｖ（｜Ｉ２｜）を、短絡電流を制限するために、区分的に一定のインピーダンス又は電流に依存するインピーダンスのいずれかとするように選択することができる。
【００３４】
例えば、短絡電流を制限するための仮想周波数独立かつ区分的に一定のインピーダンスＺｖ（｜Ｉ２｜）は次式に従って表すことができ、第２の測定出力電流Ｉ２が所与のしきい値｜Ｉ２Ｎ｜、特に公称の第２出力電流Ｉ２Ｎを下回っている限りゼロであり、第２の測定出力電流Ｉ２が所与のしきい値｜Ｉ２Ｎ｜を超えるならば一定値に切り替えられる。
【００３５】
【数７】
0006523446.tif 000008
【００３６】
これにより、短絡を解消した後、仮想インピーダンスＺｖ（｜Ｉ２｜）はスルーレート又はランプレートのいずれかに従って減少し、その結果、仮想インピーダンスＺｖ（｜Ｉ２｜）が瞬間的に小さくなるかゼロに設定されるので、インバータの端子上の第２の出力電圧Ｖ２は増加する。とって代わって、第２の測定出力電流Ｉ２が所定の期間、あるしきい値を下回っている場合のみに仮想インピーダンスＺｖ（｜Ｉ２｜）の値が変更されるという機能がアクティブになる。
【００３７】
第３の実施形態では、短絡電流を制限するための仮想周波数に依存しない電流に依存するインピーダンスＺｖ（｜Ｉ２｜）は区分的なアフィン又は多項式関数に基づいており、次式に従って第２の測定出力電流Ｉ２の振幅と共に変化する。
【００３８】
【数８】
0006523446.tif 000009
【００３９】
ここで、ＶＮはインバータの公称出力電圧であり、Ｉ２Ｎは例えばインバータの公称出力電流であるしきい値であり、｜Ｉ２｜は、インバータの第２の測定出力電流Ｉ２の振幅であり、Ｉ２Ｋはインバータの第２の測定出力電流Ｉ２のしきい値である。
【００４０】
好ましくは、仮想周波数に依存しない電流に依存するインピーダンスＺｖ（｜Ｉ２｜）の値の変化は、対称的な短絡の間に、より正弦波状の波形を得るために制限される。
【００４１】
代替例として、仮想周波数に依存せず電流に依存するインピーダンスＺｖ（｜Ｉ２｜）は、多項式、指数関数又は正弦関数に従う。さらに、前記実施形態では、コンバータ側電流Ｉ１は仮想インピーダンスＺｖの入力としてグリッドに面する電流Ｉ２の代わりに使用される。
【００４２】
上述したような短絡電流を扱うための異なる機能はカスケード制御構造に導入することができ、ここで、
（Ａ）グリッド形成インバータを有するユニットは、入力端子と出力端子と制御端子とを有する制御可能なパワーエレクトロニクスデバイスと、パワーエレクトニクスデバイスの出力端子に接続されたローパスフィルタと、離散時間制御部とを備える。
（Ｂ）パワーエレクトニクスデバイスの制御端子は、時間制御部の出力からスイッチングパルスを受信し、その入力端子は以下のものにさらされる：
（Ｂ１）ＤＣ電源の測定された入力電圧；
（Ｂ２）前記グリッド形成インバータの出力電圧；
（Ｂ３）パワーエレクトロニクスデバイスの測定出力電流又はグリッド形成インバータの測定出力電流；及び
（Ｂ４）次の制御カスケードからの所望のドループ制御電圧。
（Ｃ）時間制御部は、スイッチングパルスをパワーエレクトニクスデバイスの制御端子に供給するパルス幅変調器と、インバータの出力電圧を制御する電圧制御部と、インバータの出力電圧を制限する短絡制御部とを備える。
【００４３】
カスケード型の制御構造の異なる実施形態は、請求項１４−２０の要旨である。
【００４４】
本発明のさらなる特徴及び利点は、添付の図面と組み合わせて、その中で、以下の詳細な説明から明らかになるであろう。
【図面の簡単な説明】
【００４５】
【図１】配電回路網又はグリッドの概略ブロック図であり、配電回路網又はグリッドは、複数のドループ制御インバータと、従来の発電機と、再生可能エネルギー源と、分散型の方法でグリッド間に分散された負荷とを備える。
【図２】短絡が発生するときに、電圧源インバータが並列に動作する複数のユニットを備える電気回路網の一部の概略ブロック図である。
【図３】スイッチングインバータの単線表示の概略回路図である。
【図４】グリッド形成ユニットの制御構造の第１の実施形態の概略回路図及びブロック図であり、インバータの出力電圧が、インバータの出力電流及び所望のドループ制御電圧の関数として制御される。
【図５】インバータの短絡電流を制限するために使用される電流振幅の関数としての、電圧振幅の減少の概略グラフである。
【図６】仮想周波数に依存しない出力インピーダンスを有するインバータの概略回路図である。
【図７】インバータの短絡電流を制限するために使用される電流の関数としての、区分的に一定の周波数に依存しない仮想インピーダンスの概略グラフである。
【図８】インバータの短絡電流を制限するために使用される電流の関数としての、仮想区分的アフィン（実線）及び多項式（点線）インピーダンスの概略図である
【図９】グリッド形成ユニットの制御構造の第２の実施形態の概略回路図及びブロック図であり、インバータの出力電圧が、パワーエレクトロニクスデバイスの出力端子とインバータのローパスフィルタとの間の線路の電流と、所望のドループ制御電圧の関数として制御される。
【図１０】グリッド形成ユニットの制御構造の第３の実施形態の概略回路及びブロック図であり、インバータの入力電圧が、インバータの出力電流と出力電圧及び所望のドループ制御電圧の関数として制御される。
【図１１】グリッド形成ユニットの制御構造の第４の実施形態の概略回路図及びブロック図であり、インバータの入力電圧が、パワーエレクトロニクスデバイスの出力端子とインバータのローパスフィルタとの間の線路（ライン）上の電流と、所望のドループ制御電圧との関数として制御される。
【発明を実施するための形態】
【００４６】
発明の詳細な説明
以下、添付の図面を参照して、様々な実施形態を詳細に説明する。可能な限り、同一又は類似の部分を指すために図面全体にわたって同じ参照番号が使用される。特定の実施例及び実施例に対する言及は説明のためのものであり、本発明又は請求項の範囲を限定するものではない。
【００４７】
本明細書で使用される場合、任意の数値又は範囲についての「約」又は「およそ」という用語は、適切な寸法公差を表す。本明細書に記載されているように意図された目的のために構成要素の一部又は集合が機能することを可能にする。さらに、インバータユニット及び発電機ユニットの数Ｎは、同じであっても異なっていてもよく、すなわち、Ｍ個のインバータユニット、Ｎ個の発電ユニット、Ｏ個のバスバー、Ｐ個の光起電力ユニット等が存在してもよい。
【００４８】
図３は、図４によるスイッチング電圧源インバータ３の単線表示の概略回路図を示し、これは、図２の概略的なブロック図に従って並列運転インバータ３．１−３．Ｎを有するユニットに適用される。スイッチング電圧源インバータ３の単線表示は、パワーエレクトロニクスデバイスの２つの半導体スイッチ３１及び３２を示し、その入力端子は、入力キャパシタ３０を介してＤＣ入力電圧ＶＤＣ及びＤＣ入力電流ＩＤＣを供給するＤＣ電源に接続されている。半導体スイッチ３１，３２の出力端子は、ローパスフィルタ５のフィルタインダクタンス５１の第１の（半導体端子）に共通に接続され、その第２の端子は、フィルタ抵抗５２と、グランドに接続されたフィルタキャパシタ５３との直列接続に接続されている。
【００４９】
第１の出力電圧Ｖ１及び第１の測定出力電流Ｉ１は、パワーエレクトロニクスデバイスの半導体スイッチ３１，３２の出力端子の相互接続部において供給される。第２の出力電圧Ｖ２は、ローパスフィルタ５のフィルタキャパシタ５３とフィルタ抵抗５２の直列接続に供給され、第２の出力電流Ｉ２（短絡の場合は短絡電流）は、図２のインバータ３の出力端子における、ローパスフィルタ５と変圧器７との間の線路（ライン）に設けられている。
【００５０】
上述のように、短絡電流を安全に供給するために解決すべき以下の３つの主な課題がある。すなわち、
（１）短絡時にはインバータの電流を制限しなければならない。
（２）提供される電流は、保護デバイスをトリップするために可能な限り高くなければならない。
（３）所望の電流を一緒に供給するために、インバータは同期していなければならない。
【００５１】
スイッチングの半導体スイッチ３１，３２の限界に対処する第１及び第２の短絡技術要件については、これらのコンポーネントを保護するために、短絡時、短絡の全期間及び短絡後において制御電圧源インバータ３を超えてはならない。これらの制限は、各相の電流及び電圧の瞬時値である。図３にかかるスイッチング電圧源インバータ３の単線表示の場合、これは、絶対値Ｖ１、Ｖ２、Ｉ１及びＩ２が対称及び非対称の故障状態において最大値以下に留まることを意味する。対応する相の電流は、可能な限り速やかに保護装置をトリップさせるためにできるだけ大きくすべきである。
【００５２】
最適化された短絡処理の第３の技術要件として、インバータ３を操作することは、短絡電流を共有しなければならない。従って、インバータ３の交流端子上の電圧の位相角及び振幅は、この電力共有特性を達成するために、同期したままでなければならない。同期化の必要性は、インバータ３の内部クロックの小さなドリフトから生じる。このドリフトεは、周波数ω（τ）から次式に従って位相角δ（ｔ）の積分誤差をもたらす。
【００５３】
【数９】
0006523446.tif 000010
【００５４】
誤差はω（τ）を用いて積分されるので、インバータ３の位相角δ（ｔ）は、たとえそれらが同じ周波数及び初期位相角を有していたとしても互いから離れる。電気回路網に接続されたユニットの誘導結合により、このことは、短絡の場合には、保護装置をトリップさせるための電流が減少する場合においてユニット間の望ましくない電力の流れにつながる。この精度の欠如に対処するために、ドループ制御は、位相角の差を分散された状態で一定に保つために使用される。
【００５５】
ドループ制御は、並列動作と負荷共有を可能にするために、主に周波数及び電圧制御のために発生器又はインバータに適用される。誘導グリッドでは、有効電力は位相角に大きな影響を及ぼし、無効電力は電圧差に大きな影響を与え、位相角と電圧を使用して、有効電力と無効電力を制御することができる。さらに、古典的な発電機では、スイング方程式から、周波数は位相角に関係することが知られており、その結果、有効電力、周波数を制御することにより、位相角が制御される。このことは、周波数及び電圧ドループ制御の基礎を形成し、ここで、能動及び無効電力は線形特性に従って調整される。
【００５６】
このように、電気回路網に接続されたユニットの電力分配特性は、短絡の間、保存され、その結果、ユニットの提供された電流が合計される。また、短絡時には、異なる位相角から生じるユニット間の交差電流を防止するために、インバータを同期させておくことが重要である。従って、インバータの電力供給を制限する。
【００５７】
次の異なるカスケード制御において、図４及び図９〜図１１に関連して、短絡を有する構造について説明する。
【００５８】
図４にかかる離散時間制御部１のカスケード制御構造の内部ループは、電圧制御部８とインバータユニット２とから構成されており、インバータユニット２は、ＤＣ電源１０、（グリッド形成）インバータ３、変圧器７及びパルス幅変調器６を含む。インバータ３は、制御可能なパワーエレクトロニクスデバイス３１−３６と、フィルタインダクタンス５１、フィルタ抵抗５２及びフィルタキャパシタ５３を含むローパスフィルタ５とを含む。代替例として、複数のキャパシタを、図４及び図９〜１１のように三角形ではないスター接続で接続することもできる。パルス幅変調器６は、ローパスフィルタ５のパワーエレクトロニクス側の１つのスイッチング瞬間にわたって、電圧センサ１１によって測定されたＤＣ電源１０の測定された入力電圧ＶＤＣと、入力電圧
【数１０】
0006523446.tif 000011
の所望の平均値とに依存して、パワーエレクトロニクスデバイス３１−３６の制御端子にスイッチングパルスＳＰを供給する。
【００５９】
この電圧
【数１１】
0006523446.tif 000012
は、電圧制御部８の出力端子によって供給され、電圧制御部８の入力端子には、インバータ３の出力電圧Ｖ２に応じた第１の入力信号が受信され（すなわち、離散時間制御サイクルの開始時の瞬時電圧）が受信され、オプションとしては、ローパスフィルタ５のフィルタインダクタンス５１と、電流センサ１２によって測定される変圧器７の一次巻線７１の相互接続における、第２の測定出力電流
【数１２】
0006523446.tif 000013
に対応する第２の入力信号を受信してもよい。変圧器の二次巻線７２は、電気回路網又はグリッドのバスバーＢ１の形態の共通結合点に接続され、電気回路網又はグリッドはユニット２の制御されたインバータ３と同様の制御構造を有するインバータ及び従来の発電機を含むことができ、もしくは再生可能エネルギー源の場合のような他の制御を可能にする。
【００６０】
短絡制御部９は、第２の電圧センサ１３によって測定されたインバータ端子の基準電圧振幅
【数１３】
0006523446.tif 000014
を変更するために、内部ループに短絡制御部９が追加されている。短絡制御部９は、その入力端子において、ローパスフィルタ５と変圧器７の一次巻線７１との間のグリッド形成インバータ３の測定出力電流Ｉ２と、次の制御カスケードからの所望の電圧
【数１４】
0006523446.tif 000015
に対応する入力信号を受信する。その出力端子においては、短絡制御部９は、電圧制御部８の入力端子に基準電圧Ｖ２ｄを供給する。
【００６１】
パルス幅変調器６、電圧制御部８及び短絡制御部９は、基準信号
【数１５】
0006523446.tif 000016
を供給する部分を有し、電気回路網又は伝送線路ＴＬ１上の短絡と同様に、通常動作を処理するための離散時間制御部１を形成する。
【００６２】
出力電流
【数１６】
0006523446.tif 000017
を制限するために、インバータ３の端子の出力電圧Ｖ２は、インバータ３のローパスフィルタ５と変圧器７との間の線路上の測定電流Ｉ２の関数として低下する。パルス幅変調器６及び電圧制御部８を用いて、この電圧
【数１７】
0006523446.tif 000018
はパワーエレクトロニクスデバイス４のスイッチングパルスＳＰに変換される。
【００６３】
例えば、所望の電圧
【数１８】
0006523446.tif 000019
は、インバータを同期させ、図２にかかるユニット２．１−２．Ｎ間の電力共有を実現するために上述のドループ制御を使用して生成される。
【００６４】
以下では、電気バスＢ１の前段で発生する短絡は、それらをオフに切り替えることによってユニットのローカル保護によって処理され、すなわちインバータ３の端子の短絡電圧により処理され、電圧Ｖ２は少なくとも変圧器７の短絡電圧となることが仮定される。所望のドループ制御電圧
【数１９】
0006523446.tif 000020
は常に三相対称電圧によって与えられ、前記三相対称電圧は次式で表すことができる。
【００６５】
【数２０】
0006523446.tif 000021
【００６６】
ここで、
【数２１】
0006523446.tif 000022
である。
【００６７】
次いで、三相信号
【数２２】
0006523446.tif 000023
に対するクラーク変換が使用され、これは次式で定義される。
【００６８】
【数２３】
0006523446.tif 000024
【００６９】
ここで、
【数２４】
0006523446.tif 000025
及び
【数２５】
0006523446.tif 000026
である。
【００７０】
ここで、
【数２６】
0006523446.tif 000027
である。
【００７１】
ベクトルＸαβ（ｔ）は、固定デカルト座標系における回転位相子として解釈することができる。Ｘ（ｔ）＝（ｘ１（ｔ），ｘ２（ｔ），ｘ３（ｔ））τを有する位相子
【数２７】
0006523446.tif 000028
の長さは次式で定義される。
【００７２】
【数２８】
0006523446.tif 000029
【００７３】
以下では、複数の量の振幅情報と位相情報との分離は、いくつかの短絡戦略に使用される。従って、所望のドループ制御電圧
【数２９】
0006523446.tif 000030
及び第２の測定出力電流Ｉ２について例示的に導入される。もちろん、他の量についても同様の方法で分解を行うことができ、例えば所望の基準電圧Ｖ２ｄに対しても同様である。分離は、次式の電圧及び電流の振幅を計算するために、前記の項を使用して達成することができる。
【００７４】
【数３０】
0006523446.tif 000031
【００７５】
位相情報は、次式で計算できる。
【００７６】
【数３１】
0006523446.tif 000032
【００７７】
【数３２】
0006523446.tif 000033
【００７８】
ここで、
【数３３】
0006523446.tif 000034
及び
【数３４】
0006523446.tif 000035
のもとで次式が成立する。
【００７９】
【数３５】
0006523446.tif 000036
【００８０】
このとき、次式を使用して信号を復元することができる。
【００８１】
【数３６】
0006523446.tif 000037
【００８２】
図４にかかる制御構造を参照すると、短絡制御部は２つの入力信号を有し、
すなわち、
【数３７】
0006523446.tif 000038
及び
【数３８】
0006523446.tif 000039
であり、さらに１つの出力信号を有し、すなわち、所望の基準電圧
【数３９】
0006523446.tif 000040
を有する。電圧制御部８の入力側で所望の基準電圧Ｖ２ｄを変更することによって短絡電流を制限するための機能
【数４０】
0006523446.tif 000041
のための後続の解決法において提示されるであろう。なお、前記提示された機能はまた、図９〜図１１に参照して説明したように、電流Ｉ２又は電流Ｉ１の関数として、電圧振幅Ｖ１ｄを制限するために用いることもできる。
【００８３】
短絡電流を制限するための第１の解決策は、出力電流Ｉ２の振幅｜Ｉ２｜（第２の出力電流Ｉ２は、ローパスフィルタ５と変圧器７との間で測定される）の関数として、所望の基準電圧Ｖ２ｄの電圧振幅｜Ｖ２ｄ｜の減少である。ここで、その結果、出力電圧Ｖ２ｄは次式で表される。
【００８４】
【数４１】
0006523446.tif 000042
【００８５】
ここで
【数４２】
0006523446.tif 000043
である。
【００８６】
このとき、電圧振幅
【数４３】
0006523446.tif 000044
は、
【数４４】
0006523446.tif 000045
のオフセット及び電流依存関数ｆ１（Ｉ２｜）によって与えられる。
【００８７】
電流依存関数ｆ１（｜Ｉ２｜）の可能な形式が図５に示されている。
【００８８】
測定出力電流Ｉ２の振幅が所定の限界値｜Ｉ２Ｎ｜を上回ると、関数ｆ１（Ｉ２）はゼロより大きくなる。前記の式による所望の基準電圧Ｖ２ｄの観点から、電圧振幅｜Ｖ２ｄ｜の所望の基準電圧Ｖ２ｄの値が減少する。図５の矢印は、測定出力電流Ｉ２の立ち下がり値に対するスルー／ランプ速度のために、関数ｆ１（｜Ｉ２｜）が速く上昇し、遅く減少することを示す。従って、短絡が解消されると、関数ｆ１（｜Ｉ２｜）は緩やかに減少し、すなわち所望の基準電圧Ｖ２ｄの電圧振幅｜Ｖ２ｄ｜の値が緩やかに増加する。このことは、変圧器７への突入電流及び可能性のある過電圧を低減するためである。
【００８９】
図４による制御構造に関連して前述した解決策は電流及び電圧の制限の技術要件に準拠しており、同期化と負荷分散を行うことができる。
【００９０】
電流及び電圧の制限に関して、短絡時において所望の基準電圧Ｖ２ｄの提案された電圧振幅｜Ｖ２ｄ｜の減少は所望の値に制限することができる。非対称な短絡の場合でも、同様に出力電圧Ｖ２がすべてのフェーズで減少するという事実は、所望の基準電圧Ｖ２ｄの電圧振幅｜Ｖ２ｄ｜における減少は故障した位相の電流の関数であるので、当該相（単数又は複数）に対する所望の短絡電流を供給する能力を制限するものではない。従って、非故障相の電圧の低下は、短絡動作に悪影響を及ぼさない。さらに、非対称故障の場合の１周期中の電圧振幅の変化関数ｆ１｜Ｉ２｜の立ち上がりエッジのスルーレートを調整することにより低減できる。
【００９１】
同期化と短絡電力の共有は、ユニット２．１−２．Ｎの変圧器が接続されている変圧器が小さすぎないいわゆる一般的な結合点上の電圧振幅であるならば実現できる。共通の結合点の電圧が公称値ＶＮの約１０％の範囲内のある値よりも低い場合、このプロパティは保証されない。この場合、インバータは同期することができず、これはドループ制御インバータ間の位相角差の増減につながる。この位相角差の変化には以下の２つの効果がある。
ａ）インバータ間に望ましくない電流が流れること；
ｂ）位相角差がもはや一定でないほど、短絡電力は減少すること。
それでもドリフトが高すぎない場合、位相角が危険な値まで増加することはなく、インバータは引き続き同期することができる。シミュレーションの結果、所定の短絡時間は、典型的には約５秒未満であり、位相角ドリフトは、短絡中及び短絡後の電力分配に問題を生じさせない。短絡後段の電圧振幅の緩やかな増加は、ユニット間の負荷スイングをさらに低減することができる。なぜならば電力の流れは電圧振幅とともに増加するからである。
【００９２】
短絡電流を制限するための第２の解決策は、仮想出力インピーダンスを導入することによって行われ、ここでは、制限のための電流の位相情報を考慮する。比喩的に言えば、ローパスフィルタ５とインバータ３のパワーエレクトロニクスデバイス４の出力端子との間に仮想出力インピーダンスＺｖ（｜Ｉ２｜）が配置され、図６のようになる。仮想周波数に依存しない出力インピーダンスＺｖ｜Ｉ２｜を有するスイッチング電圧源インバータ３の概略的な単一線表示は、主に図３にかかる図に対応し、ここで、パワーエレクトニクスデバイスの２つの半導体スイッチ３１，３２の入力端子は、ＤＣ入力電圧ＶＤＣ及びＤＣ入力電流ＩＤＣ及びＤＣバス入力キャパシタ３０を提供するＤＣ電源に接続される。半導体スイッチ３１，３２の出力端子は、ローパスフィルタ５のフィルタインダクタンス５１の第１の端子（半導体端子）に共通に接続され、その第２の端子は、仮想周波数に依存しない出力インピーダンスＺｖ（｜Ｉ２｜）に関するものと同様に、フィルタ抵抗５２と、グランドに接続されたフィルタキャパシタ５３の直列接続に接続されている。
【００９３】
第１の出力電圧Ｖ１及び第１の測定出力電流Ｉ１がパワーエレクトロニクスデバイスの半導体スイッチ３１，３２の出力端子の相互接続部において供給される。次の制御カスケードから所望のドループ制御電圧
【数４５】
0006523446.tif 000046
はローパスフィルタ５のフィルタ抵抗５２とフィルタキャパシタ５３の直列接続に供給され、第２の出力電流Ｉ２（短絡の場合には、短絡電流）は、仮想周波数に依存しない出力インピーダンスＺｖ（｜Ｉ２｜）と、インバータ３の出力電圧Ｖ２を有するインバータ３の出力端子との間の線路（ライン）上に供給される。
【００９４】
仮想出力インピーダンスＺｖ（｜Ｉ２｜）は、ローパスフィルタ５のフィルタインダクタンス５１と直列に配置することもでき、その結果、非常に類似した動作になる。インピーダンスは、制御ソフトウェアの一部であるという意味では仮想的であり、実際の受動部品よりも設計上の自由度が高いという利点を有する。異なる制御構造の場合、仮想の出力インピーダンスＺｖ（｜Ｉ２｜）をインバータ３の他の部分に配置することができ、又は図６に示すようなものではない電気回路網に配置することができる。
【００９５】
仮想の出力インピーダンスＺｖ（｜Ｉ２｜）は、好ましくは、周波数に依存しないインピーダンスとして設計されるが、リアクタンスは、それ自身の状態で実際の周波数依存性インピーダンスまで拡張することができる。インピーダンスは抵抗と仮定されるが、任意のインピーダンス（オーミック／誘導性／容量性又は混合）に拡張することができる。図６の回路によれば、短絡処理を行ったインバータの出力は次式で表される。
【００９６】
【数４６】
0006523446.tif 000047
【００９７】
ここで、項Ｚｖ（｜Ｉ２｜）は電流に依存する仮想の出力インピーダンスを表す。次いで、解決法の機能原理の例として、２つのインピーダンスモデルを示す。
【００９８】
第１のインピーダンスモデルでは、出力電流振幅｜Ｉ２｜の関数としての仮想区分的一定インピーダンスＺｖ（｜Ｉ２｜）＝ｆ（｜Ｉ２｜）はインバータの短絡電流を制限するために使用される。図７は、電流｜Ｉ２｜の関数としての、このような仮想の区分的な一定インピーダンスＺｖは次式で表されたインピーダンスと定義する。
【００９９】
【数４７】
0006523446.tif 000048
【０１００】
従って、出力電流振幅｜Ｉ２｜が例えば公称電流Ｉ２Ｎである一定のしきい値以下である場合において、仮想の区分的一定インピーダンスＺｖ（｜Ｉ２｜）はゼロである。電流｜Ｉ２｜がこの値を超えると、インピーダンスＺｖが一定値ＺＫに切り換えられる。短絡が解消された場合、インピーダンスＺｖは、瞬間的に、もしくは、スルーレート又はランプ速度で、これら２つの方法で減少させることができる。
【０１０１】
仮想インピーダンスＺｖがスルーレートで減少する場合、電圧Ｖ２ｄは、インピーダンスＺｖは小さくなるにつれて増大する。瞬時にインピーダンスＺｖをゼロに設定した場合、非対称的な短絡の場合にインピーダンス値が常に変化しないことを保証する機能が必要である。このため、電流｜ｌ２｜のある期間において電流｜ｌ２｜がしきい値又は公称電流Ｉ２Ｎよりも小さいときのみＺｖの値を変更する機能が使用される。これは、動的なシステムを励起する可能性があるので、非対称的な短絡の間、インピーダンスＺｖをオン及びオフに切り替えることを回避するために行われ、従って、これは過電圧又は過電流につながる。最後の２つの方程式を結合することで、所望の基準電圧Ｖ２ｄは次式として容易に計算することができる。
【０１０２】
【数４８】
0006523446.tif 000049
【０１０３】
ここで、出力電流Ｉ２は図６に従って配向され、すなわちインバータの出力端子から仮想インピーダンスＺｖに至る。
【０１０４】
出力電流振幅｜Ｉ２Ｎ｜の関数としての、仮想の区分的一定インピーダンスＺｖ（｜Ｉ２｜）＝ｆ（｜Ｉ２｜）によるインバータの短絡電流の制限は、同期化と負荷共有分散とともに、電流及び電圧の制限の技術要件に準拠している。
【０１０５】
電流と電圧の制限については、所望の基準電圧Ｖ２ｄの提案された電圧振幅｜Ｖ２ｄ｜の減少により、短絡を所望の量に制限することができる。故障位相のみが電流が増加し、従って、仮想インピーダンスＺｖを超える電圧降下となる。非対称的な短絡の結果、電圧の不均衡が生じる。それでも、これは問題ではないが、所望の短絡電流が供給される（電圧不均衡は、従来の発電機の短絡中に常にこの問題を引き起こさない）。
【０１０６】
ユニットの変圧器が接続されている一般的な結合点上の電圧振幅が小さすぎないならば、同期化と短絡電力の共有を実現できる。共通結合点の電圧が公称値ＶＮの約１０％の範囲である値以下の場合このプロパティは保証されません。しかし、電圧がこの値を超えると、提案された戦略は、短絡時の電力分配をもたらす。共通結合点における電圧が公称値ＶＮの約１０％未満である場合、分散型同期によってドリフトが影響を受けることはありませんが、ある範囲において短絡電流は依然として供給され得る。
【０１０７】
第２のインピーダンスモデルにおいて、電流に依存するインピーダンスが短絡電流を制限するために仮想の区分的に一定のインピーダンスＺｖの代わりに使用される。電流に依存するインピーダンスＺｖ（｜Ｉ２｜）は、図８に示すように、区分的なアフィン又は多項式勾配を有することができる。区分的アフィン関数の場合、出力電流Ｉ２に応じて仮想インピーダンスＺｖが次式のごとく変化する。
【０１０８】
【数４９】
0006523446.tif 000050
【０１０９】
従って、仮想インピーダンスＺｖ（｜Ｉ２｜）は、短絡電流振幅｜Ｉ２｜で常に変化する。図８に示すような一次関数（実線）の代わりに、仮想インピーダンスＺｖ（｜Ｉ２｜）は、多項式（破線）、指数関数、正弦関数、スプライン、指数関数などの形式に従うことができる。
【０１１０】
さらに、仮想インピーダンスＺｖ（｜Ｉ２｜）の値の変化を、非対称的な短絡の間により正弦波の波形を得るために制限することができる。前に述べたように、このスルーレートは立ち上りを制限してはならないが、過電流が発生した場合電圧が十分に低下していないならば、立ち上がりエッジの制限が過電流につながる可能性があるので、仮想インピーダンスＺｖ（｜Ｉ２｜）の立ち下がりエッジのみ制限してもよい、
【０１１１】
出力又は短絡電流振幅｜Ｉ２Ｎ｜の関数としての、仮想電流に依存するインピーダンスＺｖ（｜Ｉ２｜）＝ｆ（｜Ｉ２｜）によるインバータの短絡電流の制限は、短絡電流及び電圧の両方の制限の技術的要件に準拠しており、また、同期と電源の共有に準拠している。
【０１１２】
提案された電圧振幅の低減により、短絡を所望の量に制限することができる。故障した段階だけが電流を増加させるので、仮想電流に依存するインピーダンスＺｖ（｜Ｉ２｜）を超える電圧降下を有し、非対称的な短絡は、Ｚｖ（｜Ｉ２｜）＝ｆ（｜Ｉ２｜）が常に電流振幅で変化するので、追加の電圧不均衡をもたらす。この現象は、Ｚｖ（｜Ｉ２｜）＝ｆ（｜Ｉ２｜）の立ち下がりエッジスルーレートを調整することによって低減できる。しかしながら、短絡電流を確実に供給することができる。
【０１１３】
仮想電流に依存するインピーダンスＺｖ（｜Ｉ２｜）＝ｆ（｜Ｉ２｜）によるインバータの短絡電流の制限と同様に、ユニットの変圧器が接続されている場所が小さすぎない一般的な結合点上の電圧振幅では、同期が達成できる。
【０１１４】
図４による制御構造に関連して前に説明した同期及び負荷分散と同様に、短絡電流と電圧の両方の制限の技術要件を満たす複数の解決法は、図９から図１１の制御構造にも同様に適用可能である。
【０１１５】
図９は、電気回路網又は伝送線路上の短絡とともに、通常動作を扱うグリッド形成ユニット２のための、離散時間制御部１の第２の実施形態の概略回路及びブロック図を示す。離散時間制御部１は、パルス幅変調器６と、電圧制御部８と、短絡制御部９とを備える。図４による制御構造とは対照的に、平均出力電圧Ｖ２は、グリッド形成インバータ３のローパスフィルタ５と変圧器７との間の線路（ライン）上の第２の測定出力電流Ｉ２の関数として制御されないが、パワーエレクトロニクスデバイス４の出力端子と、インバータ３のローパスフィルタ５との間の線路（ライン）上の第１の測定出力電流Ｉ２と、次の制御カスケードからの所望のドループ制御電圧
【数５０】
0006523446.tif 000051
の関数として制御される。
【０１１６】
図４のカスケード制御構造において、内部ループは電圧制御部８とユニット２とからなり、前記ユニット２はＤＣ電源１０と、インバータ３と、変圧器７と、パルス幅変調器６とを備える。変圧器７の１次巻線７１はローパスフィルタ５に接続され、変圧器７の二次巻線７２は回路網又はグリッドのバスバーＢ１に接続されている。ここで、回路網又はグリッドは、制御されたインバータ３と同様の制御構造を有するインバータ及び従来の発電機を含むこともできる。インバータ３は、制御可能なパワーエレクトロニクスデバイス３１−３６と、ローパスフィルタ５と、パルス幅変調器６とを含み、パルス幅変調器６は、ＤＣ電源１０の測定された入力電圧ＶＤＣおよび、電圧制御部８の出力端子に設けられたローパスフィルタ５のパワーエレクトニクス側の入力電圧
【数５１】
0006523446.tif 000052
の１スイッチング期間にわたる所望の平均値に応じて、パワーエレクトニクスデバイス３１−３６の制御端子にスイッチングパルスＳＰを供給する。ここで、電圧制御部８は、所望の基準電圧Ｖ２ｄに従って出力電圧Ｖ２を制御するために使用される。
【０１１７】
電圧制御部８の入力端子は、離散時間制御部の計算の始めに、インバータ３の出力電圧Ｖ２に応じた第１の入力信号を受信し、パワーエレクトニクスデバイス３１−３６の出力端子とグリッド形成インバータ３のローパスフィルタ５との間の線路（ライン）上の測定出力電流
【数５２】
0006523446.tif 000053
に対応する第２の入力信号を受信する。
【０１１８】
短絡制御部９は、インバータの複数の端子の基準電圧振幅
【数５３】
0006523446.tif 000054
を変更するために、内部ループに追加されている。短絡制御部９はその複数の入力端子において、ワーエレクトロニクスデバイス３１−３６の出力端子とグリッド形成インバータ３のローパスフィルタ５との間の線路（ライン）上の測定出力電流Ｉ１に対応する入力信号と、次の制御カスケードからの所望のドループ制御電圧
【数５４】
0006523446.tif 000055
とを受信する。短絡制御部９の出力端子において、短絡制御部９は、電圧制御部８の入力端子に基準電圧Ｖ２ｄを提供する。
【０１１９】
短絡電流を制限するために、インバータ３の端子の出力電圧Ｖ２は、パワーエレクトロニクスデバイス３１−３６の出力端子とインバータ３のローパスフィルタ５との間の線上の第１の測定出力電流Ｉ１の関数として低下する。電圧制御部８により、電圧Ｖ２及び電流Ｉ１の測定値を用いて所望の電圧
【数５５】
0006523446.tif 000056
がを制御され、その結果、Ｖ１ｄは、パワーエレクトニクスデバイス３１−３６のためのパルス幅変調器６からのスイッチングパルスＳＰに変化されて変換される。
【０１２０】
所望のドループ制御電圧
【数５６】
0006523446.tif 000057
は、インバータを同期させ、図２によるユニット２．１−２．Ｎ間の電力共有を実現するために上述のドループ制御を使用して生成される。
【０１２１】
図１０は、電気回路網又は伝送線路上の短絡ととともに、通常の操作を処理するために、グリッド形成ユニット２の離散時間制御部１の制御構造の第３の実施形態の概略回路及びブロック図を示す。離散時間制御部１は、パルス幅変調器６と、電圧制御部８と、短絡制御部９とを備える。インバータ３の入力電圧は、インバータ３のローパスフィルタ５と変圧器７との間の線路（ライン）上の第２の測定出力電流Ｉ２と、インバータ３の出力電圧Ｖ２と、次の制御カスケードからの所望のドループ制御電圧
【数５７】
0006523446.tif 000058
との関数として制御される。
【０１２２】
ユニット（装置）２は、直流電源１０と、インバータ３と、変圧器７と、パルス幅変調器６とを備える。変圧器７の一次巻線７１は、閉じられた閉路スイッチを介してローパスフィルタ５に接続され、変圧器７の二次巻線７２は、回路網又はグリッドの電気伝送線路ＴＬ１に接続されている。回路網又はグリッドは、制御されたインバータ３と同様の制御構造を有するインバータ及び従来の発電機を含むこともできる。インバータ３は、制御可能なパワーエレクトロニクスデバイス３１−３６とローパスフィルタ５とを含む。
【０１２３】
図４及び図９の制御構造と同様に、パルス幅変調器６によってパワーエレクトニクスデバイス４の制御端子に供給されるスイッチングパルスＳＰは、ＤＣ電源の測定された入力電圧ＶＤＣ及びローパスフィルタ５のパワーエレクトニクス側の所望の入力電圧
【数５８】
0006523446.tif 000059
に依存する。しかし、図４及び図９のカスケード制御構造とは異なり、所望の入力電圧
【数５９】
0006523446.tif 000060
は、電圧制御部８の出力端子によって供給されないが、短絡制御部９の出力により供給され、短絡制御部９の入力端子は、インバータ３のローパスフィルタ５と変圧器７との間の線路（ライン）上の第２の測定出力電流Ｉ２に対応する第１の入力信号、および電圧制御部８の出力によって提供される第１の基準入力電圧
【数６０】
0006523446.tif 000061
とを受信する。
【０１２４】
電圧制御部８の入力端子は、インバータ３の出力電圧Ｖ２に対応する第１の入力信号と、インバータ３のローパスフィルタ５と変圧器７との間の線路（ライン）上の第２の測定出力電流
【数６１】
0006523446.tif 000062
に対応する第２の入力信号と、次の制御カスケードからの所望のドループ制御電圧
【数６２】
0006523446.tif 000063
に対応する第３の入力信号との両方を受信する。
【０１２５】
従って、短絡電流を制限するために、フィルタ５のパワーエレクトロニクスデバイス３１−３６側の入力電圧Ｖ１は、インバータ３．１−３．Ｎを同期させ、ユニット２．１−２．Ｎ間の電力共有を達成するために、第２の測定出力電流
【数６３】
0006523446.tif 000064
と、上述したドループ制御を用いて生成された所望のドループ制御電圧
【数６４】
0006523446.tif 000065
とのの関数として低減される。
【０１２６】
図１１は、グリッド形成ユニット２の制御構造の第４の実施形態の概略回路図及びブロック図であり、グリッド形成ユニット２は主に図１０による制御構造に対応する。電気回路網又は伝送線路上の短絡とともに、通常動作を扱う離散時間制御部１は、パルス幅変調器６と、電圧制御部８と、短絡制御部９とを備える。
【０１２７】
図４，図９及び図１０のカスケード制御構造によれば、内部ループは、電圧制御部８とユニット２とからなり、ユニット２は、直流電源１０と、インバータ３と、変圧器７と、パルス幅変調器６とを備える。変圧器７の１次巻線７１はスイッチによりローパスフィルタ５に接続され、変圧器７の二次巻線７２は、回路網又はグリッドの電気バスＢ１に接続されている。上記回路網又はグリッドは、制御インバータ３と同様の制御構造を有するインバータ及び同期発電機を含むことができる。インバータ３は、制御可能なパワーエレクトロニクスデバイス３１−３６とローパスフィルタ５とを含む。パルス幅変調器６は、スイッチングパルスＳＰをパワーエレクトロニクスデバイス４の制御端子に対して、ＤＣ電源の測定された入力電圧ＶＤＣと、ローパスフィルタ５のパワーエレクトロニクスデバイス３１−３６側の所望の入力電圧
【数６５】
0006523446.tif 000066
とに依存して供給する。
【０１２８】
図１０の制御構造と同様に、所望の入力電圧
【数６６】
0006523446.tif 000067
は、電圧制御部８の出力端子によって供給されないが、短絡制御部９の出力によって供給され、短絡制御部９の入力端子は、パワーエレクトロニクスデバイス３１−３６の出力端子とインバータ３のローパスフィルタ５との間の線路（ライン）上の第１の測定出力電流
【数６７】
0006523446.tif 000068
に対応する第１の入力信号と、電圧制御部８の出力によって提供される第１の基準入力電圧
【数６８】
0006523446.tif 000069
との両方を受信する。
【０１２９】
電圧制御部８の入力端子は、インバータ３の出力電圧Ｖ２に対応する第１の入力信号と、パワーエレクトロニクスデバイス３１−３６の出力端子とインバータ３のローパスフィルタ５との間の線路（ライン）上の第１の測定出力電流
【数６９】
0006523446.tif 000070
に対応する第２の入力信号と、次の制御カスケードからの所望のドループ制御電圧
【数７０】
0006523446.tif 000071
に対応する第３の入力信号との両方を受信する。
【０１３０】
短絡電流を制限するために、ローパスフィルタ５のパワーエレクトニクス側の出力電圧Ｖ１は、図２によるインバータ３．１−３．Ｎを同期させ、ユニット２．１−２．Ｎ間の電力共有を実現するために、第１の測定出力電流
【数７１】
0006523446.tif 000072
と、上述したドループ制御を用いて生成された所望のドループ制御電圧
【数７２】
0006523446.tif 000073
との関数として低下する。
【符号の説明】
【０１３１】
１  （離散的）時間制御部
２：２．１−２．Ｎ  （インバータ）ユニット
３；３．１−３．Ｎ  （グリッド形成、ドループ制御）インバータ
４．１−４．Ｎ  従来の発電機ユニット
５  ローパスフィルタ
６  （パルス幅）変調器
７；７．１−７．Ｎ  変圧器
８  電圧制御部
９  短絡制御部
１０；１０．１−１０．Ｎ  ＤＣ電源（ストレージユニット）
１１  直流電圧センサ
１２  電流センサ
１３  第２の電圧センサ
１４，１５  保護スイッチ
１７  加算素子
３０  ＤＣ入力キャパシタ
３１−３６  半導体スイッチ
４０．１−４０．Ｎ  従来の発電ユニット
４１．１−４１．Ｎ  対応する従来の発電ユニットの変圧器
５３  フィルタキャパシタ
５１  フィルタインダクタンス
５２  フィルタ抵抗
７１  変圧器の一次巻線
７２  変圧器の二次巻線
Ｂ１−ＢＮ  バスバー
Ｉ１  第１の測定電流
｜Ｉ１｜  第１の短絡電流振幅
ＩＤＣ  ＤＣ電源からの電流
Ｉ２  第２の測定電流
｜Ｉ２｜  ２番目に測定された電流振幅
Ｉ２Ｎ  短絡処理が開始されるしきい値電流
Ｉ２Ｋ  短絡電流
Ｉ２Ｋ１  最大短絡電流
Ｌ１−ＬＮ  負荷
ＰＶ１−ＰＶＮ  太陽光発電ユニット
ＳＣ  短絡
ＳＰ  スイッチングパルス
ＴＬ１−ＴＬＮ  伝送線路
Ｖ１  第１の出力電圧
Ｖ１ｄ  １つのスイッチング期間にわたる所望の平均電圧
【数７３】
0006523446.tif 000074
短絡処理前のパワーエレクトニクスデバイスの端子の所望電圧
Ｖ２  第２の測定電圧
Ｖ２ｄ  所望の基準電圧
【数７４】
0006523446.tif 000075
所望のドループ制御電圧
ΔＶ２ｄ  第２の基準入力電圧
ＶＤＣ  直流キャパシタ電圧
ＶＮ  公称電圧
ＷＰ１−ＷＰＮ  風力発電ユニット
Ｚｋ  短絡インピーダンス
Ｚｖ  仮想インピーダンス
【図１】
0006523446.tif 000093
【図２】
0006523446.tif 000094
【図３】
0006523446.tif 000095
【図４】
0006523446.tif 000096
【図５】
0006523446.tif 000097
【図６】
0006523446.tif 000098
【図７】
0006523446.tif 000099
【図８】
0006523446.tif 000100
【図９】
0006523446.tif 000101
【図１０】
0006523446.tif 000102
【図１１】
0006523446.tif 000103