(57)【特許請求の範囲】
【請求項１】
所定の変位を検出するセンサ部と、
前記センサ部により検出された変位に応じた検出信号を生成する第１の生成部と、
前記生成された検出信号に基づいた１以上の所定の出力信号を生成するための、前記１以上の所定の出力信号の各々に対応した１以上の前処理信号を、前記生成された検出信号をもとに生成する第２の生成部と、
前記１以上の所定の出力信号のうち少なくとも１つを生成する外部機器と接続される接続部と、
前記接続部に接続された前記外部機器が、前記１以上の所定の出力信号のうちいずれの出力信号を生成可能な機器であるかを識別する識別部と
を具備し、
前記第２の生成部は、前記識別部による識別結果をもとに前記前処理信号を生成する
変位検出装置。
【請求項２】
請求項１に記載の変位検出装置であって、
前記１以上の所定の出力信号は、ＵＳＢ（Universal Serial Bus）信号、ＲＳ２３２Ｃ信号、ＢＣＤ（Binary Coded Decimal）信号、所定のアナログ信号、及び公差判定結果を表す信号のうちの、少なくとも１つを含み、
前記第２の生成部は、前記１以上の所定の出力信号に対応して、前記ＵＳＢ信号及び前記ＲＳ２３２Ｃ信号の各々に対応する前記前処理信号である前処理ＲＳ２３２Ｃ信号、前記ＢＣＤ信号に対応する前記前処理信号である前処理ＢＣＤ信号、前記所定のアナログ信号に対応する前記前処理信号であるＰＷＭ（Pulse Width Modulation）信号、及び前記公差判定の結果を表す信号に対応する前記前処理信号である所定のシリアル信号のうちの、少なくとも１つを生成する
変位検出装置。
【請求項３】
請求項２に記載の変位検出装置であって、
前記前処理ＲＳ２３２Ｃ信号は、前記ＲＳ２３２Ｃ信号よりも電圧が低い信号であり、
前記前処理ＢＣＤ信号は、前記ＢＣＤ信号よりも電圧が低い信号である
変位検出装置。
【請求項４】
請求項２又は３に記載の変位検出装置であって、
前記所定のシリアル信号は、デジマチック（登録商標）信号である
変位検出装置。
【請求項５】
請求項１から４のうちいずれか１項に記載の変位検出装置であって、
前記接続部は、制御ラインを介して前記外部機器と接続される第１のライン接続部を有し、
前記識別部は、前記外部機器から前記制御ラインを介して出力された識別信号をもとに、前記外部機器を識別する
変位検出装置。
【請求項６】
請求項５に記載の変位検出装置であって、
前記第１のライン接続部は、単体の前記制御ラインを介して前記外部機器から前記識別信号としてロー信号及びハイ信号のいずれかを受け取り、
前記接続部は、前記外部機器に前記所定の出力信号に対応する前記前処理信号を出力する１以上の出力ラインを介して前記外部機器と接続される第２のライン接続部を有し、
前記変位検出装置は、さらに、前記１以上の出力ラインを介してハイ信号を出力可能な第１の出力部を具備し、
前記識別部は、前記１以上の出力ラインを介した前記外部機器への前記ハイ信号の出力の有無、及び前記ハイ信号の出力の有無に応じた前記単体の制御ラインを介した前記ロー信号又は前記ハイ信号の受け取りをもとに、前記外部機器を識別する
変位検出装置。
【請求項７】
請求項６に記載の変位検出装置であって、
前記１以上の出力ラインは、第１の出力ラインと、第２の出力ラインとを含み、
前記識別部は、前記単体の制御ラインを介して受け取った前記識別信号が前記ロー信号であるか前記ハイ信号であるかの判定結果を信号判定結果として、前記第１及び前記第２の出力ラインのいずれにも前記ハイ信号が出力されない状態での第１の信号判定結果、前記第１の出力ラインのみに前記ハイ信号が出力された後の第２の信号判定結果、及び前記第１及び前記第２の出力ラインのいずれにも前記ハイ信号が出力された後の第３の信号判定結果のうちの、少なくとも１つをもとに前記外部機器を識別する
変位検出装置。
【請求項８】
請求項６又は７に記載の変位検出装置であって、さらに、
４つのパルス出力ラインを介して、前記検出信号として４相のパルス信号を出力可能な第２の出力部を具備し、
前記１以上の出力ラインとして、前記４つのパルス出力ラインの少なくとも一部が用いられる
変位検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばリニアゲージ等の変位検出装置に関する。
【背景技術】
【０００２】
従来、リニアゲージやマイクロメータ等の所定の変位を検出可能な装置が知られている。例えば特許文献１には、そのような装置として、変位センサ（変位検出装置ともいう）が記載されている。特許文献１の図３に示されるように、変位センサは、カウンタ装置に接続される。カウンタ装置では、変位センサからの出力値が適宜処理され、内部カウンタによりカウントされる。当該カウントされた計数値は、カウンタ装置に設けられた表示部に表示される（特許文献１の明細書段落［００１９］等）。またカウンタ装置は、内部カウンタの計数値を、例えばＲＳ２３２Ｃ、ＵＳＢ（Universal Serial Bus）、又はＢＣＤ（Binary Coded Decimal）等の所定のフォーマットに変換して出力することが可能である（明細書段落［００３１］等）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−９７９０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記のような変位センサ及びカウンタ装置を含む変位検出システムでは、システムの小型化や低価格化が求められている。
【０００５】
以上のような事情に鑑み、本発明の目的は、変位検出システムの小型化及び低価格化を実現可能とする変位検出装置を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明の一形態に係る変位検出装置は、センサ部と、第１の生成部と、第２の生成部とを具備する。
前記センサ部は、所定の変位を検出する。
前記第１の生成部は、前記センサ部により検出された変位に応じた検出信号を生成する。
前記第２の生成部は、前記生成された検出信号に基づいた１以上の所定の出力信号を生成するための、前記１以上の所定の出力信号の各々に対応した１以上の前処理信号を、前記生成された検出信号をもとに生成する。
【０００７】
この変位検出装置では、検出信号をもとに前処理信号が生成される。従って変位検出装置に接続されて検出信号に基づいた所定の出力信号を生成する装置の構成を簡略化することができる。この結果、変位検出装置及び上記の装置を含む変位検出システムの小型化や低価格化を実現することが可能となる。
【０００８】
前記１以上の所定の出力信号は、ＵＳＢ（Universal Serial Bus）信号、ＲＳ２３２Ｃ信号、ＢＣＤ（Binary Coded Decimal）信号、所定のアナログ信号、及び公差判定結果を表す信号のうちの、少なくとも１つを含んでもよい。この場合、前記第２の生成部は、前記１以上の所定の出力信号に対応して、前記ＵＳＢ信号及び前記ＲＳ２３２Ｃ信号の各々に対応する前記前処理信号である前処理ＲＳ２３２Ｃ信号、前記ＢＣＤ信号に対応する前記前処理信号である前処理ＢＣＤ信号、前記所定のアナログ信号に対応する前記前処理信号であるＰＷＭ（Pulse Width Modulation）信号、及び前記公差判定の結果を表す信号に対応する前記前処理信号である所定のシリアル信号のうちの、少なくとも１つを生成してもよい。
第２の生成部により生成された上記のような前処理信号をもとに、ＵＳＢ信号、ＲＳ２３２Ｃ信号、ＢＣＤ信号、所定のアナログ信号、及び公差判定結果を表す信号の生成が可能となる。
【０００９】
前記前処理ＲＳ２３２Ｃ信号は、前記ＲＳ２３２Ｃ信号よりも電圧が低い信号であってもよい。この場合、前記前処理ＢＣＤ信号は、前記ＢＣＤ信号よりも電圧が低い信号であってもよい。
変位検出装置に接続される外部機器は、電圧を制御することで簡単にＲＳ２３２Ｃ信号やＢＣＤ信号を生成することができる。
【００１０】
前記所定のシリアル信号は、デジマチック（登録商標）信号であってもよい。
変位検出装置に接続される外部機器では、デジマチック（登録商標）信号をもとに簡単に公差判定の結果を表す信号を生成することができる。
【００１１】
前記変位検出装置は、さらに、接続部と、識別部とを具備してもよい。
前記接続部は、前記１以上の所定の出力信号のうち少なくとも１つを生成する外部機器と接続される。
前記識別部は、前記接続部に接続された前記外部機器が、前記１以上の所定の出力信号のうちいずれの出力信号を生成可能な機器であるかを識別する。
この場合、前記第２の生成部は、前記識別部による識別結果をもとに前記前処理信号を生成してもよい。
識別部により外部機器が識別可能であるので、必要な前処理信号を自動的に生成することができる。この結果、ユーザの手間を省くことが可能となり、操作性が向上する。
【００１２】
前記接続部は、制御ラインを介して前記外部機器と接続される第１のライン接続部を有してもよい。この場合、前記識別部は、前記外部機器から前記制御ラインを介して出力された識別信号をもとに、前記外部機器を識別してもよい。
制御ラインを介して出力された識別信号により簡単に外部機器の識別を実行することが可能となる。
【００１３】
前記第１のライン接続部は、単体の前記制御ラインを介して前記外部機器から前記識別信号としてロー信号及びハイ信号のいずれかを受け取ってもよい。この場合、前記接続部は、前記外部機器に前記所定の出力信号に対応する前記前処理信号を出力する１以上の出力ラインを介して前記外部機器と接続される第２のライン接続部を有してもよい。また前記変位検出装置は、さらに、前記１以上の出力ラインを介してハイ信号を出力可能な第１の出力部を具備してもよい。また前記識別部は、前記１以上の出力ラインを介した前記外部機器への前記ハイ信号の出力の有無、及び前記ハイ信号の出力の有無に応じた前記単体の制御ラインを介した前記ロー信号又は前記ハイ信号の受け取りをもとに、前記外部機器を識別してもよい。
これにより単体の制御ラインにより簡単に外部機器の識別が可能となる。
【００１４】
前記１以上の出力ラインは、第１の出力ラインと、第２の出力ラインとを含んでもよい。この場合、前記識別部は、前記単体の制御ラインを介して受け取った前記識別信号が前記ロー信号であるか前記ハイ信号であるかの判定結果を信号判定結果として、前記第１及び前記第２の出力ラインのいずれにも前記ハイ信号が出力されない状態での第１の信号判定結果、前記第１の出力ラインのみに前記ハイ信号が出力された後の第２の信号判定結果、及び前記第１及び前記第２の出力ラインのいずれにも前記ハイ信号が出力された後の第３の信号判定結果のうちの、少なくとも１つをもとに前記外部機器を識別してもよい。
第１−第３の判定結果をもとに簡単に外部機器の識別が可能となる。
【００１５】
前記変位検出装置は、さらに、４つのパルス出力ラインを介して、前記検出信号として４相のパルス信号を出力可能な第２の出力部を具備してもよい。この場合、前記１以上の出力ラインとして、前記４つのパルス出力ラインの少なくとも一部が用いられてもよい。
４つのパルス出力ラインを、１以上の出力ラインとして用いることで、ラインの数を減らすことができ、装置の小型化を図ることができる。
【発明の効果】
【００１６】
以上のように、本発明によれば、変位検出システムの小型化及び低価格化が実現可能となる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
【図面の簡単な説明】
【００１７】
【図１】一実施形態に係る変位検出システムの構成例を示す概略図である。
【図２】リニアゲージ及び多種機能表示カウンタの内部構成例を示す概略図である。
【図３】リニアゲージ及びＰＣモジュールの内部構成例を示す概略図である。
【図４】リニアゲージ及び小型／単機能表示カウンタの内部構成例を示す概略図である。
【図５】リニアゲージ及びＩ／Ｏ出力モジュールの内部構成例を示す概略図である。
【図６】本実施形態に係る自動識別の動作例を示すフローチャートである。
【図７】各変換ユニットがそれぞれ識別される動作をまとめた表である。
【発明を実施するための形態】
【００１８】
以下、本発明に係る実施形態を、図面を参照しながら説明する。
【００１９】
図１は、本発明の一実施形態に係る変位検出システムの構成例を示す概略図である。変位検出システム１００は、リニアゲージ１０と、表示／出力変換ユニット（以下、単に変換ユニットという）３０とを有する。
【００２０】
図１では、変換ユニット３０として、多種機能表示カウンタ（以下、単に表示カウンタという）４０と、ＰＣモジュール５０と、小型／単機能表示カウンタ（以下、単に小型カウンタという）６０と、Ｉ／Ｏ出力モジュール（以下、単に出力モジュールという）７０とが図示されている。
【００２１】
本発明に係る変位検出システム１００では、４つの変換ユニット３０の中から所望の装置が選択されて、リニアゲージ１０に接続される。リニアゲージ１０側では、接続された変換ユニット３０の種類に応じて所定の動作が実行される。
【００２２】
リニアゲージ１０は、本体部１１と、直線上に延在するヘッド部１２と、ヘッド部１２の延在方向における変位を検出する変位検出部とを有する。変位検出部は、本体部１１内に収容されており、図１では図示が省略されている。
【００２３】
変位検出部の構成例としては、例えばヘッド部１２に接続されたスケールを挟み込むように、ＬＥＤ等の光源とフォトダイオードの受光素子とが配置される。スケールには所定のピッチで窓が形成されており、窓を通過する光の明暗に応じて、パルス信号が生成される。当該パルス信号の数がカウントされることで、ヘッド部１２の変位量が算出可能となる。
【００２４】
パルス信号の生成は、例えば変位検出部内に設けられた所定のＩＣ（集積回路）や、ＣＰＵ、メモリ（ＲＡＭ、ＲＯＭ）、Ｉ／Ｏ（Input/Output）等が１チップに収められた所定のマイコン（マイクロコンピュータ）により実行される。なおこの構成に限定されず、ヘッド部１２の変位を検出するための任意の構成が採用されてよい。
【００２５】
リニアゲージ１０は、本実施形態において、変位検出装置に相当する。上記したヘッド部１２や変位検出部は、所定の変位を検出するセンサ部として機能する。またパルス信号を生成するＩＣやマイコン等により、本実施形態に係る第１の生成部が実現される。すなわち本実施形態では、ヘッド部１２の変位に応じて生成されるパルス信号が、センサ部により検出された変位に応じた検出信号に相当する。なお検出信号がパルス信号に限定されるわけではない。
【００２６】
またリニアゲージ１０には、パルス信号をもとに１以上の前処理信号を生成する第２の生成部が備えられる。第２の生成部は、例えばマイコン等により実現可能である（図２等のマイコン  参照）。
【００２７】
前処理信号とは、第１の生成部により生成されたパルス信号（検出信号）に基づいた１以上の所定の出力信号を生成するための、これら１以上の所定の出力信号の各々に対応した信号である。
【００２８】
本実施形態では、図１に示す各変換ユニット３０から出力される信号が、１以上の所定の出力信号となる。すなわちＵＳＢ（Universal Serial Bus）信号、ＲＳ２３２Ｃ信号、ＢＣＤ（Binary Coded Decimal）信号、所定のアナログ信号、及び公差判定結果を表す信号（以下、単に公差判定信号という）が、所定の出力信号となる。
【００２９】
パルス信号に基づいて、どのような情報を含む信号が出力されるかは限定されない。例えばパルス信号の数の情報、パルス信号の数から導かれる変位量の情報、あるいは所定の位置を基準としたヘッド部１２の位置の情報等を含む信号が、各種のフォーマットによりそれぞれ出力される。
【００３０】
所定のアナログ信号への変換例として、例えば測定された変位量（単位ｍｍ）から電圧値（単位Ｖ）への変換が挙げられる。例えば電圧変動レベル１Ｖ−４Ｖの範囲で、測定値０ｍｍ−１０ｍｍの範囲が表現される場合、０ｍｍのとき１Ｖ、１０ｍｍのとき４Ｖがそれぞれ出力される。もちろんこれに限定されるわけではない。
【００３１】
公差判定信号は、パルス信号の数から導かれる変位量や位置に基づいた、公差判定の結果を示す信号である。算出された変位量等が予め定められた公差内である場合には、その旨を表すＯＫ信号が出力される。算出された変位量等が公差に含まれない場合には、その旨を表すＮＧ信号が出力される。例えばリニアゲージ１０のヘッド部１２の変位方向の一方を＋側とし、他方を−側とする。そしてヘッド部１２が＋側及び−側のどちらに対して変位しているかが分かるように、＋ＮＧ信号及び−ＮＧ信号の符号をつけた２種類のＮＧ信号が出力されてもよい。
【００３２】
図１に示すように、本実施形態では、表示カウンタ４０は、パルス信号をもとにＵＳＢ信号、ＲＳ２３２Ｃ信号、ＢＣＤ信号、所定のアナログ信号、及び公差判定信号をそれぞれ生成可能である。従ってリニアゲージ１０に表示カウンタ４０が接続される場合には、表示カウンタ４０へパルス信号が出力される。
【００３３】
表示カウンタ４０には、各フォーマットの信号を出力するためのインタフェース４１がそれぞれ設けられている。そして当該インタフェース４１を介してＰＣやシーケンサ等に、各フォーマットの信号が出力される。なおパルス信号をもとに各フォーマットの信号を生成することは、例えば所定のＩＣやマイコン等を用いて実現可能であり、周知の技術が用いられてもよい。
【００３４】
ＰＣモジュール５０は、ＵＳＢ信号を生成し、所定のインタフェース（ＵＳＢインタフェース）５１を介してＰＣに出力可能である。リニアゲージ１０にＰＣモジュール５０が接続される場合、ＰＣモジュール５０に前処理ＲＳ２３２Ｃ信号が出力される（図１では前処理の文字が省略されている）。
【００３５】
前処理ＲＳ２３２Ｃ信号は、ＵＳＢ信号に対応する前処理信号であり、典型的には、ＲＳ２３２信号のフォーマットに従った、ＲＳ２３２Ｃ信号よりも電圧が低い信号である。ＰＣモジュール５０は、前処理ＲＳ２３２Ｃ信号をもとに、ＵＳＢ信号を生成する。なおパルス信号をもとに前処理ＲＳ２３２Ｃ信号を生成すること、及び前処理ＲＳ２３２Ｃ信号をもとにＵＳＢ信号を生成することは、例えば周知の技術等を用いることで実現可能である。
【００３６】
小型カウンタ６０は、公差判定信号を生成し、所定のインタフェース６１を介してシーケンサに出力可能である。リニアゲージ１０に小型カウンタ６０が接続される場合、小型カウンタ６０に所定のシリアル信号が出力される。
【００３７】
所定のシリアル信号は、公差判定信号に対する前処理信号であり、典型的にはデジマチック（登録商標）信号である。小型カウンタ６０は、デジマチック（登録）信号をもとに、公差判定信号を生成する。なおパルス信号をもとにデジマチック（登録）信号を生成すること、及びデジマチック（登録商標）信号をもとに公差判定信号を生成することは、例えば周知の技術等を用いることで実現可能である。
【００３８】
出力モジュール７０は、ＢＣＤ信号、所定のアナログ信号、及びＲＳ２３２Ｃ信号を生成し、所定のインタフェース７１を介してシーケンサに出力可能である。リニアゲージ１０に出力モジュール７０が接続される場合、出力モジュール７０にＢＣＤ信号、所定のアナログ信号、及びＲＳ２３２Ｃ信号の各々に対応した前処理信号がそれぞれ出力される。すなわちＢＣＤ信号に対応する前処理信号である前処理ＢＣＤ信号、所定のアナログ信号に対応する前処理信号であるＰＷＭ（Pulse Width Modulation）信号、及びＲＳ２３２Ｃ信号に対応する前処理信号である前処理ＲＳ２３２Ｃ信号のいずれかが適宜出力される。
【００３９】
前処理ＢＣＤ信号は、典型的にはＢＣＤ信号のフォーマットに従った、ＢＣＤ信号よりも電圧が低い信号である。出力モジュール７０は、前処理ＢＣＤ信号の電圧を適正な電圧に変換することでＢＣＤ信号を生成する。また上記したように前処理ＲＳ２３２Ｃ信号は、典型的にはＲＳ２３２Ｃ信号よりも電圧が低い信号である。出力モジュール７０は、前処理ＲＳ２３２Ｃ信号の電圧を適正な電圧に変換することでＲＳ２３２Ｃ信号を生成する。
【００４０】
また出力モジュール７０は、ＰＷＭ信号をもとに、測定値が電圧値に変換された所定のアナログ信号を生成する。なおパルス信号をもとに前処理ＢＣＤ信号、ＰＷＭ信号、及び前処理ＲＳ２３２Ｃ信号を生成すること、及びこれら前処理信号をもとにＢＣＤ信号、所定のアナログ信号、及びＲＳ２３２Ｃ信号を生成することは、例えば周知の技術等を用いることで実現可能である。
【００４１】
このように本発明に係る変位検出システム１００では、リニアゲージ１０により、パルス信号をもとに種々の前処理信号が生成される。従ってリニアゲージ１０に接続されてＵＳＢ信号等の出力信号を生成する変換ユニット３０の構成を簡略化することができる。
【００４２】
例えば図１に示すように変換ユニット３０として表示カウンタ４０が用いられる場合、パルス信号をもとに各種フォーマットの出力信号が生成可能である。すなわち表示カウンタ４０が用いられる場合には、前処理信号の出力を行うことなく、各フォーマットの信号を出力することが可能である。この場合、限定された機能、例えばＵＳＢ信号の出力機能のみを必要とするユーザにとっては、過剰なスペックとなってしまう可能性がある。
【００４３】
そこで本変位検出システム１００では、表示カウンタ４０に代えて、所望の出力信号を生成する機能を有する変換ユニット３０を接続可能とした。またリニアゲージ１０により適当な前処理信号を生成させて、変換ユニット３０側では当該前処理信号をもとに所望の出力信号を生成可能とした。これにより変換ユニット３０のスペックを十分に抑えることが可能となり、変換ユニット３０の小型化、低価格化を実現させることが可能となった。
【００４４】
例えば本実施形態では、前処理ＲＳ２３２Ｃ信号及び前処理ＢＣＤ信号の電圧を適宜制御することで簡単にＲＳ２３２Ｃ信号及びＢＣＤ信号をそれぞれ生成することが可能である。またデジマチック（登録商標）信号をもとに簡単に公差判定信号を生成することがで可能である。その他のフォーマットの信号も、前処理信号をもとに低いスペックで簡単に出力信号を生成することができる。
【００４５】
これによりリニアゲージ１０、及びこれに接続されて使用される変換ユニット３０を含む変位検出システム１００の小型化や低価格化を実現することが可能となる。またユーザの使用用途に合わせて変位検出システム１００を構成させることが可能となる。
【００４６】
なおリニアゲージ１０により前処理信号を生成させることは、パルス信号から各種フォーマットの出力信号を生成する機能の一部を、リニアゲージ１０側に備えさせたと捉えることもできる。
【００４７】
リニアゲージ１０に接続される変換ユニット３０の識別について説明する。例えば変換ユニット３０に所定の操作スイッチ等が設けられ、ユーザにより、リニアゲージ１０との接続後に当該操作スイッチが操作される。これにより所定の識別信号等がリニアゲージ１０に送信され、リニアゲージ１０に接続された変換ユニット３０が識別される。
【００４８】
あるいはリニアゲージ１０側に所定の切替えスイッチ等が設けられ、ユーザにより、リニアゲージ１０に接続された変換ユニット３０の種類に応じて、切替えスイッチが切替えられる。これによりリニアゲージ１０に接続された変換ユニット３０が識別される。これらのような方法により識別が行われ、当該識別された変換ユニット３０の種類に応じて、パルス信号や所定の前処理信号が出力されてもよい。
【００４９】
しかしながらこれらの方法では、ユーザによるスイッチの操作が必要となり、変位測定システム１００の操作性が低下する可能性がある。そこで本実施形態では、リニアゲージ１０に接続された変換ユニット３０を、リニアゲージ１０側で自動的に識別可能としている。以下、その自動識別を実現するための構成例及び自動識別の動作例を説明する。
【００５０】
図２−図５は、リニアゲージ１０とこれに接続される変換ユニット３０の内部構成例を示す概略図である。図２は表示カウンタ４０と接続された場合の図であり、図３はＰＣモジュール５０と接続された場合の図である。図４は小型カウンタ６０と接続された場合の図であり、図５は出力モジュール７０と接続された場合の図である。
【００５１】
図６は、本実施形態に係る自動識別の動作例を示すフローチャートである。図７は、各変換ユニット３０がそれぞれ識別される動作をまとめた表である。
【００５２】
図２−図５に示すように、リニアゲージ１０は、光源１３と、スケール１４と、受光ＩＣ１５と、内挿ＩＣ１６と、ラインドライバ１７と、マイコン１８と、ゲート１９とを有する。受光ＩＣ１５には受光素子が配置されており、スケール１４の窓を通過する光の明暗の情報が、受光ＩＣ１５から内挿ＩＣ１６に出力される。図中のＩＮＣ出力とは、インクリメント（相対的）な変位の情報が出力されることを意味する。これに加えて絶対的な位置情報が合成されてもよい。
【００５３】
内挿ＩＣ１６は、２相のパルス信号として２相方形波を生成し、ラインドライバ１７に出力する。ラインドライバ１７は、２相方形波をもとに、４相のパルス信号として４相方形波を生成し、４つのパルス出力ライン２０を介して表示カウンタ４０に出力する（図２参照）。なお２相のパルス信号として２相方形波を出力することも可能である。
【００５４】
また内挿ＩＣ１６は、２相のパルス信号をマイコン１８に出力する。マイコン１８は、パルス信号に基づいて各種フォーマットの前処理信号を生成し、４つのパルス出力ライン２０のいずれか、又は単体の制御ライン２１を介して、変換ユニット３０に出力する（図３−図５参照）。
【００５５】
マイコン１８は、Ｉ／Ｏポート部２２を有する。Ｉ／Ｏポート部２２は、複数のＩ／Ｏポートを有し、以下これらをオン／オフ、出力１、出力２、入力１、入力２、入力Ｉと記載する。出力１及び出力２は、４つのパルス出力ライン２０内の、パルス出力ライン２０ａ及び２０ｂとそれぞれ接続される。入力１及び入力２は、４つのパルス出力ライン２０内の、出力ライン２０ｃ及び２０ｄとそれぞれ接続される。入力Ｉは、単体の制御ライン２１を介して、変換ユニット３０と接続される。
【００５６】
図２−図５に示すように、出力１及び出力２のポートと、パルス出力ライン２０ａ及び２０ｂとの間にはゲート１９が配置される。マイコン１８は、オン／オフのポートを介して、ラインドライバ１７及びゲート１９のオン／オフを制御可能である。なおマイコン１８による種々の処理は、チップ内のＣＰＵがメモリに記憶された所定のプログラムに従って動作することで実行される。
【００５７】
リニアゲージ１０と各変換ユニット３０との接続は、４つのパルス出力ライン２０及び単体の制御ライン２１を含む図示しないケーブルにより行われる。そのようなケーブルとして、例えば周知の多芯ケーブル等が用いられてもよい。
【００５８】
本実施形態では、ラインドライバ１７及びマイコン１８（Ｉ／Ｏポート部２２）が接続部として機能し、Ｉ／Ｏポート部２２の入力Ｉのポートが第１のライン接続部として機能する。
【００５９】
また本実施形態では、４つの出力ライン２０及び制御ライン２１のいずれかにより各種フォーマットの前処理信号が出力される。従ってこれらのラインが、変換ユニット３０に所定の出力信号に対応する前処理信号を出力する１以上の出力ラインに相当する。そしてこれらのラインを介して変換ユニット３０と接続される、ラインドライバ１７及びマイコン１８（Ｉ／Ｏポート部２２）が、第２のライン接続部として機能する。
【００６０】
４つのパルス出力ライン２０の少なくとも一部、及び制御ライン２１を、前処理信号を出力する１以上の出力ラインとして用いることで、必要なラインの数を減らすことができ、構成の簡素化、装置の小型化等を図ることができる。
【００６１】
なお１以上の出力ラインのうち、出力１に接続されたパルス出力ライン２０ａが、第１の出力ライン２３として機能する。また出力２に接続されたパルス出力ライン２０ｂが第２の出力ライン２４として機能する。
【００６２】
またラインドライバ１７は、４つのパルス出力ライン２０を介して４相のパルス信号を出力可能な第２の出力部に相当する。またマイコン１８は、接続部に接続された変換ユニット３０が、１以上の所定の出力信号のうちいずれの出力信号を生成可能な機器であるかを識別する識別部として機能し、また１以上の出力ラインを介してハイ信号を出力可能な第１の出力部として機能する。
【００６３】
図６及び図７を参照して、まず電源投入後、制御ライン２１のポート初期状態が確認される（ステップ１０１）。具体的には、入力Ｉにハイ信号及びロー信号のいずれかが入力されたかが読み取られる。すなわち入力Ｉの電圧のレベルがハイレベルであるかローレベルであるかが判定される（ステップ１０２）。そして入力Ｉがハイ信号を受け取ったと判定された場合（ステップ１０２のＹｅｓ）、ラインドライバ１７がオンに制御され、ゲート１９がオフに制御される（ステップ１０３）。
【００６４】
すなわち本実施形態では、図７に示すように、電源投入後にハイ信号が読み取られた場合、変換ユニット３０として表示カウンタ４０が接続されていると判定される。そしてランドライバ１７から４つの出力ライン２０を介して４相方形波が出力される（ステップ１０４）。
【００６５】
そのために図２に示すように、表示カウンタ４０内の制御ライン２１に接続される制御Ｉ／Ｏ４２は、プルアップされてハイレベル（Ｈ状態）に設定されている。一方、図３−図５に示すように、他の変換ユニット２０においては、制御ライン２１に接続される制御Ｉ／Ｏ（５２、６２、７２）は、プルダウンされてローレベル（Ｌ状態）に設定されている。
【００６６】
リニアゲージ１０から出力された４相方形波は、表示カウンタ４０内のカウントＩＣ４３に出力され、パルスの計数やピークの検出が行われる。そしてマイコン４４により所定のフォーマットの信号（ＵＳＢ信号、ＲＳ２３２Ｃ信号、ＢＣＤ信号、所定のアナログ信号、及び公差判定信号のいずれか）が生成されて出力される。
【００６７】
図６のステップ１０２で、入力Ｉがロー信号を受け取ったと判定された場合（Ｎｏ）、ラインドライバ１７がオフに制御され、ゲート１９がオンに制御される（ステップ１０５）。そしてマイコン１８の出力１のポートからハイ信号が出力される（ステップ１０６）。出力後、入力Ｉのポート状態が再度判定され、制御ライン２１を介して入力される信号がロー信号からハイ信号に変化したか否かが判定される（ステップ１０７）。
【００６８】
その結果、入力Ｉがハイ信号を受け取ったと判定された場合（ステップ１０７のＹｅｓ）、図７に示すように、変換ユニット３０としてＰＣモジュール５０が接続されていると判定される。そしてマイコン１８により前処理ＲＳ２３２Ｃ信号が出力される（ステップ１０８）。
【００６９】
図３に示すように、出力１に接続される第１の出力ライン２３は、ＰＣモジュール５０の制御Ｉ／Ｏ５２に接続される。制御Ｉ／Ｏ５２はプルダウンされているが、十分に大きいインピーダンスを有するので、第１の出力ライン２３を介してハイ信号が入力されるとローレベルからハイレベルに変化する。この結果、リニアゲージ１０の入力Ｉにハイ信号が出力される。
【００７０】
マイコン１８は、出力２に接続された第２の出力ライン２４を介して、ＰＣモジュール５０のシリアル−ＵＳＢ変換ＩＣ５３に、前処理ＲＳ２３２Ｃ信号を出力する。シリアル−ＵＳＢ変換ＩＣ５３は受け取った前処理ＲＳ２３２Ｃ信号をもとに、ＵＳＢ信号を生成して出力する。
【００７１】
図６のステップ１０７で、入力Ｉがハイ信号を受け取ったと判定されなかった場合、すなわち入力Ｉのポート状態はロー状態のままで変化がない場合、マイコン１８の出力２のポートからハイ信号が出力される（ステップ１０９）。出力後、入力Ｉのポート状態が再度判定され、制御ライン２１を介して入力される信号がハイ信号に変化したか否かが判定される（ステップ１１０）。
【００７２】
その結果、入力Ｉがハイ信号を受け取ったと判定された場合（ステップ１１０のＹｅｓ）、図７に示すように、変換ユニット３０として小型カウンタ６０が接続されていると判定される。そしてマイコン１８によりデジマチック（登録）信号が出力される（ステップ１１１）。
【００７３】
図４に示すように、出力２に接続される第２の出力ライン２４は、小型カウンタ６０の制御Ｉ／Ｏ６２に接続される。従って第２の出力ライン２４を介してハイ信号が入力されると、制御Ｉ／Ｏ６２はローレベルからハイレベルに変化する。この結果、リニアゲージ１０の入力Ｉにハイ信号が出力される。
【００７４】
マイコン１８は、出力１に接続された第１の出力ライン２３を介して、クロック信号に同期したデータとして、デジマチック（登録）信号を出力する。小型カウンタ６０は、受け取ったデジマチック（登録）信号をもとに公差判定信号を生成して出力する。
【００７５】
なお小型カウンタ６０には、トランジスタやダイオード等の電子部品が配置されている。トランジスタは、例えは信号レベルの変換等のために配置される。またダイオードは、逆電流を防止するために配置される。これら電子部品の配置や構成等を含む小型カウンタ６０の内部構成は限定されず、適宜設計されてよい。このことは他の変換ユニット３０である、表示カウンタ４０、ＰＣモジュール５０、及び出力モジュール７０においても同様である。
【００７６】
図６のステップ１１０で、入力Ｉのポート状態はロー状態のままで変化がない場合（Ｎｏ）、図７に示すように、変換ユニット３０として出力モジュール７０が接続されていると判定される。そしてマイコン１８により前処理ＢＣＤ信号、ＰＷＭ信号、前処理ＲＳ２３２Ｃ信号のいずれかが出力される（ステップ１１２）。
【００７７】
図５に示すように、第１出力ライン２３及び第２の出力ライン２４のいずれとも、出力モジュール７０の制御Ｉ／Ｏ７２に接続されていない。従って、両ラインを介してハイ信号が入力されても、制御Ｉ／Ｏ７２はローレベルのまま変化しない。この結果リニアゲージ１０の入力Ｉにハイ信号が出力されることはない。
【００７８】
マイコン１８は、入力２に入力されるデータリクエスト信号をもとに、各種フォーマットの前処理信号を生成して出力する。例えば前処理ＢＣＤ信号は、出力２が接続された第２の出力ライン２４を介して、入力１により受信するクロック信号に同期したデータとして出力される。出力モジュール７０は、電圧を変換することでＢＣＤ信号を生成する。
【００７９】
ＰＷＭ信号は、出力１に接続された第１の出力ライン２３を介して出力される。ＰＷＭ信号は、出力モジュール７０のローパスフィルタ７３に通された後アナログ信号に変換される。
【００８０】
前処理ＲＳ２３２Ｃ信号は、制御ライン２１を介して出力される。すなわちマイコン１８により出力モジュール７０  が認識されると、入力Ｉが前処理ＲＳ２３２Ｃ信号の出力ポートに設定される。その後当該ポートから前処理ＲＳ２３２Ｃ信号が出力される。出力ポート７０の制御Ｉ／Ｏ７２により前処理ＲＳ２３２Ｃ信号が受信され、電圧が制御されることでＲＳ２３２Ｃ信号が生成される。
【００８１】
このように本実施形態では、マイコン１８により変換ユニット３０を識別可能である。従って必要な前処理信号を自動的に生成することができる。この結果、ユーザの手間を省くことが可能となり、変位測定システム１００の操作性を向上させることができる。
【００８２】
また本実施形態では、単体の制御ライン２１を介して、変換ユニット３０から識別信号としてハイ信号及びロー信号が出力される。またマイコン１８により、第１及び第２の出力ライン２３及び２４を介してハイ信号が出力可能である。そして第１及び第２の出力ライン２３及び２４を介した変換ユニット３０へのハイ信号の出力の有無、及び当該ハイ信号の出力の有無に応じた単体の制御ライン２１を介したロー信号又はハイ信号の受け取りをもとに、変換ユニット３０が識別される。これにより単体の制御ライン２１を用いて、簡単に変換ユニット３０を識別することができる。
【００８３】
さらに単体の制御ライン２１を介して受け取った識別信号がロー信号であるかハイ信号であるかの判定結果を信号判定結果と記載すると、以下に示す第１−第３の判定結果の少なくとも１つをもとに、表示カウンタ４０、ＰＣモジュール５０、小型カウンタ６０、及び出力モジュール７０の４種類の変換ユニット３０を簡単に識別することができる。
第１の判定結果…第１及び第２の出力ライン２３及び２４のいずれにもハイ信号が出力されない状態での信号判定結果。
第２の判定結果…第１の出力ライン２３のみにハイ信号が出力された後の信号判定結果。
第３の判定結果…第１及び第２の出力ライン２３及び２４のいずれにもハイ信号が出力された後の信号判定結果。
【００８４】
リニアゲージ１０と変換ユニット３０とを接続するケーブル内に、４つのパルス出力ライン２０がもともと設定されているとする。この場合には、単体の制御ライン２１を準備し、４つのパルス出力ライン２０に出力１、出力２、入力１、入力２をそれぞれ接続させ、適宜ハイ信号を出力させることで、簡単に本発明を適用させることができる。この結果、複雑な構成を採用することなく、変換ユニット３０の自動識別が可能であり、小型で低価格な変位検出システム１００を実現することができる。
【００８５】
また新たに必要なラインが制御ラインの１本でよいので、リニアゲージ１０と変換ユニット３０とを接続するケーブルに未使用のラインが１本でもあれば、新たなケーブルを準備することなく当該未使用のラインを使用することで、本発明の構成を簡単に実現することができる。この結果、リニアゲージ１０を狭い場所に配置して測定する場合や、複数のリニアゲージ１０を用いて測定する場合等において、ケーブルの引き回し等を従来と変わらずに行うことができる。
【００８６】
＜その他の実施形態＞
本発明は、以上説明した実施形態に限定されず、他の種々の実施形態を実現することができる。
【００８７】
上記では、変位検出装置としてリニアゲージを例示した。これに限定されず、温度、硬度、形状等に関する変位を検出する種々の変位検出装置に、本発明が適用されてもよい。また変位検出装置に接続される変換ユニットについても、任意の構成を有する装置が用いられてよい。また変位に応じた検出信号、検出信号に基づいた出力信号、及び出力信号を生成するための前処理信号の、それぞれの具体的なフォーマット等は全く限定されず、任意に設定されてよい。
【００８８】
リニアゲージに接続される変換ユニットを識別するための識別信号が送信される制御ラインが複数設けられてもよい。また送信される識別信号も、上記したハイ信号及びロー信号に限定されず、任意の識別信号が送信されてもよい。また自動識別の方法として異なる方法が用いられてもよい。
【００８９】
以上説明した各形態の特徴部分のうち、少なくとも２つの特徴部分を組み合わせることも可能である。また上記で記載した種々の効果は、あくまで例示であって限定されるものではなく、また他の効果が発揮されてもよい。
【符号の説明】
【００９０】
１０…リニアゲージ
１８…マイコン（マイクロコンピュータ）
２０…パルス出力ライン
２１…制御ライン
２２…Ｉ／Ｏポート部
３０…表示／出力変換ユニット
４０…多種機能表示カウンタ
５０…ＰＣモジュール
６０…小型／単機能表示カウンタ
７０…Ｉ／Ｏ出力モジュール
１００…変位検出システム
【図１】
0006517084.tif 000002
【図２】
0006517084.tif 000003
【図３】
0006517084.tif 000004
【図４】
0006517084.tif 000005
【図５】
0006517084.tif 000006
【図６】
0006517084.tif 000007
【図７】
0006517084.tif 000008