(57)【特許請求の範囲】
【請求項１】
基板、
前記基板の第１の側の第１の電極、
前記基板の前記第１の側に前記第１の電極と並ぶ第２の電極、
前記基板の第２の側の第３の電極、
前記第１の電極及び前記第２の電極と前記第３の電極との間の前記基板上に並び、前記第１の電極と前記第２の電極との間に電気的に直列に接続され、前記第３の電極が電気的に間に接続される第１のスイッチング素子と第２のスイッチング素子、を有する複数の回路ユニット、を備え、
隣り合う２個の前記回路ユニットにおいて、一方の前記第１の電極と他方の前記第１の電極、又は、一方の前記第２の電極と他方の前記第２の電極が隣り合う半導体装置。
【請求項２】
隣り合う２個の前記回路ユニットにおいて、一方の前記第１の側と他方の前記第１の側が隣り合い、一方の前記第２の側と他方の前記第２の側が隣り合う請求項１記載の半導体装置。
【請求項３】
前記第１の電極が互いに接続され、前記第２の電極が互いに接続される請求項１又は請求項２記載の半導体装置。
【請求項４】
前記回路ユニットがコンデンサを有し、前記コンデンサは前記第１の電極と前記第２の電極との間に電気的に接続され、前記コンデンサと前記第１のスイッチング素子及び前記第２のスイッチング素子との間に、前記第１の電極及び前記第２の電極が位置する請求項１乃至請求項３いずれか一項記載の半導体装置。
【請求項５】
前記第１の電極と前記第３の電極の間を流れる電流の方向が、前記第３の電極と前記第２の電極とを流れる電流の方向と反対方向である請求項１乃至請求項４いずれか一項記載の半導体装置。
【請求項６】
前記第２の側は、前記第１の側に対して前記基板を挟んで反対側にある請求項１乃至請求項５いずれか一項記載の半導体装置。
【請求項７】
基板、
前記基板の第１の側の第１の電極、
前記基板の前記第１の側に前記第１の電極と並ぶ第２の電極、
前記基板の第２の側の第３の電極、
前記第１の電極及び前記第２の電極と前記第３の電極との間の前記基板上に並び、前記第１の電極と前記第２の電極との間に電気的に直列に接続され、前記第３の電極を電気的に間に接続される第１のスイッチング素子と第２のスイッチング素子、を有する第１の回路ユニット及び第２の回路ユニット、を備え、
前記第１の回路ユニットの前記第１の側と前記第２の回路ユニットの前記第１の側が隣り合い、前記第１の回路ユニットの前記第２の側と前記第２の回路ユニットの前記第２の側が隣り合い、
前記第１の回路ユニットの前記第１の電極と前記第２の回路ユニットの前記第１の電極、又は、前記第１の回路ユニットの前記第２の電極と前記第２の回路ユニットの前記第２の電極が隣り合う半導体装置。
【請求項８】
前記第１のスイッチング素子及び前記第２のスイッチング素子が、ＭＯＳＦＥＴ又はＩＧＢＴであることを特徴とする請求項１乃至請求項７いずれか一項記載の半導体装置。
【請求項９】
基板、
前記基板の第１の側の第１の電極、
前記基板の前記第１の側に前記第１の電極と並ぶ第２の電極、
前記基板の第２の側の第３の電極、
前記第１の電極及び前記第２の電極と前記第３の電極との間の前記基板上に並び、前記第１の電極と前記第２の電極との間に電気的に直列に接続され、前記第３の電極が電気的に間に接続される第１のスイッチング素子と第２のスイッチング素子、を有する複数の回路ユニット、を備え、
隣り合う２個の前記回路ユニットにおいて、一方の前記第１の側と他方の前記第１の側が隣り合い、一方の前記第２の側と他方の前記第２の側が隣り合い、
前記複数の回路ユニットの、前記第１の電極が互いに接続され、前記第２の電極が互いに接続され、前記第３の電極が互いに接続される半導体装置。
【請求項１０】
前記複数の回路ユニットは、３個以上である請求項９記載の半導体装置。
【請求項１１】
請求項１乃至請求項１０いずれか一項記載の半導体装置を備えるインバータ回路。
【請求項１２】
請求項１乃至請求項１０いずれか一項記載の半導体装置とモータとを備える駆動装置。
【請求項１３】
請求項１乃至請求項１０いずれか一項記載の半導体装置を備える車両。
【請求項１４】
請求項１乃至請求項１０いずれか一項記載の半導体装置を備える昇降機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置、インバータ回路、駆動装置、車両、及び、昇降機に関する。
【背景技術】
【０００２】
例えば、電力変換モジュールのようなパワー半導体モジュールでは、スイッチング動作が高速になるにつれ、ターンオフ時の過電圧による素子破壊やノイズの発生が問題となる。ターンオフ時の過電圧は、インダクタンスとパワー半導体モジュールを流れる電流の時間変化率（ｄｉ／ｄｔ）に比例する。
【０００３】
過電圧を抑制するためにスイッチング時間を長くとると、スイッチング動作が遅くなる。同時に、電流と電圧の積の時間積分で表されるスイッチング損失が大きくなる。過電圧を抑制し、かつ、スイッチング損失を低減するには、パワー半導体モジュールのインダクタンスを低減させることが望ましい。インダクタンスを低減するため、パワー半導体モジュールを複数の回路ユニットに分割する方法がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−６７７６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、インダクタンスの低減が可能な半導体装置、インバータ回路、駆動装置、車両、及び、昇降機を提供することにある。
【課題を解決するための手段】
【０００６】
実施形態の半導体装置は、基板、前記基板の第１の側の第１の電極、前記基板の前記第１の側に前記第１の電極と並ぶ第２の電極、前記基板の第２の側の第３の電極、前記第１の電極及び前記第２の電極と前記第３の電極との間の前記基板上に並び、前記第１の電極と前記第２の電極との間に電気的に直列に接続され、前記第３の電極が電気的に間に接続される第１のスイッチング素子と第２のスイッチング素子、を有する複数の回路ユニット、を備え、隣り合う２個の前記回路ユニットにおいて、一方の前記第１の電極と他方の前記第１の電極、又は、一方の前記第２の電極と他方の前記第２の電極が隣り合う。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態の半導体装置の模式平面図。
【図２】第１の実施形態の回路ユニットの等価回路図。
【図３】比較形態の半導体装置の模式図。
【図４】比較形態の回路ユニットの等価回路図。
【図５】比較形態の半導体装置の動作時の電流の方向と磁束の方向を示す図。
【図６】第１の実施形態の半導体装置の動作時の電流の方向と磁束の方向を示す図。
【図７】第２の実施形態の半導体装置の模式平面図。
【図８】第２の実施形態の半導体装置の動作時の電流の方向と磁束の方向を示す図。
【図９】第２の実施形態の変形例の半導体装置の模式平面図。
【図１０】第３の実施形態の半導体装置の模式図。
【図１１】第３の実施形態の半導体装置の模式平面図。
【図１２】第３の形態の半導体装置の動作時の磁束の方向を示す図。
【図１３】第４の実施形態の半導体装置の模式平面図。
【図１４】第５の実施形態の駆動装置の模式図。
【図１５】第６の実施形態の車両の模式図。
【図１６】第７の実施形態の車両の模式図。
【図１７】第８の実施形態の昇降機の模式図。
【図１８】第９の実施形態の半導体装置の模式平面図。
【発明を実施するための形態】
【０００８】
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
【０００９】
（第１の実施形態）
本実施形態の半導体装置は、基板、基板の第１の側の第１の電極、基板の第１の側に第１の電極と並ぶ第２の電極、基板の第２の側の第３の電極、第１の電極及び第２の電極と第３の電極との間の基板上に並び、第１の電極と第２の電極との間に電気的に直列に接続され、第３の電極が電気的に間に接続される第１のスイッチング素子と第２のスイッチング素子、を有する複数の回路ユニット、を備える。そして、隣り合う２個の回路ユニットにおいて、一方の第１の側と他方の第１の側が隣り合い、一方の第２の側と他方の第２の側が隣り合う。
【００１０】
また、本実施形態の半導体装置は、基板、基板の第１の側の第１の電極、基板の第１の側に第１の電極と並ぶ第２の電極、基板の第２の側の第３の電極、第１の電極及び第２の電極と第３の電極との間の基板上に並び、第１の電極と第２の電極との間に電気的に直列に接続され、第３の電極が電気的に間に接続される第１のスイッチング素子と第２のスイッチング素子、を有する第１及び第２の回路ユニット、を備える。そして、第１の回路ユニットの第１の側と第２の回路ユニットの第１の側が隣り合い、第１の回路ユニットの第２の側と第２の回路ユニットの第２の側が隣り合う
【００１１】
図１は、本実施形態の半導体装置の模式平面図である。本実施形態の半導体装置は、インバータ回路に用いられる半導体モジュールである。
【００１２】
半導体モジュール１００は、複数の回路ユニット１０ａ〜１０ｆを備える。また、各回路ユニット１０ａ〜１０ｆは、第１の電極１１ａ〜１１ｆ、第２の電極１２ａ〜１２ｆ、スイッチング素子部１３ａ〜１３ｆ、コンデンサ部１４ａ〜１４ｆ、交流電極（第３の電極）１６ａ〜１６ｆを備える。また、回路ユニット１０ａ〜１０ｆは、図示しない、ゲート信号端子を備える。
【００１３】
スイッチング素子部１３ａ〜１３ｆは、絶縁性又は導電性の基板１５ａ〜１５ｆを備える。第１の電極１１ａ〜１１ｆ及び第２の電極１２ａ〜１２ｆは、基板１５ａ〜１５ｆの第１の端部（第１の側）に並んで設けられる。交流電極１６ａ〜１６ｆは、基板１５ａ〜１５ｆの第１の端部と反対側の第２の端部（第２の側）に設けられる。
【００１４】
スイッチング素子部１３ａ〜１３ｆは、第１のスイッチング素子１８ａ〜１８ｆ及び第２のスイッチング素子２０ａ〜２０ｆを備える。第１のスイッチング素子１８ａ〜１８ｆ及び第２のスイッチング素子２０ａ〜２０ｆは、第１の電極１１ａ〜１１ｆ及び第２の電極１２ａ〜１２ｆと交流電極１６ａ〜１６ｆとの間の基板１５ａ〜１５ｆの上に並んで設けられる。
【００１５】
コンデンサ部１４ａ〜１４ｆは、スイッチング素子部１３ａ〜１３ｆとの間に、第１の電極１１ａ〜１１ｆ及び第２の電極１２ａ〜１２ｆを挟んで設けられる。各回路ユニット１０ａ〜１０ｆにおいて、スイッチング素子部１３ａ〜１３ｆとコンデンサ部１４ａ〜１４ｆが、第１の電極１１ａ〜１１ｆ及び第２の電極１２ａ〜１２ｆを間に挟んで設けられる。
【００１６】
複数の回路ユニット１０ａ〜１０ｆは、互いに隣り合って横並びに配置される。
【００１７】
隣り合う２個の回路ユニットにおいて、一方の第１の端部（第１の側）と他方の第１の端部（第１の側）とが隣り合い、一方の第２の端部（第２の側）と他方の第２の端部（第２の側）とが隣り合う。したがって、隣り合う２個の回路ユニットにおいて、一方のスイッチング素子部と他方のスイッチング素子部とが隣り合い、一方のコンデンサ部と他方のコンデンサ部とが隣り合う。例えば、隣り合う回路ユニット１０ａと回路ユニット１０ｂに着目する。回路ユニット１０ａのスイッチング素子部１３ａと、回路ユニット１０ｂのスイッチング素子部１３ｂとが隣り合う。また、回路ユニット１０ａのコンデンサ部１４ａと、回路ユニット１０ｂのコンデンサ部１４ｂとが隣り合う。
【００１８】
また、隣り合う２個の回路ユニットにおいて、一方の第１の電極と他方の第２の電極とが隣り合う。例えば、隣り合う回路ユニット１０ａと回路ユニット１０ｂに着目する。回路ユニット１０ｂの第１の電極１１ｂと回路ユニット１０ａの第２の電極１２ａとが隣り合う。他の、隣り合う２個の回路ユニットにおいても同様である。
【００１９】
第１の電極１１ａ〜１１ｆには、共通の電位が印加される。第２の電極１２ａ〜１２ｆ
には、共通の電位が印加される。回路ユニット１０ａ〜１０ｆは並列に接続される。
【００２０】
第２の電極１２ａ〜１２ｆには、第１の電極１１ａ〜１１ｆよりも低い電位が印加される。第１の電極１１ａ〜１１ｆには、正の電位が印加される。第２の電極１２ａ〜１２ｆは、接地されるか、又は、負の電位が与えられる。
【００２１】
図２は、本実施形態の回路ユニットの等価回路図である。回路ユニット１０ａ〜１０ｆの回路に相当する回路図である。
【００２２】
回路ユニット１０は、第１の電極１１、第２の電極１２、スイッチング素子部１３、コンデンサ部１４、交流電極１６を備える。
【００２３】
スイッチング素子部１３は、第１のスイッチング素子１８、第２のスイッチング素子２０、第１のダイオード２２、第２のダイオード２４を備える。第１のスイッチング素子１８、第２のスイッチング素子２０、第１のダイオード２２、第２のダイオード２４は、例えば、図示しない、絶縁性又は導電性の基板上に実装される。
【００２４】
第１のスイッチング素子１８と第２のスイッチング素子２０は、第１の電極１１と第２の電極１２との間に電気的に直列に接続される。第１のスイッチング素子１８と第２のスイッチング素子２０は、例えば、ＳｉＣ（炭化珪素）のＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）である。
【００２５】
第１のダイオード２２は、第１のスイッチング素子１８に並列に接続される。第２のダイオード２４は、第２のスイッチング素子２０に並列に接続される。第１のダイオード２２及び第２のダイオード２４は、還流ダイオードである。
【００２６】
コンデンサ部１４は、コンデンサ２６を備える。コンデンサ２６は、第１の電極１１と第２の電極１２との間に、第１のスイッチング素子１８と第２のスイッチング素子２０に対し電気的に並列に接続される。
【００２７】
第２の電極１２には、第１の電極１１よりも低い電位が印加される。第１の電極１１には、正の電位が印加される。第２の電極１２は、接地されるか、又は、負の電位が与えられる。
【００２８】
交流電極１６は、第１のスイッチング素子１８と第２のスイッチング素子２０との間に接続される。第１のスイッチング素子１８及び第２のスイッチング素子２０のゲート電圧を制御することにより、交流電極１６から交流電圧が出力される。
【００２９】
回路ユニット１０が動作している状態では、図２中に点線矢印で示す方向に電流が流れる。
【００３０】
次に、本実施形態の半導体装置の作用及び効果について説明する。
【００３１】
図３は、比較形態の半導体装置の模式図である。図３（ａ）が平面図、図３（ｂ）が図３（ａ）のＡＡ’断面図である。比較形態の半導体装置は、インバータ回路に用いられる半導体モジュールである。
【００３２】
半導体モジュール９００は、スイッチング素子部１３ａ〜１３ｆとコンデンサ部１４ａ〜１４ｆが積層構造となっている点で、本実施形態の半導体モジュール１００と異なる。そして、第１の電極１１ａ〜１１ｆと第２の電極１２ａ〜１２ｆとの間に、スイッチング素子部１３ａ〜１３ｆ及びコンデンサ部１４ａ〜１４ｆが設けられる点で、本実施形態の半導体モジュール１００と異なる。
【００３３】
図４は、比較形態の回路ユニットの等価回路図である。回路ユニット１０ａ〜１０ｆの回路に相当する回路図である。図３に示した各回路ユニットの各構成要素の位置と対比させるため、図２に対し、各構成要素の位置が変わって示されているが、回路自体は図２に示した回路と等価である。
【００３４】
半導体モジュール９００は、複数の回路ユニット１０ａ〜１０ｆに分割されることによりインダクタンスが低減する。回路ユニット１０ａ〜１０ｆの相互インダクタンスを無視すると、半導体モジュール９００をＮ個の回路ユニットに分割することで、半導体モジュール９００のインダクタンスは１／Ｎに低減する。比較形態では、回路ユニットが６個であるため、インダクタンスは１／６に低減する。
【００３５】
したがって、インダクタンスとパワー半導体モジュールを流れる電流の時間変化率（ｄｉ／ｄｔ）に比例するターンオフ時の過電圧が抑制される。よって、素子破壊やノイズの発生の抑制が可能となる。
【００３６】
図５は、比較形態の半導体装置の動作時の電流の方向と磁束の方向を示す図である。図中、黒矢印が磁束の方向を示す。また、電流の方向は記号で示す。
【００３７】
図５に示すように、比較形態の半導体モジュール９００では、回路ユニット１０ａ〜１０ｆのスイッチング素子部の電流の方向は紙面の奥から手前である。また、コンデンサ部の電流の方向は手前から奥である。
【００３８】
回路ユニット１０ａ〜１０ｆの磁束の方向は同一であり、それぞれの磁束同士が重なることで互いに強めあうことになる。したがって、相互インダクタンスがインダクタンスに加算され、半導体モジュール９００のインダクタンスが増加する。
【００３９】
図６は、本実施形態の半導体装置の動作時の電流の方向と磁束の方向を示す図である。図中、黒矢印が電流の方向を示す。また、磁束の方向は記号で示す。
【００４０】
半導体モジュール１００においても、複数の回路ユニット１０ａ〜１０ｆに分割されることによりインダクタンスが低減する。
【００４１】
図６に示すように、本実施形態の半導体モジュール１００では、回路ユニット１０ａ〜１０ｆの電流は、基板に平行な面内で時計回りに流れる。第１の電極１１ａ〜１１ｆと交流電極１６ａ〜１６ｆの間を流れる電流の方向が、交流電極１６ａ〜１６ｆと第２の電極１２ａ〜１２ｆとを流れる電流の方向と反対方向である
【００４２】
そして、回路ユニット１０ａ〜１０ｆの磁束の方向は基板に対し垂直であり、磁束の方向は手前から奥である。回路ユニット１０ａ〜１０ｆの磁束の方向は同一であるが、比較形態に比べ、磁束同士の重なりは減少する。言い換えれば、比較形態に比べ、閉回路間での錯交磁束が減少する。したがって、回路ユニット間の磁束の影響が小さくなり、相互インダンスの加算分が比較形態の場合に比べ減少する。よって、回路ユニット１０ａ〜１０ｆ間の干渉によるインダクタンスの増加は低減する。
【００４３】
本実施形態によれば、比較形態に比べインダクタンスが低減し、素子破壊やノイズの発生の抑制が可能となる半導体モジュールが実現される。
【００４４】
なお、ここでは、回路ユニットが６個の場合を例に説明したが、回路ユニットの数は６個に限定されるものではない。回路ユニットが２個以上であれば、任意の数とすることが可能である。
【００４５】
（第２の実施形態）
本実施形態の半導体装置は、隣り合う２個の回路ユニットにおいて、一方の第１の電極と他方の第１の電極、又は、一方の第２の電極と他方の第２の電極とが隣り合う以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
【００４６】
図７は、本実施形態の半導体装置の模式平面図である。本実施形態の半導体装置は、インバータ回路に用いられる半導体モジュールである。
【００４７】
隣り合う２個の回路ユニットにおいて、一方の第１の電極と他方の第１の電極、又は、一方の第２の電極と他方の第２の電極が隣り合う。例えば、隣り合う回路ユニット１０ａと回路ユニット１０ｂに着目する。回路ユニット１０ａの第２の電極１２ａと回路ユニット１０ｂの第２の電極１２ｂとが隣り合う。また、例えば、隣り合う回路ユニット１０ｂと回路ユニット１０ｃに着目する。回路ユニット１０ｂの第１の電極１１ｂと回路ユニット１０ｃの第１の電極１１ｃとが隣り合う。他の、隣り合う２個の回路ユニットにおいても同様である。
【００４８】
例えば、隣り合う回路ユニット１０ａ〜１０ｆの基板の表裏を反転させて配置させることで、一方の第１の電極１１ａ〜１１ｆと他方の第１の電極１１ａ〜１１ｆ、又は、一方の第２の電極１２ａ〜１２ｆと他方の第２の電極１２ａ〜１２ｆが隣り合う配置とすることが可能である。
【００４９】
図８は、本実施形態の半導体装置の動作時の電流の方向と磁束の方向を示す図である。図中、黒矢印が電流の方向を示す。また、磁束の方向は記号で示す。
【００５０】
図８に示すように、本実施形態の半導体モジュール２００では、回路ユニット１０ａ、１０ｃ、１０ｅの電流は、基板に平行な面内で時計回りに流れる。一方、回路ユニット１０ｂ、１０ｄ、１０ｆの電流は、基板に平行な面内で反時計回りに流れる。
【００５１】
したがって、１０ａ、１０ｃ、１０ｅの磁束の方向は基板に対し垂直で、磁束の方向は手前から奥である。一方、回路ユニット１０ｂ、１０ｄ、１０ｆの磁束の方向は基板に対し垂直で、磁束の方向は奥から手前である。
【００５２】
このため、隣り合う回路ユニット間では、磁束同士が打ち消し合うことになる。したがって、インダクタンスから相互コンダクタンス分が減算され、インダクタンスが減少する。よって、第１の実施形態より、更に、インダクタンスが減少する。
【００５３】
本実施形態によれば、第１の実施形態よりも、更にインダクタンスが低減し、素子破壊やノイズの発生の抑制が可能となる半導体モジュールが実現される。
【００５４】
（変形例）
図９は、本実施形態の半導体装置の変形例の模式平面図である。本変形例の半導体装置は、インバータ回路に用いられる半導体モジュールである。本変形例の半導体装置は、隣り合う２個の回路ユニットにおいて、電極及びスイッチング素子の左右を入れ替えている。本変形例においても、各回路ユニットの磁束の方向は、第２の実施形態と同様となる。したがって、第２の実施形態と同様、第１の実施形態よりも、更にインダクタンスが低減し、素子破壊やノイズの発生の抑制が可能となる半導体モジュールが実現される。
【００５５】
（第３の実施形態）
本実施形態の半導体装置は、第１の基板、第１の基板の第１の側の第１の電極、第１の基板の第１の側に第１の電極と並ぶ第２の電極、第１の基板の第２の側の第３の電極、第１の電極及び第２の電極と第３の電極との間の基板上に並び、第１の電極と第２の電極との間に電気的に直列に接続され、第３の電極が電気的に間に接続される第１のスイッチング素子と第２のスイッチング素子、を有し、並んで配置される複数の第１の回路ユニットを備える。また、第２の基板、第２の基板の第１の側に設けられる第１の電極、第２の基板の第１の側に第１の電極と並んで設けられる第２の電極、第２の基板の第２の側に設けられる第３の電極、第１の電極及び第２の電極と第３の電極との間の基板上に並んで設けられ、第１の電極と第２の電極との間に電気的に直列に接続され、第３の電極が電気的に間に接続される第１のスイッチング素子と第２のスイッチング素子、を有し、並んで配置される複数の第２の回路ユニットと、を備える。そして、第１の回路ユニットと第２の回路ユニットにおいて、第１の基板と第２の基板とが対向し、一方の第１の電極と他方の第２の電極が対向し、隣り合う２個の第１の回路ユニットにおいて、一方の第１の側と他方の第１の側が隣り合い、一方の第２の側と他方の第２の側が隣り合い、隣り合う２個の第２の回路ユニットにおいて、一方の第１の側と他方の第１の側が隣り合い、一方の第２の側と他方の第２の側が隣り合う。
【００５６】
また、本実施形態の半導体装置は、基板、基板の第１の側の第１の電極、基板の第１の側に第１の電極と並ぶ第２の電極、基板の第２の側の第３の電極、第１の電極及び第２の電極と第３の電極との間の基板上に並び、第１の電極と第２の電極との間に電気的に直列に接続され、第３の電極が電気的に間に接続される第１のスイッチング素子と第２のスイッチング素子、を有する第１及び第２の回路ユニット、を備える。第１の回路ユニットと第２の回路ユニットが、一方の基板と他方の基板が対向し、一方の第１の電極と他方の第２の電極が対向する。
【００５７】
本実施形態の半導体装置は、回路ユニットが向かい合って配置される構成である点で、第１の実施形態と異なっている。第１の実施形態と重複する内容については記述を省略する。
【００５８】
図１０は、本実施形態の半導体装置の模式図である。図１０（ａ）は模式平面図、図１０（ｂ）は模式側面図である。図１１は、本実施形態の半導体装置の模式平面図である。図１１は、図１０（ａ）の反対側から半導体装置を見た平面図である。本実施形態の半導体装置は、インバータ回路に用いられる半導体モジュールである。
【００５９】
本実施形態の半導体モジュール３００は、第１の回路ユニット１０ａ、１０ｂ、１０ｃと、第２の回路ユニット１０ｄ、１０ｅ、１０ｆを備えている。各回路ユニットの構成は、第１の実施形態と同様である。
【００６０】
第１の回路ユニット１０ａ、１０ｂ、１０ｃと第２の回路ユニット１０ｄ、１０ｅ、１０ｆが、互いの第１の電極と第２の電極が対向するよう向かい合って配置される。例えば、第１の回路ユニット１０ａと、第２の回路ユニット１０ｄとに着目する。図１０（ｂ）に示すように、第１の回路ユニット１０ａの第１の電極１１ａと、第２の回路ユニット１０ｄの第２の電極１２ｄとが対向する。
【００６１】
また、第１の回路ユニット１０ａ、１０ｂ、１０ｃの基板（第１の基板）１５ａ、１５ｂ、１５ｃと、第２の回路ユニット１０ｄ、１０ｅ、１０ｆの基板（第２の基板）１５ｄ、１５ｅ、１５ｆが対向して設けられる。例えば、図１０（ｂ）に示すように、基板（第１の基板）１５ａと基板（第２の基板）１５ｄが対向している。
【００６２】
図１０（ａ）及び図１１に示すように、隣り合う２個の回路ユニットにおいて、一方の第１の端部（第１の側）と他方の第１の端部（第１の側）とが隣り合い、一方の第２の端部（第２の側）と他方の第２の端部（第２の側）とが隣り合う。したがって、隣り合う２個の回路ユニットにおいて、一方のスイッチング素子部と他方のスイッチング素子部とが隣り合い、一方のコンデンサ部と他方のコンデンサ部とが隣り合う。  
【００６３】
また、図１０（ａ）及び図１１に示すように、隣り合う２個の回路ユニットにおいて、一方の第１の電極と他方の第２の電極とが隣り合う。
【００６４】
図１２は、本実施形態の半導体装置の動作時の磁束の方向を示す図である。図中、黒矢印が磁束の方向を示す。
【００６５】
図１２に示すように、向かい合って配置される第１の回路ユニット１０ａ、１０ｂ、１０ｃと、第２の回路ユニット１０ｄ、１０ｅ、１０ｆでは、磁束の方向が反対方向となる。このため、対向する回路ユニット間では、磁束同士が打ち消し合うことになる。したがって、インダクタンスから相互コンダクタンス分が減算され、インダクタンスが減少する。よって、第１の実施形態より、更に、インダクタンスが減少する。
【００６６】
本実施形態によれば、第１の実施形態よりも、更にインダクタンスが低減し、素子破壊やノイズの発生の抑制が可能となる半導体モジュールが実現される。
【００６７】
（第４の実施形態）
本実施形態の半導体装置は、回路ユニットがコンデンサ部を共有して配置される点で、第１の実施形態と異なっている。第１の実施形態と重複する内容については記述を省略する。
【００６８】
図１３は、本実施形態の半導体装置の模式平面図である。本実施形態の半導体装置は、インバータ回路に用いられる半導体モジュールである。
【００６９】
半導体モジュール４００は、複数の回路ユニット１０ａ〜１０ｍを備える。回路ユニット１０ａ〜１０ｆの構成は、第１の実施形態と同様である。また、回路ユニット１０ｇ〜１０ｍは、回路ユニット１０ａ〜１０ｆとコンデンサ部１４ａ〜１４ｆを共有する点で第１の実施形態の回路ユニットと異なっている。
【００７０】
本実施形態の半導体モジュール４００によれば、例えば、パワーモジュールの大電流化を図るために、回路ユニット数を増加させる場合であっても、コンデンサ部を共有することで、半導体モジュールの小型化が可能である。
【００７１】
（第５の実施形態）
本実施形態のインバータ回路及び駆動装置は、第１の実施形態の半導体装置を備える駆動装置である。
【００７２】
図１４は、本実施形態の駆動装置の模式図である。駆動装置５００は、モーター４０と、インバータ回路５０を備える。
【００７３】
インバータ回路５０は、第１の実施形態の半導体モジュール１００と同一構成の３個の半導体モジュール１００ａ、１００ｂ、１００ｃで構成される。３個の半導体モジュール１００ａ、１００ｂ、１００ｃを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路５０が実現される。インバータ回路５０から出力される交流電圧により、モーター４０が駆動する。
【００７４】
本実施形態のインバータ回路５０及び駆動装置５００においても、半導体モジュール１００ａ、１００ｂ、１００ｃのインダクタンスが低減されることにより、素子破壊やノイズの発生の抑制が可能となる。
【００７５】
（第６の実施形態）
本実施形態の車両は、第１の実施形態の半導体装置を備える車両である。
【００７６】
図１５は、本実施形態の車両の模式図である。本実施形態の車両６００は、鉄道車両である。車両６００は、モーター１４０と、インバータ回路１５０を備える。
【００７７】
インバータ回路１５０は、第１の実施形態の半導体モジュール１００と同一構成の３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。
【００７８】
インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両６００の車輪９０が回転する。
【００７９】
本実施形態の車両６００は、素子破壊やノイズの発生の抑制されたインバータ回路１５０を有することにより、高い信頼性を備える。
【００８０】
（第７の実施形態）
本実施形態の車両は、第１の実施形態の半導体装置を備える車両である。
【００８１】
図１６は、本実施形態の車両の模式図である。本実施形態の車両１０００は、自動車である。車両１０００は、モーター１４０と、インバータ回路１５０を備える。
【００８２】
インバータ回路１５０は、第１の実施形態の半導体モジュール１００と同一構成の３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。
【００８３】
インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両１０００の車輪９０が回転する。
【００８４】
本実施形態の車両１０００は、素子破壊やノイズの発生の抑制されたインバータ回路１５０を有することにより、高い信頼性を備える。
【００８５】
（第８の実施形態）
本実施形態の昇降機は、第１の実施形態の半導体装置を備える昇降機である。
【００８６】
図１７は、本実施形態の昇降機（エレベータ）の模式図である。本実施形態の昇降機１１００は、かご１０１０、カウンターウエイト１０１２、ワイヤロープ１０１４、巻上機１０１６、モーター１４０と、インバータ回路１５０を備える。
【００８７】
インバータ回路１５０は、第１の実施形態の半導体モジュール１００と同一構成の３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。
【００８８】
インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により巻上機１０１６が回転し、かご１０１０が昇降する。
【００８９】
本実施形態の昇降機１１００は、素子破壊やノイズの発生の抑制されたインバータ回路１５０を有することにより、高い信頼性を備える。
【００９０】
（第９の実施形態）
本実施形態の半導体装置は、基板、基板の第１の側の第１の電極、基板の第１の側に第１の電極と並ぶ第２の電極、基板の第２の側の第３の電極、第１の電極及び第２の電極と第３の電極との間の基板上に並び、第１の電極と第２の電極との間に電気的に直列に接続され、第３の電極が電気的に間に接続される第１のスイッチング素子と第２のスイッチング素子、を有する。
【００９１】
図１８は、本実施形態の半導体装置の模式平面図である。本実施形態の半導体装置は、インバータ回路に用いられる半導体モジュールである。
【００９２】
半導体モジュール７００は、第１の電極１１１、第２の電極１１２、スイッチング素子部１１３、コンデンサ部１１４、交流電極（第３の電極）１１６を備える。また、半導体モジュール７００は、図示しない、ゲート信号端子を備える。
【００９３】
スイッチング素子部１１３は、絶縁性又は導電性の基板１１５を備える。第１の電極１１１及び第２の電極１１２は、基板１１５の第１の端部（第１の側）に並んで設けられる。交流電極１１６は、基板１１５の第１の端部と反対側の第２の端部（第２の側）に設けられる。
【００９４】
スイッチング素子部１１３は、第１のスイッチング素子１１８及び第２のスイッチング素子１２０を備える。第１のスイッチング素子１１８及び第２のスイッチング素子１２０は、第１の電極１１１及び第２の電極１１２と交流電極１１６との間の基板１１５の上に並んで設けられる。
【００９５】
コンデンサ部１１４は、スイッチング素子部１１３との間に、第１の電極１１１及び第２の電極１１２を挟んで設けられる。
【００９６】
半導体モジュール７００は、第１の電極１１１と交流電極１１６の間を流れる電流の方向が、交流電極１１６と第２の電極１１２との間を流れる電流の方向と反対方向である。
したがって、例えば、基板上に、第１の電極、第１のスイッチング素子、交流電極、第２のスイッチング素子、第２の電極が直線状に配置される場合と比較して、インダクタンスが低減する。よって素子破壊やノイズの発生の抑制が可能となる半導体モジュールが実現される。
【００９７】
以上、第１乃至第６の実施形態においては、第１のスイッチング素子及び第２のスイッチング素子について、ＭＯＳＦＥＴを例に説明したが、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）やＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）等を適用することも可能である。
【００９８】
また、第１乃至第６の実施形態においては、第１のスイッチング素子及び第２のスイッチング素子の半導体材料としてＳｉＣ（炭化珪素）を例に説明したが、Ｓｉ（シリコン）やＧａＮ（窒化ガリウム）等を適用することも可能である。
【００９９】
また、第１乃至第６の実施形態においては、回路ユニットが個々に独立したコンデンサ部を備える場合を例に説明したが、全ての回路用ニットが１個のコンデンサ部を共有する構成とすることも可能である。
【０１００】
また、各回路ユニットが、スイッチング素子部の基板のスイッチング素子が設けられるのとは反対側の面に、ヒートシンクを備える構成とすることも可能である。
【０１０１】
また、第６乃至第８の実施形態において、本発明の半導体装置を車両やエレベータに適用する場合を例に説明したが、本発明の半導体装置を例えば、太陽光発電システムのパワーコンディショナー等に適用することも可能である。
【０１０２】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１０３】
１０            回路ユニット
１０ａ〜ｍ      回路ユニット
１１            第１の電極
１１ａ〜ｆ      第１の電極
１２            第２の電極
１２ａ〜ｆ      第２の電極
１３            スイッチング素子部
１３ａ〜ｆ      スイッチング素子部
１４            コンデンサ部
１４ａ〜ｆ      コンデンサ部
１５            基板
１５ａ〜ｆ      基板
１６            交流電極（第３の電極）
１６ａ〜ｆ      交流電極（第３の電極）
１８            第１のスイッチング素子
１８ａ〜ｆ      第１のスイッチング素子
２０            第２のスイッチング素子
２０ａ〜ｆ      第２のスイッチング素子
２２            第１のダイオード
２４            第２のダイオード
２６            コンデンサ
４０            モーター
５０            インバータ回路
１００          半導体モジュール（半導体装置）
１００ａ〜ｃ    半導体モジュール
１１１          第１の電極
１１２          第２の電極
１１３          スイッチング素子部
１１４          コンデンサ部
１１５          基板
１１６          交流電極（第３の電極）
１１８          第１のスイッチング素子
１２０          第２のスイッチング素子
２００          半導体モジュール（半導体装置）
３００          半導体モジュール（半導体装置）
４００          半導体モジュール（半導体装置）
５００          駆動装置
６００          車両
７００          半導体モジュール（半導体装置）
１０００        車両
１１００        昇降機
【図１】
0006523936.tif 000002
【図２】
0006523936.tif 000003
【図３】
0006523936.tif 000004
【図４】
0006523936.tif 000005
【図５】
0006523936.tif 000006
【図６】
0006523936.tif 000007
【図７】
0006523936.tif 000008
【図８】
0006523936.tif 000009
【図９】
0006523936.tif 000010
【図１０】
0006523936.tif 000011
【図１１】
0006523936.tif 000012
【図１２】
0006523936.tif 000013
【図１３】
0006523936.tif 000014
【図１４】
0006523936.tif 000015
【図１５】
0006523936.tif 000016
【図１６】
0006523936.tif 000017
【図１７】
0006523936.tif 000018
【図１８】
0006523936.tif 000019