(57)【特許請求の範囲】
【請求項１】
システムであって、
入力直流（ＤＣ）電圧を出力ＤＣ電圧に変換するためのインダクタ／インダクタ／キャパシタ（ＬＬＣ）コンバータと、
前記ＬＬＣコンバータの出力負荷電流が所定の閾値を下回るときに前記ＬＬＣコンバータを動作させるためにバースト時間とスリープ時間とを有するスイッチング信号を生成するためのバースト生成器と、
前記バースト時間の間の前記ＬＬＣコンバータの出力電力が、前記出力負荷電流の変化に拘らず実質的に一定に保たれるように、前記スイッチング信号に対する前記スリープ時間を調節するためのバースト電力計算機と、
を含む、システム。
【請求項２】
請求項１に記載のシステムであって、
前記バースト時間の間の前記ＬＬＣコンバータの出力電力が、前記出力負荷電流の変化に拘らず実質的に一定に保たれるように、前記スイッチング信号に対する前記スリープ時間を調節するために前記バースト電力計算機により用いられる前記出力負荷電流をサンプリングするための電流フィードバック回路を更に含む、システム。
【請求項３】
請求項２に記載のシステムであって、
前記出力負荷電流が前記所定の閾値より下に下がったときを検出するための検出器を更に含む、システム。
【請求項４】
請求項３に記載のシステムであって、
前記出力負荷電流が前記所定の閾値より下に下がったことを前記検出器が検出するときに前記バースト生成器の出力がイネーブルされる、システム。
【請求項５】
請求項１に記載のシステムであって、
前記スリープ時間に対する前記バースト時間のデューティーサイクルが、前記ＬＬＣコンバータの効率を最大閾値レベルに調節する一方で、前記ＬＬＣコンバータにより生成される最小可聴閾値を超える音響ノイズを緩和するように、前記スイッチング信号の前記バースト時間が一定に保たれるときに前記バースト電力計算機が前記スイッチング信号に対する前記スリープ時間を調節する、システム。
【請求項６】
請求項５に記載のシステムであって、
前記スリープ時間が、式：ＴＳＬＰ＝｛（ＰＢＳＴ／（ＩＯＵＴ・ＶＯＵＴ））−１｝・ＴＢＳＴに従って前記バースト電力計算機により調節され、
この式において、ＴＳＬＰが前記スリープ時間を表し、ＰＢＳＴが前記バースト時間の間に搬送されるコンバータ電力を表し、ＩＯＵＴが前記出力負荷電流を表し、ＶＯＵＴが前記出力ＤＣ電圧を表し、ＴＢＳＴが前記バースト時間を表し、ＴＢＳＴがＴＳＬＰを演算するために一定に保たれる、システム。
【請求項７】
請求項１に記載のシステムであって、
前記出力ＤＣ電圧をサンプリングしてそれを前記ＬＬＣコンバータのスイッチングを制御する変調器にフィードバックすることによって前記出力ＤＣ電圧をレギュレートするための電圧フィードバック回路を更に含む、システム。
【請求項８】
請求項１に記載のシステムであって、
前記システムが、ステップアップコンバータ、ステップダウンコンバータ、又は隔離コンバータとして構成される、システム。
【請求項９】
回路であって、
入力直流（ＤＣ）電圧を出力ＤＣ電圧に変換するためのインダクタ／インダクタ／キャパシタ（ＬＬＣ）コンバータと、
前記ＬＬＣコンバータの出力負荷電流が所定の閾値を下回るときに前記ＬＬＣコンバータを動作させるためにバースト時間とスリープ時間とを有するスイッチング信号を生成するためのバースト生成器と、
前記スリープ時間に対する前記バースト時間のデューティーサイクルが、前記ＬＬＣコンバータの効率を最大閾値レベルに調節する一方で、前記ＬＬＣコンバータにより生成される最小可聴閾値を超える音響ノイズが緩和されるように、前記スイッチング信号の前記バースト時間が一定に保たれるときに前記スイッチング信号に対する前記スリープ時間を調節するためのバースト電力計算機と、
を含む、回路。
【請求項１０】
請求項９に記載の回路であって、
前記バースト時間の間の前記ＬＬＣコンバータの出力電力が、前記出力負荷電流の変化に拘らず実質的に一定に保たれるように、前記スイッチング信号に対する前記スリープ時間を調節するために前記バースト電力計算機により用いられる前記出力負荷電流をサンプリングするための電流フィードバック回路を更に含む、回路。
【請求項１１】
請求項１０に記載の回路であって、
前記出力負荷電流が前記所定の閾値より下に下がったときを検出するための検出器を更に含む、回路。
【請求項１２】
請求項１１に記載の回路であって、
前記検出器が、前記出力負荷電流のサンプルを所定の軽負荷閾値と比較するコンパレータである、回路。
【請求項１３】
請求項１１に記載の回路であって、
前記出力負荷電流が前記所定の閾値より下に下がったことを前記検出器が検出するときに前記バースト生成器の出力がイネーブルされる、回路。
【請求項１４】
請求項９に記載の回路であって、
前記バースト時間の間の前記ＬＬＣコンバータの出力電力が、前記出力負荷電流の変化に拘らず実質的に一定に保たれるように、前記バースト電力計算機が前記スイッチング信号に対する前記スリープ時間を調節する、回路。
【請求項１５】
請求項１４に記載の回路であって、
前記スリープ時間が、式：ＴＳＬＰ＝｛（ＰＢＳＴ／（ＩＯＵＴ・ＶＯＵＴ））−１｝・ＴＢＳＴに従って前記バースト電力計算機により調節され、
この式において、ＴＳＬＰが前記スリープ時間を表し、ＰＢＳＴが前記バースト時間の間に搬送されるコンバータ電力を表し、ＩＯＵＴが前記出力負荷電流を表し、ＶＯＵＴが前記出力ＤＣ電圧を表し、ＴＢＳＴが前記バースト時間を表し、ＴＢＳＴがＴＳＬＰを演算するために一定に保たれる、回路。
【請求項１６】
請求項９に記載の回路であって、
前記出力ＤＣ電圧をサンプリングしてそれを前記ＬＬＣコンバータのスイッチングを制御する変調器にフィードバックすることによって前記出力ＤＣ電圧をレギュレートするための電圧フィードバック回路を更に含む、回路。
【請求項１７】
請求項１６に記載の回路であって、
前記電圧フィードバック回路が、前記出力ＤＣ電圧をレギュレートするために、基準値に対して前記出力ＤＣ電圧をサンプリングするためのアナログ・デジタルコンバータ（ＡＤＣ）を含む、回路。
【請求項１８】
方法であって、
コントローラにより、インダクタ／インダクタ／キャパシタ（ＬＬＣ）コンバータにより生成される出力負荷電流が所定の閾値より下に下がったときを判定することと、
前記ＬＬＣコンバータの前記出力負荷電流が前記所定の閾値を下回るときに前記ＬＬＣコンバータを動作させるためにバースト時間とスリープ時間とを有するスイッチング信号を生成することと、
前記バースト時間の間の前記ＬＬＣコンバータの出力電力が、前記出力負荷電流の変化に拘らず実質的に一定に保たれるように、前記バースト時間が一定に保たれるときに前記スイッチング信号に対する前記スリープ時間を調節することと、
を含む、方法。
【請求項１９】
請求項１８に記載の方法であって、
前記スリープ時間に対する前記バースト時間のデューティーサイクルが、前記ＬＬＣコンバータの効率を最大閾値レベルに調節する一方で、前記ＬＬＣコンバータにより生成される最小可聴閾値を超える音響ノイズが緩和されるように、前記スイッチング信号の前記バースト時間が一定に保たれるときに前記スイッチング信号に対する前記スリープ時間を調節することを更に含む、方法。
【請求項２０】
請求項１８に記載の方法であって、
式：ＴＳＬＰ＝｛（ＰＢＳＴ／（ＩＯＵＴ・ＶＯＵＴ））−１｝・ＴＢＳＴに従って前記スリープ時間を計算することを更に含み、
この式において、ＴＳＬＰが前記スリープ時間を表し、ＰＢＳＴが前記バースト時間の間に搬送されるコンバータ電力を表し、ＩＯＵＴが前記出力負荷電流を表し、ＶＯＵＴが出力ＤＣ電圧を表し、ＴＢＳＴが前記バースト時間を表し、ＴＢＳＴがＴＳＬＰを演算するために一定に保たれる、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、概して、スイッチング電力サプライに関し、更に特定して言えば、ＬＬＣコンバータの軽負荷効率及び音響性能を平衡させるためにＬＬＣコンバータのバーストモードオペレーションの間、電力を制御するシステム及び方法に関連する。
【背景技術】
【０００２】
共振直流・直流（ＤＣ・ＤＣ）コンバータは、非常に低いスイッチング損失を達成し得、そのため、高スイッチング周波数で動作する共振回路トポロジーを可能にし得る。一つの特定のトポロジーは、インダクタ／インダクタ／キャパシタ（ＬＬＣ）共振コンバータであり、これは、直列キャパシタ、及びその後続く２つのインダクタ（１つの直列インダクタ、入力への１つの並列インダクタ）を含む共振タンク回路を用いる。このようなコンバータは、種々の応用例において用いることができ、負荷が接続されるとき高効率を提供し得る。幾つかの応用例において、負荷は過渡的であり、（ａ）或るときは接続され、（ｂ）他のときは接続されないままである。例えば、ラップトップＰＣに電力供給するウォールコンバータは、そのＰＣが接続されるとき電力を搬送し、ＰＣが接続されていないとき制限された電力を搬送する。しかし、ＰＣが接続されていないとき、コンバータの動作効率が悪化し得る。
【発明の概要】
【０００３】
記載される例において、或るシステム及び方法が、インダクタ／インダクタ／キャパシタ（ＬＬＣ）コンバータのバーストモードオペレーションの間、電力を制御して、このコンバータの軽負荷効率及び音響性能を平衡させる。一例において、システムが、入力直流（ＤＣ）電圧を出力ＤＣ電圧に変換するためＬＬＣコンバータを含む。バースト生成器が、ＬＬＣコンバータの出力負荷電流が所定の閾値を下回るときＬＬＣコンバータを動作させるためにバースト時間及びスリープ時間を有するスイッチング信号を生成する。出力負荷電流の変化に対してバースト時間の間ＬＬＣコンバータの出力電力が実質的に一定に保たれるように、バースト電力計算機が、スイッチング信号に対するスリープ時間を調節する。
【０００４】
別の例において、回路が、入力ＤＣ電圧を出力ＤＣ電圧に変換するためＬＬＣコンバータを含む。バースト生成器が、ＬＬＣコンバータの出力負荷電流が所定の閾値を下回るときＬＬＣコンバータを動作させるためにバースト時間及びスリープ時間を有するスイッチング信号を生成する。スリープ時間に対するバースト時間のデューティーサイクルがＬＬＣコンバータの効率を最大閾値レベルに調節する一方で、ＬＬＣコンバータにより生成される最小可聴閾値を超える音響ノイズを緩和するように、バースト電力計算機が、スイッチング信号のバースト時間が一定に保たれるときスイッチング信号に対するスリープ時間を調節する。
【０００５】
更に別の例において、或る方法が、ＬＬＣコンバータにより生成される出力負荷電流が所定の閾値を下回って下がったときを判定することを含む。この方法は、ＬＬＣコンバータの出力負荷電流が所定の閾値を下回るときＬＬＣコンバータを動作させるためにバースト時間及びスリープ時間を有するスイッチング信号を生成することを含む。この方法は、バースト時間の間ＬＬＣコンバータの出力電力が、出力負荷電流の変化に対して実質的に一定に保たれるように、バースト時間が一定に保たれるときスイッチング信号に対するスリープ時間を調節することを含む。
【図面の簡単な説明】
【０００６】
【図１】ＬＬＣコンバータのバーストモードオペレーションの間、電力を制御するためのシステムの一例を図示する。
【０００７】
【図２】ＬＬＣコンバータのバーストモードオペレーションのためのデューティーサイクルを有する信号の一例を図示する。
【０００８】
【図３】ＬＬＣコンバータのバーストモードオペレーションの間、電力を制御するための例示の回路を図示する。
【０００９】
【図４】ＬＬＣコンバータのバーストモードオペレーションの間、電力を制御するための例示の方法を図示する。
【発明を実施するための形態】
【００１０】
本願は、インダクタ／インダクタ／キャパシタ（ＬＬＣ）コンバータのバーストモードオペレーションの間、電力を制御して、このコンバータの軽負荷効率及び音響性能を平衡させるシステム及び方法に関連する。一例において、ＬＬＣコンバータが入力直流（ＤＣ）電圧を出力ＤＣ電圧に変換し、ＬＬＣコンバータは、ステップアップ、ステップダウン、又はバッファされた構成を含み得、この構成において、入力電圧及び出力電圧は実質的に同一レベルでレギュレートされる。ＬＬＣコンバータの軽負荷状況下で、バースト生成器が、ＬＬＣコンバータの出力負荷電流が所定の閾値を下回るときＬＬＣコンバータを動作させるためにバースト時間及びスリープ時間を有するスイッチング信号を生成する。バースト時間の間、ＬＬＣコンバータの出力電力が出力負荷電流の変化に対して実質的に一定に保たれるように、バースト電力計算機が、スイッチング信号に対するスリープ時間を調節する。これは、バースト時間の間、ＬＬＣコンバータの出力電力が出力負荷電流の変化に関わらず実質的に一定に保たれるように、バースト時間を一定であるように設定する一方で、スイッチング信号のスリープ時間を調節することによって達成され得る。バースト時間の間の出力電力を、負荷電流変化に関わらず実質的に一定のレベルに制御することにより、軽負荷状況下でコンバータ効率が増大され得る一方で、電力レベルが増大されるときコンバータにおいて起こり得る音響可聴効果が緩和される。
【００１１】
図１は、ＬＬＣコンバータ１１０のバーストモードオペレーションの間、電力を制御するためシステム１００の一例を図示する。システム１００は、入力直流（ＤＣ）電圧（ＶＩＮ）を出力ＤＣ電圧（ＶＯＵＴ）に変換するためにインダクタ／インダクタ／キャパシタ（ＬＬＣ）コンバータ１１０を含む。バースト生成器１２０が、ＬＬＣコンバータの出力負荷電流（ＩＯＵＴ）が所定の閾値を下回るときＬＬＣコンバータ１１０を動作させるためにバースト時間（ＴＢＳＴ）及びスリープ時間（ＴＳＬＰ）を有するスイッチング信号１３０を生成する。バースト時間の間、ＬＬＣコンバータ１１０の出力電力が出力負荷電流の変化に対して実質的に一定に保たれるように、バースト電力計算機１４０が、スイッチング信号１３０に対するスリープ時間を調節する。
【００１２】
電流フィードバック回路１５０が、ＬＬＣコンバータ１１０からの出力負荷電流ＩＯＵＴをサンプリングする。電流フィードバック回路１５０からのサンプリングされた電流は、出力電流が軽電流負荷を示す所定の閾値を下回るときを判定するために、軽負荷検出器１６０（コンパレータなど）にフィードされる。出力電流が所定の閾値を下回る場合、軽負荷検出器１６０は、本明細書に記載するようにバーストモードオペレーションをイネーブルするため、イネーブル信号をバースト生成器１２０に発行する。また、電流フィードバック回路１５０は、出力負荷電流（ＩＯＵＴ）のサンプルされた値（アナログ又はデジタルなど）をバーストモード生成器１４０に提供する。この値は、スイッチング信号１３０に対するスリープ時間を演算するためにバースト電力計算機１４０により用いられる。出力負荷電流が所定の閾値を上回る場合、軽負荷検出器１６０は、バースト生成器１２０をディセーブルし、これにより、電圧フィードバック回路１７０は、ＬＬＣコンバータ１１０のスイッチングを制御するためにＶＯＵＴのサンプル（通常負荷状況下でＬＬＣコンバータをスイッチングするための制御周波数など）をフィードバックすることによってＶＯＵＴをレギュレートし得る。
【００１３】
ＬＬＣコンバータ１１０の電圧利得（出力電圧／入力電圧）は、概して、ＬＬＣコンバータにおいて共振ネットワークを駆動するハーフブリッジの正規化されたスイッチング周波数（スイッチング周波数／共振周波数）の関数である。ＬＬＣコンバータ１１０のこの、正規化されたスイッチング周波数に対する電圧利得の特性は、入力から出力へ流れる電力（出力から引き出されている負荷電力など）によっても影響され得る。通常オペレーションの間ＬＬＣコンバータを制御するための標準的な方式は、一定出力電圧を維持するために要求されるようにそのスイッチング周波数を調節することである。電圧フィードバック回路１７０は、この機能を実施する。電圧フィードバック回路は、感知された出力電圧を、必要とされるレベルと比較し、必要とされる出力電圧を搬送するためにＬＬＣスイッチング周波数を調節するように或るレベルを一次に送る。ＬＬＣ一次コントローラ（図３など）は、制御信号（図３におけるＶｄｅｍなど）のレベルを反映するようにＬＬＣ動作周波数を変えるために電圧制御発振器（ＶＣＯ）を含み得る。
【００１４】
バースト電力計算機１４０は、バースト時間の間、ＬＬＣコンバータ１１０の出力電力が出力負荷電流の変化に対して実質的に一定に保たれるように、スイッチング信号１３０に対するスリープ時間を調節する。これは、バースト時間の間、ＬＬＣコンバータ１１０の出力電力が出力負荷電流の変化に関わらず実質的に一定に保たれるように、バースト時間を一定と設定する一方で、スイッチング信号１３０のスリープ時間を調節することによって達成され得る。バースト時間の間、負荷電流変化に関わらず出力電力を実質的に一定のレベルに制御することにより、コンバータ効率が、軽負荷状況下で増大され得る一方で、電力レベルが増大されるときコンバータにおいて起こり得る音響可聴効果が緩和される。
【００１５】
一つの特定の例において、電子機器に電力を供給するためにシステム１００をアダプターとして用いることができる。例えば、ラップトップアダプターは、典型的に、パワーダウンモードにあるラップトップＰＣに接続されるか、それどころかラップトップから完全に接続をはずされて、かなりの時間を費やす。好ましくは、このようなアダプターは、このように用いられるときそれがエネルギーを浪費にしないように、高い軽負荷効率を提供する。システム１００は、コンバータの効率に起因して各スイッチングサイクルにおいて少量のエネルギーを放散する。高負荷電流では、ＬＬＣコンバータ１１０が最小スイッチング周波数で動作するとき、この放散されたエネルギーは、各サイクルで負荷に搬送されるエネルギーに比して小さい。従来のシステムにおいて、ＬＬＣコンバータが最大スイッチング周波数で動作するときの低負荷電流では、放散されたエネルギーは、各スイッチングサイクルにおいて負荷に搬送されるエネルギーの有意な部分となり得る。従って、従来の回路は、最大負荷で非常に良好な効率を、及び残念なことに軽い負荷状況下で芳しくない効率を提供する。
【００１６】
ＬＬＣコンバータ１１０の効率は、それを軽い負荷状況下のバーストモードで動作させることによって、増大され得る。バーストの間、ＬＬＣコンバータ１１０は、高電力で動作し、適切な効率を提供する。バーストの間、出力に搬送される過剰なエネルギーは、出力キャパシタ（図３など）にストアされる。バースト期間（図２など）の間、ＬＬＣスイッチング周波数は、通常、電圧フィードバック回路１７０からのフィードバックに基づいて開始する。バースト間、ＬＬＣコンバータ１１０は、スリープモードの間に、スイッチングすることから停止され、従って、エネルギーを浪費しない。このスリープ期間の間、負荷は、出力キャパシタからエネルギーを引き出す。
【００１７】
バーストモード（Burst Mode）パラメータ（バースト時間（ＴＢＳＴ）及びスリープ時間（ＴＳＬＰ）など）は、アダプターの最適な全体的性能を提供するように選択され得る。これらのパラメータを選択するとき、多数の要因が考慮されるべきである。最良軽負荷効率では、Ｂｕｒｓｔ（ＰＢＳＴ）の間に搬送される電力は、システム１００が最良の動作効率を提供するレベルに設定されるべきである。典型的に、これは、最大出力電力又は最大出力電力近くであり得る。システム１００における受動エネルギーストレージ構成要素における機械的歪みは、それらのストアされたエネルギーと共に増加する。負荷の幾つかのレベルにおいて、Ｂｕｒｓｔ／Ｓｌｅｅｐ周波数は、可聴周波数帯を通過し得、アダプターのユーザーに対して可聴不快ノイズをつくる。音響ノイズを最小化するため、システム１００は、Ｂｕｒｓｔ期間の間、低電力で動作されるべきである。しかし、この要件は、所望の軽負荷効率を最大化することと相容れない。
【００１８】
従って、ＰＢＳＴ及び関連するパラメータは、軽負荷効率と音響性能との妥協点を提供するように選択されるべきである。ＰＢＳＴのための選択された適切な値を有するので、（Ｂｕｒｓｔモードを実装するための）制御方法は、負荷電流に関係なくＰＢＳＴを一定に保つよう試みるべきである。そのため、本明細書においてシステム及び方法は、負荷電流に関わらずＰＢＳＴが一定に保たれるように、Ｂｕｒｓｔモードを実装するために記載される。このようにして、システム１００の方法は、実質的に全ての負荷電流に対して適切な効率と音響ノイズ性能との間の妥協点を提供する。
【００１９】
システム１００は、出力電圧の正確な測定の必要性なしに、軽負荷で低出力リップルを搬送し得る。Ｓｌｅｅｐ期間は時限であり、従って、システム１００は、一次側コントローラにおけるＶｂｉａｓ問題を起こすために充分に長くかからないことを確実にし得る。本明細書に記載される柔軟な方法により、音響ノイズ、軽負荷効率、及び出力電圧リップル間の最良妥協点が選択され得るように、出力電圧リップル、バースト電力、及びその他のパラメータが独立して制御され得る。軽負荷モードにおける効率は、ＰＢｕｒｓｔにおける測定された効率を用いて推定され得、Ｓｌｅｅｐの間及びスリープに入るとき／スリープから出るとき消費される電力に対して調節が成される。出力又は負荷電流は、電流フィードバック回路１５０により測定される。負荷電流が所定の軽負荷閾値より下に下がるとき、Ｂｕｒｓｔ／Ｓｌｅｅｐオペレーションが軽負荷検出器１６０によりイネーブルされる。
【００２０】
スリープ時間は、図３に関連して後述されるバースト電力計算機１４０によって実施される計算を用いて負荷電流ＩＯＵＴから計算され得る。演算されたＳｌｅｅｐ時間は、ＬＬＣコンバータ１１０オペレーションをイネーブル及びディセーブルするために、所定の一定Ｂｕｒｓｔ時間と組み合わされ得る。これは、電圧レギュレーションがＢｕｒｓｔ期間の間にのみ起こるように、ＴＳＬＥＥＰの間フィードバック回路１７０を介して電圧ループ補償器をディセーブルするために有益であり得る。また、これは、半幅期間で各Ｂｕｒｓｔ期間を開始し、半幅期間で各Ｂｕｒｓｔ期間を終了するために有利であり得るが、必須ではない。これにより、ＬＬＣが非常に迅速にＢｕｒｓｔ期間内に安定動作状況に達することが促進される。また、これは、ＬＬＣパワースイッチを駆動するために用いられる任意のゲート駆動変圧器が飽和しないことを促進する。
【００２１】
システム１００は、アナログコントローラ、デジタルコントローラ、又はそれらの組み合わせの一部として実装され得る。デジタル制御の例が、図３に関連して例示及び説明される。システム１００は、オペレーションの３つのモード又は状態を含み得る。例えば、これらは、Ｒｕｎモード、Ｓｌｅｅｐモード、及びＢｕｒｓｔモードを含む。Ｒｕｎモードにおいて、ＬＬＣコンバータ１１０は、通常負荷状況下で、通常通りスイッチングし、電力を搬送している。Ｒｕｎモードの間、出力（負荷）電流は規則的にサンプリングされ得る。負荷電流が軽負荷閾値を超える場合、オペレーションは、Ｒｕｎモードにおいて継続する。負荷電流が閾値を下回る場合、システム１００はスリープ状態に交番する。
【００２２】
スリープ状態において、二次側コントローラは、ＬＬＣフィードバック入力をゼロに設定して、一次側コントローラに全てのＰＷＭスイッチングを停止させる。これは、その後、時限のインタバルの間、低電力モードに入る。時限のインタバルは、所与のターゲットリップル仕様を達成するために、サンプリングされた負荷電流から計算され得る。また、低電力モードは、出力電圧が低電圧閾値（Vｏｕｔｌｏｗなど）を交差する場合、中断（終了）され得る。スリープの間、電圧ループ補償器（図３など）は、Ｓｌｅｅｐモードに入るときをそれが有する値でフリーズされ得る。Ｓｌｅｅｐモードに続いて、二次側コントローラは、時限の期間ＴＢＳＴのために、Ｂｕｒｓｔモードに入り得る。Ｂｕｒｓｔモードは、固定のＢｕｒｓｔ期間がＳｌｅｅｐにより中断され得ないことを除き、Ｒｕｎモードに類似する。これは、Ｓｌｅｅｐインタバル間のスイッチングオペレーションの最小期間を可能にする。
【００２３】
図２は、ＬＬＣコンバータのバーストモードオペレーションのためのデューティーサイクルを有する信号２００の一例を図示する。図示するように、図１のシステムが本明細書に記載するようにバーストモードにおいて動作するとき、２１０においてバースト期間（ＴＢＳＴ）が起こる。このモードにおいて、バースト生成器出力は高であり、これは、バースト期間２１０の間、ＬＬＣコンバータへのスイッチングパルスを可能にする。２２０で、スリープ期間（ＴＳＬＰ）が、本明細書に記載されるバースト計算機により開始される。スリープ期間２２０の間、バースト生成器出力は低であり、そのため、図示するように実質的に全てのＬＬＣスイッチングオペレーションがオフにされる。以下に説明するように、バースト電力計算機は、コンバータの効率が最大化される一方で、システムにおける可聴音響ノイズを緩和するように、スリープ期間２２０を演算し得る。
【００２４】
図３は、ＬＬＣコンバータのバーストモードオペレーション３１０の間、電力を制御するための例示の回路３００を図示する。本明細書において用いられるように、回路という用語は、コントローラ又は信号生成器など、回路機能を実施する能動及び／又は受動要素の集まりを含み得る。また、回路という用語は、全ての回路要素が共通の基板上に製造される集積回路を含み得る。回路は、入力ＤＣ電圧を出力ＤＣ電圧に変換するためＬＬＣコンバータ３１０を含む。図示するように、ＬＬＣコンバータは、キャパシタＣＯＵＴを介して出力されるフィルタされた電力をコンバータ３１０を介して供給する、電力スイッチ３１４及び３１８を含み得る。スイッチ３１４及び３１８をフィルタするためキャパシタ３２０が提供され得る。分圧器が、レジスタ３２４及び３２８を含み、これらはアナログ・デジタルコンバータ（ＡＤＣ）３３０を介してサンプリングされる電圧フィードバックを提供する。
【００２５】
ＡＤＣ３３０からの出力は、ＶＲＥＦと示される基準値を有する加算ノード３３４にフィードされて、ＶＯＵＴの値を設定する。加算ノード３３４からの出力は、電圧補償器３４０（積分器など）にフィードされ、電圧補償器３４０は、変調器３４４のための需要レベル動作周波数（ＶＤＥＭ）を表す出力制御電圧を提供する。電圧補償器３４０は、Ｒｕｎ又はＢｕｒｓｔモードにおける場合と同様に、バースト生成器３６０出力が高であるときクロックされ得る。Ｓｌｅｅｐモードにおいて、サンプル発振器３５０がディセーブルされ、電圧補償器３４０はフリーズされ得る。出力電圧感知は、レジスタ３２４、３２８、及びＡＤＣ３３０によって実施される。所望の基準レベルとの比較は、ノード３３４によって実施され、電圧補償器３４０は、感知された出力電圧と所望の基準レベルとの間の誤差を最小化するようにＶｄｅｍ信号を調節する。電圧制御発振器（ＶＣＯ）（図３には図示せず）が、Ｖｄｅｍのレベルによって決まる周波数で、変調器３４４におけるＶｄｅｍ入力をゲート駆動信号のペアに変換する。ゲート駆動信号は、ＬＬＣ共振ネットワーク３１０を駆動するハーフブリッジにおける上側及び下側スイッチングデバイス３１４及び３１８を、ＯＮ及びＯＦＦにする。この例では電圧補償器３４０がデジタル形式において実装されるので（これはアナログであってもよい）、これは、出力電圧誤差をサンプリングするため、及びＬＬＣスイッチング周波数の新しい値（Ｖｄｅｍ信号）を演算するために、周期的サンプル信号を用いる。通常オペレーションにおいて又はＢｕｒｓｔ期間の間、サンプル発振器３５０は、Ｖｄｅｍ入力を更新するために用いられる周期的信号を生成する。Ｓｌｅｅｐ期間の間、サンプル発振器３５０は停止され、Ｖｄｅｍ信号は更新されない。
【００２６】
バースト生成器３６０（バースト発振器など）は、ＬＬＣコンバータの出力負荷電流が所定の閾値を下回るときＬＬＣコンバータ３１０を動作させるため、バースト時間及びスリープ時間を有するスイッチング信号３６４を生成する。図２の例において図示するように、バースト生成器３６０は、Ｂｕｒｓｔ／Ｓｌｅｅｐ信号を生成する。この信号のＢｕｒｓｔ部分の間、ＬＬＣオペレーションは上述のように継続し、ＬＬＣスイッチング周波数は、Ｖｄｅｍによって決められ、実質的に一定の出力電圧を維持するため、電圧フィードバック回路により調節される。この信号のＳｌｅｅｐ部分は、ＬＬＣスイッチングが停止されるように、ＬＬＣゲート駆動信号を低に強いる。このＢｕｒｓｔ／Ｓｌｅｅｐ信号の周波数は、ＬＬＣの通常スイッチング周波数よりずっと低い。そのため、各Ｂｕｒｓｔは、図２に示すように複数の通常ＬＬＣスイッチングサイクルを含み得る。
【００２７】
スリープ時間に対するバースト時間のデューティーサイクルが、ＬＬＣコンバータ３１０の効率を最大閾値レベル（軽い電流負荷下の最大効率など）に調節する一方で、ＬＬＣコンバータにより生成される最小可聴閾値を超える音響ノイズを緩和する（可聴音響ノイズが検出されないように電力を平衡させるなど）ように、スイッチング信号のバースト時間が一定に保たれるとき、バースト電力計算機３７０が、スイッチング信号３６４に対するスリープ時間を調節する。バースト計算機３７０は、レジスタ３８０を介してＩＯＵＴをサンプリングする増幅器３７４からＩＯＵＴのサンプルを受け取る。軽負荷コンパレータ３８４が、増幅器３７４からのサンプリングされたＩＯＵＴを、（ＩＬＬＴＨ）として示される軽負荷閾値に対して比較する。コンパレータ３８４が、ＩＯＵＴが軽負荷閾値を下回ることを検出する場合、コンパレータは、バースト生成器３６０に、ゲート３９０及びサンプル発振器３５０を介して変調器３４４ＲＵＮ入力を駆動させる、低レベル出力信号（／軽モード）を生成する。ＩＯＵＴが軽負荷閾値を超える場合、コンパレータ３８４からの低レベル出力信号は、高に向かい、ゲート３９０を介して変調器３４４を駆動することからバースト生成器をディセーブルする。
【００２８】
Ｂｕｒｓｔ時間は実質的に一定に保たれ得、ここで、Ｓｌｅｅｐ時間は、Ｂｕｒｓｔ期間の間、電力の搬送を促進するように所望の範囲に調節される。ＬＬＣのスイッチング周波数は、Ｂｕｒｓｔ期間の間アクティブである電圧フィードバックネットワークにより制御されたままである。Ｂｕｒｓｔ期間の間、出力電圧が一定のままであることを確実にする際、電圧フィードバック回路は、Ｐｂｕｒｓｔ×Ｔｂｕｒｓｔ／（Ｔｂｕｒｓｔ＋Ｔｓｌｅｅｐ）＝ＰＯＵＴであるように、バースト電力（Ｐｂｕｒｓｔ）を搬送するためＬＬＣスイッチング周波数を調節する。そのため、Ｐｂｕｒｓｔは、ＩＯＵＴ（一定のＶＯＵＴに対するＰＯＵＴ）の関数としてＴｓｌｅｅｐを制御することにより効率的に設定され得る。
【００２９】
定常状態オペレーションでは、出力キャパシタＣＯＵＴに搬送されるエネルギーは、全Ｂｕｒｓｔ／Ｓｌｅｅｐサイクルにわたってゼロとなるべきである。従って、Ｓｌｅｅｐの間、出力キャパシタから引き出されるエネルギーは、バーストモードにおいてそれに搬送されるエネルギーに等しくなるべきであり、ここで、
ＰＯＵＴ・ＴＳＬＰ＝（ＰＢＳＴ−ＰＬＯＡＤ）・ＴＢＳＴ      式（１）
である。ここで、ＴＢＳＴはＢｕｒｓｔ期間の持続時間であり、ＴＳＬＰはＳｌｅｅｐ期間の持続時間であり、ＰＯＵＴは負荷により引き出される電力である。式（１）は、出力電圧（ＶＯＵＴ）がほぼ一定であると仮定すると、下記式を提供するように再構成することができる。
0006623219.tif 000002
従って、電圧が出力キャパシタＣＯＵＴ上でリップルすると仮定すると、
0006623219.tif 000003
となり、これは、ＴＳＬＰを演算するために、本明細書に記載されるバーストモード計算機により用いられ得る。
【００３０】
ＰＬＯＡＤに関わらず一定のＰＢＳＴを達成するため、ＴＢＳＴは定数として設定されるべきであり、Ｓｌｅｅｐ時間ＴＳＬＰは式（３）を用いて演算される。出力キャパシタＣＯＵＴ上に生じる電圧リップルは、次のように計算され得る。
0006623219.tif 000004
ここで、ΔＶは、出力キャパシタ上に現れるＢｕｒｓｔ／Ｓｌｅｅｐ周波数リップル電圧である。そのため、ΔＶは、
0006623219.tif 000005
として演算され得る。
【００３１】
ＰＢＳＴ＞＞ＰＯＵＴと仮定すると、出力キャパシタＣＯＵＴを介するリップル電圧は、負荷に関わらず実質的に一定となるべきである。式（３）に従うことにより負荷電流から導出されるＢｕｒｓｔ／Ｓｌｅｅｐデューティーサイクルを実現するシステムを実装することにより、下記の２つの高度に望ましい特性が達成される。即ち、（ａ）Ｂｕｒｓｔの間に搬送される電力が、印加された負荷電流に関わらず或る選ばれたレベルで一定に保たれ、（ｂ）選ばれたレベルが、軽負荷効率と音響ノイズ出力との間の所望の妥協点を提供するように調節される。
【００３２】
出力キャパシタＣＯＵＴを介するリップル電圧は、負荷電流に関わらずほぼ一定である。出力リップルのレベルは、ＴＢＳＴ及びＣＯＵＴの所望の比を選択することにより選ばれ得る。回路３００は、主としてデジタルの方法を示すが、主としてアナログの方法（又はそれらの組み合わせ）を用いて実装されてもよい。
【００３３】
この例では、スリープ期間（これは、負荷電流の関数である）は、二次側コントローラにより課せられる。スリープ期間は、既知の出力静電容量の場合に、所望のＶｂｕｒｓｔ＿ｒｉｐｐｌｅターゲットを達成するように計算される。スリープ期間に続いて、回路３００は、通常、固定のスリープ／バーストデューティーサイクルを提供する時間期間に対してレギュレートする。このようにして、バーストの間、電力搬送が制御される。Ｂｕｒｓｔ／Ｓｌｅｅｐ比を低減することは、バーストの間の電力を増大させ得、より多い音響ノイズを犠牲にして一層良好な軽負荷効率を提供すべきであり、軽負荷効率のトレードオフでの音響ノイズ出力が低減されたＢｕｒｓｔ／スリープデューティ比が増大される。
【００３４】
上述の構造的及び機能的特徴を考慮して、図４は、ＬＬＣコンバータのバーストモードオペレーションの間、電力を制御するための例示の方法４００を図示する。簡潔にするため、この方法は、順次実行するように図示及び説明されるが、この方法は、例示される順に限定されない。例えば、幾つかの態様が、本明細書に示され説明されたものとは異なる順で、及び／又は他の態様と同時に成され得る。また、或る方法を実装するために図示した全ての特徴が必要とされるわけではない。方法の種々の動作は、プロセッサ、コンピュータ、タイミング生成器、及び／又は本明細書に記載される種々の動作又はコマンドを実施するために実行可能命令を備えて構成されるコントローラを介してなど、自動で実行され得る。
【００３５】
方法４００は、４１０において、ＬＬＣコンバータにより生成される出力負荷電流が所定の閾値より下に下がったときを判定することを含む（図１の電流フィードバック回路１５０及び軽負荷検出器など）。方法４００は、４２０において、ＬＬＣコンバータの出力負荷電流が所定の閾値を下回るときＬＬＣコンバータを動作させるためにバースト時間及びスリープ時間を有するスイッチング信号を生成することを含む（図１のバースト生成器１２０を介してなど）。方法４００は、バースト時間の間、ＬＬＣコンバータの出力電力が、出力負荷電流の変化に対して実質的に一定に保たれるように、バースト時間が一定に保たれるとき、スイッチング信号に対するスリープ時間を調節することを含む（図１のバースト電力計算機１４０を介してなど）。
【００３６】
図示していないが、方法４００は更に、スリープ時間に対するバースト時間のデューティーサイクルが、ＬＬＣコンバータの効率を最大閾値レベルに調節する一方で、ＬＬＣコンバータにより生成される最小可聴閾値を上回る音響ノイズを緩和するように、スイッチング信号のバースト時間が一定に保たれるときスイッチング信号に対するスリープ時間を調節することを含み得る。方法４００は更に、
0006623219.tif 000006
に従ってスリープ時間を計算することを含み得、ここで、ＴＳＬＰはスリープ時間を表し、ＰＢＳＴは、バースト時間の間に搬送されるコンバータ電力を表し、ＩＯＵＴは出力負荷電流を表し、ＶＯＵＴは出力ＤＣ電圧を表し、ＴＢＳＴはバースト時間を表し、ＴＢＳＴはＴＳＬＰを演算するために一定に保たれる。
【００３７】
方法４００は、出力電流を測定するＬＬＣ二次側コントローラの一部として実装され得る。測定された出力電流が軽負荷閾値領域を超える場合、軽負荷モードはクリアされ、バースト生成器はディセーブルされ、コントローラはランモードに切り替わる。測定された出力電流が軽負荷領域にある場合、二次側コントローラは、適切なバースト周波数を計算又はルックアップし得る。二次側コントローラは、軽負荷モードが動作していることを示すために軽負荷フラグを設定し得る。その後、二次側コントローラは、バースト周波数及びデューティーサイクルにより示される時間期間スリープに進む。二次側コントローラがスリープから起動するとき、それは、通常、現在のバースト周波数及びデューティーサイクルにより示される期間、レギュレートすることができる。このバースト期間の間、二次側コントローラは、出力電流を測定し得、上記プロセスを反復し得る。遷移工程（がある場合）に対処するため、任意のスリープ事象が、例えば、低閾値（Ｖｏｕｔ＿ｗａｋｅなど）より下に下がる出力電圧により中断され得る。
【００３８】
本発明の特許請求の範囲内で、説明した例示の実施例に変形が成され得、他の実施例が可能である。
【図１】
0006623219.tif 000007
【図２】
0006623219.tif 000008
【図３】
0006623219.tif 000009
【図４】
0006623219.tif 000010