(57)【特許請求の範囲】
【請求項１】
第１リードフレームと、
第２リードフレームと、
第３リードフレームと、を有する半導体装置において、
前記第１リードフレームには第１端子と、
前記第２リードフレームには第２端子と、を備え、
前記第１リードフレームの主面上には第１半導体チップと、
前記第２リードフレームの主面上には第２半導体チップと、を備え、
前記第１半導体チップの表面に配置された第１電極はボンディングワイヤによって前記第２リードフレームの前記主面上に電気的に接続され、
前記第２半導体チップの表面には第２電極と第３電極を有し、
前記第２電極はボンディングワイヤによって第３端子、および第４端子に電気的に接続  され、
前記第３電極はボンディングワイヤによって第５端子に電気的に接続され、
前記第１電極はボンディングワイヤによって前記第３リードフレームの主面に接続され、
前記第３リードフレームの前記主面はボンディングワイヤによって前記第２リードフレームの前記主面に接続し、
前記第１リードフレームの他方の主面と前記第２リードフレームの他方の主面と前記第３リードフレームの他方の主面は封止樹脂から露出するように配置されていることを特徴とする半導体装置。
【請求項２】
前記第１端子、前記第２端子、前記第３端子、前記第４端子、および前記第５端子は前記封止樹脂から露出するように配置されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
第４リードフレームと、
第５リードフレームと、
第６リードフレームと、を有する半導体装置において、
前記第４リードフレームには第６端子と、
前記第５リードフレームには第７端子と、を備え、
前記第４リードフレームの主面上には第３半導体チップと、
前記第５リードフレームの主面上には第４半導体チップ、および第５半導体チップと、を備え、
前記第３半導体チップの表面に配置された第４電極はボンディングワイヤによって前記第５リードフレームの前記主面上に電気的に接続され、
前記第４半導体チップの表面には第５電極と第６電極と、
前記第５半導体チップの表面には第７電極と、を有し、
前記第５電極はボンディングワイヤによって第８端子、および第９端子に電気的に接続され、
前記第６電極はボンディングワイヤによって第１０端子に電気的に接続され、
前記第７電極はボンディングワイヤによって前記第５電極に電気的に接続され、
前記第４電極はボンディングワイヤによって前記第６リードフレームの主面に接続され、
前記第６リードフレームの前記主面はボンディングワイヤによって前記第５リードフレームの前記主面に接続し、
前記第４リードフレームの他方の主面と前記第５リードフレームの他方の主面と前記第６リードフレームの他方の主面は封止樹脂から露出するように配置されていることを特徴とする半導体装置。
【請求項４】
前記第６端子、前記第７端子、前記第８端子、前記第９端子、および前記第１０端子は前記封止樹脂から露出するように配置されていることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記第１リードフレームと前記第２リードフレームとの間にスルーホールを備えること
を特徴とする請求項１に記載の半導体装置。
【請求項６】
第７リードフレームと、
第８リードフレームと、
第９リードフレームと、を有する半導体装置において、
前記第８リードフレームには第１１端子と、を備え、
前記第７リードフレームの主面上には第６半導体チップと、
前記第８リードフレームの主面上には第７半導体チップと、を備え、
前記第６半導体チップの表面に配置された第８電極はボンディングワイヤによって前記第８リードフレームの前記主面上に電気的に接続され、
前記第７半導体チップの表面には第９電極と第１０電極を有し、
前記第９電極はボンディングワイヤによって第１２端子、および第１３端子に電気的に接続され、
前記第１０電極はボンディングワイヤによって第１４端子に電気的に接続され、
前記第８電極はボンディングワイヤによって前記第９リードフレームの主面に接続され、
前記第９リードフレームの前記主面はボンディングワイヤによって前記第８リードフレームの前記主面に接続し、
前記第７リードフレームの他方の主面と前記第８リードフレームの他方の主面と前記第９リードフレームの他方の主面は封止樹脂から露出するように配置されていることを特徴とする半導体装置。
【請求項７】
前記第１１端子、前記第１２端子、前記第１３端子、および前記第１４端子は前記封止樹脂から露出するように配置されていることを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記第７リードフレームの前記他方の主面は基板上に配置された配線パターンと電気的に接続することを特徴とする請求項６に記載の半導体装置。
【請求項９】
第１０リードフレームと、
第１１リードフレームと、を有する半導体装置において、
前記第１１リードフレームには第１５端子と、を備え、
前記第１０リードフレームの主面上には第８半導体チップと、
前記第１１リードフレームの主面上には第９半導体チップ、および第１０半導体チップと、を備え、
前記第８半導体チップの表面に配置された第１１電極はボンディングワイヤによって前記第１１リードフレームの前記主面上に電気的に接続され、
前記第９半導体チップの表面には第１２電極と第１３電極と、
前記第１０半導体チップの表面には第１４電極と、を有し、
前記第１２電極はボンディングワイヤによって第１６端子、および第１７端子に電気的に接続され、
前記第１３電極はボンディングワイヤによって第１８端子に電気的に接続され、
前記第１４電極はボンディングワイヤによって前記第１２電極に電気的に接続され、
前記第１１電極はボンディングワイヤによって第１２リードフレームの主面に接続され、
前記第１２リードフレームの前記主面はボンディングワイヤによって前記第１１リードフレームの前記主面に接続し、
前記第１０リードフレームの他方の主面と前記第１１リードフレームの他方の主面と前記第１２リードフレームの他方の主面は封止樹脂から露出するように配置されていることを特徴とする半導体装置。
【請求項１０】
前記第１５端子、前記第１６端子、前記第１７端子、および前記第１８端子は前記封止樹脂から露出するように配置されていることを特徴とする請求項９に記載の
半導体装置。
【請求項１１】
前記第１０リードフレームの前記他方の主面は基板上に配置された配線パターンと電気的に接続することを特徴とする請求項９に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力回路に組み込まれる半導体装置に関する。
【背景技術】
【０００２】
電力回路に組み込まれる図１５に示すＰＦＣ（Ｐｏｗｅｒ  Ｆａｃｔｏｒ  Ｃｏｒｒｅｃｔｉｏｎ／Ｐｏｗｅｒ  Ｆａｃｔｏｒ  Ｃｏｎｔｒｏｌｌｅｒ）回路やチョッパ回路に使用されるダイオードとＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）、またはＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）は、それぞれ個別のパッケージで基板に実装されている。
【０００３】
ダイオードとＭＯＳＦＥＴまたはＩＧＢＴがディスクリートパッケージの場合は、冷却フィンがそれぞれのパッケージの裏面側に取り付けられ放熱を行っている。また、ダイオードとＭＯＳＦＥＴまたはＩＧＢＴが表面実装品（ＳＭＤ：Ｓｕｒｆａｃｅ  Ｍｏｕｎｔ  Ｄｅｖｉｃｅ）の場合は、それぞれの裏面が基板に取り付けられ放熱を行っている。
【０００４】
図１６のようにダイオード素子３０１とＭＯＳＦＥＴ素子４０１がディスクリートパッケージの場合は、それぞれのパッケージを実装するスペースが必要であり、さらに冷却フィンを取り付ける必要がある。また、ダイオード素子３０１のアノード端子３０３とＭＯＳＦＥＴ素子４０１のドレイン端子４０３（ＩＧＢＴ素子の場合はコレクタ端子）間を基板に形成した配線パターン５００で接続するため、配線パターン５００によるインダクタンス（以下、配線インダクタンス）が発生し、スイッチング動作時に配線インダクタンスによってスパイク電圧が生じてしまう。そのため、スパイク電圧以上の定格電圧を持つダイオードとＭＯＳＦＥＴ、またはＩＧＢＴを選定必要がある。
【０００５】
実装スペースを小さくする方法として、ダイオードとＭＯＳＦＥＴ、またはＩＧＢＴを同一のパッケージに搭載した半導体装置がある。（例えば、特許文献１）
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−２９４６６９
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、ダイオードとＭＯＳＦＥＴ、またはＩＧＢＴを同一のパッケージに搭載しただけでは放熱が不十分で、半導体装置が熱によって破壊する可能性があった。
【０００８】
本発明は、ダイオードとＭＯＳＦＥＴ、またはＩＧＢＴを同一のパッケージに搭載しても放熱性を向上させた半導体装置を提供する。
【課題を解決するための手段】
【０００９】
本発明の実施の形態では、第１リードフレームと、第２リードフレームと、を有する半導体装置において、前記第１リードフレームには第１端子と、前記第２リードフレームには第２端子と、を備え、前記第１リードフレームの主面上には第１半導体チップと、前記第２リードフレームの主面上には第２半導体チップと、を備え、前記第１半導体チップの表面に配置された第１電極はボンディングワイヤによって前記第２リードフレームの前記主面上に電気的に接続され、前記第２半導体チップの表面には第２電極と第３電極を有し、前記第２電極はボンディングワイヤによって第３端子、および第４端子に電気的に接続され、前記第３電極はボンディングワイヤによって第５端子に電気的に接続され、前記第１リードフレームの他方の主面と前記第２リードフレームの他方の主面は封止樹脂から露出するように配置されていることを特徴とする半導体装置である。
【００１０】
さらに、前記第１電極はボンディングワイヤによって第３リードフレームの主面に接続され、前記第３リードフレームの前記主面はボンディングワイヤによって前記第１リードフレームの前記主面に接続し、  前記第３リードフレームの他方の主面は前記封止樹脂から露出してもよい。
【００１１】
また、本発明の実施の形態では、第４リードフレームと、第５リードフレームと、を有する半導体装置において、前記第４リードフレームには第６端子と、前記第５リードフレームには第７端子と、を備え、前記第４リードフレームの主面上には第３半導体チップと、前記第５リードフレームの主面上には第４半導体チップ、および第５半導体チップと、を備え、前記第３半導体チップの表面に配置された第４電極はボンディングワイヤによって前記第５リードフレームの前記主面上に電気的に接続され、前記第４半導体チップの表面には第５電極と第６電極と、前記第５半導体チップの表面には第７電極と、を有し、前記第５電極はボンディングワイヤによって第８端子、および第９端子に電気的に接続され、前記第６電極はボンディングワイヤによって第１０端子に電気的に接続され、前記第７電極はボンディングワイヤによって前記第５電極に電気的に接続され、前記第４リードフレームの他方の主面と前記第５リードフレームの他方の主面は封止樹脂から露出するように配置されていることを特徴とする半導体装置としてもよい。
【００１２】
さらに、前記第４電極はボンディングワイヤによって第６リードフレームの主面に接続され、前記第６リードフレームの前記主面はボンディングワイヤによって前記第５リードフレームの前記主面に接続し、前記第６リードフレームの他方の主面は前記封止樹脂から露出してもよい。
【発明の効果】
【００１３】
本発明は、ダイオードとＭＯＳＦＥＴ、またはＩＧＢＴを同一のパッケージに搭載しても放熱性を向上させた半導体装置を提供する。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態１を示す図である。
【図２】本発明の実施の形態２を示す図である。
【図３】本発明の実施の形態３を示す図である。
【図４】本発明の実施の形態４を示す図である。
【図５】本発明の実施の形態５を示す図である。
【図６】本発明の実施の形態６を示す図である。
【図７】本発明の実施の形態７を示す図である。
【図８】本発明の実施の形態８を示す図である。
【図９】本発明の実施の形態９を示す図である。
【図１０】本発明の実施の形態１０を示す図である。
【図１１】本発明の実施の形態１１を示す図である。
【図１２】本発明の実施の形態１２を示す図である。
【図１３】本発明の実施の形態１３を示す図である。
【図１４】本発明の実施の形態１４を示す図である。
【図１５】ＰＦＣ回路の一例を示す図である。
【図１６】従来技術を示す図である。
【発明を実施するための形態】
【００１５】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
実施の形態１．
図１に実施の形態１を示す。図１（ａ）には平面図（上面の封止樹脂は不図示）、図１（ｂ）にはＡ−Ａ’断面図、図１（ｃ）には背面図を示す。
【００１６】
第１リードフレーム３の上面には、ダイオードチップ１の裏面に配置されているカソード電極１ｂがはんだ（不図示）を介して接続されている。
【００１７】
第２リードフレーム４の上面には、ＭＯＳＦＥＴチップ２の裏面に配置されているドレイン電極２ｃがはんだ（不図示）を介して接続されている。
【００１８】
第１リードフレーム３にはカソード端子１１が配置され、第２リードフレーム４にはドレイン端子１３が配置されている。
【００１９】
ダイオードチップ１の表面に配置されているアノード電極１ａは、ボンディングワイヤ６によって第２リードフレーム４に接続され、ＭＯＳＦＥＴチップ２のドレイン電極２ｃに電気的に接続している。
【００２０】
ＭＯＳＦＥＴチップ２の表面に配置されているゲート電極２ａは、ゲート端子１５にボンディングワイヤ６によって電気的に接続している。
【００２１】
ＭＯＳＦＥＴチップ２の表面に配置されているソース電極２ｂは、ソース端子１４ａ、１４ｂにボンディングワイヤ６によって電気的に接続している。
【００２２】
ダイオードチップ１、ＭＯＳＦＥＴチップ２が配置されていない第１リードフレーム３、および第２リードフレーム４の裏面は、封止樹脂９から露出するように配置される。
【００２３】
カソード端子１１、ドレイン端子１３、ソース端子１４ａ、ソース端子１４ｂ、およびゲート端子１５は、隣接するように配置されて封止樹脂９から露出している。
【００２４】
ダイオードチップ１とＭＯＳＦＥＴチップ２を同一のパッケージに搭載することにより、ダイオードチップ１のアノード電極１ａとＭＯＳＦＥＴチップ２のドレイン電極２ｃをパッケージ内部で電気的に接続することができる。これにより、配線パターンによるインダクタンス（以下、配線インダクタンス）が発生を低減し、スイッチング動作時に配線インダクタンスによるスパイク電圧を抑制することができる。
【００２５】
また、第１リードフレーム３、および第２リードフレーム４の裏面を封止樹脂９から露出するように配置したディスクリートパッケージにすることにより、放熱性を向上することができる。
【００２６】
実施の形態１では、ダイオードチップ１とＭＯＳＦＥＴチップ２を同一のパッケージに搭載する例を示したが、ＭＯＳＦＥＴチップ２をＩＧＢＴチップ７としてもよい。
実施の形態２．
図２に実施の形態２を示す。図２（ａ）には平面図（上面の封止樹脂は不図示）、図２（ｂ）にはＢ−Ｂ’断面図、図２（ｃ）には背面図を示す。
【００２７】
第１リードフレーム３の上面には、ダイオードチップ１の裏面に配置されているカソード電極１ｂがはんだ（不図示）を介して接続されている。
【００２８】
第２リードフレーム４の上面には、ＩＧＢＴチップ７の裏面に配置されているコレクタ電極７ｃとＦＷＤ（Ｆｒｅｅ  Ｗｈｅｅｌｉｎｇ  Ｄｉｏｄｅ）チップ８の裏面に配置されているカソード電極８ｂがはんだ（不図示）を介して接続されて、コレクタ電極７ｃとカソード電極８ｂは電気的に接続されている。
【００２９】
第１リードフレーム３にはカソード端子１１が配置され、第２リードフレーム４にはコレクタ端子１６が配置されている。
【００３０】
ダイオードチップ１の表面に配置されているアノード電極１ａは、ボンディングワイヤ６によって第２リードフレーム４に接続され、ＩＧＢＴチップ７のコレクタ電極７ｃに電気的に接続している。
【００３１】
ＦＷＤチップ８の表面に配置されているアノード電極８ａは、ボンディングワイヤ６によってＩＧＢＴチップ７の表面に配置されているエミッタ電極７ｂに電気的に接続している。
【００３２】
ＩＧＢＴチップ７の表面に配置されているゲート電極７ａは、ゲート端子１５にボンディングワイヤ６によって電気的に接続している。
【００３３】
ＩＧＢＴチップ７の表面に配置されているエミッタ電極７ｂは、エミッタ端子１７ａ、１７ｂにボンディングワイヤ６によって電気的に接続している。
【００３４】
ダイオードチップ１、ＩＧＢＴチップ７が配置されていない第１リードフレーム３、および第２リードフレーム４の裏面は、封止樹脂９から露出するように配置される。
【００３５】
カソード端子１１、コレクタ端子１６、エミッタ端子１７ａ、エミッタ端子１７ｂ、およびゲート端子１５は、隣接するように配置されて封止樹脂９から露出している。
【００３６】
ダイオードチップ１、ＩＧＢＴチップ７、およびＦＷＤチップ８を同一のパッケージに搭載することにより、ダイオードチップ１のアノード電極１ａとＩＧＢＴチップ７のコレクタ電極７ｃをパッケージ内部で電気的に接続することができる。これにより、配線パターンによるインダクタンス（以下、配線インダクタンス）が発生を低減し、スイッチング動作時に配線インダクタンスによるスパイク電圧を抑制することができる。
【００３７】
さらに、ＦＷＤチップ８を同じパッケージに搭載することで基板内の配線パターンをなくすことができ、省スペース化を図ることができる。
【００３８】
また、第１リードフレーム３、および第２リードフレーム４の裏面を封止樹脂９から露出するように配置したディスクリートパッケージにすることにより、放熱性を向上することができる。
実施の形態３．
図３には実施の形態３を示す。図３（ａ）には平面図（上面の封止樹脂は不図示）、図３（ｂ）にはＣ−Ｃ’断面図、図３（ｃ）には背面図を示す。
【００３９】
実施の形態３は、実施の形態１に冷却フィンに固定するためのスルーホール１８を第１リードフレーム２３と第２リードフレーム２４の間に備えている。
【００４０】
スルーホール１８を備えることで冷却フィンを取り付けることができるため、さらに冷却効率を向上させることができる。
実施の形態４．
図４は実施の形態４を示す。図４（ａ）には平面図（上面の封止樹脂は不図示）、図４（ｂ）にはＤ−Ｄ’断面図、図４（ｃ）には背面図を示す。
【００４１】
実施の形態１とは、第３リードフレーム５を備えている点が異なる。
【００４２】
第１リードフレーム２５の上面には、ダイオードチップ１の裏面に配置されているカソード電極１ｂがはんだ（不図示）を介して接続されている。
【００４３】
第２リードフレーム２６の上面には、ＭＯＳＦＥＴチップ２の裏面に配置されているドレイン電極２ｃがはんだ（不図示）を介して接続されている。
【００４４】
第１リードフレーム２５にはカソード端子１１が配置され、第２リードフレーム２６にはドレイン端子１３が配置されている。
【００４５】
ダイオードチップ１の表面に配置されているアノード電極１ａは、ボンディングワイヤ６によって第３リードフレーム５に接続されている。さらに、第３リードフレーム５と第２リードフレーム２６がボンディングワイヤ６によって接続されている。よって、ダイオードチップ１の表面に配置されているアノード電極１ａは、第３リードフレーム５を介してＭＯＳＦＥＴチップ２のドレイン電極２ｃに電気的に接続している。
【００４６】
ＭＯＳＦＥＴチップ２の表面に配置されているゲート電極２ａは、ゲート端子１５にボンディングワイヤ６によって電気的に接続している。
【００４７】
ＭＯＳＦＥＴチップ２の表面に配置されているソース電極２ｂは、ソース端子１４ａ、１４ｂにボンディングワイヤ６によって電気的に接続している。
【００４８】
ダイオードチップ１、ＭＯＳＦＥＴチップ２が配置されていない第１リードフレーム２５、および第２リードフレーム２６の裏面と第３リードフレーム５の裏面は、封止樹脂９から露出するように配置される。
【００４９】
第３リードフレーム５の裏面を露出することで実施の形態１より放熱性を向上させることができる。
【００５０】
実施の形態４では、ダイオードチップ１とＭＯＳＦＥＴチップ２を同一のパッケージに搭載する例を示したが、実施の形態１と同様にＭＯＳＦＥＴチップ２をＩＧＢＴチップ７としてもよい。
実施の形態５．
図５は実施の形態５を示す。図５（ａ）には平面図（上面の封止樹脂は不図示）、図５（ｂ）にはＥ−Ｅ’断面図、図５（ｃ）には背面図を示す。
【００５１】
実施の形態２とは、第３リードフレーム５を備えている点が異なる。
【００５２】
第１リードフレーム２５の上面には、ダイオードチップ１の裏面に配置されているカソード電極１ｂがはんだ（不図示）を介して接続されている。
【００５３】
第２リードフレーム２６の上面には、ＩＧＢＴチップ７の裏面に配置されているコレクタ電極７ｃとＦＷＤ（Ｆｒｅｅ  Ｗｈｅｅｌｉｎｇ  Ｄｉｏｄｅ）チップ８の裏面に配置されているカソード電極８ｂがはんだ（不図示）を介して接続されて、コレクタ電極７ｃとカソード電極８ｂは電気的に接続されている。
【００５４】
第１リードフレーム２５にはカソード端子１１が配置され、第２リードフレーム２６にはコレクタ端子１６が配置されている。
【００５５】
ダイオードチップ１の表面に配置されているアノード電極１ａは、ボンディングワイヤ６によって第３リードフレーム５に接続されている。さらに、第３リードフレーム５と第２リードフレーム２６がボンディングワイヤ６によって接続されている。よって、ダイオードチップ１の表面に配置されているアノード電極１ａは、第３リードフレーム５を介してＩＧＢＴチップ７のコレクタ電極７ｃに電気的に接続している。
【００５６】
ＦＷＤチップ８の表面に配置されているアノード電極８ａは、ボンディングワイヤ６によってＩＧＢＴチップ７の表面に配置されているエミッタ電極７ｂに電気的に接続している。
【００５７】
ＩＧＢＴチップ７の表面に配置されているゲート電極７ａは、ゲート端子１５にボンディングワイヤ６によって電気的に接続している。
【００５８】
ＩＧＢＴチップ７の表面に配置されているエミッタ電極７ｂは、エミッタ端子１７ａ、１７ｂにボンディングワイヤ６によって電気的に接続している。
【００５９】
ダイオードチップ１、ＩＧＢＴチップ７が配置されていない第１リードフレーム２５、および第２リードフレーム２６の裏面と第３リードフレーム５の裏面は、封止樹脂９から露出するように配置される。
【００６０】
第３リードフレーム５の裏面を露出することで実施の形態２より放熱性を向上させることができる。
実施の形態６．
図６に実施の形態６を示す。図６（ａ）には平面図（上面の封止樹脂は不図示）、図６（ｂ）にはＦ−Ｆ’断面図、図６（ｃ）には背面図、図６（ｄ）には基板への接続図を示す。
【００６１】
第１リードフレーム３３の上面には、ダイオードチップ１の裏面に配置されているカソード電極１ｂがはんだ（不図示）を介して接続されている。
【００６２】
第２リードフレーム３４の上面には、ＭＯＳＦＥＴチップ２の裏面に配置されているドレイン電極２ｃがはんだ（不図示）を介して接続されている。
【００６３】
第２リードフレーム３４にはドレイン端子１３が配置されている。
【００６４】
ダイオードチップ１の表面に配置されているアノード電極１ａは、ボンディングワイヤ６によって第２リードフレーム３４に接続され、ＭＯＳＦＥＴチップ２のドレイン電極２ｃに電気的に接続している。
【００６５】
ＭＯＳＦＥＴチップ２の表面に配置されているゲート電極２ａは、ゲート端子１５にボンディングワイヤ６によって電気的に接続している。
【００６６】
ＭＯＳＦＥＴチップ２の表面に配置されているソース電極２ｂは、ソース端子１４ａ、１４ｂにボンディングワイヤ６によって電気的に接続している。
【００６７】
ダイオードチップ１、ＭＯＳＦＥＴチップ２が配置されていない第１リードフレーム３３、および第２リードフレーム３４の裏面は、封止樹脂９から露出するように配置される。
【００６８】
ドレイン端子１３、ソース端子１４ａ、ソース端子１４ｂ、およびゲート端子１５は、隣接するように配置され表面実装品（ＳＭＤ：Ｓｕｒｆａｃｅ  Ｍｏｕｎｔ  Ｄｅｖｉｃｅ）の形状をしている。
【００６９】
ダイオードチップ１とＭＯＳＦＥＴチップ２を同一のパッケージに搭載することにより、ダイオードチップ１のアノード電極１ａとＭＯＳＦＥＴチップ２のドレイン電極２ｃをパッケージ内部で電気的に接続することができる。これにより、配線パターンによるインダクタンス（以下、配線インダクタンス）が発生を低減し、スイッチング動作時に配線インダクタンスによるスパイク電圧を抑制することができる。
【００７０】
上記のパッケージ（半導体装置）は、基板２０上に配置された配線パターン２１にはんだ（不図示）を介して電気的に接続される。
【００７１】
第１リードフレーム３３の裏面が配線パターン２１に接続されることで、ダイオードチップ１のカソード電極１ｂがＰＦＣ回路等の電力回路を構成する。
【００７２】
これにより、ダイオードチップ１、ＭＯＳＦＥＴチップ２が配置されていない第１リードフレーム３３、および第２リードフレーム３４の裏面が基板に接続され、放熱性を向上することができる。
【００７３】
実施の形態６では、ダイオードチップ１とＭＯＳＦＥＴチップ２を同一のパッケージに搭載する例を示したが、ＭＯＳＦＥＴチップ２をＩＧＢＴチップ７としてもよい。
実施の形態７．
図７に実施の形態７を示す。図７（ａ）には平面図（上面の封止樹脂は不図示）、図７（ｂ）にはＧ−Ｇ’断面図、図７（ｃ）には背面図、図７（ｄ）には基板への接続図を示す。
【００７４】
第１リードフレーム３３の上面には、ダイオードチップ１の裏面に配置されているカソード電極１ｂがはんだ（不図示）を介して接続されている。
【００７５】
第２リードフレーム３４の上面には、ＩＧＢＴチップ７の裏面に配置されているコレクタ電極７ｃとＦＷＤ（Ｆｒｅｅ  Ｗｈｅｅｌｉｎｇ  Ｄｉｏｄｅ）チップ８の裏面に配置されているカソード電極８ｂがはんだ（不図示）を介して接続されて、コレクタ電極７ｃとカソード電極８ｂは電気的に接続されている。
【００７６】
第２リードフレーム３４にはコレクタ端子１６が配置されている。
【００７７】
ダイオードチップ１の表面に配置されているアノード電極１ａは、ボンディングワイヤ６によって第２リードフレーム３４に接続され、ＩＧＢＴチップ７のコレクタ電極７ｃに電気的に接続している。
【００７８】
ＦＷＤチップ８の表面に配置されているアノード電極８ａは、ボンディングワイヤ６によってＩＧＢＴチップ７の表面に配置されているエミッタ電極７ｂに電気的に接続している。
【００７９】
ＩＧＢＴチップ７の表面に配置されているゲート電極７ａは、ゲート端子１５にボンディングワイヤ６によって電気的に接続している。
【００８０】
ＩＧＢＴチップ７の表面に配置されているエミッタ電極７ｂは、エミッタ端子１７ａ、１７ｂにボンディングワイヤ６によって電気的に接続している。
【００８１】
ダイオードチップ１、ＩＧＢＴチップ７が配置されていない第１リードフレーム３３、および第２リードフレーム３４の裏面は、封止樹脂９から露出するように配置される。
【００８２】
コレクタ端子１６、エミッタ端子１７ａ、エミッタ端子１７ｂ、およびゲート端子１５は、隣接するように配置されて表面実装品（ＳＭＤ：Ｓｕｒｆａｃｅ  Ｍｏｕｎｔ  Ｄｅｖｉｃｅ）の形状をしている。
【００８３】
ダイオードチップ１、ＩＧＢＴチップ７、およびＦＷＤチップ８を同一のパッケージに搭載することにより、ダイオードチップ１のアノード電極１ａとＩＧＢＴチップ７のコレクタ電極７ｃをパッケージ内部で電気的に接続することができる。これにより、配線パターンによるインダクタンス（以下、配線インダクタンス）が発生を低減し、スイッチング動作時に配線インダクタンスによるスパイク電圧を抑制することができる。
【００８４】
さらに、ＦＷＤチップ８を同じパッケージに搭載することで基板内の配線パターンをなくすことができ、省スペース化を図ることができる。
【００８５】
上記のパッケージ（半導体装置）は、基板２０上に配置された配線パターン２１にはんだ（不図示）を介して電気的に接続される。
【００８６】
第１リードフレーム３３の裏面が配線パターン２１に接続されることで、ダイオードチップ１のカソード電極１ｂがＰＦＣ回路等の電力回路を構成する。
【００８７】
これにより、ダイオードチップ１、ＭＯＳＦＥＴチップ２が配置されていない第１リードフレーム３３、および第２リードフレーム３４の裏面が基板２０に接続され、放熱性を向上することができる。
実施の形態８．
図８に実施の形態８を示す。図８（ａ）には平面図（上面の封止樹脂は不図示）、図８（ｂ）にはＨ−Ｈ’断面図、図８（ｃ）には背面図、図８（ｄ）には基板への接続図を示す。
【００８８】
第１リードフレーム３３の上面には、ダイオードチップ１−１の裏面に配置されているカソード電極１ｂ−１がはんだ（不図示）を介して接続されている。
【００８９】
第２リードフレーム３４の上面には、ダイオードチップ１−２の裏面に配置されているカソード電極１ｂ−２がはんだ（不図示）を介して接続されている。
【００９０】
第２リードフレーム３４にはカソード端子１１が配置されている。
【００９１】
ダイオードチップ１−１の表面に配置されているアノード電極１ａ−１は、ボンディングワイヤ６によって第２リードフレーム３４に接続され、ダイオードチップ１−２のカソード電極１ｂ−２と電気的に接続している。
【００９２】
ダイオードチップ１−２の表面に配置されているアノード電極１ａ−２は、アノード端子１２にボンディングワイヤ６によって電気的に接続している。
【００９３】
ダイオードチップ１−１、１−２が配置されていない第１リードフレーム３３、および第２リードフレーム３４の裏面は、封止樹脂９から露出するように配置される。
【００９４】
カソード端子１１、およびアノード端子１２は、隣接するように配置されて表面実装品（ＳＭＤ：Ｓｕｒｆａｃｅ  Ｍｏｕｎｔ  Ｄｅｖｉｃｅ）の形状をしている。
【００９５】
ダイオードチップ１−１、１−２を同一のパッケージに搭載することにより、ダイオードチップ１−１のアノード電極１ａ−１とダイオードチップ１−２のカソード電極１ｂ−２をパッケージ内部で電気的に接続することができる。
【００９６】
上記のパッケージ（半導体装置）は、基板２０上に配置された配線パターン２１にはんだ（不図示）を介して電気的に接続される。これにより、基板内の配線パターンをなくすことができ、省スペース化を図ることができる。
【００９７】
第１リードフレーム３３の裏面が配線パターン２１に接続されることで、ダイオードチップ１のカソード電極１ｂがＰＦＣ回路等の電力回路を構成する。
【００９８】
これにより、ダイオードチップ１−１、１−２が配置されていない第１リードフレーム３３、および第２リードフレーム３４の裏面が基板に接続され、放熱性を向上することができる。
実施の形態９．
図９に実施の形態９を示す。図９（ａ）には平面図（上面の封止樹脂は不図示）、図９（ｂ）にはＩ−Ｉ’断面図、図９（ｃ）には背面図、図９（ｄ）には基板への接続図を示
す。
【００９９】
実施の形態６とは、第３リードフレーム４５を備えている点が異なる。
【０１００】
第１リードフレーム４３の上面には、ダイオードチップ１の裏面に配置されているカソード電極１ｂがはんだ（不図示）を介して接続されている。
【０１０１】
第２リードフレーム４４の上面には、ＭＯＳＦＥＴチップ２の裏面に配置されているドレイン電極２ｃがはんだ（不図示）を介して接続されている。
【０１０２】
第２リードフレーム４４にはドレイン端子１３が配置されている。
【０１０３】
ダイオードチップ１の表面に配置されているアノード電極１ａは、ボンディングワイヤ６によって第３リードフレーム４５に接続されている。さらに、第３リードフレーム４５と第２リードフレーム４４がボンディングワイヤ６によって接続されている。よって、ダイオードチップ１の表面に配置されているアノード電極１ａは、第３リードフレーム４５を介してＭＯＳＦＥＴチップ２のドレイン電極２ｃに電気的に接続している。
【０１０４】
ＭＯＳＦＥＴチップ２の表面に配置されているゲート電極２ａは、ゲート端子１５にボンディングワイヤ６によって電気的に接続している。
【０１０５】
ＭＯＳＦＥＴチップ２の表面に配置されているソース電極２ｂは、ソース端子１４ａ、１４ｂにボンディングワイヤ６によって電気的に接続している。
【０１０６】
ダイオードチップ１、ＭＯＳＦＥＴチップ２が配置されていない第１リードフレーム４３、第２リードフレーム４４の裏面、および第３リードフレーム４５の裏面は、封止樹脂９から露出するように配置される。
【０１０７】
ドレイン端子１３、ソース端子１４ａ、ソース端子１４ｂ、およびゲート端子１５は、隣接するように配置されて表面実装品（ＳＭＤ：Ｓｕｒｆａｃｅ  Ｍｏｕｎｔ  Ｄｅｖｉｃｅ）の形状をしている。
【０１０８】
第３リードフレーム４５の裏面を露出することで実施の形態６より放熱性を向上させることができる。
【０１０９】
実施の形態９では、ダイオードチップ１とＭＯＳＦＥＴチップ２を同一のパッケージに搭載する例を示したが、ＭＯＳＦＥＴチップ２をＩＧＢＴチップ７としてもよい。
実施の形態１０．
図１０に実施の形態１０を示す。図１０（ａ）には平面図（上面の封止樹脂は不図示）、図１０（ｂ）にはＪ−Ｊ’断面図、図１０（ｃ）には背面図、図１０（ｄ）には基板への接続図を示す。
【０１１０】
実施の形態７とは、第３リードフレーム４５を備えている点が異なる。
【０１１１】
第１リードフレーム４３の上面には、ダイオードチップ１の裏面に配置されているカソード電極１ｂがはんだ（不図示）を介して接続されている。
【０１１２】
第２リードフレーム４４の上面には、ＩＧＢＴチップ７の裏面に配置されているコレクタ電極７ｃとＦＷＤ（Ｆｒｅｅ  Ｗｈｅｅｌｉｎｇ  Ｄｉｏｄｅ）チップ８の裏面に配置されているカソード電極８ｂがはんだ（不図示）を介して接続されて、コレクタ電極７ｃとカソード電極８ｂは電気的に接続されている。
【０１１３】
第２リードフレーム４４にはコレクタ端子１６が配置されている。
【０１１４】
ダイオードチップ１の表面に配置されているアノード電極１ａは、ボンディングワイヤ６によって第３リードフレーム４５に接続されている。さらに、第３リードフレーム４５と第２リードフレーム４４がボンディングワイヤ６によって接続されている。よって、ダイオードチップ１の表面に配置されているアノード電極１ａは、第３リードフレーム４５を介してＩＧＢＴチップ７のコレクタ電極７ｃに電気的に接続している。
【０１１５】
ＦＷＤチップ８の表面に配置されているアノード電極８ａは、ボンディングワイヤ６によってＩＧＢＴチップ７の表面に配置されているエミッタ電極７ｂに電気的に接続している。
【０１１６】
ＩＧＢＴチップ７の表面に配置されているゲート電極７ａは、ゲート端子１５にボンディングワイヤ６によって電気的に接続している。
【０１１７】
ＩＧＢＴチップ７の表面に配置されているエミッタ電極７ｂは、エミッタ端子１７ａ、１７ｂにボンディングワイヤ６によって電気的に接続している。
【０１１８】
ダイオードチップ１、ＩＧＢＴチップ７が配置されていない第１リードフレーム４３、第２リードフレーム４４の裏面、および第３リードフレーム４５の裏面は、封止樹脂９から露出するように配置される。
【０１１９】
コレクタ端子１６、エミッタ端子１７ａ、エミッタ端子１７ｂ、およびゲート端子１５は、隣接するように配置されて表面実装品（ＳＭＤ：Ｓｕｒｆａｃｅ  Ｍｏｕｎｔ  Ｄｅｖｉｃｅ）の形状をしている。
【０１２０】
第３リードフレーム４５の裏面を露出することで実施の形態６より放熱性を向上させることができる。
実施の形態１１．
図１１に実施の形態１１を示す。図１１（ａ）には平面図（上面の封止樹脂は不図示）、図１１（ｂ）にはＫ−Ｋ’断面図、図１１（ｃ）には背面図、図１１（ｄ）には基板への接続図を示す。
【０１２１】
実施の形態６とは、ドレイン端子１３−１、ソース端子１４ａ−１、ソース端子１４ｂ−１、ゲート端子１５−１の各端子が封止樹脂９から第１リードフレーム５３、および第２リードフレーム５４の裏面と同一平面に露出している点が異なる。
【０１２２】
実施の形態１１は、実施の形態６と同様な効果をえることができる。
【０１２３】
また、同様に実施の形態７のコレクタ端子１６、エミッタ端子１７ａ、エミッタ端子１７ｂ、ゲート端子１５を封止樹脂９から第１リードフレーム３３、および第２リードフレーム３４の裏面と同一平面に露出してもよい。
実施の形態１２．
図１２に実施の形態１２を示す。図１２（ａ）には平面図（上面の封止樹脂は不図示）、図１２（ｂ）にはＬ−Ｌ’断面図、図１２（ｃ）には背面図、図１２（ｄ）には基板への接続図を示す。
【０１２４】
実施の形態１０とは、コレクタ端子１６−１、エミッタ端子１７ａ−１、エミッタ端子１７ｂ−１、ゲート端子１５−１の各端子が封止樹脂９から第１リードフレーム５３、および第２リードフレーム５４の裏面と同一平面に露出している点が異なる。
【０１２５】
実施の形態１２は、実施の形態１０と同様な効果をえることができる。
【０１２６】
また、同様に実施の形態９のドレイン端子１３、ソース端子１４ａ、ソース端子１４ｂ、ゲート端子１５を封止樹脂９から第１リードフレーム４３、および第２リードフレーム４４の裏面と同一平面に露出してもよい。
実施の形態１３．
図１３に実施の形態１３を示す。図１３（ａ）には平面図（上面の封止樹脂は不図示）、図１３（ｂ）にはＭ−Ｍ’断面図、図１３（ｃ）には背面図、図１３（ｄ）には基板への接続図を示す。
【０１２７】
第１リードフレーム６３の上面には、ダイオードチップ１−１の裏面に配置されているカソード電極１ｂ−１がはんだ（不図示）を介して接続されている。
【０１２８】
第２リードフレーム６４の上面には、ダイオードチップ１−２の裏面に配置されているカソード電極１ｂ−２がはんだ（不図示）を介して接続されている。
【０１２９】
第２リードフレーム６４にはカソード端子１１−１が配置されている。
【０１３０】
ダイオードチップ１−１の表面に配置されているアノード電極１ａ−１は、ボンディングワイヤ６によって第１リードフレーム６３に接続され、ダイオードチップ１−２のカソード電極１ｂ−２に電気的に接続している。
【０１３１】
ダイオードチップ１−２の表面に配置されているアノード１ａ−２は、カソード端子１１−１を間に挟むように配置された２つのアノード端子１２−１にそれぞれボンディングワイヤ６によって電気的に接続している。
【０１３２】
ダイオードチップ１−１、１−２が配置されていない第１リードフレーム６３、および第２リードフレーム６４の裏面は、封止樹脂９から露出するように配置される。
【０１３３】
カソード端子１１−１、およびアノード端子１２−１は、隣接するように配置されている。
【０１３４】
ダイオードチップ１−１、１−２を同一のパッケージに搭載することにより、ダイオードチップ１−１のアノード電極１ａとダイオードチップ１−２のカソード電極１ｂ−２をパッケージ内部で電気的に接続することができる。
【０１３５】
上記のパッケージ（半導体装置）は、基板２０上に配置された配線パターン２１にはんだ（不図示）を介して電気的に接続される。これにより、基板内の配線パターンをなくすことができ、省スペース化を図ることができる。
【０１３６】
第１リードフレーム６３の裏面が配線パターン２１に接続されることで、ダイオードチップ１のカソード電極１ｂがＰＦＣ回路等の電力回路を構成する。
【０１３７】
これにより、ダイオードチップ１−１、１−２が配置されていない第１リードフレーム６３、および第２リードフレーム６４の裏面が基板に接続され、放熱性を向上することができる。
実施の形態１４．
図１４に実施の形態１４を示す。図１４（ａ）には平面図（上面の封止樹脂は不図示）、図１４（ｂ）にはＮ−Ｎ’断面図、図１４（ｃ）には背面図、図１４（ｄ）には基板への接続図を示す。
【０１３８】
実施の形態１３とは、カソード端子１１−２とアノード端子１２−２の各端子が封止樹脂９から第１リードフレーム７３、および第２リードフレーム７４の裏面と同一平面に露出している点が異なる。
【０１３９】
実施の形態１４は、実施の形態１３と同様な効果をえることができる。
【０１４０】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【符号の説明】
【０１４１】
１、１−１，１−２  ダイオードチップ
１ａ、１ａ-１、１ａ−２  アノード電極
１ｂ、１ｂ-１、１ｂ−２  カソード電極
２  ＭＯＳＦＥＴチップ
２ａ  ゲート電極
２ｂ  ソース電極
２ｃ  ドレイン電極
３、２３、２５、３３、４３、５３、６３、７３  第１リードフレーム
４、２４、２６、３４、４４、５４、６４、７４  第２リードフレーム
５、４５、５５  第３リードフレーム
６  ボンディングワイヤ
７  ＩＧＢＴチップ
７ａ  ゲート電極
７ｂ  エミッタ電極
７ｃ  コレクタ電極
８  ＦＷＤチップ
８ａ  アノード電極
８ｂ  カソード電極
９  封止樹脂
１１、１１−１、１１−２  カソード端子
１２、１２−１、１２−２  アノード端子
１３、１３−１  ドレイン端子
１４、１４ａ、１４ｂ、１４ａ−１、１４ｂ−１  ソース端子
１５、１５−１  ゲート端子
１６、１６−１  コレクタ端子
１７、１７ａ、１７ｂ、１７ａ−１、１７ｂ−１  エミッタ端子
１８  スルーホール
２０  基板
２１  配線パターン
２０１  ダイオード
２０２  ＭＯＳＦＥＴ
３０１  ダイオード素子
３０２  カソード端子
３０３  アノード端子
４０１  ＭＯＦＥＴ素子
４０２  ゲート端子
４０３  ドレイン端子
４０４  ソース端子
５００  配線パターン
【図１】
0006520437.tif 000002
【図２】
0006520437.tif 000003
【図３】
0006520437.tif 000004
【図４】
0006520437.tif 000005
【図５】
0006520437.tif 000006
【図６】
0006520437.tif 000007
【図７】
0006520437.tif 000008
【図８】
0006520437.tif 000009
【図９】
0006520437.tif 000010
【図１０】
0006520437.tif 000011
【図１１】
0006520437.tif 000012
【図１２】
0006520437.tif 000013
【図１３】
0006520437.tif 000014
【図１４】
0006520437.tif 000015
【図１５】
0006520437.tif 000016
【図１６】
0006520437.tif 000017