(57)【特許請求の範囲】
【請求項１】
第１のパワー半導体素子（１４）と、
前記第１のパワー半導体素子に対して、並列接続された第２のパワー半導体素子（１２）と、
前記第２のパワー半導体素子がオンされているときに、前記第２のパワー半導体素子の制御端子への印加電圧とは独立して、前記第１のパワー半導体素子の制御端子に印加される電圧を、時間の経過に対して所定の傾きとなるように変化させる電圧変化手段（１３）と、
前記電圧変化手段が前記第１のパワー半導体素子の制御端子への印加電圧を変化したとき、前記第１のパワー半導体素子に流れる電流を検出する検出手段（１６）と、
前記第１のパワー半導体素子における印加電圧の変化に対する電流の変化の特性に基づいて、前記第１のパワー半導体素子の温度を推定する温度推定手段（１７）と、を備えることを特徴とする半導体装置。
【請求項２】
前記第１のパワー半導体素子は、ワイドバンドギャップ半導体により形成された素子であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第２のパワー半導体素子は、シリコンから形成された素子であることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記第２のパワー半導体素子は、複数のセルが並列に接続されて構成されたものであり、
前記第２のパワー半導体素子には、接続するセルの数に応じて、相対的に大きい電流が流れる第１の端子（１２ａ）と、相対的に小さい電流が流れる第２の端子（１２ｂ）とが設けられ、
前記検出手段は、前記第２の端子を流れる電流を検出し、この検出した電流から、前記第１のパワー半導体素子を流れる電流を検出することを特徴とする請求項３に記載の半導
体装置。
【請求項５】
前記温度推定手段によって推定される温度が所定の閾値温度以上となったとき、前記電圧変化手段は、前記第１のパワー半導体素子を流れる電流がゼロとなる電圧を前記制御端子に印加して、前記第１のパワー半導体素子を遮断することを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
【請求項６】
前記第１のパワー半導体素子及び前記第２のパワー半導体素子は、ＰＷＭ信号に応じて、オン、オフされるものであり、
前記電圧変化手段は、前記ＰＷＭ信号がオンしてから一定時間後に、前記第１のパワー半導体素子の温度の検出のために、前記制御端子への印加電圧の変化を開始することを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
【請求項７】
前記一定時間は、前記ＰＷＭ信号の周期の半分以上の時間に設定されることを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記第１のパワー半導体素子及び前記第２のパワー半導体素子は、ＰＷＭ信号に応じて、オン、オフされるものであり、
前記ＰＷＭ信号がオフする所定時間前に、前記電圧変化手段に印加電圧の変化を開始するよう指示する指示手段を備え、
前記電圧変化手段は、前記指示手段から指示を受けたとき、前記第１のパワー半導体素子の制御端子への印加電圧の変化を開始することを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
【請求項９】
前記第１のパワー半導体素子及び前記第２のパワー半導体素子は、ＰＷＭ信号に応じて、オン、オフされるものであり、
前記電圧変化手段は、前記ＰＷＭ信号がオフしたことをトリガとして、前記第１のパワー半導体素子の温度の検出のために、前記第１のパワー半導体素子の制御端子への印加電圧の変化を開始することを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
【請求項１０】
前記第１のパワー半導体素子の温度検出が終了して、前記第１のパワー半導体素子が遮断されことに同期して、前記第２のパワー半導体素子も遮断されることを特徴とする請求項９に記載の半導体装置。
【請求項１１】
前記第１のパワー半導体素子及び前記第２のパワー半導体素子は、ＰＷＭ信号に応じて、オン、オフされるものであり、
前記電圧変化手段は、前記ＰＷＭ信号がオンしたことに同期して、前記第１のパワー半導体素子の温度の検出のために、前記第１のパワー半導体素子の制御端子への印加電圧の変化を開始することを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
【請求項１２】
第１のパワー半導体素子は、電界効果型トランジスタとして構成され、前記第２のパワー半導体素子は、絶縁ゲート型バイポーラトランジスタとして構成されることを特徴とする請求項１乃至１１のいずれか１項に記載の半導体装置。
【請求項１３】
前記温度推定手段は、前記印加電圧の変化に対する電流の変化の特性として、前記印加電圧の変化に対する前記電流の変化の傾き、及び／又は、電流がゼロとなる電圧に基づいて、温度を推定することを特徴とする請求項１乃至１２のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、並列接続された第１のパワー半導体素子と第２のパワー半導体素子を含む半導体装置に関する。
【背景技術】
【０００２】
例えば、特許文献１に記載されるように、半導体チップに感温ダイオードを設けて、半導体チップの温度を測定するようにした半導体装置が知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−１７２１３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、感温ダイオードを用いて温度測定を行う場合、半導体チップに、感温ダイオード、その感温ダイオードに接続する配線、及び外部回路との接続のためのパッドが必要となり、その分、チップ面積が増大するという問題がある。この問題に関して、例えば半導体材料としてＳｉＣなどのワイドバンドギャップ半導体を用いた場合、単位面積当りの半導体チップのコストが高くなるため、チップ面積の増大が、製品コストに及ぼす影響がより顕著になる。
【０００５】
さらに、半導体チップに感温ダイオード等を作り込むための工程が必要となるので、製造工程が煩雑になり、製造コストも高くなるという問題があった。
【０００６】
本発明は、上述した点に鑑みてなされたもので、感温ダイオードを使用せずに、温度の測定を可能とした半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明による半導体装置は、
第１のパワー半導体素子（１４）と、
第１のパワー半導体素子に対して、並列接続された第２のパワー半導体素子（１２）と、
第２のパワー半導体素子がオンされているときに、第２のパワー半導体素子の制御端子への印加電圧とは独立して、第１のパワー半導体素子の制御端子に印加される電圧を、時間の経過に対して所定の傾きとなるように変化させる電圧変化手段（１３）と、
電圧変化手段が第１のパワー半導体素子の制御端子への印加電圧を変化したとき、第１のパワー半導体素子に流れる電流を検出する検出手段（１６）と、
第１のパワー半導体素子における印加電圧の変化に対する電流の変化の特性に基づいて、第１のパワー半導体素子の温度を推定する温度推定手段（１７）と、を備えることを特徴とする。
【０００８】
本発明による半導体装置は、上記のように、第１のパワー半導体素子と第２のパワー半導体素子が並列接続されている。そして、電圧変化手段が、第２のパワー半導体素子がオンされている間に、第１のパワー半導体素子の制御端子に印加される電圧を変化させる。すると、第１のパワー半導体を流れる電流が、制御端子に印加される電圧の変化に応じて変化する。この印加電圧の変化に対する電流の変化の特性は温度依存性があるため、この特性に基づいて第１のパワー半導体素子の温度を推定することができる。
【０００９】
なお、第１のパワー半導体素子の制御端子に印加される電圧を変化させた場合に、例えば第１のパワー半導体素子が遮断状態になったとしても、並列接続された第２のパワー半導体素子がオン状態になっているので、パワー半導体素子として導通させることが必要な電流は、第２のパワー半導体素子を介して導通させることができる。また、第１のパワー半導体素子の制御端子に印加される電圧を変化させた場合であっても、第１のパワー半導体素子に過剰な電流が流れたり、過大な電圧が印加されたりすることもない。
【００１０】
上記括弧内の参照番号は、本発明の理解を容易にすべく、後述する実施形態における具体的な構成との対応関係の一例を示すものにすぎず、なんら本発明の範囲を制限することを意図したものではない。
【００１１】
また、上述した特徴以外の、特許請求の範囲の各請求項に記載した技術的特徴に関しては、後述する実施形態の説明及び添付図面から明らかになる。
【図面の簡単な説明】
【００１２】
【図１】本発明による半導体装置の全体の構成を示す構成図である。
【図２】ＦＥＴが高温である場合と低温である場合との、ＦＥＴのゲート電圧Ｖｇｓとドレイン電流Ｉｄとの関係を示すグラフである。
【図３】（ａ）は、時間の経過に伴う、ＦＥＴのゲート電圧Ｖｇｓの変化の様子を示すグラフ、及び、（ｂ）は、時間の経過に伴う、ＦＥＴのドレイン電流Ｉｄ及びＩＧＢＴのコレクタ電流Ｉｃの変化の様子を示すグラフである。
【図４】ＦＥＴの温度推定を実施する具体的なタイミングについて説明するための説明図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施形態について、図面を参照しつつ詳細に説明する。
【００１４】
図１に示すように、本実施形態の半導体装置１は、パワー半導体素子として、第１のパワー半導体素子に相当する電界効果型トランジスタ（以下、ＦＥＴ）１４と、このＦＥＴ１４と並列に接続した、第２のパワー半導体素子に相当する絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴ）１２とを備えている。すなわち、ＩＧＢＴ１２のエミッタとＦＥＴ１４のソースとが接続され、ＩＧＢＴ１２のコレクタとＦＥＴ１４のドレインとが、それぞれ接続されている。
【００１５】
ここで、ＩＧＢＴ１２の基本構造は、周知のように、例えばｎチャネルＭＯＳＦＥＴのドレイン側にｐ＋層を追加したものである。このため、オンしたとき、追加のｐ＋層からｎ−層（ドリフト層）へ正孔が注入される伝導度変調が生じ、ｎ−層の抵抗が減少する。この結果、ＩＧＢＴ１２では、大電流が通電可能になるとともに、導通損失の低減やチップサイズの縮小を図ることが可能になる。本実施形態では、このＩＧＢＴ１２を、シリコン半導体を用いて形成している。
【００１６】
そして、上述したように、ＦＥＴ１４をＩＧＢＴ１２に対して並列に接続して、ともにオンするようにすることにより、ＦＥＴ１４とＩＧＢＴ１２とで電流を分担することができる。このため、パワー半導体素子として、一層の導通損失の低減を図ることができるようになる。さらに、本実施形態では、ＦＥＴ１４を、ＳｉＣやＧａＮなどのワイドバンドギャップ半導体を用いて構成したＭＯＳＦＥＴ、ＪＦＥＴ、又はＨＥＭＴとしている。これにより、ＦＥＴ１４自体の導通損失を抑えることができるため、更なる損失の低減を図ることが可能となる。
【００１７】
これらＩＧＢＴ１２とＦＥＴ１４とからなるパワー半導体素子は、高電圧・大電流の下で使用され得るもので、例えば電力変換装置としてのインバータ、コンバータ、チョッパなどにおけるスイッチング素子として用いるのに適している。
【００１８】
ＩＧＢＴ１２は、それぞれ、上述した基本構造を有する複数のセルを並列接続した構成を有している。それら複数のセルは、多数のメインセルと、少数のセンスセルとに区分けされている。すなわち、多数のメインセルは、第１のエミッタ端子１２ａに接続され、少数のセンスセルは第２のエミッタ端子１２ｂに接続されている。このメインセルとセンスセルとに区分けする比率は、予め定められている。このため、ＩＧＢＴ１２がオンしたとき、ＩＧＢＴ１２のコレクタ−エミッタ間を流れるコレクタ電流Ｉｃの内、大部分はメインセルに接続された第１のエミッタ端子１２ａを介して流れるが、一定割合の電流（センス電流）はセンスセルに接続された第２のエミッタ端子１２ｂを介して流れる。
【００１９】
ＩＧＢＴ１２の第２のエミッタ端子１２ｂを介して流れるセンス電流の電流経路には、センス抵抗１５が接続されている。このため、センスセルにセンス電流が流れると、そのセンス電流の大きさに応じた電圧がセンス抵抗１５の両端に発生する。センス抵抗１５の両端電圧は、後述する電流検出部１６に入力される。このように、センス抵抗１５をセンス電流が流れる第２のエミッタ端子１２ｂに接続することにより、センス抵抗１５での損失を低減することができる。また、電流検出用のセンスセルをシリコンから形成されるＩＧＢＴ１２に設けているため、センスセルをワイドバンドギャップ半導体から形成されるＦＥＴ１４に設ける場合に比較して、安価に済ませることができる。
【００２０】
ＩＧＢＴ１２の制御端子であるゲートには、制御部１０から与えられる駆動信号であるＩＮ信号（ＰＷＭ信号）に従って、ＩＧＢＴ１２をオン又はオフするため、ＩＧＢＴ１２のゲートに印加する電圧を発生するＩＧＢＴ用ドライバ１１が接続されている。
【００２１】
また、ＦＥＴ１４の制御端子であるゲートには、上記のＩＮ信号に従って、ＦＥＴ１４をオン又はオフするため、ＦＥＴ１４のゲートに印加する電圧を発生するＦＥＴ用ドライバ１３が接続されている。ＦＥＴ用ドライバ１３は、ＩＮ信号に応じてＦＥＴ１４に対するゲート印加電圧を発生することに加え、ＦＥＴ１４の温度検出のため、所定のタイミングでゲート印加電圧を変化（増加及び／又は減少）させる機能も備えている。
【００２２】
電流検出部１６は、センス抵抗１５の両端電圧を入力し、ＩＧＢＴ１２のセンスセルを流れる電流を検出する。つまり、センス抵抗１５の抵抗値は既知であり、このため、電流検出部１６は、センス抵抗１５の両端電圧からセンス電流を検出することができる。そして、電流検出部１６は、センスセルとメインセルとを区分けした比率を用いて、センス電流から、ＩＧＢＴ１２のメインセルを流れる電流とセンスセルを流れる電流を合算したコレクタ電流Ｉｃを算出する。算出されたコレクタ電流Ｉｃは、ＦＥＴ温度推定部１７に出力される。
【００２３】
ＦＥＴ温度推定部１７は、電流検出部１６から出力されたＩＧＢＴ１２のコレクタ電流Ｉｃ及びＦＥＴ１４のゲート電圧Ｖｇｓを取り込む。そして、取り込んだＩＧＢＴ１２のコレクタ電流ＩｃとＦＥＴ１４のゲート電圧Ｖｇｓとに基づき、ＦＥＴ１４の温度を推定する。ＦＥＴ温度推定部１７における温度推定方法については、後に詳細に説明する。
【００２４】
ＦＥＴ温度推定部１７によって推定された温度は、制御部１０及びＦＥＴ用ドライバ１３に出力される。ＦＥＴ用ドライバ１３は、ＦＥＴ温度推定部１７によって推定された温度が所定の閾値温度以上である場合、ＩＮ信号がＦＥＴ１４のオンを指示している場合（すなわち、ＰＷＭ信号がオンの場合）であっても、ＦＥＴ１４に対するゲート電圧の出力を終了することが望ましい。これにより、ＦＥＴ１４は、速やかにオフ状態に移行するため、それ以上のＦＥＴ１４の温度上昇を抑制することができるためである。
【００２５】
さらに、制御部１０は、ＦＥＴ温度推定部１７によって推定された温度が所定の閾値温度以上である場合、ＰＷＭ信号のデューティ比を低下させたり、あるいはＰＷＭ信号の出力を停止したりするようにしても良い。ＦＥＴ１４の温度が上昇している場合、同様にＩＧＢＴ１２の温度も上昇している可能性が高いためである。
【００２６】
次に、ＦＥＴ温度推定部１７における温度推定方法について説明する。
【００２７】
まず、図２のグラフに基づいて、ＦＥＴ１４の温度依存性について説明する。図２のグラフは、ＦＥＴ１４が高温である場合と低温である場合との、ＦＥＴ１４のゲート電圧Ｖｇｓとドレイン電流Ｉｄとの関係を示している。
【００２８】
図２に示すように、ＦＥＴ１４が高温である場合には、相対的に低いゲート電圧Ｖｇｓからドレイン電流Ｉｄが流れ始める。すなわち、ＦＥＴ１４が高温である場合、ＦＥＴ１４は相対的に低いオン閾値電圧Ｖｔｈを持つ。なお、オン閾値電圧Ｖｔｈは、ゲート電圧Ｖｇｓを減少させた場合、ドレイン電流Ｉｄが零となる電圧として定義することも可能である。それに対して、ＦＥＴ１４が低温である場合には、高温のときよりも相対的に高いゲート電圧Ｖｇｓを印加しないと、ドレイン電流Ｉｄは流れ始めない。すなわち、ＦＥＴ１４が低温である場合、ＦＥＴ１４は相対的に高いオン閾値電圧Ｖｔｈを持つ。このように、ＦＥＴ１４のオン閾値電圧Ｖｔｈは負の温度特性を示す。
【００２９】
また、図２に示すように、ＦＥＴ１４が高温である場合には、ドレイン電流Ｉｄが流れ始めた後、ゲート電圧Ｖｇｓの変化に対するドレイン電流Ｉｄの変化が相対的に緩やかになる。それに対して、ＦＥＴ１４が低温である場合には、ゲート電圧Ｖｇｓの変化に対するドレイン電流Ｉｄの変化が高温のときよりも相対的に急峻になる。このように、ＦＥＴ１４におけるゲート電圧Ｖｇｓの変化に対するドレイン電流Ｉｄの変化の傾きも負の温度特性を示す。
【００３０】
以上のように、ＦＥＴ１４は、オン閾値電圧Ｖｔｈ及びゲート電圧Ｖｇｓの変化に対するドレイン電流Ｉｄの変化の傾きの特性が温度によって変化する。すなわち、ＦＥＴ１４は、これらの特性に関して、温度依存性を持っている。
【００３１】
続いて、図３を参照して、ＦＥＴ１４のゲート電圧Ｖｇｓが増加するように変化させたとき、ＦＥＴ１４のドレイン電流Ｉｄの変化に伴うＩＧＢＴ１２のコレクタ電流Ｉｃの変化について説明する。図３（ａ）の上側のグラフは、時間の経過に伴う、ＦＥＴ１４のゲート電圧Ｖｇｓの変化の様子を示している。図３（ｂ）の下側のグラフは、時間の経過に伴う、ＦＥＴ１４のドレイン電流Ｉｄ及びＩＧＢＴ１２のコレクタ電流Ｉｃの変化の様子を示している。
【００３２】
なお、本実施形態では、図３（ａ）に示すように、ＦＥＴ用ドライバ１３は、ＩＧＢＴ用ドライバ１１がＩＧＢＴ１２をオンするためのゲート電圧Ｖｇｅを発生している間に、ＦＥＴ１４のゲート電圧Ｖｇｓを変化させるように構成されている。このため、ＦＥＴ１４のゲート電圧Ｖｇｓを変化させた場合に、例えばＦＥＴ１４が遮断状態になったとしても、並列接続されたＩＧＢＴ１２がオン状態になっているので、ＩＧＢＴ１２とＦＥＴ１４とからなるパワー半導体素子として導通させることが必要な電流は、ＩＧＢＴ１２を介して導通させることができる。また、ＦＥＴ１４のゲート電圧Ｖｇｓを変化させた場合であっても、ＦＥＴ１４に過剰な電流が流れたり、ＦＥＴ１４に過大な電圧が印加されたりすることもない。
【００３３】
ＦＥＴ１４のゲート電圧Ｖｇｓを零から増加させると、そのゲート電圧Ｖｇｓが上述したオン閾値電圧Ｖｔｈに達した時点から、図３（ｂ）に点線で示すように、ＦＥＴ１４にドレイン電流Ｉｄが流れ始める。すると、ＦＥＴ１４に流れるドレイン電流Ｉｄが増加した分だけ、ＩＧＢＴ１２に流れるコレクタ電流Ｉｃは減少する。このＦＥＴ１４のドレイン電流Ｉｄの増加量と、ＩＧＢＴ１２のコレクタ電流Ｉｃの減少量とは等しい。電流検出部１６はＩＧＢＴ１２のコレクタ電流Ｉｃを検出して、ＦＥＴ温度推定部１７に与える。このため、ＦＥＴ温度推定部１７において、検出されたＩＧＢＴ１２のコレクタ電流Ｉｃから、ＦＥＴ１４のドレイン電流Ｉｄや、そのドレイン電流Ｉｄの変化を算出することができる。
【００３４】
本実施形態では、このように、ＦＥＴ温度推定部１７が、ＦＥＴ１４のドレイン電流Ｉｄを算出するように構成されているが、電流検出部１６において、ＦＥＴ１４のドレイン電流Ｉｄを算出した後、ＦＥＴ温度推定部１７に出力するようにしても良い。
【００３５】
ＦＥＴ温度推定部１７は、上述したように、電流検出部１６によって検出されたＩＧＢＴ１２のコレクタ電流Ｉｃに基づき、ＦＥＴ１４のドレイン電流Ｉｄや、その変化を算出する。さらに、ＦＥＴ温度推定部１７は、ＦＥＴ１４のゲートに印加されるゲート電圧Ｖｇｓを入力している。
【００３６】
このため、ＦＥＴ温度推定部１７は、ドレイン電流Ｉｄの変化からドレイン電流Ｉｄが流れた始めたことを判定し、その判定がなされたときに入力されたゲート電圧Ｖｇｓを、オン閾値電圧Ｖｔｈとして検出することができる。さらに、ＦＥＴ温度推定部１７は、それぞれ、同じタイミングで取得した複数のドレイン電流Ｉｄとゲート電圧Ｖｇｓとを用いることで、ゲート電圧Ｖｇｓの変化に対するドレイン電流Ｉｄの変化の傾きを算出することができる。
【００３７】
図３（ｂ）に示すように、ＦＥＴ１４のオン閾値電圧Ｖｔｈ、及びゲート電圧Ｖｇｓの変化に対するドレイン電流Ｉｄの変化の傾きは、ＦＥＴ１４の温度に応じて変化する。従って、ＦＥＴ温度推定部１７は、予め定めた所定の演算式やマップを用いることにより、オン閾値電圧Ｖｔｈ及び／又はゲート電圧Ｖｇｓの変化に対するドレイン電流Ｉｄの変化の傾きから、ＦＥＴ１４の温度を推定することができる。つまり、ＦＥＴ温度推定部１７は、オン閾値電圧Ｖｔｈと、ゲート電圧Ｖｇｓの変化に対するドレイン電流Ｉｄの変化の傾きとのいずれか一方に基づいて、ＦＥＴ１４の温度を推定しても良いし、オン閾値電圧Ｖｔｈと、ゲート電圧Ｖｇｓの変化に対するドレイン電流Ｉｄの変化の傾きとの双方に基づいて、ＦＥＴ１４の温度を推定しても良い。
【００３８】
最後に、図４を参照して、ＦＥＴ１４の温度推定を実施する具体的なタイミングについて説明する。
【００３９】
ＦＥＴ１４の温度を推定するためには、上述したように、ＦＥＴ１４のゲート電圧Ｖｇｓを変化させることが必要である。ＦＥＴ１４のゲート電圧Ｖｇｓを変化させても、ＦＥＴ１４に過剰な電流が流れたりしないように、ＦＥＴ１４のゲート電圧Ｖｇｓを変化させるときには、ＩＧＢＴ１２がオンされていることが必要となる。逆に言えば、ＩＧＢＴ１２がオンされていれば、ＦＥＴ１４のゲート電圧Ｖｇｓを変化させることが可能となるので、ＦＥＴ１４の温度推定は、種々のタイミングで実施することができる。
【００４０】
例えば、図４に示すように、ＦＥＴ用ドライバ１３は、ＩＮ信号（ＰＷＭ信号）がオンしたことをトリガとして、ＦＥＴ１４のゲート電圧Ｖｇｓの変化を開始するようにしても良い。この場合、ＰＷＭ信号がオンされる以前は、ＦＥＴのゲート電圧Ｖｇｓは零となっているので、ＦＥＴ用ドライバ１３は、時間の経過に対して所定の傾きとなるように、ゲート電圧Ｖｇｓを増加させる。
【００４１】
このように、ＰＷＭ信号がオンしたことに同期して、ＦＥＴ１４のゲート電圧Ｖｇｓの変化を開始すると、デューティ比の小さいＰＷＭ信号が出力された場合であっても、温度推定を行うことができる。このため、ほぼＰＷＭ信号がオンされる毎に、ＦＥＴ１４の温度推定を実施することができ、温度推定の実行頻度を高めることができる。なお、ゲート電圧Ｖｇｓの変化途中でＰＷＭ信号がオフしてしまった場合、その時点で、ＦＥＴ用ドライバ１３はゲート電圧Ｖｇｓの出力を終了する。そのため、ＰＷＭ信号が短すぎる場合、ＦＥＴ温度推定部１７では、温度推定のための十分なデータを取得することができず、その結果、温度推定を行いえない場合がある。
【００４２】
また、図４に示すように、ＦＥＴ用ドライバ１３は、ＰＷＭ信号がオンしてから一定時間Ｔが経過した後に、ＦＥＴ１４のゲート電圧Ｖｇｓの変化を開始するようにしても良い。この場合、ＦＥＴ１４が動作を開始して温度が高くなったときに、ＦＥＴ１４の温度推定を行うことができる。従って、ＦＥＴ１４が過熱状態にあるか否かをより精度良く検出することができる。
【００４３】
一定時間Ｔとしては、例えば、図４に示すように、ＰＷＭ信号の周期ｆｃの半分以上の時間に設定することが考えられる。ＰＷＭ信号がオンしてから、ＰＷＭ信号の周期ｆｃの半分に相当する時間が経過すれば、ＦＥＴ１４の温度も相当程度、上昇していることが期待できるためである。また、周期ｆｃの半分に相当する長さの信号を持つＰＷＭ信号もある程度の頻度で出力されると考えられるため、温度推定の機会を過度に減少させてしまうことも抑制できるためである。
【００４４】
なお、ＰＷＭ信号がオンしてから一定時間Ｔ後に、ＦＥＴ１４のゲート電圧Ｖｇｓの変化を開始する場合には、図４に示すように、所定のゲート電圧Ｖｇｓが印加されている状態からゲート電圧Ｖｇｓの変化を開始することになる。そのため、本実施形態では、一旦、ゲート電圧Ｖｇｓを実質的に零まで低下させ、その後、経過時間に対して所定の傾きで、ゲート電圧Ｖｇｓを増加させるようにしている。しかしながら、ゲート電圧Ｖｇｓの変化に関して、例えば、所定のゲート電圧Ｖｇｓが印加されている状態から所定の傾きで徐々にゲート電圧Ｖｇｓを低下させていき、ゲート電圧Ｖｇｓが零に達すると、元のゲート電圧Ｖｇｓまで復帰させるようにしても良い。
【００４５】
さらに、図４に示すように、ＦＥＴ用ドライバ１３は、ＰＷＭ信号がオフしたことをトリガとして、ＦＥＴ１４のゲート電圧Ｖｇｓの変化を開始するようにしても良い。この場合も、図４に示すように、所定のゲート電圧Ｖｇｓが印加されている状態からゲート電圧Ｖｇｓの変化を開始することになる。
【００４６】
ただし、すでにＰＷＭ信号はオフされているので、ＰＷＭ信号がオンしてから一定時間Ｔ経過後にゲート電圧Ｖｇｓの変化を開始する場合とは異なり、所定のゲート電圧Ｖｇｓが印加されている状態から所定の傾きで徐々にゲート電圧Ｖｇｓを低下させ、ゲート電圧Ｖｇｓが零に達すると、ゲート電圧Ｖｇｓの印加を終了する。
【００４７】
このように、ＰＷＭ信号がオフしたことに同期して、ＦＥＴ１４のゲート電圧Ｖｇｓの変化を開始するようにすると、ＦＥＴ１４の温度が最も高くなったときに、ＦＥＴ１４の温度推定を行うことができるので、ＦＥＴ１４が過熱状態にあるか否かを一層精度良く検出することができる。
【００４８】
なお、ＰＷＭ信号がオフされたことをトリガとしてＦＥＴ１４のゲート電圧Ｖｇｓを変化させる場合、ＦＥＴ用ドライバ１３がゲート電圧Ｖｇｓを発生している間は、ＩＧＢＴ用ドライバ１１もゲート電圧Ｖｇｅを発生してＩＧＢＴ１２をオンさせておくことが必要である。このため、ＩＧＢＴ用ドライバ１１は、ＦＥＴ１４へのゲート電圧Ｖｇｓを監視し、ＰＷＭ信号がオフされた後も、ＦＥＴ１４へのゲート電圧Ｖｇｓが零となるまで、ＩＧＢＴ１２へのゲート電圧Ｖｇｅの発生を継続する。これにより、ＦＥＴ１４を確実に保護することができる。
【００４９】
以上、図４を用いて、ＦＥＴ１４の温度推定を行う幾つかのタイミングの例について説明した。実際のところ、ＦＥＴ１４の温度推定は、上述した幾つかのタイミングの内、いずれか１つのタイミングで実行すれば良い。あるいは、任意に選択された複数のタイミングにて実行しても良い。
【００５０】
本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
【００５１】
例えば、上述した実施形態では、第１のパワー半導体素子をワイドバンドギャップ半導体からなるＦＥＴ１４とし、第２のパワー半導体素子をシリコンからなるＩＧＢＴ１２とした。しかしながら、半導体材料や素子の種類は、このような例に限定されない。例えば、第１のパワー半導体素子及び第２のパワー半導体素子ともＦＥＴとしても良いし、あるいはＩＧＢＴとしても良い。あるいはまた、他の種類の素子としても良い。さらに、第１のパワー半導体素子及び第２のパワー半導体素子とも、シリコンで形成しても良いし、ワイドバンドギャップ半導体で形成しても良い。
【００５２】
また、上述した実施形態では、第２のパワー半導体素子であるＩＧＢＴ１２を流れるコレクタ電流Ｉｃを用いて、第１のパワー半導体素子であるＦＥＴ１４の温度を推定する例について説明した。しかしながら、センスセル及びセンス抵抗をＦＥＴ１４に設けて、ＦＥＴ１４のドレイン電流Ｉｄを検出し、その検出したドレイン電流Ｉｄに基づき、ＦＥＴ１４の温度推定を行っても良い。
【００５３】
さらに、第１のパワー半導体素子と第２のパワー半導体素子とのゲート電圧を異なるタイミングで変化させることにより、両素子の温度の推定を行っても良い。ただし、両素子の温度推定を行う場合であっても、センス抵抗は、いずれか一方の素子だけに設け、そのセンス抵抗によって検出された電流を用いて、両素子の温度推定を行うことが好ましい。センス抵抗を共用することにより、構成をシンプルにすることができるためである。
【００５４】
また、上述した実施形態では、温度推定を実施するタイミングの１つとして、ＰＷＭ信号がオフされたことをトリガとすることにより、ＰＷＭ信号がオフされたことに同期する例について説明した。しかしながら、ＰＷＭ信号がオフされたことに同期して温度推定を実施する場合、ＰＷＭ信号がオフされた後も、一定の期間、ＩＧＢＴ１２及びＦＥＴ１４がオンされた状態に維持されることになる。
【００５５】
このＰＷＭ信号がオフされた後の、ＩＧＢＴ１２及びＦＥＴ１４のオン期間を短縮すべく、ＦＥＴ用ドライバ１３に対して、ＰＷＭ信号がオフする所定時間前に、ゲート電圧Ｖｇｓの変化の開始を指示する指示回路を設けても良い。例えば、指示回路は、制御部１０からＰＷＭ信号の長さに関する情報を取得し、ＰＷＭ信号がオフされる所定時間前のタイミングをカウントし、カウントの完了時にゲート電圧Ｖｇｓの変化の開始を指示するように構成することができる。
【符号の説明】
【００５６】
１０  制御部
１１  ＩＧＢＴ用ドライバ
１２  ＩＧＢＴ
１３  ＦＥＴ用ドライバ
１４  ＦＥＴ
１５  センス抵抗
１６  電流検出部
１７  ＦＥＴ温度推定部
【図１】
0006623556.tif 000002
【図２】
0006623556.tif 000003
【図３】
0006623556.tif 000004
【図４】
0006623556.tif 000005