(57)【特許請求の範囲】
【請求項１】
共通の半導体基板に形成され、共通のバイアス電圧により動作するアバランシェフォトダイオードをそれぞれ含む複数のピクセルと、
前記半導体基板上に形成されて前記複数のピクセルに含まれる二以上の第１のピクセルと電気的に接続され、前記二以上の第１のピクセルからの出力電流を一括して取り出す第１の配線と、
前記半導体基板上に形成されて前記複数のピクセルに含まれる二以上の第２のピクセルと電気的に接続され、前記二以上の第２のピクセルからの出力電流を一括して取り出す第２の配線と、
前記第１の配線と定電位線との間に接続され、前記二以上の第１のピクセルからの出力電流を第１の電圧信号に変換する第１の抵抗と、
前記第２の配線と定電位線との間に接続され、前記二以上の第２のピクセルからの出力電流を第２の電圧信号に変換する第２の抵抗と、を備え、
前記第２の抵抗の抵抗値が前記第１の抵抗の抵抗値よりも小さい、光電変換素子。
【請求項２】
光電変換素子と、前記光電変換素子からの出力電流を読み出す読出回路とを備える光電変換モジュールであって、
前記光電変換素子は、
共通の半導体基板に形成され、共通のバイアス電圧により動作するアバランシェフォトダイオードをそれぞれ含む複数のピクセルと、
前記半導体基板上に形成されて前記複数のピクセルに含まれる二以上の第１のピクセルと電気的に接続され、前記二以上の第１のピクセルからの出力電流を一括して取り出す第１の配線と、
前記半導体基板上に形成されて前記複数のピクセルに含まれる二以上の第２のピクセルと電気的に接続され、前記二以上の第２のピクセルからの出力電流を一括して取り出す第２の配線と、を有し、
前記読出回路または前記光電変換素子は、
前記第１の配線と定電位線との間に接続され、前記二以上の第１のピクセルからの出力電流を第１の電圧信号に変換する第１の抵抗と、
前記第２の配線と定電位線との間に接続され、前記二以上の第２のピクセルからの出力電流を第２の電圧信号に変換する第２の抵抗と、を有し、
前記第２の抵抗の抵抗値が前記第１の抵抗の抵抗値よりも小さい、光電変換モジュール。
【請求項３】
前記読出回路は、
前記第１の電圧信号に基づいて、前記二以上の第１のピクセルから出力される電流パルスをカウントするフォトンカウンティング回路と、
前記第２の電圧信号に対応するデジタル信号を生成するＡ／Ｄコンバータと、を有する、請求項２に記載の光電変換モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換素子及び光電変換モジュールに関するものである。
【背景技術】
【０００２】
特許文献１には、放射線画像読取装置が開示されている。この放射線画像読取装置は、放射線画像が記録された輝尽性蛍光体層に励起光を走査して得られる画像情報を読み取るための光電変換素子を備えている。光電変換素子は、フォトダイオード及びシリコン光電子増倍管を有する。そして、光電変換素子により読み取られる輝尽光の光量に応じて、画像情報を読み取る光電変換素子をフォトダイオードとシリコン光電子増倍管との間で切り換える。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−２８７１６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
微弱な光を検出するための光電変換素子として、近年、アバランシェフォトダイオード（以下、ＡＰＤ）からなるピクセルが二次元状に配置されて成るものが知られている。このような光電変換素子では、各ピクセルに共通のバイアス電圧を供給するとともに、各ピクセルからの出力電流を一括して収集してフォトンカウンティングを行うことにより、フォトダイオードアレイへの微弱な入射光量を精度良く測定することができる。このような光電変換デバイスとしては、例えば浜松ホトニクス社製ＭＰＰＣ（登録商標）がある。
【０００５】
しかしながら、このような光電変換素子の適用範囲の拡大に従って、微弱光量から比較的大きな光量まで幅広い光量レンジに対応し得ることが望まれている。本発明は、このような課題に鑑みてなされたものであり、幅広い光量レンジに対応し得る光電変換素子及び光電変換モジュールを提供することを目的とする。
【課題を解決するための手段】
【０００６】
上述した課題を解決するために、本発明による光電変換素子は、共通の半導体基板に形成され、共通のバイアス電圧により動作するアバランシェフォトダイオードをそれぞれ含む複数のピクセルと、半導体基板上に形成されて複数のピクセルに含まれる二以上の第１のピクセルと電気的に接続され、二以上の第１のピクセルからの出力電流を一括して取り出す第１の配線と、半導体基板上に形成されて複数のピクセルに含まれる二以上の第２のピクセルと電気的に接続され、二以上の第２のピクセルからの出力電流を一括して取り出す第２の配線と、第１の配線と定電位線との間に接続され、二以上の第１のピクセルからの出力電流を第１の電圧信号に変換する第１の抵抗と、第２の配線と定電位線との間に接続され、二以上の第２のピクセルからの出力電流を第２の電圧信号に変換する第２の抵抗とを備え、第２の抵抗の抵抗値が第１の抵抗の抵抗値よりも小さい。
【０００７】
また、本発明による光電変換モジュールは、光電変換素子と、光電変換素子からの出力電流を読み出す読出回路とを備える光電変換モジュールであって、光電変換素子は、共通の半導体基板に形成され、共通のバイアス電圧により動作するアバランシェフォトダイオードをそれぞれ含む複数のピクセルと、半導体基板上に形成されて複数のピクセルに含まれる二以上の第１のピクセルと電気的に接続され、二以上の第１のピクセルからの出力電流を一括して取り出す第１の配線と、半導体基板上に形成されて複数のピクセルに含まれる二以上の第２のピクセルと電気的に接続され、二以上の第２のピクセルからの出力電流を一括して取り出す第２の配線とを有し、読出回路または光電変換素子は、第１の配線と定電位線との間に接続され、二以上の第１のピクセルからの出力電流を第１の電圧信号に変換する第１の抵抗と、第２の配線と定電位線との間に接続され、二以上の第２のピクセルからの出力電流を第２の電圧信号に変換する第２の抵抗とを有し、第１の抵抗の抵抗値が第２の抵抗の抵抗値よりも大きい。
【０００８】
これらの光電変換素子及び光電変換モジュールでは、第１のピクセルからの出力電流を電圧信号に変換する第１の抵抗の抵抗値が、第２のピクセルからの出力電流を電圧信号に変換する第２の抵抗の抵抗値よりも大きい。これにより、入射光量が微弱な場合であっても、二以上の第１のピクセルからの出力電流を比較的大きな増幅率でもって電圧信号に変換することができる。言い換えれば、入射光量に対して高いゲインで電圧信号を出力することができるので、フォトンカウンティングを精度良く行うことができる。一方、入射光量が比較的大きい場合であっても、二以上の第２のピクセルからの出力電流を比較的小さな増幅率でもって電圧信号に変換することができる。言い換えれば、入射光量に対して低いゲインで電圧信号を出力することができるので、出力が飽和する入射光量の上限をより大きくすることができる。従って、上記の光電変換素子及び光電変換モジュールによれば、入射光量に応じて第１の電圧信号または第２の電圧信号を選択することによって、微弱光量から比較的大きな光量まで幅広い光量レンジに対応することができる。
【０００９】
また、上記の光電変換モジュールに関しては、ピクセルからの出力電流を一括して取り出すための配線を２種類（第１及び第２の配線）設ける点を除き、従来の光電変換素子と同様の構成を採用できる。従って、光電変換素子の設計が極めて容易であり、従来の光電変換素子からの特性の変化を小さく抑えることができる。
【００１０】
また、上記の光電変換モジュールにおいて、読出回路は、第１の電圧信号に基づいて、二以上の第１のピクセルから出力される電流パルスをカウントするフォトンカウンティング回路と、第２の電圧信号に対応するデジタル信号を生成するＡ／Ｄコンバータとを有してもよい。これにより、微弱光量から比較的大きな光量まで幅広い光量レンジに対応する信号を好適に読み出すことができる。
【発明の効果】
【００１１】
本発明によれば、幅広い光量レンジに対応し得る光電変換素子及び光電変換モジュールを提供することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態に係る光電変換素子の平面図である。
【図２】受光面の一部を拡大して示す平面図である。
【図３】光電変換素子の断面構成を概略的に示す図である。
【図４】外部回路の構成例を概略的に示す図である。
【図５】第１変形例に係る光電変換素子の平面図である。
【図６】受光面の一部を拡大して示す平面図である。
【図７】光電変換素子の断面構成を概略的に示す図である。
【図８】第２変形例に係る外部回路の構成例を概略的に示す図である。
【発明を実施するための形態】
【００１３】
以下、添付図面を参照しながら本発明による光電変換素子及び光電変換モジュールの実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１４】
図１は、本発明の一実施形態に係る光電変換素子１Ａの平面図である。光電変換素子１Ａは、半導体基板３０を備えており、半導体基板３０の主面上は光を受ける受光部３Ａとなっている。受光部３Ａでは、複数のピクセル１０が二次元状に配列されている。複数のピクセル１０は、共通のバイアス電圧により動作するＡＰＤをそれぞれ含んで構成されている。
【００１５】
複数のピクセル１０には、二以上の第１のピクセル１１と、二以上の第２のピクセル１２とが含まれる。第１のピクセル１１の受光面積（実効的な有感領域）と、第２のピクセル１２の受光面積とは互いに略等しい。一例では、隣り合う第１のピクセル１１同士のピッチ（中心間隔）は５０μｍであり、隣り合う第２のピクセル１２同士のピッチも５０μｍである。本実施形態では、第１のピクセル１１が列方向に並んで配置されて成る第１のピクセル列１１Ａと、第２のピクセル１２が列方向に並んで配置されて成る第２のピクセル列１２Ａとが、行方向に交互に並んでいる。
【００１６】
光電変換素子１Ａは、信号読出用の第１の配線２１及び第２の配線２２を更に備えている。第１の配線２１は、二以上の第１のピクセル１１と電気的に接続されており、これらの第１のピクセル１１からの出力電流を一括して取り出す。第２の配線２２は、二以上の第２のピクセル１２と電気的に接続されており、これらの第２のピクセル１２からの出力電流を一括して取り出す。
【００１７】
図２は、受光部３Ａの一部を拡大して示す平面図である。図２に示されるように、第１のピクセル１１のＡＰＤと第１の配線２１とは、クエンチング抵抗２３を介して電気的に接続されている。言い換えると、クエンチング抵抗２３の一端が第１のピクセル１１のＡＰＤと電気的に接続され、他端が第１の配線２１と電気的に接続されている。同様に、第２のピクセル１２のＡＰＤと第２の配線２２とは、クエンチング抵抗２４を介して電気的に接続されている。言い換えると、クエンチング抵抗２４の一端が第２のピクセル１２のＡＰＤと電気的に接続され、他端が第２の配線２２と電気的に接続されている。クエンチング抵抗２３，２４の抵抗値は互いに略等しい。一例では、クエンチング抵抗２３，２４の抵抗値は２５０ｋΩである。なお、図に示される例では、クエンチング抵抗２３，２４が渦巻き状に配設されているが、クエンチング抵抗２３，２４は様々な形状に配設されることができ、例えば直線状に配設されてもよい。クエンチング抵抗２３，２４は、例えば光透過性（半透明）の導電性材料からなる。
【００１８】
図３は、光電変換素子１Ａの断面構成を概略的に示す図である。光電変換素子１Ａは、例えばｎ型Ｓｉからなる半導体基板３０を備えている。上述した複数のピクセル１０は、この共通の半導体基板３０に形成されている。具体的には、半導体基板３０は主面３０ａ及び裏面３０ｂを有しており、裏面３０ｂ上の全面には下面電極（カソード）３１が設けられている。また、主面３０ａを含む半導体基板３０の内部には、第１のピクセル１１を構成するｐ型半導体領域３２ａと、第２のピクセル１２を構成するｐ型半導体領域３２ｂとが、互いに間隔を空けて並んで形成されている。ｐ型半導体領域３２ａ，３２ｂは例えばｐ型Ｓｉからなる。第１のピクセル１１のＡＰＤは、ｐ型半導体領域３２ａと半導体基板３０とがｐｎ接合を成すことによって構成されている。同様に、第２のピクセル１２のＡＰＤは、ｐ型半導体領域３２ｂと半導体基板３０とがｐｎ接合を成すことによって構成されている。
【００１９】
主面３０ａ上の全面には、第１の絶縁膜３３が設けられている。第１の絶縁膜３３は、例えばＳｉＯ2、ＳｉＮといった絶縁性シリコン化合物によって好適に構成され得る。ｐ型半導体領域３２ａ上かつ第１の絶縁膜３３上にはコンタクト電極（アノード）３４ａが設けられている。コンタクト電極３４ａは、第１の絶縁膜３３に形成された開口を介してｐ型半導体領域３２ａと接触している。同様に、ｐ型半導体領域３２ｂ上かつ第１の絶縁膜３３上にはコンタクト電極（アノード）３４ｂが設けられている。コンタクト電極３４ｂは、第１の絶縁膜３３に形成された開口を介してｐ型半導体領域３２ｂと接触している。
【００２０】
第１の配線２１及び第２の配線２２は、金属製であり、半導体基板３０上に形成されている。本実施形態では、第１の配線２１及び第２の配線２２は、ｐ型半導体領域３２ａ及びｐ型半導体領域３２ｂのいずれも形成されていない半導体基板３０の領域上に位置する第１の絶縁膜３３上に設けられている。
【００２１】
第１の配線２１及び第２の配線２２、第１の絶縁膜３３、並びにコンタクト電極３４ａ及び３４ｂは、第２の絶縁膜３５によって覆われている。第２の絶縁膜３５は、半導体基板３０上の全面を覆っており、例えばＳｉＯ2、ＳｉＮといった無機絶縁体によって好適に構成され得る。前述したクエンチング抵抗２３，２４は、第２の絶縁膜３５上に設けられている。クエンチング抵抗２３の一端及び他端それぞれは、第２の絶縁膜３５に形成された開口を介して、コンタクト電極３４ａ及び第１の配線２１のそれぞれと電気的に接続されている。クエンチング抵抗２４の一端及び他端それぞれは、第２の絶縁膜３５に形成された開口を介して、コンタクト電極３４ｂ及び第２の配線２２のそれぞれと電気的に接続されている。
【００２２】
ここで、光電変換素子１Ａと、光電変換素子１Ａからの出力電流を読み出す読出回路とを備える光電変換モジュールの構成について説明する。図４は、光電変換モジュール２Ａの構成例を概略的に示す図である。図４に示されるように、複数のピクセル１０の各ＡＰＤのカソードすなわち下面電極３１（図３参照）には、共通のバイアス電圧ＨＶが印加される。
【００２３】
読出回路５Ａは、第１の抵抗４１、第２の抵抗４２、フォトンカウンティング回路６０、増幅回路７０、ピークホールド回路７１、Ａ／Ｄコンバータ７２、及び信号処理部８０を有する。第２の抵抗４２の抵抗値は、第１の抵抗４１の抵抗値よりも小さい。一例では、第１の抵抗４１の抵抗値は１ＭΩないし数ＭΩであり、第２の抵抗４２の抵抗値は５０Ω（すなわち通常の５０Ω終端）である。
【００２４】
第１の抵抗４１は、第１の配線２１と、定電位線である基準電位（ＧＮＤ）線５１との間に接続され、第１のピクセル１１からの出力電流を第１の電圧信号Ｖ１に変換する。具体的には、抵抗４１の一端は、第１の配線２１及びクエンチング抵抗２３を介して、第１のピクセル１１のＡＰＤのアノードに接続される。抵抗４１の他端は基準電位（ＧＮＤ）線５１に接続される。抵抗４１の一端はフォトンカウンティング回路６０に接続されており、抵抗４１における降下電圧が、第１の電圧信号Ｖ１としてフォトンカウンティング回路６０に入力される。
【００２５】
フォトンカウンティング回路６０は、コンパレータ６１と、カウンタ６２とを含む。コンパレータ６１は、Ｄ／Ａコンバータ６３によって生成された基準電圧と、第１の電圧信号Ｖ１とを比較する。そして、第１の電圧信号Ｖ１が基準電圧を超えたとき（すなわち閾値を超える電流パルスが第１のピクセル１１から出力されたとき）に、信号をカウンタ６２に送る。カウンタ６２は、コンパレータ６１から信号が送られた回数をカウントする。そのカウント値は、全ての第１のピクセル１１への入射光量に相当する。
【００２６】
第２の抵抗４２は、第２の配線２２と、定電位線である基準電位（ＧＮＤ）線５１との間に接続され、第２のピクセル１２からの出力電流を第２の電圧信号Ｖ２に変換する。具体的には、抵抗４２の一端は、第２の配線２２及びクエンチング抵抗２４を介して、第２のピクセル１２のＡＰＤのアノードに接続される。抵抗４２の他端は基準電位（ＧＮＤ）線５１に接続される。抵抗４２の一端は、増幅回路７０及びピークホールド回路７１を介して、Ａ／Ｄコンバータ７２に接続されている。第２の電圧信号Ｖ２は、増幅回路７０によって増幅されたのち、ピークホールド回路７１によって保持される。そして、保持された電圧が、Ａ／Ｄコンバータ７２に入力される。Ａ／Ｄコンバータ７２は、入力された電圧信号（アナログ信号）をデジタル信号に変換する。そのデジタル値は、全ての第２のピクセル１２への入射光量に相当する。
【００２７】
カウンタ６２から出力されるカウント値およびＡ／Ｄコンバータ７２から出力されるデジタル値は、信号処理部８０へ送られる。信号処理部８０は、これらのカウント値およびデジタル値のうち有意な値を有する方を採用し、その値に基づいて入射光量を特定する。
【００２８】
以上に説明した、本実施形態の光電変換モジュール２Ａによって得られる効果について説明する。光電変換モジュール２Ａでは、第１のピクセル１１からの出力電流を第１の電圧信号Ｖ１に変換する抵抗４１の抵抗値が、第２のピクセル１２からの出力電流を第２の電圧信号Ｖ２に変換する抵抗４２の抵抗値よりも大きい。これにより、入射光量が微弱な場合であっても、二以上の第１のピクセル１１からの出力電流を比較的大きな増幅率でもって第１の電圧信号Ｖ１に変換することができる。言い換えれば、入射光量に対して高いゲインで第１の電圧信号Ｖ１を生成することができるので、フォトンカウンティングを精度良く行うことができる。一方、入射光量が比較的大きい場合であっても、二以上の第２のピクセル１２からの出力電流を比較的小さな増幅率でもって第２の電圧信号Ｖ２に変換することができる。言い換えれば、入射光量に対して低いゲインで第２の電圧信号Ｖ２を生成することができるので、出力が飽和する入射光量の上限をより大きくすることができる。従って、本実施形態の光電変換モジュール２Ａによれば、入射光量に応じて第１の電圧信号Ｖ１に基づくカウント値または第２の電圧信号Ｖ２に基づくデジタル値を選択することにより、微弱光量から比較的大きな光量まで幅広い光量レンジに対応することができる。
【００２９】
また、本実施形態では、複数のピクセルからの出力電流を一括して取り出すための配線を２種類（第１及び第２の配線２１，２２）設ける点を除き、従来の光電変換素子と同様の構成を採用できる。従って、光電変換素子１Ａの設計が極めて容易であり、従来の光電変換素子からの特性の変化を小さく抑えることができる。
【００３０】
また、本実施形態によれば、入射光量が微弱な場合、及び比較的大きい場合の双方に対し、各ピクセルの光検出原理を共通とする一つのデバイスで対応することが可能となる。これにより、動作電圧の共通化、同一基板上に構成することによる低コスト化、並びに、特性の均一化が期待できる。また、本実施形態によれば、多数のピクセル１０を二次元状に配列することが可能であり、大面積の受光面を容易に実現できる。また、複数のピクセル１０の配列の自由度が高く、受光部３Ａを正方形、長方形、円形、及び多角形といった、用途や光学系に適した形状に変更することが容易である。更に、特許文献１の構成と比較して、入射光量が比較的大きい場合であってもショットノイズが極めて小さくなり、広い光量レンジにおいて高ゲイン及び高いＳ／Ｎ比を両立できる。
【００３１】
また、本実施形態のように、読出回路５Ａは、第１の電圧信号Ｖ１に基づいて、二以上の第１のピクセル１１から出力される電流パルスをカウントするフォトンカウンティング回路６０と、第２の電圧信号Ｖ２に対応するデジタル信号を生成するＡ／Ｄコンバータ７２とを有してもよい。これにより、微弱光量から比較的大きな光量まで幅広い光量レンジに対応する信号を好適に読み出すことができる。
【００３２】
（第１変形例）
図５は、本発明の第１変形例に係る光電変換素子１Ｂの平面図である。光電変換素子１Ｂと上記実施形態との相違点は、受光面における第１のピクセル１１及び第２のピクセル１２の配置である。本変形例の受光部３Ｂにおいては、Ｋ1個（Ｋ1は２以上の整数、図ではＫ1＝１６の場合を例示）の第１のピクセル１１をそれぞれ含む複数の第１の領域Ａ１と、Ｋ2個（Ｋ2は２以上の整数、図ではＫ2＝１６の場合を例示）の第２のピクセル１２をそれぞれ含む複数の第２の領域Ａ２とが、受光部３Ｂにおいて混在して二次元状（マトリクス状）に配列されている。図５に示される例では、第１の領域Ａ１と第２の領域Ａ２とが市松模様のごとく配置されている。
【００３３】
図６（ａ）及び図６（ｂ）は、第１の領域Ａ１及び第２の領域Ａ２をそれぞれ拡大して示す平面図である。また、図７は、光電変換素子１Ｂの断面構成を概略的に示す図である。一例では、第１の領域Ａ１において第１のピクセル１１はＭ1行Ｎ1列（Ｍ1，Ｎ1は１以上の整数。但しＭ1×Ｎ1＝Ｋ1）の二次元状に配列されている。そして、２列おきに第１の配線２１が配設されており、各第１の配線２１の両側に位置する第１のピクセル１１が、その第１の配線２１にクエンチング抵抗２３を介して電気的に接続されている。同様に、第２の領域Ａ２において第２のピクセル１２はＭ2行Ｎ2列（Ｍ2，Ｎ2は１以上の整数。但しＭ2×Ｎ2＝Ｋ2）の二次元状に配列されている。そして、２列おきに第２の配線２２が配設されており、各第２の配線２２の両側に位置する第２のピクセル１２が、その第２の配線２２にクエンチング抵抗２４を介して電気的に接続されている。
【００３４】
本発明における第１及び第２のピクセルの配置は上記実施形態に限られるものではなく、例えば本変形例の光電変換素子１Ｂなど、様々な形態が可能である。そして、どのようなピクセル配置であっても、上述した実施形態の光電変換素子１Ａ及び光電変換モジュール２Ａと同様の効果を好適に奏することができる。
【００３５】
（第２変形例）
図８は、本発明の第２変形例に係る光電変換モジュール２Ｂの平面図である。光電変換モジュール２Ｂと上記実施形態との相違点は、抵抗４１，４２の配置である。すなわち、上記実施形態では抵抗４１，４２が読出回路５Ａに含まれているが、光電変換モジュール２Ｂでは、読出回路５Ｂが抵抗４１，４２を有しておらず、光電変換素子１Ｃが抵抗４１，４２を有する。なお、抵抗４１，４２の配置を除く光電変換素子１Ｃ及び読出回路５Ｂの構成は、上記実施形態の光電変換素子１Ａ及び読出回路５Ａと同様である。
【００３６】
本変形例のように、抵抗４１，４２を光電変換素子１Ｃが有してもよい。そのような場合であっても上述した実施形態の光電変換モジュール２Ａと同様の効果を好適に奏することができる。
【００３７】
本発明による光電変換素子及び光電変換モジュールは、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上述した実施形態及び各変形例を、必要に応じて互いに組み合わせてもよい。また、上記実施形態では抵抗４１，４２の抵抗値として数ＭΩ及び５０Ωを例示したが、抵抗値はこれらに限定されるものではなく、様々な抵抗値を採用することができる。また、上記実施形態では半導体基板３０及びｐ型半導体領域３２ａ，３２ｂの構成材料としてＳｉを例示したが、本発明では、半導体基板及び各ｐ型半導体領域には種々の半導体材料を採用し得る。
【符号の説明】
【００３８】
１Ａ〜１Ｃ…光電変換素子、３Ａ，３Ｂ…受光部、１０…ピクセル、１１…第１のピクセル、１１Ａ…第１のピクセル列、１２…第２のピクセル、１２Ａ…第２のピクセル列、２１…第１の配線、２２…第２の配線、２３，２４…クエンチング抵抗、３０…半導体基板、３１…下面電極、３２ａ，３２ｂ…ｐ型半導体領域、３３…第１の絶縁膜、３４ａ，３４ｂ…コンタクト電極、３５…第２の絶縁膜、４１…第１の抵抗、４２…第２の抵抗、６０…フォトンカウンティング回路、６１…コンパレータ、６２…カウンタ、６３…Ｄ／Ａコンバータ、７０…増幅回路、７１…ピークホールド回路、７２…Ａ／Ｄコンバータ、８０…信号処理部、Ａ１…第１の領域、Ａ２…第２の領域。
【図１】
0006543565.tif 000002
【図２】
0006543565.tif 000003
【図３】
0006543565.tif 000004
【図４】
0006543565.tif 000005
【図５】
0006543565.tif 000006
【図６】
0006543565.tif 000007
【図７】
0006543565.tif 000008
【図８】
0006543565.tif 000009