(57)【特許請求の範囲】
【請求項１】
集積回路被試験デバイス（ＤＵＴ）を試験するための試験装置（ＴＥ）と共に操作可能なレーザ支援デバイス改変（ＬＡＤＡ）システムであって、
前記ＴＥからクロック信号を受信し、該クロック信号にレーザパルスを同期するための同期信号を生成するタイミングエレクトロニクスと、
前記同期信号に従って前記レーザパルスを生成するパルスレーザ源と、
前記パルスレーザ源から前記レーザパルスを受け、前記ＤＵＴ上の所望の位置に前記レーザパルスを向ける光学装置と、
クロックタイムに同期された時間で前記ＤＵＴ内のトランジスタに到達するように前記レーザパルスをタイミング調整するために前記タイミングエレクトロニクスを作動し、クロックタイムに対して前記レーザパルスの遅延又は先行を組み込むことを可能にして、これにより前記ＴＥから前記ＤＵＴに適用された試験信号に対する前記トランジスタの電気的応答を変更するように構成されたコントローラと、
前記ＤＵＴからの前記レーザパルスの反射を検出し、対応する強度信号を生成する単一画素センサとを備え、
前記コントローラは、前記変更されたトランジスタの電気的応答を検出し、前記対応する強度信号を受信し、前記電気的応答及び強度信号を用いて前記ＤＵＴ上の選択された位置における前記電気的応答対時間のプロットを生成するように構成されている、システム。
【請求項２】
前記電気的応答対時間のプロットは、前記クロック信号に対する前記レーザパルスの同期性に対応する、請求項１に記載のシステム。
【請求項３】
前記電気的応答対時間のプロットは、前記ＴＥの試験信号に関する前記レーザパルスの到達時間に対する欠陥率のプロットを含む、請求項１に記載のシステム。
【請求項４】
前記レーザパルスのパルス繰り返し数は、複数の前記クロック信号として構成される、請求項１に記載のシステム。
【請求項５】
前記光学装置は、前記所望の位置のそれぞれに一連の前記レーザパルスを連続的に当てることにより前記所望の位置に前記レーザパルスを向けて、これによって前記ＤＵＴの選択領域に照射する、請求項１に記載のシステム。
【請求項６】
前記パルスレーザ源は、前記レーザパルスのビームを生成し、
前記光学装置は、前記所望の位置のそれぞれに前記ビームを連続的にパーキングすることにより前記所望の位置上に前記レーザパルスを向ける、請求項１に記載のシステム。
【請求項７】
前記コントローラは、前記所望の位置のそれぞれにおいて試験の合否を検出することにより前記電気的応答及び強度信号を用い、欠陥を検出した場合に前記強度信号を第１の色に設定し、合格を検出した場合に前記強度信号を第２の色に設定する、請求項１に記載のシステム。
【請求項８】
前記第１の色は黒及び白のうちの一方であり、前記第２の色は黒及び白のうちの他方である、請求項７に記載のシステム。
【請求項９】
前記コントローラは、前記電気的応答対時間のプロットにフーリエ変換をさらに適用する、請求項１に記載のシステム。
【請求項１０】
モニタをさらに備え、
前記コントローラは、５０％以上の割合でトランジスタの欠陥を有する位置は第１の色で表示され、５０％未満の割合でトランジスタの欠陥を有する位置は第２の色で表示されるように、目的の領域の画像を前記モニタに表示し、
前記コントローラは、５０％以上の割合でトランジスタの欠陥を有する位置及び５０％未満の割合でトランジスタの欠陥を有する位置のうちの選択された一方の前記電気的応答対時間のプロットを前記モニタにさらに表示する、請求項１に記載のシステム。
【請求項１１】
クロック信号及び試験信号を生成する試験装置（ＴＥ）に接続された集積回路被試験デバイス（ＤＵＴ）を試験するためにレーザ支援デバイス改変（ＬＡＤＡ）システムを用いる方法であって、
一連のレーザパルスを含むレーザビームを生成することと、
前記ＤＵＴの目的の領域内の各画素位置上に前記レーザビームを順次配置し、各画素位置で試験ループを実行することと、
合格／不合格の結果が５０％から逸脱する欠陥率を示す複数の画素位置における欠陥率対時間のプロットを生成することとを備え、
前記試験ループは、前記ＴＥが前記ＤＵＴに前記試験信号を適用する間、時空間体積のそれぞれが前記ＤＵＴの合格／不合格結果を記録するために、前記クロック信号に対する前記レーザパルスの到達時間を一時的にスキャンすることを含み、
前記時空間体積は、前記ＤＵＴ上の空間座標と前記レーザパルスの到達時間との組合せとして定義される、方法。
【請求項１２】
前記レーザパルスは、前記ＤＵＴ内で二光子吸収を起こすように算出された波長及び持続時間を有するように構成されている、請求項１１に記載の方法。
【請求項１３】
前記レーザパルスは、前記ＤＵＴ内で単光子吸収を起こすように算出された波長及び持続時間を有するように構成されている、請求項１１に記載の方法。
【請求項１４】
前記ＤＵＴの合格／不合格結果を記録することは、前記ＤＵＴが合格の場合に第１の色を記録し、前記ＤＵＴが不合格の場合に第２の色を記録することをさらに含む、請求項１１に記載の方法。
【請求項１５】
前記第１の色及び第２の色を用いてモニタ上に画像を生成することをさらに備えている、請求項１４に記載の方法。
【請求項１６】
前記欠陥率対時間のプロットを生成することは、前記ＤＵＴ上の空間座標を選択することと、時間に対する前記第１の色及び第２の色をプロットすることとを含む、請求項１４に記載の方法。
【請求項１７】
前記第１の色は黒及び白のうちの一方であり、前記第２の色は黒及び白のうちの他方である、請求項１６に記載の方法。
【請求項１８】
前記画素位置は、フリップフロップを含み、
前記一連のレーザパルスは、前記フリップフロップにシングルアップセットイベントを生成するように構成されている、請求項１１に記載の方法。
【請求項１９】
合格／不合格結果が５０％から逸脱する欠陥率を示す複数の画素位置をネットリスト内のトランジスタのレイアウトに関連付けることをさらに備えている、請求項１１に記載の方法。
【請求項２０】
クロック信号及び試験信号を生成する試験装置（ＴＥ）に接続された集積回路被試験デバイス（ＤＵＴ）を試験するためにレーザ支援デバイス改変（ＬＡＤＡ）システムを用いる方法であって、
前記ＤＵＴのトランジスタにおいてレーザパルスを適用することなく時間の５０％の試験を不合格となるような前記ＤＵＴ試験パターンに適するように前記ＴＥを構成することと、
前記ＤＵＴの選択された焦点位置に、前記試験パターンの間の正確な時間で電荷キャリア対を注入するのに十分なエネルギーを有するように構成されたレーザパルスを適用する間、前記ＤＵＴに繰り返して前記試験パターンを適用することと、
前記焦点位置のそれぞれにおいてそれぞれの試験パターンの繰り返しの試験結果を記録することと、
前記試験結果が５０％の欠陥から実質的に逸脱する位置を決定することと、
欠陥率が５０％から実質的に逸脱する時間又は位置を同定することとを備えている方法。
【発明の詳細な説明】
【技術分野】
【０００１】
（クロスリファレンス）
本願は、２０１３年３月２４日に出願された米国仮出願第６１／８０４６９６号、２０１３年３月２９日に出願された米国仮出願第６１／８０６８０３号、２０１３年６月２４日に出願された米国仮出願第６１／８３８６７９号に基づく優先権を主張し、それらの開示の全体は本願明細書に参照として組み込まれる。
【０００２】
（政府許認可権）
本発明は、空軍研究所（ＡＦＲＬ）の契約番号ＦＡ８６５０−１１−Ｃ−７１０４を介して、アメリカ合衆国国家情報長官官房（ＯＤＮＩ）、情報先端研究プロジェクト活動（ＩＡＲＰＡ）により支持された仕事に基づくものである。本明細書に含まれるアイデア及び結果は、本発明者らのアイデア及び結果であり、ＯＤＮＩ、ＩＡＲＰＡ、ＡＦＲＬ又は米国政府の公式承認を必ずしも有するものとして解釈されるべきでない。
【０００３】
（技術分野）
本発明は、集積回路（ＩＣ）のレーザによる欠陥位置分析の分野に関する。特に、本発明は、レーザ支援デバイス改変（ＬＡＤＡ）技術を用いたＩＣの設計デバッグ及び／又は不良解析に関する。
【背景技術】
【０００４】
ＬＡＤＡ（レーザ支援デバイス改変）は、集積回路の裏側に局所的光電流を発生し、「感受性」トランジスタにおける試験刺激の合／否結果を変更し、これにより設計又はプロセス欠陥を含む感受性領域を局在化させるための連続波（ＣＷ）レーザの能力に依存する技術である。レーザは、デバイスにおけるトランジスタの動作特性を一時的に変更するために用いられる。１０６４ｎｍの連続波レーザを用いた現行の空間分解能は２４０ｎｍである。
【０００５】
ＬＡＤＡ技術の説明は、例えばCritical Timing Analysis inMicroprocessors Using Near-IR Laser Assisted Device Alteration (LADA), JeremyA. Rowlette and Travis M. Eiles, International Test Conference, IEEE Paper10.4, pp. 264-273, 2003で見られる。その論文には、１０６４ｎｍ又は１３４０ｎｍの波長のＣＷレーザを用いる可能性が記載されている。それには、１３４０ｎｍが局所加熱を介するデバイス改変を引き起こし得て、一方１０６４ｎｍでは光電流の発生を介するデバイス改変を引き起こし得ることが記載されている。また、それには、１０６４ｎｍのレーザは空間分解能において利点を有することも説明されている。従って、その著者らは１０６４ｎｍのレーザの使用を薦めている。
【０００６】
図１に示すように、従来のＬＡＤＡは、裏側から試験化のデバイスにおける電子‐正孔対を誘導するためにＣＷレーザを用いる。そのように生成された電子‐正孔対は、近くのトランジスタのタイミングに影響し、クリティカルパス分析を容易にする。ＤＵＴ１１０は、コンピュータ１５０に接続されたテスタ１１５、例えば従来の自動試験装置（ＡＴＥ）に結合され得る。ＡＴＥは、試験ベクタによりＤＵＴを刺激し、試験ベクタに対するＤＵＴの反応を調べるのに用いられる。ＡＴＥは、ＰＣ又はＰＣに類似するものにより任意に制御されるシステム試験基板により置換され得る。従って、時折、ＡＴＥ又はＤＵＴを試験するための他の手段のいずれかの省略形として試験装置（ＴＥ）と示す。反対に、ＡＴＥと示す全ては、他の試験手段の使用を同様に含む。試験ベクタに対するＤＵＴの反応は、ＬＡＤＡを用いてさらに調べられ得る。例えば、ＤＵＴが所定の試験に不合格となる場合、ＬＡＤＡは、ＤＵＴが所定の条件下では合格できるか否かを調べ、もし合格となるならば、どのデバイス、すなわちトランジスタが不良の原因であるかを調べるために用いられ得て、反対に、ＤＵＴが所定の試験に合格する場合、ＬＡＤＡは、ＤＵＴがこれらの試験に不合格となる条件下で試験され、もし不合格になるならば、どのデバイス、すなわちトランジスタが不良の原因であるかを調べるために用いられ得る。
【０００７】
図１のＬＡＤＡシステムは、以下の通りに動作する。傾斜可能ミラー１３０及び１３５と、対物レンズ１４０は、ＣＷレーザ１２０からＤＵＴ１１０上へビームを集中し、スキャンするために用いられる。これにより、レーザ１２０がシリコンに光キャリアを発生させる。そのように発生された電子‐正孔対は、トランジスタ付近のタイミングに影響し、すなわち、トランジスタのスイッチング時間の低減又は増加に影響する。テスタは、選択された電圧及び周波数の反復試験ループを適用することによる限界状態での試験下において、デバイスの動作点に位置するように構成される。その後、レーザ刺激は、テスタの合／否状態の結果を変更するために用いられる。変更が検出される、すなわち、先の合格トランジスタが現在では不合格になる又はその逆になる場合に、その時点でのレーザビームの座標が、「ボーダーライン」トランジスタの位置になるように、各点におけるビームの位置は、テスタの合／否結果に相関する。
【０００８】
ＬＡＤＡ分析の際に、テスタ（ＡＴＥ）は、限界状態での試験下でデバイスの動作点に位置するように構成される。レーザ刺激は、テスタの合／否状態の結果を変更するために用いられる。現在の最新のレーザ支援欠陥空間位置特定は、約２４０ｎｍの分解能である。単一光子ＬＡＤＡ空間分解能の更なる改善の限界は、レーザ光の波長により制限される。Rowletteの論文に記載されているように、空間分解能は、より短い波長を用いることにより増強される。しかしながら、１０６４ｎｍよりも短い波長でのシリコンの光吸収は、裏側を通ってトランジスタに光を送るための主要な障害となるため、より短い波長の使用を妨げる。従って、現代のデバイスの設計ルールが小さくなる一方で、ＬＡＤＡシステムの空間分解能がより短い波長のレーザの使用によって改善できない。例えば、２２ｎｍの設計ルールにおいて、従来のＬＡＤＡが隣接する４つのトランジスタとの間で分離できるということは疑わしい。
【０００９】
光励起電流（ＯＢＩＣ）は、レーザビームがＤＵＴを照射する他の試験及びデバッグ分析技術である。しかしながら、ＬＡＤＡとは異なり、ＯＢＩＣは、刺激信号がＤＵＴに適用されないことを意味する静的試験である。その代わりに、レーザビームがＤＵＴに電流を励起するのに用いられ、その後、それは、低ノイズ高利得電圧又は電流増幅器を用いて測定される。ＯＢＩＣは、単光子モード、及び時折ＴＯＢＩＣ又は２Ｐ−ＯＢＩＣ（二光子光励起電流）と呼ばれる二光子吸収モードで用いられている。
【００１０】
二光子吸収（ＴＰＡ）は、分子をある状態（通常は基底状態）から高エネルギーの電子状態に励起するための、同一又は異なる周波数の２つの光子の同時の吸収である。波長は、同時に到達する２つの光子の光子エネルギーの合計が、分子のより低い状態とより高い状態との間のエネルギー差に等しくなるように選択される。二光子吸収は、線形（単一光子）吸収よりも弱い強度の複数のオーダの、二次的オーダプロセスである。それは、吸収の強度が光強度の二乗に依存するという点で線形吸収とは異なり、従って、それは非線形光学プロセスである。
【発明の概要】
【００１１】
本開示の以下の発明の詳細な説明は、本発明のいくつかの態様及び特徴の基本的な理解のために含まれるものである。この発明の詳細な説明は、本発明の拡張的な概要ではなく、本発明のキー若しくは重要な要素を具体的に特定する、又は本発明の範囲を規定することを意図するものではない。その唯一の目的は、以下に示すより詳細な説明の前置として単純化された形態で本発明のいくつかの概念を示すことである。
【００１２】
種々の実施形態は、増強された空間分解能を可能にするための時間領域を用いることによって、欠陥位置特定のより高い空間分解能を可能にすることを開示する。開示された実施形態は、連続波レーザの変わりに、十分なエネルギーを有するパルスレーザを用いる。パルスレーザは、デバイスのクロックに同期され、従って、改善された空間分解能を可能とする。種々の実施形態は、ＬＡＤＡ効果を誘導するための非線形二光子吸収メカニズムを利用するために、単一光子ＬＡＤＡのための１０６４ｎｍの波長、又はより長い波長を用いる。このレーザ技術は、本明細書において、二光子レーザ支援デバイス改変技術（２ｐＬＡＤＡ）と呼ばれる。
【００１３】
開示された実施形態は、ＤＵＴを刺激する試験ベクタを用いることにより欠陥位置特定を可能とし、同時に、ＤＵＴの目的の領域をスキャンする、及びスキャンの際に試験ベクタに対するＤＵＴの反応を試験するためにフェムト秒、ピコ秒又はナノ秒パルスレーザを用いる。レーザ源は、波長がシリコンのバンドギャップより低い光子エネルギーを提供し、それがフェムト秒のパルス幅のパルスを提供するように選択される。最適な分解能のためのパルス幅は、デバイスの動作周波数に関連する。クロック信号は、ＡＴＥから得られ、ＤＵＴ、及びパルスレーザを制御する回路に送られる。パルスのタイミングは、種々のデバイスの合／否の特徴を調べるために、ＡＴＥクロックに相関してシフトされ得る。さらに、クロックに対してレーザパルスを適切に同期させることにより、空間分解能は、レーザビーム内の複数のデバイス、すなわちトランジスタを分離できるように増強される。
【００１４】
さらに、開示された実施形態において、レーザビームは、ＤＵＴの選択された領域を照射するために連続的にパーキングされ、ＬＡＤＡデータは各位置において制御される。また、各位置において、レーザパルスの到達のタイミングがクロック信号に関連して異なる。そして、各位置において、プロットは、経時的にデバイスの動作を調べるために、すなわち、試験ベクタに関連してレーザパルスの到達時間に対するデバイスの反応を調べるために、制御されたＬＡＤＡデータから構築される。
【００１５】
更なる態様において、ＬＡＤＡ試験は、ＤＵＴの内部でのシングルイベントアップセットの生成を調べるために用いられる。
【００１６】
種々の実施形態は、被試験デバイス（ＤＵＴ）集積回路を試験するための自動試験装置（ＡＴＥ）と共に操作可能なレーザ支援デバイス改変（ＬＡＤＡ）システムを提供し、そのシステムは、ＡＴＥからのクロック信号を受信し、該クロック信号とレーザパルスを同期するための同期信号を生成するタイミングエレクトロニクスと、レーザパルスを生成するパルスレーザ源と、該可変パルスレーザ源からレーザパルスを受け、ＤＵＴ上の所望の位置にレーザパルスを向ける光学装置と、クロックタイムに同期された時間でＤＵＴ中のトランジスタに到達するようにレーザパルスをタイミング調整するためにタイミングエレクトロニクスを作動し、クロックタイムに関連してレーザパルスの遅延又は先行を組み込むことを可能にして、ＡＴＥからＤＵＴに適用された試験信号に対するトランジスタの電気的応答を変更するように構成されたコントローラと、ＤＵＴからのレーザパルスの反射を検出し、対応する強度信号を生成する単一画素センサとを備え、コントローラは、改変されたトランジスタの電気的応答を検出し、前記対応する強度信号を受信し、該電気的応答及び強度信号を用いてＤＵＴ上の選択された位置の電気的応答対時間のプロットを生成するように構成されている。
【００１７】
本発明の態様において，同期された単一又は二光子パルスＬＡＤＡから個々のタイミングダイアグラム及びフリップフロップアップセットマッピングを抽出するための方法は、目的の回路機能上への入射レーザビームの空間的位置特定又は「パーキング」をすることと、その後にテスタクロック又はループ長トリガ信号に関するレーザパルスの到達時間の一時的なスキャンをすることと、その後にレーザパルスの到達時間毎の強度及び生じた欠陥率サインを記憶することとによって利用可能とされる。当該方法は、フリップフロップトランジスタアップセットマッピング及び論理状態操作を提供し、回路分析及び画像登録のためのＣＡＤオーバーレイで示すために、二光子励起アップセット領域の分析を含み得る。非破壊二光子吸収励起アップセット領域の実現は、代替的にシングルイベントアップセットの実行及び評価を利用するＬＡＤＡに基づく実行スキームを通じて得られる。
【００１８】
他の態様において、複数のタイミングダイアグラムを同時に得るための方法は、レーザパルス到達時間がテスタクロック又はループ長トリガ信号に関して一次的にスキャンされるように、ＬＡＤＡ画像における目的の限定領域内で複数の構造からＬＡＤＡ活性を捕捉することと、トランジスタスイッチイベント（すなわちタイミングダイアグラム）の時間的展開を抽出することとにより提供される。
【００１９】
さらに他の態様において、方法は、ＤＵＴを横切るように配置された推定された物理領域にわたって同期された単一又は二光子パルスＬＡＤＡに基づくタイミングダイアグラムを抽出して、サーバ制御ＣＡＤ及び回路図管理設備を通じてＬＡＤＡ活性化領域の自動時空間的照合を促進することを提供し、そのプロセスフローは以下を含む：
ａ．目的の制御空間領域においてＣＷＬＡＤＡ活性領域をプレビューする；
ｂ．ＣＡＤオーバーレイで特定の活性領域を登録する；
ｃ．関連するセルブロック又はより大きい物理領域を選択する；
ｄ．ＬＡＤＡ活性領域同士の間の論理パスを構築する；
ｅ．同期された単一又は二光子パルスＬＡＤＡを用いて目的の領域を推定する；
ｆ．関連するタイミングダイアグラムを抽出する；
ｇ．関連するネットワークの回路図を抽出する；
ｈ．シークエンスに次のＬＡＤＡ領域を配置する；
ｉ．全体の種類の推定が完了するまでステップｅ〜ｈを繰り返す。
【００２０】
更なる態様において、方法は、ＤＵＴにおけるトランジスタの欠陥率を可視化することを提供し、テスタから合否データを受信するステップと、電荷インジェクタが電荷を注入するＤＵＴ上の位置を示す位置情報を受信するステップと、ＤＵＴ上の位置に従ってモニタディスプレイの画素を構成するステップと、ディスプレイにおける第１の画素色としてそれぞれの合格結果を保存するステップと、ディスプレイにおける第２の画素色としてそれぞれの不合格結果を保存するステップと、ＤＵＴにおける目的の領域に対応する各画素で試験パターン及び電荷注入を繰り返すことの結果を集合／平均するためにディスプレイのスキャンを繰り返すステップとを備えている。グレースケールディスプレイにおいて、第１の色は白とすることができ、一方、第２の色は黒である。
【００２１】
一実施形態において、ディスプレイは、黒と白のスポットの時系列によりグレーの影を有効に示すために合格及び不合格の両方の結果を統合する。特定の空間位置での画素ドエルタイムの繰り返し、蛍光体の減衰、又は網膜上の後の画像は、グレースケールの範囲で色を提供するために、合格データと不合格データを有効に平均する。光子注入の際に試験パターンを進める場合、アーティファクトが５０％の黒と５０％の白とを含むバックグラウンドのグレーから現れるときに領域が目的の領域であることの最も早い表示が現れる。この観察が写真的に補足され得る一方で、非一時的媒体に保存するデータがＤＵＴの回路図又は配置図に相関した配置によりさらに分析され得る。正又は負の値を保存するアキュムレータ回路は、画素のブロックのための試験結果の非ゼロカウントを提供し得る。ブロックがジャンクションへの十分な分解又はパターンの解析を提供し得る拡大が、どのジャンクションが感応時間セグメントの間で変化を有するかを現し得る。
【００２２】
本発明の他の態様及び特徴は、発明の詳細な説明から明らかとなり、それは図面を参照しながら説明される。当然のことながら、発明の詳細な説明及び図面は、本発明の種々の実施形態の種々の非制限的な例を提供し、それは添付された特許請求の範囲により定義される。
【００２３】
添付する図面は、本明細書に組み込まれ、本明細書の一部を構成し、本発明の実施形態を例示し、本明細書と共に本発明の原理を説明及び表示するためのものである。図面は、図表方式で例示的実施形態の主要な特徴を示すことを目的とする。図面は、実際の実施形態の全ての特徴を示したり、示された要素の相対寸法を示したりすることを意図しておらず、正確に縮尺されたものを示すものではない。
【図面の簡単な説明】
【００２４】
【図１】図１は、従来のＣＷＬＡＤＡシステムを示す図である。
【図２】図２は、パルスレーザＬＡＤＡシステムの一実施形態を示す図である。
【図２Ａ】図２Ａは、２つのフィードバックループの一実施形態を示す図である。
【図２Ｂ】図２Ｂは、クロック信号を生成するために固定パルスレーザ源を用いる一実施形態を示す図である。
【図３】図３は、同期方式を達成するための一実施形態を示す図である。
【図４】図４Ａ−Ｃは、どのようにパルスレーザＬＡＤＡが近接したＰＭＯＳ及びＮＭＯＳトランジスタの両方の配置をそれぞれ同定し、単離するのに役立つのかを示す図である。
【図５】図５Ａ−Ｄは、正確なパルス配置性能の結果としての増強された空間分解能を示す図である。
【図６】図６は、レーザ繰り返し率ロック方式の一実施形態を示す図である。
【図７】図７Ａ−Ｃは、一実施形態においてＬＡＤＡを用いて少数キャリア寿命を測定するのに採られるステップを示す図である。
【図８】図８は、パルスレーザＬＡＤＡシステムの一実施形態を示し、図８Ａは、図８のシステムを用いてプロットを得ることを示す図である。
【図８Ｂ】図８Ｂは、経時的な画像生成及びプロットの構成の進行を示す図である。
【図９】図９は、図８に示されたシステムのために用いられ得るパルスレーザＬＡＤＡシステムのアーキテクチャの一実施形態を示す図である。
【発明を実施するための形態】
【００２５】
図２は、連続波レーザの変わりに十分なエネルギーを有するパルスレーザ源を用いる一実施形態を示す。この実施形態は、ＬＡＤＡ技術を用いて欠陥の位置特定のためにＩＣに正確にキャリアを注入するために光子吸収を適用することに関連し、ＩＣの特徴付け及び設計の改善の方法を見つけるために用いられ得る。この技術は、送達される光子エネルギーが電子正孔対の形成に必要なエネルギー（例えばシリコンでは＞１．１ｅＶであり、ＧａＡｓ、ＳｉＧｅ、ＩｎＰ等の他のＩＣは異なるバンドギャップエネルギーを有する）よりも大きくなるように、トランジスタの焦点に到達する光子に基づく。この実施形態における光子刺激は、ナノ秒からフェムト秒の範囲でレーザパルスを用いた励起を必要とする。信号は、レーザの焦点に局在され、欠陥位置において即時の改善を提供する。電子正孔対の生成が起きる有効体積は、同期により低減されると思われる。本実施形態は、試験クロック、例えばＡＴＥクロックの端の変化に対してレーザパルスのタイミングを正確に制御するために精巧なタイミングエレクトロニクスを用いる。この型の制御は、ＬＡＤＡの目的のトランジスタを通って伝わる信号の遅延又は先行を細かく変化させる。
【００２６】
図２は、本発明の一実施形態を示し、ＤＵＴ２１０は、先行技術のようにＡＴＥ２１５に接続される。しかしながら、図２の実施形態において、ナノ秒からフェムト秒のレーザパルスは、パルスレーザ源２２５により生成され、それはその後に傾斜可能ミラー２３０及び２３５並びに対物レンズ２４０を用いてＤＵＴ２１０上に焦点が合わせられる。２ｐＬＡＤＡのために、レーザ源２２５は、シリコンバンドギャップよりも長い、すなわち１１０７ｎｍよりも長い波長のパルスレーザビームを提供する。一実施形態において、１５５０ｎｍの波長が用いられ、他の実施形態において１３４０ｎｍ又は１２５０ｎｍが用いられる。他方では、同一の装置は単光子ＬＡＤＡのためにも用いられてもよく、その場合、レーザ源は、１０６４ｎｍ等の波長のパルスビームを提供し得る。この実施形態において、傾斜可能ミラー２３０及び２３５は、レーザ走査顕微鏡（ＬＳＭ）として実行される。また、いくつかの実施形態において、ソリッドイマージョンレンズ（ＳＩＬ）は対物レンズ装置２４０の部分として用いられる。
【００２７】
従来のＬＡＤＡシステムにおいて、レーザは常にオンであるが、本発明の実施形態では非常に短いパルスが用いられる。従って、レーザパルスがデバイスに到達する際にデバイス変化が起こることが重要である。それを達成するために、トリガ信号２４５はＡＴＥから得られ、タイミングエレクトロニクス２６０に入力され、それはパルスレーザ２２５を制御してＡＴＥの試験信号にレーザパルスを同期する。
【００２８】
図２に示すシステムを用いて、まず、テスタ（ＡＴＥ）２１５が操作されてＤＵＴ２１０の限界設定を決定するために一組の試験ベクタを適用する。すなわち、試験ベクタの電圧及び周波数は変化されて、ＤＵＴが試験にちょうど不合格になる又は不合格になっている点、例えばＤＵＴが試験ループの時間の５０％で不合格になる点を決定する。これは、ＤＵＴの合格／不合格の境界条件である。電圧及び周波数の設定は、その後に、その合格／不合格境界条件でＤＵＴを繰り返し刺激するための繰り返し試験信号を生成するために用いられる。
【００２９】
ＤＵＴが境界条件で刺激されるとき、同期信号２４５は、テスタ２１５からタイミングエレクトロニクス２６０に送られる。タイミングエレクトロニクス２６０は、ピコ秒からフェムト秒のパルス幅であり、２ｐＬＡＤＡにおけるシリコンバンドギャップ又はより短い単光子ＬＡＤＡにおけるバンドギャップよりも高い波長又はレーザパルスを得るように、レーザ源２２５を制御する。一般に、２ｐＬＡＤＡにおいて波長は約１２５０ｎｍ〜１５５０ｎｍであり、パルス幅は約１００ｆｓである。単光子ＬＡＤＡにおいて波長は１０６４ｎｍ程度であり、パルス幅はナノ秒又はフェムト秒の範囲であり得る。レーザパルスは、ＤＵＴ２４０における目的の領域上を操作されて、それにより、ＤＵＴのスイッチング時間を増加又は低減し、ＤＵＴを、境界条件を超えさせる。すなわち、ＤＵＴがちょうど不合格になるように試験ベクタの電圧／周波数が設定される場合、レーザパルスはＤＵＴを不合格にするようにタイミング設定される。反対に、ＤＵＴがちょうど不合格になるように試験ベクタの電圧／周波数が設定される場合、レーザパルスはＤＵＴが試験を合格するようにタイミング調整される。この時間において、ＤＵＴの出力は欠陥の位置を決定するために監視される。すなわち、ＤＵＴからの出力信号が欠陥を示す（レーザビームがない場合ＤＵＴは合格であるだろう）時間における瞬間に、ＤＵＴ上のビームの位置が決定され、それにより欠陥を起こしているトランジスタの位置を決定する。反対に、ＤＵＴからの出力信号が合格を示す（レーザビームが無い場合ＤＵＴは不合格であるだろう）時間における瞬間に、ＤＵＴ上のビームの位置が決定され、それにより先に欠陥を起こしており、今は合格であるトランジスタの位置を決定する。
【００３０】
当然に、同期信号はテスタから得られるので、トランジスタにおける光子生成（単光子又は二光子）効果の量を変化するために、レーザパルスのタイミングは変化され得る。すなわち、レーザパルスのタイミングは、ＤＵＴのスイッチング時間の増加又は減少の量を増加又は減少するために変化され得る。この性能は、欠陥の重大性に加えてその位置の決定を支援し得る。
【００３１】
本発明の実施形態は、テスタ（例えばＡＴＥ）クロックの端の変化に対するレーザパルスのタイミングの正確な制御のためにタイミングエレクトロニクスを使用する。この型の制御は、目的のトランジスタを通って伝わる信号の遅延又は先行を細かく変化させる。一例において、２つの位相同期ループ（ＰＬＬ）は、図２Ａに示すように、パルスレーザを正確に制御するために用いられる。図２Ａにおいて、ＡＴＥ２１５は、クロック信号をＣｌｋとし、試験ループ信号を試験ループとして示す。クロック信号及び試験ループ信号の両方は、ＤＵＴに入力され、タップされ、タイミングエレクトロニクス２６０に送られ、それは第１ＰＬＬを形成する。レーザ源２２５は第２ＰＬＬを含む。
【００３２】
すなわち、レーザ源２２５のＰＬＬは、レーザパルスのパルス周波数が所望の周波数、例えば１００ＭＨｚに対して安定し且つ正確となることを保証する。逆に、タイミングエレクトロニクスの第１ＰＬＬは、ＡＴＥのクロック信号に第２ＰＬＬの周波数を同期させる。特に、これに関して、同期化は、レーザパルス及びクロックパルスが一致することを必ずしも意味するわけでなく、むしろそれらが試験ループ期間にわたって同期されることを意味する。従って、例えばレーザパルスのタイミングは、パルスがパルストレイン２２７により示されるような各クロックパルスにおけるクロック信号の中間、又はパルストレイン２２９により示されるような各クロックパルスの最後でアピールするようにシフトされ得る。すなわち、レーザパルスは、ＡＴＥのクロック信号に対して遅延又は先行され得るが、ＡＴＥのクロック信号に対しての同期が維持され得る。
【００３３】
一方、以下に詳説するが、レーザパルスの周波数は、複数のＡＴＥクロック信号の倍数となり得る。例えば、レーザパルストレイン２２３は、７つのレーザパルスがＡＴＥのそれぞれ１つのクロックパルスにおいて生成されるように、７の乗数を有する。１よりも大きい乗数を用いて、欠陥が立上り端、後端等にあるか否かを調べることができる。また、各クロックパルスにおいて複数のレーザパルスが先行／遅延機能となるため、パルスの遅延又はシフトを提供する必要が無い。逆に、１よりも小さい乗数を有することもできる。例えば、レーザパルスは他のクロック信号に到達するように、パルストレイン２２４において乗数は１／２である。欠陥がレーザパルスによるならば、デバイスが時間の約５０％が不合格となるため、そのような取り決めは、欠陥が実際にレーザパルスに起因するか確認するために用いられ得る。
【００３４】
図３は、同期方式を達成するための一実施形態を示す。ナノ秒からフェムト秒の持続時間のパルスレーザ源（１）からの出力パルスは、中間位相同期ループ（ＰＬＬ）回路（３）を通じて集積回路（ＩＣ）（２）のクロックサイクルに同期され得る。この構成において、ＰＬＬ回路は、ＩＣのクロックサイクル周波数を受け、それを同一の周波数の内部結晶振動子にロックする。この実施形態において、クロック及び結晶振動子の周波数は、１００ＭＨｚに固定される。ＩＣクロック信号は、ＡＴＥ（図示せず）により生成され得る。これは、１：１の光パルス対トランジスタ‐スイッチ‐イベントの同期化率を可能にする。これらの条件下で、事実上、これらの値は、光子吸収の効率が別々に減少する前に、１ｋＨｚ〜１０ＧＨｚの範囲内で固定され得る。
【００３５】
また、一般に各パルスに含まれるピーク光強度は繰り返し率に反比例するため、１ＧＨｚよりも速い光源は２ｐＬＡＤＡ等を用いる非線形試験には望まれない。従って、高い繰り返し率は、有効でない、たとえあるとしても二光子吸収を生じる低いピーク光強度に等しい。一方で、１０６４ｎｍにおける１：１の同期化率単光子研究のために、光電相互作用は入射光強度によって線形的に調整されるので数ＧＨｚの光源は有益である。さらに、当然のことながら、二光子吸収の効率は、入射パルスの持続時間に正比例し、フェムト秒の光パルスは、ピコ秒又はナノ秒よりも高いピーク光強度を促進するので、改善された非線形吸収を提供する。結果として、非線形研究において超高速（すなわちピコ秒又はフェムト秒）の光パルスを用いることが好ましい。一方で、単光子研究において、パルス持続時間は吸収率に関して制限パラメータではなく、性能を制限しない。どちらかといえば、（例えば、光パルス相互作用期間対光電子デバイス刺激の測定のために）追加のプロービングパラメータを可能にする。さらに、シリコン吸収係数は、二光子吸収調整波長（すなわち□□≧１２５０ｎｍ）に比較して、＜１１３０ｎｍの単光子波長の場合の方が大きい。
【００３６】
効率を維持するために、トランジスタスイッチイベント（又はデバイスクロック周波数）に入射光パルスの整数倍を適合させるように同期方式を変更できる。これを成功するために、レーザ源は、１ＧＨｚよりも大きい繰り返し率を生成し、適当な位置に、同期化率を補正するためにパルスの最適化をするスケーラブルなパルスピッカーモジュールを有するように設計されなければならない。例えば、各入射光パルスを各トランジスタスイッチイベントに適合する代わりに、各第２パルスをその後の各スイッチイベントに適合でき、従って、２：１同期化率を生成する。実際に、これは、２００ＭＨｚ繰り返し率レーザと１００ＭＨｚデバイス周波数、又は１ＧＨｚ繰り返し率レーザと５００ＭＨｚデバイス周波数等の使用に変換されるであろう。代替的に、その比率が試験ループ信号を用いた同期化におけるクロックパルスとの光電子のオーバーラップに対応する限り、３：１又は４：１に比率を調整できる。この同期方式化で、光吸収の効率は減少するが、吸収が起こる率は、同期化率毎で負に調整される光子信号強度を生成する。また、これは、集積回路のレーザ励起研究のための制限因子となり得る。試験下の各デバイスにおいて、許容される最大同期化率を決定するために、光子スケーラビリティ校正を行う必要性がある。さらに、二光子吸収は、シリコンにおいて約１２００ｎｍよりも大きい波長で単光子吸収よりも支配的となり始めるため、そのようなシステムに調整可能な光源（すなわち１０００〜１６００ｎｍの出力波長）を統合することにより、単光子及び二光子吸収のレジーム間で置き換え得る。
【００３７】
これらの周波数（すなわちクロック及び結晶振動子の周波数）が共にロックされると、ＰＬＬ回路出力信号は、その入力刺激となるようなパルスレーザに１００ＭＨｚ（又はクロック周波数）のフィルタ回路を通して送られる。ＰＬＬ回路がその出力信号の位相に対する十分な制御を有することがここでの利益である。従って、繰り返し率を制御することが可能であり、それゆえに、レーザ光出力のパルス到達時間を制御することが可能である。これは、オシロスコープ（９）におけるパルス源からのトリガ出力とＩＣからの出力クロック周波数を比較することにより確認され得る。この例において、ＰＬＬ回路は、約６００ｆｓの位相遅延を電子的に調節できるが、基板の電気的ジッタにより、最小の位相遅延は約２０ｐｓに設定される。そのシステムの電気的ジッタは、光パルスが評価におけるそれぞれのトランジスタのスイッチ時間に対して位置付けられ得る正確度に正比例する。従って、システムの電気的ジッタが２０ｐｓであるので、光配置の正確度も２０ｐｓであり、一対一で対応している。これは、電子的配置のエラーが例えば２ｐＬＡＤＡのフェムト秒のパルス持続時間よりも大きい場合に、収集されるためのタイミングの利点を打ち消し得るため、重要なパラメータである。フェムト秒の光パルスは、二光子吸収の効率のために必要とされる局所的エネルギー密度が増大するが、電気的ジッタが単離されたキャリア生成タイムスケールを覆う場合、その後にジッタが後の信号生成、及び現在の時間分解データの時間的精度を制限できる。
【００３８】
レーザパルスは、レーザ走査顕微鏡（ＬＳＭ）（４）に接続され、それらはＩＣ上の特定の位置にまたがって正確に配置され得る。ＬＳＭは、グラフィカルユーザインターフェイス及び特別のデジタルシグナルプロセッサ（ＤＳＰ）スイートを提供するコンピュータ（６）を用いて制御される。開示された実施形態において、このアプリケーションスイートは、エンドユーザに、予め設定されたＤＳＰ回路（７）を通して、例えばパルスを遅延又は先行することによって、デバイスにおけるレーザパルスの到達時間に対して同様に十分に制御をするＰＬＬ回路と直接に通信できる性能を提供する。
【００３９】
デバイス２に関して、それは、特別なアプリケーションインターフェイス（５）を通じて、予め条件付けられたＬＡＤＡ合格／不合格値を生成するために電気的に刺激され得る。この基板は、リセットスイッチを選択することによって事前に挿入された負荷参照値に対するカウンタ、ラッチ及びシフトレジスタ配置からのリアルタイムの取得値を比較する。リアルタイムの負荷カウンタ値に対する微細制御は、ＩＣ上の機能を有効にするラッチのタイミングを変更するアプリケーションインターフェイス基板におけるアナログ微細遅延ポテンショメータを通じて制御され得る。この構成は、ユーザに、主に合格、不合格又は平衡したコンパレータ出力値を条件付けさせ得る。その後、リアルタイムのデジタル合格／不合格刺激を受けるようにプログラムされ、０〜１００％の不合格値を測定するように条件付けられ、増強された視覚化のために、及びグラフィカルユーザインターフェイスに合格／不合格レベルを生成することのバイアスのために、測定された０〜１００％の不合格値に対して平均化された（約４０μｓ期間）デジタル出力を伝送するデータ調整回路（この例においてフィールドプログラマブルゲートアレイ（ＦＰＧＡ）８）に、それらの合格／不合格出力値が送られる。データ調整回路は、アプリケーション基板の出力遅延電圧の校正によって、レーザ励起タイミング遅延の強度を算出するために、アプリケーションインターフェイス基板と共に用いられ得る。
【００４０】
上記実施形態において、調節可能パルスレーザ源が用いられ、パルス周波数はＡＴＥクロックに同期するように調節される。これらの実施形態は実施可能であるが、調節パルスレーザ源はかなり高価であり、上記位相同期ループを必要とする。図２Ｂは他の実施形態を示し、その実施形態は、より単純な固定パルスレーザ２５５を用いてＬＡＤＡ試験をすることが可能である。例えば、モード同期レーザ源が用いられ得る。モード同期は、ピコ秒又はフェムト秒のオーダにおける極めて短い期間の光のパルスを生成するようにレーザが発生され得る、光学における技術である。レーザパルスはクロックとして用いられ、それはタイミングエレクトロニクス２６５に与えられる。従来のＡＴＥでは、クロック（Ｃｌｋ）ＤＵＴのための試験ループ信号を生成するために、クロック入力ポートが備えられ、入力クロックを用いるようにプログラムされる。従って、一例において、タイミングエレクトロニクス２６５からのクロック信号はＡＴＥに入力され、ＡＴＥはクロック及び試験ループ信号を生成するための入力を使用するようにプログラムされる。
【００４１】
しかしながら、上述のように、パルスレーザＬＡＤＡの最も大きい利益を得るために、レーザパルスがクロックサイクルの間において異なる時間、例えば前端、中間、後端等でトランジスタに到達するようにパルスを調整することが望ましい。図２、２Ａ及び３の実施形態において、これは、レーザパルスを進める又は遅らせることにより行われた。しかしながら、図２Ｂの実施形態において、レーザパルスは固定されて変更できず、従って、レーザパルスを遅らせる又は進めることは実行可能でない。従って、一実施形態において、ＡＴＥは、タイミングエレクトロニクス２６５から受信したクロック信号と同期してそのクロック信号を遅らせる又は進めるようにプログラムされる。この方法において、トランジスタへのレーザパルスの到達時間は、ＡＴＥクロック信号の前端、後端等に調節され得る。
【００４２】
一方、通常はＡＴＥ及びＬＡＤＡテスタが異なる製造者により製造され、実際の試験は第三の企業のエンジニアにより行われるため、試験するエンジニアの操作を単純化すること、及びＡＴＥからの信号の遅延又は先行を除くことは有益となり得る。これは、図２Ｂの実施形態に示された移相器２７５を用いることにより行われる。すなわち、移相器２７５を用いて、タイミングエレクトロニクス２６５からのクロック信号出力はレーザパルスに対して先行又は遅延され得る。その後、得られた変更信号は、入力クロック信号としてＡＴＥに送られる。その結果、ＡＴＥはそのクロック及び試験ループ信号を出力するとき、それらはレーザパルスに対してシフト又は遅延され得る。
【実施例】
【００４３】
パルス光源を含むパルスＬＡＤＡシステムを構築することは、評価される及び測定される操作デバイスの新規態様を可能とする。従来の単光子又は二光子ＬＡＤＡがＣＷレーザを用いる場合、光放射は、侵襲性の潜在的損傷レベルを有する個々のトランジスタと絶えず相互作用する。一方、パルスＬＡＤＡ方法論は、個々のトランジスタのスイッチ特性が２つの物理的次元と同等の大きさで位置付けされ得る。拡大されたパルスＬＡＤＡ概念は、以下に詳細に論じられる。
【００４４】
従来のＣＷＬＡＤＡ刺激下で、デバイスの理論と実際は、ｐ型金属酸化物半導体（ＰＭＯＳ）トランジスタからのレーザ励起デバイス外乱の強度は、その隣接するｎ型（ＮＭＯＳ）に対して優勢であることを知らせる。レーザビームの径がｐ型及びそれに隣接するｎ型トランジスタの両方を覆うため、得られる空間分解能は、欠陥トランジスタを識別するには不十分である。一方、より長い波長のレーザが用いられる場合であっても、パルス装置による開示された実施形態を用いて、時間分解能は、より高い空間分解能を達成するために用いられる。すなわち、入射パルスが試験下においてトランジスタの正確なスイッチ時間間隔に調節されるため、また、各パルスに含まれるピーク強度がＣＷモードの場合よりも顕著に高いため、すぐそばに位置するＰＭＯＳとＮＭＯＳとをそれぞれ同定及び分離できる。これは、ＣＷの励起下では不可能であり、従って、微小設計寸法においても用いることができる、半導体デバイスの設計デバッグ及び調査される特徴のための新規の実験手段を生成する。これは、半導体デバイス欠陥分析群内での増大する問題を処理し、光励起トランジスタ認識及び特徴付けは、最新の技術のノードはより低いナノメーター構造に対して計測されるので極めて重要なことである。従って、同期されたパルスＬＡＤＡは、ＣＷの場合よりも大きい価値を提供する。
【００４５】
そのような改善の模式的な例を図４Ａ〜４Ｃに示す。連続波モードにおいて、図４Ａに示すように、ＰＭＯＳ信号は、一般に優勢であり、一般化された単信号の空間的分布をもたらす。個々の物理的なトランジスタ配置を識別すること、及び／又はこれらのＬＡＤＡ表示をコンピュータ支援設計（ＣＡＤ）レイアウトに適合することは極めて困難である。理論的に、図４Ｂに示すように、各トランジスタは、レーザ励起効果の強度にかかわらず、それ自体のＬＡＤＡ信号を生成するはずである。それらは、急速な物理的及び／又は光電子的認識を可能にする個々のトランジスタの物理的配置を完全に探知するであろう。これは、上記実施形態を用いてパルスドメインに複製され得る。すなわち、レーザパルスは、それらがユーザの選択に従ってＰＭＯＳ及びＮＭＯＳトランジスタの位置に到達するように、試験信号にタイミングを合わせられ、同期される。図４Ｃに示すように、パルスは、それらを試験するためのＰＭＯＳトランジスタのスイッチング、又はＮＭＯＳトランジスタを試験するためのＮＭＯＳのスイッチングにタイミングが合わせられ得る。従って、唯一のトランジスタスイッチング評価、及びＬＡＤＡ信号のＣＡＤ増強物理的マッピング／認識は、空間的レーザ適用範囲にかかわらず、行われ得る。
【００４６】
さらに、超高速パルスからの増大されたピーク強度の更なる利益は（より効率的にＬＡＤＡ信号を生成する性能、すなわちより少ない画像平均を得ることは別として）、レーザ励起性の重要なタイミングパスの外乱における（ＰＭＯＳ又はＮＭＯＳトランジスタを外乱するか否かに依存して）一般化された増大／減少であり、従って、ＬＡＤＡ信号収集を改善させる。より大きい入射光強度は、シリコン内の光子導入キャリアの数を増加し、それは、デバイス構造内の光電子的変動を励起することの可能性を増大する。これは、侵襲性の減少されたレベルを用いてより容易に測定され得るより優れたＬＡＤＡ信号反応を引き起こし、パルス光源は、実際にそれがオンであるよりも長い間オフとなり、熱の増大及び損傷の機会を制限する。例えば、１０ｐｓのパルス持続時間及び１００ＭＨｚの繰り返し率を有する超高速レーザは、１０ｎｓの間オフとなり、１：１０００（オン：オフ）の比を生成し、これにより、十分な冷却期間を提供する。しかしながら、最終的に熱を引き起こす出力比について注意しなければならない。例えば１ｋＪの入射光エネルギーを含む単一の光パルスは、他の熱又は非熱の光電子的メカニズムを通して、装置に対して潜在的に永久に損傷を与えるのに十分なエネルギーを含むが、上記基準を満たすであろう。
【００４７】
また、かなりのレベルの光強度を特定のトランジスタ内に非侵襲的に導入するための装置を用いて、予め管理されたトランジスタ位置を乱す機会が生じる。当然、（感受性が異なるトランジスタに設けられた）目的の領域の周辺内におけるより大きいレベルの光キャリア生成は、ＬＡＤＡ表示領域のより広い範囲を視覚化する可能性を増大する。これらの活性化領域は、約１０〜１００μＡのレーザ励起光電流で刺激され得るが、１０〜１００ｋＷに近づくピーク光強度を有する超高速レーザパルスを用いて、「健全な」トランジスタを外乱するのに十分であるデバイス内に（侵襲性の安全レベルを維持する一方で）１０〜１００ｍＡの光電流を導入することが可能となり得る。
【００４８】
効率的な二光子吸収は、１０ＭＷ／ｃｍ２（メガワット／センチメーターの２乗）よりも大きい焦点レーザ出力密度シリコン内で得られ得るが、単光子値は、その相対吸収断面積により約１０６倍小さいであろう。評価時におけるトランジスタの空間構造が減少するので、効率のよい非侵襲的光キャリア導入のために必要な入射光強度のレベル（又は局所的出力密度）は減少するであろう。また、二光子吸収の生成は、特定の出力密度閾値に依存せず、二光子吸収は、即時の、量子力学的に定義された非線形プロセスであり、３次非線形感受率の虚数部に感受的である（すなわち、強度の２乗に依存的であり、出力密度に依存的でないことを表す）。
【００４９】
１２５０ｎｍの二光子波長がシリコンの内部で有効に６２５ｎｍを生成しても（吸収断面積は１０６４ｎｍよりも高い）、吸収プロセスの強度依存性は、その全体としての相対吸収率を低減する。二光子吸収は、入射光強度の２乗に正比例する。さらに、シリコンドーピングレベルは、この議論に寄与する、すなわち、増大された又は低減されたドーピング濃度は、波長の機能として吸収のレベルに影響する。しかしながら、この単光子に偏った機会は、トランジスタ内のレーシング／スイッチング信号の増強された重要なタイミング分析のための、他の新規のレーザプロービング及びデバイスの特徴付けのプラットホームを可能にする。ＣＷＬＡＤＡは、侵襲性からの制限（すなわちレーザが常にオンである）及び制限された出力放出能力によって、この型の問合せを提供できない。一方、時間分解パルスプロービングは、欠陥分析者が第１の時間において健全に物理現象をスイッチするトランジスタを、設計規定ノード及びその後に続くデバイスの性能／相互作用も試験することを可能とする。この型のデバイスの特徴付けを効率よく実施するために、必要とされる入射光出力のレベルを理解することは、重要な役割を果たす。「健全な」トランジスタを外乱することは、侵襲性の最小レベルを容易にするが、高いピーク出力を必要とする。そうは言うものの、入射光パルスの持続時間の最適化は必要である。明らかに、１０６４ｎｍにおけるピコ秒のパルス持続時間は、例えば１００ＭＨｚの繰り返し率及び４ｍＷの平均出力で１０ｐｓのレーザパルスは、４Ｗのピーク出力を生成するため、トランジスタレベルで顕著なレベルの入射高出力（それゆえ、光キャリア生成）を提供するが、これは、レーザ繰り返し率が試験下においてデバイスからの１ＧＨｚよりも速いクロック周波数に適合される場合に制限され得る。繰り返し率を増大することは、ピーク出力を低減することにつながる。従って、より適当な代替案は、フェムト秒レーザ源の使用である。パルス持続時間は１０００の係数により低減され、同一の強度によりピーク出力が増大される（例えば上記の場合４ｋＷ）ため、レーザ繰り返し率は、増強されたレベルのピーク光出力を提供しつつ、デバイス動作周波数に従って計測され得る。フェムト秒のパルス持続時間の更なる利点は、時間的特徴付けにおける改善であるが、これは、上述のとおり、同期方法の電気的ジッタの強度により制限される。最後に、フェムト秒レーザパルスは、ピコ秒又はナノ秒パルスと比較して光侵襲性の低減されたレベルを提供し、デバイスへのレーザ励起損傷の潜在性を最小化する。
【００５０】
さらに、パルスＬＡＤＡシステムは、正確なパルス配置能力の結果として増強された空間分解能を示す。また、ＣＷモードにおいては、リアルタイムでＬＡＤＡ情報を推測しつつ、レーザが目的の特定領域を連続的に刺激する。これは、回路機能性の高い規則性（すなわち、信号パス対時間の伝達）の配列間に区別が無いため、空間的に平均化された二次元ＬＡＤＡ画像を得て、集合的分布はＰＭＯＳ優勢バイアスで得られる。しかしながら、パルスモードにおいて、約２０ｐｓの正確性を有するこれらの伝達スピードパス間で識別でき、デバイス操作サイクルの終わりまでスイッチするように構成された、空間的に分離された隣接トランジスタを個別に及び時間的に処理するため、増強された横方向分解能を有する高く制限されたＬＡＤＡ信号表示を可能とする。これは、ＬＡＤＡ分離分解能及び物理的ＬＡＤＡ分解能を増強する。
【００５１】
模式的な例が図５Ａ〜５Ｄに示される。連続波モードにおいて、ＬＡＤＡ信号の空間的配置が時間的に平均化されるため、得られる二次元ＬＡＤＡマップは、（ＰＭＯＳはＮＭＯＳに対して一般に優勢であるので）個々のトランジスタのＬＡＤＡ信号強度に従ってバイアスされ得る一般化された光電子構造を有する。図５Ａに示されるこれらの画像は、劣った空間分解能及び制限されたＣＡＤオーバーレイ能力に悩まされる。しかしながら、パルスモードにおいて、取得プロセスの時間分解性能により、ＬＡＤＡ画像は増強され、その空間分解能は改善され得る。空間及び時間の両方の機能として、（ＰＭＯＳバイアス効果を除去するのに十分な入力光出力を用いて）各トランジスタを個々に処理することにより、デバイス操作を制御するイベントのテスタ駆動トランジスタ依存性配列が現在あるため、隣接するトランジスタの影響はＬＡＤＡ取得物の外乱から効率よく除去される。各トランジスタは、時間依存的順序で系統的にスイッチするように構成され、入射光パルスにより２つの物理的次元（すなわちＸ及びＹ）と時間とで各トランジスタを直接に処理及び測定させる。結果として、得られたＬＡＤＡ信号の空間分解能は改善され、従って、事前に得られなかったデバイスデータが、それぞれその時間及び空間分離を含む異なる時間で取られた画像を示す５Ｂ〜５Ｃのシークエンスで示されるように抽出され得る。
【００５２】
この技術からＬＡＤＡ特異的データのみを収集することとは別に、さらなる光電子的現象を決定することも可能である。一例は、レーザ励起キャリア寿命の測定であり得る。一般に、特定のデバイス位置内のキャリア寿命は、材料構成、次元、構造並びに電場の強度及び方向等の種々の光電子的パラメータに依存するため定量が極めて困難である。しかしながら、パルスＬＡＤＡを用いて、擬似ポンププローブ型技術を介してこの電子的タイムスケールを直接に測定でき、トランジスタ特異的ＬＡＤＡイベントの生成は、レーザパルスの到達時間にリンクされる。測定されたキャリア寿命は、より正確な表示のためにシステムの電子的反応時間の検討（すなわち削減）を必要とし得る。
【００５３】
単光子ＬＡＤＡ、すなわち１０６４ｎｍ波長のレーザパルスを用いる場合、測定されたＬＡＤＡ効果の強度は、レーザ励起光電流の強度に正比例する（これは、ＬＡＤＡ信号が二光子技術と２次関数的に反応するように、線形吸収を用いる場合である）。一実施形態において、ＬＡＤＡ信号は、レーザパルスの到達時間の関数として位置づけられる。そして、その寿命は、生じたＬＡＤＡ信号の強度を必要とするので、キャリア寿命を抽出できる。
【００５４】
一実施形態に従ってこれを達成するプロセスは以下のとおりである。まず、レーザビーム（例えば波長が１０６４ｎｍのＣＷレーザビーム）は、最適なＬＡＤＡ信号を得るために感応性トランジスタを照射するように配置される。これは図７Ａに示される。最適なＬＡＤＡ信号におけるレーザビームの空間座標は、トランジスタの適切な空間座標を示す。そして、ＣＷレーザ源は無効にされ、パルスレーザ源は活性化され、レーザパルスはＣＷレーザから得られた同一の空間座標に向けられる。レーザパルスのタイミングは、トランジスタに到達するテスタ（例えばＡＴＥ）パルスとの適切な時間的オーバーラップを得るために、最適なＬＡＤＡ信号を得る及び測定するように調整される。これは図７Ｂに示される。このとき、トランジスタに対するレーザスポットの最適化された空間的オーバーラップ、及び試験信号に対するレーザパルスの時間的オーバーラップが達成される。そして、レーザパルスの到達時間は、キャリア寿命を測定するために調製され得る。特に、レーザパルスのタイミングは、その後に変更され、ＬＡＤＡ信号の強度は、ＬＡＤＡ信号がゼロに達するまで、各タイミング位置（例えば遅延又は先行量）のために記録される。図７Ｃに示されるように、ＬＡＤＡ信号強度対時間応答の結果がプロットされる。最大信号から最小信号に（又はその逆）変化するＬＡＤＡ信号のためにかかる時間は、測定されるレーザ励起キャリア寿命に対応する。上記プロセスは、ＤＵＴに電気的試験信号が繰り返し提供される間に行われる。
【００５５】
（レーザ源）
数ＧＨｚの繰り返し率のレーザ源は、容易に得られ、それらのレゾネータのキャビティ長さの注意深い熟慮、すなわちより短い振動キャビティ、より高い繰り返し率により構築される。キャビティ流さの制御は、キャビティ内レゾネータミラーの反対側に配置された圧電アクチュエータの配設により処理及びロックされ得る。これは、繰り返し率のロックのための工業的に標準技術であるが、そのような方法を容易にするのに必要な電子的ミキサ回路は、設計及び実行で異なり得る。上記実施形態に記載されるようなＬＡＤＡテスタに調節されたパルスレーザ源を適切に組み込むことは、２つのフィードバックループが必要とされ、１つはレーザパルスの繰り返し率の制御であり、１つはＤＵＴクロックに対するパルスのタイミングの同期である。繰り返し率を制御する第１のフィードバックループは、高電圧駆差分信号を生成するために、レーザの自走繰り返し率周波数を入力クロック刺激と比較するミキサを含む。差分信号は、レゾネータのキャビティ長さを調整するために圧電トランスデューサに入力され、それは、その後にパルス率が供給されたクロック入力に適合するように所望の長さに調整される。そのような設定の一例は、図６に示される。図６に示された回路に加えて、二次安定化方法が、比例積分増幅器からの出力電圧を連続的に監視し、校正するために、含まれ得る。これは、高圧増幅器が、より長い時間、すなわち数十分に対して数日の繰り返し率のロック安定性を提供するために構成された入力電圧を一貫して与えられることを保証する。
【００５６】
本発明の実施形態は、目的の回路機能上に入射レーザビームを空間的に配置又は「パーク」し、その後にテスタクロック又はループ長トリガ信号に対してレーザパルスの到達時間を時間的にスキャンし、その後にレーザパルス到達時間毎の不合格率の識別結果の示す強度及び兆候を記録することにより、同期された単光子又は二光子パルスＬＡＤＡから個々のタイミングダイアグラムを抽出する方法を提供する。ＬＡＤＡ測定方法は、フリップフロップアップセットマッピング（すなわち論理状態処理）を抽出するための能力を同時に可能とする。従来、シングルイベントアップセットは、ＤＵＴ上の特定の位置におけるレーザ励起光電流の強度を直接に測定することにより表示される。開示された実施形態において、その方法は、ＬＡＤＡに基づく試験を実行する間にアップセット情報を抽出し、それは、これらのアップセットを評価するための新規の手段を導入し、より効率的である。
【００５７】
一実施形態において、単光子吸収又は二光子吸収のいずれかの方法論を用いて、本発明は、時間に関する欠陥に感応するデバイスのデジタル可視化を提供するために、ｐ接合及びｎ接合半導体をシミュレートする。二光子吸収は、光電流が導入される軸方向の限局性空間的相互作用を可能とする。１０ピコ秒のオーダでのサンプリング精密度は、特定の試験ベクタ端が合否の分類の境界線から統計的にずらされるようにできる。
【００５８】
（ＬＡＤＡ波形）
図８は、各特定の位置（ｘｉ、ｙｉ）毎の個々のＬＡＤＡ波形の抽出を可能とするＬＡＤＡシステムの一実施形態を示す。それらの波形は、不合格率対レーザパルスの到達時間を示す。そのような波形は、ＤＵＴ内の個々のトランジスタの挙動及び／又は欠陥メカニズムを分析する助けとなり得る。そのシステム自体は、図２のシステムの多くの要素を組み込み、図２に示される要素と類似の要素は、８ｘｘであることを除いて、同様の参照番号で示される。
【００５９】
図８のシステムにおいて、ハーフミラー８３７等の光学要素は、ＤＵＴから反射された光を光学センサ８７０上に向ける。必要であれば、集束レンズ８４２が、反射光を光学センサ８７０上に収束するためにパスに導入され得る。光学センサは、例えばフォトダイオード、アバランシェダイオード（ＡＰＤ）、光電子増倍管等であってもよい。この実施形態において、光学センサ８７０は、シングルピクセルセンサである。ＬＳＭがレーザパルスをＤＵＴにおける選択された位置に向けるように作用される場合、その位置からの反射光は、光学センサ８７０により感受され、そのセンサ８７０は、対応する強度信号８７２をコントローラ８５０に送信する。その結果、照射された各位置において、対応する強度信号がコントローラ８５０に記録される。更なる動作をすることなく、ＤＵＴの所定の領域がレーザパルスに連続的に照射されるように、ＬＳＭがレーザパルスを連続する点に段階的に動かすために用いられる場合、強度信号から得られた画像は、時折（グレースケール画像のデジタル化を利用する）ごま塩状画像と呼ばれる多少均一なグレー画像となり得る。
【００６０】
実施中において、ＤＵＴの特定の領域は試験のために選択され、テスタは選択された領域におけるデバイスが５０％の不合格率を示す試験ベクタを生成するように設定される。その後、試験ループは各照射された画素に対して複数回繰り返され、反射光の強度が記録される。これに関して、画素の用語は、特定の位置でＬＳＭがミラーにパークするときにレーザパルスにより照射される空間位置を意味する。光学センサ８７０からの強度信号は、単一画素とみなされる。しかしながら、ＬＳＭは、選択領域の全てを覆うようにＤＵＴ上の連続する位置にミラーを動かすため、各位置において光学センサから収集された光は、その位置に対応する画素である。この方法において、光学センサは単一の画素センサであるが、選択された領域は画素内で空間的に分離される。反対に、各位置におけるセンサの画像は、表示モニタの複数の画素により現され得る。比率は、ＤＵＴ上に画像化されたセンサの径のスクリーン上の表示に依存し得る。すなわち、センサにより画像化されたＤＵＴの領域は１つの画素として表されるが、複数のスクリーン画素によりモニタスクリーンに表示され得る。
【００６１】
図２Ａに示すように、レーザパルスの同期化は、レーザパルスが試験ベクタに対して遅延又は先行の制御がなされながらＤＵＴに到達できるように制御され得る。この制御を用いて、一実施形態において、図８の破線部分で示すように、タイミングエレクトロニクスは、試験ベクタ信号（ｖ）の全体の期間に及ぶ光パルス（ｐ）のトレインを生成するようなレーザを引き起こすように構成される。パルスのトレインにおける各パルス８２３は時間（ｔｉ）に対応し、時間（ｔｉ）において光学センサ８７０により収集された反射光の信号８７２が記録される。これは、各ピクセル、すなわち選択された領域内の各照射位置（ｘｉ，ｙｉ）でシステムが各時間（ｔｉ）での強度信号を記録するように、各時間で繰り返される。選択された領域内のトランジスタの全てが試験ベクタ及びレーザパルスに同様に反応する場合、生じる画像はごま塩ノイズ様の画像である。
【００６２】
しかしながら、トランジスタが５０％の不合格率であるように試験ベクタが設計されるとき、レーザパルスは、いくつかのトランジスタをより高い割合で不合格にし、他のトランジスタをより高い割合で合格にさせる。本発明者らにより述べられるように、各トランジスタにおける不合格及び合格率は、試験ベクタのクロックに対するレーザパルスの到達時間に依存する。図８のシステムは、この情報を捕捉し、ユーザに表示するように構成される。特に、各画素及びパルス到達時間の組合せ（例えば（ｘｉ，ｙｉ，ｔｉ）において、試験が複数回繰り返されて、不合格率（％）を生成する。我々は、いくつかのトランジスタがレーザパルスによって合格率を増大されることを述べるが、これは５０％の初期設定よりも低い不合格率として単純に記録され得る。そして、各位置（ｘｉ，ｙｉ）において、プロットは、どのように不合格率が時間（ｔｉ）で変更するかを示すように生成され得る。これは、図８の実線部分により示され、それはＤＵＴ上の選択された点（ｘｉ，ｙｉ）における不合格率対時間のプロットを示す。
【００６３】
なお、省略のためにプロットは不合格率対時間として表したが、「時間」は実際にはデルタタイムであり、すなわち試験信号とレーザパルスとの間の時間差の測定値である。従って、時間（ｔ０）は、試験パルス到達前１０ピコ秒の時間を意味し、時間（ｔ１５）は、試験パルスの前端に一致する時間を意味し、時間（ｔ５０）は、試験パルスの後端１０ピコ秒後の時間を意味する。
【００６４】
図８の実線部分に示されるようにプロットに到達するための一つの方法は、以下の通りであってもよい。上述のように、強度信号は、各位置及び時間（ｘｉ，ｙｉ，ｔｉ）で記録され、それはここでは時空間ボリュームとして表される。この実施形態において、二次元色空間、例えば黒及び白、又はグレースケールが用いられるが、他の色も用いられ得る。そして、各時空間ボリュームで、テスタが、トランジスタが不合格であることを示す場合、画素が１、例えば白で記録される。反対に、テスタが合格を示す場合、強度信号は０、例えば黒で記録される。データが目的の選択された領域内における全ての画素のために蓄積されるので、５０％の不合格率を有するデバイスを含む画素は、平均のバックグラウンド色、例えばグレーで表され得る。しかしながら、５０％よりも高い不合格率を有するデバイスの画素は、より明るく又はより白く表されるが、より低い不合格率を含むデバイスの画素はより暗く表される。繰り返しの試験パターン及び電荷注入の結果を集合する又は平均するためのディスプレイのスキャンを繰り返すことは、グレーのバックグラウンド、多くが不合格デバイスである白い画素、及び多くが合格デバイスである黒い画素を有する画像を生成し得る。これは、図８の点線部分に示される。
【００６５】
図８の点線部分に示される画像の構築のために用いられるデータは、図８Ａ及び８Ｂに示されるように、所望の画素における不合格率対時間のプロットを構築するのにも用いられ得る。特に、ユーザは、画素（デバイス）を選択でき、合格／不合格テスタデータに従って１又は０に変更されることによって変更された強度は不合格率に関連するため、選択された画素における保存された変更強度データがプロットの生成のために用いられ得る。図８Ｂに示されるように、特定の画素位置におけるトランジスタの不合格率が変わるので、その画素の色も変わる。この相関性は、強度信号対時間をプロットすることにより示され、それは実際に経時的に不合格率を示す。
【００６６】
図８Ａに示すように、白いドット又は画素に関連するするプロットは、５０％よりも高い不合格率を示し、一方、黒いドットに関連するプロットは、５０％よりも低い不合格率を示す。しかしながら、図８Ａのプロットは、不合格率を示すのみならず、試験クロックに対してレーザパルスのタイミングがどのように不合格率に影響するかをも示す。例えば、プロット８Ａ１は、レーザパルスが試験信号の前端と同時に到達する場合に、対応するトランジスタが不合格の傾向があることを示し、一方、プロット８Ａ２は、レーザパルスが試験信号の後端と同時に到達する場合に、対応するトランジスタが不合格の傾向があることを示す。そのような情報は、それぞれのトランジスタの不合格メカニズムを解読する助けとなり得る。
【００６７】
一実施形態において、機能的タイミングダイアグラムは、トランジスタのスイッチイベントの系統的展開をマッピングするために、記録された試験データから抽出され得る。これらのタイミングダイアグラムは、画素ドエルタイム毎の繰り返しテスタループの適用から、又は画素ドエルタイム毎の擬似ランダム入力試験パターンの適用を介して構築され得る。試験ループ内のパルス相互作用時間、及びトランジスタ位置毎の生じるＬＡＤＡ信号強度の両方の正確な情報が必要とされ、それは、短いレーザパルスの使用で達成され得る。一実施形態において、個々のタイミングダイアグラムは、目的の回路機能上への入力レーザビームを空間的に配置又は「パーキング」し、その後にテスタクロック又はループ長トリガ信号に対するレーザパルスの到達時間を時間的にスキャンし、その後にレーザパルスの到達時間毎の強度及び不合格率の表示を記録することによって、同期された単光子又は二光子パルスＬＡＤＡから抽出され得る。
【００６８】
図９において、試験システム９００の一実施形態が示されている。そのシステムは、従来のテスタ、例えば自動試験装置（ＡＴＥ）機器９０５と共に操作される。テスタは、被試験デバイス（ＤＵＴ）、すなわちマイクロチップ９１０に刺激ベクタ及びクロック信号を伝送し、またマイクロチップからの出力信号を受信する。出力、接地、入力信号及び結果の伝送の適用は、両方向矢印９２４で示される。テスタは、試験パターンのシークエンスを繰り返し、ＤＵＴから受信された結果を出力期待値と比較し、合格又は不合格データを、チャンネル９２６を介して合格／不合格位置保存部（アキュムレータ）９６０に供給するように構成され、当該アキュムレータは、標準的な保存／メモリデバイスであってもよい。テスタは、さらにクロック及びパルスコントローラ９２０に接続され、当該コントローラは、信号チャンネル９２３を介して電荷キャリアインジェクタ９３０を制御する。そのインジェクタは、ＤＵＴ９４０の小さい領域又は体積にレーザパルス９２８の定期的な導入を向けることにより自動試験装置と相互作用する。インジェクタ９３０は、ＤＵＴからのレーザパルスの反射を制御する。レーザパルスが集中される各位置は、単一の画素とみなされることができ、その位置からの反射光は、モニタスクリーン９７０上の画素又は画素の集まりに対応し得る。
【００６９】
試験の進行に従って、低から高又は高から低への信号変化を受けるトランジスタは、レーザパルスからの光子の吸収によって生成される電子正孔対の導入を受け、そのレーザパルスはその信号変化のタイミング特性を潜在的に変化し得る。スイッチング変化の観察結果を得るためにはいくつかの方法がある。一実施形態において、信号２２５は、レーザパルスの導入の前に、５０％の合格率及び５０％の不合格率を得るために選択された試験パターンを繰り返すように構成されたテスタを制御する。理解しやすい説明の目的のための例は、デバイスが試験パターンにおいて全てのベクタを合格するような低いクロック周波数で開始し、広範囲の欠陥が存在するまで、ベクタがＤＵＴに伝えられるレートを倍化することである。その後、欠陥のビットが半分の時間の欠陥のみになるまでクロックレートを低減する。５０−５０％モードの挙動に引き起こされ得る他の変数は、電圧に関連し得る。この点のアプローチの方法は周知である。
【００７０】
合格及び不合格の値を増加することにより、単純なアキュムレータ９６０は、平衡が得られるときに中性値を出し得る。一実施形態において、ＤＵＴの表面にわたってのインジェクタを単純にスキャンすることは、結局は低から高への変化をするトランジスタと相互作用する光子が生じるであろう。これは、不合格に対する合格率を変化し、マップ又はモニタ等のデバイス９７０における他の出力フォーマットに表示され得る。インジェクタは、テスタからスケジューラへのクロック信号の供給によりテストパターンと同期される。これは、試験パターンの同一の一点又は複数点で、また試験パターンに対して同時、遅延又は先行した時間で光子導入の繰り返しを可能にする。これは、両方向矢印９２２により示される。
【００７１】
機器の操作の際、ＡＴＥテスタは、パラメータが５０％の合格結果を得るように設定される場合、試験パターン及び構成を含む試験プログラムを繰り返す。そのデータは、グレー領域の視覚化を生成するように蓄積され、平均される。インジェクタがＤＵＴの位置を横切って移動されるため、いくつかの位置は、５０％合格率と異なり、その効果は、試験パターンの時間範囲の間に、白っぽい又は黒っぽい画像がグレーの曇りから生じることである。
【００７２】
分析又は表示機器は、測定の際、ダイ、及び試験パターンシークエンスにおける時間又は位置におけるこれらの出現の位置を同定する。その位置は、電荷キャリア対を生成するのに十分なエネルギーの単光子又は二光子吸収を引き起こすためにインジェクタが積極的にレーザパルスを導入する時間で、試験パターンが信号値変化を刺激する条件でトランジスタと相関し得る。その方法は、回路の配置図を通じて電荷キャリア導入に感受性の変化の伝達をトレースすることをさらに含み得る。
【００７３】
さらに、不合格率は、それをスペクトルに変換することにより追跡又は可視化され得る。例えば、フーリエ変換は、各位置においてスペクトルを生成するために、目的の領域における各位置において収集される欠陥データに適用される。その変換のピークは、特定の位置における不合格率に相関する。
【００７４】
その機器を用いてデータを記録及び分析する方法は、レーザパルスを適用することなくＤＵＴにおけるトランジスタが時間の５０％の試験を不合格にする試験パターンをＤＵＴに適用するようにテスタを構成することと；ＤＵＴの選択された焦点位置にレーザパルスを適用すると共にＤＵＴに繰り返し試験パターンを適用することと、なお、そのレーザパルスは試験パターンの際に正確な時間で電荷キャリア対を導入するのに十分なエネルギーを有するように構成されており；各焦点位置での各パターンの繰り返しにおけるテスタの結果を記録し、５０％の不合格から実質的に逸脱した試験結果の位置及びスケジュールを決定し、不合格率が５０％から逸脱する位置での不合格率対時間先行の時間シークエンスを生成することとを含み得る。不合格率を調べるために、その方法は、被試験デバイスのデザインのネットリストにおけるトランジスタのレイアウトにその位置を相関させることにより続行し得る。さらに、信号伝搬が電荷導入に感応性である位置に注釈をつけることが行われ得る。一実施形態において、レーザパルスの到達時間がテスタクロック又はループ長トリガ信号に対して時間的にスキャンされるため、複数のタイミングダイアグラムの同時取得は、ＬＡＤＡ画像における目的の制限領域内の複数の構造からＬＡＤＡ活性を捕捉することにより、抽出され得る。得られたデータの後処理は、トランジスタスイッチイベント（すなわちタイミングダイアグラム）の時間的展開を抽出するために用いられ得る。
【００７５】
一実施形態において、同期された単光子又は二光子パルスＬＡＤＡタイミングダイアグラムは、統合ソフトウェアスイート、例えばＤＣＧシステムのＮＥＸＳ（Navigation Exchange Server）を介してＤＵＴを横切って配置された外挿物理領域上で抽出され得る。これは、サーバ制御型ＣＡＤ及び回路図管理機能を介してＬＡＤＡ活性化領域の自動時空間的問い合わせを容易にし得る。これは、一つの領域ごとに用いられ、個々の又は空間的に制限されたＬＡＤＡ活性領域が探知され、評価され得る。
【００７６】
一実施形態において、この技術は、競合状態において含まれるＬＡＤＡ領域に結合する論理パスの回路記述を向上するのに用いられ得る。これは、一般のネットリストフォーマット（例えばＳＰＩＣＥ又はＶｅｒｉｌｏｇ）における論理パスの平面図表示を構築するのに用いられ得る。例えば、特定の回路機能の対応する入力及び出力ブロックをラベルすることによる。
【００７７】
一実施形態において、論理パス内に含まれる関連トランジスタ間の「パークされた」レーザ位置をガイドするためにサブセル図情報を抽出することが望ましい。これは、トランジスタレベルの回路デバッグに有利となり得る。
【００７８】
一実施形態において、上記ソフトウェアスイートは、二光子励起アップセット領域の分析に用いられ得る。これは、回路分析及び画像登録のためのフリップフロップトランジスタ分離及びＣＡＤオーバーレイに用いられ得る。
【００７９】
シングルイベントアップセット（ＳＥＵ）は、マイクロプロセッサ、半導体メモリ又はパワートランジスタ等のマイクロ電子デバイスにおける敏感なノードに発射されるイオン、電子等の荷電粒子は電磁放射による状態変化である。この状態変化は、論理要素（例えばメモリ「ビット」）の重要なノードに又はその近傍におけるイオン化により形成された自由電荷の結果である。デバイス出力又はその発射の結果として引き起こされる動作におけるエラーは、ＳＥＵ又はソフトエラーと呼ばれる。本発明の他の態様は、吸収励起アップセット領域を得ることである。フリップフロップにおけるフィードバック回路は、静的組合わせ論理ゲートよりも容易に外乱される。スキャン試験において、フリップフロップは、ほぼ全ての試験サイクルで動作される。試験サイクルの際の単一レーザ励起外乱は、試験における不合格を引き起こす。しかしながら、このテスタの不合格は、ＬＡＤＡの操作された競合状態と異なる。機能的試験又は操作の際、多くのフリップフロップは、すべてのサイクルで動作されない。アップセット領域は、試験の際に各レーザパルス後の外乱の機会を有する。従って、最初の低い外乱の蓋然性は、試験毎に１０００＋の機会で累積確率がほぼ１００％となる（１００ＭＨｚのレーザ繰り返し率と仮定）。それ故、強く、非破壊のアップセット領域の観察である。なお、アップセット領域は、試験を変更することにより簡単に除かれ得る。開示された方法論は、ＬＡＤＡに基づく実行スキームを介して得られる非破壊の二光子吸収励起アップセット領域の実現を提供する。この方法論は、シングルイベントアップセットの実行及び評価に代わる新規の代替案を提供する。
【００８０】
上記の単光子又は二光子ＬＡＤＡ試験で、レーザパルスは、そのパルスにより照射されるトランジスタのスイッチ時間をシフトするように設計される。すなわち、レーザパルスは、トランジスタのスイッチングのタイミングから送れる又は先に進み、試験の合格又は不合格を引き起こし、それは、トランジスタがそうするように思われる時間でスイッチするか否かを探知する。しかしながら、パルスは、個々のメモリユニットの状態を変更又はアップセットするのに十分なエネルギーを有し得る。例えば、フリップフロップが「０」を保存するように設定される場合、十分なピークエネルギーを有するレーザパルスの到達が、デバイスを損傷することなく、フリップフロップを反対の状態、すなわち、「１」に変化させ得る。この反転は、ＡＴＥにより検出され、レーザパルスにより照射された各位置において報告され得る。従って、本明細書に記載の技術を用いて、特に２ｐＬＡＤＡを用いて、シングルイベントアップセットしやすいメモリセルを容易に検出できる。
【００８１】
上記ＬＡＤＡ試験において、レーザパルスのトレインは、トランジスタが試験を合格又は不合格となるようにタイミングが合わされた一つのパルスを含み得る。そのトレインの残りのパルスは、試験に寄与しない。反対に、シングルイベントアップセット試験において、トレインのすべてのパルスは、メモリセルを反対の状態にし得る。従って、高いピーク出力での短いパルスのトレインを用いることは、シングルイベントアップセットを調べるための有効な方法である。試験ループのトレインの多くのパルスは、セルを反対の状態にする蓋然性が高い。
【００８２】
実施形態のいくつか及びパルスレーザ源の上記議論は、ＭＬＬ系システムに言い及ぶ。しかしながら、いくつかの実施形態において、「非振動」系レーザパルスシステムは、波形を得るように時間分解能を可能とするパルス幅及びジッタ性能を有する限り、用いられ得る。さらに、この非振動の実施形態は、パルスの刺激によって、テスタから、又はテスタから起こる制御可能遅延トリガからのトリガと直接に同期され得る。どちらの場合においても、ピコ秒パルスは低減された二光子吸収（ＴＰＡ）効率（すなわちＳＮＲ）及び増大された侵襲性を犠牲にして用いられ得るが、フェムト秒レーザパルスは、効率的な２ｐＬＡＤＡ生成のための励起に好ましい。２ｐＬＡＤＡのために捕捉される波長範囲は、１２５０ｎｍ〜１５５０ｎｍとすべきであり、１２５０ｎｍは、効率及び分解能の点で最も良い性能を示す。反対に、ナノ秒からフェムト秒レーザパルスは、レーザパルス持続時間と、時間的分解能ゲイン、空間分解能ゲイン、侵襲性及び伝送ピーク出力との間の明らかな結合を有する単光子ＬＡＤＡに用いることができる。単光子ＬＡＤＡにおける波長の選択は１０６４ｎｍとすべきである。
【００８３】
本明細書に記載されたプロセス及び技術は、本質的に特定の機器に関するものではなく、構成要素の適切な組み合わせにより実施され得ることが理解されるべきである。さらに、多目的デバイスの種々の型は、本明細書で記載された教示に従って用いられ得る。本明細書に記載された方法ステップを実施するために専用の機器を構築することは有利であることが認められ得る。
【００８４】
この発明は、特定の材料及び特定のステップの例示的実施形態の見地から論じられたが、これらの特定の例の変形例が形成され及び／又は用いられ得るが、そのような構造及び方法が、添付された特許請求の範囲により定義された本発明の範囲から逸脱することなく形成され得る変更を容易にすることについての操作の記述、説明及び議論の実行により加えられる理解から得られ得ることが当業者により理解されるべきである。
【図１】
0006535837.tif 000002
【図２】
0006535837.tif 000003
【図２Ａ】
0006535837.tif 000004
【図２Ｂ】
0006535837.tif 000005
【図３】
0006535837.tif 000006
【図４】
0006535837.tif 000007
【図５】
0006535837.tif 000008
【図６】
0006535837.tif 000009
【図７】
0006535837.tif 000010
【図８】
0006535837.tif 000011
【図８Ｂ】
0006535837.tif 000012
【図９】
0006535837.tif 000013