(57)【特許請求の範囲】
【請求項１】
半導体基板に配された第１の導電型の電荷蓄積領域を含む複数の光電変換素子と、少なくとも互いに隣接する前記電荷蓄積領域の間に配された素子分離領域と、を含む固体撮像装置であって、
前記素子分離領域は、
半導体基板の表面の溝の内側に配された絶縁体分離部と、
前記絶縁体分離部の側面に沿って配された、前記第１の導電型とは逆の第２の導電型の半導体領域と、を含み、
前記電荷蓄積領域と前記絶縁体分離部の側面との間の前記絶縁体分離部の側面の少なくとも一部に沿って、前記半導体領域と前記絶縁体分離部との間にゲッタリング領域が配され、
前記ゲッタリング領域が、炭素およびゲルマニウムのうち少なくとも一方を含有することを特徴とする固体撮像装置。
【請求項２】
前記固体撮像装置は、
前記電荷蓄積領域、フローティングディフュージョン領域、及び、前記電荷蓄積領域と前記フローティングディフュージョン領域との間にチャネルを形成する転送ゲートを含む第１の領域と、
増幅トランジスタを含む第２の領域と、
前記第１の領域及び前記第２の領域の間に配された、前記素子分離領域を含む第３の領域と、を含み、
前記第１の領域と前記第３の領域の前記絶縁体分離部との間では、前記絶縁体分離部の側面に沿って、前記半導体領域と前記絶縁体分離部との間に、前記ゲッタリング領域が配され、
前記第２の領域と前記第３の領域の前記絶縁体分離部との間では、前記絶縁体分離部の側面に沿って、前記半導体領域が前記絶縁体分離部と接触して配されていることを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記ゲッタリング領域が、前記第３の領域の前記絶縁体分離部の少なくとも側面の一部に沿って、前記第３の領域の半導体領域と前記第３の領域の前記絶縁体分離部との間、かつ、前記フローティングディフュージョン領域と前記第３の領域の前記絶縁体分離部の側面との間に配されることを特徴とする請求項２に記載の固体撮像装置。
【請求項４】
前記半導体基板に対する平面視において、前記ゲッタリング領域及び前記半導体領域は、前記第１の領域の周囲を囲み、かつ、前記半導体領域は、前記ゲッタリング領域と前記第１の領域との間に配されることを特徴とする請求項２又は３に記載の固体撮像装置。
【請求項５】
前記第２の領域と前記第３の領域の前記絶縁体分離部との間において、前記絶縁体分離部に沿って前記ゲッタリング領域が配されないことを特徴とする請求項２乃至４の何れか１項に記載の固体撮像装置。
【請求項６】
前記ゲッタリング領域の不純物濃度のピークの位置が、前記半導体基板の表面と、前記半導体領域の不純物濃度のピークの位置と、の間にあることを特徴とする請求項１乃至５の何れか１項に記載の固体撮像装置。
【請求項７】
前記半導体基板の表面から同じ深さにおいて、前記ゲッタリング領域の不純物濃度が、前記半導体領域の不純物濃度よりも低いことを特徴とする請求項１乃至５の何れか１項に記載の固体撮像装置。
【請求項８】
前記ゲッタリング領域の不純物濃度が、炭素およびゲルマニウムのうち少なくとも一方の濃度であり、
前記半導体領域の不純物濃度が、ｐ型の不純物の濃度であることを特徴とする請求項６又は７に記載の固体撮像装置。
【請求項９】
前記電荷蓄積領域の下端が、前記ゲッタリング領域の下端よりも深いことを特徴とする請求項１乃至８の何れか１項に記載の固体撮像装置。
【請求項１０】
前記固体撮像装置は、前記素子分離領域のうち前記半導体領域よりも深い位置に前記第２の導電型の半導体分離部を更に有し、
前記半導体分離部の内側に、前記ゲッタリング領域を備えることを特徴とする請求項１乃至９の何れか１項に記載の固体撮像装置。
【請求項１１】
前記ゲッタリング領域が、炭素を含有することを特徴とする請求項１乃至１０の何れか１項に記載の固体撮像装置。
【請求項１２】
前記ゲッタリング領域が、酸素又は窒素を含有することを特徴とする請求項１乃至１１の何れか１項に記載の固体撮像装置。
【請求項１３】
前記固体撮像装置は、前記第２の導電型のウェル領域を含み、
前記電荷蓄積領域と前記ウェル領域とは、前記光電変換素子であるフォトダイオードを構成し、
前記半導体領域の不純物濃度は、前記ウェル領域の不純物濃度よりも高く、
前記半導体領域は、前記ゲッタリング領域と前記電荷蓄積領域との間に配されることを特徴とする請求項１乃至１２の何れか１項に記載の固体撮像装置。
【請求項１４】
固体撮像装置の製造方法であって、
半導体基板の表面に溝を形成する工程と、
前記溝の側面に沿って、炭素およびゲルマニウムのうち少なくとも一方のイオン注入によりゲッタリング領域を形成する工程と、
前記溝の側面に沿って、不純物のイオン注入により半導体領域を形成する工程と、
前記ゲッタリング領域及び前記半導体領域を形成した後に、前記溝を絶縁体で充填する工程と、
前記半導体領域に隣接する光電変換素子を形成する工程と、を有し、
前記ゲッタリング領域が、前記絶縁体と前記半導体領域との間、かつ、前記絶縁体の側面と前記光電変換素子との間に位置することを特徴とする製造方法。
【請求項１５】
前記半導体領域を前記ゲッタリング領域の後に形成することを特徴とする請求項１４に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置及びその製造方法に関する。
【背景技術】
【０００２】
固体撮像装置の特有の欠点として白点キズが挙げられる。白点キズとは、重金属などの不純物や結晶欠陥が、光電変換素子に存在することによって発生するノイズである。このノイズに対して、半導体基板中に欠陥層を形成し、製造プロセス中の熱処理によって不純物を欠陥層でゲッタリングしノイズを低減させる。近年、光電変換素子近傍の素子分離領域に欠陥層を形成する技術が提案されている。特許文献１には、光電変換素子の間の素子分離領域のうち、素子分離領域の上部に配された溝型の素子分離（ＳＴＩ）の底部よりも深い位置に欠陥層を有する構造が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１９４２６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
固体撮像装置において、多画素化の実現のため、画素サイズの縮小による微細化プロセスの採用が進んでいる。微細化プロセスにおいて、ドーパントの拡散制御や応力緩和のため低温の熱処理が用いられる。一方、特許文献１の構造では、欠陥層が半導体基板の深い領域に形成される。このため、重金属などの不純物が半導体基板の表面近傍に導入された場合、低温の熱処理では、この不純物を深い領域に形成された欠陥層でゲッタリングすることは難しい。
【０００５】
本発明は、ゲッタリングの効果を向上し、またゲッタリングした不純物に起因する電荷の放出を抑制することによって、ノイズを低減する技術を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題に鑑みて、本発明の実施形態に係る固体撮像装置は、半導体基板に配された第１の導電型の電荷蓄積領域を含む複数の光電変換素子と、少なくとも互いに隣接する電荷蓄積領域の間に配された素子分離領域と、を含む固体撮像装置であって、素子分離領域は、半導体基板の表面の溝の内側に配された絶縁体分離部と、絶縁体分離部の側面に沿って配された、第１の導電型とは逆の第２の導電型の半導体領域と、を含み、電荷蓄積領域と絶縁体分離部の側面との間の絶縁体分離部の側面の少なくとも一部に沿って、半導体領域と絶縁体分離部との間にゲッタリング領域が配され、ゲッタリング領域が、炭素およびゲルマニウムのうち少なくとも一方を含有することを特徴とする。
【発明の効果】
【０００７】
上記手段により、ゲッタリングの効果を向上し、またゲッタリングした不純物に起因する電荷の放出を抑制することによって、ノイズを低減する技術が提供される。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施形態に係る固体撮像装置の平面図。
【図２】図１の固体撮像装置の断面図。
【図３】図１の固体撮像装置のゲッタリング領域及びチャネルストップ領域の不純物濃度を示す図。
【図４】図１の固体撮像装置の変形例を示す断面図。
【図５】図１の固体撮像装置の素子分離領域の製造方法を示す工程図。
【図６】図１の固体撮像装置のゲッタリング領域の製造方法を示す工程図。
【図７】図１の固体撮像装置のゲッタリング領域の製造方法の変形例を示す図。
【発明を実施するための形態】
【０００９】
以下、本発明に係る固体撮像装置の具体的な実施形態を、添付図面を参照して説明する。なお、以下の説明及び図面において、複数の図面に渡って共通の構成については共通の符号を付している。そのため、複数の図面を相互に参照して共通する構成を説明し、共通の符号を付した構成については適宜説明を省略する。
【００１０】
図１は、本実施形態における固体撮像装置１２１の画素領域の平面図である。図１において、コンタクト、配線層、カラーフィルタ、マイクロレンズ、固体撮像装置１２１の周辺回路領域などの構成要素は、説明の簡単化のために省略されている。固体撮像装置１２１の画素領域は、第１の素子領域１５１及び第２の素子領域１５２を含む。素子領域は活性領域やアクティブ領域とも呼ばれる。第１の素子領域１５１は、光電変換素子の電荷蓄積領域１０２、フローティングディフュージョン領域（ＦＤ領域）１０４及び電荷蓄積領域とＦＤ領域１０４との間にチャネルを形成する転送ゲート１０３を含む。電荷蓄積領域１０２は光電変換素子において信号電荷として扱われる電荷を多数キャリアとする第１の導電型であり、本実施形態ではｎ型の半導体領域である。また第２の素子領域１５２は、図１に示す上から順番に、増幅トランジスタ１０５、選択トランジスタ１５３、リセットトランジスタ１５４及びウェルコンタクト１５５を含む。図１では、２つの第１の素子領域１５１に対して、１組の第２の素子領域１５２が設けられた例を示すが、例えば１つの第１の素子領域１５１に対して、１組の第２の素子領域１５２が設けられてもよい。また第２の素子領域１５２の構成は、これに限られるものでなく、例えば増幅トランジスタ１０５のみが配されていてもよい。
【００１１】
図１において、互いに隣接する第１の素子領域１５１及び第２の素子領域１５２の間に、素子分離領域１０６が配される。素子分離領域はフィールド領域とも呼ばれる。素子分離領域１０６のうち、第１の素子領域１５１及び第２の素子領域１５２の周囲は、第１の導電型とは逆の第２の導電型であるｐ型の半導体領域であるチャネルストップ領域１０９で囲まれる。また電荷蓄積領域１０２及びＦＤ領域１０４の活性領域を含む第１の素子領域１５１において、チャネルストップ領域１０９が、ゲッタリング領域１０８を挟み、第１の素子領域１５１の周囲を囲む。
【００１２】
図２に、図１に示す固体撮像装置１２１のＡ−Ｂ間の断面図を示す。固体撮像装置１２１の画素領域１００は、半導体基板１２０の内部に形成されたｐ型のウェル領域１０１に形成される。本実施形態において、第１の導電型はｎ型、第２の導電型はｐ型として説明するが、第１の導電型がｐ型、第２の導電型がｎ型であってもよい。
【００１３】
図２には、第１の素子領域１５１及び第２の素子領域１５２のうち、第２の素子領域１５２に配された増幅トランジスタ１０５が示される。ｎ型の電荷蓄積領域１０２とｐ型のウェル領域１０１とは、光電変換素子であるｐｎフォトダイオードを構成する。電荷蓄積領域１０２は、固体撮像装置１２１に入射した光に対してｐｎフォトダイオードで発生する電子及び正孔のうち、ｎ型の多数キャリアの電子を蓄積する。転送ゲート１０３は、電荷蓄積領域１０２とＦＤ領域１０４との間にチャネルを、転送ゲート１０３の電位を変更することによって形成し、電荷蓄積領域１０２に蓄積された電荷をＦＤ領域１０４に転送する。ＦＤ領域１０４の電位は、電荷蓄積領域１０２からチャネルを通して電荷が転送されることによって変化する。増幅トランジスタ１０５は、ＦＤ領域１０４の電位に応じた信号を、列信号線（不図示）に出力する。このようにして、電荷蓄積領域１０２から固体撮像装置１２１に入射した光に対応する信号が読み出される。選択トランジスタ１５３は、信号を出力する画素が選択された際にＯＮ動作する。リセットトランジスタ１５４は、ＦＤ領域１０４の電位をリセットする際にＯＮ動作する。ウェルコンタクト１５５には、ウェル領域１０１の電位が供給される。
【００１４】
画素領域１００には、互いに隣接する第１の素子領域１５１と増幅トランジスタ１０５との相互を分離する素子分離領域１０６が配される。素子分離領域１０６には、溝型の素子分離構造（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ：ＳＴＩ）が設けられる。溝型の素子分離構造は、半導体基板１２０の表面に設けられた溝の内部に、絶縁体分離部１１８が配された構造である。絶縁体分離部１１８は、溝に充填された絶縁体１０７と、溝の内壁に沿って形成された絶縁膜１１５とを含む。絶縁膜１１５は、省略可能である。また素子分離領域１０６には、絶縁体分離部１１８を覆うように、ｐ型の半導体領域であるチャネルストップ領域１０９が配される。
【００１５】
本実施形態において、素子分離領域１０６には、ゲッタリング領域１０８が配される。ゲッタリング領域１０８は、絶縁体分離部１１８の側面の少なくとも一部に沿って配される。またゲッタリング領域１０８は、絶縁体分離部１１８とチャネルストップ領域１０９との間に配される。
【００１６】
また本実施形態において、ゲッタリング領域１０８は、電荷蓄積領域１０２及びＦＤ領域１０４を含む第１の素子領域１５１と絶縁体分離部１１８との間において、絶縁体分離部１１８の側面に沿って配される。一方で、増幅トランジスタ１０５を含む第２の素子領域１５２と絶縁体分離部１１８との間における絶縁体分離部１１８の側面では、チャネルストップ領域１０９と絶縁体分離部１１８とが接触し、ゲッタリング領域１０８は配されない。しかしながら、第２の素子領域１５２と絶縁体分離部１１８との間の絶縁体分離部１１８の側面にゲッタリング領域１０８を設けてもよい。また例えば増幅トランジスタ１０５、選択トランジスタ１５３、リセットトランジスタ１５４から適宜選択し、選択されたトランジスタと絶縁体分離部１１８との間の絶縁体分離部１１８の側面にゲッタリング領域１０８を設けてもよい。
【００１７】
本実施形態において、ゲッタリング領域１０８は、絶縁体分離部１１８の絶縁体１０７及び絶縁膜１１５と、チャネルストップ領域１０９との間に形成されている。しかしながら、チャネルストップ領域１０９よりも内側であれば、例えばゲッタリング領域１０８は、絶縁体分離部１１８の絶縁体１０７及び絶縁膜１１５の内部に渡り形成されていてもよい。また例えばゲッタリング領域１０８は、チャネルストップ領域１０９の内側の絶縁体分離部１１８の底面に形成されてもよい。
【００１８】
ここで、本実施形態に効果について説明する。光電変換素子及びその近傍に、例えば固体撮像装置１２１を形成する際のエッチングによるダメージや金属不純物、結晶格子ひずみ、結晶欠陥などが存在する場合がある。これらの影響によって、白点キズが生成される可能性がある。また第１の素子領域１５１から読み出される信号のノイズが増加する可能性がある。このノイズ対して、半導体基板１２０中に欠陥を含むゲッタリング領域を形成する。これによって、固体撮像装置１２１の製造プロセスで不純物がウェーハに導入された場合でも、製造プロセス中の熱処理によって、不純物は、光電変換素子の活性領域である電荷蓄積領域１０２から離れたゲッタリング領域中の欠陥に捕獲されて無害化される。しかしながら、固体撮像装置１２１の微細化に伴い、例えば不純物濃度のプロファイルを維持するために、固体撮像装置１２１の製造プロセスに高温の熱処理を用いることができず、低温の熱処理プロセスが用いられる。このとき特許文献１に示される半導体基板の深い位置に設けられたゲッタリング領域では、例えばＳＴＩ形成のための溝を形成するエッチングプロセスなどによって不純物がシリコン基板表面近傍に導入された場合、ゲッタリングの効果を発揮することは難しい。
【００１９】
しかしながら本実施形態において、ゲッタリング領域１０８は、絶縁体分離部１１８の側面に沿って、第１の素子領域１５１の光電変換素子の活性領域である電荷蓄積領域１０２と絶縁体分離部１１８との間に配される。このため低温の熱履歴のプロセスにおいても、シリコン基板表面近傍に導入される不純物に対して効果的なゲッタリングが可能となる。これによって、白点キズなどのノイズを低減することが可能となる。また、ゲッタリング領域１０８は、チャネルストップ領域１０９と絶縁体分離部１１８との間の、チャネルストップ領域１０９の内部に形成される。このためゲッタリング領域１０８内で重金属などの不純物の準位に起因した電荷の放出が起きた場合であっても、チャネルストップ領域１０９により、電荷蓄積領域１０２とゲッタリング領域１０８との間に電位障壁が形成される。これによって、素子分離領域１０６から光電変換素子を構成する電荷蓄積領域１０２への電子の流入を抑制し、ノイズの発生を抑制することができる。
【００２０】
図３に、図２のＸ−Ｘ’間におけるゲッタリング領域１０８とチャネルストップ領域１０９との、半導体基板１２０の深さ方向に対する不純物の濃度の関係を示す。図の横軸は基板の表面からの深さ、縦軸は不純物の濃度を示す。本実施形態において、ゲッタリング領域１０８は、不活性元素などの不純物を半導体基板１２０中に注入し、欠陥を生成することによって形成される。ゲッタリング領域１０８の不純物濃度の分布を破線で示し、チャネルストップ領域１０９のｐ型の不純物濃度の分布を実線で示す。図３において、ゲッタリング領域１０８の不純物濃度のピークの位置をＲｐ１、またピークからの広がりの標準偏差を△Ｒｐ１とする。また同様に、チャネルストップ領域１０９の不純物濃度のピークの位置をＲｐ２、その広がりの標準偏差を△Ｒｐ２とする。
【００２１】
本実施形態におけるゲッタリング領域１０８とチャネルストップ領域１０９との不純物濃度の関係を図３（ａ）、（ｂ）に示す。しかしながら不純物濃度の関係は、これらに限られるものでなく、上述したゲッタリングの効果及びゲッタリングした不純物に起因するノイズを低減する効果を有する濃度分布であれば、何れの濃度の関係で形成してもよい。
【００２２】
不純物濃度の関係は、図３（ａ）に示すように、ゲッタリング領域１０８の不純物濃度のプロファイルが、チャネルストップ領域１０９の不純物濃度のプロファイルと比較して、浅い位置に形成されていてもよい。このときゲッタリング領域１０８のＲｐ１は、チャネルストップ領域１０９のＲｐ２よりも半導体基板１２０の表面から深さ方向に浅い位置、換言すると半導体基板１２０の表面とＲｐ２の間に形成される。また△Ｒｐ１の広がりの分布も、△Ｒｐ２の広がりの分布と比較して、半導体基板１２０の表面に近い浅い位置に分布を有する。また不純物濃度の関係は、図３（ｂ）に示すように、Ｒｐ１とＲｐ２とが半導体基板１２０の表面から同等の深さに配置され、ゲッタリング領域１０８の不純物濃度のプロファイルがチャネルストップ領域１０９のプロファイルに包含されるように形成されてもよい。このとき、半導体基板１２０の表面から同じ深さにおいて、ゲッタリング領域１０８の不純物濃度は、チャネルストップ領域１０９の不純物濃度よりも低くなる。
【００２３】
図３に示す濃度分布のうち、図３（ａ）の濃度分布を有するようにプロファイルを形成した方が、チャネルストップ領域１０９によって、ゲッタリング領域１０８と電荷蓄積領域１０２との間に生じる電位障壁が高くなる。このため、ゲッタリング領域１０８から電荷蓄積領域１０２へのゲッタリングした不純物の準位に起因する電荷の流入が抑制され、ノイズをより効果的に低減することが可能となる。
【００２４】
また図２に示すように、電荷蓄積領域１０２の下端が、ゲッタリング領域１０８の下端よりも半導体基板１２０の表面からの深さの深い位置に配されていてもよい。例えば、電荷蓄積領域１０２の不純物濃度のピークに対して半分の濃度となる位置が、ゲッタリング領域１０８の不純物濃度のピークに対して半分の濃度となる位置よりも深い位置であってよい。固体撮像装置１２１の製造プロセス中に導入される不純物は、半導体基板１２０の表面に付着する可能性が高い。このため、ゲッタリング領域１０８は、電荷蓄積領域１０２のうち半導体基板１２０の表面に近い領域に配されているとよい。
【００２５】
またゲッタリング領域１０８は、素子分離領域１０６のうち絶縁体分離部１１８の周囲だけでなく、より半導体基板１２０の表面から深い位置に形成されてもよい。例えば図４に示すように、素子分離領域１０６の絶縁体分離部１１８及びチャネルストップ領域１０９よりも半導体基板１２０の表面から深い位置に、チャネルストップ領域１０９と同様にｐ型の半導体領域で、画素間を分離するための半導体分離部１１１を形成する。半導体分離部１１１は、ｐｎ接合、あるいは同一導電型の領域内での不純物濃度の高低によって、ポテンシャル障壁を形成することで、画素間の電荷の混合を抑制するものである。例えば第１の素子領域１５１の外縁に接するように配された半導体分離部１１１が、半導体分離部１１１の内側にゲッタリング領域１０８を備えていてもよい。この場合、１つの第１の素子領域１５１に対するゲッタリング領域１０８の占める体積が増加する。また半導体基板１２０の浅い領域の不純物だけでなく、深い領域に導入された不純物や欠陥に対しても効果的にゲッタリングすることが可能となり、より白点キズなどのノイズが抑制される。
【００２６】
次に、図５から図７を参照しながら、本実施形態の固体撮像装置１２１の製造方法のうち、素子分離領域１０６を形成する工程について説明する。素子分離領域１０６の形成以外の、固体撮像装置１２１を構成するウェル領域１０１や電荷蓄積領域１０２、ＦＤ領域１０４、各トランジスタなどの形成工程は、既存の手法を用いて形成できる。このため、その詳細な説明を省略する。
【００２７】
本実施形態において半導体基板１２０にシリコン基板を用いる。まず、シリコン基板の表面を酸化し酸化膜（パッド酸化膜）１１０を形成する。パッド酸化膜１１０の形成後、例えばＣＶＤ法を用いて、ポリシリコン１１２及びシリコン窒化膜１１３を形成する。このときの状態を図５（ａ）に示す。
【００２８】
次いで、図５（ｂ）に示すように、固体撮像装置１２１の画素領域１００において、素子分離領域１０６を形成する領域のポリシリコン１１２及びシリコン窒化膜１１３を除去する。具体的には、シリコン窒化膜１１３の上にレジスト膜を形成し、例えばフォトリソグラフィ工程を用いてレジスト膜をパターニングする。これによって、素子分離領域１０６を形成する部分に開口を有するレジストパターンが形成される。次いで形成したレジストパターンをマスクとして用い、シリコン窒化膜１１３、ポリシリコン１１２及びパッド酸化膜１１０を例えば異方性のドライエッチング法を用いてエッチングする。これによって、半導体基板１２０の素子分離領域１０６となる部分に開口部を有する、シリコン窒化膜１１３、ポリシリコン１１２及びパッド酸化膜１１０で構成されたハードマスクが形成される。ハードマスク形成の後、レジストパターンを除去する。
【００２９】
次にシリコン窒化膜１１３、ポリシリコン１１２及びパッド酸化膜１１０で構成されたハードマスクを用いて、ハードマスクの開口部分の半導体基板１２０をエッチングし、素子分離領域１０６の絶縁体分離部１１８を配するための溝１１４を形成する工程を行う。溝１１４の半導体基板１２０の表面からの深さは、例えば５０〜５００ｎｍ、具体的に２５０ｎｍ程度である。このときの状態を図５（ｃ）に示す。
【００３０】
溝１１４を形成した後、再びシリコン窒化膜１１３、ポリシリコン１１２及びパッド酸化膜１１０で構成されたハードマスクを用いて、素子分離領域１０６に、ゲッタリング領域１０８及びチャネルストップ領域１０９を形成する。ゲッタリング領域１０８及びチャネルストップ領域１０９の形成の前に、溝１１４の側面及び底面に絶縁膜１１５を形成する。例えば酸化性ガス雰囲気中での熱酸化法を用い、３５ｎｍ程成の膜厚の絶縁膜１１５を形成する。次いで、ゲッタリング領域１０８を形成する第１の注入工程を行う。第１の注入工程として、例えば原子価４価の第１４族元素である炭素を、イオン注入法などを用いて半導体基板１２０の表面から０．３μｍ以下程度の深さとなるように、溝１１４の内壁に沿って注入する。これによって、ゲッタリング領域１０８を形成する。その後、チャネルストップ領域１０９を形成する第２の注入工程を行う。第２の注入工程として、例えばｐ型の不純物であるボロンを、ゲッタリング領域１０８として炭素を注入した領域よりも深い、例えば半導体基板１２０の表面から０．４μｍ程度までの領域に注入する。これによってｐ型の導電型を有するチャネルストップ領域１０９を形成する。また溝１１４の深さに応じて、ゲッタリング領域１０８、チャネルストップ領域１０９の形成深さを変更してもよい。ただしゲッタリング領域１０８は、チャネルストップ領域１０９の内側の、チャネルストップ領域１０９と絶縁体分離部１１８との間に配される。ゲッタリング領域１０８及びチャネルストップ領域１０９の形成された状態を図５（ｄ）に示す。
【００３１】
絶縁膜１１５、ゲッタリング領域１０８及びチャネルストップ領域１０９を形成する工程において、溝１１４の側面及び底面に絶縁膜１１５を形成する前に、ゲッタリング領域１０８及びチャネルストップ領域１０９を形成してもよい。この場合、絶縁膜１１５を形成する際の熱処理を、不純物をゲッタリングするための熱処理として活用することが可能である。
【００３２】
ここで、ゲッタリング領域１０８の形成方法として、図６（ａ）に示すように溝１１４の内壁の絶縁膜１１５越しに、例えば２５度程度のチルト角度でイオン注入を行い、一度に溝１１４の底部及び側壁にゲッタリング領域１０８を形成してもよい。またこのとき、ゲッタリング領域１０８を形成しない増幅トランジスタ１０５の周囲の素子分離領域１０６は、図６（ａ）に示すようにレジスト１１７で保護し、注入が行われないようにしてもよい。この場合、増幅トランジスタ１０５の周囲の素子分離領域１０６には、ゲッタリング領域１０８が配されない。これによって、ゲッタリング領域１０８に捕獲された不純物による増幅トランジスタ１０５のチャネル電子へのクーロン散乱の影響を軽減でき、移動度の低下を抑制できる。
【００３３】
またゲッタリング領域１０８の注入を、図６（ｂ）に示すように、溝１１４の内壁の絶縁膜１１５越しに、例えば０度の小さいチルト角度によってイオン注入を行い、溝１１４の底部のみにゲッタリング領域１０８を形成する。その後、図６（ｃ）、（ｄ）に示すように、４０度程度の大きなチルト角度を用いてイオン注入を行い、溝１１４の側壁にゲッタリング領域１０８を形成する。このように、ゲッタリング領域１０８は、必ずしも１回の注入で形成する必要はなく、チルト角度を変更し、複数回の注入を用いて形成してもよい。
【００３４】
またゲッタリング領域１０８に注入されることによって、ゲッタリング領域１０８が含有する元素は、炭素に限られるものではない。欠陥を生成するための不純物として、例えば炭素、シリコン、ゲルマニウムなどの第１４族元素のうち少なくとも１種類を適宜、選択し注入し、ゲッタリング領域１０８に含有させてもよい。また例えば、酸素や窒素を注入し、半導体基板１２０の材料と化学結合させてもよい。ゲッタリング領域１０８が酸素や窒素を含有し、このとき酸素や窒素を、例えば半導体基板１２０の材料に対する化学量論比よりも少なく注入することによって欠陥を生成させ、ゲッタリング領域１０８として用いてもよい。
【００３５】
ゲッタリング領域１０８及びチャネルストップ領域１０９を形成した後、溝１１４を絶縁体で充填する充填工程を行う。図５（ｅ）に示すように、半導体基板１２０上に絶縁体１１６を形成する。絶縁体１１６は、例えば高密度プラズマＣＶＤ法を用いて形成されたシリコン酸化膜でありうる。次いで、パッド酸化膜１１０の上面よりも上側の部分を、例えばＣＭＰ法を用いて除去する。これによって図５（ｆ）に示す、絶縁体１０７及び絶縁膜１１５を備える絶縁体分離部１１８と、ゲッタリング領域１０８と、チャネルストップ領域１０９と、を含む素子分離領域１０６が形成される。
【００３６】
以上のように、溝１１４の形成時にゲッタリング領域１０８及びチャネルストップ領域１０９を形成することによって、溝１１４に対して自己整合的にゲッタリング領域１０８及びチャネルストップ領域１０９を電荷蓄積領域１０２の近くに設けることが可能となる。ゲッタリング領域１０８が、光電変換素子を構成する電荷蓄積領域１０２の近くに配されることによって、低温の熱処理でも電荷蓄積領域１０２の近傍に存在する不純物のゲッタリング効果を向上することが可能となる。またゲッタリング領域１０８がチャネルストップ領域１０９に覆われることによって、ゲッタリングした不純物の準位に起因するノイズを低減することが可能となる。
【００３７】
素子分離領域１０６の形成方法は、上述した方法に限られるものではない。第１の素子領域１５１と対向する素子分離領域１０６のＳＴＩの側面に沿って、チャネルストップ領域１０９と絶縁体分離部１１８との間にゲッタリング領域１０８が配される構成であればよい。例えば、図５（ｂ）の工程において、パッド酸化膜１１０をエッチングする前に、図７（ａ）に示すように、ポリシリコン１１２及びシリコン窒化膜１１３をハードマスクとして、炭素イオンなどを注入し、ゲッタリング領域１０８を形成してもよい。ゲッタリング領域１０８を形成した後、図５（ｃ）以降に示す工程のうちゲッタリング領域１０８の形成工程以外の工程を行ってもよい。また例えば、図７（ｂ）に示されるように、図５（ｄ）の工程でゲッタリング領域１０８を形成するための第１の注入工程を行わず、絶縁体１１６を平坦化し絶縁体１０７を形成した後にゲッタリング領域１０８を形成してもよい。この場合、ゲッタリング領域１０８を形成する部分以外は、例えばレジストマスクなどを用いて保護し、不純物の注入を行えばよい。このとき、ゲッタリング領域１０８は、図７（ｂ）に示すように、絶縁体分離部１１８の絶縁体１０７及び絶縁膜１１５の内部に渡り形成されてもよい。
【符号の説明】
【００３８】
１０２  電荷蓄積領域、１０６  素子分離領域、１０８  ゲッタリング領域、１０９  チャネルストップ領域、１１８  絶縁体分離部、１２０  半導体基板、１２１  固体撮像装置
【図１】
0006491509.tif 000002
【図２】
0006491509.tif 000003
【図３】
0006491509.tif 000004
【図４】
0006491509.tif 000005
【図５】
0006491509.tif 000006
【図６】
0006491509.tif 000007
【図７】
0006491509.tif 000008