(57)【特許請求の範囲】
【請求項１】
複数の走査線が第１の方向に延在し、第２の方向に配列し、複数の映像信号線が前記第１の方向に配列した基板を有する表示装置であって、
前記基板は、前記走査線に接続された薄膜トランジスタを有する画素がマトリクス状に配列した表示領域と、前記表示領域の外側の周辺領域とを有し、
前記走査線は、前記表示領域と前記周辺領域に延在して形成される第１の走査線と、前記周辺領域において前記第１の走査線と並行して形成される第２の走査線を有し、
前記周辺領域において、前記表示領域との境界に沿って形成される周辺領域配線を有し、
前記周辺領域には、前記周辺領域配線と重畳する位置に複数の半導体層が形成され、
前記第１の走査線は、前記周辺領域において、絶縁膜を介して前記半導体層と重畳しており、
前記第１の走査線と前記第２の走査線は、前記周辺領域配線と前記表示領域間において、橋絡配線によって接続され、
ていることを特徴とする表示装置。
【請求項２】
前記橋絡配線は、前記第２の方向に延在していることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記周辺領域配線は、前記映像信号線と同層で形成されることを特徴とする請求項１又は２に記載の表示装置。
【請求項４】
前記画素は画素電極と共通電極を有し、
前記周辺領域配線は、前記共通電極に印加されるコモン電位が印加されることを特徴とする請求項１乃至３の何れかに記載の表示装置。
【請求項５】
前記周辺領域の複数の前記半導体層の間隔は、前記表示領域に形成された複数の前記薄膜トランジスタの間隔と同じピッチで形成されていることを特徴とする請求項１に記載の表示装置。
【請求項６】
前記表示領域に形成された前記薄膜トランジスタは、前記映像信号線に接続され、
前記周辺領域に形成された前記半導体層は、前記映像信号線とは接続していないことを特徴とする請求項１に記載の表示装置。
【請求項７】
前記表示領域に形成された前記薄膜トランジスタと前記周辺領域の半導体層は、いずれも同じ形状で形成される、ことを特徴とする請求項１に記載の表示装置。
【請求項８】
前記周辺領域内の半導体層は、前記周辺領域配線に接続される、ことを特徴とする請求項１に記載の表示装置。
【請求項９】
前記周辺領域には走査線駆動回路が存在し、前記走査線駆動回路は、前記表示領域の両側に存在していることを特徴とする請求項１乃至８の何れかに記載の表示装置。
【請求項１０】
前記走査線駆動回路には、前記第２の走査線が接続される、ことを特徴とする請求項９に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に係り、特に製造工程において、静電気による配線等の破壊を効率よく防止した液晶表示装置に関する。
【背景技術】
【０００２】
表示装置の一つである液晶表示装置では、画素電極および薄膜トランジスタ（ＴＦＴ）等がマトリクス状に形成されたＴＦＴ基板と、ＴＦＴ基板に対向して、ブラックマトリクスあるいはオーバーコート膜等が形成された対向基板が配置され、ＴＦＴ基板と対向基板の間に液晶が挟持されている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。
【０００３】
液晶表示装置のＴＦＴ基板には、絶縁膜を挟んで、導電膜が積層されている。液晶表示装置の製造工程で静電気が発生すると、導電膜とアースとの間に大きな電圧が発生し絶縁層が絶縁破壊し、不良になる。
【０００４】
特許文献１には、表示領域における静電気による画素の破壊を防止するために、表示領域外にダミー画素を形成することにより、静電気が発生した場合に、このダミー画素を破壊させることによって、表示領域内の画素を保護する構成が記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−８３６７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
液晶表示装置の製造工程においては、絶縁膜と導電膜を積層しているが、導電膜を形成した後、導電膜とアースとの間に高電圧が発生し、絶縁膜が破壊されるという現象が生じている。ここで、アース電位は、製造工程において、液晶表示パネルを載置している製造装置等が対応する場合もある。
【０００７】
液晶表示パネルの製造工程において、液晶表示パネルを製造装置の上に配置すると、載置台と液晶表示パネルの間に静電気によってある電位が生ずる。液晶表示パネルを載置台から移動するような場合、載置台と液晶表示パネルに形成された導電膜との間の容量が小さくなることによって、導電膜の電位が上昇し、導電膜と接している絶縁膜が破壊される。
【０００８】
液晶表示パネルは1枚ずつ製造したのでは、効率が悪いので、マザー基板に多数の液晶表示パネルを形成し、その後、個々の液晶表示パネルに分離する。マザー基板のサイズが大きいほど、１回で製造できる液晶表示パネルの数が多くなるので効率が向上する。小型の液晶表示パネルを製造する場合でも、最近は、マザー基板の大きさは、１８５０ｍｍ×１５００ｍｍ程度の大きさになっている。
【０００９】
しかし、マザー基板のサイズが大きくなるほど、帯電量は増大するため、静電気による破壊はより深刻な問題になる。本発明の課題は、特に、製造工程における静電破壊を防止することである。
【課題を解決するための手段】
【００１０】
本発明は上記課題を克服するものであり、具体的な手段は次のとおりである。
【００１１】
（１）走査線が第１の方向に延在し、第２の方向に配列し、映像信号線が前記第２の方向に延在して、前記第１の方向に配列したＴＦＴ基板と対向基板の間に液晶が挟持された液晶表示装置であって、前記ＴＦＴ基板は、ＴＦＴを有する画素がマトリクス状に配列した表示領域と、表示領域を囲む額縁領域を有し、前記額縁領域には、前記映像信号線と同層で同じ材料で形成され、コモン電圧が印加されるコモンバス配線が形成され、前記コモンバス配線の下層にはダミーＴＦＴが形成され、前記走査線は、前記額縁領域に延在しており、前記走査線は、前記表示領域外において、分断され、橋絡配線によって接続されていることを特徴とする表示装置。
【００１２】
（２）前記橋絡配線は、前記第２の方向に延在していることを特徴とする（１）に記載の表示装置。
【００１３】
（３）前記橋絡配線は、前記映像信号線と同じ層で、同じ材料によって形成されていることを特徴とする請求項１に記載の液晶表示装置。前記第１の端子金属と前記第２の端子金属は同層で形成されているものであることを特徴とすする（１）に記載の表示装置。
【００１４】
（４）前記ダミーＴＦＴは、前記表示領域に形成された前記ＴＦＴと同じピッチで形成されていることを特徴とする（１）に記載の表示装置。
【００１５】
（５）前記ダミーＴＦＴの半導体層は導電層とは接続していないことを特徴とする（１）に記載の表示装置。
【００１６】
（６）前記コモンバス配線の上には、透明導電膜によって形成されたコモン電極が存在していることを特徴とする（１）に記載の表示装置。
【００１７】
（７）前記額縁領域には走査線駆動回路が存在し、前記走査線駆動回路は、前記表示領域の両側に存在していることを特徴とする（１）に記載の表示装置。
【図面の簡単な説明】
【００１８】
【図１】液晶表示パネルの平面図である。
【図２】表示領域の画素の平面図である。
【図３】表示領域の画素の断面図である。
【図４】本発明を適用しない場合の、表示領域と額縁領域の境界の詳細平面図である。
【図５】本発明による表示領域と額縁領域の境界の詳細平面図である。
【図６】走査線の橋絡部の断面図である。
【図７】本発明の他の特徴を示す、表示領域と額縁領域の境界の詳細平面図である。
【発明を実施するための形態】
【００１９】
以下に実施例を用いて本発明の内容を詳細に説明する。
【実施例１】
【００２０】
図１は本発明が適用される液晶表示装置の例である、携帯電話に使用される液晶表示パネルの平面図である。図１において、ＴＦＴ基板１００と対向基板２００が対向して配置し、ＴＦＴ基板１００と対向基板２００の間に液晶が挟持されている。ＴＦＴ基板１００と対向基板２００が重なった部分に表示領域５００が形成されその周辺は額縁領域（周辺領域）となっている。
【００２１】
額縁領域には、ＴＦＴ基板と対向基板とを接着するシール材５５０や、走査線あるいは映像信号線と接続するための引き出し線が形成されている。さらに、この額縁領域には、走査線駆動回路等の内蔵回路も形成されている。近年、額縁領域の幅ｗは非常に小さくなっており、図１に示すｗは０．４ｍｍ〜０．５ｍｍ程度である。
【００２２】
ＴＦＴ基板１００は対向基板２００よりも大きく形成されており、ＴＦＴ基板１００が１枚になっている部分は端子領域５１０となっている。端子領域５１０には、液晶表示パネルに信号や電源を供給するフレキシブル配線基板を接続するための端子が形成され、また、液晶表示パネルを駆動するためのＩＣドライバが接続される。
【００２３】
図２は、本発明で使用されるＩＰＳ（Ｉｎ  Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）方式の液晶表示装置の画素構造を示す平面図である。ＩＰＳ方式も種々存在するが、コモン電極を平面状に形成し、その上に、絶縁膜を挟んで線状またはストライプ状の画素電極を配置し、画素電極とコモン電極の間に発生する電界によって液晶分子を回転させる方式が、比較的、透過率を大きくすることが出来るので、現在主流となっている。以下の説明ではこの構成を前提に説明する。なお、この逆に、画素電極を平面状に形成し、その上にスリットを形成したコモン電極を配置した構成についても本発明を適用することが出来る。
【００２４】
図２において、走査線１０が横方向に延在し、縦方向に所定のピッチで配列している。走査線１０の縦ピッチが画素の縦方向の大きさとなっている。また、映像信号線２０が縦方向に延在し、横方向に所定のピッチで配列している。映像信号線２０の横ピッチが画素の横方向の大きさになっている。
【００２５】
画素内には、ストライプ状の画素電極１１１が縦方向に延在している。図２は画素の横方向の大きさ（画素ピッチ）が３０μｍ以下と小さいので、画素電極１１１は１本の線状となっているが、画素ピッチが大きくなれば、画素電極１１１はスリットを有するストライプ状電極となる。
【００２６】
画素電極１１１には、映像信号線２０からＴＦＴ（薄膜トランジスタ）を介して映像信号が供給される。図２において、スルーホール１２０を介して映像信号線と半導体層１０３が接続している。半導体層１０３は映像信号線２０の下を延在して走査線１０の下を通過し、屈曲して、再び走査線１０の下を通過し、スルーホール１４０を介してコンタクト電極１０７と接続する。コンタクト電極１０７はスルーホール１３０を介して画素電極と接続する。半導体層１０３が走査線１０の下を通過するときにＴＦＴが形成される。この場合、走査線１０がゲート電極を兼ねる。したがって、図２では、映像信号線２０から画素電極１１まで２個のチャネル領域が形成され、いわゆるダブルゲート方式となっている。
【００２７】
図２において、配向膜に形成される配向軸１１５の方向は、画素電極１１１の延在方向と角度θをなしている。角度θを形成する理由は、画素電極１１１に電界が印加されたときに、液晶分子の回転の方向を規定するためである。θは、５度から１５度程度であり、好ましくは７度から１０度である。なお、配向軸１１５の方向を図１の縦方向とし、画素電極１１１の延在方向をθ傾ける場合もある。図２は、液晶分子の誘電率異方性が正の場合である。液晶の誘電率異方性が負の場合の配向軸の角度は、図２の配向軸１１５を９０度回転した方向となる。図２において、コモン電極１０９はスルーホール１３０の周辺を除き、全面に形成されている。
【００２８】
図３は図１のＡ−Ａ断面図である。図３におけるＴＦＴは、いわゆるトップゲートタイプのＴＦＴであり、使用される半導体としては、ＬＴＰＳ（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｐｏｌｉ−Ｓｉ）が使用されている。一方、ａ−Ｓｉ半導体を使用した場合は、いわゆるボトムゲート方式のＴＦＴが多く用いられる。以後の説明では、トップゲート方式のＴＦＴを用いた場合を例にして説明するが、ボトムゲート方式のＴＦＴを用いた場合についても、本発明を適用することが出来る。
【００２９】
図３において、後で述べるように、半導体層１０３が走査線１０の下を通過する場所でチャネルが形成されるが、チャネルにおいて、バックライトからの光による光導電によるリーク電流を防止するために、チャンネルに対応する部分において、半導体層１０３と基板１００との間にチャンネル遮光膜１０３１が形成される。チャンネル遮光膜１０３１は、例えば、ＭｏＷ、ＭｏＣｒ、Ｔｉあるいはその合金等をスパッタリング等で形成し、パターニングして形成される。
【００３０】
その後、基板１００およびチャンネル遮光膜１０３１の上にＳｉＮからなる第１下地膜１０１およびＳｉＯ２からなる第２下地膜１０２がＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）によって形成される。第１下地膜１０１および第２下地膜１０２の役割はガラス基板１００からの不純物が半導体層１０３を汚染することを防止することである。
【００３１】
第２下地膜１０２の上には半導体層１０３が形成される。この半導体層１０３は、第２下地膜１０２に上にＣＶＤによってａ−Ｓｉ膜を形成し、これをレーザアニールすることによってｐｏｌｙ−Ｓｉ膜に変換したものである。このｐｏｌｙ−Ｓｉ膜をフォトリソグラフィによってパターニングする。
【００３２】
半導体膜１０３の上にはゲート絶縁膜１０４が形成される。このゲート絶縁膜１０４はＴＥＯＳ（テトラエトキシシラン）によるＳｉＯ２膜である。この膜もＣＶＤによって形成される。その上にゲート電極１０５が形成される。ゲート電極１０５は走査線１０が兼ねている。ゲート電極１０５は例えば、ＭｏＷ膜によって形成される。ゲート電極１０５あるいは走査線１０の抵抗を小さくする必要があるときはＡｌ合金が使用される。
【００３３】
その後、ゲート電極１０５を覆って層間絶縁膜１０６をＳｉＯ２によって形成する。層間絶縁膜１０６はゲート配線１０５とコンタクト電極１０７を絶縁するためである。半導体層１０３は、ゲート絶縁膜１０４および層間絶縁膜間１０６に形成されたスルーホール１２０を介して映像信号線２０と接続している。また、層間絶縁膜１０６およびゲート絶縁膜１０４には、半導体層１０３のソース部Ｓをコンタクト電極１０７と接続するためのコンタクトホール１４０が形成される。層間絶縁膜１０６とゲート絶縁膜１０４に形成されるコンタクトホール１２０とコンタクトホール１４０は同時に形成される。
【００３４】
層間絶縁膜１０６の上にコンタクト電極１０７が形成される。一方、半導体層１０３は、映像信号線２０の下を延在し、図２に示すように、走査線１０すなわちゲート電極１０５の下を２回通過する。この時、ＴＦＴが形成される。すなわち、平面で視て、ゲート電極１０５を挟んでＴＦＴのソースＳとドレインＤが形成されている。コンタクト電極１０７は、層間絶縁膜１０６およびゲート絶縁膜１０４に形成されたスルーホール１４０を介して半導体層１０３と接続する。
【００３５】
コンタクト電極１０７および映像信号線２０は、同層で、同時に形成される。コンタクト電極１０７および映像信号線２０は、抵抗を小さくするために、例えば、ＡｌＳｉ合金が使用される。ＡｌＳｉ合金はヒロックを発生したり、Ａｌが他の層に拡散したりするので、例えば、ＭｏＷによるバリア層、およびキャップ層によってＡｌＳｉをサンドイッチする構造がとられている。
【００３６】
コンタクト電極１０７、映像信号線２０、層間絶縁膜１０６を覆って有機パッシベーション膜１０８が形成される。有機パッシベーション膜１０８は感光性のアクリル樹脂で形成される。有機パッシベーション膜１０８は、アクリル樹脂の他、シリコーン樹脂、エポキシ樹脂、ポリイミド樹脂等でも形成することが出来る。有機パッシベーション膜１０８は平坦化膜としての役割を持っているので、厚く形成される。有機パッシベーション膜１０８の膜厚は１〜４μｍであるが、多くの場合は２〜３μｍ程度である。
【００３７】
画素電極１１１とコンタクト電極１０７との導通を取るために、有機パッシベーション膜１０８、および、後で述べる容量絶縁膜１１０にコンタクトホール１３０が形成される。有機パッシベーション膜１０８は感光性の樹脂を使用しているが、感光性の樹脂を塗付後、この樹脂を露光すると、光が当たった部分のみが特定の現像液に溶解する。すなわち、感光性樹脂を用いることによって、フォトレジストの形成を省略することが出来る。有機パッシベーション膜１０８にコンタクトホール１３０を形成したあと、２３０℃程度で焼成することによって有機パッシベーション膜１０８が完成する。
【００３８】
その後コモン電極１０９となる透明導電膜であるＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）をスパッタリングによって形成し、コンタクトホール１３０およびその周辺からＩＴＯを除去するようにパターニングする。コモン電極１０９は各画素共通に平面状に形成することが出来る。
【００３９】
図３において、コモン電極の形成と同時に、スルーホール１３０を覆って接続ＩＴＯ１１１１を形成する。コンタクト電極１０７と画素電極１１１を接触させるための裕度をとるためである。この場合、接続ＩＴＯ１１１１とコモン電極１０９は絶縁する必要がある。その後、容量絶縁膜１１０となるＳｉＮをＣＶＤによって全面に形成する。その後、コンタクトホール１３０内において、コンタクト電極１０７と画素電極１１１の導通をとるためのスルーホールを容量絶縁膜１１０に形成する。
【００４０】
その後、ＩＴＯをスパッタリングによって形成し、パターニングして画素電極１１１を形成する。図２に画素電極１１１の平面形状の例を示す。画素電極１１１の上に配向膜材料をフレキソ印刷あるいはインクジェット等によって塗布し、焼成して配向膜１１２を形成する。配向膜１１２の配向処理にはラビング法のほか偏光紫外線による光配向が用いられる。
【００４１】
画素電極１１１とコモン電極１０９の間に電圧が印加されると図３の矢印に示すような電気力線が発生する。この電界によって液晶分子３０１を回転させ、液晶層３００を通過する光の量を画素毎に制御することによって画像を形成する。
【００４２】
図３において、液晶層３００を挟んで対向基板２００が配置されている。対向基板２００の内側には、カラーフィルタ２０１が形成されている。カラーフィルタ２０１は画素毎に、赤、緑、青のカラーフィルタが形成されており、これによってカラー画像が形成される。カラーフィルタ２０１とカラーフィルタ２０１の間にはブラックマトリクス２０２が形成され、画像のコントラストを向上させている。なお、ブラックマトリクス２０２はＴＦＴの遮光膜としての役割も有し、ＴＦＴに光電流が流れることを防止している。
【００４３】
カラーフィルタ２０１およびブラックマトリクス２０２を覆ってオーバーコート膜２０３が形成されている。カラーフィルタ２０１およびブラックマトリクス２０２の表面は凹凸となっているために、オーバーコート膜２０３によって表面を平らにしている。オーバーコート膜の上（図３において図の下側）には、液晶の初期配向を決めるための配向膜１１２が形成される。配向膜１１２の配向処理はＴＦＴ基板１００側の配向膜１１２と同様、ラビング法あるいは光配向法が用いられる。
【００４４】
なお、以上の構成は例であり、例えば、品種によってはＴＦＴ基板１００において、コンタクト電極１０７あるいは映像信号線２０との間にＳｉＮ等による無機パッシベーション膜が形成されている場合もある。
【００４５】
図４は、本発明を用いない場合の、図１の領域Ａに対応する、表示領域５００と額縁領域（非表示領域）６００の境界部の詳細平面図である。図４は、図３における映像信号線あるいはコンタクト電極１０７が形成された状態における平面である。すなわち、図４では、有機パッシベーション膜、コモン電極、画素電極等はまだ形成されていない状態である。
【００４６】
図４の表示領域には、画素に対応する半導体層１０３が縦方向、および横方向に所定のピッチで配列している。図４の額縁領域６００には、走査線駆動回路等の周辺回路５２０が形成されている。また、周辺回路５２０を有する額縁領域６００には、コモン電圧が印加されるコモンバス配線５２１が形成されている。このコモンバス電極５２１は、映像信号線と同層で形成されている。
【００４７】
図４には周辺回路５２０の例として、半導体層１３０、ゲート電極１０５、スルーホール１６０等を有し、一方がコモンバス配線５２１と接続するサイズの大きなＴＦＴが記載されている。
【００４８】
このような構造を形成するまでの製造工程において、走査線１０、あるいはゲート電極１０５と、他の層との間で静電気によるスパークが生じ、各層間の絶縁膜等が破壊される。このような静電気による破壊は、特に、表示領域の最外周の画素において生ずる。
【００４９】
静電気によるスパークは、特に、マザー基板を製造装置の載置台から取り去る時に生ずることが多い。これは、走査線は比較的長いので、チャージ量が大きいため、基板を製造装置から取り去るとき、走査線にチャージした電荷によって、走査線の電位が大きく上昇し、他の層との間で絶縁破壊を生ずるためと考えられる。
【００５０】
図５はこの問題を対策する本発明を示す平面図である。図５も図１の領域Ａに対応する平面図である。図５において、表示領域５００には、画素に対応してＴＦＴが縦方向と横方向に所定のピッチで配列している。また、額縁領域６００には、周辺回路５２０が形成され、周辺回路５２０を覆って、映像信号線２０等と同層で形成され、コモン電圧が印加されるコモンバス配線５２１が形成されていることは図４と同様である。
【００５１】
図５の特徴は、額縁領域６００において、コモンバス配線５２１の下層に、表示領域６００のＴＦＴの構成と類似した、ダミーのＴＦＴが形成されていることである。このダミーのＴＦＴは表示領域５００と同じピッチで縦方向と横方向に形成されていることが望ましい。図５では、ダミーのＴＦＴは３列形成されているが、額縁領域６００の幅によって数を調整することが出来、最低、１列でも良い。
【００５２】
すなわち、静電気によるＴＦＴの破壊は、表示領域５００の最外側の画素において生じているので、最外周の画素の外側にダミーのＴＦＴを形成することにより、ダミー画素で静電破壊を生じさせることによって、表示領域５００における画素を保護することが出来る。
【００５３】
なお、図５におけるダミーのＴＦＴを構成する半導体層は、他の導電体とは接続していない。つまり、図５におけるダミーのＴＦＴを構成する半導体層はフロートの状態になっている。なお、図５におけるダミーのＴＦＴを構成する半導体層をフロートにしたくない場合は、スルーホールを介してコモンバス配線５２１と接続してもよい。
【００５４】
図５の他の特徴は、走査線１０を表示領域５００と額縁領域６００との境界において、分断し、スルーホール１５０を介して、映像信号線２０と同層で形成された橋絡配線１７０によって接続していることである。すなわち、静電気によるスパークは、映像信号線２０を形成する前に生じている。走査線１０は長いので、帯電する電荷量が大きいので、基板を移動した場合の電位の上昇が大きいために、走査線１０においてスパークを生ずると考えられる。本発明は、走査線１０を分断することにより、走査線１０に帯電する電荷量を減少させることによって、静電気による周辺回路の破壊を防止する。
【００５５】
図６は図５のＢ−Ｂ断面図であり、橋絡配線１７０部分の断面図である。図６において、走査線１０は層間絶縁膜１０６に形成されたスルーホール１５０を介して橋絡配線１７０によって接続されている。したがって、橋絡配線１７０によって接続されるまでは、走査線１０は分断され、分断された走査線１０の各々に帯電する電荷量も小さくなるので、基板を製造装置から取り去った時に発生する電位の上昇も抑えることができる。
【００５６】
図５において、橋絡配線１７０は映像信号線２０と同じ方向に延在している。橋絡配線１７０を映像信号線２０と同じ方向に延在させることによって、額縁領域６００の幅を小さくすることが出来る。図５のように、走査線１０を分断しておくことによって、映像信号線２０を形成する工程前における走査線１０あるいはゲート電極１０５に起因するスパークを防止することが出来る。映像信号線１０を形成した後のスパークの発生頻度は非常に小さいので、本発明の効果は非常に大きい。
【００５７】
図５において、上側の画素行と下側の画素行とでは、走査線の配線が異なっているが、この実施例では、走査線駆動回路を表示領域の左側と右側に分けて形成しているからである。つまり、図５における下側の走査線は、図１の表示領域の右側に配置した走査線駆動回路から走査信号が供給される。したがって、表示領域の左右において同様な回路配置となっている。
【００５８】
図５では、映像信号線２０が形成された状態までにおける平面図である。その後、映像信号線２０の等の上に有機パッシベーション膜１０８、コモン電極１０９、容量電極１１０、画素電極１１１、配向膜１１２等が形成される。なお、完成品においては、図５における幅の広いコモンバス配線５２１の上には、有機パッシベーション膜１０８を挟んでＩＴＯによるコモン電極１０９が形成されることになる。
【００５９】
本発明の他の特徴は、スパークが生じて、ダミーＴＦＴが破壊された場合であっても、図７に×で示す、走査線１０のＢ１、Ｂ２部分をレーザ等で切断することによって、表示領域の画素に対する影響を無くすことが出来る点である。すなわち、特定走査線における線欠陥不良を防止することが出来、製造歩留まりを向上させることができる。
【００６０】
以上は、ＩＰＳ方式の液晶表示装置を例にとって説明したが、本発明は、ＩＰＳ方式に限らず、他の方式の液晶表示装置についても適用することが出来る。なお、走査線を使用する有機ＥＬ表示装置についても適用することが出来る。また、以上の説明では、透明導電膜としてＩＴＯを代表として挙げたが、そのほかに、ＡＺＯ、ＩＺＯ等も透明導電膜として使用することが出来る。
【符号の説明】
【００６１】
１０…走査線１０、  ２０…映像信号線、  ５０…柱状スペーサ、  １００…ＴＦＴ基板、  １０１…第１下地膜、  １０２…第２下地膜、  １０３…半導体層、  １０４…ゲート絶縁膜、  １０５…ゲート電極、  １０６…層間絶縁膜、  １０７…コンタクト電極、  １０８…有機パッシベーション膜、  １０９…コモン電極、  １１０…容量絶縁膜、  １１１…画素電極、  １１２…配向膜、  １１５…配向軸、  １２０…ドレイン側スルーホール、  １３０…有機パッシベーション膜のスルーホール、  １４０…ソース側スルーホール、  １５０…橋絡配線用スルーホール、  １６０…周辺回路スルーホール、  １７０…橋絡配線、  ２００…対向基板、  ２０１…カラーフィルタ、  ２０２…ブラックマトリクス、  ２０３…オーバーコート膜、  ３００…液晶層、  ３０１…液晶分子、  ５００…表示領域、  ５１０…端子領域、  ５２０…周辺回路領域、  ５２１…コモンバス配線、  ５５０…シール材、  ６００…額縁領域、  １０３１…チャンネル遮光膜、  １１１１…接続ＩＴＯ、  Ｄ…ドレイン部、Ｓ…ソース部
【図１】
0006621284.tif 000002
【図２】
0006621284.tif 000003
【図３】
0006621284.tif 000004
【図４】
0006621284.tif 000005
【図５】
0006621284.tif 000006
【図６】
0006621284.tif 000007
【図７】
0006621284.tif 000008