(57)【特許請求の範囲】
【請求項１】
実行する装置動作に基づいてモータ動作指令を生成するＣＰＵと、
集積回路と、
前記ＣＰＵと前記集積回路との間の通信を行うシリアル通信部と、
前記ＣＰＵおよび前記集積回路と同一基板上に設けられる、グラフィックカードを接続するためのグラフィックスロットと、
を備え、
前記集積回路は、
前記シリアル通信部との間の通信を、アドレスに応じて第１アドレス通信および前記グラフィックスロットに接続されたグラフィックカードとの間で入出力を行う第２アドレス通信に切り分けて入出力するシリアル通信スイッチと、
前記シリアル通信スイッチに接続され、前記第１アドレス通信の入出力を行うシリアルインタフェースと、
グラフィック機能に関係する処理を実行するグラフィックエンジンと、
前記グラフィックエンジンにより生成されたデータおよび前記グラフィックスロットに接続されたグラフィックカードにより生成されたデータのうちのいずれかを選択する第１のセレクタと、
前記ＣＰＵとの通信および前記グラフィックスロットに接続されたグラフィックカードとの通信のうちのいずれかを選択する第２のセレクタと、
を有することを特徴とする数値制御装置。
【請求項２】
前記グラフィックエンジンと前記シリアルインタフェースとを接続する内部バスを備える請求項１に記載の数値制御装置。
【請求項３】
前記モータ動作指令に基づいて生成したモータ電流の指令値をサーボインタフェースを介してサーボアンプに出力するとともに、前記サーボアンプからのセンサ信号を前記サーボインタフェースを介して受信するサーボ制御部を備える請求項１に記載の数値制御装置。
【請求項４】
前記サーボ制御部と前記グラフィックエンジンと前記シリアルインタフェースとを接続する内部バスを備える請求項３に記載の数値制御装置。
【請求項５】
前記第１のセレクタに接続され、前記第１のセレクタにより選択されたデータを外部に出力する表示インタフェースと、
前記第２のセレクタに接続され、前記第２のセレクタにより選択された通信の入出力を行う通信インタフェースと、
を備える請求項１〜４のいずれか一項に記載の数値制御装置。
【請求項６】
前記集積回路は、特定用途向け集積回路である請求項１〜５のいずれか一項に記載の数値制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モータ制御およびロボット制御等に使用される数値制御装置に関し、特にグラフィック機能を有する外部機器と接続可能な数値制御装置に関する。
【背景技術】
【０００２】
近年、プロセッサは、マルチコア化が進められている。また、ＩＣ（集積回路）間の通信の一部は、従来のパラレル通信から高品質のシリアル通信への変更が行われている。このようなマルチコア化したプロセッサやシリアルインタフェース（以下、インタフェースについては「Ｉ／Ｆ」と表記することがある。）を使用して、モータ制御およびロボット制御（ロボットコントローラ）等に要求される仕様を満足する数値制御装置を実現している。
【０００３】
一般に、数値制御装置では、制御する軸数はモータ数に対応し、仕様に応じて制御対象のモータ数が変化するため、サーボ制御部は個別のサーボ制御ＩＣとし、仕様に応じて接続するサーボ制御ＩＣの個数を変化させることが望ましい。そのため、これまでの数値制御装置では、全体の制御を行う主制御部と機械への信号の入出力を制御するシーケンス機能を有するＰＬＣ部を１個のメインＩＣに搭載し、サーボ制御部を搭載したサーボ制御ＩＣを、通信経路を介して接続することが行われてきた。
【０００４】
例えばサーボ制御ＩＣは、製造個数の関係でＡＳＩＣと呼ばれる特定用途向けに設計されたＩＣで実現されるのが一般的である。サーボ制御ＩＣを設計する場合、サーボ制御部のみを搭載してもよいが、さらに他の機能部分を合わせて搭載することによりサーボ制御ＩＣの多機能化を図ることが考えられ、中でもグラフィック機能を搭載することは、数値制御装置をスケーラブルに実現するためにも重要である。例えば、数値制御装置のロウエンド機（低価格機）では、画像処理専用のＣＰＵコアを搭載することはコストの関係で難しく、ＣＮＣ（Ｃｏｍｐｕｔｅｒｉｚｅｄ Ｎｕｍｅｒｉｃａｌ ＣＯＮＴＲＯＬ）の制御を担うＣＰＵコアを搭載したサーボ制御ＩＣで描画処理を行うことが求められる。また、数値制御装置においてはグラフィカルユーザインタフェース（ＧＵＩ）を装備可能にすることが求められる。ＧＵＩは、グラフィック機能を有し、比較的簡単なものから高機能のものまで各種あり、それに応じてグラフィカルエンジンの性能および規模が変わる。
【０００５】
例えば、ＡＳＩＣやＣＰＵで構成された画像処理装置内部で生成した画像データと外部装置からの画像データとのうちのいずれかを選択するセレクタを備える画像形成装置がある（例えば、特許文献１参照。）。
【０００６】
また例えば、マルチコアＣＰＵを含むコントロールボードとグラフィック機能を備えたＡＳＩＣを含むエンジンとが、高速シリアルインタフェースであるＰＣＩ Ｅｘｐｒｅｓｓ（登録商標）で接続される画像形成装置がある（例えば、特許文献２参照。）。
【０００７】
また例えば、ＣＰＵコアを含むＩＣ（ＡＳＩＣ）が、画像データ用ＲＡＭ（ＶＲＡＭ）のインタフェースと、外部オプション（他のＡＳＩＣ）との接続インタフェースを有し、低速機（ロウエンド機）と高速機（ミドルエンド機またはハイエンド機）で共通のソフト／ハードを採用する画像処理装置がある（例えば、特許文献３参照。）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１１−２５２９７８号公報
【特許文献２】特開２０１２−０３８０６５号公報
【特許文献３】特開２０１２−２３９０１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
サーボ制御部を有する数値制御装置では産業機器として長期間の保守が要求される。保守負担の低減のためには、制御基板を極力共通化し、保守品数を減らすことが有効である。その一方で、装置としては、ロウエンド（低価格帯）からハイエンド（高価格帯）まで、表示機能の高度化に対処するグラフィックスのスケーラブルに構成することも要求されている。
【００１０】
本発明の目的は、上記問題に鑑み、表示機能の高度化に対処するグラフィックスのスケーラビリティを維持しつつ、保守品低減の観点から制御基板が共通化された数値制御装置を提供することにある。
【課題を解決するための手段】
【００１１】
上記目的を実現するために、本発明においては、数値制御部は、実行する装置動作に基づいてモータ動作指令を生成するＣＰＵと、集積回路と、ＣＰＵと集積回路との間の通信を行うシリアル通信部と、ＣＰＵおよび集積回路と同一基板上に設けられる、グラフィックカードを接続するためのグラフィックスロットと、を備え、集積回路は、シリアル通信部との間の通信を、アドレスに応じて第１アドレス通信およびグラフィックスロットに接続されたグラフィックカードとの間で入出力を行う第２アドレス通信に切り分けて入出力するシリアル通信スイッチと、シリアル通信スイッチに接続され、第１アドレス通信の入出力を行うシリアルインタフェースと、グラフィック機能に関係する処理を実行するグラフィックエンジンと、グラフィックエンジンにより生成されたデータおよびグラフィックスロットに接続されたグラフィックカードにより生成されたデータのうちのいずれかを選択する第１のセレクタと、ＣＰＵとの通信およびグラフィックスロットに接続されたグラフィックカードとの通信のうちのいずれかを選択する第２のセレクタと、を有する。
【００１２】
また、数値制御部は、グラフィックエンジンと上記シリアルインタフェースとを接続する内部バスを備えてもよい。
【００１３】
また、数値制御部は、モータ動作指令に基づいて生成したモータ電流の指令値をサーボインタフェースを介してサーボアンプに出力するとともに、サーボアンプからのセンサ信号をサーボインタフェースを介して受信するサーボ制御部を備える。
【００１４】
ここで、数値制御部は、サーボ制御部と前記グラフィックエンジンと前記シリアルインタフェースとを接続する内部バスを備えてもよい。
【００１５】
また、数値制御部は、第１のセレクタに接続され、第１のセレクタにより選択されたデータを外部に出力する表示インタフェースと、第２のセレクタに接続され、第２のセレクタにより選択された通信の入出力を行う通信インタフェースと、を備えるのが好ましい。
【００１６】
また、集積回路は、特定用途向け集積回路であってもよい。
【発明の効果】
【００１７】
本発明によれば、表示機能の高度化に対処するグラフィックスのスケーラビリティを維持しつつ、保守品低減の観点から制御基板が共通化された数値制御装置を実現することができる。
【００１８】
本発明によれば、サーボ制御部を有するＩＣ（集積回路）とメインＣＰＵと同一基板上に、グラフィックカードが接続されるグラフィックスロットが設けられる。そして、グラフィックエンジンについてはＩＣ内に設けられるものとグラフィックスロットに接続されたグラフィックカード内に設けられるものを切り替えて、データを１つの表示インタフェースを介して外部に出力する。周辺機器と通信するための通信インタフェースについては、メインＣＰＵに設けられるものとグラフィックスロットに接続されたグラフィックカード内に設けられるものを切り替え、選択された通信の入出力を１つの通信インタフェースを介して行う。このように、制御基板が共通化されるので、保守品数の低減を図ることができる。サーボ制御部を有する数値制御装置では産業機器として長期間の保守が要求されるが、本発明によれば保守負担を低減することができる。また、要求される描画性能に応じたグラフィックエンジンの切替えを容易に行うことができるので、共通のアーキテクチャで様々な品質レベルに対応するグラフィックスケーラビリティを実現することができる。
【００１９】
なお、特許文献１（特開２０１１−２５２９７８号公報）に記載された技術は、同一装置内で生成されるローエンドからハイエンドの画像データを切り換えるものではないので、本発明のような効果を達成することはできない。また、特許文献２（特開２０１２−０３８０６５号公報）に記載された技術は、コントロールボードのマルチコアＣＰＵは描画処理をするものではなく、すなわちグラフィック機能を備えたＡＳＩＣを含むエンジンにおける描画処理とグラフィックカードのグラフィックエンジンとを切り替えるものではないので、本発明のような効果を達成することはできない。また、特許文献３（特開２０１２−２３９０１５号公報）に記載された発明は、数値制御装置に関するものではなく、複数のＡＳＩＣが接続された場合に複数のＡＳＩＣが連携して高速機用の表示機能を実現するものであり、サーボ制御ＩＣに表示機能を統合するという数値制御装置への適用は難しいので、本発明のような効果を達成することはできない。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施例による数値制御部の概略構成図である。
【図２】図１に示すＩＣを使用して高度な表示機能を実現した実施例の数値制御装置の概略構成図である。
【図３】グラフィックエンジンを搭載したグラフィックカードの構成例を示す図である。
【発明を実施するための形態】
【００２１】
図１は、本発明の実施例による数値制御部の概略構成図である。以降、異なる図面において同じ参照符号が付されたものは同じ機能を有する構成要素であることを意味するものとする。
【００２２】
本発明の実施例による数値制御装置１は、メインのＣＰＵ１１と、ＩＣ（集積回路）１２と、シリアル通信部１３と、グラフィックスロット１４と、表示インタフェース（表示Ｉ／Ｆ）１５と、通信インタフェース（通信Ｉ／Ｆ）１６と、ＤＲＡＭ１７と、ストレージデバイス１８と、ＳＲＡＭ１９と、グラフィックスロット１４に接続されるシリアル通信部４１と、を備える。ＣＰＵ１１は、シリアル通信部１３を介してＩＣ１２に接続される。サーボ制御部２１、シリアルインタフェース２３、グラフィックエンジン２４およびペリフェラル２８は、ＩＣ１２内において内部バス２７に接続される。グラフィックエンジン２４には第１のセレクタ２５が接続される。数値制御装置１は、モータ制御およびロボット制御（ロボットコントローラ）等に用いられる。
【００２３】
ＣＰＵ１１は、ソフトウェアにより形成される主制御部３１およびＰＬＣ（Ｐｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  ＣＯＮＴＲＯＬ）部（図示せず）と、周辺機器と通信を行うためのペリフェラル３２と、を備える。
【００２４】
ＣＰＵ１１内の主制御部３１は、加工プログラムまたはロボット動作プログラム等から指令される動作指令を解釈して各軸のサーボモータに対する移動指令を計算する機能および動作指令を解釈して機械との間でＯＮ／ＯＦＦ信号の送受信を行う機能等を実行する。ＰＬＣ部は、機械への信号の入出力を制御するシーケンス機能を実行する。主制御部３１とＰＬＣ部は、ＣＰＵ１１内のそれぞれ対応するコア・プロセッサで実現される。
【００２５】
ＣＰＵ１１内のペリフェラル３２は、外部接続されるＳＤおよびＵＳＢ等の記憶デバイスとのデータ入出力およびＲＳ２３２Ｃ（２３２Ｃ＃１＆＃２）等を介しての通信によるデータ入出力を行うためのインタフェースを含み、外部接続された機器との通信を行う。なお、ＣＰＵ１１は、さらに高速シリアル通信Ｉ／Ｆ（例えば、ＰＣＩ Ｅｘｐｒｅｓｓ（登録商標））等の機能を有してもよい。
【００２６】
ＤＲＡＭ１７は、ＣＰＵ１１が処理を実行するのに使用する主記憶メモリである。
【００２７】
グラフィックスロット１４は、グラフィックカード（図１では図示せず）を接続するためのものであり、ＣＰＵ１１およびＩＣ１２と同一基板上に設けられる。
【００２８】
ＣＰＵ１１とＩＣ１２とはシリアル通信部１３を介して接続される。シリアル通信部１３の例としてはＰＣＩ Ｅｘｐｒｅｓｓ（登録商標）がある。
【００２９】
ＩＣ（集積回路）１２は、例えばＡＳＩＣ（特定用途向け集積回路）として実現される。あるいは、ＩＣ１２として、プリント基板上に複数の集積回路を搭載したものとして実現してもよい。
【００３０】
ＩＣ１２は、サーボ制御部２１と、シリアル通信スイッチ２２と、シリアルインタフェース２３と、グラフィックエンジン２４と、第１のセレクタ２５と、第２のセレクタ２６と、内部バス２７と、ペリフェラル２８と、を備える。ＩＣ１２は、図示した以外に、ＲＡＭを内蔵してもよい。
【００３１】
内部バス２７で接続されるシリアルインタフェース２３以外の各要素にはアドレスが割り当てられ、シリアルインタフェース２３は、ＣＰＵ１１から送信されたシリアル信号に含まれる送信先のアドレスを検出し、データおよびアドレスをパラレルデータに変換した後、内部バス２７を介して送信先の要素に送る。また、シリアルインタフェース２３は、各要素から内部バス２７に出力されたＣＰＵ１１を送信先アドレスとするデータをシリアル変換してＣＰＵ１１に送る。
【００３２】
シリアル通信スイッチ２２は、シリアル通信部１３との間の通信を、アドレスに応じて第１アドレス通信およびグラフィックスロット１４に接続されたグラフィックカードとの間で入出力を行う第２アドレス通信に切り分けて入出力する。より具体的には次の通りである。シリアル通信スイッチ２２は、ＣＰＵ１１から送信されたシリアルデータの各パケットのアドレスを読み取る。シリアル通信スイッチ２２は、読み取ったアドレスがＩＣ１２に含まれる要素のアドレスであればシリアルインタフェース２３に出力する。グラフィックスロット１４にグラフィックカードが接続された場合においては、シリアル通信スイッチ２２は、読み取ったアドレスがグラフィックカードのアドレスであればＩＣ１２に接続されるグラフィックカードへのシリアル通信部４１に出力する。ＩＣ１２に含まれる要素がＣＰＵ１１にデータを送信する場合には、シリアルインタフェース２３がシリアルデータに変換し、シリアル通信スイッチ２２に送る。グラフィックスロット１４にグラフィックカードが接続された場合においては、グラフィックカードがＣＰＵ１１にデータを送信する場合には、シリアル通信部４１を介してシリアルデータをシリアル通信スイッチ２２に送る。シリアル通信スイッチ２２は、送信先のアドレスがＣＰＵ１１である場合には、受信したデータをシリアル通信部１３を介してＣＰＵ１１に送る。
【００３３】
ＩＣ１２内の各要素およびグラフィックカードへのＣＰＵ１１からのデータ送信、シリアルインタフェース２３からＣＰＵ１１へのデータ送信およびグラフィックカードからのデータ送信が同時に発生する場合があり得る。そこで、シリアル通信スイッチ２２は、各データ通信の優先度に応じて通信するデータの順番を調停するアービタ、およびこれらのデータを一時的に保持するバッファメモリを有する。数値制御装置１では、サーボ制御に関係するデータ信号の優先度が高く、サーボ制御に関係するデータ信号は周期的に発生するので、サーボ制御に関係するデータ信号の通信を優先する。しかし、これに限定されず、より緊急性の高いデータ通信をさらに優先するようにしてもよい。
【００３４】
サーボ制御部２１は、ＣＰＵ１１からの移動指令値からモータの電流指令値を生成し、サーボインタフェース（サーボＩ／Ｆ）を介してサーボアンプに出力する。サーボ制御部２１に外部で接続されるサーボインタフェースは、サーボアンプ／スピンドルアンプを接続するためのインタフェースである。サーボアンプ／スピンドアンプには、工作機械（またはロボット）の各軸を動作させるサーボモータ／スピンドルモータへの動力線と、各モータの位置／速度を検出するフィードバック入力信号が接続される。
【００３５】
サーボ制御部２１の処理動作についてより詳細に説明すると次の通りである。サーボ制御部２１の内蔵のＲＡＭ領域（図示せず）には、ＣＰＵ１１からの移動指令値がシリアル通信部１３、シリアル通信スイッチ２２、シリアルインタフェース２３および内部バス２７を介して書き込まれる。サーボ制御部２１は、移動指令値からアンプ（図示せず）に対する電流指令値を生成し、サーボインタフェースを介してアンプに送る。なお、移動指令値から電流指令値を生成する処理は、多くの演算処理が必要で高速に行う必要がある。したがって、ＩＣ１２にマルチコアＤＳＰ（図示せず）が接続されるのが好ましく、この場合は、ＩＣ１２内のサーボ制御部２１の指示に基づいて、移動指令値を読み取り、モータを指令値の位置に移動させるための制御に必要なモータの電流指令値の演算処理を行う。
【００３６】
アンプは、受け取った電流指令値に基づき例えばＰＷＭ信号による電流制御を行うとともに、アンプに内蔵された電流センサの値をサーボインタフェースに通じてサーボ制御部２１に送る。また、モータからのフィードバック信号も、サーボインタフェースを通じてサーボ制御部２１に送る。サーボ制御部２１は、受け取った電流センサの値やフィードバック信号の値を元に、次の電流制御指令値を演算する。サーボ制御部２１は、演算した次の電流制御指令値を、サーボインタフェースを介してアンプに送る。サーボ制御部２１は、このような電流制御を繰り返し行うことでモータを制御し、ＣＰＵ１１から指示された移動指令値に各軸を到達させる。フィードバック信号の値はサーボ制御部２１に書き込まれ、ＣＰＵ１１はこの値を読み取り、移動指令値に軸が到達したことを確認する。
【００３７】
ストレージデバイス１８は、サーボ制御部２１が動作するのに必要なソフトウェア（プログラム）を格納するものであり、ペリフェラル２８によってその動作が制御される。なお、図示していないが、ＩＣ１２にはブートローダソフトを格納したブートＲＯＭが接続されており、ＩＣ１２は、起動時にブートローダソフトを読み取り、自身の初期設定等を行うとともに、ストレージデバイス１８に格納されているソフトウェアをローディングし、内蔵のＤＲＡＭに展開する。ストレージデバイス１８の例としては、ＥＭＭＣ（登録商標）、ＳＤ、ＥＳＳＤなどがある。
【００３８】
ＳＲＡＭ１９は、サーボ制御部２１の処理における算出値等を記憶する動作用メモリとして機能するものであり、バッテリでバックアップされた不揮発性メモリである。
【００３９】
ペリフェラル２８は、キーボード、アナログ出力、センサ用データ入力（例えば、実行中の加工プログラムをスキップさせるためのスキップ信号入力、タッチセンサ信号の入力等）、およびＲＴＣ（リアルタイムデジタルクロック）（バッテリやキャパシタで動作する水晶発振器とそのカウント回路で構成されるクロック回路のクロック信号）等の信号のインタフェースを有している。さらに、ペリフェラル２８は、上述のストレージデバイス１８およびＳＲＡＭ１９のインタフェースも有している。
【００４０】
グラフィックエンジン２４は、グラフィック機能に関係する処理を実行するものであり、ＳＶＧＡまたはＸＧＡＬＣＤ等の表示器インタフェースを制御するためのコントローラや制御に必要なビデオＲＡＭ（ＶＲＡＭ）を有している。
【００４１】
ＩＣ１２内のグラフィックエンジン２４では、例えばロウエンド向けの簡単な表示機能が実現される。グラフィックエンジン２４では、描画データを生成し、生成された描画データに基づいてＶＲＡＭに画像を展開する。ＶＲＡＭに展開された画像データは、後述する表示インタフェース（ＳＶＧＡまたはＸＧＡＬＣＤ）１５に適合した形式の信号に変換されて出力され、表示器において表示が行われる。ただし、ＩＣ１２に内蔵されるＲＡＭ（動作メモリ）の容量は小さく、グラフィックエンジン２４で生成できる描画データは低レベルに制限される。
【００４２】
一方で、近年、ユーザインタフェースの一層の向上が求められており、ハイエンドの数値制御装置においては、ＩＣに内蔵されたグラフィックエンジンで生成する描画データでは所望の高度な表示が行えない場合がある。このような場合は、グラフィックスロット１４にグラフィックカードを接続し、このグラフィックカードに高度な表示機能を分担させる。図２は、図１に示すＩＣを使用して高度な表示機能を実現した実施例の数値制御装置の概略構成図である。
【００４３】
図２に示すように、グラフィックスロット１４にグラフィックカード４２を接続すると、シリアル通信スイッチ２２に接続されるシリアル通信部４１に、グラフィックカード４２に搭載されたシリアルインタフェース４３が接続される。これにより、グラフィックカード４２に搭載されたグラフィックエンジンは、ＣＰＵ１１と通信可能となる。シリアル通信部４１の例としてはＰＣＩ Ｅｘｐｒｅｓｓ（登録商標）がある。
【００４４】
図２に示す数値制御装置１では、グラフィック機能に関係する処理は、グラフィックカード４２に搭載されたグラフィックエンジンにより行われるので、ＩＣ１２内のグラフィックエンジン２４は描画に関係する処理を行う必要は無く、処理能力をより一層数値制御処理に割り当てることができるので数値制御処理の性能が向上する。
【００４５】
グラフィックカード４２が接続されることはシステム構築時に決定され、ＣＰＵ１１のアドレス空間にはグラフィックカード４２に搭載されたグラフィックエンジンのアドレスが割り当てられる。
【００４６】
図３は、グラフィックエンジンを搭載したグラフィックカードの構成例を示す図である。グラフィックカード４２は、ＧＵＩ（Ｇｒａｐｈｉｃａｌ Ｕｓｅｒ Ｉｎｔｅｒｆａｃｅ）ＣＰＵ５１と、ＤＲＡＭ５３と、ペリフェラル６１と、を有する。ＤＲＡＭ５３およびペリフェラル６１は、ＧＵＩ  ＣＰＵ５１に接続される。
【００４７】
ＧＵＩ  ＣＰＵ５１は、ソフトウェアにより実現され、ＣＰＵ１１からの指令に基づいて、高度なグラフィカルユーザインタフェースを実現するグラフィックエンジン５２を実現する。さらに、ＧＵＩ  ＣＰＵ５１は、ユーザが開発したアプリケーションなども実行する。ＤＲＡＭ５３は、ＧＵＩ  ＣＰＵ５１の動作メモリである。なお、図３では示していないが、ＧＵＩ  ＣＰＵ５１には、図２に示したシリアルインタフェース４３が設けられる。グラフィックエンジン５２は、第１のセレクタ２５を介してＶＧＡ／ＳＶＧＡ／ＸＧＡ／ＳＸＧＡ等の表示インタフェース１５に接続される。
【００４８】
また、ＧＵＩ  ＣＰＵ５１は、例えばイーサネット（Ｅｔｈｅｒｎｅｔ）（登録商標）、２３２Ｃ＃１＆２等のネットワーク接続用インタフェース、あるいはＵＳＢ端子等のユーザインタフェースを有してもよい。
【００４９】
ペリフェラル６１は、例えばＳＤカードコネクタ、ＣＦ（コンパクトフラッシュ（登録商標）カード）コネクタ、ＵＳＢ（Ｍｕｌｔｉ−ＴＰ）コネクタ、ＰＣＭＣＩＡカードコネクタ等を有するインタフェースを搭載し、ＧＵＩ  ＣＰＵ５１のユーザインタフェースや外部接続機能を拡張する。例えば、ＣＦは、グラフィックエンジン５２のＯＳやソフトウェアを格納するストレージで、起動時に読み出され、ＤＲＡＭ５３に展開される。
【００５０】
図３に示すグラフィックカード４２を用いることにより、図１および図２に示す数値制御装置１では、ＣＰＵ１１に設けられたネットワーク通信機能およびユーザインタフェースの一部または全部をグラフィックカード４２で実行することができる。
【００５１】
このようにグラフィックエンジンについてはＩＣ１２内に設けられるもの（参照符号２４）とグラフィックスロット１４に接続されたグラフィックカード４２内に設けられるもの（参照符号５２）の２種類があり、また、通信インタフェースについては、ＣＰＵ１１内に設けられるもの（参照符号３２）とグラフィックスロット１４に接続されたグラフィックカード４２内に設けられるもの（参照符号６１）の２種類がある。本発明では、これらの切替えをＩＣ１２内の第１のセレクタ２５および第２のセレクタ２６によって行い、外部機器とのインタフェースを、表示インタフェース１５および通信インタフェース１６に集約する。
【００５２】
第１のセレクタ２５は、ＩＣ１２内のグラフィックエンジン２４により生成されたデータの出力およびグラフィックスロット１４に接続されたグラフィックカード４２内のグラフィックエンジン５２により生成されたデータの出力のうちのいずれかを選択する。第１のセレクタ２５には表示インタフェース１５が接続される。表示インタフェース１５は、第１のセレクタ２５により選択されたデータをディスプレイ信号として外部に出力する。
【００５３】
第２のセレクタ２６は、ＣＰＵ１１内のペリフェラル３２との通信およびグラフィックスロット１４に接続されたグラフィックカード４２に設けられたペリフェラル６１との通信のうちのいずれかを選択する。第２のセレクタ２６には１つの通信インタフェース１６が接続される。この通信インタフェース１６は、第２のセレクタ２６により選択された通信の入出力を行う。
【００５４】
以上説明したように、本発明の実施例では、グラフィックスロット１４はメインＣＰＵ（主制御ＩＣ）１１およびＩＣ１２と同一基板上に設けられる。そして、グラフィックエンジンについてはＩＣ１２内に設けられるもの（参照符号２４）とグラフィックスロット１４に接続されたグラフィックカード４２内に設けられるもの（参照符号５２）とを第１のセレクタ２５によって切り替え、第１のセレクタ２５により選択されたデータを１つの表示インタフェース１５を介して外部に出力する。外部機器との通信のための通信インタフェースについては、ＣＰＵ１１内に設けられるもの（参照符号３２）とグラフィックスロット１４に接続されたグラフィックカード４２内に設けられるもの（参照符号６１）とを第２のセレクタ２６によって切り替え、第２のセレクタ２６により選択された通信の入出力を１つの通信インタフェース１６を介して行う。このように、本発明の実施例によれば制御基板が共通化されるので、保守品数の低減を図ることができる。また、要求される描画性能に応じたグラフィックエンジンの切替えを容易に行うことができるので、共通のアーキテクチャで様々な品質レベルに対応するグラフィックスケーラビリティを実現することができる。
【００５５】
以上、本発明の実施例を説明したが、各種の変形例があり得るのはいうまでもない。例えば、各ＩＣにどのような機能部分を統合するかは、仕様に応じて適宜定められるべきであり、それに応じて各種の変形例があり得る。
【符号の説明】
【００５６】
１    数値制御装置
１１    ＣＰＵ
１２    ＩＣ（集積回路）
１３、４１    シリアル通信部
１４    グラフィックスロット
１５    表示インタフェース
１６    通信インタフェース
１７    ＤＲＡＭ
１８    ストレージデバイス
１９    ＳＲＡＭ
２１    サーボ制御部
２２    シリアル通信スイッチ
２３、４３    シリアルインタフェース
２４、５２    グラフィックエンジン
２５    第１のセレクタ
２６    第２のセレクタ
２７    内部バス
２８、３２、６１    ペリフェラル
３１    主制御部
４２    グラフィックカード
５１    ＧＵＩ  ＣＰＵ
５３    ＤＲＡＭ
【図１】
0006613104.tif 000002
【図２】
0006613104.tif 000003
【図３】
0006613104.tif 000004