(57)【特許請求の範囲】
【請求項１】
複数の画素が２次元状に配置され、少なくとも一部の領域が湾曲形状を有する撮像面と、
前記複数の画素のうちの一部の画素に接続され、ウエル電位を固定する複数のウエルコンタクトと、を備え、
前記複数のウエルコンタクトの前記撮像面における配置密度を、前記撮像面の湾曲形状に応じて領域毎に異なるように配置したことを特徴とする撮像素子。
【請求項２】
前記複数のウエルコンタクトの前記撮像面における配置密度を、前記撮像面の曲率に応じて領域毎に異なるように配置したことを特徴とする請求項１に記載の撮像素子。
【請求項３】
前記複数のウエルコンタクトを、前記撮像面における配置密度が前記撮像面の曲率の小さい領域で低くなるように配置したことを特徴とする請求項１または２に記載の撮像素子。
【請求項４】
前記複数のウエルコンタクトの前記撮像面における配置密度を、前記撮像面の湾曲形状のそれぞれの領域の応力に応じて領域毎に異なるように配置したことを特徴とする請求項１乃至３のいずれか１項に記載の撮像素子。
【請求項５】
前記複数のウエルコンタクトを、前記撮像面における配置密度が前記撮像面の湾曲形状の応力の小さい領域で低くなるように配置したことを特徴とする請求項４に記載の撮像素子。
【請求項６】
複数の画素が２次元状に配置された撮像面と、
前記複数の画素のうちの一部の画素に接続され、ウエル電位を固定する複数のウエルコンタクトと、を備え、
前記複数のウエルコンタクトの前記撮像面における配置密度を、前記撮像面の各領域の応力に応じて領域毎に異なるように配置したことを特徴とする撮像素子。
【請求項７】
前記複数のウエルコンタクトを、前記撮像面における配置密度が前記撮像面の応力の小さい領域で低くなるように配置したことを特徴とする請求項６に記載の撮像素子。
【請求項８】
前記複数のウエルコンタクトは、グラウンドに接続されていることを特徴とする請求項１乃至７のいずれか１項に記載の撮像素子。
【請求項９】
請求項１乃至８のいずれか１項に記載の撮像素子を備えることを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像素子及びそれを用いた撮像装置に関するものである。
【背景技術】
【０００２】
近年、デジタル一眼レフカメラやビデオカメラには、ＣＣＤイメージセンサやＣＭＯＳイメージセンサ等の撮像素子が多く使用されてきている。通常、撮像素子は平面状のシリコン基板上に光電変換を行うフォトダイオード（ＰＤ）等が形成されている。撮影レンズを通過した光は、撮像素子で受光されるが、撮像素子の撮像面中央部には撮像面に直交するように光が入射するのに対し、撮像面における周辺部では斜めに光が入射する。その結果、各画素に入射する光量の差やレンズ収差による焦点位置のずれが生じていた。
【０００３】
これに対し、特許文献１では撮像素子の構成を変えることにより光学特性を改善させる技術が開示されている。すなわち、撮像素子を凹曲面に湾曲させることにより光シェーディング補正の効果を得ることができ、受光面における光量ムラを軽減する。また、凹曲面により像面湾曲の補正効果も得ることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−１１６３８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、撮像素子を湾曲させる際に引っ張り応力をかけると、シリコンのエネルギーバンドギャップが広がり、暗電流が低下する。この特性により、撮像素子を湾曲させる際に引っ張り応力をかけた領域と、かけていない領域とで撮像面内で暗電流量に差が生じるという問題が発生する。また、撮像面内の全体に引っ張り応力をかけたとしても、領域により応力の大きさが変わるため、同様に撮像面内で暗電流差が生じてしまう。撮像面内での暗電流量差は、例えば長秒撮影や高温環境下での撮影において画質劣化の要因となる。
【０００６】
本発明は上述した課題に鑑みてなされたものであり、その目的は、例えば撮像素子を湾曲させる場合など撮像面内での応力の差による暗電流ムラを極力抑制することである。
【課題を解決するための手段】
【０００７】
本発明に係わる撮像素子は、複数の画素が２次元状に配置され、少なくとも一部の領域が湾曲形状を有する撮像面と、前記複数の画素のうちの一部の画素に接続され、ウエル電位を固定する複数のウエルコンタクトと、を備え、前記複数のウエルコンタクトの前記撮像面における配置密度を、前記撮像面の湾曲形状に応じて領域毎に異なるように配置したことを特徴とする。
【０００８】
また、複数の画素が２次元状に配置された撮像面と、前記複数の画素のうちの一部の画素に接続され、ウエル電位を固定する複数のウエルコンタクトと、を備え、前記複数のウエルコンタクトの前記撮像面における配置密度を、前記撮像面のそれぞれの領域の応力に応じて領域毎に異なるように配置したことを特徴とする。
【発明の効果】
【０００９】
本発明によれば、例えば撮像素子を湾曲させる場合など撮像面内での応力の差による暗電流ムラを極力抑制することが可能となる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１の実施形態に係わる撮像素子の概略側断面図。
【図２】第１の実施形態の撮像素子の電気的な構成を示すブロック図。
【図３】撮像素子の画素の等価回路図。
【図４】撮像素子の構成を示す側断面図。
【図５】本発明の第２の実施形態に係わる撮像素子の概略側断面図。
【図６】第２の実施形態の撮像素子の電気的な構成を示すブロック図。
【図７】撮像装置の構成を示すブロック図。
【発明を実施するための形態】
【００１１】
以下、本発明の実施形態について、添付図面を参照して詳細に説明する。
【００１２】
（第１の実施形態）
図１は、本発明の第１の実施形態に係わる撮像素子の概略側断面図である。撮像素子１００は、例えばＣＭＯＳ撮像素子であり、複数の画素が２次元状に配置された撮像面を有する撮像チップ１０１が、凹形状を有する支持基板１０２上に搭載されている。撮像チップ１０１は、図１のように周辺部が持ち上がった湾曲形状を有する。支持基板１０２と撮像チップ１０１との間隙には、例えば接着層１０３が充填され、湾曲形状を保つように撮像チップ１０１が支持されている。
【００１３】
このような湾曲形状の撮像チップ１０１を有する撮像素子１００は、図１のように接着層１０３により固定する方法以外にも、公知の技術で実現可能である。公知の技術としては、例えば、支持基板１０２に不図示の通気孔を形成し、通気孔を用いて排気を行うことにより撮像チップ１０１と支持基板１０２の間を減圧し、撮像チップ１０１に応力をかけて湾曲形状を形成する手法などがある。図１に示すように、撮像チップ１０１の周辺部が持ち上がった湾曲形状を有することにより、撮像面の周辺部においても、撮影レンズを通過した光が撮像面と直交する方向に近い状態で画素に入射する。そして、受光面における光量ムラを抑制することができる。
【００１４】
図２は、図１に示す撮像チップ１０１の電気的な構成を示すブロック図である。撮像チップ１０１は、画素領域２０１、垂直走査回路２０２、読み出し回路２０３、水平走査回路２０４、出力アンプ２０５を有する。撮像面に形成される画素領域２０１には、複数の単位画素２０６が行列状に配置されており、撮影光学系により結像された光学像を光電変換する。垂直走査回路２０２は、画素領域２０１の各行に接続される信号線を介して画素信号を読み出す行を選択・駆動する。垂直走査回路２０２によって選択される行にある画素の信号が読み出し回路２０３に読み出される。水平走査回路２０４は、画素領域２０１の各列に接続される信号線を介して読み出し回路２０３を駆動する。そして、読み出し回路２０３に読み出された画素信号は、水平走査回路２０４の駆動により出力アンプ２０５を介して撮像チップ１０１の外部に順次出力される。
【００１５】
なお、図２においては、単位画素２０６を１６列×１０行配置した状態を示しているが、実際の撮像素子には、数千万の単位画素２０６が行列状に配置される。単位画素２０６には、それぞれにベイヤー配列に従って並べられた赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルタが設けられている。ここで、多数配列された単位画素２０６のうちの一部の画素には、画素内にウエルコンタクト２０７が配置されている。ウエルコンタクト２０７は、ウエルに基準電位を供給するものであり、基準電位として例えばグラウンド（ＧＮＤ)に接続される。なお、ウエルコンタクトに近い画素は暗電流が多くなる傾向にある。
【００１６】
一方、図１に示したような周辺部が持ち上がった湾曲形状を有する撮像チップの場合、周辺領域の湾曲部は応力が大きくなるため、その湾曲部の暗電流が中央領域の応力の小さい平坦部に比べて少なくなる傾向にある。暗電流量の差は、画質の劣化につながる。
【００１７】
そこで、本実施形態では、撮像チップ１０１の画素領域２０１に配置するウエルコンタクト２０７の配置密度を撮像チップ１０１の湾曲形状に応じて領域毎に異なるように配置する。具体的には、図２に示したように、画素領域の周辺の湾曲している領域に高密度でウエルコンタクト２０７を配置し、平坦部にあたる中央領域は周辺領域に比べて低密度でウエルコンタクト２０７を配置する。このように配置することで、湾曲形状を有する撮像素子の撮像面内での暗電流ムラを抑制することができる。
【００１８】
図３は、図２に示される単位画素２０６の等価回路図である。図３では、図２の点線で囲った２つの単位画素について図示しており、上側がウエルコンタクト２０７を備えていない画素であり、下側がウエルコンタクト２０７を備えている画素である。
【００１９】
単位画素２０６において、フォトダイオード（ＰＤ）３０１は、撮影レンズによって結像された光学像を電荷に変換し、その電荷を蓄積する。ＰＤ３０１で蓄積された電荷は、ＭＯＳトランジスタからなる転送スイッチ３０２を介してフローティングディフュージョン部（ＦＤ）３０４に転送される。ＦＤ３０４に転送された電荷は、ＭＯＳトランジスタからなる選択スイッチ３０６がオンされると、ソースフォロワアンプを形成する増幅ＭＯＳトランジスタ３０５を介して電荷に対応した電圧として列出力線３０７に出力される。なお、選択スイッチ３０６は行単位で制御され、選択された行の画素信号が一括して列出力線３０７に出力される。
【００２０】
ＭＯＳトランジスタからなるリセットスイッチ３０３は、ＦＤ３０４の電位を電源電位ＶＤＤにリセットする。また、リセットスイッチ３０３は、転送スイッチ３０２を介してＰＤ３０１の電位も電源電位ＶＤＤにリセットする。転送スイッチ３０２、リセットスイッチ３０３、選択スイッチ３０６は、それぞれ垂直走査回路２０２に接続されている信号線を介して制御信号ＰＴＸ、ＰＲＥＳ、ＰＳＥＬにより制御される。ウエルコンタクト２０７はＧＮＤに接続されており、ウエルの電位はＧＮＤの電位に固定される。なお、本実施形態においては、ウエルコンタクトはＧＮＤに接続するように構成したが、他の電圧供給配線に接続してもよい。
【００２１】
図４は、図３に示した画素の模式的な断面図である。図４（ａ）はウエルコンタクトを備えていない画素を示し、図４（ｂ）はウエルコンタクトを備えている画素を示す。図４（ａ）及び（ｂ）に示すように、Ｐ型半導体層であるウエル４００内にＮ型不純物領域からなるＰＤ３０１が形成されている。また、転送ＭＯＳトランジスタ３０２、ＦＤ３０４が形成されている。さらに、図４（ｂ）では、ウエルコンタクト２０７が形成されており、ウエルコンタクト２０７にはＧＮＤの電圧が印加される。
【００２２】
このように、ウエルコンタクト２０７を配することにより、ウエル４００にＧＮＤから基準電圧が供給され、画素領域内のウエル電位の分布を抑制することができるため、撮像画像に現れる電気的なシェーディングを低減することができる。さらに、本実施形態においては、撮像チップ１０１の湾曲形状に応じてウエルコンタクトの配置密度を変えることにより、暗電流ムラも抑制することができる。
【００２３】
以上のように、本実施形態では、湾曲形状を有する撮像チップにおいて、その湾曲形状に応じて、撮像面内のウエルコンタクトの配置密度を領域によって異ならせるように構成した。これにより、光シェーディングなどを抑制した良好な光学特性を実現しつつ、暗電流シェーディングも抑制された、高品質な画像を提供することが可能となる。
【００２４】
なお、本実施形態において説明した撮像チップの湾曲形状やウエルコンタクトの配置パターン、撮像素子の構成は一例であり、本発明はこれに限定されるものではない。例えば、平坦部がない全体的に湾曲した撮像チップである場合は、その曲率に応じて、曲率の少ない領域のウエルコンタクトの配置密度を低くするといった方法を用いればよい。また、本実施形態の撮像素子は表面照射型のＣＭＯＳ撮像素子であるが、これに限らず、本発明は、裏面照射型の撮像素子や光電変換膜を備える撮像素子にも適用可能である。
【００２５】
（第２の実施形態）
図５は、本発明の第２の実施形態に係わる撮像素子の概略側断面図である。撮像素子５００は、例えばＣＭＯＳ撮像素子であり、複数の画素が２次元状に配置された撮像面を有する撮像チップ５０１が、凹形状を有する支持基板５０２上に搭載されている。撮像チップ５０１は、図５のように球面状の湾曲形状を有する。支持基板５０２と撮像チップ５０１との間隙には、例えば接着層５０３が充填され、球面状の湾曲形状を保つように撮像チップ１０１が支持されている。図５のように、撮像チップ５０１が球面状の湾曲形状を有することにより、撮像面の周辺部においても、撮影レンズを通過した光が撮像面と直交する方向に近い状態で画素に入射する。そして、受光面における光量ムラを抑制することができる。
【００２６】
球面状の湾曲形状を有する撮像チップも、第１の実施形態で説明したように公知の技術で実現可能である。湾曲形状を球面にすると曲率は撮像面全てにおいて一定となるが、撮像チップ５０１にかかる応力は、領域によって異なる場合がある。例えば、通気孔を支持基板５０２の撮像チップ５０１の中央に対応する位置に設け、そこから排気した場合、周辺部に比べて中央部に応力がより多くかかる場合がある。そのような場合、暗電流は撮像チップの中央が最も少なく、周辺領域ほど増加する特性を持つようになる。
【００２７】
図６は、図５に示す撮像チップ５０１の電気的な構成を示すブロック図である。図６の符号２０１〜２０７は第１の実施形態で説明した図２と同様の構成を示すため、説明を省略する。図６では、ウエルコンタクト２０７は、応力が大きい撮像面の中央部では高密度に配置され、応力が小さい周辺部では低密度に配置される。図５に示すような球面状の湾曲形状をもつ撮像チップ５０１においては、その応力に応じて図６に示すようにウエルコンタクトの配置密度を領域毎に異なるように配置することにより、暗電流ムラを抑制することができる。
【００２８】
図７は、第１及び第２の実施形態で説明した撮像素子を用いた撮像装置７００の構成例を示すブロック図である。図７において、撮像装置７００は、撮影レンズ７０１、レンズ絞り７０２、第１及び第２の実施形態に示した撮像素子１００、５００に対応する撮像素子７０３を備える。撮影レンズ７０１を通過した被写体の像光は、撮影レンズ７０１の焦点位置近傍に結像される。撮像素子７０３は、例えばＣＭＯＳ撮像素子であり、撮影レンズ７０１で結像された被写体像を光電変換する。
【００２９】
また、信号処理回路７０４は、撮像素子７０３から出力される画像信号に対して信号増幅、基準レベル調整等の各種の補正や、データの並べ替えなどのデジタル処理を行う。タイミング発生回路７０５は、撮像素子７０３等に駆動タイミング信号を出力する。全体制御・演算回路７０６は、撮像素子７０３や信号処理回路７０４等をはじめ撮像装置全体の統括的な駆動・制御を行う。また、信号処理回路７０４から出力された画像信号に対して所定の画像処理や欠陥補正等を施す。
【００３０】
メモリ回路７０７および記録回路７０８は、信号処理回路７０４から出力された画像信号等を不揮発性メモリおよびメモリカード等の記録媒体に記録保持する。操作回路７０９は、撮像装置７００に備え付けられた操作部材からの信号を受け付け、全体制御・演算回路７０６に対してユーザーの命令を反映する。表示回路７１０は、撮影後の画像やライブビュー画像、各種設定画面等を表示する。
【００３１】
以上説明したように、上記の第１及び第２の実施形態では、湾曲形状を有する撮像チップにおいて、その湾曲形状に応じて、撮像面内のウエルコンタクトの配置密度を領域毎に異なるように配置した。これにより、光シェーディングなどを抑制した良好な光学特性を実現しつつ、暗電流シェーディングも抑制された、高品質な画像を提供することが可能となる。
【符号の説明】
【００３２】
１００：撮像素子、１０１：撮像チップ、１０２：支持基板、２０１：画素領域、２０６：単位画素、２０７：ウエルコンタクト、７０１：撮影レンズ、７０３：撮像素子
【図１】
0006491519.tif 000002
【図２】
0006491519.tif 000003
【図３】
0006491519.tif 000004
【図４】
0006491519.tif 000005
【図５】
0006491519.tif 000006
【図６】
0006491519.tif 000007
【図７】
0006491519.tif 000008