(57)【特許請求の範囲】
【請求項１】
均質なデバイスウェハ材料のみを含むデバイス層を備えるマイクロメカニカルデバイスであって、前記デバイス層が少なくとも１つのロータと少なくとも２つのステータとを有するマルチレベルコーム構造を備え、前記ロータの中央部分は、前記ロータの少なくとも１つのフィンガが前記デバイス層の前記少なくとも１つの表面の下に陥凹しているよりも少ない量だけ、前記デバイス層の少なくとも１つの表面の下に陥凹していることを特徴とする、マイクロメカニカルデバイス。
【請求項２】
前記ロータおよび前記少なくとも２つのステータの少なくとも一部は、前記デバイス層の第１の表面から少なくとも２つの異なる陥凹深さまで少なくとも部分的に陥凹しており、前記ロータおよび前記少なくとも２つのステータの少なくとも一部は、前記デバイス層の第２の表面から少なくとも２つの異なる陥凹深さまで少なくとも部分的に陥凹している、請求項１に記載のマイクロメカニカルデバイス。
【請求項３】
前記ロータおよび前記少なくとも２つのステータとは、第１のステータと前記ロータとによって形成される第１の電極対の出力値の変化が、第２のステータと前記ロータとによって形成される第２の電極対の出力値の変化と反対である、二重線形応答関数を有するコーム構造を備える、請求項１〜２のいずれか一項に記載のマイクロメカニカルデバイス。
【請求項４】
第１のステータと前記ロータとによって形成される第１の電極対、および、第２のステータと前記ロータとによって形成される第２の電極対の直線的に変化する応答関数の領域は、それぞれの前記第１の電極対または前記第２の電極対のそれぞれの前記ステータおよび前記ロータの相対厚さによって、ならびに、平衡位置における各それぞれの前記第１の電極対または前記第２の電極対における前記ステータと前記ロータとの間の垂直重なりの量によって規定され、前記第１の電極対または前記第２の電極対の前記相対厚さおよび前記垂直重なりは、前記デバイス層の前記第１の表面および／または前記第２の表面からの前記第１のステータと前記第２のステータと前記ロータとの陥凹の量によって規定される、請求項２に記載のマイクロメカニカルデバイス。
【請求項５】
前記ステータおよび前記ロータの少なくとも１つは、前記少なくとも１つのステータのコームフィンガの垂直厚さよりも小さく、前記ロータのコームフィンガの垂直厚さよりも小さい量にわたって垂直寸法における平衡位置において重なっている、請求項４に記載のマイクロメカニカルデバイス。
【請求項６】
前記ロータの中央部分は、前記ロータの少なくとも１つのフィンガが前記デバイス層の前記少なくとも１つの表面の下に陥凹しているよりも多い量だけ、前記デバイス層の少なくとも１つの表面の下に陥凹している、請求項１〜５のいずれか一項に記載のマイクロメカニカルデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロメカニカルデバイスに関し、より詳細には、独立請求項１の前文で規定されている均質なデバイスウェハ材料のみを含むマイクロメカニカルデバイス層に関する。
【背景技術】
【０００２】
微小電気機械システム（ＭＥＭＳ）デバイスは、集積電子回路の制御下にある可動要素を有し、マイクロセンサおよびマイクロアクチュエータなどのいくつかの機械デバイスが内部に作り込まれている小さなシリコンチップ上のマイクロ回路を含む。これらのマイクロセンサおよびマイクロアクチュエータは、マイクロエレクトロメカニカル（ＭＥＭＳ）デバイスの機能要素を構成する。ＭＥＭＳデバイスの物理的寸法は、１マイクロメートル未満から数ミリメートルまで様々であり得る。
【０００３】
ＭＥＭＳデバイスは、測定された機械信号を電気信号に変換する。ＭＥＭＳセンサは、機械的現象を測定し、次いで、関連する電子回路が、センサ素子から得られた情報を処理し、何らかの意思決定能力を介して、例えば、移動、位置決め、または調整によって何らかの所望の結果または目的のために環境を制御することによって応答するように、アクチュエータに指示する。したがって、ＭＥＭＳデバイスは、特定の機能を実行するための駆動要素と検出要素の両方を備えることができる。
【０００４】
ＭＥＭＳ技術を用いて製造されるシステムの例は、圧力センサ、移動物体の加速度を測定するための加速器、マイクロミラーなどの微小位置決め装置、光スイッチまたはスキャナ、および回転する物体の角速度を測定するためのジャイロスコープである。
【０００５】
ＭＥＭＳデバイスは、容量性であるか、またはピエゾ変換を利用することができる。
【０００６】
容量性ＭＥＭＳデバイスの重要な要素は、２つの電極の間に形成された可変キャパシタである。これらは、固定電極と、懸架されたプルーフマスに取り付けられた可動電極とを含み得る。代替的に、デバイスは、２つの可動電極を備えてもよい。慣性質量、および、それに取り付けられた可動電極は、角速度がジャイロスコープに印加され、この速度を測定するために使用されるとき、加速器内の加速または慣性質量に加えられるコリオリの力に応じて偏向する。偏向の量は、偏向に起因する２つの電極間の間隙の変化からの静電容量の変化から感知することができる。静電容量の変化は、固定電極と可動電極との間の重なり領域の変化によっても生じ得る。垂直移動の場合、作動および感知は、典型的には、一方のコーム対が基板に固定されており、他方のコーム対がばね構造を介してＺ方向に移動可能なコーム設計によって実現される。さらに、固定コームおよび可動コームが垂直方向にオフセットされている場合、様々な設計および測定構成によって直線的に移動方向を測定することができる。
【０００７】
加速度計は加速度センサである。ばねによって懸架された慣性質量は、慣性質量がその初期位置から偏向されるようにする加速力によって作用される。この偏向は電気信号に変換され、この電気信号はセンサ出力に現れる。
【０００８】
加速度計は慣性質量を備え、その一方の側面はキャリアに固定され、他方の側面は懸架される。加速度計は、加速効果の下で膜の動きを検出するための手段をさらに含む。これは加速力を感知するセンサを構成する。
【０００９】
慣性センサは加速度計の一種であり、表面マイクロマシニングを利用する主な市販製品の１つである。
【００１０】
物が軸の周りを回転するとき、それらは角速度を有する。ジャイロスコープまたはジャイロは、回転運動を測定または維持するデバイスである。ＭＥＭＳデバイスでは、通常、振動がジャイロスコープの主運動として使用される。角速度の振動センサ、例えばジャイロスコープにおいては、特定の既知の主運動が誘導され、センサ内に維持される。質量が主運動と呼ばれる一方向に振動しており、回転角速度が加えられると、質量はコリオリの力の結果として直交方向の力を受ける。コリオリの力によって引き起こされる結果的な物理的変位は、その後、例えば容量性、圧電性またはピエゾ抵抗性の感知構造から読み取ることができる。
【００１１】
ジャイロスコープを実装するためにＭＥＭＳ技術が使用される場合、これらは基板の上に懸架された慣性構造と、懸架された慣性構造の動きを感知し、感知された動きに起因する電気信号を外部コンピュータに伝達する関連電子回路を有する。コンピュータは、測定されている特性を計算するために感知されたデータを処理する。
【００１２】
振動ジャイロスコープのための構造は、例えば、半導体ウェハをエッチングして、測定の基準として使用されるプルーフマスを形成することによって形成される。プルーフマスは、弾性ビームなどのばねシステムによって基板に対して懸架されている。同じ基板上にあり得る電子駆動回路が、プルーフマスを駆動方向に振動させる駆動電極に交流駆動電流を印加する。電気駆動機構は、駆動軸に沿ってプルーフマスを振動させ、電極は、駆動軸に垂直な感知軸に沿ってプルーフマスの運動を検出するために、プルーフマスと共に静電容量を構築する。３軸ＭＥＭＳジャイロスコープは、相互に直交する３つの軸を中心とした回転を測定することができ、一方、１軸および２軸ジャイロは、これらの軸のうちの１つまたは２つを中心とした回転を測定する。
【００１３】
コーム構造が、検出および／または駆動目的でセンサデバイスに利用され得る。コーム構造は、種々の目的のためのマイクロメカニカルデバイスにおいて、コームドライバとしても知られているアクチュエータとして使用することもできる。コーム構造は、典型的には、少なくとも１つのステータ、換言すれば、非可動部分と、ロータ、換言すれば、可動部分とを含む。典型的には、コーム構造のステータ（複数可）およびロータ（複数可）は、形状、長さおよび幅を変化させ得る、構造の長手方向の延長部として説明することができる２つ以上のいわゆるコームフィンガを含む。このようなフィンガをコーム構造に含める理由は、相互に影響を及ぼす電極の表面積を増大させるためであり、例えば電極間の力をより大きくすることができる。コーム構造に印加される電圧差が、当業者に知られているようなマイクロミラー、光スイッチ、光導波路、スキャナ、レーザプリンタ、波長選択スイッチ、回折格子などのマイクロモータおよび微小位置決めデバイスを駆動することができる。
【００１４】
ダイという用語は、半導体材料の１つの小さなブロックを指し、その上に所与の機能回路、すなわちチップが製造される。マイクロ電子デバイスの製造において、各個々のダイは集積回路の１つを含む。製造中、数千個までの回路を持つウェハが、各々がダイと呼ばれる矩形片に切断される。集積回路は、単一ウェハ上の大きなバッチで製造される。
【００１５】
エッチングは非常に重要なプロセスモジュールであり、すべてのウェハは完成する前に多くのエッチングステップを経る。多くのエッチングステップでは、エッチングに耐える「マスキング」材料によってウェハの一部がエッチング液から保護される。マスキング材料は、例えば、フォトリソグラフィを用いてパターニングされたフォトレジストである。パターニングは、ウェハのいずれの部分をエッチングすべきかを示す。
【００１６】
異方性エッチングでは、エッチング速度は水平方向と垂直方向とで異なる。
【００１７】
米国特許出願公開第２００６／０２８４５１４号明細書は、垂直コーム電極構造を有するアクチュエータを提示している。このアクチュエータは、固定コーム電極内に絶縁層があるようにする、両面エッチングプロセスにおいて製造される。
【００１８】
米国特許第７０８８０３０号明細書は、形成されたコーム構造が垂直周辺壁に形成された側方強化構造を有するＨＡＲＭ構造を提示している。
【００１９】
この従来技術に関する問題点は、コーム構造が均質な材料で形成されていないとき、コーム電極の正確度が最適でないことである。異なる材料は異なる電子親和力を有するが、不均質な材料は静電差異を有し、材料によって引き起こされるコームフィンガ間の任意の望ましくない電位差を補償するために、コーム構造に対して何らかの電子バイアス装置が必要とされる。 同様の問題は、たとえコーム構造内のダイ材料の異なる部位または部分が異なる処理方法で処理されて、残りの電極が異なるまたは様々な表面構造を有するようにしたとしても生じる。
【００２０】
欧州特許出願公開第１７９８１９５号明細書は、２つの電極が２つの異なる基板から製造された櫛型電極構造を提示している。２つの基板は同じ材料であり、同様のプロセスで処理され得るが、２つの別々に生成されたダイ層を組み合わせることによって、電極の設計において考慮されなければならない、２つの層の位置合わせによる問題を常に引き起こす。必要とされる許容値は高く、かさばる設計およびダイ面積の非効率な使用につながる。層の配置において生じる任意の不整合が、コーム電極の正確度を低下させる。
【先行技術文献】
【特許文献】
【００２１】
【特許文献１】米国特許出願公開第２００６／０２８４５１４号明細書
【特許文献２】米国特許第７０８８０３０号明細書
【特許文献３】欧州特許出願公開第１７９８１９５号明細書
【発明の概要】
【発明が解決しようとする課題】
【００２２】
本発明の目的は、従来技術の欠点を克服するための方法および装置を提供することである。
【課題を解決するための手段】
【００２３】
本発明の目的は、請求項１の特徴部分に記載の装置によって達成される。
【００２４】
本発明の好ましい実施形態が、従属請求項に開示されている。
【００２５】
本発明は、デバイスウェハの単一層上に自己整合されている重要な構造を生成するという着想に基づく。重要なパターンは、単一の均質な材料層を通じて、１回のディープシリコンエッチングプロセスでデバイスウェハに転写される。このようにして、均質な材料を有するデバイス層構造を生成することができ、デバイス層の材料間の静電差異に起因する電気的バイアスの一切の必要性が避けられ、生成された構造の垂直面さえも均質であり、したがって様々な表面構造に起因する表面上の一切の望ましくない電気的現象が避けられる。重要な構造を生成するために単一のマスクを使用することにより、側方寸法の生成において非常に高い正確度が有効になる。すべての側方寸法が単一のマスクによって画定されるため、複数のマスクの不整合に起因する垂直運動構造間の、製造プロセスにおける水平方向変位は生じない。側方正確度は、リソグラフィマスキングおよびエッチングプロセスの正確度によってのみ制限される。検出コーム構造の正確な寸法は、極めて精密で効率的な容量性検出を有効にする。小型で高密度のコーム構造を高い正確度で生成することができる。
【００２６】
構造が均質な材料で作られることを有効にする方法を用いることにより、特定の用途に材料を最適化することができる。均質な材料とは、本明細書においては材料の組成または構造が材料のボリューム内で変化しないことを意味するが、均質な材料は単一の化学元素のみを含む必要はなく、化合物または複数の成分から成る混合物を含んでもよい。デバイス層材料が均質である場合、その特性は、最高の性能のために必要とされる要件を満たすために、予め設計し、用途を特定して調整することができる。典型的なウェハ材料はシリコンをベースにするが、さらにはシリコンウェハが追加の材料を含んでもよい。例えば、酸素または炭素などのダイ材料におけるドーピングレベル、成長方法、結晶配向および成分含有比率を詳細に選択することができる。少量の不純物がボリューム内またはデバイス層材料の表面に見られることがあっても、デバイス層は均質であると考えられるべきであることを理解されたい。
【００２７】
重要な構造の正確度は、この方法によって、平坦な表面上に重要な構造のパターンを生成することによって改善され、その結果、最良の正確度のパターニング材料および方法が利用され得る。
【００２８】
この方法は、マイクロメカニカルセンサデバイスの慣性または可動部分ならびにマイクロメカニカルアクチュエータ構造の可動部分に等しく適用される。以下の説明では、可動または変形可能なマイクロメカニカルデバイスの任意のそのような部分、要素または構造に対して、可動部分または可動要素という共通の用語を交換可能に使用する。典型的には、これらの要素はマイクロメカニカルデバイスのデバイス層の一部である。
【００２９】
用語「面」は、デバイスウェハの面を指すことができる。デバイスウェハは、最初は、その上で処理ステップが実行され得る平坦な表面を各々が形成する２つの面を有する、単一の均質な材料から成る相対的に薄く本質的に平坦なウェハである。表面という用語は、デバイスウェハまたはデバイス層の面の最上層または最上面を指す。デバイスウェハの少なくとも１つの表面は、デバイスウェハが、例えば、デバイスウェハの面から材料を除去するために研削または研磨されるとき、製造プロセス中にデバイスウェハの元の表面から変化してもよい。デバイス層の表面は、最終化されたデバイス層の２つの上面を指す。デバイス層は、デバイスウェハと同様に２つの面を有すると考えることができる。陥凹構造とは、デバイス層のそれぞれの表面の下に陥凹した面を有する構造を指す。陥凹構造は、デバイス層の１つまたは２つの表面から陥凹していてもよい。
【００３０】
この方法の実施形態は、さらに、ｚ軸方向の差動感知を用いて非常に正確な完全線形検出を可能にする多層コーム構造を生成することを有効にする。従来の１層または２層のコーム構造と比較して、多層（例えば３層）のコーム構造を導入することにより、完全に線形の検出が可能なコーム構造に必要な面積が大幅に低減される。
【００３１】
第１の態様によれば、均質なデバイスウェハ材料のみを含むデバイス層を備えるマイクロメカニカルデバイスであって、デバイス層が少なくとも１つのロータと少なくとも２つのステータとを有するマルチレベルコーム構造を備えることを特徴とする、マイクロメカニカルデバイスが提供される。
【００３２】
第２の態様によれば、ロータおよび少なくとも２つのステータの少なくとも一部は、デバイス層の第１の表面から少なくとも２つの異なる陥凹深さまで少なくとも部分的に陥凹しており、ロータおよび少なくとも２つのステータの少なくとも一部は、デバイス層の第２の表面から少なくとも２つの異なる陥凹深さまで少なくとも部分的に陥凹している。
【００３３】
第３の態様によれば、ロータおよび少なくとも２つのステータとは、第１のステータとロータとによって形成される第１の電極対の出力値の変化が、第２のステータとロータとによって形成される第２の電極対の出力値の変化と反対である、二重線形応答関数を有するコーム構造を備える。
【００３４】
第４の態様によれば、第１のステータとロータとによって形成される第１の電極対、および、第２のステータとロータとによって形成される第２の電極対の直線的に変化する応答関数の領域は、それぞれの電極対のそれぞれのステータおよびロータの相対厚さによって、ならびに、平衡位置における各それぞれの電極対におけるステータとロータとの間の垂直重なりの量によって規定され、電極対の相対厚さおよび垂直方向の重なりは、デバイス層の第１の表面および／または第２の表面からの構造の陥凹の量によって規定される。
【００３５】
第５の態様によれば、ステータおよびロータの少なくとも１つは、少なくとも１つのステータのコームフィンガの垂直厚さよりも小さく、ロータのコームフィンガの垂直厚さよりも小さい量にわたって垂直寸法における平衡位置において重なっている。
【００３６】
第６の態様によれば、ロータの中央部分は、ロータの少なくとも１つのフィンガがデバイス層の少なくとも１つの表面の下に陥凹しているよりも少ない量だけ、デバイス層の少なくとも１つの表面の下に陥凹している。
【００３７】
第７の態様によれば、ロータの中央部分は、ロータの少なくとも１つのフィンガがデバイス層の少なくとも１つの表面の下に陥凹しているよりも多い量だけ、デバイス層の少なくとも１つの表面の下に陥凹している。
【００３８】
以下において、添付の図面を参照しながら、好ましい実施形態に関連して、本発明をより詳細に説明する。
【図面の簡単な説明】
【００３９】
【図１ａ】第１の典型的な製造プロセスのステップを示す図である。
【図１ｂ】第１の典型的な製造プロセスのステップを示す図である。
【図１ｃ】第１の典型的な製造プロセスのステップを示す図である。
【図１ｄ】第１の典型的な製造プロセスのステップを示す図である。
【図１ｅ】第１の典型的な製造プロセスのステップを示す図である。
【図１ｆ】第１の典型的な製造プロセスのステップを示す図である。
【図１ｇ】第１の典型的な製造プロセスのステップを示す図である。
【図１ｈ】第１の典型的な製造プロセスのステップを示す図である。
【図２ａ】第１の典型的な製造プロセスのさらなるステップを示す図である。
【図２ｂ】第１の典型的な製造プロセスのさらなるステップを示す図である。
【図２ｃ】第１の典型的な製造プロセスのさらなるステップを示す図である。
【図２ｄ】第１の典型的な製造プロセスのさらなるステップを示す図である。
【図２ｅ】第１の典型的な製造プロセスのさらなるステップを示す図である。
【図２ｆ】第１の典型的な製造プロセスのさらなるステップを示す図である。
【図２ｇ】第１の典型的な製造プロセスのさらなるステップを示す図である。
【図２ｈ】第１の典型的な製造プロセスのさらなるステップを示す図である。
【図２ｉ】第１の典型的な製造プロセスのさらなるステップを示す図である。
【図２ｊ】第１の典型的な製造プロセスのさらなるステップを示す図である。
【図２ｋ】第１の典型的な製造プロセスのさらなるステップを示す図である。
【図２ｌ】第１の典型的な製造プロセスのさらなるステップを示す図である。
【図２ｍ】第１の典型的な製造プロセスのさらなるステップを示す図である。
【図２ｎ】第１の典型的な製造プロセスのさらなるステップを示す図である。
【図２ｏ】第１の典型的な製造プロセスのさらなるステップを示す図である。
【図２ｐ】第１の典型的な製造プロセスのさらなるステップを示す図である。
【図３ａ】第１の代替的な実施形態の第２の典型的な製造プロセスのステップを示す図である。
【図３ｂ】第１の代替的な実施形態の第２の典型的な製造プロセスのステップを示す図である。
【図３ｃ】第１の代替的な実施形態の第２の典型的な製造プロセスのステップを示す図である。
【図３ｄ】第１の代替的な実施形態の第２の典型的な製造プロセスのステップを示す図である。
【図３ｅ】第１の代替的な実施形態の第２の典型的な製造プロセスのステップを示す図である。
【図３ｆ】第１の代替的な実施形態の第２の典型的な製造プロセスのステップを示す図である。
【図３ｇ】第１の代替的な実施形態の第２の典型的な製造プロセスのステップを示す図である。
【図３ｈ】第１の代替的な実施形態の第２の典型的な製造プロセスのステップを示す図である。
【図３ｉ】第１の代替的な実施形態の第２の典型的な製造プロセスのステップを示す図である。
【図４ａ】第１の代替的な実施形態の第２の典型的な製造プロセスのさらなるステップを示す図である。
【図４ｂ】第１の代替的な実施形態の第２の典型的な製造プロセスのさらなるステップを示す図である。
【図４ｃ】第１の代替的な実施形態の第２の典型的な製造プロセスのさらなるステップを示す図である。
【図４ｄ】第１の代替的な実施形態の第２の典型的な製造プロセスのさらなるステップを示す図である。
【図５ａ】片側だけに陥凹しているコーム電極の変位の例を示す図である。
【図５ｂ】片側だけに陥凹しているコーム電極の変位の例を示す図である。
【図５ｃ】片側だけに陥凹しているコーム電極の変位の例を示す図である。
【図６】センサデバイスの部分的に線形の応答関数を示す図である。
【図７ａ】二重陥凹コームによる完全に線形のｚ変位測定の例を示す図である。
【図７ｂ】二重陥凹コームによる完全に線形のｚ変位測定の例を示す図である。
【図７ｃ】二重陥凹コームによる完全に線形のｚ変位測定の例を示す図である。
【図８】センサデバイスの完全に線形の応答関数を示す図である。
【図９】３レベル（マルチレベル）コーム構造の例を示す図である。
【図１０ａ】差動検出を可能にするマルチレベルコームでの完全線形変位測定の例を示す図である。
【図１０ｂ】差動検出を可能にするマルチレベルコームでの完全線形変位測定の例を示す図である。
【図１０ｃ】差動検出を可能にするマルチレベルコームでの完全線形変位測定の例を示す図である。
【図１１】差動検出を有するマルチレベルコーム構造の完全線形応答関数の線形性を示す図である。
【図１２ａ】マルチレベルコーム構造の典型的な変形例を示す図である。
【図１２ｂ】マルチレベルコーム構造の典型的な変形例を示す図である。
【図１２ｃ】マルチレベルコーム構造の典型的な変形例を示す図である。
【図１２ｄ】マルチレベルコーム構造の典型的な変形例を示す図である。
【図１２ｅ】マルチレベルコーム構造の典型的な変形例を示す図である。
【図１２ｆ】マルチレベルコーム構造の典型的な変形例を示す図である。
【発明を実施するための形態】
【００４０】
「デバイスウェハ」は、ＭＥＭＳデバイスの可動部分を生成するために使用されるシリコンウェハなどの均質な半導体材料ウェハを指す。
【００４１】
「デバイス層」は、ＭＥＭＳデバイスの最終的な機能層を形成するデバイスウェハの一部を指す。エッチングプロセスを使用して製造されたデバイス層は、典型的には、その初期厚さにおけるデバイスウェハよりも薄く、少なくとも、ＭＥＭＳデバイスの可動部品および支持構造を含む。デバイス層は、デバイス層の厚さ全体に延在する非可動部分と、デバイス層のいずれかの表面の下に陥凹し得、したがって、デバイス層の厚さよりも薄い厚さを有する可動部分とを含む。デバイス層の１つまたは複数の部分は、例えば、デバイス層の少なくとも１つの面上に、その陥凹した底部領域内が基本的に平面になっている、少なくとも１つの浅いベイスンを形成することによって、意図的により薄くすることができ、浅いベイスンはデバイス層の可動部分と比較して相対的に大きい。このような場合、大きくて浅い陥凹は例えばフォトリソグラフィパターニングの正確度に大きな影響を及ぼさないため、浅いベイスンの平面は、デバイス層の（平）面の一部と考えることができる。
【００４２】
「ハンドルウェハ」は、その上にデバイス層が取り付けられて支持される剛性下層として使用されるシリコンウェハなどの半導体材料ウェハを指す。ハンドルウェハは、二酸化ケイ素層のような保護層で覆われてもよい。ハンドルウェハは、例えば、デバイス層可動構造が動くための空間を許容するための陥凹した領域を含むように処理することができる。
【００４３】
デバイスウェハまたはハンドルウェハなどのウェハは、その半導体層内にマイクロメカニカルデバイスの構造部分を画定するためにパターニングおよびエッチングされる。エッチングがデバイスウェハの特定の領域およびエッチングが望ましくないマスキングブロック領域のみに影響を及ぼすように、エッチングのためのマスキングが必要である。マスキングは、堆積マスキング材料をパターニングすることによって、またはパターニングされたマスキング材料をウェハ上に堆積させることによって実行され得る。
【００４４】
堆積マスキング材料をパターニングするために、例えば、既知のフォトリソグラフィプロセス（光リソグラフィとしても知られている）を使用することができる。フォトリソグラフィは、例えばウェハ上に微細加工された構造の形状を規定するために、ウェハの表面に特定のパターンを生成するために、フォトレジスト材料をマスクとして使用することを含む。
【００４５】
フォトレジストは、所望のパターンの形状の光エネルギーに曝露することによって特定のパターンに加工することができる感光性材料である。フォトレジストのパターニングは、フォトレジスト材料を紫外線（ＵＶ）光に曝露することによって行うことができる。フォトレジストがパターニングされると、ウェハは特定の領域でのみフォトレジストによって被覆され、一方で、ウェハの残りの部分は被覆されない。フォトリソグラフィは、パターンを非常に迅速にウェハ表面に転写することができるため、有用である。直接書き込み方法も使用することができるが、フォトリソグラフィよりも遅い。
【００４６】
マスク除去またはマスク剥離が、使用されるマスキング材料に適した任意の方法で実施される。フォトレジストの場合、フォトレジスト材料を、基板ウェハにもはや付着しないように化学的に変化させる液体「レジスト剥離剤」を使用することができる。代替的に、マスク材料を酸化する酸素を含むプラズマによってフォトレジストマスクを除去してもよい。このプロセスはプラズマアッシングと呼ばれ、ドライエッチングに似ている。
【００４７】
図１ａ〜図１ｈは、デバイスウェハ（１００）の第１の面上で実行される第１の典型的な製造プロセスのステップを示す。
【００４８】
「側方」という用語は、ｘ−ｙ平面における、すなわち平面デバイスウェハ（１００）によって形成される水平面内における構造の投影を指す。垂直という用語は、ｘ−ｙ平面およびデバイスウェハ（１００）によって形成される平面に垂直なｚ軸方向を指す。
【００４９】
最終的なＭＥＭＳ製品では、ここでは上を向いているデバイスウェハ（１００）の第１の面が、ハンドルウェハから形成されたデバイス層の下の剛性基板層に面するデバイス層の底面を形成する。
【００５０】
図１ａには、第１のマスク（１１０）がパターニングされている保護酸化物層で覆われたデバイスウェハ（１００）の断面図が示されている。したがって、保護酸化物層は、第１のマスキングのためのフォトレジスト材料として使用される。典型的なシリコンウェハプロセスでは、この酸化物層は酸化シリコン（ＳｉＯ２）層である。デバイスウェハ（１００）は、ＭＥＭＳデバイスの機能デバイス層になる均質なウェハ材料から成る。第１のマスク（１１０）をパターニングする前に、デバイスウェハ（１００）および保護酸化物層またはデバイスウェハ（１００）上の他の適用可能なマスキング材料層の表面は平坦であり、第１のマスキング層上のパターンを生成するために、高精度のフォトリソグラフィが利用されることを可能にする。
【００５１】
第１のマスク（１１０）は、第１のマスク層上にパターニングされている。パターニングされた第１のマスク（１１０）の線幅（ｗ１）が、材料層内でエッチングされる構造間の側方距離を規定する。第１のマスク（１１０）はまた、より大きな構造の輪郭を規定する。この断面において、マスク層が除去され、その後のエッチングのためにデバイスウェハが露出されている酸化物層の領域としての第１のマスク（１１０）のパターンを見ることができる。高精度の第１マスク（１１０）を形成するために高精度のフォトリソグラフィを用いることにより、２μｍの典型的な線幅（ｗ１’）を有するパターンを形成することができる。設計に基づいて、パターンの線幅（ｗ１’）は、１μｍから８μｍまでの間で変化し得る。設計に幅の異なる線が含まれることがあることが理解されるべきである。
【００５２】
単一の高精度の第１のマスク（１１０）を使用することによって、垂直コームのようなデバイス層のすべての重要な構造の間の側方距離を高正確度に規定することができる。
【００５３】
図１ｂは、図１ａに示す第１のマスク（１１０）を用いて第１のトレンチ（２００）をエッチングした後の結果を示す。これらの第１のトレンチ（２００）は、デバイス層内の構造の最終的な側方寸法を規定する。第１のトレンチの幅（ｗ１）は、デバイス層内の異なる高さに形成される任意の構造、または異なる厚さを有する構造の間でもある、すべての重要な構造の間の予め設定された水平方向の間隙に等しい。アンダーカットおよび／またはエッチングプロセスの他の既知の非理想性により、第１のマスク１１０の線幅（ｗ１’）は、第１のトレンチ（２００）によって画定される構造の意図された側方距離（ｗ１）とはわずかに異なり得る。しかしながら、デバイスウェハの領域にわたって変化し得るエッチングプロセスの非理想性を知ることによって、第１のマスク（１１０）を、第１のトレンチの最終幅（ｗ１）が十分に高精度であるように設計することができる。第１のトレンチ（２００）の深さ（ｄ１’）は、少なくとも、デバイス層（ｄ１）の意図された最終厚さに等しくなるべきであるが、デバイス層の意図された最終厚さよりも大きくてもよい。例えば、第１のトレンチの深さ（ｄ１’）は、例えば約３５μｍと５０μｍとの間であってもよいが、デバイス層設計および性能要件に基づいてその他の適切な深さが選択されてもよい。
【００５４】
良好な品質の垂直側壁を形成することができるようにするために、第１のトレンチ（２００）のエッチングのために、深掘り反応性イオンエッチング（ＤＲＩＥ）と呼ばれる方法が使用されることが好ましい。なぜなら、これは、エッチングされた第１トレンチ（２００）のために、使用される高精度の第１マスク（１１０）の良好な精度が維持されるように、トレンチの垂直側壁を生成するのに良好な方法であると知られているためである。ＤＲＩＥは、反応性イオンエッチング（ＲＩＥ）の特別なサブクラスである。これは、ウェハ／基板内に深い貫入、急峻な側面の穴およびトレンチを形成するために通常使用される高度に異方性のエッチングプロセスである。ＲＩＥの「深さ」は当然のことながら用途に依存する。ＭＥＭＳでは、ＤＲＩＥは通常、数マイクロメートルから０．５ｍｍまでのものに使用される。このプロセスでは、ほぼ垂直な側壁で数百マイクロメートルのエッチング深さが達成される。ＤＲＩＥエッチングの代替として、「ボッシュ法」と呼ばれる別の技術がある。ボッシュ法では、２つの異なるガス組成が反応器内で交互に反応される。
【００５５】
このエッチングは平坦なバルクウェハ上で行われ、エッチングステップには他の要因も特別な制限もないため、限界寸法（すなわち、側方距離）の変化の制御および傾き性能についてプロセスを容易に最適化することができ、結果として、マイクロメカニカルデバイスのすべての可動部分の正確に寸法決めされた輪郭がデバイス層上に形成される。
【００５６】
このプロセスでは、陥凹したまたは陥凹していないすべての構造がこの単一のエッチング段階で側方に画定されてもよいが、すべてのデバイス層構造は、例えば、異なるデバイス層をデバイス層の異なる面から陥凹させるために行われる後のステップとは無関係に、高い精度で互いと側方に自己整合されるようになる。
【００５７】
図１ｂにおいて、第１のマスク（１１０）の材料層の厚さは、第１のトレンチのエッチング中にわずかに減少していることが分かる。これは、エッチングプロセスにおける通常の現象であり、第１のマスク層を十分に厚くし、第１のエッチング段階全体を通してマスク材料の層が第１のマスク（１１０）内に残るようにすることによって、この現象がエッチングされたパターンの正確度を低減することはない。
【００５８】
図１ｃは、元の第１のマスキング層が除去される製造プロセスの次のステップを示す。この時点では、エッチングされた第１トレンチ（２００）を有するプレーンデバイスウェハ（１００）のみが存在する。このマスク除去は、前述したような適切なエッチングプロセスによって実施することができる。
【００５９】
図１ｄは、第１のトレンチ（２００）を堆積材料で充填するステップを示す。この例では、ＴＥＯＳ酸化物（テトラエチルオルソシリケート）を充填用の前駆体として使用する。ＴＥＯＳは、二酸化ケイ素ＳｉＯ２に容易に変換する顕著な特性を有する化合物Ｓｉ（ＯＣ２Ｈ５）４である。充填プロセスの結果として、第１のトレンチ（２００）は二酸化ケイ素ＳｉＯ２で充填される。また、二酸化ケイ素の前駆体としてシランが使用されてもよく、単層堆積に有利なＣＶＤによる乾燥非プロトン性条件下で基板に付着させることができる。シランは、一般式ＳｉｎＨ２ｎ＋２を有する飽和ヒドロシリコンである。最も単純なシランは、化学式ＳｉＨ４を有する無機化合物である。シランはまた、トリクロロシラン（ＳｉＨＣｌ３）およびテトラメチルシラン（Ｓｉ（ＣＨ３）４）のような、ケイ素を含有する多くの化合物を参照してもよい。適切な条件下では、ほぼすべてのシランを気相中で基板に付着させることができる。
【００６０】
ＴＥＯＳ酸化物充填プロセスを使用することによって、充填される第１のトレンチ（２００）の利用可能な最大幅（ｗ１）の制限要因がもたらされる。これは、ＴＥＯＳ酸化物充填プロセスが１μｍ〜８μｍの範囲にある間隙を確実に充填することができることが分かっているためである。ＴＥＯＳ充填プロセスのために十分に機能するトレンチ幅（ｗ１）は、２μｍであることが判明しており、これは実践において、ＭＥＭＳデバイスの可動部分間の水平距離によく適した値も提供する。
【００６１】
第１のトレンチ（２００）は、充填ステップによって剛性構造にデバイスウェハ（１００）を戻し、後続する処理ステップのために再び平面状の第１の面を有することを有効にするために、充填されるべきであるが、現在使用されているＴＥＯＳ充填プロセスの特性のために、図１ａおよび１ｂに記載されているように生成された第１のトレンチ（２００）の最大線幅（ｗ１）は、実際には限定される。しかしながら、第１のマスクおよび第１のエッチングによってより大きな領域の輪郭を画定することによって、より大きな領域も高精度に画定され得るため、これは問題ではない。任意のより大きな領域の余分な材料は、後のエッチングステップ中に除去される。技術が進歩するにつれて、より広いまたはより狭いトレンチが許容され得る。
【００６２】
図１ｂに示すように、第１のトレンチ（２００）をエッチングすることによってデバイス層のすべての構造を高精度に画定することを有効にするためには、第１のトレンチ（２００）のエッチング中に大きな構造の輪郭のみがエッチングされ、より大きな領域はそのまま残される。このように、次の処理ステップが、第１のトレンチが充填された後のさらなる処理のために、デバイスウェハ（１００）の剛性基板および本質的に平坦な第１の表面上で実行されてもよい。
【００６３】
第１のトレンチ（２００）の充填中、薄い二酸化ケイ素ＳｉＯ２層（１３０）がデバイスウェハ（１００）の上に形成される。
【００６４】
図１ｅは、第１のトレンチ（２００）の充填中にデバイスウェハ（１００）の第１の面上に構築された薄い酸化シリコン層（１３０）がデバイスウェハ（１００）の第１の面から除去された後のデバイスウェハ（１００）を示す。この除去は、例えば、上述したようなエッチングによって実施することができる。この薄い二酸化ケイ素層のエッチングステップの間に第１のトレンチ（２００）の上部の充填材料のいくらかのわずかな減衰が起こり得るが、デバイスウェハ（１００）は依然として後続の処理のための剛性基板を形成し、充填された第１のトレンチ（２００）によって形成されたパターンが露出しているデバイスウェハ（１００）の第１の面は、依然として本質的に平坦であると考えることができる。
【００６５】
図１ｆは、第１の陥凹マスク（１２０）がデバイスウェハ（１００）の第１の面上にパターニングされる製造プロセスのステップを示す。このパターニングは、上述のような様々な方法で実施することができる。この第１の陥凹マスク（１２０）は、デバイスウェハ（１００）の、その表面がデバイスウェハ（１００）の第１の側においてデバイスウェハ（１００）の第１の表面の下に陥凹しているべきであるデバイス構造に対応する領域を画定する。これらの構造はまた、デバイス層の第１の表面の下に陥凹する。この第１の陥凹マスク（１２０）の位置合わせの精度要件は、第１のトレンチ（２００）の最小線幅（ｗ１）によって規定される。典型的な設計で使用された、例えば典型的な２μｍ内での位置合わせは、現代の方法で十分に達成可能である。第２のマスクは、フォトレジスト層を含むことができる。
【００６６】
図１ｇは、第１の陥凹エッチングステップの後のデバイスウェハ（１００）を示す。ここで、エッチングにさらされたままの、すなわち第１の陥凹マスクレジスト層（１２０）で覆われていないデバイスウェハ領域は、第１の陥凹深さ（ｄ２）までエッチングされており、第１の陥凹トレンチ（２２０）を形成している。このエッチングは、ＤＲＩＥエッチングを用いて行うことができる。この第１の陥凹深さ（ｄ２）は、二酸化ケイ素で充填された第１のトレンチ（２００）の第１の深さ（ｄ１’）よりも小さく、それによって、形成された第１の陥凹トレンチ（２２０）は第１のトレンチ（２００）よりも浅い。例えば、第１の陥凹深さ（ｄ２）は２０μｍであってもよい。第２の深さは、最終デバイス層の第１の面でもあるデバイスウェハ（１００）の第１の面の下のエッチングされたデバイス構造の意図された陥凹に等しい。第１のトレンチ（２００）の充填は、この第１の陥凹エッチングステップの間、実質的にそのままである。図１ｇでは、すべての第１の陥凹トレンチ（２２０）が第１のトレンチ（２００）によって画定された領域の間でエッチングされているが、他の位置では第１の陥凹トレンチ（２２０）をさらにエッチングすることも可能である。しかしながら、このようなさらなる第１の陥凹トレンチ（２２０）の位置合わせは、第２のマスク（１２０）の位置合わせに依存し、従って、第１のトレンチ（２００）によって画定される構造の位置合わせよりも正確度が劣り得る。
【００６７】
図１ｈは、デバイスウェハ（１００）の第１の面上で実行される最後のステップ、すなわち第２のマスク層（１２０）の除去を示しており、したがって、さらなる処理のためにデバイスウェハ（１００）の第１の面においてデバイスウェハ（１００）が露出される。
【００６８】
製造プロセスは、ここで、デバイスウェハ（１００）を裏返すことによって継続され、それによって、デバイスウェハの第２の面が上になる。これを図２ａに示す。デバイスウェハ（１００）の構造は、図１ｈと図２ａとの間では変わっておらず、向きだけが変わっている。
【００６９】
図２ｂおよび図２ｃは、デバイスウェハ（１００）がハンドルウェハ（３００）に取り付けられる、第１の典型的な製造プロセスの次の段階を記載している。この結合は、例えば融着により実施することができる。ハンドルウェハ内に相対的に大きいが浅いキャビティ（３５０）をエッチングすることによってハンドルウェハ（３００）が準備されており、キャビティ（３５０）はデバイスウェハの可動部分が意図したとおりに垂直方向に移動する余地を与える。ハンドルウェハ（３００）はまた、デバイスウェハ（１００）が取り付けられ、デバイスウェハ（１００）のそれぞれの取り付けられた部分を固定位置に懸架する懸架構造（３５５）を有する。ハンドルウェハ（３００）の面上に、例えば融着プロセスを容易にする二酸化ケイ素層（３１０）が存在する。可動要素を有するデバイスウェハ（１００）の領域が、ハンドルウェハ（３００）のキャビティ（３５０）と位置合わせされる。ハンドルウェハ（３００）内の懸架構造（３５５）およびキャビティ（３５０）が意図された機能を果たすことができることを確実にするために、デバイスウェハ（１００）およびハンドルウェハ（３００）の位置合わせの正確度要件は、例えば５μｍとすることができる。
【００７０】
図２ｄは、製造プロセスのオプションの追加段階を示している。このオプションは、ハンドルウェハ（３００）を特定の電位に結合することができる、少なくとも１つの電気プラグまたはビアがデバイス層を通じて形成されるべきである場合に使用され得る。このようなプラグが生成されるべきである場合、デバイスウェハ（１００）が最初に、デバイスウェハの最終目標深さ（ｄ１）よりも大きく（ｄａ）、また第１のトレンチ（２００）の幅（ｄ１’）よりも大きい厚さ（ｄ１＋ｄａ）に研削される。差（ｄａ）は、例えば、約１０μｍであってもよい。
【００７１】
図２ｅは、オプションの追加プラグ生成プロセスの結果を示す。デバイスウェハ（１００）層全体を通じて、またデバイスウェハ（１００）とハンドルウェハ（３００）との間の酸化ケイ素層（３１０）をも通じて延伸するプラグ（１７０）が生成されている。層状シリコン構造内のプラグ（１７０）の生成は当業者に知られており、このようなプラグを生成するステップは特許請求される発明の必要不可欠な部分を形成しないため、詳細な説明は省略する。プラグは、例えば、用途特有の伝導特性を有する金属またはドープされたポリシリコンで作ることができる。
【００７２】
図２ｆは、デバイスウェハの厚さが、第１のトレンチ（２００）の最小深さ（ｄ１’）以下である、マイクロメカニカルデバイス層の意図された最終厚さ（ｄ１）に対応する厚さに低減されるステップを示す。この厚さの低減は、段階２ｃの後の１つの段階において、例えば、プラグの生成のために中間ステップが必要ない場合に実施されてもよい。低減ステップは、研削および研磨などの複数の加工方法を含むことができる。プラグ（１７０）が生成された場合、厚さを低減する２つ以上の段階が必要とされ得る。マイクロメカニカルデバイス設計に少なくとも１つのプラグ（１７０）が含まれている、図２ｄおよび図２ｅに示されている第１の追加の実施形態では、段階２ｄで意図的にそのまま残されたデバイスウェハ（１００）の残りの余分な厚さ（ｄａ）がこの時点で、デバイスウェハ（１００）の厚さがこの時点でデバイス層の最終目標厚さ（ｄ１）に等しくなるように研削および／または研磨される。例えば、デバイスウェハ（１００）の厚さ（ｄ１）はこの時点で４０μｍであってもよいが、マイクロメカニカルデバイスおよびそのデバイス層の設計に基づいて他の任意の厚さが選択されてもよい。
【００７３】
ここで、デバイスウェハ（１００）の第２の面が加工のために露出される。研磨後、充填された第１のトレンチ（２００）は、デバイスウェハ（１００）の第２面に露出され、それによって、側方に自己整合した輪郭がデバイスウェハ（１００）の平坦な第２の面に現れる。ここで、デバイスウェハ（１００）は、第２の面からエッチングするために準備され得る。第１の面上で第１のマスクおよび第２のマスクをパターニングするのと同様に、平坦な第２の面は、第２の面上でのマスクのかなり精密なパターニングを可能にする。しかしながら、デバイス構造の側方寸法のすべての重要な位置合わせが、充填された第１のトレンチ（２００）によって既に規定されているため、マスクパターニングの位置合わせはそれほど正確である必要はない。充填された第１のトレンチ（２００）の幅（ｗ１）が、デバイスウェハ（１００）の第２の面上での後続のマスクパターニングステップの位置合わせの正確度の要件を設定する。デバイスウェハ（１００）の第２の面について以下で説明するが、これは、デバイスウェハ（１００）の元々の第２の面ではなく、研削および研磨ステップ２ｆまたは一連の研削および研磨ステップ２ｄ〜２ｆによって生成された（第１の面とは反対の）第２の側のウェハの面であることが留意されるべきである。
【００７４】
ステップ２ｇにおいて、新たな二酸化ケイ素ＳｉＯ２層（２１０）がデバイスウェハ（１００）の第２の面上に生成される。１つの可能な堆積方法は熱酸化であり、この場合、充填された第１のトレンチ（２００）領域のみを開いたままにして、熱ＳｉＯ２マスク層が、露出したシリコン領域上に形成され、したがって、後続のリソグラフィ位置合わせ手順のための表面コントラストが示される。デバイスウェハ（１００）の第２の面上のこの二酸化ケイ素層（２１０）は、フォトレジストパターニングを用いて第２の陥凹マスク（２１０ａ）を形成するようにパターニングされる。
【００７５】
現在の例では、二重層マスクが生成される。この第１の典型的な製造プロセスでは、デバイスウェハ（１００）の第２の面の下で異なる深さまで陥凹するエッチパターンを可能にし、さらにはいくつかの領域にあるデバイスウェハ（１００）をともに除去するために、デバイスウェハ（１００）の第２の面に対して二重マスクエッチングプロセスが使用される。二重マスクエッチングプロセスとは、本明細書では、デバイスウェハ（１００）の同じ面から異なる量だけ陥凹している構造を生成するために、２つの異なる段階においてエッチングを行うために使用されるデバイスウェハ（１００）の同じ面において少なくとも２つの異なるマスキング層が次々に使用されるプロセスを指す。二重マスクエッチングプロセスは、少なくとも１つの中間エッチングステップ（現在の例では、図２ｋ〜図２ｌに示された段階の間のエッチング）および最終陥凹エッチングステップ（現在の例では、図２ｍ〜図２ｎに示される段階の間のエッチング）を含み、中間エッチングステップ（複数可）は、最終陥凹エッチングステップ中にエッチングされる領域のサブセットに対して使用される。中間マスク層は、最終陥凹エッチングステップにおいてエッチングされるいくつかの領域を覆うが、「下層」のマスク、すなわち、それぞれの中間マスクと同じデバイスウェハの面上でデバイスウェハ（１００）の近くに位置するマスクによって露出された領域のサブセットはそのままにする。この典型的なプロセスでは、１つの中間エッチングステップが二重マスクエッチングプロセスにおいて使用され、したがってこのようにこの方法に名前が付けられているが、範囲を逸脱することなく、さらにより多くの中間マスクレイヤおよび中間エッチングステップによって同じ原理が利用されてもよい。２つ以上の中間エッチングステップが使用される場合、少なくとも１つの中間マスクが、既にいくつかの陥凹領域を有する非平面表面上にパターニングされている可能性があり、したがって追加の中間マスクの不正確さが幾分増加する可能性がある。
【００７６】
次に、２つの異なる陥凹深さ、すなわち、デバイスウェハ（１００）の第２の面の表面より下の第２の陥凹深さ（ｄ３）および第４の陥凹深さ（ｄ５）が使用される二重マスクエッチングプロセスについて説明する。現在の例では、第４の陥凹深さ（ｄ５）は、ステップ２ｆのようにデバイスウェハ（１００）の厚さを低減した後のデバイスウェハ（１００）の全厚さに等しく、それによって、デバイスウェハ（１００）の厚さは、デバイス層の目標厚さ（ｄ１）に等しい。これは、第４の陥凹深さ（ｄ５）までエッチングされた位置において、デバイスウェハ材料が完全に除去されることを意味する。第２の陥凹深さ（ｄ３）によって規定される陥凹は、デバイス層の厚さ（ｄ１）よりも小さい。例えば、第２の陥凹深さ（ｄ３）は１５μｍであってもよく、第４の陥凹深さ（ｄ５）は５０μｍであってもよい。
【００７７】
別の設計では、デバイスウェハ（１００）の第２の面からの異なるエッチング深さのためのそのような２重層マスクを生成する必要はなく、デバイスウェハ（１００）の第２の面の必要とされる陥凹領域を生成するには単一のエッチングステップで十分であるということがあり得る。そのような場合、第２の面は、以下に説明する任意の中間ステップを省略して、ステップ２ｇ、２ｈ、２ｉ、２ｊおよび２ｎを用いてパターニングされ得る。
【００７８】
図２ｈでは、第２のフォトレジストマスク（２４０）がデバイスウェハ（１００）の第２の面上にパターニングされる。この第２のフォトレジストマスク（２４０）は、フォトリソグラフィによって生成およびパターニングされる第１のフォトレジスト層から作られてもよい。第２のフォトレジストマスク（２４０）は、デバイスウェハ（１００）の第２の側のその表面がデバイス層の第２の表面の下に陥凹しているべきである（すなわち、陥凹深さｄ３およびｄ５）デバイス構造に対応するデバイスウェハのすべての領域を最初に画定するが、これらのいずれかをエッチングするために直接使用されるわけではない。代わりに、第２のフォトレジストマスク（２４０）は、後にパターン（複数可）をエッチングするために使用される二酸化ケイ素層（３１０）上に第１の陥凹マスクを生成するために使用される。この段階では、デバイスウェハ（１００）の第２の面上の二酸化ケイ素層（２１０）はそのままであり、第４のマスク（２４０）パターンの開口領域内で露出している。
【００７９】
この第２のフォトレジストマスク（２４０）の位置合わせの精度は、第１のトレンチ（２００）の最小線幅（ｗ１）によって規定される。典型的な設計で使用された、例えば典型的な２μｍ内での位置合わせは、現代の方法で十分に達成可能である。
【００８０】
図２ｉに示された段階では、二酸化ケイ素層（２１０）は部分的に除去され、換言すれば、例えば、第２のフォトレジストマスク層（２４０）が二酸化ケイ素層（２１０）をエッチングに晒す孔を有する領域において、二酸化ケイ素層（２１０）がエッチングに曝される領域から部分的に除去される。露出した二酸化ケイ素層（２１０）のこれらの領域は、例えばドライエッチングによって除去することができる。二酸化ケイ素層（２１０）はこの時点で、異なる陥凹深さ（ｄ３、ｄ５）を有し得る陥凹トレンチをエッチングするのに後に使用される、意図された第２の陥凹マスク（２１０ａ）を形成する。ここで、デバイスウェハ（１００）の第２の面の下に陥凹することになる領域にあるデバイスウェハシリコンが見え、さらなる処理を受ける。
【００８１】
図２ｊに記載されたステップでは、第２の陥凹マスク（２１０ａ）をパターニングするために使用される第２のフォトレジストマスク（２４０）が剥離され、デバイスウェハシリコンの第２の陥凹マスクパターン（２１０ａ）が残される。この剥離は、前述したような、および／または当業者に知られているような、使用済みマスク材料を除去するのに適した任意の方法を使用して実施することができる。
【００８２】
図２ｋでは、フォトレジスト材料の第２の中間マスク（２５０）が、デバイスウェハ（１００）の第２の面上の第２の陥凹マスク（２１０ａ）の上にパターニングされている。この第２の中間マスク（２５０）は、デバイスウェハ（１００）の材料がデバイスウェハ（１００）の第２の面の下で第４の陥凹深さ（ｄ５）までエッチングされる領域を画定する。第２の中間マスク（２５０）によるエッチングに曝される領域は、第２の陥凹マスク（２１０ａ）によって露出される領域のサブセットであることが留意され得る。この例では、この第４の陥凹深さ（ｄ５）は、デバイス層（ｄ１）の厚さに等しく、それによって、これらの領域においてデバイス層の厚さ（ｄ１）に等しくなるようにデバイスウェハ（１００）の厚さを低減した後の任意の残りのデバイスウェハ材料が、エッチングによって完全に除去される。典型的には、これらはいくつかのより大きな領域であってもよい。除去される領域の輪郭は、第１のトレンチ（２００）によって画定され、それによって、これらの領域の位置もまた、デバイス層の残りのすべての構造と非常に精密に位置合わせされる。第２の中間マスク（２５０）の位置合わせ正確度は、第１のトレンチ（２００）の最小線幅（ｗ１）によって規定されるその他のマスクと同様である。典型的な設計で使用された、例えば典型的な２μｍ内での位置合わせは、現代の方法で十分に達成可能である。
【００８３】
図２ｌでは、中間エッチングステップが実行され、デバイスウェハの材料が第１の中間深さ（ｄｉ）までエッチングされ、これは後に、第４の陥凹深さ（ｄ５）のような、より大きい深さまでさらにエッチングされる。この典型的な実施形態では、最初に中間深さ（ｄｉ）までエッチングされるこれらの領域内の材料は、後続のエッチング段階でエッチングによって完全に除去される。換言すれば、第４の陥凹深さ（ｄ５）は、デバイス層の深さ（ｄ１）に等しい。これらの領域は、デバイスウェハの現在の厚さ（ｄ１）よりも小さい規定の中間深さ（ｄｉ）まで最初にエッチングされる。最終デバイス層厚さが５０μｍである典型的な設計では、この中間深さ（ｄｉ）は４０μｍに等しくてもよい。使用される中間深さ（ｄｉ）は、マスキングプロセスの正確度のために最適化されてもよい。マスク層もまたエッチングプロセスの影響を受けるため、中間エッチングステップが深くなればなるほど、第２の中間マスク（２５０）はより厚くなければならない。マスクをより厚くすることができるが、マスクの正確度は、マスクフォトレジスト材料層の厚さと共に減少する。したがって、マスク層の厚さは、位置合わせの正確度に対する要件と、使用されるマスクによるエッチングの許容される深さとの間でバランスをとるように調整される。
【００８４】
図２ｍは、第２の中間マスク（２５０）が除去され、図２ｊに関連して説明したステップで生成された、パターニングされた第２の陥凹マスク（２１０ａ）を露出させた後の段階を示す。第２の中間マスク（２５０）の除去は、上述のように、当業者に知られている任意の方法によって実施することができる。
【００８５】
図２ｎは、少なくとも第２の陥凹トレンチを生成する第２の陥凹エッチングステップを示す。このステップでは、酸化ケイ素層（２１０）によって形成される第２の陥凹マスク（２１０ａ）が、エッチングのパターンとして使用される。このエッチング段階は、ＤＲＩＥエッチングなどのドライエッチング法を用いて行うことが好ましい。このステップでは、その表面が、第２の陥凹トレンチと呼ばれる、デバイスウェハの第２の側において、デバイスウェハ（１００）の第２の面の下に第２の陥凹深さ（ｄ３）まで陥凹したデバイス構造に対応するデバイスウェハ（１００）の領域。第２の陥凹トレンチをエッチングすると同時に、デバイスウェハ材料が、デバイスウェハ（１００）の第２の面の下で第４の規定された陥凹深さ（ｄ５）まで陥凹されるべき第４の陥凹トレンチの領域が、最終的にそれらの最終的な深さまでエッチングされる。これは、第２の陥凹マスク（２１０ａ）が、中間エッチングステップの間に規定の中間深さ（ｄｉ）までエッチングされる、第２の陥凹トレンチのための領域と、既に生成された第４の陥凹トレンチの両方を露出させるからである。現在の例では、これは、これらの領域がデバイスウェハ（１００）を通してエッチングされ、それによって、デバイスウェハ（１００）材料が除去されることを意味する。
【００８６】
デバイスウェハの第２の面の下で第２の陥凹深さ（ｄ３）によって陥凹してもよい構造部分の例は、例えばコーム（２６０）またはコームのフィンガおよびばね（２７０）である。ばね、例えば、ばね２７０は、デバイスウェハ（１００）の第１の面と第２の面の両方の下に陥凹していてもよく、それによって、最終的なデバイス層の第１の表面と第２の表面の両方の下に陥凹する。このような２つの側部の凹んだばねは低いばね定数を有することができ、換言すれば、相対的に緩いばねとして特徴付けることができる。また、可動質量も、この第３のエッチングステップ中に様々な目的のために第２の陥凹深さ（ｄ３）を有する凹溝（２５５）でパターニングすることができる。例えば、可動質量をより軽くするために可動質量に溝（２５５）を生成することができ、または溝（２５５）を使用して、製造プロセスの特性が理想的でないことによる構造的不正確さによって生じる可動質量の非理想的な動きを補償することができる。
【００８７】
図２ｎに記載された第２の陥凹エッチングステップの後、第２の陥凹マスク（２１０ａ）を形成する二酸化ケイ素層は、第１のトレンチ（２００）から二酸化ケイ素堆積材料を除去するのとともに、および、ハンドルウェハ（３００）のキャビティ（３５０）の面上の二酸化ケイ素コーティングのような、マイクロメカニカルデバイス構造の任意のさらなる覆われていない表面から二酸化ケイ素コーティングを除去するのとともに、ステップ２ｏにおいて除去することができる。フッ化水素（ＨＦ）酸蒸気またはウェットＨＦプロセスのような蒸気またはウェットエッチング技法を使用することにより、デバイスウェハの下からでも酸化物を除去することができる。この段階の結果を図２ｏに示す。陥凹していてもいなくても、マイクロメカニカルデバイスのすべての可動部分は、この時点で、意図したように動くことが可能であり、もともとは単一の均質デバイスウェハ（１００）であった均質なウェハ材料から作られており、可動部分のすべての垂直エッジは第１のトレンチ（２００）のエッチングによって規定されているが、異なる可動要素の垂直面の表面構造は、これらの表面は同じエッチングステップにおいて生成されているため、同様であり、この類似性は、コーム電極のような可動電極の間の電界において生じる電気的効果の均質性および直線性をさらに高める。
【００８８】
図２ｐは、デバイスウェハ（１００）の可動要素を外界からシールするために、保護キャップウェハ（４００）がデバイスウェハ（１００）の上に配置される、第１の典型的なマイクロメカニカルデバイス製造プロセスの最終ステップを示す。キャップウェハ（４００）構造は、可動要素に移動するのに必要な空間を提供するための空洞（４０１）を含むことができる。さらに、キャップウェハ（４００）は、例えば金属電極であってもよいキャップ電極（４０２）を備えていてもよい。キャップ電極（４０２）は、例えば、マイクロメカニカル要素の駆動および検出目的に使用されてもよい。キャップウェハ（４００）をデバイスウェハ（１００）に取り付けるために、ガラスのようなシール材料（４０５）を使用することができる。
【００８９】
第２の典型的な実施形態では、図１ａ〜図１ｈおよび図２ａ〜図２ｐに関連して説明した第１の典型的な製造プロセスと同じ原理を利用するが、このプロセスは、マルチレベルのコーム構造を有するマイクロメカニカルデバイスを製造するためにさらに発展される。ここで、デバイスプロセスの両面に二重マスクエッチングプロセスが使用され、それによって、異なる陥凹深さがデバイス層の両面に画定され得る。第２の実施形態において行われる製造ステップの大部分は、第１の実施形態と同様である。したがって、第２の典型的な製造プロセスの部分は、単純に第１の典型的な製造プロセスに関連して説明したプロセスを参照することによって説明する。
【００９０】
第２の典型的な製造プロセスは、図１ａに示したような第１のマスク（１１０）を用いて、構造間の側方距離と、より大きな構造の輪郭とを規定することによって開始する。
【００９１】
図３ａは、図１ｂに示される製造プロセス段階に対応する。第１のトレンチ（２００）は、図１ｂに関連して説明したのと同様にパターニングされた第１のマスク（１１０）を用いてエッチングされる。これらの第１のトレンチ（２００）は、デバイス層内の構造の最終的な側方寸法を規定する。デバイスウェハ（１００）は、第１のマスク（１１０）で覆われた固体の均質なシリコンベースのウェハである。第１のトレンチは、デバイス層（ｄ１）の目標厚さ以上の深さ（ｄ１’）を有する。
【００９２】
まだ処理されていないデバイスウェハ（１００）のボリューム内に、マルチレベルコーム構造を含む、第２の典型的な製造プロセスにおける目標構造を示すためにラインが使用されている。これらの領域は、製造プロセス全体の計画されている結果構造の断面に対応するが、これらの構造は、プロセスの実行が完了するまで、実際にはデバイスウェハ（１００）内に存在しないことを理解されたい。第１のトレンチ（２００）によって構造の垂直エッジのみが輪郭を描かれている。後続する製造ステップ中に、複数の第１のステータ（５１０）、第２のステータ（５１１）およびロータ（５１２）が形成される。この図に示されているが、これらの構造は、第１のトレンチ（２００）によって側方寸法が輪郭を描かれているだけであり、元の均質なデバイスウェハ（１００）材料から成り、これらの目標構造は、第２の典型的な製造プロセスの間に段階的に形成される。
【００９３】
第２の典型的な製造プロセスの次のステップは、元の第１のマスキング層が除去され、次いで第１のトレンチ（２００）が図１ｄに従って堆積材料で充填される、図１ｃに提示されるものに対応する。
【００９４】
デバイスウェハ（１００）の第１の面から変化する陥凹を有する構造を生成するために、デバイスウェハ（１００）を逆さまにして、第２の面に対するさらなる製造ステップを実行する前に、デバイスウェハ（１００）の第１の面に対して、図３ｂ〜図３ｉに示すステップで二重マスクエッチングプロセスが実施される。
【００９５】
図３ｂは、第２の典型的な製造プロセスにおける次のステップを示す。この図では、明確にするために、目標構造の図示を図面で除外している。フォトレジスト材料の第１のフォトレジストマスク（３４０）が、デバイスウェハ（１００）の第１の面上に構築された薄いシリコン酸化物層（１３０）の上にパターニングされる。このパターニングは、上述のような様々な方法で実施することができる。この第１のフォトレジストマスク（３４０）は、デバイスウェハ（１００）の、その表面がデバイスウェハ（１００）の第１の側においてデバイスウェハ（１００）の第１の表面の下に任意の深さまで陥凹しているべきであるデバイス構造に対応する領域を画定する。これらの構造はまた、デバイス層の第１の表面の下に陥凹する。第１のフォトレジストマスク（３４０）の位置合わせの精度要件は、第１のトレンチ（２００）の最小線幅（ｗ１）によって規定される。典型的な設計で使用された、典型的な２μｍ内での位置合わせは、現代の方法で十分に達成可能である。しかしながら、第１のフォトレジストマスク（３４０）は、後に第１のフォトレジストマスク（３４０）によって規定されるパターンの実際の陥凹エッチングマスクとして使用される薄いシリコン酸化物層（１３０）をパターニングするために使用される。ここでは第１のフォトレジストマスク（３４０）がデバイスウェハ（１００）の第１の面上およびＴＥＯＳ充填プロセス中に生成される二酸化ケイ素層の上にパターニングされ、したがって、パターニング領域はデバイスウェハ（１００）の第１の面の下に陥凹することを除いて、このステップはステップ２ｈと似ていることが留意され得る。
【００９６】
図３ｃは、第１のトレンチ（２００）の充填中にデバイスウェハ（１００）の第１の面上に構築された薄い二酸化ケイ素層（１３０）が、第１のフォトレジストマスク（３４０）によって露出された領域内でデバイスウェハ（１００）の第１の面上で二酸化ケイ素層から材料を除去することによってパターニングされる、次の段階を示す。この除去は、例えば、上述したようなエッチングによって実施することができる。この段階は、ここでは代わりに図１ｄに対応する段階における堆積層の生成中に構築される酸化ケイ素層（１３０）が、デバイスウェハ（１００）の第１の面から部分的に除去されることを除いて、第１の典型的な製造プロセスにおける段階２ｉに似ていることが留意され得る。
【００９７】
図３ｄでは、第１のフォトレジストマスク（３４０）が除去され、図３ｃに関連して説明したステップで生成されたパターニングされた第１の陥凹マスク（１３０ａ）を露出させている。第１のフォトレジストマスク（３４０）の除去は、上述のように、当業者に知られている任意の方法によって実施することができる。この段階は、第１のフォトレジストマスク（３４０）がデバイスウェハ（１００）の第１の面から除去されることを除いて、段階２ｊに似ていることが留意され得る。他方、第１の陥凹マスク（１３０ａ）という、使用されている用語は、第１の典型的な実施形態の第１の陥凹マスク（１２０）にこのマスク層を結びつける。これは、これらのマスクが両方とも、単一のエッチング段階によってデバイスウェハ（１００）の第１の面に陥凹される領域を画定するために使用されるためである。したがって、これらの第１の陥凹マスク（１２０、１３０ａ）の目的は共通であるが、それらは異なる材料から構成されてもよい。
【００９８】
図３ｅは、第２の典型的な製造プロセスにおける次のステップを示す。この例ではフォトレジスト材料を含む第１の中間マスク（３５０）が、デバイスウェハ（１００）の第１の面上で第１の陥凹マスク（１３０ａ）の上にパターニングされる。このパターニングは、上述のような様々な方法で実施することができる。第１の中間マスク（３５０）の材料に対する要件は、第１の陥凹マスク（１３０ａ）に著しく影響を与えない方法で除去可能でなければならないことである。この第１の中間マスク（３５０）は、デバイスウェハ（１００）の、その表面がデバイスウェハ（１００）の第１の側においてデバイスウェハ（１００）の第１の表面の下に相対的に大きく陥凹しているべきであるデバイス構造に対応する、第３の陥凹トレンチと呼ばれ得る領域を画定する。これらの構造はまた、デバイス層の第１の表面の下に陥凹する。例えば、そのような構造は、第１のステータ（５１０）の陥凹領域を含むことができる。第１の中間マスク（３５０）はまた、第２のマスク（１３０ａ）によって露出されたデバイス層（１００）の第１の面の選択された部分も覆う。これらの領域は、デバイス層の第１の表面の下に、相対的に少量で、換言すれば、第１の中間マスク（３５０）によって画定される構造よりも小さく陥凹する領域に対応する。これらの領域は、第１の典型的な実施形態における第１の陥凹トレンチ（２２０）に対応する。例えば、そのような構造は、ロータ（５１２）またはロータの一部を含み得る。第１の中間マスク（３５０）の位置合わせの精度要件は、第１のトレンチ（２００）の最小線幅（ｗ１）によって規定される。典型的な設計で使用された、典型的な２μｍ内での位置合わせは、現代の方法で十分に達成可能である。ここでも、この段階は、第１の中間マスク（３５０）がデバイスウェハ（１００）の第１の面上に配置され、したがってデバイスウェハ（１００）の第１の面上の領域を画定することを除いて、第１の典型的な製造プロセスの段階２ｋに似ていることが見出され得る。
【００９９】
図３ｆは、第１の中間エッチングステップがデバイス層の第１の面上で実行され、デバイスウェハ（１００）の材料が第１の中間深さ（ｄｉ）までエッチングされ、これが後に、第３の陥凹深さ（ｄ４）までさらにエッチングされる、次の段階を示す。この第２の典型的な実施形態では、最初に第１の中間深さ（ｄｉ）までエッチングされているこれらの領域内のデバイスウェハ（１００）材料は、相対的に深い第３の陥凹深さ（ｄ４）までエッチングされるが、第１の実施形態のようにデバイス層全体を貫通はしない。これらの領域は、デバイスウェハの現在の厚さよりも小さく、デバイス層の意図される厚さ（ｄ１）よりも小さい規定の第１の中間深さ（ｄｉ）までエッチングされる。最終デバイス層厚さが３５μｍ程度である典型的な設計では、この中間深さ（ｄｉ）は１５μｍに等しくてもよい。使用される中間深さ（ｄｉ）は、マスキングプロセスの正確度のために最適化されてもよい。マスク層もまたエッチングプロセスの影響を受けるため、中間エッチングステップが深くなればなるほど、第１の中間マスク（３５０）はより厚くなければならない。マスクをより厚くすることができるが、マスクの正確度は、マスクフォトレジスト材料層の厚さと共に減少する。したがって、第１の中間マスク層（３５０）の厚さは、位置合わせの正確度に対する要件と、使用されるマスクによるエッチングの許容される深さとの間でバランスをとるように調整される。この中間エッチングステップがデバイスウェハ（１００）の第１の面上で実行されることを除いて、図３ｆによって示される段階は、段階２ｌにおいて上記で示した段階に似ていることが留意され得る。デバイスウェハ（１００）の異なる面上の中間エッチング段階の深さ（ｄｉ、ｄｉ’）は同じであってもよく、または異なっていてもよい。
【０１００】
図３ｇでは、第１の中間マスク（３５０）が除去され、図３ｄに関連して説明したステップで生成されたパターニングされた第１の陥凹マスク（１３０ａ）を露出させている。第１の中間マスク（３５０）の除去は、上述のように、当業者に知られている任意の方法によって実施することができる。ここでも、この段階は、第１の陥凹マスク（１３０ａ）がデバイスウェハ（１００）の第１の面上にあることを除いて、段階２ｍに似ていることが留意され得る。
【０１０１】
図３ｇは、デバイスウェハ（１００）のボリューム内にマークされた目標構造のマークされた輪郭によって、第１の中間エッチングステップの性質をさらに示す。デバイスウェハ（１００）の第１の面に向かって、第１のステータ（５１０）とロータ（５１２）の両方の上に余分なデバイスウェハ材料が依然として存在することが留意され得る。この余分な材料は、次のエッチング段階、すなわちデバイスウェハ（１００）のこの面上での最終的な陥凹エッチング中にエッチング除去される。
【０１０２】
図３ｈは、少なくともいくつかの第１の陥凹トレンチを作成し、第１の中間深さ（ｄｉ）まで先行して陥凹されている第３の陥凹トレンチの陥凹深さも増加させる第１の陥凹エッチングステップを示し、それによって、それらの深さは意図されている第３の陥凹深さ（ｄ４）に対応しない。ここでも、目標最終構造がデバイスウェハ（１００）のボリューム内に示されているが、デバイスウェハ（１００）の第２の面に向いている構造の面はまだ処理されていない。このステップでは、堆積されている酸化シリコン層（１３０）から形成される第１の陥凹マスク（１３０ａ）が、エッチングのパターンとして使用される。第２の陥凹エッチング段階は、ＤＲＩＥエッチングなどのドライエッチング法を用いて行うことが好ましい。このステップでは、その表面が、デバイスウェハの第１の側において、デバイスウェハ（１００）の第１の面の下に第１の陥凹深さ（ｄ２’）まで陥凹したデバイス構造に対応するデバイスウェハ（１００）の領域、すなわち、第１の陥凹トレンチ。これらは第１の陥凹マスクによって生成され、エッチングステップはデバイスウェハ（１００）の元の第１の面から開始するため、これらは本明細書において、段階１ｇにおいて生成される第１の陥凹トレンチ（２２０）と同様に、第１の陥凹トレンチとしての第１の陥凹トレンチと呼ばれ得る。この典型的な設計では、これらの領域はロータ（５１２）に対応することができ、その第１の面は、例えばデバイスウェハ（１００）の第１の面の５μｍ下で少なくとも部分的に陥凹してもよい。少なくとも部分的に陥凹しているとは、本明細書においては、ある構造が陥凹した領域を有し、一方で、同じ構造が陥凹していないか、または異なる深さに陥凹している領域を有し得ることを意味する。第１の陥凹トレンチをエッチングすると同時に、デバイスウェハ材料が、デバイスウェハ（１００）の第１の面の下で第３の陥凹深さ（ｄ４）まで陥凹されるべき領域が、それらの最終的な深さまでエッチングされる。この例では、これらの領域は第１のステータ（５１０）に対応し、その第１の面はデバイスウェハ（１００）の第１の面の下で第３の凹部深さ（ｄ４）まで、例えば、２０μｍの合計深さまで、少なくとも部分的に陥凹し得る。第３の陥凹深さ（ｄ４）は、第１の中間エッチングの深さ（ｄｉ）と第１の陥凹エッチングの深さ（ｄ２’）との和に対応する。ステップ３ｈは、このステップがデバイスウェハ（１００）の第１の面上で実行されることを除いて、第１の典型的な製造プロセスにおけるステップ２ｎに似ていることが留意され得る。さらに、第３の所定の陥凹深さ（ｄ４）は、デバイスウェハ（１００）の層が第３の陥凹深さ（ｄ４）まで陥凹する領域に保持されるように、デバイス層の意図された厚さよりも小さい。
【０１０３】
図３ｉは、デバイスウェハ（１００）の第１の面上で実行される最後のステップ、すなわち第１の陥凹マスク層（１３０ａ）の除去を示しており、したがって、さらなる処理のためにデバイスウェハ（１００）の第１の面においてデバイスウェハ（１００）が露出される。ここで、デバイスウェハ（１００）の第１の面から見たときに３種類の構造、すなわち、第１の面の下に陥凹していない構造（５１１）と、デバイスウェハ（１００）の第１の面の下で第１の陥凹深さ（ｄ２’）まで少なくとも部分的に陥凹した構造（５１２）と、第１の面の下で第３の陥凹深さ（ｄ４）まで少なくとも部分的に陥凹した構造（５１０）とが画定されているのが見える。ここで、第３の陥凹深さ（ｄ４）は第１の陥凹深さ（ｄ２’）よりも大きい。
【０１０４】
製造プロセスは、ここで、デバイスウェハ（１００）を裏返すことによって継続され、それによって、デバイスウェハ（１００）の第２の面が上になり、処理のために露出される。これは図２ａに対応する。デバイスウェハ（１００）の構造は、図３ｉに示された状況から変化しておらず、デバイスウェハ（１００）の向きだけが変化していることが理解されるべきである。
【０１０５】
第２の典型的製造プロセスの次の段階は、図２ａ〜図２ｍに記載された段階に対応する。任意の数のビアまたはプラグが、第１の典型的な製造プロセスと同様に随意により生成されてもよい。これらの段階の結果として、デバイスウェハ（１００）はハンドルウェハ（３００）に接合され、研削および研磨の後、デバイスウェハ（１００）の第２の面はデバイスウェハ材料を露出させる平面、および、充填された第１のトレンチ（２００）によって形成されるパターンを形成する。第２の典型的な製造プロセスにおける最終デバイス層厚さは、第１の典型的な製造プロセスの場合と同様に選択することができる。例えば、３０μｍの最終デバイス層厚さを選択することができる。
【０１０６】
図４ｂは、図２ｌに対応する第２の典型的な製造プロセスの段階を示す。デバイスウェハ（１００）は、ここで、ハンドルウェハ（３００）に取り付けられており、最終デバイス層厚さ（ｄ１）まで研削および研磨されている。図４ｂに示す段階では、第２の中間エッチングステップが、ここではデバイスウェハ（１００）の第２の面上で実行されており、デバイスウェハの材料が第２の中間深さ（ｄｉ’）までエッチングされ、これが後に、第４の陥凹深さ（ｄ４’）までさらにエッチングされる領域。本明細書においては、これらの領域を第４の陥凹トレンチと呼ぶ場合がある。二重マスクエッチングを利用するこの第２の典型的な実施形態では、最初に第２の中間深さ（ｄｉ’）までエッチングされた第４の陥凹トレンチに対応するこれらの領域内のデバイスウェハ（１００）材料は、相対的に深い陥凹深さまでエッチングされる。第４の陥凹トレンチは、デバイスウェハの現在の厚さよりも小さく、デバイス層の意図される厚さよりも小さい第２の中間深さ（ｄｉ’）まで最初にエッチングされる。最終デバイス層厚さが３５μｍ程度である典型的な設計では、この第２の中間深さ（ｄｉ’）は１５μｍに等しくてもよい。第２の中間深さ（ｄｉ’）は、第１の中間深さ（ｄｉ）に等しくてもよいが、デバイスウェハ（１００）の対向する面上の２つの中間深さはまた、互いに異なっていてもよい。使用される第２の中間深さ（ｄｉ）は、マスキングプロセスの正確度のために最適化されてもよい。マスク層もまたエッチングプロセスの影響を受けるため、中間エッチングステップが深くなればなるほど、フォトレジスト材料のそれぞれの中間マスク（３５０、２５０）はより厚くなければならない。マスクをより厚くすることができるが、マスクの正確度は、マスクフォトレジスト材料層の厚さと共に減少する。したがって、マスク層の厚さは、位置合わせの正確度に対する要件と、使用されるマスクによるエッチングの許容される深さとの間でバランスをとるように調整される。図３ｆによって示す段階は、第１の中間深さ（ｄｉ）とは別に規定される第２の中間深さ（ｄｉ’）を除いて、位相２ｌにおいて上記で示した段階に似ていることが留意され得、それらの２つの中間深さは意図される最終的な構造に応じて等しくてもよく、または異なってもよい。ここでも、例示を目的として、最終的な構造の輪郭を示すためにデバイスウェハ（１００）のボリューム内に線が引かれている。これらは、デバイスウェハの第１の面における構造において既に容易に規定されている。しかしながら、デバイスウェハの第２の面の側でデバイスウェハ（１００）の第２の面の下に陥凹されるべき構造の上には、依然として余分なデバイスウェハ（１００）材料が存在する。
【０１０７】
図４ｃは、第２の陥凹深さ（ｄ３’）を有する少なくとも第２の陥凹トレンチを生成する第２の陥凹エッチングステップを示す。このステップでは、酸化ケイ素層（２１０）によって形成される第２の陥凹マスク（２１０ａ）が、エッチングのパターンとして使用される。このエッチング段階は、ＤＲＩＥエッチングなどのドライエッチング法を用いて行うことが好ましい。このステップでは、その表面が、デバイスウェハの第２の側において、デバイスウェハ（１００）の第２の面の下に第２の陥凹深さ（ｄ３’）まで陥凹したデバイス構造に対応するデバイスウェハ（１００）の領域、すなわち第２の陥凹トレンチ。例えば、ロータ（５１２）は、第２の凹部深さ（ｄ３’）まで少なくとも部分的に陥凹される。第２の陥凹トレンチをエッチングすると同時に、デバイスウェハ材料が、デバイスウェハ（１００）の第２の面の下で第４の陥凹深さ（ｄ５’）まで陥凹されるべき領域、すなわち、第４の陥凹トレンチが、最終的にそれらの最終的な深さまでエッチングされる。この第２の典型的な製造プロセスでは、第４の陥凹深さ（ｄ５’）がデバイス層の意図された最終厚さよりも小さく、それによって、第４の陥凹深さ（ｄ５’）まで少なくとも部分的に陥凹した第２のステータ（５１１）が形成される。図２ｎの第２の陥凹深さ（ｄ３）に対応する第２の陥凹深さ（ｄ３’）、および、図２ｎの第４の陥凹深さ（ｄ５）に対応する第４の陥凹深さ（ｄ５’）によって規定されるような選択された陥凹量が、図２ｎの例で使用されている値とは異なるように定義され得ることを除いて、図４ｃは図２ｎに対応することが留意され得る。特に、図４ｃの第４の規定の陥凹深さ（ｄ５’）は、デバイス層の厚さと等しくない。
【０１０８】
図４ｄは、第２の典型的な製造プロセスによるデバイスウェハ処理の結果を示す。ここで、すべての保護および／またはマスキング酸化物層はエッチング除去されており、最終的なデバイス層は、デバイス層のいずれかの面から変化する量だけ陥凹していてもよい構造を含む。しかしながら、すべての可動構造は、同じ均質なデバイスウェハ（１００）材料から形成され、それらの側面構造も均一であり、第１のトレンチ（２００）のエッチング中に共通の製造ステップで生成される。このマルチレベルコーム構造における構造の側方位置合わせは、第１のマスク（１１０）および第１のトレンチ（２００）によって完全に規定されるため、非常に精密である。ここで、デバイスウェハを、外部環境からデバイスウェハを保護するために、保護キャップウェハの下に配置することができる。さらに、当業者に知られているように、駆動および検出のために必要な任意の電極を追加することができる。
【０１０９】
図５および図６は、問題を説明し、図７および図８は、図１ａ〜図１ｈおよび図２ａ〜図２ｐに記載されたプロセスで生成されるマイクロメカニカルデバイス構造によって有効にされる完全線形ｚ変位測定の利点を説明する。
【０１１０】
記載されたプロセスで生成されたコーム構造は、その相互の側方位置合わせが非常に精密であり、その相互の垂直位置を製造プロセスによって設定することができるコーム電極を有することができる。両方とも同じ均質な材料ウェハから生成され、同様の表面構造を有する、少なくとも１つの固定ステータ電極および可動ロータ電極を含むコーム電極対による利点について説明する。しかし、上記の方法は、両方とも同じ均質な材料ウェハから作られ、同様の表面構造を有する、コームのための２つの可動電極を生成することさえ可能にする。好ましくは、ステータ電極とロータ電極との間に所定量の垂直方向の重なりがある。
【０１１１】
従来のＭＥＭＳコーム製造プロセスでは、デバイスウェハの片側のみがエッチングのために利用可能である。位置合わせは、任意の両面処理にとって問題になっており、したがって回避されている。
【０１１２】
図５ａは、１つの（上）面から陥凹したコーム構造におけるｚ変位測定原理の一例を示す。ステータ（Ｓ）はここで固定構造であり、一方でロータ（Ｒ）は右に示すｚ軸の方向において上下に移動することができる。デバイス層の最終的な厚さ（ｄ１）が、図に示されている。図５ａでは、コームは平衡位置にあり、デバイスウェハの表面によって画定される電極の下縁は垂直に位置合わせされ、一方で、電極の下縁および上縁のうちの少なくとも１つが製造プロセス中にウェハの一方の側からのみ陥凹されている場合、電極の上縁は異なる高さを有してもよい。この場合、ロータ（Ｒ）は（ステータ（Ｓ）よりも）陥凹しており、それによって、ロータ（Ｒ）の垂直高さはステータ（Ｓ）の垂直高さよりも小さい。水平の点線（Ｅ）は、デバイス層の底面に等しい平衡位置にある電極（Ｓ、Ｒ）の下縁の位置を示す。水平な双頭矢印は電極間の水平電界線を示し、湾曲した点線の矢印はそれらの間のフリンジ電界を示す。
【０１１３】
ステータ（Ｓ）とロータ（Ｒ）との間の静電容量は、電極間の面積が変化した場合にのみ著しく変化する。図５ｂにおいて、ロータ（Ｒ）に作用する加速度（＋ｇ）によって引き起こされる上向きの力によってロータ（Ｒ）が上に動くとき、ステータ（Ｓ）とロータ（Ｒ）との間の重なり領域は変化しないことが分かる。したがって、電極間の水平電界は変化しないままである。フリンジ電界の変化によっていくらかのわずかな静電容量の変化のみが検出され得るが、これらはロータ（Ｒ）の動きまたは位置を検出する目的には適していない。図５ｃにおいて、ロータ（Ｒ）は、下向きの力（−ｇ）が作用することにより、初期平衡位置から下に移動する。ここで、２つの電極間の静電容量は直線的に減少し、これは水平電界線の変化として見ることができる。
【０１１４】
図５ａ〜図５ｃに記載された構造は、ロータ（Ｒ）のｚ軸に沿った両方向（上下）における変位を直線的に検出することができないことが分かる。
【０１１５】
図６は、図５ａ〜図５ｃに提示された典型的なセンサコーム構成の応答関数をさらに示す。センサ素子、特にそのロータ（Ｒ）に作用する加速度が、水平軸に、出力電圧が垂直軸に示されている。この出力電圧は、コーム電極（Ｒ、Ｓ）間の静電容量に比例する。センサ素子の応答関数は、破線で示されている。静止状態（平衡状態）で、センサ素子の出力電圧は、例えば、図５ａを参照してマークされたグラフの原点に対応するゼロ電圧を示すように較正されてもよい。この出力電圧値は自由に選択することができ、ゼロからずれてもよいことが理解される。図５ｃのように、負の加速度によってステータ（Ｓ）とロータ（Ｒ）との間の重なり領域が減少すると、出力電圧も直線的に減少し、すなわち負の出力電圧が受信される。しかし、ステータ（Ｓ）とロータ（Ｒ）の領域が完全に重なり合っていると、装置の応答関数が平坦になるという問題があり、図５ｂのような状況では、センサの出力電圧は、たとえロータ（Ｒ）が動いても変化しないままである。同じ原理が駆動目的にも働くことが留意されるべきであり、２つの電極に交流電圧を供給することによって、それらの間の電界によって引き起こされる力を調整して、コームの可動部分（ロータ）の動きを引き起こすことができる。電極（Ｓ、Ｒ）が既に完全に重なり合っているときにそれらの電圧を変化させても、それらの相対的位置に大きな変化は生じない。この応答関数は部分的に線形であると言うことができる。
【０１１６】
図７ａ〜図７ｃは、デバイスウェハの両面から陥凹したコーム電極構造によって有効とされる線形ｚ変位測定の例を示す。この図は、電極の各々がデバイス層のいずれかの面から陥凹している２レベルコーム電極、または３レベルまたはマルチレベルコーム電極の１つの電極対を表すことができる。図７ａの右側にｚ軸の方向が示されている。デバイス層の厚さ（ｄ１）は、図７ａに示されており、上述の製造プロセスで説明した第１のトレンチ（２００）の最小深さに対応する。両方の電極（Ｓ、Ｒ）がデバイス層の異なる表面の下に陥凹した水平面を有していることが留意され得、すなわち、ステータ（Ｓ）がデバイス層の底面の下に陥凹しており、ロータ（Ｒ）がデバイス層の上面の下に陥凹している。水平の点線（Ｅ）は、平衡位置にあるデバイス層の下面の位置を示す。ステータ（Ｓ）がここではこの下面から陥凹しており、ロータ（Ｒ）はデバイス層の上面から陥凹していることが留意され得る。水平な双頭矢印は電極間の水平電界線を示し、湾曲した点線の矢印はそれらの間のフリンジ電界を示す。
【０１１７】
コーム電極の任意の２つのフィンガ間の側方距離は、第１のディープトレンチによって画定されるｗ１である。各ディープトレンチが同じ幅を有する例を示したが、当業者は、第１のトレンチの幅を変えてマイクロメカニカルデバイス設計を行うことができることを理解する。ここで、電極（Ｓ、Ｒ）のいずれかの高さよりも小さい予め設定された量の重なりを構造に組み込むことができ、それによって、平衡位置において（電極のいずれも移動していないとき）、電極は規定量の垂直重なりを有する。ロータ（Ｒ）が図７ｂのようにそれに作用する上向きの力（＋ｇ）のために上に動くと、電極フィンガ間の水平重なり領域は小さくなり、これは水平電界線の減少として見ることもでき、静電容量が減少する。ロータ（Ｒ）が図７ｃのようにそれに作用する下向きの力（−ｇ）のために下に動くと、電極フィンガ間の水平重なり領域は大きくなり、これは水平電界線の増大として見ることもでき、容量が減少する。したがって、両方向の変位は、静電容量の線形で測定可能な変化を引き起こし、ロータの変位を測定するために使用され得る。
【０１１８】
平衡位置における電極の垂直高さおよび垂直重なりの量は、各電極対の線形静電容量変化領域に留まることが許容される変位量に制限を設定する。
【０１１９】
図８は、図７ａ〜図７ｃに示すマルチレベルセンサ素子の応答関数の改善された線形性をさらに示す。センサ素子に作用し、ロータ（Ｒ）の変位を引き起こす加速度が、水平軸に、出力電圧が垂直軸に示されている。この出力電圧は、コーム電極（Ｓ、Ｒ）間の静電容量に比例する。応答関数は、破線で示されている。静止状態（平衡状態）において、センサ素子の出力は、例えば、図７ａを参照してマークされたグラフの原点に対応するゼロ電圧を示すように較正されてもよい。図７ｂのように、正の加速度＋ｇによってステータ（Ｓ）とロータ（Ｒ）との間の重なり領域が減少すると、出力電圧も直線的に減少する。応答関数上の点７ｂは、図７ｂに示す状況から受け取られる出力電圧値を示す。図７ｃのように、負の加速度−ｇによってステータ（Ｓ）とロータ（Ｒ）との間の重なり領域が増大すると、出力電圧も直線的に減少する。センサデバイスの出力は完全に線形であると言える。ステータ（Ｓ）とロータ（Ｒ）素子との間の垂直方向の重なりは、センサ素子の線形応答関数の範囲を規定する。同じ原理がアクチュエータなどの駆動デバイスにも適用されることに留意すべきである。電極に可変電圧を印加することにより、電極間に可変電界が生じ、ロータ部分の偏向が生じる。電界の変化が線形であり、コームが線形動作範囲内にあるとき、ロータ（Ｒ）の位置の変化も完全に線形である。
【０１２０】
図７ａ〜図７ｃに示す２レベルコーム構造は、１つのコーム構造だけで完全に直線的な検出を有効にする。これは重要な利点であり、少なくとも２つの異なるフィンガレベルに電極フィンガを有するマルチレベルコーム構造のみが利用可能であり、これは両方の電極がｚ軸に対して異なるレベルに位置することを意味する。ｚ軸に対するこのような異なるフィンガレベルは、電極の上面、電極の底面、またはさらには電極の垂直方向中間レベルの相互関係のいずれかを指してもよい。したがって、電極フィンガの水平面は、平衡位置において４つの異なるレベルにある。平衡位置にあるとき、電極対の両方のフィンガ（ロータおよびステータ）は、垂直方向において他の電極フィンガと部分的にのみ重なる。同様のタイプの完全差動検出を達成するための代替の解決法は、例えば、図５ａのような、コーム構成の２つの異なる電極の１つの水平面が同じレベルで垂直に位置合わせされる、２つの異なる２レベルコーム構成から受信される信号の合成など、より複雑なコーム構造を必要とする。このためには、図５ａの２レベルコーム構成を互いに隣接して配置する必要があり、２つのコームの電極（ステータおよびロータ）の電位が反対方向になるように交差接続される。しかしながら、このような解決策のための２つのコームの必要性は、図７ａ〜７ｃの２レベルコームの解決策と比較した場合、構造に必要な面積をおよそ２倍にする。
【０１２１】
図７ａ〜図７ｃによる構成における容量変化の直線性は、コーム電極が均質な材料から作られ、電極の表面が同様の構造を有することを確実にすることによってさらに改善され得る。後者は、相互に対向する電極の表面が同じプロセスで生成されることを確実にすることによって達成され得る。
【０１２２】
電極間の両面陥凹コーム構造領域によって有効にされる線形静電容量変化は、両方向に変化し、所与の運動方向に対して増加または減少するように設計することができる。達成される静電容量変化をより理想的に改善することにより、信号線形性が改善され、例えば、オフセット温度ドリフトの低減、バイアス安定性、Ｇ感度およびより高い信号レベルなど、可動要素性能が改善される。より高い信号レベルは、電極におけるより低い浮遊容量および／または固定容量によって有効になる。
【０１２３】
線形検出のさらなる改善は、上記のようなデバイスウェハの両面における二重マスクエッチングプロセスを利用して、第２の典型的な製造方法を用いて生成される多層コーム構造を使用することによって達成される。
【０１２４】
図９は、説明した第２の典型的な製造方法を用いて製造することができる３レベル（多レベル）コーム構造の一例を示す。構造を説明するために、２つの同様の３レベルコーム構造が、それらの間で９０°の角度で回転して提示される。デバイス層の両面から陥凹したロータ（５１２）構造が、ばね（９１６）を備えた懸架構造（９１５）に取り付けられており、それによって、ロータ（５１２）がｚ軸方向、すなわち、デバイス層によって形成される面に垂直な軸において動くことが可能になる。図９の上部は、デバイスウェハの第２の面（ｘ−ｙ平面）の方向から見たデバイス層の上面図を示し、一方で下部はｘ−ｚ平面におけるデバイスの断面を示し、デバイスウェハ（１００）、ハンドルウェハ（３００）およびそれらの間の残りの二酸化ケイ素層（３１０）から形成されたデバイス層を示す。図の上部と下部の向きは、左に示す座標でも示している。
【０１２５】
断面Ａ−Ａ’は、ロータ（５１２）と第１のステータ（５１０）との相対的な垂直方向の位置合わせを示す。第１のステータ（５１０）が、垂直次元においてロータ（５１２）と部分的にのみ重なり合っていることが分かる。したがって、第１のステータ（５１０）およびロータ（５１２）によって形成されるステータ−ロータ対は、図５および６に関連して説明したように、線形ｚ置換検出を有する。断面Ｂ−Ｂ’は、ロータ（５１２）と第２のステータ（５１１）との相対的な垂直方向の位置合わせを示す。第２のステータ（５１１）が、垂直次元においてロータ（５１２）と部分的にのみ重なり合っていることが分かる。したがって、第２のステータ（５１１）およびロータ（５１２）によって形成されるステータ−ロータ対も、図５および図６に関連して説明したように、線形ｚ置換検出を有する。しかし、２つのステータが相互にロータの反対側の面に向かっている間、静電容量の変化は反対方向に生じる。構造は、３つの異なるフィンガレベルを有すると言うことができ、言い換えれば、３つのタイプの電極（ロータ、第１のステータ、第２のステータ）の各々は、異なる水平レベルに位置し、この水平レベルは、ｚ軸の方向に非ゼロ距離によって互いから分離されており、隣接する電極タイプと垂直方向において部分的にのみ重なる。ｚ軸に対するこのような異なるレベル、言い換えればフィンガレベルは、電極の上面、電極の底面、および電極の垂直方向中間レベルのいずれか１つに対して識別され得る。したがって、３レベルコームの電極フィンガの水平面は、平衡位置において少なくとも５つ、さらには６つの異なるレベルに位置することが好ましい。平衡位置にあるとき、電極対の両方のフィンガ（ロータおよびステータ）は、垂直方向においてそれぞれの隣接する電極フィンガと部分的にのみ重なる。
【０１２６】
断面Ｃ−Ｃ’は、ステータ構造（５１０，５１１）がデバイス層のいずれかの面の下に部分的に陥凹し得る様子を示す。代替的に、ステータ構造（５１０，５１１）は全体的に陥凹してもよい。断面Ｄ−Ｄ’は、ロータ構造（５１２）がデバイス層の片面または両面の下に設定量だけ陥凹し得る様子を示す。
【０１２７】
図１０および図１１は、例えば図４ｄに示したような、また後に図１２ａ〜図１２ｆに示すような、３レベルコーム構造の二重線形応答関数線形性を示している。
【０１２８】
最初に図１０ａ〜図１０ｃを参照する。上のステータが第１のステータ（５１０）であり、下のステータが第２のステータ（５１１）であるように、上記と同じ表記を使用する。この図１０ａ〜図１０ｃは、同じ垂直線に沿って異なるレベルに配置されたステータを示しているが、応答関数直線性の同じ原理が、図４ｄおよび図１２ａ〜図１２ｆの典型的な３レベルコーム構造に示されるように、ステータが垂直に重ならない構造にも適用されることは理解されるべきである。例えば、図４ｄの構造は、ロータフィンガ（５１２）の各々の間に単一のステータのみが残り、第１のステータ（５１０）および第２のステータ（５１１）がコーム構造内で、連続するロータフィンガ（５１２）の間で交互に配置されるように、図１０ａ〜図１０ｃに示す垂直方向に位置合わせした各対のステータ（５１０，５１１）から第１のステータおよび第２のステータのうちの１つを除去することによって簡単に示すことができる。ロータ（５１２）は最初は静止しており（平衡位置にある）、両方のステータの出力電圧は原点（Ｂ）にあるように較正されている。平衡位置に点線（Ｅ）をマークしており、これはここでは、構造の中央に垂直に配置されている。構造は、Ｅ線のレベルに関して対称であると考えることができる。図１０ａ〜図１０ｃは、第１のステータの両方を示し、（ｚ軸方向が図１０ａの右側にマークされており、この方向は図１０ａ〜図１０ｃに共通であることに留意されたい。電極間の水平電界は、水平な双頭矢印で示されており、電極（５１０，５１１，５１２）の垂直端部またはその付近のフリンジ電界は、電極間の湾曲した点線の双頭矢印で示されている。
【０１２９】
図１１では、第１のステータ（５１０）の応答関数は破線で示され、第２のステータ（５１１）の応答関数は点線で示されている。ロータ（５１２）が負の加速度（−ｇ）によって作用されると、ロータ（５１２）は負のｚ軸に向かって下に動く。これにより、図１０ｂに示すように、ロータ（５１２）と第１のステータ（５１０）との間の垂直重なり領域が減少し、ロータ（５１２）と第２のステータ（５１１）との間の垂直重なり領域が増加する。したがって、第１のステータ（５１０）から受信される出力信号は直線的に減少し、第２のステータ（５１１）から受信される出力信号は直線的に増加する。それぞれの電極対（５１０，５１２；５１１，５１２）間の電界の変化は、電界の量（強度）の変化として明確に見ることができる。図１０ｂに提示された位置で受信される出力電圧は、図１１において、典型的な点ＡおよびＡ’でそれぞれ示されている。ロータ（５１２）が正の加速度（＋ｇ）の作用を受けると、図１０ｃに示すように、ロータが上に移動する。これにより、ロータ（５１２）と第１のステータ（５１０）との間の垂直重なり領域が増大し、ロータ（５１２）と第２のステータ（５１１）との間の垂直重なり領域が低減する。したがって、第１のステータ（５１０）から受信される出力信号は直線的に増大し、第２のステータ（５１１）から受信される出力信号は直線的に低減する。これは、図１１において、それぞれ典型的な点ＣおよびＣ’でマークされている。出力信号の変化は、出力電圧の変化としてさらに測定され得る各電極対間の相互静電容量の変化によって引き起こされるものとして特徴付けることができる。両方の電極対が検出可能な両方の加速度方向において直線的に変化する出力信号を与えるため、２つの電極対の２つの完全線形応答関数に基づいて差動出力信号が受信される。平衡状態において、第１のステータ（５１０）の静電容量Ｃｓ１は公称値Ｃｓ１＝Ｃｓ１０であり、第２のステータ（５１１）の静電容量は公称値Ｃｓ２＝Ｃｓ２０である。ロータの動きがない場合、容量はＣｓ１０＝Ｃｓ２０で一致する。−ｇがデバイスに印加されると、ロータ（５１２）がｚ軸負方向に向かって下向きに動き、それによって、下側の第２のステータ（５１１）とロータ（５１２）との間の静電容量Ｃｓ２が増加し、上側の第１のステータ（５１０）とロータ（５１２）との間の静電容量Ｃｓ１が減少する。それによって、ΔＣｓ２＝ΔＣｓ１である場合、差分容量はΔＣ＝ΔＣｓ２−ΔＣｓ１＝Ｃｓ２０＋ΔＣｓ２−（Ｃｓ１０−ΔＣｓ１）＝２ΔＣｓ２となる。
【０１３０】
図１２ａ〜図１２ｆは、デバイス層の厚さおよび異なるエッチング段階の深さを調整することによって、図示された製造方法を使用して製造することができるマルチレベルコーム構造のいくつかの典型的な変形形態を示す。
【０１３１】
図１２ａは、第２の典型的な製造方法に従って製造された参照構造に対応する。ロータ（５１２）構造は、デバイス層の両面から一様に陥凹しており、ステータ（５１０，５１１）は、ステータフィンガの領域において陥凹している。
【０１３２】
図１２ｂは、ロータ（５１２）の中央部分（５１２ａ）がロータのフィンガよりも陥凹していない、または、ロータ（５１２）の中央部分（５１２ａ）が、デバイス層の面の下に陥凹していない参照構造の第１の変形形態を示す。他の陥凹深さのいずれとも深さが一致しないこのような追加の陥凹を生成するために、少なくとも１つの付加的な中間マスキングおよびエッチング段階をデバイスウェハ（１００）の各側で行うことができる。これは、ロータ（５１２）内により多くの可動質量が存在するように、ロータ（５１２）の質量をどのようにして増加させることができるかの一例である。例えば、加速度計の場合、より多くのロータ質量は、より多くの垂直方向の変位およびより広い測定範囲を意味する。代替的に、ロータ中心部に加えられる質量をロータ中心部のｘｙ寸法から低減し、ロータ構造に必要なチップ面積を小さくし、したがって、マイクロメカニカルデバイス全体のサイズを低減することを可能にすることができる。
【０１３３】
図１２ｃでは、ステータの典型的な陥凹領域であるステータフィンガ（５１０ａ、５１１ａ）は、図１２ａに示された設計よりもｚ次元において厚く作られており、ｚ軸方向の移動の検出のために、断面Ｃ−Ｃ’に見られるように非常に薄いステータコームよりも、ｚ軸方向における動きをより広い範囲で検出することを可能にする。デバイスウェハの異なる領域の陥凹をいずれかの側からエッチングすることにより、第１のステータフィンガ（５１０ａ）の下面は、垂直方向において第２のステータフィンガ（５１１ａ）の上面と同じ高さに設定されている。ステータフィンガ（５１０ａ、５１１ａ）の陥凹の深さの調整は、製造プロセスにおいて、異なる段階のエッチング深さを調整することによって管理することができ、それによって、この構造変化に対して追加の製造ステップは必要ない。さらに、ロータ（５１２）の中心は、ロータフィンガの陥凹とともにデバイス層の一方の面から陥凹しており、ロータフィンガは、デバイス層の他方の面からロータの中心よりも大きく陥凹している。他の陥凹深さのいずれとも深さが一致しない、いくつかのロータ部分のこのような追加の陥凹を生成するために、少なくとも１つの付加的な中間マスキングおよびエッチング段階を行うことができる。
【０１３４】
図１２ｄでは、ロータフィンガ５１２ｂの上縁が第１のステータフィンガ（５１０ａ）の下縁の下縁と同じ高さになり、ロータフィンガ５１２ｃの下縁が第２のステータフィンガ（５１１ａ）の上縁と同じ高さになるように、ロータフィンガ（５１２ｂ、５１２ｃ）が交互配置された構造が提示されている。ここで、応答関数の一般的な形式は異なり、２つの電極対（５１０ａ、５１２ｂ；５１１ａ、５１２ｃ）の各々が、他の電極対と逆の応答関数を有することを除いて、各コーム電極対は、図６に関連して説明した応答関数を想起させる応答関数を有し、ロータ（５１２）が上に動くと、第１の電極対（５１０ａ、５１２ｂ）の出力が直線的に増加し、一方で第２の電極対（５１１ａ、５１２ｃ）の出力は平坦であり、逆も成り立つ。各電極対（５１０ａ、５１２ｂ；５１１ａ、５１２ｃ）は、個々に、平衡位置から一方向のみの動きを検出することができるが、組み合わせて、線形出力応答関数が達成される。
【０１３５】
図１２ｅは、ロータフィンガの交互配置が図１２ｄに示されているものとは反対の構造の別の変形例を示す。ここで、ロータフィンガ５１２ｂの下縁と第１のステータ（５１０ａ）のフィンガとは同じ高さにあり、ロータフィンガ５１２ｃの上縁と第２のステータ（５１１）のフィンガ（５１１ａ）とは同じ高さにある。ここで、応答の一般的な形式は、図１２ｄに提示されたものとは反対である。２つの電極対の各々が、他の電極対と逆の応答関数を有することを除いて、各コーム電極対（５１０ａ、５１２ｂ；５１１ａ、５１２ｃ）の各々は、図６に関連して説明した応答関数を想起させる応答関数を有し、ロータ（５１２）が上に動くと、第１の電極対（５１０ａ、５１２ｂ）の出力は平坦であり、一方で第２の電極対（５１１ａ、５１２ｃ）の出力は線形的に減少し、逆も成り立つ。各コーム電極対（５１０ａ、５１２ｂ；５１１ａ、５１２ｃ）は、個々に、平衡位置から一方向のみの動きを検出することができるが、組み合わせて、線形出力応答関数が達成される。
【０１３６】
図１２ｆは、ロータ（５１２ａ）の中心部分が少なくとも部分的に陥凹した構造の変形を示す。他の陥凹深さのいずれとも深さが一致しない、いくつかのロータ部分のこのような追加の陥凹を生成するために、少なくとも１つの付加的な中間マスキングおよびエッチング段階を行うことができる。
【０１３７】
これらの例は、主として垂直ロータ運動を駆動または検出することを意図した構造を示しているが、この方法で達成される正確な側方寸法は、垂直寸法、すなわちマイクロメカニカルデバイスのｘｙ平面における動きを駆動および／または検出するのに適した構造を生成することさえ可能にする。このような場合、電極間の静電容量の変化は、電極間の距離の変化に基づく。
【０１３８】
本実施形態による自己整合両面製造プロセスを用いることにより、コーム電極の設計は高度に調整可能である。すなわち、コーム電極の垂直重なりの量は、デバイスウェハの２つの面からのエッチング深さで調整することができ、コーム電極間の相対的な、慎重に設定された側方（水平）距離は、設計の側方寸法を規定する単一の高精度マスクを使用して高精度に調整することができる。製造プロセスは、非常に正確で小さな側方距離を規定することができるが、コーム電極は非常に緊密に設計され、チップ面積を節約することができる。
【０１３９】
両面陥凹コーム構造により、応用設計の自由度が得られる。重要な特徴の１つは、生成される構造の質量バランスを取ることができることであり、すなわち、電極の質量を等しくすることができる。安定化の理由からデッドマス（機能しない質量）を設計に追加する必要はなく、ｘｙ平面内のマイクロメカニカルデバイス面積を減らすことができる。両面陥凹設計は完全に対称にすることができ、これによって設計がさらに縮小され、より小さい構造が可能になる。典型的な製品では、従来の片面陥凹構造から新規の両面陥凹構造に変更することにより、マイクロメカニカルデバイス要素サイズを最大３０％減少させることができる。
【０１４０】
片面エッチングプロセスでは、片面製造プロセスを使用してデバイスウェハの、したがってまたデバイス層の異なる面から陥凹した構造をデバイス内に生成することはいっそう困難である。米国特許第７２１４５５９号明細書に記載されているようないくつかのエッチング方法は、下からの陥凹構造を有効にするが、このプロセスは、デバイスの底面から陥凹される構造のためにウェットエッチング技法を使用することを可能にする追加のトレンチを必要とする。これは、これらの構造が水平にエッチングされるためである。
【０１４１】
技術の進歩とともに、本発明の基本的な着想を様々な方法で実施することができることが、当業者には明らかである。それゆえ、本発明およびその実施形態は上記の例には限定されず、特許請求項の範囲内で様々に変化してもよい。
【図１ａ】
0006558495.tif 000002
【図１ｂ】
0006558495.tif 000003
【図１ｃ】
0006558495.tif 000004
【図１ｄ】
0006558495.tif 000005
【図１ｅ】
0006558495.tif 000006
【図１ｆ】
0006558495.tif 000007
【図１ｇ】
0006558495.tif 000008
【図１ｈ】
0006558495.tif 000009
【図２ａ】
0006558495.tif 000010
【図２ｂ】
0006558495.tif 000011
【図２ｃ】
0006558495.tif 000012
【図２ｄ】
0006558495.tif 000013
【図２ｅ】
0006558495.tif 000014
【図２ｆ】
0006558495.tif 000015
【図２ｇ】
0006558495.tif 000016
【図２ｈ】
0006558495.tif 000017
【図２ｉ】
0006558495.tif 000018
【図２ｊ】
0006558495.tif 000019
【図２ｋ】
0006558495.tif 000020
【図２ｌ】
0006558495.tif 000021
【図２ｍ】
0006558495.tif 000022
【図２ｎ】
0006558495.tif 000023
【図２ｏ】
0006558495.tif 000024
【図２ｐ】
0006558495.tif 000025
【図３ａ】
0006558495.tif 000026
【図３ｂ】
0006558495.tif 000027
【図３ｃ】
0006558495.tif 000028
【図３ｄ】
0006558495.tif 000029
【図３ｅ】
0006558495.tif 000030
【図３ｆ】
0006558495.tif 000031
【図３ｇ】
0006558495.tif 000032
【図３ｈ】
0006558495.tif 000033
【図３ｉ】
0006558495.tif 000034
【図４ａ】
0006558495.tif 000035
【図４ｂ】
0006558495.tif 000036
【図４ｃ】
0006558495.tif 000037
【図４ｄ】
0006558495.tif 000038
【図５ａ】
0006558495.tif 000039
【図５ｂ】
0006558495.tif 000040
【図５ｃ】
0006558495.tif 000041
【図６】
0006558495.tif 000042
【図７ａ】
0006558495.tif 000043
【図７ｂ】
0006558495.tif 000044
【図７ｃ】
0006558495.tif 000045
【図８】
0006558495.tif 000046
【図９】
0006558495.tif 000047
【図１０ａ】
0006558495.tif 000048
【図１０ｂ】
0006558495.tif 000049
【図１０ｃ】
0006558495.tif 000050
【図１１】
0006558495.tif 000051
【図１２ａ】
0006558495.tif 000052
【図１２ｂ】
0006558495.tif 000053
【図１２ｃ】
0006558495.tif 000054
【図１２ｄ】
0006558495.tif 000055
【図１２ｅ】
0006558495.tif 000056
【図１２ｆ】
0006558495.tif 000057