(57)【特許請求の範囲】
【請求項１】
複数の半導体スイッチング素子（ＳＷｐ１〜ＳＷｐ３，ＳＷｎ１〜ＳＷｎ３）をそれぞれ駆動するとともに、互いに絶縁された複数の駆動回路（Ｄｐ１〜Ｄｐ３，Ｄｎ１〜Ｄｎ３）を有する電源回路（ＩＮＶ）に適用され、
前記複数の半導体スイッチング素子にそれぞれ対応する異常を表す異常信号を、前記複数の駆動回路がそれぞれ設けられた１次側の領域から２次側の受信装置（４０）へ、複数の絶縁素子（Ｍｐ１〜Ｍｐ３，Ｍｎ１〜Ｍｎ３）を介して伝達する信号伝達回路において、
前記複数の絶縁素子は、それぞれ対応する出力素子（Ｓ１，Ｓ１Ａ）を２次側に有し、前記出力素子は、前記絶縁素子の１次側に入力されている前記異常信号が異常の発生を表さない場合、所定電圧を出力するとともに、前記絶縁素子の１次側に入力されている前記異常信号が異常の発生を表す場合又は前記絶縁素子が動作を停止した場合、２次側において、対応する前記出力素子による前記所定電圧の出力を停止し、
前記所定電圧は、所定の基準電圧を基準とし、さらに、前記絶縁素子に対し電源電圧として入力した場合、前記絶縁素子が動作可能な高さを有し、
前記複数の絶縁素子は、
他の前記絶縁素子に対応する前記出力素子の出力が電源電圧として入力され、且つ、対応する前記出力素子の出力が前記受信装置に入力される１の第１の絶縁素子（Ｍｐ３）と、
前記絶縁素子が動作可能な高さを有する電圧又は他の絶縁素子に対応する前記出力素子の出力が、電源電圧として入力され、且つ、対応する前記出力素子の出力を他の前記絶縁素子へ電源電圧として入力する１又は複数の第２の絶縁素子（Ｍｐ１，Ｍｐ２，Ｍｎ１〜Ｍｎ３）と、
を含むことを特徴とする信号伝達回路。
【請求項２】
前記第１の絶縁素子に対応する前記出力素子の出力はプルダウンされていることを特徴とする請求項１に記載の信号伝達回路。
【請求項３】
前記受信装置は、前記駆動回路に前記半導体スイッチング素子の駆動を指令する駆動指令信号を出力する制御装置であり、
前記絶縁素子は、対応する前記駆動回路が設けられた領域から前記制御装置へ前記異常信号を伝達する経路と、前記制御装置から対応する前記駆動回路へ駆動指令信号を伝達する経路とを有するものであって、
前記絶縁素子は、その絶縁素子に対応する前記出力素子の出力に応じて、前記制御装置から対応する前記駆動回路への駆動指令信号の伝達を停止することを特徴とする請求項１又は２に記載の信号伝達回路。
【請求項４】
全ての前記出力素子において、前記第１の絶縁素子に対応する出力素子は、前記受信装置との距離が最も近いものであることを特徴とする請求項１乃至３のいずれか１項に記載の信号伝達回路。
【請求項５】
前記絶縁素子は、磁気結合型の絶縁素子であることを特徴とする請求項１乃至４のいずれか１項に記載の信号伝達回路。
【請求項６】
前記半導体スイッチング素子は、インバータ装置（ＩＮＶ）を構成するものであり、直列接続された上アームスイッチング素子（ＳＷｐ１〜ＳＷｐ３）と、下アームスイッチング素子（ＳＷｎ１〜ＳＷｎ３）とのいずれか一方であって、
請求項１乃至５のいずれか１項に記載の前記信号伝達回路が、前記上アームスイッチング素子に対応する第１の信号伝達回路として設けられているとともに、請求項１乃至５のいずれか１項に記載の前記信号伝達回路が、前記下アームスイッチング素子に対応する第２の信号伝達回路として設けられていることを特徴とする信号伝達システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体スイッチング素子をそれぞれ駆動するとともに、互いに絶縁された複数の駆動回路を有する電源システムに適用される信号伝達回路、及び、信号伝達システムに関する。
【背景技術】
【０００２】
車載電動機を駆動するインバータ装置は高圧システムを構成し、インバータ装置を制御する制御装置は、高圧システムと絶縁された低圧システムを構成する。インバータ装置を構成するスイッチング素子の温度情報やスイッチング素子の異常を通知する異常情報を表す信号を、インバータ装置から制御装置に伝達する場合、高圧システムから低圧システムに信号を伝達することになる。高圧システムと低圧システムとは絶縁されているため、インバータ装置から制御装置への信号伝達は、絶縁素子を介して行うことになる。
【０００３】
特許文献１には、絶縁素子としてフォトカプラを用い、さらに、フォトカプラの２次側を直列接続することで、絶縁素子から制御装置（受信装置）への伝達経路を共通化している。そして、スイッチング素子の少なくとも一つに異常が生じた場合、制御装置には異常を表す信号が入力される。制御装置への伝達経路を共通化することで、制御装置と絶縁素子との間の配線を簡素化することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−６０３５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
近年、フォトカプラに代えて、磁気カプラのような絶縁素子が用いられている。ここで、磁気カプラは、入力信号に応じて、所定の基準電圧（接地電圧）を基準とした信号を出力するものである。このため、フォトカプラのように２次側を直列接続させて用いることができない。
【０００６】
本発明は、上記課題に鑑みてなされたものであり、所定の基準電圧を基準とした信号を出力する絶縁素子を複数有する信号伝達回路において、複数の絶縁素子から受信装置に対して信号が入力される経路を共通化することを主たる目的とする。
【課題を解決するための手段】
【０００７】
本構成は、複数の半導体スイッチング素子（ＳＷｐ１〜ＳＷｐ３，ＳＷｎ１〜ＳＷｎ３）をそれぞれ駆動するとともに、互いに絶縁された複数の駆動回路（Ｄｐ１〜Ｄｐ３，Ｄｎ１〜Ｄｎ３）を有する電源回路（ＩＮＶ）に適用され、前記複数の半導体スイッチング素子にそれぞれ対応する異常を表す異常信号を、前記複数の駆動回路がそれぞれ設けられた１次側の領域から２次側の受信装置（４０）へ、複数の絶縁素子（Ｍｐ１〜Ｍｐ３，Ｍｎ１〜Ｍｎ３）を介して伝達する信号伝達回路において、前記複数の絶縁素子は、それぞれ対応する出力素子（Ｓ１，Ｓ１Ａ）を２次側に有し、前記出力素子は、前記絶縁素子の１次側に入力されている前記異常信号が異常の発生を表さない場合、所定電圧を出力するとともに、前記絶縁素子の１次側に入力されている前記異常信号が異常の発生を表す場合又は前記絶縁素子が動作を停止した場合、２次側において、対応する前記出力素子による前記所定電圧の出力を停止し、前記所定電圧は、所定の基準電圧を基準とし、さらに、前記絶縁素子に対し電源電圧として入力した場合、前記絶縁素子が動作可能な高さを有し、前記複数の絶縁素子は、他の前記絶縁素子に対応する前記出力素子の出力が電源電圧として入力され、且つ、対応する前記出力素子の出力が前記受信装置に入力される１の第１の絶縁素子（Ｍｐ３）と、前記絶縁素子が動作可能な高さを有する電圧又は他の絶縁素子に対応する前記出力素子の出力が、電源電圧として入力され、且つ、対応する前記出力素子の出力を他の前記絶縁素子へ電源電圧として入力する１又は複数の第２の絶縁素子（Ｍｐ１，Ｍｐ２，Ｍｎ１〜Ｍｎ３）と、を含むことを特徴とする。
【０００８】
上記構成によれば、複数の絶縁素子から受信装置に対して異常信号が入力される経路が共通化される。
【０００９】
また、第２の絶縁素子に対して異常の発生を表す異常信号が入力されていない場合、第１の絶縁素子には電源電圧として所定電圧が入力される。そして、第１の絶縁素子に入力されている異常信号が異常の発生を表さない場合、第１の絶縁素子に対応する出力素子から所定電圧が出力される。
【００１０】
一方、第２の絶縁素子のいずれかに対して異常の発生を表す異常信号が入力されている場合、第１の絶縁素子に対する電源電圧の入力が停止される。このため、第１の絶縁素子に入力されている異常信号が異常の発生を表すか否かに関わらず、第１の絶縁素子に対応する出力素子による所定電圧の出力が停止される。また、第１の絶縁素子に入力されている異常信号が異常の発生を表すものであった場合、第１の絶縁素子に対応する出力素子による所定電圧の出力が停止される。
【００１１】
よって、半導体スイッチング素子に対応する異常が１つでも生じている場合、第１の絶縁素子に対応する出力素子による所定電圧の出力が停止され、半導体スイッチング素子に対応する異常が１つも生じていない場合、第１の絶縁素子に対応する出力素子の出力が所定電圧となる。このため、受信装置は、半導体スイッチング素子に対応する異常が生じているか否かを好適に判断できる。
【図面の簡単な説明】
【００１２】
【図１】インバータ装置の電気的構成を表す図。
【図２】第１実施形態におけるインバータ装置が実装される回路基板を表す概略図。
【図３】パワーカード（半導体スイッチング素子）の構成を表す概略図。
【図４】磁気カプラの電気的構成を表す図。
【図５】第１実施形態における磁気カプラと制御装置との接続を表す図。
【図６】第２実施形態における磁気カプラと制御装置との接続を表す図。
【図７】第３実施形態における磁気カプラと制御装置との接続を表す図。
【図８】第３実施形態における磁気カプラを接続する配線を示す図。
【図９】第４実施形態における磁気カプラの電気的構成を表す図。
【図１０】変形例における磁気カプラの電気的構成を表す図。
【発明を実施するための形態】
【００１３】
（第１実施形態）
以下、「電源システム」に適用される「信号伝達回路」をハイブリッド車に適用した実施形態について、図面を参照しつつ説明する。
【００１４】
図１に、本実施形態にかかる電力変換装置の電気的構成を示す。モータジェネレータ１０は、駆動輪や内燃機関に機械的に連結されている。モータジェネレータ１０は、インバータ装置ＩＮＶに接続されている。インバータ装置ＩＮＶ（電力変換回路）は、直流電源１２の出力電圧を入力電圧とし、直流電力を交流電力に変換するものである。ここで、直流電源１２は、端子電圧がたとえば１００Ｖ以上の高電圧となる高電圧バッテリである。なお、直流電源は、昇降圧コンバータなどであってもよい。
【００１５】
インバータ装置ＩＮＶは、高電圧側のスイッチング素子ＳＷｐ１〜ＳＷｐ３（上アームスイッチング素子）及び低電圧側のスイッチング素子ＳＷｎ１〜ＳＷｎ３（下アームスイッチング素子）の直列接続体が３つ並列接続されて構成されている。そして、これら各スイッチング素子ＳＷｐ１〜ＳＷｐ３、及び、スイッチング素子ＳＷｎ１〜ＳＷｎ３の接続点が、モータジェネレータ１０の各相にそれぞれ接続されている。
【００１６】
また、上記高電圧側のスイッチング素子ＳＷｐ１〜ＳＷｐ３及び低電圧側のスイッチング素子ＳＷｎ１〜ＳＷｎ３のそれぞれの入出力端子間（コレクタ及びエミッタ間）には、高電圧側のフリーホイールダイオードＦＤｐ１〜３及び低電圧側のフリーホイールダイオードＦＤｎ１〜３のカソード及びアノードが接続されている。
【００１７】
コンデンサＣＡは、上アームスイッチＳＷｐ１〜ＳＷｐ３のコレクタ（高電圧側端子）と、下アームスイッチＳＷｎ１〜ＳＷｎ３のエミッタ（低電圧側端子）とに接続され、その両端子間の電圧を平滑化する平滑コンデンサである。
【００１８】
なお、上記インバータ装置ＩＮＶを構成する半導体スイッチング素子ＳＷ（ＳＷｐ１〜ＳＷｐ３，ＳＷｎ１〜ＳＷｎ３）は、いずれもパワー半導体であり、より具体的には、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）である。
【００１９】
制御装置４０は、マイクロコンピュータであって、インバータ装置ＩＮＶを操作することで、モータジェネレータ１０の制御量を制御するためのデジタル処理手段である。詳しくは、制御装置４０は、後述する絶縁手段としての磁気カプラＭｐ１〜Ｍｐ３，Ｍｎ１〜Ｍｎ３を備えるインターフェース４２を介して、インバータ装置ＩＮＶの各スイッチング素子ＳＷに操作信号を出力することで、インバータ装置ＩＮＶを操作する。
【００２０】
より具体的には、制御装置４０はインターフェース４２を介して各スイッチング素子ＳＷの制御端子（ゲート）に対して駆動信号を入力する駆動回路Ｄｐ１〜Ｄｐ３，Ｄｎ１〜Ｄｎ３に駆動指令信号を出力する。駆動指令信号とは、具体的には、インバータ装置ＩＮＶの出力電圧の目標値と、インバータ装置ＩＮＶの入力電圧の検出値とに基づいて設定されるＰＷＭ（Pulse Width Modulation）信号である。ここで、インターフェース４２に絶縁手段を備えるのは、インバータ装置ＩＮＶや直流電源１２を備える高電圧システムと、制御装置４０を備える低電圧システムとを絶縁するためである。
【００２１】
スイッチＳＷｐ１〜ＳＷｐ３，ＳＷｎ１〜ＳＷｎ３のエミッタはそれぞれ絶縁されており、それぞれ異なる基準電圧に接続されている。また、駆動回路Ｄｐ１〜Ｄｐ３，Ｄｎ１〜Ｄｎ３は、駆動対象のスイッチＳＷｐ１〜ＳＷｐ３，ＳＷｎ１〜ＳＷｎ３のエミッタに接続されている。駆動回路Ｄｐ１〜Ｄｐ３，Ｄｎ１〜Ｄｎ３は、駆動対象のスイッチＳＷｐ１〜ＳＷｐ３，ＳＷｎ１〜ＳＷｎ３のエミッタの電圧を基準電圧として、駆動対象のスイッチＳＷｐ１〜ＳＷｐ３，ＳＷｎ１〜ＳＷｎ３のゲートに電圧を印加する。
【００２２】
図２に、本実施形態にかかるインバータ装置ＩＮＶが実装される回路基板５０を示す。図示される回路基板５０は、インバータ装置ＩＮＶに接続される高電圧回路領域ＨＶと、低電圧回路領域ＬＶとの双方を有する。ここで、基本的には、図中、右側（上アームスイッチＳＷｐ３に対し、上アームスイッチＳＷｐ２が設けられている方向と逆の方向）の領域が低電圧回路領域ＬＶであり、中央及び左側（上アームスイッチＳＷｐ３に対し、上アームスイッチＳＷｐ２が設けられている方向）の領域が高電圧回路領域ＨＶである。ただし、高電圧回路領域ＨＶ内には、磁気カプラＭｐ１〜Ｍｐ３，Ｍｎ１〜Ｍｎ３のように、低電圧システムと高電圧システムとの双方を構成する部品も混在している。
【００２３】
制御装置４０は、図中右側の低電圧回路領域ＬＶに配置されている。インバータ装置ＩＮＶを構成する各スイッチング素子ＳＷの駆動回路Ｄｐ１〜Ｄｐ３，Ｄｎ１〜Ｄｎ３の電源回路を構成するフライバックコンバータ用の電解コンデンサ（図示略）は、低電圧システムを構成するものとして、低電圧回路領域ＬＶに配置されている。また、駆動回路Ｄｐ１〜Ｄｐ３，Ｄｎ１〜Ｄｎ３の電源回路を構成するフライバックコンバータ用のトランス（図示略）の１次巻線側は低電圧システムを構成するものとして低電圧回路領域ＬＶに配置され、２次巻線側は高電圧システムを構成するものとして高電圧回路領域ＨＶに配置されている。
【００２４】
図３に示すように、上記インバータ装置ＩＮＶを構成する各スイッチング素子ＳＷは、回路基板５０の裏面（図２に示された面の裏面）側から回路基板５０に差し込まれて接続されている。ここで、各スイッチング素子ＳＷは、他の素子とともに絶縁材料で被覆されてパワーカードＰＷＣ（モジュール）を構成している。パワーカードＰＷＣには、フリーホイールダイオードＦＤや感温ダイオードＳＤも収納されているが、図３では、フリーホイールダイオードＦＤの記載を省略している。
【００２５】
パワーカードＰＷＣは、高電圧側のスイッチング素子ＳＷｐが収納されたものと、低電圧側のスイッチング素子ＳＷｎが収納されたものとで互いに同一構造である。パワーカードＰＷＣは、絶縁材料から外部へ露出した複数の信号端子を有する。具体的には、スイッチング素子ＳＷのゲート端子Ｇ、エミッタ検出端子ＫＥ、センス端子ＳＥ、感温ダイオードＳＤのアノードＡおよびカソードＫの各端子が、回路基板５０に挿入され接続されている。ここで、エミッタ検出端子ＫＥは、スイッチング素子ＳＷのエミッタＥに接続され、エミッタＥと同電圧の電極である。コレクタ検出端子ＫＣは、スイッチング素子ＳＷのコレクタに接続され、コレクタと同電圧の電極である。センス端子ＳＥは、スイッチング素子ＳＷを流れる電流と相関を有する微小電流を出力するための端子である。
【００２６】
図２に示すように、スイッチング素子ＳＷは、高電圧システムを構成するものであるため、これら各スイッチング素子ＳＷを他の回路と絶縁すべく、回路基板５０には、絶縁領域ＩＡが設けられている。絶縁領域ＩＡは、回路（素子や配線や電源パターン）が配置されない領域である。
【００２７】
図中上の列には、上アームスイッチＳＷｐ１〜ＳＷｐ３を備えるパワーカードＰＷＣの端子が示されており、これらは互いに絶縁領域ＩＡによって隔離されている。そして、絶縁領域ＩＡによって囲まれた領域に上アームスイッチＳＷｐ１〜ＳＷｐ３を駆動する駆動回路Ｄｐ１〜Ｄｐ３が実装されている。これは、各上アームスイッチＳＷｐ１〜ＳＷｐ３同士のエミッタ検出端子ＫＥの電圧が、対応する下アームスイッチＳＷｎ１〜ＳＷｎ３がオン状態であるかオフ状態であるかに応じて、大きく変動するからである。このため、これらの駆動回路Ｄｐ１〜Ｄｐ３の動作電圧自体は小さいとはいえ、駆動回路Ｄｐ１〜Ｄｐ３同士を絶縁する必要が生じる。上記絶縁領域ＩＡの幅は、法規による要請や、絶縁破壊等を回避する観点から定められる。
【００２８】
また、図中下の列には、下アームスイッチＳＷｎ１〜ＳＷｎ３を備えるパワーカードＰＷＣの端子が示されている。これら下アームスイッチＳＷｎ１〜ＳＷｎ３に対応するエミッタ検出端子ＫＥの電圧が近いため、これらの間に絶縁領域ＩＡが設けられていない。駆動回路Ｄｎ１〜Ｄｎ３の構成部品の動作電圧自体は、必ずしも低電圧回路領域ＬＶ内の部品と比較して大きいわけではない。このため、これら下アームスイッチＳＷｎ１〜ＳＷｎ３の駆動回路Ｄｎ１〜Ｄｎ３同士は、回路基板５０上において必ずしも絶縁領域ＩＡを設ける必要がない。
【００２９】
しかしながら、駆動回路Ｄｎ１〜Ｄｎ３の基準電圧（対応するスイッチＳＷｎ１〜ＳＷｎ３のエミッタの電圧）は、インバータ装置ＩＮＶの動作中において、スイッチＳＷｎ１〜ＳＷｎ３のエミッタ間の抵抗成分及び誘導成分により互いに異なるものである。このため、駆動回路Ｄｎ１〜Ｄｎ３の間において、絶縁領域ＩＡは設けられていないものの、駆動回路Ｄｎ１〜Ｄｎ３同士は絶縁されている。
【００３０】
駆動回路Ｄｐ１〜Ｄｐ３，Ｄｎ１〜Ｄｎ３（以下、駆動回路Ｄとも記載する）は、対応するスイッチング素子ＳＷのゲート端子Ｇ、エミッタ検出端子ＫＥに接続されて、スイッチング素子ＳＷのゲート端子Ｇに電圧を印加することで、スイッチング素子ＳＷを駆動する。
【００３１】
さらに、本実施形態の駆動回路Ｄは、対応するスイッチング素子ＳＷのセンス端子ＳＥ、並びに、感温ダイオードＳＤのアノードＡ及びカソードＫに接続される。そして、駆動回路Ｄは、センス端子ＳＥの電圧値に基づいて、スイッチング素子ＳＷに流れる電流を検出する。また、駆動回路Ｄは、感温ダイオードＳＤのアノードＡとカソードＫとの間の電圧に基づいて、スイッチング素子ＳＷの温度を検出する。また、駆動回路Ｄは、スイッチング素子ＳＷに流れる電流の検出値、及び、スイッチング素子ＳＷの温度の検出値に基づいて、スイッチング素子ＳＷの異常を判定する。また、駆動回路Ｄは、駆動回路Ｄ自身の異常を判定する。そして、駆動回路Ｄは、スイッチング素子ＳＷ及び駆動回路Ｄの異常情報（即ち、スイッチング素子ＳＷに対応する異常）を表す異常信号を制御装置４０に送信する。なお、異常判定の主体や異常信号の送信の主体はスイッチング素子ＳＷや他のＩＣであってもよい。
【００３２】
ここで、上述したように、駆動回路Ｄと制御装置４０とはインターフェース４２を介して接続されている。より具体的には、駆動回路Ｄと制御装置４０とは、インターフェース４２を構成する磁気カプラＭｐ１〜Ｍｐ３，Ｍｎ１〜Ｍｎ３（以下、磁気カプラＭとも記載する）を介して接続されている。
【００３３】
図４に示すように、磁気カプラＭは、駆動回路Ｄ側に入力回路２２、制御装置４０側に出力回路２１、そして、入力回路２２と出力回路２１との間に絶縁素子であるトランス２３を備えている。入力回路２２は、磁気カプラＭに駆動回路Ｄから入力される入力信号を受信する。そして、入力回路２２は、入力信号に応じて、トランス２３を介してパルス信号を出力回路２１に送信する。出力回路２１は、入力回路２２から送信されたパルス信号に応じて、磁気カプラＭから制御装置４０に対して出力信号を送信する。ここで、駆動回路Ｄから入力回路２２に入力される信号は、駆動回路Ｄが検知した異常信号である。
【００３４】
さらに、磁気カプラＭは、制御装置４０側に入力回路２４、駆動回路Ｄ側に出力回路２５、そして、入力回路２４と出力回路２５との間に絶縁素子であるトランス２６を備えている。入力回路２４は、磁気カプラＭに制御装置４０から入力される入力信号を受信する。そして、入力回路２４は、入力信号に応じて、トランス２６を介してパルス信号を出力回路２５に送信する。出力回路２５は、入力回路２４から送信されたパルス信号に応じて、磁気カプラＭから制御装置４０に対して出力信号を送信する。ここで、制御装置４０から入力回路２４に入力される信号は、駆動回路Ｄに対する駆動指令信号である。
【００３５】
磁気カプラＭの出力回路２１は、スイッチＳ１を駆動することで信号を出力する。スイッチＳ１はＭＯＳ−ＦＥＴであり、磁気カプラＭの動作時において、スイッチＳ１（出力素子）がオン状態又はオフ状態にされる。スイッチＳ１がオン状態にされると、出力端子と電源（磁気カプラＭの電源電圧）とが導通状態とされて出力端子からハイ状態の信号が出力される。また、スイッチＳ１がオフ状態にされると、出力端子と電源とが遮断状態とされて、出力端子がハイインピーダンス状態（フロート状態）となる。
【００３６】
具体的には、磁気カプラＭの１次側（駆動回路Ｄ側）に入力されている異常信号が異常の発生を表さない場合、２次側（制御装置４０側）において、対応するスイッチＳ１からそのスイッチＳ１に入力されている所定電圧を出力する。また、１次側に入力されている異常信号が異常の発生を表す場合又は磁気カプラＭが動作を停止した場合、２次側において、対応するスイッチＳ１による所定電圧の出力を停止する。
【００３７】
磁気カプラＭの出力回路２５は、スイッチＳ３，Ｓ４を駆動することで信号を出力する。駆動指令信号に応じて、スイッチＳ３，Ｓ４のうち一方がオン状態とされ、他方がオフ状態とされることで、出力回路２５からハイ状態又はロー状態の一方をとる駆動指令信号が駆動回路Ｄに対して出力される。
【００３８】
本実施形態では、図２に示すように、配線Ｌによって隣り合う磁気カプラＭｐ１〜Ｍｐ３，Ｍｎ１〜Ｍｎ３を直列的に接続する構成としている。磁気カプラＭｐ１〜Ｍｐ３，Ｍｎ１〜Ｍｎ３を直列的に接続する構成とすることで、回路構成を簡略化することができる。
【００３９】
図５に磁気カプラＭｐ１〜Ｍｐ３，Ｍｎ１〜Ｍｎ３同士の論理的な接続、及び、磁気カプラＭｐ１〜Ｍｐ３，Ｍｎ１〜Ｍｎ３と制御装置４０との論理的な接続を示す。ここで、磁気カプラＭｐ３が「第１の絶縁素子」に相当し、磁気カプラＭｐ１〜Ｍｐ２，Ｍｎ１〜Ｍｎ３が「第２の絶縁素子」に相当する。
【００４０】
磁気カプラＭｎ３の出力を磁気カプラＭｎ２の電源端子Ｐに接続することで、磁気カプラＭｎ３の出力を磁気カプラＭｎ２の電源電圧として入力している。磁気カプラＭｎ２の出力を磁気カプラＭｎ１の電源端子Ｐに接続することで、磁気カプラＭｎ２の出力を磁気カプラＭｎ１の電源電圧として入力している。磁気カプラＭｎ１の出力を磁気カプラＭｐ１の電源端子Ｐに接続することで、磁気カプラＭｎ１の出力を磁気カプラＭｐ１の電源電圧として入力している。磁気カプラＭｐ１の出力を磁気カプラＭｐ２の電源端子Ｐに接続することで、磁気カプラＭｐ１の出力を磁気カプラＭｐ２の電源電圧として入力している。磁気カプラＭｐ２の出力を磁気カプラＭｐ３の電源端子Ｐに接続することで、磁気カプラＭｐ２の出力を磁気カプラＭｐ３の電源電圧として入力している。
【００４１】
また、磁気カプラＭｎ３の電源端子Ｐには、電源回路から電源電圧として所定電圧Ｖｉｎが入力されている。所定電圧Ｖｉｎは、所定の基準電圧（具体的には、２次側の接地電圧）を基準としており、さらに、磁気カプラＭｐ１〜Ｍｐ３，Ｍｎ１〜Ｍｎ３に対して電源電圧として入力した場合、磁気カプラＭｐ１〜Ｍｐ３，Ｍｎ１〜Ｍｎ３が動作可能な高さを有する電圧である。また、磁気カプラＭｐ３の出力は、プルダウン抵抗Ｒによってプルダウンされた上で、制御装置４０に入力されている。
【００４２】
本実施形態の磁気カプラＭｐ１〜Ｍｐ３，Ｍｎ１〜Ｍｎ３は、１次側から入力されている異常信号が異常の発生を表さず、かつ、磁気カプラＭｐ１〜Ｍｐ３，Ｍｎ１〜Ｍｎ３に所定電圧Ｖｉｎが入力されている場合、各磁気カプラＭｐ１〜Ｍｐ３，Ｍｎ１〜Ｍｎ３に内蔵されたスイッチＳ１から所定電圧Ｖｉｎを出力する。磁気カプラＭｎ３に内蔵されたスイッチＳ１の入力端子（ドレイン）には、磁気カプラＭｐ３の電源電圧である所定電圧Ｖｉｎが入力されている。磁気カプラＭｎ３に内蔵されたスイッチＳ１がオン状態とされると、スイッチＳ１の出力端子（ソース）から所定電圧Ｖｉｎが出力される。
【００４３】
上述した通り、所定電圧Ｖｉｎは、磁気カプラＭｐ１〜Ｍｐ３，Ｍｎ１〜Ｍｎ３に対し電源電圧として入力された場合、磁気カプラＭｐ１〜Ｍｐ３，Ｍｎ１〜Ｍｎ３が動作可能な高さに設定されている。このため、全ての異常信号が異常の発生を表さない場合、全ての磁気カプラＭｐ１〜Ｍｐ３，Ｍｎ１〜Ｍｎ３に対応するスイッチＳ１の出力は、所定電圧Ｖｉｎになる。これにより、全ての磁気カプラＭｐ１〜Ｍｐ３の電源端子Ｐに所定電圧Ｖｉｎが入力されるとともに、制御装置４０にはハイ状態の信号（所定電圧Ｖｉｎ）が入力される。
【００４４】
また、１次側から入力されている異常信号が異常の発生を表す場合、磁気カプラＭｐ１，Ｍｐ２，Ｍｎ１〜Ｍｎ３は、スイッチＳ１による所定電圧Ｖｉｎの出力を停止する。スイッチＳ１による所定電圧Ｖｉｎの出力が停止されることで、そのスイッチＳ１の出力を電源電圧としている磁気カプラＭｐ１〜Ｍｐ３，Ｍｎ１，Ｍｎ２の動作が停止する。
【００４５】
例えば、磁気カプラＭｐ１に異常の発生を表す異常信号が１次側から入力された場合、磁気カプラＭｐ１の出力回路２１は、磁気カプラＭｐ１に内蔵されるスイッチＳ１をオフ状態にする。磁気カプラＭｐ１に内蔵されるスイッチＳ１がオフ状態にされることで、磁気カプラＭｐ１に隣り合う磁気カプラＭｐ２の電源端子Ｐへの所定電圧Ｖｉｎの入力が停止される。これにより、磁気カプラＭｐ２の動作が停止する。磁気カプラＭｐ２の動作が停止することで、磁気カプラＭｐ２に内蔵されるスイッチＳ１がオフ状態とされ、磁気カプラＭｐ２に隣り合う磁気カプラＭｐ３の電源端子Ｐへの所定電圧Ｖｉｎの入力が停止される。
【００４６】
このように直列的に接続されている磁気カプラＭｐ１〜Ｍｐ３，Ｍｎ１〜Ｍｎ３に設けられたスイッチＳ１による所定電圧Ｖｉｎの出力が順々に停止していくことで、磁気カプラＭｐ３の出力が停止され、制御装置４０への所定電圧Ｖｉｎの入力が停止される。また、駆動回路Ｄｐ３から磁気カプラＭｐ３に入力されている異常信号が異常の発生を表す場合、磁気カプラＭｐ３は、スイッチＳ１による所定電圧Ｖｉｎの出力を停止する。本実施形態の構成では、磁気カプラＭｐ３の出力は抵抗Ｒによってプルダウンされているため、磁気カプラＭｐ３の出力が停止されると、制御装置４０にはロー状態の信号（２次側の接地電圧）が入力される。
【００４７】
以下、本実施形態の効果を述べる。
【００４８】
上記構成によれば、複数の磁気カプラＭｐ１〜Ｍｐ３，Ｍｎ１〜Ｍｎ３から制御装置４０に対して異常信号が入力される経路が共通化される。また、「第２の絶縁素子」である磁気カプラＭｐ１，Ｍｐ２，Ｍｎ１〜Ｍｎ３に対して異常の発生を表す異常信号が入力されていない場合、「第１の絶縁素子」である磁気カプラＭｐ３には電源電圧として所定電圧Ｖｉｎが入力される。そして、磁気カプラＭｐ１に入力されている異常信号が異常の発生を表さない場合、磁気カプラＭｐ１からハイ状態の信号（所定電圧Ｖｉｎ）が出力される。
【００４９】
一方、磁気カプラＭｐ１，Ｍｐ２，Ｍｎ１〜Ｍｎ３のいずれかに対して異常の発生を表す異常信号が入力されている場合、磁気カプラＭｐ３に対する所定電圧の入力が停止される。このため、磁気カプラＭｐ３に入力されている異常信号が異常の発生を表すか否かに関わらず、磁気カプラＭｐ３による所定電圧Ｖｉｎの出力が停止される。また、磁気カプラＭｐ１，Ｍｐ２，Ｍｎ１〜Ｍｎ３に入力されている異常信号が異常の発生を表さず、さらに、磁気カプラＭｐ３に入力されている異常信号が異常の発生を表すものであった場合、磁気カプラＭｐ３による所定電圧Ｖｉｎの出力が停止される。
【００５０】
よって、半導体スイッチング素子ＳＷｐ１〜ＳＷｐ３，ＳＷｎ１〜ＳＷｎ３に対応する異常が少なくとも１つ生じている場合、磁気カプラＭｐ３による所定電圧Ｖｉｎの出力が停止される。また、半導体スイッチング素子ＳＷｐ１〜ＳＷｐ３，ＳＷｎ１〜ＳＷｎ３に対応する異常が１つも生じていない場合、磁気カプラＭｐ３の出力が所定電圧Ｖｉｎとなる。このため、「受信装置」である制御装置４０は、半導体スイッチング素子ＳＷｐ１〜ＳＷｐ３，ＳＷｎ１〜ＳＷｎ３に対応する異常が生じているか否かを好適に判断できる。
【００５１】
「第１の絶縁素子」である磁気カプラＭｐ３の出力をプルダウンすることで、磁気カプラＭｐ３の動作が停止した場合に、制御装置４０にロー状態の信号を入力し、「受信装置」としての制御装置４０に対して、異常の発生をより確実に伝達することが可能になる。
【００５２】
「受信装置」である制御装置４０に対して信号を出力する「第１の絶縁素子」を、制御装置４０との距離が最も近い磁気カプラＭｐ３とした。この構成により、制御装置４０に対して、異常の発生を速く伝達することが可能になるとともに、磁気カプラＭｐ１〜Ｍｐ３，Ｍｎ１〜Ｍｎ３の間における配線を簡略化できる。
【００５３】
本実施形態の「絶縁素子」は、磁気結合型の絶縁素子である。さらに具体的には、磁気カプラである。これにより、より速く異常の発生を伝達することが可能になる。
【００５４】
（第２実施形態）
第２実施形態の構成を図６に示す。第１実施形態の磁気カプラＭｐ１〜Ｍｐ３，Ｍｎ１〜Ｍｎ３の出力回路２１は、「出力素子」であるスイッチＳ１を内蔵する構成とした。これを変更し、第２実施形態の磁気カプラＭｐ１〜Ｍｐ３，Ｍｎ１〜Ｍｎ３の出力回路２１Ａは、各磁気カプラＭｐ１〜Ｍｐ３，Ｍｎ１〜Ｍｎ３に対応する「出力素子」であるスイッチＳ１Ａを磁気カプラＭｐ１〜Ｍｐ３，Ｍｎ１〜Ｍｎ３の外部に設ける構成としている。
【００５５】
スイッチＳ１Ａの入力端子（ドレイン）には、電源回路から所定電圧ＶｉｎＢがそれぞれ入力されている。「第２絶縁素子」である磁気カプラＭｐ１，Ｍｐ２，Ｍｎ１〜Ｍｎ３に対応するスイッチＳ１Ａの出力端子（ソース）には、隣り合う磁気カプラＭｐ１〜Ｍｐ３，Ｍｎ１〜Ｍｎ２の電源端子Ｐがそれぞれ接続されている。スイッチＳ１Ａの制御端子（ゲート）には、磁気カプラＭｐ１〜Ｍｐ３，Ｍｎ１〜Ｍｎ３の出力回路２１Ａが接続されている。
【００５６】
磁気カプラＭｎ３の電源端子Ｐには、磁気カプラＭｎ３が動作可能な高さを有する電圧ＶｉｎＡが電源電圧として入力されている。「第１の絶縁素子」である磁気カプラＭｐ３に対応するスイッチＳ１Ａの出力は、抵抗Ｒによってプルダウンされた上で、「受信装置」である制御装置４０に入力されている。
【００５７】
磁気カプラＭｐ１〜Ｍｐ３，Ｍｎ１〜Ｍｎ３の出力回路２１Ａにより、対応するスイッチＳ１Ａがオン状態とされることで、隣り合う磁気カプラＭｐ１〜Ｍｐ３，Ｍｎ１〜Ｍｎ２に対し、電源電圧として所定電圧ＶｉｎＢが入力される。所定電圧ＶｉｎＢは、磁気カプラＭｐ１〜Ｍｐ３，Ｍｎ１〜Ｍｎ３に対し電源電圧として入力された場合、磁気カプラＭｐ１〜Ｍｐ３，Ｍｎ１〜Ｍｎ３が動作可能な高さに設定されている。磁気カプラＭｐ１，Ｍｐ２，Ｍｎ１〜Ｍｎ３に入力されている全ての異常信号が異常の発生を表さない場合、全ての磁気カプラＭｐ１〜Ｍｐ３，Ｍｎ１〜Ｍｎ３の出力回路２１Ａは、対応するスイッチＳ１Ａをオン状態とする。これにより、制御装置４０には、ハイ状態の信号（所定電圧ＶｉｎＢ）が入力される。
【００５８】
また、磁気カプラＭｐ１，Ｍｐ２，Ｍｎ１〜Ｍｎ３の少なくとも１つに入力されている異常信号が異常の発生を表す場合、磁気カプラＭｐ１，Ｍｐ２，Ｍｎ１〜Ｍｎ３は、スイッチＳ１Ａによる所定電圧ＶｉｎＢの出力を停止する。スイッチＳ１Ａによる所定電圧ＶｉｎＢの出力が停止されることで、そのスイッチＳ１Ａの出力を電源電圧としている磁気カプラＭｐ１〜Ｍｐ３，Ｍｎ１〜Ｍｎ２の動作が停止する。
【００５９】
第１実施形態と同様に、直列的に接続されている磁気カプラＭｐ１〜Ｍｐ３，Ｍｎ１〜Ｍｎ３に対応するスイッチＳ１Ａによる所定電圧ＶｉｎＢの出力が順々に停止していくことで、磁気カプラＭｐ３の出力が停止され、制御装置４０への所定電圧ＶｉｎＢの入力が停止される。また、駆動回路Ｄｐ３から磁気カプラＭｐ３に入力されている異常信号が異常の発生を表す場合、磁気カプラＭｐ３は、スイッチＳ１Ａによる所定電圧Ｖｉｎの出力を停止する。
【００６０】
本実施形態の構成では、磁気カプラＭｐ３の出力は抵抗Ｒによってプルダウンされているため、磁気カプラＭｐ３に対応するスイッチＳ１Ａの出力が停止されると、制御装置４０にはロー状態の信号（２次側の接地電圧）が入力される。
【００６１】
磁気カプラＭｐ１〜Ｍｐ３，Ｍｎ１〜Ｍｎ３にそれぞれ対応する「出力素子」であるスイッチＳ１Ａが磁気カプラＭｐ１〜Ｍｐ３，Ｍｎ１〜Ｍｎ３の外部に設けられている第２実施形態の構成は、第１実施形態と同様の効果を奏する。
【００６２】
（第３実施形態）
第３実施形態の構成を図７に示す。本実施形態の「信号伝達システム」は、上アームスイッチＳＷｐ１〜ＳＷｐ３に対応する異常信号を伝達する「第１の信号伝達回路」と、下アームスイッチＳＷｎ１〜ＳＷｎ３に対応する「第２の信号伝達回路」とを有している。そして、「第１の信号伝達回路」は、磁気カプラＭｐ１〜Ｍｐ３を有し、「第２の信号伝達回路」は、磁気カプラＭｎ１〜Ｍｎ３を有している。
【００６３】
図７に示すように、磁気カプラＭｐ１の出力を磁気カプラＭｐ２の電源端子Ｐに接続することで、磁気カプラＭｐ１の出力を磁気カプラＭｐ２の電源電圧として入力している。また、磁気カプラＭｐ２の出力を磁気カプラＭｐ３の電源端子Ｐに接続することで、磁気カプラＭｎｐの出力を磁気カプラＭｐ３の電源電圧として入力している。また、磁気カプラＭｐ１の電源端子Ｐには、電源回路から電源電圧として所定電圧Ｖｉｎが入力されている。また、磁気カプラＭｐ３の出力は、プルダウン抵抗Ｒｐによってプルダウンされた上で、制御装置４０に入力されている。
【００６４】
また、磁気カプラＭｎ１の出力を磁気カプラＭｎ２の電源端子Ｐに接続することで、磁気カプラＭｎ１の出力を磁気カプラＭｎ２の電源電圧として入力している。また、磁気カプラＭｎ２の出力を磁気カプラＭｎ３の電源端子Ｐに接続することで、磁気カプラＭｎ２の出力を磁気カプラＭｎ３の電源電圧として入力している。また、磁気カプラＭｎ１の電源端子Ｐには、電源回路から電源電圧として所定電圧Ｖｉｎが入力されている。また、磁気カプラＭｎ３の出力は、プルダウン抵抗Ｒｎによってプルダウンされた上で、制御装置４０に入力されている。
【００６５】
図８に磁気カプラＭｐ１〜Ｍｐ３を接続する配線Ｌｐ、及び、磁気カプラＭｎ１〜Ｍｎ３を接続する配線Ｌｎを示す。配線Ｌｐ，Ｌｎは、それぞれ、第１実施形態の図２に示す配線Ｌより配線長が短くなっている。これにより、制御装置４０が駆動回路Ｄｐ１〜Ｄｐ３，Ｄｎ１〜Ｄｎ３の異常をより早く取得することが可能になる。
【００６６】
また、制御装置４０が上アームスイッチＳＷｐ１〜ＳＷｐ３の駆動回路Ｄｐ１〜Ｄｐ３の異常信号と下アームスイッチＳＷｎ１〜ＳＷｎ３の駆動回路Ｄｎ１〜Ｄｎ３の異常信号とを独立して取得することで、制御装置４０が駆動回路Ｄｐ１〜Ｄｐ３，Ｄｎ１〜Ｄｎ３の異常をより早く取得することが可能になる。
【００６７】
また、上アームスイッチＳＷｐ１〜ＳＷｐ３に対応する異常と、下アームスイッチＳＷｎ１〜ＳＷｎ３に対応する異常とが別の経路により制御装置４０に入力される。これにより、例えば、上アームスイッチＳＷｐ１〜ＳＷｐ３の駆動回路Ｄｐ１〜Ｄｐ３が異常を検知した場合は、制御装置４０が下アームスイッチＳＷｎ１〜ＳＷｎ３を制御することで、インバータ装置ＩＮＶに蓄積された電力を放電することができる。また、下アームスイッチＳＷｎ１〜ＳＷｎ３の駆動回路Ｄｎ１〜Ｄｎ３が異常を検知した場合は、制御装置４０が上アームスイッチＳＷｐ１〜ＳＷｐ３を制御することで、インバータ装置ＩＮＶに蓄積された電力を放電することができる。
【００６８】
（第４実施形態）
第１実施形態の説明において述べたとおり、磁気カプラＭは、対応する駆動回路Ｄが設けられた領域から制御装置４０へ異常信号を伝達する経路と、制御装置４０から対応する駆動回路Ｄへ駆動指令信号を伝達する経路とを有するものである。本実施形態の磁気カプラＭＡは、さらに、その磁気カプラＭＡに対応する出力素子Ｓ１の出力に応じて、制御装置４０から対応する駆動回路Ｄへの駆動指令信号の伝達を停止する。
【００６９】
具体的には、図９に示すように、磁気カプラＭＡは、入力回路２２、出力回路２１及びトランス２３から構成され、対応する駆動回路Ｄが設けられた領域から制御装置４０へ異常信号を伝達する経路を有する。また、磁気カプラＭＡは、入力回路２４、出力回路２５及びトランス２６から構成され、制御装置４０から対応する駆動回路Ｄへ駆動指令信号を伝達する経路を有する。そして、出力回路２１に設けられたスイッチＳ１の出力と、制御装置４０から入力される駆動指令信号とが、ＡＮＤ回路２７に入力され、ＡＮＤ回路２７の出力が入力回路２４に入力される。スイッチＳ１の出力が停止されている場合、ＡＮＤ回路２７の出力はロー状態とされる。
【００７０】
本構成によれば、半導体スイッチング素子ＳＷｐ１〜ＳＷｐ３，ＳＷｎ１〜ＳＷｎ３にそれぞれ対応する異常が生じた場合に、その半導体スイッチング素子ＳＷｐ１〜ＳＷｐ３，ＳＷｎ１〜ＳＷｎ３の駆動を、制御装置４０によることなく早急に停止することができる。
【００７１】
（他の実施形態）
・「電源システム」は、インバータ装置以外のものであってもよい。例えば、ＤＣＤＣコンバータなどであってもよい。
【００７２】
・「絶縁素子」として、容量結合方式の絶縁素子を用いてもよい。
【００７３】
・上記実施形態では、「出力素子」として、図５などに示すとおり、ハイ状態又はハイインピーダンス状態を出力するオープンソース型のＭＯＳ−ＦＥＴを用いる構成とした。これを変更し、図１０に示すように、ハイ状態（電源電圧）又はロー状態（接地電圧）を出力するプッシュプル型のＭＯＳ−ＦＥＴ（スイッチＳ１，Ｓ２）を用いる構成としてもよい。
【符号の説明】
【００７４】
Ｍｐ１，Ｍｐ２，Ｍｎ１〜Ｍｎ３…磁気カプラ（第２の絶縁素子）、Ｍｐ３…磁気カプラ（第１の絶縁素子）、Ｓ１…スイッチ（出力素子）、４０…制御装置、Ｄｐ１〜Ｄｐ３，Ｄｎ１〜Ｄｎ３…駆動回路、ＩＮＶ…インバータ装置、ＳＷｐ１〜ＳＷｐ３，ＳＷｎ１〜ＳＷｎ３…半導体スイッチング素子。
【図１】
0006558298.tif 000002
【図２】
0006558298.tif 000003
【図３】
0006558298.tif 000004
【図４】
0006558298.tif 000005
【図５】
0006558298.tif 000006
【図６】
0006558298.tif 000007
【図７】
0006558298.tif 000008
【図８】
0006558298.tif 000009
【図９】
0006558298.tif 000010
【図１０】
0006558298.tif 000011