(57)【特許請求の範囲】
【請求項１】
デュアルバンド入力回路、モジュロ回路、信号分離回路、変調回路及びデュアルバンド電力増幅器を備えるトランスミッタであって、
前記デュアルバンド入力回路は、第１のバンド入力端と、第２のバンド入力端と、前記第１のバンド入力端及び前記第２のバンド入力端に接続された２つのデジタルプリディストーション（DPD）コンポーネントとを有し、前記第１のバンド入力端によって入力された第１のベースバンド信号と前記第２のバンド入力端によって入力された第２のベースバンド信号とを出力するように構成され、前記第１のベースバンド信号及び前記第２のベースバンド信号は、出力される前に前記DPDコンポーネントによって処理され、
前記モジュロ回路は、入力された前記第１のベースバンド信号及び前記第２のベースバンド信号にモジュロ処理を実行し、対応する第１のベースバンド信号モジュラス値及び対応する第２のベースバンド信号モジュラス値を出力するように構成され、
前記信号分離回路は、ルックアップテーブルを記憶しているメモリと乗算器とを有し、前記DPDコンポーネントによって入力された前記第１のベースバンド信号及び前記第２のベースバンド信号、並びに、前記モジュロ回路からの前記第１のベースバンド信号モジュラス値及び前記第２のベースバンド信号モジュラス値を受信し、前記ルックアップテーブル及び前記乗算器に基づいてそれぞれ信号分離処理を実行して多重分離信号を取得するように構成され、
前記変調回路は前記信号分離回路に接続され、前記信号分離回路によって出力された前記多重分離信号を受信し、前記多重分離信号に合成処理を実行して、２つの対応する処理信号を取得し、前記２つの対応する処理信号を対応する動作周波数に変調し、前記２つの処理信号を前記デュアルバンド電力増幅器に出力する、
トランスミッタ。
【請求項２】
前記モジュロ回路は２つのモジュロユニットを有し、前記２つのモジュロユニットは、それぞれ前記第１のバンド入力端及び前記第２のバンド入力端に接続され、前記第１のバンド入力端によって入力された前記第１のベースバンド信号と前記第２のバンド入力端によって入力された前記第２のベースバンド信号とにそれぞれモジュロ処理を実行して、前記対応する第１のベースバンド信号モジュラス値及び前記対応する第２のベースバンド信号モジュラス値を取得するように構成され、又は、
それぞれ前記DPDコンポーネントの出力端に接続され、前記DPDコンポーネントによって処理された前記第１のベースバンド信号及び前記第２のベースバンド信号にモジュロ処理を実行して、前記DPDコンポーネントによって処理された前記対応する第１のベースバンド信号モジュラス値及び前記対応する第２のベースバンド信号モジュラス値を取得するように構成される、
請求項１に記載のトランスミッタ。
【請求項３】
前記信号分離回路において、前記メモリに記憶された前記ルックアップテーブルは２次元ルックアップテーブル（2DLUT）であり、前記メモリには前記2DLUTが４つ存在し、前記第１のベースバンド信号モジュラス値及び前記第２のベースバンド信号モジュラス値は各2DLUTに入力され、前記乗算器の数は前記2DLUTの数と同じであり、各乗算器の入力は各2DLUTの出力であり、
前記信号分離回路は、２つの前記DPDコンポーネントによって入力された前記第１のベースバンド信号及び前記第２のベースバンド信号を受信し、２つの前記DPDコンポーネントの各々によって入力された前記第１のベースバンド信号及び前記第２のベースバンドについて、前記乗算器のうち１つを用いて前記第１のベースバンド信号を前記2DLUTのうち１つの出力で乗算し、前記乗算器のうち別の１つを用いて前記第２のベースバンド信号を前記2DLUTのうち別の１つの出力で乗算し、第１の信号、第２の信号、第３の信号及び第４の信号を取得し、前記第１の信号、前記第２の信号、前記第３の信号及び第４の信号を前記変調回路に出力するように構成され、
前記第１のベースバンド信号及び前記第２のベースバンド信号は、同じDPDコンポーネントの入力端に入力され、DPD処理が施された前記第１のベースバンド信号及び前記第２のベースバンド信号は、出力端で別々に出力される、
請求項１又は２に記載のトランスミッタ。
【請求項４】
前記モジュロ回路の後に設けられる加算器を更に備え、
前記加算器は、前記モジュロ回路の前記２つのモジュロユニットの出力を入力として用いて、前記モジュロ回路によって実行されたモジュロ処理の後に得られた前記第１のベースバンド信号モジュラス値と前記第２のベースバンド信号モジュラス値との和を取得するように構成され、
前記信号分離回路において、前記メモリに記憶された前記ルックアップテーブルは１次元ルックアップテーブル（1DLUT）であり、前記メモリには前記1DLUTが４つ存在し、前記乗算器の数は前記1DLUTの数と同じであり、各乗算器の入力が前記1DLUTの出力であるとき、各1DLUTの入力は、前記加算器によって出力された前記第１のベースバンド信号モジュラス値と前記第２のベースバンド信号モジュラス値との前記和であり、
前記信号分離回路は、２つの前記DPDコンポーネントによって入力された前記第１のベースバンド信号及び前記第２のベースバンド信号を受信し、前記２つのDPDコンポーネントの各々からの前記第１のベースバンド信号及び前記第２のベースバンドについて、前記乗算器のうち１つを用いて前記第１のベースバンド信号を前記2DLUTのうち１つで乗算し、前記乗算器のうち別の１つを用いて前記第２のベースバンド信号を前記2DLUTのうち別の１つの出力で乗算して、第１の信号、第２の信号、第３の信号及び第４の信号を取得し、前記第１の信号、前記第２の信号、前記第３の信号及び第４の信号を前記変調回路に出力するように構成され、
前記第１のベースバンド信号及び前記第２のベースバンド信号は、同じDPDコンポーネントの入力端に入力され、DPD処理が施された前記第１のベースバンド信号及び前記第２のベースバンド信号は、出力端で別々に出力される、
請求項１又は２に記載のトランスミッタ。
【請求項５】
前記変調回路は、入力端がそれぞれ前記信号分離回路に接続された４つのデジタルアップコンバージョン（DUC）コンポーネントと、前記DUCに交差接続された２つの加算器と、前記加算器に接続されたデジタルアナログ変換器（DAC）と、前記DACに接続されたアナログ直角変調（AQM）コンポーネントとを含み、
前記変調回路は、前記DUCのうちの２つを用いて、前記第１の信号及び前記第２の信号に対して１対１のアップコンバージョンを実行して、前記第１の信号及び前記第２の信号の周波数をfc_bandAに変更し、他の２つの前記DUCを用いて、前記第３の信号及び前記第４の信号に対して１対１のアップコンバージョンを実行して、前記第３の信号及び前記第４の信号の周波数をfc_bandBに変更し、前記DUCに交差接続された前記加算器を用いて、アップコンバージョン処理が施された前記第１の信号をアップコンバージョン処理が施された前記第３の信号に、アップコンバージョン処理が施された前記第２の信号をアップコンバージョン処理が施された前記第４の信号に、それぞれ加算して、第１の加算信号及び第２の加算信号を取得するように構成され、前記第１の加算信号及び前記第２の加算信号に対して、各加算器に接続されたDACを用いてデジタルアナログ変換が実行され、前記変調回路は、前記AQMコンポーネントを用いて、デジタルアナログ変換の施された前記第１の加算信号及び前記第２の加算信号をそれぞれ対応する無線周波動作周波数に変調し、前記第１の加算信号及び前記第２の加算信号を前記デュアルバンド電力増幅器に入力するように構成される、
請求項１乃至４のいずれか一項に記載のトランスミッタ。
【請求項６】
前記信号分離回路において、前記メモリに記憶された前記ルックアップテーブルは２次元ルックアップテーブル（2DLUT）であり、前記メモリには前記2DLUTが３つ存在し、前記第１のベースバンド信号モジュラス値及び前記第２のベースバンド信号モジュラス値は各2DLUTに入力され、前記2DLUTのうち２つがそれぞれ１つの乗算器に接続され、各乗算器の入力は各2DLUTの出力であり、
前記信号分離回路は、乗算器に接続されていない前記2DLUTの出力を第５の信号として用い、前記第５の信号を前記変調回路に直接出力し、前記DPDコンポーネントによって入力され且つ１つの信号に合成された前記第１のベースバンド信号及び前記第２のベースバンド信号を受信し、前記DPDコンポーネントの各々からの合成された各信号について、前記第１のベースバンド信号及び前記第２のベースバンド信号が合成された前記信号を、前記乗算器の１つに接続された前記2DLUTのうち１つの前記出力で乗算して、第６の信号及び第７の信号を取得し、前記第６の信号及び前記第７の信号を前記変調回路に出力するように構成される、
請求項１又は２に記載のトランスミッタ。
【請求項７】
前記信号分離回路において、前記メモリに記憶された前記ルックアップテーブルは２次元ルックアップテーブル（2DLUT）であり、前記メモリには前記2DLUTが１つ存在し、前記第１のベースバンド信号モジュラス値及び第２のベースバンド信号モジュラス値は前記2DLUTに入力され、
前記信号分離回路は、前記2DLUTの出力を第５の信号として、前記第５の信号を前記変調回路に直接出力し、前記DPDコンポーネントによって入力され且つ１つの信号に合成された前記第１のベースバンド信号及び前記第２のベースバンド信号を受信し、前記DPDコンポーネントの各々からの合成された各信号について、前記乗算器を用いて、受信された前記第１のベースバンド信号モジュラス値及び前記第２のベースバンド信号モジュラス値を、前記第１のベースバンド信号及び前記第２のベースバンド信号が合成された前記信号で乗算して、第６の信号及び第７の信号を取得し、前記第６の信号及び前記第７の信号を前記変調回路に出力するように構成される、
請求項１又は２に記載のトランスミッタ。
【請求項８】
前記モジュロ回路の後に設けられる加算器を更に備え、
前記加算器は、前記モジュロ回路の前記２つのモジュロユニットの出力を入力として用いて、前記モジュロ回路によって実行されたモジュロ処理の後に得られた前記第１のベースバンド信号モジュラス値と前記第２のベースバンド信号モジュラス値の和を取得するように構成され、
前記信号分離回路において、前記メモリに記憶された前記ルックアップテーブルは１次元ルックアップテーブル（1DLUT）であり、前記メモリには前記1DLUTが３つ存在し、前記加算器によって出力される前記第１のベースバンド信号モジュラス値と前記第２のベースバンド信号モジュラス値との和は各1DLUTに入力され、前記1DLUTのうち２つはそれぞれ１つの乗算器に接続され、各乗算器の入力は前記1DLUTの出力であり、
前記信号分離回路は、乗算器に接続されていない前記1DLUTの出力を第５の信号として用いて、前記第５の信号を前記変調回路に直接出力し、前記DPDコンポーネントによって入力され且つ１つの信号に合成された前記第１のベースバンド信号及び前記第２のベースバンド信号を受信し、前記DPDコンポーネントの各々からの合成された各信号について、前記第１のベースバンド信号及び前記第２のベースバンド信号が合成された前記信号を、前記乗算器に接続された前記1DLUTのうち１つの前記出力で乗算して、第６の信号及び第７の信号を取得し、前記第６の信号及び前記第７の信号を前記変調回路に出力するように構成される、
請求項２に記載のトランスミッタ。
【請求項９】
前記モジュロ回路の後に設けられる加算器を更に備え、
前記加算器は、前記モジュロ回路の前記２つのモジュロユニットの出力を入力として用いて、前記モジュロ回路によって実行されたモジュロ処理の後に得られた前記ベースバンド信号モジュラス値の和を取得するように構成され、
前記信号分離回路において、前記メモリに記憶された前記ルックアップテーブルは１次元ルックアップテーブル（1DLUT）であり、前記メモリには前記1DLUTが１つ存在し、前記加算器によって出力される前記第１のベースバンド信号モジュラス値と前記第２のベースバンド信号モジュラス値との和は前記1DLUTに入力され、
前記信号分離回路は、前記1DLUTの出力を第５の信号として用いて、前記第５の信号を前記変調回路に直接出力し、前記DPDコンポーネントによって入力され且つ１つの信号に合成された前記第１のベースバンド信号及び前記第２のベースバンド信号を受信し、前記DPDコンポーネントの各々からの合成された各信号について、前記乗算器を用いて、受信された前記第１のベースバンド信号モジュラス値と前記第２のベースバンド信号モジュラス値の和を、前記第１のベースバンド信号及び前記第２のベースバンド信号が合成された前記信号で乗算して、第６の信号及び第７の信号を取得し、前記第６の信号及び前記第７の信号を前記変調回路に出力するように構成される、
請求項２に記載のトランスミッタ。
【請求項１０】
前記変調回路は、前記信号分離回路の前記乗算器に接続されていない、前記ルックアップテーブルを記憶する前記メモリの端に直接接続されたデジタルアナログコンバータ（DAC）と、前記信号分離回路の２つの乗算器の出力端にそれぞれ接続された２つのデジタルアップコンバージョン（DUC）コンポーネントと、前記２つのDUCに接続された加算器と、前記加算器に接続された別のDACと、前記別のDACに接続されたアナログ直角変調（AQM）コンポーネントとを含み、前記ルックアップテーブルは1DLUT又は2DLUTを含み、
前記変調回路は、前記信号分離回路に直接接続された前記DACによって出力されたエンベロープ信号を前記デュアルバンド電力増幅器に入力し、前記DUCコンポーネントを用いて前記第６の信号にアップコンバージョンを実行して前記第６の信号の周波数をfc_bandAに変更し、前記別のDUCコンポーネントを用いて前記第７の信号にアップコンバージョンを実行して前記第７の信号の周波数をfc_bandBに変更し、前記加算器を用いて、アップコンバージョン処理が施された前記第７の信号を、アップコンバージョン処理が施された前記第６の信号に加算して、第３の加算信号を取得し、前記加算器に接続された前記DACを用いて前記第３の加算信号にデジタルアナログ変換を実行し、前記AQMコンポーネントを用いて、変換後に得られた前記第３の加算信号を対応する無線周波動作周波数に変調し、前記第３の加算信号を前記デュアルバンド電力増幅器に入力するように構成される、
請求項６又は８に記載のトランスミッタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２０１５年６月３０日に中国特許庁に提出された「デュアルバンドデュアル入力電力増幅器トランスミッタ」と題された中国特許出願第２０１５１０３７３２４６．８号の優先権を主張し、その全体が参照により本明細書に組み込まれる。
【０００２】
本発明は、通信技術の分野に関し、より詳細にはトランスミッタに関する。
【背景技術】
【０００３】
３Ｇ／４Ｇ通信技術の発達により、高次変調マルチキャリアトランスミッタが３Ｇ／４Ｇネットワークに広く適用されている。電力無線周波増幅器は、トランスミッタにおいて最も消費電力が大きくなるように設計されており、最も重要なコンポーネントのひとつであり、基地局の信頼性と熱消費を決定する。したがって、電力無線周波増幅器には多くの注意を払う必要がある。
【０００４】
現在、市場には多くのタイプのトランスミッタが存在する。単一入力マルチバンドトランスミッタの構造が図１に示されており、DPD（digital  pre-distortion，デジタルプリディストーション）コンポーネント、DUC（digital  up-conversion、デジタルアップコンバージョン）コンポーネント、加算器、DAC（digital-analog  convertor、デジタルアナログコンバータ）、AQM（analog  quadrate  modulation、アナログ直角変調）コンポーネント及び単一入力デュアルバンドPA（power  amplifier、電力増幅器）を備える。図２には多入力単一バンドトランスミッタの基本構造が示されており、DPDコンポーネント、信号分離回路、DAC、AQM及びデュアル入力単一バンドPAを備える。デュアル入力デュアルバンドPAは、独立して１つの帯域の信号を送信する場合、デュアル入力単一バンドPAとみなすことができる。
【０００５】
従来技術では、デュアル入力デュアルバンドPAの場合、１つの出力には複数の対応する入力信号の組合わせがある場合があるので、デュアル入力デュアルバンドPAは分離パスを選択するという問題がある。つまり、１つの出力に対して異なるパスが存在し、異なるパスはPAがパフォーマンスに及ぼす影響は異なる。デュアル入力デュアルバンドPAをデュアル入力単一バンドPA（１つのバンドの信号を独立して送信する場合の最適分離パス）として使用する場合、２つの帯域が異なるので、他の帯域の送信信号は、帯域内の電力増幅器の効率等に直接影響を与える。
【０００６】
このことから分かるように、デュアル入力デュアルバンドPAが同時に複数の帯域で信号を送信する場合、どのように電力増幅器を正常に動作させ、比較的高い効率を維持するかが、現在解決される必要がある問題である。
【発明の概要】
【０００７】
本願の実施形態の第１の態様では、トランスミッタは、デュアルバンド入力回路、モジュロ回路、信号分離回路、変調回路及びデュアルバンド電力増幅器を備え、
デュアルバンド入力回路は、第１のバンド入力端と、第２のバンド入力端と、第１のバンド入力端及び第２のバンド入力端に接続された２つのデジタルプリディストーション（DPD）コンポーネントとを含み、第１のバンド入力端によって入力された第１のベースバンド信号と第２のバンド入力端によって入力された第２のベースバンド信号とを出力するように構成され、第１のベースバンド信号及び第２のベースバンド信号は、出力される前にDPDコンポーネントによって処理され、
モジュロ回路は、入力された第１のベースバンド信号及び第２のベースバンド信号にモジュロ処理を実行し、対応する第１のベースバンド信号モジュラス値及び対応する第２のベースバンド信号モジュラス値を出力するように構成され、
信号分離回路は、ルックアップテーブルを記憶しているメモリと乗算器とを含み、DPDコンポーネントによって入力された第１のベースバンド信号及び第２のベースバンド信号、並びに、モジュロ回路からの第１のベースバンド信号モジュラス値及び第２のベースバンド信号モジュラス値を受信し、ルックアップテーブル及び乗算器に基づいてそれぞれ信号分離処理を実行して多重分離信号を取得するように構成され、
変調回路は信号分離回路に接続され、信号分離回路によって出力された多重分離信号を受信し、多重分離信号に合成処理を実行して、２つの対応する処理信号を取得し、２つの対応する処理信号を対応する動作周波数に変調し、２つの処理信号をデュアルバンド電力増幅器に出力する。
【０００８】
本願の実施形態の第１の態様の第１の実施では、モジュロ回路は２つのモジュロユニットを含み、２つのモジュロユニットは、それぞれ第１のバンド入力端及び第２のバンド入力端に接続され、第１のバンド入力端によって入力された第１のベースバンド信号と第２のバンド入力端によって入力された第２のベースバンド信号とにそれぞれモジュロ処理を実行して、対応する第１のベースバンド信号モジュラス値及び対応する第２のベースバンド信号モジュラス値を取得するように構成され、又は、
それぞれDPDコンポーネントの出力端に接続され、DPDコンポーネントによって処理された第１のベースバンド信号及び第２のベースバンド信号にモジュロ処理を実行し、DPDコンポーネントによって処理された対応する第１のベースバンド信号モジュラス値及び対応する第２のベースバンド信号モジュラス値を取得するように構成される。
【０００９】
本願の実施形態の第１の態様の第２の実施では、信号分離回路において、メモリに記憶されたルックアップテーブルは２次元ルックアップテーブル（2DLUT）であり、メモリには2DLUTが４つ存在し、第１のベースバンド信号モジュラス値及び第２のベースバンド信号モジュラス値は各2DLUTに入力され、乗算器の数は2DLUTの数と同じであり、各乗算器の入力は各2DLUTの出力であり、
信号分離回路は、２つのDPDコンポーネントによって入力された第１のベースバンド信号及び第２のベースバンド信号を受信し、２つのDPDコンポーネントの各々によって入力された第１のベースバンド信号及び第２のベースバンドについて、乗算器のうち１つを用いて第１のベースバンド信号を2DLUTのうち１つの出力で乗算し、乗算器のうち別の１つを用いて第２のベースバンド信号を2DLUTのうち別の１つの出力で乗算し、第１の信号、第２の信号、第３の信号及び第４の信号を取得し、第１の信号、第２の信号、第３の信号及び第４の信号を変調回路に出力するように構成され、
第１のベースバンド信号及び第２のベースバンド信号は、同じDPDコンポーネントの入力端に入力され、DPD処理が施された第１のベースバンド信号及び第２のベースバンド信号は、出力端で別々に出力される。
【００１０】
本願の実施形態の第１の態様の第３の実施では、トランスミッタは更に、モジュロ回路の後に設けられる加算器を備える。加算器は、モジュロ回路の２つのモジュロユニットの出力を入力として用いて、モジュロ回路によって実行されたモジュロ処理の後に得られた第１のベースバンド信号モジュラス値と第２のベースバンド信号モジュラス値との和を取得するように構成され、
信号分離回路において、メモリに記憶されたルックアップテーブルは１次元ルックアップテーブル（1DLUT）であり、メモリには1DLUTが４つ存在し、乗算器の数は1DLUTの数と同じであり、各乗算器の入力が1DLUTの出力であるとき、各1DLUTの入力は、加算器によって出力された第１のベースバンド信号モジュラス値と第２のベースバンド信号モジュラス値との和であり、
信号分離回路は、２つのDPDコンポーネントによって入力された第１のベースバンド信号及び第２のベースバンド信号を受信し、２つのDPDコンポーネントの各々からの第１のベースバンド信号及び第２のベースバンドについて、乗算器のうち１つを用いて第１のベースバンド信号を2DLUTのうち１つの出力で乗算し、乗算器のうち別の１つを用いて第２のベースバンド信号を2DLUTのうち別の１つの出力で乗算し、第１の信号、第２の信号、第３の信号及び第４の信号を取得し、第１の信号、第２の信号、第３の信号及び第４の信号を変調回路に出力するように構成される。第１のベースバンド信号及び第２のベースバンド信号は、同じDPDコンポーネントの入力端に入力され、DPD処理が施された第１のベースバンド信号及び第２のベースバンド信号は、出力端で別々に出力される。
【００１１】
本願の実施形態の第１の態様の第４の実施では、変調回路は、入力端がそれぞれ信号分離回路に接続された４つのデジタルアップコンバージョン（DUC）コンポーネントと、DUC（DUCコンポーネント）に交差接続された２つの加算器と、加算器に接続されたデジタルアナログ変換器（DAC）と、DACに接続されたアナログ直角変調（AQM）コンポーネントとを含み、
変調回路は、DUCのうちの２つを用いて、第１の信号及び第２の信号に対して１対１のアップコンバージョンを実行して、第１の信号及び第２の信号の周波数をfc_bandAに変更し、他の２つのDUCを用いて、第３の信号及び第４の信号に対して１対１のアップコンバージョンを実行して、第３の信号及び第４の信号の周波数をfc_bandBに変更し、DUCに交差接続された加算器を用いて、アップコンバージョン処理が施された第１の信号をアップコンバージョン処理が施された第３の信号に、アップコンバージョン処理が施された第２の信号をアップコンバージョン処理が施された第４の信号に、それぞれ加算して、第１の加算信号及び第２の加算信号を取得するように構成され、第１の加算信号及び第２の加算信号に対して、各加算器に接続されたDACを用いてデジタルアナログ変換が実行され、変調回路は、AQMにより、デジタルアナログ変換の施された第１の加算信号及び第２の加算信号をそれぞれ対応する無線周波動作周波数に変調し、第１の加算信号及び第２の加算信号をデュアル入力デュアルバンド電力増幅器に入力するように構成される。
【００１２】
本願の実施形態の第１の態様の第５の実施では、信号分離回路において、メモリに記憶されたルックアップテーブルは２次元ルックアップテーブル（2DLUT）であり、メモリには2DLUTが３つ存在し、第１のベースバンド信号モジュラス値及び第２のベースバンド信号モジュラス値は各2DLUTに入力され、2DLUTのうち２つがそれぞれ１つの乗算器に接続され、各乗算器の入力は各2DLUTの出力であり、
信号分離回路は、乗算器に接続されていない2DLUTの出力を第５の信号として、第５の信号を変調回路に直接出力し、DPDコンポーネントによって入力され且つ１つの信号に合成された第１のベースバンド信号及び第２のベースバンド信号を受信し、DPDコンポーネントの各々からの合成された各信号について、第１のベースバンド信号及び第２のベースバンド信号が合成された信号を、乗算器の１つに接続された2DLUTのうち１つの出力で乗算して、第６の信号及び第７の信号を取得し、第６の信号及び第７の信号を変調回路に出力するように構成される。
【００１３】
本願の実施形態の第１の態様の第６の実施では、信号分離回路において、メモリに記憶されたルックアップテーブルは２次元ルックアップテーブル（2DLUT）であり、メモリには2DLUTが１つ存在し、第１のベースバンド信号モジュラス値及び第２のベースバンド信号モジュラス値は2DLUTに入力され、
信号分離回路は、2DLUTの出力を第５の信号として、第５の信号を変調回路に直接出力し、DPDコンポーネントによって入力され且つ１つの信号に合成された第１のベースバンド信号及び第２のベースバンド信号を受信し、DPDコンポーネントの各々からの合成された各信号について、乗算器を用いて、受信された第１のベースバンド信号モジュラス値及び第２のベースバンド信号モジュラス値を、第１のベースバンド信号及び第２のベースバンド信号が合成された信号で乗算して、第６の信号及び第７の信号を取得し、第６の信号及び第７の信号を変調回路に出力するように構成される。
【００１４】
本願の実施形態の第１の態様の第７の実施では、トランスミッタは更に、モジュロ回路の後に設けられる加算器を備える。加算器は、モジュロ回路の２つのモジュロユニットの出力を入力として用いて、モジュロ回路によって実行されたモジュロ処理の後に得られた第１のベースバンド信号モジュラス値と第２のベースバンド信号モジュラス値の和を取得するように構成され、
信号分離回路において、メモリに記憶されたルックアップテーブルは１次元ルックアップテーブル（1DLUT）であり、メモリには1DLUTが３つ存在し、加算器によって出力される第１のベースバンド信号モジュラス値と第２のベースバンド信号モジュラス値との和は各1DLUTに入力され、1DLUTのうち２つはそれぞれ１つの乗算器に接続され、各乗算器の入力は1DLUTの出力であり、
信号分離回路は、乗算器に接続されていない1DLUTの出力を第５の信号として、第５の信号を変調回路に直接出力し、DPDコンポーネントによって入力され且つ１つの信号に合成された第１のベースバンド信号及び第２のベースバンド信号を受信し、DPDコンポーネントの各々からの合成された各信号について、第１のベースバンド信号及び第２のベースバンド信号が合成された信号を、乗算器に接続された1DLUTのうち１つの出力で乗算して、第６の信号及び第７の信号を取得し、第６の信号及び第７の信号を変調回路に出力するように構成される。
【００１５】
本願の実施形態の第１の態様の第８の実施では、トランスミッタは更に、モジュロ回路の後に設けられる加算器を備える。加算器は、モジュロ回路の２つのモジュロユニットの出力を入力として用いて、モジュロ回路によって実行されたモジュロ処理の後に得られたベースバンド信号モジュラス値の和を取得するように構成され、
信号分離回路において、メモリに記憶されたルックアップテーブルは１次元ルックアップテーブル（1DLUT）であり、メモリには1DLUTが１つ存在し、加算器によって出力される第１のベースバンド信号モジュラス値と第２のベースバンド信号モジュラス値との和は1DLUTに入力され、
信号分離回路は、1DLUTの出力を第５の信号として、第５の信号を変調回路に直接出力し、DPDコンポーネントによって入力され且つ１つの信号に合成された第１のベースバンド信号及び第２のベースバンド信号を受信し、DPDコンポーネントの各々からの合成された各信号について、乗算器を用いて、受信された第１のベースバンド信号モジュラス値及び第２のベースバンド信号モジュラス値を、第１のベースバンド信号及び第２のベースバンド信号が合成された信号で乗算して、第６の信号及び第７の信号を取得し、第６の信号及び第７の信号を変調回路に出力するように構成される。
【００１６】
本願の実施形態の第１の態様の第９の実施では、変調回路は、信号分離回路の乗算器に接続されていない、ルックアップテーブルを記憶するメモリの端に直接接続されたDACと、信号分離回路の２つの乗算器の出力端にそれぞれ接続された２つのDUCコンポーネントと、２つのDUCに接続された加算器と、加算器に接続された別のDACと、別のDACに接続されたAQMコンポーネントとを含む。ルックアップテーブルは1DLUT又は2DLUTを含み、
変調回路は、信号分離回路に直接接続されたDACによって出力されたエンベロープ信号をデュアルバンド電力増幅器に入力し、DUCコンポーネントを用いて第６の信号にアップコンバージョンを実行して第６の信号の周波数をfc_bandAに変更し、別のDUCコンポーネントを用いて第７の信号にアップコンバージョンを実行して第７の信号の周波数をfc_bandBに変更し、加算器を用いて、アップコンバージョン処理が施された第７の信号を、アップコンバージョン処理が施された第６の信号に加算して、第３の加算信号を取得し、加算器に接続されたDACを用いて第３の加算信号にデジタルアナログ変換を実行し、AQMコンポーネントを用いて、変換後に得られた第３の加算信号を対応する無線周波動作周波数に変調し、第３の加算信号をデュアルバンド電力増幅器に入力するように構成される。
【００１７】
上記の解決策に従って分かるように、本願の実施形態はトランスミッタを提供する。トランスミッタは、デュアルバンド入力回路と、モジュロ回路と、信号分離回路と、変調回路と、デュアルバンド電力増幅器とを備える。デュアルバンド入力回路は、少なくとも２つの帯域入力端と、２つの帯域入力端にそれぞれ接続されたDPD（DPDコンポーネント）とを有する。デュアルバンド入力回路は、信号分離回路に接続され、２つの帯域入力端から入力されるベースバンド信号を出力する。ベースバンド信号は、出力される前にDPDによって処理される。モジュロ回路は、入力されたベースバンド信号に対してモジュロ処理を実行し、対応するベースバンド信号モジュラス値を出力する。信号分離回路は、ルックアップテーブルを記憶するメモリと、乗算器とを有する。信号分離回路は、デュアルバンド入力回路によって入力された２つの帯域のベースバンド信号と、モジュロ回路によって入力されたベースバンド信号モジュラス値とを受信し、分離を実行して、分離後に多重分離信号を得る。変調回路は、信号分離回路に接続され、信号分離回路によって出力された多重分離信号を受信し、多重分離信号を処理して２つの処理信号を得て、２つの処理信号を対応する動作周波数に変調し、２つの処理信号をデュアルバンド電力増幅器に出力する。本願の実施形態に開示されるデュアルバンドデュアル入力電力増幅器トランスミッタは、前述の回路アーキテクチャを採用することにより、デュアルバンドシナリオに多入力単一バンド電力増幅器を導入する。単一入力デュアルバンド電力増幅器と比較して、デュアル入力デュアルバンド電力増幅器が２つの帯域の信号を同時に送信するとき、電力増幅器は正常に動作し、比較的高い効率を維持することができる。
【図面の簡単な説明】
【００１８】
本発明の実施形態又は従来技術における技術的解決策をより明確に説明するために、実施形態又は従来技術を説明するために必要な添付図面を簡単に説明する。当然ながら、添付図面は以下の説明において、本発明の一部の実施形態を示すに過ぎない。当業者であれば、創意工夫なしにこれらの添付図面から他の図面を更に導出することができる。
【図１】従来技術における単一入力マルチバンドトランスミッタの概略構造図である。
【図２】従来技術における多入力単一バンドトランスミッタの概略構造図である。
【図３】本発明の実施形態１に係る、デュアルバンドデュアル入力電力増幅器トランスミッタの概略構造図である。
【図４】本発明の実施形態２に係る、デュアルバンドデュアル入力電力増幅器トランスミッタの概略構造図である。
【図５】本発明の実施形態３に係る、デュアルバンドデュアル入力電力増幅器トランスミッタの概略構造図である。
【図６】本発明の実施形態４に係る、デュアルバンドデュアル入力電力増幅器トランスミッタの概略構造図である。
【図７】本願の実施形態５に係る、デュアルバンドデュアル入力電力増幅器トランスミッタの概略構造図である。  本明細書、特許請求の範囲及び添付図面において、「第１」、「第２」、「第３」、「第４」など（もしあれば）という用語は、同様の部分を区別するように意図されているが、必ずしも特定の順番又は順序を示すとは限らない。なお、このように使用されるデータは、適切な場合に交換可能であるので、本明細書に記載された本願の実施形態は、本明細書に示され又は説明された順序以外の順序で実施され得る。
【発明を実施するための形態】
【００１９】
本願の実施形態で使用される英語略語のフルネーム及び中国語の説明を以下に記載する。
DPDコンポーネント：digital  pre-distortion、デジタルプリディストーションコンポーネント；
DUCコンポーネント：digital  up-conversion、デジタルアップコンバージョンコンポーネント；
DAC：digital-analog  convertor、デジタルアナログ変換器；
AQM：analog  quadrate  modulation、アナログ直角変調；
PA：power  amplifier、電力増幅器。
【００２０】
以下、本発明の実施形態における技術的解決策を、本発明の実施形態における添付図面を参照しながら、明確且つ完全に説明する。当然ながら、記載された実施形態は、本発明の実施形態の一部に過ぎず全てではない。当業者が創意工夫なしに本発明の実施形態に基づいて得る他の実施形態は、全て本発明の保護範囲に包含されるものとする。
【００２１】
背景技術から分かるように、デュアル入力デュアルバンド電力増幅器は、分離パスを選択するという問題があり、従来技術では、デュアル入力デュアルバンド電力増幅器アーキテクチャのトランスミッタは存在しない。したがって、単一帯域から２帯域への移行のプロセスにおいて、デュアル入力デュアルバンド電力増幅器が同時に信号を送信するとき、デュアルバンドトランスミッタの全体的な伝送効率を保証することは困難である。したがって、本願の実施形態は、デュアルバンドデュアル入力電力増幅器トランスミッタを開示する。トランスミッタは、デュアルバンドデュアル入力電力増幅器トランスミッタの回路アーキテクチャを構築することにより、デュアルバンドシナリオに多入力単一バンド電力増幅器を導入する。したがって、デュアル入力デュアルバンド電力増幅器が２つの帯域の信号を同時に送信するとき、電力増幅器は正常に動作し、比較的高い効率を維持することができる。特定のアーキテクチャ及び実施プロセスは、以下の具体的な実施形態を用いて詳細に説明される。
【００２２】
実施形態１
図３に示されるように、図３は、本願の実施形態１に係るデュアルバンドデュアル入力電力増幅器トランスミッタのアーキテクチャ図である。デュアルバンドデュアル入力電力増幅器トランスミッタは、主に、デュアルバンド入力回路１と、モジュロ回路２と、信号分離回路３と、変調回路４と、デュアルバンド電力増幅器５とを備える。
【００２３】
デュアルバンド入力回路１は、第１の帯域入力端Aと、第２の帯域入力端Bと、第１の帯域入力端A及び第２の帯域入力端Bにそれぞれ接続されたDPDコンポーネント（図３ではDPDA、DPDBと表記）とを有する。
【００２４】
デュアルバンド入力回路１は、第１の帯域入力端Aによって入力される第１のベースバンド信号と、第２の帯域入力端Bによって入力される第２のベースバンド信号とを出力するように構成される。第１のベースバンド信号及び第２のベースバンド信号は、出力前にDPDコンポーネントによって処理される。
【００２５】
なお、同じDPDコンポーネントの入力端は第１のベースバンド信号及び第２のベースバンド信号を入力し、DPD処理が施された第１のベースバンド信号及び第２のベースバンド信号は、出力端で別々に出力される。
【００２６】
モジュロ回路２は、入力された第１のベースバンド信号及び第２のベースバンド信号にモジュロ処理を実行し、対応する第１のベースバンド信号モジュラス値及び対応する第２のベースバンド信号モジュラス値を出力するように構成される。
【００２７】
なお、モジュロ回路２は独立に存在してもよいし、デュアルバンド入力回路１に設けられてもよいし、信号分離回路３に設けられてもよい。
【００２８】
信号分離回路３は、ルックアップテーブルを記憶しているメモリ３１と乗算器３２とを含み、DPDコンポーネントによって入力された第１のベースバンド信号及び第２のベースバンド信号、並びに、モジュロ回路２からの第１のベースバンド信号モジュラス値及び第２のベースバンド信号モジュラス値を受信し、ルックアップテーブル３１及び乗算器３２に基づいて信号分離処理を別々に実行して、分離後の多重分離信号を得るように構成される。
【００２９】
変調回路４は、信号分離回路３に接続され、信号分離回路３によって出力された多重分離信号を受信し、多重分離信号に合成処理を実行して、２つの対応する処理信号を取得し、２つの対応する処理信号を対応する動作周波数に変調し、２つの処理信号をデュアルバンド電力増幅器５に出力する。
【００３０】
本願の本実施形態では、前述の開示された回路アーキテクチャを採用することにより、多入力単一バンド電力増幅器がデュアルバンドシナリオに導入される。単一入力デュアルバンド電力増幅器と比較して、デュアル入力デュアルバンド電力増幅器が２つの帯域の信号を同時に送信するとき、電力増幅器は正常に動作し、比較的高い効率を維持することができる。
【００３１】
実施形態２
本願の実施形態１で開示されたデュアルバンドデュアル入力電力増幅器トランスミッタによれば、図４に示されるように、図４は、本願の実施形態２に係るデュアルバンドデュアル入力電力増幅器トランスミッタの概略構造図である。デュアルバンドデュアル入力電力増幅器トランスミッタは、デュアルバンド入力回路と、モジュロ回路と、信号分離回路３と、変調回路と、デュアルバンド電力増幅器５（図中PAで表される）とを備える。
【００３２】
デュアルバンド入力回路は、第１の帯域入力端Aと、第２の帯域入力端Bと、DPDAコンポーネントと、それぞれ第１の帯域入力端Aと第２の帯域入力端Bによって入力される第１のベースバンド信号Aと第２のベースバンド信号Bがそれぞれ入力されるDPDBコンポーネントとを有する。第１のベースバンド信号A1は、第１の帯域入力端Aから入力され、DPDAコンポーネントとDPDBコンポーネントに別々に入力される。第２のベースバンド信号B1は、第２の帯域入力端Bから入力され、DPDBコンポーネントとDPDAコンポーネントとに別々に入力される。
【００３３】
モジュロ回路は、２つのモジュロユニット（図４では２１と２２で示される）を含む。
【００３４】
モジュロユニット２１は、第１の帯域入力端Aに接続され、第１の帯域入力端Aから入力された第１のベースバンド信号A1にモジュロ処理を実行して、対応する第１のベースバンド信号モジュラス値|A1|を得るように構成される。
【００３５】
モジュロユニット２２は、第２の帯域入力端Bに接続され、第２の帯域入力端Bにから入力された第２のベースバンド信号B1にモジュロ処理を実行して、対応する第２のベースバンド信号モジュラス値|B1|を得るように構成される。
【００３６】
なお、モジュロユニット２１及びモジュロユニット２２の図４に開示された位置に加えて、モジュロユニット２１及びモジュロユニット２２はそれぞれDPDコンポーネントの出力端に接続されてよく、DPDコンポーネントによって処理された第１のベースバンド信号及び第２のベースバンド信号にモジュロ処理を実行し、DPDコンポーネントによって処理された対応する第１のベースバンド信号モジュラス値及び対応する第２のベースバンド信号モジュラス値を取得するように構成される。
【００３７】
信号分離回路３では、メモリに記憶されたルックアップテーブルは２次元ルックアップテーブル2DLUTであり、メモリにはそのような2DLUTが４つ存在する。各2DLUTの２つの入力端は、それぞれ第１のベースバンド信号モジュラス値|A1|と第２のベースバンド信号モジュラス値|B1|を入力する。乗算器３２の数は2DLUTの数と同じであり、各乗算器３２の入力は2DLUTの出力である。
【００３８】
信号分離回路３は、DPDA及びDPDBから入力された第１のベースバンド信号A1及び第２のベースバンド信号B1を受信し、１つの乗算器３２を用いて、DPDAによって入力された第１のベースバンド信号A1と第２のベースバンド信号B1をそれぞれ2DLUTの出力で乗算し、１つの乗算器３２を用いて、DPDBによって入力された第１のベースバンド信号A1と第２のベースバンド信号B1をそれぞれ2DLUTの出力で乗算し、第１の信号D1、第２の信号D2、第３の信号D3及び第４の信号D4を取得し、第１の信号D1、第２の信号D2、第３の信号D3及び第４の信号D4を変調回路に出力する。
【００３９】
同じDPDコンポーネントの入力端は第１のベースバンド信号A1及び第２のベースバンド信号B1を入力し、DPD処理が施された第１のベースバンド信号A1と第２のベースバンド信号B1は出力端で別々に出力される。通常、４つの2DLUTの値は異なるが、2DLUTの値は特定の場合に同じになることがある。
【００４０】
以上の処理について詳細に説明する。第１のベースバンド信号A1はDPDAとDPDBに別々に入力され、モジュロ回路に入力され、モジュロ回路は第１のベースバンド信号モジュラス値|A1|を出力する。第２のベースバンド信号B1はDPDAとDPDBに別々に入力され、モジュロ回路２に入力され、モジュロ回路は第２のベースバンド信号モジュラス値|B1|を出力する。
【００４１】
DPDAによって入力された第１のベースバンド信号A1及び第２のベースバンド信号B1に対して、デジタルプリディストーション処理が施される。デジタルプリディストーション処理後に得られる第１のベースバンド信号A1と第２のベースバンド信号B1は、出力端で別々に出力される。同様の処理がDPDBに対して実行される。
【００４２】
４つの2DLUTについて、第１のベースバンド信号モジュラス値と第２のベースバンド信号モジュラス値が各2DLUTに入力される。各2DLUTは２つのモジュラス値を処理し、１つの信号の形で２つのモジュラス値を出力する。２つの2DLUTで出力された信号は、１つの乗算器３２を用いて、DPDAによって出力された第１のベースバンド信号A1及び第２のベースバンド信号B1で乗算され、第１の信号D1及び第３の信号D3が出力される。他の２つの2DLUTから出力された信号は、別の乗算器３２を用いて、DPDBによって出力された第１のベースバンド信号A1及び第２のベースバンド信号B1で乗算され、第２の信号D2及び第４の信号D4が出力される。信号分離回路３は、第１の信号D1、第２の信号D2、第３の信号D3及び第４の信号D4を変調回路に出力する。
【００４３】
変調回路は、入力端が信号分離回路３に個別に接続された４つのDUCコンポーネントと、DUCに交差接続された２つの加算器４１と、加算器４１に接続されたDAC４２と、DACに接続されたAQMコンポーネント４２とを含む。
【００４４】
変調回路は、DUCのうちの２つを用いて、第１の信号D1及び第２の信号D2に対して１対１のアップコンバージョンを実行して、第１の信号D1及び第２の信号D2の周波数をfc_bandAに変更し、他の２つのDUCを用いて、第３の信号D3及び第４の信号D4に対して１対１のアップコンバージョンを実行して、第３の信号D3及び第４の信号D4の周波数をfc_bandBに変更し、DUCに交差接続された加算器４１を用いて、アップコンバージョン処理の施された第１の信号D1をアップコンバージョン処理の施された第３の信号D3に、アップコンバージョン処理の施された第２の信号D2をアップコンバージョン処理の施された第４の信号D4に、それぞれ加算して、第１の加算信号S1及び第２の加算信号S2を取得し（第１の加算信号S1及び第２の加算信号S2に対して、各加算器４１に接続されたDACを用いてデジタルアナログ変換が実行される）、AQMにより、デジタルアナログ変換の施された第１の加算信号S1及び第２の加算信号S2をそれぞれ対応する無線周波動作周波数に変調し、第１の加算信号S1及び第２の加算信号S2をデュアル入力デュアルバンド電力増幅器５（PA）に入力するように構成される。
【００４５】
２つの帯域の２つの信号は、本願のこの実施形態に開示されたデュアルバンドデュアル入力電力増幅器トランスミッタのアーキテクチャを使用することによって信号分離モジュールによって処理され、４つの信号を得る。第１の帯域の信号を分離することによって得られた２つの信号に対してアップコンバージョンが実行され、周波数をfc_bandAに変更する。第２の帯域の信号を分離することによって得られた２つの信号に対してアップコンバージョンが実行され、周波数をfc_bandBに変更する。次に、周波数が変更された４つの信号が交差加算されて、それぞれ２つの帯域の信号を含む２つの信号S1及びS2が得られる。そして、DACを用いて信号S1，S2に別々にデジタルアナログ変換が実行され、信号S1，S2はAQMにより無線周波動作周波数に変調されてから、デュアル入力デュアルバンド電力増幅器に入力される。
【００４６】
本願の本実施形態では、前述の開示された回路アーキテクチャを採用することにより、デュアルバンドシナリオに多入力単一バンド電力増幅器が導入される。デュアル入力デュアルバンド電力増幅器が２つの帯域の信号を同時に送信するとき、電力増幅器は正常に動作し、比較的高い効率を維持することができる。
【００４７】
実施形態３
本願の実施形態１及び実施形態２に開示されたデュアルバンドデュアル入力電力増幅器トランスミッタに基づき、図５に示されるように、図５は、本発明の実施形態３に係る、デュアルバンドデュアル入力電力増幅器トランスミッタの概略構造図である。デュアルバンドデュアル入力電力増幅器トランスミッタは、デュアルバンド入力回路、モジュロ回路、加算器６、信号分離回路３、変調回路及びデュアルバンド電力増幅器５（PA）を備える。
【００４８】
本願の実施形態２に開示されているデュアルバンドデュアル入力電力増幅器との違いは、加算器６がモジュロ回路の後に設けられることである。加算器６は、モジュロ回路の２つのモジュロユニット２１，２２の出力を入力として用いて、モジュロ回路によって実行されるモジュロ処理の後に得られる第１のベースバンド信号モジュラス値|A1|と第２のベースバンド信号モジュラス値|B1|との和を得るように構成される。
【００４９】
信号分離回路３では、メモリに記憶されたルックアップテーブルは１次元ルックアップテーブル1DLUTであり、メモリにはそのような1DLUTが４つ存在する。乗算器３２の数は、1DLUTの数と同じである。各乗算器３２の入力が1DLUTの出力である場合、各1DLUTの入力は、加算器によって出力される、第１のベースバンド信号モジュラス値|A1|と第２のベースバンド信号モジュラス値|B1|の和である。
【００５０】
本願の実施形態３では、2DLUTは、|A1|＋|B1|及び1DLUTに置き換えられる。理論的な根拠は、デュアルバンド電力増幅器の性能が常に最大電圧振幅によって制限され、|A1|＋|B1|の値が電力増幅器の過渡信号の最大振幅に対応することである。同様の最大振幅に対して、同じoutphasing位相角（ＬＵＴの出力値）を電力増幅器に印加すると、最適な性能が近似的に得られる。
【００５１】
本願の実施形態３に開示されたデュアルバンドデュアル入力電力増幅器トランスミッタでは、デュアルバンド入力回路１、モジュロ回路２、変調回路４及びデュアルバンド電力増幅器５の実行プロセスは本願の実施形態１及び実施形態２と同様であり、ここでは詳細な説明を省略する。主に信号分離回路３における信号処理について詳細に説明する。
【００５２】
信号分離回路は、２つのDPDコンポーネントによって入力された第１のベースバンド信号及び第２のベースバンド信号を受信し、同じDPDコンポーネントによって入力された第１のベースバンド信号と第２のベースバンド信号とを、１つの乗算器を用いて、1DLUTのうち１つの出力でそれぞれ乗算して、第１の信号D1、第２の信号D2、第３の信号D3及び第４の信号D4を取得し、第１の信号D1、第２の信号D2、第３の信号D3及び第４の信号D4を変調回路に出力するように構成される。
【００５３】
同じDPDコンポーネントの入力端は第１のベースバンド信号及び第２のベースバンド信号を入力し、DPD処理された第１のベースバンド信号及び第２のベースバンド信号は、出力端で別々に出力される。通常、４つの1DLUTの値は異なるが、特定の場合には1DLUTの値は同じ値になることがある。
【００５４】
本願の実施形態２の値と比較すると、このアーキテクチャで採用される４つの1DLUTの値の利点は、本実施形態の1DLUTの値が多次元デュアルトーントラバーサルスキャンによって取得される必要がなく、各バンドの最適なパスでのみシングルトーンスキャンを実行する必要があることである。本願の実施形態２と比較して、リソースと複雑さが明らかに改善されている。但し、本発明はこれに限定されない。値は別の方式で取得されてよい。
【００５５】
以上の処理を詳細に説明する。すなわち、第１のベースバンド信号モジュラス値|A1|と第２のベースバンド信号モジュラス値|B1|との和は、各1DLUTに入力される。信号は、1DLUTによって処理された後に出力されて、乗算器３２の入力として機能する。各1DLUTは対応して、乗算器３２の入力として機能する。２つの乗算器３２の別の入力は、DPDAとDPDBによって別々に入力されデジタルプリディストーション処理の後に得られる、第１のベースバンド信号A1である。残りの２つの乗算器３２の別の入力は、DPDAとDPDBによって別々に入力されデジタルプリディストーション処理の後に得られる、第２のベースバンド信号である。
【００５６】
４つの乗算器３２によって乗算処理が施された第１の信号D5、第２の信号D6、第３の信号D7及び第４の信号D8は、変調回路に出力される。変調回路は図４に示される変調回路と一致し、ここでは詳細の説明を省略する。
【００５７】
なお、本願の実施形態２と本願の実施形態３において、第１の信号、第２の信号、第３の信号、第１の加算信号、第２の加算信号における「第１」、「第２」、「第３」、「第４」は、処理プロセスで得られるいくつかの信号を識別するために使用されるものに過ぎず、実施形態２と実施形態３の同一識別子の信号に含まれる内容が同じであることを示すものではない。
【００５８】
２つの帯域の２つの信号は、本願の本実施形態に開示されたデュアルバンドデュアル入力電力増幅器トランスミッタのアーキテクチャを用いることにより、信号分離モジュールによって処理されて、４つの信号が得られる。第１の帯域の信号を分離することによって得られた２つの信号に対してアップコンバージョンを実行して、周波数をfc_bandAに変更する。第２の帯域の信号を分離することによって得られた２つの信号に対してアップコンバージョンを実行して、周波数をfc_bandBに変更する。次に、周波数が変更された４つの信号が交差加算されて、それぞれ２つの帯域の信号を含む２つの信号S1，S2が得られる。そして、DACを用いて信号S1，S2に別々にデジタルアナログ変換が実行され、信号S1，S2はAQMにより無線周波動作周波数に変調されてから、デュアル入力デュアルバンド電力増幅器に入力される。
【００５９】
本願の本実施形態では、前述の開示された回路アーキテクチャを採用することにより、デュアルバンドシナリオに多入力単一バンド電力増幅器が導入される。シングル入力デュアルバンド電力増幅器と比較して、デュアル入力デュアルバンド電力増幅器が２つの帯域の信号を同時に送信するとき、電力増幅器は正常に動作し、比較的高い効率を維持することができる。
【００６０】
実施形態４
本願の実施形態１及び実施形態２に開示されたデュアルバンドデュアル入力電力増幅器トランスミッタに基づき、図６に示されるように、図６は、本発明の実施形態４に係る、デュアルバンドデュアル入力電力増幅器トランスミッタの概略構造図である。デュアルバンドデュアル入力電力増幅器トランスミッタは、デュアルバンド入力回路、モジュロ回路、信号分離回路３、変調回路及びデュアルバンド電力増幅器５（図中PA）を備える。
【００６１】
デュアルバンド入力回路は、第１の帯域入力端Aと、第２の帯域入力端Bと、第１の帯域入力端Aと第２の帯域入力端Bとによってそれぞれ入力される第１のベースバンド信号Aと第２のベースバンド信号Bがそれぞれ入力されるDPDAコンポーネント及びDPDBコンポーネントとを含む。第１のベースバンド信号A1は、第１の帯域入力端Aから入力され、DPDAコンポーネントとDPDBコンポーネントに別々に入力される。第２のベースバンド信号B1は、第２の帯域入力端Bから入力され、DPDBコンポーネントとDPDAコンポーネントに別々に入力される。
【００６２】
モジュロ回路は、２つのモジュロユニット（図６では２１，２２で示される）を含む。
【００６３】
モジュロユニット２１は、第１の帯域入力端Aに接続され、第１の帯域入力端Aから入力された第１のベースバンド信号A1にモジュロ処理を実行して、対応する第１のベースバンド信号モジュラス値を得るように構成される。
【００６４】
モジュロユニット２２は、第２の帯域入力端Bに接続され、第２の帯域入力端Bから入力された第２のベースバンド信号B1１に対してモジュロ処理を実行して、対応する第２のベースバンド信号モジュラス値を得るように構成される。
【００６５】
なお、図６に開示されたモジュロユニット２１及びモジュロユニット２２の位置に加えて、モジュロユニット２１及びモジュロユニット２２はそれぞれDPDコンポーネントの出力端に接続されてよく、DPDコンポーネントによって処理された第１のベースバンド信号及び第２のベースバンド信号にモジュロ処理を実行し、DPDコンポーネントによって処理された対応する第１のベースバンド信号モジュラス値及び対応する第２のベースバンド信号モジュラス値を取得するように構成される。
【００６６】
本願の実施形態２及び実施形態３に開示された信号分離回路との違いは、本願の実施形態４に開示された信号分離回路３において、メモリに少なくとも３つのルックアップテーブルが存在することである。ルックアップテーブルは2DLUTである。第１のベースバンド信号モジュラス値|A1|及び第２のベースバンド信号モジュラス値|B1|は、各2DLUTに入力される。２つの2DLUTはそれぞれ１つの乗算器３２に接続される。各乗算器３２の入力は2DLUTの出力である。信号分離回路３では、２つの乗算器３２のみが存在する。
【００６７】
上記の構造に基づいて、信号分離回路３は、乗算器３２に接続されていない2DLUTの出力を第５の信号D5として用い、第５の信号D5を変調回路４に直接出力し、DPDコンポーネントによって入力され１つの信号に結合された第１のベースバンド信号A1及び第２のベースバンド信号B1を受信し、第１のベースバンド信号A1と第２のベースバンド信号B1とが合成された信号を、乗算器３２に接続された2DLUTの出力でそれぞれ乗算して、第６の信号D6及び第７の信号D7を取得し、第６の信号D6及び第７の信号D7を変調回路に出力するように構成される。
【００６８】
通常、３つの2DLUTの値は異なるが、2DLUTの値は特定の場合同じになることがある。
【００６９】
以上の処理について詳細に説明する。DPDAは、第１のベースバンド信号A1及び第２のベースバンド信号B1を受信し、２つの帯域の信号に対してデジタルプリディストーション処理を実行し、処理後に２つの信号が合成された信号を出力し、その信号を、2DLUTに接続された乗算器３２の入力として用いる。DPDBは同じ処理を実行する。第１のベースバンド信号モジュラス値|A1|及び第２のベースバンド信号モジュラス値|B1|は、各2DLUTに入力され、処理後に１つの信号の形で出力される。２つの2DLUTによって出力された信号は、接続された乗算器３２にそれぞれ入力され、第１のベースバンド信号A1及び第２のベースバンド信号B1にデジタルプリディストーション処理を実行することによって得られた１つの信号で乗算されて、第６の信号D6及び第７の信号D7が得られる。第６の信号D6及び第７の信号D7は、変調回路４に出力される。乗算器に接続されていない別の2DLUTは、入力された第１のベースバンド信号モジュラス値|A1|及び第２のベースバンド信号モジュラス値|B1|を処理して１つの信号を取得し、その信号を変調回路４に直接出力する。
【００７０】
変調回路は、信号分離回路３の乗算器３２に接続されていない、ルックアップテーブルを記憶するメモリの端に直接接続されたDAC（ルックアップテーブルは2DLUTを含む）と、信号分離回路３の２つの乗算器３２の出力端にそれぞれ接続された２つのDUCコンポーネントと、２つのDUCに接続された加算器４１と、加算器４１に接続された他のDACと、他方のDACに接続されたAQMコンポーネントとを含む。
【００７１】
変調回路は、信号分離回路３に直接接続されたDACによって出力されたエンベロープ信号Ｓ４をデュアルバンド電力増幅器５に直接入力し、DUCコンポーネントを用いて第６の信号D6にアップコンバージョンを実行して第６の信号D6の周波数をfc_bandAに変更し、他のDUCコンポーネントを用いて第７の信号D7にアップコンバージョンを実行して第７の信号D7の周波数をfc_bandBに変更し、加算器を用いて、アップコンバージョン処理が施された第７の信号D7を、アップコンバージョン処理が施された第６の信号D6に加算して、第３の加算信号Ｓ３を取得し、加算器６に接続されたDACを用いて第３の加算信号Ｓ３にデジタル／アナログ変換を実行し、AQMコンポーネントを用いて、変換後に得られた第３の加算信号Ｓ３を対応する無線周波動作周波数に変調し、変換後に得られた第３の加算信号Ｓ３をデュアルバンド電力増幅器５に入力するように構成される。
【００７２】
なお、本願の実施形態４で開示されたアーキテクチャのエンベロープ信号Ｓ４は、その入力が２つの帯域の信号のモジュラス値である2DLUTによって、出力される。電力増幅器のドレイン電圧又は負荷変調電圧は、エンベロープ信号のエンベロープに応じてリアルタイムで調整される。
【００７３】
２つの帯域の２つの信号は、本願の本実施形態に開示されたデュアルバンドデュアル入力電力増幅器トランスミッタのアーキテクチャを採用することにより、信号分離モジュールによって処理されて、４つの信号が得られる。第１の帯域の信号を分離することによって得られた２つの信号に対してアップコンバージョンが実行されて、周波数がfc_bandAに変更される。第２の帯域の信号を分離することによって得られた２つの信号に対してアップコンバージョンが実行されて、周波数がfc_bandBに変更される。次に、周波数が変更された４つの信号が交差加算されて、それぞれ２つの帯域の信号を含む２つの信号S1，S2が得られる。そして、DACを用いて信号S1，S2に対して別々にデジタルアナログ変換が実行され、信号S1，S2は、AQMにより無線周波動作周波数に変調された後、デュアル入力デュアルバンド電力増幅器に入力される。
【００７４】
本願の本実施形態では、前述の開示された回路アーキテクチャを採用することにより、デュアルバンドシナリオに多入力単一バンド電力増幅器が導入される。単一入力デュアルバンド電力増幅器と比較すると、デュアル入力デュアルバンド電力増幅器が２つの帯域の信号を同時に送信するとき、電力増幅器は正常に動作し、比較的高い効率を維持することができる。
【００７５】
なお、本願の実施形態４に開示されたデュアルバンドデュアル入力電力増幅器トランスミッタに基づき、図６に示される信号分離回路３では、その入力が第１のベースバンド信号モジュラス値及び第２のベースバンド信号モジュラス値である、２つの乗算器３２に接続された2DLUTの出力は、同様に１に等しくてよい。すなわち、乗算器３２に接続された２つの2DLUTは存在しなくてもよい。
【００７６】
すなわち、信号分離回路３は、2DLUTの出力を第５の信号D5として用い、第５の信号D5を変調回路に直接出力し、DPDコンポーネントによって入力され且つ１つの信号に合成された第１のベースバンド信号A1及び第２のベースバンド信号B1を受信し、乗算器３２を直接用いて、受信された第１のベースバンド信号モジュラス値|A1|と第２のベースバンド信号モジュラス値|B1|とに、第１のベースバンド信号A1と第２のベースバンド信号B1が結合された信号をそれぞれ乗算して、第６の信号D6及び第７の信号D7を取得し、第６の信号D6及び第７の信号D7を変調回路に出力するように構成される。
【００７７】
同様に、このアーキテクチャを採用することにより、デュアルバンドシナリオに多入力単一バンド電力増幅器を更に導入することができる。単一入力デュアルバンド電力増幅器と比較して、デュアル入力デュアルバンド電力増幅器が２つの帯域の信号を同時に送信するとき、電力増幅器は正常に動作し、比較的高い効率を維持することができる。
【００７８】
実施形態５
本願の実施形態１及び実施形態４に開示されたデュアルバンドデュアル入力電力増幅器トランスミッタによれば、図７に示されるように、図７は、本願の実施形態５に係る、デュアルバンドデュアル入力電力増幅器トランスミッタの概略構造図である。デュアルバンドデュアル入力電力増幅器トランスミッタは、デュアルバンド入力回路、モジュロ回路、加算器６、信号分離回路３、変調回路及びデュアルバンド電力増幅器５（図中PA）を備える。
【００７９】
本願の実施形態４に開示されたデュアルバンドデュアル入力電力増幅器トランスミッタとの違いは、加算器６がモジュロ回路の後に設けられることである。加算器６は、モジュロ回路の２つのモジュロユニット２１，２２の出力を入力として用いて、モジュロ回路によって実行されるモジュロ処理の後に得られる第１のベースバンド信号モジュラス値|A1|と第２のベースバンド信号モジュラス値|B1|との和を得るように構成される。
【００８０】
信号分離回路において、メモリに記憶されたルックアップテーブルは、１次元ルックアップテーブル1DLUTである。そのような1DLUTはメモリ内に３つ存在する。加算器６によって出力される第１のベースバンド信号モジュラス値|A1|と第２のベースバンド信号モジュラス値|B1|との和は、各1DLUTに入力される。1DLUTのうち２つはそれぞれ１つの乗算器３２に接続され、各乗算器３２の入力は1DLUTの出力である。
【００８１】
本願の実施形態５では、2DLUTは、|A1|＋|B1|及び1DLUTに置き換えられる。理論的な根拠は、デュアルバンド電力増幅器の性能が常に最大電圧振幅によって制限され、|A1|＋|B1|の値が電力増幅器の過渡信号の最大振幅に対応することである。同様の最大振幅に対して、同じoutphasing位相角（ＬＵＴの出力値）を電力増幅器に印加すると、最適な性能が近似的に得られる。
【００８２】
信号分離回路３は、乗算器に接続されていない1DLUTの出力を第５の信号D5として用い、第５の信号D5を変調回路に直接出力し、DPDコンポーネントによって入力され且つ１つの信号に合成された第１のベースバンド信号A1及び第２のベースバンド信号B1を受信し、第１のベースバンド信号A1と第２のベースバンド信号B1とが合成された信号を、乗算器３２に接続された1DLUTの出力でそれぞれ乗算して、第６の信号D6及び第７の信号D7を取得し、第６の信号D6及び第７の信号D7を変調回路に出力するように構成される。
【００８３】
通常、３つの1DLUTの値は異なるが、1DLUTの値は特定の場合において同じであることがある。
【００８４】
なお、本願の第４の実施の形態における第５の信号D5、第６の信号、第７の信号、第３の加算信号の「５」、「６」、「７」、「３」、本出願の実施の形態５は、処理過程で得られたいくつかの信号を識別するためのものであり、実施の形態４及び実施の形態５の同一識別子の信号に含まれる内容が同じであることを示すものではない。
【００８５】
なお、本願の実施形態５に開示されたデュアルバンドデュアル入力電力増幅器トランスミッタに基づき、図７に示される信号分離回路３では、その入力が第１のベースバンド信号モジュラス値|A1|と第２のベースバンド信号モジュラス値|B1|との和である、２つの乗算器３２に接続された1DLUTの出力は、同様に１に等しくてよい。すなわち、乗算器３２に接続された1DLUTは存在しなくてもよい（図中の破線のボックスは、1DLUTが存在しても存在しなくてもよいことを示す）。
【００８６】
すなわち、信号分離回路３では、メモリにこのような1DLUTが少なくとも１つ存在し、加算器６によって出力される第１のベースバンド信号モジュラス値|A1|と第２のベースバンド信号モジュラス値|B1|との和が、1DLUTに入力される。1DLUTの出力は、変調回路のDACに直接接続される。
【００８７】
信号分離回路３は、1DLUTの出力を第５の信号D5として用い、第５の信号D5を変調回路に直接出力し、DPDコンポーネントによって入力され且つ１つの信号に合成された第１のベースバンド信号A1及び第２のベースバンド信号B1を受信し、乗算器３２を用いて、受信された第１のベースバンド信号モジュラス値|A1|及び第２のベースバンド信号モジュラス値|B1|を、第１のベースバンド信号A1及び第２のベースバンド信号B1が合成された信号でそれぞれ乗算して、第６の信号D6及び第７の信号D7を取得し、第６の信号D6及び第７の信号D7を変調回路に出力するように構成される。
【００８８】
結論として、本願の実施形態１〜実施形態５に開示されたデュアルバンドデュアル入力電力増幅器トランスミッタのアーキテクチャによれば、該アーキテクチャを採用することにより、デュアルバンドシナリオに多入力単一バンド電力増幅器を導入することができる。単一入力デュアルバンド電力増幅器と比較して、デュアル入力デュアルバンド電力増幅器が２つの帯域の信号を同時に送信するとき、電力増幅器は正常に動作し、比較的高い効率を維持することができる。
【００８９】
以上の実施形態の説明に基づき、当業者であれば、本願が、必須のハードウェアプラットフォームにソフトウェアを追加することによって実現することができ、又はハードウェアのみによって実現することができることを明確に理解することができるであろう。ほとんどの場合、前者が好ましい実施方式である。このような理解に基づき、背景部分の技術に寄与する本願の技術的解決策の全部又は一部は、ソフトウェア製品の形態で実施することができる。コンピュータソフトウェア製品は、ＲＯＭ／ＲＡＭ、磁気ディスク、光ディスクなどの記憶媒体に記憶されてよく、コンピュータ装置（パーソナルコンピュータ、サーバ、ネットワーク装置などであってよい）に本願の実施形態又は実施形態の一部に記載された方法を実行するように命令するための命令を含む。
【００９０】
本明細書の実施形態は全て漸進的に記載されており、実施形態の中の同一又は類似の部分についてはこれらの実施形態を参照し、各実施形態は他の実施形態との差異に焦点を当てている。実施形態に開示されたシステムは、実施形態に開示された方法に対応するので比較的簡単に記載されており、方法のそれらに関連する部分については方法の説明を参照する。
【００９１】
本明細書では、本願の原理及び実施方式を説明するために、具体的な例を用いた。前述の実施形態は、本願の方法及び思想を理解しやすくすることを意図したものに過ぎない。加えて、実施方式及び適用範囲に関しては、当業者が本願の思想に従って変更を加えることができる。したがって、本明細書の内容は、本願の限定として解釈されるべきではない。
【００９２】
上に開示された実施形態は、当業者が本発明を実施又は使用することを可能にするために記載されている。実施形態に対する様々な修正は、当業者には明らかであり、本明細書で定義される一般原理は、本発明の範囲から逸脱することなく、他の実施形態において実施されてもよい。したがって、本発明は、本明細書に記載された実施形態に限定されるものではなく、本明細書に開示される原理及び新規性に従う最も広い範囲に及ぶ。
【図１】
0006483867.tif 000002
【図２】
0006483867.tif 000003
【図３】
0006483867.tif 000004
【図４】
0006483867.tif 000005
【図５】
0006483867.tif 000006
【図６】
0006483867.tif 000007
【図７】
0006483867.tif 000008