(57)【特許請求の範囲】
【請求項１】
マルチキャリア変調信号のビット割り当て装置であって、
予め設定された調整用総ビット数に基づいて、マルチキャリア変調信号の、最大ビット数が割り当てられているサブキャリアのうちの、平均パワーが最小であるサブキャリアのビット数を減少させるための調整ユニットを含み、
前記調整ユニットは、
前記調整用総ビット数を設定するための設定モジュール；
前記設定モジュールが設定した前記調整用総ビット数に基づいて、目標ビット数を確定するための確定モジュール；
所定のビット割り当て方法により、前記確定モジュールが確定した前記目標ビット数に基づいて、前記マルチキャリア変調信号の各サブキャリアのためにビット数及び平均パワーを割り当てるための割り当てモジュール；及び
最大ビット数が割り当てられているサブキャリアのうちの、平均パワーが最小であるサブキャリアのビット数を、所定数まで減少させ、即ち、減少した総ビット数が前記調整用総ビット数に等しくなるまで減少させるための調整モジュールを含む、装置。
【請求項２】
請求項１に記載の装置であって、
前記調整モジュールは、所定のビット数をステップ長さとして、前記最大ビット数が割り当てられているサブキャリアのうちの、平均パワーが最小であるサブキャリアのビット数を、所定数まで減少させ、即ち、減少した総ビット数が前記調整用総ビット数に等しくなるまで減少させる、装置。
【請求項３】
請求項２に記載の装置であって、
前記所定のビット数は１である、装置。
【請求項４】
請求項１〜３のうちのいずれか１項に記載のマルチキャリア変調信号のビット割り当て装置を含む、マルチキャリア通信システム。
【請求項５】
マルチキャリア変調信号のビット割り当て方法であって、
予め設置された調整用総ビット数に基づいて、マルチキャリア変調信号の、最大ビット数が割り当てられているサブキャリアのうちの、平均パワーが最小であるサブキャリアのビット数を減少させるステップを含み、
前記ステップは、
調整用総ビット数を設定し；
前記調整用総ビット数に基づいて、目標ビット数を確定し；
所定のビット割り当て方法により、前記目標ビット数に基づいて、前記マルチキャリア変調信号の各サブキャリアのためにビット数及び平均パワーを割り当て；及び
最大ビット数が割り当てられているサブキャリアのうちの、平均パワーが最小であるサブキャリアのビット数を、所定数まで減少させ、即ち、減少した総ビット数が前記調整用総ビット数に等しくなるまで減少させることを含む、方法。
【請求項６】
請求項５に記載の方法であって、
所定のビット数をステップ長さとして、前記最大ビット数が割り当てられているサブキャリアのうちの、平均パワーが最小であるサブキャリアのビット数を、所定数まで減少させ、即ち、減少した総ビット数が前記調整用総ビット数に等しくなるまで減少させる、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通信技術分野に関し、特に、マルチキャリア変調信号のビット割り当て方法、装置及びシステムに関する。
【背景技術】
【０００２】
マルチキャリア変調は複数のサブキャリア信号を採用する。それは、データ流を若干個のサブデータ流に分解することで、サブデータ流に、かなり低い伝送レートを持たせ、そして、これらのデータを用いてそれぞれ若干個のサブキャリアを変調する。マルチキャリア変調信号は、サブキャリアデータの伝送レートが比較的低く、シンボル周期が比較的長いなどの特徴を有する。マルチキャリア変調は、複数種類の技術で実現することができ、例えば、DMT（Discrete  Multi-tone、DMT）、OFDM（Orthogonal  Frequency  Division  Multiplexing、OFDM）などで実現することができる。FFT（Fast  Fourier  Transform、FFT）は、マルチキャリア変調を実現し得る一種の有効な方法である。
【０００３】
マルチキャリア変調信号に存在する一つの問題は、そのPAPR（Peak  to  Average  Power  Ratio、PAPR）が比較的高いとのことである。実際の応用に当たって、送信機の出力信号のピーク値は通常限られているのである。よって、信号の平均パワー（電力）を上げるために、信号のPAPRを下げる必要がある。そのうち、一種の最も常用の方法は、マルチキャリア変調信号に対してクリッピング（Clipping）を直接行うことである。クリッピング法は、PAPRを下げて信号の平均パワーを上げ得ると同時に、信号歪み（distortion）（クリッピング歪みとも言う）を引き起こすこともある。他方では、マルチキャリア変調信号が複数のサブキャリア信号の重ね合わせより構成されるため、幾つかの特殊のビットパターンの場合、極めて高いPAPRが現れることがあり、これらの極めて高いPAPRのシンボルに対してクリッピング処理を行うことで、かなり大きな信号歪みが生じ、これによって、該シンボルにバーストエラー（burst  error）をもたらすことがある。このようなバーストエラーの発生する確率が高くなくて、平均ビットエラーレートへの影響が少ないが、このようなバーストエラーは、FEC（Forward  Error  Correction、FEC）復号（デコード）の失効を引き起こすことで、通信失敗をもたらすことができる。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
背景技術に言及の問題を克服するために、本発明の実施例は、マルチキャリア変調信号のバーストエラーを低減するよう、マルチキャリア変調信号のビット割り当て方法、装置及びシステムを提供することを課題とする。
【課題を解決するための手段】
【０００５】
本発明の実施例の第一側面によれば、マルチキャリア変調信号のビット割り当て方法が提供され、そのうち、前記方法は、予め設置された調整用総ビット数に基づいて、マルチキャリア変調信号の、最大ビット数が割り当てられているサブキャリアのうちの、平均パワーが最小であるサブキャリアのビット数を減少させることを含む。
【０００６】
本発明の実施例の第二側面によれば、マルチキャリア変調信号のビット割り当て装置が提供され、そのうち、前記装置は、予め設置された調整用総ビット数に基づいて、マルチキャリア変調信号の、最大ビット数が割り当てられているサブキャリアのうちの、平均パワーが最小であるサブキャリアのビット数を減少させるための調整ユニットを含む。
【０００７】
本発明の実施例の第三側面によれば、マルチキャリア通信システム中の送信機が提供され、前記送信機は、前述のビット割り当て装置を含む。
【０００８】
本発明の実施例の第四側面によれば、マルチキャリア通信システム中の受信機が提供され、前記受信機は、前述のビット割り当て装置を含む。
【０００９】
本発明の実施例の第五側面によれば、マルチキャリア通信システムが提供され、前記システムは、前述のビット割り当て装置を含む。
【００１０】
本発明の実施例の他の側面によれば、コンピュータ可読プログラムが提供され、そのうち、マルチキャリア変調信号のビット割り当て装置中で前記プログラムを実行する時に、前記プログラムは、コンピュータに、前記装置中で前述の第一側面に記載の方法を実行させる。
【００１１】
本発明の実施例の他の側面によれば、コンピュータ可読プログラムを記憶した記憶媒体が提供され、そのうち、前記コンピュータ可読プログラムは、コンピュータに、マルチキャリア変調信号のビット割り当て装置中で前述の第一側面に記載の方法を実行させる。
【００１２】
本発明の有益な効果は、クリッピング歪みへのトレランス（tolerance）が最低であるサブキャリアのビット割り当て数を減少させることで、バーストエラーを低減し、FEC（Forward  Error  Correction、FEC）復号の成功を保証することができる。
【図面の簡単な説明】
【００１３】
【図１】実施例１におけるマルチキャリア変調信号のビット割り当て方法のフローチャートである。
【図２】実施例１における他のマルチキャリア変調信号のビット割り当て方法のフローチャートである。
【図３】マルチキャリア通信システムのビットエラーレートが調整用総ビット数に伴って変化することを示す図である。
【図４】実施例２におけるマルチキャリア変調信号のビット割り当て装置の構成図である。
【図５】実施例２における他のマルチキャリア変調信号のビット割り当て装置の構成図である。
【図６】実施例３における送信機の構成図である。
【図７】実施例４における受信機の構成図である。
【図８】実施例５におけるマルチキャリア通信システムの構成図である。
【発明を実施するための形態】
【００１４】
以下、添付した図面を参照しながら本発明を実施するための形態を詳しく説明する。
【００１５】
本発明の実施例はマルチキャリア変調信号のビット割り当て方法を提供する。従来のビット割り当てアルゴリズムによれば、異なるサブキャリアのクリッピング歪みへのトレランスがそれぞれ異なる。クリッピング処理での信号歪みが各サブキャリア上で生じた一つの同じ振幅の干渉であるため、変調ビットが最大であり、且つ平均パワーが最小であるサブキャリアのクリッピング歪みへのトレランスが最低であり、また、生じたバーストエラーの確率も最大である。よって、本発明の実施例のビット割り当て方法は、クリッピング歪みへのトレランスが最低であるサブキャリアのビット割り当て数を減少させることで、マルチキャリア変調信号のクリッピング歪みへのトレランスを上げることで、バーストエラーを低減し、FEC復号の成功を保証することができる。
【００１６】
以下、図面及び具体的な実施方式を元に本発明の実施例の方法、装置及びシステムについて詳しく説明する。
【実施例１】
【００１７】
本発明の実施例はマルチキャリア変調信号のビット割り当て方法を提供し、図1は、該方法のフローチャートであり、図1に示すように、該方法は、次のステップを含む。
【００１８】
ステップ101：予め設置された調整用総ビット数に基づいて、マルチキャリア変調信号の、最大ビット数が割り当てられているサブキャリアのうちの、パワーが最小であるサブキャリアのビット数を減少させる。
【００１９】
本実施例では、上述のように、変調ビットが最大（最高）である各サブキャリアのクリッピング歪みへのトレランスも異なる。そのうち、平均パワーが比較的大きいサブキャリアのクリッピング歪みへのトレランスも比較的大きく、それらのパフォーマンスは、変調ビットが少し小さく（低く）、且つパワーが比較的小さいサブキャリアと類似する。よって、変調ビットが最大である全てのサブキャリアを直接調整することで、過度な処理を引き起こすことがあり、これによって、元のビット割り当て結果が大きく変わり、システムのパフォーマンスが低下してしまう恐れがある。本実施例の方法は、変調ビットが最大であるサブキャリアだけでなく、これらのサブキャリアの平均パワーも考慮する。上述のように、変調ビットが最大であり、且つ平均パワーが最小であるサブキャリアのクリッピング歪みへのトレランスが最低であり、生じたバーストエラーの確率も最大であるため、この部分のサブキャリアのビット数を減少させることで、この部分のサブキャリアのクリッピング歪みへのトレランスを上げことができ、これにより、バーストエラーを低減し、FEC（Forward  Error  Correction、FEC）復号の成功を保証することができる。
【００２０】
そのうち、調整用総ビット数、即ち、減少する必要があるビット数は、予め設定することができるが、本実施例では、これについて限定しない。
【００２１】
一つの実施方式では、ステップ101は図2に示す方法で実現することができ、図2に示すように、該方法は、次のステップを含む。
【００２２】
ステップ201：調整用総ビット数を設定し；
ステップ202：前記調整用総ビット数に基づいて、目標ビット数を確定し；
ステップ203：所定のビット割り当て方法で、前記目標ビット数に基づいて前記マルチキャリア変調信号の各サブキャリアのためにビット数及び平均パワーを割り当て；
ステップ204：最大ビット数が割り当てられているサブキャリアのうちの、パワーが最小であるサブキャリアのビット数を、所定数まで減少させ、即ち、減少したビット数が前記調整用総ビット数に等しくなるまで減少させる。
【００２３】
ステップ201では、調整用総ビット数がnと記され、即ち、減少する必要があるビットの数量であり、それは、所定のポリシーに基づいて決定することができ、例えば、シミュレーション結果、システム容量、チャネル品質などに基づいて設定することができるが、本実施例では、これについて限定しない。
【００２４】
ステップ202では、目標ビット数がmと記され、即ち、通信システムのレートに対応する総ビット数kと、上述の調整用総ビット数nとの和であり、即ち、m=k+nである。そのうち、通信システムのレートに対応する総ビット数kが一定であるため、上述の調整用総ビット数に基づいて該目標ビット数mを確定することができる。
【００２５】
ステップ203では、目標ビット数を確定した後に、所定のビット割り当て方法を用いて該マルチキャリア変調信号の各サブキャリアのためにビット数及び平均パワーを割り当てることができる。そのうち、本実施例では該所定のビット割り当て方法について限定せず、それは従来のビット割り当て方法、例えば、Chowのビット割り当てアルゴリズム[P.  S.  Chow  et.  al.、“A  Practical  Discrete  Multitone  Transceiver  Loading  Algorithm  for  Data  Transmission  over  Spectrally  Shaped  Channels”、Trans.  Comm.、vol  43、no 2、pp  773  (1995)]を採用しても良く、また、他のビット割り当て方法を採用しても良い。
【００２６】
ステップ204では、各サブキャリアのためにビット数及び平均パワーを割り当てた後に、そのうちから、最大ビット数が割り当てられているサブキャリアのうちの、平均パワーが最小であるサブキャリアを発見し、そして、該サブキャリアのビット数を減少させると同時に、その平均パワーを不変にすることができる。
【００２７】
そのうち、所定のビット数、例えば１をステップ長さとして、上述のサブキャリアのビット数を減少させても良く、即ち、最大ビット数が割り当てられているサブキャリアのうちから平均パワーが最小であるサブキャリアを見つけた後に、該サブキャリアのビット数を１減少させると同時に、その平均パワーを変えず、その後、ステップ204を再び実行し、全てのサブキャリアのうちから、最大ビット数が割り当てられているサブキャリアのうちの、平均パワーが最小であるサブキャリアをもう一度見つけ出し、そして、該サブキャリアのビット数を１減少させると同時に、その平均パワーを不変にし、このような処理を、減少したトータルなビット数が前述の調整用総ビット数に等しくなるまで繰り返して実行する。
【００２８】
上述したような、1をステップ長さとするビット数の減少方法は、例示だけであり、具体的な実施過程では、実際の状況に応じて、他のビット数をステップ長さとして、ビット数を減少させても良く、本実施例では、これについて限定しない。
【００２９】
図3は、マルチキャリア通信システムのビットエラーレート（BER、Bit  Error  Rate）が調整用総ビット数に伴って変化する様子を示す図である。そのうち、調整用総ビット数がゼロである場合、従来のChowのビット割り当てアルゴリズムに対応する。図3から分かるように、調整用総ビット数を合理的に設定することで、本発明の実施例におけるビット割り当て方法は、ビットエラーレートを有効に低減することができる。
【００３０】
本発明の実施例によるマルチキャリア変調信号のビット割り当て方法は、クリッピング歪みへのトレランスが最低であるサブキャリアのビット割り当て数を減少させることで、マルチキャリア変調信号のクリッピング歪みへのトレランスを上げ、バーストエラーを低減し、これにより、FEC復号の成功を保証することができる。
【実施例２】
【００３１】
本発明の実施例は更にマルチキャリア変調信号のビット割り当て装置を提供し、該装置が問題を解決する原理は実施例1の方法に類似するため、その具体的な実施は実施例1の方法の実施を参照することができ、ここでは内容が同じ説明を省略する。
【００３２】
図4は、本実施例のマルチキャリア変調信号のビット割り当て装置の構成図であり、図4に示すように、該装置400は、調整ユニット401を含み、該調整ユニット401は、予め設置された調整用総ビット数に基づいて、マルチキャリア変調信号の、最大ビット数が割り当てられているサブキャリアのうちの、パワーが最小であるサブキャリアのビット数を減少させるために用いられる。
【００３３】
一つの実施方式では、図5に示すように、該調整ユニット401は、設定モジュール501、確定モジュール502、割り当てモジュール503、及び調整モジュール504を含む。
【００３４】
設定モジュール501：調整用総ビット数を設定し；
確定モジュール502：前記設定モジュールが設定した前記調整用総ビット数に基づいて、目標ビット数を確定し；
割り当てモジュール503：所定のビット割り当て方法で、前記確定モジュールが確定した目標ビット数に基づいて、前記マルチキャリア変調信号の各サブキャリアのためにビット数及び平均パワーを割り当て；
調整モジュール504：最大ビット数が割り当てられているサブキャリアのうちの、パワーが最小であるサブキャリアのビット数を、所定数まで減少させ、即ち、減少した総ビット数が前記調整用総ビット数に等しくなるまで減少させる。
【００３５】
そのうち、確定モジュール502が確定した上述の目標ビット数は、通信システムのレートに対応する総ビット数及び上述の調整用総ビット数の和である。
【００３６】
そのうち、上述の調整モジュール504は、所定のビット数をステップ長さとして、最大ビット数が割り当てられているサブキャリアのうちの、平均パワーが最小であるサブキャリアのビット数を、所定数まで減少させ、即ち、減少したトータルなビット数が前記調整用総ビット数に等しくなるまで減少させる。一つの実施方式では、該所定のビット数は１である。
【００３７】
本発明の実施例によるマルチキャリア変調信号のビット割り当て装置は、クリッピング歪みへのトレランスが最低であるサブキャリアのビット割り当て数を減少させることで、マルチキャリア変調信号のクリッピング歪みへのトレランスを上げ、バーストエラーを低減し、これにより、FEC復号の成功を保証することができる。
【実施例３】
【００３８】
本発明の実施例は更に送信機を提供し、それは例えば、マルチキャリア通信システム中の基地局であり、該送信機は、実施例2に記載のマルチキャリア変調信号のビット割り当て装置を含んでも良い。
【００３９】
図6は本実施例の送信機の構成を示す図であり、図6に示すように、該送信機600は、中央処理装置（CPU）601及び記憶装置602を含んでも良く、記憶装置602は中央処理装置601に結合される。そのうち、該記憶装置602は各種のデータを記憶しても良く、また、情報処理用プログラムも記憶することができ、該プログラムは、中央処理装置601の制御により実行することもできる。
【００４０】
一つの実施方式では、実施例2に記載のマルチキャリア変調信号のビット割り当て装置の機能は、中央処理装置601に集約することができ、そのうち、中央処理装置601は、予め設置された調整用総ビット数に基づいて、マルチキャリア変調信号の、最大ビット数が割り当てられているサブキャリアのうちの、平均パワーが最小であるサブキャリアのビット数を減少させるように構成され得る。
【００４１】
オプションで、該中央処理装置601は更に、調整用総ビット数を設定し；前記調整用総ビット数に基づいて、目標ビット数を確定し；所定のビット割り当て方法で、前記目標ビット数に基づいて前記マルチキャリア変調信号の各サブキャリアのためにビット数及びパワーを割り当て；最大ビット数が割り当てられているサブキャリアのうちの、平均パワーが最小であるサブキャリアのビット数を、所定数まで減少させ、即ち、減少した総ビット数が前記調整用総ビット数に等しくなるまで減少させるように構成され得る。
【００４２】
そのうち、前記目標ビット数は、通信システムのレートに対応する総ビット数及び前記調整用総ビット数の和である。
【００４３】
オプションで、該中央処理装置601は更に、所定のビット数をステップ長さとして、最大ビット数が割り当てられているサブキャリアのうちの、パワーが最小であるサブキャリアのビット数を、所定数まで減少させ、即ち、減少した総ビット数が前記調整用総ビット数に等しくなるまで減少させるように構成され得る。そのうち、該所定ビット数は１であっても良い。
【００４４】
他の実施方式では、実施例2に記載のようなビット割り当て装置は、中央処理装置601と独立して配置されても良く、例えば、ビット割り当て装置は、中央処理装置601と接続されるチップとして構成されも良く、また、中央処理装置601の制御によって、該ビット割り当て装置の機能を実現することができる。
【００４５】
また、図6に示すように、送信機600は更に、送受信装置603及びアンテナ604などを含んでも良く、そのうち、上述の部品の機能は従来技術と類似するため、ここでは詳しい説明を省略する。なお、送信機600は図6に示す全ての部品を含む必要がない。また、送信機600は更に、図6に示していない他の部品を含んでも良く、これについては、従来技術を参照することができる。
【００４６】
本発明の実施例による送信機は本発明の実施例によるマルチキャリア変調信号のビット割り当て装置を採用し、クリッピング歪みへのトレランスが最低であるサブキャリアのビット割り当て数を減少させることで、マルチキャリア変調信号のクリッピング歪みへのトレランスを上げ、バーストエラーを低減し、これにより、FEC復号の成功を保証することができる。
【実施例４】
【００４７】
本発明の実施例は更に受信機を提供し、それは例えば、マルチキャリア通信システム中のユーザ装置であり、該受信機は実施例2に記載のマルチキャリア変調信号のビット割り当て装置を含んでも良い。
【００４８】
図7は本実施例の受信機の構成を示す図である。図7に示すように、該受信機700は、中央処理装置（CPU）701及び記憶装置702を含んでもよく、記憶装置702は中央処理装置701にカップリングされる。なお、該図は例示だけであり、更に他の類型の構造を用いて補充し又は該結構を代替することで、関連する機能又は他の機能を実現することもできる。
【００４９】
一つの実施方式では、実施例2に記載のマルチキャリア変調信号のビット割り当て装置の機能は中央処理装置701に統合することができ、そのうち、中央処理装置701は、予め設置された調整用総ビット数に基づいて、マルチキャリア変調信号の、最大ビット数が割り当てられているサブキャリアのうちの、平均パワーが最小であるサブキャリアのビット数を減少されるように構成され得る。
【００５０】
オプションで、該中央処理装置701は更に、調整用総ビット数を設定し；前記調整用総ビット数に基づいて、目標ビット数を確定し；所定のビット割り当て方法で、前記目標ビット数に基づいて前記マルチキャリア変調信号の各サブキャリアのためにビット数及びパワーを割り当て；最大ビット数が割り当てられているサブキャリアのうちの、平均パワーが最小であるサブキャリアのビット数を、所定数まで減少させ、即ち、減少した総ビット数が前記調整用総ビット数に等しくなるまで減少させるように構成され得る。
【００５１】
そのうち、前記目標ビット数は、通信システムのレートに対応する総ビット数及び前記調整用総ビット数の和である。
【００５２】
オプションで、該中央処理装置701は更に、所定のビット数をステップ長さとして、最大ビット数が割り当てられているサブキャリアのうちの、パワーが最小であるサブキャリアのビット数を、所定数まで減少させ、即ち、減少したトータルなビット数が前記調整用総ビット数に等しくなるまで減少させる。そのうち、該所定のビット数は１であっても良い。
【００５３】
他の実施方式では、該ビット割り当て装置は、中央処理装置701と離れて配置されても良く、例えば、該ビット割り当て装置は、中央処理装置701と接続されるチップとして構成され、中央処理装置701の制御によって該ビット割り当て装置の機能を実現することができる。
【００５４】
図7に示すように、該受信機700は更に、通信モジュール703、入力ユニット704、音声処理ユニット705、表示器706、及び電源707を含んでも良い。なお、受信機700は図7に示す全ての部品を含む必要がない。また、受信機700は更に、図7に示していない部品を含んでもよく、これについては、従来技術を参照することができる。
【００５５】
図7に示すように、中央処理装置701は、制御器又はコントローラとも称され、マイクロプロセッサー又は他の処理器及び／又はロジック部品を含んでも良く、該中央処理装置701は、入力を受信し、及び受信機700の各部品の操作を制御することができる。
【００５６】
そのうち、記憶装置702は例えば、バッファ、フレッシュメモリ、ハードディスク、移動可能な媒体、揮発性記憶装置、非揮発性記憶装置、或いは、他の適切な装置のうちの一種又は複数種類のものであってもよく、また、予め定義された或いは予め構成された情報を記憶しても良く、また、関連する実行用プログラムを記憶しても良い。中央処理装置701は、該記憶装置702に記憶の該プログラムを実行することで、情報の記憶或いは処理などを実現することができる。なお、他の部品の機能は、従来技術と類似するため、ここでは詳しい説明を省略する。また、受信機700の各部品は、専用ハードウェア、ファームウェア、ソフトウェア或いはそれらの組み合わせにより実現することができ、これらも本発明の範囲内に属する。
【００５７】
本発明の実施例による受信機は、本発明の実施例によるマルチキャリア変調信号のビット割り当て装置を採用し、クリッピング歪みへのトレランスが最低であるサブキャリアのビット割り当て数を減少させることで、マルチキャリア変調信号のクリッピング歪みへのトレランスを上げ、バーストエラーを低減し、これにより、FEC復号の成功を保証することができる。
【実施例５】
【００５８】
本発明の実施例は更にマルチキャリア通信システムを提供し、図8は該システムの構成を示す図である。図8に示すように、該通信システム800は送信機801、受信機802、及びビット割り当て装置803を含み、そのうち、該ビット割り当て装置803は実施例2のビット割り当て装置により実現することができ、その内容はここに合併され、ここでの記載が省略される。
【００５９】
本発明の実施例におけるマルチキャリア通信システムは本発明の実施例によるマルチキャリア変調信号のビット割り当て装置を採用し、クリッピング歪みへのトレランスが最低であるサブキャリアのビット割り当て数を減少させることで、マルチキャリア変調信号のクリッピング歪みへのトレランスを上げ、バーストエラーを低減し、これにより、FEC復号の成功を保証することができる。
【００６０】
本発明の実施例は更にコンピュータ可読プログラムを提供し、そのうち、ビット割り当て装置中で前記プログラムを実行する時に、前記プログラムは、コンピュータに、前記ビット割り当て装置中で実施例1に記載の方法を実行させ得る。
【００６１】
本発明の実施例は更にコンピュータ可読プログラムを記憶した記憶媒体を提供し、そのうち、前記コンピュータ可読プログラムは、コンピュータに、ビット割り当て装置中で実施例1に記載の方法を実行させ得る。
【００６２】
本発明の以上の装置及び方法は、ハードウェアにより実現することができ、また、ハードウェアとソフトウェアとの組み合わせにより実現することもできる。本発明は、このようなコンピュータ可読プログラムにも関し、即ち、該プログラムは、ロジック部品により実行される時に、該ロジック部品に、上述の装置又は構成部品を実現させることができ、或いは、該ロジック部品に、上述の各種の方法又はステップを実現させることができる。本発明は更に、上述のプログラムの記憶媒体、例えば、ハードディスク、磁気ディスク、光ディスク、DVD、flashメモリなどにも関する。
【００６３】
また、上述の各実施例を含む実施形態に関し、更に以下の付記を開示する。
【００６４】
（付記1）
ビット割り当て装置であって、
予め設置された調整用総ビット数に基づいて、マルチキャリア変調信号の、最大ビット数が割り当てられているサブキャリアのうちの、平均パワーが最小であるサブキャリアのビット数を減少させるための調整ユニットを含む、装置。
【００６５】
（付記2）
付記1に記載の装置であって、
前記調整ユニットは、
前記調整用総ビット数を設定するための設定モジュール；
前記設定モジュールが設定した前記調整用総ビット数に基づいて、目標ビット数を確定するための確定モジュール；
所定のビット割り当て方法を用いて、前記確定モジュールが確定した前記目標ビット数に基づいて、前記マルチキャリア変調信号の各サブキャリアのためにビット数及びパワーを割り当てるための割り当てモジュール；及び
最大ビット数が割り当てられているサブキャリアのうちの、平均パワーが最小であるサブキャリアのビット数を、所定数まで減少させ、即ち、減少した総ビット数が前記調整用総ビット数に等しくなるまで減少させるための調整モジュールを含む、装置。
【００６６】
（付記3）
付記2に記載の装置であって、
前記確定モジュールが確定した前記目標ビット数は、通信システムのレートに対応する総ビット数と前記調整用総ビット数との和である、装置。
【００６７】
（付記4）
付記2に記載の装置であって、
前記調整モジュールは、所定のビット数をステップ長さとして、最大ビット数が割り当てられているサブキャリアのうちの、平均パワーが最小であるサブキャリアのビット数を、所定数まで減少させ、即ち、減少した総ビット数が前記調整用総ビット数に等しくなるまで減少させる、装置。
【００６８】
（付記5）
付記4に記載の装置であって、
前記所定のビット数は１である、装置。
【００６９】
（付記6）
マルチキャリア通信システムにおける送信機であって、
前記送信機は、ビット割り当て装置を含み、
前記ビット割り当て装置は、
予め設置された調整用総ビット数に基づいて、マルチキャリア変調信号の、最大ビット数が割り当てられているサブキャリアのうちの、平均パワーが最小であるサブキャリアのビット数を減少させるように構成される、送信機。
【００７０】
（付記7）
付記6に記載の送信機であって、
前記ビット割り当て装置は、更に、
調整用総ビット数を設定し；
前記調整用総ビット数に基づいて、目標ビット数を確定し；
所定のビット割り当て方法を用いて、前記目標ビット数に基づいて、前記マルチキャリア変調信号の各サブキャリアのためにビット数及びパワーを割り当て；及び
最大ビット数が割り当てられているサブキャリアのうちの、平均パワーが最小であるサブキャリアのビット数を、所定数まで減少させ、即ち、減少した総ビット数が前記調整用総ビット数に等しくなるまで減少させるように構成される、送信機。
【００７１】
（付記8）
付記7に記載の送信機であって、
前記目標ビット数は、通信システムのレートに対応する総ビット数と、前記調整用総ビット数との和である、送信機。
【００７２】
（付記9）
付記7に記載の送信機であって、
前記ビット割り当て装置は、更に、
所定のビット数をステップ長さとして、最大ビット数が割り当てられているサブキャリアのうちの、平均パワーが最小であるサブキャリアのビット数を、所定数まで減少させ、即ち、減少した総ビット数が前記調整用総ビット数に等しくなるまで減少させるように構成される、送信機。
【００７３】
（付記10）
付記9に記載の送信機であって、
前記所定のビット数は１である、送信機。
【００７４】
（付記11）
マルチキャリア通信システムにおける受信機であって、
前記受信機は、ビット割り当て装置を含み、
前記ビット割り当て装置は、
予め設置された調整用総ビット数に基づいて、マルチキャリア変調信号の、最大ビット数が割り当てられているサブキャリアのうちの、平均パワーが最小であるサブキャリアのビット数を減少させるように構成される、受信機。
【００７５】
（付記12）
付記11に記載の受信機であって、
前記ビット割り当て装置は、更に、
調整用総ビット数を設定し；
前記調整用総ビット数に基づいて、目標ビット数を確定し；
所定のビット割り当て方法を用いて、前記目標ビット数に基づいて、前記マルチキャリア変調信号の各サブキャリアのためにビット数及びパワーを割り当て；
最大ビット数が割り当てられているサブキャリアのうちの、平均パワーが最小であるサブキャリアのビット数を、所定数まで減少させ、即ち、減少した総ビット数が前記調整用総ビット数に等しくなるまで減少させるように構成される、受信機。
【００７６】
（付記13）
付記12に記載の受信機であって、
前記目標ビット数は、通信システムのレートに対応する総ビット数と、前記調整用総ビット数との和である、受信機。
【００７７】
（付記14）
付記12に記載の受信機であって、
前記ビット割り当て装置は、更に
所定のビット数をステップ長さとして、最大ビット数が割り当てられているサブキャリアのうちの、平均パワーが最小であるサブキャリアのビット数を、所定数まで減少させ、即ち、減少した総ビット数が前記調整用総ビット数に等しくなるまで減少させるように構成される、受信機。
【００７８】
（付記15）
付記14に記載の受信機であって、
前記所定のビット数は１である、受信機。
【００７９】
以上、本発明の好ましい実施形態を説明したが、本発明はこのような実施形態に限定されず、本発明の趣旨を離脱しない限り、本発明に対するあらゆる変更は本発明の技術的範囲に属する。
【図１】
0006582878.tif 000002
【図２】
0006582878.tif 000003
【図３】
0006582878.tif 000004
【図４】
0006582878.tif 000005
【図５】
0006582878.tif 000006
【図６】
0006582878.tif 000007
【図７】
0006582878.tif 000008
【図８】
0006582878.tif 000009