(57)【特許請求の範囲】
【請求項１】
下面に電極端子が形成された電子部品と、
前記電子部品の下方にあって、絶縁層と前記電極端子に接続された配線層とを含む配線構造体と、
前記配線構造体に設けられた枠状の配線シールド体と、
前記配線構造体の上面及び前記電子部品の側面を覆う封止樹脂と、
前記封止樹脂の側面を覆うとともに、前記電子部品の上面側を連続的に覆う素子シールド体と、を有し、
前記配線シールド体は前記素子シールド体と接続され、
前記配線シールド体は電磁シールドであり、
前記配線シールド体は、前記配線構造体の積層方向に積層された複数の枠状の金属部材からなり、
前記複数の枠状の金属部材の各々は、前記絶縁層を貫通する第１金属層と、前記配線層と同一層に設けられた第２金属層とを含み、
前記複数の金属部材の少なくとも一部は、前記第１金属層の側面及び前記第２金属層の側面が共に前記配線構造体から外側に露出するように配置され、
前記配線構造体から露出する前記第１金属層の側面及び前記第２金属層の側面は前記素子シールド体の側面と同一平面上に位置していること、を特徴とする半導体装置。
【請求項２】
下面に電極端子が形成された電子部品と、
前記電子部品の下方にあって、絶縁層と前記電極端子に接続された配線層とを含む配線構造体と、
前記配線構造体に設けられた複数の配線シールド体と、
前記配線構造体の上面及び前記電子部品の側面を覆う封止樹脂と、
前記封止樹脂の側面を覆うとともに、前記電子部品の上面側を連続的に覆う素子シールド体と、を有し、
前記複数の配線シールド体は前記素子シールド体と接続され、
前記複数の配線シールド体は電磁シールドであり、
前記複数の配線シールド体は、前記配線構造体の積層方向に各々貫通する柱状であり、
前記複数の配線シールド体は枠状に配置されており、
前記配線シールド体は、前記配線構造体を積層方向に積層された複数の金属部材からなり、
前記複数の金属部材の各々は、前記絶縁層を貫通する第１金属層と、前記配線層と同一層に設けられた第２金属層とを含み、
前記配線構造体から露出する前記第１金属層の側面及び前記第２金属層の側面は前記素子シールド体の側面と同一平面上に位置していること、を特徴とする半導体装置。
【請求項３】
前記配線シールド体は、前記配線構造体に向かって凹凸状に形成されたことを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記素子シールド体は、前記封止樹脂の上面を覆う第１のシールド部と、前記封止樹脂の側面を覆い前記第１のシールド部と接続された第２のシールド部とを有し、
前記配線シールド体は、前記第２のシールド部に接続されたこと、
を特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
【請求項５】
前記素子シールド体は、前記封止樹脂の上面を覆う第１のシールド部と、前記封止樹脂の側面を覆い前記第１のシールド部と接続された第２のシールド部と、前記封止樹脂に覆われた複数の電子部品のうちの少なくとも１つと他の電子部品と分離する第３のシールド部とを有し、
前記配線シールド体は、前記第２のシールド部の一部に接続された第１の配線シールド部と、前記第３のシールド部に接続された第２の配線シールド部とを含み、前記第１の配線シールド部と前記第２のシールド部とにより枠状に形成されたこと、を特徴とする請求項１に記載の半導体装置。
【請求項６】
前記配線構造体は、前記電子部品と反対側の面において前記絶縁層及び前記配線シールド体の下面を被覆するとともに前記配線層の下面の一部を外部接続端子として露出する開口部を有する保護絶縁層を含むこと、を特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
【請求項７】
電子部品を該電子部品の電極端子が設けられた面を支持体に向けて該支持体に配置する工程と、
前記電子部品を覆う封止樹脂を形成する工程と、
前記封止樹脂を覆う素子シールド体を形成する工程と、
前記支持体を除去する工程と、
前記支持体を除去した前記封止樹脂の面に、絶縁層と前記電子部品に接続された配線層とを有する配線構造体と、前記配線構造体の側面に設けられて前記素子シールド体に接続された配線シールド体とを形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項８】
支持体の上面に立設されたシールド部を形成する工程と、
前記シールド部の間の前記支持体の上面に、電子部品を該電子部品の電極端子が設けられた面を支持体に向けて該支持体に配置する工程と、
前記電子部品を覆う封止樹脂を形成する工程と、
前記封止樹脂の上面に前記電子部品の上面側を連続的に覆い前記シールド部と接続された金属層を形成し、前記シールド部と前記金属層とからなる素子シールド体を形成する行程と、
前記支持体を除去する工程と、
前記支持体を除去した前記封止樹脂の面に、絶縁層と前記電子部品に接続された配線層とを有する配線構造体と、前記配線構造体の側面に設けられて前記素子シールド体に接続された配線シールド体とを形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項９】
前記配線構造体は、絶縁層と配線層とを交互に積層して形成され、
前記配線シールド体は、前記配線層と同時に形成された複数の金属部材により構成されること、
を特徴とする請求項７又は８に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、配線基板に複数の電子部品を搭載した半導体装置が知られている。電子部品は、動作に応じた電磁波を放射する。また、電子部品は、外部から混入する電磁波の影響を受ける。このため、半導体装置には、基板上に実装された複数の電子部品に対する電磁波の放射・混入を防ぐシールドケースを備えたものがある（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−１７３４９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、複数の電子部品を備えシールドによって電磁波の影響を低減した半導体装置において、小型化が望まれている。
【課題を解決するための手段】
【０００５】
本発明の一観点によれば、下面に電極端子が形成された電子部品と、前記電子部品の下方にあって、絶縁層と前記電極端子に接続された配線層とを含む配線構造体と、前記配線構造体に設けられた枠状の配線シールド体と、前記配線構造体の上面及び前記電子部品の側面を覆う封止樹脂と、前記封止樹脂の側面を覆うとともに、前記電子部品の上面側を連続的に覆う素子シールド体と、を有し、前記配線シールド体は前記素子シールド体と接続され、前記配線シールド体は電磁シールドであり、前記配線シールド体は、前記配線構造体の積層方向に積層された複数の枠状の金属部材からなり、前記複数の枠状の金属部材の各々は、前記絶縁層を貫通する第１金属層と、前記配線層と同一層に設けられた第２金属層とを含み、前記複数の金属部材の少なくとも一部は、前記第１金属層の側面及び前記第２金属層の側面が共に前記配線構造体から外側に露出するように配置され、前記配線構造体から露出する前記第１金属層の側面及び前記第２金属層の側面は前記素子シールド体の側面と同一平面上に位置している。
【発明の効果】
【０００６】
本発明の一観点によれば、複数の電子部品を備えシールドによって電磁波の影響を低減した半導体装置において、小型化を図ることができる。
【図面の簡単な説明】
【０００７】
【図１】（ａ）は一実施形態の半導体装置の斜視図、（ｂ）は半導体装置の概略断面図、（ｃ）は配線構造体の概略を示す斜視図。
【図２】（ａ）〜（ｃ）は、半導体装置の製造方法を示す概略断面図。
【図３】（ａ）〜（ｃ）は、半導体装置の製造方法を示す概略断面図。
【図４】（ａ）〜（ｃ）は、半導体装置の製造方法を示す概略断面図。
【図５】（ａ）〜（ｃ）は、半導体装置の製造方法を示す概略断面図。
【図６】（ａ），（ｂ）は、半導体装置の別の製造方法を示す概略断面図。
【図７】（ａ），（ｂ）は、半導体装置の別の製造方法を示す概略断面図。
【図８】（ａ）は変形例１の半導体装置の斜視図、（ｂ）は半導体装置の概略断面図、（ｃ）は配線構造体の概略を示す斜視図。
【図９】変形例２の半導体装置の斜視図。
【図１０】変形例３の半導体装置の概略断面図。
【発明を実施するための形態】
【０００８】
以下、添付図面を参照して各実施形態を説明する。
なお、添付図面は、便宜上、特徴を分かりやすくするために特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際又は他の図と異なる場合がある。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。
【０００９】
（一実施形態）
以下、一実施形態を図１〜図５に従って説明する。
図１（ａ）は半導体装置１の斜視図であり、図１（ｂ）は半導体装置１の概略断面図である。
【００１０】
半導体装置１は、概略矩形状に形成されている。半導体装置１は、複数の半導体素子２０ａ，２０ｂ、封止樹脂４０、素子シールド体５０、配線構造体６０、配線シールド体７０、ソルダレジスト層８０を有している。
【００１１】
半導体素子２０ａ，２０ｂは、半導体装置１の電気的な機能を有している。半導体素子２０ａ，２０ｂは、半導体装置１の内部に配置されている。半導体素子２０ａ，２０ｂは、例えば、シリコン（Ｓｉ）等からなる薄板化された半導体基板からなる。半導体素子２０ａ，２０ｂには、機能を提供するための半導体集積回路が形成されている。本実施形態では、半導体素子２０ａ，２０ｂの下面２１ａ，２１ｂに半導体集積回路が形成されている。この下面２１ａ，２１ｂを回路形成面と呼び、同じ符号を付す場合がある。下面２１ａ，２１ｂには、半導体集積回路を半導体素子２０ａ，２０ｂの外部と接続するための電極端子２４ａ，２４ｂが形成されている。この電極端子２４ａ，２４ｂの材料としては、例えば銅や銅合金を用いることができる。
【００１２】
半導体素子２０ａ，２０ｂとしては、例えばＣＰＵ（Central Processing Unit）チップやＧＰＵ（Graphics Processing Unit）チップなどのロジックチップを用いることができる。また、半導体素子２０ａ，２０ｂとしては、例えばＤＲＡＭ（Dynamic Random Access Memory）チップ、ＳＲＡＭ（Static Random Access Memory）チップやフラッシュメモリチップなどのメモリチップを用いることができる。なお、図では、半導体装置１に含まれる電子部品として半導体素子２０ａ，２０ｂを示しているが、他の半導体素子や個別の電子部品（例えば、トランジスタ、ダイオード、抵抗等）が半導体装置に含まれていてもよい。
【００１３】
半導体素子２０ａの下面２１ａ及び電極端子２４ａは、接着剤３０ａにより覆われている。接着剤３０ａには、電極端子２４ａの下面の一部を露出するビアホール３１ａが形成されている。同様に、半導体素子２０ｂの下面２１ｂ及び電極端子２４ｂは、接着剤３０ｂにより覆われている。接着剤３０ｂには、電極端子２４ｂの下面の一部を露出するビアホール３１ｂが形成されている。接着剤３０ａ，３０ｂとしては、例えばエポキシ系の接着剤を用いることができる。
【００１４】
封止樹脂４０は、半導体素子２０ａ，２０ｂの上面２２ａ，２２ｂ及び側面２３ａ，２３ｂを覆っている。また、封止樹脂４０は、接着剤３０ａ，３０ｂの側面を覆っている。この封止樹脂４０は、封止樹脂４０の下面４３は平坦面である。封止樹脂４０の材料としては、例えば、熱硬化性を有するエポキシ系の絶縁性樹脂を用いることができる。なお、絶縁性樹脂としては、熱硬化性を有する樹脂に限定されず、感光性を有する絶縁性樹脂を用いることができる。
【００１５】
封止樹脂４０は、素子シールド体５０により被覆されている。素子シールド体５０は、第１の素子シールド部（第１のシールド部）５１と第２の素子シールド部５２とを有している。第１の素子シールド部５１は、封止樹脂４０の上面４１と接し、この上面４１の全体を被覆している。第２の素子シールド部５２は、封止樹脂４０の側面４２と接し、この側面４２の全体を被覆している。第１の素子シールド部５１と第２の素子シールド部５２は、金属よりなり、互いに接続されている。
【００１６】
また、素子シールド体５０は、半導体素子２０ａ，２０ｂの間に配設された第３の素子シールド部５３を有している。この第３の素子シールド部５３は、第１の素子シールド部５１から後述する配線構造体６０まで延びる板状に形成されている。本実施形態において、第３の素子シールド部５３は、第１の半導体素子２０ａと第２の半導体素子２０ｂとの間を電磁シールドする、つまり電磁的に分離する。この第３の素子シールド部５３により、封止樹脂４０は、第１の半導体素子２０ａを被覆する第１の封止部４５と、第２の半導体素子２０ｂを被覆する第２の封止部４６とに分割される。素子シールド体５０の材料としては、銅又は銅合金、ニッケル（Ｎｉ）又はニッケル合金、等の導電性の高い金属や初透磁率の高い金属を用いることができる。
【００１７】
配線構造体６０は、封止樹脂４０の下面４３に形成されている。
配線構造体６０は、絶縁層６１、配線層６２、絶縁層６３、配線層６４、絶縁層６５、配線層６６を有している。絶縁層６１、配線層６２、絶縁層６３、配線層６４、絶縁層６５、配線層６６は、この順番で封止樹脂４０の下面４３から下方に向かってこの順番で積層されている。
【００１８】
絶縁層６１は、封止樹脂４０の下面４３と接着剤３０ａ，３０ｂを覆うように形成されている。配線層６２は、絶縁層６１の下面に形成された配線パターンと、絶縁層６１を貫通して接着剤３０ａ，３０ｂのビアホール３１ａ，３１ｂ内に形成され電極端子２４ａ，２４ｂに接続されたビア配線とを有している。絶縁層６３は、絶縁層６１の下面に、配線層６２を覆うように形成されている。配線層６４は、絶縁層６３の下面に形成されている。配線層６４は、絶縁層６３を厚さ方向に貫通するビア配線と、そのビア配線を介して配線層６２と接続され、絶縁層６３の下面に形成された配線パターンとを有している。絶縁層６５は、絶縁層６３の下面に、配線層６４を覆うように形成されている。配線層６６は、絶縁層６５の下面に形成されている。配線層６６は、絶縁層６５を厚さ方向に貫通するビア配線と、そのビア配線を介して配線層６４と接続され、絶縁層６５の下面に形成された配線パターンとを有している。
【００１９】
配線層６２，６４，６６の材料としては、例えば、銅（Ｃｕ）や銅合金を用いることができる。絶縁層６１，６３，６５の材料としては、例えば、エポキシ樹脂やポリイミド樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。また、絶縁層６１，６３，６５の材料としては、例えば、ガラス、アラミド、ＬＣＰ（Liquid Crystal Polymer）繊維の織布や不織布などの補強材に、エポキシ樹脂やポリイミド樹脂等を主成分とする熱硬化性樹脂を含浸させた補強材入りの絶縁性樹脂を用いることもできる。なお、絶縁層６１，６３，６５の材料としては、熱硬化性を有する絶縁性樹脂や感光性を有する絶縁性樹脂を用いることができる。
【００２０】
配線構造体６０は、配線シールド体７０により囲まれている。つまり、配線シールド体７０は、配線構造体６０の側面に設けられている。図１（ｃ）に示すように、配線シールド体７０は、枠状に形成されている。なお、図１（ａ）において、封止樹脂４０、半導体素子２０ａ，２０ｂが省略されている。また、図１（ｃ）において、絶縁層６１と配線シールド体７０とソルダレジスト層８０とを除く部材は省略されている。
【００２１】
図１（ｂ）に示すように、この配線シールド体７０は、配線構造体６０に含まれる絶縁層６１，６３，６５の外周部に形成され、これらの絶縁層６１，６３，６５に接し、絶縁層６１，６３，６５を覆っている。配線シールド体７０は、金属よりなる。配線シールド体７０は、素子シールド体５０（第２の素子シールド部５２）と接続されている。この配線シールド体７０の側面７０ａは、素子シールド体５０に含まれる第２の素子シールド部５２の側面５２ａと面一となっている。配線シールド体７０の材料としては、銅又は銅合金を用いることができる。
【００２２】
本実施形態において、配線シールド体７０は、配線構造体６０の積層方向に沿って積層された３つの金属部材７１，７２，７３を含む。各金属部材７１，７２，７３は、矩形枠状に形成されている。第１の金属部材７１は、素子シールド体５０に含まれる第２の素子シールド部５２と接続されている。第１の金属部材７１は、絶縁層６１の側面を被覆している。この第１の金属部材７１は、絶縁層６１の下面に延びる鍔部７１ａを有している。第２の金属部材７２は、第１の金属部材７１の下面に接続されている。第２の金属部材７２は、絶縁層６３の側面を被覆している。第２の金属部材７２は、絶縁層６３の下面に延びる鍔部７２ａを有している。第３の金属部材７３は、第２の金属部材７２の下面に接続されている。第３の金属部材７３は、絶縁層６５の側面を被覆している。第３の金属部材７３は、絶縁層６５の下面に延びる鍔部７３ａを有している。このように積層された第１〜第３の金属部材７１〜７３を含む配線シールド体７０は、各鍔部７１ａ〜７３ａによって内側に凹凸を有している。このような凹凸は、配線シールド体７０と配線構造体６０（絶縁層６１，６３，６５）との間の密着性を良くする。
【００２３】
絶縁層６５の下面には、配線層６６の一部と配線シールド体７０を被覆するソルダレジスト層８０が形成されている。ソルダレジスト層８０には、配線層６６の下面の一部を外部接続端子Ｐ１として露出する開口部８０Ｘが形成されている。外部接続端子Ｐ１には、この半導体装置１を基板等に実装するために利用されるバンプ（例えばはんだバンプ）が形成される。
【００２４】
ソルダレジスト層８０の材料として、例えば感光性のドライフィルムレジスト又は液状のフォトレジスト（例えばノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等が用いられる。例えば感光性のドライフィルムレジストを用いる場合には、絶縁層６５と配線層６６と配線シールド体７０とを、熱圧着したドライフィルムによりラミネートし、そのドライフィルムをフォトリソグラフィ法によりパターニングして開口部８０Ｘを有するソルダレジスト層８０を形成する。また、液状のフォトレジストを用いる場合にも、同様の工程を経て、ソルダレジスト層８０が形成される。
【００２５】
次に、この半導体装置１の作用を説明する。
半導体装置１は、半導体素子２０ａ，２０ｂを被覆する封止樹脂４０の上面４１と側面４２とが素子シールド体５０により被覆されている。半導体装置１の配線構造体６０は、上記の配線層６２，６４，６６と、絶縁層６１，６３，６５を有している。配線層６２，６４，６６は、半導体素子２０ａ，２０ｂに接続されている。更に、配線構造体６０の絶縁層６１，６３，６５は、枠状の配線シールド体７０により被覆され、この配線シールド体７０は、素子シールド体５０と接続されている。
【００２６】
配線シールド体７０において露出する側面７０ａは、素子シールド体５０の側面５２ａと同一平面上に位置しており、面一である。このため、シールドケースを披着するものに比べ、半導体装置１を小型化することができる。また、素子シールド体５０の第１の素子シールド部５１を、封止樹脂４０の上面４１に接して封止樹脂４０を覆うように形成した。封止樹脂４０は、半導体装置１に含まれる半導体素子２０ａ，２０ｂを覆うように形成されていればよい。このため、半導体装置１を薄型化することができる。
【００２７】
また、この半導体装置１は、上面及び側面が素子シールド体５０と配線シールド体７０とにより覆われている。つまり、半導体装置１は、半導体素子２０ａ，２０ｂと配線層６２，６４，６６とがシールド材（素子シールド体５０及び配線シールド体７０）により電磁的に覆われている。このシールド材は、半導体素子２０ａ，２０ｂ及び配線層６２，６４，６６を、半導体装置１の外部から電磁的にシールドする。このため、半導体素子２０ａ，２０ｂ及び配線層６２，６４，６６への電磁波の影響を低減することができる。また、この半導体装置１から外部への電磁波の放射を低減することができる。
【００２８】
素子シールド体５０は、第３の素子シールド部５３を有している。この第３の素子シールド部５３は、半導体素子２０ａと半導体素子２０ｂとの間に配設されている。従って、この第３の素子シールド部５３により、半導体素子２０ａと半導体素子２０ｂとの間における電磁波の影響を低減することができる。
【００２９】
配線シールド体７０は、内側に凹凸を有している。この凹凸によって、配線シールド体７０の剥離を抑制するとともに、配線シールド体７０と接続される素子シールド体５０の脱落を防止することができる。
【００３０】
次に、上記の半導体装置１の製造方法を説明する。
なお、各図の説明に必要な部材について符号を付し、説明しない部材については符号を省略する場合がある。また、説明の便宜上、最終的に半導体装置の各構成要素となる部分には、最終的な構成要素の符号を付して説明する。
【００３１】
（第１の製造方法）
次に、上記の半導体装置１を製造する第１の製造方法を説明する。
図２（ａ）に示すように、板状の支持体１００の上面に、シード層１０１を形成する。支持体１００の材料としては、例えばシリコン、ガラス、金属（例えば、銅）などの剛性の高い板状材料を用いることができる。シード層１０１の材料としては、例えば銅や銅合金を用いることができる。シード層１０１は、例えばスパッタ法や無電解めっき法によって形成することができる。
【００３２】
そのシード層１０１の上面に、所定の位置に開口部１０２Ａ，１０２Ｂを有するレジスト膜１０２を形成する。開口部１０２Ａ，１０２Ｂは、図１に示す素子シールド体５０の形状に応じて形成される。詳しくは、素子シールド体５０に含まれる第２の素子シールド部５２に応じた位置に開口部１０２Ａが形成され、第３の素子シールド部５３に応じた位置に開口部１０２Ｂが形成される。
【００３３】
レジスト膜１０２の材料としては、例えば電解めっき法やエッチング処理に対して耐性を有する材料を用いることができる。例えば、レジスト膜１０２の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えば、ノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。例えば、ドライフィルムレジストをフォトリソグラフィ法によりパターニングし、上記の開口部１０２Ａ，１０２Ｂを有するレジスト膜１０２を形成する。
【００３４】
次に、シード層１０１をめっき給電層に使用する電解めっき法（例えば電解銅めっき法）を施し、開口部１０２Ａ，１０２Ｂ内にめっき層（金属層）を形成する。そして、レジスト膜１０２を例えばアルカリ性の剥離液によって除去する。次いで、不要なシード層１０１、つまりレジスト膜１０２の除去により露出するシード層１０１をエッチング（例えばウエットエッチング）により除去する。これにより、図２（ｂ）に示すように、支持体１００の上面に立設された第２の素子シールド部５２と第３の素子シールド部５３が形成される。
【００３５】
図２（ｃ）に示すように、支持体１００の上面に、接着剤３０ａ，３０ｂによって、半導体素子２０ａ，２０ｂを配置する。接着剤３０ａ，３０ｂを、例えば半導体素子２０ａ，２０ｂの下面２１ａ，２１ｂに塗布し、それらの半導体素子２０ａ，２０ｂを支持体１００の上面に載置する。半導体素子２０ａ，２０ｂは、電極端子２４ａ，２４ｂが設けられた下面２１ａ，２１ｂを下側にしたフェイスダウン状態にて支持体１００の上面に接着される。
【００３６】
図３（ａ）に示すように、支持体１００の上面に、半導体素子２０ａ，２０ｂと第２の素子シールド部５２と第３の素子シールド部５３とを覆うように封止樹脂４０を形成する。
【００３７】
図３（ｂ）に示すように、封止樹脂４０を薄化し、第２の素子シールド部５２と第３の素子シールド部５３とを露出させる。封止樹脂４０を薄化する方法として、例えばＣＭＰ法（Chemical Mechanical Polishing）等を用いることができる。この工程において、封止樹脂４０の上面４１を平滑面とする。
【００３８】
図３（ｃ）に示すように、封止樹脂４０の上面４１にシード層１０３を形成する。シード層１０３の材料としては、例えば銅や銅合金を用いることができる。シード層１０３は、例えばスパッタ法や無電解めっき法によって形成することができる。
【００３９】
次に、シード層１０３の上面に、所定の位置に開口部１０４Ｘを有するレジスト膜１０４を形成する。開口部１０４Ｘは、図１に示す素子シールド体５０の形状に応じて形成される。詳しくは、素子シールド体５０に含まれる第１の素子シールド部５１に応じた位置に開口部１０４Ｘが形成される。
【００４０】
レジスト膜１０４の材料としては、例えば電解めっき法やエッチング処理に対して耐性を有する材料を用いることができる。例えば、レジスト膜１０４の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えば、ノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。例えば、ドライフィルムレジストをフォトリソグラフィ法によりパターニングし、上記の開口部１０４Ｘを有するレジスト膜１０４を形成する。
【００４１】
次に、シード層１０３をめっき給電層に使用する電解めっき法（例えば電解銅めっき法）を施し、開口部１０４Ｘ内にめっき層を形成する。そして、レジスト膜１０４を例えばアルカリ性の剥離液によって除去する。次いで、不要なシード層１０３をエッチング（例えばウエットエッチング）により除去する。これにより、図４（ａ）に示すように、封止樹脂４０の上面４１を覆う第１の素子シールド部５１が形成される。この第１の素子シールド部５１は、第２の素子シールド部５２及び第３の素子シールド部５３と接続されている。したがって、第１〜第３の素子シールド部５１〜５３を含む素子シールド体５０が形成される。
【００４２】
図４（ｂ）に示すように、第１の素子シールド部５１を覆う保護層１０５を形成し、支持体１００（図４（ａ）参照）を除去する。保護層１０５の材料としては、例えば後述するめっき処理やエッチング処理に対して耐性を有する材料を用いることができる。例えば、保護層１０５の材料としては、感光性のドライフィルムレジスト（例えば、ノボラック系樹脂やアクリル系樹脂等のドライフィルムレジスト）等を用いることができる。第１の素子シールド部５１の上面にドライフィルムを熱圧着によりラミネートして保護層１０５を形成してもよい。
【００４３】
図４（ｃ）に示すように、封止樹脂４０の下面４３を覆う絶縁層６１を形成する。なお、図４（ｃ）は、図４（ｂ）に対して上下を反転して示している。そして、絶縁層６１及び接着剤３０ａ，３０ｂに半導体素子２０ａ，２０ｂの電極端子２４ａ，２４ｂの一部を露出するビアホール６１Ａを形成し、絶縁層６１に第２の素子シールド部５２の一部を露出するビアホール６１Ｂを形成する。これらのビアホール６１Ａ，６１Ｂは、例えばＣＯ２レーザやＵＶ−ＹＡＧレーザ等によるレーザ加工法によって形成することができる。なお、必要に応じてデスミア処理を行い、残渣（樹脂スミア）を除去する。また、封止樹脂４０が感光性樹脂を用いて形成されている場合には、例えばフォトリソグラフィ法によって所要のビアホール６１Ａ，６１Ｂを形成するようにしてもよい。
【００４４】
図５（ａ）に示すように、配線層６２と第１の金属部材７１とを形成する。例えば、絶縁層６１の表面にシード層を例えばスパッタ法により形成し、そのシード層の上面にレジスト膜を形成する。そのレジスト膜をパターニングして開口部を形成し、シード層をめっき給電層に使用する電解めっき法（例えば電解銅めっき法）を施す。レジスト膜を除去した後、不要なシード層を除去する。このようにして、配線層６２と第１の金属部材７１とを同時に形成する。その際、図４（ｃ）に示すビアホール６１Ｂの上方に位置するレジスト膜の開口を、ビアホール６１Ｂよりも大きく設定することで、金属部材７１に鍔部７１ａ（図１（ｂ）参照）が形成される。
【００４５】
図５（ｂ）に示すように、絶縁層６３、配線層６４、絶縁層６５、配線層６６を、上記の絶縁層６１及び配線層６２と同様に形成する。そして、第１の金属部材７１と同様に、配線層６４と同時に第２の金属部材７２を形成し、配線層６６と同時に第３の金属部材７３を形成する。
【００４６】
図５（ｃ）に示すように、絶縁層６５の上面に、開口部８０Ｘを有するソルダレジスト層８０を形成する。ソルダレジスト層８０は、例えば、感光性のソルダレジストフィルムをラミネートし、又は液状のソルダレジストを塗布し、当該レジストをフォトリソグラフィ法により露光・現像して所要の形状にパターニングすることにより得られる。
【００４７】
そして、図５（ｂ）に示す保護層１０５を除去し、ダイシングブレード等によって切断し、図５（ｃ）に示す個片化した半導体装置１を得る。個片化する際、つまり切断の工程において、第２の素子シールド部５２の側面と第１〜第３の金属部材７１〜７３の側面を面一とする。
【００４８】
（第２の製造方法）
次に、上記の半導体装置１を製造する第２の製造方法を説明する。
なお、各図の説明に必要な部材について符号を付し、説明しない部材については符号を省略する場合がある。
【００４９】
また、説明の便宜上、最終的に半導体装置の各構成要素となる部分には、最終的な構成要素の符号を付して説明する。
図６（ａ）に示すように、板状の支持体１００の上面に、接着剤３０ａ，３０ｂによって、半導体素子２０ａ，２０ｂを配置する。接着剤３０ａ，３０ｂを、例えば半導体素子２０ａ，２０ｂの下面２１ａ，２１ｂに塗布し、半導体素子２０ａ，２０ｂを支持体１００の上面に載置する。半導体素子２０ａ，２０ｂは、電極端子２４ａ，２４ｂが設けられた下面２１ａ，２１ｂを下側にしたフェイスダウン状態にて支持体１００の上面に接着される。
【００５０】
図６（ｂ）に示すように、支持体１００の上面に、半導体素子２０ａ，２０ｂを覆うように封止樹脂４０を形成する。
図７（ａ）に示すように、封止樹脂４０に、支持体１００の上面を露出する開口部４０Ａ，４０Ｂを形成する。開口部４０Ａ，４０Ｂは、図１に示す素子シールド体５０の形状に応じて形成される。詳しくは、素子シールド体５０に含まれる第２の素子シールド部５２に応じた位置に開口部４０Ａが形成され、第３の素子シールド部５３に応じた位置に開口部４０Ｂが形成される。
【００５１】
開口部４０Ａ，４０Ｂの形成方法として、エッチング法（例えばドライエッチング法）やレーザ加工法を用いることができる。エッチング法の場合、封止樹脂４０を覆うレジスト膜を形成し、そのレジスト膜をパターニングして開口部を形成する。その開口部から封止樹脂４０をエッチングして開口部４０Ａ，４０Ｂを形成する。レーザ加工法の場合、ＣＯ２レーザやＵＶ−ＹＡＧレーザ等を用いることができる。なお、必要に応じてデスミア処理を行い、残渣（樹脂スミア）を除去する。
【００５２】
図７（ｂ）に示すように、素子シールド体５０を形成する。例えば、封止樹脂４０の表面にシード層を例えばスパッタ法や無電解めっき法により形成する。そのシード層を覆うレジスト膜を形成し、レジスト膜をパターニングして開口部を形成する。レジスト膜の開口部から、シード層をめっき給電層に使用する電解めっき法（例えば電解銅めっき法）を施し、開口部４０Ａ，４０Ｂ内に充填されるとともに封止樹脂４０の上面を覆うめっき層を形成する。そして、レジスト膜を除去し、不要なシード層を例えばエッチングにより除去して素子シールド体５０を形成する。このような方法により、第１〜第３の素子シールド部５１〜５３を同時に形成することができる。
【００５３】
なお、ペースト充填法を用いて素子シールド体５０を形成してもよい。例えば、図７（ａ）において、封止樹脂４０の上面に、所望の位置に開口部を有するレジスト膜を形成する。開口部は、素子シールド体５０（図１参照）に応じた位置に形成される。その開口部に導電性ペーストを充填し、導電性ペーストを硬化して図７（ｂ）に示す素子シールド体５０を形成する。導電性ペーストとして、例えば銅ペースト、銅や含む合金ペースト等が用いられる。
【００５４】
この後の工程は、上記の第１の製造方法における図４（ｂ）から図５（ｃ）に示す工程と同様であるため、説明を省略する。そして、この第２の製造方法により、上記の第１の製造方法と同様に、図１に示す半導体装置１が得られる。
【００５５】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）半導体装置１は、半導体素子２０ａ，２０ｂを被覆する封止樹脂４０の上面４１と側面４２とが素子シールド体５０により被覆されている。半導体装置１の配線構造体６０は、上記の配線層６２，６４，６６と、絶縁層６１，６３，６５を有している。配線層６２，６４，６６は、半導体素子２０ａ，２０ｂに接続されている。更に、配線構造体６０の絶縁層６１，６３，６５は、枠状の配線シールド体７０により被覆され、この配線シールド体７０は、素子シールド体５０と接続されている。
【００５６】
配線シールド体７０において露出する側面７０ａは、素子シールド体５０の側面５２ａと同一平面上に位置しており、面一である。このため、シールドケースを披着するものに比べ、半導体装置１を小型化することができる。また、素子シールド体５０の第１の素子シールド部５１を、封止樹脂４０の上面４１に接して封止樹脂４０を覆うように形成した。封止樹脂４０は、半導体装置１に含まれる半導体素子２０ａ，２０ｂを覆うように形成されていればよい。このため、半導体装置１を薄型化することができる。
【００５７】
（２）半導体装置１は、上面及び側面が素子シールド体５０と配線シールド体７０とにより覆われている。つまり、半導体装置１は、半導体素子２０ａ，２０ｂと配線層６２，６４，６６とがシールド材（素子シールド体５０及び配線シールド体７０）により電磁的に覆われている。このシールド材は、半導体素子２０ａ，２０ｂ及び配線層６２，６４，６６を、半導体装置１の外部から電磁的にシールドする。このため、半導体素子２０ａ，２０ｂ及び配線層６２，６４，６６への電磁波の影響を低減することができる。また、この半導体装置１から外部への電磁波の放射を低減することができる。
【００５８】
（３）素子シールド体５０は、第３の素子シールド部５３を有している。この第３の素子シールド部５３は、半導体素子２０ａと半導体素子２０ｂとの間に配設されている。従って、この第３の素子シールド部５３により、半導体素子２０ａと半導体素子２０ｂとの間における電磁波の影響を低減することができる。
【００５９】
（４）配線シールド体７０は、内側に凹凸を有している。この凹凸によって、配線シールド体７０の剥離を抑制することができる。
＜変形例＞
次に、上記実施形態に対する変形例を説明する。
【００６０】
なお、以下に示す各変形例において、上記した一実施形態と同じ部材については同じ符号を付してその説明の一部または全てを省略する。
＜変形例１＞
図８（ｂ）に示すように、半導体装置１ａは、半導体装置１は、複数の半導体素子２０ａ，２０ｂ、封止樹脂４０、素子シールド体５０、配線構造体６０ａ，６０ｂ、配線シールド体１２０、ソルダレジスト層８０を有している。
【００６１】
配線構造体６０ａは、半導体素子２０ａに接続された配線層と絶縁層とを含む。配線構造体６０ｂは、半導体素子２０ｂに接続された配線層と絶縁層とを含む。そして、この変形例１の配線シールド体１２０は、配線構造体６０ｂを囲むように形成されている。従って、配線シールド体１２０は、配線構造体６０ａに含まれ半導体素子２０ａに接続された配線層と、配線構造体６０ｂに含まれ半導体素子２０ｂに接続された配線層とを電磁的に分離する。
【００６２】
配線シールド体１２０は、半導体装置１ａの側面に露出する第１の配線シールド部１２１と、配線構造体６０ａと配線構造体６０ｂの間に配設された第２の配線シールド部１２２とを有している。従って、図８（ａ）に示すように、本実施形態の半導体装置１ａにおいて、配線構造体６０ｂは、半導体装置１ｂの側面において露出している。
【００６３】
図８（ｂ）に示すように、第１の配線シールド部１２１は、素子シールド体５０に含まれる第２の素子シールド部５２と接続されている。第２の配線シールド部１２２は、素子シールド体５０に含まれる第３の素子シールド部５３と接続されている。
【００６４】
図８（ｃ）に示すように、配線シールド体１２０は、第１の配線シールド部１２１と第２の配線シールド部１２２とにより矩形の枠状に形成されている。この配線シールド体１２０は、配線構造体６０ｂを囲むように、つまり半導体装置１ａに含まれる配線構造体を部分的に囲むように形成されている。そして、一点鎖線にて示す素子シールド体５０において、第３の素子シールド部５３は、二点鎖線にて示すように、素子シールド体５０の内部を部分的に区画する。
【００６５】
この半導体装置１ａでは、素子シールド体５０によって、半導体装置１ａに含まれる半導体素子２０ａ，２０ｂを半導体装置１ａの外部と電磁的に分離する。これにより、半導体素子２０ａ，２０ｂに対する電磁波の影響、つまり半導体素子２０ａ，２０ｂへの半導体装置１ａの外部の電磁波の影響を低減し、半導体装置１ａの外部への電磁波の放射を低減することができる。
【００６６】
素子シールド体５０に含まれる第３の素子シールド部５３は、半導体素子２０ａと半導体素子２０ｂとを電磁的に分離する。そして、配線シールド体１２０は、配線構造体６０ａと配線構造体６０ｂ、つまり半導体素子２０ａに接続された配線層と、半導体素子２０ｂに接続された配線層とを電磁的に分離する。これにより、半導体装置１ａの内部において、半導体素子２０ｂ及び半導体素子２０ｂに接続された配線層に対する電磁波の影響、つまり、半導体素子２０ｂ及び半導体素子２０ｂに接続された配線層への電磁波を低減し、半導体素子２０ｂ及び配線層から他の部分への電磁波の放射を低減することができる。
【００６７】
第２の配線シールド部１２２は、配線構造体６０ａと配線構造体６０ｂの間に配設されている。この第２の配線シールド部１２２は、上記実施形態の配線シールド体７０と同様に鍔部を有している。つまり、第２の配線シールド部１２２は、配線構造体６０ａに向かって凹凸状に形成されるとともに、配線構造体６０ｂに向かって凹凸状に形成されている。このような形状によって、剥離等を防ぐことができる。
【００６８】
＜変形例２＞
図９に示すように、この半導体装置１ｂは、柱状に形成された複数の配線シールド体１３０を有している。この変形例２において、配線構造体６０は、半導体装置１ｂの側面において、部分的に露出している。
【００６９】
この配線シールド体１３０は、上記の一実施形態の配線シールド体７０と同様に、第１，第２，第３の金属部材１３１，１３２，１３３を含む。複数の配線シールド体１３０は、メッシュ状のシールド部材と同様の効果を奏する。つまり、複数の配線シールド体１３０は、その間隔に応じて所望の周波数の電磁波を低減する。従って、このような半導体装置１ｂは、上記実施形態と同様に、半導体装置１ｂに含まれる半導体素子及び配線層に対する電磁波の影響を低減することができる。
【００７０】
＜変形例３＞
図１０に示すように、半導体装置１ｃは、複数の半導体素子２０ａ，２０ｂ、封止樹脂４０、素子シールド体５０、配線構造体６０、配線シールド体７０、ソルダレジスト層８０を有している。半導体素子２０ａ，２０ｂの側面２３ａ，２３ｂが封止樹脂４０により覆われている。そして、半導体素子２０ａ，２０ｂの上面２２ａ，２２ｂは、素子シールド体５０の第１の素子シールド部５１に接続されている。この半導体装置１ｃでは、半導体素子２０ａ，２０ｂの熱が素子シールド体５０に対して直接伝達され、半導体装置１ｃの外部へと放出される。このように、素子シールド体５０は、半導体素子２０ａ，２０ｂの熱を放熱する放熱体として機能する。
【００７１】
尚、上記実施形態及び各変形例は、以下の態様で実施してもよい。
・上記実施形態において、第３の素子シールド部５３（図１（ｂ）参照）が省略されてもよい。また、複数の第３の素子シールド部５３を設けるようにしてもよい。
【００７２】
・上記の変形例１において、第３の素子シールド部５３により区画する領域を適宜変更してもよい。
・上記実施形態と各変形例とを適宜組み合わせて実施してもよい。例えば、図９に示す半導体装置１ｂにおいて、第２の金属部材１３２を一実施形態における第２の金属部材７２と同様に、絶縁層を囲む枠状に形成してもよい。
【００７３】
また、上記実施形態のように、配線構造体６０を囲む配線シールド体７０と、変形例１のように絶縁層を部分的に囲む第２の配線シールド部１２２を組み合わせて実施してもよい。
【符号の説明】
【００７４】
１，１ａ〜１ｃ  半導体装置
２０ａ，２０ｂ  半導体素子（電子部品）
４０  封止樹脂
５０  素子シールド体
５１  第１の配線シールド部（第１のシールド部）
５２  第２の配線シールド部（第２のシールド部）
５３  第３の配線シールド部（第３のシールド部）
６０，６０ａ  配線構造体
７０，１２０，１３０  配線シールド体
８０  ソルダレジスト層（保護絶縁層）
【図１】
0006621708.tif 000002
【図２】
0006621708.tif 000003
【図３】
0006621708.tif 000004
【図４】
0006621708.tif 000005
【図５】
0006621708.tif 000006
【図６】
0006621708.tif 000007
【図７】
0006621708.tif 000008
【図８】
0006621708.tif 000009
【図９】
0006621708.tif 000010
【図１０】
0006621708.tif 000011