(57)【特許請求の範囲】
【請求項１】
表面実装電子部品であって、
第１の方向に伸びる第１の側面フレーム、及び前記第１の側面フレームの上端及び下端から第２の方向にそれぞれ伸びる第１の上面フレーム及び第１の下面フレームを含む第１のフレーム端子と、
前記第１の側面フレームと対向し且つ第１の方向に伸びる第２の側面フレーム、及び前記第２の側面フレームの上端及び下端から前記第２の方向と対向する第３の方向にそれぞれ伸びる第２の上面フレーム及び第２の下面フレームを含む第２のフレーム端子と、
前記第１及び第２の上面フレームの下側において前記第１及び第２の側面フレームの間に配置される第１の電子部品と、
前記第１及び第２の上面フレームの上側に配置される第２の電子部品と、
第３の電子部品と、
を含み、
前記第１の電子部品、第２の電子部品、及び第３の電子部品はそれぞれ、第１及び第２の外部電極を含み、
前記第１の電子部品の前記第１の外部電極は、前記第１の上面フレームと電気的に連結され、
前記第２のフレーム端子は、第３の電子部品が前記第１の電子部品に隣接して配置されることができるように構成され、
前記表面実装電子部品は、前記第３の電子部品の第１の外部電極及び前記第１の電子部品の前記第２の外部電極と電気的に連結される連結フレームを含み、
前記第３の電子部品の第２の外部電極は、前記第１の電子部品が前記第３の電子部品と電気的に直列に連結されるように前記第２のフレーム端子と連結される、表面実装電子部品。
【請求項２】
前記第１の電子部品及び第２の電子部品の外部電極は、前記第１又は第２の上面フレームと電気的に連結される、請求項１に記載の表面実装電子部品。
【請求項３】
前記第１の電子部品及び第２の電子部品の外部電極は、導電性接着剤を介して前記第１又は第２の上面フレームと電気的に連結される、請求項２に記載の表面実装電子部品。
【請求項４】
前記第１の電子部品及び第２の電子部品は、誘電体層及び内部電極が交互に積層されたセラミック本体、及び前記セラミック本体の外面に配置され前記内部電極と連結される外部電極を含み、
前記第１の電子部品及び第２の電子部品の内部電極は、実装面に対して垂直に配置される、請求項１に記載の表面実装電子部品。
【請求項５】
前記第１の電子部品の内部電極はセラミック本体の上面に引き出され、前記第２の電子部品の内部電極はセラミック本体の下面に引き出される、請求項４に記載の表面実装電子部品。
【請求項６】
前記第１の電子部品及び第２の電子部品は、誘電体層及び内部電極が交互に積層されたセラミック本体、及び前記セラミック本体の外面に配置され前記内部電極と連結される外部電極を含み、
前記第１の電子部品及び第２の電子部品の内部電極は、実装面に対して水平に配置される、請求項１に記載の表面実装電子部品。
【請求項７】
前記第１の電子部品及び第２の電子部品は、誘電体層及び内部電極が交互に積層されたセラミック本体、及び前記セラミック本体の外面に配置され前記内部電極と連結される外部電極を含み、
前記第１の電子部品に含まれた内部電極は実装面に対して垂直に配置され、第２の電子部品に含まれた内部電極は実装面に対して水平に配置される、請求項１に記載の表面実装電子部品。
【請求項８】
前記第１の電子部品に含まれた内部電極は、セラミック本体の上面に引き出される、請求項７に記載の表面実装電子部品。
【請求項９】
前記第１の電子部品の外部電極は、セラミック本体の上面において内部電極と連結される、請求項４又は７に記載の表面実装電子部品。
【請求項１０】
前記第１の電子部品及び第２の電子部品を取り囲むモールディング部をさらに含む、請求項１から９のいずれか一項に記載の表面実装電子部品。
【請求項１１】
前記第１の電子部品及び第２の電子部品が複数個である、請求項１から１０のいずれか一項に記載の表面実装電子部品。
【請求項１２】
複数の前記第１の電子部品は並列に連結される、請求項１１に記載の表面実装電子部品。
【請求項１３】
前記第１及び第２のフレーム端子の表面には金属皮膜が形成される、請求項１１または１２に記載の表面実装電子部品。
【請求項１４】
表面実装電子部品であって、
第１の電子部品と、
前記第１の電子部品の上側に配置される第２の電子部品と、
第３の電子部品と、
前記第１の電子部品及び第２の電子部品と連結される第１のフレーム端子と、
前記第３の電子部品が前記第１の電子部品に隣接して配置されることができるように構成される第２のフレーム端子と、
を含み、
前記第１のフレーム端子の一端は前記第１の電子部品及び第２の電子部品の間に配置され、前記第１のフレーム端子の他端は前記第１の電子部品の下側に配置され、
前記第１の電子部品、第２の電子部品、及び第３の電子部品はそれぞれ、第１及び第２の外部電極を含み、
前記第１の電子部品の前記第１の外部電極は、前記第１のフレーム端子の一端と電気的に連結され、
前記表面実装電子部品は、前記第３の電子部品の第１の外部電極及び前記第１の電子部品の前記第２の外部電極と電気的に連結される連結フレームを含み、
前記第３の電子部品の第２の外部電極は、前記第１の電子部品が前記第３の電子部品と電気的に直列に連結されるように前記第２のフレーム端子と連結される、表面実装電子部品。
【請求項１５】
上部に電極パッドを有する回路基板と、
前記回路基板上に設置された請求項１または１４に記載の表面実装電子部品と、
前記電極パッドと前記表面実装電子部品とを連結するハンダと、
を含む、電子部品の実装基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表面実装電子部品及び電子部品が実装された回路基板に関する。
【背景技術】
【０００２】
キャパシタ、インダクタ、圧電素子、バリスタ又はサーミスタなどのセラミック材料を用いる電子部品は、セラミック材料からなるセラミック本体、本体の内部に形成された内部電極、及び上記内部電極と接続されるようにセラミック本体の表面に設置された外部電極を備える。
【０００３】
セラミック電子部品のうち積層セラミックキャパシタは、積層された複数の誘電体層、一つの誘電体層を介して対向配置される内部電極、及び上記内部電極に電気的に接続された外部電極を含む。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−０３０７４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、熱ストレス及び機械的ストレスに対して高耐久性と高信頼性を満たすことができる表面実装電子部品を提供することである。
【課題を解決するための手段】
【０００６】
本発明の一実施形態によれば、第１の電子部品と、上記第１の電子部品の上側に配置される第２の電子部品と、上記第１の電子部品及び第２の電子部品と連結される一対のフレーム端子と、を含み、上記フレーム端子の一端は上記第１の電子部品及び第２の電子部品の間に配置され、上記フレーム端子の他端は上記第１の電子部品の下側に配置されることにより、空間効率が向上し、耐久性及び信頼性が向上した表面実装電子部品が提供される。
【発明の効果】
【０００７】
本発明の一実施形態によれば、フレーム端子が外部からの機械的応力を吸収するため、電子部品の損傷を防止することができ、また、電子部品の発熱がフレーム端子を通じて放熱されるため、電子部品の温度上昇を抑制し信頼性を向上させることができるという効果がある。
【０００８】
また、電子部品が上下に配置されるため、部品を小型化させ且つ静電容量を向上させることができるという効果がある。
【図面の簡単な説明】
【０００９】
【図１】本発明の一実施形態による表面実装電子部品を示す概略的な斜視図である。
【図２】図１のＡ−Ａ'線に沿う断面図である。
【図３】本発明の一実施形態による積層セラミックキャパシタに含まれたセラミック本体の分解斜視図である。
【図４】本発明の第１の変形例による表面実装電子部品の断面図である。
【図５】第１の変形例による積層セラミックキャパシタに含まれたセラミック本体の分解斜視図である。
【図６】本発明の第２の変形例による表面実装電子部品の断面図である。
【図７】第２の変形例による積層セラミックキャパシタに含まれたセラミック本体の分解斜視図である。
【図８】本発明の第３の変形例による表面実装電子部品の断面図である。
【図９】本発明の第４の変形例による表面実装電子部品の断面図である。
【図１０】本発明の第５の変形例による表面実装電子部品の断面図である。
【図１１ａ】本発明の第６の変形例による表面実装電子部品及びその製造方法を概略的に示す斜視図である。
【図１１ｂ】本発明の第６の変形例による表面実装電子部品及びその製造方法を概略的に示す斜視図である。
【図１１ｃ】本発明の第６の変形例による表面実装電子部品及びその製造方法を概略的に示す斜視図である。
【図１２ａ】本発明の第７の変形例による表面実装電子部品及びその製造方法を概略的に示す斜視図である。
【図１２ｂ】本発明の第７の変形例による表面実装電子部品及びその製造方法を概略的に示す斜視図である。
【図１２ｃ】本発明の第７の変形例による表面実装電子部品及びその製造方法を概略的に示す斜視図である。
【図１３】本発明の一実施形態による表面実装電子部品が実装された回路基板を示す断面図である。
【発明を実施するための形態】
【００１０】
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
【００１１】
表面実装電子部品
本発明の一実施形態による表面実装電子部品は、上下に配置された第１及び第２の電子部品と、上記第１及び第２の電子部品と連結される一対のフレーム端子と、を含む。
【００１２】
上記第１及び第２の電子部品は、第１の電子部品が下側に位置し、第２の電子部品が上記第１の電子部品の上側に位置するように配置されることができる。
【００１３】
上記一対のフレーム端子は第１及び第２のフレーム端子を含み、上記第１及び第２のフレーム端子の一端は上記第１及び第２の電子部品の間に配置され、上記第１及び第２のフレーム端子の他端は上記第１の電子部品の下側に配置される。
【００１４】
上記第１及び第２のフレーム端子は、一端が第１及び第２の電子部品の間に配置され、他端が第１の電子部品の下側に配置されるように折れ曲がる形状を有し、それぞれが二つ以上の折り曲げ部を含むことができる。
【００１５】
本発明の一実施形態による表面実装電子部品は、第１及び第２のフレーム端子が機械的応力を吸収するため、当該フレーム端子と連結された電子部品の損傷を防止することができ、また、電子部品が圧電性を有する場合はフレーム端子が機械的振動を吸収及び緩和するため、アコースティックノイズを低減することができるという効果がある。
【００１６】
また、電子部品の発熱がフレーム端子を通じて放熱されるため、電子部品の温度上昇を抑制することができる。
【００１７】
また、フレーム端子の一端を介して第１の電子部品及び第２の電子部品が配置されるため、実装面積を減少させることができる。フレーム端子の一端を介して第１の電子部品と第２の電子部品が対応して配置される場合、電流がフレーム端子から電子部品に均一に供給されることにより、電流による発熱が特定の電子部品に偏らないため、信頼性を向上させることができる。
【００１８】
上記第１及び第２の電子部品は、積層セラミックキャパシタ及びインダクタのうち一つ以上であればよい。
【００１９】
以下、図面を参照して、本発明の実施形態を詳細に説明する。
【００２０】
図１は本発明の一実施形態による表面実装電子部品を示す概略的な斜視図であり、図２は図１のＡ−Ａ'線に沿う断面図である。
【００２１】
本発明の実施例を明確に説明するために方向を定義すると、図面のＬ、Ｗ及びＴはそれぞれセラミック本体の長さ方向、幅方向及び厚さ方向を示す。ここで、厚さ方向は、電子部品の実装面に垂直な方向と同じ概念で用いられる。
【００２２】
また、本実施形態では、説明の便宜のために、電子部品に含まれたセラミック本体の厚さ方向に向かい合う面を上下面という。
【００２３】
図１及び図２を参照すると、本発明の一実施形態による表面実装電子部品は、第１及び第２の電子部品１０１ａ、１０１ｂと、第１及び第２のフレーム端子１５１、１５２と、を含む。
【００２４】
上記第１のフレーム端子１５１は、第１の方向に伸びる第１の側面フレーム１５１ａ、上記第１の側面フレームの上端から第２の方向に伸びる第１の上面フレーム１５１ｂ、及び上記第１の側面フレームの下端から第２の方向に伸びる第１の下面フレーム１５１ｃを含み、上記第２のフレーム端子１５２は、第１の側面フレームと対向し且つ第１の方向に伸びる第２の側面フレーム１５２ａ、上記第２の側面フレームの上端から第２の方向と対向する第３の方向に伸びる第２の上面フレーム１５２ｂ、及び上記第２の側面フレームの下端から第３の方向に伸びる第２の下面フレーム１５２ｃを含む。
【００２５】
上記第１の方向は、実装面に垂直な方向又はセラミック本体の厚さ方向と定義されることができる。
【００２６】
上記第２の方向は、上記第１の方向とほぼ垂直な一方向と定義され、上記第３の方向は、上記第１の方向とほぼ垂直な方向であり且つ上記第２の方向と対向する方向と定義されることができる。
【００２７】
本発明の一実施形態によれば、上記第１及び第２のフレーム端子１５１、１５２は、第１及び第２の側面フレーム１５１ａ、１５２ａの上端及び下端に折り曲げ部を有する。
【００２８】
例えば、上記第１及び第２のフレーム端子１５１、１５２は、「コ」字型であり、それぞれの端部が向かい合うように配置されることができる。
【００２９】
上記第１の電子部品１０１ａは、上記第１及び第２の上面フレーム１５１ｂ、１５２ｂの下側において上記第１の側面フレーム１５１ａと第２の側面フレーム１５２ａの間に配置され、上記第２の電子部品１０１ｂは、上記第１及び第２の上面フレーム１５１ｂ、１５２ｂの上側に配置される。
【００３０】
上記第１及び第２の電子部品１０１ａ、１０１ｂはそれぞれ、セラミック本体１１０ａ、１１０ｂ、及び上記セラミック本体の外部面に配置される第１及び第２の外部電極１３１ａ、１３２ａ、１３１ｂ、１３２ｂを含み、上記第１及び第２の電子部品の第１及び第２の外部電極１３１ａ、１３２ａ、１３１ｂ、１３２ｂは、上記第１又は第２のフレーム端子１５１、１５２と連結される。
【００３１】
例えば、上記第１の電子部品１０１ａの第１の外部電極１３１ａと上記第２の電子部品１０１ｂの第１の外部電極１３１ｂは上記第１のフレーム端子１５１と連結され、上記第１の電子部品１０１ａの第２の外部電極１３２ａと上記第２の電子部品１０１ｂの第２の外部電極１３２ｂは上記第２のフレーム端子１５２と連結される。
【００３２】
上記第１の電子部品の第１の外部電極１３１ａは上記第１の上面フレーム１５１ｂの下面と連結され、上記第１の電子部品の第２の外部電極１３２ａは上記第２の上面フレーム１５２ｂの下面と連結される。
【００３３】
上記第２の電子部品の第１の外部電極１３１ｂは上記第１の上面フレーム１５１ｂの上面と連結され、上記第２の電子部品の第２の外部電極１３２ｂは上記第２の上面フレーム１５２ｂの上面と連結される。
【００３４】
この際、第１及び第２の電子部品の外部電極１３１ａ、１３２ａ、１３１ｂ、１３２ｂとフレーム端子１５１、１５２は、導電性接着剤１６０を介して電気的に連結されることができる。
【００３５】
上記導電性接着剤１６０は、高温ハンダや導電性樹脂ペーストなどを含むことができるが、本発明はこれに限定されない。
【００３６】
上記第１及び第２の電子部品は積層セラミックキャパシタでもある。具体的には、上記第１の電子部品及び第２の電子部品はそれぞれ第１の積層セラミックキャパシタ及び第２の積層セラミックキャパシタでもある。
【００３７】
なお、第２の積層セラミックキャパシタはその構成が第１の積層セラミックキャパシタと類似するため、これらをまとめて説明し、異なる場合のみに別途に説明する。
【００３８】
本発明の一実施形態による積層セラミックキャパシタ１０１ａ、１０１ｂは、セラミック本体１１０ａ、１１０ｂ、及び第１及び第２の外部電極１３１ａ、１３２ａを含むことができる。
【００３９】
図３は、本発明の一実施形態による積層セラミックキャパシタのセラミック本体の分解斜視図である。
【００４０】
図３を参照すると、本発明の一実施形態のセラミック本体１１０ａ、１１０ｂは、複数の誘電体層１１１を積層した後に焼成して形成されることができる。上記セラミック本体の形状、寸法及び誘電体層１１１の積層数は、多様に変更可能であり、本実施形態の図示に限定されない。
【００４１】
また、セラミック本体を形成する複数の誘電体層１１１は、焼結された状態であり、隣接する誘電体層１１１間の境界が走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）を用いなくては確認できないほどに一体化されることができる。
【００４２】
誘電体層１１１の厚さは、積層セラミックキャパシタの容量設計に合わせて任意に変更可能である。
【００４３】
また、誘電体層１１１は、高誘電率を有するセラミック粉末、例えば、チタン酸バリウム（ＢａＴｉＯ３）系又はチタン酸ストロンチウム（ＳｒＴｉＯ３）系粉末を含むことができるが、本発明はこれに限定されない。
【００４４】
第１及び第２の内部電極１２１、１２２は、互いに異なる極性を有する電極であり、誘電体層１１１に所定の厚さで導電性金属を含む導電性ペーストを印刷して形成されることができる。
【００４５】
上記導電性ペーストに含まれる導電性金属は、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）又はこれらの合金であればよいが、本発明はこれに限定されない。
【００４６】
また、上記導電性ペーストの印刷方法としては、例えば、スクリーン印刷法又はグラビア印刷法などを用いることができるが、本発明はこれに限定されない。
【００４７】
第１及び第２の内部電極１２１、１２２は、セラミック本体内に、誘電体層１１１の積層方向に沿って互いに対向するように交互に積層されることができる。
【００４８】
本発明の一実施形態によれば、上記誘電体層１１１は、セラミック本体の幅方向に沿って積層されることができる。
【００４９】
この際、上記第１及び第２の内部電極は、セラミック本体の上面及び下面に対して垂直に配置され、セラミック本体の上面又は下面に引き出される。
【００５０】
本発明の一実施形態によれば、第１の積層セラミックキャパシタ１０１ａの第１及び第２の内部電極１２１ａ、１２２ａはセラミック本体１１０ａの上面に引き出され、第２の積層セラミックキャパシタ１０１ｂの第１及び第２の内部電極１２１ｂ、１２２ｂはセラミック本体１１０ｂの下面に引き出されることができる。
【００５１】
また、第１の積層セラミックキャパシタ１０１ａの第１及び第２の外部電極１３１ａ、１３２ａは、セラミック本体１１０ａの上面に配置されて第１及び第２の内部電極１２１ａ、１２２ａの引出部と電気的に連結され、第２の積層セラミックキャパシタ１０１ｂの第１及び第２の外部電極１３１ｂ、１３２ｂは、セラミック本体１１０ｂの下面に配置されて第１及び第２の内部電極１２１ｂ、１２２ｂの引出部と電気的に連結される。
【００５２】
第１及び第２の積層セラミックキャパシタ１０１ａ、１０１ｂの外部電極１３１ａ、１３２ａ、１３１ｂ、１３２ｂがセラミック本体１１０ａ、１１０ｂの上面又は下面に配置される場合、外部電極の面積が減少することにより、容量に対して電子部品のサイズを減少させることができる。
【００５３】
第１及び第２の積層セラミックキャパシタ１０１ａ、１０１ｂの第１及び第２の外部電極１３１ａ、１３２ａ、１３１ｂ、１３２ｂは、セラミック本体１１０ａ、１１０ｂの上面又は下面からセラミック本体の幅方向の両側面に所定の長さで伸びることができる。
【００５４】
第１及び第２の積層セラミックキャパシタ１０１ａ、１０１ｂの外部電極１３１ａ、１３２ａ、１３１ｂ、１３２ｂは、導電性金属を含む導電性ペーストによって形成されることができる。
【００５５】
上記導電性金属は、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、金（Ａｕ）又はこれらの合金であればよいが、本発明はこれに限定されない。
【００５６】
第１の積層セラミックキャパシタ１０１ａの外部電極１３１ａ、１３２ａはセラミック本体１１０ａの上面に配置され、第２の積層セラミックキャパシタ１０１ｂの外部電極１３１ｂ、１３２ｂはセラミック本体１１０ｂの下面に配置されて第１及び第２の上面フレーム１５１ｂ、１５２ｂに連結されることができる。
【００５７】
本実施形態のように第１及び第２の上面フレーム１５１ｂ、１５２ｂの上側及び下側に第１及び第２の電子部品１０１ａ、１０１ｂが対称に配置される場合、フレーム端子を介して印加される電流が第１及び第２の電子部品に均一に流れ、電流による発熱が特定の電子部品に偏らないため、信頼性を向上させることができる。
【００５８】
また、第２の電子部品１０１ｂの外部電極がセラミック本体の下面に配置される場合、当該第２の電子部品１０１ｂの上面には電極が配置されないため、金属シールド又は金属ケースが電子部品の上面に接触してもショートが発生しない。
【００５９】
さらに、第１及び第２のフレーム端子１５１、１５２が機械的応力を吸収するため、フレーム端子と連結された電子部品の損傷を防止し、アコースティックノイズを低減することができるという効果がある。
【００６０】
また、電子部品の発熱がフレーム端子を通じて放熱されるため、電子部品の温度上昇による信頼性の低下を抑制することができる。
【００６１】
変形例
以下、本発明の変形例について説明する。但し、上述した本発明の一実施形態による表面実装電子部品と重複する説明は省略し、差異を中心に説明する。
【００６２】
図４は、本発明の第１の変形例による表面実装電子部品の断面図である。
【００６３】
図４を参照すると、第１及び第２の電子部品１０１ａ、１０１ｂはそれぞれ第１及び第２の積層セラミックキャパシタでもある。図５は、第１の変形例に含まれた積層セラミックキャパシタのセラミック本体の分解斜視図である。
【００６４】
図５を参照すると、本変形例の第１及び第２の積層セラミックキャパシタに含まれた誘電体層１１１'及び内部電極１２１'、１２２'は、セラミック本体１１０'の厚さ方向に積層されることができる。
【００６５】
本変形例によれば、第１の積層セラミックキャパシタ及び第２の積層セラミックキャパシタに含まれた内部電極１２１ａ'、１２２ａ'、１２１ｂ'、１２２ｂ'は、実装面に対して水平に配置され、セラミック本体１１０ａ'、１１０ｂ'の長さ方向の両側面から引き出されることができる。
【００６６】
第１及び第２の積層セラミックキャパシタの第１及び第２の外部電極１３１ａ'、１３２ａ'、１３１ｂ'、１３２ｂ'はそれぞれ、セラミック本体１１０ａ'、１１０ｂ'の長さ方向の両側面に配置されて第１及び第２の内部電極と電気的に連結され、セラミック本体の長さ方向の両側面からセラミック本体の上面及び下面とセラミック本体の幅方向の両側面に伸びてフレーム端子１５１、１５２と電気的に連結されることができる。
【００６７】
図６は、本発明の第２の変形例による表面実装電子部品の断面図である。
【００６８】
図６を参照すると、第１及び第２の電子部品１０１ａ、１０１ｂはそれぞれ第１及び第２の積層セラミックキャパシタでもある。
【００６９】
図７は、第２の変形例に含まれた積層セラミックキャパシタのセラミック本体の分解斜視図である。
【００７０】
図６及び図７を参照すると、本変形例の第１及び第２の積層セラミックキャパシタに含まれた誘電体層１１１''及び内部電極１２１''、１２２''は、セラミック本体１１０'' の幅方向に積層されることができる。
【００７１】
本変形例によれば、第１の積層セラミックキャパシタ及び第２の積層セラミックキャパシタに含まれた内部電極１２１ａ''、１２２ａ''、１２１ｂ''、１２２ｂ''は、実装面に対して垂直に配置され、セラミック本体１１０ａ''、１１０ｂ''の長さ方向の両側面から引き出されることができる。
【００７２】
第１及び第２の積層セラミックキャパシタの第１及び第２の外部電極１３１ａ''、１３２ａ''、１３１ｂ''、１３２ｂ''はそれぞれ、セラミック本体１１０ａ''、１１０ｂ''の長さ方向の両側面に配置されて第１及び第２の内部電極と電気的に連結され、セラミック本体の長さ方向の両側面からセラミック本体の上面及び下面とセラミック本体の幅方向の両側面に伸びてフレーム端子１５１、１５２と電気的に連結されることができる。
【００７３】
本発明の第１及び第２の変形例のように、第１及び第２の上面フレーム１５１ｂ、１５２ｂを介して上下に配置された積層セラミックキャパシタが同一の実装方向に向かい合う場合、それぞれの圧電振動が逆の位相を有して作用し、上下に配置された積層セラミックキャパシタの圧電振動が相殺されるため、アコースティックノイズが低減されるという効果がある。
【００７４】
図８は、本発明の第３の変形例による表面実装電子部品の断面図である。
【００７５】
図８を参照すると、本変形例による第１の電子部品１０１ａは、内部電極１２１ａ、１２２ａが実装面に対して垂直に配置される積層セラミック電子部品であり、第２の電子部品１０１ｂは、内部電極１２１ｂ'、１２２ｂ'が実装面に対して水平に配置される積層セラミック電子部品である。
【００７６】
例えば、第１の電子部品は、上述した本発明の一実施形態による第１の積層セラミックキャパシタと同一であり、第２の電子部品は、上述した第１の変形例による第２の積層セラミックキャパシタと同一である。
【００７７】
図９は、本発明の第４の変形例による表面実装電子部品の斜視図である。
【００７８】
図９に示されたように、本変形例によれば、第１及び第２の側面フレーム１５１ａ、１５２ａは、第１及び第２の上面フレーム１５１ｂ、１５２ｂ又は第１及び第２の下面フレーム１５１ｃ、１５２ｃより狭い幅で形成されることができる。また、図７に示されたように、第１及び第２の側面フレーム１５１ａ、１５２ａは、一部の領域を除去することにより二つ以上の区分された領域で形成されることができる。
【００７９】
本変形例のように第１及び第２の側面フレーム１５１ａ、１５２ａの面積を減少させる場合、アコースティックノイズをより効果的に減少させることができるという効果がある。
【００８０】
図１０は、本発明の第５の変形例による表面実装電子部品の断面図である。
【００８１】
図１０に示されたように、本変形例による表面実装電子部品は、第１及び第２の電子部品１０１ａ、１０１ｂを取り囲むモールディング部１４０をさらに含むことができる。
【００８２】
上記モールディング部１４０は、絶縁材で形成され、例えば、エポキシ樹脂を含むことができる。
【００８３】
本変形例のように第１及び第２の電子部品をモールディング部で取り囲む場合、湿気及び水分が第１及び第２の電子部品に浸透することを防止し、第１及び第２の電子部品１０１ａ、１０１ｂとフレーム端子１５１、１５２との固着強度を改善することができる。
【００８４】
第１及び第２のフレーム端子１５１、１５２の側面フレーム及び下面フレームは、モールディング部１４０の外部に配置されて外部と電気的に連結されることができる。
【００８５】
図１１ａ〜図１１ｃは、本発明の第６の変形例による表面実装電子部品及びその製造方法を概略的に示す斜視図である。
【００８６】
図１１ａ〜図１１ｃに示されたように、本発明の第６の変形例による表面実装電子部品は、第１の電子部品１０１ａと第２の電子部品１０１ｂをそれぞれ複数個含み、各電子部品が並列に配置されることができる。
【００８７】
まず、図１１ａに示されたように、平らな形状のフレーム端子１５１、１５２の一端を介して当該フレーム端子の下側及び上側にそれぞれ複数の第１の電子部品１０１ａと第２の電子部品１０１ｂを配置することができる。
【００８８】
次に、図１１ｂに示されたように、第１の電子部品と第２の電子部品を取り囲むようにモールディング部１４０を形成した後、フレーム端子１５１、１５２を２回折り曲げて、図１１ｃのような形状の表面実装電子部品を形成することができる。また、フレーム端子１５１、１５２の表面には、金属皮膜が形成されることができる。
【００８９】
図１２ａ〜図１２ｃは、本発明の第７の変形例による表面実装電子部品及びその製造方法を概略的に示す斜視図である。
【００９０】
図１２ａ〜図１２ｃに示されたように、本発明の第７の変形例による表面実装電子部品は、第１の電子部品１０１ａと第２の電子部品１０１ｂをそれぞれ複数個含み、各電子部品が直列及び並列に配置されることができる。
【００９１】
図１２ａ〜図１２ｃに示されたように、直列に連結される電子部品の間には連結フレーム１５３がさらに配置されることができる。また、フレーム端子１５１、１５２の表面には、金属皮膜が形成されることができる。
【００９２】
電子部品の実装基板
本発明の一実施形態によれば、上述した本発明の一実施形態による表面実装電子部品及び上記第１〜第７の変形例による表面実装電子部品が実装された回路基板が提供される。
【００９３】
図１３は、本発明の一実施形態による表面実装電子部品が実装された回路基板を示す断面図である。
【００９４】
図１３を参照すると、本実施形態による電子部品の実装基板２００は、上部に第１及び第２の電極パッド２２１、２２２を有する回路基板２１０と、上記回路基板上に設置された表面実装電子部品１００と、を含むことができる。
【００９５】
表面実装電子部品１００は、第１及び第２のフレーム端子１５１、１５２がそれぞれ第１及び第２の電極パッド２２１、２２２上に接触するように位置した状態でハンダ２３０によって回路基板２１０と電気的に連結されることができる。
【００９６】
なお、上記電子部品の実装基板に関する内容のうち上述した表面実装電子部品と同じ内容については説明の重複を避けるためにその詳細な説明を省略する。
【００９７】
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
（項目１）
第１の方向に伸びる第１の側面フレーム、及び前記第１の側面フレームの上端及び下端から第２の方向にそれぞれ伸びる第１の上面フレーム及び第１の下面フレームを含む第１のフレーム端子と、
前記第１の側面フレームと対向し且つ第１の方向に伸びる第２の側面フレーム、及び前記第２の側面フレームの上端及び下端から前記第２の方向と対向する第３の方向にそれぞれ伸びる第２の上面フレーム及び第２の下面フレームを含む第２のフレーム端子と、
前記第１及び第２の上面フレームの下側において前記第１及び第２の側面フレームの間に配置される第１の電子部品と、
前記第１及び第２の上面フレームの上側に配置される第２の電子部品と、
を含む、表面実装電子部品。
（項目２）
前記第１の電子部品及び第２の電子部品はそれぞれ、セラミック本体、及び前記セラミック本体の外部面に配置される外部電極を含み、
前記第１の電子部品及び第２の電子部品の外部電極は、前記第１又は第２の上面フレームと電気的に連結される、項目１に記載の表面実装電子部品。
（項目３）
前記第１の電子部品及び第２の電子部品の外部電極は、導電性接着剤を介して前記第１又は第２の上面フレームと電気的に連結される、項目２に記載の表面実装電子部品。
（項目４）
前記第１の電子部品及び第２の電子部品は、誘電体層及び内部電極が交互に積層されたセラミック本体、及び前記セラミック本体の外面に配置され前記内部電極と連結される外部電極を含み、
前記第１の電子部品及び第２の電子部品の内部電極は、実装面に対して垂直に配置される、項目１に記載の表面実装電子部品。
（項目５）
前記第１の電子部品の内部電極はセラミック本体の上面に引き出され、前記第２の電子部品の内部電極はセラミック本体の下面に引き出される、項目４に記載の表面実装電子部品。
（項目６）
前記第１の電子部品及び第２の電子部品は、誘電体層及び内部電極が交互に積層されたセラミック本体、及び前記セラミック本体の外面に配置され前記内部電極と連結される外部電極を含み、
前記第１の電子部品及び第２の電子部品の内部電極は、実装面に対して水平に配置される、項目１に記載の表面実装電子部品。
（項目７）
前記第１の電子部品及び第２の電子部品は、誘電体層及び内部電極が交互に積層されたセラミック本体、及び前記セラミック本体の外面に配置され前記内部電極と連結される外部電極を含み、
前記第１の電子部品に含まれた内部電極は実装面に対して垂直に配置され、第２の電子部品に含まれた内部電極は実装面に対して水平に配置される、項目１に記載の表面実装電子部品。
（項目８）
前記第１の電子部品に含まれた内部電極は、セラミック本体の上面に引き出される、項目７に記載の表面実装電子部品。
（項目９）
前記第１の電子部品の外部電極は、セラミック本体の上面において内部電極と連結される、項目４又は７に記載の表面実装電子部品。
（項目１０）
前記第１の電子部品及び第２の電子部品を取り囲むモールディング部をさらに含む、項目１から９のいずれか一項に記載の表面実装電子部品。
（項目１１）
前記第１の電子部品及び第２の電子部品が複数個である、項目１から１０のいずれか一項に記載の表面実装電子部品。
（項目１２）
複数の前記第１の電子部品は並列に連結される、項目１１に記載の表面実装電子部品。
（項目１３）
前記第１及び第２のフレーム端子の表面には金属皮膜が形成される、項目１１または１２に記載の表面実装電子部品。
（項目１４）
第１の電子部品と、
前記第１の電子部品の上側に配置される第２の電子部品と、
前記第１の電子部品及び第２の電子部品と連結される一対のフレーム端子と、
を含み、
前記一対のフレーム端子の一端は前記第１の電子部品及び第２の電子部品の間に配置され、前記一対のフレーム端子の他端は前記第１の電子部品の下側に配置される、表面実装電子部品。
（項目１５）
上部に電極パッドを有する回路基板と、
前記回路基板上に設置された表面実装電子部品と、
前記電極パッドと前記表面実装電子部品とを連結するハンダと、
を含み、
前記表面実装電子部品は、第１の方向に伸びる第１の側面フレーム、及び前記第１の側面フレームの上端及び下端から第２の方向にそれぞれ伸びる第１の上面フレーム及び第１の下面フレームを含む第１のフレーム端子と、前記第１の側面フレームと対向し且つ第１の方向に伸びる第２の側面フレーム、及び前記第２の側面フレームの上端及び下端から前記第２の方向と対向する第３の方向にそれぞれ伸びる第２の上面フレーム及び第２の下面フレームを含む第２のフレーム端子と、前記第１及び第２の上面フレームの下側において前記第１及び第２の側面フレームの間に配置される第１の電子部品と、前記第１及び第２の上面フレームの上側に配置される第２の電子部品と、を含む、電子部品の実装基板。
【符号の説明】
【００９８】
１００  表面実装電子部品
１０１ａ、１０１ｂ  第１及び第２の電子部品
１５１、１５２  フレーム端子
２００  電子部品の実装基板
２１０  回路基板
２３０  ハンダ
【図１】
0006483007.tif 000002
【図２】
0006483007.tif 000003
【図３】
0006483007.tif 000004
【図４】
0006483007.tif 000005
【図５】
0006483007.tif 000006
【図６】
0006483007.tif 000007
【図７】
0006483007.tif 000008
【図８】
0006483007.tif 000009
【図９】
0006483007.tif 000010
【図１０】
0006483007.tif 000011
【図１１ａ】
0006483007.tif 000012
【図１１ｂ】
0006483007.tif 000013
【図１１ｃ】
0006483007.tif 000014
【図１２ａ】
0006483007.tif 000015
【図１２ｂ】
0006483007.tif 000016
【図１２ｃ】
0006483007.tif 000017
【図１３】
0006483007.tif 000018