(57)【特許請求の範囲】
【請求項１】
光トランシーバであって、
メモリに接続された処理デバイス（processing device）と、
前記処理デバイスに結合され、光リンクを介して遠隔光トランシーバに送信するための高速ユーザデータを運ぶ第１信号を受信および変調するように構成される光サブアセンブリ（optical subassembly）と、
前記処理デバイスに結合されたプログラミング可能デバイスと
を含み、前記プログラミング可能デバイスは、
前記光トランシーバのデジタル診断モニタリング情報（digital diagnostic monitoring information：ＤＤＭＩ）に関するデータを前記処理デバイスから受信し、
前記ＤＤＭＩに関するデータに順方向エラー訂正（forward error correction：ＦＥＣ）エンコーディングを行って遠隔デジタル診断モニタリング（remote digital diagnostic monitoring：ＲＤＤＭ）信号を生成し、
変調のために前記ＲＤＤＭ信号を第２信号として前記光サブアセンブリに送信するように構成され、
前記光サブアセンブリは、前記第２信号を前記第１信号に電流変調して前記光リンクを介して前記遠隔光トランシーバに送信される二重変調された光信号を生成するようにさらに構成され、
前記第２信号は、前記第２信号を前記第１信号に電流変調して変調度を有する前記二重変調された光信号を生成するために用いられるレーザダイオード（laser diode：ＬＤ）バイアス電流を含み、
前記光サブアセンブリは、４％ないし６％の範囲の前記変調度を有する二重変調された光信号を生成するように構成される、光トランシーバ。
【請求項２】
前記光トランシーバは、スモールフォームファクタプラガブル（small form factor pluggable：ＳＦＰ）又は１０ギガビットスモールフォームファクタプラガブル（ＸＦＰ）を含むことを特徴とする請求項１に記載の光トランシーバ。
【請求項３】
前記プログラミング可能デバイスは、前記ＤＤＭＩに関するデータに巡回冗長検査（Cyclic Redundancy Check：ＣＲＣ）を行うようにさらに構成されることを特徴とする請求項１に記載の光トランシーバ。
【請求項４】
前記プログラミング可能デバイスは、フィールドプログラマブルゲートアレイ（Field Programmable Gate Array ＦＰＧＡ）を含むことを特徴とする請求項１に記載の光トランシーバ。
【請求項５】
前記プログラミング可能デバイスは、
第３信号を前記光サブアセンブリから受信し、前記第３信号は前記光リンクを介して前記遠隔光トランシーバからのＲＤＤＭ信号を含み、
前記第３信号にＦＥＣデコーディング動作を行い、
前記遠隔光トランシーバに関するＤＤＭＩデータを復旧するようにさらに構成される、請求項１に記載の光トランシーバ。
【請求項６】
前記変調度は、前記第１信号の電流値に対する前記第２信号の電流値の比率であることを特徴とする請求項１に記載の光トランシーバ。
【請求項７】
前記ＤＤＭＩに関するデータは前記光トランシーバの多様なコンポーネントの動作及び管理に関するパラメータを含むことを特徴とする請求項１に記載の光トランシーバ。
【請求項８】
前記ＦＥＣエンコーディングは、少なくともＢＣＨ（３１，１６）コード又はリードソロモン（Reed-Solomon）コードを用いることを特徴とする請求項１に記載の光トランシーバ。
【請求項９】
フィールドプログラマブルデバイスを含む第１光トランシーバにおいて光通信を行う方法であって、
前記フィールドプログラマブルデバイスにおいて、
前記第１光トランシーバのデジタル診断モニタリング情報（ＤＤＭＩ）に関するデータを受信する段階と、
ここで、前記第１光トランシーバは、前記第１光トランシーバの光サブアセンブリ介して高速ユーザデータを運ぶ第１信号を変調するように構成され、
遠隔デジタル診断モニタリング（ＲＤＤＭ）信号を生成するために前記ＤＤＭＩに関するデータに順方向エラー訂正（ＦＥＣ）エンコーディングを行う段階と、
第２信号を前記第１信号に電流変調して光リンクを介して遠隔第２光トランシーバに送信するための二重変調された光信号を生成するために、前記ＲＤＤＭ信号を前記第２信号として前記第１光トランシーバの前記光サブアセンブリに送信する段階と
を含み、
前記第２信号は、前記第２信号を前記第１信号に電流変調して変調度を有する前記二重変調された光信号を生成するために用いられるレーザダイオード（laser diode：ＬＤ）バイアス電流を含み、
前記光サブアセンブリは、４％ないし６％の範囲の前記変調度を有する二重変調された光信号を生成するように構成される、光通信方法。
【請求項１０】
前記ＲＤＤＭ信号を前記光サブアセンブリに送信する段階は、レーザダイオード（ＬＤ）バイアス電流を前記第１光トランシーバの前記光サブアセンブリに送信する段階を含む、請求項９に記載の光通信方法。
【請求項１１】
前記変調度は、前記第１信号のＬＤバイアス電流に対する前記第２信号のＬＤバイアス電流の比率である、請求項９に記載の光通信方法。
【請求項１２】
前記第１光トランシーバの前記光サブアセンブリは、電気信号を前記光リンクに結合された光信号に変換し、前記光リンクから光信号を受信して前記光信号を電気信号に変換するように構成される、請求項９に記載の光通信方法。
【請求項１３】
前記ＤＤＭＩに関するデータに順方向エラー訂正（ＦＥＣ）エンコーディングを行う段階は、前記データに巡回冗長検査（ＣＲＣ）を行う段階をさらに含む、請求項９に記載の光通信方法。
【請求項１４】
前記二重変調された光信号が、前記第１信号と前記ＲＤＤＭ信号をベースバンドにおいて含む、請求項１に記載の光トランシーバ。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願の相互参照）  
本出願は、２０１５年３月２０日に出願された米国仮特許出願６２／１３６，２６８号明細書（発明の名称：Optical Transceivers with Remote Digital Diagnostic Monitoring Functions）に基づき、この優先権の利益を主張する。この仮特許出願の全体の内容は本発明に併合されている。
【０００２】
（技術分野）
本発明は、光通信に関し、より詳しくは、進歩したエラー訂正技術を有する光トランシーバ（optical transceiver）の遠隔デジタル診断モニタリング情報を光学的に通信することに関する。
【背景技術】
【０００３】
最近、高速データ通信は、光トランシーバが光ファイバチャネルを介して遠距離で互いに通信を行う光通信により達成されることが多い。光トランシーバは、ネットワークのユーザにより生成された電気データ信号を高いデータ速度（data rate）（又は、データ送信速度）で変調された光信号に変換し、その逆に光信号を電気データ信号に変換する。光トランシーバは、ホストデバイスから電気信号を受信し、この電気信号を光ネットワークを介して送信される光信号に変換するように構成される光送信機と、光信号を受信し、この光信号をホストデバイスにより受信される電気信号に変換するように構成される光受信機とを全て含む光電コンポーネント（optoelectronic component）又はデバイスを含む。光トランシーバ内の光送信機及び光受信機は、共通回路及び同一のハウジングを共有することができる。光送信機は、送信機光サブアセンブリ（transmitter optical subassembly：ＴＯＳＡ）を含むことができ、光受信機は、受信機光サブアセンブリ（receiver optical subassembly：ＲＯＳＡ）を含むことができる。ＴＯＳＡは、電気信号を受信し、この電気信号を多様な光ファイバリンクを介して送信される光信号に変換するように構成され、ＲＯＳＡは、光信号を受信し、この光信号の処理のために電気信号に変換するように構成される。
【０００４】
技術の進歩により、光トランシーバは、光チャネルを介して他の遠隔デバイスと遠隔デジタル診断モニタリング情報及び制御情報又はメッセージを交換することに関する機能を含むことができる。しかしながら、光チャネルは、無線通信システムにおいてと同様に、一部雑音チャネル特性により影響を受けるか、一部雑音チャネル特性を体験することがあるため、遠隔デジタル診断モニタリング情報及び制御情報又はメッセージの送信時にエラーが発生する可能性がある。
【０００５】
従って、多様な光ネットワークを介して光トランシーバ間で遠隔デジタル診断モニタリング情報及び制御情報又はメッセージを通信する、より改善してより効率的な方法及びシステムの必要性が依然として存在する。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
この「発明の概要」は、請求された主題の核心的な特徴又は必須の特徴を識別するためのものでなく、請求された主題の範囲を制限するためのものでもない。本明細書に説明されている例示的な実施形態は、互いに遠隔に位置する光トランシーバ間にデジタル診断モニタリング情報、メッセージ又は他のデータをより高い信頼性で送信する方法及びシステムに関する。
【課題を解決するための手段】
【０００７】
例として、本発明の一態様による光通信のための光トランシーバが提供される。前記光トランシーバは、メモリに結合された処理デバイス（processing device）、光サブアセンブリ（optical subassembly）、及びプログラミング可能デバイスを含む。前記処理デバイスは、１つ以上のプロセッサを含むことができる。前記光サブアセンブリは、高速ユーザデータを運ぶ第１信号を光リンクを介して遠隔光トランシーバに送信するために受信して変調するように構成される。前記プログラミング可能デバイスは、前記処理デバイスに結合され、前記処理デバイスから前記光トランシーバのデジタル診断モニタリング情報（digital diagnostic monitoring information：ＤＤＭＩ）に関するデータを受信し、前記ＤＤＭＩに関するデータに順方向エラー訂正エンコーディング（forward error correction encoding）を行って遠隔デジタル診断モニタリング（remote digital diagnostic monitoring：ＲＤＤＭ）信号を生成し、前記ＲＤＤＭ信号を、送信のために前記第１信号に変調するために第２信号として前記光サブアセンブリに送信するように構成される。前記光サブアセンブリは、前記第２信号を前記第１信号に電流変調して送信される二重変調された光信号を生成するように構成される。二重変調された光信号は以後前記光リンクを介して前記遠隔光トランシーバに送信される。
【０００８】
本発明の一態様において、前記光トランシーバは、スモールフォームファクタプラガブル（small form factor pluggable：ＳＦＰ）モジュール又は１０ギガビットスモールフォームファクタプラガブル（ＸＦＰ）モジュールを含んでもよい。
【０００９】
本発明の一態様において、前記プログラミング可能デバイスは、前記ＤＤＭＩに関するデータに巡回冗長検査（cyclic redundancy check：ＣＲＣ）を行うようにさらに構成されてもよい。
【００１０】
本発明の一態様において、前記プログラミング可能デバイスは、フィールドプログラマブルゲートアレイ（field programmable gate array：ＦＰＧＡ）を含んでもよい。
【００１１】
本発明の一態様において、前記プログラミング可能デバイスは、前記光リンクを介して前記遠隔光トランシーバからおＲＤＤＭ信号を含む第３信号を前記光サブアセンブリから受信し、前記第３信号にＦＥＣデコーディング動作を行い、前記遠隔光トランシーバに関するＤＤＭＩデータを復旧するようにさらに構成されてもよい。
【００１２】
本発明の一態様において、前記第２信号は、前記第２信号を前記第１信号に電流変調して変調度（modulation depth）を有する二重変調された光信号の生成に用いられるレーザダイオード（laser diode：ＬＤ）バイアス電流（bias current）を含んでもよい。
【００１３】
本発明の一態様において、前記光サブアセンブリは、約４％ないし約６％の範囲の前記変調度を有する二重変調された光信号を生成するように構成されてもよい。
【００１４】
本発明の一態様において、前記変調度は、前記第１信号の電流値に対する前記第２信号の電流値の比率である。
【００１５】
本発明の一態様において、前記ＤＤＭＩに関するデータは、前記光トランシーバの多様なコンポーネントの動作及び管理に関するパラメータを含んでもよい。
【００１６】
本発明の一態様において、前記ＦＥＣエンコーディングは、少なくともＢＣＨ（３１，１６）コード又はリードソロモン（Reed-Solomon）コードを使用してもよい。
【００１７】
本発明の一態様において、光トランシーバで光通信を行う方法が提供される。前記光トランシーバ内のフィールドプログラマブルデバイスにおいて、前記光トランシーバのデジタル診断モニタリング情報（ＤＤＭＩ）に関するデータが受信される。前記光トランシーバは、前記光トランシーバの光サブアセンブリを介して高速ユーザデータを運ぶ第１信号を変調し、さらにＤＤＭＩデータを運ぶ第２信号を前記第１信号に電流変調して、光リンクを介して遠隔光トランシーバに送信される二重変調された光信号を生成するように構成されてもよい。順方向エラー訂正（ＦＥＣ）エンコーディング及び／又はＣＲＣが前記ＤＤＭＩに関するデータに行われて前記遠隔デジタル診断モニタリング（ＲＤＤＭ）信号が生成され、このＲＤＤＭ信号は、光リンクを介して前記遠隔光トランシーバに送信される二重変調された光信号を生成するために、前記第２信号として前記光トランシーバの前記光サブアセンブリに送信される。また、前記光トランシーバは、二重変調された光信号を受信し、前記ＲＤＤＭ信号を復調するように構成されてもよい。前記ＲＤＤＭ信号にＦＥＣデコーディング及び／又はＣＲＣが行われて、前記ＤＤＭＩに関するデータが追加処理のために復旧されてもよい。
【００１８】
本発明のこれら及び他の特徴は以下の説明及び添付の特許請求の範囲からより明らかになるであろう。
【図面の簡単な説明】
【００１９】
以下の添付図面に関連して以下の説明からより詳しく理解することができるであろう。
【００２０】
【図１】本発明の一態様による光トランシーバの一例を示す図である。
【図２】本発明の一態様による双方向光トランシーバの他の例を示す図である。
【図３Ａ】本発明の一態様による本技術の一実施形態の実施例を示すブロック図である。
【図３Ｂ】本発明の一態様による本技術の一実施形態の実施例を示すブロック図である。
【図４】本発明の一態様による光トランシーバの一例を示す図である。
【図５Ａ】本発明の一態様による例示的な具現例を示す図である。
【図５Ｂ】本発明の一態様による例示的な具現例を示す図である。
【図５Ｃ】本発明の一態様による例示的な具現例を示す図である。
【図６Ａ】本発明の一態様による例示的な具現例及びそれに関するタイミング図を示す図である。
【図６Ｂ】本発明の一態様による例示的な具現例及びそれに関するタイミング図を示す図である。
【図７Ａ】本発明の一態様によるフレーム構造の一例を示す図である。
【図７Ｂ】本発明の一態様によるフレーム構造の一例を示す図である。
【図８Ａ】本発明の一態様によるアイダイアグラム（eye diagram）の例を示す図である。
【図８Ｂ】本発明の一態様によるアイダイアグラム（eye diagram）の例を示す図である。
【図８Ｃ】本発明の一態様によるアイダイアグラム（eye diagram）の例を示す図である。
【図９】本発明の一実施形態による本技術の性能特性の例を示す図である。
【図１０】本発明の一実施形態による本技術の性能特性の例を示す図である。
【図１１】本発明の一態様による例示的な具現例を示す図である。
【発明を実施するための形態】
【００２１】
以下、多様な図に関連して例示的な実施例について詳細に説明する。以下の説明は例示的なものであり、請求した発明の範囲を制限するものではない。以下の説明は、可能な具現例の詳細な実施例を提供し、本明細書に説明されている概念を実施できる唯一の構成を示すものではない。従って、詳細な説明は多様な概念を徹底に理解するために特定詳細を含むが、このような特定詳細がなくてもこのような概念を実施できると理解される。一部の場合、周知の構造とコンポーネントはこのような概念を曖昧にしないためにブロック図として示す。図において、同一符号は同一要素及び特徴を示すために用いられると理解される。
【００２２】
簡略化のために、本方法は、本明細書において、一連の段階又は動作として説明されているが、一部の段階又は動作は本明細書に図示及び説明されているものと異なる順序で発生することができる、及び／又は他の動作と同時に使用される可能性あるので、請求した主題は段階又は動作の順序により限定されるものではないと理解されるべきである。また、本明細書に開示されている本技術による多様な方法を具現するために全ての例示段階又は動作が要求されることではない。
【００２３】
また、本発明の実施例は、光トランシーバ又は光電デバイス（optoelectronic device）の脈絡で論議されるが、この技術分野における通常の知識を有する者であれば、本発明の原理が２つの遠隔に位置する電子デバイス間に遠隔デジタル診断モニタリング情報、制御情報又は他のデータを通信するために実現することができ、光学的及び／又は電気的に通信することに関連していると認識できるであろう。本明細書における「光電デバイス」とは、光学的コンポーネント及び電気的コンポーネントを全て有するデバイスを含み、光電デバイスの例はトランシーバ、送信機、受信機及び／又はトランスポンダを含むことができる。
【００２４】
図１は、本発明の一態様により光ファイバ通信に用いられる多様なコンポーネントを含む光トランシーバの一例を示す単純化したブロック図である。光トランシーバは、光リンクの多様な帯域幅、例えば、１Ｇｂ／ｓ、２Ｇｂ／ｓ、４Ｇｂ／ｓ、８Ｇｂ／ｓ、１０Ｇｂ／ｓ、４０Ｇｂ／ｓ、５０Ｇｂ／ｓ、１００Ｇｂ／ｓ以上の帯域幅に利用でき、スモールフォームファクタプラガブル（ＳＦＰ）、１０ギガビットスモールフォームファクタプラガブル（ＸＦＰ）などを含むが、これらに限定されない任意のフォームファクタの多様な光電デバイスにおいて実現できる。
【００２５】
図１に示すように、例として、光トランシーバ１００（又は１００’）は、メイン光信号処理コンポーネント１１０、Ｔｘ変調コンポーネント１２０、Ｒｘ復調コンポーネント１３０、フレーミング／デフレーミングである（framing/deframing）ＦＥＣエラー検出及び訂正コンポーネント１４０、及び処理システム又はプロセッサコンポーネント１５０を含む多様なコンポーネントを含むように構成される。
【００２６】
ここで、本明細書における「処理システム」又は「プロセッサコンポーネント」とは、本明細書において説明されている多様な機能またはアルゴリズムを行うか実行することができる任意のハードウェア、ソフトウェア、又はこれらの組み合わせを意味する。処理システム（又はプロセッサコンポーネント）は、プロセッサ、中央処理ユニット（central processing unit：ＣＰＵ）、マイクロコントローラ、コントローラ、集積回路、特定用途向け集積回路（application specific integrated circuit：ＡＳＩＣ）、ハードウェアロジック、ゲート、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、プログラミング可能論理回路などを含む１つ以上の処理システムを含むが、これらに限定されるものではない。「ソフトウェア」とは、高いレベルのプログラミング言語であるか又は機械可読言語であるか、これらの任意の変形語であるかに関係なく、本発明の態様による多様な機能を実行するように構成される任意の機械可読及び／又は実行可能コード、命令などを含むが、これらに限定されるものではない。
【００２７】
この例において、送信経路上で、光トランシーバ１００（又は１００’）は、超高速（例えば、１０ギガビット／秒(Ｇｂ／ｓ)速度以上のデータ送信速度）でユーザトラヒックを運ぶ電気信号１５５を受信し、この電気信号１５５を光ファイバリンクを介して遠隔デバイスに送信するためにユーザトラヒック（又はペイロード）を運ぶ光信号に変換するように構成される。また、本発明の一態様において、光トランシーバ１００は、Ｔｘ変調コンポーネント１２０を介して、デジタル診断モニタリング情報（ＤＤＭＩ）のような、光トランシーバ１００の健康状態又は動作状態に関するパラメータのような、「ＲＤＤＭ信号」、「ＤＤＭＩデータ信号」又は「第２信号」と呼ばれる、他の情報又はデータを運ぶ低速送信信号を高速ユーザトラヒックを運ぶ光信号に変調して二重変調された光信号１５７を生成するように構成される。ここで、「二重変調された光信号」とは、メインユーザトラヒック（又はデータ）に対する第１電流変調及びデジタル診断モニタリング情報データのような他のデータに対する第２電流変調を有する光信号を示す。二重変調された光信号を生成する１つの技術は、全体内容が本明細書に併合された、アロンソン（Aronson）などの米国特許登録第７，６３０，６３１Ｂ２号明細書に開示されている、トランシーバ間のデジタル診断又は他のデータの帯域外（out-of-band）データ通信方法を含む。また、ＤＤＭＩデータは、光トランシーバ及び多様なコンポーネントの診断データ、識別情報、障害検出及びモニタリング情報、光トランシーバのコンポーネントに対するモニタリングリング及び制御に関するデータなどを含む。
【００２８】
この実施例において、Ｔｘ変調コンポーネントは、直接変調レーザ（direct modulation laser：ＤＭＬ）、外部変調レーザ（external modulation laser：ＥＭＬ）などの多様な変調をサポートするレーザダイオード（ＬＤ）ドライバーを含む。電気信号のＬＤドライバー出力は、以後高速ユーザデータを運ぶメイン光信号を生成するために変調コンポーネントを駆動する。受信側において、Ｒｘ復調コンポーネント１３０から出力された電気信号はフレーミング／デフレーミングＦＥＣエラー検出及び訂正コンポーネント１４０だけではなく、メイン光信号処理コンポーネント１１０に提供される。Ｒｘ復調コンポーネント１３０は、また、追加処理のために受信した電気信号を増幅する後置増幅器（post amplifier）を含むことができる。
【００２９】
本明細書に開示されているように、光トランシーバ１００は、フレーミング／デフレーミングＦＥＣエラー検出及び訂正コンポーネント１４０を介して、順方向エラー訂正（ＦＥＣ）及び／又は巡回冗長検査（ＣＲＣ）動作などのフレーミング及びエラー検出及び訂正動作をＤＤＭＩに行ってＤＤＭＩデータを運ぶＲＤＤＭ信号を生成するように構成できる。ＲＤＤＭ信号は、以後、高速ユーザトラヒックを運ぶ光信号を変調して光リンクを介して送信される二重変調された光信号１５７を生成するためにＴｘ変調コンポーネント１２０に提供される。
【００３０】
受信経路上において、光トランシーバ１００は、遠隔光トランシーバから入力光信号１５９（これは二重変調された光信号である）を受信し、入力光信号１５９を高速ユーザトラヒックを運搬する電気信号１５５に変換するように構成される。また、光トランシーバ１００は、受信した入力光信号１５９からＲｘ復調コンポーネント１３０を介してＲＤＤＭ信号を復調及び抽出し、このＲＤＤＭ信号をフレーミング／デフレーミングＦＥＣエラー検出及び訂正コンポーネント１４０に出力し、このＦＥＣエラー検出及び訂正コンポーネントから受信されたＲＤＤＭ信号にデフレーミング及びＦＥＣデコーディング及び／又はＣＲＣ動作を行った後、ＤＤＭＩデータを抽出又は復旧するように構成される。抽出されたＤＤＭＩデータは、以後、遠隔光トランシーバに関する前記抽出されたＤＤＭＩデータを追加処理するためにプロセッサコンポーネント１５０に出力される。
【００３１】
この例において、前述したように、Ｔｘ変調コンポーネント１２０は、光リンクを介して送信される光信号に高速ユーザデータを変調するためにレーザダイオード及びレーザドライバー回路を含む。Ｒｘ復調コンポーネント１３０は、光トランシーバ設計においてのように、光−電気（optical-to-electrical）信号変換コンポーネントであり、アバランシェフォトダイオード（avalanche photo diode：ＡＰＤ）又はＰＩＮダイオードのような光受信要素を含むことができる。Ｒｘ復調コンポーネント１３０は、低雑音トランスインピーダンス前置増幅器（transimpedance preamplifier）（ＴＩＡ）及び高利得後置増幅器（図１に図示せず）などの信号増幅器を含むことができる。ＴＩＡは、小さいフォトダイオード電流（例えば、非常に低い交流電流(ＡＣ)）を受信し、この交流電流を低雑音を有する差動電圧信号に変換し、例えば、デジタル信号処理のような後続デジタル回路に使用されるために増幅するためにこの差動電圧信号を高利得後置増幅器に出力するように構成できる。
【００３２】
処理システム１５０は、光トランシーバ１００の多様なコンポーネントの制御及び管理を含む多様な機能を実行するように構成される。また、処理システム１５０は、フレーミング／デフレーミングＦＥＣエラー検出及び訂正コンポーネント１４０に結合され、フレーミング／デフレーミングＦＥＣエラー検出及び訂正コンポーネント１４０の動作及び管理を制御する。本発明の一態様において、処理システム１５０は、１つ以上の処理システム又は回路、中央処理ユニット（ＣＰＵ）、マイクロプロセッサ、マイクロコントローラ、デジタル信号プロセッサ（digital signal processor：ＤＳＰ）、制御ロジック、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）などで実現されるか、これらを含むことができる。また、処理システム１５０は、１つ以上のメモリユニット１６１に結合され、メイン光処理機能及びＲＤＤＭ機能を含む全ての処理機能を制御及び管理するように構成できる。１つ以上のメモリユニット１６１は、光トランシーバ１００の健康状態及び動作状態などに関するパラメータを含む多様なパラメータを保存するように構成される。
【００３３】
本発明の一態様において、処理システム１５０は、処理システム１５０に結合されたＩ２Ｃインタフェースのような外部インタフェース又は内部バス又は１つ以上のデータインタフェースを介してローカルＤＤＭＩデータを含む多様なデータを収集し、収集したローカルＤＤＭＩデータを他のデバイスに送信するようにさらに構成される。また、処理システム１５０は、１つ以上のメモリ１６１に保存されるか、又は光ファイバリンクを介して遠隔サイトに位置する他の光トランシーバから受信されたＤＤＭＩデータに基づいて光トランシーバ１００の多様なコンポーネントを制御するように構成される。Ｉ２Ｃインタフェースは、多様なタイプのデータを交換するために処理システム１５０とホストデバイス間にデータインタフェースプロトコルを含むことができる。
【００３４】
例として、処理システム１５０は、レーザダイオードのバイアス、熱電冷却器（thermoelectric cooler：ＴＥＣ）の温度、電力、多様なコンポーネントの状態などに関する動作状態（これは、本発明において、デジタル診断モニタリング情報(ＤＤＭＩ)又はデータと呼ばれることもある）をモニタリングリング及び／又は制御することができる。通常、従来の光トランシーバは、自身のＤＤＭＩデータをモニタリングリングして制御することができるが、光リンクで遠隔サイトに位置する他の光トランシーバのＤＤＭＩデータをモニタリングリング及び制御できない場合がよく発生する。本発明の一態様において、本明細書に説明されている本技術は、信頼性が高くて効率的な方式で他の光トランシーバのＤＤＭＩデータをモニタリングリング及び／又は制御することを可能にする。
【００３５】
図２は、本発明の一態様による光トランシーバ（例えば、双方向光トランシーバ）の高いレベルの他の具現例を示す図である。図２において、双方向光トランシーバ２０１は、他のコンポーネントのうち、Ｉ２Ｃインタフェース２０４に結合されたメインプロセッサ２０３（例えば、ＭＣＵ）、光サブアセンブリ（例えば、ＯＳＡ）２０５、送信ドライバー（例えば、Ｔｘドライバー）２０７、受信後置増幅器（例えば、Ｒｘ後置増幅器）２０９、フィールドプログラマブルゲートアレイ（例えば、ＦＰＧＡ）２１１、遠隔デジタル診断モニタリングリンクインタフェース（例えば、ＲＤＤＭリンクインタフェース）２１３、及びクロック回路２１５を含む。
【００３６】
この例において、光トランシーバ２０１のメインプロセッサ２０３は、高速ユーザデータだけではなく、外部デバイスからの制御及び／又は管理信号を含む多様な信号を受信するように構成される。また、メインプロセッサ２０３は、図１に示すように光トランシーバ２０１の多様なコンポーネントをモニタリングリング及び／又は制御することができる。図２において、メインプロセッサ２０３は、マイクロコントローラユニット（microcontroller unit：ＭＣＵ）として示されているが、このメインプロセッサ２０３は、これに限定されるものではなく、従って、１つ以上のプロセッサ、マイクロプロセッサ、マイクロコントローラ、ＤＳＰ、ＡＳＩＣ、ＦＰＧＡ、ハードウェアロジック、プログラミング可能ゲートアレイ又はロジック、ハードウェアとソフトウェアコンポーネントの多様な組み合わせなどで実現することができる。メインプロセッサ２０３は、また、ＲＡＭ（random access memory）又は非揮発性メモリなどの内部メモリ（図示せず）を含んでもよく、または、メインプロセッサ２０３の外部のメモリに結合されてもよい。また、この例において、メインプロセッサ２０３は、多様な信号交換によりＦＰＧＡ２１１とインタフェースするか、又はそのＦＰＧＡと通信するように構成される１つ以上の遠隔デジタル診断モニタリング（ＲＤＤＭ）レジスタを含むと図示される。メインプロセッサ２０３は、割り込みライン（ら）（ＩＲＱ）及び１つ以上の直列経路（例えば、直列経路）を介して多様なコマンド信号（例えば、ＣＭＤ）をＦＰＧＡ２１１に送信してこのＦＰＧＡと通信するように構成され、これにより、ＲＤＤＭに関する情報又はデータが送信及び／又は受信処理のためにＦＰＧＡ２１１に送信されるか、及び／又はそのＦＰＧＡ２１１により受信される。
【００３７】
送信側上において、ＦＰＧＡ２１１は、メインプロセッサ２０３からＲＤＤＭデータを受信するように構成される。本発明の多様な様態によると、ＦＰＧＡ２１１は、メインプロセッサ２０３から受信されたＲＤＤＭ（又はＤＤＭＩ）データにＲＤＤＭフレーミング及び順方向エラー訂正（Forward Error Correction：ＦＥＣ）エンコーディング機能を実行するように構成される。また、ＦＰＧＡ２１１は、このＦＰＧＡ２１１とＯＳＡ２０５間に配置されたＲＤＤＭリンクインタフェース２１３に結合される。
【００３８】
ＲＤＤＭリンクインタフェース２１３は、光サブアセンブリのレーザダイオード及び光検出器に対してＲＤＤＭ信号の送信機及び受信機インタフェースとして動作し、ＲＤＤＭ信号を生成するように構成されているＲＤＤＭ Ｔｘ及びＲｘインタフェース回路のようなインタフェース回路を含むことができる。すなわち、ＲＤＤＭリンクインタフェース２１３は、ＦＰＧＡからＲＤＤＭデータ信号（例えば、ＲＤＤＭ Ｔｘ）を受信して対応するレーザダイオードバイアス電流を生成するように構成されてもよく、このバイアス電流は、遠隔デバイスに送信される高速ユーザデータを運ぶメイン光信号２２５にＲＤＤＭ信号を変調して光リンクで送信される二重変調された光信号２２７を生成するためにＯＳＡ２０５に提供される。本発明において、「二重変調」又は「二重変調された光信号」とは、２つの変調が存在するということ、すなわち、光サブアセンブリ内の同じレーザダイオードで、メインユーザトラヒック又はデータ信号に対する１つの電流変調、及びＲＤＤＭ信号に対する他の追加的な電流変調が存在することを意味する。また、本技術の一態様において、二重変調は、（メインユーザトラヒック及びＲＤＤＭデータを共に有する）結合された電気信号をレーザダイオードの電流により変調する方式であり、メインユーザトラヒックの振幅変調を用いる従来の二重変調とは異なる。
【００３９】
受信経路上において、ＯＳＡ２０５は、光リンクで高速ユーザデータを運ぶ二重変調された光信号２２７を受信し、メインプロセッサ２０３により高速ユーザデータを処理するために二重変調された光信号を受信後置増幅器２０９に送信するように構成される。また、ＯＳＡ２０５は、二重変調された光信号２２７からＲＤＤＭ信号を抽出し、ＲＤＤＭ信号に関するフォトダイオード電流をＲＤＤＭリンクインタフェース２１３に出力するようにさらに構成できる。復旧または復調されたＲＤＤＭ信号は、ＲＤＤＭリンクインタフェース２１３によりＲＤＤＭ Ｒｘデータの形態でＦＰＧＡ２１１に送信される。ＦＰＧＡ２１１は、本発明の多様な様態により、ＲＤＤＭ Ｒｘを受信してＲＤＤＭデフレーミング及びＦＥＣデコーディング機能を実行するように構成される。ＲＤＤＭデータは抽出された後、追加処理のためにＦＰＧＡ２１１により直列経路を介してメインプロセッサ２０３に送信される。
【００４０】
この例において、ＲＤＤＭ Ｔｘ及びＲｘインタフェース回路はＲＤＤＭ信号及びバイアス電流及び変調電流設定のための追加的な電流変調器を含むＲＤＤＭ送信機回路を含んでもよく、フォトダイオード電流検出及び増幅器回路、ローパスフィルタ、及び２進決定（例えば、論理「０」又は「１」）の決定回路（ら）を含むＲＤＤＭ受信機回路を含むことができる。
【００４１】
本発明の一態様によると、図３Ａは、ＲＤＤＭ Ｔｘ及びＲｘインタフェース回路の送信機インタフェース部分の例示的な具現例を示し、図３Ｂは、ＲＤＤＭ Ｔｘ及びＲｘインタフェース回路の受信機インタフェース部分の例示的な具現例を示す。図３Ａにおいて、ＦＰＧＡ２１１からのＲＤＤＭ Ｔｘ信号は、例えば、変調増幅器（Ｍｏｄ Ａｍｐ）により変調及び増幅された後、トランジスタを介してメインレーザダイオードドライバー（例えば、ＤＭＬドライバー）のバイアス電流（例えば、Ｉバイアス）と共に電流変調される。図３Ｂにおいて、ＴＩＡ出力、フォト電流又はミラー電流出力はローパスフィルタリングされる。ＲＤＤＭ信号は超低周波数であり、ユーザデータを運ぶメイン光信号は超高周波数である。このように、メイン光信号を含む高周波成分は、例えば、ローパスフィルタ及び増幅器（ＬＰＦ ＆ Ａｍｐ）によりフィルタリング及び増幅することができる。フィルタリング及び増幅された信号は、以後少なくとも部分的に比較器によりＲＤＤＭ Ｒｘ信号に変換され、このＲＤＤＭ Ｒｘ信号は処理のためにＦＰＧＡ２１１に入力される。
【００４２】
この例において、ＲＤＤＭ（又はＤＤＭＩ）データは、光トランシーバの障害及びアラーム、光トランシーバの性能モニタリングリング、光トランシーバのデータの遠隔インベントリ、ＲＤＤＭリンク状態などに関するパラメータを含むことができる。障害及びアラームパラメータは、光信号損失（loss of optical signal：ＬＯＳ）のような即時の措置（immediate action）を遠隔サイトで要求する動作パラメータを含むことができる。性能モニタリングパラメータは、Ｔｘ及びＲｘ電力、バイアス電圧／電流、温度などに関するパラメータ又はデータを含むことができる。光トランシーバの遠隔インベントリデータに関するパラメータは、光トランシーバのモジュールタイプ、製品番号（Ｐ／Ｎ）、シーケンス番号（Ｓ／Ｎ）などに関する情報又はデータを含むことができる。ＲＤＤＭリンク状態は、リンク故障に関する、又はＬＯＳ、フレーム外（our of frame：ＯＯＦ）、巡回冗長検査（Cyclic Redundancy Check：ＣＲＣ）エラーなどに関連するパラメータまたはデータをさらに含むことができる。
【００４３】
本発明の一態様において、ＯＳＡ２０５は、電気信号を光ファイバに結合された光信号に変換する送信機光サブアセンブリ（ＴＯＳＡ）、及び光ファイバから光信号を受信して光信号を電気信号に変換する受信機光サブアセンブリ（ＲＯＳＡ）をさらに含むことができる。
【００４４】
また、本発明の一態様において、ＯＳＡ２０５は、光ファイバチャネルを介して光信号を送信及び受信するように構成される、レーザダイオード（ＬＤ）モジュール及びフォトダイオード（ＰＤ）モジュールを含む、双方向光サブアセンブリ（Bidirectional Optical Subassembly：ＢＯＳＡ）、すなわち冷却された単一チャネル（cooled single channel：ＣＳＣ）ＢＯＳＡとして実現することができる。ＣＳＣ ＢＯＳＡは、高速データ信号を光ファイバチャネルを介して送信できる信号に変換するようにＬＤモジュールのパワー出力を変調する変調器を含む高速データ制御回路をさらに含むか、この高速データ制御回路に接続または結合される。まず、前述したように、ＯＳＡ２０５は、高速ユーザデータを運ぶメイン光信号を受信及び変調し、ＲＤＤＭリンクインタフェース２１３から追加的な入力信号を受信し、この追加的な入力信号に基づいてさらに変調して二重変調された光信号２２７を生成するように構成される。より具体的には、ＯＳＡ２０５は、ＲＤＤＭリンクインタフェース２１３からＬＤバイアス電流を受信し、高速ユーザデータを運ぶメイン光信号にＲＤＤＭ信号を変調する方式でＯＳＡ２０５のＬＤモジュールをさらに変調し、高速ユーザデータ及びＲＤＤＭデータを全て運搬する二重変調された光信号２２７を生成するように構成される。
【００４５】
本発明の一態様において、代案的に、ＯＳＡ２０５は、ＯＳＡ２０５の一部として送信ドライバー２０７及び／又は受信後置増幅器２０９をさらに含むことができる。
【００４６】
また、前述したように、ＯＳＡ２０５は、光ファイバチャネルを介して遠隔デバイスから二重変調された光信号２２７を受信するように構成される。ＯＳＡ２０５は、高速ユーザデータを復調、復旧してから、この高速ユーザデータを増幅のために受信後置増幅器２０９に送信し、ＲＤＤＭ信号をＰＤ電流の形態にＲＤＤＭリンクインタフェース２１３に送信するように構成される。ＲＤＤＭリンクインタフェース２１３は、ＰＤ電流からＲＤＤＭデータ（例えば、ＲＤＤＭ Ｒｘ）を受信及び抽出し、抽出されたＲＤＤＭデータを、追加処理のために、すなわち、ＤＤＭＩデータを復旧するためのデフレーミング及びＦＥＣデコーディング機能のために、ＦＰＧＡ２１１に送信する。前述したように、ＦＰＧＡ２１１は、ＲＤＤＭデータにデフレーミング及びＦＥＣデコーディング動作を行ってＤＤＭＩデータを取得し、後続処理のためにＤＤＭＩデータをメインプロセッサ２０３に伝達するように構成される。この例において、ＦＰＧＡ２１１は、クロック２１５などの外部クロックソース又は回路により駆動することができる。代案的に、ＦＰＧＡ２１１は、内部クロックにより駆動することもできる。
【００４７】
本発明の一態様において、前述したように、光リンクで２つの光トランシーバ間に通信を行うことに関しては、光トランシーバ２０１などの第１光トランシーバは、高速ユーザデータを運ぶ超高速メイン光信号と共に、高速メイン光信号に変調された個別低速送信信号（例えば、ＲＤＤＭ信号）を、二重変調された光信号として、第２光トランシーバなどの遠隔デバイスに送信するように構成できる。この例において、個別低速送信信号は第１光トランシーバからのコマンド又は問合せ（inquiry）メッセージ、又は第２光トランシーバからの問合せメッセージまたはコマンドに応答するメッセージなどの多様なメッセージ又はデータを含むことができる。
【００４８】
第１光トランシーバから送信された個別低速送信信号に応答して、第１光トランシーバは、第２光トランシーバからＤＤＭＩデータを受信することができる。すなわち、第２光トランシーバのプロセッサ１５０は、個別低速送信信号を受信した後、第２光トランシーバの要求されたＤＤＭＩデータを収集し、収集したＤＤＭＩデータを、第１光トランシーバに送信される二重変調された光信号の一部として、（収集したＤＤＭＩデータを含む）他の個別低速送信信号により、第１光トランシーバに送信する。
【００４９】
前述したように、コマンド又は応答である低速送信信号（又は、ＲＤＤＭ信号）は、送信のために高速ユーザデータを運ぶメイン光信号に非常に小さい信号レベルで変調される。すなわち、ＲＤＤＭ信号がメイン光信号で送信されるとき、メイン光信号に対するＲＤＤＭ信号変調の信号レベルがメイン変調に比べて非常に小さいため、メイン光信号に対するＲＤＤＭ信号の影響を低減することができる。さらに、メイン光信号はＲＤＤＭ信号を妨害しない。
【００５０】
しかしながら、このような非常に低い信号レベルがＲＤＤＭ信号の送信に用いられるとき、受信光トランシーバは、最適範囲未満の低い光パワーレベル、メイン光信号とＲＤＤＭ信号のクロストーク影響（ら）などの多様な送信エラーにより、間違っているまたは損傷したデータを受信すること可能性がある。その結果、ＲＤＤＭ信号の再送信が必要となり、これにより、２つの光トランシーバ間の通信遅延が増加する可能性がある。従って、本発明の一態様によると、順方向エラー訂正（forward error correction：ＦＥＣ）コード及び／又は巡回冗長検査（cyclic redundancy check：ＣＲＣ）の使用がＲＤＤＭ信号の送信時に限られた数のエラーを検出及び訂正することができ、これにより、所望していない送信エラーに対する通信システムの弾力性を増加させることができるので、ＲＤＤＭ信号の送信エラーを減らすために、順方向エラー訂正（ＦＥＣ）及び／又は巡回冗長検査（ＣＲＣ）などのエラー訂正コード又は技術の使用がＲＤＤＭ信号に実現することができる。
【００５１】
図４は、本発明の一態様によるＦＥＣ及び／又はＣＲＣの例示的な具現例を示すブロック図である。特に、図４は、本発明の一態様によりＦＰＧＡ２１１内のＦＥＣ及び／又はＣＲＣの例示的な具現例を示す。図示されているように、送信経路上において、ＦＰＧＡ２１１は、インタフェース３０３、送信バッファ３０５（ＤＤＭＩ Ｔｘバッファ）、フレーマ（framer）３０７（例えば、ＲＤＤＭフレーマ）、順方向エラー訂正（ＦＥＣ）エンコーディングコンポーネント３０９（例えば、ＦＥＣエンコーダ）、ラインコーダ（line coder）３１１（例えば、ラインコーダ）などの多様なコンポーネントを含むことができる。ＦＰＧＡ２１１は、クロック生成コンポーネント３２４をさらに含む。受信経路上において、ＦＰＧＡ２１１は、クロック復旧コンポーネント３２５、ラインデコーダ３１３（例えば、ラインデコーダ）、ＦＥＣデコーディングコンポーネント３１５（例えば、ＦＥＣデコーダ）、デフレーマ（deframer）３１７（例えば、ＲＤＤＭデフレーマ）、及びインタフェース３０３に結合された受信バッファ３１８（例えば、ＤＤＭＩ Ｒｘバッファ）を含むことができる。図２に示すように、ＲＤＤＭ受信データ（例えば、ＲＤＤＭ Ｒｘ）がＦＰＧＡ２１１に出力されると、クロック復旧コンポーネント３２５は、ＲＤＤＭ受信データ（例えば、ＲＤＤＭ Ｒｘ）を受信し、このＲＤＤＭ受信データを追加処理のためにラインデコーダ３１３に出力する。その後、ＲＤＤＭ受信データは、本発明の多様な様態によりＦＥＣデコーディング及びデフレーミングされ、その後、追加処理のためにメインプロセッサ２０３に伝達するためにＤＤＭＩ受信バッファ３１８に配置される。インタフェース３０３は、ＤＤＭＩ受信バッファ３１８内のＲＤＤＭデータ（例えば、ＤＤＭＩデータ）をメインプロセッサ２０３（例えば、ＭＣＵ）に伝達するように構成される。
【００５２】
送信経路上において、ＲＤＤＭデータ（例えば、ＤＤＭＩデータ）は、インタフェース３０３を介してメインプロセッサ２０３（例えば、ＭＣＵ）から受信され、ＤＤＭＩ送信バッファ３０５に配置される。その後、ＲＤＤＭフレーマ３０７とＦＥＣエンコーダ３０９は、ＲＤＤＭデータにフレーミング及びＦＥＣエンコーディング及び／又はＣＲＣを行うことができる。
【００５３】
光トランシーバ２０１のＲＤＤＭフレーマ３０７及びＦＥＣエンコーダ３０９は、集合的に「送信エンコーディングブロック」と呼ばれ、送信データにフレーミング機能と順方向エラー訂正エンコーディングを行うように構成される。すなわち、送信エンコーディングブロックは、ＦＥＣパリティビットのようなエラー訂正ビットが追加されたデジタル診断メッセージ又はデータを含む送信データからフレームを生成するように構成される。同様に、受信経路上において、ＦＥＣデコーダ３１５及びＲＤＤＭデフレーマ３１７は、集合的に「受信デコーディングブロック」と呼ばれ、受信したデータにＦＥＣデコーディング及びデフレーミング機能を行うように構成される。
【００５４】
順方向エラー検出及び訂正（又は、「チャネルエンコーディング／デコーディング」とも知られている）は、雑音が多い通信チャネルを介したデータ送信時のエラーを制御するか、又は最小化するために無線通信において知られている技術である。一般に、ＦＥＣは、送信された情報に特定方法を用いて冗長（redundancy）を追加し、この冗長に基づいて前記情報の再送信要求を送信する必要なく受信機がエラーを訂正できるようにする。通常、送信時のバーストエラーを含む特定数のビット（又は、欠落または損傷したビット）は、ＦＥＣコードを適切に設計することにより訂正できる。従って、異なるＦＥＣコードが利用でき、異なる応用及び状態に対して利用できる。
【００５５】
本発明の一態様によると、本発明に開示されている例において、ＢＣＨコードが選択されてフレーミング及びＦＥＣエンコーディング技術に用いられる。また、この例において、ＢＣＨ（３１，１６）コードは、１０Ｋｂ／ｓでフレーミング／デフレーミング及びＦＥＣエンコーディング／デコーディングのために用いられる。さらに、１Ｂ２Ｂ（マンチェスターコーディング(Manchester coding)とも知られている）は、ラインコーダ３１１又はラインデコーダ３１３でラインコーディングのために２０Ｋｂ／ｓで用いられる。ＢＣＨ（３１，１６）コードは、２進ブロックコード（組織的巡回ブロックコード（systematic cyclic block codes）とも知られている）の一例であり、リードソロモンコードなどの他のコードも代わりに利用できると理解される。
【００５６】
ＦＥＣコーディング／デコーディング及び／又はＣＲＣ技術は、多様な方式でＦＰＧＡのようなハードウェアゲートアレイを含む１つ以上のプログラミング可能デバイスで実現でき、多様な文献において知られて文書化されている。従って、実施形態の一部様態についての詳細な説明は本明細書において省略される。しかしながら、請求された主題をより明確に理解及び認識するために、ＦＥＣ及び／又はＣＲＣの一部様態に関する説明が本技術の様態により本明細書に提供される。一般に、２進ＢＣＨ（ｎ，ｋ）コードにおいて、ｋ−ビットメッセージはｎ−ビットコードワード（codeword）にエンコーディングされる。これは、ｋ−ビットメッセージ及びｎ−ｋパリティビットから構成される。上位レベルにおいて、ＢＣＨコードは一般に以下のように構成される：メッセージ多項式（message polynomial）が取得され、このメッセージ多項式は生成器多項式（generator polynomial）により分割され、残りはメッセージ多項式に追加されてコードワード多項式が形成される。生成器多項式は根（root）に対応する全ての最小多項式の最小公倍数を取ることにより形成される。また、受信端において、ＢＣＨデコーディングは受信した多項式に基づいてシンドロームベクトル（syndrome vector）Ｓ＝（Ｓ１, Ｓ２, Ｓ２ｔ）を先に発見することにより行われる。エラー位置多項式（error location polynomial）はこのシンドロームから決定される。エラー位置多項式の根を用いて、複数のエラー位置指定子（error locator）が決定される。その結果、検出されたエラーの位置に基づいて、ｔまでのエラーの数が受信した多項式で訂正できる。ＢＣＨ（３１，１６）コードを含むＢＣＨコードは、信頼できない通信チャネルでデータを送信する間に発生するエラーの訂正に用いられる効率的なエラー訂正コードの１つである。
【００５７】
代案的に、２進ＢＣＨコードの代わりに、リードソロモンコードなどの他のＦＥＣコードを利用することもできる。リードソロモンコードは非常に強力でありデータ送信時のバーストエラーを訂正することができる。
【００５８】
また、ＢＣＨコードは畳み込み符号（convolution code）に連結（concatenated）されるか、又は低密度パリティ検査（low density parity check：ＬＤＰＣ）コードなどの他のブロックコードに連結（concatenated）される。
【００５９】
また、 巡回冗長検査（ＣＲＣ）は２進ＢＣＨ又はリードソロモンコードと共に用いられる。ＣＲＣはデータ送信時の偶発的な変化を検出するハッシュ関数基盤のエラー検出体系である。ＣＲＣにおいて、第１検査値は送信されるデータブロックに基づいて計算され、この第１検査値はデータの送信前にデータに添付される。第１検査値は固定された長さである。受信端においては、受信したデータのブロックに基づいて、第２検査値が計算され、受信した第１検査値と比較される。第１検査値と第２検査値が一致しない場合、受信したデータのブロックはデータエラーを含み、従って、例えばデータブロックの再送信要求などの修正措置が取られる。そうではなく、第１検査値と第２検査値が一致する場合、データブロックにはエラーがないと仮定することができる。検査値がｎ−ビットである場合、この値はｎ−ビットＣＲＣと呼ばれる。
【００６０】
本発明の一態様によると、ＢＣＨ（３１，１６）の生成器多項式は、以下のようである：
ｇ（ｘ）＝ｘ１５＋ｘ１１＋ｘ１０＋ｘ９＋ｘ８＋ｘ７＋ｘ５＋ｘ３＋ｘ２＋ｘ＋１
また、その対応するＢＣＨエンコーダは、図５Ａに示すような１つ以上の分配器回路（divider circuit）を用いて実現することができる。図５Ａに示すように、参照番号３５０のボックスはＤ−フリップフロップを示し、
0006491350.tif 000002
は排他的ＯＲゲートを示す。図５Ａに示す例示的な分配器回路は、ｋ−ビットメッセージを受信する間にパリティビットを計算するように構成される。例示的な分配器回路がパリティビットを計算するとき、ゲート信号３５２（例えば、ゲート）は０であるが、これは入力ｋ−メッセージが“出力”に行くことを意味する。計算されたパリティビットは、ゲート信号を「１」に設定することにより最後のメッセージビットを受信した直後に“出力”に移動する。図５Ｂは、対応するＢＣＨデコーダ構造の一例を示す。まず、シンドローム生成器（syndrome generator）３６２はシンドロームを計算し、キー方程式ソルバー（key equation solver）３６４はこのシンドロームに基づいてエラー位置多項式の係数を決定する。その後、チェンサーチコンポーネント（Chien search）３６６は、エラー位置多項式に基づいてエラー位置を決定する。エラーがある場合、チェンサーチの出力は、ハイ、すなわち論理値「１」であり、エラーがない場合、チェンサーチの出力は、ロー、すなわち論理値「０」である。エラー訂正は、チェンサーチコンポーネント３６６の出力がハイであるとき、ビットを反転させることによりエラー訂正コンポーネント３７０で実行できる。また、遅延コンポーネント３６８は、シンドローム生成器３６２からチェンサーチコンポーネント３６６までの処理遅延の補償に用いられる。
【００６１】
また、本発明の一態様によると、ＣＲＣは多様な方式で分配器回路により実現できる。また、全体内容が本明細書に併合されたＩＴＵ−Ｔ Ｘ.２５により、ＣＲＣ−１６エンコーダが具現され、図５Ｃに示すように本技術に用いられる。
【００６２】
また、図４に示す例において、クロックは、ＦＰＧＡ２１１内のクロック生成コンポーネント３２４により内部で生成されて供給されるが、このクロックはプロセッサ２０３のような外部ソースにより外部で生成されて供給されることもできる。
【００６３】
本発明の一態様によると、クロック又はデータ復旧は位相ロックループ（phase locked loop：ＰＬＬ）回路又はブロックを使用せずに複数のサンプリング技術を用いることにより行われる。一般に、受信デバイスにおけるクロック復旧は適切な動作のために一部基準クロックを必要とする。しかしながら、自己クロックコード（self-clocking code）などの一部のインコード（line code）はこのような基準クロックを必要としない可能性がある。また、ビット速度（bit rate）がデータ信号を数回サンプリングできるほど比較的に低い場合、独立した高速クロックを用いて、データのエッジ（edge）（ら）を検出することによりクロックデータ復旧（clock data recovery：ＣＤＲ）機能が行われる。
【００６４】
図６Ａは、クロック復旧ロジックの一例を示し、図６Ｂは、本発明の態様によりマンチェスターラインコードに対する機能動作タイミングの一例を示す。マンチェスターエンコーダはＮＲＺ（Non-Return-to-Zero）「０」を「０１」にエンコーディングし、ＮＲＺ「１」を「１０」にエンコーディングする。本明細書において用いられている「ＮＲＺ」とは、特定及び一定の直流電圧により２進ロー及びハイ状態を送信する、デジタルデータ送信の一形態を示す。図６Ｂに示すように、高速クロックは入力データをサンプリングする。この例において、高速クロックはデータ（例えば、ＮＲＺデータ）より１６倍速い。前記高速クロックを用いると、データのエッジ（ら）を容易に検出することができる。例えば、サンプリング点（sampling point）はエッジカウンタ（edge counter）を用いて決定される。一態様において、高速クロックで実行されるカウンタは「０」にリセットされ、全ての高速クロックで値に増加する。入力データは信号Ａ又は信号Ｂ位置でサンプリングされ、例えば、カウンタ値が３であるときは信号Ａが１であり、カウンタ値が１２であるときは信号Ｂが１である。従って、サンプリング点を決定するためにエッジカウンタが用いられる。エッジカウンタはサンプリング点で０に行き、データエッジで１だけ増加する。次に、サンプリング点は以下のように決定される：（ｉ）エッジカウンタが２である場合、信号Ｂはサンプリング点であると決定され、（ｉｉ）エッジカウンタが１である場合、信号Ａはサンプリング点であると決定される。従って、伝統的な複雑な位相ロックループ（ＰＬＬ）回路又はブロックを使用しなくてもデータエッジ（ら）を用いることにより、クロック及びデータを復旧することができ（例えば、ＣＤＲ機能）、これは複雑な位相ロックループ回路又はブロックを必要とする任意の従来の技術よりコンポーネント、サイズ及びハードウェア空間などを減少できるなどのさらなる利点又は改善を提供する。
【００６５】
代案的に、クロック復旧又はデータ復旧は、ＦＰＧＡ２１１内の内部ＰＬＬ回路又はブロックを用いることにより行われる。また、クロック又はデータ復旧はＦＰＧＡ２１１の外部のデバイスにより実行できる。
【００６６】
本発明の一態様によると、フレーミング及び／又はデフレーミング動作のために、小さい寸法、低速、低コスト、低電力回路がＦＰＧＡ２１１内部で用いられる。特に、ＲＤＤＭデータのフレーミングは、ＦＥＣエンコーディング動作が後続する１０Ｋｂｐｓ情報を含むことができる。代案的に、フレーミング及び／又はデフレーミング動作が外部のデバイスにより行われた後、ＦＰＧＡ２１１に供給されることができる。
【００６７】
また、図４に示す例において、メイン光データ信号の低周波数遮断より低いラインコード速度（line code rate）、例えば、マンチェスターラインコードによる２０Ｋｂｐｓが用いられるが、共通共用無線インタフェース（Common Public Radio Interface：ＣＰＲＩ）、ギガビットイーサネット（Gigabit Ethernet：ＧｂＥ）、ファイバチャネル（Fiber Channel：ＦＣ）などのための他の速度を用いると、エラーのない送信及び受信システムの維持にさらなる利点又は改善を提供することができる。ラインコーダ３１１のようなラインコーダは、「１」又は「０」などの２進データを光ファイバリンク上に表現する方式を決定するラインコーディング動作を行うように構成される。ラインデコーダ３１３のようなラインデコーダは、ラインコーディング動作に対応するラインデコーディング動作を行うように構成される。
【００６８】
図７Ａは、本発明の一態様によるフレーミング／デフレーミングを構造の一例を示す。例として、図７Ａは、本発明の一態様において、ＤＤＭＩデータのフレーミング及び／又はデフレーミング処理の一例を示す。例えば、１つ以上のＤＤＭＩデータは光チャネルを介して送信されるデータフレームに準備されるか、フレーミングされる（Ｓ４０３−Ｓ４０９）。
【００６９】
Ｓ４０３において、予め決定されている数のビット（例えば、１６ビット）を含むＤＤＭＩデータ又はメッセージ４１３（例えば、ＤＤＭＩ#１）は、図４に示すＤＤＭＩ Ｔｘバッファ３０５を介してＲＤＤＭフレーマ３０７で受信される。ここで、ＤＤＭＩデータ４１３はＤＤＭＩデータブロックと呼ばれる。ＦＥＣエンコーダ３０９は、ＦＥＣエンコーディング技術、例えば、ＢＣＨ（３１，１６）を用いて受信されたＤＤＭＩデータ４１３にＦＥＣエンコーディング処理を行う。
【００７０】
Ｓ４０５において、送信されたＤＤＭＩデータ４１３上のエラーを受信デバイスで検出及び／又は訂正するためにＤＤＭＩデータブロック４１３（例えば、ＤＤＭＩ#１）に１５ビットのＦＥＣパリティ検査ビット（例えば、ＦＥＣパリティ４１５）を追加することによりＢＣＨ（３１，１６）コードワードが準備される。すなわち、ＤＤＭＩデータブロック４１３及びＦＥＣパリティ検査ビット４１５は、ＢＣＨ（３１，１６）コードワード４１７（例えば、コードワード#１）を構成する。
【００７１】
Ｓ４０７において、前述した方式と同様に、例えば、ＤＤＭＩ#１、ＤＤＭＩ#２、…、及びＤＤＭＩ#１４４のそれぞれに基づいて、トータル１４４個のＢＣＨ（３１，１６）コードワード、コードワード#１、コードワード#２、…、及びコードワード#１４４が図７Ａに示すように形成される。図７Ａに示す例においては、各コードワードは、本発明の一態様により、ＲＤＤＭデータを送信するためのフレームフォーマットの一部であり、短い形態で各コード、例えば、コード#１、…、コード#１４４に対応することができる。すなわち、Ｓ４０９において、ＲＤＤＭデータを送信するためのフレームフォーマットはオーバーヘッド部分、例えば、４９６ビットのＯＨ４１９及びトータル１４４個のコード、例えば、コード#１、コード#２、…、及びコード#１４４を含むコード部分を含み、ここで、各コードはＢＣＨ（３１，１６）コードワード４１７を含む。すなわち、ＤＤＭＩ#１、ＤＤＭＩ#２、…、ＤＤＭＩ#１４４などの各ＤＤＭＩブロックは、ＢＣＨエンコーディングされたコードワード、コード#１、コード#２、…、コード#１４４にマッピングされ、これにより、オーバーヘッドセグメント４１９（例えば、４９６ビットのＯＨ）を追加した後、予め決定されている長さのＲＤＤＭ送信フレームフォーマットを形成することができる。
【００７２】
また、図７Ａに示すように、送信されるＲＤＤＭデータ４２３の１つのフレーム（又は、ＲＤＤＭ送信フレーム）は、送信フレームに４９６ビットのオーバーヘッド部分４１９を含んでトータル４，９６０ビットの長さを含むように構成できる。また、オーバーヘッド部分４１９はＲＤＤＭデータのフレームの処理に関する多様な情報を含むことができる。
【００７３】
例として、受信デバイスにおいて、受信されたＲＤＤＭデータのデフレーミングは図７Ａに示すＲＤＤＭ送信フレーム構造によって逆順に行われる。受信デバイスで１つ以上のＲＤＤＭ送信フレームが受信及び処理される。Ｓ４０９で受信されたＲＤＤＭ送信フレームは、Ｓ４０７で１４４個のコードワードにアンパッキング（unpacked）（又は、分離）される。その後、ＦＥＣデコーディングがエラー検出及び／又は訂正と共にＦＥＣデコーダ３１５により各コードワード（例えば、ＢＣＨ（３１，１６）コードワード）に行われ、各ＤＤＭＩデータはＲＤＤＭデフレーマ３１７により復旧または取得でき、その後、データは追加処理のために１つ以上のプロセッサに送信されるためにＤＤＭＩバッファＲｘ３１８に配置される。前述したように、ＢＣＨ（３１，１６）において、コードワードの長さが３１ビットであるため、ＦＥＣデコーディングは受信されたＢＣＨコードにおいて３１より少ない特定個数の損傷したビットの分だけエラーの任意の組み合わせを訂正することができ、優秀なエラー検出及び訂正能力を供給する。また、後述するように、ＢＣＨコードワードは、光ファイバチャネルを介してＲＤＤＭデータを送信及び受信するために向上したエラー検出及び訂正能力を提供することにより受信機の感度をより改善するためにＣＲＣと結合される。
【００７４】
図７Ｂは、本発明の一態様によるフレーム構造の例示的な具現例を示す。図７Ｂに示す例において、ＲＤＤＭフレーム５００の一例は複数のデータセグメント、例えば、セグメント０、セグメント１、セグメント２、…、及びセグメント９などの１０個のデータセグメント５０５を含むことができる。セグメント０はオーバーヘッド部分（例えば、フレーム整列信号(ＦＡＳ)オーバーヘッド(ＯＨ)）、巡回冗長検査部分（例えば、ＣＲＣ）及び予備ブロック（例えば、予備）などの３つのデータブロックを含むことができる。ＦＡＳ ＯＨはＲＤＤＭフレームの開始を示すビットを含み、ＣＲＣは送信されるＲＤＤＭフレーム全体に対するＣＲＣ検査の値を含む。予備ブロックは予備された使用及び／又はスペーシングのためのダミービット（dummy bit）を含むことができる。セグメント１〜９はデータセグメントに対応する。各セグメントはＢＣＨエンコーディングされたコードワードのそれぞれに対応する１６個のデータブロックを含むことができる。
【００７５】
送信側において、図２及び図４を参照して、前述したように、ＤＤＭＩデータが準備されて、ＲＤＤＭフレーマ３０７及びＦＥＣエンコーダ３０９により、図７Ｂに示すフレーム構造に従って、ＲＤＤＭフレームとしてＦＥＣエンコーディングされるが、例えば、フレーミング、ＢＣＨエンコーディング、及びＣＲＣが行われ、光信号を変調して光ファイバチャネルを介して遠隔デバイスに送信するためにＬＤバイアス電流の形態でＯＳＡ２０５内の変調ユニットに送信される（図２に示す）。受信側において、遠隔デバイスはＲＤＤＭフレームに変調された光信号を受信する。その後、ＲＤＤＭデータ（例えば、ＲＤＤＭ Ｒｘ）はＯＳＡ２０５から受信されたＰＤ電流から取得される（図２に示す）。ＲＤＤＭデフレーマは受信されたＲＤＤＭデータにＣＲＣ検査を行ってエラーを検出し、受信されたＲＤＤＭデータにＢＣＨデコーディング又はエラー訂正を行ってＤＤＭＩデータを生成することができる。データブロック（データ#０、データ#１、…、データ#１４４）から遠隔光トランシーバのＤＤＭＩ情報又はデータが取得されて１つ以上の処理システム（例えば、マイクロコントローラ２０３、プロセッサ１５０など）に送信されるか、又は、追加処理のために他のデバイスに送信される。すなわち、２つの遠隔に位置する光トランシーバ又はデバイス間で交換される前記受信されたＤＤＭＩ情報に基づいて、これらは互いに通信を行い、光トランシーバ又はデバイスの相互動作をモニタリングリング及び制御することができる。
【００７６】
本技術の具現様態を議論して、性能テスト結果の一部実施例が本技術の利益及び改善をより深く理解するために説明される。本発明の一態様において、本明細書に説明されている本技術の一部様態はアイダイアグラムを参照して理解することもできる。このアイダイアグラムは複数のビットのデータを重畳させることにより、送信及び／又は受信システムの性能の特性化に用いられる。一般に、前記アイがもっと開放されば開放されるほど、送信システム内の受信機が論理「０」ビットを論理「１」ビットとして取り違えるか、又はその逆に論理「１」ビットを論理「０」ビットとして取り違える可能性が低下する。すなわち、このアイダイアグラムに基づいて、信号品質及び／又は信号完全性が決定される。
【００７７】
図８Ａないし図８Ｃは、ＲＤＤＭ信号の変調度による送信アイ形状（eye shape）の例に基づいた信号品質のグラフィック表示を示す。図８Ａないし図８Ｃに示すように、０％の変調度（図８Ａ）、５％の変調度（図８Ｂ）、及び１０％の変調度（図８Ｃ）を有するＲＤＤＭチャネル変調を有する送信（Ｔｘ）波形の例示的なアイダイアグラムが示される。具体的には、図８Ａは、ＲＤＤＭ信号の任意の変調のない（すなわち、変調度が０％である）メインユーザデータ又はトラヒックのＴｘアイ形状を示す。図８Ｂは、５％のＲＤＤＭ変調度がレーザダイオードに適用されるときのＴｘアイ形状をに示す。図８Ｃは、１０％のＲＤＤＭ変調度がレーザダイオードに適用されるときのＴｘアイ形状を示す。図８Ｃにおいて、約１０％のより大きい変調度によりＴｘアイ形状が悪化したことが明白である。前述したように、１０％の変調度を有するアイダイアグラムは、ＲＤＤＭ電流変調を全く行っていないためメイン光データ信号のみを送受信する、０％の変調度を有するアイダイアグラムよりアイにもっと多いジッターと歪み（例えば、振幅及び／又は位相エラー）があることを示す。（ＲＤＤＭ信号にＦＥＣ及び／又はＣＲＣを有する）この例において、５％の変調度はＲＤＤＭ信号の受信を全く中断せずにレーザダイオード電流変調に適用されるため、Ｔｘアイに相対的に少ない有害な影響を及ぼすと理解される。
【００７８】
図９は、本発明の一態様により改善された性能特性のまた他の例を示す。図９は、メイントラヒック信号変調に対するＲＤＤＭ変調度の例を示す。図９に示すグラフにおいて、ダイヤモンド形状はＲＤＤＭ変調度を示し、正方形状はＲＤＤＭチャネル送信の電流ピーク対ピーク変調値を示し、これらは変調度（％単位）対（versus）デジタル−アナログ（digital-to-analog：ＤＡＣ）数、及び変調電流ピーク対ピーク値（ｍＡ単位）を示す。また、点線ボックスはこの例に対するＲＤＤＭ変調の最適化領域を示す。本明細書の説明において、本発明における「ＤＡＣ数」とは、所望のＲＤＤＭ変調振幅、例えば、ＲＤＤＭ Ｔｘ回路の定電流ソースのＲＤＤＭ信号振幅を決定するための制御値を示す。
【００７９】
図９に示すように、ＤＡＣ数の増加に従って変調度も増加し、その結果、最終の光波形が悪化し、図１０は、これに対応してマスクマージン値が減少することを示す。すなわち、本発明の一態様において、図９において、ＲＤＤＭチャネルの変調度の増加に従って、（例えば、ＯＣ−４８ ＳＯＮＥＴマスクを用いるとき）マスクマージンは悪化し、線形方式でアイマージンの値を低くする。複数のシミュレーション及びテストに基づいて、最適な変調度は、メイン光信号及びＲＤＤＭ信号に任意の悪影響を及ぼさずにメイン光信号に比べて４％〜６％の範囲の変調度に決定される。すなわち、光学的結果のために、ＲＤＤＭ信号に対するＬＤバイアス電流は約４％ないし約６％の変調度に対応するＬＤバイアス電流の値を有するように決定される。
【００８０】
また、図１０に示すように、ＲＤＤＭ信号に対する変調度が、例えば、約４．５％から約９％に増加すると、ＯＣ−４８の場合、メインチャネルのマスクマージン（Ｔｘ光アイダイアグラムのマージン）は、例えば、約２３．３％から約１８．３％に悪化する。これは、ＲＤＤＭ信号変調が用いられない場合に比べて、５％及び１０％の変調度に対してマスクマージンの約５％及び１０％のペナルティがそれぞれ存在することを意味する。また、Ｔｘ光波形をより良い形状に維持するためにはＲＤＤＭ通信に要求される性能を維持しながら低い変調度を必要とする。
【００８１】
本明細書に説明されているように、本技術の多様な実施形態は、光リンクを介して遠隔に位置する光トランシーバ又はデバイス間にデジタル診断情報又は他のデータを非常に高い信頼性で通信するために改善した方法及びシステムを提供する。
【００８２】
本発明の一態様において、前述したように、ＲＤＤＭフレーマ／デフレーマ、ＦＥＣエンコーダ／デコーダ、ラインコーダ／デコーダなどの多様なブロック、コンポーネントまたはユニットは、それぞれハードウェアコンポーネント、ソフトウェアコンポーネント、又はそれらの任意の組み合わせで実現できる。
【００８３】
本発明の多様な様態は、１つ以上の処理システムにより実現することもできる。例えば、図１及び図２に示す光トランシーバ１００（又は、２０１）又はその多様なコンポーネントは、図１１に示すように、バス及び任意の適切な数の相互接続バス及びブリッジを含むバス構造として実現することができる。
【００８４】
図１１は、処理システムの一例を示す図である。図１１に示すように、バスは１つ以上の処理システム（又は、プロセッサ）、１つ以上のメモリ、１つ以上の通信インタフェース、及び／又は１つ以上の入力／出力デバイスを含む多様な回路を共にリンクすることができる。１つ以上の処理システムは、非一時的なコンピュータ可読媒体上に保存されているソフトウェアを実行することを含んでバスの管理及び一般の処理を行うことができる。また、１つ以上の処理システムは命令を解析して実行するマイクロプロセッサのような１つ以上のプロセッサを含むことができる。他の具現例において、１つ以上の処理システムは１つ以上の特定用途向け集積回路、フィールドプログラマブル論理アレイなどで実現されるか、これらを含むことができる。ソフトウェアは、１つ以上の処理システムにより実行されるとき、１つ以上の処理システムが任意の特定装置のために本明細書に説明されている多様な機能を実行させることができる。また、非一時的なコンピュータ可読媒体はソフトウェアを実行するとき、１つ以上の処理システムにより操作されるデータの保存に用いられる。１つ以上のメモリはランダムアクセスメモリ及び／又は読み出し専用メモリ（ＲＯＭ）、及び／又は他のタイプの磁気記録媒体又は光記録媒体を含む多様なタイプのメモリ、及び情報及び／又は命令を保存するか、及び／又はこれを検索するための対応するデバイスを含むことができる。１つ以上の通信インタフェースは、また、光トランシーバ（例えば、ＴＯＳＡ及び／又はＲＯＳＡ）を含む他のデバイス及び／又はシステムと通信を可能にする任意のトランシーバ型メカニズムを含むことができる。１つ以上の入力／出力デバイスは、情報を入力して及び／又は情報を運用者に出力できるデバイスを含むことができる。
【００８５】
本明細書における「スモールフォームファクタ（ＳＦＰ）」又は「ＳＦＰモジュール」とは、スモールフォームファクタコネクタと共に用いるように設計され、ホットスワップ可能な（hot-swappable）デバイスである光モジュール型トランシーバに対する仕様を示す。ＳＦＰモジュールは、ＭＳＡ（multi-source agreement）に準拠し、電気信号を光信号に変換するか、その逆に光信号を電気信号に変換する光学的及び／又は電気的インタフェースを許し、銅媒体、光ファイバ（例えば、多重モード光ファイバ又は単一モード光ファイバ）などの多様な媒体と共に用いるときに使用できる。一般に、既存のＳＦＰモジュールは、ネットワークスイッチのポートにプラギングし、他の位置にあるファイバチャネル及びギガビットイーサネット（ＧｂＥ）光ファイバケーブルに接続するときに用いられる。従って、既存のＳＦＰモジュールは、ネットワークスイッチ上の同一の電気ポートが多重モード又は単一モード光ファイバを含んで他のタイプの光ファイバに接続できるようにする。
【００８６】
特徴の特定組み合わせが本明細書に開示される、及び／又は請求の範囲に言及されているが、これらの組み合わせは本技術の範囲を制限するものではない。また、本明細書に開示されている本技術のための方法又は方法論は、ソフトウェア、ハードウェア、ソフトウェアとハードウェアの任意の組み合わせで実現されるか、制御装置、プロセッサ、コンピュータ、又は１つ以上のプロセッサを含む処理システムにより実行されるコンピュータ可読媒体に含まれるコンピュータプログラムもしくはファームウェアとして実現することができる。プロセッサの例は、マイクロコントローラ、マイクロプロセッサ、デジタル信号プロセッサ（ＤＳＰ）、離散ハードウェア回路、ゲートロジック、状態マシン、プログラミング可能ロジックデバイス（programmable logic device：ＰＬＤ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、及び本明細書に説明されている多様な機能を実行するように構成されている他の適切なハードウェアを含む。本明細書に用いられた「ソフトウェア」とは、ファームウェア、マイクロコード、ミドルウェア、ソフトウェア、ハードウェア技術言語などを含む、任意の命令、命令セット、プログラム、サブプログラム、コード、プログラムコード、ソフトウェアモジュール、アプリケーション、ソフトウェアパッケージ、ルーチン、目的プログラム、実行可能ファイル、実行スレッド、手順、機能などを意味すると広く解析しなければならない。
【００８７】
また、本明細書における「ソフトウェア」とは、命令、コード、プログラム、サブプログラム、ソフトウェアモジュール、アプリケーション、ソフトウェアパッケージ、ルーチン、サブルーチン、実行可能ファイル、手順、機能などを含む多様なタイプの機械命令を含む。ソフトウェアは、一般のソフトウェア、ファームウェア、ミドルウェア、マイクロコード、ハードウェア技術言語などを示すこともできる。前述したように、ソフトウェアはコンピュータ可読媒体に保存される。
【００８８】
コンピュータ可読媒体の例としては、例えば、光ディスク、磁気記憶装置、デジタル多用途ディスク、フラッシュメモリ、ランダムアクセスメモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、レジスタ、プログラミング可能ＲＯＭ（ＰＲＯＭ）、消去可能ＰＲＯＭ（ＥＰＲＯＭ）、電気的消去可能ＰＲＯＭ（ＥＥＰＲＯＭ）、除去可能ディスク、フラッシュメモリデバイス、及びプロセッサ又は処理システムによりアクセス及び読み取りできるソフトウェアを保存するための任意の他の適切な媒体などの非一時的コンピュータ可読媒体を含むことができる。また、この技術分野における通常の知識を有する者であれば設計制約内で特定アプリケーションによって既存のネットワーク要素に新しいシステム機能を追加することに関して説明された機能の最適の実現方法を認識できると理解される。
【００８９】
本明細書における「ユニット」または「コンポーネント」とは、ソフトウェア、ハードウェア又はそれらの任意の組み合わせを意味する。ユニットは、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、ロジック、ロジックアレイ、特定用途向け集積回路（ＡＳＩＣ）、デジタル信号プロセッサ（ＤＳＰ）、マイクロコントローラ、マイクロプロセッサなど、またはこれらの任意の組み合わせを含む、ソフトウェアコンポーネント、ハードウェアコンポーネント、又はこれらの組み合わせで実現することができる。従って、このユニットは、ソフトウェアコンポーネント、タスクコンポーネント、プロセス、手順、機能、プログラムコード、ファームウェア、マイクロ−コード、回路、データ構造、テーブル、アレイ及び変数を含むことができる。
【００９０】
簡略化のために、本方法論は、本明細書において、一連の段階又は動作として説明されているが、一部段階又は動作は本明細書における図示及び説明とは異なる順序で発生するか、他の動作と同時に発生する可能性があるので、請求された主題は段階又は動作の順序により限定されるものではないと理解されるべきである。また、本明細書に開示されている本技術による多様な方法論の実現に全ての例示された段階又は動作が要求されるわけではない。さらに、本明細書に及び本明細書の全般にわたって開示されている方法論は、この方法論を１つの以上の処理システムに運搬及び伝達することを容易にするために製造品に保存できる。「製造品」とは、任意のコンピュータ可読デバイス、キャリヤ又は媒体からアクセス可能コンピュータプログラムを含むように意図される。文脈で明確に反対する意味のない場合、単数型は複数型を含むことができる。また、本明細書に使用されている通り、単数型物品は少なくとも１つの物品を含むことと意図される。さらに、本明細書において用いられている任意の要素、動作、段階又は命令は、本明細書において、そのようなものであると明示的に説明されない限り、本発明に決定的であるか、または、必須のものであると理解されてはいけない。本明細書に使用されている通り、明確に言及されない限り、「含む」という用語及び「含む、」、「含んで、」及び「含まれた」などの用語の変更語は、他の追加物、コンポーネント、完全体又は段階を排除しようと意図されたものではない。本明細書における「第１」、「第２」などの用語は多様なコンポーネントに関する説明に用いられるが、これらコンポーネントは前記用語により限定されるものではない。前記用語は、本発明の範囲を逸脱しないで他のコンポーネントから１つのコンポーネントを区別するためだけに用いられる。また、本明細書における「及び／又は」とは、複数の関連する項目又は複数の関連する項目のうち任意の項目の組み合わせを含む。さらに、１つの要素が他のる要素と「結合」又は「接続」されていると説明されるとき、この要素は他の要素と直接結合又は直接接続されるか、又はその要素は第３要素を介して他の要素と結合又は接続されるものと理解される。文脈で明確に反対する意味のない場合、単数型は複数型を含むことができる。本明細書における「備える」又は「有する」とは、本明細書に説明されている特徴、動作、コンポーネント、段階、数、部分、又はそれらの任意の組み合わせが存在することを示す。また、「備える」又は「有する」とは、１つ以上の他の特徴、動作、コンポーネント、段階、数、部分又は組み合わせが存在するか、追加される可能性を排除しない。さらに、本明細書において用いられている単数型項目は少なくとも１つの項目を含むと意図される。さらに、本明細書において用いられている任意の要素、動作、段階又は命令は、本発明において、そのようなものであると明確に説明されていない限り、本発明に決定的であるか、必須のものであると理解されてはならない。
【００９１】
本技術は例示的な実施形態を説明する目的として本明細書に説明されている特定例で例示されたが、この技術分野における通常の知識を有する者であれば、本発明の範囲を逸脱することなく図示及び説明されている特定例を代替して多様な代案及び／又は等価物を実現することができると理解される。また、本発明は、本発明の思想及び技術的範囲を逸脱しないで本発明に図示及び説明されている実施例及び／又は実施形態の任意の改造又は変形を含むように意図される。
【図１】
0006491350.tif 000003
【図２】
0006491350.tif 000004
【図３Ａ】
0006491350.tif 000005
【図３Ｂ】
0006491350.tif 000006
【図４】
0006491350.tif 000007
【図５Ａ】
0006491350.tif 000008
【図５Ｂ】
0006491350.tif 000009
【図５Ｃ】
0006491350.tif 000010
【図６Ａ】
0006491350.tif 000011
【図６Ｂ】
0006491350.tif 000012
【図７Ａ】
0006491350.tif 000013
【図７Ｂ】
0006491350.tif 000014
【図８Ａ】
0006491350.tif 000015
【図８Ｂ】
0006491350.tif 000016
【図８Ｃ】
0006491350.tif 000017
【図９】
0006491350.tif 000018
【図１０】
0006491350.tif 000019
【図１１】
0006491350.tif 000020