(57)【特許請求の範囲】
【請求項１】
放射線検出器のための電子回路であって、
放射線感応要素（１１）と、
電荷を前記感応要素（１１）の端子において注入することに適する注入回路（１４）であって、前記注入回路（１４）は少なくとも１つの入力端子（Ｅ１）と１つの出力端子（Ｓ）との間に延在し、前記出力端子（Ｓ）は、前記感応要素（１１）に接続されることに適し、前記注入回路（１４）は、トリガパルスの影響を受けて電荷を生成することに適する、注入回路（１４）と、
切り替わり電位（Ｖｃｏｍｐ＿ｂａｓｃｕｌ）を有するコンパレータ（１２）であって、前記コンパレータ（１２）は、閾値電位を受け入れる第１の入力、および前記放射線の受け取り時に前記感応要素（１１）によって発生された電荷を蓄積することができる積分ノード（Ｂ）に接続されることに適する第２の入力を含み、前記電荷は前記積分ノード（Ｂ）における電位の変化を生じさせ、前記積分ノード（Ｂ）は、前記感応素子（１１）の前記端子に位置付けられ、前記注入回路（１４）は、前記積分ノード（Ｂ）における前記電位が平衡電位に達するか、または、平衡電位を超えるまで、前記コンパレータ（１２）の切り替わりのたびに電荷を前記積分ノード（Ｂ）において注入することに適する、コンパレータ（１２）と、
を備え、
前記注入回路（１４）は、入力端子（Ｅ１）が第１の入力電位（Ｖ＿ｉｎｊ＿１、Ｐｈｉ＿ｉｎｊ＿１、Ｖｇ１、Ｖｇ２）に接続されると、第１の電荷（Ｑ１、Ｑｔｏｔ１）を注入し、入力端子（Ｅ１）が第２の入力電位（Ｖ＿ｉｎｊ＿２、Ｐｈｉ＿ｉｎｊ＿２、Ｖｇ１、Ｖｇ２）に接続されると、第２の電荷（Ｑ２、Ｑｔｏｔ２）を注入することに適し、
前記電子回路は、前記平衡電位と基準電位との差を記憶するための記憶手段を含み、前記平衡電位は、前記第１の電荷（Ｑ１）の１回以上の注入後における前記注入回路（１４）の出力電位（Ｖｓ）に対応し、前記基準電位（Ｖｒｅｆ）は固定電位であり、前記記憶手段は、前記コンパレータの１つの入力に接続されており、前記コンパレータの１つの入力は、前記コンパレータの出力に接続されることに適し、それにより、前記コンパレータの１つの入力は、前記第１の電荷の注入の間に前記コンパレータの出力に接続され、
前記注入回路（１４）は、前記第２の入力電位（Ｖ＿ｉｎｊ＿２、Ｐｈｉ＿ｉｎｊ＿２、Ｖｇ１、Ｖｇ２）および前記平衡電位（Ｖｅｑｕ）に依存する第２の電荷（Ｑ２、Ｑｔｏｔ２）を注入することに適すること、
を特徴とする、電子回路。
【請求項２】
前記記憶手段が、所定数のトリガパルスの後の前記平衡電位と前記基準電位との前記差を記憶するための手段を含むことを特徴とする、請求項１に記載の電子回路。
【請求項３】
前記電子回路が、前記感応要素（１１）と前記積分ノード（Ｂ）との間に接続される第１のスイッチ（Ｉ＿５）を備えること、を特徴とする、請求項１または２に記載の電子回路。
【請求項４】
前記記憶手段が、
第１のキャパシタ（Ｃｍｅｍ）であって、その第１の端子は前記積分ノード（Ｂ）に接続され、その第２の端子は基準電位に接続される、第１のキャパシタ（Ｃｍｅｍ）と、
前記積分ノード（Ｂ）と前記第１のキャパシタ（Ｃｍｅｍ）の前記第１の端子との間に接続される第２のスイッチ（Ｉ＿１）と、
を含むことを特徴とする、請求項１〜３のいずれか一項に記載の電子回路。
【請求項５】
前記記憶手段が、
前記積分ノード（Ｂ）と前記コンパレータ（１２）の前記第２の入力との間に接続される第２のキャパシタ（２００）と、
前記第２のキャパシタ（２００）が連結される前記コンパレータ（１２）の前記第２の入力と、前記コンパレータ（１２）の出力との間に接続される第３のスイッチ（Ｉ＿３）と、
を含むことを特徴とする、請求項３に記載の電子回路。
【請求項６】
前記第３のスイッチ（Ｉ＿３）が、ゲート（Ｇ）、ソース（Ｓ）、ドレイン（Ｄ）を含むＭＯＳ型のトランジスタであり、前記ソース（Ｓ）および前記ドレイン（Ｄ）は２つの端子を形成し、第１の端子は前記コンパレータ（１２）の前記第２の入力に接続され、第２の端子は前記コンパレータ（１２）の前記出力に接続され、前記電子回路が、
前記第３のスイッチ（Ｉ＿３）の前記ドレイン（Ｄ）と前記コンパレータ（１２）の前記出力との間に接続される第４のスイッチ（Ｉ＿４）と、
前記第３のスイッチ（Ｉ＿３）の前記ドレイン（Ｄ）と第２の固定電圧との間に接続される第３のキャパシタ（Ｃ２）と、
前記第３のスイッチ（Ｉ＿３）の前記２つの端子の間に接続される第４のキャパシタ（Ｃ３）と、
を備えること、を特徴とする、請求項５に記載の電子回路。
【請求項７】
前記第３のスイッチ（Ｉ＿３）を形成する前記トランジスタが基板（Ｓｕｂ）上に製作され、前記基板（Ｓｕｂ）は前記ドレイン（Ｄ）に接続されることを特徴とする、請求項６に記載の電子回路。
【請求項８】
前記記憶手段が、
固定電圧と前記コンパレータ（１２）の前記第１の入力との間に接続される第５のキャパシタ（２０１）と、
前記第５のキャパシタ（２０１）が連結される前記コンパレータ（１２）の前記第１の入力と、前記コンパレータ（１２）の出力との間に接続される第３のスイッチ（Ｉ＿３）と、
を含むことを特徴とする、請求項３に記載の電子回路。
【請求項９】
前記コンパレータ（１２）の切り替わりの数を計数するために、前記コンパレータ（１２）の出力において接続されるカウンタ（１３）を備える、請求項３〜８のいずれか一項に記載の電子回路。
【請求項１０】
ピクセルで構成されるマトリックス検出器であって、各ピクセルは請求項１〜９のいずれか一項に記載の電子回路を含むことを特徴とする、マトリックス検出器。
【請求項１１】
請求項１〜９のいずれか一項に記載の電子回路を実装する方法であって、前記方法は、以下のステップ、すなわち：
前記第１の入力電位への前記注入回路の入力端子の接続と、
前記注入回路の前記出力端子上への第１の電荷（Ｑ１、Ｑｔｏｔ１）の注入と、
平衡電位と基準電位との差の記憶であって、前記平衡電位は、前記第１の電荷（Ｑ１）の１回以上の注入後における前記注入回路の出力電位（Ｖｓ）に対応し、前記基準電位Ｖｒｅｆは固定電位である、記憶と、
トリガ電位への前記積分ノードの設定であって、前記トリガ電位は前記積分ノード（Ｂ）における前記電位の閾値に対応し、前記積分ノード（Ｂ）における前記電位が前記閾値を超えたときに、前記注入回路は電荷を注入する、設定と、
前記第２の入力電位への前記注入回路の入力端子の接続であって、それにより、前記注入回路は、前記積分ノード（Ｂ）における前記電位と前記トリガ電位との差の関数として第２の電荷（Ｑ２、Ｑｔｏｔ２）を送出する、接続と、
を含む、初期化段階を含むことを特徴とする、方法。
【請求項１２】
前記初期化段階が、所定数の第１の電荷の前記注入であって、前記注入の後に、前記積分ノード（Ｂ）は前記平衡電位に達する、前記注入を含むことを特徴とする、請求項１１に記載の方法。
【請求項１３】
前記平衡電位が、初期化段階後の前記積分ノード（Ｂ）における前記電位に対応し、このとき、前記平衡電位は前記トリガ電位を構成し、前記積分ノード（Ｂ）における前記電位が前記トリガ電位を下回るかまたは上回るときに、前記注入回路は第２の電荷を送出することを特徴とする、請求項１２に記載の方法。
【請求項１４】
前記平衡電位と前記基準電位との前記差が連結キャパシタの前記端子において記憶され、前記連結キャパシタは、前記検出器の前記積分ノードと前記コンパレータ（１２）の前記第２の入力との間に配置されることを特徴とする、請求項１１〜１３のいずれか一項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、逆電荷注入回路を用いて、受け取られた光子の放射線を定量化することに適する放射線検出器のための電子回路に関する。それは、特に、Ｘ線またはガンマ線を電荷に変換するための構造に関連付けられるＣＭＯＳ技術のピクセルマトリックスを備える、Ｘ線またはガンマ線放射線画像撮影用に意図されたマトリックス放射線検出器に関する。
【背景技術】
【０００２】
マトリックス放射線検出器は、ピクセルのマトリックス、および読み取り手段を形成する電子回路を備える。各ピクセルは、受け取った光子量に比例して電荷を発生する光感応要素を備える。これらの電荷は、光電荷とも呼ばれ、各光感応要素によって受け取られた光子量を表す情報項目を提供するために、読み取り手段によって処理される。ＣＭＯＳ技術の利用によって、読み取り手段を各ピクセル内に一体化することが可能になった。それゆえ、電荷はピクセル自体の内部でデジタル信号に変換することができ、マトリックスの外部への検出結果の伝送が簡単になる。読み取り手段を製作するための１つの現在の解決策は、電荷の積分によって動作する回路を用いることである。この積分回路は、光感応要素からの電荷を受け入れる積分容量、閾値コンパレータ、カウンタ、および逆電荷注入回路を含む。露光段階の間に、積分容量上への電荷の到来によって、その端子における電圧の降下が生じる。電荷読み取り段階の間に、積分容量の端子における電圧が閾値電圧を下回る限り、閾値コンパレータは、ある回数切り替わる。コンパレータが切り替わるたびに、カウンタは１単位だけインクリメントされ、注入回路は、逆電荷パケットを注入するように指令され、その量Ｑ０が計量される。それゆえ、カウンタは、積分容量の端子における電圧が閾値電圧を上回るために必要な電荷パケット数だけインクリメントされる。概して、光電荷が収集されると逆電荷の注入が遂行され、注入された総電荷量を推定するために、カウンタが、コンパレータの切り替わりの数を判定する。このとき、読み取り値はカウンタの内容の読み取り値に対応する。カウンタのインクリメント数は、光感応要素によって受け取られた光子量を表す数値を提供する。
【０００３】
逆電荷注入回路は積分回路の決定的な要素である。実際上、測定の精度は逆電荷の量Ｑ０の計量に依存する。一方では、逆電荷の量Ｑ０は電荷定量化の間隔幅に対応するので、比較的小さくなければならない。他方では、この量は、積分容量によって受け取られた電荷を定量化するので、逆電荷のパケットごとに同一でなければならない。
【０００４】
さて、現在の逆電荷注入回路では、コンパレータの切り替わりのたびに注入される電荷量は変動し得る。実際上、これらの回路は電界効果トランジスタを含み、それらのチャネルは、「ｒａｎｄｏｍ  ｔｅｌｅｇｒａｐｈ  ｓｉｇｎａｌ（ランダムテレグラフシグナル）」を意味するＲＴＳと呼ばれるランダムノイズによって影響される。このノイズのランダム性のために、注入される逆電荷の量は左右される。このノイズによって注入は全て互いに異なって影響を受ける。そのため、ある数の注入によって注入された総電荷を推定しようと試みる際には、注入が正確にどのぐらい影響を受けたのかは不明である。
【０００５】
例えば、多くの場合、逆電荷注入回路は、直列に接続される２つの電界効果トランジスタ（ｆｉｅｌｄ−ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ、ＦＥＴ）、およびトランジスタの連結点と、固定電圧、例えば、大地との間に接続されるキャパシタを含む。第１のトランジスタは、キャパシタを、このトランジスタのゲート電圧によって制御される、充電電圧と呼ばれる、第１の電圧値まで充電することを可能にする。第２のトランジスタは、キャパシタを、このトランジスタのゲート電圧によって制御される、放電電圧と呼ばれる、第２の電圧値まで放電することを可能にする。キャパシタから積分回路の積分キャパシタへ注入される逆電荷の量Ｑ０は、キャパシタの容量の値、および充電電圧と放電電圧との差の関数である。しかし、充電電圧および放電電圧をトランジスタのゲート電圧から直接推測することはできない。充電電圧および放電電圧はトランジスタの内部電位に対応するが、内部電位は、各トランジスタのチャネル内における電荷のトラップに起因するＲＴＳノイズのせいで、正確に分からない。構成要素が、比較的低い逆電荷量Ｑ０を発生するべく縮小された寸法を有する場合には、このＲＴＳノイズはますます大きくなる。実際、このＲＴＳノイズは量Ｑ０の値を数パーセント点変更する。この変更は、受け取られた光子量の評価、ひいては、得られた画像の品質に直接反映される。さて、このような誤差は概して有害であり、特に医用画像の技術分野において有害である。
【０００６】
上述の欠点を是正するための解決策が実際に存在する。それらは、光感応要素によって発生された電荷量を評価するために注入される逆電荷量を正確に決定することに依拠する。それゆえ、コンパレータの切り替わりのたびに注入される電荷量は制御される。その結果、検出器によって収集された総電荷量の測定は改善され、それにより、測定の精度は増す。
【０００７】
この手法は、逆電荷量Ｑ０がかなり大きい場合にはうまくいく。しかし、より少量の電荷Ｑ０（典型的には、１００個の注入素電荷、すなわち、電子もしくは正孔、またはそれ未満のオーダのもの）を利用可能にしようと試みると、欠点が現れる。例えば、注入電荷Ｑ０は、技術的なばらつきのために変化する電位差に依存することができる。Ｑ０のばらつきを許容可能とするために、この電位差の値はその変化量よりも大きくなければならない。換言すれば、電位差の変化量は電位差自体と比べて無視できなければならない。さらに、小さなＱ０値を得るために、ＲＴＳノイズにより敏感である小型のトランジスタが用いられる。このノイズは、持続時間が変化する、閾値電圧の変化を発生する。これらの変化を補正するには、複雑な機器が必要である。
【０００８】
この問題は仏国特許出願公開第２９７７４１３号明細書において言及されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】仏国特許出願公開第２９７７４１３号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明は、コンパレータの切り替わりのたびに注入される電荷量を制御すること、および少量の逆電荷を送出することの両方を可能にする、放射線検出器のための電子回路を提案することによって、上述の問題の全てまたは一部を緩和することを目的とする。
【課題を解決するための手段】
【００１１】
この目的を達成するために、本発明は放射線検出器のための電子回路を主題とする。この電子回路は、
・放射線感応要素と、
・電荷を感応要素の端子において注入することに適する注入回路であって、この注入回路は少なくとも１つの入力端子と１つの出力端子との間に延在し、出力端子は、前記感応要素に接続されることに適し、注入回路は、トリガパルスの影響を受けて電荷を生成することに適する、注入回路と、
・切り替わり電位を有するコンパレータであって、このコンパレータは、閾値電位を受け入れる第１の入力、および放射線の受け取り時に感応要素によって発生された電荷を蓄積することができる積分ノードに接続されることに適する第２の入力を含み、電荷は積分ノードにおける電位の変化を生じさせ、注入回路は、コンパレータの切り替わりのたびに電荷を積分ノードにおいて注入することに適する、コンパレータと、
を備え、
注入回路は、入力端子が第１の入力電位に接続されると、第１の電荷を注入し、入力端子が第２の入力電位に接続されると、第２の電荷を注入することに適し、
回路は、平衡電位と基準電位との差を記憶するための手段を含み、平衡電位は、第１の電荷の１回以上の注入後における注入回路の出力電位に対応し、基準電位は固定電位であり、注入回路は、第２の入力電位および前記平衡電位に依存する第２の電荷を注入することに適すること、
を特徴とする。
【００１２】
本発明の別の主題は、電子回路を実装する方法である。本方法は、以下のステップ、すなわち：
・第１の電位への注入回路の入力端子の接続と、
・注入回路の出力端子上への第１の電荷の注入と、
・平衡電位と基準電位との差の記憶であって、平衡電位は、第１の電荷の１回以上の注入後における注入回路の出力電位に対応し、基準電位は固定電位である、記憶と、
・必要に応じて、積分ノードの電位の閾値に対応し、この閾値を超えると注入回路は電荷を注入する、トリガ電位への積分ノードの設定と、
・第２の電位への注入回路の入力端子の接続であって、それにより、注入回路は、積分ノードの電位とトリガ電位との差の関数として第２の電荷を送出する、接続と、
を含む、初期化段階を含むことを特徴とする。
【００１３】
一実施形態によれば、平衡電位は、初期化段階の終了時の積分ノードにおける電位に対応する。このとき、この平衡電位はトリガ電位を構成し、トリガ電位を下回るかまたは上回る場合に、注入回路は第２の電荷を送出する。
【００１４】
例として与えられている実施形態の詳細な説明を読むことで、本発明はより深く理解され、他の利点も明らかになるであろう。説明は添付の図面によって例示される。
【図面の簡単な説明】
【００１５】
【図１】現状技術に係る放射線検出器内のピクセルの電気回路図である。
【図２Ａ】本発明に係る放射線検出器内のピクセルの電気回路図の実施形態を示す図である。
【図２Ｂ】本発明に係る放射線検出器内のピクセルの電気回路図の実施形態を示す図である。
【図２Ｃ】本発明に係る放射線検出器内のピクセルの電気回路図の実施形態を示す図である。
【図３】本発明に係る放射線検出器内のピクセルの電気回路図の第１の変形例の別の実施形態を示す図である。
【図４】本発明に係る放射線検出器内のピクセルの電気回路図の別の変形例を示す図である。
【図５】本発明に係る放射線検出器内のピクセルの電気回路図の変形例を示す図である。
【図６】本発明に係る放射線検出器内のピクセルの電気回路図の変形例を示す図である。
【図７】本発明に係る放射線検出器内のピクセルの電気回路図の変形例を示す図である。
【図８】本発明に係る放射線検出器内のピクセルの電気回路図の変形例を示す図である。
【図９】本発明に係る電子回路を実装する初期化段階のステップを示す図である。
【図１０】本発明に係る電子回路を備える放射線検出器を示す図である。
【図１１】本発明に係る放射線検出器内のピクセルの電気回路図の変形例を示す図である。
【図１２】本発明に係る放射線検出器内のピクセルの電気回路図の変形例を示す図である。
【図１３】本発明に係る放射線検出器内のピクセルの電気回路図の変形例を示す図である。
【発明を実施するための形態】
【００１６】
明確にするために、異なる図において、同じ要素は同じ参照符号を有することになる。
【００１７】
図１は、（例えば、仏国特許出願公開第２９７７４１３号明細書に記載されている）従来技術に係るマトリックス放射線検出器内のピクセル１０の電子回路の回路図を示す。各ピクセル１０はマトリックス検出器の光感応点を形成する。電子回路は、放射線感応要素１１と、切り替わり電位Ｖｃｏｍｐ＿ｂａｓｃｕｌを有するコンパレータ１２であって、閾値電位Ｖｃｏｍｐを受け入れる第１の入力、および感応要素１１のカソードに連結される積分ノードＢに接続されるための第２の入力を有する、コンパレータ１２と、を備える。
【００１８】
感応要素１１は浮遊容量を有する。放射線の受け取り時に感応要素１１によって発生された電荷は、感応要素１１の浮遊容量によって蓄積されることができる。収集された電荷は、積分電位と呼ばれる、積分ノードＢ上の電位の変化を生じさせる。感応要素１１は、フォトダイオードもしくはフォトトランジスタ、または、より一般的に、受け取った光子量に比例して電荷を発生する任意の光感応要素であることができる。考慮される光子は、例えば、可視域内、赤外域内、またはＸ線域内の波長を有する。後者の場合には、光感応要素はＸ線放射線の影響を受けて電荷を直接生成するか、または光感応要素は可視放射線に対して感応性を有し、このときには、Ｘ放射線源と光感応要素との間にシンチレータが介在される。
【００１９】
感応要素１１は、露光段階の間に発生された電荷を蓄積するための積分容量として用いられる浮遊容量Ｃ＿ｄｅｔを有する。感応要素の浮遊容量Ｃ＿ｄｅｔは一般的には十分である。それにもかかわらず、以下において詳述されるように、積分容量を増大させるために、感応要素と並列にキャパシタを接続することができるであろう。感応要素１１の一端子は固定電位に連結される。それは、例えば、電気的大地に接続される。閾値コンパレータ１２は、正入力上で、閾値電位Ｖｃｏｍｐを受け入れる。負入力は感応要素１１の積分ノードに接続される。
【００２０】
電子回路は、電荷を積分ノードＢにおいて注入することに適する、電荷注入回路１４を備える。注入回路１４は注入器と呼ぶこともできる。注入回路１４は、コンパレータ１２の切り替わりのたびに電荷を積分ノードＢにおいて注入することに適する。検出器の動作に依存して、これらの電荷は、正（検出器が電子を収集する場合）、または負（検出器が正孔を収集する場合）のいずれかとなる。
【００２１】
積分電位ＶＢが、トリガ電位と呼ばれる閾値から逸脱していると、注入回路１４は、電荷を積分ノードＢにおいて注入するように構成される。検出器１１が電子を収集する場合には、積分電位ＶＢはトリガ電位よりも低くなる。コンパレータ１２が切り替わり、その結果、積分ノードＢにおいて、「逆電荷」と呼ばれる電荷の注入が行われる。逆電荷という用語は、注入される電荷は、積分電位ＶＢをトリガ電位よりも高くすることを意図されているという事実を表現している。
【００２２】
同様に、検出器１１が正電荷（正孔とも呼ばれる）を収集する場合には、積分電位ＶＢはトリガ電位よりも大きくなる。コンパレータ１２が切り替わり、その結果、積分電位ＶＢをトリガ電位よりも低くすることを意図された電荷の注入が行われる。
【００２３】
それゆえ、概して、電荷注入回路１４は、積分電位ＶＢとトリガ電位との比較の関数として電荷を積分ノードＢへ向かって注入することに適する。
【００２４】
注入回路１４はパルスモードで動作する。それは、パルスの作用を受けて、決められた電荷量Ｑ０を送出する。注入サイクルという用語も用いられる。積分電位ＶＢがトリガ電位を越えていない限り、注入回路１４は前記電荷量Ｑ０を連続的に注入する。
【００２５】
図１に示される例では、トリガ電位は、コンパレータのオフセット以内で、コンパレータ１２の入力の電位Ｖｃｏｍｐに連結される。積分電位ＶＢが、Ｖｃｏｍｐ＿ｂａｓｃｕｌと呼ばれるコンパレータ１２の切り替わり電位よりも低くなると、コンパレータ１２は切り替わり、その結果、積分電位ＶＢがＶｃｏｍｐ＿ｂａｓｃｕｌを越えるまで、逆電荷の連続注入が行われる。それゆえ、本例では、トリガ電位はＶｃｏｍｐ＿ｂａｓｃｕｌに対応する。
【００２６】
電子回路は、コンパレータの切り替わりの数を計数するために、すなわち、電荷注入サイクルの数を計数するために、コンパレータ１２の出力において接続されるカウンタ１３を備える。コンパレータ１２とカウンタ１３との間には、コンパレータ１２からの信号の形式を合わせるための要素を介在させることができる。
【００２７】
閾値コンパレータ１２、カウンタ１３および注入回路１４で、感応要素１１の読み取りを可能にする電子回路を形成する。
【００２８】
逆電荷注入回路１４は、Ｐｈｉ＿１およびＰｈｉ＿２によってそれぞれ駆動される２つのスイッチ２１および２２、注入電圧Ｖ＿ｉｎｊのための電圧源１４１、注入容量Ｃ＿ｉｎｊのキャパシタ１４３を含む。スイッチ２１、スイッチ２２、およびキャパシタ１４３の端子は、逆電荷注入回路のノードと呼ばれる、点Ａにおいて連結される。第１のスイッチ２１は、電圧源１４１、および先に定義された点Ａを接続することを可能にする。第１のスイッチ２１は、電荷注入回路のノードＡにおける電荷を形成することを可能にする。これはプリチャージスイッチと呼ばれることになる。
【００２９】
スイッチ２２は、点Ａを感応要素１１のカソードに接続することを可能にし、それにより、その内部に逆電荷を注入することができるようにする。また、スイッチ２２は伝送スイッチと呼ぶことができる。感応要素１１のカソードは、検出器における放射線の相互作用によって発生された電荷が蓄積する点にも対応すると指定されなければならない。この点はピクセルの積分ノードＢと呼ぶことができる。換言すれば、ノードＢは、感応要素１１とその電子読み取り回路との間の接続点である。それは、一方では、感応要素１１が露光されると、感応要素１１から電荷を受け取り、他方では、逆電荷注入回路１４から電気逆電荷を受け取る。
【００３０】
ノードＢ上における電荷の収集および逆電荷の注入は、積分ノードＢにおける電位の変化を生じさせる。例として、光子を受け取ると、感応要素１１は、そのカソード上に蓄積される負電荷（電子）を発生すると考える。これらの負電荷はノードＢにおける電位の降下を生じさせる。ノードＢにおける電位がコンパレータＶｃｏｍｐ＿ｂａｓｃｕｌの切り替わり電位よりも低くなると、コンパレータ１２は切り替わる。各切り替わりはカウンタ１３によって計数される。
【００３１】
逆電荷注入回路１４の動作原理は以下のとおりである。注入電位Ｖ＿ｉｎｊは、閾値電位Ｖｃｏｍｐよりもｄｅｌｔａ＿Ｖ＿ｉｎｊだけ大きく選ばれる。換言すれば、１４１の注入電位Ｖ＿ｉｎｊは、閾値電位Ｖｃｏｍｐおよびｄｅｌｔａ＿Ｖ＿ｉｎｊの合計と等しい。点Ａは、スイッチ２１からのパルスＰｈｉ＿１によって電位Ｖ＿ｉｎｊまでプリチャージされる。積分ノードＢにおける電位ＶＢがコンパレータの切り替わり電位を下回ると、パルスＰｈｉ＿２によってスイッチ２２がオンにされる。その結果、電荷Ｑ０が積分ノードＢ上に注入される。積分ノードＢ上、ひいては、感応要素１１上に注入される逆電荷の量Ｑ０は、Ｃ＿ｉｎｊ  ｘ  ｄｅｌｔａ＿Ｖ＿ｉｎｊ  ｘ  Ｃ＿ｄｅｔ／（Ｃ＿ｄｅｔ＋Ｃ＿ｉｎｊ）である。プリチャージおよび注入サイクルは、必要な回数、すなわち、ノードＢにおける電位がコンパレータの切り替わり電位に達するまで、繰り返される。これらのサイクルはカウンタにおいて計数される。感応要素１１の容量は、単一の逆電荷の注入によってノードＢの電位が切り替わり電位へ至り、その結果、コンパレータ１２の切り替わりが生じるために、十分に低いものになり得ることに留意されたい。
【００３２】
ここで、Ｃ＿ｉｎｊ  ｘ  Ｃ＿ｄｅｔ／（Ｃ＿ｄｅｔ＋Ｃ＿ｉｎｊ）は、ＣＭＯＳ設計において一般的に制御されるものよりもすでに低い、１フェムトファラッド（ｆＦ）と等しいと仮定する。目的が、１００個の注入素電荷と等しいＱ０の値を有することである場合には、このとき、ｄｅｌｔａ＿Ｖ＿ｉｎｊは、＝１００  ｘ  ｑ／１ｆＦ＝１６ｍＶでなければならない。
【００３３】
撮像装置の異なるピクセルのコンパレータは、１０ｍＶのオーダの閾値電圧の変化を被る。この変化は、とりわけ、技術的ばらつき、温度および撮像装置の経年化のために、ピクセルごとに異なる。したがって、低い電荷Ｑ０を制御することは非常に困難であり、不可能でさえある。
【００３４】
さらに、機構内には、特に、スイッチ２１および２２のＰｈｉ＿１およびＰｈｉ＿２指令に伴う、浮遊容量が存在する。Ｐｈｉ＿１およびＰｈｉ＿２は０〜１．２Ｖの間でパルス発信され、浮遊容量もまた１フェムトファラッドのものであると仮定される場合には、このとき、注入される浮遊電荷は１．２  ｘ  １ｆＦ／ｑになる。すなわち、７５００個の素電荷が注入される。
【００３５】
従来技術に係る放射線検出器内のピクセルの電気回路図は、少量の逆電荷Ｑ０を生成するために適していない。提示される本発明は、少量の逆電荷Ｑ０を用いた機能電気回路図を提案することを目的とする。
【００３６】
図２Ａは、本発明に係る放射線検出器の電子回路の第１の実施形態を示す。ピクセル２０の電気回路図は、図１に示されるピクセル１０の電気回路図と同じ要素を備える。本発明によれば、注入回路１４は、電荷を感応要素（１１）の端子において注入することに適する。注入回路１４は少なくとも１つの入力端子Ｅ１と１つの出力端子Ｓとの間に延在し、出力端子Ｓは、前記感応要素１１に接続されることに適する。注入回路１４は、トリガパルスの影響を受けて電荷を生成することに適する。本実施形態によれば、注入回路１４は、入力端子Ｅ１が第１の入力電位Ｖ＿ｉｎｊ＿１に接続されると、第１の電荷を注入し、入力端子Ｅ１が第２の入力電位Ｖ＿ｉｎｊ＿２に接続されると、第２の電荷を注入することに適する。電子回路は、平衡電位Ｖｅｑｕと呼ばれる、注入回路１４の出力電位Ｖｓと、基準電位との差を記憶するための手段を含み、それにより、第２の電荷は第２の入力電位および前記平衡電位Ｖｅｑｕに依存する。本例では、基準電位はコンパレータの切り替わり電位に対応する。
【００３７】
注入回路１４は積分ノードＢに連結され、電荷Ｑｔｏｔを送出することに適する。ピクセル２０の電子回路は、初期化段階の間に積分ノードＢが、Ｖｅｑｕと表される平衡電位に達すると、コンパレータ１２を切り替わり電圧に設定するための手段と、コンパレータ１２の切り替わり電圧を記憶することに適する、コンパレータ１２の入力に接続される記憶手段と、をさらに備える。
【００３８】
図２Ａでは、記憶手段は、コンパレータ１２の第２の入力、反転入力、に連結される第２のキャパシタ２００、および第２のキャパシタ２００が連結されるコンパレータ１２の反転入力と、コンパレータ１２の出力との間に接続されるスイッチＩ＿３を含む。容量ＣＬのキャパシタ２００は、積分ノードＢと、コンパレータ１２の反転入力に対応する点Ｃとの間に接続される。キャパシタ２００は、積分ノードＢにおける電圧変化がコンパレータ１２の第２の入力へ第一に伝達されるために、浮遊容量と比べて十分に高い容量ＣＬを有しなければならない。
【００３９】
この第１の変形例では、注入回路１４は、第１の電位（Ｖ＿ｉｎｊ＿１）または第２の電位（Ｖ＿ｉｎｊ＿２）に接続されることに適する、入力端子Ｅ１を含む。それはまた、ここでは検出器１１の積分ノードＢに対応する、出力端子Ｓを含む。
【００４０】
入力端子Ｅ１が第１の電位（Ｖ＿ｉｎｊ＿１）に接続されると、注入回路１４は第１の電荷Ｑ１を送出する。入力端子Ｅ１が第２の電位（Ｖ＿ｉｎｊ＿２）に接続されると、注入回路１４は第２の電荷Ｑ２を送出する。
【００４１】
第１の初期化段階では、注入回路１４の入力端子Ｅ１は第１の電位Ｖ＿ｉｎｊ＿１に接続される。２つのスイッチ２１および２２はオン状態になっている。したがって、感応要素１１の端子における電圧はＶ＿ｉｎｊ＿１と等しい。スイッチＩ＿３もオン状態になっている。コンパレータ１２はその切り替わり電位Ｖｃｏｍｐ＿ｂａｓｃｕｌに近い。切り替わり電位は、コンパレータ１２のオフセット以内で、閾値電位Ｖｃｏｍｐに対応する。したがって、キャパシタ２００の容量ＣＬは、第１の注入電位（Ｖ＿ｉｎｊ＿１）とコンパレータ１２の切り替わり電位との差、すなわち、（Ｖ＿ｉｎｊ＿１−Ｖｃｏｍｐ＿ｂａｓｃｕｌ）と等しい電圧まで充電される。その後、スイッチＩ＿３はオフにされる。用語「オフにする」は、スイッチが開かれるという事実を表す。その結果、キャパシタ２００上の電荷は固定される。
【００４２】
それゆえ、連結容量ＣＬの端子における電圧は、第１の電位（Ｖ＿ｉｎｊ＿１）およびコンパレータの切り替わり電位（Ｖｃｏｍｐ＿ｂａｓｃｕｌ）を考慮に入れた値に固定される。後者は固定基準電位に擬することができる。実際上、それは、閾値電位（非反転入力電位）、およびコンパレータ１２のオフセットに依存する。積分ノードＢの電位が第１の注入電位Ｖ＿ｉｎｊ＿１に達するたびに、コンパレータ１２の反転入力は切り替わり電位Ｖｃｏｍｐ＿ｂａｓｃｕｌになる。
【００４３】
スイッチＩ＿３をオフにすると、容量は、注入回路１４の出力端子Ｓの電位でもある、積分ノードにおける電位と、基準電位Ｖｃｏｍｐ＿ｂａｓｃｕｌとの差を記憶するための手段を構成する。出力端子Ｓおよび積分ノードＢは全く同一のものであることを思い出されたい。
【００４４】
初期化段階の終了時において、容量の端子において記憶された電位差は、平衡電位Ｖｅｑｕ（本例では、Ｖｅｑｕ＝Ｖ＿ｉｎｊ＿１である）と呼ばれる、注入器の出力における電位と、基準電位Ｖｃｏｍｐ＿ｂａｓｃｕｌとの差に対応する。
【００４５】
検出器の第２の使用段階では、スイッチ２１および２２は最初にオフにされる。このとき、注入電位Ｖ＿ｉｎｊは、
Ｖ＿ｉｎｊ＿２−Ｖ＿ｉｎｊ＿１＝ｄｅｌｔａ＿Ｖ＿ｉｎｊ
で、第２の電位Ｖ＿ｉｎｊ＿２と等しい。
【００４６】
次に、第１のスイッチ２１がパルスによって作動され、注入回路１４のノードＡを第２の注入電位Ｖ＿ｉｎｊ＿２にプリチャージする。
【００４７】
検出器１１内で相互作用が生じると、検出器によって収集された電荷は積分ノードＢにおける電位ＶＢを変更する。積分ノードＢにおける電位が注入電位Ｖ＿ｉｎｊ＿１に達するたびに、コンパレータ１２の入力Ｃはその切り替わり電位になる。逆電荷注入サイクルがトリガされる。コンパレータ１２の入力Ｃの電位が切り替わり電位Ｖｃｏｍｐ＿ｂａｓｃｕｌを下回ると、スイッチ２２はＰｈｉ＿２のパルスによってオンにされる。その結果、第２の電荷Ｑ２が積分ノードＢ上に注入される。積分ノードＢ上、ひいては、感応要素１１上に注入される逆電荷の量Ｑ２は、
【数１】
0006621405.tif 000002
【００４８】
それゆえ、第２の電荷は、注入回路１４の第２の入力電位Ｖ＿ｉｎｊ＿２、および注入回路１４が第１の電荷Ｑ１を送出する間に記憶された出力電位Ｖ＿ｉｎｊ＿１に依存する。
【００４９】
２つのスイッチ２１および２２、ならびに注入容量Ｃ＿ｉｎｊのキャパシタ１４３によって形成される集合体は、切り替え容量を有する抵抗と見なすことができる。送出される電荷量は入力電位（Ｖ＿ｉｎｊ＿１またはＶ＿ｉｎｊ＿２）と出力電位との電位差に比例する。
【００５０】
プリチャージおよび注入サイクルは、必要に応じて何度でも、すなわち、ノードＢにおける電位が平衡電位Ｖｅｑｕに達するか、またはそれを超えるまで、繰り返される。後者は本実施形態ではＶ＿ｉｎｊ＿１と等しく、浮遊電荷の効果は無視されている。換言すれば、注入回路１４は、積分ノードＢにおける電位の値の関数として電荷を注入し、注入回路１４のスイッチ２１、２２は、相互作用時に検出器によって収集された電荷量に依存して、複数回数作動される。これらのサイクルは、収集された総電荷を推定するために、カウンタ１３において計数される。
【００５１】
キャパシタ２００の導入によって、コンパレータ１２の切り替わり電圧の変化を克服することが可能になる。また、それによって、コンパレータ１２の切り替わり電位とは無関係に感応要素１１の動作電位ＶＢを選ぶことも可能になる。これは、感応要素１１およびコンパレータ１２が同じ動作電位最適条件を有しない場合に、特に有利である。
【００５２】
対照的に、電子回路内における浮遊容量の存在によって、所望される電荷Ｑ２のはるかにより多量の注入が生じる。
【００５３】
意図的な注入を行わなければ、すなわち、第２の注入電位Ｖ＿ｉｎｊ＿２を、第１の注入電位Ｖ＿ｉｎｊ＿１と等しいように選ぶと、浮遊結合のために浮遊注入Ｑｐａｒが生じる。それゆえ、スイッチ２１および２２の注入サイクルのたびに、ｄｅｌｔａ＿Ｖ＿ｉｎｊ＝０である間は、量Ｑｐａｒが積分ノードＢ上に注入される。その結果、積分ノードＢの電位は、Ｑｐａｒが正である場合には、正に傾き、Ｑｐａｒが負である場合には、負に傾く。
【００５４】
第２の実施形態によれば、その目的は、検出器の動作の間において、サイクルのたびに、注入される電荷量を制御するべく、浮遊電荷の効果を克服することである。本実施形態によれば、初期化段階の間に、第１の電荷Ｑ１の多数の注入が連続して遂行される。
【００５５】
注入のたびに、浮遊電荷量Ｑｐａｒが積分ノードＢにおいて注入される。この量は正または負である。次の注入時において、積分ノードＢの電位が第１の電位Ｖ＿ｉｎｊ＿１に対して、すなわち、点Ａのプリチャージ電位に対して、正（それぞれ、負）になった場合には、その後、スイッチ２２がオンになると、積分ノードＢの電位の増加（それぞれ、減少）に対抗するために、正電荷Ｑｅｃｈａｐ（それぞれ、負）がＢから抜けてＡに行く。積分ノードＢから抜けて点Ａに行く電荷は、積分ノードＢの電圧が増大するに従って（それぞれ、減少するに従って）、ますます大きくなる。
【００５６】
浮遊結合容量が存在する場合には、スイッチ２２がオン状態になっている時に、浮遊による電荷Ｑｐａｒの流入が電荷Ｑｅｃｈａｐの抜けと等しくなる、Ｖｅｑｕと表される、注入器Ｓの出力における平衡電位が必ず存在する。この平衡電位に達すると、注入される電荷はゼロになり、浮遊電荷のために変動しなくなる。ゼロの注入電荷という表現は、所定の閾値を下回る電荷を意味すると理解されるべきである。閾値を下回る場合には、電荷の注入は無視できると見なされる。
【００５７】
注入される第１の電荷Ｑ１は以下の関係によって表すことができる：
Ｑ１＝（Ｖ＿ｉｎｊ＿１−Ｖｓ）ｘ（Ｃ＿ｉｎｊ  ｘ  Ｃ＿ｄｅｔ）／（Ｃ＿ｄｅｔ＋Ｃ＿ｉｎｊ）＋Ｑｐａｒ，
Ｖｓは注入器の出力電位に対応する（ＶＳ＝ＶＢ）。
【００５８】
Ｖｓが平衡電位Ｖｅｑｕに達すると、Ｑ１＝０になる。したがって、
Ｑｐａｒ＝−（Ｖ＿ｉｎｊ＿１−Ｖｅｑｕ）ｘ（Ｃ＿ｉｎｊ  ｘ  Ｃ＿ｄｅｔ）／（Ｃ＿ｄｅｔ＋Ｃ＿ｉｎｊ）
【００５９】
このような平衡電位の確立を考慮に入れるために、回路の動作原理は、以下のステップを含む初期化段階を含む。すなわち：
・第１の電位への注入回路の入力端子の接続、
・注入回路の出力端子上への第１の電荷の注入、
・平衡電位（Ｖｅｑｕ）と呼ばれる、注入回路（１４）の出力電位（Ｖｓ）と、基準電位Ｖｒｅｆとの差の記憶であって、この記憶は、好ましくは、注入回路によって送出された前記第１の電荷が所定の閾値を下回った時に遂行される、記憶、
・必要に応じて、トリガ電位への積分ノードの設定、
・第２の電位への注入回路の入力端子の接続であって、それにより、注入器は、積分ノードの電位とトリガ電位との差の関数として第２の電荷を送出する、接続。
【００６０】
本実施形態によれば、基準電位Ｖｒｅｆは、コンパレータの切り替わり電位Ｖｃｏｍｐ＿ｂａｓｃｕｌに対応する、固定電位である。
【００６１】
かように定義された初期化段階の目的は、全ての浮遊を考慮に入れ、それらを相殺することである。注入電位Ｖ＿ｉｎｊは値Ｖ＿ｉｎｊ＿１を与えられる。換言すれば、注入回路１４の入力端子Ｅ１は第１の電位Ｖ＿ｉｎｊ＿１に接続され、それにより、第１の電荷Ｑ１を積分ノードＢにおいて注入する。スイッチＩ＿３はオン状態になっている。コンパレータ１２の入力Ｃはその切り替わり電位Ｖｃｏｍｐ＿ｂａｓｃｕｌにある。すなわち、Ｖ＿ＣはＶｃｏｍｐ＿ｂａｓｃｕｌと等しい。スイッチ２１および２２は、注入回路１４の出力電位にも対応する、積分ノードＢの電位が上述の平衡電位Ｖｅｑｕに達するために十分な回数、連続して作動される。
【００６２】
理論的には、２つのスイッチ２１および２２の閉鎖および開放サイクルの数が増大するほど、積分ノードＢにおける電位は平衡電位Ｖｅｑｕに漸近的に近づく。典型的には、パルスは、約５０μｓの持続時間にわたって、１０〜１００回繰り返される。注入される電荷がゼロであると見なされると、平衡電位Ｖｅｑｕに達し、このとき、積分ノードＢの電位はＶｅｑｕと等しくなる。その時に、この平衡電位Ｖｅｑｕは、２つの連続する電荷注入の間でもはや変化しなくなる。
【００６３】
電子回路は、所定数のトリガパルスの後における、平衡電位Ｖｅｑｕと、本例ではコンパレータ１２の切り替わり電位に対応する、基準電位Ｖｒｅｆとの電位差を記憶するための手段を備える。実際には、平衡電位は、許容誤差以内に達したと推定される時に記憶される。それに達すると、注入回路の出力電位はもはや大きく変化しなくなる。電荷注入のたびに送出される電荷は、その後、所定の閾値以内でゼロになる。所定のトリガパルス数は、実験的に、またはシミュレーションによって決定される。
【００６４】
初期化段階は、連結容量ＣＬのキャパシタ２００の端子における、平衡電位Ｖｅｑｕと呼ばれる、注入回路１４の出力電位Ｖｓと、基準電位Ｖｒｅｆとの差の記憶によって完了する。この記憶は、スイッチＩ＿３を開放し、それにより、キャパシタ２００上の電荷が固定され、Ｖｅｑｕ−Ｖｃｏｍｐ＿ｂａｓｃｕｌと等しくなることによって得られる。この電荷は、コンパレータ１２の切り替わり電圧の変化だけでなく、浮遊結合に連結された積分ノードＢの平衡電圧も考慮に入れている。
【００６５】
回路の残りの動作は、先に提示した例と同一である。電荷注入回路１４の入力端子Ｅ１は第２の電位Ｖ＿ｉｎｊ＿２に接続され、それにより、電荷注入のたびに、電荷注入回路１４は第２の電荷Ｑ２を注入する。
Ｑ２＝（Ｖ＿ｉｎｊ＿２−Ｖｅｑｕ）ｘ（Ｃ＿ｉｎｊ  ｘ  Ｃ＿ｄｅｔ）／（Ｃ＿ｄｅｔ＋Ｃ＿ｉｎｊ）＋Ｑｐａｒ，
ここで、Ｑｐａｒは浮遊電荷を表す。
【００６６】
ここで、
Ｑｐａｒ＝−（Ｖ＿ｉｎｊ＿１−Ｖｅｑｕ）ｘ（Ｃ＿ｉｎｊ  ｘ  Ｃ＿ｄｅｔ）／（Ｃ＿ｄｅｔ＋Ｃ＿ｉｎｊ）
したがって、
Ｑ２＝（Ｖ＿ｉｎｊ＿２−Ｖ＿ｉｎｊ＿１）ｘ（Ｃ＿ｉｎｊ  ｘ  Ｃ＿ｄｅｔ）／（Ｃ＿ｄｅｔ＋Ｃ＿ｉｎｊ）。
【００６７】
注入される逆電荷の量Ｑ０＝Ｑ２はＱｐａｒと無関係であることに留意されたい。
【００６８】
積分ノードにおける電位が平衡電位Ｖｅｑｕから逸脱し、したがって、コンパレータ１２がその切り替わり電位になるたびに、逆電荷注入サイクルがトリガされ、スイッチ２１および２２が作動される。その結果、電荷Ｑ２が積分ノードＢ上に注入される。プリチャージおよび注入サイクルは、必要な回数、すなわち、ノードＢにおける電位が平衡電位Ｖｅｑｕに達するまで、繰り返される。これらのサイクルはカウンタにおいて計数される。本実施形態によれば、電位であって、それを下回ると電荷の注入が指令される電位に対応する、トリガ電位は、平衡電位Ｖｅｑｕに対応することに留意されたい。
【００６９】
初期化段階によって、結合浮遊の効果を自動的に除去することが可能になる。それによって、ピクセル上で直面し得る変化、すなわち、技術的ばらつき、温度変化、駆動による変化、ならびに経年化に起因する変化に適応することが可能になる。
【００７０】
それゆえ、コンパレータの切り替わりのたびに注入される逆電荷は制御され、逆電荷は、Ｖ＿ｉｎｊ＿１およびＶ＿ｉｎｊ＿２を設定することによって調整することができる。
【００７１】
初期化段階は、例えば、周囲温度が変化した時に、または、経年化に備えるために定期的に、繰り返されることができる。
【００７２】
図２Ｂのピクセル２０’上に示される、本実施形態の変形例によれば、注入回路１４は、以下のものの間で切り替えられることに適する入力端子１４５を含む。すなわち：
・Ｐｈｉ＿ｉｎｊ＿１と等しい、第１の入力電位と、ベース電位Ｐｈｉ＿ｉｎｊ＿０、
または、
・Ｐｈｉ＿ｉｎｊ＿２と等しい、第２の入力電位と、ベース電位Ｐｈｉ＿ｉｎｊ＿０。
【００７３】
さらに、注入回路１４は固定供給電位Ｖ＿ｉｎｊに接続される。電荷の注入は、入力端子１４５がベース電位Ｐｈｉ＿ｉｎｊ＿０に連結されている間に、注入容量Ｃ＿ｉｎｊをプリチャージするために、スイッチ２１を作動させることによって得られる。容量Ｃ＿ｉｎｊがプリチャージされると、スイッチ２１はオフにされ、次に、スイッチ２２がオンにされる。その結果、入力端子１４５は第１の電位Ｐｈｉ＿ｉｎｊ＿１に連結され、積分ノードＢに対応する、注入回路１４の出力Ｓにおける第１の電荷Ｑ１の注入を可能にする。
Ｑ１＝（Ｖ＿ｉｎｊ−Ｖｓ）ｘ（Ｃ＿ｉｎｊ  ｘ  Ｃ＿ｄｅｔ）／（Ｃ＿ｄｅｔ＋Ｃ＿ｉｎｊ）＋Ｑｐａｒ
＋（Ｐｈｉ＿ｉｎｊ＿１−Ｐｈｉ＿ｉｎｊ＿０）ｘ（Ｃ＿ｉｎｊ  ｘ  Ｃ＿ｄｅｔ）／（Ｃ＿ｄｅｔ＋Ｃ＿ｉｎｊ）
【００７４】
初期化段階の間には、上述の実施形態の場合のように、出力電位Ｖｓが平衡電位Ｖｅｑｕに達するまで、第１の電荷Ｑ１の複数の注入が遂行される。その時に、所定の閾値を下回った第１の注入電荷Ｑ１はゼロであると見なされる。次に、容量Ｃ２の端子において、注入器の出力における（すなわち、積分ノードＢにおける）平衡電位Ｖｅｑｕと、基準電位Ｖｒｅｆとの差を記憶するために、スイッチＩ＿３がオフにされる。基準電位はコンパレータ１２の切り替わり電位Ｖｃｏｍｐ＿ｂａｓｃｕｌに対応する。
【００７５】
この初期化段階の終了時に、入力端子１４５はベース電位Ｐｈｉ＿ｉｎｊ＿０と第２の電位Ｐｈｉ＿ｉｎｊ＿２との間で切り替えられ、それにより、注入回路１４は、
Ｑ２＝（Ｖ＿ｉｎｊ−Ｖｅｑｕ）ｘ（Ｃ＿ｉｎｊ  ｘ  Ｃ＿ｄｅｔ）／（Ｃ＿ｄｅｔ＋Ｃ＿ｉｎｊ）＋Ｑｐａｒ
＋（Ｐｈｉ＿ｉｎｊ＿２−Ｐｈｉ＿ｉｎｊ＿０）ｘ（Ｃ＿ｉｎｊ  ｘ  Ｃ＿ｄｅｔ）／（Ｃ＿ｄｅｔ＋Ｃ＿ｉｎｊ）
のように、第２の電荷Ｑ２を発生することに適するようになる。
【００７６】
先に観察されたように、Ｖｓ＝Ｖｅｑｕの時に、Ｑ１＝０になることが分かっているので、
Ｑ２＝（Ｐｈｉ＿ｉｎｊ＿２−Ｐｈｉ＿ｉｎｊ＿１）ｘ（Ｃ＿ｉｎｊ  ｘ  Ｃ＿ｄｅｔ）／（Ｃ＿ｄｅｔ＋Ｃ＿ｉｎｊ）。
【００７７】
注入される逆電荷の量Ｑ０＝Ｑ２はＱｐａｒと無関係であることに留意されたい。
【００７８】
上述の例の場合のように、電位であって、それを下回ると電荷の注入が指令される電位に対応する、トリガ電位は、平衡電位Ｖｅｑｕに対応する。
【００７９】
スイッチ２１、２２およびＩ＿３は決して完璧ではない。それらは、オフにされている時に漏れ電流を有する。スイッチ２１および２２の場合、漏れ電流は感応要素１１からの電流に追加される。感応要素１１自体、スイッチの漏れ電流よりも概して大きい漏れ電流を有する。これらの漏れ電流はオフセット校正によって除去することができる。それゆえ、スイッチ２１および２２の漏れ電流は同時に対処される。
【００８０】
対照的に、スイッチＩ＿３の漏れ電流は、点Ｃにおいて、したがって、キャパシタ２００の箔の一方の上において、累積する。これらの漏れ電流は、初期化段階の最中にキャパシタ２００内に累積された電荷の値を徐々に変更する。逆電荷の値のドリフトが許容不可能になると、初期化サイクルが再開されなければならない。初期化サイクルはできるだけ間隔を離すことが望ましいため、スイッチＩ＿３の漏れ電流をできる限り低減することにあらゆる関心が払われる。
【００８１】
図３は、図２Ａに提示される第１の変形例の別の実施形態である、本発明に係る放射線検出器内のピクセル３０の電気回路図を示す。ピクセル３０の電気回路図は、図２Ａに示されるピクセル２０の回路図と同じ要素を備える。スイッチＩ＿３は、ゲートＧ、ソースＳ、ドレインＤを備えるＭＯＳ型のトランジスタである。ソースＳおよびドレインＤは２つの端子を形成する。第１の端子（本例では、ソース）はコンパレータ１２の第２の入力に接続され、第２の端子（本例では、ドレイン）はコンパレータ１２の出力に接続される。ソースおよびドレインという呼称は、増幅器のフィードバックモードＭＯＳトランジスタ上では逆になってもよいことに留意されたい。
【００８２】
ソースＳ上の漏れは、ソース−ドレイン電圧に依存した漏れから発生し得る。この電圧は初期化段階の終了時にはゼロであるが、その後、ソース電位、すなわち、コンパレータ１２の入力電位がほとんど動かない場合には、ドレイン電位、すなわち、コンパレータ１２の出力電位は、対照的に、検出される光電荷の関数として大きく動く。漏れは、ソース−基板電圧に依存した漏れからも発生し得る。
【００８３】
図４は、本発明に係る放射線検出器内のピクセル４０の電気回路図の別の変形例を示す。ピクセル４０の電気回路図は、図３に示されるピクセル３０の回路図と同じ要素を備える。それはまた、スイッチＩ＿３のドレインＤとコンパレータ１２の出力との間に接続されるスイッチＩ＿４と、スイッチＩ＿３のドレインＤと固定電圧との間に接続されるキャパシタＣ２と、ソースＳとスイッチＩ＿３のドレインＤとの間に接続されるキャパシタＣ３と、を備える。
【００８４】
この変形例は、スイッチＩ＿３の漏れ電流を低減することを可能にする。初期化段階の間に、スイッチＩ＿３およびＩ＿４はオン状態のままとどまる。動作は、図２Ａに対応する動作に対して不変である。初期化段階の終了時に、スイッチＩ＿３およびＩ＿４はオフにされる。好ましくは、スイッチＩ＿３はスイッチＩ＿４より先にオフにされる。スイッチＩ＿３がオフにされる以前には、スイッチＩ＿３を形成するＭＯＳ型のトランジスタのソース電圧およびドレイン電圧は等しい。スイッチＩ＿３をオフにすると、コンパレータ１２の機構は積分器機構に転換され、積分キャパシタはＣ３になる。したがって、スイッチＩ＿３をオフにすることによってＣにおいて注入されるスイッチＩ＿３の浮遊電荷Ｑｐａｒは、主に積分キャパシタＣ３上に蓄積される。したがって、スイッチＩ＿３の浮遊電荷ＱｐａｒはノードＣにおける外乱をほとんど生み出さない。ノードＤにおいて生み出される外乱に関しては、その値は−Ｑｐａｒ／Ｃ３である。スイッチＩ＿３の浮遊電荷Ｑｐａｒは、したがって低い浮遊電荷であり、したがって、ノードＤの外乱も、ノードＣにおけるものよりは顕著に大きいものの、低くなる。したがって、ＣとＤとの電圧の差に依存したスイッチＩ＿３のソース−ドレイン漏れ電流も低くなる。
【００８５】
Ｉ＿４がオフにされると、ノードＤにおいて注入される浮遊電荷はＣ２上に蓄積される。Ｃ２の容量が十分に大きく選ばれている場合には、このとき、ノードＤの電圧の変化は小さくなり、ＣとＤとの電圧の差は低いままとどまる。したがって、スイッチＩ＿３のソース−ドレイン漏れ電流は低いままとどまる。
【００８６】
図５は、本発明に係る放射線検出器内のピクセル５０の電気回路図の別の変形例を示す。ピクセル５０の電気回路図は、図４に示されるピクセル４０の回路図と同じ要素を備える。スイッチＩ＿３を形成するＭＯＳトランジスタは基板Ｓｕｂ上に製作され、基板ＳｕｂはスイッチＩ＿３のドレインＤに接続される。初期化段階の終了は、コンパレータ１２の第２の入力における電圧、点Ｄにおける電圧、およびＶｃｏｍｐ＿ｂａｓｃｕｌの間の実質的同等を確実にする。スイッチＩ＿３のソースＳとドレインＤとの間の電圧が低減され、それゆえ、スイッチＩ＿３内における漏れ電流の低減がもたらされる。ドレインＤへのスイッチＩ＿３の基板Ｓｕｂの接続は、スイッチＩ＿３のソース−基板電圧が実質的にゼロになることを確実にする。このおかげで、ソース−基板漏れ電流は抑制される。
【００８７】
キャパシタＣ２へのスイッチＩ＿３の基板Ｓｕｂの接続の実現は、ＭＯＳトランジスタの製作（ひいては、スイッチＩ＿３の製作）に用いられる技術的方法が、ＭＯＳスイッチＩ＿３の基板Ｓｕｂを所望のとおりに接続することを可能にしていることを前提とすることに留意されたい。Ｐ−ＭＯＳが用いられる場合には、概して、そのために問題が起きることはない。しかし、Ｎ−ＭＯＳが用いられる場合には、用いられる技術的方法に依存した設計ルールのために、この接続は時により妨げられる。Ｎ−ＭＯＳまたはＰ−ＭＯＳの選定は、所望されるコンパレータ１２の切り替わり電圧にも依存する。
【００８８】
図６は、本発明に係る放射線検出器内のピクセル６０の電気回路図の別の実施形態を示す。本発明によれば、注入回路１４は、感応要素１１が連結される積分ノードＢに連結される。注入回路１４は、第１の電荷Ｑ１または第２の電荷Ｑ２を送出することに適する。コンパレータ１２はその正端子において積分ノードＢに連結される。ピクセル６０の電子回路は、積分ノードが平衡電位に達すると、コンパレータ１２の反転入力を閾値電位Ｖｃｏｍｐに設定するための手段と、コンパレータ１２の切り替わり電圧を記憶することに適するコンパレータ１２の入力に接続される記憶手段と、をさらに備える。
【００８９】
図２Ａの場合と全く同じように、記憶手段は、コンパレータ１２の入力に連結されるキャパシタ２０１、およびキャパシタ２０１が連結されるコンパレータ１２の入力と、コンパレータ１２の出力との間に接続されるスイッチＩ＿３を含む。キャパシタ２０１は、コンパレータ１２の負端子と、固定電圧、例えば、電気的大地との間に接続される。
【００９０】
初期化段階の間に、スイッチＩ＿３はオン状態になっている。積分ノードにおける電位が平衡電位Ｖｅｑｕに達するまで、第１の電荷Ｑ１を積分ノードＢにおいて連続的に注入するべく、注入回路１４のスイッチ２１および２２が作動される。積分ノードＢの電位はもはや変化しなくなる。すなわち、スイッチ２１および２２が作動されると、注入される電荷は所定の閾値以内で無視できるようになる。
【００９１】
コンパレータ１２の正端子の電位に対応する、積分ノードＢの平衡電位Ｖｅｑｕは、最終的にオフセット以内でこのコンパレータの負端子に到達する。
【００９２】
その後、スイッチＩ＿３はオフにされる。その結果、キャパシタ２０１は、前記第１の電荷が所定の閾値を下回った時の、平衡電位Ｖｅｑｕと呼ばれる、注入回路１４の出力電位Ｖｓと、基準電位Ｖｒｅｆとの差を記憶することを可能にする。本例では、固定基準電位は大地である。
【００９３】
上述の例の場合のように、切り替わり電位は平衡電位Ｖｅｑｕに対応する。
【００９４】
図２Ａ〜図６に提示される変形例の場合、コンパレータ１２の切り替わり電位Ｖｃｏｍｐ＿ｂａｓｃｕｌは固定され、積分ノードＢにおける平衡電位Ｖｅｑｕはコンパレータ１２の切り替わり電圧Ｖｃｏｍｐ＿ｂａｓｃｕｌと異なる。
【００９５】
図６に提示される変形例の場合、コンパレータ１２の閾値電圧Ｖｃｏｍｐは可変であり、積分ノードにおける平衡電位Ｖｅｑｕに従って調整される。
【００９６】
どちらの場合にも、キャパシタが、積分ノードＢにおける平衡電位Ｖｅｑｕと基準電位との差を記憶することを可能にする。後者は、
・図２Ａ〜図５に提示される変形例では、電位Ｖｃｏｍｐ＿ｂａｓｃｕｌ、
・図６に提示される変形例では、大地、
である。
【００９７】
図２Ａ、図２Ｂ、図３、図４、図５および図６に提示される変形例では、注入器の出力電位が平衡点に達するために初期化段階の間に注入される電荷量は、注入回路１４の出力と注入回路１４の入力端子（１４１またはＰｈｉ＿ｉｎｊ＿１）との間の電位差に依存する。
【００９８】
図２Ａ〜図６では、使用段階の間にも、電荷の注入のたびに注入される電荷量は同様に、注入回路１４の出力と注入回路１４の入力端子（１４１またはＰｈｉ＿ｉｎｊ＿１）との間の電位差に依存する。しかし、図７ではそのようなことはない。実際上、同図において説明される変形例では、電荷注入回路は２つの入力を含み、注入される電荷はその入力の各々の電位差に依存する。初期化段階の間は、入力端子が出力端子に連結され、それに対して、使用段階の間は、出力端子は、入力端子ではなく、積分ノードに連結される。
【００９９】
使用段階の間は、電荷の注入は出力電位と無関係であるという事実によって、注入回路の出力が積分ノードに接続されている場合の出力電位の変動を克服することが可能になる。
【０１００】
図７は、本発明に係る放射線検出器内のピクセル７０の電気回路図の変形例を示す。ピクセル７０の電気回路図は、図１に示されるピクセル１０の回路図と同じ要素を備える。本発明によれば、および図２Ａに提示される変形例の場合と同様に、積分ノードＢに連結される注入回路１４は、電荷Ｑｔｏｔを送出することに適する。この注入回路は、第１の注入回路１４１および第２の注入回路１４２を備える。
【０１０１】
第１の注入回路１４１は、仏国特許出願公開第２９７７４１３号明細書に説明されており、正電荷を出力点Ｓにおいて送出することを可能にする。それは、正パルスＰｈｉ１１の発生器に連結される、ｐ型の２つのＭＯＳトランジスタ２１１および２２１を含む。パルスＰｈｉ１１は、第１の注入回路１４１の注入ノードＡ１をプリチャージすることを可能にする。トランジスタ２２１は、電荷を出力点Ｓにおいて注入するために、パルスＰｈｉ２１によって作動されることに適する。パルス発生器Ｐｈｉ＿２１のピーク電位は入力Ｅの電位に対応する。
【０１０２】
注入回路１４２は、負電荷を出力点Ｓにおいて送出するための、同様の回路である。第２の注入回路では、ＭＯＳトランジスタ２１２および２２２はｎ型のトランジスタであることに留意されたい。パルスＰｈｉ１２は、第２の注入回路１４２の注入ノードＡ２をプリチャージすることを可能にする。トランジスタ２２２は、電荷を出力点Ｓにおいて注入するために、パルスＰｈｉ２２によって作動されることに適する。パルス発生器Ｐｈｉ＿２２のピーク電位は入力Ｅの電位に対応する。
【０１０３】
記憶手段は、キャパシタＣｍｅｍであって、その第１の端子はノードＥに接続され、その第２の端子は基準電位に接続される、キャパシタＣｍｅｍを含む。記憶手段はまた、ノードＥと出力点Ｓとの間に接続されるスイッチＩ＿１を含む。スイッチＩ＿１がオン状態になっている時には、ノードＥは積分ノードＢと等価である。
【０１０４】
トランジスタ２２１および２２２は飽和モードにバイアスされ、それらが送出する電荷は出力点Ｓにおける電位に依存しないことに留意されたい。さらに、２つの注入回路１４１および１４２は同じ入力端子Ｅを含む。第１および第２の注入回路（１４１および１４２）によってそれぞれ注入される電荷が相殺される、Ｅの特定の電位が存在する。
【０１０５】
注入回路１４１および１４２は同期して作動される。この目的を達成するために、図７に示される電子回路はまた、初期化段階の間にコンパレータ１２の出力と無関係に一連の電荷注入をトリガするための制御回路１５を含む。
【０１０６】
初期化段階の間に、スイッチＩ＿１はオン状態になっている。それゆえ、注入器の出力電位ＶＳは入力電位ＶＥと等しい（ＶＳ＝ＶＥ）。注入器の出力と積分ノードＢとの間に配置されるスイッチＩ＿２は選択的にオフ状態になっている。
【０１０７】
初期化段階は、注入回路１４１および１４２を連続的に何度も作動させることに依拠する。注入のたびに、注入ノードＳは、電荷Ｑｔｏｔ１＝Ｃ  ｘ（Ｖｇ１−ＶＳ）＋Ｃ２  ｘ（Ｖｇ２−ＶＳ）＋Ｑｐａｒを受け取る。注入される電荷Ｑｔｏｔ１はＶＳの値に依存する。
Ｖｓ＞（Ｃ  ｘ  Ｖｇ１＋Ｃ２  ｘ  Ｖｇ２＋Ｑｐａｒ）／（Ｃ＋Ｃ２）である場合には，このとき、Ｑｔｏｔ１＜０となり、  ＶＳは減少する。
Ｖｓ＜（Ｃ  ｘ  Ｖｇ１＋Ｃ２  ｘ  Ｖｇ２＋Ｑｐａｒ）／（Ｃ＋Ｃ２）であ場合には、このとき、Ｑｔｏｔ１＞０となり、ＶＳは増大する。
Ｖｓ＝（Ｃ  ｘ  Ｖｇ１＋Ｃ２  ｘ  Ｖｇ２＋Ｑｐａｒ）／（Ｃ＋Ｃ２）である場合には、このとき、Ｑｔｏｔ１＝０となり、ＶＳは一定になる。
【０１０８】
初期化段階の終了時に、
Ｖｅｑｕ＝（Ｃ  ｘ  Ｖｇ１＋Ｃ２  ｘ  Ｖｇ２＋Ｑｐａｒ）／（Ｃ＋Ｃ２）
で平衡値Ｖｅｑｕが得られる。
この値は、浮遊または任意の熱ドリフトを考慮に入れている。
【０１０９】
その後、出力電位ＶＳは平衡電位Ｖｅｑｕに達し、平衡電位は、スイッチＩ＿１をオフにすることによって、キャパシタＣｍｅｍの端子において記憶することができる。それゆえ、キャパシタは、平衡電位と、この場合には大地である、基準電位との電位差を記憶することに適する記憶手段を形成する。
【０１１０】
初期化段階の終了時に、スイッチＩ＿２およびＩ＿３がオンにされる。それゆえ、ＶＢ＝ＶＳ＝Ｖｃｏｍｐ＿ｂａｓｃｕｌになる。
その後、スイッチＩ＿３はオフにされる。
【０１１１】
動作段階の間は、トランジスタ２１１または２１２の制御（Ｖｇ１、Ｖｇ２）のうちの一方が調整され、それにより、注入器１４は、出力電位ＶＳと無関係なゼロでない電荷Ｑｔｏｔ２を注入する。
【０１１２】
それゆえ、動作段階の間は、注入される電荷は、平衡電位Ｖｅｑｕ、および適切に変更された指令電位（Ｖｇ１、Ｖｇ２）にのみ依存する。各指令Ｖｇ１、それぞれＶｇ２は、注入回路１４１、それぞれ１４２の入力端子を構成する。
【０１１３】
上述されたように、初期化段階の間は、出力ノードＳにおける電圧は、その平衡値を見いだすべく発展するままにしておかれる。この平衡状態が得られるようにするためには、感応要素１１がこのノードＳへ電流を送出しないようにする必要がある。図７において説明される変形例の場合には、これは、この初期化段階の間にスイッチＩ＿２をオフにすることによって、選択的に得られる。図２Ａ〜図６において説明される変形例の場合には、基本的解決策は、感応要素１１が、それが感応する放射線に曝されていない時に、初期化段階を遂行することに依拠する。これは、放射線医学においては、特に、パルス状Ｘ線放射管が用いられる場合に可能である。２つの連続画像に対応する２つの照射段階の間には、初期化を行うために利用することができる暗段階が存在する。
【０１１４】
しかしながら、用途によっては、照射は連続的である。これは、放射線医学においては、連続Ｘ線放射管が用いられる場合に当てはまる。これは、可視または赤外放射線の検出器の場合にも当てはまる。さらに、暗段階においてさえも、感応要素１１からの電流が消されないことが実際に起こる。これは、例えば、検出器自体、または光感応要素を覆うシンチレーティング層などの別の要素に起因し得るストリーキングが存在する場合に当てはまる。
【０１１５】
したがって、初期化段階の間には、感応要素１１からの電流を阻止しなければならない。
【０１１６】
図８は、本発明に係る放射線検出器内のピクセルの電気回路図の別の変形例を示す。ピクセル８０の電気回路図は、図２Ａに示されるピクセル２０の回路図と同じ要素を備える。図８では、電子回路は、感応要素１１と積分ノードＢとの間に接続されるスイッチＩ＿５を備える。同様に、図２Ｂ、図３、図４、図５、図６および図７に示されるピクセル２０’、３０、４０、５０、６０および７０の電気回路図において、感応要素１１と積分ノードＢとの間にスイッチＩ＿５を接続することも全く可能である。
【０１１７】
初期化段階は、スイッチＩ＿５による積分ノードＢからの感応要素１１の切断の予備ステップを含む。初期化段階の間に、スイッチＩ＿５は開いている。スイッチＩ＿５が開いている間に照明によって生成された電荷は失われないことに留意されたい。それらは感応要素１１の容量上に累積され、初期化段階の終了後、スイッチＩ＿５の閉鎖後に積分ノードＢへ戻ることになる。
【０１１８】
有利には、感応要素１１およびスイッチＩ＿５は、文献では、「ピンチダイオード（ｐｉｎｃｈｅｄ  ｄｉｏｄｅ）」と呼ばれる、ダイオードによって置換することができる。また、連続照射モードで作動できるようにするために、文献では伝送ゲートとも呼ばれる、出力トランジスタを設けたピンチダイオードを用いることも可能である。このようなピンチダイオードは多数の利点を有する。検出区域、および電荷が蓄積するドレイン区域は分離している。ドレイン区域は、容量区域が検出区域に対応する従来のフォトダイオードの場合よりも、著しく容量が小さい。したがって、ピンチダイオードが組み込まれた電子回路は、はるかにより感応性が高い。出力トランジスタがオフ状態になっている時に、電荷は検出区域上に蓄積し、出力の電気容量はドレイン区域のものと等しいままとどまる。したがって、それは不変である。これによって初期化段階の質が改善される。
【０１１９】
図９は、本発明に係る電子回路を実装する初期化段階のステップを示す。初期化段階は以下のステップを含む：
・第１の電位への注入器の入力端子の接続（ステップ３０１）、
・注入器の出力端子における第１の電荷の注入（ステップ３０２）、
・平衡電位Ｖｅｑｕと呼ばれる、注入回路１４の出力電位Ｖｓと、基準電位Ｖｒｅｆとの差の記憶であって、この記憶は、好ましくは、注入回路によって送出された前記第１の電荷が所定の閾値未満である時に、遂行される、記憶（ステップ３０３）、
・トリガ電位への積分ノードの設定（ステップ３０４）、
・第２の電位への注入器の入力端子の接続であって、それにより、注入器は、積分ノードの電位とトリガ電位との差の関数として第２の電荷を送出する、接続（ステップ３０５）。
【０１２０】
初期化段階は、積分ノードＢからの感応要素１１の切断の予備ステップを含むことができる（ステップ３００）。
【０１２１】
本発明に係るピクセルの電気回路図の変形例によれば、注入回路１４は積分ノードＢの電位の値の関数として第１の電荷を注入することができ（ステップ３０２）、注入回路１４のスイッチ２１、２２は複数回数、作動される（ステップ３０１）。この複数回数は、注入された電荷が、所定の閾値を下回る値に達するようにあらかじめ決定される。
【０１２２】
それゆえ、初期化段階は、所定数の第１の電荷の注入であって、この注入の後に積分ノードＢは平衡電位に達する、注入を含む。換言すれば、初期化段階は所定数Ｎのトリガパルスの指令を含み、それにより、Ｎ個のパルスの後に、前記第１の注入電荷は前記所定の閾値を下回る。Ｎは１と等しくなることができるが、一般的には、１０〜１００の間にある。
【０１２３】
図１０は、本発明に係る電子回路を備える放射線検出器９０を示す。放射線検出器９０は、図２Ａ、図２Ｂ、図３、図４、図５、図６、図７および図８に示される電子回路２０、２０’、３０、４０、５０、６０、７０または８０を備えることができる。検出器はマトリックス検出器であることができる。ピクセルは、行および列をなすように配置され、マトリックスを形成する。マトリックスは単一の行を含むことができる。この場合には、それはアレイと呼ばれる。
【０１２４】
カウンタ１３はコンパレータ１２の出力において接続されることができ、それにより、検出電圧によって閾値電圧Ｖｃｏｍｐが越された回数を計数する。カウンタ１３は、マトリックスまたはアレイの行端部において接続されることもできる。
【０１２５】
上述された全ての実施形態に適用可能な変形例によれば、検出器の動作段階の間には、電荷注入回路１４によって送出される電荷量が可変である。
【０１２６】
換言すれば、電荷注入回路１４は、第２の電荷を発生するが、第２の電荷と異なる第３の電荷も発生するように適合される。
【０１２７】
それゆえ、動作段階の間は、電荷注入のたびに注入回路１４によって送出される電荷を調節するべく、制御手段が電荷注入回路に作用することができる。
【０１２８】
動作段階の開始時に、積分ノードＢはトリガ電位に設定され、それにより、積分ノードＢが、検出器によって発生された電荷を積分する時には、積分ノードＢにおける電位がトリガ電位に達するまで、電荷注入がトリガされることを思い出されたい。
【０１２９】
検出器が計数モードで用いられる時には、放射線検出器が電子を収集する相互作用の間に、積分ノードＢにおける電位は降下する。積分ノードＢの電位が、前もって確立されたトリガ電位よりも低い限り、回路は逆電荷の注入を指令する。注入サイクルの数は、相互作用によって検出器において放出されたエネルギーのインジケータになる。カウンタ１３は電荷注入サイクルの数を計数することを可能にし、それにより、エネルギーの推定が可能になる。
【０１３０】
このような動作では、サイクルのたびに注入される電荷は最大エネルギーよりも小さくなければならない。それは、特に、エネルギー分解能に関して所望される性能レベルに依存して、最大エネルギーの半分、さらには１０分の１、さらには１００分の１であることができる。典型的には、１００個の電子に相当する逆電荷を注入サイクルのたびに注入することができる。
【０１３１】
検出器が積分モードで用いられる時には、所与の期間の最中に検出器によって収集された電荷量は累積される。注入サイクルの数は、積分時間の間に検出器において放出されたエネルギーのインジケータになる。カウンタは電荷注入サイクルの数を計数することを可能にし、それにより、相互作用期間の最中に収集されたエネルギーの推定が可能になる。
【０１３２】
測定ダイナミックレンジは上述の場合よりもはるかに大きく、収集される電荷量は、はるかにより大きくなることができる。このような実施形態では、積分サイクルのたびに注入される逆電荷は、検出器が計数モードで動作する時に注入されるものよりも大きくなることができ、例えば、１０倍または１００倍大きくなることができる。より大きな逆電荷を用いることによって、逆電荷注入サイクルの数が低減され、それにより、消耗が低減される。ただし、検出器によって収集された総電荷の推定の精度は損なわれる。
【０１３３】
それゆえ、目的が、各相互作用の間に収集された電荷量を推定することである時には（計数モード）、電荷注入回路は、第２の電荷量Ｑ２を注入するように構成される。そのために、スイッチが注入回路の入力端子を第２の電位（Ｖ＿ｉｎｊ＿２、Ｐｈｉ＿ｉｎｊ＿２）に配置する。
【０１３４】
逆に、目的が、所与の期間の最中に検出器によって収集された電荷量を推定することである時には、電荷注入回路１４は、ピクセル２０”の図２Ｃに示されるように、Ｑ３＞Ｑ２となるように、第３の電荷量Ｑ３を注入するように構成される。図２Ｃの回路図は、図２Ｂの回路図と同じ要素を備える。加えて、スイッチが注入回路１４の入力端子を第３の電位（Ｖ＿ｉｎｊ＿３、Ｐｈｉ＿ｉｎｊ＿３）に配置する。
【０１３５】
改良によれば、このスイッチは、カウンタ１３内に記憶された逆電荷注入サイクルの数の関数として逆電荷注入回路１４に作用することができる。このとき、各逆電荷によって発生される電荷量は、カウンタ１３内に記録された注入サイクルの数の関数として調節される。
【０１３６】
例えば、検出器が積分モードで動作する時には、回路は、第４の電荷量Ｑ４を注入するように構成することができる。そのために、スイッチが注入回路の入力端子を第４の電位（Ｖ＿ｉｎｊ４、Ｐｈｉ＿ｉｎｊ４）に配置する。逆電荷注入の数が所定の閾値に達していない限り、各注入時の電荷量はＱ３になる。閾値を越えると、各注入時の電荷量はＱ４になる。ここで、Ｑ３＜Ｑ４である。それによって、特に、低照射のために、測定の精度を改善することが可能になる。
【０１３７】
なお、動作段階の間には、注入回路１４は調節可能な電荷を注入することに適する、このような改良は、上述の全ての実施形態に適合することを述べておかなければならない。
【０１３８】
全ての実施形態の別の改良によれば、このスイッチは、積分段階の開始に対応することができる、最初の瞬間から経過した時間の関数として逆電荷注入回路１４に作用することができる。このとき、各逆電荷によって発生される電荷量は、この最初の瞬間から経過した時間の関数として調節される。
【０１３９】
この時間が総積分時間Ｔの特定の割合、例えば９０％に達するまでは、各注入時の電荷量はＱ３になる。それを超え、積分期間Ｔの終了までは、各注入時の電荷量はＱ４になる。それによって、測定の精度を改善することが可能になる。この改良によれば、Ｑ４＜Ｑ３である。例えば、１０，０００個の電子および１００個の電子にそれぞれ対応するＱ３およびＱ４を有することが可能である。
【０１４０】
積分時間の９０％については、信号量は粗い精度に従って決定され、その精度は用語「最下位ビット」によって定量化される。積分の最後に、測定の精度は高められる。
【０１４１】
それゆえ、同じ積分期間の最中に、電荷注入回路は、可変電荷量（Ｑ２、Ｑ３、Ｑ４）を発生することに適する。
【０１４２】
図１１は、図２Ａに示される回路と同様の回路を示す。積分ノードＡの上流に、注入容量Ｃ＿ｉｎｊと並列に第２の注入容量Ｃ＿ｉｎｊ２が接続される。それは、指令Ｉ＿ｉｎｊによって駆動されるスイッチに連結される。
【０１４３】
Ｉ＿ｉｎｊがオフ状態になっている時には、各電荷注入の間に注入される逆電荷の値は
Ｑ２＝（Ｖ＿ｉｎｊ＿２−Ｖ＿ｉｎｊ＿１）ｘ（Ｃ＿ｉｎｊ  ｘ  Ｃ＿ｄｅｔ）／（Ｃ＿ｄｅｔ＋Ｃ＿ｉｎｊ）
と等しい。
【０１４４】
Ｉ＿ｉｎｊがオン状態になっている時には、各電荷注入の間に注入される逆電荷の値は
Ｑ３＝（Ｖ＿ｉｎｊ＿２−Ｖ＿ｉｎｊ＿１）ｘ（（Ｃ＿ｉｎｊ  ＋  Ｃ＿ｉｎｊ２）ｘＣ＿ｄｅｔ）／（Ｃ＿ｄｅｔ  ＋  Ｃ＿ｉｎｊ  ＋  Ｃ＿ｉｎｊ２）
と等しい。
【０１４５】
図１２は、図２Ｂに示される回路と同様の回路を示す。入力端子１４５と注入ノードＡとの間に、注入容量Ｃ＿ｉｎｊと並列に第２の注入容量Ｃ＿ｉｎｊ２が接続される。それは、指令Ｉ＿ｉｎｊによって駆動されるスイッチに連結される。
【０１４６】
指令Ｉ＿ｉｎｊによって駆動されるスイッチがオフ状態になっている時には、各電荷注入の間に注入される逆電荷の値は
Ｑ２＝（Ｐｈｉ＿ｉｎｊ＿２−Ｐｈｉ＿ｉｎｊ＿０）ｘ（Ｃ＿ｉｎｊ  ｘ  Ｃ＿ｄｅｔ）／（Ｃ＿ｄｅｔ＋Ｃ＿ｉｎｊ）
と等しい。
【０１４７】
指令Ｉ＿ｉｎｊによって駆動されるスイッチがオン状態になっている時には、各電荷注入の間に注入される逆電荷の値は
Ｑ２＝（Ｐｈｉ＿ｉｎｊ＿２−Ｐｈｉ＿ｉｎｊ＿０）ｘ（（Ｃ＿ｉｎｊ＋Ｃ＿ｉｎｊ２）ｘ  Ｃ＿ｄｅｔ）／（Ｃ＿ｄｅｔ＋Ｃ＿ｉｎｊ＋Ｃ＿ｉｎｊ２）
と等しい。
【０１４８】
それゆえ、注入回路１４は、注入回路１４によって発生される電荷を調節することを可能にする、注入ノードに接続されることに適する、第２の注入容量を含むことができる。
【０１４９】
このような注入回路は、無視できる電荷注入に対応する、注入器の出力における平衡電位を確立するために、初期化段階に頼ることを必ずしも必要としないことに留意されたい。同様に、このような注入回路は、図１〜図７に関して説明された平衡電位を記憶するための手段を必ずしも必要としない。
【０１５０】
図１３に示される別の実施形態によれば、検出器の見掛けの容量Ｃ＿ｄｅｔを調節するための手段が存在する。それは特に、バラスト容量と呼ばれ、Ｃ＿ｌｅｓｔと表され、検出器と並列に配置され、スイッチＩ＿ｌｅｓｔが作動されると積分ノードＢに接続されることに適する容量であることができる。スイッチＩ＿ｌｅｓｔの作動は検出器の見掛けの容量Ｃ＿ａｐｐを増大させ、後者は、値、Ｃ＿ａｐｐ＝Ｃ＿ｄｅｔ＋Ｃ＿ｌｅｓｔを取る。逆に、スイッチＩ＿ｌｅｓｔをオフにすると、検出器の見掛けの容量Ｃ＿ａｐｐは低下し、後者は、値、Ｃ＿ａｐｐ＝Ｃ＿ｄｅｔを取る。
【０１５１】
図２Ａに示される実施形態を参照すると、各電荷注入の間に、積分ノードＢにおける電位は
ΔＶＢ＝（Ｖ＿ｉｎｊ＿２−Ｖ＿ｉｎｊ＿１）ｘ  Ｃ＿ｉｎｊ／（Ｃ＿ｄｅｔ＋Ｃ＿ｉｎｊ）
に従って変化する。
【０１５２】
同様に、図２Ｂに示される実施形態を参照すると、各電荷注入の間に、積分ノードＢにおける電位は
ΔＶＢ＝（Ｐｈｉ＿ｉｎｊ＿２−Ｐｈｉ＿ｉｎｊ＿１）ｘ  Ｃ＿ｉｎｊ／（Ｃ＿ｄｅｔ＋Ｃ＿ｉｎｊ）
に従って変化する。
【０１５３】
積分ノードＢにおける電位の変化は検出器の容量の関数として変化することに留意されたい。検出器が計数モードで動作する時には、コンパレータの応答時間を低減するために、所与の電荷注入に対して、点Ｂにおける電位の変化は大きくなることが好ましい。また、Ｃ＿ｄｅｔは低いことが好ましい。
【０１５４】
検出器が積分モードで動作する場合には、注入される電荷量は、より大きくなるように選ぶことができる。点Ｂにおける電位の変化を抑制するために、Ｃ＿ｄｅｔはより高いことが好ましい。検出器に対して並列に装着される容量を追加するために、スイッチＩ＿ｌｅｓｔを作動させることによって、図２Ａに示される構成では
ΔＶＢ＝（Ｖ＿ｉｎｊ＿２−Ｖ＿ｉｎｊ＿１）ｘ  Ｃ＿ｉｎｊ／（Ｃ＿ａｐｐ＋Ｃ＿ｉｎｊ）
が得られる。
【０１５５】
容量Ｃ＿ｌｅｓｔの追加によって、積分ノードにおける電位の変化の範囲を制御することが可能になる。それによって、例えば、積分ノードにおける電位を、回路の正確な動作に適合する許容動作範囲内に設定することが可能になる。
【図１】
0006621405.tif 000003
【図２Ａ】
0006621405.tif 000004
【図２Ｂ】
0006621405.tif 000005
【図２Ｃ】
0006621405.tif 000006
【図３】
0006621405.tif 000007
【図４】
0006621405.tif 000008
【図５】
0006621405.tif 000009
【図６】
0006621405.tif 000010
【図７】
0006621405.tif 000011
【図８】
0006621405.tif 000012
【図９】
0006621405.tif 000013
【図１０】
0006621405.tif 000014
【図１１】
0006621405.tif 000015
【図１２】
0006621405.tif 000016
【図１３】
0006621405.tif 000017