(57)【特許請求の範囲】
【請求項１】
第１ないし第３の導電性パッドと、前記第１の導電性パッドの少なくとも一部を露出し且つ露出された前記第１の導電性パッドの露出面積が第１の面積を有する第１の開口部と前記第２の導電性パッドの少なくとも一部を露出し且つ露出された前記第２の導電性パッドの露出面積が前記第１の面積よりも狭い面積である第２の面積を有する第２の開口部と前記第３の導電性パッドの少なくとも一部を露出し且つ露出された前記第３の導電性パッドの露出面積が前記第１の面積と前記第２の面積との間の面積である第３の面積を有する第３の開口部とを有する絶縁層と、を備える第１の基板と、
前記第１の基板に対向するように設けられ、前記第１の導電性パッドに重畳する第４の面積を有する第４の導電性パッドと、前記第２の導電性パッドに重畳し前記第４の面積よりも狭い面積である第５の面積を有する第５の導電性パッドと、前記第３の導電性パッドに重畳し前記第４の面積と前記第５の面積との間の面積である第６の面積を有する第６の導電性パッドと、を備える第２の基板と、
前記第１の導電性パッドと前記第４の導電性パッドとの間を電気的に接続する第１のバンプと、
前記第２の導電性パッドと前記第５の導電性パッドとの間を電気的に接続する第２のバンプと、
前記第３の導電性パッドと前記第６の導電性パッドとの間を電気的に接続する第３のバンプと、を具備し、
前記第２の導電性パッドは、前記第１の導電性パッドよりも前記第１の基板の幾何学中心から近く、
前記第３の導電性パッドは、前記第１の導電性パッドよりも前記第１の基板の幾何学中心から近く且つ前記第２の導電性パッドよりも前記第１の基板の幾何学中心から遠い、半導体装置。
【請求項２】
前記第１のバンプは、前記第１の面積に応じた第１の高さを有し、
前記第２のバンプは、前記第２の面積に応じた第２の高さを有し、
前記第３のバンプは、前記第３の面積に応じた第３の高さを有する、請求項１に記載の半導体装置。
【請求項３】
前記第１の導電性パッドの面積、前記第２の導電性パッドの面積、および前記第３の導電性パッドの面積は、略同一であり、
前記第１の開口部は、前記第１の面積を有し、
前記第２の開口部は、前記第２の面積を有し、
前記第３の開口部は、前記第３の面積を有する、請求項１または請求項２に記載の半導体装置。
【請求項４】
第１ないし第３の導電性パッドと、前記第１の導電性パッドの少なくとも一部を露出し且つ露出された前記第１の導電性パッドの露出面積が第１の面積を有する第１の開口部と前記第２の導電性パッドの少なくとも一部を露出し且つ露出された前記第２の導電性パッドの露出面積が前記第１の面積よりも狭い面積である第２の面積を有する第２の開口部と前記第３の導電性パッドの少なくとも一部を露出し且つ露出された前記第３の導電性パッドの露出面積が前記第１の面積と前記第２の面積との間の面積である第３の面積を有する第３の開口部とを有する絶縁層と、を備える第１の基板と、前記第１の基板に対向するように設けられ、前記第１の導電性パッドに重畳する第４の面積を有する第４の導電性パッドと、前記第２の導電性パッドに重畳し前記第４の面積よりも狭い面積である第５の面積を有する第５の導電性パッドと、前記第３の導電性パッドに重畳し前記第４の面積と前記第５の面積との間の面積である第６の面積を有する第６の導電性パッドと、を備える第２の基板と、を前記第４の導電性パッドが第１のバンプを挟んで前記第１の導電性パッドに重畳し、前記第５の導電性パッドが第２のバンプを挟んで前記第２の導電性パッドに重畳し、前記第６の導電性パッドが第３のバンプを挟んで前記第３の導電性パッドに重畳するように接合する工程を具備し、
前記第２の導電性パッドは、前記第１の導電性パッドよりも前記第１の基板の幾何学中心から近く、
前記第３の導電性パッドは、前記第１の導電性パッドよりも前記第１の基板の幾何学中心から近く且つ前記第２の導電性パッドよりも前記第１の基板の幾何学中心から遠く、
前記第１のバンプは、前記第１の導電性パッドと前記第４の導電性パッドとの間の第１の間隔に応じた第１の高さを有するように前記第１の導電性パッドと前記第４の導電性パッドとの間を電気的に接続し、
前記第２のバンプは、前記第１の間隔と異なる値である前記第２の導電性パッドと前記第５の導電性パッドとの間の第２の間隔に応じた第２の高さを有するように前記第２の導電性パッドと前記第５の導電性パッドとの間を電気的に接続し、
前記第３のバンプは、前記第１の間隔と前記第２の間隔との間の値である第３の導電性パッドと前記第６の導電性パッドとの間の第３の間隔に応じた第３の高さを有するように前記第３の導電性パッドと前記第６の導電性パッドとの間を電気的に接続する、半導体装置の製造方法。
【請求項５】
前記接合する工程の前に、前記第１の導電性パッド上に前記第１のバンプを形成し、前記第２の導電性パッド上に前記第２のバンプを形成し、前記第３の導電性パッド上に前記第３のバンプを形成する工程をさらに具備する、請求項４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
実施形態の発明は、半導体装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、通信技術や情報処理技術の発達に伴い、半導体装置の小型化および高速化の要求がある。これに対応するため、半導体装置において、複数の半導体チップを積層させた３次元実装により、部品間の配線の長さを短くして動作周波数の増大に対応させ、かつ実装面積効率を高めることを目的とした半導体パッケージの開発が進められている。
【０００３】
３次元実装構造の半導体装置の製造では、実装基板または半導体チップ上にはんだボール等のバンプを介して半導体チップを接合するフリップチップボンディングを行い、アンダーフィル樹脂により実装基板または半導体チップと他の半導体チップとの間を封止する。
【０００４】
３次元実装構造の半導体装置では、小型化・薄型化のために半導体チップが非常に薄く、変形しやすい。このため、半導体チップの反りが発生しやすい。半導体チップの反りが発生すると、実装基板または半導体チップと他の半導体チップとの間で接続されないバンプが発生して接続不良が生じる場合がある。このように、３次元実装構造の半導体装置では、半導体チップの反りにより信頼性が低下するといった問題があった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許第８７０３６００号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００６】
実施形態の発明が解決しようとする課題は、半導体装置の信頼性の低下を抑制することである。
【課題を解決するための手段】
【０００７】
実施形態の半導体装置は、第１ないし第３の導電性パッドと、第１の導電性パッドの少なくとも一部を露出し且つ露出された第１の導電性パッドの露出面積が第１の面積を有する第１の開口部と第２の導電性パッドの少なくとも一部を露出し且つ露出された第２の導電性パッドの露出面積が第１の面積よりも狭い面積である第２の面積を有する第２の開口部と第３の導電性パッドの少なくとも一部を露出し且つ露出された第３の導電性パッドの露出面積が第１の面積と第２の面積との間の面積である第３の面積を有する第３の開口部とを有する絶縁層と、を備える第１の基板と、第１の基板に対向するように設けられ、第１の導電性パッドに重畳する第４の面積を有する第４の導電性パッドと、第２の導電性パッドに重畳し第４の面積よりも狭い面積である第５の面積を有する第５の導電性パッドと、第３の導電性パッドに重畳し第４の面積と第５の面積との間の面積である第６の面積を有する第６の導電性パッドと、を備える第２の基板と、第１の導電性パッドと第４の導電性パッドとの間を電気的に接続する第１のバンプと、第２の導電性パッドと第５の導電性パッドとの間を電気的に接続する第２のバンプと、第３の導電性パッドと第６の導電性パッドとの間を電気的に接続する第３のバンプと、を具備する。第２の導電性パッドは、第１の導電性パッドよりも第１の基板の幾何学中心から近い。第３の導電性パッドは、第１の導電性パッドよりも第１の基板の幾何学中心から近く且つ第２の導電性パッドよりも第１の基板の幾何学中心から遠い。
【図面の簡単な説明】
【０００８】
【図１】半導体装置の製造方法例を説明するための断面模式図である。
【図２】接合工程後の半導体装置の構造例を示す断面模式図である。
【図３】半導体装置の他の構造例を示す断面模式図である。
【図４】半導体装置の他の構造例を示す断面模式図である。
【図５】半導体装置の構造例を示す平面模式図である。
【図６】半導体装置の構造例を示す断面模式図である。
【図７】配線基板とチップ積層体との間の接続部の一部の構造例を示す断面模式図である。
【発明を実施するための形態】
【０００９】
以下、実施形態について、図面を参照して説明する。なお、図面は模式的なものであり、例えば厚さと平面寸法との関係、各層の厚さの比率等は現実のものとは異なる場合がある。また、実施形態において、実質的に同一の構成要素には同一の符号を付し説明を省略する。
【００１０】
図１は、半導体装置の製造方法例を説明するための断面模式図である。半導体装置の製造方法例は、導電性パッド１１ａないし１１ｃと絶縁層１２とを備える基板１と、導電性パッド２１ａないし２１ｃを備える基板２と、を導電性パッド２１ａがバンプ３１ａを挟んで導電性パッド１１ａに重畳し、導電性パッド２１ｂがバンプ３１ｂを挟んで導電性パッド１１ｂに重畳し、導電性パッド２１ｃがバンプ３１ｃを挟んで導電性パッド１１ｃに重畳するように接合する工程を具備する。なお、導電性パッドおよびバンプの数は、図１に示す数に限定されない。
【００１１】
基板１は、例えば矩形の平面形状を有する。基板１としては、例えば配線基板が用いられる。配線基板は半導体素子を搭載することが可能で且つ配線網を有していればよい。配線基板は、例えばシリコン基板等の半導体基板、ガラス基板、樹脂基板、または金属基板等を有していてもよい。
【００１２】
導電性パッド１１ｂは、導電性パッド１１ａよりも基板１の幾何学中心（以降中心と表現する）から近い。基板１の中心とは例えば基板１の平面形状の中心である。また、導電性パッド１１ｃは、図１に示すように導電性パッド１１ａよりも基板１の中心から近く且つ導電性パッド１１ｂよりも基板１の中心から遠い。導電性パッド１１ａないし１１ｃとしては、例えばアルミニウム、銅、チタン、窒化チタン、クロム、ニッケル、金、またはパラジウム等の単層または積層を用いることができる。
【００１３】
絶縁層１２は、導電性パッド１１ａの少なくとも一部を露出する開口部１２ａと、導電性パッド１１ｂの少なくとも一部を露出する開口部１２ｂと、導電性パッド１１ｃの少なくとも一部を露出する開口部１２ｃと、を有する。絶縁層１２としては、例えばソルダーレジスト等の絶縁材料が用いられる。これに限定されず、絶縁層１２としては、例えば酸化シリコン層、窒化シリコン層等を用いることができる。また、酸化シリコン層、窒化シリコン層等に加え、絶縁層として有機樹脂層を設けてもよい。開口部１２ａないし開口部１２ｃは、例えば絶縁層１２の一部をエッチングすることにより形成される。
【００１４】
基板１と基板２とを接合する工程の前に基板１上にバンプ３１ａないしバンプ３１ｃを形成する工程を行ってもよい。バンプ３１ａは、導電性パッド１１ａ上に設けられている。バンプ３１ｂは、導電性パッド１１ｂ上に設けられている。バンプ３１ｃは、導電性パッド１１ｃ上に設けられている。これに限定されず、バンプ３１ａないしバンプ３１ｃが基板２に形成されていてもよい。この場合、バンプ３１ａが導電性パッド２１ａ上（図１における基板２の下面側）に設けられ、バンプ３１ｂが導電性パッド２１ｂ上（図１における基板２の下面側）に設けられ、バンプ３１ｃが導電性パッド２１ｃ上（図１における基板２の下面側）に設けられる。
【００１５】
バンプ３１ａないし３１ｃとしては、例えばはんだボール等のはんだバンプが用いられる。はんだバンプとしては、例えば錫−銀系、錫−銀−銅系の鉛フリーはんだのバンプを用いることができる。
【００１６】
基板２は、例えば矩形の平面形状を有する。基板２としては、例えば半導体チップ等が用いられる。また、基板２として複数の半導体チップの積層体や当該チップ積層体を有する半導体パッケージが用いられてもよい。基板２は、例えばシリコン基板等の半導体基板を有する。
【００１７】
導電性パッド２１ａないし２１ｃのそれぞれの少なくとも一部は基板２において露出する。導電性パッド２１ｂは、図１に示すように導電性パッド２１ａよりも基板２の中心から近い。基板２の中心とは、例えば基板２の平面形状の中心である。また、導電性パッド２１ｃは、図１に示すように導電性パッド２１ａよりも基板２の中心から近く且つ導電性パッド２１ｂよりも基板２の中心から遠い。導電性パッド２１ａないし２１ｃとしては、例えばアルミニウム、銅、チタン、窒化チタン、クロム、ニッケル、金、またはパラジウム等の単層または積層を用いることができる。
【００１８】
基板２は、導電性パッド２１ａないし２１ｃの形成面が導電性パッド１１ａないし１１ｃの形成面に向かい合うように基板１に対向して接合される。図１に示す基板２は、基板１側の面の反対側の面が凸になるように反っている。基板２として用いられる半導体チップは、非常に薄いため、接合工程の前または後の工程において反る場合がある。このとき、仮にバンプ３１ａないしバンプ３１ｃの高さが互いに同じであると、導電性パッド２１ａないし２１ｃのうち、基板１と基板２との間隔が広い領域に位置する導電性パッドがバンプに接続されない接続不良が生じる場合がある。
【００１９】
上記接続不良を抑制するために、例えば基板１と基板２との間隔が異なる領域毎に異なるサイズのバンプを形成することが考えられる。しかしながら、複数の異なるサイズのバンプを形成することは製造工程上困難である。
【００２０】
本実施形態の半導体装置の製造方法では、基板１と基板２との間隔が異なる領域毎に絶縁層１２の開口部において露出された導電性パッドの露出面積を異ならせる。図１に示すように、例えば開口部１２ａにおいて露出された導電性パッド１１ａの露出面積は、面積Ｓ１を有する。開口部１２ｂにおいて露出された導電性パッド１１ｂの露出面積は、面積Ｓ１と異なる値である面積Ｓ２を有する。開口部１２ｃにおいて露出された導電性パッド１１ｃの露出面積は、面積Ｓ１と面積Ｓ２との間の値である面積Ｓ３を有する。図１では一例として、面積Ｓ２が面積Ｓ１よりも小さい値であり、面積Ｓ３が面積Ｓ１よりも小さく面積Ｓ２よりも大きい値であるが、これに限定されず、面積Ｓ２が面積Ｓ１よりも大きく、面積Ｓ３が面積Ｓ１よりも大きく面積Ｓ２よりも小さい値であってもよい。
【００２１】
絶縁層１２の開口部１２ａないし１２ｃにおいて露出された導電性パッド１１ａないし１１ｃの露出面積が互いに異なる場合、導電性パッド１１ａないし１１ｃとバンプ３１ａないし３１ｃとのそれぞれの接触面積も異なる。このため、表面張力の差に応じてバンプの高さが変化する。例えば、バンプ３１ａは、面積Ｓ１に応じた高さを有する。バンプ３１ｂは、面積Ｓ２に応じた高さを有する。バンプ３１ｃは、面積Ｓ３に応じた高さを有する。図１において、バンプ３１ｂは、バンプ３１ａよりも高く、バンプ３１ｃは、バンプ３１ａよりも高くバンプ３１ｂよりも低いが、これに限定されない。
【００２２】
このように、絶縁層１２の開口部１２ａないし１２ｃにおいて露出された導電性パッド１１ａないし１１ｃの露出面積を異ならせることにより、仮にバンプ３１ａないし３１ｃの体積が互いに同じであってもバンプ３１ａないし３１ｃの高さを互いに異ならせることができる。また、開口部１２ａないし１２ｃにおいて露出された導電性パッド１１ａないし１１ｃの露出面積は、例えば絶縁層１２の一部をエッチングして開口部１２ａないし１２ｃ等を形成するためのマスクパターンを変えることにより異ならせることができる。よって、製造工程を増加することなく、高さが異なる複数のバンプを容易に形成することができる。なお、基板１が例えば配線基板の場合、半導体チップである基板２よりも反りにくいため、バンプ３１ａないし３１ｃを基板１上に形成することによりバンプ３１ａないし３１ｃの位置ずれを抑制することができる。
【００２３】
図２は、接合工程後の半導体装置の構造例を示す断面模式図である。前述のとおりバンプ３１ａないし３１ｃの高さは、基板１と基板２との間隔に応じて異なる。接合工程において、バンプ３１ａは、図２に示すように導電性パッド１１ａと導電性パッド２１ａとの間の間隔Ｌ１に応じた高さを有するように導電性パッド１１ａと導電性パッド２１ａとの間を電気的に接続する。また、バンプ３１ｂは、導電性パッド１１ｂと導電性パッド２１ｂとの間の間隔Ｌ２に応じた高さを有するように導電性パッド１１ｂと導電性パッド２１ｂとの間を電気的に接続する。さらに、バンプ３１ｃは、導電性パッド１１ｃと導電性パッド２１ｃとの間の間隔Ｌ３に応じた高さを有するように導電性パッド１１ｃと導電性パッド２１ｃとの間を電気的に接続する。図２において、間隔Ｌ２は、間隔Ｌ１よりも広く、間隔Ｌ３は、間隔Ｌ１よりも広く間隔Ｌ２よりも狭いが、これに限定されない。
【００２４】
接合工程の後に基板１と基板２との間にアンダーフィル樹脂等の封止樹脂層４を形成することにより基板１と基板２との間の領域を封止する。以上の工程により、半導体装置が製造される。
【００２５】
本実施形態の半導体装置の製造方法例では、基板１と基板２との間の間隔が異なる領域毎に高さが異なる複数のバンプを用いて基板１と基板２とを接合する。これにより、接合工程の前または後の工程において基板２が反る場合であっても基板１と基板２との間の接続不良を抑制することができる。よって、半導体装置の信頼性が向上する。
【００２６】
半導体装置の構造例は、図２に示す構造例に限定されない。図３は半導体装置の他の構造例を示す断面模式図である。図３に示す半導体装置では、図２に示す半導体装置と比較して、基板２において露出された導電性パッド２１ａないし導電性パッド２１ｃのそれぞれが基板１と基板２との間隔に応じて互いに異なる露出面積を有する構成が異なる。
【００２７】
図３に示す半導体装置では、基板２において露出された導電性パッド２１ａの露出面積が第１の面積を有し、基板２において露出された導電性パッド２１ｂの露出面積が第１の面積と異なる値である第２の面積を有し、基板２において露出された導電性パッド２１ｃの露出面積が第１の面積と第２の面積との間の値である第３の面積を有する。導電性パッド２１ａないし２１ｃの露出面積の大小関係は、導電性パッド１１ａないし１１ｃの露出面積の大小に対応して設計される。図３に示す半導体装置では、導電性パッド２１ｂの露出面積が導電性パッド２１ａの露出面積よりも小さい値であり、導電性パッド２１ｃの露出面積が導電性パッド２１ａの露出面積よりも小さく導電性パッド２１ｂの露出面積よりも大きい値である。これに限定されず、導電性パッド２１ｂの露出面積が導電性パッド２１ａの露出面積よりも大きい値であり、導電性パッド２１ｃの露出面積が導電性パッド２１ａの露出面積よりも大きく導電性パッド２１ｂの露出面積よりも小さい値であってもよい。
【００２８】
図３に示すように、絶縁層１２の開口部１２ａないし１２ｃに加え、導電性パッド２１ａないし２１ｃの露出面積を基板１と基板２との間の間隔に応じて異ならせることにより、バンプをさらに高くすることができる。これにより、基板１と基板２との間の接続不良をさらに抑制することができる。よって、半導体装置の信頼性が向上する。
【００２９】
図４は、半導体装置の他の構造例を示す断面模式図である。図４に示す半導体装置では、図２に示す半導体装置と比較して基板２が基板１側の面が凸になるように反っている構成が異なる。図４に示す半導体装置では、面積Ｓ２が面積Ｓ１よりも大きく、面積Ｓ３が面積Ｓ１よりも大きく面積Ｓ２よりも小さい。
【００３０】
バンプ３１ａは、導電性パッド１１ａと導電性パッド２１ａとの間の間隔Ｌ１に応じた高さを有するように導電性パッド１１ａと導電性パッド２１ａとの間を電気的に接続する。また、バンプ３１ｂは、導電性パッド１１ｂと導電性パッド２１ｂとの間の間隔Ｌ２に応じた高さを有するように導電性パッド１１ｂと導電性パッド２１ｂとの間を電気的に接続する。さらに、バンプ３１ｃは、導電性パッド１１ｃと導電性パッド２１ｃとの間の間隔Ｌ３に応じた高さを有するように導電性パッド１１ｃと導電性パッド２１ｃとの間を電気的に接続する。
【００３１】
図４において、間隔Ｌ２は、間隔Ｌ１よりも短く、間隔Ｌ３は、間隔Ｌ１よりも短く間隔Ｌ２よりも長い。なお、図２および図４に限定されず、基板２は例えば波状に湾曲する場合がある。この場合であっても基板１と基板２との間の間隔に応じて絶縁層１２の開口部において露出された導電性パッドの露出面積を異ならせて互いに異なる高さの複数のバンプを形成することにより、基板１と基板２との間の接続不良を抑制することができる。よって、半導体装置の信頼性が向上する。
【００３２】
（第２の実施形態）
図５および図６は、ＴＳＶ（Ｔｈｒｏｕｇｈ  Ｓｉｌｉｃｏｎ  Ｖｉａ）等の貫通電極を有する半導体チップが積層された半導体装置の構造例を示す図である。図５は、上面図であり、図６は、図５における線分Ａ−Ｂの断面図である。なお、図５において、便宜のため一部の構成要素を図示していない。なお、第１の実施形態の構成要素と共通する部分については第１の実施形態の説明を適宜援用することができる。
【００３３】
図５および図６に示す半導体装置１００は、互いに対向する第１の面および第２の面を有する配線基板１０１と、配線基板１０１の第１の面に搭載されたチップ積層体１０２と、配線基板１０１とチップ積層体１０２との間を封止する封止樹脂層１０３と、チップ積層体１０２を覆うように設けられた封止樹脂層１０４と、配線基板１０１の第２の面に設けられた外部接続端子１０５と、を具備する。
【００３４】
配線基板１０１は、第１の実施形態における基板１に相当する。配線基板１０１は、複数の接続パッド１１１と、接続パッド１１１の少なくとも一部を露出する絶縁層１１２とを有する。なお、接続パッド１１１は、第１の実施形態における導電性パッド１１ａないし導電性パッド１１ｃのいずれかに相当し、絶縁層１１２は、第１の実施形態における絶縁層１２に相当する。また、配線基板１０１の第１の面は、図６における配線基板１０１の上面に相当し、第２の面は、図６における配線基板１０１の下面に相当する。
【００３５】
チップ積層体１０２は、第１の実施形態における基板２に相当する。チップ積層体１０２は、配線基板１０１の複数の接続パッド１１１を介して配線基板１０１に電気的に接続される。チップ積層体１０２は、複数の半導体チップ１２１と半導体チップ１２６とを有する。複数の半導体チップ１２１の間には、絶縁性接着層１２２が設けられる。絶縁性接着層１２２は、複数の半導体チップ１２１の間を封止する。なお、半導体チップ１２１の積層数は、図６に示す積層数に限定されない。また、半導体チップ１２１の平面形状を正方形としているが、これに限定されない。
【００３６】
絶縁性接着層１２２は、複数の半導体チップ１２１の間を封止する封止材としての機能を有する。絶縁性接着層１２２としては、例えばＮＣＦ（Ｎｏｎ−Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ：ＮＣＦ）等の接着機能と封止機能を併せ持つ熱硬化性の絶縁性接着材料を用いることができる。絶縁性接着材料は、例えばエポキシ系樹脂を含む。
【００３７】
複数の半導体チップ１２１は、半導体チップ１２１を貫通する複数の貫通電極１２３、および絶縁性接着層１２２を貫通する複数のバンプ１２４を介して互いに電気的に接続される。例えば、複数の半導体チップ１２１に設けられた導電性パッドを貫通電極１２３およびバンプ１２４により電気的に接続することにより、複数の半導体チップ１２１を互いに電気的に接続することができる。なお、配線基板１０１側をチップ積層体１０２の上面としたとき、最下段の半導体チップ１２１に貫通電極を設けなくてもよい。
【００３８】
半導体チップ１２１としては、例えばメモリチップ等を用いることができる。メモリチップとしては、例えばＮＡＮＤ型フラッシュメモリ等の記憶素子を用いることができる。なお、メモリチップにデコーダ等の回路が設けられていてもよい。
【００３９】
半導体チップ１２６は、配線基板１０１側をチップ積層体１０２の上面としたとき、最上段の半導体チップ１２１上に設けられた再配線層１２５を介して半導体チップ１２１に電気的に接続される。再配線層１２５は、平坦化層としての機能を有していてもよい。再配線層１２５上に設けられた接続パッド１２７およびバンプ１２８を介してチップ積層体１０２が配線基板１０１に電気的に接続される。バンプ１２８は、図１に示すバンプ３１ａないしバンプ３１ｃのいずれかに相当する。
【００４０】
半導体チップ１２６としては、例えばインターフェースチップやコントローラチップを用いることができる。例えば、半導体チップ１２１がメモリチップの場合、半導体チップ１２６にコントローラチップを用い、コントローラチップによりメモリチップに対する書き込みおよび読み出しを制御することができる。なお、半導体チップ１２６は、半導体チップ１２１よりも小さいことが好ましい。
【００４１】
チップ積層体１０２は、例えば以下のように形成される。まず一つの半導体チップ１２１に対し、バンプ層および絶縁性接着層１２２が形成された別の半導体チップ１２１をマウンタ等を用いて積層し、最後に表面に再配線層が形成された半導体チップ１２１を貼り合わせる。さらに、熱処理を行い、バンプ層の少なくとも一部または絶縁性接着層１２２を溶融し、その後冷却することにより、絶縁性接着層１２２を硬化させつつ、絶縁性接着層１２２を貫通して半導体チップ１２１間を電気的に接続するバンプ１２４を形成する。
【００４２】
その後、再配線層１２５上に半導体チップ１２６を搭載し、接続パッド１２７および複数のバンプ１２８を形成することによりチップ積層体１０２が形成される。
【００４３】
チップ積層体１０２は、例えば、反転させて再配線層１２５が内側に位置するようにマウンタ等を用いて配線基板１０１に搭載される。このとき、チップ積層体１０２の積層順はチップ積層体１０２の形成時と逆になる。配線基板１０１とチップ積層体１０２との接合は例えばパルスヒート法等を用いて行われる。これに限定されず、配線基板１０１とチップ積層体１０２とを仮接着した後、リフローによりバンプ１２８を用いて本接着を行うことによりチップ積層体１０２を搭載してもよい。
【００４４】
封止樹脂層１０３としては、例えばアンダーフィル樹脂等を用いることができる。なお、必ずしも封止樹脂層１０３を設けなくてもよい。例えば、ニードル等を用いたディスペンサによりアンダーフィル樹脂を充填することにより、封止樹脂層１０３を形成することができる。
【００４５】
封止樹脂層１０４としては、ＳｉＯ２等の無機充填材を含有し、例えば無機充填材を絶縁性の有機樹脂材料等と混合した樹脂材料を用いることができる。無機充填材は、全体の８０質量％〜９５質量％含有され、封止樹脂層１０４の粘度や硬度等を調整する機能を有する。有機樹脂材料としては、例えばエポキシ樹脂を用いることができる。
【００４６】
外部接続端子１０５は、例えば、配線基板１０１の第２の面上にフラックスを塗布後、はんだボールを搭載し、リフロー炉に入れてはんだボールを溶融させ、配線基板１０１が有する接続パッドと接合させる。その後、溶剤や純水洗浄によりフラックスを除去することにより形成される。これに限定されず、例えばバンプを形成することにより外部接続端子１０５を形成してもよい。なお、外部接続端子１０５の数は、図５に示す数に限定されない。
【００４７】
図７は、配線基板１０１とチップ積層体１０２との間の接続部の一部の構造例を示す断面模式図である。図７では、接続パッド１１１と、接続パッド１１１の少なくとも一部を露出する開口部を有する絶縁層１１２と、貫通電極１２３と、貫通電極１２３上に設けられた導電層１２９と、導電層１２９の少なくとも一部を露出する開口部を有する絶縁層１３１と、絶縁層１３１の開口部において導電層１２９に電気的に接続された再配線層１２５と、再配線層１２５の少なくとも一部を露出する開口部を有する絶縁層１３２と、絶縁層１３２の開口部において再配線層１２５に電気的に接続された接続パッド１２７と、接続パッド１１１と接続パッド１２７との間を電気的に接続するバンプ１２８と、配線基板１０１とチップ積層体１０２との間に充填された封止樹脂層１０３を図示している。
【００４８】
接続パッド１１１としては、例えば導電性パッド１１ａないし１１ｃに適用可能な材料を用いることができる。図７に示す接続パッド１１１は、銅を含む導電層１１１ａと、ニッケルを含む導電層１１１ｂと、金を含む導電層１１１ｃを有する。上記構成によりバンプ１２８に含まれる元素の拡散等を抑制することができる。また、銅を用いることにより製造コストを低減することができる。また、絶縁層１１２としては、例えば絶縁層１２に適用可能な材料を用いることができる。
【００４９】
貫通電極１２３としては、例えばニッケル、銅、銀、金等の単体または合金を用いることができる。導電層１２９としては、例えばアルミニウム、銅、チタン、窒化チタン、クロム、ニッケル、金、またはパラジウム等の単層または積層を用いることができる。接続パッド１２７は、例えば導電性パッド２１ａないし２１ｃのいずれかに相当する。接続パッド１２７としては、例えば導電性パッド２１ａないし２１ｃに適用可能な材料を用いることができる。
【００５０】
絶縁層１３１および絶縁層１３２としては、例えば酸化シリコン、窒化シリコン、エポキシ樹脂、シリコーン樹脂、エポキシ／シリコーン混合樹脂、アクリル樹脂、ポリイミド樹脂、ポリアミド樹脂、またはフェノール樹脂等を用いることができる。例えば、絶縁層１３１は、窒化シリコン層と樹脂材料層との積層構造を有していてもよい。また、絶縁層１３２は、樹脂材料層を有していてもよい。
【００５１】
本実施形態の半導体装置では、第１の実施形態と同様に絶縁層１１２の開口部において露出された接続パッド１１１の露出面積を配線基板１０１とチップ積層体１０２との間隔に応じて異ならせることにより、バンプ１２８の高さを異ならせている。これにより、チップ積層体１０２における半導体チップが反る場合であっても配線基板１０１とチップ積層体１０２との接続不良を抑制することができる。よって、半導体装置の信頼性が向上する。
【００５２】
なお、各実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施し得るものであり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５３】
１…基板、２…基板、４…封止樹脂層、１１ａ，１１ｂ，１１ｃ…導電性パッド、１２…絶縁層、１２ａ，１２ｂ，１２ｃ…開口部、２１ａ，２１ｂ，２１ｃ…導電性パッド、３１ａ，３１ｂ，３１ｃ…バンプ、１００…半導体装置、１０１…配線基板、１０２…チップ積層体、１０３…封止樹脂層、１０４…封止樹脂層、１０５…外部接続端子、１１１…接続パッド、１１１ａ，１１１ｂ，１１１ｃ…導電層、１１２…絶縁層、１２１…半導体チップ、１２２…絶縁性接着層、１２３…貫通電極、１２４…バンプ、１２５…再配線層、１２６…半導体チップ、１２７…接続パッド、１２８…バンプ、１２９…導電層、１３１…絶縁層、１３２…絶縁層。
【図１】
0006486855.tif 000002
【図２】
0006486855.tif 000003
【図３】
0006486855.tif 000004
【図４】
0006486855.tif 000005
【図５】
0006486855.tif 000006
【図６】
0006486855.tif 000007
【図７】
0006486855.tif 000008