(57)【特許請求の範囲】
【請求項１】
第１導電型の第１半導体層と、
前記第１半導体層の上に接して形成されて光が生成される活性層と、
前記活性層の上に接して形成された第２導電型の第２半導体層と、
積層方向に前記第１半導体層および前記第２半導体層の間で、前記第１半導体層および前記第２半導体層の平面に平行な方向で前記活性層を挟む状態に配置された第３半導体層および第４半導体層と、
前記第１半導体層に電気的に接続して形成された第１電極と、
前記第２半導体層に電気的に接続して形成された第２電極と
を備え、
前記第１半導体層および前記第２半導体層は、前記活性層より平面視で広い面積に形成され、
前記第１電極および前記第２電極は、平面視で前記活性層の配置領域以外に配置され、
前記第１半導体層と前記活性層と前記第２半導体層との積層構造の厚さは、５００ｎｍより小さくされている
ことを特徴とする半導体光デバイス。
【請求項２】
請求項１記載の半導体光デバイスにおいて、
前記第１電極は、前記第３半導体層に接して形成されていることを特徴とする半導体光デバイス。
【請求項３】
請求項１または２記載の半導体光デバイスにおいて、
前記第３半導体層および前記第４半導体層は、
前記第１半導体層の側に配置されて第２導電型とされた第２導電型第３半導体層，第２導電型第４半導体層と、
前記第２半導体層の側に配置されて第１導電型とされた第１導電型第３半導体層，第１導電型第４半導体層と
から構成されていることを特徴とする半導体光デバイス。
【請求項４】
請求項１〜３のいずれか１項に記載の半導体光デバイスにおいて、
基板の上に形成された支持層を備え、
前記支持層の上に前記第１半導体層が形成され、
前記活性層が形成されている領域の前記第１半導体層下の前記支持層には空間が形成されている
ことを特徴とする半導体光デバイス。
【請求項５】
請求項１〜４のいずれか１項に記載の半導体光デバイスにおいて、
前記第２半導体層の上に形成されたコンタクト層を備え、
前記第２電極は前記コンタクト層を介して前記第２半導体層に電気的に接続し、
前記第１半導体層はｎ型とされ、
前記第２半導体層はｐ型とされている
ことを特徴とする半導体光デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、埋め込みヘテロ構造の半導体光デバイスに関する。
【背景技術】
【０００２】
近年、データセンタ内などの通信容量増大に伴い、近距離光通信用光デバイスの低消費電力化が求められている。この要望に応えるために、複数の薄い半導体層を積層した積層構造内に埋め込みヘテロ構造を形成した光デバイスが開発されている（非特許文献１〜５参照）。埋め込みヘテロ構造とは、屈折率およびバンドギャップの大きい半導体（活性層）を、活性層よりも屈折率およびバンドギャップの小さい半導体により上下左右方向に挟み込む構造である。この構造により、半導体デバイスの各種性能に大きく寄与する活性層への光閉じ込め係数を向上させることが可能となる。
【０００３】
こうした薄膜構造内に埋め込みヘテロ構造を有するデバイスでは、典型的に厚さ２５０ｎｍ〜５００ｎｍ程度の半導体多層構造が用いられ、半導体活性層の体積を小さくすることで消費電力を低く抑える工夫が成されている点に特徴がある。また活性層には、キャリア結合効率に優れた多重量子井戸（ＭＱＷ）構造が採用されている。
【０００４】
このような構成としたデバイスでは、屈折率の異なる層（クラッド）をコアとなる領域により近づけることで、より強く光閉じ込めをするために半導体構造を薄くしている。
【０００５】
例えば、図１３に示すような、素子構成を考える。この素子は、酸化シリコンからなる下部クラッド層１００１の上に、ノンドープのＩｎＰからなる半導体層１００２を備え、半導体層１００２の上に活性層１００３を備え、活性層１００３は、ノンドープのＩｎＰからなる半導体層１００４で囲われ、この上にノンドープのＩｎＰからなる半導体層１００５を備える。また、半導体層１００５の上には、酸化シリコンからなる上部クラッド層１００６を備える。活性層１００３は、例えば多重量子井戸構造とされ、厚さ１００ｎｍ程度とされている。なお、半導体層１００４も、活性層１００３と同じ厚さとなる。
【０００６】
上記素子構造において、半導体層１００２および半導体層１００５の厚さを変化させ、半導体層１００２，半導体層１００４，半導体層１００５による積層構造全体の厚さを変化させ、活性層１００３への光閉じ込め係数の変化を計算すると、図１４に示すようになる。図１４に示すように、活性層１００３への光閉じ込め係数は、積層構造の厚さが１５０ｎｍ程度で最大となり、膜厚３０００〜４０００ｎｍの一般的なレーザの光閉じ込めと比べて３倍程度高い。また、積層構造の厚さが大きくなるにつれて光閉じ込め係数の厚さ依存性は小さくなる。光閉じ込め係数の観点からは、積層構造全体の厚さを概ね５００ｎｍ程度以下に抑えることが効果的であることがわかる。
【０００７】
また、図１３を用いて説明した素子構造において、実効屈折率の積層構造全体厚依存性を計算すると、図１５に示すようになる。図１５において、実線は０次モードの実効屈折率変化を示し、破線は、高次モードの実効屈折率変化を示す。図１５に示すように、積層構造全体の厚さが３００ｎｍを越えると高次モードが伝播するようになり、シングルモードではなくなることがわかる。
【０００８】
また、図１４を用いて説明した素子構造の活性層１００３を除き、半導体層１００２，半導体層１００４，半導体層１００５による単純な積層構造が、下部クラッド層１００１および上部クラッド層１００６に挾まれた素子構造を考える。この素子構造において、実効屈折率の積層構造全体厚依存性を計算すると、図１６に示すようになる。図１６において、実線は０次モードの実効屈折率変化を示し、破線は、高次モードの実効屈折率変化を示す。図１６に示すように、この場合においても、積層構造全体の厚さが３００ｎｍを越えると高次モードが伝播する状態となり、シングルモードではなくなる。これらのことより、例えば、シングルモードで動作するレーザとすることを目的とした場合、レーザを構成する半導体による積層構造の部分は、厚さを３００ｎｍ程度に抑える必要がある。
【０００９】
上述したように半導体を薄くした構成において、デバイスへの電界印加、電流注入を行うためには、活性層上下の半導体層をｐ型およびｎ型とする一般的な縦型ｐｉｎ構造ではなく、活性層左右の半導体層をｐ型、ｎ型とする横型ｐｉｎ構造が採用されている。縦型構造では、活性層の上部に電流注入のための電極が配置されることになるが、半導体層を薄くすると、電極と活性層との距離が短くなり、活性層を導波させようとする光が電極の影響を受けるようになる。これに対し、横型ｐｉｎ構造とすることで、電極を活性層の上部からずらして配置することが可能となり、上述した問題が解消できるようになる。
【００１０】
ところで、半導体光デバイスを低消費電力で駆動するための重要な指標のひとつに、内部量子効率が挙げられる。内部量子効率とは、電流注入により半導体内部に発生したキャリアのうち、活性層における発光に寄与したキャリアの割合を表す無次元数である。図１７に示すように、内部量子効率の増加に対し、半導体レーザの光出力（ａ）は比例して増加し、しきい値電流（ｂ）は反比例して減少する。
【００１１】
内部量子効率が１を下回る要因は、大きく２通り考えられる。第１に、非発光再結合による熱的な緩和過程の寄与によるものである。半導体の温度が上昇すると、非発光再結合の割合が増加するため、内部量子効率は低下する。第２に、半導体構造に電流リークパスが存在するなどし、これらにより活性層以外の箇所でキャリア再結合が起こることに起因するものである。電流リークがあれば、活性層への電流注入効率（以下、単に注入効率）が低下し、結果的に内部量子効率は低下する。
【００１２】
図１８に示すように、内部量子効率が高いレーザ（ａ）は低いレーザ（ｂ）に比べ、１）低いしきい値電流で発振し、２）単位注入電流あたりの光出力増加割合が大きく、３）高注入電流時の温度上昇が小さいため出力低下が起こりにくい、という特長がある。
【００１３】
ここで、横型ｐｉｎ構造を有する半導体光デバイスにおける注入効率について検討する。横型ｐｉｎ構造を有する半導体光デバイスは、図１９に示すように、基板１１０１の上に、ノンドープの半導体層１１０２を備え、この上に活性層１１０３が形成され、活性層１１０３を挾んでｎ型半導体層１１０４，ｐ型半導体層１１０５が形成されている。また、活性層１１０３の上には、ノンドープの半導体層１１０６が形成されている。活性層１１０３は、例えば、図２０に拡大して示すように、障壁層１１３１と井戸層１１３２とが交互に積層された量子井戸構造とされている。
【００１４】
基板１１０１は、例えば、Ｓｉ、ＳｉＯ2、ＩｎＰ、ＧａＡｓ、ＧａＮ、Ａｌ2Ｏ3、ＳｉＣなどが材料となる。また、半導体は、ＩｎＰ、ＧａＡｓ、ＧａＮなどが材料となる。この横型ｐｉｎ構造を有する半導体光デバイスにおいては、上下方向に半導体超格子が積層された活性層１１０３に対し、図中の矢視線で示すように、図の紙面上において左右方向からキャリアが注入される。
【先行技術文献】
【非特許文献】
【００１５】
【非特許文献１】S. Matsuo, T. Fujii, K. Hasebe, K. Takeda, T. Sato, and T. Kakitsuka , "Directly modulated buried heterostructure DFB laser on SiO2/Si substrate fabricated by regrowth of InP using bonded active layer", OPTICS EXPRESS, vol.22, no.10, pp.12139-12147, 2014.
【非特許文献２】T. Okamoto et al. , "Optically Pumped Membrane BH-DFB Lasers for Low-Threshold and Single-Mode Operation", IEEE JOURNAL OF SELECTED TOPICS IN QUANTUM ELECTRONICS, vol.9, no.5, pp.1361-1366, 2003.
【非特許文献３】S. Matsuo, K. Takeda, T. Sato, M. Notomi, A. Shinya, K. Nozaki, H. Taniyama, K. Hasebe, and T. Kakitsuka , "Room-temperature continuous-wave operation of lateral current injection wavelength-scale embedded active-region photonic-crystal laser", OPTICS EXPRESS, vol.20, no.4, pp.3773-3780, 2012.
【非特許文献４】S. Matsuo1, A. Shinya, T. Kakitsuka, K. Nozaki, T. Segawa, T. Sato, Y. Kawaguchi and M. Notomi, "High-speed ultracompact buried heterostructure photonic-crystal laser with 13 fJ of energy consumed per bit transmitted", NATURE PHOTONICS, vol.4, pp.648-654, 2010.
【非特許文献５】K. Hasebe, T. Sato, K. Takeda, T. Fujii, T. Kakitsuka, and S. Matsuo, "High-Speed Modulation of Lateral p-i-n Diode Structure Electro-Absorption Modulator Integrated With DFB Laser", Journal of Lightwave Technology, vol.33, no.6, pp.1235-1240, 2015.
【非特許文献６】T. Shindo et al. , "Design of Lateral-Current-Injection-Type Membrane Distributed-Feedback Lasers for On-Chip Optical Interconnections", IEEE Journal of Selected Topics in Quantum Electronics, vol.19, no.4, pp.1502009-1502009, 2013.
【発明の概要】
【発明が解決しようとする課題】
【００１６】
この横型ｐｉｎ構造を有する半導体光デバイスでは、活性層１１０３上下のノンドープの半導体層１１０２、半導体層１１０６がリークパスとなる。また、活性層１１０３における障壁層１１３１がリークパスとなる。これらリークパスの存在により、活性領域（井戸層１１３２）以外の領域でのキャリア結合が発生し、注入効率が低下する。このため、横型ｐｉｎ構造レーザにおいては、所望の内部量子効率（約８０％）が得られないという問題がある。
【００１７】
また、半導体光デバイスにおける典型的な活性層領域の形状は、厚さ１００〜３００ｎｍに対して幅６００〜１５００ｎｍ程度の横長である。従って、横型ｐｉｎ構造を採用する場合、縦型に比べて活性層内部のキャリア走行距離が長くなる。一方、半導体内部のキャリア移動度は電子とホールで大きく異なり、ＩｎＰやＧａＡｓでは１０倍以上ホールの移動度が小さい。このため、活性層内部のキャリア濃度の不均一を生じる（非特許文献６参照）。これにより、活性層内部のキャリア濃度が低い領域は十分利得媒質として機能しないか、あるいは損失の原因となるという問題もある。
【００１８】
以上に説明したように、従来では、強い光閉じ込めを得ようとすると、所望の内部量子効率が得られず、また活性層内部のキャリア濃度に不均一が生じて損失などが発生するという問題があった。
【００１９】
本発明は、以上のような問題点を解消するためになされたものであり、強い光閉じ込め構造が実現でき、所望の内部量子効率が得られ、活性層内における損失などの発生が抑制できるようすることを目的とする。
【課題を解決するための手段】
【００２０】
本発明に係る半導体光デバイスは、第１導電型の第１半導体層と、第１半導体層の上に接して形成されて光が生成される活性層と、活性層の上に接して形成された第２導電型の第２半導体層と、積層方向に第１半導体層および第２半導体層の間で、第１半導体層および第２半導体層の平面に平行な方向で活性層を挟む状態に配置された第３半導体層および第４半導体層と、第１半導体層に電気的に接続して形成された第１電極と、第２半導体層に電気的に接続して形成された第２電極とを備え、第１半導体層および第２半導体層は、活性層より平面視で広い面積に形成され、第１電極および第２電極は、平面視で活性層の配置領域以外に配置され、第１半導体層と活性層と第２半導体層との積層構造の厚さは、５００ｎｍより小さくされている。
【００２１】
上記半導体光デバイスにおいて、第１電極は、第３半導体層に接して形成されていてもよい。
【００２２】
上記半導体光デバイスにおいて、第３半導体層および第４半導体層は、第１半導体層の側に配置されて第２導電型とされた第２導電型第３半導体層，第２導電型第４半導体層と、第２半導体層の側に配置されて第１導電型とされた第１導電型第３半導体層，第１導電型第４半導体層とから構成されていてもよい。
【００２３】
上記半導体光デバイスにおいて、基板の上に形成された支持層を備え、支持層の上に第１半導体層が形成され、活性層が形成されている領域の第１半導体層下の支持層には空間が形成されているようにしてもよい。
【００２４】
上記半導体光デバイスにおいて、第２半導体層の上に形成されたコンタクト層を備え、第２電極はコンタクト層を介して第２半導体層に電気的に接続し、第１半導体層はｎ型とされ、第２半導体層はｐ型とされていればよい。
【発明の効果】
【００２５】
以上説明したように、本発明によれば、活性層を挾んで配置される第１半導体層および第２半導体層は、活性層より平面視で広い面積に形成したので、強い光閉じ込め構造が実現でき、所望の内部量子効率が得られ、活性層内における損失などの発生が抑制できるという優れた効果が得られる。
【図面の簡単な説明】
【００２６】
【図１】図１は、本発明の実施の形態１における半導体光デバイスの構成を示す断面図である。
【図２Ａ】図２Ａは、本発明の実施の形態１における半導体光デバイスの製造方法を説明するための各工程の状態を示す断面図である。
【図２Ｂ】図２Ｂは、本発明の実施の形態１における半導体光デバイスの製造方法を説明するための各工程の状態を示す断面図である。
【図２Ｃ】図２Ｃは、本発明の実施の形態１における半導体光デバイスの製造方法を説明するための各工程の状態を示す断面図である。
【図２Ｄ】図２Ｄは、本発明の実施の形態１における半導体光デバイスの製造方法を説明するための各工程の状態を示す断面図である。
【図２Ｅ】図２Ｅは、本発明の実施の形態１における半導体光デバイスの製造方法を説明するための各工程の状態を示す断面図である。
【図２Ｆ】図２Ｆは、本発明の実施の形態１における半導体光デバイスの製造方法を説明するための各工程の状態を示す断面図である。
【図２Ｇ】図２Ｇは、本発明の実施の形態１における半導体光デバイスの製造方法を説明するための各工程の状態を示す断面図である。
【図２Ｈ】図２Ｈは、本発明の実施の形態１における半導体光デバイスの製造方法を説明するための各工程の状態を示す断面図である。
【図３】図３は、本発明の実施の形態２における半導体光デバイスの構成を示す断面図である。
【図４Ａ】図４Ａは、本発明の実施の形態２における半導体光デバイスの製造方法を説明するための各工程の状態を示す断面図である。
【図４Ｂ】図４Ｂは、本発明の実施の形態２における半導体光デバイスの製造方法を説明するための各工程の状態を示す断面図である。
【図４Ｃ】図４Ｃは、本発明の実施の形態２における半導体光デバイスの製造方法を説明するための各工程の状態を示す断面図である。
【図４Ｄ】図４Ｄは、本発明の実施の形態２における半導体光デバイスの製造方法を説明するための各工程の状態を示す断面図である。
【図４Ｅ】図４Ｅは、本発明の実施の形態２における半導体光デバイスの製造方法を説明するための各工程の状態を示す断面図である。
【図４Ｆ】図４Ｆは、本発明の実施の形態２における半導体光デバイスの製造方法を説明するための各工程の状態を示す断面図である。
【図４Ｇ】図４Ｇは、本発明の実施の形態２における半導体光デバイスの製造方法を説明するための各工程の状態を示す断面図である。
【図４Ｈ】図４Ｈは、本発明の実施の形態２における半導体光デバイスの製造方法を説明するための各工程の状態を示す断面図である。
【図５】図５は、本発明の実施の形態３における半導体光デバイスの構成を示す断面図である。
【図６Ａ】図６Ａは、本発明の実施の形態３における半導体光デバイスの製造方法を説明するための各工程の状態を示す断面図である。
【図６Ｂ】図６Ｂは、本発明の実施の形態３における半導体光デバイスの製造方法を説明するための各工程の状態を示す断面図である。
【図６Ｃ】図６Ｃは、本発明の実施の形態３における半導体光デバイスの製造方法を説明するための各工程の状態を示す断面図である。
【図６Ｄ】図６Ｄは、本発明の実施の形態３における半導体光デバイスの製造方法を説明するための各工程の状態を示す断面図である。
【図６Ｅ】図６Ｅは、本発明の実施の形態３における半導体光デバイスの製造方法を説明するための各工程の状態を示す断面図である。
【図６Ｆ】図６Ｆは、本発明の実施の形態３における半導体光デバイスの製造方法を説明するための各工程の状態を示す断面図である。
【図６Ｇ】図６Ｇは、本発明の実施の形態３における半導体光デバイスの製造方法を説明するための各工程の状態を示す断面図である。
【図６Ｈ】図６Ｈは、本発明の実施の形態３における半導体光デバイスの製造方法を説明するための各工程の状態を示す断面図である。
【図７】図７は、本発明の実施の形態４における半導体光デバイスの構成を示す断面図である。
【図８Ａ】図８Ａは、温度分布計算を実施するための各条件を説明するための説明図である。
【図８Ｂ】図８Ｂは、温度分布計算を実施するための各条件を説明するための説明図である。
【図９Ａ】図９Ａは、第１電極１１１と第３半導体層１０４との間隔が２μｍとされた場合の温度分布を示す特性図である。
【図９Ｂ】図９Ｂは、第１電極７１１を第３半導体層１０４に接して形成した実施の形態４における温度分布を示す特性図である。
【図１０】図１０は、本発明の実施の形態５における半導体光デバイスの構成を示す断面図である。
【図１１】図１１は、本発明における半導体光デバイスの適応例を示す斜視図である。
【図１２】図１２は、本発明における半導体光デバイスの適応例を示す斜視図である。
【図１３】図１３は、薄膜構造内に埋め込みヘテロ構造を有するデバイスの構成例を示す断面図である。
【図１４】図１４は、図１３を用いて説明した素子構造における積層構造全体の厚さの変化と活性層１００３への光閉じ込め係数の変化との関係を示す特性図である。
【図１５】図１５は、図１３を用いて説明した素子構造における実効屈折率の積層構造全体厚依存性を示す特性図である。
【図１６】図１６は、図１３を用いて説明した素子構造より活性層１００３を除板状態における実効屈折率の積層構造全体厚依存性を示す特性図である。
【図１７】図１７は、半導体レーザの「しきい値電流」および「同一電流注入時の光出力」を、「内部量子効率」の関数としてプロットした特性図である。
【図１８】図１８は、内部量子効率が異なる２つのレーザにおける光出力の注入電流依存性を示す特性図である。
【図１９】図１９は、横型ｐｉｎ構造を有する半導体光デバイスの構成を示す断面図である。
【図２０】図２０は、図１９に示す半導体光デバイスの一部を拡大して示す断面図である。
【発明を実施するための形態】
【００２７】
以下、本発明の実施の形態について図を参照して説明する。
【００２８】
［実施の形態１］
はじめに、本発明の実施の形態１について説明する。図１は、本発明の実施の形態１における半導体光デバイスの構成を示す断面図である。この半導体光デバイスは、第１導電型の第１半導体層１０１と、第１半導体層１０１の上に接して形成されて光が生成される活性層１０２と、活性層１０２の上に接して形成された第２導電型の第２半導体層１０３とを備える。
【００２９】
また、活性層１０２を挟む状態に配置された第３半導体層１０４および第４半導体層１０５を備える。第３半導体層１０４および第４半導体層１０５は、積層方向に第１半導体層１０１および第２半導体層１０３の間に配置されている。また、第３半導体層１０４および第４半導体層１０５は、第１半導体層１０１および第２半導体層１０３の平面に平行な方向（積層方向に垂直な方向）で、活性層１０２を挾んでいる。言い換えると、第３半導体層１０４および第４半導体層１０５により、活性層１０２が埋め込まれている。第３半導体層１０４および第４半導体層１０５は、例えば、半絶縁性の半導体から構成されている。
【００３０】
また、第１半導体層１０１に電気的に接続して形成された第１電極１１１と、第２半導体層１０３に電気的に接続して形成された第２電極１１２とを備える。ここで、第１半導体層１０１および第２半導体層１０３は、活性層１０２より平面視で広い面積に形成されている。また、第１電極１１１および第２電極１１２は、平面視で活性層１０２の配置領域以外に配置されている。なお、活性層１０２で発生する光は、図１の紙面奥から手前の方向に放出（導波）される。
【００３１】
実施の形態１では、第１導電型はｎ型であり、第２導電型はｐ型としている。また、基板１０６の上に形成された半導体層１０７の所定領域にｎ型不純物を導入することで第１半導体層１０１を形成している。第１半導体層１０１は、例えば、Ｓｉをドープすることでｎ型とされたＩｎＰから構成されている。第２半導体層１０３は、例えば、Ｚｎをドープすることでｐ型とされたＩｎＰから構成されている。また、活性層１０２の両側部の第３半導体層１０４，第４半導体層１０５は、Ｆｅをドープすることで半絶縁性とされたＩｎＰから構成されている。
【００３２】
この構成において、第１半導体層１０１および第２半導体層１０３は、図１の紙面左右方向の異なる方向に延在している。第１半導体層１０１は、活性層１０２の形成領域から、図１の紙面左方向に延在している。第２半導体層１０３は、活性層１０２の形成領域から、図１の紙面右方向に延在している。第２半導体層１０３は、活性層１０２の上から第４半導体層１０５の上にかけて形成されている。
【００３３】
また、実施の形態１では、第１半導体層１０１の延在している領域で、第１電極１１１が第１半導体層１０１に接して形成されている。また、第２半導体層１０３の延在している領域で、高濃度にｐ型不純物が導入されたコンタクト層１０８が形成され、コンタクト層１０８に接して第２電極１１２が形成されている。コンタクト層１０８は、第２半導体層１０３より高濃度にｐ型不純物が導入されている。従って、基板１０６を構成する材質を問わずに電気的駆動が可能である。
【００３４】
上述した実施の形態１によれば、活性層１０２に対して積層方向から電流が注入される縦型構造となるので、活性層１０２の上下の層をリークパスとする内部量子効率の低下が抑制できるようになる。また、活性層１０２を、障壁層と井戸層とが交互に積層された量子井戸構造とした場合においても、障壁層をリークパスとする内部量子効率の低下が抑制できるようになる。また、縦型ｐｉｎ構造としているので、活性層１０２内部のキャリア濃度に不均一を生じることがない。
【００３５】
また、実施の形態１によれば、第１半導体層１０１および第２半導体層１０３は、活性層１０２より平面視で広い面積に形成し、第１電極１１１および第２電極１１２を、平面視で活性層１０２の配置領域以外に配置した。この構造により、強い光閉じ込めを実現するために第１半導体層１０１や第２半導体層１０３を薄くしても、第１電極１１１および第２電極１１２と活性層１０２との距離を十分に離すことができるようになる。例えば、実施の形態１によれば、コンタクト層１０８までの半導体による積層構造の厚さを、膜厚２５０ｎｍ〜５００ｎｍ程度とすることができ、このように薄くしても、第１電極１１１および第２電極１１２と活性層１０２との距離を十分に離すことができる。
【００３６】
このように、実施の形態１によれば、縦型ｐｉｎ構造としても強い光閉じ込め構造が実現でき、縦型ｐｉｎ構造としているので、所望の内部量子効率が得られるようになり、活性層内部のキャリア濃度の不均一が生じることがなく、損失などの発生が抑制できるようになる。また、図１３〜図１６を用いて説明したように、積層構造の厚さを５００ｎｍより小さくすることで、光閉じ込め係数を最も高くすることが可能となり、また、積層構造の厚さを３００ｎｍより小さくすれば、シングルモードとすることが可能となる。
【００３７】
次に、実施の形態１における半導体光デバイスの製造について説明する。まず、図２Ａに示すように、基板１０６の上に、半導体層１０７を形成する。例えば、ウェハ直接接合、もしくは有機金属化学気相成長（ＭＯＣＶＤ）または分子線エピタキシー（ＭＢＥ）などの結晶成長によりノンドープ半導体、または半絶縁の半導体からなる半導体層１０７を形成する。基板１０６は、例えば、Ｓｉ、ＳｉＯ2、ＳｉＣ、Ａｌ2Ｏ3、ＩｎＰ、ＧａＡｓなどから構成すればよい。また、半導体層１０７は、ＩｎＰ、ＧａＡｓ、ＧａＮなどから構成することができる。ここでは、半絶縁性のＩｎＰからなる基板１０６の上にＩｎＰを結晶成長することで、半導体層１０７を形成する。
【００３８】
次に、図２Ｂに示すように、半導体層１０７の上にマスクパターン２０１を形成し、半導体層１０７の所定領域に対してマスクパターン２０１を用いて選択的にイオン注入をすることで、第１半導体層１０１を形成する。例えば、半導体層１０７の上に酸化シリコン層を形成し、形成した酸化シリコン層を公知のフォトリソグラフィー技術およびエッチング技術によりパターニングすることで、マスクパターン２０１を形成する。このパターニングでは、第１半導体層１０１形成領域に開口が形成される状態にマスクパターン２０１を形成する。このようにしてマスクパターン２０１を形成した後、この上よりＳｉをイオン注入することで、ｎ型のＩｎＰからなる第１半導体層１０１を形成する。
【００３９】
次に、マスクパターン２０１を除去してから、図２Ｃに示すように、第１半導体層１０１を形成した半導体層１０７の上に、活性層構造２０２を形成する。例えば、ＩｎＧａＡｓＰ、ＩｎＧａＡｓ、ＩｎＧａＡｌＡｓ、ＩｎＡｌＡｓ、ＩｎＰ、ＩｎＧａＡｓ、ＧａＡｓ、ＩｎＧａＮ、ＧａＮのいずれかによるバルクの膜からなる活性層構造２０２を形成すればよい。また、これら材料の組み合わせによる量子井戸構造による活性層構造２０２を形成すればよい。これらは、有機金属気相成長法による結晶成長で形成すればよい。
【００４０】
次に、活性層構造２０２の上に、公知のフォトリソグラフィー技術およびエッチング技術によりマスクパターン２０３を形成し、よく知られたエッチング技術（選択エッチング）により活性層構造２０２をエッチングすることで、図２Ｄに示すように、活性層１０２を形成する。なお、マスクパターン２０３を形成する前に、活性層構造２０２の上部にごく薄いノンドープ半導体層、またはｐ型半導体層を成長しておいてもよい。
【００４１】
次に、図２Ｅに示すように、よく知られた再成長技術により、活性層１０２の両側部に第３半導体層１０４および第４半導体層１０５を成長させる。例えば、ＭＯＣＶＤやＭＢＥなどによって、鉄をドープした半絶縁性のＩｎＰを成長させ、第３半導体層１０４および第４半導体層１０５を形成すればよい。また、ノンドープの半導体から第３半導体層１０４および第４半導体層１０５を構成してもよい。
【００４２】
次に、マスクパターン２０３を除去した後、図２Ｆに示すように、活性層１０２，第３半導体層１０４，および第４半導体層１０５の上に、ｐ型半導体層２０４および高濃度ｐ型半導体層２０５を成長させる。例えば、ＭＯＣＶＤやＭＢＥなどによって、ＺｎをドープしたＩｎＰを成長させることで、ｐ型半導体層２０４および高濃度ｐ型半導体層２０５を形成すればよい。
【００４３】
次に、マスクパターン２０６を形成し、マスクパターン２０６を用いた選択的なエッチングにより高濃度ｐ型半導体層２０５をパターニングすることで、図２Ｇに示すように、コンタクト層１０８を形成する。次いで、更にマスクパターン２０７を形成し、マスクパターン２０６およびマスクパターン２０７を用いた選択的なエッチングによりｐ型半導体層２０４をパターニングすることで、図２Ｈに示すように、第２半導体層１０３を形成する。また、一部の第３半導体層１０４をエッチングし、一部の第１半導体層１０１を露出させる。なお、活性層１０２は、露出させないようにする。
【００４４】
以上のようにして各半導体層を形成した後、マスクパターンを除去し、各電極を形成することで、図１に示す半導体光デバイスを得る。例えば、電極形成領域に開口を有するマスクパターンを形成し、この上より電極材料となる金属を蒸着法などにより堆積する。次いで、上記マスクパターンを除去（リフトオフ）することで、第１電極１１１，第２電極１１２が形成できる。形成した第１電極１１１，第２電極１１２を用いることで、実施の形態１における半導体光デバイスの電気的駆動が可能となる。
【００４５】
［実施の形態２］
次に、本発明の実施の形態２について説明する。図３は、本発明の実施の形態２における半導体光デバイスの構成を示す断面図である。この半導体光デバイスは、第１導電型の第１半導体層３０１と、第１半導体層３０１の上に接して形成されて光が生成される活性層３０２と、活性層３０２の上に接して形成された第２導電型の第２半導体層３０３とを備える。
【００４６】
また、活性層３０２を挟む状態に配置された第３半導体層３０４および第４半導体層３０５を備える。第３半導体層３０４および第４半導体層３０５は、積層方向に第１半導体層３０１および第２半導体層３０３の間に配置されている。また、第３半導体層３０４および第４半導体層３０５は、第１半導体層３０１および第２半導体層３０３の平面に平行な方向で、活性層３０２を挾んでいる。言い換えると、第３半導体層３０４および第４半導体層３０５により、活性層３０２が埋め込まれている。第３半導体層３０４および第４半導体層３０５は、例えば、半絶縁性の半導体から構成されている。
【００４７】
また、第１半導体層３０１に電気的に接続して形成された第１電極３１１と、第２半導体層３０３に電気的に接続して形成された第２電極３１２とを備える。ここで、第１半導体層３０１および第２半導体層３０３は、活性層３０２より平面視で広い面積に形成されている。また、第１電極３１１および第２電極３１２は、平面視で活性層３０２の配置領域以外に配置されている。なお、活性層３０２で発生する光は、図３の紙面奥から手前の方向に放出（導波）される。
【００４８】
実施の形態２では、前述した実施の形態１とは異なり、第１導電型はｐ型であり、第２導電型はｎ型としている。また、基板３０６の上に形成された半導体層３０７の所定領域にｐ型不純物を導入することで第１半導体層３０１を形成している。第１半導体層３０１は、例えば、Ｚｎをドープすることでｐ型とされたＩｎＰから構成されている。第２半導体層３０３は、例えば、Ｓｉをドープすることでｎ型とされたＩｎＰから構成されている。また、活性層３０２の両側部の第３半導体層３０４，第４半導体層３０５は、Ｆｅをドープすることで半絶縁性とされたＩｎＰから構成されている。
【００４９】
この構成において、第１半導体層３０１および第２半導体層３０３は、図３の紙面左右方向の異なる方向に延在している。第１半導体層３０１は、活性層３０２の形成領域から、図３の紙面左方向に延在している。第２半導体層３０３は、活性層３０２の形成領域から、図３の紙面右方向に延在している。第２半導体層３０３は、活性層３０２の上から第４半導体層３０５の上にかけて形成されている。
【００５０】
また、実施の形態２では、第１半導体層３０１の延在している領域で、第１電極３１１が第１半導体層３０１に接して形成されている。また、第２半導体層３０３の延在している領域で、第２電極３１２が第２半導体層３０３に接して形成されている。従って、実施の形態２においても、基板３０６を構成する材質を問わずに電気的駆動が可能である。
【００５１】
上述した実施の形態２においても、活性層３０２に対して積層方向から電流が注入される縦型構造となるので、活性層３０２の上下の層をリークパスとする内部量子効率の低下が抑制できるようになる。また、活性層３０２を、障壁層と井戸層とが交互に積層された量子井戸構造とした場合においても、障壁層をリークパスとする内部量子効率の低下が抑制できるようになる。また、縦型ｐｉｎ構造としているので、活性層３０２内部のキャリア濃度に不均一を生じることがない。
【００５２】
また、実施の形態２においても、第１半導体層３０１および第２半導体層３０３は、活性層３０２より平面視で広い面積に形成し、第１電極３１１および第２電極３１２を、平面視で活性層３０２の配置領域以外に配置した。この構造により、第１半導体層３０１や第２半導体層３０３を薄くしても、第１電極３１１および第２電極３１２と活性層３０２との距離を十分に離すことができるようになる。例えば、実施の形態２によれば、コンタクト層１０８までの半導体による積層構造の厚さを、膜厚２５０ｎｍ〜５００ｎｍ程度とすることができ、このように薄くしても、第１電極３１１および第２電極３１２と活性層３０２との距離を十分に離すことができる。
【００５３】
このように、実施の形態２においても、縦型ｐｉｎ構造としても強い光閉じ込め構造が実現でき、縦型ｐｉｎ構造としているので、所望の内部量子効率が得られるようになり、活性層内部のキャリア濃度の不均一が生じることがなく、損失などの発生が抑制できるようになる。また、図１３〜図１６を用いて説明したように、積層構造の厚さを５００ｎｍより小さくすることで、光閉じ込め係数を最も高くすることが可能となり、また、積層構造の厚さを３００ｎｍより小さくすれば、シングルモードとすることが可能となる。
【００５４】
次に、実施の形態２における半導体光デバイスの製造について説明する。まず、図４Ａに示すように、基板３０６の上に、半導体層３０７を形成する。例えば、ウェハ直接接合、もしくはＭＯＣＶＤまたはＭＢＥなどの結晶成長によりノンドープ半導体、または半絶縁の半導体からなる半導体層３０７を形成する。基板３０６は、例えば、Ｓｉ、ＳｉＯ2、ＳｉＣ、Ａｌ2Ｏ3、ＩｎＰ、ＧａＡｓなどから構成すればよい。また、半導体層３０７は、ＩｎＰ、ＧａＡｓ、ＧａＮなどから構成することができる。ここでは、半絶縁性のＩｎＰからなる基板３０６の上にＩｎＰを結晶成長することで、半導体層３０７を形成する。
【００５５】
次に、図４Ｂに示すように、半導体層３０７の上にマスクパターン４０１を形成し、半導体層３０７の所定領域に対してマスクパターン４０１を用いて選択的にイオン注入をすることで、第１半導体層３０１を形成する。例えば、半導体層３０７の上に酸化シリコン層を形成し、形成した酸化シリコン層を公知のフォトリソグラフィー技術およびエッチング技術によりパターニングすることで、マスクパターン４０１を形成する。このパターニングでは、第１半導体層３０１形成領域に開口が形成される状態にマスクパターン４０１を形成する。このようにしてマスクパターン４０１を形成した後、この上よりＺｎをイオン注入することで、ｐ型のＩｎＰからなる第１半導体層３０１を形成する。
【００５６】
次に、マスクパターン４０１を除去してから、図４Ｃに示すように、第１半導体層３０１を形成した半導体層３０７の上に、活性層構造４０２を形成する。例えば、ＩｎＧａＡｓＰ、ＩｎＧａＡｓ、ＩｎＧａＡｌＡｓ、ＩｎＡｌＡｓ、ＩｎＰ、ＩｎＧａＡｓ、ＧａＡｓ、ＩｎＧａＮ、ＧａＮのいずれかによるバルクの膜からなる活性層構造４０２を形成すればよい。また、これら材料の組み合わせによる量子井戸構造による活性層構造４０２を形成すればよい。これらは、有機金属気相成長法による結晶成長で形成すればよい。
【００５７】
次に、活性層構造４０２の上に、公知のフォトリソグラフィー技術およびエッチング技術によりマスクパターン２０３を形成し、よく知られたエッチング技術（選択エッチング）により活性層構造４０２をエッチングすることで、図４Ｄに示すように、活性層３０２を形成する。なお、マスクパターン２０３を形成する前に、活性層構造４０２の上部にごく薄いノンドープ半導体層、またはｎ型半導体層を成長しておいてもよい。
【００５８】
次に、図４Ｅに示すように、よく知られた再成長技術により、活性層３０２の両側部に第３半導体層３０４および第４半導体層３０５を成長させる。例えば、ＭＯＣＶＤやＭＢＥなどによって、鉄をドープした半絶縁性のＩｎＰを成長させ、第３半導体層３０４および第４半導体層３０５を形成すればよい。また、ノンドープの半導体から第３半導体層３０４および第４半導体層３０５を構成してもよい。
【００５９】
次に、マスクパターン２０３を除去した後、図４Ｆに示すように、活性層３０２，第３半導体層３０４，および第４半導体層３０５の上に、ｎ型半導体層４０４を成長させる。例えば、ＭＯＣＶＤやＭＢＥなどによって、ＳｉをドープしたＩｎＰを成長させることで、ｎ型半導体層４０４を形成すればよい。
【００６０】
次に、図４Ｇに示すように、ｎ型半導体層４０４の上にマスクパターン４０５を形成する。マスクパターン４０５は、第２半導体層３０３とする領域を覆う形状に形成する。次に、マスクパターン４０５を用いた選択的なエッチングによりｎ型半導体層４０４をパターニングすることで、図４Ｈに示すように、第２半導体層３０３を形成する。また、一部の第３半導体層３０４をエッチングし、一部の第１半導体層３０１を露出させる。活性層３０２は、露出させないようにする。なお、図４Ｈは、マスクパターン４０５を除去した後の状態を示している。
【００６１】
以上のようにして各半導体層を形成した後、各電極を形成することで、図３に示す半導体光デバイスを得る。例えば、電極形成領域に開口を有するマスクパターンを形成し、この上より電極材料となる金属を蒸着法などにより堆積する。次いで、上記マスクパターンを除去（リフトオフ）することで、第１電極３１１，第２電極３１２が形成できる。形成した第１電極３１１，第２電極３１２を用いることで、実施の形態２における半導体光デバイスの電気的駆動が可能となる。
【００６２】
［実施の形態３］
次に、本発明の実施の形態３について説明する。図５は、本発明の実施の形態３における半導体光デバイスの構成を示す断面図である。この半導体光デバイスは、第１導電型の第１半導体層５０１と、第１半導体層５０１の上に接して形成されて光が生成される活性層５０２と、活性層５０２の上に接して形成された第２導電型の第２半導体層５０３とを備える。
【００６３】
また、活性層５０２を挟む状態に配置されたｐ型第３半導体層５０４ａ，ｎ型第３半導体層５０４ｂおよびｐ第４半導体層５０５ａ，ｎ型第４半導体層５０５ｂを備える。ｐ型第３半導体層５０４ａおよびｐ第４半導体層５０５ａは、ｐ型とされた半導体から構成されている。また、ｎ型第３半導体層５０４ｂおよびｎ型第４半導体層５０５ｂは、ｎ型とされた半導体から構成されている。
【００６４】
ｐ型第３半導体層５０４ａ，ｎ型第３半導体層５０４ｂおよびｐ第４半導体層５０５ａ，ｎ型第４半導体層５０５ｂは、積層方向に第１半導体層５０１および第２半導体層５０３の間に配置されている。また、ｐ型第３半導体層５０４ａおよびｐ第４半導体層５０５ａは、第１半導体層５０１および第２半導体層５０３の平面に平行な方向で、活性層５０２を挾んでいる。同様に、ｎ型第３半導体層５０４ｂおよびｎ型第４半導体層５０５ｂは、第１半導体層５０１および第２半導体層５０３の平面に平行な方向で、活性層５０２を挾んでいる。言い換えると、ｐ型第３半導体層５０４ａ，ｎ型第３半導体層５０４ｂおよびｐ第４半導体層５０５ａ，ｎ型第４半導体層５０５ｂにより、活性層５０２が埋め込まれている。
【００６５】
また、第１半導体層５０１に電気的に接続して形成された第１電極５１１と、第２半導体層５０３に電気的に接続して形成された第２電極５１２とを備える。ここで、第１半導体層５０１および第２半導体層５０３は、活性層５０２より平面視で広い面積に形成されている。また、第１電極５１１および第２電極５１２は、平面視で活性層５０２の配置領域以外に配置されている。なお、活性層５０２で発生する光は、図５の紙面奥から手前の方向に放出（導波）される。
【００６６】
実施の形態３では、第１導電型はｎ型であり、第２導電型はｐ型としている。また、基板５０６の上に形成された半導体層５０７の所定領域にｎ型不純物を導入することで第１半導体層５０１を形成している。第１半導体層５０１は、例えば、Ｓｉをドープすることでｎ型とされたＩｎＰから構成されている。第２半導体層５０３は、例えば、Ｚｎをドープすることでｐ型とされたＩｎＰから構成されている。また、活性層５０２の両側部のｐ型第３半導体層５０４ａ，ｎ型第３半導体層５０４ｂおよびｐ第４半導体層５０５ａ，ｎ型第４半導体層５０５ｂは、各々の導電型とされたＩｎＰから構成されている。
【００６７】
この構成において、第１半導体層５０１および第２半導体層５０３は、図５の紙面左右方向の異なる方向に延在している。第１半導体層５０１は、活性層５０２の形成領域から、図５の紙面左方向に延在している。第２半導体層５０３は、活性層５０２の形成領域から、図５の紙面右方向に延在している。第２半導体層５０３は、活性層５０２の上から第４半導体層５０５の上にかけて形成されている。
【００６８】
また、実施の形態３では、第１半導体層５０１の延在している領域で、第１電極５１１が第１半導体層５０１に接して形成されている。また、第２半導体層５０３の延在している領域で、高濃度にｐ型不純物が導入されたコンタクト層５０８が形成され、コンタクト層５０８に接して第２電極５１２が形成されている。従って、基板５０６を構成する材質を問わずに電気的駆動が可能である。
【００６９】
上述した実施の形態３によれば、活性層５０２に対して積層方向から電流が注入される縦型構造となるので、活性層５０２の上下の層をリークパスとする内部量子効率の低下が抑制できるようになる。また、活性層５０２を、障壁層と井戸層とが交互に積層された量子井戸構造とした場合においても、障壁層をリークパスとする内部量子効率の低下が抑制できるようになる。また、縦型ｐｉｎ構造としているので、活性層５０２内部のキャリア濃度に不均一を生じることがない。
【００７０】
また、実施の形態３によれば、第１半導体層５０１および第２半導体層５０３は、活性層５０２より平面視で広い面積に形成し、第１電極５１１および第２電極５１２を、平面視で活性層５０２の配置領域以外に配置した。この構造により、第１半導体層５０１や第２半導体層５０３を薄くしても、第１電極５１１および第２電極５１２と活性層５０２との距離を十分に離すことができるようになる。例えば、実施の形態３によれば、コンタクト層５０８までの半導体による積層構造の厚さを、膜厚２５０ｎｍ〜５００ｎｍ程度とすることができ、このように薄くしても、第１電極５１１および第２電極５１２と活性層５０２との距離を十分に離すことができる。
【００７１】
このように、実施の形態３においても、縦型ｐｉｎ構造としても強い光閉じ込め構造が実現でき、縦型ｐｉｎ構造としているので、所望の内部量子効率が得られるようになり、活性層内部のキャリア濃度の不均一が生じることがなく、損失などの発生が抑制できるようになる。また、図１３〜図１６を用いて説明したように、積層構造の厚さを５００ｎｍより小さくすることで、光閉じ込め係数を最も高くすることが可能となり、また、積層構造の厚さを３００ｎｍより小さくすれば、シングルモードとすることが可能となる。
【００７２】
また、実施の形態３では、ｐ型第３半導体層５０４ａ，ｎ型第３半導体層５０４ｂおよびｐ第４半導体層５０５ａ，ｎ型第４半導体層５０５ｂにより、活性層５０２を埋め込む構造としているので、活性層５０２両脇の埋め込み半導体を流れる無効電流を低減する効果が期待できる。この埋め込み構造が、前述した実施の形態１と本実施の形態３との違いである。
【００７３】
次に、実施の形態３における半導体光デバイスの製造について説明する。まず、図６Ａに示すように、基板５０６の上に、半導体層５０７を形成する。例えば、ウェハ直接接合、もしくはＭＯＣＶＤまたはＭＢＥなどの結晶成長によりノンドープ半導体、または半絶縁の半導体からなる半導体層５０７を形成する。基板５０６は、例えば、Ｓｉ、ＳｉＯ2、ＳｉＣ、Ａｌ2Ｏ3、ＩｎＰ、ＧａＡｓなどから構成すればよい。また、半導体層５０７は、ＩｎＰ、ＧａＡｓ、ＧａＮなどから構成することができる。ここでは、半絶縁性のＩｎＰからなる基板５０６の上にＩｎＰを結晶成長することで、半導体層５０７を形成する。
【００７４】
次に、図６Ｂに示すように、半導体層５０７の上にマスクパターン６０１を形成し、半導体層５０７の所定領域に対してマスクパターン６０１を用いて選択的にイオン注入をすることで、第１半導体層５０１を形成する。例えば、半導体層５０７の上に酸化シリコン層を形成し、形成した酸化シリコン層を公知のフォトリソグラフィー技術およびエッチング技術によりパターニングすることで、マスクパターン６０１を形成する。このパターニングでは、第１半導体層５０１形成領域に開口が形成される状態にマスクパターン６０１を形成する。このようにしてマスクパターン６０１を形成した後、この上よりＳｉをイオン注入することで、ｎ型のＩｎＰからなる第１半導体層５０１を形成する。
【００７５】
次に、マスクパターン６０１を除去してから、図６Ｃに示すように、第１半導体層５０１を形成した半導体層５０７の上に、活性層構造６０２を形成する。例えば、ＩｎＧａＡｓＰ、ＩｎＧａＡｓ、ＩｎＧａＡｌＡｓ、ＩｎＡｌＡｓ、ＩｎＰ、ＩｎＧａＡｓ、ＧａＡｓ、ＩｎＧａＮ、ＧａＮのいずれかによるバルクの膜からなる活性層構造６０２を形成すればよい。また、これら材料の組み合わせによる量子井戸構造による活性層構造６０２を形成すればよい。これらは、有機金属気相成長法による結晶成長で形成すればよい。
【００７６】
次に、活性層構造６０２の上に、公知のフォトリソグラフィー技術およびエッチング技術によりマスクパターン６０３を形成し、よく知られたエッチング技術（選択エッチング）により活性層構造６０２をエッチングすることで、図６Ｄに示すように、活性層５０２を形成する。なお、マスクパターン６０３を形成する前に、活性層構造６０２の上部にごく薄いノンドープ半導体層、またはｐ型半導体層を成長しておいてもよい。
【００７７】
次に、図６Ｅに示すように、よく知られた再成長技術により、活性層５０２の両側部ｐ型第３半導体層５０４ａ，ｎ型第３半導体層５０４ｂおよびｐ第４半導体層５０５ａ，ｎ型第４半導体層５０５ｂを成長させる。例えば、ＭＯＣＶＤやＭＢＥなどによって、ｐ型のＩｎＰを成長させて第３半導体層５０４およびｐ第４半導体層５０５ａを形成し、引き続きｎ型のＩｎＰを成長させてｎ型第３半導体層５０４ｂおよびｎ型第４半導体層５０５ｂを形成すればよい。
【００７８】
次に、マスクパターン６０３を除去した後、図６Ｆに示すように、活性層５０２，ｎ型第３半導体層５０４ｂ、およびｎ型第４半導体層５０５ｂの上に、ｐ型半導体層６０４および高濃度ｐ型半導体層６０５を成長させる。例えば、ＭＯＣＶＤやＭＢＥなどによって、ＺｎをドープしたＩｎＰを成長させることで、ｐ型半導体層６０４および高濃度ｐ型半導体層６０５を形成すればよい。
【００７９】
次に、マスクパターン６０６を形成し、マスクパターン６０６を用いた選択的なエッチングにより高濃度ｐ型半導体層６０５をパターニングすることで、図６Ｇに示すように、コンタクト層５０８を形成する。次いで、更にマスクパターン６０７を形成し、マスクパターン６０６およびマスクパターン６０７を用いた選択的なエッチングによりｐ型半導体層６０４をパターニングすることで、図６Ｈに示すように、第２半導体層５０３を形成する。また、一部のｐ型第３半導体層５０４ａ，ｎ型第３半導体層５０４ｂをエッチングし、一部の第１半導体層５０１を露出させる。なお、活性層５０２は、露出させないようにする。
【００８０】
以上のようにして各半導体層を形成した後、マスクパターンを除去し、各電極を形成することで、図５に示す半導体光デバイスを得る。例えば、電極形成領域に開口を有するマスクパターンを形成し、この上より電極材料となる金属を蒸着法などにより堆積する。次いで、上記マスクパターンを除去（リフトオフ）することで、第１電極５１１，第２電極５１２が形成できる。形成した第１電極５１１，第２電極５１２を用いることで、実施の形態３における半導体光デバイスの電気的駆動が可能となる。
【００８１】
［実施の形態４］
次に、本発明の実施の形態４について説明する。図７は、本発明の実施の形態４における半導体光デバイスの構成を示す断面図である。この半導体光デバイスは、第１導電型の第１半導体層１０１と、第１半導体層１０１の上に接して形成されて光が生成される活性層１０２と、活性層１０２の上に接して形成された第２導電型の第２半導体層１０３とを備える。
【００８２】
また、活性層１０２を挟む状態に配置された第３半導体層１０４および第４半導体層１０５を備える。第３半導体層１０４および第４半導体層１０５は、積層方向に第１半導体層１０１および第２半導体層１０３の間に配置されている。また、第３半導体層１０４および第４半導体層１０５は、第１半導体層１０１および第２半導体層１０３の平面に平行な方向で、活性層１０２を挾んでいる。言い換えると、第３半導体層１０４および第４半導体層１０５により、活性層１０２が埋め込まれている。第３半導体層１０４および第４半導体層１０５は、例えば、半絶縁性の半導体から構成されている。
【００８３】
また、第２半導体層１０３に電気的に接続して形成された第２電極１１２を備える。また、第１半導体層１０１および第２半導体層１０３は、活性層１０２より平面視で広い面積に形成されている。また、第２電極１１２は、平面視で活性層１０２の配置領域以外に配置されている。なお、活性層１０２で発生する光は、図７の紙面奥から手前の方向に放出（導波）される。
【００８４】
上述した構成は、前述した実施の形態１と同様である。実施の形態４では、第１半導体層１０１に電気的に接続して形成され、加えて、第３半導体層１０４に接して形成された第１電極７１１を備える。なお、第１電極７１１は、平面視で活性層１０２の配置領域以外に配置されている。
【００８５】
実施の形態４において、第１電極７１１は、金属から構成され、断面視矩形とされている。また、第１電極７１１の底面が、第１半導体層１０１の主表面上に接して形成され、第１電極７１１の側面が、第３半導体層１０４の側面に接して形成されている。
【００８６】
ここで、活性層１０２の側部（周囲）は、第３半導体層１０３および第４半導体層に埋め込まれているが、第１電極７１１が形成されている側の第３半導体層１０３においては、第１電極７１１が形成されている領域に、第１電極７１１を形成するための第１半導体層１０１に到達する開口領域を備える。この領域では、第１半導体層１０１の平面方向に、第３半導体層１０３は比較的薄い構成となっている。この部分に、第１電極７１１が接して形成されている。
【００８７】
なお、実施の形態４では、第１導電型はｎ型であり、第２導電型はｐ型としている。また、基板１０６の上に形成された半導体層１０７の所定領域にｎ型不純物を導入することで第１半導体層１０１を形成している。第１半導体層１０１は、例えば、Ｓｉをドープすることでｎ型とされたＩｎＰから構成されている。第２半導体層１０３は、例えば、Ｚｎをドープすることでｐ型とされたＩｎＰから構成されている。また、活性層１０２の両側部の第３半導体層１０４，第４半導体層１０５は、Ｆｅをドープすることで半絶縁性とされたＩｎＰから構成されている。
【００８８】
この構成において、第１半導体層１０１および第２半導体層１０３は、図７の紙面左右方向の異なる方向に延在している。第１半導体層１０１は、活性層１０２の形成領域から、図７の紙面左方向に延在している。第２半導体層１０３は、活性層１０２の形成領域から、図７の紙面右方向に延在している。第２半導体層１０３は、活性層１０２の上から第４半導体層１０５の上にかけて形成されている。
【００８９】
また、実施の形態４でも、第１半導体層１０１の延在している領域で、第１電極７１１が第１半導体層１０１に接して形成されている。また、第２半導体層１０３の延在している領域で、高濃度にｐ型不純物が導入されたコンタクト層１０８が形成され、コンタクト層１０８に接して第２電極１１２が形成されている。
【００９０】
上述した実施の形態４においても、十次の形態１と同様に、活性層１０２に対して積層方向から電流が注入される縦型構造となるので、活性層１０２の上下の層をリークパスとする内部量子効率の低下が抑制できるようになる。また、活性層１０２を、障壁層と井戸層とが交互に積層された量子井戸構造とした場合においても、障壁層をリークパスとする内部量子効率の低下が抑制できるようになる。また、縦型ｐｉｎ構造としているので、活性層１０２内部のキャリア濃度に不均一を生じることがない。
【００９１】
また、実施の形態４においても、実施の形態１と同様に、第１半導体層１０１および第２半導体層１０３は、活性層１０２より平面視で広い面積に形成し、第１電極７１１および第２電極１１２を、平面視で活性層１０２の配置領域以外に配置した。この構造により、第１半導体層１０１や第２半導体層１０３を薄くしても、第１電極７１１および第２電極１１２と活性層１０２との距離を十分に離すことができるようになる。例えば、実施の形態４によれば、コンタクト層１０８までの半導体による積層構造の厚さを、膜厚２５０ｎｍ〜５００ｎｍ程度とすることができ、このように薄くしても、第１電極７１１および第２電極１１２と活性層１０２との距離を十分に離すことができる。
【００９２】
このように、実施の形態４においても、縦型ｐｉｎ構造としても強い光閉じ込め構造が実現でき、縦型ｐｉｎ構造としているので、所望の内部量子効率が得られるようになり、活性層内部のキャリア濃度の不均一が生じることがなく、損失などの発生が抑制できるようになる。また、図１３〜図１６を用いて説明したように、積層構造の厚さを５００ｎｍより小さくすることで、光閉じ込め係数を最も高くすることが可能となり、また、積層構造の厚さを３００ｎｍより小さくすれば、シングルモードとすることが可能となる。
【００９３】
上述した構成に加え、実施の形態４では、第１電極７１１が、第３半導体層１０４に接して形成されているので、活性層１０２からの放熱を改善する効果が期待できる。この点について、温度分布計算による検討結果を用いて説明する。
【００９４】
図８Ａ，図８Ｂに示すように、酸化シリコンからなる基板１０６の上に、ＩｎＰからなる第１半導体層１０１、ＩｎＧａＡｓＰからなる活性層１０２、ＩｎＰからなる第３半導体層１０４および第４半導体層１０５、ＩｎＰからなる第２半導体層１０３、Ａｕから構成された各電極が、図示している厚さで形成されている。また、活性層１０２は、断面視で、幅１μｍ、高さ１５０ｎｍの矩形とし、ここに熱源があるものと仮定している。また、図８Ａに示すように、第１電極１１１は、第３半導体層１０４と１μｍ離れている。一方、図８Ｂに示すように、第１電極１７１は、第３半導体層１０４に接して形成されている。
【００９５】
上述した各材料構成、断面視の寸法とした状態で、温度分布計算をした計算結果について図９Ａおよび図９Ｂに示す。図９Ａは、第１電極１１１と第３半導体層１０４との間隔が２μｍとされた場合の温度分布を示している。図９Ｂは、第１電極７１１を第３半導体層１０４に接して形成した実施の形態４における温度分布を示している。
【００９６】
図９Ａに示すように、電極が離れている場合、活性層中央部の温度は７７℃まで上昇するの。これに対し、図９Ｂに示すように、電極が接触している場合は、５６℃にまで抑制される。このように、第１電極７１１を第３半導体層１０４に接して形成する実施の形態４の構成とすることは、放熱の観点から有効であることがわかる。
【００９７】
［実施の形態５］
次に、本発明の実施の形態５について説明する。図１０は、本発明の実施の形態５における半導体光デバイスの構成を示す断面図である。この半導体光デバイスは、第１導電型の第１半導体層１０１と、第１半導体層１０１の上に接して形成されて光が生成される活性層１０２と、活性層１０２の上に接して形成された第２導電型の第２半導体層１０３とを備える。
【００９８】
また、活性層１０２を挟む状態に配置された第３半導体層１０４および第４半導体層１０５を備える。第３半導体層１０４および第４半導体層１０５は、積層方向に第１半導体層１０１および第２半導体層１０３の間に配置されている。また、第３半導体層１０４および第４半導体層１０５は、第１半導体層１０１および第２半導体層１０３の平面に平行な方向で、活性層１０２を挾んでいる。言い換えると、第３半導体層１０４および第４半導体層１０５により、活性層１０２が埋め込まれている。第３半導体層１０４および第４半導体層１０５は、例えば、半絶縁性の半導体から構成されている。
【００９９】
また、第１半導体層１０１に電気的に接続して形成された第１電極１１１と、第２半導体層１０３に電気的に接続して形成された第２電極１１２とを備える。ここで、第１半導体層１０１および第２半導体層１０３は、活性層１０２より平面視で広い面積に形成されている。また、第１電極１１１および第２電極１１２は、平面視で活性層１０２の配置領域以外に配置されている。なお、活性層１０２で発生する光は、図１０の紙面奥から手前の方向に放出（導波）される。
【０１００】
実施の形態５では、第１導電型はｎ型であり、第２導電型はｐ型としている。また、基板１０６の上に形成された半導体層１０７の所定領域にｎ型不純物を導入することで第１半導体層１０１を形成している。第１半導体層１０１は、例えば、Ｓｉをドープすることでｎ型とされたＩｎＰから構成されている。第２半導体層１０３は、例えば、Ｚｎをドープすることでｐ型とされたＩｎＰから構成されている。また、活性層１０２の両側部の第３半導体層１０４，第４半導体層１０５は、Ｆｅをドープすることで半絶縁性とされたＩｎＰから構成されている。
【０１０１】
この構成において、第１半導体層１０１および第２半導体層１０３は、図１０の紙面左右方向の異なる方向に延在している。第１半導体層１０１は、活性層１０２の形成領域から、図１０の紙面左方向に延在している。第２半導体層１０３は、活性層１０２の形成領域から、図１０の紙面右方向に延在している。第２半導体層１０３は、活性層１０２の上から第４半導体層１０５の上にかけて形成されている。
【０１０２】
また、実施の形態５では、第１半導体層１０１の延在している領域で、第１電極１１１が第１半導体層１０１に接して形成されている。また、第２半導体層１０３の延在している領域で、高濃度にｐ型不純物が導入されたコンタクト層１０８が形成され、コンタクト層１０８に接して第２電極１１２が形成されている。コンタクト層１０８は、第２半導体層１０３より高濃度にｐ型不純物が導入されている。従って、基板１０６を構成する材質を問わずに電気的駆動が可能である。
【０１０３】
上述した構成は、前述した実施の形態１と同様であり、実施の形態１と同様の作用効果が得られる。実施の形態５では、上述した構成に加え、基板１０６の上に、支持層８０１を介して半導体層１０７（第１半導体層１０１）を形成している、また、活性層１０２が形成されている領域の第１半導体層１０１下の支持層８０１に、空間８０２が形成されている。実施の形態５では、平面視で、活性層１０２より広い面積に空間８０２を形成している。
【０１０４】
光閉じ込めの観点より、活性層１０２の上側および下側には、活性層１０２より低い屈折率の状態とされていることが重要となる。活性層１０２の上側においては、より薄く形成可能とした第２半導体層１０３の上を空気（空間）とすることで、より低い屈折率の状態とすることが容易である。これに対し、素子構造を形成する基板側においては、素子を構成する半導体の層を結晶成長させるために、低い屈折率の材料を採用（配置）することが容易ではない。これに対し、実施の形態５によれば、屈折率がほぼ１となる空間８０２を形成するようにしたので、活性層１０２の下側に用いる材料の選択範囲が広がり、活性層１０２に対する強い光閉じ込めが可能となる。
【０１０５】
以下、本発明における半導体光デバイスの適応例について説明する。例えば、図１１の斜視図に示すように、ＤＦＢ（Distributed Feedback）とすることができる。このＤＦＢは、第１半導体層９０１と、第１半導体層９０１の上に接して形成されて光が生成される活性層９０２と、活性層９０２の上に接して形成された第２導電型の第２半導体層９０３と、第１半導体層９０１に接続する第１電極９０４と、第２半導体層９０３に接続する第２電極９０５とを備える半導体光デバイスを、Ｓｉ基板９１１の上に酸化シリコンからなるクラッド層９１２の上に形成している。
【０１０６】
活性層９０２形成領域の第２半導体層９０３の上面には、例えば、ブラッグ波長１．５５μｍの高い比屈折率差の回折格子９１３が形成されている。例えば、第２半導体層９０３の上面に回折格子となるパターンを形成してこの上に酸化シリコン層を形成することで回折格子９１３とすることができる。第１半導体層９０１は、ｎ型のＩｎＰから構成して厚さ５０ｎｍとされている。第２半導体層９０３はｐ型のＩｎＰから構成され、厚さ５０ｎｍとされている。活性層９０２は、ノンドープＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ多重量子井戸構造とされ、厚さ１５０ｎｍとされている。活性層９０２の側部（周囲）は、ＳＩ型ＩｎＰにより埋め込まれている。
【０１０７】
上述したＤＦＢは、酸化シリコンからなるクラッド層９１２を用いており、活性層９０２の厚さが１５０ｎｍの薄膜構造であるにもかかわらず、高い光閉じ込めが実現できる。また、薄膜構造および高比屈折率差回折格子の採用により、従来の厚膜レーザでは達成し得ない高い結合係数を実現可能となり、共振器長を短くすることができる。このため、活性層体積を従来のレーザの１／１０以下にすることが可能となる。これら薄膜レーザの特長に加えて、本発明によって縦型ｐｉｎ構造を採用することが可能となり、横型ｐｉｎ構造を採用した場合と比較して内部量子効率を高くすることができる。従って、微小活性層体積、強光閉じ込め、高内部量子効率すべてが実現され、レーザの低しきい値化および高効率化が達成される。
【０１０８】
また、例えば、図１２の斜視図に示すように、ＤＦＢレーザに加えて位相変調器を同一基板上へ作製することができる。図１１を用いて説明した構成のＤＦＢレーザ９２１と変調器９２２とが、バットジョイント再成長によって同一平面上に形成され、ＤＦＢレーザ９２１の活性層から出射した光は、直接変調器へ９２２と結合される。具体的な変調器の種類としてはマッハツェンダ変調器等が考えられる。
【０１０９】
上述した構成の特長は、位相変調器効率が高い、［−１１０］方向に沿って光が導波するように光導波路が加工された構造（所謂「順メサ」）を採用できる点にある。例えば、図２Ｄを用いて説明した活性層形成のための選択エッチング工程は、一般にドライエッチングとウエットエッチングの組み合わせによって達成される。このうちウエットエッチングの速度は、半導体結晶構造に依存した異方性があることが知られている。この異方性のため、活性層が厚くエッチング量が多い場合、順メサを用いて所望のレーザ構造を得ることは難しい。従って、一般的なレーザには［１１０］方向に沿って光が導波する、所謂「逆メサ」が用いられる。このため、従来では、変調効率が劣る逆メサ構造を位相変調器にも採用せざるを得なかった。
【０１１０】
これに対し、本発明の半導体光デバイスの構造によれば、活性層形成などのエッチング深さが小さいことから、ウエットエッチングにおける異方性の影響が小さく、メサの方位によらず所望のレーザ構造を得ることができる。このため、順メサ構造の位相変調器集積光源が作製可能となり、従来デバイスと比較して高効率な変調が実現できる。
【０１１１】
以上に説明したように、本発明によれば、活性層を挾んで配置される第１半導体層および第２半導体層は、活性層より平面視で広い面積に形成され、第１電極および第２電極は、平面視で活性層の配置領域以外に配置されているようにしたので、強い光閉じ込め構造が実現でき、所望の内部量子効率が得られ、活性層内における損失などの発生が抑制できるようになる。
【０１１２】
ところで、実施の形態では、基板材料に酸化シリコンによる層を形成したＳｉ基板を用いる場合を例としたが、活性層以下の屈折率を有する材料であれば、他の材料からなる基板を用いても良い。また、実施の形態５で説明した空間を備える構成とする場合、基板材料は基本的に不問である。
【０１１３】
また、レーザ半導体構造として、ＩｎＰからなる半導体層で上下を挟んだＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ量子井戸（ダブルへテロ構造）を例示したが、これに限るものではない。例えば、活性層は、ＩｎＧａＡｓＰ、ＩｎＧａＡｓ、ＩｎＧａＡｌＡｓ、ＩｎＡｌＡｓ、ＩｎＰ、ＩｎＧａＡｓ、ＧａＡｓ、ＩｎＧａＮ、ＧａＮおよびこれらの量子井戸構造から構成してもよい。また、活性層を挾む半導体層の材料としてはＩｎＰ、ＧａＡｓ、ＧａＮなどであってもよい。
【０１１４】
また、レーザの種類にはＤＦＢレーザを例に挙げたが、回折格子を形成する領域を変えてＤＢＲ（Distributed Bragg Reflector）レーザ、ＤＲ（Distributed Reflector）レーザとしても良く、発振波長についても１．５５μｍに限定するものではない。回折格子を形成せず、壁開端面により共振器を構成したファブリペローレーザを形成しても良い。
【０１１５】
また、ノンドープＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ多重量子井戸活性層をＩｎＧａＡｓ層等に変更し、回折格子を形成しないことで、フォトダイオードとしてもよい。この場合、横型ｐｉｎ構造と比較してキャリア走行距離が短くなることによる高速応答性等が期待できる。
【０１１６】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、実施の形態４における電極による放熱構造は、他の実施の形態に組み合わせるようにしてもよい。また、実施の形態５を用いて説明した空間を備える構成は、実施の形態１，実施の形態２，実施の形態３などに組み合わせてもよい。
【符号の説明】
【０１１７】
１０１…第１半導体層、１０２…活性層、１０３…第２半導体層、１０４…第３半導体層、１０５…第４半導体層、１０６…基板、１０７…半導体層、１０８…コンタクト層、１１１…第１電極、１１２…第２電極。
【図１】
0006588837.tif 000002
【図２Ａ】
0006588837.tif 000003
【図２Ｂ】
0006588837.tif 000004
【図２Ｃ】
0006588837.tif 000005
【図２Ｄ】
0006588837.tif 000006
【図２Ｅ】
0006588837.tif 000007
【図２Ｆ】
0006588837.tif 000008
【図２Ｇ】
0006588837.tif 000009
【図２Ｈ】
0006588837.tif 000010
【図３】
0006588837.tif 000011
【図４Ａ】
0006588837.tif 000012
【図４Ｂ】
0006588837.tif 000013
【図４Ｃ】
0006588837.tif 000014
【図４Ｄ】
0006588837.tif 000015
【図４Ｅ】
0006588837.tif 000016
【図４Ｆ】
0006588837.tif 000017
【図４Ｇ】
0006588837.tif 000018
【図４Ｈ】
0006588837.tif 000019
【図５】
0006588837.tif 000020
【図６Ａ】
0006588837.tif 000021
【図６Ｂ】
0006588837.tif 000022
【図６Ｃ】
0006588837.tif 000023
【図６Ｄ】
0006588837.tif 000024
【図６Ｅ】
0006588837.tif 000025
【図６Ｆ】
0006588837.tif 000026
【図６Ｇ】
0006588837.tif 000027
【図６Ｈ】
0006588837.tif 000028
【図７】
0006588837.tif 000029
【図８Ａ】
0006588837.tif 000030
【図８Ｂ】
0006588837.tif 000031
【図９Ａ】
0006588837.tif 000032
【図９Ｂ】
0006588837.tif 000033
【図１０】
0006588837.tif 000034
【図１１】
0006588837.tif 000035
【図１２】
0006588837.tif 000036
【図１３】
0006588837.tif 000037
【図１４】
0006588837.tif 000038
【図１５】
0006588837.tif 000039
【図１６】
0006588837.tif 000040
【図１７】
0006588837.tif 000041
【図１８】
0006588837.tif 000042
【図１９】
0006588837.tif 000043
【図２０】
0006588837.tif 000044