(57)【特許請求の範囲】
【請求項１】
直列接続された不完全積分回路及び第１の完全積分回路から構成され、信号入力部と信号出力部とを有する第１フィルタ部と、
前記不完全積分回路又は前記第１の完全積分回路に負帰還接続された少なくとも１の完全積分回路を含む第２フィルタ部と、
前記第１フィルタ部の前記信号出力部と前記信号入力部との間に接続された負帰還抵抗と、
を含むことを特徴とするフィルタ回路。
【請求項２】
前記不完全積分回路及び前記第１の完全積分回路の各々は演算増幅器を含み、
前記第２フィルタ部は、前記不完全積分回路の前記演算増幅器の出力端子と入力端子との間に負帰還接続された第２の完全積分回路と、前記第１の完全積分回路の前記演算増幅器の出力端子と入力端子との間に負帰還接続された第３の完全積分回路と、を含むことを特徴とする請求項１に記載のフィルタ回路。
【請求項３】
前記不完全積分回路は、前記不完全積分回路の前記演算増幅器の出力端子と入力端子との間に並列に接続された抵抗及びキャパシタを含み、
前記第１、第２及び第３の完全積分回路の各々は、前記第１、第２及び第３の前記演算増幅器の各々の出力端子と入力端子との間に接続されたキャパシタを含み、
前記不完全積分回路の前記演算増幅器の出力端子は、前記第１の完全積分回路の前記演算増幅器の入力端子に接続され、
前記第１の完全積分回路の前記演算増幅器の出力端子は、前記負帰還抵抗を介して前記不完全積分回路の前記演算増幅器の入力端子に負帰還接続されている、
ことを特徴とする請求項２に記載のフィルタ回路。
【請求項４】
前記不完全積分回路及び前記第１の完全積分回路に含まれる前記キャパシタの静電容量は、前記第２及び第３の完全積分回路に含まれる前記キャパシタの静電容量の１／２以下であることを特徴とする請求項３に記載のフィルタ回路。
【請求項５】
前記第２及び第３の完全積分回路に含まれる前記キャパシタの静電容量は、前記不完全積分回路及び前記第１の完全積分回路に含まれる前記キャパシタの静電容量の１／２以下であることを特徴とする請求項３に記載のフィルタ回路。
【請求項６】
前記不完全積分回路及び前記第１の完全積分回路の各々の前記演算増幅器は、差動出力型の演算増幅器からなり、
前記負帰還抵抗は、前記信号出力部と前記信号入力部との間に並列に接続された第１の負帰還抵抗と第２の負帰還抵抗とを含み、
前記不完全積分回路の前記演算増幅器の反転出力端子は、前記第１の完全積分回路の前記演算増幅器の反転入力端子に接続され、
前記不完全積分回路の前記演算増幅器の非反転出力端子は、前記第１の完全積分回路の前記演算増幅器の非反転入力端子に接続され、
前記第１の完全積分回路の前記演算増幅器の反転出力端子は、前記第１の負帰還抵抗を介して前記不完全積分回路の前記演算増幅器の非反転入力端子に接続され、
前記第１の完全積分回路の前記演算増幅器の非反転出力端子は、前記第２の負帰還抵抗を介して前記不完全積分回路の前記演算増幅器の反転入力端子に接続されていることを特徴とする請求項２乃至５のいずれか１項に記載のフィルタ回路。
【請求項７】
周波数が異なる無線信号を受信して得られた高周波信号に、互いに９０度の位相差を有する第１及び第２の局部発信信号を夫々混合することにより第１及び第２の周波数信号を生成するミキサと、
前記第１の周波数信号から第１の周波数帯域に対応した第１の中間周波信号を抽出する第１バンドパスフィルタと、
前記第２の周波数信号から前記第１の周波数帯域に対応した第２の中間周波信号を抽出する第２バンドパスフィルタと、
抽出された前記第１の中間周波信号をデジタル信号に変換して第１のデジタル中間周波信号を得る第１アナログデジタル変換部と、
抽出された前記第２の中間周波信号をデジタル信号に変換して第２のデジタル中間周波信号を得る第２アナログデジタル変換部と、
前記第１のデジタル中間周波信号及び前記第２のデジタル中間周波信号から第２の周波数帯域に対応したデジタルデータ信号を抽出するデジタル処理回路と、
抽出された前記デジタルデータ信号を復調して受信データを得る復調部と、
を有し、
前記第１バンドパスフィルタ及び前記第２バンドパスフィルタの各々は、直列接続された不完全積分回路及び第１の完全積分回路から構成された第１フィルタ部と、前記不完全積分回路又は前記第１の完全積分回路に負帰還接続された少なくとも１の完全積分回路を含む第２フィルタ部と、前記第１フィルタ部の信号出力部と信号入力部との間に接続された負帰還抵抗と、を含み、
前記デジタル処理回路は、前記デジタルデータ信号の抽出とともに、前記第１及び第２のデジタル中間周波信号に含まれるイメージ妨害波を減衰させる処理を行うことを特徴とする無線受信機。
【請求項８】
無線信号を受信して得られた高周波信号から第１の周波数帯域に対応した中間周波信号を抽出するフィルタ回路と、
抽出された前記中間周波信号をデジタル信号に変換してデジタル中間周波信号を得るアナログデジタル変換部と、
前記デジタル中間周波信号から第２の周波数帯域に対応したデジタルデータ信号を抽出する処理を行うデジタル処理回路と、
抽出された前記デジタルデータ信号を復調して受信データを得る復調部と、
を有し、
前記フィルタ回路は、直列接続された不完全積分回路及び第１の完全積分回路から構成された第１フィルタ部と、前記不完全積分回路又は前記第１の完全積分回路に負帰還接続された少なくとも１の完全積分回路を含む第２フィルタ部と、前記第１フィルタ部の信号出力部と信号入力部との間に接続された負帰還抵抗と、を含むことを特徴とする無線受信機。
【請求項９】
前記第１の周波数帯域の下限値は、前記第２の周波数帯域の下限値よりも低いことを特徴とする請求項７又は８に記載の無線受信機。
【請求項１０】
前記不完全積分回路及び前記第１の完全積分回路の各々は、演算増幅器を含み、
前記第２フィルタ部は、前記不完全積分回路の前記演算増幅器の出力端子と入力端子との間に負帰還接続された第２の完全積分回路と、前記第１の完全積分回路の前記演算増幅器の出力端子と入力端子との間に負帰還接続された第３の完全積分回路と、を含むことを特徴とする請求項７乃至９のいずれか１に記載の無線受信機。
【請求項１１】
前記不完全積分回路は、前記不完全積分回路の前記演算増幅器の出力端子と入力端子との間に並列に接続された抵抗及びキャパシタを含み、
前記第１、第２及び第３の完全積分回路の各々は、前記第１、第２及び第３の完全積分回路の各々の前記演算増幅器の出力端子と入力端子との間に接続されたキャパシタを含み、
前記不完全積分回路の前記演算増幅器の出力端子は、前記第１の完全積分回路の前記演算増幅器の入力端子に接続され、
前記第１の完全積分回路の前記演算増幅器の出力端子は、前記負帰還抵抗を介して前記不完全積分回路の前記演算増幅器の入力端子に負帰還接続されている、
ことを特徴とする請求項１０に記載の無線受信機。
【請求項１２】
前記不完全積分回路及び前記第１の完全積分回路の各々の前記演算増幅器は、差動出力型の演算増幅器からなり、
前記負帰還抵抗は、前記信号出力部と前記信号入力部との間に並列に接続された第１の負帰還抵抗と第２の負帰還抵抗とを含み、
前記不完全積分回路の前記演算増幅器の反転出力端子は、前記第１の完全積分回路の前記演算増幅器の反転入力端子に接続され、
前記不完全積分回路の前記演算増幅器の非反転出力端子は、前記第１の完全積分回路の前記演算増幅器の非反転入力端子に接続され、
前記第１の完全積分回路の前記演算増幅器の反転出力端子は、前記第１の負帰還抵抗を介して前記不完全積分回路の前記演算増幅器の非反転入力端子に接続され、
前記第１の完全積分回路の前記演算増幅器の非反転出力端子は、前記第２の負帰還抵抗を介して前記不完全積分回路の前記演算増幅器の反転入力端子に接続されていることを特徴とする請求項１０又は１１に記載の無線受信機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フィルタ回路及び無線受信機に関する。
【背景技術】
【０００２】
無線受信機において、希望波を通過させつつ妨害波を減衰させるフィルタ回路が用いられている。無線受信機に用いられるアナログフィルタとして、例えば複素バンドパスフィルタが知られている（例えば、特許文献１、２、３参照）。複素バンドパスフィルタは、互いに９０度の位相差を持つ中間周波信号であるＱ信号及びＩ信号を入力信号とし、所望のバンドパス特性によって希望波を通過させ且つ妨害波を減衰させるものである。また、複素バンドパスフィルタは、Ｑ信号とＩ信号との位相関係が９０度のものを通し、−９０度のものを減衰させることにより、イメージ妨害波を減衰させる作用を有している。
【０００３】
ところで、近年、半導体素子の微細化によりデジタル処理が小面積、低電力で実現できるようになったことから、従来のアナログ回路に加えてデジタル回路が用いられている。しかし、アナログフィルタの処理を全てデジタル処理に置き換えることは、コスト等の面から実用化が極めて難しい。そこで、フィルタの次数や段数を減らしたアナログ回路においてフィルタリング処理を行い、その後、足りない処理をデジタル回路で補うことが行われている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−２０５９６２号公報
【特許文献２】特開２００８−２１１５３１号公報
【特許文献３】特開２０１２−５４６８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
複素バンドパスフィルタでは、上記の通り、イメージ妨害波の減衰が行われる。そのため、アナログ回路とデジタル回路とを併用してフィルタリング処理を行うフィルタ回路において、アナログ回路として複素バンドパスフィルタを用いた場合、イメージ妨害波についても、アナログ回路で部分的に減衰処理がされた後、さらにデジタル回路で減衰処理されることになる。しかし、アナログ回路におけるイメージ妨害波の減衰処理は、温度変動等に大きな影響を受けるため、どれだけ減衰されたかを判別するのが難しい。したがって、アナログ回路における減衰量を考慮しつつデジタル回路において処理を行うことは極めて難しいため、無線受信機においてイメージ妨害波の減衰処理を適切に行うことができないという問題があった。
【０００６】
また、複素バンドパスフィルタにおいては、Ｑ信号及びＩ信号各々に対応した２系統分のローパスフィルタが相互に結合されることによって、バンドパス特性が実現される。したがって、２系統のフィルタにおいてバランスをとる必要があるため、フィルタ定数（フィルタを構成するキャパシタの静電容量や抵抗の抵抗値等）を自由に設定することができないという問題があった。
【０００７】
また、複素バンドパスフィルタのような２系統の入力を有するバンドパスフィルタとは異なり、１系統の入出力のみを持つバンドパスフィルタを用いてアナログ回路を構成する場合、高精度のフィルタ特性を実現するためには、バンドパス回路を多数縦列に接続する必要がある。このため、所望のフィルタ特性を実現しようとすると、１系統であるにもかかわらず、かえってキャパシタや抵抗の数が多くなり、回路規模が増大してしまうという問題があった。
【０００８】
上記課題を解決するため、本発明は、回路規模の増大を抑えたフィルタ回路及びイメージ妨害波の減衰を適切に行うことが可能な無線受信機を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係るフィルタ回路は、直列接続された不完全積分回路及び第１の完全積分回路から構成され、信号入力部と信号出力部とを有する第１フィルタ部と、前記不完全積分回路又は前記第１の完全積分回路に負帰還接続された少なくとも１の完全積分回路を含む第２フィルタ部と、前記第１フィルタ部の前記信号出力部と前記信号入力部との間に接続された負帰還抵抗と、を含むことを特徴とする。
【００１０】
また、本発明に係る無線受信機は、周波数が異なる無線信号を受信して得られた高周波信号に、互いに９０度の位相差を有する第１及び第２の局部発信信号を夫々混合することにより第１及び第２の周波数信号を生成するミキサと、前記第１の周波数信号から第１の周波数帯域に対応した第１の中間周波信号を抽出する第１バンドパスフィルタと、前記第２の周波数信号から前記第１の周波数帯域に対応した第２の中間周波信号を抽出する第２バンドパスフィルタと、抽出された前記第１の中間周波信号をデジタル信号に変換して第１のデジタル中間周波信号を得る第１アナログデジタル変換部と、抽出された前記第２の中間周波信号をデジタル信号に変換して第２のデジタル中間周波信号を得る第２アナログデジタル変換部と、前記第１のデジタル中間周波信号及び前記第２のデジタル中間周波信号から第２の周波数帯域に対応したデジタルデータ信号を抽出するデジタル処理回路と、抽出された前記デジタルデータ信号を復調して受信データを得る復調部と、を有し、前記第１バンドパスフィルタ及び前記第２バンドパスフィルタの各々は、直列接続された不完全積分回路及び第１の完全積分回路から構成された第１フィルタ部と、前記不完全積分回路又は前記第１の完全積分回路に負帰還接続された少なくとも１の完全積分回路を含む第２フィルタ部と、前記第１フィルタ部の信号出力部と信号入力部との間に接続された負帰還抵抗と、を含み、前記デジタル処理回路は、前記デジタルデータ信号の抽出とともに、前記第１及び第２のデジタル中間周波信号に含まれるイメージ妨害波を減衰させる処理を行うことを特徴とする。
【００１１】
また、本発明に係る無線受信機は、無線信号を受信して得られた高周波信号から第１の周波数帯域に対応した中間周波信号を抽出するフィルタ回路と、抽出された前記中間周波信号をデジタル信号に変換してデジタル中間周波信号を得るアナログデジタル変換部と、前記デジタル中間周波信号から第２の周波数帯域に対応したデジタルデータ信号を抽出する処理を行うデジタル処理回路と、抽出された前記デジタルデータ信号を復調して受信データを得る復調部と、を有し、前記フィルタ回路は、直列接続された不完全積分回路及び第１の完全積分回路から構成された第１フィルタ部と、前記不完全積分回路又は前記第１の完全積分回路に負帰還接続された少なくとも１の完全積分回路を含む第２フィルタ部と、前記第１フィルタ部の信号出力部と信号入力部との間に接続された負帰還抵抗と、を含むことを特徴とする。
【発明の効果】
【００１２】
本発明によれば、回路規模の増大を抑えたフィルタ回路及びイメージ妨害波の減衰を適切に行うことが可能な無線受信機を実現することが可能となる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施例１に係る無線受信機１０の構成を示すブロック図である。
【図２】本発明の実施例１に係るフィルタ回路１５ａの構成を示す回路図である。
【図３】フィルタ回路１５ａ，１５ｂ及びデジタル処理回路１７のフィルタ特性の一例を示す図である。
【図４】デジタル処理回路１７における処理の一例を示す概念図である。
【図５】デジタル処理回路１７における処理の一例を示す概念図である。
【図６】フィルタ回路１５ａにおけるフィルタ定数の一例を示す回路図である。
【図７】フィルタ回路１５ａ及び１５ｂのフィルタ特性の一例を示す図である。
【図８】本発明の実施例２に係る無線受信機５０の構成を示すブロック図である。
【図９】本発明の実施例２に係るフィルタ回路５３の構成を示す回路図である。
【図１０】フィルタ回路５３のフィルタ特性の一例を示す図である。
【図１１】フィルタ回路１５ａの構成の他の一例を示す回路図である。
【図１２】フィルタ回路１５ａの構成の他の一例を示す回路図である。
【図１３】フィルタ回路１５ａの構成の他の一例を示す回路図である。
【図１４】フィルタ回路１５ａの構成の他の一例を示す回路図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施例を図面を参照しつつ詳細に説明する。
【実施例１】
【００１５】
図１は、本発明に係るフィルタ回路を含む無線受信機の構成を示すブロック図である。無線受信機１０は、スーパーヘテロダイン方式の受信機であり、アンテナ１１、低雑音増幅器１２、局部発振器１３、ミキサ１４ａ及び１４ｂ、フィルタ回路１５ａ及び１５ｂ、アナログデジタル変換器（以下、ＡＤＣと称する）１６ａ及び１６ｂ、デジタル処理回路１７及び復調部１８を含む。
【００１６】
アンテナ１１は、無線送信機（図示せず）から送信された、例えば２．４ＧＨｚの高周波信号を受信し、低雑音増幅器１２に供給する。
【００１７】
低雑音増幅器１２は、高周波信号を増幅し、増幅受信信号ＲＦとしてミキサ１４ａ及び１４ｂに供給する。
【００１８】
局部発振器１３は、互いに９０度の位相差を有する局部発信信号ＦＬ１及びＦＬ２を生成する。局部発振器１３は、この局部発信信号ＦＬ１をミキサ１４ａに供給し、局部発信信号ＦＬ２をミキサ１４ｂに供給する。
【００１９】
ミキサ１４ａは、増幅受信信号ＲＦに局部発信信号ＦＬ１を混合することにより、上記高周波信号よりも周波数が低い、例えば数ＭＨｚの周波数を有し且つ互いに極性が異なる中間周波信号ＩP及びＩNを生成し、フィルタ回路１５ａに供給する。ミキサ１４ｂは、増幅受信信号ＲＦに局部発信信号ＦＬ２を混合することにより、中間周波信号ＩPの位相を９０度だけずらした中間周波数信号ＱPと、中間周波信号ＩNの位相を９０度だけずらした中間周波数信号ＱNとを生成し、フィルタ回路１５ｂに供給する。すなわち、ミキサ１４ａ及び１４ｂは、互いに９０度又は−９０度の位相差を有するクワドラチャ信号である中間周波信号（ＩP，ＩN）及び（ＱP，ＱN）を、フィルタ回路１５ａ及び１５ｂに供給する。以下、中間周波信号ＩP及びＩNのことを総称してＩ信号、中間周波信号ＱP及びＱNのことを総称してＱ信号とも称する。
【００２０】
フィルタ回路１５ａ及び１５ｂは、互いに独立した実数型のバンドパスフィルタである。フィルタ回路１５ａは、図２に示すような回路構成を有する。なお、フィルタ回路１５ｂはフィルタ回路１５ａと同様の構成を有するため、フィルタ回路１５ｂの構成については説明を省略する。また、以下の説明ではフィルタ１５ａ及び１５ｂを総称してフィルタ１５とも称する。
【００２１】
フィルタ回路１５ａは、不完全積分回路２１と、第１の完全積分回路である完全積分回路２２と、第２の完全積分回路である完全積分回路２３と、第３の完全積分回路である完全積分回路２４と、抵抗３１〜４４と、から構成されている。不完全積分回路２１及び完全積分回路２２は直列接続され、バイカッド型の第１フィルタ部を構成している。完全積分回路２３及び２４は、第２フィルタ部を構成している。
【００２２】
不完全積分回路２１は、オペアンプＡＰ１と、抵抗Ｒ１１及びＲ１２と、キャパシタＣ１１及びＣ１２と、から構成されている。オペアンプＡＰ１は差動出力型のオペアンプである。不完全積分回路２１のオペアンプＡＰ１の反転入力端子及び非反転入力端子は、抵抗３１及び３２とともに、フィルタ回路１５ａの信号入力部を構成している。
【００２３】
オペアンプＡＰ１の非反転入力端子には、抵抗Ｒ１１及びキャパシタＣ１１の各々の一端が接続されている。オペアンプＡＰ１の反転入力端子には、抵抗Ｒ１２及びキャパシタＣ１２の各々の一端が接続されている。オペアンプＡＰ１の非反転出力端子には、抵抗Ｒ１２及びキャパシタＣ１２の各々の他端が接続されている。オペアンプＡＰ１の反転出力端子には、抵抗Ｒ１１及びキャパシタＣ１１の各々の他端が接続されている。抵抗Ｒ１１及びキャパシタＣ１１は並列に接続されている。抵抗Ｒ１２及びキャパシタＣ１２は並列に接続されている。
【００２４】
完全積分回路２２は、オペアンプＡＰ２と、キャパシタＣ２１及びＣ２２と、から構成されている。オペアンプＡＰ２は差動出力型のオペアンプである。完全積分回路２２の反転出力端子及び非反転出力端子は、フィルタ回路１５ａの信号出力部を構成している。
【００２５】
オペアンプＡＰ２の非反転入力端子には、キャパシタＣ２１の一端が接続されている。オペアンプＡＰ２の反転入力端子には、キャパシタＣ２２の一端が接続されている。オペアンプＡＰ２の非反転出力端子には、キャパシタＣ２２の他端が接続されている。オペアンプＡＰ２の反転出力端子には、キャパシタＣ２１の他端が接続されている。
【００２６】
完全積分回路２３は、オペアンプＡＰ３と、キャパシタＣ３１及びＣ３２と、から構成されている。オペアンプＡＰ３の非反転入力端子には、キャパシタＣ３１の一端が接続されている。オペアンプＡＰ３の反転入力端子には、キャパシタＣ３２の一端が接続されている。オペアンプＡＰ３の非反転出力端子には、キャパシタＣ３２の他端が接続されている。オペアンプＡＰ３の反転出力端子には、キャパシタＣ３１の他端が接続されている。
【００２７】
完全積分回路２４は、オペアンプＡＰ４と、キャパシタＣ４１及びＣ４２と、から構成されている。オペアンプＡＰ４の非反転入力端子には、キャパシタＣ４１の一端が接続されている。オペアンプＡＰ４の反転入力端子には、キャパシタＣ４２の一端が接続されている。オペアンプＡＰ４の非反転出力端子には、キャパシタＣ４２の他端が接続されている。オペアンプＡＰ４の反転出力端子には、キャパシタＣ４１の他端が接続されている。
【００２８】
不完全積分回路２１及び完全積分回路２２は直列接続され、バイカッド型回路を構成している。すなわち、不完全積分回路２１のオペアンプＡＰ１の非反転出力端子は、抵抗３３を介して、完全積分回路２２のオペアンプＡＰ２の非反転入力端子に接続されている。不完全積分回路２１のオペアンプＡＰ１の反転出力端子は、抵抗３４を介して、完全積分回路２２のオペアンプＡＰ２の反転入力端子に接続されている。
【００２９】
また、完全積分回路２２のオペアンプＡＰ２の反転出力端子は、抵抗３５を含むラインＬ１を介して非完全積分回路２１のオペアンプＡＰ１の非反転入力端子に接続されている。一方、完全積分回路２２のオペアンプＡＰ２の非反転出力端子は、抵抗３６を含むラインＬ２を介して非完全積分回路２１のオペアンプＡＰ１の反転入力端子に接続されている。すなわち、抵抗３５及び３６は、第１フィルタ部の信号出力部と信号入力部との間に並列に接続された負帰還抵抗である。信号出力部からの出力信号は、第１の負帰還抵抗である抵抗３５を含むラインＬ１、又は第２の負帰還抵抗３６を含むＬ２を介して極性反転して信号入力部に供給される。
【００３０】
また、完全積分回路２３は、不完全積分回路２１にフィードバック接続（負帰還接続）されている。すなわち、不完全積分回路２１のオペアンプＡＰ１の非反転出力端子は、抵抗３９を介して、完全積分回路２３のオペアンプＡＰ３の非反転入力端子に接続されている。不完全積分回路２１のオペアンプＡＰ１の反転出力端子は、抵抗４０を介して、完全積分回路２３のオペアンプＡＰ３の反転入力端子に接続されている。他方、完全積分回路２３のオペアンプＡＰ３の非反転出力端子は、抵抗３８を介して不完全積分回路２１のオペアンプＡＰ１の反転入力端子に接続されている。完全積分回路２３のオペアンプＡＰ３の反転出力端子は、抵抗３７を介して不完全積分回路２１のオペアンプＡＰ１の非反転入力端子に接続されている。すなわち、完全積分回路２３は、不完全積分回路２１の出力を増幅且つ極性反転して不完全積分回路２１の入力部に供給する。
【００３１】
また、完全積分回路２４は、完全積分回路２２にフィードバック接続（負帰還接続）されている。すなわち、完全積分回路２２のオペアンプＡＰ２の非反転出力端子は、抵抗４３を介して、完全積分回路２４のオペアンプＡＰ４の非反転入力端子に接続されている。完全積分回路２２のオペアンプＡＰ２の反転出力端子は、抵抗４４を介して、完全積分回路２４のオペアンプＡＰ４の反転入力端子に接続されている。他方、完全積分回路２４のオペアンプＡＰ４の非反転出力端子は、抵抗４２を介して完全積分回路２２のオペアンプＡＰ２の反転入力端子に接続されている。完全積分回路２４のオペアンプＡＰ４の反転出力端子は、抵抗４１を介して完全積分回路２２のオペアンプＡＰ２の非反転入力端子に接続されている。すなわち、完全積分回路２４は、完全積分回路２２の出力を増幅且つ極性反転して完全積分回路２２の入力部に供給する。
【００３２】
ミキサ１４ａから供給された中間周波信号ＩP及びＩNのうちＩPは、抵抗３１を介して、不完全積分回路２１のオペアンプＡＰ１の非反転入力端子に供給され、中間周波信号ＩNは、抵抗３２を介して、不完全積分回路２１のオペアンプＡＰ１の反転入力端子に供給される。フィルタ回路１５ａは、各部の抵抗値や静電容量の値等のフィルタ定数によって決定されるフィルタ特性（すなわち、周波数通過・減衰特性）に従って、中間周波信号ＩP中に重畳されている信号成分のうち所定の周波数帯域の信号を通過させ、中間周波信号ＢIPとして、完全積分回路２２のオペアンプＡＰ２の非反転出力端子から送出する。また、フィルタ回路１５ａは、各部の抵抗値や静電容量の値等のフィルタ定数によって決定されるフィルタ特性に従って、中間周波信号ＩN中に重畳されている信号成分のうち所定の周波数帯域の信号を通過させ、中間周波信号ＢINとして、完全積分回路２２のオペアンプＡＰ２の反転出力端子から送出する。
【００３３】
同様に、フィルタ回路１５ｂは、各部の抵抗値や静電容量の値等のフィルタ定数によって決定されるフィルタ特性に従って、ミキサ１４ｂから供給された中間周波信号ＱP及びＱNのうち所定の周波数帯域の信号を通過させ、中間周波信号ＢQP及びＢQNとして送出する。
【００３４】
図３（ａ）は、フィルタ回路１５ａ及び１５ｂのフィルタ特性を模式的に示す図である。２つの中間周波信号（Ｉ信号、Ｑ信号）が例えばｃｏｓとｓｉｎの関係にある場合を正極性、ｃｏｓと−ｓｉｎの関係にある場合を負極性として表している。本発明では、フィルタ回路１５ａ及び１５ｂは、Ｉ信号及びＱ信号に夫々対応した実数型のバンドパスフィルタであるため、周波数が正極性の場合と負極性の場合とで対称なフィルタ特性となる。
【００３５】
再び図１を参照すると、ＡＤＣ１６ａは、中間周波信号ＢIP及びＢINをデジタル信号に変換してデジタル中間周波信号ＤIP及びＤINを得て、これをデジタル処理回路１７に供給する。ＡＤＣ１６ｂは、中間周波信号ＢQP及びＢQNをデジタル信号に変換してデジタル中間周波信号ＤQP及びＤQNを得て、これをデジタル処理回路１７に供給する。
【００３６】
デジタル処理回路１７は、デジタル中間周波信号ＤIP及びＤIN及びデジタル中間周波信号ＤQP及びＤQNに基づいて、所定の周波数帯域に対応した信号を通過させ、デジタルデータ信号ＪP，ＪNを得る。具体的には、位相関係がｃｏｓとｓｉｎの関係にある場合には信号を通過させ、ｃｏｓと−ｓｉｎの関係にある場合には信号を減衰させる処理を行う。
【００３７】
図４及び図５は、デジタル処理回路１７の処理を模式的に示す概念図である。例えば、図４（ｂ）に示すように、９０度位相が異なる信号をｃｏｓ（２πｆIFｔ）、ｓｉｎ（２πｆIFｔ）とすると、デジタル処理回路１７は、図４（ａ）に示すように、ｃｏｓ（２πｆIFｔ）の位相を９０度シフト（移相）させてｓｉｎ（２πｆIFｔ）とし、加算する。これにより、図４（ｃ）に示すような加算信号が生成される。加算信号は、理想的にはｓｉｎ（２πｆIFｔ）の２倍の振幅を有する加算信号２ｓｉｎ（２πｆIFｔ）となる。
【００３８】
一方、図５（ｂ）に示すように、−９０度位相が異なる信号をｃｏｓ（２πｆIFｔ）、−ｓｉｎ（２πｆIFｔ）とすると、デジタル処理回路１７は、図５（ａ）に示すように、ｃｏｓ（２πｆIFｔ）の位相を９０度シフト（移相）させてｓｉｎ（２πｆIFｔ）とし、加算する。これにより、図５（ｃ）に示すような加算信号が生成される。加算信号は、理想的には振幅が０の信号となる。
【００３９】
図３（ｂ）は、デジタル処理回路１７の上記処理における周波数特性を示す図である。図４及び図５において概念的に示した処理により、デジタル処理回路１７は、デジタル中間周波信号ＤIP，ＤIN及びＤQP，ＤQNの位相関係がｃｏｓとｓｉｎの関係にある場合には信号を通過させ、ｃｏｓと−ｓｉｎの関係にある場合には信号を減衰させる。すなわち、デジタル処理回路１７に入力されたデジタル中間周波信号は、正極性の場合には所定の周波数帯域の信号が通過され、負極性の場合には減衰される。これにより、負極性に現れるイメージ妨害波が減衰される。
【００４０】
図１に示すように、復調部１８は、デジタル処理回路１７を通過したデジタルデータ信号ＪP，ＪNに復調処理を施すことにより、受信情報データを復元する。
【００４１】
このように、本実施例のフィルタ回路１５ａ及び１５ｂは、複素バンドパスフィルタと異なり、Ｉ信号及びＱ信号に対応した互いに独立な実数型のフィルタである。したがって、図３（ａ）に示すように、周波数が正極性の場合と負極性の場合とで対称なフィルタ特性となるため、フィルタ回路１５ａ及び１５ｂにおいては、イメージ妨害波の減衰処理は行われない。このため、図３（ｂ）に示すように、イメージ妨害波の減衰処理は、デジタル処理回路１７において全て行われる。したがって、本実施例の無線受信機１０によれば、温度変動、電源電圧変動、経年変化等の影響を受けやすいアナログフィルタにおけるイメージ妨害波の減衰処理を考慮することなく、デジタル処理回路においてイメージ妨害波の減衰処理を行うことができる。
【００４２】
また、本実施例のフィルタ回路１５ａ及び１５ｂは、互いに独立な実数型のフィルタであるため、フィルタ定数（フィルタを構成する抵抗の抵抗値やキャパシタの静電容量）を自由に設定して、所望のフィルタ特性及び回路規模を実現することが可能である。例えば、図６に示すように、完全積分回路２３，２４のキャパシタの静電容量（例えば、２０ｐＦ）に対して、不完全積分回路２１及び完全積分回路２２のキャパシタの静電容量を１／２以下（例えば、５ｐＦ）等に小さく設定することにより、フィルタ回路１５ａ及び１５ｂの面積を小さく抑えることができる。また、図６とは逆に、完全積分回路２３，２４のキャパシタの静電容量を、不完全積分回路２１及び完全積分回路２２のキャパシタの静電容量の１／２以下等に小さく設定することによりフィルタ回路１５ａ及び１５ｂの面積を小さく抑えることも可能である。
【００４３】
また、本実施例のフィルタ回路１５ａ及び１５ｂの周波数特性を、キャパシタ素子及び抵抗素子の個数が同一でフィルタ定数がほぼ同じである従来の実数型のバンドパスフィルタの周波数特性と比較した場合、図７に示すように、本実施例のフィルタ回路１５ａ及び１５ｂの周波数特性（実線で示す）は、従来の実数型のバンドパスフィルタの周波数特性（破線で示す）よりも、通過帯域の減衰特性が平坦で且つ減衰域の遮断特性が急峻なバタワース特性となる。
【００４４】
また、図３（ａ）及び図３（ｂ）に示すように、フィルタ回路１５ａ及び１５ｂにおける周波数特性の正極性側の通過帯域の下限周波数を、デジタル処理回路１７の周波数特性の通過域の下限周波数よりも低く設定することにより、例えば図１においてフィルタ回路１５ａ及び１５ｂとＡＤＣ１６ａ及び１６ｂとの間にアンチエイリアシングフィルタを設けた場合に、アンチエイリアシングフィルタの減衰量（折り返し雑音の遮断特性）を大きく設定することができる。
【実施例２】
【００４５】
図８は、実施例２におけるフィルタ回路を含む無線受信機の構成を示すブロック図である。無線受信機５０は、実施例１の無線受信機１０とは異なるストレート方式の受信機であり、アンテナ５１、低雑音増幅器５２、フィルタ回路５３、ＡＤＣ５４、デジタル処理回路５５及び復調部５６を含む。
【００４６】
アンテナ５１は、無線送信機から送信された高周波信号を受信し、低雑音増幅器５２に供給する。
【００４７】
低雑音増幅器５２は、高周波信号を増幅し、互いに極性が異なる増幅受信信号ＲＦP、ＲＦNを生成し、フィルタ回路５３に供給する。
【００４８】
フィルタ回路５３は、図９に示すように、カスケード接続されたフィルタＦ１、Ｆ２及びＦ３から構成される。フィルタＦ１、Ｆ２及びＦ３は、夫々実施例１におけるフィルタ回路１５（１５ａ，１５ｂ）と同様の構成を有する。すなわち、フィルタ回路５３は、実施例１におけるフィルタ回路１５ａと同様のフィルタ回路が３段にカスケード接続された構成を有する。
【００４９】
増幅受信信号ＲＦPは、フィルタＦ１のオペアンプＡＰ１の非反転入力端子に供給される。増幅受信信号ＲＦNは、フィルタＦ１のオペアンプＡＰ１の反転入力端子に供給される。フィルタ回路５３は、増幅受信信号ＲＦP中に重畳されている信号成分のうち所定の周波数帯域の信号を通過させ、中間周波信号ＢPとして、フィルタＦ３のオペアンプＡＰ２の非反転出力端子から送出する。また、フィルタ回路５３は、増幅受信信号ＲＦN中に重畳されている信号成分のうち所定の周波数帯域の信号を通過させ、中間周波信号ＢNとして、フィルタＦ３のオペアンプＡＰ２の反転出力端子から送出する。
【００５０】
このように、フィルタ回路５３は、複数のフィルタ回路がカスケード接続された構成を有する。このため、例えば図１０に示すように、実施例１に示したフィルタ回路１５ａ及び１５ｂと比べてさらに急峻なフィルタ特性を有するフィルタ回路を実現することができる。
【００５１】
上記構成のフィルタ回路５３によれば、イメージ妨害波の除去が不要なストレート方式の受信機において、簡易な構成で急峻なフィルタ特性を有するアナログフィルタを実現することができる。
【００５２】
以上説明したように、本発明のフィルタ回路（１５ａ，１５ｂ，５３）は、複素バンドパスフィルタとは異なる実数型のバンドパスフィルタであるため、所望のフィルタ特性に合わせてフィルタ定数を自由に設定することが可能である。したがって、アナログフィルタ回路における回路規模の増大を抑えることが可能となる。
【００５３】
また、本発明のフィルタ回路は、独立した実数型のバンドパスフィルタであるため、イメージ妨害波の除去を行わない。したがって、本発明のフィルタ回路は、イメージ妨害波の除去が不要なストレート方式の受信機に用いることができるほか、スーパーヘテロダイン方式のようなＩ，Ｑの２系統の信号に対応した受信機のアナログフィルタとして用いた場合には、アナログフィルタにおけるイメージ妨害波の減衰量を考慮することなく、デジタル処理回路１７において適切にイメージ妨害波の減衰処理を行うことができる。
【００５４】
なお、本発明は上記実施形態に限定されない。例えば、実施例１のフィルタ回路１５（１５ａ，１５ｂ）及び実施例２のフィルタＦ１〜Ｆ３において、第１フィルタ部は、直列接続された不完全積分回路２１及び完全積分回路２２から構成されていればよく、いずれが前段（信号の入力側）に位置していてもよい。例えば、図２に示す構成とは異なり、図１１に示すように、完全積分回路２２が不完全積分回路２１よりも前段に位置していてもよい。
【００５５】
また、実施例１のフィルタ回路１５（１５ａ、１５ｂ）及び実施例２のフィルタＦ１〜Ｆ３において、第２フィルタ部は、少なくとも１つの完全積分回路から構成されていればよい。例えば、図１２及び図１３に示すように、完全積分回路２３及び２４のうちいずれか一方のみを有する構成であってもよい。
【００５６】
また、上記実施例では、フィルタ回路１５（１５ａ、１５ｂ）及びフィルタＦ１〜Ｆ３が差動出力型のオペアンプＡＰ１〜ＡＰ４から構成されている場合を例として説明したが、これに限られず、シングルエンド型のオペアンプから構成されていてもよい。この場合、フィルタ回路１５ａは、例えば図１４に示すように、不完全積分回路６１及び完全積分回路６２からなる第１フィルタ部と、完全積分回路６３、完全積分回路６４、反転回路６５及び反転回路６６からなる第２フィルタ部と、負帰還抵抗である抵抗３５を含むラインＬ３と、から構成される。オペアンプＡＰ１〜ＡＰ６の各々の非反転入力端子は、基準電圧Ｖｒｅｆに接続されている。
【００５７】
また、フィルタ回路を構成するキャパシタ及び抵抗の数や値をスイッチ切替等により可変とし、フィルタ特性を変化させることが可能な回路としてもよい。
【００５８】
また、オペアンプＡＰ１〜ＡＰ４の代わりにインバータ型の反転増幅器の組み合わせ等を用いて完全積分回路及び完全積分回路を構成してもよい。
【００５９】
また、上記実施例１では、スーパーヘテロダイン方式の受信機において、デジタル処理回路にてイメージ妨害波の除去を行う例について説明した。しかし、デジタル処理回路で処理を行う代わりに、例えばアナログフィルタよりも前段にイメージ妨害波を除去するための別のフィルタを設けてイメージ妨害波の除去を行ってもよい。かかる場合にも、本発明のフィルタ回路１５はイメージ妨害波の減衰処理を行わないため、フィルタ回路１５における減衰処理の影響を考慮することなく、当該別のフィルタにおいて適切にイメージ妨害波の除去を行うことができる。
【００６０】
また、実施例１ではミキサによる周波数変換が１段のいわゆるシングルスーパーヘテロダイン方式の受信機を用いる例について説明し、実施例２では周波数変換のないストレート方式の受信機を用いる例について説明した。しかし、これに限られず、ダブルスーパーヘテロダイン方式やスライディングＩＦ方式等の２段以上の周波数変換を行う受信機を用いてもよい。
【００６１】
要するに、本発明に係るフィルタ回路は、直列接続された不完全積分回路（２１）及び第１の完全積分回路（２２）から構成され、信号入力部と信号出力部とを有する第１フィルタ部と、不完全積分回路又は第１の完全積分回路に負帰還接続された少なくとも１の完全積分回路（２３，２４）を含む第２フィルタ部と、第１フィルタ部の信号出力部と信号入力部との間に接続された負帰還抵抗（３５，３６）と、を含むことを特徴とするものである。
【符号の説明】
【００６２】
１０，５０            無線受信機
１１，５１            アンテナ
１２，５２            低雑音増幅器
１３                  局部発振器
１４ａ，１４ｂ        ミキサ
１５ａ，１５ｂ，５３  フィルタ回路
１６ａ，１６ｂ，５４  ＡＤＣ
１７，５５            デジタル処理回路
１８，５６            復調部
２１                  不完全積分回路
２２〜２４            完全積分回路
３１〜４４            抵抗
６１                  不完全積分回路
６２〜６４            完全積分回路
６５，６６            反転回路
【図１】
0006560053.tif 000002
【図２】
0006560053.tif 000003
【図３】
0006560053.tif 000004
【図４】
0006560053.tif 000005
【図５】
0006560053.tif 000006
【図６】
0006560053.tif 000007
【図７】
0006560053.tif 000008
【図８】
0006560053.tif 000009
【図９】
0006560053.tif 000010
【図１０】
0006560053.tif 000011
【図１１】
0006560053.tif 000012
【図１２】
0006560053.tif 000013
【図１３】
0006560053.tif 000014
【図１４】
0006560053.tif 000015