(57)【特許請求の範囲】
【請求項１】
複数の分割絵素からなる絵素を複数備えた液晶表示パネルと、
入力映像信号の階調毎かつ前記絵素毎に設定された補正データを記憶する記憶部と、
前記入力映像信号を前記補正データに基づいて補正して前記絵素毎の補正後映像信号を生成する補正演算部と、
前記補正後映像信号に応じて前記各分割絵素を駆動する駆動部とを備え、
前記補正データは、測定用画像を表示させた前記液晶表示パネルの表示特性を複数の視角方向から測定した結果に基づいて、前記液晶表示パネルの表示ムラを視角方向が異なる場合でも抑制できるように生成された補正データであり、
前記補正データは、前記各分割絵素に同電位を印加したときの前記液晶表示パネルの表示特性を複数の視角方向から測定した結果に基づいて前記絵素毎に設定された補正データであることを特徴とする液晶表示装置。
【請求項２】
前記駆動部は、ゲートドライバとソースドライバとを備え、
前記絵素は２つの分割絵素からなり、
各絵素を構成する２つの分割絵素は互いに異なるゲートバスラインに接続され、かつ互いに共通のソースバスラインに接続されており、
前記ゲートドライバは前記ゲートバスラインを順次選択し、
前記ソースドライバは、前記ゲートドライバにより選択されたゲートバスラインに接続されている各分割絵素に対して前記ソースバスラインを介して前記補正後映像信号における当該分割絵素の階調に応じた電位を印加することを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記駆動部は、ゲートドライバとソースドライバとを備え、
前記絵素は２つの分割絵素からなり、
各絵素を構成する２つの分割絵素は互いに共通のゲートバスラインに接続され、かつ互いに異なるソースバスラインに接続されており、
前記ゲートドライバは前記ゲートバスラインを順次選択し、
前記ソースドライバは、前記ゲートドライバにより選択されたゲートバスラインに接続されている各分割絵素に対して前記ソースバスラインを介して前記補正後映像信号における当該分割絵素の階調に応じた電位を印加することを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記ソースドライバは、
映像信号における複数の階調値に対応する前記ソースバスラインに対する出力電圧の設定情報を２組記憶した基準電位記憶部を備え、
前記絵素を構成する２つの分割絵素に対する出力電圧を、２組の前記設定情報のうちの互いに異なる組の設定情報を用いて設定することを特徴とする請求項２または３に記載の液晶表示装置。
【請求項５】
前記基準電位記憶部は、前記２組の設定情報をソースバスライン毎または複数のソースバスラインからなるソースバスライン群毎に記憶しており、
前記ソースドライバは、各分割絵素に対する出力電圧を当該分割絵素が接続されたソースバスラインに対応する前記設定情報を用いて設定することを特徴とする請求項４に記載の液晶表示装置。
【請求項６】
前記駆動部は、ゲートドライバとソースドライバとを備え、
前記絵素は２つの分割絵素からなり、
各絵素を構成する２つの分割絵素は互いに共通のゲートバスラインに接続され、かつ互いに共通のソースバスラインに接続されており、
前記ゲートドライバは前記ゲートバスラインを順次選択し、
前記ソースドライバは、前記ゲートドライバにより選択されたゲートバスラインに接続されている各分割絵素に対して前記ソースバスラインを介して前記補正後映像信号における当該分割絵素の階調に応じた電位を印加し、
前記各絵素は、
画素電極と、
ゲート端子がゲートバスラインに接続され、ソース端子がソースバスラインに接続され、ドレイン端子が画素電極に接続されたスイッチング素子と、
前記画素電極に対して液晶層を介して対向配置された対向電極と、
前記画素電極と容量結合する補助容量電極とを備え、
前記補助容量電極は、絵素を構成する２つの分割絵素についてそれぞれ個別に設けられ、かつ前記２つの分割絵素毎に異なる電位が印加されることを特徴とする請求項１に記載の液晶表示装置。
【請求項７】
前記入力映像信号における絵素の階調と当該絵素を構成する２つの分割絵素の階調の組み合わせとを対応付けた分割設定情報を記憶した分割設定記憶部と、
前記分割設定情報に応じて前記入力映像信号における各絵素を複数の分割絵素に分割した分割映像信号を生成する絵素分割部とを備え、
前記記憶部は、前記分割映像信号の階調毎かつ前記絵素毎に設定された補正データを記憶し、
前記補正演算部は、前記分割映像信号を前記補正データに基づいて補正して前記絵素毎の補正後映像信号を生成し、
前記分割映像信号の各分割絵素で使用される階調数が前記入力映像信号の各絵素で使用される階調数よりも少ないことを特徴とする請求項１から６のいずれか１項に記載の液晶表示装置。
【請求項８】
前記記憶部は、前記補正データとして前記液晶表示パネルを互いに異なる視角方向から見たときに視認される表示ムラを補正するように生成された複数の第１補正データを記憶しており、
前記補正演算部は、複数の前記第１補正データを組み合わせることによって生成した第２補正データに基づいて前記入力映像信号を補正し、前記補正後映像信号を生成することを特徴とする請求項１から７のいずれか１項に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、製造上のばらつき等によって液晶表示パネルに発生する表示ムラを視認しにくくするための技術に関するものである。
【背景技術】
【０００２】
ＶＡ（vertical alignment）モード等の液晶表示装置は、画素に印加する電圧を変化させることにより液晶分子の基板面に対する傾斜角度を変化させて階調表示を行うようになっている。
【０００３】
このため、ＶＡモードの液晶表示装置には、液晶分子の傾きによって視角特性が変化するので、正面から見たときと斜めから見たときとで階調輝度比の曲線（カーブ）が異なるという問題がある。
【０００４】
このような問題を改善するための技術として、例えば特許文献１には、１つのサブピクセルを複数の分割サブピクセルに分割し、各分割サブピクセルを個別に制御することにより、斜めから見たときの視角特性の改善を図る技術が開示されている。
【０００５】
また、特許文献２には、製造上のばらつき等によって液晶表示パネルに発生する表示ムラ（いわゆる表示斑など）を補正するために、液晶表示パネルにベタ画像を表示させてそれを撮影し、撮影結果に基づいて表示ムラを打ち消すための補正データを生成し、画像表示を行う際に表示画像データを上記補正データで補正する技術が開示されている。
【０００６】
なお、視角特性が良好な液晶表示パネルとして横電界方式の液晶表示パネルが存在するが、垂直電界方式にはコントラストが良好である等の利点がある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００８−２８７０４２号公報
【特許文献２】国際公開第ＷＯ２０１２／１３３８９０Ａ１号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、ＶＡモードの液晶表示装置において、上記特許文献１のように視角特性を改善するためにサブピクセルを複数の分割サブピクセルに分割して表示を行う場合、サブピクセルの輝度は、明るい分割サブピクセル（明分割サブピクセル）の輝度と暗い分割サブピクセル（暗分割サブピクセル）の輝度との平均値により表現される。
【０００９】
このため、上記特許文献１のようにサブピクセルを複数の分割サブピクセルに分割して表示を行う構成に、上記特許文献２のようにベタ画像を表示させた表示画面を撮影して補正データを生成する方法を適用する場合、測定の際の入力信号で想定されているサブピクセルに対する印加電圧と、実際に各分割サブピクセルに印加される電圧とは異なる。例えば、サブピクセルに対する入力信号の階調がＶ５２の場合、各分割サブピクセルの階調はそれぞれＶ４８，Ｖ５３に設定される。
【００１０】
また、正面から見たときに視認される階調と斜めから見たときに視認される階調とのずれ量は、表示させる階調によって変化する。このため、ベタ画像を表示させた表示画面を撮影して補正データを生成する方法では、斜め方向から見たときの表示ムラを適切に補正できない場合がある。
【００１１】
例えば、階調Ｖ４８、階調Ｖ５２、および階調Ｖ５３の表示ムラを、それぞれ、mura_V48、mura_V52、mura_V53とする。
【００１２】
本来であれば、階調Ｖ５２の表示ムラの値はmura_V52であるが、分割サブピクセルを用いる構成において各分割サブピクセルの階調をＶ４８，Ｖ５３に設定して撮影することにより測定して得られる表示ムラは（mura_V48+mura_V53)/2になる。
【００１３】
この場合、正面から見たときの表示ムラについては、本来の値とは多少ずれているものの、mura_V52=(mura_V48+mura_V53)/2として）で表示ムラの補正を行うことはできる。
【００１４】
しかしながら、上述したように、正面から見たときに視認される階調と斜めから見たときに視認される階調とのずれ量は表示させる階調によって変化するので、それぞれの分割サブピクセルは印加された電圧に応じた視角特性を持ち、斜めから見たときの分割サブピクセルの階調のずれ量の合計値は正面から見たときよりも大きくなる。このため、正面から見た場合と斜めから見た場合とで必要とされる補正量が異なる。
【００１５】
この問題を解消するために、明分割サブピクセルと暗分割サブピクセルの場合の印加電圧毎の表示ムラをそれぞれ正確に測定できればよいのだが、分割サブピクセルは１フレームあるいは１フレーム以下の周期で明分割サブピクセルと暗分割サブピクセルとが切り替えられるため、現在用いられているフォトマルチプライヤーやＣＣＤ等の撮影手段の撮影速度（時間分解能）では適切に測定できない。すなわち、フォトマルチプライヤーやＣＣＤ等の撮影手段では、受光した光を電子に変換し、その充電時間に応じて輝度を測定している。このため、特に、暗い階調の場合に充電時間が長くかかる。また、各分割サブピクセルは交流駆動されるため、印加電圧が正極性の場合と負極性の場合とで輝度の変化があり、それを分離する必要があるのでさらに高速な時間分解能が要求される。
【００１６】
本発明は、上記の問題点に鑑みて成されたものであり、その目的は、サブピクセルを複数の分割サブピクセルに分割して表示を行う液晶表示パネルにおいて、視角方向にかかわらず表示ムラを適切に補正することにある。
【課題を解決するための手段】
【００１７】
本発明の一態様にかかる液晶表示装置は、複数の分割絵素からなる絵素を複数備えた液晶表示パネルと、入力映像信号の階調毎かつ前記分割絵素毎に設定された補正データを記憶する記憶部と、入力映像信号を前記補正データに基づいて補正して前記分割絵素毎の補正後映像信号を生成する補正演算部と、前記補正後映像信号に応じて前記各分割絵素を駆動する駆動部とを備え、前記補正データは、所定の測定用画像を表示させた前記液晶表示パネルの表示特性を複数の視角方向から測定した結果に基づいて、前記液晶表示パネルの表示ムラを視角方向が異なる場合でも抑制できるように生成された補正データであることを特徴としている。
【発明の効果】
【００１８】
上記の構成によれば、測定用画像を表示させた前記液晶表示パネルの表示特性を複数の視角方向から測定した結果に基づいて前記液晶表示パネルの表示ムラを視角方向が異なる場合でも抑制できるように生成された補正データを用いて入力映像信号を補正し、補正後映像信号に基づいて各分割絵素を駆動する。これにより、視角方向にかかわらず、表示ムラを適切に補正することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施形態１にかかる液晶表示装置の概略構成を示す説明図である。
【図２】図１に示した液晶表示装置に備えられる液晶表示パネルの各分割サブピクセルにおける階調輝度比特性を示すグラフである
【図３】図１に示し液晶表示装置において入力映像信号の階調に対する各分割サブピクセルの階調の組み合わせを最適化した場合に表示画面を斜め方向から見たときの階調輝度比曲線の一例を示す説明図である。
【図４】液晶表示装置の表示画面に生じる表示ムラの一例を示す説明図である。
【図５】（ａ）は図４に示した表示画面の表示輝度値を特定方向から測定した結果のうちｘ方向の１ラインの輝度データを示すグラフであり、（ｂ）は（ａ）の測定結果にローパスフィルタをかけた結果を示すグラフである。
【図６】本発明の実施形態１において補正データを作成するために行う測定の測定方法の一例を示す説明図である。
【図７】本発明の実施形態２にかかる液晶表示装置の概略構成を示す説明図である。
【図８】図７に示した液晶表示装置に備えられる液晶表示パネルの断面図である。
【図９】図８に示した液晶表示パネルに備えられるＴＦＴガラス基板の構成を示す説明図である。
【図１０】図８に示した液晶表示パネルにおける各分割サブピクセルの等価回路図である。
【図１１】図８に示した液晶表示パネルにおける各分割サブピクセルに印加される電位の波形を示す説明図である。
【図１２】図７に示した液晶表示装置におけるゲートドライバおよびソースドライバの出力信号を示す説明図である。
【図１３】図７に示した液晶表示装置におけるソースドライバの入出力信号を示す説明図である。
【図１４】図７に示した液晶表示装置で取り扱われる信号を示す説明図であり、（ａ）はサブピクセル分割部に入力されるサブピクセル毎の入力映像信号、（ｂ）は補正演算部によって補正された分割サブピクセル毎の補正後映像信号、（ｃ）はサブピクセル並替部から液晶コントローラへの出力信号を示している。
【図１５】図７に示した液晶表示装置における印加電圧と液晶分子の配向方向との関係を示す説明図であり、（ａ）は電圧を印加していない時、（ｂ）は電圧印加時の状態を示している。
【図１６】ＭＶＡ構造の液晶表示パネルにおいて電極表面に形成される構造物の概略構成を示す説明図であり、（ａ）は基板面平行方向から見た断面図、（ｂ）は基板面法線方向から見た平面図である
【図１７】ＣＳＰ構造の液晶表示パネルにおいて電極表面に形成される構造物の概略構成を示す説明図であり、（ａ）は基板面平行方向から見た断面図、（ｂ）は基板面法線方向から見た平面図である
【図１８】図７に示した液晶表示装置において分割サブピクセル駆動を行っていない液晶表示パネルを複数の視角方向から見た場合の、映像信号の階調と視認される輝度を正規化した輝度比との関係を示すグラフである。
【図１９】図７に示した液晶表示装置において分割サブピクセル駆動を行っている液晶表示パネルを複数の視角方向から見た場合の、映像信号の階調と視認される輝度を正規化した輝度比との関係を示すグラフである。
【図２０】（ａ）〜（ｇ）は、図７に示した液晶表示装置における視角方向に応じて視認される表示ムラの一例を示す説明図である。
【図２１】図７に示した液晶表示装置における補正データを生成するための処理で行われる演算を示す説明図である。
【図２２】（ａ）は図７の液晶表示装置において階調Ｖ０のベタ画像を表示させた場合の表示画面の一例を示す説明図であり、（ｂ）は（ａ）の表示画面の輝度を測定した測定データにおける横方向に延伸する１ライン分のデータを抽出したグラフであり、（ｃ）は（ｂ）の測定データに対して２次元フーリエ変換を施して高周波成分の除去を行い、２次元逆フーリエ変換を施して得られるデータを示すグラフである。
【図２３】本発明の実施形態３にかかる液晶表示装置の液晶表示パネルに備えられるＴＦＴガラス基板の構成を示す説明図である。
【図２４】図２２に示した液晶表示装置で取り扱われる信号を示す説明図であり、（ａ）はサブピクセル分割部に入力されるサブピクセル毎の入力映像信号、（ｂ）は補正演算部によって補正された分割サブピクセル毎の補正後映像信号、（ｃ）はサブピクセル並替部から液晶コントローラへの出力信号を示している。
【図２５】本発明の実施形態４にかかる液晶表示装置の構成を示す説明図である。
【図２６】図２５に示した液晶表示装置において、サブピクセルの映像信号を分割サブピクセルの映像信号に分割した分割映像信号において用いられる階調の頻度を示す説明図である。
【図２７】本発明の実施形態５にかかる液晶表示装置の構成を示す説明図である。
【図２８】図２７に示した液晶表示装置の液晶表示パネルに備えられるＴＦＴガラス基板の構成を示す説明図である。
【図２９】図２７に示した液晶表示装置のソースドライバに備えられる階調ＤＡＣの構成を示す説明図である。
【図３０】（ａ）および（ｂ）は、図２７に示した階調ＤＡＣに備えられる２つの不揮発性メモリに格納される出力電圧の設定情報の一例を示す説明図である。
【図３１】図２７に示した液晶表示装置におけるソースドライバと液晶表示パネルとの接続部の構成を示す説明図である。
【図３２】図２７に示した液晶表示装置のソースドライバの構成例を示す説明図である。
【図３３】図２７に示した液晶表示装置において用いられる演算式を示す説明図である。
【図３４】図２７に示した液晶表示装置における、分割サブピクセルに印加される電圧に対する輝度比を示した液晶の電圧輝度比曲線である。
【図３５】図２７に示した液晶表示装置において分割サブピクセルに供給される電圧波形を示す説明図である。
【図３６】図２７に示した液晶表示装置において分割サブピクセルに供給される電圧の極性を示す説明図である。
【図３７】図２７に示した液晶表示装置における液晶表示パネルの駆動信号の波形を示す説明図である。
【図３８】図２７に示した液晶表示装置の視角特性を示すグラフである。
【図３９】（ａ）はソースバスラインに対する印加電圧を１種類の設定情報のみに基づいて設定する比較例にかかる設定情報の一例を示しており、（ｂ）は（ａ）の設定情報に基づいて図２７に示した液晶表示装置を駆動した比較例の視角特性を示すグラフである。
【図４０】図２７に示した液晶表示装置の補正データを作成する際に行う測定用の表示に用いるソースバスラインに対する印加電圧の設定情報を示しており、（ａ）は暗分割サブピクセル用の設定情報、（ｂ）は明分割サブピクセル用の設定情報を示している。
【図４１】本発明の実施形態６にかかる液晶表示装置の構成を示す説明図である。
【図４２】図４１に示した液晶表示装置の液晶表示パネルに備えられるＴＦＴガラス基板およびＣＦガラス基板の構成を示す説明図である。
【図４３】図４１に示した液晶表示装置における各分割サブピクセルの等価回路図である。
【図４４】図４１に示した液晶表示装置に備えられるＶＣＯＭ電源回路の構成を示す説明図である。
【図４５】図４１に示した液晶表示装置に備えられるＣＳ電源回路の構成を示す説明図である。
【図４６】図４１に示した液晶表示装置に備えられる階調ＤＡＣの構成例を示す説明図である。
【図４７】図４１に示した液晶表示装置において各補助容量配線に対向電圧を供給した時の分割サブピクセルの電圧波形を示している。
【図４８】図４１に示した液晶表示装置における分割サブピクセルの駆動電圧波形を示す説明図であり、（ａ）は明分割サブピクセル、（ｂ）は暗分割サブピクセルの駆動電圧波形を示している。
【図４９】図４１に示した液晶表示装置において、ＣＳ電源回路の出力波形の振幅を０．２Ｖとした場合の、明分割サブピクセルおよび暗分割サブピクセルにおける画素電極３４と対向電極３５との電位差を示す説明図である。
【図５０】（ａ）は図４１に示した液晶表示装置の階調輝度比曲線を示すグラフであり、（ｂ）は補助容量配線の電位を対向電極電位で一定にした比較例の階調輝度比曲線を示すグラフである。
【発明を実施するための形態】
【００２０】
〔実施形態１〕
（１−１．液晶表示装置１ａの構成）
本発明の一実施形態について説明する。なお、本実施形態において、表示ムラ（表示斑あるいは色斑ともいう）とは、ピクセル（画素）毎の特性の相違やバックライトの特性の相違などに起因してピクセル毎の輝度や色度（計測される輝度や色度）にバラつきが生じる現象を意味する。また、輝度ムラとはバックライトの特性の相違に起因して表示画面の中央部から端部に近づくにつれて輝度（計測される輝度）が低くなる現象を意味する。
【００２１】
図１は、本実施形態にかかる液晶表示装置１ａの概略構成を示す説明図である。この図に示すように、液晶表示装置１ａは、液晶表示パネル１０、ゲートドライバ（ゲート駆動手段、駆動部）１１、ソースドライバ（ソース駆動手段、駆動部）１２、液晶コントローラ（駆動部）１３、補正演算部１４、および記憶部１５を備えている。
【００２２】
記憶部１５には、液晶表示パネル１０の表示ムラを視認されにくくするように入力映像信号を補正するための補正データが予め格納されている。本実施形態では、液晶表示パネル１０を視角方向にかかわらず表示ムラを視認されにくくできる補正データ、すなわち液晶表示パネル１０を正面（表示面法線方向）から見た場合だけでなく、斜め方向（表示面法線方向に対して傾斜した方向）から見た場合でも表示ムラを視認されにくくできる補正データを予め作成し、記憶部１５に記憶させておく。補正データの生成方法については後述する。
【００２３】
補正演算部１４は、入力映像信号に対して記憶部１５から読み出した補正データに応じた補正処理を行って補正後映像信号を生成し、液晶コントローラ１３に伝送する。
【００２４】
液晶コントローラ１３は、補正演算部１４から入力される補正後映像信号に基づいて液晶表示パネル１０の動作を制御するための各種制御信号を生成し、ゲートドライバ１１およびソースドライバ１２に出力する。
【００２５】
ゲートドライバ１１およびソースドライバ１２は、液晶コントローラ１３から入力される制御信号に基づいて液晶表示パネル１０の各分割サブピクセルを駆動する。
【００２６】
液晶表示パネル１０は、図１に示したように、多数のピクセル（画素）２０を備えており、各ピクセル２０は３つのサブピクセル（絵素）２１を備えている。すなわち、ピクセル２０は、Ｒ（赤）のサブピクセル２１Ｒ、Ｇ（緑）のサブピクセル２１Ｇ、およびＢ（青）のサブピクセル２１Ｂの３つのサブピクセル２１により構成されている。また、各サブピクセル２１は、それぞれ２つの分割サブピクセル（分割絵素）２２を備えている。すなわち、サブピクセル２１Ｒは分割サブピクセル２２Ｒａ，２２Ｒｂを備えており、サブピクセル２１Ｇは分割サブピクセル２２Ｇａ，２２Ｇｂを備えており、サブピクセル２１Ｂは分割サブピクセル２２Ｂａ，２２Ｂｂを備えている。
【００２７】
なお、本実施形態では、液晶表示パネル１０として、マルチピクセルを採用したパネルを用いている。マルチピクセルは、垂直電界方式のＶＡモードの視野角特性を改善するために、ＭＶＡ（マルチドメインＶＡ）あるいはＣＳＰ（円形構造あるいは円形の突起物。CIRCLE SHAPE PROJECTION。）のピクセルを、マルチピクセルガンマコントロールと呼ばれる駆動方法で駆動する。
【００２８】
（１−２．補正データの生成）
次に、補正データの生成方法について説明する。
【００２９】
（１−２−１．特定方向から見た場合の補正値の算出）
図２は、液晶表示パネル１０の各分割サブピクセルにおける階調輝度比特性を示すグラフである。図２のグラフ中に示した各曲線は、異なる視角方向から見た場合に視認される階調を示しており、一番下の曲線は正面から見た場合を示しており、上側に位置する曲線ほど視角（液晶表示パネル１０の表示面法線方向に対する傾斜角度）を示している。
【００３０】
図２からわかるように、液晶表示パネル１０の視角が大きいほど、特に中間調の階調で輝度比が大きくなり、白っぽく視認される。このため、自然画を表示した場合などに、表示画面を斜め方向から見ると白っぽい画像に視認されやすくなる。なお、図２からわかるように、どの方位（表示画面に平行な面において所定方向を基準方位（０°）としたときの表示画面を見る方向の基準方位に対する角度）から見るかによって変化の度合いは異なる。これは、液晶表示パネル固有の特性である。
【００３１】
入力映像信号に対する輝度の特性をＧ（ｔ，φ，θ）とする。ここで、ｔは入力映像信号の階調であり、ｔ＝０が黒（最も輝度が低い）を示し、ｔの数値が大きくなるほど輝度が明るくなることを示す。φおよびθは液晶表示パネル１０をどの方向から見るかを極座標で表したものであり、φは液晶表示パネル１０の表示面平行方向における方位（液晶表示パネル１０における表示面に平行な面における所定方向を０とした時の当該所定方向に対する回転角度）を示し、θは液晶表示パネル１０の表示面法線方向となす角度を示す。なお、以下の説明では、輝度を正規化した輝度比を用いて説明する。
【００３２】
ｔが最大値ｔｍａｘである時に輝度が最大となるので、輝度比Ｇｎｏｒｍ（ｔ，φ，θ）は、
Ｇｎｏｒｍ（ｔ，φ，θ）＝Ｇ（ｔ，φ，θ）／Ｇ（ｔｍａｘ，φ，θ）
で表される。
【００３３】
なお、上記式はモノクロパネルの場合のものであるが、カラーパネルの場合には構成する色毎に上記式に基づいて同様の処理を行えばよい。例えば、三色パネルの場合には通常は３原色である赤緑青のパラメータが、四色パネルの場合には赤緑青に加えて黄色等のパラメータが存在するが、それら各色について上記式に基づく同様の処理を行えばよい。
【００３４】
なお、正面の階調輝度比特性については、一般にγ＝２．２が基準となっているので、
Ｇｎｏｒｍ（ｔ，０，０）＝Ｇｎｏｒｍ（０，０，０）＋１／（Ｇｎｏｒｍ（ｔｍａｘ，０，０）−Ｇｎｏｒｍ（０，０，０））×（ｔ／ｔｍａｘ）２．２
によって示される曲線を目標として設計を行う。
【００３５】
この液晶表示パネル１０における、座標（ｘ，ｙ）の入力映像信号の階調をｔ（ｘ，ｙ）とすると、輝度比Ｌｎｏｒｍは、
Ｌｎｏｒｍ（ｘ，ｙ，φ，θ）＝Ｇｎｏｒｍ（ｔ（ｘ，ｙ），φ，θ）
となる。
【００３６】
図１に示したように、１つのサブピクセル２１を２つの分割サブピクセル２２ａ，２２ｂに分割する場合、明るい側の分割サブピクセル（明分割サブピクセル）の輝度比ＬＨｎｏｒｍと暗い側の分割サブピクセル（暗分割サブピクセル）の輝度比ＬＬｎｏｒｍとの平均値と、分割前のサブピクセル２１の輝度比Ｌｎｏｒｍとは、
Ｌｎｏｒｍ（ｘ，ｙ，φ，θ）＝（ＬＨｎｏｒｍ（ｘ，ｙ，φ，θ）＋ＬＬｎｏｒｍ（ｘ，ｙ，φ，θ））／２
となり、等しくなる。なお、サブピクセル内の明分割サブピクセルと暗分割サブピクセルとは定期的に入れ替えられる。
【００３７】
分割サブピクセルは、輝度に依存して視角特性が変化するので、明分割サブピクセルの輝度と暗分割サブピクセルの輝度との組み合わせを変えることにより、視角特性が変化する。このため、この組み合わせを最適化することによって視野角を改善させることができる。
【００３８】
また、ＬＨｎｏｒｍおよびＬＬｎｏｒｍを階調輝度比の関数ＧＨｎｏｒｍおよびＧＬｎｏｒｍに書き換えると、
ＬＨｎｏｒｍ（ｘ，ｙ，φ，θ）＝ＧＨｎｏｒｍ（ｔ（ｘ，ｙ），φ，θ）
ＬＬｎｏｒｍ（ｘ，ｙ，φ，θ）＝ＧＬｎｏｒｍ（ｔ（ｘ，ｙ），φ，θ）
となる。なお、ＧＨｎｏｒｍおよびＧＬｎｏｒｍは、Ｇｎｏｒｍと同じくｘ，ｙに依存しないので、各ピクセルで同じ処理を行えばよい。
【００３９】
図３は、図１に示したようにサブピクセルを２つの分割サブピクセルに分割し、入力映像信号の階調に対する各分割サブピクセルの階調の組み合わせを最適化した場合に、表示画面を斜め方向から見たときの階調輝度比曲線（階調輝度比カーブ）の一例を示している。この図に示すように、各分割サブピクセルの階調の組み合わせを最適化することにより、斜めから見たときの階調輝度比曲線を正面から見た場合の階調輝度比曲線に近づけることができる。
【００４０】
なお、斜めから見たときの階調輝度比曲線と正面から見た場合の階調輝度比曲線とが同一にならないのは、各分割サブピクセルの階調値として選択できる値を、斜めから見たときの各分割サブピクセルの階調輝度値曲線の値から選択する必要があるためである。なお、各分割サブピクセルの階調の最適化方法は、分割サブピクセルの駆動方法によって異なる。各分割サブピクセルの階調の最適化方法および分割サブピクセルの駆動方法の具体例については、後述する実施形態２以降で説明する。
【００４１】
図４は、Ｖ１２７（画像データが８ビットの場合の画素値（階調値）１２７）のグレーのベタ画像を表示させた表示画面の一例を示している。この図に示すように、液晶表示装置の表示画面には、液晶表示パネルの製造上のばらつき等により、暗く表示される部分や明るく表示される部分などの斑状の表示ムラが生じる場合がある。
【００４２】
図５の（ａ）は、図４に示した表示画面の表示輝度値を特定方向から測定した結果のうちｘ方向の１ラインの輝度データを示している。輝度値の測定方法は特に限定されるものではなく、例えば、トプコン社製の輝度色度測定装置（ＵＡ−１０００Ａ等）、コニカミノルタ社製の２次元色彩輝度計（ＣＡ−２０００等）の面輝度計を用いてもよく、ニコン社やソニー社などの高精細デジタルカメラまたは産業用カメラ等を用いてもよい。
【００４３】
図５の（ｂ）は、図５の（ａ）の測定結果にローパスフィルタをかけたものである。ローパスフィルタと通すことにより、周波数の高い成分が無くなり、画面全体がなだらかな変化となる。なだらかな変化は人間の目に認識されにくいので、これによって斑を補正することができる。ローパスフィルタにするのは、液晶表示装置に備えられるバックライト（図示せず）は表示画面の中央が明るくなり、周縁部が暗くなるものが多いため、完全にフラットにしようとすると暗い方に合わせることになって中央の輝度が暗くなりすぎるためである。
【００４４】
本実施形態では、図５の（ａ）の輝度値と図５の（ｂ）の輝度値との差分を補正値として算出する。これにより、入力映像信号に補正値を加えることにより、ローパスフィルタを通した後と同様のデータを得ることができる。
【００４５】
なお、液晶表示パネルに生じる表示ムラは、例えばセル厚のばらつきに起因する斑状の表示ムラのように、階調依存性を有する場合がある。このため、本実施形態では、複数の入力階調（具体的にはＶ３１，Ｖ６３，Ｖ９５，Ｖ１２７，Ｖ１５９，Ｖ１９１，Ｖ２２３）について、輝度値の測定結果とそれにローパスフィルタをかけた結果との差分を用いて補正値を算出し、その他の階調の補正値については補間演算により算出する。これにより、階調毎に異なる補正を行うことができるので、階調依存性を有する表示ムラであっても適切に補正することができる。
【００４６】
（１−２−２．補正データの算出）
ところで、上述したマルチピクセルの場合、分割サブピクセルの輝度の組み合わせを調整することによって視角特性を改善しているので、入力映像信号におけるサブピクセルの輝度と当該サブピクセルを構成する各分割サブピクセルの輝度とが異なる。このため、階調依存性のある表示ムラを補正する場合、表示ムラの補正値がサブピクセルに対して生成されるのに対し、実際に液晶に印加される電圧は分割サブピクセル毎に異なる電圧になる。
【００４７】
その結果、特定方向から測定した結果に基づいて算出した補正値を用いて入力映像信号を補正すると、上記特定方向から見た場合には分割サブピクセルの輝度の合計値に対して補正を行うことになるのでサブピクセルを分割サブピクセルに分割することによって発生する差異も含めて補正を行うことができる。このため、測定を行った方向から見た場合の表示ムラの補正は適切に行われているかのように見える。
【００４８】
しかしながら、実際には分割サブピクセルでの表示ムラの補正は適切には行われておらず、例えば、明分割サブピクセルまたは暗分割サブピクセルの一方だけを点灯させると、特定方向から見た場合でも表示ムラが視認される。
【００４９】
分割サブピクセル駆動では、視角によって明分割サブピクセルの輝度と暗分割サブピクセルの輝度との視認される輝度に及ぼす比率が変化する。このため、補正値の算出のために測定を行った方向から見た場合には、明分割サブピクセルと暗分割サブピクセルとで相殺されて見えていなかった表示ムラが、測定を行った方向と異なる方向から見た場合には相殺されなくなって表示ムラが視認されてしまう。
【００５０】
この点について、具体的に説明すると、以下の通りである。まず、補正前の輝度比をＬｎｏｒｍ＿ｒ（ｘ，ｙ，φ，θ）とする。例えば、Ｌｎｏｒｍ＿ｒ（２２２，３２０，０，０）は、座標（２２２，３２０）を正面（表示画面法線方向）から測定した輝度比を表す。また、補正後の輝度比、すなわちローパスフィルタを通した後の輝度比をＬｎｏｒｍ’とする。
【００５１】
この場合、正面から測定した場合の補正前（測定結果）の輝度比Ｌｎｏｒｍ＿ｒ（ｘ，ｙ、０，０，ｔ）と補正後の輝度比Ｌｎｏｒｍ’（ｘ，ｙ，０，０，ｔ）との関係は、
Ｌｎｏｒｍ’（ｘ，ｙ，０，０，ｔ）＝Ｌｎｏｒｍ＿ｒ（ｘ，ｙ、０，０，ｔ）＋Ｌｍｕｒａ（ｘ，ｙ，ｔ）      ・・・（１）
で表される。ここで、Ｌｍｕｒａは表示ムラの補正値であり、ｔは入力映像信号の階調である。
【００５２】
上記の斑補正値は、
Ｌｍｕｒａ（ｘ，ｙ，ｔ）＝Ｌｎｏｒｍ’（ｘ，ｙ，０，０，ｔ）−Ｌｎｏｒｍ＿ｒ（ｘ，ｙ，０，０，ｔ）      ・・・（２）
より求められる。
【００５３】
また、Ｌｎｏｒｍ’（ｘ，ｙ，０，０，ｔ）は、
Ｌ’（ｘ，ｙ，ｃ，ｔ）＝Ｌ（ｘ，ｙ，ｃ，ｔ＋ｔ＿ｍｕｒａ）      ・・・（３）
と書き直すことができる。ここで、ｃはサブピクセルの色、ｔ＿ｍｕｒａは階調の補正値を表している。
【００５４】
また、マルチピクセルの場合は、１つのサブピクセルが２つの分割サブピクセルに分割されているので、Ｌ（ｘ，ｙ，ｃ，ｔ）は、下記式で表される。
【００５５】
【数１】
0006577223.tif 000002
【００５６】
ここで、ｍは分割サブピクセルの番号を表し、Ｍはサブピクセルの分割数（１サブピクセルに対する分割サブピクセルの数）を表す。
【００５７】
したがって、１つのサブピクセルを２つの分割サブピクセルに分割する場合、
Ｌ（ｘ，ｙ，ｃ，ｔ）＝Ｌｓｕｂ（ｘ，ｙ，ｃ，ｔ，０）＋Ｌｓｕｂ（ｘ，ｙ，ｃ，ｔ，１）      ・・・（５）
となり、補正値は、
Ｌ（ｘ，ｙ，ｃ，ｔ＋ｔ＿ｍｕｒａ）＝Ｌｓｕｂ（ｘ，ｙ，ｃ，ｔ＋ｔ＿ｍｕｒａ，０）＋Ｌｓｕｂ（ｘ，ｙ，ｃ，ｔ＋ｔ＿ｍｕｒａ，１）    ・・・（６）
となる。
【００５８】
このように算出した補正値は、正面から見た場合には上記式（４）を満たしているので上記式（３）と同じになる。
【００５９】
ところが、斜め方向から見た場合には、階調輝度比の曲線が正面から見た場合と異なるので、上記式（６）は成立しなくなる。そのため、上記補正値に基づいて入力映像信号を補正しても、斜めから見た場合には表示ムラが視認されてしまう。
【００６０】
そこで、本実施形態では、ベタ画像（測定用画像）が表示された液晶表示パネルの各部の輝度を複数方向から測定してそれぞれの測定方向に対応する補正値を算出し、それら各補正値に基づいて入力映像信号に適用すべき補正データを算出する。すなわち、斜め方向から見た場合であっても上記式（６）における左辺と右辺との差が小さくなるように補正値を算出する。
【００６１】
まず、ベタ画像（測定用画像）が表示された液晶表示パネルの各部の輝度を、表示画面に平行な面における基準方位に対する時計回りの方位φおよび表示画面法線方向に対する傾斜角（視角）θの組み合わせが異なる複数方向から測定する。
【００６２】
具体的には、本実施形態では、方位φと視角θとの組み合わせ（φ，θ）が、（０，０）、（０，０．２５π）、（０．２５π，０．２５π）、（０．５π，０．２５π）、（０．７５π，０．２５π）、（π，０．２５π）、（１．２５π，０．２５π）、（１．５π，０．２５π）、（１．７５π，０．２５π）である９方向から測定を行う。なお、φおよびθの値はラディアン単位で示している。
【００６３】
図６は複数方向から見た場合の輝度値を測定する際の測定方法の一例を示す説明図である。この図に示すように、液晶表示パネル１０を可変スペーサ２・２上に載置するとともに、液晶表示パネル１０に取り付けた水平儀３を見ながら液晶表示パネル１０の表示面が水平になるように可変スペーサ２・２の高さを調整する。
【００６４】
また、水平方向（ｘ方向およびｙ方向）および垂直方向（ｚ方向）に移動可能なロボットアーム４に測定装置５を取り付けておく。また、測定装置５は、ロボットアーム４に対して、垂直方向に平行なα方向および水平方向に平行なβ方向に回転可能に取り付けておく。また、可変スペーサ２・２に載置された液晶表示パネル１０と測定装置５との位置関係を事前に校正しておく。
【００６５】
そして、ロボットアーム４および測定装置５を移動させて、所望の測定方向から液晶表示パネル１０の各部の輝度を測定する。
【００６６】
測定装置５としては、例えば、トプコン社製の輝度色度測定装置（ＵＡ−１０００Ａ等）やコニカミノルタ社製の２次元色彩輝度計（ＣＡ−２０００等）などの面輝度計、あるいはニコン社やソニー社等の高精細デジタルカメラまたは産業用カメラ等を用いることができる。
【００６７】
そして、上記各方向の測定結果に基づいて算出した各方向の補正値（第１補正データ）に所定の重み付けを行って加算することにより、入力映像信号に適用すべき補正データ（第２補正データ）を算出する。重み付け方法については、斜め視角をどの程度受容するかによって適宜設定すればよく、特に限定されるものではないが、例えば、正面からを重視して、斜めから見ることを考慮するのであれば、下記式（７）のように設定すればよい。
Ｌｍｕｒａ（ｘ，ｙ，ｃ，ｔ）＝
１／１．４８×（Ｌｓ＿ｍｕｒａ（ｘ，ｙ，ｃ，ｔ，０，０）
＋０．０６×Ｌｓ＿ｍｕｒａ（ｘ，ｙ，ｃ，ｔ，０，０．２５π）
＋０．０６×Ｌｓ＿ｍｕｒａ（ｘ，ｙ，ｃ，ｔ，０．２５π，０．２５π）
＋０．０６×Ｌｓ＿ｍｕｒａ（ｘ，ｙ，ｃ，ｔ，０．５π，０．２５π）
＋０．０６×Ｌｓ＿ｍｕｒａ（ｘ，ｙ，ｃ，ｔ，０．７５π，０．２５π）
＋０．０６×Ｌｓ＿ｍｕｒａ（ｘ，ｙ，ｃ，ｔ，π，０．２５π）
＋０．０６×Ｌｓ＿ｍｕｒａ（ｘ，ｙ，ｃ，ｔ，１．２５π，０．２５π）
＋０．０６×Ｌｓ＿ｍｕｒａ（ｘ，ｙ，ｃ，ｔ，１．５π，０．２５π）
＋０．０６×Ｌｓ＿ｍｕｒａ（ｘ，ｙ，ｃ，ｔ，１．７５π，０．２５π））
・・・（７）
なお、Ｌｓ＿ｍｕｒａは下記式で表される。
【００６８】
【数２】
0006577223.tif 000003
【００６９】
また、（ｉ）記憶部１５に上記第２補正データを記憶させておき、補正演算部１４が記憶部１５から第２補正データを読み出して補正を行うようにしてもよく、（ｉｉ）記憶部１５に複数の上記第１補正データを記憶させておき、補正演算部１４が記憶部１５から各第１補正データを読み出し、それを組み合わせることより第２補正データを生成し、生成した第２補正データに基づいて補正を行うようにしてもよい。
【００７０】
以上の処理を各ピクセルについて色成分毎（サブピクセル毎）に行い、各サブピクセルについての補正データを生成する。なお、輝度ムラ補正の場合には、全てのピクセルの輝度成分毎に補正データを生成してもよい。
【００７１】
記憶部１５には、このようにして算出した補正データが格納される。
【００７２】
（１−３．入力映像信号の補正）
補正演算部１４は、記憶部１５に格納された補正データに基づいて入力映像信号を補正し、補正後映像信号を生成する。
【００７３】
具体的には、液晶表示パネル１０の正面から見た場合の階調輝度特性をｇａｎｍａとすると、輝度Ｌ（ｔ（ｘ，ｙ，ｃ））は、
Ｌ（ｔ（ｘ，ｙ，ｃ））＝ｇａｎｍａ（ｔ（ｘ，ｙ，ｃ））      ・・・（８）
で表される。
【００７４】
また、補正後の輝度Ｌ’（ｔ（ｘ，ｙ，ｃ））は、
Ｌ’（ｔ（ｘ，ｙ，ｃ））＝Ｌ（ｔ（ｘ，ｙ，ｃ））＋Ｌ＿ｍｕｒａ（ｘ，ｙ，ｃ，ｔ（ｘ，ｙ，ｃ））      ・・・（９）
で表される。
【００７５】
また、補正後映像信号は、ｔ’（ｘ，ｙ，ｃ）＝ｇａｎｍａ−１（Ｌ’（ｔ（ｘ，ｙ，ｃ）））      ・・・（１０）
で表される。
【００７６】
このため、液晶コントローラ１３は、補正後映像信号ｔ’（ｘ，ｙ，ｃ）に基づいて液晶表示パネル１０の各分割サブピクセルを制御する。
【００７７】
これにより、液晶表示パネル１０を斜め方向から見た場合でも表示ムラを適切に補正することができる。すなわち、従来の技術では表示画面を斜め方向から見たときに明分割サブピクセルおよび暗分割サブピクセルのそれぞれの視角特性の違いによって表示ムラが視認されていたが、本実施形態では視角方向にかかわらず表示ムラを抑制することができる。
【００７８】
〔実施形態２〕
本発明の他の実施形態について説明する。なお、説明の便宜上、実施形態１と同じ機能を有する部材については同じ符号を付し、その説明を省略する。
【００７９】
（２−１．液晶表示装置１ｂの構成）
図７は、本実施形態にかかる液晶表示装置１ｂの概略構成を示す説明図である。この図に示すように、液晶表示装置１ｂは、実施形態１にかかる液晶表示装置１ａの構成に加えて、サブピクセル分割部（絵素分割部）１６、分割ＬＵＴ（分割設定記憶部）１７、疑似階調生成部１８、およびサブピクセル並替部１９を備えている。
【００８０】
サブピクセル分割部１６は、分割ＬＵＴ１７に格納されている変換用のＬＵＴ（ルックアップテーブル、分割設定情報）を用いて、入力映像信号を液晶表示パネル１０に備えられる各分割サブピクセルのそれぞれに対応する映像信号である分割映像信号に変換（分割）する。すなわち、サブピクセル分割部１６は、入力映像信号における各サブピクセルのデータを、分割サブピクセルに対応するデータに分割する。なお、図７に示した構成では分割ＬＵＴ１７に格納されたＬＵＴを用いて分割サブピクセル単位の映像信号への変換を行っているが、これに限らず、変換用の演算式（分割設定情報）を記憶させておき、演算により変換を行ってもよい。
【００８１】
記憶部１５には、液晶表示パネル１０の表示ムラを補正するための補正データが予め格納されている。補正データは、個々の液晶表示パネルによって異なるため、液晶表示パネル毎の表示ムラ情報（測定用画像を表示させた表示画面を複数の視角方向から測定した結果を示す情報）に基づいて補正データを生成し、外部から書き込みを行っておく。補正データはサブピクセル毎かつ階調毎に生成される。
【００８２】
補正演算部１４は、分割サブピクセルの映像信号に対して、液晶表示パネル１０の表示ムラを見えにくくするように補正を行う。具体的には、補正演算部１４は、映像信号における補正対象のサブピクセルの階調値（あるいは輝度値）に対応する補正データを記憶部１５から読み出し、読み出した補正データに基づいて各サブピクセルの階調を補正する。
【００８３】
疑似階調生成部１８は、表示画像を映像信号の階調数よりも多い階調数で表現するための疑似階調生成処理を行う。例えば、疑似階調生成部１８は、ＦＲＣ（frame rate control）などの疑似階調技術を用いて疑似階調表現を行うように映像信号を補正する。
【００８４】
サブピクセル並替部１９は、各分割サブピクセルのデータを、液晶表示パネル１０の配線に合わせて並べ替える。
【００８５】
液晶コントローラ１３は、サブピクセル並替部１９から入力される映像信号に基づいて、液晶表示パネル１０のゲートドライバ１１およびソースドライバ１２を動作させるための制御信号を生成し、ゲートドライバ１１およびソースドライバ１２に出力する。
【００８６】
ゲートドライバ１１およびソースドライバ１２は、液晶コントローラ１３から入力される制御信号に基づいて液晶表示パネル１０の各サブピクセルを駆動する。
【００８７】
図８は、液晶表示パネル１０の断面図である。この図に示すように、液晶表示パネル１０は、ＴＦＴガラス基板３１、ＣＦガラス基板３２、液晶層３３、画素電極３４、対向電極（共通電極）３５、カラーフィルタ（ＣＦ）３６、ＴＦＴ側偏光板３７、およびＣＦ側偏光板３８、および光学シート群３９を備えている。
【００８８】
具体的には、ＴＦＴガラス基板３１とＣＦガラス基板３２とは所定の間隔を隔てて対向配置されており、これら両ガラス基板間に液晶材料が封入されて液晶層３３が形成されている。
【００８９】
図９はＴＦＴガラス基板３１の概略構成を示す説明図であり、図１０は各分割サブピクセルの等価回路図である。
【００９０】
図９に示したように、ＴＦＴガラス基板３１における液晶層３３側の面には、多数のゲートバスラインｇと多数のソースバスラインｓとが互いに格子状に交差するように形成されており、ゲートバスラインｇとソースバスラインｓとの交差部毎にＴＦＴ（Thin Film Transistor；スイッチング素子）５１および画素電極３４が形成されている。
【００９１】
各ゲートバスラインｇはゲートドライバ１１に接続されており、各ソースバスラインｓはソースドライバ１２に接続されている。
【００９２】
ゲートバスラインｇは、表示画面の横方向（矩形形状の表示画面の長手方向）に延伸するように配置されており、その本数は縦方向（矩形形状の表示画面の短手方向）に並ぶ表示ピクセル数の２倍になっている（例えば縦方向の表示ピクセル数が１０８０であるＦＨＤの場合、ゲートバスラインｇの数は１０８０×２＝２１６０本である）。
【００９３】
ソースバスラインｓは液晶表示パネル１０の縦方向に延伸するように配線されており、その本数は横方向に並ぶ表示ピクセル数の３倍になっている（例えば横方向に並ぶ表示ピクセル数が１９２０であるＦＨＤの場合、ソースバスラインｓの数は１９２０×３＝５７６０本である）。
【００９４】
また、図１０に示したように、ＴＦＴ５１のゲート端子５１ｇはゲートバスラインｇに接続され、ソース端子５１ｓはソースバスラインｓに接続され、ドレイン端子５１ｄは画素電極３４に接続されている。なお、画素電極３４およびＴＦＴ５１は分割サブピクセル毎に設けられている。
【００９５】
ＴＦＴ５１は、各分割サブピクセルのスイッチング素子として使用される。ＴＦＴ５１のゲート端子５１ｇの電位がソース端子５１ｓの電位よりも高くなったときに、ＴＦＴ５１がＯＮとなり、ドレイン端子５１ｄに接続された画素電極３４にソースバスラインｓの電位が印加される。
【００９６】
また、図９、図１０に示したように、ＣＦガラス基板３２における液晶層３３側の面には、対向電極３５、対向電極配線５２、および補助容量配線（補助容量電極）ＣＳが形成されている。対向電極３５は、ＣＦガラス基板３２における表示領域の略全面に形成されている。補助容量配線ＣＳは、画素電極３４と容量接続して補助容量（ＣＳ；Capacity Storage）を形成するように配線されている。
【００９７】
また、図８に示したように、ＴＦＴガラス基板３１における液晶層３３とは反対側の面にはＴＦＴ側偏光板３７が配置されており、ＣＦガラス基板３２における液晶層３３とは反対側の面にはＲＧＢ各色のカラーフィルタ３６およびＣＦ側偏光板３８が配置されている。ＴＦＴ側偏光板３７およびＣＦ側偏光板３８は、それぞれ、特定の偏光軸の光を通過させる。
【００９８】
カラーフィルタ３６としては、分割サブピクセル毎に（各画素電極３４に対応する位置に）、ＲＧＢいずれかの色のカラーフィルタ（ＲＧＢのいずれかに対応する波長域の光のみを通過させるカラーフィルタ）が形成されている。
【００９９】
また、ＴＦＴガラス基板３１の裏面側に対向する位置には、拡散シート、レンズシート等の複数枚の光学機能シートからなる光学シート群３９が配置されており、光学シート群３９のさらに裏面側にはバックライト４０が配置されている。
【０１００】
バックライト４０は、複数のＬＥＤ４１と、各ＬＥＤ４１から出射される光を液晶表示パネル１０側へ反射させる反射板４２とを備えている。なお、バックライト４０の光源はＬＥＤに限るものではなく、冷陰極管等の他の光源を用いてもよい。
【０１０１】
これにより、バックライト４０から出射された光は、光学シート群３９によって拡散・集光されてＴＦＴ側偏光板３７に入射する。ＴＦＴ側偏光板３７は特定の偏光軸の光のみを通過させ、ＴＦＴ側偏光板３７を通過した光はＴＦＴガラス基板３１を通過して液晶層３３に入射する。
【０１０２】
ＴＦＴガラス基板３１に形成された各分割サブピクセルの画素電極には映像信号に応じた電位が印加され、ＣＦガラス基板３２に形成された対向電極３５および補助容量配線ＣＳには所定の共通電位（ＶＣＯＭ電圧）が印加される。
【０１０３】
図１１は、各分割サブピクセルに印加される電圧の波形を示す説明図である。この図に示すように、ゲートバスラインｇの電位（ゲートバスライン電位）がローレベルからハイレベルに切り替えられると、当該ゲートバスラインｇに接続されたＴＦＴ５１がオン（導通状態）になり、ソースバスラインｓの電位（ソースバスライン電位）がＴＦＴ５１を介して画素電極３４に印加される。これにより、画素電極３４と対向電極３５との間に形成される液晶容量ＣＬ（図１０参照）、および画素電極３４と補助容量配線ＣＳとの間に形成される補助容量Ｃに電荷がチャージされる。補助容量Ｃの電荷はゲートバスラインｇの電位がローレベルになってＴＦＴ５１がオフ（遮断状態）になった後もＴＦＴ５１がオフになる直前の電位に保持される。この液晶容量ＣＬおよび補助容量Ｃにチャージされる電荷により発生する電界により、液晶分子が移動（あるいは回転）して液晶表示パネル１０の表示が行われる。
【０１０４】
すなわち、液晶層３３に封入された液晶は、画素電極３４と対向電極３５との電位差によって液晶分子の配向方向が変化し、それによって液晶層３３を通過する光の偏光軸（偏光量）が変化する。このため、画素電極３４と対向電極３５との電位差を映像信号に応じて変化させることにより、液晶層３３を通過する光の偏光量を変化させ、ＣＦ側偏光板３８を通過する光の光量を変化させることができる。これにより、各分割サブピクセルの表示階調を制御して映像信号に応じた表示を行うことができる。
【０１０５】
図１２はゲートドライバ１１およびソースドライバ１２の出力信号を示す説明図である。図中のＳ０，Ｓ１，Ｓ２，・・・Ｓ５７５９はソースバスラインｓの番号を示しており、Ｇ０，Ｇ１，Ｇ２，・・・Ｇ１０７９はゲートバスラインｇの番号を示している。
【０１０６】
図１２に示したように、ゲートドライバ１１は、各ゲートバスラインｇをＧ０からＧ１０７９に向かって順次ハイレベルに切り替える。これにより、ゲートバスラインｇが１本ずつハイレベルになり、ハイレベルになったゲートバスラインｇに接続された各分割サブピクセルにソースドライバ１２から各ソースバスラインｓ（Ｓ０〜Ｓ５７５９）を介して表示階調に応じた電圧が印加される。このように、本実施形態では、各ゲートバスラインに対して１本ずつ順次書き込みを行う線順位駆動で表示を行う。
【０１０７】
図１３はソースドライバ１２の入出力信号を示す説明図である。ＳＳＰはソーススタートパルスであり、１ゲートバスライン分のデータのスタート位置を表す制御信号である。Ｒ（ｘ，ｙ），Ｇ（ｘ，ｙ），Ｂ（ｘ，ｙ）は、それぞれ座標（ｘ、ｙ）のピクセルについての赤、緑、青の階調データを表す信号である。
【０１０８】
図１３に示したように、スタートパルスＳＳＰが入力された後、ゲートバスラインｙのデータが順次入力される。ソースドライバ１２は入力された階調データを蓄積し、１ゲートバスライン分の階調データの入力が終了した後、ラッチ信号ＬＳの立ち上がりに同期したタイミングで、各ソースバスラインｓの電位を蓄えられているゲートバスラインｙの階調に応じた電位に同時に切り替える。
【０１０９】
図１４の（ａ）はサブピクセル分割部１６に入力されるサブピクセル毎の入力映像信号ｒ（ｘ，ｙ）、ｇ（ｘ，ｙ）、ｂ（ｘ，ｙ）を示しており、（ｂ）は補正演算部１４によって補正された分割サブピクセル毎の補正映像信号ＲＨ（ｘ，ｙ）、ＲＬ（ｘ，ｙ）、ＧＨ（ｘ，ｙ）、ＧＬ（ｘ，ｙ）、ＢＨ（ｘ，ｙ）、ＢＬ（ｘ，ｙ）を示しており、（ｃ）はサブピクセル並替部１９から液晶コントローラ１３への出力信号ＲＨ（ｘ，ｙ）、ＲＬ（ｘ，ｙ）、ＧＨ（ｘ，ｙ）、ＧＬ（ｘ，ｙ）、ＢＨ（ｘ，ｙ）、ＢＬ（ｘ，ｙ）を示している。
【０１１０】
図１４の（ｃ）に示すように、本実施形態では、サブピクセル並替部１９が、あるゲートバスラインｇが選択されたときに当該ゲートバスラインｇに接続された各明分割サブピクセルに映像信号に応じた電位が印加され、次のゲートバスラインｇが選択されたときに当該ゲートバスラインｇに接続された各暗分割サブピクセルに映像信号に応じた電位が印加されるように、各分割サブピクセルのデータを並び替えて液晶コントローラ１３に出力する。
【０１１１】
（２−２．分割サブピクセル駆動）
次に、液晶表示装置１ｂの動作について説明する。なお、ここでは、説明の便宜上、入力映像信号が単色である場合について説明する。液晶表示パネル１０が複数色のカラー表示を行うものである場合には、単色の場合と同様の処理を色毎に行えばよい。例えば、赤、緑、青の３色のサブピクセルを有する場合には赤、緑、青の３色について同様の処理を行えばよく、赤、緑、青、黄の４色の場合にはそれら４色について同様の処理を行えばよい。
【０１１２】
入力映像信号の階調をｔ（ｘ，ｙ）とする。ここで、変数ｘは入力画面のｘ座標を表し、変数ｙは入力画面のｙ座標を表す。階調ｔは、８ビットの入力映像信号の場合には０から２５５、１０ビットの場合には０から１０２３の値を取る。例えば、ｔ（０，０）＝２５５であれば座標（０，０）の階調は２５５ということを意味する。
【０１１３】
なお、本実施形態では８ビットの場合の例について説明する。また、本実施形態では、液晶表示装置１ｂの解像度がＦＨＤ（１９２０×１０８０ピクセル）の場合の例について説明する。したがって、液晶表示装置１ｂの表示ピクセル数は横１９２０×縦１０８０なので、１画面の映像信号は、ｘが０から１９１９の値を取り、ｙが０から１０７９の値を取る。
【０１１４】
ＶＡモードの液晶表示装置では、電圧が印加されていない時には図１５の（ａ）に示すように、液晶分子は液晶表示パネル１０の基板面平行方向に対して垂直になっている。
【０１１５】
これに対して、画素電極３４と対向電極３５との間に電圧を印加して基板面法線方向に電圧をかけると、図１５の（ｂ）に示すように、液晶分子の長軸方向が傾く。この液晶分子の傾きにより、液晶層３３を通過する光の偏光軸の回転量が変化する。このため、ＴＦＴ側偏光板（裏偏光板）３７とＣＦ側偏光板（表偏光板）３８の偏光軸を直角にクロスさせておくと、液晶層３３に電圧が印加されていない時は光を通さず、電圧が印加されて偏光軸が回転した分だけ光を通すようになる。このように、液晶表示装置１ｂでは、印加電圧に応じて液晶表示パネル１０を通過する光の量が変化することを利用して階調表示を行う。
【０１１６】
ところが、ＶＡモードの液晶表示装置では、液晶分子自体が細長い分子であり、光をその分子内で複屈折させることで偏光軸を回しているので、液晶分子が傾く方向とユーザが液晶表示パネル１０を視る方向（視角方向）との関係によって表示特性が変化する。
【０１１７】
このような視角方向による表示特性の変化を抑制するために、電極の表面に構造物を配置することにより液晶分子の傾く方向を制御する技術がある。これがＭＶＡ（マルチドメインＶＡ）やＣＳＰ（円形構造）と呼ばれるものである。
【０１１８】
図１６はＭＶＡにおいて電極表面に形成される構造物６１の概略構成を示す説明図であり、（ａ）は基板面平行方向から見た断面図、（ｂ）は基板面法線方向から見た平面図である。また、図１７は、ＣＳＰにおいて電極表面に形成される構造物６２の概略構成を示す説明図であり、（ａ）は基板面平行方向から見た断面図、（ｂ）は基板面法線方向から見た平面図である。
【０１１９】
図１６および図１７に示したように、電極表面に形成された構造物６１，６２により、液晶分子が傾く方向が複数方向に振り分けられる。このように液晶分子の傾く方向が複数方向に振り分けられることにより、液晶分子が傾くことによって生じる視角特性の変化の一部が相殺される。例えば図１６および図１７に示す例の場合、左側に傾く液晶分子の数と右側に傾く液晶分子の数とが等しくなり、それぞれの液晶分子が傾くことによる視角特性の変化が相殺される。
【０１２０】
なお、ＭＶＡとＣＳＰとでは、電極表面に形成される構造物の形状が異なっている。具体的には、ＭＶＡでは、図１６の（ｂ）に示したように４角錐形状の構造物６１が形成され、液晶分子の傾く方向は４方向に振り分けられる。一方、ＣＳＰでは、図１７の（ｂ）に示したように、円錐形状の構造物６２が形成され、液晶分子の傾く方向は連続的に変化する。ＭＶＡで用いられる構造物６１は角と辺があるので、液晶表示パネル１０をどの方位から見るかによって見え方が変わってくる。これに対して、ＣＳＰは、基板面法線方向から見ると円形になっているので、どの方位から見ても差は生じない。なお、本実施形態では、説明の便宜上、方位（実施形態１のφの項）を省略して説明を行うことのできるＣＳＰモードの場合について説明する。ＭＶＡモードの場合には、方位を考慮に入れることで容易に拡張可能である。
【０１２１】
このように、ＶＡモードでは、ＭＶＡやＣＳＰを採用することにより、正面から見た場合と斜めから見た場合との差を低減することができる。しかしながら、ＭＶＡやＣＳＰを採用しても、正面から見た場合と斜めから見た場合との差を完全になくすことはできず、視角に応じて見え方が異なる。
【０１２２】
図１８は、分割サブピクセル駆動を行わない場合（同じサブピクセルを構成する分割サブピクセルに同じ電圧を印加した場合）に液晶表示パネル１０を複数の視角方向から見た場合の、映像信号の階調と視認される輝度を正規化した輝度比との関係を示すグラフである。ｘ軸は映像信号の階調を示しており、ｙ軸は輝度比を示している。また、グラフ中の各曲線は、液晶表示パネル１０の基板面法線方向の方位を０とした場合の基板面法線方向に対する視角方向の傾斜角度（ラディアン単位）を変化させた場合の映像信号の階調と視認される輝度比との関係を示している。図１８のグラフから読み取れるように、基板面法線方向とのなす角度が大きくなるほど視認される輝度の誤差が大きくなる。なお、基板面法線方向に対して傾斜した方向から見た場合の輝度比の曲線は正面（基板面法線方向;θ＝０）から見た場合よりもグラフの上方（輝度比が大きくなる方向）に浮き上がっているが、このような場合の表示は正面から見た場合よりも白っぽい画像に視認される。
【０１２３】
入力映像信号の座標（ｘ，ｙ）の階調データをｔ（ｘ，ｙ）とし、液晶表示パネル１０の基板面法線方向に対する視角方向の角度をθとすると、輝度比Ｌｎｏｒｍは、
Ｌｎｏｒｍ（ｘ，ｙ，θ）＝Ｇｎｏｒｍ（ｔ（ｘ，ｙ），θ）
で表される。
【０１２４】
上述したように、本実施形態では、１つのサブピクセルを明分割サブピクセルと暗分割サブピクセルの２つの分割サブピクセルに２分割する。
【０１２５】
暗分割サブピクセルと明分割サブピクセルの面積が等しい場合、輝度比は暗分割サブピクセルの輝度比ＬＬｎｏｒｍと明分割サブピクセルＬＨｎｏｒｍの輝度比との平均値、すなわち、
Ｌｎｏｒｍ（ｘ，ｙ，θ）＝（ＬＬｎｏｒｍ（ｘ，ｙ，θ）＋ＬＨｎｏｒｍ（ｘ，ｙ，θ））／２
となる。
【０１２６】
これを階調輝度比に書き直すと、
Ｇｎｏｒｍ（ｔ，θ）＝（ＧＬｎｏｒｍ（ｔ，θ）＋ＧＨｎｏｒｍ（ｔ，θ））／２
となる。なお、Ｇｎｏｒｍはサブピクセルの階調輝度比、ＧＬｎｏｒｍは暗分割サブピクセルの階調輝度比、ＧＨｎｏｒｍは明分割サブピクセルの階調輝度比を表わしている。
【０１２７】
また、サブピクセルの液晶の特性と個々の分割サブピクセルの液晶の特性とは同じなので、
Ｇｎｏｒｍ（ｔ，θ）＝（Ｇｎｏｒｍ（ｔＬ（ｔ），θ）＋Ｇｎｏｒｍ（ｔＨ（ｔ），θ））／２
と表される。ここで、ｔＬ（ｔ）は、入力階調がｔのときに暗分割サブピクセルの階調ｔＬ（ｔ）を出力することを意味する。同様に、ｔＨ（ｔ）は、入力階調がｔのときに明分割サブピクセルの階調ｔＨ（ｔ）を出力することを意味する。
【０１２８】
これらの関数ｔＬ，ｔＨを最適に設定することにより、視角特性を改善することができる。
【０１２９】
ここで、基板面法線方向から見た場合と基板面法線方向に対して角度θだけ傾いた角度から見た場合との階調輝度比の誤差を下記のように定義する。
【０１３０】
【数３】
0006577223.tif 000004
【０１３１】
図１９は、この階調輝度比の誤差に基づいて分割サブピクセル駆動を行った場合（分割サブピクセルの輝度比を最適化した場合）に液晶表示パネル１０を複数の視角方向から見た場合の、映像信号の階調と視認される輝度を正規化した輝度比との関係を示すグラフである。グラフ中の各曲線は、基板面法線方向に対する視角方向の角度を異ならせた場合の誤差を示している。
【０１３２】
図１８と図１９とを比較すると明らかなように、分割サブピクセル駆動を行うことにより、分割サブピクセル駆動を行わない場合よりも、基板面法線方向から見た場合と基板面法線方向に対して傾いた方向から見た場合との階調輝度比曲線のずれを小さくすることができる。これにより、視角方向にかかわらず視角特性を改善することができる。なお、明暗の分割サブピクセルは、フレーム毎に入れ替える（１つの分割サブピクセルに着目すると、フレーム毎に明暗が入れ替わる）。
【０１３３】
ところで、液晶表示パネルの表示ムラには、実施形態１に説明したように、階調に依存するものがある。このため、図２０の（ａ）〜（ｇ）に示すように、階調によって表示ムラの見え方が異なる。したがって、表示ムラを適切に補正するためには、階調毎に補正データを用意する必要がある。なお、全ての階調（例えば２５６階調）についての補正データを記憶させると変換テーブルのデータサイズが大きくなるため、代表的な階調の補正データを生成して記憶させておき、その他の階調の補正データについては記憶している代表的な階調の補正データを用いた補間演算（例えば線形補間等）により生成するようにしてもよい。
【０１３４】
（１−３．補正データの生成方法）
次に、本実施形態における表示ムラの補正データの作成方法の一例を説明する。
【０１３５】
まず、補正データ生成時には、サブピクセル分割部１６が利用する分割ＬＵＴ１７を下式のように設定し、記憶部１５の補正データをすべて０にして入力と出力とが同じになるようにする。
ｔＨ（ｔ）＝ｔ
ｔＬ（ｔ）＝ｔ
なお、階調輝度比については、γ＝２．２を満たすように設定する。例えば、補正演算部１４への入力信号が８ビットである場合、
Ｇｎｏｒｍ（ｔ）＝（ｔ／２５５）２．２
を満たすように設定する。
【０１３６】
そして、液晶表示装置１ａに、Ｖ０からＶ２５５のべたデータ（全サブピクセルの階調を同一にした測定用データ）を入力し、それぞれの階調で各サブピクセルの輝度を測定する。この時の測定値（座標（ｘ，ｙ）の入力階調ｔのときの測定値）は、
Ｌｍｅａｓｕｒｅ（ｘ，ｙ，ｔ）
で表される。
【０１３７】
入力階調Ｖ０（Ｖ０べたデータ）の場合は、全ての座標（ｘ，ｙ）でｔ＝０となる。同様に、入力階調Ｖ１ではｔ＝１となり、入力階調Ｖ２５５ではｔ＝２５５となる。
【０１３８】
次に、入力階調Ｖ０の場合の測定輝度データを、下記の２次元フーリエ変換に代入する。
【０１３９】
【数４】
0006577223.tif 000005
【０１４０】
なお、ｆ（ｘ，ｙ）＝Ｌｍｅａｓｕｒｅ（ｘ，ｙ，０）であり、解像度ＦＨＤ（１９２０×１０８０）の液晶表示装置の場合、Ｍ＝１９２０、Ｎ＝２１６０である。Ｎの値については、分割サブピクセル（分割数２）で処理を行うため、縦方向の表示ピクセル数に分割数２を乗算している。
【０１４１】
上記の２次元フーリエ変換により、ｕがｘの周波数成分、ｖがｙの周波数成分にそれぞれ変換される。この時、ｕ，ｖは０が直流成分であり、値が大きいほど高周波成分となる。
【０１４２】
表示斑（表示ムラ）は、局所的な変化なので、高周波成分である。本実施形態ではこの表示斑（表示ムラ）の影響を取り除きたいので、その部分を０とする。例えば、この液晶表示パネル１０の１／３２の長さより短い変化を表示斑（表示ムラ）の場合、ｕ≧１８６０とｖ≧２０９２．５のＦ（ｕ，ｖ）の値を０に置換することにより、高周波成分を除去する。
【０１４３】
図２１は、ここまでの処理を行列で表わしたものである。
【０１４４】
上記のように高周波成分を除去した値に対して、下記の２次元逆フーリエ変換を行う。
【０１４５】
【数５】
0006577223.tif 000006
【０１４６】
この２次元逆フーリエ変換によって得られた結果を、
Ｌｌｐ（ｘ，ｙ，０）＝ｆ（ｘ，ｙ）
とする。
【０１４７】
図２２の（ａ）は階調Ｖ０のベタ画像を表示させた場合の表示画面の一例を示す説明図であり、（ｂ）は（ａ）の表示画面の輝度を測定した測定データにおける横方向（ｘ方向）に延伸する１ライン分のデータを抽出したグラフであり、（ｃ）は（ｂ）の測定データに対して２次元フーリエ変換を施し、高周波成分の除去を行い、２次元逆フーリエ変換を施して得られるデータを示すグラフである。図２２の（ｃ）に示されているように、上記の処理を施すことにより、ローパスフィルタをかけたようなデータが得られる。
【０１４８】
図２２の（ｂ）および（ｃ）では、簡単のためにｘ方向１ライン分のデータを示したが、これをｘ方向の各ラインおよびｙ方向の各ラインについて行うのが２次元フーリエ変換である。なお、本実施形態ではフーリエ変換を用いているが、これに限らず、例えばディジタルコサイン変換等の他の変換式を用いてもよい。
【０１４９】
このような処理を行うことにより、斑成分（表示ムラ成分）を除いた液晶表示装置自身の表示画面内の分布を求めることができる。
【０１５０】
同様の方法により、Ｖ２５５の測定データから、
Ｌｌｐ（ｘ，ｙ，２５５）
を求める。
【０１５１】
ところで、液晶表示パネルの各ピクセルの輝度は、Ｖ０の輝度とＶ２５５の輝度との間の値しか取れないので、上記の方法により算出したＬｌｐが、Ｖ０の輝度とＶ２５５の輝度との間の範囲外である場合には、算出したＬｌｐを補正する必要がある。すなわち、全ての座標（ｘ，ｙ）において下式を満たすのであれば補正の必要はないが、下式を満たさない場合には算出したＬｌｐを下式に収まるように補正する必要がある。
Ｌｌｐ（ｘ，ｙ，０）≧Ｌｍｅａｓｕｒｅ（ｘ，ｙ，０）
Ｌｌｐ（ｘ，ｙ，２５５）≦Ｌｍｅａｓｕｒｅ（ｘ，ｙ，２５５）
ここで、Ｖ０とＶ２５５のみで比較を行っているのは、階調輝度の関係は単調増加になるためである。
【０１５２】
補正後の輝度比Ｌｌｐ’は、全ての座標（ｘ，ｙ）の最小値をＭｉｎ（），最大値をＭａｘ（）として、下記の値により算出する。
Ｌｌｐ’（ｘ，ｙ，０）＝Ｍａｘ（Ｌｍｅａｓｕｒｅ（ｘ，ｙ，０）／Ｌｌｐ（ｘ，ｙ，０））×Ｌｌｐ（ｘ，ｙ，０）
Ｌｌｐ’（ｘ，ｙ，２５５）＝Ｍｉｎ（Ｌｍｅａｓｕｒｅ（ｘ，ｙ，２５５）／Ｌｌｐ（ｘ，ｙ，２５５））×Ｌｌｐ（ｘ，ｙ，２５５）
なお、階調輝度特性がγ＝２．２となるように設計しているので、Ｖ０，Ｖ２２５以外の輝度比Ｌｌｐ’は下記のようになる。
Ｌｌｐ’（ｘ，ｙ，ｔ）＝Ｌｌｐ’（ｘ，ｙ，０）＋（Ｌｌｐ’（ｘ，ｙ，２５５）−Ｌｌｐ’（ｘ，ｙ，０））×（ｔ／２５５）２．２
また、斑補正（表示ムラ補正）を２５６階調で行うと、階調飛びの発生が懸念されること、および斑（表示ムラ）の輝度レベルが２５６階調よりも細かいことから、本実施形態では、疑似階調生成部１８が、例えばＦＲＣ（frame rate control）などの疑似階調技術を用いて、階調のステップを疑似的に増加させる。
【０１５３】
例えば、ＦＲＣにより２５６階調から１０２０階調に拡張する場合、拡張後の階調輝度比Ｌｍ＿１０２０は下記の様になる。
ｔｍ＝０，４，…，１０２０の場合、
Ｌｍ＿１０２０（ｘ，ｙ，ｔｍ）＝  Ｌｍｅａｓｕｒｅ（ｘ，ｙ，ｔｍ／４）
ｔｍ＝１，５，…，１０１７の場合、
Ｌｍ＿１０２０（ｘ，ｙ，ｔｍ）＝  Ｌｍｅａｓｕｒｅ（ｘ，ｙ，（ｔｍ−１）／４）×０．７５＋  Ｌｍｅａｓｕｒｅ（ｘ，ｙ，（ｔｍ＋３）／４）×０．２５
ｔｍ＝２，６，…，１０１８の場合、
Ｌｍ＿１０２０（ｘ，ｙ，ｔｍ）＝  Ｌｍｅａｓｕｒｅ（ｘ，ｙ，（ｔｍ−２）／４）×０．５＋  Ｌｍｅａｓｕｒｅ（ｘ，ｙ，（ｔｍ＋２）／４）×０．５
ｔ＝３，７，…，１０１９の場合、
Ｌｍ＿１０２０（ｘ，ｙ，ｔｍ）＝  Ｌｍｅａｓｕｒｅ（ｘ，ｙ，（ｔｍ−３）／４）×０．２５＋  Ｌｍｅａｓｕｒｅ（ｘ，ｙ，（ｔｍ＋１）／４）×０．７５
疑似階調生成部１８は、補正演算部１４から入力される補正データにおける座標（ｘ，ｙ）の階調ｔを、ローパスフィルタ処理された輝度値に最も近い値となる階調値になるように、下記の階調ｔｍに変換させるための変換テーブル（補正データ）を生成する。
ｔｍ＝Ｌｍ＿１０２０−１（ｘ，ｙ，Ｌｌｐ’（ｘ，ｙ，ｔ（ｘ，ｙ）））
ここで、Ｌｍ＿１０２０−１（）は、ｔｍに関する逆関数である。
【０１５４】
なお、分割サブピクセル単位で行っているので、ｙの最大値は１０８０×２＝２１６０である。
【０１５５】
例えば、上側に明分割サブピクセル、下側に暗分割サブピクセルを配置したときの測定データの場合、座標（ｘ，ｙ）に階調ｔを入力した時のデータの変換テーブルは、下式の通りとなる。
明分割サブピクセル側；
ｔｍ＝Ｌｍ＿１０２０−１（ｘ，２ｙ，Ｌｌｐ’（ｘ，ｙ，ｔＨ（ｘ，ｙ）））
暗分割サブピクセル側；
ｔｍ＝Ｌｍ＿１０２０−１（ｘ，２ｙ＋１，Ｌｌｐ’（ｘ，ｙ，ｔＬ（ｘ，ｙ）））
また、上側に暗分割サブピクセル、下側に明分割サブピクセルを配置したときの測定データの場合、座標（ｘ，ｙ）に階調ｔを入力した時のデータの変換テーブルは、下式の通りとなる。
明分割サブピクセル側；
ｔｍ＝Ｌｍ＿１０２０−１（ｘ，２ｙ＋１，Ｌｌｐ’（ｘ，ｙ，ｔＨ（ｘ，ｙ）））
暗分割サブピクセル側；
ｔｍ＝Ｌｍ＿１０２０−１（ｘ，２ｙ，Ｌｌｐ’（ｘ，ｙ，ｔＬ（ｘ，ｙ）））
なお、ｔからｔｍに変換するための変換テーブル（補正データ）は個々の液晶表示パネルによって異なる。このため、液晶表示パネル毎に生成した上記の変換テーブル（補正テーブル）を生成し、分割ＬＵＴ１７に記憶させる。すなわち、測定データの取得時には分割ＬＵＴ１７におけるｔＬ（ｔ）およびｔＨ（ｔ）をｔＨ（ｔ）＝ｔ、ｔＬ（ｔ）＝ｔに設定していたが、通常駆動時（表示ムラを補正した補正後映像信号に基づく表示を行う場合）には分割ＬＵＴ１７の変換テーブルを上記のように生成した表示ムラ補正用の変換テーブル（補正データ）に設定しておく。
【０１５６】
その後、実施形態１で説明した方法と同様の方法により、視角θによらず表示ムラを軽減するための補正データ（補正値Ｌｍｕｒａ）を算出し、記憶部１５に記憶させる。
【０１５７】
（１−４．入力映像信号の補正）
上記のように生成した変換テーブルを用いて映像信号を補正して表示させる場合、まず、サブピクセル分割部１６が分割ＬＵＴ１７に格納されている変換テーブルに基づいてサブピクセル毎の映像信号を分割サブピクセル毎の映像信号に分割し、補正演算部１４に出力する。
【０１５８】
補正演算部１４は、サブピクセル分割部１６から入力される映像信号を記憶部１５に記憶している補正データに基づいて補正し、疑似階調生成部１８に出力する。
【０１５９】
疑似階調生成部１８は、補正演算部１４から入力される映像信号に対して疑似階調生成処理を行ってサブピクセル並替部１９に出力する。
【０１６０】
サブピクセル並替部１９は、各分割サブピクセルのデータを液晶表示パネル１０のＴＦＴガラス側の配線に合わせて並べ替えて液晶コントローラ１３に出力する。
【０１６１】
以上の処理を全てのピクセルの各色成分について行う。なお、輝度斑（輝度ムラ）補正の場合は全てのピクセルの輝度成分について行う。
【０１６２】
液晶コントローラ１３は、サブピクセル並替部１９から入力された分割サブピクセル毎のデータに基づいてゲートドライバ１１およびソースドライバ１２の動作を制御し、液晶表示パネル１０に映像信号に応じた画像を表示させる。
【０１６３】
これにより、本実施形態では、各分割サブピクセルの印加電圧を補正データに基づいて個別に制御することにより、液晶表示パネル１０を斜め方向から見た場合でも表示ムラを適切に補正することができる。すなわち、従来の技術では表示画面を斜め方向から見たときに明分割サブピクセルおよび暗分割サブピクセルのそれぞれの視角特性の違いによって表示ムラが発生していたが、本実施形態ではそのような表示ムラを視角方向にかかわらず抑制することができる。
【０１６４】
また、本実施形態では、各分割サブピクセルを同じ入力階調電圧で駆動したときの測定結果に基づいて補正データを生成しておき、生成した補正データを用いて入力映像信号を補正する。これにより、従来技術のように見かけ上の測定データから補正データを生成するのではなく、実際の動作に合わせて補正を行うことができるので、斜めから見た場合の補正の精度を向上させることができる。
【０１６５】
〔実施形態３〕
本発明のさらに他の実施形態について説明する。なお、説明の便宜上、上述した実施形態と共通の機能を有する部材には同じ符号を付し、その説明を省略する。
【０１６６】
本実施形態にかかる液晶表示装置１ｂは、液晶表示パネル１０における配線構造が異なる以外は実施形態２と略同様の構成である。
【０１６７】
図２３は、本実施形態にかかる液晶表示パネル１０におけるＴＦＴガラス基板３１の概略構成を示す説明図である。
【０１６８】
実施形態２では、１つのサブピクセルに対して２本のゲートバスラインｇと１本のソースバスラインｓとが備えられており、１つのサブピクセルに対応する２つの分割サブピクセルが順に駆動される構成について説明した。
【０１６９】
これに対して、本実施形態にかかる液晶表示パネル１０は、図２３に示すように、１つのサブピクセルに対して１本のゲートバスラインｇと２本のソースバスラインｓとが備えられており、１つのサブピクセルに対応する２つの分割サブピクセルを同時に駆動するとともに、それら各分割サブピクセルに別々のソースバスラインｓを介して別々の電圧を印加する。
【０１７０】
すなわち、本実施形態にかかる液晶表示パネル１０は、図２３に示すように、横方向（長手方向）の表示ピクセル数の６倍のソースバスラインｓと、縦方向（短手方向）の表示ピクセル数と同数のゲートバスラインｇとを備えている。例えば、液晶表示パネル１０がＦＨＤ（表示ピクセル数：１９２０×１０８０）である場合、ソースバスラインｓの本数は１９２０×３×２＝１１５２０本であり、ゲートバスラインｇの本数は１０８０本である。
【０１７１】
これにより、１本のゲートバスラインｇが選択されることにより、１つのピクセルに含まれる６個の分割サブピクセル（２２Ｒａ，２２Ｒｂ，２２Ｇａ，２２Ｇｂ，２２Ｂａ，２２Ｂｂ）が同時に駆動される。
【０１７２】
図２４の（ａ）はサブピクセル分割部１６に入力されるサブピクセル毎の入力映像信号ｒ（ｘ，ｙ）、ｇ（ｘ，ｙ）、ｂ（ｘ，ｙ）を示しており、（ｂ）は補正演算部１４によって補正された分割サブピクセル毎の補正映像信号ＲＨ（ｘ，ｙ）、ＲＬ（ｘ，ｙ）、ＧＨ（ｘ，ｙ）、ＧＬ（ｘ，ｙ）、ＢＨ（ｘ，ｙ）、ＢＬ（ｘ，ｙ）を示しており、（ｃ）はサブピクセル並替部１９から液晶コントローラ１３への出力信号ＲＨ（ｘ，ｙ）、ＲＬ（ｘ，ｙ）、ＧＨ（ｘ，ｙ）、ＧＬ（ｘ，ｙ）、ＢＨ（ｘ，ｙ）、ＢＬ（ｘ，ｙ）を示している。
【０１７３】
図２４の（ｃ）に示すように、本実施形態では、サブピクセル並替部１９が、あるゲートバスラインｇが選択されたときに当該ゲートバスラインｇに対応するピクセルの各分割サブピクセル（ＲＨ、ＲＬ、ＧＨ、ＧＬ、ＢＨ、ＢＬ）に対して映像信号に応じた電位が印加されるように、各分割サブピクセルのデータを並び替えて液晶コントローラ１３に出力する。
【０１７４】
これにより、実施形態２で示した構成により得られる効果に加えて、以下の有利な効果が得られる。すなわち、実施形態２の構成では、上述した図１４の（ｃ）に示したように各分割サブピクセルのデータを並び替えるために、ラインメモリ等の記憶手段が必要であるのに対して、本実施形態ではラインメモリ等の記憶手段を必要としないので、回路構成を簡略化して装置コストを低減できる。
【０１７５】
また、本実施形態はゲートバスラインｇの本数を実施形態２の構成の半分にすることができるので、ゲートバスライン１本当たりの書き込み時間（ハイレベルのパルス幅）を実施形態２の構成よりも長くすることができる。上述したように、液晶容量ＣＬおよび補助容量Ｃへの充電はゲートバスライン電位がハイレベルである期間に行われるので、この期間を長く取れることにより、ＴＦＴ５１がオンのときに流す電流値を少なくすることができる。そして、電流値を少なくできるので、ＴＦＴ５１のサイズを小さくできる。また、ＴＦＴは光を通さないので、ＴＦＴ５１のサイズを小さくすることにより、液晶表示パネル１０の開口率を向上させることができる。
【０１７６】
ただし、本実施形態の構成では、ソースドライバ１２の出力本数（ソースバスラインｓの本数）が実施形態２に示した構成の２倍になるので、ソースドライバ１２のコストは実施形態２に示した構成よりも高くなる。なお、一般に、ソースドライバの方がゲートドライバよりも回路構成が複雑であり、１ゲートバスラインあたりのゲートドライバのコストよりも１ソースバスライン当たりのソースドライバのコストの方が高価である場合が多い。
【０１７７】
〔実施形態４〕
本発明のさらに他の実施形態について説明する。なお、説明の便宜上、上述した実施形態と同じ機能を有する部材には同じ符号を付し、その説明を省略する。
【０１７８】
図２５は、本実施形態にかかる液晶表示装置１ｃの概略構成を示す説明図である。この図に示すように、本実施形態にかかる液晶表示装置１ｃは、実施形態２，３にかかる液晶表示装置１ｂの構成に加えて、補正データ伸長部７１を備えている。また、本実施形態では、記憶部１５に記憶させる表示ムラを補正するための補正データを圧縮して記憶させている。補正データ伸長部７１は、記憶部１５に記憶されている圧縮された補正データを伸長して補正演算部１４に出力する。
【０１７９】
分割サブピクセル駆動を行う際にサブピクセルの階調ｔを分割サブピクセルの階調ｔＬ，ｔＨに分割するために用いる分割ＬＵＴ１７では、明分割サブピクセルの階調と暗分割サブピクセルの階調との組み合わせが、視角特性の悪い中間調部分の階調をできるだけ使わない組み合わせになるように設定される。このため、各分割サブピクセルにおいて使用しない階調が存在する。したがって、使用されない階調の補正データについては、記憶部１５に記憶させる補正データ中に含まれていなくても問題がない。そこで、本実施形態では、実施形態１と同様の方法により作成した補正データのうち、分割サブピクセル駆動時に使用されない階調の補正データを省くことで補正データを圧縮し、圧縮した補正データを記憶部１５に記憶させておく。
【０１８０】
図２６は、圧縮後の補正データにおいて用いられる階調の度数分布表の一例である。すなわち、図２６は、サブピクセルの映像信号を分割サブピクセルの映像信号に分割した分割映像信号において分割サブピクセルの階調として利用される階調の頻度を示している。なお、この図に示されていない階調は分割サブピクセルの階調として使用されない。
【０１８１】
図２６の例の場合、ｔＨ，ｔＬで使われる階調数の総和は２４６階調である。圧縮前の階調数が２５５階調なので、本実施形態のように各分割サブピクセルにおいて使用されない階調の補正データを省くことにより、補正データのデータサイズを低減できる。
【０１８２】
これにより、上述した実施形態と同様の液晶表示パネルを斜め方向から見た場合でも表示ムラを適切に補正することができ、かつ、記憶部１５に記憶させる補正データのデータサイズを低減することができる。また、補正データのデータサイズを低減することにより、補正データの転送に必要なデータバスを削減できる。
【０１８３】
なお、暗分割サブピクセルと明分割サブピクセルとで使用する階調が異なるので、例えば２ピクセルの補正データを平均して使用する場合などには、隣接するピクセルにおける同色の明分割サブピクセル同士の階調および同色の暗分割サブピクセル同士の階調を平均した結果に対応する組み合わせを用いてもよい。
【０１８４】
〔実施形態５〕
本発明のさらに他の実施形態について説明する。なお、説明の便宜上、上述した実施形態と同じ機能を有する部材には同じ符号を付し、その説明を省略する。
【０１８５】
図２７は、本実施形態にかかる液晶表示装置１ｄの概略構成を示す説明図である。この図に示すように、液晶表示装置１ｄは、液晶表示パネル１０、ゲートドライバ１１、ソースドライバ１２、液晶コントローラ１３、補正演算部１４、記憶部１５、疑似階調生成部１８、階調ＤＡＣ（階調デジタルアナログコンバータ）８１、およびレギュレータ８２を備えている。
【０１８６】
記憶部１５には、液晶表示パネル１０の表示ムラを補正するための補正データが予め格納されている。補正データは個々の液晶表示パネルによって異なるので、各液晶表示パネルの表示ムラ情報から補正データを生成し、外部から記憶部１５に書き込みを行う。なお、補正データはサブピクセル毎かつ階調毎に設定されている。
【０１８７】
補正演算部１４は、入力映像信号におけるサブピクセルのデータに対して、記憶部１５に格納されている補正データに基づいて、液晶表示パネル１０の表示ムラが視認されにくくなるように補正を行う。
【０１８８】
疑似階調生成部１８は、表示画像を映像信号の階調数よりも多い階調数で表現するための疑似階調生成処理を行う。
【０１８９】
液晶コントローラ１３は、補正後の映像信号に基づいて、液晶表示パネル１０のゲートドライバ１１、ソースドライバ１２、および階調ＤＡＣ８１を動作させるための制御信号を生成し、それら各部に伝送する。
【０１９０】
階調ＤＡＣ８１は、ソースドライバ１２の出力電圧を決めるための基準となる電位（階調基準電位）を出力する。
【０１９１】
レギュレータ８２は階調ＤＡＣ８１の基準となる電位を生成する。
【０１９２】
ソースドライバ１２は、液晶コントローラ１３からの入力信号と階調ＤＡＣ８１から供給される電圧値とに応じた電位を液晶表示パネル１０の各ソースバスラインｓに印加する。
【０１９３】
ゲートドライバ１１は、液晶表示パネル１０の各ゲートバスラインｇに液晶コントローラ１３からの入力信号に応じたタイミングで順次電圧を印加する。
【０１９４】
図２８は、液晶表示パネル１０におけるＴＦＴガラス基板３１の概略構成を示す説明図である。この図に示すように、本実施形態では、図９に示した構成と同様の液晶表示おパネル１０を用いる。なお、本実施形態では、説明の便宜上、ソースバスラインｓをゲートドライバ１１に近い側（図中左側）から順にＳＺ０，ＳＹ０，ＳＸ０，ＳＺ１，ＳＹ１，ＳＸ１，…，ＳＺ１９１９，ＳＹ１９１９，ＳＸ１９１９と称し、ゲートバスラインｇをソースドライバ１２に近い側（図中上側）から順にＧ０，Ｇ１，Ｇ２，…，Ｇ２１５９と称する。
【０１９５】
図２９は、階調ＤＡＣ８１の構成例を示す説明図である。この図に示すように、階調ＤＡＣ８１は、２つの不揮発性メモリ（基準電位記憶部）ＢＡＮＫ＿ＡおよびＢＡＮＫ＿Ｂと、切り替え器ＭＵＸと、メモリＭと、Ｄ／Ａ（デジタル／アナログ）コンバータＤＡＣと、アンプＡとを備えている。
【０１９６】
不揮発性メモリＢＡＮＫ＿ＡおよびＢＡＮＫ＿Ｂには、それぞれ１８種類の出力電圧の設定情報が格納されている。図３０の（ａ）は不揮発性メモリＢＡＮＫ＿Ａに格納されている出力電圧の設定情報を示しており、図３０の（ｂ）は不揮発性メモリＢＡＮＫ＿Ｂに格納されている出力電圧の設定情報を示している。不揮発性メモリＢＡＮＫ＿ＡおよびＢＡＮＫ＿Ｂに格納される電位は、視角による誤差が小さくなるように予め測定用画像を表示させた表示画面の輝度を測定した結果に基づいて設定されている。
【０１９７】
切り替え器ＭＵＸは、液晶コントローラ１３から入力されるＢＡＮＫ＿ＳＥＬ信号に基づいて、出力電圧の設定に用いる不揮発性メモリをＢＡＮＫ＿ＡまたはＢＡＮＫ＿Ｂに切り替える。すなわち、暗分割サブピクセルの駆動時には不揮発性メモリＢＡＮＫ＿Ａを用い、明分割サブピクセルの駆動時には不揮発性メモリＢＡＮＫ＿Ｂを用いるように、使用する不揮発性メモリを切り替える。
【０１９８】
なお、分割サブピクセル数が２つである場合、不揮発性メモリＢＡＮＫは少なくとも２個必要であるが、２個に限らず、３個以上備えてもよい。例えばソースバスライン毎あるいは複数のソースバスラインからなるソースバスライン群毎に不揮発性メモリＢＡＮＫを備え、表示ムラの位置や程度に応じてγを調整するようにしてもよい。
【０１９９】
メモリＭは、切り替え器ＭＵＶで選択された情報ＤＡＴＡ０〜ＤＡＴＡ１７を一次的に格納する。
【０２００】
Ｄ／ＡコンバータＤＡＣは、メモリＭに格納された情報ＤＡＴＡ０〜ＤＡＴＡ１７に応じた電圧を出力する。
【０２０１】
具体的には、Ｄ／ＡコンバータＤＡＣには基準電圧となるＶＲＥＦＩＮがレギュレータ８２から入力されており、Ｄ／ＡコンバータＤＡＣが１０ビットのＤ／Ａコンバータである場合、
ＯＵＴｎ＝０（ＧＮＤ）＋ＤＡＴＡｎ／１０２３×（ＶＲＥＦＩＮ−０（ＧＮＤ））
に基づいて出力電圧を設定する。なお、ｎ＝０，１，２，…，１７（０から１７までの整数）である。
【０２０２】
アンプＡは、Ｄ／ＡコンバータＤＡＣからの出力電圧を増幅して出力する。
【０２０３】
なお、不揮発性メモリＢＡＮＫのデータを外部（例えば補正演算部１４あるいは液晶コントローラ１３）に設け、メモリＭに情報ＤＡＴＡ０〜ＤＡＴＡ１７を直接書き込むようにしてもよい。
【０２０４】
図３１は、ソースドライバ１２と液晶表示パネル１０との接続部の構成を示す説明図である。この図に示すように、ソースドライバ１２は、複数のソースドライバ１２ａ，１２ｂ，・・・１２ｆから構成されている。
【０２０５】
ＶＨ２５５，…，ＶＨ０，ＶＬ０，…，ＶＬ２５５は、階調の基準電源（階調基準電位）と呼ばれるものであり、階調ＤＡＣ８１の出力端子ＯＵＴ０…ＯＵＴ１７から供給される。ＬＶ０，…，ＬＶ５は液晶コントローラ１３から送られてくる画像データを表す信号である。ＬＢＲはソースドライバ１２のシフト方向を設定する信号であり、シフト方向の左右反転等に使用される。本実施形態では、簡単のためにシフト方向は固定とし、ＬＢＲは常にハイレベルであるものとする。ＬＳはソースドライバ１２の出力タイミングを規定するラッチパルス信号であり、ＲＥＶは極性反転を制御するための信号であり、ＣＬＫはクロック信号であり、ＳＳＰはデータの開始点を表すスタートパルス信号である。
【０２０６】
ソースドライバ１２は、上記階調基準電位と上記各信号とに応じた電圧を液晶表示パネル１０のソースバスラインｓに供給する。本実施形態では、ソースドライバ１２ａ，１２ｂ・・・１２ｆが、それぞれ９６０本のソースバスラインｓに電圧を供給する。
【０２０７】
図３２は、ソースドライバ１２ａ〜１２ｆの構成を示す説明図である。この図に示すように、ソースドライバ１２ａ〜１２ｆは、コンパレータ９１、データラッチ＆シリアル／パラレル変換部９２、シフトレジスタ９３、サンプリングメモリ９４、ホールドメモリ９５、レベルシフタ９６、基準電圧発生回路９７、ＤＡコンバータ９８、および出力回路９９を備えている。
【０２０８】
コンパレータ９１には、液晶コントローラ１３からクロック信号ＣＬＫおよび画像データＬＶ０，…，ＬＶ５が入力され、コンパレータ９１は画像データＬＶ０，…，ＬＶ５を低振幅の入力信号電圧から通常のディジタル入力信号電圧（ＣＭＯＳレベル）に変換してデータラッチ＆シリアル／パラレル変換部９２に出力し、クロック信号ＣＬＫをデータラッチ＆シリアル／パラレル変換部９２およびシフトレジスタ９３に出力する。なお、コンパレータ９１は必須の構成ではなく、省略してもよい。
【０２０９】
データラッチ＆シリアル／パラレル変換部９２は、入力された画像データを一次的にラッチし、画像データをシリアルからパラレルに変換してサンプリングメモリ９４に出力する。
【０２１０】
シフトレジスタ９３は、双方向のシフトレジスタであり、クロック信号ＣＬＫに応じてシフト動作を行い、画像データをサンプリングするビットを選択する。
【０２１１】
サンプリングメモリ９４は、時分割して入力される画像データをサンプリングする。
【０２１２】
ホールドメモリ９５は、ラッチパルスＬＳに応じて、サンプリングメモリ９４がサンプリングした画像データを一括してラッチする。
【０２１３】
レベルシフタ９６はホールドメモリ９５がラッチした画像データをアナログ回路部電源レベルにシフトしてＤＡコンバータ９８に送る。
【０２１４】
基準電圧発生回路９７は、階調ＤＡＣ８１から入力される階調基準電位（ＶＨ２５５，…，ＶＨ０，ＶＬ０，…，ＶＬ２５５；図３０参照）に基づいて、図３３に示す演算式に基づいて階調基準電位間の電位（本実施形態では２５６階調）の電位を算出する。なお、図３３には２４６階調のうちの一部の演算式を抜粋して記載しているが、実際には２５６階調全てを算出する。
【０２１５】
ＤＡコンバータ９８は、画像データに応じたアナログ信号を発生させ、出力回路９９に送る。具体的には、ＤＡコンバータ９８は、ＲＥＶ信号を参照して図３３のＶＨｎあるいはＶＬｎ（ｎ＝０〜２５５）を選択し、基準電圧発生回路９７で算出された電圧に基づいて画像データに応じた電圧を選択する。
【０２１６】
出力回路９９は、オペアンプと出力バッファとで構成されたボルテージフォロワであり、９６０本の液晶駆動出力端子に２５６階調×２種類のアナログ信号を出力する。図３４は、分割サブピクセルに印加される電圧に対する輝度比を示した液晶の電圧輝度比曲線である。
【０２１７】
図３５は、分割サブピクセルに供給される電圧波形を示す説明図である。
【０２１８】
ゲートバスライン電位は、分割サブピクセルのＴＦＴ５１のゲートに接続されたゲートバスラインｇの電位であり、この電位がソースバスラインｓの電位より高くなった時にＴＦＴ５１がオン（オープン）してソース端子とドレイン端子との間で電流が流れる。これにより、ソースバスライン電位が画素電極３４に印加され、液晶容量ＣＬおよび補助容量Ｃが充電される。補助容量Ｃの電位はＴＦＴ５１がオフしている間も保持されて画素電極３４とＶＣＯＭとの間の電位差は一定になり、その間に液晶にかかる電界が維持される。
【０２１９】
ＴＦＴ５１がオフされた後、次にオンするのは次のフレームである。図３５において次のフレームのソースバスライン電位および画素電極電位をＶＣＯＭより低くしているのは、液晶に一定の方向に電位をかけ続けると液晶材に含まれる不純物の影響で焼き付きが発生したり、沸騰したりするため、電界のかかる方向をフレーム毎に逆にする（反転させる）ためである。なお、以下の説明では、ソースバスラインｓに印加されるＶＣＯＭよりも高い電位を階調毎にＶＨ０，ＶＨ１，…，ＶＨ２５５とし、ＶＣＯＭより低い電位を階調毎にＶＬ０，ＶＬ１，…，ＶＬ２５５とする。
【０２２０】
液晶コントローラ１３からソースドライバ１２ａ〜１２ｆに入力される制御信号ｒｅｖ（図３１，図３２参照）は、このソースバスラインｓに印加する電位の極性反転を制御するための信号であり、制御信号ｒｅｖをハイレベルとローレベルとに切り替えることにより、図３６に示すように、各分割サブピクセルの極性（対向電極電位ＶＣＯＭに対する極性）がフレーム毎に反転するように制御される。
【０２２１】
図３７は、液晶表示パネル１０の駆動信号の波形を示す説明図である。なお、データの並びは上から順に入力されるものとする。
【０２２２】
ＳＳＰは１ゲートバスラインの毎の画像データのスタートパルスであり、このスタートパルスが入力された直後から各ピクセルの画像データがソースドライバ１２に入力される。
【０２２３】
１ゲートバスライン分の画像データが入力された後、ラッチパルスＬＳが入力されると、直前に入力された画像データに基づいて各ソースバスラインｓに対する出力が行われる。この時、液晶コントローラ１３から階調ＤＡＣ８１に入力されるＢＡＮＫ＿ＳＥＬがラッチパルスＬＳと次のラッチパルスＬＳとの間で変化することで、ＢＡＮＫ＿Ａに基づく出力とＢＡＮＫ＿Ｂに基づく出力とが切り替えられる。これにより、暗分割サブピクセル用の出力ＤＬｎおよび明分割サブピクセル用の出力ＤＨｎの２種類の出力を行うことができる。一方、ゲートドライバ側では、ＤＬ，ＤＨの変化にかかわらず、ハイレベルの信号を出力するゲートバスラインｇを順次シフトさせていく。これにより、分割サブピクセル毎に表示を行うことができる。
【０２２４】
図３８は、本実施形態にかかる液晶表示装置１ｄの視角特性を示すグラフである。また、図３９の（ａ）は液晶表示装置１ｄを図３９の（ｂ）に示すように階調ＤＡＣ８１の不揮発性メモリＢＡＮＫを１種類のみとして駆動した比較例における視角特性を示すグラフである。なお、図３８および図３９は、いずれもＣＳＰ方式の液晶表示パネルを用いた場合の例を示している。ＭＶＡ方式の液晶表示パネルの場合には、どの方位から見たかによって見え方が変化するので、実施形態１のようにどの方位から見たかを示すパラメータφを追加する必要がある。
【０２２５】
図３８に示したように、本実施形態の液晶表示装置１ｄでは、図３９の（ａ）と比較して、正面と斜めとの階調輝度比曲線の差が小さくし、視角に対する影響を受けにくくすることができる。
【０２２６】
次に、補正データを作成するための測定時の処理について説明する。
【０２２７】
図４０は、補正データを作成る際に行う測定用の表示に用いる階調ＤＡＣ８１の不揮発性メモリＢＡＮＫ＿ＡとＢＡＮＫ＿Ｂの設定データを示している。図４０の（ａ）に示した不揮発性メモリＢＡＮＫ＿ＡおよびＢＡＮＫ＿Ｂのデータを用いて表示を行うことにより、全ての分割サブピクセルに暗分割サブピクセルの場合と同じ電圧が印加される。これにより、暗分割サブピクセルの測定を行うことができる。
【０２２８】
同様に、図４０の（ｂ）に示した不揮発性メモリＢＡＮＫ＿ＡおよびＢＡＮＫ＿Ｂのデータを用いて表示を行うことにより、全ての分割サブピクセルに明分割サブピクセルの場合と同じ電圧が印加される。これにより、明分割サブピクセルの測定を行うことができる。
【０２２９】
このようにして測定した測定データに基づいて、実施形態２と同様の方法（フーリエ変換を利用してローパスフィルタ処理を行う方法）により、補正値を生成する。
【０２３０】
これにより、全てのサブピクセルについて明分割サブピクセルおよび暗分割サブピクセルの補正値を求める。
【０２３１】
このように、本実施形態では、各分割サブピクセルを同じ入力階調電圧で駆動したときの測定結果に基づいて補正データを生成しておき、生成した補正データを用いて入力映像信号を補正する。これにより、従来技術のように見かけ上の測定データから補正データを生成するのではなく、実際の動作に合わせて補正を行うことができるので、斜めから見た場合の補正の精度を向上させることができる。
【０２３２】
また、本実施形態では、階調ＤＡＣ８１の基準電圧を２種類用意しておき（不揮発性メモリＢＡＮＫ＿ＡおよびＢＡＮＫ＿Ｂ）、明分割サブピクセルと暗分割サブピクセルとで利用する基準電圧を切り替えることにより、暗分割サブピクセルと明分割サブピクセルに印加する電位を変える。また、上記２種類の基準電圧は、各階調に対応する明分割サブピクセルと暗分割サブピクセルの基準電圧を同じに設定して測定用の画像（ベタ画像）を表示させ、測定用の画像が表示されている表示画面を測定した結果に基づいて、視角特性を改善できるように設定しておく。これにより、入力映像データに応じた映像を表示する際の視角特性を改善させることができる。
【０２３３】
〔実施形態６〕
本発明のさらに他の実施形態について説明する。なお、説明の便宜上、上述した実施形態と同じ機能を有する部材には同じ符号を付し、その説明を省略する。
【０２３４】
図４１は、本実施形態にかかる液晶表示装置１ｅの概略構成を示す説明図である。この図に示すように、液晶表示装置１ｅは、液晶表示パネル１０、ゲートドライバ１１、ソースドライバ１２、液晶コントローラ１３、補正演算部１４、記憶部１５、疑似階調生成部１８、階調ＤＡＣ（階調デジタルアナログコンバータ）８１ｂ、レギュレータ８２、ＣＳ電源回路８３、ＶＣＯＭ電源回路８４、および切替回路（ＳＷ）８５を備えている。
【０２３５】
記憶部１５には、液晶表示パネル１０の表示ムラを補正するための補正データが予め格納されている。補正データは個々の液晶表示パネルによって異なるので、各液晶表示パネルの表示ムラ情報から補正データを生成し、外部から記憶部１５に書き込みを行う。なお、補正データはサブピクセル毎、かつ階調毎に設定されている。
【０２３６】
補正演算部１４は、入力映像信号におけるサブピクセルのデータに対して、記憶部１５に格納されている補正データに基づいて、液晶表示パネル１０の表示ムラが視認されにくくなるように補正を行う。
【０２３７】
疑似階調生成部１８は、表示画像を映像信号の階調数よりも多い階調数で表現するための疑似階調生成処理を行う。
【０２３８】
液晶コントローラ１３は、補正後の映像信号に基づいて、液晶表示パネル１０のゲートドライバ１１、ソースドライバ１２、およびＣＳ電源回路８３を動作させるための制御信号を生成し、それら各部に伝送する。
【０２３９】
レギュレータ８２は、階調ＤＡＣ８１ｂ、ＶＣＯＭ電源回路８４、およびＣＳ電源回路８３の基準となる電位を生成する。
【０２４０】
階調ＤＡＣ８１ｂは、ソースドライバ１２の出力電圧を決めるための基準となる電位（階調基準電位）を出力する。本実施形態では、階調ＤＡＣ８１ｂは、上述した図３９の（ｂ）と同様の１８種類の階調基準電位を出力する。
【０２４１】
ソースドライバ１２は、液晶コントローラ１３からの入力信号と階調ＤＡＣ８１ｂから供給される電圧値とに応じた電位を液晶表示パネル１０の各ソースバスラインｓに印加する。
【０２４２】
ＶＣＯＭ電源回路８４は、液晶表示パネル１０のＣＦガラス基板３２に設けられた対向電極３５に印加する電圧を生成する回路である。この対向電極３５に印加される電位は、ソースドライバ１２を経由して液晶表示パネル１０に供給される。
【０２４３】
ＣＳ電源回路８３は、液晶表示パネル１０の分割サブピクセルの補助容量ＣにおけるＣＦ側の電極（補助容量配線ＣＳ）に供給する電圧を生成する回路である。この補助容量配線ＣＳに供給される電位は、切替回路８５およびソースドライバ１２を経由して液晶表示パネル１０に供給される。
【０２４４】
切替回路８５は、出力電圧を、対向電極配線５２に出力する電圧（ＶＣＯＭ電圧）と補助容量配線ＣＳに出力する電圧（ＣＳ電圧）とに切り替えるスイッチである。
【０２４５】
ゲートドライバ１１は、液晶表示パネル１０の各ゲートバスラインｇに液晶コントローラ１３からの入力信号に応じたタイミングで順次電圧を印加する。
【０２４６】
図４２は、液晶表示パネル１０におけるＴＦＴガラス基板３１およびＣＦガラス基板３２の配線構造を示す説明図である。また、図４３は、液晶表示パネル１０における各サブピクセル２１の等価回路図である。
【０２４７】
図４２に示すように、ＴＦＴガラス基板３１には、縦方向（ｙ軸方向；矩形形状の液晶表示装置１０の短手方向）に延伸する多数のソースバスラインｓと、横方向（ｘ軸方向；矩形形状の液晶表示装置１０の長手方向）に延伸する多数のゲートバスラインｇとが備えられている。各ゲートバスラインｇはゲートドライバ１１に接続され、各ソースバスラインｓはソースドライバ１２に接続されている。
【０２４８】
ソースバスラインｓの本数は横方向（ｘ軸方向）の表示ピクセル数の３倍（ＦＨＤであれば１９２０×３＝５７６０本）になっており、ゲートバスラインｇの本数は縦方向（ｙ軸方向）の表示ピクセル数と同数（ＦＨＤであれば１０８０）になっている。なお、本実施形態では、説明の便宜上、各ソースバスラインｓを、ゲートドライバ１１側から順にＳＺ０，ＳＹ０，ＳＸ０，ＳＺ１，ＳＹ１，ＳＸ１，…，ＳＺ１９１９，ＳＹ１９１９，ＳＸ１９１９と称する。また、各ゲートバスラインｇを、ソースドライバ１２側から順にＧ０，Ｇ１，Ｇ２，…，Ｇ１０７９と称する。
【０２４９】
図４２に破線で示したように、ＣＦガラス基板３２におけるゲートドライバ１１側の端部には、一端がソースドライバ１２に接続された、液晶表示パネル１０の縦方向（ｙ軸方向）に沿って延伸する複数（本実施形態では１２本）の補助容量幹配線（補助容量配線の束）ＣＳｔが配置されている。また、それら各補助容量幹配線ＣＳｔには、液晶表示パネル１０の横方向（ｘ方向）に延伸する補助容量配線ＣＳが接続されている。
【０２５０】
なお、本実施形態では、補助容量幹配線ＣＳｔをゲートドライバ１１側から順にＣＳｔ０，ＣＳｔ１，…，ＣＳｔ１１と称し、各補助容量配線ＣＳをソースドライバ１２側から順にＣＳ０，ＣＳ１，…，ＣＳ１１と称する。補助容量配線ＣＳ０，ＣＳ１，…，ＣＳ１１は、それぞれ補助容量幹配線ＣＳｔ０，ＣＳｔ１，…，ＣＳｔ１１に接続されている。すなわち、補助容量配線ＣＳ０は補助容量幹配線ＣＳｔ０に接続され、補助容量配線ＣＳ１は補助容量幹配線ＣＳｔ１に接続され、補助容量配線ＣＳ１１は補助容量幹配線ＣＳｔ１１に接続されている。また、１２本の補助容量配線ＣＳ０，ＣＳ１，…，ＣＳ１１を１組とする補助容量配線群が液晶表示パネル１０の縦方向（ｙ軸方向）に沿って複数配置されている。すなわち、ある組の補助容量配線群の補助容量配線ＣＳ１１に対して縦方向に隣接する位置に次の補助容量配線群の補助容量配線ＣＳ０が配置されている。
【０２５１】
ソースバスラインｓとゲートバスラインｇとは格子状に配置されており、それぞれの交点にはＴＦＴ５１がゲートバスラインｇを挟んで上下に２個ずつ配置されている。ＴＦＴ５１のソース端子５１ｓはソースバスラインｓに接続され、ゲート端子５１ｇはゲートバスラインｇに接続され、ドレイン端子５１ｄは分割サブピクセル２２ａまたは２２ｂの画素電極３４に接続されている。すなわち、本実施形態では、各サブピクセル２１の分割サブピクセル２２ａ，２２ｂが共通のゲートバスラインｇに接続されている。
【０２５２】
ＴＦＴ５１は各分割サブピクセルのスイッチング素子として備えられており、ＴＦＴ５１が接続されているソースバスラインｓの電位よりもゲートバスラインｇの電位が高くなった場合にスイッチがオンとなって画素電極３４にソースバスラインｓの電位が印加される。
【０２５３】
また、図４３に示したように、各分割サブピクセル２２ａ，２２ｂの対向電極３５は対向電極配線５２に接続されており、各対向電極３５には対向電圧ＶＣＯＭが印加される。また、ＣＦガラス基板３２における各分割サブピクセル２２ａ，２２ｂに対応する位置にはそれぞれ補助容量配線ＣＳｎ，ＣＳｎ＋１が配置されており、分割サブピクセル２２ａでは画素電極３４と補助容量配線ＣＳｎとの間に補助容量Ｃが形成され、分割サブピクセル２２ｂでは画素電極３４と補助容量配線ＣＳｎ＋１との間に補助容量Ｃが形成されている。
【０２５４】
図４４は、ＶＣＯＭ電源回路８４の構成を示す説明図である。この図に示すように、ＶＣＯＭ電源回路８４は、不揮発性メモリ１０１、ＤＡＣ１０２、およびアンプ１０３を備えている。
【０２５５】
不揮発性メモリ１０１は、液晶表示パネル毎に設定されるＶＣＯＭ電位（対向電極電位）を示す電位設定情報ＶＣＯＭ＿ＤＡＴＡを記憶する。
【０２５６】
ＤＡＣ（デジタルアナログコンバータ）１０２は、外部から入力される基準電圧ＶＲＥＦＩＮと不揮発性メモリ１０１に記憶されている電位設定情報ＶＣＯＭ＿ＤＡＴＡとに基づいてＶＣＯＭ電位を生成する。具体的には、ＤＡＣ１０２は、
ＶＣＯＭ＝ＶＲＥＦＩＮ×ＶＣＯＭ＿ＤＡＴＡ／１０２３
に基づいてＶＣＯＭ電位を生成する。
【０２５７】
アンプ１０３は、ＤＡＣ１０２の出力電位を電流増幅し、ソースドライバ１２、ＣＳ電源回路８３、および切替回路８５に出力する。
【０２５８】
図４５は、ＣＳ電源回路８３の構成を示す説明図である。この図に示すように、ＣＳ電源回路８３は、電源回路１０４とスイッチ１０５ａ〜１０５ｆとを備えている。
【０２５９】
電源回路１０４は、外部から入力される基準電位ＶＲＥＦＩＮとＶＣＯＭ電源回路８４から入力されるＶＣＯＭ電位とに基づいて２種類の電源電圧Ａ，Ｂを生成する。
【０２６０】
ＣＳ電源回路８３の出力は振動電源であり、上記の２種類の電源電圧Ａ，Ｂのうちは、電源電圧Ａは振動電源の上側（高電位側）の電位を作るための電源となり、電源電圧Ｂは下側（低電位側）の電位を作るための電源となる。なお、ＣＳ電源回路８３の出力のＤＣ成分はＶＣＯＭ電位になるように設定する。また、電源電圧Ａ，Ｂを印加する時間は特に限定されるものではなく、液晶表示パネル１０の特性等に応じて適宜設定すればよい。
【０２６１】
ＣＳ電源回路８３の出力波形の振幅をＣＳ＿ＡＣとすると電源電圧Ａ，Ｂの電位は、
Ａ＝ＶＣＯＭ＋ＣＳ＿ＡＣ／２
Ｂ＝ＶＣＯＭ−ＣＳ＿ＡＣ／２
で表される。
【０２６２】
なお、ＣＳ電源回路８３の出力波形の振幅ＣＳ＿ＡＣは補助容量Ｃ等に依存するので、液晶表示パネル毎に最適な値に設定する。また、印加する時間についても視角特性が適切となるように設定する。
【０２６３】
スイッチ１０５ａ〜１０５ｆは、電源回路１０４から出力される電源電圧Ａ，Ｂが入力される２つの入力端子と、２つの出力端子ＯＵＴｉ−１，ＯＵＴｉ（ｉは１から１１までの奇数）と、液晶コントローラ１３から制御信号ＳＥＬ０〜ＳＥＬ５が入力される制御端子とを備えている。そして、スイッチ１０５ａ〜１０５ｆは、制御信号ＳＥＬ０〜ＳＥＬ５が０の時には、電源電圧Ａを出力端子ＯＵＴｉ−１から出力し、電源電圧Ｂを出力端子ＯＵＴｉから出力する。また、スイッチ１０５ａ〜１０５ｆは、制御信号ＳＥＬ０〜ＳＥＬ５が１の時には、電源電圧Ａを出力端子ＯＵＴｉから出力し、電源電圧Ｂを出力端子ＯＵＴｉ−１から出力する。これにより、明分割サブピクセルの補助容量配線ＣＳには電源電圧Ａが供給され、暗分割サブピクセルの補助容量配線ＣＳには電源電圧Ｂが供給される。
【０２６４】
また、スイッチ１０５ａ〜１０５ｆの出力端子ＯＵＴ０〜ＯＵＴ１１と、液晶表示パネル１０の各補助容量配線ＣＳ０〜ＣＳ１１とは、
ＣＳ０＝ＯＵＴ０、ＣＳ１＝ＯＵＴ１、・・・ＣＳ１１＝ＯＵＴ１１
となるように接続されている。
【０２６５】
図４６は、階調ＤＡＣ８１ｂの構成例を示す説明図である。この図に示すように、階調ＤＡＣ８１は、不揮発性メモリ（基準電位記憶部）ＢＡＮＫと、メモリＭと、Ｄ／Ａ（デジタル／アナログ）コンバータＤＡＣと、アンプＡとを備えている。
【０２６６】
不揮発性メモリＢＡＮＫには１８種類の出力電圧の設定情報ＤＡＴＡ０〜ＤＡＴＡ１７が格納されている。
【０２６７】
メモリＭは、不揮発性メモリに格納された情報ＤＡＴＡ０〜ＤＡＴＡ１７を一次的に格納する。
【０２６８】
Ｄ／ＡコンバータＤＡＣは、メモリＭに格納された情報ＤＡＴＡ０〜ＤＡＴＡ１７に応じた電圧を出力する。具体的には、Ｄ／ＡコンバータＤＡＣには基準電圧となるＶＲＥＦＩＮがレギュレータ８２から入力されており、Ｄ／ＡコンバータＤＡＣが１０ビットのＤ／Ａコンバータである場合、
ＯＵＴｎ＝０（ＧＮＤ）＋ＤＡＴＡｎ／１０２３×（ＶＲＥＦＩＮ−０（ＧＮＤ））
に基づいて出力電圧を設定する。なお、ｎ＝０，１，２，…，１７（０から１７までの整数）である。
【０２６９】
アンプＡは、Ｄ／ＡコンバータＤＡＣからの出力電圧を増幅して出力する。
【０２７０】
なお、メモリＢＡＮＫのデータを外部（例えば補正演算部１４あるいは液晶コントローラ１３）に設け、メモリＭに情報ＤＡＴＡ０〜ＤＡＴＡ１７を直接書き込むようにしてもよい。
【０２７１】
切替回路８５は、液晶表示パネル１０の表示ムラを測定するときにはＶＣＯＭ電源回路８４から出力されるＶＣＯＭ電圧をソースドライバ１２に出力し、通常の画像表示時（入力映像信号を補正して表示させる時）にはＣＳ電源回路８３からの出力電圧をソースドライバ１２に出力する。
【０２７２】
ソースドライバ１２は、実施形態５で説明した処理に加えて、液晶コントローラ１３から入力される映像データと階調ＤＡＣ８１ｂから入力される階調基準電圧とに応じた電圧を各ソースバスラインｓに出力する。ソースドライバ１２から各ソースバスラインｓに供給する電圧の生成方法は実施形態５と同様であるので、ここではその説明を省略する。
【０２７３】
また、ソースドライバ１２は、ＶＣＯＭ電源回路８４から入力されるＶＣＯＭ電圧を対向電極配線５２を介して対向電極３５に出力するとともに、切替回路８５を介して入力されるＣＳ電圧（表示ムラの測定時はＶＣＯＭ電圧）を、補助容量幹配線ＣＳｔ０〜ＣＳｔ１１を介して補助容量配線ＣＳ０〜ＣＳ１１に出力する。
【０２７４】
図４７は、各補助容量配線ＣＳにＶＣＯＭ電圧を供給した時の分割サブピクセルの電圧波形を示している。ゲートバスライン電位がソースバスライン電位より高くなるとＴＦＴ５１がオン（オープン）になり、ソース端子とドレイン端子との間を電流が流れる。これにより、ソースバスライン電位が画素電極３４および補助容量ＣのＴＦＴガラス基板３１側（画素電極３４）に印加され、分割サブピクセルの充電が行われる。ＴＦＴ５１がＯＦＦしている間も補助容量Ｃの電位は保持されて画素電極３４と対向電極３５（ＶＣＯＭ電圧）との電位差は一定になり、液晶に印加された電界は維持される。ＴＦＴ５１がオフされた後、次にオンするのは次のフレームである。次のフレームにおけるソースバスライン電位が対向電極電圧ＶＣＯＭより低くなっているのは、液晶に一定の方向に電位をかけ続けると、液晶材に含まれる不純物の影響で焼き付きが発生したり、沸騰したりするため、電界のかかる方向を逆方向にするためである。
【０２７５】
ソースバスラインＳに印加される電位について、ＶＣＯＭよりも高い電位を階調毎にＶＨ０，ＶＨ１，…，ＶＨ２５５とし、ＶＣＯＭよりも低い電位を階調毎にＶＬ０，ＶＬ１，…，ＶＬ２５５とする。
【０２７６】
この時、ソースバスラインＳに印加される電位は、ＶＨ（ＶＨ０，ＶＨ１，…，ＶＨ２５５）の場合もＶＬ（ＶＬ０，ＶＬ１，…，ＶＬ２５５）の場合もグランド（ＧＮＤ）電位よりも高いので、図４７に示したようにソースバスライン電位がグランド側に引き込まれるという現象が発生する。これにより、画素電極３４に印加される電位がずれる。これを補正すために、ＣＦガラス基板３２に設けられた対向電極３５に印加する電位（対向電極電位）を調整（対向電極電位調整）する。上記の引き込み現象は、グランド電位に対する浮遊容量によって引き起こされるため、液晶表示パネルの個体によるばらつきがある。そのため、個々の液晶表示パネル毎に対向電極電位ＶＣＯＭの値を調整する。
【０２７７】
上述したＶＣＯＭ電源回路８４の不揮発性メモリ１０１には、このような対向電極電位調整により設定されたＶＣＯＭ電位（対向電極電位）を示す電位設定情報ＶＣＯＭ＿ＤＡＴＡが格納される。
【０２７８】
また、対向電極電位調整を行った後、切替回路８５を制御して各補助容量配線ＣＳにＶＣＯＭ電圧を供給させるとともに、各分割ピクセルに測定用画像（ベタ画像）を表示させ、実施形態１と同様、測定用画像を表示させた表示画面の輝度を複数の視角方向から測定する。そして、その測定結果に基づいて、実施形態２と同様の方法により、補正データを生成して記憶部１５に格納しておく。
【０２７９】
図４８は分割サブピクセルの駆動電圧波形を示す説明図であり、（ａ）は明分割サブピクセル、（ｂ）は暗分割サブピクセルの駆動電圧波形を示している。上述したように、本実施形態では補助容量配線ＣＳの電圧を振動電圧（振動電源）としている。また、補助容量Ｃの両極板のうち、ＴＦＴガラス基板３１側（画素電極３４側）の極板の電位は、補助容量配線ＣＳの電位が変化したときに、当該補助容量Ｃの両極板間の電位差を維持するように変化する。したがって、補助容量配線ＣＳの電位を変化させることによって画素電極３４の電位が変化する。
【０２８０】
なお、本実施形態では、ＣＳ電源回路８３がクロススイッチになっているので、サブピクセル２１を構成する各分割サブピクセル２２ａ，２２ｂの画素電極３４の電位変化は同時に起こる。このため、両分割サブピクセル２２ａ，２２ｂを合わせた輝度は各分割サブピクセル２２ａ，２２ｂの画素電極３４の電位変化が起こっても一定になる。
【０２８１】
この動作により、ソースバスラインｓに印加されるソースバスライン電位が同じであっても、液晶容量ＣＬおよび補助容量Ｃに充電される電荷を分割サブピクセル２２ａと分割サブピクセル２２ｂとで異ならせ、実施形態２と同様に分割サブピクセル駆動を実現することができる。
【０２８２】
なお、各分割サブピクセル２２ａ，２２ｂに対する印加電圧の極性（対向電極電位ＶＣＯＭに対する極性）は、上述した図３６と同様に、フレーム毎に反転するように制御される。
【０２８３】
図４９は、ＣＳ電源回路８３の出力波形の振幅ＣＳ＿ＡＣをＣＳ＿ＡＣ＝０．２Ｖとした場合の、明分割サブピクセルおよび暗分割サブピクセルにおけるＶＬ（ソースバスライン電位を対向電極電位ＶＣＯＭに対して負極性に設定する場合の画素電極３４と対向電極３５との電位差）、ＶＨ（ソースバスライン電位を対向電極電位ＶＣＯＭに対して正極性に設定する場合の画素電極３４と対向電極３５との電位差）、および（ＶＨ−ＶＬ）／２のうちの一部を示す説明図である。
【０２８４】
また、図５０の（ａ）は本実施形態のように補助容量配線ＣＳの電位を変動させた場合の階調輝度比曲線を示すグラフであり、図５０の（ｂ）は補助容量配線ＣＳの電位を対向電極電位で一定にした場合（比較例）の階調輝度比曲線を示すグラフである。
【０２８５】
図５０の（ａ）に示したように、本実施形態のように補助容量配線ＣＳの電位を変化させることにより、入力映像データに応じた映像を表示する際の視角特性を改善させることができる。
【０２８６】
また、本実施形態では、各分割サブピクセルを同じ入力階調電圧で駆動したときの測定結果に基づいて補正データを生成しておき、生成した補正データを用いて入力映像信号を補正する。これにより、従来技術のように見かけ上の測定データから補正データを生成するのではなく、実際の動作に合わせて補正を行うことができるので、斜めから見た場合の補正の精度を向上させることができる。
【０２８７】
なお、図４１に示した構成では、切替回路８５にＣＳ電源回路８３およびＶＣＯＭ電源回路８４の出力を入力し、切替回路８５が補助容量配線ＣＳに出力する電圧をＣＳ電源回路８３からの出力電圧にするかＶＣＯＭ電源回路８４からの出力電圧にするかを切り替えているが、これに限るものではない。例えば、補正データを生成するための測定時に、ＣＳ電源回路８３の電源回路１０４に入力される基準電位ＶＲＥＦＩＮをＶＣＯＭ電圧に切り替えるようにしてもよい。
【０２８８】
〔まとめ〕
本発明の態様１にかかる液晶表示装置１ａ〜１ｅは、複数の分割絵素（分割サブピクセル２２）からなる絵素（サブピクセル２１）を複数備えた液晶表示パネル１０と、入力映像信号の階調毎かつ前記分割絵素（分割サブピクセル２２）毎に設定された補正データを記憶する記憶部１５と、入力映像信号を前記補正データに基づいて補正して前記分割絵素（分割サブピクセル２２）毎の補正後映像信号を生成する補正演算部１４と、前記補正後映像信号に応じて前記各分割絵素（分割サブピクセル２２）を駆動する駆動部（ゲートドライバ１１、ソースドライバ１２、液晶コントローラ１３）とを備え、前記補正データは、所定の測定用画像を表示させた前記液晶表示パネル１０の表示特性を複数の視角方向から測定した結果に基づいて、前記液晶表示パネル１０の表示ムラを視角方向が異なる場合でも抑制できるように生成された補正データであることを特徴としている。
【０２８９】
上記の構成によれば、測定用画像を表示させた前記液晶表示パネル１０の表示特性を複数の視角方向から測定した結果に基づいて前記液晶表示パネル１０の表示ムラを視角方向が異なる場合でも抑制できるように生成された補正データを用いて入力映像信号を補正し、補正後映像信号に基づいて各分割絵素を駆動する。これにより、視角方向にかかわらず表示ムラを適切に補正することができる。
【０２９０】
本発明の態様２にかかる液晶表示装置１ｂ〜１ｅは、上記態様１において、前記補正データは、前記各分割絵素（分割サブピクセル２２）に同電位を印加したときの前記液晶表示パネル１０の表示特性を複数の視角方向から測定した結果に基づいて分割絵素（分割サブピクセル２２）毎に設定された補正データである構成である。
【０２９１】
上記の構成によれば、各分割絵素（分割サブピクセル２２）に同電位を印加したときの測定結果に基づいて生成された補正データを用いて各分割絵素（分割サブピクセル２２）を個別に駆動することにより、絵素（サブピクセル２１）を構成する２つの分割絵素（分割サブピクセル２２）の視角特性の差を考慮しなくても、表示ムラの補正を視角方向にかかわらず適切に行うことができる。
【０２９２】
本発明の態様３にかかる液晶表示装置１ｂは、上記態様２において、前記駆動部（ゲートドライバ１１、ソースドライバ１２、液晶コントローラ１３）は、ゲートドライバ１１とソースドライバ１２とを備え、前記絵素（サブピクセル２１）は２つの分割絵素（分割サブピクセル２２）からなり、各絵素（サブピクセル２１）を構成する２つの分割絵素（分割サブピクセル２２）は互いに異なるゲートバスラインｇに接続され、かつ互いに共通のソースバスラインｓに接続されており、前記ゲートドライバ１１は前記ゲートバスラインｇを順次選択し、前記ソースドライバ１２は、前記ゲートドライバ１１により選択されたゲートバスラインｇに接続されている各分割絵素（分割サブピクセル２２）に対して前記ソースバスラインｓを介して前記補正後映像信号における当該分割絵素（分割サブピクセル２２）の階調に応じた電位を印加する構成である。
【０２９３】
上記の構成によれば、絵素（サブピクセル２１）が複数の分割絵素（分割サブピクセル２２）で構成された液晶表示パネル１０において、各分割絵素（分割サブピクセル２２）を個別に駆動することができる。したがって、補正データを生成するための測定時には各分割絵素（分割サブピクセル２２）に同電位を印加し、通常表示時（入力映像信号を補正データに応じて補正して表示させる時）には補正データに応じて各分割絵素を制御することができる。また、ソースバスラインｓを分割絵素（分割サブピクセル２２）毎に設ける場合に比べて、ソースバスラインｓの数を低減し、コストダウンを図ることができる。
【０２９４】
本発明の態様４にかかる液晶表示装置１ｃは、上記態様２において、前記駆動部（ゲートドライバ１１、ソースドライバ１２、液晶コントローラ１３）は、ゲートドライバ１１とソースドライバ１２とを備え、前記絵素（サブピクセル２１）は２つの分割絵素（分割サブピクセル２２）からなり、各絵素（サブピクセル２１）を構成する２つの分割絵素（分割サブピクセル２２）は互いに共通のゲートバスラインｇに接続され、かつ互いに異なるソースバスラインｓに接続されており、前記ゲートドライバ１１は前記ゲートバスラインｇを順次選択し、前記ソースドライバ１２は、前記ゲートドライバ１１により選択されたゲートバスラインｇに接続されている各分割絵素（分割サブピクセル２２）に対して前記ソースバスラインｓを介して前記補正後映像信号における当該分割絵素（分割サブピクセル２２）の階調に応じた電位を印加する構成である。
【０２９５】
上記の構成によれば、絵素（サブピクセル２１）が複数の分割絵素（分割サブピクセル２２）で構成された液晶表示パネルに１０おいて、各分割絵素（分割サブピクセル２２）を個別に駆動することができる。したがって、補正データを生成するための測定時には各分割絵素（分割サブピクセル２２）に同電位を印加し、通常表示時（入力映像信号を補正データに応じて補正して表示させる時）には補正データに応じて各分割絵素（分割サブピクセル２２）を制御することができる。
【０２９６】
また、同じ絵素（サブピクセル２１）を構成する２つの分割絵素（分割サブピクセル２２）を共通のゲートバスラインｇに接続することにより、それら各分割絵素（分割サブピクセル２２）を異なるゲートバスラインｇに接続する場合よりもゲートバスラインｇの数を低減できる。これにより、各分割絵素（サブピクセル２１）に対する液晶の書き込み時間を長くすることができるので、各分割絵素（分割サブピクセル２２）に備えられるスイッチング素子のサイズを小さくできる。すなわち、書き込み時間が短い場合には書き込み時間内に補助容量の充電を完了させるためにスイッチング素子をオンしたときに大容量の電流を流す必要があり、スイッチング素子のサイズを大きくする必要があるが、書き込み時間を長くすることにより、スイッチング素子のサイズを低減できる。また、スイッチング素子のサイズを小さくすることによって生じる余剰スペースを利用して、配線を太くするなどの表示ムラ抑制対策を行うことができる。あるいは、スイッチング素子のサイズを小さくすることにより、液晶表示パネル１０の開口率を向上させることができる。
【０２９７】
本発明の態様５にかかる液晶表示装置１ｄは、上記態様３または４において、前記ソースドライバ１２は、映像信号における複数の階調値に対応する前記ソースバスラインｓに対する出力電圧の設定情報を２組記憶した基準電位記憶部（不揮発性メモリＢＡＮＫ＿Ａ、ＢＡＮＫ＿Ｂ）を備え、前記絵素（サブピクセル２１）を構成する２つの分割絵素（分割サブピクセル２２）に対して、２組の前記設定情報のうちの互いに異なる組の設定情報を用いて設定した出力電圧を出力する構成である。
【０２９８】
上記の構成によれば、各分割絵素（分割サブピクセル２２）の階調を明分割絵素と暗分割絵素とに容易に設定することができる。
【０２９９】
本発明の態様６にかかる液晶表示装置１ｄは、上記態様５において、前記基準電位記憶部（不揮発性メモリＢＡＮＫ＿Ａ、ＢＡＮＫ＿Ｂ）は、前記２組の設定情報をソースバスラインｓ毎または複数のソースバスラインｓからなるソースバスライン群毎に記憶しており、前記ソースドライバ１２は、各分割絵素（分割サブピクセル２２）に対する出力電圧を当該分割絵素（分割サブピクセル２２）が接続されたソースバスラインｓに対応する前記設定情報を用いて設定する構成である。
【０３００】
上記の構成によれば、各分割絵素（分割サブピクセル２２）に対する出力電圧をソースバスラインｓ毎あるいはソースバスライン群毎に調整することができる。
【０３０１】
本発明の態様７にかかる液晶表示装置１ｅは、上記態様２において、前記駆動部（ゲートドライバ１１、ソースドライバ１２、液晶コントローラ１３）は、ゲートドライバ１１とソースドライバ１２とを備え、前記絵素（サブピクセル２１）は２つの分割絵素（分割サブピクセル２２）からなり、各絵素（サブピクセル２１）を構成する２つの分割絵素（分割サブピクセル２２）は互いに共通のゲートバスラインｇに接続され、かつ互いに共通のソースバスラインｓに接続されており、前記ゲートドライバ１１は前記ゲートバスラインｇを順次選択し、前記ソースドライバ１２は、前記ゲートドライバ１１により選択されたゲートバスラインｇに接続されている各分割絵素（分割サブピクセル２２）に対して前記ソースバスラインｓを介して前記補正後映像信号における当該分割絵素（分割サブピクセル２２）の階調に応じた電位を印加し、前記各絵素（サブピクセル２１）は、画素電極３４と、ゲート端子５１ｇがゲートバスラインｇに接続され、ソース端子５１ｓがソースバスラインｓに接続され、ドレイン端子５１ｄが画素電極３４に接続されたスイッチング素子（ＴＦＴ５１）と、前記画素電極３４に対して液晶層３３を介して対向配置された対向電極３５と、前記画素電極３４と容量結合する補助容量電極（補助容量配線ＣＳ）とを備え、前記補助容量電極（補助容量配線ＣＳ）は、絵素（サブピクセル２１）を構成する２つの分割絵素（分割サブピクセル２２）についてそれぞれ個別に設けられ、かつ前記２つの分割絵素（分割サブピクセル２２）毎に異なる電位が印加される構成である。
【０３０２】
上記の構成によれば、絵素（サブピクセル２１）を構成する２つの分割絵素（分割サブピクセル２２）に対する印加電圧を、各補助容量電極（補助容量配線ＣＳ）の電位を制御することによって異ならせることができる。これにより、各分割絵素（分割サブピクセル２２）を共通のゲートバスラインｇに接続し、かつ互いに共通のソースバスラインｓに接続することができるので、ゲートバスラインｇおよびソースバスラインｓの数を低減することができる。したがって、ゲートドライバ１１およびソースドライバ１２の構成を簡略化し、コストダウンを図ることができる。また、補正データを生成するために各分割絵素（分割サブピクセル２２）に同電位を印加する時には、各補助容量電極を（補助容量配線ＣＳ）共通の電源に接続するだけでよいので、測定用の電位を印加するための回路を安価に実現することができる。
【０３０３】
本発明の態様８にかかる液晶表示装置（１ｂ〜１ｅ）は、上記態様１から７のいずれかにおいて、入力映像信号における絵素（サブピクセル２１）の階調と当該絵素（サブピクセル２１）を構成する２つの分割絵素（分割サブピクセル２２）の階調の組み合わせとを対応付けた分割設定情報を記憶した分割設定記憶部（分割ＬＵＴ１７）と、前記分割設定情報に応じて入力映像信号における各絵素（サブピクセル２１）を複数の分割絵素（分割サブピクセル２２）に分割した分割映像信号を生成する絵素分割部（サブピクセル分割部１６）とを備え、前記記憶部１５は、前記分割映像信号の階調毎かつ前記分割絵素（分割サブピクセル２２）毎に設定された補正データを記憶し、前記補正演算部１４は、前記分割映像信号を前記補正データに基づいて補正して前記分割絵素（分割サブピクセル２２）毎の補正後映像信号を生成し、前記分割映像信号の各分割絵素（分割サブピクセル２２）で使用される階調数が前記入力映像信号の各絵素（サブピクセル２１）で使用される階調数よりも少ない構成である。
【０３０４】
上記の構成によれば、いずれの分割絵素（分割サブピクセル２２）でも使用されない階調については補正データを前記記憶部１５に記憶させておく必要がないので、前記記憶部１５に記憶させる補正データのデータサイズを低減することができる。
【０３０５】
本発明の態様９にかかる液晶表示装置（１ａ〜１ｅ）は、上記態様１から８のいずれかにおいて、前記記憶部１５は、前記補正データとして前記液晶表示パネル１０を互いに異なる視角方向から見たときに視認される表示ムラを補正するように生成された複数の第１補正データを記憶しており、前記補正演算部１４は、複数の前記第１補正データを組み合わせることによって生成した第２補正データに基づいて入力映像信号を補正し、前記補正後映像信号を生成する構成である。
【０３０６】
上記の構成によれば、視角方向にかかわらず表示ムラを適切に補正することができる。
【０３０７】
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０３０８】
本発明は、複数の分割絵素からなる絵素を複数備えた液晶表示パネルを有する液晶表示装置に適用できる。
【符号の説明】
【０３０９】
１ａ〜１ｅ  液晶表示装置
１０  液晶表示パネル
１１  ゲートドライバ（駆動部）
１２，１２ａ〜１２ｆ  ソースドライバ（駆動部）
１３  液晶コントローラ（駆動部）
１４  補正演算部
１５  記憶部
１６  サブピクセル分割部
１７  分割ＬＵＴ
１８  疑似階調生成部
１９  サブピクセル並替部
２０  ピクセル
２１，２１Ｒ，２１Ｇ，２１Ｂ  サブピクセル（絵素）
２２，２２ａ，２２ｂ，２２Ｒａ，２Ｒｂ，２２Ｇａ，２２Ｇｂ，２２Ｂａ，２２Ｂｂ  分割サブピクセル（分割絵素）
３１  ＴＦＴガラス基板
３２  ＣＦガラス基板
３３  液晶層
３４  画素電極
３５  対向電極
３６  カラーフィルタ
３７  ＴＦＴ側偏光板
３８  ＣＦ側偏光板
３９  光学シート群
４０  バックライト
５１  ＴＦＴ（スイッチング素子）
５１ｄ  ドレイン端子
５１ｇ  ゲート端子
５１ｓ  ソース端子
５２  対向電極配線
６１，６２  構造物
７１  補正データ伸長部
８１，８１ｂ  階調ＤＡＣ
８２  レギュレータ
８３  ＣＳ電源回路
８４  ＶＣＯＭ電源回路
８５  切替回路
９１  コンパレータ
９２  シリアル／パラレル変換部
９３  シフトレジスタ
９４  サンプリングメモリ
９５  ホールドメモリ
９６  レベルシフタ
９７  基準電圧発生回路
９８  ＤＡコンバータ
９９  出力回路
１０１  不揮発性メモリ
１０２  ＤＡＣ
１０３  アンプ
１０４  電源回路
１０５ａ  スイッチ
ＢＡＮＫ＿Ａ，ＢＡＮＫ＿Ｂ  不揮発性メモリ（基準電位記憶部）
ＣＳ  補助容量配線（補助容量電極）
ｇ  ゲートバスライン
ｓ  ソースバスライン
【図１】
0006577223.tif 000007
【図２】
0006577223.tif 000008
【図３】
0006577223.tif 000009
【図４】
0006577223.tif 000010
【図５】
0006577223.tif 000011
【図６】
0006577223.tif 000012
【図７】
0006577223.tif 000013
【図８】
0006577223.tif 000014
【図９】
0006577223.tif 000015
【図１０】
0006577223.tif 000016
【図１１】
0006577223.tif 000017
【図１２】
0006577223.tif 000018
【図１３】
0006577223.tif 000019
【図１４】
0006577223.tif 000020
【図１５】
0006577223.tif 000021
【図１６】
0006577223.tif 000022
【図１７】
0006577223.tif 000023
【図１８】
0006577223.tif 000024
【図１９】
0006577223.tif 000025
【図２０】
0006577223.tif 000026
【図２１】
0006577223.tif 000027
【図２２】
0006577223.tif 000028
【図２３】
0006577223.tif 000029
【図２４】
0006577223.tif 000030
【図２５】
0006577223.tif 000031
【図２６】
0006577223.tif 000032
【図２７】
0006577223.tif 000033
【図２８】
0006577223.tif 000034
【図２９】
0006577223.tif 000035
【図３０】
0006577223.tif 000036
【図３１】
0006577223.tif 000037
【図３２】
0006577223.tif 000038
【図３３】
0006577223.tif 000039
【図３４】
0006577223.tif 000040
【図３５】
0006577223.tif 000041
【図３６】
0006577223.tif 000042
【図３７】
0006577223.tif 000043
【図３８】
0006577223.tif 000044
【図３９】
0006577223.tif 000045
【図４０】
0006577223.tif 000046
【図４１】
0006577223.tif 000047
【図４２】
0006577223.tif 000048
【図４３】
0006577223.tif 000049
【図４４】
0006577223.tif 000050
【図４５】
0006577223.tif 000051
【図４６】
0006577223.tif 000052
【図４７】
0006577223.tif 000053
【図４８】
0006577223.tif 000054
【図４９】
0006577223.tif 000055
【図５０】
0006577223.tif 000056