(57)【特許請求の範囲】
【請求項１】
各々が半導体本体（２）を有する複数の半導体部品（１００）を製造するための方法であって、
Ａ）第１の半導体層（２１）と、第２の半導体層（２２）と、前記第１の半導体層（２１）と前記第２の半導体層（２２）との間に配置される活性領域（２３）とを有する半導体積層体（２００）を、基板（９）の上に設けるステップと、
Ｂ）前記第１の半導体層（２１）と前記第２の半導体層（２２）とを電気的に接触させるための接触構造（７）を形成するステップと、
Ｃ）前記半導体本体（２）を隔てる少なくとも１つのトレンチ（２０）を形成することにより、前記半導体積層体（２００）を構造化するステップと、
Ｄ）前記トレンチ（２０）と、前記半導体本体（２）の垂直面とを覆う絶縁層（６）を設けるステップと、
Ｅ）前記トレンチ（２０）を覆う領域において前記絶縁層（６）を構造化することにより複数のテザー（６３）を形成するステップと、
Ｆ）前記半導体本体（２）から前記基板（９）を局部的に取り外すステップであって、前記テザー（６３）が前記基板（９）に取り付いたままとなる、局部的に取り外すステップと、
Ｇ）前記基板（９）から前記テザー（６３）を切り離すことにより、１つの第１の半導体層（２１）と、１つの第２の半導体層（２２）と、１つの活性領域（２３）とを、１つの付随する接触構造（７）と併せ持つ少なくとも１つの半導体本体（２）を選択的に拾い上げるステップと、
を含む方法。
【請求項２】
ステップＥが、ステップＦの前に行われ、
前記半導体本体（２）が、ステップＦの間、前記テザー（６３）によって定位置に固定される、
請求項１に記載の方法。
【請求項３】
ステップＥの間、前記絶縁層（６）は、異なる半導体本体（２）に付随するテザー（６３）が切り離されるように、前記トレンチ（２０）を覆う領域に構造化される、
請求項１に記載の方法。
【請求項４】
ステップＥの間、固着バー（６４）が、前記半導体本体（２）の間に、前記トレンチ（２０）を覆う領域における前記絶縁層（６）を構造化することによって形成され、
前記半導体本体（２）が、前記テザー（６３）によって前記固着バー（６４）に接続される、
請求項１に記載の方法。
【請求項５】
ステップＣにおいて、前記少なくとも１つのトレンチ（２０）が、前記第２の半導体層（２２）および前記活性領域（２３）を貫通するように形成される結果、ステップＤにおいて、前記トレンチ（２０）内で、前記絶縁層（６）が、前記第１の半導体層（２１）を覆い、
ステップＦにおいて、前記複数のテザー（６３）が、前記絶縁層（６）を構造化することによって形成される結果、前記テザー（６３）が、前記トレンチ（２０）内で前記第１の半導体層（２１）を覆う、
請求項１に記載の方法。
【請求項６】
前記基板（９）にパターン表面（９１）が設けられ、前記半導体積層体（２００）が、前記基板（９）の前記パターン表面（９１）の上で成長することにより、前記半導体積層体（２００）が、前記基板（９）の前記パターン表面（９１）を再現する、第１のパターン形成された主表面（２０１）を備える、
請求項１に記載の方法。
【請求項７】
ステップＣにおいて、前記少なくとも１つのトレンチ（２０）が、前記半導体積層体（２００）を貫通するように形成される結果、前記基板（９）の前記パターン表面（９１）が、前記トレンチ（２０）内で部分的に露出し、
ステップＤにおいて、前記絶縁層（６）が、前記パターン表面（９１）の内部まで侵入する結果、前記テザー（６３）が、前記基板（９）に固着する、
請求項６に記載の方法。
【請求項８】
ステップＦにおいて、前記基板（９）が、前記半導体本体（２）から、レーザリフトオフ処理によって取り外され、ステップＦの後、前記テザー（６３）が、少なくとも部分的に前記基板（９）に取り付けられたままとなる、
請求項１に記載の方法。
【請求項９】
ステップＦにおいて、前記基板（９）が、前記半導体本体（２）から、エッチング法によって取り外され、ステップＦの後、前記テザー（６３）が、少なくとも部分的に前記基板（９）に取り付けられたままとなる、
請求項１に記載の方法。
【請求項１０】
前記基板（９）が、ウェットエッチング液を用いる方向性エッチング法により、前記半導体本体（２）から取り外され、前記テザー（６３）および前記固着バー（６４）が、アンダーエッチングされない、
請求項４に記載の方法。
【請求項１１】
前記半導体積層体（２００）が、前記基板（９）の平面な表面（９１）の上で成長し、
ステップＥの後かつステップＧの前に、前記基板（９）に面する前記半導体本体（２）の第１の主表面（２０１）が、エッチング法によってパターン形成される、
請求項１に記載の方法。
【請求項１２】
前記接触構造（７）が、前記基板（９）とは反対側を向く前記半導体積層体（２００）の主表面（２０２）に形成され、
前記接触構造（７）が、第１の接触域（７１）と、バイア（７０）と、第２の接触域（７２）とを備え、前記第２の接触域（７２）が、前記第２の半導体層（２２）に電気的に接続され、前記バイア（７０）が、前記第１の接触域（７１）に電気的に接続され、前記主表面（２０２）から、前記第２の半導体層（２２）および前記活性領域（２３）を貫通し、前記第１の半導体層（２１）にまで達する、
請求項１に記載の方法。
【請求項１３】
接触構造（７）と、光透過性の支持体（１）の上に配置される半導体本体（２）とを有する半導体部品であって、
前記半導体本体（２）が、第１の半導体層（２１）、第２の半導体層（２２）、および前記第１の半導体層（２１）と前記第２の半導体層（２２）の間に配置される活性領域（２３）を備え、
前記半導体本体（２）が、前記支持体（１）に面する第１のパターン形成された主表面（２０１）と、前記支持体（１）とは反対側を向く第２の主表面（２０２）とを備え、
前記接触構造（７）が、前記第２の主表面（２０２）に配置された第１の接触域（７１）および第２の接触域（７２）を備え、前記第２の接触域（７２）が、前記第２の半導体層（２２）に電気的に接続され、
前記接触構造（７）が、バイア（７０）を備え、前記バイア（７０）が、前記第１の接触域（７１）に電気的に接続され、前記第２の主表面（２０２）から、前記第２の半導体層（２２）および前記活性領域（２３）を貫通して前記第１の半導体層（２１）内にまで延び、
前記半導体本体（２）の垂直面が、テザー（６３）または前記テザー（６３）の残余物を有する絶縁層（６）によって覆われ、
前記部品には成長基板が存在せず、
前記テザー（６３）または前記テザー（６３）の前記残余物が、前記半導体本体（２）から側方に配置され、前記半導体本体（２）を前記支持体（１）に固定する接続層（１３）に埋め込まれ、
前記テザー（６３）または前記テザー（６３）の前記残余物は、前記支持体（１）と前記半導体本体（２）との接続の機械的安定性を強化する、追加となる横方向の固着構造として機能する、
半導体部品。
【請求項１４】
前記光透過性の支持体（１）は、インターポーザまたは最終ボードであり、
前記テザー（６３）の前記残余物は、機械的に破壊されたテザーである、
請求項１３に記載の半導体部品。
【請求項１５】
前記活性領域（２３）が、前記半導体部品の動作中に電磁放射を発生させるように構成され、
前記光透過性の支持体（１）は、最終ボードであり、
前記半導体部品の動作中に、前記電磁放射は、前記光透過性の支持体（１）の表面（１０１）において前記半導体部品から結合が解かれ、前記表面（１０１）は前記半導体本体（２）から離れたものである、
請求項１３に記載の半導体部品。
【請求項１６】
蛍光体粒子（１１）が、前記光透過性の支持体（１）内、または、前記光透過性の支持体（１）に配置される層内に配置される、
請求項１３に記載の半導体部品。
【請求項１７】
請求項１３に記載の半導体部品（１００）を複数備えるデバイスであって、
全ての前記半導体部品（１００）の前記光透過性の支持体（１）が、単一で共通な光透過性の支持体として形成される、
デバイス。
【請求項１８】
ステップＥにおいて、異なる半導体本体（２）に付随するテザー（６３）が、前記半導体本体（２）の列に沿って延在する固着バー（６４）に接続されるように、前記トレンチ（２０）を覆う領域に構造化され、
前記トレンチ（２０）を覆う領域に前記絶縁層（６）を構造化させることによって、前記半導体本体（２）の間に少なくとも１つの固着バー（６４）が形成される、
請求項１に記載の方法。
【請求項１９】
接触構造（７）と、光透過性の支持体（１）の上に配置される半導体本体（２）とを有する半導体部品であって、
ミラー層（３）と、別ミラー層（１０）とをさらに備え、
前記半導体本体（２）が、第１の半導体層（２１）、第２の半導体層（２２）、および前記第１の半導体層（２１）と前記第２の半導体層（２２）の間に配置される活性領域（２３）を備え、
前記半導体本体（２）が、前記支持体（１）に面する第１のパターン形成された主表面（２０１）と、前記支持体（１）とは反対側を向く第２の主表面（２０２）とを備え、
前記接触構造（７）が、前記第２の主表面（２０２）に配置された第１の接触域（７１）および第２の接触域（７２）を備え、前記第２の接触域（７２）が、前記第２の半導体層（２２）に電気的に接続され、
前記接触構造（７）が、バイア（７０）を備え、前記バイア（７０）が、前記第１の接触域（７１）に電気的に接続され、前記第２の主表面（２０２）から、前記第２の半導体層（２２）および前記活性領域（２３）を貫通して前記第１の半導体層（２１）内にまで延び、
前記半導体本体（２）の垂直面が、テザー（６３）または前記テザー（６３）の残余物を有する絶縁層（６）によって覆われ、
前記半導体部品には成長基板が存在せず、
前記ミラー層（３）が、前記第２の主表面（２０２）に面する前記半導体本体（２）の側に配置され、
前記別ミラー層（１０）が、前記光透過性の支持体（１）に埋め込まれ、
前記別ミラー層（１０）が、前記半導体本体（２）から側方に配置され、
前記ミラー層（３）および前記別ミラー層（１０）が、重なりを持たない、
半導体部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体部品を製造するための方法、および半導体部品に関する。
【背景技術】
【０００２】
ＬＥＤを用いたエリア照明には、多数の小型ＬＥＤを支持体にダイボンディングすることが必要となる。標準的なＬＥＤ製造方法を利用し、標準的なダイボンディング技法を利用した場合、このことに長い時間と多くの費用が費やされる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明の目的は、１つまたは複数の半導体部品を製造するための著しく柔軟性に富む方法を特定し、さらに、単純かつコスト効率的に製造可能な半導体部品を特定することである。
【０００４】
この目的は、独立請求項の主題によって達成される。従属請求項は、さらなる構成や発展に関するものである。
【課題を解決するための手段】
【０００５】
１つまたは複数の半導体部品を製造する方法の少なくとも一実施形態によれば、基板が用意される。基板は、パターンを形成することも、平坦にすることも可能である。たとえば、基板は、放射透過性、特に、透明なものとなる。基板は、たとえば、この場合は特に、サファイアまたはシリコンで構成されるかサファイアまたはシリコンを含有し得る、成長基板となる。
【０００６】
半導体部品を製造する方法の少なくとも一実施形態によれば、第１の半導体層と、第２の半導体層と、活性領域とを有する半導体積層体が、基板上に、たとえばエピタキシャル成長させるなどして設けられる。
【０００７】
半導体積層体は、基板に面する第１の主表面と、基板とは反対側を向く第２の主表面とを有する。第１の主表面は、たとえば、基板の表面に面する。基板の表面はパターン形成することが可能であり、それによって第１の主表面もパターン形成する。特に、第１の主表面は、半導体積層体に面する基板のパターン表面を再現する。第１および第２の主表面は、特に、半導体積層体を垂直方向に区切るものとなる。垂直方向とは、活性領域の主延在平面に対して横断方向に、たとえば鉛直に進む方向を意味するものと理解される。横方向とは、活性領域の主延在平面に対し、平行に進む方向である。特に、横方向と垂直方向は、互いに直角の関係となる。
【０００８】
たとえば、第１の半導体層はｎ伝導層として形成され、第２の半導体層はｐ伝導層として形成される。この逆とすることも可能である。活性領域は、たとえば、第１の半導体層と第２の半導体層の間に配置される。特に、活性領域は、半導体部品の動作中に電磁放射を発生させるか検出するために設けられる、ｐｎ接合域となる。
【０００９】
半導体積層体は、たとえば、第１３族から少なくとも１つの元素（たとえば、Ａｌ、Ｇａ、Ｉｎなど）、および第１５族から少なくとも１つの元素（たとえば、Ｎ、Ｐ、Ａｓなど）を含む、ＩＩＩ−Ｖ族化合物半導体材料系となる。特に、「ＩＩＩ−Ｖ族化合物半導体材料」という用語は、たとえば窒化物化合物半導体やリン化物化合物半導体など、第１３族の少なくとも１つの元素と第１５族の少なくとも１つの元素とを含有する二元化合物、三元化合物、および四元化合物から成る群を包含するものである。ｎ伝導層およびｐ伝導層は、それぞれ、半導体材料を適切にドープすることによって製造可能である。半導体積層体は、ＩＩ−ＶＩ族化合物半導体材料系とすることもできる。
【００１０】
方法の少なくとも一実施形態によれば、少なくとも第１の接触域と、第２の接触域と、バイアとを備える接触構造が、第２の主表面側に形成される。バイアは、たとえば、第１の接触域に電気的に接続される。第１の半導体層と電気的に接触するために、バイアは、第２の主表面から、第２の半導体層および活性領域を貫通するように延び、第１の半導体層にまで達し得る。バイアは、第１の半導体層を貫通して延びてもよい。第２の接触域は、たとえば、第２の半導体層に電気的に接続される。
【００１１】
方法の少なくとも一実施形態によれば、半導体積層体が、複数の半導体本体へと構造化される。半導体積層体は、たとえば、半導体本体を横方向に隔てる少なくとも１つまたは複数のトレンチを形成することにより、複数の半導体本体へと分割され得る。
【００１２】
半導体積層体の構造化は、たとえば、少なくとも１つのメサトレンチまたは複数のトレンチが形成されるように、エッチングおよび／またはレーザ分離法によって進めることができる。トレンチは、基板から離れた、半導体積層体の第２の主表面から、第１の半導体層内にまで、または基板に達するまで、または基板内にまで、延びるものとなり得る。トレンチの底面が、第１の半導体層の表面および／または基板の表面によって形成されるように、トレンチは形成され得る。半導体積層体を構造化した後、半導体本体は、特に、互いが電気的に絶縁される。
【００１３】
方法の少なくとも一実施形態によれば、絶縁層が、構造化された半導体積層体の上に設けられる。このとき、絶縁層は、トレンチまたは複数のトレンチ、および半導体本体の垂直面を覆う。絶縁層は、たとえば、酸化ケイ素または窒化ケイ素などのシリコンを含有する誘電層とすることができる。絶縁層は、たとえば、化学的または物理的な蒸着など、スパッタリングまたはコーティングによって半導体本体に設けることができる。
【００１４】
方法の少なくとも一実施形態によれば、複数のテザーが、トレンチを覆う領域において絶縁層を構造化することによって形成される。特に、テザーが、トレンチまたは複数のトレンチ内に形成される。この場合、テザーは、平面視において、半導体本体の活性領域から横方向に配置される。
【００１５】
方法の少なくとも一実施形態によれば、基板が、半導体本体から局部的に取り外される。半導体本体から基板を局部的に取り外すということは、その後、基板は、半導体本体と、特に、少なくとも半導体本体の活性領域または第１の半導体層によって覆われる領域において、直接、物理的に接触しないということを意味する。ただし、半導体本体は、たとえば、半導体本体から側方に配置されるテザーにより、基板に間接的に接続されたままにすることが可能である。
【００１６】
基板の局部的取り外しは、テザーの形成後に進められ得る。半導体本体から基板を局部的に取り外すステップの間、および同ステップの後、テザーは、特に、基板に直接的または間接的に取り付けられる。この場合、少なくとも基板を局部的に取り外すステップの間、半導体本体を定位置に固定することができる。半導体本体から基板を局部的に取り外すステップの後、基板は、半導体本体から、かつ／または半導体積層体から、特に、少なくとも半導体本体の活性領域によって覆われる領域において、取り外された状態となる。ただし、基板は、テザー、および／またはテザーによって覆われる第１の半導体層の部分に取り付けられている状態であることが好ましい。この場合、半導体本体は、テザーだけで間接的に基板と接続していることが好ましい。半導体本体からの基板の取り外しは、たとえば、エッチング法、またはレーザリフトオフ方法によって進めることができる。レーザリフトオフ方法を利用する場合、分離ゾーンを分解させて半導体本体を基板から取り外すことができるように、たとえば基板を貫通するように放射が導かれる。
【００１７】
方法の少なくとも一実施形態によれば、１つの第１の半導体層と、１つの第２の半導体層と、１つの活性領域とを、１つの付随する接触構造と併せ持つ、少なくとも１つの半導体本体が、基板からテザーを切り離すことにより、選択的に拾い上げられる。基板からのテザーの切り離しは、テザーを機械的に破壊するか、基板からテザーを解放または溶解することによって行うことができる。その後、少なくとも１つの半導体本体は、基板から完全に切り離され、インターポーザまたは最終ボードなどの支持体に移送される。特にテザーだけで基板に機械的に接続されている、半導体本体は、半導体本体の第２の主表面側に取り付けられたスタンプによって選択的に取り外すことができる。基板から半導体本体を持ち上げることにより、半導体本体を基板に取り付けているテザーを機械的に破壊または解放することができる。それにより、半導体本体は、基板から完全に切り離される。基板から複数の半導体本体を取り外す作業は、一斉にまたは逐次的に行うこともできる。
【００１８】
各々が半導体本体を有する複数の半導体部品を製造する方法の少なくとも一実施形態によれば、半導体積層体が基板上に設けられ、このとき、半導体積層体は、第１の半導体層と、第２の半導体層と、第１および第２の半導体層の間に配置される活性領域とを備える。第１の半導体層と第２の半導体層を電気的に接触させるための、接触構造が形成される。第１の半導体層を電気的に接触させるために、一例として、接触構造は、第２の半導体層および活性領域を貫通して延びる、少なくとも１つのバイアまたは複数のバイアを備える。半導体積層体は、半導体本体を隔てる少なくとも１つのトレンチまたは複数のトレンチを形成することにより、複数の半導体本体へと構造化される。トレンチまたは複数のトレンチおよび半導体本体の垂直面を覆うように、絶縁層が半導体積層体の上に設けられる。次のステップでは、トレンチまたは複数のトレンチを覆う領域の絶縁層を構造化することにより、複数のテザーが形成される。テザーの形成後、基板が半導体本体から局部的に取り外されるが、テザーは基板に取り付けられたままとなる。次いで、各半導体本体または複数の半導体本体を、基板からテザーを切り離すことによって基板から選択的に拾い上げることができる。このとき、半導体本体は、１つの第１の半導体層と、１つの第２の半導体層と、１つの活性領域とを、１つの付随する接触構造と併せ持つ。
【００１９】
テザーによる成長基板への結合を利用することにより（このとき、半導体本体に接続されたテザーは、半導体本体同士を隔てるか絶縁する複数のトレンチの形成後に形成される）、各半導体本体を、半導体本体から基板を局部的に取り外すステップの間、テザーによって定位置に固定することができる。後続のステップでは、半導体本体を、たとえばスタンプにより、基板からテザーを破壊するか解放することで選択的に拾い上げることができる。半導体本体は、逐次的に、または多数を一斉に、インターポーザまたは最終ボードなどの支持体に移送することが可能である。
【００２０】
方法の少なくとも一実施形態によれば、１つまたは複数の半導体本体が、透明な支持体上に、下向きの放出構成でプリントされる。下向きの放出構成とは、半導体本体の放射通過領域が支持体に面するような形で、半導体本体が支持体上に配置されるという意味である。たとえば、半導体本体は、支持体上に配置された接続層の上に設けられる。接続層は、たとえば、半導体本体をプリントした後に硬化する、接着層および／またはエポキシ層とすることができる。テザーまたは破壊されたテザーの残余物は、半導体本体と支持体の接続に関する機械的安定性を付加的に強化する、横方向の固着構造として機能し得る。
【００２１】
方法の少なくとも一実施形態によれば、絶縁層が構造化されることにより、異なる半導体本体に付随するテザーが切り離される。トレンチまたは複数のトレンチを覆う領域における絶縁層を構造化することにより、半導体本体の間に、少なくとも固着バーを形成することも可能である。このとき、半導体本体は、テザーによって固着バーに接続されている。固着バーは、たとえば、半導体本体を隔てる少なくとも１つのトレンチに沿って延在する。また、固着バーは、半導体本体から基板を切り離すステップの間、半導体本体を定位置に固定するのに寄与する。
【００２２】
方法の少なくとも一実施形態によれば、少なくとも１つのトレンチが、半導体積層体の、第２の半導体層および活性領域を貫通して第１の半導体層内にまで達するように形成されることにより、トレンチの底面が、少なくとも部分的に、第１の半導体層の表面によって形成される。トレンチの内部において、絶縁層は、第１の半導体層を覆うように形成され得る。この場合、絶縁層を特に第１の半導体層とともに構造化することでテザーが形成され、それにより、平面視において、テザーが、トレンチまたは複数のトレンチ内で第１の半導体層を覆う。トレンチまたは複数のトレンチ内の絶縁層を、複数のテザーおよび固着バーへと構造化することも可能である。このとき、固着バーも、トレンチまたは複数のトレンチ内で第１の半導体層を覆い得る。このようにすることで、トレンチまたは複数のトレンチ内の第１の半導体層が、テザーおよび固着バーの機械的強度を向上させる。
【００２３】
方法の少なくとも一実施形態によれば、少なくとも１つまたは複数のトレンチが、半導体積層体を貫通するように形成されることにより、基板の表面、特にパターン表面が、トレンチまたは複数のトレンチ内で部分的に露出する。トレンチまたは複数のトレンチを覆う絶縁層を設けることにより、絶縁層をパターン形成された基板に侵入させることができ、それにより、絶縁層および形成されるテザーは基板に固着する。基板と絶縁層の間の境界面は、基板の表面がパターン形成されているために拡大する。それにより、パターン表面上のテザーおよび／または固着バーの接着面積が増大する。
【００２４】
方法の少なくとも一実施形態によれば、基板が、レーザリフトオフ処理により、半導体本体から局部的に取り外される。基板は、たとえば、放射透過性の材料、特に、レーザリフトオフ処理で使用される放射に対して透明な材料によって形成される。基板は、たとえば、窒化ガリウム、または炭化ケイ素、またはサファイアを含有する。放射は、具体的には、半導体本体を対象とし得る。さらに、半導体本体の材料と、テザーおよび／または固着バーの材料との吸収係数の違いにより、テザーおよび／または固着バーを基板に取り付けたまま、半導体本体を基板から切り離すことが可能である。したがって、レーザリフトオフ処理を利用することにより、単純な仕方で、半導体本体を基板から選択的かつ局部的に取り外すことが可能となる。
【００２５】
方法の少なくとも一実施形態によれば、基板が、エッチング法により、半導体本体から局部的に取り外される。半導体本体は、ウェットエッチング液により、アンダーエッチングされ得る。特に、半導体本体から基板を切り離すために、方向性エッチング法が利用される。テザーおよび固着バーは、方向性エッチングの利点を生かすように設計されてよい。固着バーは、基板が固着バーに平行な横方向にのみエッチングされ、固着バーに直角な横方向に沿ってはエッチングされないような形で形成することができる。基板は、この場合、シリコンで形成され得る。方向性エッチングのために、ＫＯＨなどのウェットエッチング液が使用され得る。このようにすることで、テザーが基板に取り付けられたまま、半導体本体から基板を局部的に取り外すことが可能となる。
【００２６】
方法の少なくとも一実施形態によれば、半導体本体から基板を局部的に取り外し、基板に面する半導体本体の第１の主表面をパターン形成するために、エッチング法を組み合わせて利用する。この場合、半導体積層体を、パターン形成されていない（たとえば、平坦または平面な）基板表面上で成長させることができ、それにより、初めは半導体積層体の第１の主表面がパターン形成されていないものとすることが可能である。半導体積層体を複数の半導体本体へと構造化した後、基板に面する半導体本体の第１の主表面を、たとえば、エッチング法によってパターン形成することができる。
【００２７】
特に、パターン形成は、複数のテザーを形成するステップの後、かつテザーを切り離すことによって基板から半導体本体を拾い上げるステップの前に進められる。半導体本体の第１の主表面のパターン形成は、半導体本体から基板を局部的に取り外すステップの間、または基板を局部的に取り外すステップの後かつテザーを切り離すステップの前に行われ得る。単一のエッチング液を用いて、半導体本体からの基板の局部的な取り外しや、半導体本体の主表面のパターン形成を行うことは可能である。たとえば、エッチング液ＫＯＨは、たとえばシリコンを含有する基板を取り外すために使用可能であると同時に、たとえば窒化ガリウムを含有する第１の半導体層をパターン形成するためにも使用可能である。２つのエッチング処理の組み合わせを連続で、すなわち、初めに、基板を局部的に取り外すために、次いで、テザーによって基板に接続されたままで半導体本体の第１の主表面をパターン形成するために、使用することも可能である。
【００２８】
半導体部品の少なくとも一実施形態によれば、半導体部品が、接触構造と、光透過性の支持体上に配置された半導体本体とを有する。このとき、半導体本体は、第１の半導体層と、第２の半導体層と、第１の半導体層および第２の半導体層の間に配置される活性領域とを備える。半導体本体は、支持体に面する第１のパターン形成された主表面と、支持体とは反対側を向く第２の主表面とを備える。接触構造は、第２の主表面の側に配置された第１の接触域および第２の接触域を備え、このとき、第２の接触域は、第２の半導体層に電気的に接続される。接触構造はバイアを備え、このバイアは、第１の接触域に電気的に接続され、特に、第２の主表面から、第２の半導体層および活性領域を貫通して第１の半導体層内にまで垂直方向に延びる。少なくとも半導体本体の垂直面は、テザーまたはテザーの残余物を備える絶縁層によって覆われる。さらに、半導体部品には、特に、成長基板が存在しない。
【００２９】
そのような半導体部品は、本明細書に記述される、半導体部品の製造方法によって製造することが可能である。したがって、１つまたは複数の半導体部品の製造方法に関連して記述される特徴は、半導体部品に対しても利用することが可能であり、その逆も同様である。
【００３０】
部品の少なくとも一実施形態によれば、部品が、半導体本体を光透過性の支持体に機械的に固定する、接続層を備える。部品は、特に、半導体本体から横方向に配置され、接続層に埋め込まれる、少なくとも１つまたは複数のテザーまたはテザーの残余物を備える。テザーまたはテザーの残余物は、特に、半導体本体の垂直面を覆う絶縁層の一部となる。
【００３１】
部品の少なくとも一実施形態によれば、部品が、半導体本体の第２の主表面の側に配置されるミラー層を備える。さらに、半導体部品は、たとえば光透過性の支持体に埋め込まれる、別ミラー層を備え得る。特に、別ミラーは、半導体本体から側方に配置される。平面視において、ミラー層および別ミラー層は、特に、重なりを持たない。光透過性の支持体は、そのような別ミラー層を複数備え得る。
【００３２】
部品の好ましい一実施形態によれば、活性領域が、半導体部品の動作中に電磁放射を発生させるように構成される。電磁放射は、光透過性の支持体の表面において、半導体部品から結合が解かれてよい。光出力結合の効率は、光透過性の支持体の表面において、全内部反射効果によって悪影響を被るおそれがある。しかし、支持体へと反射して戻る電磁放射は、別ミラー層によって順方向に戻るように反射させることが可能であり、その結果、光出力結合の効率が高まる。
【００３３】
部品の少なくとも一実施形態によれば、蛍光体粒子および／または散乱粒子が、半導体本体と半導体部品の放射通過領域との間に配置される。部品の放射通過領域は、光透過性の支持体の表面によって形成することができ、前記表面は、半導体本体から離れたものである。蛍光体粒子は、活性領域によって放出された電磁放射を吸収し、蛍光体粒子が吸収した電磁放射よりもピーク波長が長い電磁放射を再放出することができる。その結果、部品は、合計した白色光を放出することが可能となる。蛍光体粒子および／または散乱粒子は、光透過性の支持体内に配置することができる。代わりに、蛍光体粒子および／または散乱粒子は、支持体と半導体本体の間か、半導体本体から離れた支持体の表面側かに配置される、層に埋め込むことができる。
【００３４】
複数の半導体本体を、単一で共通な光透過性の支持体上に配置することが可能であり、それにより、複数の半導体部品と、共通な光透過性の支持体とを有するデバイスが形成される。半導体本体は、縦列と横列のある行列の形態で、単一で共通な光透過性の支持体上に配置されてよい。共通な光透過性の支持体は、複数の別ミラー層を備え得るものであり、いずれの場合も、別ミラー層は、半導体本体から成る隣接した２つの縦列または横列の間に配置され得る。
【００３５】
本明細書に記述される方法、および本明細書に記述される半導体部品について、例示的な実施形態と関連図面を参照しながら、以下でより詳細に説明する。
【図面の簡単な説明】
【００３６】
【図１】複数の半導体部品を製造する方法の、異なる段階における概略断面図である。
【図２】複数の半導体部品を製造する方法の、異なる段階における概略断面図である。
【図３】複数の半導体部品を製造する方法の、異なる段階における概略断面図である。
【図４】複数の半導体部品を製造する方法の、異なる段階における概略断面図である。
【図５】複数の半導体部品を製造する方法の、異なる段階における概略断面図である。
【図６Ａ】複数の半導体部品を製造する方法の、異なる段階における概略断面図である。
【図６Ｂ】複数の半導体部品を製造する方法の、異なる段階における概略断面図である。
【図６Ｃ】複数の半導体部品を製造する方法の、異なる段階における概略断面図である。
【図７Ａ】複数の半導体部品を製造する方法の、異なる段階における概略断面図である。
【図７Ｂ】複数の半導体部品を製造する方法の、異なる段階における概略断面図である。
【図７Ｃ】複数の半導体部品を製造する方法の、異なる段階における概略断面図である。
【図８Ａ】複数の半導体部品を製造する方法の、異なる段階における概略断面図である。
【図８Ｂ】複数の半導体部品を製造する方法の、異なる段階における概略断面図である。
【図９Ａ】半導体部品の例示的な実施形態を示す図である。
【図９Ｂ】半導体部品の例示的な実施形態を示す図である。
【図１０】半導体部品の例示的な実施形態を示す図である。
【図１１】半導体部品の例示的な実施形態を示す図である。
【図１２】複数の半導体部品を備えるデバイスの例示的な一実施形態を示す図である。
【図１３Ａ】複数の半導体部品を製造する方法のさらなる実施形態の様々な方法段階の概略断面図である。
【図１３Ｂ】複数の半導体部品を製造する方法のさらなる実施形態の様々な方法段階の概略断面図である。
【図１３Ｃ】複数の半導体部品を製造する方法のさらなる実施形態の様々な方法段階の概略断面図である。
【図１３Ｄ】複数の半導体部品を製造する方法のさらなる実施形態の様々な方法段階の概略断面図である。
【図１３Ｅ】複数の半導体部品を製造する方法のさらなる実施形態の様々な方法段階の概略断面図である。
【発明を実施するための形態】
【００３７】
同一または類似の要素、あるいは同様に作用する要素は、各図面において同一の参照番号を付して示す。いずれの場合も図面は概略図であるため、必ずしも縮尺が正しいとは限らない。むしろ、比較的小型な要素、とりわけ層厚については、説明のために過度に拡大して描写している場合がある。
【００３８】
図１では、基板９が用意される。基板９は、パターン形成された表面９１を有する。基板９の表面９１は、パターン形成せずに平坦な表面として形成することも可能である。基板９は、たとえば、可視、赤外線、および／または紫外線のスペクトル範囲にある電磁放射に関して、放射透過性、特に、透明なものである。基板９は、窒化ガリウム、または炭化ケイ素、またはサファイアを含み得る。あるいは、基板９は、放射不透過性のものとすることができる。この場合、基板９は、シリコン基板とすることができる。
【００３９】
半導体積層体２００が、基板９の表面９１の上に設けられる。半導体積層体２００は、第１の半導体層２１、第２の半導体層２２、および第１の半導体層２１と第２の半導体層２２の間に配置される活性領域２３を備える。第１の半導体層２１はｎ伝導層とすることができ、第２の半導体層２２はｐ伝導層とすることができる。この逆とすることも可能である。活性領域２３は、たとえば、電磁放射を発生させるように、または電磁放射を電気信号もしくはエネルギに吸収させ変換するように構成される。
【００４０】
半導体積層体２００は、基板９の上にエピタキシャル成長させてよい。半導体積層体２００は、基板９に面する第１の主表面２０１と、基板９から離れた第２の主表面２０２とを有する。基板９に面する第１の半導体層２１の表面によって形成され得る第１の主表面２０１がパターン形成される。パターン形成された基板９は、半導体積層体２００のエピタキシャル半導体層の品質を改善することができる。さらに、半導体積層体２００は、パターン形成された第１の主表面２０１が基板９のパターン表面９１を再現できるように、基板９のパターン表面９１の上に成長させてもよい。
【００４１】
ミラー層３が、基板９から離れた第２の主表面２０２の上に堆積される。ミラー層３は、互いが横方向に離間した、複数の小領域を備える。特に、ミラー層３は、複数の開口部３０を備える。ミラー層３の各小領域は、たとえば、ミラー層３の開口部３０を少なくとも１つは備える、連続したものであってよい。
【００４２】
ミラー層３は、特に、導電性のものとなる。平面視において、ミラー層３は、たとえば、同じく導電性である、連絡層４によって覆われる。ミラー層３および／または連絡層４には、アルミニウム、ロジウム、パラジウム、銀、金、またはプラチナなどの金属、またはこれらの元素の合金が含有されてよい。
【００４３】
図２では、たとえば、窒化ケイ素層または酸化ケイ素層である誘電層５が、半導体積層体２００の上に設けられる。このとき、誘電層５が、連絡層４と、特に半導体積層体２００とを完全に覆う。
【００４４】
図３では、複数の凹部２４が、ミラー層３の開口部３０の領域に形成される。垂直方向において、各凹部２４は、誘電層５、第２の半導体層２２、活性領域２３を貫通するように延び、第１の半導体層２１にまで達する。凹部２４は、半導体積層体２００に有底穴を形成する。このとき、横方向において、凹部２４は、半導体積層体２００により、たとえば完全に囲繞される。凹部２４は、エッチング法（たとえば、ドライエッチング法）によって形成され得る。
【００４５】
凹部２４の形成後、たとえば、ＳｉＯ２などの酸化ケイ素層または窒化ケイ素層である不活性化層６１が、凹部２４の垂直面を覆うように形成される。不活性化層６１は、凹部２４および誘電層５を完全に覆うことが可能である。後続のステップにおいて、不活性化層６１は、部分的に除去され得る。不活性化層６１および誘電層５は、異なる誘電材料で構成されることが好ましい。一例として、誘電層５は窒化ケイ素を含有するか主成分とし、不活性化層６１は酸化ケイ素を含有するか主成分とする。
【００４６】
図４では、第１の半導体層２１が凹部２４の領域において露出するように、不活性化層６１が、たとえばエッチングによって部分的に除去される。不活性化層６１を部分的に除去することにより、誘電層５も、少なくとも部分的に露出する。次のステップにおいて、誘電層５は、たとえばエッチングにより、所々で除去される。その結果、誘電層５は、凹部２４の領域における第１の開口部５１に加え、凹部２４の横方向に配置される、複数の第２の開口部５２を備える。第２の開口部５２では、連絡層４などの導電層が、部分的に露出する。
【００４７】
図５では、第１の接触域７１と、第２の接触域７２と、バイア７０とを備える、接触構造７が、半導体積層体２００の第２の主表面２０２の側に形成される。第１の接触域７１および第２の接触域７２は横方向に離間しており、このようにすることで、互いが電気的に絶縁する。垂直方向において、第２の接触域７２は、誘電層５の第２の開口部５２を貫通して延びており、ミラー層３および連絡層４により、第２の半導体層２２に電気的に接続される。第１の接触域７１は、凹部２４の外側に堆積され、凹部２４の内部に配置されたバイア７０に電気的に接続される。垂直方向において、バイア７０は、少なくとも第２の主表面２０２から、第２の半導体層２２および活性領域２３を貫通するように延び、第１の半導体層２１にまで達する。特に試験を目的として、半導体積層体２００は、基板９から離れた第２の主表面２０２に配置された第１および第２の接触域７１および７２により、外部電流源に電気的に接続されてよい。凹部２４の中では、横方向において、バイア７０は、凹部２４の垂直面を覆う不活性化層６１により、第２の半導体層２２および活性領域２３から電気的に絶縁される。
【００４８】
図５では、半導体積層体２００が横方向に構造化されて、複数の半導体本体２となる。横方向に構造化するということは、半導体積層体２００が、互いが横方向に間隔を有する複数の半導体本体２へと分割されることを意味する。メサトレンチ２０、または複数のトレンチ２０が、半導体本体２の間に形成される。垂直方向において、トレンチ２０が半導体積層体２００を貫通して基板に達するまで延びることにより、基板９の表面９１、特にパターン表面９１は、トレンチ２０または複数のトレンチ２０の内部で部分的に露出する。トレンチ２０の底面は、基板９のパターン表面９１によって形成され得る。トレンチ２０は、エッチング法により（たとえば、ドライエッチング法、ウェットエッチング法、またはレーザエッチング法により）、特に、ミラー層３の小領域間の領域において形成され得る。トレンチ２０は、半導体積層体２００から側方に形成されてもよい。
【００４９】
図６Ａでは、絶縁層６が、半導体本体２および基板９の上に設けられる。このとき、絶縁層６は、半導体本体２の垂直面と、半導体本体２に対して横方向に配置された１つまたは複数のトレンチ２０とを覆う。特に、絶縁層がパターン形成された基板９の内部まで侵入することにより、絶縁層６は、追加的には基板９のパターン表面９１も一因となり、基板９に固着される。絶縁層６は、誘電層５と、接触構造７、特に第２の接触域７２とを覆うように設けられてもよく、それにより、部品の背面１０２が形成される。このとき、背面１０２は、少なくとも凹部または複数の凹部２４の外側において略平坦である。背面１０２は、たとえば、ある部分が絶縁層６の表面によって、またある部分が第１および第２の接触域７１および７２の表面によって形成される。背面１０２において、第１の接触域７１および第２の接触域７２は、部分的に露出するとともに、電気的に接触可能なものとなる。
【００５０】
絶縁層６を設けた後、少なくともトレンチ２０または複数のトレンチを覆う領域の絶縁層６を構造化することにより、複数のテザー６３が形成される。テザー６３は、特に、絶縁層６の一部を成すものであり、付随する半導体本体２の横方向に配置される。基板９を上面視した際、半導体本体２は、テザー６３と一切重なりを持たないことが好ましい。テザー６３は、半導体本体２を基板９に機械的に固定するように形成される。テザー６３は、窒化ケイ素または酸化ケイ素（たとえば、二酸化ケイ素）などの誘電材料を含有し得る。トレンチ２０を覆う絶縁層６を構造化するために、リソグラフィ工程および／またはエッチング処理が利用され得る。
【００５１】
図６Ｂでは、第１の接触域７１と、バイア７０と、第２の接触域７２とを、背面１０２に備える、接触構造７が示されている。各半導体本体２の垂直面は、絶縁層６によって覆われている。絶縁層６は、異なる半導体本体２に付随する、横方向に離間した複数の絶縁層６へと構造化される。各半導体本体２は、その側面に、少なくとも１つまたは複数のテザー６３を備える。絶縁層６は、異なる半導体本体２に付随するテザー６３が切り離されるような形で、トレンチ２０を覆う領域において構造化される。これにより、個々の半導体本体２を持ち上げる処理が単純化され、隣接する半導体本体２に影響を与えることはなくなる。
【００５２】
図６Ｃでは、トレンチ２０を覆う領域の絶縁層６を構造化することにより、半導体本体２の間に固着バー６４が形成される。一例として、固着バー６４は、横方向に沿って半導体本体２の列に沿って延在する。複数の固着バー６４を、半導体本体２の間のトレンチ２０の領域に形成することができる。テザー６３は、固着バー６４に接続する。この場合、隣接する半導体本体２は、テザー６３および固着バー６４により、互いが機械的に接続され得る。テザー６３および固着バー６４は、たとえば、半導体本体２から基板９を局部的に取り外すのに利用される、方向性エッチング法の利点を生かすように設計することができる。
【００５３】
図７Ａでは、基板９が、半導体本体２から切り離される。このことは、レーザリフトオフ処理によって行うことができる。半導体本体２の、特に、すべての半導体本体２の第１の半導体層２１が基板９から局部的に外れるように、放射Ｓを、半導体本体２へと、特に、局所的に基板９を貫通して第１の半導体層２１へと導くことが可能である。基板９を切り離すステップの間、半導体本体２は、基板９に取り付けられたままとなるテザー６３により、定位置に固定される。加えて、半導体本体２の背面１０２に取り付けられる、安定用支持体８１を使用することができる。半導体本体２から基板９を取り外した後、半導体本体２の第１の半導体層２１が基板９から完全に切り離され、テザー６３は少なくとも部分的に基板９に取り付けられたままであることが好ましい。
【００５４】
図７Ｂでは、半導体本体２から基板９を取り外すために、エッチング法が使用され得る。たとえば、半導体本体２は、基板９の表面９１および／または半導体本体２の第１の主表面２０１をエッチングする、ウェットエッチング液Ｅによってアンダーエッチングされる。たとえば、方向性エッチング法が利用されて、エッチング液が半導体本体２によって覆われた領域だけをエッチングする。特に、テザー６３および／または固着バー６４はエッチングされない。たとえば、基板９は、シリコン基板となる。この場合、テザー６３および６４は、基板９が固着バー６４に対して直角にはエッチングされない、すなわち、固着バー６４と平行な横方向に沿ってのみエッチングされるような形で設計される。たとえば、ＫＯＨなどの高温なウェットエッチング液が、固着バー６４に対して平行な方向に沿ってシリコン基板の方向性エッチングを行うために使用される。特に、ＫＯＨのようなウェットエッチング液は、
【数１】
0006544730.tif 000002
方向に沿ってシリコン基板９を選択的にエッチングし、
【数２】
0006544730.tif 000003
平面における
【数３】
0006544730.tif 000004
方向では阻止される。
【００５５】
第１の半導体層２１、または第１の半導体層２１および基板９の両方をエッチングするエッチング液を使用することも可能である。半導体本体２をアンダーエッチングすることにより、基板９を半導体本体２から局部的に取り外すことができる。このとき、テザー６３および／または固着バー６４は、基板９に少なくとも部分的に取り付けられたままとなる（図７Ｃ）。ＫＯＨなどのエッチング液を使用することで、第１の主表面２０１がパターン形成され、その結果、最適な光抽出面２０１となる。２つのエッチング液を組み合わせて連続で使用することも可能である。このとき、一方のエッチング液は基板９をエッチングするのに用いられ、他方のエッチング液は、基板９に面する半導体本体の第１の主表面２０１をパターン形成するために使用される。
【００５６】
図８Ａでは、安定化領域８１が取り去られた後、スタンプ８２が背面１０２に取り付けられる。１つの第１の半導体層２１と、１つの第２の半導体層２２と、１つの活性領域２３とを、バイア７０を有する付随の接触構造７と併せ持つ、１つの半導体本体２は、テザー６３が基板９から切り離されるような形で、スタンプによって選択的に拾い上げられ、基板９から持ち上げられてよい。たとえば、テザー６３は、機械的に破壊されるか、基板９から解放される。テザー６３、または少なくともテザー６３の何らかの残余物は、半導体本体２が完全に基板９から取り去られた後も、絶縁層６がテザー６３、または少なくともテザー６３の何らかの残余物を備えたままとなるような形で、基板から取り外すことが可能である（図８Ｂ）。複数の半導体本体２を、同時かつ選択的に拾い上げることも可能である。
【００５７】
図９Ａでは、付随する接触構造７とともに、半導体本体２が支持体１へと移送される。半導体本体２は、たとえば、パターン形成された第１の主表面２０１が支持体１に面するように、支持体１の上にプリントされる。特に、第１の主表面２０１には、電気的な接触が一切存在しない。支持体１は、たとえば、光透過性の支持体として形成される。支持体１は、たとえば、接着層またはエポキシ層など、透明層である接続層１３を備える。半導体本体２を支持体１の上に設けた後、接続層１３は、部分的に取り去られて硬化し得る。接続層１３は、半導体本体２を支持体１に固定する。支持体１は、支持体１の内部に埋め込まれ得る、別ミラー１０または複数の別ミラー１０を備える。半導体本体２は、別ミラー１０または複数の別ミラー１０が半導体本体２から側方に配置されるような形で、支持体１に配置される。平面視した際、特に、半導体本体２の第２の主表面２０２の側に配置されるミラー層３と、別ミラー層１０とは、重なりを持たない。半導体本体２を支持体１の上に設けた後、接続層１３は、部分的に取り去られて硬化し得る。スタンプ８２を取り去った後、図９Ａに示す半導体部品１００は、半導体部品１００の背面１０２にある、第１の接触域７１および第２の接触域７２により、外部電源に電気的に接続され得る。
【００５８】
図９Ｂは、半導体部品１００の別の例示的な実施形態を示す概略図である。この実施形態は、実質的に、図９Ａの半導体部品１００の実施形態に相当するものである。対照的なのは、絶縁層６が、接続層１３に埋め込まれたテザー６３またはテザー６３の残余物を備えることである。テザー６３またはテザー６３の残余物は、支持体１と半導体本体２の接続に関する機械的安定性を強化する、追加となる横方向の固着構造として機能し得る。半導体部品１００は、接続層１３に埋め込まれた複数のテザー６３またはテザー６３の残余物を備えてもよい。
【００５９】
図１０は、図９Ａの実施形態に概ね相当する、半導体部品に関する別の例示的な実施形態の概略図である。対照的なのは、接触構造７が、第１のコンタクト層７１０と、第２のコンタクト層７２０と、第１の接触経路７２１と、第２の接触経路７２２とをさらに備えることである。このとき、第１のコンタクト層７１０および第２のコンタクト層７２０は、支持体１上の半導体本体２から横方向に配置される。第１のコンタクト層７１０は、半導体本体２の垂直面を覆う第１の接触経路７２１により、第１の接触域７１に電気的に接続される。第２のコンタクト層７２０は、半導体本体２の垂直面を覆う第２の接触経路７２２により、第２の接触域７２に電気的に接続される。半導体部品１００は、たとえば接触構造７の部分を覆う、追加の不活性化層（図示なし）によって覆われてもよい。
【００６０】
図１１では、半導体部品１００は、蛍光体粒子１１および／または散乱粒子１２を含んでいる。蛍光体粒子１１および／または散乱粒子１２は、支持体１の本体に埋め込むことができる。支持体１は、半導体本体２から離れた側に、放射通過領域１０１を備える。活性領域２３によって放出された電磁放射は、半導体部品１００、たとえば、放射通過領域１０１を出る前に、蛍光体粒子１１によって吸収および再放出させ、散乱粒子１２によって散乱させることが可能である。蛍光体粒子１１および／または散乱粒子１２は、接続層１３、あるいは、半導体本体２と支持体１の間に配置される層または支持体１の放射通過領域１０１に配置される層に埋め込むことも可能である。
【００６１】
図１２は、複数の半導体部品１００を備えるデバイスを示す図である。このとき、すべての半導体部品１００の支持体は、単一で共通な光透過性の支持体１として形成される。半導体本体２は、共通な光透過性の支持体１の上に、複数の横列と縦列となるように配置され得る。特に、複数の半導体本体２は、一斉にまたは逐次的に、共通な支持体１の上に設けられ得る。デバイスは、共通な支持体１に埋め込まれ、半導体本体２の縦列と横列の間に配置される、複数の別ミラー層１０を備え得る。一例として、上面視において、半導体本体２のミラー層３と、共通な支持体の別ミラー層１０とは、重なりを持たない。
【００６２】
図１３Ａから図１３Ｅは、複数の半導体部品１００を製造する方法に関する、いくつかの別のステップを示す図である。
【００６３】
図１３Ａに描かれた製造ステップは、本質的に、図１で説明した製造ステップに相当するものである。対照的なのは、基板９が、パターン形成はされていないが平坦な表面９１を備えることである。
【００６４】
図１３Ｂに描かれた製造ステップは、実質的に、図６Ａに描かれた製造ステップに相当するものである。対照的なのは、テザー６３が、基板９の平坦な表面９１に形成されることである。
【００６５】
図１３Ｃで説明される製造ステップは、実質的に、図１３Ｂに描かれた方法ステップに相当するものである。対照的なのは、絶縁層６が、第１の接触域７１と、第２の接触域７２と、バイア７０とを、特に完全に覆うことにより、背面１０２が、特に、絶縁層６の外面だけで形成されることである。背面１０２は、単純な仕方で特に平坦に形成することが可能であり、それにより、続く製造ステップにおいて、安定用支持体８１またはスタンプ８２を、半導体本体２の背面１０２に容易に取り付けることが可能となる。部品１００に電気的に接触するために、絶縁層６を部分的に取り去り、第１および第２の接触域７１および７２を少なくとも部分的に露出させることが可能である。
【００６６】
図１３Ｄに描かれた製造ステップは、実質的に、図１３Ｄで説明した製造ステップに相当するものである。対照的なのは、トレンチ２０または複数のトレンチ２０が、それらの底面が部分的に第１の半導体層２１の露出部分によって形成されるような仕方で形成されていることである。テザー６３および／または固着バー６４は、この場合、ある部分が絶縁層６によって、またある部分が第１の半導体層２１によって形成される。そのようにすることで、テザー６３および固着バー６４の機械的強度が向上する。
【００６７】
図１３Ｅに描かれた方法ステップは、実質的に、図７Ｂで説明した方法ステップに相当するものである。対照的なのは、半導体積層体２００が、基板９の平面または平坦な表面９１の上で成長していることである。このとき、半導体本体２の第１の主表面２０１は、基板９から半導体本体２を局部的に取り外す、半導体本体２のアンダーエッチング処理の間または後に、パターン形成される。半導体本体２から基板９を取り外し、第１の主表面２０１をパターン形成するために、単一のエッチング液、または少なくとも２つ以上のエッチング液の組み合わせが用いられてよい。第１の主表面２０１のパターン形成は、半導体本体２がテザー６３によって基板９に接続したままの状態で行うことができる。
【００６８】
半導体本体を成長基板に結合させるのにテザーを使用することにより（このとき、テザーは半導体本体を隔てるメサトレンチ内に形成される）、半導体本体は、成長基板を取り外す処理の間は定位置に固定され、その後、選択的に拾い上げて支持体へと移送することが可能となる。このとき、追加の剥離層は不要である。テザーを使用することで、複数の半導体部品を製造する方法を単純化することができ、結果的に製造コストが抑えられる。
【００６９】
例示的な実施形態を参照しながら行った説明は、本発明をそれらの実施形態に限定するものではない。むしろ、本発明は、あらゆる新規の特徴と、特に請求項内の特徴のあらゆる組み合わせを含む、特徴の組み合わせの一切とを、たとえそれらの特徴またはそれらの組み合わせ自体が請求項または例示的な実施形態において明示されないものであったとしても、包含するものである。
【００７０】
本出願は、米国特許出願第６２／１１０，３５８号の優先権を主張するものであり、その開示内容は参照によって本明細書に組み込まれる。
【図１】
0006544730.tif 000005
【図２】
0006544730.tif 000006
【図３】
0006544730.tif 000007
【図４】
0006544730.tif 000008
【図５】
0006544730.tif 000009
【図６Ａ】
0006544730.tif 000010
【図６Ｂ】
0006544730.tif 000011
【図６Ｃ】
0006544730.tif 000012
【図７Ａ】
0006544730.tif 000013
【図７Ｂ】
0006544730.tif 000014
【図７Ｃ】
0006544730.tif 000015
【図８Ａ】
0006544730.tif 000016
【図８Ｂ】
0006544730.tif 000017
【図９Ａ】
0006544730.tif 000018
【図９Ｂ】
0006544730.tif 000019
【図１０】
0006544730.tif 000020
【図１１】
0006544730.tif 000021
【図１２】
0006544730.tif 000022
【図１３Ａ】
0006544730.tif 000023
【図１３Ｂ】
0006544730.tif 000024
【図１３Ｃ】
0006544730.tif 000025
【図１３Ｄ】
0006544730.tif 000026
【図１３Ｅ】
0006544730.tif 000027