(57)【特許請求の範囲】
【請求項１】
入力周波数にある入力クロック信号を受け取り、出力周波数にある出力クロック信号を生成するためのプログラマブルクロック分周器であって、前記入力周波数対前記出力周波数の比はプログラマブル分周比によって設定され、前記プログラマブルクロック分周器は、
前記プログラマブル分周比を法としてカウントするカウント信号を生成するように構成されるモジュロＮカウンタと、
前記出力クロック信号のレートの半分で各々トグルする共通ハーフレートクロック信号、偶数ハーフレートクロック信号、および奇数ハーフレートクロック信号を生成するように構成されるハーフレートクロック信号生成器と、
前記共通ハーフレートクロック信号および前記偶数ハーフレートクロック信号に結合される入力端、並びに偶数クロック信号を駆動する出力端を有する第１の排他的論理和ゲートと、
前記共通ハーフレートクロック信号および前記奇数ハーフレートクロック信号に結合される入力端、並びに奇数クロック信号を駆動する出力端を有する第２の排他的論理和ゲートと、
前記プログラマブル分周比が偶数であるときに前記偶数クロック信号を選択し、前記プログラマブル分周比が奇数であるときに前記奇数クロック信号を選択することによって、前記出力クロック信号を生成するように構成される選択器と、
を備える、プログラマブルクロック分周器。
【請求項２】
前記入力クロック信号から前記出力クロック信号までの遅延は前記プログラマブル分周比の値から独立している、請求項１に記載のプログラマブルクロック分周器。
【請求項３】
前記出力クロック信号のデューティサイクルは、前記プログラマブル分周比の値から独立している５０％である、請求項１に記載のプログラマブルクロック分周器。
【請求項４】
前記共通ハーフレートクロック信号および前記偶数ハーフレートクロック信号は偶数分周比のための直角位相タイミング関係を有し、前記共通ハーフレートクロック信号および前記奇数ハーフレートクロック信号は奇数分周比のための直角位相タイミング関係を有する、請求項１に記載のプログラマブルクロック分周器。
【請求項５】
前記ハーフレートクロック信号生成器は、
前記入力クロック信号の立ち上がりエッジでクロックされるもので、前記共通ハーフレートクロック信号を生成するように構成される第１のトグルフリップフロップと、
前記入力クロック信号の立ち上がりエッジでクロックされるもので、前記偶数ハーフレートクロック信号を生成するように構成される第２のトグルフリップフロップと、
前記入力クロック信号の立ち下がりエッジでクロックされるもので、前記奇数ハーフレートクロック信号を生成するように構成される第３のトグルフリップフロップと、
を備える、請求項１に記載のプログラマブルクロック分周器。
【請求項６】
前記ハーフレートクロック信号生成器は、
前記カウント信号の値を前記カウント信号の開始値と比較し、前記比較に基づいて前記第１のトグルフリップフロップのためのイネーブルを生成するように構成される第１の比較器と、
前記カウント信号の前記値を前記カウント信号の偶数の中点値と比較し、前記比較に基づいて前記第２のトグルフリップフロップのためのイネーブルを生成するように構成される第２の比較器と、
前記カウント信号の前記値を前記カウント信号の奇数の中点値と比較し、前記比較に基づいて前記第３のトグルフリップフロップのためのイネーブルを生成するように構成される第３の比較器と、
をさらに備える、請求項５に記載のプログラマブルクロック分周器。
【請求項７】
前記ハーフレートクロック信号生成器は、
前記第１の比較器と前記第１のトグルフリップフロップとの間に結合される第１のパイプラインフリップフロップと、
前記第２の比較器と前記第２のトグルフリップフロップとの間に結合される第２のパイプラインフリップフロップと、
前記第３の比較器と前記第３のトグルフリップフロップとの間に結合される第３のパイプラインフリップフロップと、
をさらに備える、請求項６に記載のプログラマブルクロック分周器。
【請求項８】
プログラマブル分周比によって入力クロック信号を分周するための方法であって、前記方法は、
カウント信号を生成するために、前記入力クロック信号のエッジで、前記プログラマブル分周比を法としてカウントすることと、
前記カウント信号および前記プログラマブル分周比に基づいて、前記出力クロック信号のレートの半分で各々トグルする共通ハーフレートクロック信号、偶数ハーフレートクロック信号、および奇数ハーフレートクロック信号を生成することと、
前記共通ハーフレートクロック信号、前記偶数ハーフレートクロック信号、および前記奇数ハーフレートクロック信号を使用して出力クロック信号を生成することと、
を備える、方法。
【請求項９】
前記出力クロック信号を生成することは、
偶数クロック信号を生成するために前記共通ハーフレートクロック信号および前記偶数ハーフレートクロック信号を組み合わせることと、
奇数クロック信号を生成するために前記共通ハーフレートクロック信号および前記奇数ハーフレートクロック信号を組み合わせることと、
前記プログラマブル分周比が偶数であるときに前記偶数クロック信号を前記出力クロック信号として選択し、前記プログラマブル分周比が奇数であるときに前記奇数クロック信号を前記出力クロック信号として選択することと、
を備える、請求項８に記載の方法。
【請求項１０】
前記入力クロック信号から前記出力クロック信号までの遅延は前記プログラマブル分周比の値から独立している、請求項８に記載の方法。
【請求項１１】
前記出力クロック信号のデューティサイクルは、前記プログラマブル分周比の値から独立している５０％である、請求項８に記載の方法。
【請求項１２】
前記共通ハーフレートクロック信号および前記偶数ハーフレートクロック信号は偶数分周比のための直角位相タイミング関係を有し、前記共通ハーフレートクロック信号および前記奇数ハーフレートクロック信号は奇数分周比のための直角位相タイミング関係を有する、請求項８に記載の方法。
【請求項１３】
前記共通ハーフレートクロック信号は前記入力クロック信号の立ち上がりエッジにおいて遷移し、
前記偶数ハーフレートクロック信号は前記入力クロック信号の立ち上がりエッジにおいて遷移し、
前記奇数ハーフレートクロック信号は前記入力クロック信号の立ち下がりエッジにおいて遷移する、請求項８に記載の方法。
【請求項１４】
前記共通ハーフレートクロック信号は、前記カウント信号が前記カウント信号の開始値に等しくなった後遷移し、
前記偶数ハーフレートクロック信号は、前記カウント信号が前記カウント信号の偶数の中点値に等しくなった後遷移し、
前記奇数ハーフレートクロック信号は、前記カウント信号が前記カウント信号の奇数の中点値に等しくなった後遷移する、請求項８に記載の方法。
【請求項１５】
入力周波数にある入力クロック信号を受け取り、出力周波数にある出力クロック信号を生成するための装置であって、前記入力周波数対前記出力周波数の比はプログラマブル分周比によって設定され、前記装置は、
前記プログラマブル分周比を法としてカウントするカウント信号を生成するためのモジュロＮカウンタ手段と、
前記出力クロック信号のレートの半分で各々トグルする共通ハーフレートクロック信号、偶数ハーフレートクロック信号、および奇数ハーフレートクロック信号を生成するためのハーフレートクロック信号生成器手段と、
前記共通ハーフレートクロック信号および前記偶数ハーフレートクロック信号に結合される入力端、並びに偶数クロック信号を駆動する出力端を有する第１の排他的論理和ゲートと、
前記共通ハーフレートクロック信号および前記奇数ハーフレートクロック信号を結合される入力端、並びに奇数クロック信号を駆動する出力端を有する第２の排他的論理和ゲートと、
前記プログラマブル分周比が偶数であるときに前記偶数クロック信号を選択し、前記プログラマブル分周比が奇数であるときに前記奇数クロック信号を選択することによって、前記出力クロック信号を生成するように構成される選択器と、
を備える、装置。
【請求項１６】
前記入力クロック信号から前記出力クロック信号までの遅延は前記プログラマブル分周比の値から独立している、請求項１５に記載の装置。
【請求項１７】
前記出力クロック信号のデューティサイクルは、前記プログラマブル分周比の値から独立している５０％である、請求項１５に記載の装置。
【請求項１８】
前記共通ハーフレートクロック信号および前記偶数ハーフレートクロック信号は偶数分周比のための直角位相タイミング関係を有し、前記共通ハーフレートクロック信号および前記奇数ハーフレートクロック信号は奇数分周比のための直角位相タイミング関係を有する、請求項１５に記載の装置。
【請求項１９】
前記ハーフレートクロック信号生成器は、
前記入力クロック信号の立ち上がりエッジでクロックされるもので、前記共通ハーフレートクロック信号を生成するように構成される第１のトグルフリップフロップと、
前記入力クロック信号の立ち上がりエッジでクロックされるもので、前記偶数ハーフレートクロック信号を生成するように構成される第２のトグルフリップフロップと、
前記入力クロック信号の立ち下がりエッジでクロックされるもので、前記奇数ハーフレートクロック信号を生成するように構成される第３のトグルフリップフロップと、
を備える、請求項１５に記載の装置。
【請求項２０】
前記ハーフレートクロック信号生成器は、
前記カウント信号の値を前記カウント信号の開始値と比較し、前記比較に基づいて前記第１のトグルフリップフロップのためのイネーブルを生成するように構成される第１の比較器と、
前記カウント信号の前記値を前記カウント信号の偶数の中点値と比較し、前記比較に基づいて前記第２のトグルフリップフロップのためのイネーブルを生成するように構成される第２の比較器と、
前記カウント信号の前記値を前記カウント信号の奇数の中点値と比較し、前記比較に基づいて前記第３のトグルフリップフロップのためのイネーブルを生成するように構成される第３の比較器と、
をさらに備える、請求項１９に記載の装置。
【請求項２１】
前記ハーフレートクロック信号生成器は、
前記第１の比較器と前記第１のトグルフリップフロップとの間に結合される第１のパイプラインフリップフロップと、
前記第２の比較器と前記第２のトグルフリップフロップとの間に結合される第２のパイプラインフリップフロップと、
前記第３の比較器と前記第３のトグルフリップフロップとの間に結合される第３のパイプラインフリップフロップと、
をさらに備える、請求項２０に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
[0001]  本発明は、電子回路に関し、より具体的には、プログラマブルクロック分周器に関する。
【背景技術】
【０００２】
[0002]  プログラマブルクロック分周器は、入力周波数にある入力クロック信号を受け取り、プログラマブル分周比によって設定された入力周波数対出力周波数の比をもつ出力周波数にある出力クロック信号を生成する。プログラマブルクロック分周器は多くの電子デバイスにおいて使用される。例えば、プログラマブルクロック分周器は、プロセッサとディスプレイデバイスとの間のディスプレイシリアルインタフェース（ＤＳＩ：Display Serial Interface）リンクのための複数周波数の動作を実現するために使用されることができる。ＤＳＩは、モバイルインダストリプロセッサインタフェース（ＭＩＰＩ：Mobile Industry Processor Interface）アライアンスによって確立されたインタフェース規格である。ＤＳＩリンクは、例えば、ディスプレイの特性に依存し、プログラマブルクロック分周器によって生成された異なる周波数で切り換わる(toggling)クロック信号を用いて、多くの異なる周波数で動作し得る。
【０００３】
[0003]  図１は、プログラマブルクロック分周器を含む電子システムのブロック図である。このシステムはＤＳＩインタフェース２０を含む。ＤＳＩインタフェース２０はディスプレイデバイス１０との通信のためにＤＳＩ信号に結合される。ＤＳＩインタフェース２０は、データ信号を受け取り、この信号をＤＳＩ規格に従う通信のためにフォーマットし得る。ＤＳＩインタフェース２０は、その機能を行う際に使用するためのクロック信号（ＣＬＫｄｉｖ）を受け取る。
【０００４】
[0004]  プログラマブルクロック分周器４５は、入力クロック信号（ＣＬＫｉｎ）を受け取り、出力クロック信号（ＣＬＫｄｉｖ）を生成する。プログラマブルクロック分周器４５は、入力クロック信号の周波数対出力クロック信号の周波数の比(ratio)を含む、分周比信号(divide ratio signal)（Ｎ）を受け取る。
【０００５】
[0005]  図１のシステムはまた、ＳｏＣブロック９０を含む。ＳｏＣブロック９０は、この電子システムの他の機能を提供する。ＳｏＣブロック９０は、ＤＳＩインタフェース２０にデータを供給し得る。ＳｏＣブロック９０はまた、プログラマブルクロック分周器４５に分周比信号および入力クロック信号を供給し得る。
【０００６】
[0006]  ＤＳＩインタフェース２０によって使用されるクロック信号は、広い範囲の周波数、例えば、２．５ＧＨｚから８０ＭＨｚでトグル(toggle)し得る。このような高い周波数で動作できるプログラマブルクロック分周器は、実現するのが難しいことがある。加えて、システムは、入力クロック信号から出力クロック信号までのプログラマブルクロック分周器４５の遅延が一定であるときに改善され得る。例えば、ＳｏＣブロック９０は、プログラマブルクロック分周器４５に供給された入力クロック信号を使用していくつかの動作のタイミングを決めることがある。プログラマブルクロック分周器４５の遅延は、ＳｏＣブロック９０とＤＳＩインタフェース２０との間のデータ信号のタイミングに影響を与える。よって、プログラマブルクロック分周器４５の一定の遅延は、システムが高い周波数で動作することを可能にし得る。加えて、ＤＳＩインタフェース２０における回路の機能は、使用されるクロック信号のデューティサイクルが５０％に近いときに改善され得る。５０％デューティサイクル出力クロック信号を提供することは、分周比が奇数値であるときにもっと難しい。よって、５０％デューティサイクルをもつ出力クロック信号を生成し、一定の遅延を有し、高い周波数で動作するプログラマブルクロック分周器を提供することは、有益である。
【０００７】
[0007]  多くの他のシステムがプログラマブルクロック分周器を使用して同様の必要条件を有することがある。
【発明の概要】
【０００８】
[0008]  一態様では、プログラマブルクロック分周器が、入力周波数にある入力クロック信号を受け取り、出力周波数にある出力クロック信号を生成するために提供され、。入力周波数対出力周波数の比はプログラマブル分周比によって設定され、プログラマブルクロック分周器は、分周比を法として（modulo）カウントするカウント信号を生成するように構成されるモジュロＮカウンタと、出力クロック信号のレートの半分でトグルする共通ハーフレートクロック信号、偶数ハーフレートクロック信号、および奇数ハーフレートクロック信号を生成するように構成されるハーフレートクロック信号生成器と、共通ハーフレートクロック信号および偶数ハーフレートクロック信号に結合される入力端、並びに偶数クロック信号を駆動する出力端を有する第１の排他的論理和ゲート（exclusive OR gate）と、共通ハーフレートクロック信号および奇数ハーフレートクロック信号を結合される入力端、並びに偶数クロック信号を駆動する出力端を有する第２の排他的論理和ゲートと、分周比が偶数であるときに偶数クロック信号を選択し、分周比が奇数であるときに奇数クロック信号を選択することによって、出力クロック信号を生成するように構成される選択器と、を含む。
【０００９】
[0009]  一態様では、方法が、プログラマブル分周比によって入力クロック信号を分周するために提供される。この方法は、カウント信号を生成するために、入力クロック信号のエッジで、分周比を法としてカウントすることと、カウント信号および分周比に基づいて、出力クロック信号のレートの半分でトグルする共通ハーフレートクロック信号、偶数ハーフレートクロック信号、および奇数ハーフレートクロック信号を生成することと、共通ハーフレートクロック信号、偶数ハーフレートクロック信号、および奇数ハーフレートクロック信号を使用オンして出力クロック信号を生成することと、を含む。
【００１０】
[0010]  一態様では、装置が、入力周波数にある入力クロック信号を受け取り、出力周波数にある出力クロック信号を生成するために提供され、入力周波数対出力周波数の比はプログラマブル分周比によって設定される。この装置は、カウント信号を生成するために、入力クロック信号のエッジで、分周比を法としてカウントすることと、カウント信号および分周比に基づいて、出力クロック信号のレートの半分でトグルする共通ハーフレートクロック信号、偶数ハーフレートクロック信号、および奇数ハーフレートクロック信号を生成することと、共通ハーフレートクロック信号、偶数ハーフレートクロック信号、および奇数ハーフレートクロック信号を使用オンして出力クロック信号を生成することと、を含む。
【００１１】
[0011]  本発明の他の特徴および利点は、例として、本発明の態様を例示する以下の説明から明らかであるべきである。
【００１２】
[0012]  本発明の詳細は、その構造および動作の両方について、同様の参照番号が同様の箇所を指す添付の図面の検討によって一部収集され得る。
【図面の簡単な説明】
【００１３】
【図１】プログラマブルクロック分周器を含む電子システムのブロック図である。
【図２】本明細書に開示される実施形態に従う、プログラマブルクロック分周器のブロック図である。
【図３】本明細書に開示される実施形態に従う、ハーフレートクロック信号生成器のブロック図である。
【図４】本明細書に開示される実施形態に従う、プログラマブルクロック分周器の動作を例示する波形図である。
【図５】本明細書に開示される実施形態に従う、プログラマブル整数値（programmable integer value）によってクロック信号を分周するためのプロセスのフローチャートである。
【詳細な説明】
【００１４】
[0018]  添付の図面に関連して、以下に明らかにされる詳細な説明は、様々な構成の説明であることを意図するもので、本明細書に説明される概念が実践され得る唯一の構成を表すことを意図するものではない。詳細な説明は、様々な概念の完全な理解を与える目的で特定の詳細を含む。しかしながら、これら概念がこれら特定の詳細なしで実践され得ることは、当業者に明らかであろう。いくつかの事例において、周知の構造およびコンポーネントが、そのような概念を曖昧にすることを避けるために簡略化された形式で示される。
【００１５】
[0019]  図２は、本明細書に開示される実施形態に従う、プログラマブルクロック分周器のブロック図である。プログラマブルクロック分周器は、図１の電子システムのプログラマブルクロック分周器４５に実装するように使用され得る。図２のプログラマブルクロック分周器は、例えば、相補型金属酸化膜半導体（ＣＭＯＳ：complementary metal-oxide semiconductor）プロセスにおいて実装され得る。プログラマブルクロック分周器は、入力クロック信号（ＣＬＫｉｎ）と、分周比を示す分周比信号（Ｎ）とを受け取り、分周比によって分周される入力クロック信号の周波数である周波数でトグルする出力クロック信号（ＣＬＫｄｉｖ）を生成する。
【００１６】
[0020]  バッファ２１０が、入力クロック信号を受け取り、プログラマブルクロック分周器における他の回路による使用のためのバッファクロック信号（buffered clock signal）を生成する。バッファ２１０は、バッファクロック信号の相補的ペア（complementary pair）を生成し得る。相補的バッファクロック信号が、正極性バッファクロック信号（positive buffered clock signal）（ＣＬＫ）および負極性バッファクロック信号（ＣＬＫｂａｒ）と呼ばれ得る。バッファすることに加えて、バッファ２１０は、例えば、低電力モードでバッファクロック信号をディセーブルするためのゲート回路を含み得る。
【００１７】
[0021]  モジュロＮカウンタ２２０が、モジュロＮをカウントするカウント信号（ＣＯＵＮＴ）を生成する。カウント信号は、分周比の値の範囲に従うビット幅を有し得る。例示的な実施形態において、カウント信号は、４ビット幅である。モジュロＮカウンタ２２０は、バッファクロック信号の各サイクルをカウントする。例えば、カウント信号は、１からＮへ繰り返し循環し(cycle)得る。他のカウントシーケンス（例えば、Ｎ−１から０）もまた、使用され得る。モジュロ値は、分周比によって指定される。
【００１８】
[0022]  ハーフレートクロック信号生成器２３０が、モジュロＮカウンタ２２０からのカウント出力と分周比とに基づいて３つのハーフレートクロック信号を生成する。ハーフレートクロック信号生成器２３０の動作は、バッファクロック信号によってタイミングを決められる。ハーフレートクロック信号は、出力クロック信号の周波数の半分でトグルする。ハーフレートクロック信号の位相は、ハーフレートクロック信号のペアが出力クロック信号を生成するように組み合わされることができるようにタイミングを決められる。
【００１９】
[0023]  ハーフレートクロック信号の異なるペアが、偶数および奇数分周比(even and odd divide ratios)のために使用される。ハーフレートクロック信号のうちの第１の１つ（共通ハーフレートクロック信号ＨＲＣＬＫｃｏｍ）が、偶数分周比(even divide ratios)と奇数分周比(odd divide ratios)の両方に共通する。ハーフレートクロック信号のうちの第２の１つ（偶数ハーフレートクロック信号ＨＲＣＬＫｅｖｅｎ）が、偶数分周比のために使用される。ハーフレートクロック信号のうちの第３の１つ（奇数ハーフレートクロック信号ＨＲＣＬＫｏｄｄ）が、奇数分周比のために使用される。
【００２０】
[0024]  ハーフレートクロック信号のペアは、出力クロック信号を生成するために排他的論理和される(exclusive ORed)。第１の排他的論理和ゲート２４２は、共通ハーフレートクロック信号および偶数ハーフレートクロック信号を受け取り、分周比が偶数(even)であるときに出力クロック信号を生成するために使用される偶数クロック信号（ＣＬＫｅｖｅｎ）を生成する。第２の排他的論理和ゲート２４１は、共通ハーフレートクロック信号および奇数ハーフレートクロック信号を受け取り、分周比が奇数(odd)であるときに出力クロック信号を生成するために使用される奇数クロック信号（ＣＬＫｏｄｄ）を生成する。
【００２１】
[0025]  分周比が偶数であるときに偶数クロック信号を、および分周比が奇数であるときに奇数クロック信号を、選択することによって選択器２５０が出力クロック信号を生成する。
【００２２】
[0026]  図４は、プログラマブルクロック分周器の動作を例示する波形図である。この波形は、３という分周比および４という分周比を例示する。図４のこの波形は、明確な例示のために、小さい（クロック周期ほどでない）回路遅延についてのものであるが、実際の回路遅延はクロック周期に相当し得る。
【００２３】
[0027]  図示されるように、共通ハーフレートクロック信号と偶数ハーフレートクロック信号との間に、並びに共通ハーフレートクロック信号と奇数ハーフレートクロック信号との間に直角位相タイミング関係（quadrature timing relationship）（４分の１の周期位相シフト（period phase shift））が存在する。直角位相タイミング関係は、偶数分周比および奇数分周比の両方について５０％デューティサイクルを出力クロック信号に提供する。直角位相タイミング関係を達成するために、共通ハーフレートクロック信号および偶数ハーフレートクロック信号は、入力クロック信号の立ち上がりエッジでトグルし、奇数ハーフレートクロック信号は、入力クロック信号の立ち下がりエッジでトグルする。
【００２４】
[0028]  奇数分周比の場合、偶数ハーフレートクロック信号は、使用されず、その波形が、都合のよい実施のために選ばれ得る。同様に、偶数分周比の場合、奇数ハーフレートクロック信号は、使用されず、その波形が、都合の良い実施のために選ばれ得る。
【００２５】
[0029]  入力クロック信号から出力クロック信号までの遅延は分周比の値に依存しない。このことは、タイミングクロージャを簡略化し、高い周波数動作を可能にできる。
【００２６】
[0030]  図３は、本明細書に開示される実施形態に従う、ハーフレートクロック信号生成器のブロック図である。ハーフレートクロック信号生成器は、図２のプログラマブルクロック分周器のハーフレートクロック信号生成器２３０に実装するように使用され得る。図３のハーフレートクロック信号生成器は、カウント信号（ＣＯＵＮＴ）、分周比信号（Ｎ）、および相補的バッファクロック信号（ＣＬＫおよびＣＬＫｂａｒ）を受け取り、３つのハーフレートクロック信号：共通ハーフレートクロック信号（ＨＲＣＬＫｃｏｍ）、偶数ハーフレートクロック信号（ＨＲＣＬＫｅｖｅｎ）、および奇数ハーフレートクロック信号（ＨＲＣＬＫｏｄｄ）を生成する。相補的バッファクロック信号は、正極性バッファクロック信号（ＣＬＫ）および負極性バッファクロック信号（ＣＬＫｂａｒ）を含む。ハーフレートクロック信号生成器は、図４に例示されるような信号を生成できる。
【００２７】
[0031]  ３つのハーフレートクロック信号は、３つのトグルフリップフロップによって供給される。第１のトグルフリップフロップ３３０は、共通ハーフレートクロック信号を生成する。第２のトグルフリップフロップ３３２が、偶数ハーフレートクロック信号を生成する。第３のトグルフリップフロップ３３５が、奇数ハーフレートクロック信号を生成する。トグルフリップフロップがトグルするときは、カウント信号および分周比から決定される。カウント信号は、いつトグルフリップフロップがトグルするのかを制御するために分周比から導出された値と比較される。
【００２８】
[0032]  第１の比較器３１０が、共通ハーフレートクロック信号を生成する第１のトグルフリップフロップ３３０がいつトグルするのかを制御する。第１の比較器３１０は、カウント信号の値をその開始値（starting value）（図４は例示された波形について１である）と比較し、値が等しいときにアクティブな出力を生成する。第１の比較器３１０の出力は、正極性バッファクロック信号の立ち上がりエッジで第１のパイプラインフリップフロップ３２０に保存される。第１のトグルフリップフロップ３３０は、第１のパイプラインフリップフロップ３２０の出力によってイネーブルされ、正極性バッファクロック信号によってクロックされる。パイプラインフリップフロップの使用は、セットアップおよびホールドタイミングを改善し、それによって最大動作周波数を増大できる。
【００２９】
[0033]  第２の比較器３１２が、偶数ハーフレートクロック信号を生成する第２のトグルフリップフロップ３３２がいつトグルするのかを制御する。第２の比較器３１２は、カウント信号の値をその中点値（midpoint value）と比較し、値が等しいときにアクティブな出力を生成する。中点値は、例示された実施形態において、Ｎ／２＋１（図４に例示された４という分周比について３）であるように選択され得る。第２の比較器３１２の出力は、正極性バッファクロック信号の立ち上がりエッジで第２のパイプラインフリップフロップ３２２に保存される。第２のトグルフリップフロップ３３２は、第２のパイプラインフリップフロップ３２２の出力によってイネーブルされ、正極性バッファクロック信号によってクロックされる。
【００３０】
[0034]  第３の比較器３１５が、奇数ハーフレートクロック信号を生成する第３のトグルフリップフロップ３３５がいつトグルするのかを制御する。第３の比較器３１５は、カウント信号の値をその中点値と比較し、値が等しいときに、アクティブな出力を生成する。中点値は、例示された実施形態において、（Ｎ＋１）／２＋１（図４に例示された３の分周比について３）であるように選択され得る。第３の比較器３１５の出力は、正極性バッファクロック信号の立ち上がりエッジで第３のパイプラインフリップフロップ３２５に保存される。第３のトグルフリップフロップ３３５は、第３のパイプラインフリップフロップ３２５の出力によってイネーブルされ、負極性バッファクロック信号によってクロックされる。第３のトグルフリップフロップ３３５をクロックするための負極性バッファクロック信号の使用は、入力クロック信号の周期の半分だけ奇数ハーフレートクロック信号を遅らせ、奇数ハーフレートクロック信号が共通ハーフレートクロック信号を用いて排他的論理和されるときに、結果として生じる信号が５０％デューティサイクルを有するようにする。
【００３１】
[0035]  比較器において使用される値は、例示的なものである。この比較値は、（カウント信号に対してシフトされるが）同じ波形でクロック信号を生成するために対応する量だけ調整されることができる。加えて、この比較値は、異なる数のパイプラインフリップフロップが使用されるときに調整されることができる。
【００３２】
[0036]  図３のハーフレートクロック信号生成器を使用する図２のプログラマブルクロック分周器は、分周比から独立している、入力クロック信号から出力クロック信号までの遅延を伴って出力クロック信号を生成する。この遅延関係（delay relationship）は一定の遅延（constant delay）と呼ばれ得る。しかしながら、この遅延は、プログラマブルクロック分周器の動作状態、例えば、温度および供給電圧によって変化し得る。入力クロック信号から出力クロック信号までの遅延は、クロックバッファ、トグルフリップフロップ、排他的論理和ゲート、および選択器における遅延を含む。これら遅延は、わずかに変化し得、例えば、その出力までの選択器の遅延が偶数クロック信号と奇数クロック信号との間で異なり得る。そのような遅延の差は小さく、例えば、１つの論理ゲートの遅延未満であることができる。
【００３３】
[0037]  図３のハーフレートクロック信号生成器を使用する図２のプログラマブルクロック分周器はまた、高い周波数、例えば、３．５ＧＨｚで動作できる。加えて、出力クロックは、分周比にかかわらず５０％デューティサイクルを有する。一定の遅延と同様に、デューティサイクルはわずかに変化し得る。
【００３４】
[0038]  図５は、本明細書に開示される実施形態に従う、プログラマブル整数値によってクロック信号を分周するためのプロセスのフローチャートである。図５のプロセスは、任意の適切な回路で行われ得るが、特定の例を提供するために、プロセスは、図２のプログラマブルクロック分周器および図３のハーフレートクロック信号生成器を参照して説明されることとなる。図５のプロセスは、入力クロック信号（ＣＬＫｉｎ）と、分周比を示す分周比信号（Ｎ）とを受け取り、分周比によって分周される入力クロック信号の周波数である周波数でトグルする出力クロック信号（ＣＬＫｄｉｖ）を生成する。
【００３５】
[0039]  ステップ５１０において、プロセスは、モジュロＮをカウントする。例えば、モジュロＮカウンタ２２０は、入力クロック信号の遷移で変化するカウント信号の値を用いて分周比を法としてカウントするカウント信号を生成し得る。
【００３６】
[0040]  ステップ５２０において、プロセスは、カウント信号および分周比を使用し、出力クロック信号のレートの半分でトグルする共通ハーフレートクロック信号、偶数ハーフレートクロック信号、および奇数ハーフレートクロック信号を生成する。例えば、図３のハーフレートクロック信号生成器は、カウント信号開始の値とカウント信号の中点値との比較に基づいてイネーブルされるトグルフリップフロップを使用して３つのハーフレートクロック信号を生成できる。
【００３７】
[0041]  ステップ５３０において、プロセスは、共通ハーフレートクロック信号、偶数ハーフレートクロック信号、および奇数ハーフレートクロック信号を使用して出力クロック信号を生成する。例えば、第１の排他的論理和ゲート２４２は、分周比が偶数であるときに共通ハーフレートクロック信号および偶数ハーフレートクロック信号を組み合わせて出力クロック信号を生成でき、第２の排他的論理和ゲート２４１は、分周比が奇数であるときに共通ハーフレートクロック信号および奇数ハーフレートクロック信号を組み合わせて出力クロック信号を生成できる。
【００３８】
[0042]  図５のプロセスは、例えば、ステップを追加または変更することによって修正され得る。加えて、複数のステップが同時に行われ得る。
【００３９】
[0043]  特定の実施形態が上述されたが、例えば、異なる信号極性を有するものを含む、多くの変形物が可能である。加えて、信号バッファおよびパイプラインステージは、追加され、移動され、または、取り除かれ得る。さらに、１つのブロックによって行われるものと説明された機能は、別のブロックに移されたり、または複数のブロックにわたって分散されたりし得る。加えて、様々な実施形態の特徴は、上述されたものとは異なる組み合わせに組み合わされ得る。
【００４０】
[0044]  開示された実施形態の上記説明は、任意の当業者が本発明を製造または使用することを可能にするために提供される。これら実施形態に対する様々な変形は、当業者に容易に明らかになり、本明細書に説明された包括的な原理は、本発明の精神または範囲から逸脱することなく、他の実施形態に適用されることができる。故に、本明細書において提示される説明および図面が、本発明の現時点での好ましい実施形態を表し、よって、本発明によって広く企図される主題を代表することは理解されるべきである。本発明の範囲が、当業者に自明となり得る他の実施形態を十分に包含することと、本発明の範囲が、それに応じて、添付の特許請求の範囲以外のものによって限定されないことがさらに理解される。
以下に、出願当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
入力周波数にある入力クロック信号を受け取り、出力周波数にある出力クロック信号を生成するためのプログラマブルクロック分周器であって、前記入力周波数対前記出力周波数の前記比はプログラマブル分周比によって設定され、前記プログラマブルクロック分周器は、
前記プログラマブル分周比を法としてカウントするカウント信号を生成するように構成されるモジュロＮカウンタと、
前記出力クロック信号のレートの半分で各々トグルする共通ハーフレートクロック信号、偶数ハーフレートクロック信号、および奇数ハーフレートクロック信号を生成するように構成されるハーフレートクロック信号生成器と、
前記共通ハーフレートクロック信号および前記偶数ハーフレートクロック信号に結合される入力端、並びに偶数クロック信号を駆動する出力端を有する第１の排他的論理和ゲートと、
前記共通ハーフレートクロック信号および前記奇数ハーフレートクロック信号を結合される入力端、並びに偶数クロック信号を駆動する出力端を有する第２の排他的論理和ゲートと、
前記プログラマブル分周比が偶数であるときに前記偶数クロック信号を選択し、前記プログラマブル分周比が奇数であるときに前記奇数クロック信号を選択することによって、前記出力クロック信号を生成するように構成される選択器と、
を備える、プログラマブルクロック分周器。
［Ｃ２］
前記入力クロック信号から前記出力クロック信号までの前記遅延は前記プログラマブル分周比の前記値から独立している、Ｃ１に記載のプログラマブルクロック分周器。
［Ｃ３］
前記出力クロック信号の前記デューティサイクルは、前記プログラマブル分周比の前記値から独立している５０％である、Ｃ１に記載のプログラマブルクロック分周器。
［Ｃ４］
前記共通ハーフレートクロック信号および前記偶数ハーフレートクロックは偶数分周比のための直角位相タイミング関係を有し、前記共通ハーフレートクロック信号および前記奇数ハーフレートクロックは奇数分周比のための直角位相タイミング関係を有する、Ｃ１に記載のプログラマブルクロック分周器。
［Ｃ５］
前記ハーフレートクロック信号生成器は、
前記入力クロック信号の立ち上がりエッジでクロックされるもので、前記共通ハーフレートクロック信号を生成するように構成される第１のトグルフリップフロップと、
前記入力クロック信号の立ち上がりエッジでクロックされるもので、前記偶数ハーフレートクロック信号を生成するように構成される第２のトグルフリップフロップと、
前記入力クロック信号の立ち下がりエッジでクロックされるもので、前記奇数ハーフレートクロック信号を生成するように構成される第３のトグルフリップフロップと、
を備える、Ｃ１に記載のプログラマブルクロック分周器。
［Ｃ６］
前記ハーフレートクロック信号生成器は、
前記カウント信号の前記値を前記カウント信号の開始値と比較し、前記比較に基づいて前記第１のトグルフリップフロップのためのイネーブルを生成するように構成される第１の比較器と、
前記カウント信号の前記値を前記カウント信号の偶数の中点値と比較し、前記比較に基づいて前記第２のトグルフリップフロップのためのイネーブルを生成するように構成される第２の比較器と、
前記カウント信号の前記値を前記カウント信号の奇数の中点値と比較し、前記比較に基づいて前記第３のトグルフリップフロップのためのイネーブルを生成するように構成される第３の比較器と、
をさらに備える、Ｃ５に記載のプログラマブルクロック分周器。
［Ｃ７］
前記ハーフレートクロック信号生成器は、
前記第１の比較器と前記第１のトグルフリップフロップとの間に結合される第１のパイプラインフリップフロップと、
前記第２の比較器と前記第２のトグルフリップフロップとの間に結合される第２のパイプラインフリップフロップと、
前記第３の比較器と前記第３のトグルフリップフロップとの間に結合される第３のパイプラインフリップフロップと、
をさらに備える、Ｃ６に記載のプログラマブルクロック分周器。
［Ｃ８］
プログラマブル分周比によって入力クロック信号を分周するための方法であって、前記方法は、
カウント信号を生成するために、前記入力クロック信号のエッジで、前記プログラマブル分周比を法としてカウントすることと、
前記カウント信号および前記プログラマブル分周比に基づいて、前記出力クロック信号のレートの半分で各々トグルする共通ハーフレートクロック信号、偶数ハーフレートクロック信号、および奇数ハーフレートクロック信号を生成することと、
前記共通ハーフレートクロック信号、前記偶数ハーフレートクロック信号、および前記奇数ハーフレートクロック信号を使用して出力クロック信号を生成することと、
を備える、方法。
［Ｃ９］
前記出力クロック信号を生成することは、
偶数クロック信号を生成するために前記共通ハーフレートクロック信号および前記偶数ハーフレートクロック信号を組み合わせることと、
奇数クロック信号を生成するために前記共通ハーフレートクロック信号および前記奇数ハーフレートクロック信号を組み合わせることと、
前記プログラマブル分周比が偶数であるときに前記偶数クロック信号を前記出力クロック信号として選択し、前記プログラマブル分周比が奇数であるときに前記奇数クロック信号を前記出力クロック信号として選択することと、
を備える、Ｃ８に記載の方法。
［Ｃ１０］
前記入力クロック信号から前記出力クロック信号までの前記遅延は前記プログラマブル分周比の前記値から独立している、Ｃ８に記載の方法。
［Ｃ１１］
前記出力クロック信号の前記デューティサイクルは、前記プログラマブル分周比の前記値から独立している５０％である、Ｃ８に記載の方法。
［Ｃ１２］
前記共通ハーフレートクロック信号および前記偶数ハーフレートクロックは偶数分周比のための直角位相タイミング関係を有し、前記共通ハーフレートクロック信号および前記奇数ハーフレートクロックは奇数分周比のための直角位相タイミング関係を有する、Ｃ８に記載の方法。
［Ｃ１３］
前記共通ハーフレートクロック信号は前記入力クロック信号の立ち上がりエッジにおいて遷移し、
前記偶数ハーフレートクロック信号は前記入力クロック信号の立ち上がりエッジにおいて遷移し、
前記奇数ハーフレートクロック信号は前記入力クロック信号の立ち下がりエッジにおいて遷移する、Ｃ８に記載の方法。
［Ｃ１４］
前記共通ハーフレートクロック信号は、前記カウント信号が前記カウント信号の開始値に等しくなった後遷移し、
前記偶数ハーフレートクロック信号は、前記カウント信号が前記カウント信号の偶数の中点値に等しくなった後遷移し、
前記奇数ハーフレートクロック信号は、前記カウント信号が前記カウント信号の奇数の中点値に等しくなった後遷移する、Ｃ８に記載の方法。
［Ｃ１５］
入力周波数にある入力クロック信号を受け取り、出力周波数にある出力クロック信号を生成するための装置であって、前記入力周波数対前記出力周波数の前記比はプログラマブル分周比によって設定され、前記装置は、
前記プログラマブル分周比を法としてカウントするカウント信号を生成するためのモジュロＮカウンタ手段と、
前記出力クロック信号のレートの半分で各々トグルする共通ハーフレートクロック信号、偶数ハーフレートクロック信号、および奇数ハーフレートクロック信号を生成するためのハーフレートクロック信号生成器手段と、
前記共通ハーフレートクロック信号および前記偶数ハーフレートクロック信号に結合される入力端、並びに偶数クロック信号を駆動する出力端を有する第１の排他的論理和ゲートと、
前記共通ハーフレートクロック信号および前記奇数ハーフレートクロック信号を結合される入力端、並びに偶数クロック信号を駆動する出力端を有する第２の排他的論理和ゲートと、
前記プログラマブル分周比が偶数であるときに前記偶数クロック信号を選択し、前記プログラマブル分周比が奇数であるときに前記奇数クロック信号を選択することによって、前記出力クロック信号を生成するように構成される選択器と、
を備える、装置。
［Ｃ１６］
前記入力クロック信号から前記出力クロック信号までの前記遅延は前記プログラマブル分周比の前記値から独立している、Ｃ１５に記載の装置。
［Ｃ１７］
前記出力クロック信号の前記デューティサイクルは、前記プログラマブル分周比の前記値から独立している５０％である、Ｃ１５に記載の装置。
［Ｃ１８］
前記共通ハーフレートクロック信号および前記偶数ハーフレートクロックは偶数分周比のための直角位相タイミング関係を有し、前記共通ハーフレートクロック信号および前記奇数ハーフレートクロックは奇数分周比のための直角位相タイミング関係を有する、Ｃ１５に記載の装置。
［Ｃ１９］
前記ハーフレートクロック信号生成器は、
前記入力クロック信号の立ち上がりエッジでクロックされるもので、前記共通ハーフレートクロック信号を生成するように構成される第１のトグルフリップフロップと、
前記入力クロック信号の立ち上がりエッジでクロックされるもので、前記偶数ハーフレートクロック信号を生成するように構成される第２のトグルフリップフロップと、
前記入力クロック信号の立ち下がりエッジでクロックされるもので、前記奇数ハーフレートクロック信号を生成するように構成される第３のトグルフリップフロップと、
を備える、Ｃ１５に記載の装置。
［Ｃ２０］
前記ハーフレートクロック信号生成器は、
前記カウント信号の前記値を前記カウント信号の開始値と比較し、前記比較に基づいて前記第１のトグルフリップフロップのためのイネーブルを生成するように構成される第１の比較器と、
前記カウント信号の前記値を前記カウント信号の偶数の中点値と比較し、前記比較に基づいて前記第２のトグルフリップフロップのためのイネーブルを生成するように構成される第２の比較器と、
前記カウント信号の前記値を前記カウント信号の奇数の中点値と比較し、前記比較に基づいて前記第３のトグルフリップフロップのためのイネーブルを生成するように構成される第３の比較器と、
をさらに備える、Ｃ１９に記載の装置。
［Ｃ２１］
前記ハーフレートクロック信号生成器は、
前記第１の比較器と前記第１のトグルフリップフロップとの間に結合される第１のパイプラインフリップフロップと、
前記第２の比較器と前記第２のトグルフリップフロップとの間に結合される第２のパイプラインフリップフロップと、
前記第３の比較器と前記第３のトグルフリップフロップとの間に結合される第３のパイプラインフリップフロップと、
をさらに備える、Ｃ２０に記載の装置。
【図１】
0006483329.tif 000002
【図２】
0006483329.tif 000003
【図３】
0006483329.tif 000004
【図４】
0006483329.tif 000005
【図５】
0006483329.tif 000006