(57)【特許請求の範囲】
【請求項１】
窒化物半導体装置であって、
ヘテロ接合を有する窒化物半導体積層体と、
前記窒化物半導体積層体上に設けられているドレイン電極と、
前記窒化物半導体積層体上に設けられており、前記ドレイン電極から離れて配置されているソース電極と、
前記窒化物半導体積層体上に設けられており、前記ドレイン電極と前記ソース電極の間であって前記ドレイン電極と前記ソース電極の双方から離れて配置されているｐ型窒化物半導体層と、
前記ｐ型窒化物半導体層に接するゲート電極と、を備え、
前記ｐ型窒化物半導体層は、ドレイン側に向けて突出する複数の凸部を有しており、
前記複数の凸部は、前記ドレイン電極と前記ソース電極を結ぶ第１方向に対して直交する第２方向に分散して設けられており、
前記複数の凸部の各々は、前記第１方向の長さが前記第２方向の長さよりも小さい、窒化物半導体装置。
【請求項２】
前記ｐ型窒化物半導体層は、前記凸部と前記凸部の間に、前記第２方向に対して平行な平坦側面を有する、請求項１に記載の窒化物半導体装置。
【請求項３】
前記凸部と前記平坦側面は、前記第２方向に沿って交互に周期的に配置されている、請求項２に記載の窒化物半導体装置。
【請求項４】
窒化物半導体装置であって、
ヘテロ接合を有する窒化物半導体積層体と、
前記窒化物半導体積層体上に設けられているドレイン電極と、
前記窒化物半導体積層体上に設けられており、前記ドレイン電極から離れて配置されているソース電極と、
前記窒化物半導体積層体上に設けられており、前記ドレイン電極と前記ソース電極の間であって前記ドレイン電極と前記ソース電極の双方から離れて配置されているｐ型窒化物半導体層と、
前記ｐ型窒化物半導体層に接するゲート電極と、を備え、
前記ｐ型窒化物半導体層は、ドレイン側に向けて突出する複数の凸部を有しており、
前記複数の凸部は、前記ドレイン電極と前記ソース電極を結ぶ第１方向に対して直交する第２方向に分散して設けられており、
前記複数の凸部の各々は、平面視したときに、曲線で構成されている、窒化物半導体装置。
【請求項５】
窒化物半導体装置であって、
ヘテロ接合を有する窒化物半導体積層体と、
前記窒化物半導体積層体上に設けられているドレイン電極と、
前記窒化物半導体積層体上に設けられており、前記ドレイン電極から離れて配置されているソース電極と、
前記窒化物半導体積層体上に設けられており、前記ドレイン電極と前記ソース電極の間であって前記ドレイン電極と前記ソース電極の双方から離れて配置されているｐ型窒化物半導体層と、
前記ｐ型窒化物半導体層に接するゲート電極と、を備え、
前記ｐ型窒化物半導体層は、ドレイン側に向けて突出する複数の凸部を有しており、
前記複数の凸部は、前記ドレイン電極と前記ソース電極を結ぶ第１方向に対して直交する第２方向に分散して設けられており、
前記複数の凸部の各々は、平面視したときに、三角形状で構成されている、窒化物半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書で開示する技術は、窒化物半導体装置に関する。
【背景技術】
【０００２】
ヘテロ接合を有する窒化物半導体積層体を備える窒化物半導体装置が開発されている。この窒化物半導体装置は、ヘテロ接合面近傍に形成される２次元電子ガス層をチャネルとして利用する。この窒化物半導体装置では、ドレイン電極とソース電極の間にゲート電極が設けられており、そのゲート電極の電位に応じてドレイン電極とソース電極の間を流れる電流量が制御される。
【０００３】
非特許文献１及び非特許文献２に開示されるように、この種の窒化物半導体装置では、ゲート電極と窒化物半導体積層体の間にｐ型窒化物半導体層を介在させるＪＦＥＴ （Junction Field Effect）型ゲート構造の技術が開発されている。ＪＦＥＴ型ゲート構造を有する窒化物半導体装置では、ゲート電極が接地されたときに、ｐ型窒化物半導体層から伸びる空乏層が、ｐ型窒化物半導体層の下方の２次元電子ガス層の電子を枯渇させることができる。一方、ゲート電極に正電位が印加されると、空乏層が縮小し、ｐ型窒化物半導体層の下方に２次元電子ガス層が形成され、ドレイン電極とソース電極が２次元電子ガス層を介して導通する。このように、ＪＦＥＴ型ゲート構造を有する窒化物半導体装置は、ノーマリオフで動作することができる。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】Injun Hwang et. al., ISPSD (2012), p.41
【非特許文献２】Y. Uemoto et. al., IEEE Transaction on Electron Devices, Vol.54 (2007), p.3393
【発明の概要】
【発明が解決しようとする課題】
【０００５】
この種の窒化物半導体装置では、ターンオンした直後のドレイン電流が減少する電流コラプス現象の発生が問題となっている。電流コラプス現象は、ＪＦＥＴ型ゲート構造のドレイン側端部近傍の窒化物半導体積層体の表面準位又は窒化物半導体積層体とパッシベーション膜の間の界面準位等のトラップ準位に電荷が捕捉されることが１つの原因だと考えられている。本明細書は、このような電流コラプス現象が抑えられた窒化物半導体装置を提供する。
【課題を解決するための手段】
【０００６】
本明細書で開示する窒化物半導体装置の一実施形態は、ヘテロ接合を有する窒化物半導体積層体、ドレイン電極、ソース電極、ｐ型窒化物半導体層及びゲート電極を備える。ドレイン電極は、窒化物半導体積層体上に設けられている。ソース電極は、窒化物半導体積層体上に設けられており、ドレイン電極から離れて配置されている。ｐ型窒化物半導体層は、窒化物半導体積層体上に設けられており、ドレイン電極とソース電極の間であってドレイン電極とソース電極の双方から離れて配置されている。ゲート電極は、ｐ型窒化物半導体層に接する。ｐ型窒化物半導体層は、ドレイン側に向けて突出する複数の凸部を有する。複数の凸部は、ドレイン電極とソース電極を結ぶ第１方向に対して直交する第２方向に分散して設けられている。
【０００７】
上記実施形態の窒化物半導体装置では、ｐ型窒化物半導体層の複数の凸部が電界集中箇所となり、この複数の凸部近傍のトラップ準位に電荷が捕捉される。一方、凸部と凸部の間に対応する部分の電界が弱くなり、この部分での電荷の捕捉が抑えられる。ターンオンした直後のドレイン電流は、凸部と凸部の間に対応する部分を低抵抗で流れることができる。上記実施形態の窒化物半導体装置では、電荷が捕捉される箇所を局所に制限することで、電荷の捕捉が抑制された箇所が形成され、電流コラプス現象が抑えられる。
【図面の簡単な説明】
【０００８】
【図１】実施例の窒化物半導体装置の要部断面図を模式的に示しており、図２のI-I線に対応した断面である。
【図２】実施例の窒化物半導体装置の要部断面図を模式的に示しており、図１のII-II線に対応した断面である。
【図３】平面視したときのｐ型窒化物半導体層の凸部の拡大図を模式的に示す。
【図４】規格化オン抵抗の時間依存性を示す。
【図５】平面視したときのｐ型窒化物半導体層の凸部の他の一例の拡大図を模式的に示す。
【図６】平面視したときのｐ型窒化物半導体層の凸部の他の一例の拡大図を模式的に示す。
【図７】平面視したときのｐ型窒化物半導体層の凸部の他の一例の拡大図を模式的に示す。
【発明を実施するための形態】
【０００９】
以下、本明細書で開示される技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有する。
【００１０】
本明細書で開示する窒化物半導体装置の一実施形態は、ヘテロ接合を有する窒化物半導体積層体、ドレイン電極、ソース電極、ｐ型窒化物半導体層及びゲート電極を備えていてもよい。ドレイン電極は、窒化物半導体積層体上に設けられている。ソース電極は、窒化物半導体積層体上に設けられており、ドレイン電極から離れて配置されている。ｐ型窒化物半導体層は、窒化物半導体積層体上に設けられており、ドレイン電極とソース電極の間であってドレイン電極とソース電極の双方から離れて配置されている。ゲート電極は、ｐ型窒化物半導体層に接する。ｐ型窒化物半導体層は、ドレイン側に向けて突出する複数の凸部を有する。凸部の形状は、電界が集中する限りにおいて特に制限されるものではない。複数の凸部は、ドレイン電極とソース電極を結ぶ第１方向に対して直交する第２方向に分散して設けられている。
【００１１】
窒化物半導体積層体は、電子走行層及びバリア層を有していてもよい。電子走行層の半導体材料は、ＩｎＸａＡｌＹａＧａ１−Ｘａ−ＹａＮ（０≦Ｘａ≦１、０≦Ｙａ≦１、０≦Ｘａ＋Ｙａ≦１）であり、バリア層の半導体材料は、ＩｎＸｂＡｌＹｂＧａ１−Ｘｂ−ＹｂＮ（０≦Ｘｂ≦１、０≦Ｙｂ≦１、０≦Ｘｂ＋Ｙｂ≦１）であり、ＩｎＸｂＡｌＹｂＧａ１−Ｘｂ−ＹｂＮのバンドギャップがＩｎＸａＡｌＹａＧａ１−Ｘａ−ＹａＮのバンドギャップよりも大きいのが望ましい。ｐ型窒化物半導体層の半導体材料は、ＩｎＸｃＡｌＹｃＧａ１−Ｘｃ−ＹｃＮ（０≦Ｘｃ≦１、０≦Ｙｃ≦１、０≦Ｘｃ＋Ｙｃ≦１）である。ｐ型窒化物半導体層の組成は、バリア層の組成と同一でもよい。
【００１２】
ｐ型窒化物半導体層は、凸部と凸部の間に、第２方向に対して平行な平坦側面を有していてもよい。このような平坦側面が設けられていると、その平坦側面近傍での電界集中が緩和され、その平坦側面近傍での電荷の捕捉が抑制される。このため、この実施形態の窒化物半導体装置では、電流コラプス現象の発生が効果的に抑制される。
【００１３】
凸部と平坦側面は、第２方向に沿って交互に周期的に配置されていてもよい。即ち、複数の凸部の各々が共通形状であり、複数の平坦側面が共通形状であり、これらが第２方向に沿って交互に配置されている。この実施形態の窒化物半導体装置では、第２方向に沿って電荷が蓄積する箇所と電荷の蓄積が抑制される箇所が交互に周期的に配置される。このため、ターンオンした直後のドレイン電流が、ドレイン電極とソース電極の間を広範囲に均一に流れることができる。この実施形態の窒化物半導体装置では、電流コラプス現象の発生が効果的に抑制される。
【実施例１】
【００１４】
図１に示されるように、窒化物半導体装置１は、ＨＦＥＴ（Heterostructure Field Effect Transistor）又はＨＥＭＴ（High Electron Mobility Transistor）と称される種類であり、基板１２、バッファ層１４、窒化物半導体積層体１６、ｐ型窒化物半導体層１８、パッシベーション膜２２、ドレイン電極３２、ソース電極３４及びゲート電極３６を備える。
【００１５】
基板１２の材料には、窒化物半導体系の半導体材料が結晶成長可能なものが用いられている。基板１２の材料には、一例では窒化ガリウム、サファイア、炭化珪素、又はシリコンが用いられる。
【００１６】
バッファ層１４は、基板１２の上面に接して設けられている。バッファ層１４の材料には、一例ではノンドープの窒化ガリウム（i-GaN）、ノンドープの窒化アルミニウム（i-AlN）、ノンドープの窒化アルミニウムガリウム（i-AlGaN）が用いられる。バッファ層１４は、有機金属気相成長法（MOCVD: Metal Organic Chemical Vapor Deposition）を利用して、基板１２上に低温下で積層されている。
【００１７】
窒化物半導体積層体１６は、電子走行層１５及びバリア層１７を有する。電子走行層１５は、バッファ層１４の上面に接して設けられている。電子走行層１５の材料には、一例ではノンドープの窒化ガリウム（i-GaN）が用いられている。電子走行層１５は、有機金属気相成長法を利用して、バッファ層１４上に積層されている。バリア層１７は、電子走行層１５の上面に接して設けられている。バリア層１７の材料には、一例ではノンドープの窒化アルミニウムガリウム（i-AlGaN）が用いられている。バリア層１７は、有機金属気相成長法を利用して、電子走行層１５上に積層されている。バリア層１７のバンドギャップは、電子走行層１５のバンドギャップよりも大きい。このため、電子走行層１５とバリア層１７のヘテロ接合面のうちの電子走行層１５側には、２次元電子ガス層が形成される。
【００１８】
ｐ型窒化物半導体層１８は、バリア層１７の上面に接して設けられており、ドレイン電極３２とソース電極３４の間であってドレイン電極３２とソース電極３４の双方から離れて配置されている。ｐ型窒化物半導体層１８の材料には、一例ではマグネシウムがドープされた窒化ガリウム（p-GaN）又は窒化アルミニウムガリウム（p-AlGaN）が用いられている。ｐ型窒化物半導体層１８のマグネシウムのドーパント濃度は、一例では１×１０18〜１×１０20ｃｍ-3である。ｐ型窒化物半導体層１８は、有機金属気相成長法を利用して、バリア層１７の上面に積層されている。
【００１９】
図２に示されるように、ｐ型窒化物半導体層１８は、ドレイン側に向けて突出する複数の凸部１８ａを有する。複数の凸部１８ａは、ドレイン電極３２とソース電極３４を結ぶ方向（紙面左右方向であり、以下、「ゲート長方向」という）に対して直交する方向（紙面上下方向であり、以下、「ゲート幅方向」という）に分散して設けられている。また、ｐ型窒化物半導体層１８は、凸部１８ａと凸部１８ａの間に設けられており、ゲート幅方向に対して平行な平坦側面１８ｓを有する。複数の平坦側面１８ｓが、ゲート幅方向に沿って分散して設けられている。複数の凸部１８ａの各々は共通形状であり、複数の平坦側面１８ｓの各々は共通形状である。このため、凸部１８ａと平坦側面１８ｓが、ゲート幅方向に沿って交互に周期的に配置されている。
【００２０】
図３に示されるように、ｐ型窒化物半導体層１８の凸部１８ａは、平面視したときに（窒化物半導体積層体１６の上面に対して直交する方向から観測したときに）、曲線で構成されている。ここで、凸部１８ａのゲート幅方向の長さをＬａとし、平坦側面１８ｓのゲート幅方向の長さをＬｂとし、平坦側面１８ｓからドレイン側に向けて突出する凸部１８ａのゲート長方向の長さをＬｃとする。長さＬａと長さＬｂは、概ね等しいのが望ましく、約１〜１０μｍであるのが望ましい。後述するように、長さＬａと長さＬｂが約２〜３μｍであると、電流コラプス現象の抑制効果が高い。長さＬｃは、約０．５〜２．０μｍであるのが望ましい。長さＬｃが約０．５μｍ以上であると、凸部１８ａを精度良く加工することができる。長さＬｃが約２．０μｍ以下であると、Ｇ−Ｄ間の距離が長く確保されるので、耐圧低下が抑えられる。
【００２１】
図１に示されるように、パッシベーション膜２２は、ｐ型窒化物半導体層１８の上面に接して設けられている。パッシベーション膜２２は、ドレイン電極３２、ソース電極３４及びゲート電極３６を露出させるように、それら電極以外の領域を被覆する。パッシベーション膜２２の材料には、一例ではＵＳＧ（Undoped Silicate Glasses）膜、窒化シリコン（ＳｉＮ）又は酸化アルミニウム（Ａｌ2Ｏ3）が用いられている。
【００２２】
ドレイン電極３２及びソース電極３４の各々は、バリア層１７の上面に接して設けられている。ドレイン電極３２とソース電極３４は、ｐ型窒化物半導体層１８を間に置いて対向する位置に配置されている。ドレイン電極３２の材料には、窒化物半導体系の材料に対してオーミック接触可能な材料が用いられるのが望ましい。ドレイン電極３２の材料には、一例ではチタンとアルミニウムの積層電極が用いられている。ソース電極３４の材料にも、窒化物半導体系の材料に対してオーミック接触可能な材料が用いられるのが望ましい。ソース電極３４の材料には、一例ではチタンとアルミニウムの積層電極が用いられている。これにより、ドレイン電極３２及びソース電極３４の各々は、電子走行層１５とバリア層１７のヘテロ接合面近傍に形成される２次元電子ガス層に対してオーミック接触可能に構成されている。ドレイン電極３２及びソース電極３４の各々は、電子ビーム蒸着技術を利用して、バリア層１７の上面に成膜されている。
【００２３】
ゲート電極３６は、ｐ型窒化物半導体層１８の上面に接して設けられている。ゲート電極３６の材料には、窒化物半導体系の材料に対してオーミック接触可能な材料が用いられるのが望ましい。ゲート電極３６の材料には、一例ではチタンとアルミニウムの積層電極が用いられている。これにより、ゲート電極３６は、ｐ型窒化物半導体層１８に対してオーミック接触可能に構成されている。ゲート電極３６は、電子ビーム蒸着技術を利用して、ｐ型窒化物半導体層１８の上面に成膜されている。なお、ゲート電極３６の材料には、窒化物半導体系の材料に対してショットキー接触可能な材料が用いられてもよい。
【００２４】
次に、窒化物半導体装置１の動作を説明する。窒化物半導体装置１は、ノーマリオフで動作する。窒化物半導体装置１は、ドレイン電極３２に正電位が印加され、ソース電極３４に接地電位が印加されて用いられる。ゲート電極３６が接地されているとき、ｐ型窒化物半導体層１８から伸びる空乏層が、ｐ型窒化物半導体層１８の下方において、電子走行層１５とバリア層１７のヘテロ接合面近傍の２次元電子ガス層の電子を枯渇させる。このため、ドレイン電極３２とソース電極３４の間の電流経路は、このｐ型窒化物半導体層１８が対向するヘテロ接合面において遮断され、窒化物半導体装置１はオフになる。
【００２５】
ゲート電極３６に正電位が印加されると、ｐ型窒化物半導体層１８から伸びていた空乏層が縮小し、ｐ型窒化物半導体層１８の下方においても、電子走行層１５とバリア層１７のヘテロ接合面近傍に２次元電子ガス層が発生する。ソース電極３４から注入された電子は、２次元電子ガス層を介してドレイン電極３２に流れ、窒化物半導体装置１はオンになる。このように、窒化物半導体装置１は、ノーマリオフで動作する。
【００２６】
窒化物半導体装置１がオフのとき、ｐ型窒化物半導体層１８の複数の凸部１８ａの頂部が電界集中箇所となる。このため、この複数の凸部１８ａの頂部近傍のバリア層１７の表面準位又はバリア層１７とパッシベーション膜２２の間の界面準位等のトラップ準位に電荷が捕捉される。一方、ｐ型窒化物半導体層１８の平坦側面１８ｓの電界が弱くなり、この平坦側面１８ｓに対応するバリア層１７の表面準位又はバリア層１７とパッシベーション膜２２の間の界面準位等のトラップ準位での電荷の捕捉が抑えられる。このため、ゲート幅方向において、電界が集中する箇所と電界が緩和される箇所が交互に存在し、電荷が蓄積する箇所と電荷の蓄積が抑制される箇所が交互に存在する。ターンオンした直後のドレイン電流は、平坦側面１８ｓに対応する２次元電子ガス層を低抵抗で流れることができる。窒化物半導体装置１では、電荷が蓄積する箇所を局所に制限し、電荷の蓄積が抑制される箇所を形成することで、電流コラプス現象が抑えられる。
【００２７】
図４に、ターンオンした直後の窒化物半導体装置１の規格化したオン抵抗の時間依存性を示す。ここで、ｐ型窒化物半導体層１８の凸部１８ａは、ゲート幅方向の長さＬａ（図３参照）が約２μｍであり、ゲート長方向の長さＬｃ（図３参照）が約１μｍである。Ｎ＝１０，１７，２５は、ゲート幅方向の長さが１００μｍの間に等間隔で配置されている凸部１８ａの個数を示す。このため、平坦側面１８ｓのゲート幅方向の長さＬｂは、凸部１８ａの個数に応じて変動する。Ｎ＝１０の例では、長さＬａが約２μｍの凸部１８ａと長さＬｂが約８μｍの平坦側面１８ｓがゲート幅方向に沿って交互に周期的に配置されている。Ｎ＝１７の例では、長さＬａが約２μｍの凸部１８ａと長さＬｂが約４μｍの平坦側面１８ｓがゲート幅方向に沿って交互に周期的に配置されている。Ｎ＝２５の例では、長さＬａが約２μｍの凸部１８ａと長さＬｂが約２μｍの平坦側面１８ｓがゲート幅方向に沿って交互に周期的に配置されている。なお、比較例は、ｐ型窒化物半導体層１８に凸部１８ａが設けられていない例である。
【００２８】
図４に示されるように、凸部１８ａが設けられている例はいずれも、比較例に比して、ターンオンした直後の規格化オン抵抗の増加が抑えられている。また、凸部１８ａの個数が多いほど、ターンオンした直後の規格化オン抵抗の増加が抑えられている。このように、ｐ型窒化物半導体層１８のドレイン側に複数の凸部１８ａが設けられていると、電流コラプス現象の発生が抑えられていることが確認された。
【００２９】
上記で例示した凸部１８ａは、平面視したときの形態が曲面で構成されていた。このため、過度な電界集中が抑えられ、窒化物半導体装置１の信頼性が向上するという特徴を有する。しかしながら、凸部１８ａの形態は、電流コラプス現象を抑えるような電界集中を引き起こす限りにおいて、特に限定されるものではない。例えば、図５に示されるように、平面視したときの凸部１８ａの形態が、ドレイン側に向けて先細りとなる三角状であってもよい。この場合、凸部１８ａの頂部に対応した部分の電界集中が強くなるので、凸部１８ａのゲート長方向の長さＬｃが短くてもよい。このため、凸部１８ａを設けたとしても、Ｇ−Ｄ間距離を長く確保することができるので、耐圧低下が抑えられる。また、図６に示されるように、平面視したときの凸部１８ａの形態が、四角状であってもよい。この場合、１つの凸部１８ａに２つの角部が構成されているので、電界集中を効率良く集約させることができる。なお、この例では、長さＬａが長さＬｂの約２倍であるのが望ましい。また、図７に示されるように、平面視したときの凸部１８ａの形態が、ドレイン側に向けて先細りとなる台形状であってもよい。この場合、図６の四角状と同様に、１つの凸部１８ａに２つの角部が構成されているので、電界集中を効率良く集約させることができる。一方、２つの角部の内角が大きくなり、過度な電界集中が抑えられ、窒化物半導体装置１の信頼性が向上する。なお、この例でも、長さＬａが長さＬｂの約２倍であるのが望ましい。
【００３０】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００３１】
１：窒化物半導体装置
１２：基板
１４：バッファ層
１５：電子走行層
１６：窒化物半導体積層体
１７：バリア層
１８：ｐ型窒化物半導体層
１８ａ：凸部
１８ｓ：側面
３２：ドレイン電極
３４：ソース電極
３６：ゲート電極
【図１】
0006544196.tif 000002
【図２】
0006544196.tif 000003
【図３】
0006544196.tif 000004
【図４】
0006544196.tif 000005
【図５】
0006544196.tif 000006
【図６】
0006544196.tif 000007
【図７】
0006544196.tif 000008