(57)【特許請求の範囲】
【請求項１】
光信号の送信あるいは受信において電気信号を補正する補正回路であって、
第１の制御信号に応じて前記電気信号を補正する信号補正回路と、
第２の制御信号に応じて、前記信号補正回路への第１の電力の供給と、該第１の電力の遮断と、を交互に行う電源回路と、
第２の電力の供給を受けて前記信号補正回路を初期設定するための設定データを保持する保持回路と、
第３の制御信号に応じて、前記保持回路に前記設定データを設定し、前記設定データに基づいて前記第１の制御信号及び前記第２の制御信号を生成する第１の制御回路と、
を具備する前記補正回路と、
外部装置から動作モードが通常モードおよび待機モードのいずれか一方であることを表す動作モード情報を受信し、
該動作モード情報が前記通常モードである第１モードを表すとき、前記電源回路が前記第１の電力を供給するように、前記第３の制御信号を用い前記設定データのうち前記第２の制御信号に関するデータを前記第１の制御回路に設定させ、
該動作モード情報が前記待機モードである第２モードを表すとき、前記電源回路が前記第１の電力を遮断するように、前記第３の制御信号を用い前記設定データのうち前記第２の制御信号に関するデータを前記第１の制御回路に設定させる、
第２の制御回路と、
を備え、
前記保持回路は、前記動作モード情報が前記第１モードおよび前記第２モードのいずれを表すときも前記第２の電力の供給を受けて前記設定データを保持する、
光トランシーバ。
【請求項２】
前記信号補正回路は、前記電気信号のタイミングを再生するタイミング再生回路を備え、
前記電源回路は、
前記動作モード情報が前記第１モードを表すとき、前記タイミング再生回路に前記第１の電力の一部を供給し、
前記動作モード情報が前記第２モードを表すとき、前記第１の電力の前記一部を遮断する、
請求項１に記載の光トランシーバ。
【請求項３】
第１の光信号を送信する光送信回路をさらに備え、
前記補正回路は、前記第１の光信号の送信において前記電気信号として第１の電気信号を補正する第１の補正回路を備え、
前記光送信回路は、補正された前記第１の電気信号を増幅して駆動信号を生成する駆動回路と、該駆動信号に応じて前記第１の光信号を生成する発光素子と、を備え、
第２の制御回路は、
前記動作モード情報が前記第１モードを表すとき、前記駆動回路を稼動させ、
前記動作モード情報が前記第２モードを表すとき、前記駆動回路を停止させる、
請求項１または２に記載の光トランシーバ。
【請求項４】
第２の光信号を受信する光受信回路をさらに備え、
前記補正回路は、前記第２の光信号の受信において前記電気信号として第２の電気信号を補正する第２の補正回路をさらに備え、
前記第１の補正回路は複数の送信チャネルに相当する複数の前記第１の電気信号を補正し、
前記光送信回路は前記複数の第１の電気信号を互いに波長の異なる複数の前記第１の光信号に変換し、
前記光受信回路は互いに波長の異なる複数の受信チャネルに相当する複数の前記第２の光信号を複数の前記第２の電気信号に変換し、
前記第２の補正回路は前記複数の第２の電気信号を補正する、請求項３に記載の光トランシーバ。
【請求項５】
前記第１の補正回路は、
対応する複数の前記第１の電気信号を補正する各々前記複数の送信チャネルに相当する複数の信号補正回路を備え、
前記第２の補正回路は、
対応する複数の前記第２の電気信号を補正する各々前記複数の受信チャネルに相当する複数の信号補正回路を備える、
請求項４に記載の光トランシーバ。
【請求項６】
前記第１の補正回路の前記第２の制御回路は、前記複数の送信チャネルのうち、前記第２の補正回路の前記複数の信号補正回路の異常または前記複数の第１の電気信号の異常を示す送信チャネルの前記第１の光信号の出力を停止する、請求項５に記載の光トランシーバ。
【請求項７】
前記光送信回路は、それぞれ前記複数の送信チャネルに対応する前記複数の第１の光信号を出力する複数の発光素子と、それぞれ前記複数の信号補正回路が補正した前記複数の第１の電気信号を増幅し前記複数の発光素子を駆動する複数の駆動回路と、
を備え、
前記第１の補正回路の前記第２の制御回路は、前記複数の駆動回路のうち前記異常を示す送信チャネルに相当する駆動回路を停止する、請求項６に記載の光トランシーバ。
【請求項８】
前記第２の補正回路の前記第２の制御回路は、前記第２の補正回路の前記複数の信号補正回路の異常または前記複数の第２の電気信号が異常を示す受信チャネルの前記第２の電気信号の出力を停止する、請求項５に記載の光トランシーバ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光トランシーバに関し、例えば信号補正回路を有する光トランシーバに関する。
【背景技術】
【０００２】
光トランシーバは、入力された電気信号を光信号に変換して送信し、受信した光信号を電気信号に変換して出力する。光トランシーバは、電気信号を補正する補正回路を備えている。特許文献１には、光トランシーバの状態が通常モードから待機モードに切り替わったときに、補正回路の電源を遮断することが開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−１６５０８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
光トランシーバの状態を通常モードから待機モードに切り替えることにより消費電力を削減することができる。しかしながら、待機モードから通常モードに切り替えるときに、補正回路を再起動させるために初期設定を行なう。このためモード切り替えに時間を要することがある。
【０００５】
本発明は、モードの切り替えを短時間で行なうことが可能な光トランシーバを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一実施形態に係る光トランシーバは、光信号の送信あるいは受信において電気信号を補正する補正回路であって、第１の制御信号に応じて前記電気信号を補正する信号補正回路と、第２の制御信号に応じて、前記信号補正回路への第１の電力の供給と、該第１の電力の遮断と、を交互に行う電源回路と、第２の電力の供給を受けて設定データを保持する保持回路と、第３の制御信号に応じて、前記保持回路に前記設定データを設定し、前記設定データに基づいて前記第１の制御信号及び前記第２の制御信号を生成する第１の制御回路と、を具備する前記補正回路と、外部装置から動作モードの情報を受信し、該動作モードの情報が第１モードを表すとき、前記電源回路が前記第１の電力を供給するように、前記第３の制御信号を用い前記設定データのうち前記第２の制御信号に関するデータを前記第１の制御回路に設定させ、該動作モードの情報が第２モードを表すとき、前記電源回路が前記第１の電力を遮断するように、前記第３の制御信号を用い前記設定データのうち前記第２の制御信号に関するデータを前記第１の制御回路に設定させる、第２の制御回路と、を備え、前記保持回路は、前記動作モードの情報が前記第１モードおよび前記第２モードのいずれを表すときも前記第２の電力の供給を受けて前記設定データを保持する。
【発明の効果】
【０００７】
本発明に係る光トランシーバによればモードの切り替えを短時間で行なうことができる。
【図面の簡単な説明】
【０００８】
【図１】図１は、比較例１に係る光トランシーバの構成を示すブロック図である。
【図２】図２は、実施例１に係る光トランシーバの構成を示すブロック図である。
【図３】図３は、実施例１における補正回路の構成を示すブロック図である。
【図４】図４は、実施例１における光送信回路の構成を示すブロック図である。
【図５】図５は、実施例１における光受信回路の構成を示すブロック図である。
【図６】図６は、実施例１における制御回路１０の構成を示すブロック図である。
【図７】図７（ａ）から図７（ｃ）は、実施例１において保持回路に保持されるデータの例である。
【図８】図８は、実施例1における制御回路１０の行なう処理工程を示すフローチャートである。
【図９】図９は、図８におけるステップＳ１４の処理を示すフローチャートである。
【図１０】図１０は、実施例１においてＬＯＳ信号およびＬＯＬ信号の処理を行なう処理回路の回路図である。
【図１１】図１１は、図８のステップＳ２２において制御回路１０が行なう処理の例を示すフローチャートである。
【図１２】図１２は、図８のステップＳ２２において制御回路１０が行なう処理の例を示すフローチャートである。
【図１３】図１３は、図８のステップＳ２２において制御回路１０が行なう処理の別の例を示すフローチャートである。
【図１４】図１４は、図８のステップＳ２２において制御回路１０が行なう処理の別の例を示すフローチャートである。
【発明を実施するための形態】
【０００９】
［本願発明の実施形態の説明］
最初に本願発明の実施形態の内容を列記して説明する。
本願発明は、光信号の送信あるいは受信において電気信号を補正する補正回路であって、第１の制御信号に応じて前記電気信号を補正する信号補正回路と、第２の制御信号に応じて、前記信号補正回路への第１の電力の供給と、該第１の電力の遮断と、を交互に行う電源回路と、第２の電力の供給を受けて設定データを保持する保持回路と、第３の制御信号に応じて、前記保持回路に前記設定データを設定し、前記設定データに基づいて前記第１の制御信号及び前記第２の制御信号を生成する第１の制御回路と、を具備する前記補正回路と、外部装置から動作モードの情報を受信し、該動作モードの情報が第１モードを表すとき、前記電源回路が前記第１の電力を供給するように、前記第３の制御信号を用い前記設定データのうち前記第２の制御信号に関するデータを前記第１の制御回路に設定させ、該動作モードの情報が第２モードを表すとき、前記電源回路が前記第１の電力を遮断するように、前記第３の制御信号を用い前記設定データのうち前記第２の制御信号に関するデータを前記第１の制御回路に設定させる、第２の制御回路と、を備え、前記保持回路は、前記動作モードの情報が前記第１モードおよび前記第２モードのいずれを表すときも第２の電力の供給を受けて前記設定データを保持する、光トランシーバ。
【００１０】
第２モードにおいて電源回路が信号補正回路への第１の電力を遮断するため、消費電力を削減できる。第１モードおよび第２モードにおいて保持回路が第２の電力の供給を受けて設定データを保持する。これにより、第２モードから第１モードに切り替わるときに、設定データの転送を行なわなくてもよい。よって、モードが切り替えを短時間で行なうことができる。
【００１１】
前記信号補正回路は、前記電気信号のタイミングを再生するタイミング再生回路を備え、前記電源回路は、前記動作モードの情報が前記第１モードを表すとき、前記タイミング再生回路に前記第１の電力の一部を供給し、前記動作モードの情報が前記第２モードを表すとき、前記第１の電力の前記一部を遮断することが好ましい。第２モードにおいて消費電力の大きなタイミング再生回路の電源を遮断するため、消費電力をより削減できる。
【００１２】
第１の光信号を送信する光送信回路をさらに備え、前記補正回路は、前記第１の光信号の送信において前記電気信号として第１の電気信号を補正する第１の補正回路を備え、前記光送信回路は、補正された前記第１の電気信号を増幅して駆動信号を生成する駆動回路と、該駆動信号に応じて前記第１の光信号を生成する発光素子と、を備え、第２の制御回路は、前記動作モードの情報が前記第１モードを表すとき、前記駆動回路を稼動させ、前記動作モードの情報が前記第２モードを表すとき、前記駆動回路を停止させることが好ましい。第２モードにおいて消費電力の大きな駆動回路の電源を遮断するため、消費電力をより削減できる。
【００１３】
第２の光信号を受信する光受信回路をさらに備え、前記補正回路は、前記第２の光信号の受信において前記電気信号として第２の電気信号を補正する第２の補正回路をさらに備え、前記第１の補正回路は複数の送信チャネルに相当する複数の前記第１の電気信号を補正し、前記光送信回路は前記複数の第１の電気信号を互いに波長の異なる複数の前記第１の光信号に変換し、前記光受信回路は互いに波長の異なる複数の受信チャネルに相当する複数の前記第２の光信号を複数の前記第２の電気信号に変換し、前記第２の補正回路は前記複数の第２の電気信号を補正することが好ましい。第１補正回路および第２補正回路が複数のチャネルの電気信号を補正する場合、制御のためのデータが大きくなり、モードの切り替えの時間が長くなる。このような場合でもモードの切り替えを短時間で行なうことができる。
【００１４】
前記第１の補正回路は、対応する複数の前記第１の電気信号を補正する各々前記複数の送信チャネルに相当する複数の信号補正回路を備え、前記第２の補正回路は、対応する複数の前記第２の電気信号を補正する各々前記複数の受信チャネルに相当する複数の信号補正回路を備えることが好ましい。これにより、チャネルごとに信号補正回路の電源を遮断できる。
【００１５】
前記第１の補正回路の前記第２の制御回路は、前記複数の送信チャネルのうち、前記第２の補正回路の前記複数の信号補正回路の異常または前記複数の第１の電気信号の異常を示す送信チャネルの前記第１の光信号の出力を停止することが好ましい。これにより、異常のあるチャネルの光信号の出力を停止できる。
【００１６】
前記光送信回路は、それぞれ前記複数の送信チャネルに対応する前記複数の第１の光信号を出力する複数の発光素子と、それぞれ前記複数の信号補正回路が補正した前記複数の第１の電気信号を増幅し前記複数の発光素子を駆動する複数の駆動回路と、を備え、前記第１の補正回路の前記第２の制御回路は、前記複数の駆動回路のうち前記異常を示す送信チャネルに相当する駆動回路を停止することが好ましい。これにより、異常のあるチャネルの光信号を停止し、かつ消費電力を抑制できる。
【００１７】
前記第２の補正回路の前記第２の制御回路は、前記第２の補正回路の前記複数の信号補正回路の異常または前記複数の第２の電気信号が異常を示す受信チャネルの前記第２の電気信号の出力を停止することが好ましい。これにより、異常のあるチャネルの電気信号の出力を停止できる。
【００１８】
［比較例１］
比較例および実施例として、ＭＳＡ（Ｍｕｌｔｉｐｌｅ  Ｓｏｕｒｃｅ  Ａｇｒｅｅｍｅｎｔ）仕様の１００Ｇｂｐｓ用ＱＳＦＰ２８−ＬＲ４を例に説明する。この例では、送信および受信それぞれが４つのチャネルを有し、１つのチャネルの伝送速度は２５Ｇｂｐｓである。光信号の波長は１．３μｍ帯である。
【００１９】
図１は、比較例１に係る光トランシーバの構成を示すブロック図である。図１に示すように、比較例１に係る光トランシーバ１１０は、制御回路１０、補正回路１１、１６、光送信回路１２、光受信回路１７および電源回路１５を備えている。光送信回路１２は駆動回路１３および発光部１４を備える、光受信回路１７は増幅回路１８および受光部１９を備える。補正回路１１はホスト装置９０から伝送された４チャネルＣｈ１からＣｈ４の電気信号Ｅ１を補正する。駆動回路１３は電気信号Ｅ１に基づき発光部１４を駆動する。発光部１４は電気信号Ｅ１を光信号Ｏ１に変換する。
【００２０】
受光部１９は光信号Ｏ２を受光し電気信号Ｅ２に変換する。増幅回路１８は電気信号Ｅ２を増幅する。補正回路１６は電気信号Ｅ２を補正し、ホスト装置９０に出力する。制御回路１０はホスト装置９０と制御信号Ｌ５の通信を行なう。制御回路１０はホスト装置９０にアラーム信号Ｌ６を出力する。制御回路１０は、各回路１１、１３、１６および１８と制御信号Ｌ４の通信を行なう。制御回路１０は、補正回路１１、１６および増幅回路１８からそれぞれ異常信号Ｌ１からＬ３を受信する。制御回路１０は駆動回路１３に停止信号Ｌ７を出力する。制御回路１０はモード信号Ｌ８を受信する。モード信号Ｌ８は例えば通常モードと待機モードを示す信号である。モード信号が通常モードのとき、制御回路１０は電源回路１５に各回路１１、１３、１４、１６、１８および１９に電力を供給するよう指示信号Ｌ１１を送る。モード信号が待機モードのとき、制御回路１０は電源回路１５に補正回路１１、１６および駆動回路１３への電力の供給を遮断するよう指示信号Ｌ１１を送る。電源回路１５は電源線Ｌ１０によって各回路１１、１３、１４、１６、１８および１９に電力を供給する。
【００２１】
待機モードにおいて、消費電力の大きな補正回路１１、１６および駆動回路１３への電力の供給を遮断する。これより、光トランシーバ１１０の待機モードでの消費電力を削減できる。
【００２２】
しかしながら、待機モードから通常モードに切り替えるときに、制御回路１０は補正回路１１、１６を再起動するために初期設定用の設定データを制御信号Ｌ４を用い送信する。設定データは、補正回路１１および１６が電気信号Ｅ１およびＥ２を補正するときに用いるデータである。例えば４チャネルでかつ高機能な補正回路においては、設定データは数十バイトから数百バイトである。この設定データを例えばＩ２Ｃ（Ｉｎｔｅｒ−ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）またはＳＰＩ（Ｓｅｒｉａｌ  Ｐｅｒｉｐｈｅｒａｌ  Ｉｎｔｅｒｆａｃｅ）等のシリアルインターフェースを用いて伝送するには、例えば数ミリ秒から数百ミリ秒かかる場合がある。これにより、待機モードから通常のモードの復帰に時間を要する。
【００２３】
以下、モード切り替えを短時間で行なうことができる実施例１について説明する。
【実施例１】
【００２４】
図２は、本発明の実施例１に係る光トランシーバの構成を示すブロック図である。図２に示すように、実施例１に係る光トランシーバ１００は、制御回路１０、補正回路１１、１６、駆動回路１３、光送信回路１２および光受信回路１７を備えている。補正回路１１（第１の補正回路）は、例えばＣＤＲ（Ｃｌｏｃｋ  Ｄａｔａ  Ｒｅｃｏｖｅｒｙ）集積回路であり、光信号Ｏ１（第１の光信号）の送信において、ホスト装置９０から伝送された４つのチャネルＣｈ１からＣｈ４に相当する電気信号Ｅ１をそれぞれ補正する。補正回路１１は、電気信号Ｅ１の補正として例えば波形整形およびタイミング再生を行なう。駆動回路１３は、例えばレーザドライバ集積回路であり、補正回路１１が補正した４チャネルＣｈ１からＣｈ４の電気信号Ｅ１をそれぞれ増幅し駆動信号を生成し、駆動信号に応じて発光部１４（発光素子）を駆動する。発光部１４は、例えばＴＯＳＡ（Ｔｒａｎｓｍｉｔｔｅｒ  Ｏｐｔｉｃａｌ  Ｓｕｂａｓｓｅｍｂｌｙ）であり、駆動回路１３が増幅した４つのチャネルＣｈ１からＣｈ４に相当する電気信号Ｅ１を互いに波長の異なる４つのチャネルＣｈ１からＣｈ４の光信号にそれぞれ変換する。発光部１４は、さらに、変換されたそれぞれの光信号を光信号Ｏ１に多重化してファイバ等に出力する。
【００２５】
受光部１９は、例えばＲＯＳＡ（Ｒｅｃｅｉｖｅｒ  Ｏｐｔｉｃａｌ  Ｓｕｂａｓｓｅｍｂｌｙ）であり、ファイバを伝送した互いに波長の異なる４つのチャネルＣｈ１からＣｈ４の光信号が多重化された光信号Ｏ２を受光し４つのチャネルＣｈ１からＣｈ４の電気信号Ｅ２に変換する。増幅回路１８は、例えばＴＩＡ（Ｔｒａｎｓｉｍｐｅｄａｎｃｅ  Ａｍｐｌｉｆｉｅｒ）であり、受光部１９が変換した４つのチャネルＣｈ１からＣｈ４の電気信号Ｅ２をそれぞれ増幅する。補正回路１６（第２の補正回路）は、例えばＣＤＲ集積回路であり、光信号Ｏ２（第２の光信号）の受信において、増幅回路１８が増幅した４つのチャネルＣｈ１からＣｈ４に相当する電気信号Ｅ２（第２の電気信号）をそれぞれ補正し、ホスト装置９０に出力する。
【００２６】
制御回路１０とホスト装置９０との間の制御信号Ｌ５の通信には例えばＩ２ＣまたはＭＤＩＯ（Ｍａｎａｇｅｍｅｎｔ  Ｄａｔａ  Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）等のシリアル通信方式を用いる。制御回路１０はホスト装置９０にアラーム信号Ｌ６を出力する。制御回路１０はホスト装置９０からモード信号Ｌ８を受信する。モード信号Ｌ８は、例えば、２値のデジタル信号であり、待機モードのときハイレベル、通常モードのときローレベルである。制御回路１０と各回路１１、１３、１６および１８との制御信号Ｌ４の通信にＩ２ＣまたはＳＰＩ等のシリアル通信方式を用いる。
【００２７】
制御回路１０が補正回路１１から受信する異常信号Ｌ１は、例えばチャネルＣｈ１からＣｈ４ごとのＬＯＳ（Ｌｏｓｓ  ｏｆ  Ｓｉｇｎａｌ）信号およびＬＯＬ（Ｌｏｓｓ  ｏｆ  Ｌｏｃｋ）信号である。ＬＯＳ信号は、電気信号Ｅ１の信号強度が所定値以下であることを示す信号である。ＬＯＬ信号は補正回路１１内のＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路において周波数がロックされていないことを示す信号である。制御回路１０が補正回路１６から受信する異常信号Ｌ２は、例えばＬＯＬ信号である。制御回路１０が増幅回路１８から受信する異常信号Ｌ３は例えばＬＯＳ信号である。制御回路１０は異常信号Ｌ１を受信すると駆動回路１３に停止信号Ｌ７を出力する。停止信号Ｌ７は、チャネルＣｈ１からＣｈ４ごとに光信号の出力を停止させる信号である。
【００２８】
図３は、実施例１における補正回路の構成を示すブロック図である。補正回路１１および１６は、例えば各々１チップの半導体集積回路として形成されている。図３に示すように、補正回路１１および１６は、信号補正回路２０、制御回路２５、電源回路２６、２７および保持回路２８を備えている。信号補正回路２０は、チャネルＣｈ１からＣｈ４に対応して設けられている。信号補正回路２０は、波形整形回路２１、タイミング再生回路２２および出力回路２３を備えている。波形整形回路２１は、例えばイコライザ回路であり、電気信号Ｅ１またはＥ２の波形を整形する。また、波形整形回路２１は、電気信号Ｅ１の信号強度が所定値以下の場合、ＬＯＳ信号Ｌ２１を制御回路２５に出力する。なお、補正回路１６内の波形整形回路２１はＬＯＳ信号Ｌ２１を出力しない。タイミング再生回路２２は、例えばＣＤＲ回路であり、ＰＬＬ回路を用い電気信号Ｅ１またはＥ２からクロック信号を生成し、生成したクロック信号を用い電気信号Ｅ１またはＥ２のタイミングを再生する。タイミング再生回路２２は、ＰＬＬが周波数をロックしていないときＬＯＬ信号Ｌ２２を制御回路２５に出力する。出力回路２３は、集積回路内の信号レベルを集積回路間の通信に適した信号レベルに変換する。
【００２９】
電源回路２６は制御回路２５の指示信号Ｌ２６に基づき、タイミング再生回路２２に電力Ｌ２８を供給する。電源回路２６はチャネルＣｈ１からＣｈ４ごとにタイミング再生回路２２の電源をオン・オフすることができる。電源回路２７は制御回路２５の指示信号Ｌ２７に基づき、出力回路２３に電力Ｌ２９を供給する。電源回路２７はチャネルＣｈ１からＣｈ４ごとに出力回路２３の電源をオン・オフすることができる。なお、電源回路２６および２７は、波形整形回路２１に供給される電力を遮断してもよい。保持回路２８は、例えばレジスタ等の揮発性メモリであり、信号補正回路２０を初期設定するための設定データ、ＬＯＳ信号Ｌ２１およびＬＯＬ信号Ｌ２２に係るデータ等を保持する。保持回路２８は、電力Ｌ３０が供給されている間は設定データを保持するが、電力Ｌ３０が遮断されると保持していた設定データを消失する。制御回路２５は、制御回路１０と制御信号Ｌ４の通信を行なう。また、制御回路２５は、保持回路２８に保持されたＬＯＳ信号Ｌ２１およびＬＯＬ信号Ｌ２２に係るデータを含む異常信号Ｌ１またはＬ２を制御回路１０に出力する。さらに、制御回路２５は、保持回路２８に保持された設定データに基づき、制御信号Ｌ２３をタイミング再生回路２２に送信する。
【００３０】
このように、制御回路２５（第１の制御回路）は、制御回路１０（第２の制御回路）からの制御信号Ｌ４（第３の制御信号）に応じて保持回路２８の設定データを設定する。また、制御回路２５は、設定データに基づいて指示信号Ｌ２６およびＬ２７（第１の制御信号）および制御信号Ｌ２３（第２の制御信号）を生成する。信号補正回路２０内のタイミング再生回路２２は、制御信号Ｌ２３に応じて電気信号を補正する。電源回路２６および２７は、指示信号Ｌ２６およびＬ２７に応じて、信号補正回路３への電力Ｌ２８およびＬ２９（第１の電力）の供給と、電力の遮断とを交互に行なう。保持回路２８には、電力Ｌ２８およびＬ２９とは別に電力Ｌ３０（第２電力）が供給されている。
【００３１】
図４は、実施例１における光送信回路の構成を示すブロック図である。図４に示すように、光送信回路１２内の駆動回路１３は、チャネルＣｈ１からＣｈ４ごとにＬＤＤ（Ｌａｓｅｒ  Ｄｉｏｄｅ  Ｄｒｉｖｅｒ）回路３０を備える。各ＬＤＤ回路３０は、チャネルＣｈ１からＣｈ４の電気信号Ｅ１を増幅する。各ＬＤＤ回路３０に停止信号Ｌ７を入力することができる。停止信号Ｌ７が入力される（すなわち停止信号がアクティブとなる）と、対応するＬＤＤ回路３０の電源がオフとなる。
【００３２】
光送信回路１２内の発光部１４は、発光素子３２および光合波器３４を備える。発光素子３２はチャネルＣｈ１からＣｈ４ごとに設けられている。発光素子３２は、例えばレーサダイオードであり、チャネルＣｈ１からＣｈ４ごとに電気信号Ｅ１を光信号Ｏ３に変換する。発光素子３２が出力する光信号Ｏ３は、チャネルＣｈ１からＣｈ４ごとに波長が異なる。光合波器３４は、各チャネルＣｈ１からＣｈ４の光信号Ｏ３を合波して光信号Ｏ１を生成する。発光部１４は、ファイバ等に光信号Ｏ１を出力する。光信号Ｏ１は波長分割多重（ＷＤＭ：Ｗａｖｅ  Ｄｅｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘ）信号となる。光信号Ｏ１は例えば１．３μｍ波長帯の信号である。駆動回路１３はＴＯＳＡ内に設けられていてもよい。
【００３３】
図５は、実施例１における光受信回路の構成を示すブロック図である。図５に示すように、光受信回路１７内の受光部１９は、受光素子３６および光分波器３８を備える。光分波器３８はファイバ等から受信した光信号Ｏ２を各チャネルＣｈ１からＣｈ４ごとの光信号Ｏ４に分波する。光信号Ｏ４は互いに波長が異なる。受光素子３６は、チャネルＣｈ１からＣｈ４ごとに設けられている。受光素子３６は、例えばフォトダイオードであり、チャネルＣｈ１からＣｈ４ごとに光信号Ｏ４を電気信号Ｅ２に変換する。受光素子３６が出力する電気信号Ｅ２は例えば電流信号である。
【００３４】
光受信回路１７内の増幅回路１８は、チャネルＣｈ１からＣｈ４ごとにＴＩＡ（Ｔｒａｎｓｉｍｐｅｄａｎｃｅ  Ａｍｐｌｉｆｉｅｒ）回路３５を備える。各ＴＩＡ回路３５は、チャネルＣｈ１からＣｈ４の電流信号を電圧信号に変換するとともに増幅する。各ＴＩＡ回路３５は、受光素子３６から入力された電気信号Ｅ２の信号強度が所定値以下となると異常信号Ｌ３としてＬＯＳ信号を制御回路１０に出力する。
【００３５】
図６は、実施例１における制御回路１０を示すブロック図である。制御回路１０は例えば１チップの半導体集積回路に形成されたＣＰＵ（Ｃｒｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）である。制御回路１０は、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）またはＣＰＬＤ（Ｃｏｍｐｌｅｘ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ｄｅｖｉｃｅ）等のロジック回路で形成することもできる。また、制御回路１０はＣＰＵ、ＦＰＧＡ、ＣＰＬＤおよびその他のロジック回路を組み合わせて形成されていてもよい。
【００３６】
図６に示すように、制御回路１０は、プロセッサ４０、記憶回路４１、温度センサ４４ａ、通信インターフェース（Ｉ／Ｆ）４４ｂ、４４ｃ、タイマカウント４４ｄ、ＡＤＣ（アナログデジタル変換回路）４４ｅ、外部入力回路４４ｆ、外部出力回路４４ｇおよびバス４６を備える。プロセッサ４０は例えばＣＰＵコアであり、記憶回路４１に格納されたプログラムを実行して各種処理を行なう。記憶回路４１は、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）４１ａおよびＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）４１ｂを備える。ＲＯＭ４１ａは各種データ４２ａおよびプログラム４２ｂを格納する。
【００３７】
温度センサ４４ａは温度を検知し、プロセッサ４０からの問合せに応じて温度情報をプロセッサ４０に出力する。通信Ｉ／Ｆ４４ｂはホスト装置９０と制御信号Ｌ５の通信を行なうためのインターフェースである。通信Ｉ／Ｆ４４ｃは、光トランシーバ１００内の回路との制御信号Ｌ４の通信、異常信号Ｌ１からＬ３の受信、および停止信号Ｌ７の出力等を行なうためのインターフェースである。タイマカウント４４ｄは、タイマーである。ＡＤＣ４４ｅは、アナログ信号をデジタル信号に変換する。デジタル信号に変換されるアナログ信号としては、例えば電源電圧、受光素子３６のバイアス電圧、光信号Ｏ３およびＯ４の光信号強度のモニタ信号等である。外部入力回路４４ｆは、ホスト装置９０からモード信号Ｌ８等を受信する。外部出力回路４４ｇは、ホスト装置９０にアラーム信号Ｌ６等を出力する。
【００３８】
図７（ａ）から図７（ｃ）は、実施例１において保持回路に保持されるデータの例である。図７（ａ）は、保持回路２８内のレジスタアドレスとレジスタ名称を示す図である。図７（ａ）に示すように、レジスタアドレス０５ｈ、２０ｈのレジスタ名称は、それぞれＣＨ＿ＭｏｄｅおよびＬＯＳ＿ＬＯＬ＿Ａｌａｒｍである。アドレスｘｘｘからｙｙｙのレジスタ名称はＤＡＴＡである。
【００３９】
図７（ｂ）は、ＣＨ＿Ｍｏｄｅの例である。図７（ｂ）に示すように、ＣＨ＿Ｍｏｄｅではビットｂ０−ｂ３は予備（Ｒｅｓｅｒｖｅｄ）となっていて使用していない。ビットｂ４−ｂ７は、それぞれＣｈ１＿ＰＷＲからＣｈ４＿ＰＷＲを示す。Ｃｈ１＿ＰＷＲからＣｈ４＿ＰＷＲは、それぞれチャネルＣｈ１からＣｈ４のタイミング再生回路２２および出力回路２３の電源のオンおよびオフを指示する１ビットのバイナリデータである。Ｃｈ１＿ＰＷＲからＣｈ４＿ＰＷＲが”０”のとき電源回路２６および２７は、対応するタイミング再生回路２２および出力回路２３の電源をオンする。Ｃｈ１＿ＰＷＲからＣｈ４＿ＰＷＲが”１”のとき電源回路２６および２７は、対応するタイミング再生回路２２および出力回路２３の電源をオフする。制御回路１０は、制御回路２５にＣｈ１＿ＰＷＲからＣｈ４＿ＰＷＲを書き換えさせることにより、タイミング再生回路２２および出力回路２３の電源をオンおよびオフさせる。
【００４０】
図７（ｃ）は、ＬＯＳ＿ＬＯＬ＿Ａｌａｒｍの例である。ＬＯＳ＿ＬＯＬ＿Ａｌａｒｍではビットｂ０−ｂ３はそれぞれＣｈ１＿ＬＯＳからＣｈ４＿ＬＯＳを示し、ビットｂ４−ｂ７は、それぞれＣｈ１＿ＬＯＬからＣｈ４＿ＬＯＬを示す。Ｃｈ１＿ＬＯＳからＣｈ４＿ＬＯＳは、それぞれチャネルＣｈ１からＣｈ４のＬＯＳ信号を示すデータである。Ｃｈ１＿ＬＯＳからＣｈ４＿ＬＯＳが”１”のとき対応するチャネルＣｈ１からＣｈ４のＬＯＳ信号がアサート（発出）されていることを示す。すなわち、波形整形回路２１が受信する対応するチャネルＣｈ１からＣｈ４の電気信号Ｅ２の信号強度が所定値以下である。Ｃｈ１＿ＬＯＳからＣｈ４＿ＬＯＳが”０”のとき対応するチャネルＣｈ１からＣｈ４のＬＯＳ信号がアサートされていないことを示す。すなわち、波形整形回路２１が受信する対応するチャネルＣｈ１からＣｈ４の電気信号Ｅ２の信号強度が所定値以上である。受信側の補正回路１６の場合は、Ｃｈ１＿ＬＯＳからＣｈ４＿ＬＯＳは設定されていなくともよい。
【００４１】
Ｃｈ１＿ＬＯＬからＣｈ４＿ＬＯＬは、それぞれチャネルＣｈ１からＣｈ４のＬＯＬ信号を示すデータである。Ｃｈ１＿ＬＯＬからＣｈ４＿ＬＯＬが”１”のとき対応するタイミング再生回路２２内のＰＬＬがロックされていないことを示す。Ｃｈ１＿ＬＯＬからＣｈ４＿ＬＯＬが”０”のとき対応するタイミング再生回路２２内のＰＬＬがロックされていることを示す。タイミング再生回路２２は、ＰＬＬがロックすると正常にタイミング再生を行うことができるが、ＰＬＬがロックされないとタイミング再生は出来なくなる。制御回路１０は、Ｃｈ１＿ＬＯＳからＣｈ４＿ＬＯＳおよびＣｈ１＿ＬＯＬからＣｈ４＿ＬＯＬを読み出すことにより、ＬＯＳ信号およびＬＯＬ信号を取得し、それらの値に応じて必要な処理をする。
【００４２】
ＤＡＴＡは、信号補正回路２０の設定に使用される設定データである。ＤＡＴＡには、例えばＣＤＲオン／オフ切り替え、ＬＯＳの閾値、入力信号の伝送レート、出力信号のオン／オフ切り替え、イコライザ調整、スケルチ設定、振幅調整および波形調整のためのデータなどが含まれる。これらのデータは複数のチャネルＣｈ１からＣｈ４それぞれについて設定できる。
【００４３】
ＣＤＲオン／オフ切り替えデータは、タイミング再生回路２２のオンおよびオフを指定するデータである。ＣＤＲオン／オフ切り替えデータがオンのとき、電気信号はタイミング再生回路２２で補正される。ＣＤＲオン／オフ切り替えデータがオフのとき、電気信号はタイミング再生回路２２をバイパスして波形整形回路２１から出力回路２３に伝送される。
【００４４】
ＬＯＳの閾値データは、ＬＯＳ信号をアサート（発出）する電気信号の信号強度に関する閾値レベルを設定するデータである。入力信号の伝送レートは、入力する電気信号の信号速度を設定するデータである。出力信号のオン／オフ切り替えデータは、正常に動作しているときに、出力回路２３からの出力信号をオンするかオフするかを設定する。イコライザ調整は、波形整形回路２１の周波数特性を調整するパラメータを設定する。スケルチ設定は、ＬＯＳ信号がアサートのときに、出力回路２３からの出力信号を自動的にオフするか否かを設定する。振幅調整は、主に受信側の補正回路１６において出力回路２３の出力信号の振幅を調整するためのパラメータを設定する。波形調整は、主に受信側の補正回路１６において出力回路２３の出力信号の波形を調整するためのパラメータを設定する。設定データは、例えば上記データの少なくとも１つを含む。設定データは、上記データ以外のデータを含んでもよい。
【００４５】
図８は、実施例1における制御回路１０が行なう処理工程を示すフローチャートである。図８に示すように、光トランシーバ１００がホスト装置９０にホットプラグインされたとき、または光トランシーバ１００がリセットされたとき、制御回路１０は起動のための初期設定を行なう（ステップＳ１０）。初期設定において、制御回路１０は、各回路１１、１２、１６および１７の電源をオンする。制御回路１０は、ホスト装置９０から初期設定のための制御信号Ｌ５を受信する。また、制御回路１０は、各回路１１、１３、１６および１８に初期設定のための制御信号Ｌ４を出力する。例えば、制御回路１０は、制御信号Ｌ４として、補正回路１１および１６に設定データを送信する。補正回路１１および１６の制御回路２５は、設定データを保持回路２８に保持させる。この後、補正回路１１および１６は設定データに基づき補正処理を行なう。
【００４６】
制御回路１０は、ホスト装置９０と制御信号Ｌ５の通信を行なう。また、制御回路１０は、ホスト装置９０からモード信号Ｌ８を取得する（ステップＳ１２）。制御回路１０は、モード信号Ｌ８に応じ処理を行なう（ステップＳ１４）。詳細は後述する。制御回路１０は、各種ＡＤＣ値を取得し、各種判定を行なう（ステップＳ１６）。例えば制御回路１０は、電源電圧、受光素子３６のバイアス電圧、光信号Ｏ３およびＯ４の光パワーをデジタル変換したＡＤＣ値を取得する。制御回路１０は、ＡＤＣ値に基づき、各種判定を行なう。例えば、制御回路１０はホスト装置９０にアラーム信号Ｌ６を出力する。制御回路１０はＡＰＣ（Ａｕｔｏ  Ｐｏｗｅｒ  Ｃｎｔｒｏｌ）制御を行なう（ステップＳ１８）。例えば制御回路１０は、各チャネルＣｈ１からＣｈ４において光信号Ｏ３のパワーが所望レベルとなるように、駆動回路１３を制御する。
【００４７】
制御回路１０は、補正回路１１、１６および増幅回路１８から異常信号Ｌ１からＬ３を取得する（ステップＳ２０）。例えば、制御回路１０は保持回路２８からＬＯＳ信号およびＬＯＬ信号を取得する。例えば、制御回路１０は、ＬＯＳ信号およびＬＯＬ信号がアサートされた場合に割り込みをかける。制御回路１０は、異常信号に対応する処理を行なう（ステップＳ２２）。例えば制御回路１０は、保持回路２８内のＬＯＳ信号およびＬＯＬ信号がアサートされた場合に割り込みが入り後述する処理を行なう。制御回路１０は終了か判定する（ステップＳ２４）。Ｙｅｓの場合終了し、Ｎｏの場合ステップＳ１２に戻り、ステップＳ１２からＳ２２の処理を繰り返す。
【００４８】
図９は、図８におけるステップＳ１４の処理を示すフローチャートである。図９に示すように、制御回路１０は、モード信号が待機モードか通常モードか判定する（ステップＳ３０）。例えば、制御回路１０は、モード信号Ｌ８がローレベルのとき通常モード、ハイレベルのとき待機モードと判断する。通常モードのとき、制御回路１０は、制御信号Ｌ４を用い制御回路２５に電源オンを指示する（ステップＳ３２）。例えば、制御回路２５は、図７（ａ）および図７（ｂ）のアドレス０５ｈのビットｂ４からｂ７を“０”とする。これにより、電源回路２６は全てのチャネルＣｈ１からＣｈ４のタイミング再生回路２２および出力回路２３に電力を供給する。制御回路１０は、駆動回路１３の全ｃｈの停止信号Ｌ７を解除する（ステップＳ３３）。これにより、駆動回路１３内の全チャネルＣｈ１からＣｈ４のＬＤＤ回路３０の電源がオンとなる。制御回路２５は、保持回路２８内の設定データ（例えば図７（ａ）のアドレスｘｘｘ−ｙｙｙのＤＡＴＡ）を用い信号補正回路２０の各種制御を行なう（ステップＳ３４）。その後終了する。
【００４９】
ステップＳ３０において、待機モードと判断されたとき、制御回路１０は、制御信号Ｌ４を用い補正回路１１、１６内の制御回路２５に電源オフを指示する（ステップＳ３６）。例えば、制御回路２５は、図７（ａ）および図７（ｂ）のアドレス０５ｈのビットｂ４からｂ７を“１”とする。これにより、電源回路２６は全てのチャネルＣｈ１からＣｈ４のタイミング再生回路２２および出力回路２３への電力の供給を遮断する。待機モードのとき、制御回路２５および保持回路２８には電力が供給されている。よって、保持回路２８内の設定データは保持される。制御回路１０は、駆動回路１３に全チャネルＣｈ１からＣｈ４の停止信号Ｌ７を出力する（ステップＳ３８）。これにより、駆動回路１３内の全チャネルＣｈ１からＣｈ４のＬＤＤ回路３０の電源がオフとなる。
【００５０】
図１０は、実施例１においてＬＯＳ信号およびＬＯＬ信号の処理を行なう処理回路の回路図である。異常信号Ｌ１からＬ３として、ＬＯＳ信号およびＬＯＬ信号を例に説明する。補正回路１１が出力する異常信号Ｌ１に含まれるＬＯＳ信号およびＬＯＬ信号の処理を行なう処理回路５０は、例えば補正回路１１内に設けられている。補正回路１６が出力する異常信号Ｌ２に含まれるＬＯＬ信号の処理を行なう処理回路５０は、例えば補正回路１６内に設けられている。増幅回路１８が出力する異常信号Ｌ３に含まれるＬＯＳ信号の処理を行なう処理回路５０は、例えば増幅回路１８内に設けられている。ＬＯＳ信号およびＬＯＬ信号は図７（ａ）および図７（ｃ）の保持回路２８内のアドレス２０ｈのビットｂ０からｂ７のデータに相当する。
【００５１】
図１０に示すように、処理回路５０は、ＯＲ回路５２を備えている。ＯＲ回路５２は、チャネルＣｈ１からＣｈ４のＬＯＳ信号またはＬＯＬ信号のＯＲ処理を行なう。ＯＲ回路５２の出力信号Ｌ５０は制御回路１０に入力する。ＬＯＳ信号およびＬＯＬ信号は、ローレベルがノーマル（正常状態）を示し、ハイレベルがアラーム（シグナルのロスまたはロックのロス）を示す。チャネルＣｈ１からＣｈ４のうちいずれかのチャネルＣｈ１からＣｈ４でＬＯＳ信号がハイレベルのとき、ＬＯＳ信号の出力信号Ｌ５０はハイレベルとなる。チャネルＣｈ１からＣｈ４の全てにおいて、ＬＯＳ信号がローレベルのとき、ＬＯＳ信号の出力信号Ｌ５０はローレベルとなる。ＬＯＬ信号についても同じである。図８のステップＳ２０においては、例えば制御回路１０は出力信号Ｌ５０が変化した場合に割り込みをかける。
【００５２】
図１１および図１２は、図８のステップＳ２２において制御回路１０が行なう処理を示すフローチャートである。図１１は、送信側の処理であり、図１２は受信側の処理を示す。
【００５３】
図１１に示すように、出力信号Ｌ５０が変化し割り込みが入ると、制御回路１０は、補正回路１１から出力されたＬＯＳ信号の出力信号Ｌ５０がアラームかノーマルかを判断する（ステップＳ４０）。ノーマルのとき、制御回路１０は、補正回路１１から出力されたＬＯＬ信号の出力信号Ｌ５０がアラームかノーマルかを判断する（ステップＳ４２）。ステップＳ４０またはＳ４２においてアラームのとき、制御回路１０は、補正回路１１の保持回路２８内の各チャネルＣｈ１からＣｈ４のＬＯＳ信号およびＬＯＬ信号を取得する（ステップＳ４６）。制御回路１０は、ＬＯＳ信号およびＬＯＬ信号のいずれかがアラームのチャネルＣｈ１からＣｈ４に対応するＬＤＤ回路３０に停止信号Ｌ７を出力する（ステップＳ４８）。これにより、ＬＯＳ信号およびＬＯＬ信号のいずれかがアラームのチャネルＣｈ１からＣｈ４の光信号Ｏ３は発光素子３２から出力されない。その後終了し、図８のステップＳ２２が終了する。
【００５４】
ステップＳ４２においてノーマルのとき、制御回路１０は、全てのチャネルＣｈ１からＣｈ４の停止信号Ｌ７を解除する（ステップＳ４４）。これにより、全てのチャネルＣｈ１からＣｈ４の光信号Ｏ３が発光素子３２から出力される。
【００５５】
ステップＳ４０からＳ４８は、定期的（例えば数ミリ秒間隔）に実行する。これにより、ＬＯＳ信号またはＬＯＬ信号がアラームとなったチャネルから遅れてアラームとなったチャネルに対しても停止信号Ｌ７を出力できる。
【００５６】
図１２に示すように、出力信号Ｌ５０が変化し割り込みが入ると、制御回路１０は、増幅回路１８から出力されたＬＯＳ信号の出力信号Ｌ５０がアラームかノーマルかを判断する（ステップＳ４０）。ノーマルのとき、制御回路１０は、補正回路１６から出力されたＬＯＬ信号の出力信号Ｌ５０がアラームかノーマルかを判断する（ステップＳ４２）。ステップＳ４０またはＳ４２においてアラームのとき、ステップＳ４６の後に、制御回路１０は、ＬＯＳ信号およびＬＯＬ信号のいずれかがアラームのチャネルＣｈ１からＣｈ４に対応するタイミング再生回路２２および出力回路２３の電源をオフさせる（ステップＳ４７）。例えば制御回路１０は図７（ａ）および図７（ｂ）のアドレス０５ｈのビットｂ４からｂ７のうち対応するビットを“１”とする。これにより、ＬＯＳ信号およびＬＯＬ信号のいずれかがアラームのチャネルＣｈ１からＣｈ４の電気信号Ｅ２は補正回路１６から出力されない。その後終了し、図８のステップＳ２２が終了する。
【００５７】
ステップＳ４２においてノーマルのとき、制御回路１０は、全てのチャネルＣｈ１からＣｈ４のタイミング再生回路２２および出力回路２３の電源のオフを解除する（ステップＳ４５）。例えば制御回路１０は図７（ａ）および図７（ｂ）のアドレス０５ｈのビットｂ４からｂ７を全て“０”とする。これにより、全てのチャネルＣｈ１からＣｈ４の電気信号Ｅ２が補正回路１６から出力される。その他の処理は図１１と同じであり説明を省略する。
【００５８】
図１３および図１４は、図８のステップＳ２２において制御回路１０が行なう処理の別の例を示すフローチャートである。図１３は、送信側の処理であり、図１４は受信側の処理を示す。
【００５９】
図１３に示すように、ステップＳ４０またはＳ４２においてアラームのとき、制御回路１０は、全てのチャネルＣｈ１からＣｈ４のＬＤＤ回路３０に停止信号Ｌ７を出力する（ステップＳ５２）。これにより、全てのチャネルＣｈ１からＣｈ４の光信号Ｏ３は発光素子３２から出力されない。ステップＳ４０およびＳ４２においてノーマルのとき。制御回路１０は、全てのチャネルＣｈ１からＣｈ４の停止信号Ｌ７を解除する（ステップＳ５０）。これにより、全てのチャネルＣｈ１からＣｈ４の光信号Ｏ３が発光素子３２から出力される。その他の処理は図１１と同じであり説明を省略する。
【００６０】
図１４に示すように、ステップＳ４０またはＳ４２においてアラームのとき、制御回路１０は、全てのチャネルＣｈ１からＣｈ４のタイミング再生回路２２および出力回路２３の電源をオフさせる（ステップＳ５３）。これにより、全てのチャネルＣｈ１からＣｈ４の電気信号Ｅ２は補正回路１６から出力されない。ステップＳ４０およびＳ４２においてノーマルのとき、制御回路１０は、全てのチャネルＣｈ１からＣｈ４のタイミング再生回路２２および出力回路２３の電源をオンさせる（ステップＳ５１）。これにより、全てのチャネルＣｈ１からＣｈ４の電気信号Ｅ２が補正回路１６から出力される。その他の処理は図１３と同じであり説明を省略する。
【００６１】
実施例１によれば、図８のステップＳ１２のように、制御回路１０（第２の制御回路）は、ホスト装置９０（外部装置）からモード情報（動作モードの情報）を受信する。図９のステップＳ３０のように、モード情報が通常モード（第１モード）を表すとき、ステップＳ３２のように、制御回路１０は、電源回路２６が電力（第１の電力）を供給するように、制御信号Ｌ４を用い設定データのうち指示信号Ｌ２６に関するデータ（例えば、図７（ａ）および図７（ｂ）のアドレス０５ｈのビットｂ４からｂ７）を制御回路２５に設定させる。
【００６２】
図９のステップＳ３０のように、モード情報が待機モード（第２モード）を表すとき、ステップＳ３６のように、制御回路１０は、電源回路２６が電源（第１の電力）を遮断するように、制御信号Ｌ４を用い設定データのうち指示信号Ｌ２６に関するデータを制御回路２５に設定させる。保持回路２８は、モード情報が通常モードおよび待機モードのいずれを表すときも電力Ｌ３０（第２電力）の供給を受けて設定データを保持する。
【００６３】
電源回路２６および２７が待機モードにおいて信号補正回路２０への電力を遮断するため、消費電力を削減できる。例えば、ＱＳＦＰ２８−ＬＲ用の光トランジーバでは、通常モードの消費電力が３．５Ｗ以下であり、待機モードの消費電力を１．５Ｗ以下とすることができる。保持回路２８が待機モードにおいて信号補正回路２０を制御する設定データを保持する。これにより、比較例１のように、待機モードから通常モードに切り替わるときに、制御回路１０から補正回路１１および１６に設定データを転送しなくてもよい。よって、モード切り替えを短時間で実行することができる。例えばＱＳＦＰ２８−ＬＲ用の光トランジーバでは、待機モードから通常モードへの切り替えを１ミリ秒以下で行なうことができる。
【００６４】
なお、実施例１では、補正回路１１および１６の両方で保持回路２８が設定データを保持する例を説明したが、補正回路１１および１６の少なくとも一方で保持回路２８が設定データを保持すればよい。
【００６５】
また、信号補正回路２０のうちタイミング再生回路２２の消費電力が大きい。このため、通常モードにおいてタイミング再生回路２２に電力を供給し、待機モードにおいて少なくともタイミング再生回路２２の電力を遮断することが好ましい。すなわち、電源回路２６は、モード情報が通常モードを表すとき、タイミング再生回路２２に電力Ｌ２８（第１電力の一部）を供給し、モード情報が待機モードを表すとき、電力Ｌ２８を遮断することが好ましい。波形整形回路２１および出力回路２３の電源はオフしなくともよい。出力回路２３は、集積回路の内部信号レベルをより大きい外部信号レベルに変換する。このため、出力回路２３の消費電力はタイミング再生回路２２の次に大きい。よって、実施例１のように、待機モードにおいて出力回路２３の電力を遮断することが好ましい。待機モードにおいて波形整形回路２１の電源をオフしてもよい。
【００６６】
駆動回路１３は発光部１４を駆動させるため消費電力が大きい。そこで、図９のように、制御回路１０は、待機モードにおいて駆動回路１３を停止させる（ステップＳ３８）。制御回路１０は、通常モードにおいて駆動回路１３を稼動させる（ステップＳ３３）。これにより、諸費電力を削減できる。
【００６７】
さらに、実施例１では、補正回路１１（第１の補正回路）が複数のチャネルＣｈ１からＣｈ４（送信チャネル）に相当する電気信号Ｅ１（第１の電気信号）を補正する。光送信回路１２が複数のチャネルＣｈ１からＣｈ４に相当する電気信号Ｅ１を互いに波長の異なる光信号Ｏ３（第１の光信号）に変換する。光受信回路１７は互いに波長の異なる複数のチャネルＣｈ１からＣｈ４（受信チャネル）に相当する複数の光信号Ｏ２（第２の光信号）を複数の電気信号Ｅ２（第２の電気信号）に変換する。補正回路１６は複数のチャネルＣｈ１からＣｈ４に相当する複数の電気信号Ｅ２を補正する。このように、複数のチャネルＣｈ１からＣｈ４に対応する補正回路１１および１６においては、補正回路１１および１６の設定データが大きくなる。よって、保持回路２８に設定データを保持することが好ましい。
【００６８】
また、図３のように、送信側の補正回路１１が複数のチャネルＣｈ１からＣｈ４に相当する複数の信号補正回路２０を備える。このとき、図１１のように、複数のチャネルＣｈ１からＣｈ４のうち、複数の信号補正回路２０の異常（例えばＬＯＬ）または複数の電気信号Ｅ１の異常（例えばＬＯＳ）を示すとき、制御回路１０は異常を示すチャネルＣｈ１からＣｈ４の光信号Ｏ３の出力を停止する。これにより、異常のあるチャネルＣｈ１からＣｈ４を停止できる。異常信号の例としてＬＯＳ信号およびＬＯＬ信号を説明したが、異常信号は他の信号でもよい。
【００６９】
制御回路１０は異常を示すチャネルＣｈ１からＣｈ４に相当するＬＤＤ回路３０（駆動回路）を停止させる。ＬＤＤ回路３０は消費電力が大きいため、消費電力を抑制できる。
【００７０】
受信側の補正回路１６が複数のチャネルＣｈ１からＣｈ４に相当する複数の信号補正回路２０を備える。このとき、図１２のように、複数の信号補正回路２０の異常（例えばＬＯＬ）または複数の電気信号Ｅ２が異常（例えばＬＯＳ）のとき、制御回路１０は電気信号Ｅ２の出力を停止する。これにより、異常のあるチャネルＣｈ１からＣｈ４を停止できる。
【００７１】
実施例では、ＭＳＡ仕様の１００Ｇｂｐｓ用ＱＳＦＰ２８−ＬＲ４を例に説明したが、他の光トランシーバでもよい。また、１つのチャネルＣｈ１からＣｈ４の伝送速度として２５Ｇｂｐｓを例に説明したが、他の伝送速度でもよい。チャネル数が４の場合を例に説明したが、チャネル数は１または複数であればよい。
【００７２】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００７３】
１０、２５  制御回路
１１、１６  補正回路
１２        光送信回路
１３        駆動回路
１４        発光部 
１５        電源回路
１７        光受信回路
１８        増幅回路
１９        受光部
２０        信号補正回路
２１        波形整形回路
２２        タイミング再生回路
２３        出力回路
２６、２７  電源回路
２８        保持回路
３０        ＬＤＤ回路
３２        発光素子
３４        光合波器
３５        ＴＩＡ回路
３６        受光素子
３８        光分波器
４０        プロセッサ
４１ａ      ＲＯＭ
４１ｂ      ＲＡＭ
４２ａ      データ
４２ｂ      プログラム
４４ａ      温度センサ
４４ｂ、４４ｃ  通信インターフェース
４４ｄ      タイマカウント
４４ｅ      ＡＤＣ
４４ｆ      外部入力回路
４４ｇ      外部出力回路
５０        処理回路
５２        ＯＲ回路
９０        ホスト装置
【図１】
0006613835.tif 000002
【図２】
0006613835.tif 000003
【図３】
0006613835.tif 000004
【図４】
0006613835.tif 000005
【図５】
0006613835.tif 000006
【図６】
0006613835.tif 000007
【図７】
0006613835.tif 000008
【図８】
0006613835.tif 000009
【図９】
0006613835.tif 000010
【図１０】
0006613835.tif 000011
【図１１】
0006613835.tif 000012
【図１２】
0006613835.tif 000013
【図１３】
0006613835.tif 000014
【図１４】
0006613835.tif 000015