(57)【特許請求の範囲】
【請求項１】
差動トランジスタ対を有する演算増幅器(オペアンプ)回路であって、前記差動トランジスタ対の第1トランジスタは基板の第1ウェルに形成され、前記差動トランジスタ対の第2トランジスタは前記基板の第2ウェルに形成される、演算増幅器回路と、
前記第1ウェルに対して、第1ボディバイアス制御値に応じて変化する第1ボディバイアス電圧を生成し、前記第2ウェルに対して、第2ボディバイアス制御値に応じて変化する第2ボディバイアス電圧を生成するように構成されるボディバイアス生成部と、
前記オペアンプの負(-)入力から見た正(+)入力のオフセット電圧が第1限界よりも大きい大きさを有しかつ正である場合に、前記正(+)入力に結合されるゲートを有する前記第1トランジスタの前記第1ボディバイアス電圧に対して変更を加えるよう前記第1ボディバイアス制御値を選択的に生成し、前記オフセット電圧が第2限界よりも大きい大きさを有しかつ負である場合に、前記負(-)入力に結合されるゲートを有する前記第2トランジスタの前記第2ボディバイアス電圧に対して変更を加えるよう前記第2ボディバイアス制御値を選択的に生成するように構成される制御回路と
を有する装置。
【請求項２】
前記ボディバイアス生成部は、
前記第1ウェルに対する前記第1ボディバイアス電圧を生成するように構成される第1ボディバイアス生成部と、
前記第2ウェルに対する前記第2ボディバイアス電圧を生成するように構成される第2ボディバイアス生成部とを有する、請求項１に記載の装置。
【請求項３】
前記制御回路は、
前記オペアンプの前記正(+)入力及び前記負(-)入力に共通電圧を印加するように構成されるオペアンプ制御回路と、
前記共通電圧が前記オペアンプの前記正(+)入力及び前記負(-)入力に印加される場合に、前記オペアンプの出力電圧を測定するように構成されるサンプリング回路とを有する、請求項１に記載の装置。
【請求項４】
前記差動トランジスタ対は、nチャネルトランジスタ及びpチャネルトランジスタによる群から選択される導電性タイプを有する、請求項１に記載の装置。
【請求項５】
前記差動トランジスタ対がDDC(deeply  depleted  channel)トランジスタを有し、各々のDDCトランジスタは実質的にドープされないチャネルより下位に形成されるスクリーニング領域を有し、前記スクリーニング領域は、前記DDCトランジスタのソース及びドレインの導電性タイプとは逆の導電性タイプのドーパントに関し、1×1018ドーパント原子/cm3以上のドーパント濃度を有する、請求項１に記載の装置。
【請求項６】
前記ボディバイアス生成部は、
前記オフセット電圧が前記第1限界よりも大きい大きさを有しかつ正である場合に前記第1ボディバイアス電圧に対して変更を加えるよう前記第1トランジスタに対するリバースボディバイアスを増やし、
前記オフセット電圧が前記第2限界よりも大きい大きさを有しかつ負である場合に前記第2ボディバイアス電圧に対して変更を加えるよう前記第2トランジスタに対するリバースボディバイアスを増やす
よう更に構成される、請求項１に記載の装置。
【請求項７】
同じ導電性タイプのトランジスタ対を有する演算増幅器(オペアンプ)回路であって、前記トランジスタ対の第1トランジスタは、第1ウェルに形成され、前記オペアンプの正(+)入力における電圧を検出して動作し、前記トランジスタ対の第2トランジスタは、第2ウェルに形成され、前記オペアンプの負(-)入力に印加される電圧を検出して動作する、演算増幅器回路と、
前記第1ウェルに対して印加される第1ボディバイアス電圧及び前記第2ウェルに対して印加される第2ボディバイアス電圧の夫々を個別に変えるように構成されるボディバイアス生成部であって、前記第1ボディバイアス電圧は第1ボディバイアス制御値に応じて変化し、前記第2ボディバイアス電圧は第2ボディバイアス制御値に応じて変化する、ボディバイアス生成部と、
前記オペアンプの前記負(-)入力から見た前記正(+)入力のオフセット電圧が第1限界よりも大きい大きさを有しかつ正である場合に、前記第1トランジスタの前記第1ボディバイアス電圧に対して変更を加えるよう前記第1ボディバイアス制御値を選択的に生成し、前記オフセット電圧が第2限界よりも大きい大きさを有しかつ負である場合に、前記第2トランジスタの前記第2ボディバイアス電圧に対して変更を加えるよう前記第2ボディバイアス制御値を選択的に生成するように構成される制御回路と
を有する装置。
【請求項８】
前記第1トランジスタは、差動対の第1トランジスタであり、前記正(+)入力に結合されるゲートを有し、
前記第2トランジスタは、前記差動対の第2トランジスタであり、前記負(-)入力に結合されるゲートを有する、請求項７に記載の装置。
【請求項９】
前記オペアンプは、
前記正(+)入力に結合されるゲートを有する第1入力トランジスタと前記負(-)入力に結合されるゲートを有する第2入力トランジスタとを有する差動トランジスタ対を更に有し、
前記第1トランジスタ及び前記第2トランジスタは、前記差動トランジスタ対に関する能動的な負荷の一部を形成し、前記第1トランジスタは前記第1入力トランジスタに結合され、前記第2トランジスタは前記第2入力トランジスタに結合される、請求項７に記載の装置。
【請求項１０】
前記制御回路は、前記オペアンプの前記オフセット電圧をサンプリングするように構成されるオフセットサンプリング回路を有する、請求項７に記載の装置。
【請求項１１】
前記制御回路は、前記オペアンプの前記オフセット電圧に対応するオフセット値とターゲット電圧とを比較するように構成される比較回路を有する、請求項７に記載の装置。
【請求項１２】
前記ボディバイアス生成部は、
前記第1ウェルに対する前記第1ボディバイアス電圧を生成するように構成される第1ボディバイアス生成部と、
前記第2ウェルに対する前記第2ボディバイアス電圧を生成するように構成される第2ボディバイアス生成部とを有する、請求項７に記載の装置。
【請求項１３】
前記トランジスタ対がDDC(deeply  depleted  channel)トランジスタを有し、各々のDDCトランジスタは実質的にドープされないチャネルより下位に形成されるスクリーニング領域を有し、前記スクリーニング領域は、前記DDCトランジスタのソース及びドレインの導電性タイプとは逆の導電性タイプのドーパントに関し、1×1018ドーパント原子/cm3以上のドーパント濃度を有する、請求項７に記載の装置。
【請求項１４】
前記ボディバイアス生成部は、
前記オフセット電圧が前記第1限界よりも大きい大きさを有しかつ正である場合に前記第1ボディバイアス電圧に対して変更を加えるよう前記第1トランジスタに対するリバースボディバイアスを増やし、
前記オフセット電圧が前記第2限界よりも大きい大きさを有しかつ負である場合に前記第2ボディバイアス電圧に対して変更を加えるよう前記第2トランジスタに対するリバースボディバイアスを増やす
よう更に構成される、請求項７に記載の装置。
【請求項１５】
正(+)入力及び負(-)入力を有する演算増幅器(オペアンプ)のオフセット電圧を判定する工程と、
前記オペアンプの前記オフセット電圧の極性を判定する工程と、
前記負(-)入力から見た前記正(+)入力の前記オフセット電圧が第1限界よりも大きい大きさを有しかつ正である場合、前記正(+)入力に結合される第1トランジスタ又は第2トランジスタのうちの一方のトランジスタのボディバイアス電圧に対して変更を加え、前記オフセット電圧が第2限界よりも大きい大きさを有しかつ負である場合に、前記負(-)入力に結合される前記第1トランジスタ又は前記第2トランジスタのうちの他方のトランジスタのボディバイアス電圧に対して変更を加える工程と、
前記ボディバイアス電圧を変更した後に、前記オペアンプの前記オフセット電圧を判定する工程と、
前記オフセット電圧が前記限界の範囲内にある場合、前記ボディバイアス電圧を前記オペアンプのオペレーティングボディバイアス電圧として使用し、前記オフセット電圧が前記第1限界又は前記第2限界より大きいままである場合、前記第1トランジスタ又は前記第2トランジスタのボディバイアス電圧に対して別の変更を加える工程と、
を有する方法。
【請求項１６】
前記第1トランジスタは、差動対の第1入力トランジスタであり、前記オペアンプの入力のうちの一方に結合されるゲートを有し、
前記第2トランジスタは、前記差動対の第2入力トランジスタであり、前記オペアンプの入力のうちの他方に結合されるゲートを有する、請求項１５に記載の方法。
【請求項１７】
前記第1トランジスタは、差動対の第1トランジスタに結合される負荷トランジスタであり、前記オペアンプの入力のうちの一方に結合されるゲートを有する、請求項１５に記載の方法。
【請求項１８】
前記第1トランジスタの少なくともボディバイアス電圧に対して変更を加えることが、ボディバイアスの組み合わせを複数のトランジスタに適用することを含み、
前記第1トランジスタ又は前記第2トランジスタのボディバイアス電圧に対して別の変更を加えることが、ボディバイアスの別の異なる組み合わせを前記複数のトランジスタに適用することを含む、請求項１５に記載の方法。
【請求項１９】
前記オフセット電圧が前記第1限界よりも大きい大きさを有しかつ正である場合に、前記オペアンプの前記正(+)入力に結合される前記第1トランジスタ又は前記第2トランジスタのうちの一方のトランジスタのボディバイアス電圧に対して変更を加えることは、前記一方のトランジスタに対するリバースボディバイアスを増やすことを含み、
前記オフセット電圧が前記第2限界よりも大きい大きさを有しかつ負である場合に、前記オペアンプの前記負(-)入力に結合される前記第1トランジスタ又は前記第2トランジスタのうちの他方のトランジスタのボディバイアス電圧に対して変更を加えることは、前記他方のトランジスタに対するリバースボディバイアスを増やすことを含む、
請求項１５に記載の方法。
【請求項２０】
前記オフセット電圧が前記第1限界より大きい大きさを有しかつ正であり、前記正(+)入力に結合される前記第1トランジスタ又は前記第2トランジスタに関し、最大リバースボディバイアスに到達する場合、前記負(-)入力に結合される前記第1トランジスタ又は前記第2トランジスタに対するフォワードボディバイアスを増やす工程と、
前記オフセット電圧が前記第2限界より大きい大きさを有しかつ負であり、前記負(-)入力に結合される前記第1トランジスタ又は前記第2トランジスタに関し、最大リバースボディバイアスに到達する場合、前記正(+)入力に結合される前記第1トランジスタ又は前記第2トランジスタに対するフォワードボディバイアスを増やす工程と、
を更に含む請求項１９に記載の方法。
【請求項２１】
少なくとも前記第1トランジスタが、実質的にドープされないチャネルより下位に形成されるスクリーニング領域を有するDDC(deeply  depleted  channel)トランジスタを有し、前記スクリーニング領域は、
前記DDCトランジスタのソース及びドレインの導電性タイプとは逆の導電性タイプのドーパントに関し、1×1018ドーパント原子/cm3以上のドーパント濃度を有する、請求項１５に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に集積回路の演算増幅器(オペアンプ(op  amps))に関連し、特にオペアンプの入力オフセット電圧を減らすことに関連する。
【背景技術】
【０００２】
演算増幅器(オペアンプ)は様々なアナログ回路設計における基本的な要素である。オペアンプ1200の一例が図12に示されている。オペアンプ1200は、正の入力(+)、負の入力(-)を含み、出力1291において出力電圧Voutを生成することが可能である。理想的には、オペアンプ1200はVout=Gain*(IN(+)-IN(-))という応答に従って動作し、ここでGainはオペアンプのオープンループゲインであり、IN(+)は(+)入力における電圧であり、IN(-)は(-)入力における電圧である。従って、理想的なオペアンプでは、(+)入力及び(-)入力の双方に共通の電圧が印加されると、出力電圧はゼロになる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
実際には、オペアンプの双方の入力に共通電圧が印加される場合に、オペアンプの構成要素及び/又は材料の制御できないばらつきに起因して、Voutはゼロではなくなる。例えば、オペアンプは、典型的には、互いに釣り合うように(マッチングするように)設計される入力トランジスタとともに差動入力段を有する。これらのマッチングする入力トランジスタは、同じサイズを有し、同じプロセスステップで製造されるように設計される。しかしながら、入力トランジスタの間にミスマッチが生じ得る。僅かな例として、フォトリソグラフィ工程におけるエッジ効果、材料の不完全性、及び、キャリア移動度のばらつき等を含む本質的にランダムな影響に起因して、ミスマッチが生じる。デバイスのミスマッチは入力トランジスタ間に相違を生じさせ、そのような相違は、トランジスタ閾値(Vt)、導電性パラメータK及びボディ効果パラメータγにおける相違を含む。
【０００４】
ゼロの出力電圧をもたらすようにオペアンプの(+)及び(-)入力の間に印加される差動電圧(すなわち、ミスマッチをキャンセルする電圧)は、オペアンプの入力オフセット電圧(Voffset)と呼ばれる。
【０００５】
入力オフセット電圧に取り組む従来のアプローチは、「自動ゼロ化(auto-zeroing)」タイプのオペアンプ、入力段におけるバイアス電流の調整、或いは、入力デバイスサイズのディジタル調整を含む。自動ゼロ化オペアンプは回路サイズの大型化及び処理の複雑化という結果を招く可能性がある。バイアス電流の調整も回路の複雑性を増やし、特に、動作電圧及び/又は電圧の或る範囲にわたって非常に繊細な電流変化が必要な場合に複雑性を増やす。デバイスサイズのディジタル調整は適切なサイズマッチングをもたらすかもしれないが、依然として材料のランダムなばらつきは入力オフセット電圧を引き起こすもととなる。
【課題を解決するための手段】
【０００６】
一実施形態による装置は、
差動トランジスタ対を有する演算増幅器(オペアンプ)回路であって、前記差動トランジスタ対の第1トランジスタは基板の第1ウェルに形成され、前記差動トランジスタ対の第2トランジスタは前記基板の第2ウェルに形成される、演算増幅器回路と、
前記第2ウェルに対してではなく前記第1ウェルに対して、第1ボディバイアス制御値に応じて変化する第1ボディバイアス電圧を少なくとも生成するように構成されるボディバイアス生成部と、
前記オペアンプの入力オフセット電圧に応じて前記第1ボディバイアス制御値を選択的に生成するように構成される制御回路と
を有する装置である。
【図面の簡単な説明】
【０００７】
【図１】Ａ乃至Ｂは、ボディバイアスを変化させることにより、演算増幅器(オペアンプ)内のトランジスタの閾電圧がどのように変化し、トランジスタのミスマッチに対処し、ひいては入力オフセット電圧を減らすかをグラフで示す図。
【図２】Ａ乃至Ｂは、実施形態によるオペアンプの概略的なブロック図。
【図３】Ａ乃至Ｂは、実施形態によるオペアンプの入力部についての概略図。
【図４】実施形態によるシステムの概略的なブロック図。
【図５】実施形態による方法のフローチャートを示す図。
【図６】Ａ乃至Ｃは、実施形態で包めることが可能なボディバイアス回路の概略的なブロック図。
【図７】別の実施形態によるシステムのブロック図。
【図８】他の実施形態によるシステムのブロック図。
【図９】別の実施形態による方法のフローチャートを示す図。
【図１０】他の実施形態による方法のフローチャートを示す図。
【図１１】Ａ乃至Ｃは、特定の実施形態に含めることが可能なDDCトランジスタの例を示す図。
【図１２】従来のオペアンプを示す図。
【発明を実施するための形態】
【０００８】
本発明の様々な実施形態をいくつかの図面を参照しながら説明する。実施形態は、入力段の1つ以上のトランジスタの閾電圧を変更することにより、演算増幅器(オペアンプ)の入力オフセット電圧を減らすシステム及び方法を示す。閾電圧のそのような変更は、トランジスタのボディバイアス電圧を変更することにより達成することが可能である。
【０００９】
以下の実施形態において、同様な項目は、図番号に対応する先頭の数字(1つ以上の数字)に付随する同様な参照符号で示される。
【００１０】
本発明の実施形態は、絶縁ゲート電界効果トランジスタを有するオペアンプを含むことが可能である。そのようなトランジスタはここでは金属酸化物半導体(MOS)トランジスタとして参照されるが、トランジスタを、何らかの特定のゲート、ゲート絶縁物又はゲート材料に限定するように解釈すべきではない。MOSトランジスタは、次式により与えられる値を有する閾電圧(Vth)に従って動作することが可能である：
【数１】
0006577285.tif 000002
ここで、γは次式により与えられるボディ効果パラメータである：
【数２】
0006577285.tif 000003
ここで、Vth0は基板バイアスがない場合の閾電圧であり、2φfは表面電位であり、VBSは基板バイアスであり、toxはゲート酸化物の厚さであり、εoxはゲート酸化物の誘電率であり、qは電極の電荷であり、εSiはシリコンの誘電率であり、eoxは酸化物の誘電率であり、qは電子の電荷であり、NAはドーピング濃度である。
【００１１】
図1A及び図1Bは、いくつかのテクノロジーノード(22nm、45nm及び90nm)における従来のMOSトランジスタに関し、Vthの変化(Delta)とボディバイアス電圧との間の関係をグラフで示す。テクノロジースケールが下がるにつれて(すなわち、テクノロジーノードが小さくなるにつれて)、Vth変化における対応する減少により、γにおける僅かな減少が存在する。図1AはnチャネルトランジスタのVthの変化(Vtn)を示し、図1Bはpチャネルトランジスタについての変化(Vtp)を示す。
【００１２】
本発明の実施形態は、ボディバイアス(VBSn，VBSp)に起因するトランジスタ閾電圧(Vtn又はVtp)における変化を利用して、オペアンプの入力オフセット電圧を減らすことが可能である。例えば、一実施形態において、マッチングトランジスタが異なる閾電圧を有する場合に、より適切なマッチング閾電圧に達するように、1つ以上のトランジスタのボディバイアスを変更することが可能である。他の実施形態では、トランジスタにおける閾電圧の変更が、他のミスマッチの影響を緩和する(又は対抗する)ことが可能である。
【００１３】
図2Aは一実施形態によるオペアンプ200を示す図である。図2Aに示されるように、オペアンプ200は入力ステージ202を有することが可能であり、入力ステージ202は、負荷部204-0/1に対応するnチャネルMOS入力トランジスタN20及びN22の差動対と、バイアス回路206とを含む。トランジスタN20及びN22はバイアス回路206に共通に接続されるソースを有することが可能であり、バイアス回路206は入力ステージ202にバイアス電流を提供することが可能である。トランジスタN20は、オペアンプ200の(+)入力に接続されるゲートと、負荷部204-0に接続されるドレインとを有することが可能である。トランジスタN22は、オペアンプ200の(-)入力に接続されるゲートと、負荷部204-1に接続されるドレインとを有することが可能である。
【００１４】
製造条件及び/又はボディバイアスのマッチングを保証するために同じ差動対のトランジスタが同じウェルに形成される従来のオペアンプとは異なり、図2Aの実施形態では、トランジスタN20は或るウェル(ウェル1)に形成されるが、トランジスタN22は別のウェル(ウェル2)に形成される。その結果、トランジスタN20及びN22は、互いに異なるボディバイアスを受けることが可能である。実施形態は任意の数の異なるボディバイアス構成を含むことが可能である。例えば、トランジスタN20のボディバイアスは変化する一方でトランジスタN22のボディバイアスは変化しないことが可能であり、トランジスタN22のボディバイアスは変化する一方でトランジスタN20のボディバイアスは変化しないことが可能であり、或いは、トランジスタN20及びN22のボディバイアスの双方が変化することも可能である。そのような様々な組み合わせにおいて、ボディバイアス電圧はウェルタップ210-1及び/又は210-2により印加されることが可能である。
【００１５】
実施形態において、負荷部204-0/1は1つ以上のトランジスタにより形成される能動的な負荷とすることが可能である。選択的に、各々の負荷部204-0/1における1つ以上のトランジスタは、別々のウェルに形成されることが可能である。図2Aは負荷部204-0が或るウェル(ウェル3)に形成される一方、負荷部204-1が別のウェル(ウェル4)に形成される様子を示す。そのようなウェルは、ウェル内でトランジスタの閾電圧を変えるようにバイアスをかけることが可能である。これは、オペアンプの入力オフセット電圧を減らすために利用することも可能である。差動対N20/N22の場合において、実施形態は、負荷部204-0/1の双方又は一方のトランジスタのボディバイアス電圧を変更することを含むことが可能である。そのような様々な組み合わせにおいて、ボディバイアス電圧はウェルタップ210-3及び/又は210-4により印加されることが可能である。
【００１６】
図2Aにおいて、入力トランジスタN20と負荷部204-0内の任意のトランジスタとは、オペアンプ200の(+)入力における電圧に応じて動作するように考えることが可能であり、従って、(+)入力に関連するように言及される。同様に、入力トランジスタN22と負荷部204-1内の任意のトランジスタとは、オペアンプ200の(-)入力における電圧に応じて動作するように考えることが可能であり、従って、(-)入力に関連付けられる。以下において詳細に説明されるように、ある実施形態において、オフセット電圧の極性に基づいて、一方の入力に関連するトランジスタのボディバイアスを調整することが可能である。
【００１７】
実施形態による演算増幅器は、別々にバイアスをかけることが可能なボディを有する入力トランジスタ(例えば、N20/N22)と、別々にバイアスをかけることが可能なボディを有するトランジスタを有する負荷部(例えば、204-0/1)と、それらの組み合わせとを含むことが可能である点が理解される。
【００１８】
このように、オペアンプの入力ステージのうちの1つ以上のトランジスタは、ボディバイアスを変更することにより変更される各自の閾値電圧を有し、それによりオペアンプの入力オフセット電圧を減らすことが可能である。
【００１９】
図2Bは別の実施形態によるオペアンプ200’を示す。オペアンプ200’は図2Aと同様な入力ステージ202’を含むことが可能であるが、逆のタイプの導電性のトランジスタを有することが可能である。従って、図2Aとは異なり、差動対202’はpチャネルMOSトランジスタP20及びP22により形成されることが可能である。
【００２０】
オペアンプ200’は、或いは、図2Aを参照しながら説明されたのと同じボディバイアスの組み合わせを受けることが可能である。
【００２１】
上述したように、一実施形態において、オペアンプの入力ステージの能動的な負荷のうちのトランジスタは、入力オフセット電圧を減らすように、ボディバイアスにより調整される閾値電圧を有することが可能である。図3A及び図3Bはそのような入力ステージに関する特定の具体例を示す。
【００２２】
図3Aは一実施形態によるオペアンプに含まれることが可能な入力ステージ302の概略図である。入力ステージ302は、nチャネル入力トランジスタN30及び対応する負荷部304-0(何れも(+)ｎ有力に関連付けられる)と、nチャネル入力トランジスタN32及び対応する負荷部304-1(何れも(-)入力に関連付けられる)とを含むことが可能である。各々の負荷304-0/1内の1つ以上のpチャネルトランジスタは、ウェルタップ310-0又は310-1により別々にボディバイアスを印加されることが可能である。負荷部304-0/1の双方又は一方は調整可能なボディバイアスを受けることが可能である。一実施形態では、入力トランジスタN30及び/又はN32は互いに調節可能なボディバイアスを有することが可能であるが、別の実施形態では、そのようなトランジスタは同じボディバイアスを受けることが可能であること(すなわち、全てのオフセット補正は負荷装置によって行われること)が、理解される。
【００２３】
図3Bは実施形態に含まれることが可能な他の入力ステージ302’の概略図である。図3Bは図3Aと同様な項目を有することが可能であり、図3Aの場合とどうようなばらつきの影響を受ける。図3Bは負荷部304-0’内の複数のトランジスタがどのようにして同じボディバイアスを受けることが可能であるかを示す。図3Bに示されるように、負荷部304-0’内の複数のトランジスタはウェルタップ310-0により同じボディバイアスを受けることが可能であり、負荷部304-1’内の複数のトランジスタはウェルタップ310-1により同じボディバイアスを受けることが可能である。同じ負荷部内のトランジスタは同じボディバイアスを受けるかもしれないが、そのようなトランジスタは必ずしも同じウェル内に形成される必要はない。
【００２４】
実施形態は、図3A及び図3Bとは逆の導電性タイプのトランジスタを含む入力ステージを含むことが可能であることが、理解される(すなわち、入力トランジスタがpチャネルトランジスタであり、及び/又は、負荷トランジスタがnチャネルトランジスタであるとすることが可能である)。
【００２５】
図2Aないし3Bの特定の実施形態は例示であって限定であるようには意図されない点も理解される。代替的な実施形態は、オペアンプ内に適切な任意のトランジスタのボディバイアスを変更することを含むことが可能であり、入力オフセット電圧を減らすことが可能である。
【００２６】
入力オフセット電圧を減らすためにボディバイアスによりトランジスタの閾電圧が調整可能である様々なオペアンプ回路を説明してきたが、以下、調整値に到達するためのシステムが説明される。
【００２７】
図4は一実施形態によるシステム412の概略的なブロック図である。システム412はオペアンプ400及びサンプリング部414を含むことが可能である。オペアンプ400は本願で説明されるもの或いは等価なもののうち何れを含んでもよい。すなわち、オペアンプ400はボディバイアス回路を有することが可能であり、ボディバイアス回路は、オペアンプの入力オフセットを減らすために1つ以上のトランジスタの閾電圧を変更することが可能である。
【００２８】
サンプリング部はスイッチ416-0ないし416-2とサンプリングキャパシタC40とを含むことが可能である。動作の際に、オペアンプ400の(+)及び(-)入力に共通電圧Vcmが印加されることが可能である。スイッチ416-0及び416-1は閉じられ、オペアンプをユニティーゲイン(単一利得)に設定することが可能である。従って、何らかの入力オフセット電圧に対応する出力電圧(Vout)が、サンプルキャパシタC40上に生成されることが可能である。次に、スイッチ416-0/1は開放されてスイッチ416-2が閉じられ、サンプルされた(又はサンプリングされた)電圧を出力418に設定する。オペアンプ400内のトランジスタのボディバイアスは、サンプリングされた電圧に基づいて、設定又は調整されることが可能である。
【００２９】
一実施形態において、サンプリング部414の全部又は一部は、オペアンプ400と同じ集積回路に形成されることが可能である。しかしながら、他の実施形態では、サンプリング部414の全部又は一部が、オペアンプ400に接続される検査装置により実現されることが可能である。システム412のオペアンプ400の入力オフセット電圧のサンプリングは、製造工程の中で行い、オペアンプ400のボディバイアス電圧を設定することが可能である。代替的に、システム412は、オペアンプ400の動作中に周期的に入力オフセット電圧を動的にサンプリングすることが可能である。
【００３０】
図5は一実施形態による方法520のフローチャートである。方法520はオフセット電圧522をサンプリングすることを含むことが可能である。そのような処理は、上述したように、オペアンプの(+)及び(-)入力に共通電圧を印加し、或いはそれと等価なことを実行し、入力オフセット電圧を表すオペアンプ出力電圧を生成することを含むことが可能である。対応するオフセット電圧は、受け入れることが可能であるかを判定されることが可能である(すなわち、所望の値又は目標値に対応する何らかの閾値と比較されることが可能である)(524)。
【００３１】
入力オフセット電圧が過剰に大きいと判断される場合(524でNO)、入力オフセット電圧を更に減らすためにボディバイアス設定を調整することが可能である(526)。そのような処理は、オペアンプ内のトランジスタの導電性及び配置に基づいて、逆ボディバイアス方向又は順ボディバイアス方向にボディバイアスを増やすことを含むことが可能である。本方法520は以後522に戻ることが可能である(すなわち、入力オフセット電圧のサンプリングが反復されることが可能である)。
【００３２】
入力オフセット電圧が許容可能であると判断される場合(524でYES)、現在のボディバイアスの設定が保存されることが可能である(528)。そのような処理は、ボディバイアス設定を、オペアンプを含む集積回路に保存し、通常のオペアンプの動作中にそのような設定を使用することを含むことが可能である。特定の実施形態において、そのような設定は、ボディバイアス生成回路に適用されるディジタル値とすることが可能である。
【００３３】
方法520の処理のうちの全部又は一部は、オペアンプを含む集積回路の外部にある装置により(例えば、テスタにより)実行されることが可能であることが、理解される。しかしながら、他の実施形態において、そのような処理の全部又は一部が、オペアンプを含む同じ集積回路に存在する回路によって実現されることが可能である。
【００３４】
図6A〜図6Cは実施形態に含まれること可能なボディバイアス生成部の概略的なブロック図である。そのようなボディバイアス生成部は、マルチビットバイアス制御値S[n:0]に従って変化するボディバイアスを提供することが可能である。バイアス制御値S[n:0]は、ここで説明される何れか又はそれと等価なもののようなボディバイアス設定方法に基づいて生成されることが可能である。
【００３５】
図6Aは、実施形態に含まれることが可能なボディバイアス生成部640-Aの一例を示す。ボディバイアス生成部640-Aは、直列に接続される抵抗器R60ないしR6(n+1)とスイッチ616-0ないし616-nとを含むことが可能である。抵抗器(R60ないしR6(n+1))は、高電位VHI及び低電位VLOの間に直列に接続されることが可能である。高電位VHIは、高い電源供給電圧(すなわち、VDD)であり、或いは、高い電源供給電圧より高い昇圧された電源供給電圧とすることが可能である。同様に、低電位VLOは、グランド(又は接地電位)或いはグランドに対して負の電位とすることが可能である。各々のスイッチ(616-0ないし616-n)は、2つの抵抗器(R60ないしR6(n+1))の接続部に接続される一方の端子と、出力ノード630に接続される他方の端子とを有することが可能である。各々のスイッチ(616-0ないし616-n)は、バイアス制御値S[n:0]のうちの対応するビットSnないしS0によりイネーブルにされることが可能である。
【００３６】
図6Bは実施形態に含まれることが可能な別のボディバイアス生成部640-Bを示す。ボディバイアス生成部640-Bは、電位VHI及びVLOの間で抵抗器R68に直列に配置される電流ディジタルアナログ変換部(DAC)632を含むことが可能である。図6Bでは、ボディバイアス電圧VBBは、出力ノード630において抵抗器R68を介して生成されることが可能である。
【００３７】
電流DAC632はnビットDACとすることが可能であり、nビットDACは、バイアス制御値S[n:0]に従って抵抗器R68に電流を流すことが可能である。抵抗器R68は、一定の抵抗値であってもよいし、或いは、プログラム可能な抵抗値であってもよい。電圧VHI及びVLOは図6Aに関して上述したように適宜設定されることが可能である。
【００３８】
図6Cは実施形態に含まれることが可能な別のボディバイアス生成部640-Cを示す。ボディバイアス生成部640-Cは、チャージポンプ回路634、変換/比較回路636、DAC632’及びポンプクロック制御回路642を含むことが可能である。チャージポンプ回路634は、ポンプクロック(PCLK)周波数及び/又はデューティサイクルに従って変化するボディバイアス電圧(VBB)を出力630において生成することが可能である。一実施形態において、チャージポンプ634により生成されるボディバイアス電圧(VBB)は電源供給範囲を超えることが可能である(すなわち、高い方の電源電圧より高い電圧又はグランドに対して負の電圧とすることが可能である)。
【００３９】
変換/比較回路636は、ボディバイアス電圧と、DAC632’により生成される目標値とを比較することが可能である。必要に応じて、これは、負のボディバイアス電圧を何らかの正の値に変換することを含むことが可能である。DAC632’により生成される目標値は、バイアス制御値S[n:0]に従って変化することが可能である。現在のVBBと目標値との間の比較に基づいて、変換/比較回路636は制御値CTRLを生成することが可能である。制御値CTRLに応答して、ポンプクロック制御回路642は、チャージポンプ回路634に対するクロック信号PCLKを変化させ、これにより、ボディバイアス電圧を増加又は減少させる。
【００４０】
図6Aないし図6Cに示されるボディバイアス生成部は、具体例を提供しているに過ぎないことが理解される。実施形態は適切な任意のボディバイアス生成部を使用することが可能である。更に、実施形態は、図6Aないし図6Cに示される手段を組み合わせるボディバイアス生成回路を含むことが可能である。
【００４１】
図7は別の実施形態によるシステム712の概略的なブロック図である。システム712は、オペアンプ700と、ボディバイアス生成部740と、コントローラ部744とを含むことが可能である。オペアンプ700は、ここで説明されるような何れかのもの又は等価なもののようなオペアンプとすることが可能である。従って、オペアンプ内の1つ以上のトランジスタは、ボディバイアス電圧VBBに応じてその閾値電圧を変化させることが可能である。
【００４２】
コントローラ部744は制御回路(又はコントローラ)746を含むことが可能である。制御回路746は、入力オフセット電圧サンプリング処理を実行することに加えて、そのようなサンプリングに基づいてボディバイアス調整値BB_ADJを生成するように構成される。従って、制御回路746は、オペアンプ700の(+)及び(-)入力に共通電圧を印加できるようにする制御信号OP_CTRLを生成し、オペアンプの動作モードを設定し(すなわち、フィードバックループを設定する等)、対応する出力電圧Voutの生成を可能にする。制御回路746は、更に、出力電圧Voutを受信するように構成されることが可能である。
【００４３】
ボディバイアス生成部740は、制御回路746からのボディバイアス調整値BB_ADJに応答して、1つ以上のボディバイアス電圧(VBB)を変更することが可能である。そのようなボディバイアス電圧VBBは、ここで説明されるようなオペアンプ700内の1つ以上のトランジスタ及び等価なものに適用されることが可能である。
【００４４】
一実施形態において、コントローラ部744は、オペアンプ700及びボディバイアス生成部740と同じ集積回路の一部であるとすることが可能な点に留意すべきである。入力電圧オフセット削減処理は、所定の条件に応答して(例えば、パワーオン又はリセットの時点で、周期的な時点で、又は、動作電圧又は温度の変動に応答して)、「オンボード」集積回路で実行されることが可能である。他の実施形態において、コントローラ部744は、オペアンプ700及びボディバイアス生成部740を含む集積回路の外部にある装置(例えば、テスタ)の一部分であってもよい。そのような実施形態では、バイアス調整値BB_ADJは、ボディバイアス生成部740により保存されることが可能である。
【００４５】
図8は一実施形態による別のシステム812の概略的なブロック図である。図7と同様に、システム812は、オペアンプ800と、ボディバイアス生成部840と、コントローラ部844とを含むことが可能である。
【００４６】
オペアンプ800はここで説明される何れか又は等価なもののようなオペアンプとすることが可能である。更に、オペアンプ800は、ボディバイアスVBB(+)を受信することが可能な(+)入力に関連する1つ以上のトランジスタに加えて、ボディバイアスVBB(-)を受信する(-)入力に関連する1つ以上のトランジスタを含むことが可能である。一実施形態において、そのようなボディバイアスは、逆ボディバイアス電圧(逆BB電圧)ないし順ボディバイアス電圧(リバースBB電圧)の範囲内にあるとすることが可能である。
【００４７】
ボディバイアス生成部840は、第1ボディバイアス生成回路850-0と、第2ボディバイアス生成回路850-1と、第1ボディバイアス設定回路852-0と、第2ボディバイアス設定回路852-1とを含むことが可能である。第1ボディバイアス生成回路850-0は、オペアンプ800の(+)入力に関連するトランジスタのために1つ以上のボディバイアス電圧VBB(+)を生成することが可能である。ボディバイアス電圧VBB(+)は、第1ボディバイアス設定回路852-0から提供されるバイアス制御値S(+)に応じて変化することが可能である。同様に、第2ボディバイアス生成回路850-1は、オペアンプ800の(-)入力に関連するトランジスタのために1つ以上のボディバイアス電圧VBB(-)を生成することが可能であり、ボディバイアス電圧VBB(-)は、第2ボディバイアス設定回路852-1から提供されるバイアス制御値S(-)に応じて変化することが可能である。バイアス制御値S(+)/S(-)は、コントローラ部844によりそれぞれ生成されるバイアス調整値BB_ADJ(+)/BB＿ADJ(-)に応答して変更/更新されることが可能である。
【００４８】
各々のボディバイアス設定回路852-0/1は、バイアス制御値S(+)/S(-)を保存し、それらの値を、対応するボディバイアス生成回路850-0/1に提供することが可能である。図8に示される特定の実施形態において、各々のボディバイアス設定回路852-0/1は、不揮発性の形式でバイアス制御値S(+)/S(-)を保存するために、対応する不揮発性ストレージ(Novo)854-0/1を含むことが可能である。従って、較正の機能により、最小の入力電圧オフセットを達成するためのボディバイアス値が決定され、そのような不揮発性のストレージにプログラムされることが可能である。
【００４９】
コントローラ部844は、オフセットサンプリング回路856と、オフセットターゲット回路858と、比較回路860と、ボディバイアス調整回路862と、オペアンプ制御回路864とを含むことが可能である。オフセットサンプリング回路856は、オペアンプ800の入力オフセット電圧に対応する出力電圧(Vout)をオペアンプ800からサンプリングすることが可能である。オフセットサンプリング回路856は、サンプリングされた入力オフセット電圧を表す値(OFF)を比較回路860に出力することが可能である。一実施形態において、OFFは、比較回路860に提供されるアナログ電圧とすることが可能である。しかしながら、他の実施形態では、オフセットサンプリング回路856はアナログディジタル変換部(ADC)を含むことが可能であり、OFFはディジタル値であるとすることが可能である。
【００５０】
オフセットターゲット回路858は、オフセットサンプリング回路856からのOFFと比較するために、目標値(TARG)を比較回路に提供することが可能である。TARGの値はアナログ値又はディジタル値とすることが可能である。一実施形態において、TARGは、ボディバイアス調整回路862により変更される動的な値とすることが可能である。
【００５１】
比較回路860は、TARG及びOFFの値の比較に応じて、差分値DIFFを生成することが可能である。DIFFの値はボディバイアス調整回路862に提供されることが可能である。
【００５２】
DIFFの値に依存して、ボディバイアス調整回路862はバイアス調整値BB_ADJ(+)/BB_ADJ(-)を生成することが可能である。一実施形態では、DIFFの値に従って、ボディバイアス調整回路862は、現在のTARG値を変更あるいは更新するために、フィードバック経路866により、オフセットターゲット回路858を更新することも可能である。一実施形態において、ボディバイアス調整回路は、オペアンプ800に対して最小の入力オフセット電圧をもたらすBB_ADJ(+)/BB_ADJ(-)値に収束するように、比例-積分-微分(PID)コントローラを含むことが可能である。入力電圧オフセットのサンプリング処理の各々の前にボディバイアス電圧が設定されることを保証するために、ボディバイアス調整回路862は、オペアンプ制御回路864と通信することが可能である。
【００５３】
オペアンプ制御回路864は、オペアンプ800の入力オフセット電圧が、オフセットサンプリング回路856によりサンプリングされることを可能にする制御信号OP_CTRLを生成することが可能である。特定の実施形態では、制御信号OP_CTRLは図7に関して説明したように機能することが可能である。
【００５４】
図7の場合と同様に、一実施形態において、コントローラ部844は、オペアンプ800及びボディバイアス生成部840と同じ集積回路の一部分とすることが可能である。しかしながら、他の実施形態では、コントローラ部844の全部又は一部が、オペアンプ800及びボディバイアス生成部840を含む集積回路の外部にある装置(例えば、テスタ)の一部分とすることが可能である。
【００５５】
実施形態は上記の説明では回路、システム及び対応する方法を含んでいたが、実施形態による更なる方法が以下に説明される。
【００５６】
図9を参照すると、別の実施形態による方法920がフローチャートで示されている。方法920は、初期の最小入力オフセット電圧値だけでなく、初期のウェルバイアスの組み合わせを設定することを含むことが可能である(960)。そのような処理は、オペアンプのトランジスタに対する様々なウェルにバイス電圧を提供することを含むことが可能である。
【００５７】
オペアンプの入力オフセット電圧が測定される(962)。そのような処理は、ここで説明されるオペアンプの入力電圧のサンプリング処理又は等価なもののうち何れかを含むことが可能である。
【００５８】
測定された入力オフセット電圧は、最小オフセット値(962)と比較されることが可能である。最小オフセット値は、入力オフセット電圧の極性によらず同じにすることが可能であり、或いは、入力オフセットの極性に応じて変化することも可能である。そのような処理は、オペアンプの入力オフセット電圧を表す値(例えば、ディジタル値、或いは、増幅された値)を、最小オフセット値と比較することを含むことが可能である。
【００５９】
測定された最小入力オフセット電圧が現在の最小オフセット値より小さい場合(964でY)、現在の入力オフセット電圧が最小オフセット値として設定されることが可能である(970)(すなわち、現在のウェルバイアス状態は、それまでの時点で最低の入力電圧オフセットを達成する)。そのような処理は、現在の最小オフセット電圧を何らかの他の形式に変換することを含むことが可能である(例えば、ディジタル値に変換すること、及び/又は、値を増幅すること等を含んでもよい)。そして、現在のウェルバイアスの組み合わせが(比較されるべき新たな最小値として)保存される(972)。次に、方法920は966に進む。
【００６０】
測定された最小入力オフセット電圧が現在の最小オフセット値より小さくない場合(964でN)、最後のバイアスウェルの組み合わせに達したか否かの判断がなされる(966)。一実施形態では、ウェルバイアスの組み合わせについての一群の集まりが存在し、方法920はそのような組み合わせの各々のを通じて進行することが可能である。しかしながら、他の実施形態では、ウェルバイアスの組み合わせは検出されるオフセット値に基づくことが可能であり、所定のプロセスに従って組み合わせを変更することが可能である。
【００６１】
最後のウェルバイアスの組み合わせに達していない場合(966でN)、方法920は次のウェルバイアスの組み合わせを選択し(968)、再び入力オフセット電圧をサンプリングする(962に戻る)ことが可能である。最後のウェルの組み合わせに達する場合(966でY)、方法920は、オペアンプの動作状態を、保存されたウェルバイアスの組み合わせに設定することが可能である(974)。そのような処理は、様々なウェルバイアスの組み合わせに関し、最小オフセット電圧を有するオペアンプをもたらす結果となることが可能である。図5の場合と同様に、方法920の処理の全部又は一部は、オペアンプを含む集積回路の外部にある装置によって実行されることが可能あり、或いは、オペアンプを含む同じ集積回路上にある回路によって実行されることも可能である。
【００６２】
図10を参照すると、別の実施形態による方法1020がフローチャートで示されている。方法1020は、オペアンプの(+)入力に関連するトランジスタ及びオペアンプの(-)入力に関連するトランジスタに関し、初期のウェルバイアス値及び初期の最小入力オフセット電圧値を設定することを含む(1060)。
【００６３】
方法1020は、オペアンプの入力オフセット電圧を測定することが可能である(1062)。入力オフセット電圧が正である場合(1062から「offset+」に進み)、方法1020は入力オフセット電圧ターゲットに到達するか否かを判定することが可能である(1064-0)。最小入力オフセット電圧に達する場合(1064-0からYに進み)、方法1020は、オペアンプのために、現在のボディバイアス電圧及びオペレーティングボディバイアス電圧を保存することが可能である(1082)。
【００６４】
入力オフセット電圧ターゲットに到達してない場合(1064-0からNに進み)、方法1020は、オペアンプの(+)入力に関連するトランジスタについて、最大リバースボディバイアスに到達するか否かを判断することが可能である。そのような最大リバースボディバイアスに到達してない場合(1076-0からNに進み)、方法1020は、(+)入力に関連するトランジスタについて、現在のボディバイアス電圧をリバースボディバイアス方向にインクリメントすることが可能である(1080-0)。方法1020は、入力オフセット電圧を測定する工程に戻ることが可能である(1062)。最大リバースボディバイアスに到達している場合(1076-0からYに進み)、方法1020は、(-)入力に関連するトランジスタについて、現在のボディバイアス電圧をフォワードボディバイアス方向にインクリメントすることが可能である(1078-0)。方法1020は、入力オフセット電圧を測定する工程に戻ることが可能である(1062)。
【００６５】
入力オフセット電圧が負である場合(1062から「offset-」に進み)、方法1020は、入力オフセット電圧ターゲットに到達するか否かを判定することが可能である(1064-1)。一実施形態において、正の入力オフセット電圧に対するターゲットは、負の入力オフセット電圧に対するターゲットと同じ大きさを有することが可能である。しかしながら、他の実施形態では、ターゲットは、入力オフセット電圧の極性に依存して変化することが可能である。ターゲット入力オフセット電圧に到達する場合(1064-1からYに進み)、方法1020は1082に進む。
【００６６】
ターゲット入力オフセット電圧に到達してない場合(1064-1からNに進み)、方法1020は、オペアンプの(-)入力に関連するトランジスタについて、最大リバースボディバイアスに到達するか否かを判断することが可能である。そのような最大リバースボディバイアスに到達してない場合(1076-1からNに進み)、方法1020は、(-)入力に関連するトランジスタについて、現在のボディバイアス電圧をリバースボディバイアス方向にインクリメントすることが可能である(1080-1)。方法1020は、1062に戻ることが可能である。最大リバースボディバイアスに到達している場合(1076-1からYに進み)、方法1020は、(+)入力に関連するトランジスタについて、現在のボディバイアス電圧をフォワードボディバイアス方向にインクリメントすることが可能である(1078-1)。方法1020は、1062に戻ることが可能である。図5及び図9の場合と同様に、方法1020の処理の全部又は一部は、オペアンプを含む集積回路の外部にある装置によって実行されることが可能あり、或いは、オペアンプを含む同じ集積回路上にある回路によって実行されることも可能である。
【００６７】
実施形態は、入力オフセット電圧を減らすように閾値電圧を変更することが可能なボディバイアスを伴う従来のトランジスタを有するオペアンプを含むことが可能であるが、特定の実施形態では、そのようなオペアンプは、DDC(deeply  depleted  channel)トランジスタ(深い空乏層チャネルを利用するトランジスタ)を有することが可能である。DDCトランジスタは、従来のトランジスタと比較して、改善されたボディ効果(body  effect)を有することが可能であり、従って、所与のボディバイアス範囲に関し、閾値電圧におけるより大きなばらつきが生じ、及び/又は、閾値電圧における所望の変更を達成するために、より小さなボディバイアス電圧が使用される。
【００６８】
図11Aは本願の実施形態に含めることが可能なDDCタイプのトランジスタ1171を示す。DDCトランジスタ1171は、改善された精度で閾値電圧(Vt)を設定できる能力とともに、改善されたボディ係数(body  coefficient)を有するように構成されることが可能である。DDCトランジスタ1171は、ゲート電極1173と、ソース1175と、ドレイン1177と、実質的にドープされてないチャネル1181上に配置されるゲート電極1179とを含むことが可能である。選択的に低濃度にドープされるソース及びドレインの伸張部(SDE)1183は、それぞれソース1175及びドレイン1177に隣接して配置されることが可能である。そのような伸張部1183は互いに近付く方向に伸び、実質的にドープされないチャネル(アンドープチャネル)1181の実効長を短くする。図11Aに示される実施形態では、絶縁側壁(絶縁サイドウォール)1193が、ゲート電極1173の側面に形成されることが可能である。
【００６９】
図11Aにおいて、DDCトランジスタ1171は、n型ドーパント材料により形成されるソース1175及びドレイン1177を有するnチャネルトランジスタとして示され、これは、予め規定されるpウェル1185が存在する基板(例えば、p型にドープされるシリコン基板)に形成される。ボディバイアス電圧VBNはタップ1191を介してpウェル1185に印加されることが可能である。なお、pチャネルDDCトランジスタ(すなわち、逆のドーピングタイプを有するDDCトランジスタ)も図11Aから理解されるであろう。
【００７０】
一実施形態において、DDCトランジスタ1171と、高濃度にドープされるスクリーニング領域1187と、選択的な閾値電圧設定領域1189とは、ボディと同じ導電性タイプのドーパント(すなわち、図11Aではp型ドーパント材料)とともに形成されることが可能である。或る実施形態では、所望の閾値電圧だけでなく所望の他のトランジスタ特性に依存して選択されるドーパント濃度に関し、スクリーニング領域1187は、約1×1018ないし1×1020ドーパント原子/cm3の間のドーパント濃度を有することが可能である。一実施形態において、実質的にドープされないチャネル領域1181は、トランジスタに対する所望の閾値電圧に基づいて選択される厚さに関し、近似的に5-25nmの範囲内にある深さを有することが可能である。
【００７１】
DDCトランジスタ、例示的な製造プロセス及び他の形態のDDCトランジスタについての更なる説明は、「Electronic  Devices  and  Systems,  and  Methods  for  Making  and  Using  the  Same」と題する米国特許第8,273,617号に見受けられる。
【００７２】
図11Bは実施形態に従ってボディバイアス電圧を受けることが可能なFinFETタイプのトランジスタを示す。FinFETトランジスタ1171-Bは、ゲート電極1173-B及びゲート誘電体1179-Bを含むことが可能であり、これらは実質的にドープされないチャネル1181-Bを対向する両側面を被覆する。図11Bはチャネル長に沿って見た図である。従って、ソース及びドレイン領域は紙面に出入りする方向に伸びることが理解される。ボディバイアスVBBはコネクションを介して基板1197に印加されることが可能である。
【００７３】
図11Cは、実施形態に従ってボディバイアス電圧を受けることが可能な、スクリーニング領域1187-Cを有するFinFETタイプのトランジスタ1171-Cを示す。図11Aの場合と同様に、FinFETタイプのトランジスタ1171-Cは、改善された精度でVtを設定できる能力とともに、改善されたボディ係数を有するように構成されることが可能な高濃度にドープされる領域を有する。トランジスタ1171-Cは、実質的にドープされないチャネル1181-C上に両側で形成されるゲート電極1173-C及びゲート誘電体1179-Cを含む。しかしながら、図11Bとは異なり、高濃度にドープされるスクリーニング領域1187-Cは、3次元的に上方に伸びる実質的にドープされないチャネル1181-Cより下位の場所で、基板1197の内部に形成されることが可能である。選択的に、スクリーニング領域1187-Cと実質的にドープされないチャネル1181-Cとの間にVt設定領域1189-Cが形成されることが可能である。
【００７４】
図11Bの場合と同様に、図11Cはチャネル長に沿って見た図であり、ソース及びドレイン領域は、紙面に出入りする方向に伸び、実質的にドープされない領域1181-Cの部分によって、スクリーニング領域1187-Cから分離される。ボディバイアスVBBはコネクションを介して基板1197に印加されることが可能である。高濃度にドープされる領域を有するFinFETトランジスタについての更なる説明は、「Semiconductor  Devices  Having  Fin  Structures  and  Fabrication  Methods  Thereof」と題する国際出願第PCT/US12/49531号に見受けられる。
【００７５】
例示的な実施形態の上記の説明では、説明を簡易化して1つ以上の様々な発明側面の理解を促す目的で、しばしば、様々な特徴が1つの実施形態、図面又は説明の中にまとめられていることが、認められるべきである。しかしながら、この開示の仕方は、請求項に係る発明が各請求項で明示的に記載される事項以外の事項を必要とする意図を反映していると解釈されるべきではない。そうではなく、請求項が示すように、発明の一側面は、上記の単独の実施形態の全ての特徴より少なくても成立する。従って、詳細な説明に続いて請求項は、この詳細な説明中に明示的に組み込まれ、各請求項は本発明の個々の実施形態としてそれ自体成立する。
【００７６】
実施形態は具体的に開示されてないステップ及び/又は要素を除外して実施されてよいことも理解される。すなわち、本発明による発明特徴は要素の除外であってもよい。
【００７７】
従って、上記の特定の実施形態の様々な側面が詳細に説明されてきたが、本発明の精神及び範囲から逸脱することなく、本発明は様々な変形、置換及び代替を施すことが可能である。
【００７８】
以上の実施の形態に関し、更に以下の付記を開示する。
【００７９】
（付記1）
差動トランジスタ対を有する演算増幅器(オペアンプ)回路であって、前記差動トランジスタ対の第1トランジスタは基板の第1ウェルに形成され、前記差動トランジスタ対の第2トランジスタは前記基板の第2ウェルに形成される、演算増幅器回路と、
前記第2ウェルではなく前記第1ウェルに対して、第1ボディバイアス制御値に応じて変化する第1ボディバイアス電圧を少なくとも生成するように構成されるボディバイアス生成部と、
前記オペアンプの入力オフセット電圧に応じて前記第1ボディバイアス制御値を選択的に生成するように構成される制御回路と
を有する装置。
【００８０】
（付記2）
前記第1トランジスタは前記オペアンプの正(+)入力に結合されるゲートを有し、前記第2トランジスタは前記オペアンプの負(-)入力に結合されるゲートを有する、付記1に記載の装置。
【００８１】
（付記3）
前記ボディバイアス生成部は、
前記第1ウェルに対する前記第1ボディバイアス電圧を生成するように構成される第1ボディバイアス生成部と、
第2ボディバイアス制御値に応じて変化する前記第2ウェルに対する第2ボディバイアス電圧を生成するように構成される第2ボディバイアス生成部とを有し、
前記制御回路は、前記オペアンプの前記入力オフセット電圧に応じて、前記第2ボディバイアス制御値を選択的に生成するように構成される、付記1に記載の装置。
【００８２】
（付記4）
前記制御回路は、
前記オペアンプの正(+)及び負(-)入力に共通電圧を印加するように構成されるオペアンプ制御回路と、
前記共通電圧が前記オペアンプの前記正(+)及び負(-)入力に印加される場合に、前記オペアンプの出力電圧を測定するように構成されるサンプリング回路とを有する、付記1に記載の装置。
【００８３】
（付記5）
前記差動トランジスタ対は、nチャネルトランジスタ及びpチャネルトランジスタによる群から選択される導電性タイプを有する、付記1に記載の装置。
【００８４】
（付記6）
前記差動トランジスタ対がDDC(deeply  depleted  channel)トランジスタを有し、各々のDDCトランジスタは実質的にドープされないチャネルより下位に形成されるスクリーニング領域を有し、前記スクリーニング領域は、前記DDCトランジスタのソース及びドレインの導電性タイプとは逆の導電性タイプのドーパントに関し、1×1018ドーパント原子/cm3以上のドーパント濃度を有する、付記1に記載の装置。
【００８５】
（付記7）
同じ導電性タイプのトランジスタ対を有する演算増幅器(オペアンプ)回路であって、前記トランジスタ対の第1トランジスタは、第1ウェルに形成され、前記オペアンプの正(+)入力における電圧を検出して動作し、前記トランジスタ対の第2トランジスタは、第2ウェルに形成され、前記オペアンプの負(-)入力に印加される電圧を検出して動作する、演算増幅器回路と、
前記第2ウェルではなく前記第1ウェルに対して印加される第1ボディバイアス電圧を変えるように構成されるボディバイアス生成部であって、前記第1ボディバイアス電圧は第1ボディバイアス制御値に応じて変化する、ボディバイアス生成部と、
前記オペアンプの入力オフセット電圧に応じて前記第1ボディバイアス制御値を選択的に生成するように構成される制御回路と
を有する装置。
【００８６】
（付記8）
前記第1トランジスタは、差動対の第1トランジスタであり、前記正(+)入力に結合されるゲートを有し、
前記第2トランジスタは、前記差動対の第2トランジスタであり、前記負(-)入力に結合されるゲートを有する、付記7に記載の装置。
【００８７】
（付記9）
前記オペアンプは、
前記正(+)入力に結合されるゲートを有する第1入力トランジスタと前記負(-)入力に結合されるゲートを有する第2入力トランジスタとを有する差動トランジスタ対を更に有し、
前記第1及び第2トランジスタは、前記差動トランジスタ対に関する能動的な負荷の一部を形成し、前記第1トランジスタは前記第1入力トランジスタに結合され、前記第2トランジスタは前記第2入力トランジスタに結合される、付記7に記載の装置。
【００８８】
（付記10）
前記制御回路は、前記オペアンプの前記入力オフセット電圧をサンプリングするように構成されるオフセットサンプリング回路を有する、付記7に記載の装置。
【００８９】
（付記11）
前記制御回路は、前記オペアンプの前記入力オフセット電圧に対応するオフセット値とターゲット電圧とを比較するように構成される比較回路を有する、付記7に記載の装置。
【００９０】
（付記12）
前記ボディバイアス生成部は、
前記第1ウェルに対する前記第1ボディバイアス電圧を生成するように構成される第1ボディバイアス生成部と、
第2ボディバイアス制御値に応じて変化する前記第2ウェルに対する第2ボディバイアス電圧を生成するように構成される第2ボディバイアス生成部とを有し、
前記制御回路は、前記オペアンプの前記入力オフセット電圧に応じて、前記第2ボディバイアス制御値を選択的に生成するように構成される、付記7に記載の装置。
【００９１】
（付記13）
前記トランジスタ対がDDC(deeply  depleted  channel)トランジスタを有し、各々のDDCトランジスタは実質的にドープされないチャネルより下位に形成されるスクリーニング領域を有し、前記スクリーニング領域は、前記DDCトランジスタのソース及びドレインの導電性タイプとは逆の導電性タイプのドーパントに関し、1×1018ドーパント原子/cm3以上のドーパント濃度を有する、付記7に記載の装置。
【００９２】
（付記14）
正(+)入力及び負(-)入力を有する演算増幅器(オペアンプ)のオフセット電圧を判定する工程と、
前記オフセット電圧が或る限界より大きい場合、第1トランジスタの少なくともボディバイアス電圧に対して変更を加えるが、第2トランジスタのボディバイアス電圧に対して同じ変更を加えない工程と、
前記ボディバイアス電圧を変更した後に、前記オペアンプの前記オフセット電圧を判定する工程と、
前記オフセット電圧が前記限界の範囲内にある場合、前記ボディバイアス電圧を前記オペアンプのオペレーティングボディバイアス電圧として使用し、前記オフセット電圧が前記限界より大きいままである場合、前記第1又は第2トランジスタのボディバイアス電圧に対して別の変更を加える工程と、
を有する方法であって、前記第1トランジスタは前記オペアンプの一方の入力に結合され、前記第2トランジスタは前記オペアンプの他方の入力に結合される、方法。
【００９３】
（付記15）
前記第1トランジスタは、差動対の第1入力トランジスタであり、前記オペアンプの入力のうちの一方に結合されるゲートを有し、
前記第2トランジスタは、前記差動対の第2入力トランジスタであり、前記オペアンプの入力のうちの他方に結合されるゲートを有する、付記14に記載の方法。
【００９４】
（付記16）
前記第1トランジスタは、差動対の第1トランジスタに結合される負荷トランジスタであり、前記オペアンプの入力のうちの一方に結合されるゲートを有する、付記14に記載の方法。
【００９５】
（付記17）
前記第1トランジスタの少なくともボディバイアス電圧に対して変更を加えることが、ボディバイアスの組み合わせを複数のトランジスタに適用することを含み、
前記第1又は第2トランジスタのボディバイアス電圧に対して別の変更を加えることが、ボディバイアスの別の異なる組み合わせを前記複数のトランジスタに適用することを含む、付記14に記載の方法。
【００９６】
（付記18）
前記オペアンプの前記オフセット電圧の極性を判定する工程と、
前記オフセット電圧が第1限界より大きくかつ正である場合に、前記オペアンプの前記(+)入力に結合される前記第1又は第2トランジスタに対するリバースボディバイアスを増やす工程と、
前記オフセット電圧の大きさが第2限界より大きくかつ負である場合に、前記オペアンプの前記(-)入力に結合される前記第1又は第2トランジスタに対するリバースボディバイアスを増やす工程と、
を更に含む付記14に記載の方法。  
（付記19）
前記オフセット電圧が第1限界より大きくかつ正であり、前記(+)入力に結合される前記第1又は第2トランジスタに関し、最大リバースボディバイアスに到達する場合、前記(-)入力に結合される前記第1又は第2トランジスタに対するフォワードボディバイアスを増やす工程と、
前記オフセット電圧の大きさが第2限界より大きくかつ負であり、前記(-)入力に結合される前記第1又は第2トランジスタに関し、最大リバースボディバイアスに到達する場合、前記(+)入力に結合される前記第1又は第2トランジスタに対するフォワードボディバイアスを増やす工程と、
を更に含む付記19に記載の方法。
【００９７】
（付記20）
少なくとも前記第1トランジスタが、実質的にドープされないチャネルより下位に形成されるスクリーニング領域を有するDDC(deeply  depleted  channel)トランジスタを有し、前記スクリーニング領域は、
前記DDCトランジスタのソース及びドレインの導電性タイプとは逆の導電性タイプのドーパントに関し、1×1018ドーパント原子/cm3以上のドーパント濃度を有する、付記14に記載の方法。
【符号の説明】
【００９８】
200  オペアンプ
202  入力ステージ
204-0/1  負荷部
N20、N22  トランジスタ
206  バイアス回路
210-1/2/3/4  ウェルタップ
【先行技術文献】
【特許文献】
【００９９】
【特許文献１】米国特許第8,273,617号明細書
【図１】
0006577285.tif 000004
【図２】
0006577285.tif 000005
【図３】
0006577285.tif 000006
【図４】
0006577285.tif 000007
【図５】
0006577285.tif 000008
【図６】
0006577285.tif 000009
【図７】
0006577285.tif 000010
【図８】
0006577285.tif 000011
【図９】
0006577285.tif 000012
【図１０】
0006577285.tif 000013
【図１１】
0006577285.tif 000014
【図１２】
0006577285.tif 000015