(57)【特許請求の範囲】
【請求項１】
オンチップセンサハブであって、
モバイル装置のメインプロセッサとともにチップ上に設けられるコプロセッサ、
前記コプロセッサと前記メインプロセッサとを前記チップ内で通信させるプロセス間通信インタフェース、および
供給電力が個別に制御される第１メモリ空間、および、第２メモリ空間を有する分散型揮発性メモリモジュール、を備え有し、
前記コプロセッサは、前記メインプロセッサが発信する要求に基づいて、前記モバイル装置の複数のセンサを制御し、且つ、前記複数のセンサのセンサデータを収集し管理して、前記メインプロセッサに処理させ、
前記第１メモリ空間は、前記コプロセッサが前記センサに対して第１の種類の動作を実行する場合に使用され、
前記第２メモリ空間は、前記コプロセッサが前記センサに対して、前記第１の種類の動作と比較して不定期な第２の種類の動作を実行する場合に使用され、
前記コプロセッサは、更に、前記メインプロセッサが発信する前記要求を分析し、前記第２の種類の動作が実行されていない場合に、前記第２メモリ空間を、前記第１メモリ空間から独立して、低消費電力のデータ保持状態に切り替えることを特徴とするオンチップセンサハブ。
【請求項２】
前記第１メモリ空間の記憶容量は、前記第２メモリ空間の記憶容量より小さいことを特徴とする請求項１に記載のオンチップセンサハブ。
【請求項３】
前記コプロセッサは、更に、前記メインプロセッサが発信する前記要求を分析して、前記複数のセンサの仕事量に基づいて、前記コプロセッサの動作クロックを調整することを特徴とする請求項１に記載のオンチップセンサハブ。
【請求項４】
前記コプロセッサは、更に、前記メインプロセッサが発信する前記要求を分析し、前記センサがアイドルである時、前記コプロセッサに対してクロックゲーティングが実行されることを特徴とする請求項１に記載のオンチップセンサハブ。
【請求項５】
前記メインプロセッサが節電状態である場合に、クロックゲーティングが実行された前記コプロセッサは、低電圧で動作することを特徴とする請求項４に記載のオンチップセンサハブ。
【請求項６】
前記コプロセッサは、更に、前記センサのいずれか１つ、または、タイマが提供する中断信号に応答して、低電圧動作であるか否かを検査し、低電圧動作の終了を確認した後、前記中断信号を処理することを特徴とする請求項５に記載のオンチップセンサハブ。
【請求項７】
モバイル装置であって、
請求項１に記載のオンチップセンサハブ、および、メインプロセッサを有するチップと、
前記メインプロセッサによって、前記オンチップセンサハブを通じて制御される複数のセンサとを有し、
前記メインプロセッサは、前記オンチップセンサハブを通じて、前記複数のセンサからのセンサデータを収集し管理することを特徴とするモバイル装置。
【請求項８】
モバイル装置のためのマルチセンサ管理方法であって、
モバイル装置のメインプロセッサとともにチップに設けられるコプロセッサを提供する工程、
前記チップにおいて前記コプロセッサと前記メインプロセッサとの間で、プロセス間通信インタフェースを通じて通信させる工程、および
供給電力が個別に制御される第１メモリ空間、および、第２メモリ空間を有する分散型揮発性メモリモジュールを提供する工程、を有し、
前記コプロセッサは、前記メインプロセッサが発信する要求に基づいて、前記モバイル装置の複数のセンサを制御し、且つ、前記複数のセンサのセンサデータを収集し管理して、前記メインプロセッサに処理させ、
前記第１メモリ空間は、前記コプロセッサが前記センサに対して第１の種類の動作を実行する場合に使用され、
前記第２メモリ空間は、前記コプロセッサが前記センサに対して、前記第１の種類の動作と比較して不定期な第２の種類の動作を実行する場合に使用され、
前記コプロセッサは、前記メインプロセッサから発信される前記要求を分析し、前記第２の種類の動作が実行されていない場合に、前記第２メモリ空間を、前記第１メモリ空間から独立して、低消費電力のデータ保持状態に切り替えることを特徴とするモバイル装置のためのマルチセンサ管理方法。
【請求項９】
前記第１メモリ空間の記憶容量は、前記第２メモリ空間の記憶容量より小さいことを特徴とする請求項８に記載のモバイル装置のためのマルチセンサ管理方法。
【請求項１０】
更に、
前記コプロセッサが、前記メインプロセッサから発信される前記要求を分析して、前記センサの仕事量に基づいて、前記コプロセッサの動作クロックを調整する工程を有することを特徴とする請求項８に記載のモバイル装置のためのマルチセンサ管理方法。
【請求項１１】
更に、
前記コプロセッサが、前記メインプロセッサから発信される前記要求を分析して、前記センサがアイドルである時、前記コプロセッサに対してクロックゲーティングが実行される工程を有することを特徴とする請求項８に記載のモバイル装置のためのマルチセンサ管理方法。
【請求項１２】
更に、
前記メインプロセッサが節電状態である場合に、クロックゲーティングが実行された前記コプロセッサに、低電圧で動作させる工程を有することを特徴とする請求項１１に記載のモバイル装置のためのマルチセンサ管理方法。
【請求項１３】
更に、
前記コプロセッサが、前記センサのいずれか１つ、または、タイマが提供する中断信号に応答して、自身が低電圧動作であるか否かを検査する工程、および、
前記コプロセッサが、低電圧動作の終了を確認した後、前記中断信号を処理する工程を有することを特徴とする請求項１２に記載のモバイル装置のためのマルチセンサ管理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、オンチップセンサセンサハブ(on-chip sensor hub)、このようなオンチップセンサハブを応用したモバイル装置、および、モバイル装置のマルチセンサ管理方法に関するものである。
【背景技術】
【０００２】
モバイル装置(mobile device)は、一般に、いくつかのセンサを有する。これらのセンサを制御し、且つ、これらのセンサからのセンサデータを収集し管理するために、モバイル装置に搭載されるセンサハブ(sensor hub)が提案されている。センサハブの低コスト、および、低消費電力が、設計上、重要になっている。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明は、上述の事情に鑑みてなされたもので、消費電力を低減することが可能なオンチップセンサハブなどを提供することを目的とする。
【課題を解決するための手段】
【０００４】
一実施態様において、オンチップセンサハブは、コプロセッサ(co-processor)、および、プロセス間通信(ＩＰＣ)インタフェースを有する。モバイル装置のコプロセッサとメインプロセッサとは、チップ上に設けられる。プロセス間通信インタフェースを通じて、コプロセッサとメインプロセッサとは、チップ内で通信する。コプロセッサは、メインプロセッサが発信する要求に基づいて、モバイル装置の複数のセンサを制御し、且つ、複数のセンサからのセンサデータを収集し管理して、メインプロセッサに処理させる。
【０００５】
オンチップセンサハブには、たとえば、分散型（distributed）構造で、供給電力が個別に制御される複数の部分（division）を有する揮発性メモリモジュールが利用されてもよい。これにより、消費電力を低減することができる。
【０００６】
オンチップセンサハブは、コプロセッサの動作クロックを調整してもよい。これにより、消費電力を低減することができる。
【０００７】
オンチップセンサハブは、コプロセッサに対し、クロックゲーティングを行ってもよい。これにより、消費電力を低減することができる。
【０００８】
オンチップセンサハブは、メインプロセッサが節電状態にあるとき、クロックゲーティングが行われたコプロセッサを低動作電圧で動作させてもうよい。これにより、消費電力を低減することができる。
【０００９】
他の実施態様において、モバイル装置は、上述のオンチップセンサハブを備え、メインプロセッサ、および、センサハブが統合されている以外に、更に、複数のセンサを含む。オンチップセンサハブを通じて、メインプロセッサは、センサを制御し、且つ、センサからのセンサデータを収集し管理する。
【００１０】
更に他の実施態様において、モバイル装置のためのマルチセンサ管理方法は、モバイル装置のメインプロセッサと共にチップ上に設けられたコプロセッサを提供する工程、および、前記チップにおいてコプロセッサとメインプロセッサとの間で、プロセス間通信インタフェースを通じて通信させる工程、を有する。コプロセッサは、メインプロセッサが発信する要求に基づいて、モバイル装置の複数のセンサを制御し、且つ、複数のセンサのセンサデータを収集し管理して、メインプロセッサに処理させる。
【発明の効果】
【００１１】
消費電力を低減することが可能になる。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態によるオンチップセンサハブ１０６を有するモバイル装置１００を示す図である。
【図２】モバイル装置１００のマルチセンサＳ１、Ｓ２、Ｓ３、Ｓ４…管理方法を示す図である。
【図３Ａ】オンチップセンサハブ１０６が使用する電力管理方法のフローチャートである。
【図３Ｂ】オンチップセンサハブ１０６が使用するもうひとつの電力管理方法のフローチャートである。
【発明を実施するための形態】
【００１３】
次の説明は、本発明を実施する最良に検討した形態である。この説明は、本発明の一般的な原理を示すことを目的としており、限定する趣旨で理解されるべきではない。本発明の範囲は、添付の特許請求の範囲を参照して好適に決定される。
【００１４】
図１は、本発明の一実施形態によるモバイル装置１００を示す図である。モバイル装置１００は、チップ１０２、複数のセンサＳ１、Ｓ２、Ｓ３、Ｓ４…、および、電源管理チップＰＭＩＣ（power management integrated circuit）を有する。図に示されるように、モバイル装置１００のメインプロセッサ(main processor)１０４と、オンチップセンサハブ１０６とは、オンチップ技術で、単一のチップ１０２に統合されている。オンチップセンサハブ１０６は、コプロセッサ(co-processor)１０８、プロセス間通信(inter process communication)インタフェースＩＰＣ、および、分散型(distributed)揮発性メモリモジュール１１０を有する。
【００１５】
プロセス間通信インタフェースＩＰＣは、チップ１０２内におけるコプロセッサ１０８とメインプロセッサ１０４との間の通信のために設けられる。これにより、オンチップセンサハブ１０６とメインプロセッサ１０４間の通信速度は、従来のメインプロセッサチップ外部に外付けしたセンサハブより速い。モバイル装置１００のオンチップセンサハブ１０６とセンサＳ１、Ｓ２、Ｓ３、Ｓ４…との間は、内部統合回路バスＩ２Ｃにより通信し、且つ、センサＳ１、Ｓ２、Ｓ３、Ｓ４…は、オンチップセンサハブ１０６に、中断信号ＩＲＱを発信することができる。メインプロセッサ１０４が発信する要求は、プロセス間通信インタフェースＩＰＣを通じて、コプロセッサ１０８に伝達され、それによって、コプロセッサ１０８は、内部統合回路バスＩ２Ｃを通じて、センサＳ１、Ｓ２、Ｓ３、Ｓ４…を制御する。センサＳ１、Ｓ２、Ｓ３、Ｓ４…により検出されたセンサデータは、内部統合回路バスＩ２Ｃを経て、コプロセッサ１０８に伝達される。コプロセッサ１０８は、センサデータを収集し管理する。プロセス間通信インタフェースＩＰＣを通じて、収集されて管理されたセンサデータは、メインプロセッサ１０４に伝達されて、メインプロセッサ１０４により処理される。コプロセッサ１０８は、更に、センサＳ１、Ｓ２、Ｓ３、Ｓ４…のタスクスケジュール(task schedule)、電力管理(power management)、センサデータの統合(fusion)、較正(calibration)、および、管理(management)を実行する。コプロセッサ１０８は、センサＳ１、Ｓ２、Ｓ３、Ｓ４…のセンサドライバ(sensor driver)として機能する。
【００１６】
図１に示される実施形態おいて、分散型構造の分散型揮発性メモリモジュール１１０は、分散型ＳＲＡＭ (distributed SRAM)により実現される。分散型ＳＲＡＭは、供給電力が個別に制御されるメモリ空間ＳＲＡＭ１、および、メモリ空間ＳＲＡＭ２を有する。メモリ空間ＳＲＡＭ１、および、メモリ空間ＳＲＡＭ２は、コプロセッサ１０８がセンサＳ１、Ｓ２、Ｓ３、Ｓ４…に対して、以下で例示するような異なる動作を実行するために、割り当てられる。メモリ空間ＳＲＡＭ１は、コプロセッサ１０８がセンサＳ１、Ｓ２、Ｓ３、Ｓ４…に対して実行する通常動作に対応付けられる。通常動作は、通常状態においてセンサに対して実行されるものであって、インテリジェントウェークアップ(intelligent waking up)、アクティビティ監視(activity monitoring)、中断信号(ＩＲＱ：interrupt request)の検出…等を含む。メモリ空間ＳＲＡＭ２は、コプロセッサ１０８がセンサＳ１、Ｓ２、Ｓ３、Ｓ４…に対して実行する不定期（infrequent）動作に対応付けられる。不定期動作は、あまり発生しない特定の状況で実行されるものである。コプロセッサ１０８は、メインプロセッサ１０４が発信する要求を分析し、上述の不定期動作が実行されていない場合に、メモリ空間ＳＲＡＭ１への電力供給に影響を与えずに、メモリ空間ＳＲＡＭ２を低消費電力のデータ保持状態(retention state)に切り替える。低消費電力のデータ保持状態では、メモリ空間ＳＲＡＭ２は、節電モードでデータを保持する。この節電モードでは、顕著な節電効果を奏する。一実施形態において、メモリ空間ＳＲＡＭ１の記憶容量は、メモリ空間ＳＲＡＭ２の記憶容量より小さい。メモリ空間ＳＲＡＭ２が低消費電力のデータ保持状態に切り替えられた場合、記憶容量が小さいメモリ空間ＳＲＡＭ１が僅かな電力を消費するに過ぎない。
【００１７】
一実施形態において、メインプロセッサ１０４、および、オンチップセンサハブ１０６は、チップ１０２の異なる電圧ドメインに設けられる。たとえば、メインプロセッサ１０４は、オン/オフ電圧ドメイン(on/off voltage domain)に設けられ、オンチップセンサハブ１０６は、常時オン電圧ドメイン(always on voltage domain)に設けられる。メインプロセッサ１０４と、オンチップセンサハブ１０６との電力管理は、個別に行われるとよい。
【００１８】
オンチップセンサハブ１０６は、コプロセッサ１０８の動作クロックを調整してもよい。これによって、消費電力を低減することができる。この手法は、クロック切替(clock switching)と称される。
【００１９】
オンチップセンサハブ１０６は、コプロセッサ１０８に対してクロックゲーティング(clock gating)を実行してもよい。これによって、消費電力を低減することができる。更に、オンチップセンサハブ１０６は、メインプロセッサ１０４が節電状態にある(たとえば、検出プログラムでのみがバックグラウンドで実行されている)場合、オンチップセンサハブ１０６は、クロックゲーティングが行われたコプロセッサ１０８を低電圧で動作するように制御してもよい。これによって、消費電力を低減することができる。電源管理チップＰＭＩＣは、コプロセッサ１０８の指示を受けて、コプロセッサ１０８が低電圧(たとえば、０.７ボルトに低下)で動作するようにコプロセッサ１０８の動作電圧を切り換える。
【００２０】
図２は、モバイル装置１００のマルチセンサＳ１、Ｓ２、Ｓ３、Ｓ４…のための管理方法を示す図である。
【００２１】
メインプロセッサ１０４が発する(たとえば、センサをオンまたはオフさせる)センサ制御要求およびデータ要求は、プロセス間通信インタフェースＩＰＣを通じて、コプロセッサ１０８に伝達される。それによって、コプロセッサ１０８は、内部統合回路バスＩ２Ｃを通じてセンサＳ１、Ｓ２、Ｓ３、Ｓ４…を制御するように、かつ、センサデータを収集してプロセス間通信インタフェースＩＰＣを通じてメインプロセッサ１０４に送り返すように、センサドライバ(sensor driver)２０２を動作させる。
【００２２】
コプロセッサ１０８は、更に、メインプロセッサ１０４が発信する要求に基づいて、これらのセンサＳ１、Ｓ２、Ｓ３、Ｓ４…のタスクを解析して(タスク解析２０４)、適時に、メモリ空間ＳＲＡＭ１から独立して、メモリ空間ＳＲＡＭ２が、低消費電力のデータ保持状態になるように切り換える。たとえば、メモリ空間ＳＲＡＭ１が通常動作に割り当てられ、メモリ空間ＳＲＡＭ２が不定期動作に割り当てられる場合、メモリ空間ＳＲＡＭ２は、一般に、低消費電力のデータ保持状態で動作する。
【００２３】
タスク解析２０４に基づいて、コプロセッサ１０８は、更に、センサＳ１、Ｓ２、Ｓ３、Ｓ４…の仕事量(workload)に応じてコプロセッサ１０８の動作クロックを調整してもよい。動作クロックを変更することによって、消費電力を低減させることができる。
【００２４】
タスク解析２０４に基づいて、コプロセッサ１０８は、センサＳ１、Ｓ２、Ｓ３、Ｓ４…がアイドルである時(たとえば、タスクを実行していない時)に、コプロセッサ１０８に対してクロックゲーティングが実行されてもよい。これによって、消費電力を低減することができる。更に、コプロセッサ１０８は、低電圧評価２０６を実行して、メインプロセッサ１０４が節電状態にあるかどうか判断してもよい。メインプロセッサ１０４が節電状態にある場合に（２２２）、低電圧動作条件が満たされ、コプロセッサ１０８は、低動作電圧に切り換えられると共に、クロックゲーティングが実行される（２０８）。メインプロセッサ１０４が節電状態でない場合(たとえば、オーディオ再生中である…等の場合)、低電圧動作条件は満たされず、コプロセッサ１０８は、低電圧動作に切り換えずに、クロックゲーティング２１０が実行される（２１０）。
【００２５】
復電(即ち、電力回復)処理に関し、中断信号ＩＲＱは、センサＳ１、Ｓ２、Ｓ３、Ｓ４…のひとつから供給されるか、または、タイマ２１２から定期的に発信される。コプロセッサ１０８は、中断信号に応答して、自身が低電圧動作であるか否かを検査する(即ち、低電圧検査２１４)。低電圧動作である場合、コプロセッサ１０８は、電力回復２１６の処理を実行することによって電源管理チップＰＭＩＣを動作させて、コプロセッサ１０８に低電圧動作を終了させ、中断信号ＩＲＱを処理する。それ以外の場合、コプロセッサ１０８は、電力回復２１６の処理を実行せずに、受信した中断信号ＩＲＱを処理する。
【００２６】
図３Ａは、本発明の一実施形態に係るオンチップセンサハブ１０６のための電力管理方法の流れを示すフローチャートである。工程Ｓ３０２において、コプロセッサ１０８は、タスク解析(２０４)に基づいて、分散型揮発性メモリモジュールのための節電条件が満たされるかどうかを判断する。ここで、分散型揮発性メモリモジュールは、上述のように、メモリ空間ＳＲＡＭ１、および、メモリ空間ＳＲＡＭ２を含む。節電条件が満たされる場合、メモリ空間ＳＲＡＭ２は、メモリ空間ＳＲＡＭ１から独立して、低消費電力のデータ保持状態に切り替えられる（工程Ｓ３０４）。そして、コプロセッサ１０８は、タスク解析を継続し、工程Ｓ３０６で、メモリ空間ＳＲＡＭ２の節電状態を維持するかどうかを判断する。節電条件が満たされない場合、工程Ｓ３０８が実行され、メモリ空間ＳＲＡＭ２は、低消費電力のデータ保持状態を終了させて、正常動作に戻る。
【００２７】
図３Ｂは、本発明の他の実施形態に係るオンチップセンサハブ１０６のための電力管理方法の流れを示すフローチャートである。工程Ｓ３１２では、タスク負荷に基づいて、コプロセッサ１０８の動作クロックが切り替えられる。工程Ｓ３１４では、センサＳ１、Ｓ２、Ｓ３、Ｓ４…が監視され、それによって、タスク負荷の有無が判断される。タスク負荷がない場合、工程Ｓ３１６にて、低電圧動作条件が満たされるか否かを判断する低電圧評価(２０６)が実行される。低電圧動作条件が満たされる場合、工程Ｓ３１８、および、Ｓ３２０が実行される。工程Ｓ３１８では、電源管理チップＰＭＩＣは、コプロセッサ１０８を低電圧動作に切り替えるように制御する。工程Ｓ３２０では、コプロセッサ１０８は、クロックゲーティングにより動作する。低電圧動作条件が満たされない場合、工程Ｓ３１８は実行されずに、工程Ｓ３２０が実行される。続いて、工程Ｓ３２２では、コプロセッサ１０８は、タイマ２１２、または、センサＳ１、Ｓ２、Ｓ３、Ｓ４…のいずれか１つからの節電状態を終了するための中断信号ＩＲＱを待つ。
【００２８】
上述の概念を利用して実現されるモバイル装置のセンサを管理するための技術的な思想は、本発明の保護範囲に含まれる。本発明は、更に、上述の概念を利用して実現されるモバイル装置のための管理方法を含む。
【００２９】
本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明に限定する趣旨と理解されるべきではなく、むしろ、本発明は、当業者がなし得る種々の変更や類似の構成を含む。従って、添付の特許請求の範囲に記載の発明の範囲は、そのような全ての変更や類似の構成を包含するように広義に解釈されるべきである。
【符号の説明】
【００３０】
１００    モバイル装置
１０２    チップ
１０４    メインプロセッサ
１０６    オンチップセンサハブ
１０８    コプロセッサ
１１０    分散型揮発性メモリモジュール
２０２    センサドライバ
２０４    タスク解析
２０６    低電圧評価
２０８    クロックゲーティングおよび低電圧動作
２１０    クロックゲーティングおよび通常電圧動作
２１２    タイマ
２１４    低電圧検査
２１６    電力回復
Ｉ２Ｃ    内部統合回路バス
ＩＰＣ    プロセス間通信インタフェース
ＩＲＱ    中断信号
ＰＭＩＣ    電源管理チップ
Ｓ１、Ｓ２、Ｓ３、Ｓ４…    センサ
Ｓ３０２…Ｓ３２２    工程
ＳＲＡＭ１、ＳＲＡＭ２    メモリ空間
【図１】
0006590664.tif 000002
【図２】
0006590664.tif 000003
【図３Ａ】
0006590664.tif 000004
【図３Ｂ】
0006590664.tif 000005