(57)【特許請求の範囲】
【請求項１】
インダクタの一端に接続されたスイッチング素子の一端子の電圧に基づく振動信号のピーク電圧を保持するように構成された第１のホルダと、
前記振動信号の谷電圧を保持するように構成された第２のホルダと、
前記ピーク電圧と前記谷電圧との間の中心電圧を発生するように構成された発生器と、
前記一端子の前記電圧に基づく前記振動信号の現在値をモニタするように構成されたモニタと、
前記モニタされた現在値が前記中心電圧以下に低下したタイミングから所定の遅延時間が経過したタイミングを谷タイミングとして検出する検出器と、
前記谷タイミングが前記検出器によって検出されるとき、前記スイッチング素子をターンオンする信号を出力するように構成されたドライバと、
を備え、
前記スイッチング素子のターンオン及びターンオフの繰り返しサイクルであるスイッチングサイクルの第Ｎサイクル（ここでＮは３以上の整数）において使用される前記遅延時間は、前記スイッチングサイクルの複数の前サイクルにおいて検出された複数の前記谷タイミングにモニタされた複数の電圧値に基づいて調整される、回路。
【請求項２】
前記一端子の前記電圧を分圧し、分圧した電圧を出力するように構成された分圧器を更に備える、請求項１記載の回路。
【請求項３】
前記遅延時間は、前記スイッチングサイクルの前記複数の前サイクルにおいて検出された複数の前記谷タイミングにモニタされた前記複数の電圧値の比較結果に基づいて増加又は減少するように調整される、請求項１記載の回路。
【請求項４】
第Ｎ−１サイクルにおいて検出された前記谷タイミングにモニタされた電圧値が第Ｎ−２サイクルにおいて検出された前記谷タイミングにモニタされた電圧値より高いとき、前記遅延時間は前記第Ｎ−１サイクルにおける調整と異なる方向に調整される、請求項３記載の回路。
【請求項５】
第Ｎ−１サイクルにおいて検出された前記谷タイミングにモニタされた電圧値が第Ｎ−２サイクルにおいて検出された前記谷タイミングにモニタされた電圧値より低いとき、前記遅延時間は前記第Ｎ−１サイクルにおける調整と同じ方向に調整される、請求項３記載の回路。
【請求項６】
前記ドライバは、前記スイッチング素子をターンオンする前記信号が最後に出力されたときから所定の時間が経過し且つ前記谷タイミングが前記検出器により検出されるときに、前記スイッチング素子をターンオンする前記信号を出力する、請求項１記載の回路。
【請求項７】
前記スイッチング素子はＭＯＳＦＥＴである、請求項１記載の回路。
【請求項８】
インダクタの一端に接続されたスイッチング素子の一端子の電圧に基づく振動信号のピーク電圧を保持するステップと、
前記振動信号の谷電圧を保持するステップと、
前記ピーク電圧と前記谷電圧との間の中心電圧を発生するステップと、
前記一端子の前記電圧に基づく前記振動信号の現在値をモニタするステップと、
前記モニタされた現在値が前記中心電圧以下に低下したタイミングから所定の遅延時間が経過したタイミングを谷タイミングとして検出するステップと、
前記谷タイミングが検出されるとき、前記スイッチング素子をターンオンする信号を出力するステップと、
前記スイッチング素子のターンオン及びターンオフの繰り返しサイクルであるスイッチングサイクルの第Ｎサイクル（ここでＮは３以上の整数）において使用される遅延時間を、前記スイッチングサイクルの複数の前サイクルにおいて検出された複数の前記谷タイミングにモニタされた複数の電圧値に基づいて調整するステップと、
を備える、方法。
【請求項９】
前記一端子の前記電圧を分圧し、分圧した電圧を出力するステップを更に備える、請求項８記載の方法。
【請求項１０】
前記遅延時間は、前記スイッチングサイクルの前記複数の前サイクルにおいて検出された複数の前記谷タイミングにモニタされた前記複数の電圧値の比較結果に基づいて増加又は減少するように調整される、請求項８記載の方法。
【請求項１１】
第Ｎ−１サイクルにおいて検出された前記谷タイミングにモニタされた電圧値が第Ｎ−２サイクルにおいて検出された前記谷タイミングにモニタされた電圧値より高いとき、前記遅延時間は前記第Ｎ−１サイクルにおける調整と異なる方向に調整される、請求項１０記載の方法。
【請求項１２】
第Ｎ−１サイクルにおいて検出された前記谷タイミングにモニタされた電圧値が第Ｎ−２サイクルにおいて検出された前記谷タイミングにモニタされた電圧値より低いとき、前記遅延時間は前記第Ｎ−１サイクルにおける調整と同じ方向に調整される、請求項１０記載の方法。
【請求項１３】
前記スイッチング素子をターンオンする前記信号は、前記スイッチング素子をターンオンする前記信号が最後に出力されたときから所定の時間が経過し且つ前記谷タイミングが検出されるときに出力される、請求項８記載の方法。
【請求項１４】
前記スイッチング素子はＭＯＳＦＥＴである、請求項８記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本出願は、２０１５年９月２８日に出願された米国仮特許出願第６２／２３３，４７７号の優先権の利益を主張する、２０１６年９月２６日に出願された米国特許出願第１５／２７６，３５５号の国際出願であり、そのすべてが参照することにより本明細書に組み込まれる。
【背景技術】
【０００２】
本発明は、谷検出回路、駆動回路、谷検出方法、及び駆動方法に関する。
【０００３】
スイッチング電源を制御するドライバの制御回路において、インダクタの一端に接続されたスイッチング素子の一端子（例えば、ＭＯＳＦＥＴ（金属−酸化膜−半導体電界効果トランジスタ）のドレイン）の電圧は、インダクタのエネルギーが放電される際にリンギングしながら上昇及び下降する。この電圧がリンギングの谷電圧に到達したタイミングを検出し、そのタイミングに従ってスイッチング素子のスイッチングを制御することによって、ドライバのターンオン／オフを制御する回路が知られている。谷電圧はリンギングしながら下降する上記電圧の最小値である。リンギング電圧は複数のタイミングで谷電圧に達する。上記のスイッチングは谷電圧に達する複数のタイミングのうちの１つのタイミングで実行される。なお、上記のスイッチング素子には、ＭＯＳＦＥＴに加えて、例えばバイポーラトランジスタ、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）又はＧａＮ／ＳｉＣを用いたスイッチング素子などが含まれる。
【０００４】
谷電圧に到達する各タイミングを決定するために、制御回路に外部装着された補助巻線を用いる方法が知られている。具体的には、補助巻線は、スイッチング素子の端子とその端子に接続されたインダクタの端子との間の電圧をモニタし得るように制御回路に外部装着される。外部装着された補助巻線の電圧がモニタされ、谷電圧に到達するタイミングが谷タイミングとして検出される。
【０００５】
補助巻線の電圧をモニタすることによって谷タイミングを検出する回路の実装は比較的高いコストを要する。従って、もっと低いコストで谷タイミングを検出し得る技術が必要とされている。
【発明の概要】
【０００６】
概要
本発明の幾つかの態様では、谷タイミングを低コストできる技術を提供することを目的とする。
【０００７】
本発明の一つの態様による谷検出回路は、スイッチング素子に結合されたインダクタの端子の電圧に基づく振動信号のピーク電圧を保持するように構成された第１のホルダと、前記振動信号の谷電圧を保持するように構成された第２のホルダと、前記ピーク電圧と前記谷電圧との間の中心電圧を発生するように構成された発生器と、前記端子の前記電圧の少なくとも現在値をモニタするように構成されたモニタと、前記モニタされた現在値が前記中心電圧以下に低下したタイミングから所定の遅延時間が経過したタイミングを谷タイミングとして検出する検出器と、を備えている。
【０００８】
本明細書に提示される実施形態において、「部分」、「装置」及び「システム」という語は、物理的機構を意味するだけでなく、「部分」、「装置」及び「システム」が有する機能のソフトウェア又はファームウェアによる実現も意味する。また、「部分」、「装置」及び「システム」の２つ以上の機能を一つの物理的機構又は装置によって実現してもよい。
【０００９】
添付の図面は本明細書に含まれ、本明細書の一部を構成する。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態による駆動回路の一例を示すブロック図である。
【図２】第１の実施形態におけるドレイン電圧ＶＤと電圧ＶＤ_senseの関係を示す図である。
【図３】図３Ａは、第１の実施形態による中心電圧発生器を示す図である。図３Ｂは、第１の実施形態による中心電圧発生器を示す図である。
【図４】第１の実施形態によるオンタイミング発生器を示す図である。
【図５】第１の実施形態によるドレイン電圧ＶＤのリンギングにおける谷タイミングの検出の一例を示す波形図である。
【図６】第１の実施形態における時間Ｔdelayに設定された値を調整する方法を示す図である。
【図７】第１の実施形態による遅延調整器及び遅延発生器を示す図である。
【図８】第２の実施形態による谷検出回路の一例を示す図である。
【図９】第２の実施形態によるピークホルダを示す図である。
【図１０】第２の実施形態による谷ホルダを示す図である。
【図１１】第２の実施形態による電圧センタリングを示す図である。
【図１２】第２の実施形態によるドレイン電圧ＶＤのリンギングにおける谷タイミングの検出の一例を示す波形図である。
【００１１】
図面において、同様の参照番号は概して同一もしくは類似の要素を示す。
【発明を実施するための形態】
【００１２】
詳細な説明
第１の実施形態
第１の実施形態による谷検出回路を備えた駆動回路の例示的な構成を、図１を参照して説明する。本実施形態では、駆動回路１はＡＣ／ＤＣコンバータのスイッチング電源を制御する回路として機能する。しかしながら、駆動回路１は別の回路として機能こともできる。別の実施形態では、例えば駆動回路１はＡＣ／ＤＣ  ＬＥＤドライバ又はＡＣ／ＤＣコンバータの駆動回路として機能することができる。
【００１３】
駆動回路１は、谷検出回路１０と、オフタイミング発生器２０と、制御ロジック３０と、ドライバ４０と、スイッチング素子５０と、インダクタ６０とを含むよう構成される。更に、谷検出回路１０は、レベルシフト１１と、中心電圧発生器１２と、オンタイミング発生器１３とを含むよう構成される。
【００１４】
谷検出回路１０は、ＭＯＳＦＥＴ（金属−酸化膜−半導体電界効果トランジスタ）を含むよう構成されたスイッチング素子５０のドレイン電圧ＶＤを入力として受信する端子を有する。ここで、変成器の一次インダクタとして使用されるインダクタ６０のエネルギーが放電されると、インダクタ６０の一端に接続されたスイッチング素子５０のドレイン電圧ＶＤはリンギング及び／又は振動しながら上昇及び下降する。更に、本実施形態では、スイッチング素子５０はＭＯＳＦＥＴを含むよう構成されているが、これに限定されない。スイッチング素子５０は他のスイッチング素子、例えばバイポーラトランジスタ、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）、又はＧａＮ／ＳｉＣを用いたスイッチング素子など、を用いるよう構成することができる。この場合には、（スイッチング素子５０の端子のうちで）インダクタ６０に接続された端子の電圧を本実施形態のドレイン電圧ＶＤと置き換えることができる。
【００１５】
更に、谷検出回路１０はスイッチング素子５０のためのオンタイミング信号ＴＯＮを制御ロジック３０に所定のタイミングで出力する端子を有する。オンタイミング信号ＴＯＮは谷検出回路１０により入力ドレイン電圧ＶＤに基づいて発生される。谷検出回路１０は、谷タイミングとして、ドレイン電圧ＶＤがリンギング／振動しながら下降し谷電圧に到達する各タイミングを検出し、検出した谷タイミングに応じてオンタイミング信号ＴＯＮを発生する。
【００１６】
レベルシフト１１は入力ドレイン電圧ＶＤをより低い電圧にシフトさせ、シフトされた電圧ＶＤ_senseを出力する。レベルシフト１１は、例えば１００Ｖのドレイン電圧ＶＤを５Ｖにシフトさせることができる。レベルシフト１１による電圧のシフトは、例えば抵抗分圧によって実現できる。即ち、レベルシフト１１はドレイン電圧ＶＤを分圧する分圧器として機能し得る。
【００１７】
ドレイン電圧ＶＤと電圧ＶＤ_senseとの関係は図２を参照して詳細に説明される。図２は、ドレイン電圧ＶＤと電圧ＶＤ_senseをそれぞれモニタして得られた値をグラフで示している。インダクタ６０がフライバック型変成器の一次インダクタである場合、ドレイン電圧ＶＤのリンギング／振動の振幅は変成器の一次巻線と二次巻線の巻数比Ｎに比例し、入力電圧ＶＩＮはインダクタ６０に中心電圧として供給される。具体的には、リンギング／振動のピーク電圧及び谷電圧は次のように表される。
【００１８】
ピーク電圧＝入力電圧ＶＩＮ＋（巻数比Ｎ×出力電圧ＶＯ）
谷電圧＝入力電圧ＶＩＮ−（巻数比Ｎ×出力電圧ＶＯ）
電圧ＶＤ_senseはドレイン電圧ＶＤをシフトさせることによって得られる電圧であるため、図２に示すように電圧ＶＤ_senseはドレイン電圧ＶＤの波形と同じタイミングで同じ形状に変化する。即ち、電圧ＶＤ_senseがピーク電圧Ｖpeak及び谷電圧Ｖvalleyに到達するタイミングはドレイン電圧ＶＤがピーク電圧及び谷電圧に到達するタイミングと一致する。
【００１９】
図１に戻り説明すると、中心電圧発生器１２は最初にレベルシフト１１から入力される電圧ＶＤ_senseモニタし、そのピーク電圧Ｖpeak及び谷電圧Ｖvalleyを検出する。中心電圧発生器１２は検出したピーク電圧Ｖpeakと谷電圧Ｖvalleyの間の中心電圧（＝（Ｖpeak＋Ｖvalley）／２）を発生し、発生した電圧を中心電圧Ｖcenterとして出力する。
【００２０】
中心電圧発生器１２の例示的な構成及びその処理を、図３Ａ及び図３Ｂを参照して説明する。中心電圧発生器１２はスイッチＳＷ_Ａ、ＳＷ_Ｂ及びＳＷ_ＣとキャパシタＣ１及びＣ２を有する。ここで、キャパシタＣ１及びＣ２のキャパシタンス値は互いに等しい。更に、中心電圧発生器１２はスイッチＳＷ_Ａ、ＳＷ_Ｂ及びＳＷ_Ｃのオン／オフタイミングを制御するロジック１２１を有する。ロジック１２１は信号ＤＲＶ_ＩＮ及び信号Valley_detectに対応する制御を実行する。
【００２１】
後に説明されるように、信号ＤＲＶ_ＩＮは制御ロジック３０から出力される。信号ＤＲＶ_ＩＮはドライバ４０がターンオンされる間ハイ信号になり、ドライバ４０がターンオフされる間ロー信号になる。更に、以下に記載されるように、信号Valley_detectは遅延発生器１４２から出力される。信号Valley_detectは谷電圧Ｖvalleyが検出されるタイミングでハイ信号になり、他の期間中はローになる。
【００２２】
スイッチＳＷ_Ａ、ＳＷ_Ｂ及びＳＷ_Ｃの制御に関して、初期状態はＳＷ_Ａ＝オン、ＳＷ_Ｂ＝オン及びＳＷ_Ｃ＝オフである。ピーク電圧ＶpeakをキャパシタＣ１により保持するために、それぞれのスイッチの状態は、信号ＤＲＶ_ＩＮがローになるタイミングに基づいて、ＳＷ_Ａ＝オフ、ＳＷ_Ｂ＝オン及びＳＷ_Ｃ＝オフに設定される。例えば、信号ＤＲＶ_ＩＮがローになるタイミングから一定の期間（例えば、１００ｎ秒）が経過した後に各スイッチを上記のように切り替えることができる。この時、キャパシタＣ１はピーク電圧Ｖpeakを保持する第１のホルダとして機能する。
【００２３】
その後、谷電圧ＶvalleyをキャパシタＣ２により保持するために、それぞれのスイッチの状態は、上記のリンギング／振動において信号Valley_detectが最初にハイになるタイミングで、ＳＷ_Ａ＝オフ、ＳＷ_Ｂ＝オフ及びＳＷ_Ｃ＝オフに設定される。この時、キャパシタＣ２は谷電圧Ｖvalleyを保持する第２のホルダとして機能する。
【００２４】
中心電圧Ｖcenterを発生させるために、それぞれのスイッチの状態はＳＷ_Ａ＝オフ、ＳＷ_Ｂ＝オフ及びＳＷ_Ｃ＝オンに設定される。キャパシタＣ１及びＣ２の電圧は互いに等しくなり、従って中心電圧Ｖcenter（＝（Ｖpeak＋Ｖvalley）／２）が発生され、出力される。この時、中心電圧発生器１２は中心電圧Ｖcenterを発生する発生器として機能する。
【００２５】
図１に戻り説明すると、オンタイミング発生器１３が、スイッチング素子５０をターンオンするために、電圧ＶＤ_senseと中心電圧発生器１２からの出力に基づいて決定されるタイミングで上述したオンタイミング信号ＴＯＮを出力する。
【００２６】
オンタイミング発生器１３の例示的な構成及びその処理は図４を、参照して説明される。オンタイミング発生器１３は比較器１４１、遅延発生器１４２、タイマ１４３、ＡＮＤゲート１４４及び遅延調整器１４５を含む。
【００２７】
比較器１４１は電圧ＶＤ_senseの現在値をモニタし、電圧ＶＤ_senseのモニタ値と中心電圧Ｖcenterの値を比較する。即ち、比較器１４１はドレイン電圧ＶＤに基づく電圧（電圧ＶＤ_sense）の現在値をモニタするモニタとして機能する。比較器１４１は、電圧ＶＤ_senseの値が中心電圧Ｖcenterの値以下に低下したタイミングで、信号Center_detectを一定期間ハイで出力する。
【００２８】
遅延調整器１４５は、電圧ＶＤ_senseが電圧Ｖcenterから電圧Ｖvalleyまで変化するのに要する時間として前もって設定された時間遅延の値を調整する。更に、遅延調整器１４５は調整された時間Ｔdelayの値に対応する電圧Ｖdelayを出力する。遅延調整器１４５の処理の詳細は以下に記載される。
【００２９】
遅延発生器１４２は、電圧Ｖdelayに基づいて、信号Center_detectがハイで出力されるタイミングから上記の時間Ｔdelayが経過したタイミングで検出される谷電圧Ｖvalleyを示す信号Valley_detectを一定期間ハイで出力する。上述したように、電圧ＶＤ_senseが谷電圧Ｖvalleyに達するタイミングはドレイン電圧ＶＤが谷電圧の達するタイミングと一致する。従って、遅延発生器１４２は、ドレイン電圧ＶＤが谷電圧に達するタイミング（谷タイミング）を検出するために、信号Center_detectがハイで出力されるタイミングから時間Ｔdelayが経過したタイミングを検出する検出器として機能する。遅延発生器１４２による処理の詳細は以下に記載される。
【００３０】
タイマ１４３は、スイッチング素子５０が最後にターンオンしたときから前もって設定されたサイクル制限時間Ｔswが経過する度に信号ＴＳＷをハイで出力する。信号Valley_detectが遅延発生器１４２からハイとして供給され、サイクル制限時間Ｔswに対応する信号がタイマ１４３からハイとして供給されるとき、ＡＮＤゲート１４４はスイッチング素子５０のためのオンタイミング信号ＴＯＮをハイで出力する。なお、サイクル制限時間Ｔswの値はスイッチング素子５０のスイッチング周波数が過度に増加するのを防止するように設定される。サイクル制限時間Ｔswは例えば７．５μ秒に設定することができる。
【００３１】
図１に戻り説明すると、オフタイミング発生器２０がスイッチング素子５０のためのオフタイミング信号ＴＯＦＦを制御ロジック３０へと出力する。オフタイミング信号ＴＯＦＦを発生するために、オフタイミング発生器２０は任意の方法を採用し得る。
【００３２】
制御ロジック３０は、オンタイミング信号ＴＯＮが入力される端子と、オフタイミング信号ＴＯＦＦが入力される端子を有する。更に、制御ロジック３０は、オンタイミング信号ＴＯＮとオフタイミング信号ＴＯＦＦとに基づいて発生される制御信号ＤＲＶ_ＩＮをドライバ４０の制御のためにドライバ４０に出力するように設けられた端子を有する。
【００３３】
ドライバ４０はスイッチング素子５０のスイッチングを制御するドライバである。ドライバ４０は、制御ロジック３０から出力される制御信号ＤＲＶ_ＩＮが入力される端子、及び入力制御信号ＤＲＶ_ＩＮに従ってスイッチング素子５０のゲートに電圧ＶＤＲＶを供給し、スイッチング素子５０をターンオン又はオフする出力端子を有する。即ち、制御ロジック３０はスイッチング素子５０をターンオン又はオフする制御信号を出力する出力装置として機能する。
【００３４】
スイッチング素子５０は上述したようにＭＯＳＦＥＴを含むように構成され、例えばｎチャネル型ＭＯＳＦＥＴとして構成してよい。スイッチング素子５０のドレインはインダクタ６０に接続され、そのソースは接地される。
【００３５】
インダクタ６０はスイッチング素子５０のドレインに接続された端子と、入力電圧ＶＩＮが入力される端子を有する。インダクタ６０は、スイッチング素子５０がオンである間エネルギーを蓄積し、スイッチング素子５０がオフである間エネルギーを放出する。インダクタ６０は上述した変成器の一次インダクタとして構成される。しかしながら、インダクタ６０は他の用途のためのインダクタとして構成してもよい。例えば、インダクタ６０はＬＥＤ（発光ダイオード）にエネルギーを供給するためのインダクタとして構成してもよい。この場合には、入力電圧ＶＩＮはＡＣ又はＤＣとしてよい。
【００３６】
谷検出回路１０によるドレイン電圧ＶＤのリンギング／振動における谷のタイミング検出の一例を、図５を参照して説明する。図５は、１サイクルがスイッチング素子５０のターンオフ時からスイッチング素子５０のターンオン時までに設定されるとき、第Ｎサイクル（ここでＮは３より大きい整数）において谷タイミングを検出する例を示す。
【００３７】
スイッチング素子５０がスイッチング素子５０のゲートへの電圧ＶＤＲＶの供給を時間ｔ_offで停止することによってターンオフされ、その後インダクタ６０のエネルギーが放電されるとき、ピーク電圧Ｖpeak及び谷電圧Ｖvalley間に形成される振幅を有するリンギング／振動が電圧ＶＤ_senseとして生じる。
【００３８】
比較器１４１からの信号Center_detectの出力は、電圧ＶＤ_senseの値が中心電圧Ｖcenter以下に低下したタイミングで一定期間ハイになる。図５の例は、信号Center_detectの出力が時間ｔ１、ｔ３及びｔ５において一定期間ハイになることを示している。なお、第Ｎサイクルにおいて中心電圧Ｖcenterを発生するためには、第Ｎ−１サイクルにおけるピーク電圧Ｖpeakと谷電圧Ｖvalleyが使用される。なお、第１のサイクルにおいては、中心電圧Ｖcenterを発生するためにピーク電圧Ｖpeak及び谷電圧Ｖvalleyとして前もって設定された値が使用される。代わりに、第１のサイクルにおいては、中心電圧Ｖcenterを発生させずに、中心電圧として前もって設定された値を使用してもよい。
【００３９】
信号Center_detectの出力が一定期間ハイになるタイミングから時間Ｔdelay経過したタイミングで、谷電圧Ｖvalleyが検出されたことを示す信号Valley_detectが遅延発生器１４２から一定期間ハイで出力される。図５は、信号Valley_detectは時間ｔ２、ｔ４及びｔ_onにおいて一定期間ハイで出力されることを示す。なお。上述したように、時間Ｔdelayは、電圧ＶＤ_senseが電圧Ｖcenterから電圧Ｖvalleyまで低下するのに要する時間として前もって設定され調整された時間である。時間Ｔdelayに設定された値を調整する方法は以下で説明される。
【００４０】
ドライバ４０は、スイッチング素子５０が最後にターンオンしてからサイクル制限時間Ｔswが経過し且つ信号Valley_detectが出力されるタイミングで、ＶＤＲＶをハイになってスイッチング素子５０のゲートに供給する。図５の例では、電圧ＶＤＲＶは時間ｔ_onのタイミングでハイになって供給される。
【００４１】
電圧ＶＤＲＶがスイッチング素子５０のゲートに供給されると、スイッチング素子５０はターンオンされる。
【００４２】
次に時間Ｔdelayに設定された値を調整する方法を、図６を参照して説明する。図６は、スイッチング素子５０によるスイッチングの第Ｎ−１サイクル、第Ｎサイクル、及び第Ｎ＋１サイクルにおける電圧ＶＤ_senseにそれぞれ対応する電圧ＶＤ_sense（Ｎ−１）、電圧ＶＤ_sense（Ｎ）、及び電圧ＶＤ_sense（Ｎ＋１）のリンギングを示す。
【００４３】
本例では、中心電圧Ｖcenterは前サイクルのピーク電圧Ｖpeakと谷電圧Ｖvalleyを用いて発生される。従って、例えば、第Ｎサイクルの中心電圧（Ｎ）はピーク電圧Ｖpeak（Ｎ−１）と谷電圧Ｖvalley（Ｎ−１）を用いて発生される。
【００４４】
更に、遅延調整器１４５が直前のサイクルの谷電圧Ｖvalleyと２つ前のサイクルの谷電圧Ｖvalleyを用いて時間Ｔdelayに設定された値を調整する。従って、例えば、第Ｎ＋１サイクルで使用される時間Ｔdelay（Ｎ＋１）の値を調整するために、第Ｎサイクルの谷電圧Ｖvalley（Ｎ）と第Ｎ−１サイクルの谷電圧Ｖvalley（Ｎ−１）が使用される。具体的には、遅延調整器１４５は最初に第Ｎ−１サイクルの谷電圧Ｖvalley（Ｎ−１）と第Ｎサイクルの谷電圧Ｖvalley（Ｎ）を比較する。図６に示すようにＶvalley（Ｎ）＜Ｖvalley（Ｎ−１）であるとき、時間Ｔdelay（Ｎ）の値をわずかに増加する（例えば、１０ｎ秒だけ増加する）ことによって得られる値が時間Ｔdelay（Ｎ＋１）とされる。なお、第１及び第２のサイクルでは、中心電圧Ｖcenter及び時間Ｔdelayとして前もって設定された値が使用される。
【００４５】
遅延Ｔdelayの値の調整及び谷電圧Ｖvalleyの検出のための処理を実現する遅延調整器１４５及び遅延発生器の一例の構成の一例を、図７を参照して説明する。
【００４６】
遅延調整器１４５は、比較器１３１、ワンショットロジック１３２、スイッチ１３３ａ、スイッチ１３３ｂ、及びキャパシタ１３４を含むように構成される。遅延発生器１４２はのこぎり波発生器１４２１及び比較器１４２２を含むように構成される。
【００４７】
比較器１３１は第Ｎサイクルの谷電圧Ｖvalley（Ｎ）と第Ｎ−１サイクルの谷電圧Ｖvalley（Ｎ−１）を比較し、比較結果ＣＯＭＰ_ＯＵＴを出力する。比較結果ＣＯＭＰ_ＯＵＴが、谷電圧Ｖvalley（Ｎ）の値が高いことを示すとき、第Ｎサイクルの時間Ｔdelayの値の調整は第Ｎ−１サイクルの値の調整と異なる方向に行われる。例えば、時間Ｔdelayの値が第Ｎ−Ｉサイクルにおいて増加するように調整されると、時間Ｔdelayの値は第Ｎサイクルにおいて減少するように調整される。更に、谷電圧Ｖvalley（Ｎ）が低いことを比較結果ＣＯＭＰ_ＯＵＴが示すとき、第Ｎサイクルの時間Ｔdelayの値の調整は第Ｎ−１サイクルの値の調整と同じ方向に行われる。例えば、時間Ｔdelayの値が第Ｎ−Ｉサイクルにおいて増加するように調整されると、時間Ｔdelayの値は第Ｎサイクルにおいて増加するように調整される。
【００４８】
時間Ｔdelayの値を増加する調整を行うために、ワンショットロジック１３２は信号ＳＷ_Ｐを一定期間の間ハイで出力する。信号ＳＷ_Ｐがハイである間、スイッチ１３３ａがターンオンされるため、電荷がキャパシタ１３４に蓄積される。つまり、信号ＳＷ_Ｐがハイで出力されるため、キャパシタ１３４に蓄積された電荷に対応する電圧Ｖdelayが上昇する。
【００４９】
時間Ｔdelayの値を減少する調整を行うために、ワンショットロジック１３２が信号ＳＷ_Ｍを一定期間の間ハイで出力する。信号ＳＷ_Ｍがハイである間、スイッチ１３３ｂがターンオンされるため、キャパシタ１３４に蓄積された電荷が放電される。つまり、信号ＳＷ_Ｍがハイで出力されるため、キャパシタ１３４に蓄積された電荷に対応する電圧Ｖdelayが減少される。
【００５０】
のこぎり波発生器１４２１がのこぎり歯状に変化する値を有する電圧Ｖsawを出力する。比較器１４２２が電圧Ｖsawとキャパシタ１３４に蓄積された電荷に対応する電圧Ｖdelayを比較し、電圧Ｖsawが電圧Ｖdelayを超えるタイミングで信号Valley_detectを一定期間ハイで出力する。電圧Ｖsawの値が上昇を始める時間からその値が電圧Ｖdelayの値を超えるまでの期間が時間Ｔdelayになる。
【００５１】
上述した本実施形態によれば、キャパシタなどの安価な構成によって、電圧ＶＤ_senseのピーク電圧及びその谷電圧Ｖvalleyが保持され、中心電圧Ｖcenterが発生される。その後、電圧ＶＤ_senseが中心電圧Ｖcenterより低くなるタイミングから時間Ｔdelayが経過したタイミングが谷タイミングとして決定される。従って、本実施形態によれば、外部装着補助巻線の電圧をモニタしてスイッチング素子５０のドレイン電圧に発生されるリンギング／振動の谷タイミングを検出する方法と比較して、より安価な構成によって谷タイミングを検出することができる。
【００５２】
第２の実施形態
第２の実施形態を以下に説明する。第２の実施形態の幾つかの構成例の説明のため、第１の実施形態の構成と異なる例示的構成を主として説明し、第１の実施形態に類似する構成の説明は省略する。
【００５３】
第２の実施形態による谷検出回路の例示的構成を、最初に図８を参照して説明する。谷検出回路２１０は、第１の実施形態の図１に示す駆動回路１内の谷検出回路１０の代わりに使用することができる。谷検出回路２１０は、レベルシフト２１１、中心電圧発生器２１２及びオンタイミング発生器２１３を含むように構成される。
【００５４】
中心電圧発生器２１２は、ピークホルダ２１２１、谷ホルダ２１２２及び電圧センタリング２１２３を含むように構成される。第１の実施形態における中心電圧発生器１２は、第Ｎサイクルの中心電圧を発生するために、第Ｎ−１サイクルのピーク電圧Ｖpeakと谷電圧Ｖvalleyを用いている。他方、第２の実施形態における中心電圧発生器２１２は、第Ｎサイクルの中心電圧を発生するために、第Ｎサイクルのピーク電圧Ｖpeakと谷電圧Ｖvalleyを用いている。中心電圧発生器２１２の各構成の詳細を以下に説明する。
【００５５】
オンタイミング発生器２１３は、比較器２１３１、遅延発生器２１３２、タイマ２１３３及びＡＮＤゲート２１３４を含むように構成される。第１の実施形態における遅延発生器１４２は、遅延調整器により調整された時間Ｔdelayを用いて谷電圧Ｖvalleyが検出されたことを示す信号Valley_detectを出力する。他方、第２の実施形態では、オンタイミング発生器２１３は遅延調整器１４５に対応する構成を有さず、時間Ｔdelayの値を調整しない。遅延発生器２１３２は前もって設定された値を用いて信号Valley_detectを時間Ｔdelayとして出力する。時間Ｔdelayは、変成器のインダクタンスＬとスイッチング素子５０のドレインキャパシタンスＣを用いて、次式によって計算される。
【００５６】
Ｔdelay＝２π√（ＬＣ）／４
第２の実施形態によるドライバは、変成器のインダクタンスＬ及びスイッチング素子５０のドレインキャパシタンスＣが前もって分かっている場合には、例えば時間Ｔdelayを前もって計算し設定することによって、使用することができる。
【００５７】
比較器２１３１、タイマ２１３３及びＡＮＤゲート２１３４はそれぞれ第１の実施形態における比較器１４１、タイマ１４３及びＡＮＤゲート１４４と同様の処理を実行することができ、その説明はここでは省略する。
【００５８】
ピークホルダ２１２１の構成を、図９を参照して説明する。ピークホルダ２１２１は、図９に示されるように、演算増幅器２１２１ａ、ＭＯＳＦＥＴ２１２１ｂ、キャパシタ２１２１ｃ及びスイッチ２１２１ｄを含むように構成される。
【００５９】
スイッチ２１２１ｄは、オンタイミング信号ＴＯＮがＡＮＤゲート２１３４からプリセット時間に亘って出力される間ターンオンされるため、キャパシタ２１２１ｃに保持された電圧は接地電圧にリセットされる。演算増幅器２１２１ａはレベルシフト２１１から出力される電圧ＶＤ_senseとキャパシタ２１２１ｃに蓄積された電荷に基づく電圧を比較する。電圧ＶＤ_senseの値がキャパシタ２１２１ｃに蓄積された電荷に基づく電圧より高い間、電荷がキャパシタ２１２１ｃに蓄積される。キャパシタ２１２１ｃに蓄積された電荷に基づく電圧はピーク電圧Ｖpeakになる。すなわち、キャパシタ２１２１ｃは、第１の実施形態におけるキャパシタＣ１と同様に、ピーク電圧Ｖpeakを保持する第１のホルダとして機能する。
【００６０】
谷ホルダ２１２２の構成を、図１０を参照して説明する。谷ホルダ２１２２は、図１０に示されるように、演算増幅器２１２２ａ、ＭＯＳＦＥＴ２１２２ｂ、キャパシタ２１２２ｃ及びスイッチ２１２２ｄを含むように構成される。
【００６１】
オンタイミング信号ＴＯＮがプリセット期間に亘って出力される間スイッチ２１２２ｄが最初にターンオンされるため、キャパシタ２１２２ｃに電荷が制御回路電源電圧になるまで蓄積される。演算増幅器２１２２ａはレベルシフト２１１から出力される電圧ＶＤ_senseとキャパシタ２１２２ｃに蓄積された電荷に基づく電圧を比較する。電圧ＶＤ_senseの値がキャパシタ２１２２ｃに蓄積された電荷に基づく電圧より低い間、キャパシタ２１２２ｃに蓄積された電荷が放電されるため、キャパシタ２１２２ｃの電圧は谷電圧Ｖvalleyになる。キャパシタ２１２１ｃは、第１の実施形態におけるキャパシタＣ２と同様に、谷電圧Ｖvalleyを保持する第２のホルダとして機能する。
【００６２】
電圧センタリング２１２３の構成を、図１１を参照して説明する。電圧センタリング２１２３は、図１１に示されるように、演算増幅器２１２３ａ、演算増幅器２１２３ｂ、抵抗Ｒ１及び抵抗Ｒ２を有する。
【００６３】
ピーク電圧Ｖpeakが演算増幅器２１２３ａの非反転入力端子に接続され、演算増幅器２１２３ａの出力端子はその反転入力端子に接続され、それにより帰還回路が構成される。演算増幅器２１２３ａの出力はピーク電圧Ｖpeakになり、抵抗Ｒ１に接続される。谷電圧Ｖvalleyは演算増幅器２１２３ｂの非反転入力端子に接続され、演算増幅器２１２３ｂの出力端子はその反転入力端子に接続され、それにより帰還回路が構成される。演算増幅器２１２３ｂの出力は谷電圧Ｖvalleyになり、抵抗Ｒ２に接続される。抵抗Ｒ１及びＲ２は同じ抵抗値を有する。更に、抵抗Ｒ１及びＲ２は直列に接続される。この場合には、電圧センタリング２１２３は抵抗Ｒ１とＲ２の接続点から中心電圧Ｖcenter（＝（Ｖpeak＋Ｖvalley）／２）を出力する。言い換えれば、電圧センタリング２１２３は、第１の実施形態における中心電圧発生器１２と同様に、中心電圧Ｖcenterを発生する発生器として機能する。
【００６４】
谷検出回路２１０によりドレイン電圧ＶＤのリンギングの谷電圧を検出する一例が図１２を参照して説明される。図１２は、１サイクルがスイッチング素子５０のターンオフ時からスイッチング素子５０のターンオン時までに設定される場合に、第Ｎサイクルにおいて谷電圧を検出する例を示す。第１の実施形態において図５を参照して説明した例との差異を中心に説明する。
【００６５】
上述したように、第２の実施形態における中心電圧発生器２１２は、第Ｎサイクルにおいて中心電圧Ｖcenterを発生させるために第Ｎサイクルのピーク電圧Ｖpeak及び谷電圧Ｖvalleyを用いる。谷電圧Ｖvalleyは図１０につき説明した回路によって電圧ＶＤ_senseのリンギングの最初の谷で保持される。従って、信号Center_detectの出力は電圧ＶＤ_senseが最初の谷後に中心電圧Ｖcenterより低くなる時点ｔ２で一定の期間ハイになる。更に、信号Valley_detectの出力は、時点ｔ２から時間Ｔdelayが経過した時点ｔ３で一定の期間ハイになる。スイッチング素子５０が最後にターンオンしたときからサイクル制限時間Ｔswが経過し且つ信号Valley_detectが出力される時点ｔ_onにおいて、電圧ＶＤＲＶがハイになって供給され、スイッチング素子５０をターンオンする。
【００６６】
上述したように、図８〜図１１につき説明した構成によれば、外部装着補助巻線の電圧をモニタしてスイッチング素子５０のドレイン電圧に発生されるリンギングの谷タイミングを検出する方法と比較して、より安価な構成によって谷タイミングを検出することができる。更に、微分回路を用いて谷タイミングを検出しようとする場合には、谷タイミングを検出できる周波数が微分回路のキャパシタンス値に応じて制限されることになる。しかしながら、図８〜図１１につき説明した構成によれば、リンギング周波数の制限なしに谷タイミングを検出できる。
【００６７】
結び
詳細な説明の欄（及び概要の欄及び要約の欄（もしあれば）は除く）は請求の範囲を解釈するために使用されるべきあることが意図されている。概要の欄及び要約の欄（もしあれば）は、発明者等により熟考された発明の一つ以上であるがすべてではない例示的な実施形態を説明するものであり、よって本発明又は添付の請求項を決して制限するものではないことが意図されている。
【００６８】
本発明は本明細書において代表的な分野及び応用のための代表的な実施形態を参照して記載されているが、本発明はこれらの実施形態に限定されないことを理解されたい。他の実施形態及び変更が可能であり、それらも本発明の範囲及び精神に含まれる。例えば、この段落の一般性を制限することなく、実施形態は、ソフトウェア、ハードウェア、ファームウェア、並びに／又は図示及び／又は本明細書に記載のエンティティに限定されない。更に、実施形態（本明細書に明記されているか否かは問はない）は本明細書に記載された実施形態の範囲を超える分野及び応用に対しても重要な有用性を有している。
【００６９】
実施形態は、特定機能及びその関係性の実現を例示する機能的構成ブロックを用いて本明細書に記載した。これら機能的構成ブロックの境界は、説明の便宜上任意に規定した。特定機能及びその関係性が適正に実施される限り、他の境界に規定することができる。さらに、代替的実施形態は、上述したものとは異なる順序で機能的ブロック、ステップ、オペレーション、方法等を実施することができる。
【００７０】
本明細書において、「一実施形態」、「実施形態」、「例示的実施形態」又は同様な語句は、記載の実施形態が特定の特徴、構造又は特性を有することを示すものであるが、すべての実施形態は、必ずしもその特定の特徴、構造又は特性を含まなくてもよい。さらに、このような語句は、必ずしも同じ実施形態を指すものではない。さらに、特定の特徴、構造、又は特性が実施形態と関連して記載されるとき、その特徴、構造、又は特性を他の実施形態に組み入れることは、本明細書に明示的に言及又は記載されていようとなかろうと、当業者の知識の範囲に含まれる。
【００７１】
本発明の広さ及び範囲は上述した例示的な実施形態により限定されるべきでなく、後記の請求項及びそれらの均等物に基づいてのみ特定されるべきである。
【図１】
0006570732.tif 000002
【図２】
0006570732.tif 000003
【図３】
0006570732.tif 000004
【図４】
0006570732.tif 000005
【図５】
0006570732.tif 000006
【図６】
0006570732.tif 000007
【図７】
0006570732.tif 000008
【図８】
0006570732.tif 000009
【図９】
0006570732.tif 000010
【図１０】
0006570732.tif 000011
【図１１】
0006570732.tif 000012
【図１２】
0006570732.tif 000013