(57)【特許請求の範囲】
【請求項１】
負荷に電力を供給する絶縁同期整流型ＤＣ／ＤＣコンバータの２次側に配置され、前記ＤＣ／ＤＣコンバータの２次側の同期整流トランジスタを制御する同期整流コントローラであって、
前記絶縁同期整流型ＤＣ／ＤＣコンバータは、
１次巻線および２次巻線を有するトランスと、
前記トランスの１次巻線と接続されるスイッチングトランジスタと、
前記トランスの２次巻線と接続される前記同期整流トランジスタと、
フィードバック用フォトカプラと、
前記フィードバック用フォトカプラの出力側と接続され、前記フィードバック用フォトカプラからのフィードバック信号に応じて前記スイッチングトランジスタをスイッチングする１次側コントローラと、
を備え、
前記同期整流コントローラは、
前記同期整流トランジスタをスイッチングする駆動回路と、
前記ＤＣ／ＤＣコンバータの２次側の異常を検出する異常検出回路と、
異常の発生を外部に通知するためのフェイル端子と、
を備え、
単一のモジュールにパッケージ化され、
前記フェイル端子には、前記負荷が接続されることを特徴とする同期整流コントローラ。
【請求項２】
前記負荷は、
マイクロコントローラと、
前記マイクロコントローラの制御下に置かれる少なくともひとつの回路と、
を含み、
前記フェイル端子には、前記マイクロコントローラが接続されることを特徴とする請求項１に記載の同期整流コントローラ。
【請求項３】
前記ＤＣ／ＤＣコンバータは、その出力側が前記１次側コントローラと接続されたエラー通知用フォトカプラをさらに備え、
前記同期整流コントローラの前記フェイル端子は、前記異常の発生を前記１次側コントローラに通知するために、前記エラー通知用フォトカプラの入力側と接続されることを特徴とする請求項１または２に記載の同期整流コントローラ。
【請求項４】
前記異常検出回路と前記駆動回路は電源プレーンが独立しており、またそれらのグランドプレーンが独立していることを特徴とする請求項１から３のいずれかに記載の同期整流コントローラ。
【請求項５】
負荷に電力を供給する絶縁同期整流型ＤＣ／ＤＣコンバータの２次側に配置され、前記ＤＣ／ＤＣコンバータの２次側の同期整流トランジスタを制御する同期整流コントローラであって、
前記絶縁同期整流型ＤＣ／ＤＣコンバータは、
１次巻線、２次巻線および２次側に設けられた補助巻線を有するトランスと、
前記トランスの１次巻線と接続されるスイッチングトランジスタと、
前記トランスの２次巻線と接続される前記同期整流トランジスタと、
フィードバック用フォトカプラと、
前記フィードバック用フォトカプラの出力側と接続され、前記フィードバック用フォトカプラからのフィードバック信号に応じて前記スイッチングトランジスタをスイッチングする１次側コントローラと、
を備え、
前記同期整流コントローラは、
前記同期整流トランジスタをスイッチングする駆動回路と、
前記ＤＣ／ＤＣコンバータの２次側の異常を検出する異常検出回路と、
異常の発生を外部に通知するためのフェイル端子と、
を備え、
単一のモジュールにパッケージ化され、
前記異常検出回路と前記駆動回路は電源プレーンが独立しており、またそれらのグランドプレーンが独立しており、
前記同期整流トランジスタは、前記２次巻線の高電位側に挿入されるものであり、
前記ＤＣ／ＤＣコンバータは、前記補助巻線を利用して前記同期整流トランジスタと前記２次巻線の間のラインの電位を基準とした外部電源電圧を生成するよう構成され、
前記駆動回路の前記グランドプレーンには、前記ラインの電位が供給され、前記駆動回路の前記電源プレーンには、前記外部電源電圧が供給されることを特徴とする同期整流コントローラ。
【請求項６】
前記フィードバック用フォトカプラの入力側と接続されるフォトカプラ接続端子と、
前記ＤＣ／ＤＣコンバータの出力電圧に応じた電圧検出信号とその目標電圧の誤差を増幅し、誤差に応じた電流を前記フォトカプラ接続端子を介して前記フィードバック用フォトカプラの入力側から引き込むエラーアンプと、
をさらに備え、単一のモジュールにパッケージ化されることを特徴とする請求項１から５のいずれかに記載の同期整流コントローラ。
【請求項７】
前記エラーアンプの電源プレーン、グランドプレーンはそれぞれ、前記異常検出回路と共通であることを特徴とする請求項６に記載の同期整流コントローラ。
【請求項８】
負荷に電力を供給する絶縁同期整流型ＤＣ／ＤＣコンバータの２次側に配置され、前記ＤＣ／ＤＣコンバータの２次側の同期整流トランジスタを制御する同期整流コントローラであって、
前記絶縁同期整流型ＤＣ／ＤＣコンバータは、
１次巻線および２次巻線を有するトランスと、
前記トランスの１次巻線と接続されるスイッチングトランジスタと、
前記トランスの２次巻線と接続される前記同期整流トランジスタと、
フィードバック用フォトカプラと、
前記フィードバック用フォトカプラの出力側と接続され、前記フィードバック用フォトカプラからのフィードバック信号に応じて前記スイッチングトランジスタをスイッチングする１次側コントローラと、
を備え、
前記同期整流コントローラは、
前記同期整流トランジスタをスイッチングする駆動回路と、
前記ＤＣ／ＤＣコンバータの２次側の異常を検出する異常検出回路と、
異常の発生を外部に通知するためのフェイル端子と、
前記フィードバック用フォトカプラの入力側と接続されるフォトカプラ接続端子と、
前記ＤＣ／ＤＣコンバータの出力電圧に応じた電圧検出信号とその目標電圧の誤差を増幅し、誤差に応じた電流を前記フォトカプラ接続端子を介して前記フィードバック用フォトカプラの入力側から引き込むエラーアンプと、
を備え、
単一のモジュールにパッケージ化され、
前記エラーアンプの電源プレーン、グランドプレーンはそれぞれ、前記異常検出回路と共通であり、
前記エラーアンプおよび前記異常検出回路の共通の前記電源プレーンには、前記フォトカプラ接続端子の電圧から生成された内部電源電圧が供給され、前記エラーアンプおよび前記異常検出回路の共通の前記グランドプレーンには前記ＤＣ／ＤＣコンバータの２次側の接地電位が供給されることを特徴とする同期整流コントローラ。
【請求項９】
前記エラーアンプは、
前記電圧検出信号とその目標電圧の誤差を増幅する差動アンプと、
そのベース／ゲートに前記差動アンプの出力信号が入力され、そのエミッタ／ソースが接地され、そのコレクタ／ドレインが前記フォトカプラ接続端子と接続される出力トランジスタと、
を含むことを特徴とする請求項６から８のいずれかに記載の同期整流コントローラ。
【請求項１０】
前記ＤＣ／ＤＣコンバータの出力電圧を受ける電圧検出端子と、
前記エラーアンプと同一の半導体チップに集積化され、前記電圧検出端子とグランドプレーンの間に直列に設けられた第１抵抗および第２抵抗と、
をさらに備えることを特徴とする請求項６から９のいずれかに記載の同期整流コントローラ。
【請求項１１】
前記同期整流トランジスタは、前記２次巻線の高電位側に挿入されるものであり、
前記トランスは、その２次側に設けられた補助巻線をさらに有し、
前記ＤＣ／ＤＣコンバータは、前記補助巻線を利用して前記同期整流トランジスタと前記２次巻線の間のラインの電位を基準とした外部電源電圧を生成するよう構成され、
前記駆動回路の前記グランドプレーンには、前記ラインの電位が供給され、前記駆動回路の前記電源プレーンには、前記外部電源電圧が供給されることを特徴とする請求項５に記載の同期整流コントローラ。
【請求項１２】
前記エラーアンプと前記駆動回路は、別々の半導体チップに集積化されることを特徴とする請求項６から１０のいずれかに記載の同期整流コントローラ。
【請求項１３】
前記同期整流トランジスタをさらに備えて単一のモジュールにパッケージ化されることを特徴とする請求項４から１０のいずれかに記載の同期整流コントローラ。
【請求項１４】
前記異常検出回路は、前記ＤＣ／ＤＣコンバータの２次側の過電圧状態、過熱状態の少なくとも一方を検出可能に構成されることを特徴とする請求項１から１３のいずれかに記載の同期整流コントローラ。
【請求項１５】
前記ＤＣ／ＤＣコンバータはフライバック型であることを特徴とする請求項１から１４のいずれかに記載の同期整流コントローラ。
【請求項１６】
前記ＤＣ／ＤＣコンバータはフォワード型であることを特徴とする請求項１から１４のいずれかに記載の同期整流コントローラ。
【請求項１７】
１次巻線および２次巻線を有するトランスと、
前記トランスの前記１次巻線と接続されるスイッチングトランジスタと、
前記トランスの前記２次巻線と接続される同期整流トランジスタと、
出力キャパシタと、
フォトカプラと、
前記同期整流トランジスタをスイッチングするとともに、前記出力キャパシタの出力電圧とその目標レベルの誤差に応じた電流を、前記フォトカプラの入力側に供給する請求項１から１６のいずれかに記載の同期整流コントローラと、
前記フォトカプラの出力側と接続され、前記同期整流コントローラが生成した前記電流に応じたフィードバック信号に応じて、前記スイッチングトランジスタを駆動する１次側コントローラと、
を備えることを特徴とする絶縁同期整流型ＤＣ／ＤＣコンバータ。
【請求項１８】
商用交流電圧をフィルタリングするフィルタと、
前記フィルタの出力電圧を全波整流するダイオード整流回路と、
前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
前記直流入力電圧を降圧し、負荷に供給する請求項１７に記載のＤＣ／ＤＣコンバータと、
を備えることを特徴とする電源装置。
【請求項１９】
負荷と、
商用交流電圧をフィルタリングするフィルタと、
前記フィルタの出力電圧を全波整流するダイオード整流回路と、
前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
前記直流入力電圧を降圧し、前記負荷に供給する請求項１７に記載のＤＣ／ＤＣコンバータと、
を備えることを特徴とする電子機器。
【請求項２０】
商用交流電圧をフィルタリングするフィルタと、
前記フィルタの出力電圧を全波整流するダイオード整流回路と、
前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
前記直流入力電圧を降圧し、直流出力電圧を生成する請求項１７に記載のＤＣ／ＤＣコンバータと、
を備えることを特徴とする電源アダプタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
テレビや冷蔵庫をはじめとするさまざまな家電製品は、外部からの商用交流電力を受けて動作する。ラップトップ型コンピュータ、携帯電話端末やタブレット端末をはじめとする電子機器も、商用交流電力によって動作可能であり、あるいは商用交流電力によって、機器に内蔵の電池を充電可能となっている。こうした家電製品や電子機器（以下、電子機器と総称する）には、商用交流電圧をＡＣ／ＤＣ（交流／直流）変換する電源装置（ＡＣ／ＤＣコンバータ）が内蔵される。あるいは電子機器の外部の電源アダプタ（ＡＣアダプタ）にＡＣ／ＤＣコンバータが内蔵される場合もある。
【０００３】
図１は、本発明者が検討したＡＣ／ＤＣコンバータ１００ｒの基本構成を示すブロック図である。ＡＣ／ＤＣコンバータ１００ｒは主としてフィルタ１０２、整流回路１０４、平滑キャパシタ１０６およびＤＣ／ＤＣコンバータ２００ｒを備える。
【０００４】
商用交流電圧ＶＡＣは、ヒューズおよび入力キャパシタ（不図示）を介してフィルタ１０２に入力される。フィルタ１０２は、商用交流電圧ＶＡＣのノイズを除去する。整流回路１０４は、商用交流電圧ＶＡＣを全波整流するダイオードブリッジ回路である。整流回路１０４の出力電圧は、平滑キャパシタ１０６によって平滑化され、直流電圧ＶＩＮに変換される。
【０００５】
絶縁型のＤＣ／ＤＣコンバータ２００ｒは、入力端子Ｐ１に直流電圧ＶＩＮを受け、それを降圧して、目標値に安定化された出力電圧ＶＯＵＴを出力端子Ｐ２に接続される負荷（不図示）に供給する。
【０００６】
ＤＣ／ＤＣコンバータ２００ｒは、１次側コントローラ２０２、フォトカプラ２０４、シャントレギュレータ２０６、出力回路２１０およびその他の回路部品を備える。出力回路２１０は、トランスＴ１、ダイオードＤ１、出力キャパシタＣ１、スイッチングトランジスタＭ１、を含む。出力回路２１０のトポロジーは、一般的なフライバックコンバータのそれであるため、説明を省略する。
【０００７】
スイッチングトランジスタＭ１がスイッチングすることにより、入力電圧ＶＩＮが降圧され、出力電圧ＶＯＵＴが生成される。そしてコントローラ２０２は、スイッチングトランジスタＭ１のスイッチングのデューティ比を調節することにより、出力電圧ＶＯＵＴを目標値に安定化させる。
【０００８】
ＤＣ／ＤＣコンバータ２００ｒの出力電圧ＶＯＵＴは、抵抗Ｒ１、Ｒ２により分圧される。シャントレギュレータ２０６は、分圧された電圧（電圧検出信号）ＶＳと所定の基準電圧ＶＲＥＦ（不図示）の誤差を増幅し、誤差に応じた誤差電流ＩＥＲＲを、フォトカプラ２０４の入力側の発光素子（発光ダイオード）から引き込む（シンク）。
【０００９】
フォトカプラ２０４の出力側の受光素子（フォトトランジスタ）には、２次側の誤差電流ＩＥＲＲに応じたフィードバック電流ＩＦＢが流れる。このフィードバック電流ＩＦＢが、抵抗およびキャパシタにより平滑化され、コントローラ２０２のフィードバック（ＦＢ）端子に入力される。コントローラ２０２は、ＦＢ端子の電圧（フィードバック電圧）ＶＦＢにもとづいてスイッチングトランジスタＭ１のデューティ比を調節する。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２０１０−０７４９５９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
絶縁型ＤＣ／ＤＣコンバータでは、１次側のみでなく２次側においても、過電圧状態、温度異常、過電流状態などの異常が発生しうるところ、図１の構成ではそれを検出することができず、２次側に関しては回路保護機能が存在しない。
【００１２】
本発明はこうした課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、２次側の異常を検出し、異常発生時には回路を保護可能なＤＣ／ＤＣコンバータの提供にある。
【課題を解決するための手段】
【００１３】
本発明のある態様は、負荷に電力を供給する絶縁同期整流型ＤＣ／ＤＣコンバータの２次側に配置され、ＤＣ／ＤＣコンバータの２次側の同期整流トランジスタを制御する同期整流コントローラに関する。絶縁同期整流型ＤＣ／ＤＣコンバータは、１次巻線および２次巻線を有するトランスと、トランスの１次巻線と接続されるスイッチングトランジスタと、トランスの２次巻線と接続される同期整流トランジスタと、フィードバック用フォトカプラと、フィードバック用フォトカプラの出力側と接続され、フィードバック用フォトカプラからのフィードバック信号に応じてスイッチングトランジスタをスイッチングする１次側コントローラと、を備える。同期整流コントローラは、同期整流トランジスタをスイッチングする駆動回路と、ＤＣ／ＤＣコンバータの２次側の異常を検出する異常検出回路と、異常の発生を外部に通知するためのフェイル端子と、を備え、単一のモジュールにパッケージ化される。
【００１４】
この態様によると、２次側の同期整流コントローラに、異常検出機能を設け、その結果を示すフェイル信号を外部に取り出すことにより、他のＩＣとの協調動作により、回路保護を実現できる。
【００１５】
フェイル端子には、負荷が接続されてもよい。この場合、異常発生の通知を受けた負荷において、動作を停止したり、消費電流を低減させることで、回路を保護できる。
【００１６】
負荷は、マイクロコントローラと、マイクロコントローラの制御下に置かれる少なくともひとつの回路と、を含んでもよい。フェイル端子には、マイクロコントローラが接続されてもよい。
この場合、異常発生の通知を受けたマイクロコントローラが、その制御下にある回路を停止させ、あるいは消費電流を低減させることで、回路を保護できる。
【００１７】
ＤＣ／ＤＣコンバータから負荷への出力電圧の供給経路上には遮断・導通が切りかえ可能なロードスイッチが設けられてもよい。フェイル端子には、ロードスイッチの制御端子が接続されてもよい。
この場合、異常発生時にロードスイッチをオフすることで、負荷を保護することができる。
【００１８】
ＤＣ／ＤＣコンバータは、その出力側が１次側コントローラと接続されたエラー通知用フォトカプラをさらに備えてもよい。同期整流コントローラのフェイル端子は、異常の発生を１次側コントローラに通知するために、エラー通知用フォトカプラの入力側と接続されてもよい。
この場合、異常発生の通知を受けた１次側コントローラが、スイッチングトランジスタを停止させ、トランスの２次側に供給する電力を低下させることで、回路を保護できる。
【００１９】
ある態様の同期整流コントローラは、フィードバック用フォトカプラの入力側と接続されるフォトカプラ接続端子と、ＤＣ／ＤＣコンバータの出力電圧に応じた電圧検出信号とその目標電圧の誤差を増幅し、誤差に応じた電流をフォトカプラ接続端子を介してフィードバック用フォトカプラの入力側から引き込むエラーアンプと、をさらに備え、単一のモジュールにパッケージ化されてもよい。
この態様では、シャントレギュレータに代えて、同期整流コントローラに内蔵されたエラーアンプによって、フォトカプラの入力側の電流を生成することとした。これにより、エラーアンプの消費電流をシャントレギュレータに比べて大幅に低減することができ、効率を改善できる。
【００２０】
エラーアンプと駆動回路は電源プレーンが独立しており、またそれらのグランドプレーンが独立していてもよい。
これにより、同期整流トランジスタを、トランスの２次巻線の高電位側（出力端子側）に配置することができる。
【００２１】
エラーアンプの電源プレーンには、フォトカプラ接続端子の電圧から生成された内部電源電圧が供給され、エラーアンプのグランドプレーンにはＤＣ／ＤＣコンバータの２次側の接地電位が供給されてもよい。
【００２２】
同期整流トランジスタは、２次巻線の高電位側に挿入されるものであり、トランスは、その２次側に設けられた補助巻線をさらに有してもよい。ＤＣ／ＤＣコンバータは、補助巻線を利用して同期整流トランジスタと２次巻線の間のラインの電位を基準とした外部電源電圧を生成するよう構成され、駆動回路のグランドプレーンには、ラインの電位が供給され、駆動回路の電源プレーンには、外部電源電圧が供給されてもよい。
【００２３】
エラーアンプと駆動回路は、別々の半導体チップに集積化されてもよい。これにより、エラーアンプと駆動回路のアイソレーションを高めることができる。
【００２４】
同期整流コントローラは、同期整流トランジスタをさらに備えて単一のモジュールにパッケージ化されてもよい。
【００２５】
ＤＣ／ＤＣコンバータはフライバック型であってもよいし、フォワード型であってもよい。
【００２６】
本発明の別の態様は、ＤＣ／ＤＣコンバータに関する。ＤＣ／ＤＣコンバータは、１次巻線および２次巻線を有するトランスと、トランスの１次巻線と接続されるスイッチングトランジスタと、トランスの２次巻線と接続される同期整流トランジスタと、出力キャパシタと、フォトカプラと、同期整流トランジスタをスイッチングするとともに、出力キャパシタの出力電圧とその目標レベルの誤差に応じた電流を、フォトカプラの入力側に供給する上述のいずれかの同期整流コントローラと、フォトカプラの出力側と接続され、同期整流コントローラが生成した電流に応じたフィードバック信号に応じて、スイッチングトランジスタを駆動する１次側コントローラと、を備える。
【００２７】
本発明の別の態様は、電源装置（ＡＣ／ＤＣコンバータ）に関する。電源装置は、商用交流電圧をフィルタリングするフィルタと、フィルタの出力電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧し、負荷に供給する上述のＤＣ／ＤＣコンバータと、を備える。
【００２８】
本発明の別の態様は、電子機器に関する。電子機器は、負荷と、商用交流電圧をフィルタリングするフィルタと、フィルタの出力電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧し、負荷に供給する上述のＤＣ／ＤＣコンバータと、を備える。
【００２９】
本発明の別の態様は、ＡＣアダプタに関する。ＡＣアダプタは、商用交流電圧をフィルタリングするフィルタと、フィルタの出力電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧し、直流出力電圧を生成する上述のＤＣ／ＤＣコンバータと、を備える。
【００３０】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００３１】
本発明のある態様によれば、絶縁同期整流型ＤＣ／ＤＣコンバータにおいて２次側の異常を検出し、異常発生時には回路を保護できる。
【図面の簡単な説明】
【００３２】
【図１】本発明者が検討したＡＣ／ＤＣコンバータの基本構成を示すブロック図である。
【図２】第１の実施の形態に係るＡＣ／ＤＣコンバータの回路図である。
【図３】同期整流コントローラを備えるＤＣ／ＤＣコンバータの別の構成例を示す回路図である。
【図４】同期整流コントローラを備えるＤＣ／ＤＣコンバータの別の構成例を示す回路図である。
【図５】同期整流コントローラの具体的な構成例を示す回路図である。
【図６】第２の実施の形態に係る同期整流コントローラを備えるＤＣ／ＤＣコンバータの回路図である。
【図７】図７（ａ）は、ＰＦＭモードにおける図６のＤＣ／ＤＣコンバータの動作波形図であり、図７（ｂ）は、図１のＤＣ／ＤＣコンバータの動作波形図である。
【図８】第３の実施の形態に係るＡＣ／ＤＣコンバータの回路図である。
【図９】第４の実施の形態に係るＤＣ／ＤＣコンバータの回路図である。
【図１０】ＡＣ／ＤＣコンバータを備えるＡＣアダプタを示す図である。
【図１１】図１１（ａ）、（ｂ）は、ＡＣ／ＤＣコンバータを備える電子機器を示す図である。
【図１２】第１変形例に係る同期整流コントローラを備えるＤＣ／ＤＣコンバータの回路図である。
【図１３】第２変形例に係る同期整流コントローラを備えるＤＣ／ＤＣコンバータの回路図である。
【発明を実施するための形態】
【００３３】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００３４】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００３５】
（第１の実施の形態）
図２は、第１の実施の形態に係るＡＣ／ＤＣコンバータ１００の回路図である。ＡＣ／ＤＣコンバータ１００は、フィルタ１０２、整流回路１０４、絶縁型のＤＣ／ＤＣコンバータ２００を備える。
【００３６】
絶縁型のＤＣ／ＤＣコンバータ２００は、１次側コントローラ２０２、フォトカプラ２０４、シャントレギュレータ２０６、出力回路２１０、同期整流コントローラ３００を備える。出力回路２１０は、フライバック同期整流型のトポロジーを有し、トランスＴ１、１次巻線Ｗ１に接続されたスイッチングトランジスタＭ１、２次巻線Ｗ２に接続された同期整流トランジスタＭ２、出力キャパシタＣ１を備える。本実施の形態において同期整流トランジスタＭ２は、トランスＴ１の２次巻線Ｗ２よりも低電位側（接地電位側）に挿入されている。
【００３７】
同期整流コントローラ３００は、ＤＣ／ＤＣコンバータ２００の２次側に配置され、同期整流トランジスタＭ２をスイッチングする。ＶＤ端子には、同期整流トランジスタＭ２のドレイン電圧ＶＤが入力される。ＯＵＴ端子には同期整流トランジスタＭ２のゲートが接続される。なお同期整流トランジスタＭ２は、同期整流コントローラ３００に内蔵されてもよい。電圧検出（ＶＯ）端子には、出力電圧ＶＯＵＴに応じた電圧検出信号ＶＳが入力される。ＧＮＤ端子は、トランスＴ１の２次側の接地ラインと接続される。
【００３８】
同期整流コントローラ３００は、駆動回路３０２および異常検出回路３６０を備え、単一のモジュールにパッケージ化される。駆動回路３０２は、同期整流トランジスタＭ２をスイッチングする。より具体的には駆動回路３０２は、パルス信号Ｓ１を生成するパルス発生器３０４と、パルス信号Ｓ１にもとづいて同期整流トランジスタＭ２をスイッチングするドライバ３０６と、を備える。
【００３９】
パルス発生器３０４の構成およびパルス信号Ｓ１の生成方法は特に限定されないが、たとえばパルス発生器３０４は、少なくとも同期整流トランジスタＭ２の両端間電圧、つまりドレインソース間電圧ＶＤＳにもとづいてパルス信号Ｓ１を生成する。より具体的にはパルス発生器３０４は、ドレインソース間電圧ＶＤＳと、２つの負のしきい値電圧ＶＴＨ１、ＶＴＨ２にもとづいてパルス信号Ｓ１を生成する。２つのしきい値は、ＶＴＨ１＜ＶＴＨ２＜０となるよう定められる。たとえばＶＴＨ１＝−５０ｍＶ、ＶＴＨ２＝−１０ｍＶである。パルス発生器３０４は、ドレインソース電圧ＶＤＳが負の第１しきい値ＶＴＨ１より低くなると、パルス信号Ｓ１を、同期整流トランジスタＭ２のオンを指示するレベル（オンレベル、たとえばハイレベル）とし、その後、ドレインソース間電圧ＶＤＳがＶＴＨ２より高くなると、同期整流トランジスタＭ２のオフを指示するレベル（オフレベル、たとえばローレベル）とする。
【００４０】
異常検出回路３６０は、ＤＣ／ＤＣコンバータ２００の２次側の異常を検出する。異常は、過電圧状態、温度異常状態、過電流状態などが例示されるが、特に限定されない。また各異常を検出する方法も限定されない。たとえば過電圧状態は、ＤＣ／ＤＣコンバータ２００の出力ラインや任意のノードの電位を監視し、しきい値電圧と比較することにより検出できる。温度異常状態は、サーミスタなどを利用して検出することができる。過電流状態は、同期整流トランジスタＭ２の両端間の電圧をしきい値電圧と比較することにより検出したり、あるいは、同期整流トランジスタＭ２と直列にセンス抵抗を挿入し、センス抵抗の電圧降下をしきい値電圧と比較することにより検出できる。
【００４１】
同期整流コントローラ３００には、異常検出回路３６０が検出した異常の発生を、外部に通知するためのフェイル（ＦＡＩＬ）端子が設けられる。ＦＡＩＬ端子はいわゆるオープンドレイン（オープンコレクタ）形式であり、ＦＡＩＬ端子に接続された出力トランジスタ３６２のオン、オフに応じて、異常の有無を通知してもよい。
【００４２】
以上がＤＣ／ＤＣコンバータ２００の構成である。続いてその効果を説明する。
【００４３】
同期整流トランジスタＭ２は、そのバックゲートとドレイン間に寄生ダイオード（ボディダイオード）を有する。したがって、異常発生時に同期整流トランジスタＭ２をオフしただけでは、ＤＣ／ＤＣコンバータ２００はダイオード整流方式で動作し続けることとなり、回路保護にはならない。そこで２次側の同期整流コントローラ３００に、異常検出機能を内蔵し、その結果を示すフェイル信号Ｓ２を同期整流コントローラ３００から外部に取り出せるようにＦＡＩＬ端子を設けることにより、他のＩＣとの協調動作により、回路保護を実現できる。
【００４４】
図２においてＦＡＩＬ端子は、ＤＣ／ＤＣコンバータ２００の負荷５００と接続される。これにより、異常発生の通知Ｓ２を受けた負荷５００において、動作を停止したり、消費電流を低減させることで、回路を保護できる。
【００４５】
たとえば負荷５００は、マイクロコントローラ５０２と、マイクロコントローラ５０２の制御下に置かれる少なくともひとつの回路５０４と、を含む。ＦＡＩＬ端子には、マイクロコントローラ５０２が接続される。マイクロコントローラ５０２は、異常発生の通知Ｓ２を受けると、その制御下にある回路５０４を停止させ、あるいは消費電流を低減させることで、回路を保護できる。
【００４６】
図３は、同期整流コントローラ３００を備えるＤＣ／ＤＣコンバータ２００の別の構成例を示す回路図である。ＤＣ／ＤＣコンバータ２００は、フィードバック用のフォトカプラ２０４に加えて、エラー通知用フォトカプラ２０８を備える。エラー通知用フォトカプラ２０８の入力側の発光素子は、ＦＡＩＬ端子に接続され、出力側の受光素子は、１次側コントローラ２０２のフェイル端子（ＦＡＩＬ）と接続される。
【００４７】
同期整流コントローラ３００のＦＡＩＬ端子から出力されるフェイル信号Ｓ２は、エラー通知用フォトカプラ２０８を介して、１次側のコントローラ２０２に送信される。異常発生の通知を受けた１次側コントローラ２０２は、スイッチングトランジスタＭ１を停止させ、あるいは、スイッチングトランジスタＭ１のスイッチングのデューティ比を低下させることにより、トランスＴ１の２次側に供給する電力を低下させることで、回路を保護できる。
【００４８】
図４は、同期整流コントローラ３００を備えるＤＣ／ＤＣコンバータ２００のさらに別の構成例を示す回路図である。ＤＣ／ＤＣコンバータ２００から負荷５００への出力電圧ＶＯＵＴの供給経路上には、遮断・導通が切りかえ可能なロードスイッチ１０８が設けられる。たとえばロードスイッチ１０８は図４に示すように出力端子Ｐ２と負荷５００の間に挿入されてもよいし、抵抗Ｒ１と出力ラインの接続ノードと出力端子Ｐ２の間に設けられてもよい。ロードスイッチ１０８はたとえばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を含み、その制御端子（ゲート）はＦＡＩＬ端子と接続される。
【００４９】
同期整流コントローラ３００のＦＡＩＬ端子から出力されるフェイル信号Ｓ２は、ロードスイッチ１０８の制御端子に入力される。異常発生の通知を受けたロードスイッチ１０８はオフとなり、ＤＣ／ＤＣコンバータ２００から負荷５００への電力供給が停止する。これにより回路を保護できる。
【００５０】
図５は、同期整流コントローラ３００の具体的な構成例を示す回路図である。
トランスＴ１の１次側には、スイッチングトランジスタＭ１と直列にセンス抵抗Ｒｓが設けられる。コントローラ２０２は、センス抵抗Ｒｓの電圧降下にもとづいて１次側電流をモニタする。１次側電流は、電流モード制御に利用され、あるいは過電流保護に利用される。コントローラ２０２の構成は特に限定されず、ピーク電流モード、平均電流モード、オフ時間固定モードなどのパルス変調器を含んでもよい。
【００５１】
またトランスＴ１の補助巻線Ｗ３には、整流ダイオードＤ３、平滑キャパシタＣ３が接続される。平滑キャパシタＣ３に生ずる電圧は、コントローラ２０２の電源電圧として利用される。
【００５２】
続いて同期整流コントローラ３００について説明する。同期整流コントローラ３００は同期整流トランジスタＭ２を内蔵する。同期整流コントローラ３００は、２つの半導体チップ（ダイ）ＳＣ１、ＳＣ２を含む。半導体チップＳＣ１は高耐圧プロセスで製造され、同期整流トランジスタＭ２が集積化される。半導体チップＳＣ２には、駆動回路３０２および異常検出回路３６０、トランジスタ３６２が集積化される。
【００５３】
駆動回路３０２は、パルス発生器３０４、ドライバ３０６に加えて、ＵＶＬＯ回路３２０、内部レギュレータ３２２を含む。ＵＶＬＯ（低電圧ロックアウト）回路３２０は、ＶＣＣ端子の電圧がしきい値（３Ｖ）より低くなると、駆動回路３０２を停止する。内部レギュレータ３２２は、ＶＣＣ端子の電圧をレギュレートし、その他の回路に供給する。
【００５４】
パルス発生器３０４は、ブランキング回路３３０、セットコンパレータ３３２、リセットコンパレータ３３４、ＡＮＤゲート３３６、ＯＲゲート３３８、フリップフロップ３４０、ブランキング回路３４２を含む。
【００５５】
同期整流トランジスタＭ２のドレイン端子と、セットコンパレータ３３２、リセットコンパレータ３３４の入力端子（−）の間には、図示しない高耐圧クランプ回路が挿入される。セットコンパレータ３３２は、同期整流トランジスタＭ２のドレインソース間電圧ＶＤＳを第１しきい値電圧ＶＴＨ１（＝−５０ｍＶ）と比較する。ＶＤＳ＜ＶＴＨ１となりセットコンパレータ３３２の出力（セットパルス）がアサート（ハイレベル）されると、フリップフロップ３４０の出力（パルス信号）Ｓ１がオンレベル（ハイレベル）に遷移する。
【００５６】
リセットコンパレータ３３４は、同期整流トランジスタＭ２のドレインソース間電圧ＶＤＳを第２しきい値電圧ＶＴＨ２（＝−１０ｍＶ）と比較する。ＶＤＳ＞ＶＴＨ２となりリセットコンパレータ３３４の出力（リセットパルス）がネゲート（ローレベル）されると、フリップフロップ３４０がリセットされ、その出力Ｓ１がオフレベル（ローレベル）に遷移する。
【００５７】
ブランキング回路３３０、ブランキング回路３４２はそれぞれ、同期整流トランジスタＭ２のドレイン電圧ＶＤがノイズにより変動する期間、セットコンパレータ３３２からのセットパルス、リセットコンパレータ３３４からのリセットパルスをマスクするために利用される。それぞれのブランキング（マスク）時間は、Ｔ＿ＢＬＡＮＫ１端子、Ｔ＿ＢＬＡＮＫ２端子に外付けされる抵抗Ｒ１１、Ｒ１２により設定可能である。ＡＮＤゲート３３６は、セットパルスとブランキング回路３３０の出力の論理積をとることにより、セットパルスをマスクする。同様に、ＯＲゲート３３８は、リセットパルスとブランキング回路３４２の出力の論理和をとることにより、リセットパルスをマスクする。
【００５８】
同期整流コントローラ３００のＦＡＩＬ端子は、図２に示すように負荷５００と接続され、あるいは図３に示すようにエラー通知用フォトカプラ２０８と接続される。
【００５９】
異常検出回路３６０は、ＯＶＰ（Over Voltage Protection）コンパレータ３６４、温度保護コンパレータ３６６、ＯＲゲート３６８、タイマ３７０、フリップフロップ３７２を含む。ＯＶＰ端子には、出力電圧ＶＯＵＴに応じた電圧検出信号ＶＳ'が入力される。ＶＳ'は、図示しない抵抗ペアにより出力電圧ＶＯＵＴを分圧することにより生成される。ＯＶＰコンパレータ３６４は、ＯＶＰ端子の電圧ＶＳ'を、所定のしきい値と比較し、過電圧状態を検出するとその出力をアサートする。
【００６０】
ＮＴＣ端子には、負温度係数（Negative Temperature Coefficient）を有するサーミスタ２２０が接続される。サーミスタ２２０は、発熱素子たとえば同期整流トランジスタＭ２の近傍に配置される。温度保護コンパレータ３６６は、サーミスタ２２０に生ずる電圧を所定のしきい値と比較し、過電圧状態を検出するとその出力をアサートする。ＯＲゲート３６８は、ＯＶＰコンパレータ３６４、温度保護コンパレータ３６６それぞれの出力の論理和を生成する。タイマ３７０は、ＯＲゲート３６８の出力がアサートされた時間が、所定の判定時間以上持続すると、つまり何からの異常状態が判定時間以上持続すると、フリップフロップ３７２にトリガを与える。トリガが与えられたフリップフロップ３７２の出力はハイレベルに遷移し、トランジスタ３６２がオンとなる。
【００６１】
なお異常検出回路３６０の構成は、図５のそれには限定されずＯＶＰコンパレータ３６４、温度保護コンパレータ３６６の一方のみを備えてもよいし、そのほかの異常検出手段を備えてもよい。また保護の形式は、タイマーラッチ型に限られず、自動復帰方式などその他の方式であってもよい。
【００６２】
（第２の実施の形態）
図６は、第２の実施の形態に係る同期整流コントローラ３００ａを備えるＤＣ／ＤＣコンバータ２００ａの回路図である。
同期整流コントローラ３００ａは、図２の同期整流コントローラ３００加えて、エラーアンプ３１０と、フォトカプラ接続端子（ＰＣ）端子を備える。ＰＣ端子には、フォトカプラ２０４の入力側の発光素子（発光ダイオード）のカソードが接続される。
【００６３】
エラーアンプ３１０は、ＤＣ／ＤＣコンバータ２００ａの出力電圧ＶＯＵＴに応じた電圧検出信号ＶＳとその目標電圧ＶＲＥＦの誤差を増幅し、誤差に応じた電流ＩＥＲＲを、ＰＣ端子を介してフォトカプラ２０４から引き込む（シンク）。エラーアンプ３１０は、オープンコレクタあるいはオープンドレイン形式の出力段を有しており、出力段のトランジスタ３１２のコレクタ（あるいはドレイン）はＰＣ端子と接続される。差動アンプ３１４は、電圧検出信号ＶＳと基準電圧ＶＲＥＦの誤差に応じて、トランジスタ３１２のベース電流あるいはゲート電圧を制御する。本実施の形態では、トランジスタ３１２のコレクタとＰＣ端子の間のダイオードＤ２は、回路保護あるいは電圧のレベルシフトを目的として挿入されるが、別の実施の形態において省略してもよい。
【００６４】
以上が同期整流コントローラ３００ａを備えるＤＣ／ＤＣコンバータ２００ａの構成である。続いてその動作を説明する。
【００６５】
電圧検出信号ＶＳが基準電圧ＶＲＥＦより高くなると出力トランジスタ３１２が引き込む電流ＩＥＲＲは増大し、フォトカプラ２０４の出力側の受光素子（フォトトランジスタ）の電流ＩＦＢも増大する。このときフィードバック電圧ＶＦＢは低下し、したがってスイッチングトランジスタＭ１のデューティ比（オン時間）は低下し、電圧検出信号ＶＳが基準電圧ＶＲＥＦに近づく方向（低下）にフィードバックがかかる。反対に電圧検出信号ＶＳが基準電圧ＶＲＥＦより低くなると出力トランジスタ４１２が引き込む電流ＩＥＲＲは減少し、受光素子の電流ＩＦＢも減少する。このときフィードバック電圧ＶＦＢは増大し、したがってスイッチングトランジスタＭ１のデューティ比が増大し、電圧検出信号ＶＳが基準電圧ＶＲＥＦに近づく方向（上昇）にフィードバックがかかる。このようにしてＤＣ／ＤＣコンバータ２００の出力電圧ＶＯＵＴはその目標レベルに安定化される。
【００６６】
ＤＣ／ＤＣコンバータ２００によれば、以下の効果を得ることができる。
この同期整流コントローラ３００では、エラーアンプ３１０を駆動回路３０２と同一の半導体チップに集積化することにより、図１のシャントレギュレータ２０６に比べて、エラーアンプ３１０の消費電流を大幅に低減できる。
【００６７】
具体的には、図１のＤＣ／ＤＣコンバータ２００ｒにおいて、市販されるシャントレギュレータ２０６を用いた場合、その消費電流は７００μＡ程度であり、その内訳は、１５０μＡがフォトカプラ２０４の入力側の発光素子に流れる電流であり、残りの５５０μＡがシャントレギュレータ２０６の動作電流ＩＤＤであるものとする。動作電流ＩＤＤは発光素子およびそれと並列な抵抗を介して供給され、損失となっている。
【００６８】
これに対して、図６のエラーアンプ３１０は、その出力電流ＩＥＲＲが１５０μＡとシャントレギュレータ２０６と同じであったとしても、そのときの動作電流ＩＤＤを５０μＡ程度まで低減することができ、ＤＣ／ＤＣコンバータ２００ａの、特に軽負荷状態における効率を改善できる。
【００６９】
ここで同期整流コントローラ３００ａの電源（ＶＣＣ）端子は、たとえばＤＣ／ＤＣコンバータ２００ａの出力ラインと接続され、同期整流コントローラ３００ａは出力電圧ＶＯＵＴを電源電圧（たとえば２４Ｖ）として動作する。そうすると、エラーアンプ３１０の消費電力は、２４×２００μＡ＝４．８ｍＷとなる。一方、同じ条件での図１のシャントレギュレータ２０６の消費電力は、２４Ｖ×７００μＡ＝１６．８ｍＷとなるため、図６のＤＣ／ＤＣコンバータ２００ａによれば、１０ｍＷ以上も消費電力を低減できる。
【００７０】
加えて同期整流コントローラ３００ａによれば、以下の効果を得られる。
軽負荷時において、効率を高めるためにＤＣ／ＤＣコンバータ２００ａを間欠動作（ＰＦＭモードとも称される）させる場合がある。図７（ａ）は、ＰＦＭモードにおける図６のＤＣ／ＤＣコンバータ２００ａの動作波形図である。図７（ｂ）には、比較のために図１のＤＣ／ＤＣコンバータ２００ｒの動作波形図を示す。
【００７１】
ＰＦＭモードでは１次側のスイッチングトランジスタＭ１をある時間ＴＯＮ、オンした後に、オフする。そして出力電圧ＶＯＵＴが基準レベル付近のしきい値に低下すると、スイッチングトランジスタＭ１を再度ターンオンする。
【００７２】
スイッチングトランジスタＭ１のオフ時間ＴＯＦＦは、出力キャパシタＣ１の容量Ｃ、出力電圧ＶＯＵＴのリップルΔＶ、出力キャパシタＣ１からの放電電流Ｉを用いて以下の式で与えられる。
ＴＯＦＦ＝Ｃ・ΔＶ／Ｉ
またＤＣ／ＤＣコンバータのスイッチング周期ｔは、以下の式で与えられる。
ｔ＝（ＴＯＮ＋ＴＯＦＦ）＝ＴＯＮ＋Ｃ・ΔＶ／Ｉ
【００７３】
ここでＩは出力キャパシタＣ１からの放電電流であり、軽負荷時にはシャントレギュレータ２０６あるいはエラーアンプ３１０の消費電流と等しい。いま出力キャパシタＣ１の容量を１００μＦ、リップルΔＶ＝１００ｍＶ、ＴＯＮ≒０とすれば、図１のＤＣ／ＤＣコンバータ２００ｒのスイッチング周期ｔ１、図６のＤＣ／ＤＣコンバータ２００ａのスイッチング周期ｔ２はそれぞれ以下で与えられる。
ｔ１≒１００μＡ×１００ｍＶ／７００μＡ＝１４．２８ｍｓ
ｔ２≒１００μＡ×１００ｍＶ／２００μＡ＝５０ｍｓ
【００７４】
つまり図６のＤＣ／ＤＣコンバータ２００ａによれば、図１のＤＣ／ＤＣコンバータ２００ｒに比べて軽負荷時における１次側のスイッチング周波数を１／３以下に減らすことができる。これによりコントローラ２０２がスイッチングトランジスタＭ１のゲートを充放電するのに使用されるスイッチング損失を１／３以下に減らすことができる。
【００７５】
さらに駆動回路３０２とエラーアンプ３１０をパッケージ化することにより、ＤＣ／ＤＣコンバータ２００あるいはＡＣ／ＤＣコンバータ１００の設計を簡易化することができる。
【００７６】
（第３の実施の形態）
図８は、第３の実施の形態に係るＡＣ／ＤＣコンバータ１００ｄの回路図である。出力回路２１０ｄの同期整流トランジスタＭ２は、トランスＴ１の２次巻線Ｗ２の高電位側に設けられる。
【００７７】
同期整流コントローラ３００ｄは、駆動回路３０２ｄおよび異常検出回路３６０を含む。それぞれの基本構成および動作は図２と同様であるが、本実施の形態では、駆動回路３０２ｄと異常検出回路３６０は、電源プレーンが独立であり、またグランドプレーンも独立に構成される。駆動回路３０２ｄと異常検出回路３６０は、別々の半導体チップ（ダイ）に集積化され、単一のモジュールにパッケージ化される。なお、プロセスデザインルールが、同一ダイ内に、独立した（アイソレートされた）２個の電源プレーン、２個のグランドプレーンを許容する場合、駆動回路３０２ｄと異常検出回路３６０を単一のチップに集積化してもよい。
【００７８】
駆動回路３０２ｄのグランドプレーンは、ＧＮＤ１端子を介して、同期整流トランジスタＭ２のソースと接続される。ＶＤ端子は、同期整流トランジスタＭ２のドレインと接続される。
【００７９】
トランスＴ１の補助巻線Ｗ４、ダイオードＤ４、キャパシタＣ４は、同期整流トランジスタＭ２のソースを基準として、外部電源電圧ＶＣＣ１を生成する。外部電源電圧ＶＣＣ１は、同期整流コントローラ３００ｄの電源端子ＶＣＣを介して駆動回路３０２ｄの電源プレーンに供給される。
【００８０】
一方、異常検出回路３６０およびトランジスタ３６２のグランドプレーンは、ＧＮＤ２端子を介して、２次側のグランドと接続される。また異常検出回路３６０およびトランジスタ３６２の電源プレーンには、駆動回路３０２ｄとは別の内部電源電圧ＶＣＣ２が供給される。
【００８１】
この構成によれば、第１の実施の形態と同様に、２次側の消費電流を低減することができる。また軽負荷時における１次側のスイッチング損失を低減できる。
【００８２】
また第２の実施の形態では、駆動回路３０２ｄ、異常検出回路３６０のグランドプレーン、電源プレーンそれぞれを独立させた。これにより、同期整流トランジスタＭ２をハイサイド側に挿入するアプリケーションにおいても、駆動回路３０２ｄにより、同期整流トランジスタＭ２をそのソース電圧をグランドプレーンとして駆動しつつ、異常検出回路３６０、トランジスタ３６２によりフェイル信号Ｓ２を、トランス２次側の接地電位を基準として生成することができる。
【００８３】
（第４の実施の形態）
図９は、第４の実施の形態に係るＤＣ／ＤＣコンバータ２００ｅの回路図である。同期整流コントローラ３００ｅは、３つの半導体チップＳＣ３、ＳＣ４、ＳＣ５を含む。半導体チップＳＣ３は、高耐圧プロセスで製造され、ゲートに所定のバイアス電圧ＶＧが印加されたＦＥＴであるトランジスタＭ１０を含み、同期整流トランジスタＭ２のドレイン電圧ＶＤをクランプする。トランジスタＭ１０によりクランプされたドレイン電圧ＶＤ’は、セットコンパレータ３３２、リセットコンパレータ３３４に入力される。半導体チップＳＣ４は図８の駆動回路３０２ｄに対応し、図５と同様の構成を有するパルス発生器３０４およびドライバ３０６を含む。
【００８４】
半導体チップＳＣ５には、異常検出回路３６０、トランジスタ３６２に加えて、エラーアンプ３１０ｅ、ＵＶＬＯ回路３５０、内部レギュレータ３５２、が形成される。ＵＶＬＯ回路３５０は、ＰＣ端子（ＳＨ＿ＯＵＴピン）の電圧を所定のしきい値電圧（１．４Ｖ）と比較し、低電圧状態において半導体チップＳＣ５上の回路を停止する。また内部レギュレータ３５２は、ＰＣ端子の電圧を受け、それを安定化して得られる内部電源電圧ＶＣＣ２をエラーアンプ３１０ｅおよび異常検出回路３６０に供給する。本実施の形態において、ダイオードＤ２は、ＰＣ端子の電圧をトランジスタ３１２の状態にかかわらず、ツェナー電圧Ｖｚを下限としてクランプする機能を果たし、これにより所定レベルの内部電源電圧ＶＣＣ２が確実に生成されて半導体チップＳＣ５内の安定動作が保証される。
【００８５】
以上が第４の実施の形態に係る同期整流コントローラ３００ｅの構成である。
この同期整流コントローラ３００ｅによれば、第１の実施の形態と同様に、２次側の消費電流を低減することができる。また軽負荷時における１次側のスイッチング損失を低減できる。
【００８６】
また第４の実施の形態では、駆動回路３０２ｅ、エラーアンプ３１０ｄのグランドプレーン、電源プレーンそれぞれを独立させた。これにより、同期整流トランジスタＭ２をハイサイド側に挿入するアプリケーションにおいても、駆動回路３０２ｅにより、同期整流トランジスタＭ２をそのソース電圧をグランドプレーンとして駆動しつつ、エラーアンプ３１０ｅにより、フォトカプラ２０４をトランス２次側の接地電位をグランドプレーンとして駆動することができる。
【００８７】
続いて、ＤＣ／ＤＣコンバータ２００の用途を説明する。
図１０は、ＡＣ／ＤＣコンバータ１００を備えるＡＣアダプタ８００を示す図である。ＡＣアダプタ８００は、プラグ８０２、筐体８０４、コネクタ８０６を備える。プラグ８０２は、図示しないコンセントから商用交流電圧ＶＡＣを受ける。ＡＣ／ＤＣコンバータ１００は、筐体８０４内に実装される。ＡＣ／ＤＣコンバータ１００により生成された直流出力電圧ＶＯＵＴは、コネクタ８０６から電子機器８１０に供給される。電子機器８１０は、ノートＰＣ、デジタルカメラ、デジタルビデオカメラ、携帯電話、携帯オーディオプレイヤなどが例示される。
【００８８】
図１１（ａ）、（ｂ）は、ＡＣ／ＤＣコンバータ１００を備える電子機器９００を示す図である。図１１（ａ）、（ｂ）の電子機器９００はディスプレイ装置であるが、電子機器９００の種類は特に限定されず、オーディオ機器、冷蔵庫、洗濯機、掃除機など、電源装置を内蔵する機器であればよい。
プラグ９０２、図示しないコンセントから商用交流電圧ＶＡＣを受ける。ＡＣ／ＤＣコンバータ１００は、筐体８０４内に実装される。ＡＣ／ＤＣコンバータ１００により生成された直流出力電圧ＶＯＵＴは、同じ筐体９０４内に搭載される、マイコン、ＤＳＰ（Digital Signal Processor）、電源回路、照明機器、アナログ回路、デジタル回路などの負荷に供給される。
【００８９】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００９０】
（第１変形例）
図１２は、第１変形例に係る同期整流コントローラ３００ｂを備えるＤＣ／ＤＣコンバータ２００ｂの回路図である。図６の相違点を説明する。第１抵抗Ｒ１および第２抵抗Ｒ２は、エラーアンプ３１０と同一の半導体チップに集積化され、同期整流コントローラ３００ｂに内蔵されている。第１抵抗Ｒ１および第２抵抗Ｒ２は、ＶＯ端子とエラーアンプ３１０が集積化される半導体チップのグランドプレーン（接地ライン）の間に直列に設けられる。
【００９１】
第１抵抗Ｒ１および第２抵抗Ｒ２は、ペア性を有するように、半導体チップ上に近接して形成され、それらは同一のデバイス構造を有する。これにより第１抵抗Ｒ１、第２抵抗Ｒ２の抵抗値は、プロセスばらつきや温度変動に対して、同じ傾向で変動し、それらの比精度が高められる。
【００９２】
好ましくは第１抵抗Ｒ１および第２抵抗Ｒ２の少なくとも一方は、レーザトリミングなどのトリミング手段により、抵抗値が調節可能とすることが望ましい。
【００９３】
以上が同期整流コントローラ３００ｂの構成である。この同期整流コントローラ３００ｂによれば、図６において外付けのチップ部品であった第１抵抗Ｒ１、第２抵抗Ｒ２が不要となるため、コストを削減し、また実装面積を小さくできる。
【００９４】
また図１２のＤＣ／ＤＣコンバータ２００ｂは以下の利点を有する。ＤＣ／ＤＣコンバータ２００ｂの出力電圧ＶＯＵＴは、以下の目標電圧に安定化される。
ＶＯＵＴ＝ＶＲＥＦ×（１＋Ｒ１／Ｒ２）
図６のように第１抵抗Ｒ１、第２抵抗Ｒ２をチップ部品で構成すると、ＤＣ／ＤＣコンバータ２００ｂを搭載する電子機器を量産する場合に、第１抵抗Ｒ１、第２抵抗Ｒ２それぞれの抵抗値のばらつきにより、（１＋Ｒ１／Ｒ２）がばらつき、ひいては出力電圧ＶＯＵＴがばらつくこととなる。
【００９５】
これに対して、第１抵抗Ｒ１、第２抵抗Ｒ２を半導体チップに集積化し、それらのペア性を確保することにより、比精度が高められるため、プロセスばらつきや温度変動に対して、右辺の（１＋Ｒ１／Ｒ２）は一定に保たれる。これにより、出力電圧ＶＯＵＴの安定性を高めることができる。
【００９６】
加えて、第１抵抗Ｒ１、第２抵抗Ｒ２の少なくとも一方を、抵抗値を調節可能に構成することで、同期整流コントローラ３００のパッケージを行う前に、Ｒ１／Ｒ２の値を高精度で目標値に近づけることができる。
【００９７】
（第２変形例）
図１３は、第２変形例に係る同期整流コントローラ３００ｆを備えるＤＣ／ＤＣコンバータ２００ｆの回路図である。同期整流コントローラ３００ｆは、図９の同期整流コントローラ３００ｅの半導体チップＳＣ５に第１抵抗Ｒ１、第２抵抗Ｒ２を集積化したものである。図１３の同期整流コントローラ３００ｆによれば、第１変形例と同様の効果を得ることができる。
【００９８】
（第３変形例）
図６、図９、図１２、図１３において、エラーアンプ３１０の出力トランジスタ３１２を、ＰＮＰバイポーラトランジスタあるいはＰチャンネルＭＯＳＦＥＴで構成してもよい。この場合、差動アンプ３１４の反転入力端子と非反転入力端子を入れ替えればよい。
【００９９】
（第４変形例）
実施の形態では、フライバックコンバータを説明したが、本発明はフォワードコンバータにも適用可能である。この場合にはトランスＴ１の２次側に、複数の同期整流用のトランジスタが配置されることとなる。同期整流コントローラは、複数の同期整流トランジスタをスイッチングするよう構成された駆動回路３０２と、エラーアンプ３１０が、単一のパッケージにモジュール化される。あるいは、図２や図６の同期整流コントローラを複数個、利用することで、フォワードコンバータに対応することもできる。またコンバータは疑似共振型であってもよい。
【０１００】
（第５変形例）
スイッチングトランジスタや同期整流トランジスタの少なくとも一方は、バイポーラトランジスタやＩＧＢＴであってもよい。
【０１０１】
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【０１０２】
１００…ＡＣ／ＤＣコンバータ、１０２…フィルタ、１０４…整流回路、１０６…平滑キャパシタ、１０８…ロードスイッチ、２００…ＤＣ／ＤＣコンバータ、２０２…コントローラ、２０４…フォトカプラ、２０６…シャントレギュレータ、２１０…出力回路、Ｍ１…スイッチングトランジスタ、Ｍ２…同期整流トランジスタ、Ｃ１…出力キャパシタ、Ｔ１…トランス、Ｗ１…１次巻線、Ｗ２…２次巻線、Ｒ１…第１抵抗、Ｒ２…第２抵抗、３００…同期整流コントローラ、３０２…駆動回路、３０４…パルス発生器、３０６…ドライバ、３１０…エラーアンプ、３１２…出力トランジスタ、３１４…差動アンプ、３２０…ＵＶＬＯ回路、３２２…内部レギュレータ、３３０…ブランキング回路、３３２…セットコンパレータ、３３４…リセットコンパレータ、３３６…ＡＮＤゲート、３３８…ＯＲゲート、３４０…フリップフロップ、３４２…ブランキング回路、３５０…ＵＶＬＯ回路、３５２…内部レギュレータ、３６０…異常検出回路、３６２…トランジスタ、５００…負荷、５０２…マイクロコントローラ、５０４…回路、８００…ＡＣアダプタ、８０２…プラグ、８０４…筐体、８０６…コネクタ、８１０，９００…電子機器、９０２…プラグ、９０４…筐体。
【図１】
0006554321.tif 000002
【図２】
0006554321.tif 000003
【図３】
0006554321.tif 000004
【図４】
0006554321.tif 000005
【図５】
0006554321.tif 000006
【図６】
0006554321.tif 000007
【図７】
0006554321.tif 000008
【図８】
0006554321.tif 000009
【図９】
0006554321.tif 000010
【図１０】
0006554321.tif 000011
【図１１】
0006554321.tif 000012
【図１２】
0006554321.tif 000013
【図１３】
0006554321.tif 000014