(57)【特許請求の範囲】
【請求項１】
光モジュールに搭載される半導体レーザの制御回路であって、
該半導体レーザに並列に接続されたスイッチングトランジスタと、
該スイッチングトランジスタを駆動する反転ゲート回路と、
該半導体レーザに接続された定電流回路と、
を含み、
該定電流回路の電源は該光モジュールの電源から供給され、
該反転ゲート回路の電源はダイオードとキャパシタとで構成される電源維持回路を介して該光モジュールの電源から供給され、
該反転ゲート回路の入力は該光モジュールの電源に接続され、
該反転ゲート回路は該入力に接続された該光モジュールの電源の切断を検出し、該反転ゲート回路の出力をハイレベルに設定して該スイッチングトランジスタを導通させ、該半導体レーザに流れる電流を該スイッチングトランジスタに流すことで、前記半導体レーザの過発光を抑制する、制御回路。
【請求項２】
該反転ゲート回路の出力は、該光モジュールの電源の切断後の所定の期間内、該ハイレベルを維持する、請求項１に記載の制御回路。
【請求項３】
該光モジュールの電源は互いに異なる電圧を出力する複数の電源を備え、
該反転ゲート回路は、該複数の電源それぞれに接続されており、該複数の電源のいずれか一つの切断を検知し、該切断後の所定の期間内、該ハイレベルを維持し該スイッチングトランジスタを導通させる、請求項１に記載の制御回路。
【請求項４】
該半導体レーザは該定電流回路と該光モジュールの電源及びバイパスキャパシタとの間に接続されており、
該スイッチングトランジスタの一方の電流端子は該光モジュールの電源に接続され、該スイッチングトランジスタの他方の電流端子は接地している、請求項１〜３の何れか一項の制御回路。
【請求項５】
該半導体レーザは該定電流回路の出力と接地との間に接続されており、
該定電流回路は該半導体レーザと該光モジュールの電源及びバイパスキャパシタとの間に接続されており、
該スイッチングトランジスタの一方の電流端子は該定電流回路の出力と該半導体レーザとの間に接続され、該スイッチングトランジスタの他方の電流端子は接地している、請求項１〜３の何れか一項に記載の制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＤＣ駆動される半導体ＬＤ（Laser  Diode）と、半導体ＬＤの発するレーザ光を変調するＥＡ（Electro  Absorption）変調器が集積化されたＥＡ−ＬＤの制御に関する。
【背景技術】
【０００２】
特許文献１は半導体レーザモジュールを備えた光通信機器に係る技術を開示する。入力信号発生部は伝達信号に応じた入力信号をトランジスタのベースに入力する。トランジスタのエミッタとグランドとの間にはリミッタ回路を接続し、リミッタ回路と並列に半導体レーザを接続している。ＬＤに並列にリミッタ回路が設けられ、リミッタ回路で設定された以上の電圧がＬＤに印加されないようにする。
【０００３】
特許文献２は半導体レーザ駆動装置に係る技術を開示する。半導体レーザ駆動装置は、参照電圧の値から入力電圧の値を差し引いた差分電圧の値が正の値である場合は、半導体レーザの駆動電流を増大させ、差分電圧の値が負の値である場合は、半導体レーザの駆動電流を減少させる。この半導体レーザ駆動装置は、駆動電流制御部と、供給された電流を電圧に変換する抵抗と、該変換電圧を入力電圧として駆動電流制御部に供給する電流源と、半導体レーザからの光の一部を受光し、該受光量に応じた大きさの電流を抵抗に供給するフォトダイオードと、半導体レーザが光出力断の状態において、所定の大きさの電流を抵抗に供給するための電流パスを形成し、光出力断の解除時に、該電流パスを遮断する瞬時発光回避回路と、を有する。
【０００４】
特許文献３は半導体発光素子の制御回路に係る技術を開示する。半導体レーザに並列にスイッチが配置され、半導体レーザとスイッチとの並列回路に流れる電流が電流制御部によって一定値となるように制御される。スイッチをオフにすると半導体レーザが発光し、オンにすると発光が停止する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−１９８０４８号公報
【特許文献２】特開２００９−１９４１３８号公報
【特許文献３】特開２０１１−２１０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ＤＣ駆動される半導体ＬＤと、半導体ＬＤの発するレーザ光を変調するＥＡ変調器とが集積化されたＥＡ−ＬＤ（一般にＬＤは分布帰還形ＬＤ（Distributed FeedBack LD：ＤＦＢ−ＬＤ）が採用される場合が多く、その際にはＥＡ−ＤＦＢと呼称される）は光モジュールに搭載され、一般的に、図５に示すように例えば定電流回路によって定電流駆動される。図５に示す全ての構成は図１に示す構成に含まれており、後に詳述される。図５において図１〜４に示す構成と同一の構成については図１〜４の符号と同一の符号が付されている。
【０００７】
図５を参照すると、ＥＡ−ＬＤにおいて、ＬＤ３ａのカソードとＥＡ変調器３ｂのカソードとは互いに接続されている。差動増幅器４ａの出力は電流バッファとしてのｎｐｎ型のトランジスタ４ｂ（Ｔｒ）のベースに接続される。Ｔｒ４ｂのエミッタには電流検知用の抵抗４ｄが接続され、コレクタにはＬＤ３ａのカソードが接続される。ＬＤ３ａの駆動には光モジュールの電源ＶＤが供給される。電源ＶＤはＬＤ３ａにバイアスを印加する。かかるＥＡ−ＬＤ３の駆動回路の課題は、各回路素子、特に差動増幅器４ａ、Ｔｒ４ｂ、あるいは、差動増幅器４ａの非反転入力に与える基準電位を生成する電源回路４ｃ（ＣＰＵ、Ｄ／Ａ−Ｃ等）のそれぞれについて過渡特性が保証されていない点である。
【０００８】
例えば、差動増幅器４ａには、正電源として光モジュールの電源ＶＣＣが、負電源としてＧＮＤ（接地）がそれぞれ与えられているが、電源ＶＣＣが切断（オフ）された後、最終的に０［Ｖ］に至るまで、差動増幅器４ａの出力の挙動（電位）は保証されていない。電源ＶＣＣがオフされた後０［Ｖ］へ近づくのにともない、差動増幅器４ａの出力電位も０［Ｖ］に単調に集束するのであれば問題ないが、差動増幅器４ａの出力電位が電源ＶＣＣのオフ時の電位から一旦増加しその後０［Ｖ］に集束することも想定される。また、Ｔｒ４ｂについては、バイパスキャパシタ５によってコレクタ電位が有意値として残っている状態で、ベース電位が一旦上昇しＴｒ４ｂが導通する場合もある。この場合、ＬＤ３ａには過渡的に過大電流が流れることになる。
【０００９】
また、ＥＡ変調器３ｂについては、ＥＡ変調器３ｂに変調信号を供給する信号源１１による逆バイアスが深くなると光吸収も増加しＬＤ３ａからのレーザ光は出力されない。が、上記の様に差動増幅器４ａおよびＴｒ４ｂの過渡特性によりＬＤ３ａに電流が流れている状態（ＬＤ３ａが発光している状態）でＥＡ変調器３ｂへの逆バイアスが過渡的に減少すると、ＥＡ変調器３ｂでの光吸収がなくなり、ＬＤ３ａの出射光がそのままＥＡ変調器３ｂから出力されることも想定される。
【００１０】
そこで、本発明の目的は、上記の事項を鑑みてなされたものであり、電源のオン・オフ時などに生じる過渡的な状態において光モジュールに搭載されるＬＤからのレーザ光の出力を防止する回路を提供することである。
【課題を解決するための手段】
【００１１】
本発明の一態様に係る制御回路は、光モジュールに搭載されるＬＤの過発光制御回路であって、該ＬＤに並列に接続されたトランジスタ（ＴＲ）と、該ＴＲを駆動する反転ゲート回路とを含み、該反転ゲート回路の電源はダイオードとキャパシタとで構成される電源維持回路を介して該光モジュールの電源から供給され、該反転ゲート回路の入力は該光モジュールの電源に接続され、該反転ゲート回路は該電源の切断を検出し該反転ゲート回路の出力をＨレベルに設定して該ＴＲを導通させる。
【発明の効果】
【００１２】
上記によれば、電源のオン・オフ時などに生じる過渡的な状態において光モジュールに搭載されるＬＤからのレーザ光の出力を防止する回路を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】図１は、実施形態に係る制御回路の構成を示す図である。
【図２】図２は、実施形態に係る制御回路の変形例の構成を示す図である。
【図３】図３は、実施形態に係る制御回路の変形例の構成を示す図である。
【図４】図４は、実施形態に係る制御回路の変形例の構成を示す図である。
【図５】図５は、従来の制御回路を示す図である。
【発明を実施するための形態】
【００１４】
［本発明の実施形態の説明］
最初に本発明の実施形態を列記して説明する。本発明の一態様に係る制御回路は、光モジュールに搭載されるＬＤの過発光制御回路であって、該ＬＤに並列に接続されたＴＲと、該ＴＲを駆動する反転ゲート回路とを含み、該反転ゲート回路の電源はダイオードとキャパシタとで構成される電源維持回路を介して該光モジュールの電源から供給され、該反転ゲート回路の入力は該光モジュールの電源に接続され、該反転ゲート回路は該電源の切断を検出し該反転ゲート回路の出力をＨレベル（High  level）に設定して該ＴＲを導通させる。このように、反転ゲート回路は光モジュールの電源の切断を検出するとＴＲを導通させるので、ＬＤに流れる電流がＬＤに並列に接続されるＴＲに流れ、光モジュールの電源の切断に応じてＬＤの発光を直ちに停止させることができる。従って、光モジュールの各回路素子の過渡特性によらず光モジュールの電源の切断に応じて直ちにＬＤの過発光を防止できる。
【００１５】
本発明の一態様に係る制御回路は、この反転ゲート回路の出力を該光モジュールの電源の切断後の所定の期間内、該Ｈレベルを維持する。電源の切断の後の所定の期間ＴＲの導通が維持されＬＤが発光が抑制されるので、例えば、電源の切断後に生じる過渡的な状態が解消され光モジュールの動作が十分に停止するまでの間、ＬＤを発光させないようにできる。
【００１６】
本発明の一態様に係る制御回路は、該光モジュールが互いに異なる電圧を出力する複数の電源を備え、該反転ゲート回路は該複数の電源それぞれに接続されており、該複数の電源のいずれか一つの切断を検知し、該Ｈレベルを該切断後の所定の期間内維持し該ＴＲを導通させる。このように、光モジュールが複数の電源を備える場合であっても、複数の電源のいずれか一つが切断されればＬＤを発光させないようにできる。
【００１７】
本発明の一態様に係る制御回路は、該ＬＤが定電流回路と該光モジュールの電源との間に接続されており、該ＴＲの一方の電流端子は該光モジュールの電源に接続され、該ＴＲの他方の電流端子は接地されている。このようにＬＤが光モジュールの電源と定電流回路との間に接続されている場合、ＴＲが電源に接続されているので、電源の切断に応じて電源に残留する電荷を、ＬＤを介さずＴＲを介して直ちに放電できる。よって、光モジュールの電源の切断に応じて直ちにＬＤを発光させないようにできる。
【００１８】
本発明の一態様に係る制御回路は、該ＬＤが定電流回路の出力と接地との間に接続されており、該ＴＲの一方の電流端子は該定電流回路の出力と該ＬＤとの間に接続され、該ＴＲの他方の電流端子は接地している。このようにＬＤが定電流回路と接地との間に接続されている場合、ＴＲが電流回路の出力とＬＤとの間に接続されているので、光モジュールの電源の切断に応じて電源および電流回路に残留する電荷を、ＬＤを介さずＴＲを介して直ちに放電できる。よって、光モジュールの電源の切断に応じて直ちにＬＤを発光させないようにできる。
【００１９】
本発明の一態様に係る制御回路は、該ＬＤをＥＡ−ＬＤ素子（ＥＡ−ＬＤ：Electro  Absorption  Laser  Diode）のＬＤ部とすることができる。このように、本発明の一態様に係る制御回路は、ＥＡ−ＬＤ素子のＬＤに対しても適用できる。
【００２０】
［本発明の実施形態の詳細］
本発明の実施形態に係る制御回路の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００２１】
図１に、実施形態に係る制御回路２の回路図を示す。この制御回路２はＥＡ−ＬＤ３を備える光モジュール１に搭載され、ＬＤ３ａ（半導体レーザ）の過渡的な過発光を抑制する制御回路である。制御回路２は、定電流回路４、バイパスキャパシタ５、ＴＲ６（スイッチングトランジスタ）、反転ゲート回路７、電源維持回路８を備える。制御回路２は複数の電源すなわち、電源ＶＤＤ、電源ＶＣＣから電源の供給を受ける。以下では、電源ＶＤＤ、電源ＶＣＣを統括して、光モジュール１の電源と言う場合がある。
【００２２】
ＥＡ−ＬＤ３はＬＤ３ａ、ＥＡ変調器３ｂを備え、変調信号光を出力する。ＬＤ３ａはＥＡ−ＬＤ３のＬＤ部であり、ＥＡ変調器３ｂはＥＡ−ＬＤ３の変調部である。ＬＤ３ａは定電流回路４と電源ＶＤとの間に接続されている。ＬＤ３ａのカソードは、ＥＡ変調器３ｂのカソードとＴｒ４ｂのコレクタに接続され、アノードは電源ＶＤに接続される。アノードはさらにバイパスキャパシタ５の一方の電極に接続され、バイパスキャパシタ５の他方の電極は接地されている。ＥＡ変調器３ｂのアノードは信号源１１に接続され、信号源１１から変調信号が提供される。
【００２３】
ＬＤ３ａとＥＡ変調器３ｂとは共通の半導体基板（ｎ型の半導体が多い）上に集積されるのが一般的である。半導体基板がＬＤ３ａ及びＥＡ変調器３ｂの共通のカソードとなる。それぞれのアノードは電気的に互いに分離される。ＬＤ３ａのアノードから半導体基板に向けて直流電流が供給される。ＬＤ３ａはこの直流電流によってレーザ光を生成し、このレーザ光はＥＡ変調器３ｂに入射する。ＥＡ変調器３ｂは入射したレーザ光をそのアノードに供給される変調信号に応じて変調する。ＥＡ変調器３ｂはこの変調後の光を出力する。ＥＡ変調器３ｂは、半導体材料の電気−光効果（Franz-Keldish効果）を利用する。
【００２４】
定電流回路４は、差動増幅器４ａ、Ｔｒ４ｂ、電源回路４ｃ、抵抗４ｄを備えており、ＬＤ３ａに対する定電流回路を構成する。差動増幅器４ａの非反転入力は電源回路４ｃに接続され、電源回路４ｃから基準電位を受ける。差動増幅器４ａの反転入力はＴｒ４ｂのエミッタに接続され、さらに、抵抗４ｄを介して接地される。差動増幅器４ａの出力はＴｒ４ｂのベースに接続される。差動増幅器４ａは非反転入力に与える電位と反転入力の電位が等しくなる様にその出力を電位を調整する。すなわち、非反転入力の電位と抵抗４ｄに生ずる電位降下を等しくする電流がＬＤ３ａに流れるようにその出力電位を調整する。
【００２５】
バイパスキャパシタ５はＬＤ３ａ、電源ＶＤを安定化するためその高周波雑音を除去する回路である。雑音除去率を高めるためには、容量値を比較的大きな値に設定しなければならない。従って、電源ＶＤがオフとなった直後にはこのバイパスキャパシタ５には電荷が残っており、この電荷はＬＤ３ａあるいはＴＲ６を介して放電される。
【００２６】
本実施の形態に係るＴＲ６はＭＯＳＦＥＴ（Metal-Oxide-Semiconductor  Field-Effect  Transistor）である。ＴＲ６は電源ＶＤおよびバイパスキャパシタ５に対して、ＬＤ３ａに並列に接続されている。ＴＲ６のドレインは、電源ＶＤおよびバイパスキャパシタ５と、ＬＤ３ａのアノードとに接続される。ＴＲ６のソースは接地され、ゲートは反転ゲート回路７の出力に接続される。
【００２７】
反転ゲート回路７はＯＲゲート７ａ、インバータ７ｂ１，７ｂ２を備え、ＴＲ６を駆動する。反転ゲート回路７の入力は電源ＶＣＣおよび電源ＶＤＤを受ける。ＯＲゲート７ａの入力はインバータ７ｂ１を介して電源ＶＣＣに接続され、インバータ７ｂ２を介して他の電源ＶＤＤに接続される。反転ゲート回路７の出力はＴＲ６のゲートに接続されている。そして、反転ゲート回路７の電源は電源維持回路８を介して電源ＶＣＣ／ＶＤＤから供給される。反転ゲート回路７は電源ＶＣＣ、電源ＶＤＤの少なくとも何れか一方が断とされたことを検出し、この断の後、所定の時間、反転ゲート回路７の出力をＨレベル（ハイレベル）に維持しＴＲ６を導通させる。
【００２８】
電源維持回路８は反転ゲート回路７の電源を維持するための回路である。電源維持回路８はダイオード８ａとバイパスキャパシタ８ｂ含み、ダイオード８ａのカソードとバイパスキャパシタ８ｂの一方の端子は、ＯＲゲート７ａ、インバータ７ｂ１，７ｂ２のそれぞれの電源端子に接続され、他方の端子は接地されている。ダイオード８ａのアノードはいずれかの電源ＶＣＣ／ＶＤＤによりバイアスされる。ＯＲゲート７ａおよびインバータ７ｂ１，７ｂ２は、ダイオード８ａおよびバイパスキャパシタ８ｂによって平滑化された電源ＶＤＤ／ＶＣＣを受ける。
【００２９】
反転ゲート回路７を詳細に説明する。電源ＶＣＣ、電源ＶＤＤは通常の場合、すなわち光モジュール１の全ての電源がオンとされかつ正規の電圧範囲にあって光モジュール１が定常動作状態にあるとき、その値は一例としてそれぞれ５．０［Ｖ］、３．３［Ｖ］の程度に設定されることが多い。電源ＶＣＣはインバータ７ｂ１を介してＯＲゲート７ａの一方の入力に導かれ、電源ＶＤＤはインバータ７ｂ２を介してＯＲゲート７ａの他方の入力に導かれる。通常の場合、すなわち二つの電源ＶＣＣ、ＶＤＤが正規の電圧範囲にある場合には、ＯＲゲート７ａの二つの入力は全てＬレベル（Low  level）となるので、ＯＲゲート７ａの出力はＬレベルが維持されＴＲ６はオフ状態（導通していない状態）が維持される。この場合、ＬＤ３ａの駆動は何らの影響も受けない。いずれか一方の電源がオフされその値が０［Ｖ］に向けて減少すると、ＯＲゲート７ａの一方の入力がＨレベルとなり、その出力もＨレベルとなる。この場合、ＴＲ６のゲートがＨレベルに設定されるのでＴＲ６は導通しバイパスキャパシタ５に蓄えられていた電荷が、ＴＲ６を介して急速に放電される。すなわち、ＬＤ３ａにバイパスキャパシタ５の残留電荷が流れ込むことが抑制され、その結果ＬＤ３ａの過渡的な発光も抑制される。ＯＲゲート７ａの出力は電源維持回路８に接続されているいずれかの電源ＶＣＣ、ＶＤＤがオフされた後の所定の期間内、例えば、バイパスキャパシタ５の残留電荷がＴＲ６を介して放電されるまでの間Ｈレベルを維持する。
【００３０】
ここで、ＯＲゲート７ａの動作について説明する。ＯＲゲート７ａの電源はダイオード８ａを介していずれかの電源ＶＣＣ，ＶＤＤから供給され、かつ、比較的大容量のバイパスキャパシタ８ｂによりバイパスされている。バイパスキャパシタ８ｂの放電経路は、反転ゲート回路７を介する経路と、ダイオード８ａを介して０［Ｖ］に漸減する電源ＶＤＤ／ＶＣＣに向かう経路の二つである。一般に電源ＶＣＣ／ＶＤＤには他の回路、たとえば定電流回路４等も接続されている。それら回路には反転ゲート回路７に対するバイアス電流よりも大きな電流が供給されており、電源をオフとする過渡時には逸早く０［Ｖ］に向けて減少する。従って、ダイオード８ａのアノード電位がカソード電位に比較して低くなり、ダイオード８ａが逆バイアスされる状況が生ずる。反転ゲート回路７を介する放電によりバイパスキャパシタ８ｂのバイアスもいずれは０［Ｖ］に至るが、その減少の時定数τ１はダイオード８ａの逆バイアス時の（非常に大きい）抵抗値Ｒ１１と反転ゲート回路７のダイオード８ａから見込んだインピーダンスＺ７の並列値とバイパスキャパシタ８ｂの容量Ｃ１とで決定される（Ｒ１１／／Ｚ７）×Ｃ１となるので、電源ＶＣＣ／ＶＤＤの減少の時定数よりも大きく反転ゲート回路７の電源電圧は長時間にわたって十分に有意な値で、ＯＲゲート７ａ、二つのインバータ７ｂ１、７ｂ２を正常動作させるに十分な値として残る。すなわち反転ゲート回路７の論理動作は、電源ＶＣＣ／ＶＤＤが０［Ｖ］に向けて漸減している場合であっても維持される。以上のように、反転ゲート回路７は、電源ＶＣＣ／ＶＤＤからその電源が電源維持回路８を介して供給されているので、光モジュール１の電源がオフされ０［Ｖ］に向かう過渡時には、電源維持回路８が用いられていなければＯＲゲート７ａの論理動作は保証されなくなってしまうが、電源維持回路８を介在させることにより、この過渡時であっても反転ゲート回路７の論理動作が保障される。
【００３１】
反転ゲート回路７は電源ＶＣＣ／ＶＤＤの減少に合わせてインバータ７ｂ１，７ｂ２の出力をＬレベルからＨレベルに反転させるための閾値が必要である。すなわち、反転ゲート回路７は光モジュール１の電源がオフされた後に光モジュール１が十分には停止しておらず光モジュール１内の他の回路機能が未だ動作している状態であっても、いち早くＯＲゲート７ａの出力をＬレベルからＨレベルに反転させ、ＴＲ６を導通させる必要がある。これはインバータ７ｂ１，７ｂ２の反転閾値を調整することによって達成される。反転ゲート回路７のこの閾値を、電源ＶＣＣ、電源ＶＤＤの仕様電圧から僅かに低下した値（例えば、電源ＶＣＣ、電源ＶＤＤの仕様範囲内の最低値から１０％低下した値）に設定することで、バイパスキャパシタ５に蓄えられている電荷を逸早く放電することが可能となる。
【００３２】
以上説明した構成によれば、ＬＤ３ａに電源を供給する電源ＶＤおよびバイパスキャパシタ５にＴＲ６が接続され、制御回路２は反転ゲート回路７を用いることによって光モジュール１の電源がオフとなり０［Ｖ］に向け減少する過渡状態で、ＴＲ６を直ちに導通させるので、電源ＶＤおよびバイパスキャパシタ５に残った電荷がＴＲ６を介して急速に放電され、電源ＶＤおよびバイパスキャパシタ５が他の電源ＶＣＣ，電源ＶＤＤ等よりも最初に０［Ｖ］に減少する。このように、反転ゲート回路７は光モジュール１の電源がオフされたことを検出するとＴＲ６を導通させるので、ＬＤ３ａに流れる電流がＬＤ３ａに並列に接続されるＴＲ６に流れ、よって光モジュール１の電源の断に応じてＬＤ３ａの発光を直ちに停止させることができる。従って、光モジュール１の各回路素子の過渡特性にかかわらずレーザ光がＥＡ変調器３ｂから過渡的に出力されることを防止できる。更に、光モジュール１は複数の電源（図１に示す実施の形態では電源ＶＤＤおよび電源ＶＣＣを有するが、この複数の電源のうちいずれかの電源がオフされればＬＤ３ａを発光させないようにできる。
【００３３】
（変形例１）
反転ゲート回路として、ＯＲゲート７ａを用いないより単純な構成を用いることも可能である。変形例１に係る制御回路２ａは、ＯＲゲート７ａを用いず、二つのトランジスタＴｒ７１ａ，７１ｂを用いて、制御回路２と同様の機能を実現する。
【００３４】
図２に示すように、制御回路２と制御回路２ａとの相違点は、反転ゲート回路７が反転ゲート回路７１に替えられていることである。この相違点を除き、制御回路２ａの構成は、制御回路２の構成と同様である。特に、制御回路２ａにおいて、ＴＲ６のドレインに接続される構成は制御回路２と同様なので、図示を省略している。反転ゲート回路７１はディスクリート半導体素子で構成したＮＡＮＤゲートに相当し、その論理動作は反転ゲート回路７と全く同様である。
【００３５】
反転ゲート回路７１は、図２に示すように、Ｔｒ７１ａ，７１ｂ、を縦積みした回路である。反転ゲート回路７１は、Ｔｒ７１ａ，７１ｂ、抵抗７１ｃ〜７１ｇを備える。Ｔｒ７１ａのコレクタはＴＲ６のゲートに接続され、さらに抵抗７１ｇを介して電源維持回路８に接続される。エミッタはＴｒ７１ｂのコレクタに接続される。Ｔｒ７１ｂのエミッタは接地されている。Ｔｒ７１ａのベースは抵抗７１ｃを介して電源ＶＣＣに接続され、抵抗７１ｄを介して接地されている。Ｔｒ７１ｂのベースは抵抗７１ｅを介して電源ＶＤＤに接続され、抵抗７１ｆを介して接地されている。すなわち、Ｔｒ７１ａは電源ＶＣＣを二つの抵抗７１ｃ、７１ｄで抵抗分圧した電位を受け、Ｔｒ７１ｂは電源ＶＤＤを二つの抵抗７１ｅ、７１ｆで抵抗分圧した電位を受ける。
【００３６】
Ｔｒ７１ａ，７１ｂのうちいずれか一方がオフになり導通しなくなると、電源維持回路８のバイパスキャパシタ８ｂの放電経路が実質的に消失するので（逆バイアスされたダイオード８ａおよびオフされたＴｒ７１ｂ以外にバイパスキャパシタ８ｂの実質的な放電経路はない）、反転ゲート回路７１は、電源ＶＣＣまたは電源ＶＤＤが断となって０［Ｖ］に減少した後においても、比較的長い時間その動作状態（反転ゲート回路７１の出力がＨレベルの状態）を継続する。
【００３７】
反転ゲート回路７１の出力をＬレベルからＨレベルに反転するための閾値は、Ｔｒ７１ａのベース、Ｔｒ７１ｂのベースのそれぞれに供給されている電源ＶＣＣ、電源ＶＤＤについての抵抗分割回路の分割比を調整することで得られる。この抵抗分割回路は、抵抗７１ｃ，７１ｄ，７１ｅ，７１ｆから成り、抵抗分割回路の分割比は、電源ＶＣＣに対しては抵抗７１ｃおよび抵抗７１ｄの抵抗値の比であり、電源ＶＤＤに対しては抵抗７１ｅおよび抵抗７１ｆの抵抗値の比である。電源維持回路８のダイオード８ａとバイパスキャパシタ８ｂとで平滑化された電源ＶＣＣ／ＶＤＤが抵抗７１ｇを介して縦積みされた二つのＴｒ７１ａ、７１ｂに供給される。
【００３８】
抵抗７１ｇは、電源ＶＣＣ、電源ＶＤＤがともにオンされている時の反転ゲート回路７１の消費電力を決定する。抵抗７１ｇが存在しない場合、二つのＴｒ７１ａ、７１ｂがともに導通している定常時には、電源ＶＣＣ／ＶＤＤと接地との間には実質ダイオード８ａのみが接続されている状態になり、ダイオード８ａには大きな電流が流れてしまう。抵抗７１ｇをダイオード８ａに直列に接続すると、この抵抗７１ｇに電位降下が生じ、電源ＶＣＣ／ＶＤＤから適正な電流が流れ出す。
【００３９】
（変形例２）
制御回路２あるいは制御回路２ａの構成の場合、光モジュール１の電源がオンされ、その後に電源ＶＤＤ、電源ＶＣＣが正規の電圧範囲に至るまでにＴＲ６が導通する可能性がある。この場合、電源ＶＤに大きなラッシュカレント（ＴＲ６を経由してＧＮＤに吸収される電流）が流れる可能性がある。電源ＶＣＣ、電源ＶＤＤがある程度立ち上がっている状態（電源ＶＣＣ、電源ＶＤＤそれぞれが正規の電圧範囲には至らないまでも、ダイオード８ａを経由して供給される反転ゲート回路７、７１の電源が反転ゲート回路７，７１を正常に機能させる程度に確立している状態）でこの様な状況が生ずる可能性がある。
【００４０】
変形例２に係る制御回路２ｂは、このように光モジュール１の電源がオンされた時に生じる過渡的な状態でも、好適な動作を保証する構成を備える。制御回路２ｂは、制御回路２と同様に、ＥＡ−ＬＤ３のＬＤ３ａの過発光を抑制する制御回路であり、少なくとも制御回路２と同様の効果を奏する。
【００４１】
図３に示すように、制御回路２および制御回路２ａと制御回路２ｂとの相違点は、制御回路２ｂでは、電源維持回路８が電源維持回路８１に替えられており、さらに、ＴＲ６のゲートが抵抗９を介して接地されていることである。上記相違点を除き、制御回路２ｂの構成は、制御回路２または制御回路２ａの構成と同様である。特に、制御回路２ｂにおいて、ＴＲ６のドレインに接続される構成は、制御回路２および制御回路２ａと同様なので、図示を省略している。
【００４２】
電源維持回路８１は、ダイオード８ａ、バイパスキャパシタ８ｂ、抵抗８ｃを備える。制御回路２ｂでは、（１）反転ゲート回路７（または反転ゲート回路７１）の出力（ＴＲ６のゲートの入力）が抵抗９（プルダウン抵抗）によって接地され、且つ、（２）反転ゲート回路７（または反転ゲート回路７１）の電源がダイオード８ａと抵抗８ｃとの直列回路を経由して供給される。
【００４３】
プルダウン抵抗９は、反転ゲート回路７（または反転ゲート回路７１）の出力が確定しない場合にＴＲ６のゲートをＬレベルに設定することでＴＲ６をオンさせない。また、ダイオード８ａと抵抗８ｃとの直列回路を経由して反転ゲート回路７，７１に電源ＶＣＣ／ＶＤＤを供給するということは、ダイオード８ａの順バイアス時の抵抗値をＲ、バイパスキャパシタ８ｂの容量をＣ１、抵抗９の抵抗値をＲ２とすると、反転ゲート回路７，７１の電源の立ち上り時定数τ２を（Ｒ１２＋Ｒ２）×Ｃ１に設定することと等価である。ダイオード８ａは、ゼロバイアス時に比較的大きな動作抵抗値を有するものの、一旦電流が流れ始めるとその動作抵抗値が急激に低下し、通常の動作状態下では数Ω〜数十Ωに減少するが、抵抗８ｃの抵抗値を数百［Ω］程度とすることで立ち上がり時定数τ２を大きくし、反転ゲート回路７，７１を電源ＶＣＣ、電源ＶＤＤのそれぞれの立ち上がりに対して遅れて立ち上がらせる。この間、ＴＲ６のゲートはプルダウンされているので、光モジュール１の電源がオンされ定常値に至るまでの過渡時におけるＴＲ６の導通を防ぐことができる。なお、抵抗値Ｒ１２が数百［Ω］の程度であれば、抵抗８ｃは反転ゲート回路７，７１の定常動作を妨げるものとはならない。また、反転ゲート回路７，７１は、光モジュール１の電源がオフされた時に生じる過渡的な状態で論理動作を行えばよく、その場合の反転ゲート回路７，７１の動作に必要な電源は、電源ＶＣＣ／ＶＤＤに並列に接続されたバイパスキャパシタ８ｂで賄える。シリーズ抵抗８ｃにこのような比較的大きな抵抗値を採用しても、反転ゲート回路７，７１の過渡応答は抵抗８ｃによって影響を受けない。
【００４４】
（変形例３）
変形例３に係る制御回路２ｃは、変形例２の場合と同様に、光モジュール１の電源がオンされた時に生じる過渡的な状態でも、好適な動作が可能となる構成を備える。制御回路２ｃは、制御回路２と同様に、ＥＡ−ＬＤ３のＬＤ３ａの過発光を抑制する制御回路であり、少なくとも制御回路２と同様の効果を奏する。
【００４５】
図４に示すように、制御回路２、２ａと制御回路２ｃとの相違点は、（１）制御回路２ｃでは定電流回路４が定電流回路４１に替えられており、さらに、この定電流回路４１が電源ＶＤおよびバイパスキャパシタ５とＬＤ３ａのアノードとの間に設けられており、（２）ＬＤ３ａのカソードが直接接地されており、（３）ＴＲ６のドレインがＬＤ３ａのアノードに接続され、また、定電流回路４１を介してバイパスキャパシタ５に接続されていることである。上記相違点を除き、制御回路２ｃの構成は、制御回路２または制御回路２ａの構成と同様である。
【００４６】
定電流回路４１は、差動増幅器４ａ、電源回路４ｃ、抵抗４ｄ、Ｔｒ４ｅを備えており、定電流回路４と同様に、ＬＤ３ａに対する定電流源を構成する。Ｔｒ４ｅは、ｐｎｐ型のＴｒである。Ｔｒ４ｅのベースは、差動増幅器４ａの出力に、エミッタは、抵抗４ｄを介して電源ＶＤおよびバイパスキャパシタ５に接続される。Ｔｒ４ｅのコレクタはＬＤ３ａのアノードとＴＲ６のドレインとに接続される。ＬＤ３ａは定電流回路４１の出力（Ｔｒ４ｅのコレクタ）とＧＮＤとの間に接続される。電源ＶＤは、バイパスキャパシタ５から、定電流回路４１の抵抗４ｄおよびＴｒ４ｅを介して、ＬＤ３ａのアノードに供給される。電源回路４ｃは、差動増幅器４ａの非反転入力と、電源ＶＤの間に設けられている。差動増幅器４ａの反転入力は、Ｔｒ４ｅのエミッタに接続される。ＴＲ６のドレインは、定電流回路４１の出力とＬＤ３ａとの間に接続されている。ＬＤ３ａに供給される定電流の値は、電源回路４ｃから差動増幅器４ａの非反転入力に与えられる入力電位と電源ＶＤとの電位差で決定される。電源回路４ｃの電位を増加させると定電流の値は減少し、その電位を減少すると電流値は増加する。
【００４７】
制御回路２ｃによれば、ＬＤ３ａがバイパスキャパシタ５の出力とＧＮＤとの間に接続されており、ＴＲ６が定電流回路４の出力とＬＤ３ａとの間に接続されているので、電源ＶＤのオフに応じて電源ＶＤ（更には、バイパスキャパシタ５）および定電流回路４１に残留する電荷を、ＬＤ３ａを介さずＴＲ６を介して直ちに放電することができる。
【００４８】
制御回路２ｃにおいても、ＴＲ６はＬＤ３ａと並列に接続される。しかし、制御回路２、２ａ，２ｂの場合とは異なり、制御回路２ｃの場合には、ＴＲ６は、抵抗４ｄをバイパスしない。制御回路２、２ａの場合、ＴＲ６が抵抗４ｄをバイパスすることで生じるラッシュカレント（ＴＲ６を介して直接にＧＮＤに流れ込む電流）が問題とされたが、制御回路２ｃでは、ＴＲ６がオンされ導通してＴＲ６に電流が流れたとしても、当該電流は抵抗４ｄも経由して流れるため、ラッシュカレントは、抵抗４ｄによって効果的に制限される。
【００４９】
以上、好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
【００５０】
本実施形態では、一例として、光モジュール１の電源が複数の電源（電源ＶＤＤ、電源ＶＣＣ，等）から成るものとして説明したが、これに限らず、光モジュール１の電源が単一の電源から成る場合でもよい。このような構成の制御回路の場合、反転ゲート回路７のＯＲゲート７ａは不要となり、ＴＲ６は、電源に接続された反転ゲート回路７のインバータ（インバータ７ｂ１，７ｂ２の何れか一方）の出力によって駆動され、このインバータの電源は電源維持回路８を介して供給される。
【００５１】
また、ＯＲゲート７ａとインバータ７ｂ１，７ｂ２とを組み合わせた反転ゲート回路７を、ＮＡＮＤゲートに替えて用いることもでき、このＮＡＮＤゲートは、反転ゲート回路７と同様に電源維持回路８を介して電源の供給を受け、反転ゲート回路７と同様の機能を発揮する。
【符号の説明】
【００５２】
１…光モジュール、１１…信号源、２，２ａ，２ｂ，２ｃ…制御回路、３…ＥＡ−ＬＤ、３ａ…ＬＤ、３ｂ…ＥＡ変調器、４，４１…定電流回路、４ａ…差動増幅器、４ｂ，４ｅ，７１ａ，７１ｂ…Ｔｒ、４ｃ…電源回路、４ｄ，７１ｃ，７１ｄ，７１ｅ，７１ｆ，７１ｇ，８ｃ，９…抵抗、８，８１…電源維持回路、５，８ｂ…バイパスキャパシタ、６…ＴＲ、７，７１…反転ゲート回路、７ａ…ＯＲゲート、７ｂ１，７ｂ２…インバータ、８ａ…ダイオード。
【図１】
0006590331.tif 000002
【図２】
0006590331.tif 000003
【図３】
0006590331.tif 000004
【図４】
0006590331.tif 000005
【図５】
0006590331.tif 000006