(57)【特許請求の範囲】
【請求項１】
貫通孔を有する基板を準備し、
前記基板の第一面上及び前記貫通孔の側壁の一部に、前記基板の前記第一面側から第一シード層を形成し、
前記第一シード層上に、第一めっき層を形成し、
前記第一面側の前記基板上に、貫通孔を覆う第一サポート基板を積層し、
前記第一面側とは反対側にある第二面上及び前記貫通孔の側壁及び前記貫通孔の側壁に形成された前記第一めっき層上に、前記第二面側から第二シード層を形成し、
前記第二シード層上及び前記第一めっき層上に、第二めっき層を形成し、
前記第一サポート基板を前記基板から剥離する
ことを含む導電材スルーホール基板の作製方法。
【請求項２】
前記第一シード層を形成する前に、前記第二面側の前記基板上に第二サポート基板を積層し、
前記第一めっき層を形成した後に、前記第二サポート基板を前記基板から剥離する
ことを更に含む請求項１に記載の導電材スルーホール基板の作製方法。
【請求項３】
第一面側に有底孔を有する基板を準備し、
前記第一面上及び前記有底孔の側壁に、前記第一面側から第一シード層を形成し、
前記第一シード層上に、第一めっき層を形成し、
前記第一面側の前記基板上に、有底孔を覆う第一サポート基板を積層し、
前記第一面側とは反対側にある第二面側の前記基板を薄くしていくことで前記有底孔の底を貫通させて貫通孔を形成し、
前記第二面上及び前記貫通孔の側壁及び前記貫通孔の側壁に形成された前記第一めっき層上に、前記第二面側から第二シード層を形成し、
前記第二シード層上及び前記第一めっき層上に、第二めっき層を形成し、
前記第一サポート基板を前記基板から剥離し、
前記第一サポート基板を積層する前に、前記第一面側の前記基板上に、前記第一シード層及び前記第一めっき層を形成する工程と同時に第一配線を形成する
導電材スルーホール基板の作製方法。
【請求項４】
貫通孔を有する基板と、
第一面側の前記基板上及び前記貫通孔の側壁に形成された第一導電層と、
前記第一面側とは反対側の第二面側の前記基板上及び前記貫通孔の側壁に形成された第二導電層とを具備し、
前記貫通孔の側壁において前記第一導電層と前記第二導電層が重畳する領域が存在し、
前記貫通孔の側壁のうちの前記第二面から一部の深さまでの領域において前記第二導電層が単独で存在し、
前記貫通孔に前記第一面側および第二面側の少なくとも一方に開口した空洞が存在し、
前記重畳する領域は、前記貫通孔における前記第二導電層単独の領域よりも広く、
前記第一導電層と前記第二導電層は異なる材料から成ることを特徴とする導電材スルーホール基板。
【請求項５】
貫通孔を有する基板と、
第一面側の前記基板上及び前記貫通孔の側壁に形成された第一導電層と、
前記第一面側とは反対側の第二面側の前記基板上及び前記貫通孔の側壁に形成された第二導電層とを具備し、
前記貫通孔の側壁において前記第一導電層と前記第二導電層が重畳する領域が存在し、
前記重畳する領域は、前記貫通孔における前記第一導電層単独の領域及び前記貫通孔における前記第二導電層単独の領域よりも広く、
前記第一導電層は、
第一シード層と、
前記第一シード層上に形成された第一めっき層とを有し、
前記第二導電層は、
第二シード層と、
前記第二シード層上及び前記第一めっき層上に形成された第二めっき層を有することを特徴とする
導電材スルーホール基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は導電材スルーホール基板及びその製造方法に関する。
【背景技術】
【０００２】
近年、ＬＳＩシステムの更なる高集積化、高機能化のために半導体チップを垂直に積層した三次元実装技術が必須となってきている。この技術においては、上下のチップ同士を効率よく接続する必要がある。そこで、半導体チップに貫通孔を設けて貫通孔の内部に導電層を充填し、半導体チップの両面を電気的に接続する貫通電極技術が注目されている。
【０００３】
本発明は特にめっき処理により貫通電極が形成された基板及びその作製方法に関するが、貫通孔にめっき層を形成する技術は大きく二つに大別される。
【０００４】
一つは貫通孔に対して下部に蓋めっきを形成し、貫通孔下部よりボトムアップ方式にて導電材を充填する方法である（特許文献１，２，３）。しかしながら、この方法は導電材の充填に要する時間が非常に長いという問題を有する。また、該導電材の充填に要する時間が非常に長いため、貫通孔の長さを短く、すなわち基板厚を薄くする方法が考えられるが、該加工基板自体が薄いため基板自体が反ってしまい製造が難しいという問題を有する。
【０００５】
一方、上記充填時間を短縮化する目的で、貫通孔の内壁にのみめっき形成を行う所謂コンフォーマルめっき形成が提案されている（特許文献４，５）。めっきの下地層であるシード層の形成方法としては、例えば蒸着法又はスパッタ法が用いられる。しかしながら、蒸着法は長い形成時間を要し、難易度が高い。一方、スパッタ法においては、開口孔径が小さく、あるいは孔深さが深くなるほど、シード層が孔深くに形成されにくくなるという問題を有する。
【０００６】
本発明は、上記実情に鑑み、貫通電極部の導電性が高い導電材スルーホール基板を低コストで提供することを目的とする。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−１４７９７１号公報
【特許文献２】特開２００７−００５４０２号公報
【特許文献３】特開２００９−２３８９５７号公報
【特許文献４】特開平８−０４６３５５号公報
【特許文献５】特開２００７−０６７３４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
貫通電極部の導電性が高い導電材スルーホール基板を低コストで提供する。
【課題を解決するための手段】
【０００９】
本発明の一実施形態に係る導電材スルーホール基板の作製方法は、第一面側に有底孔を有する基板を準備し、第一面及び有底孔の側壁に、第一面側から第一シード層を形成し、第一シード層上に、第一めっき層を形成し、第一面側の基板上に、有底孔を覆う第一サポート基板を積層し、第一面側とは反対側にある第二面側の基板を薄くしていくことで有底孔の底を貫通させて貫通孔を形成し、第二面側から第二面及び貫通孔の側壁及び貫通孔の側壁に形成された第一めっき層上に第二面側から第二シード層を形成し、第二シード層上及び第一めっき層上に、第二めっき層を形成し、第一サポート基板を基板から剥離することを含む。
【００１０】
本発明の一実施形態に係る導電材スルーホール基板の作製方法による導電材スルーホール基板は、第一シード層、第一めっき層、第二シード層そして第二めっき層が重畳する領域において貫通電極が厚く形成されるため、他の領域に比べて導電性が高くなり、貫通電極２００全体の導電性向上に寄与する。
【００１１】
また、第二めっき層形成時において、第一面側には第一サポート基板が積層されているため、第二めっき層が第一面側に形成されることはない。したがって、本発明の一実施形態に係る導電材スルーホール基板の作製方法においては、第一面１０１側の導電層膜厚を例えばＣＭＰ（化学的機械的研磨）等によって調整する工程を要さず、工程短縮及びコスト低減が可能である。
【００１２】
また、別の態様において、貫通孔を有する基板を準備し、基板の第一面及び貫通孔の側壁の一部に、基板の第一面側から第一シード層を形成し、第一シード層上に第一めっき層を形成し、第一面側の基板上に、貫通孔を覆う第一サポート基板を積層し、第一面側とは反対側にある第二面及び貫通孔の側壁及び貫通孔の側壁に形成された第一めっき層上に第二面側から第二シード層を形成し、第二シード層上及び第一めっき層上に、第二めっき層を形成し、第一サポート基板を基板から剥離することを含む。
【００１３】
本発明の一実施形態に係る導電材スルーホール基板の作製方法による導電材スルーホール基板は、第一シード層、第一めっき層、第二シード層そして第二めっき層が重畳する領域において貫通電極が厚く形成されるため、他の領域に比べて導電性が高くなり、貫通電極２００全体の導電性向上に寄与する。
【００１４】
第二めっき層形成時において、第一面側には第一サポート基板が積層されているため、第二めっき層が第一面側に形成されることはない。したがって、本発明の一実施形態に係る導電材スルーホール基板の作製方法においては、第一面１０１側の導電層膜厚を例えばＣＭＰ（化学的機械的研磨）等によって調整する工程を要さず、工程短縮及びコスト低減が可能である。
【００１５】
また、別の態様において、第一シード層を形成する前に、第二面側の基板上に第二サポート基板を積層し、第一めっき層を形成した後に、第二サポート基板を基板から剥離することを更に含んでもよい。
【００１６】
第一シード層形成時において、第二面側には第二サポート基板が積層されているため、第一シード層及び第一めっき層が第二面側に形成されることはない。したがって、本発明の一実施形態に係る導電材スルーホール基板の作製方法においては、第一面１０１側の導電層膜厚を例えばＣＭＰ（化学的機械的研磨）等によって調整する工程を要さず、工程短縮及びコスト低減が可能である。
【００１７】
また、別の態様において、第一シード層及び第二シード層を、スパッタリング法又は蒸着法のいずれかで形成する。
【００１８】
スパッタ法を用いると密着性の高い密な膜を形成できる。一方、蒸着法においては貫通孔への埋め込み性が良好な膜を形成できる。
【００１９】
また、別の態様において、第一サポート基板を積層する前に、第一面側の基板上に、第一シード層及び第一めっき層を形成する工程と同時に第一配線を形成してもよい。
【００２０】
第一配線と貫通電極の一部を同時に形成することができるため、製造コスト削減に繋がる。
【００２１】
また、別の態様において、第二面側の基板上に第二シード層及び第二めっき層を形成する工程と同時に第二配線を形成してもよい。
【００２２】
第二配線と貫通電極の一部を同時に形成することができるため、製造コスト削減に繋がる。
【００２３】
また、別の態様において、貫通孔の側壁は凹凸形状を持つ領域を含む
【００２４】
貫通孔側壁に凹凸形状を持つ領域においては更に貫通電極の密着性が良く、断線を抑制することができる。
【００２５】
本発明の一実施形態に係る導電材スルーホール基板は、貫通孔を有する基板と、第一面側の基板上及び貫通孔の側壁に形成された第一導電層と、第一面側とは反対側の第二面側の基板上及び貫通孔の側壁に形成された第二導電層とを具備し、貫通孔の側壁において第一導電層と第二導電層が重畳する領域が存在し、重畳する領域は、貫通孔における第一導電層単独の領域及び貫通孔における第二導電層単独の領域よりも広い。
【００２６】
本発明の一実施形態に係る導電材スルーホール基板は、貫通孔内で第一導電層と第二導電層が重畳する領域において貫通電極が厚く形成されるため、他の領域に比べて導電性が高くなり、貫通電極２００全体の導電性向上に寄与する。
【００２７】
また、別の態様において、貫通孔における貫通電極の厚さは、基板の深さ方向で異なる。
【００２８】
配線厚さが厚い領域は導電性が高く、貫通電極全体の導電性向上に寄与する。
【００２９】
また、別の態様において、貫通孔における貫通電極は、貫通孔における基板の深さ方向の一部領域を塞ぐ。
【００３０】
このような構造を取ることで、後の工程で例えば貫通孔の空洞内に樹脂を充填する場合、樹脂が貫通孔を通して基板を通過しないために、効率よく充填できるようになる。
【００３１】
また、別の態様において、第一導電層と第二導電層は異なる材料から成る。
【００３２】
第一導電層と第二導電層に対して、互いに密着性の良い材料を選択することができる。
【００３３】
また、別の態様において、第一導電層は、第一シード層と、第一シード層上に形成された第一めっき層とを有し、第二導電層は、第二シード層と、第二シード層上及び第一めっき層上に形成された第二めっき層を有する。
【００３４】
本発明の一実施形態に係る導電材スルーホール基板は、電界めっき処理による配線形成を採用することができる。
【００３５】
また、別の態様において、前記貫通孔の側壁は凹凸形状を持つ領域を含む。
【００３６】
第一導電層と第二導電層が重畳する領域においては、特に凹凸形状の貫通孔側壁における貫通電極の被覆性がよく、更に断線を抑制することができる。
【００３７】
また、別の態様において、前記貫通孔を充填する絶縁部材を更に具備する。
【００３８】
これにより、導電材スルーホール基板の剛性、及び貫通孔の密閉性を向上させることができる。
【００３９】
また、別の態様において、絶縁部材は樹脂である。
【００４０】
これにより、導電材スルーホール基板の剛性、及び貫通孔の密閉性を更に向上させることができる。
【発明の効果】
【００４１】
本発明によると、貫通電極部の導電性が高い導電材スルーホール基板を低コストで提供できる。
【図面の簡単な説明】
【００４２】
【図１】本発明の第１実施形態に係る導電材スルーホール基板の概要を示す平面図である。
【図２】本発明の第１実施形態に係る導電材スルーホール基板のＡ−Ｂ断面図である。
【図３】本発明の第２実施形態に係る導電材スルーホール基板の断面図である。
【図４】本発明の第２実施形態の変形例に係る導電材スルーホール基板の断面図である。
【図５】本発明の第２実施形態の変形例に係る導電材スルーホール基板の断面図である。
【図６】本発明の第２実施形態の変形例に係る導電材スルーホール基板の断面図である。
【図７ａ】本発明の第３実施形態に係る導電材スルーホール基板の製造方法において、第一シード層の形成を説明する断面図である。
【図７ｂ】本発明の第３実施形態に係る導電材スルーホール基板の製造方法において、第一めっき層の形成を説明する断面図である。
【図７ｃ】本発明の第３実施形態に係る導電材スルーホール基板の製造方法において、第一サポート基板の積層を説明する断面図である。
【図７ｄ】本発明の第３実施形態に係る導電材スルーホール基板の製造方法において、研磨による貫通孔の形成を説明する断面図である。
【図７ｅ】本発明の第３実施形態に係る導電材スルーホール基板の製造方法において、第二シード層の形成を説明する断面図である。
【図７ｆ】本発明の第３実施形態に係る導電材スルーホール基板の製造方法において、第二めっき層の形成を説明する断面図である。
【図７ｇ】本発明の第３実施形態に係る導電材スルーホール基板の製造方法において、第一サポート基板の剥離を説明する断面図である。
【図８ａ】本発明の第４実施形態に係る導電材スルーホール基板の製造方法において、第一シード層の形成を説明する断面図である。
【図８ｂ】本発明の第４実施形態に係る導電材スルーホール基板の製造方法において、第一めっき層の形成を説明する断面図である。
【図８ｃ】本発明の第４実施形態に係る導電材スルーホール基板の製造方法において、第一サポート基板の積層を説明する断面図である。
【図８ｄ】本発明の第４実施形態に係る導電材スルーホール基板の製造方法において、第二シード層の形成を説明する断面図である。
【図８ｅ】本発明の第４実施形態に係る導電材スルーホール基板の製造方法において、第二めっき層の形成を説明する断面図である。
【図８ｆ】本発明の第４実施形態に係る導電材スルーホール基板の製造方法において、第一サポート基板の剥離を説明する断面図である。
【図９ａ】本発明の第５実施形態に係る導電材スルーホール基板の製造方法において、第二サポート基板の積層を説明する断面図である。
【図９ｂ】本発明の第５実施形態に係る導電材スルーホール基板の製造方法において、第一導電層の形成を説明する断面図である。
【図９ｃ】本発明の第５実施形態に係る導電材スルーホール基板の製造方法において、第二サポート基板の剥離に関する第一の例を説明する断面図である。
【図９ｄ】本発明の第５実施形態に係る導電材スルーホール基板の製造方法において、第二サポート基板の剥離に関する第二の例を説明する断面図である。
【図１０ａ】本発明の第６実施形態に係る導電材スルーホール基板の製造方法において、第一配線形成のためのフォトレジスト形成を説明する断面図である。
【図１０ｂ】本発明の第６実施形態に係る導電材スルーホール基板の製造方法において、第一めっき層の形成を説明する断面図である。
【図１０ｃ】本発明の第６実施形態に係る導電材スルーホール基板の製造方法において、フォトレジストの除去を説明する断面図である。
【図１０ｄ】本発明の第６実施形態に係る導電材スルーホール基板の製造方法において、第一シード層のエッチングを説明する断面図である。
【図１１ａ】本発明の第７実施形態に係る導電材スルーホール基板の製造方法において、第一サポート基板の積層を説明する断面図である。
【図１１ｂ】本発明の第７実施形態に係る導電材スルーホール基板の製造方法において、第二配線形成のためのフォトレジスト形成を説明する断面図である。
【図１１ｃ】本発明の第７実施形態に係る導電材スルーホール基板の製造方法において、第二めっき層の形成を説明する断面図である。
【図１１ｄ】本発明の第７実施形態に係る導電材スルーホール基板の製造方法において、フォトレジストの除去を説明する断面図である。
【図１１ｅ】本発明の第７実施形態に係る導電材スルーホール基板の製造方法において、第二シード層のエッチングを説明する断面図である。
【図１２】本発明の第８実施形態に係る半導体装置を示す図である。
【図１３】本発明の第８実施形態に係る半導体装置の別の例を示す図である。
【図１４】本発明の第８実施形態に係る半導体装置の更に別の例を示す図である。
【発明を実施するための形態】
【００４３】
以下、本発明の実施形態１に係る導電材スルーホール基板及びその製造方法について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本発明の実施形態の一例であって、本発明はこれらの実施形態に限定して解釈されるものではない。なお、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部が図面から省略される場合がある。
【００４４】
＜第１実施形態＞
図１及び図２を用いて、本発明の第１実施形態に係る導電材スルーホール基板の構成について詳細に説明する。第１実施形態では、導電材スルーホール基板の表裏面にそれぞれ１層の配線が配置され、それらの配線が貫通電極によって接続された構造について説明するが、この構造に限定するものではなく、例えば、表裏面に多層配線が配置されていてもよく、また、トランジスタなどの素子が配置されていてもよい。
【００４５】
図１は、本発明の第１実施形態に係る導電材スルーホール基板の概要を示す平面図である。また、図２は、本発明の第１実施形態に係る導電材スルーホール基板のＡ−Ｂ断面図である。図１及び図２に示すように、本発明の第１実施形態に係る導電材スルーホール基板１０は、第１面１０１及び第１面１０１とは反対側の第２面１０２を有し、第１面１０１と第２面１０２とを貫通する貫通孔１１１が設けられた基板１００と、貫通孔１１１の内部に配置され、第１面１０１と第２面１０２とを接続する貫通電極２００とを有する。
【００４６】
図２において、貫通電極２００は第１導電層２１１及び第２導電層２１２を含み、第１導電層２１１は基板１００の第一面１０１と貫通孔１１１の側壁の一部に配置され、第２導電層２１２は基板１００の第二面１０２と貫通孔１１１の側壁に配置され、貫通孔１１１の側壁において第一導電層と第二導電層が重畳する領域が存在する。そのため、貫通孔１１１内の貫通電極２００は、第一導電層と第二導電層が重畳する領域は他の領域に比べてその厚さが厚く、貫通孔深さ方向について一様ではない。
【００４７】
更に、第二導電層２１２が第一面１０１側に形成されず、第一面１０１の第一導電層２１１が露出されている。
【００４８】
基板１００としては、ガラス基板を使用することができる。また、ガラス基板の他にも、石英基板、サファイア基板、樹脂基板などの絶縁基板、シリコン基板、炭化シリコン基板、化合物半導体基板などの半導体基板、アルミニウム基板、ステンレス基板などの導電性基板を使用することができる。また、これらが積層されたものであってもよい。基板１００の厚さは、特に制限はないが、例えば、１００μｍ以上８００μｍ以下の厚さの基板を使用することができる。基板１００の厚さは、より好ましくは、２００μｍ以上４００μｍ以下であるとよい。上記の基板の厚さが薄くなると、基板のたわみが大きくなる。その影響で、製造過程におけるハンドリングが困難になるとともに、基板上に形成する薄膜等の内部応力により基板が反ってしまう。また、上記の基板の厚さが厚くなると貫通孔の形成工程が長くなる。その影響で、製造工程が長期化し、製造コストも上昇してしまう。
【００４９】
以上のように、第１実施形態に係る導電材スルーホール基板１０によると、貫通孔１１１の側壁で第一導電層と第二導電層が一部重畳し、その重畳する領域は他の領域に比べてその厚さが厚く、貫通孔１１１深さ方向の抵抗が下がるため、貫通電極２００における導電性を向上させた導電材スルーホール基板を得ることができる。
【００５０】
また、例えば光ファイバー等を貫通電極に挿入する場合が考えられる。この場合、貫通電極２００において第一導電層と第二導電層が重畳する領域は他に比べて開孔径が小さいために、その領域によって挿入物を安定的に保持することができる。このとき、光ファイバー等の挿入物は、基板面の開孔径が大きい側から挿入される方が容易である。
【００５１】
更に、詳細は後述するが、第一導電層２１１及び貫通電極２００の一部の形成とともに、第一面１０１側の基板１００上に貫通孔２００とは電気的に独立した配線を同時に形成することができる。同様に、第二導電層２１２及び貫通電極２００の一部の形成とともに、第二面１０２側の基板１００上に貫通孔２００とは電気的に独立した配線を同時に形成することができる。これらのことは導電材スルーホール基板製造のコスト削減に繋がる。
【００５２】
＜第２実施形態＞
第２実施形態においては、第１実施形態における導電材スルーホール基板の一例について説明する。図３は、本実施形態における導電材スルーホール基板の断面図である。
【００５３】
第１実施形態による導電材スルーホール基板１０における第一導電層２１１及び第二導電層２１２は、例えばシード層を下地とした電界めっき処理により形成することができる。図３に示すように、各導電層はシード層とめっき層の積層構造となる。下地層としてのシード層は、下地の基板１００と密着性がよい導電材料を使用することができる。例えば、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）これらの化合物、あるいはこれらの合金などを使用することができる。特に、シード層上に堆積されるめっき層が銅（Ｃｕ）を含む場合、シード層は、Ｃｕの拡散を抑制する材料を使用することができ、例えば窒化チタン（ＴｉＮ）、窒化モリブデン（ＭｏＮ）、窒化タンタル（ＴａＮ）等を使用してもよい。更に、これらを積層してもよい。ここで、シードの厚さは、特に制限はないが、例えば、５０ｎｍ以上４００ｎｍ以下の範囲で適宜選択することができる。
【００５４】
シード層上に堆積されるめっき層は、シード層との密着性が良く、電気伝導度が高い導電材料を使用することができる。例えば、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、ロジウム（Ｒｈ）、スズ（Ｓｎ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）等の金属またはこれらを用いた合金などから選択することができる。更に、これらを積層してもよい。
【００５５】
以上のように、第２実施形態に係る導電材スルーホール基板１０によると、貫通孔１１１の側壁で第一導電層２１１と第二導電層２１２が一部重畳し、その重畳する領域は他の領域に比べてその厚さが厚く、貫通孔１１１深さ方向の抵抗が下がるため、貫通電極２００における導電性を向上させた導電材スルーホール基板を得ることができる。
【００５６】
また、本発明による導電材スルーホール基板１０における貫通電極２００は、前述のように貫通孔深さによって貫通電極２００の厚さが異なる。特に貫通孔の口径が小さい場合や配線厚さが厚い場合にはこの特徴が顕著になり、特に第二面１０２側の孔を塞ぐ構造を取り得る（図４（ａ））。
【００５７】
また、第一導電層２１１を厚く形成することで、後の第二導電層２１２形成によって第一面１０１側の孔を塞ぐ構造も取り得る（図４（ｂ））。
【００５８】
このような構造を取ることで、後の工程で例えば貫通孔１１１の空洞内に樹脂を充填する場合、樹脂が貫通孔１１１を通して基板１００を通過しないために、効率よく充填できるようになる。
【００５９】
また、本発明における第一導電層及び第二導電層は同一の材料でもよいし、異なる材料でもよい。
【００６０】
また、本発明における導電材スルーホール基板は、貫通孔側壁に凹凸形状を持つ領域においては更に貫通電極の密着性が良く、断線を抑制することができる（図５）。
【００６１】
また、本発明による導電材スルーホール基板の貫通電極内の空洞を樹脂等の絶縁物で充填してもよい（図６）。これにより、導電材スルーホール基板の剛性、及び貫通孔の密閉性を更に向上させることができる。
【００６２】
＜第３実施形態＞
第３実施形態においては、第１実施形態における導電材スルーホール基板の製造方法ついて説明する。
【００６３】
（１）第一シード層の形成（図７ａ）
本実施形態においては、まず第一面１０１に有底孔を有する基板１００を準備する。第一面１０１上及び有底孔の側壁に、基板１００の第一面１０１側からスパッタ法により第一シード層２１１ａを形成する。特に有底孔１１０のアスペクト比が高くなると、有底孔の底部や第二面１０２側の貫通孔の側壁に第一シード層２１１ａが堆積されない場合がある。つまり、図７ａに示すように、第一シード層２１１ａは、基板１００の第一面１０１上と有底孔側壁に堆積される場合を想定して説明する。本実施形態及び他の実施形態の説明において、シード層の形成方法についてはスパッタ法を想定するが、これに限定されず、例えば蒸着法や無電解めっき法を用いてもよい。
【００６４】
（２）第一めっき層の形成（図７ｂ）
第一シード層２１１ａを下地層とする電界めっき法により、第一めっき層２１１ｂを形成する。前述のように第一シード層は基板１００の第一面１０１側及び有底孔１１０の側壁の一部に形成されており、第一めっき層２１１ｂは第一シード層２１１ａ上にのみ堆積される。これにより第一シード層２１１ａ及び第一めっき層２１１ｂから成る第一導電層２１１が得られる。
【００６５】
（３）第一サポート基板の積層（図７ｃ）
第一面１０１側の基板１００上に有底孔１１０を覆う第一サポート基板２２１を積層する。図７ｃは、有底孔が形成された基板１００に第１サポート基板を貼り合せる工程を示す断面図である。図７ｃに示すように、第一シード層２１１ａ及び第一めっき層２１１ｂが形成された有底孔１１０を有する基板１００と第１サポート基板２２１とを粘着シート２３０を用いて貼り合せる。第１サポート基板２２１は、後の工程で基板１００に歪みが生じないように、基板１００と同等又はそれ以上の剛性を有する基板を使用することができる。例えば、基板１００にガラス基板を使用する場合、第１サポート基板２２１として基板１００と同様のガラス基板を使用することができる。また、第１サポート基板２２１はガラス基板以外にもサファイア基板等の絶縁性基板、シリコン基板等の半導体基板、又はステンレス基板等の導電性基板を使用することができる。
【００６６】
また、粘着シート２３０は、部材を挟んで両面に粘着層が配置されている。粘着シート２３０の粘着層のうち基板１００及び第一めっき層２１１ｂ側の粘着層（以下、基板粘着層という場合がある）は、刺激（この例では所定温度以上の熱）の印加によって粘着力が低下する。粘着シート２３０の第１サポート基板２２１側の粘着層（以下、支持粘着層という場合がある）は、例えば、感圧粘着剤であってもよい。また、支持粘着層は、少なくとも基板粘着層の粘着力が低下する刺激の程度においては、粘着力がほとんど低下しない。また、基板粘着層及び支持粘着層は両方又は一方が導電性を有していてもよい。
【００６７】
粘着シート２３０の両面に設けられた粘着層によって第１サポート基板２２１と基板１００との位置関係が固定される。これによって、第１サポート基板２２１は、粘着シート２３０を介して基板１００を第１面１０１側から支持する。
【００６８】
（４）貫通孔の形成（図７ｄ）
第一面１０１側とは反対側にある第二面１０２側の基板１００を薄くしていくことで有底孔１１０の底を貫通させて貫通孔１１１を形成する。図７ｄでは、第二面１０２側の基板１００に対してスリミングを行うことで、基板１００を薄板化する。スリミングとしては、例えばウェットエッチングやＣＭＰ（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）を使用することができる。スリミングによって有底孔１１０の底部に達するまで基板１００を薄板化することで、有底孔１１０から貫通孔１１１を形成する。ここで、基板１００は第１サポート基板２２１によって支持されているため、基板１００が薄化されても基板１００の反りが抑制され、また、製造工程中の強度を保つこともできる。
【００６９】
スリミングにウェットエッチングを使用する場合、フッ酸（ＨＦ）、バッファードフッ酸（ＢＨＦ）、界面活性剤添加バッファードフッ酸（ＬＡＬ）などを使用することができる。エッチングに使用する薬液は基板の材質によって適宜選択することができる。また、スリミングにＣＭＰを使用する場合、研磨剤として酸化セリウム（セリア）を使用することができる。セリアを使用したＣＭＰは、ガラスや酸化シリコンを高速研磨することができる。セリアは、機械的な研磨作用だけでなく、水と共に作用して化学的に酸化シリコンを研磨する作用を有し、高い研磨速度を得ることができる。
【００７０】
（５）第二シード層の形成（図７ｅ）
基板１００の第二面１０２側からスパッタ法により第二シード層２１２ａを形成する。前述と同様の理由から、第二シード層２１２ａは第一サポート基板２２１まで到達せず、基板１００の第二面１０２上と、貫通孔の側壁と、貫通孔の側壁に形成された第一めっき層２１１ｂ上に堆積される。
【００７１】
（６）第二めっき層の形成（図７ｆ）
第一めっき層２１１ｂ及び第二シード層２１２ａを下地層とする電界めっき法により、第二めっき層２１２ｂを形成する。第二めっき層２１２ｂは第二シード層２１２ａ上及び第二シード層２１２ａから露出さた第一めっき層２１１ｂ上に形成され、貫通孔１１１の側壁全面に第二めっき層２１２ｂが堆積される。これにより第二シード層２１２ａ及び第二めっき層２１２ｂから成る第二導電層２１２が得られる。本発明においては、第二めっき層２１２ｂ形成時において、第一面１０１側の基板１００上には第一サポート基板２２１が積層されているため、第二めっき層が貫通孔１１１を通過して第一面１０１側に形成されることはない。
【００７２】
（７）第一サポート基板の剥離（図７ｇ）
最後に、第一サポート基板２２１を基板１００から剥離することによって本発明の導電材スルーホール基板１０が得られる。図７ｇは貫通孔及び第二導電層２１２が形成された基板から第１サポート基板２２１を剥離する工程を示す断面図である。第二導電層２１２が形成された後に所定温度以上の熱処理を行うことで、粘着シート２３０の基板側の粘着層である基板粘着層の粘着力を低下させる。そして、基板１００から粘着シート２３０及び第１サポート基板２２１を剥離する。このとき、当該熱処理は粘着シート２３０の基板粘着層の反対面側に配置された支持粘着層が第１サポート基板２２１と剥離しない程度の温度で行うことが好ましい。ここで、熱処理は基板１００及び第１サポート基板２２１全体を加熱する方法であってもよく、レーザ照射等によって積層箇所を局所的に加熱する方法であってもよい。
【００７３】
この作製方法において特筆すべきは、図７ｇで示したように、貫通孔１１１内部において第一導電層２１１及び第二導電層２１２からなる貫通電極２００は、第二導電層２１２単独の領域と、第一導電層２１１及び第二導電層２１２が重畳する領域とから成る。重畳する領域は他の領域に比べてその厚さが厚く、貫通孔１１１の深さ方向の抵抗が下がるため、貫通電極２００全体の導電性向上に寄与する。
【００７４】
更に、本発明においては、第二めっき層２１２ｂ形成時において、第一面１０１側の基板１００上には第一サポート基板２２１が積層されているため、第二めっき層が貫通孔１１１を通過して第一面１０１側に形成されることはない。よって、第一面１０１側に過剰な導電層が形成されないため、ＣＭＰ（化学的機械的研磨）等によって後にこれを研磨する必要が無く、このためのコストが発生しない。
【００７５】
＜第４実施形態＞
第４実施形態においては、第１実施形態における導電時スルーホール基板の他の製造方法ついて説明する。
【００７６】
（１）第一シード層の形成（図８ａ）
本実施形態においては、まず貫通孔を有する基板１００を準備する。第一面１０１上及貫通孔１１１の側壁に、基板１００の第一面１０１側からスパッタ法により第一シード層２１１ａを形成する。図８ａに示すように、特に貫通孔１１１のアスペクト比が高くなると、貫通孔の第二面１０２側における側壁に第一シード層２１１ａが堆積されない場合がある。つまり、第一シード層２１１ａは、基板１００の第一面１０１上と貫通孔側壁に堆積される場合を想定する。本実施形態及び他の実施形態の説明において、シード層の形成方法についてはスパッタ法を想定するが、これに限定されず、例えば蒸着法や無電解めっき法を用いてもよい。
【００７７】
（２）第一めっき層の形成（図８ｂ）
第一シード層２１１ａを下地層とする電界めっき法により、第一めっき層２１１ｂを形成する。前述のように第一シード層は基板１００の第一面１０１側及び貫通孔１１１の側壁の一部に形成されているため、第一めっき層２１１ｂは第一シード層２１１ａ上にのみ堆積される。これにより第一シード層２１１ａ及び第一めっき層２１１ｂから成る第一導電層２１１が得られる。
【００７８】
（３）第一サポート基板の積層（図８ｃ）
第一面１０１側の基板１００上に第一サポート基板２２１を積層する。
図７ｃは、有底孔が形成された基板１００に第１サポート基板を貼り合せる工程を示す断面図である。図７ｃに示すように、第一シード層２１１ａ及び第一めっき層２１１ｂが形成された有底孔１１０を有する基板１００と第１サポート基板２２１とを粘着シート２３０を用いて貼り合せる。第１サポート基板２２１は、後の工程で基板１００に歪みが生じないように、基板１００と同等又はそれ以上の剛性を有する基板を使用することができる。例えば、基板１００にガラス基板を使用する場合、第１サポート基板２２１として基板１００と同様のガラス基板を使用することができる。また、第１サポート基板２２１はガラス基板以外にもサファイア基板等の絶縁性基板、シリコン基板等の半導体基板、又はステンレス基板等の導電性基板を使用することができる。
【００７９】
（４）第二シード層の形成（図８ｄ）
基板１００の第二面１０２側からスパッタ法により第二シード層２１２ａを形成する。前述と同様の理由から、第二シード層２１２ａは基板１００の第二面１０２上と、基板１００の貫通孔の側壁と、貫通孔の側壁に形成された第一めっき層２１１ｂ上のに堆積される。
【００８０】
（５）第二めっき層の形成（図８ｅ）
第一めっき層２１１ｂ及び第二シード層２１２ａを下地層とする電界めっき法により、第二めっき層２１２ｂを形成する。第二めっき層２１２ｂは第二シード層２１２ａ上及び第一めっき層２１１ｂ上に形成されるため、貫通孔１１１の側壁全面に第二めっき層２１２ｂが堆積される。これにより第二シード層２１２ａ及び第二めっき層２１２ｂから成る第二導電層２１２が得られる。
【００８１】
（６）第一サポート基板の剥離（図８ｆ）
最後に、第一サポート基板２２１を基板１００から剥離することによって本発明の導電材スルーホール基板１０が得られる。図８ｆは、貫通孔及び第二導電層２１２が形成された基板から第１サポート基板２２１を剥離する工程を示す断面図である。第二導電層２１２が形成された後に所定温度以上の熱処理を行うことで、粘着シート２３０の基板側の粘着層である基板粘着層の粘着力を低下させる。そして、基板１００から粘着シート２３０及び第１サポート基板２２１を剥離する。このとき、当該熱処理は粘着シート２３０の基板粘着層の反対面側に配置された支持粘着層が第１サポート基板２２１と剥離しない程度の温度で行うことが好ましい。ここで、熱処理は基板１００及び第１サポート基板２２１全体を加熱する方法であってもよく、レーザ照射等によって積層箇所を局所的に加熱する方法であってもよい。
【００８２】
この作製方法において特筆すべきは、図８ｆで示したように、貫通孔１１１内部において第一導電層２１１及び第二導電層２１２からなる貫通電極２００は、第二導電層２１２単独の領域と、第一導電層２１１及び第二導電層２１２が重畳する領域とから成る。重畳する領域は他の領域に比べてその厚さが厚く、貫通孔１１１深さ方向の抵抗が下がるため、貫通電極２００全体の導電性向上に寄与する。
【００８３】
更に、本発明においては、第二めっき層２１２ｂ形成時において、第一面１０１側の基板１００上には第一サポート基板２２１が積層されているため、第二めっき層が貫通孔１１１を通過して第一面１０１側に形成されることはない。よって、第一面１０１側に過剰な導電層が形成されないため、ＣＭＰ（化学的機械的研磨）等によって後にこれを研磨する必要が無く、このためのコストが発生しない。
【００８４】
＜第５実施形態＞
第５実施形態においては、第４実施形態による導電材スルーホール基板の製造方法の変形例ついて説明する。
【００８５】
（１）第二サポート基板の積層
本実施形態においては、図９ａに示すように、まず貫通孔１１１を有する基板１００を準備して、その第二面１０２側の基板１００上に第二サポート基板２２２を積層する。第二サポート基板２２２の積層方法については、第３実施形態及び第４実施形態で既に説明した第一サポート基板２２１の積層方法と同様であるため、繰り返しの説明は省略する。
【００８６】
（２）第一導電層の形成
図９ｂに示すように基板１００の第一面１０１側より第一シード層２１１ａ及び第一めっき層２１１ｂを形成し、第一導電層２１１を得る。これらの形成方法は第３実施形態及び第４実施形態において既に説明した方法と同様であるため、繰り返しの説明は省略する。
【００８７】
（３）第二サポート基板の剥離
図９ｃは、第二サポート基板を基板１００から剥離する工程を示す断面図である。ここでは、第一導電層２１１を形成した直後に第二サポート基板２２２を基板１００から剥離する。その後、第１面側の基板１００上に第一サポート基板２２１を積層する。しかし、第二サポート基板を基板１００から剥離する工程はこれに限られず、第一導電層２１１形成後であれば、いずれのタイミングで第二サポート基板２２２を基板１００から剥離してもよい。他の例としては、図９ｄに示す工程のように、第一導電層２１１を形成した直後に第一面１０１側の基板１００上に第一サポート基板２２１を積層し、その直後のタイミングで第二サポート基板２２２を基板１００から剥離してもよい。第二サポート基板２２２の剥離方法は第３実施形態及び第４実施形態の第一サポート基板２２１の剥離方法において既に説明した方法と同様であるため、繰り返しの説明は省略する。
【００８８】
（４）第二導電層の形成
以後の工程は第３実施形態及び第４実施形態で示した工程と同様である。基板１００の第二面１０２側より第二シード層２１２ａ及び第二めっき層２１２ｂを形成し、第二導電層２１２を得る。これらの形成方法は第３実施形態及び第４実施形態において既に説明したため、図示はせず、繰り返しの説明は省略する。
【００８９】
（５）第一サポート基板の剥離
最後に、第一サポート基板２２１を基板１００から剥離することによって本発明の導電材スルーホール基板１０が得られる。第一サポート基板２２１の剥離方法は第３実施形態及び第４実施形態において既に説明した方法と同様であるため、繰り返しの説明は省略する。
【００９０】
第一面１０１側からの加工が済んだ後、第二面１０２側からの加工のため、第一サポート基板２２１を積層し、第二サポート基板２２２を剥離し、第二面１０２側の加工を行う必要がある。加工が施される基板１００に対して第一サポート基板２２１及び第二サポート基板２２２は必ずしも必要ではないが、実施するのが好ましい。
【００９１】
本発明においては、第二めっき層２１２ｂ形成時において、第一面１０１側の基板１００上には第一サポート基板２２１が積層されているため、第二めっき層が貫通孔１１１を通過して第一面１０１側に形成されることはない。よって、第一面１０１側に過剰な導電層が形成されないため、ＣＭＰ（化学的機械的研磨）等によって後にこれを研磨する必要が無く、このためのコストが発生しない。
【００９２】
＜第６実施形態＞
第６実施形態においては、第１実施形態における導電材スルーホール基板の他の製造方法ついて説明する。
【００９３】
本発明による導電材スルーホール基板の作製方法においては、第一シード層２１１ａ及び前記第一めっき層２１１ｂを形成する工程と同時に第一面１０１側の基板１００上に配線（第一配線２０１）を形成することができる。図１０ａから図１０ｄを参照して、本発明による第一配線２０１を形成する工程について説明する。
【００９４】
（１）レジストパターン形成（図１０ａ）
本実施形態においては、まず貫通孔１１１を有する基板１００を準備して、その第一面１０１側から第一シード層２１１ａを形成する。図１０ａは、第一シード層２１１ａ上にレジストマスクを形成する工程を示す断面図である。図１０ａに示すように、第一シード層２１１ａ上にフォトレジストを塗布した後に、露光及び現像を行うことによりレジストパターン３００を形成する。レジストパターン３００は、第一導電層２１１が第一配線２０１として残る部分が露出するように形成される。
【００９５】
（２）第一めっき層形成（図１０ｂ）
図１０ｂは、レジストパターン３００から露出した第一シード層２１１ａ上に第一めっき層２１１ｂを形成する工程を示す断面図である。図１０ｂに示すように、レジストパターン３００を形成後、第一シード層２１１ａに通電して電解めっき法を行い、レジストパターン３００から露出している第一シード層２１１ａ上に第一めっき層２１１ｂを形成する。
【００９６】
（３）レジストパターンの除去（図１０ｃ）
図１０ｃは、第一シード層２１１ａ上のレジストパターンを除去する工程を示す断面図である。図１０ｃに示すように、第一めっき層２１１ｂを形成した後に、レジストパターン３００を構成するレジストマスクを有機溶媒により除去する。なお、フォトレジストの除去には、有機溶媒を用いる代わりに、酸素プラズマによるアッシングを用いることもできる。
【００９７】
（４）第一シード層のエッチング（図１０ｄ）
図１０ｄは、第一めっき層２１１ｂから露出した第一シード層２１１ａをエッチングする工程を示す断面図である。図１０ｄに示すように、第一めっき層２１１ｂをマスクとして第一シード層２１１ａをエッチングして除去する。
【００９８】
本実施形態においては第４実施形態と同様に貫通孔を有する基板から出発したが、これに限定されず、第３実施形態のように有底孔を有する基板に対しても適用が可能であることは言うまでもない。
【００９９】
＜第７実施形態＞
第７実施形態においては、第１実施形態における導電材スルーホール基板の他の製造方法ついて説明する。
【０１００】
本発明による導電材スルーホール基板の作製方法においては、第二シード層２１２ａ及び第二めっき層２１２ｂを形成する工程と同時に第二面１０２側の基板１００上に配線（第二配線２０２）を形成することができる。図１１ａから図１１ｅを参照して第二配線２０２を形成する工程について説明する。
【０１０１】
（１）第一サポート基板積層（図１１ａ）
図１１ａは、第６実施例によって第一配線２０１を形成した基板１００に対し、第一面１０１側の基板１００上に第一サポート基板２２１を積層した断面図である。
【０１０２】
（２）レジストパターン形成（図１１ｂ）
第二面１０２側に第二シード層２１２ａを形成する。図１１ｂは、第二シード層２１２ａ上にレジストパターン３００を形成する工程を示す断面図である。図１１ｂに示すように、第二シード層２１２ａ上にフォトレジストを塗布した後に、露光及び現像を行うことによりレジストパターン３００を形成する。レジストパターン３００は、第二導電層２１２が第二配線２０２として残る部分が露出するように形成される。
【０１０３】
（３）第二めっき層形成（図１１ｃ）
図１１ｃは、レジストパターン３００から露出した第二シード層２１２ａ上に第二めっき層２１２ｂを形成する工程を示す断面図である。図１１ｃに示すように、レジストパターン３００を形成後、第一シード層２１２ａに通電して電解めっき法を行い、レジストパターン３００から露出している第二シード層２１２ａ上に第二めっき層２１２ｂを形成する。
【０１０４】
（４）レジストパターンの除去（図１１ｄ）
図１１ｄは、第二シード層２１２ａ上のレジストパターンを除去する工程を示す断面図である。図１１ｄに示すように、第二めっき層２１２ｂを形成した後に、レジストパターン３００を構成するレジストマスクを有機溶媒により除去する。なお、フォトレジストの除去には、有機溶媒を用いる代わりに、酸素プラズマによるアッシングを用いることもできる。
【０１０５】
（５）第二シード層のエッチング（図１１ｅ）
図１１ｅは、第二めっき層２１２ｂから露出した第一シード層２１２ａをエッチングする工程を示す断面図である。図１１ｅに示すように、第二めっき層２１２ｂをマスクとして第二シード層２１２ａをエッチングして除去する。
【０１０６】
本実施形態における第二配線２０２の形成時、第一面１０１側には第一サポート基板２２１が積層されているため、第一配線２０１はこの工程による影響を受けずに保護されるという利点を有する。
【０１０７】
＜第８実施形態＞
第８実施形態においては、第１実施形態における導電材スルーホール基板を用いて製造される半導体装置について説明する。
【０１０８】
図１２は、本発明の実施形態１に係る半導体装置を示す図である。半導体装置１０００は、３つの導電材スルーホール基板１３１０、１３２０、１３３０が積層され、例えば、ＤＲＡＭ等の半導体素子が形成されたＬＳＩ基板１４００に接続されている。導電材スルーホール基板１３１０は、第一配線、第二配線等で形成された接続端子１５１１、１５１２を有している。これらの導電材スルーホール基板１３１０、１３２０、１３３０はそれぞれが異なる材質の基板から形成された導電材スルーホール基板であってもよい。接続端子１５１２は、ＬＳＩ基板１４００の接続端子１５００とバンプ１６１０により接続されている。接続端子１５１１は、導電材スルーホール基板１３２０の接続端子１５２２とバンプ１６２０により接続されている。導電材スルーホール基板１３２０の接続端子１５２１と、導電材スルーホール基板１３３０の接続端子１５３２と、についても、接続端子がバンプ１６３０により接続する。バンプ１６１０、１６２０、１６３０は、例えば、インジウム、銅、金等の金属を用いる。
【０１０９】
なお、導電材スルーホール基板を積層する場合には、３層に限らず、２層であってもよいし、さらに４層以上であってもよい。また、導電材スルーホール基板と他の基板との接続においては、バンプによるものに限らず、共晶接合など、他の接合技術を用いてもよい。また、ポリイミド、エポキシ樹脂等を塗布、焼成して、導電材スルーホール基板と他の基板とを接着してもよい。
【０１１０】
図１３は、本発明の第１１実施形態に係る半導体装置の別の例を示す図である。図１４に示す半導体装置１０００は、ＭＥＭＳデバイス、ＣＰＵ、メモリ等の半導体チップ（ＬＳＩチップ）１４１０、１４２０、および導電材スルーホール基板１３００が積層され、ＬＳＩ基板１４００に接続されている。
【０１１１】
半導体チップ１４１０と半導体チップ１４２０との間に導電材スルーホール基板１３００が配置され、バンプ１６４０、１６５０により接続されている。ＬＳＩ基板１４００上に半導体チップ１４１０が載置され、ＬＳＩ基板１４００と半導体チップ１４２０とはワイヤ１７００により接続されている。この例では、導電材スルーホール基板１３００は、複数の半導体チップを積層して３次元実装するためのインターポーザとして用いられ、それぞれ機能の異なる複数の半導体チップを積層することで、多機能の半導体装置を製造することができる。例えば、半導体チップ１４１０を３軸加速度センサとし、半導体チップ１４２０を２軸磁気センサとすることによって、５軸モーションセンサを１つのモジュールで実現した半導体装置を製造することができる。
【０１１２】
半導体チップがＭＥＭＳデバイスにより形成されたセンサなどである場合には、センシング結果がアナログ信号により出力されるようなときがある。この場合には、ローパスフィルタ、アンプ等についても半導体チップまたは導電材スルーホール基板１３００に形成してもよい。
【０１１３】
図１４は、本発明の第１１実施形態に係る半導体装置の別の例を示す図である。上記２つの例（図１２、図１３）は、３次元実装であったが、この例では、２次元と３次元との併用実装に適用した例である（２．５次元という場合もある）。図１４に示す例では、ＬＳＩ基板１４００には、６つの導電材スルーホール基板１３１０、１３２０、１３３０、１３４０、１３５０、１３６０が積層されて接続されている。ただし、全ての導電材スルーホール基板が積層して配置されているだけでなく、基板面内方向にも並んで配置されている。これらの導電材スルーホール基板はそれぞれが異なる材質の基板から形成された導電材スルーホール基板であってもよい。
【０１１４】
図１４の例では、ＬＳＩ基板１４００上に導電材スルーホール基板１３１０、１３５０が接続され、導電材スルーホール基板１３１０上に導電材スルーホール基板１３２０、１３４０が接続され、導電材スルーホール基板１３２０上に導電材スルーホール基板１３３０が接続され、導電材スルーホール基板１３５０上に導電材スルーホール基板１３６０が接続されている。なお、図３５に示す例のように、導電材スルーホール基板１３００を複数の半導体チップを接続するためのインターポーザとして用いても、このよう２次元と３次元との併用実装が可能である。例えば、導電材スルーホール基板１３３０、１３４０、１３６０などが半導体チップに置き換えられてもよい。
【０１１５】
上記のように製造された半導体装置１０００は、例えば、携帯端末（携帯電話、スマートフォンおよびノート型パーソナルコンピュータ等）、情報処理装置（デスクトップ型パーソナルコンピュータ、サーバ、カーナビゲーション等）、家電等、様々な電気機器に搭載される。
【０１１６】
なお、本発明は上記の実施形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
【符号の説明】
【０１１７】
１００：基板、１０１：第一面、１０２：第二面、１１０：有底孔、１１１：貫通孔、１１３：貫通孔側壁、
２００：貫通電極、
２０１：第一配線、２１１：第一導電層、２１１ａ：第一シード層、２１１ｂ：第一めっき層、２２１：第一サポート基板、
２０２：第二配線、２１２：第二導電層、２１２ａ：第二シード層、２１２ｂ：第二めっき層、２２２：第二サポート基板、
２３０：粘着シート、３００：レジストパターン、４００：絶縁材料、
１０００：半導体装置
１１３０：垂線
１１４０：回転支持柱
１１４１：ホルダ
１１５０：真空チャンバ
１２００：電子銃
１２０１：電子ビーム
１２１０：坩堝
１２１２：蒸着源
１２１４：蒸着材料
１２２２：ゲートバルブ
１３００：導電材スルーホール基板
１３１０、１３２０、１３３０、１３４０、１３５０、１３６０：導電材スルーホール基板
１４００：ＬＳＩ基板
１４１０、１４２０：半導体チップ
１５００、１５１１、１５１２、１５２１、１５２２、１５３２：接続端子
１６１０、１６２０、１６３０、１６４０、１６５０：バンプ
１７００：ワイヤ
【図１】
0006446934.tif 000002
【図２】
0006446934.tif 000003
【図３】
0006446934.tif 000004
【図４】
0006446934.tif 000005
【図５】
0006446934.tif 000006
【図６】
0006446934.tif 000007
【図７ａ】
0006446934.tif 000008
【図７ｂ】
0006446934.tif 000009
【図７ｃ】
0006446934.tif 000010
【図７ｄ】
0006446934.tif 000011
【図７ｅ】
0006446934.tif 000012
【図７ｆ】
0006446934.tif 000013
【図７ｇ】
0006446934.tif 000014
【図８ａ】
0006446934.tif 000015
【図８ｂ】
0006446934.tif 000016
【図８ｃ】
0006446934.tif 000017
【図８ｄ】
0006446934.tif 000018
【図８ｅ】
0006446934.tif 000019
【図８ｆ】
0006446934.tif 000020
【図９ａ】
0006446934.tif 000021
【図９ｂ】
0006446934.tif 000022
【図９ｃ】
0006446934.tif 000023
【図９ｄ】
0006446934.tif 000024
【図１０ａ】
0006446934.tif 000025
【図１０ｂ】
0006446934.tif 000026
【図１０ｃ】
0006446934.tif 000027
【図１０ｄ】
0006446934.tif 000028
【図１１ａ】
0006446934.tif 000029
【図１１ｂ】
0006446934.tif 000030
【図１１ｃ】
0006446934.tif 000031
【図１１ｄ】
0006446934.tif 000032
【図１１ｅ】
0006446934.tif 000033
【図１２】
0006446934.tif 000034
【図１３】
0006446934.tif 000035
【図１４】
0006446934.tif 000036