(57)【特許請求の範囲】
【請求項１】
第１の周期の第１入力信号に基づいて正弦波信号を生成する正弦波生成回路と、
前記第１入力信号に基づいて余弦波信号を生成する余弦波生成回路と、
前記正弦波信号と第２の周期の第２入力信号との位相差を算出する第１の算出部と、
前記余弦波信号と前記第２入力信号との位相差を算出する第２の算出部と、
前記第２の算出部の算出した位相差が所定範囲以内の場合、前記第１の算出部の算出した位相差を位相誤差として出力し、前記第２の算出部の算出した位相差が前記所定範囲よりも外の場合、前記第１の算出部の算出した位相差と同一符号の所定値を位相誤差として出力する第１の選択部と、を備える、
位相誤差検出器。
【請求項２】
前記所定値は、前記第１の算出部の算出する位相差の最大値または最小値の絶対値である、
請求項１記載の位相誤差検出器。
【請求項３】
前記所定範囲は、−９０度から＋９０度である、
請求項１記載の位相誤差検出器。
【請求項４】
前記第１の選択部の出力である前記位相誤差が略０の場合、タイミング信号“１”を出力し、前記第１の選択部の出力である前記位相誤差が略０ではない場合、タイミング信号“０”を出力するタイミング生成部と、
前記タイミング信号が“０”の場合、前記第１の選択部が出力した前記位相誤差を平滑化した値を出力し、前記タイミング信号が“１”の場合、前記平滑化した値をホールドして出力するローパスフィルタと、
前記タイミング信号が“１”の場合、前記ローパスフィルタからの入力を出力し、前記タイミング信号が“０”の場合、前記第１の選択部が出力した前記位相誤差を出力する第２の選択部と、を備える、
請求項１記載の位相誤差検出器。
【請求項５】
第１の周期の第１入力信号に基づいて正弦波信号を生成する正弦波生成回路と、
前記第１入力信号に基づいて余弦波信号を生成する余弦波生成回路と、
前記正弦波信号と、第２の周期の第２入力信号との位相差を算出する第１の算出部と、
前記余弦波信号と、前記第２入力信号と、の位相差を算出する第２の算出部と、
前記第２の算出部の算出した位相差が所定範囲以内の場合、前記第１の算出部の算出した位相差を位相誤差として出力し、前記第２の算出部の算出した位相差が前記所定範囲よりも外の場合、前記第１の算出部の算出した位相差と同一符号の所定値を位相誤差として出力する第１の選択部と、
前記位相誤差を用いてクロックを生成するクロック生成器と、を備える、
光ディスク装置。
【請求項６】
前記第１の選択部の出力である前記位相誤差が略０の場合、タイミング信号“１”を出力し、前記第１の選択部の出力である前記位相誤差が略０ではない場合、タイミング信号“０”を出力するタイミング生成部と、
前記タイミング信号が“０”の場合、前記第１の選択部が出力した前記位相誤差を平滑化した値を出力し、前記タイミング信号が“１”の場合、前記平滑化した値をホールドして出力するローパスフィルタと、
前記タイミング信号が“１”の場合、前記ローパスフィルタからの入力を出力し、前記タイミング信号が“０”の場合、前記第１の選択部が出力した前記位相誤差を出力する第２の選択部と、をさらに備え、
前記クロック生成器は、前記第２の選択部の出力を用いてクロックを生成する、
請求項５記載の光ディスク装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路に用いられる位相誤差検出器と、生成されたクロックを用いてアドレス検出および記録を行う光ディスク装置とに関する。
【背景技術】
【０００２】
近年、光ディスクの記録密度は上昇の一途を辿っている。映像分野において、ＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）やＢＤ（Ｂｌｕ−ｒａｙ（登録商標）  Ｄｉｓｃ）等の光ディスクがよく知られている。これらの光ディスクは、映像の記録用だけでなく、パーソナルコンピュータの外部記録メディアとしても用いられる。一方、パーソナルコンピュータの外部記録メディアとして、ハードディスクやフラッシュメモリ等も用いられる。光ディスクはそれらの外部記録メディアと比較すると、長寿命、高信頼性、保存電力不要の利点がある。
【０００３】
これらの利点から、データセンター等の重要なデータのアーカイブメディアとしても注目されている。しかし、現在最も容量の大きいＢＤ−ＸＬで、光ディスク１枚の容量が１２８ＧＢである。そのため光ディスクは、他の外部記録メディアと比較すると、より大きな保存スペースが必要であり、容量のさらなる高密度化が要望されている。
【０００４】
光ディスクの高密度化技術として、ランドグルーブ記録技術がある。光ディスクに光スポットを記録トラックに、高精度に制御するためのグルーブと呼ばれる案内溝が設けられている。ランドグルーブ記録技術では、グルーブだけでなく、グルーブとグルーブの間のランドと呼ばれる案内溝にもユーザデータを記録する。ランドグルーブ記録技術を用いている光ディスクとしては、ＤＶＤ−ＲＡＭがよく知られている。
【０００５】
また、光ディスクにはユーザデータを記録再生する光ディスク上の場所を特定するために、物理アドレスが設けられている。物理アドレスを形成する方法として、ＤＶＤ−ＲＡＭで用いられているプリピットがある。しかし、プリピットにはユーザデータを記録できないので、記録容量が減少する。
【０００６】
物理アドレスを形成する別の方法として、トラックの蛇行（以下、ウォブル）によるウォブルアドレスがある。ウォブルによる物理アドレスの検出は、ユーザデータの記録再生の検出とは別の方法で検出するので、記録容量が減少しない。
【０００７】
ウォブルアドレスを用いる方法において、光ディスクにデータを記録する際のクロックを生成するために、ウォブルの再生信号に対してＰＬＬを用いる。ＰＬＬは、ウォブルの再生信号の位相と、生成する記録クロックの位相との差である位相誤差を検出する位相誤差検出器を有している。ＰＬＬは、記録クロックの位相を制御し、位相誤差をゼロに近づける。
【０００８】
特許文献１は、ウォブル信号から記録クロックを生成する方法を開示している。ウォブル信号から記録クロックを生成する場合、偏心やモータ変動などにより線速度変動が発生するので、ＰＬＬに残差が発生し、位相誤差を十分にゼロに近づけることができない場合がある。この場合、光ディスク上の正確な位置への記録の妨げとなる。ＰＬＬのループゲインを高くすることで残差の低減ができるが、ＰＬＬ内で使用するチャージポンプの電流の増加等、アナログ回路の増大を伴う。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００８−１７６８３２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本開示は、回路面積の大きなアナログ回路を追加することなくＰＬＬの残差を低減する位相誤差検出器および光ディスク装置を提供する。
【課題を解決するための手段】
【００１１】
本開示における位相誤差検出器は、第１の周期の第１入力信号に基づいて正弦波信号を生成する正弦波生成回路と、第１入力信号に基づいて余弦波信号を生成する余弦波生成回路と、正弦波信号と第２の周期の第２入力信号との位相差を算出する第１の算出部と、余弦波信号と第２入力信号との位相差を算出する第２の算出部と、第２の算出部の算出した位相差が所定範囲以内の場合、第１の算出部の算出した位相差を位相誤差として出力し、第２の算出部の算出した位相差が所定範囲よりも外の場合、第１の算出部の算出した位相差と同一符号の所定値を位相誤差として出力する第１の選択部と、を備える。
【発明の効果】
【００１２】
本開示における位相誤差検出器および光ディスク装置によれば、位相誤差検出器のゲインを高くすることによって、それを用いたＰＬＬの残差を低減することができる。
【図面の簡単な説明】
【００１３】
【図１】図１は、実施の形態における光ディスクの模式図である。
【図２】図２は、実施の形態における光ディスクのアドレス情報の構成図である。
【図３】図３は、実施の形態における光ディスク装置のブロック図である。
【図４】図４は、実施の形態における光ディスク装置のウォブル処理回路のブロック図である。
【図５】図５は、実施の形態における光ディスク装置の位相誤差検出器のブロック図である。
【図６】図６は、実施の形態における位相誤差検出器の位相差に対する位相誤差出力を示すグラフである。
【図７】図７は、実施の形態における光ディスク装置のホールド回路のブロック図である。
【図８】図８は、実施の形態における光ディスク装置のシンセサイザのブロック図である。
【発明を実施するための形態】
【００１４】
以下、適宜図面を参照しながら、実施の形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。
【００１５】
なお、添付図面および以下の説明は、当業者が本開示を十分に理解するために、提供されるのであって、これらにより特許請求の範囲に記載の主題を限定することは意図されていない。
【００１６】
（実施の形態１）
［１−１．光ディスクの構成］
まず、本実施の形態の光ディスク装置が記録／再生を行う、光ディスクについて説明する。
【００１７】
図１は、本実施の形態の光ディスク装置で記録／再生を行う光ディスクの模式図である。図１に示すように、光ディスク１０１は、グルーブトラック（以下、グルーブ）１０２がスパイラル状に形成されている。グルーブ１０２とグルーブ１０２に挟まれた部分にランドトラック（以下、ランド）１０３が形成されている。光ディスク１０１は、グルーブ１０２とランド１０３を記録トラックとして使用する。
【００１８】
グルーブ１０２およびランド１０３は、トラックを放射線状に７等分してＡＤＩＰ（ＡＤｒｅｓｓ  Ｉｎ  Ｐｒｅ−Ｇｒｏｏｖｅ）１０４を形成している。ＡＤＩＰ１０４は、光ディスク１０１における位置を示すアドレス情報を有する。ＡＤＩＰ１０４は、光ディスク１０１におけるアドレス情報単位である。ＡＤＩＰ１０４は放射線状に分割されているので、ＡＤＩＰ１０４の長さは、位置によって異なる。ＡＤＩＰ１０４が配置される位置の半径をｒとすると、ＡＤＩＰ１０４の長さは、２×π×ｒ／７となる。
【００１９】
図２は、本実施の形態におけるアドレス情報であるＡＤＩＰ１０４の構成図である。ＡＤＩＰ１０４は、同期部２０１とアドレス情報部２０２で構成される。同期部２０１は、光ディスク装置の記録／再生を行うタイミングの検出に用いる。アドレス情報部２０２は、アドレス情報が記録されている。アドレス情報部２０２は、複数のＡＤＩＰユニット２０３で構成される。
【００２０】
ＡＤＩＰユニット２０３は、モノトーンウォブル部２０４とアドレス変調部２０５で構成されている。モノトーンウォブル部２０４は、グルーブ１０２において余弦波（ｃｏｓｉｎｅ  ｗａｖｅ）の位相を有する。アドレス変調部２０５は、アドレス変調部２０５の１ビットの情報に基づいて所定の変調がなされ、モノトーンウォブル部２０４の余弦波の位相に対して異なる位相を有している。そのため、光ディスク装置は、モノトーンウォブル部２０４の位相に対して、位相の異なるアドレス変調部２０５を検出することでアドレス情報の検出ができる。
【００２１】
ここで、光ディスクの製造時において、光ビームの照射でグルーブ１０２が形成される。ランド１０３は、隣接するグルーブ１０２に挟まれた領域として定義される。ランド１０３のモノトーンウォブル部２０４の信号を安定して再生するためには、光ディスクの半径方向に隣接するグルーブ１０２のウォブルの位相が揃っていなければならない。そのために、一定の角度でウォブルを形成する。光ディスク１０１のＡＤＩＰ１０４が一定の角度で分割されているのは、グルーブ１０２のウォブルの位相を揃えるためである。
【００２２】
隣接するグルーブ１０２の位相を揃えるために、モノトーンウォブル部２０４は、半径毎に長さが異なる。光ディスク装置は、モノトーンウォブル部２０４の周波数を逓倍したクロックを生成する。生成したクロックに対し、シンセサイザがクロックの周波数の有理数倍（Ｍ／Ｎ倍：Ｍ，Ｎは自然数）を行い、略一定の物理長に相当する周波数になるクロックを生成する。光ディスク装置は、このクロックを用いて記録することによって、略一定の記録密度で記録を行う。
【００２３】
［１−２．光ディスク装置の構成］
次に、本実施の形態における光ディスク装置の構成について説明する。図３は、本実施の形態における光ディスク装置のブロック図である。
【００２４】
光ディスク装置１００は、光ヘッド３０１、サーボ制御回路３０２、信号生成回路３０３、ウォブル処理回路３０４、アクセスタイミング生成回路３０５、シンセサイザ３０６、コントローラ３０７、エンコーダ３０８、記録処理回路３０９、レーザ駆動回路３１０、再生処理回路３１１及びデコーダ３１２を備える。
【００２５】
光ディスク装置１００に光ディスク１０１が挿入されると、光ヘッド３０１から光ディスク１０１へ光ビームが照射される。光ディスク１０１で反射された光ビームは、光ヘッド３０１に含まれる、トラック方向（タンジェンシャル方向）および半径方向（ラジアル方向）に４分割されたフォトディテクター（図示せず）によって光電変換され、反射された光ビームの情報を電気信号に変換される。
【００２６】
信号生成回路３０３は、光ヘッド３０１に含まれる４分割フォトディテクターから出力される電気信号から、フォーカスエラー信号、トラッキングエラー信号、ウォブル信号および全加算信号を生成する。
【００２７】
フォーカスエラー信号は、例えば、非点収差法により検出した信号である。フォーカスエラー信号は、４分割フォトディテクターの、２組の、対角上に配置された２つの信号についてそれぞれ加算し、その差を求めた信号である。
【００２８】
トラッキングエラー信号およびウォブル信号は、プッシュプル法により検出した信号である。４分割フォトディテクターの、２組の、タンジェンシャル方向に配置された２つの信号についてそれぞれ加算し、その差を求めた信号であるプッシュプル信号を生成する。トラッキングエラー信号は、プッシュプル信号に対して０Ｈｚから数１０ｋＨｚの周波数成分を抽出することで生成する。ウォブル信号は、プッシュプル信号に対して数１０ｋＨｚから数ＭＨｚの信号成分を抽出することで生成する。
【００２９】
全加算信号は、４分割フォトディテクターから出力される信号を全て加算した信号であり、光ディスクの反射光量そのものを示す信号である。
【００３０】
サーボ制御回路３０２は、信号生成回路３０３の生成するフォーカスエラー信号が０になるように光ヘッド３０１の対物レンズを上下に駆動して、光スポットを記録面に集光する。またサーボ制御回路３０２は、信号生成回路３０３の生成するトラッキングエラー信号が０になるように対物レンズをラジアル方向に駆動することで、光スポットをランドまたはグルーブにトラッキングする。トラッキングをランドまたはグルーブのどちらにするかは、トラッキングエラー信号に応じて、対物レンズを外周側に駆動するか内周側に駆動するかで決める。この駆動の方向はコントローラ３０７からのランドまたはグルーブのどちらにトラッキングするかの指示に従って決定する。
【００３１】
ウォブル処理回路３０４は、信号生成回路３０３の生成したウォブル信号を用いて、光ディスク１０１のモノトーンウォブル部２０４の再生信号を逓倍したウォブルクロックを生成して出力し、アドレス情報を再生して出力し、アドレスタイミング信号を生成して出力する。ウォブル処理回路３０４の詳細は後述する。ウォブルクロックは、モノトーンウォブル部２０４を所定分割した時間に等しい周期を持つように生成する。そのため、同じ線速度で光ディスク１０１を走査した場合、内周ほど周波数が高く、外周ほど周波数が低くなり、光ディスク１０１を同じ回転数で走査した場合、内周から外周まで同じ周波数となる。
【００３２】
シンセサイザ３０６は、ウォブル処理回路３０４の生成したウォブルクロックを有理数倍し、光ディスク１０１の走査において内周から外周まで略一定の物理長になるように、つまり、同じ線速度で走査した場合略同じ周波数になるように記録クロックに変換する。具体的には、シンセサイザ３０６は、コントローラ３０７から与えられた係数Ｍおよび係数Ｎを用いて、周波数がウォブルクロックの周波数のＮ／Ｍ倍となるように記録クロックを生成する。
【００３３】
アクセスタイミング生成回路３０５は、ウォブル処理回路３０４の生成したアドレス情報、アドレスタイミング信号およびウォブルクロックを用いて、記録再生を行うタイミングを示す、記録目標アドレスのタイミング信号と再生目標アドレスのタイミング信号を生成する。
【００３４】
再生処理回路３１１は、アクセスタイミング生成回路３０５が生成した再生目標アドレスのタイミング信号に応じて、信号生成回路３０３が生成した全加算信号からユーザデータであるバイナリデータを抽出する。
【００３５】
デコーダ３１２は再生処理回路３１１で抽出したバイナリデータを復調してエラー訂正を行い、再生データとして出力する。
【００３６】
エンコーダ３０８は、ユーザデータである記録データを受け取り、エラー訂正符号の付加及びバイナリデータへの変調を行う。
【００３７】
記録処理回路３０９は、シンセサイザ３０６の生成した記録クロックとアクセスタイミング生成回路３０５の生成した記録目標アドレスのタイミング信号とに基づいて、レーザ駆動回路３１０に対してバイナリデータに応じた記録パワーの発光指令を行う。
【００３８】
レーザ駆動回路３１０は、記録処理回路３０９の記録パワーの発光指令に応じて光ヘッド３０１を駆動する。これにより、光ヘッド３０１は、再生時よりも強度な記録パワーで光ディスク１０１に光ビームを照射し、バイナリデータに応じた記録が光ディスク１０１に行われる。
【００３９】
［１−３．ウォブル処理回路の構成］
次に、ウォブル処理回路３０４の詳細な構成について説明する。図４は、ウォブル処理回路３０４のブロック図である。ウォブル処理回路３０４は、ＡＤＩＰ検出回路４１３とＰＬＬ４１４とを備える。
【００４０】
ＰＬＬ４１４は、ウォブル信号から、ウォブル信号の周波数を逓倍したウォブルクロックを生成する。ＰＬＬ４１４は、Ａ／Ｄコンバータ４０１、位相誤差検出器４０７、ホールド回路４０８、クロック生成器４１５及び分周器４１２を備える。
【００４１】
クロック生成器４１５は、第１のチャージポンプ４０９、第１のフィルタ４１０及び第１のＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）４１１で構成される。
【００４２】
ＡＤＩＰ検出回路４１３は、同期検出回路４０２、ＡＤＩＰタイミング生成回路４０６、ホールドタイミング生成回路４０５およびアドレス検出回路４０３を備える。ＡＤＩＰ検出回路４１３は、デジタルウォブル信号からアドレス情報およびアドレスタイミング信号を生成して出力する。
【００４３】
Ａ／Ｄコンバータ４０１は、ウォブル信号を、ウォブルクロックによるサンプリング周期でデジタル化し、デジタルウォブル信号とし、位相誤差検出器４０７とＡＤＩＰ検出回路４１３の同期検出回路４０２とアドレス検出回路４０３に出力する。
【００４４】
分周器４１２は、ウォブルクロックを２４分周し、２４分周後の１周期における位相を示す信号である逓倍分周位相を位相誤差検出器４０７へ出力する。逓倍分周位相は、ウォブルクロック毎に−１２から１１まで１ずつ増加し、１１の次は−１２に戻る信号である。逓倍分周位相の周期は、ウォブルクロックの周期の２４倍と同一である。
【００４５】
位相誤差検出器４０７は、Ａ／Ｄコンバータ４０１の出力のデジタルウォブル信号に含まれるウォブルキャリア成分と逓倍分周位相との位相誤差を検出し出力する。
【００４６】
同期検出回路４０２は、デジタルウォブル信号から、光ディスク１０１の同期部２０１を検出する。
【００４７】
ＡＤＩＰタイミング生成回路４０６は、同期部２０１が検出されるタイミングに基づいて、ＡＤＩＰ１０４における同期部２０１の位置を特定するアドレスタイミング信号を生成する。
【００４８】
アドレス検出回路４０３は、ＡＤＩＰタイミング生成回路４０６が生成したアドレスタイミング信号に応じて、アドレス変調部２０５の検出されるタイミングを特定し、アドレス情報が“０”か“１”であるかを判別し、判別結果を集計し、エラー訂正を行い、アドレス情報として出力する。
【００４９】
ホールドタイミング生成回路４０５は、ＡＤＩＰタイミング生成回路４０６が生成したアドレスタイミング信号に応じて、ウォブルが変調されているアドレス変調部２０５のタイミングを特定する信号をホールドタイミング信号として出力する。ホールドタイミング信号は、アドレス変調部２０５のタイミングで“１”、それ以外で“０”となる信号である。
【００５０】
ホールド回路４０８は、ホールドタイミング信号がアドレス変調部２０５のタイミングを示すときは、内部にホールドしている値を位相誤差として出力し、それ以外のタイミングのときは、位相誤差検出器４０７の出力した位相誤差を出力する。
【００５１】
第１のチャージポンプ４０９は、ホールド回路４０８の出力に応じて、電流の注入または吸引を行う。
【００５２】
第１のフィルタ４１０は、第１のチャージポンプ４０９の電流の注入または吸引の動作を平滑化し、電圧として出力する。
【００５３】
第１のＶＣＯ４１１は、第１のフィルタ４１０の出力した電圧に応じた周波数のウォブルクロックを出力する。
【００５４】
なお、ＰＬＬ４１４は、ホールド回路４０８を含まない構成であってもよい。
【００５５】
［１−４．位相誤差検出器の構成］
次に、位相誤差検出器４０７の詳細な構成について説明する。図５は、位相誤差検出器４０７のブロック図である。位相誤差検出器４０７は、正弦波生成回路５０１、第１の算出部５０２、余弦波生成回路５０３、第２の算出部５０４及び第１の選択部５０５を備える。
【００５６】
第１の算出部５０２は、第１の乗算器５０６と第１の積分器５０７で構成される。第２の算出部５０４は、第２の乗算器５０８と第２の積分器５０９で構成される。第１の選択部５０５は、第１のコンパレータ５１０、第２のコンパレータ５１１、第１のセレクタ５１２、第２のセレクタ５１３及び増幅器５１４で構成される。
【００５７】
正弦波生成回路５０１は、入力される逓倍分周位相に基づいて正弦波信号を生成する。逓倍分周位相は−１２から１１まで変化するので、正弦波信号として、
ｓｉｎ（２×π×逓倍分周位相／２４）
を出力する。
【００５８】
第１の乗算器５０６は、デジタルウォブル信号のウォブルキャリア成分と正弦波信号とを乗算して出力する。
【００５９】
第１の積分器５０７は、逓倍分周位相１周期分、すなわちウォブル１周期分（ウォブルクロック２４周期分）に相当する逓倍分周位相が０のタイミングから−１までの区間について、第１の乗算器５０６の出力を積分する。
【００６０】
これらの構成は、いわゆるヘテロダイン検波による位相差検出を行っている。ウォブル信号に含まれるモノトーンウォブル部２０４の余弦波成分と逓倍分周位相との位相差をαとする。このとき、余弦波成分ｃｏｓ（ｘ）と正弦波生成回路５０１の生成する正弦波信号ｓｉｎ（ｘ＋α）の乗算は、
ｃｏｓ（ｘ）×ｓｉｎ（ｘ＋α）＝（ｓｉｎ（２ｘ＋α）＋ｓｉｎ（α））／２
となる。第１の積分器５０７による１周期分の積分により、ｓｉｎ（２ｘ＋α）項の積分結果は０になることから、ｓｉｎ（α）／２項だけが残る。ヘテロダイン検波の結果である、ｓｉｎ（α）／２は、位相差αの正弦関数であることから、位相差αが−９０度から９０度の範囲においては位相差αに対し単調増加であり、−１８０度から−９０度および＋９０度から＋１８０度の範囲においては位相誤差の検出結果が単調減少である。
【００６１】
第１のコンパレータ５１０は、第１の積分器５０７の出力が正の場合“１”を、負の場合“０”を出力する。
【００６２】
第１のセレクタ５１２は、第１のコンパレータ５１０の出力が“１”の場合０．５を、“０”の場合−０．５を出力する。つまり、第１のセレクタ５１２は、第１の積分器５０７の出力が正の場合０．５、負の場合−０．５を出力している。
【００６３】
余弦波生成回路５０３は、入力される逓倍分周位相に基づいて余弦波信号として、
ｃｏｓ（２×π×逓倍分周位相／２４）
を出力する。
【００６４】
第２の乗算器５０８は、デジタルウォブル信号と余弦波信号とを乗算して出力する。
【００６５】
第２の積分器５０９は、逓倍分周位相１周期分、すなわちウォブル１周期分（ウォブルクロック２４周期分）に相当する逓倍分周位相が０のタイミングから−１までの区間について、第２の乗算器５０８の出力を積分する。
【００６６】
第２のコンパレータ５１１は、第２の積分器５０９の出力が正の場合“１”を、負の場合“０”を出力する。
【００６７】
第２のセレクタ５１３は、第２のコンパレータ５１１の出力が“１”の場合、第１の積分器５０７の出力、“０”の場合、第１のセレクタ５１２の出力を出力する。増幅器５１４は入力信号を２倍して出力する。
【００６８】
ここで、ウォブル信号に含まれるモノトーンウォブル部２０４の余弦波成分と逓倍分周位相との位相差をαとすると、余弦波成分ｃｏｓ（ｘ）と余弦波生成回路５０３の生成する余弦波信号ｃｏｓ（ｘ＋α）の乗算は、
ｃｏｓ（ｘ）×ｃｏｓ（ｘ＋α）＝ｃｏｓ（α）／２
となる。したがって、第２のコンパレータ５１１の出力は、位相差が−９０度から＋９０度では“１”、−１８０度から−９０度および＋９０度から＋１８０度では“０”となる。
【００６９】
第２のセレクタ５１３は、第２のコンパレータ５１１の出力が“１”の場合、つまり、位相差αが−９０度から９０度の範囲の場合、第１の積分器５０７の出力を出力する。また、第２のセレクタ５１３は、第２のコンパレータ５１１の出力が“０”かつ、第１のコンパレータ５１０の出力が“０”の場合、つまり位相差αが−１８０度から−９０度の場合、−０．５を出力する。また、第２のセレクタ５１３は、第２のコンパレータ５１１の出力が“０”かつ、第１のコンパレータの出力が“１”の場合、つまり位相差αが＋９０度から＋１８０度の場合、＋０．５を出力する。図６は、位相誤差検出器４０７の位相差に対する位相誤差出力を示すグラフである。図６において、位相誤差検出器４０７における、位相差に対する位相誤差を実線で示し、比較のためヘテロダイン検波の位相差に対する位相誤差、すなわち、第１の積分器５０７の出力を破線で示している。
【００７０】
すなわち、第１の選択部５０５は、第２の算出部５０４が算出した位相差が所定範囲内の場合、第１の算出部５０２が算出した位相差を位相誤差として出力し、第２の算出部５０４が算出した位相差が所定範囲外の場合、第１の算出部５０２が算出した位相差と同一符号かつ所定絶対値の値を位相誤差として出力する。
【００７１】
［１−５．ホールド回路の構成］
次に、ホールド回路４０８の詳細な構成について説明する。図７は、ホールド回路４０８のブロック図である。ホールド回路４０８は、ＬＰＦ（Ｌｏｗ−Ｐａｓｓ  Ｆｉｌｔｅｒ）７０１と、第３のセレクタ７０２とを備える。
【００７２】
ホールドタイミング信号は、アドレス変調部２０５のタイミングで“１”、それ以外で“０”となる信号である。ホールドタイミング信号が“０”の場合、第３のセレクタ７０２は入力信号である位相誤差を選択し、位相誤差として出力する。ホールドタイミング信号が“１”の場合、第３のセレクタ７０２はＬＰＦ７０１の出力を選択し、位相誤差として出力する。すなわち、ホールドタイミング信号が“１”の場合のアドレス変調部２０５のタイミングにおいて、位相誤差検出器４０７の位相誤差は、 ほぼ０であり、ゲインが低下してしまうので、位相誤差検出器４０７の出力は用いず、ゲインの低下を抑えるために、ＬＰＦ７０１の出力を用いる。
【００７３】
ＬＰＦ７０１は、ホールドタイミング信号が“０”の間、位相誤差を平滑化して出力する。ホールドタイミング信号が“１”になると、ＬＰＦ７０１は、直前に平滑化して出力していた値をホールドして出力する。すなわち、第３のセレクタ７０２はホールドタイミング信号が“１”の場合、ホールドタイミング信号が“０”から“１”に変化する直前の位相誤差を平滑化した値を出力し続ける。ＬＰＦ７０１で平滑化した位相誤差は、ＬＰＦ７０１のカットオフ周波数以下の残差は通過する。このため、ＬＰＦ７０１を通過した位相誤差をホールドして出力しても、残差を抑えてＰＬＬ４１４を動作することができる。したがって、アドレス変調部２０５の割合が大きくＰＬＬ４１４をホールドする頻度が高くても、ＰＬＬ４１４の低域のゲイン低下を抑えることができる。
【００７４】
［１−６．シンセサイザの構成］
次に、シンセサイザ３０６の詳細な構成について説明する。図８は、シンセサイザ３０６のブロック図である。シンセサイザ３０６は、位相誤差検出器９００及びクロック生成器８１４を備える。
【００７５】
位相誤差検出器９００は、Ｎカウンタ８０１、Ｍカウンタ８０２、比較器８００及び合成回路８１０で構成される。
【００７６】
比較器８００は、第１の位相比較器８０３、第２の位相比較器８０４、第３の位相比較器８０５、第４の位相比較器８０６、第５の位相比較器８０７、第６の位相比較器８０８と第７の位相比較器８０９で構成される。
【００７７】
クロック生成器８１４は、第２のチャージポンプ８１１、第２のフィルタ８１２及び第２のＶＣＯ８１３で構成される。
【００７８】
Ｎカウンタ８０１は、コントローラ３０７から係数Ｎを受け、ウォブルクロックを０からＮ−１までカウントすることによりＮ分周する。このとき、カウンタ値が０、Ｎ／８、２Ｎ／８、３Ｎ／８、Ｎ−３Ｎ／８、Ｎ−２Ｎ／８、Ｎ−Ｎ／８のときに、それぞれタイミング信号を出力する。
【００７９】
カウンタ値は整数であるため、比較するそれぞれの値も整数である必要があるが、それぞれの値はビットシフトと加減算による単純な演算で求めるので、小数点以下は切り捨てる。また、ここでは先にＮ／８を演算した後に整数倍の演算を行うものとする。したがって例えば、Ｎ＝９９の場合、Ｎ／８は１２、２Ｎ／８は２４、３Ｎ／８は３６であり、Ｎ−３Ｎ／８は６３、Ｎ−２Ｎ／８は７５、Ｎ−Ｎ／８は８７である。
【００８０】
同様に、Ｍカウンタ８０１は、コントローラ３０７から係数Ｍを受け、第２のＶＣＯ８１３の出力である記録クロックを０からＭ−１までカウントすることによりＭ分周する。このとき、カウンタ値が０、Ｍ／８、２Ｍ／８、３Ｍ／８、Ｍ−３Ｍ／８、Ｍ−２Ｍ／８、Ｍ−Ｍ／８のときに、それぞれタイミング信号を出力する。
【００８１】
Ｎカウンタと同様に、カウンタ値は整数であるため、比較するそれぞれの値も整数である必要があるが、それぞれの値はビットシフトと加減算による単純な演算で求めるので、小数点以下は切り捨てる。また、ここでは先にＭ／８を演算した後に整数倍の演算を行うものとする。
【００８２】
第１の位相比較器８０３から第７の位相比較器８０９までは、入力は異なるがすべて共通の動作を行う。第１の位相比較器８０３〜第７の位相比較器８０９は、Ｎカウンタ８０１からのタイミング信号と、Ｍカウンタ８０２からのタイミング信号とを位相比較し、比較結果に応じてｕｐパルスまたはｄｏｗｎパルスを出力する。すなわち、第１の位相比較器８０３〜第７の位相比較器８０９は、Ｎカウンタ８０１からのタイミング信号の立ち上がりエッジがＭカウンタ８０２からのタイミング信号の立ち上がりエッジよりも先に来た場合、Ｎカウンタ８０１からの信号の立ち上がりエッジからＭカウンタ８０２からの信号の立ち上がりエッジまでの期間において、ｕｐパルスを出力する。逆に、第１の位相比較器８０３〜第７の位相比較器８０９は、Ｍカウンタ８０２からのタイミング信号の立ち上がりエッジがＮカウンタ８０１からのタイミング信号の立ち上がりエッジよりも先に来た場合、Ｍカウンタ８０２からの信号の立ち上がりエッジからＮカウンタ８０１からの信号の立ち上がりエッジまでの期間において、ｄｏｗｎパルスを出力する。
【００８３】
具体的には、第１の位相比較器８０３は、Ｎカウンタ＝０を示すタイミング信号と、Ｍカウンタ＝０を示すタイミング信号との位相比較を行う。第２の位相比較器８０４は、Ｎカウンタ＝Ｎ／８を示すタイミング信号と、Ｍカウンタ＝Ｍ／８を示すタイミング信号との位相比較を行う。第３の位相比較器８０５は、Ｎカウンタ＝２Ｎ／８を示すタイミング信号と、Ｍカウンタ＝２Ｍ／８を示すタイミング信号との位相比較を行う。第４の位相比較器８０６は、Ｎカウンタ＝３Ｎ／８を示すタイミング信号と、Ｍカウンタ＝３Ｍ／８を示すタイミング信号との位相比較を行う。第５の位相比較器８０７は、Ｎカウンタ＝Ｎ−３Ｎ／８を示すタイミング信号と、Ｍカウンタ＝Ｍ−３Ｍ／８を示すタイミング信号との位相比較を行う。第６の位相比較器８０８は、Ｎカウンタ＝Ｎ−２Ｎ／８を示すタイミング信号と、Ｍカウンタ＝Ｍ−２Ｍ／８を示すタイミング信号との位相比較を行う。第７の位相比較器８０９は、Ｎカウンタ＝Ｎ−Ｎ／８を示すタイミング信号と、Ｍカウンタ＝Ｍ−Ｍ／８を示すタイミング信号との位相比較を行う。
【００８４】
第１の位相比較器８０３〜第７の位相比較器８０９は、Ｎカウンタの値が０になるときの位相とＭカウンタの値が０になるときの位相との位相比較を行うと共に、Ｎカウンタの値がＮを略所定分割した値と等しくなるときの位相とＭカウンタの値がＭを略所定分割した値と等しくなるときの位相との位相比較を行う。
【００８５】
合成回路８１０は、第１の位相比較器８０３〜第７の位相比較器８０９の比較結果に基づいて位相誤差を示す信号を生成する。すなわち合成回路８１０は、第１の位相比較器８０３がｕｐパルスを出力している場合、出力するｄｏｗｎパルスを“０”に固定し、ｕｐパルスを出力していない場合は、第１の位相比較器８０３から第７の位相比較器８０９までのｄｏｗｎパルスの論理和をｄｏｗｎパルスとして出力する。同様に、第１の位相比較器８０３がｄｏｗｎパルスを出力している場合、出力するｕｐパルスを“０”に固定し、ｄｏｗｎパルスを出力していない場合は、第１の位相比較器８０３から第７の位相比較器８０９までのｕｐパルスの論理和をｕｐパルスとして出力する。これらの位相比較によって、Ｎカウンタ８０１とＭカウンタ８０２の位相が、所定以上で大きくずれている場合は、第１の位相比較器８０３の位相比較結果を用いてＰＬＬ４１４がロックする。一方、位相誤差が所定以内で小さい場合は、第１の位相比較器８０３から第７の位相比較器８０９までを用いる。
【００８６】
ＮおよびＭは８の倍数でない限り、Ｎ／８、Ｍ／８は整数化した位相比較において小数点以下の差による位相誤差の残差が発生する。例えば、Ｎ＝９９、Ｍ＝９８の場合、９９／８＝１２．３７５、９８／８＝１２．２５である。したがって、Ｎ＝１２とＭ＝１２の時の位相比較をすることになる。このため、１２／９９＝約０．１２１２周期と１２／９８＝約０．１２２４周期の位相比較を行うこととなり、０．１２２４−０．１２１２＝０．００１２周期分の残差が発生する。この残差は、ＰＬＬ４１４のループにおいてはオフセットとなって現れるが、Ｎ−Ｎ／８、Ｍ−Ｍ／８の位相比較では、逆に−０．００１２周期分のオフセットが生じる。このため、Ｎ／８、Ｍ／８の位相比較とＮ−Ｎ／８、Ｍ−Ｍ／８の位相比較とを同時に行うことによって、残差が相殺し、ＰＬＬ４１４のループ全体でのトータルのオフセットの発生が抑制される。
【００８７】
第２のチャージポンプ８１１は、合成回路８１０のｕｐパルスに応じて電流を注入し、ｄｏｗｎパルスに応じて電流を吸引する。
【００８８】
第２のフィルタ８１２は、第２のチャージポンプ８１１の電流の注入または吸引の動作を平滑化し電圧として出力する。
【００８９】
第２のＶＣＯ８１３は、第２のフィルタ８１２の出力電圧に応じた周波数の記録クロックを出力する。
【００９０】
以上のように、シンセサイザ３０６は、従来の位相０だけで行う位相比較を計７つの位相で位相比較を行い、それぞれで電流の注入または吸引を行うことによって、回路規模の増大を伴うようなチャージポンプ電流の増加をすることなく、位相比較ゲインを７倍することができる。
【００９１】
［１−７．効果等］
以上のように、本開示の位相誤差検出器は、第１の周期の第１入力信号に基づいて正弦波信号を生成する正弦波生成回路と、第１入力信号に基づいて余弦波信号を生成する余弦波生成回路と、正弦波信号と第２の周期の第２入力信号との位相差を算出する第１の算出部と、余弦波信号と第２入力信号との位相差を算出する第２の算出部と、第２の算出部の算出した位相差が所定範囲以内の場合、第１の算出部の算出した位相差を位相誤差として出力し、第２の算出部の算出した位相差が所定範囲よりも外の場合、第１の算出部の算出した位相差と同一符号の所定値を位相誤差として出力する第１の選択部と、を備える。
【００９２】
これにより、位相差が大きい場合であっても適切に位相誤差を検出できる位相誤差検出器を提供できる。
【産業上の利用可能性】
【００９３】
本開示は、トラックの溝に物理アドレスを記録している媒体からクロックを抽出する記録再生装置に適用可能である。具体的には、光ディスクや光テープの記録再生装置に適用可能である。
【符号の説明】
【００９４】
１００    光ディスク装置
１０１    光ディスク
１０２    グルーブ
１０３    ランド
１０４    ＡＤＩＰ
２０１    同期部
２０２    アドレス情報部
２０３    ＡＤＩＰユニット
２０４    モノトーンウォブル部
２０５    アドレス変調部
３０１    光ヘッド
３０２    サーボ制御回路
３０３    信号生成回路
３０４    ウォブル処理回路
３０５    アクセスタイミング生成回路
３０６    シンセサイザ
３０７    コントローラ
３０８    エンコーダ
３０９    記録処理回路
３１０    レーザ駆動回路
３１１    再生処理回路
３１２    デコーダ
４０１    Ａ／Ｄコンバータ
４０２    同期検出回路
４０３    アドレス検出回路
４０５    ホールドタイミング生成回路
４０６    タイミング生成回路
４０７，９００    位相誤差検出器
４０８    ホールド回路
４０９    チャージポンプ
４１０    第１のフィルタ
４１１    第１のＶＣＯ
４１２    分周器
４１３    ＡＤＩＰ検出回路
４１４    ＰＬＬ
４１５，８１４    クロック生成器
５０１    正弦波生成回路
５０２    第１の算出部
５０３    余弦波生成回路
５０４    第２の算出部
５０５    第１の選択部
５０６    第１の乗算器
５０７    第１の積分器
５０８    第２の乗算器
５０９    第２の積分器
５１０    第１のコンパレータ
５１１    第２のコンパレータ
５１２    第１のセレクタ
５１３    第２のセレクタ
５１４    増幅器
７０１    ＬＰＦ
７０２    セレクタ
８００    比較器
８０１    カウンタ
８０２    カウンタ
８０３    第１の位相比較器
８０４    第２の位相比較器
８０５    第３の位相比較器
８０６    第４の位相比較器
８０７    第５の位相比較器
８０８    第６の位相比較器
８０９    第７の位相比較器
８１０    合成回路
８１１    チャージポンプ
８１２    第２のフィルタ
８１３    第２のＶＣＯ
【図１】
0006488461.tif 000002
【図２】
0006488461.tif 000003
【図３】
0006488461.tif 000004
【図４】
0006488461.tif 000005
【図５】
0006488461.tif 000006
【図６】
0006488461.tif 000007
【図７】
0006488461.tif 000008
【図８】
0006488461.tif 000009