(57)【特許請求の範囲】
【請求項１】
直流電圧が入力される一次巻線、二次巻線および補助巻線を有するトランスと、
前記一次巻線に直列に接続されてスイッチング動作を行う半導体スイッチと、
前記二次巻線の出力を整流平滑して出力電圧を出力する出力電圧生成回路と、
前記補助巻線に接続されて前記出力電圧生成回路の前記出力電圧に相当する出力電圧検出信号を生成して出力する出力電圧検出部と、
前記出力電圧検出信号を受けて基準電圧との誤差信号を生成し、前記誤差信号に応じたスイッチング周波数で前記半導体スイッチをスイッチング制御する制御回路と、
前記補助巻線にアノードが接続された整流ダイオード、一端が前記整流ダイオードのカソードに接続されたインダクタおよび該インダクタの他端に接続されたコンデンサを有して前記制御回路の電源電圧を生成する制御回路用電源回路と、
前記制御回路用電源回路の前記インダクタに並列に接続されたスイッチと、
を備え、
前記制御回路は、前記誤差信号を閾値電圧と比較して負荷状態を判断する負荷状態判断部を有し、前記負荷状態判断部は、前記誤差信号が前記閾値電圧より高くなって重負荷と判断しているとき、前記スイッチをオフし、前記誤差信号が前記閾値電圧以下になって軽負荷と判断しているとき、前記スイッチをオンする制御信号を出力することを特徴とするスイッチング電源装置。
【請求項２】
前記誤差信号に応じた周波数に生成される前記スイッチング周波数は、前記誤差信号が大きくなって前記閾値電圧に等しい第１の閾値電圧に達するまでは、最低の固定周波数であり、前記誤差信号が前記第１の閾値電圧より高い第２の閾値電圧を超えると最大の固定周波数であり、前記誤差信号が前記第１の閾値電圧と前記第２の閾値電圧との間では前記誤差信号が大きくなるにつれて高くなる周波数であることを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
前記スイッチは、前記インダクタに並列に接続された第２の半導体スイッチと、前記負荷状態判断部からの前記制御信号を受けて前記第２の半導体スイッチのオン・オフを制御する第３の半導体スイッチとを有していることを特徴とする請求項１または２記載のスイッチング電源装置。
【請求項４】
前記第２の半導体スイッチは、ソースが前記整流ダイオードと前記インダクタとの接続点に接続され、ドレインが前記インダクタと前記コンデンサとの接続点に接続され、ゲートが抵抗を介して前記ソースに接続されたＰ型ＭＯＳトランジスタであり、前記第３の半導体スイッチは、コレクタが前記ゲートに接続され、エミッタがグランドに接続され、ベースが前記負荷状態判断部からの前記制御信号を受けるように接続されたＮＰＮ型バイポーラトランジスタであることを特徴とする請求項３記載のスイッチング電源装置。
【請求項５】
前記スイッチは、前記制御回路の中に構成されていることを特徴とする請求項３記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はフライバック式のスイッチング電源装置に関し、特にトランスの二次側の負荷状態をトランスの一次側で検出して出力電圧の制御を行う一次側制御方式のスイッチング電源装置に関する。
【背景技術】
【０００２】
絶縁型スイッチング電源装置は、定格が数十ワット以下の小容量電力向けでは、フライバック方式のものが一般的に適用されている。フライバック方式のスイッチング電源装置は、一次側と二次側とで巻線の向きまたはタップの取り方を逆にして逆特性としたトランスを用いている。トランスは、その一次側の巻線に半導体スイッチが直列に接続されており、この半導体スイッチをスイッチング動作させることでトランスの一次側の電力を二次側に伝達する。すなわち、半導体スイッチがオンする期間の間に電流を流してトランスにエネルギを蓄え、半導体スイッチがオフに切り換わると、蓄えられたエネルギがトランスの二次側の巻線から整流用のダイオードを通じて出力される。
【０００３】
このフライバック方式のスイッチング電源装置では、その二次側の出力電圧を安定化させる方式として、二次側の出力電圧の変動を検出して一次側の制御回路にフィードバックさせる二次側制御方式が知られている（たとえば、非特許文献１参照）。
【０００４】
二次側制御方式では、二次側の出力電圧の変動をシャントレギュレータで検出し、その検出信号の一次側の制御回路へのフィードバックは、フォトカプラを介して行うことが一般に行われている。制御回路は、二次側からフィードバックされた検出信号に基づいて出力電圧を安定化させるように半導体スイッチをスイッチング制御している。
【０００５】
一次側の制御回路は、スイッチング電源装置の起動時を除く定常動作時では、トランスの補助巻線から給電されている。補助巻線は、トランスの二次側の巻線と同じ極性の端子から、半導体スイッチがオンとなる期間に蓄えられたエネルギがオフとなる期間に伝達され、電圧を生成する。その電圧は、ダイオードで整流され、コンデンサで平滑化されて直流電圧となり、制御回路の電源電圧となる。特に、非特許文献１の回路では、ダイオードとコンデンサとの間にインダクタを配置し、制御回路にノイズの少ない安定した電源電圧を供給するようにしている。
【０００６】
この二次側制御方式によれば、二次側の出力電圧を直接検出し、これを一次側の制御回路にフィードバックさせているため、二次側の出力電圧を応答よく安定して制御することができる。
【０００７】
一方、スイッチング電源装置での二次側の出力電圧を安定化させる方式として、二次側の出力電圧の変動を一次側で検出して制御を行う一次側制御方式も知られている（たとえば、非特許文献２参照）。
【０００８】
この一次側制御方式では、二次側の出力電圧の変動を、制御回路の電源電圧を得るのに使用される補助巻線によって間接的に検出し、その検出信号に基づいて制御回路が出力電圧を安定化させるように半導体スイッチをスイッチング制御している。
【０００９】
非特許文献２に開示された一次側制御方式の回路によれば、補助巻線に生成された電圧は、ダイオードおよびコンデンサで整流平滑化されて制御回路の電源電圧となるとともに、整流前の電圧が抵抗分割されて二次側の出力電圧の検出電圧として制御回路に供給されている。このように、補助巻線が制御回路の電源用および二次側の出力電圧の検出用に兼用され、また、シャントレギュレータおよびフォトカプラを含め多くの部品点数を低減できることから、スイッチング電源装置のコストを低減できるというメリットがある。
【先行技術文献】
【非特許文献】
【００１０】
【非特許文献１】“ＡＮ１０８６８  ＧｒｅｅｎＣｈｉｐ  ＴＥＡ１７３３シリーズ  固定周波数フライバックコントローラ  アプリケーションノート”、５頁、図１、［online］、Ｒｅｖ．０２−２０１０年８月１９日、［平成２７年３月１３日検索］、インターネット＜URL：http://www.nxp.com/documents/application_note/Data_sheet_AN10868_JA.pdf＞
【非特許文献２】“AN-6093  Design Guideline for Flyback Charger Using FAN104WMX”、Figure 1、［online］、Rev. 1.0.1 - 2012/7/12、［平成２７年３月１３日検索］、インターネット＜URL：https://www.fairchildsemi.com/application-notes/AN/AN-6093.pdf＞
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかし、制御回路の電源回路にインダクタを含む二次側制御の回路（非特許文献１）に対し、一次側制御を適用してコスト低減を図ろうとする場合、同じ補助巻線から、制御回路の電源電圧を生成し、かつ、二次側の出力電圧を検出するに際し、以下のような問題点がある。
【００１２】
すなわち、制御回路の動作を保証するためには、制御回路の電源電圧は、変動したとしても所定の範囲内に入っていなければならない。具体的には、制御回路の電源電圧は、過電圧保護（ＯＶＰ：Over Voltage Protection）のためのＯＶＰ閾値電圧と、低電圧誤動作防止（ＵＶＬＯ：Under Voltage Lock Out）のためのＵＶＬＯ閾値電圧との間になければならない。しかし、補助巻線から生成される制御回路の電源電圧は、負荷が重いか軽いかの負荷状態に応じて変動するだけでなくインダクタの値に応じても変動することが知られている。すなわち、一般的には、補助巻線から生成される制御回路の電源電圧は、重負荷になるほど（半導体スイッチがオンする期間の間にトランスに蓄えられるエネルギが大きくなるため）高く、軽負荷になるほど（半導体スイッチがオンする期間の間にトランスに蓄えられるエネルギが小さくなるため）低くなるよう変動し、また、インダクタのインダクタンス値が小さいほど高く、インダクタのインダクタンス値が大きいほど低くなるよう変動する。このため、インダクタのインダクタンス値は、どのような負荷状態においても、補助巻線から生成される制御回路の電源電圧がＯＶＰ閾値電圧を超えることがなく、かつ、ＵＶＬＯ閾値電圧を下回ることがないように調整する必要がある。
【００１３】
すなわち、無負荷でインダクタのインダクタンス値が大きいときに補助巻線から生成される制御回路の電源電圧がより小さくなり、重負荷でインダクタのインダクタンス値が小さいときに補助巻線から生成される制御回路の電源電圧がより大きくなる。このように負荷の軽重およびインダクタのインダクタンス値により補助巻線から生成される制御回路の電源電圧が変動し、そのすべてで制御回路の電源電圧がＯＶＰ閾値電圧を超えることがなく、かつ、ＵＶＬＯ閾値電圧を下回ることがないようにインダクタのインダクタンス値を決定する必要がある。
【００１４】
また、後述の図５に示すように、補助巻線によって検出される電圧（整流前の電圧が抵抗分割された電圧）に基づいて制御される二次側の出力電圧は、無負荷に近くなると高くなる方向に変動する。
【００１５】
このように、一次側制御には、二次側の出力電圧の変動を直接検出していないため本質的に出力電圧の変動が大きい（レギュレーションが悪い）だけでなく、インダクタのインダクタンス値を含む補助巻線から制御回路の電源電圧を生成する回路の回路定数の調整が難しく、さらには無負荷に近くなると出力電圧の変動が大きくなってしまうという問題点がある。
【００１６】
本発明はこのような点に鑑みてなされたものであり、一次側制御方式であって、補助巻線に生起された電圧を整流平滑化する電源回路にインダクタを有する場合に、インダクタの選定が容易となるとともに、無負荷に近いときの出力電圧の変動を抑制することができるスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００１７】
本発明では上記の課題を解決するために、直流電圧が入力される一次巻線、二次巻線および補助巻線を有するトランスと、前記一次巻線に直列に接続されてスイッチング動作を行う半導体スイッチと、前記二次巻線の出力を整流平滑して出力電圧を出力する出力電圧生成回路と、前記補助巻線に接続されて前記出力電圧生成回路の前記出力電圧に相当する出力電圧検出信号を生成して出力する出力電圧検出部と、前記出力電圧検出信号を受けて基準電圧との誤差信号を生成し、前記誤差信号に応じたスイッチング周波数で前記半導体スイッチをスイッチング制御する制御回路と、前記補助巻線にアノードが接続された整流ダイオード、一端が前記整流ダイオードのカソードに接続されたインダクタおよび該インダクタの他端に接続されたコンデンサを有して前記制御回路の電源電圧を生成する制御回路用電源回路と、前記制御回路用電源回路の前記インダクタに並列に接続されたスイッチと、を備え、前記制御回路は、前記誤差信号を閾値電圧と比較して負荷状態を判断する負荷状態判断部を有し、前記負荷状態判断部は、前記誤差信号が前記閾値電圧より高くなって重負荷と判断しているとき、前記スイッチをオフし、前記誤差信号が前記閾値電圧以下になって軽負荷と判断しているとき、前記スイッチをオンする制御信号を出力することを特徴とするスイッチング電源装置が提供される。
【発明の効果】
【００１８】
上記構成のスイッチング電源装置によれば、軽負荷時にインダクタを無効にすることで、インダクタの選定が容易となるとともに、無負荷に近いときの出力電圧の変動を抑制することができる。
【図面の簡単な説明】
【００１９】
【図１】第１の実施の形態に係るスイッチング電源装置の一構成例を示す回路図である。
【図２】負荷状態に対するスイッチング周波数の変化の一例を示す図である。
【図３】ＶＣＣラインのインダクタによる調整の一例を示す図である。
【図４】ＶＣＣの負荷特性の一例を示す図である。
【図５】インダクタの有無に対応するＶｏｕｔの負荷特性の一例を示す図である。
【図６】無負荷時にインダクタを無効にしたことによる効果を示す図であって、（Ａ）はインダクタを有効にしたときの補助巻線および二次巻線の電圧波形を示し、（Ｂ）はインダクタを無効にしたときの補助巻線および二次巻線の電圧波形を示している。
【図７】第２の実施の形態に係るスイッチング電源装置の一構成例を示す回路図である。
【図８】第３の実施の形態に係るスイッチング電源装置の一構成例を示す回路図である。
【発明を実施するための形態】
【００２０】
以下、本発明の実施の形態について、一次側制御方式を採用したフライバック方式のスイッチング電源装置に適用した場合を例に図面を参照して詳細に説明する。なお、以下の説明において、図中の回路の端子名とその端子における電圧、信号等は、同じ符号を用いることがある。また、各実施の形態は、矛盾のない範囲で複数の実施の形態の一部を組み合わせて実施することができる。
【００２１】
図１は第１の実施の形態に係るスイッチング電源装置の一構成例を示す回路図、図２は負荷状態に対するスイッチング周波数の変化の一例を示す図である。
このスイッチング電源装置は、直流入力電圧Ｖｉｎを受ける入力端子１１を有し、この入力端子１１は、コンデンサＣ１の一方の端子に接続されるとともに、トランスＴの一次巻線Ｎｐの一方の端子に接続されている。コンデンサＣ１の他方の端子は、電位が一次側のグランドＧＮＤの電位に等しい入力端子１２に接続されている。トランスＴの一次巻線Ｎｐの他方の端子は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）からなる半導体スイッチＳ１のドレインに接続されている。半導体スイッチＳ１のソースは、制御回路１３の端子ＧＮＤと入力端子１２とに接続されている。
【００２２】
トランスＴは、補助巻線Ｎａｕｘを有し、その一方の端子は、ダイオードＤ１のアノードに接続され、ダイオードＤ１のカソードは、インダクタＬの一方の端子に接続されている。インダクタＬの他方の端子は、コンデンサＣ２の一方の端子と、制御回路１３の端子ＶＣＣとに接続されている。コンデンサＣ２の他方の端子は、補助巻線Ｎａｕｘの他方の端子と、制御回路１３の端子ＧＮＤと、入力端子１２とに接続されている。ここで、ダイオードＤ１、インダクタＬおよびコンデンサＣ２を有する整流平滑回路は、制御回路用電源回路を構成している。
【００２３】
インダクタＬにはスイッチＳＷが並列に接続され、スイッチＳＷの制御端子は、制御回路１３の端子ＣＮＴＬに接続されている。これにより、インダクタＬは、制御回路１３によってスイッチＳＷがオフ（遮断）制御されることにより有効となってＶＣＣラインに挿入され、スイッチＳＷがオン（導通）制御されることにより無効となってＶＣＣラインから外される。
【００２４】
補助巻線Ｎａｕｘは、また、抵抗Ｒ１，Ｒ２の直列回路が並列に接続され、二次側の出力電圧Ｖｏｕｔの変化を間接的に検出する出力電圧検出部１６を構成している。抵抗Ｒ１，Ｒ２の共通接続部は、制御回路１３の端子ＶＳに接続されている。
【００２５】
トランスＴは、二次巻線Ｎｓを有し、その一方の端子は、ダイオードＤ２のアノードに接続され、ダイオードＤ２のカソードは、コンデンサＣ３の一方の端子と、二次側の出力電圧Ｖｏｕｔを出力する出力端子１４とに接続されている。コンデンサＣ３の他方の端子は、二次巻線Ｎｓの他方の端子と、出力端子１５とに接続されている。出力端子１４，１５には、また、軽負荷時または無負荷時に出力電圧Ｖｏｕｔが上昇するのを抑えるためのダミー抵抗Ｒ３が接続されている。ここで、ダイオードＤ２およびコンデンサＣ３を有する整流平滑回路およびダミー抵抗Ｒ３は、出力電圧生成回路を構成している。
【００２６】
トランスＴにおいて、一次巻線Ｎｐ、二次巻線Ｎｓおよび補助巻線Ｎａｕｘは、互いに磁気結合され、二次巻線Ｎｓは、一次巻線Ｎｐと逆極性に巻回され、補助巻線Ｎａｕｘは、二次巻線Ｎｓと同じ極性に巻回されている。
【００２７】
制御回路１３は、端子ＶＳに接続されたサンプルホールド（Ｓ／Ｈ：Sample and Hold）回路２１を有し、そのサンプルホールド回路２１の出力は、誤差増幅器２２の反転入力端子に接続されている。誤差増幅器２２の非反転入力端子には、基準電圧Ｖｒｅｆが供給され、誤差増幅器２２の出力は、制御回路１３の端子ＣＯＭＶと、ＰＷＭ（Pulse Width Modulation）回路２３と、比較器２４の反転入力端子とにそれぞれ接続されている。ＰＷＭ回路２３の出力は、制御回路１３の端子ＯＵＴに接続されている。比較器２４の非反転入力端子には、基準電圧Ｖｒｅｆ１が供給され、比較器２４の出力は、制御回路１３の端子ＣＮＴＬに接続されている。
【００２８】
制御回路１３の端子ＯＵＴは、半導体スイッチＳ１のゲートに接続されている。制御回路１３の端子ＣＯＭＶは、コンデンサＣ４の一方の端子に接続され、コンデンサＣ４の他方の端子は、制御回路１３の端子ＧＮＤと入力端子１２とに接続されている。制御回路１３の端子ＣＮＴＬは、スイッチＳＷの制御端子に接続されている。
【００２９】
以上の構成のスイッチング電源装置において、制御回路１３が半導体スイッチＳ１をオン制御すると、トランスＴの一次巻線Ｎｐに電流が流れることによって、トランスＴに磁気エネルギが蓄積される。このとき、補助巻線Ｎａｕｘおよび二次巻線Ｎｓに電圧が誘起されるが、その電圧は、補助巻線Ｎａｕｘおよび二次巻線ＮｓのダイオードＤ１，Ｄ２を逆バイアスする電圧であるために、制御回路用電源回路および出力電圧生成回路は、動作しない。また、補助巻線Ｎａｕｘに誘起される電圧Ｖａｕｘと二次巻線Ｎｓに誘起される電圧Ｖｓｅｃは原理的に比例関係にあり、二次巻線Ｎｓに誘起される電圧Ｖｓｅｃは出力電圧ＶｏｕｔにダイオードＤ１の順方向電圧を加算した値であるため、補助巻線Ｎａｕｘに誘起される電圧Ｖａｕｘにより出力電圧Ｖｏｕｔを間接的に検知することができる。
【００３０】
次に、制御回路１３が半導体スイッチＳ１をオフ制御すると、トランスＴの一次巻線Ｎｐに電流が流れなくなる。このとき、補助巻線Ｎａｕｘおよび二次巻線Ｎｓには、補助巻線Ｎａｕｘおよび二次巻線ＮｓのダイオードＤ１，Ｄ２が順バイアスされる電圧が誘起される。これにより制御回路用電源回路および出力電圧生成回路が動作し、それぞれ電圧ＶＣＣおよび出力電圧Ｖｏｕｔを出力する。
【００３１】
また、補助巻線Ｎａｕｘに誘起された電圧Ｖａｕｘは、出力電圧検出部１６により分圧され、出力電圧検出信号として制御回路１３の端子ＶＳに入力される。この端子ＶＳに入力された信号ＶＳは、サンプルホールド回路２１に入力され、サンプルホールド回路２１は、半導体スイッチＳ１がターンオフするタイミングから所定時間後の信号ＶＳの値をサンプリングし、その値を保持して出力する。出力された信号ＶＳの値は、誤差増幅器２２にて基準電圧Ｖｒｅｆと比較される。誤差増幅器２２はトランスコンダクタンスアンプであり、誤差増幅器２２から出力される電流がコンデンサＣ４により積分されて電圧Ｖｃｏｍｖ（誤差信号）となり、ＰＷＭ回路２３に入力される。この電圧Ｖｃｏｍｖは、スイッチング電源装置の負荷が重いと高くなり、負荷が軽いと低くなるので、負荷状態を表す指標とすることができる。
【００３２】
なお、コンデンサＣ４を制御回路１３に内蔵するようにしてもよい。この場合、端子ＣＯＭＶは不要となる。また、図１は誤差増幅器としてトランスコンダクタンスアンプを用いた例を示したが、トランスコンダクタンスアンプに代えて、出力端子と反転入力端子間に位相補償回路を付加したオペアンプを用いてもよい。コンデンサＣ４が不要となるので、この場合も、コンデンサＣ４を接続するための端子ＣＯＭＶが不要となる。
【００３３】
この電圧Ｖｃｏｍｖは、ＰＷＭ回路２３に入力される。ＰＷＭ回路２３は、負荷の状態に応じて半導体スイッチＳ１をスイッチングする信号を生成する。負荷状態に対するスイッチング周波数の関係は、図２に示したように、電圧Ｖｃｏｍｖが第１の閾値電圧（基準電圧Ｖｒｅｆ１）に達するまでは、最低の固定周波数で発振され、第２の閾値電圧より高くなると、最大の固定周波数で発振される。そして、第１の閾値電圧と第２の閾値電圧との間では、スイッチング周波数は、電圧Ｖｃｏｍｖが高くなるに従って最低の固定周波数から最大の固定周波数まで変化する。すなわち、半導体スイッチＳ１は、重負荷になるほど高いスイッチング周波数でスイッチングされ、軽負荷になるほど低いスイッチング周波数でスイッチングされる。
【００３４】
電圧Ｖｃｏｍｖは、また、負荷状態判断部として機能する比較器２４において基準電圧Ｖｒｅｆ１と比較される。比較器２４は、電圧Ｖｃｏｍｖが基準電圧Ｖｒｅｆ１より高い（重負荷の）とき、スイッチＳＷをオフ制御する信号ＣＮＴＬを出力し、電圧Ｖｃｏｍｖが基準電圧Ｖｒｅｆ１より低い（軽負荷の）とき、スイッチＳＷをオン制御する信号ＣＮＴＬを出力する。
【００３５】
次に、スイッチＳＷをオフ制御してインダクタＬを有効にした場合およびスイッチＳＷをオン制御してインダクタＬを無効にした場合における制御回路用電源回路の電圧ＶＣＣおよび出力電圧生成回路の出力電圧Ｖｏｕｔの振る舞いについて説明する。
【００３６】
図３はＶＣＣラインのインダクタによる調整の一例を示す図、図４はＶＣＣの負荷特性の一例を示す図である。
制御回路１３は、図示はしないが、自身に印加される電源の電圧ＶＣＣを監視し、電圧ＶＣＣがＯＶＰ閾値電圧を超えた場合、または、ＵＶＬＯ閾値電圧を下回った場合に制御回路１３の動作を停止する保護回路を備えている。そのため、制御回路１３の動作を保証するには、制御回路用電源回路で生成される電圧ＶＣＣは、負荷状態に関係なく、ＯＶＰ閾値電圧とＵＶＬＯ閾値電圧との間に収まるように調整されなければならない。
【００３７】
ここで、インダクタＬのインダクタンス値を変更したときの電圧ＶＣＣの変化について調べたところ、図３に示したように、重負荷（出力電流Ｉｏｕｔ＝３．４２Ａ）の場合、インダクタＬのインダクタンス値を小さくするほど電圧ＶＣＣがＯＶＰ閾値電圧を超えてしまう傾向がある。また、軽負荷（出力電流Ｉｏｕｔ＝０Ａ）の場合、インダクタＬのインダクタンス値を大きくするほど電圧ＶＣＣがＵＶＬＯ閾値電圧を下回ってしまう傾向がある。
【００３８】
図４は、横軸に負荷状態を表す出力電流Ｉｏｕｔを示し、縦軸には電圧ＶＣＣを示し、そして、ＯＶＰ閾値電圧が２６Ｖ、ＵＶＬＯ閾値電圧が９Ｖの場合を示している。図４は、インダクタンス値を固定して負荷電流を変えた場合の電圧ＶＣＣの変化の例を示す図であるが、無負荷（出力電流Ｉｏｕｔ＝０Ａ）のときにＵＶＬＯ閾値電圧に対するマージンが少なく、重負荷（出力電流Ｉｏｕｔ＝５Ａ）のときにＯＶＰ閾値電圧に対するマージンが少ないことが分かる。
【００３９】
これに対し、第１の実施の形態に係るスイッチング電源装置では、軽負荷時に、インダクタＬをスイッチＳＷで短絡してインダクタンス値を強制的に「０」にしているので、電圧ＶＣＣがＵＶＬＯ閾値電圧を下回ることがなくなる。すなわち、図４に示す、無負荷（出力電流Ｉｏｕｔ＝０Ａ）のときにＵＶＬＯ閾値電圧に対するマージンが少なくなることが避けられる。このため、電圧ＶＣＣの調整は、重負荷時に電圧ＶＣＣがＯＶＰ閾値電圧を超えないようなインダクタンス値の選定だけで済むことになる。
【００４０】
図５はインダクタの有無に対応するＶｏｕｔの負荷特性の一例を示す図である。図５において、横軸は負荷状態を表す出力電流Ｉｏｕｔを示し、縦軸は出力電圧生成回路の出力電圧Ｖｏｕｔを示している。なお、図５は出力電流Ｉｏｕｔが０Ａの無負荷の近傍領域に関するものである。また、「●」は、制御回路用電源回路のインダクタＬが有効（スイッチＳＷがオフ）の場合を示し、「○」は、インダクタＬが無効（スイッチＳＷがオン）の場合を示している。
【００４１】
この図５によれば、インダクタＬが有効のときと無効のときでそれぞれ出力電圧Ｖｏｕｔの負荷特性を調べてみると、特に、Ｉｏｕｔ＝０となる無負荷の状態のときに顕著な差が出ていることが分かる。すなわち、インダクタＬが無効のときよりも有効のときに、出力電圧Ｖｏｕｔが急上昇していることが分かる。
【００４２】
しかし、第１の実施の形態に係るスイッチング電源装置では、Ｉｏｕｔ＝０のときに、インダクタＬを短絡して強制的に無効にしているので、Ｉｏｕｔ＝０のときに、出力電圧Ｖｏｕｔは、インダクタＬを無効にしたときの値に設定される。これにより、無負荷時のときに、二次側の出力電圧Ｖｏｕｔが上昇する現象を抑制することができる。
【００４３】
図６は無負荷時にインダクタを無効にしたことによる効果を示す図であって、（Ａ）はインダクタを有効にしたときの補助巻線および二次巻線の電圧波形を示し、（Ｂ）はインダクタを無効にしたときの補助巻線および二次巻線の電圧波形を示している。
【００４４】
ここで、半導体スイッチＳ１のゲート電圧Ｖｇがオフした後に補助巻線Ｎａｕｘおよび二次巻線Ｎｓにそれぞれ電圧Ｖａｕｘおよび電圧Ｖｓｅｃが誘起される。なお、図示の例では、補助巻線Ｎａｕｘおよび二次巻線Ｎｓの巻数比が１：１の場合を示している。
【００４５】
インダクタＬが有効の場合、図６の（Ａ）に示したように、補助巻線Ｎａｕｘの電圧Ｖａｕｘは、インダクタＬの存在のために、立ち上がり直後に微小振動が重畳され、その後、ほぼ一定の電圧値が短時間継続した後、電圧値が大きく変動するインダクタＬとコンデンサＣ２との共振回路による共振現象が生じている。ここで、ほぼ一定の電圧値が継続する期間は、Ｔ１で示している。
【００４６】
これに対し、インダクタＬが無効の場合、図６の（Ｂ）に示したように、補助巻線Ｎａｕｘの電圧Ｖａｕｘは、立ち上がり直後にほぼ一定の電圧値が長時間継続し、その後、電圧値が大きく変動する補助巻線ＮａｕｘとコンデンサＣ２との共振回路による共振現象が生じている。ここで、ほぼ一定の電圧値が継続する期間は、Ｔ２で示している。
【００４７】
これにより、無負荷時にインダクタＬを無効にすることで、補助巻線Ｎａｕｘの電圧Ｖａｕｘが立ち上がった直後の一定の電圧値が、インダクタＬを有効にしたままの場合に比較して長い時間継続していることが分かる。このため、サンプルホールド回路２１が出力電圧検出部１６で検出された電圧ＶＳをサンプリングするタイミングの許容範囲を期間Ｔ１から期間Ｔ２に拡げることができる。すなわち、無負荷時のインダクタＬが有効の場合、サンプリングのタイミングを期間Ｔ１の範囲内に設定しているにも拘わらず、期間Ｔ１の後にずれるようなことがあれば、共振により低下している電圧を電圧ＶＳとしてサンプリングしてしまう可能性がある。この場合、制御回路１３は、二次側の出力電圧Ｖｏｕｔが低下していると判断し、二次側の出力電圧Ｖｏｕｔを上げるように制御してしまうので、出力電流Ｉｏｕｔ＝０のときの出力電圧Ｖｏｕｔを図５に示した電圧値よりもさらに上昇させることになる。しかし、第１の実施の形態に係るスイッチング電源装置では、出力電流Ｉｏｕｔ＝０のときにインダクタＬを無効にすることで、サンプリングのタイミングが多少ずれたとしても、ずれの想定範囲を期間Ｔ２内に余裕を持って納めることができるという効果がある。
【００４８】
図７は第２の実施の形態に係るスイッチング電源装置の一構成例を示す回路図である。なお、この図７において、図１に示した構成要素と同じまたは均等の構成要素については同じ符号を付してその詳細な説明は省略する。また、この図７では、第２の実施の形態に係るスイッチング電源装置で特徴的な、補助巻線Ｎａｕｘと制御回路１３の部分だけを示している。
【００４９】
第２の実施の形態に係るスイッチング電源装置では、インダクタＬに並列に接続されるスイッチＳＷは、Ｐ型ＭＯＳトランジスタからなる半導体スイッチＳ２と、抵抗Ｒ４と、ＮＰＮ型バイポーラトランジスタからなる半導体スイッチＳ３とを備えている。すなわち、ダイオードＤ１のカソードとインダクタＬとの接続点は、半導体スイッチＳ２のソースと抵抗Ｒ４の一方の端子とに接続され、インダクタＬとコンデンサＣ２との接続点は、半導体スイッチＳ２のドレインに接続されている。抵抗Ｒ４の他方の端子は、半導体スイッチＳ２のゲートと半導体スイッチＳ３のコレクタとに接続されている。半導体スイッチＳ３のエミッタは、端子ＧＮＤに接続され、半導体スイッチＳ３のベースは、制御回路１３の端子ＣＮＴＬに接続されている。
【００５０】
この第２の実施の形態のスイッチＳＷは、重負荷のとき、制御回路１３の端子ＣＮＴＬからＬ（ロー）レベルの信号を受ける。これにより、半導体スイッチＳ３がオフされるので、半導体スイッチＳ２は、ゲートとソースとが同電位となってオフ状態となり、ＶＣＣラインのインダクタＬは有効にされる。
【００５１】
また、スイッチＳＷは、無負荷または軽負荷のとき、制御回路１３の端子ＣＮＴＬからＨ（ハイ）レベルの信号を受ける。これにより、半導体スイッチＳ３がオンされ、抵抗Ｒ４に電流が流れることによる電圧降下が半導体スイッチＳ２のゲート・ソース間に印加されるので、半導体スイッチＳ２はオン状態となり、ＶＣＣラインのインダクタＬは無効にされる。
【００５２】
なお、第２の実施の形態のスイッチＳＷでは、半導体スイッチＳ２を制御する半導体スイッチＳ３としてＮＰＮ型バイポーラトランジスタを用いているが、Ｎ型ＭＯＳトランジスタまたはＰＮＰ型バイポーラトランジスタを用いてもよい。半導体スイッチＳ３をＰＮＰ型バイポーラトランジスタにする場合は、エミッタを半導体スイッチＳ２のゲートに接続し、コレクタを端子ＧＮＤに接続し、比較器２４から受ける信号の論理レベルを反転すればよい。
【００５３】
図８は第３の実施の形態に係るスイッチング電源装置の一構成例を示す回路図である。なお、この図８において、図７に示した構成要素と同じまたは均等の構成要素については同じ符号を付してその詳細な説明は省略する。また、この図８では、第３の実施の形態に係るスイッチング電源装置で特徴的な、補助巻線Ｎａｕｘと制御回路１３の部分だけを示している。
【００５４】
第３の実施の形態に係るスイッチング電源装置では、インダクタＬに並列に接続されるスイッチＳＷの機能を制御回路１３が備えるようにしたものである。このスイッチング電源装置は、制御回路１３を集積回路化した場合にスイッチＳＷを構成する部品を別に用意する必要がないので、スイッチング電源装置の製造コストを低減することができる。制御回路１３を集積回路化した場合、制御回路１３は、端子ＣＮＴＬがなくなり、その代わりに、端子ＶＣＣ２が設けられる。
【００５５】
この第３の実施の形態のスイッチＳＷは、Ｐ型ＭＯＳトランジスタからなる半導体スイッチＳ２と、抵抗Ｒ４と、ＮＰＮ型バイポーラトランジスタからなる半導体スイッチＳ３とを備えている。
【００５６】
ダイオードＤ１のカソードとインダクタＬとの接続点は、制御回路１３の端子ＶＣＣ２に接続される。制御回路１３の中では、端子ＶＣＣ２が半導体スイッチＳ２のソースと抵抗Ｒ４の一方の端子とに接続され、端子ＶＣＣが半導体スイッチＳ２のドレインに接続されている。抵抗Ｒ４の他方の端子は、半導体スイッチＳ２のゲートと半導体スイッチＳ３のコレクタとに接続されている。半導体スイッチＳ３のエミッタは、端子ＧＮＤに接続され、半導体スイッチＳ３のベースは、信号ＣＮＴＬを出力する比較器２４（図１参照）の出力に接続されている。
【００５７】
ここで、重負荷のとき、半導体スイッチＳ３のベースには、比較器２４からＬレベルの信号を受ける。これにより、半導体スイッチＳ３がオフされるので、半導体スイッチＳ２は、ゲートとソースとが同電位となってオフ状態となり、ＶＣＣラインのインダクタＬは有効にされる。
【００５８】
また、無負荷または軽負荷のとき、半導体スイッチＳ３のベースには、比較器２４からＨレベルの信号を受ける。これにより、半導体スイッチＳ３がオンされることにより、半導体スイッチＳ２がオン状態となり、制御回路１３の端子ＶＣＣおよび端子ＶＣＣ２が短絡されて、ＶＣＣラインのインダクタＬは無効にされる。
【００５９】
なお、今までの説明は、信号ＣＮＴＬを出力する比較器２４（図１参照）の非反転入力端子に入力される基準電圧（図１に示すＶｒｅｆ１）と、スイッチング周波数が低周波数で固定されている領域から単調増加する領域へ切り換わるときの電圧Ｖｃｏｍｖ（図２に示すＶｒｅｆ１）とを等しいとしていたが、必ずしも一致させる必要はなく、両者の電圧を異ならせてもよい。
【符号の説明】
【００６０】
１１，１２  入力端子
１３  制御回路
１４，１５  出力端子
１６  出力電圧検出部
２１  サンプルホールド回路
２２  誤差増幅器
２３  ＰＷＭ回路
２４  比較器
Ｃ１，Ｃ２，Ｃ３，Ｃ４  コンデンサ
Ｄ１，Ｄ２  ダイオード
Ｉｏｕｔ  出力電流
Ｌ  インダクタ
Ｎａｕｘ  補助巻線
Ｎｐ  一次巻線
Ｎｓ  二次巻線
Ｒ１，Ｒ２，Ｒ４  抵抗
Ｒ３  ダミー抵抗
Ｓ１，Ｓ２，Ｓ３  半導体スイッチ
ＳＷ  スイッチ
Ｔ  トランス
Ｖｏｕｔ  出力電圧
Ｖｒｅｆ，Ｖｒｅｆ１  基準電圧
【図１】
0006554888.tif 000002
【図２】
0006554888.tif 000003
【図３】
0006554888.tif 000004
【図４】
0006554888.tif 000005
【図５】
0006554888.tif 000006
【図６】
0006554888.tif 000007
【図７】
0006554888.tif 000008
【図８】
0006554888.tif 000009