(57)【特許請求の範囲】
【請求項１】
電子デバイスを製造するためのエピタキシャル多層ウエハであって、前記エピタキシャル多層ウエハは、（ｉ）第１の側および前記第１の側とは反対側の第２の側を有するＧａ１−ｘ１−ｙ１Ａｌｘ１Ｉｎｙ１Ｎ（０≦ｘ１≦１、０≦ｙ１≦１）のＩＩＩ族窒化物基板と、（ｉｉ）前記ＩＩＩ族窒化物基板の前記第１の側上にあるＧａ１−ｘ２−ｙ２Ａｌｘ２Ｉｎｙ２Ｎ（０≦ｘ２≦１、０≦ｙ２≦１）の活性層とを含み、
（ａ）前記ＩＩＩ族窒化物基板の転位密度は、１０５ｃｍ−２を下回り、
（ｂ）前記ＩＩＩ族窒化物基板は、１０１８ｃｍ−３を上回る電子濃度を有し、
（ｃ）前記ＩＩＩ族窒化物基板は、超臨界アンモニア中で成長させられたＧａ１−ｘ１−ｙ１Ａｌｘ１Ｉｎｙ１Ｎ（０≦ｘ１≦１、０≦ｙ１≦１）のバルク結晶から作製され、
（ｄ）前記活性層は、１０１６ｃｍ−３を下回る酸素濃度を有するエピタキシャルに堆積された層であり、
（ｅ）前記活性層は、前記ウエハの前記第１の側上にある第１の電極と前記ウエハの前記第２の側上にある第２の電極とを伴う前記電子デバイスを作製した後で前記活性層内に形成される空乏領域が、前記ＩＩＩ族窒化物基板の外側になる十分な厚さを有する、エピタキシャル多層ウエハ。
【請求項２】
前記活性層の前記厚さは、５ミクロンを上回る、請求項１に記載のエピタキシャル多層ウエハ。
【請求項３】
前記ＩＩＩ族窒化物基板と前記活性層との間にＧａ１−ｘ３−ｙ３Ａｌｘ３Ｉｎｙ３Ｎ（０≦ｘ３≦１、０≦ｙ３≦１）の遷移層をさらに含み、前記遷移層の第１の側は、前記ＩＩＩ族窒化物基板の前記第１の側の結晶格子と整合する結晶格子を有し、前記遷移層の第２の側は、前記活性層の第１の側の結晶格子と整合する結晶格子を有する、請求項１または請求項２に記載のエピタキシャル多層ウエハ。
【請求項４】
前記遷移層は、気相エピタキシにより成長させられる、請求項３に記載のエピタキシャル多層ウエハ。
【請求項５】
前記遷移層は、前記ＩＩＩ族窒化物基板と前記遷移層との間の界面に形成される割れを埋めるのに十分な厚さである、請求項３または請求項４に記載のエピタキシャル多層ウエハ。
【請求項６】
前記空乏領域は、前記遷移層内に延在する、請求項３〜５のいずれかに記載のエピタキシャル多層ウエハ。
【請求項７】
前記活性層は、前記空乏領域より厚い、請求項３〜５のいずれかに記載のエピタキシャル多層ウエハ。
【請求項８】
前記遷移層は、前記ＩＩＩ族窒化物基板に含まれる不純物の拡散を防止する不純物でドープされる、請求項３〜７のいずれかに記載のエピタキシャル多層ウエハ。
【請求項９】
前記ＩＩＩ族窒化物基板と前記活性層との間に電流ブロック層をさらに含む、請求項１〜８のいずれかに記載のエピタキシャル多層ウエハ。
【請求項１０】
前記活性層は、１０５ｃｍ−２を下回る転位密度を有する、請求項１〜９のいずれかに記載のエピタキシャル多層ウエハ。
【請求項１１】
前記ＩＩＩ族窒化物基板は、１０１６ｃｍ−３を上回るナトリウム濃度を有し、前記活性層は、前記ＩＩＩ族窒化物基板より少なくとも１００倍少ないナトリウムを含有する、請求項１〜１０のいずれかに記載のエピタキシャル多層ウエハ。
【請求項１２】
前記ＩＩＩ族窒化物基板は、０．１度を上回り５度を下回るミスカットを伴うｃ平面である、請求項１〜１１のいずれかに記載のエピタキシャル多層ウエハ。
【請求項１３】
電子デバイスであって、前記電子デバイスは、請求項１〜１２のいずれかに記載のエピタキシャル多層ウエハを含み、前記第１の電極および前記第２の電極は、前記電子デバイスの動作範囲にわたって任意の印加電圧に対して前記ＩＩＩ族窒化物基板の外側に前記空乏領域を形成する、電子デバイス。
【請求項１４】
多層ウエハを作る方法であって、前記方法は、アモノサーマル法によって形成され、第１の側の反対側に第２の側を有するＧａ１−ｘ１−ｙ１Ａｌｘ１Ｉｎｙ１Ｎ（０≦ｘ１≦１、０≦ｙ１≦１）の基板の前記第１の側上に、Ｇａ１−ｘ２−ｙ２Ａｌｘ２Ｉｎｙ２Ｎ（０≦ｘ２≦１、０≦ｙ２≦１）の活性層を気相からエピタキシャルに堆積させるステップを含み、前記活性層は、前記ウエハの前記第１の側上にある第１の電極と前記ウエハの前記第２の側上にある第２の電極とを伴う電子デバイスを作製した後で前記活性層内に形成される空乏領域が、前記基板の外側となる十分な大きさの厚さを有し、前記基板は、１０１８ｃｍ−３を上回る酸素濃度を有し、前記気相は、前記活性層内に１０１６ｃｍ−３を下回る酸素濃度を提供するのに十分に低い濃度の酸素を有する、方法。
【請求項１５】
前記活性層は、少なくとも約５ミクロンの厚さに堆積される、請求項１４に記載の方法。
【請求項１６】
前記活性層をエピタキシャルに堆積させる前に、反応物の濃度および／または堆積条件を変化させながら、Ｇａ１−ｘ３−ｙ３Ａｌｘ３Ｉｎｙ３Ｎ（０≦ｘ３≦１、０≦ｙ３≦１）の遷移層をエピタキシャルに堆積させるステップをさらに含み、これにより、前記遷移層をエピタキシャルに堆積させるステップの間に前記遷移層の第１の面が前記基板の前記第１の側の結晶格子に整合し、前記遷移層をエピタキシャルに堆積させるステップの完了に際して前記遷移層の第２の反対面が前記活性層の第１の側の結晶格子と整合する、請求項１４または請求項１５に記載の方法。
【請求項１７】
前記遷移層をエピタキシャルに堆積させるステップの間に前記遷移層が割れ、前記方法が、前記遷移層の前記第２の表面が割れを有さないよう前記遷移層の割れを埋めるように、前記遷移層の付加的な量を堆積させるステップをさらに含む、請求項１６に記載の方法。
【請求項１８】
前記活性層は、前記遷移層の一部に前記空乏領域が延在するような厚さに堆積される、請求項１６または請求項１７に記載の方法。
【請求項１９】
前記空乏領域は、前記遷移層内の割れに届く前に終わる、請求項１８に記載の方法。
【請求項２０】
前記遷移層は、前記基板に含まれる不純物の拡散を防止する不純物でドープされる、請求項１６〜１９のいずれかに記載の方法。
【請求項２１】
前記基板と前記活性層との間に電流ブロック層を堆積させるステップをさらに含む、請求項１４〜２０のいずれかに記載の方法。
【請求項２２】
前記活性層は、前記活性層が前記基板より少なくとも１００倍少ないナトリウムを含有するのに十分に低いナトリウム濃度を有し、前記基板は、１０１６ｃｍ−３を上回る濃度のナトリウムを含有する、請求項１４〜２１のいずれかに記載の方法。
【請求項２３】
前記基板の前記第１の側は、ｃ平面に対し、０．１度を上回り５度を下回ってミスカットされる、請求項１４〜２２のいずれかに記載の方法。
【請求項２４】
前記第１の電極および前記第２の電極を提供するステップをさらに含む、請求項１４〜２３のいずれかに記載の方法。
【請求項２５】
電子デバイスであって、前記電子デバイスは、Ｇａ１−ｘ１−ｙ１Ａｌｘ１Ｉｎｙ１Ｎ（０≦ｘ１≦１、０≦ｙ１≦１）の基板と、前記基板の第１の側上のＧａ１−ｘ２−ｙ２Ａｌｘ２Ｉｎｙ２Ｎ（０≦ｘ２≦１、０≦ｙ２≦１）の活性層と、前記基板の前記第１の側とは反対側の第２の側上の裏側オーミック接点と、前記活性層内の深さを有する空乏領域とを含み、
（ａ）前記基板は、１０５ｃｍ−２を下回る転位密度を有し、
（ｂ）前記基板は、１０１８ｃｍ−３を上回る酸素濃度を有し、
（ｃ）前記活性層は、１０１６ｃｍ−３を下回る酸素濃度を有し、
（ｄ）前記活性層は、前記デバイスの動作範囲内の任意の印加電圧について前記空乏領域の深さを上回る厚さを有する、電子デバイス。
【請求項２６】
前記基板と前記活性層との間にＧａ１−ｘ３−ｙ３Ａｌｘ３Ｉｎｙ３Ｎ（０≦ｘ３≦１、０≦ｙ３≦１）の遷移層をさらに含み、前記遷移層は、気相エピタキシによって成長させられる、請求項２５に記載の電子デバイス。
【請求項２７】
電子デバイスであって、前記電子デバイスは、Ｇａ１−ｘ１−ｙ１Ａｌｘ１Ｉｎｙ１Ｎ（０≦ｘ１≦１、０≦ｙ１≦１）の基板と、前記基板の第１の側上のＧａ１−ｘ２−ｙ２Ａｌｘ２Ｉｎｙ２Ｎ（０≦ｘ２≦１、０≦ｙ２≦１）の活性層と、前記基板の前記第１の側とは反対側の第２の側上の裏側オーミック接点と、前記活性層内の深さを有する空乏領域と、Ｇａ１−ｘ３−ｙ３Ａｌｘ３Ｉｎｙ３Ｎ（０≦ｘ３≦１，０≦ｙ３≦１）の遷移層とを含み、
（ａ）前記基板は、１０５ｃｍ−２を下回る転位密度を有し、
（ｂ）前記基板は、１０１８ｃｍ−３を上回る酸素濃度または電子濃度を有し、
（ｃ）前記活性層は、１０１８ｃｍ−３を下回る酸素濃度または電子濃度を有し、
（ｄ）前記活性層および前記遷移層は、前記デバイスの動作範囲内の任意の印加電圧について前記空乏領域の深さを上回る合計厚さを有し、
（ｅ）前記活性層の酸素濃度は、１０１６ｃｍ−３を下回る、電子デバイス。
【請求項２８】
前記活性層の電子濃度は、１０１６ｃｍ−３を下回る、請求項２７に記載の電子デバイス。
【請求項２９】
前記活性層は、前記空乏領域の深さより厚い、請求項２７または請求項２８に記載の電子デバイス。
【請求項３０】
前記空乏領域は、前記遷移層内に延在する、請求項２７または請求項２８に記載の電子デバイス。
【請求項３１】
前記遷移層は、前記遷移層と前記基板との間の界面ならびに前記遷移層と前記活性層との間の界面で格子整合が実現されるように、成長方向に沿って変化する不純物濃度または合金組成を有する、請求項２６〜３０のいずれかに記載の電子デバイス。
【請求項３２】
前記遷移層は、前記基板と前記遷移層との間の界面に作られた割れを埋めるのに十分厚い、請求項２６〜３１のいずれかに記載の電子デバイス。
【請求項３３】
前記遷移層は、前記基板に含まれる不純物の拡散を防止する不純物でドープされる、請求項２６〜３２のいずれかに記載の電子デバイス。
【請求項３４】
前記基板は、超臨界アンモニア中で成長させられたＧａ１−ｘ１−ｙ１Ａｌｘ１Ｉｎｙ１Ｎ（０≦ｘ１≦１、０≦ｙ１≦１）のバルク結晶から作製されたウエハで作られる、請求項２５〜３３のいずれかに記載の電子デバイス。
【請求項３５】
前記基板は、約１０１６ｃｍ−３を上回る濃度のナトリウムを含有し、前記活性層は、前記基板の少なくとも１００倍少ないナトリウム濃度を有する、請求項２５〜３４のいずれかに記載の電子デバイス。
【請求項３６】
前記活性層は、気相エピタキシにより成長させられる、請求項２５〜３５のいずれかに記載の電子デバイス。
【請求項３７】
前記ウエハは、０．１度を上回り５度を下回るミスカットを伴うｃ平面ウエハである、請求項３４に記載の電子デバイス。
【請求項３８】
前記空乏領域に隣接するショットキー接点または前記空乏領域に隣接するｐｎ接合をさらに含む、請求項２５〜３７のいずれかに記載の電子デバイス。
【請求項３９】
（ａ）前記空乏領域に隣接するショットキー接点または金属−絶縁体−半導体構造と、
（ｂ）前記基板と前記活性層との間の電流ブロック層であって、前記電流ブロック層は、電流開口を有する、電流ブロック層と、
（ｃ）前記ショットキー接点または前記金属−絶縁体−半導体構造に隣接する表側オーミック接点と
をさらに含み、
前記表側オーミック接点および前記ショットキー接点もしくは前記金属−絶縁体−半導体構造は、前記表側オーミック接点および前記ショットキー接点にわたって印加された電圧により前記表側オーミック接点から前記裏側オーミック接点までを通る電流を規制するように配置される、請求項２５〜３７のいずれかに記載の電子デバイス。
【請求項４０】
前記電流ブロック層は、二酸化ケイ素を含む、請求項３９に記載の電子デバイス。
【請求項４１】
前記電流ブロック層は、ガスを含む、請求項３９に記載の電子デバイス。
【請求項４２】
前記ガスは、空気である、請求項４１に記載の電子デバイス。
【請求項４３】
前記電流ブロック層は、ｐ型または半絶縁性のＧａ１−ｘ−ｙＡｌｘＩｎｙＮ（０≦ｘ≦１、０≦ｙ≦１）を含む、請求項３９に記載の電子デバイス。
【請求項４４】
前記表側オーミック接点の下に高電子濃度領域をさらに含む、請求項３９〜４３のいずれかに記載の電子デバイス。
【請求項４５】
前記空乏領域に隣接するｐｎ接合と、前記ｐｎ接合上の付加的なｎ型半導体とをさらに含み、これにより、バイポーラトランジスタを形成する、請求項２５〜３７のいずれかに記載の電子デバイス。
【請求項４６】
電子デバイスを作製する方法であって、
（ａ）超臨界アンモニア中で成長させられたＧａ１−ｘ１−ｙ１Ａｌｘ１Ｉｎｙ１Ｎ（０≦ｘ１≦１、０≦ｙ１≦１）のバルク結晶からスライスされたＧａ１−ｘ１−ｙ１Ａｌｘ１Ｉｎｙ１Ｎ（０≦ｘ１≦１、０≦ｙ１≦１）の基板の第１の側上にＧａ１−ｘ２−ｙ２Ａｌｘ２Ｉｎｙ２Ｎ（０≦ｘ２≦１、０≦ｙ２≦１）の活性層を気相エピタキシで成長させるステップと、
（ｂ）前記基板の第２の側上にオーミック接点を形成するステップと、
（ｃ）前記活性層上にショットキー接点、金属−絶縁体−半導体構造、またはｐ型半導体を形成するステップと
を含み、
（ｄ）前記基板は、１０５ｃｍ−２を下回る転位密度を有し、
（ｅ）前記基板は、１０１８ｃｍ−３を上回る酸素濃度を有し、
（ｆ）前記活性層は、１０１６ｃｍ−３を下回る酸素濃度を有し、
（ｇ）前記活性層は、前記デバイスの動作範囲内の任意の印加電圧について空乏領域の厚さを上回る厚さを有する、電子デバイスを作製する方法。
【請求項４７】
ステップ（ａ）は、前記基板と前記活性層との間におけるＧａ１−ｘ３−ｙ３Ａｌｘ３Ｉｎｙ３Ｎ（０≦ｘ３≦１、０≦ｙ３≦１）の遷移層の成長を含む、請求項４６に記載の電子デバイスを作製する方法。
【請求項４８】
前記活性層を成長させるステップの前に、
（ａ）前記基板の前記第１の側上に誘電体層を形成するステップと、
（ｂ）前記基板の前記第１の側の一部を露出するように前記誘電体層内に孔を形成するステップと
をさらに含み、
前記ショットキー接点、金属−絶縁体−半導体構造、またはｐ型半導体は、前記誘電体層の前記孔の上に形成される、請求項４６または請求項４７に記載の電子デバイスを作製する方法。
【請求項４９】
前記誘電体層は、二酸化ケイ素を含む、請求項４８に記載の電子デバイスを作製する方法。
【請求項５０】
前記遷移層および／または前記活性層は、前記遷移層および／または前記活性層の材料を前記誘電体層の前記孔内およびその後側方に選択的に堆積する気相エピタキシを用いて形成される、請求項４８または請求項４９に記載の電子デバイスを作製する方法。
【請求項５１】
側方に堆積される前記材料は、前記活性層が連続膜を形成するように前記基板上の隣接するデバイスに延在する、請求項５０に記載の電子デバイスを作製する方法。
【請求項５２】
側方に堆積される前記材料は、前記活性層が不連続膜を形成するように前記基板上の隣接するデバイスに延在しない、請求項５０に記載の電子デバイスを作製する方法。
【請求項５３】
ｘ１＝ｘ２＝ｘ３＝０およびｙ１＝ｙ２＝ｙ３＝０である、請求項３〜８のいずれかに記載のエピタキシャル多層ウエハ。
【請求項５４】
ｘ１＝ｘ２＝ｘ３＝０およびｙ１＝ｙ２＝ｙ３＝０である、請求項２６〜３３のいずれかに記載の電子デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願の引用）
本願は、“ＥＬＥＣＴＲＯＮＩＣ  ＤＥＶＩＣＥ  ＵＳＩＮＧ  ＧＲＯＵＰ  ＩＩＩ  ＮＩＴＲＩＤＥ  ＳＥＭＩＣＯＮＤＵＣＴＯＲ  ＡＮＤ  ＩＴＳ  ＦＡＢＲＩＣＡＴＩＯＮ  ＭＥＴＨＯＤ”と題され、２０１３年７月１１日に出願された、発明者Ｔａｄａｏ  Ｈａｓｈｉｍｏｔｏによる、米国出願第６１／８４５，０４３号に対する優先権を主張するものであり、該出願は、あたかも以下において完全に開示されているかのように、その全体が参照により本明細書中に援用される。
【０００２】
また、本願は、以下の特許出願にも関連している：
“ＭＥＴＨＯＤ  ＦＯＲ  ＧＲＯＷＩＮＧ  ＧＲＯＵＰ  ＩＩＩ−ＮＩＴＲＩＤＥ  ＣＲＹＳＴＡＬＳ  ＩＮ  ＳＵＰＥＲＣＲＩＴＩＣＡＬ  ＡＭＭＯＮＩＡ  ＵＳＩＮＧ  ＡＮ  ＡＵＴＯＣＬＡＶＥ，”と題され、２００５年７月８日に出願された、Ｋｅｎｊｉ  Ｆｕｊｉｔｏ，  Ｔａｄａｏ  Ｈａｓｈｉｍｏｔｏ  ａｎｄ  Ｓｈｕｊｉ  Ｎａｋａｍｕｒａによる、ＰＣＴ通常特許出願第ＵＳ２００５／０２４２３９号（代理人管理番号３０７９４．０１２９−ＷＯ−０１  （２００５−３３９−１）号）；
【０００３】
“ＭＥＴＨＯＤ  ＦＯＲ  ＧＲＯＷＩＮＧ  ＬＡＲＧＥ  ＳＵＲＦＡＣＥ  ＡＲＥＡ  ＧＡＬＬＩＵＭ  ＮＩＴＲＩＤＥ  ＣＲＹＳＴＡＬＳ  ＩＮ  ＳＵＰＥＲＣＲＩＴＩＣＡＬ  ＡＭＭＯＮＩＡ  ＡＮＤ  ＬＡＲＧＥ  ＳＵＲＦＡＣＥ  ＡＲＥＡ  ＧＡＬＬＩＵＭ  ＮＩＴＲＩＤＥ  ＣＲＹＳＴＡＬＳ，”と題され、２００７年４月６日に出願された、Ｔａｄａｏ  Ｈａｓｈｉｍｏｔｏ，  Ｍａｋｏｔｏ  Ｓａｉｔｏ，  ａｎｄ  Ｓｈｕｊｉ  Ｎａｋａｍｕｒａによる、米国通常特許出願第１１／７８４，３３９号（代理人管理番号３０７９４．１７９−ＵＳ−Ｕ１  （２００６−２０４）号）、該出願は、“Ａ  ＭＥＴＨＯＤ  ＦＯＲ  ＧＲＯＷＩＮＧ  ＬＡＲＧＥ  ＳＵＲＦＡＣＥ  ＡＲＥＡ  ＧＡＬＬＩＵＭ  ＮＩＴＲＩＤＥ  ＣＲＹＳＴＡＬＳ  ＩＮ  ＳＵＰＥＲＣＲＩＴＩＣＡＬ  ＡＭＭＯＮＩＡ  ＡＮＤ  ＬＡＲＧＥ  ＳＵＲＦＡＣＥ  ＡＲＥＡ  ＧＡＬＬＩＵＭ  ＮＩＴＲＩＤＥ  ＣＲＹＳＴＡＬＳ，”と題され、２００６年４月７日に出願された、Ｔａｄａｏ  Ｈａｓｈｉｍｏｔｏ，  Ｍａｋｏｔｏ  Ｓａｉｔｏ，  ａｎｄ  Ｓｈｕｊｉ  Ｎａｋａｍｕｒａによる、米国仮特許出願第６０／７９０，３１０号（代理人管理番号３０７９４．１７９−ＵＳ−Ｐ１  （２００６−２０４）号）の３５  Ｕ．Ｓ．Ｃ．  Ｓｅｃｔｉｏｎ  １１９（ｅ）のもとでの利益を主張している；
【０００４】
“ＧＡＬＬＩＵＭ  ＮＩＴＲＩＤＥ  ＢＵＬＫ  ＣＲＹＳＴＡＬＳ  ＡＮＤ  ＴＨＥＩＲ  ＧＲＯＷＴＨ  ＭＥＴＨＯＤ，”と題され、２００７年９月１９日に出願された、Ｔａｄａｏ  Ｈａｓｈｉｍｏｔｏ  ａｎｄ  Ｓｈｕｊｉ  Ｎａｋａｍｕｒａによる、米国通常特許出願第６０／９７３，６０２号（代理人管理番号３０７９４．２４４−ＵＳ−Ｐ１  （２００７−８０９−１）号）；
【０００５】
“ＭＥＴＨＯＤ  ＦＯＲ  ＧＲＯＷＩＮＧ  ＧＲＯＵＰ  ＩＩＩ−ＮＩＴＲＩＤＥ  ＣＲＹＳＴＡＬＳ  ＩＮ  Ａ  ＭＩＸＴＵＲＥ  ＯＦ  ＳＵＰＥＲＣＲＩＴＩＣＡＬ  ＡＭＭＯＮＩＡ  ＡＮＤ  ＮＩＴＲＯＧＥＮ，  ＡＮＤ  ＧＲＯＵＰ  ＩＩＩ−ＮＩＴＲＩＤＥ  ＣＲＹＳＴＡＬＳ  ＧＲＯＷＮ  ＴＨＥＲＥＢＹ，”と題され、２００７年１０月２５日に出願された、Ｔａｄａｏ  Ｈａｓｈｉｍｏｔｏによる、米国通常特許出願第１１／９７７，６６１号（代理人管理番号３０７９４．２５３−ＵＳ−Ｕ１  （２００７−７７４−２）号）；
【０００６】
“ＭＥＴＨＯＤ  ＦＯＲ  ＰＲＯＤＵＣＩＮＧ  ＧＲＯＵＰ  ＩＩＩ−ＮＩＴＲＩＤＥ  ＷＡＦＥＲＳ  ＡＮＤ  ＧＲＯＵＰ  ＩＩＩ−ＮＩＴＲＩＤＥ  ＷＡＦＥＲＳ，”と題され、２００９年２月２５日に出願された、Ｔａｄａｏ  Ｈａｓｈｉｍｏｔｏ，  Ｅｄｗａｒｄ  Ｌｅｔｔｓ，  Ｍａｓａｎｏｒｉ  Ｉｋａｒｉによる、米国通常特許出願第１２／３９２，９６０号（代理人管理番号ＳＩＸＰＯＩ−００３ＵＳ号）；
【０００７】
“ＭＥＴＨＯＤＳ  ＦＯＲ  ＰＲＯＤＵＣＩＮＧ  ＩＭＰＲＯＶＥＤ  ＣＲＹＳＴＡＬＬＩＮＩＴＹ  ＧＲＯＵＰ  ＩＩＩ−ＮＩＴＲＩＤＥ  ＣＲＹＳＴＡＬＳ  ＦＲＯＭ  ＩＮＩＴＩＡＬ  ＧＲＯＵＰ  ＩＩＩ−ＮＩＴＲＩＤＥ  ＳＥＥＤ  ＢＹ  ＡＭＭＯＮＯＴＨＥＲＭＡＬ  ＧＲＯＷＴＨ，”  と題され、２００９年６月４日に出願された、Ｅｄｗａｒｄ  Ｌｅｔｔｓ，  Ｔａｄａｏ  Ｈａｓｈｉｍｏｔｏ，  Ｍａｓａｎｏｒｉ  Ｉｋａｒｉ  による、米国通常特許出願第１２／４５５，７６０号（代理人管理番号ＳＩＸＰＯＩ−００２ＵＳ号）；
【０００８】
“ＨＩＧＨ−ＰＲＥＳＳＵＲＥ  ＶＥＳＳＥＬ  ＦＯＲ  ＧＲＯＷＩＮＧ  ＧＲＯＵＰ  ＩＩＩ  ＮＩＴＲＩＤＥ  ＣＲＹＳＴＡＬＳ  ＡＮＤ  ＭＥＴＨＯＤ  ＯＦ  ＧＲＯＷＩＮＧ  ＧＲＯＵＰ  ＩＩＩ  ＮＩＴＲＩＤＥ  ＣＲＹＳＴＡＬＳ  ＵＳＩＮＧ  ＨＩＧＨ−ＰＲＥＳＳＵＲＥ  ＶＥＳＳＥＬ  ＡＮＤ  ＧＲＯＵＰ  ＩＩＩ  ＮＩＴＲＩＤＥ  ＣＲＹＳＴＡＬ，”と題され、２００９年６月４日に出願された、Ｔａｄａｏ  Ｈａｓｈｉｍｏｔｏ，  Ｅｄｗａｒｄ  Ｌｅｔｔｓ，  Ｍａｓａｎｏｒｉ  Ｉｋａｒｉ，による、米国通常特許出願第１２／４５５，６８３号（代理人管理番号ＳＩＸＰＯＩ−００５ＵＳ号）；
【０００９】
“ＭＥＴＨＯＤ  ＦＯＲ  ＴＥＳＴＩＮＧ  ＩＩＩ−ＮＩＴＲＩＤＥ  ＷＡＦＥＲＳ  ＡＮＤ  ＩＩＩ−ＮＩＴＲＩＤＥ  ＷＡＦＥＲＳ  ＷＩＴＨ  ＴＥＳＴ  ＤＡＴＡ，”と題され、２００９年６月１２日に出願された、Ｔａｄａｏ  Ｈａｓｈｉｍｏｔｏ，  Ｍａｓａｎｏｒｉ  Ｉｋａｒｉ，  Ｅｄｗａｒｄ  Ｌｅｔｔｓによる、米国通常特許出願第１２／４５５，１８１号（代理人管理番号ＳＩＸＰＯＩ−００１ＵＳ号）；
【００１０】
“ＲＥＡＣＴＯＲ  ＤＥＳＩＧＮ  ＦＯＲ  ＧＲＯＷＩＮＧ  ＧＲＯＵＰ  ＩＩＩ  ＮＩＴＲＩＤＥ  ＣＲＹＳＴＡＬＳ  ＡＮＤ  ＭＥＴＨＯＤ  ＯＦ  ＧＲＯＷＩＮＧ  ＧＲＯＵＰ  ＩＩＩ  ＮＩＴＲＩＤＥ  ＣＲＹＳＴＡＬＳ，”  と題され、２００９年１０月１６日に出願された、Ｔａｄａｏ  Ｈａｓｈｉｍｏｔｏ，  Ｍａｓａｎｏｒｉ  Ｉｋａｒｉ，  Ｅｄｗａｒｄ  Ｌｅｔｔｓによる、米国通常特許出願第１２／５８０，８４９号（代理人管理番号ＳＩＸＰＯＩ−００４ＵＳ号）；
【００１１】
“ＣＯＭＰＯＳＩＴＥ  ＳＵＢＳＴＲＡＴＥ  ＯＦ  ＧＡＬＬＩＵＭ  ＮＩＴＲＩＤＥ  ＡＮＤ  ＭＥＴＡＬ  ＯＸＩＤＥ，”と題され、２０１３年２月２８日に出願された、Ｔａｄａｏ  Ｈａｓｈｉｍｏｔｏ  による、米国通常特許出願第１３／７８１，５０９号（代理人管理番号ＳＩＸＰＯＩ−０１２ＵＳ号）；
【００１２】
“Ａ  ＢＩＳＭＵＴＨ−ＤＯＰＥＤ  ＳＥＭＩ−ＩＮＳＵＬＡＴＩＮＧ  ＧＲＯＵＰ  ＩＩＩ  ＮＩＴＲＩＤＥ  ＷＡＦＥＲ，”と題され、２０１３年２月２８日に出願された、Ｔａｄａｏ  Ｈａｓｈｉｍｏｔｏ，  Ｅｄｗａｒｄ  Ｌｅｔｔｓ，  Ｓｉｅｒｒａ  Ｈｏｆｆによる、米国通常特許出願第１３／７８１，５４３号（代理人管理番号ＳＩＸＰＯＩ−０１３ＵＳ号）；
【００１３】
“ＭＥＴＨＯＤ  ＯＦ  ＧＲＯＷＩＮＧ  ＧＲＯＵＰ  ＩＩＩ  ＮＩＴＲＩＤＥ  ＣＲＹＳＴＡＬＳ，”と題され、２０１３年３月１５日に出願された、Ｔａｄａｏ  Ｈａｓｈｉｍｏｔｏ，  Ｅｄｗａｒｄ  Ｌｅｔｔｓ，  Ｓｉｅｒｒａ  Ｈｏｆｆによる、米国通常特許出願第１３／８３３，４４３号（代理人管理番号ＳＩＸＰＯＩ−０１４ＵＳ１号）；
【００１４】
“ＭＥＴＨＯＤ  ＯＦ  ＧＲＯＷＩＮＧ  ＧＲＯＵＰ  ＩＩＩ  ＮＩＴＲＩＤＥ  ＣＲＹＳＴＡＬＳ，”と題され、２０１３年３月１５日に出願された、Ｔａｄａｏ  Ｈａｓｈｉｍｏｔｏ，  Ｅｄｗａｒｄ  Ｌｅｔｔｓ，  Ｓｉｅｒｒａ  Ｈｏｆｆ  による、米国通常特許出願第１３／８３４，０１５号（代理人管理番号ＳＩＸＰＯＩ−０１４ＵＳ２）；
【００１５】
“ＧＲＯＵＰ  ＩＩＩ  ＮＩＴＲＩＤＥ  ＷＡＦＥＲ  ＡＮＤ  ＩＴＳ  ＰＲＯＤＵＣＴＩＯＮ  ＭＥＴＨＯＤ，”と題され、２０１３年３月１５日に出願された、Ｔａｄａｏ  Ｈａｓｈｉｍｏｔｏ，  Ｅｄｗａｒｄ  Ｌｅｔｔｓ，  Ｓｉｅｒｒａ  Ｈｏｆｆによる、米国通常特許出願第１３／８３４，８７１号（代理人管理番号ＳＩＸＰＯＩ−０１５ＵＳ１）；
【００１６】
“ＧＲＯＵＰ  ＩＩＩ  ＮＩＴＲＩＤＥ  ＷＡＦＥＲ  ＡＮＤ  ＩＴＳ  ＰＲＯＤＵＣＴＩＯＮ  ＭＥＴＨＯＤ，”と題され、２０１３年３月１５日に出願された、Ｔａｄａｏ  Ｈａｓｈｉｍｏｔｏ，  Ｅｄｗａｒｄ  Ｌｅｔｔｓ，  Ｓｉｅｒｒａ  Ｈｏｆｆによる、米国通常特許出願第１３／８３５，６３６号（代理人管理番号ＳＩＸＰＯＩ−０１５ＵＳ２）；
【００１７】
“ＧＲＯＵＰ  ＩＩＩ  ＮＩＴＲＩＤＥ  ＷＡＦＥＲＳ  ＡＮＤ  ＦＡＢＲＩＣＡＴＩＯＮ  ＭＥＴＨＯＤ  ＡＮＤ  ＴＥＳＴＩＮＧ  ＭＥＴＨＯＤ，”と題され、２０１３年３月１３日に出願された、Ｔａｄａｏ  Ｈａｓｈｉｍｏｔｏによる、米国通常特許出願第１３／７９８，５３０号（代理人管理番号ＳＩＸＰＯＩ−０１６ＵＳ）。
【００１８】
これらの出願は、以下においてあたかも完全に開示されているかのように、その全体が参照により本明細書中に援用される。
【００１９】
本発明は、高出力および／または高周波数電気／電子回路に主に使用される半導体電子デバイスに関する。より具体的には、本発明は、例えば、ＩＩＩ族窒化物半導体を用いたショットキーダイオード、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）、金属絶縁体半導体電界効果トランジスタ（ＭＩＳＦＥＴ）、バイポーラトランジスタ、およびヘテロバイポーラトランジスタ（ＨＢＴ）等のダイオードまたはトランジスタに関する。
【００２０】
本発明はまた、そのような電子デバイスを作る方法に関する。
【００２１】
本発明はまた、電子デバイスを製造するのに用いられるエピタキシャル多層ウエハに関する。
【背景技術】
【００２２】
（注記：本願は、例えば、［ｘ］のような括弧つき番号で示されるいくつかの刊行物および特許を参照する。これら刊行物および特許のリストは、「参考文献」と題されるセクションに見出され得る。）
【００２３】
窒化ガリウム（ＧａＮ）およびそれに関連するＩＩＩ族窒化物合金は、電力スイッチングトランジスタ等、様々な電子デバイスの主要な半導体材料である。バリガ指数（Ｂａｌｉｇａ’ｓ  Ｆｉｇｕｒｅ  ｏｆ  Ｍｅｒｉｔ；ＢＦＯＭ）で理論的に予測されるＧａＮの最大性能が炭化ケイ素（ＳｉＣ）のそれを約５倍上回るという事実にもかかわらず、低コストＧａＮウエハの欠如は、２つの電圧レベルの間を最小の損失で素早く切り替え得るＧａＮ系電力スイッチングトランジスタの開発を妨げている。現在のところ、これらのデバイスの大半は、シリコン、ＳｉＣ、およびサファイア等の異種ウエハ上でヘテロエピタキシャルに成長させられたＩＩＩ族窒化物膜を用いて作製される。しかしながら、ＩＩＩ族窒化物のヘテロエピタキシャル成長は、非常に欠陥が多いまたは割れの入った膜さえも招く結果となる。ＩＩＩ族窒化物ヘテロエピタキシャル膜中の典型的な欠陥は、成長方向に沿った１０９ｃｍ−２レベルの貫通転位である。このため、垂直欠陥は、高電圧が垂直方向に（すなわち、成長方向に沿って）印加されたときの漏れ電流経路となることができる。現時点では、ＧａＮ系電子デバイスは、高電子移動度トランジスタ（ＨＥＭＴ）等、表面近傍の横方向に沿って流れる電流を利用する水平デバイスに実質的に限られている。そのような水平デバイス内の薄膜には電流が通過するため、薄膜は、高電流（すなわち、高出力）デバイスを提供する広い面積を有する必要がある。加えて、全ての接点は、デバイスの１つの側に配置されており、そのことが、本デバイスを、垂直構成を有するデバイスよりはるかに大きくする。これらの制約により、ＩＩＩ族窒化物半導体の水平構成で高出力デバイスを達成することは、非常に難しい。
【００２４】
ＧａＮまたはＡｌＮ等のホモエピタキシャルェハまたは基板は、垂直構成のＧａＮ系電子デバイスを提供するのに必要とされる。低コストで高結晶性のＧａＮ基板の欠如は、ＧａＮおよび他のＩＩＩ族窒化物化合物のバルク結晶を成長させることの難しさに起因する。現在のところ、市販のＧａＮウエハの大半は、ハイドライド気相エピタキシ（ＨＶＰＥ）によって製造される。ＨＶＰＥは、ＧａＮがヘテロエピタキシャルウエハ（例えば、サファイア）上に成長させられるとき、１０５ｃｍ−２を下回る転位密度を有するＧａＮを作ることが難しい気相法である。さらに、その製造プロセスは、厚い（０．１ｍｍを上回る）ＧａＮ層を成長させた後でヘテロエピタキシャルウエハを除去することを必要とし、非常に労働集約的であり、低収率を招く結果となる。
【００２５】
転位および／または粒界の密度が１０５ｃｍ−２を下回る低コストで高結晶性のＧａＮ基板を得るために、アモノサーマル成長が開発されている［１〜６］。アモノサーマル法は、超臨界アンモニアを用いたＩＩＩ族窒化物結晶のバルク成長法の１種である。超臨界アンモニア中での結晶の成長速度は、典型的には、低い。基板を製造するのに実用的に有用な速度でバルクＧａＮ結晶を成長させるには、鉱化剤と呼ばれる化学添加物が超臨界アンモニアに添加される。鉱化剤は、典型的には、カリウム、ナトリウム、リチウム、カリウムアミド、ナトリウムアミド、リチウムアミド、フッ化アンモニウム、塩化アンモニウム、臭化アンモニウム、ヨウ化アンモニウム、およびヨウ化ガリウム等、Ｉ族元素またはＶＩＩ族元素の元素または化合物である。時として、２種を上回る鉱化剤が、良好な成長条件を達成するように混合される。アルカリ系鉱化剤の大半は互換可能であるが、ナトリウムは、成長速度、純度、および取扱いの点で最も好適な鉱化剤である。１０５ｃｍ−２を下回る転位密度を有するＧａＮ基板が、アモノサーマル成長法でナトリウム鉱化剤を用いて製造される。しかしながら、（基板が２つの電極の間にあるように、１つの電極が基板の１つの側または表面上にあり、その対応する電極が基板の反対の側または表面に形成される）アモノサーマルＩＩＩ族窒化物基板で垂直構成を有する高出力電子デバイスを達成するには、革新的なデバイス構造および作製方法が必要とされる。
【発明の概要】
【課題を解決するための手段】
【００２６】
本発明は、１つの例では、アモノサーマル法を介して作製されたＩＩＩ族窒化物基板を用いた電子デバイスを提供する。１０５ｃｍ−２を下回る転位密度を有し、アモノサーマル的に成長させられた基板の高電子濃度を、例えば、気相法により成長させられたＧａ１−ｘ−ｙＡｌｘＩｎｙＮ（０≦ｘ≦１、０≦ｙ≦１）の高純度・低キャリア濃度活性層と組み合わせて利用することにより、高い降伏電圧とともに、デバイスが「オン」状態のときの低い抵抗（「オン抵抗」）を有するデバイスが作られ得る。アモノサーマル的に成長させられた基板と高純度・低キャリア濃度活性層との間のより良好な整合を実現するため、遷移層が随意に導入される。電子デバイスは、活性層中の空乏領域を変化させることにより動作する。高純度・低キャリア濃度活性層は、好ましくは、活性層中の空乏領域が活性層の厚さ全体を通して延在しない程度に十分厚く、好ましくは、活性層は、高純度・低キャリア濃度活性層が存在する界面および／または基板内に空乏領域が延在するのを防ぐ程度に十分に厚い。
【００２７】
したがって、１つの例では、本発明は、電子デバイスを製造するためのエピタキシャル多層ウエハを提供する。本ウエハは、（ｉ）第１の側および第１の側とは反対側の第２の側を有するＧａ１−ｘ１−ｙ１Ａｌｘ１Ｉｎｙ１Ｎ（０≦ｘ１≦１、０≦ｙ１≦１）のＩＩＩ族窒化物基板ならびに（ｉｉ）ＩＩＩ族窒化物基板の第１の側上にあるＧａ１−ｘ２−ｙ２Ａｌｘ２Ｉｎｙ２Ｎ（０≦ｘ２≦１、０≦ｙ２≦１）の活性層を含み得る。ＩＩＩ族窒化物基板の転位密度は、１０５ｃｍ−２を下回り得る。ＩＩＩ族窒化物基板はまた、１０１８ｃｍ−３を上回る電子濃度および／または酸素濃度を有し得る。ＩＩＩ族窒化物基板は、超臨界アンモニア中で成長させられたＧａ１−ｘ１−ｙ１Ａｌｘ１Ｉｎｙ１Ｎ（０≦ｘ１≦１、０≦ｙ１≦１）のバルク結晶から作製され得る。活性層は、１０１８ｃｍ−３を下回る電子および／または酸素濃度を有するエピタキシャルに堆積した層であってもよい。活性層は、ウエハの第１の側上にある第１の電極とウエハの第２の側上にある第２の電極とを伴う電子デバイスを作製した後で活性層内に形成される空乏領域が、基板の外側になるような十分な厚さを有し得る。
【００２８】
本発明はまた、上記または本明細書の他所で明記されるウエハを含む電子デバイスを提供する。電極の１つは、ウエハの第１の面上にあってもよく、別の電極は、ウエハの第２の反対側の面にあってもよい。これらの電極は、例えば、電子デバイスとしてトランジスタまたはダイオードを形成するように協働し得る。
【００２９】
本発明は、別の例では、多層ウエハを作る新たな方法を提供する。本方法は、Ｇａ１−ｘ１−ｙ１Ａｌｘ１Ｉｎｙ１Ｎ（０≦ｘ１≦１、０≦ｙ１≦１）基板の第１の側上に、Ｇａ１−ｘ２−ｙ２Ａｌｘ２Ｉｎｙ２Ｎ（０≦ｘ２≦１、０≦ｙ２≦１）の活性層を気相からエピタキシャルに堆積させるステップを含み、基板は、アモノサーマル法により形成された。活性層は、ウエハの第１の側上にある第１の電極とウエハの第２の反対側上にある第２の電極とを伴う電子デバイスを作製した後に活性層内に形成される空乏領域が、基板の外側となる十分な厚さを有し得る。基板は、１０１８ｃｍ−３を上回る酸素濃度および／または電子濃度を有し得、気相は、活性層内に１０１８ｃｍ−３を下回る酸素濃度および／または電子濃度を提供するのに十分に低い酸素濃度および／または電子ドナー濃度を有し得る。
【００３０】
発明はさらに、新たな電子デバイスを提供する。本デバイスは、Ｇａ１−ｘ１−ｙ１Ａｌｘ１Ｉｎｙ１Ｎ（０≦ｘ１≦１、０≦ｙ１≦１）の基板と、基板の第１の側上のＧａ１−ｘ２−ｙ２Ａｌｘ２Ｉｎｙ２Ｎ（０≦ｘ２≦１、０≦ｙ２≦１）の活性層と、基板の第１の側とは反対側の基板の第２の側の裏側オーミック接点とを含んでもよい。
【００３１】
デバイスの接点は、深さを有する活性層内に空乏領域を形成し得、活性層は、デバイスの動作範囲内の任意の印加電圧について空乏領域の深さを上回る厚さを有し得る。さらにまたは代わりに、活性層および遷移層は、デバイスの動作範囲内の任意の印加電圧について空乏領域の深さを上回る合計厚さを有し得る。
【００３２】
上述または本明細書の他所に記載されるデバイスの基板は、１０５ｃｍ−２を下回る転位密度を有し得る。本基板は、１０１８ｃｍ−３を上回る電子濃度および／または酸素濃度を有し得る。上述または本明細書の他所に記載されるデバイスの活性層は、１０１８ｃｍ−３を下回る電子濃度および／または酸素濃度を有し得る。
【００３３】
発明はまた、電子デバイスの新たな作製方法を提供する。本方法は、超臨界アンモニア中で成長させられたＧａ１−ｘ１−ｙ１Ａｌｘ１Ｉｎｙ１Ｎ（０≦ｘ１≦１、０≦ｙ１≦１）のバルク結晶からスライスされたＧａ１−ｘ１−ｙ１Ａｌｘ１Ｉｎｙ１Ｎ（０≦ｘ１≦１、０≦ｙ１≦１）の基板の第１の側上に、Ｇａ１−ｘ２−ｙ２Ａｌｘ２Ｉｎｙ２Ｎ（０≦ｘ２≦１、０≦ｙ２≦１）の活性層を気相エピタキシで成長させるステップを含み得る。本方法は、基板の第２の側上にオーミック接点を形成するステップおよび／または活性層上にショットキー接点、金属−絶縁体−半導体構造、もしくはｐ型半導体を形成するステップを含み得る。空乏領域は、デバイスの動作範囲内の任意の印加電圧について、空乏領域の深さが活性層の厚さを下回るように、もっぱら活性層内にあってもよい。代わりに、空乏領域は、活性層を通して遷移層内に延在し得る。後者の例では、空乏領域の深さは、活性層の厚さを上回り得るが活性層の厚さと遷移層の厚さの和を下回り得る。当然のことながら、本方法で遷移層が提供されるとき、空乏領域の深さは、活性層の厚さを上回り活性層および遷移層の合計厚さを下回る必要はない。本基板は、１０５ｃｍ−２を下回る転位密度を有し得る。本基板は、１０１８ｃｍ−３を上回る電子濃度および／または酸素濃度を有し得る。活性層は、１０１８ｃｍ−３を下回る電子濃度および／または酸素濃度を有し得る。
【００３４】
これらの基板、ウエハ、デバイス、および方法は、実施例として提供され、限定するものではない。
本明細書は、例えば、以下を提供する。
（項目１）
電子デバイスを製造するためのエピタキシャル多層ウエハであって、（ｉ）第１の側および上記第１の側とは反対側の第２の側を有するＧａ１−ｘ１−ｙ１Ａｌｘ１Ｉｎｙ１Ｎ（０≦ｘ１≦１、０≦ｙ１≦１）のＩＩＩ族窒化物基板と、（ｉｉ）上記ＩＩＩ族窒化物基板の上記第１の側上にあるＧａ１−ｘ２−ｙ２Ａｌｘ２Ｉｎｙ２Ｎ（０≦ｘ２≦１、０≦ｙ２≦１）の活性層と、を含み、
（ａ）上記ＩＩＩ族窒化物基板の転位密度は、１０５ｃｍ−２を下回り、
（ｂ）上記ＩＩＩ族窒化物基板は、１０１８ｃｍ−３を上回る電子濃度を有し、
（ｃ）上記ＩＩＩ族窒化物基板は、超臨界アンモニア中で成長させられたＧａ１−ｘ１−ｙ１Ａｌｘ１Ｉｎｙ１Ｎ（０≦ｘ１≦１、０≦ｙ１≦１）のバルク結晶から作製され、
（ｄ）上記活性層は、１０１８ｃｍ−３を下回る電子濃度を有するエピタキシャルに堆積された層であり、
（ｅ）上記活性層は、上記ウエハの上記第１の側上にある第１の電極と上記ウエハの上記第２の側上にある第２の電極とを伴う上記電子デバイスを作製した後で上記活性層内に形成される空乏領域が、上記基板の外側になる十分な大きさの厚さを有する、
エピタキシャル多層ウエハ。
（項目２）
上記活性層は、１０１６ｃｍ−３を下回る電子濃度を有する、項目１に記載のエピタキシャル多層ウエハ。
（項目３）
電子デバイスを製造するためのエピタキシャル多層ウエハであって、（ｉ）第１の側および上記第１の側とは反対側の第２の側を有するＧａ１−ｘ１−ｙ１Ａｌｘ１Ｉｎｙ１Ｎ（０≦ｘ１≦１、０≦ｙ１≦１）のＩＩＩ族窒化物基板と、（ｉｉ）上記ＩＩＩ族窒化物基板の上記第１の側上にあるＧａ１−ｘ２−ｙ２Ａｌｘ２Ｉｎｙ２Ｎ（０≦ｘ２≦１、０≦ｙ２≦１）の活性層と、を含み、
（ａ）上記ＩＩＩ族窒化物基板の転位密度は、１０５ｃｍ−２を下回り、
（ｂ）上記ＩＩＩ族窒化物基板は、１０１８ｃｍ−３を上回る電子濃度を有し、
（ｃ）上記ＩＩＩ族窒化物基板は、超臨界アンモニア中で成長させられたＧａ１−ｘ１−ｙ１Ａｌｘ１Ｉｎｙ１Ｎ（０≦ｘ１≦１、０≦ｙ１≦１）のバルク結晶から作製され、
（ｄ）上記活性層は、１０１８ｃｍ−３を下回る酸素濃度を有するエピタキシャルに堆積された層であり、
（ｅ）上記活性層は、上記ウエハの上記第１の側上にある第１の電極と上記ウエハの上記第２の側上にある第２の電極とを伴う上記電子デバイスを作製した後で上記活性層内に形成される空乏領域が、上記基板の外側になる十分な厚さを有する、
エピタキシャル多層ウエハ。
（項目４）
上記活性層は、１０１６ｃｍ−３を下回る酸素濃度を有する、項目３に記載のエピタキシャル多層ウエハ。
（項目５）
上記活性層の上記厚さは、５ミクロンを上回る、項目１〜４のいずれかに記載のエピタキシャル多層ウエハ。
（項目６）
上記基板と上記活性層との間にＧａ１−ｘ３−ｙ３Ａｌｘ３Ｉｎｙ３Ｎ（０≦ｘ３≦１、０≦ｙ３≦１）の遷移層をさらに含み、上記遷移層の第１の側は、上記基板の上記第１の側の結晶格子と整合する結晶格子を有し、上記遷移層の第２の側は、上記活性層の第１の側の結晶格子と整合する結晶格子を有する、項目１〜５のいずれかに記載のエピタキシャル多層ウエハ。
（項目７）
上記遷移層は、気相エピタキシにより成長させられる、項目６に記載のエピタキシャル多層ウエハ。
（項目８）
上記遷移層は、上記基板と上記遷移層との間の界面に形成される割れを埋めるのに十分な厚さである、項目６または項目７に記載のエピタキシャル多層ウエハ。
（項目９）
上記空乏帯は、上記遷移層内に延在する、項目６〜８のいずれかに記載のエピタキシャル多層ウエハ。
（項目１０）
上記活性層は、上記空乏帯より厚い、項目６〜８のいずれかに記載のエピタキシャル多層ウエハ。
（項目１１）
上記遷移層は、上記基板に含まれる不純物の拡散を防止する不純物でドープされる、項目６〜１０のいずれかに記載のエピタキシャル多層ウエハ。
（項目１２）
上記ＩＩＩ族窒化物基板と上記活性層との間に電流ブロック層をさらに含む、項目１〜１１のいずれかに記載のエピタキシャル多層ウエハ。
（項目１３）
上記活性層は、１０５ｃｍ−２を下回る転位密度を有する、項目１〜１２のいずれかに記載のエピタキシャル多層ウエハ。
（項目１４）
上記基板は、１０１６ｃｍ−３を上回るナトリウム濃度を有し、上記活性層は、上記基板より少なくとも１００倍少ないナトリウムを含有する、項目１〜１３のいずれかに記載のエピタキシャル多層ウエハ。
（項目１５）
上記基板は、０．１度を上回り５度を下回るミスカットを伴うｃ平面である、項目１〜１４のいずれかに記載のエピタキシャル多層ウエハ。
（項目１６）
電子デバイスであって、項目１〜１５のいずれかに記載の多層ウエハと上記電子デバイスの動作範囲の上方で上記ＩＩＩ族窒化物ウエハの外側に上記空乏領域を形成する上記電極とを含む、電子デバイス。
（項目１７）
多層ウエハを作る方法であって、アモノサーマル法によって形成され、第１の側の反対側に第２の側を有するＧａ１−ｘ１−ｙ１Ａｌｘ１Ｉｎｙ１Ｎ（０≦ｘ１≦１、０≦ｙ１≦１）の基板の上記第１の側上に、Ｇａ１−ｘ２−ｙ２Ａｌｘ２Ｉｎｙ２Ｎ（０≦ｘ２≦１、０≦ｙ２≦１）の活性層を気相からエピタキシャルに堆積させるステップを含み、上記活性層は、上記ウエハの上記第１の側上にある第１の電極と上記ウエハの上記第２の側上にある第２の電極とを伴う電子デバイスを作製した後で上記活性層内に形成される空乏領域が、上記基板の外側となる十分な大きさの厚さを有し、上記基板は、１０１８ｃｍ−３を上回る酸素濃度を有し、上記気相は、上記活性層内に１０１８ｃｍ−３を下回る酸素濃度を提供するのに十分に低い濃度の酸素を有する、方法。
（項目１８）
上記気相は、上記活性層内に１０１６ｃｍ−３を下回る酸素濃度を提供するのに十分に低い濃度の酸素を有する、項目１７に記載の方法。
（項目１９）
多層ウエハを作る方法であって、アモノサーマル法によって形成され、第１の側の反対側に第２の側を有するＧａ１−ｘ１−ｙ１Ａｌｘ１Ｉｎｙ１Ｎ（０≦ｘ１≦１，０≦ｙ１≦１）の基板の上記第１の側上に、Ｇａ１−ｘ２−ｙ２Ａｌｘ２Ｉｎｙ２Ｎ（０≦ｘ２≦１，０≦ｙ２≦１）の活性層を気相からエピタキシャルに堆積させるステップを含み、上記活性層は、上記ウエハの上記第１の側上にある第１の電極と上記ウエハの上記第２の側上にある第２の電極とを伴う電子デバイスを作製した後で上記活性層内に形成される空乏領域が、上記基板の外側となる十分な厚さを有し、上記基板は、１０１８ｃｍ−３を上回る酸素濃度を有し、上記活性層は、１０１８ｃｍ−３を下回る電子濃度を上記活性層内に提供するのに十分に低い濃度の電子ドナーを有する、方法。
（項目２０）
上記活性層は、１０１６ｃｍ−３を下回る電子濃度を上記活性層内に提供するのに十分に低い濃度の電子ドナーを有する、項目１９に記載の方法。
（項目２１）
上記活性層は、少なくとも約５ミクロンの厚さに堆積される、項目１７〜２０のいずれかに記載の方法。
（項目２２）
上記堆積ステップの間に上記遷移層の第１の面が上記基板の上記第１の側の結晶格子に整合し、上記遷移層堆積ステップの完了に際して上記遷移層の第２の反対面が上記活性層の第１の側の結晶格子と整合するように、反応物の濃度および／または堆積条件を変化させながら、Ｇａ１−ｘ３−ｙ３Ａｌｘ３Ｉｎｙ３Ｎ（０≦ｘ３≦１、０≦ｙ３≦１）の遷移層をエピタキシャルに堆積させるステップをさらに含む、項目１７〜２１のいずれかに記載の方法。
（項目２３）
上記堆積ステップの間に上記遷移層が割れ、上記方法が、上記遷移層の上記第２の表面が割れを有さないよう上記遷移層の割れを埋めるように、上記遷移層の付加的な量を堆積させるステップをさらに含む、項目２２に記載の方法。
（項目２４）
上記活性層は、上記遷移層の一部に上記空乏帯が延在するような厚さに堆積される、項目２２または項目２３に記載の方法。
（項目２５）
上記空乏帯は、上記遷移層内の割れに届く前に終わる、項目２４に記載の方法。
（項目２６）
上記遷移層は、上記基板に含まれる不純物の拡散を防止する不純物でドープされる、項目２２〜２５のいずれかに記載の方法。
（項目２７）
上記ＩＩＩ族窒化物基板と上記活性層との間に電流ブロック層を堆積させるステップをさらに含む、項目１７〜２６のいずれかに記載の方法。
（項目２８）
上記活性層は、上記活性層が上記基板より少なくとも１００倍少ないナトリウムを含有するのに十分に低いナトリウム濃度を有し、上記基板は、１０１６ｃｍ−３を上回る濃度のナトリウムを含有する、項目１７〜２７のいずれかに記載の方法。
（項目２９）
上記基板の上記第１の側は、ｃ平面に対し、０．１度を上回り５度を下回ってミスカットされる、項目１７〜２８のいずれかに記載の方法。
（項目３０）
上記電極を提供するステップをさらに含む、項目１７〜２９のいずれかに記載の方法。
（項目３１）
電子デバイスであって、Ｇａ１−ｘ１−ｙ１Ａｌｘ１Ｉｎｙ１Ｎ（０≦ｘ１≦１、０≦ｙ１≦１）の基板と、上記基板の第１の側上のＧａ１−ｘ２−ｙ２Ａｌｘ２Ｉｎｙ２Ｎ（０≦ｘ２≦１、０≦ｙ２≦１）の活性層と、上記基板の上記第１の側とは反対側の第２の側上の裏側オーミック接点と、上記活性層内に深さを有する空乏領域と、を含み、
（ａ）上記基板は、１０５ｃｍ−２を下回る転位密度を有し
（ｂ）上記基板は、１０１８ｃｍ−３を上回る電子濃度を有し、
（ｃ）上記活性層は、１０１８ｃｍ−３を下回る電子濃度を有し、
（ｄ）上記活性層は、上記デバイスの動作範囲内の任意の印加電圧について上記空乏領域の深さを上回る厚さを有する、
電子デバイス。
（項目３２）
上記活性層の電子濃度は、１０１６ｃｍ−３を下回る、項目３１に記載の電子デバイス。
（項目３３）
電子デバイスであって、Ｇａ１−ｘ１−ｙ１Ａｌｘ１Ｉｎｙ１Ｎ（０≦ｘ１≦１、０≦ｙ１≦１）の基板と、上記基板の第１の側上のＧａ１−ｘ２−ｙ２Ａｌｘ２Ｉｎｙ２Ｎ（０≦ｘ２≦１、０≦ｙ２≦１）の活性層と、上記基板の上記第１の側とは反対側の第２の側上の裏側オーミック接点と、上記活性層内の深さを有する空乏領域と、を含み、
（ａ）上記基板は、１０５ｃｍ−２を下回る転位密度を有し、
（ｂ）上記基板は、１０１８ｃｍ−３を上回る酸素濃度を有し
（ｃ）上記活性層は、１０１８ｃｍ−３を下回る酸素濃度を有し、
（ｄ）上記活性層は、上記デバイスの動作範囲内の任意の印加電圧について上記空乏領域の深さを上回る厚さを有する、
電子デバイス。
（項目３４）
上記活性層の酸素濃度は、１０１６ｃｍ−３を下回る、項目３３に記載の電子デバイス。
（項目３５）
上記基板と上記活性層との間にＧａ１−ｘ３−ｙ３Ａｌｘ３Ｉｎｙ３Ｎ（０≦ｘ３≦１、０≦ｙ３≦１）の遷移層をさらに含み、上記遷移層は、気相エピタキシによって成長させられる、項目３１〜３４のいずれかに記載の電子デバイス。
（項目３６）
電子デバイスであって、Ｇａ１−ｘ１−ｙ１Ａｌｘ１Ｉｎｙ１Ｎ（０≦ｘ１≦１、０≦ｙ１≦１）の基板と、上記基板の第１の側上のＧａ１−ｘ２−ｙ２Ａｌｘ２Ｉｎｙ２Ｎ（０≦ｘ２≦１、０≦ｙ２≦１）の活性層と、上記基板の上記第１の側とは反対側の第２の側上の裏側オーミック接点と、上記活性層内の深さを有する空乏領域と、Ｇａ１−ｘ３−ｙ３Ａｌｘ３Ｉｎｙ３Ｎ（０≦ｘ３≦１，０≦ｙ３≦１）の遷移層と、を含み、
（ａ）上記基板は、１０５ｃｍ−２を下回る転位密度を有し、
（ｂ）上記基板は、１０１８ｃｍ−３を上回る酸素濃度または電子濃度を有し、
（ｃ）上記活性層は、１０１８ｃｍ−３を下回る酸素濃度または電子濃度を有し、
（ｄ）上記活性層および上記遷移層は、上記デバイスの上記動作範囲内の任意の印加電圧について上記空乏領域の深さを上回る合計厚さを有する、
電子デバイス。
（項目３７）
上記活性層の酸素濃度は、１０１６ｃｍ−３を下回る、項目３６に記載の電子デバイス。
（項目３８）
上記活性層の電子濃度は、１０１６ｃｍ−３を下回る、項目３６または項目３７に記載の電子デバイス。
（項目３９）
上記活性層は、上記空乏領域の深さより厚い、項目３６〜３８のいずれかに記載の電子デバイス。
（項目４０）
上記空乏領域は、上記遷移層内に延在する、項目３６〜３８のいずれかに記載の電子デバイス。
（項目４１）
上記遷移層は、上記遷移層および上記基板の間の界面ならびに上記遷移層および上記活性層の間の界面で格子整合が実現されるように、成長方向に沿って変化する不純物濃度または合金組成を有する、項目３５〜４０のいずれかに記載の電子デバイス。
（項目４２）
上記遷移層は、上記基板と上記遷移層との間の界面に作られた割れを埋めるのに十分厚い、項目３５〜４１のいずれかに記載の電子デバイス。
（項目４３）
上記遷移層は、上記基板に含まれる不純物の拡散を防止する不純物でドープされる、項目３５〜４２のいずれかに記載の電子デバイス。
（項目４４）
上記基板は、超臨界アンモニア中で成長させられたＧａ１−ｘ１−ｙ１Ａｌｘ１Ｉｎｙ１Ｎ（０≦ｘ１≦１、０≦ｙ１≦１）のバルク結晶から作製されたウエハで作られる、項目３１〜４３のいずれかに記載の電子デバイス。
（項目４５）
上記基板は、約１０１６ｃｍ−３を上回る濃度のナトリウムを含有し、上記活性層は、上記基板の少なくとも１００倍少ないナトリウム濃度を有する、項目３１〜４４のいずれかに記載の電子デバイス。
（項目４６）
上記活性層は、気相エピタキシにより成長させられる、項目３１〜４５のいずれかに記載の電子デバイス。
（項目４７）
上記ウエハは、０．１度を上回り５度を下回るミスカットを伴うｃ平面ウエハである、項目３１〜４６のいずれかに記載の電子デバイス。
（項目４８）
上記空乏領域は、隣接するショットキー接点または隣接するｐｎ接合を有する、項目３１〜４７のいずれかに記載の電子デバイス。
（項目４９）
上記空乏領域は、ショットキー接点または金属−絶縁体−半導体構造を有し、
（ａ）上記基板と上記活性層との間の電流ブロック層であって、電流開口を有する電流ブロック層と、
（ｂ）上記ショットキー接点または上記金属−絶縁体−半導体構造に隣接する表側オーミック接点と、をさらに含み、
上記表側オーミック接点および上記ショットキー接点もしくは上記金属−絶縁体−半導体構造は、上記表側オーミック接点および上記ショットキー接点にわたって印加された電圧により上記表側オーミック接点から上記裏側オーミック接点までを通る電流を規制するように配置される、
項目３１〜４７のいずれかに記載の電子デバイス。
（項目５０）
上記電流ブロック層は、二酸化ケイ素を含む、項目４９に記載の電子デバイス。
（項目５１）
上記電流ブロック層は、ガスを含む、項目４９に記載の電子デバイス。
（項目５２）
上記ガスは、空気である、項目５１に記載の電子デバイス。
（項目５３）
上記電流ブロック層は、ｐ型または半絶縁性のＧａ１−ｘ−ｙＡｌｘＩｎｙＮ（０≦ｘ≦１、０≦ｙ≦１）を含む、項目４９に記載の電子デバイス。
（項目５４）
上記表側オーミック接点の下に高電子濃度領域をさらに含む、項目４９〜５３のいずれかに記載の電子デバイス。
（項目５５）
上記空乏領域がｐｎ接合を有し、バイポーラトランジスタを形成する付加的なｎ型半導体を上記ｐｎ接合上にさらに含む、項目３１〜４７のいずれかに記載の電子デバイス。
（項目５６）
電子デバイスを作製する方法であって、
（ａ）超臨界アンモニア中で成長させられたＧａ１−ｘ１−ｙ１Ａｌｘ１Ｉｎｙ１Ｎ（０≦ｘ１≦１、０≦ｙ１≦１）のバルク結晶からスライスされたＧａ１−ｘ１−ｙ１Ａｌｘ１Ｉｎｙ１Ｎ（０≦ｘ１≦１、０≦ｙ１≦１）の基板の第１の側上にＧａ１−ｘ２−ｙ２Ａｌｘ２Ｉｎｙ２Ｎ（０≦ｘ２≦１、０≦ｙ２≦１）の活性層を気相エピタキシで成長させるステップと、
（ｂ）上記基板の第２の側上にオーミック接点を形成するステップと、
（ｃ）上記活性層上にショットキー接点、金属−絶縁体−半導体構造、またはｐ型半導体を形成するステップと、
を含み、
（ｄ）上記基板は、１０５ｃｍ−２を下回る転位密度を有し、
（ｅ）上記基板は、１０１８ｃｍ−３を上回る電子濃度を有し、
（ｆ）上記活性層は、１０１８ｃｍ−３を下回る電子濃度を有し、
（ｇ）上記活性層は、上記デバイスの動作範囲内の任意の印加電圧について空乏領域の厚さを上回る厚さを有する、方法。
（項目５７）
上記活性層の電子濃度は、１０１６ｃｍ−３を下回る、項目５６に記載の方法。
（項目５８）
電子デバイスの作製方法であって、
（ａ）超臨界アンモニア中で成長させられたＧａ１−ｘ１−ｙ１Ａｌｘ１Ｉｎｙ１Ｎ（０≦ｘ１≦１、０≦ｙ１≦１）のバルク結晶からスライスされたＧａ１−ｘ１−ｙ１Ａｌｘ１Ｉｎｙ１Ｎ（０≦ｘ１≦１、０≦ｙ１≦１）の基板の第１の側上にＧａ１−ｘ２−ｙ２Ａｌｘ２Ｉｎｙ２Ｎ（０≦ｘ２≦１、０≦ｙ２≦１）の活性層を気相エピタキシで成長させるステップと、
（ｂ）上記基板の第２の側上にオーミック接点を形成するステップと、
（ｃ）上記活性層上にショットキー接点、金属−絶縁体−半導体構造、またはｐ型半導体を形成するステップと、
を含み、
（ｄ）上記基板は、１０５ｃｍ−２を下回る転位密度を有し、
（ｅ）上記基板は、１０１８ｃｍ−３を上回る酸素濃度を有し、
（ｆ）上記活性層は、１０１８ｃｍ−３を下回る酸素濃度を有し、
（ｇ）上記活性層は、上記デバイスの動作範囲内の任意の印加電圧について空乏領域の厚さを上回る厚さを有する、方法。
（項目５９）
上記活性層の酸素濃度は、１０１６ｃｍ−３を下回る、項目５８に記載の方法。
（項目６０）
ステップ（ａ）は、上記基板と上記活性層との間におけるＧａ１−ｘ３−ｙ３Ａｌｘ３Ｉｎｙ３Ｎ（０≦ｘ３≦１、０≦ｙ３≦１）の遷移層の成長を含む、項目５６〜５９のいずれかに記載の電子デバイスの作製方法。
（項目６１）
上記活性層を成長させるステップの前に、
（ａ）上記基板の上記第１の側上に誘電体層を形成するステップと、
（ｂ）上記基板の上記第１の側の一部を露出するように上記誘電体層内に孔を形成するステップと、
をさらに含み、上記ショットキー接点、金属−絶縁体−半導体構造、またはｐ型半導体は、上記誘電体層の上記孔の上に形成される、
項目５６〜６０のいずれかに記載の電子デバイスの作製方法。
（項目６２）
上記誘電体層は、二酸化ケイ素を含む、項目６１に記載の電子デバイスの作製方法。
（項目６３）
上記遷移層および／または上記活性層は、上記層の材料を上記誘電体層の上記孔内およびその後側方に選択的に堆積する気相エピタキシを用いて形成される、項目６１または項目６２に記載の電子デバイスの作製方法。
（項目６４）
側方に堆積される上記材料は、上記活性層が連続膜を形成するように上記基板上の隣接するデバイスに延在する、項目６３に記載の電子デバイスの作製方法。
（項目６５）
側方に堆積される上記材料は、上記活性層が不連続膜を形成するように上記基板上の隣接するデバイスに延在しない、項目６３に記載の電子デバイスの作製方法。
（項目６６）
ｘ１＝ｘ２＝ｘ３＝０およびｙ１＝ｙ２＝ｙ３＝０である、上記項目のいずれかに記載の発明。
【図面の簡単な説明】
【００３５】
ここで図面を参照するが、同類の参照番号は、全体を通して対応する部分を示す。
【００３６】
【図１】図１は、ＩＩＩ族窒化物を用いた電子デバイスの１つの実施例である。図中、各番号は以下を表す。  １．裏側オーミック接点  ２．基板  ３．活性層  ４．ショットキー接点
【図２】図２は、ＩＩＩ族窒化物を用いた電子デバイスの１つの実施例である。図中、各番号は以下を表す。  １．裏側オーミック接点  ２．基板  ３．活性層  ４．ショットキー接点  ５．遷移層
【図３】図３は、ＩＩＩ族窒化物を用いた電子デバイスの１つの実施例である。図中、各番号は以下を表す。  １．裏側オーミック接点  ２．基板  ３．高純度・低キャリア濃度活性層  ４．ショットキー接点  ５．遷移層  ６．電流ブロック層  ７．高電子濃度領域  ８．表側オーミック接点
【図４】図４は、ＩＩＩ族窒化物を用いた電子デバイスの１つの実施例である。図中、各番号は以下を表す。  １．裏側オーミック接点  ２．基板  ３．高純度・低キャリア濃度活性層  ４．ショットキー接点  ５．遷移層  ６．電流ブロック層  ７．高電子濃度領域  ８．表側オーミック接点
【図５】図５Ａ〜５Ｇは、ＩＩＩ族窒化物を用いた電子デバイスの作製プロセスの１つの実施例である。図中、各番号は以下を表す。  ９．超臨界アンモニア中で成長させられたＧａ１−ｘ−ｙＡｌｘＩｎｙＮ（０≦ｘ≦１、０≦ｙ≦１）のバルク結晶からスライスされたＧａ１−ｘ−ｙＡｌｘＩｎｙＮ（０≦ｘ≦１、０≦ｙ≦１）の基板  １０．電流ブロック層  １０ａ．電流ブロック層の孔  １１．電流ブロック層の孔内に成長させられた遷移層  １２．高純度・低キャリア濃度活性層  １３．高電子濃度層  １３ａ．高電子濃度層内の窓  １４．裏側オーミック接点  １５．表側オーミック接点  １６．ショットキー接点  １７．ダイカット後の個々の電子デバイス
【図６】図６Ａ〜６Ｇは、ＩＩＩ族窒化物を用いた電子デバイスの作製プロセスの１つの実施例である。図中、各番号は以下を表す。  ９．超臨界アンモニア中で成長した、Ｇａ１−ｘ−ｙＡｌｘＩｎｙＮ（０≦ｘ≦１、０≦ｙ≦１）のバルク結晶からスライスされたＧａ１−ｘ−ｙＡｌｘＩｎｙＮ（０≦ｘ≦１、０≦ｙ≦１）の基板  １０．電流ブロック層  １０ａ．電流ブロック層の孔  １１．電流ブロック層の孔内に成長させられた遷移層  １２．高純度・低キャリア濃度活性層  １３．高電子濃度層  １３ａ．高電子濃度層内の窓  １４．裏側オーミック接点  １５．表側オーミック接点  １６．ショットキー接点  １７．ダイカット後の個々の電子デバイス
【発明を実施するための形態】
【００３７】
（概要）
高い降伏電圧を低いオン抵抗とともに得るため、本発明は、アモノサーマル法で成長させられたＧａ１−ｘ１−ｙ１Ａｌｘ１Ｉｎｙ１Ｎ（０≦ｘ１≦１、０≦ｙ１≦１）のバルク結晶からスライスされたＧａ１−ｘ１−ｙ１Ａｌｘ１Ｉｎｙ１Ｎ（０≦ｘ１≦１、０≦ｙ１≦１）のＩＩＩ族窒化物基板を利用する。典型的な半導体デバイス作製法では、多くのデバイスが１つのウエハ上に作製され、その後、ダイシング、劈開、または他の方法によって各デバイスに分離される。いずれの場合も、１つのデバイスは、１つのウエハから作製され、基板は、全ウエハであり得る。１つの例では、ＩＩＩ族窒化物基板の転位密度は、１０５ｃｍ−２を下回り、基板の電子濃度は、１０１８ｃｍ−３を上回る。別の例では、基板の転位密度は、１０５ｃｍ−２を下回り、基板の酸素またはシリコン濃度は、１０１８ｃｍ−３あたり１原子を上回る。この場合、酸素またはシリコンは、電子の主要ドナーであり得る。アモノサーマル成長によるＧａ１−ｘ−ｙＡｌｘＩｎｙＮ（０≦ｘ≦１、０≦ｙ≦１）基板の高電子濃度を活用することにより、低いオン抵抗を達成することができる。
【００３８】
ＩＩＩ族窒化物基板は、アモノサーマル法を用いて、Ｇａ１−ｘ１−ｙ１Ａｌｘ１Ｉｎｙ１Ｎ（０≦ｘ１≦１、０≦ｙ１≦１）の１つまたはそれを上回るバルク結晶を成長させることにより形成され得る。結晶は、当業者に公知または上に掲載した概して関連する任意の特許出願に記載されるように、高圧反応器内で酸性、塩基性、または中性条件のもとに成長させられ得る。酸素および／またはシリコン等の電子ドナーは、高圧反応器の成長チャンバ内に十分な酸素および／またはシリコンを、母材（ｎｕｔｒｉｅｎｔ）、鉱化剤、シード、アンモニア、および反応器内に置かれた任意のその他所望の材料として導入することにより、アモノサーマル成長の間にバルク結晶中に組み込まれる。酸素は、原料投入の後で反応器から大気を排気するが、しかし所望のレベルの酸素をチャンバ内に提供するように反応器内に十分な量の空気を残すことによって、空気からチャンバ内に導入され得る。酸素はまた、もしくはこれに代えて、例えば、鉱化剤に用いられる元素の酸化物の形態で、反応器チャンバ内に導入され得る。例えば、ナトリウムおよび／またはカリウムは、鉱化剤として使用され得、多くの場合、反応器に添加されるナトリウムおよび／またはカリウムは、酸化した量を有する。鉱化剤からの酸素は、バルク結晶中に特定レベルの酸素濃度を提供するのに十分な量の酸素を供給し得る。シリコンは、例えば、一定量のシランガスを反応器に加えバルク結晶内に特定濃度のシリコンをもたらすことまたは当業者に公知の他の方法を用いることにより、導入され得る。
【００３９】
高純度・低キャリア濃度活性層は、活性層内の不純物レベルおよび電子濃度が低くなるように、基板の第１の側上に気相エピタキシで形成され得る。活性層の成長条件は、基板と活性層との間の界面に転位が新たに生成されないように最適化され得る。最適化は、成長温度、温度傾斜プロファイル、反応ガスまたはソースの導入タイミング、その他当業者に公知の技法を調整するステップを含み得る。このようにして、Ｇａ１−ｘ２−ｙ２Ａｌｘ２Ｉｎｙ２Ｎ（０≦ｘ２≦１、０≦ｙ２≦１）活性層の転位密度は、基板のそれと同じ（すなわち、１０５ｃｍ−２を下回る）レベルであり得る。したがって、活性層の転位密度は、（ウエハ上の電気的デバイスの全ての電極がウエハの１つの側または表面のみに見出され、ウエハの反対側にはデバイスの電極がない）ヘテロエピタキシャルェハ（１０９ｃｍ−２レベル）上に形成された比較可能な水平デバイスの活性層の転位密度より低くあり得る。加えて、気相エピタキシは、アモノサーマル基板のそれよりも低い不純物濃度を達成し得る。したがって、活性層の電子濃度は、１０１６ｃｍ−３よりも低い。活性層の高い構造品質と高純度な性質が、速い電子移動度と高い降伏電圧とを可能にする。
【００４０】
十分な降伏電圧を達成するため、高純度・低キャリア濃度活性層は、例えば、５ミクロン、典型的には１０ミクロンを上回る十分な厚さを有する。
【００４１】
活性層は、ＩＩＩ族窒化物基板よりもかなり低いナトリウムまたは他の鉱化剤の濃度を有し得る。活性層は、例えば、基板中に存在するナトリウムまたは他の鉱化剤の１０分の１または１００分の１を下回る濃度を有し得る。基板は、約１０１６ｃｍ−３を上回る濃度のナトリウム等の鉱化剤を有し得る。
【００４２】
活性層の構造品質および純度を最大化するため、活性層の成長前に、遷移層が基板上に随意に成長させられ得る。アモノサーマル成長を用いて形成されたＧａＮまたは他のＩＩＩ族窒化物基板の格子定数は、気相法で成長させられたＧａＮまたはＩＩＩ族窒化物基板の格子定数よりもわずかに大きくてもよい。これは、アモノサーマル成長により形成された基板中の高濃度の不純物および／または電子に起因し得る。したがって、基板と初期に整合する格子定数を有する遷移層を成長させることは役に立ち得る。Ｇａ１−ｘ３−ｙ３Ａｌｘ３Ｉｎｙ３Ｎ（０≦ｘ３≦１、０≦ｙ３≦１）遷移層の合金組成は、活性層に接触するであろう遷移層表面での遷移層の格子定数を次に続く活性層にとって好適にするように、徐々に変更され得る。組成は、例えば、遷移層の結晶構造が、遷移層の１つの表面で基板と、また遷移層の反対側の表面で活性層と良く整合されるよう、成長の間に反応物ガスの流量を変えることで変更され得る。このようにして、活性層の構造品質は、最大化される。
【００４３】
アモノサーマル基板の格子定数または格子湾曲が過大なとき、気相エピタキシで成長させられたＧａ１−ｘ３−ｙ３Ａｌｘ３Ｉｎｙ３Ｎ（０≦ｘ３≦１、０≦ｙ３≦１）遷移層は、時として割れる。しかしながら、これらの割れは、層成長の間の観察に基づきまたは以前の行程の間に形成された遷移層の観察から、成長を促進し割れを充填するよう、成長温度、温度傾斜プロファイル、および／または反応ガスもしくはソースの導入タイミングを変えることにより、材料をさらに成長させることで、埋められ得る。活性層は、割れによる損傷が全て修復された後に成長させられ得る。
【００４４】
遷移層はまた、ＩＩＩ族窒化物基板から活性層への不純物の潜在的な拡散を防止するために用いられ得る。特に、基板中のナトリウムは、作製プロセスまたはデバイス動作の間に活性層中に拡散し得る。遷移層中のシリコンおよびマグネシウム等の適切なドーパントは、そのような拡散を阻止し得る。
【００４５】
遷移層を有するＩＩＩ族窒化物基板を使用する代わりに、その内容が以下に完全に記載されるように参照により組み込まれる米国特許出願第２００６／００５７７４９Ａ１号に開示されるテンプレート型ウエハを使用することもできる。テンプレートの目的は、高純度・低キャリア濃度活性層のエピタキシャル成長の間に、ウエハの結晶品質（すなわち、転位／欠陥密度）を維持することにある。
【００４６】
遷移層が活性層の一部であり得ることは留意に値する。活性層が、例えば、成長温度、圧力、および／または反応物の流量を変えるステップ等、２つまたはそれを上回るステップで成長させられる場合、活性層の基板に近い部分は、活性層の一部が遷移層として機能するように、基板の格子定数とより密接に整合する格子定数を有するであろう。
【００４７】
デバイスは、活性層中に空乏領域を有する。ショットキー接点、金属絶縁体半導体構造、またはｐｎ接合等の構造体は、デバイスが電子デバイスとして機能するように、活性層中の空乏領域から電荷キャリアを消耗させる。構造体は、ショットキー接点、金属−絶縁体−半導体構造またはｐｎ接合であり得る。いずれの場合も、そのような構造体の形成は、半導体活性層の表面が高い品質を有することを必要とする。ショットキー接点が活性層上に作られ、１つのオーミック接点が基板の裏側に作られたとき、デバイスは、ショットキーダイオードとして機能し得る。付加的なオーミック接点が、電流ブロック領域および低抵抗接点領域とともに活性層上に作られた場合、デバイスは、金属−半導体電界効果トランジスタ（ＭＥＳＦＥＴ）であり得る。ＭＥＳＦＥＴのショットキー接点は、金属−絶縁体−半導体構造で置き換えられ得る。ｐ型半導体が活性層上に形成されるとき、デバイスは、ｐ−ｎダイオードであり得る。ｐ型半導体上に付加的なｎ型半導体が付くと、デバイスは、バイポーラトランジスタであり得る。これらのｎ−ｐ−ｎ構造にヘテロ接合を使用することができる（ヘテロバイポーラトランジスタ：ＨＢＴ）。これらのデバイスは全て垂直構成を有するので、これらは、高電流動作に好適である。
（本発明の技術的記述）
【００４８】
本発明における電子デバイスのいくつかの例示的な構造は、図面を用いて説明される。図１は、電子デバイスの１つの実施例を示す。本デバイスは、アモノサーマル成長で作られたＧａ１−ｘ１−ｙ１Ａｌｘ１Ｉｎｙ１Ｎ（０≦ｘ１≦１、０≦ｙ１≦１）基板２と、気相エピタキシにより基板の１つの側に成長させられたＧａ１−ｘ２−ｙ２Ａｌｘ２Ｉｎｙ２Ｎ（０≦ｘ２≦１、０≦ｙ２≦１）活性層３とを有する。有機金属化学気相成長法（ＭＯＣＶＤ）、ＨＶＰＥ、および／または分子線エピタキシ（ＭＢＥ）等の典型的な気相エピタキシが、活性層の堆積に用いられ得る。オーミック接点は、基板の他方の側上に、例えば、Ｔｉ／Ａｌ層１を堆積することにより形成され、ショットキー接点４は、単種または複種の金属を蒸着および堆積することで活性層の部分上に形成される。ショットキー接点の形状は、円形、正方形、長方形、または３角形、５角形、もしくは６角形等の他の多角形であり得る。ショットキー接点は、例えば、デバイスの定格電流に応じて、数百ミクロンの大きさであり得る。より高い電流が要求される場合、接点の大きさは、数ミリメートルまたはそれを上回り得る。本デバイスは、ショットキーダイオードとして構成される。
【００４９】
ショットキー接点は、ｐ型層の上にオーミック接点を有するｐ型Ｇａ１−ｘ４−ｙ４Ａｌｘ４Ｉｎｙ４Ｎ（０≦ｘ４≦１、０≦ｙ４≦１）に置き換えられ得る。この場合、デバイスは、ｐ−ｎダイオードとして機能し得る。このｐ−ｎダイオードのオーミック接点が、ｎ型Ｇａ１−ｘ５−ｙ５Ａｌｘ５Ｉｎｙ５Ｎ（０≦ｘ５≦１、０≦ｙ５≦１）で置き換えられた場合、デバイスは、バイポーラトランジスタとして機能し得る。活性層、ｐ型層およびｎ型層が異なる合金組成を有する場合、デバイスは、ヘテロバイポーラトランジスタ（ＨＢＴ）として機能し得る。例えば、活性層は、未ドープのＧａＮであり得、ｐ型層は、ｐＧａＮであり得、最上部のｎ型層は、例えば、１０％のアルミニウムを含有するｎ‐ＡｌＧａＮであり得る。付加的なＧａ１−ｘ−ｙＡｌｘＩｎｙＮ（０≦ｘ≦１、０≦ｙ≦１）層を形成するため、ＭＯＣＶＤ、ＨＶＰＥ、ＭＢＥ、または他の気相法が使用され得る。ショットキー接点およびオーミック接点は、金属蒸発、スパッタリング、または半導体プロセスで用いられる他の典型的な金属被覆法で形成され得る。
【００５０】
図２は、電子デバイスの１つの実施例を示す。図１に示した層１〜４に加えて、本デバイスは、基板と活性層との間にＧａ１−ｘ−ｙＡｌｘＩｎｙＮ（０≦ｘ≦１、０≦ｙ≦１）の遷移層５を有する。本遷移層の目的は、活性層中で最も高い構造品質および純度を実現することにある。遷移層および活性層は両方とも、気相法で成長させられるが、各層を成長させるのに異なる方法が用いられ得る。例えば、遷移層は、ＨＶＰＥにより成長させられ得、活性層は、ＭＯＣＶＤにより成長させられ得る。この組み合わせでは、ＭＯＣＶＤよりもはるかに高いＨＶＰＥの成長速度により、十分に厚い遷移層を成長させることが容易である。一方で、逆の組み合わせ、すなわち、遷移層をＭＯＣＶＤで、また活性層をＨＶＰＥで成長させることも用いられ得る。その場合、格子定数および／または不純物濃度の精密制御が、ＭＯＣＶＤのより遅い成長速度により可能である。ＭＯＣＶＤを用いる代わりに、ＭＢＥもまた利用され得る。上に説明されたように、遷移層の合金組成または不純物濃度は、活性層の構造品質および純度を最大にするように最適化され得る。例えば、インジウム組成が徐々に変化するＩｎＧａＮの遷移層は、成長方向に沿って格子定数を徐々に変えるように、ＭＢＥによって成長させられ得る。また、ＧａＮ遷移層中のＳｉのドープレベルも、成長方向に沿って格子定数が徐々に狭くなるようにＭＢＥによって徐々に変化させられ得る。
【００５１】
図３は、３つの端子を有する電子デバイスの１つの実施例を示す。（図３は、２組の高電子濃度領域７および表側オーミック接点８を示すが、これらの組は接続されていることに留意されたい。）他の層は、図２に表示されたとおりである。本デバイスをトランジスタとして機能させるよう、適切な電流ブロック層６が挿入される。電流ブロック層６は、電流経路を主としてショットキー接点４の下方に制限する。電流ブロック層６は、二酸化ケイ素等の絶縁体または空気等の絶縁ガスであり得る。また、電流ブロック層６は、ｐ−ＧａＮ、ｐ−ＡｌＧａＮまたは半絶縁性ＧａＮ等のｐ型または半絶縁性半導体であり得る。ショットキー接点４は、活性層３の内部に空乏領域を作り出す。空乏領域の大きさは、ショットキー接点４への印加電圧によって変えられ得るので、裏側オーミック接点１と表側オーミック接点８との間の電流は規制され得る。空乏領域が電流ブロック層に到達すると、電流は、遮断される。活性層３の厚さおよびキャリア濃度等のデバイスパラメータに応じて、デバイスは常時オフまたは常時オンモードで動作し得る。常時オフモードでは、２つのオーミック接点を通る電流は、ゼロで、ショットキー接点４にかかる電圧は、ゼロである。
【００５２】
ショットキー接点は、金属−絶縁体−半導体構造で置き換えられ得る。この場合、ＳｉＯ２、Ａｌ２Ｏ３、ＡｌＮ等の適切な絶縁体が用いられ得る。デバイスは、ＭＩＳＦＥＴとして動作し得る。
【００５３】
組成および抵抗等、絶縁体層の厚さおよび特性は、調整され得る。電流ブロック層は、遷移層上に随意に形成され得る。
【００５４】
図４は、図３のデバイスと同じ組の層を有する電子デバイスの１つの実施例を示す。遷移層５および活性層３の成長に、レーザ支援エピタキシ、拡散促進エピタキシ、異物封入、および／またはステップエッジ封入等の選択的成長法が使用される場合、時として活性層３は、（以下に詳述するように）連続膜を形成しない。そのような場合、デバイスは、図４に図示された構造を有し得る。
【００５５】
図３の電子デバイスの作製プロセスの１つの実施例は、図５Ａ〜図５Ｇに表示される。まず、超臨界アンモニア中で成長させられたＧａ１−ｘ−ｙＡｌｘＩｎｙＮ（０≦ｘ≦１、０≦ｙ≦１）のバルク結晶からスライスされたＧａ１−ｘ−ｙＡｌｘＩｎｙＮ（０≦ｘ≦１、０≦ｙ≦１）の基板９が、調製される（図５Ａ）。活性層が成長させられる第１の表面は、好ましくは、原子的に平坦な表面を達成するように化学的機械的研磨（ＣＭＰ）によって研磨される。この表面はまた、活性層の結晶性を最大化するよう、５度までミスカットされ得る。電流ブロック層１０は、基板の第１の表面上に形成される（図５Ｂ）。半導体プロセスで一般に用いられるリソグラフィー法を使用して、電流ブロック層内に孔１０ａが形成される（図５Ｃ）。二酸化ケイ素が電流ブロック層として用いられる場合、フッ酸での湿式エッチングが、フォトレジストでの適切なパターニングの後に使用され得る。半導体層が電流ブロック層として用いられる場合、反応性イオンエッチング等の乾式エッチングが使用され得る。いずれの場合も、露出された基板表面の適切な処理が、好ましくは、活性層および／または遷移層のエピタキシャル成長を確かなものにするように行われる。その後、基板上に遷移層１１を成長させ、続いて活性層１２を成長させる。加えて、本実施例では、ＳｉでドープされたＧａＮ等の高電子濃度層１３を、同時に成長させる（図５Ｄ）。これらの層は、ＭＯＣＶＤ、ＨＶＰＥ、またはＭＢＥ等、同一の気相法で成長させられ得る。また、異なる気相法が、各層に用いられ得る。半導体プロセスで一般に用いられるフォトレジストパターニングおよび乾式エッチングを使用して、高電子濃度層上の窓１３ａが形成される（図５Ｅ）。標準的な半導体金属化プロセスを用いて、Ｔｉ／Ａｌ等の裏側オーミック接点１４とＴｉ／Ａｌ等の表側オーミック接点１５とが形成される。これらの接点は、接点のオーミック特性を確かなものにするように、好ましくは焼鈍される。ショットキー接点１６は、５分間のフッ酸エッチングを行い、その後、脱イオン水でリンスする等、活性層の露出した表面の適切な処理の後で形成される（図５Ｆ）。最後に、ウエハダイシング装置を用いて、個々のデバイス１７がエピタキシャル多層ウエハから切り出される（図５Ｇ）。
【００５６】
図６は、図５について上記された層を有する電子デバイスの作製プロセスの１つの実施例を示す。上記図５の実施例と同様、孔を伴う電流ブロック層がアモノサーマル基板上に作製される。この場合、電流ブロック層は、好ましくは、活性層１２および／または遷移層１１の選択的成長を確実にする二酸化ケイ素または他の誘電性材料である。Ｇａ１−ｘ−ｙＡｌｘＩｎｙＮ（０≦ｘ≦１、０≦ｙ≦１）の遷移層１１は、基板９の露出した表面上に選択的に成長させられ得る。これは、誘電性電流ブロック層１０がＧａ１−ｘ−ｙＡｌｘＩｎｙＮ（０≦ｘ≦１、０≦ｙ≦１）の成長のためのマスクとして作用することを意味する。遷移層１１または活性層１２の高さが、電流ブロック層の高さをいったん超えると、Ｇａ１−ｘ−ｙＡｌｘＩｎｙＮ（０≦ｘ≦１、０≦ｙ≦１）は、Ｇａ１−ｘ−ｙＡｌｘＩｎｙＮ（０≦ｘ≦１、０≦ｙ≦１）の側方成長面が隣接するデバイスの成長面に到達するまで、電流ブロック層１０の上方を側方に成長し始める。成長が合体前に止められる場合、エピタキシャル多層ウエハ構造は、図６Ｄに示されるものになる。次いで、高電子濃度を有する層１３は、活性層への窓１３ａを開けるようにパターン化され（図６Ｅ）、各接点１４、１５、および１６が、図５について記されたプロセスと同様のプロセスで形成される（図６Ｆ）。ウエハダイシングの後、図６Ｇまたは図４の電子デバイス１７が完成する。活性層を合体させないようにするこの選択的成長法により、遷移層および／または活性層内の応力が低減され得、デバイス性能が改善され得る。
【実施例１】
【００５７】
ＧａＮのバルク結晶は、母材として多結晶ＧａＮ（１５ｇ）、溶媒として超臨界アンモニア（反応器容積を５３％充填）、および鉱化剤としてナトリウム（アンモニアに対して５モル％）を用い、１２７ｃｃの内容積を有する圧力反応器内で塩基性アモノサーマル法により成長させられた。成長温度は、５００〜６００℃で、成長は、１８１日間に及んだ。ＧａＮのバルク結晶は、ｃ平面ＧａＮシード結晶上に成長させられた。結晶の大きさは、およそ１０ｍｍ２であった。その後、結晶は、多連ワイヤソーを用いて基板にスライスされた。９枚の基板が、１つのバルクＧａＮ結晶から切り出された。これらの基板は、ダイアモンドスラリーでラップ加工され、ＣＭＰを用いて研磨された。これらの基板の１つの欠陥密度は、Ｘ線トポグラフィで評価された。転位密度は、４×１０４ｃｍ−２であった。酸素濃度は、３．２×１０１９ｃｍ−３であった。酸素濃度から、電子濃度は、１０１８ｃｍ−３台の中域から高域であった。
【００５８】
同様の内容積を有する圧力反応器を用いて、バルクＧａＮ結晶は、多結晶ＧａＮ母材（１〜５００ｇ）、アンモニア（３０〜６０％充填）、およびナトリウム（アンモニアに対し１〜１０％）の同様の条件で成長させられ得る。このように成長させられたバルクＧａＮ結晶は、典型的には、１０１８ｃｍ−３を上回る電子濃度のｎ型導電性を呈する。
【実施例２】
【００５９】
アモノサーマル成長により調整されたＧａＮ基板を用いて、ＧａＮ層をＨＶＰＥにより成長させた。得られたエピタキシャル多層ウエハは、実施例３および４に提示されるような電子デバイスを加工するのに用いられ得る。各行程では、およそ１０ｍｍ×１０ｍｍのサイズの１つの基板が使用された。ＨＶＰＥ反応器の内部で、加熱されたＧａ上に塩化水素ガスを通過させ、その結果得られた塩化ガリウムは、その後アンモニアと混合された後で、加熱された基板に接触させられた。Ｇａの温度は、８００〜１０００℃の範囲内であり、基板の温度は、９００〜１１５０℃の範囲内であった。本実施例では、１１ミクロン、２４ミクロン、５６ミクロン、および１６４ミクロンの厚さを有するＧａＮが、アモノサーマルｃ平面ＧａＮ基板のＧａ極性表面上に成長させられた。成長速度は、毎時５０〜４００ミクロンの範囲であった。１１ミクロン厚さのＧａＮ膜の表面は、アモノサーマル基板とＨＶＰＥ膜との間の界面から始まる割れを有していたが、残りの３つの膜は、それらの表面に割れを有さなかった。このことは、アモノサーマル基板とＨＶＰＥにより形成された活性層との間の界面から始まる割れは、より厚い層を成長させることで埋められ得ることを確認した。
【００６０】
５６ミクロン厚さの膜について、ＧａＮの遷移層は、活性層を５分間成長させる前に、４分間成長させられた。遷移層の成長温度は、活性層のそれよりもおよそ１００度低かった。またその場合、活性層の上面は、割れが無く、高品質な表面を示した。
【００６１】
２４ミクロン、５６ミクロン、および１６４ミクロン厚さの膜の活性層のキャリア濃度は、１０１６ｃｍ−２を下回り、高純度かつ低キャリア濃度の特性を表した。
【００６２】
遷移層および／または活性層の成長にＭＯＣＶＤおよびＭＢＥ等の他の気相法を用いることは、本実施例で提示された割れ低減と同じ利点を有するはずである。
【００６３】
遷移層は随意ではあるが、デバイスは、例えば、その結晶性および純度を最大化するように活性層に整合された表面を提供するために、層の１つの面から他方の面にかけて、組成および／または不純物濃度が変化する別個の遷移層を好ましくは有する。
【実施例３】
【００６４】
ショットキーダイオードは、ＧａＮ高純度、低キャリア濃度活性層を有するエピタキシャル多層ウエハを用い、アルミニウムのオーミック接点をウエハの裏面上に、またＮｉのショットキー接点を活性層の表面上に形成することによって作製され得る。まず、活性層を伴うウエハは、表面酸化物を除去するようにフッ酸で洗浄される。次いで、およそ１ミクロンのニッケルが活性層の表面に蒸着される。フォトレジストのパターニングは、標準的な半導体プロセスを用いて行われ、ニッケルは、硝酸でエッチングされる。次いで、フォトレジストがアセトンで除去される。ショットキー接点を形成した後、およそ１ミクロンのＴｉ／Ａｌオーミック接点をウエハの裏側に蒸着させる。次いで、各デバイスは、ウエハダイシング装置で分離される。
【００６５】
本構造は、基板の高い（１０１８ｃｍ−３を上回る）電気伝導度による低いオン抵抗および活性層の高い抵抗率による高い降伏電圧という利点を有する。活性層の高い抵抗率は、１０１６ｃｍ−３を下回る低いキャリア濃度により達成される。気相成長とアモノサーマルＧａＮ基板との組み合わせは、低いオン抵抗および高い降伏電圧を両方達成するのに有益である。また、気相成長による随意の遷移層は、活性層の高い結晶性および純度を確保することにより、高い性能を達成し得る。
【実施例４】
【００６６】
ｐ型ＧａＮの付加的な層を気相エピタキシにより成長させ、その後、Ｎｉ／Ａｕのオーミック接点を形成することにより、ｐ−ｎダイオードは、ＧａＮ高純度、低キャリア濃度活性層を有するエピタキシャル多層ウエハを使用して作製され得る。ｐ型ＧａＮの厚さは、０．１ミクロンを上回ることができる。Ｎｉ／Ａｕの厚さは、およそ１ミクロンである。裏側オーミック接点は、実施例３で説明されたように形成される。デバイスは、ｐ−ｎダイオードとして動作できる。
【実施例５】
【００６７】
実施例３でのプロセスは、ＭＥＳＦＥＴを加工するプロセスに組み込まれ得る。２つの電極（１つのオーミック裏側ドレイン接点および１つのショットキーゲート接点）に加えて、ＭＥＳＦＥＴは、ショットキーゲート接点の隣にさらに１つのオーミックソース接点を有する。活性層は低い電子濃度を有するため、高濃度にドープされた適切な接点領域が、オーミックソース接点の低い接触抵抗を確保するように用いられる。本構造を達成するため、高電子濃度ＧａＮの付加的な層が活性層上に成長させられ、その後、ショットキーゲート接点用の窓を作るための反応性イオンエッチングが行われる。１ミクロン厚さのＴｉ／Ａｌオーミック接点が、ソースおよびドレイン接点に用いられる。
【００６８】
電流ブロック層のショットキーゲート接点までの距離等、適切なデバイス設計により、ＭＥＳＦＥＴは、常時オフモードで動作し得る。それは、活性層の電子濃度を低減するとともに、ショットキーバリアによって作り出された空乏領域がゲートと電流ブロック層との間の電流チャネルを閉じるように、電流ブロック層のショットキーゲート接点までの距離を減少させることにより達成される。ゲートへの印加電圧を変えることにより、チャネル幅を制御することができ、したがって、ソース接点およびドレイン接点を通る電流量を制御することができる。活性層および／または遷移層は、単体または合体で、ゲート接点の適切なバイアス条件の下において、空乏領域がアモノサーマル基板または基板と遷移／活性層との間の界面における損傷（すなわち、割れた）領域に到達しないような十分に大きい厚さを好ましくは有する。
【００６９】
ショットキーゲート接点は、金属−絶縁体−半導体構造で置き換えられ得る。そのような場合、ＳｉＯ２、Ａｌ２Ｏ３、またはＡｌＮの絶縁体層が、スパタリングで活性層上に堆積される。その後、Ｔｉ／Ａｌ接点が、適切なパターニングとともに絶縁体層上に蒸着される。本デバイスは、ＭＩＳＦＥＴとして動作できる。
【実施例６】
【００７０】
実施例４のｐ−ｎダイオード上にｎ−ＧａＮまたはｎ−ＡｌＧａＮを付加的に成長させることにより、デバイスは、バイポーラトランジスタまたはヘテロバイポーラトランジスタ（ＨＢＴ）として動作できる。その場合、ｐ型Ｇａ１−ｘ−ｙＡｌｘＩｎｙＮ（０≦ｘ≦１、０≦ｙ≦１）層は、他の層よりも薄くなければならない。それらの層の成長は、ＭＯＣＶＤ、ＭＢＥ、ＨＶＰＥ、または他の気相法で行われる。Ｎｉ／Ａｕは、ｐ型接点に用いられ得、Ｔｉ／Ａｌは、ｎ型接点に用いられ得る。
（可能な修正）
【００７１】
好適な実施形態は、ＧａＮ基板について記述するが、基板は、ＡｌＮ、ＡｌＧａＮ、ＩｎＮ、ＩｎＧａＮ、またはＧａＡｌＩｎＮ等、様々な組成のＩＩＩ族窒化物合金であり得る。本発明の範囲は、それらの基板についても維持される。
【００７２】
好適な実施形態は、Ｇａ面ｃ平面ＧａＮについて記述するが、Ｎ面ｃ平面、ａ面、ｍ面、および様々な半極性面等の他の方位もまた用いられ得る。加えて、表面は、これらの方位から少しミスカット（オフスライス）され得る。本発明の範囲は、これらの方位およびミスカットについて維持される。特に、Ｎ面ｃ平面ＧａＮ、無極性ａ面およびｍ面、半極性平面の使用は、電子デバイスのエネルギーバンド構造を変調させ、したがって、ＭＥＳＦＥＴまたはＭＩＳＦＥＴのターンオン電圧を制御し得る。
【００７３】
好適な実施形態は、ＨＶＰＥを利用するが、ＭＯＣＶＤ、ＭＢＥ、反応性スパッタリング、イオンビーム蒸着等の他の方法が、本発明の活性層および／または遷移層の成長に用いられ得る。
【００７４】
好適な実施形態は、Ｎｉをショットキー接点に、またＴｉ／Ａｌをオーミック接点に使用するが、他の金属もまた使用され得る。ショットキー接点の例は、Ｐｔ、Ｐｄ、Ｃｏ、Ａｕ、Ｍｇであり、オーミック接点の例は、Ｃｒ、Ｉｎ、Ａｇである。
【００７５】
本発明のさらなる実施例は、下記の段落にまとめられた対象を含むが、それらは、例として提供され、当然のことながら、本発明の範囲を限定しない。
１．電子デバイスを製造するためのエピタキシャル多層ウエハであって、（ｉ）第１の側および第１の側とは反対側の第２の側を有するＧａ１−ｘ１−ｙ１Ａｌｘ１Ｉｎｙ１Ｎ（０≦ｘ１≦１、０≦ｙ１≦１）のＩＩＩ族窒化物基板と、（ｉｉ）ＩＩＩ族窒化物基板の第１の側上にあるＧａ１−ｘ２−ｙ２Ａｌｘ２Ｉｎｙ２Ｎ（０≦ｘ２≦１、０≦ｙ２≦１）の活性層と、を含み、
（ａ）ＩＩＩ族窒化物基板の転位密度は、１０５ｃｍ−２を下回り、
（ｂ）ＩＩＩ族窒化物基板は、１０１８ｃｍ−３を上回る電子濃度を有し、
（ｃ）ＩＩＩ族窒化物基板は、超臨界アンモニア中で成長させられたＧａ１−ｘ１−ｙ１Ａｌｘ１Ｉｎｙ１Ｎ（０≦ｘ１≦１、０≦ｙ１≦１）のバルク結晶から作製され、
（ｄ）活性層は、１０１８ｃｍ−３を下回る電子濃度を有するエピタキシャル的に堆積された層であり、
（ｅ）活性層は、ウエハの第１の側上にある第１の電極とウエハの第２の側上にある第２の電極とを伴う電子デバイスを作製した後で活性層内に形成される空乏領域が、基板の外側になる十分な厚さを有する、エピタキシャル多層ウエハ。
２．活性層は、１０１６ｃｍ−３を下回る電子濃度を有する、段落１に記載のエピタキシャル多層ウエハ。
３．電子デバイスを製造するためのエピタキシャル多層ウエハであって、（ｉ）第１の側および第１の側とは反対側の第２の側を有するＧａ１−ｘ１−ｙ１Ａｌｘ１Ｉｎｙ１Ｎ（０≦ｘ１≦１、０≦ｙ１≦１）のＩＩＩ族窒化物基板と、（ｉｉ）ＩＩＩ族窒化物基板の第１の側上にあるＧａ１−ｘ２−ｙ２Ａｌｘ２Ｉｎｙ２Ｎ（０≦ｘ２≦１、０≦ｙ２≦１）の活性層と、を含み、
（ａ）ＩＩＩ族窒化物基板の転位密度は、１０５ｃｍ−２を下回り、
（ｂ）ＩＩＩ族窒化物基板は、１０１８ｃｍ−３を上回る電子濃度を有し、
（ｃ）ＩＩＩ族窒化物基板は、超臨界アンモニア中で成長させられたＧａ１−ｘ１−ｙ１Ａｌｘ１Ｉｎｙ１Ｎ（０≦ｘ１≦１、０≦ｙ１≦１）のバルク結晶から作製され、
（ｄ）活性層は、１０１８ｃｍ−３を下回る酸素濃度を有するエピタキシャル的に堆積された層であり、
（ｅ）活性層は、ウエハの第１の側上にある第１の電極とウエハの第２の側上にある第２の電極とを伴う電子デバイスを作製した後で活性層内に形成される空乏領域が、基板の外側になる十分な大きな厚さを有する、エピタキシャル多層ウエハ。
４．活性層は、１０１６ｃｍ−３を下回る酸素濃度を有する、段落３に記載のエピタキシャル多層ウエハ。
５．活性層の厚さは、５ミクロンを上回る、段落１〜４のいずれかに記載のエピタキシャル多層ウエハ。
６．基板と活性層との間にＧａ１−ｘ３−ｙ３Ａｌｘ３Ｉｎｙ３Ｎ（０≦ｘ３≦１、０≦ｙ３≦１）の遷移層をさらに含み、遷移層の第１の側は、基板の第１の側の結晶格子と整合する結晶格子を有し、遷移層の第２の側は、活性層の第１の側の結晶格子と整合する結晶格子を有し、遷移層の格子定数は、格子整合が基板と遷移層との間の界面および遷移層と活性層との間の界面で実現するように成長方向に沿って変化する、段落１〜５のいずれかに記載のエピタキシャル多層ウエハ。
７．遷移層は、気相エピタキシにより成長させられる、段落６に記載のエピタキシャル多層ウエハ。
８．遷移層は、基板と遷移層との間の界面に形成される割れを埋めるのに十分な厚さである、段落６または段落７に記載のエピタキシャル多層ウエハ。
９．空乏帯は、遷移層内に延在する、段落６〜８のいずれかに記載のエピタキシャル多層ウエハ。
１０．活性層は、空乏帯より厚い、段落６〜８のいずれかに記載のエピタキシャル多層ウエハ。
１１．遷移層は、基板に含まれる不純物の拡散を防止する不純物でドープされる、段落６〜１０のいずれかに記載のエピタキシャル多層ウエハ。
１２．ＩＩＩ族窒化物基板と活性層との間に電流ブロック層をさらに含む、段落１〜１１のいずれかに記載のエピタキシャル多層ウエハ。
１３．活性層は、１０５ｃｍ−２を下回る転位密度を有する、段落１〜１２のいずれかに記載のエピタキシャル多層ウエハ。
１４．基板は、１０１６ｃｍ−３を上回るナトリウム濃度を有し、活性層は、基板より少なくとも１００倍少ないナトリウムを含有する、段落１〜１３のいずれかに記載のエピタキシャル多層ウエハ。
１５．基板は、０．１度を上回り５度を下回るミスカットの付いたｃ平面である、段落１〜１４のいずれかに記載のエピタキシャル多層ウエハ。
１６．電子デバイスであって、段落１〜１５のいずれかに記載の多層ウエハと電子デバイスの動作範囲の上方でＩＩＩ族窒化物ウエハの外側に空乏領域を形成する電極とを含む、電子デバイス。
１７．多層ウエハを作る方法であって、アモノサーマル法によって形成され、第１の側の反対側に第２の側を有するＧａ１−ｘ１−ｙ１Ａｌｘ１Ｉｎｙ１Ｎ（０≦ｘ１≦１、０≦ｙ１≦１）の基板の第１の側上に、Ｇａ１−ｘ２−ｙ２Ａｌｘ２Ｉｎｙ２Ｎ（０≦ｘ２≦１、０≦ｙ２≦１）の活性層を気相からエピタキシャル的に堆積させるステップを含み、活性層は、ウエハの第１の側上にある第１の電極とウエハの第２の側上にある第２の電極とを伴う電子デバイスを作製した後で活性層内に形成される空乏領域が、基板の外側となる十分な厚さを有し、基板は、１０１８ｃｍ−３を上回る酸素濃度を有し、気相は、活性層内に１０１８ｃｍ−３を下回る酸素濃度を提供するのに十分に低い濃度の酸素を有する、方法。
１８．気相は、活性層内に１０１６ｃｍ−３を下回る酸素濃度を提供するのに十分に低い濃度の酸素を有する、段落１７に記載の方法。
１９．多層ウエハを作る方法であって、アモノサーマル法によって形成され、第１の側の反対側に第２の側を有するＧａ１−ｘ１−ｙ１Ａｌｘ１Ｉｎｙ１Ｎ（０≦ｘ１≦１，０≦ｙ１≦１）の基板の第１の側上に、Ｇａ１−ｘ２−ｙ２Ａｌｘ２Ｉｎｙ２Ｎ（０≦ｘ２≦１，０≦ｙ２≦１）の活性層を気相からエピタキシャル的に堆積させるステップを含み、活性層は、ウエハの第１の側上にある第１の電極とウエハの第２の側上にある第２の電極とを伴う電子デバイスを作製した後で活性層内に形成される空乏領域が、基板の外側となる十分な厚さを有し、基板は、１０１８ｃｍ−３を上回る酸素濃度を有し、活性層は、１０１８ｃｍ−３を下回る電子濃度を活性層内に提供するのに十分に低い濃度の電子ドナーを有する、方法。
２０．活性層は、１０１６ｃｍ−３を下回る電子濃度を活性層内に提供するのに十分に低い濃度の電子ドナーを有する、段落１９に記載の方法。
２１．活性層は、少なくとも約５ミクロンの厚さに堆積される、段落１７〜２０のいずれかに記載の方法。
２２．堆積ステップの間に遷移層の第１の面が基板の第１の側の結晶格子に整合し、遷移層堆積ステップの完了に際して、遷移層の第２の反対面が活性層の第１の側の結晶格子と整合するように、反応物の濃度および／または堆積条件を変化させながら、Ｇａ１−ｘ３−ｙ３Ａｌｘ３Ｉｎｙ３Ｎ（０≦ｘ３≦１、０≦ｙ３≦１）の遷移層をエピタキシャル的に堆積させるステップをさらに含む、段落１７〜２１のいずれかに記載の方法。
２３．堆積ステップの間に遷移層が割れ、方法が、遷移層の第２の表面が割れを有さないよう遷移層の割れを埋めるように、遷移層の付加的な量を堆積させるステップをさらに含む、段落２２に記載の方法。
２４．活性層は、遷移層の一部に空乏帯が延在するような厚さに堆積される、段落２２または段落２３に記載の方法。
２５．空乏帯は、遷移層内の割れに届く前に終わる、段落２４に記載の方法。
２６．遷移層は、基板に含まれる不純物の拡散を防止する不純物でドープされる、段落２２〜２５のいずれかに記載の方法。
２７．ＩＩＩ族窒化物基板と活性層との間に電流ブロック層を堆積させるステップをさらに含む、段落１７〜２６のいずれかに記載の方法。
２８．活性層は、活性層が基板より少なくとも１００倍少ないナトリウムを含有するのに十分に低いナトリウム濃度を有し、基板は、１０１６ｃｍ−３を上回る濃度のナトリウムを含有する、段落１７〜２７のいずれかに記載の方法。
２９．基板の第１の側は、ｃ平面に対し、０．１度を上回り５度を下回ってミスカットされる、段落１７〜２８のいずれかに記載の方法。
３０．電極を提供するステップをさらに含む、段落１７〜２９のいずれかに記載の方法。
３１．電子デバイスであって、Ｇａ１−ｘ１−ｙ１Ａｌｘ１Ｉｎｙ１Ｎ（０≦ｘ１≦１、０≦ｙ１≦１）の基板と、基板の第１の側上のＧａ１−ｘ２−ｙ２Ａｌｘ２Ｉｎｙ２Ｎ（０≦ｘ２≦１、０≦ｙ２≦１）の活性層と、基板の第１の側とは反対側の第２の側上の裏側オーミック接点と、活性層内に深さを有する空乏領域と、を含み、
（ａ）基板は、１０５ｃｍ−２を下回る転位密度を有し、
（ｂ）基板は、１０１８ｃｍ−３を上回る電子濃度を有し、
（ｃ）活性層は、１０１８ｃｍ−３を下回る電子濃度を有し、
（ｄ）活性層は、デバイスの動作範囲内の任意の印加電圧について空乏領域の深さを上回る厚さを有する、電子デバイス。
３２．活性層の電子濃度は、１０１６ｃｍ−３を下回る、段落３１に記載の電子デバイス。
３３．電子デバイスであって、Ｇａ１−ｘ１−ｙ１Ａｌｘ１Ｉｎｙ１Ｎ（０≦ｘ１≦１、０≦ｙ１≦１）の基板と、基板の第１の側上のＧａ１−ｘ２−ｙ２Ａｌｘ２Ｉｎｙ２Ｎ（０≦ｘ２≦１、０≦ｙ２≦１）の活性層と、基板の第１の側とは反対側の第２の側上の裏側オーミック接点と、活性層内の深さを有する空乏領域と、を含み、
（ａ）基板は、１０５ｃｍ−２を下回る転位密度を有し、
（ｂ）基板は、１０１８ｃｍ−３を上回る酸素濃度を有し、
（ｃ）活性層は、１０１８ｃｍ−３を下回る酸素濃度を有し、
（ｄ）活性層は、デバイスの動作範囲内の任意の印加電圧について空乏領域の深さを上回る厚さを有する、電子デバイス。
３４．活性層の酸素濃度は、１０１６ｃｍ−３を下回る、段落３３に記載の電子デバイス。
３５．基板と活性層との間にＧａ１−ｘ３−ｙ３Ａｌｘ３Ｉｎｙ３Ｎ（０≦ｘ３≦１、０≦ｙ３≦１）の遷移層をさらに含み、遷移層は、気相エピタキシによって成長させられる、段落３１〜３４のいずれかに記載の電子デバイス。
３６．電子デバイスであって、Ｇａ１−ｘ１−ｙ１Ａｌｘ１Ｉｎｙ１Ｎ（０≦ｘ１≦１、０≦ｙ１≦１）の基板と、基板の第１の側上のＧａ１−ｘ２−ｙ２Ａｌｘ２Ｉｎｙ２Ｎ（０≦ｘ２≦１、０≦ｙ２≦１）の活性層と、基板の第１の側とは反対側の第２の側上の裏側オーミック接点と、活性層内の深さを有する空乏領域と、Ｇａ１−ｘ３−ｙ３Ａｌｘ３Ｉｎｙ３Ｎ（０≦ｘ３≦１，０≦ｙ３≦１）の遷移層と、を含み、
（ａ）基板は、１０５ｃｍ−２を下回る転位密度を有し、
（ｂ）基板は、１０１８ｃｍ−３を上回る酸素濃度または電子濃度を有し、
（ｃ）活性層は、１０１８ｃｍ−３を下回る酸素濃度または電子濃度を有し、
（ｄ）活性層および遷移層は、デバイスの動作範囲内の任意の印加電圧について空乏領域の深さを上回る合計厚さを有する、電子デバイス。
３７．活性層の酸素濃度は、１０１６ｃｍ−３を下回る、段落３６に記載の電子デバイス。
３８．活性層の電子濃度は、１０１６ｃｍ−３を下回る、段落３６または段落３７に記載の電子デバイス。
３９．活性層は、空乏領域の深さより厚い、段落３６〜３８のいずれかに記載の電子デバイス。
４０．空乏領域は、遷移層内に延在する、段落３６〜３８のいずれかに記載の電子デバイス。
４１．遷移層は、基板および遷移層の間の界面ならびに遷移層および活性層の間の界面で格子整合が実現されるように、成長方向に沿って変化する不純物濃度または合金組成を有する、段落３５〜４０のいずれかに記載の電子デバイス。
４２．遷移層は、基板と遷移層との間の界面に作られた割れを埋めるのに十分厚い、段落３５〜４１に記載の電子デバイス。
４３．遷移層は、基板に含まれる不純物の拡散を防止する不純物でドープされる、段落３５〜４２に記載の電子デバイス。
４４．基板は、超臨界アンモニア中で成長させられたＧａ１−ｘ１−ｙ１Ａｌｘ１Ｉｎｙ１Ｎ（０≦ｘ１≦１、０≦ｙ１≦１）のバルク結晶から作製されたウエハで作られる、段落３１〜４３のいずれかに記載の電子デバイス。
４５．基板は、約１０１６ｃｍ−３を上回る濃度のナトリウムを含有し、活性層は、基板の少なくとも１００倍少ないナトリウム濃度を有する、段落３１〜４４のいずれかに記載の電子デバイス。
４６．前記活性層は、気相エピタキシにより成長させられる、段落３１〜４５のいずれかに記載の電子デバイス。
４７．ウエハは、０．１度を上回り５度を下回るミスカットのあるｃ平面ウエハである、段落項３１〜４６のいずれかに記載の電子デバイス。
４８．空乏領域は、隣接するショットキー接点または隣接するｐｎ接合を有する、段落３１〜４７のいずれかに記載の電子デバイス。
４９．空乏領域は、ショットキー接点または金属−絶縁体−半導体構造を有し、
（ａ）基板と活性層との間の電流ブロック層であって、電流開口を有する電流ブロック層と、
（ｂ）ショットキー接点または金属−絶縁体−半導体構造に隣接する表側オーミック接点と、をさらに含み、
表側オーミック接点およびショットキー接点もしくは金属−絶縁体−半導体構造は、表側オーミック接点およびショットキー接点にわたって印加された電圧により表側オーミック接点から裏側オーミック接点までを通る電流を規制するように配置される、段落３１〜４７のいずれかに記載の電子デバイス。
５０．電流ブロック層は、二酸化ケイ素を含む、段落４９に記載の電子デバイス。
５１．電流ブロック層は、ガスを含む、段落４９に記載の電子デバイス。
５２．ガスは、空気である、段落５１に記載の電子デバイス。
５３．電流ブロック層は、ｐ型または半絶縁性のＧａ１−ｘ−ｙＡｌｘＩｎｙＮ（０≦ｘ≦１、０≦ｙ≦１）を含む、段落４９に記載の電子デバイス。
５４．表側オーミック接点の下に高電子濃度領域をさらに含む、段落４９〜５３のいずれかに記載の電子デバイス。
５５．空乏領域がｐｎ接合を有し、バイポーラトランジスタを形成する付加的なｎ型半導体をｐｎ接合上にさらに含む、段落３１〜４７のいずれかに記載の電子デバイス。
５６．電子デバイスを作製する方法であって、
（ａ）超臨界アンモニア中で成長させられたＧａ１−ｘ１−ｙ１Ａｌｘ１Ｉｎｙ１Ｎ（０≦ｘ１≦１、０≦ｙ１≦１）のバルク結晶からスライスされたＧａ１−ｘ１−ｙ１Ａｌｘ１Ｉｎｙ１Ｎ（０≦ｘ１≦１、０≦ｙ１≦１）の基板の第１の側上にＧａ１−ｘ２−ｙ２Ａｌｘ２Ｉｎｙ２Ｎ（０≦ｘ２≦１、０≦ｙ２≦１）の活性層を気相エピタキシで成長させるステップと、
（ｂ）基板の第２の側上にオーミック接点を形成するステップと、
（ｃ）活性層上にショットキー接点、金属−絶縁体−半導体構造、またはｐ型半導体を形成するステップと、
を含み、
（ｄ）基板は、１０５ｃｍ−２を下回る転位密度を有し、
（ｅ）基板は、１０１８ｃｍ−３を上回る電子濃度を有し、
（ｆ）活性層は、１０１８ｃｍ−３を下回る電子濃度を有し、
（ｇ）活性層は、デバイスの動作範囲内の任意の印加電圧について空乏領域の厚さを上回る厚さを有する、方法。
５７．活性層の電子濃度は、１０１６ｃｍ−３を下回る、段落５６に記載の方法。
５８．電子デバイスの作製方法であって、
（ａ）超臨界アンモニア中で成長させられたＧａ１−ｘ１−ｙ１Ａｌｘ１Ｉｎｙ１Ｎ（０≦ｘ１≦１、０≦ｙ１≦１）のバルク結晶からスライスされたＧａ１−ｘ１−ｙ１Ａｌｘ１Ｉｎｙ１Ｎ（０≦ｘ１≦１、０≦ｙ１≦１）の基板の第１の側上にＧａ１−ｘ２−ｙ２Ａｌｘ２Ｉｎｙ２Ｎ（０≦ｘ２≦１、０≦ｙ２≦１）の活性層を気相エピタキシで成長させるステップと、
（ｂ）基板の第２の側上にオーミック接点を形成するステップと、
（ｃ）活性層上にショットキー接点、金属−絶縁体−半導体構造、またはｐ型半導体を形成するステップと、
を含み、
（ｄ）基板は、１０５ｃｍ−２を下回る転位密度を有し、
（ｅ）基板は、１０１８ｃｍ−３を上回る酸素濃度を有し、
（ｆ）活性層は、１０１８ｃｍ−３を下回る酸素濃度を有し、
（ｇ）活性層は、デバイスの動作範囲内の任意の印加電圧について空乏領域の厚さを上回る厚さを有する、方法。
５９．活性層の酸素濃度は、１０１６ｃｍ−３を下回る、段落５８に記載の方法。
６０．ステップ（ａ）は、基板と活性層との間におけるＧａ１−ｘ３−ｙ３Ａｌｘ３Ｉｎｙ３Ｎ（０≦ｘ３≦１、０≦ｙ３≦１）の遷移層の成長を含む、段落５６〜５９のいずれかに記載の電子デバイスの作製方法。
６１．活性層を成長させるステップの前に、
（ａ）基板の第１の側上に誘電体層を形成するステップと、
（ｂ）基板の第１の側の一部を露出するように誘電体層内に孔を形成するステップと、
をさらに含み、ショットキー接点、金属−絶縁体−半導体構造またはｐ型半導体は、誘電体層の孔の上に形成される、段落５６〜６０のいずれかに記載の電子デバイスの作製方法。
６２．誘電体層は、二酸化ケイ素を含む、段落６１に記載の電子デバイスの作製方法。
６３．遷移層および／または活性層は、層の材料を誘電体層の孔内そしてその後側方に選択的に堆積する気相エピタキシを用いて形成される、段落６１または段落６２に記載の電子デバイスの作製方法。
６４．側方に堆積される材料は、活性層が連続膜を形成するように基板上の隣接するデバイスに延在する、段落６３に記載の電子デバイスの作製方法。
６５．側方に堆積される材料は、活性層が不連続膜を形成するように、基板上の隣接するデバイスに延在しない、段落６３に記載の電子デバイスの作製方法。
６６．ｘ１＝ｘ２＝ｘ３＝０およびｙ１＝ｙ２＝ｙ３＝０である、上記段落のいずれかに記載の発明。
【００７６】
本発明の好ましい実施形態の前述の説明は、例示および記述のために提示された。網羅的であることまたは開示された正確な形態に本発明を限定することは、意図されない。多くの改変および変形が上記の教示に照らして可能である。本発明の範囲は、この詳細な説明によってはなく、むしろ、本明細書に付随の特許請求の範囲によって、限定されるものによって限定されることが意図される。
（参考文献）
【００７７】
以下の参考文献は、参照により本明細書に組み込まれる。
［１］Ｒ．  Ｄｗｉｌｉｎｓｋｉ、Ｒ．  Ｄｏｒａｄｚｉｎｓｋｉ、Ｊ．  Ｇａｒｃｚｙｎｓｋｉ、Ｌ．  Ｓｉｅｒｚｐｕｔｏｗｓｋｉ、Ｙ．  Ｋａｎｂａｒａ、米国特許第６，６５６，６１５号。
［２］Ｒ．  Ｄｗｉｌｉｎｓｋｉ、Ｒ．  Ｄｏｒａｄｚｉｎｓｋｉ、Ｊ．  Ｇａｒｃｚｙｎｓｋｉ、Ｌ．  Ｓｉｅｒｚｐｕｔｏｗｓｋｉ、Ｙ．  Ｋａｎｂａｒａ、米国特許第７，１３２，７３０号。
［３］Ｒ．  Ｄｗｉｌｉｎｓｋｉ、Ｒ．  Ｄｏｒａｄｚｉｎｓｋｉ、Ｊ．  Ｇａｒｃｚｙｎｓｋｉ、Ｌ．  Ｓｉｅｒｚｐｕｔｏｗｓｋｉ、Ｙ．  Ｋａｎｂａｒａ、米国特許第７，１６０，３８８号。
［４］Ｋ．  Ｆｕｊｉｔｏ、Ｔ．  Ｈａｓｈｉｍｏｔｏ、Ｓ．  Ｎａｋａｍｕｒａ、国際特許出願番号第ＰＣＴ／ＵＳ２００５／０２４２３９号、第ＷＯ０７００８１９８号。
［５］Ｔ．  Ｈａｓｈｉｍｏｔｏ、Ｍ．  Ｓａｉｔｏ、Ｓ．  Ｎａｋａｍｕｒａ、国際特許出願番号第ＰＣＴ／ＵＳ２００７／００８７４３号、ＷＯ０７１１７６８９号。米国特許出願第２００７０２３４９４６号、２００７年４月６日出願の米国特許出願シリアル番号１１／７８４，３３９もまた参照されたい。
［６］Ｄ’  Ｅｙｅｌｙｎ、米国特許第７，０７８，７３１号。
【００７８】
上記参考文献のそれぞれは、特に、製造アモノサーマル法を用いた作製方法およびこれらの窒化ガリウム基板を使用する方法の記述に関して、本明細書に完全に記載されているかのごとくその全体が参照により組み込まれる。
【図１】
0006516738.tif 000002
【図２】
0006516738.tif 000003
【図３】
0006516738.tif 000004
【図４】
0006516738.tif 000005
【図５】
0006516738.tif 000006
【図６】
0006516738.tif 000007