(57)【特許請求の範囲】
【請求項１】
第１の導電層の第１の面上に予め形成された剥離可能な第１のカバー層を含む第１の導電膜と；
前記第１の導電膜の前記第１の導電層の第２の面に結合された誘電層と；を具え、
前記第１のカバー層の厚みが２０ミクロン未満であり、前記第１の導電層の厚みが２１０ミクロン以下であり、前記第１の導電層は、前記第１のカバー層が前記第１の導電層から剥離しても耐えることができ、前記第１のカバー層は、当該第１のカバー層が前記第１の導電層から剥離する前における前記誘電層内でのめっきレジストの硬化に耐えることができることを特徴とするコア又はサブ複合構造。
【請求項２】
請求項１に記載のコア又はサブ複合構造がさらに：
第２の導電層の第１の面上に形成され、あるいは結合された第２の剥離／除去可能なカバー層を含む第２の導電膜を具え、
前記誘電層が、前記第２の導電膜の前記第２の導電層の第２の面に結合されていることを特徴とするコア又はサブ複合構造。
【請求項３】
請求項１に記載のコア又はサブ複合構造において、前記第１の導電層が前記誘電層よりも薄いことを特徴とするコア又はサブ複合構造。
【請求項４】
請求項３に記載のコア又はサブ複合構造において、前記第１の導電層が３ミクロン乃至２１０ミクロンの厚さを有していることを特徴とするコア又はサブ複合構造。
【請求項５】
請求項３に記載のコア又はサブ複合構造において、前記第１の導電層が１２ミクロン乃至３５ミクロンの厚さを有していることを特徴とするコア又はサブ複合構造。
【請求項６】
請求項１に記載のコア又はサブ複合構造において、前記第１の導電層が前記誘電層上に形成され、前記第１のカバー層がさらに前記第１の導電層に結合されることを特徴とするコア又はサブ複合構造。
【請求項７】
請求項１に記載のコア又はサブ複合構造において、前記第１の導電層と前記第１のカバー層とが互いに結合され、これらの層がさらに前記誘電層に結合されることを特徴とするコア又はサブ複合構造。
【請求項８】
請求項１に記載のコア又はサブ複合構造において、前記コア又はサブ複合体が１０００分の２５０インチ（２５０ミル）以下の合計厚さを有していることを特徴とするコア又はサブ複合構造。
【請求項９】
請求項１に記載のコア又はサブ複合構造において、前記誘電層が、エポキシ、ポリイミド、ポリフェニレンエーテル（ＰＰＯ）、シアン酸エステル、炭化水素、ポリテトラフルオロエチレン（ＰＴＦＥ）、ビスマレイミドトリアジン（ＢＴ）、フェノール樹脂、あるいはこれらの樹脂のブレンドのうち１つからなることを特徴とするコア又はサブ複合構造。
【請求項１０】
請求項１に記載のコア又はサブ複合構造において、前記第１のカバー層が、１２０℃以上の融点温度を有する熱可塑性樹脂から形成されていることを特徴とするコア又はサブ複合構造。
【請求項１１】
請求項１に記載のコア又はサブ複合構造において、前記第１のカバー層が金属層であることを特徴とするコア又はサブ複合構造。
【請求項１２】
請求項１に記載のコア又はサブ複合構造において、前記第１のカバー層が熱硬化性プラスチックから形成されていることを特徴とするコア又はサブ複合構造。
【請求項１３】
第１の導電層上に形成された除去または剥離可能な第１のカバー層を具える第１の導電膜と；
前記第１の導電膜の前記第１の導電層に結合された誘電層と；
を具える第１のコア又はサブ複合構造を形成するステップと；
前記第１のコア又はサブ複合構造に孔部を形成するステップであって、前記孔部は前記第１の導電膜と前記誘電層を通って延在している、ステップと；
前記第１のコア又はサブ複合構造の前記孔部にめっきレジストを堆積するステップと；
前記第１のカバー層を除去して、前記第１のコア又はサブ複合構造の上面の過剰または余分なめっきレジストを取り除くステップと；
を含むことを特徴とする積層構造を作製する方法。
【請求項１４】
請求項１３に記載の方法がさらに：
前記第１のコア又はサブ複合構造と前記めっきレジストを通る貫通孔を形成するステップと；
前記貫通孔の内面を導電材料でめっきして、セグメント化めっき貫通孔を形成するステップと；
を含むことを特徴とする方法。
【請求項１５】
請求項１３に記載の方法がさらに：
前記第１の導電層の少なくとも一部をパターン形成して、ビアパッド、アンチパッド、および／または電気トレースを形成するステップを含むことを特徴とする方法。
【請求項１６】
請求項１３に記載の方法がさらに：
１つ以上の更なる誘電層および１つ以上の更なるコア又はサブ複合構造を前記第１のコア又はサブ複合構造に積層するステップを含むことを特徴とする方法。
【請求項１７】
請求項１３に記載の方法において、前記除去または剥離可能な第１のカバー層が３５ミクロン未満の厚さを有していることを特徴とする方法。
【請求項１８】
請求項１３に記載の方法において、前記第１の導電層が３ミクロン乃至２１０ミクロンの厚さを有していることを特徴とする方法。
【請求項１９】
請求項１３に記載の方法において、前記第１の導電層が１２ミクロン乃至３５ミクロンの厚さを有していることを特徴とする方法。
【請求項２０】
請求項１３に記載の方法が、更に：
第２の導電層上に形成された第２の剥離可能なカバー層を具える第２の導電膜を形成するステップであって、前記第２の導電層は前記第１の導電膜とは反対側の面で前記第１のコア又はサブ複合構造に結合されるステップを含むことを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本特許出願は、参照により本書に明示的に組み込まれた、「Method of Forming A Laminate Structure Having a Plated Through-Hole Using A Peelable Cover Layer（剥離可能なカバー層を用いてめっき貫通孔を有する積層構造を形成する方法」と題する２０１３年６月２１日出願の米国仮特許出願第６１／８３８，１６３号の権利を主張するものである。
【０００２】
様々な特徴は積層構造に関し、より具体的には、サブ複合構造の上面と下面からめっきレジストのようなビア充填材を取り除くための除去又は剥離可能なカバー層を用いて、めっき貫通孔を有するサブ複合構造を形成する方法に関するものである。
【背景技術】
【０００３】
プリント基板のような積層構造は、最初にサブ複合構造に外側シート／層、および／または他のサブ複合構造を積層することで作製される。埋設ビア孔のために、１つ以上の孔部をサブ複合体を通って形成（例えば、穿孔）する場合がある。続けて、スクリーン印刷あるいは垂直圧搾真空ビア充填装置といったビア孔充填装置を用いて、１つ以上の孔部内にめっきレジストを堆積させることができる。ビア充填装置を使用しても、めっきレジストを堆積させると、サブ複合構造の上面および／または下面に過剰（または余分）なめっきレジストが残ってしまう。一旦めっきレジストが硬化すると、実質的に平坦な、および／またはきれいな上面および／または下面を提供するために、過剰なめっきレジストをサブ複合構造の上面と下面から除去する必要がある。しかしながら、薄い積層体を磨くことのできる機械は現存しない（例えば、厳格な管理を必要とする非常に高価な工具では６ミル超が、標準工具では２０ミル超が限界パネルサイズである）。手動／手作業でサブ複合構造の上面と下面を磨くと、サブ複合構造の表面にむらが生じうる（例えば、クリーニングのむら、異なる厚さ等）だけでなく、実行するのに非常に費用が掛かることがある。
【０００４】
そのため、構造毎に一貫しており、時間と費用効果が高い、めっき貫通孔の形成時にめっきレジストなどの余分なビア充填材を除去する方法が必要とされている。
【図面の簡単な説明】
【０００５】
【図１】図１は、めっきレジスト充填ビア孔を有する一般的なサブ複合構造の構成の断面図を示している。
【図２】図２は、垂直方向にセグメント化されためっき貫通孔を有する一般的な積層構造を形成する方法を示している。
【図３】図３は、本発明の一態様による、めっきレジスト充填ビア孔を有するサブ複合構造の構成を示している。
【図４】図４（図４Ａと４Ｂを含む）は、本発明の一態様による、垂直方向にセグメント化されためっき貫通孔を有する積層構造を形成する方法を示している。
【図５】図５は、例示的なコア又はサブ複合構造を示している。
【図６】図６は、別の例示的なコア又はサブ複合構造を示している。
【図７】図７は、更に別の例示的なコア又はサブ複合構造を示している。
【発明を実施するための形態】
【０００６】
以下の詳細な説明では、複数の実施形態に関する深い理解をもたらすために、多くの具体的な細部を説明している。しかし、いくつかの実施形態はこれらの具体的な細部がなくとも実施されうることを当業者は理解されたい。例えば、動作がブロック図に図示されている場合があるが、不必要に詳しくして実施形態を不明瞭にしないように、全く図示していない場合もある。他の例では、周知の動作、構造、および技術は、実施形態が不明瞭とならないように詳しく図示していない場合がある。
【０００７】
めっきレジスト充填ビア孔を有する例示的なサブ複合構造
図１は、めっきレジスト充填ビア孔を有するサブ複合構造１００の構成の断面図を示している。第１段階（ステージＡ）では、サブ複合構造１００（例えば、本書ではコアとも称する）は、第１の導電層またはフォイル１０２と第２の導電層またはフォイル１０６の間に挟まれた誘電層１０２を有しうる。第２段階（ステージＢ）では、孔部１０８をサブ複合構造１００を通って（例えば、穿孔機、レーザ等により）形成している。第３段階（ステージＣ）では、例えば、ビア孔充填機または当業界で既知の他の方法を用いて、めっきレジスト１１０を孔内に堆積する。次のめっき工程の際、めっきレジスト１１０は、導電材が第１の導電層またはフォイル１０２と第２の導電層またはフォイル１０６の間でめっきされるのを防ぐことができる。めっきレジストの堆積物は、サブ複合構造１００の上面１１４および／または下面１１６に過剰あるいは余分なめっきレジスト１１２を残すことがある。次いで、このめっきレジスト１１０を硬化または半硬化する。第４段階（ステージＤ）では、サブ複合構造１００は（例えば、研磨による平坦化、または他の化学的あるいは機械的処理によって）平坦となり、過剰なめっきレジストを除去して実質的に平坦な表面を設ける。
【０００８】
一旦サブ複合構造１００の上面と下面をきれいにして充填材が硬化すると、第１の導電層１０２と第２の導電層１０６をパターン形成することができる（例えば、電路または電気トレース、パッド、アンチパッド等を付加する）。
【０００９】
第５段階（ステージＥ）では、サブ複合構造１００を多層プリント基板（ＰＣＢ）１１８または他の積層構造に次いで積層することができる。例えば、１以上の層１２０および１２２（例えば、導電層、誘電層等）をサブ複合構造１００の上面１１４および／または下面１１６に積層してもよい。一例では、更なる誘電層および／または導電層をサブ複合構造１００上に形成してもよい。例えば、サブ複合構造１００をプリプレグ（ボンディングシート）と導電フォイルで積層して、多層ＰＣＢ１１８を形成してもよい。導電層（例えば、導電フォイル）をパターン形成して、電路または電気トレースを形成してもよい。
【００１０】
第６段階（ステージＦ）では、貫通孔１２４を、サブ複合構造１００のめっきレジスト１１０を含む多層ＰＣＢ１１８を通って穿孔する。この貫通孔１２４は、最初に形成した孔部１０８の直径よりも小さい直径を有しうる。貫通孔１２４は、例えば、パネルをシード浴内に配置し、次いで無電解銅浴に浸すことで、めっき１３０をすることができる。貫通孔１２４の銅めっき１３０は、目標あるいは所望の厚さを実現するために電解銅めっきによって更に厚くすることができる。その後、表面の回路パターニングを多層ＰＣＢ１１８の上面１２６および／または下面１２８に形成し、はんだマスク、レジェンド（ｌｅｇｅｎｄ）およびメタライゼーション、または有機表面保護（ＯＳＰ）といった表面仕上げで処理してもよい。
【００１１】
プリント基板（ＰＣＢ）１１８が完成した後は、電子部品を多層ＰＣＢ１１８の上面１２６および／または下面１２８に取り付けて、機能的なプリント回路アセンブリあるいは他の積層構造を形成することができる。
【００１２】
図２は、垂直方向にセグメント化されためっきレジスト充填ビア孔を有する一般的な積層構造体を形成する方法を示している。最初に、第１のコア又はサブ複合構造を形成し、当該第１のコア又はサブ複合構造は、第１の導電層またはフォイルと第２の導電層またはフォイルの間に挟まれた誘電層を有している２０２。次に、貫通孔（ビア孔）用の孔部を第１のコア又はサブ複合構造に形成する２０４。次いで、めっきレジストを第１のコア又はサブ複合構造の孔部に堆積する２０６。
【００１３】
めっきレジストを堆積した後、めっきレジストを硬化させる。次いで、第１のコア又はサブ複合構造の上面と底面をきれいにして過剰（または余分）なめっきレジストを除去する２０８。通常、上面と底面を（例えば、研磨による平坦化、または他の化学的あるいは機械的処理によって）平坦にして、過剰なめっきレジストを除去して実質的に平坦できれいな表面を提供する。上述したように、これらの方法では、工具を用いて、例えば６ミル未満の表面といった薄い表面を磨くことはできず、手作業で表面を磨くと結果にむらが生じるとともに時間と費用が掛かる。
【００１４】
第１のコア又はサブ複合構造の上面と底面をきれいにした後、第１のコア又はサブ複合構造の少なくとも１つの導電層をパターン形成して、ビアパッド、アンチパッド、および／または電気トレースを形成してもよい２１０。１つ以上の誘電層および／または第２のコア又はサブ複合構造を、次いで第１のコア又はサブ複合構造に積層することができる２１２。次に、貫通孔を第１のコア又はサブ複合構造のめっきレジストを通って形成し２１４、貫通孔の内表面を導電材料でめっきして、セグメント化めっき貫通孔を形成する２１６。次に、第２のコア又はサブ複合構造の少なくとも１つの導電層をパターン形成して、ビアパッド、アンチパッド、および／または電気トレースを形成することができる２１８。更なるコア又はサブ複合構造とセグメント化めっき貫通孔および／またはめっき貫通孔を更に加えてもよい２２０。
【００１５】
剥離可能なカバー層を用いためっきレジスト充填ビア孔を有するサブ複合構造の例示的構成
図３は、本発明の一態様によるめっきレジスト充填ビア孔を有するサブ複合構造の構成を図示している。第１段階（ステージＡ）では、サブ複合構造３００（本書では、コアとも称する）は、第１の導電膜３０４と第２の導電膜３０６の間に挟まれた誘電層３０２によって形成することができる。第１の導電膜３０４は、第１の導電層またはフォイル３１０ａと第１の剥離可能なカバー層３０８ａとを有しうる。第２の導電膜３０６は、第２の導電層またはフォイル３１０ｂと第２の剥離可能なカバー層３０８ｂとを有しうる。誘電層樹脂は、無機フィラー、補強組織、および／または非補強組織／構造を含みうる。
【００１６】
一例によると、コア又はサブ複合構造３００は１０００分の１２７インチ（ミル）以下の合計厚さを有しうる。
【００１７】
他の例によると、コア又はサブ複合構造３００は１０００分の６３インチ（ミル）以下の合計厚さを有しうる。
【００１８】
更に他の例によると、コア又はサブ複合構造３００は１０００分の３１インチ（ミル）以下の合計厚さを有しうる。
【００１９】
更に他の例によると、コア又はサブ複合構造３００は１０００分の１６インチ（ミル）以下の合計厚さを有しうる。
【００２０】
一例によると、第１および第２の導電層３１０ａ及び３１０ｂは３ミクロン超の厚さの銅フォイルであってもよい。他の例では、第１および第２の導電層３１０ａ及び３１０ｂは１０ミクロン超の厚さであってもよい。
【００２１】
一例によると、第１および第２の剥離可能なカバー層３０８ａ及び３０８ｂは、７０ミクロン未満の厚さの銅フォイルであってもよい。他の例では、第１および第２の剥離可能なカバー層３０８ａ及び３０８ｂは、２０ミクロン未満の厚さであってもよい。代替的に、第１および第２の剥離可能なカバー層３０８ａ及び３０８ｂは、銅フォイルから剥離できるように作製されたアルミニウム、クロム、銅、またはその他の金属から形成されうる。
【００２２】
一例によると、第１および第２の導電層３１０ａ及び３１０ｂは有機膜であってもよい。代替的に、第１および第２の剥離可能なカバー層３０８ａ及び３０８ｂは、１２０℃以上の融点温度を有する熱可塑性樹脂あるいは熱硬化性プラスチックから形成されうる。
【００２３】
一例によると、第１および第２のカバー層は、機械的な力によって剥離できる、あるいは溶液によって洗い落とすか除去されてもよい。
【００２４】
一例によると、誘電層３０２は、例えば、プリプレグ、ボンディングシート、および／または硬化あるいは半硬化した樹脂等のサブ複合材料といった誘電材料を含んでもよく、これらの材料に強化材、補強材または骨材を含浸させてもよい。硬化あるいは部分的に硬化した樹脂は、エポキシ、ポリイミド、ポリフェニレンエーテル（ＰＰＯ）、シアン酸エステル、炭化水素、ポリテトラフルオロエチレン（ＰＴＦＥ）、ビスマレイミドトリアジン（ＢＴ）、フェノール樹脂、または同質あるいはブレンドされた組成物としてプリント基板の誘電材料に使用される樹脂を含みうる。樹脂含浸強化材を誘電層３０２に使用してもよく、プリント基板に使用される織または不織ガラス繊維、ケブラー繊維、ポリエステル繊維、炭素繊維、セルロース繊維、またはその他の繊維を含んでもよい。不織強化材を使用する場合、この強化材は短材料、粉状材料等といった繊維であってもよい。
【００２５】
第２段階（ステージＢ）では、孔部３１２をサブ複合構造３００を通って形成（例えば、穿孔）することができる。第３段階（ステージＣ）では、例えば、ビア孔充填装置あるいは当業界で既知のその他の方法を用いて、めっきレジスト３１４を孔部３１２に堆積することができる。めっきレジスト３１４の堆積は、第１の導電膜３０４の第１の剥離可能なカバー層３０８ａ上に、および第２の導電膜３０６の第２の剥離可能なカバー層３０８ｂ上に、過剰（または余分）なめっきレジスト３１６を残すことがある。第４段階（ステージＤ）では、めっきレジスト３１４が硬化した後に、第１の剥離可能なカバー層３０８ａと第２の剥離可能なカバー層３０８ｂを剥離して、コア又はサブ複合構造３００の上面と下面をきれいにすることができる。
【００２６】
第５段階（ステージＥ）では、次いで、サブ複合構造３００を多層プリント基板（ＰＣＢ）３１８、あるいは他の積層構造へと積層することがでる。例えば、１つ以上の層３２０及び３２２（例えば、導電層、誘電層等）をサブ複合構造３００の上面３１６および／または下面３１７上に積層してもよい。一例では、更なる誘電層および／または導電層をサブ複合構造３００上に形成してもよい。例えば、サブ複合構造３００にプリプレグ（ボンディングシート）と導電フォイルを積層し、多層ＰＣＢ３１８を形成してもよい。導電層（例えば、導電フォイル）をパターン形成して、電路または電気トレースを形成してもよい。
【００２７】
第６段階（ステージＦ）では、貫通孔３２４を、サブ複合構造３００のめっきレジスト３１４を含む多層ＰＣＢ３１８を通って穿孔する。この貫通孔３２４は、最初に形成した孔部３１２の直径よりも小さい直径を有しうる。貫通孔３２４は、例えば、多層ＰＣＢ３１８をシード浴内に配置し、次いで無電解銅浴に浸すことで、めっき３２６することができる。貫通孔３２４の銅めっき３２６は、目標あるいは所望の厚さを実現するために電解銅めっきによって更に厚くすることができる。その後、表面の回路パターニングを多層ＰＣＢ３１８の上面３２８および／または下面３３０に形成し、はんだマスク、レジェンドおよびメタライゼーション、または有機表面保護（ＯＳＰ）といった表面仕上げで処理してもよい。
【００２８】
図４（図４Ａと４Ｂを含む）は、本発明の一態様によるめっき貫通孔を有する積層構造を形成する方法を示している。第１の導電膜と第２の導電膜の間に誘電層を含む第１のコア又はサブ複合構造を形成することができ、この第１および第２の導電膜は導電層と除去可能なカバー層とを具えている。例えば、第１の導電膜は第１の導電層またはフォイルと第１の除去／剥離可能なカバー層とを具え、第２の導電膜は第２の導電層またはフォイルと第２の除去／剥離可能なカバー層とを具えうる。
【００２９】
一態様によると、第１の導電層、第２の導電層、および誘電層は最初に互いに積層してもよい。次いで、除去／剥離可能なカバー層を積層構造の上面と底面（例えば、第１および第２の導電層の外面）上に形成してもよい。
【００３０】
一例では、第１および第２の除去／剥離可能なカバー層を最初に（第１の導電膜を形成すべく）第１の導電層に、および（第２の導電膜を形成すべく）第２の導電層に結合してもよい。次いで、第１の導電膜と第２の導電膜を誘電層に結合するか、誘電層上に積層する。
【００３１】
他の例では、除去／剥離可能なカバー層は、剥離、洗浄、（酸性溶液またはその他の溶液による）化学的除去、加熱等によって除去することができる膜、コーティング、あるいは層であってもよい。
【００３２】
次に、第１の孔部を第１のコア又はサブ複合構造に貫通孔（ビア孔）用に形成し、この第１の孔部は第１の導電膜、第２の導電膜、および誘電層を通って延在している４０４。
【００３３】
めっきレジストを第１のコア又はサブ複合構造の孔部に堆積させることができる４０６。めっきレジストの堆積は、第１の除去／剥離可能なカバー層上、および第２の除去／剥離可能なカバー層上に過剰（または余分）なめっきレジストを残すことがある。めっきレジストを硬化した後４０７、次いで第１および第２の除去／剥離可能なカバー層を除去／剥離し、第１のコア又はサブ複合構造の上面および／または下面から余分なめっきレジストを除去する４０８。
【００３４】
第１のコア又はサブ複合構造の上面と底面をきれいにした後、第１のコア又はサブ複合構造の少なくとも１つの導電層をパターン形成して、ビアパッド、アンチパッド、および／または電気トレースを形成することができる４１０。１つ以上の誘電層および導電層および／または第２のコア又はサブ複合構造を第１のコア又はサブ複合構造に積層して、積層構造を形成してもよい４１２。例えば、１つ以上の誘電層および／または第２のコア又はサブ複合構造を第１のコア又はサブ複合構造の両面に積層してもよい。次いで、第２の孔部（例えば、貫通孔）を積層構造を通って形成してもよく、この第２の孔部は第１の孔部のめっきレジストを通って延在し、第１の孔部は第２の孔部の第２の直径よりも大きい第１の直径を有している４１４。第２の孔部の内面を導電材料でめっきして、めっき済みの第２の孔部を通るセグメント化された導電ビアを形成することができる４１６。めっきレジストを含むセグメント化された導電ビアの一部は導電材料を有していなくともよい。
【００３５】
代替的な実施形態では、１つ以上の誘電層／導電層、および／または第２のコア又はサブ複合構造は、第１のコア又はサブ複合構造の片側にのみ積層されうる。このような実施形態では、導電ビアはセグメント化されず、めっきレジストを含む部分を除いて第２の孔部を通って延在する。
【００３６】
１つ以上の導電層および／または第２のコア又はサブ複合構造の少なくとも１つの導電層をパターン形成して、ビアパッド、アンチパッド、および／または電気トレースを形成することができる４１８。更なるコア又はサブ複合構造とめっき貫通孔を積層構造に更に加えてもよい４２０。
【００３７】
幾つかの実施では、（例えば、可撓性、半可撓性／半剛性、あるいは剛性の）第１のコア又はサブ複合構造は、間に１つ以上の誘電層を有する１つ以上の導電層（例えば、フォイル）を有しうる。このような実施では、第１のコア又はサブ複合構造は上面と底面に導電層を有しうる。
【００３８】
図５は、例示的なコア又はサブ複合構造５００を図示している。このサブ複合構造５００は、導電層５０４及び５０６の間に挟まれた誘電層５０２を具えうる。除去および／または剥離可能な層５０８及び５１０は、サブ複合構造５００を通るビアの形成前（例えば、穿孔またはめっきの前）に、導電層５０８及び５０６の外面に結合してもよい。
【００３９】
図６は、他の例示的なコア又はサブ複合構造６００を図示している。このサブ複合構造６００は、片側のみ導電層６０４に結合された誘電層６０２を具えうる。除去および／または剥離可能なカバー層６０８は、サブ複合構造６００を通るビアの形成前（例えば、穿孔またはめっきの前）に、導電層６０８の外面に結合してもよい。
【００４０】
図７は更に他の例示的なコア又はサブ複合構造７００を示している。このサブ複合構造７００は、片側のみ導電層６０４に結合された誘電層６０２を具えうる。除去および／または剥離可能なカバー層６０８は、サブ複合構造７００を通るビアの形成前（例えば、穿孔またはめっきの前）に、導電層６０８の外面に結合してもよい。孔部をサブ複合構造を通って穿孔し、めっきレジスト材７１２を第１の孔部に堆積または充填する。その後、第２の導電層７１４と除去または剥離可能な第２のカバー層７１６を、サブ複合構造７００の反対側に結合してもよい。
【００４１】
請求項１に記載のコア又はサブ複合構造において、コア又はサブ複合構造は１０００分の１２７インチ（ミル）以下の合計厚さを有する。
【００４２】
様々な例では、コア又はサブ複合構造は、１０００分の６３インチ（ミル）以下、１０００分の３１インチ（ミル）以下、または１０００分の１６インチ（ミル）以下の合計厚さを有しうる。他の例では、各導電層は１２−２１０ミクロンの厚さ、あるいは１８−３５ミクロンの厚さであってもよい。
【００４３】
上述した明細書には、実施毎に異なる複数の具体的な細部に関して本発明の複数の実施形態が記載されている。したがって、本明細書および図面は限定的な意味ではなく、例示的な意味であることを考慮されたい。本発明は、その全ての均等物を含む添付した特許請求の範囲と同じくらい広いことを意図している。
【００４４】
当業者は更に、本書に開示した実施形態と関連して記載された様々な例示の論理ブロック、モジュール、回路、およびアルゴリズムのステップは、電子ハードウェア、コンピュータソフトウェア、あるいはそれらの組み合わせとして実行しうることを理解されたい。ハードウェアとソフトウェアの互換性を明確に示すため、様々な例示の構成要素、ブロック、モジュール、回路、およびステップは、その機能性に関して広く記載している。このような機能性がハードウェアあるいはソフトウェアとして実行されるか否かは、システム全体に課せられた特定の用途および設計の制限事項に依存する。
【００４５】
添付した図面には、特定の例示的な実施形態を記載して図示しているが、当業者は様々な他の改変を行うことができるため、このような実施形態は単なる例示であって広範な発明を限定するものではなく、本発明を図示して記載した特定の構造や配置に限定するものではないことを理解されたい。
【図１】
0006599853.tif 000002
【図２】
0006599853.tif 000003
【図３】
0006599853.tif 000004
【図４Ａ】
0006599853.tif 000005
【図４Ｂ】
0006599853.tif 000006
【図５】
0006599853.tif 000007
【図６】
0006599853.tif 000008
【図７】
0006599853.tif 000009