(57)【特許請求の範囲】
【請求項１】
第１及び第２の電極と、該第１及び第２の電極の間に電圧が印加されると電流が流れ、磁場の強度に応じて抵抗値が変化する磁気抵抗層と、を備えてなる磁気抵抗素子において、
前記磁気抵抗層は、アモルファスＩＧＺＯの薄膜のパターニングによって形成されていることを特徴とする磁気抵抗素子。
【請求項２】
請求項１に記載の磁気抵抗素子において、
前記第１及び第２の電極は、１つの金属層のパターニングによって形成されており、
該金属層は、前記磁気抵抗層の形成、その後の層間絶縁膜の堆積及びパターニング、の後に堆積したものであり、
前記第１及び第２の電極はそれぞれ、前記層間絶縁膜の前記パターニングによって除去されたいずれかの層間絶縁膜除去部において前記磁気抵抗層に接触していることを特徴とする磁気抵抗素子。
【請求項３】
請求項２に記載の磁気抵抗素子において、
前記第１及び第２の電極はともに、１つの溝状の前記層間絶縁膜除去部において前記磁気抵抗層に接触していることを特徴とする磁気抵抗素子。
【請求項４】
請求項２又は３に記載の磁気抵抗素子において、
ゲート電極を更に備えてなり、
該ゲート電極は、前記磁気抵抗層の形成の前に形成されており、
前記磁気抵抗層は、ゲート絶縁膜を介して前記ゲート電極の上方に設けられていることを特徴とする磁気抵抗素子。
【請求項５】
請求項１〜４のいずれか１項に記載の磁気抵抗素子と、
薄膜トランジスタと、を有しており、
該薄膜トランジスタは、ドレイン電極、ソース電極及びゲート電極と、該ドレイン電極及び該ソース電極の間、及び、該ゲート電極及び該ソース電極の間に電圧が印加されると、それらの電圧に応じた電流が流れるチャネル層と、を備え、
該チャネル層は、前記アモルファスＩＧＺＯの薄膜のパターニングによって、前記磁気抵抗層と同時に形成されることを特徴とする電子デバイス。
【請求項６】
請求項５に記載の電子デバイスにおいて、
前記磁気抵抗素子と、当該磁気抵抗素子の前記第１及び第２の電極の間に印加される電圧を制御する前記薄膜トランジスタの磁気抵抗素子用スイッチング素子と、を有する磁気測定セルがマトリクス状に配置されていることを特徴とする電子デバイス。
【請求項７】
請求項６に記載の電子デバイスにおいて、
前記磁気測定セルは、マトリクス状に配置された表示画素セルの間に設けられ、
該表示画素セルは、表示素子と、当該表示素子に印加される電圧を制御する前記薄膜トランジスタの表示素子用スイッチング素子と、を有することを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁基板（又は絶縁膜）上に磁気抵抗層を形成した磁気抵抗素子、及びそれを用いた電子デバイスに関する。
【背景技術】
【０００２】
磁気抵抗素子は、磁場の強度に応じて抵抗値が変化するものである。この現象は、磁気抵抗効果（ＭＲ効果）と呼ばれている。磁気抵抗効果は、図１３（ａ）、（ｂ）に示すように、磁気抵抗素子ＭＲにおいて、電流ｉが第１の電極Ｅ１から磁気抵抗部Ｒを通って第２の電極Ｅ２に流れるとき、磁気抵抗部Ｒにおけるキャリアが磁場によるローレンツ力を受け導電経路が曲げられ、それによって抵抗値が増大することによるものである。磁気抵抗素子は、多くは、磁気感度（磁場の強度の変化に対する抵抗値の変化の比率）を上げるために、高移動度のキャリアを有する単結晶の半導体基板（例えば、ＩｎＳｂ、ＩｎＧａＡｓ、ＩｎＡｓなど）の中に磁気抵抗部を形成することが行われている。
【０００３】
また、多数の磁気抵抗素子がマトリクス状に配置された磁場センサアレイも知られている。特許文献１には、Ｎｉ−Ｆｅ系合金多層膜のパターニングによって磁気抵抗部（磁気抵抗層）を絶縁体上に形成した磁気抵抗素子を用いた磁場センサアレイが開示されている。ここでは、磁気抵抗素子を薄膜トランジスタ（ＴＦＴ）とともに絶縁体上に形成することも開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平０７−１７４６４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、絶縁体上に磁気抵抗部を形成するものは、磁気抵抗部が非晶質又は多結晶であるので、一般に、単結晶の半導体基板の中に形成された磁気抵抗部に比べ、キャリアの移動度が低く、従って、磁気感度が低い。その一方、単結晶の半導体基板の中に磁気抵抗部を形成するものは、単結晶の半導体基板のサイズに限界があるので、大型の磁場センサアレイに使うことは難しい。
【０００６】
本発明は係る事由に鑑みてなされたものであり、その目的は、絶縁体上に磁気抵抗部（磁気抵抗層）を形成する磁気抵抗素子であって、磁気感度の高いものを提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、請求項１に記載の磁気抵抗素子は、第１及び第２の電極と、該第１及び第２の電極の間に電圧が印加されると電流が流れ、磁場の強度に応じて抵抗値が変化する磁気抵抗層と、を備えてなる磁気抵抗素子において、前記磁気抵抗層は、アモルファスＩＧＺＯの薄膜のパターニングによって形成されていることを特徴とする。
【０００８】
請求項２に記載の磁気抵抗素子は、請求項１に記載の磁気抵抗素子において、前記第１及び第２の電極は、１つの金属層のパターニングによって形成されており、該金属層は、前記磁気抵抗層の形成、その後の層間絶縁膜の堆積及びパターニング、の後に堆積したものであり、前記第１及び第２の電極はそれぞれ、前記層間絶縁膜の前記パターニングによって除去されたいずれかの層間絶縁膜除去部において前記磁気抵抗層に接触していることを特徴とする。
【０００９】
請求項３に記載の磁気抵抗素子は、請求項２に記載の磁気抵抗素子において、前記第１及び第２の電極はともに、１つの溝状の前記層間絶縁膜除去部において前記磁気抵抗層に接触していることを特徴とする。
【００１０】
請求項４に記載の磁気抵抗素子は、請求項２又は３に記載の磁気抵抗素子において、ゲート電極を更に備えてなり、該ゲート電極は、前記磁気抵抗層の形成の前に形成されており、前記磁気抵抗層は、ゲート絶縁膜を介して前記ゲート電極の上方に設けられていることを特徴とする。
【００１１】
請求項５に記載の電子デバイスは、請求項１〜４のいずれか１項に記載の磁気抵抗素子と、薄膜トランジスタと、を有しており、該薄膜トランジスタは、ドレイン電極、ソース電極及びゲート電極と、該ドレイン電極及び該ソース電極の間、及び、該ゲート電極及び該ソース電極の間に電圧が印加されると、それらの電圧に応じた電流が流れるチャネル層と、を備え、該チャネル層は、前記アモルファスＩＧＺＯの薄膜のパターニングによって、前記磁気抵抗層と同時に形成されることを特徴とする。
【００１２】
請求項６に記載の電子デバイスは、請求項５に記載の電子デバイスにおいて、前記磁気抵抗素子と、当該磁気抵抗素子の前記第１及び第２の電極の間に印加される電圧を制御する前記薄膜トランジスタの磁気抵抗素子用スイッチング素子と、を有する磁気測定セルがマトリクス状に配置されていることを特徴とする。
【００１３】
請求項７に記載の電子デバイスは、請求項６に記載の電子デバイスにおいて、前記磁気測定セルは、マトリクス状に配置された表示画素セルの間に設けられ、該表示画素セルは、表示素子と、当該表示素子に印加される電圧を制御する前記薄膜トランジスタの表示素子用スイッチング素子と、を有することを特徴とする。
【発明の効果】
【００１４】
本発明によれば、絶縁基板（又は絶縁膜）上に磁気抵抗層を形成する磁気抵抗素子であって、磁気感度の高いものを提供することが可能になる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施形態に係る磁気抵抗素子の構造を示すものであって、（ａ）が平面図、（ｂ）が（ａ）のＡ−Ａ’線に沿った断面図である。
【図２】同上の磁気抵抗素子の変形例の構造を示すものであって、（ａ）が平面図、（ｂ）が（ａ）のＢ−Ｂ’−Ｂ’’−Ｂ’’’線に沿った断面図である。
【図３】同上の磁気抵抗素子の更なる変形例の構造を示すものであって、（ａ）が平面図、（ｂ）が（ａ）のＣ−Ｃ’線に沿った断面図である。
【図４】同上の磁気抵抗素子のサンプルを測定するときの構成を示す回路図である。
【図５】同上の磁気抵抗素子の２つのサンプルの特性図である。
【図６】同上の磁気抵抗素子の変形例の２つのサンプルの特性図である。
【図７】同上の磁気抵抗素子の更なる変形例のサンプルについてゲート電圧を２通りに変えたときの特性図である。
【図８】同上の磁気抵抗素子の更なる変形例のサンプルについての特性図であって、（ａ）が図７の場合から更にゲート電圧を変えたときの特性図、（ｂ）が電流値と磁気感度の関係を示すグラフである。
【図９】同上の磁気抵抗素子の特性の参考のための特性図であって、（ａ）がポリシリコンを磁気抵抗層に用いた特性を示すものであり、（ｂ）が同上の磁気抵抗素子のアニール条件等を変えることによって得られた特殊な特性を示すものである。
【図１０】同上の磁気抵抗素子を薄膜トランジスタと組み合わせた構造を示すものであって、（ａ）が平面図、（ｂ）が（ａ）のＤ−Ｄ’線に沿った断面図である。
【図１１】同上の磁気抵抗素子を適用した電子デバイスの例を示すものであって、（ａ）が模式的な斜視図、（ｂ）がその一部の構成を示す回路図である。
【図１２】同上の磁気抵抗素子を適用した電子デバイスの他の例を示す回路図である。
【図１３】磁気抵抗効果の説明図であって、（ａ）は磁場が無い状況のもの、（ｂ）は磁場が有る状況のものである。
【発明を実施するための形態】
【００１６】
以下、本発明を実施するための形態について図面を参照しながら説明する。本発明の実施形態に係る磁気抵抗素子１は、図１に示すように、樹脂基板やガラス基板などの基板１ａの上に絶縁体（絶縁膜）１ｂを介して、第１の電極２と、第２の電極３と、第１の電極２及び第２の電極３の間に電圧が印加されると電流が流れ、磁場の強度に応じて抵抗値が変化する磁気抵抗層４と、を備えてなるものである。磁気抵抗層４は、アモルファスＩＧＺＯの薄膜のパターニングによって形成されている。なお、パターニングは、膜を必要な形状にすることであり、通常、エッチング方法によるが、方法は限定されない。
【００１７】
アモルファスＩＧＺＯは、Ｉｎ、Ｇａ、Ｚｎ及び酸素の元素から構成され、半導体の性質を有する非晶質酸化物である。このアモルファスＩＧＺＯを磁気抵抗層４に用いると、後述する実験で詳述するように、磁気抵抗層４が絶縁体１ｂの上に形成しているにも係わらず、磁気抵抗素子１を磁気感度の高いものにすることができる。
【００１８】
第１及び第２の電極２、３は、詳細には、１つの金属層（例えば、アルミニウム又は銅などの層）のパターニングによって形成されている。この金属層は、磁気抵抗層４の形成、その後の層間絶縁膜５の堆積及びパターニング、の後に堆積したものである。層間絶縁膜５は、パターニングによって除去された層間絶縁膜除去部５ａが設けられている。図１においては、層間絶縁膜除去部５ａは、いわゆるコンタクトホールである。第１及び第２の電極２、３はそれぞれ、いずれかの層間絶縁膜除去部５ａにおいて磁気抵抗層４に接触している。
【００１９】
次に、磁気抵抗素子１を変形した磁気抵抗素子１Ａを説明する。磁気抵抗素子１Ａは、図２に示すように、上述した磁気抵抗素子１の場合と同様の、第１及び第２の電極２、３と、磁気抵抗層４と、を備えてなるものである。磁気抵抗素子１の場合と異なるのは、磁気抵抗素子１Ａでは、第１の電極２及び第２の電極３がともに、少なくとも第１の電極２の位置から第２の電極３の位置まで延びる１つの溝状の層間絶縁膜除去部５Ａａにおいて磁気抵抗層４に接触していることである。すなわち、磁気抵抗素子１Ａでは、磁気抵抗層４の上方では、少なくとも第１の電極２の位置から第２の電極３の位置まで連続して層間絶縁膜５が除去されている。
【００２０】
磁気抵抗素子１Ａは、後述する実験で詳述するように、磁気感度をより高いものにすることができる。
【００２１】
次に、磁気抵抗素子１を更に変形した磁気抵抗素子１Ｂを説明する。磁気抵抗素子１Ｂは、図３に示すように、上述した磁気抵抗素子１の場合と同様の、第１及び第２の電極２、３と、磁気抵抗層４と、を備えてなるものである。磁気抵抗素子１Ｂは、ゲート電極６を更に備えてなる。ゲート電極６は、磁気抵抗層４の形成の前に形成されている。磁気抵抗層４は、ゲート絶縁膜６Ａを介してゲート電極６の上方に設けられている。
【００２２】
磁気抵抗素子１Ｂは、後述する実験で詳述するように、ゲート電極６に印加される電圧（ゲート電圧）により、磁気感度を変化させることができる。なお、磁気抵抗素子１Ｂにおいても、第１の電極２及び第２の電極３をともに、少なくとも第１の電極２の位置から第２の電極３の位置まで延びる１つの溝状の層間絶縁膜除去部５Ａａにおいて磁気抵抗層４に接触させることが可能である。
【００２３】
このような磁気抵抗素子１、１Ａ、１Ｂについて、本願発明者が行った実験について、以下、述べる。
【００２４】
磁気抵抗素子１、１Ａについては、図４（ａ）に示すように、第２の電極３を接地し、電圧印加手段７Ａによって第１の電極２に所定電圧Ｖａｐｐ（１０Ｖ）を印加し、磁場Ｂの強度が０ｍＴの状況（磁場が無い状況）と磁場Ｂの強度が２００ｍＴの状況（磁場が有る状況）を２０秒毎に繰り返し、磁気抵抗素子１、１Ａに流れる電流ｉを電流計７Ｂによって測定した。そして、磁気感度は、磁場Ｂの強度の変化（２００ｍＴ）に対する抵抗値の変化（ΔＲ／Ｒ０＝（ｉ０／ｉ１−１））の比率で求めた。なお、Ｒ０は磁場が無い状況での抵抗値、ｉ０は磁場が無い状況での電流値、ｉ１は磁場が有る状況での電流値である。
【００２５】
図５（ａ）、（ｂ）に示すのはそれぞれ、磁気抵抗素子１のサンプルＡ、Ｂについての実験結果である。磁気感度は、サンプルＡでは２．３％／Ｔ、サンプルＢでは１．２％／Ｔが得られた。また、図６（ａ）、（ｂ）に示すのはそれぞれ、磁気抵抗素子１ＡのサンプルＣ、Ｄについての実験結果である。磁気感度は、サンプルＣでは６．３％／Ｔ、サンプルＤでは２．８％／Ｔが得られた。
【００２６】
磁気抵抗素子１Ｂについては、図４（ｂ）に示すように、第２の電極３を接地し、電圧印加手段７Ｃによってゲート電極６に所定電圧（ゲート電圧）Ｖｇを印加し、電圧印加手段７Ａによって第１の電極２に所定電圧Ｖａｐｐ（１０Ｖ）を印加し、磁場Ｂの強度が０ｍＴの状況（磁場が無い状況）と磁場Ｂの強度が２００ｍＴの状況（磁場が有る状況）を２０秒毎に繰り返し、磁気抵抗素子１Ｂに流れる電流ｉを電流計７Ｂによって測定した。ゲート電圧Ｖｇは、＋２Ｖ、０Ｖ、−２Ｖとした。磁気感度の求め方は、磁気抵抗素子１、１Ａについて上述した通りである。
【００２７】
図７（ａ）、（ｂ）及び図８（ａ）に示すのは、磁気抵抗素子１ＢのサンプルＥについての実験結果である。磁気感度は、Ｖｇが＋２Ｖで３．４％／Ｔ、Ｖｇが０Ｖで６．０％／Ｔ、Ｖｇが−２Ｖで１０．４％／Ｔが得られた。図８（ｂ）に示すのは、図７（ａ）、（ｂ）及び図８（ａ）に示す実験結果を用いて、ゲート電圧Ｖｇに応じて磁気感度が変化することを示すものであり、横軸が磁気抵抗素子１Ｂに流れる電流ｉ（詳しくは、磁場が無い状況でのｉ０）、縦軸が磁気感度である。
【００２８】
このように、磁気抵抗素子１、１Ａ、１Ｂでは、高い磁気感度が認められる。これに対し、本願発明者が行った参考のための実験では、図９（ａ）に示すようにポリシリコン（ｐ−Ｓｉ）を磁気抵抗層４に用いた場合、磁気抵抗効果が認められないか或いは磁化感度が極めて低かった。
【００２９】
また、磁気抵抗素子１Ａは、磁気抵抗素子１に比べ、磁気感度のより高いものになっている。磁気抵抗素子１Ｂでは、ゲート電極６に印加される電圧（ゲート電圧）により、磁気感度が変化している。
【００３０】
なお、磁気抵抗素子１（又は１Ａ、１Ｂ）について、本願発明者は、様々な条件で製造し評価を継続して行っている。その中で、アニール条件等によっては、図９（ｂ）に示すように、磁場が有る状況での電流ｉが磁場が無い状況でのｉよりも大きくなる特性、すなわち負の係数の磁気抵抗効果を示すサンプルを得ている。この特性は、巨大磁気抵抗効果と同じ係数の符号である。このように、アモルファスＩＧＺＯの薄膜による磁気抵抗層を有する磁気抵抗素子は、今後も、更なる磁気感度の向上が期待できる。
【００３１】
以上説明した磁気抵抗素子１（又は１Ａ、１Ｂ）は、薄膜トランジスタ８と組み合わせて様々な電子デバイスに適用できる。薄膜トランジスタ８は、図１０に示すように、基板１ａの上に、ドレイン電極９と、ソース電極１０と、ゲート電極１１と、ドレイン電極９及びソース電極１０の間、及び、ゲート電極１１及びソース電極１０の間に電圧が印加されると、それらの電圧に応じた電流が流れるチャネル層１２と、を備えてなるものである。チャネル層１２は、アモルファスＩＧＺＯの薄膜のパターニングによって、磁気抵抗層４と同時に形成される。なお、図１０においては、磁気抵抗素子１Ａを薄膜トランジスタ８と組み合わせて示している。また、符号１１Ａで示すのは、ゲート絶縁膜である。
【００３２】
このように薄膜トランジスタ８と組み合わせた磁気抵抗素子１（又は１Ａ、１Ｂ）は、例えば、図１１（ａ）に示すような電子デバイス１３に有用である。この電子デバイス１３は、多数の磁気測定セル１３Ａがマトリクス状に配置されて樹脂基板やガラス基板などの基板１ａの上に磁場センサアレイとして形成されている。それぞれの磁気測定セル１３Ａは、図１１（ｂ）に示すように、磁気抵抗素子１（又は１Ａ、１Ｂ）とともに薄膜トランジスタ８の磁気抵抗素子用スイッチング素子８Ａを有している。磁気抵抗素子用スイッチング素子８Ａは、磁気抵抗素子１（又は１Ａ、１Ｂ）の第１の電極２と第２の電極３の間に印加される電圧を制御する。薄膜トランジスタ８は、磁気測定セル１３Ａを制御する制御回路１３Ｂの素子にも用いることもできる。この基板１ａは、大きなサイズのものが可能であり、広い領域の磁場を測定することが可能になる。電子デバイス１３は、例えば、それを直接制御する電子デバイス制御器１４などを介してコンピュータ等（図示せず）によって制御される。
【００３３】
また、電子デバイス１３を変形して、上記の磁気測定セル１３Ａを表示画素セル１３Ｃの間に設け、多数の磁気測定セル１３Ａを多数の表示画素セル１３Ｃとともにマトリクス状に配置するようにもできる。この電子デバイス１３’の表示画素セル１３Ｃは、図１２に示すように、表示素子１５と、薄膜トランジスタ８の表示素子用スイッチング素子８Ｃと、を有している。表示素子１５は、液晶素子などである。表示素子用スイッチング素子８Ｃは、表示素子１５に印加される電圧を制御する。この電子デバイス１３’は、磁石を有するペンを用いてその位置を磁気抵抗素子１（又は１Ａ、１Ｂ）により検出することで、表示パネル上でペン入力を行うことができる。なお、図１２においては、表示画素セル１３Ｃの３列ごとに磁気測定セル１３Ａを１列設けたものを示している。
【００３４】
以上、本発明の実施形態に係る磁気抵抗素子について説明したが、本発明は、実施形態に記載したものに限られることなく、特許請求の範囲に記載した事項の範囲内でのさまざまな設計変更が可能である。
【符号の説明】
【００３５】
１、１Ａ、１Ｂ  磁気抵抗素子
２    第１の電極
３    第２の電極
４    磁気抵抗層
５    層間絶縁膜
６    磁気抵抗素子のゲート電極
８    薄膜トランジスタ
９    ドレイン電極
１０  ソース電極
１１  薄膜トランジスタのゲート電極
１２  チャネル層
１３、１３’  電子デバイス
【図１】
0006488202.tif 000002
【図２】
0006488202.tif 000003
【図３】
0006488202.tif 000004
【図４】
0006488202.tif 000005
【図５】
0006488202.tif 000006
【図６】
0006488202.tif 000007
【図７】
0006488202.tif 000008
【図８】
0006488202.tif 000009
【図９】
0006488202.tif 000010
【図１０】
0006488202.tif 000011
【図１１】
0006488202.tif 000012
【図１２】
0006488202.tif 000013
【図１３】
0006488202.tif 000014