(57)【特許請求の範囲】
【請求項１】
液晶表示装置に用いられる双方向に走査可能なゲート駆動回路であって、前記ゲート駆動回路は、カスケード接続された複数GOAユニットを含み、前記GOAユニットは、１つまたは複数の走査信号を発生させて液晶表示装置に出力し、各GOAユニットは、プルアップ制御回路と、プルアップ回路と、ブートストラップ回路と、プルダウン回路と、プルダウン保持回路及びリセット回路を含み、
前記プルアップ制御回路おいて、 前記プルアップ制御回路は、
上から下のステージの順序で出力する走査制御信号を入力するための正方向の走査制御信号入力端と、
下から上のステージの順序で出力する走査制御信号を入力するための逆方向の走査制御信号入力端と、
前のステージGOAユニットのゲート信号と次のステージGOAユニットのゲート信号を受信するための複数のゲート信号入力端、及び、
プルアップ制御信号を出力するための出力端を含み、
前記プルアップ回路において、 前記プルアップ回路は、
前記キーノードQ(N)に接続され、前記プルアップ制御信号を受信するための入力端と、
一つのクロック信号を受信するためのクロック信号入力端、及び、
当該ステージのGOAユニットのゲート信号出力端を含み、
前記プルアップ制御信号は、前記プルアップ制御回路の走査制御信号及び前のステージのGOAユニットまたは次のステージGOAユニットから伝送されるゲート信号により形成され、 正方向の走査の際に、前のステージのGOAユニットから伝送されるがゲート信号が高電位である時に、プルアップ回路を起動して前記キーノードQ(N)に対し充電を行い、逆方向の走査の際には、次のステージGOAユニットから伝送されるゲート信号が高電位である時に、プルアップ回路を起動して前記キーノードQ(N)に対し充電し、
前記ブートストラップ回路において、前記ブートストラップ回路は、
前記キーノードQ(N)の電圧を再度高めるブートストラップコンデンサを含み、
前記プルダウン回路において、前記プルダウン回路は、次のステージのGOAユニットから伝送されるゲート信号を受信するゲート信号入力端と、
直流低電圧を入力する低電圧入力端、及び、
前記キーノードQ(N)に接続される出力端を含み、 
次のステージのGOAユニットから伝送されるゲート信号を受信した時に、前記キーノードQ(N)に対する電圧で放電し、
前記プルダウン保持回路において、前記プルダウン保持回路は、第一クロック信号を入力する複数の第一クロック信号入力端と、
第二クロック信号を入力する複数の第二クロック信号入力端と、
前記キーノードQ(N)信号出力端に接続される複数の接続端と、
GOAユニットのゲート信号出力端とを含み、
第一クロック信号及び第二クロック信号の制御により、前記キーノードQ(N)及びGOAユニットのゲート信号出力端が、キーノード(Q)が次回に充電されるまで低電位を保持し、前記GOAユニットのゲート信号出力端はそれに対応するゲート線に電気的に接続し、
前記リセット回路において、 前記リセット回路は、前記キーノードQ(N)に対し電位のリセット操作を行なう、ことを特徴とする液晶表示装置に用いられる双方向に走査可能なゲート駆動回路。
【請求項２】
液晶表示装置に用いられるゲート駆動回路であって、
前記ゲート駆動回路は、縦続接続された複数のGOAユニットを含み、前記GOAユニットは、１つまたは複数の走査信号を発生させ、液晶表示装置に順序で出力し、各GOAユニットは、プルアップ制御回路と、プルアップ回路と、ブートストラップコンデンサ(Cb)と、プルダウン回路と、プルダウン保持回路、及び、リセット回路を含み、
前記プルアップ制御回路は、 直列接続される第一トランジスタと第二トランジスタとを含み、前記第一トランジスタのドレイン電極及び前記第二トランジスタのソース電極はそれぞれ、上から下のステージの順序で出力する走査制御信号と下から上のステージの順序で出力する走査制御信号に接続して入力し、 前記第一トランジスタと前記第二トランジスタのゲートはそれぞれ、前のステージのGOAユニットのゲート信号と次のステージのGOAユニットのゲート信号に接続して受信し、
前記プルアップ回路において、そのドレイン電極は一つのクロック信号を受信し、キーノードQ(N)である前記プルアップ回路のゲート信号点は、前記第一トランジスタのソース電極及び第二トランジスタのドレイン電極に接続され、前記プルアップ制御回路の走査制御信号及び前のステージのGOAユニット又は次のステージGOAユニットから伝送されるゲート信号により、前記キーノードQ(N)の電圧に対し充電するとともに、プルアップ回路のオンする時間を制御した後に、当該ステージのGOAユニットのゲート信号を出力し、前記GOAユニットのゲート信号は、液晶表示装置の第Nステージの水平走査線に対応し、
前記ブートストラップコンデンサ(Cb)において、ブートストラップコンデンサ(Cb)は、前記キーノードQ(N)の電圧を再度高め、
前記プルダウン回路において、前記プルダウン回路のドレイン電極とソース電極は、それぞれ前記キーノードQ(N)と入力直流低電圧に接続され、 そのゲートは、次のステージのGOAユニットから伝送されるゲート信号に接続して受信することにより、前記キーノードQ(N)の電圧に対し放電し、
前記プルダウン保持回路において、前記プルダウン保持回路は、第一クロック信号を入力する第三及び第四トランジスタと、第二クロック信号を入力する第五及び第六トランジスタとを含み、前記第一クロック信号と第二クロック信号は、お互いに逆方向の信号であり、第一クロック信号及第二クロック信号の制御により、前記キーノードQ(N)及びゲート出力信号が、キーノード(Q)が次回に充電されるまで低電位を保持し、
前記リセット回路は、前記キーノードQ(N)に対し電位リセット操作を行なう、ことを特徴とする液晶表示装置に用いられる双方向に走査可能なゲート駆動回路。
【請求項３】
前記プルダウン保持回路は、更に、第七トランジスタと、第八トランジスタと、第九トランジスタと、第十トランジスタと、第十一トランジスタと、第十二トランジスタと、第十三トランジスタと、第十四トランジスタと、第十五トランジスタと、第十六トランジスタと、第十七トランジスタと、を含み、
前記第七トランジスタにおいて、そのゲートは第一回路点(P(N))に接続され、そのドレイン電極及びソース電極はそれぞれ第Nステージの水平走査線及び入力直流低電圧に接続され、
前記第八トランジスタにおいて、そのゲートは第一回路点(P(N))に接続され、そのドレイン電極及びソース電極はそれぞれ前記キーノード(Q(N))及び入力直流低電圧に接続され、 
前記第九トランジスタにおいて、そのゲートは前記キーノード(Q(N))に接続され、そのドレイン電極及びソース電極はそれぞれ第二回路点(K(N))及び第一回路点(P(N))に接続され、
前記第十トランジスタにおいて、そのゲートは第一回路点(P(N)に接続され、そのドレイン電極及びソース電極はそれぞれ第一クロック信号及び第一回路点(P(N))に接続され、
前記第十一トランジスタおいて、そのゲートは第二回路点(K(N))に接続され、そのドレイン電極及びソース電極はそれぞれ第二クロック信号及び第二回路点(K(N))に接続され、
前記第十二トランジスタにおいて、そのゲートは第二回路点(K(N))に接続され、そのドレイン電極及びソース電極はそれぞれ前記キーノード(Q(N))及び入力直流低電圧に接続され、
第十三トランジスタにおいて、そのゲートは第二回路点(K(N))に接続され、そのドレイン電極及びソース電極はそれぞれ第Nステージの水平走査線及び入力直流低電圧に接続され、
前記第十四トランジスタと前記第十五トランジスタは直列接続され、前記第十四トランジスタのゲートは第一回路点(P(N)に接続され、前記第十四トランジスタのドレイン電極及びソース電極はそれぞれ第一回路点(P(N))及び第十五トランジスタのドレイン電極に接続され、前記第十五トランジスタのゲートは前記キーノード(Q(N))に接続され、前記第十五トランジスタのドレイン電極及びソース電極はそれぞれ第一回路点(P(N))及び入力直流低電圧に接続され、
前記第十六トランジスタと第十七トランジスタは直列接続され、前記第十六トランジスタのゲートは第二回路点(K(N))に接続され、前記第十六トランジスタのドレイン電極及びソース電極はそれぞれ第二回路点(K(N))及び第十七トランジスタのドレイン電極に接続され、前記第十七トランジスタのゲートは前記キーノード(Q(N))に接続され、前記第十七トランジスタのドレイン電極及びソース電極はそれぞれ第二回路点(K(N))及び入力直流低電圧に接続される、ことを特徴とする請求項２に記載のゲート駆動回路。
【請求項４】
正方向の走査の際に、前記上から下のステージの順序で出力する走査制御信号を高電位にし、前記下から上のステージの順序で出力する走査制御信号を低電位にし、 前のステージのGOAユニットから伝送されるゲート信号が高電位である時に、プルアップ回路を起動して前記キーノードQ(N)に対し充電を行うことで、当該ステージのGOAユニットのゲート信号に高電位を出力すること、を特徴とする請求項２に記載のゲート駆動回路。
【請求項５】
逆方向の走査の際に、前記上から下のステージの順序で出力する走査制御信号を低電位にし、前記下から上のステージの順序で出力する走査制御信号を高電位にし、次のステージのGOAユニットから伝送されるゲート信号が高電位である時に、プルアップ回路を起動して前記キーノードQ(N)に対し充電を行うことで、前記当該ステージのGOAユニットのゲート信号に高電位を出力する、ことを特徴とする請求項２に記載のゲート駆動回路。
【請求項６】
前記プルダウン保持回路は、前記キーノードQ(N)の第一段階におけるP(N)及びK(N)の電位のプルダウン作用を増強する、２つのトランジスタを更に含む、ことを特徴とする請求項５に記載のゲート駆動回路。
【請求項７】
シングルステージのGOAユニット回路をダブルステージのGOAユニット回路にし、前記ダブルステージのGOAユニット回路は、プルアップ制御回路(１００)と、プルアップ回路(２００と２１０)と、プルダウン回路(４００と４１０)と、プルダウン保持回路(５００)と、リセット回路(６００)及びブートストラップコンデンサ(３００と３１０) を含む、ことを特徴とする請求項６に記載のゲート駆動回路。
【請求項８】
１つの入力直流低電圧を２つの入力直流低電圧にする、こと特徴とする請求項７に記載のゲート駆動回路。
【請求項９】
請求項１に記載の液晶表示に用いられるゲート駆動回路を含む、ことを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示の技術分野に関し、特に液晶表示に用いられるGOA (Gate Driver on Array、アレイ基板行走査駆動)回路及び液晶表示装置に関する。
【背景技術】
【０００２】
近年、アレイ基板走査駆動(GOA)技術を応用しはじめ、液晶表示パネルの本来の製造工程を応用して水平走査線の駆動回路を表示区周囲の基板上に製造し、それが外付けICの替わりに水平走査線の駆動を実現させるようになった。GOA技術は、周辺の駆動芯片の本数及びそのシール工程を減少することで、フラットパネル表示（Flat Panel Display、 FPD）のコストを削減するとともに、質量が小さく、薄く、且つ外観が対称する狭額縁パネルを実現することができ、表示モジュールがよりコンパクトで、ソース駆動回路の設計の簡略化に有利であり、表示パネルの解像度を高め、柔軟性を有する表示パネルを実現する可能性を増加させた。
【０００３】
従来のGOA回路は、通常は縦続接続された複数のGOAユニットを含み、各ステージのGOAユニットは１ステージの水平走査線に対応して駆動される。GOAユニットは主に、プルアップ回路と、プルアップ制御回路と、ダウンストリーム回路と、プルダウン回路とプルダウン維持回路、及び電位を高めるためのブートストラップ（Boot Strap）コンデンサとを含む。プルアップ回路は主に、クロック(Clock)信号をゲート信号として出力し、制御回路を利用してプルアップ回路のオンになる時刻を制御し、該プルアップ制御回路は通常前のステージのGOAユニットから伝送されるダウンストリーム信号またはゲート信号に接続する。プルダウン回路は、即時にゲート信号を低電位にプルダウンし、即ちゲート信号をオフする。プルダウン保持回路は、ゲート出力信号とプルアップ回路のゲート信号(通常Q点と称する)を負電位に保持し、ブートストラップコンデンサを利用してQ点の電圧を再度高めることで、プルアップ回路のゲート出力が有利になる。
【０００４】
従来のGOA回路は既に三段式分圧のプルダウン保持回路を採用しているが、GOA回路の安定性問題はまだ表示装置が当面している主要問題であり、回路部材の安定性から発生する。一方、使用者は、表示装置の走査方式に対しても多様性を求めている。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、液晶表示に用いられる正逆の双方向に走査可能なゲート駆動回路を提供することであり、 前記ゲート駆動回路は、縦続接続された複数のGOAユニットを含み、各ステージのGOAユニットは、プルアップ制御回路と、プルアップ回路と、プルダウン回路と、プルダウン保持回路と、リセット回路及びブートストラップコンデンサとを含む。シングルステージのGOA回路に対し正逆方向の走査のプルアップ制御回路を配置することで、GOA回路の正逆の方向の走査機能を実現し、GOA回路の正方向における最初のパルス信号が正常に作動しない際に、逆方向の最初のパルス信号を用いてGOA回路が作動し続けるようにする。
【課題を解決するための手段】
【０００６】
本発明は、正方向の走査制御信号及び逆の方向走査制御信号がそのDC電位でキーノードQに対し充電を行い、当該二つの信号はフレーム(Frame)内においてお互いに反対する信号に相当する。このように、ステージシフト信号（stage transfer signal）の遅延がキーノードQの充電を影響することを回避することができる。
【０００７】
本発明の第１観点によると、本発明は、液晶表示装置に用いられる双方向に走査可能なゲート駆動回路を提供することであり、 前記ゲート駆動回路は、縦続接続された複数GOAユニットを含み、前記GOAユニットは１つまたは複数の走査信号を発生させて液晶表示装置に出力し、各GOAユニットは、
プルアップ制御回路と、プルアップ回路と、ブートストラップ回路と、プルダウン回路と、プルダウン保持回路と、リセット回路を含む。
前記プルアップ制御回路おいて、 前記プルアップ制御回路は、上から下のステージの順序で出力する走査制御信号を入力するための正方向の走査制御信号入力端と、下から上のステージの順序で出力する走査制御信号を入力するための逆方向の走査制御信号入力端と、前のステージのGOAユニットのゲート信号と次のステージのGOAユニットのゲート信号を受信するための複数のゲート信号入力端、及び、プルアップ制御信号を出力するための出力端を含み、
前記プルアップ回路において、 前記プルアップ回路は、前記キーノードQ(N)に接続され、前記プルアップ制御信号を受信するための出力端と、
複数のクロック信号を受信するためのクロック信号入力端、及び、
当該ステージのGOAユニットのゲート信号出力端を含み、
前記プルアップ制御信号は、前記プルアップ制御回路の走査制御信号及び前のステージのGOAユニットまたは次のステージGOAユニットから伝送されるゲート信号により形成され、 正方向の走査の際に、前のステージのGOAユニットから伝送されるゲート信号が高電位である時に、プルアップ回路を起動することにより前記キーノードQ(N)に対し充電を行い、逆方向の走査の際には、次のステージのGOAユニットから伝送されるゲート信号が高電位である時に、プルアップ回路を起動して前記キーノードQ(N)に対し充電を行い、
前記ブートストラップ回路において、前記ブートストラップ回路は、前記キーノードQ(N)の電圧を再度高めるブートストラップコンデンサを含み、
前記プルダウン回路において、次のステージのGOAユニットから伝送されるゲート信号を受信するゲート信号入力端と、
直流低電圧を入力する低電圧入力端、及び、
前記キーノードQ(N)に接続される出力端を含み、 次のステージのGOAユニットから伝送されるゲート信号を受信した時に、前記キーノードQ(N)の電圧で放電し、
前記プルダウン保持回路において、前記プルダウン保持回路は、第一クロック信号を入力する複数の第一クロック信号入力端と、第二クロック信号を入力する複数の第二クロック信号入力端と、前記キーノードQ(N)及びGOAユニットの信号出力端に接続される複数の接続端を含み、第一クロック信号及び第二クロック信号の制御により、前記キーノードQ(N)及びGOAユニットの信号出力端が、キーノード(Q)が次回に充電されるまで低電位を保持し、前記GOAユニットの信号出力端はそれに対応するゲート線に整合し、
前記リセット回路において、 前記キーノードQ(N)に対し電位のリセット操作を行なう。
【０００８】
本発明の第二観点によると、本発明は、液晶表示装置に用いられるゲート駆動回路を提供し、 前記ゲート駆動回路は、縦続接続された複数のGOAユニットを含み、前記GOAユニットは、１つまたは複数の走査信号を生成し、順序で液晶表示装置へ出力し、各GOAユニットは、プルアップ制御回路と、プルアップ回路と、ブートストラップコンデンサ(Cb)と、プルダウン回路と、プルダウン保持回路、及び、リセット回路を含み、
前記プルアップ制御回路において、前記プルアップ制御回路は、 直列接続される第一トランジスタと第二トランジスタとを含み、前記第一トランジスタのドレイン電極及び前記第二トランジスタのソース電極はそれぞれ接続されるとともに、上から下のステージの順序で出力する走査制御信号及び下から上のステージの順序で出力する走査制御信号を入力し、 前記第一トランジスタと前記第二トランジスタのゲートはそれぞれ接続されるとともに、前のステージのGOAユニットのゲート信号及び次のステージのGOAユニットのゲート信号を受信し、
前記プルアップ回路において、 そのドレイン電極は複数のクロック信号を受信し、キーノードQ(N)である前記プルアップ回路のゲート信号点は、前記第一トランジスタのソース電極及び第二トランジスタのドレイン電極に接続され、前記プルアップ制御回路の走査制御信号及び前のステージのGOAユニット又は次のステージGOAユニットから伝送されるゲート信号により、前記キーノードQ(N)の電圧に対し充電を行うとともに、プルアップ回路のオンする時間を制御した後に、当該ステージのGOAユニットのゲート信号を出力し、前記GOAユニットのゲート信号は、液晶表示装置の第Nステージの水平走査線に対応し、
前記ブートストラップコンデンサ(Cb)において、ブートストラップコンデンサ(Cb)は、前記キーノードQ(N)の電圧を再度高め、
前記プルダウン回路において、前記プルダウン回路のドレイン電極とソース電極は、それぞれ前記キーノードQ(N)と入力直流低電圧に接続され、 そのゲートは、次のステージのGOAユニットから伝送されるゲート信号に接続して受信することにより、前記キーノードQ(N)の電圧に対し放電し、
前記プルダウン保持回路において、前記プルダウン保持回路は、第一クロック信号を入力する第三及び第四トランジスタと、第二クロック信号を入力する第五及び第六トランジスタとを含み、前記第一クロック信号と第二クロック信号は、お互いに逆方向の信号であり、第一クロック信号及第二クロック信号の制御により、前記キーノードQ(N)及びゲート出力信号が、キーノード(Q)が次回に充電されるまで低電位を保持し、
前記リセット回路は、前記キーノードQ(N)に対し電位リセット操作を行なう。
【０００９】
本発明の第三観点によると、本発明は、液晶表示装置に用いられる双方向に走査可能なゲート駆動回路を含む液晶表示装置を提供する。
本発明の効果は、本発明が提供する双方向に走査可能なゲート駆動回路において、表示装置の走査方式が多様性を有する以外、前記プルダウン保持回路が、トランジスタを更に備えることで、プルダウン保持回路の作動と非作動期間において適切な電位にあるように確保し、キーノードQ(N)及びゲート出力信号G(N)が低電位にあるように有効に保持することにより、回路性能を最適化し、安定性を高める。
【００１０】
本発明の内容を理解しやすくするために、以下に図面を参照しながら好ましい実施例について詳細に説明する。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施例１のゲート駆動ユニット回路の回路図である。
【図２】本発明の実施例２のゲート駆動ユニット回路の回路図である。
【図３】本発明実施例３のゲート駆動ユニット回路の回路図である。
【図４】本発明の実施例４のゲート駆動ユニット回路の回路図である。
【図５】本発明の実施例４の他のゲート駆動ユニット回路の回路図である。
【図６】本発明の実施例４のゲート駆動ユニット回路の正方向の走査パターンにおけるタイミング図である。
【図７】本発明の実施例４のゲート駆動ユニット回路の逆方向の走査パターンにおけるタイミング図である。
【発明を実施するための形態】
【００１２】
以下、各図を参照しながら本発明の実施可能な特定実施例について説明する。本発明における方向を表す用語、例えば、「上」、「下」、「前」、「後」、「左」、「右」、「頂」、「底」、「水平」、「垂直」等は、図面における方向を示すだけである。よって、使用する方向用語は、本発明を説明及び理解するためのものであり、本発明を限定するものではない。
【００１３】
図１に示すように、図１は、本発明の液晶表示に用いられるゲート駆動回路であり、 前記ゲート駆動回路は、カスケード接続された複数のGOAユニットを含み、前記第N級のGOAユニットは、プルアップ制御回路１００と、プルアップ回路２００と、プルダウン回路４００と、プルダウン保持回路５００と、リセット回路６００及びブートストラップコンデンサ(Cb)を含む。図に示すように、プルアップ制御回路１００とリセット回路６００は、それぞれプルアップ回路２００のゲート信号点Q(N)接続に接続される。プルダウン回路４００、プルダウン保持回路５００及びブートストラップコンデンサ(Cb)は、それぞれプルアップ回路２００のゲート信号点Q(N)及び前記第N級の水平走査線G(N)に接続される。プルアップ制御回路１００の一方のトランジスタT１のゲートと第N-１ステージのGOAユニットの出力信号G(N-１)が接続され、T１のソース電極は、プルアップ回路２００のゲート信号点Q(N)に接続され、正方向の走査制御信号UDは、T１のドレイン電極を介して導入される。プルアップ制御回路１００の他方のトランジスタT０のゲートと第N+１ステージのGOAユニットの出力信号G(N+１)が接続され、T０のドレイン電極は、プルアップ回路２００のゲート信号点Q(N)に接続され、逆方向の走査制御信号DUはT０の ソース電極を介して導入される。プルアップ回路２００のトランジスタT２のドレイン電極及びソース電極は、それぞれ第一クロック信号CKN及び前記第Nステージの水平走査線G(N)に接続される。プルダウン回路(４００)のトランジスタT３のゲートとGOAユニットの第N+１ステージの出力信号G(N+１)が接続され、そのドレイン電極及びソース電極は、それぞれプルアップ回路２００のゲート信号点であるキーノードQ(N)、及び入力直流低電圧VSSに接続される。このような回路の設計方式は、主にクロック信号に対するものであり、例えばCKNのデューティ比(Duty Cycle)は、５０%未満であるように設計される必要があり、Q (N)点の電位が幾つかの階段に分けられて充電され、前記キーノードQ(N)が即時の放電に有利であり、プルダウン保持回路が作動及び非作動期間において適切な的電位にあるように確保する。前記プルダウン保持回路５００は、第一クロック信号(CKN) を入力するためのトランジスタ(T５、 T１９)及び第二クロック信号(XCKN)を入力するためのトランジスタ(T１８、 T９)を含み、 前記第一クロック信号(CKN)及び第二クロック信号(XCKN)は相補信号であり、第一クロック信号(CKN)及び第二クロック信号(XCKN) 的制御の下で、前記キーノードQ(N)及びゲート出力信号G(N)を、キーノード(Q)が次回充電されるまで低電位に保持する。
【００１４】
正方向の走査の際に、前記正方向の走査制御信号(UD)を高電位に設定し、前記逆方向の走査制御信号を(DU)低電位に設定し、 前のステージのGOAユニットから伝送されるゲート信号が高電位である場合、プルアップ回路(２００)を起動して前記キーノードQ(N)に対し充電を行い、高電位を前記当該ステージのGOAユニットのゲート信号G(N)まで出力する。逆方向の走査の際に、前記正方向の走査制御信号(UD)を低電位に設定し、前記逆方向の走査制御信号(DU)を高電位に設定し、次のステージのGOAユニットから伝送されるゲート信号が高電位である場合、プルアップ回路(２００)を起動して前記キーノードQ(N)に対し充電し、高電位を前記当該ステージのGOAユニットのゲート信号G(N)まで出力する。
【００１５】
図１に示すように、プルダウン保持回路５００は、第一トランジスタT１５と、第二トランジスタT１６と、第三トランジスタT１７と、第四トランジスタT１８と、第五トランジスタT１９と、第六トランジスタT５と、第七トランジスタT６と、第八トランジスタT９と、第九トランジスタT１０と、第十トランジスタT１３と、第十一トランジスタT１４と、第十二トランジスタT１１と、第十三トランジスタT７と、第十四トランジスタT１２と、第十五トランジスタT８とを含み、前記第一トランジスタT１５のゲートは第一回路点P(N)に接続され、前記第一トランジスタT１５のドレイン電極及びソース電極はそれぞれ第Nステージの水平走査線G(N)及び入力直流低電圧VSSに接続され、前記第二トランジスタT１６のゲートは第一回路点P(N)に接続され、前記第二トランジスタT１６のドレイン電極及びソース電極はそれぞれプルアップ回路２００のゲート信号点Q(N)及び入力直流低電圧VSSに接続され、前記第三トランジスタT１７のゲートは、プルアップ回路２００のゲート信号点Q(N)に接続され、前記第三トランジスタT１７のドレイン電極及びソース電極はそれぞれ第二回路点K(N)及び第一回路点P(N)に接続され、前記第四トランジスタT１８のゲートは、第二クロック信号XCKNに接続され、前記第四トランジスタT１８のドレイン電極及びソース電極はそれぞれ第一クロック信号CKN及び第一回路点P(N)に接続され、前記第五トランジスタT１９のゲートは、第一クロック信号CKNに接続され、前記第五トランジスタT１９のドレイン電極及びソース電極はそれぞれ第二クロック信号XCKN及び第二回路点K(N)に接続され、前記第六トランジスタT５のソース電極は、第一回路点P(N)に接続され、前記第六トランジスタT５のゲート及びドレイン電極共に第一クロック信号CKNに接続され、前記第七トランジスタT６のゲートは、第一回路点P(N)に接続され、前記第七トランジスタT６のドレイン電極及びソース電極はそれぞれ第一クロック信号CKN及び第一回路点P(N)に接続され、前記第八トランジスタT９のソース電極は、第二回路点K(N)に接続され、前記第八トランジスタT９のゲート及びドレイン電極共に第二クロック信号XCKNに接続され、前記第九トランジスタT１０のゲートは、第二回路点K(N)に接続され、前記第九トランジスタT１０のドレイン電極及びソース電極はそれぞれ第二クロック信号XCKN及び第二回路点K(N)に接続され、前記第十トランジスタT１３のゲートは、第二回路点K(N)に接続され、前記第十トランジスタT１３のドレイン電極及びソース電極はそれぞれプルアップ回路２００のゲート信号点Q(N)及び入力直流低電圧VSSに接続され、前記第十一トランジスタT１４のゲートは、第二回路点K(N)に接続され、前記第十一トランジスタT１４のドレイン電極及びソース電極はそれぞれ第Nステージの水平走査線G(N)及び入力直流低電圧VSSに接続され、前記第十二トランジスタT１１と第十三トランジスタT７は直列接続され、前記第十二トランジスタT１１のゲートは、第一回路点P(N)に接続され、前記第十二トランジスタT１１のドレイン電極及びソース電極はそれぞれ第一回路点P(N)及び第十三トランジスタT７のドレイン電極に接続され、前記第十三トランジスタT７のゲートは、前記キーノードQ(N)に接続され、前記第十三トランジスタT７のドレイン電極及びソース電極はそれぞれ第一回路点P(N)及び入力直流低電圧VSSに接続され、前記第十四トランジスタT１２と第十五トランジスタT８は直列接続され、前記第十四トランジスタT１２のゲートは、第二回路点K(N)接続され、前記第十四トランジスタT１２のドレイン電極及びソース電極はそれぞれ第二回路点K(N)及び第十五トランジスタT８のドレイン電極に接続され、前記第十五トランジスタT８のゲートは、プルアップ回路２００のゲート信号点Q(N)に接続され、前記第十五トランジスタT８のドレイン電極及びソース電極はそれぞれ第二回路点K(N)及び入力直流低電圧VSSに接続される。
【００１６】
プルダウン保持回路５００は、分圧構造の新たな設計であり、特に、第十三トランジスタT７及び第十五トランジスタT８は、作動期間におけるP(N)及びK(N)の電位がVSSより低くなるようにし、Q(N)及びG(N)の漏電を有効に防止し、且つ非作動期間においてP(N)及びK(N)に適切な高電位を提供することで、P(N)及びK(N)が非作動期間において高い電位発生させるするように確保し、これにより可Q(N)及びG(N)の非作動期間における低電位をうまく保持することができ、回路の正常出力を確保する。P(N)及びK(N)の電位は、CKN及びXCKNが変化する時の電位変化に伴って交互に作動する。
【００１７】
リセット回路６００のトランジスタ(T４)により、回路のキーノードQ(N)に対し電位のリセット設定を行い、回路の長時間操作に起因する電荷の累積による回路の失効を防止する。また、長時間操作に起因する電荷の累積はG(N)の出力に対しても影響を与え、不確定的且つ深刻なリップル電流(Ripple)を引き起こす場合があり、リセット回路６００の電位のリセット設定は、このような現象が発生する可能性を下げることができる。
【００１８】
図２に示すように、図２は本発明の実施例２のゲート駆動ユニット回路の回路図である。実施例２は、図１に示す実施例１の回路に基づいてプルダウン保持回路５００を変形したものであり、主に、トランジスタT２０及びトランジスタT２１を増設してQ(N)の第一段階におけるP(N)及びK(N)電位のプルダウンを増強することで、プルダウン保持回路の失効リスクを有効に下げる。
【００１９】
図３に示すように、図３は、本発明実施例３のゲート駆動ユニット回路の回路図である。実施例３は、図２に示す実施例２の他の変形例であり、シングルステージの正逆方向の走査回路をダブルステージの正逆方向の走査に変形し、それぞれダブルステージのプルアップ回路２００と２１０、プルダウン回路４００と４１０及びブートストラップコンデンサ(Cb)３００と３１０、 キーノードQ(N)とQ(N+１)を運用して回路性能の最適化を達成する。
【００２０】
図４に示すように、図４は本発明の実施例４のゲート駆動ユニット回路の回路図である。実施例４は、図３に示す実施例３に基づいてプルダウン保持回路５００を変形した他の例である。主に、トランジスタT２６とトランジスタT２７を増設し、即ち回路７００と７１０を増設してプルダウン保持回路５００の出力期間における独立性を確保し、全体回路の安定性を高める。
【００２１】
図５に示すように、図５は本発明実施例４の他のゲート駆動ユニット回路の回路図である。本実施例は、図４に基づいて１つの入力直流低電圧VSSをそれぞれ２つの入力直流低電圧VSS１と入力直流低電圧VSS２にする。プルダウン回路４００は即時にゲート信号を低電位にプルダウンし、即ちゲート信号をオフする時に、VSS１とVSS２は恒常の低電位であるため、両者の電位の絶対値はいずれもクロック信号の絶対値、即ちCKN、XCKN又はLC１またはLC２の絶対値よりやや小さく、Q(N)に対する電位のプルダウンを増強することができ、ゲート信号のオフメカニズムがより好ましく、回路の長時間の安定的操作を確保する。
【００２２】
図６に示すように、図６は、本発明の実施例４のゲート駆動ユニット回路の正方向の走査パターンにおけるタイミング図である。CK(N)は、回路のクロック駆動信号であり、ここで示す波形のデューティ比は５０%未満である設計であり、キーノードQ(N)及びQ(N+１)の充電を実現する電圧図は、凸字状の構造を呈し、デューティ比は、実際回路によりデューティ比を調整することで、安定的に電流及び電圧を出力することになる。図６から、ここでのタイミング図はN型トランジスタに対するものであり、P型トランジスタである場合、回路における電位がノードの高低電位に対しては全て互換性があるが、電位のタイミングは変化しない。
【００２３】
図７に示すように、図７は本発明の実施例４のゲート駆動ユニット回路の逆方向の走査パターンにおけるタイミング図である。水平走査線G(N+２)と、G(N+２)と、G(N)及びキーノードQ(N)と、Q(N+１)の前後タイミングは、ちょうど図６と逆方向であり、 他のタイミングは、図６に示した正方向の走査パターンにおけるタイミングとほぼ相似である。
【００２４】
上述したとおり、本発明はプルアップ制御回路が入力する正方向及び逆方向の走査制御信号により、液晶表示の走査方向を制御し、これらのGOAユニットが上から下の順序で走査信号を出力するか、或は、下から上の順序で走査信号を出力するかを決定することで、表示設備の走査方式の多様性の要求を満足させる。 さらに、本発明は、プルダウン保持回路の回路点P(N)とK(N)の両端の依存、及び三段分圧構造の新たな設計により、プルダウン保持回路の作動及び非作動期間における適切な電位を確保し、プルアップ回路のゲート信号点Q(N)及び水平走査線G(N)が低電位にあるように有効に保持することができる。 
【００２５】
上記より、本発明は好ましい実施例により開示されたが、上記の好ましい実施例は本発明を限定するものでなく、本発明の趣旨及び範囲を逸脱しない限り、当業者であれば、図１に示すように、様々な変更及び修飾を加えることができるため、本発明の保護範囲は、特許請求の範囲に基づくものである。上記した内容は、本発明の好ましい実施例を開示しただけであり、これにより本発明の権利範囲を限定するものではなく、これらに基づいた変化等も本発明の範囲に属すべきである。
【図１】
0006599463.tif 000002
【図２】
0006599463.tif 000003
【図３】
0006599463.tif 000004
【図４】
0006599463.tif 000005
【図５】
0006599463.tif 000006
【図６】
0006599463.tif 000007
【図７】
0006599463.tif 000008