(57)【特許請求の範囲】
【請求項１】
第１メモリダイを含む複数のメモリダイを有する積層体を備え、
前記第１メモリダイは、
複数のデータ相互接続および１または複数の余分の相互接続を含む複数の相互接続と、
欠陥をもつデータ相互接続を介して送られたデータを訂正するべく、前記複数のデータ相互接続および前記１または複数の余分の相互接続に連結された誤り訂正エンコード回路と、
前記複数のデータ相互接続のうち欠陥をもつ相互接続の処理を、前記１または複数の余分の相互接続にマッピングするための修復論理と、を有し、
前記修復論理は、
各データ相互接続の入力と出力との間の不整合の数をカウンタにより記録し、出力の予想される数とカウントされた不整合の総数とをコンパレータにより比較し、前記不整合の総数が前記予想される数と等しい場合には、対応するデータ相互接続を、前記欠陥をもつ相互接続として検出し、
前記欠陥をもつ相互接続を宛先とするデータを、第１の余分の相互接続にマッピングするためのものである
装置。
【請求項２】
前記修復論理は、前記欠陥をもつ相互接続を宛先とするデータを、前記第１の余分の相互接続にルーティングする１または複数の要素を含む
請求項１に記載の装置。
【請求項３】
前記修復論理は、前記第１の余分の相互接続で受信したデータを、前記欠陥をもつ相互接続のための接続にルーティングする１または複数の要素を含む
請求項２に記載の装置。
【請求項４】
前記修復論理は、前記装置の製造中に、欠陥をもつ相互接続の処理の静的な修復を提供する
請求項１から３のいずれか１項に記載の装置。
【請求項５】
前記修復論理は、前記装置の処理中に、欠陥をもつ相互接続の処理の動的な修復を提供する
請求項１から４のいずれか１項に記載の装置。
【請求項６】
動的な修復は、前記装置の初期化試験に応じた修復を含む
請求項５に記載の装置。
【請求項７】
システムのデータを処理するプロセッサと、
データを送信し、データを受信し、または両方を行う無指向性アンテナに連結されたトランスミッタ、レシーバ、または両方と、
データを格納するメモリであって、前記メモリは、積層体を含む積層メモリデバイスを有し、前記積層体は、第１メモリダイを含む複数のメモリダイを有する、前記メモリと、を備え、
前記第１メモリダイは、
複数のデータ相互接続および１または複数の余分の相互接続を含む複数の相互接続と、
欠陥をもつデータ相互接続を介して送られたデータを訂正するべく、前記複数のデータ相互接続および前記１または複数の余分の相互接続に連結された誤り訂正エンコード回路と、
前記複数のデータ相互接続のうち欠陥をもつ相互接続の処理を、前記１または複数の余分の相互接続にマッピングするための修復論理と、を有し、
前記修復論理は、
各データ相互接続の入力と出力との間の不整合の数をカウンタにより記録し、出力の予想される数とカウントされた不整合の総数とをコンパレータにより比較し、前記不整合の総数が前記予想される数と等しい場合には、対応するデータ相互接続を、前記欠陥をもつ相互接続として検出し、
前記欠陥をもつ相互接続を宛先とするデータを、第１の余分の相互接続にマッピングするためのものである
システム。
【請求項８】
前記修復論理は、前記欠陥をもつ相互接続を宛先とするデータを、前記第１の余分の相互接続にルーティングする１または複数の要素を含む
請求項７に記載のシステム。
【請求項９】
前記修復論理は、前記第１の余分の相互接続で受信したデータを、前記欠陥をもつ相互接続のための接続にルーティングする１または複数の要素を含む
請求項８に記載のシステム。
【請求項１０】
前記修復論理は、前記積層メモリデバイスの製造中に、欠陥をもつ相互接続の処理の静的な修復を提供する
請求項７から９のいずれか１項に記載のシステム。
【請求項１１】
前記修復論理は、前記積層メモリデバイスの処理中に、欠陥をもつ相互接続の処理の動的な修復を提供する
請求項７から１０のいずれか１項に記載のシステム。
【請求項１２】
動的な修復は、前記システムの初期化試験に応じた修復を含む
請求項１１に記載のシステム。
【請求項１３】
前記システムはモバイルデバイスを備える、請求項７から１２のいずれか１項に記載のシステム。
【請求項１４】
前記モバイルデバイスはタブレットコンピュータを有する、請求項１３に記載のシステム。
【請求項１５】
方法であって、
積層体を有する積層メモリデバイスの試験を行う段階であって、前記積層体は、第１メモリダイを含む複数のメモリダイを有し、前記第１メモリダイは、複数のデータ相互接続および１または複数の余分の相互接続を含む複数の相互接続と、欠陥をもつデータ相互接続を介して送られたデータを訂正するべく、前記複数のデータ相互接続および前記１または複数の余分の相互接続に連結された誤り訂正エンコード回路と、を有する、段階と、
前記１または複数の余分の相互接続を介して誤り訂正コードを送信する段階であって、前記誤り訂正コードは、前記複数のデータ相互接続のデータから決定される、段階と、
各データ相互接続の入力と出力との間の不整合の数をカウンタにより記録し、出力の予想される数とカウントされた不整合の総数とをコンパレータにより比較し、前記不整合の総数が前記予想される数と等しい場合には、対応するデータ相互接続を、欠陥をもつ相互接続として検出する段階と、
前記欠陥をもつ相互接続の処理を修復する段階と、を備え、
前記処理を修復する段階は、
前記欠陥をもつ相互接続を宛先とするデータを、第１の余分の相互接続にマッピングする段階を有する
方法。
【請求項１６】
前記欠陥をもつ相互接続を宛先とするデータを、第１の余分の相互接続にマッピングする段階は、
前記欠陥をもつ相互接続を宛先とする前記データを、前記第１の余分の相互接続にルーティングするように、１または複数の要素を設定する段階を有する
請求項１５に記載の方法。
【請求項１７】
前記第１の余分の相互接続で受信されるデータを、前記欠陥をもつ相互接続のための接続にマッピングする段階は、
前記第１の余分の相互接続で受信した前記データを、前記欠陥をもつ相互接続のための前記接続にルーティングするように１または複数の要素を設定する段階を有する
請求項１６に記載の方法。
【請求項１８】
前記欠陥をもつ相互接続の処理を修復する段階は、
前記積層メモリデバイスの製造中の静的な修復を有する、
請求項１５から１７のいずれか１項に記載の方法。
【請求項１９】
前記欠陥をもつ相互接続の処理を修復する段階は、
前記積層メモリデバイスの処理中の動的な修復を有する、
請求項１５から１８のいずれか１項に記載の方法。
【請求項２０】
動的な修復は、前記積層メモリデバイスの初期化試験に応じた修復を含む
請求項１９に記載の方法。
【請求項２１】
１または複数のプロセッサに、
積層体を有する積層メモリデバイスの試験を行う段階であって、前記積層体は、第１メモリダイを含む複数のメモリダイを有し、前記第１メモリダイは、複数のデータ相互接続および１または複数の余分の相互接続を含む複数の相互接続と、欠陥をもつデータ相互接続を介して送られたデータを訂正するべく、前記複数のデータ相互接続および前記１または複数の余分の相互接続に連結された誤り訂正回路と、を有する、段階と、
前記１または複数の余分の相互接続を介して誤り訂正コードを送信する段階であって、前記誤り訂正コードは、前記複数のデータ相互接続のデータから決定される、段階と、
各データ相互接続の入力と出力との間の不整合の数をカウンタにより記録し、出力の予想される数とカウントされた不整合の総数とをコンパレータにより比較し、前記不整合の総数が前記予想される数と等しい場合には、対応するデータ相互接続を、欠陥をもつ相互接続として検出する段階と、
前記欠陥をもつ相互接続の処理を修復する段階と、を備える動作を実行させ、
前記処理を修復する段階は、
前記欠陥をもつ相互接続を宛先とするデータを、第１の余分の相互接続にマッピングする段階と、
前記第１の余分の相互接続で受信されるデータを、前記欠陥をもつ相互接続のための接続にマッピングする段階と、を有する
プログラム。
【請求項２２】
前記欠陥をもつ相互接続を宛先とするデータを、前記第１の余分の相互接続にマッピングする段階は、
前記欠陥をもつ相互接続を宛先とする前記データを、前記第１の余分の相互接続にルーティングするように、１または複数の要素を設定する段階を有する
請求項２１に記載のプログラム。
【請求項２３】
前記第１の余分の相互接続で受信されるデータを、前記欠陥をもつ相互接続のための接続にマッピングする段階は、
前記第１の余分の相互接続で受信した前記データを、前記欠陥をもつ相互接続のための前記接続にルーティングするように１または複数の要素を設定する段階を有する
請求項２２に記載のプログラム。
【請求項２４】
前記欠陥をもつ相互接続の処理を修復する段階は、
前記積層メモリデバイスの製造中の静的な修復を有する、
請求項２１から２３のいずれか１項に記載のプログラム。
【請求項２５】
前記欠陥をもつ相互接続の処理を修復する段階は、
前記積層メモリデバイスの処理中の動的な修復を有する、
請求項２１から２４のいずれか１項に記載のプログラム。
【請求項２６】
動的な修復は、前記積層メモリデバイスの初期化試験に応じた修復を含む
請求項２５に記載のプログラム。
【請求項２７】
請求項２１から２６のいずれか１項に記載のプログラムを格納するコンピュータ可読記憶媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、概して、電子デバイス分野に関し、より詳しくは、積層メモリアーキテクチャのための自己修復論理に関する。
【背景技術】
【０００２】
コンピューティング処理のために、より高密度のメモリを提供するべく複数の密に連結されたメモリエレメントを有するメモリデバイス（３Ｄ積層メモリ、又は、積層メモリと称されてよい）が開発されている。３Ｄ積層メモリは、ＤＲＡＭ（ダイナミックランダム−アクセスメモリ）メモリエレメントの連結された層またはパッケージを含んでよく、これは、メモリ積層体と称される場合がある。積層メモリは、単一のデバイスまたはパッケージ内に大量のコンピュータメモリを提供するために利用されてよく、ここで、デバイスまたはパッケージも、メモリコントローラ及びＣＰＵ（中央処理装置）等の特定のシステムコンポーネントを含んでよい。
【０００３】
しかし、３Ｄ積層メモリの製造には、より簡単なメモリエレメントのコストに比較して、多大のコストがかかる。積層メモリデバイスの製造時には、製造中に欠陥のないメモリダイが、３Ｄ積層メモリパッケージの製造中に欠陥を生じる場合がある。このために、欠陥をもつメモリデバイスのコストがデバイス製造業者又は電子デバイスを購入するカスタマにとって大きくなる場合がある。
【図面の簡単な説明】
【０００４】
本発明の実施形態を、添付図面に限定ではなく例示によって示し、ここでは同様の参照番号は同様のエレメントを示す。
【０００５】
【図１】３Ｄ積層メモリの実施形態を示す。
【０００６】
【図２】誤り訂正コードの生成を利用して、欠陥をもつＴＳＶの処理の置き換えを提供する自己修復装置またはシステムの実施形態を示す。
【０００７】
【図３】装置またはシステムの実施形態における、誤り訂正コードの生成を示す。
【０００８】
【図４】欠陥をもつＴＳＶの処理の自己修復を提供する装置またはシステムにおける誤り訂正エレメントの実施形態を示す。
【０００９】
【図５】スペアのＴＳＶで欠陥をもつＴＳＶを代替する方法を利用して、ＴＳＶの処理の自己修復を提供する装置又はシステムを示す。
【００１０】
【図６】欠陥をもつＴＳＶからのデータを代替するための、スペアのＴＳＶのためのデータの利用を提供する装置又はシステムの実施形態を示す。
【００１１】
【図７】デバイスまたはシステムにおいて欠陥をもつＴＳＶを特定する実施形態を示す。
【００１２】
【図８】欠陥をもつＴＳＶの処理を修復するために、積層メモリデバイスにおいてスペアのＴＳＶを利用するプロセスの実施形態を示すためのフローチャートである。
【００１３】
【図９】スペアのＴＳＶを利用して欠陥をもつＴＳＶの処理を修復するためのエレメントを含む装置またはシステムの実施形態を示す。
【００１４】
【図１０】スペアのＴＳＶを利用して欠陥をもつＴＳＶの処理を修復するためのエレメントを含む積層メモリを含むコンピューティングシステムの実施形態を示す。
【発明を実施するための形態】
【００１５】
本発明の実施形態は、概して、積層メモリアーキテクチャのための自己修復論理に関している。
【００１６】
ここでは以下が利用される。
【００１７】
「３Ｄ積層メモリ」（３Ｄは、三次元を示す）又は「積層メモリ」は、１又は複数の連結されたメモリダイ層、メモリパッケージ、又はその他のメモリエレメントを含むコンピュータメモリを意味する。メモリは、垂直積層又は水平（隣りに並べられる等）積層されてよく、又は、互いに連結されたメモリエレメントを含んでもよい。特に、積層メモリＤＲＡＭデバイス又はシステムは、複数のＤＲＡＭダイ層を含むメモリデバイスを含んでよい。積層メモリデバイスは更に、デバイス内にシステムエレメントを含んでよく、これはここでは、システム層またはエレメントと称され、システム層は、ＣＰＵ（中央処理装置）、メモリコントローラ、及びその他の関連するシステムエレメント等のエレメントを含んでよい。システム層は、システムオンチップ（ＳｏＣ）を含んでよい。幾つかの実施形態では、論理チップが、アプリケーションプロセッサ又はグラフィクス処理ユニット（ＧＰＵ）であってよい。
【００１８】
積層ＤＲＡＭ規格（ＷｉｄｅＩＯ規格等）が設立されてから、ＤＲＡＭウェハは、メモリ積層体と同じパッケージに、システムオンチップ（ＳｏＣ）ウェハ等のシステムエレメントとともに積層されてよくなった。積層メモリは、シリコン貫通ビア（ＴＳＶ）製造技術を利用してよく、この技術により、ビアがシリコンダイを貫通して生成されることで、メモリ積層体に信号経路が提供される。
【００１９】
ＴＳＶ製造技術は、積層シリコンチップ間を、直接接触によって相互接続するために利用される。しかし、この技術は、ＴＳＶが欠陥をもつ場合には、顕著な歩留り損失を引き起こす場合がある。積層メモリ組み立てプロセス及びＴＳＶ製造は、潜在的に、積層メモリデバイスに欠陥を生じさせる場合がある。この結果、製造及び試験コストが上昇し、製造における歩留りに関する問題が生じる場合がある。欠陥をもつＴＳＶが存在すると、製造歩留りに直に影響を与えるために、欠陥をもつＴＳＶは積層メモリ製造において重大な要素である。欠陥をもつＴＳＶを有する各デバイスを破棄する場合には、コストは、従来のシングルダイメモリにおける欠陥と比較してかなり大きくなる。これは、積層メモリでは、積層ＤＲＡＭパッケージ及びＳｏＣの両方が失われることになるからである。従来のメモリでは、修復プロセスは、行列全体を、余剰の行列で置き換えることを含むが、これでは、接続されるＴＳＶが欠陥をもつ状況の助けにはならない。
【００２０】
幾つかの実施形態では、装置、システム、又は方法が、スペアのＴＳＶを利用して欠陥をもつＴＳＶの修復プロセスを動的に実行する自己修復論理を含む。幾つかの実施形態では、信頼性を高め、コストを低減し、製造歩留りを向上させるために、積層メモリデバイスにおけるＴＳＶのなかにスぺアのＴＳＶを含めることで、欠陥をもつＴＳＶの修復を可能とする。しかし、積層メモリデバイスのハードウェアオーバヘッドが過剰になるケースを低減させたり防いだりするためには、積層メモリにおける修復論理を最小限に抑える必要がある。
【００２１】
幾つかの実施形態では、自己修復論理、例えば、誤り訂正コード（ＥＣＣ）及びデータのリダイレクトを、スペアのＴＳＶの利用による、欠陥をもつＴＳＶの処理の修復用に採用することができる。幾つかの実施形態では、ＴＳＶ修復技術によって、欠陥をもつＴＳＶの処理を置き換えることにより欠陥をもつＴＳＶの動的な修復を行うことができるので、ＴＳＶ欠陥をもつ積層メモリデバイスの処理全体を行うことができるようにすることによって、デバイスの製造歩留り及び信頼性が向上する。幾つかの実施形態では、自己修復技術は、欠陥をもつＴＳＶを置き換えるために、デバイスの再ルーティング又は異なるエレメントへのシフト処理を必要としない。
【００２２】
幾つかの実施形態では、欠陥をもつＴＳＶを特定するための試験及び欠陥をもつＴＳＶの処理の自己修復は、様々な時点で行われてよく、及び、メモリデバイスの寿命の間には複数回実行されてよい。試験及び自己修復は、初期試験では静的であってよく、処理中には動的であってよい。例えば、ＴＳＶの処理の試験及び自己修復は、積層メモリデバイスの製造中に行われてもよいし、積層メモリを含む装置又はシステムの製造中に行われてもよい。更に、試験及び自己修復は、これら装置又はシステムの処理中に行われてもよい。  例としては、試験及び自己修復が、装置又はシステムの各電力投入サイクルで行われてよい。
【００２３】
幾つかの実施形態では、装置、システム、又は方法が、メモリデバイスのＴＳＶが転送するデータの誤り訂正を提供する。幾つかの実施形態では、積層メモリデバイスが、誤り訂正コードを利用する自己修復論理を含む。この手法では、送信側において、チェックビット（又は他の誤り訂正コード）が、複数のＴＳＶが転送するデータに基づいて生成される。例えば、チェックビットの生成において、各データバイトが全て利用されてよい。データはＴＳＶを経由して転送され、チェックビットはスペアのＴＳＶを経由して転送される。
【００２４】
受信側では、データ（生データ及びチェックビット）がデコードされ、破損したデータが訂正されることによって、欠陥をもつＴＳＶチャネルであるかに関わらず、正しいデータが積層メモリデバイスによって提供されるようにする。したがって、欠陥をもつＴＳＶが存在していようとも、誤り訂正論理は、チャネルからの破損したデータを訂正することができ、したがって、ＴＳＶの処理の置き換えを提供することができる。
【００２５】
特定の実装例では、特定の誤りが検出され訂正されてよく、又は、過剰な数の欠陥をもつＴＳＶが存在している状況等の場合には、特定の誤りが、訂正されなくても検出はされる。例えば、論理は、ＳＥＣ−ＤＥＤ（single error correction and double-error detection）、ＳＥＣ−ＤＡＥＣ（single-error-correction and double adjacent error correction）、及び、その他の訂正及び検出処理を提供してよい。一例としては、ＳＥＣ−ＤＡＥＣがＴＳＶの処理において特に有用である。これは、デバイスにおける欠陥が、互いに隣接するＴＳＶ間の問題を生じさせる場合があり、したがい、二重の隣接している誤りを訂正することに特定の価値がありうるからである。
【００２６】
誤り訂正コード及び誤り検出コードが一般的な例である複数の異なる種類の自己修復論理が、装置、システム、又は方法の実施形態で利用されてよい。例えばシングルビットの誤り訂正コードにおいては、データワードを利用してチェックビットが生成される。データワードのサイズがＤであり、ＳＥＣ−ＤＥＣ機能を有することが要求されるチェックビットの数がＣである場合には、Ｄ及びＣが式１の要件を満たしているときにＣが決定される。
【数１】
0006570498.tif 000002
【００２７】
したがって、データワードが３２ビット、６４ビット、及び１２８ビットである場合には、単一の誤り訂正を実行するためには、それぞれ、チェックビットが６、７、及び８ビット必要である。従って各３２ＴＳＶ、６４ＴＳＶ，又は１２８ＴＳＶは全て、誤り訂正コードを利用して修復プロセスを実行するために、６、７、又は８個のスペアのＴＳＶを有してよい。
【００２８】
幾つかの実施形態では、装置、システム、又は方法が、欠陥をもつＴＳＶからスペアのＴＳＶへのデータのリダイレクトを利用して、ＴＳＶの処理の修復を提供する。幾つかの実施形態では、ハードウェアマッピングプロセスが、自己修復プロセスを実行するべく、欠陥をもつＴＳＶチャネルをスペアのチャネルにマッピングする。この手法では、送信側で、マッピングマルチプレクサが利用されてよく、マルチプレクサのための選択ビットが動的又は静的に生成されてよい。幾つかの実施形態では、受信側にデマルチプレクサ論理が実装されており、選択ビットが同じようにして生成されてよい。動的な手法では、１又は複数の欠陥をもつＴＳＶを特定するために、自己診断回路（ＢＩＳＴ：Built-in Self Test）論理が実行されてよい。幾つかの実施形態では、送信側及び受信側でハードウェアマッピング論理を利用することにより、静的及び動的な修復が実行される。幾つかの実施形態では、静的及び動的な修復プロセスが、欠陥をもつＴＳＶをスペアのＴＳＶにルーティングするために、マルチプレクサ／デマルチプレクサ論理又はその他の類似した論理を利用する。
【００２９】
幾つかの実施形態では、メモリデバイスが、第１のメモリダイエレメントを含む１又は複数のメモリダイエレメントを有するメモリ積層体と、メモリ積層体に連結されたシステムエレメントとを含む。第１のメモリダイエレメントは、複数のＴＳＶを含み、該ＴＳＶは、データＴＳＶと、１又は複数のスペアのＴＳＶと、複数のデータＴＳＶのうち欠陥をもつＴＳＶの処理を修復する自己修復論理とを含み、欠陥をもつＴＳＶの処理の修復には、１又は複数のスペアのＴＳＶの利用が含まれる。
【００３０】
幾つかの実施形態では、方法は、積層メモリデバイスの試験を行うことを含み、積層メモリデバイスは、１又は複数のメモリダイエレメントを含むメモリ積層体と、前記メモリ積層体に連結されたシステムエレメントと、複数のシリコン貫通ビア（ＴＳＶ）とを含み、方法は、複数のＴＳＶのうち１又は複数の欠陥をもつＴＳＶを検出することと、１又は複数の欠陥をもつＴＳＶの処理を修復することとを含み、処理の修復には、１又は複数のスペアのＴＳＶの利用が含まれる。
【００３１】
幾つかの実施形態では、システムが、システムのデータを処理するプロセッサと、データを送信したり、データを受信したり、又は両方を行うための無指向性アンテナが連結されたトランスミッタ、レシーバ、又は両方と、データを格納するためのメモリとを備え、メモリは積層メモリデバイスを含む。幾つかの実施形態では、積層メモリデバイスは、第１のメモリダイエレメントを含む１又は複数のメモリダイエレメントを有するメモリ積層体と、メモリ積層体に連結されたシステムエレメントとを含み、第１のメモリダイエレメントは、複数のＴＳＶを含み、複数のＴＳＶは複数のデータＴＳＶと１又は複数のスペアのＴＳＶと、複数のデータＴＳＶのうち欠陥をもつＴＳＶの処理を修復する自己修復論理とを含み、修復には、１又は複数のスペアのＴＳＶの利用が含まれる。
【００３２】
図１は、３Ｄ積層メモリの実施形態を示す。図では、ＷｉｄｅＩＯメモリデバイス等の３Ｄ積層メモリデバイス１００が、ここではメモリ積層体と称されることもある１又は複数のＤＲＡＭメモリダイ層１２０に連結されたシステムエレメント１１０を含む。幾つかの実施形態では、システムエレメントは、システムオンチップ（ＳｏＣ）又はその他の類似したエレメントであってよい。この図では、ＤＲＡＭメモリダイ層が、第１のメモリダイ層１３０、第２のメモリダイ層１４０、第３のメモリダイ層１５０、及び、第４のメモリダイ層１６０である４つのメモリダイ層を含む。しかし実施形態において、メモリ積層体１２０内のメモリダイ層の数には特に制限はなく、メモリダイ層の数はこれより多くても少なくてもよい。各ダイ層は、１又は複数のスライス又は部分を含んでよく、及び、１又は複数の異なるチャネルを有してよい。各ダイ層は、熱問題を解決するためのＴＣＳＲ（温度補償された自己リフレッシュ：temperature compensated self-refresh）回路を含んでよく、ＴＣＳＲ及びモードレジスタ（ＭＲ）は、デバイスの管理論理の一部であってよく、ＭＣは、ＴＣＳＲによりリフレッシュレートを調節するために熱オフセットビットを含んでよい。ダイ層及びシステムエレメントは、互いに熱的に結合されていてよい。
【００３３】
他のエレメントのなかで、システムエレメント１１０は、メモリ積層体１２０のための、ＷｉｄｅＩＯメモリコントローラ等のメモリコントローラ１１２を含んでよい。幾つかの実施形態では、各メモリダイ層が（この図の第４のメモリダイ層１６０等の最上部（又は最外部）メモリダイ層などは除く場合もあるだろうが）、メモリダイ層内に経路を提供するために、複数のシリコン貫通ビア（ＴＳＶ）１０５と、１又は複数のスペアのＴＳＶ１０７とを含む。
【００３４】
幾つかの実施形態では、積層メモリデバイス１００は、スペアのＴＳＶ１０７を利用してＴＳＶの処理の自己修復を提供する。幾つかの実施形態では、メモリダイ層１２０の１又は複数が、欠陥をもつＴＳＶを検出するために、検出論理を含む。検出論理は、メモリダイ層のＢＩＳＴエレメントを含んでよい。幾つかの実施形態では、メモリダイ層１２０の１又は複数が、欠陥をもつＴＳＶのためのＴＳＶの処理の修復を提供するために、スペアのＴＳＶ自己修復論理（例えば、第１のメモリダイ層１３０内に示されている自己修復論理１３２を含む。幾つかの実施形態では、自己修復論理１３２は、スペアのＴＳＶを利用する誤り訂正論理を含んでよく、この誤り訂正論理は、１又は複数の欠陥をもつＴＳＶが生じる誤りを訂正する。幾つかの実施形態では、スペアのＴＳＶ論理は、欠陥をもつＴＳＶのデータをスペアのＴＳＶ内に再ルーティングさせるべく、マルチプレクス及びデマルチプレクス処理を含んでよい。
【００３５】
図２は、誤り訂正コードの生成を利用して、欠陥をもつＴＳＶの処理の置き換えを提供する自己修復装置またはシステムの実施形態を示す。図２は、受信されたデータワードに基づいてチェックビットを生成するハードウェアアーキテクチャの実施形態を示す。しかし、実施形態は、いずれかの特定の誤り訂正構造に限定はされない。幾つかの実施形態では、欠陥をもつＴＳＶの位置に関わらず、破損したデータがＥＣＣスキームによって復元されてよい。
【００３６】
この図では、メモリ装置又はシステム２００が、複数のＴＳＶ２１０を含み、複数のＴＳＶ２１０は１又は複数のスペアのＴＳＶ２１５を含む。データを受信することが意図されている、スペアではないＴＳＶは、ここではデータＴＳＶと称されてよい。図示されているように、いずれかの時点で、ＴＳＶ２２０が欠陥になる。図示されているように、複数のＴＳＶ２１０のうちのデータＴＳＶへの入力は、チェックビット生成器２２５（又は他の誤り訂正コード生成器、図３の誤り訂正コード生成器３００を含む）にも接続されている。幾つかの実施形態では、チェックビット生成器２２５は、スペアのＴＳＶ２１５を介した送信のためにチェックビットを生成し、チェックビットは、欠陥をもつＴＳＶ２２０によって破損したデータの訂正に利用される。
【００３７】
図３は、装置又はシステムの実施形態における誤り訂正コードの生成を示す。幾つかの実施形態では、誤り訂正コード生成器３００（例えば図２に示すチェックビット生成器２２５）が、複数のＴＳＶを宛先とする各データビット入力３０５（例えば図２に示す複数のＴＳＶ２１０のうちのデータＴＳＶ）を受け取る。
【００３８】
この特定の実装例においては、誤り訂正コード生成器３００が、ＴＳＶのための自己修復プロセスで利用するためのチェックビット３５０を生成するための、複数の排他的論理和エレメント（ＸＯＲ３２０、３２５、３３０、及び３３５）を含む。しかし、メモリ装置またはシステムの実施形態は、いずれか特定の誤り訂正コード生成器の実装例に限定はされない。
【００３９】
図４は、欠陥をもつＴＳＶの処理の自己修復を提供する装置またはシステムのための誤り訂正エレメントの実施形態を示す。幾つかの実施形態では、メモリ装置又はシステム４００は、欠陥をもつＴＳＶの処理の自己修復を提供する誤り訂正論理４５０を含む。幾つかの実施形態では、訂正論理は、接続４２５に連結された複数のＴＳＶ４１０からデータを受信して、該ＴＳＶはスペアのＴＳＶ４１５を含み、スペアのＴＳＶは、スペアではないＴＳＶを介して送信されるデータに基づいて生成された誤り訂正コードを提供するために利用される。
【００４０】
この例では、ＴＳＶは、欠陥をもつＴＳＶ４２０等の１又は複数の欠陥をもつＴＳＶを含む。幾つかの実施形態では、メモリ装置又はシステムは、欠陥をもつＴＳＶが生じる誤りの訂正を提供することによって、欠陥をもつＴＳＶ４２０の処理の自己修復を提供するための誤り訂正論理を利用する。
【００４１】
図５は、欠陥をもつＴＳＶの、スペアのＴＳＶでの代替を利用して、ＴＳＶの処理の自己修復を提供する装置及びシステムを示す。幾つかの実施形態では、静的及び動的な修復に利用されてよいハードウェアマッピングプロセスが、欠陥をもつＴＳＶを宛先とするデータをスペアのＴＳＶにルーティングするマルチプレクサ／デマルチプレクサ論理を利用する。
【００４２】
幾つかの実施形態では、メモリ装置又はシステム５００は、ＴＳＶ５１０のセットを宛先とする複数の関数値５０５を受信し、装置又はシステム５００のＴＳＶは、更に、１又は複数のスペアのＴＳＶ５１５も含んでいる。幾つかの実施形態では、装置又はシステムは、マルチプレクサ５３０を含み、マルチプレクサ５３０は、欠陥をもつＴＳＶのためのデータをスペアのＴＳＶにルーティングするべく、欠陥をもつＴＳＶが存在するデータラインを選択するために利用される。幾つかの実施形態では、スペアのＴＳＶを介してデータを送信することによって、関連するデータを送信する際に、欠陥をもつＴＳＶの処理を自己修復することができる。
【００４３】
図５は、スペアのチャネルにデータを再ルーティングするためにマルチプレクサエレメントが利用される特定の実装例を示している。しかし、実施形態はこの特定の実装例に限定はされず、スペアのＴＳＶを利用した送信のために欠陥をもつＴＳＶのためのデータの選択を提供する任意のエレメントを利用してよい。例えば、マルチプレクサ論理は、標準的なセル、パストランジスタ、又は、原始的な論理ゲートを利用して実装されてよい。或る実施形態でパストランジスタ論理の実装が選択された場合には、パストランジスタ論理は、遅延均衡化（delay balancing）のためにメモリデバイスの全てのチャネルに追加されてよい。
【００４４】
特定の例において、複数のＴＳＶのうちの第３のＴＳＶが欠陥であると判断されると（例えば図５に示すように）、静的処理のためにヒューズによって欠陥の位置が特定されてよく、ヒューズ５４０は、各送信ＴＳＶについて図示されている。ヒューズは、図５では「１」又は「０」として表されている（「１」は、欠陥の位置を示し、「０」は、欠陥をもたない位置を示す）。この実装例では、欠陥の位置のビットを、マルチプレクス／デマルチプレクス選択ビットとして利用している。しかし実施形態は、マルチプレクサ及びデマルチプレクサ処理のための選択データのこの特定の実装例に限定はされない。
【００４５】
図６は、欠陥をもつＴＳＶからのデータを代替するためにスペアのＴＳＶのデータの利用を提供する装置又はシステムの実施形態を示す。幾つかの実施形態では、メモリ装置又はシステム６００が、関数値６０５を転送するために複数のＴＳＶ６１０を含み、該ＴＳＶは、欠陥をもつＴＳＶの処理の自己修復に利用するための１又は複数のスペアのＴＳＶ６１５を含む。この図では、ＴＳＶ６２０に欠陥があり、その結果、このＴＳＶを宛先とするデータは、１又は複数のスペアのＴＳＶ６１５のうちの代替ＴＳＶによって送信されたものである。幾つかの実施形態では、装置又はシステム６００は、スペアのＴＳＶ６１５が受信したデータを、欠陥をもつＴＳＶ６２０の正しい位置へ送るときに利用されるデマルチプレクサ６５０を含む。この図には含まれていないが、デマルチプレクサの選択は、図５に示すようなヒューズを含んでよい。
【００４６】
図７は、デバイス又はシステムにおける欠陥をもつＴＳＶの特定を示す。この図では、複数のＴＳＶ７１０が、１又は複数の欠陥をもつＴＳＶ７２０を含んでよい。ある時点で、ＴＳＶの試験を行ってよく、この試験には、システムの装置のメモリダイエレメントにおいてＢＩＳＴ回路を利用することが含まれてよい。この図では、試験シーケンスが、全て「１」を含む、様々な入力７０５の入力を含んでよい。この図では、欠陥をもつＴＳＶ７２０は、誤った「０」値を出力７３５に提供する。幾つかの実施形態では、装置又はシステムは、ＴＳＶ７２０が欠陥であると特定するべく、及び、この情報を利用してＴＳＶの処理の自己修復を提供するべく動作する。
【００４７】
幾つかの実施形態では、動的な修復のために、ＢＩＳＴエンジンが、初期ファームウェア起動／リセットシーケンスの一部として実行されてよい。幾つかの実施形態では、ハードウェアは、欠陥をもつ（failing）チャネルを動的に検出するべく実装されてよい。例えば、ハードウェア実装には、読み出された不整合の数を記録しておくためのカウンタが含まれてよく、予想される読み出し数を、読み出された不整合の総数と比較するコンパレータが実装される。不整合の数が、予想される読み出し数に等しい場合には、欠陥をもつＴＳＶチャネルを特定することができる。一例として、ＤＲＡＭは４つのエントリを有してよく、各エントリが３２の幅を有する。この例では、ＢＩＳＴエンジンが、全て「１」を各エントリに書き込み、４つのエントリの各エントリを読み出す。読み出された不整合が４に等しい場合、且つ、不整合の全てが同じ欠陥ビットを示している場合には（例えばデータビット２５）、データビット２５に対応しているＴＳＶチャネルが欠陥であり、置き換えが必要である。幾つかの実施形態では、欠陥をもつチャネルの位置が特定されると、ファームウェア、ｕＣｏｄｅ、又は任意の他のデータビットプログラミング方法等の複数の異なる方法のいずれかで、マルチプレクス／デマルチプレクス選択ビットがプログラミングされてよい。
【００４８】
図８は、欠陥をもつＴＳＶの処理を修復するために、積層メモリデバイスにおいてスペアのＴＳＶを利用するプロセスの実施形態を示すフローチャートである。この図では、積層メモリデバイスのための試験が実行されてよく（ステップ８０５）、積層メモリデバイスは、スペアのＴＳＶと、欠陥をもつＴＳＶの処理の自己修復を提供する論理とを含んでいる。幾つかの実施形態では、１又は複数の欠陥をもつＴＳＶが積層メモリデバイスから特定されたかを判断するための試験があってよい（ステップ８１０）。  欠陥をもつＴＳＶが特定されなかった場合には、通常の処理を開始し、又は、続け８１５、実装によっては、この後に、メモリデバイスを含む装置又はシステムの起動の試験等の、メモリデバイスの再テスト期間（ステップ８０５）が続いて良い。
【００４９】
幾つかの実施形態では、ＴＳＶの試験は、自己修復の実装に応じて変更されてよい。幾つかの実施形態では、試験は、１又は複数のスペアのＴＳＶを介した送信のための誤り訂正ビットの生成を含んでよい。幾つかの実施形態では、試験は、メモリデバイスのＢＩＳＴ回路を利用する試験を含んでよい。
【００５０】
幾つかの実施形態では、１又は複数の欠陥をもつＴＳＶが特定されると８１０、１又は複数のスペアのＴＳＶを利用して欠陥をもつＴＳＶの処理の自己修復を提供するための処理が実行される８２０。
【００５１】
幾つかの実施形態（プロセスＡに示すような）では、自己修復が、スペアのＴＳＶを介して送信された、生成された誤り訂正ビットを受信することを含む８２５。幾つかの実施形態では、欠陥をもつＴＳＶのための訂正されたデータが、誤り訂正論理を利用して生成され８３０、訂正されたデータは、受信したデータ及び誤り訂正データに基づいている。メモリデバイス処理は、次に、訂正されたデータを利用して続けられ８３５、メモリデバイスの通常の処理の開始、又は継続が可能となる８１５。
【００５２】
幾つかの実施形態（プロセスＢに示すような）では、自己修復が、各欠陥をもつＴＳＶのためのスペアのＴＳＶを特定すること８５０を含み、スペアのＴＳＶに、欠陥をもつＴＳＶを宛先とするデータを送るべくマルチプレクサ（又はその他の論理エレメント）を設定すること８５５を含む。幾つかの実施形態では、特定されたスペアのＴＳＶから、１又は複数の欠陥をもつＴＳＶのための適切なデータ接続にデータを送るべくデマルチプレクサが設定される８６０。次にメモリデバイス処理は、スペアのＴＳＶデータ経路を利用して続けられ８６５、メモリデバイスの通常の処理の開始、又は継続が可能となる８１５。
【００５３】
図９は、スペアのＴＳＶを利用した欠陥をもつＴＳＶの処理の修復のためのエレメントを含む装置又はシステムの実施形態を示す。コンピューティングデバイス９００はコンピューティングデバイスを表し、これは、モバイルコンピューティングデバイス、例えば、ラップトップコンピュータ、タブレットコンピュータ（別個のキーボードがないが、タッチスクリーンをもつデバイス、タッチスクリーン及びキーボードの両方をもつデバイス、迅速に開始する機能をもつデバイス（「迅速にＯＮ」処理（"instant on" operation）と称される）、及び、一般的に処理においてネットワークに接続されるデバイス（「常に接続（always connected）」と称される）、モバイルフォンもしくはスマートフォン、無線利用可能なｅ−リーダ（wireless-enabled e-reader）、又はその他の無線モバイルデバイスを含む。特定のコンポーネントは一般的に示されており、デバイス９００にはこれらデバイスの全てのコンポーネントは示されていないことを理解されたい。コンポーネントは、１又は複数のバスまたはその他の接続９０５によって接続されてよい。
【００５４】
デバイス９００は、デバイス９００の一次的プロセシング処理を実行するプロセッサ９１０を含む。プロセッサ９１０は、１又は複数の物理的デバイスを含むことができ、これは、マイクロプロセッサ、アプリケーションプロセッサ、マイクロコントローラ、プログラム可能論理デバイス、又はその他の処理手段等である。プロセッサ９１０が実行するプロセシング処理は、アプリケーション、デバイス機能、又はこれら両方が実行されるオペレーティングプラットフォーム又はオペレーティングシステムの実行を含む。プロセシング処理は、人間のユーザ又はその他のデバイスに対するＩ／Ｏ（入力／出力）に関する処理、電力管理に関する処理、又は、別のデバイスにデバイス９００を接続することにする処理を含む。プロセシング処理は更に、オーディオＩ／Ｏ、表示Ｉ／Ｏ、又は両方に関する処理を含んでよい。
【００５５】
一実施形態では、デバイス９００は、オーディオサブシステム９２０を含み、これは、オーディオ機能をコンピューティングデバイスに提供することに関するハードウェア（オーディオハードウェア及びオーディオ回路等）及びソフトウェア（ドライバ及びコーデック等）コンポーネントを表す。オーディオ機能は、スピーカ、ヘッドフォン、又は、これらオーディオ出力及びマイクロホン入力の両方を含むことができる。これら機能のためのデバイスは、デバイス９００内に集積することもでき、又は、デバイス９００に接続させることもできる。一実施形態では、ユーザは、プロセッサ９１０により受信されて処理されるオーディオコマンドを提供することによって、デバイス９００と相互伝達する。
【００５６】
表示サブシステム９３０は、コンピューティングデバイスと相互伝達させるべくユーザに対して視覚、接触、又は両方のエレメントをもつ表示を提供するハードウェア（例えば表示デバイス）及びソフトウェア（例えばドライバ）コンポーネントを表す。表示サブシステム９３０は、ユーザに対して表示を提供するために利用される特定のスクリーン又はハードウェアデバイスを含む表示インタフェース９３２を含む。一実施形態では、表示インタフェース９３２は、表示に関連した少なくともいくつかの処理を実行するために、プロセッサ９１０とは別の論理を含む。一実施形態では、表示サブシステム９３０は、出力及び入力を両方ともユーザに提供するタッチスクリーンデバイスを含む。
【００５７】
Ｉ／Ｏコントローラ９４０は、ユーザとの相互伝達に関するハードウェアデバイス及びソフトウェアコンポーネントを表す。Ｉ／Ｏコントローラ９４０は、オーディオサブシステム９２０、表示サブシステム９３０、又はこれらサブシステムの両方の一部であるハードウェアを管理するべく動作することができる。加えて、Ｉ／Ｏコントローラ９４０は、デバイス９００に接続する更なるデバイスのための接続点を示し、これを介してユーザがシステムと相互伝達することができる。例えば、デバイス９００に接続することができるデバイスは、マイクロホンデバイス、スピーカ、又はステレオシステム、ビデオシステム、又は、他の表示デバイス、キーボードもしくはキーパッドデバイス、又は、カードリーダ又はその他のデバイス等の特定のアプリケーションとともに利用される他のＩ／Ｏデバイスを含んでよい。
【００５８】
上述したように、Ｉ／Ｏコントローラ９４０は、オーディオサブシステム９２０、表示サブシステム９３０、又はこれらサブシステムの両方と相互伝達してよい。例えば、マイクロホン又は他のオーディオデバイスを介した入力は、デバイス９００の１又は複数のアプリケーションまたは機能についての入力又はコマンドを提供することができる。加えて、オーディオ出力を、表示出力の代わりに、またはこれに加えて提供することができる。別の例では、表示サブシステムがタッチスクリーンを含む場合、表示デバイスは、更に、入力デバイスとしても動作して、これは、少なくとも部分的にＩ／Ｏコントローラ９４０により管理可能である。更に、Ｉ／Ｏコントローラ９４０が管理するＩ／Ｏ機能を提供するために更なるボタン又はスイッチがデバイス９００上に存在していてもよい。
【００５９】
一実施形態では、Ｉ／Ｏコントローラ９４０は、加速度計、カメラ、光センサ、もしくは他の環境センサ、又は、デバイス９００に含めることができる他のハードウェア等のデバイスを管理する。入力は、直接ユーザ相互伝達、及び、環境入力をシステムに提供してその処理に影響を与えること（例えば、雑音のフィルタリング、輝度（brightness）検出のためにディスプレイを調節すること、フラッシュをカメラで利用すること、又はその他の特徴）、の一部であってもよい。
【００６０】
一実施形態では、デバイス９００は、バッテリ電力利用、バッテリの充電、及び、節電処理に関する特徴を管理する電力管理９５０を含む。
【００６１】
幾つかの実施形態では、メモリサブシステム９６０は、デバイス９００に情報を格納するためのメモリデバイスを含む。プロセッサ９１０は、メモリサブシステム９６０のエレメントからデータを読み出したり、該エレメントにデータを書き込んだりしてよい。メモリは、不揮発性（メモリデバイスへの電力が中断された場合に状態が変更されない）メモリデバイス、揮発性（メモリデバイスへの電力が中断された場合に不定（indeterminate）状態をもつ）メモリデバイス、又はこれらメモリ両方を含むことができる。メモリは、アプリケーションデータ、ユーザデータ、音楽、写真、ドキュメント、又はその他のデータ、及び、デバイス９００のアプリケーション及び機能の実行に関連したシステムデータ（長期的であっても一時的であってもよい）を格納することができる。
【００６２】
幾つかの実施形態では、メモリサブシステム９６０は、積層メモリデバイス９６２を含んでよく、積層メモリデバイス９６２は、１又は複数のメモリダイ層とシステムエレメントとを含む。幾つかの実施形態では、積層メモリデバイス９６２は、スペアのＴＳＶ自己修復論理９６４を含み、自己修復論理９６４は、積層メモリデバイスのスペアのＴＳＶを利用して、欠陥をもつＴＳＶの処理の置き換えを提供する。
【００６３】
接続９７０は、ハードウェアデバイス（例えば、無線通信、有線通信、または両方のためのコネクタ及び通信ハードウェア）及びソフトウェアコンポーネント（例えばドライバ、プロトコルスタック）を含み、デバイス９００に、外部デバイスと通信させる。デバイスは、別個のデバイスであってもよく、例えば、他のコンピューティングデバイス、無線アクセスポイント又は基地局、及び、ヘッドセット、プリンタ、又はその他のデバイス等の周辺機器であってもよい。
【００６４】
接続９７０は、複数の異なるタイプの接続を含むことができる。一般的にいうと、デバイス９００は、セルラー接続９７２及び無線接続９７４を含むものとして示されている。セルラー接続９７２は、一般的に、無線通信事業者が提供するセルラーネットワーク接続のことであり、例えば、４Ｇ／ＬＴＥ（Long Term Evolution）、ＧＳＭ（登録商標）（global system for mobile communications）又はこれらの変更バージョンもしくは派生バージョン、ＣＤＭＡ（符号分割多元接続）又はこれらの変更バージョンもしくは派生バージョン、ＴＤＭ（時分割多重）又はこれらの変更バージョンもしくは派生バージョン、又は、他のセルラーサービス規格により提供される。無線接続９７４は、セルラー方式ではない無線接続のことであり、パーソナルエリアネットワーク（Ｂｌｕｅｔｏｏｔｈ（登録商標）等）、ローカルエリアネットワーク（ＷｉＦｉ等）、ワイドエリアネットワーク（ＷｉＭａｘ等）、及び、他の無線通信を含むことができる。接続は、１又は複数の無指向性又は指向性アンテナ９７６を含んでよい。
【００６５】
周辺接続９８０は、周辺接続を行うための、ハードウェアインタフェース及びコネクタ、並びに、ソフトウェアコンポーネント（例えばドライバ、プロトコルスタック）を含む。デバイス９００は、他のコンピューティングデバイスへの周辺デバイス（「へ」９８２）であってもよいし、及び、周辺デバイスが接続されていてもよい（「から」９８４）。デバイス９００は、通常、デバイス９００上のコンテンツを管理する（例えばダウンロード、アップロード、変更、又は同期する）等のために、他のコンピューティングデバイスに接続する「ドッキング」コネクタを有する。加えて、ドッキングコネクタは、デバイス９００に、例えば、オーディオビジュアル又はその他のシステムへのコンテンツ出力を制御させる、特定の周辺機器に接続することをデバイス９００に可能とする。
【００６６】
専用の（proprietary）ドッキングコネクタ又はその他の専用の接続ハードウェアに加えて、デバイス９００は、共通の又は標準に基づく（standards-based）コネクタを介して周辺接続９８０を行うことができる。共通のタイプには、ユニバーサルシリアルバス（ＵＳＢ）コネクタ（複数の異なるハードウェアインタフェースのいずれかを含むことができる）、ＭｉｎｉＤｉｓｐｌａｙＰｏｒｔ（ＭＤＰ）を含むＤｉｓｐｌａｙＰｏｒｔ、高品位マルチメディアインタフェース（ＨＤＭＩ（登録商標））、Ｆｉｒｅｗｉｒｅ（登録商標）、又はその他のタイプを含むことができる。
【００６７】
図１０は、スペアのＴＳＶを利用して欠陥をもつＴＳＶの処理を修復するためのエレメントを有する積層メモリを含むコンピューティングシステムの実施形態を示す。コンピューティングシステムは、コンピュータ、サーバ、ゲームコンソール、又はその他のコンピューティング装置を含んでよい。この図では、本記載にとって密接な関係がない特定の標準的かつ公知のコンポーネントは、示されていない。幾つかの実施形態では、コンピューティングシステム１０００は、データの送信のための、相互接続もしくはクロスバー１００５又は他の通信手段を含む。コンピューティングシステム１０００は、情報を処理するべく、相互接続１００５に連結された１又は複数のプロセッサ１０１０等の処理手段を含んでよい。プロセッサ１０１０は、１又は複数の物理的プロセッサ及び１又は複数の論理的プロセッサを含んでよい。相互接続１００５は、簡略化を期して単一の相互接続として示されているが、複数の異なる相互接続又はバスを表してもよく、これら相互接続に対するコンポーネント接続は様々であってよい。図１０に示されている相互接続１００５は、１又は複数の別個の物理的バス、ポイントツーポイント接続のいずれか、又は、これら両方であって、適切なブリッジ、アダプタ、又はコントローラによって接続されているものを表す、抽象的概念である。
【００６８】
幾つかの実施形態では、コンピューティングシステム１０００は、更に、プロセッサ１０１０が実行する情報及び命令を格納するために、メインメモリ１０１２として、ランダムアクセスメモリ（RAM)又は他のダイナミックストレージデバイス又はエレメントを含む。ＲＡＭメモリは、メモリコンテンツのリフレッシュを必要とするダイナミックランダムアクセスメモリ（ＤＲＡＭ）、及び、コンテンツのリフレッシュを必要としないが、コストが高いスタティックランダムアクセスメモリ（ＳＲＡＭ）とを含む。幾つかの実施形態では、メインメモリは、コンピューティングシステムのユーザによるネットワーク閲覧に利用されるブラウザアプリケーションを含むアプリケーションの有効容量（active storage）を含んでよい。ＤＲＡＭメモリは、信号を制御するためのクロック信号を含む、同期型ダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）、及び、ＥＤＯ  ＤＲＡＭ（extended data-out dynamic random access memory）を含んでよい。幾つかの実施形態では、システムのメモリは、特定のレジスタ又は他の特定用途向けメモリを含んでよい。
【００６９】
幾つかの実施形態では、メインメモリ１０１２は積層メモリ１０１４を含み、積層メモリ１０１４は、スペアのＴＳＶ自己修復論理１０１５を含む。
【００７０】
コンピューティングシステム１０００は更に、プロセッサ１０１０のための静的情報及び命令を格納するための、読み出し専用メモリ（ＲＯＭ）１０１６又は他の静的ストレージデバイスを含んでよい。コンピューティングシステム１０００は、特定のエレメントの格納のために１又は複数の不揮発性メモリエレメント１０１８を含んでよい。
【００７１】
幾つかの実施形態では、コンピューティングシステム１０００は、１又は複数の入力デバイス１０３０を含み、入力デバイス１０３０は、キーボード、マウス、タッチパッド、音声コマンド認識、ジェスチャー認識、又は、コンピューティングシステムに入力を提供するための他のデバイスのうち１又は複数を含む。
【００７２】
コンピューティングシステム１０００は、更に、相互接続１００５を介して出力ディスプレイ１０４０に連結されてよい。幾つかの実施形態では、ディスプレイ１０４０は、情報又はコンテンツをユーザに対して表示するための、液晶ディスプレイ（ＬＣＤ）、又は他のディスプレイ技術を含んでよい。幾つかの環境においては、ディスプレイ１０４０が、入力デバイスの少なくとも一部としても利用されるタッチスクリーンを含んでよい。幾つかの環境においては、ディスプレイ１０４０は、オーディオ情報を提供するためのスピーカ等のオーディオデバイスであってもよいし、該オーディオデバイスを含んでもよい。
【００７３】
１又は複数のトランスミッタ又はレシーバ１０４５が、相互接続１００５に連結されてもよい。幾つかの実施形態では、コンピューティングシステム１０００は、データの受信または送信のために１又は複数のポート１０５０を含んでよい。コンピューティングシステム１０００は、更に、無線信号を介してデータを受信するために、１又は複数の無指向性又は指向性アンテナ１０５５を含んでよい。
【００７４】
コンピューティングシステム１０００は、電力デバイス又はシステム１０６０を含んでもよく、これには、電源、バッテリ、太陽電池、燃料電池、又は電力を提供または生成するための他のシステム又はデバイスが含まれてよい。電力デバイス又はシステム１０６０が提供する電力は、コンピューティングシステム１０００のエレメントに適宜配電されてよい。
【００７５】
上の記載は、説明を意図したものであり、本発明の完全な理解を提供するために複数の具体的な詳細を述べている。しかし当業者には、本発明がこれらの具体的な詳細がなくても実施可能であることが明らかである。他の例では、公知の構造及びデバイスはブロック図の形態で示している場合がある。例示されているコンポーネントの間の中間的な構造が存在する場合がある。ここで記載又は図示するコンポーネントは、記載又は図示されていない更なる入力又は出力を有してよい。
【００７６】
様々な実施形態は、様々なプロセスを含んでよい。これらのプロセスは、ハードウェアコンポーネントにより実行されてもよいし、コンピュータプログラム又はマシン実行可能な命令によって具現化されてもよく、該命令をプログラミングされた汎用又は専用プロセッサ又は論理回路に、該プロセスを実行させるために利用されてよい。あるいは、プロセスは、ハードウェアとソフトウェアとの組み合わせによって実行されてもよい。
【００７７】
様々な実施形態の各部分は、コンピュータプログラムプロダクトとして提供されてもよく、コンピュータプログラムプロダクトは、コンピュータプログラム命令が格納された非一時的なコンピュータ可読記憶媒体を含んでよく、これは、具体的な実施形態におけるプロセスを実行するための１又は複数のプロセッサによって実行されるべくコンピュータ（又は他の電子デバイス）をプログラミングするために利用されてよい。コンピュータ可読媒体は、これらに限定はされないが、フロッピー（登録商標）ディスク、光学ディスク、コンパクトディスク読み出し専用メモリ（ＣＤ−ＲＯＭ）、及び光磁気ディスク、読み出し専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、消去可能かつプログラム可能な読み出し専用メモリ（ＥＰＲＯＭ）、電気的に消去可能かつプログラム可能な読み出し専用メモリ（ＥＥＰＲＯＭ）、磁気又は光学カード、フラッシュメモリ、又は、電子命令を格納するために適した他のタイプのコンピュータ可読媒体を含んでよい。更に、実施形態は更に、コンピュータプログラムプロダクトとしてダウンロードされてもよく、プログラムが、遠隔のコンピュータから要求を発しているコンピュータに転送されてよい。
【００７８】
方法の多くは、最も基本的な形で記載されているが、本発明の範囲の基本的な範囲から逸脱せずに、方法のいずれかにプロセスを追加したり、いずれかからプロセスを削除したりすることができ、記載されたメッセージのいずれかに情報を追加したり、いずれかから情報を削除したりすることもできる。当業者には、多くの更なる変形例及び適合例が可能であることが明らかである。特定の実施形態は、本発明を限定するためではなく、本発明を例示するために提供されている。本発明の実施形態の範囲は、上述した特定の例によってではなく以下の請求項によってのみ判断されるべきである。
【００７９】
エレメント「Ａ」がエレメント「Ｂ」と、またはこれに連結されているという場合、エレメントＡはエレメントＢに直接連結されていてもよいし、例えばエレメントＣを介して間接的にエレメントＢに連結されていてもよい。明細書又は請求項で、コンポーネント、特徴、構造、プロセス、又は特性Ａが、コンポーネント、特徴、構造、プロセス、又は特性Ｂを「生じさせる」と書かれている場合には、「Ａ」が、「Ｂ」の少なくとも部分的な原因であることを意味するが、「Ｂ」を生じさせるのを助けた少なくとも１つの他のコンポーネント、特徴、構造、プロセス、又は特性が存在している可能性もある。明細書で、コンポーネント、特徴、構造、プロセス、又は特性が、含まれ「てもよい（may）」、「てよいかもしれない（might）」又は「ることがあるかもしれない（could）」などと示している場合には、この特定のコンポーネント、特徴、構造、プロセス、又は特性は、含まれることが必須ではない。明細書又は請求項が、或る、又は、１つの（「a」「an」）エレメントと述べている場合、これは、記載されているエレメントが1つだけあることを意味するわけではない。
【００８０】
実施形態は、本発明の実装例又は例示である。明細書における"ある実施形態"、"一実施形態"、"幾つかの実施形態"、又は"他の実施形態"といった言及は、実施形態と関連させて記載されている特定の特徴、構造又は特性が、少なくとも幾つかの実施形態に含まれることを意味しているが、必ずしも全ての実施形態に含まれることを意味しているわけではない。"ある実施形態"、"一実施形態"、又は"幾つかの実施形態"が幾つか記載されていても、必ずしもこれらが全て同じ実施形態を言及しているわけではない。本発明の例示的な実施形態の前述した記載では、開示をまとめるため、及び、様々な発明の思想の１又は複数の理解を助けるために、様々な特徴が単一の実施形態、図、又は記載にまとめられている場合があることが理解されるだろう。しかしこの開示方法は、請求されている発明が、各請求項に明示されている特徴以外の特徴を必要としているという意図を反映したものと解釈されるべきではない。むしろ、以下の請求項に反映されているように、発明の側面は、単一の前述した開示実施形態の全ての特徴未満に存在している。従って請求項が本記載に明示的に組み込まれており、各請求項がそれ自身が本発明の別個の実施形態として成り立つことをここに示す。
本実施形態の例を下記の各項目として示す。
［項目１］
第１のメモリダイエレメントを含む１又は複数のメモリダイエレメントを有するメモリ積層体と、
前記メモリ積層体に連結されたシステムエレメントと
を備えるメモリデバイスであって、
前記第１のメモリダイエレメントは、
複数のデータシリコン貫通ビア（複数のデータＴＳＶ）と１又は複数のスペアのＴＳＶとを含む複数のＴＳＶと、
前記複数のデータＴＳＶのうち欠陥をもつＴＳＶの処理を修復するための自己修復論理と
を含み、
前記欠陥をもつＴＳＶの前記処理の修復は、前記１又は複数のスペアのＴＳＶの利用を含む、メモリデバイス。
［項目２］
前記自己修復論理は、前記複数のデータＴＳＶのためのデータに基づいて誤り訂正コードを生成する誤り訂正コード生成器を含み、
前記誤り訂正コードは、前記１又は複数のスペアのＴＳＶを介して転送される、項目１に記載のメモリデバイス。
［項目３］
前記自己修復論理は、更に、前記欠陥をもつＴＳＶのための訂正されたデータを生成する誤り訂正論理を含む、項目２に記載のメモリデバイス。
［項目４］
前記自己修復論理は、前記欠陥をもつＴＳＶを検出するための検出エレメントを含む、項目１に記載のメモリデバイス。
［項目５］
前記自己修復論理は、前記欠陥をもつＴＳＶを宛先とするデータを、第１のスペアのＴＳＶに送るマルチプレクサエレメントを含む、項目４に記載のメモリデバイス。
［項目６］
前記自己修復論理は、更に、前記第１のスペアのＴＳＶで受け取ったデータを、前記欠陥をもつＴＳＶのための接続に送るデマルチプレクサエレメントを含む、項目５に記載のメモリデバイス。
［項目７］
前記自己修復論理は、前記メモリデバイスの製造中に、欠陥をもつＴＳＶの処理の静的な修復を提供する、項目１から６の何れか１項に記載のメモリデバイス。
［項目８］
前記自己修復論理は、前記メモリデバイスの処理中に、欠陥をもつＴＳＶの処理の動的な修復を提供する、項目１から７の何れか１項に記載のメモリデバイス。
［項目９］
前記メモリデバイスはＷｉｄｅＩＯ対応デバイスである、項目１から８の何れか１項に記載のメモリデバイス。
［項目１０］
１又は複数のメモリダイエレメントを含むメモリ積層体と、前記メモリ積層体に連結されたシステムエレメントと、複数のシリコン貫通ビア（複数のＴＳＶ）とを含む積層メモリデバイスの試験を実行する段階と、
前記複数のＴＳＶのうち１又は複数の欠陥をもつＴＳＶを検出する段階と、
前記１又は複数の欠陥をもつＴＳＶの処理を修復する段階と
を備え、
前記処理の修復には、前記複数のＴＳＶのうちの１又は複数のスペアのＴＳＶの利用が含まれる、方法。
［項目１１］
前記１又は複数の欠陥をもつＴＳＶの前記処理を修復する段階は、
前記複数のＴＳＶのうちの複数のデータＴＳＶのためのデータに基づいて誤り訂正コードを生成する段階を有する、項目１０に記載の方法。
［項目１２］
前記１又は複数のスペアのＴＳＶを介して前記誤り訂正コードを転送する段階を更に備える、項目１１に記載の方法。
［項目１３］
前記１又は複数の欠陥をもつＴＳＶのための訂正されたデータを生成する段階を更に備える、項目１０から１２の何れか１項に記載の方法。
［項目１４］
前記１又は複数の欠陥をもつＴＳＶの前記処理を修復する段階は、
第１の欠陥をもつＴＳＶを宛先とするデータを、第１のスペアのＴＳＶに送る段階を有する、項目１０に記載の方法。
［項目１５］
前記１又は複数の欠陥をもつＴＳＶの前記処理を修復する段階は、
前記第１のスペアのＴＳＶで受け取ったデータを、前記第１の欠陥をもつＴＳＶのための接続に送る段階を更に有する、項目１４に記載の方法。
［項目１６］
前記１又は複数の欠陥をもつＴＳＶの前記処理を修復する段階は、
前記積層メモリデバイスの製造中に静的な修復を行う段階を有する、項目１０から１５の何れか１項に記載の方法。
［項目１７］
前記１又は複数の欠陥をもつＴＳＶの前記処理を修復する段階は、
前記メモリデバイスの処理中に動的な修復を行う段階を有する、項目１０から１６の何れか１項に記載の方法。
［項目１８］
システムのデータを処理するプロセッサと、
データの送信、データの受信、又は両方のために、無指向性アンテナに連結されたトランスミッタ、レシーバ、または両方と、
積層メモリデバイスを有し、データを格納するメモリと
を備えるシステムであって、
前記積層メモリデバイスは、
第１のメモリダイエレメントを含む１又は複数のメモリダイエレメントを有するメモリ積層体と、
前記メモリ積層体に連結されたシステムエレメントと
を含み、
前記第１のメモリダイエレメントは、
複数のデータシリコン貫通ビア（複数のデータＴＳＶ）と１または複数のスペアのＴＳＶとを含む複数のＴＳＶと、
前記複数のデータＴＳＶのうち欠陥をもつＴＳＶの処理を修復するための自己修復論理と
を含み、
前記修復は、前記１又は複数のスペアのＴＳＶの利用を含む、システム。
［項目１９］
前記自己修復論理は、前記複数のデータＴＳＶのためのデータに基づいて誤り訂正コードを生成する誤り訂正コード生成器を含み、
前記誤り訂正コードは、前記１又は複数のスペアのＴＳＶを介して転送される、項目１８に記載のシステム。
［項目２０］
前記自己修復論理は、更に、前記欠陥をもつＴＳＶのための訂正されたデータを生成する誤り訂正論理を含む、項目１９に記載のシステム。
［項目２１］
前記自己修復論理は、前記欠陥をもつＴＳＶを検出するための検出エレメントを含む、項目１８に記載のシステム。
［項目２２］
前記自己修復論理は、前記欠陥をもつＴＳＶを宛先とするデータを、第１のスペアのＴＳＶに送るマルチプレクサエレメントを含む、項目２１に記載のシステム。
［項目２３］
前記自己修復論理は、更に、前記第１のスペアのＴＳＶで受け取ったデータを、前記欠陥をもつＴＳＶのための接続に送るデマルチプレクサエレメントを含む、項目２２に記載のシステム。
［項目２４］
前記システムはモバイルデバイスである、項目１８から２３の何れか１項に記載のシステム。
［項目２５］
前記モバイルデバイスはタブレットコンピュータである、項目２４に記載のシステム。
【図１】
0006570498.tif 000003
【図２】
0006570498.tif 000004
【図３】
0006570498.tif 000005
【図４】
0006570498.tif 000006
【図５】
0006570498.tif 000007
【図６】
0006570498.tif 000008
【図７】
0006570498.tif 000009
【図８】
0006570498.tif 000010
【図９】
0006570498.tif 000011
【図１０】
0006570498.tif 000012