(57)【特許請求の範囲】
【請求項１】
デルタシグマ変調方式により生成したデジタル信号であって、第１の周波数帯の第１の信号と、前記第１の周波数帯とは異なる第２の周波数帯の第２の信号とを含むデジタル信号を出力する制御部と、
前記制御部により出力されたデジタル信号に基づいて、前記第１の信号を含み前記第２の信号を含まない信号を生成する第１の生成部と、
前記制御部により出力されたデジタル信号に基づいて、前記第２の信号を含み前記第１の信号を含まない信号を生成する第２の生成部とを備え、
前記第１の信号は、パルス信号であって、
前記第２の信号は、少なくとも前記パルス信号がオフとなる期間において連続してオンとなる信号である、信号変換装置。
【請求項２】
前記第１の生成部により生成された信号と前記第２の生成部により生成された信号とを混合する第１の混合部をさらに備える、請求項１に記載の信号変換装置。
【請求項３】
前記第１の生成部により生成された信号又はそれに基づく信号を外部に送信する送信部をさらに備える、請求項１又は２に記載の信号変換装置。
【請求項４】
外部から送信された信号を受信する受信部と、
前記受信部により受信された信号と前記第２の生成部により生成された信号とを混合する第２の混合部とをさらに備える、請求項１から３のいずれか１項に記載の信号変換装置。
【請求項５】
前記第２の信号は、常に連続してオンとなる連続信号である、請求項１から４のいずれかに記載の信号変換装置。
【請求項６】
前記制御部から出力されたデジタル信号の対称性を改善して出力するための出力部をさらに備え、
前記出力部は、
前記デジタル信号が入力されるフリップフロップ回路と、
前記フリップフロップ回路にクロック信号を入力する入力回路とを有し、
前記入力回路は、前記デジタル信号に同期して前記制御部から出力された信号を前記クロック信号として前記フリップフロップ回路に入力することができ、
前記フロップフロップ回路は、前記入力回路により入力されたクロック信号に基づいて、入力されたデジタル信号を出力し、
前記第１の生成部及び前記第２の生成部のそれぞれは、前記フリップフロップ回路から出力されたデジタル信号に基づいて、前記信号の生成を行う、請求項１から５のいずれか１項に記載の信号変換装置。
【請求項７】
前記出力部は、前記制御部に接続されておりＰＬＬ信号を出力する位相同期回路をさらに有し、
前記入力回路は、前記デジタル信号に同期して前記制御部から出力された信号と前記ＰＬＬ信号とのいずれか一方を選択して前記フリップフロップ回路に入力する、請求項６に記載の信号変換装置。
【請求項８】
前記入力回路及び前記フリップフロップ回路のうち少なくとも一方は、差動伝送用の一対の信号線により信号が入力できるように構成されており、
前記一対の信号線のうち一方と他方を用いて、前記クロック信号として用いることができる互いに異なる２種類の信号を選択的に伝送可能である、請求項６又は７に記載の信号変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、信号変換装置に関し、特に、無線および有線で利用される周波数帯の信号を変換して出力する信号変換装置及び送信器に関する。
【背景技術】
【０００２】
従来、マイクロ波やその周辺の周波数帯の信号の変換を行う信号変換装置が用いられている。
【０００３】
このような信号変換装置としては、例えば、ダイレクトコンバージョン方式やスーパーヘテロダイン方式により信号の変調等を行うものがある。
【０００４】
図１３は、ダイレクトコンバージョン方式を利用した信号変換装置の一例を示す図である。
【０００５】
図１３に示されるように、信号変換装置８０１は、信号を出力するＦＰＧＡ８１０と、局所発振器８２３と、直交変調器８１２とを有している。直交変調器８１２は、ＦＰＧＡ８１０から出力された信号Ｉ，Ｑを局所発振器８２３から入力される周波数信号を用いて変調し、信号Ｃを生成する。信号Ｃは、フィルタ８１３と増幅器８１４を通過し、アンテナ８１５から送信される。
【０００６】
また、信号変換装置８０１は、混合器８２４を有している。アンテナ８１５で受信された信号Ｃ’は、増幅器８２１とフィルタ８２２とを通過し、混合器８２４で局所発振器８２３から入力される周波数信号と混合され、復調される。復調された信号は、フィルタ８２５を通った後にデジタル信号Ｄに変換され、ＦＰＧＡ８１０に入力される。
【０００７】
なお、下記特許文献１には、バンドパス型デルタシグマ変調方式により所望の搬送波周波数に変調した信号を送信することができる送信器の構成が記載されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１３−２５４９９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところで、上述のようなダイレクトコンバージョン方式やスーパーヘテロダイン方式の信号変換装置において、上記特許文献１のようなデルタシグマ変調方式により生成されるデジタル信号を利用してパルス信号を出力することが考えられる。この場合、クロック周波数が高いデジタル信号の出力オン期間と出力オフ期間とを交互に繰り返すことで、送信するパルス信号を生成することができる。
【００１０】
しかしながら、このようにしてパルス信号を生成する場合、次のような問題が発生することがある。パルス信号の立ち上がり時（デジタル信号の出力がオンされた直後）や立ち下がり時（デジタル信号の出力がオフされた直後）に、デジタル信号の出力レベルが不安定になることがある。デジタル信号の出力レベルが不安定になると、パルス信号のスペクトルノイズが増加する。すなわち、パルス信号のスペクトル波形におけるＳＮＲ（ｓｉｇｎａｌ−ｔｏ−ｎｏｉｓｅ  ｒａｔｉｏ）が悪化してしまう。
【００１１】
この発明はそのような問題点を解決するためになされたものであり、設計値に近い、スペクトルノイズが小さい信号を出力することができる信号変換装置を提供することを目的としている。
【課題を解決するための手段】
【００１２】
上記目的を達成するためこの発明のある局面に従うと、信号変換装置は、デルタシグマ変調方式により生成したデジタル信号であって、第１の周波数帯の第１の信号と、第１の周波数帯とは異なる第２の周波数帯の第２の信号とを含むデジタル信号を出力する制御部と、制御部により出力されたデジタル信号に基づいて、第１の信号を含み第２の信号を含まない信号を生成する第１の生成部と、制御部により出力されたデジタル信号に基づいて、第２の信号を含み第１の信号を含まない信号を生成する第２の生成部とを備え、第１の信号は、パルス信号であって、第２の信号は、少なくともパルス信号がオフとなる期間において連続してオンとなる信号である。
【００１３】
好ましくは、信号変換装置は、第１の生成部により生成された信号と第２の生成部により生成された信号とを混合する第１の混合部をさらに備える。
【００１４】
好ましくは、信号変換装置は、第１の生成部により生成された信号又はそれに基づく信号を外部に送信する送信部をさらに備える。
【００１５】
好ましくは、信号変換装置は、外部から送信された信号を受信する受信部と、受信部により受信された信号と第２の生成部により生成された信号とを混合する第２の混合部とをさらに備える。
【００１６】
好ましくは、第２の信号は、常に連続してオンとなる連続信号である。
【００１７】
好ましくは、信号変換装置は、制御部から出力されたデジタル信号の対称性を改善して出力するための出力部をさらに備え、出力部は、デジタル信号が入力されるフリップフロップ回路と、フリップフロップ回路にクロック信号を入力する入力回路とを有し、入力回路は、デジタル信号に同期して制御部から出力された信号をクロック信号としてフリップフロップ回路に入力することができ、フロップフロップ回路は、入力回路により入力されたクロック信号に基づいて、入力されたデジタル信号を出力し、第１の生成部及び第２の生成部のそれぞれは、フリップフロップ回路から出力されたデジタル信号に基づいて、信号の生成を行う。
【００１８】
好ましくは、出力部は、制御部に接続されておりＰＬＬ信号を出力する位相同期回路をさらに有し、入力回路は、デジタル信号に同期して制御部から出力された信号とＰＬＬ信号とのいずれか一方を選択してフリップフロップ回路に入力する。
【００１９】
好ましくは、入力回路及びフリップフロップ回路のうち少なくとも一方は、差動伝送用の一対の信号線により信号が入力できるように構成されており、一対の信号線のうち一方と他方を用いて、クロック信号として用いることができる互いに異なる２種類の信号を選択的に伝送可能である。
【発明の効果】
【００２０】
これらの発明に従うと、デジタル信号に互いに異なる周波数帯の第１の信号と第２の信号とが含まれており、第２の信号は少なくともパルス信号がオフとなる期間において連続してオンとなる連続信号である。したがって、設計値に近い、スペクトルノイズが小さい信号を出力することができる信号変換装置を提供することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の第１の実施の形態における信号変換装置の概略構成を示す図である。
【図２】制御部が出力するデジタル信号の一例を示す図である。
【図３】制御部から出力されるデジタル信号について説明する図である。
【図４】信号劣化成分に関する模式化を説明する図である。
【図５】解析結果に基づくシミュレーション結果の一例を示す図である。
【図６】第１の実施の形態の一変型例における信号変換装置の概略構成を示す図である。
【図７】本変型例において取り扱われるパルス信号の一例を示す図である。
【図８】本発明の第２の実施の形態における信号変換装置の概略構成を示す図である。
【図９】出力部の動作を説明する図である。
【図１０】信号変換装置の概略構成を示す第２の図である。
【図１１】第２の実施の形態の一変形例における信号変換装置の概略構成を示す図である。
【図１２】第２の実施の形態のさらに別の変形例における信号変換装置の概略構成を示す図である。
【図１３】ダイレクトコンバージョン方式を利用した信号変換装置の一例を示す図である。
【発明を実施するための形態】
【００２２】
以下、本発明の実施の形態における信号変換装置について説明する。
【００２３】
［第１の実施の形態］
【００２４】
第１の実施の形態において、信号変換装置は、制御部から出力したパルス信号を、搬送波に乗せてアンテナから外部に出力する送信機として機能する。また、送信した搬送波の反射波を受信し、それに含まれる信号を制御部に入力する受信機として機能する。信号変換装置は、例えば、レーダ装置や、その他の通信装置に用いられるものである。
【００２５】
図１は、本発明の第１の実施の形態における信号変換装置の概略構成を示す図である。
【００２６】
図１に示されるように、信号変換装置１は、制御部１０と、送信回路部１２と、受信回路部１４とを備えている。送信回路部１２及び受信回路部１４は、カプラ１ｂ等を介して、アンテナ（送信部の一例、受信部の一例）１ａに接続されている。
【００２７】
送信回路部１２は、出力部２０と、分配器（ＤＩＶ）５１と、フィルタ（ＦＩＬ）５３と、混合器（第１の混合部の一例）５５と、カプラ１ｂに接続されている増幅器５７と、フィルタ（ＦＩＬ）６３と、増幅器６５と、分配器（ＤＩＶ）６７等を有している。これらのうち、制御部１０に接続されている出力部２０、分配器５１、フィルタ５３、混合器５５、及び増幅器５７は、この順に制御部１０から離れるように直列に接続されている。フィルタ６３は、分配器５１に接続されている。増幅器６５は、フィルタ６３と分配器６７との間に配置されている。
【００２８】
受信回路部１４は、カプラ１ｂに接続されている増幅器８１と、混合器（第２の混合部の一例）８３と、フィルタ（ＦＩＬ）８５と、制御部１０に接続されたコンバータ８７等を有している。受信回路部１４は、増幅器８１、混合器８３、フィルタ８５、コンバータ８７の順に直列に接続されている。
【００２９】
分配器６７の２つの出力の一方は送信回路部１２の混合器５５に入力され、他方は受信回路部１４の混合器８３に入力される。
【００３０】
なお、図１においては、信号変換装置１に含まれる主要な構成要素のみが示されている。これらの構成要素のほか、後述のような信号変換装置１の動作が行われる範囲内で、フィルタや他の回路素子等が含まれていてもよい。
【００３１】
また、以下において、符号や記号の添え字は、符号や記号に続けて通常の大きさの文字で表記する。例えば、添え字ｏｕｔを持つＳは、Ｓｏｕｔと表記し、添え字Ｌを持つＹは、ＹＬと表記し、添え字１を持つＳは、Ｓ１と表記する。これらの正しい表記は、図面や数式中にある。
【００３２】
制御部１０は、例えば、高速で動作可能なトランシーバポートを持つＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）である。制御部１０は、信号処理部や検出部等を含んでおり、予め設定されたプログラムに基づいて、種々の動作を行う。すなわち、制御部１０の各部は、制御部１０がプログラムを実行することにより動作を行う。
【００３３】
信号処理部は、ベースバンド部により生成された信号に基づいて生成されたデジタル方式の信号が入力される。信号処理部は、入力された信号を、例えば、公知の方式であるバンドパスデルタシグマ変調（ＢＰＤＳＭ）方式により変調し、出力部２０に出力するデジタル信号Ａ＋Ｂを生成する。なお、信号処理部は、ローパスデルタシグマ変調方式などの他のデルタシグマ変調方式によりデジタル信号Ａ＋Ｂを生成してもよい。
【００３４】
制御部１０は、生成したデジタル信号Ａ＋Ｂを出力部２０に出力する。
【００３５】
図２は、制御部１０が出力するデジタル信号の一例を示す図である。
【００３６】
図２に示されるように、本実施の形態において、デジタル信号Ａ＋Ｂは、互いに周波数帯が異なる２つの信号Ａ，Ｂを含んでいる。すなわち、比較的低い周波数帯（第１の周波数帯）のパルス信号（第１の信号の一例）Ａと、比較的高い周波数帯（第２の周波数帯）の連続信号（第２の信号の一例）Ｂとを含む、デジタル信号Ａ＋Ｂが出力される。
【００３７】
パルス信号Ａは、信号変換装置１によって本来送信されるべき信号である。連続信号Ｂは、常に連続してオンとなる信号である。
【００３８】
図１に戻って、制御部１０から出力されたデジタル信号Ａ＋Ｂは出力部２０に入力される。出力部２０は、例えば、フリップフロップ回路や、フリップフロップ回路にクロック信号を出力する位相同期回路などで構成されている。出力部２０は、クロック信号に応じてデジタル信号Ａ＋Ｂを分配器５１に出力する。
【００３９】
分配器５１は、デジタル信号Ａ＋Ｂを２つの経路に分配する。
【００４０】
一方の経路では、フィルタ５３により、連続信号Ｂの周波数帯の信号がカットされる。これにより、パルス信号Ａを含む信号が生成される。すなわち、分配器５１及びフィルタ５３は、デジタル信号Ａ＋Ｂを用いて、パルス信号Ａを含み連続信号Ｂを含まない信号を生成する。生成された信号は、混合器５５に入力される。
【００４１】
他方の経路では、フィルタ６３により、パルス信号Ａの周波数帯の信号がカットされる。これにより、連続信号Ｂを含む信号が生成される。すなわち、分配器５１及びフィルタ６３は、デジタル信号Ａ＋Ｂを用いて、連続信号Ｂを含みパルス信号Ａを含まない信号を生成する。生成された信号は、増幅器６５で増幅された後に分配器６７を経由して、混合器５５と混合器８３とのそれぞれに入力される。
【００４２】
混合器５５は、入力された２つの信号Ａ，Ｂを混合する。これにより、パルス信号Ａが連続信号Ｂによりアップコンバートされ、より高い周波数の送信信号Ａ＊Ｂが生成される。生成された送信信号Ａ＊Ｂは、増幅器５７で増幅された後、アンテナ１ａから外部に送信される。これにより、送信信号Ａ＊Ｂが搬送波に載せられて送信される。
【００４３】
他方、アンテナ１ａが受信信号（Ａ＊Ｂ）’を含む搬送波を受信すると、次のようにしてそれに基づく信号が制御部１０に入力される。
【００４４】
すなわち、受信信号（Ａ＊Ｂ）’は、カプラ１ｂから受信回路部１４に入力される。受信信号（Ａ＊Ｂ）’は、増幅器８１で増幅され、混合器８３に入力される。
【００４５】
混合器８３は、入力された受信信号（Ａ＊Ｂ）’と、信号Ｂとを混合する。受信信号（Ａ＊Ｂ）’は、混合器８３で信号Ｂによりダウンコンバートされた後、フィルタ８５でノイズ成分がカットされる。これにより、コンバータ８７の入力帯域に合わせた信号Ａ’が生成される。生成された信号Ａ’は、コンバータ８７においてデジタル信号に変換され、制御部１０に入力される。
【００４６】
本実施の形態では、制御部１０から出力されるデジタル信号Ａ＋Ｂには、パルス信号Ａと連続信号Ｂとが含まれている。したがって、以下の効果がある。
【００４７】
［信号劣化成分に関する効果］
【００４８】
図３は、制御部１０から出力されるデジタル信号について説明する図である。
【００４９】
図３において、上段から順に、パルス信号Ａの波形例（ａ）と、バンドパスデルタシグマ（ＢＰ−ＤＳ）変調方式により出力されるパルス信号Ａのデータの波形例（ｂ）と、比較例としての波形例（ｃ）と、実際に出力されるデジタル信号Ａ＋Ｂの波形例（ｄ）とが示されている。また、波形例（ｂ），（ｃ），（ｄ）のそれぞれに対応する、パルス信号Ａ部分の周波数帯の周波数スペクトルの模式図が示されている。
【００５０】
図３に示されるように、理想的には、波形例（ａ）に対応する波形例（ｂ）に示されるような信号が、制御部１０から出力されることが望ましい。しかしながら、パルス信号Ａのオン期間に合わせてデジタル信号の出力期間が断続的になると、出力期間の開始タイミングや終了タイミングにおいて、出力が不安定になることがわかった。すなわち、波形例（ｂ）に示されるような信号を出力しようとしても、波形例（ｃ）で二点鎖線で囲んで示される部分のように、信号劣化成分（リンギング成分）が発生してしまう。波形例（ｂ）についての周波数スペクトルと波形例（ｃ）の周波数スペクトルとを比較してわかるように、このように信号劣化成分が増加すると、ノイズが増加し、ＳＮＲが劣化してしまう。
【００５１】
これに対して、本実施の形態においては、デジタル信号Ａ＋Ｂは、パルス信号Ａに加えて、常にオンとなる連続信号Ｂを含むため、波形例（ｄ）のようになる。すなわち、パルス信号Ａがオフ期間である場合においても、連続信号Ｂの成分が、デジタル信号Ａ＋Ｂとして出力される。したがって、デジタル信号Ａ＋Ｂは連続して出力されることになり、比較例のような信号劣化成分を含まない信号を出力できる。そのため、波形例（ｄ）においては、波形例（ｂ）のような理想的なＳＮＲを維持することができる。
【００５２】
このようなノイズ低減効果について、解析を行うと、次のようになる。
【００５３】
図４は、信号劣化成分に関する模式化を説明する図である。
【００５４】
図４においては、上段から、上述の波形例（ｃ）に対応する波形と、波形例（ｂ）に対応する波形と、信号劣化成分を示す波形とが示されている。
【００５５】
図４に示されるような、パルス信号Ａのみを送信しようとする際に発生する信号劣化成分を取り出し、これがスペクトル特性に与える影響を数学的に解析する。解析にあたり、この劣化成分を、発生時刻「−ａ」から「＋ａ」までのインパルス応答とし、その振幅をＡと置き換える。
【００５６】
置き換えたインパルス関数を、δ（ｔ）とする。インパルス応答をフーリエ変換し、周波数軸のスペクトル関数として置き換える。
【００５７】
【数１】
0006488445.tif 000002
【００５８】
ここで、信号は、時刻ｔ＝−ａから時刻ｔ＝＋ａまでの範囲にしか存在しない。したがって、［∞，−∞］は、［ａ，−ａ］と変換することができる。そうすると、上記の式（Ａ）は、次の式（Ｂ）のように表される。そして、式（Ｂ）を変換すると、式（Ｃ）から式（Ｄ）が導かれる。
【００５９】
【数２】
0006488445.tif 000003
【００６０】
式（Ｄ）に示されるように、変換後の関数は、ＳＩＮＣ関数になり、δ（ｔ）の振幅Ａがその振幅ｋに比例し、存在時間幅（−ａ，＋ａ）がスペクトルの帯域特性を決めることがわかる。
【００６１】
図５は、解析結果に基づくシミュレーション結果の一例を示す図である。
【００６２】
図５においては、上記の解析結果を正規化し、シミュレーションを行った結果の例が示されている。左の図は、ピーク間の電位差が１Ｖｐ−ｐのバンドパスデルタシグマ信号について、１ｍＶのインパルス応答的な揺らぎが混入したときを想定した信号劣化成分の時間的変化を示す。右の図は、同様のバンドパスデルタシグマ信号について、１０ｍＶのインパルス応答的な揺らぎが混入したときを想定した信号劣化成分の時間的変化を示す。図に示されるように、インパルス応答的揺らぎが大きくなることにより、スペクトルノイズが２０ｄＢ大きくなり、ＳＮＲ、つまり、信号の純度が２０ｄＢ劣化することがわかる。
【００６３】
本実施の形態では、信号劣化成分の発生を防止することができるので、設計値通りのスペクトルノイズの小さい信号、つまり、高い純度のパルス信号を出力することができる。
【００６４】
［第１の実施の形態に関するその他の効果］
【００６５】
本実施の形態においては、デジタル信号Ａ＋Ｂから生成された連続信号Ｂを用いて、局所発振器を別途用いることなく、受信信号（Ａ＊Ｂ）’のダウンコンバートが行われる。局所発振器を用いる必要なく、受信信号（Ａ＊Ｂ）’を元の周波数帯の信号Ａ’に戻すことができる。したがって、信号変換装置１の製造コストを低減することができる。
【００６６】
また、制御部１０から２つの信号Ａ，Ｂを出力することで、アップコンバートした高い周波数の出力信号Ａ＊Ｂを出力することができる。例えば、周波数帯が２ＧＨｚのパルス信号Ａと３ＧＨｚの連続信号Ｂとを出力することにより、５ＧＨｚ帯の出力信号Ａ＊Ｂを出力することができる。制御部１０として、高い周波数帯の信号を出力可能なＦＰＧＡを用いるのは、より高速なトランシーバポートを有するＦＰＧＡの適応が必要となりコストがかかるところ、比較的安価なＦＰＧＡを制御部１０に利用することができる。したがって、高い周波数の信号を出力可能な信号変換装置１の製造コストを低減することができる。
【００６７】
また、特に高い周波数の信号を取り扱う場合において、局所発振器を用いる場合には、その信号と混合する信号との同期をとることが困難になる場合がある。しかしながら、本実施の形態においては、同一のデジタル信号Ａ＋Ｂに基づいて、混合器５５で混合される２つの信号Ａ，Ｂが生成されるので、両者の同期について特段の配慮をする必要なく、適正な動作が行われるようにすることができる。
【００６８】
［第１の実施の形態の変型例の説明］
【００６９】
制御部１０から出力されるデジタル信号Ａ＋Ｂにおいて、信号Ｂは、少なくともパルス信号Ａがオフとなる期間において連続してオンとなる信号であればよい。例えば、次の変形例のように、信号Ｂは、パルス信号Ａとは逆位相でオンとなるパルス信号であってもよい。
【００７０】
図６は、第１の実施の形態の一変型例における信号変換装置の概略構成を示す図である。
【００７１】
本変型例において、信号変換装置１０１は、上述の第１の実施の形態の送信回路部１２とは構成が若干異なる送信回路部１１２を有している。送信回路部１１２は、分配器５１に代えてスイッチ１５１を有している点と、混合器５５及び分配器６７を有していない点とで送信回路部１２とは相違する。
【００７２】
スイッチ１５１は、デジタル信号Ａ＋Ｂの経路について、フィルタ５３等を経由してアンテナ１ａに向かう第１の経路とフィルタ６３等を経由して混合器８３に向かう第２の経路とを切り替える。
【００７３】
スイッチ１５１は、パルス信号Ａがオンである期間には、デジタル信号Ａ＋Ｂを第１の経路に伝送させる。すなわち、スイッチ１５１とフィルタ５３とにより、パルス信号Ａを含みパルス信号Ｂを含まない信号が生成される。すなわち、パルス信号Ａは、増幅器５７を経由してアンテナ１ａから送信される。
【００７４】
他方、スイッチ１５１は、パルス信号Ａがオフである期間には、デジタル信号Ａ＋Ｂを第２の経路に伝送させる。すなわち、スイッチ１５１とフィルタ６３とにより、パルス信号Ｂを含みパルス信号Ａを含まない信号が生成される。生成されたパルス信号Ｂは、受信され増幅された信号Ａ’をダウンコンバートするのに用いられる。変換されフィルタ８５を経由した信号Ｃ（Ｃ＝Ａ’−Ｂ）は、コンバータ８７を通じて、制御部１０に入力される。
【００７５】
図７は、本変型例において取り扱われるパルス信号の一例を示す図である。
【００７６】
図７において、上段にパルス信号Ａの例が、下段にパルス信号Ｂの例が示されている。パルス信号Ａがオンである期間においては、パルス信号Ｂはオフである。そのため、デジタル信号Ａ＋Ｂとして、上段のような信号が制御部１０から出力される。他方、パルス信号Ａがオフである期間においては、パルス信号Ｂはオンである。そのため、デジタル信号Ａ＋Ｂとして、上段のような信号が制御部１０から出力される。
【００７７】
本変形例においては、デジタル信号Ａ＋Ｂは、常に、パルス信号Ａ及びパルス信号Ｂのうちいずれか一方がオンとなる信号であるため、信号の連続性を有している。したがって、上述の実施の形態と同様に、パルス信号Ａについて信号劣化成分が含まれることがなく、高い純度のパルス信号Ａを出力することができるようになる。また、パルス信号Ｂは、混合器８３に入力され、受信信号Ａ’のダウンコンバートに用いられる。したがって、局所発振器を用いる必要がなく、信号変換装置１０１の製造コストを低く抑えることができる。
【００７８】
受信回路部１４では、パルス信号Ａに基づく送信が行われないタイミングでパルス信号Ｂを利用可能である。したがって、例えばレーダの送受信用途において効果的に用いることができる。
【００７９】
なお、本変形例において、スイッチ１５１に代えて、分配器を用いるようにしてもよい。また、パルス信号Ｂに代えて連続信号がデジタル信号Ａ＋Ｂに含まれるようにしてもよい。
【００８０】
［第２の実施の形態］
【００８１】
第２の実施の形態における信号変換装置の基本的な構成は、第１の実施の形態におけるそれと同じであるためここでの説明を繰り返さない。信号変換装置の基本的な構成は、第１の実施の形態の変形例と同様であってもよい。第２の実施の形態においては、出力部の構成が、第１の実施の形態と異なる。
【００８２】
図８は、本発明の第２の実施の形態における信号変換装置２０１の概略構成を示す図である。
【００８３】
図８においては、送信回路部の一部に相当する構成のみが図示されているが、第２の実施の形態において、出力部２０に代えて出力部２２０を用いるほかは、上述の信号変換装置１や信号変換装置１０１と同様に構成することができる。なお、図８に示されているような、受信用の回路を有しない構成を採用してもよい。以下の説明において、制御部１０から出力されるデジタル信号を信号Ｓ１と呼ぶ。
【００８４】
図８に示されるように、出力部２２０は、フリップフロップ回路（ＦＦ）２１と、セレクタ（入力回路の一例）２３と、位相同期回路（ＰＬＬ）２５とを有している。
【００８５】
フリップフロップ回路２１には、制御部１０から出力されるデジタル信号Ｓ１が入力される。フリップフロップ回路２１は、セレクタ２３から入力されるクロック信号Ｃ１のタイミングで、入力されたデジタル信号Ｓ１を出力する。
【００８６】
位相同期回路２５は、制御部１０に接続されており、制御部１０の動作クロックに応じて、ＰＬＬ信号Ｃ１ｂを出力する。ＰＬＬ信号Ｃ１ｂは、セレクタ２３に入力される。
【００８７】
セレクタ２３は、例えば、２系統の入力と２系統の出力とを有する（２ｂｙ２の）クロスポンドスイッチである。セレクタ２３には、デジタル信号Ｓ１に同期して出力されたパルス信号Ｃ１ａが入力される。セレクタ２３は、入力されたパルス信号Ｃ１ａとＰＬＬ信号Ｃ１ｂとのうちいずれか一方を選択して、クロック信号Ｃ１としてフリップフロップ回路２１に入力する。
【００８８】
図９は、出力部２２０の動作を説明する図である。
【００８９】
図９においては、上段から順に、制御部１０から出力されたデジタル信号Ｓ１の波形例と、フリップフロップ回路２１の出力波形例と、それとは異なる、フリップフロップ回路２１の出力波形例とが示されている。
【００９０】
ＧＨｚ帯域での高いＳＮＲを得るためには、デジタル信号の「１」と「０」との対称性（時間軸に対して波形が線対称であること）が重要であることが知られているところ、デジタル信号と、その対称性を改善するためのクロック信号との同期を確実にとらなければ、問題が生じる可能性があった。
【００９１】
すなわち、図９に示されるように、出力信号に対して、図において実線矢印で示されるような適切なタイミングでクロック信号をフリップフロップ回路２１に入力すれば、図９の中断に示されるような、対称性が良好な信号が出力される。しかしながら、図において破線矢印で示されるようにずれているタイミングでクロック信号がフリップフロップ回路２１に入力されたときには、図９の下段に示されるような、劣化した信号が出力される。
【００９２】
第２の実施の形態においては、クロック信号として、制御部１０から出力された、デジタル信号Ｓ１に同期したパルス信号Ｃ１ａを利用して、フリップフロップ回路２１を動作させることができる。したがって、適切にデジタル信号Ｓ１の対称性を改善させることができ、対称性が良好な信号が出力される。
【００９３】
また、第２の実施の形態においては、セレクタ２３により、パルス信号Ｃ１ａに代えて、ＰＬＬ信号Ｃ１ｂを利用してフリップフロップ回路２１を動作させることも可能である。このような構成をとることにより、信号変換装置２０１の用途に応じて、適切な方をクロック信号Ｃ１として採用することができる。そのため、様々な用途に同一のハードウェア構成の信号変換装置２０１を用いることができ、信号変換装置２０１の汎用性を高めることができる。
【００９４】
図１０は、信号変換装置２０１の概略構成を示す第２の図である。
【００９５】
図１０に示されるように、信号変換装置２０１において、制御部１０から出力される信号Ｓ１，Ｃ１ａ等はデジタル信号であるため、出力部２２０は、差動伝送用の一対の信号線を用いて、各部における信号の伝送が行われている。フリップフロップ回路２１から一対の信号線を用いて出力されたデジタル信号Ｓ１（作動信号）は、バラン（Ｂａｌｕｎ）２７を用いてシングルエンド信号に変換され、その後のフィルタ５３やアナログ回路の増幅器５７などに送られる。この点について、上述では説明が省略されている。
【００９６】
ここで、本実施の形態において、このような差動伝送用の一対の信号線のうち一方と他方とで、互いに異なる２種類の信号が選択的に伝送されるようにしてもよい。
【００９７】
図１１は、第２の実施の形態の一変形例における信号変換装置３０１の概略構成を示す図である。
【００９８】
図１１に示されるように、信号変換装置３０１は、出力部３２０を有している。出力部３２０において、セレクタ２３への入力信号の経路の一部が異なる点と、発振器２９が設けられている点とが、出力部２２０とは異なる。
【００９９】
発振器２９は、所定のタイミングで、タイミング信号Ｃ１ｃを出力する。
【０１００】
出力部３２０において、セレクタ２３への２系統の入力のうち１系統に、２種類の信号が選択的に入力可能である。すなわち、その系統の一対の信号線のうち、一方を利用して、ＰＬＬ信号Ｃ１ｂが入力可能である。また、他方を利用して、タイミング信号Ｃ１ｃが入力可能である。
【０１０１】
ＰＬＬ信号Ｃ１ｂは、位相同期回路２５から作動信号として出力されるが、バラン２８によりシングルエンド信号に変換されて、一本の信号線により入力される。
【０１０２】
これらの２種類の信号Ｃ１ｂ，Ｃ１ｂのうち、使用されない信号の経路は、終端抵抗に接続することなどにより、無効化される。
【０１０３】
このような構成により、セレクタ２３は、２系統の信号を選択する回路でありながら、３種類のパルス信号Ｃ１ａ、ＰＬＬ信号Ｃ１ｂ、及びタイミング信号Ｃ１ｃのいずれかを選択して、クロック信号Ｃ１とすることができる。したがって、比較的高価な多系統のセレクタを用いることなく、多種類の信号を用いることができるようになる。
【０１０４】
なお、スイッチを利用して一対の信号線のうち終端抵抗に接続する信号線を随時選択することができるようにしてもよい。これにより、例えばパルス信号Ｃ１ａ、ＰＬＬ信号Ｃ１ｂ、及びタイミング信号Ｃ１ｃが連続して出力されるような場合において、利用する信号を切り替えることができる。
【０１０５】
なお、フリップフロップ回路２１へクロック信号Ｃ１を入力する信号線について、上記のように異なる信号を切替可能にしてもよい。また、一対の信号線の一方のみを用いて、パルス信号Ｃ１ａを伝送するようにしてもよい。
【０１０６】
図１２は、第２の実施の形態のさらに別の変形例における信号変換装置５０１の概略構成を示す図である。
【０１０７】
図１２に示されるように、信号変換装置５０１は、複数の信号Ｓ１，Ｓ２，…，Ｓｎ（以下、単に複数の信号Ｓｎということがある）を出力可能なものである。このような信号変換装置５０１で、各信号Ｓｎについて、共通のクロック信号Ｃ１を利用するようにしてもよい。
【０１０８】
すなわち、信号変換装置５０１は、各信号Ｓｎについての複数のフリップフロップ回路２１と、セレクタ２３と、位相同期回路２５とを有している。セレクタ２３から出力されるクロック信号Ｃ１は分配され、各フリップフロップ回路２１に入力される。
【０１０９】
このような構成をとることにより、複数の信号Ｓｎを出力するような信号変換装置５０１において、信号間で同一のタイミングで各信号Ｓｎを出力させることができる。また、各信号間で互いに異なる、セレクタ２３等の部品や制御部１０の出力ポート等を利用することがなく、信号変換装置５０１の製造コストを低く抑えることができる。
【０１１０】
本変形例における信号変換装置５０１は、例えば、フェーズドアレイアンテナやマッシブＭＩＭＯ（Ｍｕｌｔｉ  Ｉｎｐｕｔ  Ｍｕｌｔｉ  Ｏｕｔｐｕｔ）など、多数のアンテナ１ａを用いるような装置に利用することができる。
【０１１１】
［その他］
【０１１２】
信号変換装置のハードウェア構成は上述に限られるものではない。信号変換装置は、送信回路部のみを有していてもよいし、受信回路部のみを有していてもよい。
【０１１３】
第２の実施の形態において、セレクタが対応する系統数は上述のものに限られない。例えば、１系統を４系統に出力するようなセレクタなどを用いるようにしてもよい。また、セレクタを用いず、単に制御部から出力されたパルス信号がクロック信号としてセレクタに入力される経路（入力回路の一例）が設けられていてもよい。制御部から出力されクロック信号としてフリップフロップ回路に入力される信号は、第１の実施の形態のようなパルス信号であってもよいし連続信号であってもよい。
【０１１４】
第２の実施の形態において、制御部から第１の実施の形態のような連続信号を含まないような、パルス信号のみが出力されるときには、そのパルス信号が２系統に分配されてその両方がフリップフロップ回路に入力されるようにしてもよい。すなわち、フリップフロップ回路は、分配されて入力された一方のパルス信号をクロック信号として、入力された他方のパルス信号を出力するようにしてもよい。このとき、クロック信号とするためにダブラー等の回路を用いることができる。これにより、制御部から出力されたパルス信号の対称性を改善することができる。
【０１１５】
上述の実施の形態やその変形例に係る各構成を組み合わせて信号変換装置を構成してもよい。
【０１１６】
上述の実施の形態における処理は、ソフトウェアによって行っても、ハードウェア回路を用いて行ってもよい。
【０１１７】
上述の実施の形態における処理を実行するプログラムを提供することもできるし、そのプログラムをＣＤ−ＲＯＭ、フレキシブルディスク、ハードディスク、ＲＯＭ、ＲＡＭ、メモリカードなどの記録媒体に記録してユーザに提供することにしてもよい。プログラムはインターネットなどの通信回線を介して、装置にダウンロードするようにしてもよい。上記のフローチャートで、文章で説明された処理は、そのプログラムに従ってＣＰＵなどにより実行される。
【０１１８】
上記実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１１９】
１，１０１，２０１，３０１，５０１  信号変換装置
１ａ  アンテナ（送信部の一例、受信部の一例）
１０  制御部
２０，２２０，３２０，５２０  出力部
２１  フリップフロップ回路
２３  セレクタ（入力回路の一例）
２５  位相同期回路
５３  混合器（第１の混合部の一例）
８３  混合器（第２の混合部の一例）
Ａ＋Ｂ  デジタル信号
Ａ  パルス信号（第１の信号の一例）
Ｂ  連続信号（第２の信号の一例）
Ｃ１  クロック信号
【図１】
0006488445.tif 000004
【図２】
0006488445.tif 000005
【図３】
0006488445.tif 000006
【図４】
0006488445.tif 000007
【図５】
0006488445.tif 000008
【図６】
0006488445.tif 000009
【図７】
0006488445.tif 000010
【図８】
0006488445.tif 000011
【図９】
0006488445.tif 000012
【図１０】
0006488445.tif 000013
【図１１】
0006488445.tif 000014
【図１２】
0006488445.tif 000015
【図１３】
0006488445.tif 000016