(57)【特許請求の範囲】
【請求項１】
１対１通信で用いられる信号線と、
前記信号線に接続される第１デバイスと、
前記信号線との通信的な接続／非接続を選択し、前記信号線と接続した状態において前記第１デバイスと通信を行う第２デバイスと、
外部の第１接続構造と着脱可能に接続される第２接続構造と
を備え、
前記第２接続構造は、
前記信号線に接続されるとともに、前記第１接続構造を介して外部装置に接続される第１接続部と、
所定の第１電源電位に接続される第２接続部と、
前記第２デバイスに接続されるとともに、前記第１接続構造を介して前記第２接続部と接続される第３接続部と
を備え、
前記第２デバイスは、前記第１接続構造が前記第２接続構造に接続されたときの前記第３接続部の電位に応じて、前記信号線を通信的に切り離し、
前記第１デバイスは、前記第２デバイスが前記信号線を通信的に切り離した状態で、前記信号線を介して前記外部装置と通信し、
前記第１接続構造が前記第２接続構造に接続されたときの前記第３接続部の電位が、リセット信号として前記第２デバイスに入力される、電子機器。
【請求項２】
前記第１デバイスによって実行されるプログラムが書き込み可能な記憶部を更に備え、
前記第１デバイスは、前記第２デバイスが前記信号線を通信的に切り離した状態で、前記信号線を介して前記外部装置から受け取った前記プログラムを前記記憶部に書き込む、請求項１に記載の電子機器。
【請求項３】
前記記憶部は、自身のアクセスについての有効／無効の入力を受け付け、
前記電子機器は、
前記第１接続構造が接続された状態で前記第１デバイスが前記記憶部から前記プログラムを読み込むときに、前記記憶部へのアクセスを無効にし、所定期間の経過後に、前記記憶部へのアクセスを有効にする、有効／無効設定部を更に備え、
前記第１デバイスは、前記第２デバイスが前記信号線を通信的に切り離し、かつ、前記記憶部から前記プログラムを読み込むことができないときに、前記外部装置からの前記プログラムの送信を待つ、請求項２に記載の電子機器。
【請求項４】
前記第１デバイスと前記外部装置との間の通信速度を、前記第１デバイスと前記第２デバイスとの間の通信速度よりも低く設定する、請求項１から請求項３のいずれか一つに記載の電子機器。
【請求項５】
前記信号線は所定の基板上に形成されたパターンである、請求項４に記載の電子機器。
【請求項６】
前記信号線は、ＵＳＢ用の信号線であり、
前記第１デバイスはマスタ／スレーブを選択可能に通信し、
前記第１デバイスおよび前記第２デバイスはそれぞれマスタおよびスレーブとして動作して互いに通信し、
前記第１接続構造が前記第２接続構造に接続された状態で、前記第１デバイスは前記外部装置に対してスレーブとして動作して通信する、請求項１から請求項５のいずれか一つに記載の電子機器。
【請求項７】
１対１通信で用いられる信号線と、
前記信号線に接続される第１デバイスと、
前記信号線との通信的な接続／非接続を選択し、前記信号線と接続した状態において前記第１デバイスと通信を行う第２デバイスと、
外部の第１接続構造と着脱可能に接続される第２接続構造と
を備え、
前記第２接続構造は、
前記信号線に接続されるとともに、前記第１接続構造を介して外部装置に接続される第１接続部と、
所定の第１電源電位に接続される第２接続部と、
前記第２デバイスに接続されるとともに、前記第１接続構造を介して前記第２接続部と接続される第３接続部と
を備え、
前記第２デバイスは、前記第１接続構造が前記第２接続構造に接続されたときの前記第３接続部の電位に応じて、前記信号線を通信的に切り離し、
前記第１デバイスは、前記第２デバイスが前記信号線を通信的に切り離した状態で、前記信号線を介して前記外部装置と通信し、
前記第２接続構造は、
第１電源電位と異なる第２電源電位に接続される第４接続部と、
前記第１デバイスに接続されるとともに、前記第１接続構造が接続された状態で前記第４接続部に接続される第５接続部と
を更に備え、
前記第１デバイスは、前記第１接続構造が接続されたときの前記第５接続部の電位に応じて、前記信号線を介して前記外部装置と通信する、電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器に関し、特に１対１通信を利用した電子機器に関する。
【背景技術】
【０００２】
従来から１対１のデバイス間通信が用いられている。このような通信として、例えばＵＳＢ(Universal Serial Bus)通信が挙げられる。このＵＳＢ通信においては、第１デバイスと第２デバイスとが信号線を介して互いに通信する。なおＵＳＢ通信では、第１デバイスおよび第２デバイスの一方がマスタとして動作し、他方がスレーブとして動作する。例えばマスタのデバイスとして、パーソナルコンピュータを採用でき、スレーブのデバイスとして、例えばＵＳＢメモリなどを採用できる。
【０００３】
近年、マスタとしてもスレーブとしても動作可能な通信規格として、ＵＳＢ  ＯＴＧ(USB On The Go)が提案されている。例えば第１デバイスはマスタおよびスレーブとして動作可能である。これにより、第１デバイスは、相手方の第２デバイスのマスタ／スレーブに応じて、マスタ／スレーブを選択して動作することができる。したがって、第１デバイスは種々の第２デバイスとＵＳＢ通信を行うことができるのである。
【０００４】
ところで、第１デバイスは演算処理部と記憶部とを備えており、この演算処理部は、記憶部に記憶されたプログラム（例えばファームウェア）を読み出し、このプログラムに則って動作する。これにより、第１デバイスは第２デバイスに対してマスタとして動作することができる。
【０００５】
このプログラムは、例えば製造工程において、外部の書込装置（例えばパーソナルコンピュータ）を用いて記憶部に書き込まれる。この書込装置を第１デバイスに接続すべく、第１デバイスには、第２デバイスと接続するためのＵＳＢポートとは別に、書込装置と接続するためのＵＳＢポートも設けられる。
【０００６】
また本願に関連する技術として、特許文献１を掲示する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特表２００６−５００６７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、第２デバイス専用のＵＳＢポートと、書込装置専用のＵＳＢポートとを設けることは、製造コストの観点で好ましくない。
【０００９】
また、一つのＵＳＢポートを第１デバイスに設けるべく、この一つのＵＳＢポートにＨＵＢ（ハブ）を接続し、このＨＵＢに、書込装置および第２デバイスを接続することが考えられる。しかしながら、このようなＨＵＢは高価であるので、ＨＵＢの搭載も製造コストの観点では望ましくない。
【００１０】
そこで、本願は、低コストで書込装置とも通信可能な電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１１】
電子機器の第１の態様は、１対１通信で用いられる信号線と、前記信号線に接続される第１デバイスと、前記信号線との通信的な接続／非接続を選択し、前記信号線と接続した状態において前記第１デバイスと通信を行う第２デバイスと、外部の第１接続構造と着脱可能に接続される第２接続構造とを備え、前記第２接続構造は、前記信号線に接続されるとともに、前記第１接続構造を介して外部装置に接続される第１接続部と、所定の第１電源電位に接続される第２接続部と、前記第２デバイスに接続されるとともに、前記第１接続構造を介して前記第２接続部と接続される第３接続部とを備え、前記第２デバイスは、前記第１接続構造が前記第２接続構造に接続されたときの前記第３接続部の電位に応じて、前記信号線を通信的に切り離し、前記第１デバイスは、前記第２デバイスが前記信号線を通信的に切り離した状態で、前記信号線を介して前記外部装置と通信し、前記第１接続構造が前記第２接続構造に接続されたときの前記第３接続部の電位が、リセット信号として前記第２デバイスに入力される。
【００１２】
電子機器の第２の態様は、第１の態様にかかる電子機器であって、前記第１デバイスによって実行されるプログラムが書き込み可能な記憶部を更に備え、前記第１デバイスは、前記第２デバイスが前記信号線を通信的に切り離した状態で、前記信号線を介して前記外部装置から受け取った前記プログラムを前記記憶部に書き込む。
【００１３】
電子機器の第３の態様は、第２の態様にかかる電子機器であって、前記記憶部は、自身のアクセスについての有効／無効の入力を受け付け、前記電子機器は、前記第１接続構造が接続された状態で前記第１デバイスが前記記憶部から前記プログラムを読み込むときに、前記記憶部へのアクセスを無効にし、所定期間の経過後に、前記記憶部へのアクセスを有効にする、有効／無効設定部を更に備え、前記第１デバイスは、前記第２デバイスが前記信号線を通信的に切り離し、かつ、前記記憶部から前記プログラムを読み込むことができないときに、前記外部装置からの前記プログラムの送信を待つ。
【００１４】
電子機器の第４の態様は、第１から第３のいずれか一つの態様にかかる電子機器であって、前記第１デバイスと前記外部装置との間の通信速度を、前記第１デバイスと前記第２デバイスとの間の通信速度よりも低く設定する。
【００１５】
電子機器の第５の態様は、第４の態様にかかる電子機器であって、前記信号線は所定の基板上に形成されたパターンである。
【００１６】
電子機器の第６の態様は、第１から第５のいずれか一つの態様にかかる電子機器であって、前記信号線は、ＵＳＢ用の信号線であり、前記第１デバイスはマスタ／スレーブを選択可能に通信し、前記第１デバイスおよび前記第２デバイスはそれぞれマスタおよびスレーブとして動作して互いに通信し、前記第１接続構造が前記第２接続構造に接続された状態で、前記第１デバイスは前記外部装置に対してスレーブとして動作して通信する。
【００１７】
電子機器の第７の態様は、１対１通信で用いられる信号線と、前記信号線に接続される第１デバイスと、前記信号線との通信的な接続／非接続を選択し、前記信号線と接続した状態において前記第１デバイスと通信を行う第２デバイスと、外部の第１接続構造と着脱可能に接続される第２接続構造とを備え、前記第２接続構造は、前記信号線に接続されるとともに、前記第１接続構造を介して外部装置に接続される第１接続部と、所定の第１電源電位に接続される第２接続部と、前記第２デバイスに接続されるとともに、前記第１接続構造を介して前記第２接続部と接続される第３接続部とを備え、前記第２デバイスは、前記第１接続構造が前記第２接続構造に接続されたときの前記第３接続部の電位に応じて、前記信号線を通信的に切り離し、前記第１デバイスは、前記第２デバイスが前記信号線を通信的に切り離した状態で、前記信号線を介して前記外部装置と通信し、前記第２接続構造は、第１電源電位と異なる第２電源電位に接続される第４接続部と、前記第１デバイスに接続されるとともに、前記第１接続構造が接続された状態で前記第４接続部に接続される第５接続部とを更に備え、前記第１デバイスは、前記第１接続構造が接続されたときの前記第５接続部の電位に応じて、前記信号線を介して前記外部装置と通信する。
【発明の効果】
【００１８】
電子機器の第１および第２の態様によれば、外部装置専用の信号線と、第２デバイス専用の信号線を設ける必要がない。換言すれば、第１デバイスに、外部装置専用の通信ポートと第２デバイス専用の通信ポートとを設ける必要がない。よって製造コストを低減できる。
【００１９】
しかも、第１デバイスを、第２デバイスおよび外部装置と接続するために、ＨＵＢやスイッチなどを必要としない。よって、製造コストを低減することができる。
【００２０】
電子機器の第３の態様によれば、記憶部にプログラムが記憶された状態であっても、記憶部にプログラムを書き込むこと（更新すること）ができる。
【００２１】
また、記憶部からのプログラムを読み込むことができないときに、外部装置からプログラムの送信を待つ第１デバイスは既設であるところ、そのような第１デバイスをそのまま流用することができる。よって、記憶部におけるプログラムの更新のために、第１デバイスを開発・変更する必要がない。
【００２２】
電子機器の第４の態様によれば、プログラムを高い通信品質で第１デバイスへと送信することができる。
【００２３】
電子機器の第５の態様によれば、第１デバイスと第２デバイスとの間の通信速度を高く設定しても、通信品質を確保しやすい。
【００２４】
電子機器の第６の態様によれば、外部装置としてマスタとして動作する装置、例えばパーソナルコンピュータを採用することができる。
【００２５】
電子機器の第７の態様によれば、第１デバイスと第２デバイスとの電源電圧を異ならせることができる。よって第１デバイスと第２デバイスの設計の自由度を向上することができる。
【図面の簡単な説明】
【００２６】
【図１】電子機器の内部構成の一例を概略的に示す図である。
【図２】接続構造の構成の一例を概略的に示す図である。
【図３】電子機器の動作の一例を示すフローチャートである。
【図４】情報の流れを概略的に示す図である。
【図５】電子機器の動作の一例を示すフローチャートである。
【図６】情報の流れを概略的に示す図である。
【図７】電子機器の内部構成の一例を概略的に示す図である。
【図８】電子機器の動作の一例を示すフローチャートである。
【図９】情報の流れを概略的に示す図である。
【図１０】情報の流れを概略的に示す図である。
【発明を実施するための形態】
【００２７】
第１の実施の形態．
図１は電子機器の概略的な構成の一例を示す図である。電子機器１は特に限定されないが、例えばセキュリティシステムに搭載される装置であってもよい。かかる電子機器１には、例えば外部の監視カメラなどが接続され、撮像画像などに対して適宜に画像処理を施してもよい。
【００２８】
電子機器１は、第１デバイス（例えば制御部）１０と、第２デバイス（例えば内蔵デバイス）２０と、接続構造３０と、不揮発性の記憶部４０と、信号線５０とを備えている。制御部１０、内蔵デバイス２０、接続構造３０および記憶部４０は例えば所定の基板上に設けられる。この基板上には配線パターンも形成されており、後述のように、各部が電気的に接続される。信号線５０も例えば配線パターンで形成される。配線パターンは、例えば導電体（例えば金属）が基板上に積層され、これが所定の形状にエッチングされることによって、形成される。
【００２９】
信号線５０は１対１通信で用いられる信号線であり、正極側の信号線と負極側の信号線とを有している。信号線５０は制御部１０と内蔵デバイス２０とを相互に接続する。制御部１０および内蔵デバイス２０は、この信号線５０を介して、１対１通信で互いに信号を送受信する。１対１通信としては例えばＵＳＢに準拠した通信を採用できる。以下では、ＵＳＢに準拠した通信を例に採って電子機器１を説明する。
【００３０】
制御部１０は例えば半導体チップ（例えばＳｏＣ(Silicon on Chip)）で形成されており、例えば演算処理部（例えばＣＰＵ）を有している。また制御部１０は通信ポート１１を有しており、この通信ポート１１に信号線５０が接続される。この通信ポート１１は通信インターフェース（例えばＵＳＢインターフェース）を有しており、この通信インターフェースが信号線５０との通信を実現する。ＵＳＢに準拠した通信（以下、ＵＳＢ通信と呼ぶ）においては、周知のように、一方のデバイスがマスタとして動作し、他方のデバイスがスレーブとして動作する。このＵＳＢ通信では、主としてマスタからスレーブへの信号の送信によって通信が行われる。言い換えれば、スレーブは主としてマスタからの信号に応答する形で、信号を送信する。
【００３１】
本実施の形態では、制御部１０はＵＳＢ−ＯＴＧ(USB On-The-Go)に準拠している。即ち、制御部１０はマスタおよびスレーブを選択して動作することができる。例えば制御部１０は内蔵デバイス２０に対してマスタとして動作しつつ、内蔵デバイス２０と通信を行う。つまりこの通信では、内蔵デバイス２０はスレーブとして動作する。また制御部１０は、外部装置の一例たる書込装置６０（後述）に対してスレーブとして動作しつつ、書込装置６０と通信を行う。つまりこの通信では、書込装置６０はマスタとして動作する。
【００３２】
記憶部４０は例えばＲＯＭ(Read Only Memory)などであって、この記憶部１４には、プログラムが書き込まれている。このプログラムは例えばファームウェアであり、制御部１０は、例えば電源投入をトリガとして、このファームウェアを記憶部４０から読み込み、このファームウェアに則った動作を行う。例えば制御部１０は当該ファームウェアを実行して内蔵デバイス２０との通信を行うことができる。
【００３３】
内蔵デバイス２０は例えば変換部２１と内蔵メモリ２２とを有している。内蔵メモリ２２は例えばＳＤメモリカードであり、変換部２１は信号線５０と内蔵メモリ２２との間の通信を仲介するインターフェースとして機能する。
【００３４】
この内蔵デバイス２０は信号線５０との通信的な接続／非接続を選択できる。例えば、内蔵デバイス２０は信号線５０との接続／遮断を選択するスイッチを有し、このスイッチをオン／オフすることで、内蔵デバイス２０が信号線５０との接続／非接続を選択してもよい。スイッチがオフすることで、内蔵デバイス２０は信号線５０から見てハイインピーダンス状態を採り、信号線５０から内蔵デバイス２０が実質的に切り離される。ハイインピーダンス状態は、内蔵デバイス２０が信号線５０に対して電気的に絶縁された状態と考えることができる。
【００３５】
このスイッチには、信号線５０とは別の経路で制御信号が入力され、当該スイッチは当該制御信号によって制御される。図１の例示では、変換部２１に後述の信号Ｓ１が入力されており、例えば、この信号Ｓ１を制御信号として用いることができる。
【００３６】
あるいは、内蔵デバイス２０が信号線５０を用いた通信を行わないことで、信号線５０に対する通信的な非接続を実現してもよい。例えば信号線５０とは別の経路で内蔵デバイス２０にリセット信号を入力し、内蔵デバイス２０がこのリセット信号に応じてリセット状態（アイドル状態）を維持してもよい。リセット状態では、内蔵デバイス２０は信号線５０に信号を送信せず、また信号線５０からの信号を受信しない。
【００３７】
図１の例示では、変換部２１に後述の信号Ｓ１が入力されており、例えば、この信号Ｓ１を上述のリセット信号として入力することができる。変換部２１は、リセット信号が入力されている期間において、リセット状態（アイドル状態）を維持する。リセット状態では、変換部２１は信号線５０に信号を送信せず、信号線５０から信号を受信しない。つまり、内蔵デバイス２０は信号線５０の電位に実質的に影響を与えない。言い換えれば、内蔵デバイス２０はハイインピーダンス状態と同様に、実質的に信号線５０から切り離される。
【００３８】
接続構造３０は外部の書込装置６０と接続可能であり、この書込装置６０を信号線５０に接続することができる。書込装置６０は記憶部４０にファームウェアを書き込むための装置であり、例えば電子機器１を製造する工程において用いられる。
【００３９】
例えば書込装置６０は入力部を有しており、作業員はこの入力部を介して書込装置６０へと入力を行ってもよい。作業員は、この入力部への入力によって、ファームウェアの書き込みの開始を指示する。書込装置６０としては、例えばパーソナルコンピュータを採用することができる。このとき、入力部は例えばキーボードまたはマウスなどである。
【００４０】
図１の例示では、接続構造３０は、外部の専用ケーブル６１を介して書込装置６０と接続可能である。つまり、接続構造３０は専用ケーブル６１を信号線５０に接続することによって、書込装置６０を信号線５０に接続する。信号線５０は１対１通信で用いられる信号線であるところ、書込装置６０が信号線５０に接続されるときには、内蔵デバイス２０は信号線５０に対する通信的な非接続を採用する。つまり、書込装置６０が接続構造３０に接続されるときには、内蔵デバイス２０を実質的に信号線５０から実質的に切り離すのである。これにより、１対１通信用の信号線５０には、制御部１０と書込装置６０とが接続されることとなる。
【００４１】
また図１の例示では、接続構造３０は、専用ケーブル６１が接続されたことに起因して、信号Ｓ２を制御部１０へと入力させる。これにより、制御部１０は専用ケーブル６１が接続されたこと、ひいては書込装置６０が接続されたことを了知できる。
【００４２】
図２は接続構造３０の具体的な内部構成の一例を概略的に示している。接続構造３０は複数の接続部３１〜３６を備えている。接続部３１〜３６は例えば接続端子である。専用ケーブル６１の一端には、接続構造６２が形成されており、この接続構造６２は接続部６１１〜６１６を備えている。接続部３１〜３６はそれぞれ接続部６２１〜６２２に接続される。接続構造３０および接続構造６２は、互いに着脱可能に接続するコネクタであってもよい。
【００４３】
接続部３１は信号線５０のうち、一方（例えば正極側）の信号線に接続され、接続部３２は他方（例えば負極側）の信号線に接続される。これらの接続部３１，３２と接続される接続部６２１，６２２は、それぞれ専用ケーブル６１の信号線を介して、書込装置６０に接続される。よって、接続部３１，３２は接続構造６２を介して書込装置６０に接続されることとなる。
【００４４】
接続部３３には第１電源電位（ここでは接地電位）が印加される。接続部３４の電位は信号Ｓ１として内蔵デバイス２０に入力される。また接続部３４は例えば抵抗Ｒ１を介して第２電源電位（例えば直流電源Ｅ１の高電位端）に接続される。ここでは直流電源Ｅ１の低電位端は接地される。
【００４５】
接続部３３，３４にそれぞれ接続可能な接続部６２３，６２４は、互いに接続されている。よって、接続構造６２が接続構造３０に接続された状態では、接続部３４は接続部３３に電気的に接続されることとなり、接続部３４には接地電位が印加される。一方で、接続構造６２が接続構造３０に接続されていない状態では、接続部３４には直流電源Ｅ１の高電位（直流電源Ｅ１の直流電圧）が印加される。
【００４６】
以上のように、接続部３４の電位（信号Ｓ１）は、接続構造６２が接続されているか否かに応じて変化する。内蔵デバイス２０は、接続構造６２が接続されているときの接続部３４の電位(例えば接地電位)に応じて、信号線５０に対して通信的な非接続を採用する。よって、作業員が接続構造６２を接続構造３０に接続することによって、言い換えれば、書込装置６０を信号線５０に接続することによって、内蔵デバイス２０が信号線５０から実質的に切り離される。したがって、制御部１０および書込装置６０が信号線５０を用いた１対１通信を行うことができる。
【００４７】
なお図２の例示では、接続部６２３は専用ケーブル６１の配線を介して書込装置６０に接続される。これにより、書込装置６０と電子機器１とにおいて共通の接地電位を採用することができる。
【００４８】
また図２の例示では、接続部３５，３６も設けられている。接続部３５は例えば抵抗Ｒ２を介して第１電源電位（接地電位）に接続される。接続部３５の電位は信号Ｓ２として制御部１０に入力される。接続部３６は例えば抵抗Ｒ３を介して第２電源電位（例えば直流電源Ｅ２の高電位端）に接続される。直流電源Ｅ２の低電位端はここでは接地されている。これらの接続部３５，３６にそれぞれ接続可能な接続部６２５，６２６は、互いに接続されている。よって、接続構造６２が接続構造３０に接続された状態では、接続部３５には接地電位が印加されることとなり、接続構造６２が接続構造３０に接続された状態では、接続部３５の電位は、直流電源Ｅ１の電圧と抵抗Ｒ１，Ｒ２の抵抗値によって決まる値を採る。
【００４９】
以上のように、接続部３５の電位（信号Ｓ２）は、接続構造６２が接続されているか否かに応じて変化する。これにより、制御部１０は書込装置６０が接続されているか否かを了知することができる。
【００５０】
なお、抵抗Ｒ２，Ｒ３の両方が設けられる必要はなく、いずれか一方のみが設けられていればよい。また抵抗Ｒ１が設けられずに、接続部３３と接地電位との間に抵抗が設けられてもよく、あるいは、抵抗Ｒ１に加えて、接続部３３と接地電位との間に抵抗が設けられてもよい。いずれにおいても、信号Ｓ１，Ｓ２の電位は、接続構造６２が接続されたか否かに応じて変化するからである。
【００５１】
制御部１０は、書込装置６０が接続された状態において、書込装置６０に対してスレーブとして動作する。書込装置６０は信号線５０を介して制御部１０と通信する。より具体的には、書込装置６０はファームウェアを制御部１０へと送信し、制御部１０は、受け取ったファームウェアを記憶部４０へと書き込む。
【００５２】
＜通常動作＞
図３は、記憶部４０にファームウェアが記憶された状態における電子機器１の通常動作の一例を示すフローチャートである。また図４では、電子機器１における情報の流れがブロック矢印で示されている。通常動作においては、書込装置６０は接続されていない。まずステップＳＴ１にて、ユーザが電源を投入すると、電子機器１の上記の各部に電源が供給される。次にステップＳＴ２にて、電源が供給された制御部１０は起動動作を行う。起動動作の一つとして、制御部１０は記憶部４０にアクセスしてファームウェアＦＷ１を読み込む。かかる起動動作の手順は予め設定されており、例えば制御部１０の内部に設けられた記憶部（例えばＲＯＭ）にプログラムとして記憶されている。制御部１０はまずこのプログラムを実行して、起動動作を行う。
【００５３】
次に、ステップＳＴ３にて制御部１０はファームウェアＦＷ１に則って動作を行い、内蔵デバイス２０と情報Ｄ１の送受信を行う。
【００５４】
＜ファームウェアの書き込み動作＞
図５は、記憶部４０にファームウェアが記憶されていない状態での、ファームウェアの書き込み動作の一例を示すフローチャートである。この動作は、例えば電子機器１の製造工程において行われる。
【００５５】
まずステップＳＴ１１にて、作業員が書込装置６０を電子機器１に接続する。より具体的には、書込装置６０に接続された専用ケーブル６１の接続構造６２を、接続構造３０に接続する。
【００５６】
次にステップＳＴ１２にて、作業員は電源を投入する。例えば電子機器１に、電源投入のスイッチを設け、作業員がこれを操作することで、電源を投入する。これにより、電子機器１の上記の各部に電源が供給される。
【００５７】
内蔵デバイス２０には、書込装置６０が接続されたときの信号Ｓ１が入力され、制御部１０には、書込装置６０が接続されたときの信号Ｓ２が入力される。信号Ｓ２に応じて、ステップＳＴ１２において、内蔵デバイス２０がハイインピーダンス状態になる。これにより、内蔵デバイス２０が信号線５０から実質的に切り離される。
【００５８】
次にステップＳＴ１４にて、電源が供給された制御部１０は上述のように、起動動作を行う。起動動作の一つとして、制御部１０は記憶部４０にアクセスして、ファームウェアＦＷ１を読み込もうとする。しかるに、ここでは記憶部４０には未だファームウェアＦＷ１が記憶されていなので、ファームウェアＦＷ１が読み込めない。図６の例示では、ファームウェアＦＷ１を読み込めないことが、「×」付のブロック矢印で示されている。
【００５９】
なおステップＳＴ１３，ＳＴ１４の実行順序は逆でもよく、ステップＳＴ１３，ＳＴ１４が互いに並行して実行されてもよい。
【００６０】
制御部１０は、記憶部４０からファームウェアＦＷ１を読み込むことができず、かつ、書込装置６０が接続されたときの信号Ｓ２を受け取っているので、ステップＳＴ１５において、書込装置６０に対してスレーブとして動作する。制御部１０と書込装置６０とは互いに通信設定を行って、制御部１０および書込装置６０がそれぞれスレーブおよびマスタとして動作する。
【００６１】
次にステップＳＴ１６にて、例えば作業員が書込装置６０へとファームウェアの書き込みの指示を入力する。これにより、書込装置６０は制御部１０へとファームウェアＦＷ１を送信し、制御部１０は受け取ったファームウェアＦＷ１を記憶部４０へと書き込む。
【００６２】
以上のように、本電子機器１によれば、通信ポート１１は、書込装置６０および内蔵デバイス２０の両方と接続されて、その両方と選択的に通信を行うことができる。よって、書込装置６０専用の通信ポートと、内蔵デバイス２０専用の通信ポートとを設ける場合に比べて、製造コストを低減できる。
【００６３】
また本実施の形態とは異なって、接続構造３０の替わりにＨＵＢまたはスイッチを設けることも考えられるものの、これらは製造コストの増大を招く。一方で、本接続構造３０は、スイッチ等のアクティブ素子を有する必要がなく、安価である。
【００６４】
なお上述の例では、専用ケーブル６１を用いて書込装置６０を信号線５０に接続した。しかるに専用ケーブル６１は必須ではない。例えばフィクスチャを用いてもよい。フィクスチャは、例えば、電子機器１を支持する台と、当該台に形成された接続構造６２とを備えている。このとき、接続部６２１〜６２２は例えば導電性のピンによって形成される。書込装置６０は上述のとおり接続構造６２に接続されている。
【００６５】
電子機器１側の接続部３１〜３６は、例えばパッドとして所定の絶縁基板上に形成される。接続部６２１〜６２６たるピンが、それぞれ接続部３１〜３６たるパッドに当接することで、これらが適宜に電気的に接続される。これによっても、書込装置６０を信号線５０に接続することができる。さらに、信号Ｓ１，Ｓ２をそれぞれ内蔵デバイス２０および制御部１０へと印加できる。
【００６６】
また、上述の例では、内蔵デバイス２０および制御部１０のそれぞれに信号Ｓ１，Ｓ２が入力された。しかるに、例えば制御部１０と内蔵デバイス２０とが同程度の電源電圧によって動作する場合には、共通の信号が入力されてもよい。他方、異なる信号Ｓ１，Ｓ２をそれぞれ内蔵デバイス２０および制御部１０へと入力する場合には、異なる電源電圧で動作する内蔵デバイス２０および制御部１０を採用することができる。よって制御部１０と内蔵デバイス２０の設計の自由度を向上することができる。
【００６７】
第２の実施の形態．
第１の実施の形態では、ファームウェアＦＷ１が記憶部４０に未だ書き込まれていないときに、ファームウェアＦＷ１を書き込んだ。第２の実施の形態では、ファームウェアＦＷ１の少なくとも一部が記憶部４０に書き込まれた状態においても、ファームウェアＦＷ１を記憶部４０に書き込むことができる電子機器１を提供することを企図する。
【００６８】
図７は電子機器１の構成の一例を概略的に示している。図７の電子機器１は、図１の電子機器１に比して、有効／無効設定部７０を更に備えている。
【００６９】
有効／無効設定部７０は記憶部４０へとイネーブル信号Ｓ３を出力する。イネーブル信号Ｓ３は、記憶部４０へのアクセスが有効か無効かを示す信号であり、例えばイネーブル信号Ｓ３が非活性（例えば低電位）を採るときに、記憶部４０は自身へのアクセスを無効にする。よってこの状態においては、制御部１０は記憶部４０からファームウェアＦＷ１を読み込むことができない。
【００７０】
有効／無効設定部７０は、接続構造３０からの信号Ｓ１を入力する。これにより、有効／無効設定部７０は書込装置６０が接続されているか否かを判別できる。また有効／無効設定部７０は例えば電源の供給を受けており、ユーザによる電源投入を認識できる。
【００７１】
有効／無効設定部７０は、書込装置６０が接続された状態において電源が投入されると、記憶部４０へのアクセスを無効にするイネーブル信号Ｓ３を、所定期間に亘って出力する。有効／無効設定部７０は計時部（例えばタイマ回路）を有しており、所定期間はこの計時部によって計時されればよい。所定期間は、例えば予め設定されていればよく、例えば数秒よりも小さい値を採用できる。
【００７２】
図８は電子機器１の動作の一例を示すフローチャートである。ステップＳＴ２１において、作業員は、接続構造６２を接続構造３０に接続して、書込装置６０を信号線５０に接続させる。次にステップＳＴ２２において、作業員は電子機器１に電源を投入する。このとき、接続構造３０は、書込装置６０が接続されたときの信号Ｓ１，Ｓ２を制御部１０、内蔵デバイス２０および有効／無効設定部７０へと適宜に出力することとなる。
【００７３】
有効／無効設定部７０は、電源が投入され、かつ、書込装置６０が接続されたときの信号Ｓ１を受け取っているので、ステップＳＴ２３において、記憶部４０を無効にするイネーブル信号Ｓ３を所定期間に亘って出力する。図９では、イネーブル信号Ｓ３は非活性である。この所定期間は後述するステップＳＴ２７までの期間であり、例えば予め設定される。
【００７４】
ステップＳＴ２３，ＳＴ２４の実行順序は互いに逆であってもよく、ステップＳＴ２３，ＳＴ２４が互いに並行して実行されてもよい。
【００７５】
一方で制御部１０は、ステップＳＴ２５において、電源投入に応答して、記憶部４０へのアクセスを開始する。これは上述のようにファームウェアＦＷ１の読み出しを行うためである。しかるに、有効／無効設定部７０によって記憶部４０へのアクセスが無効になっているので、図９に示すように、制御部１０はファームウェアＦＷ１の読み込みを行うことができない。ファームウェアＦＷ１を読み込めず、かつ、書込装置６０が接続されているので、制御部１０はファームウェアＦＷ１を書き込むべく、書込装置６０に対してスレーブとして通信を行い、ファームウェアＦＷ１の送信を待つ。
【００７６】
なおステップＳＴ２５は記憶部４０へのアクセスが無効になった状態で実行されればよく、この限りにおいて、ステップＳＴ２３〜ＳＴ２５の実行順序は適宜に変更でき、またステップＳＴ２３〜ＳＴ２５が互いに並行に実行されてもよい。
【００７７】
ステップＳＴ２４から所定期間が過経したステップＳＴ２７において、有効／無効設定部７０は、記憶部４０へのアクセスを有効にするイネーブル信号Ｓ３を出力する。これにより、記憶部４０へのアクセスが有効になる。図１０では、イネーブル信号Ｓ３が活性している。
【００７８】
次にステップＳＴ２８において、作業員が書込装置６０へとファームウェアＦＷ１の書き込みの指示を入力する。書込装置６０は作業員の入力に基づいて、図１０に示すように、ファームウェアＦＷ１を制御部１０へと送信し、制御部１０がこのファームウェアＦＷ１を記憶部４０へと書き込む。
【００７９】
以上のように、本電子機器１によれば、たとえ記憶部４０にファームウェアＦＷ１の少なくとも一部が記憶されていた場合でも、この記憶部４０にファームウェアＦＷ１を書き込むことができる。よって、例えばファームウェアＦＷ１の一部が欠損して書き込まれた場合であっても、この記憶部４０に再度ファームウェアＦＷ１を書き込むことができる。
【００８０】
かかる書き込みは例えば検査工程において実行される。例えば検査工程において、適切にファームウェアＦＷ１が記憶部４０に記憶されていないと判断したときに、本動作によって、記憶部４０にファームウェアＦＷ１を書き直すことができるのである。
【００８１】
そして本実施の形態によれば、次の場合に比べて製造コストを低減できる。即ち、ファームウェアＦＷ１が欠損して書き込まれた記憶部４０を破棄し、ファームウェアＦＷ１が書き込まれていない記憶部４０を取り付けた上で、この記憶部４０にファームウェアＦＷ１を書き込む場合に比べて、製造コストを低減できるのである。
【００８２】
なお制御部１０は、記憶部４０からファームウェアＦＷ１の少なくとも一部を読み込むことができたときには、ファームウェアＦＷ１の書き込みを行わないように設計されている。かかる制御部１０は既設の制御部であり、本電子機器１にこの既設の制御部１０を流用することができる。逆に言えば、このような制御部１０を採用しても、記憶部４０にファームウェアを書き直すことができるのである。そして既設の制御部１０を採用すれば、制御部１０を開発・変更するコストを回避できる。
【００８３】
第３の実施の形態．
第３の実施の形態では転送速度について述べる。例えばＵＳＢに準拠した通信では、例えば高速(High Speed)と、高速よりも遅い全速(Full Speed)と、全速よりも遅い低速(Low Speed)とを選択的に採用することができる。
【００８４】
そこで、制御部１０と書込装置６０との間の通信速度を、制御部１０と内蔵デバイス２０との間の通信速度よりも低く設定する。例えば制御部１０と書込装置６０との通信速度として低速を採用し、制御部１０と内蔵デバイス２０との間の通信速度として高速または全速を採用する。
【００８５】
これにより、高速に対応しない安価な専用ケーブル６１またはフィクスチャを採用しても、適切な通信品質でファームウェアＦＷ１を制御部１０へと送信することができる。
【００８６】
また通常通信で用いる制御部１０と内蔵デバイス２０との間では、比較的に高い通信速度で通信を行う。これにより、電子機器１の処理速度を向上することができ、製品の能力を向上することができる。
【００８７】
また、信号線５０が例えば配線パターンとして形成される場合には、比較的に高い通信速度で通信を行っても通信品質を確保することができる。よって、信号線５０は配線パターンとして形成されることが望ましい。
【００８８】
上述の各実施の形態は、互いに阻害しない限り、相互に組み合わせることができる。
【００８９】
以上のように、電子機器１は詳細に説明されたが、上記した説明は、全ての局面において例示であって、この発明がそれに限定されるものではない。例えばＵＳＢ通信に替えて、ＳＡＴＡ(Serial ATA)に準拠した通信を採用することもできる。また、上述した各種実施の形態は、相互に矛盾しない限り組み合わせて適用可能である。そして、例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
【符号の説明】
【００９０】
１０  制御部
２０  内蔵デバイス
３０  接続構造
３１〜３６  接続部
４０  記憶部
５０  信号線
６０  書込装置
【図１】
0006516511.tif 000002
【図２】
0006516511.tif 000003
【図３】
0006516511.tif 000004
【図４】
0006516511.tif 000005
【図５】
0006516511.tif 000006
【図６】
0006516511.tif 000007
【図７】
0006516511.tif 000008
【図８】
0006516511.tif 000009
【図９】
0006516511.tif 000010
【図１０】
0006516511.tif 000011