(57)【特許請求の範囲】
【請求項１】
差動信号を送信する第１の半導体パッケージと、
差動信号を受信する第２の半導体パッケージと、
前記第１の半導体パッケージ及び前記第２の半導体パッケージが実装されたプリント配線板と、を備え、
前記プリント配線板には、
前記第１の半導体パッケージと前記第２の半導体パッケージとを接続する、一対の信号伝送路である第１の信号伝送路及び第２の信号伝送路からなる第１の差動信号線と、
前記第１の半導体パッケージと前記第２の半導体パッケージとを接続し、前記第１の差動信号線と並行して配置された、一対の信号伝送路である第３の信号伝送路及び第４の信号伝送路からなる第２の差動信号線と、が形成されており、
前記第１の差動信号線は、前記プリント配線板の表面に垂直方向から平面視した場合に、前記第１の信号伝送路と前記第２の信号伝送路とが交差する第１交差部を少なくとも１つ有し、
前記第２の差動信号線は、前記プリント配線板の表面に垂直方向から平面視した場合に、前記第３の信号伝送路と前記第４の信号伝送路とが交差する第２交差部を少なくとも１つ有し、
前記第１の信号伝送路及び前記第２の信号伝送路の前記第１交差部から見て前記第１の半導体パッケージ側に配置された部分と、前記第３の信号伝送路及び前記第４の信号伝送路の前記第２交差部から見て前記第１の半導体パッケージ側に配置された部分は、前記プリント配線板の同じ配線層に配置されており、
前記第２の信号伝送路と前記第３の信号伝送路は、前記第１の半導体パッケージに対して互いが隣接して接続されており、前記第１の信号伝送路と前記第４の信号伝送路は同相の信号が流れ、前記第２の信号伝送路と前記第３の信号伝送路は同相の信号が流れるように配線されていることを特徴とするプリント回路板。
【請求項２】
前記プリント配線板の表面に垂直方向から平面視した場合に、前記第２の信号伝送路と前記第３の信号伝送路とが隣接して配置されている部分の配線の長さと、前記第１の信号伝送路と前記第４の信号伝送路とが隣接して配置されている部分の配線の長さが、等しいことを特徴とする請求項１に記載のプリント回路板。
【請求項３】
前記第１の信号伝送路は、前記第１交差部から見て、前記第１の半導体パッケージ側の第１の配線パターンと、前記第２の半導体パッケージ側の第２の配線パターンと、を有し、
前記第２の信号伝送路は、前記第１交差部から見て、前記第１の半導体パッケージ側の第３の配線パターンと、前記第２の半導体パッケージ側の第４の配線パターンと、を有し、
前記第３の信号伝送路は、前記第２交差部から見て、前記第１の半導体パッケージ側の第５の配線パターンと、前記第２の半導体パッケージ側の第６の配線パターンと、を有し、
前記第４の信号伝送路は、前記第２交差部から見て、前記第１の半導体パッケージ側の第７の配線パターンと、前記第２の半導体パッケージ側の第８の配線パターンと、を有し、
前記プリント配線板の表面に垂直方向から平面視した場合に、前記第３の配線パターンと前記第５の配線パターンとが隣接しており、前記第２の配線パターンと前記第８の配線パターンとが隣接しており、
前記第３の配線パターンと前記第５の配線パターンが隣接している配線の長さと、前記第２の配線パターンと前記第８の配線パターンが隣接している配線の長さが、等しいことを特徴とする請求項１に記載のプリント回路板。
【請求項４】
前記第１の差動信号線は、前記第１交差部として前記第１の半導体パッケージ側に位置する第１交差部と、前記第２の半導体パッケージ側に位置する第１交差部と、を有し、
前記第１の信号伝送路は、
前記第１の半導体パッケージ側に位置する前記第１交差部から見て、前記第１の半導体パッケージ側の第１の配線パターンと、
前記第１の半導体パッケージ側に位置する前記第１交差部と、前記第２の半導体パッケージ側に位置する前記第１交差部との間の第２の配線パターンと、
前記第２の半導体パッケージ側に位置する前記第１交差部から見て、前記第２の半導体パッケージ側の第３の配線パターンと、を有し、
前記第２の信号伝送路は、
前記第１の半導体パッケージ側に位置する前記第１交差部から見て、前記第１の半導体パッケージ側の第４の配線パターンと、
前記第１の半導体パッケージ側に位置する前記第１交差部と、前記第２の半導体パッケージ側に位置する前記第１交差部との間の第５の配線パターンと、
前記第２の半導体パッケージ側に位置する前記第１交差部から見て、前記第２の半導体パッケージ側の第６の配線パターンと、を有し、
前記第２の差動信号線は、前記第２交差部として前記第１の半導体パッケージ側に位置する第２交差部と、前記第２の半導体パッケージ側に位置する第２交差部と、を有し、
前記第３の信号伝送路は、
前記第１の半導体パッケージ側に位置する前記第２交差部から見て、前記第１の半導体パッケージ側の第７の配線パターンと、
前記第１の半導体パッケージ側に位置する前記第２交差部と、前記第２の半導体パッケージ側に位置する前記第２交差部との間の第８の配線パターンと、
前記第２の半導体パッケージ側に位置する前記第２交差部から見て、前記第２の半導体パッケージ側の第９の配線パターンと、を有し、
前記第４の信号伝送路は、
前記第１の半導体パッケージ側に位置する前記第２交差部から見て、前記第１の半導体パッケージ側の第１０の配線パターンと、
前記第１の半導体パッケージ側に位置する前記第２交差部と、前記第２の半導体パッケージ側に位置する前記第２交差部との間の第１１の配線パターンと、
前記第２の半導体パッケージ側に位置する前記第２交差部から見て、前記第２の半導体パッケージ側の第１２の配線パターンと、を有し、
前記プリント配線板の表面に垂直方向から平面視した場合に、前記第４の配線パターンと前記第７の配線パターンが隣接しており、前記第２の配線パターンと前記第１１の配線パターンが隣接しており、前記第６の配線パターンと前記第９の配線パターンが隣接しており、
前記第４の配線パターンと前記第７の配線パターンが隣接している配線の長さと、前記第６の配線パターンと前記第９の配線パターンが隣接している配線の長さとの和と、前記第２の配線パターンと前記第１１の配線パターンが隣接している配線の長さが、等しいことを特徴とする請求項１に記載のプリント回路板。
【請求項５】
前記第１交差部と、前記第２交差部は、前記プリント配線板に形成された信号ヴィアを有することを特徴とする請求項１乃至４のいずれか１項に記載のプリント回路板。
【請求項６】
前記プリント配線板は、内層に電源パターンとグラウンドパターンとを有する３層以上の多層プリント配線板であり、
前記プリント配線板の一方または他方の表面にはコンデンサ素子が実装されており、
前記コンデンサ素子は、電源ヴィアと介して前記電源パターンと接続され、グラウンドヴィアと介して前記グラウンドパターンと接続されており、
前記電源ヴィア及び前記グラウンドヴィアは、前記信号ヴィアに隣接して配置されていることを特徴とする請求項５に記載のプリント回路板。
【請求項７】
前記第１の半導体パッケージと前記第２の半導体パッケージは前記プリント配線板の一方の表面に形成され、
前記第１交差部及び前記第２交差部は、前記一対の信号伝送路のうち一方の信号伝送路が、他方の信号伝送路を前記プリント配線板の一方の表面に実装された電子素子により跨ぐように配線されていることを特徴とする請求項１乃至５のいずれか１項に記載のプリント回路板。
【請求項８】
前記電子素子は、抵抗素子又はコンデンサ素子であることを特徴とする請求項７に記載のプリント回路板。
【請求項９】
差動信号を送信する第１の信号送信回路と、差動信号を送信する第２の信号送信回路と、を有する第１の半導体パッケージと、
差動信号を受信する第１の信号受信回路と、差動信号を受信する第２の信号受信回路と、を有する第２の半導体パッケージと、
前記第１の半導体パッケージ及び前記第２の半導体パッケージが実装されたプリント配線板と、を備え、
前記第１の半導体パッケージと前記第２の半導体パッケージの少なくとも一方には、前記第１の信号受信回路または第１の信号送信回路に接続された、一対の信号伝送路からなる第１の内部差動信号線と、前記第２の信号受信回路または第２の信号送信回路に接続され、前記第１の内部差動信号線と並行して配置された一対の信号伝送路からなる第２の内部差動信号線と、が形成されており、
前記プリント配線板には、前記第１の半導体パッケージと前記第２の半導体パッケージとを接続する、一対の信号伝送路からなる第１の外部差動信号線と、前記第１の半導体パッケージと前記第２の半導体パッケージとを接続し、前記第１の外部差動信号線と並行して配置された、一対の信号伝送路からなる第２の外部差動信号線と、が形成されており、
前記第１の外部差動信号線と前記第１の内部差動信号線とが接続されて、連続した一対の第１の差動信号伝送路からなる第１の差動信号線が形成されており、
前記第２の外部差動信号線と前記第２の内部差動信号線とが接続されて、連続した一対の第２の差動信号伝送路からなる第２の差動信号線が形成されており、
前記第１の差動信号線は、前記第１の外部差動信号線と前記第１の内部差動信号線との接続領域で交差する第１交差部を有し、
前記第２の差動信号線は、前記第２の外部差動信号線と前記第２の内部差動信号線との接続領域で交差する第２交差部を有し、
前記第１の差動信号線の前記第１交差部から見て前記第１の半導体パッケージ側に配置された部分と、前記第２の差動信号線の前記第２交差部から見て前記第１の半導体パッケージ側に配置された部分は、前記プリント配線板の同じ配線層に配置されていることを特徴とするプリント回路板。
【請求項１０】
差動信号を送信する第１の信号送信回路と、差動信号を送信する第２の信号送信回路と、を有する第１の半導体パッケージと、
差動信号を受信する第１の信号受信回路と、差動信号を受信する第２の信号受信回路と、を有する第２の半導体パッケージと、
前記第１の半導体パッケージ及び前記第２の半導体パッケージが実装されたプリント配線板と、を備え、
前記第１の半導体パッケージ及び前記第２の半導体パッケージには、前記第１の信号受信回路および前記第１の信号送信回路に接続された、一対の信号伝送路からなる第１の内部差動信号線と、前記第２の信号受信回路および前記第２の信号送信回路に接続され、前記第１の内部差動信号線と並行して配置された一対の信号伝送路からなる第２の内部差動信号線と、が形成されており、
前記プリント配線板には、前記第１の半導体パッケージと前記第２の半導体パッケージとを接続する、一対の信号伝送路からなる第１の外部差動信号線と、前記第１の半導体パッケージと前記第２の半導体パッケージとを接続し、前記第１の外部差動信号線と並行して配置された、一対の信号伝送路からなる第２の外部差動信号線と、が形成されており、
前記第１の外部差動信号線と前記２つの第１の内部差動信号線とが接続されて、連続した一対の第１の差動信号伝送路からなる第１の差動信号線が形成されており、
前記第２の外部差動信号線と前記２つの第２の内部差動信号線とが接続されて、連続した一対の第２の差動信号伝送路からなる第２の差動信号線が形成されており、
前記第１の差動信号線は、前記第１の外部差動信号線と前記第１の内部差動信号線との２つの接続領域で交差する第１交差部を有し、
前記第２の差動信号線は、前記第２の外部差動信号線と前記第２の内部差動信号線との２つの接続領域で交差する第２交差部を有し、
前記第１の差動信号線の前記第１交差部から見て前記第１の半導体パッケージ側に配置された部分と、前記第２の差動信号線の前記第２交差部から見て前記第１の半導体パッケージ側に配置された部分は、前記プリント配線板の同じ配線層に配置されていることを特徴とするプリント回路板。
【請求項１１】
前記第１の差動信号線を形成する前記一対の第１の差動信号伝送路は、第１の信号伝送路と第２の信号伝送路からなり、
前記第２の差動信号線を形成する前記一対の第２の差動信号伝送路は、第３の信号伝送路と第４の信号伝送路からなり、
前記第２の信号伝送路と前記第３の信号伝送路は、前記第１の半導体パッケージに対して互いが隣接して接続されており、前記第１の信号伝送路と前記第４の信号伝送路は同相の信号が流れており、前記第２の信号伝送路と前記第３の信号伝送路は同相の信号が流れていることを特徴とする請求項９または１０に記載のプリント回路板。
【請求項１２】
前記第１の外部差動信号線及び前記第２の外部差動信号線が、前記第１の内部差動信号線及び前記第２の内部差動信号線よりも長いことを特徴とする請求項９または１１に記載のプリント回路板。
【請求項１３】
前記第１交差部と、前記第２交差部は、前記プリント配線板と前記第２の半導体パッケージとの接合部分に配置されている請求項９又は１２に記載のプリント回路板。
【請求項１４】
前記第１交差部と前記第２交差部の数が等しいことを特徴とする請求項１乃至１３のいずれか１項に記載のプリント回路板。
【請求項１５】
前記第１交差部と前記第２交差部は、配線方向に対して直交する方向に隣接して配置されている請求項１乃至１４のいずれか１項に記載のプリント回路板。
【請求項１６】
第１の半導体パッケージと第２の半導体パッケージとを接続する、一対の信号伝送路である第１の信号伝送路及び第２の信号伝送路からなる第１の差動信号線と、
前記第１の半導体パッケージと前記第２の半導体パッケージとを接続する、一対の信号伝送路である第３の信号伝送路及び第４の信号伝送路からなる第２の差動信号線と、を有するプリント配線板において、
前記第１の差動信号線と前記第２の差動信号線とは、並行して配置されており、
前記第１の差動信号線は、前記プリント配線板の表面に垂直方向から平面視した場合に、前記第１の信号伝送路と前記第２の信号伝送路とが交差する第１交差部を少なくとも１つ有し、
前記第２の差動信号線は、前記プリント配線板の表面に垂直方向から平面視した場合に、前記第３の信号伝送路と前記第４の信号伝送路とが交差する第２交差部を少なくとも１つ有し、
前記第１の信号伝送路及び前記第２の信号伝送路の前記第１交差部から見て前記第１の半導体パッケージが配置される側の部分と、前記第３の信号伝送路及び前記第４の信号伝送路の前記第２交差部から見て前記第１の半導体パッケージが配置される側の部分は、前記プリント配線板の同じ配線層に配置されており、
前記第２の信号伝送路と前記第３の信号伝送路は、前記第１の半導体パッケージが配置される部分に対して互いが隣接しており、前記第１の信号伝送路と前記第４の信号伝送路は同相の信号が流れ、前記第２の信号伝送路と前記第３の信号伝送路は同相の信号が流れるように配線されていることを特徴とするプリント配線板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、差動信号の伝送路となる差動信号線を備えたプリント回路板及びプリント配線板に関する。
【背景技術】
【０００２】
メモリインタフェースなどの差動信号において信号受信側の誤動作を防ぐため、一対の差動信号におけるポジティブ側の信号とネガティブ側の信号とが交差する電圧（以下、交差電圧）の許容変動量が規定されている。
【０００３】
信号送信側で交差電圧が規定以内であっても、プリント配線板で発生する配線間クロストークや、ポジティブ側の信号線とネガティブ側の信号線との配線長差によって、ポジティブ側の信号とネガティブ側の信号とでスルーレートや位相の差が生じる。このスルーレートや位相の差によって交差電圧の変動が生じ、信号受信側の交差電圧の規定を満たせなくなることがある。それゆえに、プリント配線板上で発生する交差電圧の変動をできる限り抑える必要がある。
【０００４】
そこで、従来、隣り合う２組の差動信号線間のクロストークを防止するために、２組の差動信号線との間にグラウンド線を配置するフレキシブル配線板が開示されている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−０４１１９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、ＢＧＡ（Ball  Grid  Array）などの高密度実装部品を用いる場合には、部品パッドから多数の信号線を引き出す必要がある。特許文献１に記載のプリント配線板では、高密度実装部品を実装する場合、近年の信号高速化によるスルーレートの増大や配線の密集化により、グラウンド線を跨いで差動信号線に生じるクロストーク電圧が増大していた。したがって、従来の構成では交差電圧の変動量の低減効果が低いものであった。
【０００７】
そこで、本発明は、信号受信側で受信される差動信号の交差電圧の変動量を低減することを目的とする。
【課題を解決するための手段】
【０００８】
本発明のプリント回路板は、差動信号を送信する第１の半導体パッケージと、差動信号を受信する第２の半導体パッケージと、前記第１の半導体パッケージ及び前記第２の半導体パッケージが実装されたプリント配線板と、を備え、前記プリント配線板には、前記第１の半導体パッケージと前記第２の半導体パッケージとを接続する、一対の信号伝送路である第１の信号伝送路及び第２の信号伝送路からなる第１の差動信号線と、前記第１の半導体パッケージと前記第２の半導体パッケージとを接続し、前記第１の差動信号線と並行して配置された、一対の信号伝送路である第３の信号伝送路及び第４の信号伝送路からなる第２の差動信号線と、が形成されており、前記第１の差動信号線は、前記プリント配線板の表面に垂直方向から平面視した場合に、前記第１の信号伝送路と前記第２の信号伝送路とが交差する第１交差部を少なくとも１つ有し、前記第２の差動信号線は、前記プリント配線板の表面に垂直方向から平面視した場合に、前記第３の信号伝送路と前記第４の信号伝送路とが交差する第２交差部を少なくとも１つ有し、前記第１の信号伝送路及び前記第２の信号伝送路の前記第１交差部から見て前記第１の半導体パッケージ側に配置された部分と、前記第３の信号伝送路及び前記第４の信号伝送路の前記第２交差部から見て前記第１の半導体パッケージ側に配置された部分は、前記プリント配線板の同じ配線層に配置されており、前記第２の信号伝送路と前記第３の信号伝送路は、前記第１の半導体パッケージに対して互いが隣接して接続されており、前記第１の信号伝送路と前記第４の信号伝送路は同相の信号が流れ、前記第２の信号伝送路と前記第３の信号伝送路は同相の信号が流れるように配線されていることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、各差動信号線における一方の信号伝送路と他方の信号伝送路とが、経路の途中で交差するように配線されている。これにより、差動信号におけるポジティブ側の信号とネガティブ側の信号とのスルーレートが近づき、信号受信側で受信される差動信号の交差電圧の変動量が低減する。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１実施形態に係るプリント回路板を示す平面図である。
【図２】本発明の第１実施形態に係るプリント回路板の原理を説明するための図である。
【図３】本発明の第２実施形態に係るプリント回路板を示す平面図である。
【図４】本発明の第３実施形態に係るプリント回路板を示す平面図である。
【図５】本発明の第４実施形態に係るプリント回路板を示す平面図である。
【図６】本発明の第５実施形態に係るプリント回路板を示す平面図である。
【図７】実施例１及び比較例１，２における交差電圧のシミュレーション結果を示すグラフである。
【図８】比較例１，２のプリント回路板における配線構造を示す模式図である。
【図９】比較例１のプリント回路板における各信号の波形図である。
【図１０】実施例２における交差電圧のシミュレーション結果を示すグラフである。
【図１１】実施例３，４における交差電圧のシミュレーション結果を示すグラフである。
【発明を実施するための形態】
【００１１】
以下、本発明を実施するための形態を、図面を参照しながら詳細に説明する。
【００１２】
［第１実施形態］
図１は、本発明の第１実施形態に係るプリント回路板を示す平面図である。プリント回路板１００は、プリント配線板１０１と、プリント配線板１０１に実装された、第１の半導体パッケージであるＩＣ１１１及び第２の半導体パッケージであるＩＣ１１２と、を備えている。なお、プリント配線板とは、電子部品が実装されていない状態のプリント基板を示し、プリント回路板とは、電子部品が実装されたプリント基板を示している。
【００１３】
プリント配線板１０１は、導体パターンが配置された導体層を複数有する多層（例えば４層）のプリント配線板である。導体層である内層のうちの１つが主に不図示の電源パターンが配置された電源層であり、１つが主に不図示のグラウンドパターンが配置されたグラウンド層である。電源パターンは、電源電位が印加される、プレーン状に形成された導体であり、グラウンドパターンは、グラウンド電位が印加される、プレーン状に形成された導体である。電源パターン及びグラウンドパターンがプレーン状であるため、広面積であり、電源電位及びグラウンド電位が安定化されている。なお、電源層には、電源電位が印加される導体以外の導体（グラウンド線や信号線等）が配置されていてもよく、また、グラウンド層には、グラウンド電位が印加される導体以外の導体（電源線や信号線等）が配置されていてもよい。
【００１４】
プリント配線板１０１の一対の表層（表面）１０１Ａ，１０１Ｂは、主に信号線が配置される信号配線層（第１信号配線層及び第２信号配線層）である。なお、信号配線層には、信号が印加される導体以外の導体（グラウンド線や電源線等）が配置されていてもよい。
【００１５】
一対の表層１０１Ａ，１０１Ｂのうち、一方の表層１０１ＡにはＩＣ１１１が実装され、他方の表層１０１ＢにはＩＣ１１２が実装されている。
【００１６】
第１実施形態では、第１信号配線層である表層１０１Ａには、絶縁体層を介してグラウンド層が隣接して配置され、第２信号配線層である表層１０１Ｂには、絶縁体層を介して電源層が隣接して配置されている。このように、第１信号配線層、グラウンド層、電源層及び第２信号配線層の４つの導体層が絶縁体層を介して積層された４層のプリント配線板１０１が構成されている。
【００１７】
ＩＣ１１１は、複数（第１実施形態では２つ）の信号出力回路（信号送信回路、ドライバ）１２１１，１２１２を有する。また、ＩＣ１１２は、複数（第１実施形態では２つ）の信号入力回路（信号受信回路、レシーバ）１３１１，１３１２を有する。
【００１８】
信号出力回路（第１の信号送信回路）１２１１は、一対の差動信号（ポジティブ側の差動信号Ｐ１及びネガティブ側の差動信号Ｎ１）Ｐ１，Ｎ１を出力（送信）する一対の出力端子（送信端子）１２１Ｐ１，１２１Ｎ１を有する。即ち、信号出力回路１２１１は、差動信号Ｐ１を出力する出力端子１２１Ｐ１と、差動信号Ｎ１を出力する出力端子１２１Ｎ１とを有する。
【００１９】
同様に、信号出力回路（第２の信号送信回路）１２１２は、一対の差動信号（ポジティブ側の差動信号Ｐ２及びネガティブ側の差動信号Ｎ２）Ｐ２，Ｎ２を出力（送信）する一対の出力端子（送信端子）１２１Ｐ２，１２１Ｎ２を有する。即ち、信号出力回路１２１２は、差動信号Ｐ２を出力する出力端子１２１Ｐ２と、差動信号Ｎ２を出力する出力端子１２１Ｎ２とを有する。これら複数の信号出力回路１２１１，１２１２は、同一の回路構成である。
【００２０】
信号入力回路（第１の信号受信回路）１３１１は、一対の差動信号Ｐ１，Ｎ１を入力（受信）する一対の入力端子（受信端子）１３１Ｐ１，１３１Ｎ１を有する。即ち、信号入力回路１３１１は、差動信号Ｐ１を入力する入力端子１３１Ｐ１と、差動信号Ｎ１を入力する入力端子１３１Ｎ１とを有する。
【００２１】
同様に、信号入力回路（第２の信号受信回路）１３１２は、一対の差動信号Ｐ２，Ｎ２を入力（受信）する一対の入力端子（受信端子）１３１Ｐ２，１３１Ｎ２を有する。即ち、信号入力回路１３１２は、差動信号Ｐ２を入力する入力端子１３１Ｐ２と、差動信号Ｎ２を入力する入力端子１３１Ｎ２とを有する。これら複数の信号入力回路１３１１，１３１２は、同一の回路構成である。
【００２２】
第１実施形態では、複数の信号出力回路１２１１，１２１２が、１つの半導体パッケージでパッケージ化されている場合について説明するが、個別の半導体パッケージで構成されていてもよい。同様に、複数の信号入力回路１３１１，１３１２が、１つの半導体パッケージでパッケージ化されている場合について説明するが、個別の半導体パッケージで構成されていてもよい。
【００２３】
プリント配線板１０１には、配線方向の一端に一対の出力端子が接続され、配線方向の他端に一対の入力端子が接続されて、一対の差動信号の伝送路となる一対の信号伝送路が複数組、並行して形成されている。
【００２４】
即ち、プリント配線板１０１には、複数組（第１実施形態では２組）の差動信号線１４０１（第１の差動信号線），１４０２（第２の差動信号線）が配線方向と直交する方向に互いに間隔をあけて並行して形成されている。各差動信号線１４０１，１４０２は、それぞれ一対の信号伝送路からなる。即ち、差動信号線１４０１は、ネガティブ側の差動信号Ｎ１の伝送路となる差動信号線１４０Ｎ１（第１の信号伝送路）と、ポジティブ側の差動信号Ｐ１の伝送路となる差動信号線１４０Ｐ１（第２の信号伝送路）とからなる。差動信号線１４０２は、ポジティブ側の差動信号Ｐ２の伝送路となる差動信号線１４０Ｐ２（第３の信号伝送路）と、ネガティブ側の差動信号Ｎ２の伝送路となる差動信号線１４０Ｎ２（第４の信号伝送路）とからなる。差動信号線１４０Ｐ１と差動信号線１４０Ｎ１とは、互いに隣接して配置されている。差動信号線１４０Ｐ２と差動信号線１４０Ｎ２とは、互いに隣接して配置されている。これらＩＣ１１１の信号出力回路１２１１，１２１２、ＩＣ１１２の信号入力回路１３１１，１３１２及び差動信号線１４０１，１４０２を有して差動伝送回路１６０が構成されている。
【００２５】
差動信号線１４０Ｎ１は、ランド１４１Ｎ１、信号パターン１４２Ｎ１（第１の配線パターン）、信号ヴィア１４３Ｎ１、信号パターン１４４Ｎ１（第２の配線パターン）及びランド１４５Ｎ１を有して構成されている。ランド１４１Ｎ１は、表層１０１Ａに形成され、出力端子１２１Ｎ１がはんだ等で接合される導体であり、差動信号線１４０Ｎ１の配線方向の一端となる。信号ヴィア１４３Ｎ１は、プリント配線板１０１に形成されたヴィアホール（スルーホール）に形成された導体である。信号パターン１４２Ｎ１は、表層１０１Ａに形成された導体であり、信号ヴィア１４３Ｎ１に対してＩＣ１１１側（第１の半導体パッケージ側）に配置され、ランド１４１Ｎ１と信号ヴィア１４３Ｎ１とを電気的に接続する。ランド１４５Ｎ１は、表層１０１Ｂに形成され、入力端子１３１Ｎ１がはんだ等で接合される導体であり、差動信号線１４０Ｎ１の配線方向の他端となる。信号パターン１４４Ｎ１は、表層１０１Ｂに形成された導体であり、信号ヴィア１４３Ｎ１に対してＩＣ１１２側（第２の半導体パッケージ側）に配置され、ランド１４５Ｎ１と信号ヴィア１４３Ｎ１とを電気的に接続する。
【００２６】
差動信号線１４０Ｐ１は、ランド１４１Ｐ１、信号パターン１４２Ｐ１（第３の配線パターン）、信号ヴィア１４３Ｐ１、信号パターン１４４Ｐ１（第４の配線パターン）及びランド１４５Ｐ１を有して構成されている。ランド１４１Ｐ１は、表層１０１Ａに形成され、出力端子１２１Ｐ１がはんだ等で接合される導体であり、差動信号線１４０Ｐ１の配線方向の一端となる。信号ヴィア１４３Ｐ１は、プリント配線板１０１に形成されたヴィアホール（スルーホール）に形成された導体である。信号パターン１４２Ｐ１は、表層１０１Ａに形成された導体であり、信号ヴィア１４３Ｐ１に対してＩＣ１１１側（第１の半導体パッケージ側）に配置され、ランド１４１Ｐ１と信号ヴィア１４３Ｐ１とを電気的に接続する。ランド１４５Ｐ１は、表層１０１Ｂに形成され、入力端子１３１Ｐ１がはんだ等で接合される導体であり、差動信号線１４０Ｐ１の配線方向の他端となる。信号パターン１４４Ｐ１は、表層１０１Ｂに形成された導体であり、信号ヴィア１４３Ｐ１に対してＩＣ１１２側（第２の半導体パッケージ側）に配置され、ランド１４５Ｐ１と信号ヴィア１４３Ｐ１とを電気的に接続する。
【００２７】
差動信号線１４０Ｐ２は、ランド１４１Ｐ２、信号パターン１４２Ｐ２（第５の配線パターン）、信号ヴィア１４３Ｐ２、信号パターン１４４Ｐ２（第６の配線パターン）及びランド１４５Ｐ２を有して構成されている。ランド１４１Ｐ２は、表層１０１Ａに形成され、出力端子１２１Ｐ２がはんだ等で接合される導体であり、差動信号線１４０Ｐ２の配線方向の一端となる。信号ヴィア１４３Ｐ２は、プリント配線板１０１に形成されたヴィアホール（スルーホール）に形成された導体である。信号パターン１４２Ｐ２は、表層１０１Ａに形成された導体であり、信号ヴィア１４３Ｐ２に対してＩＣ１１１側（第１の半導体パッケージ側）に配置され、ランド１４１Ｐ２と信号ヴィア１４３Ｐ２とを電気的に接続する。ランド１４５Ｐ２は、表層１０１Ｂに形成され、入力端子１３１Ｐ２がはんだ等で接合される導体であり、差動信号線１４０Ｐ２の配線方向の他端となる。信号パターン１４４Ｐ２は、表層１０１Ｂに形成された導体であり、信号ヴィア１４３Ｐ２に対してＩＣ１１２側（第２の半導体パッケージ側）に配置され、ランド１４５Ｐ２と信号ヴィア１４３Ｐ２とを電気的に接続する。
【００２８】
差動信号線１４０Ｎ２は、ランド１４１Ｎ２、信号パターン１４２Ｎ２（第７の配線パターン）、信号ヴィア１４３Ｎ２、信号パターン１４４Ｎ２（第８の配線パターン）及びランド１４５Ｎ２を有して構成されている。ランド１４１Ｎ２は、表層１０１Ａに形成され、出力端子１２１Ｎ２がはんだ等で接合される導体であり、差動信号線１４０Ｎ２の配線方向の一端となる。信号ヴィア１４３Ｎ２は、プリント配線板１０１に形成されたヴィアホール（スルーホール）に形成された導体である。信号パターン１４２Ｎ２は、表層１０１Ａに形成された導体であり、信号ヴィア１４３Ｎ２に対してＩＣ１１１側（第１の半導体パッケージ側）に配置され、ランド１４１Ｎ２と信号ヴィア１４３Ｎ２とを電気的に接続する。ランド１４５Ｎ２は、表層１０１Ｂに形成され、入力端子１３１Ｎ２がはんだ等で接合される導体であり、差動信号線１４０Ｎ２の配線方向の他端となる。信号パターン１４４Ｎ２は、表層１０１Ｂに形成された導体であり、信号ヴィア１４３Ｎ２に対してＩＣ１１２側（第２の半導体パッケージ側）に配置され、ランド１４５Ｎ２と信号ヴィア１４３Ｎ２とを電気的に接続する。
【００２９】
以上、隣り合う２組の差動信号線１４０１，１４０２における差動信号線１４０Ｐ１，１４０Ｎ１，１４０Ｐ２，１４０Ｎ２は、第１層である表層１０１Ａと、第１層とは異なる第２層である表層１０１Ｂとに信号ヴィアを介して配線されている。
【００３０】
２組の差動信号線１４０１，１４０２は隣り合うように配置されている。第１実施形態では、隣り合う２組の差動信号線１４０１，１４０２の間には、グラウンド線や電源線等の他の導体が介在していない。
【００３１】
また、隣り合う差動信号線１４０Ｐ１と差動信号線１４０Ｎ１との間、及び隣り合う差動信号線１４０Ｐ２と差動信号線１４０Ｎ２との間にも、グラウンド線や電源線等の他の導体が介在していない。
【００３２】
ここで、図１に示すように、プリント配線板１０１の表層（表面）１０１Ａ，１０１Ｂに垂直な方向（垂直方向）をＺ方向とする。第１実施形態では、Ｚ方向から平面視した場合、差動信号線１４０１（１４０２）における一方の差動信号線１４０Ｐ１（１４０Ｐ２）と他方の差動信号線１４０Ｎ１（１４０Ｎ２）とが、信号線の経路の途中で１回交差するように配線されている。即ち、差動信号線１４０１と差動信号線１４０２のポジティブ側／ネガティブ側の信号線の並び順が、それぞれ交差領域を形成する信号ヴィア１４３Ｐ１，１４３Ｎ１と交差領域を形成する信号ヴィア１４３Ｐ２，１４３Ｎ２で交差している。
【００３３】
具体的には、信号出力回路１２１１，１２１２に近い側では、ネガティブ側の信号パターン１４２Ｎ１、ポジティブ側の信号パターン１４２Ｐ１、ポジティブ側の信号パターン１４２Ｐ２、ネガティブ側の信号パターン１４２Ｎ２の並び順となる。また、信号入力回路１３１１，１３１２に近い側では、ポジティブ側の信号パターン１４４Ｐ１、ネガティブ側の信号パターン１４４Ｎ１、ネガティブ側の信号パターン１４４Ｎ２、ポジティブ側の信号パターン１４４Ｐ２の並び順となる。
【００３４】
換言すると、信号出力回路１２１１，１２１２に近い側では、差動信号線１４０１のうちポジティブ側の信号線１４０Ｐ１と、差動信号線１４０２のうちポジティブ側の信号線１４０Ｐ２とが向かい合っている。また、信号入力回路１３１１，１３１２に近い側では、差動信号線１４０１のうちネガティブ側の信号線１４０Ｎ１と、差動信号線１４０２のうちネガティブ側の信号線１４０Ｎ２とが向かい合っている。
【００３５】
このように、第１実施形態では、差動信号線１４０１，１４０２において、信号ヴィア１４３Ｐ１，１４３Ｎ１と信号ヴィア１４３Ｐ２，１４３Ｎ２が、信号線の経路の途中で交差する部分を構成している。即ち、差動信号線１４０１（１４０２）は、表層１０１Ａと表層１０１Ｂとで、一方の差動信号線１４０Ｐ１（１４０Ｐ２）と他方の差動信号線１４０Ｎ１（１４０Ｎ２）とが交差するように配線されている。
【００３６】
第１実施形態の構成では、差動信号線１４０１のポジティブ側の信号線１４０Ｐ１の信号パターン１４２Ｐ１から差動信号線１４０２のポジティブ側の信号線１４０Ｐ２の信号パターン１４２Ｐ２にクロストークが重畳する。一方、差動信号線１４０１のネガティブ側の信号線１４０Ｎ１の信号パターン１４４Ｎ１から差動信号線１４０２のネガティブ側の信号線１４０Ｎ２の信号パターン１４４Ｎ２には、ポジティブ側の信号線とは逆相のクロストークが重畳する。
【００３７】
同様に、差動信号線１４０２のポジティブ側の信号線１４０Ｐ２の信号パターン１４２Ｐ２から差動信号線１４０１のポジティブ側の信号線１４０Ｐ１の信号パターン１４２Ｐ１にクロストークが重畳する。一方、差動信号線１４０２のネガティブ側の信号線１４０Ｎ２の信号パターン１４４Ｎ２から差動信号線１４０１のネガティブ側の信号線１４０Ｎ１の信号パターン１４４Ｎ１には、ポジティブ側の信号線とは逆相のクロストークが重畳する。
【００３８】
これにより、各信号入力回路１３１１，１３１２の入力端子１３１Ｐ１，１３１Ｎ１，１３１Ｐ２，１３１Ｎ２において、ポジティブ側の信号とネガティブ側の信号とでクロストークによるスルーレートの変動量が近付く。従って、差動信号Ｐ１，Ｎ１（Ｐ２，Ｎ２）の交差電圧の変動量が低減する。
【００３９】
また、複数組の差動信号線のうち隣り合う２組の差動信号線１４０１，１４０２について配置が交差する部分が、２組の差動信号線１４０１，１４０２の間の配線方向に沿う中心線Ｃ１に対して線対称となるように形成されている。
【００４０】
第１実施形態では、配置が交差する部分は、信号ヴィア１４３Ｐ１，１４３Ｎ１と信号ヴィア１４３Ｐ２，１４３Ｎ２である。したがって、信号ヴィア１４３Ｐ１，１４３Ｎ１と信号ヴィア１４３Ｐ２，１４３Ｎ２とが中心線Ｃ１に対して線対称に配置されている。このように、線対称構成にすることで、信号パターン１４２Ｐ１と信号パターン１４２Ｐ２との間で重畳するクロストークと、信号パターン１４４Ｎ１と信号パターン１４４Ｎ２との間で重畳するクロストークとの位相が効果的に一致する。これにより、差動信号の交差電圧の変動量が効果的に低減する。
【００４１】
更に、第１実施形態では、差動信号線１４０１と差動信号線１４０２とが、中心線Ｃ１に対して線対称に配置されている。このように、線対称構成にすることで、信号パターン１４２Ｐ１と信号パターン１４２Ｐ２との間で重畳するクロストークと、信号パターン１４４Ｎ１と信号パターン１４４Ｎ２との間で重畳するクロストークとの位相が更に効果的に一致する。これにより、差動信号の交差電圧の変動量が更に効果的に低減する。
【００４２】
また、図１のように、信号ヴィア１４３Ｐ１，１４３Ｎ１と信号ヴィア１４３Ｐ２，１４３Ｎ２とは、クロストークを低減するために、隣接しないように互いに２組の差動信号線１４０１，１４０２における外側へ配置することが好ましい。
【００４３】
また、第１実施形態では、隣り合う２組の差動信号線１４０１，１４０２について、差動信号線１４０１と差動信号線１４０２との間で隣接して配置される各配線部分を伝達する信号が同相となるように配線されている。ここで、信号パターン１４２Ｐ１と信号パターン１４２Ｐ２とが、隣接して配置される配線部分であり、信号パターン１４４Ｎ１と信号パターン１４４Ｎ２とが、隣接して配置される配線部分である。
【００４４】
隣接して配置される各配線部分（信号パターン１４２Ｐ１と信号パターン１４２Ｐ２、信号パターン１４４Ｎ１と信号パターン１４４Ｎ２）を伝搬する差動信号が同相の場合、隣接して配置される各配線部分間の電界結合が強くなり、交差電圧が低減する。一方、隣接して配置される各配線部分を伝搬する信号が逆相の場合、磁界結合が強まり、交差電圧の変動量が低減する。
【００４５】
信号の向きに対するクロストークの発生する向き（電圧の正負）は、出力インピーダンスや基板、終端条件によって異なる。すなわち、隣接して配置される各配線部分に流れる信号が同方向の場合、隣り合う一方の配線部分から発生するクロストークは、一方の配線部分を流れる信号の、立ち上がり／立ち下がり時間を短くする。また、交差電圧の変動改善に加え、アイパターンの開口も改善させることが出来る。逆に、隣接して配置される各配線部分に流れる信号が逆方向の場合、隣り合う一方の配線部分から発生するクロストークは、一方の配線部分を流れる信号の、立ち上がり／立ち下がり時間が長くする。また、交差電圧の変動に加え、オーバー／アンダーシュートの抑制が可能となる。
【００４６】
実際には、設計上の制約（アイパターンの開口を優先するかオーバー／アンダーシュートを優先するか）を考慮した上で、隣り合う２組の差動信号線から受けるクロストークを同相となるように配線するか逆相となるように配線するかを選択するのが良い。
【００４７】
なお、信号ヴィア１４３Ｐ１，１４３Ｎ１と信号ヴィア１４３Ｐ２，１４３Ｎ２とが線対称に配置されない場合であっても、ポジティブ側とネガティブ側に互いに逆相のクロストークが一部重畳されるため、交差電圧の変動の低減は可能となる。また、信号ヴィア１４３Ｐ１，１４３Ｎ１と信号ヴィア１４３Ｐ２，１４３Ｎ２とが隣接配置される場合も信号パターンにおけるクロストークの方が通常のプリント配線板では大きいため、交差電圧の変動の影響は小さい。
【００４８】
また、信号ヴィア１４３Ｐ１，１４３Ｎ１及び信号ヴィア１４３Ｐ２，１４３Ｎ２がＩＣ１１１とＩＣ１１２との中心付近に配置されているが、これに限定するものではない。中心に配置されない場合でもポジティブ配線とネガティブ配線とに互いに逆相のクロストークが一部重畳されるため、交差電圧の変動の低減は可能となる。
【００４９】
図２は、本発明の第１実施形態に係るプリント回路板１００の原理を説明するための図である。図２（ａ）は、プリント回路板１００における配線構造の模式図であり、図２（ｂ）は、各信号Ｐ１，Ｎ１，Ｐ２，Ｎ２の波形図である。なお、図２（ｂ）において、実線がクロストークを受けた場合、点線がクロストークがない場合を示している。
【００５０】
信号出力回路１２１１，１２１２と信号入力回路１３１１，１３１２との間で、２組の差動信号線１４０１，１４０２が隣接して配置されている。信号出力回路１２１１，１２１２から配線並び替え部（信号ヴィア）迄の区間Ｉと、配線並び替え部から信号入力回路１３１１，１３１２迄の区間ＩＩとでポジティブ側／ネガティブ側の信号線の並び順が変更されている。つまり、図２（ａ）は、経路の途中で配線の並び替えが行われる様子を模式的に表している。
【００５１】
図２（ａ）では、区間Ｉにおいて差動信号線１４０１，１４０２は、ネガティブ側の信号線１４０Ｎ１、ポジティブ側の信号線１４０Ｐ１、ポジティブ側の信号線１４０Ｐ２、ネガティブ側の信号線１４０Ｎ２の並び順になっている。区間ＩＩにおいて差動信号線１４０１，１４０２は、ポジティブ側の信号線１４０Ｐ１、ネガティブ側の信号線１４０Ｎ１、ネガティブ側の信号線１４０Ｎ２、ポジティブ側の信号線１４０Ｐ２の並び順になっている。
【００５２】
上記伝送路のクロストークを考えると、区間Ｉでは、ポジティブ側の信号線１４０Ｐ１とポジティブ側の信号線１４０Ｐ２とが隣接配置されているため、図２（ｂ）に示すように、この２線間で主にクロストークによる波形変化が発生する。信号線１４０Ｐ１，１４０Ｐ２を伝搬する差動信号が同相であるので、ポジティブ側の信号線１４０Ｐ１と信号線１４０Ｐ２の各々に、コモンモードクロストークが重畳する。
【００５３】
一方で、区間ＩＩでは、ネガティブ側の信号線１４０Ｎ１とネガティブ側の信号線１４０Ｎ２とが隣接配置されているため、図２（ｂ）に示すように、この２線間で主にクロストークによる波形変化が発生する。信号線１４０Ｎ１，１４０Ｎ２を伝搬する差動信号が同相であるので、ネガティブ側の信号線１４０Ｎ１と信号線１４０Ｎ２の各々に、コモンモードクロストークが重畳する。
【００５４】
つまり、差動信号線１４０１のポジティブ側の信号線１４０Ｐ１はコモンモードクロストークによってスルーレートが変動する。ネガティブ側の信号線１４０Ｎ１は信号線１４０Ｐ１が受けるクロストークとは逆相のコモンモードクロストークによってスルーレートが変動する。
【００５５】
同様に、差動信号線１４０２のポジティブ側の信号線１４０Ｐ２はコモンモードクロストークによってスルーレートが変動する。ネガティブ側の信号線１４０Ｎ２は信号線１４０Ｐ２が受けるクロストークとは逆相のコモンモードクロストークによってスルーレートが変動する。
【００５６】
これにより、信号受信側、即ち各信号入力回路１３１１，１３１２の入力端子で、差動信号におけるポジティブ側の信号とネガティブ側の信号とのスルーレートが近づくことで、差動信号の交差電圧の変動量が低減する。
【００５７】
さらに、２組の差動信号線１４０１，１４０２は、区間Ｉにおいて隣接して配置される各配線部分の配線方向の配線長と、区間ＩＩにおいて隣接して配置される各配線部分の配線方向の配線長とが等しくなるように配線されている。なお本願発明における実施形態において、配線長が等しいとは、３ｍｍ以下の配線長の差を言う。ただし、この配線長の差は、伝送する信号の周波数にもよる。
【００５８】
具体的には、信号パターン１４２Ｐ１（１４２Ｐ２）と信号パターン１４４Ｎ１（１４４Ｎ２）との配線長が等しい。また、第１実施形態では、信号パターン１４２Ｐ１と信号パターン１４２Ｐ２、信号パターン１４４Ｎ１と信号パターン１４４Ｎ２との配線長が等しい。
【００５９】
以上の構成により、差動信号線１４０１と差動信号線１４０２の各々のポジティブ側の信号線１４０Ｐ１，１４０Ｐ２とネガティブ側の信号線１４０Ｎ１，１４０Ｎ２に重畳するクロストークが逆相でかつ等量となる。それ故、ポジティブ側の信号とネガティブ側の信号のスルーレートはクロストークによる変動量が同一となるため、一対の差動信号の交差電圧の変動量がより低減する。
【００６０】
ここで、差動信号線１４０Ｐ１の立ち上り／立ち下り時間をＴｒｆＰ１とする。一対の差動信号Ｐ１に対する一対の差動信号Ｐ２の出力位相差をδＰ２，Ｐ１とする。また、差動信号線１４０Ｐ１に対する差動信号線１４０Ｐ２の配線長差をΔｌ１４０Ｐ２，１４０Ｐ１、差動信号線１４０Ｐ１に対する差動信号線１４０Ｎ２の配線長差をΔｌ１４０Ｎ２，１４０Ｐ１、差動信号線周囲の絶縁体に対する実効比誘電率をεＳとする。この時、交差電圧の変動量の低減効果を十分に発揮させるために、以下の数式が成り立っていることが好ましい（ｃは光速）。なお、差動信号線１４０Ｎ１、１４０Ｐ２、１４０Ｎ２の立ち上り／立ち下り時間についても同様である。
【００６１】
【数１】
0006614903.tif 000002
【００６２】
また、図１に示す構成で交差電圧の変動量の低減効果が顕著に現れるのは、分布定数線路としての考慮が必要な配線長でクロストークが重畳する場合である。差動信号線１４０Ｐ１の信号パターン１４２Ｐ１の長さ（区間Ｉの長さ）をＬ１４２Ｐ１とする。また、差動信号線１４０Ｐ１の信号パターン１４４Ｐ１の長さ（区間ＩＩの長さ）をＬ１４４Ｐ１とする。この時、交差電圧の変動量の低減効果を十分に発揮させるために、以下の数式を満たすことが好ましい。なお、信号パターン１４２Ｎ１、１４２Ｐ２、１４２Ｎ２、１４４Ｎ１、１４４Ｐ２、１４４Ｎ２についても同様である。また、信号反射の影響を受けないように、信号出力回路１２１、信号入力回路１３１、配線パターン１４２Ｐ，１４２Ｎ，１４４Ｐ，１４４Ｎ、配線並び替え部である信号ヴィア１４３Ｐ，１４３Ｎのインピーダンスは揃えておくことが好ましい。
【００６３】
【数２】
0006614903.tif 000003
【００６４】
第１実施形態において、プリント配線板１０１は、４層構成の例で示したが、４層に限定するものではない。また、信号パターン１４２Ｐ１と信号パターン１４２Ｐ２との間や信号パターン１４４Ｎ１と信号パターン１４４Ｎ２との間にグラウンド線などの信号線以外の配線が介在していてもよい。
【００６５】
隣接して配置される各配線部分（信号パターン１４２Ｐ１と信号パターン１４２Ｐ２、信号パターン１４４Ｎ１と信号パターン１４４Ｎ２）を伝搬する差動信号が同相でなくてもよく、逆相やランダムパルスであっても交差電圧の変動量の低減効果は発揮される。そのため、２組の差動信号線１４０１，１４０２のポジティブ／ネガティブの配線の並び順は第１実施形態に限定されず、どのような組み合わせであってもよい。
【００６６】
また、第１実施形態では、プリント配線板１０１が、２組の差動信号線１４０１，１４０２を有する場合について説明したが、これに限定するものではなく、差動信号線を３組以上有している場合についても本発明は適用可能である。この場合、複数組の差動信号線のうち、隣り合う２組の差動信号線について、第１実施形態のように、各差動信号線における一方の信号線と他方の信号線とが、経路の途中で交差するように配線されていればよい。
【００６７】
［第２実施形態］
次に、本発明の第２実施形態に係るプリント回路板について説明する。図３は、本発明の第２実施形態に係るプリント回路板を示す平面図である。図３に示すプリント回路板２００は、プリント配線板２０１と、プリント配線板２０１に実装された、第１の半導体パッケージであるＩＣ２１１及び第２の半導体パッケージであるＩＣ２１２と、を備えている。
【００６８】
プリント配線板２０１は、導体パターンが配置された導体層を複数有する多層（例えば４層）のプリント配線板である。導体層である内層のうちの１つが主に不図示の電源パターンが配置された電源層であり、１つが主に不図示のグラウンドパターンが配置されたグラウンド層である。電源パターンは、電源電位が印加される、プレーン状に形成された導体であり、グラウンドパターンは、グラウンド電位が印加される、プレーン状に形成された導体である。なお、電源層には、電源電位が印加される導体以外の導体（グラウンド線や信号線等）が配置されていてもよく、また、グラウンド層には、グラウンド電位が印加される導体以外の導体（電源線や信号線等）が配置されていてもよい。
【００６９】
プリント配線板２０１の一対の表層（表面）２０１Ａ，２０１Ｂは、主に信号線が配置される信号配線層（第１信号配線層及び第２信号配線層）である。なお、信号配線層には、信号が印加される導体以外の導体（グラウンド線や電源線等）が配置されていてもよい。
【００７０】
一対の表層２０１Ａ，２０１Ｂのうち一方の表層２０１Ａには、ＩＣ２１１及びＩＣ２１２が実装されている。即ち、ＩＣ２１１及びＩＣ２１２は、同一の面２０１Ａに実装されている。
【００７１】
第２実施形態では、第１信号配線層である表層２０１Ａには、絶縁体層を介してグラウンド層が隣接して配置され、第２信号配線層である表層２０１Ｂには、絶縁体層を介して電源層が隣接して配置されている。このように、第１信号配線層、グラウンド層、電源層及び第２信号配線層の４つの導体層が絶縁体層を介して積層された４層のプリント配線板２０１が構成されている。
【００７２】
ＩＣ２１１は、複数（第２実施形態では２つ）の信号出力回路（信号送信回路、ドライバ）２２１１，２２１２を有する。また、ＩＣ２１２は、複数（第２実施形態では２つ）の信号入力回路（信号受信回路、レシーバ）２３１１，２３１２を有する。
【００７３】
信号出力回路（第１の信号送信回路）２２１１は、一対の差動信号（ポジティブ側の差動信号Ｐ１及びネガティブ側の差動信号Ｎ１）Ｐ１，Ｎ１を出力（送信）する一対の出力端子（送信端子）２２１Ｐ１，２２１Ｎ１を有する。即ち、信号出力回路２２１１は、差動信号Ｐ１を出力する出力端子２２１Ｐ１と、差動信号Ｎ１を出力する出力端子２２１Ｎ１とを有する。
【００７４】
同様に、信号出力回路（第２の信号送信回路）２２１２は、一対の差動信号（ポジティブ側の差動信号Ｐ２及びネガティブ側の差動信号Ｎ２）Ｐ２，Ｎ２を出力（送信）する一対の出力端子（送信端子）２２１Ｐ２，２２１Ｎ２を有する。即ち、信号出力回路２２１２は、差動信号Ｐ２を出力する出力端子２２１Ｐ２と、差動信号Ｎ２を出力する出力端子２２１Ｎ２とを有する。これら複数の信号出力回路２２１１，２２１２は、同一の回路構成である。
【００７５】
信号入力回路（第１の信号受信回路）２３１１は、一対の差動信号Ｐ１，Ｎ１を入力（受信）する一対の入力端子（受信端子）２３１Ｐ１，２３１Ｎ１を有する。即ち、信号入力回路２３１１は、差動信号Ｐ１を入力する入力端子２３１Ｐ１と、差動信号Ｎ１を入力する入力端子２３１Ｎ１とを有する。
【００７６】
同様に、信号入力回路（第２の信号受信回路）２３１２は、一対の差動信号Ｐ２，Ｎ２を入力（受信）する一対の入力端子（受信端子）２３１Ｐ２，２３１Ｎ２を有する。即ち、信号入力回路２３１２は、差動信号Ｐ２を入力する入力端子２３１Ｐ２と、差動信号Ｎ２を入力する入力端子２３１Ｎ２とを有する。これら複数の信号入力回路２３１１，２３１２は、同一の回路構成である。
【００７７】
第２実施形態では、複数の信号出力回路２２１１，２２１２が、１つの半導体パッケージでパッケージ化されている場合について説明するが、個別の半導体パッケージで構成されていてもよい。同様に、複数の信号入力回路２３１１，２３１２が、１つの半導体パッケージでパッケージ化されている場合について説明するが、個別の半導体パッケージで構成されていてもよい。
【００７８】
プリント配線板２０１には、配線方向の一端に一対の出力端子が接続され、配線方向の他端に一対の入力端子が接続されて、一対の差動信号の伝送路となる差動信号線が複数組、並行して形成されている。
【００７９】
即ち、プリント配線板２０１には、複数組（第２実施形態では２組）の差動信号線２４０１（第１の差動信号線），２４０２（第２の差動信号線）が配線方向と直交する方向に互いに間隔をあけて並行して形成されている。各差動信号線２４０１，２４０２は、それぞれ一対の信号伝送路からなる。即ち、差動信号線２４０１は、ネガティブ側の差動信号Ｎ１の伝送路となる差動信号線２４０Ｎ１（第１の信号伝送路）と、ポジティブ側の差動信号Ｐ１の伝送路となる差動信号線２４０Ｐ１（第２の信号伝送路）とからなる。差動信号線２４０２は、ポジティブ側の差動信号Ｐ２の伝送路となる差動信号線２４０Ｐ２（第３の信号伝送路）と、ネガティブ側の差動信号Ｎ２の伝送路となる差動信号線２４０Ｎ２（第４の信号伝送路）とからなる。差動信号線２４０Ｐ１と差動信号線２４０Ｎ１とは、互いに隣接して配置されている。差動信号線２４０Ｐ２と差動信号線２４０Ｎ２とは、互いに隣接して配置されている。これらＩＣ２１１の信号出力回路２２１１，２２１２、ＩＣ２１２の信号入力回路２３１１，２３１２及び差動信号線２４０１，２４０２を有して差動伝送回路２６０が構成されている。
【００８０】
差動信号線２４０Ｎ１は、ランド２４１Ｎ１、信号パターン２４２Ｎ１（第１の配線パターン）及び信号ヴィア２４３Ｎ１を有している。また差動信号線２４０Ｎ１は、信号パターン２４４Ｎ１（第２の配線パターン）、信号ヴィア２４５Ｎ１、信号パターン２４６Ｎ１（第３の配線パターン）及びランド２４７Ｎ１を有している。ランド２４１Ｎ１は、表層２０１Ａに形成され、出力端子２２１Ｎ１がはんだ等で接合される導体であり、差動信号線２４０Ｎ１の配線方向の一端となる。ランド２４７Ｎ１は、表層２０１Ａに形成され、入力端子２３１Ｎ１がはんだ等で接合される導体であり、差動信号線２４０Ｎ１の配線方向の他端となる。信号ヴィア２４３Ｎ１，２４５Ｎ１は、プリント配線板２０１に形成されたヴィアホール（スルーホール）に形成された導体である。
【００８１】
信号パターン２４２Ｎ１は、表層２０１Ａに形成された導体であり、信号ヴィア２４３Ｎ１に対してＩＣ２１１側（第１の半導体パッケージ側）に配置され、ランド２４１Ｎ１と信号ヴィア２４３Ｎ１とを電気的に接続する。信号パターン２４４Ｎ１は、表層２０１Ｂに形成された導体であり、信号ヴィア２４３Ｎ１と信号ヴィア２４５Ｎ１との間に配置され、信号ヴィア２４３Ｎ１と信号ヴィア２４５Ｎ１とを電気的に接続する。信号パターン２４６Ｎ１は、表層２０１Ａに形成された導体であり、信号ヴィア２４５Ｎ１に対してＩＣ２１２側（第２の半導体パッケージ側）に配置され、信号ヴィア２４５Ｎ１とランド２４７Ｎ１とを電気的に接続する。
【００８２】
差動信号線２４０Ｐ１は、ランド２４１Ｐ１、信号パターン２４２Ｐ１（第４の配線パターン）及び信号ヴィア２４３Ｐ１を有している。また差動信号線２４０Ｐ１は、信号パターン２４４Ｐ１（第５の配線パターン）、信号ヴィア２４５Ｐ１、信号パターン２４６Ｐ１（第６の配線パターン）及びランド２４７Ｐ１を有している。ランド２４１Ｐ１は、表層２０１Ａに形成され、出力端子２２１Ｐ１がはんだ等で接合される導体であり、差動信号線２４０Ｐ１の配線方向の一端となる。ランド２４７Ｐ１は、表層２０１Ａに形成され、入力端子２３１Ｐ１がはんだ等で接合される導体であり、差動信号線２４０Ｐ１の配線方向の他端となる。信号ヴィア２４３Ｐ１，２４５Ｐ１は、プリント配線板２０１に形成されたヴィアホール（スルーホール）に形成された導体である。
【００８３】
信号パターン２４２Ｐ１は、表層２０１Ａに形成された導体であり、信号ヴィア２４３Ｐ１に対してＩＣ２１１側（第１の半導体パッケージ側）に配置され、ランド２４１Ｐ１と信号ヴィア２４３Ｐ１とを電気的に接続する。信号パターン２４４Ｐ１は、表層２０１Ｂに形成された導体であり、信号ヴィア２４３Ｐ１と信号ヴィア２４５Ｐ１との間に配置され、信号ヴィア２４３Ｐ１と信号ヴィア２４５Ｐ１とを電気的に接続する。信号パターン２４６Ｐ１は、表層２０１Ａに形成された導体であり、信号ヴィア２４５Ｐ１に対してＩＣ２１２側（第２の半導体パッケージ側）に配置され、信号ヴィア２４５Ｐ１とランド２４７Ｐ１とを電気的に接続する。
【００８４】
差動信号線２４０Ｐ２は、ランド２４１Ｐ２、信号パターン２４２Ｐ２（第７の配線パターン）及び信号ヴィア２４３Ｐ２を有している。また差動信号線２４０Ｐ２は、信号パターン２４４Ｐ２（第８の配線パターン）、信号ヴィア２４５Ｐ２、信号パターン２４６Ｐ２（第９の配線パターン）及びランド２４７Ｐ２を有している。ランド２４１Ｐ２は、表層２０１Ａに形成され、出力端子２２１Ｐ２がはんだ等で接合される導体であり、差動信号線２４０Ｐ２の配線方向の一端となる。ランド２４７Ｐ２は、表層２０１Ａに形成され、入力端子２３１Ｐ２がはんだ等で接合される導体であり、差動信号線２４０Ｐ２の配線方向の他端となる。信号ヴィア２４３Ｐ２，２４５Ｐ２は、プリント配線板２０１に形成されたヴィアホール（スルーホール）に形成された導体である。
【００８５】
信号パターン２４２Ｐ２は、表層２０１Ａに形成された導体であり、信号ヴィア２４３Ｐ２に対してＩＣ２１１側（第１の半導体パッケージ側）に配置され、ランド２４１Ｐ２と信号ヴィア２４３Ｐ２とを電気的に接続する。信号パターン２４４Ｐ２は、表層２０１Ｂに形成された導体であり、信号ヴィア２４３Ｐ２と信号ヴィア２４５Ｐ２との間に配置され、信号ヴィア２４３Ｐ２と信号ヴィア２４５Ｐ２とを電気的に接続する。信号パターン２４６Ｐ２は、表層２０１Ａに形成された導体であり、信号ヴィア２４５Ｐ２に対してＩＣ２１２側（第２の半導体パッケージ側）に配置され、信号ヴィア２４５Ｐ２とランド２４７Ｐ２とを電気的に接続する。
【００８６】
差動信号線２４０Ｎ２は、ランド２４１Ｎ２、信号パターン２４２Ｎ２（第１０の配線パターン）及び信号ヴィア２４３Ｎ２を有している。また差動信号線２４０Ｎ２は、信号パターン２４４Ｎ２（第１１の配線パターン）、信号ヴィア２４５Ｎ２、信号パターン２４６Ｎ２（第１２の配線パターン）及びランド２４７Ｎ２を有している。ランド２４１Ｎ２は、表層２０１Ａに形成され、出力端子２２１Ｎ２がはんだ等で接合される導体であり、差動信号線２４０Ｎ２の配線方向の一端となる。ランド２４７Ｎ２は、表層２０１Ａに形成され、入力端子２３１Ｎ２がはんだ等で接合される導体であり、差動信号線２４０Ｎ２の配線方向の他端となる。信号ヴィア２４３Ｎ２，２４５Ｎ２は、プリント配線板２０１に形成されたヴィアホール（スルーホール）に形成された導体である。
【００８７】
信号パターン２４２Ｎ２は、表層２０１Ａに形成された導体であり、信号ヴィア２４３Ｎ２に対してＩＣ２１１側（第１の半導体パッケージ側）に配置され、ランド２４１Ｎ２と信号ヴィア２４３Ｎ２とを電気的に接続する。信号パターン２４４Ｎ２は、表層２０１Ｂに形成された導体であり、信号ヴィア２４３Ｎ２と信号ヴィア２４５Ｎ２との間に配置され、信号ヴィア２４３Ｎ２と信号ヴィア２４５Ｎ２とを電気的に接続する。信号パターン２４６Ｎ２は、表層２０１Ａに形成された導体であり、信号ヴィア２４５Ｎ２に対してＩＣ２１２側（第２の半導体パッケージ側）に配置され、信号ヴィア２４５Ｎ２とランド２４７Ｎ２とを電気的に接続する。
【００８８】
以上、隣り合う２組の差動信号線２４０１，２４０２における差動信号線２４０Ｐ１，２４０Ｎ１，２４０Ｐ２，２４０Ｎ２は、第１層である表層２０１Ａと、第１層とは異なる第２層である表層２０１Ｂとに複数の信号ヴィアを介して配線されている。
【００８９】
２組の差動信号線２４０１，２４０２は隣り合うように配置されている。第２実施形態では、隣り合う２組の差動信号線２４０１，２４０２の間には、グラウンド線や電源線等の他の導体が介在していない。
【００９０】
また、隣り合う差動信号線２４０Ｐ１と差動信号線２４０Ｎ１との間、及び隣り合う差動信号線２４０Ｐ２と差動信号線２４０Ｎ２との間にも、グラウンド線や電源線等の他の導体が介在していない。
【００９１】
ここで、図３に示すように、プリント配線板２０１の表層（表面）２０１Ａ，２０１Ｂに垂直な方向（垂直方向）をＺ方向とする。第２実施形態では、Ｚ方向から平面視した場合、差動信号線２４０１（２４０２）における一方の差動信号線２４０Ｐ１（２４０Ｐ２）と他方の差動信号線２４０Ｎ１（２４０Ｎ２）とが、経路の途中で２回交差するように配線されている。即ち、差動信号線２４０１と差動信号線２４０２のポジティブ側／ネガティブ側の信号線の並び順がそれぞれ交差している。
【００９２】
具体的には、信号出力回路２２１１，２２１２に近い側では、ネガティブ側の信号パターン２４２Ｎ１、ポジティブ側の信号パターン２４２Ｐ１、ポジティブ側の信号パターン２４２Ｐ２、ネガティブ側の信号パターン２４２Ｎ２の並び順となる。また、信号出力回路と信号入力回路との中間（信号ヴィア間）では、ポジティブ側の信号パターン２４４Ｐ１、ネガティブ側の信号パターン２４４Ｎ１、ネガティブ側の信号パターン２４４Ｎ２、ポジティブ側の信号パターン２４４Ｐ２の並び順となる。また、信号入力回路２３１１，２３１２に近い側では、ネガティブ側の信号パターン２４６Ｎ１、ポジティブ側の信号パターン２４６Ｐ１、ポジティブ側の信号パターン２４６Ｐ２、ネガティブ側の信号パターン２４６Ｎ２の並び順となる。即ち、信号パターン２４６Ｐ１，２４６Ｎ１，２４６Ｐ２，２４６Ｎ２のポジティブ／ネガティブの配線の並び順は、信号パターン２４２Ｐ１，２４２Ｎ１，２４２Ｐ２，２４２Ｎ２のポジティブ／ネガティブの配線の並び順と同じである。一方、信号パターン２４４Ｐ１，２４４Ｎ１，２４４Ｐ２，２４４Ｎ２のポジティブ／ネガティブの配線の並び順は、信号パターン２４２Ｐ１，２４２Ｎ１，２４２Ｐ２，２４２Ｎ２のポジティブ／ネガティブの配線の並び順と異なる。
【００９３】
換言すると、信号出力回路２２１１，２２１２に近い側では、差動信号線２４０１のうちポジティブ側の信号線２４０Ｐ１と、差動信号線２４０２のうちポジティブ側の信号線２４０Ｐ２とが向かい合っている。中間部分（信号ヴィア間）では、差動信号線２４０１のうちネガティブ側の信号線２４０Ｎ１と、差動信号線２４０２のうちネガティブ側の信号線２４０Ｎ２とが向かい合っている。また、信号入力回路２３１１，２３１２に近い側では、差動信号線２４０１のうちポジティブ側の信号線２４０Ｐ１と、差動信号線２４０２のうちポジティブ側の信号線２４０Ｐ２とが向かい合っている。
【００９４】
このように、第２実施形態では、差動信号線２４０１，２４０２において、信号ヴィア２４３Ｐ１，２４３Ｎ１と信号ヴィア２４３Ｐ２，２４３Ｎ２が、配線方向と直交する方向で交差する部分を構成している。また、差動信号線２４０１，２４０２において、信号ヴィア２４５Ｐ１，２４５Ｎ１と信号ヴィア２４５Ｐ２，２４５Ｎ２が、配線方向と直交する方向で交差する部分を構成している。即ち、差動信号線２４０１（２４０２）は、表層２０１Ａと表層２０１Ｂとで、一方の差動信号線２４０Ｐ１（２４０Ｐ２）と他方の差動信号線２４０Ｎ１（２４０Ｎ２）とが交差するように配線されている。
【００９５】
上記の構成にすることで、ＩＣ２１１及びＩＣ２１２を、例えば耐熱性や重量、高さ制約の観点などで、同一の面２０１Ａに配置した場合、ポジティブ側の信号線に重畳したクロストークに対して、ネガティブ側の信号線には逆相のクロストークが重畳する。これにより、各差動信号線を流れる差動信号に関して、ポジティブ側の信号とネガティブ側の信号とのスルーレートが近づき、一対の差動信号の交差電圧の変動量が低減する。
【００９６】
また、複数組の差動信号線のうち隣り合う２組の差動信号線２４０１，２４０２について配置が交差する部分が、２組の差動信号線２４０１，２４０２の間の配線方向に沿う中心線Ｃ２に対して線対称となるように形成されている。
【００９７】
第２実施形態では、配置が交差する部分は、信号ヴィア２４３Ｐ１，２４３Ｎ１と信号ヴィア２４３Ｐ２，２４３Ｎ２、並びに信号ヴィア２４５Ｐ１，２４５Ｎ１と信号ヴィア２４５Ｐ２，２４５Ｎ２である。従って、信号ヴィア２４３Ｐ１，２４３Ｎ１と信号ヴィア２４３Ｐ２，２４３Ｎ２とが中心線Ｃ２に対して線対称に配置され、信号ヴィア２４５Ｐ１，２４５Ｎ１と信号ヴィア２４５Ｐ２，２４５Ｎ２とが中心線Ｃ２に対して線対称に配置されている。この線対称構成にすることで、信号パターン２４２Ｐ１，２４６Ｐ１と信号パターン２４２Ｐ２，２４６Ｐ２との間で重畳するクロストークと、信号パターン２４４Ｎ１と信号パターン２４４Ｎ２との間で重畳するクロストークとの位相が効果的に一致する。これにより、差動信号の交差電圧の変動量が効果的に低減する。
【００９８】
更に、第２実施形態では、差動信号線２４０１と差動信号線２４０２とが、中心線Ｃ２に対して線対称に配置されている。これにより、差動信号の交差電圧の変動量が更に効果的に低減する。
【００９９】
また、第２実施形態では、隣り合う２組の差動信号線２４０１，２４０２について、差動信号線２４０１と差動信号線２４０２との間で隣接して配置される各配線部分を伝達する信号が同相となるように配線されている。即ち、信号パターン２４２Ｐ１と信号パターン２４２Ｐ２とが、隣接して配置される各配線部分である。また、信号パターン２４４Ｎ１と信号パターン２４４Ｎ２とが、隣接して配置される各配線部分であり、信号パターン２４６Ｐ１と信号パターン２４６Ｐ２とが、隣接して配置される各配線部分である。
【０１００】
更に、ポジティブ側の信号パターン２４２Ｐ１，２４２Ｐ２と信号パターン２４６Ｐ１，２４６Ｐ２の配線長の合計と、ネガティブ側の信号パターン２４４Ｎ１，２４４Ｎ２の配線長の合計とが等しい。
【０１０１】
即ち、差動信号線２４０１の差動信号線２４０Ｐ１と差動信号線２４０２の差動信号線２４０Ｐ２とが隣接して配置される配線部分の配線方向の配線長の合計をＬ１ｓｕｍとする。また、差動信号線２４０１の差動信号線２４０Ｎ１と差動信号線２４０２の差動信号線２４０Ｎ２とが隣接して配置される配線部分の配線方向の配線長の合計をＬ２ｓｕｍとする。２組の差動信号線２４０１，２４０２は、配線長Ｌ１ｓｕｍと配線長Ｌ２ｓｕｍが等しくなるように配線されている。
【０１０２】
具体的には、信号パターン２４２Ｐ１（２４２Ｐ２）と信号パターン２４６Ｐ１（２４６Ｐ２）の配線長の合計と、信号パターン２４４Ｎ１（２４４Ｎ２）の配線長とが等しい。
【０１０３】
以上、ポジティブ側の配線とネガティブ側の配線に重畳するクロストークが逆相、かつ、等量となる。そのため、ポジティブ側の信号とネガティブ側の信号のスルーレートは、クロストークによる変動量が同一となる。したがって、一対の差動信号の交差電圧の変動量がより低減する。
【０１０４】
なお、第２実施形態では、各差動信号線２４０Ｐ１，２４０Ｎ１，２４０Ｐ２，２４０Ｎ２において信号ヴィアが２つの場合について説明したが、２つ以上であってもよい。この場合、信号パターンと信号ヴィアとのインピーダンス不整合による信号反射やポジティブ側の信号とネガティブ側の信号との差動性の崩れを考えると、必要最小限のヴィア数（２つ以下）であることが好ましい。
【０１０５】
また、第２実施形態において、プリント配線板２０１は、４層構成の例で示したが、４層に限定するものではない。また、信号パターン２４２Ｐ１と信号パターン２４２Ｐ２との間や信号パターン２４４Ｎ１と信号パターン２４４Ｎ２との間などにグラウンド線などの信号線以外の配線が介在していてもよい。
【０１０６】
また、隣接して配置される各配線部分（信号パターン２４２Ｐ１と信号パターン２４２Ｐ２、信号パターン２４４Ｎ１と信号パターン２４４Ｎ２、信号パターン２４６Ｐ１と信号パターン２４６Ｐ２）を伝搬する差動信号が同相でなくてもよい。例えば、逆相やランダムパルスであっても同様に効果は発揮される。そのため、差動信号線２４０１，２４０２のポジティブ／ネガティブの配線の並び順は第２実施形態に限定されず、どのような組み合わせであってもよい。
【０１０７】
また、第２実施形態では、プリント配線板２０１が、２組の差動信号線２４０１，２４０２を有する場合について説明したが、これに限定するものではなく、差動信号線を３組以上有している場合についても本発明は適用可能である。この場合、複数組の差動信号線のうち、隣り合う２組の差動信号線について、第２実施形態のように、各差動信号線における一方の信号線と他方の信号線とが、経路の途中で交差するように配線されていればよい。
【０１０８】
［第３実施形態］
次に、本発明の第３実施形態に係るプリント回路板について説明する。図４は、本発明の第３実施形態に係るプリント回路板を示す平面図である。図４に示すプリント回路板３００は、プリント配線板３０１と、プリント配線板３０１に実装された、第１の半導体パッケージであるＩＣ３１１及び第２の半導体パッケージであるＩＣ３１２と、を備えている。また、プリント回路板３００は、電子素子であるチップ部品３５０１，３５０２を備えている。
【０１０９】
プリント配線板３０１は、片面板（１層のプリント配線板）からなる。表層３０１Ａには、ＩＣ３１１及びＩＣ３１２が実装されている。即ち、ＩＣ３１１及びＩＣ３１２は、同一の面３０１Ａに実装されている。
【０１１０】
ＩＣ３１１は、複数（第３実施形態では２つ）の信号出力回路（信号送信回路、ドライバ）３２１１，３２１２を有する。また、ＩＣ３１２は、複数（第３実施形態では２つ）の信号入力回路（信号送信回路、レシーバ）３３１１，３３１２を有する。
【０１１１】
信号出力回路（第１の信号送信回路）３２１１は、一対の差動信号（ポジティブ側の差動信号Ｐ１及びネガティブ側の差動信号Ｎ１）Ｐ１，Ｎ１を出力（送信）する一対の出力端子（送信端子）３２１Ｐ１，３２１Ｎ１を有する。即ち、信号出力回路３２１１は、差動信号Ｐ１を出力する出力端子３２１Ｐ１と、差動信号Ｎ１を出力する出力端子３２１Ｎ１とを有する。
【０１１２】
同様に、信号出力回路（第２の信号送信回路）３２１２は、一対の差動信号（ポジティブ側の差動信号Ｐ２及びネガティブ側の差動信号Ｎ２）Ｐ２，Ｎ２を出力（送信）する一対の出力端子（送信端子）３２１Ｐ２，３２１Ｎ２を有する。即ち、信号出力回路３２１２は、差動信号Ｐ２を出力する出力端子３２１Ｐ２と、差動信号Ｎ２を出力する出力端子３２１Ｎ２とを有する。これら複数の信号出力回路３２１１，３２１２は、同一の回路構成である。
【０１１３】
信号入力回路（第１の信号受信回路）３３１１は、一対の差動信号Ｐ１，Ｎ１を入力（受信）する一対の入力端子（受信端子）３３１Ｐ１，３３１Ｎ１を有する。即ち、信号入力回路３３１１は、差動信号Ｐ１を入力する入力端子３３１Ｐ１と、差動信号Ｎ１を入力する入力端子３３１Ｎ１とを有する。
【０１１４】
同様に、信号入力回路（第２の信号受信回路）３３１２は、一対の差動信号Ｐ２，Ｎ２を入力（受信）する一対の入力端子（受信端子）３３１Ｐ２，３３１Ｎ２を有する。即ち、信号入力回路３３１２は、差動信号Ｐ２を入力する入力端子３３１Ｐ２と、差動信号Ｎ２を入力する入力端子３３１Ｎ２とを有する。これら複数の信号入力回路３３１１，３３１２は、同一の回路構成である。
【０１１５】
第３実施形態では、ＩＣ３１１は、複数のグラウンド端子３２１Ｇ１，３２１Ｇ２，３２１Ｇ３を有し、ＩＣ３１２は、複数のグラウンド端子３３１Ｇ１，３３１Ｇ２，３３１Ｇ３を有する。
【０１１６】
グラウンド端子３２１Ｇ１，３２１Ｇ２の間に、出力端子３２１Ｐ１，３２１Ｎ１が配置され、グラウンド端子３２１Ｇ２，３２１Ｇ３の間に、出力端子３２１Ｐ２，３２１Ｎ２が配置されている。また、グラウンド端子３３１Ｇ１，３３１Ｇ２の間に、入力端子３３１Ｐ１，３３１Ｎ１が配置され、グラウンド端子３３１Ｇ２，３３１Ｇ３の間に、入力端子３３１Ｐ２，３３１Ｎ２が配置されている。
【０１１７】
プリント配線板３０１には、配線方向の一端に一対の出力端子が接続され、配線方向の他端に一対の入力端子が接続されて、一対の差動信号の伝送路となる差動信号線が複数組、並行して形成されている。
【０１１８】
即ち、プリント配線板３０１には、表層３０１Ａに、複数組（第３実施形態では２組）の差動信号線３４０１（第１の差動信号線），３４０２（第２の差動信号線）が配線方向と直交する方向に互いに間隔をあけて並行して形成されている。各差動信号線３４０１，３４０２は、それぞれ一対の信号伝送路からなる。即ち、差動信号線３４０１は、ネガティブ側の差動信号Ｎ１の伝送路となる差動信号線３４０Ｎ１（第１の信号伝送路）と、ポジティブ側の差動信号Ｐ１の伝送路となる差動信号線３４０Ｐ１（第２の信号伝送路）とからなる。差動信号線３４０２は、ポジティブ側の差動信号Ｐ２の伝送路となる差動信号線３４０Ｐ２（第３の信号伝送路）と、ネガティブ側の差動信号Ｎ２の伝送路となる差動信号線３４０Ｎ２（第４の信号伝送路）とからなる。差動信号線３４０Ｐ１と差動信号線３４０Ｎ１とは、互いに隣接して配置されている。差動信号線３４０Ｐ２と差動信号線３４０Ｎ２とは、互いに隣接して配置されている。
【０１１９】
また、プリント配線板３０１には、複数組の差動信号線のうち隣り合う２組の差動信号線３４０１，３４０２の間に、グラウンド線又は電源線、第３実施形態ではグラウンド線３４０Ｇ２が形成されている。グラウンド線３４０Ｇ２を挟んで差動信号線３４０１と差動信号線３４０２とが隣り合って配置されているので、差動インピーダンスが安定する。また、プリント配線板３０１には、グラウンド線３４０Ｇ１，３４０Ｇ３が形成されている。差動信号線３４０１が一対のグラウンド線３４０Ｇ１，３４０Ｇ２により挟まれているので、より差動インピーダンスが安定する。また、差動信号線３４０２が一対のグラウンド線３４０Ｇ２，３４０Ｇ３により挟まれているので、より差動インピーダンスが安定する。
【０１２０】
差動信号線３４０Ｎ１は、ランド３４１Ｎ１、信号パターン３４２Ｎ１及びランド３４６Ｎ１を有して構成される。ランド３４１Ｎ１は、表層３０１Ａに形成され、出力端子３２１Ｎ１がはんだ等で接合される導体であり、差動信号線３４０Ｎ１の配線方向の一端となる。ランド３４６Ｎ１は、表層３０１Ａに形成され、入力端子３３１Ｎ１がはんだ等で接合される導体であり、差動信号線３４０Ｎ１の配線方向の他端となる。信号パターン３４２Ｎ１は、表層３０１Ａに形成された導体であり、ランド３４１Ｎ１とランド３４６Ｎ１とを電気的に接続する。
【０１２１】
差動信号線３４０Ｐ１は、ランド３４１Ｐ１、信号パターン３４２Ｐ１、ランド３４３Ｐ１、ランド３４４Ｐ１、信号パターン３４５Ｐ１及びランド３４６Ｐ１を有して構成される。ランド３４１Ｐ１は、表層３０１Ａに形成され、出力端子３２１Ｐ１がはんだ等で接合される導体であり、差動信号線３４０Ｐ１の配線方向の一端となる。ランド３４６Ｐ１は、表層３０１Ａに形成され、入力端子３３１Ｐ１がはんだ等で接合される導体であり、差動信号線３４０Ｐ１の配線方向の他端となる。ランド３４３Ｐ１及びランド３４４Ｐ１は、表層３０１Ａに形成され、信号パターン３４２Ｎ１を挟んで配置されている。信号パターン３４２Ｐ１は、ランド３４１Ｐ１とランド３４３Ｐ１とを電気的に接続する。信号パターン３４５Ｐ１は、ランド３４４Ｐ１とランド３４６Ｐ１とを電気的に接続する。
【０１２２】
第３実施形態では、チップ部品３５０１の一端がランド３４３Ｐ１に接合され、他端がランド３４４Ｐ１に接合されている。これにより、表層３０１Ａにおいて一対の差動信号線３４０Ｎ１，３４０Ｐ１のうち一方の差動信号線３４０Ｐ１が、他方の差動信号線３４０Ｎ１をプリント配線板３０１の外側でチップ部品３５０１により跨ぐように配線されている。
【０１２３】
差動信号線３４０Ｎ２は、ランド３４１Ｎ２、信号パターン３４２Ｎ２及びランド３４６Ｎ２を有して構成される。ランド３４１Ｎ２は、表層３０１Ａに形成され、出力端子３２１Ｎ２がはんだ等で接合される導体であり、差動信号線３４０Ｎ２の配線方向の一端となる。ランド３４６Ｎ２は、表層３０１Ａに形成され、入力端子３３１Ｎ２がはんだ等で接合される導体であり、差動信号線３４０Ｎ２の配線方向の他端となる。信号パターン３４２Ｎ２は、表層３０１Ａに形成された導体であり、ランド３４１Ｎ２とランド３４６Ｎ２とを電気的に接続する。
【０１２４】
差動信号線３４０Ｐ２は、ランド３４１Ｐ２、信号パターン３４２Ｐ２、ランド３４３Ｐ２、ランド３４４Ｐ２、信号パターン３４５Ｐ２及びランド３４６Ｐ２を有して構成される。ランド３４１Ｐ２は、表層３０１Ａに形成され、出力端子３２１Ｐ２がはんだ等で接合される導体であり、差動信号線３４０Ｐ２の配線方向の一端となる。ランド３４６Ｐ２は、表層３０１Ａに形成され、入力端子３３１Ｐ２がはんだ等で接合される導体であり、差動信号線３４０Ｐ２の配線方向の他端となる。ランド３４３Ｐ２及びランド３４４Ｐ２は、表層３０１Ａに形成され、信号パターン３４２Ｎ２を挟んで配置されている。信号パターン３４２Ｐ２は、ランド３４１Ｐ２とランド３４３Ｐ２とを電気的に接続する。信号パターン３４５Ｐ２は、ランド３４４Ｐ２とランド３４６Ｐ２とを電気的に接続する。
【０１２５】
第３実施形態では、チップ部品３５０２の一端がランド３４３Ｐ２に接合され、他端がランド３４４Ｐ２に接合されている。これにより、表層３０１Ａにおいて一対の差動信号線３４０Ｎ２，３４０Ｐ２のうち一方の差動信号線３４０Ｐ２が、他方の差動信号線３４０Ｎ２をプリント配線板３０１の外側でチップ部品３５０２により跨ぐように配線されている。
【０１２６】
グラウンド線３４０Ｇ１は、ランド３４１Ｇ１、グラウンドパターン３４２Ｇ１及びランド３４６Ｇ１を有して構成される。ランド３４１Ｇ１は、表層３０１Ａに形成され、グラウンド端子３２１Ｇ１がはんだ等で接合される導体であり、グラウンド線３４０Ｇ１の配線方向の一端となる。ランド３４６Ｇ１は、表層３０１Ａに形成され、グラウンド端子３３１Ｇ１がはんだ等で接合される導体であり、グラウンド線３４０Ｇ１の配線方向の他端となる。グラウンドパターン３４２Ｇ１は、ランド３４１Ｇ１とランド３４６Ｇ１とを電気的に接続する。
【０１２７】
同様に、グラウンド線３４０Ｇ２は、ランド３４１Ｇ２、グラウンドパターン３４２Ｇ２及びランド３４６Ｇ２を有して構成される。ランド３４１Ｇ２は、表層３０１Ａに形成され、グラウンド端子３２１Ｇ２がはんだ等で接合される導体であり、グラウンド線３４０Ｇ２の配線方向の一端となる。ランド３４６Ｇ２は、表層３０１Ａに形成され、グラウンド端子３３１Ｇ２がはんだ等で接合される導体であり、グラウンド線３４０Ｇ２の配線方向の他端となる。グラウンドパターン３４２Ｇ２は、ランド３４１Ｇ２とランド３４６Ｇ２とを電気的に接続する。
【０１２８】
同様に、グラウンド線３４０Ｇ３は、ランド３４１Ｇ３、グラウンドパターン３４２Ｇ３及びランド３４６Ｇ３を有して構成される。ランド３４１Ｇ３は、表層３０１Ａに形成され、グラウンド端子３２１Ｇ３がはんだ等で接合される導体であり、グラウンド線３４０Ｇ３の配線方向の一端となる。ランド３４６Ｇ３は、表層３０１Ａに形成され、グラウンド端子３３１Ｇ３がはんだ等で接合される導体であり、グラウンド線３４０Ｇ３の配線方向の他端となる。グラウンドパターン３４２Ｇ３は、ランド３４１Ｇ３とランド３４６Ｇ３とを電気的に接続する。
【０１２９】
ＩＣ３１１の信号出力回路３２１１，３２１２、ＩＣ３１２の信号入力回路３３１１，３３１２、差動信号線３４０１，３４０２、グラウンド線３４０Ｇ１，３４０Ｇ２，３４０Ｇ３及びチップ部品３５０１，３５０２で差動伝送回路３６０が構成されている。
【０１３０】
ここで、図４に示すように、プリント配線板３０１の表層（表面）３０１Ａに垂直な方向（垂直方向）をＺ方向とする。第３実施形態では、Ｚ方向から平面視した場合、差動信号線３４０１（３４０２）における一方の差動信号線３４０Ｐ１（３４０Ｐ２）と他方の差動信号線３４０Ｎ１（３４０Ｎ２）とが、経路の途中で１回交差するように配線されている。即ち、差動信号線３４０１と差動信号線３４０２のポジティブ側／ネガティブ側の信号線の並び順がそれぞれ交差している。
【０１３１】
具体的には、信号出力回路３２１１，３２１２に近い側では、ネガティブ側の信号パターン３４２Ｎ１、ポジティブ側の信号パターン３４２Ｐ１、ポジティブ側の信号パターン３４２Ｐ２、ネガティブ側の信号パターン３４２Ｎ２の並び順となる。また、信号入力回路３３１１，３３１２に近い側では、ポジティブ側の信号パターン３４５Ｐ１、ネガティブ側の信号パターン３４２Ｎ１、ネガティブ側の信号パターン３４２Ｎ２、ポジティブ側の信号パターン３４５Ｐ２の並び順となる。即ち、信号パターン３４２Ｎ１、３４２Ｐ１、３４２Ｐ２、３４２Ｎ２の並び順から信号パターン３４５Ｐ１、３４２Ｎ１、３４２Ｎ２、３４５Ｐ２の並び順に交差する。
【０１３２】
換言すると、信号出力回路３２１１，３２１２に近い側では、差動信号線３４０１のうちポジティブ側の信号線３４０Ｐ１と、差動信号線３４０２のうちポジティブ側の信号線３４０Ｐ２とが向かい合っている。また、信号入力回路３３１１，３３１２に近い側では、差動信号線３４０１のうちネガティブ側の信号線３４０Ｎ１と、差動信号線３４０２のうちネガティブ側の信号線３４０Ｎ２とが向かい合っている。
【０１３３】
このように、第３実施形態では、差動信号線３４０１，３４０２において、チップ部品３５０１，３５０２が、配線方向と直交する方向で交差する部分を構成している。このように、差動信号線３４０Ｐ１，３４０Ｐ２を、チップ部品３５０１，３５０２を用いて差動信号線３４０Ｎ１，３４０Ｎ２を跨いて配線することができ、表層３０１Ａにおいて、交差する部分を形成することができる。
【０１３４】
チップ部品３５０１，３５０２としては、抵抗素子またはコンデンサ素子が好適であり、波形伝送に好ましい部品定数が選択されるが、特に低抵抗の抵抗素子が好ましい。
【０１３５】
第３実施形態によれば、差動信号線３４０２のポジティブ側の信号線３４０Ｐ２から差動信号線３４０１のポジティブ側の信号線３４０Ｐ１にクロストークが重畳する。また、差動信号線３４０２のネガティブ側の信号線３４０Ｎ２から差動信号線３４０１のネガティブ側の信号線３４０Ｎ１には、ポジティブ側の信号線に重畳するクロストークとは逆相のクロストークが重畳する。
【０１３６】
また、差動信号線３４０１のポジティブ側の信号線３４０Ｐ１から差動信号線３４０２のポジティブ側の信号線３４０Ｐ２にクロストークが重畳する。また、差動信号線３４０１のネガティブ側の信号線３４０Ｎ１から差動信号線３４０２のネガティブ側の信号線３４０Ｎ２には、ポジティブ側の信号線に重畳するクロストークとは逆相のクロストークが重畳する。
【０１３７】
これにより、安価な片面のプリント配線板３０１において、各差動信号線を流れる信号に関して、ポジティブとネガティブのスルーレートが近づくことで、一対の差動信号の交差電圧の変動量が低減する。
【０１３８】
なお、プリント配線板３０１は２層以上であってもよい。また、各差動信号線にチップ部品が複数あってもよい。１組の差動信号線に対してチップ部品が２個の場合は、ポジティブ側とネガティブ側の回路構成が同様となるように、ポジティブ側とネガティブ側の配線各々に１個ずつ配置することが好ましい。
【０１３９】
また、複数組の差動信号線のうち隣り合う２組の差動信号線３４０１，３４０２について配置が交差する部分が、２組の差動信号線３４０１，３４０２の間の配線方向に沿う中心線に対して線対称となるように形成されている。第３実施形態では、複数組の差動信号線のうち隣り合う２組の差動信号線３４０１，３４０２について配置が交差する部分が、中心線に沿うグラウンド線３４０Ｇ２に対して線対称に形成されている。
【０１４０】
第３実施形態では、配置が交差する部分は、チップ部品３５０１，３５０２で構成される。従って、チップ部品３５０１とチップ部品３５０２とがグラウンド線３４０Ｇ２に対して線対称に配置されている。この線対称構成にすることで、差動信号の交差電圧の変動量が効果的に低減する。
【０１４１】
更に、第３実施形態では、差動信号線３４０１と差動信号線３４０２とが、中心線に沿うグラウンド線３４０Ｇ２に対して線対称に配置されている。これにより、差動信号の交差電圧の変動量が更に効果的に低減する。
【０１４２】
また、第３実施形態では、隣り合う２組の差動信号線３４０１，３４０２について、差動信号線３４０１と差動信号線３４０２との間で隣接して配置される各配線部分を伝達する信号が同相となるように配線されている。即ち、信号パターン３４２Ｐ１と信号パターン３４２Ｐ２とが、隣接して配置される配線部分である。また、信号パターン３４２Ｎ１と信号パターン３４２Ｎ２とが、隣接して配置される配線部分である。
【０１４３】
隣接して配置される配線部分を伝搬する差動信号が同相の場合、隣接して配置される配線部分間の電界結合が強くなる。したがって、信号の立ち上がり／立ち下がり時間が縮まり、交差電圧の変動改善に加え、アイパターンの開口も改善する（広がる）。
【０１４４】
更にポジティブ側の信号パターン３４２Ｐ１，３４２Ｐ２の配線長と、ネガティブ側の信号パターン３４２Ｎ１，３４２Ｎ２の配線長（パターンの配置が交差する部分から入力端子迄の配線長）とが等しい。これにより、ポジティブ側の配線とネガティブ側の配線に重畳するクロストークが逆相、かつ、等量となる。そのため、ポジティブ側の信号とネガティブ側の信号のスルーレートは、クロストークによる変動量が同一となる。したがって、一対の差動信号の交差電圧の変動量がより低減する。
【０１４５】
なお、第３実施形態では、プリント配線板３０１が、グラウンド線３４０Ｇ１〜３４０Ｇ３を有する場合について説明したが、グラウンド線３４０Ｇ１〜３４０Ｇ３を省略した構成であってもよい。
【０１４６】
また、隣接して配置される配線部分を伝搬する差動信号が同相でなくてもよい。例えば、逆相やランダムパルスであっても同様に効果は発揮される。そのため、差動信号線３４０１，３４０２のポジティブ／ネガティブの配線の並び順は第３実施形態に限定されず、どのような組み合わせであってもよい。
【０１４７】
また、第３実施形態では、プリント配線板３０１が、２組の差動信号線３４０１，３４０２を有する場合について説明したが、これに限定するものではなく、差動信号線を３組以上有している場合についても本発明は適用可能である。この場合、複数組の差動信号線のうち、隣り合う２組の差動信号線について、第３実施形態のように、各差動信号線における一方の信号線と他方の信号線とが、経路の途中で交差するように配線されていればよい。
【０１４８】
［第４実施形態］
次に、本発明の第４実施形態に係るプリント回路板について説明する。図５は、本発明の第４実施形態に係るプリント回路板を示す平面図である。図５に示すプリント回路板４００は、プリント配線板４０１と、プリント配線板４０１に実装された、第１の半導体パッケージであるＩＣ４１１及び第２の半導体パッケージであるＩＣ４１２と、を備えている。
【０１４９】
プリント配線板４０１は、導体パターンが配置された導体層を複数有する３層以上（例えば４層）の多層プリント配線板である。導体層である内層のうちの１つが主に不図示の電源パターン４０２が配置された電源層であり、１つが主に不図示のグラウンドパターン４０３が配置されたグラウンド層である。電源パターン４０２は、電源電位が印加される、プレーン状に形成された導体であり、グラウンドパターン４０３は、グラウンド電位が印加される、プレーン状に形成された導体である。電源パターン４０２及びグラウンドパターン４０３がプレーン状であるため、広面積であり、電源電位及びグラウンド電位が安定化されている。なお、電源層には、電源電位が印加される導体以外の導体（グラウンド線や信号線等）が配置されていてもよく、また、グラウンド層には、グラウンド電位が印加される導体以外の導体（電源線や信号線等）が配置されていてもよい。
【０１５０】
プリント配線板４０１の一対の表層（表面）４０１Ａ，４０１Ｂは、主に信号線が配置される信号配線層（第１信号配線層及び第２信号配線層）である。なお、信号配線層には、信号が印加される導体以外の導体（グラウンド線や電源線等）が配置されていてもよい。
【０１５１】
一対の表層４０１Ａ，４０１Ｂのうち、一方の表層４０１ＡにはＩＣ４１１が実装され、他方の表層４０１ＢにはＩＣ４１２が実装されている。
【０１５２】
第４実施形態では、第１信号配線層である表層４０１Ａには、絶縁体層を介してグラウンド層が隣接して配置され、第２信号配線層である表層４０１Ｂには、絶縁体層を介して電源層が隣接して配置されている。このように、第１信号配線層、グラウンド層、電源層及び第２信号配線層の４つの導体層が絶縁体層を介して積層された４層のプリント配線板４０１が構成されている。
【０１５３】
ＩＣ４１１は、複数（第４実施形態では６つ）の信号出力回路（信号送信回路、ドライバ）４２１１，４２１２，４２１３，４２１４，４２１５，４２１６を有する。また、ＩＣ４１２は、複数（第４実施形態では６つ）の信号入力回路（信号受信回路、レシーバ）４３１１，４３１２，４３１３，４３１４，４３１５，４３１６を有する。各信号出力回路４２１１〜４２１６は、上記第１実施形態の信号出力回路１２１１，１２１２と同様の構成である。また、各信号入力回路４３１１〜４３１６は、上記第１実施形態の信号入力回路１３１１，１３１２と同様の構成である。
【０１５４】
プリント配線板４０１には、配線方向の一端に一対の出力端子が接続され、配線方向の他端に一対の入力端子が接続されて、一対の差動信号の伝送路となる差動信号線が複数組、並行して形成されている。
【０１５５】
即ち、プリント配線板４０１には、複数組（第４実施形態では６組）の差動信号線４４０１，４４０２，４４０３，４４０４，４４０５，４４０６が配線方向と直交する方向に互いに間隔をあけて並行して形成されている。各差動信号線４４０１，４４０２，４４０３，４４０４，４４０５，４４０６は、一対の信号伝送路からなる。
【０１５６】
差動信号線４４０１は、ポジティブ側の差動信号Ｐ１の伝送路となる差動信号線４４０Ｐ１と、ネガティブ側の差動信号Ｎ１の伝送路となる差動信号線４４０Ｎ１とからなる。差動信号線４４０２は、ポジティブ側の差動信号Ｐ２の伝送路となる差動信号線４４０Ｐ２と、ネガティブ側の差動信号Ｎ２の伝送路となる差動信号線４４０Ｎ２とからなる。差動信号線４４０３は、ポジティブ側の差動信号Ｐ３の伝送路となる差動信号線４４０Ｐ３と、ネガティブ側の差動信号Ｎ３の伝送路となる差動信号線４４０Ｎ３とからなる。差動信号線４４０４は、ポジティブ側の差動信号Ｐ４の伝送路となる差動信号線４４０Ｐ４と、ネガティブ側の差動信号Ｎ４の伝送路となる差動信号線４４０Ｎ４とからなる。差動信号線４４０５は、ポジティブ側の差動信号Ｐ５の伝送路となる差動信号線４４０Ｐ５と、ネガティブ側の差動信号Ｎ５の伝送路となる差動信号線４４０Ｎ５とからなる。差動信号線４４０６は、ポジティブ側の差動信号Ｐ６の伝送路となる差動信号線４４０Ｐ６と、ネガティブ側の差動信号Ｎ６の伝送路となる差動信号線４４０Ｎ６とからなる。
【０１５７】
差動信号線４４０１，４４０３，４４０５は、上記第１実施形態の差動信号線１４０１と同様の配線構造である。差動信号線４４０２，４４０４，４４０６は、上記第１実施形態の差動信号線１４０２と同様の配線構造である。よって、第４実施形態では、プリント配線板４０１には、上記第１実施形態の２組の差動信号線１４０１，１４０２と同様の構成の配線を複数（３つ）形成されていることとなる。
【０１５８】
ここで、図５に示すように、プリント配線板４０１の表層（表面）４０１Ａ，４０１Ｂに垂直な方向（垂直方向）をＺ方向とする。第４実施形態では、Ｚ方向から平面視した場合、各差動信号線４４０１〜４４０６における一方の差動信号線４４０Ｐ１〜４４０Ｐ６と他方の差動信号線４４０Ｎ１〜４４０Ｎ６とが、経路の途中で１回交差するように配線されている。
【０１５９】
また、第４実施形態では、差動信号線４４０１〜４４０６において、信号ヴィア４４３Ｐ１，４４３Ｎ１〜４４３Ｐ６，４４３Ｎ６が、経路の途中で交差する部分を構成している。
【０１６０】
更に、第４実施形態では、プリント配線板４０１には、信号ヴィア４４３Ｎ１，４４３Ｐ１の近傍にグラウンドヴィア４５１１及び電源ヴィア４５２１が形成されている。また、プリント配線板４０１には、信号ヴィア４４３Ｎ１，４４３Ｐ１の近傍にランド４５３１及びランド４５４１が形成されている。グラウンドヴィア４５１１とランド４５３１とは、グラウンド線４５５１で電気的に接続されている。電源ヴィア４５２１とランド４５４１とは、電源線４５６１で電気的に接続されている。そして、一対のランド４５３１，４５４１にコンデンサ素子４５７１が接合されている。これにより、コンデンサ素子４５７１は、信号ヴィア４４３Ｎ１，４４３Ｐ１の近傍に配置され、電源パターン４０２とグラウンドパターン４０３とに、電源ヴィア４５２１とグラウンドヴィア４５１１を介して電気的に接続されている。
【０１６１】
また、プリント配線板４０１には、信号ヴィア４４３Ｎ２，４４３Ｐ２の近傍にグラウンドヴィア４５１２及び電源ヴィア４５２２が形成されている。本実施形態では、グラウンドヴィア４５１２及び電源ヴィア４５２２は、信号ヴィア４４３Ｎ３，４４３Ｐ３の近傍に形成したことにもなる。つまり、グラウンドヴィア４５１２及び電源ヴィア４５２２は、信号ヴィア４４３Ｎ２，４４３Ｐ２と信号ヴィア４４３Ｎ３，４４３Ｐ３との間に形成したことになる。
【０１６２】
また、プリント配線板４０１には、信号ヴィア４４３Ｎ２，４４３Ｐ２の近傍にランド４５３２及びランド４５４２が形成されている。グラウンドヴィア４５１２とランド４５３２とは、グラウンド線４５５２で電気的に接続されている。電源ヴィア４５２２とランド４５４２とは、電源線４５６２で電気的に接続されている。そして、一対のランド４５３２，４５４２にコンデンサ素子４５７２が接合されている。これにより、コンデンサ素子４５７２は、電源パターン４０２とグラウンドパターン４０３とに、電源ヴィア４５２２とグラウンドヴィア４５１２を介して電気的に接続されている。また、コンデンサ素子４５７２は、信号ヴィア４４３Ｎ２，４４３Ｐ２及び信号ヴィア４４３Ｎ３，４４３Ｐ３の近傍に配置されている。
【０１６３】
信号ヴィア４４３Ｎ４，４４３Ｐ４と信号ヴィア４４３Ｎ５，４４３Ｐ５との間にも同様に、グラウンドヴィア４５１３、グラウンド線４５５３、ランド４５３３，４５４３、電源ヴィア４５２３が形成されている。そして、一対のランド４５３３，４５４３にコンデンサ素子４５７３が接合されている。
【０１６４】
同様に、信号ヴィア４４３Ｎ６，４４３Ｐ６の近傍にグラウンドヴィア４５１４、グラウンド線４５５４、ランド４５３４，４５４４、電源ヴィア４５２４が形成されている。そして、一対のランド４５３４，４５４４にコンデンサ素子４５７４が接合されている。
【０１６５】
ＩＣ４１１の信号出力回路４２１１〜４２１６、ＩＣ４１２の信号入力回路４３１１〜４３１６、差動信号線４４０１〜４４０６及びコンデンサ素子４５７１〜４５７４で差動伝送回路４６０が構成されている。
【０１６６】
以上説明したように、２組の差動信号線を配置し、さらにコンデンサ素子４５７を信号ヴィア４４３Ｎ，４４３Ｐに隣接して配置している。特にコンデンサ素子４５７２は、信号ヴィア４４３Ｎ２，４４３Ｐ２と信号ヴィア４４３Ｎ３，４４３Ｐ３との間に、コンデンサ素子４５７３は、信号ヴィア４４３Ｎ４，４４３Ｐ４と信号ヴィア４４３Ｎ５，４４３Ｐ５との間に各々配置されている。これにより、信号ヴィアの間隔が広がり、信号ヴィアで発生するクロストークが発生しにくい状態となり、差動信号の交差電圧の変動量が低減する。
【０１６７】
また、各差動信号線４４０において表層４０１Ａ側を流れる信号のリターン経路は、内層のグラウンドパターン４０３であり、各差動信号線４４０において表層４０１Ｂ側を流れる信号のリターン経路は、電源パターン４０２である。コンデンサ素子４５７（電源ヴィア及びグラウンドヴィア）を信号ヴィア４４３の近傍に配置したことにより、信号のリターン経路が確保され、リターン経路の不連続によるインピーダンス不整合が原因の信号反射の影響を低減できる。それゆえに、差動信号の交差電圧の変動量が低減する。
【０１６８】
なお、不図示であるが、差動信号線を流れる信号のリターン経路がグラウンドのみの場合は、バイパスコンデンサを配置せずにグラウンドヴィアを配置させることが好ましい。上記構成の場合に、信号ヴィアにおけるグラウンドパターンのリターン電流のみにして、リターン経路の不連続による信号反射の影響を低減できる。そのため、差動信号の交差電圧の変動量が低減する。さらに、コンデンサ素子などの部品を設けないことで配線面積を縮小することが可能となる。
【０１６９】
［第５実施形態］
次に、本発明の第５実施形態に係るプリント回路板について説明する。図６は、本発明の第５実施形態に係るプリント回路板を示す平面図である。図６に示すプリント回路板１０００は、プリント配線板１００１と、プリント配線板１００１に実装された、第１の半導体パッケージであるＩＣ１０１１及び第２の半導体パッケージであるＩＣ１０１２と、を備えている。
【０１７０】
プリント配線板１００１は、導体パターンが配置された導体層を複数有する多層（例えば４層）のプリント配線板である。導体層である内層のうちの１つが主に不図示の電源パターンが配置された電源層であり、１つが主に不図示のグラウンドパターンが配置されたグラウンド層である。電源パターンは、電源電位が印加される、プレーン状に形成された導体であり、グラウンドパターンは、グラウンド電位が印加される、プレーン状に形成された導体である。電源パターン及びグラウンドパターンがプレーン状であるため、広面積であり、電源電位及びグラウンド電位が安定化されている。なお、電源層には、電源電位が印加される導体以外の導体（グラウンド線や信号線等）が配置されていてもよく、また、グラウンド層には、グラウンド電位が印加される導体以外の導体（電源線や信号線等）が配置されていてもよい。
【０１７１】
プリント配線板１００１の表層１００１Ａには、ＩＣ１０１１及びＩＣ１０１２が実装されている。即ち、ＩＣ１０１１及びＩＣ１０１２は、同一の面１００１Ａに実装されている。表層１００１Ａには、絶縁体層を介してグラウンド層が隣接して配置されている。
【０１７２】
ＩＣ１０１１は、複数（第５実施形態では２つ）の信号出力回路（信号送信回路、ドライバ）１０２１１，１０２１２を有する。また、ＩＣ１０１２は、複数（第５実施形態では２つ）の信号入力回路（信号受信回路、レシーバ）１０３１１，１０３１２を有する。
【０１７３】
信号出力回路（第１の信号送信回路）１０２１１は、一対の差動信号（ポジティブ側の差動信号Ｐ１及びネガティブ側の差動信号Ｎ１）Ｐ１，Ｎ１を出力（送信）する一対の出力端子（送信端子）１０２１Ｐ１，１０２１Ｎ１を有する。即ち、信号出力回路１０２１１は、差動信号Ｐ１を出力する出力端子１０２１Ｐ１と、差動信号Ｎ１を出力する出力端子１０２１Ｎ１とを有する。
【０１７４】
同様に、信号出力回路（第２の信号送信回路）１０２１２は、一対の差動信号（ポジティブ側の差動信号Ｐ２及びネガティブ側の差動信号Ｎ２）Ｐ２，Ｎ２を出力（送信）する一対の出力端子（送信端子）１０２１Ｐ２，１０２１Ｎ２を有する。即ち、信号出力回路１０２１２は、差動信号Ｐ２を出力する出力端子１０２１Ｐ２と、差動信号Ｎ２を出力する出力端子１０２１Ｎ２とを有する。これら複数の信号出力回路１０２１１，１０２１２は、同一の回路構成である。
【０１７５】
信号入力回路（第１の信号受信回路）１０３１１は、一対の差動信号Ｐ１，Ｎ１を入力（受信）する一対の入力端子（受信端子）１０３１Ｐ１，１０３１Ｎ１を有する。即ち、信号入力回路１０３１１は、差動信号Ｐ１を入力する入力端子１０３１Ｐ１と、差動信号Ｎ１を入力する入力端子１０３１Ｎ１とを有する。
【０１７６】
同様に、信号入力回路（第２の信号受信回路）１０３１２は、一対の差動信号Ｐ２，Ｎ２を入力（受信）する一対の入力端子（受信端子）１０３１Ｐ２，１０３１Ｎ２を有する。即ち、信号入力回路１０３１２は、差動信号Ｐ２を入力する入力端子１０３１Ｐ２と、差動信号Ｎ２を入力する入力端子１０３１Ｎ２とを有する。これら複数の信号入力回路１０３１１，１０３１２は、同一の回路構成である。なお、ＩＣ１０１２はＢＧＡパッケージであり、入力端子１０３１Ｐ１、１０３１Ｎ１、１０３１Ｐ２、１０３１Ｎ２が円状のランドを示している。
【０１７７】
プリント配線板１００１には、配線方向の一端に一対の出力端子が接続され、配線方向の他端に一対の入力端子が接続されて、一対の差動信号の伝送路となる外部差動信号線が複数組、並行して形成されている。
【０１７８】
即ち、プリント配線板１００１には、複数組（第５実施形態では２組）の差動信号線（外部差動信号線）１０４０１，１０４０２が配線方向と直交する方向に互いに間隔をあけて並行して形成されている。差動信号線（第１の外部差動信号線）１０４０１は、ポジティブ側の差動信号Ｐ１の伝送路となる差動信号線１０４０Ｐ１と、ネガティブ側の差動信号Ｎ１の伝送路となる差動信号線１０４０Ｎ１とからなる。差動信号線（第２の外部差動信号線）１０４０２は、ポジティブ側の差動信号Ｐ２の伝送路となる差動信号線１０４０Ｐ２と、ネガティブ側の差動信号Ｎ２の伝送路となる差動信号線１０４０Ｎ２とからなる。差動信号線１０４０Ｐ１と差動信号線１０４０Ｎ１とは、互いに隣接して配置されている。差動信号線１０４０Ｐ２と差動信号線１０４０Ｎ２とは、互いに隣接して配置されている。
【０１７９】
ＩＣ１０１２の内部のパッケージ基板には、配線方向の一端に一対の入力端子が接続され、配線方向の他端に複数（２つ）の信号入力回路（信号受信回路）１０３１１，１０３１２となる半導体チップ（ダイ）が接続されている。また、ＩＣ１０１２の内部のパッケージ基板には、一対の差動信号の伝送路となる内部差動信号線が複数組、並行して形成されている。
【０１８０】
即ち、ＩＣ１０１２の内部のパッケージ基板には、複数組（第５実施形態では２組）の差動信号線（内部差動信号線）１０３０１，１０３０２が配線方向と直交する方向に互いに間隔をあけて並行して形成されている。差動信号線（第１の内部差動信号線）１０３０１は、ポジティブ側の差動信号Ｐ１の伝送路となる差動信号線１０３０Ｐ１と、ネガティブ側の差動信号Ｎ１の伝送路となる差動信号線１０３０Ｎ１とからなる。差動信号線（第２の内部差動信号線）１０３０２は、ポジティブ側の差動信号Ｐ２の伝送路となる差動信号線１０３０Ｐ２と、ネガティブ側の差動信号Ｎ２の伝送路となる差動信号線１０３０Ｎ２とからなる。差動信号線１０３０Ｐ１と差動信号線１０３０Ｎ１とは、互いに隣接して配置されている。差動信号線１０３０Ｐ２と差動信号線１０３０Ｎ２とは、互いに隣接して配置されている。
【０１８１】
差動信号線１０４０Ｐ１は、ランド１０４１Ｐ１、信号パターン１０４２Ｐ１、及びランド１０４３Ｐ１を有して構成されている。ランド１０４１Ｐ１は、表層１００１Ａに形成され、出力端子１０２１Ｐ１がはんだ等で接合される導体であり、差動信号線１０４０Ｐ１の配線方向の一端となる。ランド１０４３Ｐ１は、表層１００１Ａに形成され、入力端子１０３１Ｐ１がはんだ等で接合される導体であり、差動信号線１０４０Ｐ１の配線方向の他端となる。信号パターン１０４２Ｐ１は、表層１００１Ａに形成された導体であり、ランド１０４１Ｐ１とランド１０４３Ｐ１とを電気的に接続する。
【０１８２】
差動信号線１０３０Ｐ１は、ランド１０３１Ｐ１、信号パターン１０３２Ｐ１、及びチップ端１０３３Ｐ１を有して構成されている。ランド１０３１Ｐ１は、ＩＣ１０１２のうちプリント配線板の表層１００１Ａ側に形成され、プリント配線板のランド１０４３Ｐ１がはんだ等で接合される導体であり、差動信号線１０３０Ｐ１の配線方向の一端となる。差動信号線１０３０Ｐ１の配線方向の他端は、ＩＣ１０１２の半導体チップの信号入力回路１０３１１の差動のポジティブ側のチップ端１０３３Ｐ１へ接続される。
【０１８３】
差動信号線１０４０Ｎ１は、ランド１０４１Ｎ１、信号パターン１０４２Ｎ１、及びランド１０４３Ｎ１を有して構成されている。ランド１０４１Ｎ１は、表層１００１Ａに形成され、出力端子１０２１Ｎ１がはんだ等で接合される導体であり、差動信号線１０４０Ｎ１の配線方向の一端となる。ランド１０４３Ｎ１は、表層１００１Ａに形成され、入力端子１０３１Ｎ１がはんだ等で接合される導体であり、差動信号線１０４０Ｎ１の配線方向の他端となる。信号パターン１０４２Ｎ１は、表層１００１Ａに形成された導体であり、ランド１０４１Ｎ１とランド１０４３Ｎ１とを電気的に接続する。
【０１８４】
差動信号線１０３０Ｎ１は、ランド１０３１Ｎ１、信号パターン１０３２Ｎ１、及びチップ端１０３３Ｎ１を有して構成されている。ランド１０３１Ｎ１は、ＩＣ１０１２のうちプリント配線板の表層１００１Ａ側に形成され、プリント配線板のランド１０４３Ｎ１がはんだ等で接合される導体であり、差動信号線１０３０Ｎ１の配線方向の一端となる。差動信号線１０３０Ｎ１の配線方向の他端は、ＩＣ１０１２の半導体チップの信号入力回路１０３１１の差動のネガティブ側のチップ端１０３３Ｎ１へ接続される。
【０１８５】
差動信号線１０４０Ｐ２は、ランド１０４１Ｐ２、信号パターン１０４２Ｐ２、及びランド１０４３Ｐ２を有して構成されている。ランド１０４１Ｐ２は、表層１００１Ａに形成され、出力端子１０２１Ｐ２がはんだ等で接合される導体であり、差動信号線１０４０Ｐ２の配線方向の一端となる。ランド１０４３Ｐ２は、表層１００１Ａに形成され、入力端子１０３１Ｐ２がはんだ等で接合される導体であり、差動信号線１０４０Ｐ２の配線方向の他端となる。信号パターン１０４２Ｐ２は、表層１００１Ａに形成された導体であり、ランド１０４１Ｐ２とランド１０４３Ｐ２とを電気的に接続する。
【０１８６】
差動信号線１０３０Ｐ２は、ランド１０３１Ｐ２、信号パターン１０３２Ｐ２、及びチップ端１０３３Ｐ２を有して構成されている。ランド１０３１Ｐ２は、ＩＣ１０１２のうちプリント配線板の表層１００１Ａ側に形成され、プリント配線板のランド１０４３Ｐ２がはんだ等で接合される導体であり、差動信号線１０３０Ｐ２の配線方向の一端となる。差動信号線１０３０Ｐ２の配線方向の他端は、ＩＣ１０１２の半導体チップの信号入力回路１０３１２の差動のポジティブ側のチップ端１０３３Ｐ２へ接続される。
【０１８７】
差動信号線１０４０Ｎ２は、ランド１０４１Ｎ２、信号パターン１０４２Ｎ２、及びランド１０４３Ｎ２を有して構成されている。ランド１０４１Ｎ２は、表層１００１Ａに形成され、出力端子１０２１Ｎ２がはんだ等で接合される導体であり、差動信号線１０４０Ｎ２の配線方向の一端となる。ランド１０４３Ｎ２は、表層１００１Ａに形成され、入力端子１０３１Ｎ２がはんだ等で接合される導体であり、差動信号線１０４０Ｎ２の配線方向の他端となる。信号パターン１０４２Ｎ２は、表層１００１Ａに形成された導体であり、ランド１０４１Ｎ２とランド１０４３Ｎ２とを電気的に接続する。
【０１８８】
差動信号線１０３０Ｎ２は、ランド１０３１Ｎ２、信号パターン１０３２Ｎ２、及びチップ端１０３３Ｎ２を有して構成されている。ランド１０３１Ｎ２は、ＩＣ１０１２のうちプリント配線板の表層１００１Ａ側に形成され、プリント配線板のランド１０４３Ｎ２がはんだ等で接合される導体であり、差動信号線１０３０Ｎ２の配線方向の一端となる。差動信号線１０３０Ｎ２の配線方向の他端は、ＩＣ１０１２の半導体チップの信号入力回路１０３１２の差動のネガティブ側のチップ端１０３３Ｎ２へ接続される。
【０１８９】
差動信号線１０４０Ｐ１と差動信号線１０３０Ｐ１は、ランド１０４３Ｐ１と出力端子１０３１Ｐ１とがはんだなどの導電性接合材を用いて接続されることで、電気的に接続される。差動信号線１０４０Ｎ１と差動信号線１０３０Ｎ１は、ランド１０４３Ｎ１と出力端子１０３１Ｎ１とがはんだなどの導電性接合材を用いて接続されることで、電気的に接続される。これらランド１０４３Ｐ１，１０４３Ｎ１、出力端子１０３１Ｐ１，１０３１Ｎ１、導電性接合材で接続領域（接合部分）が構成されている。
【０１９０】
差動信号線１０４０Ｐ２と差動信号線１０３０Ｐ２は、ランド１０４３Ｐ２と出力端子１０３１Ｐ２とがはんだなどの導電性接合材を用いて接続されることで、電気的に接続される。差動信号線１０４０Ｎ２と差動信号線１０３０Ｎ２は、ランド１０４３Ｎ２と出力端子１０３１Ｎ２とがはんだなどの導電性接合材を用いて接続されることで、電気的に接続される。これらランド１０４３Ｐ２，１０４３Ｎ２、出力端子１０３１Ｐ２，１０３１Ｎ２、導電性接合材で接続領域（接合部分）が構成されている。
【０１９１】
以上、プリント配線板の表層１００１Ａに配置された隣り合う２組の差動信号線１０４０１，１０４０２はそれぞれＩＣ１０１２の内部のパッケージ基板に配置された隣り合う２組の差動信号線１０３０１，１０３０２と電気的に接続されている。つまり、差動信号線１０４０Ｐ１，１０４０Ｎ１，１０４０Ｐ２，１０４０Ｎ２は、それぞれ差動信号線１０３０Ｐ１，１０３０Ｎ１，１０３０Ｐ２，１０３０Ｎ２と電気的に接続されている。これにより、差動信号線１０４０１と差動信号線１０３０１とが接続されて、連続した一対の差動信号伝送路（第１の差動信号伝送路）１０５０Ｎ１，１０５０Ｐ１からなる差動信号線１０５０１が形成されている。また、差動信号線１０４０２と差動信号線１０３０２とが接続されて、連続した一対の差動信号伝送路（第２の差動信号伝送路）１０５０Ｎ２，１０５０Ｐ２からなる差動信号線１０５０２が形成されている。即ち、差動信号線１０５０１は、ネガティブ側の差動信号Ｎ１の伝送路となる差動信号伝送路１０５０Ｎ１（第１の信号伝送路）と、ポジティブ側の差動信号Ｐ１の伝送路となる差動信号伝送路１０５０Ｐ１（第２の信号伝送路）とからなる。差動信号線１０５０２は、ポジティブ側の差動信号Ｐ２の伝送路となる差動信号伝送路１０５０Ｐ２（第３の信号伝送路）と、ネガティブ側の差動信号Ｎ２の伝送路となる差動信号伝送路１０５０Ｎ２（第４の信号伝送路）とからなる。
【０１９２】
信号出力回路１０２１１，１０２１２、信号入力回路１０３１１，１０３１２及び差動信号線１０５０１，１０５０２を有して差動伝送回路１０６０が構成されている。
【０１９３】
２組の差動信号線１０４０１，１０４０２は隣り合うように配置されている。同様に、２組の差動信号線１０３０１，１０３０２は隣り合うように配置されている。第５実施形態では、隣り合う２組の差動信号線１０４０１，１０４０２の間、および差動信号線１０３０１，１０３０２の間には、グラウンド線や電源線等の他の導体が介在していない。
【０１９４】
また、隣り合う差動信号線１０４０Ｐ１と差動信号線１０４０Ｎ１との間、及び隣り合う差動信号線１０４０Ｐ２と差動信号線１０４０Ｎ２との間にも、グラウンド線や電源線等の他の導体が介在していない。同様に、隣り合う差動信号線１０３０Ｐ１と差動信号線１０３０Ｎ１との間、及び隣り合う差動信号線１０３０Ｐ２と差動信号線１０３０Ｎ２との間にも、グラウンド線や電源線等の他の導体が介在していない。
【０１９５】
ここで、図６に示すように、プリント配線板１００１の表層（表面）１００１Ａに垂直な方向（垂直方向）をＺ方向とする。第５実施形態では、Ｚ方向から平面視した場合、差動信号線１０５０１（１０５０２）が、差動信号線１０４０１（１０４０２）と差動信号線１０３０１（１０３０２）との接続領域（接合部分）で交差するように配線されている。つまり、一方の差動信号線１０４０Ｐ１（１０４０Ｐ２）と他方の差動信号線１０４０Ｎ１（１０４０Ｎ２）の並び順が一方の差動信号線１０３０Ｐ１（１０３０Ｐ２）と他方の差動信号線１０３０Ｎ１（１０３０Ｎ２）の並び順と異なるように配線されている。即ち、差動信号線１０４０１と差動信号線１０４０２のポジティブ側／ネガティブ側の信号線の並び順が、差動信号線１０３０１と差動信号線１０３０２のポジティブ側／ネガティブ側の信号線の並び順とそれぞれ交差している。
【０１９６】
具体的には、プリント配線板の表層１００１Ａにおいては、ネガティブ側の信号パターン１０４２Ｎ１、ポジティブ側の信号パターン１０４２Ｐ１、ポジティブ側の信号パターン１０４２Ｐ２、ネガティブ側の信号パターン１０４２Ｎ２の並び順となる。また、ＩＣ１０２１の内部のパッケージ基板においては、ポジティブ側の信号パターン１０３２Ｐ１、ネガティブ側の信号パターン１０３２Ｎ１、ネガティブ側の信号パターン１０３２Ｎ２、ポジティブ側の信号パターン１０３２Ｐ２の並び順となる。即ち、信号パターン１０３２Ｐ１，１０３２Ｎ１，１０３２Ｐ２，１０３２Ｎ２のポジティブ／ネガティブの配線の並び順は、信号パターン１０４２Ｐ１，１０４２Ｎ１，１０４２Ｐ２，１０４２Ｎ２のポジティブ／ネガティブの配線の並び順と異なる。
【０１９７】
換言すると、プリント配線板の表層１００１Ａにおいては、差動信号線１０４０１のうちポジティブ側の信号線１０４０Ｐ１と、差動信号線１０４０２のうちポジティブ側の信号線１０４０Ｐ２とが向かい合っている。また、ＩＣ１０１２内部のパッケージ基板においては、差動信号線１０３０１のうちネガティブ側の信号線１０３０Ｎ１と、差動信号線１０３０２のうちネガティブ側の信号線１０３０Ｎ２とが向かい合っている。
【０１９８】
このように、第５実施形態では、ランド１０４３Ｐ１，１０４３Ｎ１とランド１０４３Ｐ２，１０４３Ｎ２が、配線方向の途中で交差する部分を構成している。即ち、差動信号線１０４０１（１０４０２）は、差動信号線１０３０１（１０３０２）に対して一方の差動信号線１０４０Ｐ１（１０４０Ｐ２）と他方の差動信号線１０４０Ｎ１（１０４０Ｎ２）とが交差するように配線されている。
【０１９９】
上記の構成にすることで、プリント配線板上でポジティブ側の信号線に重畳したクロストークに対して、ＩＣ１０１２の内部のパッケージ基板においてネガティブ側の信号線には逆相のクロストークが重畳する。これにより、各差動信号線を流れる差動信号に関して、ポジティブ側の信号とネガティブ側の信号とのスルーレートが近づき、一対の差動信号の交差電圧の変動量が低減する。さらに、プリント配線板上に信号ヴィアやチップ部品などの配線を並び替える為の部材を設ける必要が無くなるため、プリント配線板を省スペースで設計することができる。また、信号パターンと信号ヴィアとのインピーダンス不整合による信号反射を抑制できる。
【０２００】
また、図６に示すように、一般的にはＩＣの内部のパッケージ基板の配線の幅および配線間隔は、プリント配線板の配線パターンの幅および配線間隔よりも微細である。その為、ＩＣ１０１２の内部のパッケージ基板の配線の方が単位長さ当たりのクロストーク量は、プリント配線板１００１の配線よりも大きい。その為、ポジティブ側の信号パターン１０４２Ｐ１，１０４２Ｐ２の配線長を、ネガティブ側の信号パターン１０３２Ｎ１，１０３２Ｎ２の配線長よりも長くすることで、より交差電圧の変動量を低減できる。更に交差電圧の低減を図るためには、物理長に加えて電気長を考慮して設計するのが好ましい。
【０２０１】
また、第５実施形態では、ＩＣ１０１２の出力端子１０３１Ｐ１，１０３１Ｎ１および出力端子１０３１Ｐ２，１０３１Ｎ２は２×２列の格子状に配置されている。そして、プリント配線板１００１のランド１０４３Ｐ１，１０４３Ｎ１とランド１０４３Ｐ２，１０４３Ｎ２もまたＩＣ１０１２の出力端子と導電接合する為に２×２列の格子状に配置される。その結果、ポジティブ／ネガティブの配線のうちの片方（図６の場合、信号パターン１０４２Ｎ１，１０４２Ｎ２）を出力端子の２列目内側へ配線することで、相対的な配置を入れ替える為の部分（面積）を出力端子が１列に並んだ場合に比べて縮小できる。それゆえに、ポジティブとネガティブの差動性が崩れることによるインピーダンス不整合の影響が小さくなり、交差電圧の変動量を低減できる。
【０２０２】
なお、図６ではＩＣ１０１２とプリント配線板１００１の導電接続部分において配線の並び替えをしているが、ＩＣ１０１１内のクロストークが懸念される場合は、ＩＣ１０１１とプリント配線板１００１との導電接続部分で配線の並び替えをしてもよい。また、ＩＣ１０１２とプリント配線板１００１の導電接続部分、およびＩＣ１０１１とプリント配線板１００１の導電接続部分の両方について配線の並び替えをしてもよい。
【０２０３】
また、プリント配線板１００１とＩＣ１０１１およびＩＣ１０１２のパッケージ基板の配線のインピーダンスを出来るだけ揃える事により、信号反射の影響が低減できて、クロストークによる交差電圧の変動量の低減効果がより発揮される。
【０２０４】
ＩＣ１０１１およびＩＣ１０１２は必ずしもパッケージ基板を有する必要は無く、ＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）やＱＦＮ（Ｑｕａｄ  Ｆｌａｔ  Ｎｏｎ−Ｌｅａｄｅｄ  Ｐａｃｋａｇｅ）などでも良い。つまり、パッケージ内部に基板を有さないリードフレームにおいても本発明の思想を転用可能となる。
【０２０５】
［実施例］
（実施例１）
実施例１のプリント回路板について説明する。図１に示すプリント回路板１００の構成において、プリント配線板１０１の条件を以下となるように設計した。板厚１．０ｍｍの４層基板とし、銅箔厚は３６μｍ、銅箔を覆うレジスト層は２０μｍとした。また、表層の銅箔と内層の銅箔との間のプリプレグ（ＦＲ−４）の厚みは１００μｍとした。
【０２０６】
信号パターン１４２Ｐ１，１４２Ｎ１，１４２Ｐ２，１４２Ｎ２の配線幅は全て１５０μｍとし、信号パターン１４２Ｐ１，１４２Ｎ１，１４２Ｐ２，１４２Ｎ２の配線方向と直交する方向の間隔は全て１８０μｍとした。信号パターン１４２Ｐ１，１４２Ｎ１，１４２Ｐ２，１４２Ｎ２の長さはポジティブ側とネガティブ側のうち短い方を５０ｍｍとし、ポジティブ側とネガティブ側との配線長差は０．５ｍｍとしたが、合計配線長はポジティブ側とネガティブ側とで同一とした。つまり、図１のように、差動信号線１４０１でポジティブ側の信号パターン１４２Ｐ１がネガティブ側の信号パターン１４２Ｎ１よりも０．５ｍｍ長い配線構造とした。また、差動信号線１４０１でネガティブ側の信号パターン１４４Ｎ１がポジティブ側の信号パターン１４４Ｐ１よりも０．５ｍｍ長い配線構造とした。レジストの比誘電率を３．５、プリプレグの比誘電率を４．６とし、そのときの配線の特性インピーダンスＺ０は４８．３Ω、差動インピーダンスＺｄｉｆｆは８４．６Ωと算出された。プリント配線板１０１に実装されるＩＣ１１１の出力には３４Ωのバッファを用いて、ＩＣ１１２の入力には４０Ωで終端されるバッファを用いた。なお、終端される電位は、電源電圧の半分とした。信号ヴィア１４３Ｐ１，１４３Ｎ１，１４３Ｐ２，１４３Ｎ２に関しては、穴径は０．２５ｍｍ、ヴィアホール内周のメッキ厚は２０μｍ、ランド径は０．５５ｍｍ、ランド外周のクリアランス径は０．８ｍｍとした。これにより、信号ヴィアの特性インピーダンスＺ０は３８．４Ωと算出された。
【０２０７】
図７は、実施例１及び比較例１，２における交差電圧のシミュレーション結果を示すグラフである。ＩＣ１１１およびＩＣ１１２に供給される電源電圧は１．５７５Ｖとした。これはＤＤＲ３インタフェースのＪＥＤＥＣ規格に基づき、かつ、スルーレートが最も大きくなる電圧条件である。そして、ＩＣ１１１が信号を出力した際のＩＣ１１２に入力されるポジティブとネガティブの差動信号の交差電圧を伝送線路シミュレーションにより求めた。ＩＣ１１１の出力パルスは、測定器メーカなどで一般的に使われるＩＴＵ−Ｔ勧告Ｏ．１５０及びＯ．１５１で規定されたＰＲＢＳ２＾７−１のパルスパターンを用いて、動作速度８００Ｍｂｐｓを想定して周波数を４００ＭＨｚとした。ＩＣ１１２に入力される信号の立ち上がり／立ち下がり時間は、クロストークが重畳しない場合に１５０ｐｓとなった。このときの実施例１における差動信号の交差電圧の変動量（電源電圧の半分である０．７８７５Ｖを基準電位とした変動量）を見積もった。その結果を図７に”○”でプロットした。なお図７においてプロットされた”○”は、重ねた状態で表わしている。
【０２０８】
図８は、比較例１，２のプリント回路板における配線構造を示す模式図であり、図８（ａ）は、比較例１、図８（ｂ）は比較例２を示している。
【０２０９】
（比較例１）
比較例１では、実施例１とほぼ同様の構成のプリント回路板としたが、信号ヴィアにおいて２組の差動信号線のうちの一方について、ポジティブ／ネガティブの並び順を替えていない点が実施例１と異なる。
【０２１０】
つまり、図８（ａ）に示すように、ポジティブとネガティブの配線の並び順を経路の途中で反転しない差動信号線とポジティブとネガティブの配線の並び順を経路の途中で反転した差動信号線が隣接している。このときの比較例１における差動信号の交差電圧の変動量をシミュレーションで見積もった。その結果を図７に”◇”でプロットした。なお図７においてプロットされた”◇”は、重ねた状態で表わしている。
【０２１１】
（比較例２）
比較例２では、信号ヴィアホールが設けられておらず、二つのＩＣが同一面に実装され、配線接続される構成とした。そのため、配線の並び順を替えるための配線の並び替え部は設けられておらず、ポジティブとネガティブの配線長差も生じない。これら以外の基板や配線の条件は実施例１と同様である。このときの比較例２における差動信号の交差電圧の変動量をシミュレーションにより見積もった。その結果を図７に”×”でプロットした。なお図７においてプロットされた”×”は、重ねた状態で表わしている。
【０２１２】
図７によれば、２組の差動信号線の構成によって、交差電圧の変動量がどのように変化するかを、実施例１と比較例１，２とで比較することができる。
【０２１３】
実施例１では、交差電圧の最大値は０．７９５Ｖで最小値は０．７９０Ｖであり、交差電圧の変動量の最大値は、約７ｍＶとなった。比較例１では、交差電圧の最大値は０．８３０Ｖで最小値は０．７５４Ｖであり、交差電圧の変動量の最大値は、約４３ｍＶとなった。比較例２では、交差電圧の最大値は０．８３０Ｖで最小値は０．７５５Ｖであり、交差電圧の変動量の最大値は、約４２ｍＶとなった。つまり、実施例１の構成に基づいて差動信号線を配置したときに、最も交差電圧の変動量が低減できることを示している。
【０２１４】
実施例１では２組の差動信号線の両方に配線の並び替え部が設けられている。そのため、信号パターン１４２Ｐ２から信号パターン１４２Ｐ１に重畳するクロストークに対して、信号パターン１４４Ｎ２から信号パターン１４４Ｎ１には逆相のクロストークが重畳する。また、信号パターン１４２Ｐ１から信号パターン１４２Ｐ２に重畳したクロストークに対して、信号パターン１４４Ｎ１から信号パターン１４４Ｎ２には逆相のクロストークが重畳する。これにより、信号パターン１４４Ｐ１，１４４Ｎ１，１４４Ｐ２，１４４Ｎ２を流れる信号に関して、レシーバ端でポジティブ側の信号とネガティブ側の信号とのスルーレートに影響を与えるクロストーク量がポジティブ側とネガティブ側で近付く。したがって、差動信号の交差電圧の変動量が低減する。
【０２１５】
一方で、比較例１では、図８（ａ）に示すように、ポジティブとネガティブの配線の並び順を経路の途中で反転しない差動信号線と、ポジティブとネガティブの配線の並び順を経路の途中で反転する差動信号線とが隣接している。一方の差動信号線及び他方の差動信号線は、ドライバから一方の差動信号線の中点および他方の差動信号線の配線並び替え部までの区間Ｉで互いにクロストークが重畳される。また、一方の差動信号線及び他方の差動信号線は、一方の差動信号線の中点および他方の差動信号線の配線並び替え部からレシーバまでの区間ＩＩにおいて、区間Ｉとは逆相のクロストークが重畳される。そのため、レシーバ端において区間Ｉと区間ＩＩで重畳するクロストークが互いに打ち消し合って交差電圧の変動量は少なくなる。
【０２１６】
一方で、他方の差動信号線が一方の差動信号線から重畳するクロストークを考える。図９は、比較例１のプリント回路板における各信号Ｐ１，Ｎ１，Ｐ２，Ｎ２の波形図である。
【０２１７】
図９に示すように、他方の差動信号線のポジティブ側の信号線に隣接する一方の差動信号線のポジティブ側の信号線からコモンモードクロストークが重畳する。また、他方の差動信号線のネガティブ側の信号線には隣接する一方の差動信号線のポジティブ側の信号線からディファレンシャルモードクロストークが重畳する。そのため、レシーバ端において他方の差動信号線のポジティブ側の信号線とネガティブ側の信号線を伝搬する信号のスルーレートの差が大きくなる。それゆえに、配線の並びを反転した差動信号が配線の並びを反転しない差動信号から重畳するクロストークは、配線の並びを反転した差動信号のポジティブ配線に重畳するクロストークに対して、ネガティブ配線に同相のクロストークが重畳する。そのため、ポジティブ側とネガティブ側の信号のスルーレートの差が広がり、交差電圧は大きく変動する。
【０２１８】
比較例２では、ポジティブ側とネガティブ側の信号線のうちの片側の信号線に主にクロストークが重畳して、ポジティブ側とネガティブ側の信号のスルーレートが異なるため、交差電圧は大きく変動する。
【０２１９】
よって、実施例１のように交差電圧の変動量が低い方が、タイミングを規定する閾値電圧付近でポジティブとネガティブが交差することができ、信号の誤動作を起きにくくなる。
【０２２０】
以上、２組の差動信号線における各差動信号線にてクロストークの影響が等しくなるように各差動信号線の配置を入れ替えて配線したので、各一対の差動信号の交差電圧の変動量が低減される。
【０２２１】
（実施例２）
実施例２のプリント回路板について説明する。実施例１とほぼ同様の構成のプリント回路板としたが、図１の信号ヴィア１４３Ｐ１、１４３Ｎ１、１４３Ｐ２、１４３Ｎ２の位置を様々に変更した点が実施例１と異なる。具体的な実施条件を以下に示す。
【０２２２】
ドライバから一対の差動信号線のうち、ドライバから配線並び替え部までの配線の長さの短い方（図１の場合、１４２Ｎ１，１４２Ｎ２）をＸとした。また、一対の差動信号線のうち、レシーバから配線並び替え部までの配線の長さの短い方（図１の場合、１４４Ｐ１，１４４Ｐ２）をＹとした。このとき、ＸとＹを０．１ｍｍから９９．９ｍｍ迄変化させたが、ＸとＹの長さの和は１００ｍｍとなるように設計した。また、ポジティブ側とネガティブ側との配線長差は０．５ｍｍとしたが、合計配線長はポジティブ側とネガティブ側とで同一とした。なお、隣り合う２組の一対の差動信号線１４０１，１４０２について配置が交差する部分が、２組の一対の差動信号線１４０１，１４０２の間の配線方向に沿う中心線Ｃ１に対して線対称となるように設計している。
【０２２３】
図１０は、実施例２における交差電圧のシミュレーション結果を示すグラフである。伝送線路シミュレーションの条件は実施例１で記述の内容と同様であり、差動信号の交差電圧の変動量を見積もった。その結果を図１０に棒グラフで表現した。
【０２２４】
図１０によると、ＸとＹの長さの差が小さくなるほど、交差電圧の変動量が小さくなることを示している。つまり、信号パターン１４２Ｐ２から信号パターン１４２Ｐ１に重畳するクロストークに対して、信号パターン１４４Ｎ２から信号パターン１４４Ｎ１には逆相のクロストークの重畳が等量に近付くほど交差電圧が低減する。それゆえに、一方の一対の差動信号線のポジティブとネガティブの配線がそれぞれ隣接する他方の一対の差動信号線と隣接して配置される各配線長を等しくなるように配線されることが望ましい。
【０２２５】
なお、ＤＤＲ３メモリインタフェースの差動信号線への適用した場合に、ＪＥＤＥＣの交差電圧の変動量（Ｖｉｘ）は１５０ｍＶと規定されている。このうち、メモリコントローラなどのＩＣにおける交差電圧の変動（ポジティブとネガティブの出力位相差やＩＣパッケージ内の配線長差）を１２５ｍＶと想定すると、プリント配線板における交差電圧の変動量の許容は２５ｍＶである。図１０によると、ＸとＹの長さの差は等しくなくても、２５ｍｍ（総配線長の約２５％）差があっても十分な効果が発揮されることを示している。実際には、差動インタフェースの種類や入出力ＩＣの性能（信号のスルーレートやポジティブとネガティブの位相差）によって交差電圧の変動量の許容値は変わってくるが、一定の効果を得るにはＸとＹの長さは前述の数式２を満たすように設計するのが望ましい。
【０２２６】
（実施例３）
実施例３のプリント回路板について説明する。実施例２とほぼ同様の構成のプリント回路板としたが、以下の点で条件が異なる。実施例２よりも高密度な配線を想定して、信号パターン１０４２Ｐ１，１０４２Ｎ１，１０４２Ｐ２，１０４２Ｎ２の配線幅は全て１２５μｍとした。また、信号パターン１０４２Ｐ１，１０４２Ｎ１，１０４２Ｐ２，１０４２Ｎ２の配線方向と直交する方向の間隔は全て１２５μｍとした。さらに、ＩＣ１０１１，ＩＣ１０１２の内部のパッケージ基板においてもクロストークが発生するように信号パターンの配線幅は４５μｍとして、信号パターンの配線方向と直交する方向の間隔は全て５５μｍで設計した。
【０２２７】
ドライバから一方の一対の差動信号線のうち、ドライバから配線並び替え部までの配線の長さの短い方（図１の場合、１４２Ｎ１，１４２Ｎ２）をＸとした。また、一方の一対の差動信号線のうち、レシーバから配線並び替え部までの配線の長さの短い方（図１の場合、１４４Ｐ１，１４４Ｐ２）をＹとした。このとき、ＸとＹを２ｍｍから１８ｍｍ迄変化させたが、ＸとＹの長さの和は２０ｍｍとなるように設計した。ポジティブ側とネガティブ側との配線長差は０．５ｍｍとしたが、合計配線長はポジティブ側とネガティブ側とで同一とした。なお、隣り合う２組の一対の差動信号線１４０１，１４０２について配置が交差する部分が、２組の一対の差動信号線１４０１，１４０２の間の配線方向に沿う中心線Ｃ１に対して線対称となるように設計している。
【０２２８】
ＩＣ１０１１の信号パターンの長さはポジティブ側とネガティブ側共に５ｍｍとして、ＩＣ１０１２の信号パターンの長さはポジティブ側とネガティブ側共に１０ｍｍとした。
【０２２９】
ＩＣ１０１１，１０１２の内部のパッケージ基板の層の構造はプリント配線板１００１と同様に、板厚１．０ｍｍの４層基板とし、銅箔厚は３６μｍ、銅箔を覆うレジスト層は２０μｍとした。また、表層の銅箔と内層の銅箔との間のプリプレグ（ＦＲ−４）の厚みは１００μｍとした。レジストの比誘電率を３．５、プリプレグの比誘電率を４．６とし、そのときのプリント配線板１００１の配線の特性インピーダンスＺ０は５２．０Ω、差動インピーダンスＺｄｉｆｆは８４．５Ωと算出された。また、ＩＣ１０１１，１０１２の内部のパッケージ基板の配線の特性インピーダンスＺ０は７３．０Ω、差動インピーダンスＺｄｉｆｆは８４．８Ωと算出された。プリント配線板１００１に実装されるＩＣ１０１１の出力には３４Ωのバッファを用いて、ＩＣ１０１２の入力には４０Ωで終端されるバッファを用いた。なお、終端される電位は、電源電圧の半分とした。
【０２３０】
図１１は、実施例３および後述する実施例４における交差電圧のシミュレーション結果を示すグラフである。伝送線路シミュレーションの条件は実施例１で記述の内容と同様であり、差動信号の交差電圧の変動量を見積もった。その結果を図１１に棒グラフで表現した。
【０２３１】
（実施例４）
実施例４のプリント回路板について説明する。実施例３とほぼ同様の構成のプリント回路板としたが、図６に示すプリント回路板１０００の構成のように、信号パターンの並び替えをプリント配線板１００１とＩＣ１０１２の導電接続部で行っている点が異なる。
【０２３２】
信号パターン１０４２Ｐ１，１０４２Ｎ１，１０４２Ｐ２，１０４２Ｎ２の長さはポジティブ側とネガティブ側のうち短い方を２０ｍｍとし、ポジティブ側とネガティブ側との配線長差は０．８ｍｍピッチのＢＧＡを想定して１．１ｍｍとした。ＩＣ１０１２の信号パターン１０３２Ｐ１，１０３２Ｎ１，１０３２Ｐ２，１０３２Ｎ２の配線幅は、プリント配線板１００１よりも高密度な配線を想定して、全て４５μｍとした。また、信号パターン１０３２Ｐ１，１０３２Ｎ１，１０３２Ｐ２，１０３２Ｎ２の配線方向と直交する方向の間隔は全て５５μｍとした。信号パターン１０３２Ｐ１，１０３２Ｎ１，１０３２Ｐ２，１０３２Ｎ２の長さはポジティブ側とネガティブ側のうち短い方を１０ｍｍとし、ポジティブ側とネガティブ側との配線長差は１．１ｍｍとした。また、ＩＣ１０１１の信号パターンもＩＣ１０１２と同様の配線幅、配線間隔にして信号パターンの長さはポジティブ側とネガティブ側共に５ｍｍとした。その結果、プリント配線板１００１の差動信号線１０４０１，１０４０２と差動信号線１０３０１，１０３０２との合計配線長はポジティブ側とネガティブ側とで同一とした。つまり、図６のように、差動信号線１０４０１でネガティブ側の信号パターン１０４２Ｎ１がポジティブ側の信号パターン１０４２Ｐ１よりも１．１ｍｍ長い配線構造とした。また、差動信号線１０３０１でポジティブ側の信号パターン１０３０Ｎ１がネガティブ側の信号パターン１０３０Ｐ１よりも１．１ｍｍ長い配線構造とした。レジストの比誘電率を３．５、プリプレグの比誘電率を４．６とし、そのときのプリント配線板１００１の配線の特性インピーダンスＺ０は５２．０Ω、差動インピーダンスＺｄｉｆｆは８４．５Ωと算出された。また、ＩＣ１０１１，１０１２の内部のパッケージ基板の配線の特性インピーダンスＺ０は７３．０Ω、差動インピーダンスＺｄｉｆｆは８４．８Ωと算出された。プリント配線板１００１に実装されるＩＣ１０１１の出力には３４Ωのバッファを用いて、ＩＣ１０１２の入力には４０Ωで終端されるバッファを用いた。なお、終端される電位は、電源電圧の半分とした。
【０２３３】
図１１は、実施例３および実施例４における交差電圧のシミュレーション結果を示すグラフである。伝送線路シミュレーションの条件は実施例１で記述の内容と同様であり、差動信号の交差電圧の変動量を見積もった。その結果を図１１に棒グラフで表現した。
【０２３４】
図１１によると、ＩＣ１０１１およびＩＣ１０１２の内部のパッケージ基板のクロストークが発生した場合には図１０とは異なって配線並び替えの位置がＩＣ１０１２寄りになるほど交差電圧の変動量が低減出来ていることが分かる。この理由は、ＩＣ１０１２の内部のパッケージ基板の配線の幅および配線間隔が、プリント配線板１００１の配線パターンの幅および配線間隔よりも微細である事による。つまり、単位長さ当たりのクロストーク量は、ＩＣ１０１２の内部のパッケージ基板の配線の方がプリント配線板１００１の配線よりも大きい為である。また、ＩＣ１０１２の内部のパッケージ基板の配線の長さが十分長い。
【０２３５】
その為、プリント配線板１００１とＩＣ１０１２との接続部で配線が並び替わるように配線する事で、差動信号線のポジティブの配線に重畳されるクロストークと逆相のクロストークをネガティブの配線にも重畳させる。つまり、プリント配線板１００１のポジティブ側の、隣接して配置される各配線で重畳するクロストークに対して、ＩＣ１０１２の内部のパッケージ基板のネガティブ側の、隣接して配置される各配線で重畳するクロストークを逆相かつ等量に近付ける。その結果、交差電圧の変動量を低減できる。
【０２３６】
なお、本発明は、以上説明した実施形態に限定されるものではなく、本発明の技術的思想内で多くの変形が可能である。
【０２３７】
第１、第３〜第５実施形態では、一対の信号伝送路が経路の途中で１回交差し、第２実施形態では、一対の信号伝送路が経路の途中で２回交差する場合について説明したが、これに限定するものではない。一対の信号伝送路が３回以上交差するようにしてもよい。即ち、一対の信号伝送路は少なくとも１回交差すればよい。
【符号の説明】
【０２３８】
１００…プリント回路板、１０１…プリント配線板、１１１…ＩＣ（第１の半導体パッケージ）、１１２…ＩＣ（第２の半導体パッケージ）、１４０１…差動信号線（第１の差動信号線）、１４０２…差動信号線（第２の差動信号線）
【図１】
0006614903.tif 000004
【図２】
0006614903.tif 000005
【図３】
0006614903.tif 000006
【図４】
0006614903.tif 000007
【図５】
0006614903.tif 000008
【図６】
0006614903.tif 000009
【図７】
0006614903.tif 000010
【図８】
0006614903.tif 000011
【図９】
0006614903.tif 000012
【図１０】
0006614903.tif 000013
【図１１】
0006614903.tif 000014