(57)【特許請求の範囲】
【請求項１】
入力端子から入力された高周波電力を直流電力に変換して出力端子から出力する整流器であって、
整流素子を有し、前記高周波電力を直流電力に変換して前記出力端子に出力する整流部と、
一端が前記整流部と前記出力端子との接続点に接続され、他端に基準電圧が印加され、インピーダンスが、前記直流電力の電圧の絶対値に対し負の相関を有して変化するインピーダンス可変部とを備え、
前記インピーダンス可変部のインピーダンスは、前記直流電力の電圧の絶対値が、前記整流素子の逆耐電圧の絶対値以下の定められた値より大きい場合は、前記整流部から見て短絡とみなせる値であり、前記直流電力の電圧の絶対値が前記定められた値未満の場合は、前記整流部から見て開放とみなせる値であり、
前記インピーダンス可変部が、前記直流電力の電圧の絶対値に応じて、前記整流部から見て短絡と開放とが切り換わることで、前記直流電力の電圧が前記定められた値に収束する、
整流器。
【請求項２】
前記インピーダンス可変部は、制御端子に印加される制御信号で電路の導通と非導通とを切り替えるスイッチング素子を有する、
請求項１に記載の整流器。
【請求項３】
前記インピーダンス可変部は、前記直流電力の電圧を分圧して前記制御端子に印加する分圧回路をさらに備える、
請求項２に記載の整流器。
【請求項４】
前記インピーダンス可変部は、前記直流電力の電圧に応じた接地電圧または負電圧を前記制御端子に印加するプルダウン回路をさらに有する、
請求項２または３に記載の整流器。
【請求項５】
前記インピーダンス可変部は、直列に接続された少なくとも１つのダイオードを有し、前記直列に接続された少なくとも１つのダイオードの一端が前記整流部と前記出力端子と接続点に接続され、前記直列に接続された少なくとも１つのダイオードの他端に基準電圧が印加され、
前記直流電力の電圧が正電圧である場合、前記整流部と前記出力端子との接続点に接続された前記一端から、前記基準電圧が印加される前記他端に向かう方向が前記直列に接続された少なくとも１つのダイオードの順方向であり、
前記直流電力の電圧が負電圧である場合、前記整流部と前記出力端子との接続点に接続された前記一端から、前記基準電圧が印加される前記他端に向かう方向が前記直列に接続された少なくとも１つのダイオードの逆方向である、
請求項１に記載の整流器。
【請求項６】
前記インピーダンス可変部は、抵抗値が温度に対して負の相関を有して変化する回路素子を有する、
請求項１に記載の整流器。
【請求項７】
高周波を受信するアンテナと、
前記高周波の電力を直流電力に変換する請求項１から６のいずれか１項に記載の整流器と、
を備えるレクテナ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波電力を直流電力に変換する整流器、およびレクテナ装置に関する。
【背景技術】
【０００２】
高周波電力を直流電力に変換する整流器として、整流素子を有する整流部の出力側の一対の線路に定電圧ダイオード（ツェナーダイオード）を設け、一対の線路に生じる電圧のサージを吸収するものがある（例えば、特許文献１参照）。この整流器において、定電圧ダイオードの逆耐電圧は、整流素子の逆耐電圧以下に設定される。これにより、整流素子に印加される電圧を、整流素子の逆耐電圧以下に抑えることができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−１９２４８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
レクテナに照射されるマイクロ波の電力密度が時間変動する場合、整流器に大電力が入力されることがあり、整流器が故障する可能性がある。整流器が故障する主原因は、整流素子の逆耐電圧以上の逆方向電圧が整流素子に印加されることである。【０００５】
特許文献１に開示される整流器では、整流素子が出力する直流電圧と定電圧ダイオードの逆方向電圧値とが等しい。整流素子に印加される電圧は直流電圧と高周波電圧振幅との電圧加算となるため、定電圧ダイオードの逆方向電圧を整流素子の逆耐電圧と同じ値に設定した場合は、整流素子に印加される逆方向電圧が逆耐電圧を超えて整流器が故障する可能性があり、整流器の信頼性が低い。【０００６】
この発明は上記のような課題を解決するためになされたものであり、信頼性の高い整流器およびレクテナ装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明に係る整流器は、入力端子から入力された高周波電力を直流電力に変換して出力端子から出力する整流器である。整流器は、整流部と、インピーダンス可変部と、を備える。整流部は、整流素子を有し、高周波電力を直流電力に変換して出力端子に出力する。インピーダンス可変部は、一端が整流部と出力端子との接続点に接続され、他端に基準電圧が印加される。インピーダンス可変部のインピーダンスは、直流電力の電圧の絶対値に対し負の相関を有して変化する。インピーダンス可変部のインピーダンスは、直流電力の電圧の絶対値が、整流素子の逆耐電圧の絶対値以下の定められた値より大きい場合は、整流部から見て短絡とみなせる値であり、直流電力の電圧の絶対値が定められた値未満の場合は、整流部から見て開放とみなせる値である。インピーダンス可変部が、直流電力の電圧の絶対値に応じて、整流部から見て短絡と開放とが切り換わることで、直流電力の電圧が定められた値に収束する。
【発明の効果】
【０００８】
この発明に係る整流器によれば、インピーダンス可変部のインピーダンスは、直流電力の電圧の絶対値が、整流素子の逆耐電圧の絶対値以下の定められた値より大きい場合は、整流部から見て短絡とみなせる値であることで、整流素子に逆耐電圧を超える逆方向電圧が印加されることが抑制される。その結果、信頼性の高い整流器およびレクテナ装置を提供することが可能である。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施の形態１に係るレクテナ装置の構成を示すブロック図
【図２】実施の形態１に係る整流器の回路構成の例を示す図
【図３】実施の形態１に係る整流器における電流の流れを示す図
【図４】実施の形態１に係る整流器における電流の流れを示す図
【図５】実施の形態１に係るＦＥＴスイッチの状態とゲート‐ソース間電圧Ｖｇｓとの関係図
【図６】実施の形態１に係る整流器における電流の流れを示す図
【図７】実施の形態１に係る整流器における電流の流れを示す図
【図８】本発明の実施の形態２に係る整流器の回路構成の例を示す図
【図９】本発明の実施の形態３に係る整流器の回路構成の例を示す図
【図１０】実施の形態３に係るダイオードの状態と電圧Ｖｄｃとの関係図
【図１１】実施の形態３に係る整流器におけるＦＥＴスイッチのゲート−ソース間電圧Ｖｇｓと電圧Ｖｄｃとの関係を示す図
【図１２】実施の形態３に係る整流器の変形例の構成を示すブロック図
【図１３】本発明の実施の形態４に係る整流器の回路構成の例を示す図
【図１４】実施の形態４に係る整流器におけるＦＥＴスイッチのゲート−ソース間電圧Ｖｇｓと電圧Ｖｄｃとの関係を示す図
【図１５】実施の形態４に係る整流器の回路構成の変形例を示す図
【図１６】本発明の実施の形態５に係る整流器の回路構成の例を示す図
【図１７】実施の形態５に係る整流器の回路構成の変形例を示す図
【図１８】本発明の実施の形態６に係る整流器の回路構成の例を示す図
【図１９】実施の形態６に係る整流器の回路構成の第１変形例を示す図
【図２０】実施の形態６に係る整流器の回路構成の第２変形例を示す図
【図２１】実施の形態６に係る整流器の回路構成の第３変形例を示す図
【図２２】実施の形態７に係る整流器の回路構成の例を示す図
【図２３】実施の形態７に係るサーミスタの抵抗値と温度との関係を示す図
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態に係る整流器について図面を参照して詳細に説明する。なお図中、同一または同等の部分には同一の符号を付す。
【００１１】
実施の形態１．
マイクロ波無線電力の伝送に用いられるレクテナ装置１０は、図１に示すように、アンテナ７と、整流器１００とを備える。アンテナ７は、高周波を受信し、整流器１００に送る。本発明の実施の形態１に係る整流器１００は、アンテナ７から入力端子５を介して入力された高周波電力を直流電力に変換するＲＦ（Radio Frequency）−ＤＣ（Direct Current）変換を行い、直流電力を出力端子６から出力する。整流器１００は、高周波電力を直流電力に変換して出力端子６に出力する整流部１と、入力フィルタ２と、出力フィルタ３と、インピーダンスが直流電力の電圧の絶対値に対し負の相関を有して変化するインピーダンス可変部４とを備える。
【００１２】
入力フィルタ２は、入力端子５と整流部１との間の回路に設けられ、高調波成分を逓減する高調波処理を行い、直流成分を遮断する。整流部１は、整流素子を有し、入力フィルタ２を介して入力端子５から入力された高周波電力を直流電力に変換して出力する。整流素子は電流を一方向にだけ流す作用を有する素子であって、例えばダイオードで構成される。出力フィルタ３は、整流部１と出力端子６との間の回路に設けられ、整流部１での処理によって生じた高調波成分を逓減する高調波処理を行い、直流電力を平滑化する。
【００１３】
インピーダンス可変部４は、一端が出力フィルタ３と出力端子６との接続点に接続され、他端に基準電圧が印加される。一例として、インピーダンス可変部４の他端が接地される場合を例にして説明する。インピーダンス可変部４のインピーダンスは、直流電力の電圧の絶対値に対し負の相関を有して変化する。詳細には、インピーダンス可変部４のインピーダンスは、直流電力の電圧の絶対値が、整流素子の逆耐電圧の絶対値以下の定められた値より大きい場合、整流部１から見て短絡されているとみなせる値である。また、インピーダンス可変部４のインピーダンスは、直流電力の電圧の絶対値が上述の予め定められた値以下の場合は、整流部１から見て開放とみなせる値である。
【００１４】
整流器１００の構成の詳細について説明する。図２に示すように、入力フィルタ２は、線路長が基本波の１／４波長である伝送線路２１と、線路長が２次高調波の１／４波長であるオープンスタブ２２と、線路長が３次高調波の１／４波長であるオープンスタブ２３と、直流ブロック用容量素子２４とを備える。なお基本波は、レクテナ装置１０が受信する電波の内、予め定められている周波数成分である。２次高調波は、基本波の周波数の２倍の周波数成分であり、３次高調波は、基本波の周波数の３倍の周波数を有する周波数成分である。直流ブロック用容量素子２４の一端は、入力フィルタ２の入力端として機能し、入力端子５に接続される。伝送線路２１の一端は、入力フィルタ２の出力端として機能し、整流部１に接続される。直流ブロック用容量素子２４の他端は、整流部１に接続される伝送線路２１の一端の逆に位置する伝送線路２１の他端、およびオープンスタブ２２とオープンスタブ２３の接続点に、接続される。
【００１５】
整流部１は、ダイオードから構成される整流素子１１を有する。整流素子１１は、整流部１が正の直流電圧を出力する向きに配置される。すなわち、整流素子１１のアノードは接地され、整流素子１１のカソードは、入力フィルタ２の出力端および出力フィルタ３の入力端に接続される。
【００１６】
出力フィルタ３は、線路長が基本波の１／４波長である伝送線路３１と、線路長が基本波の１／４波長であるオープンスタブ３２と、線路長が２次高調波の１／４波長であるオープンスタブ３３と、直流を平滑化する平滑化容量素子３４とを備える。伝送線路３１の一端は、出力フィルタ３の入力端として機能し、整流部１に接続される。平滑化容量素子３４の一端は、接地される。伝送線路３１の他端は、オープンスタブ３２とオープンスタブ３３の接続点、および、接地された一端の逆に位置する平滑化容量素子３４の他端に接続される。整流器１００は、図２に示す入力フィルタ２および出力フィルタ３を備えることで、整流素子１１をＦ級動作させることができ、高いＲＦ−ＤＣ変換効率を得ることができる。
【００１７】
インピーダンス可変部４は、制御端子に印加される制御信号で電路の導通と非導通とを切り替えるスイッチング素子を有する。インピーダンス可変部４がＦＥＴ（Field Effective Transistor：電界効果トランジスタ）スイッチ４０を有する場合を例にして説明する。ＦＥＴスイッチ４０はエンハンスメント形ＦＥＴで構成されるスイッチである。ＦＥＴスイッチ４０のソース端子は接地され、ドレイン端子およびゲート端子は出力フィルタ３と出力端子６との接続点に接続される。換言すれば、ドレイン端子およびゲート端子は実質的に同電圧であり、共に出力端子６に接続されている。ＦＥＴスイッチ４０のゲート端子が、上述のスイッチング素子の制御端子に相当する。
【００１８】
整流器１００において、出力端子６に接続される負荷が一定の場合、入力される高周波電力が大きくなるにつれて、出力端子６から出力される直流電力の電圧Ｖｄｃが高くなり、直流電流が大きくなる。一方、入力される高周波電力が一定である場合、整流素子１１に直列に接続される出力側の回路インピーダンスが低くなるにつれて、直流電流は大きくなり、電圧Ｖｄｃは低くなり、整流素子１１に印加される高周波電圧振幅Ｖａｍｐは小さくなる。
【００１９】
整流器１００に入力される高周波電力の電圧が低く、インピーダンス可変部４の直流インピーダンスが、整流部１から見て開放されているとみなせる値である場合、図３に太い実線で示すように、整流部１から出力フィルタ３を通って出力端子６に流れる直流電流は、インピーダンス可変部４に漏洩しない。そのため、インピーダンス可変部４が設けられていない場合と同等の整流器１００のＲＦ−ＤＣ変換効率が得られる。
【００２０】
整流器１００に入力される高周波電力が大きく、電圧Ｖｄｃが高いため、インピーダンス可変部４の直流インピーダンスは、整流部１から見て短絡されているとみなせる値である場合、図４に太い実線で示すように、整流部１から出力フィルタ３を通って出力端子６に流れる直流電流の一部がインピーダンス可変部４に漏洩する。整流部１から見た出力側の回路の直流インピーダンスは、出力端子６に接続される図示しない負荷とインピーダンス可変部４との並列インピーダンスである。すなわち、インピーダンス可変部４が設けられていない場合と比べて、整流部１から見た出力側の回路のインピーダンスは低くなる。入力される高周波電力が一定であれば、整流部１から見た出力側の回路のインピーダンスが低くなると、電圧Ｖｄｃは低くなり、整流素子１１に印加される高周波電圧振幅Ｖａｍｐは小さくなる。すなわち、インピーダンス可変部４が設けられていない場合と比べて、整流素子１１に印加される逆方向電圧が過大になることを抑制することができる。
【００２１】
整流器１００の動作について説明する。アンテナ７から整流器１００の入力端子５に高周波電力が入力されると、入力フィルタ２で高調波成分が逓減され、直流成分が遮断された高周波電力が整流部１に入力される。整流部１が有する整流素子１１が半周期毎にオンとオフを繰り返すことで、整流部１の出力には高次の高調波が含まれ、また整流素子１１の極性に応じた方向に直流電圧（オフセット）が生じる。整流部１の出力は、出力フィルタ３で平滑化され、出力端子６から直流電力が出力される。インピーダンス可変部４のインピーダンスは、出力端子６から出力される直流電力の電圧Ｖｄｃの絶対値に対し負の相関を有して変化する。整流部１が出力する直流電圧が正の電圧であるため、インピーダンス可変部４のインピーダンスは、電圧Ｖｄｃに対し負の相関を有して変化する。
【００２２】
インピーダンス可変部４のインピーダンスの変化について説明する。ＦＥＴスイッチ４０のゲート端子には、電圧Ｖｄｃが印加される。図５にＦＥＴスイッチ４０の状態とゲート‐ソース間電圧Ｖｇｓとの関係図を示す。縦軸がＦＥＴスイッチ４０の状態であり、横軸がゲート‐ソース間電圧Ｖｇｓである。ＦＥＴスイッチ４０のゲート‐ソース間電圧Ｖｇｓと電圧Ｖｄｃは同じであるため、Ｖｇｓ＝Ｖｄｃが成り立つ。ＦＥＴスイッチ４０のドレイン−ソース間の導通と非導通とが切り替わる際のゲート−ソース間電圧Ｖｇｓを閾値電圧ＶＦＥＴ＿ｔｈとする。なお閾値電圧ＶＦＥＴ＿ｔｈは、整流素子１１の逆耐電圧以下の値に設定される。電圧Ｖｄｃ≦閾値電圧ＶＦＥＴ＿ｔｈの場合、ＦＥＴスイッチ４０のドレイン−ソース間は非導通であるため、インピーダンス可変部４のインピーダンスは開放とみなせる値である。この時の直流電流の流れを図６に太い実線で示す。図６に示すように、直流電流はＦＥＴスイッチ４０のドレイン−ソース間に漏洩しない。また出力フィルタ３の直流インピーダンスは十分に小さいため、整流部１から見た出力側の回路の直流インピーダンスは、出力端子６に接続された負荷とみなすことができる。直流電流はＦＥＴスイッチ４０のドレイン−ソース間に漏洩しないため、インピーダンス可変部４が設けられていない場合と同等の整流器１００のＲＦ−ＤＣ変換効率が得られる。
【００２３】
一方、図５に示すように、入力される高周波電力が高いため、電圧Ｖｄｃ＞閾値電圧ＶＦＥＴ＿ｔｈである場合、ＦＥＴスイッチ４０のドレイン−ソース間は導通し、インピーダンス可変部４のインピーダンスは短絡とみなせる値、例えば、１０Ω未満の値である。すなわち、整流部１から見た出力側の回路の直流インピーダンスは、出力端子６に接続された負荷とインピーダンス可変部４との並列インピーダンスである。この時の直流電流の流れを図７に太い実線で示す。図７に示すように、直流電流の一部は、ＦＥＴスイッチ４０のドレイン−ソース間に漏洩する。整流部１から見た出力側の回路の直流インピーダンスは、図６に示す場合より低くなる。整流部１から見た出力側の回路の直流インピーダンスが低くなると、電圧Ｖｄｃは下がり、整流素子１１に印加される高周波電圧振幅は小さくなる。
【００２４】
ＦＥＴスイッチ４０のドレイン−ソース間が導通すると、電圧Ｖｄｃは下がる。その結果、電圧Ｖｄｃ≦閾値ＶＦＥＴ＿ｔｈとなると、ＦＥＴスイッチ４０のドレイン−ソース間は非導通となる。ＦＥＴスイッチ４０のドレイン−ソース間が非導通である場合、整流部１から見た出力側の回路の直流インピーダンスは、図７に示す場合より高い。整流部１から見た出力側の回路の直流インピーダンスが高くなると、電圧Ｖｄｃは高くなる。ＦＥＴスイッチ４０のドレイン−ソース間が非導通となって、電圧Ｖｄｃが上がった結果、電圧Ｖｄｃ＞閾値電圧ＶＦＥＴ＿ｔｈとなると、再びドレイン−ソース間が導通する。上述のように、ドレイン−ソース間の導通と非導通が切り替わることで、電圧Ｖｄｃは、閾値電圧ＶＦＥＴ＿ｔｈに収束する。閾値電圧ＶＦＥＴ＿ｔｈは、整流素子１１の逆耐電圧以下の値に設定されるため電圧Ｖｄｃが収束する値は、整流素子１１の逆耐電圧以下である。そのため、整流素子１１に印加される逆方向電圧は、整流素子１１の逆耐電圧以下となる。
【００２５】
以上説明したとおり、本発明の実施の形態１に係る整流器１００は、インピーダンス可変部４を設けることで、整流素子１１に印加される逆方向電圧を、整流素子１１の逆耐電圧以下とすることができる。換言すれば、整流器１００に入力される高周波電力を大きくすることが可能である。
【００２６】
実施の形態２．
整流器が搭載される装置は、レクテナ装置１０に限られない。またレクテナ装置１０の回路構成は、実施の形態１の構成に限定されない。整流器の回路構成は、電圧Ｖｄｃが上がると、整流部１から見た出力側の回路の直流インピーダンスが低くなり、電圧Ｖｄｃが下がると、整流部１から見た出力側の回路の直流インピーダンスが高くなる任意の回路である。回路の一例について、説明する。図８に示す整流器１０１が備えるインピーダンス可変部４は、整流器１００が備えるインピーダンス可変部４の構成に加えて、抵抗４１と抵抗４２とを有する分圧回路さらに備える。
【００２７】
抵抗４１は、一端が整流部１と出力端子６との接続点に接続され、他端がＦＥＴスイッチ４０のゲート端子に接続される。詳細には、抵抗４１の一端は、出力フィルタ３と出力端子６との接続点に接続される。抵抗４２は、一端がＦＥＴスイッチ４０のゲート端子に接続され、他端が接地される。つまり、ＦＥＴスイッチ４０のゲート端子は、抵抗４１を介して出力端子６に接続され、抵抗４１とＦＥＴスイッチ４０のゲート端子との接続点は抵抗４２を介して接地される。ＦＥＴスイッチ４０のゲート電圧Ｖｇｓは、下記（１）式に示すように、電圧Ｖｄｃの抵抗分圧値である。
Ｖｇｓ＝Ｖｄｃ・Ｒ４２／（Ｒ４１＋Ｒ４２）      （１）
【００２８】
整流器１０１において、抵抗４１および抵抗４２の抵抗値を変えることで、ＦＥＴスイッチ４０のゲート−ソース間の電圧Ｖｇｓを変えることができる。ＦＥＴスイッチ４０の閾値電圧ＶＦＥＴ＿ｔｈが同じでも、抵抗４１および抵抗４２の抵抗値が異なれば、インピーダンス可変部４のインピーダンスが開放から短絡に切り替わる際の電圧Ｖｄｃの値は異なる。すなわち、ＦＥＴスイッチ４０の閾値電圧を変えることなく、ＦＥＴスイッチ４０のゲートソース間の導通と非導通が切り替わるタイミングを変えることが可能である。その結果、整流素子１１の逆耐電圧に応じて、ＦＥＴスイッチ４０の閾値電圧を変える必要はなく、種々の整流素子１１に対し、抵抗４１および抵抗４２の抵抗値を変えることで、好適な整流器１００を構成することができる。また、抵抗４１および抵抗４２を出力端子６に接続された負荷に対し十分大きくすることで、抵抗４１および抵抗４２での電力消費を抑制できる。
【００２９】
以上説明したとおり、本発明の実施の形態２に係る整流器１０１は、インピーダンス可変部４を設けることで、整流素子１１に印加される逆方向電圧を、整流素子１１の逆耐電圧以下とすることができる。またＦＥＴスイッチ４０の閾値電圧を変えることなく、ＦＥＴスイッチ４０のゲート−ソース間の導通と非導通が切り替わるタイミングを変えることが可能である。
【００３０】
実施の形態３．
上述したように、整流器は、レクテナ装置１０に限られず任意の装置に搭載可能である。また整流器の回路構成は、実施の形態１，２の例に限られない。図９に示す整流器１０２が備えるインピーダンス可変部４は、整流器１００が備えるインピーダンス可変部４の構成に加え、直流電力の電圧Ｖｄｃに応じた接地電圧または負電圧をスイッチング素子の制御端子に印加するプルダウン回路をさらに有する。詳細には、整流器１０２が備えるインピーダンス可変部４は、実施の形態２に係る整流器１０１が備えるインピーダンス可変部４が有する抵抗４２と、ダイオード４３とをさらに備える。ダイオード４３は、アノードが整流部１と出力端子６との接続点に接続され、カソードは、抵抗４２とＦＥＴスイッチ４０のゲート端子との接続点に接続される。つまり、ＦＥＴスイッチ４０のゲート端子は、ダイオード４３を介して出力端子６に接続され、ダイオード４３とＦＥＴスイッチ４０のゲート端子との接続点は抵抗４２を介して接地される。
【００３１】
整流器１０２の動作について説明する。図１０にダイオード４３の状態と電圧Ｖｄｃとの関係図を示す。整流器１０２のダイオード４３の閾値電圧をＶｄｉ_ｔｈ１とすると、電圧Ｖｄｃ≦閾値電圧Ｖｄｉ_ｔｈ１のとき、ダイオード４３はオフであるため、インピーダンス可変部４のインピーダンスは開放とみなせる値である。電圧Ｖｄｃ＞閾値電圧Ｖｄｉ_ｔｈ１のとき、ダイオード４３はオンとなるため、インピーダンス可変部４のインピーダンスは短絡とみなせる値である。
【００３２】
図１１にＦＥＴスイッチ４０のゲート−ソース間の電圧Ｖｇｓと電圧Ｖｄｃとの関係図を示す。整流器１０２に入力される高周波電力が小さく、電圧Ｖｄｃが低いため、電圧Ｖｄｃ≦閾値電圧Ｖｄｉ_ｔｈ１の場合、ダイオード４３はオフである。そのため、ＦＥＴスイッチ４０のゲート−ソース間の電圧Ｖｇｓは、抵抗４２によりプルダウンされ、０Ｖである。このとき、ＦＥＴスイッチ４０のドレイン−ソース間は非導通となるため、直流電流は、ドレイン−ソース間に漏洩せず、インピーダンス可変部４が設けられていない場合と同等のＲＦ−ＤＣ変換効率が得られる。実施の形態２に係る整流器１０１では、ドレイン−ソース間が非導通であっても、ゲート−ソース間には正の電圧が印加されるのに対し、実施の形態３に係る整流器１０２では、電圧Ｖｄｃ≦閾値電圧Ｖｄｉ＿ｔｈ１の範囲で、ゲート−ソース間の電圧Ｖｇｓ＝０である。そのため、実施の形態２に係る整流器１０２よりも、ドレイン−ソース間への直流電流の漏れが抑制され、ＲＦ−ＤＣ変換効率の低下が抑制される。
【００３３】
整流器１０２に入力される高周波電力が大きく、電圧Ｖｄｃが高いため、電圧Ｖｄｃ＞閾値電圧Ｖｄｉ＿ｔｈ１の場合、ダイオード４３はオンである。そのため、ＦＥＴスイッチ４０のゲート端子にはＶｄｃ−Ｖｄｉ_ｔｈ１が印加される。ＦＥＴスイッチ４０のゲート‐ソース間電圧ＶｇｓがＦＥＴスイッチ４０の閾値電圧ＶＦＥＴ_ｔｈ以下の場合、すなわち、Ｖｄｃ−Ｖｄｉ_ｔｈ１≦ＶＦＥＴ_ｔｈのとき、ＦＥＴスイッチ４０のドレイン−ソース間は非導通であるため、直流電流は、ドレイン−ソース間に漏洩せず、インピーダンス可変部４が設けられていない場合と同等の整流器１００のＲＦ−ＤＣ変換効率が得られる。
【００３４】
ＦＥＴスイッチ４０のゲート−ソース間電圧ＶｇｓがＦＥＴスイッチ４０の閾値電圧ＶＦＥＴ＿ｔｈより大きい場合、すなわち、Ｖｄｃ−Ｖｄｉ＿ｔｈ１＞ＶＦＥＴ＿ｔｈのとき、ＦＥＴスイッチ４０のドレイン−ソース間は導通する。この場合に、整流素子１１から見た出力側の回路の直流インピーダンスは出力端子６に接続された負荷とＦＥＴスイッチ４０のドレイン−ソース間インピーダンスとの並列インピーダンスである。ＦＥＴスイッチ４０のドレイン−ソース間のインピーダンスは、１０Ω未満の値である。整流部１から見た出力側の回路の直流インピーダンスが低くなると、電圧Ｖｄｃと、整流素子１１に印加される高周波電圧振幅は小さくなる。実施の形態１と同様に、ドレイン−ソース間の導通と非導通が切り替わることで、電圧Ｖｄｃは、ＶＦＥＴ＿ｔｈ＋Ｖｄｉ＿ｔｈ１に収束する。ＶＦＥＴ＿ｔｈ＋Ｖｄｉ＿ｔｈ１が整流素子１１の逆耐電圧以下の値となるように、ＶＦＥＴ＿ｔｈおよびＶｄｉ＿ｔｈ１が定められる。
【００３５】
図１２に示すように、整流器１０２は、ダイオード４３の代わりに、直列に接続された少なくとも１つのダイオード４３１を備えてもよい。直列に接続された少なくとも１つのダイオード４３１の順方向は、整流部１と出力端子６との接続点に接続された一端から、ＦＥＴスイッチ４０のゲート端子に接続された他端に向かう方向である。ダイオード４３１の閾値電圧の合計が、図１１のダイオード４３の閾値電圧Ｖｄｉ_ｔｈ１に相当する。したがって、ダイオード４３１の個数を変えることで、閾値電圧Ｖｄｉ＿ｔｈ１を変えることが可能である。
【００３６】
以上説明したとおり、本実施の形態３に係る整流器１０２によれば、インピーダンス可変部４を設けることで、整流素子１１に印加される逆方向電圧を、整流素子１１の逆耐電圧以下とすることができる。また、電圧Ｖｄｃ≦閾値電圧Ｖｄｉ＿ｔｈ１の範囲で、ゲート−ソース間電圧Ｖｇｓ＝０であるため、整流器１０２のＲＦ−ＤＣ変換効率の低下が抑制される。
【００３７】
実施の形態４．
上述したように、整流器は、レクテナ装置１０に限られず任意の装置に搭載可能である。また整流器の回路構成は、実施の形態１−３の例に限られない。プルダウン回路は、インピーダンス可変部４が有するスイッチング素子の制御端子に、電圧Ｖｄｃに応じた接地電圧または負電圧を印加する任意の回路である。図１３に示す実施の形態４に係る整流器１０３が備えるインピーダンス可変部４は、図９に示す整流器１０２が備えるインピーダンス可変部４の構成に加えて、抵抗４４と、抵抗４５とをさらに備える。抵抗４２，４４，４５とダイオード４３とでプルダウン回路を構成する。
【００３８】
抵抗４４の一端は、出力フィルタ３と出力端子６との接続点に接続される。抵抗４４の他端はＦＥＴスイッチ４０のソース端子に接続される。つまり、ソース端子は抵抗４４を介して出力端子６に接続されるため、抵抗４４はＦＥＴスイッチ４０のドレイン端子とソース端子との間に並列に接続される。抵抗４５の一端は接地され、他端はＦＥＴスイッチ４０のソース端子に接続される。つまり、抵抗４４とＦＥＴスイッチ４０のソース端子との接点は、抵抗４５を介して接地される。
【００３９】
整流器１０３の動作について説明する。図１４にＦＥＴスイッチ４０のゲート−ソース間電圧Ｖｇｓと電圧Ｖｄｃとの関係図を示す。図１４のＶｄｉ_ｔｈ２が整流器１０３のダイオード４３の閾値電圧である。整流器１０３において、電圧Ｖｄｃ≦Ｖｄｉ_ｔｈ２・｛（Ｒ４４＋Ｒ４５）／Ｒ４４｝の範囲では、ＦＥＴスイッチ４０のゲート−ソース間電圧Ｖｇｓは負の値である。なお上記式において、Ｒ４４は、抵抗４４の抵抗値を示し、Ｒ４５は、抵抗４５の抵抗値を示す。
【００４０】
整流器１０３のダイオード４３の閾値電圧をＶｄｉ＿ｔｈ２とすると、電圧Ｖｄｃ≦閾値電圧Ｖｄｉ＿ｔｈ２のとき、ダイオード４３はオフである。このとき、ＦＥＴスイッチ４０のゲート−ソース間電圧Ｖｇｓは、Ｖｇｓ＝−Ｖｄｃ・Ｒ４５／（Ｒ４４＋Ｒ４５）、すなわち負の値である。ＦＥＴスイッチ４０のドレイン−ソース間は非導通となるため、直流電力はドレイン−ソース間に漏洩せず、インピーダンス可変部４が設けられていない場合と同等の整流器１００のＲＦ−ＤＣ変換効率が得られる。
【００４１】
電圧Ｖｄｃ＞閾値電圧Ｖｄｉ＿ｔｈ２のとき、ダイオード４３はオンである。このとき、ＦＥＴスイッチ４０のゲート−ソース間電圧、Ｖｇｓ＝｛Ｖｄｃ・Ｒ４４／（Ｒ４４＋Ｒ４５）｝−Ｖｄｉ_ｔｈ２である。ＦＥＴスイッチ４０のゲート−ソース間電圧ＶｇｓがＦＥＴスイッチ４０の閾値電圧ＶＦＥＴ_ｔｈ以下である場合、つまり｛Ｖｄｃ・Ｒ４４／（Ｒ４４＋Ｒ４５）｝−Ｖｄｉ_ｔｈ２≦ＶＦＥＴ_ｔｈのとき、ＦＥＴスイッチ４０のドレイン−ソース間は非導通となる。そのため、直流電流はドレイン−ソース間に漏洩せず、インピーダンス可変部４が設けられていない場合と同等のＲＦ−ＤＣ変換効率が得られる。
【００４２】
ＦＥＴスイッチ４０のゲート−ソース間電圧ＶｇｓがＦＥＴスイッチ４０の閾値電圧ＶＦＥＴ＿ｔｈより大きい場合、すなわち、｛Ｖｄｃ・Ｒ４４／（Ｒ４４＋Ｒ４５）｝−Ｖｄｉ_ｔｈ２＞ＶＦＥＴ_ｔｈのとき、ＦＥＴスイッチ４０のドレイン−ソース間は導通する。この場合に、整流素子１１から見た出力側の回路の直流インピーダンスは出力端子６に接続された負荷とＦＥＴスイッチ４０のドレイン−ソース間インピーダンスとの並列インピーダンスである。整流部１から見た出力側の回路の直流インピーダンスが低くなると、電圧Ｖｄｃと、整流素子１１に印加される高周波電圧振幅は小さくなる。実施の形態１−３と同様に、ドレイン−ソース間の導通と非導通とが切り替わることで、電圧Ｖｄｃは（Ｖｄｉ_ｔｈ２＋ＶＦＥＴ_ｔｈ）・（Ｒ４４＋Ｒ４５）／Ｒ４４に収束する。（Ｖｄｉ_ｔｈ２＋ＶＦＥＴ_ｔｈ）・（Ｒ４４＋Ｒ４５）／Ｒ４４が、整流素子１１の逆耐電圧以下となるように、Ｖｄｉ_ｔｈ２、ＶＦＥＴ_ｔｈ、Ｒ４４、Ｒ４５の値が定められる。
【００４３】
図１５に示すように、整流器１０３は、ダイオード４３の代わりに、直列に接続された少なくとも１つのダイオード４３１を備えてもよい。直列に接続された少なくとも１つのダイオード４３１の順方向は、出力フィルタ３と出力端子６との接続点に接続された一端から、ＦＥＴスイッチ４０のゲート端子に接続された他端に向かう方向である。ダイオード４３１の閾値電圧の合計が、図１３のダイオード４３の閾値電圧Ｖｄｉ＿ｔｈ２に相当する。したがって、ダイオード４３１の個数を変えることで、閾値電圧Ｖｄｉ＿ｔｈ２を変えることが可能である。
【００４４】
以上説明したとおり、本実施の形態４に係る整流器１０３によれば、インピーダンス可変部４を設けることで、整流素子１１に印加される逆方向電圧を、整流素子１１の逆耐電圧以下とすることができる。また、電圧Ｖｄｃ≦Ｖｄｉ_ｔｈ２・｛（Ｒ４４＋Ｒ４５）／Ｒ４４｝の範囲では、ＦＥＴスイッチ４０のゲート−ソース間の電圧Ｖｇｓは負電圧であるため、整流器１０３のＲＦ−ＤＣ変換効率の低下が抑制される。
【００４５】
実施の形態５．
上述したように、整流器は、レクテナ装置１０に限られず任意の装置に搭載可能である。また整流器の回路構成は、実施の形態１−４の例に限られない。プルダウン回路は、インピーダンス可変部４が有するスイッチング素子の制御端子に、電圧Ｖｄｃに応じた接地電圧または負電圧を印加する任意の回路である。図１６に示す実施の形態５に係る整流器１０４が備えるインピーダンス可変部４は、図１５に示す整流器１０３が備えるインピーダンス可変部４が有する抵抗４５に代えて、ダイオード４６を備える。ダイオード４６のカソードは接地され、アノードはＦＥＴスイッチ４０のソース端子に接続される。つまり、ソース端子が抵抗４４を介して出力端子６に接続され、抵抗４４とＦＥＴスイッチ４０のソース端子との接続点はダイオード４６を介して接地される。
【００４６】
整流器１０４の動作について説明する。整流器１０４のダイオード４６の閾値電圧をＶｄｉ_ｔｈ３とする。なおダイオード４６の閾値電圧Ｖｄｉ_ｔｈ３はダイオード４３の閾値電圧Ｖｄｉ_ｔｈ２より低いものとする。すなわち、Ｖｄｉ_ｔｈ３＜Ｖｄｉ_ｔｈ２が成り立つ。電圧Ｖｄｃ≦閾値電圧Ｖｄｉ_ｔｈ３のとき、ダイオード４６はオフであり、インピーダンス可変部４の直流インピーダンスは開放とみなせる値である。電圧Ｖｄｃ≧閾値電圧Ｖｄｉ_ｔｈ３の場合、ダイオード４６はオンであり、インピーダンス可変部４の直流インピーダンスは短絡とみなせる値である。
【００４７】
整流器１０４のＦＥＴスイッチ４０のゲート−ソース間電圧Ｖｇｓは、ダイオード４６及びダイオード４３がオフのときＶｄｃ≦Ｖｄｉ_ｔｈ３、Ｖｇｓ＝−Ｖｄｃと負の値となる。ダイオード４６がオン、かつダイオード４３がオフのとき、すなわち、Ｖｄｉ_ｔｈ３＜Ｖｄｃ＜Ｖｄｉ_ｔｈ２が成り立つ場合、ゲート−ソース間の電圧Ｖｇｓ＝−Ｖｄｉ_ｔｈ３と負の値となる。ダイオード４６及びダイオード４３がオンのとき、すなわち、Ｖｄｃ≧Ｖｄｉ_ｔｈ２が成り立つ場合、ゲート−ソース間電圧Ｖｇｓ＝Ｖｄｃ−（Ｖｄｉ_ｔｈ２＋Ｖｄｉ_ｔｈ３）となる。
【００４８】
整流器１０４は、整流器１０３と同様、電圧Ｖｄｃ＜ゲート−ソース間の電圧Ｖｄｉ_ｔｈ２の範囲においてＦＥＴスイッチ４０のゲート−ソース間電圧Ｖｇｓが負の値であるため、ドレイン−ソース間への直流電流の漏れ量をさらに低減することができ、ＲＦ−ＤＣ変換効率の低下を低減することが可能である。
【００４９】
さらに、電圧Ｖｄｃ≦閾値電圧Ｖｄｉ_ｔｈ３の範囲では、整流器１０４におけるＦＥＴスイッチ４０のゲート−ソース間電圧Ｖｇｓ＝−Ｖｄｃであり、整流器１０３のゲート−ソース間電圧Ｖｇｓ＝−Ｖｄｃ・Ｒ４５／（Ｒ４４＋Ｒ４５）よりも低い。その結果、整流器１０３よりも、ドレイン−ソース間への直流電流の漏れ量をさらに低減することができ、ＲＦ−ＤＣ変換効率の低下を低減することが可能である。
【００５０】
図１７に示すように、整流器１０４は、ダイオード４３の代わりに、直列に接続された少なくとも１つのダイオード４３１を備えてもよい。直列に接続された少なくとも１つのダイオード４３１の順方向は、出力フィルタ３と出力端子６との接続点に接続された一端から、ＦＥＴスイッチ４０のゲート端子に接続された他端に向かう方向である。ダイオード４３１の閾値電圧の合計が、図１６のダイオード４３の閾値電圧Ｖｄｉ＿ｔｈ２に相当する。したがって、ダイオード４３１の個数を変えることで、閾値電圧Ｖｄｉ＿ｔｈ２を変えることが可能である。また、整流器１０４は、ダイオード４６の代わりに、直列に接続された少なくとも１つのダイオード４６１を備えてもよい。直列に接続された少なくとも１つのダイオード４６１の順方向は、ＦＥＴスイッチ４０のソース端子に接続された一端から、接地された他端に向かう方向である。ダイオード４６１の閾値電圧の合計が、図１６のダイオード４６の閾値電圧Ｖｄｉ＿ｔｈ３に相当する。したがって、ダイオード４６１の個数を変えることで、閾値電圧Ｖｄｉ＿ｔｈ２を変えることが可能である。
【００５１】
以上説明したとおり、本実施の形態５に係る整流器１０４によれば、インピーダンス可変部４を設けることで、整流素子１１に印加される逆方向電圧を、整流素子１１の逆耐電圧以下とすることができる。また、電圧Ｖｄｃ≦閾値電圧Ｖｄｉ_ｔｈ３の範囲では、整流器１０４におけるＦＥＴスイッチ４０のゲート−ソース間の電圧Ｖｇｓ＝−Ｖｄｃであるため、整流器１０４のＲＦ−ＤＣ変換効率の低下が抑制される。
【００５２】
実施の形態６．
上述したように、整流器は、レクテナ装置１０に限られず任意の装置に搭載可能である。また整流器の回路構成は、実施の形態１−５の例に限られない。図１８に示す実施の形態６に係る整流器１０５が備えるインピーダンス可変部４は、ダイオード４７を有する。ダイオード４７は、直流電力の極性に応じた向きに設けられる。整流器１０５では、直流電力の電圧は正電圧であるため、ダイオード４７のアノードは出力フィルタ３と出力端子６との接続点に接続され、カソードは接地される。
【００５３】
整流器１０５の動作について説明する。整流器１０５のダイオード４７の閾値電圧をＶｄｉ_ｔｈ４とすると、電圧Ｖｄｃ≦閾値電圧Ｖｄｉ_ｔｈ４の場合、ダイオード４７はオフであり、インピーダンス可変部４の直流インピーダンスは開放とみなせる値である。この場合、直流電流は、インピーダンス可変部４に漏洩せず、インピーダンス可変部４が設けられていない場合と同等のＲＦ−ＤＣ変換効率が得られる。電圧Ｖｄｃ≧閾値電圧Ｖｄｉ_ｔｈ４の場合、ダイオード４７はオンであり、インピーダンス可変部４の直流インピーダンスは、短絡とみなせる値、例えば、１０Ω未満の値である。このとき、直流電流の一部は、インピーダンス可変部４に漏洩する。整流部１から見た出力側の回路の直流インピーダンスは、ダイオード４７がオフの場合より、低くなる。整流部１から見た出力側の回路の直流インピーダンスが低くなると、電圧Ｖｄｃが低くなり、整流素子１１に印加される高周波電圧振幅は小さくなる。
【００５４】
ダイオード４７がオンになると、電圧Ｖｄｃは下がる。その結果、電圧Ｖｄｃ≦閾値電圧Ｖｄｉ＿ｔｈ４となると、ダイオード４７はオフとなる。ダイオード４７がオフとなると、整流部１から見た出力側の回路の直流インピーダンスは、ダイオード４７がオンである場合より高くなり、電圧Ｖｄｃが高くなる。電圧Ｖｄｃが高くなって、電圧Ｖｄｃ＞閾値電圧Ｖｄｉ＿ｔｈ４となると、上述のようにダイオード４７がオンとなる。ダイオード４７がオンとオフを繰り返すことで、電圧Ｖｄｃは、閾値電圧Ｖｄｉ＿ｔｈ４に収束する。閾値電圧Ｖｄｉ＿ｔｈ４は、整流素子１１の逆耐電圧以下の値となるように定められる。その結果、整流素子１１に印加される逆方向電圧は、整流素子１１の逆耐電圧以下となる。
【００５５】
図１９に示すように、整流器１０５は、ダイオード４７の代わりに、直列に接続された少なくとも１つのダイオード４７１を備えてもよい。直列に接続された少なくとも１つのダイオード４７１の順方向は、出力フィルタ３と出力端子６との接続点に接続された一端から、接地された他端に向かう方向である。ダイオード４７１の閾値電圧の合計が、図１８の閾値電圧Ｖｄｉ＿ｔｈ４に相当する。したがって、ダイオード４７１の個数を変えることで、閾値電圧Ｖｄｉ＿ｔｈ３を変えることが可能である。
【００５６】
図２０に示す整流器１０６においては、整流部１が出力する直流電圧の極性が、整流器１０５と異なる。整流部１は、ダイオードである整流素子１２を有する。整流素子１２は、整流部１が負の直流電圧を出力する向きに配置される。すなわち、整流素子１２のアノードは、入力フィルタ２の出力端および出力フィルタ３の入力端に接続され、整流素子１２のカソードは接地される。インピーダンス可変部４は、ダイオード４８を有する。ダイオード４８のアノードは接地され、カソードは整流部１と出力端子６との接続点に接続される。詳細には、ダイオード４８のカソードは、出力フィルタ３と出力端子６との接続点に接続される。
【００５７】
整流器１０６の動作について説明する。整流器１０６に高周波電力が入力されると、整流器１０６は、出力端子から負電圧である電圧Ｖｄｃを出力する。高周波電力が高いほど、負電圧である電圧の絶対値｜Ｖｄｃ｜が大きくなる。
【００５８】
電圧Ｖｄｃの絶対値がダイオード４８の閾値電圧以下である場合、ダイオード４８はオフであるため、インピーダンス可変部４のインピーダンスは開放とみなせる値である。電圧Ｖｄｃの絶対値がダイオード４８の閾値電圧より大きい場合、ダイオード４８はオンであるため、インピーダンス可変部４のインピーダンスは短絡とみなせる値、例えば、１０Ω未満の値である。整流器１０５と同様に、ダイオード４８がオンとオフを繰り返すことで、電圧Ｖｄｃの絶対値は、ダイオード４８の閾値電圧に収束する。ダイオード４８の閾値電圧は、整流素子１１の逆耐電圧以下となるように定められる。その結果、整流素子１１に印加される逆方向電圧は、整流素子１１の逆耐電圧以下となる。
【００５９】
図２１に示すように、整流器１０６は、ダイオード４８の代わりに、直列に接続された少なくとも１つのダイオード４８１を備えてもよい。直列に接続された少なくとも１つのダイオード４８１の順方向は、出力フィルタ３と出力端子６との接続点に接続された一端に、接地された他端から向かう方向である。ダイオード４８１の閾値電圧の合計が、図２０のダイオード４８の閾値電圧Ｖｄｉ＿ｔｈ４に相当する。したがって、ダイオード４８１の個数を変えることで、閾値電圧Ｖｄｉ＿ｔｈ４を変えることが可能である。
【００６０】
以上説明したとおり、本実施の形態６に係る整流器１０５，１０６によれば、インピーダンス可変部４を設けることで、整流素子１１に印加される逆方向電圧を、整流素子１１の逆耐電圧以下とすることができる。
【００６１】
実施の形態７．
上述したように、整流器は、レクテナ装置１０に限られず任意の装置に搭載可能である。また整流器の回路構成は、実施の形態１−６に限られない。図２２に示す実施の形態７に係る整流器１０７が備えるインピーダンス可変部４は、抵抗値が温度に対して負の相関を有して変化する回路素子の一例であるサーミスタ４９を備える。
【００６２】
図２３にサーミスタ４９の抵抗値と温度との関係図を示す。サーミスタ４９は温度の上昇に対して抵抗値が低下する特性を有する素子である。つまり、整流器１０７が出力する電圧Ｖｄｃの増大に応じて電流が大きくなると、その電流によって生じる温度上昇によってサーミスタ４９の抵抗値が減少する。
【００６３】
整流器１０７の動作について説明する。整流器１０７に入力される高周波電力が十分に低いときには電圧Ｖｄｃと電流は低く、温度が低くなる。そのため、サーミスタ４９のインピーダンスは開放とみなせる値である。これにより、整流素子１１から見た出力側の回路のインピーダンスは、出力端子６に接続された負荷である。直流電流はサーミスタ４９に漏洩しないため、インピーダンス可変部４が設けられていない場合と同等のＲＦ−ＤＣ変換効率が得られる。
【００６４】
整流器１０７に入力される高周波電力が大きくなるにつれて、電圧Ｖｄｃが高くなり、電圧Ｖｄｃの上昇に伴って電流が増大する。電流の増大によって生じる温度上昇に伴ってサーミスタ４９の抵抗値が減少する。整流部１から見た出力側の回路のインピーダンスは出力端子６に接続された負荷とサーミスタ４９の抵抗値との並列インピーダンスとなる。つまり、高周波電力が低い場合と比較して、整流部１から見た出力側の回路のインピーダンスは低くなる。整流部１から見た出力側の回路のインピーダンスが低くなると、電圧Ｖｄｃと、整流素子１１に印加される高周波電圧振幅は小さくなる。そのため、入力される高周波電力が大きくなっても、整流素子１１に印加される逆方向電圧を抑圧することができる。
【００６５】
以上説明したとおり、本実施の形態７に係る整流器１０７によれば、インピーダンス可変部４を設けることで、整流素子１１に印加される逆方向電圧を、整流素子１１の逆耐電圧以下とすることができる。
【００６６】
本発明は、上述の実施の形態に限られない。入力フィルタ２および出力フィルタ３はさらに、線路長が偶数次高調波の１／４波長であるオープンスタブおよび線路長が奇数次高調波の１／４波長であるオープンスタブの少なくともいずれかを備えてもよい。
【００６７】
インピーダンス可変部４が有するスイッチング素子は、ＦＥＴスイッチ４０に限られず、制御端子に印加される制御信号に応じて電路の導通と非導通を切り替える任意のスイッチング素子であり、例えばバイポーラトランジスタでもよい。上述の実施の形態では、ＦＥＴスイッチ４０は、ＶＦＥＴ＿ｔｈにおいて瞬時的にＦＥＴスイッチ４０のドレイン−ソース間の導通と非導通とが切り替わるが、電圧に対するインピーダンスの変化量の傾きが緩やかなスイッチング素子を用いてもよい。この場合、過渡応答での電圧および電流のオーバーシュートが抑制される。
【００６８】
実施の形態２に係る整流器１０１が有する分圧回路の分圧比は任意に定めることができる。また分圧回路は、抵抗分割、容量分割等の任意の方法で分圧を行う。
【００６９】
本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施の形態及び変形が可能とされるものである。また、上述した実施の形態は、この発明を説明するためのものであり、本発明の範囲を限定するものではない。すなわち、本発明の範囲は、実施の形態ではなく、特許請求の範囲によって示される。そして、特許請求の範囲内及びそれと同等の発明の意義の範囲内で施される様々な変形が、この発明の範囲内とみなされる。
【００７０】
本出願は、２０１７年１１月１５日に出願された、日本国特許出願特願２０１７−２１９９５０号に基づく。本明細書中に日本国特許出願特願２０１７−２１９９５０号の明細書、特許請求の範囲、図面全体を参照として取り込むものとする。
【符号の説明】
【００７１】
１  整流部、２  入力フィルタ、３  出力フィルタ、４  インピーダンス可変部、５  入力端子、６  出力端子、７  アンテナ、１０  レクテナ装置、１１，１２  整流素子、２１  伝送線路、２２  オープンスタブ、２３  オープンスタブ、２４  直流ブロック用容量素子、３１  伝送線路、３２  オープンスタブ、３３  オープンスタブ、３４  平滑化容量素子、４０  ＦＥＴスイッチ、４１，４２，４４，４５  抵抗、４３，４６，４７，４８，４３１，４６１，４７１，４８１  ダイオード、４９  サーミスタ、１００、１０１，１０２，１０３，１０４，１０５，１０６，１０７  整流器。
【要約】
整流器（１００）は、入力端子（５）から入力された高周波電力を直流電力に変換して出力端子（６）から出力する。整流器（１００）は、高周波電力を直流電力に変換する整流部（１）と、一端が整流部（１）と出力端子（６）との接続点に接続され他端に基準電圧が印加され、インピーダンスが、直流電力の電圧の絶対値に対し負の相関を有して変化するインピーダンス可変部（４）とを備える。直流電力の電圧の絶対値が、整流部（１）が有する整流素子の逆耐電圧以下の予め定められた値より大きい場合は整流部（１）から見たインピーダンス可変部（４）のインピーダンスは、短絡とみなせる値である。【図１】
0006532635.tif 000002
【図２】
0006532635.tif 000003
【図３】
0006532635.tif 000004
【図４】
0006532635.tif 000005
【図５】
0006532635.tif 000006
【図６】
0006532635.tif 000007
【図７】
0006532635.tif 000008
【図８】
0006532635.tif 000009
【図９】
0006532635.tif 000010
【図１０】
0006532635.tif 000011
【図１１】
0006532635.tif 000012
【図１２】
0006532635.tif 000013
【図１３】
0006532635.tif 000014
【図１４】
0006532635.tif 000015
【図１５】
0006532635.tif 000016
【図１６】
0006532635.tif 000017
【図１７】
0006532635.tif 000018
【図１８】
0006532635.tif 000019
【図１９】
0006532635.tif 000020
【図２０】
0006532635.tif 000021
【図２１】
0006532635.tif 000022
【図２２】
0006532635.tif 000023
【図２３】
0006532635.tif 000024