(57)【特許請求の範囲】
【請求項１】
複数個の低温ポリシリコン薄膜トランジスタと、
底層透明導電層と、
前記底層透明導電層上に形成された保護層と、
前記保護層上に形成された上層透明導電層と、からなるＬＴＰＳアレイ基板であって、
前記各低温ポリシリコン薄膜トランジスタは、
基板と、
前記基板上に形成され、第一方向に延在し、かつ、前記第一方向に直交する第二方向に所定幅Ｈを有するようにパターン化された遮光層と、
前記基板および前記遮光層上に形成されたバッファ層と、
前記バッファ層上に形成され、パターン化されたポリシリコン層と、
前記ポリシリコン層および前記バッファ層上に形成されたゲート絶縁層と、
前記ゲート絶縁層上に形成され、前記第一方向に延在する走査線および前記走査線から前記第二方向に延伸する延伸領域であって前記ポリシリコン層に前記ゲート絶縁膜を介して重なることでゲート電極となるようにパターン化された第一金属層と、
前記ゲート絶縁層および前記第一金属層上に形成された絶縁層と、
前記絶縁層上に形成され、前記ゲート絶縁膜を通して前記ポリシリコン層に導通したソース電極および前記第二方向に延在するデータ線としてパターン化された第二金属層と、
前記絶縁層および前記第二金属層上に形成された平坦層と、からなり、
平面視したときに、前記走査線および前記ソース電極は前記遮光層に重なる位置に配設されており、
前記遮光層の前記所定幅Ｈは、前記ソース電極の前記走査線から遠い側の辺と前記走査線との距離Ｓよりも大きく、かつ、
平面視したときに、前記遮光層の前記走査線から遠い側の辺は、前記ソース電極の前記走査線から遠い側の辺と重なり、
前記底層透明導電層は前記平坦層上に形成され、
さらに、
前記底層透明導電層と前記保護層の間には、前記第一方向に延在する第二領域と前記第二方向に延在する第一領域を形成するようにパターン化され、静電容量式タッチセンサー電極となる第三金属層が設けられ、
前記第一領域は前記データ線よりも幅広であって、平面視したときに、前記第一領域が前記データ線の全体を覆うように重なっており、
前記第二領域は、前記走査線とは前記ソース電極を間にして反対側にあり、かつ、
平面視したときに、前記第二領域の前記走査線に近い側の一辺は、前記遮光層に重なっており、かつ、前記第二領域は、前記ポリシリコン層および前記走査線には重なっておらず、
かつ、平面視したときに、前記延伸領域のうちの前記遮光層に重ならない部分が前記第二領域に重なっていて、前記延伸領域の全体は、前記遮光層と前記第二領域とに重なっている
ことを特徴とするＬＴＰＳアレイ基板。
【請求項２】
請求項１に記載のＬＴＰＳアレイ基板において、
前記第二金属層はバイアホールによって前記ポリシリコン層と電気的に接続される
ことを特徴とするＬＴＰＳアレイ基板。
【請求項３】
請求項１に記載のＬＴＰＳアレイ基板において、
前記上層透明導電層は前記保護層に形成されるとともに、バイアホールによって前記ソース電極と電気的に接続される
ことを特徴とするＬＴＰＳアレイ基板。
【請求項４】
請求項１に記載のＬＴＰＳアレイ基板において、
前記ゲート絶縁層は、二酸化ケイ素、窒素ケイ素、および、窒化酸化シリコンのうちの一種から生成される
ことを特徴とするＬＴＰＳアレイ基板。
【請求項５】
請求項１に記載のＬＴＰＳアレイ基板において、
前記第一金属層と前記第二金属層の材料はモリブデンアルミ合金、クロム金属である
ことを特徴とするＬＴＰＳアレイ基板。
【請求項６】
請求項１に記載のＬＴＰＳアレイ基板において、
前記底層透明導電層と前記上層透明導電層は、透明導電の材料によってなる
ことを特徴とするＬＴＰＳアレイ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２０１４年１２月１６日に提出した申請番号２０１４１０７８４８２０．４・発明名称「ＬＴＰＳアレイ基板」の先願優先権を要求し、前記先願の内容は引用の方法で本文中に合併される。
【０００２】
本発明は、ディスプレイ技術領域に関し、特に、ＬＴＰＳアレイ基板に関する。
【背景技術】
【０００３】
低温ポリシリコン（ｌｏｗ  ｔｅｍｐｅｒａｔｕｒｅ  ｐｏｌｙ−ｓｉｌｉｃｏｎ、以下ＬＴＰＳ）薄膜トランジスタ液晶ディスプレイは、従来のアモルファスシリコン薄膜トランジスタ液晶ディスプレイとは異なり、その電子遷移率は２００ｃｍ２／Ｖ−ｓｅｃ以上に達することができ、薄膜トランジスタの面積を減らすことができ、それにより開口率を高めることができ、それと同時にディスプレイの光度を高めるとともに、全体の消費電力を下げることができる。そのほか、より高い電子遷移率によって一部の駆動電路をガラス基板に集めることができ、駆動ＩＣを減らすとともに、液晶ディスプレイのパネルの信頼度を大幅に高めることができ、それによってパネルの製造コストを大幅に下げることができる。そのため、ＬＴＰＳ薄膜トランジスタ液晶ディスプレイは次第に研究で注目を集めるようになっている。ＬＴＰＳ薄膜トランジスタ液晶ディスプレイは、アレイ基板と、その向かい合わせに設けられたカラーフィルム基板とからなる。それと同時に、タッチパネル機能と液晶表示内部ユニットのインセル（Ｉｎ−Ｃｅｌｌ）の静電容量式タッチスクリーンによって、パネルの軽薄化及び室外での可視性を高めるなどの利点を備え、ＬＴＰＳ薄膜トランジスタ液晶ディスプレイは日増しに人気が高まっている。
【０００４】
従来の技術におけるＬＴＰＳのアレイ基板は、スタガ型のＴＦＴ薄膜トランジスタに対して、ガラスに一層の金属ＬＳ（Ｌｉｇｈｔ  Ｓｈｉｅｌｄ）のパターンを形成させることでＴＦＴの溝道を遮り、それと同時に、カラーフィルム基板の一側にブラックマトリックスを設けることで、ゲートラインやデータ線、や薄膜トランジスタユニットのバイアホール等の遮光が必要な構造を遮る。そのため、製作技術が多くなるだけではなく、基板の開口率にも影響を与える。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、ブラックマトリックスを設ける必要がないことでフォトマスク技術の手順を省くことができるとともに、開口率を高めることができるＬＴＰＳアレイ基板提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明によるＬＴＰＳアレイ基板は、複数個の低温ポリシリコン薄膜トランジスタと、底層透明導電層と、底層透明導電層に形成された保護層及び前記保護層に形成された上層透明導電層とからなる。前記各低温ポリシリコン薄膜トランジスタは、基板と、パターン化された遮光層と、バッファ層と、ポリシリコンと、ゲート絶縁層と、第一金属層と、絶縁層と、第二金属層と、平坦層と、からなる。
【０００７】
前記遮光層は、前記基板に形成される。
【０００８】
前記バッファ層は、前記基板と前記パターン化された遮光層に形成される。
【０００９】
前記パターン化されたポリシリコンは、前記バッファ層に形成される。
【００１０】
前記ゲート絶縁層は、前記パターン化されたポリシリコン及び前記バッファ層に形成される。
【００１１】
前記第一金属層は前記ゲート絶縁層に形成される。また、第一金属層がパターン化された後に走査線が形成される。
【００１２】
前記絶縁層は前記パターン化された第一金属層に形成される。
【００１３】
前記第二金属層は前記絶縁層に形成される。また、第二金属層をパターン化した後にはデータ線とソースドレイン電極が形成され、前記ソースドレイン電極と前記走査線は交差して設けられる。
【００１４】
前記平坦層は前記絶縁層とパターン化した後の第二金属層に形成される。また、前記底層透明導電層は前記平坦層に形成され、前記パターン化された遮光層は前記走査線と前記ソースドレイン電極を覆い、前記底層透明導電層と前記保護層の間にはパターン化されたグリッド状を呈する第三金属層が形成され、前記パターン化された第三金属層は、第一領域と、第一領域に交差して設けられた第二領域を備え、前記第一領域は前記データ線を覆い、前記第二領域の一部分は、前記遮光層におけるソースドレイン電極に近い一側の位置に重ねて設けられる。
【００１５】
その内、前記パターン化された第三金属層はタッチセンサー電極層である。
【００１６】
その内、前記走査線は延伸して、前記パターン化されたポリシリコンの一部を覆う延伸領域を形成する。
【００１７】
その内、前記第二領域と前記遮光層の一部は重なるように設けられ、それにより前記第二領域と前記遮光層の幅の方向上に遮蔽領域が形成され、前記幅方向とは低温ポリシリコン薄膜トランジスタの走査線からソースドレイン電極に向かって延伸した方向を指す。
【００１８】
その内、前記パターン化された第二金属層はバイアホールによって前記ポリシリコンと電気的に接続される。
【００１９】
その内、前記上層透明導電層は前記保護層に形成されるとともに、バイアホールによって前記ソースドレイン電極と電気的に接続される。
【００２０】
その内、前記ゲート絶縁層は、二酸化ケイ素（ＳｉＯｘ）、窒化ケイ素（ＳｉＮｘ）と窒化酸化シリコン（ＳｉＮｘＯｙ）の内の一種類から生成される。
【００２１】
その内、前記第一金属層と第二金属層の材料はモリブデンアルミ合金、クロム金属などの導電材料である。
【００２２】
その内、前記底層透明導電層と上層透明導電層は透明導電の材料からなる。
【００２３】
その内、前記第三金属層はグリッド状を呈する。
【発明の効果】
【００２４】
本発明のＬＴＰＳアレイ基板はパターン化された後の遮光層の幅を増加し、それによって前記ソースドレイン電極と走査線を遮蔽することができるとともに、タッチセンサー電極層になることができるパターン化された第三金属層の一部と重なり合って設けられることで、低温ポリシリコン薄膜トランジスタから漏れうる光の位置すべてを遮蔽することができると同時に、前記第一領域は前記ソースドレイン電極を遮ることができ、アレイ基板全体の設計においてブラックマトリックスの製造を省くことができ、それによりフォトマスク技術の手順を省き、開口率を上げることができる。
【図面の簡単な説明】
【００２５】
本発明の実施例や従来の技術の技術案をさらに理解するために、以下では、実施例や従来技術の記述に必要な図面について簡単に説明を行う。当然のことながら、以下の図面は本発明の一部の実施例に過ぎず、本分野の一般の技術者は、創造性のある労働をせずとも、これらの図面をもとに、その他の図面を考えだすことができる。
【図１】本発明の好ましい実施例のＬＴＰＳアレイ基板の構造を示した俯瞰図であるとともに、透視図でもあり、異なる断面線は異なる層を示している。
【図２】図１の前記ＬＴＰＳアレイ基板を俯瞰した構造を示した概略図であり、その内、遮光層を取り除いている。
【図３】図１の前記ＬＴＰＳアレイ基板の前記ＩＩＩ−ＩＩＩ方向に沿った断面を示した概略図である。
【図４】図２の前記ＬＴＰＳアレイ基板の前記ＶＩ−ＶＩ方向に沿った断面を示した概略図である。
【発明を実施するための形態】
【００２６】
以下に本発明の実施例における図を用いて、本発明の実施例における技術案について、更に明確で完全な説明を行う。当然、説明した実施例は本発明のわずか一部分の実施例にすぎず、全ての実施例ではない。本発明の実施例に基づいて、本分野の一般的な技術者は創造性労働をしないで得られたその他のすべての実施例は、いずれも本発明の特許請求の保護範囲と見なす。
【００２７】
図１、図２、図３を参照する、本発明のＬＴＰＳアレイ基板は、複数個の低温ポリシリコン薄膜トランジスタ及び底層透明導電層３２と、底層透明導電層３２に形成される保護層３４及び保護層３４に形成される上層透明導電層３６とからなる。本実施例は低温ポリシリコン薄膜トランジスタを例にとって説明を行う。
【００２８】
前記各低温ポリシリコン薄膜トランジスタは、基板１０と、パターン化された遮光層１２と、バッファ層１４と、パターン化されたポリシリコン層１６と、ゲート絶縁層１８と、第一金属層と、絶縁層２４と、第二金属層及び平坦層３０とからなる。前記底層透明導電層３２は前記平坦層３０に形成される。第一金属層をパターン化すると、走査線２２が形成される。前記第二金属層をパターン化すると、データ線２６とソースドレイン電極２８が形成され、前記データ線２６と前記走査線２２は交差して設けられる。前記底層透明導電層３２と前記護層３４の間には、パターン化された第三金属層３８が形成される。
【００２９】
図３、図４を参照する、具体的には以下のようになる。
【００３０】
前記基板１０は通常、透明ガラス板である。
【００３１】
前記基板１０には、前記パターン化された遮光層１２が形成され、その内、パターン化とは、基板１０全体に塗布された遮光層材料による露出エッチングなどの技術で加工してなるものを指す。最終的に形成されパターン化された遮光層１２。前記遮光層１２は、前記薄膜トランジスタの走査線とソースドレイン電極などの遮光場所を遮るのに用いられる。前記遮光層１２の材質は例えば、モリブデンアルミ合金、クロム金属、モリブデンもしくはその他遮光性能と導電性質を同時に持った材質である。
【００３２】
前記基板１０と前記パターン化された遮光層１２には、バッファ層１４が形成される。
【００３３】
前記バッファ層１４には、前記パターン化されたポリシリコン層１６が形成される。その内、パターン化とは、バッファ層１４に塗布されたポリシリコンに対して露出エッチングなどの技術で加工して形成されることを指す。
【００３４】
前記パターン化されたポリシリコン１６と前記バッファ層１４には、前記ゲート絶縁層１８が形成される。前記ゲート絶縁層１８は、二酸化ケイ素（ＳｉＯｘ）、窒化ケイ素（ＳｉＮｘ）と窒化酸化シリコン（ＳｉＮｘＯｙ）の内の一種類から生成される。
【００３５】
前記ゲート絶縁層１８には第一金属層（図示せず）が形成され、第一金属層をパターン化することによって走査線２２が形成され、前記走査線２２は前記遮光層１２に正投影される。
【００３６】
前記絶縁層２４は前記第一金属層に形成される。エッチング方式によって、前記絶縁層２４とゲート絶縁層１８を貫通する第一バイアホール（図示せず）が形成され、前記第一バイアホールは、前記パターン化されたポリシリコン１６の一部が露出する。
【００３７】
図１と図３を参照する、前記絶縁層２４には第二金属層（図示せず）が形成され、前記第二金属層をパターン化することによって、前記データ線２６とソースドレイン電極２８が形成される。前記データ線２６と前記走査線２２は交差するように設けられ、本実施例において、前記走査線２２は水平に設けられ、データ線２６は垂直に設けられる。前記ソースドレイン電極２８は前記遮光層１２に正投影され、前記データ線２６の一部は、前記遮光層１２に正投影される。つまりは、図３の矢印の方向に沿って上に向かってみると、前記パターン化された遮光層１２は前記走査線２２と前記ソースドレイン電極２８を遮るとともに、前記遮光層１２の幅Ｈは、前記データ線２２と前記ソースドレイン電極２８の最も遠い辺の距離Ｓよりもかなり大きい。前記遮光層１２が前記走査線２２と前記ソースドレイン電極２８を遮ることを利用することにより、走査線２２と前記ソースドレイン電極２８はブラックマトリックスを形成して遮光する必要がなくなる。このため、製造工程を省くことができ、薄膜トランジスタの遮光領域のサイズを適切に減らすことができる。
【００３８】
本実施例において、前記第二金属層は、前記絶縁層２４に形成されるとともに、前記第一バイアホールによって前記パターン化されたポリシリコン１６と電気的に接続される。即ち、ソースドレイン電極２８は前記第一バイアホールによって前記パターン化されたポリシリコン１６と電気的に接続される。前記第一金属層と第二金属層の材料はモリブデンアルミ合金、クロム金属などの導電材料である。
【００３９】
前記平坦層３０は、前記絶縁層２４とパターン化された後の第二金属層（データ線２６とソースドレイン電極２８）に形成される。前記平坦層３０の材料は有機膜である。
【００４０】
本実施例において、前記上層透明導電層３６と前記底層透明導電層３２は、それぞれ、画素電極層及びアレイ基板の公共電極層である。前記上層透明導電層３６は前記保護層３４に形成されるとともに、前記底層透明導電層３２と、保護層３４と平坦層３０を貫通する第二バイアホールによって、前記ソースドレイン電極２８と電気的に接続される。前記底層透明導電層３２と上層透明導電層３６は透明導電材料で生成されてなる。
【００４１】
さらには、前記底層透明導電層３２には、パターン化されたグリッド状を呈する第三金属層３８が形成され、前記保護層３４は、前記底層透明導電層３２とパターン化された第三金属層３８と平坦層３０に形成され、前記パターン化された第三金属層３８は、前記底層透明導電層３２と前記保護層３４の間に配置される。
【００４２】
前記パターン化された第三金属層３８はタッチセンサー電極層である。前記パターン化された第三金属層３８はグリッド状を呈するとともに、第一領域３８１と、第一領域３８１と交差して設けられた第二領域３８２とからなる。前記第一領域３８１は前記データ線２６を覆い、前記第二領域３８２の一部分と前記遮光層１２の一側は重ね合わせて設けられ、重ね合わされた領域はソースドレイン電極２８に近い一側に配置される。
【００４３】
具体的には、前記第一領域３８１は縦方向に設けられ、前記第二領域３８２は、第一領域３８１に垂直に、且つ横向きに設けられ、複数個の第一領域３８１及び第一領域３８１はグリッド状を構成する。前記第一領域３８１は前記データ線２６の真上に配置されるとともに、前記第一領域３８１の幅は前記データ線２６の広さよりもわずかに大きく、それにより、データ線２６から出た光の漏れを遮る。前記第二領域３８２の幅はＬとし、前記第二領域３８２の一部分は前記遮光層１２の一側に正投影される。前記第二領域３８２の幅Ｌと遮光層１２の幅Ｈの一部分は重なり合い、前記第二領域３８２と前記遮光層１２は、一部が重なり合うように設けられ、それにより、前記第二領域３８２と前記遮光層１２は幅の方向に、より長い遮蔽領域を形成し、前記遮蔽領域は低温ポリシリコン薄膜トランジスタ及び薄膜トランジスタ以外のその他の場所で生じうる光の漏れを遮蔽することができる。前記幅の方向とは、低温ポリシリコン薄膜トランジスタの走査線２２からソースドレイン電極２８に向かって伸びる方向のことを指す。
【００４４】
本実施例において、前記走査線２２は延伸して、前記パターンされたポリシリコン１６を覆う延伸領域２２１を形成し、前記延伸領域２２１は前記遮光層１２によって遮蔽されるとともに、前記第二領域３８２と前記遮光層１２の重なり合った領域内まで延伸する。
【００４５】
本発明のＬＴＰＳアレイ基板はパターン化された後の遮光層１２の幅を増加し、それにより、パターン化された後の遮光層１２は、走査線２２及び前記ソースドレイン電極２８を遮蔽するとともに、タッチセンサー電極層になることができるパターン化された第三金属層の一部と重なり合って設けられ、低温ポリシリコン薄膜トランジスタ液晶から漏れうる光の位置すべてを遮蔽することができるとともに、前記パターン化された第三金属層２８の第一領域３８１は前記データ線２６を遮るため、アレイ基板の設計においてブラックマトリックスの製造を省くことができ、アレイ基板の遮光領域のサイズを減らし、それによりフォトマスク技術の手順を省き、開口率を上げることができる。
【００４６】
上記の内容は本発明の好ましい実施例の一つにすぎず、当然、これにより本発明の権利範囲を制限されるものではない。本技術領域の一般的な技術者は、上述の実施例のすべてもしくは一部のプロセスを理解して実現することができ、本発明の特許請求に従って行った同様の効果をもつ変更は、いずれも本発明の特許請求の保護範囲とみなす。
【符号の説明】
【００４７】
１０  基板
１２  遮光層
１４  バッファ層
１６  ポリシリコン
１８  ゲート絶縁層
２２  走査線
２４  絶縁層
２６  データ線
２８  ソースドレイン電極
３０  平坦層
３２  底層透明導電層
３４  保護層
３６  上層透明導電層
３８  第三金属層
２２１  延伸領域
３８１  第一領域
３８２  第二領域
【図１】
0006460584.tif 000002
【図２】
0006460584.tif 000003
【図３】
0006460584.tif 000004
【図４】
0006460584.tif 000005