(57)【特許請求の範囲】
【請求項１】
正面と、背面と、両側面とを有し、且つ、圧電セラミック層と、正面整合層と、背面バッキング層と、背面電極を形成する前記背面バッキング層上の金属層とを含む、圧電セラミック素子と、
前記正面整合層を備える前記正面を除く前記圧電セラミック素子の全面に延在する絶縁被膜と、
フレックス回路とを含み、
該フレックス回路の上には、前記圧電セラミック素子が、フレックス回路信号導電体への前記背面バッキング層の電気的な結合及びフレックス回路戻り導電体への前記正面整合層の電気的な結合によって表面実装され、
前記絶縁被膜には、前記背面電極を露出させる窓がある、
単一素子超音波トランスデューサアセンブリ。
【請求項２】
前記背面バッキング層は、前記背面に配置される単一電極を含む、請求項１に記載の単一素子超音波トランスデューサアセンブリ。
【請求項３】
前記正面整合層は、導電性整合層を含む、請求項２に記載の単一素子超音波トランスデューサアセンブリ。
【請求項４】
前記絶縁被膜は、パリレン被膜を含む、請求項１に記載の単一素子超音波トランスデューサアセンブリ。
【請求項５】
前記絶縁被膜は、非導電性エポキシの被膜を含む、請求項１に記載の単一素子超音波トランスデューサアセンブリ。
【請求項６】
前記圧電セラミック素子は、圧電セラミック積層物プレートからダイシングされる複数の圧電セラミック素子のうちの１つである、請求項１に記載の単一素子超音波トランスデューサアセンブリ。
【請求項７】
前記フレックス回路の上に表面実装され、且つ、１つの圧電セラミック素子がエンドファイア単一素子トランスデューサとして位置付けられ且つ他の３つの圧電セラミック素子が径方向にファイアされる単一素子トランスデューサとして位置付けられるように配置される、３つの追加的な圧電セラミック素子を更に含む、請求項１に記載の単一素子超音波トランスデューサアセンブリ。
【請求項８】
３つの追加的なフレックス回路を更に含み、該３つのフレックス回路の上には、３つの追加的な圧電セラミック素子が実装され、実装される圧電セラミック素子を備える前記フレックス回路は、１つがエンドファイア単一素子トランスデューサであるように位置付けられ、他の３つの圧電セラミック素子が径方向にファイアされる単一素子トランスデューサとして位置付けられる、請求項１に記載の単一素子超音波トランスデューサアセンブリ。
【請求項９】
実装される圧電セラミック素子を備える前記フレックス回路は、遠位インサートの上に取り付けられる、請求項８に記載の単一素子超音波トランスデューサアセンブリ。
【請求項１０】
前記フレックス回路及び圧電セラミック素子は、音響窓で更に覆われる、請求項９に記載の単一素子超音波トランスデューサアセンブリ。
【請求項１１】
前記音響窓は、カテーテル先端外被で更に覆われる、請求項１０に記載の単一素子超音波トランスデューサアセンブリ。
【請求項１２】
正面と、背面と、両側面とを有し、且つ、圧電セラミック層と、正面整合層と、背面バッキング層とを含む、圧電セラミック素子と、
該圧電セラミック素子の両側面の上に形成され且つ前記正面から前記背面バッキング層まで延びる絶縁被膜と、
フレックス回路とを含み、
該フレックス回路の上には、前記圧電セラミック素子が、フレックス回路信号導電体への前記背面バッキング層の電気的な結合及びフレックス回路戻り導電体への前記正面整合層の電気的な結合によって表面実装され、
前記フレックス回路の上に表面実装され、且つ、１つの圧電セラミック素子がエンドファイア単一素子トランスデューサとして位置付けられ且つ他の３つの圧電セラミック素子が径方向にファイアされる単一素子トランスデューサとして位置付けられるように配置される、３つの追加的な圧電セラミック素子を更に含む、
単一素子超音波トランスデューサアセンブリ。
【請求項１３】
正面と、背面と、両側面とを有し、且つ、圧電セラミック層と、正面整合層と、背面バッキング層とを含む、圧電セラミック素子と、
該圧電セラミック素子の両側面の上に形成され且つ前記正面から前記背面バッキング層まで延びる絶縁被膜と、
フレックス回路とを含み、
該フレックス回路の上には、前記圧電セラミック素子が、フレックス回路信号導電体への前記背面バッキング層の電気的な結合及びフレックス回路戻り導電体への前記正面整合層の電気的な結合によって表面実装される、
３つの追加的なフレックス回路を更に含み、該３つのフレックス回路の上には、３つの追加的な圧電セラミック素子が実装され、実装される圧電セラミック素子を備える前記フレックス回路は、１つがエンドファイア単一素子トランスデューサであるように位置付けられ、他の３つの圧電セラミック素子が径方向にファイアされる単一素子トランスデューサとして位置付けられる、
単一素子超音波トランスデューサアセンブリ。
【請求項１４】
実装される圧電セラミック素子を備える前記フレックス回路は、遠位インサートの上に取り付けられる、請求項１３に記載の単一素子超音波トランスデューサアセンブリ。
【請求項１５】
前記フレックス回路及び圧電セラミック素子は、音響窓で更に覆われる、請求項１４に記載の単一素子超音波トランスデューサアセンブリ。
【請求項１６】
前記音響窓は、カテーテル先端外被で更に覆われる、請求項１５に記載の単一素子超音波トランスデューサアセンブリ。
【請求項１７】
請求項１、１２又は１３に記載の単一素子超音波トランスデューサアセンブリを含むカテーテル。
【請求項１８】
前記正面整合層の上に金属化電極材料を更に含む、請求項１、１２又は１３に記載の単一素子超音波トランスデューサアセンブリ。
【請求項１９】
前記圧電セラミック素子は、同軸線に接続される、請求項１、１２又は１３に記載の単一素子超音波トランスデューサアセンブリ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は音響トランスデューサ（音響変換器）に関し、具体的には、単一素子の超音波トランスデューサ（超音波変換器）に関する。
【背景技術】
【０００２】
超音波システムのための単一素子トランスデューサは、トランスデューサ素子の放射（正）面から音響超音波エネルギを送信し、且つ／或いは、超音波エネルギを受信して、それを処理のために電気信号に変換する。単一素子トランスデューサを、複数の素子からの超音波の時限送信及び受信によって同時に作動するアレイトランスデューサと区別し得る。従来、単一素子トランスデューサは、その正面及び背面に電極がメッキされた一片の圧電セラミックを創り出すことによって生成されている。ディスク状の素子は、円筒形のハウジング内に配置される。次に、セラミックの正面電極及び背面電極は、手作業で導電体に取り付けられ、導電体はトランスデューサが駆動させられるのを可能にする。次に、音響インピーダンス整合層がディスクの患者面に鋳込まれ、音響バッキングがトランスデューサの背面に鋳込まれて、セラミックの背面から発する望ましくない音響エネルギを吸収する。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
結果として得られるアーキテクチャは造るのに大きな労力を要し、大量生産に適さない。
【課題を解決するための手段】
【０００４】
本発明の原理によれば、単一素子トランスデューサのための低コストの大量生産が、材料及びアセンブリの大量処理によって並びにトランスデューサハウジングの排除によって促進される。発明的なトランスデューサアーキテクチャは、超音波システムへの効率的な終端及び接続のためにフレキシブル回路上の表面実装（表面取付け）に資する機械的形態をもたらす。
【図面の簡単な説明】
【０００５】
【図１ａ】圧電セラミックバルク積層物の大量ダイシングを示す図である。
【図１ｂ】圧電セラミックバルク積層物の大量ダイシングを示す図である。
【図１ｃ】圧電セラミックバルク積層物の大量ダイシングを示す図である。
【図２】パリレン被膜によって絶縁されたバルク積層物からの単一素子を示す図である。
【図３】パリレン被膜によって絶縁されたバルク積層物からの単一素子を示す図である。
【図４】単一素子トランスデューサのエポキシ絶縁を示す図である。
【図５】複数の単一素子トランスデューサが実装されるフレックス回路を示す図である。
【図６】１つの単一素子トランスデューサを実装するフレックス回路を示す図である。
【図７ａ】図６のフレックス回路上に実装されるトランスデューサ素子を示す図である。
【図７ｂ】図６のフレックス回路上に実装されるトランスデューサ素子を示す図である。
【図８】血管内カテーテルのための遠位インサートの周りに包まれる図５のフレックス回路実装トランスデューサを示す図である。
【図９】図８のアセンブリのための音響窓を示す図である。
【図１０】図８のアセンブリ上に実装されるときの図９の音響窓を示す図である。
【図１１】カテーテル先端外被内に封入されるときの図１０のアセンブリを示す図である。
【発明を実施するための形態】
【０００６】
図１ａ−１ｃを先ず参照すると、複数の単一素子トランスデューサを形成するために処理されることになる圧電セラミックバルク積層物１０(piezo  ceramic  bulk  laminate)が示されている。バルク積層物の準備は、単一素子トランスデューサのための所望の厚さまで研磨された圧電セラミックのプレート（板）で開始する。次に、正面電極及び背面電極がセラミックプレートに塗布される。導電性音響整合層がセラミックプレートの１つの面に鋳込まれ、所望のインピーダンス整合のための所要の厚さまで研磨させる。導電性バッキング(conductive  backing)がセラミックプレートの他の側面に鋳込まれ、滑らかな仕上げまで研磨される。典型的なバッキングは、金属粒子が懸濁液中にあるエポキシである。バッキングは、懸濁粒子によるエネルギの散乱によって助けられて、トランスデューサ素子の背面から発する音響エネルギを減衰させる。代替的なアプローチは、整合層及びバッキングの両方を鋳込み、別個の部品として最終的な厚さまで研磨し、次に、それらをセラミックに結合させることである。次に、金属層がバッキングの背面にスパッタリングされて、単一の電極を形成する。次に、そのように形成されるバルク積層物１０は、整合層側を下にして、日東テープ(nitto  tape)、即ち、半導体製造において一般的に用いられている低粘着性接着テープの上に取り付けられる。
【０００７】
次に、日東テープの上に取り付けられるバルク積層物１０は、図１ａ−１ｃに示すように、個別のトランスデューサ素子にダイシング(dicing)される。次に、第１の一連の平行なダイシングカット１２がバルク積層物を通じて行われ、図１ａに示すように、日東テープ内に僅かに延びて、素子の両側を綺麗に切断する。次に、バルク積層物は、図１ｂに示すように、第１の一連の切れ目に対して−６０°に向けられる第２の一連の平行な切れ目１４によってダイシングされる。最後に、第１の一連の切れ目に対して＋６０°に向けられる第３の一連の平行なダイシングカット１６が行われる。結果的に、バルク積層物プレート１０は、図１ｃが例示するように日東テープに依然として接着された、多数の六角形の単一素子トランスデューサにダイシングされる。この実施例の処理は六角形の形状の素子を形成するが、八角形又は正方形の形状の素子をダイシングしてもよく、或いはバルク積層物を芯残し穿孔(core  drilling)することによって丸い素子を切断し得る。他の所望の形状を用いてもよい。
【０００８】
単体化された素子１０’が依然として日東テープ上に取り付けられた状態で、素子の側面は今や電気的に絶縁される。これは様々な技法によって達成されてよい。１つは蒸着によって素子の露出面をパリレン被覆することである。パリレン被膜は、日東テープに接着式に取り付けられることによってマスクされる整合層２２を備える正面表面を除く素子の全ての表面で、絶縁性の高誘電ポリマ被膜２０を形成する。素子の背面にあるパリレン被膜２０はレーザ焼灼されて、各素子の背面電極２８を露出させる、パリレンを通じる窓を創り出す。レーザは、トランスデューサを単体化するために各切口の底でパリレン被膜を切断するためにも用いられる。代替的に、背面電極への後の電気的アクセスを許容するよう、蒸着プロセス中に背面電極をマスクし得る。パリレン被膜２０によって処理される素子が、図２において部分断面で並びに図３において遠近法によって示されている。
【０００９】
素子の側面を絶縁する他の技法は、図４に示すように、単体化される素子の間のダイシング切れ目を非導電性エポキシで溢れさせることである。この例示は、エポキシで満たされた２つの単体化された素子１０’の間のダイシング切れ目１２を示している。背面電極２８が電気的な接続のために露出されたままであるよう、充填が素子１０’の頂部から溢れ出ることは許容されない。以前のように、素子１０’の正面にある整合層２２は、日東テープ３０へのそれらの取付けによってエポキシからマスクされる。エポキシが硬化させられた後、素子は再びダイシングされるが、セラミック積層物をダイシングするのに用いたよりも薄いダイシング鋸でダイシングされる。このダイシングは、図４において破線ａ−ａによって示すようにエポキシの中央で境界付けられる切れ目を用いて、単体化された素子を再び分離し、それは素子１０’の両面に絶縁エポキシ被膜を残す。
【００１０】
単体化された素子は、今や、素子に電気信号を結合する並びに素子からの電気信号を結合するフレックス回路に表面実装（表面取付け）される状態にある。周知であるように、フレックス回路は、フレキシブルな非導電性基板を含み、基板上には、導電性トレース、パッド及び領域が形成される。４つのトランスデューサ素子１０’を実装するフレックス回路４０を図５に示している。この実施例において、薄く陰影の付けられた領域は導電性材料であり、より暗く印影が付けられた領域は導電性材料がない。フレックス回路４０の見える側にある領域の大部分は、取り付けられる素子の導電性の整合層２２に結合されることになる戻し導電体４４(return  conductor)を含む。円形の空隙領域によって戻し導電体から隔離される４つの小さな円形の導電性領域４２は、フレックス回路４０の背面にあるトレースに電気的に結合させられ、そして、素子の信号電極に結合されることになる。フレックス回路４０の信号導電体４２への素子１０’の信号電極２８の電気的な接続は、日東テープ３０から素子１０’を選び取ってそれを電気的な接続性においてフレックス回路４０上の信号導電体４２に結合させることによって行われる。図５は、フレックス回路の中央において信号導電体に結合させられたトランスデューサ素子１０’を示している。結合は小滴の導電性エポキシを用いて或いは非導電性エポキシとの薄い結合によって行われてよい。３つの他の素子１０’は、同様の仕方において他の３つの信号導電体領域４２に結合させられる。
【００１１】
４つの素子の患者に面する整合層２２への信号戻りのための電気的接続は、金属化された電極材料を、各トランスデューサ素子の整合層の露出（頂）面に、そして、素子の以前に絶縁された側面の側面を下って、フレックス回路の周囲の戻り導電体４４の上に、塗布することによって行われる。よって、戻り導電体４４は、フレックス回路上に実装される素子の全てのための共通の電気戻り信号路をもたらす。素子は、信号導電体領域４２への背面電極結合及び素子の全ての上に位置付けられる金属化層の両方によって、フレックス回路上の所定の場所に保持されるように見られる。
【００１２】
図５のフレックス回路は多数のトランスデューサ素子を取り付けるように見られるが、単一のトランスデューサ素子のためのフレックス回路５０を図６に示す。フレックス回路５０は、信号リード導電体５２’に電気的に接続される信号導電体５２と、戻りリード導電体５４’に電気的に接続される戻り導電体５４とを有し、それらの全てはフレキシブルな高誘電基板の上に配置される。以前のように、トランスデューサ素子１０’の信号電極２８は、電気的な接続において信号導電体５２と結合させられ、図７ａ及び７ｂに示すように、金属化層５８が素子の頂部の（患者に面する）側にある導電性整合層２２を覆い且つそれと電気的に連絡し、素子の絶縁された側を下り、フレックス回路の上まで進み、フレックス回路５０の戻り導電体５４と電気的に連絡する。これらの後者の図面は、フレックス回路５０の平面図及び側面図であり、それを用いてトランスデューサ素子１０’が取り付けられ、トランスデューサ素子１０’には同軸線６０が接続される。電気的戻りをもたらす同軸線の編組６４(braid)が、戻りリード導電体５４’に電気的に結合させられ、信号リードである同軸線の中央導電体６２は、フレックス回路５０の信号リード導電体５２’に電気的に結合させられる。
【００１３】
いずれの実装（実施）におけるフレックス回路も、今や、超音波プローブの他のコンポーネント（構成部品）と組み立てられてよい。図８−１１は、超音波カテーテルプローブのためのそのようなアセンブリを例示している。図８は、フレックス回路４０と、カテーテルの先端のための遠位インサート７０と呼ぶフレームの周りに包み込まれ且つそれに結合されるその取り付けられたトランスデューサ素子１０とを示している。フレックス回路がこの図面に示すように包み込まれるとき、１つのトランスデューサ素子は、カテーテルの正に先端でエンドファイア位置(end-fired  position)に配置され、他の３つのトランスデューサ素子は、カテーテル先端の周囲の１２０°毎の径方向送信及び受信のために位置付けられる。フレックス回路の背面と遠位インサートとの間の接着性の結合は、トランスデューサ位置を維持する。図９に示す音響窓８０は、トランスデューサ素子の各々を覆う六角形の凹み８２(depression)を有する。これらの整合表面は、対応するトランスデューサの面に接着式に結合されて、窓を所定の場所に固定し、音響エネルギの送信を促進する。図１０は、音響窓８０がこのサブアセンブリに結合させられた後のフレックス回路及び遠位インサート７０を示している。図１１は、先端外被９０がその上に滑り込まされた後の、図１０のアセンブリを示している。この図面では、径方向に向けられたトランスデューサ素子の１つについての音響窓８０が、先端の側面に見える。組み立てられた音響カテーテル先端は、今や、カテーテルの残部への接続のための準備が出来ている。
【図１ａ】
0006542769.tif 000002
【図１ｂ】
0006542769.tif 000003
【図１ｃ】
0006542769.tif 000004
【図２】
0006542769.tif 000005
【図３】
0006542769.tif 000006
【図４】
0006542769.tif 000007
【図５】
0006542769.tif 000008
【図６】
0006542769.tif 000009
【図７ａ】
0006542769.tif 000010
【図７ｂ】
0006542769.tif 000011
【図８】
0006542769.tif 000012
【図９】
0006542769.tif 000013
【図１０】
0006542769.tif 000014
【図１１】
0006542769.tif 000015