(57)【特許請求の範囲】
【請求項１】
複数のスルーホールを有するコア用の絶縁層の上下面に、少なくとも４層以上の複数のビアホールを有する複数のビルドアップ用の絶縁層が積層されて成り、上面中央部に半導体素子が搭載される四角形状の搭載部を有するとともに下面が外部電気回路基板との接続面である絶縁基板と、前記コア用の絶縁層の上下面および前記ビルドアップ用の絶縁層の表面に被着された配線導体と、前記スルーホール内に被着されており、前記コア用の絶縁層を挟んで上下に位置する配線導体同士を電気的に接続するスルーホール導体と、前記ビアホール内に被着されており、前記ビルドアップ用の絶縁層を挟んで上下に位置する配線導体同士を電気的に接続するビアホール導体と、を具備し、最上層の前記配線導体は、前記搭載部に、信号用の半導体素子接続パッドと接地用の半導体素子接続パッドと電源用の半導体素子接続パッドとを含む多数の半導体素子接続パッドを、前記搭載部の外周辺に沿って互いに隣接して並ぶ外周側列と内周側列とを含む複数の列を有する格子状の並びに有するとともに、前記搭載部から前記絶縁基板の外周部にかけて広がる接地用または電源用の第１のベタ状パターンを有し、前記外周側列に、複数の信号用の半導体素子接続パッドが互いに隣接して配置された第１の半導体素子接続パッド群を有するとともに、前記内周側列に、前記第１のベタ状パターンと一体になった複数の接地用または電源用の第２の半導体素子接続パッド群を前記第１の半導体素子パッド群に隣接して有し、上から２層目の前記配線導体は、一端部が前記第１の半導体素子接続パッド群の前記信号用の半導体素子接続パッドに前記ビアホール導体を介して接続されており、他端部が前記絶縁基板の外周部に向けて、前記第１のベタ状パターンと電気的に接続された第１のスルーホールの手前の位置まで並行して延在する複数の帯状パターンを有するとともに、前記第２の半導体素子接続パッド群に対応する位置および前記第１のスルーホールに対応する位置で前記第１のベタ状パターンに前記ビアホール導体を介して接続されており、前記複数の帯状パターンの周囲を取り囲む接地用または電源用の第２のベタ状パターンを有し、上から３層目の前記配線導体は、前記各帯状パターンの前記他端部に対応した位置に、各々が前記帯状パターンに前記ビアホール導体を介して電気的に接続された複数のランドパターンを有するとともに、前記第２の半導体素子接続パッド群に対応する位置および前記第１のスルーホールに対応する位置で前記第２のベタ状パターンに前記ビアホール導体を介して接続されており、前記複数のランドパターンの周囲を取り囲む接地用または電源用の第３のベタ状パターンを有して成る配線基板であって、前記ランドパターンは、前記第２の半導体素子接続パッド群に対応する位置と前記第１のスルーホールに対応する位置との間を見通す領域の外側に該領域に沿って配置されていることを特徴とする配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子を搭載するための配線基板に関するものである。
【背景技術】
【０００２】
図７に、半導体集積回路素子等の半導体素子Ｓを搭載するために用いられる従来の配線基板４０を示す。配線基板４０は、コア用の絶縁層２１ａの上下面にビルドアップ用の絶縁層２１ｂを複数積層して形成した絶縁基板２１と、この絶縁基板２１の内部および上下面に配設された配線導体２２と、絶縁基板２１の上下面およびその上の配線導体２２上に被着されたソルダーレジスト層２３とを備えている。
【０００３】
配線基板４０の上面中央部には搭載部４０Ａが設けられている。搭載部４０Ａは、半導体素子Ｓを搭載するための四角形状の領域である。搭載部４０Ａには、多数の半導体素子接続パッド２４が二次元的な並びに配列されている。半導体素子接続パッド２４は、絶縁基板２１の上面に被着させた配線導体２２の一部を、ソルダーレジスト層２３に設けた開口部から露出させることにより形成されている。半導体素子接続パッド２４には、半導体素子Ｓの電極Ｔがフリップチップ接続により接続される。
【０００４】
配線基板４０の下面は、外部電気回路基板との接続面となっている。配線基板４０の下面には、その略全領域にわたり多数の外部接続パッド２５が二次元的な並びに配列されている。外部接続パッド２５は、絶縁基板２１の下面に被着させた配線導体２２の一部を、下面側のソルダーレジスト層２３に設けた開口部から露出させることにより形成されている。外部接続パッド２５は、外部電気回路基板の配線導体に例えば半田ボールを介して接続される。
【０００５】
絶縁層２１ａには、多数のスルーホール２６が形成されている。スルーホール２６内にはスルーホール導体２７が被着されている。このスルーホール導体２７を介して絶縁層２１ａの上下面の配線導体２２同士が接続されている。
【０００６】
各絶縁層２１ｂには、それぞれ多数のビアホール２８が形成されている。ビアホール２８内には、ビアホール導体２９が被着されている。このビアホール導体２９を介して絶縁層２１ｂを挟んで上下に位置する配線導体２２同士が接続されている。
【０００７】
半導体素子接続パッド２４および外部接続パッド２５を含む配線導体２２には、信号用と接地用と電源用とがある。信号用の半導体素子接続パッド２４は、その多くが搭載部４０Ａの外周部に配設されている。接地用の半導体素子接続パッド２４および電源用の半導体素子接続パッド２４は、その多くが搭載部４０Ａの中央部に配設されている。これに対応して信号用の外部接続パッド２５は、その多くが絶縁基板２１の下面外周部に配設されている。また、接地用の外部接続パッド２５および電源用の外部接続パッド２５は、絶縁基板２１の下面中央部および外周部に配設されている。
【０００８】
信号用の半導体素子接続パッド２４と信号用の外部接続パッド２５とは、信号用の配線導体２２により互いに接続されている。信号用の配線導体２２は、絶縁層２１ａの上面側に積層された絶縁層２１ｂの表面を搭載部４０Ａに対応する領域から絶縁基板２１の外周部に向けて延びる帯状パターン３０を有している。この帯状パターン３０と信号用の半導体素子接続パッド２４とは、搭載部４０Ａに対応する領域において、ビアホール導体２９を介して接続されている。また、この帯状パターン３０と信号用の外部接続パッド２５とは、絶縁基板２１の外周部において、スルーホール導体２７およびビアホール導体２９を介して接続されている。
【０００９】
接地用の半導体素子接続パッド２４と接地用の外部接続パッド２５とは、接地用の配線導体２２により互いに接続されている。電源用の半導体素子接続パッド２４と電源用の外部接続パッド２５とは、電源用の配線導体２２により互いに接続されている。接地用の配線導体２２および電源用の配線導体２２は、広面積のベタ状パターン３１を有している。ベタ状パターン３１の一部は、信号用の配線導体２２の左右および上下に配置されている。このベタ状パターン３１は、絶縁層２１ａの両側に積層された各絶縁層２１ｂの表面に形成されている。ベタ状パターン３１は、搭載部４０Ａに対応する領域から絶縁基板２１の外周部にかけての広い領域にわたり形成されている。このベタ状パターン３１と接地用または電源用の半導体素子接続パッド２４とは、搭載部４０Ａの直下の領域において、ビアホール導体２９を介して接続されている。また、このベタ状パターン３１と接地用または電源用の外部接続パッド２５とは、絶縁基板２１の中央部から外周部にかけた領域において、スルーホール導体２７およびビアホール導体２９を介して接続されている。
【００１０】
ここで、最上層の配線導体２２の要部平面図を図８に示す。この導体層２２は、信号用の半導体素子接続パッド２４Ｓと接地用または電源用のベタ状パターン３１とを有している。ベタ状パターン３１の一部は、接地用または電源用の半導体素子接続パッド２４Ｇ（Ｐ）を形成している。なお、図６では、搭載部４０Ａに対応する領域を２点鎖線で示している。また、接地用または電源用の半導体素子接続パッド２４Ｇ（Ｐ）を点線の円で示している。さらに、下層の配線導体２２へのビアホール導体２９の接続位置を小さな十字で示している。さらにまた、ベタ状パターン３１に接続されるスルーホール２６の位置を破線の円で示している。
【００１１】
信号用の半導体素子接続パッド２４Ｓは、それぞれが独立した円形である。これらの半導体素子接続パッド２４Ｓは、後述する信号用の帯状パターン３０にビアホール導体２９を介して電気的に接続されている。
【００１２】
ベタ状パターン３１は、搭載部４０Ａに対応する領域から絶縁基板２１の外周部にかけて広がる広面積のパターンである。ベタ状パターン３１には、メッシュ状のガス抜き用の開口部３１ａが複数設けられている。ベタ状パターン３１は、搭載部４０Ａに対応する領域に複数の半導体素子接続パッド２４Ｇ（Ｐ）を一体的に有している。このベタ状パターン３１は、各半導体素子接続パッド２４Ｇ（Ｐ）に対応する位置およびスルーホール２６に対応する位置において下層のベタ状パターン３１に電気的に接続されている。
【００１３】
図９に、上から２層目の配線導体２２を要部平面図で示す。この層の配線導体２２は、信号用の複数の帯状パターン３０と接地用または電源用のベタ状パターン３１とを有している。なお、搭載部４０Ａに対応する領域および下層の配線導体２２へのビアホール導体２９の接続位置およびベタ状パターン３１に接続されるスルーホール２６の位置は図８と同様に示している。また、上層の配線導体２２からのビアホール導体２９の接続位置を小さな黒丸で示している。
【００１４】
信号用の帯状パターン３０は、信号用の半導体素子接続パッド２４Ｓの直下から絶縁基板２１の外周部に向けて、ベタ状パターン３１に接続されるスルーホール２６の手前まで複数が並行して延びている。各帯状パターン３０の搭載部４０Ａ側の端部には、半導体素子接続パッド２４Ｓからのビアホール導体２９が接続されており、スルーホール２６側の端部には、下層の配線導体２２に接続するビアホール導体２９が接続されている。
【００１５】
ベタ状パターン３１は、搭載部４０Ａの直下から絶縁基板２１の外周部にかけて広がる広面積のパターンであり、各信号用の帯状パターン３０の周囲を取り囲んでいる。ベタ状パターン３１には、搭載部４０Ａに対応する領域に半導体素子接続パッド２４Ｇ（Ｐ）からのビアホール導体２９が複数接続されているとともに、スルーホール２６に対応する位置にも上層のベタ状パターン３１からのビアホール導体２９が複数接続されている。
【００１６】
図１０に、上から３番目の配線導体２２を要部平面図で示す。この層の配線導体２２は、信号用のランド３２とベタ状パターン３１とを有している。なお、搭載部４０Ａに対応する領域およびビアホール導体２９の接続位置およびベタ状パターン３１に接続されるスルーホール２６の位置は図８、９と同様に示している。
【００１７】
ランド３２は、それぞれが独立した円形である。これらのランド３２は、各帯状パターン３０のスルーホール２６側端部の直下に配置されている。ランド３２には、帯状パターン３０からのビアホール導体２９が各々接続されている。
【００１８】
ベタ状パターン３１は、搭載部４０Ａの直下から絶縁基板２１の外周部にかけて広がる広面積のパターンであり、各ランド３２の周囲を取り囲んでいる。ベタ状パターン３１には、搭載部４０Ａに対応する領域に上層のベタ状パターン３１からのビアホール導体２９が複数接続されているとともに、スルーホール２６に対応する位置にも上層のベタ状パターン３１からのビアホール導体２９が複数接続されている。
【００１９】
図１１に、上から４番目の配線導体２２を要部平面図で示す。この層の配線導体２２は、信号用の複数の帯状パターン３０と接地用または電源用のベタ状パターン３１と接地用また電源用のランド３３とを有している。なお、搭載部４０Ａに対応する領域およびビアホール導体２９の接続位置およびベタ状パターン３１に接続されるスルーホール２６の位置は図８〜１０と同様に示している。
【００２０】
信号用の帯状パターン３０は、信号用のランド３２の直下から絶縁基板２１の外周部に向けてお互いの間隔が拡がるように延びている。各帯状パターン３０のランド３２側の端部には、ランド３２からのビアホール導体２９が接続されており、絶縁基板２１の外周側の端部は、図示しない信号用のスルーホール導体２７に図示しないビアホール導体２９を介して電気的に接続されている。
【００２１】
ランド３３は、４個の突起部を有する円形である。ランド３３は、スルーホール２６の直上に配置されている。ランド３３には、上層のベタ状パターン３１からのビアホール導体２９が接続されている。
【００２２】
ベタ状パターン３１は、搭載部４０Ａの直下から絶縁基板２１の外周部にかけて広がる広面積のパターンであり、各信号用の帯状パターン３０の周囲およびランド３３の周囲を取り囲んでいる。この層のベタ状パターン３１は、上層のベタ状パターン３０とは異なる電位の接地または電源電位に接続される。
【００２３】
しかしながら、この従来の配線基板４０によると、図１２に示すように、上から３番目の配線導体２２において、信号用のランド３２が搭載部４０Ａと接地用または電源用のスルーホール２６との間を横切るように互いに近接して並んでいるため、ベタ状パターン３１におけるスルーホール２６と搭載部４０Ａとの間の電流経路の電気抵抗値が大きなものとなる。その結果、作動電圧が低くいとともに作動電流が大きな半導体素子Ｓを搭載すると、半導体素子Ｓに対して十分な電源供給ができなくなり、半導体素子Ｓを正常に作動させることができない場合があった。
【先行技術文献】
【特許文献】
【００２４】
【特許文献１】特開２０１１−２４９７３４号公報
【発明の概要】
【発明が解決しようとする課題】
【００２５】
本発明が解決しようとする課題は、搭載する半導体素子に対して十分な電源供給ができ、それにより搭載する半導体素子を正常に作動させることが可能な配線基板を提供することにある。
【課題を解決するための手段】
【００２６】
本発明の配線基板は、複数のスルーホールを有するコア用の絶縁層の上下面に、少なくとも４層以上の複数のビアホールを有する複数のビルドアップ用の絶縁層が積層されて成り、上面中央部に半導体素子が搭載される四角形状の搭載部を有するとともに下面が外部電気回路基板との接続面である絶縁基板と、前記コア用の絶縁層の上下面および前記ビルドアップ用の絶縁層の表面に被着された配線導体と、前記スルーホール内に被着されており、前記コア用の絶縁層を挟んで上下に位置する配線導体同士を電気的に接続するスルーホール導体と、前記ビアホール内に被着されており、前記ビルドアップ用の絶縁層を挟んで上下に位置する配線導体同士を電気的に接続するビアホール導体と、を具備し、最上層の前記配線導体は、前記搭載部に、信号用の半導体素子接続パッドと接地用の半導体素子接続パッドと電源用の半導体素子接続パッドとを含む多数の半導体素子接続パッドを、前記搭載部の外周辺に沿って互いに隣接して並ぶ外周側列と内周側列とを含む複数の列を有する格子状の並びに有するとともに、前記搭載部から前記絶縁基板の外周部にかけて広がる接地用または電源用の第１のベタ状パターンを有し、前記外周側列に、複数の信号用の半導体素子接続パッドが互いに隣接して配置された第１の半導体素子接続パッド群を有するとともに、前記内周側列に、前記第１のベタ状パターンと一体になった複数の接地用または電源用の第２の半導体素子接続パッド群を前記第１の半導体素子パッド群に隣接して有し、上から２層目の前記配線導体は、一端部が前記第１の半導体素子接続パッド群の前記信号用の半導体素子接続パッドに前記ビアホール導体を介して接続されており、他端部が前記絶縁基板の外周部に向けて、前記第１のベタ状パターンと電気的に接続された第１のスルーホールの手前の位置まで並行して延在する複数の帯状パターンを有するとともに、前記第２の半導体素子接続パッド群に対応する位置および前記第１のスルーホールに対応する位置で前記第１のベタ状パターンに前記ビアホール導体を介して接続されており、前記複数の帯状パターンの周囲を取り囲む接地用または電源用の第２のベタ状パターンを有し、上から３層目の前記配線導体は、前記各帯状パターンの前記他端部に対応した位置に、各々が前記帯状パターンに前記ビアホール導体を介して電気的に接続された複数のランドパターンを有するとともに、前記第２の半導体素子接続パッド群に対応する位置および前記第１のスルーホールに対応する位置で前記第２のベタ状パターンに前記ビアホール導体を介して接続されており、前記複数のランドパターンの周囲を取り囲む接地用または電源用の第３のベタ状パターンを有して成る配線基板であって、前記ランドパターンは、前記第２の半導体素子接続パッド群に対応する位置と前記第１のスルーホールに対応する位置との間を見通す領域の外側に該領域に沿って配置されていることを特徴とするものである。
【発明の効果】
【００２７】
本発明の配線基板によれば、上から３番目の配線導体におけるランドパターンは、第３のベタ状パターンにおける第２の半導体素子接続パッド群に対応する位置と第１のスルーホールに対応する位置との間を見通す領域の外側にその領域に沿って配置されていることから、第３のベタ状パターンにおける第２の半導体素子接続パッド群に対応する位置と第１のスルーホールに対応する位置との間にランドパターンが介在しない低抵抗の電流経路が確保される。したがって、第１のスルーホールから第３のベタ状パターンを介して第２の半導体素子接続パッド群に十分な電源供給ができ、それにより搭載する半導体素子を正常に作動させることが可能な配線基板を提供することができる。
【図面の簡単な説明】
【００２８】
【図１】図１は、本発明の配線基板の実施形態の一例を示す概略断面図である。
【図２】図２は、図１に示す配線基板における最上層の配線導体を示す要部概略上面図である。
【図３】図３は、図１に示す配線基板における上から２層目の配線導体を示す要部概略上面図である。
【図４】図４は、図１に示す配線基板における上から３層目の配線導体を示す要部概略上面図である。
【図５】図５は、図１に示す配線基板における上から４層目の配線導体を示す要部概略上面図である。
【図６】図６は、図１に示す配線基板における上から３層目の配線導体における電流経路を示す要部概略上面図である。
【図７】図７は、従来の配線基板を示す概略断面図である。
【図８】図８は、従来の配線基板における最上層の配線導体を示す要部概略上面図である。
【図９】図９は、従来の配線基板における上から２層目の配線導体を示す要部概略上面図である。
【図１０】図１０は、従来の配線基板における上から３層目の配線導体を示す要部概略上面図である。
【図１１】図１１は、従来の配線基板における上から４層目の配線導体を示す要部概略上面図である。
【図１２】図１２は、従来の配線基板における上から３層目の配線導体における電流経路を示す要部概略上面図である。
【発明を実施するための形態】
【００２９】
次に、本発明の配線基板の実施形態の一例を図１〜図６を基にして詳細に説明する。図１は、本発明の実施形態の一例である配線基板２０を示す概略断面図である。図１において、１は絶縁基板、２は配線導体、３はソルダーレジスト層、４は半導体素子接続パッド、５は外部接続パッドである。
【００３０】
本例の配線基板２０は、コア用の絶縁層１ａの上下面にビルドアップ用の絶縁層１ｂを複数積層して成る絶縁基板１と、絶縁層１ａの上下面および各絶縁層１ｂ上に被着された配線導体２と、最表層の絶縁層１ｂおよび配線導体２の上に被着されたソルダーレジスト層３とを有している。
【００３１】
配線基板２０の上面中央部には搭載部２０Ａが設けられている。搭載部２０Ａは、半導体素子Ｓを搭載するための四角形状の領域である。搭載部２０Ａには、多数の半導体素子接続パッド４が二次元的な並びに配列されている。半導体素子接続パッド４は、絶縁基板１の上面に被着させた配線導体２の一部を、ソルダーレジスト層３に設けた開口部から露出させることにより形成されている。半導体素子接続パッド４には、半導体素子Ｓの電極Ｔがフリップチップ接続により接続される。半導体素子接続パッド４の直径は５０〜１００μｍ程度である。半導体素子接続パッド４の配列ピッチは、１００〜２５０μｍ程度である。
【００３２】
配線基板２０の下面は、外部電気回路基板との接続面となっている。配線基板２０の下面には、その略全領域にわたり多数の外部接続パッド５が二次元的な並びに配列されている。外部接続パッド５は、絶縁基板１の下面に被着させた配線導体２の一部を、下面側のソルダーレジスト層３に設けた開口部から露出させることにより形成されている。外部接続パッド５は、外部電気回路基板の配線導体に例えば半田ボールを介して接続される。外部接続パッド５の直径は、３００〜５００μｍ程度である。外部接続パッド５の配列ピッチは、６００〜１０００μｍ程度である。
【００３３】
絶縁基板１を構成する絶縁層１ａは、本例の配線基板２０におけるコア部材である。絶縁層１ａは、例えばガラス繊維束を縦横に織り込んだガラス織物にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて成る。絶縁層１ａの厚みは、０．１〜１ｍｍ程度である。絶縁層１ａには、その上面から下面にかけて多数のスルーホール６が形成されている。スルーホール６の直径は、０．１〜１ｍｍ程度である。スルーホール６内には、スルーホール導体７が被着されている。このスルーホール導体７を介して絶縁層１ａ上下面の配線導体２同士が接続されている。
【００３４】
このような絶縁層１ａは、ガラス織物に未硬化の熱硬化性樹脂を含浸させた絶縁シートを熱硬化させた後、これに上面から下面にかけてドリル加工を施すことにより製作される。絶縁層１ａ上下面の配線導体２は、絶縁層１ａ用の絶縁シートの上下全面に銅箔を貼着しておくとともにこの銅箔をシートの硬化後にエッチング加工することにより所定のパターンに形成される。スルーホール６内のスルーホール導体７は、絶縁層１ａにスルーホール６を設けた後に、このスルーホール６内面に無電解めっき法および電解めっき法により銅めっき膜を析出させることにより形成される。
【００３５】
さらに、スルーホール導体７が被着されたスルーホール６は、その内部が孔埋め樹脂８で充填されている。孔埋め樹脂８は、エポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る。孔埋め樹脂８は、スルーホール６を塞ぐことによりスルーホール６の直上および直下に配線導体２および各絶縁層１ｂを形成可能とするためのものである。孔埋め樹脂８は、未硬化のペースト状の熱硬化性樹脂をスルーホール６内にスクリーン印刷法により充填し、それを熱硬化させた後、その上下面を略平坦に研磨することにより形成される。
【００３６】
絶縁層１ａの上下面に積層された各絶縁層１ｂは、エポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る。絶縁層１ｂの厚みは、それぞれの厚みが２０〜６０μｍ程度である。絶縁層１ｂは、各層の上面から下面にかけて複数のビアホール９を有している。ビアホール９の直径は、３０〜１００μｍ程度である。ビアホール９内にはビアホール導体１０が充填されている。そして、上層の配線導体２と下層の配線導体２とがビアホール導体１０を介して互いに接続されている。
【００３７】
このような各絶縁層１ｂは、厚みが２０〜６０μｍ程度の未硬化の熱硬化性樹脂から成る絶縁フィルムを絶縁層１ａの上下面または下層の絶縁層１ｂ上に貼着し、これを熱硬化させるとともにレーザ加工によりビアホール９を穿孔することによって形成される。各絶縁層１ｂの表面の配線導体２およびビアホール９内のビアホール導体１０は、各絶縁層１ｂを形成する毎に各絶縁層１ｂの表面およびビアホール９内に銅めっきを被着させることによって形成される。銅めっきの被着には、周知のセミアディティブ法を用いる。
【００３８】
ソルダーレジスト層３は、アクリル変性エポキシ樹脂等の感光性を有する熱硬化性の樹脂から成る。ソルダーレジスト層３の厚みは、１０〜５０μｍ程度である。ソルダーレジスト層３は、最表層における配線導体２を保護するとともに、開口部を介して半導体素子接続パッド４や外部接続パッド５と半導体素子Ｓや外部電気回路基板との接続を可能としている。
【００３９】
このようなソルダーレジスト層３は、感光性を有する樹脂ペーストまたは樹脂フィルムを最上層および最下層の絶縁層１ｂの表面に塗布または貼着するとともにフォトリソグラフィー技術を採用して所定パターンに露光および現像した後、紫外線硬化および熱硬化させることにより形成される。
【００４０】
本例の配線基板２０においては、半導体素子接続パッド４および外部接続パッド５を含む配線導体２には、信号用と接地用と電源用とがある。信号用の半導体素子接続パッド４は、その多くが搭載部２０Ａの外周部に配設されている。接地用の半導体素子接続パッド４および電源用の半導体素子接続パッド４は、その多くが搭載部２０Ａの中央部に配設されている。これに対応して信号用の外部接続パッド５は、その多くが絶縁基板１の下面外周部に配設されている。また、接地用の外部接続パッド５および電源用の外部接続パッド５は、絶縁基板１の下面中央部および外周部に配設されている。
【００４１】
信号用の半導体素子接続パッド４と信号用の外部接続パッド５とは、信号用の配線導体２により互いに接続されている。信号用の配線導体２は、絶縁層１ａの上面側に積層された絶縁層２ｂの表面を搭載部２０Ａに対応する領域から絶縁基板１の外周部に向けて延びる帯状パターン１１を有している。この帯状パターン１１と信号用の半導体素子接続パッド４とは、搭載部２０Ａに対応する領域において、ビアホール導体１０を介して接続されている。また、この帯状パターン１１と信号用の外部接続パッド５とは、絶縁基板１の外周部において、スルーホール導体７およびビアホール導体１０を介して接続されている。
【００４２】
接地用の半導体素子接続パッド４と接地用の外部接続パッド５とは、接地用の配線導体２により互いに接続されている。電源用の半導体素子接続パッド４と電源用の外部接続パッド５とは、電源用の配線導体２により互いに接続されている。接地用の配線導体２および電源用の配線導体２は、広面積のベタ状パターン１２を有している。ベタ状パターン１２の一部は、信号用の配線導体２の左右および上下に配置されている。このベタ状パターン１２は、絶縁層１ａの両側に積層された絶縁層１ｂの表面に形成されている。ベタ状パターン１２は、搭載部２０Ａに対応する領域から絶縁基板１の外周部にかけての広い領域にわたり形成されている。このベタ状パターン１２と接地用または電源用の半導体素子接続パッド４とは、搭載部２０Ａの直下において、ビアホール導体１０を介して接続されている。また、このベタ状パターン１２と接地用または電源用の外部接続パッド５とは、絶縁基板１の中央部から外周部にかけた領域において、スルーホール導体７およびビアホール導体１０を介して接続されている。
【００４３】
ここで、最上層の配線導体２の要部平面図を図２に示す。この導体層２は、信号用の半導体素子接続パッド４Ｓと接地用または電源用の第１のベタ状パターン１２−１とを有している。第１のベタ状パターン１２−１の一部は、接地用または電源用の半導体素子接続パッド４Ｇ（Ｐ）を形成している。なお、図２では、搭載部２０Ａに対応する領域を２点鎖線で示している。また、接地用または電源用の半導体素子接続パッド４Ｇ（Ｐ）を点線の円で示している。さらに、下層の配線導体２へのビアホール導体１０の接続位置を小さな十字で示している。さらにまた、第１のベタ状パターン１２−１に接続される第１のスルーホール６−１の位置を破線の円で示している。
【００４４】
半導体素子接続パッド４は、搭載部２０Ａの外周辺に沿って互いに隣接して並ぶ外周側列と内周側列とを含む複数の列を有する格子状の並びに配置されている。信号用の半導体素子接続パッド４Ｓは、半導体素子接続パッド４の並びの外周側列に複数個が互いに隣接して配置された第１の半導体素子接続パッド群を有している。各半導体素子接続パッド４Ｓは、それぞれが独立した円形である。これらの半導体素子接続パッド４Ｓは、後述する信号用の帯状パターン１１にビアホール導体１０を介して電気的に接続されている。
【００４５】
第１のベタ状パターン１２−１は、搭載部２０Ａに対応する領域から絶縁基板１の外周部にかけて広がる広面積のパターンである。第１のベタ状パターン１２−１には、メッシュ状のガス抜き用の開口部１２ａが複数設けられている。第１のベタ状パターン１２−１は、搭載部２０Ａに対応する領域に複数の半導体素子接続パッド４Ｇ（Ｐ）を一体的に有している。半導体素子接続パッド４Ｇ（Ｐ）は、半導体素子接続パッド４の並びの内側列に複数個が互いに隣接して配置された第２の半導体素子接続パッド群を有している。この第２の半導体素子接続パッド群は、信号用の第１の半導体素子接続パッド群に隣接して配置されている。第１のベタ状パターン１２−１は、各半導体素子接続パッド４Ｇ（Ｐ）に対応する位置および第１のスルーホール６−１に対応する位置において後述する下層の第２のベタ状パターン１２−２および第３のベタ状パターン１２−３に電気的に接続されている。
【００４６】
図３に、上から２層目の配線導体２を要部平面図で示す。この層の配線導体２は、信号用の複数の帯状パターン１１と接地用または電源用の第２のベタ状パターン１２−２とを有している。なお、搭載部２０Ａに対応する領域および下層の配線導体２へのビアホール導体１０の接続位置および第２のベタ状パターン１２−２に接続される第１のスルーホール６−１の位置は図２と同様に示している。また、上層の配線導体２からのビアホール導体１０の接続位置を小さな黒丸で示している。
【００４７】
信号用の帯状パターン１１は、信号用の半導体素子接続パッド４Ｓの直下から絶縁基板１の外周部に向けて、第１のスルーホール６−１の手前まで複数が並行して延びている。帯状パターン１１は、第１のスルーホール６−１側の端部側が前記第２の半導体素子パッド群に対応する位置と第１のスーホール６−１に対応する位置との間を見通す領域の外側に広がるように屈曲している。帯状パターン１１の第１のスルーホール６−１側の端部は、第２の半導体素子パッド群に対応する位置と第１のスーホール６−１に対応する位置との間を見通す領域の外側に、この領域に沿って並ぶように配置されている。各帯状パターン１１の搭載部２０Ａ側の端部には、半導体素子接続パッド４Ｓからのビアホール導体１０が接続されており、第１のスルーホール６−１側の端部には、下層の配線導体２に接続するビアホール導体１０が接続されている。
【００４８】
第２のベタ状パターン１２−２は、搭載部２０Ａの直下から絶縁基板１の外周部にかけて広がる広面積のパターンであり、各信号用の帯状パターン１１の周囲を取り囲んでいる。第２のベタ状パターン１２−２には、搭載部２０Ａに対応する領域に半導体素子接続パッド４Ｇ（Ｐ）からのビアホール導体１０が複数接続されているとともに、第１のスルーホール６−１に対応する位置にも上層の第１のベタ状パターン１２−１からのビアホール導体１０が複数接続されている。
【００４９】
図４に、上から３番目の配線導体２を要部平面図で示す。この層の配線導体２は、信号用のランド１３と第３のベタ状パターン１２−３とを有している。なお、搭載部２０Ａに対応する領域およびビアホール導体１０の接続位置および第３のベタ状パターン１２−３に接続される第１のスルーホール６−１の位置は図２、３と同様に示している。
【００５０】
ランド１３は、それぞれが独立した円形である。これらのランド１３は、各帯状パターン１１の第１のスルーホール６−１側端部の直下に配置されている。すなわち、ランド１３は、第２の半導体素子パッド群に対応する位置と第１のスーホール６に対応する位置との間を見通す領域の外側に、この領域に沿って並ぶように配置されている。ランド１３には、帯状パターン１１からのビアホール導体１０が各々接続されている。
【００５１】
第３のベタ状パターン１２−３は、搭載部２０Ａの直下から絶縁基板１の外周部にかけて広がる広面積のパターンであり、各ランド１３の周囲を取り囲んでいる。第３のベタ状パターン１２−３には、搭載部２０Ａに対応する領域に上層の第２のベタ状パターン１２−２からのビアホール導体１０が複数接続されているとともに、第１のスルーホール６−１に対応する位置にも上層の第２のベタ状パターン１２−２からのビアホール導体１０が複数接続されている。
【００５２】
図５に、上から４番目の配線導体２を要部平面図で示す。この層の配線導体２は、信号用の複数の帯状パターン１１と接地用または電源用の第４のベタ状パターン１２−４と接地用また電源用のランド１４とを有している。なお、搭載部２０Ａに対応する領域およびビアホール導体１０の接続位置および第１のスルーホール６−１の位置は図２〜４と同様に示している。
【００５３】
ランド１４は、４個の突起部を有する円形である。ランド１４は、第１のスルーホール６−１の直上に配置されている。ランド１４には、上層の第３のベタ状パターン１２−３からのビアホール導体１０が接続されている。
【００５４】
第４のベタ状パターン１２−４は、搭載部２０Ａの直下から絶縁基板１の外周部にかけて広がる広面積のパターンであり、各信号用の帯状パターン１１の周囲およびランド１４の周囲を取り囲んでいる。第４のベタ状パターン１２−４は、第１〜第３のベタ状パターン１２−１〜１２−３とは異なる電位の接地または電源電位に接続される。
【００５５】
本例の配線基板２０においては、上述したように、上から３番目の配線導体２におけるランドパターン１３は、第３のベタ状パターン１２−３における第２の半導体素子接続パッド群に対応する位置と第１のスルーホール６−１に対応する位置との間を見通す領域の外側に、この領域に沿って配置されていることから、図６に示すように、第３のベタ状パターン１２−３における第２の半導体素子接続パッド群に対応する位置と第１のスルーホール６−１に対応する位置との間にランドパターン１３が介在しない低抵抗の電流経路が確保される。したがって、第１のスルーホール６−１から第３のベタ状パターン１２−３を介して第２の半導体素子接続パッド群に十分な電源供給ができ、それにより搭載する半導体素子Ｓを正常に作動させることが可能な配線基板２０を提供することができる。
【符号の説明】
【００５６】
１・・・・・・・絶縁基板
１ａ・・・・・・コア用の絶縁層
１ｂ・・・・・・ビルドアップ用の絶縁層
２・・・・・・・配線導体
４・・・・・・・半導体素子接続パッド
４Ｇ（Ｐ）・・・接地用または電源用の半導体素子接続パッド
４Ｓ・・・・・・信号用の半導体素子接続パッド
５・・・・・・・外部接続パッド
６・・・・・・・スルーホール
６−１・・・・・第１のスルーホール
７・・・・・・・スルーホール導体
９・・・・・・・ビアホール
１０・・・・・・・ビアホール導体
１１・・・・・・・帯状パターン
１２−１・・・・・第１のベタ状パターン
１２−２・・・・・第２のベタ状パターン
１２−３・・・・・第３のベタ状パターン
１２・・・・・・・ベタ状パターン
１７・・・・・・・ガス抜き用開口部
２０・・・・・・・配線基板
２０Ａ・・・・・・搭載部
Ｓ・・・・・・・半導体素子
【図１】
0006542685.tif 000002
【図２】
0006542685.tif 000003
【図３】
0006542685.tif 000004
【図４】
0006542685.tif 000005
【図５】
0006542685.tif 000006
【図６】
0006542685.tif 000007
【図７】
0006542685.tif 000008
【図８】
0006542685.tif 000009
【図９】
0006542685.tif 000010
【図１０】
0006542685.tif 000011
【図１１】
0006542685.tif 000012
【図１２】
0006542685.tif 000013