(57)【特許請求の範囲】
【請求項１】
回路基板であって、
外周に沿って内部の領域を囲う矩形枠状の閉じた帯状に形成された第１のグランドパターンと、
前記第１のグランドパターンによって囲まれた領域の一部を囲う矩形枠状の閉じた帯状に形成された第２のグランドパターンと、
を有し、
前記第１のグランドパターンは、電源のグランドに接続され、前記第１のグランドパターンの一部と、前記第２のグランドパターンの一部とが互いに接続され、
前記第２のグランドパターン外側の前記第１のグランドパターンに囲まれた領域には、前記第１のグランドパターンにグランド接続される第１の回路ブロックが配され、
前記第２のグランドパターンに囲まれた領域には、前記第１の回路ブロックよりもグランドパターンに流入するグランド電流総量が小さく、かつ前記第２のグランドパターンにグランド接続される第２の回路ブロックが配されている、
回路基板。
【請求項２】
前記第２のグランドパターンに囲まれた領域には、更に、前記第２のグランドパターンの一部に接続された第３のグランドパターンが形成されると共に、前記第３のグランドパターンにグランド接続される第３の回路ブロックが配されている、請求項１に記載の回路基板。
【請求項３】
前記第１の回路ブロックは、負荷を駆動する回路ブロックであり、  前記第２の回路ブロックは、論理演算を行う回路ブロックであり、
前記第３の回路ブロックは、信号源からの信号を処理する回路ブロックである、請求項２に記載の回路基板。
【請求項４】
請求項１ないし３のいずれか一項に記載の回路基板を備える電子装置。
【請求項５】
導電性の材料で構成された筺体を備え、
前記第１のグランドパターンが前記筺体と電気的に接続されている、
請求項４に記載の電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板及び電子装置に関し、特に、外来輻射雑音の影響を受けにくい回路基板、及びこの回路基板を備える電子装置に関する。
【背景技術】
【０００２】
センサからの信号に基づいてアクチュエータ等の作動量の制御等を行う制御装置は、センサから出力される微弱なアナログ信号を受信して増幅する小信号増幅回路、増幅されたアナログ信号をデジタル信号に変換して作動量の値を演算し、演算した値を再びアナログ信号（作動量を表すアナログ信号）に変換して出力するデジタル処理回路、出力された作動量を表すアナログ信号に基づいて、アクチュエータを駆動させるための大電流信号や大電圧信号（以下、「駆動信号」と総称する）を出力する駆動回路など、目的に応じた種々の回路を構成する複数の回路ブロックで構成されることが多い。
【０００３】
これらの回路ブロックが構成する制御回路が全体として正しく動作するためには、各回路ブロックが、それぞれ、回路基板外部から到来する外来輻射雑音や、隣接する回路ブロックからの輻射雑音による干渉を受けることなく、正常に動作することが必要となる。特に、内燃機関やモータによって走行動力を得る車両においては、燃料燃焼のための点火プラグや燃料弁を駆動するアクチュエータ、あるいは大出力モータ等を制御する際に生じる大電流または大電圧の変動により、きわめて大きな輻射雑音が発生しており、電子制御機器に対する輻射雑音の影響を防ぐことが極めて重要となる。
【０００４】
従来、輻射雑音の影響を低減する手段として、複数の回路ブロックを回路基板上に配置し、各回路ブロックのそれぞれに当該回路ブロックを囲むグランドパターンを設けた回路基板が知られている（特許文献１）。
【０００５】
しかしながら、上記従来の構成では、輻射雑音に対する耐性は高まるものの、グランドパターンは一つにつながっているため、このグランドパターンに各回路ブロックのグランドが流れると、一の回路ブロックから大きなグランド電流が流れ出るような場合には、グランドパターンが導体で形成されているといえども僅かな電気抵抗が存在しているため、当該大きなグランド電流が流れるグランドパターン部分において電圧降下が生じ、グランドパターンのグランド電位は一様でなくなり、その場所によって電位分布を持つこととなり得る。
【０００６】
その結果、上記大きなグランド電流が変動すれば、上記一の回路ブロックにおけるグランド電位と他の回路ブロックにおけるグランド電位との差に変動が発生し、これら回路ブロックで構成される電子回路全体としての動作に誤りを生じることとなり得る。このような状況は、特に、センサからの小さな信号を受信して増幅する小信号増幅回路ブロックと、アクチュエータ等の大きな電流（または電圧）により駆動されるデバイスを制御する制御回路ブロックと、を有する制御装置において発生しやすい。
【０００７】
従来、グランド電流の大きさの異なる複数の回路ブロックを有する回路基板において、グランド電流の小さい回路ブロックのグランドをグランド電流経路の上流に接続し、グランド電流の大きい回路ブロックのグランドをグランド電流経路の下流に接続することで、大きなグランド電流により回路基板から電源に至るまでのグランド経路に電圧降下が生じても、各回路ブロックのグランド電位が同相で変動するようにして、回路ブロック間のグランド電位の差を解消または一定に保つことが知られている（特許文献２）
【０００８】
しかしながら、特許文献２の構成では、回路基板外部から到来する外来輻射雑音の影響や、回路ブロック間での輻射雑音を介した干渉についての耐性は考慮されておらず、改善の余地がある。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００４−２４７３５５号公報
【特許文献２】特許２０１２−１１４２１８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上記背景から、複数の回路ブロックが構成される回路基板において、回路ブロック間のグランド電位の差の発生または当該差の変動の発生を防止しつつ、輻射雑音の存在下でも各回路ブロックが正常に動作するように、回路基板外部から到来する外来輻射雑音に対する耐性や、回路ブロック間での輻射雑音を介した干渉に対する耐性を向上することが望まれている。
【課題を解決するための手段】
【００１１】
本発明の一の態様は、外周に沿って内部の領域を囲う矩形枠状の閉じた帯状に形成された第１のグランドパターンと、前記第１のグランドパターンによって囲まれた領域の一部を囲う矩形枠状の閉じた帯状に形成された第２のグランドパターンと、を有し、前記第１のグランドパターンは、電源のグランドに接続され、前記第１のグランドパターンの一部と、前記第２のグランドパターンの一部とが互いに接続され、前記第２のグランドパターン外側の前記第１のグランドパターンに囲まれた領域には、前記第１のグランドパターンにグランド接続される第１の回路ブロックが配され、前記第２のグランドパターンに囲まれた領域には、前記第１の回路ブロックよりもグランドパターンに流入するグランド電流総量が小さく、かつ前記第２のグランドパターンにグランド接続される第２の回路ブロックが配されている、回路基板である。
本発明の他の態様によると、前記第２のグランドパターンに囲まれた領域には、更に、前記第２のグランドパターンの一部に接続された第３のグランドパターンが形成されると共に、前記第３のグランドパターンにグランド接続される第３の回路ブロックが配されている。
本発明の他の態様によると、前記第１の回路ブロックは、負荷を駆動する回路ブロックであり、前記第２の回路ブロックは、論理演算を行う回路ブロックであり、前記第３の回路ブロックは、信号源からの信号を処理する回路ブロックである。
本発明の他の態様によると、上記回路基板を備える電子装置である。
本発明の他の態様である上記電子装置の他の態様によると、導電性の材料で構成された筺体を備え、前記第１のグランドパターンが前記筺体と電気的に接続されている。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態に係る回路基板を用いた電子装置の構成を示すブロック図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照して、本発明の実施の形態を説明する。
図１は、本発明の一実施形態に係る回路基板を用いた電子装置の構成を示す図である。
【００１４】
本電子装置１０は、車両に搭載され当該車両のエンジン制御を行う電子制御ユニット（ＥＣＵ、Electronic Control Unit）であり、制御回路を構成する電子部品が搭載された印刷回路基板である回路基板１００と、回路基板１００に配されたコネクタ１０２と、回路基板１００及びコネクタ１０２を収容する筺体１０４と、を有している。なお、回路基板１００は筺体１０４に収容されているため、筺体１０４の外部から回路基板１００を視認することはできないが、図１においては、説明のため、筺体１０４の内部に収容されている部分についても実線を用いて示している。
【００１５】
筺体１０４は、その外側面にフランジ１０６が設けられている。筺体１０４及びフランジ１０６は、共に金属（例えばアルミニウム）等の導電性材料により構成されており、筺体１０４は、当該筺体１０４に設けられたフランジ１０６により車体等の外部構造物１０８に機械的に固定されると共に、フランジ１０６により外部構造物１０８に対し電気的に接続される。外部構造物１０８には、電源１１０のＧＮＤ（グランド）端子が接続されており、当該電源１１０の＋Ｖ端子は、コネクタ１０２を介して回路基板１００上の電子回路に接続され、回路基板１００上の各回路部品に電源を供給している。
【００１６】
回路基板１００上には、外周に沿って、当該外周から内側の空間を囲うように閉じた形状（本実施形態では矩形枠状の閉じた帯状）のパターンで形成されたパワーグランド（ＰＧ）１１２と、ＰＧ１１２に囲まれた回路基板１００上の領域に、当該領域の一部を囲うように閉じた形状（本実施形態では矩形枠状の閉じた帯状）のパターンで形成されたロジックグランド（ＬＧ）１１４と、ＬＧ１１４に囲まれた領域の一部に形成された信号グランド（ＳＧ）１１６と、が設けられている。
【００１７】
ＳＧ１１６は、主としてセンサ等から入力される信号を処理する機能を有する小信号回路のためのグランドパターンであり、ＬＧ１１４、ＰＧ１１２に比べて、回路部品から流入するグランド電流の総量が最も小さくなるように回路基板１００上の電子回路が設計されている。ＰＧ１１２は、主としてアクチュエータ等の負荷を駆動するための駆動回路のためのグランドパターンであり、ＳＧ１１６、ＬＧ１１４に比べて、回路部品から流入するグランド電流の総量が最も大きくなるように上記電子回路が設計されている。また、ＬＧ１１４は、主として論理演算を行う論理回路等のためのグランドパターンであり、回路部品からＬＧ１１４に流入するグランド電流の総量が、回路部品からＳＧ１１６に流入するグランド電流の前記総量よりも大きく、回路部品からＰＧ１１２が流入するグランド電流の前記総量よりも小さくなるように、上記電子回路が設計されている。
【００１８】
ＰＧ１１２は、金属（例えば銅板）等の導電性の材料で構成された導体１１８を介して筺体１０４と電気的に接続されており、フランジ１０６及び外部構造物１０８を介して電源１１０のＧＮＤ端子に接続されている。また、ＬＧ１１４は、回路基板１００上においてＰＧ１１２と接続されており、ＳＧ１１６はＬＧ１１４と接続されている。これにより、回路基板１００上のグランド電流経路の最も上流部分に、回路部品から流入するグランド電流総量が最も小さいＳＧ１１６が接続され、当該グランド電流経路の最も下流部分に、回路部品から流入するグランド電流総量が最も大きいＰＧ１１２が接続され、当該グランド電流経路に沿ってＳＧ１１６とＰＧ１１２との中間部分に、回路部品から流入するグランド電流量がＳＧ１１６とＰＧ１１２との中間の量であるＬＧ１１４が接続されることとなる。
【００１９】
ＬＧ１１４に囲まれた領域には、小信号回路ブロック１２０と、論理演算回路ブロック１２２とが配されており、ＬＧ１１４の外側のＰＧ１１２に囲まれた領域には、駆動回路ブロック１２４が配されている。
【００２０】
小信号回路ブロック１２０は、コネクタ１０２を介して信号源１２６（センサや信号を供給する他の装置等）から受信するアナログ信号を増幅する増幅器１２８と、増幅器１２８から出力される増幅されたアナログ信号をデジタル信号に変換するＡＤＣ（Analog-to-Digital Convertor）１３０とで構成されている。
【００２１】
信号源１２６からコネクタ１０２を介して受信されるアナログ信号は、コネクタ１０２の直近に配されたローパスフィルタ等で構成されるノイズ除去回路１３２を介して増幅器１２８に接続されている。このノイズ除去回路１３２と増幅器との接続は、ビアホール１３４、１３６を介して、回路基板１００の裏面に設けられた配線パターン１３８により行われている。
【００２２】
信号源１２６は、コネクタ１０２と、ビアホール１４０、１４２と、回路基板１００の裏面に設けられた配線パターン１４４と、を介してＳＧ１１６に接続されており、増幅器１２８のグランドとＡＤＣ１３０のアナロググランドも、同じＳＧ１１６に接続されている。これにより、信号源１２６が出力するアナログ信号は、ＳＧ１１６のグランド電位を基準として、増幅器１２８により適切に増幅されると共にＡＤＣ１３０によりデジタル信号に変換され、当該アナログ信号の大きさを表す誤差の少ないデジタル信号がＡＤＣ１３０から得られる。
【００２３】
論理演算回路ブロック１２２は、ＡＤＣ１３０から出力されるデジタル信号を受信して、所定の演算処理を行うＣＰＵ（Central Processing Unit）１４６と、ＣＰＵ１４６の演算処理に必要なデータやプログラム等を保存するメモリ１４８と、により構成される。
【００２４】
駆動回路ブロック１２４は、ＣＰＵ１４６から出力されるデジタル信号をアナログ信号に変換するＤＡＣ（Digital-to-Analog Convertor）１５０と、ＤＡＣ１５０から出力されるアナログ信号に基づいて、コネクタ１０２を介して接続されたアクチュエータ等の負荷１５２を駆動するドライバ１５４とで構成される。ＣＰＵ１４６とＤＡＣ１５０とは、ビアホール１５６、１５８と、回路基板１００の裏面に設けられた配線パターン１６０と、を介して接続されている。
【００２５】
小信号回路ブロック１２０を構成するＡＤＣ１３０のロジックグランドと、論理演算回路ブロック１２２を構成するＣＰＵ１４６及びメモリ１４８のグランドと、駆動回路ブロック１２４を構成するＤＡＣ１５０のロジックグランドとは、ＬＧ１１４に接続されている。これにより、ＡＤＣ１３０、ＣＰＵ１４６、メモリ１４８、ＤＡＣ１５０は、ＬＧ１１４のグランド電位を基準としてデジタル信号の授受を正しく行うことができる。
【００２６】
また、ＤＡＣ１５０のアナロググランドと、ドライバ１５４のグランドは、ＰＧ１１２に接続されている。また、負荷１５２も、コネクタ１０２を介してＰＧ１１２に接続されている。これにより、ＤＡＣ１５０から出力されるアナログ信号は、ＰＧ１１２のグランド電位を基準として、ドライバ１５４により増幅されて負荷１５２の駆動に用いられるので、誤差の少ない駆動動作が実現される。
【００２７】
上記の構成を有する電子装置１０は、回路部品から流入するグランド電流総量が最も大きいＰＧ１１２が回路基板１００上のグランド電流経路の最も下流部分に接続されているため、当該回路部品からＰＧ１１２に流入するグランド電流総量が変動して電子装置１０外部においてグランド電流経路を構成する外部構造物１０８の電圧降下が変動しＰＧ１１２のグランド電位が変動した場合でも、ＳＧ１１６、ＬＧ１１４のグランド電位はＰＧ１１２と同相で変化するので、各回路ブロック１２０、１２２、１２４の各グランド電位の差に変動は生じず、電子装置１０全体としての動作は安定に保たれる。
【００２８】
また、回路基板１００の外周部に、当該回路基板１００の内側の領域を囲うようにＰＧ１１２が形成されているため、回路基板１００上に構成される電子回路に対する、外部から到来する電磁輻射ノイズの影響が効果的に低減される。また、ＰＧ１１２に囲まれた領域の一部をＬＧ１１４により囲い、当該ＬＧ１１４に囲まれた領域に、最もノイズの影響を受けやすい小信号回路ブロック１２０が配されているため、当該小信号回路ブロック１２０に対する外来電磁輻射ノイズの影響を更に低減することができると共に、大電流を出力する駆動回路ブロック１２４から発生する電磁輻射ノイズが小信号回路ブロック１２０に及ぼす影響も効果的に低減することができる。
【００２９】
また、同様に、回路基板１００の外周部に、当該回路基板１００の内側の領域を囲うようにＰＧ１１２が形成されているため、導電性の筺体１０４と相俟って、回路基板１００上の電子回路から発生する電磁輻射ノイズが筺体１０４の外部へ放出されるのを効果的に防止することができる。
【００３０】
また、ＬＧ１１４の外側の、回路基板１００の外周部に設けられたＰＧ１１２が囲う領域に大電流を出力して多くの熱を発する駆動回路ブロック１２４が配されているため、当該駆動回路ブロック１２４の発熱はＰＧ１１２により吸収され、導体１１８及び筺体１０４を介して外部へ放出される。これにより、電子装置１０の放熱効率を向上すると共に、駆動回路ブロック１２４の発熱が小信号回路ブロック１２０及び論理演算回路ブロック１２２の動作に影響を与えるのを効果的に防止することができる。
【００３１】
なお、本実施形態ではＰＧ１１２が導体１１８を介して筺体１０４と電気的に接続される構成としたが、これに限らず、ＰＧ１１２の部分（例えば図示上方と下方の辺に沿う２つの部分）を、筺体１０４を構成する２つの構造物（例えばベースとカバー）により回路基板１００の厚み方向から挟んで、ＰＧ１１２と筺体１０４との電気的接続を確保するものとしてもよい。この場合には、ＰＧ１１２と筺体１０４との接触面積を大きくすることができるので、ＰＧ１１２に吸収された駆動回路ブロック１２４等からの熱を筺体１０４へ効率的に伝達することができ、放熱効果をより高めることができる。
【００３２】
さらに、コネクタ１０２の接続ピンのいくつかをＰＧ１１２に接続することにより、コネクタ１０２に接続されるケーブルを介してＰＧ１１２の熱を外部へ伝達して、放熱効果を高めることもできる。
【００３３】
また、本実施形態では、ＳＧ１１６を矩形状に形成するものとして図示したが、これに限らず、ＬＧ１１４により囲まれた回路基板１００上の領域の一部を囲うようにＳＧ１１６を形成して、当該ＳＧ１１６により囲まれた領域内に小信号回路ブロック１２０を配するものとしても良い。この場合には、外来電磁輻射ノイズや駆動回路ブロック１２４で発生する電磁輻射ノイズが小信号回路ブロック１２０に与える影響を更に低減することができる。
【符号の説明】
【００３４】
１０・・・電子装置、１００・・・回路基板、１０２・・・コネクタ、１０４・・・筺体、１０６・・・フランジ、１０８・・・外部構造物、１１０・・・電源、１１２・・・ＰＧ、１１４・・・ＬＧ、１１６・・・ＳＧ、１１８・・・導体、１２０・・・小信号回路ブロック、１２２・・・論理演算回路ブロック、１２４・・・駆動回路ブロック、１２６・・・信号源、１２８・・・増幅器、１３０・・・ＡＤＣ、１３２・・・ノイズ除去回路、１３４、１３６、１４０、１４２、１５６、１５８・・・ビアホール、１３８、１４４、１６０・・・配線パターン、１４６・・・ＣＰＵ、１４８・・・メモリ、１５０・・・ＤＡＣ、１５２・・・負荷、１５４・・・ドライバ。
【図１】
0006466724.tif 000002