(57)【特許請求の範囲】
【請求項１】
キャリア走行層と、
前記キャリア走行層上方のＩｎxＡｌyＧａ1-x-yＮ（０＜ｘ＜１、０＜ｙ＜１、０＜ｘ＋ｙ≦１）のキャリア供給層と、
前記キャリア供給層上方のゲート電極と、
前記キャリア走行層と前記ゲート電極との間の絶縁膜と、
を有し、
前記キャリア供給層に平面視で前記ゲート電極と重なるピットが存在し、
前記ピットの内側が前記絶縁膜により覆われていることを特徴とする化合物半導体装置。
【請求項２】
前記絶縁膜の平面視で前記ピットの内側にある部分は平面視で前記ピットの外側にある部分よりも厚いことを特徴とする請求項１に記載の化合物半導体装置。
【請求項３】
前記キャリア走行層と前記ゲート電極との間で前記絶縁膜と重なり合う第２の絶縁膜を有し、
前記ゲート電極の下面全体が前記絶縁膜又は前記第２の絶縁膜の少なくとも一方と接していることを特徴とする請求項１又は２に記載の化合物半導体装置。
【請求項４】
前記キャリア走行層内でのキャリアの移動方向において、平面視で前記絶縁膜の輪郭が前記ゲート電極の輪郭の内側にあることを特徴とする請求項１乃至３のいずれか１項に記載の化合物半導体装置。
【請求項５】
前記キャリア供給層の組成はＩｎＡｌＮで表されることを特徴とする請求項１乃至４のいずれか１項に記載の化合物半導体装置。
【請求項６】
前記ピットは前記絶縁膜により埋め込まれていることを特徴とする請求項１乃至５のいずれか１項に記載の化合物半導体装置。
【請求項７】
キャリア走行層を形成する工程と、
前記キャリア走行層上方にＩｎxＡｌyＧａ1-x-yＮ（０＜ｘ＜１、０＜ｙ＜１、０＜ｘ＋ｙ≦１）のキャリア供給層を形成する工程と、
前記キャリア供給層上方にゲート電極を形成する工程と、
前記キャリア走行層と前記ゲート電極との間の絶縁膜を形成する工程と、
を有し、
前記キャリア供給層に平面視で前記ゲート電極と重なるピットが存在し、
前記絶縁膜は、前記ピットの内側が当該絶縁膜により覆われるように形成することを特徴とする化合物半導体装置の製造方法。
【請求項８】
前記絶縁膜の平面視で前記ピットの内側にある部分は平面視で前記ピットの外側にある部分よりも厚いことを特徴とする請求項７に記載の化合物半導体装置の製造方法。
【請求項９】
前記キャリア走行層と前記ゲート電極との間で前記絶縁膜と重なり合う第２の絶縁膜を形成する工程を有し、
前記ゲート電極の下面全体が前記絶縁膜又は前記第２の絶縁膜の少なくとも一方と接することを特徴とする請求項７又は８に記載の化合物半導体装置の製造方法。
【請求項１０】
前記絶縁膜を形成する工程は、
前記キャリア供給層上に金属膜を形成する工程と、
加熱により前記金属膜をリフローして、前記金属膜の平面視で前記ピットの外側にある部分を前記ピットの内側に流れ込ませる工程と、
前記リフローの後に前記金属膜を酸化又は窒化する工程と、
を有することを特徴とする請求項７乃至９のいずれか１項に記載の化合物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
ＩｎＡｌＮをキャリア供給層に、ＧａＮをキャリア走行層に用いた高電子移動度トランジスタ（high electron mobility transistor：ＨＥＭＴ）が知られている。このＨＥＭＴでは、ＡｌＧＡＮをキャリア供給層に用いたＨＥＭＴと比べて、高いキャリア電子密度が期待できる。これは、ＩｎＡｌＮとＧａＮとの間の伝導帯の不連続量（ΔＥｃ）が、ＡｌＧａＮとＧａＮとの間のそれよりも大きく、ＩｎＡｌＮの自然分極による電荷量がＡｌＧａＮのそれよりも大きいからである。ＩｎＡｌＮをキャリア供給層に、ＧａＮをキャリア走行層に用いたＨＥＭＴ（以下、「ＩｎＡｌＮ／ＧａＮ−ＨＥＭＴ」ということがある）では、キャリア供給層の厚さが１０ｎｍ以下と薄い場合であっても、高いキャリア電子密度を得ることができる。従って、ゲートとチャネルとの距離を短くするためにゲートリセスを形成する必要がない。これらのことから、ＩｎＡｌＮ／ＧａＮ−ＨＥＭＴによれば、高い相互コンダクタンス（ｇｍ）等の良好なゲート特性が得られ、ＩｎＡｌＮ／ＧａＮ−ＨＥＭＴは次世代のデバイスとして期待されている。
【０００３】
しかしながら、ＩｎＡｌＮ／ＧａＮ−ＨＥＭＴには、ゲートリークが生じやすいという性質がある。ゲート絶縁膜を用いることによりゲートリークを抑制することができるが、その一方で、相互コンダクタンスが低下してしまう。このような課題はキャリア供給層にＩｎＡｌＧａＮを用いた場合にも生じる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−１６８３８７号公報
【特許文献２】特開２００９−２６７３７９号公報
【特許文献３】特開２０１１−３８８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、良好な相互コンダクタンスを得ながらゲートリークを抑制することができる化合物半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
化合物半導体装置の一態様には、キャリア走行層と、前記キャリア走行層上方のＩｎxＡｌyＧａ1-x-yＮ（０＜ｘ＜１、０＜ｙ＜１、０＜ｘ＋ｙ≦１）のキャリア供給層と、前記キャリア供給層上方のゲート電極と、前記キャリア走行層と前記ゲート電極との間の絶縁膜と、が含まれる。前記キャリア供給層に平面視で前記ゲート電極と重なるピットが存在し、前記ピットの内側が前記絶縁膜により覆われている。
【０００７】
化合物半導体装置の製造方法の一態様では、キャリア走行層を形成し、前記キャリア走行層上方にＩｎxＡｌyＧａ1-x-yＮ（０＜ｘ＜１、０＜ｙ＜１、０＜ｘ＋ｙ≦１）のキャリア供給層を形成し、前記キャリア供給層上方にゲート電極を形成し、前記キャリア走行層と前記ゲート電極との間の絶縁膜を形成する。前記キャリア供給層に平面視で前記ゲート電極と重なるピットが存在し、前記絶縁膜は、前記ピットの内側が当該絶縁膜により覆われるように形成する。
【発明の効果】
【０００８】
上記の化合物半導体装置等によれば、キャリア供給層に存在する平面視でゲート電極と重なるピットの内側が絶縁膜により覆われるため、相互コンダクタンスが増大するようなゲート絶縁膜を用いずにゲートリークを抑制することができる。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態に係る化合物半導体装置の構成を示す断面図である。
【図２】第２の実施形態に係る化合物半導体装置の構成を示す図である。
【図３Ａ】第２の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。
【図３Ｂ】図３Ａに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。
【図３Ｃ】図３Ｂに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。
【図４】第３の実施形態に係る化合物半導体装置の構成を示す断面図である。
【図５Ａ】第３の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。
【図５Ｂ】図５Ａに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。
【図６】第２の実施形態及び参考例のドレイン電圧とドレイン電流との関係を示す図である。
【図７】第４の実施形態に係るディスクリートパッケージを示す図である。
【図８】第５の実施形態に係るＰＦＣ回路を示す結線図である。
【図９】第６の実施形態に係る電源装置を示す結線図である。
【図１０】第７の実施形態に係る増幅器を示す結線図である。
【発明を実施するための形態】
【００１０】
本願発明者らは、従来のＩｎＡｌＮ／ＧａＮ−ＨＥＭＴにおいてゲートリークが生じやすい原因について検討を行った。この結果、ＩｎＡｌＮのキャリア供給層を形成する際に、不可避的にキャリア供給層の表面に多数のピットが生じていることが判明した。ピットのなかには、直径が数ｎｍ〜数十ｎｍの比較的大きなものや、キャリア供給層を貫通してキャリア走行層まで到達するものもある。従来、このようなピットの内部にゲート電極の一部分が入り込んでいるため、ゲートリークが生じやすくなっているのである。ピットの大きさ及び密度とゲート電極のサイズとの関係から、ピットを避けるようにゲート電極を形成することは困難である。
【００１１】
本願発明者は、上記の新たな知見に基づき、ピットの生成に伴うゲートリークを抑制すべく更に鋭意検討を行った。この結果、ピットの内側を絶縁膜により覆うことで、ゲート絶縁膜を形成せずともゲートリークを抑制することができることが見出された。
【００１２】
以下、実施形態について添付の図面を参照しながら具体的に説明する。
【００１３】
（第１の実施形態）
先ず、第１の実施形態について説明する。第１の実施形態は、ＨＥＭＴを備えた化合物半導体装置に関する。図１（ａ）は、第１の実施形態に係る化合物半導体装置の構成を示す断面図である。
【００１４】
第１の実施形態に係る化合物半導体装置５００には、図１（ａ）に示すように、キャリア走行層５０３と、キャリア走行層５０３上方のＩｎxＡｌyＧａ1-x-yＮ（０＜ｘ＜１、０＜ｙ＜１、０＜ｘ＋ｙ≦１）のキャリア供給層５０４と、が含まれる。化合物半導体装置５００には、キャリア供給層５０４上方のゲート電極５１１と、キャリア走行層５０３とゲート電極５１１との間の絶縁膜５０６と、が含まれる。キャリア供給層５０４に平面視でゲート電極５１１と重なるピット５１０が存在し、ピット５１０の内側が絶縁膜５０６により覆われている。例えば、絶縁膜５０６の平面視でピット５１０の内側にある部分は平面視でピット５１０の外側にある部分よりも厚い。
【００１５】
第１の実施形態によれば、キャリア供給層５０４にピット５１０が存在するものの、その内側が絶縁膜５０６により覆われている。このため、ピット５１０を介したゲートリークを抑制することができる。
【００１６】
図１（ｂ）に示すように、ピット５１０が絶縁膜５０６により埋め込まれていることが好ましい。つまり、ピット５１０の平面視での輪郭の内側では、絶縁膜５０６の上面全体がキャリア供給層５０４の上面より上方に位置することが好ましい。ゲートリークをより一層抑制することができるからである。
【００１７】
図１（ｃ）に示すように、ゲート電極５１１の平面視での輪郭の内側で、ゲート電極５１１の下面全体が絶縁膜５０６と接していてもよい。
【００１８】
（第２の実施形態）
次に、第２の実施形態について説明する。第２の実施形態は、ＨＥＭＴを備えた化合物半導体装置に関する。図２は、第２の実施形態に係る化合物半導体装置の構成を示す図である。図２（ａ）は断面図であり、図２（ｂ）は電極とピットとの位置関係を示す図である。図２（ａ）は図２（ｂ）中のＩ−Ｉ線に沿った断面を示す。
【００１９】
第２の実施形態に係る化合物半導体装置１００には、図２（ａ）に示すように、基板１０１、基板１０１上方のバッファ層１０２、バッファ層１０２上方のキャリア走行層１０３、及びキャリア走行層１０３上方のキャリア供給層１０４が含まれる。基板１０１は、例えば、ＳｉＣ基板、Ｓｉ基板、ＧａＮ基板又はサファイア基板である。バッファ層１０２は、例えばＡｌＮ層である。キャリア走行層１０３は、例えばＧａＮ層である。キャリア供給層１０４は、例えばＩｎＡｌＮ層である。
【００２０】
化合物半導体装置１００には、キャリア供給層１０４上方のゲート電極１１１、ソース電極１１２及びドレイン電極１１３、並びにキャリア走行層１０３とゲート電極１１１との間の絶縁膜１０６が含まれる。図２（ａ）及び図２（ｂ）に示すように、キャリア供給層１０４にピット１１０が存在し、平面視でゲート電極１１１と重なるピット１１０の内側が絶縁膜１０６により覆われている。ピット１１０は絶縁膜１０６により埋め込まれている。つまり、ピット１１０の平面視での輪郭の内側では、絶縁膜１０６の上面全体がキャリア供給層１０４の上面より上方に位置する。絶縁膜１０６の平面視でピット１１０の内側にある部分は平面視でピット１１０の外側にある部分よりも厚い。
【００２１】
キャリア供給層１０４、ソース電極１１２及びドレイン電極１１３を覆う絶縁膜１０７がキャリア供給層１０４上に形成されている。絶縁膜１０７には、絶縁膜１０６の一部を露出する開口部１０８が形成されている。ゲート電極１１１の一部が開口部１０８を通じて絶縁膜１０６と接しており、ゲート電極１１１の他の一部が絶縁膜１０７上にある。
【００２２】
第２の実施形態では、キャリア供給層１０４にピット１１０が存在するものの、その内側が絶縁膜１０６により覆われている。このため、ピット１１０を介したゲートリークを抑制することができる。特に、絶縁膜１０６の上面全体がキャリア供給層１０４の上面より上方に位置するため、ゲートリークがより確実に抑制される。
【００２３】
本実施形態では、ソース電極１１２及びドレイン電極１１３間でキャリア走行層１０３内での電子の移動方向において、平面視で絶縁膜１０６の輪郭がゲート電極１１１の輪郭の内側にある。このため、絶縁膜１０６の誘電率が高い場合であっても、ゲート電極１１１とソース電極１１２との間の寄生容量及びゲート電極１１１とドレイン電極１１３との間の寄生容量の上昇が抑制され、良好な高周波特性を得ることができる。
【００２４】
次に、第２の実施形態に係る化合物半導体装置の製造方法について説明する。図３Ａ乃至図３Ｃは、第２の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。
【００２５】
先ず、図３Ａ（ａ）に示すように、基板１０１上にバッファ層１０２、キャリア走行層１０３及びキャリア供給層１０４を形成する。バッファ層１０２、キャリア走行層１０３及びキャリア供給層１０４は、例えば有機金属気相成長（metal organic chemical vapor deposition：ＭＯＣＶＤ）又は分子線エピタキシー（molecular beam epitaxy：ＭＢＥ）法等の結晶成長法により形成することができる。原料ガスとしては、例えばＡｌ源であるトリメチルアルミニウム（ＴＭＡ）ガス、Ｇａ源であるトリメチルガリウム（ＴＭＧ）ガス、Ｉｎ源であるトリメチルインジウム（ＴＭＩ）及びＮ源であるアンモニア（ＮＨ3）ガスの混合ガスを用いる。このとき、成長させる窒化物半導体層の組成に応じて、トリメチルアルミニウムガス、トリメチルガリウムガス及びトリメチルインジウムガスの供給の有無及び流量を適宜設定する。各窒化物半導体層に共通の原料であるアンモニアガスの流量は、例えば１００ｓｃｃｍ〜１００００ｓｃｃｍ程度とする。また、例えば、成長圧力は５０Ｔｏｒｒ〜３００Ｔｏｒｒ程度、成長温度は８００℃〜１２００℃程度とする。Ｉｎを含む窒化物のキャリア供給層１０４には、図２（ｂ）に示すように、不可避的にピット１１０が無秩序に生じる。
【００２６】
次いで、キャリア走行層１０３及びキャリア供給層１０４に素子領域を画定する素子分離領域を形成する。素子分離領域の形成では、例えば、素子分離領域を形成する予定の領域を露出するフォトレジストのパターンをキャリア供給層１０４上に形成し、このパターンをマスクとしてアルゴン（Ａｒ）のイオン注入を行う。このパターンをエッチングマスクとして塩素系ガスを用いたドライエッチングを行ってもよい。
【００２７】
その後、図３Ａ（ｂ）に示すように、素子領域内において、キャリア供給層１０４上にソース電極１１２及びドレイン電極１１３を形成する。ソース電極１１２及びドレイン電極１１３は、例えばリフトオフ法により形成することができる。すなわち、ソース電極１１２を形成する予定の領域及びドレイン電極１１３を形成する予定の領域を露出し、他の領域を覆うフォトレジストのパターンを形成し、このパターンを成長マスクとして蒸着法により金属膜を形成し、このパターンをその上の金属膜と共に除去する。金属膜の形成では、例えば、厚さが２０ｎｍ程度のＴｉ膜を形成し、その上に厚さが２００ｎｍ程度のＡｌ膜を形成する。次いで、例えば、窒素雰囲気中にて４００℃〜１０００℃（例えば５５０℃程度）で熱処理（例えば急速加熱処理（rapid thermal annealing：ＲＴＡ））を行い、オーミック接触を得る。
【００２８】
続いて、図３Ａ（ｃ）に示すように、キャリア供給層１０４上に金属膜１０５を形成する。金属膜１０５は、後に形成する絶縁膜１０７の開口部１０８からキャリア供給層１０４が露出しないように形成する。金属膜１０５は、例えばリフトオフ法により形成することができる。すなわち、金属膜１０５を形成する予定の領域を露出し、他の領域を覆うフォトレジストのパターンを形成し、このパターンを成長マスクとしてスパッタリング法又は蒸着法により金属膜を形成し、このパターンをその上の金属膜と共に除去する。金属膜１０５としては、例えば、厚さが１ｎｍ〜１０ｎｍ（例えば３ｎｍ程度）のＡｌ膜を形成する。
【００２９】
次いで、図３Ｂ（ｄ）に示すように、窒素雰囲気中又は真空中で熱処理を行って、金属膜１０５をリフローさせる。この結果、金属膜１０５の平面視でピット１１０の外側にある部分がピット１１０の内側に流れ込み、ピット１１０内の金属膜１０５の量が増加し、好ましくはピット１１０が金属膜１０５により埋め込まれる。金属膜１０５は、ピット１１０内でピット１１０外よりも厚くなる。リフロー前の金属膜１０５の厚さが３ｎｍ程度の場合、例えば、リフロー後のピット１１０内での金属膜１０５の厚さは５ｎｍ以上となる。リフローの温度は、例えば４５０℃程度〜６５０℃程度とする。
【００３０】
その後、図３Ｂ（ｅ）に示すように、金属膜１０５を酸化させて絶縁膜１０６を得る。金属膜１０５は、例えば酸素雰囲気中で熱処理することにより、酸化させることができる。オゾン又は酸素プラズマを用いて金属膜１０５を酸化させてもよい。窒素プラズマを用いて金属膜１０５を窒化させてもよい。金属膜１０５がＡｌ膜の場合、酸化アルミニウム膜又は窒化アルミニウム膜が得られる。絶縁膜１０６の厚さは金属膜１０５の厚さと同等である。
【００３１】
続いて、図３Ｂ（ｆ）に示すように、キャリア供給層１０４、絶縁膜１０６、ソース電極１１２及びドレイン電極１１３の上にこれらを覆う絶縁膜１０７を形成する。絶縁膜１０７としては、例えばプラズマＣＶＤ法により窒化珪素膜を形成する。絶縁膜１０７の厚さは、例えば１００ｎｍ程度とする。
【００３２】
次いで、図３Ｃ（ｇ）に示すように、絶縁膜１０７にゲート電極１１１用の開口部１０８を、開口部１０８から絶縁膜１０６の少なくとも一部が露出するように形成する。開口部１０８の形成に際しては、例えば、開口部１０８を形成する予定の領域を露出し、他の領域を覆うフォトレジストのパターンを絶縁膜１０７上に形成し、このパターンをエッチングマスクとして絶縁膜１０７のドライエッチングを行う。このドライエッチングでは、例えばＳＦ6等のフッ素系ガスを用いる。
【００３３】
その後、図３Ｃ（ｈ）に示すように、開口部１０８内の部分を含むゲート電極１１１を形成する。ゲート電極１１１の下面は開口部１０８内で絶縁膜１０６の上面と接する。ゲート電極１１１は、例えばリフトオフ法により形成することができる。すなわち、ゲート電極１１１を形成する予定の領域を露出するフォトレジストのパターンを形成し、このパターンを成長マスクとして蒸着法により金属膜を形成し、このパターンをその上の金属膜と共に除去する。金属膜の形成では、例えば、厚さが１０ｎｍ程度のＮｉ膜を形成し、その上に厚さが３００ｎｍ程度のＡｕ膜を形成する。ゲート電極１１１は、その下面の全体が絶縁膜１０６又は絶縁膜１０７の上面と接するように形成することが好ましい。ピット１１０は無秩序に発生するため、ゲート電極１１１の下面の一部がキャリア供給層１０４の上面と接する場合、その接触箇所にピット１１０が存在し、ゲートリークを抑制する効果が下がる可能性があるからである。
【００３４】
そして、必要に応じて保護膜及び配線等を形成して、化合物半導体装置を完成させる。
【００３５】
この方法によれば、金属膜１０５の形成、リフロー及び酸化又は窒化により絶縁膜１０６を形成しているため、絶縁膜１０６を過剰に厚くすることを回避して、相互コンダクタンスの低下を抑制しながらゲートリークを抑制することができる。
【００３６】
（第３の実施形態）
次に、第３の実施形態について説明する。第３の実施形態は、ＨＥＭＴを備えた化合物半導体装置に関する。図４は、第３の実施形態に係る化合物半導体装置の構成を示す断面図である。
【００３７】
第２の実施形態では、図２に示すように、絶縁膜１０６の縁部が絶縁膜１０７下に位置している。これに対し、第３の実施形態では、図４に示すように、絶縁膜１０６の縁部が絶縁膜１０７上に位置している。他の構成は第２の実施形態と同様である。
【００３８】
第３の実施形態によっても、第２の実施形態と同様に、ピット１１０を介したゲートリークを抑制することができ、良好な高周波特性を得ることができる。
【００３９】
次に、第３の実施形態に係る化合物半導体装置の製造方法について説明する。図５Ａ乃至図５Ｂは、第３の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。
【００４０】
先ず、第２の実施形態と同様にして、ソース電極１１２及びドレイン電極１１３の形成、それに続くオーミック接触を得るための熱処理を行う。次いで、図５Ａ（ａ）に示すように、キャリア供給層１０４、ソース電極１１２及びドレイン電極１１３の上にこれらを覆う絶縁膜１０７を形成する。絶縁膜１０７はピット１１０内にも形成される。
【００４１】
その後、図５Ａ（ｂ）に示すように、絶縁膜１０７にゲート電極１１１用の開口部１０８を形成する。開口部１０８の内側に存在するピット１１０の内部から絶縁膜１０７が除去される。
【００４２】
続いて、図５Ａ（ｃ）に示すように、開口部１０８の内側を覆う金属膜１０５を形成する。金属膜１０５は、第２の実施形態と同様に、例えばリフトオフ法により形成することができる。金属膜１０５としては、例えば、厚さが１ｎｍ〜１０ｎｍ（例えば３ｎｍ程度）のＡｌ膜を形成する。金属膜１０５は、例えば絶縁膜１０７に乗り上がるように形成する。
【００４３】
次いで、図５Ｂ（ｄ）に示すように、窒素雰囲気中又は真空中で熱処理を行って、金属膜１０５をリフローさせる。この結果、ピット１１０内に金属膜１０５が流れ込み、ピット１１０内の金属膜１０５の量が増加し、好ましくはピット１１０が金属膜１０５により埋め込まれる。金属膜１０５は、ピット１１０内でピット１１０外よりも厚くなる。リフロー前の金属膜１０５の厚さが３ｎｍ程度の場合、例えば、リフロー後のピット１１０内での金属膜１０５の厚さは５ｎｍ以上となる。リフローの温度は、例えば４５０℃程度〜６５０℃程度とする。
【００４４】
その後、図５Ｂ（ｅ）に示すように、金属膜１０５を酸化させて絶縁膜１０６を得る。金属膜１０５は、例えば酸素雰囲気中で熱処理することにより、酸化させることができる。オゾン又は酸素プラズマを用いて金属膜１０５を酸化させてもよい。窒素プラズマを用いて金属膜１０５を窒化させてもよい。金属膜１０５がＡｌ膜の場合、酸化アルミニウム膜又は窒化アルミニウム膜が得られる。絶縁膜１０６の厚さは金属膜１０５の厚さと同等である。
【００４５】
続いて、図５Ｂ（ｆ）に示すように、開口部１０８内の部分を含むゲート電極１１１を形成する。ゲート電極１１１の下面は開口部１０８内で絶縁膜１０６の上面と接する。ゲート電極１１１は、第２の実施形態と同様に、例えばリフトオフ法により形成することができる。
【００４６】
そして、必要に応じて保護膜及び配線等を形成して、化合物半導体装置を完成させる。
【００４７】
この方法によっても、金属膜１０５の形成、リフロー及び酸化又は窒化により絶縁膜１０６を形成しているため、絶縁膜１０６を過剰に厚くすることを回避して、相互コンダクタンスの低下を抑制しながらゲートリークを抑制することができる。
【００４８】
キャリア供給層１０４としてＩｎxＡｌyＧａ1-x-yＮ（０＜ｘ＜１、０＜ｙ＜１、０＜ｘ＋ｙ≦１）層を用いてもよい。この場合、ｘ＝０．１７かつｙ＝０．８３のとき、又は組成比がこれに近いときにキャリア供給層１０４がキャリア走行層１０３と格子整合するため、ひずみ応力が小さく信頼性が向上する。Ｇａを含む場合、つまり０＜ｘ＋ｙ＜１の場合は、キャリア供給層１０４とキャリア走行層１０３との格子定数の差が５％以内となる組成比になっていることが好ましい。
【００４９】
金属膜１０５としてＧａ膜を用いてもよく、絶縁膜１０６として酸化ガリウム膜を用いてもよい。キャリア走行層１０３とキャリア供給層１０４との間にＡｌＮ層等のスペーサ層を形成してもよく、キャリア供給層１０４とソース電極１１２、ドレイン電極１１３及び絶縁膜１０７との間にＧａＮ層等のキャップ層を形成してもよい。
【００５０】
用途にもよるが、ゲートリークの確実な抑制のために絶縁膜１０６の厚さは２ｎｍ以上であることが好ましく、４ｎｍ以上であることがより好ましい。相互コンダクタンスの低下の抑制のために、絶縁膜１０６の厚さはピット内で１０ｎｍ以下であることが好ましく、ピット外で３ｎｍ以下であることがより好ましい。ここで、絶縁膜１０６の厚さとは、基板の厚さ方向の寸法をいう。
【００５１】
ここで、第２の実施形態に関するシミュレーションの結果について、参考例と比較しながら説明する。参考例としては、第２の実施形態から絶縁膜１０６を除いた第１の比較例、及び第１の参考例に厚さが５ｎｍのゲート絶縁膜を追加した第２の参考例を用いた。第２の実施形態では絶縁膜１０６の厚さをピット１１０内で６ｎｍ、ピット１１０外で２ｎｍとした。これらのドレイン電圧とドレイン電流との関係（Ｉｄ−Ｖｄ曲線）を図６に示す。
【００５２】
図６（ａ）及び図６（ｂ）に示すように、第１の参考例と第２の参考例とを比較すると、ゲート絶縁膜がない第１の参考例において、ゲート電圧Ｖｇが−１Ｖ又は−２Ｖの場合にゲートリークが発生することが示された。ゲート絶縁膜がある第２の参考例ではドレイン電流が大幅に低下することも示された。その一方で、第２の実施形態によれば、ゲートリークが抑制され、第１の参考例と同程度のドレイン電流が得られることが示された。
【００５３】
（第４の実施形態）
次に、第４の実施形態について説明する。第４の実施形態は、ＨＥＭＴのディスクリートパッケージに関する。図７は、第４の実施形態に係るディスクリートパッケージを示す図である。
【００５４】
第４の実施形態では、図７に示すように、第２又は第３の実施形態のＨＥＭＴのＨＥＭＴチップ１２１０の裏面がはんだ等のダイアタッチ剤１２３４を用いてランド（ダイパッド）１２３３に固定されている。また、ドレイン電極１１３が接続されたドレインパッド１２２６ｄに、Ａｌワイヤ等のワイヤ１２３５ｄが接続され、ワイヤ１２３５ｄの他端が、ランド１２３３と一体化しているドレインリード１２３２ｄに接続されている。ソース電極１１２に接続されたソースパッド１２２６ｓにＡｌワイヤ等のワイヤ１２３５ｓが接続され、ワイヤ１２３５ｓの他端がランド１２３３から独立したソースリード１２３２ｓに接続されている。ゲート電極１１１に接続されたゲートパッド１２２６ｇにＡｌワイヤ等のワイヤ１２３５ｇが接続され、ワイヤ１２３５ｇの他端がランド１２３３から独立したゲートリード１２３２ｇに接続されている。そして、ゲートリード１２３２ｇの一部、ドレインリード１２３２ｄの一部及びソースリード１２３２ｓの一部が突出するようにして、ランド１２３３及びＨＥＭＴチップ１２１０等がモールド樹脂１２３１によりパッケージングされている。
【００５５】
このようなディスクリートパッケージは、例えば、次のようにして製造することができる。先ず、ＨＥＭＴチップ１２１０をはんだ等のダイアタッチ剤１２３４を用いてリードフレームのランド１２３３に固定する。次いで、ワイヤ１２３５ｇ、１２３５ｄ及び１２３５ｓを用いたボンディングにより、ゲートパッド１２２６ｇをリードフレームのゲートリード１２３２ｇに接続し、ドレインパッド１２２６ｄをリードフレームのドレインリード１２３２ｄに接続し、ソースパッド１２２６ｓをリードフレームのソースリード１２３２ｓに接続する。その後、トランスファーモールド法にてモールド樹脂１２３１を用いた封止を行う。続いて、リードフレームを切り離す。
【００５６】
（第５の実施形態）
次に、第５の実施形態について説明する。第５の実施形態は、ＨＥＭＴを備えたＰＦＣ（Power Factor Correction）回路に関する。図８は、第５の実施形態に係るＰＦＣ回路を示す結線図である。
【００５７】
ＰＦＣ回路１２５０には、スイッチ素子（トランジスタ）１２５１、ダイオード１２５２、チョークコイル１２５３、コンデンサ１２５４及び１２５５、ダイオードブリッジ１２５６、並びに交流電源（ＡＣ）１２５７が設けられている。そして、スイッチ素子１２５１のドレイン電極と、ダイオード１２５２のアノード端子及びチョークコイル１２５３の一端子とが接続されている。スイッチ素子１２５１のソース電極と、コンデンサ１２５４の一端子及びコンデンサ１２５５の一端子とが接続されている。コンデンサ１２５４の他端子とチョークコイル１２５３の他端子とが接続されている。コンデンサ１２５５の他端子とダイオード１２５２のカソード端子とが接続されている。また、スイッチ素子１２５１のゲート電極にはゲートドライバが接続されている。コンデンサ１２５４の両端子間には、ダイオードブリッジ１２５６を介してＡＣ１２５７が接続される。コンデンサ１２５５の両端子間には、直流電源（ＤＣ）が接続される。そして、本実施形態では、スイッチ素子１２５１に、第２又は第３の実施形態のＨＥＭＴが用いられている。
【００５８】
ＰＦＣ回路１２５０の製造に際しては、例えば、はんだ等を用いて、スイッチ素子１２５１をダイオード１２５２及びチョークコイル１２５３等に接続する。
【００５９】
（第６の実施形態）
次に、第６の実施形態について説明する。第６の実施形態は、ＨＥＭＴを備えた電源装置に関する。図９は、第６の実施形態に係る電源装置を示す結線図である。
【００６０】
電源装置には、高圧の一次側回路１２６１及び低圧の二次側回路１２６２、並びに一次側回路１２６１と二次側回路１２６２との間に配設されるトランス１２６３が設けられている。
【００６１】
一次側回路１２６１には、第５の実施形態に係るＰＦＣ回路１２５０、及びＰＦＣ回路１２５０のコンデンサ１２５５の両端子間に接続されたインバータ回路、例えばフルブリッジインバータ回路１２６０が設けられている。フルブリッジインバータ回路１２６０には、複数（ここでは４つ）のスイッチ素子１２６４ａ、１２６４ｂ、１２６４ｃ及び１２６４ｄが設けられている。
【００６２】
二次側回路１２６２には、複数（ここでは３つ）のスイッチ素子１２６５ａ、１２６５ｂ及び１２６５ｃが設けられている。
【００６３】
本実施形態では、一次側回路１２６１を構成するＰＦＣ回路１２５０のスイッチ素子１２５１、並びにフルブリッジインバータ回路１２６０のスイッチ素子１２６４ａ、１２６４ｂ、１２６４ｃ及び１２６４ｄに、第２又は第３の実施形態のＨＥＭＴが用いられている。一方、二次側回路１２６２のスイッチ素子１２６５ａ、１２６５ｂ及び１２６５ｃには、シリコンを用いた通常のＭＩＳ型ＦＥＴ（電界効果トランジスタ）が用いられている。
【００６４】
（第７の実施形態）
次に、第７の実施形態について説明する。第７の実施形態は、ＨＥＭＴを備えた増幅器に関する。図１０は、第７の実施形態に係る増幅器を示す結線図である。
【００６５】
増幅器には、ディジタル・プレディストーション回路１２７１、ミキサー１２７２ａ及び１２７２ｂ、並びにパワーアンプ１２７３が設けられている。
【００６６】
ディジタル・プレディストーション回路１２７１は、入力信号の非線形歪みを補償する。ミキサー１２７２ａは、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ１２７３は、第２又は第３の実施形態のＨＥＭＴを備えており、交流信号とミキシングされた入力信号を増幅する。なお、本実施形態では、例えば、スイッチの切り替えにより、出力側の信号をミキサー１２７２ｂで交流信号とミキシングしてディジタル・プレディストーション回路１２７１に送出できる。この増幅器は、高周波増幅器、高出力増幅器として使用することができる。
【００６７】
以下、本発明の諸態様を付記としてまとめて記載する。
【００６８】
（付記１）
キャリア走行層と、
前記キャリア走行層上方のＩｎxＡｌyＧａ1-x-yＮ（０＜ｘ＜１、０＜ｙ＜１、０＜ｘ＋ｙ≦１）のキャリア供給層と、
前記キャリア供給層上方のゲート電極と、
前記キャリア走行層と前記ゲート電極との間の絶縁膜と、
を有し、
前記キャリア供給層に平面視で前記ゲート電極と重なるピットが存在し、
前記ピットの内側が前記絶縁膜により覆われていることを特徴とする化合物半導体装置。
【００６９】
（付記２）
前記絶縁膜の平面視で前記ピットの内側にある部分は平面視で前記ピットの外側にある部分よりも厚いことを特徴とする付記１に記載の化合物半導体装置。
【００７０】
（付記３）
前記キャリア走行層と前記ゲート電極との間で前記絶縁膜と重なり合う第２の絶縁膜を有し、
前記ゲート電極の下面全体が前記絶縁膜又は前記第２の絶縁膜の少なくとも一方と接していることを特徴とする付記１又は２に記載の化合物半導体装置。
【００７１】
（付記４）
前記キャリア走行層内でのキャリアの移動方向において、平面視で前記絶縁膜の輪郭が前記ゲート電極の輪郭の内側にあることを特徴とする付記１乃至３のいずれか１項に記載の化合物半導体装置。
【００７２】
（付記５）
前記絶縁膜は、酸化アルミニウム、窒化アルミニウム又は酸化ガリウムを含むことを特徴とする付記３又は４に記載の化合物半導体装置。
【００７３】
（付記６）
前記キャリア供給層の組成はＩｎＡｌＮで表されることを特徴とする付記１乃至５のいずれか１項に記載の化合物半導体装置。
【００７４】
（付記７）
前記ピットは前記絶縁膜により埋め込まれていることを特徴とする付記１乃至６のいずれか１項に記載の化合物半導体装置。
【００７５】
（付記８）
前記キャリア走行層上方のソース電極及びドレイン電極を有することを特徴とする付記１乃至７のいずれか１項に記載の化合物半導体装置。
【００７６】
（付記９）
付記１乃至８のいずれか１項に記載の化合物半導体装置を有することを特徴とする電源装置。
【００７７】
（付記１０）
付記１乃至８のいずれか１項に記載の化合物半導体装置を有することを特徴とする増幅器。
【００７８】
（付記１１）
キャリア走行層を形成する工程と、
前記キャリア走行層上方にＩｎxＡｌyＧａ1-x-yＮ（０＜ｘ＜１、０＜ｙ＜１、０＜ｘ＋ｙ≦１）のキャリア供給層を形成する工程と、
前記キャリア供給層上方にゲート電極を形成する工程と、
前記キャリア走行層と前記ゲート電極との間の絶縁膜を形成する工程と、
を有し、
前記キャリア供給層に平面視で前記ゲート電極と重なるピットが存在し、
前記絶縁膜は、前記ピットの内側が当該絶縁膜により覆われるように形成することを特徴とする化合物半導体装置の製造方法。
【００７９】
（付記１２）
前記絶縁膜の平面視で前記ピットの内側にある部分は平面視で前記ピットの外側にある部分よりも厚いことを特徴とする付記１１に記載の化合物半導体装置の製造方法。
【００８０】
（付記１３）
前記キャリア走行層と前記ゲート電極との間で前記絶縁膜と重なり合う第２の絶縁膜を形成する工程を有し、
前記ゲート電極の下面全体が前記絶縁膜又は前記第２の絶縁膜の少なくとも一方と接することを特徴とする付記１１又は１２に記載の化合物半導体装置の製造方法。
【００８１】
（付記１４）
前記絶縁膜を形成する工程は、
前記キャリア供給層上に金属膜を形成する工程と、
加熱により前記金属膜をリフローして、前記金属膜の平面視で前記ピットの外側にある部分を前記ピットの内側に流れ込ませる工程と、
前記リフローの後に前記金属膜を酸化又は窒化する工程と、
を有することを特徴とする付記１１乃至１３のいずれか１項に記載の化合物半導体装置の製造方法。
【符号の説明】
【００８２】
１００、５００：化合物半導体装置
１０３、５０３：キャリア走行層
１０４、５０４：キャリア供給層
１０５：金属膜
１０６、５０６：絶縁膜
１１０、５１０：ピット
１１１、５１１：ゲート電極
１１２：ソース電極
１１３：ドレイン電極
【図１】
0006493032.tif 000002
【図２】
0006493032.tif 000003
【図３Ａ】
0006493032.tif 000004
【図３Ｂ】
0006493032.tif 000005
【図３Ｃ】
0006493032.tif 000006
【図４】
0006493032.tif 000007
【図５Ａ】
0006493032.tif 000008
【図５Ｂ】
0006493032.tif 000009
【図６】
0006493032.tif 000010
【図７】
0006493032.tif 000011
【図８】
0006493032.tif 000012
【図９】
0006493032.tif 000013
【図１０】
0006493032.tif 000014