(57)【特許請求の範囲】
【請求項１】
直流の１次側から直流の２次側に電力を供給する電力供給ラインと、
前記電力供給ラインの電力の供給をオンオフするスイッチ回路と、
前記スイッチ回路のオンオフをする電源スイッチと、
前記スイッチ回路のオンオフを制御する制御回路と、
前記スイッチ回路をオフにするラッチ回路と、
前記ラッチ回路による前記スイッチ回路のオフを解除するラッチオフ回路と、
前記２次側のエラーを検出するエラー検出回路と、を有する電源制御装置を備え、
前記ラッチ回路は、
前記電源スイッチがオンし前記スイッチ回路をオンした後、前記電力供給ラインにより電力の供給を受けて前記制御回路が前記スイッチ回路をオンすると、前記電源スイッチの状態に係らず前記スイッチ回路はオンとされ、前記電源スイッチがオフであり、前記エラー検出回路がエラーを検出した場合、前記スイッチ回路をオフにして前記電力供給ラインによる電力の供給を停止させることにより、前記制御回路の動作を停止させ、
前記ラッチオフ回路は、
前記制御回路の動作の停止に伴い、前記ラッチ回路による前記スイッチ回路のオフを解除する、
ことを特徴とするプリンター。
【請求項２】
前記電源スイッチと前記制御回路とは、ワイヤードＯＲ回路に接続し、
前記ワイヤードＯＲ回路は、少なくとも前記電源スイッチ及び前記制御回路のいずれかが、前記スイッチ回路をオンにするオン信号を出力した場合、前記スイッチ回路にオン信号を出力し、
前記スイッチ回路は、出力される前記オン信号に基づいて、前記電力供給ラインの電力の供給をオンにする、
請求項１に記載のプリンター。
【請求項３】
前記制御回路は、前記２次側から電力の供給を受けて動作し、
前記制御回路は、前記２次側からの電力の供給の停止に伴い動作を停止し、
前記ラッチオフ回路は、前記制御回路の動作の停止に伴い、前記ラッチ回路による前記スイッチ回路のオフを解除する、
請求項１に又は２に記載のプリンター。
【請求項４】
前記ラッチ回路は、前記１次側から電力の供給を受けて動作し、
前記ラッチ回路は、前記ラッチオフ回路から前記スイッチ回路のオフを解除する信号が出力された場合、前記電力供給ラインの電力の供給の状態に係らず、前記スイッチ回路のオフを解除する動作を継続する、
請求項１から３のいずれか一項に記載のプリンター。
【請求項５】
前記１次側に接続されたＡＣアダプターから電力供給され、前記電力供給ラインにより前記２次側に配置された印刷部に電力供給をする、
請求項１から４のいずれか一項に記載のプリンター。
【請求項６】
直流の１次側から直流の２次側に電力を供給する電力供給ラインと、前記電力供給ラインの電力の供給をオンオフするスイッチ回路と、前記スイッチ回路のオンオフをする電源スイッチと、前記スイッチ回路のオンオフを制御する制御回路と、前記スイッチ回路をオフにするラッチ回路と、前記ラッチ回路による前記スイッチ回路のオフを解除するラッチオフ回路と、前記２次側のエラーを検出するエラー検出回路と、を有する電源制御装置を備えるプリンターの制御方法であって、
前記ラッチ回路は、
前記電源スイッチがオンし前記スイッチ回路をオンした後、前記電力供給ラインから電力の供給を受けて前記制御回路が前記スイッチ回路をオンすると、前記電源スイッチの状態に係らず前記スイッチ回路はオンとされ、前記電源スイッチがオフであり、前記エラー検出回路がエラーを検出した場合、前記スイッチ回路をオフにして前記電力供給ラインによる電力の供給を停止させることにより、前記制御回路の動作を停止させ、
前記ラッチオフ回路は、
前記制御回路の動作の停止に伴い、前記ラッチ回路による前記スイッチ回路のオフを解除する、
ことを特徴とするプリンターの制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリンター、及び、プリンターの制御方法に関する。
【背景技術】
【０００２】
従来、電力の供給を行う電源制御装置において、電力供給ラインに設けられるスイッチ回路をラッチ回路により制御し、電力の供給のオンオフを行う方法が知られている（例えば、特許文献１参照）。特許文献１に記載の方法によれば、ラッチ回路がＣＰＵから出力されるラッチ開始信号をラッチすることによりスイッチ回路をオフにすることで電力の供給をオフし、ラッチ回路が電位差検出回路から出力されたラッチ解除信号に基づいてラッチ状態を解除し、スイッチ回路をオンにすることで電力の供給をオンにする。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−１０９７４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、電源制御装置は、電源制御装置が備える電源スイッチに対し、ユーザーが操作することによって電力の供給のオンオフを行う構成に加え、電源制御装置が電力を供給するＣＰＵ等の制御回路によって電力の供給のオンオフを行う構成を備える場合がある。このような構成の電源制御装置は、例えばエラーが発生した場合に、ラッチ回路により電力の供給をオフにするが、一旦、ラッチ回路が動作すると、ラッチ回路の動作が解除できないことがあり、電力の供給のオンオフを適切に制御できない可能性がある。
そこで、本発明は、制御回路によって電力の供給のオンオフを行うことが可能な構成でも、電力の供給のオンオフを適切に制御できるようにすることを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明の電源制御装置は、直流の１次側から直流の２次側に電力を供給する電力供給ラインと、前記電力供給ラインの電力の供給をオンオフするスイッチ回路と、前記スイッチ回路のオンオフを制御する電源スイッチと、前記スイッチ回路をオフにするラッチ回路と、前記ラッチ回路による前記スイッチ回路のオフを解除するラッチオフ回路と、前記２次側のエラーを検出するエラー検出回路と、を備え、前記ラッチ回路は、前記電源スイッチがオンし前記スイッチ回路をオンした後、前記電力供給ラインにより電力の供給を受けて前記スイッチ回路のオンオフを制御する制御回路が前記スイッチ回路をオンすると、前記電源スイッチの状態に係らず前記スイッチ回路はオンとされ、前記電源スイッチがオフであり、前記エラー検出回路がエラーを検出した場合、前記スイッチ回路をオフにして前記電力供給ラインによる電力の供給を停止させることにより、前記制御回路の動作を停止させ、前記ラッチオフ回路は、前記制御回路の動作の停止に伴い、前記ラッチ回路による前記スイッチ回路のオフを解除する、ことを特徴とする。
これにより、制御回路により電力の供給のオンオフを行うことが可能な構成でも、電力の供給のオンオフを適切に制御できる。
【０００６】
また、本発明の電源制御装置は、前記電源スイッチと前記制御回路とは、ワイヤードＯＲ回路に接続し、前記ワイヤードＯＲ回路は、少なくとも前記電源スイッチ及び前記制御回路のいずれかが、前記スイッチ回路をオンにするオン信号を出力した場合、前記スイッチ回路にオン信号を出力し、前記スイッチ回路は、出力される前記オン信号に基づいて、前記電力供給ラインの電力の供給をオンにする構成としてもよい。
これにより、少なくとも電源スイッチ及び制御回路のいずれかの制御によって、１次側から２次側への電力の供給が制御できる。
【０００７】
また、本発明の電源制御装置は、前記制御回路は、前記２次側から電力の供給を受けて動作し、前記制御回路は、前記２次側からの電力の供給の停止に伴い動作を停止し、前記ラッチオフ回路は、前記制御回路の動作の停止に伴い、前記ラッチ回路による前記スイッチ回路のオフを解除する構成としてもよい。
これにより、電力の供給が停止した後、再度、電力が供給された場合でもラッチ回路はラッチ動作を行うことができる。
【０００８】
また、本発明の電源制御装置は、前記ラッチ回路は、前記１次側から電力の供給を受けて動作し、前記ラッチ回路は、前記ラッチオフ回路から前記スイッチ回路のオフを解除する信号が出力された場合、前記電力供給ラインの電力の供給の状態に係らず、前記スイッチ回路のオフを解除する動作を継続する構成としてもよい。
これにより、２次側からの電力の供給の停止後、動作が停止することなくスイッチ回路のオフを解除するため、電源スイッチの操作により確実に電力の供給ができる。
【０００９】
また、本発明の電源制御装置は、前記１次側に接続されたＡＣアダプターから電力供給され、前記電力供給ラインにより前記２次側に配置された印刷部に電力供給をする構成としてもよい。
これにより、電源制御装置は、プリンターに備えられ、印刷部により印刷を実行するプリンターに電力を供給する装置として適応できる。
【００１０】
上記目的を達成するために、本発明は、直流の１次側から直流の２次側に電力を供給する電力供給ラインと、前記電力供給ラインの電力の供給をオンオフするスイッチ回路と、前記スイッチ回路のオンオフを制御する電源スイッチと、前記スイッチ回路をオフにするラッチ回路と、前記ラッチ回路による前記スイッチ回路のオフを解除するラッチオフ回路と、前記２次側のエラーを検出するエラー検出回路と、を備える電源制御装置の制御方法であって、前記ラッチ回路は、前記電源スイッチがオンし前記スイッチ回路をオンした後、前記電力供給ラインから電力の供給を受けて前記スイッチ回路のオンオフを制御する制御回路が前記スイッチ回路をオンすると、前記電源スイッチの状態に係らず前記スイッチ回路はオンとされ、前記電源スイッチがオフであり、前記エラー検出回路がエラーを検出した場合、前記スイッチ回路をオフにして前記電力供給ラインによる電力の供給を停止させることにより、前記制御回路の動作を停止させ、前記ラッチオフ回路は、前記制御回路の動作の停止に伴い、前記ラッチ回路による前記スイッチ回路のオフを解除することを特徴とする。
これにより、制御回路により電力の供給のオンオフを行うことが可能な構成でも、電力の供給のオンオフを適切に制御できる。
【図面の簡単な説明】
【００１１】
【図１】電力供給システムの構成を示す図。
【図２】電源制御装置の構成を示す図。
【図３】正常時のプリンターの動作を示すフローチャート。
【図４】正常時のプリンターの各部の状態を示すタイミングチャート。
【図５】異常時のプリンターの各部の状態を示すタイミングチャート。
【図６】異常時のプリンターの動作を示すフローチャート。
【図７】異常時のプリンターの各部の状態を示すタイミングチャート。
【発明を実施するための形態】
【００１２】
図１は、電力供給システム１の構成を示す図である。図１に示す電力供給システム１は、内部において電力を供給するため直流の１次側回路と直流の２次側回路とから構成された電源回路を筐体で覆ったプリンター４を備える。電力供給システム１は、商用交流電源２からＡＣアダプター３を介して、プリンター４の１次側回路に電力を供給する。
【００１３】
ＡＣアダプター３は、商用交流電源２にケーブルを介して接続され、例えば１００ボルトの交流電圧を入力して、整流、平滑、及び、電圧変換し、２４ボルトの直流電圧をプリンター４にケーブルを介して供給する。ＡＣアダプター３は、プリンター４にコネクターを介して着脱可能に構成される。
【００１４】
プリンター４は、印刷ヘッドや搬送モーター等により構成される印刷部４４（図２）を備え、印刷部４４により印刷媒体に印刷を行う装置である。印刷部４４は、電力供給ライン１００のトランジスターＱＦ（スイッチ回路）を経由して電力が供給される。図１に示すように、プリンター４は、ＣＰＵ４１（制御回路）と、エラー検出回路４２と、電源制御装置４３とを備える。
【００１５】
ＣＰＵ４１は、プリンター４の各部を制御する制御回路である。ＣＰＵ４１は、図示せぬＲＯＭから制御プログラムを読み出して実行し、プリンター４の各部を制御する。ＣＰＵ４１は２次側回路に接続されており、電源制御装置４３から電力の供給を受けて動作する。また、ＣＰＵ４１は、電力の供給が停止した場合に、後述する信号を電源制御装置４３が備えるラッチオフ回路ＬＯＣ（図２）に出力する。
【００１６】
エラー検出回路４２は、プリンター４の内部に生じる所定のエラーを検出する。エラー検出回路４２が検出するエラーとしては、回路の短絡を示す短絡エラーや、供給する電圧が所定の電圧値を下回ったことを示す低電圧エラー、負荷に流れる電流が増大したことを示す過電流エラー等が挙げられる。エラー検出回路４２は、２次側回路の電圧や電流を監視しており上述のエラーの発生を検出すると、後述する信号を電源制御装置４３が備えるラッチ回路ＬＣ（図２）に出力する。なお、エラー検出回路４２は、電源制御装置４３に備えられる構成でもよい。
【００１７】
電源制御装置４３は、ケーブルを介してＡＣアダプター３と接続し、ＡＣアダプター３から入力された電力をドロッパー回路ＤＲにより降圧し、ＣＰＵ４１やエラー検出回路４２等のプリンター４の各部に供給する。電源制御装置４３は、プリンター４の外部に露出して設けられるロック型の電源スイッチＳＷ（図２）を備える。電源制御装置４３は、ユーザーの電源スイッチＳＷの操作に基づき、電力の供給のオンオフを行う。
【００１８】
図２は、電源制御装置４３の構成を示す図である。
【００１９】
図２に示すように、電源制御装置４３は、ＡＣアダプター３から出力された電力を降圧して、ＣＰＵ４１や、エラー検出回路４２等のプリンター４の各部に供給するための電力供給ライン１００を備える。以下の説明において、電力供給ライン１００に電力が入力される側を１次側とし、電力供給ライン１００が電力を出力する側を２次側とする。すなわち、１次側とは、商用交流電源２及びＡＣアダプター３から電力を供給される側を示し（直流の２４ボルト）、２次側とは、ＣＰＵ４１やエラー検出回路４２等のプリンター４の各部に電力を供給する側（直流の５ボルトまたは３．３ボルトなど）を示す。図２において、電力供給ライン１００は、１次側からＶｉｎの電圧を示す電力が入力され、２次側に電圧を下げるドロッパー回路ＤＲを介してＶｃｃの電圧を示す電力を供給する。
【００２０】
電源制御装置４３は、電力供給ライン１００に設けられた状態でトランジスターＱＦ（スイッチ回路）を備える。本実施形態では、トランジスターＱＦは、ＦＥＴにより構成される。トランジスターＱＦは、ゲートに出力される電圧に基づいて、オンオフの動作を行う。すなわち、トランジスターＱＦは、ゲートに「Ｈｉｇｈ」レベルの電圧（オン信号）が出力された場合、オンの動作を行い、ゲートに「Ｌｏｗ」レベルの電圧が出力された場合、オフの動作を行う。トランジスターＱＦがオンである場合、電力供給ライン１００は、１次側から２次側に電力を供給する。一方で、トランジスターＱＦがオフである場合、電力供給ライン１００は、１次側から２次側への電力の供給を停止する。
【００２１】
トランジスターＱＦのドレインには、２次側に供給する電圧を安定にするための電解コンデンサーＣが接続する。電解コンデンサーＣの一端は、トランジスターＱＦのドレインに接続し、他端は接地される。また、トランジスターＱＦのドレインには、印刷部４４が接続し、オンである場合に、印刷部４４に電力を供給する。トランジスターＱＦには、ドレインからソースの方向に電流が流れるような寄生ダイオードＤ２が存在する。
【００２２】
電力供給ライン１００の１次側には、電流を制限する抵抗Ｒ１を介して電源スイッチＳＷが接続される。図２に示すように、電源スイッチＳＷは、入力端子Ｔ１、出力端子Ｔ２、及び、操作部Ｓを備える。つまり、電源スイッチＳＷは、ユーザーの操作に基づいて、操作部Ｓの状態を、入力端子Ｔ１と出力端子Ｔ２との接続状態がオンとなる状態（以下、「オン状態」と表現する）と、入力端子Ｔ１と出力端子Ｔ２との接続状態がオフとなる状態（以下、「オフ状態」と表現する）とを切り替える。前述した通り、電源スイッチＳＷはロック式のスイッチであるため、ユーザーの操作をトリガーとして操作部Ｓの状態を切り替える。すなわち、電源スイッチＳＷは、操作部Ｓの状態がオフ状態である場合に、ユーザーの操作が行われると、操作部Ｓの状態をオフ状態からオン状態に切り替え、再度、ユーザーの操作が行われるまでオン状態を継続する。一方、電源スイッチＳＷは、操作部Ｓの状態がオン状態である場合に、ユーザーの操作が行われると、操作部Ｓの状態をオン状態からオフ状態に切り替え、再度、ユーザーの操作が行われるまでオフ状態を継続する。以下の説明において、「電源スイッチＳＷがオンである」ことは、操作部Ｓの状態がオン状態であることを示し、「電源スイッチＳＷがオフである」ことは、操作部Ｓがオフ状態であることを示す。
【００２３】
また、電源スイッチＳＷは、入力端子Ｔ１と出力端子Ｔ２との電位差を検出し、電位差が生じる場合に、ＣＰＵ４１とラッチオフ回路ＬＯＣとに信号を出力する。本実施形態において、電位差が生じる場合とは、電源スイッチＳＷがオフである場合を示す。したがって、電源スイッチＳＷは、オフである場合、ＣＰＵ４１とラッチオフ回路ＬＯＣとに信号を出力し、オンである場合、信号を出力しない。
【００２４】
図２に示すように、電源スイッチＳＷの入力端子Ｔ１は、抵抗Ｒ１に接続し、電源スイッチＳＷの出力端子Ｔ２は、ワイヤードＯＲ回路２００に接続する。
【００２５】
ワイヤードＯＲ回路２００は、電源スイッチＳＷの出力端子Ｔ２と、ダイオードＤ１を介して接続するＣＰＵ４１とがワイヤードＯＲ接続することにより形成される回路である。
【００２６】
図２に示すように、ワイヤードＯＲ回路２００には、トランジスターＱ１のベースが接続する。トランジスターＱ１は、ベースに出力される電圧に基づき、オンオフの動作を実行する。すなわち、トランジスターＱ１は、ワイヤードＯＲ回路２００から「Ｈｉｇｈ」レベルの電圧（オン信号）が出力された場合、オンの動作を実行し、一方で、ワイヤードＯＲ回路２００から「Ｌｏｗ」レベルの電圧が出力された場合、オフの動作を実行する。ワイヤードＯＲ回路２００から出力される電圧は、Ｖｉｎから抵抗Ｒ１を経由して電源スイッチＳＷに印加される電圧、又は／及び、ダイオードＤ１を経由してＣＰＵ４１から出力されるＰＳＣ信号の電圧である。つまり、トランジスターＱ１は、電源スイッチＳＷ又は／及びＣＰＵ４１から出力される電圧に基づき、オンオフの動作を実行する。例えば、電源スイッチＳＷがオン、又は、ＰＳＣ信号が「Ｈｉｇｈ」の電圧である場合、トランジスターＱ１は、ベースに「Ｈｉｇｈ」レベルの電圧が出力されるため、オンの動作を実行する。
【００２７】
トランジスターＱ１のコレクターは、抵抗Ｒ２及び抵抗Ｒ３を介し、電力供給ライン１００に接続し、トランジスターＱ１のエミッターは、接地される。抵抗Ｒ２と抵抗Ｒ３とが接続するノードＰ１には、トランジスターＱＦのゲートが接続する。したがって、電源スイッチＳＷ又は／及びＣＰＵ４１から「Ｈｉｇｈ」レベルの電圧がトランジスターＱ１のベースに出力されると、トランジスターＱ１がオン動作を実行し、ノードＰ１において電圧が生じる。そして、ノードＰ１に電圧が生じることにより、トランジスターＱＦのゲートに「Ｈｉｇｈ」レベルの電圧が出力され、トランジスターＱＦがオンになり、電力供給ライン１００は、１次側から２次側へ電力を供給する。つまり、電源スイッチＳＷ又は／及びＣＰＵ４１は、「Ｈｉｇｈ」レベルの電圧を出力することにより、トランジスターＱＦをオンにする。
【００２８】
前述した通り、ＣＰＵ４１は、ワイヤードＯＲ回路２００に電源スイッチＳＷ側からの電流の流入を防止するためのダイオードＤ１を介して接続する。まず、電源スイッチＳＷがオンになることにより、トランジスターＱ１はオンの動作を実行し、トランジスターＱＦがオンになり、電力供給ライン１００は１次側から２次側へ電力を供給する。ＣＰＵ４１は、１次側から２次側へ電力の供給が行われると、２次側から電力の供給を受けて動作し、トランジスターＱＦをオンにするための信号であるＰＳＣ信号を出力する。この後、電源スイッチＳＷがオフになっても、ワイヤードＯＲ回路２００により、ＣＰＵ４１は、「Ｈｉｇｈ」レベルの電圧のＰＳＣ信号を出力することによって、トランジスターＱ１をオンにし、トランジスターＱＦをオンにする。そして、ＣＰＵ４１は、トランジスターＱＦのオンにすることにより、１次側から２次側へ電力を供給する。
【００２９】
このように、ＣＰＵ４１は、電力供給ライン１００による１次側から２次側への電力の供給が行われると、２次側から電力の供給を受けて動作し、トランジスターＱＦをオンにするＰＳＣ信号を出力する。したがって、ＣＰＵ４１は、電源スイッチＳＷがオフからオンになり、１次側から２次側へ電力が供給された後、電源スイッチＳＷのオンオフの状態に係らず、ＰＳＣ信号により電力供給ライン１００による電力の供給を制御できる。そのため、例えば、電源スイッチＳＷの操作による電源投入の後、ユーザーが誤操作により電源スイッチＳＷをオフにした場合でも、ＣＰＵ４１のＰＳＣ信号により電力の供給を行うことができるため、直ちに、プリンター４がシャットダウンすることがない。
【００３０】
なお、ＣＰＵ４１は、電源スイッチＳＷがオンからオフになったことを検出してその変化をトリガーとして、タイマー等により所定期間をカウントし、所定期間の経過後に、ＰＳＣ信号の出力を止め「Ｌｏｗ」レベルの電圧とする。その結果、ワイヤードＯＲ回路２００の出力が「Ｌｏｗ」レベルの電圧となり、トランジスターＱＦをオフにし、２次側への電力の供給を絶ち、ＣＰＵ４１がダウンする。つまり、ＣＰＵ４１は、電源スイッチＳＷがオンからオフになった後、所定期間の経過後に、プリンター４のシャットダウンを行う。したがって、ユーザーは、所定期間内であれば、電源スイッチＳＷをオフからオンにすることで、プリンター４のシャットダウンを取り止めることができる。所定期間内に電源スイッチＳＷをユーザーがオンにしなければ、ＣＰＵ４１は、自動で、プリンター４のシャットダウンを行う。この所定期間は、データの更新等のシャットダウンを行う際に必要な動作の期間であり、事前のテストやシミュレーション等によって予め設定される。
【００３１】
図２に示すように、電源制御装置４３は、ラッチ回路ＬＣを備える。ラッチ回路ＬＣは、入力された信号を保持し、保持する信号に基づく制御を継続的に行う回路である。ラッチ回路ＬＣは、抵抗Ｒ４及び抵抗Ｒ５を介して電力供給ライン１００の１次側に接続する。抵抗Ｒ４と抵抗Ｒ５とが接続するノードＰ２には、トランジスターＱ２のベースが接続する。トランジスターＱ２のエミッターは、電力供給ライン１００の１次側に接続し、トランジスターＱ２のコレクターは、ノードＰ１に接続する。
【００３２】
ラッチ回路ＬＣは、「Ｈｉｇｈ」レベルの電圧をトランジスターＱ２のベースに出力することによって、トランジスターＱ２をオフにする。一方、ラッチ回路ＬＣは、「Ｌｏｗ」レベルの電圧をトランジスターＱ２のベースに出力することによって、トランジスターＱ２をオンにする。トランジスターＱ２がオンになると、ノードＰ１における電圧は、０ボルトとなる。したがって、トランジスターＱ２がオンになると、トランジスターＱＦのゲートとソース間が０ボルトとなるため、ゲートには、「Ｌｏｗ」レベルの電圧が出力されることとなり、トランジスターＱＦは、オフになる。つまり、電源スイッチＳＷがオン、又は、ＰＳＣ信号が「Ｈｉｇｈ」レベルであり、ワイヤードＯＲ回路２００によりトランジスターＱ１のオンが可能な場合であっても、ラッチ回路ＬＣは、トランジスターＱ２に「Ｌｏｗ」レベルの電圧を出力することによって、トランジスターＱＦをオフにし、優先的に電力供給ライン１００による電力の供給を停止する。
【００３３】
以下の説明において、ラッチ回路ＬＣがトランジスターＱ２に「Ｌｏｗ」レベルの電圧を出力し、トランジスターＱＦをオフにする動作を、オフ制御動作と表現する。
【００３４】
ラッチ回路ＬＣは、エラー検出回路４２の出力に基づいて、オフ制御動作を実行する。つまり、エラー検出回路４２は、エラーの発生を検出すると、ラッチ回路ＬＣにオフ制御動作の開始を指示する信号（以下、「オフ制御動作開始信号」と表現する）を出力する。そして、ラッチ回路ＬＣは、オフ制御動作開始信号が入力されると、オフ制御動作開始信号を保持し、「Ｌｏｗ」レベルの信号をトランジスターＱ２に継続的に出力する。これにより、電力供給ライン１００が１次側から２次側に電力を供給する際にエラーが発生した場合、トランジスターＱ１がオンの状態であっても、ラッチ回路ＬＣにより優先的に電力の供給を停止するため、エラーの拡大（エラーによる悪影響の拡大）を防止することができる。
【００３５】
図２に示すように、ラッチ回路ＬＣは、電力供給ライン１００の１次側から電力の供給（Ｖｉｎ）を受けて動作する。ラッチ回路ＬＣが１次側から電力の供給を受けて動作する構成であるのは、電力供給ライン１００の２次側の電力供給の状況に拘わらず、エラーの発生に対して確実に電力の供給を停止するためである。
【００３６】
詳述すると、仮にラッチ回路ＬＣが２次側から電力の供給を受けて動作する場合、ラッチ回路ＬＣは、エラーの発生により電力供給ライン１００の電力の供給の停止を行い、２次側への電力の供給の停止に伴い、オフ制御動作を停止する（ラッチ回路ＬＣの出力側がオープンコレクタ又はオープンドレインであるため、トランジスターＱ２にＶｉｎが印加されオンしない）。しかしながら、電源スイッチＳＷがオンであると、オフ制御動作の停止後、電源スイッチＳＷは、トランジスターＱ１をオンにし、トランジスターＱＦをオンにして電力供給ライン１００による電力の供給を開始する。電力の供給により２次側の回路が動作を開始される際、エラーの発生が継続していると、再度、エラー検出回路４２の検出によりラッチ回路ＬＣは、オフ制御動作を行う。このように、ラッチ回路ＬＣが２次側から電力の供給を受けて動作すると、エラーが発生しているにも係らず、トランジスターＱＦのオンオフを繰り返してしまい、電力の供給を確実に停止することができず、エラーの拡大の防止につながらない。したがって、ラッチ回路ＬＣは、２次側の電力供給の状況に拘わらず１次側から電力の供給を受けて動作する。
【００３７】
図２の電源制御装置４３の説明に戻り、電源制御装置４３は、ラッチオフ回路ＬＯＣを備える。ラッチオフ回路ＬＯＣは、電源スイッチＳＷ又は／及びＣＰＵ４１の制御信号の出力に基づき、ラッチ回路ＬＣのオフ制御動作を解除する回路である。ラッチオフ回路ＬＯＣはＩＣではなく、少なくとも抵抗及びトランジスターなどのディスクリート部品により構成される。ラッチオフ回路ＬＯＣは、電源スイッチＳＷ又はＣＰＵ４１の出力に基づき、オフ制御動作の解除を示す解除信号をラッチ回路ＬＣに出力する。ラッチ回路ＬＣは、解除信号が入力されると、解除信号を保持し、オフ制御動作を解除する。ラッチ回路ＬＣは、オフ制御動作を解除すると、再度、エラー検出回路４２からオフ制御動作開始信号の出力に基づいて、再度、オフ制御動作を実行する。
【００３８】
例えば、ラッチ回路ＬＣがオフ制御動作を実行している場合、ラッチオフ回路ＬＯＣが、解除信号を出力すると、ラッチ回路ＬＣは、オフ制御動作を解除する。すなわち、ラッチ回路ＬＣは、「Ｈｉｇｈ」レベルの電圧をトランジスターＱ２に出力しオフする。
ラッチオフ回路ＬＯＣは、電源スイッチＳＷから出力される信号に基づき、電源スイッチＳＷがオフである場合に、ラッチ回路ＬＣに解除信号を出力し、オフ制御動作を解除する。また、ラッチオフ回路ＬＯＣは、ＣＰＵ４１が出力する信号に基づき、解除信号をラッチ回路ＬＣに出力する。
【００３９】
以上の構成の下、電源制御装置４３を備えるプリンター４は、以下に示す動作を実行する。
【００４０】
まず、正常時のプリンター４の動作について説明する。ここで、正常時のプリンター４の動作とは、エラーの発生がない場合におけるプリンター４の動作を示す。
図３は、正常時のプリンター４の動作を示すフローチャートである。
【００４１】
ＡＣアダプター３がケーブルを介して商用交流電源２に接続され、また、ケーブルを介してプリンター４に接続されると、電源制御装置４３の１次側には、Ｖｉｎの電圧を示す電力が供給される（ステップＳＡ１）。すなわち、電源制御装置４３に、電力が入力される。
【００４２】
次いで、電源スイッチＳＷは、ユーザーの操作により、オフからオンになった場合（ステップＳＡ２：ＹＥＳ）、ワイヤードＯＲ回路２００を介してトランジスターＱ１に「Ｈｉｇｈ」レベルの電圧を出力する。つまり、電源スイッチＳＷは、トランジスターＱ１をオンにすることによりトランジスターＱＦをオンにして、ドロッパー回路ＤＲを介して、１次側から２次側へ電力を供給する（ステップＳＡ３）。
【００４３】
次いで、トランジスターＱＦのオンに伴い、１次側から２次側へ電力が供給されると、ＣＰＵ４１は、２次側から電力の供給を受けて動作し、ワイヤードＯＲ回路２００にＰＳＣ信号を出力する（ステップＳＡ４）。
【００４４】
次いで、電源スイッチＳＷは、ユーザーの操作により、オンからオフになった場合（ステップＳＡ５：ＹＥＳ）、トランジスターＱ１への「Ｈｉｇｈ」レベルの電圧の出力を停止する。ここで、電源スイッチＳＷからの「Ｈｉｇｈ」レベルの電圧の出力が停止されるが、ＣＰＵ４１からＰＳＣ信号がトランジスターＱ１に出力されているため、ワイヤードＯＲ回路２００の出力は「Ｈｉｇｈ」レベルの電圧を継続する。したがって、トランジスターＱ１とトランジスターＱＦはオンの状態を維持し、１次側から２次側への電力の供給は停止しない。
【００４５】
電源スイッチＳＷがオンからオフになった後、所定期間内に、再度、電源スイッチＳＷがオンにならない場合をＣＰＵ４１は検出し、ＰＳＣ信号の出力を止める（ステップＳＡ６）。電源スイッチＳＷがオフであり、且つ、ＣＰＵ４１によるＰＳＣ信号の出力は停止するので、ワイヤードＯＲ回路２００の出力は「Ｌｏｗ」レベルとなってトランジスターＱ１はオフし、トランジスターＱＦはオフになり、電力供給ライン１００は１次側から２次側への電力の供給を停止する（ステップＳＡ７）。
なお、この間、ラッチ回路ＬＣは、「Ｈｉｇｈ」レベルの電圧をトランジスターＱ２のベースに出力しており、トランジスターＱ２をオフにしている。
【００４６】
次に、正常時におけるプリンター４の各部の状態について説明する。
図４は、正常時におけるプリンター４の各部の状態を示すタイミングチャートである。図４（Ａ）は電源スイッチＳＷのオンオフの状態を示し、図４（Ｂ）はトランジスターＱＦのオンオフの状態を示し、図４（Ｃ）は電力供給ライン１００による電力の供給の状態を示し、図４（Ｄ）はＣＰＵ４１によるＰＳＣ信号の出力の状態を示す。
【００４７】
図４（Ａ）に示すように、タイミングｔ１において、ユーザーの操作により電源スイッチＳＷがオンになると、トランジスターＱ１がオンになり、タイミングｔ２において、トランジスターＱＦは、オンになる。
【００４８】
トランジスターＱＦがオンになると、図４（Ｃ）に示すように、タイミングｔ３において、電力供給ライン１００は、ドロッパー回路ＤＲを介して１次側から２次側へ電力を供給する。１次側から２次側へ電力が供給されると、ＣＰＵ４１は、２次側から電力の供給を受けて動作し、図４（Ｄ）に示すように、タイミングｔ４において、ＰＳＣ信号を出力する。
【００４９】
ここで、図４（Ａ）に示すように、タイミングｔ５において、ユーザーの操作により電源スイッチＳＷはオフになるとする。電源スイッチＳＷがオフになると、ＣＰＵ４１は、電源スイッチＳＷがオフになったことを検出し、タイマー等により所定期間のカウントを開始する。所定期間内に、ユーザーの操作によって電源スイッチＳＷがオンにならない場合、ＣＰＵ４１は、図４（Ｄ）に示すように、タイミングｔ６において、ＰＳＣ信号の出力を停止する。
【００５０】
ＣＰＵ４１によるＰＳＣ信号の出力が停止すると、ＣＰＵ４１からワイヤードＯＲ回路２００を介してトランジスターＱ１に対する「Ｈｉｇｈ」レベルの電圧が出力されなくなり、トランジスターＱＦは、図４（Ｂ）に示すように、タイミングｔ７において、オフになる。トランジスターＱＦがオフになると、電力供給ライン１００は、図４（Ｃ）に示すように、タイミングｔ８において、１次側から２次側への電力の供給を停止する。
【００５１】
このように、正常時では、電源スイッチＳＷ及びＣＰＵ４１によって電力の供給のオンオフを制御できる。そのため、電源スイッチＳＷがオンであり、ＣＰＵ４１がＰＳＣ信号を出力する際、ユーザーの誤操作により電源スイッチＳＷがオフになった場合でも、直ちに、プリンター４がシャットダウンすることがない。例えば、プリンター４が印刷を実行する際に、ユーザーが誤って電源スイッチＳＷをオフにした場合、直ちに、プリンター４が印刷の動作を停止することがない。ＣＰＵ４１は、所定の印刷をし、インクジェットヘッド等がホームポジションへ移動しキャップイングをするなど電源をオフにするための処理を終了するまで動作を続けることができる。また、ユーザーは、誤って電源スイッチＳＷをオフにした場合、所定期間内に、再度、電源スイッチＳＷをオンにすることで、１次側から２次側への電力の供給を継続でき、誤操作による印刷動作の停止を防止できる。
【００５２】
次に、異常時のプリンター４の各部の状態を説明する。ここで、異常時のプリンター４の各部の状態とは、エラーが発生した場合におけるプリンター４の各部の状態を示す。
【００５３】
図５は、異常時におけるプリンター４の各部の状態を示すタイミングチャートである。図５（Ａ）は電源スイッチＳＷのオンオフの状態を示し、図５（Ｂ）はエラー検出回路４２による検出の状態を示し、図５（Ｃ）はラッチ回路ＬＣによるオフ制御動作の状態を示し、図５（Ｄ）はトランジスターＱＦのオンオフの状態を示し、図５（Ｅ）は電力供給ライン１００による電力の供給の状態を示し、図５（Ｆ）はＣＰＵ４１によるＰＳＣ信号の出力の状態を示す。
【００５４】
ここで、図５を説明するにあたり、エラーが発生する際、電源スイッチＳＷがオンであることを前提とする。
【００５５】
ユーザーの操作により、電源スイッチＳＷがオンになると、電力供給ライン１００は、ドロッパー回路ＤＲを介して１次側から２次側へ電力の供給を行う。２次側に電力が供給されると、ＣＰＵ４１は、電力の供給を受けて動作し、ＰＳＣ信号を出力する。
【００５６】
電源スイッチＳＷがオンであり、ＣＰＵ４１がＰＳＣ信号を出力する場合に、図５（Ｂ）に示すように、タイミングｔ１において、エラー検出回路４２は、エラーの発生を検出するものとする。エラーの発生を検出すると、エラー検出回路４２は、ラッチ回路ＬＣにオフ制御動作開始信号を出力する。
【００５７】
エラー検出回路４２がオフ制御動作開始信号を出力すると、図５（Ｃ）に示すように、タイミングｔ２において、ラッチ回路ＬＣは、オフ制御動作を行う。前述した通り、オフ制御動作とは、ラッチ回路ＬＣがトランジスターＱ２に「Ｌｏｗ」レベルの電圧を出力し、トランジスターＱＦをオフにする動作である。この場合、電源スイッチＳＷがオンまたはＣＰＵ４１がＰＳＣ信号を出力し、ワイヤードＯＲ回路２００の出力が「Ｈｉｇｈ」レベルの電圧であり、トランジスターＱ１がオンの状態であっても、トランジスターＱＦをオフにすることができる。
【００５８】
ラッチ回路ＬＣがオフ制御動作を実行すると、図５（Ｄ）に示すように、タイミングｔ３において、トランジスターＱＦは、オンからオフになる。トランジスターＱＦがオフになると、図５（Ｅ）に示すように、タイミングｔ４において、電力供給ライン１００は、１次側から２次側への電力の供給を停止する。
【００５９】
２次側への電力の供給が停止すると、図５（Ｆ）に示すように、タイミングｔ５において、ＣＰＵ４１は電力の供給が絶たれ、動作を停止する、すなわち、ＣＰＵ４１は、ＰＳＣ信号の出力を停止する。エラー検出回路４２がＩＣで構成されている場合は、ＣＰＵ４１と同時に電力供給を絶たれて動作を停止する。エラー検出回路４２がディスクリートで構成されている場合は、内部のコンデンサーなどの電荷によりＣＰＵ４１よりやや遅れて動作を停止する。この場合、まだ電源スイッチＳＷがオンの状態を継続しているので、ワイヤードＯＲ回路２００の出力が「Ｈｉｇｈ」レベルの電圧であり、トランジスターＱ１がオンの状態を維持している。
【００６０】
ラッチ回路ＬＣがオフ制御動作を実行し、２次側への電力の供給が停止した後、タイミングｔ６において、ユーザーが電源スイッチＳＷをオンからオフにしたとする。電源スイッチＳＷがオンからオフに切り替えると、ラッチオフ回路ＬＯＣは、ラッチ回路ＬＣに解除信号を出力する。ラッチ回路ＬＣは、解除信号が入力されると、図５（Ｃ）に示すように、タイミングｔ７において、オフ制御動作を解除する。すなわち、ラッチ回路ＬＣは、トランジスターＱ２に「Ｈｉｇｈ」レベルの電圧を出力し、トランジスターＱ２をオフにする。
これによって、エラーが解消されていた場合に、再度、ユーザーが電源スイッチＳＷをオンにすることによって、１次側から２次側へ電力が供給される。
【００６１】
ラッチ回路ＬＣは、上述した理由から、１次側から電力の供給を受けて動作する。仮にラッチオフ回路ＬＯＣがない場合、オフ制御動作を解除するには１次側からラッチ回路ＬＣへ電力の供給を絶つ必要がある。したがって、仮にラッチオフ回路ＬＯＣがない場合、ラッチ回路ＬＣは、ＡＣアダプター３と商用交流電源２との接続を解消する、又は／及び、ＡＣアダプター３とプリンター４との接続を解消することによって、オフ制御動作が実行可能な電圧未満に低下させることによりオフ制御動作を解除する必要がある。また、上述した接続の解消を行った場合でも、電解コンデンサーＣ等のプリンター４が備えるコンデンサーに蓄えられた電荷がトランジスターＱＦの寄生ダイオードＤ２により１次側に流れる。したがって、しばらくの間、１次側からラッチ回路ＬＣへ電力の供給が続く。この間、ラッチ回路ＬＣは１次側から電力の供給を受け続け、動作するため、直ちにオフ制御動作を解除できない。そこで、電源スイッチＳＷのオフに伴い、ラッチオフ回路ＬＯＣによりラッチ回路ＬＣのオフ制御動作を解除することで、再度、電源スイッチＳＷをオンにすることにより、直ちに１次側から２次側への電力の供給を行うことができる。
【００６２】
前述した通り、電源制御装置４３は、電源スイッチＳＷ及び／又はＣＰＵ４１により、トランジスターＱＦのオンオフを制御できる、すなわち、電力供給ライン１００による電力の供給のオンオフを制御できる。特に、ＣＰＵ４１は、電源スイッチＳＷがオンからオフに切り替ってからの所定期間、ＰＳＣ信号によりトランジスターＱＦを制御し、電力の供給を行うことができる。
【００６３】
上述した異常時のプリンター４の動作は、電源スイッチＳＷがオンである場合に、エラーが発生した場合の動作である。しかしながら、エラーの発生は、電源スイッチＳＷがオンである場合に限らず、電源スイッチＳＷがオフでありＣＰＵ４１がＰＳＣ信号を出力する場合においてもトランジスターＱＦがオンであり電力の供給を行っているので、生ずることが考えられる。電源スイッチＳＷがオフであると、継続的に、ラッチオフ回路ＬＯＣがラッチ回路ＬＣに解除信号を出力するため、この場合にエラーが発生しても、ラッチ回路ＬＣにオフ制御動作を行わせることができない。つまり、ラッチ回路ＬＣは、エラーが発生し、オフ制御動作を開始しても、直ちにオフ制御動作を解除してしまう。
また、この場合にエラーが発生し、仮に、ラッチ回路ＬＣのオフ制御動作により電力の供給を停止したとしても、電源スイッチＳＷがオフであることから、ラッチ回路ＬＣのオフ制御動作を解除できず、電源スイッチＳＷをオンにしても電力の供給を行うことができない。
【００６４】
そこで、電源制御装置４３を備えるプリンター４は、電源スイッチＳＷがオフであり、ＣＰＵ４１がＰＳＣ信号を出力する場合にエラーが発生した際、以下に示す動作を実行する。
【００６５】
図６は、電源スイッチＳＷがオフであり、ＣＰＵ４１がＰＳＣ信号を出力する場合に、エラーが発生した際のプリンター４の動作を示すフローチャートである。
【００６６】
ＡＣアダプター３がケーブルを介して商用交流電源２に接続され、また、ケーブルを介してプリンター４に接続されると、電源制御装置４３の１次側には、Ｖｉｎの電圧を示す電力が供給される（ステップＳＢ１）。
【００６７】
次いで、電源スイッチＳＷは、ユーザーの操作により、オフからオンになった場合（ステップＳＢ２：ＹＥＳ）、ワイヤードＯＲ回路２００を介してトランジスターＱ１に「Ｈｉｇｈ」レベルの電圧を出力する。つまり、電源スイッチＳＷは、トランジスターＱ１をオンにすることによりトランジスターＱＦをオンにして、ドロッパー回路ＤＲを介して１次側から２次側へ電力を供給する（ステップＳＢ３）。
【００６８】
次いで、トランジスターＱＦのオンに伴い、１次側から２次側へ電力が供給されると、ＣＰＵ４１は、２次側から電力の供給を受けて動作し、ワイヤードＯＲ回路２００にＰＳＣ信号を出力する（ステップＳＢ４）。
【００６９】
次いで、電源スイッチＳＷは、ユーザーの操作により、オンからオフになった場合（ステップＳＢ５：ＹＥＳ）、トランジスターＱ１への「Ｈｉｇｈ」レベルの電圧の出力を停止する。但し、ＣＰＵ４１からのＰＳＣ信号により、ワイヤードＯＲ回路２００は「Ｈｉｇｈ」の電圧を出力するため、トランジスターＱ１とトランジスターＱＦはオンの状態を維持している。ＣＰＵ４１は、電源スイッチＳＷから入力される信号に基づき、電源スイッチＳＷのオンからオフを検出すると、ラッチオフ回路ＬＯＣに解除信号の出力の停止を示す信号を出力する。
【００７０】
ＣＰＵ４１が電源スイッチＳＷのオフ後タイマー等によりカウントする所定期間内に、エラーが発生すると、エラー検出回路４２は、ラッチ回路ＬＣにオフ制御動作開始信号を出力する（ステップＳＢ６）。次いで、ラッチ回路ＬＣは、入力されたオフ制御動作開始信号を保持し、オフ制御動作を実行する（ステップＳＢ７）。すなわち、ラッチ回路ＬＣは、ＣＰＵ４１によりラッチオフ回路ＬＯＣが解除信号の出力を停止されているので、トランジスターＱ２に「Ｌｏｗ」レベルの電圧を出力でき、トランジスターＱＦをオフにできる。トランジスターＱＦがオフになると、電源制御装置４３は、電力供給ライン１００による電力の供給を停止する（ステップＳＢ８）。ラッチ回路ＬＣは、ラッチオフ回路ＬＯＣが、電源スイッチＳＷがオフでも解除信号を出力しないため、オフ制御動作を実行できることになる。
【００７１】
このように、電源スイッチＳＷがオフであり、ＣＰＵ４１が動作する場合でも、エラーの発生に伴い、ラッチ回路ＬＣにオフ制御動作を行なわせることができる。したがって、電源スイッチＳＷがオフでありＣＰＵ４１が動作する場合において、エラーが発生した場合に、ラッチ回路ＬＣにより電力の供給を停止するため、エラーの拡大を防止できる。
【００７２】
１次側から２次側への電力の供給の停止に伴い、ＣＰＵ４１は、２次側からの電力の供給を受けなくなる。ＣＰＵ４１は、Ｖｃｃが所定の電圧まで降下していくのを検出するなど、所定の方法により２次側からの電力の供給の停止を検出し、Ｖｃｃの電圧降下により自身の動作の停止に伴い、停止する前にラッチオフ回路ＬＯＣに解除信号の出力を示す信号を出力する（ステップＳＢ８）。ＣＰＵ４１は、ラッチオフ回路ＬＯＣに当該信号を出力する場合、電解コンデンサーＣ等のプリンター４の備えるコンデンサーから電力の供給を受けて動作する。また、ＣＰＵ４１の出力端子がオープンコレクタ又はオープンドレインでプルアップ又はプルダウンに接続されていた場合、Ｖｃｃが電圧降下しＣＰＵ４１が動作を停止すると、ラッチオフ回路ＬＯＣに解除信号の出力をすることもできる。
【００７３】
ラッチオフ回路ＬＯＣは、Ｖｃｃの電圧降下により自身の動作が停止する前に、解除信号の出力を示す信号が入力されると、ラッチ回路ＬＣに、解除信号を出力する。ラッチ回路ＬＣは、解除信号が出力されると、解除信号を保持し、オフ制御動作を解除する。すなわち、ラッチ回路ＬＣは、トランジスターＱ２に「Ｈｉｇｈ」レベルの電圧を出力する。ラッチオフ回路ＬＯＣは、ディスクリート部品で構成されているので、ＣＰＵ４１が電圧降下により動作を停止した後もしばらくの間動作は可能である。
【００７４】
次に、異常時におけるプリンター４の各部の状態を説明する。
図７は、異常時におけるプリンター４の各部の状態を示すタイミングチャートである。図７（Ａ）は電源スイッチＳＷのオンオフの状態を示し、図７（Ｂ）はエラー検出回路４２の状態を示し、図７（Ｃ）はラッチ回路ＬＣによるオフ制御動作の状態を示し、図７（Ｄ）はトランジスターＱＦのオンオフの状態を示し、図７（Ｅ）は電力供給ライン１００による電力の供給の状態を示し、図７（Ｆ）はＣＰＵ４１によるＰＳＣ信号の出力の状態を示す。
【００７５】
ここで、図７を説明するにあたり、タイミングチャートのスタート時点において、電源スイッチＳＷがオフであり、ＣＰＵ４１が動作しＰＳＣ信号を出力することを前提とする。
【００７６】
図７（Ｂ）に示すように、タイミングｔ１において、エラー検出回路４２は、エラーの発生を検出する。タイミングｔ１は、ＣＰＵ４１が電源スイッチＳＷのオフをトリガーとしてカウントする所定期間内におけるタイミングである。エラー検出回路４２は、エラーを検出すると、ラッチ回路ＬＣにオフ制御動作開始信号を出力する。
【００７７】
エラー検出回路４２がオフ制御動作開始信号を出力すると、図７（Ｃ）に示すように、タイミングｔ２において、ラッチ回路ＬＣは、オフ制御動作を行う。
【００７８】
ラッチ回路ＬＣがオフ制御動作を実行すると、図７（Ｄ）に示すように、タイミングｔ３において、トランジスターＱＦは、オンからオフになる。トランジスターＱＦがオフになると、図７（Ｅ）に示すように、タイミングｔ４において、電力供給ライン１００は、１次側から２次側への電力の供給を停止する。
【００７９】
２次側への電力の供給が停止すると、タイミングｔ５の後において、ＣＰＵ４１は、動作を停止する。図７（Ｆ）に示すように、ＣＰＵ４１はＶｃｃの電圧降下を検出し、動作を停止する前のタイミングｔ５で、ＰＳＣ信号の出力を停止する。ＣＰＵ４１は、動作を停止する前に、ラッチオフ回路ＬＯＣに解除信号の出力を示す信号を出力する。また、ＣＰＵ４１の出力端子がオープンコレクタ又はオープンドレインでプルアップ又はプルダウンに接続されていた場合、タイミングｔ５でＶｃｃが電圧降下しＣＰＵ４１が動作を停止すると、ラッチオフ回路ＬＯＣに解除信号の出力をすることもできる。
【００８０】
ラッチオフ回路ＬＯＣは、解除信号の出力を示す信号が入力されると、ラッチ回路ＬＣに解除信号を出力する。ラッチ回路ＬＣは、解除信号が入力されると、図７（Ｃ）に示すように、タイミングｔ６において、オフ制御動作を解除する。すなわち、ラッチ回路ＬＣは、オフ制御動作を維持しない。これによって、エラーが解消されていた場合に、再度、ユーザーが電源スイッチＳＷをオンにすることによって、１次側から２次側へ電力が供給される。
【００８１】
このように、電源スイッチＳＷがオフでありＣＰＵ４１が動作する場合に、エラーの発生に伴うラッチ回路ＬＣのオフ制御動作を解除することができる。したがって、再度、電源スイッチＳＷをオンにすることで、直ちに１次側から２次側への電力の供給ができる。つまり、ＣＰＵ４１により電力の供給をオンオフする構成でも、ラッチ回路ＬＣのオフ制御動作を解除できるため、例えば、電源スイッチＳＷをオンにすることによる電力の供給ができる。
【００８２】
以上、説明したように、電源制御装置４３は、１次側から２次側に電力を供給する電力供給ライン１００と、電力供給ライン１００の電力の供給をオンオフするトランジスターＱＦ（スイッチ回路）と、トランジスターＱＦのオンオフを制御する電源スイッチＳＷと、トランジスターＱＦをオフにするラッチ回路ＬＣと、ラッチ回路ＬＣによるトランジスターＱＦのオフを解除するラッチオフ回路ＬＯＣと、を備える。なお、電源制御装置４３は、エラー検出回路４２を備える構成でもよい。ラッチ回路ＬＣは、電源スイッチＳＷがオフであり、電力供給ライン１００により電力の供給を受けてトランジスターＱＦのオンオフを制御するＣＰＵ４１（制御回路）が、電源スイッチＳＷの状態に係らず動作する際に、エラー検出回路４２がエラーを検出した場合、トランジスターＱＦをオフにして電力供給ライン１００による電力の供給を停止させることにより、ＣＰＵ４１の動作を停止させる。ラッチオフ回路ＬＯＣは、ＣＰＵ４１の動作の停止に伴い、ラッチ回路ＬＣによるトランジスターＱＦのオフを解除する。
【００８３】
これにより、ＣＰＵ４１により電力の供給のオンオフを行うことが可能な構成においてエラーが発生した場合でも、ＣＰＵ４１の動作の停止に伴い、ラッチ回路ＬＣのオフ制御動作を解除するため、再度、電源スイッチＳＷをオンにすることにより、電力の供給が再開する。つまり、ＣＰＵ４１により電力の供給のオンオフを行うことが可能な構成でも、電力の供給のオンオフを適切に制御できる。
【００８４】
また、電源スイッチＳＷとＣＰＵ４１とは、ワイヤードＯＲ回路２００に接続する。ワイヤードＯＲ回路２００は、少なくとも電源スイッチＳＷ及びＣＰＵ４１のいずれかが、トランジスターＱＦをオンにする「Ｈｉｇｈ」レベルの電圧（オン信号）を出力した場合、トランジスターＱ１に「Ｈｉｇｈ」レベルの電圧を出力する。そして、トランジスターＱＦは、トランジスターＱ１のオンに基づいて、電力供給ライン１００の電力の供給をオンにする。
【００８５】
これにより、少なくとも電源スイッチＳＷ及びＣＰＵ４１のいずれかの制御によって、１次側から２次側への電力の供給が制御できる。特に、電源スイッチＳＷがオフになった場合でも、ＣＰＵ４１により所定期間、電力の供給が保たれるため、電源スイッチＳＷの誤操作によりオフになった場合でも、直ちに、プリンター４がシャットダウンすることがない。
【００８６】
また、ＣＰＵ４１は、２次側からの電力の供給を受けて動作する。ＣＰＵ４１は、２次側からの電力の供給の停止に伴い動作を停止し、ラッチオフ回路ＬＯＣは、ＣＰＵ４１の動作の停止に伴い、ラッチ回路ＬＣにトランジスターＱＦのオフを解除する。
【００８７】
ＣＰＵ４１は、２次側から電力の供給を受けるため、電力の供給の停止に伴い、動作を停止する。そのため、ＣＰＵ４１は、例えば、誤動作等により、継続的に、ラッチオフ回路ＬＯＣへ解除信号の出力を示す信号を出力することがない。つまり、ラッチオフ回路ＬＯＣは、継続的に、ラッチ回路ＬＣに解除信号を出力することがない。したがって、ＣＰＵ４１の動作を停止することにより、再度、電力が供給されエラーが発生した場合でも、ラッチ回路ＬＣは、確実にオフ制御動作を行うことができる。
【００８８】
また、ラッチ回路ＬＣは、１次側から電力の供給を受けて動作する。ラッチ回路ＬＣは、ラッチオフ回路ＬＯＣから解除信号が出力された場合、電力供給ライン１００の電力の供給の状態に係らず、トランジスターＱＦのオフを解除する動作を継続する。
【００８９】
これにより、２次側への電力の供給の停止後、動作が停止することがなくトランジスターＱＦのオフを解除するため、電源スイッチＳＷの操作により確実に電力の供給ができる。
【００９０】
また、電源制御装置４３は、１次側に接続されたＡＣアダプター３から電力が供給され、電力供給ライン１００により２次側に配置された印刷部４４に電力を供給する。
【００９１】
これにより、印刷部４４が印刷の動作を行うために必要な電力を供給するため、電源制御装置４３は、印刷部４４により印刷を実行するプリンター４に電力を供給する装置として適応できる。また、電源制御部は、ＡＣアダプター３から電力が供給され、印刷部４４に電力を供給するため、プリンター４の備える装置としても適応できる。
【００９２】
上述した実施形態は、あくまで発明の一態様を示すものであり、本発明の範囲内で任意に変形および応用が可能である。
【００９３】
例えば、プリンター４は、インクジェット式や、ドットインパクト式、レーザー式、サーマル式等の各種の印刷装置に適応可能である。
【００９４】
また、例えば、上述した実施形態において、電力制御装置を備える装置をプリンター４として例示したが、本発明はこれに限定されない。例えば、電子機器或いは電機であってもよく、電源制御装置４３を備え、電源制御装置４３から電力の供給を受ける装置であれば本発明を適用できる。
【００９５】
また、例えば、図２に示した回路構成は一例であって、図に示した回路素子を同数または異なる数のＩＣで置き換える等の構成変更が可能であり、本発明の範囲において任意に変更可能である。
【符号の説明】
【００９６】
４１…ＣＰＵ（制御回路）、４３…電源制御装置、１００…電力供給ライン、２００…ワイヤードＯＲ回路、ＬＣ…ラッチ回路、ＬＯＣ…ラッチオフ回路、ＱＦ…トランジスター（スイッチ回路）、ＳＷ…電源スイッチ。
【図１】
0006551090.tif 000002
【図２】
0006551090.tif 000003
【図３】
0006551090.tif 000004
【図４】
0006551090.tif 000005
【図５】
0006551090.tif 000006
【図６】
0006551090.tif 000007
【図７】
0006551090.tif 000008