(57)【特許請求の範囲】
【請求項１】
第１の絶縁層と複数の第１の端子と複数の第１の配線と複数の抵抗の測定に用いる端子とを有する第１の基板と、第２の絶縁層と複数の第２の端子と複数の第２の配線とを有する第２の基板と、を用意し、
前記第１の絶縁層の一方の面に前記複数の第１の端子が設けられ、前記第１の絶縁層の他方の面に前記複数の第１の配線及び前記複数の抵抗の測定に用いる端子が設けられ、
前記複数の第１の配線の各々は、前記第１の絶縁層を貫通して、前記複数の第１の端子の各々と接続され、
前記第１の基板の一方の面に前記複数の第１の端子が設けられ、前記第１の基板の他方の面に前記複数の第１の配線及び前記複数の抵抗の測定に用いる端子が設けられ、
前記第２の絶縁層の一方の面に前記複数の第２の端子が設けられ、前記第２の絶縁層の他方の面に前記複数の第２の配線が設けられ、
前記複数の第２の配線の各々は、前記第２の絶縁層を貫通して、前記複数の第２の端子の各々と接続され、
前記第２の基板の一方の面に前記複数の第２の端子が設けられ、前記第２の基板の他方の面に前記複数の第２の配線が設けられ、
前記複数の第１の端子のうちの２つは、前記複数の第１の配線の一により互いに接続され、
前記複数の第２の端子のうちの２つは、前記複数の第２の配線の一により互いに接続され、
前記第１の絶縁層の前記一方の面と前記第２の絶縁層の前記一方の面とが対向するように、前記第１の基板と前記第２の基板を向かい合わせ、前記複数の第１の端子の一と、前記複数の第２の端子の一とを導電性粒子を用いて接続することで、前記複数の第１の端子、前記複数の第１の配線、前記複数の第２の端子及び前記複数の第２の配線を介した直列接続を形成し、
前記直列接続の一方の端子と他方の端子間の抵抗値を測定することで、導通状態の試験を行うことを特徴とする試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、装置、表示装置及び電子機器に関する。
【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。または、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法に関する。
【背景技術】
【０００３】
電子デバイスにおける部品接続の手法として、はんだやコネクタを用いた接続の他、異方性導電フィルムを用いた手法が用いられている。異方性導電フィルムは、接続端子の間隔が狭い回路基板同士を正確に接続することが可能であるため、微細な端子パターンを有する回路基板の実装に有用である。異方性導電フィルムは、例えば液晶表示装置において、液晶表示パネルと、ＩＣチップやフレキシブルプリント基板との接続に用いられている。
【０００４】
異方性導電フィルムを用いて端子間の接続を行う場合、接続されるべき端子同士が導通状態となっているかを確認するための試験が行われる。特許文献１には、回路基板とフレキシブルプリント基板又はドライバＩＣとを、異方性導電フィルムを用いた圧着方式で接続する場合において、圧着端子と接続されたテスト端子を用いて圧着抵抗の測定を行う手法が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１２−２２６０５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
端子同士を接続する際の導通状態の試験は、端子間の抵抗値の測定等により行うことができる。しかしながら、端子の接続部が複数存在する場合、全ての接続部において個別に導通状態の試験を行う必要があり、試験に要する時間や工程の増加、及び試験を行うための回路の複雑化が懸念される。電子デバイスの多機能化に伴って端子数が増加すると、この問題はより顕著になる。
【０００７】
また、電子デバイスの微細化に伴い端子の間隔が小さくなると、異方性導電フィルム等を用いた接続であっても、意図しない端子の短絡が生じ得る。この場合、導通状態の試験や電子デバイスの動作に支障をきたす可能性がある。
【０００８】
また、特許文献１のように、ドレイン基板やゲート基板などの回路基板を設計した後に導通状態の試験を行う場合、試験によって回路基板の端子パターンが不適切であることが判明した際は、回路基板の設計変更が必要となり、製造コストが増大してしまう。
【０００９】
上記の技術背景の下、本発明の一態様は、新規な装置の提供を課題の一つとする。または、本発明の一態様は、導通状態の試験に要する時間又は工程が削減された装置の提供を課題の一つとする。または、本発明の一態様は、信頼性の高い装置の提供を課題の一つとする。また、本発明の一態様は、歩留りの高い装置の提供を課題の一つとする。または、本発明の一態様は、面積の縮小が可能な装置の提供を課題の一つとする。
【００１０】
なお、本発明の一態様は、必ずしも上記の課題の全てを解決する必要はなく、少なくとも一の課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在を妨げるものではない。これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１１】
本発明の一態様にかかる装置は、第１の基板と、第２の基板と、を有し、第１の基板は、第１の端子と、第２の端子と、を有し、第２の基板は、第３の端子と、第４の端子と、配線と、を有し、第３の端子及び第４の端子は、配線と電気的に接続され、第１の端子と第３の端子によって形成された第１の接続部と、第２の端子と第４の端子によって形成された第２の接続部は、直列に接続され、第１の接続部及び第２の接続部が導通状態となることにより、第１の端子と第２の端子が導通状態となる装置である。
【００１２】
さらに、本発明の一態様にかかる装置は、第１の基板は、第１の端子及び第２の端子と隣接する第５の端子を有し、第２の基板は、第３の端子及び第３の端子と隣接する第６の端子を有し、第５の端子と第６の端子によって形成された第３の接続部は、第１の接続部及び第２の接続部と接続されていない装置であってもよい。
【００１３】
さらに、本発明の一態様にかかる装置は、第１の端子と第２の端子との間の抵抗値を測定することにより、第１の端子と第３の端子の導通状態、及び第２の端子と第４の端子の導通状態の試験を行う機能を有する装置であってもよい。
【００１４】
また、本発明の一態様にかかる表示装置は、上記第１の基板と同一の端子パターンを有する第１の回路基板と、上記第２の基板と同一の端子パターンを有する第２の回路基板と、を有する表示装置であってもよい。
【００１５】
また、本発明の一態様にかかる電子機器は、上記表示装置と、スピーカー、操作キー、センサ、又はマイクロフォンと、を有する電子機器あってもよい。
【発明の効果】
【００１６】
本発明の一態様により、新規な装置を提供することができる。または、本発明の一態様により、導通状態の試験に要する時間又は工程が削減された装置を提供することができる。または、本発明の一態様により、信頼性の高い装置を提供することができる。または、本発明の一態様により、歩留りの高い装置を提供することができる。または、本発明の一態様により、面積の縮小が可能な装置を提供することができる。
【００１７】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００１８】
【図１】装置の構成の一例を説明する図。
【図２】装置の構成の一例を説明する図。
【図３】装置の構成の一例を説明する図。
【図４】装置の構成の一例を説明する図。
【図５】装置の構成の一例を説明する図。
【図６】表示装置の構成の一例を説明する図。
【図７】表示装置の構成の一例を説明する図。
【図８】表示装置の構成の一例を説明する図。
【図９】表示装置の構成の一例を説明する図。
【図１０】表示装置の構成の一例を説明する図。
【図１１】トランジスタの構成の一例を説明する図。
【図１２】トランジスタの構成の一例を説明する図。
【図１３】トランジスタの構成の一例を説明する図。
【図１４】トランジスタの構成の一例を説明する図。
【図１５】表示モジュールの構成を説明する図。
【図１６】電子機器を説明する図。
【発明を実施するための形態】
【００１９】
以下、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の実施の形態における説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【００２０】
また、本発明の一態様は、変換回路の他、ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）タグ、表示装置、撮像装置、集積回路を含むあらゆる装置が、その範疇に含まれる。また、表示装置には、液晶表示装置、有機発光素子に代表される発光素子を各画素に備えた発光装置、電子ペーパー、ＤＭＤ（Ｄｉｇｉｔａｌ  Ｍｉｃｒｏｍｉｒｒｏｒ  Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）など、集積回路を有する表示装置が、その範疇に含まれる。
【００２１】
なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いることがある。
【００２２】
また、本明細書等においては、ある一つの実施の形態において述べる図または文章において、その一部分を取り出して、発明の一態様を構成することは可能である。したがって、ある部分を述べる図または文章が記載されている場合、その一部分の図または文章を取り出した内容も、発明の一態様として開示されているものであり、発明の一態様を構成することが可能であるものとする。そして、その発明の一態様は明確であると言える。そのため、例えば、能動素子（トランジスタなど）、配線、受動素子（容量素子など）、導電層、絶縁層、半導体層、部品、装置、動作方法、製造方法などが単数もしくは複数記載された図面または文章において、その一部分を取り出して、発明の一態様を構成することが可能であるものとする。例えば、Ｎ個（Ｎは整数）の回路素子（トランジスタ、容量素子等）を有して構成される回路図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の回路素子（トランジスタ、容量素子等）を抜き出して、発明の一態様を構成することは可能である。別の例としては、「Ａは、Ｂ、Ｃ、Ｄ、Ｅ、または、Ｆを有する」と記載されている文章から、一部の要素を任意に抜き出して、「Ａは、ＢとＥとを有する」、「Ａは、ＥとＦとを有する」、「Ａは、ＣとＥとＦとを有する」、または、「Ａは、ＢとＣとＤとＥとを有する」などの発明の一態様を構成することは可能である。
【００２３】
また、本明細書等においては、ある一つの実施の形態において述べる図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概念を導き出すことは、当業者であれば容易に理解される。したがって、ある一つの実施の形態において述べる図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概念も、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。そして、その発明の一態様は、明確であると言える。
【００２４】
また、本明細書等においては、少なくとも図に記載した内容（図の中の一部でもよい）は、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。したがって、ある内容について、図に記載されていれば、文章を用いて述べていなくても、その内容は、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。同様に、図の一部を取り出した図についても、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。そして、その発明の一態様は明確であると言える。
【００２５】
また、明細書の中の文章や図面において規定されていない内容について、その内容を除くことを規定した発明の一態様を構成することが出来る。または、ある値について、上限値と下限値などで示される数値範囲が記載されている場合、その範囲を任意に狭めることで、または、その範囲の中の一点を除くことで、その範囲を一部除いた発明の一態様を規定することができる。これらにより、例えば、従来技術が本発明の一態様の技術的範囲内に入らないことを規定することができる。
【００２６】
また、本明細書等においては、能動素子（トランジスタなど）、受動素子（容量素子など）などが有するすべての端子について、その接続先を特定しなくても、当業者であれば、発明の一態様を構成することは可能な場合がある。つまり、接続先を特定しなくても、発明の一態様が明確であると言える。そして、接続先が特定された内容が、本明細書等に記載されている場合、接続先を特定しない発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。特に、端子の接続先の候補が複数存在する場合には、その端子の接続先を特定の箇所に限定する必要はない。したがって、能動素子（トランジスタなど）、受動素子（容量素子など）などが有する一部の端子についてのみ、その接続先を特定することによって、発明の一態様を構成することが可能な場合がある。
【００２７】
また、本明細書等においては、ある回路について、少なくとも接続先を特定すれば、当業者であれば、発明を特定することが可能な場合がある。または、ある回路について、少なくとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。つまり、機能を特定すれば、発明の一態様が明確であると言える。そして、機能が特定された発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。したがって、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。または、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。
【００２８】
また、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
【００２９】
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【００３０】
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
【００３１】
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
【００３２】
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ａから出力された信号がＢへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
【００３３】
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。
【００３４】
なお、図面上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
【００３５】
（実施の形態１）
本実施の形態では、本発明の一態様に係る装置の構成例について説明する。本発明の一態様は、第１の回路基板と第２の回路基板とが接続された装置の作製にあたり、第１の回路基板と同一の端子パターンを有する第１の試験用の基板と、第２の回路基板と同一の端子パターンを有する第２の試験用の基板とを接続し、その導通状態の試験を行うことにより、第１の回路基板と第２の回路基板の接続を正確に行うことができるかを予め確認することが可能な装置に関する。なお、上記回路基板には、表示装置の駆動回路や、フレキシブルプリント基板などが含まれる。
【００３６】
図１（Ａ）に、本発明の一態様に係る装置１０の構成例を示す。装置１０は、基板２０、基板３０を有する。
【００３７】
基板２０は、絶縁層２１の一方の表面上に設けられた複数の端子２２、複数の配線２３、複数の端子２４を有する。なお、ここでは基板２０が８個の端子２２（端子２２ａ乃至２２ｈ）、５本の配線２３（配線２３ａ乃至２３ｅ）、４個の端子２４（端子２４ａ乃至２４ｄ）を有する構成例を示すが、端子２２、配線２３、端子２４の個数はこれに限られず、任意の数とすることができる。基板２０は、第１の試験用の基板として用いることができる。
【００３８】
基板３０は、絶縁層３１の一方の表面上に設けられた複数の端子３２、複数の配線３３を有する。なお、ここでは基板３０が８個の端子３２（端子３２ａ乃至３２ｈ）、４本の配線３３（配線３３ａ乃至３３ｄ）を有する構成例を示すが、端子３２、配線３３の個数はこれに限られず、任意の数とすることができる。基板３０は、第２の試験用の基板として用いることができる。
【００３９】
装置１０は、基板２０が有する端子２２と、基板３０が有する端子３２とを正確に接続することができるかの試験を行う機能を有する。以下、基板２０、３０の詳細について説明する。
【００４０】
端子２２は、絶縁層２１の一方の表面上に所定の間隔で複数設けられている。そして、複数の端子２２はそれぞれ、基板３０が有する複数の端子３２のいずれかと接続される。例えば、図１（Ａ）に図示されるように、端子２２ａは、端子３２ａと重なる位置に設けられ、後述する導電性粒子等を介して端子３２ａと接続される。同様に、端子２２ｂ乃至２２ｈもそれぞれ、端子３２ｂ乃至３２ｈと接続される。
【００４１】
配線２３は、端子２２同士、又は端子２２と端子２４を接続する機能を有する。具体的には、配線２３ａは端子２２ａ、端子２４ａ、端子２４ｂと接続されている。配線２３ｂは、端子２２ｂ、端子２２ｃと接続されている。配線２３ｃは、端子２２ｄ、端子２２ｅと接続されている。配線２３ｄは、端子２２ｆ、端子２２ｇと接続されている。配線２３ｅは、端子２２ｈ、端子２４ｃ、端子２４ｄと接続されている。なお、ここでは図示しないが、基板２０には、配線２３と接続されていない端子２２が設けられていてもよい。
【００４２】
端子２４は、抵抗の測定に用いる端子である。基板２０には４つの端子２４（端子２４ａ乃至２４ｄ）が設けられており、端子２４ａ、２４ｂと端子２４ｃ、２４ｄとの間の抵抗を、これらの端子と接続された回路（図示せず）を用いて、４端子法により測定することができる。なお、抵抗の測定は４端子法に限られず、例えば２端子法により行うこともできる。その場合、端子２４ａ、２４ｂの一方、及び端子２４ｃ、２４ｄの一方を省略することができる。測定される抵抗値が１ＭΩ以下である場合は、４端子法により測定することが好ましい。なお、端子２４の一部又全ては、基板３０に設けることもできる。
【００４３】
端子３２は、絶縁層３１の一方の表面上に所定の間隔で複数設けられている。上述の通り、複数の端子３２はそれぞれ、後述する導電性粒子等を介して基板２０に設けられた複数の端子２２のいずれかと接続される。
【００４４】
配線３３は、端子３２同士を接続する機能を有する。具体的には、配線３３ａは、端子２２ａ、端子２２ｂと接続されている。配線３３ｂは、端子３２ｃ、端子３２ｄと接続されている。配線３３ｃは、端子３２ｅ、端子３２ｆと接続されている。配線３３ｄは、端子３２ｇ、端子３２ｈと接続されている。なお、ここでは図示しないが、基板３０には、配線３３と接続されていない端子３２が設けられていてもよい。
【００４５】
端子２２、配線２３、端子２４、端子３２、配線３３の材料は特に限定されず、様々な導電性を有する材料を用いることができる。導電性を有する材料としては、例えば、チタン、モリブデン、タングステン、アルミニウム、銅、銀、金、ニッケル、白金、パラジウム、イリジウム、ロジウム、タンタル、カドミウム、亜鉛、鉄、シリコン、ゲルマニウム、ジルコニウム、バリウムから選ばれた元素、又はこれらの元素を主成分とする合金材料、化合物材料、窒化物材料、酸化物材料などを用いることができる。
【００４６】
窒化物材料としては、窒化タンタル、窒化チタンなどを用いることができる。また、酸化物材料としては、インジウム錫酸化物、酸化珪素を含むインジウム錫酸化物、酸化亜鉛等を用いることができる。また、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物、ガリウム（Ｇａ）を含む酸化亜鉛、酸化スズ（ＳｎＯ２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いてもよい。
【００４７】
また、半導体に不純物元素などを添加して導電性を付与した半導体膜などを用いることもできる。例えばリン等の不純物元素をドーピングした多結晶シリコン膜などを用いることができる。
【００４８】
さらに、導電性高分子（導電性ポリマーともいう）を用いることもできる。導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリン及びまたはその誘導体、ポリピロール及びまたはその誘導体、ポリチオフェン及びまたはその誘導体、これらの２種以上の共重合体などを用いることができる。
【００４９】
図１（Ｂ）に、端子２２と端子３２が接続された状態の装置１０の断面構造を示す。ここでは、端子２２ａと端子３２ａの接続部、及び端子２２ｂと端子３２ｂの接続部について説明するが、他の端子の接続部も同様の構成とすることができる。
【００５０】
図１（Ｂ）に示すように、絶縁層２５の一方の面上に端子２２ａ、２２ｂが設けられ、絶縁層３５の一方の面上に端子３２ａ、３２ｂが設けられている。また、端子２２ａは絶縁層２５の他方の面上に設けられた配線２３ａと接続され、端子２２ｂは絶縁層２５の他方の面上に設けられた配線２３ｂと接続されている。また、端子３２ａ及び端子３２ｂは、絶縁層３５の他方の面上に設けられた配線３３ａと接続されている。そして、端子２２ａと端子３２ａ、及び端子２２ｂと端子３２ｂは、異方性導電層４０を介して互いに対向するように配置されている。なお、絶縁層２５、３５は省略することもできる。
【００５１】
異方性導電層４０としては、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）や、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ）などを用いることができる。異方性導電層４０として、熱硬化性、熱硬化性、又は光硬化性を有する樹脂４１に、導電性粒子４２を混ぜ合わせたペースト状又はシート状の材料を硬化させたものを用いることができる。異方性導電層４０は、光照射や熱圧着によって異方性の導電性を示す材料となる。導電性粒子４２としては、例えば球状の有機樹脂を、Ａｕ、Ｎｉ、Ｃｏなどを含む薄膜状の金属で被覆した粒子を用いることができる。
【００５２】
端子２２ａは導電性粒子４２を介して端子３２ａと接続され、端子２２ｂは導電性粒子４２を介して端子３２ｂと接続される。端子２２ａと端子３２ａが接続される領域を接続部５０ａ、端子２２ｂと端子３２ｂが接続される領域を接続部５０ｂとする。このように、端子２２と端子３２とが接続されることにより、基板２０と基板３０の接続が行われる。
【００５３】
なお、接続部５０において、端子２２は全面が端子３２と重なるように配置してもよいし、一部が端子３２と重なるように配置してもよい。また、導電性粒子４２が端子２２及び端子３２と接していれば、端子２２と端子３２は重ならなくてもよい。
【００５４】
ここで、端子３２ａと端子３２ｂは配線３３ａを介して接続されている。そのため、接続部５０ａと接続部５０ｂは、配線２３ａと配線２３ｂとの間に直列に接続される。そして、第１の接続部５０ａと第２の接続部５０ｂが導通状態となることにより、端子２２ａと端子２２ｂが導通状態となる。なお、端子２２ｃ乃至２２ｈと端子３２ｃ乃至３２ｈとの接続部も、同様に直列に接続される。
【００５５】
図２に、装置１０の全体の断面構造を示す。
【００５６】
図２において、端子２２ａ乃至２２ｈは端子３２ａ乃至３２ｈと接続され、これにより接続部５０ａ乃至５０ｈが構成される。また、端子２２ｂ乃至２２ｇはそれぞれ、隣接する端子２２と配線２３を介して接続されている。また、端子３２ａ乃至３２ｈはそれぞれ、隣接する端子３２と配線３３を介して接続されている。また、端子２２ａは配線２３ａを介して端子２４ａ、２４ｂと接続されており、端子２２ｈは配線２３ｅを介して端子２４ｃ、２４ｄと接続されている。従って、基板２０と基板３０が貼り合わされると、複数の接続部５０ａ乃至５０ｈは、端子２４ａ、２４ｂと端子２４ｃ、２４ｄとの間において、隣接する接続部５０との間に交互に設けられた配線２３と配線３３により、直列に接続される。
【００５７】
ここで、端子２４ａ、２４ｂと端子２４ｃ、２４ｄとの間の抵抗値は、接続部５０ａ乃至５０ｈの導通状態によって異なる値となる。具体的には、接続部５０ａ乃至５０ｈの全てにおいて端子２２と端子３２が導通状態である場合、端子２４ａ、２４ｂと端子２４ｃ、２４ｄは導通状態となり、抵抗値は小さくなる。一方、接続部５０ａ乃至５０ｈのいずれかにおいて、端子２２と端子３２が非導通状態であると、端子２４ａ、２４ｂと端子２４ｃ、２４ｄは非導通状態となり、抵抗値は高い値（無限大）となる。従って、端子２４ａ、２４ｂと端子２４ｃ、２４ｄ間の抵抗値を検出することにより、接続部５０ａ乃至５０ｈの全ての導通状態を一括で判別することができる。
【００５８】
このように、本発明の一態様においては、複数の接続部５０の導通状態を一括で判別することができるため、導通状態の試験に要する時間及び工程を削減することができる。また、端子２２ａ乃至２２ｈ、端子３２ａ乃至３２ｈのそれぞれに試験用の端子を接続する必要がないため、基板２０、３０の構造を簡略化することができる。
【００５９】
なお、図１（Ａ）において、端子２２、３２の形状は長方形としているが、これに限られず自由に設計することができる。例えば、端子２２、３２は、正方形、台形、六角形等の長方形以外の多角形や、円形や、楕円形等であってもよい。
【００６０】
また、複数の端子２２、複数の端子３２の配置は図１に限られない。例えば、基板２０、３０の縦方向もしくは横方向において、直線上に並んで配置されていてもよいし、ギザギザな線上に配置されていてもよい。また、マトリクス状に配置されていてもよいし、千鳥格子状に配置されていてもよい。また、ランダムに配置されていてもよい。
【００６１】
また、配線２３、配線３３の配置は図１、２に示すものに限られず、端子２２と端子３２によって構成される複数の接続部を直列に接続することが可能であれば、どのような配置としてもよい。例えば、配線２３を基板３０に配置してもよいし、配線３３を基板２０に配置してもよい。
【００６２】
上記の試験によって、接続部５０ａ乃至５０ｈが導通状態であることが確認された場合、複数の端子２２と複数の端子３２の配置は、基板２０と基板３０との正確な接続に適したものであると判断することができる。従って、基板２０と同一の端子パターンを有する回路基板と、基板３０と同一の端子パターンを有する回路基板とを用いて装置（表示装置等）を構成することにより、回路基板同士の接続の信頼性が高く、歩留りが高い装置を提供することができる。例えば、表示装置において、表示パネルとして基板２０と同一の端子パターンを有する回路基板を用い、表示パネルに実装されるフレキシブルプリント基板やＩＣチップ等として基板３０と同一の端子パターンを有する回路基板を用いることにより、信頼性が高く、歩留りが高い表示装置を提供することができる。
【００６３】
なお、本明細書等において、「基板２０と同一の端子パターン」、「基板３０と同一の端子パターン」とは、基板２０、３０と完全に同一の端子パターンの他、基板２０、３０と実質的に同一の端子パターンを含む。ここで、「基板２０、３０と実質的に同一の端子パターン」とは、基板２０、３０を基準として、隣接する端子同士の距離の誤差が３０％以下、又は１０％以下、又は５％以下である端子パターンをいう。
【００６４】
また、基板２０と基板３０との導通状態の試験を行った後、そのまま基板２０、３０を表示装置等の装置の回路基板として用いることもできる。この場合、導通状態の試験の後、配線２３、配線３３の除去や配置の変更、または端子２２、３２に接続される配線を新たに形成することにより、各端子２２、３２それぞれに所定の信号が供給される構成に変更すればよい。
【００６５】
以上のように、本発明の一態様においては、基板２０と基板３０との導通状態の試験を行うことにより、基板２０の端子パターンと基板３０の端子パターンの接続を正確に行うことができるかを予め確認することができ、接続の信頼性が高く、歩留りが高い装置を提供することができる。また、本発明の一態様においては、基板２０に設けられた複数の端子と基板３０に設けられた複数の端子との接続部の導通状態の試験を、一括で行うことができる。従って、導通状態の試験に要する時間及び工程を削減することができる。また、本発明の一態様においては、複数の端子それぞれに試験用の端子を接続する必要がないため、基板２０、３０の構造を簡略化することができる。
【００６６】
なお、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせることができる。よって、本実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）、及び／又は、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換えなどを行うことができる。なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。また、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）、及び／又は、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより、さらに多くの図を構成させることができる。これは、以下の実施の形態においても同様である。
【００６７】
（実施の形態２）
本実施の形態では、本発明の一態様に係る装置の別の構成例について説明する。具体的には、微細化に適した端子パターンを有する回路基板の構成と、当該回路基板の導通状態の試験を行うことが可能な配線の構成及び接続関係について説明する。なお、以下に説明する以外の事項については、実施の形態１と同様であるため、詳細な説明は省略する。
【００６８】
図３に、本発明の一態様にかかる装置１００の構成例を示す。装置１００は、基板１２０、基板１３０を有する。
【００６９】
基板１２０は、絶縁層１２１の一方の表面上に設けられた複数の端子１２２、複数の配線１２３、複数の端子１２４を有する。ここでは、基板１２０が１６個の端子１２２を有する構成例を示す。なお、端子１２２、配線１２３、端子１２４はそれぞれ、図１における端子２２、配線２３、端子２４に対応する。端子１２２ａ乃至１２２ｈと配線１２３ａ乃至１２３ｅとの接続関係は、図１と同様である。
【００７０】
基板１３０は、絶縁層１３１の一方の表面上に設けられた複数の端子１３２、複数の配線１３３を有する。なお、ここでは基板１３０が１６個の端子１３２を有する構成例を示す。なお、端子１３２、配線１３３それぞれ、図１における端子３２、配線３３に対応する。端子１３２ａ乃至１３２ｈと配線１３３ａ乃至１３３ｅとの接続関係は、図１と同様である。
【００７１】
基板１２０に設けられた複数の端子１２２は、実施の形態１に記載のように、導電性粒子等を介して複数の端子１３２のいずれかと接続される。ここで、基板１２０が有する複数の端子１２２及び基板１３０が有する端子１３２は、図１における端子２２、３２と配置が異なる。端子１２２、１３２の配置の詳細について、図４を参照して説明する。
【００７２】
図４（Ａ）、（Ｂ）はそれぞれ、図３における紙面上方向から観察した基板１２０、１３０の平面図である。図４（Ａ）に示すように、複数の端子１２２は、４つの端子１２２が一列に配置された端子群２００が、４列に並ぶように配置されている。ここでは、端子１２２ｃ、１２２ｇを含む端子群を端子群２００＿１、端子１２２ａ、１２２ｅを含む端子群を端子群２００＿２、端子１２２ｄ、１２２ｈを含む端子群を端子群２００＿３、端子１２２ｂ、１２２ｆを含む端子群を端子群２００＿４とする。なお、端子群の数、及び端子群に含まれる端子数はこれに限定されず、それぞれ３以下又は５以上であってもよい。
【００７３】
ここで、各端子１２２は、隣接する端子群に属する隣接端子と端部が一致しないように配置されており、端子群２００の列方向（紙面左右方向）において、当該隣接端子１２２と重ならない領域を有する。例えば、端子群２００＿３に属する端子１２２ｄは、隣接する端子群２００＿２に属する隣接端子１２２ｉと重ならない領域を有し、端子群２００＿４に属する端子１２２ｊは、端子群２００＿３に属する隣接する端子１２２ｄと重ならない領域を有する（図中の領域Ａ）。
【００７４】
ここで、図５に、図４の基板１２０と同一の端子パターンを有する基板２２０を示す。基板２２０は、実際の表示装置等に用いることができる回路基板であり、端子１２２と同一のパターンに配置された１６個の端子２２２を有する。
【００７５】
基板２２０には、複数の配線２１０が、デザインルールに従って所定の間隔で設けられている。ここで、端子２２２は隣接端子と重ならない領域Ａを有するため、平行して設けられた複数の配線２１０と複数の端子２２２をそれぞれ接続することができ、各端子２２２に別々の信号を入力することができる。このように、各端子２２２が領域Ａを有することにより、複数の配線２１０が、デザインルールに基づいて最適化された所定の間隔で平行に形成されている場合においても、配線２１０のそれぞれに接続された端子を設けることができる。従って、配線のデザインルールを維持し、基板２２０の小型化を図ることができる。
【００７６】
また、図４（Ａ）に示すように、各端子１２２は、端子群２００の列方向（紙面左右方向）において、隣接する端子群に属する隣接端子と重なる領域を有するように配置されている。例えば、端子群２００＿３に属する端子１２２ｄは、隣接する端子群２００＿２に属する隣接端子１２２ｉと重なる領域、及び、隣接する端子群２００＿４に属する隣接端子１２２ｊと重なる領域を有する（図中の領域Ｂ）。端子１２２をこのように配置することにより、基板１２０の長さＬを短くすることができ、基板１２０の面積を削減することができる。
【００７７】
なお、同一の端子群に属する隣接端子１２２同士は、紙面上下方向において一部または全面が重なっていてもよいし、一部または全面が重ならなくてもよい。
【００７８】
また、図４（Ｂ）に示すように、基板１３０に設けられた複数の端子１３２も、基板１２０の端子１２２と同様に配置することができる。
【００７９】
以上のように、端子１２２、１３２を図４に示す配置とすることにより、基板１２０、１３０の面積を削減することができる。
【００８０】
ここで、図３、４に示すように、複数の端子１２２のうち、端子１２２ａ乃至１２２ｈは配線１２３と接続され、基板１３０において、端子１３２ａ乃至１３２ｈは配線１３３と接続されている。なお、端子１２２ａ乃至１２２ｈと配線１２３の接続関係、及び端子１３２ａ乃至１３２ｈと配線１３３の接続関係は、図１、２と同様であるため、詳細な説明は省略する。そして、端子１２２ａ乃至１２２ｈと端子１３２ａ乃至１３２ｈとが接続されると、接続部５０ａ乃至５０ｈが形成されるともに、当該接続部５０ａ乃至５０ｈが直列に接続される（図２参照）。
【００８１】
一方、基板１２０に設けられた端子１２２ａ乃至１２２ｈ以外の端子１２２は、配線１２３と接続されておらず、基板１３０に設けられた端子１３２ａ乃至１３２ｈ以外の端子１３２は、配線１３３と接続されていない。そのため、これらの端子１２２と端子１３２によって構成される接続部は、端子１２４ａ、１２４ｂと端子１２４ｃ、１２４ｄとの間で直列に接続されず、導通状態の試験が行われない。従って、当該接続部の導通状態に関わらず、接続部５０ａ乃至５０ｈにおいて導通状態の試験が行われる。
【００８２】
そして、図４において、配線１２３と接続された端子１２２ａ乃至１２２ｈと隣接する端子１２２は、配線１２３と接続されていない。また、配線１３３と接続された端子１３２ａ乃至１３２ｈと隣接する端子１３２は、配線１３３と接続されていない。例えば、端子１２２ｄ、１３２ｄに着目すると、端子１２２ｄに隣接する４つの端子（端子１２２ｉ、１２２ｊ、１２２ｋ、１２２ｌ）は配線１２３と接続されておらず、端子１３２ｄに隣接する４つの端子（端子１３２ｉ、１３２ｊ、１３２ｋ、１３２ｌ）は配線１３３と接続されていない。従って、端子１２２ｉ、１２２ｊ、１２２ｋ、１２２ｌと端子１３２ｉ、１３２ｊ、１３２ｋ、１３２ｌとの導通状態に関わらず、これらの端子によって構成される接続部は、接続部５０ａ乃至５０ｈ（図２参照）と直列に接続されない。
【００８３】
端子１２２、１３２の隣接端子間の間隔が狭い場合、隣接端子間で意図しない短絡が生じ、導通状態の試験が正常に行われない可能性がある。例えば、図１において、端子２２ｃと端子３２ｂの短絡が生じた場合、仮に端子２２ｂと端子３２ｂとが非導通状態であっても、端子２４ａ、２４ｂと端子２４ｃ、２４ｄとが導通状態となり、端子２２ｂと端子３２ｂが導通状態であると判別されてしまう。しかしながら、図４においては、端子１２２ｄ、端子１３２ｄと隣接する端子１２２ｉ乃至１２２ｌ、端子１３２ｉ乃至１３２ｌは、いずれも配線１２３、１３３と接続されていないため、仮にこれらの端子が端子１２２ｄ、１３２ｄと導通状態となっても、端子１３２ｉ乃至１３２ｌによって構成される接続部においては導通状態の試験が行われない。従って、意図しない短絡があった場合においても、導通状態の試験を正常に行うことができる。このような端子１２２、１３２の配置は、隣接する端子間の間隔が５００μｍ以下、又は１００μｍ以下、又は５０μｍ以下、又は１０μｍ以下である場合に特に好ましい。
【００８４】
なお、配線１２３、１３３と接続されていない端子１２２、１３２の導通状態の試験を行う場合は、端子１２２ａ乃至１２２ｈ、端子１３２ａ乃至１３２ｈの導通状態の試験の後、配線１２３、１３３の配置を変更し、同様の方法で別途を行えばよい。
【００８５】
以上のように、本発明の一態様においては、表示装置等に用いられる回路基板の小面積化により、当該回路基板に設けられる端子の間隔が狭くなっても、その端子パターンの導通状態の試験を行うことができる。また、隣接する端子間で短絡が生じた場合であっても、導通状態の試験を正常に行うことができる。
【００８６】
なお、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせることができる。
【００８７】
（実施の形態３）
本実施の形態では、実施の形態１、２に示す端子パターンを用いることができる表示装置の一例について、図６乃至図９を用いて説明する。
【００８８】
図６（Ａ）は、表示装置の一例を示す上面図である。図６（Ａ）示す表示装置３００は、第１の基板３０１上に設けられた画素部３０２と、第１の基板３０１に設けられたソースドライバ回路部３０４及びゲートドライバ回路部３０６と、画素部３０２、ソースドライバ回路部３０４、及びゲートドライバ回路部３０６を囲むように配置されるシール材３１２と、第１の基板３０１に対向するように設けられる第２の基板３０５と、を有する。なお、第１の基板３０１と第２の基板３０５は、シール材３１２によって封止されている。すなわち、画素部３０２、ソースドライバ回路部３０４、及びゲートドライバ回路部３０６は、第１の基板３０１とシール材３１２と第２の基板３０５によって封止されている。なお、図６（Ａ）には図示しないが、第１の基板３０１と第２の基板３０５の間には表示素子が設けられる。
【００８９】
また、表示装置３００は、第１の基板３０１上のシール材３１２によって囲まれている領域とは異なる領域に、画素部３０２、ソースドライバ回路部３０４、及びゲートドライバ回路部３０６と電気的に接続されるＦＰＣ端子部３０８（ＦＰＣ：Ｆｌｅｘｉｂｌｅ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ）が設けられる。また、ＦＰＣ端子部３０８には、ＦＰＣ３１６が接続され、ＦＰＣ３１６によって画素部３０２、ソースドライバ回路部３０４、及びゲートドライバ回路部３０６に各種信号等が供給される。また、画素部３０２、ソースドライバ回路部３０４、ゲートドライバ回路部３０６、及びＦＰＣ端子部３０８には、信号線３１０が各々接続されている。ＦＰＣ３１６により供給される各種信号等は、信号線３１０を介して、画素部３０２、ソースドライバ回路部３０４、ゲートドライバ回路部３０６、及びＦＰＣ端子部３０８に与えられる。
【００９０】
図６（Ｂ）は、表示装置の一例を示す上面図である。図６（Ｂ）に示す表示装置４００としては、図６（Ａ）に示す表示装置３００の画素部３０２の代わりに画素部４０２を用いる。
【００９１】
また、表示装置３００、４００にゲートドライバ回路部３０６を複数設けてもよい。また、表示装置３００、４００としては、ソースドライバ回路部３０４、及びゲートドライバ回路部３０６を画素部３０２、４０２と同じ第１の基板３０１に形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ回路部３０６のみを第１の基板３０１に形成しても良いし、ソースドライバ回路部３０４のみを第１の基板３０１に形成しても良い。この場合、別途用意されたソースドライバ回路、またはゲートドライバ回路等が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を、第１の基板３０１に実装する構成としても良い。
【００９２】
また、別途形成した駆動回路基板の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方法、ワイヤボンディング方法などを用いることができる。なお、本明細書中における表示装置とは、画像表示デバイス、もしくは光源（照明装置なども含む）を指す。また、コネクタ、例えばＦＰＣ、ＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ方式により駆動回路基板、またはＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
【００９３】
なお、上記の駆動回路基板と第１の基板３０１との接続は、駆動回路基板に設けられた端子と第１の基板３０１に設けられた端子とを、異方性導電層等を用いて接続することにより行うことができる。そして、これらの端子の配置を、実施の形態１、２に説明する導通状態の試験が行われた端子パターンとすることにより、駆動回路基板と第１の基板３０１の接続の信頼性を向上させることができる。
【００９４】
また、表示装置３００、４００が有する画素部３０２、４０２、ソースドライバ回路部３０４及びゲートドライバ回路部３０６は、複数のトランジスタを有している。
【００９５】
また、表示装置３００は、表示素子として液晶素子を用いる構成であり、表示装置４００は、表示素子として発光素子を用いる構成である。
【００９６】
なお、表示素子、表示素子を有する装置である表示装置、発光素子、及び発光素子を有する装置である発光装置は、様々な形態を用いること、又は様々な素子を有することが出来る。表示素子、表示装置、発光素子又は発光装置の一例としては、ＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有するものがある。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ  Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。なお、ＬＥＤを用いる場合、ＬＥＤの電極や窒化物半導体の下に、グラフェンやグラファイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜としてもよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化物半導体、例えば、結晶を有するｎ型ＧａＮ半導体層などを容易に成膜することができる。さらに、その上に、結晶を有するｐ型ＧａＮ半導体層などを設けて、ＬＥＤを構成することができる。なお、グラフェンやグラファイトと、結晶を有するｎ型ＧａＮ半導体層との間に、ＡｌＮ層を設けてもよい。なお、ＬＥＤが有するＧａＮ半導体層は、ＭＯＣＶＤで成膜してもよい。ただし、グラフェンを設けることにより、ＬＥＤが有するＧａＮ半導体層は、スパッタ法で成膜することも可能である。
【００９７】
まず、表示装置３００と表示装置４００の共通部分について最初に説明し、次に異なる部分について、図７乃至図８を用いて表示装置３００と表示装置４００の詳細について説明する。
【００９８】
＜表示装置の共通部分に関する説明＞
図７は、図６（Ａ）に示す一点鎖線Ｑ−Ｒにおける切断面に相当する断面図である。図８は、図６（Ｂ）に示す一点鎖線Ｖ−Ｗにおける切断面に相当する断面図である。
【００９９】
図７及び図８に示す表示装置３００、４００は、引き回し配線部３１１と、画素部３０２、４０２と、ソースドライバ回路部３０４と、ＦＰＣ端子部３０８と、を有する。なお、引き回し配線部３１１は、信号線３１０を有する。
【０１００】
また、引き回し配線部３１１が有する信号線３１０は、トランジスタ３５０、３５２のゲート電極、ソース電極及びドレイン電極として機能する導電膜と同じ工程で形成される。なお、信号線３１０は、トランジスタ３５０、３５２のゲート電極、ソース電極及びドレイン電極と異なる工程で形成された導電膜、例えば引き回し配線として用いる導電膜を用いてもよい。
【０１０１】
また、ＦＰＣ端子部３０８は、接続端子３６０、異方性導電層３８０、及びＦＰＣ３１６を有する。なお、接続端子３６０は、トランジスタ３５０のソース電極層及びドレイン電極層として機能する導電膜と同じ工程で形成される。また、接続端子３６０は、ＦＰＣ３１６が有する端子と異方性導電層３８０を介して、電気的に接続される。
【０１０２】
接続端子３６０の配置とＦＰＣ３１６が有する端子の配置は、実施の形態１、２に説明する導通状態の試験が行われた端子パターンとすることができる。これにより、接続端子３６０とＦＰＣ３１６が有する端子の接続の信頼性を向上させることができる。
【０１０３】
また、図７及び図８に示す表示装置３００、４００においては、画素部３０２、４０２にトランジスタ３５０、ソースドライバ回路部３０４にトランジスタ３５２がそれぞれ設けられる構成について、例示している。トランジスタ３５０、３５２の構成の詳細については、実施の形態５において説明する。
【０１０４】
なお、トランジスタ３５０、３５２として、後述するチャネル形成領域に酸化物半導体を有するトランジスタ（以下、ＯＳトランジスタともいう）を用いることができる。高純度化し、酸素欠損の形成を抑制したＯＳトランジスタは、オフ状態における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
【０１０５】
また、高純度化し、酸素欠損の形成を抑制したＯＳトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
【０１０６】
画素部のトランジスタ、及び駆動回路部に使用するトランジスタに接続する信号線として、銅元素を含む配線を用いることができる。そのため、本発明の一態様の表示装置は、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可能となる。
【０１０７】
なお、本実施の形態においては、画素部３０２、４０２に含まれるトランジスタ３５０と、ソースドライバ回路部３０４に含まれるトランジスタ３５２は、同一のサイズの構成としているが、これに限定されない。画素部３０２、及びソースドライバ回路部３０４に用いるトランジスタは、適宜サイズ（Ｌ／Ｗ）、または用いるトランジスタ数などを変えることができる。また、図７及び図８においては、ゲートドライバ回路部３０６は、図示していないが、接続先、または接続方法等を変更することで、ソースドライバ回路部３０４と同様の構成とすることができる。
【０１０８】
また、図７及び図８において、トランジスタ３５０及びトランジスタ３５２が有する絶縁膜３６４、３６６上に平坦化絶縁膜３７０が設けられている。
【０１０９】
絶縁膜３６４は、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成することができる。絶縁膜３６４として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ酸化物などを用いればよく、単層または積層で設けることができる。
【０１１０】
絶縁膜３６６は、外部からの水素、水等のバリア膜として機能する膜であることが好ましい。絶縁膜３６６として、例えば窒化シリコン、窒化酸化シリコン、酸化アルミニウムなどを用いればよく、単層または積層で設けることができる。
【０１１１】
絶縁膜３６４及び絶縁膜３６６の厚さはそれぞれ、３０ｎｍ以上５００ｎｍ以下、または１００ｎｍ以上４００ｎｍ以下とすることができる。
【０１１２】
また、平坦化絶縁膜３７０としては、ポリイミド樹脂、アクリル樹脂、ポリイミドアミド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂、エポキシ樹脂等の耐熱性を有する有機材料を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜３７０を形成してもよい。また、平坦化絶縁膜３７０を設けない構成としてもよい。
【０１１３】
また、トランジスタ３５０が有するソース電極及びドレイン電極として機能する導電膜の一方には、導電膜３７２または導電膜４４４が接続される。導電膜３７２、４４４は、平坦化絶縁膜３７０上に形成され画素電極、すなわち表示素子の一方の電極として機能する。導電膜３７２としては、可視光において透光性のある導電膜を用いると好ましい。該導電膜としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。また、導電膜４４４としては、反射性のある導電膜を用いると好ましい。
【０１１４】
＜表示素子として液晶素子を用いる表示装置の構成例１＞
図７に示す表示装置３００は、液晶素子３７５を有する。液晶素子３７５は、導電膜３７２、導電膜３７４、及び液晶層３７６を有する。導電膜３７４は、第２の基板３０５側に設けられ、対向電極としての機能を有する。図７に示す表示装置３００は、導電膜３７２と導電膜３７４に印加される電圧によって、液晶層３７６の配向状態が変わることによって光の透過、非透過が制御され画像を表示することができる。
【０１１５】
なお、図７において図示しないが、導電膜３７２、３７４の液晶層３７６と接する側に、それぞれ配向膜を設ける構成としてもよい。また、図７において図示しないが、カラーフィルタ（着色膜）、ブラックマトリクス（遮光膜）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設けてもよい。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
【０１１６】
第１の基板３０１及び第２の基板３０５としては、例えばガラス基板を用いることができる。また、第１の基板３０１及び第２の基板３０５として、可撓性を有する基板を用いてもよい。該可撓性を有する基板としては、例えばプラスチック基板等が挙げられる。
【０１１７】
また、第１の基板３０１と第２の基板３０５の間には、スペーサ３７８が設けられる。スペーサ３７８は、絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、液晶層３７６の膜厚（セルギャップ）を制御するために設けられる。なお、スペーサ３７８として、球状のスペーサを用いていても良い。
【０１１８】
表示素子として液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
【０１１９】
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性であるため、配向処理が不要であり、かつ、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。
【０１２０】
また、表示素子として液晶素子を用いる場合、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  ａｌｉｇｎｅｄ  Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モードなどを用いることができる。
【０１２１】
また、ノーマリブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどを用いることができる。
【０１２２】
また、画素部３０２における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画素とＧの画素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペンタイル配列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素よって、異なる２色を選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
【０１２３】
＜表示素子として発光素子を用いる表示装置＞
図８に示す表示装置４００は、発光素子４８０を有する。発光素子４８０は、導電膜４４４、ＥＬ層４４６、及び導電膜４４８を有する。表示装置４００は、発光素子４８０が有するＥＬ層４４６が発光することによって、画像を表示することができる。
【０１２４】
また、図８に示す表示装置４００には、平坦化絶縁膜３７０、及び導電膜４４４上に絶縁膜４３０が設けられる。絶縁膜４３０は、導電膜４４４の一部を覆う。なお、発光素子４８０はトップエミッション構造である。したがって、導電膜４４８は透光性を有し、ＥＬ層４４６が発する光を透過する。なお、本実施の形態においては、トップエミッション構造について、例示するが、これに限定されない。例えば、導電膜４４４側に光を射出するボトムエミッション構造や、導電膜４４４及び導電膜４４８の双方に光を射出するデュアルエミッション構造にも適用することができる。
【０１２５】
また、発光素子４８０と重なる位置に、着色膜４３６が設けられ、絶縁膜４３０と重なる位置、引き回し配線部３１１、及びソースドライバ回路部３０４に遮光膜４３８が設けられている。着色膜４３６及び遮光膜４３８は、絶縁膜４３４で覆われている。発光素子４８０と絶縁膜４３４の間は封止膜４３２で充填されている。なお、表示装置４００においては、着色膜４３６を設ける構成について例示したが、これに限定されない。例えば、ＥＬ層４４６を塗り分けにより形成する場合においては、着色膜４３６を設けない構成としてもよい。
【０１２６】
＜表示素子として液晶素子を用いる表示装置の構成例２＞
次に、図７に示す表示装置３００の変形例である表示装置３００Ａについて、図９を用いて説明する。
【０１２７】
図９に示す表示装置３００Ａは、液晶素子３７５を有する。液晶素子３７５は、導電膜３７３、導電膜３７７、及び液晶層３７６を有する。導電膜３７３は、第１の基板３０１上の平坦化絶縁膜３７０上に設けられ、反射電極としての機能を有する。図９に示す表示装置３００Ａは、外光を利用し導電膜３７３で光を反射して着色膜４３６を介して表示する、所謂反射型のカラー液晶表示装置である。
【０１２８】
なお、図９に示す表示装置３００Ａにおいては、画素部３０２の平坦化絶縁膜３７０の一部に凹凸が設けられている。該凹凸は、例えば、平坦化絶縁膜３７０を有機樹脂膜等で形成し、該有機樹脂膜の表面に凹凸を設けることで形成することができる。また、反射電極として機能する導電膜３７３は、上記凹凸に沿って形成される。したがって、外光が導電膜３７３に入射した場合において、導電膜３７３の表面で光を乱反射することが可能となり、視認性を向上させることができる。
【０１２９】
また、表示装置３００Ａは、第２の基板３０５側に遮光膜４３８、絶縁膜４３４、及び着色膜４３６を有する。遮光膜４３８、絶縁膜４３４、及び着色膜４３６は、表示装置４００に記載の材料及び方法を援用することで形成することができる。また、表示装置３００Ａが有する導電膜３７３は、トランジスタ３５０のソース電極またはドレイン電極と機能する導電膜と電気的に接続される。導電膜３７３としては、導電膜４４４に記載の材料及び方法を援用することで形成することができる。
【０１３０】
また、表示装置３００Ａは、容量素子３９０を有する。容量素子３９０は、一対の電極間に絶縁膜を有する。より具体的には、容量素子３９０は、トランジスタ３５０のゲート電極、ソース電極及びドレイン電極として機能する導電膜と同一工程で形成される導電膜を一方の電極として用い、トランジスタ３５０の引き回し配線として機能する導電膜と同一工程で形成される導電膜３９２を他方の電極として用い、上記導電膜の間には、絶縁膜３６４を有する。
【０１３１】
また、表示装置３００Ａは、図７に示す表示装置３００と異なり、引き回し配線部３１１には、信号線３１０の代わりに信号線３１０ａを有する。また、表示装置３００Ａは、図７に示す表示装置３００と異なり、ＦＰＣ端子部３０８には、接続端子３６０の代わりに接続端子３６０ａを有する。信号線３１０ａ、接続端子３６０ａ、及び導電膜３９２は、同一工程で形成される。例えば、信号線３１０ａ、接続端子３６０ａ、及び導電膜３９２としては、トランジスタ３５０、３５２のゲート電極と、ソース電極及びドレイン電極を接続する機能を有する導電膜と同時に形成することができる。
【０１３２】
図７に示す表示装置３００と同様、接続端子３６０ａの配置とＦＰＣ３１６が有する端子の配置は、実施の形態１、２に説明する導通状態の試験が行われた端子パターンとすることができる。これにより、接続端子３６０ａとＦＰＣ３１６が有する端子の接続の信頼性を向上させることができる。
【０１３３】
なお、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせることができる。
【０１３４】
（実施の形態４）
本実施の形態では、実施の形態１、２に示す端子パターンを用いることができる表示装置の一例について、図１０を用いて説明する。
【０１３５】
図１０（Ａ）に示す表示装置は、表示素子の画素を有する領域（以下、画素部５０２という）と、画素部５０２の外側に配置され、画素を駆動するための回路を有する回路部（以下、駆動回路部５０４という）と、素子の保護機能を有する回路（以下、保護回路５０６という）と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成としてもよい。
【０１３６】
駆動回路部５０４の一部、または全部は、画素部５０２と同一基板上に形成されていることが望ましい。これにより、部品数や端子数を減らすことが出来る。駆動回路部５０４の一部、または全部が、画素部５０２と同一基板上に形成されていない場合には、駆動回路部５０４の一部、または全部は、ＣＯＧやＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）によって、実装することができる。駆動回路部５０４の実施においては、実施の形態１、２の導通状態の試験を行った端子パターンを用いることができる。
【０１３７】
画素部５０２は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）に配置された複数の表示素子を駆動するための回路（以下、画素回路５０１という）を有し、駆動回路部５０４は、画素を選択する信号（走査信号）を出力する回路（以下、ゲートドライバ５０４ａという）、画素の表示素子を駆動するための信号（データ信号）を供給するための回路（以下、ソースドライバ５０４ｂ）などの駆動回路を有する。
【０１３８】
ゲートドライバ５０４ａは、シフトレジスタ等を有する。ゲートドライバ５０４ａは、端子部５０７を介して、シフトレジスタを駆動するための信号が入力され、信号を出力する。例えば、ゲートドライバ５０４ａは、スタートパルス信号、クロック信号等が入力され、パルス信号を出力する。ゲートドライバ５０４ａは、走査信号が与えられる配線（以下、走査線ＧＬ＿１乃至ＧＬ＿Ｘという）の電位を制御する機能を有する。なお、ゲートドライバ５０４ａを複数設け、複数のゲートドライバ５０４ａにより、走査線ＧＬ＿１乃至ＧＬ＿Ｘを分割して制御してもよい。または、ゲートドライバ５０４ａは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ５０４ａは、別の信号を供給することも可能である。
【０１３９】
ソースドライバ５０４ｂは、シフトレジスタ等を有する。ソースドライバ５０４ｂは、端子部５０７を介して、シフトレジスタを駆動するための信号の他、データ信号の元となる信号（画像信号）が入力される。ソースドライバ５０４ｂは、画像信号を元に画素回路５０１に書き込むデータ信号を生成する機能を有する。また、ソースドライバ５０４ｂは、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信号の出力を制御する機能を有する。また、ソースドライバ５０４ｂは、データ信号が与えられる配線（以下、信号線ＤＬ＿１乃至ＤＬ＿Ｙという）の電位を制御する機能を有する。または、ソースドライバ５０４ｂは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ソースドライバ５０４ｂは、別の信号を供給することも可能である。
【０１４０】
ソースドライバ５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。ソースドライバ５０４ｂは、複数のアナログスイッチを順次オン状態にすることにより、画像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを用いてソースドライバ５０４ｂを構成してもよい。
【０１４１】
複数の画素回路５０１のそれぞれは、走査信号が与えられる複数の走査線ＧＬの一つを介してパルス信号が入力され、データ信号が与えられる複数の信号線ＤＬの一つを介してデータ信号が入力される。また。複数の画素回路５０１のそれぞれは、ゲートドライバ５０４ａによりデータ信号のデータの書き込み及び保持が制御される。例えば、ｍ行ｎ列目の画素回路５０１は、走査線ＧＬ＿ｍ（ｍはＸ以下の自然数）を介してゲートドライバ５０４ａからパルス信号が入力され、走査線ＧＬ＿ｍの電位に応じて信号線ＤＬ＿ｎ（ｎはＹ以下の自然数）を介してソースドライバ５０４ｂからデータ信号が入力される。
【０１４２】
図１０（Ａ）に示す保護回路５０６は、例えば、ゲートドライバ５０４ａと画素回路５０１の間の配線である走査線ＧＬに接続される。または、保護回路５０６は、ソースドライバ５０４ｂと画素回路５０１の間の配線である信号線ＤＬに接続される。または、保護回路５０６は、ゲートドライバ５０４ａと端子部５０７との間の配線に接続することができる。または、保護回路５０６は、ソースドライバ５０４ｂと端子部５０７との間の配線に接続することができる。なお、端子部５０７は、外部の回路から表示装置に電源及び制御信号、及び画像信号を入力するための端子が設けられた部分をいう。
【０１４３】
なお、端子部５０７には、実施の形態１、２における導通試験が行われた端子パターンを用いることができる。
【０１４４】
保護回路５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の配線とを導通状態にする回路である。
【０１４５】
図１０（Ａ）に示すように、画素部５０２と駆動回路部５０４にそれぞれ保護回路５０６を設けることにより、ＥＳＤ（Ｅｌｅｃｔｒｏ  Ｓｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ：静電気放電）などにより発生する過電流に対する表示装置の耐性を高めることができる。ただし、保護回路５０６の構成はこれに限定されず、例えば、ゲートドライバ５０４ａに保護回路５０６を接続した構成、またはソースドライバ５０４ｂに保護回路５０６を接続した構成とすることもできる。あるいは、端子部５０７に保護回路５０６を接続した構成とすることもできる。
【０１４６】
また、図１０（Ａ）においては、ゲートドライバ５０４ａとソースドライバ５０４ｂによって駆動回路部５０４を形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ５０４ａのみを形成し、別途用意されたソースドライバ回路が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を実装する構成としても良い。
【０１４７】
また、図１０（Ａ）に示す複数の画素回路５０１は、例えば、図１０（Ｂ）に示す構成とすることができる。
【０１４８】
図１０（Ｂ）に示す画素回路５０１は、液晶素子５７０と、トランジスタ５５０と、容量素子５６０と、を有する。
【０１４９】
また、トランジスタ５５０として、実施の形態５に示すトランジスタを適用することができる。
【０１５０】
液晶素子５７０の一対の電極の一方の電位は、画素回路５０１の仕様に応じて適宜設定される。液晶素子５７０は、書き込まれるデータにより配向状態が設定される。なお、複数の画素回路５０１のそれぞれが有する液晶素子５７０の一対の電極の一方に共通の電位（コモン電位）を与えてもよい。また、各行の画素回路５０１の液晶素子５７０の一対の電極の一方に異なる電位を与えてもよい。
【０１５１】
例えば、液晶素子５７０を備える表示装置の駆動方法としては、ＴＮモード、ＳＴＮモード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  Ａｌｉｇｎｅｄ  Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、又はＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ  Ｂｅｎｄ  Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｃｏｎｔｒｏｌｌｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ  Ｄｉｓｐｅｒｓｅｄ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ  Ｎｅｔｗｏｒｋ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様々なものを用いることができる。
【０１５２】
ｍ行ｎ列目の画素回路５０１において、トランジスタ５５０のソース電極またはドレイン電極の一方は、信号線ＤＬ＿ｎに電気的に接続され、他方は液晶素子５７０の一対の電極の他方に電気的に接続される。また、トランジスタ５５０のゲート電極は、走査線ＧＬ＿ｍに電気的に接続される。トランジスタ５５０は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
【０１５３】
容量素子５６０の一対の電極の一方は、電位が供給される配線（以下、電位供給線ＶＬ）に電気的に接続され、他方は、液晶素子５７０の一対の電極の他方に電気的に接続される。なお、電位供給線ＶＬの電位の値は、画素回路５０１の仕様に応じて適宜設定される。容量素子５６０は、書き込まれたデータを保持する保持容量としての機能を有する。
【０１５４】
例えば、図１０（Ｂ）の画素回路５０１を有する表示装置では、例えば、図１０（Ａ）に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５０をオン状態にしてデータ信号のデータを書き込む。
【０１５５】
データが書き込まれた画素回路５０１は、トランジスタ５５０がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
【０１５６】
また、図１０（Ａ）に示す複数の画素回路５０１は、例えば、図１０（Ｃ）に示す構成とすることができる。
【０１５７】
図１０（Ｃ）に示す画素回路５０１は、トランジスタ５５２、５５４と、容量素子５６２と、発光素子５７２と、を有する。トランジスタ５５２及びトランジスタ５５４いずれか一方または双方に、実施の形態５に示すトランジスタを適用することができる。
【０１５８】
トランジスタ５５２のソース電極及びドレイン電極の一方は、データ信号が与えられる配線（信号線ＤＬ＿ｎ）に電気的に接続される。さらに、トランジスタ５５２のゲート電極は、ゲート信号が与えられる配線（走査線ＧＬ＿ｍ）に電気的に接続される。
【０１５９】
トランジスタ５５２は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
【０１６０】
容量素子５６２の一対の電極の一方は、電位が与えられる配線（以下、電位供給線ＶＬ＿ａという）に電気的に接続され、他方は、トランジスタ５５２のソース電極及びドレイン電極の他方に電気的に接続される。
【０１６１】
容量素子５６２は、書き込まれたデータを保持する保持容量としての機能を有する。
【０１６２】
トランジスタ５５４のソース電極及びドレイン電極の一方は、電位供給線ＶＬ＿ａに電気的に接続される。さらに、トランジスタ５５４のゲート電極は、トランジスタ５５２のソース電極及びドレイン電極の他方に電気的に接続される。
【０１６３】
発光素子５７２のアノード及びカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続され、他方は、トランジスタ５５４のソース電極及びドレイン電極の他方に電気的に接続される。
【０１６４】
発光素子５７２としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう）などを用いることができる。ただし、発光素子５７２としては、これに限定されず、無機材料からなる無機ＥＬ素子を用いても良い。
【０１６５】
なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。
【０１６６】
図１０（Ｃ）の画素回路５０１を有する表示装置では、例えば、図１０（Ａ）に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５２をオン状態にしてデータ信号のデータを書き込む。
【０１６７】
データが書き込まれた画素回路５０１は、トランジスタ５５２がオフ状態になることで保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ５５４のソース電極とドレイン電極の間に流れる電流量が制御され、発光素子５７２は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
【０１６８】
なお、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせることができる。
【０１６９】
（実施の形態５）
本実施の形態では、上記実施の形態において用いることができるトランジスタの構成例について、図１１乃至図１４を用いて説明する。
【０１７０】
＜トランジスタの構成例＞
図１１（Ａ）に、以下で例示するトランジスタ６００の上面概略図を示す。また、図１１（Ｂ）に図１１（Ａ）中に示す切断線Ａ−Ｂにおけるトランジスタ６００の断面概略図を示す。図１１（Ａ）（Ｂ）で例示するトランジスタ６００はボトムゲート型のトランジスタである。
【０１７１】
トランジスタ６００は、基板６０１上に設けられるゲート電極６０２と、基板６０１及びゲート電極６０２上に設けられる絶縁層６０３と、絶縁層６０３上にゲート電極６０２と重なるように設けられる酸化物半導体層６０４と、酸化物半導体層６０４の上面に接する一対の電極６０５ａ、６０５ｂとを有する。また、絶縁層６０３、酸化物半導体層６０４、一対の電極６０５ａ、６０５ｂを覆う絶縁層６０６と、絶縁層６０６上に絶縁層６０７が設けられている。
【０１７２】
トランジスタ６００は、半導体層として酸化物半導体層６０４を有する。従って、トランジスタ６００はＯＳトランジスタである。
【０１７３】
基板６０１の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有する材料を用いる。例えば、ガラス基板、セラミック基板、石英基板、サファイヤ基板、ＹＳＺ（イットリア安定化ジルコニア）基板等を、基板６０１として用いてもよい。また、シリコンや炭化シリコンを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムを材料とした化合物半導体基板、ＳＯＩ基板等を適用することも可能である。また、これらの基板上に半導体素子が設けられたものを、基板６０１として用いてもよい。
【０１７４】
また、基板６０１として、プラスチックなどの可撓性基板を用い、該可撓性基板上に直接、トランジスタ６００を形成してもよい。または、基板６０１とトランジスタ６００の間に剥離層を設けてもよい。剥離層は、その上層にトランジスタの一部あるいは全部を形成した後、基板６０１より分離し、他の基板に転載するのに用いることができる。その結果、トランジスタ６００は耐熱性の劣る基板や可撓性の基板にも転載できる。
【０１７５】
ゲート電極６０２は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属、または上述した金属を成分とする合金か、上述した金属を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属を用いてもよい。また、ゲート電極６０２は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数の金属を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
【０１７６】
また、ゲート電極６０２は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属の積層構造とすることもできる。
【０１７７】
また、ゲート電極６０２と絶縁層６０３との間に、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜、Ｉｎ−Ｓｎ系酸窒化物半導体膜、Ｉｎ−Ｇａ系酸窒化物半導体膜、Ｉｎ−Ｚｎ系酸窒化物半導体膜、Ｓｎ系酸窒化物半導体膜、Ｉｎ系酸窒化物半導体膜、金属窒化膜（ＩｎＮ、ＺｎＮ等）等を設けてもよい。これらの材料の仕事関数は５ｅＶ以上、好ましくは５．５ｅＶ以上であり、トランジスタのしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。例えば、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜を用いる場合、少なくとも酸化物半導体層６０４より高い窒素濃度、具体的には７原子％以上のＩｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜を用いる。
【０１７８】
絶縁層６０３は、ゲート絶縁膜として機能する。酸化物半導体層６０４の下面と接する絶縁層６０３は、酸化物絶縁膜であることが好ましい。
【０１７９】
絶縁層６０３は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ系金属酸化物、窒化シリコンなどを用いればよく、積層または単層で設ける。
【０１８０】
また、絶縁層６０３として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることでトランジスタのゲートリークを低減できる。
【０１８１】
一対の電極６０５ａ及び１０５ｂは、トランジスタのソース電極またはドレイン電極として機能する。
【０１８２】
一対の電極６０５ａ、６０５ｂは、導電材料として、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いることができる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
【０１８３】
絶縁層６０６は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いることが好ましい。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により一部の酸素が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、昇温脱離ガス分光法（ＴＤＳ：Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての、酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物絶縁膜である。なお、上記ＴＤＳ分析時における膜の表面としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
【０１８４】
絶縁層６０６としては、酸化シリコン、酸化窒化シリコン等を用いることができる。
【０１８５】
なお、絶縁層６０６は、後に形成する絶縁層６０７を形成する際の、酸化物半導体層６０４へのダメージ緩和膜としても機能する。
【０１８６】
また、絶縁層６０６と酸化物半導体層６０４の間に、酸素を透過する酸化物膜を設けてもよい。
【０１８７】
酸素を透過する酸化物膜としては、酸化シリコン、酸化窒化シリコン等を用いることができる。なお、本明細書中において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い膜を指す。
【０１８８】
絶縁層６０７は、酸素、水素、水等のブロッキング効果を有する絶縁膜を用いることができる。絶縁層６０６上に絶縁層６０７を設けることで、酸化物半導体層６０４からの酸素の外部への拡散と、外部から酸化物半導体層６０４への水素、水等の侵入を防ぐことができる。酸素、水素、水等のブロッキング効果を有する絶縁膜としては、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
【０１８９】
トランジスタ６００は、図７乃至図９におけるトランジスタ３５０、３５２、図１０におけるトランジスタ５５０、５５２、５５４に用いることができる。しかし、トランジスタ３５０、３５２、５５０、５５２、５５４は、ＯＳトランジスタに限定されない。例えば、チャネル形成領域が単結晶半導体を有する基板の一部に形成されるトランジスタを用いることができる。単結晶半導体を有する基板としては、単結晶シリコン基板や単結晶ゲルマニウム基板などが挙げられる。また、半導体膜にチャネル形成領域が形成される、ＯＳトランジスタ以外のトランジスタを用いることもできる。当該トランジスタとしては、例えば、チャネル形成領域に非単結晶半導体を有するトランジスタがあげられる。非単結晶半導体としては、非晶質シリコン、微結晶シリコン、多結晶シリコンなどの非単結晶シリコンや、非晶質ゲルマニウム、微結晶ゲルマニウム、多結晶ゲルマニウムなどの非単結晶ゲルマニウムなどを用いることができる。
【０１９０】
＜トランジスタの作製方法例＞
続いて、図１１に例示するトランジスタ６００の作製方法の一例について説明する。
【０１９１】
まず、図１２（Ａ）に示すように、基板６０１上にゲート電極６０２を形成し、ゲート電極６０２上に絶縁層６０３を形成する。ここでは、基板６０１としてガラス基板を用いる。
【０１９２】
ゲート電極６０２の形成方法を以下に示す。はじめに、スパッタリング法、ＣＶＤ法、蒸着法等により導電膜を形成し、導電膜上に第１のフォトマスクを用いてフォトリソグラフィ工程によりレジストマスクを形成する。次に、該レジストマスクを用いて導電膜の一部をエッチングして、ゲート電極６０２を形成する。その後、レジストマスクを除去する。
【０１９３】
なお、ゲート電極６０２は、上記形成方法の代わりに、電解メッキ法、印刷法、インクジェット法等で形成してもよい。
【０１９４】
絶縁層６０３は、スパッタリング法、ＰＥＣＶＤ法、蒸着法等で形成する。
【０１９５】
絶縁層６０３として酸化シリコン膜、酸化窒化シリコン膜、または窒化酸化シリコン膜を形成する場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
【０１９６】
また、絶縁層６０３として窒化シリコン膜を形成する場合、２段階の形成方法を用いることが好ましい。はじめに、シラン、窒素、及びアンモニアの混合ガスを原料ガスとして用いたプラズマＣＶＤ法により、欠陥の少ない第１の窒化シリコン膜を形成する。次に、原料ガスを、シラン及び窒素の混合ガスに切り替えて、水素濃度が少なく、且つ水素をブロッキングすることが可能な第２の窒化シリコン膜を成膜する。このような形成方法により、絶縁層６０３として、欠陥が少なく、且つ水素ブロッキング性を有する窒化シリコン膜を形成することができる。
【０１９７】
また、絶縁層６０３として酸化ガリウム膜を形成する場合、ＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成することができる。
【０１９８】
次に、図１２（Ｂ）に示すように、絶縁層６０３上に酸化物半導体層６０４を形成する。
【０１９９】
酸化物半導体層６０４の形成方法を以下に示す。はじめに、酸化物半導体膜を形成する。続いて、酸化物半導体膜上に第２のフォトマスクを用いてフォトリソグラフィ工程によりレジストマスクを形成する。次に、該レジストマスクを用いて酸化物半導体膜の一部をエッチングして、酸化物半導体層６０４を形成する。その後、レジストマスクを除去する。
【０２００】
この後、加熱処理を行ってもよい。加熱処理を行う場合には、酸素を含む雰囲気下で行うことが好ましい。また、上記加熱処理の温度としては、例えば、１５０℃以上６００℃以下、好ましくは２００℃以上５００℃以下とすればよい。
【０２０１】
次に、図１２（Ｃ）に示すように、一対の電極６０５ａ、６０５ｂを形成する。
【０２０２】
一対の電極６０５ａ、６０５ｂの形成方法を以下に示す。はじめに、スパッタリング法、ＰＥＣＶＤ法、蒸着法等で導電膜を形成する。次に、該導電膜上に第３のフォトマスクを用いてフォトリソグラフィ工程によりレジストマスクを形成する。次に、該レジストマスクを用いて導電膜の一部をエッチングして、一対の電極６０５ａ、６０５ｂを形成する。その後、レジストマスクを除去する。
【０２０３】
なお、図１２（Ｂ）に示すように、導電膜のエッチングの際に酸化物半導体層６０４の上部の一部がエッチングされ、薄膜化することがある。そのため、酸化物半導体層６０４の形成時、酸化物半導体膜の厚さを予め厚く設定しておくことが好ましい。
【０２０４】
次に、図１２（Ｄ）に示すように、酸化物半導体層６０４及び一対の電極６０５ａ、６０５ｂ上に、絶縁層６０６を形成し、続いて絶縁層６０６上に絶縁層６０７を形成する。
【０２０５】
絶縁層６０６として酸化シリコン膜または酸化窒化シリコン膜を形成する場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
【０２０６】
例えば、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上２６０℃以下、さらに好ましくは２００℃以上２４０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成する。
【０２０７】
成膜条件として、上記圧力の反応室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、酸化物絶縁膜中における酸素含有量が化学量論比よりも多くなる。しかしながら、基板温度が、上記温度であると、シリコンと酸素の結合力が弱いため、加熱により酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁膜を形成することができる。
【０２０８】
また、酸化物半導体層６０４と絶縁層６０６の間に酸化物絶縁膜を設ける場合には、絶縁層６０６の形成工程において、該酸化物絶縁膜が酸化物半導体層６０４の保護膜となる。この結果、酸化物半導体層６０４へのダメージを低減しつつ、パワー密度の高い高周波電力を用いて絶縁層６０６を形成することができる。
【０２０９】
例えば、ＰＥＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上４００℃以下、さらに好ましくは２００℃以上３７０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、酸化物絶縁膜として酸化シリコン膜または酸化窒化シリコン膜を形成することができる。また、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とすることで、該酸化物絶縁層を成膜する際に、酸化物半導体層６０４へのダメージを低減することが可能である。
【０２１０】
酸化物絶縁膜の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
【０２１１】
絶縁層６０７は、スパッタリング法、ＰＥＣＶＤ法等で形成することができる。
【０２１２】
絶縁層６０７として窒化シリコン膜、または窒化酸化シリコン膜を形成する場合、原料ガスとしては、シリコンを含む堆積性気体、酸化性気体、及び窒素を含む気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。窒素を含む気体としては、窒素、アンモニア等がある。
【０２１３】
以上の工程により、トランジスタ６００を形成することができる。
【０２１４】
＜トランジスタの変形例＞
以下では、トランジスタ６００と一部が異なるトランジスタの構成例について説明する。
【０２１５】
図１３（Ａ）に、以下で例示するトランジスタ６１０の断面概略図を示す。トランジスタ６１０は、酸化物半導体層の構成が異なる点で、トランジスタ６００と相違している。
【０２１６】
トランジスタ６１０が有する酸化物半導体層６１４は、酸化物半導体層６１４ａと酸化物半導体層６１４ｂとが積層されて構成される。
【０２１７】
なお、酸化物半導体層６１４ａと酸化物半導体層６１４ｂの境界は不明瞭である場合があるため、図１３（Ａ）等の図中には、これらの境界を破線で示している。
【０２１８】
酸化物半導体層６１４ａは、代表的にはＩｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆ）を用いる。また、酸化物半導体層６１４ａがＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＺｎおよびＯを除いてのＩｎおよびＭの原子数比率は、好ましくは、Ｉｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。また例えば、酸化物半導体層６１４ａは、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である材料を用いる。
【０２１９】
酸化物半導体層６１４ｂはＩｎ若しくはＧａを含み、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）であり、且つ酸化物半導体層６１４ａよりも伝導帯の下端のエネルギーが真空準位に近く、代表的には、酸化物半導体層６１４ｂの伝導帯の下端のエネルギーと、酸化物半導体層６１４ａの伝導帯の下端のエネルギーとの差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下とすることが好ましい。
【０２２０】
また、酸化物半導体層６１４ｂがＩｎ−Ｍ−Ｚｎ酸化物であるとき、Ｚｎ及びＯを除いてのＩｎおよびＭの原子数比率は、好ましくは、Ｉｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくは、Ｉｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。
【０２２１】
例えば、酸化物半導体層６１４ａとしてＩｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２、またはＩｎ：Ｇａ：Ｚｎ＝３：１：２の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用いることができる。また、酸化物半導体層６１４ｂとしてＩｎ：Ｇａ：Ｚｎ＝１：３：２、１：６：４、または１：９：６の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用いることができる。なお、酸化物半導体層６１４ａ、及び酸化物半導体層６１４ｂの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。
【０２２２】
上層に設けられる酸化物半導体層６１４ｂに、スタビライザーとして機能するＧａの含有量の多い酸化物を用いることにより、酸化物半導体層６１４ａ、及び酸化物半導体層６１４ｂからの酸素の放出を抑制することができる。
【０２２３】
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体層６１４ａ、酸化物半導体層６１４ｂのキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
【０２２４】
なお、上記では酸化物半導体層６１４として、２つの酸化物半導体層が積層された構成を例示したが、３つ以上の酸化物半導体層を積層する構成としてもよい。
【０２２５】
図１３（Ｂ）に、以下で例示するトランジスタ６２０の断面概略図を示す。トランジスタ６２０は、酸化物半導体層の構成が異なる点で、トランジスタ６００及びトランジスタ６１０と相違している。
【０２２６】
トランジスタ６２０が有する酸化物半導体層６２４は、酸化物半導体層６２４ａ、酸化物半導体層６２４ｂ、酸化物半導体層６２４ｃが順に積層されて構成される。
【０２２７】
酸化物半導体層６２４ａ及び酸化物半導体層６２４ｂは、絶縁層６０３上に積層して設けられる。また酸化物半導体層６２４ｃは、酸化物半導体層６２４ｂの上面、並びに一対の電極６０５ａ、６０５ｂの上面及び側面に接して設けられる。
【０２２８】
例えば、酸化物半導体層６２４ｂとして、上記変形例１で例示した酸化物半導体層６１４ａと同様の構成を用いることができる。また例えば、酸化物半導体層６２４ａ、６２４ｃとして、上記変形例１で例示した酸化物半導体層６１４ｂと同様の構成を用いることができる。
【０２２９】
例えば、酸化物半導体層６２４ｂの下層に設けられる酸化物半導体層６２４ａ、及び上層に設けられる酸化物半導体層６２４ｃに、スタビライザーとして機能するＧａの含有量の多い酸化物を用いることにより、酸化物半導体層６２４ａ、酸化物半導体層６２４ｂ、及び酸化物半導体層６２４ｃからの酸素の放出を抑制することができる。
【０２３０】
また、例えば酸化物半導体層６２４ｂに主としてチャネルが形成される場合に、酸化物半導体層６２４ｂにＩｎの含有量の多い酸化物を用い、酸化物半導体層６２４ｂと接して一対の電極６０５ａ、６０５ｂを設けることにより、トランジスタ６２０のオン電流を増大させることができる。
【０２３１】
＜トランジスタの他の構成例＞
以下では、本発明の一態様の酸化物半導体膜を適用可能な、トップゲート型のトランジスタの構成例について説明する。
【０２３２】
なお、以下では、上記と同様の構成、または同様の機能を有する構成要素においては、同一の符号を付し、重複する説明は省略する。
【０２３３】
図１４（Ａ）に、以下で例示するトップゲート型のトランジスタ６５０の断面概略図を示す。
【０２３４】
トランジスタ６５０は、絶縁層６５１が設けられた基板６０１上に設けられる酸化物半導体層６０４と、酸化物半導体層６０４の上面に接する一対の電極６０５ａ、６０５ｂと、酸化物半導体層６０４、一対の電極６０５ａ、６０５ｂ上に設けられる絶縁層６０３と、絶縁層６０３上に酸化物半導体層６０４と重なるように設けられるゲート電極６０２とを有する。また、絶縁層６０３及びゲート電極６０２を覆って絶縁層６５２が設けられている。
【０２３５】
絶縁層６５１は、基板６０１から酸化物半導体層６０４への不純物の拡散を抑制する機能を有する。例えば、上記絶縁層６０７と同様の構成を用いることができる。なお、絶縁層６５１は、不要であれば設けなくてもよい。
【０２３６】
絶縁層６５２には、上記絶縁層６０７と同様、酸素、水素、水等のブロッキング効果を有する絶縁膜を適用することができる。なお、絶縁層６０７は不要であれば設けなくてもよい。
【０２３７】
以下では、トランジスタ６５０と一部が異なるトランジスタの構成例について説明する。
【０２３８】
図１４（Ｂ）に、以下で例示するトランジスタ６６０の断面概略図を示す。トランジスタ６６０は、酸化物半導体層の構成が異なる点で、トランジスタ６５０と相違している。
【０２３９】
トランジスタ６６０が有する酸化物半導体層６６４は、酸化物半導体層６６４ａ、酸化物半導体層６６４ｂ、及び酸化物半導体層６６４ｃが順に積層されて構成されている。
【０２４０】
酸化物半導体層６６４ａ、酸化物半導体層６６４ｂ、酸化物半導体層６６４ｃのうち、いずれか一、またはいずれか二、または全部に、先に説明した酸化物半導体膜を適用することができる。
【０２４１】
例えば、酸化物半導体層６６４ｂとして、上記変形例１で例示した酸化物半導体層６１４ａと同様の構成を用いることができる。また例えば、酸化物半導体層６６４ａ、６６４ｃとして、上記変形例１で例示した酸化物半導体層６１４ｂと同様の構成を用いることができる。
【０２４２】
また、酸化物半導体層６６４ｂの下層に設けられる酸化物半導体層６６４ａ、及び上層に設けられる酸化物半導体層６６４ｃに、スタビライザーとして機能するＧａの含有量の多い酸化物を用いることにより、酸化物半導体層６６４ａ、酸化物半導体層６６４ｂ、酸化物半導体層６６４ｃからの酸素の放出を抑制することができる。
【０２４３】
以下では、トランジスタ６５０と一部が異なるトランジスタの構成例について説明する。
【０２４４】
図１４（Ｃ）に、以下で例示するトランジスタ６７０の断面概略図を示す。トランジスタ６７０は、酸化物半導体層６０４に接する一対の電極６０５ａ、６０５ｂの形状、及びゲート電極６０２の形状等で、トランジスタ６５０と相違している。
【０２４５】
トランジスタ６７０は、絶縁層６５１が設けられた基板６０１上に設けられる酸化物半導体層６０４と、酸化物半導体層６０４上の絶縁層６０３と、絶縁層６０３上のゲート電極６０２と、絶縁層６５１及び酸化物半導体層６０４上の絶縁層６５４と、絶縁層６５４上の絶縁層６５６と、絶縁層６５４、６５６に設けられる開口部を介して酸化物半導体層６０４に電気的に接続される一対の電極６０５ａ、６０５ｂと、絶縁層６５６及び一対の電極６０５ａ、６０５ｂ上の絶縁層６５２と、を有する。
【０２４６】
絶縁層６５４としては、例えば水素を含む絶縁膜で形成される。該水素を含む絶縁膜としては、窒化シリコン膜等が挙げられる。絶縁層６５４に含まれる水素は、酸化物半導体層６０４中の酸素欠損と結合することで、酸化物半導体層６０４中でキャリアとなる。したがって、図１４（Ｃ）に示す構成においては、酸化物半導体層６０４と絶縁層６５４が接する領域をｎ型領域６０４ｂ及びｎ型領域６０４ｃとして表している。なお、ｎ型領域６０４ｂとｎ型領域６０４ｃに挟まれる領域は、チャネル領域６０４ａとなる。
【０２４７】
酸化物半導体層６０４中にｎ型領域６０４ｂ、６０４ｃを設けることで、一対の電極６０５ａ、６０５ｂとの接触抵抗を低減させることができる。なお、ｎ型領域６０４ｂ、６０４ｃとしては、ゲート電極６０２の形成時、及びゲート電極６０２を覆う絶縁層６５４を用いて自己整合的に形成することができる。図１４（Ｃ）に示すトランジスタ６７０は、所謂セルフアライン型のトップゲート型のトランジスタである。セルフアライン型のトップゲート型のトランジスタ構造とすることで、ゲート電極６０２と、ソース電極及びドレイン電極として機能する一対の電極６０５ａ、６０５ｂと、の重なりが生じないため、電極間に生じる寄生容量を低減することができる。
【０２４８】
また、トランジスタ６７０が有する絶縁層６５６としては、例えば、酸化窒化シリコン膜等により形成することができる。
【０２４９】
なお、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせることができる。
【０２５０】
（実施の形態６）
本実施の形態では、上記実施の形態で説明したＯＳトランジスタについて説明する。
【０２５１】
＜ＯＳトランジスタの特性＞
ＯＳトランジスタは、酸化物半導体中の不純物濃度を低減し、酸化物半導体を真性または実質的に真性にすることでオフ電流を低くすることができる。ここで、実質的に真性とは、酸化物半導体中のキャリア密度が、１×１０１７／ｃｍ３未満であること、好ましくは１×１０１５／ｃｍ３未満であること、さらに好ましくは１×１０１３／ｃｍ３未満であることを指す。酸化物半導体において、水素、窒素、炭素、シリコン、および主成分以外の金属元素は不純物となる。例えば、水素および窒素はドナー準位の形成に寄与し、キャリア密度を増大させてしまう。
【０２５２】
真性または実質的に真性にした酸化物半導体を用いたトランジスタは、キャリア密度が低いため、閾値電圧がマイナスとなる電気特性になることが少ない。また、当該酸化物半導体を用いたトランジスタは、酸化物半導体のキャリアトラップが少ないため、電気特性の変動が小さく、信頼性の高いトランジスタとなる。また、当該酸化物半導体を用いたトランジスタは、オフ電流を非常に低くすることが可能となる。
【０２５３】
なおオフ電流を低くしたＯＳトランジスタでは、室温（２５℃程度）にてチャネル幅１μｍあたりの規格化されたオフ電流が１×１０−１８Ａ以下、好ましくは１×１０−２１Ａ以下、更に好ましくは１×１０−２４Ａ以下、又は８５℃にて１×１０−１５Ａ以下、好ましくは１×１０−１８Ａ以下、更に好ましくは１×１０−２１Ａ以下とすることができる。
【０２５４】
＜オフ電流＞
本明細書において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。例えば、ｎチャネル型のトランジスタのオフ電流とは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低いときのドレイン電流を言う場合がある。
【０２５５】
トランジスタのオフ電流は、Ｖｇｓに依存する場合がある。従って、トランジスタのオフ電流がＩ以下である、とは、トランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを言う場合がある。トランジスタのオフ電流は、所定のＶｇｓにおけるオフ状態、所定の範囲内のＶｇｓにおけるオフ状態、または、十分に低減されたオフ電流が得られるＶｇｓにおけるオフ状態、等におけるオフ電流を指す場合がある。
【０２５６】
一例として、しきい値電圧Ｖｔｈが０．５Ｖであり、Ｖｇｓが０．５Ｖにおけるドレイン電流が１×１０−９Ａであり、Ｖｇｓが０．１Ｖにおけるドレイン電流が１×１０−１３Ａであり、Ｖｇｓがー０．５Ｖにおけるドレイン電流が１×１０−１９Ａであり、Ｖｇｓがー０．８Ｖにおけるドレイン電流が１×１０−２２Ａであるようなｎチャネル型トランジスタを想定する。当該トランジスタのドレイン電流は、Ｖｇｓが−０．５Ｖにおいて、または、Ｖｇｓが−０．５Ｖ乃至−０．８Ｖの範囲において、１×１０−１９Ａ以下であるから、当該トランジスタのオフ電流は１×１０−１９Ａ以下である、と言う場合がある。当該トランジスタのドレイン電流が１×１０−２２Ａ以下となるＶｇｓが存在するため、当該トランジスタのオフ電流は１×１０−２２Ａ以下である、と言う場合がある。
【０２５７】
本明細書では、チャネル幅Ｗを有するトランジスタのオフ電流を、チャネル幅Ｗあたりを流れる電流値で表す場合がある。また、所定のチャネル幅（例えば１μｍ）あたりを流れる電流値で表す場合がある。後者の場合、オフ電流の単位は、電流／長さの次元を持つ単位（例えば、Ａ／μｍ）で表される場合がある。
【０２５８】
トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、室温、６０℃、８５℃、９５℃、または１２５℃におけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等に要求される信頼性において用いられる温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）におけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、室温、６０℃、８５℃、９５℃、１２５℃、当該トランジスタが含まれる半導体装置に要求される信頼性において用いられる温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。
【０２５９】
トランジスタのオフ電流は、ドレインとソースの間の電圧Ｖｄｓに依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ，２．５Ｖ，３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、または２０Ｖにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等に要求される信頼性において用いられるＶｄｓ、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓにおけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ，２．５Ｖ，３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、２０Ｖ、当該トランジスタが含まれる半導体装置に要求される信頼性において用いられるＶｄｓ、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓ、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。
【０２６０】
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合もある。
【０２６１】
本明細書では、オフ電流と同じ意味で、リーク電流と記載する場合がある。
【０２６２】
本明細書において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに、ソースとドレインとの間に流れる電流を指す場合がある。
【０２６３】
＜酸化物半導体の組成＞
ＯＳトランジスタの半導体層に用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）又は亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎ及びＺｎを含むことが好ましい。また、それらに加えて、酸素を強く結びつけるスタビライザーを有することが好ましい。スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）及びアルミニウム（Ａｌ）の少なくともいずれかを有すればよい。
【０２６４】
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種又は複数種を有してもよい。
【０２６５】
トランジスタの半導体層に用いる酸化物半導体としては、例えば、酸化インジウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｚｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｉ−Ｚｎ系酸化物、Ｉｎ−Ｓｃ−Ｚｎ系酸化物、Ｉｎ−Ｙ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物等がある。
【０２６６】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２、あるいはＩｎ：Ｇａ：Ｚｎ＝２：１：３の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
【０２６７】
＜酸化物半導体中の不純物＞
半導体層を構成する酸化物半導体膜に水素が多量に含まれると、酸化物半導体と結合することによって、水素の一部がドナーとなり、キャリアである電子を生じてしまう。これにより、トランジスタの閾値電圧がマイナス方向にシフトしてしまう。そのため、酸化物半導体膜の形成後において、脱水化処理（脱水素化処理）を行い酸化物半導体膜から、水素、又は水分を除去して不純物が極力含まれないように高純度化することが好ましい。
【０２６８】
なお、酸化物半導体膜への脱水化処理（脱水素化処理）によって、酸化物半導体膜から酸素が減少してしまうことがある。よって、酸化物半導体膜への脱水化処理（脱水素化処理）によって増加した酸素欠損を補填するため酸素を酸化物半導体膜に加える処理を行うことが好ましい。
【０２６９】
このように、酸化物半導体膜は、脱水化処理（脱水素化処理）により、水素又は水分が除去され、加酸素化処理により酸素欠損を補填することによって、ｉ型（真性）化又はｉ型に限りなく近く実質的にｉ型（真性）である酸化物半導体膜とすることができる。なお、実質的に真性とは、酸化物半導体膜中にドナーに由来するキャリアが極めて少なく（ゼロに近く）、キャリア密度が１×１０１７／ｃｍ３以下、１×１０１６／ｃｍ３以下、１×１０１５／ｃｍ３以下、１×１０１４／ｃｍ３以下、１×１０１３／ｃｍ３以下であることをいう。
【０２７０】
＜酸化物半導体の構造＞
酸化物半導体の構造について説明する。
【０２７１】
なお本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
【０２７２】
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
【０２７３】
酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに分けられる。または、酸化物半導体は、例えば、結晶性酸化物半導体と非晶質酸化物半導体とに分けられる。
【０２７４】
なお、非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、微結晶酸化物半導体、非晶質酸化物半導体などがある。また、結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、微結晶酸化物半導体などがある。
【０２７５】
まずは、ＣＡＡＣ−ＯＳ膜について説明する。
【０２７６】
ＣＡＡＣ−ＯＳ膜は、ｃ軸配向した複数の結晶部を有する酸化物半導体膜の一つである。
【０２７７】
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳ膜の明視野像および回折パターンの複合解析像（高分解能ＴＥＭ像ともいう。）を観察することで複数の結晶部を確認することができる。一方、高分解能ＴＥＭ像によっても明確な結晶部同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【０２７８】
試料面と略平行な方向から、ＣＡＡＣ−ＯＳ膜の断面の高分解能ＴＥＭ像を観察すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
【０２７９】
一方、試料面と略垂直な方向から、ＣＡＡＣ−ＯＳ膜の平面の高分解能ＴＥＭ像を観察すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
【０２８０】
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
【０２８１】
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
【０２８２】
ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。
【０２８３】
また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。
【０２８４】
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合がある。
【０２８５】
また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
【０２８６】
次に、微結晶酸化物半導体膜について説明する。
【０２８７】
微結晶酸化物半導体膜は、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。
【０２８８】
ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、結晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳ膜に対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳ膜に対しナノビーム電子回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。
【０２８９】
ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そのため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。
【０２９０】
次に、非晶質酸化物半導体膜について説明する。
【０２９１】
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶部を有さない酸化物半導体膜である。石英のような無定形状態を有する酸化物半導体膜が一例である。
【０２９２】
非晶質酸化物半導体膜は、高分解能ＴＥＭ像において結晶部を確認することができない。
【０２９３】
非晶質酸化物半導体膜に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半導体膜に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導体膜に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが観測される。
【０２９４】
なお、酸化物半導体膜は、ｎｃ−ＯＳ膜と非晶質酸化物半導体膜との間の物性を示す構造を有する場合がある。そのような構造を有する酸化物半導体膜を、特に非晶質ライク酸化物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。
【０２９５】
ａ−ｌｉｋｅ  ＯＳ膜は、高分解能ＴＥＭ像において鬆（ボイドともいう。）が観察される場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。ａ−ｌｉｋｅ  ＯＳ膜は、ＴＥＭによる観察程度の微量な電子照射によって、結晶化が起こり、結晶部の成長が見られる場合がある。一方、良質なｎｃ−ＯＳ膜であれば、ＴＥＭによる観察程度の微量な電子照射による結晶化はほとんど見られない。
【０２９６】
なお、ａ−ｌｉｋｅ  ＯＳ膜およびｎｃ−ＯＳ膜の結晶部の大きさの計測は、高分解能ＴＥＭ像を用いて行うことができる。例えば、ＩｎＧａＺｎＯ４の結晶は層状構造を有し、Ｉｎ−Ｏ層の間に、Ｇａ−Ｚｎ−Ｏ層を２層有する。ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有する。よって、これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。そのため、高分解能ＴＥＭ像における格子縞に着目し、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所においては、それぞれの格子縞がＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
【０２９７】
また、酸化物半導体膜は、構造ごとに密度が異なる場合がある。例えば、ある酸化物半導体膜の組成がわかれば、該組成と同じ組成における単結晶の密度と比較することにより、その酸化物半導体膜の構造を推定することができる。例えば、単結晶の密度に対し、ａ−ｌｉｋｅ  ＯＳ膜の密度は７８．６％以上９２．３％未満となる。また、例えば、単結晶の密度に対し、ｎｃ−ＯＳ膜の密度およびＣＡＡＣ−ＯＳ膜の密度は９２．３％以上１００％未満となる。なお、単結晶の密度に対し密度が７８％未満となる酸化物半導体膜は、成膜すること自体が困難である。
【０２９８】
上記について、具体例を用いて説明する。例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体膜において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体膜において、ａ−ｌｉｋｅ  ＯＳ膜の密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体膜において、ｎｃ−ＯＳ膜の密度およびＣＡＡＣ−ＯＳ膜の密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満となる。
【０２９９】
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成の単結晶に相当する密度を算出することができる。所望の組成の単結晶の密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて算出すればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて算出することが好ましい。
【０３００】
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、ａ−ｌｉｋｅ  ＯＳ膜、微結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
【０３０１】
以上説明したようにＯＳトランジスタは、極めて優れたオフ電流特性を実現できる。
【０３０２】
なお、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせることができる。
【０３０３】
（実施の形態７）
本実施の形態では、本発明の一態様の半導体装置を用いることができる表示モジュール及び電子機器について、図１５及び図１６を用いて説明を行う。
【０３０４】
図１５に示す表示モジュール１０００は、上部カバー１００１と下部カバー１００２との間に、ＦＰＣ１００３に接続されたタッチパネル１００４、ＦＰＣ１００５に接続された表示パネル１００６、バックライト１００７、フレーム１００９、プリント基板１０１０、バッテリー１０１１を有する。
【０３０５】
本発明の一態様の半導体装置は、例えば、表示パネル１００６に用いることができる。
【０３０６】
上部カバー１００１及び下部カバー１００２は、タッチパネル１００４及び表示パネル１００６のサイズに合わせて、形状や寸法を適宜変更することができる。
【０３０７】
タッチパネル１００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル１００６に重畳して用いることができる。また、表示パネル１００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル１００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
【０３０８】
バックライト１００７は、光源１００８を有する。なお、２０において、バックライト１００７上に光源１００８を配置する構成について例示したが、これに限定さない。例えば、バックライト１００７の端部に光源１００８を配置し、さらに光拡散板を用いる構成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射型パネル等の場合においては、バックライト１００７を設けない構成としてもよい。
【０３０９】
フレーム１００９は、表示パネル１００６の保護機能の他、プリント基板１０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム１００９は、放熱板としての機能を有していてもよい。
【０３１０】
プリント基板１０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリー１０１１による電源であってもよい。バッテリー１０１１は、商用電源を用いる場合には、省略可能である。
【０３１１】
また、表示モジュール１０００は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
【０３１２】
図１６（Ａ）乃至図１６（Ｈ）は、電子機器を示す図である。これらの電子機器は、筐体５０００、表示部５００１、スピーカー５００３、ＬＥＤランプ５００４、操作キー５００５（電源スイッチ、又は操作スイッチを含む）、接続端子５００６、センサ５００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン５００８、等を有することができる。
【０３１３】
図１６（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９、赤外線ポート５０１０、等を有することができる。図１６（Ｂ）は記録媒体を備えた携帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図１６（Ｃ）はゴーグル型ディスプレイであり、上述したものの他に、第２表示部５００２、支持部５０１２、イヤホン５０１３、等を有することができる。図１６（Ｄ）は携帯型遊技機であり、上述したものの他に、記録媒体読込部５０１１、等を有することができる。図１６（Ｅ）はテレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ５０１４、シャッターボタン５０１５、受像部５０１６、等を有することができる。図１６（Ｆ）は携帯型遊技機であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図１６（Ｇ）はテレビ受像器であり、上述したものの他に、チューナ、画像処理部、等を有することができる。図１６（Ｈ）は持ち運び型テレビ受像器であり、上述したものの他に、信号の送受信が可能な充電器５０１７、等を有することができる。
【０３１４】
図１６（Ａ）乃至図１６（Ｈ）に示す電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図１６（Ａ）乃至図１６（Ｈ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。
【０３１５】
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。なお、本発明の一態様の半導体装置は、表示部を有さない電子機器にも適用することができる。
【０３１６】
なお、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせることができる。
【符号の説明】
【０３１７】
１０    装置
２０    基板
２１    絶縁層
２２    端子
２３    配線
２４    端子
２５    絶縁層
３０    基板
３１    絶縁層
３２    端子
３３    配線
３５    絶縁層
４０    異方性導電層
４１    樹脂
４２    導電性粒子
５０    接続部
１００    装置
１２０    基板
１２１    絶縁層
１２２    端子
１２３    配線
１２４    端子
１３０    基板
１３１    絶縁層
１３２    端子
１３３    配線
２００    端子群
２１０    配線
２２０    基板
２２２    端子
３００    表示装置
３０１    基板
３０２    画素部
３０４    ソースドライバ回路部
３０５    基板
３０６    ゲートドライバ回路部
３０８    ＦＰＣ端子部
３１０    信号線
３１１    配線部
３１２    シール材
３１６    ＦＰＣ
３５０    トランジスタ
３５２    トランジスタ
３６０    接続端子
３６４    絶縁膜
３６６    絶縁膜
３７０    平坦化絶縁膜
３７２    導電膜
３７３    導電膜
３７４    導電膜
３７５    液晶素子
３７６    液晶層
３７７    導電膜
３７８    スペーサ
３８０    異方性導電層
３９０    容量素子
３９２    導電膜
４００    表示装置
４０２    画素部
４３０    絶縁膜
４３２    封止膜
４３４    絶縁膜
４３６    着色膜
４３８    遮光膜
４４４    導電膜
４４６    ＥＬ層
４４８    導電膜
４８０    発光素子
５０１    画素回路
５０２    画素部
５０４    駆動回路部
５０６    保護回路
５０７    端子部
５５０    トランジスタ
５５２    トランジスタ
５５４    トランジスタ
５６０    容量素子
５６２    容量素子
５７０    液晶素子
５７２    発光素子
６００    トランジスタ
６０１    基板
６０２    ゲート電極
６０３    絶縁層
６０４    酸化物半導体層
６０５ａ    電極
６０５ｂ    電極
６０６    絶縁層
６０７    絶縁層
６１０    トランジスタ
６１４    酸化物半導体層
６２０    トランジスタ
６２４    酸化物半導体層
６５０    トランジスタ
６５１    絶縁層
６５２    絶縁層
６５４    絶縁層
６５６    絶縁層
６６０    トランジスタ
６６４    酸化物半導体層
６７０    トランジスタ
１０００    表示モジュール
１００１    上部カバー
１００２    下部カバー
１００３    ＦＰＣ
１００４    タッチパネル
１００５    ＦＰＣ
１００６    表示パネル
１００７    バックライト
１００８    光源
１００９    フレーム
１０１０    プリント基板
１０１１    バッテリー
５０００    筐体
５００１    表示部
５００２    表示部
５００３    スピーカー
５００４    ＬＥＤランプ
５００５    操作キー
５００６    接続端子
５００７    センサ
５００８    マイクロフォン
５００９    スイッチ
５０１０    赤外線ポート
５０１１    記録媒体読込部
５０１２    支持部
５０１３    イヤホン
５０１４    アンテナ
５０１５    シャッターボタン
５０１６    受像部
５０１７    充電器
【図１】
0006532660.tif 000002
【図２】
0006532660.tif 000003
【図３】
0006532660.tif 000004
【図４】
0006532660.tif 000005
【図５】
0006532660.tif 000006
【図６】
0006532660.tif 000007
【図７】
0006532660.tif 000008
【図８】
0006532660.tif 000009
【図９】
0006532660.tif 000010
【図１０】
0006532660.tif 000011
【図１１】
0006532660.tif 000012
【図１２】
0006532660.tif 000013
【図１３】
0006532660.tif 000014
【図１４】
0006532660.tif 000015
【図１５】
0006532660.tif 000016
【図１６】
0006532660.tif 000017