(57)【特許請求の範囲】
【請求項１】
マイクロストラクチャ向上型光吸収を具備する光検知器において、
カソード領域、
アノード領域、
前記カソード領域が前記アノード領域よりも一層正の電圧へ駆動される様に前記カソード領域と前記アノード領域との間に電圧を印加する形態とされている逆バイアス回路、及び
前記カソード領域及びアノード領域と動作連結されており且つオプティカルファイバ通信用のソース信号からフォトンを吸収する形態とされており且つ互いに離隔されている複数個の穴からなる複数個のマイクロストラクチャを含んでいるＳｉ及びＧｅの内の少なくとも一つからなる一つの層を具備しているエピタキシャル成長された結晶性のマイクロストラクチャ向上型フォトン吸収半導体領域であって、前記複数個の穴で意図的にマイクロストラクチャ向上型とされていない吸収領域と相対的に前記ソース信号の波長を含む波長範囲においてフォトンの吸収を増加させる形態とされている該複数個のマイクロストラクチャを包含している該マイクロストラクチャ向上型フォトン吸収半導体領域、を有しており、該複数個の穴は該マイクロストラクチャ向上型フォトン吸収半導体領域の厚さが増加された場合に量子効率が次第に増加し、一方帯域幅は次第に増加して最大となりその後次第に減少する特性を具備しており、且つ前記逆バイアス回路は前記複数個の穴の上方及び前記複数個の穴の間の区域の上方に存在している一つの導電層を含んでいる光検知器。
【請求項２】
前記マイクロストラクチャが該波長範囲における最も長い波長と等しいか又はそれより短い少なくとも一つの寸法を有している請求項１記載の光検知器。
【請求項３】
前記マイクロストラクチャが周期的に離隔されたアレイに配置されている請求項１記載の光検知器。
【請求項４】
前記マイクロストラクチャが非周期的に離隔、ランダムに離隔、又はマルチ周期的に離隔されているアレイに配置されている請求項１記載の光検知器。
【請求項５】
更に、基板物質を包含しており、且つ前記マイクロストラクチャが前記基板物質の上部表面に対して垂直な主要長手軸を有している請求項１記載の光検知器。
【請求項６】
前記マイクロストラクチャがそうでなければ同一の光検知器と比較して前記ソース信号の単一の方向に対する感度を減少させる配向とされている請求項１記載の光検知器。
【請求項７】
前記光検知器がシリコンフォトダイオードである請求項１記載の光検知器。
【請求項８】
前記光検知器が、５ギガビット／秒より大きなデータ帯域幅において、少なくとも６０％の量子効率で８５０ナノメートルのソース信号波長において、前記ソース信号を検知する形態とされている請求項７記載の光検知器。
【請求項９】
前記光検知器が、１０ギガビット／秒より大きなデータ帯域幅において、少なくとも６０％の量子効率で８５０ナノメートルのソース信号波長において、前記ソース信号を検知する形態とされている請求項８記載の光検知器。
【請求項１０】
前記光検知器が６０％より大きな量子効率用の形態とされている請求項７記載の光検知器。
【請求項１１】
前記光検知器がアバランシェフォトダイオードである請求項１記載の光検知器。
【請求項１２】
前記アバランシェフォトダイオードが、５ギガビット／秒より大きなデータ帯域幅にお いて、８５０ナノメートルのソース信号波長において、且つ２より大きな利得を有して、前記ソース信号を検知する形態とされている請求項１１記載の光検知器。
【請求項１３】
更に、第２複数個のマイクロストラクチャを包含している増倍領域を有している請求項１１記載の光検知器。
【請求項１４】
前記第２複数個のマイクロストラクチャが、Ｐ増倍層、Ｎ増倍層、及び電荷層からなるグループから選択される一つ又はそれ以上の増倍層内に延在する請求項１３記載の光検知器。
【請求項１５】
前記光検知器が、１ギガビット／秒より大きなデータ帯域幅において、少なくとも４０％の量子効率で９８０ナノメートルのソース信号波長において、前記ソース信号を検知する形態とされている請求項１記載の光検知器。
【請求項１６】
前記光検知器が、０．５ギガビット／秒より大きなデータ帯域幅において、少なくとも３０％の量子効率で１０００ナノメートルのソース信号波長において、前記ソース信号を検知する形態とされている請求項１記載の光検知器。
【請求項１７】
前記複数個のマイクロストラクチャが、同一のフォトン吸収長を有しているマイクロストラクチャが無い装置と比較した場合に、前記光検知器の容量を実効的に減少させる請求項１記載の光検知器。
【請求項１８】
前記マイクロストラクチャ向上型フォトン吸収半導体領域及び前記マイクロストラクチャがシリコン及びゲルマニウムから形成されている請求項１記載の光検知器。
【請求項１９】
前記マイクロストラクチャが、シリコンの一部をエッチング除去することによって形成されている請求項１８記載の光検知器。
【請求項２０】
前記マイクロストラクチャ向上型フォトン吸収半導体領域がゲルマニウムである請求項１記載の光検知器。
【請求項２１】
更に、基板を有しており、及び、前記カソード、吸収及びアノード領域が前記基板上方に形成されており且つ前記光検知器が前記光検知器の基板側から前記ソース信号を受け取る形態とされている請求項２０記載の光検知器。
【請求項２２】
前記アノード領域がエピタキシャル横方向過剰成長プロセスによって形成されたゲルマニウムＰ層を有している請求項２１記載の光検知器。
【請求項２３】
前記光検知器が、１回目に前記ソース信号の一部を前記吸収領域を介して通過させ、表面から反射させ、且つその後に２回目に前記吸収領域を介して通過させる、形態とされている請求項２１記載の光検知器。
【請求項２４】
更に、基板を有しており、及び、前記カソード、吸収及びアノード領域が前記基板上方に形成されており且つ前記光検知器が前記基板と反対側の前記光検知器の側に面する方向から前記ソース信号を受け取る形態とされている請求項２０記載の光検知器。
【請求項２５】
前記アノード領域がシリコンＰ層を有している請求項２４記載の光検知器。
【請求項２６】
前記光検知器がアバランシェフォトダイオードであって且つ更にシリコンから形成されている増倍領域を有している請求項２０記載の光検知器。
【請求項２７】
前記アノード領域がエピタキシャル横方向過剰成長プロセスによって形成されているゲルマニウムＰ層を有している請求項２６記載の光検知器。
【請求項２８】
前記アバランシェフォトダイオードが、１ギガビット／秒より大きなデータ帯域幅において、１７５０ナノメートル以上のソース信号波長において、且つ２より大きな利得を有して、前記ソース信号を検知する形態とされている請求項２６記載の光検知器。
【請求項２９】
少なくとも一つのゲルマニウム層がシリコン層上にエピタキシャル的に成長されている請求項２６記載の光検知器。
【請求項３０】
前記光検知器がアバランシェフォトダイオードであり且つ更にシリコンから形成されている増倍領域を有している請求項１記載の光検知器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、大略、主に感光装置に関するものである。更に詳細には、幾つかの実施例はマイクロストラクチャ（microstructure）向上型吸収特性を具備する感光装置に関するものである。
【背景技術】
【０００２】
オプチカルファイバ通信は、遠距離通信及び大型データセンター内の通信等の適用場面において広く使用されている。一層短い光学波長を使用する場合に関連する減衰損失のために、殆どのオプチカルファイバ通信は８００ｎｍ及びそれより長い光学波長を使用する。一般的に使用される伝送窓が１２６０ｎｍと１６７５ｎｍとの間に存在している。オプチカルファイバ通信システムにおいて使用される光学受信機の主要な部品は光検知器であり、それは、通常、フォトダイオード（ＰＤ）又はアバランシェフォトダイオード（ＡＰＤ）の形態である。
【０００３】
高品質低雑音ＡＰＤはシリコンから作ることが可能である。しかしながら、シリコンは可視光及び近赤外線範囲における光を吸収するが、それは一層大きな光学波長において一層トランスペアレントとなる。シリコンＰＤ及びＡＰＤは、該装置の吸収「Ｉ」領域の厚さを増加させることによって８００ｎｍ及びそれより長い光学波長用とさせることが可能である。図２は、従来のＰＩＮフォトダイオード２００の断面図であり、「ｄ」は吸収「Ｉ」領域２２０の長さである。図３（Ａ）及び（Ｂ）は、８５０ｎｍ光学波長において３０ミクロン直径を具備する従来のフォトダイオードの帯域幅及び量子効率を示している。理解されるように、９０％の量子効率を得るためには、「Ｉ」領域の厚さ「ｄ」が３０ミクロンを越える場合である。このことは最大帯域幅が２．５Ｇｂ／ｓ未満となり、それは多くの現在の及び将来の遠距離通信及びデータセンター適用例にとっては低すぎる。
【０００４】
一層長い波長及び一層高い帯域幅の場合にシリコンＰＤ及びＡＰＤが有する本来的な問題を回避するために、その他の物質が使用される。ゲルマニウム（Ｇｅ）は１７００ｎｍの波長まで赤外線を検知するが、比較的高い増倍雑音を有している。ＩｎＧａＡｓは１６００ｎｍより一層長いものまで検知可能であり且つ増倍雑音はＧｅよりも一層少ないが、シリコンと比較すると未だにかなり一層大きなノイズを有している。ＩｎＧａＡｓはヘテロ構造ダイオードの吸収領域として使用されることが既知であるが、殆どは、典型的に、基板として及び増倍層としてＩｎＰが関与することとなる。この物質系は約９００乃至１７００ｎｍの吸収窓と適合性がある。しかしながら、ＩｎＧａＡｓ及びＧｅの両方の装置は比較的高価であり且つシリコンと比較した場合に比較的高い増倍雑音を有している。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許請求の範囲に記載する内容は、何らかの特定の欠点を解消するか又は上述した如き環境においてのみ動作する実施例に制限されるものではない。そうではなく、この背景は本書に記載される幾つかの実施例を実施することが可能な一つの例示的な技術分野を示すために与えているものに過ぎない。
【課題を解決するための手段】
【０００６】
幾つかの実施例によれば、マイクロストラクチャ向上型光吸収を具備する光検知器が記載される。該光検知器（例えば、フォトダイオード又はアバランシェフォトダイオード）は、カソード領域、アノード領域、該カソード領域が該アノード領域よりも一層正の電圧へ駆動されるように該カソード領域とアノード領域との間に電圧を印加する形態とされている逆バイアス回路、及びソース信号からのフォトンを吸収する形態とされているマイクロストラクチャ向上型フォトン吸収半導体領域、を包含している。該吸収領域は、該ソース信号の波長を含む波長範囲においてフォトンの吸収を増加させるべく寸法構成され且つ位置決めされている複数個のマイクロストラクチャを包含している。幾つかの実施例によれば、該マイクロストラクチャは、最長の信号波長と等しいか又はそれより短い少なくとも一つの寸法を有している。幾つかの実施例によれば、該マイクロストラクチャは柱体、孔、及び／又はボイドである。該マイクロストラクチャは周期的に離隔されたアレイ、非周期的に離隔されたアレイ、ランダムに離隔されたアレイ、又は多周期的に離隔されたアレイに配列させることが可能である。幾つかの実施例によれば、該マイクロストラクチャは下側に存在する基板物質の上部表面に対して垂直である主長手軸を有している。幾つかのその他の実施例によれば、該マイクロストラクチャは互いに平行ではない主長手軸を有している。幾つかの実施例によれば、該マイクロストラクチャはソース信号のいずれかの単一方向に対する感度を減少させるように配向されている。
【０００７】
幾つかの実施例によれば、該マイクロストラクチャは、吸収モードを、共振効果、散乱効果、近接場効果、サブ波長効果、及び／又は干渉効果を利用する高コントラストグレーチングに形成することにより少なくとも部分的に吸収を増加させる。
【０００８】
幾つかの実施例によれば、該吸収領域及び該マイクロストラクチャはシリコンから形成される。幾つかの実施例によれば、シリコンフォトダイオードが設けられ、それは少なくとも６０％の量子効率を有する８５０ｎｍの波長において５ギガビット／秒を越えるデータ帯域幅においてソース信号を検知することが可能である。幾つかの実施例によれば、シリコンフォトダイオードが設けられ、それは少なくとも６０％の量子効率を有する８５０ｎｍの信号波長において１０ギガビット／秒を越えるデータ帯域幅においてソース信号を検知することが可能である。幾つかの実施例によれば、シリコンアバランシェフォトダイオードが設けられ、それは、２を越える利得を有すると共に、８５０ｎｍの波長において５ギガビット／秒を越えるデータ帯域幅においてソース信号を検知することが可能である。幾つかの実施例によれば、シリコンＡＰＤは、Ｐ増倍層、Ｎ増倍層、及び／又は電荷層内へ延在するマイクロストラクチャを具備する増倍領域を有している。幾つかの実施例によれば、シリコンフォトダイオードが設けられ、それは、少なくとも４０％の量子効率を有する９８０ｎｍの波長において１ギガビット／秒を越えるデータ帯域幅においてソース信号を検知することが可能である。幾つかの実施例によれば、シリコンフォトダイオードが設けられ、それは、少なくとも３０％の量子効率を有する１０００ｎｍの波長において０．５ギガビット／秒を越えるデータ帯域幅においてソース信号を検知することが可能である。幾つかの実施例によれば、該マイクロストラクチャは、同様のフォトン吸収長を有するマイクロストラクチャ不在の装置と比較した場合に、該光検知器の容量を実効的に減少させる。
【０００９】
幾つかの実施例によれば、該吸収半導体領域及び該マイクロストラクチャはシリコン及びゲルマニウムから形成される。幾つかの実施例によれば、該マイクロストラクチャは、シリコンの一部をエッチング除去し且つ該エッチング除去した部分にゲルマニウムを成長させるために選択的区域成長プロセスを使用することによって形成される。幾つかの実施例によれば、該光検知器は基板側からソース信号を受け取る形態とされている。該アノード領域は、エピタキシャル横方向過成長プロセスによって形成したゲルマニウムＰ層を包含することが可能である。本装置は、ソース信号が１回目に吸収領域を介して通過し、表面から反射し、且つその後に２回目に該吸収領域を介して通過するような形態とさせることが可能である。本装置は、又、ソース信号を受け取る形態とし、上側及び該アノード領域をシリコンＰ層から形成することが可能である。幾つかの実施例によれば、アバランシェフォトダイオードが設けられ、それは、２を越える利得を有しており、且つ１７５０ｎｍ以下のソース信号波長において１ギガビット／秒より大きなデータ帯域幅においてソース信号を検知する。幾つかの実施例によれば、該吸収半導体領域及び該マイクロストラクチャは、ＩｎＰ、ＩｎＧａＡｓ、ＧａＮ、ＩｎＧａＮ、ＩｎＧａＡｓＰ、ＡｌＧａＡｓ、ＡｌＧａＮ、ＧａＰ、ＩｎＳｂ又はＩｎＡｓ等のＩＩＩ−Ｖ群物質から形成される。
【００１０】
幾つかの実施例によれば、該マイクロストラクチャは該吸収半導体領域内に埋設されているボイドを包含している。幾つかの実施例によれば、ボイドは信号波長において屈折率を実効的に低下させ且つその物質層の容量を減少させるように物質層内に埋設されている。
【００１１】
幾つかの実施例によれば、光電変換装置が記載され、それは、内部に複数個のボイドが埋設されている半導体物質を包含している。該半導体物質は太陽放射を直流電流へ変換させる形態とされている。幾つかの実施例によれば、該ボイドはマイクロストラクチャ型のボイドであって、該半導体物質の吸収を向上させてそれにより本装置の変換効率を増加させる形態とされている。幾つかの実施例によれば、該ボイドは、３ミクロン未満に寸法形成され及び／又は離隔され、且つ、例えば、本装置からの入射太陽光の反射を減少させ及び／又は該半導体物質内での内部反射を増加させるために表面近傍の該半導体物質の屈折率を変更させる形態とされている。
【００１２】
幾つかの実施例によれば、ガラス物質が記載され、その場合に、該ガラスは、０．０１ミクロン乃至１０００ミクロンの間の寸法の複数個の埋設されたボイドを有している。幾つかの例においては、該ガラスは光電変換装置の一部を形成している。幾つかの実施例によれば、該埋設型ボイドはゲル、ポリマー、ガスなどの物質で充填されている。該埋設型ボイドは、該ガラス物質の柔軟性、及び／又は物理的損傷及び／又は損傷伝播に対する該ガラス物質の増加した耐久性を提供することが可能である。
【００１３】
幾つかの実施例によれば、マイクロ波伝送線路構造が記載され、それは、半導体基板物質の比誘電率を減少させるための形態とされた複数個の高密度誘電体充填型ボイドを具備している半導体基板物質、及び複数個の金属性マイクロ波伝送線路であってその内の少なくとも１個が該半導体基板物質上方に位置されている複数個の金属性マイクロ波伝送線路、を包含している。幾つかの実施例によれば、該誘電体充填型ボイドは、窒素、アルゴン、真空、空気、ヘリウム、ポリマー、金属酸化物、二酸化シリコン、窒化シリコン、フッ化カルシウム、又は亜鉛酸化物等の物質で充填されている。幾つかの実施例によれば、該ボイドは、更に、電流ループの流れ及び／又は渦電流を減少させることによって、少なくとも部分的に、分散を減少させ且つマイクロ波伝送線路と関連する損失を減少させる形態とされている。
【００１４】
幾つかの実施例によれば、光導波路構造が記載され、それは、光モード領域、及び該光モード領域に隣接した支持用半導体物質、を包含している。該支持用半導体物質は、マイクロストラクチャ型ボイドの寸法、形状、密度などに基づいて該支持用物質の実効屈折率を変化させる形態とされている複数個のマイクロストラクチャ型ボイドを包含している。
【００１５】
幾つかの実施例によれば、熱交換器システムが記載され、それは、熱発生用装置、熱を周囲の媒体へ散逸させる形態とされたヒートシンク、及び該熱発生用装置と該ヒートシンクとの間に搭載させた中間物質、を包含している。該中間物質は該中間物質の熱伝導に影響を与える形態とされた複数個の埋込型ボイドを包含している。幾つかの実施例によれば、該埋設ボイドの内の幾つかは熱伝導性物質で充填されており且つ他のものは熱絶縁性物質で充填されている。これら２つのタイプのボイドは該熱発生装置から該ヒートシンクへ熱を伝導させ且つ該中間物質上に設けられている他の熱感受性装置との熱的なクロストークを減少させるために位置決めされている。
【００１６】
本特許明細書の内容の上述した及びその他の利点及び特徴を更に明確化させるために、その実施例の内の特定の例が添付図面に例示されている。理解すべきことであるが、これらの図面は例示的な実施例を図示するに過ぎず、従って、本特許明細書又は特許請求の範囲の範囲を制限するものとして考慮されるべきではない。本書の内容を添付の図面を使用して付加的な特定性及び詳細と共に記載し且つ説明する。
【図面の簡単な説明】
【００１７】
【図１】幾つかの実施例に基づく感光装置においてバルク吸収係数を向上させる三次元マイクロストラクチャの概略側部断面図。
【図２】従来のＰＩＮフォトダイオードの典型的な構造の様相を示した断面線図。
【図３】（Ａ）及び（Ｂ）は、バルクの従来のシリコンフォトダイオード対ミクロンでの「ｄ」の帯域幅及び量子効率（ＱＥ）を、夫々、示しているプロット。
【図４】（Ａ）乃至（Ｄ）は、幾つかの実施例に基づくマイクロストラクチャ型Ｓｉフォトダイオードに対しての帯域幅及びＱＥに対してのバルク吸収係数の向上を示したグラフ。
【図５】（Ａ）及び（Ｂ）は、幾つかの実施例に基づく頂部照明型マイクロストラクチャ型ＰＩＮシリコンフォトダイオードの様相を示した断面図。
【図６】（Ａ）及び（Ｂ）は、幾つかの実施例に基づく底部照明型マイクロストラクチャ型ＮＩＰシリコンフォトダイオードの様相を示した断面図。
【図７】（Ａ）及び（Ｂ）は、幾つかの実施例に基づくマイクロストラクチャ型アバランシェフォトダイオードの様相を示した断面図。
【図８】幾つかの実施例に基づく高速高効率マイクロストラクチャ型ＡＰＤ用のシリコンエピタキシャル構造を示した断面図。
【図９】（Ａ）乃至（Ｅ）は、幾つかの実施例に基づく高速ＡＰＤ用の幾つかの基本マイクロストラクチャ処理ステップを示した一連の断面図。
【図１０】（Ａ）及び（Ｂ）は、幾つかの実施例に基づく頂部照明型マイクロストラクチャ型フォトダイオード、アバランシェフォトダイオード、及び／又はＮ−Ｓｉ内にマイクロストラクチャ型ボイドを具備する光電池（ＰＶ）の様相を示した断面図。
【図１１】（Ａ）及び（Ｂ）は、幾つかの実施例に基づくＳｉ上Ｇｅ（Ge on Si）のヘテロエピタキシャルＡＰＤ構造の様相を示した断面図。
【図１２】幾つかの実施例に基づくマイクロストラクチャ上のＧｅ表面に対するパッシベーション方法の様相を示した断面図。
【図１３】（Ａ）及び（Ｂ）は、幾つかの実施例に基づくＳｉ上Ｇｅを基礎としたフォトダイオード及び／又はアバランシェフォトダイオードに対するＧｅバルク吸収係数のマイクロストラクチャ向上の効果を示したグラフ。
【図１４】（Ａ）及び（Ｂ）は、幾つかの実施例に基づくマイクロストラクチャ型柱体／穴を具備する頂部照明型Ｓｉ上Ｇｅアバランシェフォトダイオードの様相を示した断面図。
【図１５】（Ａ）乃至（Ｄ）は、幾つかの実施例に基づくマイクロストラクチャ型柱体／穴を具備する底部照明型Ｓｉ上Ｇｅアバランシェフォトダイオードの様相を示した断面図。
【図１６】（Ａ）及び（Ｂ）は、幾つかの実施例に基づくシングルパス及びダブルパスフォトダイオード及び／又はＳｉ上Ｇｅを基礎としたアバランシェフォトダイオードを比較するグラフ。
【図１７】（Ａ）及び（Ｂ）は、幾つかの実施例に基づく７００乃至１８００ｎｍの範囲の単一波長での適用のためのマイクロストラクチャ型柱体／穴を具備する頂部照明型Ｓｉ上Ｇｅフォトダイオード構造の様相を示した断面図。
【図１８】（Ａ）及び（Ｂ）は、幾つかの実施例に基づく１２００乃至１８００ｎｍの範囲の単一波長での適用のためのマイクロストラクチャ型柱体／穴を具備する底部照明型Ｓｉ上Ｇｅフォトダイオード構造の様相を示した断面図。
【図１９】（Ａ）乃至（Ｃ）は、幾つかの実施例に基づく同一の帯域幅及びＱＥで一層大きな面積のフォトダイオードを製造することが可能であるようにどのようにしてマイクロストラクチャがフォトダイオードの容量を減少させるかを示した線図、（Ｄ）及び（Ｅ）は幾つかの実施例に基づいてＰ−Ｉ−Ｎシリコン増倍層上に成長させたＩＩＩ−Ｖ吸収層を具備するＡＰＤ装置を製造する様相を示した断面図。
【図２０】幾つかの実施例に基づいて、Ｓｉマイクロストラクチャ内に埋設又は埋込したマイクロストラクチャ型Ｇｅを具備する装置用の最終的Ｐ−Ｓｉ層無しでのバルク層を示した概略図。
【図２１】幾つかの実施例に基づいて、Ｓｉマイクロストラクチャ内に埋設又は埋込したマイクロストラクチャ型Ｇｅを具備する装置用のマイクロストラクチャ型柱体及び／又は穴のエッチングを示した断面図。
【図２２】幾つかの実施例に基づいて、エッチした領域内にＧｅ「Ｉ」層を成長させ且つ平坦化させた後にＳｉマイクロストラクチャ内に埋設又は埋込したマイクロストラクチャ型Ｇｅを具備する装置を示した断面図。
【図２３】幾つかの実施例に基づいて、Ｉ−Ｇｅを再成長させ且つ平坦化の後のＳｉマイクロストラクチャ内に埋設又は埋込したマイクロストラクチャ型Ｇｅ及びＰ−Ｓｉのキャップ層を具備する装置を示した断面図。
【図２４】（Ａ）及び（Ｂ）は、幾つかの実施例に基づいて、Ｉ−Ｓｉマイクロストラクチャ内に埋設／埋込型Ｉ−Ｇｅ吸収マイクロストラクチャを具備するマイクロストラクチャ型ＡＰＤの様相を示した断面図。
【図２５】（Ａ）乃至（Ｃ）は、幾つかの実施例に基づいて、Ｓｉマイクロストラクチャ型柱体及び／又は穴アレイ内に埋設／埋込型Ｇｅマイクロストラクチャを具備するフォトダイオードの様相を示した断面図、（Ｄ）及び（Ｅ）は、幾つかの実施例に基づいて、垂直キャビティ表面射出レーザ（ＶＣＳＥＬ）等の順方向バイアス型装置の様相を示した断面図。
【図２６】幾つかの実施例に基づいて、マイクロストラクチャ型ボイドを製造する開始時のエピタキシャル層を示した断面図。
【図２７】幾つかの実施例に基づいて、Ｉ−Ｓｉ層内にエッチ形成したマイクロストラクチャ型穴／柱体を示した断面図。
【図２８】幾つかの実施例に基づいて、ＳｉキャッピングＰ＋アノード層２８２６と共にＳｉ内に埋設又は埋込したマイクロストラクチャ型ボイドを示した断面図。
【図２９】幾つかの実施例に基づいて、高度に反射性のミラーを提供するためにＰ−Ｓｉ表面上に形成したブラッグ反射器を示した断面図。
【図３０】幾つかの実施例に基づいて、半導体物質上のＰＶの大型シートの吸収を向上させ、バルク屈折率を減少させ、容量を減少させ且つ機械的柔軟性を増加させるためのマイクロストラクチャ型ボイドを具備するＰＩＮＰＤ／ＰＶの１例を示した概略図。
【図３１】幾つかの実施例に基づいて、埋設／埋込したボイドを具備する再成長させたＩ−Ｇｅを示した断面図。
【図３２】幾つかの実施例に基づいて、エピタキシャル層によって被着されており且つ再成長させたＩ−Ｇｅと共にＩ−Ｓｉ内に埋設したマイクロストラクチャ型ボイドを具備している装置を示した断面図。
【図３３】幾つかの実施例に基づいて、ＰＤ／ＡＰＤにおけるマイクロストラクチャ型柱体、穴、及び／又は埋設型ボイドの分布を示した平面図。
【図３４】幾つかのその他の実施例に基づいて、ＰＤ／ＡＰＤにおけるマイクロストラクチャ型柱体、穴、及び／又は埋設型ボイドの分布を示した平面図。
【図３５】従来のＮＳｉ基板上のＳｉＰＶ／ＰＤダイオード用の基本的なエピタキシャル構造を示した概略図。
【図３６】幾つかの実施例に基づいて、Ｎ−Ｓｉ層内に組み込んだマイクロストラクチャ型ボイドを示した概略図。
【図３７】幾つかの実施例に基づいて、Ｓｉを被覆する再成長させたＧｅと共にエッチ形成したＳｉマイクロストラクチャ型柱体／穴を示した断面図。
【図３８】幾つかの実施例に基づいて、埋設型マイクロストラクチャ型ボイドを具備するＮ−Ｓｉ層上にＧｅ再成長と共にマイクロストラクチャ型Ｓｉ柱体／穴を示した断面図。
【図３９】幾つかの実施例に基づいて、マイクロストラクチャ型Ｓｉ柱体／穴上の部分的被覆Ｉ−Ｇｅを示した断面図。
【図４０】幾つかの実施例に基づいて、マイクロストラクチャ型Ｓｉ−Ｇｅ柱体／穴アレイＰＤ／ＰＶ及び／又はＡＰＤ用の基本的な部品を示した断面図。
【図４１】（Ａ）及び（Ｂ）は、幾つかの実施例に基づいて、埋設したマイクロストラクチャ型ボイドを具備するＮ−Ｓｉ層上方のマイクロストラクチャ型柱体／穴アレイ装置の様相を示した断面図。
【図４２】（Ａ）乃至（Ｄ）は、幾つかの実施例に基づいて、埋設したマイクロストラクチャ型ボイドを具備するＮ−Ｓｉ層上方にマイクロストラクチャ型柱体／穴アレイを具備するＡＰＤの様相を示した断面図。
【図４３】幾つかの実施例に基づいて、マイクロストラクチャ型要素用の種々の寸法、間隔及び形状を例示した平面図。
【図４４】幾つかの実施例に基づいて、マイクロストラクチャ型要素用の種々の寸法、間隔及び形状を例示した平面図。
【図４５】幾つかの実施例に基づいて、マイクロストラクチャ型要素用の種々の寸法、間隔及び形状を例示した平面図。
【図４６】幾つかの実施例に基づいて、マイクロストラクチャ型要素用の種々の寸法、間隔及び形状を例示した平面図。
【図４７】幾つかの実施例に基づいて、異なる長さ及び深さを具備するマイクロストラクチャ型柱体及び穴アレイを示した断面図。
【図４８】幾つかの実施例に基づいて、異なる長さ及び深さを具備するマイクロストラクチャ型柱体及び穴アレイを示した断面図。
【図４９】幾つかの実施例に基づいて、柱体及び穴の両方の組合せを具備するマイクロストラクチャ型表面を示した概略図。
【図５０】幾つかの実施例に基づいて、光学的リッジ導波路の断面図。
【図５１】幾つかの実施例に基づいて、ボイドを使用したシリコン内の埋込型光学的導波路の断面図。
【図５２】幾つかの実施例に基づいて、マイクロストラクチャ型ＰＤ／ＡＰＤと共に一体化したリッジ導波路の断面図。
【図５３】幾つかの実施例に基づいて、マイクロストラクチャ型ＰＤ／ＡＰＤと共に一体化したリッジ導波路の平面図。
【図５４】（Ａ）及び（Ｂ）は、夫々、幾つかの実施例に基づいて、ボイドと共にＳｉ上マイクロ波伝送線路を示した断面図及び平面図。
【図５５】幾つかの実施例に基づいて、熱発生ＩＣ及び光射出器の熱伝導及び熱絶縁のためのボイドの断面図。
【図５６】幾つかの実施例に基づいて、横方向電気抵抗を増加させるために横方向経路長を増加させ且つ横方向熱伝導を減少させるためのボイド分布を示した断面図。
【発明を実施するための形態】
【００１８】
好適実施例の幾つかの例を以下に詳細に説明する。幾つかの実施例について記載するが、本特許明細書において記載される新しい内容はいずれか一つの実施例又はここに記載される実施例の組合せに制限されるものではなく、多数の代替例、修正例、及び均等物を包含するものであることを理解すべきである。更に、完全に理解するために以下の説明においては多数の特定の詳細について記述するものであるが、幾つかの実施例はこれらの詳細の幾つか又は全て無しでも実施することが可能である。更に、説明の便宜上、ここに記載される新しい内容を不必要にぼかすこととなることを回避するために、関連技術において既知の或る技術的事物については詳細には記載していない。ここに記載される特定の実施例の一つ又は幾つかの個々の特徴はその他の記載される実施例の特徴と組み合わせて使用することが可能であることは明らかである。更に、種々の図面における同様の参照番号及び表示は同様の要素を表すものである。
【００１９】
幾つかの実施例によれば、マイクロストラクチャは、高いデータレート適用例のために吸収長を適切なものに維持しながら、高い量子効率（ＱＥ）を達成するためにバルク吸収定数（吸収係数とも呼称される）を向上させるために使用される。ここで使用される如く、”ＱＥ”は内部量子効率（ＩＱＥ）のことを意味している。ＩＱＥは、反射及び透過が無視可能な場合には外部量子効率（ＥＱＥ）と等しい。
【００２０】
幾つかの実施例によれば、マイクロストラクチャは、半導体物質のバンドギャップの近傍における波長においてのバルク吸収定数を改善するために使用される。このことは、光センサの動作光学的波長及び／又は動作スペクトルを拡張させることを可能とする。向上されたバルク吸収定数（又は係数）は実効吸収定数（又は係数）と呼称される。「実効」という用語が使われる理由は、吸収定数又は係数は本来的な物質特性だからである。しかしながら、共振効果、プラズモニック効果、電場増強効果、散乱効果、近接場及びサブ波長効果がある場合には、実効吸収定数又は係数はバルク即ち物質吸収定数又は係数よりも一層大きい場合がある。ここで使用される如く、以下の用語は交換可能に使用されるものである：向上された（enhanced）吸収定数、向上された吸収係数；向上された実効吸収定数；向上された実効吸収係数；向上された吸収；向上された実効吸収；及び実効吸収定数；及び実効吸収係数。
【００２１】
幾つかの実施例によれば、向上された吸収は経路長について劇的な効果を有する場合がある。一つのバルク吸収例において、フォトンがそのオリジナルの振幅の１／ｅへ吸収される経路長は、例えば、１００マイクロメートル（μｍ）であり、一方、幾つかの実施例に基づく向上された吸収の下では、その経路長は、光学的振幅がそのオリジナルの振幅の１／ｅへ減衰するための１マイクロメートルである。等価的に、経路長が１マイクロメートルに一定に維持される場合には、向上された吸収係数はバルク吸収係数よりも１００倍も一層大きい。
【００２２】
このことはＡ＝Ａ０ｅ−αＬによって表され、尚Ａは入射フォトン束の減衰係数であり且つαは吸収係数であり且つＬは吸収が行われる経路長である。従って、Ｌを１００倍一層長いものにするのではなく、実効αがバルク吸収係数等の向上されていない吸収係数よりも１００倍一層大きいものであるように定義することが可能である。マイクロストラクチャの共振／散乱／近接場効果は、例えば、共振／散乱／近接場マイクロストラクチャが丁度１ミクロンの長さである場合に、１００倍一層長い経路長の均等物を与える。別の言い方をすると、非常に簡単化した観点において、共振構造内のフォトンはそのオリジナルの振幅の１／ｅ値に到達する前に５０回の往復動作を行い、従って均等な直線的長さはその共振構造の長さの１００倍である。説明の便宜上、共振／散乱／近接場効果をこれ以後ここでは「レゾナント（resonant）」即ち「共振」と集約的に呼称するが、それは、共振、散乱、近接場、プラズモニック、非線形及び線形光学的効果を包含することが可能なものである。
【００２３】
ここで使用される如く、「マイクロストラクチャ（microstructure）」及び［マイクロストラクチャ型（microstructured）］という用語は、マイクロメートル尺度、サブマイクロメートル尺度、及び／又はサブ波長尺度において少なくとも一つの寸法を有する種々の形状及び寸法の柱体、ボイド、穴及びメサのことを意味している。
【００２４】
幾つかの実施例によれば、マイクロストラクチャの特性は、実効吸収定数／係数又は向上した吸収を向上させるために使用される高コントラストグレーチング（ＨＣＧ）の吸収モードとして説明することも可能である。従来、ＨＣＧは興味の或る光学波長においてトランスペアレントである物質を使用する。対照的に、幾つかの実施例によれば、該マイクロストラクチャの少なくとも一つは興味のある光学波長において吸収性又は弱い吸収性である。幾つかの実施例によれば、低Ｑ吸収モードＨＣＧは吸収を向上させる（例えば、２−２００の範囲内のＱ値）。
【００２５】
幾つかの実施例によれば、実効屈折率を低下させるために、埋設酸化物（ＢＯＸ）、絶縁体上シリコン（ＳＯＩ）、サファイア上シリコン（ＳＯＳ）、非晶質半導体等の低密度半導体、ナノワイヤ半導体、ボイド及び穴等の低屈折率物質が使用される。屈折率は物質の本来的な特性である。しかしながら、幾つかの実施例によれば、ボイド、空隙、及び／又は穴（それは低屈折率物質で充填、及び／又は再成長させることが可能）等の構造が光学波長程度の寸法を有している場合には、光学的電磁場は物質屈折率と該構造（それは低屈折率物質で充填することが可能）とからなる平均屈折率を見ることとなる。この平均化はここでは実効屈折率として呼称することとする。幾つかの実施例によれば、該マイクロストラクチャにおいて低屈折率又は実効低屈折率物質を使用することは必要ではない。
【００２６】
幾つかの実施例によれば、実効吸収を向上させる技術をシリコン、ゲルマニウム、ＩｎＰ，ＧａＡｓ，ＧａＮ，ＧａＮ，ＩｎＧａＡｓ等のＩＩＩ−Ｖ物質、及びＩＩＩ−Ｖ物質群の任意の組合せを包含する種々の物質へ適用させることが可能である。ここで使用される如く、ＩＩＩ−Ｖ物質の「物質群」という用語は、ＧａＡｓ、ＩｎＰ、ＧａＮ、ＩｎＳｂ半導体に対して格子整合しているか又はほぼ格子整合している任意の物質として定義される。幾つかの実施例によれば、マイクロストラクチャの場合には、Ｇｅ，ＩｎＧａＡｓ，又はシリコンマイクロストラクチャにおけるその他のＩＩＩ−Ｖ物質の選択的区域成長（ＳＡＧ）等の再成長を格子不整合等の悪影響無しで実施することが可能である。何故ならば、シリコン上の格子不整合した物質のフットプリントの寸法は小さいからである（約数マイクロメートル乃至サブマイクロメートル）。このことは、従来のバッファ層（Ｓｉ上Ｇｅ成長の場合における非晶質Ｇｅ等）を使用すること無しにＧｅ及びその他のＩＩＩ−Ｖ物質をシリコンと一体化させることを可能とする。この複数の物質の不均質な一体化は、ホモ又はヘテロ構造、結晶性及びマイクロ結晶性及び非晶質半導体の組合せ、炭素等の導体、グラファイト、絶縁体、誘電体、固体、気体、半導体特性とすることが可能なガラス又はポリマー等の液体、とすることが可能である。
【００２７】
該マイクロストラクチャに起因して、容量も、（１）一つの半導体の比誘電率、及び（２）半導体、誘電体、気体、真空、部分的真空、ガラス又はポリマー（ポリイミド、マイラー、又はその他の有機化合物）とすることが可能な別の物質の比誘電率の平行容量である実効容量によって表すことが可能である。装置の実効容量は、２個又はそれ以上とすることが可能な並列コンデンサの容量の組合せである。幾つかの実施例に基づくマイクロストラクチャの使用の利点は、その実効容量は半導体等の均質物質の容量よりも著しく一層低くさせることが可能であるということである。一層低い容量とすることは、尚且つ適切に高いデータレート帯域幅を維持しながら装置が一層大きな面積を有することを可能とし、及び／又は、通過時間を減少させるために装置の厚さを減少させることによってデータレート帯域幅を増加させることを可能とさせる。
【００２８】
幾つかの実施例によれば、該光センサは、フォトダイオード（ＰＤ）、アバランシェフォトダイオード（ＡＰＤ）、光電池（ＰＶ）又は太陽電池、又はフォトンを電子へ変換させる任意のオプトエレクトロニクス装置、とすることが可能である。幾つかの実施例によれば、電子／正孔をフォトンへ変換させるレーザ及び発光ダイオード等の発光体もマイクロストラクチャを使用して実現することが可能である。
【００２９】
幾つかの実施例によれば、向上された吸収は、ＡＰＤ／ＰＤが、（１）６０％を越えるＱＥで且つ３Ｇｂ／ｓより大きなデータ帯域幅で物質バンドギャップに一層近いエネルギ（又は波長）でフォトンに対するＡＰＤ／ＰＤの感度を拡張させ、（２）一層短い吸収長、従って一層短い通過時間に起因して高いデータレート帯域幅（例えば、１０Ｇｂ／ｓを越える）で動作し、（３）増強された吸収で量子効率を増加させ、（４）低過剰雑音で優れたＡＰＤ特性を有するシリコンから製造させ、（５）Ｓｉフォトニクス及びＣＭＯＳプロセスと適合性があるものとさせることを可能とする。幾つかの実施例によれば、該ＰＤ／ＡＰＤは、信号処理、信号増幅、メモリ、ｃｐｕ、電気的送信機、光学的導波路、集積化光学系、及び特定の適用例用のその他のＩＣ等のＡＳＩＣ（応用特定集積回路）と集積化させることが可能である。このことはＣＭＯＳファンドリを使用しての大量生産にとって有益的である。
【００３０】
幾つかの実施例によれば、ボイド等のマイクロストラクチャは、吸収を向上させるための共振構造を作成するために実効屈折率を減少させるために使用される。Ｇｅ又はＩＩＩ−Ｖ物質をシリコンと一体化させるために選択的区域成長が使用されるマイクロストラクチャにおいては、吸収領域が実効吸収係数を２乃至１００倍を超えるだけ向上させるための共振構造であるように、ボイドをシリコンマイクロストラクチャ内に構成することが可能である。
【００３１】
幾つかの実施例によれば、シリコンはアバランシェ利得のために使用される。シリコンはアバランシェフォトダイオードに対して最低の過剰雑音を有している。Ｇｅ及び／又はＩＩＩ−Ｖ物質をシリコンと一体化させることによって、吸収はＧｅ及び／又はＩＩＩ−Ｖ物質内において行われ、且つ電子利得はシリコンにおいて発生する。光学波長に依存して、例えば、１１００ｎｍより短い場合には、マイクロストラクチャの使用と共に、吸収及び電子利得の両方のためにシリコンが使用される場合がある。
【００３２】
幾つかの実施例によれば、埋設型ボイド等のマイクロストラクチャは横方向の電気的及び熱的伝導度を減少させることが可能である。電気的又は熱的（フォノン）の指向性伝導度が望まれる場合には、電流及び／又は熱の流れを閉じ込めるためにボイドを使用することが可能である。
【００３３】
幾つかの実施例によれば、半導体におけるフォトンの吸収がマイクロストラクチャの使用で向上即ち増強される。マイクロストラクチャは、共振、電場増強、近接場及びサブ波長効果、散乱、プラズモニクス、フォトニック結晶、近接場領域における高コントラストグレーチングにおける吸収モード等に影響を有することが可能であり、それは線形及び非線形効果の両方であって、実効吸収長を実効的に増加させることが可能であり、その結果与えられた長さにたいしてのフォトンの一層大きな吸収となる。
【００３４】
幾つかの実施例によれば、シリコンフォトダイオード及びシリコンアバランシェフォトダイオードに対して吸収向上のために使用されるマイクロストラクチャは、量子効率が約９０％以上で約８５０ｎｍの波長（それは現在のデータ通信の好適な波長である）でのフォトンにおいて１０Ｇｂ／ｓ（デジタルコーディングフォーマットに依存して約６．７５ＧＨｚと等価）を越える帯域幅を有するシリコンＰＤ及びＡＰＤとなる場合がある。
【００３５】
シリコン光検知器は物質及び処理技術の成熟性に起因して非常に堅牢であり、表面状態及び担体再結合中心を発生させる場合があるダングリングボンドを除去するために表面は容易にパッシベーションすることが可能であり、低欠陥性で且つ高い物質純度に起因して優れたキャリア寿命を有しており、且つＡＰＤ適用例の場合には、正孔及び電子間のイオン化比（ｋファクター、シリコンはどのＩＩＩ−Ｖ物質よりも一層低いｋファクターを有している）が小さいことに起因してノイズが低く、この様な検知器は信号処理のためのエレクトロニクスと及びシリコンフォトニクスとの集積化に対してＣＭＯＳ適合性である。
【００３６】
幾つかの実施例によれば、ゲルマニウム、ＩＩＩ−Ｖ、ａ−Ｓｉ（非晶質シリコン）などのその他の物質も単独で又はその他の物質と共に使用することが可能であり、従って並列した複数のバンドギャップを吸収を向上させて製造することが可能である。
【００３７】
幾つかの実施例によれば、実効屈折率及び容量を減少させて吸収モード高コントラストグレーチング効果を達成し且つ一層低いＲＣ時定数用の装置の実効容量を減少させるために、マイクロストラクチャ及びボイドを使用する。
【００３８】
更に、幾つかの実施例によれば、半導体内に埋設したマイクロストラクチャは横方向の電気的及び熱的な伝導を減少させることが可能である。例えば、高密度で複数のボイドがＳｉ内に埋設されて比誘電率及び半導体内の渦電流を減少させてその結果損失及び散乱が低くなっている場合には、マイクロ波伝送線路が可能である。ボイドは、又、熱的隔離のため、及びボイドを熱伝導体で充填することにより熱伝導度を改善するために、使用することが可能である。このことは、シリコン基板上の部品の熱管理において有用である。
【００３９】
ナノワイヤ（nanowire）（ガーネット等、シリコンナノワイヤ太陽電池における光トラッピング、ナノレターズ、２０１０，１０，１０８２−１０８７（Garnett et al, Light trapping in silicon nanowire solar cells, Nano Letters, 2010,10,1082-1087）；ケルゼンベルグ等、光電池適用例用のＳｉワイヤアレイにおける向上させた吸収及びキャリア回収、ネイチャーマテリアルズ、９巻、２０１０年３月、２３９−２４４（Kelzenberg et al, Enhanced absorption and carrier collection in Si wire arrays for photovoltaic applications, Nature Materials, vol. 9, March 2010, 239-244））及びナノホール（nanohole）（リン等、光電池適用例用のシリコンナノワイヤ及びナノホールにおける光吸収向上、プロシーディング・オブ・ＳＰＩＥ、７７７２巻、７７７２１Ｇ−１，２０１０（Lin et al, Optical absorption enhancement in silicon nanowire and nanohole arrays for photovoltaic applications, Proceeding of SPIE, Vol.. 7772, 77721G-1,2010））が報告されている。ナノワイヤは光電池適用例における光トラッピングのために使用されることが既知であり、その場合に、光によって発生されたキャリアーが、ＤＣ（直流）で動作するゼロの外部バイアスでＰＮ接合のアノード又はカソードへ拡散する。
【００４０】
幾つかの実施例によれば、高変調帯域幅（１０Ｇｂ／ｓ以上の帯域幅）及び高量子効率用及び高電流利得で利得が３ｄＢを越えるＡＰＤ用のＰ−Ｉ−Ｎダイオード（ＰＤ）又はＰ−Ｉ−Ｐ−Ｉ−Ｎダイオード（ＡＰＤ）の吸収用「ｉ」領域における該外部逆バイアスで光によって発生されたキャリアーは一掃される。
【００４１】
吸収係数の向上の一つ又は複数の原因は以下のものの内の一つ又はそれ以上を含むものと考えられ、即ち、光学場集中における増加、共振効果、建設的及び破壊的光学的干渉（振幅及び位相）効果、散乱、及び高コントラストグレーチング（ＨＣＧ）効果等である。例えば、チャン・ハスナイン等、集積化オプトエレクトロニクス用の高コントラストグレーチング、アドバンシーズ・イン・オプチクス・アンド・フォトニクス４，３７９−４４０（２０１２）（Chang-Hasnain et al, High contrast gratings for integrated optoelectronics, Advances in Optics and Photonics 4, 379-440(2012)）を参照すると良く、以後、これを「チャン・ハスナイン」として呼称する。ＨＣＧ効果は近接波長領域においてであり（チャン・ハスナイン参照）、その場合に、グレーチングの物質における光学波長及びグレーチングの周囲物質における光学波長は該グレーチングの周期の範囲である。
【００４２】
図１は、幾つかの実施例に基づいて、感光装置におけるバルク吸収係数を向上させる三次元マイクロストラクチャの概略側部断面図である。マイクロストラクチャ型柱体１１０及び／又は穴１２０は「Ｉ」Ｓｉ層１００内にエッチングされている。物質Ｍ１における光学波長はλ／ｎ１であり、尚ｎ１はＭ１の屈折率であり、且つ物質Ｍ２における光学波長はλ／ｎ２で与えられ、尚ｎ２は物質Ｍ２の屈折率である。構造体１１０の中心間距離Ｌはλ／ｎ１とλ／ｎ２との間、又は約１００−２０００ｎｍとすることが可能であり、それは近接波長レジームとして呼称される。回折レジームはＬ（１サイクル）が波長よりも一層大きい場合であり、一方サブ波長レジームはＬが波長未満の場合である。図１の断面は３Ｄ（次元）マイクロストラクチャ型柱体／穴アレイを示しており、それは１．５乃至１００を越える係数だけバルク膜吸収係数を向上させる。３Ｄ柱体／穴マイクロストラクチャ型アレイの周期は３Ｄ高コントラストグレーチングとして見ることが可能であり、グレーチングの周期∧はλ／ｎ１（尚ｎ１は物質Ｍ１の光学屈折率である）とλ／ｎ２（尚ｎ２は物質Ｍ２の光学屈折率である）との間に存在することが可能である。ｎ１＞ｎ２である場合には、λ／ｎ１＜∧＜λ／ｎ２であり、尚λは、マイクロストラクチャ型柱体／穴アレイによって吸収されるべき光の光学波長であり、それは、典型的には、Ｐ−Ｉ−ＮＰＤの第２「Ｉ」領域、又は、ＡＰＤの場合には、吸収用「Ｉ」領域Ｐ−Ｉ−Ｐ−Ｉ−Ｎ内にあり、尚該第２「Ｉ」領域は増倍領域であり、又は、ＰＤ及びＡＰＤによって検知されるべき光学信号の波長である。３ＤＨＣＧマイクロストラクチャ型柱体／穴アレイのこの近接波長レジームにおいて、共振Ｑ（Ｑ値、即ち共振体に格納されたエネルギ／サイクル当たりのエネルギ損失の比に比例、尚それは光学サイクルであって、共振体上又は共振体内に衝突する光学周波数である）は、ＨＣＧが既知の如くに最小の吸収を有する場合には、高々１０７となる場合がある（チャン・ハスナイン参照）。更に、殆どの場合には、ＨＣＧの効果を観察するためには、周辺物質の屈折率に対するＨＣＧの屈折率の比は約１．１であることが必要であるに過ぎない。
【００４３】
バルク物質の吸収係数の高い増強を説明することが可能なＨＣＧ効果は、その共振効果に起因するか及び／又はマイクロストラクチャ型柱体／穴周期間隔を変えることに起因する単一又は複数のＨＣＧ層（又は単一のマイクロストラクチャ型柱体／穴アレイ層）であり、ＨＣＧ／マイクロストラクチャ型柱体／穴アレイ内で共振する光学信号はＨＣＧ／マイクロストラクチャ型柱体／穴アレイの表面に対して垂直ではなくその面内を伝播するように指向させることが可能であることである。共振及び面内伝播と共に、このことはＨＣＧ／マイクロストラクチャ型柱体／穴アレイにおける吸収経路長を著しく増加させることが可能である。幾つかの実施例によれば、吸収ＨＣＧモードはＰＤ／ＡＰＤ用には逆電圧バイアスで且つ光電池装置においてはビルトインバイアス（ゼロ印加バイアス）で動作される。
【００４４】
近接波長及びＨＣＧ周期が光学波長よりも著しく小さい場合にはディープ波長、及びＨＣＧ周期が光学波長よりも一層大きい場合には回折レジーム（チャン・ハスナイン参照）を使用して、マイクロストラクチャ型柱体・穴・ボイドアレイはバルク吸収係数よりも１．１乃至１００を越える係数だけ向上された吸収係数を有することが可能である。
【００４５】
幾つかの実施例によれば、ＨＣＧ効果は、吸収モード又は損失性モード又は１−１００００の低Ｑ（１，０００，０００を越える高いＱ及び高い反射率を達成するために非吸収モード又は非損失性モードにある既知のＨＣＧと比較して）においても使用され、それは、Ｓｉ内の埋設型／埋込型（完全に埋込型ではない）Ｇｅマイクロストラクチャ及びＧｅ又はＳｉのいずれかにおける埋設型／埋込型ボイドマイクロストラクチャの両方においてであって、ホモ又はヘテロ接合、結晶性又は非晶質又はそれらの任意の組合せとすることが可能なｐｎ、ｐｉｎ、ｐｉｎｉｐ接合（ｐ及びｎは或る装置形態に対して交換することが可能）の逆バイアスモードで動作されるＳｉ（４００−１１００ｎｍ）及びＧｅ（４００乃至１８００ｎｍ）及びＳｉ上Ｇｅフォトダイオード及びアバランシェフォトダイオードの量子効率（ＱＥ）及び動作波長範囲を改善させる。更に、屈折率又は実効屈折率及び比誘電率又は実効比誘電率（多数のボイドを具備する誘電体は実効比誘電率又は等価的に実効容量として表現することが可能）を減少させるために、基板はＳＯＩ又はＢＯＸ又はボイド上とさせることが可能である。
【００４６】
既知のシリコン光検知器は、１．１ｅＶの間接遷移に起因して２００乃至１０００ｎｍの波長範囲へ制限されている。特に、８００−１０００ｎｍのバンドギャップ波長近くにおいて、Ｇｂ／ｓレートにおける変調光学信号に対するシリコン光検知器の周波数応答は約１．５Ｇｂ／ｓ又はそれ未満に制限されているが、それは、８５０ｎｍにおいて約７６０ｃｍ−１であり且つ９８０及び１０００ｎｍにおいて夫々６７ｃｍ−１及び６３ｃｍ−１であるこれらの波長においてのＳｉの弱い吸収係数に起因しており、その結果、物質の長い吸収長、３０ミクロン以上、となり、そのことはＰＤ／ＡＰＤに対する低い周波数応答とさせている。波長８５０ｎｍは興味の或るものであり、何故ならば、これは短距離（数メートル乃至数キロメートル）マルチモードオプチカルファイバーデータ通信用の標準波長だからである。
【００４７】
吸収される入射フォトンの量は近似的にη＝１−ｅ―αＬ、尚η（ＰＤの表面からの反射が無視可能である場合には量子効率でもある）は吸収された量であり且つ「α」は吸収定数であり且つ「Ｌ」は吸収体の長さである。この式及び８５０ｎｍにおけるＳｉの吸収定数を使用して、約３０ミクロンの深さにおいて入射フォトンの９０％が吸収される。既知の高速光検知器は、典型的に、約２μｍの長さの吸収領域を有している。その理由は、フォトダイオードの通過時間及びＲＣ時間は２０ＧＨｚ（又は約３０Ｇｂ／ｓ）又はそれ以上の帯域幅を有し尚且つ８０−９０％又はそれ以上の外部量子効率を有することが必要であると考えられるからである。
【００４８】
効率及び帯域幅（通過及びＲＣ時間）：６・１０４Ｖ／ｃｍの電界強度において、電子ドリフト速度は３００Ｋの温度において１・１０７ｃｍ／ｓである。通過時間に起因する光検知器の３ｄＢ帯域幅は、ｆ（３ｄＢ）＝０．４５／ｔ（通過）によって与えられ、尚ｔ（通過）はキャリアが高電界空乏領域を横断する通過時間である。図２はＰＩＮフォトダイオード構造の典型的な構造の様相を示した断面線図である。ＰＩＮ２００のＰ領域２１０において発生されるフォトキャリアは無視可能であり且つ殆ど「Ｉ」領域２２０において発生されると仮定すると、通過時間は電子ドリフト速度と「ｄ」（高電界「ｉ」領域）とによって決定される。ＰＩＮ２００は逆バイアスされている（例えば、−４及び−２５Ｖの間）。「ｉ」領域２２０はこの場合には完全に空乏となっている。ＰＩＮ構造２００のＲＣ時間は、ｄに対する該ＰＩＮ２００の面積（πｗ２／４）の比である容量によって決定される。
【００４９】
従来技術によれば、８５０ｎｍ波長でＳｉに対して９０％の吸収を達成するための３０μｍ厚さの吸収層（「ｉ」）は１．５ＧＨｚ（約２．２Ｇｂ／ｓ）の通過時間制限型３ｄＢ帯域幅を与え、それは多くの電流適用例に対しては低すぎる。多くの電流適用例は１０−２０Ｇｂ／ｓ範囲内にあり且つ近い将来は４０Ｇｂ／ｓである。３０Ｇｂ／ｓを越える帯域幅を与えるためには、光学的データ通信適用例における現在の高速フォトダイオードに対しては２μｍ以下のｄが望ましい。
【００５０】
ＲＣ時間はフォトダイオード（ＡＰＤ及びＰＤの両方に適用）において考慮すべき別の時間である。ＲＣ時間に起因する３ｄＢ帯域幅ｈａｆ（ＲＣ）＝１／（２πＲＣ）によって与えられ、尚Ｃはフォトダイオードの容量であり且つＲは負荷抵抗であって典型的には５０Ωである（時折２５Ω）。逆バイアスによって完全に空乏化されている「ｉ」領域を具備する従来のＰＩＮ構造フォトダイオードの場合における容量は、εＡ／ｄによって与えられる平行板容量に過ぎない。尚εはＳｉに対しては１１．９である物質の比誘電率（真空の誘電率の８．８５４・１０−１４farads/cmで乗算される）であり、Ａはコンデンサの面積（π（ｗ／２）２）であり、且つｄは空乏化した「ｉ」である（ｉとＩはここでは交換可能に使用されている）。ｆ（ＲＣ）は、ｄが増加するに従って一層大きくなる。何故ならば、ｄが増加し且つ面積が固定されている場合に容量は減少するからであり、その場合にダイオード直径は、例えば、３０μｍである（高周波数ＰＤ／ＡＰＤの直径は５乃至６０μｍの範囲にわたる）。ＲＣ時間を計算するためのダイオードの直径はダイオードの全容量性面積であり、それは感光面積及び全体的な容量に貢献する場合がある全てのメタリゼーションを含む。
【００５１】
フォトダイオードの全体的な周波数帯域幅は通過時間及びＲＣ時間の自乗の和である。これは次式によって与えられる。
【００５２】
ｆ＝１／（２π（ＲＣ）２＋（Ｔ／２．４）２）１／２）
図３（Ａ）及び（Ｂ）は、夫々、バルクの従来のシリコンフォトダイオードの帯域幅及びＱＥ対ミクロン単位での「ｄ」を示したプロットである。図３（Ａ）及び（Ｂ）におけるプロット３１０及び３１２から、通過時間とＲＣ時間と量子効率η（反射損失が無視可能と仮定）との結合したｆ（３ｄＢ）に対して、バルクシリコンが１０Ｇｂ／ｓに到達するためには、量子効率（ＱＥ）は４０％未満であり、３０μｍ直径のＰＤの場合、それは殆どのデータ通信適用例対して低すぎることが分かる。
【００５３】
幾つかの実施例によれば、バンドギャップ近くの照射エネルギを具備する半導体及び間接遷移半導体、例えば８５０−１１００ｎｍにおけるＳｉ、の比較的弱い吸収に打ち勝つために、マイクロストラクチャ型アレイが使用され、それは、化学的蒸着（ＣＶＤ）又は金属有機化学的蒸着（ＭＯＣＶＤ）、原子層付着（ＡＬＤ）、分子ビームエピタキシー（ＭＢＥ）などの従来方法でエピタキシャル的に成長されるシリコン内にエッチ形成される。注意すべきことであるが、幾つかの実施例によれば、半導体でないものを使用することが可能であり、例えば、ポリマー、ガラス、セラミックス、ハイブリッド物質で遷移金属酸化物、水素化物、塩化物、硫化物で半導体、金属、炭素ナノ粒子、及び／又は原子で埋め込まれたものがあり、それはバンドギャップを有する場合と有さない場合がある。シリコンのマイクロストラクチャ型アレイは、Ｓｉの柱体及び／又はＳｉ内の穴から構成されている。ガーネット及びヤング、シリコンナノワイヤ太陽電池における光トラッピング、ナノレターズ（Garnett and Yang, Light Trapping in Silicon Nanowire Solar Cells, Nano Lett.）２０１０，１０，１０８２−１０８７（以後、「ガーネット等」と呼称）を参照すると良く、それは、シリコンナノワイヤの秩序アレイが入射光照射の光学的経路長をバルクシリコンのものよりも７３倍増加させたことを実験的に示している。
【００５４】
幾つかの実施例によれば、前述した如く、実効吸収係数の概念が導入される。Ｓｉナノワイヤの秩序アレイの実効吸収係数はバルクシリコンのものの７３×であり、Ｓｉに対するバルクαは７６０／ｃｍであり且つナノワイヤＳｉのαは８５０ｎｍにおいて５．５４８×１０４／ｃｍであり、それは直接バンドギャップＩＩＩ−Ｖ物質よりも一層高い。
【００５５】
注意すべきことであるが、該マイクロストラクチャは、触媒と共に又は触媒無しでＶＬＳ（気相・液相・固相エピタキシャル成長させた）ナノワイヤ又はマイクロワイヤ（幾つかのナノワイヤは直径等の最大寸法がミクロン範囲内にあり、従ってそれはマイクロワイヤと呼称することが可能である）等の方法を使用して、又は選択的区域成長（ＳＡＧ）エピタキシーのための誘電体マスクを使用して、エピタキシャル的に成長させることが可能である。
【００５６】
ガーネット等に記載されているナノワイヤアレイは、ドライエッチマスクとして５３０ｎｍのビーズからなるアレイを使用して約３９０ｎｍのナノワイヤの直径を有している。該Ｓｉ物質の約１／２がエッチング除去され、該ナノワイヤアレイに対する実効容量はバルクのものよりも小さい。該実効容量は２個の平行コンデンサとして推定することが可能であり、その内の一つはＳｉを有しており且つ他方はポリイミド（充填物）を有しており、それらの比誘電率は、夫々、１１．９及び３．４である。各コンデンサの面積は３０μｍ直径平行板のものの１／２である。
【００５７】
該実効容量が一層低い場合、３０μｍ直径装置に対する全体的な３ｄＢ帯域幅は著しく一層高い。図４（Ａ）乃至（Ｄ）は、幾つかの実施例に基づいて、マイクロストラクチャ型Ｓｉ光検知器に対しての帯域幅及びＱＥに対してのバルク吸収係数の向上を示しているグラフである。図４（Ａ）及び（Ｂ）は、単一又は二重パスのいずれかでＰＤ／ＡＰＤ上に入射する８５０ｎｍ波長のフォトンにおいてのマイクロストラクチャ型Ｓｉフォトダイオード（ＰＤ）又はアバランシェフォトダイオード（ＡＰＤ）の帯域幅（プロット４１０）及び量子効率（プロット４２０）を示している。バルク吸収係数（ＢＡＣ）を越えて７３×（４１２）、３０×（４１４）又は１５×（４１６）の実効吸収係数（ＥＡＣ）の場合には、帯域幅及びＱＥは、例えば、３０マイクロメートル直径ＰＤ／ＡＰＤに対して、夫々、５４Ｇｂ／ｓ，９８％、４９Ｇｂ／ｓ，９０％、２８Ｇｂ／ｓ，９０％である。１１００ｎｍにおいて、図４（Ｃ）及び（Ｄ）のプロット４３０及び４４０に示されているように、Ｓｉマイクロストラクチャ型ＰＤ／ＡＰＤを使用して、例えば、１７２×で９０％のＱＥ及び２６Ｇｂ／ｓの帯域幅の増強を達成することが可能である。ＰＤ及びＡＰＤの両方が−２乃至−５０Ｖ範囲の逆バイアスで動作する。ＡＰＤは、通常、ＡＰＤの付加的された増倍層に起因して、同じ幾何学的構造に対してＰＤよりも一層小さな帯域幅を有している。更に、ＡＰＤは利得・帯域幅の積を有している。説明の便宜上、ＡＰＤ及びＰＤはほぼ同じであるものとして示してある。
【００５８】
幾つかの実施例によれば、マイクロストラクチャ型柱体間のギャップに起因する低い容量と増強された吸収との組合せは、シリコンフォトダイオード及びアバランシェフォトダイオードが、８５０ｎｍ波長において高い量子効率（＞９０％）で１０Ｇｂ／ｓよりも一層大きな帯域幅で動作することを可能としている。このことは、これらの波長においては従来のシリコンＰＤ／ＡＰＤによって示されたものではない。８５０ｎｍは公称波長として選択されているが、幾つかの実施例によれば、波長は７００乃至１１００ｎｍの範囲の値を有することが可能である。
【００５９】
幾つかの実施例によれば、光検知器の適用例に対しては、バルクにおける弱い吸収を有利に利用することが可能である。何故ならば、このことは、８５０ｎｍ及びそれより一層長い光がＳｉ基板及びエピタキシャル層を通り過ぎて最小の光学的損失及び高電界領域外側での最小の光電流でもってマイクロストラクチャ型シリコンへ向かうことを可能としているからであり、該光電流はｉ領域へ拡散する場合があり且つ光検知器が周波数応答において劣化を有することとさせる場合がある。
【００６０】
幾つかの実施例によれば、ここに記載する技術はその他の半導体、ポリマー、有機フィルム、ガラス、誘電体、ハイブリッド物質で例えば金属、半導体のナノ粒子が埋め込まれたガラス、誘電体、ポリマーなどのハイブリッド物質へ適用される。幾つかの実施例によれば、以下のものの内の一つ又はそれ以上が使用され、即ち、Ｇｅ、ＩＩＩ−Ｖ物質群で、例えば、ＩｎＰ，ＧａＡｓ，ＧａＮ，ＩｎＧａＮ等、ＩＩ−ＶＩ物質群で、例えば、ＺｎＳｅ等、及びヘテロ構造物質で、例えば、Ｓｉ上に成長させたＩＩＩ−Ｖ、Ｓｉ上に成長させたＧｅ等である。例えば、Ｓｉ上Ｇｅの場合、吸収を増加させるためにマイクロストラクチャがＧｅ上に製造され、そのことは、Ｇｅの一層短い長さを使用することを可能とし、その結果、一層低い実効容量及びキャリアに対しての一層短い通過時間に起因して、一層高速となる。
【００６１】
図５（Ａ）及び（Ｂ）は幾つかの実施例に基づく頂部照明型マイクロストラクチャ型ＰＩＮシリコンフォトダイオードの様相を示した断面図である。図５（Ａ）は開始時の基本的な物質構造５００を示している。図５（Ｂ）において、シリコンエピタキシャル構造が高速高効率マイクロストラクチャ型フォトダイオード５２０に対して示されている。図５（Ｂ）におけるフォトダイオード５２０は頂部照明用に設計されている。幾つかの実施例によれば、ＢＯＸ／ＳＯＩ層５０４は使用されない場合がある。図６（Ａ）及び（Ｂ）は底部照明用の例を示している。注意すべきことであるが、僅かな修正でもって、ｎ及びｐドーピングは交換させることが可能であり且つ照明方向も影響を受ける場合がある。幾つかの実施例によれば、照明はＰＤ／ＡＰＤの表面に対して垂直とするか又は表面に対しての垂直からずれた角度とすることが可能である。幾つかの実施例によれば、光学信号が光学導波路内を案内される集積化構造において、マイクロストラクチャ型吸収領域は、又、マイクロストラクチャ内に直接的に又はマイクロストラクチャ型ｉ領域へエバネセント的に結合して、縁に沿って照明させることが可能である。
【００６２】
図５（Ｂ）はシリコン内のマイクロストラクチャ型柱体及び／又は穴ＰＤ５２０を示しており、開始時の物質５００はＳｉ基板５０２上に成長させたＰ−Ｉ−ＮＳｉ層から構成されており、基板５０２はＮドープ又は低ドープとすることが可能であり、後者の場合には、直列抵抗を最小とさせるために基板上にエキストラなＮ＋層を最初に成長させる。これらの層の寸法及びドーピングの範囲は以下のものとすることが可能であり、即ち、Ｎ＋カソードコンタクト層５０６（又は５０６と５０８との間で５０６の上に薄い層）は５・１０１７／ｃｍ３よりも一層大きなＮドーピングを有しており、且つ厚さは約０．１から１０マイクロメートル又はそれ以上の範囲であり、Ｎ層５０６は５・１０１７／ｃｍ３より一層大きなＮドーピングを有しており且つ厚さは約０．１から１０マイクロメートル又はそれ以上の範囲であり、Ｉ高電界吸収領域５０８は５×１０１６／ｃｍ３未満のバックグランドドーピングを有しており且つ厚さは適用例に依存して約０．１から５マイクロメートルの範囲に亘っており、且つＰ＋アノード層５１０は５・１０１８／ｃｍ３より一層大きなＰドーピングを有しており且つ厚さは約０．１から５マイクロメートル又はそれ以上に亘っている。ＰＤ（及びＡＰＤ）感光面積（Ｐ−Ｉ−Ｎ又はＰ−Ｉ−Ｐ−Ｉ−Ｎ接合面積によって定義される）は，２０Ｇｂ／ｓ又はそれ以上の帯域幅動作に対して直径において公称的に３０マイクロメートル（直径が１０−８０マイクロメートルは可能な範囲）である。幾つかの実施例によれば、該面積はより低い帯域幅に対しては一層大きく、又一層高い帯域幅動作に対しては一層小さくすることが可能である。ランダムか、パターン状か、又は擬似ランダムとすることが可能な図５（Ｂ）に示されている穴５２２及び／又は柱体５２４のアレイからなるＳｉマイクロストラクチャは、３００−１１００ｎｍの波長でフォトンを検知するためにＳｉのバルク吸収係数を向上させるためである。データ通信適用例の場合には、幾つかの実施例によれば、光学信号波長は７５０−１１００ｎｍの範囲である。透明の導電性酸化物及びＰ−オーミック層５２６も設けられている。
【００６３】
ＰＤ５２０は逆バイアスモードで動作され、即ち、負電圧がアノード上（Ｐ−オーミック及びボンドコンタクトメタル５２８を介してＰ＋層５１０）で且つ正電圧がカソード上（Ｎ−オーミックボンドコンタクトメタル５３０を具備するＮ＋層５０６）に印加され、その範囲は−１乃至−２０Ｖである。幾つかの実施例によれば、図５（Ｂ）に示したＰＤ構造５２０（及び図６（Ｂ）に示したＰＤ構造６２０）は、又、何らの外部バイアス無しで光電池（ＰＶ）動作用に使用することが可能である。
【００６４】
図５（Ｂ）に示した如く、光学信号は表面に対して垂直に又は垂直からずれて或る角度で入射することが可能である。或る場合には、垂直からずれた或る角度でやってくる光学信号は一層高いＱＥを有する場合があり且つ又表面に対して垂直な軸の周りに或る回転した状態とさせることが可能である。このことはボールドスポット（bald spot）効果を回避するためであり、その場合に、表面に対して垂直に移動している幾らかのフォトンはボールドスポットを「見る」ことが可能であるが、一方、表面に対して垂直からずれて或る角度で照明するフォトンの場合には、該ボールドスポットは他のマイクロストラクチャによって隠される。これは近接場光学系における場合ではなく、その場合には、マイクロストラクチャの間隔は光学波長又はサブ波長の程度のものであり、ボールドスポットは顕著な問題ではない。
【００６５】
図６（Ａ）及び（Ｂ）は、幾つかの実施例に基づいての底部照明型マイクロストラクチャ型ＮＩＰシリコンフォトダイオードの様相を示した断面図である。光学信号は基板側即ち底部からフォトダイオード６２０に入射する。基板６０２は、例えば、ビア（via）をエッチングし且つＰ層で停止させることによって１０ミクロン以下へ薄くさせることが可能であり、又フォトダイオードはＢＯＸ（埋設型酸化物）又は絶縁体上シリコン（ＳＯＩ）シリコンウエハ上に製造させることが可能であり、且つエッチビアはＢＯＸ層６０４において停止することが可能であり、該ＢＯＸ層６０４もシリコン層６０６まで選択的にエッチさせることが可能であり、ビア６３０はフォトダイオード６２０の感光面積と同じ幅又はそれより広い幅とさせることが可能である。反射防止層（不図示）をシリコン残存層６０６又はＢＯＸ層６０４（ＢＯＸ層６０４は、例えば、反射防止層の一部として設計することが可能）へ付与して反射を最小とさせる（多重反射を最小とさせるために反射防止層をシリコンＰ層６０６へ付与することが可能であるようにＢＯＸ層６０４を選択的にエッチング除去することも可能）。後方照明型フォトダイオード６２０は、最初のパスで吸収されなかった光を反射させるためにＮ層６１０上に反射器６２６を付与することが可能であるという利点を有しており、実効的には「Ｉ」層６０８の長さを２倍としている。ＱＥはそのエキストラの長さに起因して増加させることが可能である。更に、Ｎ層６１０上の反射器６２６は滑らかなものとするか又はマイクロストラクチャ（柱体６２４又は穴６２２のアレイ）による吸収を最適化させるために光（光学信号）を散乱（非鏡面又は拡散反射）させるためにテクスチャー付きのものとすることが可能である。「Ｉ」領域の長さは実効的に２倍とされるので、通過時間は実効的に減少させることが可能である。何故ならば、「Ｉ」の半分のみが必要であるに過ぎないからである。
【００６６】
図６（Ｂ）におけるＰＤ６２０の如き底部照明型ＰＤは、時折、後方／基板照明型ＰＤとも呼称され、且つ図５（Ｂ）におけるＰＤ５２０の如き頂部照明型ＰＤは、時折、前方／表面照明型ＰＤとも呼称される。
【００６７】
幾つかの実施例によれば、図５（Ａ）及び（Ｂ）及び図６（Ａ）及び（Ｂ）に示したようなマイクロストラクチャ型Ｓｉフォトダイオードの基本構造は、（１００）配向又は（１１１）等のその他の配向を具備しておりドープしたＮ型又は意図的にはドープされていないか又は低ドープＮ型Ｓｉ基板とすることが可能なシリコンウエハ上にＰ−Ｉ−Ｎ構造でバルク薄膜のエピタキシャル的に成長させたシリコンから製造される。
【００６８】
幾つかの実施例によれば、基本的な層構造（図５（Ａ）の構造５００の層５０２，５０４，５０６，５０８，５１０等、及び図６（Ａ）の構造６００における層６０２，６０４，６０６，６０８，６１０等）は全て以下の方法の内の一つ又はそれ以上を使用してエピタキシャル的に成長されるものであり、即ち、化学蒸着（ＣＶＤ）、金属有機化学蒸着（ＭＯＣＶＤ）、プラズマエンハンスト化学蒸着（ＰＥＣＶＤ）、分子ビームエピタキシー（ＭＢＥ）、原子層付着（ＡＬＤ）、Ｐ又はＮ又は低ドープ又は未ドープのＳｉ基板又はＢＯＸ／ＳＯＩ基板上のパルス型レーザ付着（ＰＬＤ）等の方法である。
【００６９】
処理の詳細については説明の便宜上割愛してある。幾つかの実施例によれば、以下の基本的なステップが実施される、即ち、第１に（柱体の場合で穴の場合は必ずというわけではない）、ｅビームのサーマル又はスパッタリング付着を使用してｐオーミックコンタクトメタル層を付着させ、第２に、フォトリソグラフィー的に（又はインプリントリソグラフィー的に）柱体又は穴のマイクロストラクチャパターンを画定し且つドライ又はウエットエッチングのためのエッチマスクを形成し、第３に、Ｐ及びＩ層上に部分的に又は完全にマイクロストラクチャパターンをエッチングし且つＮ層内に延在することが可能であり、第４に、マイクロストラクチャパターン（柱体又は穴）の側壁を熱酸化物でパッシベートしてダングリングボンド及びその他の表面欠陥に起因する表面状態を介しての光発生されたキャリアの表面再結合を最小とさせ（Ｓｉ酸化物及びＳｉ窒化物のＡＬＤ（原子層付着）等のその他のパッシベーション技術も適用することが可能）、第５に、スピンオンガラス、ポリイミド、又はＳｉ酸化物及びＳｉ窒化物等の誘電体のプラズマエンハンスト化学蒸着（ＰＥＣＶＤ）のいずれかを使用しての平坦化し（充填物ステップ）、第６に、Ｐ層又はＰオーミックメタル層（ポリイミド又はスピンオンガラスは穴又は柱体／マイクロストラクチャ間の空間を部分的に充填することが可能）を露出させるためにエッチバックし、そして、第７に、オーミック及び／又はボンドコンタクトをＰ及びＮ層上に形成させる。頂部照明型光検知器の場合には、光学信号はマイクロストラクチャパターンが製造されているエピタキシャル表面上に入り、透明の導電性酸化物が付着されて全てのＰオーミックメタル層（柱体用）を接続させる。マイクロストラクチャが穴又はボイドである場合には、幾つかの実施例によれば、透明な導電性酸化物層は使用されない。−１乃至−２０Ｖの電圧バイアスがＰ層（アノード）とＮ層（カソード）との間に印加されてフォトダイオードは逆バイアスモードで動作されて「Ｉ」層、好適には全Ｉ層を可及的に空乏化させる。
【００７０】
図７（Ａ）及び（Ｂ）は、幾つかの実施例に基づくマイクロストラクチャ型アバランシェフォトダイオードの様相を示した断面図である。図５（Ａ），５（Ｂ），６（Ａ），６（Ｂ）に示したＳｉマイクロストラクチャ型フォトダイオードにおける如く、ＡＰＤ７２０用のエピタキシャル層７００が最初に成長され、次いでマイクロストラクチャ処理が続く。マイクロストラクチャ型アバランシェフォトダイオード７２０は、透明なメタル酸化物Ｐオーミックコンタクト７２６と共に、頂部から照明することが可能であり（例えば、３００−１１００ｎｍで）、又はＰオーミックコンタクト７２６は底部から照明する（例えば、９５０−１１００ｎｍで）フォトンを反射させてダブルパス吸収をさせるためにミラーとすることが可能である。ダブルパス吸収は、一層高い周波数応答用のＡＰＤのＲＣ時間及び通過時間を著しく改善する。
【００７１】
図８は幾つかの実施例に基づいて高速高効率マイクロストラクチャ型ＡＰＤ用のシリコンエピタキシャル構造を示した断面図である。層８００はマイクロストラクチャ処理前の状態を示している。僅かな修正で、ｎ及びｐドーピングはスイッチさせることが可能であり、且つ照明の方向も影響される場合がある。Ｎシリコン基板８０２（又は適用例及びパッケージングの考慮に依存して、低ドープしたか又はサファイア上シリコンか又はＢＯＸ／ＳＯＩウエハ）で開始し、Ｎ＋層８０４（Ｎオーミックコンタクト層）を層厚さが約０．１乃至１０μｍの範囲でドーピング濃度が１０１８ｃｍ−３（典型的には燐）を越える値で形成する。非意図的にドープされた層「ｉ」８０６又はＰ−（非常に低いドーピングレベルのＰ層）は、ＡＰＤの利得及び帯域幅に依存して厚さが約０．１乃至２．０μｍの範囲で５×１０１６ｃｍ−３（これはＡＰＤの増倍即ち電子利得層である）未満のドーピング濃度を有している。Ｐ電荷層８０８が、近似的な厚さが０．０５−０．２μｍで２×１０１７ｃｍ−３より大きなドーピング濃度で成長される。吸収層８１０は、約０．１乃至５μｍの範囲の厚さで５×１０１６ｃｍ−３未満のドーピングで成長される（Ｐ―又は「ｉ」）（「Ｉ」及び「ｉ」はここでは交換可能に使用されている）。最後に、約０．１乃至１．０μｍの範囲の層の厚さで５×１０１９ｃｍ−３より大きなドーピングでＰ＋コンタクト層８１２が成長される。幾つかの実施例によれば、全ての層８００はＣＶＤ又はＭＯＣＶＤ反応器を使用してエピタキシャル的に成長される。ドーピング及び厚さは近似的なものであり且つ適用例に依存して調節される。
【００７２】
ＳｉＡＰＤの最善のノイズ性能のために、光発生された電子が増幅プロセスにおいて支配的なものとなるべきであり、即ち、逆バイアスで、正孔がｐ（アノード）へ向かって拡散／ドリフトし且つ電子がｎ（カソード）へ向かって拡散／ドリフトする。Ｓｉ層８００は、ドープされているか又はドープされていない基板上に、化学蒸着、プラズマエンハンスト化学蒸着、分子ビームエピタキシー、原子層付着（ドーピング及びインターフェース品質において最適な層構造を発生させるためにこれらの方法の組合せとすることが可能）を使用して、エピタキシャル的に成長される。電子が通過する全長は約０．２５乃至７．２ミクロンの範囲である。これは、例えば、吸収のための０．５μｍ、荷電のための０．１μｍ、増倍のための０．５μｍで、図示したＡＰＤ層構造８００に対して１．１μｍとなる場合がある。幾つかの実施例によれば、一層高いＱＥのために、該吸収領域は、例えば、１μｍへ長くさせて全通過長さを１．６μｍとさせることが可能である。異なる波長、ＣＭＯＳとの集積化、適用条件、バイアス電圧や利得やノイズ等の動作条件に対して、装置特性を最適化させるためにその他の層厚さ及びドーピング濃度を調節させることが可能である。
【００７３】
又、ＡＰＤは底部から変調させた光学信号で照明させることが可能であり、その場合に、ＢＯＸ又はＳＯＩを使用し、基板のバルクを除去して光学損失を最小とさせ、従って向上された吸収用マイクロストラクチャ型層におけるフォトンのダブルパスを使用することが可能である。
【００７４】
図９（Ａ）乃至（Ｅ）は、幾つかの実施例に基づいて、高速ＡＰＤ用の幾つかの基本的なマイクロストラクチャ処理ステップを示した一連の断面図である。図９（Ａ）は、図８に関して説明したような高速ＡＰＤエピ構造８００を示している。図９（Ｂ）において、ＰＤプロセスにおける如く、Ｐ−オーミックメタリゼーション又は誘電体マスク９１０を最初にマイクロストラクチャ型柱体のためにＰ層８１２上に付着させることが可能である。穴及び／又はボイドの場合には、このステップは実施されない場合がある。ドライエッチマスク９１０をフォトリソグラフィ、メタル／誘電体付着技術及びウエット／ドライエッチングを使用して表面上に付着させる。図９（Ｃ）において、幾つかの実施例によれば、反応性イオンエッチング（ＲＩＥ）又はディープ反応性イオンエッチング（ＤＲＩＥ），化学物質及びＳｉの酸化を使用したウエットエッチング、を使用してマイクロストラクチャ型柱体９１４を発生させる。熱酸化（幾つかの場合には好適である）、電気化学的陽極処理、及び／又はプラズマエンハンスト化学蒸着によって、表面パッシベーション用のネイティブシリコン酸化物を設けることが可能である。幾つかの実施例によれば、柱体９１４の熱酸化は該柱体の直径を微調整するために使用することも可能である。何故ならば、該酸化物はＳｉ物質から形成されるからである。熱酸化は、又、表面を滑らかなものとさせるが、そのことは電気的特性にとって望ましいことである。図９（Ｄ）において、充填物９１６を使用してＳｉ柱体９１４間の空間を充填又は部分的に充填させて、付着されるべき爾後のコンタクト層を支持する。充填物９１６は、スピンオンガラス、ポリイミド、窒化シリコン等の誘電体、又はシリコン酸化物とすることが可能であり、それは、例えば、プラズマエンハンスト化学蒸着を使用して付着させることが可能である。コンタクトが形成されると、充填物はその場に残存させるか又は該充填物をエッチャント又は溶媒で溶解させることにより除去することが可能である。充填物を除去することは、空気が比誘電率１であるから、装置の容量を更に減少させることの利点を有している。容量の減少は、ＲＣ時間の減少に起因して一層高い帯域幅で装置を動作させることを可能とする。図９（Ｅ）において、アノード及びカソードオーミックコンタクトメタリゼーション９２２，９２４，９２６を形成する。照明の方向に依存して、透明な導電性酸化物ＴＣＯ９３２（インジウム錫酸化物ＩＴＯ等）を使用することが可能である。頂部照明の場合には、ドライエッチを使用して柱体が充填物内に埋設されている場合には柱体を露出させることが可能である。ＴＣＯ９３２は、次いで、Ｐ＋シリコン柱体を先端部において又はＰオーミックメタリゼーション９２２とコンタクトさせるために使用することが可能である。次いで、オーミックコンタクトメタリゼーションを、集積トポロジーに依存して、表面（９２４）又は底面（９２６）のいずれかの上にカソード（Ｎ＋）層へ適用する。
【００７５】
基板側（底部）から来る光学信号の場合には、ウエハを薄くさせる。その薄膜化がエッチングによって実施される場合には、酸化物層がエッチストップ層として作用することが可能であるように絶縁体上シリコン、即ちＳＯＩ／ＢＯＸ、などの埋設型二酸化シリコン層が含まれる場合がある。最初に化学的機械的研磨によって１００μｍへ、次いで、光学信号が数μｍのＳｉバルク物質を横断することが必要であるに過ぎないように、選択的エッチング除去可能な酸化物層へビアエッチ（via etch）することによってウエハを薄くさせることが可能である。反射損失を最小とさせるために、反射防止コーティング９３０を該Ｓｉ表面へ付与する。オーミックメタリゼーションを該Ｎ＋層へ適用し、次いでボンドメタル９２４を付与する。マイクロストラクチャ型柱体上で、オーミックメタリゼーションをＰ＋先端部へ付与し（予備ステップにおいて既に付与されていない場合）、次いで、ボンドメタル９２２を付与する。幾つかの実施例によれば、光学信号が基板表面（即ち、底部）から入ることの利点は、光が跳ね返り且つ柱体構造体内において２度移動し、従って量子効率を増加させることである。幾つかのその他の実施例によれば、通過時間を改善させるために柱体は一層短くさせることが可能である。
【００７６】
幾つかの実施例によれば、光学信号は、導波モードにおいてか又はフリースペースにおいてかのいずれかにおいて、図５２に示した如く、エッジ即ち端部又は縁部から入ることも可能である。エッジ適用例においては、ＴＣＯ９３２及び固体のアノードオーミックコンタクトが使用されない場合があり且つウエハ薄膜化が行われない場合がある。その代わりにカソードオーミックコンタクトが該構成体を完成させる。幾つかの実施例によれば、エッジアプローチにおいては、柱体は、光学照射の捕獲を最適化させるために、それらの密度が一様ではないように配置される。例えば、光学反射を減少させるために、Ｖパターンで配置させることが可能である。
【００７７】
図９（Ａ）乃至（Ｄ）に図示されていないものは、ＡＰＤ９２０の直径を画定するために使用されるメサエッチングステップである。幾つかの実施例によれば、イオン注入などのその他の方法を使用することも可能である。注意すべきことであるが、該マイクロストラクチャ自身は横方向ではなく垂直方向において良好な電流の閉じ込めを提供する。説明の便宜上示されていないその他の既知の処理ステップは、露出された表面の熱酸化パッシベーション、ガードリングの付加、ウエハの薄膜化、反射防止コーティングの付加、オーミックコンタクトのアニーリング、及び充填物の除去のためのビア穴の形成等を包含している。
【００７８】
バルクＳｉの低吸収定数を利用する。ＩＩＩ−Ｖ物資で構成される高速フォトダイオードは、しばしば、装置の周波数応答に対して劣化を発生させる場合がある高電界領域の外側での光発生されるキャリアを最小とさせるためにＰＩＮ構造のｉ層内においてのみ光キャリアが発生されるように構成される。このことは、ＩＩＩ−Ｖ物質においては容易に行うことが可能である。何故ならば、ＩｎＰに対して格子整合されたＩｎＧａＡｓＰ，ＩｎＧａＡｓ，ＩｎＡｓ等の多数の三元又は四元物質が存在しており、且つこれらの合金のバンドギャップは、Ｐ＋アノード８１２及びＰ電荷８０８層が殆どトランスペアレントであり且つｉ層が吸収性であるように構成へ変更させることによって変えることが可能だからである。しかしながら、シリコンの場合には簡単ではない。というのは、シリコンに格子整合されている物質が存在しないからである。ゲルマニウムをシリコン上に成長させることが可能であるが、格子不整合を受け付けるためにバッファ層を付加することとなる。
【００７９】
幾つかの実施例によれば、シリコンにおけるこの問題を解消するための方法は、シリコンのバンドギャップ近くのラディエーション即ち放射においてシリコンの低い吸収定数を利用することである。幾つかの実施例によれば、ウエハはＳＯＩ構造の絶縁体に対して薄くさせることが可能であり、且つ８５０ｎｍ光学信号は１−２μｍのバルクシリコンを通過するだけで入射ラディエーションの約１０％以下を失う。該ラディエーションの残りはマイクロストラクチャ型柱体シリコンへ継続して進み、そこでは、吸収は多分共振効果に起因して一層強い。幾つかの実施例によれば、柱体の形状は、円形、楕円形、矩形、シェブロン、六角形、複円形、三日月形、星形、又は吸収及び回収効率を最適化させるための任意の形状とすることが可能である。柱体直径は５０−１２００ｎｍの範囲（最小寸法は５０ｎｍとすることが可能であり且つ最大寸法は１２００ｎｍとすることが可能）であり、且つ一様に又は非一様に、周期的に又は非周期的に離隔させるか、チャープ（chirped）させるか、又は局所的に又は全体的にＡＰＤ／ＰＤ性能及び適用例を最適化させるためのパターンとさせることが可能である。柱体間の間隔は２０−２０００ｎｍとすることが可能である。マイクロストラクチャ型柱体は、例えば８５０，８８０，９８０，１０００ｎｍ等のシリコンバンドギャップ近くの特定の波長に対して帯域幅及び効率に対して最適化させて、長さを１００乃至１００００ｎｍとすることが可能である。
【００８０】
幾つかの実施例によれば、単一のＰＤ／ＡＰＤ内のマイクロストラクチャの複数の寸法（構造及び間隔の両方）は、向上される吸収係数が一層広い光学的スペクトルにわたるものであるように、マイクロストラクチャの共振帯域幅を広げることが可能である。
【００８１】
波長が１１００ｎｍ（１．１ｅＶＳｉ間接バンドギャップ）に近づくと、基板の吸収性は低下する。
【００８２】
幾つかの実施例によれば、マイクロストラクチャ型柱体／穴／ボイドは、シリコン基板の表面に対して垂直ではない配向を有することが可能である。垂直からずれたその他の配向、又は複数の配向、又は光学信号の指向性に関してＱＥを最適化させるためにランダム又は擬似ランダムなものも可能である。マイクロストラクチャの複数及び／又はランダム又は擬似ランダムな配向においては、装置はＰＶ適用例において有益的である光照明の方向に対しての感受性は一層少なくなる。或る適用例においては、例えば、他の光学信号源からのクロストークを回避するため又はそのＱＥを更に向上させるためにＰＤ／ＡＰＤのアンテナ状の高い指向性が望ましい場合がある。
【００８３】
幾つかの実施例によれば、柱体アレイの代わりにマイクロストラクチャ型穴アレイがシリコンにおける光トラップとして使用される。マイクロストラクチャ穴アレイはマイクロストラクチャ型柱体と同様の特性を具備している。例えば、リン等の光発電用途用シリコンナノワイヤ及びナノホールアレイにおける光吸収の向上、太陽エネルギ変換のための次世代（Ｎａｎｏ）フォトニック及びセル技術、ルーカス・ツアカラコス編集、プロシーディング・オブ・ＳＰＩＥ（Lin et al., Optical absorption enhancement in silicon nanowire and nanohole arrays for photovoltaic applications, Next Generation (Nano) Photonic and Cell Technologies for Solar Energy Conversion, edited by Loucas Tsakalakos, Proc. of SPIE）、Ｖｏｌ．７７７２，７７７２１Ｇ（２０１０）を参照のこと。いくつかの実施例によれば、ここで記載した如くにマイクロストラクチャ型柱体アレイをエッチングする代わりに、表面パッシベーションのための熱酸化、電気的分離のための深いイオン注入、光学的フィールドの閉じ込め、及び容量の減少等を含む該柱体のためのＲＩＥ／ＤＲＩＥ及び同様の処理を使用して、マイクロストラクチャ型穴アレイをエッチングする。穴アレイの場合には、充填物が穴の全長にわたって延在することは必要ではない場合がある。例えば、充填物の表面張力が高い場合には、穴を充填物で一部を充填する場合も可能であり、且つ装置構造を完成するために必要である場合があるＴＣＯ、メタル、酸化物、シリサイド、合金等の爾後の層に対する支持を提供する。幾つかの実施例によれば、マイクロストラクチャ型穴の場合には、ＰＤ／ＡＰＤ／ＰＶ装置において充填物を使用することは無い。何故ならば、表面は、マイクロストラクチャ型柱体の場合における如く複数の島状部から構成されるものではなく、連続的だからである。
【００８４】
幾つかの実施例によれば、マイクロストラクチャ型穴は５０−３０００ｎｍの直径を有することが可能であり、且つ正方形、六角形、楕円形、矩形、シェブロン形、複円形、とすることが可能であり、５０ｎｍにおける最小寸法から約３０００ｎｍの最大寸法に亘る。穴（隣接端部）間の間隔は規則的又は不規則的なもの又は２０−２０００ｎｍにおけるパターンとすることが可能である。穴の深さ（即ち、長さ）は１００乃至１００００ｎｍとすることが可能であり且つ一様な深さ又は非一様な深さのものとすることが可能である。寸法は、特定の波長及び適用例に対しての最適な吸収、量子効率、帯域幅及びラディエーション回収効率に対して選択される。
【００８５】
前述した如く、本発明の吸収レジームにおける高コントラストグレーチングを最適化させるために、二酸化シリコンの屈折率がＳｉ、Ｇｅ又はＩＩＩ−Ｖ／ＩＩ−ＶＩ物質の屈折率よりも一層低いＢＯＸ又はＳＯＩ等のより低い屈折率の物質上にマイクロストラクチャ型の向上された吸収構造を有することが望ましい場合がある。幾つかの実施例によれば、実効屈折率は、基板内にボイドを包含させたマイクロストラクチャの屈折率よりも一層低くさせることが可能である。図１０（Ａ）及び（Ｂ）は、幾つかの実施例に基づいて、Ｎ−Ｓｉ内にマイクロストラクチャ型ボイドを具備する頂部照明型マイクロストラクチャ型フォトダイオード、アバランシェフォトダイオード、及び／又は光電池（ＰＶ）の様相を示した断面図である。ボイドは、以下に説明するように、基板内に、即ち吸収係数を向上させるためのマイクロストラクチャとして、包含させることが可能である。Ｓｉ，Ｇｅ，ＩＩＩ−Ｖ物質の光学スペクトルにおける屈折率は、典型的に、３−３．６の範囲であり、ＳＯＩ等の二酸化シリコン及び体積において物質の５０％であるボイドを使用することにより、その屈折率即ち実効屈折率は、バルク半導体のものの約０．５へ減少させることが可能である。物質（例えば、Ｓｉ）に対するボイドの体積の比を調節することによって、実効屈折率は、バルク物質のものの数％乃至９０％を越えるものへ調節することが可能である。ボイドは、それが単に空気、気体、又は真空ではなく、ガラス、ポリマー、誘電体、酸化物又は例えば光学的及び／又は電気的利得を有し光学的及び／又は電気的に受動的及び／又は能動的である非晶質半導体等の誘電体であるようにその他の物質で充填させることが可能である。
【００８６】
図１０（Ａ）は、記載した如くＮ−Ｓｉ層１００６の屈折率を実効的に減少させる複数のマイクロストラクチャ型ボイド１００８を含むＮ−Ｓｉ層１００６を包含する複数の層１０００を示している。図１０（Ｂ）は、マイクロストラクチャ型柱体１０２４及び／又は穴１０２２、及び透明の導電性酸化物層１０２６を包含する頂部照明型ＰＤ／ＡＰＤ／ＰＶ１０２０を示している。マイクロストラクチャ型ボイド１００８はランダム又はパターン型とすることが可能である。マイクロストラクチャ型ボイド１００８は、該ボイド１００８が９５０−１１００ｎｍ等の損失が低い波長においてＨＣＧ効果を有するべくパターン形成されている場合には、フォトンを吸収性の「Ｉ」領域へ反射して戻すために使用することが可能である。幾つかの実施例によれば、ＢＯＸ又はＳＯＩ基板も、ボイドと共に又はボイド無しで、又はＢＯＸ／ＳＯＩ無しで使用することも可能である。
【００８７】
幾つかの実施例によれば、ここに記載するマイクロストラクチャ技術はヘテロエピタキシャル物質（Ｓｉ上ＩＩＩ−Ｖ、Ｓｉ上Ｇｅ，又はＳｉ上ＩＩ−ＶＩ）へも適用される。Ｓｉよりも一層小さなバンドギャップを有するＧｅ（３００Ｋにおいて０．６６ｅＶのバンドギャップ）は、８５０及び１３００ｎｍにおける光学信号を検知するために使用することが可能である。ここに記載する技術を使用して、Ｇｅ装置は１５５０−１６００ｎｍにおける波長を具備する光学信号を検知するために構成することが可能であり、それはＩＩＩ−Ｖ物質を基礎とした光検知器を置換することが可能である。幾つかの実施例によれば、マイクロストラクチャはナノ／マイクロワイヤなどとして成長されるか、又はリソグラフィマスクで又はリソグラフィマスク無しで、バルク物質からエッチングされる。
【００８８】
Ｇｅ薄膜はＳｉ上にエピタキシャル的に成長させることが可能である。例えば、カン等、１．３μｍ光検知用のエピタキシャル的に成長させたＧｅ／Ｓｉアバランシェフォトダイオード（Kang et al., Epitaxially-grown Ge/Si avalanche photodiodes for 1.3 μm light detection）、２００８年６月２３日、Ｖｏｌ．１６、Ｎｏ．１３／ＯＰＴＩＣＳ  ＥＸＰＲＥＳＳ  ９３６５（以後、「カン等」）を参照すると良く、その場合には、ＡＰＤが３０μｍ直径装置用の１３１０ｎｍ波長動作用に製造されている。１μｍＧｅ吸収長を具備する該装置のＱＥは５６％に過ぎず、一方、ここに記載されている実施例に基づくマイクロストラクチャ型柱体／穴／ボイドを使用することによって、３０μｍ直径ＰＤ／ＡＰＤに対して約３０Ｇｂ／ｓ以上の帯域幅で１３００−１６００ｎｍ波長において約９０％以上のＱＥを達成することが可能である。この様な装置は、データセンター、ローカルエリアネットワークにおいて、及び地下鉄及び長距離光学データ／テレコミュニケーションにおいて有用な適用場面を見出すことが可能である。幾つかの実施例によれば、シリコン上の集積化が使用され、そのことは、製造及びパッケージングにおいて顕著なコストの減少をもたらす。それと比較して、カン等においては、３０μｍ直径ＡＰＤは１３１０ｎｍにおいて約１５Ｇｂ／ｓ帯域幅に到達することが可能であるに過ぎず、且つ、バルク物質の低い吸収のために、帯域幅における顕著な減少を犠牲にすること無しに、波長を拡張させることは不可能である。
【００８９】
図１１（Ａ）及び（Ｂ）は、幾つかの実施例に基づくＳｉ上ＧｅのヘテロエピタキシャルＡＰＤ構造の様相を示した断面図である。層１１００及びＡＰＤ装置１１２０はＳｉ上Ｇｅの可能なヘテロエピタキシャルＡＰＤ構造（異なるドーピング濃度でのシリコンのみが使用されているホモエピタキシャルＡＰＤ／ＰＤ構造の上述した説明と対比）を示している。マイクロストラクチャ型柱体／穴アレイを製造するために、ホモエピタキシャルＳｉ・ＡＰＤにおけるものと同様の処理方法が使用される。幾つかの実施例によれば、バルクＧｅの吸収定数は７０×を越えて、例えば７３−１７２×だけ向上される。幾つかの実施例によれば、３０Ｇｂ／ｓを越える帯域幅を具備するＡＰＤ及びＰＤを、１７５０ｎｍまでの波長及び約９０％以上のＱＥにおいて３０μｍ以下のアクティブな直径を具備する装置において達成することが可能である。このことは、基板表面に対して垂直であるか又は垂直からずれた照明での既存のＳｉ上Ｇｅ・ＡＰＤと比較して著しい改良である。
【００９０】
幾つかの実施例によれば、マイクロストラクチャ型柱体及び穴（及びその変形例）アレイは、Ｓｉ、Ｇｅ、Ｓｉ上Ｇｅ、Ｓｉ上ＳｉＧｅ、Ｇｅ上ＳｉＧｅ内に製造することが可能であり、それはＳｉと、Ｇｅと、ＳｉＧｅとの任意の組合せとすることが可能である。
【００９１】
一層長い波長１２００−１８００ｎｍにおいては、Ｇｅは０．６６ｅＶのバンドギャップを有しているのでＧｅ（ゲルマニウム）フォトダイオードがしばしば使用される（一方、Ｓｉは１．１ｅＶのバンドギャップを有している）。しかしながら、高帯域幅適用例（２０Ｇｂ／ｓ以上）の場合には、通過時間が約３０ピコ秒である場合（約２０Ｇｂ／ｓ（ｆ（３ｄＢ）＝０．４４／τ、尚、τは「Ｉ」領域を介しての通過時間）の帯域幅を有するためには１×１０４Ｖ／ｃｍにおいて電子飽和移動速度は６×１０６ｃｍ／ｓである）、吸収領域即ち「Ｉ」領域の長さは約２ミクロンへ制限されるという事実に起因して、Ｇｅフォトダイオードは１３５０ｎｍまで良好であるに過ぎない。この長さにおいては、１５５０及び１６００ｎｍにおけるＱＥは１０％未満であり、それは、通常、データ通信及び遠隔通信適用のための光学的受信機にとって許容可能なものではない。導波路形態において、吸収領域の長さは５０−１００ミクロンとすることが可能であり尚且つＱＥが９０％以上で２０Ｇｂ／ｓを達成する。導波路Ｓｉ上Ｇｅフォトダイオード構造は他の研究グループによって報告されているが、この様な導波路フォトダイオードは導波路損失及び結合損失（光学信号の光学導波路に対する結合）に起因する過剰な光学損失を有しており、それは３ｄＢ程高いものとなる場合があり、又は光学信号の半分が喪失される。マイクロストラクチャ型フォトダイオード及びアバランシェフォトダイオードに対する光学信号の「フリースペース」結合（その場合には、光学信号は、レンズ、回折要素、光パイプ、光学導波路等の要素を使用してＰＤ／ＡＰＤへ指向される）は光学損失が一層低く、典型的には数％以下である。その理由の一つは、マイクロストラクチャ型ＰＤ／ＡＰＤの大きな面積であり、それは直径が３０ミクロンであるが、それに対して、導波路フォトダイオードの寸法は数ミクロンであって、典型的には１−２ミクロンである。導波路ＰＤ／ＡＰＤにおいては結合損失が高いだけではなく、それはしばしばアクティブアライメント（active alignment）使用しており、そのことは光学信号の導波路ＰＤ／ＡＰＤ内への結合をモニタするために導波路ＰＤ／ＡＰＤがターンオンされることを必要とする。このアクティブアライメントは遅く且つ時間がかかり、そのことはどのような光学受信機モジュールにおいても導波路ＰＤ／ＡＰＤのパッケージングに対するコストを増加させる。対照的に、幾つかの実施例に基づくマイクロストラクチャ型ＰＤ／ＡＰＤはパッシブアライメント（passive alignment）を使用するに過ぎず、その場合には、マイクロストラクチャ型ＰＤ／ＡＰＤをターンオンさせること無しにアライメントがなされる。この様なアライメントは一層高速であり且つ容易であって、そのことはどのような光学受信機モジュールにおいてもマイクロストラクチャ型ＰＤ／ＡＰＤのコストを減少させる。注意すべきことであるが、マイクロストラクチャ型ＰＤ／ＡＰＤの実効容量がバルクＰＤ／ＡＰＤのものよりも１０乃至８０％又はそれ以上だけ著しく一層低いので、マイクロストラクチャ型ＰＤ／ＡＰＤの面積はそれに対応して１０乃至８０％又はそれ以上だけ一層大きなものとすることが可能である。
【００９２】
図１１（Ｂ）において、底部照明型のマイクロストラクチャ型Ｓｉ上Ｇｅ柱体／穴ＡＰＤ構造１１２０が示されている。ＡＰＤ・Ｓｉ上Ｇｅ用のエピタキシャル層が使用されており、その場合に、電子・正孔対を発生させるための光吸収はＧｅ内において行われ、且つ電荷キャリアの利得／増倍はＳｉ内において行われる。エピタキシャル的に成長される層は、以下の層組成範囲（図１１（Ａ）に図示）を具備するＳｉ上Ｇｅバルク（薄膜）ＡＰＤと同様である。Ｎは未ドープ、又は低ドープ（２０Ω・ｃｍ）Ｓｉ基板１１０２であり、それは又ＳＯＩ又はＢＯＸとすることも可能であって、底部照明用にＳｉ基板を除去することを可能とし及び／又は屈折率を減少させる。ＳＯＩ又はＢＯＸ基板が使用される場合には、Ｎオーミックコンタクト及びボンドメタルは増倍Ｉ領域に隣接したＮ＋−Ｓｉ表面上である。Ｎ＋コンタクト層１１０４は２−８ミクロンでＮ＋＞５．１０１８ｃｍ−３とすることが可能である。Ｉ増倍層（即ち利得層）１１０６は未ドープ（意図的にドープしていない）で０．２−１．０ミクロン厚さで且つ１＜１．１０１６ｃｍ−３とすることが可能である。Ｐ電荷層１１０８は０．０５−０．２ミクロン厚さでＰ≒１−６．１０１７ｃｍ−３とすることが可能である。Ｐ−低温Ｇｅバッファ層１１１０は約０．０１−０．０４ミクロンの厚さで、Ｐ−が約１．１０１６ｃｍ−３未満である。Ｉ又はＰ−吸収層１１１２は０．２−２．０ミクロンの厚さで、Ｉ（又はＰ−）＜１．１０１６ｃｍ−３である。最後に、Ｐ＋コンタクト層１１１４は０．０５−０．２ミクロンの厚さで、Ｐ＋＞約２．１０２０ｃｍ−３である。
【００９３】
ＡＰＤ動作用に層１１００の全てが成長されたウエハで開始するが、処理の詳細は説明の便宜上割愛する。関与する最初の基本ステップは、電子ビーム、熱又はスパッタリング付着を使用してｐオーミックコンタクトメタル層１１２６を付着することである。複数の柱体又は穴からなるマイクロストラクチャパターンを、柱体か又は穴かに依存してポジティブ又はネガティブ又は画像反転フォトレジスト方法を使用して、ドライ又はウエットエッチングのいずれかのためのエッチマスクを形成するためにフォトリソグラフィによって画定させる。幾つかの実施例によれば、インプリントリソグラフィ（imprint lithography）を使用することが可能である。該マイクロストラクチャパターンは、夫々、Ｐ＋及びＩ（又はＰ−）及びＰＧｅ層１１１４，１１１２，１１１０上で、ＰＳｉ層１１０８へ部分的に又は完全にエッチされる（例えば、ＲＩＥ及びＤＲＩＥを使用する選択的ドライエッチングのためのＳＦ６，ＣＦ４，ＢＣｌ２，Ｃｌ２等のフッ素、塩素、臭素をベースとした気体を使用）。ＧｅとＳｉとの間のエッチ選択性は、気体混合物、圧力、温度及びバイアス、及びパワーを調節することによってＧｅをＳｉよりも７０倍一層早くエッチするために、７０程度高いものとすることが可能である。マイクロストラクチャパターン（柱体又は穴）の側壁は誘電体又はＳｉＧｅでパッシベートされ且つＳｉが表面上に残存するように次第にＧｅ含有量を減少させ（例えば、原子層付着ＡＬＤを使用して）且つその後に熱酸化を使用してダングリングボンド及びその他の表面欠陥に起因する表面状態を介して光発生されたキャリアの表面再結合を最小とさせる。幾つかの実施例によれば、Ｓｉ酸化物及びＳｉ窒化物のＡＬＤ等のその他のパッシベーション技術を適用することも可能である。スピンオンガラス、ポリイミド、又はＳｉ酸化物及びＳｉ窒化物等の誘電体のＰＥＣＶＤ付着を使用して平坦化を実施する。エッチバックを実施してＰ層を露出させる。マイクロストラクチャ型穴及び柱体の場合、柱体間の空間及び穴を部分的に充填するためにポリイミド又はスピンオンガラスを使用することによって、完全に平坦化することは必要では無い場合がある。オーミック及び／又はボンドコンタクトをＰ層及びＮ層上に形成する。上部照明型光検知の場合、光学信号がマイクロストラクチャパターンが形成されるエピタキシャル表面上に入るので、透明な導電性酸化物１１２６（該透明な導電性酸化物はマイクロストラクチャ型穴の場合には使用されない場合がある）を付着させて全てのＰオーミックメタル層（柱体の場合）を接続させる。電圧バイアスをＰ＋Ｇｅ層１１１４（アノード）と−２乃至―４５ＶのＮ＋Ｓｉ層１１０４（カソード）との間に印加する。ＡＰＤ１１２０は逆バイアスモードで動作させて、両方の「Ｉ」層を可及的に空乏化させる。アニーリング、表面準備、オーミックコンタクトの付着、ボンドメタル、ＲＩＥ、ＤＲＩＥ、ウエットエッチング、エッチング用マスク、マスク除去、反射防止コーティング、マイクロストラクチャ型層上のブラッグ（Bragg）反射器などのミラー、等の多くの詳細な処理ステップは割愛している。Ｐ及びＮ半導体へのオーミックコンタクトメタリゼーション及びボンドメタリゼーションは当該技術において周知であり、その詳細についてはここでは割愛してある。又、正孔（hole）は荷電された電気的キャリアとして電子・正孔対におけるものとして使用されており、且つ穴（hole）はマイクロストラクチャ型穴等の物理的なボイドにおけるものとして使用されている。「hole」という用語が、荷電された電気的粒子を意味しているか又は物理的なボイドを意味しているかは、それが使用されている文脈から理解されるべきである。
【００９４】
幾つかの実施例によれば、マイクロストラクチャ型柱体又は穴のＧｅ表面及び電界に露呈される全てのＧｅ表面は、電流が流れることが可能で及び／又は電荷が形成されるので、パッシベーションを行って電流の漏洩を減少させ、キャリアー、特に光発生された電子及び正孔のキャリアー、に対する潜在的なシンク又は再結合中心となる場合がある表面状態を最小とさせ（Ｓｉにおける如く、過剰な漏洩電流又は光発生されたキャリアに対する再結合中心又はキャリアシンクを発生させる場合がある全てのシリコン表面をパッシベーションするために使用されるＳｉＯ２及びＳｉＯｘを形成するための熱酸化又は迅速熱酸化）、及びＧｅＯｘＮｙはネイティブのＧｅオキシナイトライドであり、それは２段階で形成され、即ち、Ｇｅマイクロストラクチャ型柱体及び／又は穴が最初に酸素へ露呈され、次いで、迅速熱アニール器においてアンモニア雰囲気へ露呈されてＧｅオキシナイトライドパッシベーション層が形成される。これらのパッシベーション方法は当該技術において周知である。
【００９５】
図１２は幾つかの実施例に基づいてマイクロストラクチャ上のＧｅ表面に対するパッシベーション方法の様相を例示した断面図である。ＰＤ及び／又はＡＰＤ用のマイクロストラクチャ型Ｇｅ柱体１２０２（又は穴）が図示されている。Ｇｅ表面上にはＳｉＧｅ層１２１０がコンフォーマルにエピタキシャル成長されている。表面上においてはＳｉのみが露出されるまでＧｅ含有量は層１２１０内において次第に減少されている。次いでＳｉの熱酸化が用いられて露出されたＳｉ表面をパッシベーションさせ、ＳｉＯ２層１２１２を形成して、特にＱＥを劣化させる場合がある光発生されたキャリア（電子及び正孔）等のキャリアに対する潜在的なシンクとなる場合がある表面状態及び漏洩電流を最小とさせる。
【００９６】
図１３（Ａ）及び（Ｂ）は、幾つかの実施例に基づいて、Ｓｉ上Ｇｅに基づくフォトダイオード及び／又はアバランシェフォトダイオードに対するＧｅバルク吸収係数のマイクロストラクチャによる向上の効果を示したグラフである。幾つかの実施例によれば、１５５０及び１６００ｎｍにおけるマイクロストラクチャ型柱体／穴を具備するＰＤ／ＡＰＤ装置においてバルク吸収係数の７３×の向上が得られている。図１３（Ａ）は帯域幅対「ｄ」即ち１５５０ｎｍ（点１３１０）及び１６００ｎｍ（点１３１２）に対する「Ｉ」層の長さを示している。注意すべきことであるが、ＡＰＤはＧｅ「Ｉ」層とＳｉ「Ｉ」層の両方を具備しており、一方ＰＤの場合はＧｅ「Ｉ」層のみを具備している。図１３（Ｂ）はＱＥ対「ｄ」即ち１５５０ｎｍ（点１３２０）及び１６００ｎｍ（点１３３２）に対する「Ｉ」層長さを示している。理解されるように、３０ミクロン直径アクティブ領域ＰＤ／ＡＰＤの場合、４０及び３１Ｇｂ／ｓの帯域幅を、夫々、１５５０ｎｍ及び１６００ｎｍ光学波長において９０％のＱＥで達成することが可能である。この結果は従来構成のバルクＧｅフォトダイオード及びアバランシェフォトダイオードでは達成不可能なものであった。
【００９７】
光発生ｅ−ｈ（電子−正孔）対を吸収するためにＧｅマイクロストラクチャを使用することと好適には電子であるキャリアのアバランシェ増倍のためにＳｉを使用することとの分離は、増倍領域（印加逆バイアス電圧の関数である利得領域）内に注入される電子に対するイオン化比（正孔イオン化率／電子イオン化率として定義）がＩＩＩ−Ｖ物質群におけるよりも一層低いという事実に起因して非常にノイズの低いＡＰＤが得られることとなる。この結果、過剰雑音係数が低いということは有益的に高い信号対ノイズ比（Ｓ／Ｎ）となる。
【００９８】
図１４（Ａ）及び（Ｂ）は、幾つかの実施例に基づくマイクロストラクチャ型柱体／穴を具備する頂部照明型Ｓｉ上Ｇｅアバランシェフォトダイオードの様相を示している断面図である。図１４（Ａ）はバルク層１４００を示している。図１４（Ｂ）において、頂部照明型マイクロストラクチャ型Ｓｉ上ＧｅのＡＰＤ１４２０が示されており、半透明の導電性酸化物１４２６が、上述した如く、Ｇｅマイクロストラクチャ型柱体１４２４（穴１４２２）上のＰオーミックを接続している。頂部照明型及び底部照明型の両方のマイクロストラクチャ型Ｓｉ上Ｇｅは同様のエピタキシャル構造を共有している。頂部照明型及び底部照明型のマイクロストラクチャ型ＡＰＤの処理ステップは類似している。主要な差異は、頂部照明型ＡＰＤ（又はＰＤ）用の透明の導電性酸化物が吸収Ｉ層へ向かって光学信号を反射して戻すミラーとして作用する不透明のオーミック／ボンドメタリゼーションと置換されていることである。幾つかの実施例によれば、該ミラーはブラッグ反射器から構成することも可能であり、該反射器はマイクロストラクチャへウエハボンドされるか又は光学信号の９０％を超えて反射性を向上させるために誘電体又は導電性メタル誘電体などとしてエピタキシャル的に又は真空で付着される。更に、底部照明型ＰＤ／ＡＰＤはウインド又はビアを必要とする場合があり、その箇所でＳｉ基板の殆どが除去されて光学信号の波長に依存して光学損失を減少させる。
【００９９】
図１５（Ａ）乃至（Ｃ）は幾つかの実施例に基づくマイクロストラクチャ型柱体／穴を具備する底部照明型Ｓｉ上Ｇｅアバランシェフォトダイオードの様相を例示した断面図である。図１５（Ａ）はマイクロストラクチャ（柱体及び／又は穴）を形成する前のバルク層１５００を示している。図１５（Ｂ）は１２００−１８００ｎｍからの波長に対して底部（基板側）から照明する光学信号と共にＳｉ上Ｇｅマイクロストラクチャ型ＡＰＤ１５２０を示している。注意すべきことであるが、Ｓｉはこれらの波長において基本的にトランスペアレント、即ち透明、である。幾つかの実施例によれば、光学損失を更に減少させるために、Ｓｉウエハは照明区域においてのみ薄くさせることが可能であり、例えば、直径が５０−５００ミクロンのビアを介して該ＳｉのＮ＋層に対して薄くさせることが可能であり、又はＳｉ基板１５０２はＢＯＸ又はＳＯＩ層１５０２を含むことが可能である。次いで、Ｓｉ基板１５０２は選択的にエッチング除去することが可能なＢＯＸ又は絶縁体層１５０４に対して選択的に薄くさせることが可能である。幾つかの実施例によれば、反射を最小とさせるために反射防止層（不図示）を付加させることが可能である。この構成の利点は、光学信号が二重の跳ね返りを有することであり、ＧｅＰ＋層１５１４上のメタリゼーション１５２６で反射して再度Ｇｅ「Ｉ」吸収領域１５１２を横断することである。例えば、図１３（Ａ）及び（Ｂ）に示した如く、同一の吸収長、Ｇｅ「Ｉ」長、を維持し、１５５０及び１６００ｎｍの両方に対するＱＥは、反射損失を無視可能であると仮定して、光学信号によるＳｉ基板側（底部）照明に対して約９０％以上である。幾つかの実施例によれば、Ｇｅ「Ｉ」吸収長は、帯域幅を増加させ尚且つ許容可能なＱＥを維持するために、更に短くさせることが可能である。
【０１００】
Ｓｉ上にエピタキシャル的に成長されたＧｅの場合、そのバルク吸収係数はＧｅバルク自身（Ｓｉ上に成長されたものではない）のものよりも一層大きく、１７５０ｎｍにおいて、Ｓｉ上Ｇｅの吸収係数は約１００ｃｍ−１である。幾つかの実施例によれば、このことはマイクロストラクチャ型柱体及び／又は穴によって１７２倍向上させることが可能である。その結果得られる向上されたＳｉ上Ｇｅマイクロストラクチャ型柱体及び／又は穴の吸収係数は約１．７２．１０４ｃｍ−１となる場合がある。
【０１０１】
図１５（Ｃ）はＡＰＤ１５４０を示しており、その場合には、マイクロストラクチャはずーとＮカソード層１５０６へ延在していて容量及び屈折率を更に減少させている。この場合には、吸収用のｉ層１５１２は電荷層１５１０及びｉ増倍層１５０８と同じくマイクロストラクチャ型となっている。幾つかの実施例によれば、マイクロストラクチャは電荷層１５１０及び増倍層１５０８内に部分的に形成することも可能である。更に、幾つかの実施例によれば、吸収層１５１２及び増倍層１５０８におけるマイクロストラクチャは同一であることは必要ではない。図１５（Ｄ）において、フォトンが増倍領域内に電子・正孔対を発生させることが可能であり、そのことは利得の増加に寄与するばかりか過剰ノイズに寄与する場合がある。幾つかの実施例によれば、マイクロストラクチャＡＰＤを使用する吸収及び増倍領域は電荷層を使用すること無しに一つの領域に結合される。このことは吸収が向上されることに起因して可能なものであり、吸収及び増倍の長さは１ミクロン以下の程度とすることが可能であり、妥当なアバランシェ電圧を可能とする。
【０１０２】
図１５（Ｄ）はマイクロストラクチャ型ＡＰＤ１５６０を示しており、そこでは、幾つかの実施例に基づいて、吸収及び増倍領域は単一の領域１５６６、柱体又は穴、である。このことは吸収係数を向上させるマイクロストラクチャによって可能とされており、従って１ミクロン未満の吸収用マイクロストラクチャ長が約９０％以上のＱＥを達成するために必要とされ且つアバランシェ増倍もこの物質長内において発生することが可能である。例えば、図１５（Ｄ）に示したマイクロストラクチャ型Ｓｉの０．５μｍが層１５６６の厚さである場合には、後方照明型ＡＰＤ１５６０は光学信号の二重の跳ね返りを可能として該光学信号はＮオーミックコンタクト及びボンドメタリゼーションで反射し、その結果実効長さが１ミクロンの吸収長となる。ＳｉＡＰＤ１５６０は０．５μｍ増倍長において動作することが可能であり、その結果−５乃至−５０ボルトの範囲の逆バイアスで３ｄＢ以上の利得となる。幾つかの実施例によれば、図１５（Ｄ）に示した構造は、Ｇｅ、Ｓｉ上Ｇｅ、ＩＩＩ−Ｖ、Ｓｉ上又はＳｉ上ではないＩＩＩ−Ｖ等のその他の物質系へ適用させることが可能である。
【０１０３】
図１６（Ａ）及び（Ｂ）は、幾つかの実施例に基づいて、Ｓｉ上Ｇｅに基づくシングルパス（single pass）及びダブルパス（double pass）フォトダイオード及び／又はアバランシェフォトダイオードを比較するグラフである。点１６１０及び１６２０はｄが約１．４ミクロンであるシングルパスに対する帯域幅及びＱＥの値を示しており、且つ点１６１２及び１６２２は約０．７ミクロンの一層薄いｄであるシングルパスに対しての帯域幅及びＱＥの値を示している。ダブルパスの場合には、装置は帯域幅に対して点１６１２を又ＱＥに対して点１６２２を有している。１７５０ｎｍ光学信号波長において、Ｓｉ上Ｇｅに対して１００／ｃｍの吸収係数データを使用し且つ、例えば、マイクロストラクチャ型Ｓｉ上Ｇｅフォトダイオード／アバランシェフォトダイオード構造に起因する１７２倍（１７２×）の向上係数でもって、２７Ｇｂ／ｓの帯域幅及び約９０％程度に高いＱＥを、シングルパスに対して約１．４ミクロンの「Ｉ」長さ（「ｄ」でもある）で、達成することが可能である（頂部照明型−その場合には、光学信号は頂部のＧｅマイクロストラクチャ型側を照明する）。前述した如く、フォトダイオードの場合には、「Ｉ」又は「ｄ」が吸収長であり、一方、アバランシェフォトダイオードの場合には、「Ｉ」が結合吸収長であり且つ増倍長である。例えば、ＡＰＤが２７Ｇｂ／ｓを達成するためには、全「Ｉ」長は１．４ミクロンへ制限される必要がある。ダブルパス構成を使用することが可能であり、その場合には、例えば、吸収長は０．９ミクロンであり且つ増倍は０．５ミクロンであって、９０％を超えるＱＥを達成するために吸収長を実効的に１．８ミクロンとさせている。しかしながら、その代わりに、光学信号をＳｉ基板側から照明するようにさせた場合には、Ｓｉ基板及びＳｉ層は基本的に透明であり且つ、例えば、１２００−１８００ｎｍ波長からのラディエーション即ち放射に対してＳｉのバンドギャップ（１．１ｅＶ又はｄＢ／ｃｍ）より低い光学放射エネルギにおいての光学損失は最小である（約１−３ｄＢ／ｃｍ）。Ｓｉ基板側（底部）から照明することの利点は、Ｐ＋コンタクト層上のメタリゼーションが反射性（そうあるべきであるというのは、それはＡｕ，Ａｌ，Ａｇ，Ｃｒ，Ｚｎ，Ｔｉ，Ｔａ，Ｇｅ又はこれらのメタル又は半導体の組合せからなるメタリックだからである）である場合には、光学信号はＧｅ「Ｉ」吸収領域においてダブルパスを有することが可能であるということである。マイクロストラクチャへウエハボンドされているか又はマイクロストラクチャ上に付着されている酸化物、窒化物、塩化物、半導体からの交番する屈折率を具備する物質からなるブラッグ反射器も組み込むことが可能である。反射率は９０％よりも一層大きいことが可能である。ダブルパスの場合、図１６（Ａ）及び（Ｂ）に示した如く、４０Ｇｂ／ｓの帯域幅を約９０％以上の高いＱＥと共に達成することが可能である。
【０１０４】
図１７（Ａ）及び（Ｂ）は、幾つかの実施例に基づいて、７００乃至１８００ｎｍの範囲の信号波長での適用例に対してのマイクロストラクチャ型柱体／穴を具備する頂部照明型Ｓｉ上Ｇｅフォトダイオード構造の様相を示した断面図である。図１７（Ａ）はバルク層１７００を示している。図１７（Ｂ）において、Ｓｉ上Ｇｅのマイクロストラクチャ型柱体１７２４及び／又は穴１７２２はフォトダイオード１７２０用の形態にある。これは、基本的には、Ｐ−Ｉ−Ｎ構造であって、その場合に、「Ｐ」及び「Ｉ」はＳｉ上に成長させたＧｅのバルク吸収係数を向上させるためにマイクロストラクチャ型柱体１７２４及び／又は穴１７２２を具備するＧｅである。Ｓｉ上に成長されたＧｅ（Ｓｉ上Ｇｅ）の吸収係数における増加は、Ｇｅをその上に成長させたＳｉホスト基板との格子不整合に起因してＧｅエピタキシャル層内に発生されたストレスに起因するものと考えられる。Ｓｉ上ＧｅのＡＰＤの場合における如く、光学信号はマイクロストラクチャ型側（図１７（Ｂ）における如く）からか又は基板側（図１８（Ｂ）における如く）から照明させることが可能である。
【０１０５】
図１８（Ａ）及び（Ｂ）は、幾つかの実施例に基づいて、１２００−１８００ｎｍの範囲の信号波長での適用例に対するマイクロストラクチャ型柱体／穴を具備する底部照明型Ｓｉ上Ｇｅフォトダイオード構造の様相を示した断面図である。図１８（Ａ）はバルク層１８００を示している。図１８（Ｂ）は３００Ｋにおいて１．１ｅＶのＳｉバンドギャップよりも一層小さな光エネルギでＳｉ基板側から（底部照明）の信号照明用の形態とされたフォトダイオード１８２０を示している。対応する波長範囲は１２００乃至１８００ｎｍである。オーミックコンタクト１８２６はミラーとして作用することも可能であり、従って光はＧｅ吸収用マイクロストラクチャを介してダブルパスを行い、その場合にＰＧｅ上のメタルコンタクト層は光学信号をＧｅ「Ｉ」吸収層へ向かって反射させることが可能である。
【０１０６】
注意すべきことであるが、Ｐ−Ｉ−Ｎ構造の説明の全てにおいて、幾つかの実施例によれば、Ｎ−Ｉ−Ｐ構造がＰ基板上又は低ドープＰ基板上又は未ドープ基板上に形成される如くＰとＮとは交換される。幾つかの実施例によれば、ＡＰＤ構造に対するＮ及びＰも交換可能であり、且つ基板はＰ、低ドープＰ、又は未ドープとすることが可能である。しかしながら、Ｓｉ増倍層において、最も低いノイズ及び最高のＳ／Ｎを達成するためには、電子が可及的に支配的であるようにして増倍領域内へ注入される。何故ならば、Ｓｉにおいては、電子のイオン化率は正孔のイオン化率よりも一層高いからである。Ｓｉに対するイオン化率は０．０６乃至０．００２の範囲であり、一方、Ｇｅ及びＩｎＧａＡｓの場合には、夫々、０．９及び０．４５である。このことが、ここに記載される実施例の多くにおいて、向上される吸収はＧｅマイクロストラクチャにおいてであり、且つ利得即ち増倍（それは電界、従って、ここに記載した装置の場合には−１０乃至−６０Ｖの範囲である印加逆バイアス電圧、に依存する）はＳｉにおいてであることの理由である。
【０１０７】
幾つかの実施例によれば、Ｓｉ及びＳｉ上Ｇｅのフォトダイオード（ＰＤ）及びアバランシェフォトダイオード（ＡＰＤ）用のマイクロストラクチャ型柱体及び／又は穴は比較的高価なＩＩＩ−Ｖフォトダイオードを置換させるために使用される。Ｓｉマイクロストラクチャ型柱体及び穴ＰＤ／ＡＰＤは、２０Ｇｂ／ｓ以上の帯域幅で且つ９０％以上のＱＥで５００−１８００ｎｍから動作することが可能である。特に、７３０−９８０ｎｍのデータ通信波長において可能である。ＳｉＰＤ及びＡＰＤ上にエピタキシャル的に成長されたＧｅ上のマイクロストラクチャ型柱体及び／又は穴は、２０Ｇｂ／ｓ以上の帯域幅で且つ９０％以上のＱＥで動作することが可能である。特に、１２５０−１６００ｎｍ及び多分１７５０ｎｍまでの遠隔通信波長において可能である。従って、ここに記載した技術は、従来のＳｉ及びＳｉ上Ｇｅのフリースペース結合型フォトダイオード及びアバランシェフォトダイオードの波長、帯域幅、及びＱＥを拡張させる。
【０１０８】
幾つかの実施例によれば、マイクロストラクチャ型柱体は、Ｓｉ基板上のＧｅナノワイヤのＶＬＳ（蒸気−液体−固体エピタキシー）成長を使用して製造することも可能である。他の人達は、化学的蒸着（ＣＶＤ）又は金属有機化学的蒸着（ＭＯＣＶＤ）を使用して、例えば、ＶＬＳエピタキシャル成長のための触媒としてのＡｕナノ粒子で、Ｓｉ（１１１）配向上に垂直Ｇｅナノワイヤの成長を実証している。（１１１）以外の結晶配向、又は多結晶における如く複数の配向を具備する物質を使用することが可能である。Ｓｉ，Ｇｅ，ＩＩＩ−Ｖ，ガラス，石英，メタル，等の物質も基板として使用することが可能である。幾つかの実施例によれば、Ｓｉ（１１１）基板上に約２ｎｍの薄いＧｅバッファ層が、ＣＶＤ反応器におけるＶＬＳ成長のための触媒としてのＡｕナノ粒子と共に、形成される。Ａｕ触媒は、Ｓｉ基板上にコーティングされたフォトレジストを露出させるためのリソグラフィマスクを使用して付着させることが可能である。Ａｕはパターン形成されたフォトレジストでＳｉ基板上に蒸着される。リフトオフ等の標準の処理方法を使用して、ＡｕパターンをＳｉ基板上に残存させ、それは、次いで、Ｓｉ基板上のＧｅＶＬＳ成長用の触媒となる。幾つかの実施例によれば、それは選択的区域成長を使用して成長させることも可能であり、その場合には、誘電体マスクが複数のボイドからなるパターンでＳｉ基板上に付着され、それはＣＶＤを使用してＧｅが該ボイド内に成長することを可能とする。
【０１０９】
バルクフォトダイオードの表面上の複数の柱体及び穴からなるマイクロストラクチャは、バルク物質（何らのマイクロストラクチャ型特徴無しで且つ格子不整合に起因するストレスが最小であるように格子整合した基板上に成長された物質）の吸収係数の１０−２００倍の範囲の係数だけ吸収係数を向上させるばかりではなく、ＰＤ及びＡＰＤ等の装置の容量を著しく減少させる。容量における減少は、ＰＤ又はＡＰＤが一層短い長さを有することを可能とさせ、そのことは、光発生されたキャリアが高電界領域から掃き出される通過時間を一層高速なものとさせる。該吸収領域は、典型的に、約１０，０００Ｖ／ｃｍ以上の電界強度で外部的に印加される逆バイアス電圧によって可及的に空乏化される。マイクロストラクチャ型柱体又は穴が半導体物質の半分以上を除去することとなる場合には、シリコンの比誘電率は１１．９であり且つゲルマニウムの比誘電率は１６であるので、その除去した物質の部分を空気（比誘電率は１）又はポリイミド（比誘電率は３．５）又は低い比誘電率のその他の誘電体で置換させると、全体的な容量は、該半導体によって占められる全面積に起因する容量と、空気又はポリイミドによって占められる面積に起因する容量との和となるものと推定することが可能である。Ｃ（全体）＝Ｃ（半導体）＋Ｃ（空気又はポリイミド）、尚Ｃ＝εＡ／ｄであって、εは比誘電率×フリースペース誘電率（８．８５４  １０−１４farads/cm）であり、Ａは半導体又は空気／ポリイミドによって占められている面積であり、且つｄは吸収領域であるか又はＡＰＤの場合におけるように吸収及び増倍領域とすることが可能な「Ｉ」領域の長さである。Ｃ（全体）に対する式から、高い比誘電率を有する半導体物質を除去し且つ空気／ポリイミド／ＳｉＯｘ／スピンオンガラス等の低い誘電体物質で置換させればさせるほど、全体的な容量は一層低下し且つＲＣ時間は一層早くなる。このＰＤ及びＡＰＤ発明に対する容量の減少は、ＩＩＩ−Ｖ物質のものなどの他のＰＤ及びＡＰＤへ拡張させることが可能であり、マイクロストラクチャはその表面上に製造させることが可能であり且つ光学信号吸収領域内へ及びそれを通過して半導体物質の半分以上を除去してその容量を減少させ且つ実効的に一層大きな面積のＰＤ／ＡＰＤとさせ且つ装置上にマイクロストラクチャをエッチングする前と同じ帯域幅を有するものとさせることが可能である。一層大きな面積は光学信号を光検知器に対する結合を一層容易なものとさせることが可能である。例えば、半導体物質を低誘電物質で置換させることによって半径を増加させる簡単な式は、ｒ＝（ε１／（（ε１−ε２）ｘ＋ε２）））１／２ｒ０であり、尚、ｘは残された半導体面積の割合であり、ε１は半導体の比誘電率であり、ε２は空気又はポリイミド又はスピンオンガラス等の低誘電物質であり、且つｒ０はマイクロストラクチャ型柱体及び／又は穴をエッチングする前のＰＤ／ＡＰＤのアクティブ
区域の半径である。１例として、ε１＝１６での２０ミクロン直径Ｇｅフォトダイオードの場合で且つ、説明の便宜上、ε２＝１（空気）及びｘ＝０．５（半導体物質の半分がマイクロストラクチャ型柱体又は穴において除去されている）とすると、マイクロストラクチャの無いＧｅＰＤと容量が同じ場合の新たな半径における増加は１３ミクロン、即ち直径で２６ミクロンであり、それは２０ミクロンよりも著しく一層大きく且つ光学信号をマイクロストラクチャ型大面積光検知器内への結合コストを著しく減少させることが可能である。このことは、光学受信器モジュールの受動的パッケージングのコストを低下させ且つ歩留まりを増加させる。
【０１１０】
図１９（Ａ），（Ｂ），（Ｃ）は、幾つかの実施例に基づいて、同じ帯域幅及びＱＥで一層大きな面積のフォトダイオードを製造することが可能であるようにマイクロストラクチャがどのようにしてフォトダイオードの容量をどのようにして減少させるかを例示した模式図である。図１９（Ａ）はＩｎＰ−ＩｎＧａＡｓ−ＩｎＰ構造におけるバルク層１９００を示している。図１９（Ｂ）において、マイクロストラクチャ型穴１９２２を具備するＩｎＰ−ＩｎＧａＡｓ−ＩｎＰ層はフォトダイオード１９２０の容量を実効的に減少させて同一の帯域幅及びＱＥで一層大きな面積のフォトダイオードを製造させることを可能とする。図１９（Ｃ）はＰＤ１９２０を示した平面図である。マイクロストラクチャ型穴１９２２は直径が１００−１０００ｎｍで深さが０．１乃至３ミクロンとさせることが可能である。図１９（Ｃ）においては、コーティングリング１９３０及びボンドパッド１９３２も示されている。幾つかの実施例によれば、相補的なマイクロストラクチャ型柱体を製造することも可能である。幾つかの実施例によれば、ＩｎＰ及びＩｎＧａＡｓの側壁は、ＳｉＯｘ、ＳｉＮｘ（ＡＬＤ又はＰＥＣＶＤを介してのシリコン酸化物及びシリコン窒化物）、ポリイミド、又は標準の処理方法を使用してスピンオンさせることが可能なスピンオンガラス、でパッシベーションさせることが可能である。バルク物質の吸収係数は最大で２桁以上だけ向上させることが可能である。
【０１１１】
幾つかの実施例によれば、ＩｎＰ，ＩｎＧａＡｓ，ＩｎＧａＡｓＰ，ＩｎＡｓ，ＩｎＳｂ，ＧａＳｂ，Ｓｉ上ＩｎＧａＳｂ，Ｓｉ上Ｇｅ等のＩＩＩ−Ｖ物質が、Ａｕ，Ｃｕ，Ａｌ，Ｔｉ，Ｗ，Ｆｅ，Ｃｒ等から構成することが可能な触媒と共に又は無しで有機金属気相成長法（metal organic vapor epitaxy）を使用してサブマイクロメートル選択的エリア成長（ＳＡＧ）又は蒸気液体固体（ＶＬＳ）（例えば、サーカー等、シリコン上のＩｎＰナノワイヤのヘテロエピタキシャル成長ダイナミックス、ジャーナル・オブ・ナノフォトニクス（Sakar et al., Heteroepitaxial growth dynamics of InP nanowires on silicon, Journal of Nanophotonics）、Ｖｏｌ．２，０２１７７５（２００８年２月１２日）；ロエスト等、シリコン上の位置制御型エピタキシャルＩＩＩ−Ｖナノワイヤ、ナノテクノロジー（Roest, et al., Position-controlled epitaxial III-V nanowires on silicon, Nanotechnology）１７（２００６）Ｓ２７１−Ｓ２７５を参照のこと）ヘテロエピタキシーでエピタキシャル的に成長される。又、シリコン上に成長される垂直に配向されたマイクロワイヤの場合、表面配向（１１１）を具備するウエハが選択される。マイクロワイヤが表面に対して垂直であることは必要ではなく、それは垂直がずれていても良く且つ複数の配向の混合を有するものでも良い。
【０１１２】
ＶＬＳ成長において、ヘテロエピタキシャル成長直前のＡＰＤ又はＰＤ用の層構造を有するシリコンウエハは、１０−５０００ｎｍの範囲で１０−３０００ｎｍ離隔されたアパーチャでフォトリソグラフィ（又は電子ビーム又はナノインプリントリソグラフィ）によってパターン形成される。Ａｕ付着（電子ビーム、又は熱蒸着）が０．１−１０ｎｍの厚さで続き、それに続いて、リフトオフ、ＭＯＣＶＤ反応器内でのＶＬＳエピタキシャル成長が行われる。
【０１１３】
ＳＡＧ成長の場合（例えば、チュー等、選択的区域ＭＯＣＶＤにより成長されたウルツ鉱ＩｎＰナノワイヤアレイ、フィジックス・ステイタス・ソリディ（Chu et al., Wurtzite InP nanowire arrays grown by selective area MOCVD, Phys. Status Solidi）Ｃ７，Ｎｏ．１０，２４９４−２４９７（２０１０）を参照のこと）、５０ｎｍＳｉＮｘが、ヘテロエピタキシャル成長の準備のために必要なＡＰＤ又はＰＤエピタキシャル層がその上に成長された（１１１）配向のＳｉウエハ上に、ＰＥＣＶＤ（又はスパッタ又はＡＬＤ）付着される。リソグラフィ（フォト、電子ビーム又はナノインプリント）を使用して、１０−５０００ｎｍの範囲の寸法及び１０−１００００ｎｍ離隔させてアパーチャを画定し、次いでドライエッチング（ＲＩＥ）を行ってシリコン表面へのビアを開放させる。次いで、該ウエハはＭＯＣＶＤ反応器においてＧｅ，ＩＩＩ−ＶマイクロワイヤのＳＡＧのための準備がなされる。
【０１１４】
表面処理、表面準備、アニーリング、プラズマエッチング、等の詳細な処理は説明の便宜上割愛してある。これらの処理は文献において見出すことが可能である。
【０１１５】
図１９（Ｄ）及び（Ｅ）は、幾つかの実施例に基づいて、Ｐ−Ｉ−Ｎシリコン増倍層上に成長されるＩＩＩ−Ｖ吸収層を有するＡＰＤ装置を製造する様相を示した断面図である。図１９（Ｄ）において、ＳｉＡＰＤ構造１９４０がＩＩＩ−Ｖ物質のｖエピタキシャル成長のために図示した如くにエッチされる。図１９（Ｅ）において、ＩＩＩ−Ｖ吸収層がＡＰＤ装置１９６０用のＰ−Ｉ−Ｎシリコン増倍層上に成長される。ＰＤ装置用のＳｉ上ＩＩＩ−Ｖにおける如く、ＩＩＩ−Ｖナノワイヤ又はマイクロワイヤを、触媒を使用するか又は使用しないで、ＶＬＳプロセスを使用してＳｉ上に成長させることが可能である。Ｓｉ上のナノ／マイクロワイヤのフットプリント即ち占有面積は１ミクロンの程度であるので、格子不整合からのストレスに起因する欠陥は顕著な問題ではなく、且つ高品質のＩＩＩ−Ｖナノ／マイクロワイヤをＳｉ上に成長させることが可能である。幾つかの実施例によれば、Ｓｉ電子利得層上にＩＩＩ−Ｖマイクロストラクチャを製造するためにＳＡＧが使用される。
【０１１６】
図１９（Ｄ）及び１９（Ｅ）から、ＳｉＡＰＤ上ＩｎＧａＡｓ１９６０はＳｉＡＰＤ構造１９４０で開始することを理解することが可能であり、その場合に、複数の穴又は柱体からなるマイクロストラクチャは電荷層１９４４まで又は電荷層１９４４の直前までエッチされる。幾つかの実施例によれば、マイクロストラクチャ穴及び／又は柱体は増倍層１９４２内にエッチさせることが可能である。次いで、例えばＳＡＧ等のプロセスを使用して、Ｓｉマイクロストラクチャの側壁上にシリコン酸化物がある状態又は無い状態で、Ｉ−ＩｎＧａＡｓが成長され、その表面においてＰ−ＩｎＧａＡｓで終了する。表面成長は、高品質の連続するＰ−ＩｎＧａＡｓ膜を形成するためにエピタキシャル横方向過剰成長（ＥＬＯＧ）等のプロセスを使用することが可能である。Ｐオーミック合金及びボンドメタル１９６６を形成し且つＰ−ＩｎＧａＡｓ上でアニールする。背面処理は、選択的エッチストップのために例えばＢＯＸ層を使用し、且つ該ＢＯＸ層を除去してＳｉウエハを薄くすることからなる。反射を減少させるために背面シリコン上に反射防止膜をコーティングすることが可能である。Ｎオーミック１９６８をＮＳｉ層上に形成する。光学信号は底部から照明される。−５乃至−５０ボルトの逆バイアスがカソードとアノードとの間に印加される。前述した如く、１０平方ミクロン程度のＳｉマイクロストラクチャ上のＩｎＧａＡｓの小さなフットプリントは高品質のＩｎＧａＡｓ物質を成長させることを可能とし、その場合に、結晶欠陥を発生させる格子不整合はそれほどのものではない。
【０１１７】
幾つかの実施例によれば、Ｇｅ、ＩＩＩ−ＶとＳｉＰＤ、ＰＶ（図２５（Ｃ）参照）及びＡＰＤとの集積化は成熟したＳｉ電子的プラットフォーム上でのＧｅ及びＩＩＩ−Ｖ物質の吸収スペクトルを可能とさせる。それは、例えば、光検知器、発光ダイオード（ＬＥＤ）やレーザダイオード（ＬＤ）等の光源、及びトランジスタ等のＩＩＩ−ＶエレクトロニクスのためにＩＩＩ−ＶとＳｉＣＭＯＳＩＣとの統合を可能とさせる。
【０１１８】
マルチ吸収物質及びマイクロストラクチャとしてのボイド。幾つかの実施例によれば、バルク吸収係数を向上させるために、ＳｉとＧｅの両方がマイクロストラクチャ型であるようにマイクロストラクチャ型柱体及び／又は穴がＧｅで再成長される。幾つかの実施例によれば、表面が一層平坦であるように埋設型／埋込型マイクロストラクチャを発生させるためにボイドも埋設型又は埋込型とすることが可能である。マイクロストラクチャ型ボイドは、反射を向上させ且つ又物質（例えば、Ｓｉ）の実効屈折率を減少させ、装置の重量を減少させ、且つ機械的柔軟性を増加させるようにパターン形成させることによって、吸収係数を向上させることも可能である。マイクロストラクチャ型ボイドはランダム、擬似ランダム、又は典型的にほぼ波長又はサブ波長の程度での寸法及び間隔でパターン化させることが可能である。幾つかの実施例によれば、ＧｅをＳｉと結合させる代わりに、例えばＩＩＩ−ＶとＳｉ又はその他の半導体物質、ポリマー、又は単一の吸収体のものよりも吸収スペクトルを顕著に拡大することが可能なその他の複数の非半導体吸収体、等のその他の組合せを使用することが可能である。
【０１１９】
ナノワイヤ（例えば、ガーネット等、シリコンナノワイヤ太陽電池における光トラッピング、ナノレターズ（Garnett et al., Light trapping in silicon nanowire solar cells, Nano Letters）、２０１０，１０，１０８２−１０８７；ケルゼンバーグ等、光電池適用用Ｓｉワイヤアレイにおける向上させた吸収及びキャリア回収、ネイチャーマテリアルズ（Kelzenberg et al., Enhanced absorption and carrier collection in Si wire arrays for photovoltaic applications, Nature Materials）、９巻、２０１０年３月、２３９−２４４を参照）及びナノホール（例えば、リン等、光電池適用用シリコンナノワイヤ及びナノホールアレイにおける光学的吸収の向上、プロシーディング・オブ・ＳＰＩＥ（Line et al., Optical absorption enhancement in silicon nanowire and nanohole arrays for photovoltaic applications, Proceeding of SPIE）、７７７２巻、７７７２１Ｇ−１，２０１０を参照）を使用しての向上は、種々のグループによって報告されている。既知の光トラッピングのためのナノワイヤの使用は光電池適用のためであり、その場合に、光発生されたキャリアは、ＤＣ（直流）で動作し外部バイアスがゼロでのＰ−Ｎ接合のアノードとカソードとへ拡散する。ここに記載した実施例の多くに従って、光発生されたキャリアは、高変調帯域幅（例えば、１０Ｇｂ／ｓ帯域幅以上）及び高量子効率のための及び高電流利得（例えば３ｄＢを越える利得）用のＡＰＤのためのＰ−Ｉ−Ｎダイオード（ＰＤ）又はＰ−Ｉ−Ｐ−Ｉ−Ｎダイオード（ＡＰＤ）の吸収用「ｉ」領域における外部逆バイアスで掃引される。更に、幾つかの実施例によれば、マルチ吸収物質が電流源として並列に接続され、一方、既知の技術においては、複数の吸収物質は直列に接続される。更に、ここに記載される多数の実施例に基づいて物質の吸収を向上させるためにマイクロストラクチャとしてボイドを使用することは、表面を一層平坦とさせ且つ充填物を回避する可能性があるので処理を簡単化させることを可能とする。又、一層平坦な表面は半導体ブラッグ反射器のエピタキシャル成長がＰＤ／ＡＰＤのＩ吸収層におけるダブル及びマルチのパスによる吸収のための反射を向上させることを可能とする。幾つかの実施例によれば、誘電体ブラッグ反射器を一層平坦な表面において使用することが可能である。何故ならば、該表面は高度にＮ又はＰドープさせることが可能であり且つオーミックコンタクトはリングオーミックコンタクト等のように周辺部上に構成させることが可能であり、且つ誘電体ブラッグ反射器を図２９に示した如くに感光区域上に付着させることが可能だからである。埋設型ボイドを具備するエピタキシャル層の表面を滑らかにさせるために化学的機械的研磨（ＣＭＰ）を使用することが可能である。
【０１２０】
Ｓｉマイクロストラクチャ内に埋設されているか又は埋め込まれているマイクロストラクチャ型Ｇｅを有する装置を製造する更なる様相について説明する。図２０は、幾つかの実施例に基づいて、Ｓｉマイクロストラクチャ内に埋設されているか又は埋め込まれているマイクロストラクチャ型Ｇｅを有する装置のための最終的なＰ−Ｓｉ層無しでのバルク層を示している。最終的なＰ−Ｓｉ層は、幾つかの実施例によれば、エピタキシャル構造内に成長される最後の層であり、その場合に、成長される最初の層は基板に隣接した層であり、それに続く第２の層は該最初の層に隣接しており、以下同じ様に最後に成長される層まで続く。図２０に示されているものはＰ−Ｉ−ＮＰＤ構造２０００及びＰ−Ｉ−Ｐ−Ｉ−ＮＡＰＤ構造２０２０であり、両方共最終のＰ−Ｓｉ層は無しである。ここに記載される実施例の多くにおいて、ＮはＮ（５．１０１６ｃｍ−３乃至８．１０１７ｃｍ−３の中間Ｎ型ドーピング、１．１０１７ｃｍ−３未満の低Ｎドーピング、及び５．１０１７ｃｍ−３を越える高Ｎドーピング）のことを意味しており、Ｐドーピングについても同じである。Ｉ（又はｉ）ドーピングは、通常、イントリンシック（真性）即ち意図的にドープしていないもの又は５．１０１６ｃｍ−３未満の低ドーピングバックグラウンドドーピングとして画定される。「Ｉ」領域は、通常は、外部逆バイアスで「Ｉ」領域を横断してＰ−Ｉ−Ｎ接合の電界が発生されるような形態とされる。ＰＤ及びＡＰＤ適用例においては、吸収用物質は「Ｉ」領域内にあり、従って光発生されたキャリアは迅速にアノード（Ｐ）層及びカソード（Ｎ）層へ掃引させることが可能である。ＡＰＤの場合、キャリア（ここに示される殆どの場合において電子、何故ならばこれは最も低いノイズＡＰＤを与えるからである）はカソード層へ移動する前に増倍（電流利得）用の第２「Ｉ」領域へ掃引される。ここでの図においては、Ｐ−Ｉ−Ｎ、Ｐ−Ｉ−Ｐ−Ｉ−Ｎ構造が示されており、且つ外部回路と接続されている頂部Ｐ層（複数）はアノードと呼称され且つ外部回路と接続されているＮ層（複数）はカソードと呼称され、これらの層はＰからＮ及びＮからＰへ交換させることが可能であり、Ｐ又は低ドープ基板は又ＰＤ及びＡＰＤを製造する。
【０１２１】
図２１は、幾つかの実施例に基づいて、Ｓｉマイクロストラクチャ内に埋設又は埋込れたマイクロストラクチャ型Ｇｅを有する装置用のマイクロストラクチャ型柱体及び／又は穴のエッチングを示した断面図である。マイクロストラクチャ型柱体２１０４及び／又は穴２１０２は、Ｉ−Ｓｉ層内に、部分的に又は完全に又はＮ（ＰＤ構造）又はＰ（ＡＰＤ構造）Ｓｉ層へ又はその中へエッチされる。このエッチングプロセスは、ウエット化学的エッチング、反応性イオンエッチング（ＲＩＥ）を使用するドライエッチング、ディープ反応性イオンエッチング（ＤＲＩＥ）、イオンミリング、及び／又はフォーカストイオンビームミリングの内の一つとすることが可能である。このエッチングは、等方的、又は非等方的、又は等方的と非等方的との組合せとすることが可能である。図２２及び２３に示される如く、Ｇｅは、次いで、エッチされた領域（即ち、柱体の場合には、柱体の周囲および柱体の側壁上の区域、又は穴の場合には、穴内及び穴の側壁の区域）内に再成長されるが、その場合に、等方的に、又は非等方的に、又は選択的区域成長（ＳＡＧ）によって再成長され、その場合に、ＳｉＯｘ、ＳｉＮｘ等の誘電体層がＧｅの再成長が所望されない区域（それは幾つかの実施例においては側壁を包含する場合がある）を被覆する。エッチング期間中に、ＳｉＯｘ，ＳｉＮｘ，ＳｉＣｘ等の誘電体マスク物質が使用され且つエピタキシャル成長期間中に所定箇所に残存される場合には、エピタキシー層は結晶膜内の誘電体マスク上に成長することは無く且つ性質的には非晶質である場合があるか又は何らかのデンドライト以外誘電体層上に成長することは無い。注意すべきことであるが、等方的又は非等方的成長レートは、しばしば、その上に成長する結晶面に依存し、且つなんらかのエッチされた構造は複数の結晶面を露出させる場合があり、その結果、これらの複数の面において異なる成長レートとなる場合があり、そのことはエッチした領域内に３Ｄマイクロストラクチャで非等方的成長を起こさせる場合がある。
【０１２２】
Ｓｉ上Ｇｅの成長は文献において良く文書化されており、その場合に、最初に、薄いバッファＧｅ層が低温においてエピタキシャル的に成長され、次いで、化学的蒸着（ＣＶＤ）、分子ビームエピタキシー（ＭＢＥ）、原子層付着（ＡＬＤ）、低圧ＣＶＤ、及び／又は成長技術の組合せを使用して一層高い温度でのＧｅエピタキシャル成長させる。該成長技術の組合せとしては、例えば、該薄いＧｅバッファ層はＭＢＥによって成長させることが可能であり、且つ該高品質の一層厚いＧｅ膜はＣＶＤによって成長させることが可能である。該薄いＧｅバッファ層は、格子不整合をＳｉとＧｅとの間において収容させることを可能とするためである（例えば、フェング等、大断面絶縁体上シリコン導波路とモノリシックに集積化された高速Ｇｅ光検知器（Feng et al., High-speed Ge photodetector monolithically integrated with large cross-section silicon-on-insulator waveguide）、アプライド・フィジックス・レターズ９５、２６１１０５，２００９を参照のこと）。
【０１２３】
Ｇｅ再成長はボイド又は非平坦性を有する場合があり、且つ有用なものとする場合には、その表面を化学的機械的研磨（ＣＭＰ）又はエッチングなどのポリシングを使用して平坦化させることが可能である。図２２は、幾つかの実施例に基づいて、Ｇｅ「Ｉ」層をエッチした領域内に成長させ且つ平坦化させた後に、Ｓｉマイクロストラクチャ内に埋設又は埋込したマイクロストラクチャ型Ｇｅを有する装置を示している断面図である。注意すべきことであるが、幾つかの実施例によれば、平坦化が必要とされることは無く且つ省略される。Ｇｅ「Ｉ」層２２０２を成長させ且つ平坦化させ後に、Ｐ＋Ｇｅキャッピング層２２０４を成長させてＰＤのＰ−Ｉ−Ｎ構造又はＡＰＤのＰ−Ｉ−Ｐ−Ｉ−Ｎ構造を完成させる。光学信号即ち４００乃至１８００ｎｍの範囲の波長を具備するフォトンがアノード（頂部）側（Ｐ＋側）２２０２から照射することが可能であり、且つ光学信号即ち９５０−１８００ｎｍの範囲の波長を具備するフォトンが基板側（底部）から照射することが可能である。何故ならば、Ｓｉはこれらの波長においては殆ど非吸収性だからである。幾つかの実施例によれば、基板側から照射するように装置２２２０の形態とすることが有益的である。何故ならば、そのことはＳｉ内に埋設されている吸収用のＧｅマイクロストラクチャ内において光学信号即ちフォトンがダブルバウンス即ち二重の跳ね返りを行うことを許容するからである。これらの図に示されているものは、基本的なエピタキシャル層構造に過ぎない。説明の便宜上示されていない構造及び層としては、反射防止コーティング、パッシベーション、オーミックメタル、ボンドメタリゼーション、ＣＭＯＳに対するメタル相互接続体、電気的接続用のビア、マルチチャンネル光学的相互接続用のＰＤ／ＡＰＤのアレイ等がある。光学信号／フォトンは、表面に対して垂直であるか、又は垂直からずれた任意の角度であって、ＰＤ／ＡＰＤのＱＥ及び帯域幅を最適化させる最適なＰＤ／ＡＰＤ性能のための回転角度を含む任意の角度、において照射することが可能である。
【０１２４】
図２３は、幾つかの実施例に基づいて、Ｉ−Ｇｅ再成長及び平坦化、Ｐ−Ｓｉのキャップ層の後のＳｉマイクロストラクチャ内に埋設又は埋込されているマイクロストラクチャ型Ｇｅを有する装置を示している断面図である。図２３の場合においては、埋設されているＧｅマイクロストラクチャ２３０２はＰ＋Ｓｉ層２３０４でキャップされている。ＳｉＰ＋キャップ層（アノード）２３０４は９５０−１８００ｎｍの光学波長においての光学損失が低く、従って、ＰＤ／ＡＰＤ２３２０の高電界「Ｉ」領域内ではない光キャリアの発生は最小であり、且つＰＤ／ＡＰＤ２３２０の周波数応答及びＰＤ／ＡＰＤのＱＥの劣化へ通ずる場合がある拡散光電流が最小であることに寄与する。
【０１２５】
図２０−２３に示した埋設型又は埋込型Ｇｅ及びキャッピング層に対する或る寸法のドーピング範囲について、幾つかの実施例に基づいて、更に詳細に説明する。マイクロストラクチャ型Ｇｅ（例えば２２０２及び／又は２３０２）の寸法は、深さが０．１乃至５μｍの範囲で、横方向寸法が１０−５０００ｎｍの範囲で、且つ隣接するマイクロストラクチャ構造（該構造は同一又は非同一とすることが可能）間の間隔が接触（オーバーラップ）乃至５０００ｎｍの範囲とすることが可能である。Ｇｅ（２２０２及び／又は２３０２）及びＳｉ（２１０４）の両方に対する「Ｉ」ドーピングは５．１０１６／ｃｍ３以下である。「Ｉ」はしばしばイントリンシック即ち意図的にドープしたものではないものと呼称され且つｐ又はｎのバックグラウンドドーピングのいずれかを有することが可能であり、そのドーピングレベルは、−２乃至−４５ボルトの逆バイアス電圧が可動正孔又は電子（キャリア）の「Ｉ」領域を完全に空乏化させることが可能であるように十分に低いものである。キャッピング層Ｓｉ（２３４０）又はＧｅ（２２０４）の厚さは０．１乃至５μｍの範囲とすることが可能であり、ドーピングレベルは６．１０１７／ｃｍ３以上である。これらのパラメータはその他の値に調節させることが可能であるが、その目標とするところは所与の適用例に対してのＰＤ／ＡＰＤのＱＥ及び帯域幅を増加させること又は最適化させることである。直列抵抗、光発生された拡散電流、オーミックコンタクト、容量、通過時間、「Ｉ」吸収領域の空乏化は、全て、ＰＤ／ＡＰＤの性能に寄与する。更に、底部基板側から照射する光学信号に対して「Ｉ」領域内でのダブル／マルチバウンス即ち跳ね返りの場合に、反射性メタル又は異なる屈折率の交互の誘電体層からなるブラッグ反射器／ミラー又はＨＣＧなどの誘電体スタックを使用して頂部アノード側において光学信号をマイクロストラクチャ型吸収領域内へ戻すために反射させることが可能である。図２３におけるようなＳｉキャップ層の場合、光学信号はＳｉＰ＋キャップ層（アノード）２３０４を照明即ち入射することが可能である。何故ならば、Ｓｉは１１００−１８００ｎｍ（バンドギャップラディエーションより下）における損失は最小であるから、光を吸収領域内へ反射して戻すためにＳｉＮ＋層において又はＳｉ基板においてエピタキシャル的に成長させたブラッグ反射器などの反射器を設けることによりマイクロストラクチャ型で埋設型／埋込型のＧｅ２３０２内において光学信号のダブルバウンス即ち二重の跳ね返りを発生させることが可能である。
【０１２６】
幾つかの実施例によれば、ここにおいてのマイクロストラクチャ型層の説明の全てに基づいて、光は、付加的に、頂部表面及び底部表面からのみならず、マイクロストラクチャの側部上にも、直接的に又は散乱、近接場効果、干渉、又は共振のいずれかによって入射することが可能であり、そのことは、マイクロストラクチャ型光検知器のＱＥを著しく改善させることが可能である。何故ならば、光発生されるキャリアは高電界吸収「Ｉ」（「Ｉ」）層において直接的に発生されるからである。
【０１２７】
幾つかの実施例によれば、Ｓｉ及びＧｅ（４族元素）に対するドーパントの選択としては、（１）５族元素からのドナー（ｎ型）の場合−アンチモニー、燐、及び砒素、及び（２）３族元素からのアクセプター（ｐ型）の場合−ボロン、アルミニウム、及びガリウム等を包含する。
【０１２８】
更に注意すべきことであるが、図２３に示した構造において、Ｓｉ２１０４内に埋設されているＩ−Ｇｅマイクロストラクチャ２３０２は、Ｇｅよりも一層低い屈折率を有するＳｉによって完全に取り囲まれている。１０００−２０００ｎｍ波長範囲において、Ｓｉの屈折率は約３．４９であり且つＧｅの場合には４．１である。Ｇｅ／Ｓｉの屈折率比は１．１７であり、従って、チャン−ハスナイン（Chang-Hasnain）文献によれば、ＨＣＧ効果が存在する。吸収用Ｇｅマイクロストラクチャにおける共振及び電界集中は、バルク吸収係数値のものから１×よりも大きいものから数桁の大きさへ吸収係数を更に向上させることが可能である。該屈折率差も光を高屈折率物質、この場合にはＧｅ、内に閉じ込め且つ集中させ、ＱＥを更に改善させる。
【０１２９】
シリコン（Ｓｉ）マイクロストラクチャは３００−１１００ｎｍの範囲の波長を有するフォトンを検知することが可能であり、且つゲルマニウム（Ｇｅ）マイクロストラクチャは３００−１８００ｎｍの範囲の波長を有するフォトンを検知することが可能である。幾つかの実施例によれば、高帯域幅及び高ＱＥのためには、短い波長３００−６００ｎｍが「Ｉ」領域外側で光キャリアを発生する場合があり、その結果、最適ではない帯域幅及び／又はＱＥとなる場合がある拡散電流を発生させることとなる。帯域幅が問題ではない場合には、その劣化は非常に顕著なものではない場合がある。
【０１３０】
図２４（Ａ）及び（Ｂ）は、幾つかの実施例に基づいて、Ｉ−Ｓｉマイクロストラクチャ内に埋設型／埋込型Ｉ−Ｇｅ吸収用マイクロストラクチャを具備するマイクロストラクチャ型ＡＰＤの様相を示した断面図である。図２４（Ａ）はバルク層２４００を示している。図２４（Ｂ）において、エッチした柱体２４２４及び／又は穴２４２２はＩ−Ｇｅ（イントリンシック−Ｇｅ、即ち意図的にドープしていないか、又は未ドープであるか、又は低ドープＧｅ）で充填されており且つＰ＋Ｇｅ又はＳｉのキャッピング層２４２６で仕上げられていてＡＰＤ２４２０のアノードを完成している。マイクロストラクチャ型Ｇｅ２４２２はＳｉ２４２２内に埋設／埋込されている。波長９５０−１８００ｎｍの光学信号（即ち、３００−１８００ｎｍのフォトン、尚短い波長の３００−９００ｎｍはそれほど高い帯域幅を有するものではない場合がある）は表面に対して垂直に及び／又は垂直に対して種々の角度で頂部又は底部のいずれかでＡＰＤ２４２０を照射することが可能である。幾つかの実施例によれば、エッチした領域内へのＩ−Ｇｅ再成長の前の開始用の層は、図７において層７２６で示した如く、Ｐ＋Ｓｉ層２４２６を包含することも可能である。図２４（Ｂ）に示した場合には、開始用の層はＩ−Ｇｅ再成長期間中のＰドーパントの拡散を最小とさせるために除去されている。Ｓｉマイクロストラクチャにおける埋設型／埋込型のＧｅマイクロストラクチャはＡＰＤ（又はＰＤ）２４２０が２つのレジームにおいて動作することを可能とする。第１レジームは、Ｓｉが低損失で且つＧｅが吸収性又は高損失（９５０−１８００ｎｍ）である波長においてである。このＳｉ低損失レジームにおいて、ＳｉＰ＋アノードキャップ層２４２６を具備するＧｅマイクロストラクチャ２４２２はＧｅよりも屈折率が一層低いＳｉ内に完全に埋設されている。Ｇｅマイクロストラクチャアレイは、約１乃至３０００の範囲のＱ（又はその他の共振、散乱、近接場、線形及び非線形光学効果）でのＨＣＧ低Ｑ又は吸収係数の高い向上を有することが可能である。第２レジームはＳｉとＧｅとの両方が吸収、３００−９４５ｎｍ、する場合であり、且つＳｉマイクロストラクチャ２４２４とＧｅマイクロストラクチャ２４２２の両方が並列的に動作し（並列電流発生器）、ＳｉとＧｅの両方の吸収係数の向上を伴ってフォトンを吸収する。これは、例えば、光電池適用例において特に有益的である。
【０１３１】
図２５（Ａ）−（Ｃ）は、幾つかの実施例に基づいて、Ｓｉマイクロストラクチャ型柱体及び／又は穴アレイにおいて埋設型／埋込型Ｇｅマイクロストラクチャを有するフォトダイオードの様相を示している断面図である。Ｐ層２５２６を具備するか又は具備することの無いＳｉＰＤエピタキシャル層構造２５００で開始し、穴２５２２及び／又は柱体２５２４のマイクロストラクチャをＳｉＰ層２５２６及びＩ層２５１２内にエッチし、且つＮ層２５１０内に延在することが可能である。Ｓｉマイクロストラクチャ２５２４の側壁上にシリコン酸化物が有るか又は無い状態でＳＡＧなどのプロセスを使用するか、又は触媒を使用するか又は使用せずにＶＬＳ等のプロセスを使用してＧｅ２５２２（又はＩｎＧａＡｓ，ＩｎＡｓ，ＩｎＳｂ，ＧａＮ，ＩｎＧａＮ等のＩＩＩ−Ｖ物質）の再成長を行うと、Ｉ−Ｇｅ層２５２２が成長され、それに続いて、表面においてＰＧｅ２５２６（又は頂部照射型装置の場合にはより適している場合があるＰ−Ｓｉ層）が成長され、その場合に、連続するＰ−Ｇｅ膜を形成するためにＥＬＯＧ等のプロセスを使用することが可能である。Ｐオーミック合金、アニールを行い、続いてボンドメタリゼーションを行ってアノード用のコンタクト２５２８を完成する。前述した背面処理シリコン表面に施して反射を減少させる。例えば、図１９（Ａ）−（Ｃ）を参照すると良く、その場合には、シリコンを薄くさせ且つＢＯＸ層へ選択的にエッチしている）。該ＢＯＸ層を選択的にエッチし且つ反射防止Ｎオーミック合金をＮ−Ｓｉ層上に形成し、アニールし、続いてボンドメタリゼーションを行い、それはカソードコンタクトを完成する。高帯域幅ＰＤ適用例のために−２乃至−１０ボルトの逆バイアスを該アノードとカソードとの間に印加させる。ＰＶ適用例においては、０バイアスが印加される。
【０１３２】
幾つかの実施例によれば、寸法及びドーピングは図５（Ａ）及び（Ｂ）に示したＳｉマイクロストラクチャ型ＰＤに類似しており、Ｉ−Ｇｅドーピングレベルは５．１０１６ｃｍ−３以下であり、且つ寸法は、厚さが０．１乃至５μｍの範囲であり、且つマイクロストラクチャの横方向寸法は１０乃至５０００ｎｍの範囲であり且つ隣接する構造体は接触／オーバーラップしているものから５０００ｎｍ分離しているものとすることが可能である。光学信号／フォトンはアノード頂部側か又はカソード底部側のいずれかから照明することが可能であり、波長は３００−１８００ｎｍの範囲で且つ表面に対して垂直であるか又は回転を包含することも可能な垂直に対して或る角度で照明することが可能である。底部側照明の場合には、３００−９００ｎｍの波長範囲において照明に対して数μｍの厚さへ薄くさせる。例えば、以下の構造は示されていない、即ち、分離メサ、又は拡散又はイオン注入、パッシベーション、反射防止、オーミックメタル、ガードリング（例えば、ＡＰＤ用）。Ｓｉマイクロストラクチャ及びＧｅマイクロストラクチャの両方が、両方共に吸収性である３００−１１００ｎｍの波長に対して並列的に光学信号／フォトンを検知することが可能であり、且つ９００−１８００ｎｍの波長範囲においてはＧｅマイクロストラクチャのみである。図２５（Ａ）−（Ｃ）におけるキャップ層２５２６及び２５４６は、夫々、Ｐ＋Ｓｉ又はＰ＋Ｇｅのいずれかとすることが可能である。１０Ｇｂ／ｓ（毎秒ギガビット）より大きな広変調帯域幅（時々単に帯域幅と呼称される）の場合には、Ｐ＋Ｓｉキャップ層が９５０乃至１８００ｎｍの範囲の波長に対して好適である。何故ならば、これらの波長において、Ｓｉの光学損失は低いからである（低損失とも呼称される）。幾つかの実施例によれば、図２５（Ｂ）及び（Ｃ）に示した構造は光電池適用例にも使用することも可能であり、その場合には、逆方向に外部バイアスを意図的に印加することは無い。
【０１３３】
幾つかの実施例によれば、図示した全ての構造に対して、ＰとＮとを交換させて、例えば、ＰＤ及びＰＶ（光電池）用にＮ−Ｉ−Ｐ構造及びＡＰＤ用にＮ−Ｉ−Ｎ−Ｉ−Ｐ構造を形成することが可能である。
【０１３４】
ＳｉにおけるＧｅマイクロストラクチャの再成長は、又、光電池装置における適用を有しており、その場合には、その装置は外部逆バイアス無しで動作される。例えば、Ｓｉマイクロストラクチャ内に埋設又は埋込されているＧｅマイクロストラクチャを具備するＰ−Ｉ−ＮのＰＤ構造は、実効的に、２つのバンドギャップ、即ちＳｉバンドギャップ及びＧｅバンドギャップを有しており、それは太陽放射に露呈される。２つのバンドギャップの組合せは光電池装置の吸収スペクトルを広げ、従って、太陽エネルギのより広いスペクトルを回収することが可能である。これら２つのバンドギャップは、単一バンドギャップ光電池装置又は直列接続された複数の装置のものよりも、一層高いＱＥ及び／又は短絡回路電流を有することが可能である。これらのマイクロストラクチャは又向上された吸収を有しており、それは光電池装置のＱＥ及び／又は短絡回路電流を更に改善させることが可能である。ＡＭ０及びＡＭ１．０における太陽スペクトルの場合で、３００−１８００ｎｍのスペクトル幅を具備する光電池装置では、太陽スペクトルの少なくとも約９０％が捕獲される。更に、ＰＶ装置においては、Ｇｅ及びＳｉマイクロストラクチャは、従来のＰＶにおけるように垂直に隣接（即ち、直列）しているのではなく、互いに横方向に隣接（即ち、並列）している。このことは、Ｓｉ及びＧｅを太陽フォトンに対して均等に露呈させることを可能とし且つ加算的である並列電流発生器であり、即ちＩＳｉ＋ＩＧｅ＝Ｉｔｏｔａｌであり、その場合に、ＩＳｉはＳｉマイクロストラクチャによって発生される光電流であり且つＩＧｅはＧｅマイクロストラクチャによって発生される光電流であり、且つＩｔｏｔａｌは全電流である。
【０１３５】
幾つかの実施例によれば、Ｓｉ及びＧｅを使用することが記載されるが、幾つかのその他の実施例によれば、その他の物質が使用される。幾つかの実施例によれば、ＩｎＰマイクロストラクチャが埋設されるか又は埋め込まれてＳｉが使用される。幾つかの実施例によれば、Ｓｉ，Ｇｅ，ＩｎＧａＡｓ，ＩｎＰ，ＧａＡｓ，ＧａＮ，ＩｎＧａＮ，ＩｎＳｂなどの２つを越える物質が使用される。該マイクロストラクチャは、柱体及び穴に加えて、ＱＥを更に改善し且つ製造コストを低下させるために物質の使用を最小とするために、バルク吸収係数を上回って吸収係数を向上させるためにＨＣＧの効果を使用するために埋設型及び／又は埋込型とさせることが可能である。
【０１３６】
図２５（Ｃ）は、シリコンマイクロストラクチャ内に成長させたＧｅ，ＩｎＰ，ＩｎＧａＡｓ等を示している断面図である。ＳＡＧを使用することが可能であり、その場合には、マイクロストラクチャの側壁は酸化され、即ちコンフォーマルな誘電体でコーティングされ、且つ酸化物／誘電体はマイクロストラクチャ面の底部において除去され、その場合に、それはシリコン基板に対してほぼ平行であるから、Ｇｅ，ＩｎＰ，ＩｎＧａＡｓマイクロストラクチャの成長に対して結晶情報を与えることが可能である。ＶＬＳ，ＭＯＣＶＤ，ＣＶＤなどの種々の成長方法を使用して触媒を使用するか又は使用せずにＧｅ，ＩｎＰ，ＩｎＧａＡｓがエピタキシャル的に成長する面積は約１００平方ミクロン以下であり、より典型的には、約０．３−３平方ミクロンである。面積が小さいので、格子不整合に起因する結晶欠陥は著しいものではない。熱成長させるか又はＡＬＤを使用して付着させることが可能な二酸化シリコンを具備する側壁は、ＳｉとＧｅ，ＩｎＰ，ＩｎＧａＡｓＳＡＧ成長層との間に電気的絶縁を与える。注意すべきことであるが、Ｇｅ又はＩｎＰ又はＩｎＧａＡｓ（等）がシリコンマイクロストラクチャ上方で合体するまでＳＡＧ成長は継続することが可能であり、且つ横方向過剰成長（ＬＯＧ）エピタキシャルプロセスの場合、Ｇｅ又はＩｎＰ又はＩｎＧａＡｓのマイクロストラクチャは連続的なエピタキシャル薄膜層を形成することが可能であり、それはアノード層用にＰ型にドープさせることが可能である。
【０１３７】
図２５（Ｄ）及び（Ｅ）は、幾つかの実施例に基づいて、垂直キャビティ面発光レーザ（ＶＣＳＥＬ）等の順方向バイアス型装置の様相を示している断面図である。ＶＣＳＥＬ２５６２は、ＰＤ、ＰＶ及び／又はＡＰＤに対して上述した如く同様の処理を使用して製造することも可能である。ＳｉＰＩＮ構造２５６２で開始して、Ｓｉマイクロストラクチャ穴（複数）をＩ−Ｓｉ層２５６６を介してＮ−Ｓｉ層２５６８へエッチする。幾つかの実施例によれば、穴２５６４のエッチングはＮ−Ｓｉ層２５６８内へ延在することが可能である。ＳＡＧプロセスが続くが、その場合にＳｉマイクロストラクチャ側壁上にシリコン酸化物が存在するか又は存在しない場合がある（酸化物２５７０が示されている）。最初に、全てＮ型のＧａＡｓ／ＡｌＧａＡｓ分布型ブラッグ反射器２５７２（ＤＢＲ）が成長され、続いてＮ−ＧａＡｓ２５７４である。アクティブ層２５７６は１−５個のウエル（井戸）からなる未ドープＩｎＧａＡｓ／ＧａＡｓ多重量子井戸（multiple quantum well）ＭＱＷであり、次いで表面へのＰ−ＧａＡｓ２５７８及びＩ−Ｓｉ２５６６の表面に連続的な膜を形成することが可能なＥＬＯＧを使用する。Ｐ−ＧａＡｓ２５８０上の誘電体ＤＢＲ２５８２は光学キャビティを完成する。アニールでのＰオーミック合金及びＰ−ＧａＡｓ２５８０上のボンドメタル２５８４がアノードコンタクトを完成し且つアニールでのＮオーミックコンタクト及びＮ−Ｓｉ２５６８上のボンドメタル２５８２がカソードコンタクトを完成する。該アノード及びカソードへの１乃至２０ボルトの順方向バイアスはＶＣＳＥＬ２５６０から１２００−１３００ｎｍの光を射出させることとなる。
【０１３８】
１２００−１３００ｎｍ及びその他の波長においてのＶＣＳＥＬのデザイン及び成長は既知である。例えば、「有機金属気相成長法による高性能１２００−ｎｍＩｎＧａＡｓ及び１３００−ｎｍＩｎＧａＡｓＮ量子井戸レーザ（High-performance 1200-nm InGaAs and 1300-nm InGaAsN quantum-well lasers by metalorganic chemical vapor deposition）」、タンスー等（Tansu et al.）；量子エレクトロニクスにおける選択トピック、ＩＥＥＥジャーナル・オブ（９巻、イシュー５）、２００３年、を参照すると良い。
【０１３９】
幾つかの実施例によれば、ＩｎＧａＡｓ，ＩｎＧａＡｓＮ及びその他のＩＩＩ−Ｖ物質を埋め込む場合には一層長い波長が選択される。何故ならば、１０００ｎｍよりも大きな波長においては、シリコンは殆どトランスペアレントであり且つ過剰な付加的な光学損失を導入するものではないからである。従って、ＳｉはＶＣＳＥＬ２５６０用の良好なヒートシンクである。幾つかの実施例によれば、Ｓｉウエハを薄くさせ且つＢＯＸ層へエッチングし、該ＢＯＸ層を除去し且つ誘電体ＤＢＲを付着させることによって、ＧｓＡｓ／ＡｌＧａＡｓＤＢＲ２５７２はシリコン／空気又は底部上の誘電体ＤＢＲと置換される。ＤＢＲ、誘電体及び半導体のデザインは周知である。シリコン／空気ＤＢＲは、後にエッチトレンチを介して選択的にエッチング除去することが可能なＧｅ等の犠牲層を使用して、更なる処理を必要とする。
【０１４０】
幾つかの実施例によれば、ＤＢＲを除去し且つ複数のＳｉマイクロストラクチャを付加することを含む僅かな変更を適用してＬＥＤが製造される。該ＬＥＤは、ＭＱＷ又は、例えば、単にＰ−ＧａＡｓ／Ｉ−ＩｎＧａＡｓ／Ｎ−ＧａＡｓの単純なヘテロ接合だけを使用することが可能である。ＩｎＧａＡｓＮ，ＩｎＧａＡｓＰ，ＧａＡｓＮ等のその他の半導体を使用することも可能である。基板は、サファイア、ＳＯＩ、Ｓｉ上絶縁体（ＩＯＳ）、セラミック、ガラス、石英、ＧａＮ、結晶性又は非結晶性のもの、等の別の物質とすることが可能である。更に、エピタキシャル反応器及び上述した製造方法を使用して、ＧａＮ，ＡｌＧａＮ，ＧａＩｎＮ，ＡＩＮなどの青色／ＵＶ・ＬＥＤ用のその他の物質を成長させることが可能である。
【０１４１】
幾つかの実施例によれば、Ｓｉ又はＧｅ上Ｓｉ又はＧｅ内に埋設又は埋込されたボイドを形成する。ここで使用される如く、「埋設（buried）」とはボイドが表面の下側である場合のことを意味しており、且つ「埋込（embedded）」とはボイドが表面を横切るか又は表面の僅かに上方である場合のことを意味している。上述した如く、柱体及び／又は穴のアレイでのマクロストラクチャ型Ｓｉ上にＧｅの再成長期間中、エピタキシャル成長期間中の成長速度はしばしば表面の結晶配向に依存するという事実に起因してボイドが発生することが可能である。Ｓｉ内のマイクロストラクチャ型柱体及び／又は穴のエッチングは側壁の異なる表面配向を露出させることが可能であるから、これらの異なるＳｉ表面配向上のＧｅの非対象的成長速度がボイドを形成させることが可能となる。幾つかの実施例によれば、このボイドの形成を利用して埋設型及び／又は埋込型のマイクロストラクチャ型ボイドアレイを発生させ、それはＨＣＧ及び／又は光トラッピング構造として作用することが可能であり、それは光学フィールド（振幅及び位相）の干渉、散乱、近接場、線形及び非線形光学効果を介して光学フィールド及び／又は共振を集中させてバルク膜吸収係数を１桁乃至数桁だけ向上させる。更に、ボイドは或る物質（例えば、ボイドを具備するＳｉ）の実効屈折率を減少させるために使用することが可能である。何故ならば、光学フィールドは平均の即ち実効屈折率を見るからである。１波長以下の程度の寸法において、例えば、ボイドとＳｉの屈折率は、Ｓｉによって占有される体積とボイドによって占有される体積の平均である実効屈折率で近似させることが可能である。例えば、Ｓｉが体積の１／２を占有し且つボイドが体積の１／２を占有する場合には、Ｓｉの屈折率は３．４９であり且つボイドの屈折率は１．０（空気）であるから、その平均の実効屈折率は約２．２５である。
【０１４２】
ボイドは、又、それが「Ｉ」領域内に発生される場合には、上述した如く、装置の容量を減少させる。その場合には、マイクロストラクチャ型柱体又はマイクロストラクチャ型穴の間の空間がＰ−Ｉ−Ｎ・ＰＤダイオード又はＰ−Ｉ−Ｐ−Ｉ−Ｎ・ＡＰＤダイオードの容量を減少させることが可能である。幾つかの実施例に基づくボイドは、埋設型（埋設型穴）又は埋込型（柱体間の空間）のいずれかであり、全容量は約ボイドによって占有される全面積の容量＋半導体によって占有されている全面積の容量である。ボイドが「Ｉ」層の厚さ全体を占有するものではない場合（即ち、その厚さの一部を占有するに過ぎない）、実効比誘電率は、「Ｉ」層の厚さを介して延在する半導体及びボイドの両方を含む体積、ボイドの体積、及び或る与えられた体積における半導体の体積を考慮することにより推定することが可能であり、例えば、ボイドが「Ｉ」層の厚さの或る与えられた体積の１／２を占有し且つ半導体物質が１／２を占有する場合で、且つ半導体物質が１１．９の比誘電率を有するＳｉである場合には、平均の実効比誘電率は約６．５であり、その場合に、ボイドはその与えられた体積に対して比誘電率が１である空気であると仮定している。ボイドと半導体物質との両方から構成されるこの実効比誘電率によって占有される全面積は、容量計算及びＰ−Ｉ−Ｎ又はＰ−Ｉ−Ｐ−Ｉ−Ｎダイオードの全容量を与えるために「Ｉ」領域における半導体によってのみ占有される面積において使用される。容量の減少はダイオードのＲＣ時定数における減少となり、そのことはＰＤ及びＡＰＤの帯域幅を改善する。
【０１４３】
半導体物質における埋込型ボイドは既知であるが、この様なボイドは従来欠点であるとみなされており、そうであるから、回避すべきものとされている。幾つかの実施例によれば、この様なボイドが意図的に形成され且つ半導体物質における有用な特徴部とを形成する。
【０１４４】
図２６は、幾つかの実施例に基づいて、マイクロストラクチャ型ボイドを製造する開始時のエピタキシャル層を示した断面図である。ＰＤ、ＰＶ及びＡＰＤ構造内にボイドを発生させるために、構造２６００で開始する。開始物質は、ＳｉＰ＋アノード層を有するか又は有することの無いＳｉＰＤ又はＡＰＤ構造とすることが可能である。該層の詳細は説明の便宜上示していない。
【０１４５】
図２７は、幾つかの実施例に基づいて、Ｉ−Ｓｉ層内にエッチしたマイクロストラクチャ型穴／柱体を示している断面図である。マイクロストラクチャ型穴２７２２（又は柱体の周りの空間）はＳｉ「Ｉ」層内にエッチされ且つ「Ｉ」層を通過して延在することが可能であり、又は「Ｉ」層内に部分的に延在することが可能である。ウエット及び／又はドライエッチングか又はウエットケミカルとドライエッチングとの組合せ（例えば、ＲＩＥ、ＤＲＩＥ）を使用することが可能であり、その場合には、或る形状又は表面平滑性を形成するためのドライエッチング及び酸化と組み合わせて、ドライエッチング又はウエットエッチングに起因する損傷を除去するためにウエットエッチングを使用することが可能である。図２７に示される如く、エッチは等方性又は非等方性とすることが可能であり、側壁は負又は正の勾配を有することが可能である（勾配は基板の面に関して定義される）。非等方性エッチングの場合、柱体又は穴等のエッチされた特徴部に対して負及び正の両方の勾配が存在する場合がある。非等方性エピタキシャル成長はボイドの形成となることが可能であり、そのボイドの形状は、側壁勾配、側壁の結晶配向、成長条件、圧力、温度、流量、成長技術（ＣＶＤ、ＭＢＥ、ＡＬＤ又は成長方法の組合せ）、表面準備、及び表面酸化等を含む多くの要因によって決定される。幾つかの実施例によれば、表面酸化物、部分的酸化物又はその他の誘電体２７２６を側壁上に意図的に付着させることが可能であり、そのことはＳｉ又はＧｅ（又はＩｎＰ、ＧａＡｓ、ＩｎＧａＡｓ、ＧａＮ、ＩｎＧａＮ等の何らかのその他の半導体）の再成長に影響する場合があり且つボイドを形成するために使用することが可能である。
【０１４６】
図２８は、幾つかの実施例に基づいて、ＳｉキャッピングＰ＋アノード層２８２６を具備するＳｉ内に埋設又は埋込されているマイクロストラクチャ型ボイドを示している断面図である。埋込型ボイド２８００は一様に離隔させることが可能であり、又はチャープ（chirped）間隔で又は周期的及び非周期的間隔の組合せでの何らかの複雑なパターンで離隔させることが可能であり、又はそれはランダム又は擬似ランダムとさせることが可能である。埋設型ボイド２８００は約０．１乃至１０μｍの範囲の長さ及び１０−５０００ｎｍの範囲の横方向寸法を有することが可能である。該ボイドは互いにオーバーラップしたものとすることが可能である。図２８は、幾つかの実施例に基づいて、Ｓｉ内の埋設型ボイドを示しているが、埋設型ボイドはＧｅ内に形成することも可能である。例えば、Ｓｉ上Ｇｅエピタキシャル層、又はＩｎＰ、ＧａＡｓ、ＩｎＧａＡｓ、ＧａＮ、ＩｎＧａＮ、ＩｎＧａＡｓＰなどのその他の半導体、及びＩＩＩ−Ｖ物質群内のその他の半導体においても可能である。該ボイドはボイド内及び隣接ボイドにおいて寸法及び形状が非一様なものとすることが可能である。該ボイドは又非一様な間隔及び／又は配向を有することも可能である。しかしながら、適切な処理制御でもって、寸法及び形状における一様性、パターニング、ボイドのランダム及び擬似ランダム配置を達成することが可能である。説明の
便宜上、該ボイドは一様なものとして図示してある。
【０１４７】
図２９は、幾つかの実施例に基づいて、高度に反射性のミラーを与えるためにＰ−Ｓｉ表面上に形成したブラッグ反射器を示している断面図である。より一層平坦な表面でもって、高度に反射性のブラッグ反射器２９００をＰシリコン層２８２６表面上に誘電体又は半導体を付着させるか又は成長させることが可能である。オーミックコンタクト及びボンドメタリゼーション２９０２は、図２９に示した如く、リング形態における周辺部上とすることが可能である。底部から照明する光学信号は吸収Ｉ領域を介してダブル／マルチの通過を行い、それによりＰＤ／ＡＰＤのＱＥ及び帯域幅を改善する。帯域幅が問題ではないＰＶにおいては、ＱＥが改善される。幾つかの実施例によれば、ブラッグ反射器２９００は光学信号を吸収Ｉ領域へ反射して戻すために波長選択性に対する形態とさせることが可能である。
【０１４８】
幾つかの実施例によれば、ボイドはＩ領域内のみではなく、ＰＩＮＰＤ又はＰＶのＰ及び／又はＮ領域内、Ｐ電荷領域内、Ｉ増倍領域及び／又はＡＰＤのＰアノード及びＮカソード内にも存在する。幾つかの実施例によれば、ボイドは基板内にも形成させることが可能である。各層内のボイドの密度、形状及び物質（ボイドは、真空、気体、ヘリウム、例えば光学利得のために希土類元素でのドーピングを有するか又は有することの無い誘電体、炭素／グラフェン／ダイアモンド、銅、熱伝導用セラミックス、等の異なる物質で充填させることが可能である）は異なるもの又は同じものとすることが可能であり、又は同一の層内において異なる／同じものとすることが可能である。
【０１４９】
幾つかの実施例によれば、ボイドは、又、物質を一層機械的に柔軟なものとさせ且つ屈曲させ及び／又は異なる表面輪郭と同形とさせるために使用される。例えば、ＰＶ適用例においては、装置の大きなシートが製造され、該シートは、例えば、屋根における輪郭と同形とさせることが可能であり、又は半導体ＰＶの該シートは配置させる前に格納しておくための小型化のためにロール状とさせることが可能である。幾つかの実施例によれば、０．０１ミクロンと１０００ミクロンとの間の寸法のボイドは、柔軟性及び／又は物理的損傷及び／又は損傷伝播に対する耐久性を増加させる目的のために光電池で使用する半導体及び／又はガラス物質内に導入される。
【０１５０】
半導体における高密度ボイドは、クラック伝播に対しての耐久性もある。何故ならば、クラックは境界において終端し、この場合にはボイドの境界である。このことは、太陽電池などの大型の装置に対して有益的であり、その場合には、霰又は石等の物体が太陽電池に衝突する場合には、接触点、そして多分小さな隣接区域（例えば、衝突直径の５−５０％）のみが損傷されて、その損傷は衝突区域に局所化されクラックが太陽電池全体にわたって伝播することはない。ソーラーパネル全体を取り外すこと無しに、最小の性能劣化で太陽電池はこの様な小さな損傷に耐えることが可能な場合がある。
【０１５１】
幾つかの実施例によれば、ボイドは、ガラス、セラミックス、ポリマー、メタル、プラスチックス、などのその他の物質内にも形成されて異物が衝突する場合におけるクラック伝播を回避する。何故ならば、クラックは境界において終端するものであり、この場合においてはボイドにおける境界だからである。
【０１５２】
図３０は、幾つかの実施例に基づいて、吸収を向上させ、バルク屈折率を減少させ、容量を減少させ且つ半導体物質上のＰＶの大きなシートの機械的柔軟性を増加させるためにマイクロストラクチャ型ボイドを具備するＰＩＮＰＤ／ＰＶ構造３０００の１例を示している。そのＳｉ基板が除去されて、ＰＩＮエピタキシャル的に成長された層と共にＢＯＸ／ＳＯＩ層のみを残している。オーミックコンタクト、ボンドメタリゼーション、反射防止コーティング、パッシベーション、は説明の便宜上示していない。ＰＶに加えて、この技術はＰＤ、ＡＰＤ、発光ダイオード及びダイオードレーザ等の光射出器、に対しても適用可能であり、且つＣＭＯＳ及びＡＳＩＣ（応用特定集積回路）等の電子集積回路にも適用可能であって、その場合には、ボイドはその物質を一層柔軟性のあり且つ一層軽いものとさせるばかりか、前述した如く、クラックに対して一層耐久性のあるものとさせる。幾つかの実施例によれば、該ボイドはゲルで充填させることが可能であり、該ゲルは衝突損傷を修復し且つ露出されクラックが発生した端部を封止して、例えば、半導体表面に対する湿気に起因する更なる劣化を防止する。該ゲルは、例えば、スピンオンガラスとすることが可能である。幾つかの実施例によれば、該ボイドは、例えば、熱伝導率を向上させるための物質で充填することが可能であり、シリコンを除去し且つ例えばＡｒ，Ｈｅ，Ｘｅ，Ｎ２，Ｎｅガス又は真空などの損失性で無い物質で置換することによって光学又はマイクロ波損失の減少を向上させることが可能である。該ボイドは種々の寸法及び形状及び密度を有することが可能であり、且つランダム、擬似ランダム、非周期的、周期的、チャープ、単一又はマルチのパターンとすることが可能である。該ボイドは、又、装置の単一の層又は複数の層内とすることが可能である。図３０は、例えば、Ｐ−Ｓｉ層３００２、Ｉ−Ｓｉ層３００４、及びＮ−Ｓｉ層３００６及び３００８内のボイドを示している。幾つかの実施例によれば、最も上の表面近くの屈折率は、入射光の反射を減少させるために、周囲の空気とより実効的に屈折率が「一致」するように変更させることが可能である。例えば、ＰＶ適用例においては、表面近くのボイドは、ＰＶ表面から入射太陽光が反射が少なくなるように屈折率を一致させるために使用することが可能である。幾つかの実施例によれば、より下位の表面における屈折率は、例えば、吸収領域を介して光が通過する回数を増加させるように内部反射を増加させるべく変更させることが可能である。
【０１５３】
幾つかの実施例によれば、何らのマスク無しで半導体の表面をドライエッチング／電気化学的エッチングすることによってランダムなボイドを発生させることも可能である。半導体ナノワイヤを発生し、次いでこれらのランダムなナノワイヤ上にエピタキシャル成長させると埋設型ボイドが得られる。フラジターグ等の「埋設型ボイドを包含する薄膜の成長（Frajtag et al. Growing thin films that contain embedded voids）」、２０１１年６月２３日、ＳＰＩＥニューズルーム；ＤＯＩ：１０．１１１７／２．１２０１１０５．００３７５０、において記載されているように、この方法は、サファイア、Ｓｉ、ＳＯＩ、ＩＯＳ等とすることが可能な基板とＧａＮエピタキシャル層との格子不整合に起因する欠陥形成を最小とさせるためにＧａＮ発光ダイオードにおいて使用することが可能である。何らのマスク無しでの半導体（それは、Ｓｉ、Ｇｅ、ＩｎＰ，ＧａＡｓ，ＩｎＧａＡｓ，ＩｎＧａＡｓＰ，ＧａＮ，ＩｎＧａＮ，ＩｎＳｂ等のＩＩＩ−Ｖ物質群とすることが可能である）の表面のドライエッチングによる半導体ナノワイヤのランダム形成及びその後の該ナノワイヤ上の例えばＣＶＤを使用してのエピタキシャル的な再成長でランダムな埋設型ボイドを形成することは、該ボイドがＰＤ，ＡＰＤの「Ｉ」吸収層及び／又はＰ、Ｎ層、及び／又は電荷増倍層において帯域幅、ＱＥ及びエネルギ消費において装置の性能を最適化させるために任意の組合せで形成される場合には、該半導体の実効屈折率を減少させ且つＰ−Ｉ−Ｎ，Ｐ−Ｉ−Ｐ−Ｉ−Ｎダイオードの実効容量を減少させるために使用することが可能である。
【０１５４】
図３１は、幾つかの実施例に基づいて、埋設型／埋込型ボイドを具備する再成長させたＩ−Ｇｅを示している断面図である。Ｓｉマイクロストラクチャ型柱体及び／又は穴上でのエピタキシャル的なＧｅ３１０４の再成長は、イントリンシック又は意図的にはドープしていないか又は図２７−２８に示した方法を使用して低ドープしたＧｅ層内にボイド３１０２を発生させる。更に、例えば、Ｇｅ再成長等の選択した区域内にのみナノワイヤを発生させるためにＳｉＯｘ、ＳｉＮｘ等の誘電体で選択的マスキングを使用することが可能であり、且つＧｅの付加的な再成長で、選択したＧｅ区域内にのみランダムなボイドを埋設させることが可能である。ランダムなボイドはパターン化したボイドと組み合わせて帯域幅、量子効率、及び電力消費の点で装置性能を最適化させることが可能である。図３１に示したマイクロストラクチャは、Ｇｅマイクロストラクチャとボイドマイクロストラクチャとを組み合わせてバルク吸収係数を向上させ且つダイオードの実効容量を減少させる。
【０１５５】
図３２は、幾つかの実施例に基づいて、再成長させたＩ−Ｇｅを具備しており且つエピタキシャル層によってキャップされているＩ−Ｓｉ内に埋設型のマイクロストラクチャ型ボイドを有する装置を示している断面図である。図３２に見られる如く、埋設型／埋込型のマイクロストラクチャボイド３２０２はＩ−Ｓｉ層３２００内とすることが可能であり、一方、Ｇｅマイクロストラクチャ３１０４も２，３の付加的な処理ステップを使用してＳｉ層３２００内に埋設／埋込されている。最初に、ボイド３２０２はＰ−Ｓｉアノード層３２２６と共に又は無しで図２８における如くに埋設／埋込されている。次いで、マイクロストラクチャを再度ボイドを具備するＩ−Ｓｉ層３２００内にエッチし、次いで、Ｇｅ３１０４を再成長させると、Ｓｉ層３２００内のボイド３２０２を具備するマイクロストラクチャとＧｅマイクロストラクチャ３１０４となって、バルク吸収係数を向上させ且つダイオードの容量を減少させることとなる。図示されていないものは、もしもＩ−Ｓｉ層３２００がＩ−Ｇｅで置換され、次いでＰ＋Ｇｅがアノード層３２２６をキャッピングする場合には、該マイクロストラクチャボイドは、図２８における如く、Ｓｉ上Ｇｅ層用のＧｅ内に完全に埋設／埋込させることも可能である。
【０１５６】
該埋設／埋込したマイクロストラクチャボイドは、吸収を有する逆ＨＣＧ構造、即ち損失性のＨＣＧ構造であり、且つ共振、位相及び振幅の両方の建設的及び破壊的光学干渉効果を有することが可能であり、そのことはバルク吸収係数の向上となる場合がある。マイクロストラクチャ柱体、穴、ボイド、埋設型／埋込型Ｇｅアレイの周期はＨＣＧ効果の近波長レジーム内に入る場合があり、又はそれはグレーチング周期が１波長よりも一層短いサブ波長レジーム及びその周期が１波長よりも一層大きな回折レジームに入る場合がある。マイクロストラクチャアレイのＨＣＧ特性及び入力光学信号は面内（in-plane）光学モードに結合させることが可能である。マイクロストラクチャ型アレイは、入力光学信号とモードマッチするためにレンズとして挙動することも可能である。良好な結合効率もＰＤ／ＡＰＤの全体的なＱＥを改善する。幾つかの実施例によれば、損失性ＨＣＧが提供され、その場合に、吸収領域はＨＣＧ構造の一部又はその中に包含されており（散乱、近接場、プラズモニック、共振、線形及び非線形光学効果などのその他の効果も吸収の向上に著しい役割を果たす場合がある）、且つＳｉはＳｉバンドギャップより低いフォトンエネルギに対するＨＣＧとなることが可能であり、且つＧｅマイクロストラクチャはＳｉ内に埋設又は埋込されており、それは９５０−１８００ｎｍの範囲の波長を有するフォトンに対して吸収する（尚、Ｓｉは光学損失が比較的低い）。
【０１５７】
幾つかの実施例によれば、穴、柱体、及びボイドのマイクロストラクチャは、ＰＤのＰ−Ｉ−Ｎ構造又はＡＰＤのＰ−Ｉ−Ｐ−Ｉ−Ｎ構造のいずれかの部分を含むアクティブ区域にいて何らかのパターン又はパターン無しで配置させることが可能であり、該アクティブ区域は吸収する「Ｉ」領域及びＰ及びＮ領域を含む。幾つかの実施例によれば、製造を簡単化し且つ歩留まりを改善させるために、該マイクロストラクチャは、もしもそれがＰＤ／ＡＰＤ動作及び性能と干渉しない場合には、ＰＤ／ＡＰＤのアクティブ区域の外側に延在することが可能である。図３３は、幾つかの実施例に基づく、ＰＤ／ＡＰＤにおけるマイクロストラクチャ型柱体、穴、及び／又は埋設型ボイドの分布を示している平面図である。マイクロストラクチャアレイ３３００は、柱体、穴、及び／又はボイドから構成されており、且つＳｉ内の埋設型／埋込型Ｇｅ又はＧｅ内のＳｉ又は複数の半導体の任意の組み合わせがフォトダイオード又はアバランシェフォトダイオードの全アクティブ区域３３０２に亘って、又は、例えば、光学強度が最も高い中心において部分的にのみ分布させることが可能である。該アクティブ区域は、光学信号の入射による電気信号の発生、又はＰＶの場合には、フォトンの入射による電気の発生、に寄与する任意の区域として定義することが可能である。図３３において、アクティブ区域３３０２は、通常、メタルオーミックコンタクト／ボンドメタルリング３３０４内の区域である。アレイ３３００の分布は非一様、非周期的とすることが可能であり、非一様とはマイクロストラクチャの寸法において、又は形状においてのものである。
【０１５８】
図３４は、幾つかの実施例に基づいて、ＰＤ／ＡＰＤにおけるマイクロストラクチャ型柱体、穴、及び／又は埋設型ボイドの分布を示している平面図である。図３４において、ＱＥはアクティブ区域の中心において最適化されており、そこでは、光学強度が最も高く且つ中心から離れるに従って、マイクロストラクチャパターンにおいて一層多くの半導体物質が取り除かれていて、ＰＤ／ＡＰＤに対する一層高い帯域幅を達成し及び／又はＰＤ／ＡＰＤに対する光学信号の受動的整合を可能としそれによりパッケージング及び組み立てのコストを減少させるためにアクティブ区域を増加させるためにＲＣ（抵抗、容量）時定数を減少させるべくアクティブ区域の容量を減少させている。ＰＤ／ＡＰＤの中心近傍のマイクロストラクチャ型柱体／穴／埋設型ボイド３４００はＱＥを最適化させ、一方、アクティブ区域３４０２の周辺部におけるマイクロストラクチャ型柱体／穴／埋設型ボイド３４１０は良好なＱＥを維持しながら尚且つ容量を最小とさせる。
【０１５９】
Ｐ−Ｉ−Ｎ又はＰ−Ｉ−Ｐ−Ｉ−Ｎダイオード構造のＮ（又は、ＰとＮとが交換される場合にはＰ）部分における埋設型ボイドは、Ｎ層における半導体の実効屈折率を減少させることが可能である。これは、ＨＣＧ構造のための屈折率コントラストを増加させる上で有用であり（散乱、プラズモニック、近接場、線形及び非線形光学効果等の吸収向上において顕著なものである場合があるその他の可能な光学効果を含むため）、例えば、Ｓｉにおいては、屈折率は約３．５（波長９５０−１８００ｎｍに対して）であり、且つ該物質の体積の半分が空気である場合には、実効屈折率（半分空気で半分Ｓｉ）は、空気−Ｓｉ複合物質に対して約１．８である。この複合空気−Ｓｉ物質上に製造される柱体又は穴の半導体マイクロストラクチャは、例えば複合空気−Ｓｉ層上のＳｉ柱体の場合、約２の屈折率コントラストを有する。高い屈折率コントラストはＨＣＧの性能を向上させる。幾つかの実施例によれば、これは損失性のＨＣＧ性能（その場合に、損失は−１ｄＢ／ｃｍ程度高いか又はそれ以上である場合がある）を向上させ、且つその共振、光集中、及び面内光結合効果等と共に吸収係数を向上させるために使用される。Ｎ及び／又はＮ＋層内にボイドを有する場合には利点がある。何故ならば、それは、電子がＮ及び／又はＮ＋層内に掃引されると多数キャリアであるから、ダイオードの電気的性質及び特性に与える影響は最小だからである。
【０１６０】
Ｎ及び／又はＮ＋層内のマイクロストラクチャ型ボイドはパターン状、非パターン状、又はランダム、又は擬似ランダムとすることが可能であり、且つリソグラフィ、マスキング及びエッチング又は単にエッチングとそれに続くＳｉ，又はＧｅ又はその他の物質の再成長を使用して画定させることが可能である。該ボイドは約０．０１乃至１０μｍの長さ範囲とすることが可能であり、且つ横方向寸法は約１０−５０００ｎｍの範囲とすることが可能であり、隣接するボイド間の間隔は約オーバーラップするものから５０００ｎｍの範囲とすることが可能である。
【０１６１】
図３５は、ＮＳｉ基板上の従来のＳｉＰＶ／ＰＤダイオード用の基本的なエピタキシャル構造３５００を示している。図３６は、幾つかの実施例に基づいて、Ｎ−Ｓｉ層内に組み込んだマイクロストラクチャ型ボイドを具備する図３５の構造を示している。これらの層のドーピング及び厚さは適用例に依存する。高帯域幅ＰＤ適用例の場合、「Ｉ」Ｓｉ厚さは０．１乃至３μｍの範囲であり、一方、ＰＶ適用例の場合には、「Ｉ」Ｓｉ厚さは１乃至２０μｍの範囲であり、イントリンシック又は意図的にドープしたものではないバックグラウンドドーピングは＜５．１０１６ｃｍ−３の範囲である。高帯域幅ＰＤ（円形アパーチャに対して）用の容量の面積を画定するための装置寸法は、５乃至１００μｍの範囲であり、一方、ＰＶの場合には、横方向寸法は０．１乃至＞５０ｃｍの範囲となる場合があり、ウエハ又は基板の寸法によって制限されるのみである。非「Ｉ」層用のドーピング範囲及び層厚さはＰＶ、ＰＤ及びＡＰＤに対して同様であり、Ｐ又はＰ＋層厚さは０．１乃至３μｍの範囲であり、Ｐドーピングは＞５．１０１８ｃｍ−３であり、Ｎ又はＮ＋層厚さは０．１乃至１０μｍの範囲であり、Ｎドーピングは＞１．１０１７ｃｍ−３である。Ｓｉ基板はＮドープ、低Ｎドープ、又は未ドープとすることが可能である。
【０１６２】
Ｓｉ基板上にＮ／Ｎ＋層を成長した後に、柱体及び／又は穴及び／又はナノワイヤのマイクロストラクチャをＮ／Ｎ＋層３６０４内にエッチし、次いで、Ｎ／Ｎ＋層の再成長の結果図３６に示した如き埋設型ボイド３６２２が得られる。その再成長表面は、化学的機械的研磨（ＣＭＰ）の使用等の更なる平坦化を必要とする場合もあれば必要ない場合もある。或る適用例では非平坦表面で一層最適な性能を有する場合があり、例えば、太陽光を最小の反射で多数の角度に結合させることが可能なＰＶである（粗い表面は光の反射がより少ない）。その後の「Ｉ」Ｓｉ層３６０６及びＰ／Ｐ＋層３６０８が埋設型ボイド３６２２と共にＮ／Ｎ＋層３６０４上に成長される。実効屈折率を減少させることに加えて、Ｓｉの損失が低い（約−１ｄＢ／ｃｍ以下）波長において、９５０−１８００ｎｍ、埋設型ボイド３６２２は、逆ＨＣＧ内にパターン化させることが可能であり且つ頂部（Ｐ側）から照明するフォトンに対して非常に反射性（１００％反射率に近い）の広いスペクトルのミラーとして動作し、且つ最初の通過で「Ｉ」マイクロストラクチャ型柱体／穴領域において吸収されることは無く、該フォトンは吸収用の「Ｉ」領域へ向けて反射されて戻される。更に、ボイドの場合には、基板は一層柔軟性がある場合があり且つ軽量であって、それは異形の表面に対して一層適合性があり及び／又はソーラーパネル等の様に重量が問題である場合に使用するため、又は可動性のために一層適合性がある。
【０１６３】
図３７は、幾つかの実施例に基づいて、再成長させたＧｅがＳｉを被覆しているエッチしたＳｉマイクロストラクチャ型柱体／穴を示している断面図である。開始構造は図３５における層３５００と同一である。Ｓｉマイクロストラクチャ柱体及び／又は穴のアレイが０．１乃至１０μｍの範囲の深さでエッチされており、且つその後に、幾つかの実施例に基づいてＳｉとＧｅとの間の格子不整合に対処するために１−１０ｎｍの低温バッファＧｅ層を含んでいる０．０１乃至４μｍの厚さのＩ−Ｇｅ層３７０２を再成長させている。注意すべきことであるが、該Ｇｅバッファは約１０００ｎｍ以下の柱体／穴の横方向寸法に含まれない場合がある。何故ならば、その小さな区域における格子不整合歪は過剰な欠陥を形成するほど顕著なものではない場合があるからである。マイクロストラクチャ型柱体３７０４及び穴３７０６の横方向寸法は１０乃至５０００ｎｍの範囲であり且つ隣接する要素間の間隔はオーバーラップ即ち重畳状態から５０００ｎｍの範囲である。Ｐ／Ｐ＋Ｓｉ層３７０８は、１−５０ｎｍの厚さの半透明又は透明な遷移金属シリサイドであるＴｉ，Ｗ，Ａｌシリサイドのオーミックメタルとの良好なＰオーミックコンタクトを形成する場合に有用な場合があるので、図３７においては残されている。
【０１６４】
図３８は、幾つかの実施例に基づいて、埋込されたマイクロストラクチャ型ボイドを有するＮ−Ｓｉ層上に再成長させたＧｅを具備するマイクロストラクチャ型Ｓｉ柱体／穴を示している断面図である。図３８に示されている構造は、図３６に示したような開始物質と類似している。Ｎ／Ｎ＋層３８０４内の埋設型ボイド３８２２は層３８０４の実効屈折率を減少させるべく作用する。該ボイドの間隔及び横方向寸法はサブ波長（＜λ）又は深いサブ波長（＜＜λ）である場合もあり、波長をλとしてλ−４に比例するレイリー散乱などの光学散乱損失を最小とさせる。興味の或る波長は３００乃至１８００ｎｍの範囲である。
【０１６５】
図３９は、幾つかの実施例に基づいて、マイクロストラクチャ型Ｓｉ柱体／穴上を部分的に被覆するＩ−Ｇｅを示している断面図である。図３９に示したマイクロストラクチャの変形例においては、Ｓｉマイクロストラクチャ型柱体及び穴の全体の上にＩ−Ｇｅで再成長させる代わりに、Ｓｉマイクロストラクチャの一部の上にのみ再成長させる。Ｓｉマイクロストラクチャの一部はＩ−Ｇｅで被覆されておらず且つ他の部分は再成長されたＩ−Ｇｅで被覆されている。Ｇｅの部分的再成長は、Ｓｉマイクロストラクチャを、電子ビーム蒸着、又は指向性レーザアブレーション付着、又はＳｉのネイティブ酸化物又は酸化物／窒化物のＡＬＤの薄い層を選択的に除去し且つイオンビームミリングで選択的に且つ指向的に除去するためのイオンミリングなどのその他の指向性方法によって、ＳｉＯｘ又はＳｉＮｘ等の誘電体で部分的に被覆させることによって達成することが可能である。Ｓｉマイクロストラクチャが酸化物又は窒化物（又はＣａＦｘ，ＴａＯｘ，ＴｉＯｘ等のその他の誘電体）で部分的に被覆されると、Ｓｉ表面等の格子情報が存在する箇所においてＧｅエピタキシャル再成長が支配的に発生する。Ｉ−Ｇｅ再成長３９０２の厚さは０．１乃至４μｍ又はそれ以上の範囲とすることが可能である。柱体３９０４又は穴３９０６からなるＳｉマイクロストラクチャは０．１乃至１０μｍの深さ、１０乃至５０００ｎｍの横方向寸法、及びオーバーラップ状態から５０００ｎｍの隣接マイクロストラクチャ間の間隔を有することが可能である。Ｓｉ及びＧｅの両方のマイクロストラクチャが３００−１８００ｎｍの範囲の波長を有するフォトンに露呈され、フォトンはアノード表面に入射され且つマイクロストラクチャの側壁上に直接的に、散乱されて、近接場で、共振で、ＨＣＧ効果で、線形及び非線形光学効果で、及び向上された吸収係数で、入射される。Ｓｉ及びＧｅの両方が入射フォトンに起因して光電流を発生する。Ｓｉ電流発生器とＧｅ電流発生器とは並列的であり且つこのＰＤ／ＰＶによって発生される全光電流はＳｉ光電流発生器とＧｅ光電流発生器との和である。埋設型ボイド３９２２はＮ／Ｎ＋層３９１４の屈折率を減少させ且つマイクロストラクチャ及び基板の屈折率コントラストを改善し、従って吸収係数を向上させるために損失性ＨＣＧの性能を改善させる。Ｓｉ３９１４内のボイド３９２２は良好な反射器としても動作してフォトンを「Ｉ」吸収層へ向けて反射して戻しダブルパス即ち二重通過を行わせる（頂部側から照明するフォトンに対して）。ＢＯＸ又はＳＯＩ３９１２も、埋設型ボイドに加えて又は埋設型ボイド無しで、使用することが可能である。というのは、ＳｉＯ２の屈折率は約１．５４であり、赤外及び近赤外波長においてシリコンの屈折率の約半分だからである。
【０１６６】
図４０は、幾つかの実施例に基づいて、マイクロストラクチャ型Ｓｉ−Ｇｅ柱体／穴のアレイＰＤ／ＰＶ及び／又はＡＰＤ用の基本的なコンポーネントを示している断面図である。注意すべきことであるが、ＡＰＤ増倍層は説明の便宜上図示されていない。装置の正に基本的な部分が図示されているに過ぎない。図３９に示した処理ステップを完了した後に、熱酸化物又はパッシベーションするために酸化物又は窒化物のＡＬＤ又はＰＥＣＶＤ又はＣＶＤ付着、又はＧｅ上のパッシベーション層としてのＳｉＧｅを使用して、表面パッシベーションを実施する。スピンオンガラス、又はＳｉＯｘ、ＳｉＮｘ、等の充填物４００２をＰＡＣＶＤ又はＣＶＤによってスピンオンさせるか又は付着させる。Ｇｅ又はＰ／Ｐ＋Ｓｉのいずれかを露出させるためのエッチバックをするためにＲＩＥを使用する（Ｉ−Ｇｅエピタキシャル成長期間中、Ｐ／Ｐ＋Ｓｉ内のＰドーパントはＧｅ層内に拡散してＰ／Ｐ＋Ｇｅ層となる場合がある）。Ｇｅ及び／又はＳｉＰ―オーミック物質は夫々Ａｌ，Ｗ，ＡｕＧｅ，Ａｕ，Ａｕ／Ｔｉ及びＡｌ，ＴｉＮ，Ｐｔ、遷移金属−シリサイドとすることが可能であり、Ｐ及びＮ半導体に対するオーミックコンタクトは文献及び当該技術において周知であり、これらは可能なオーミックコンタクトの僅かな例に過ぎない。インジウム錫酸化物（ＩＴＯ）等の透明な導電性酸化物（ＴＣＯ）４００４をアノードの直列抵抗を更に減少させるために使用することが可能である。マイクロストラクチャ型穴の場合、Ｐ／Ｐ＋層は連続的であるから、ＴＣＯ４００４は使用できない場合があり、且つその代わりに、オーミックコンタクトの直列抵抗を減少させるために、周囲（円形アパーチャ型ＰＤ／ＡＰＤ／ＰＶに対してはリング）ボーダーオーミックコンタクト及びメタリゼーション４００６を使用することが可能であるに過ぎず、Ａｌ，Ａｕ／Ｔｉ，Ｃｕ等である。説明の便宜上、反射防止層は示されていない。Ｎオーミック物質を、メタリゼーションと共に、基板上又はＮ／Ｎ＋層上に使用することが可能である。オーミックコンタクト上へのＡｌ，Ｐｔ，遷移金属シリサイドとそれに続いてのＡｌ又はＡｕ付着（電子ビーム、スパッタ、熱蒸着）は直列抵抗を減少させる。オーミックコンタクトは、通常、当該技術において周知のアニーリング処理を使用する。ボンド及び／又は接続用メタリゼーション４００６を付着させて（標準の処理方法を使用して）ＰＤ／ＡＰＤ／ＰＶ装置を完成させる。太陽光／光学信号を該装置の頂部（アノード）からその表面に対して垂直に又は垂直からずれた任意の角度で且つ必要な場合にはＱＥを最適化させるために回転させて、照明させる。Ｓｉが低損失である波長において（９５０−１８００ｎｍ又はそれ以上）、埋設型ボイドは、Ｓｉの実効屈折率を減少させると共に、反射器としても作用して吸収されなかったフォトンを吸収領域へ向けて戻すように反射させることが可能である。Ｎ／Ｎ＋層３９１４の表面は、マイクロストラクチャ型Ｓｉ及びＧｅのアレイにおいての吸収を最適化させるために反射されたフォトンが拡散することを助けるために、非平坦状とすることが可能である。コンタクトパッド４００８を図示した如く層３９１４の、例えば、側部上に設けることが可能である。実施例の多くはＳｉ及びＧｅのマイクロストラクチャを示しており、Ｓｉ，Ｇｅは表面に対して垂直（垂直に整合されている）で且つ真っ直ぐであるが、幾つかのその他の実施例によれば、Ｎ／Ｎ＋表面が非平坦状である場合には、その後の層も非平坦状とすることが可能である。エッチング（ウエット化学的又はドライＲＩＥ，ＤＲＩＥ）は垂直からずれており且つ真っ直ぐではない（曲がり）マイクロストラクチャとする場合があり、そのことはフォトンの吸収を更に改善させる場合がある。表面の非平坦状形態に起因して、マイクロストラクチャは同一の装置内の結晶の配向に依存して種々の配向を有する場合がある。マイクロストラクチャの異なる配向は異なる角度で装置の表面を照明する場合があるフォトンを捕獲するために有益的であり、例えば、ＰＶの場合に、太陽が空において位置を変化させる場合、及びＰＤ／ＡＰＤの場合に、複数の光学信号が異なる角度／方向からＰＤ／ＡＰＤを照明する場合である。
【０１６７】
図５に示したマイクロストラクチャ型Ｓｉ柱体及び／又は穴のアレイ／パターン／ランダムＰＤも、Ｓｉ柱体／穴のマイクロストラクチャが屈折率コントラストを増加させることによって損失性ＨＣＧとして一層最適化され且つ又Ｓｉの損失が低い波長、広帯域幅（＞５Ｇｂ／ｓ）ＰＤとして又はＰＶとしてのこの適用例に対しては９５０−１１００ｎｍ、に対するＳｉにおけるＨＣＧ反射器としても一層最適化されるように、Ｓｉの屈折率を減少させるために、図１０に示した如きＮ／Ｎ＋層内に埋設型ボイドを有することが可能である。
【０１６８】
ここに記載される全ての実施例におけるＳｉ基板は、ドーピングしたか、意図的にドーピングしていないか、低ドーピングのＳｉか、又は埋設酸化物（ＢＯＸ）又は絶縁体上シリコン（ＳＯＩ）、この場合にもシリコン層はドープしたか、高度にドープしたか、軽度にドープしたか、又は意図的にドープしていないものとすることが可能、のいずれかとすることが可能である。ＢＯＸ及びＳＯＩ層は、光学損失を減少させ、機械的柔軟性を増加させるためにＳｉ基板の全て又は殆ど全てを除去することを可能とし、ＢＯＸ及びＳＯＩにおけるＳｉＯ２の屈折率は赤外及び近赤外波長において約１．５４であり、それはシリコンの屈折率の約半分である。ＳｉＯ２の低い屈折率もＨＣＧの性能を改善させるが、底部照明型ＰＤ／ＡＰＤ／ＰＶの場合には二酸化シリコン層を除去することが可能である。
【０１６９】
図４１（Ａ）及び（Ｂ）は、幾つかの実施例に基づいて、埋設されているマイクロストラクチャ型ボイドを有するＮ−Ｓｉ層上方のマイクロストラクチャ型柱体／穴アレイ装置の様相を示している断面図である。図４１（Ａ）に示されているバルク層４１００はＩ−Ｓｉ層４１１２及びＮ−Ｓｉ層４１１０を包含している。マイクロストラクチャ型ボイド４１０２は上述したような技術を使用してＮ−Ｓｉ層４１１０内に形成されている。図４１（Ａ）及び（Ｂ）における構造は、図２５（Ａ）及び（Ｂ）に示した１バージョンであるが、損失性ＨＣＧ（Ｓｉ及びＧｅのマイクロストラクチャ）に対する屈折率コントラストを改善するため及びフォトンに対して反射器低損失ＨＣＧを提供するために、Ｎ／Ｎ＋層４１１０内に埋設型ボイド４１０２を有している。柱体４１２４及び／又は穴４１２２のアレイはＩ−Ｓｉ層４１１２内に形成されている。Ｉ−Ｇｅはエッチ領域４１２２内に再成長され、その結果、ＮＳｉ層４１１０内にマイクロストラクチャボイド４１０２を具備する埋設型／埋込型Ｇｅ「Ｉ」層となっており、Ｓｉの実効屈折率を減少させ及び／又はＳｉが低損失である波長（９５０−１８００ｎｍ）においてアノード表面から入るフォトンを反射させる。キャップ層４１２６はＰ−Ｇｅ又はＰ−Ｓｉ再成長とすることが可能である。底部照明の場合には、反射防止コーティング４１３０を設ける場合がある。
【０１７０】
図４２（Ａ）−（Ｄ）は、幾つかの実施例に基づいて、埋設されたマイクロストラクチャ型ボイドを有するＮ−Ｓｉ層上方のマイクロストラクチャ型柱体／穴のアレイを具備するＡＰＤの様相を示している断面図である。図４２（Ａ）−（Ｄ）に示したＡＰＤは、図４２（Ａ）及び（Ｂ）に示したＡＰＤのバージョンであるが、埋設型ボイド４２０２がＮ／Ｎ＋層４２１０内に包含されていて損失性ＨＣＧ（Ｓｉ及びＧｅのマイクロストラクチャ）に対する屈折率コントラストを改善し且つフォトン用の反射器低損失ＨＣＧを提供している点を除く。幾つかの実施例によれば、ＢＯＸ／ＳＯＩＳｉウエハを、最適なＨＣＧ損失性動作のための屈折率コントラストを改善するために埋設型ボイドを具備するか又は具備しない状態で、使用することも可能である。説明の便宜上、基本的な構造のみが示されている。電気的分離、パッシベーション、オーミックメタリゼーション、アニール、反射防止、ボンド／相互接続メタリゼーション、ガードリング等は示されていない。図４２（Ａ）はバルク層４２００を示しており、それはＮ−Ｓｉ層４２０６、Ｉ−Ｓｉ層４２０８及び４２１２、及びＰ−Ｓｉ層４２１０を包含している。マイクロストラクチャ型ボイド４２０２は上述したような技術を使用して、Ｎ−Ｓｉ層４２０６内に形成される。図４１（Ｂ）の場合における如く、Ｉ−Ｇｅをエッチした区域４２２２内に再成長させる。ボイド４２０２はＮ−Ｓｉの屈折率を減少させるためであり、というのは、光学フィールドは空気とＳｉとからなる平均実効屈折率だからである。ボイド４２０２がＨＣＧ効果用にパターン化される場合、頂部即ちアノード表面からＡＰＤ４２２０を照明するフォトンに対して「Ｉ」吸収領域４２１２を介しての最初の通過において吸収されなかったフォトンを反射させることが可能である。ＡＰＤは底部即ちカソード側から照明させることも可能である。
【０１７１】
図４２（Ｃ）及び（Ｄ）はＡＰＤ４２３０の別の変形例を示しており、その場合には、ボイド４２０４はＮ＋層４２０６内のみならずＩ−Ｓｉ増倍層４２０８内にも形成されていて、これらの層の実効屈折率及び容量を減少させている。注意すべきことであるが、マイクロストラクチャ型ボイドの長尺状の特質は半導体物質内の荷電キャリアの移動に与える影響は最小というものである。幾つかの実施例によれば、種々の形状及び密度のボイドを、吸収Ｉ層に加えて、ＡＰＤのＰアノード、Ｎカソード、Ｐ電荷及び／又はＩ増倍層内に形成させることが可能である。Ｉ増倍層４２０８及びＩ吸収層４２１２内のボイドの付加は実効容量を減少させることが可能であり、その結果、装置のＲＣ時定数を短いものとさせることとなる。増倍ＩＳｉ層４２０８内のボイド４２０４も実効屈折率を減少させ、そのことはＨＣＧ吸収モードにおける吸収係数を向上させることに寄与する。
【０１７２】
Ｓｉ、Ｇｅ、ＳｉＧｅ、ＩｎＰ，ＧａＡｓ，ＧａＮ，ＩｎＧａＮ，ＩｎＧａＡｓ，ＩｎＧａＡｓＰ，ＩｎＳｂ等のＩＩＩ−Ｖのエピタキシャル成長／再成長／過剰成長／選択的区域成／エピタキシャル横方向過剰成長、ヘテロエピタキシー、ホモエピタキシー、ヘテロジーニアスエピタキシー等、化学蒸着（ＣＶＤ）、金属有機化学蒸着（ＭＯＣＶＤ）、原子層付着（ＡＬＤ）、分子ビームエピタキシー（ＭＢＥ）、気体源分子ビームエピタキシー（ＧＳＭＢＥ）、プラズマエンハンスト化学蒸着（ＰＥＣＶＤ）、レーザアブレーション付着（ＬＡＤ）等を使用することは当該技術において周知である。
【０１７３】
幾つかの実施例によれば、Ｓｉ及びＳｉ上Ｇｅ以外の物質が使用される。例えば、ここに記載した技術はＳｉ，Ｇｅ，ＩＩＩ−Ｖ及びＩＩ−ＶＩ物質群及び基板の全ての組み合わせに適用することが可能である。
【０１７４】
図４３−４６は、幾つかの実施例に基づいて、マイクロストラクチャ型要素に対しての種々の寸法、間隔、及び形状を例示している平面図である。図４３は、固定された直径が１００−５０００ｎｍの範囲であり且つ間隔が１００−１００００ｎｍの範囲である一様に離隔されているマイクロストラクチャ型柱体及び／又は穴アレイ４３００（埋設型又は埋込型ボイドにも適用可能）を示している。該柱体及び／又は穴はＳｉ，Ｇｅ，ＳｉＧｅ又はＩＩＩ−Ｖ又はＩＩ−ＶＩ物質群のその他の物質内に又はそれを使用して形成させることが可能である。例としては、ＧａＡｓ，ＩｎＰ，ＩｎＧａＡｓ，ＩｎＧａＡｓＮ，ＩｎＧａＡｓＰ，ＩｎＡｓ，ＧａＮ，ＩｎＧａＮ，ＺｎＴｅ，ＣｄＳ，ＺｎＳｅ，ＨｇＴｅを含む。幾つかの実施例によれば、該マイクロストラクチャは、吸収性ポリマー、ガラス、及び／又はセラミックスの中に又はそれを使用して形成させることも可能である。
【０１７５】
図４４は、固定した直径を有しているが、非周期的等の非一様な間隔又はランダム／擬似ランダム、周期的及び非周期的の混合を具備しているマイクロストラクチャ型柱体及び／又は穴アレイ４４００を示している。幾つかの実施例によれば、該アレイは一様に離隔された周期的であるが直径が変化するものとすることも可能である。図４５は、可変の直径（１００ｎｍ乃至５０００ｎｍの範囲）と可変の間隔（１００ｎｍ乃至１００００ｎｍの範囲）の両方を有するマイクロストラクチャ型柱体及び／又は穴アレイ４５００を示している。幾つかの実施例によれば、その変形例はランダム／擬似ランダム、又は１パターン又は複数のパターンの混合、又はそれらの任意の組み合わせとすることが可能である。図４６は楕円、円形、矩形、ダブレット、トリプレット、及びスター等の種々の形状を有するマイクロストラクチャ型柱体及び／又は穴アレイ４６００を示している。一般的に、フォトリソグラフィーマスク、又は電子ビーム直接書込を使用して発生させることが可能であるか又はインプリントリソグラフィ用のモールドで発生させることが可能な任意の形状を使用することが可能である。該柱体／穴アレイは、マイクロストラクチャ型穴の深さ又はマイクロストラクチャ型柱体／メサの長さにおける変形のみならず、異なる形状及び間隔の組み合わせを有することも可能である。該変形例は、単一のアレイ内において、周期的、非周期的、又はランダム（又は周期的、非周期的、及びランダムの混合）とすることが可能である。
【０１７６】
幾つかの実施例によれば、或る適用例の場合に、Ｓｉ又はＧｅ又はＩＩＩ−Ｖマイクロストラクチャ型柱体又は穴のアレイ寸法が、長さが約２μｍ（又は深さが約２μｍ）で、柱体／穴の直径が約３９０ｎｍで、且つ中心間間隔が約１０６０ｎｍが、吸収係数を５０×を越えて向上させるのに適切であることが判明した。
【０１７７】
幾つかの実施例によれば、該物質はＳｉ，Ｇｅ，ＳｉＧｅ，Ｓｉ上Ｇｅ，ＩＩＩ−Ｖ，ＩＩ−ＶＩ，Ｓｉ上ＩＩＩ−Ｖ，ポリマー、ガラス、セラミック及びそれらの任意の組み合わせとすることが可能である。ＩＩＩ−Ｖ及びＩＩ−ＶＩの例としては、ＩｎＰ，ＧａＡｓ，ＡｌＧａＡｓ，ＡｌＡｓ，ＡｌＩｎＡｓ，ＩｎＧａＡｓ，ＩｎＧａＡｓＰ，ＩｎＡｓ，ＩｎＧａＡｓＮ，ＩｎＮ，ＧａＮ，ＩｎＳｂ，ＺｎＳｅ，ＺｎＴｅ，ＨｇＴｅ，ＣｄＳがある。又、ＩＩＩ−Ｖ，ＩＩ−ＶＩ及びＧｅ等のＩＶ族物質を、ＭＯＣＶＤ，ＣＶＤ，ＭＢＥ，反応器においてＳＡＧ，ＶＬＳ，ＥＬＯＧ成長方法を使用して、Ｓｉマイクロストラクチャ内に埋込させることが可能である。
【０１７８】
図４７−４８は、幾つかの実施例に基づいて、可変の長さ及び深さを有するマイクロストラクチャ型柱体及び穴アレイを示している断面図である。図４７は、異なる長さ、直径、及び間隔を有するマイクロストラクチャ型柱体アレイ４７００を示している。幾つかの実施例によれば、柱体の直径は１０ｎｍ乃至５０００ｎｍの範囲であり且つ柱体高さは０．１乃至１０ミクロンの範囲である。図４８は、異なる深さ、直径、及び間隔を有するマイクロストラクチャ型穴アレイ４８００を示している。幾つかの実施例によれば、該穴は１０ｎｍ乃至５０００ｎｍの範囲の直径及び０．１乃至１０ミクロンの範囲の深さを有している。長さ及びエッチ深さにおける変形は付加的なリソグラフィマスキングステップによって達成させることが可能であり、その場合に、幾つかの領域が一層長いエッチのため又は一層短いエッチのためにマスクされて柱体の長さ及び穴の深さを異ならせる。長さ及び深さは徐々に又は急激に異なるものとさせることが可能である。パターン化グレーチング効果を、光学経路長を更に最適化させ且つ吸収係数用の向上要因を増加させるために、使用することが可能である。その他の使用としては、建設的及び破壊的光学干渉を使用して光トラップの形成、フレネルレンズの発生、光学信号のモードのマッチング、例えば波長分割多重においての波長選択性における又はスペクトロスコピー及びセンサー適用例用の波長セレクタとしてのフィルタの形成、を含む。理解すべきことであるが、アレイにおけるマイクロストラクチャ型柱体及び穴の寸法及び間隔を変えることは、建設的及び破壊的光学干渉となる場合があり、そのことも吸収係数の向上要因を増加させ、光トラッピングを改善し、フレネルレンズを形成し、光学信号の放射パターンのモードマッチングをさせることが可能な場合がある。
【０１７９】
図４９は、幾つかの実施例に基づいて、柱体と穴の両方の組み合わせを有するマイクロストラクチャ型表面を示している。マイクロストラクチャアレイ４９００は、局所的又は全体的のいずれかで同一のマイクロストラクチャ型表面上に共存する柱体と穴とを包含している。柱体及び穴の両方が、マイクロストラクチャ型光検知器用の単一のアレイ（図４９に示した如く）内に存在することが可能であり、又は穴と柱体とは異なるマイクロストラクチャ型光検知器用の別々のアレイ上に存在することが可能である。更に、穴は１個の柱体内に存在することが可能であり且つ柱体は１個の穴内に存在することが可能であり、且つこれらも全体的又は局所的なものとすることが可能である。柱体、穴、柱体内の穴、及び穴内の柱体は、任意の形状、例えば丸い穴内に矩形状柱体、はそれらの任意の組み合わせとして、吸収係数の向上、光トラッピング、建設的及び破壊的光学干渉、散乱、近接場効果、線形及び非線形光学効果、サブ波長効果、フレネルレンズ、波長選択、光学モードマッチング、回折、高コントラストグレーチング、ブレーズドグレーチング、高Ｑ共振器、高コントラストグレーチングを使用する高度に反射性のミラー、を最適化させることが可能である。
【０１８０】
該マイクロストラクチャ型柱体及び穴（及びそれらの変形例）アレイはＳｉ，Ｇｅ，Ｓｉ上Ｇｅ，Ｓｉ上ＳｉＧｅ，Ｇｅ上ＳｉＧｅ内に製造させることが可能である。該アレイ構造はＳｉ，Ｇｅ及びＳｉＧｅの任意の組み合わせとすることが可能である。該アレイは、もっぱら、Ｓｉ又はＧｅ、又はＳｉＧｅ、又はＳｉ上Ｇｅ、又はＧｅ上Ｓｉ、又は両側にＳｉＧｅを具備するＳｉ上Ｇｅとすることが可能である。該構造は、又、Ｓｉ，Ｇｅ及びＳｉＧｅと共にＩＩＩ−Ｖ及びＩＩ−ＶＩ物質系、及びＳｉ，Ｇｅ及びＩＩＩ−Ｖ，ＩＩ−ＶＩ物質系の任意の組み合わせを包含することが可能である。幾つかの実施例によれば、該アレイ構造は、又、ポリマー、ガラス、酸化物、窒化物、遷移金属の硫化物及び塩化物、セラミックス、石英、ＳＯＩ、ＩＯＳ、有機導電性及び非導電性ポリマー、グラフェン等の炭素をベースとする物質を包含することも可能である。
【０１８１】
該マイクロストラクチャ型柱体、穴、ボイド、及びピラミッド、マイクロワイヤ、ナノワイヤ、マルチプル物質、ＳＡＧマイクロストラクチャ等の任意のその他の形状は、基板の表面に対して垂直ではない配向を有することが可能である。それらは単一の又は表面に対して垂直及び／又は垂直からずれることが可能な複数の配向を有することが可能である。それらはランダム、擬似ランダム、任意の角度での単一パターン又は複数のパターン配向とすることが可能であり、該角度はシリコン基板に対しての垂直に関して０度乃至９０度の範囲とすることが可能であり、且つそれらは側壁上及び３つ全ての寸法上のものとすることが可能である。或る配向にあるマイクロストラクチャの場合、光センサーは或る照射方向に対して一層高い感度を有する場合がある。逆に、複数の配向及び／又はランダム又は擬似ランダム配向の場合には、光センサーは照射方向に対して殆ど無感度である場合がある。
【０１８２】
半導体内の埋設型ボイドで実効屈折率を減少させることはＰＤ／ＡＰＤ及びＰＶ装置を超える適用例を有している。例えば、それは光導波路における適用例も有している。図５０は、幾つかの実施例に基づいて、光リッジ導波路の断面図である。導波路５０００はＳｉの実効屈折率を変えるためにボイド密度を使用している。幾つかの実施例によれば、Ｓｉ以外の物質が使用され、例えば、Ｇｅ，ＳｉＧｅ等のその他の半導体、ＩＩＩ−Ｖ半導体群のいずれか、又はセラミックス、ガラス、ポリマーなどのその他の物質である。Ｓｉフォトニック光導波路５０００においては、リッジ５００２及びスラブ５００４がＢＯＸ（埋設型酸化物）Ｓｉ基板５００６上のＳｉから構成されている。Ｓｉの高い屈折率、即ち１１００−１８００ｎｍ波長において３．４９、に起因して、固体Ｓｉ導波路の寸法上公差は非常に重要である。既知のＳｉフォトニックコンポーネントは製造が困難であり且つ歩留まりが低く且つ温度に影響されやすい。幾つかの実施例によれば、ボイドがＳｉ層内に埋設される。該ボイドの密度を変えることによって、複合Ｓｉ−ボイドの屈折率を調節させることが可能である。図５０の概略図において、リッジ導波路５０００はスラブ５００４上にボイド５０１４を有しており、且つリッジ５００２上にボイド５０１２を有している。リッジ５００２におけるボイド５０１２の密度はスラブ５００４におけるボイド５０１４の密度よりも一層低い。従って、リッジ５００２における屈折率はスラブ５００４における屈折率よりも一層高く、その結果、リッジ光導波路が構成されている。導波路５０００の光学モードは点線の楕円５０２２によって表されている。一層低い屈折率は寸法公差を減少させる上で寄与し、該光導波路は一層大きな寸法を有することが可能である。従って、幾つかの実施例によれば、屈折率はボイド密度を変えることにより変えることが可能であり、結合器等のその他のコンポーネントの製造を一層容易なものとしている。ボイドの寸法は、光導波路に依存して、１０ｎｍ乃至１０００ｎｍの範囲のサブ波長とすることが可能である。
【０１８３】
幾つかの実施例によれば、Ｓｉウエハの実効屈折率を調節するために、ボイドはシリコンウエハ（ＢＯＸ／ＳＯＩシリコンウエハを含む）内に埋設されている。従って、埋設型ボイドを具備するＳｉウエハは、シリコンフォトニック回路用の開始プラットフォームとすることが可能である。それは、又、機械的柔軟性を許容するが尚且つシリコンの高品質及びその電気的特性を維持する大面積ＰＶセル用のプラットフォームとすることも可能である。これは、又、柔軟性の或るディスプレイ及び機械的柔軟性及び／又は軽量を必要とするその他のエレクトロニクス用のプラットフォームとすることも可能である。幾つかの実施例によれば、ボイドの埋設又は埋込はＳｉのみに制限されるものではなく、Ｇｅ，ＧｅＳｉ，非晶質半導体，ＩＩＩ−Ｖ，ＩＩ−ＶＩ物質群，ポリマー，ガラス，石英，メタル，合金，セラミックス，及び柔軟性を必要とするその他の物質を包含する。幾つかの実施例において、該ボイドは特定の適用例に対してガス、液体又は固体で充填させることが可能である。例えばアニールを必要とすることの無いスピン・オン・ガラス等のゲルを、装置の完全性が衝撃に起因するクラック等で妥協される衝撃／クラック状態に対して、更なる劣化を防止するために半導体等の表面又は湿気、水、酸素などの環境に対して敏感な何らかの表面をシールするために使用することが可能である。ボイドは、又、クラック伝播を阻止する場合に優れている。
【０１８４】
図５１は、幾つかの実施例に基づいて、ボイドを使用してシリコン内に埋設した光導波路の断面図である。複合導波路５１００は、或る位置における実効屈折率を選択的に変化させるためにＳｉボイドを使用してＳｉ基板５１０６内に形成されている。Ｓｉの実効屈折率は、Ｓｉの所与の体積におけるボイドの全体積を調節することによって精密に調節することが可能である。図５１に示した例においては、一層高い密度のボイド５１１４が一層低い密度のボイド５１１２の中心領域を取り囲んでいる。導波路５１００の光学モードは点線の楕円５１２２によって表してある。
【０１８５】
幾つかの実施例によれば、ボイドの寸法及び間隔は散乱損失を減少させ且つ製造を容易とさせるために最適化されている。又、ボイドの寸法及び間隔は或る適用例に対して調節することが可能である。例えば、ＨＣＧにおいて、その寸法及び間隔は近接場レジームを満足させるように選択され、その場合には、その寸法及び間隔は高屈折率物質における波長と低屈折率物質における波長とのほぼ間に存在している。殆どの場合において、実効屈折率を減少させるための適用例においては、ボイド及び周りの物質の寸法及び間隔はサブ波長レジーム内にあり、その場合に、ボイドを含むマイクロストラクチャは高又は低屈折率物質のいずれかにおける波長よりも小さいか又はかなり小さい。結合適用例の場合、回折レジームがマイクロストラクチャ（ボイド及び物質）寸法及び間隔である場合がある。それは、又、装置性能を最適化させるために２つ又はそれ以上のレジームの混合とすることが可能である。
【０１８６】
アレイパターンは、その個々のマイクロストラクチャの分布が、全ての３つの寸法、配向及び間隔（オーバーラップする場合を含む）において、周期的、非周期的、チャープ、ランダム、擬似ランダム、一様、又は非一様とすることが可能なマイクロストラクチャの集合を包含することが可能である。幾つかの実施例によれば、該パターンはマイクロストラクチャ内のマイクロストラクチャを包含することが可能である。「アレイ」及び「パターン」と言う用語はここでは交換可能に使われている。
【０１８７】
ＰＤ／ＡＰＤは、典型的な伝送線インピーダンスの２５−５０Ωにおける毎秒１ギガビット（Ｇｂ／ｓ）よりも一層大きなブロードバンド変調信号を抽出するために、アノードとカソードとの間でバイアスされる。幾つかの実施例によれば、外部バイアスが伝送線へ接続されているバイアスティー（bias-tee）で与えられて、ＲＦ信号がＤＣ電源へ到達することをブロックし且つ該ＤＣがＰＤ／ＡＰＤから離れた伝送線をバイアスすることをブロックする。該バイアスティーは、基本的に、インダクタとコンデンサとから構成されており、該インダクタは該ＲＦをブロックし、且つ該コンデンサはＰＤ／ＡＰＤから離れた該ＤＣをブロックする。−２乃至−３０ボルトの外部バイアスが、適用例、ＰＤ又はＡＰＤ，及び所望される性能に依存して適用される。
【０１８８】
ＰＶモードにおいて、外部バイアスは印加されず且つ該ＰＶは基本的には電流発生器である。全ての電気的接続はＰＶからのＤＣ電流のためであり、それは、次いで、ＤＣ電流／電圧をＡＣ電流／電圧へ変換させるコンバーターへ接続する。
【０１８９】
ＰＶ装置はＤＣモードにあり、一方、データ及び遠距離通信用のＰＤ／ＡＰＤは全て１乃至１００Ｇｂ／ｓの範囲の変調帯域幅を具備するＲＦである。キャリアの通過時間及び容量はＰＤ及びＡＰＤにおいて重要であるが、ＰＶの場合にはそうでもない。
【０１９０】
「変調帯域幅（modulation bandwidth）」及び「帯域幅（bandwidth）」という用語はここでは交換可能に使用されている。これらの用語は、両方とも、ＲＦ信号が光に刻印される場合の変調（例えば、レーザ又はＬＥＤの）のことを意味している。この変調された光（「光学信号」とも呼称される）がＰＤ／ＡＰＤを照明すると、ＲＦ変調信号が抽出され且つ光から電気信号へ変換される。例えば、２０Ｇｂ／ｓのＰＤ／ＡＰＤの帯域幅即ち変調帯域幅とは、２０Ｇｂ／ｓにおけるデータレートでレーザ光ビーム上に刻印されたＲＦ信号をＰＤ／ＡＰＤによって良好な信号信頼性即ち信号再現性でもって光から電気へ変換させることが可能であることを意味している。該レーザ／ＬＥＤは送信機であり且つ該ＰＤ／ＡＰＤは受信機であり、該電気信号は、更に、相互インピーダンス増幅器などの増幅器によって更に処理させることが可能であり、且つ該信号は、応用特定集積回路（ＡＳＩＣ）コンピュータ（ＣＰＵ中央処理装置）、ルータ、メモリ等においての更なる解析及び処理のために送られる。
【０１９１】
幾つかの実施例によれば、Ｓｉ及びＧｅ及びＧｅ，Ｓｉ上ＧｅでのＳｉ再成長、埋設型又は埋込型ボイドがある場合及び／又は無い場合のフォトダイオード及びアバランシェフォトダイオードにおけるマイクロストラクチャ型柱体及び／又は穴に対する適用例は、データ及び遠距離通信においてである。幾つかの実施例によれば、これらの適用例は、ファイバーツーホーム、ローカルエリアネットワーク、データセンター光相互接続ボードツーボード、オンザボード、ラックツーラック、及びチップツーチップ、データセンター間、メトロエリアネットワーク、及び１ｃｍ未満から１０ｋｍ又はそれ以上に亘る距離用の光通信、を包含している。消費者空間における適用例は、又、ゲームボックス、パソコン、タブレット、スマートフォン等のモバイル装置、アニメーションスタジオ、及び１ギガビット／秒を越える帯域幅から利点が得られる何らかのものを含む。幾つかの実施例によれば、マイクロストラクチャ型ＰＤ及びＡＰＤのその他の適用例はセンサーにおいてであり、その場合にはブロードバンド通信が重要であり、例えば、インフラストラクチャ、健康、環境、石油探査用のセンサー等があり、該センサーはデータ解析のためにデータセンターへ接続されている遠隔受信機と通信を行う。
【０１９２】
幾つかの実施例によれば、マイクロストラクチャ型ＰＤ及びＡＰＤのその他の適用例は解析機器及び光学テスト及び測定機器においてであり、その場合には、高感度及び帯域幅が重要である。
【０１９３】
幾つかの実施例によれば、マイクロストラクチャ型ＰＶは、センサーに電力を供給するために都市及び家庭へ電力を供給するためギガワットからワットまでにわたり電力発生のための環境発電においての適用例を有している。マイクロストラクチャ型ＰＶは軽量であり且つ高効率であるので、それは、モバイル適用場面、スペース、太陽発電による輸送、家庭、オフィス及び工場におけるフォトンのリサイクルにおいて使用することが可能である。
【０１９４】
Ｓｉ，Ｇｅ，ＧｅでのＳｉ再成長，Ｓｉ上Ｇｅにおける説明したマイクロストラクチャ、柱体、穴、及びボイドは、どのような形状及び形式とすることも可能であり、且つここに示した例に制限されるものではない。幾つかの実施例によれば、その寸法は１０−１００００ｎｍ（ナノメートル）の範囲である。マイクロストラクチャは、穴内柱体、柱体内穴などの互いの内とすることが可能であり、且つボイドは柱体内とすることが可能であり、且つヘテロ又はホモ半導体のいずれかの層内に埋設及び埋込させることが可能である。使用される物質は、Ｓｉ，Ｇｅ，ＧｅＳｉ，Ｇｅ上Ｓｉ、及びＩｎＰ，ＧａＮ，ＩｎＧａＡｓＰ，ＧａＡｓのＩＩＩ−Ｖ族物質群、及びＺｎＯ，ＣｄＴｅ，ＣｕＩｎＧａＳｅ（ＣＩＧＳ），非晶質Ｓｉ，又は非晶質半導体及び／又は単結晶及び多結晶半導体を含む。該物質は非晶質、単結晶、ヘテロ及び／又はホモ結晶の組み合わせとすることが可能である。該使用される物質は、又、半導体に制限されるものではなく、ポリマー、導電性、半導電性、非導電性ポリマー、有機及び／又は無機ポリマー、ガラス、導電性、半導電性、非導電性ガラスも包含する。半導体及び／又はメタルのナノ粒子をポリマー及びガラス内に埋設させることも可能である。半導体、ポリマー、及びガラスは同じマイクロストラクチャ内に別々に又は何らかの結合をして存在することが可能である。
【０１９５】
幾つかの実施例によれば、シリコンフォトニック回路適用例において、図５０に示したような光導波路は、光供給源及びフォトダイオード、アバランシェフォトダイオード及び光導電体などの光検知器と集積化させることが可能である。図５２は、幾つかの実施例に基づいて、マイクロストラクチャ型ＰＤ／ＡＰＤと集積化したリッジ導波路の断面図である。装置５２００はリッジ導波路を包含しており、それはマイクロストラクチャ型Ｓｉ上Ｇｅ（Ge on Si）フォトダイオード又はアバランシェフォトダイオード（増倍層が付加されている）へ端部結合（edge coupled）されている。リッジ導波路部分において、図５０に示した如く、リッジ５２０２は一層低い密度のボイド５２１２を有しており且つスラブ５２０４は一層高い密度のボイド５２１４を有している。ＰＤ用のＮドーピング（領域５２２４）を増加させるためにイオン注入が使用され、且つ図５３に示したように電気信号を抽出するためにフォトダイオード上に共面状の送信線が形成されている。幾つかの実施例によれば、アノードコンタクト５２２６がＰ−Ｇｅから構成されている。カソードコンタクトが層５２２４に対して構成されている（説明の便宜上カソードコンタクトは図示されていない）。
【０１９６】
図５３は、幾つかの実施例に基づいて、集積化したリッジ導波路及び図５２に示したマイクロストラクチャ型ＰＤ／ＡＰＤの平面図である。装置５２００は共面状送信線形態にある。幾つかの実施例によれば、リッジ部分５２０２は０．５乃至１０μｍの幅であり且つ０．１乃至１０μｍの深さである。シリコンフォトニック回路用のプラットフォームとして屈折率を変えるために、スラブ部分５２０４は、図５２に示されている如く、一層高い密度のボイドを有している。共面状カソード５２２８及び５２３０は、図５２に示したＮ−Ｓｉイオン注入領域５２２４とコンタクトしている。幾つかの実施例によれば、光学フィールドが吸収用Ｉマイクロストラクチャとオーバーラップするように光導波路上方にＰＤ／ＡＰＤを配置させることによって該光フィールドをエバネッセント的に結合させることが可能である。
【０１９７】
図５４（Ａ）及び（Ｂ）は、幾つかの実施例に基づいて、ボイドを具備するＳｉ上のマイクロ波送信線を示している。シリコン上の高ビットレート送信線は遅い波から損失そして分散まで多数の影響を蒙る。しかしながら、幾つかの実施例によれば、高密度のボイドを付加してシリコン物質の殆どを取り除くことによって、分散及び損失は緩和させることが可能であり且つ信号の完全性を回復させることが可能である。一つの利点は、送信線を種々のＩＣチップへ接続させるためのアルミナ等の中間セラミックを使用すること無しに、シリコンはマイクロ波送信線に対してとＩＣに対しての両方の基板とすることが可能であるということである。図５４（Ａ）は、シリコン５３０４内に埋設されている高密度ボイド５３１４を示している断面図であり、それはシリコンの実効比誘電率を低下させ、且つ横方向電気的導電性を崩壊させ、そのことは一層低いマイクロ波損失及び分散とさせることが可能であり、そのことはビットレートがマルチＧｂ／ｓレンジ（例えば、４０−６０Ｇｂ／ｓ）に増加する場合に重要である。共面状マイクロ波メタリック送信線５３１０が同一の基板上で電子装置（例えば、プロセッサ、記憶装置、入力−出力装置、ＡＳＩＣ、ＣＰＵ，及びメモリ）へ又は電子装置から電気信号を移動させる手段として設けられている。図５４（Ｂ）は平面図である。従来技術はマルチチップ担体を使用しており、そのことは付加的なパッケージングを必要とする。幾つかの実施例によれば、多くの装置を全て同一のシリコン基板上に搭載させることは著しくコストを低下させる。何故ならば、それは全て一度に製造することが可能であり且つ各チップに対しての付加的なパッケージングは必要ではないからである。幾つかの実施例によれば、ボイド５３１４は、横方向の抵抗を増加させるために、シリコンにおける経路長が横方向に著しく増加されるような態様で配置されている。幾つかの実施例によれば、プロトン及び／又は酸素のイオン注入を使用して電気抵抗を更に増加させることが可能である。図５４（Ａ）及び（Ｂ）は共面状配置を示しているが、幾つかの実施例によれば、その他のマイクロ波送信線配置（例えば、マイクロストリップ、スロットライン、及びストリップライン）が、高密度埋設型ボイドを有する半導体基板と共に、使用される。幾つかの実施例によれば、高密度ボイドの位置決め及び／又はその他の特性（例えば、寸法、形状、及び充填物質）を、遅い波効果を目下の適用例に対して最適であるような態様で操作するか又は「調整」することが可能であるように、選択することが可能である。
【０１９８】
図５５は、幾つかの実施例に基づいて、熱を発生するＩＣ及び光射出器の熱伝導及び熱分離用のボイドの断面図である。シリコン５４０４内の埋設型ボイドは、ヘリウムガス、銅、アルミニウム、タングステン等のメタル、又は窒化硼素等のセラミック、又は炭素、グラフェン、ダイアモンド状炭素、又はヘテロ物質／メタルナノ粒子でドープしたセラミック、炭素ナノチューブ等の熱伝導体で充填させることが可能である。ＩＣ及びＣＰＵ５４２２及びレーザダイオード及びバイポーラトドライバ等の光射出器５４２０等の熱を発生する要素の下側のボイド５４１４は、高熱コンポーネントから熱を抽出してそれをヒートシンク５４０２へ指向させるために向上された熱伝導体で充填させることが可能である。高温要素間のボイド５４１２は、低い熱伝導状態に維持すべくそれは部分的に真空とさせるか又は、例えば、高温コンポーネント間又は熱が所望されない箇所のその他のコンポーネントへの熱クロストークを防止するために、窒素、アルゴン、二酸化炭素等のガスで充填させる。幾つかの実施例によれば、該ボイドは、低熱クロストークを維持するためにシリコン内の経路長が著しく増加されるような態様で、配置される。幾つかの実施例によれば、太陽に露呈される場合にＰＶをクールに維持するために図５５の技術が使用される。幾つかの実施例によれば、過剰な熱から電気を発生させるために、ボイドと共に、熱電気装置を集積化させることが可能である。
【０１９９】
図５６は、幾つかの実施例に基づいて、横方向の電気抵抗を増加させるために横方向経路長を増加させ且つ横方向熱伝導を減少させるためのボイドの分布を示している断面図である。マイクロ波伝送線用及び／又は熱管理用の形態とされている埋設型ボイド５６０２は、ランダムに、擬似ランダムに、又は横方向の電気的及び熱的伝導が著しく減少され且つ垂直方向の電気的及び熱的伝導が著しく向上される複数の区域におけるパターンで、配置させることが可能である。横方向の電気的及び熱的伝導の向上が所望される区域が存在する場合があり、その場合には、伝導性チャンネルを形成するためにボイドはオーバーラップすることが可能である。
【０２００】
この特許出願は装置の性質及び動作を説明する場合に或る理論に言及しているが、この様な理論は現在の理解に基づくものであって、たとえ将来の開発がその理論が誤りであることを証明する場合であっても、ここの開示した装置の実際の動作に影響を与えるものではないことは明らかである。この特許明細書は、又、パラメータの数値範囲に言及しており、且つこの様な範囲からの実質的ではない逸脱は尚且つここに開示した発明の精神内のものであると理解すべきである。
【０２０１】
明確性のために上記では幾らかの詳細について記載されているが、或る変更及び修正はその原理から逸脱すること無しに行うことが可能であることは明らかである。注意すべきことであるが、ここに記載したプロセス及び装置の両方を実現する多くの代替的な態様がある。従って、本実施例は、例示的なものであって、制限的なものではなく、且つここに記載されている一連の著作はここに与えられている詳細に制限されるべきものではなく、特許請求の範囲及び均等物の範囲内において修正することが可能なものである。
【図１】
0006602751.tif 000002
【図２】
0006602751.tif 000003
【図３】
0006602751.tif 000004
【図４】
0006602751.tif 000005
【図５】
0006602751.tif 000006
【図６】
0006602751.tif 000007
【図７】
0006602751.tif 000008
【図８】
0006602751.tif 000009
【図９】
0006602751.tif 000010
【図１０】
0006602751.tif 000011
【図１１】
0006602751.tif 000012
【図１２】
0006602751.tif 000013
【図１３】
0006602751.tif 000014
【図１４】
0006602751.tif 000015
【図１５】
0006602751.tif 000016
【図１６】
0006602751.tif 000017
【図１７】
0006602751.tif 000018
【図１８】
0006602751.tif 000019
【図１９】
0006602751.tif 000020
【図２０】
0006602751.tif 000021
【図２１】
0006602751.tif 000022
【図２２】
0006602751.tif 000023
【図２３】
0006602751.tif 000024
【図２４】
0006602751.tif 000025
【図２５】
0006602751.tif 000026
【図２６】
0006602751.tif 000027
【図２７】
0006602751.tif 000028
【図２８】
0006602751.tif 000029
【図２９】
0006602751.tif 000030
【図３０】
0006602751.tif 000031
【図３１】
0006602751.tif 000032
【図３２】
0006602751.tif 000033
【図３３】
0006602751.tif 000034
【図３４】
0006602751.tif 000035
【図３５】
0006602751.tif 000036
【図３６】
0006602751.tif 000037
【図３７】
0006602751.tif 000038
【図３８】
0006602751.tif 000039
【図３９】
0006602751.tif 000040
【図４０】
0006602751.tif 000041
【図４１】
0006602751.tif 000042
【図４２】
0006602751.tif 000043
【図４３】
0006602751.tif 000044
【図４４】
0006602751.tif 000045
【図４５】
0006602751.tif 000046
【図４６】
0006602751.tif 000047
【図４７】
0006602751.tif 000048
【図４８】
0006602751.tif 000049
【図４９】
0006602751.tif 000050
【図５０】
0006602751.tif 000051
【図５１】
0006602751.tif 000052
【図５２】
0006602751.tif 000053
【図５３】
0006602751.tif 000054
【図５４】
0006602751.tif 000055
【図５５】
0006602751.tif 000056
【図５６】
0006602751.tif 000057