(57)【特許請求の範囲】
【請求項１】
第１の主面と、前記第１の主面と反対側の第２の主面とを有する炭化珪素基板を備え、
前記炭化珪素基板は、第１導電型を有する第１不純物領域と、前記第１不純物領域と接し、かつ前記第１導電型とは異なる第２導電型を有する第２不純物領域と、前記第１導電型を有し、前記第２不純物領域によって前記第１不純物領域から隔てられた第３不純物領域と、前記第２導電型を有し、かつ前記第２不純物領域よりも高い不純物濃度を有する第４不純物領域とを含み、
前記炭化珪素基板の前記第１の主面には、前記第１の主面と連接する側面と、前記側面と連接する底部とを有するトレンチが形成されており、
前記第４不純物領域は、前記トレンチの前記底部と前記第２不純物領域の一部とに対面する第１領域と、前記第２不純物領域に対面する第２領域とを含み、
前記第１不純物領域は、前記トレンチの前記側面と、前記第２不純物領域と、前記第１領域と、前記第２領域とに接する第３領域と、前記第３領域よりも前記第２の主面側に位置し、前記第３領域と電気的に接続され、かつ前記第３領域よりも低い不純物濃度を有する第４領域とを含み、
前記第２の主面に対面する前記第１領域の面は、前記第２の主面に対面する前記第２領域の面よりも、前記第２の主面に対して垂直な方向において前記第２の主面側に位置しており、さらに、
前記トレンチの前記側面において、前記第３領域と、前記第２不純物領域と、前記第３不純物領域とに接するゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極と、
前記第１の主面側において、前記第３不純物領域と電気的に接続された第１電極と、
前記第２の主面側において、前記第４領域と電気的に接続された第２電極とを備え、
前記第４不純物領域は、前記第１電極と電気的に接続されており、
前記第４不純物領域は、前記第２領域から見て、前記第２不純物領域と反対側に位置し、かつ前記第２領域と接する第５領域をさらに含み、
前記第２領域の側面は、前記第５領域の側面から前記トレンチの側面に対して突出するように設けられている、炭化珪素半導体装置。
【請求項２】
第１の主面と、前記第１の主面と反対側の第２の主面とを有する炭化珪素基板を備え、
前記炭化珪素基板は、第１導電型を有する第１不純物領域と、前記第１不純物領域と接し、かつ前記第１導電型とは異なる第２導電型を有する第２不純物領域と、前記第１導電型を有し、前記第２不純物領域によって前記第１不純物領域から隔てられた第３不純物領域と、前記第２導電型を有し、かつ前記第２不純物領域よりも高い不純物濃度を有する第４不純物領域とを含み、
前記炭化珪素基板の前記第１の主面には、前記第１の主面と連接する側面と、前記側面と連接する底部とを有するトレンチが形成されており、
前記第４不純物領域は、前記トレンチの前記底部と前記第２不純物領域の一部とに対面する第１領域と、前記第２不純物領域に対面する第２領域とを含み、
前記第１不純物領域は、前記トレンチの前記側面と、前記第２不純物領域と、前記第１領域と、前記第２領域とに接する第３領域と、前記第３領域よりも前記第２の主面側に位置し、前記第３領域と電気的に接続され、かつ前記第３領域よりも低い不純物濃度を有する第４領域とを含み、
前記第２の主面に対面する前記第１領域の面は、前記第２の主面に対面する前記第２領域の面よりも、前記第２の主面に対して垂直な方向において前記第２の主面側に位置しており、さらに、
前記トレンチの前記側面において、前記第３領域と、前記第２不純物領域と、前記第３不純物領域とに接するゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極と、
前記第１の主面側において、前記第３不純物領域と電気的に接続された第１電極と、
前記第２の主面側において、前記第４領域と電気的に接続された第２電極とを備え、
前記第４不純物領域は、前記第１電極と電気的に接続されており、
前記第４不純物領域は、前記第２領域から見て、前記第２不純物領域と反対側に位置し、かつ前記第２領域と接する第５領域をさらに含み、
前記第２領域の側面は、前記第５領域の側面から前記トレンチの側面とは反対側に後退するように設けられている、炭化珪素半導体装置。
【請求項３】
前記第２の主面に対して垂直な方向における、前記第２不純物領域と前記第１領域との間の距離は、０．２μｍ以上２μｍ以下である、請求項１または請求項２に記載の炭化珪素半導体装置。
【請求項４】
前記第２の主面と平行な方向における、前記トレンチの前記側面と前記底部との接点と、前記第１領域の側面との距離は、０．１μｍ以上０．５μｍ以下である、請求項１〜請求項３のいずれか１項に記載の炭化珪素半導体装置。
【請求項５】
前記第２の主面と平行な方向における、前記第１領域の側面と、前記第２領域の側面との距離は、０．６μｍ以上１．５μｍ以下である、請求項１〜請求項４のいずれか１項に記載の炭化珪素半導体装置。
【請求項６】
前記第３領域の不純物濃度は、１×１０16ｃｍ-3以上４×１０17ｃｍ-3以下である、請求項１〜請求項５のいずれか１項に記載の炭化珪素半導体装置。
【請求項７】
前記第２不純物領域の不純物濃度は、１×１０15ｃｍ-3以上４×１０17ｃｍ-3以下である、請求項１〜請求項６のいずれか１項に記載の炭化珪素半導体装置。
【請求項８】
第１の主面と、前記第１の主面と反対側の第２の主面とを有する炭化珪素基板を準備する工程を備え、
前記炭化珪素基板は、第１導電型を有する第１不純物領域と、前記第１不純物領域と接し、かつ前記第１導電型とは異なる第２導電型を有する第２不純物領域と、前記第１導電型を有し、前記第２不純物領域によって前記第１不純物領域から隔てられた第３不純物領域と、前記第２導電型を有し、かつ前記第２不純物領域よりも高い不純物濃度を有する第４不純物領域とを含み、
前記炭化珪素基板の前記第１の主面には、前記第１の主面と連接する側面と、前記側面と連接する底部とを有するトレンチが形成されており、
前記第４不純物領域は、前記トレンチの前記底部と前記第２不純物領域の一部とに対面する第１領域と、前記第２不純物領域に対面する第２領域とを含み、
前記第１不純物領域は、前記トレンチの前記側面と、前記第２不純物領域と、前記第１領域と、前記第２領域とに接する第３領域と、前記第３領域よりも前記第２の主面側に位置し、前記第３領域と電気的に接続され、かつ前記第３領域よりも低い不純物濃度を有する第４領域とを含み、
前記第２の主面に対面する前記第１領域の面は、前記第２の主面に対面する前記第２領域の面よりも、前記第２の主面に対して垂直な方向において前記第２の主面側に位置しており、さらに、
前記トレンチの前記側面において、前記第３領域と、前記第２不純物領域と、前記第３不純物領域とに接するゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記第１の主面側において、前記第３不純物領域と電気的に接続される第１電極を形成する工程と、
前記第２の主面側において、前記第４領域と電気的に接続される第２電極を形成する工程とを備え、
前記第４不純物領域は、前記第１電極と電気的に接続されており、
前記炭化珪素基板を形成する工程は、
エピタキシャル成長により前記第４領域を形成する工程と、
前記第４領域に対してイオン注入を行うことにより、前記第１領域を形成する工程と、
エピタキシャル成長により前記第１領域上に前記第３領域を形成する工程と、
前記第３領域に対してイオン注入を行うことにより、前記第２領域を形成する工程とを含む、炭化珪素半導体装置の製造方法。
【請求項９】
前記炭化珪素基板を形成する工程は、前記第４領域に対してイオン注入を行うことにより、前記第１導電型を有し、かつ前記第４領域よりも高い不純物濃度を有する第６領域を形成する工程をさらに含み、
前記第３領域を形成する工程において、前記第１領域および前記第６領域の各々上に前記第３領域が形成される、請求項８に記載の炭化珪素半導体装置の製造方法。
【請求項１０】
第１の主面と、前記第１の主面と反対側の第２の主面とを有する炭化珪素基板を準備する工程を備え、
前記炭化珪素基板は、第１導電型を有する第１不純物領域と、前記第１不純物領域と接し、かつ前記第１導電型とは異なる第２導電型を有する第２不純物領域と、前記第１導電型を有し、前記第２不純物領域によって前記第１不純物領域から隔てられた第３不純物領域と、前記第２導電型を有し、かつ前記第２不純物領域よりも高い不純物濃度を有する第４不純物領域とを含み、
前記炭化珪素基板の前記第１の主面には、前記第１の主面と連接する側面と、前記側面と連接する底部とを有するトレンチが形成されており、
前記第４不純物領域は、前記トレンチの前記底部と前記第２不純物領域の一部とに対面する第１領域と、前記第２不純物領域に対面する第２領域とを含み、
前記第１不純物領域は、前記トレンチの前記側面と、前記第２不純物領域と、前記第１領域と、前記第２領域とに接する第３領域と、前記第３領域よりも前記第２の主面側に位置し、前記第３領域と電気的に接続され、かつ前記第３領域よりも低い不純物濃度を有する第４領域とを含み、
前記第２の主面に対面する前記第１領域の面は、前記第２の主面に対面する前記第２領域の面よりも、前記第２の主面に対して垂直な方向において前記第２の主面側に位置しており、さらに、
前記トレンチの前記側面において、前記第３領域と、前記第２不純物領域と、前記第３不純物領域とに接するゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記第１の主面側において、前記第３不純物領域と電気的に接続される第１電極を形成する工程と、
前記第２の主面側において、前記第４領域と電気的に接続される第２電極を形成する工程とを備え、
前記第４不純物領域は、前記第１電極と電気的に接続されており、
前記炭化珪素基板を形成する工程は、
エピタキシャル成長により前記第４領域を形成する工程と、
エピタキシャル成長により前記第３領域を前記第４領域上に形成する工程と、
第１注入エネルギーで前記第４領域内にイオン注入を行うことにより、前記第４領域に接する前記第１領域を形成する工程と、
前記第１注入エネルギーよりも低い第２注入エネルギーで前記第３領域内にイオン注入を行うことにより、前記第３領域に接する前記第２領域を形成する工程とを含む、炭化珪素半導体装置の製造方法。
【請求項１１】
前記炭化珪素基板を形成する工程は、エピタキシャル成長により、前記第２領域および前記第３領域の双方に接する前記第２不純物領域を形成する工程をさらに含む、請求項８〜請求項１０のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項１２】
前記第４不純物領域は、前記第２領域から見て、前記第２不純物領域と反対側に位置し、かつ前記第２領域と接する第５領域をさらに含む、請求項８〜請求項１１のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項１３】
前記第２領域の側面は、前記第５領域の側面から前記トレンチの側面に対して突出するように設けられている、請求項１２に記載の炭化珪素半導体装置の製造方法。
【請求項１４】
前記第２領域の側面は、前記第５領域の側面から前記トレンチの側面とは反対側に後退するように設けられている、請求項１２に記載の炭化珪素半導体装置の製造方法。
【請求項１５】
前記第２の主面に対して垂直な方向における、前記第２不純物領域と前記第１領域との間の距離は、０．２μｍ以上２μｍ以下である、請求項８〜請求項１４のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項１６】
前記第２の主面と平行な方向における、前記トレンチの前記側面と前記底部との接点と、前記第１領域の側面との距離は、０．１μｍ以上０．５μｍ以下である、請求項８〜請求項１５のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項１７】
前記第２の主面と平行な方向における、前記第１領域の側面と、前記第２領域の側面との距離は、０．６μｍ以上１．５μｍ以下である、請求項８〜請求項１６のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項１８】
前記第３領域は、イオン注入により形成される、請求項８に記載の炭化珪素半導体装置の製造方法。
【請求項１９】
前記第２不純物領域は、イオン注入により形成される、請求項８〜請求項１０のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素半導体装置およびその製造方法に関し、特定的には、主面にトレンチが形成された炭化珪素半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置の高耐圧化、低損失化、高温環境下での使用などを可能とするため、半導体装置を構成する材料として炭化珪素の採用が進められつつある。炭化珪素は、従来から半導体装置を構成する材料として広く使用されている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。また、炭化珪素を材料として採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。【０００３】
たとえば、特開２００８−１４７２３２号公報（特許文献１）には、炭化珪素からなるトレンチ型のＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）が記載されている。当該ＭＯＳＦＥＴによれば、短チャネル効果によるパンチスルーが発生しないようにチャネル層の厚さを所定の計算式で求められる長さ以上とし、かつベース層の下端は、ゲートトレンチの下端よりもドレイン電極側に位置するように設けられている。【０００４】
また、Y.  Nakano  et  al.,  "690V,  1.00mΩcm2  4H-SiC  Double-Trench  MOSFETs",  Materials  Science  Forum  Vols.  717-720  (2012)  page  1069-1072（非特許文献１）には、スイッチング用のトレンチに隣接して耐圧保持用のトレンチを作成し、耐圧保持用のトレンチの底部をスイッチング用のトレンチの底部よりもドレイン電極側に設けているＭＯＳＦＥＴが記載されている。耐圧保持用のトレンチの下部にはｐ型ベース層を設けられている。【０００５】
さらに、国際公開第２０１３／１５７２５９号（特許文献２）に記載のトレンチ型のＭＯＳＦＥＴによれば、ｐ型領域が、ゲートトレンチの底部に接して設けられている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−１４７２３２号公報
【特許文献２】国際公開第２０１３／１５７２５９号
【非特許文献】
【０００７】
【非特許文献１】Y.  Nakano  et  al.,  "690V,  1.00mΩcm2  4H-SiC  Double-Trench  MOSFETs",  Materials  Science  Forum  Vols.  717-720  (2012)  page  1069-1072
【発明の概要】
【発明が解決しようとする課題】
【０００８】
炭化珪素半導体の半導体層と絶縁体との界面の移動度は、半導体層の不純物濃度が高くなると大幅に減少する。しかしながら、トレンチ型のトランジスタの場合、チャネルを形成する半導体層が、基板の表面ではなく内部に位置するため高い電界にさらされる。そのため、当該半導体層の不純物濃度を十分低くすることができない。【０００９】
特開２００８−１４７２３２号公報に記載のＭＯＳＦＥＴによれば、チャネルを形成する半導体部をｐ型ベース層よりも上に設けることにより、ｐ型ベース層の下部に拡がる空乏層によりチャネルを形成する半導体部に高い電界がかからないようにしている。またY.  Nakano  et  al.,  "690V,  1.00mΩcm2  4H-SiC  Double-Trench  MOSFETs",  Materials  Science  Forum  Vols.  717-720  (2012)  page  1069-1072に記載のＭＯＳＦＥＴによれば、上記構造を作製するために、チャネルを形成するためのトレンチに隣接して耐圧保持用のトレンチを作成し、耐圧保持用のトレンチの下部にｐ型ベース層を設け、チャネルを形成するためのトレンチの底部よりも深い位置に空乏層を形成してチャネルを形成するためのトレンチを保護している。【００１０】
しかしながら、上記各構造は、トレンチに接して形成されるゲート酸化膜と、チャネルを形成する半導体層とを同じ耐圧保持構造によって保護している。そのため、アラバンシェ発生時において、半導体層と同様にゲート酸化膜にも高い電界がかかりゲート酸化膜が破壊される可能性があり、高い信頼性を得ることができなかった。【００１１】
さらに、国際公開第２０１３／１５７２５９号に記載のＭＯＳＦＥＴによれば、トレンチの底部にｐ型領域を形成することにより、トレンチの底部の電界を緩和している。しかしながら、トレンチの側部において電界が集中するため、チャネルを形成する半導体層を十分に保護することが困難であり、高い信頼性を得ることができなかった。【００１２】
本発明の一態様の目的は、高い信頼性を有する炭化珪素半導体装置およびその製造方法を提供することである。
【課題を解決するための手段】
【００１３】
本発明の一態様に係る炭化珪素半導体装置は、炭化珪素基板と、ゲート絶縁膜と、ゲート電極と、第１電極と、第２電極とを備えている。炭化珪素基板は、第１の主面と、第１の主面と反対側の第２の主面とを有する。炭化珪素基板は、第１導電型を有する第１不純物領域と、第１不純物領域と接し、かつ第１導電型とは異なる第２導電型を有する第２不純物領域と、第１導電型を有し、第２不純物領域によって第１不純物領域から隔てられた第３不純物領域と、第２導電型を有し、かつ第２不純物領域よりも高い不純物濃度を有する第４不純物領域とを含む。炭化珪素基板の第１の主面には、第１の主面と連接する側面と、側面と連接する底部とを有するトレンチが形成されている。第４不純物領域は、トレンチの底部と第２不純物領域の一部とに対面する第１領域と、第２不純物領域に対面する第２領域とを含む。第１不純物領域は、トレンチの側面と、第２不純物領域と、第１領域と、第２領域とに接する第３領域と、第３領域よりも第２の主面側に位置し、第３領域と電気的に接続され、かつ第３領域よりも低い不純物濃度を有する第４領域とを含む。第２の主面に対面する第１領域の面は、第２の主面に対面する第２領域の面よりも、第２の主面に対して垂直な方向において第２の主面側に位置している。ゲート絶縁膜は、トレンチの側面において、第３領域と、第２不純物領域と、第３不純物領域とに接する。ゲート電極は、ゲート絶縁膜上に設けられている。第１電極は、第１の主面側において、第３不純物領域と電気的に接続されており、第２電極は、第２の主面側において、第４領域と電気的に接続されている。第４不純物領域は、第１電極と電気的に接続されている。【００１４】
本発明の一態様に係る炭化珪素半導体装置の製造方法は以下の工程を備える。第１の主面と、第１の主面と反対側の第２の主面とを有する炭化珪素基板が準備される。炭化珪素基板は、第１導電型を有する第１不純物領域と、第１不純物領域と接し、かつ第１導電型とは異なる第２導電型を有する第２不純物領域と、第１導電型を有し、第２不純物領域によって第１不純物領域から隔てられた第３不純物領域と、第２導電型を有し、かつ第２不純物領域よりも高い不純物濃度を有する第４不純物領域とを含む。炭化珪素基板の第１の主面には、第１の主面と連接する側面と、側面と連接する底部とを有するトレンチが形成されている。第４不純物領域は、トレンチの底部と第２不純物領域の一部とに対面する第１領域と、第２不純物領域に対面する第２領域とを含む。第１不純物領域は、トレンチの側面と、第２不純物領域と、第１領域と、第２領域とに接する第３領域と、第３領域よりも第２の主面側に位置し、第３領域と電気的に接続され、かつ第３領域よりも低い不純物濃度を有する第４領域とを含む。第２の主面に対面する第１領域の面は、第２の主面に対面する第２領域の面よりも、第２の主面に対して垂直な方向において第２の主面側に位置している。トレンチの側面において、第３領域と、第２不純物領域と、第３不純物領域とに接するゲート絶縁膜が形成される。ゲート絶縁膜上にゲート電極が形成される。第１の主面側において、第３不純物領域と電気的に接続される第１電極が形成される。第２の主面側において、第４領域と電気的に接続される第２電極が形成される。第４不純物領域は、第１電極と電気的に接続されている。
【発明の効果】
【００１５】
本発明の一態様によれば、高い信頼性を有する炭化珪素半導体装置およびその製造方法を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施の形態１に係る炭化珪素半導体装置の構造を概略的に説明するための縦断面模式図である。
【図２】図１の領域ＩＩ−ＩＩにおける横断面模式図である。
【図３】本発明の実施の形態１に係る炭化珪素半導体装置の製造方法を概略的に説明するためのフロー図である。
【図４】本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第１の工程を概略的に説明するための断面模式図である。
【図５】本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第２の工程を概略的に説明するための断面模式図である。
【図６】本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第３の工程を概略的に説明するための断面模式図である。
【図７】本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第４の工程を概略的に説明するための断面模式図である。
【図８】本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第５の工程を概略的に説明するための断面模式図である。
【図９】本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第６の工程を概略的に説明するための断面模式図である。
【図１０】本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第７の工程を概略的に説明するための断面模式図である。
【図１１】本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第８の工程を概略的に説明するための断面模式図である。
【図１２】本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第９の工程を概略的に説明するための断面模式図である。
【図１３】本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第１０の工程を概略的に説明するための断面模式図である。
【図１４】本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の変形例の第１の工程を概略的に説明するための断面模式図である。
【図１５】本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の変形例の第２の工程を概略的に説明するための断面模式図である。
【図１６】本発明の実施の形態２に係る炭化珪素半導体装置の構造を概略的に説明するための断面模式図である。
【図１７】本発明の実施の形態３に係る炭化珪素半導体装置の構造を概略的に説明するための断面模式図である。
【図１８】距離ａと特性オン抵抗との関係および距離ａと耐圧との関係とを示すシミュレーションデータである。
【図１９】距離ｂと特性オン抵抗との関係および距離ａと耐圧との関係とを示すシミュレーションデータである。
【図２０】距離ｃと特性オン抵抗との関係および距離ａと耐圧との関係とを示すシミュレーションデータである。
【図２１】距離ｃが０．８μｍの場合における、距離ｄと特性オン抵抗との関係および距離ａと耐圧との関係とを示すシミュレーションデータである。
【図２２】距離ｃが０．９μｍの場合における、距離ｄと特性オン抵抗との関係および距離ａと耐圧との関係とを示すシミュレーションデータである。
【図２３】距離ｃが０．７μｍの場合における、第２不純物領域の不純物濃度と特性オン抵抗との関係を示すシミュレーションデータである。
【発明を実施するための形態】
【００１７】
［本発明の実施形態の説明］
最初に本発明の実施態様を列記して説明する。
【００１８】
（１）本発明の一態様に係る炭化珪素半導体装置１は、炭化珪素基板１０と、ゲート絶縁膜１５と、ゲート電極２７と、第１電極１６と、第２電極２０とを備えている。炭化珪素基板１０は、第１の主面１０ａと、第１の主面１０ａと反対側の第２の主面１０ｂとを有する。炭化珪素基板１０は、第１導電型を有する第１不純物領域１２と、第１不純物領域１２と接し、かつ第１導電型とは異なる第２導電型を有する第２不純物領域１３と、第１導電型を有し、第２不純物領域１３によって第１不純物領域１２から隔てられた第３不純物領域１４と、第２導電型を有し、かつ第２不純物領域１３よりも高い不純物濃度を有する第４不純物領域１７とを含む。炭化珪素基板１０の第１の主面１０ａには、第１の主面１０ａと連接する側面Ｓ１と、側面Ｓ１と連接する底部Ｂ１とを有するトレンチＴ１が形成されている。第４不純物領域１７は、トレンチＴ１の底部Ｂ１と第２不純物領域１３の一部とに対面する第１領域１７ｃと、第２不純物領域１３に対面する第２領域１７ａとを含む。第１不純物領域１２は、トレンチＴ１の側面Ｓ１と、第２不純物領域１３と、第１領域１７ｃと、第２領域１７ａとに接する第３領域１２ａと、第３領域１２ａよりも第２の主面１０ｂ側に位置し、第３領域１２ａと電気的に接続され、かつ第３領域１２ａよりも低い不純物濃度を有する第４領域１２ｃとを含む。第２の主面１０ｂに対面する第１領域１７ｃの面１７ｃ１は、第２の主面１０ｂに対面する第２領域の面１７ａ１よりも、第２の主面１０ｂに対して垂直な方向において第２の主面１０ｂ側に位置している。ゲート絶縁膜１５は、トレンチＴ１の側面Ｓ１において、第３領域１２ａと、第２不純物領域１３と、第３不純物領域１４とに接する。ゲート電極２７は、ゲート絶縁膜１５上に設けられている。第１電極１６は、第１の主面１０ａ側において、第３不純物領域１４と電気的に接続されており、第２電極２０は、第２の主面１０ｂ側において、第４領域１２ｃと電気的に接続されている。第４不純物領域１７は、第１電極１６と電気的に接続されている。
【００１９】
上記（１）に係る炭化珪素半導体装置によれば、第４不純物領域１７は、トレンチＴ１の底部Ｂ１と第２不純物領域１３の一部とに対面する第１領域１７ｃと、第２不純物領域１３に対面する第２領域１７ａとを含む。第２の主面１０ｂに対面する第１領域１７ｃの面１７ｃ１は、第２の主面１０ｂに対面する第２領域の面１７ａ１よりも、第２の主面１０ｂに対して垂直な方向において第２の主面１０ｂ側に位置している。これにより、第２不純物領域１３が高電界に晒されることを抑制することができる。また第３領域１２ａが第４領域１２ｃよりも高い不純物濃度を有することにより、オン抵抗を低減することができる。さらにトレンチＴ１の底部Ｂ１と第２不純物領域１３の一部とに対面する第１領域１７ｃを設けることにより、トレンチＴ１の側面Ｓ１および底部Ｂ１に接するゲート絶縁膜１５に高い電界がかかり、ゲート絶縁膜１５が劣化または破壊されることを抑制することができる。特に、第２不純物領域１３においてアバランシェが発生する部分をゲート絶縁膜１５から離間させることにより、アバランシェ発生時におけるゲート絶縁膜１５の劣化または破壊を効果的に抑制することができる。結果として、高い信頼性を有する炭化珪素半導体装置を得ることができる。
【００２０】
（２）上記（１）に係る炭化珪素半導体装置において好ましくは、第４不純物領域１７は、第２領域１７ａから見て、第２不純物領域１３と反対側に位置し、かつ第２領域１７ａと接する第５領域１７ｂをさらに含む。これにより、第２不純物領域１３が高電界に晒されることを効果的に抑制することができる。
【００２１】
（３）上記（２）に係る炭化珪素半導体装置において好ましくは、第２領域１７ａの側面１７ａ２は、第５領域１７ｂの側面１７ｂ２からトレンチＴ１の側面Ｓ１に対して突出するように設けられている。これにより、第１領域１７ｃと第５領域１７ｂとにより電界を一旦狭窄した上で、第２領域１７ａで電界をさらに狭窄することにより、第２不純物領域１３に対して直接高い電界がかからないようにすることができる。
【００２２】
（４）上記（２）に係る炭化珪素半導体装置において好ましくは、第２領域１７ａの側面１７ａ２は、第５領域１７ｂの側面１７ｂ２からトレンチＴ１の側面Ｓ１とは反対側に後退するように設けられている。これにより、第１領域１７ｃと第５領域１７ｂとにより電界を一旦狭窄した上で、第２領域１７ａで電界を第１の主面１０ａと平行な方向に広げることにより、第２不純物領域１３にかかる電界の強度を弱めることができる。
【００２３】
（５）上記（１）〜（４）のいずれかに係る炭化珪素半導体装置において好ましくは、第２の主面１０ｂに対して垂直な方向における、第２不純物領域１３と第１領域１７ｃとの間の距離ａは、０．２μｍ以上２μｍ以下である。これにより、高い耐圧を維持しつつ低い特性オン抵抗を有する炭化珪素半導体装置を得ることができる。
【００２４】
（６）上記（１）〜（５）のいずれかに係る炭化珪素半導体装置において好ましくは、第２の主面１０ｂと平行な方向における、トレンチＴ１の側面Ｓ１と底部Ｂ１との接点と、第１領域１７ｃの側面１７ｃ２との距離ｂは、０．１μｍ以上０．５μｍ以下である。これにより、ゲート絶縁膜１５にかかる電界の強度を低く維持しつつ低い特性オン抵抗を有する炭化珪素半導体装置を得ることができる。
【００２５】
（７）上記（１）〜（６）のいずれかに係る炭化珪素半導体装置において好ましくは、第２の主面１０ｂと平行な方向における、第１領域１７ｃの側面１７ｃ２と、第２領域１７ａの側面１７ａ２との距離ｃは、０．６μｍ以上１．５μｍ以下である。これにより、高い耐圧を維持しつつ低い特性オン抵抗を有する炭化珪素半導体装置を得ることができる。
【００２６】
（８）上記（１）〜（７）のいずれかに係る炭化珪素半導体装置において好ましくは、第３領域１２ａの不純物濃度は、１×１０16ｃｍ-3以上４×１０17ｃｍ-3以下である。これにより、低い特性オン抵抗を有する炭化珪素半導体装置を得ることができる。
【００２７】
（９）上記（１）〜（８）のいずれかに係る炭化珪素半導体装置において好ましくは、第２不純物領域１３の不純物濃度は、１×１０15ｃｍ-3以上４×１０17ｃｍ-3以下である。これにより、低い特性オン抵抗を有する炭化珪素半導体装置を得ることができる。
【００２８】
（１０）本発明の一態様に係る炭化珪素半導体装置１の製造方法は以下の工程を備えている。第１の主面１０ａと、第１の主面１０ａと反対側の第２の主面１０ｂとを有する炭化珪素基板１０が準備される。炭化珪素基板１０は、第１導電型を有する第１不純物領域１２と、第１不純物領域１２と接し、かつ第１導電型とは異なる第２導電型を有する第２不純物領域１３と、第１導電型を有し、第２不純物領域１３によって第１不純物領域１２から隔てられた第３不純物領域１４と、第２導電型を有し、かつ第２不純物領域１３よりも高い不純物濃度を有する第４不純物領域１７とを含む。炭化珪素基板１０の第１の主面１０ａには、第１の主面１０ａと連接する側面Ｓ１と、側面Ｓ１と連接する底部Ｂ１とを有するトレンチＴ１が形成されている。第４不純物領域１７は、トレンチＴ１の底部Ｂ１と第２不純物領域１３の一部とに対面する第１領域１７ｃと、第２不純物領域１３に対面する第２領域１７ａとを含む。第１不純物領域１２は、トレンチＴ１の側面Ｓ１と、第２不純物領域１３と、第１領域１７ｃと、第２領域１７ａとに接する第３領域１２ａと、第３領域１２ａよりも第２の主面１０ｂ側に位置し、第３領域１２ａと電気的に接続され、かつ第３領域１２ａよりも低い不純物濃度を有する第４領域１２ｃとを含む。第２の主面１０ｂに対面する第１領域１７ｃの面１７ｃ１は、第２の主面１０ｂに対面する第２領域１７ａの面１７ａ１よりも、第２の主面１０ｂに対して垂直な方向において第２の主面１０ｂ側に位置している。トレンチＴ１の側面Ｓ１において、第３領域１２ａと、第２不純物領域１３と、第３不純物領域１４とに接するゲート絶縁膜１５が形成される。ゲート絶縁膜１５上にゲート電極２７が形成される。第１の主面１０ａ側において、第３不純物領域１４と電気的に接続される第１電極１６が形成される。第２の主面１０ｂ側において、第４領域１２ｃと電気的に接続される第２電極２０が形成される。第４不純物領域１７は、第１電極１６と電気的に接続されている。
【００２９】
上記（１０）に係る炭化珪素半導体装置の製造方法によれば、第４不純物領域１７は、トレンチＴ１の底部Ｂ１と第２不純物領域１３の一部とに対面する第１領域１７ｃと、第２不純物領域１３に対面する第２領域１７ａとを含む。第２の主面１０ｂに対面する第１領域１７ｃの面１７ｃ１は、第２の主面１０ｂに対面する第２領域の面１７ａ１よりも、第２の主面１０ｂに対して垂直な方向において第２の主面１０ｂ側に位置している。これにより、第２不純物領域１３が高電界に晒されることを抑制することができる。またトレンチＴ１の底部Ｂ１と第２不純物領域１３の一部とに対面する第１領域１７ｃを設けることにより、トレンチＴ１の側面Ｓ１および底部Ｂ１に接するゲート絶縁膜１５に高い電界がかかり、ゲート絶縁膜１５が劣化または破壊されることを抑制することができる。特に、ベース領域１３においてアバランシェが発生する部分をゲート絶縁膜１５から離間させることにより、アバランシェ発生時におけるゲート絶縁膜１５の劣化または破壊を効果的に抑制することができる。結果として、高い信頼性を有する炭化珪素半導体装置を得ることができる。
【００３０】
（１１）上記（１０）に係る炭化珪素半導体装置１の製造方法において好ましくは、炭化珪素基板１０を形成する工程は、エピタキシャル成長により第４領域１２ｃを形成する工程と、第４領域１２ｃに対してイオン注入を行うことにより、第１領域１７ｃを形成する工程と、エピタキシャル成長により第１領域１７ｃ上に第３領域１２ａを形成する工程と、第３領域１２ａに対してイオン注入を行うことにより、第２領域１７ａを形成する工程とを含む。これにより、高い不純物濃度を有する第１領域１７ｃと第２領域１７ａとを効果的に形成することができる。
【００３１】
（１２）上記（１１）に係る炭化珪素半導体装置１の製造方法において好ましくは、炭化珪素基板１０を形成する工程は、第４領域１２ｃに対してイオン注入を行うことにより、第１導電型を有し、かつ第４領域１２ｃよりも高い不純物濃度を有する第６領域１２ｂを形成する工程をさらに含む。第３領域１２ａを形成する工程において、第１領域１７ｃおよび第６領域１２ｂの各々上に第３領域１２ａが形成される。これにより、特性オン抵抗を低減することができる。
【００３２】
（１３）上記（１０）に係る炭化珪素半導体装置１の製造方法において好ましくは、炭化珪素基板１０を形成する工程は、エピタキシャル成長により第４領域１２ｃを形成する工程と、エピタキシャル成長により第３領域１２ａを第４領域１２ｃ上に形成する工程と、第１注入エネルギーで第４領域１２ｃ内にイオン注入を行うことにより、第４領域１２ｃに接する第１領域１７ｃを形成する工程と、第１注入エネルギーよりも低い第２注入エネルギーで第３領域１２ａ内にイオン注入を行うことにより、第３領域１２ａに接する第２領域１７ａを形成する工程とを含む。これにより、簡易な方法で、第１領域１７ｃおよび第２領域１７ａを形成することができる。
【００３３】
（１４）上記（１０）〜（１３）のいずれかに係る炭化珪素半導体装置１の製造方法において好ましくは、炭化珪素基板１０を形成する工程は、エピタキシャル成長により、第２領域１７ａおよび第３領域１２ａの双方に接する第２不純物領域１３を形成する工程をさらに含む。これにより、均一な不純物濃度を有する第２不純物領域１３を形成することができる。
【００３４】
（１５）上記（１０）〜（１４）のいずれかに係る炭化珪素半導体装置１の製造方法において好ましくは、第４不純物領域１７は、第２領域１７ａから見て、第２不純物領域１３と反対側に位置し、かつ第２領域１７ａと接する第５領域１７ｂをさらに含む。これにより、第２不純物領域１３が高電界に晒されることを効果的に抑制することができる。
【００３５】
（１６）上記（１５）に係る炭化珪素半導体装置１の製造方法において好ましくは、第２領域１７ａの側面１７ａ２は、第５領域１７ｂの側面１７ｂ２からトレンチＴ１の側面Ｓ１に対して突出するように設けられている。これにより、第１領域１７ｃと第５領域１７ｂとにより電界を一旦狭窄した上で、第２領域１７ａで電界をさらに狭窄することにより、第２不純物領域１３に対して直接高い電界がかからないようにすることができる。
【００３６】
（１７）上記（１５）に係る炭化珪素半導体装置１の製造方法において好ましくは、第２領域１７ａの側面１７ａ２は、第５領域１７ｂの側面１７ｂ２からトレンチＴ１の側面Ｓ１とは反対側に後退するように設けられている。これにより、第１領域１７ｃと第５領域１７ｂとにより電界を一旦狭窄した上で、第２領域１７ａで電界を第１の主面１０ａと平行な方向に広げることにより、第２不純物領域１３にかかる電界の強度を弱めることができる。
【００３７】
（１８）上記（１０）〜（１７）のいずれかに係る炭化珪素半導体装置１の製造方法において好ましくは、第２の主面１０ｂに対して垂直な方向における、第２不純物領域１３と第１領域１７ｃとの間の距離ａは、０．２μｍ以上２μｍ以下である。これにより、高い耐圧を維持しつつ低い特性オン抵抗を有する炭化珪素半導体装置を得ることができる。
【００３８】
（１９）上記（１０）〜（１８）のいずれかに係る炭化珪素半導体装置１の製造方法において好ましくは、第２の主面１０ｂと平行な方向における、トレンチＴ１の側面Ｓ１と底部Ｂ１との接点と、第１領域１７ｃの側面１７ｃ２との距離は、０．１μｍ以上０．５μｍ以下である。これにより、ゲート絶縁膜１５にかかる電界の強度を低く維持しつつ低い特性オン抵抗を有する炭化珪素半導体装置を得ることができる。
【００３９】
（２０）上記（１０）〜（１９）のいずれかに係る炭化珪素半導体装置１の製造方法において好ましくは、第２の主面１０ｂと平行な方向における、第１領域１７ｃの側面１７ｃ２と、第２領域１７ａの側面１７ａ２との距離は、０．６μｍ以上１．５μｍ以下である。これにより、高い耐圧を維持しつつ低い特性オン抵抗を有する炭化珪素半導体装置を得ることができる。
【００４０】
（２１）上記（１０）に係る炭化珪素半導体装置１の製造方法において好ましくは、第３領域１２ａは、イオン注入により形成される。これにより、デバイス作製工程の途中でエピ工程を入れる必要がなくなり工程を簡素化して工期を短縮することができる。
【００４１】
（２２）上記（１０）〜（１３）のいずれかに係る炭化珪素半導体装置１の製造方法において好ましくは、第２不純物領域１３は、イオン注入により形成される。これにより、デバイス作製工程の途中でエピ工程を入れる必要がなくなり工程を簡素化して工期を短縮することができる。
［本発明の実施形態の詳細］
以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。また、本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また、負の指数については、結晶学上、”−”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。
【００４２】
（実施の形態１）
まず、本発明の実施の形態１に係る炭化珪素半導体装置としてのＭＯＳＦＥＴの構成について説明する。
【００４３】
図１を参照して、実施の形態１に係るＭＯＳＦＥＴ１は、炭化珪素基板１０と、ゲート電極２７と、ゲート絶縁膜１５と、層間絶縁膜２１と、ソース電極１６と、ソース配線１９と、ドレイン電極２０と、保護膜２４とを主に有している。炭化珪素基板１０は、第１の主面１０ａと、第１の主面１０ａと反対側の第２の主面１０ｂとを有し、炭化珪素単結晶基板１１と、炭化珪素単結晶基板１１上に設けられた炭化珪素エピタキシャル層５とを主に含む。炭化珪素単結晶基板１１は、炭化珪素基板１０の第２の主面１０ｂを構成し、かつ炭化珪素エピタキシャル層５は、炭化珪素基板１０の第１の主面１０ａを構成する。
【００４４】
炭化珪素単結晶基板１１は、たとえばポリタイプ４Ｈの六方晶炭化珪素単結晶からなる。炭化珪素基板１０の第１の主面１０ａの最大径は、たとえば１５０ｍｍであり、好ましくは１５０ｍｍ以上である。炭化珪素基板１０の第１の主面１０ａは、たとえば｛０００１｝面または｛０００１｝面から８°以下オフした面である。炭化珪素単結晶基板１１の厚みは、たとえば４００μｍである。炭化珪素単結晶基板１１の抵抗率はたとえば０．０１７Ωｃｍである。
【００４５】
炭化珪素エピタキシャル層５は、ドリフト領域１２（第１不純物領域１２）と、ベース領域１３（第２不純物領域１３）と、ソース領域１４（第３不純物領域１４）と、コンタクト領域１８と、埋込領域１７（第４不純物領域１７）と、バッファ層２２とを主に有している。ドリフト領域１２は、窒素などのｎ型を付与するためのｎ型不純物（ドナー）を含むｎ型（第１導電型）の領域である。ドリフト領域１２は、バッファ層２２上に設けられた第４領域１２ｃと、第４領域１２ｃ上に設けられた第６領域１２ｂと、第６領域１２ｂ上に設けられた第３領域１２ａとを有する。第３領域１２ａは、ベース領域１３と接する。第６領域１２ｂは、第３領域１２ａと接し、第３領域１２ａから見てベース領域１３と反対側に位置する。第４領域１２ｃは、第６領域１２ｂと接し、第６領域１２ｂから見て第３領域１２ａと反対側に位置する。バッファ層２２は、たとえば第４領域１２ｃよりも高い不純物濃度を有し、かつ炭化珪素単結晶基板１１と第４領域１２ｃとの間に設けられている。
【００４６】
ベース領域１３（第２不純物領域１３）は、ドリフト領域１２と接するようにドリフト領域１２および埋込領域１７の各々上に設けられている。ベース領域１３は、ｎ型とは異なるｐ型（第２導電型）を有する領域である。ベース領域１３は、たとえばＡｌ（アルミニウム）またはＢ（ホウ素）などのｐ型を付与するためのｐ型不純物（アクセプタ）を含んでいる。好ましくは、ベース領域１３のｐ型不純物の濃度は、１×１０15ｃｍ-3以上４×１０17ｃｍ-3以下であり、より好ましくは３×１０15ｃｍ-3以上３×１０16ｃｍ-3以下であり、さらに好ましくは５×１０15ｃｍ-3以上１×１０16ｃｍ-3以下である。ベース領域１３のｐ型不純物の濃度は、５×１０15ｃｍ-3以上であることが好ましい。ベース領域１３は、たとえばエピタキシャル成長により形成されたエピタキシャル層である。ベース領域１３の厚みは、たとえば０．５μｍ以上１．５μｍ以下である。
【００４７】
ソース領域１４（第３不純物領域１４）は、ベース領域１３によってドリフト領域１２から隔てられるようにベース領域１３上に設けられている。ソース領域１４は、リンなどのｎ型を付与するためのｎ型不純物を含んでおり、ｎ型を有する。ソース領域１４が含むｎ型不純物の濃度は、ドリフト領域１２の第３領域１２ａ、第６領域１２ｂおよび第４領域１２ｃの各々が含むｎ型不純物の濃度よりも高い。ソース領域１４が含むリンなどのｎ型不純物の濃度は、たとえば２×１０18ｃｍ-3以上１×１０19ｃｍ-3以下である。ソース領域１４の厚みは、たとえば０．１μｍ以上０．４μｍ以下である。
【００４８】
コンタクト領域１８は、たとえばアルミニウムまたはホウ素などのｐ型不純物を含むｐ型領域である。コンタクト領域１８は、ソース領域１４およびベース領域１３の各々に挟まれるように、ソース領域１４およびベース領域１３の各々を貫通して埋込領域１７に達するように設けられている。言い換えれば、コンタクト領域１８は、炭化珪素基板１０の第１の主面１０ａと埋込領域１７とを繋ぐように形成されている。コンタクト領域１８が含むｐ型不純物の濃度は、ベース領域１３が含むｐ型不純物の濃度よりも高い。コンタクト領域１８が含むアルミニウムなどのｐ型不純物の濃度は、たとえば２×１０18ｃｍ-3以上１×１０19ｃｍ-3以下である。コンタクト領域１８の厚みは、たとえば０．１μｍ以上１．５μｍ以下である。
【００４９】
炭化珪素基板１０の第１の主面１０ａには、第１の主面１０ａと連接する側面Ｓ１と、側面Ｓ１と連接する底部Ｂ１とを有するトレンチＴ１が形成されている。トレンチＴ１の側面Ｓ１は、ソース領域１４およびベース領域１３の各々を貫通し、ドリフト領域１２の第３領域１２ａに至り、トレンチＴ１の底部Ｂ１は、ドリフト領域１２の第３領域１２ａに位置する。つまり、第３領域１２ａと、ベース領域１３と、ソース領域１４とはトレンチの側面Ｓ１に接し、第３領域１２ａはトレンチＴ１の底部Ｂ１に接する。トレンチＴ１の側面Ｓ１は、炭化珪素基板１０の第１の主面１０ａに対してほぼ垂直な方向に沿って延在しており、かつトレンチＴ１の底部Ｂ１は、炭化珪素基板１０の第１の主面１０ａとほぼ平行である。トレンチＴ１の側面Ｓ１と底部Ｂ１との境界は曲率を有するように形成されていてもよい。トレンチＴ１の深さは、たとえば０．５μｍ以上２．３μｍ以下である。トレンチＴ１の幅は、たとえば０．５μｍ以上３μｍ以下である。
【００５０】
埋込領域１７は、たとえばアルミニウムまたはホウ素などのｐ型不純物を含み、ｐ型を有する。埋込領域１７は、ベース領域１３よりも高い不純物濃度を有する。埋込領域１７は、ソース電極１６と電気的に接続されている。埋込領域１７は、第１領域１７ｃと、第２領域１７ａとを主に含んでいる。埋込領域１７は、第５領域１７ｂを有していてもよい。第１領域１７ｃ、第２領域１７ａおよび第５領域１７ｂの各々が含むアルミニウムなどのｐ型不純物の濃度は、たとえば１×１０18ｃｍ-3以上２×１０19ｃｍ-3以下であり、好ましくは、２×１０18ｃｍ-3以上９×１０18ｃｍ-3以下である。第１領域１７ｃは、トレンチＴ１の底部Ｂ１とベース領域１３の一部とに対面する。第１領域１７ｃは、トレンチＴ１の底部Ｂ１の全面を覆い、かつトレンチＴ１の側面Ｓ１からベース領域１３に向かう方向に沿って延在している。好ましくは、第１領域１７ｃは、ゲート絶縁膜１５と接するベース領域１３におけるチャネル領域ＣＨ全体を覆うように配置されている。炭化珪素基板１０の第２の主面１０ｂと平行な方向に沿って見た場合（図１の視野）において、第１領域１７ｃの幅は、トレンチＴ１の底部Ｂ１の幅よりも大きい。第１領域１７ｃの厚みは、たとえば０．５μｍ以上１．５μｍ以下である。
【００５１】
第２領域１７ａは、ベース領域１３に対面して設けられている。第２領域１７ａは、ベース領域１３と、第２の主面１０ｂとの間に設けられている。第２領域１７ａは、ベース領域１３と直接接していてもよいし、ベース領域１３から離間していてもよい。第２の主面１０ｂと平行な方向において、第２領域１７ａの幅は、コンタクト領域１８の幅よりも大きくてもよい。好ましくは、第２領域１７ａは、コンタクト領域１８と、ベース領域１３とに接して設けられている。第２領域１７ａの厚みは、たとえば０．５μｍ以上１．５μｍ以下である。
【００５２】
第２の主面１０ｂに対面する第１領域１７ｃの面１７ｃ１は、第２の主面１０ｂに対面する第２領域１７ａの面１７ａ１よりも、第２の主面１０ｂに対して垂直な方向において第２の主面１０ｂ側に位置している。言い換えれば、第２の主面１０ｂに対して垂直な方向において、第２の主面１０ｂと第１領域１７ｃの面１７ｃ１との間の距離は、第２の主面１０ｂと第２領域１７ａの面１７ａ１よりも短い。埋込領域１７は、第２領域１７ａから見て、ベース領域１３と反対側に位置し、かつ第２領域１７ａと接する第５領域１７ｂをさらに含むことが好ましい。第５領域１７ｂは、第２領域１７ａとドリフト領域１２の第４領域１２ｃとに挟まれて設けられている。好ましくは、第２領域１７ａの側面１７ａ２は、第５領域１７ｂの側面１７ｂ２からトレンチＴ１の側面Ｓ１とは反対側に後退するように設けられている。第２の主面１０ｂと平行な方向において、第２領域１７ａの幅は、第５領域１７ｂの幅と同じであってもよい。
【００５３】
好ましくは、第２の主面１０ｂに対して垂直な方向における、ベース領域１３と第１領域１７ｃとの間の距離ａは、０．２μｍ以上２μｍ以下である。距離ａは、ベース領域１３と接する第３領域１２ａの厚みと等しい。より好ましくは、距離ａは、０．５μｍ以上０．７μｍ以下である。
【００５４】
好ましくは、第２の主面１０ｂと平行な方向における、トレンチＴ１の側面Ｓ１と底部Ｂ１との接点と、第１領域１７ｃの側面１７ｃ２との距離ｂは、０．１μｍ以上０．５μｍ以下である。距離ｂは、ベース領域１３と対面する第１領域１７ｃの領域の幅と等しい。より好ましくは、距離ｂは、０．２μｍ以上０．４μｍ以下である。
【００５５】
好ましくは、第２の主面１０ｂと平行な方向における、第１領域１７ｃの側面１７ｃ２と、第２領域１７ａの側面１７ａ２との距離ｃは、０．６μｍ以上１．５μｍ以下である。距離ｃは、トレンチＴ１の側面Ｓ１と、第２領域１７ａとに挟まれた第３領域１２ａの幅から、距離ａを引いた値と等しい。より好ましくは、距離ｃは、０．７μｍ以上１μｍ以下である。
【００５６】
好ましくは、第２の主面１０ｂと平行な方向における、第１領域１７ｃの側面１７ｃ２と、第２領域１７ａの側面１７ａ２との距離ｃは、第１領域１７ｃの側面１７ｃ２と、第５領域１７ｂの側面１７ｂ２との距離ｄよりも長い。距離ｄは、第１領域１７ｃと、第５領域１７ｂとに挟まれた第６領域１２ｂの幅に等しい。第２の主面１０ｂと平行な方向における、距離ｄは、たとえば０．５μｍ以上１．５μｍ以下であり、好ましくは０．７μｍ以上１．５μｍ以下であり、さらに好ましくは０．７μｍ以上１．０μｍ以下である。
【００５７】
図２を参照して、平面視（第２の主面１０ｂに対して垂直な方向に沿って見た視野）において、第１領域１７ｃおよび第５領域１７ｂの各々は、たとえば長軸と短軸とを有する長尺状（たとえば長方形）の形状を有する。平面視において、トレンチＴ１の底部Ｂ１は、第１領域１７ｃと重なるように配置されている。トレンチＴ１の底部Ｂ１は、第１領域１７ｃの長軸方向に沿って延在している。埋込領域１７は、第１領域１７ｃと第５領域１７ｂとを繋ぐ接続部１７ｄを含む。接続部１７ｄは、第２の主面１０ｂに対して垂直な方向から見て、第１領域１７ｃの長軸方向の一辺の一部と第５領域１７ｂの長軸方向の一辺の一部とを繋ぐ。接続部１７ｄは、アルミニウムなどのｐ型不純物を含み、ｐ型を有する。平面視において、第６領域１２ｂは、第１領域１７ｃと、第５領域１７ｂと、接続部１７ｄとに囲まれるように配置されている。接続部１７ｄは、第１領域１７ｃの長軸方向に沿って複数配置されていてもよい。接続部１７ｄは、第１領域１７ｃの短辺方向に沿って複数配置されていてもよい。
【００５８】
図１を参照して、ドリフト領域１２の第３領域１２ａは、トレンチＴ１の側面Ｓ１と、ベース領域１３と、第１領域１７ｃと、第２領域１７ａとに接する。ドリフト領域１２の第４領域１２ｃは、第３領域１２ａよりも第２の主面１０ｂ側に位置し、第３領域１２ａと電気的に接続され、かつ第３領域１２ａよりも低い不純物濃度を有する。ドリフト領域１２の第６領域１２ｂは、第２の主面１０ｂに垂直な方向において第３領域１２ａおよび第４領域１２ｃに挟まれて配置されており、かつ第２の主面１０ｂに平行な方向において第１領域１７ｃおよび第５領域１７ｂに挟まれて配置されている。第６領域１２ｂが含むｎ型不純物の濃度は、第４領域１２ｃが含むｎ型不純物の濃度よりも高いことが好ましい。好ましくは、第３領域１２ａおよび第６領域１２ｂの各々の不純物濃度は、１×１０16ｃｍ-3以上４×１０17ｃｍ-3以下であり、より好ましくは、２×１０16ｃｍ-3以上２×１０17ｃｍ-3以下である。第６領域１２ｂの厚みは、たとえば０．４μｍ以上１．５μｍ以下である。第３領域１２ａの厚みは、たとえば０．２μｍ以上１．０μｍ以下である。
【００５９】
第４領域１２ｃが含む窒素などの不純物の濃度および第４領域１２ｃの厚みは、耐圧によって変化する。耐圧が１２００Ｖの場合、第４領域１２ｃの厚みは、たとえば１０μｍ程度であり、かつ第４領域１２ｃが含む窒素濃度は１×１０16ｃｍ-3程度である。また耐圧が１７００Ｖの場合、第４領域１２ｃの厚みは、たとえば２０μｍ程度であり、かつ第４領域１２ｃが含む窒素濃度は５×１０15ｃｍ-3程度である。さらに耐圧が３３００Ｖの場合、第４領域１２ｃの厚みは、たとえば３０μｍ程度であり、かつ第４領域１２ｃが含む窒素濃度は３×１０15ｃｍ-3程度である。
【００６０】
好ましくは、バッファ層２２が含む窒素などのｎ型不純物の濃度は、炭化珪素単結晶基板１１が含む窒素などのｎ型不純物の濃度よりも低い。炭化珪素単結晶基板１１が含む窒素などのｎ型不純物の濃度は、たとえば５×１０18ｃｍ-3以上９×１０18ｃｍ-3以下である。バッファ層２２が含む窒素などのｎ型不純物の濃度は、たとえば１×１０18ｃｍ-3以上２×１０18ｃｍ-3以下である。なお上記各不純物領域に含まれている不純物の元素および濃度は、たとえばＳＣＭ（Ｓｃａｎｎｉｎｇ  Ｃａｐａｃｉｔａｎｃｅ  Ｍｉｃｒｏｓｃｏｐｅ）またはＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）などにより測定可能である。
【００６１】
ゲート絶縁膜１５は、たとえば二酸化珪素からなり、トレンチＴ１の側面Ｓ１と、底部Ｂ１とに接するように設けられている。ゲート絶縁膜１５は、トレンチＴ１の側面Ｓ１において、第３領域１２ａと、ベース領域１３と、ソース領域１４とに接し、トレンチＴ１の底部Ｂ１において、第３領域１２ａと接する。ゲート絶縁膜１５に接するベース領域１３にチャネル領域ＣＨが形成可能に構成されている。ゲート絶縁膜１５の厚みは、たとえば５０ｎｍ以上１５０ｎｍ以下である。
【００６２】
ゲート電極２７は、ゲート絶縁膜１５上に設けられている。ゲート電極２７は、ゲート絶縁膜１５に接触して配置され、ゲート絶縁膜１５により形成される溝を埋めるように設けられている。ゲート電極２７は、第１の主面１０ａに対向する位置に設けられていてもよい。ゲート電極２７は、たとえば不純物がドーピングされたポリシリコンなどの導電体からなっている。
【００６３】
ソース電極１６は、たとえばＮｉとＴｉとを含む材料からなる。ソース電極１６は、炭化珪素基板１０の第１の主面１０ａ側においてソース領域１４と電気的に接続されている。好ましくは、ソース電極１６は、コンタクト領域１８と接する。ソース電極１６は、ソース領域１４とオーミック接合している合金層を含む。合金層は、たとえばソース電極１６が含む金属とのシリサイドである。好ましくは、ソース電極１６は、Ｔｉと、Ａｌと、Ｓｉを含む材料からなる。
【００６４】
層間絶縁膜２１は、炭化珪素基板１０の第１の主面１０ａに対向する位置に設けられている。具体的には、層間絶縁膜２１は、ゲート電極２７を覆うようにゲート電極２７およびゲート絶縁膜１５の各々に接して設けられている。層間絶縁膜２１は、たとえばＴＥＯＳ（Ｔｅｔｒａ  Ｅｔｈｙｌ  Ｏｒｔｈｏ  Ｓｉｌｉｃａｔｅ）酸化膜と、ＰＳＧ（Ｐｈｏｓｐｈｏｒｕｓ  Ｓｉｌｉｃｏｎ  Ｇｌａｓｓ）とを含む。層間絶縁膜２１は、ゲート電極２７とソース電極１６とを電気的に絶縁している。ソース配線１９は、層間絶縁膜２１を覆い、かつソース電極１６に接するように設けられている。ソース配線１９は、ソース電極１６を介してソース領域１４と電気的に接続されている。ソース配線１９は、たとえばＡｌＳｉＣｕを含む材料からなる。保護膜２４は、ソース配線１９を覆うように、ソース配線１９上に設けられている。保護膜２４は、たとえば窒化膜とポリイミドとを含む。
【００６５】
ドレイン電極２０は、炭化珪素基板１０の第２の主面１０ｂに接して設けられている。ドレイン電極２０は、第２の主面１０ｂ側において、第４領域１２ｃと電気的に接続されている。ドレイン電極２０は、たとえばＮｉＳｉ（ニッケルシリサイド）など、ｎ型の炭化珪素単結晶基板１１とオーミック接合可能な材料からなっている。これにより、ドレイン電極２０は炭化珪素単結晶基板１１と電気的に接続されている。
【００６６】
次に、実施の形態１に係るＭＯＳＦＥＴ１の動作について説明する。図１を参照して、ゲート電極２７に印加された電圧が閾値電圧未満の状態、すなわちオフ状態では、ソース電極１６とドレイン電極２０との間に電圧が印加されても、ベース領域１３と第１不純物領域１２との間に形成されるｐｎ接合が逆バイアスとなり、非導通状態となる。一方、ゲート電極２７に閾値電圧以上の電圧が印加されると、ベース領域１３のゲート絶縁膜１５と接触する付近であるチャネル領域ＣＨにおいて反転層が形成される。その結果、ソース領域１４と第１不純物領域１２とが電気的に接続され、ソース電極１６とドレイン電極２０との間に電流が流れる。以上のようにして、ＭＯＳＦＥＴ１は動作する。
【００６７】
次に、実施の形態１に係る炭化珪素半導体装置としてのＭＯＳＦＥＴ１の製造方法について説明する。
【００６８】
図４を参照して、たとえば改良レーリー法により成長させた炭化珪素単結晶インゴットをスライスして基板を切り出し、基板の表面に対して鏡面研磨を行うことにより、炭化珪素単結晶基板１１が準備される。炭化珪素単結晶基板１１は、たとえばポリタイプ４Ｈの六方晶炭化珪素である。炭化珪素単結晶基板１１の主面の直径はたとえば１５０ｍｍであり、厚みはたとえば４００μｍである。炭化珪素単結晶基板１１の主面は、たとえば｛０００１｝面または｛０００１｝面から８°以下程度オフした面である。
【００６９】
次に、第１のｎ型エピタキシャル層形成工程（Ｓ１０：図３）が実施される。たとえば、炭化珪素単結晶基板１１上に、水素を含むキャリアガスと、シラン、プロパンを含む原料ガスと、窒素を含むドーパントガスが供給され、１００ｍｂａｒ（１０ｋＰａ）の圧力下、炭化珪素単結晶基板１１が、たとえば１５５０℃程度に加熱される。これにより、図５に示すように、ｎ型を有する炭化珪素エピタキシャル層が炭化珪素単結晶基板１１上に形成される。炭化珪素エピタキシャル層は、炭化珪素単結晶基板１１に形成されたバッファ層２２と、バッファ層２２上に形成された第４領域１２ｃとを有する。第４領域１２ｃには窒素がドーピングされており、窒素の濃度は、たとえば８．０×１０15ｃｍ-3である。第４領域１２ｃの厚みは、たとえば１０μｍである。
【００７０】
次に、第１のｐ型不純物イオン注入工程（Ｓ２０：図３）が実施される。具体的には、図６を参照して、炭化珪素エピタキシャル層５の第４領域１２ｃ上にイオン注入マスク４１が形成される。イオン注入マスク４１は、ＴＥＯＳ酸化膜を含む材料からなり、イオン注入マスク４１の厚みは、たとえば１．６μｍである。次に、ＣＨＦ3およびＯ2を用いてイオン注入マスク４１に対してＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）エッチングが行われる。これにより、イオン注入が行われる予定の部分上に、たとえば８０ｎｍ程度のスルー膜（図６におけるイオン注入マスク４１の薄い領域）が残される。次に、スルー膜を有するイオン注入マスク４１を用いて、炭化珪素エピタキシャル層５の第４領域１２ｃに対してイオン注入が実施される。たとえばＡｌ（アルミニウム）イオンが、スルー膜を通して炭化珪素エピタキシャル層５内に対して矢印の方向にイオン注入されることにより、ｐ型を有し、かつベース領域１３よりも高い不純物濃度を有する、第１領域１７ｃと第５領域１７ｂとが形成される（図７参照）。第１領域１７ｃおよび第５領域１７ｂの各々が含むアルミニウムなどのｐ型不純物の濃度は、たとえば２×１０18ｃｍ-3以上９×１０18ｃｍ-3以下である。第１領域１７ｃおよび第５領域１７ｂの各々の厚みは、たとえば０．５μｍ以上１．５μｍ以下である。
【００７１】
次に、第１のｎ型不純物イオン注入工程（Ｓ３０：図３）が実施される。具体的には、イオン注入マスク４１が除去された後、たとえば８０ｎｍの厚みを有するスルー膜４２が、第１領域１７ｃと、第５領域１７ｂと、第４領域１２ｃとに接して形成される。次に、スルー膜４２上から矢印の方向に、第１領域１７ｃと、第５領域１７ｂと、第４領域１２ｃとに対して、たとえば窒素イオンが注入される。これにより、断面視において、第１領域１７ｃと、第５領域１７ｂとに挟まれた領域に、ｎ型を有し、かつ第４領域１２ｃよりも高い不純物濃度を有する第６領域１２ｂが形成される。第６領域１２ｂが含む窒素などのｎ型不純物の濃度は、たとえば１×１０16ｃｍ-3以上７×１０16ｃｍ-3以下である。第６領域１２ｂの厚みは、たとえば０．５μｍ以上１．０μｍ以下である（図８参照）。次に、第１領域１７ｃと、第５領域１７ｂと、第６領域１２ｂとの上に形成されたスルー膜４２が除去される。
【００７２】
次に、第２のｎ型エピタキシャル層形成工程（Ｓ４０：図３）が実施される。具体的には、たとえば窒素などのｎ型不純物がドーピングされながら、第３領域１２ａがエピタキシャル成長により形成される。第３領域１２ａが含む窒素などのｎ型不純物の濃度は、たとえば１×１０16ｃｍ-3以上７×１０16ｃｍ-3以下である。第３領域１２ａは、第１領域１７ｃと、第５領域１７ｂと、第６領域１２ｂとに接するように形成される。第３領域１２ａの厚みは、たとえば０．３μｍ以上１．０μｍ以下である。なお、第３領域１２ａは、たとえば第４領域１２ｃなどの炭化珪素エピタキシャル領域に対して、たとえば窒素またはリンなどのｎ型不純物がイオン注入されることにより形成されてもよい。
【００７３】
次に、第２のｐ型不純物イオン注入工程（Ｓ５０：図３）が実施される。炭化珪素エピタキシャル層５の第３領域１２ａの一部に対してイオン注入が実施される。たとえばアルミニウムなどのｐ型不純物が第３領域１２ａの一部に対してイオン注入されることにより、第５領域１７ｂと接し、かつｐ型を有する第２領域１７ａが形成される（図９参照）。第２領域１７ａが含むアルミニウムなどのｐ型不純物の濃度は、たとえば２×１０18ｃｍ-3以上９×１０18ｃｍ-3以下である。第２領域１７ａの厚みは、たとえば０．５μｍ以上１．０μｍ以下である。
【００７４】
次に、ｐ型エピタキシャル層形成工程（Ｓ６０：図３）が実施される。具体的には、たとえばアルミニウムなどのｐ型不純物がドーピングされながら、ベース領域１３がエピタキシャル成長により形成される。ベース領域１３が含むアルミニウムなどのｐ型不純物の濃度は、たとえば５×１０15ｃｍ-3以上１×１０17ｃｍ-3以下である。ベース領域１３は、第２領域１７ａおよび第３領域１２ａの双方に接するように形成される（図１０参照）。ベース領域１３の厚みは、たとえば０．５μｍ以上１．５μｍ以下である。なお、ベース領域１３は、たとえば第４領域１２ｃまたは第３領域１２ａなどの炭化珪素エピタキシャル層に対して、アルミニウムなどのｐ型不純物がイオン注入されることにより形成されてもよい。
【００７５】
次に、第３のｎ型不純物イオン注入工程（Ｓ７０：図３）が実施される。具体的には、炭化珪素エピタキシャル層５のベース領域１３に対してイオン注入が実施される。たとえばリンなどのｎ型不純物が、矢印の方向に炭化珪素エピタキシャル層５のベース領域１３内にイオン注入されることにより、ｎ型を有するソース領域１４が形成される。ｎ型不純物のイオン注入は、ベース領域１３上に形成されたスルー膜４３を用いて行われてもよい。
【００７６】
次に、第３のｐ型不純物イオン注入工程（Ｓ８０：図３）が実施される。具体的には、ベース領域１３およびソース領域１４上にイオン注入マスクが形成される。イオン注入マスクは、たとえば酸化膜を含む材料からなる。次に、炭化珪素エピタキシャル層５のベース領域１３およびソース領域１４に対してイオン注入が実施される。たとえばアルミニウムイオンが、第２領域１７ａに達する深さまで、ベース領域１３およびソース領域１４に対して注入される。これにより、ソース領域１４およびベース領域１３の各々に挟まれ、炭化珪素基板１０の第１の主面１０ａと第２領域１７ａとを繋ぐように形成され、かつ導電型がｐ型のコンタクト領域１８が形成される（図１１参照）。
【００７７】
次に、活性化アニール工程が実施される。イオン注入マスクが、炭化珪素基板１０の第１の主面１０ａから除去された後、炭化珪素基板１０の第１の主面１０ａが保護膜４３により覆われる。次に、炭化珪素基板１０が、アルゴン雰囲気中において、たとえば１６００℃以上１７５０℃以下の温度で５分以上３０分以下程度加熱される。これにより、ベース領域１３が含んでいるアルミニウムなどのｐ型不純物と、ソース領域１４が含んでいるリンなどのｎ型不純物と、コンタクト領域１８が含むアルミニウムなどのｐ型不純物と、第６領域１２ｂが含む窒素などのｎ型不純物と、埋込領域１７が含むアルミニウムなどのｐ型不純物とが活性化される。
【００７８】
次に、トレンチ形成工程（Ｓ９０：図３）が実施される。図１２を参照して、ソース領域１４およびコンタクト領域１８上にエッチングマスク４４が形成される。エッチングマスク４４、たとえばＴＥＯＳ酸化膜を含む材料からなり、エッチングマスク４４の厚みはたとえば１．６μｍである。次に、ＣＨＦ3およびＯ2を用いて、トレンチＴ１が形成される領域上のエッチングマスク４４に対してＲＦエッチングが行われるによりエッチングマスク４４に開口が形成される。次に、トレンチＴ１が形成される領域上に開口が形成されたエッチングマスク４４を用いて、炭化珪素基板１０に対してエッチングが行われる。たとえば、ＳＦ6およびＯ2を用いて、炭化珪素基板１０に対してＥＣＲ（Ｅｌｅｃｔｒｏｎ  Ｃｙｃｌｏｔｒｏｎ  Ｒｅｓｏｎａｎｃｅ）プラズマエッチングが行われる。これにより、炭化珪素基板１０の第１の主面１０ａに連接する側面Ｓ１と、側面Ｓ１と連接する底部Ｂ１とを有するトレンチＴ１が形成される。ソース領域１４と、ベース領域１３と、第３領域１２ａとはトレンチＴ１の側面Ｓ１に露出し、かつ第３領域１２ａはトレンチＴ１の底部Ｂ１に露出する。トレンチＴ１の深さは、たとえば０．５μｍ以上２．３μｍ以下である。トレンチＴ１の幅は、たとえば０．５μｍ以上３μｍ以下である。
【００７９】
以上により、第１の主面１０ａと、第１の主面１０ａと反対側の第２の主面１０ｂとを有する炭化珪素基板１０が準備される。炭化珪素基板１０は、ｎ型を有するドリフト領域１２と、ドリフト領域１２と接し、かつｎ型とは異なるｐ型を有するベース領域１３と、ｎ型を有し、ベース領域１３によってドリフト領域１２から隔てられたソース領域１４と、ｐ型を有し、かつベース領域１３よりも高い不純物濃度を有する埋込領域１７とを含む。炭化珪素基板１０の第１の主面１０ａには、第１の主面１０ａと連接する側面Ｓ１と、側面Ｓ１と連接する底部Ｂ１とを有するトレンチＴ１が形成されている。埋込領域１７は、トレンチＴ１の底部Ｂ１とベース領域１３の一部とに対面する第１領域１７ｃと、ベース領域１３に対面する第２領域１７ａとを含む。ドリフト領域１２は、トレンチＴ１の側面Ｓ１と、ベース領域１３と、第１領域１７ｃと、第２領域１７ａとに接する第３領域１２ａと、第３領域１２ａよりも第２の主面１０ｂ側に位置し、第３領域１２ａと電気的に接続され、かつ第３領域１２ａよりも低い不純物濃度を有する第４領域１２ｃとを含む。第２の主面１０ｂに対面する第１領域１７ｃの面１７ｃ１は、第２の主面１０ｂに対面する第２領域１７ａの面１７ａ１よりも、第２の主面１０ｂに対して垂直な方向において第２の主面１０ｂ側に位置している。
【００８０】
埋込領域１７は、第２領域１７ａから見て、ベース領域１３と反対側に位置し、かつ第２領域１７ａと接する第５領域１７ｂをさらに含む。第２領域１７ａの側面１７ａ２は、第５領域１７ｂの側面１７ｂ２からトレンチＴ１の側面Ｓ１とは反対側に後退するように設けられている。第２の主面１０ｂに対して垂直な方向における、ベース領域１３と第１領域１７ｃとの間の距離ａは、０．５μｍ以上２μｍ以下である。第２の主面１０ｂと平行な方向における、トレンチＴ１の側面Ｓ１と底部Ｂ１との接点と、第１領域１７ｃの側面１７ｃ２との距離ｂは、０．１μｍ以上０．５μｍ以下である。第２の主面１０ｂと平行な方向における、第１領域１７ｃの側面１７ｃ２と、第２領域１７ａの側面１７ａ２との距離ｃは、０．６μｍ以上１．５μｍ以下である。
【００８１】
次に、ゲート絶縁膜形成工程（Ｓ１００：図３）が実施される。具体的には、マスク４４が除去された後、第１の主面１０ａにトレンチＴ１が形成された炭化珪素基板１０が加熱炉内に配置される。加熱炉に対して酸素を導入し、たとえば１１００℃以上１３００℃以下の温度で炭化珪素基板１０をドライ酸化することにより、トレンチＴ１の側面Ｓ１および底部Ｂ１に接するゲート絶縁膜１５が形成される（図１３参照）。ゲート絶縁膜１５は、トレンチＴ１の側面Ｓ１において、第３領域１２ａと、ベース領域１３と、ソース領域１４とに接し、かつ前記トレンチＴ１の底部Ｂ１において第３領域１２ａと接する。ゲート絶縁膜１５は、第１の主面１０ａにおいてソース領域１４と、コンタクト領域１８とに接する。ゲート絶縁膜１５の厚みは、たとえば５０ｎｍ以上１５０ｎｍ以下である。なお、ゲート絶縁膜１５は、堆積酸化膜であってもよい。
【００８２】
次に、ＮＯアニール工程が実施される。具体的には、窒素を含む雰囲気中において第１の主面１０ａにおいてゲート絶縁膜１５が形成された炭化珪素基板１０が、たとえば１１００℃以上１３００℃以下の温度で熱処理される。窒素を含む気体とは、たとえば窒素で１０％希釈された一酸化二窒素などである。好ましくは、ゲート絶縁膜１５が形成された炭化珪素基板１０が、窒素を含む気体中においてたとえば３０分以上３６０分以下の間保持される。
【００８３】
次に、ゲート電極形成工程（Ｓ１１０：図３）が実施される。具体的には、ゲート絶縁膜１５により形成された溝を埋めるようにゲート絶縁膜１５上にゲート電極２７が形成される。ゲート電極２７は、たとえば不純物を含むポリシリコンを含む材料からなる。次に、ゲート電極２７を覆うように層間絶縁膜２１が形成される。層間絶縁膜２１は、たとえばＴＥＯＳ酸化膜と、ＰＳＧとを含む。
【００８４】
次に、ソース電極形成工程（Ｓ１２０：図３）が実施される。具体的には、ソース電極１６が形成される予定の領域において層間絶縁膜２１およびゲート絶縁膜１５が除去されることにより、ソース領域１４およびコンタクト領域１８の各々が、層間絶縁膜２１から露出する。次に、ソース電極１６が、炭化珪素基板１０の第１の主面１０ａにおいて、ソース領域１４およびコンタクト領域１８の双方と接するように、たとえばスパッタリングにより形成される。ソース電極１６は、たとえばＮｉおよびＴｉを含む。ソース電極１６は、ＴｉＡｌＳｉを含む材料から構成されていてもよい。次に、炭化珪素基板１０の第１の主面１０ａにおいて、ソース領域１４およびコンタクト領域１８の各々に接して設けられたソース電極１６が形成された炭化珪素基板１０に対して、たとえば９００℃以上１１００℃以下のＲＴＡ(Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ)が２分程度実施される。これにより、ソース電極１６の少なくとも一部が、炭化珪素基板が含む珪素と反応してシリサイド化する。これにより、ソース領域１４とオーミック接合するソース電極１６が形成される。好ましくは、ソース電極１６は、ソース領域１４およびコンタクト領域１８の各々とオーミック接合する。以上のように、第１の主面１０ａ側において、ソース領域１４と電気的に接続されるソース電極１６が形成される。埋込領域１７は、ソース電極１６と電気的に接続される。
【００８５】
図１を参照して、ソース電極１６に接し、かつ層間絶縁膜２１を覆うようにソース配線１９が形成される。ソース配線１９は、好ましくはＡｌを含む材料からなり、たとえばＡｌＳｉＣｕを含む材料からなる。次に、ソース配線１９を覆うように保護膜２４が形成される。保護膜２４は、たとえば窒化膜とポリイミドとを含む材料からなる。
【００８６】
次に、ドレイン電極形成工程（Ｓ１３０：図３）が実施される。具体的には、炭化珪素基板１０の第２の主面１０ｂと接して、たとえばＮｉＳｉからなるドレイン電極２０が形成される。ドレイン電極２０は、たとえばＴｉＡｌＳｉなどであっても構わない。ドレイン電極２０の形成は、好ましくはスパッタリング法により実施されるが、蒸着により実施されても構わない。当該ドレイン電極２０が形成された後、当該ドレイン電極２０がたとえばレーザーアニールにより加熱される。これにより、当該ドレイン電極２０の少なくとも一部がシリサイド化し、炭化珪素単結晶基板１１とオーミック接合し、第２の主面１０ｂ側において、第４領域１２ｃと電気的に接続されるドレイン電極２０が形成される。以上のように、図１に示すＭＯＳＦＥＴ１が製造される。
【００８７】
次に、実施の形態１に係る炭化珪素半導体装置としてのＭＯＳＦＥＴ１の製造方法の変形例について説明する。
【００８８】
図４を参照して、たとえば改良レーリー法により成長させた炭化珪素単結晶インゴットをスライスして基板を切り出し、基板の表面に対して鏡面研磨を行うことにより、炭化珪素単結晶基板１１が準備される。炭化珪素単結晶基板１１は、たとえばポリタイプ４Ｈの六方晶炭化珪素である。炭化珪素単結晶基板１１の主面の直径はたとえば１５０ｍｍであり、厚みはたとえば４００μｍである。炭化珪素単結晶基板１１の主面は、たとえば｛０００１｝面または｛０００１｝面から８°以下程度オフした面である。
【００８９】
次に、第１のｎ型エピタキシャル層形成工程が実施される。たとえば、炭化珪素単結晶基板１１上に、水素を含むキャリアガスと、シラン、プロパンを含む原料ガスと、窒素を含むドーパントガスが供給され、１００ｍｂａｒ（１０ｋＰａ）の圧力下、炭化珪素単結晶基板１１が、たとえば１５５０℃程度に加熱される。これにより、図５に示すように、ｎ型を有する炭化珪素エピタキシャル層が炭化珪素単結晶基板１１上に形成される。炭化珪素エピタキシャル層は、炭化珪素単結晶基板１１に形成されたバッファ層２２と、バッファ層２２上に形成された第４領域１２ｃとを有する。第４領域１２ｃには窒素がドーピングされており、窒素の濃度は、たとえば８．０×１０15ｃｍ-3である。第４領域１２ｃの厚みは、たとえば１０μｍである。以上のように、エピタキシャル成長により第４領域１２ｃがバッファ層２２上に形成される。
【００９０】
次に、第２のｎ型エピタキシャル層形成工程が実施される。具体的には、たとえば窒素などのｎ型不純物がドーピングされながら、第４領域１２ｃを覆うように第３領域１２ａがエピタキシャル成長により形成される。第３領域１２ａが含む窒素などのｎ型不純物の濃度は、たとえば１×１０16ｃｍ-3以上７×１０16ｃｍ-3以下である。第３領域１２ａは、第４領域１２ｃに接するように形成される。第３領域１２ａの厚みは、たとえば０．３μｍ以上１．０μｍ以下である。以上のように、エピタキシャル成長により第３領域１２ａが第４領域１２ｃ上に形成される（図１４参照）。
【００９１】
次に、ｐ型不純物イオン注入工程が実施される。具体的には、第３領域１２ａ上にイオン注入マスク（図示せず）が形成される。当該イオン注入マスクを用いて、炭化珪素エピタキシャル層５の第４領域１２ｃに対してイオン注入が実施される。たとえばアルミニウムイオンが、第１注入エネルギーで第４領域１２ｃ内にイオン注入されることにより、第４領域１２ｃに接する第１領域１７ｃと第５領域１７ｂとが形成される。次に、第２領域１７ａが形成される予定の領域上に開口を有するイオン注入マスク（図示せず）が第３領域１２ａ上に形成される。当該イオン注入マスクを用いて、第３領域１２ａに対してイオン注入が実施される。たとえばアルミニウムイオンが、第１注入エネルギーよりも低い第２注入エネルギーで第３領域１２ａ内にイオン注入を行われることにより、第５領域１７ｂと、第３領域１２ａとに接する第２領域１７ａが形成される（図１５参照）。第１注入エネルギーおよび第２注入エネルギーは、たとえば、それぞれ９００ｋｅＶおよび７００ｋｅＶである。なお、上記では、第１領域１７ｃが形成された後に第２領域１７ａが形成される場合について説明したが、第２領域１７ａが形成された後に第１領域１７ｃが形成されてもよい。
【００９２】
次に、第２領域１７ａと、第３領域１２ａとに接してベース領域１３がエピタキシャル成長により形成される（図１０参照）。以降の工程は、上記で説明した工程と同様である。
【００９３】
次に、実施の形態１に係る炭化珪素半導体装置としてのＭＯＳＦＥＴ１およびその製造方法の作用効果について説明する。
【００９４】
実施の形態１に係るＭＯＳＦＥＴ１によれば、埋込領域１７は、トレンチＴ１の底部Ｂ１とベース領域１３の一部とに対面する第１領域１７ｃと、ベース領域１３に対面する第２領域１７ａとを含む。第２の主面１０ｂに対面する第１領域１７ｃの面１７ｃ１は、第２の主面１０ｂに対面する第２領域の面１７ａ１よりも、第２の主面１０ｂに対して垂直な方向において第２の主面１０ｂ側に位置している。これにより、ベース領域１３が高電界に晒されることを抑制することができる。また第３領域１２ａが第４領域１２ｃよりも高い不純物濃度を有することにより、オン抵抗を低減することができる。さらにトレンチＴ１の底部Ｂ１とベース領域１３の一部とに対面する第１領域１７ｃを設けることにより、トレンチＴ１の側面Ｓ１および底部Ｂ１に接するゲート絶縁膜１５に高い電界がかかり、ゲート絶縁膜１５が劣化または破壊されることを抑制することができる。特に、ベース領域１３においてアバランシェが発生する部分をゲート絶縁膜１５から離間させることにより、アバランシェ発生時におけるゲート絶縁膜１５の劣化または破壊を効果的に抑制することができる。結果として、高い信頼性を有するＭＯＳＦＥＴ１を得ることができる。
【００９５】
また実施の形態１に係るＭＯＳＦＥＴ１によれば、埋込領域１７は、第２領域１７ａから見て、ベース領域１３と反対側に位置し、かつ第２領域１７ａと接する第５領域１７ｂをさらに含む。これにより、ベース領域１３が高電界に晒されることを効果的に抑制することができる。
【００９６】
さらに実施の形態１に係るＭＯＳＦＥＴ１によれば、第２領域１７ａの側面１７ａ２は、第５領域１７ｂの側面１７ｂ２からトレンチＴ１の側面Ｓ１とは反対側に後退するように設けられている。これにより、第１領域１７ｃと第５領域１７ｂとにより電界を一旦狭窄した上で、第２領域１７ａで電界を第１の主面１０ａと平行な方向に広げることにより、ベース領域１３にかかる電界の強度を弱めることができる。
【００９７】
さらに実施の形態１に係るＭＯＳＦＥＴ１によれば、第２の主面１０ｂに対して垂直な方向における、ベース領域１３と第１領域１７ｃとの間の距離ａは０．２μｍ以上２μｍ以下である。これにより、高い耐圧を維持しつつ低い特性オン抵抗を有するＭＯＳＦＥＴ１を得ることができる。
【００９８】
さらに実施の形態１に係るＭＯＳＦＥＴ１によれば、第２の主面１０ｂと平行な方向における、トレンチＴ１の側面Ｓ１と底部Ｂ１との接点と、第１領域１７ｃの側面１７ｃ２との距離ｂは、０．１μｍ以上０．５μｍ以下である。これにより、ゲート絶縁膜１５にかかる電界の強度を低く維持しつつ低い特性オン抵抗を有する炭ＭＯＳＦＥＴ１を得ることができる。
【００９９】
さらに実施の形態１に係るＭＯＳＦＥＴ１によれば、第２の主面１０ｂと平行な方向における、第１領域１７ｃの側面１７ｃ２と、第２領域１７ａの側面１７ａ２との距離ｃは０．６μｍ以上１．５μｍ以下である。これにより、高い耐圧を維持しつつ低い特性オン抵抗を有するＭＯＳＦＥＴ１を得ることができる。
【０１００】
さらに実施の形態１に係るＭＯＳＦＥＴ１によれば、第３領域１２ａの不純物濃度は、１×１０16ｃｍ-3以上４×１０17ｃｍ-3以下である。これにより、低い特性オン抵抗を有するＭＯＳＦＥＴ１を得ることができる。
【０１０１】
さらに実施の形態１に係るＭＯＳＦＥＴ１によれば、ベース領域１３の不純物濃度は、１×１０15ｃｍ-3以上４×１０17ｃｍ-3以下である。これにより、これにより、低い特性オン抵抗を有するＭＯＳＦＥＴ１を得ることができる。
【０１０２】
実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、埋込領域１７は、トレンチＴ１の底部Ｂ１とベース領域１３の一部とに対面する第１領域１７ｃと、ベース領域１３に対面する第２領域１７ａとを含む。第２の主面１０ｂに対面する第１領域１７ｃの面１７ｃ１は、第２の主面１０ｂに対面する第２領域の面１７ａ１よりも、第２の主面１０ｂに対して垂直な方向において第２の主面１０ｂ側に位置している。これにより、ベース領域１３が高電界に晒されることを抑制することができる。またトレンチＴ１の底部Ｂ１とベース領域１３の一部とに対面する第１領域１７ｃを設けることにより、トレンチＴ１の側面Ｓ１および底部Ｂ１に接するゲート絶縁膜１５に高い電界がかかり、ゲート絶縁膜１５が劣化または破壊されることを抑制することができる。特に、ベース領域１３においてアバランシェが発生する部分をゲート絶縁膜１５から離間させることにより、アバランシェ発生時におけるゲート絶縁膜１５の劣化または破壊を効果的に抑制することができる。結果として、高い信頼性を有するＭＯＳＦＥＴ１を得ることができる。
【０１０３】
また実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、炭化珪素基板１０を形成する工程は、エピタキシャル成長により第４領域１２ｃを形成する工程と、第４領域１２ｃに対してイオン注入を行うことにより、第１領域１７ｃを形成する工程と、エピタキシャル成長により第１領域１７ｃ上に第３領域１２ａを形成する工程と、第３領域１２ａに対してイオン注入を行うことにより、第２領域１７ａを形成する工程とを含む。これにより、高い不純物濃度を有する第１領域１７ｃと第２領域１７ａとを効果的に形成することができる。
【０１０４】
さらに実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、炭化珪素基板１０を形成する工程は、第４領域１２ｃに対してイオン注入を行うことにより、第１導電型を有し、かつ第４領域１２ｃよりも高い不純物濃度を有する第６領域１２ｂを形成する工程をさらに含む。第３領域１２ａを形成する工程において、第１領域１７ｃおよび第６領域１２ｂの各々上に第３領域１２ａが形成される。これにより、特性オン抵抗を低減することができる。
【０１０５】
さらに実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、炭化珪素基板１０を形成する工程は、エピタキシャル成長により第４領域１２ｃを形成する工程と、エピタキシャル成長により第３領域１２ａを第４領域１２ｃ上に形成する工程と、第１注入エネルギーで第４領域１２ｃ内にイオン注入を行うことにより、第４領域１２ｃに接する第１領域１７ｃを形成する工程と、第１注入エネルギーよりも低い第２注入エネルギーで第３領域１２ａ内にイオン注入を行うことにより、第３領域１２ａに接する第２領域１７ａを形成する工程とを含む。これにより、簡易な方法で、第１領域１７ｃおよび第２領域１７ａを形成することができる。
【０１０６】
さらに実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、炭化珪素基板１０を形成する工程は、エピタキシャル成長により、第２領域１７ａおよび第３領域１２ａの双方に接するベース領域１３を形成する工程をさらに含む。これにより、均一な不純物濃度を有するベース領域１３を形成することができる。
【０１０７】
さらに実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、埋込領域１７は、第２領域１７ａから見て、ベース領域１３と反対側に位置し、かつ第２領域１７ａと接する第５領域１７ｂをさらに含む。これにより、ベース領域１３が高電界に晒されることを効果的に抑制することができる。
【０１０８】
さらに実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、第２領域１７ａの側面１７ａ２は、第５領域１７ｂの側面１７ｂ２からトレンチＴ１の側面Ｓ１とは反対側に後退するように設けられている。これにより、第１領域１７ｃと第５領域１７ｂとにより電界を一旦狭窄した上で、第２領域１７ａで電界を第１の主面１０ａと平行な方向に広げることにより、ベース領域１３にかかる電界の強度を弱めることができる。
【０１０９】
さらに実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、第２の主面１０ｂに対して垂直な方向における、ベース領域１３と第１領域１７ｃとの間の距離ａは、０．２μｍ以上２μｍ以下である。これにより、高い耐圧を維持しつつ低い特性オン抵抗を有するＭＯＳＦＥＴ１を得ることができる。
【０１１０】
さらに実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、第２の主面１０ｂと平行な方向における、トレンチＴ１の側面Ｓ１と底部Ｂ１との接点と、第１領域１７ｃの側面１７ｃ２との距離ｂは、０．１μｍ以上０．５μｍ以下である。これにより、ゲート絶縁膜１５にかかる電界の強度を低く維持しつつ低い特性オン抵抗を有するＭＯＳＦＥＴ１を得ることができる。
【０１１１】
さらに実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、第２領域１７ａの側面１７ａ２との距離ｃは、０．６μｍ以上１．５μｍである。これにより、高い耐圧を維持しつつ低い特性オン抵抗を有するＭＯＳＦＥＴ１を得ることができる。
【０１１２】
さらに実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、第３領域１２ａは、イオン注入により形成される。これにより、デバイス作製工程の途中でエピ工程を入れる必要がなくなり工程を簡素化して工期を短縮することができる。
【０１１３】
さらに実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、ベース領域１３は、イオン注入により形成される。これにより、デバイス作製工程の途中でエピ工程を入れる必要がなくなり工程を簡素化して工期を短縮することができる。
【０１１４】
（実施の形態２）
次に、本発明の実施の形態２に係る炭化珪素半導体装置としてのＭＯＳＦＥＴの構成について説明する。実施の形態２に係るＭＯＳＦＥＴは、第２領域１７ａの側面１７ａ２は、第５領域１７ｂの側面１７ｂ２からトレンチＴ１の側面Ｓ１に対して突出するように設けられている点において実施の形態１に係るＭＯＳＦＥＴと異なっており、他の構成は、実施の形態１に係るＭＯＳＦＥＴとほぼ同じである。そのため、同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
【０１１５】
図１６を参照して、埋込領域１７の第２領域１７ａの側面１７ａ２は、第５領域１７ｂの側面１７ｂ２からトレンチＴ１の側面Ｓ１に対して突出するように設けられている。この場合、第２領域１７ａは、第６領域１２ｂに接する。つまり、第２領域１７ａは、第２の主面１０ｂに対して垂直な方向において、ベース領域１３と第６領域１２ｂとに挟まれて設けられている。第２の主面１０ｂと平行な方向における、第１領域１７ｃの側面１７ｃ２と、第２領域１７ａの側面１７ａ２との距離ｃは、第１領域１７ｃの側面１７ｃ２と、第５領域１７ｂの側面１７ｂ２との距離ｄよりも短い。
【０１１６】
実施の形態２に係るＭＯＳＦＥＴは、実施の形態１における第２のｐ型不純物イオン注入工程（Ｓ５０：図３）において、第５領域１７ｂよりも広い開口幅を有するイオン注入マスクを用いて、第３領域１２ａに対してたとえばアルミニウムなどのｐ型不純物がイオン注入されることにより第２領域１７ａが形成される。これにより、第２領域１７ａの側面１７ａ２が、第５領域１７ｂの側面１７ｂ２からトレンチＴ１の側面Ｓ１に対して突出する第２領域１７ａが形成される。他の工程は、実施の形態１におけるＭＯＳＦＥＴの製造方法とほぼ同様である。
【０１１７】
次に、実施の形態２に係る炭化珪素半導体装置としてのＭＯＳＦＥＴ１の作用効果について説明する。
【０１１８】
実施の形態２に係るＭＯＳＦＥＴ１によれば、第２領域１７ａの側面１７ａ２は、第５領域１７ｂの側面１７ｂ２からトレンチＴ１の側面Ｓ１に対して突出するように設けられている。これにより、第１領域１７ｃと第５領域１７ｂとにより電界を一旦狭窄した上で、第２領域１７ａで電界をさらに狭窄することにより、ベース領域１３に対して直接高い電界がかからないようにすることができる。
【０１１９】
実施の形態２に係るＭＯＳＦＥＴ１の製造方法によれば、第２領域１７ａの側面１７ａ２は、第５領域１７ｂの側面１７ｂ２からトレンチＴ１の側面Ｓ１に対して突出するように設けられている。これにより、第１領域１７ｃと第５領域１７ｂとにより電界を一旦狭窄した上で、第２領域１７ａで電界をさらに狭窄することにより、ベース領域１３に対して直接高い電界がかからないようにすることができる。
【０１２０】
（実施の形態３）
次に、本発明の実施の形態３に係る炭化珪素半導体装置としてのＭＯＳＦＥＴの構成について説明する。実施の形態３に係るＭＯＳＦＥＴは、トレンチＴ１の底部Ｂ１が第１領域１７ｃに接している点において実施の形態１に係るＭＯＳＦＥＴと異なっており、他の構成は、実施の形態１に係るＭＯＳＦＥＴとほぼ同様である。そのため、同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
【０１２１】
図１７を参照して、トレンチＴ１の底部Ｂ１は、第１領域１７ｃに接している。トレンチＴ１は、たとえば第３領域１２ａを貫通して第１領域１７ｃに至っていてもよい。つまり、トレンチＴ１の底部Ｂ１と、第１領域１７ｃとの間には、第３領域１２ａが設けられていなくてもよい。トレンチＴ１の底部Ｂ１は、第２領域１７ａと第５領域１７ｂとの境界面と同一平面に位置していてもよい。第１領域１７ｃがトレンチＴ１の底部Ｂ１と接することによって、トレンチＴ１の底部Ｂ１における電界集中を効果的に緩和することができる。
【０１２２】
なお上記各実施の形態において、第１導電型はｎ型であり、かつ第２導電型はｐ型であるとして説明したが、第１導電型をｐ型とし、かつ第２導電型をｎ型としてもよい。炭化珪素半導体装置としてＭＯＳＦＥＴを例に挙げて説明したが、炭化珪素半導体装置は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）などであってもよい。炭化珪素半導体装置がＩＧＢＴの場合、第１電極１６はエミッタ電極であり、かつ第２電極２０はコレクタ電極であってもよい。トレンチＴ１の側面Ｓ１は、炭化珪素基板１０の第１の主面１０ａに対してほぼ垂直の場合について説明したが、トレンチＴ１の側面Ｓ１は、第１の主面１０ａに対して傾斜していてもよい。
【実施例１】
【０１２３】
実施の形態２に係るＭＯＳＦＥＴ（図１６参照）における距離ａ（第２の主面１０ｂに対して垂直な方向における、ベース領域１３と第１領域１７ｃとの間の距離）を変化させた場合におけるＭＯＳＦＥＴの特性オン抵抗および耐圧をシミュレーションによって計算した結果について説明する。距離ａの値を０．３μｍから２．５μｍまで変化させながら、ＭＯＳＦＥＴの特性オン抵抗および耐圧を計算した。距離ｂ（第２の主面１０ｂと平行な方向における、トレンチＴ１の側面Ｓ１と底部Ｂ１との接点と、第１領域１７ｃの側面１７ｃ２との距離）を０．２μｍとした。距離ｃ（第２の主面１０ｂと平行な方向における、第１領域１７ｃの側面１７ｃ２と、第２領域１７ａの側面１７ａ２との距離）を０．７μｍとした。第４領域１２ｃの不純物濃度を８×１０15ｃｍ-3とした。第６領域１２ｂの不純物濃度を４．８×１０16ｃｍ-3とした。第３領域１２ａの不純物濃度を４×１０16ｃｍ-3とした。第１領域１７ｃ、第２領域１７ａおよび第５領域１７ｂの各々の不純物濃度を２×１０18ｃｍ-3とした。ベース領域１３の不純物濃度を５×１０15ｃｍ-3とした。【０１２４】
図１８を参照して、距離ａと特性オン抵抗との関係および距離ａと耐圧との関係について説明する。図中において横軸は距離ａ（μｍ）を示し、左側縦軸がＭＯＳＦＥＴの特性オン抵抗（ｍΩｃｍ2）を示し、かつ右側縦軸はＭＯＳＦＥＴの耐圧（ｋＶ）を示している。図中において白丸はオン抵抗の値を示しており、白四角は耐圧の値を示している。【０１２５】
特性オン抵抗に関しては、距離ａが０．７μｍ以上２．５μｍ以下の範囲においては、特性オン抵抗はほぼ一定である。しかしながら、距離ａが０．７μｍ未満になると特性オン抵抗が徐々に大きくなり、距離ａが０．５μｍ未満になると特性オン抵抗が急激に増大する。なお、距離ａが０．３μｍの場合は、特性オン抵抗は６ｍΩｃｍ2を超えているため図１８には表示されていない。耐圧に関しては、距離ａが０．５μｍ以上２．５μｍ以下の範囲においては、耐圧はほぼ一定である。しかしながら、距離ａが０．５μｍ未満になると、オン抵抗が上昇する。ただし、第３領域１２ａおよび第６領域１２ｂの不純物濃度を、図１８のプロットの条件より１桁あげると、距離ａの下限は０．２μｍ程度となる。以上の結果より、高耐圧と低特性オン抵抗とを両立可能な距離ａの範囲は、０．２μｍ以上２μｍ以下であり、好ましくは０．６μｍ以上１．５μｍ以下であることが判明した。
【実施例２】
【０１２６】
実施の形態２に係るＭＯＳＦＥＴ（図１６参照）における距離ｂを変化させた場合におけるゲート酸化膜（ゲート絶縁膜１５）の最大電界およびＭＯＳＦＥＴの耐圧をシミュレーションによって計算した結果について説明する。距離ｂの値を−０．１μｍから０．５μｍまで変化させながら、ゲート酸化膜の最大電界およびＭＯＦＥＴの耐圧を計算した。なお、距離ｂの値が０とは、第１領域１７ｃの側面１７ｃ２と、トレンチＴ１の側面Ｓ１とが同一直線上に位置していることを意味する。距離ｂがマイナスの値は、第１領域１７ｃの側面１７ｃ２が、トレンチＴ１の側面Ｓ１から第５領域１７ｂに対して後退していることを意味している。距離ｂがプラスの値は、第１領域１７ｃの側面１７ｃ２が、トレンチＴ１の側面Ｓ１から第５領域１７ｂに対して突出していることを意味している。距離ａを０．６μｍとした。距離ｃを０．７μｍとした。第４領域１２ｃの不純物濃度を８×１０15ｃｍ-3とした。第６領域１２ｂの不純物濃度を４．８×１０16ｃｍ-3とした。第３領域１２ａの不純物濃度を４×１０16ｃｍ-3とした。第１領域１７ｃ、第２領域１７ａおよび第５領域１７ｂの各々の不純物濃度を２×１０18ｃｍ-3とした。ベース領域１３の不純物濃度を５×１０15ｃｍ-3とした。【０１２７】
図１９を参照して、距離ｂとゲート酸化膜の最大電界との関係および距離ｂと耐圧との関係について説明する。図中において横軸は距離ｂ（μｍ）を示し、左側縦軸がＭＯＳＦＥＴの特性オン抵抗（ｍΩｃｍ2）を示し、かつ右側縦軸はゲート酸化膜の最大電界（ＭＶ／ｃｍ）を示している。図中において白丸はオン抵抗の値を示しており、白四角はゲート酸化膜の最大電界の値を示している。【０１２８】
特性オン抵抗に関しては、距離ｂが−０．１μｍ以上０．４μｍ以下の範囲においては、特性オン抵抗はほぼ一定である。しかしながら、距離ｂが０．５μｍ以上になると特性オン抵抗が徐々に大きくなる。ゲート酸化膜の最大電界に関しては、距離ｂが０．１μｍ以上０．５μｍ以下の範囲においては、酸化膜の信頼性を維持できる最大電界３ＭＶ／ｃｍよりも十分低い最大電界強度を維持することができる。しかしながら、距離ａが０．１μｍ未満になると、ゲート酸化膜の最大電界強度が上昇する。以上の結果より、ゲート酸化膜の最大電界強度を信頼性を維持できる最大電界強度（３ＭＶ／ｃｍ）以下に維持しつつ低特性オン抵抗を達成可能な距離ｂの範囲は、０．１μｍ以上０．５μｍ以下であり、好ましくは０．２μｍ以上０．４μｍ以下であることが判明した。
【実施例３】
【０１２９】
実施の形態２に係るＭＯＳＦＥＴ（図１６参照）における距離ｃを変化させた場合におけるＭＯＳＦＥＴの特性オン抵抗および耐圧をシミュレーションによって計算した結果について説明する。距離ｃの値を０．１μｍから１．９μｍまで変化させながら、ＭＯＳＦＥＴの特性オン抵抗および耐圧を計算した。距離ａを０．６μｍとした。距離ｂを０．２μｍとした。距離ｄを１．５μｍとした。第４領域１２ｃの不純物濃度を８×１０15ｃｍ-3とした。第６領域１２ｂの不純物濃度を４．８×１０16ｃｍ-3とした。第３領域１２ａの不純物濃度を４×１０16ｃｍ-3とした。第１領域１７ｃ、第２領域１７ａおよび第５領域１７ｂの各々の不純物濃度を２×１０18ｃｍ-3とした。ベース領域１３の不純物濃度を５×１０15ｃｍ-3とした。【０１３０】
図２０を参照して、距離ｃと特性オン抵抗との関係および距離ｃと耐圧との関係について説明する。図中において横軸は距離ｃ（μｍ）を示し、左側縦軸がＭＯＳＦＥＴの特性オン抵抗（ｍΩｃｍ2）を示し、かつ右側縦軸はＭＯＳＦＥＴの耐圧を示している。図中において白丸はオン抵抗の値を示しており、白四角は耐圧の値を示している。【０１３１】
特性オン抵抗に関しては、距離ｃが０．７μｍ以上１．９μｍ以下の範囲においては、特性オン抵抗はほぼ一定である。しかしながら、距離ｂが０．６μｍになると特性オン抵抗が徐々に大きくなり、距離ｂが０．６μｍ未満になると特性オン抵抗の値が２０ｍΩｃｍ2超と急激に大きくなる。耐圧に関しては、距離ｃが０．１μｍ以上０．７μｍ以下の範囲においては、ほぼ一定の高い耐圧を維持することができる。距離ｃが０．７μｍを超えると耐圧は除去に低下し、距離ｃが１．７μｍ以上１．９μｍ以下の範囲ではほぼ一定の値を維持する。以上の結果より、高耐圧と低特性オン抵抗とを両立可能な距離ｃの範囲は、０．６μｍ以上１．５μｍ以下であり、好ましくは０．７μｍ以上１．０μｍ以下であることが判明した。
【実施例４】
【０１３２】
実施の形態２に係るＭＯＳＦＥＴ（図１６参照）における距離ｄを変化させた場合におけるＭＯＳＦＥＴの特性オン抵抗および耐圧をシミュレーションによって計算した結果について説明する。第１の場合（図２１参照）においては、距離ｃを０．８μｍとして、距離ｄの値を０．７μｍから１．５μｍまで変化させながら、ＭＯＳＦＥＴの特性オン抵抗および耐圧を計算した。第２の場合（図２２参照）においては、距離ｃを０．９μｍとして、距離ｄの値を０．９μｍから１．５μｍまで変化させた。双方の場合において、距離ａを０．６μｍとした。距離ｂを０．２μｍとした。第４領域１２ｃの不純物濃度を８×１０15ｃｍ-3とした。第６領域１２ｂの不純物濃度を４．８×１０16ｃｍ-3とした。第３領域１２ａの不純物濃度を４×１０16ｃｍ-3とした。第１領域１７ｃ、第２領域１７ａおよび第５領域１７ｂの各々の不純物濃度を２×１０18ｃｍ-3とした。ベース領域１３の不純物濃度を５×１０15ｃｍ-3とした。【０１３３】
図２１および図２２を参照して、距離ｄと特性オン抵抗との関係および距離ｄと耐圧との関係について説明する。図中において横軸は距離ｄ（μｍ）を示し、左側縦軸がＭＯＳＦＥＴの特性オン抵抗（ｍΩｃｍ2）を示し、かつ右側縦軸はＭＯＳＦＥＴの耐圧を示している。図中において白丸はオン抵抗の値を示しており、白四角は耐圧の値を示している。【０１３４】
図２１を参照して、距離ｄが０．７μｍ以上１．５μｍ以下の範囲においては、低い特性オン抵抗と高い耐圧を維持することができる。図２２を参照して、距離ｄが１．１μｍ以下の範囲においては、低い特性オン抵抗を維持しつつ高い耐圧を維持することができる。以上の結果より、高耐圧と低特性オン抵抗とを両立可能な距離ｄの範囲は、０．５μｍ以上１．５μｍ以下であり、好ましくは０．７μｍ以上１．５μｍ以下であり、さらに好ましくは０．７μｍ以上１．０μｍ以下であることが判明した。
【実施例５】
【０１３５】
実施の形態２に係るＭＯＳＦＥＴ（図１６参照）における第２不純物領域１３における不純物濃度を変化させた場合におけるＭＯＳＦＥＴの特性オン抵抗をシミュレーションによって計算した結果について説明する、第２不純物領域１３における不純物濃度の値を３×１０15ｃｍ-3から５×１０16ｃｍ-3まで変化させながら、ＭＯＳＦＥＴの特性オン抵抗を計算した。距離ｃを０．７μｍとした。【０１３６】
図２３を参照して、第２不純物領域の不純物濃度と特性オン抵抗との関係について説明する。図中において横軸は第２不純物領域の不純物濃度（ｃｍ-3）を示し、左側縦軸がＭＯＳＦＥＴの特性オン抵抗（ｍΩｃｍ2）を示している。【０１３７】
チャネルを形成する第２不純物領域１３は、不純物濃度が低いほど移動度が高くなる。実施の形態２に示すＭＯＳＦＥＴの構造によれば、第２不純物領域の不純物濃度を１×１０17ｃｍ-3以下にしても、第２不純物領域においてパンチスルーが発生することなく高い耐圧を維持することができる。第２不純物領域の不純物濃度を３×１０15ｃｍ-3まで下げた場合であっても耐圧を維持することが可能である。しかしながら、不純物濃度を３×１０15ｃｍ-3未満に低減しても、移動度を高くする効果がない一方で短チャネル効果が発生する。そのため、第２不純物領域１３の不純物濃度は、３×１０15ｃｍ-3以上３×１０16ｃｍ-3以下であることが望ましい。第１領域１７ｃ、第２領域１７ａおよび第５領域１７ｂの各々の不純物濃度は、耐圧を高く維持する観点から、１×１０18ｃｍ-3以上であることが好ましく、欠陥によるリーク電流を抑制する観点から、２×１０19ｃｍ-3以下であることが好ましい。【０１３８】
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１３９】
１  炭化珪素半導体装置（ＭＯＳＦＥＴ）、５  炭化珪素エピタキシャル層、１０  炭化珪素基板、１０ａ  第１の主面、１０ｂ  第２の主面、１１  炭化珪素単結晶基板、１２  ドリフト領域（第１不純物領域）、１２ａ  第３領域、１２ｂ  第６領域、１２ｃ  第４領域、１３  ベース領域（第２不純物領域）、１４  ソース領域（第３不純物領域）、１５  ゲート絶縁膜、１６  第１電極（ソース電極）、１７  第４不純物領域（埋込領域）、１７ａ２，１７ｂ２，１７ｃ２，Ｓ１  側面、１７ａ１，１７ｃ１  面、１７ａ  第２領域、１７ｂ  第５領域、１７ｃ  第１領域、１７ｄ  接続部、１８  コンタクト領域、１９  ソース配線、２０  第２電極（ドレイン電極）、２１  層間絶縁膜、２２  バッファ層、２４，４３  保護膜、２７  ゲート電極、４１  イオン注入マスク、４２  スルー膜、４４  エッチングマスク、Ｂ１  底部、ＣＨ  チャネル領域、Ｔ１  トレンチ、ａ，ｂ，ｃ，ｄ  距離。
【図１】
0006579104.tif 000002
【図２】
0006579104.tif 000003
【図３】
0006579104.tif 000004
【図４】
0006579104.tif 000005
【図５】
0006579104.tif 000006
【図６】
0006579104.tif 000007
【図７】
0006579104.tif 000008
【図８】
0006579104.tif 000009
【図９】
0006579104.tif 000010
【図１０】
0006579104.tif 000011
【図１１】
0006579104.tif 000012
【図１２】
0006579104.tif 000013
【図１３】
0006579104.tif 000014
【図１４】
0006579104.tif 000015
【図１５】
0006579104.tif 000016
【図１６】
0006579104.tif 000017
【図１７】
0006579104.tif 000018
【図１８】
0006579104.tif 000019
【図１９】
0006579104.tif 000020
【図２０】
0006579104.tif 000021
【図２１】
0006579104.tif 000022
【図２２】
0006579104.tif 000023
【図２３】
0006579104.tif 000024