(57)【特許請求の範囲】
【請求項１】
電源主回路部と、上記電源主回路部を制御する電源制御部とを備え、
上記電源主回路部は、交流電源の交流電圧を全波整流する全波整流回路と、インダクタンス素子およびスイッチング素子を有する、上記全波整流回路によって得られた入力電圧を目標とする出力電圧に変換するコンバータと、上記スイッチング素子によるノイズ成分の上記交流電源への流出を抑制するための入力コンデンサを含んで構成される入力フィルタと、上記入力電圧を検出する入力電圧検出部と、上記出力電圧を検出する出力電圧検出部と、を有し、
上記電源制御部は、上記出力電圧検出部で検出される出力電圧に基づいて決定される上記スイッチング素子の基準オン時間を、上記入力電圧から検出される上記入力電圧の位相に基づいて生成した補正信号により補正して、上記スイッチング素子のオン時間を得るものであり、補正した上記スイッチング素子のオン時間を用いて、上記スイッチング素子をオンおよびオフ制御する、
力率補償電源装置。
【請求項２】
上記電源制御部は、
上記入力電圧検出部で検出される入力信号から上記入力電圧の位相を検出し、上記基準オン時間に対して、上記入力電圧の位相に基づいて生成した上記補正信号を乗算することにより上記スイッチング素子のオン時間を得るものであり、
補正した上記スイッチング素子のオン時間を用いて、上記スイッチング素子をオンおよびオフ制御することにより、上記出力電圧を所望の電圧に制御しつつ、上記交流電源からの入力電流を力率補償制御する、
請求項１に記載の力率補償電源装置。
【請求項３】
上記電源制御部は、上記入力電圧の位相に基づいて、
上記入力コンデンサによる、上記交流電源からの入力電流と上記入力電圧との位相差に応じた補正電流波形と、上記位相差を零とした理想電流波形と、を用いて、上記補正電流波形から上記理想電流波形を除算したものを上記補正信号とする、
請求項１または請求項２に記載の力率補償電源装置。
【請求項４】
上記電源制御部は、上記入力電圧の位相に応じて直線状に変化する鋸波状の関数、および上記入力電圧の位相に応じてピークに対して左右に傾斜した三角波状の関数、の一方から上記補正信号を生成する、
請求項１または請求項２に記載の力率補償電源装置。
【請求項５】
上記電源制御部は、上記入力電圧の位相が９０度のときに上記補正信号の値が「１」となるように上記関数を決定する、
請求項４に記載の力率補償電源装置。
【請求項６】
上記電源制御部は、上記補正信号が鋸波状の関数である場合には、上記入力電圧の位相情報が９０度より小さいときには上記補正信号が「１」よりも小さく、９０度より大きいときに上記補正信号が「１」よりも大きくなるように関数を決定する、
請求項５に記載の力率補償電源装置。
【請求項７】
上記電源制御部は、上記電源主回路部の出力電力が小さい場合に上記鋸波状の関数の傾き、および上記三角波状の関数の傾き、の一方を大きく設定する、
請求項４または請求項５に記載の力率補償電源装置。
【請求項８】
上記電源制御部は、上記入力電圧が大きい場合に上記鋸波状の関数の傾き、および上記三角波状の関数の傾き、の一方を大きく設定する、
請求項４または請求項５に記載の力率補償電源装置。
【請求項９】
上記電源制御部は、上記入力電圧の周波数が大きい場合に上記鋸波状の関数の傾き、および上記三角波状の関数の傾き、の一方を大きく設定する、
請求項４または請求項５に記載の力率補償電源装置。
【請求項１０】
上記電源制御部は、上記補正信号に対して、上限と下限のリミッタを設定する、
請求項３から請求項９のいずれか１項に記載の力率補償電源装置。
【請求項１１】
電源主回路部と、上記電源主回路部を制御する電源制御部とを備え、上記電源主回路部の出力側にはＬＥＤモジュールが接続され、
上記電源主回路部は、交流電源の交流電圧を全波整流する全波整流回路と、インダクタンス素子およびスイッチング素子を有する、上記全波整流回路によって得られた入力電流を目標とする出力電流に変換するコンバータと、上記スイッチング素子によるノイズ成分の上記交流電源への流出を抑制するための入力コンデンサを含んで構成される入力フィルタと、上記全波整流回路で得られる入力電圧を検出する入力電圧検出部と、上記出力電流を検出する出力電流検出部と、を有し、
上記電源制御部は、上記出力電流検出部で検出される出力電流に基づいて決定される上記スイッチング素子の基準オン時間を、上記入力電圧から検出される上記入力電圧の位相に基づいて生成した補正信号により補正して、上記スイッチング素子のオン時間を得るものであり、補正した上記スイッチング素子のオン時間を用いて、上記スイッチング素子をオンおよびオフ制御する、
ＬＥＤ照明装置。
【請求項１２】
上記電源制御部は、
上記入力電圧検出部で検出される入力信号から上記入力電圧の位相を検出し、上記基準オン時間に対して、上記入力電圧の位相に基づいて生成した上記補正信号を乗算することにより上記スイッチング素子のオン時間を得るものであり、
補正した上記スイッチング素子のオン時間を用いて、上記スイッチング素子をオンおよびオフ制御することにより、上記出力電流を所望の電流に制御しつつ、上記交流電源からの入力電流を力率補償制御する、
請求項１１に記載のＬＥＤ照明装置。
【請求項１３】
請求項１から請求項１０のいずれか１項に記載の力率補償電源装置を備えるとともに、上記電源主回路部の出力側にはＬＥＤモジュールが接続され、かつ、上記コンバータと上記ＬＥＤモジュールとの間には上記ＬＥＤモジュールに流れる電流を目標とする電流に調整するＬＥＤ電流調整回路が設けられている、
ＬＥＤ照明装置。
【請求項１４】
上記電源制御部は、上記入力電圧の位相に応じて直線状に変化する鋸波状の関数、および上記入力電圧の位相に応じてピークに対して左右に傾斜した三角波状の関数、の一方から上記補正信号を生成する場合において、上記ＬＥＤモジュールに流れる電流の指令値である調光信号が大きい場合に上記鋸波状の関数の傾き、および上記三角波状の関数の傾き、の一方を大きく設定する、
請求項１１から請求項１３のいずれか１項に記載のＬＥＤ照明装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、力率改善（ＰＦＣ：Ｐｏｗｅｒ  Ｆａｃｔｏｒ  Ｃｏｒｒｅｃｔｉｏｎ）機能を備えて交流電力を直流電力に変換する力率補償電源装置およびＬＥＤ照明装置に関する。
【背景技術】
【０００２】
従来、全波整流回路の後段にＤＣ／ＤＣコンバータを接続してなる力率改善回路を備え、全波整流後の入力電圧の位相情報を高精度に検出し、入力電圧が０、π近傍の低いときにはＤＣ／ＤＣコンバータを構成するスイッチング素子のオン幅を広くして、力率の低下を防ぐようにしたスイッチング電源装置が提案されている（例えば、下記の特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−２４３７９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記特許文献１の従来装置では、スイッチング素子のオン／オフにより生じるスイッチングノイズが入力側の電力系統に伝達されるのを抑制する目的で入力フィルタを設けているが、この入力フィルタを構成するコンデンサの影響により、入力電流には入力電圧に対して進み位相となる位相差が発生し、力率が悪化するという課題があった。【０００５】
この発明は、上記の課題を解決するためになされたものであり、入力電流と入力電圧の位相差をゼロとするように制御を行い、高力率を達成することが可能な力率補償電源装置およびＬＥＤ照明装置を提供することを目的としている。
【課題を解決するための手段】
【０００６】
この発明に係る力率補償電源装置は、電源主回路部と、上記電源主回路部を制御する電源制御部とを備え、
上記電源主回路部は、交流電源の交流電圧を全波整流する全波整流回路と、インダクタンス素子とスイッチング素子とを有し、上記全波整流回路によって得られた入力電圧を目標とする出力電圧に変換するコンバータと、上記スイッチング素子によるノイズ成分の上記交流電源への流出を抑制するための入力コンデンサを含んで構成される入力フィルタと、上記入力電圧を検出する入力電圧検出部と、上記出力電圧を検出する出力電圧検出部とを有し、
上記電源制御部は、上記出力電圧検出部で検出される信号に基づいて決定される上記スイッチング素子の基準オン時間に対して、上記入力電圧検出部で検出される信号から上記入力電圧の位相を検出し上記位相に基づいて生成した補正信号を乗算することにより補正した上記スイッチング素子のオン時間を用いて、上記スイッチング素子をオンおよびオフ制御することにより、上記出力電圧を所望の電圧に制御しつつ、上記交流電源からの入力電流を力率補償制御する、ことを特徴としている。【０００７】
また、この発明に係るＬＥＤ照明装置は、電源主回路部と、上記電源主回路部を制御する電源制御部とを備え、上記電源主回路部の出力側にはＬＥＤモジュールが接続され、
上記電源主回路部は、交流電源の交流電圧を全波整流する全波整流回路と、インダクタンス素子とスイッチング素子とを有し、上記全波整流回路によって得られた入力電流を目標とする出力電流に変換するコンバータと、上記スイッチング素子によるノイズ成分の上記交流電源への流出を抑制するための入力コンデンサを含んで構成される入力フィルタと、上記全波整流回路で得られる入力電圧を検出する入力電圧検出部と、上記出力電流を検出する出力電流検出部と、を有し、
上記電源制御部は、上記出力電流検出部で検出される信号に基づいて決定される上記スイッチング素子の基準オン時間に対して、上記入力電圧検出部で検出される信号から上記入力電圧の位相を検出し上記位相に基づいて生成した補正信号を乗算することにより補正した上記スイッチング素子のオン時間を用いて、上記スイッチング素子をオンおよびオフ制御することにより、上記出力電流を所望の電流に制御しつつ、上記交流電源からの入力電流を力率補償制御する、ものである。【０００８】
また、この発明に係るＬＥＤ照明装置は、上記構成の力率補償電源装置を備えるとともに、上記電源主回路部の出力側にはＬＥＤモジュールが接続され、かつ、上記コンバータと上記ＬＥＤモジュールとの間には上記ＬＥＤモジュールに流れる電流を目標とする電流に調整するＬＥＤ電流調整回路が設けられている、ものである。
【発明の効果】
【０００９】
この発明によれば、スイッチングノイズを抑制するために入力コンデンサを設けた場合でも、入力電圧の位相情報を検出し、上記検出した入力電圧位相に応じた補正量でもってスイッチング素子のオン幅を随時補正し、これにより、入力電流と入力電圧の位相差をゼロに近付けるようにしているので、高力率を達成することが可能となる。
【図面の簡単な説明】
【００１０】
【図１】この発明の実施の形態１における力率補償電源装置の構成を示すブロック図である。
【図２】この発明の実施の形態１における電源制御部の動作に関する説明図である。
【図３】この発明の実施の形態１における入力電圧位相検出部の動作に関する説明図である。
【図４】この発明の実施の形態１におけるスイッチ制御部の動作に関する説明図である。
【図５】この発明の実施の形態１におけるスイッチ制御部の補正量算出処理の説明図である。
【図６】この発明の実施の形態１における入力コイルの構成例を示す図である。
【図７】この発明を適用しない参考例のシミュレーション結果を示す波形図である。
【図８】この発明の実施の形態１のシミュレーション結果を示す波形図である。
【図９】交流入力電圧と同位相の場合の理想とする交流入力電流に対して、位相進みと位相遅れが生じている交流入力電流の状態を示す波形図である。
【図１０】この発明の実施の形態２において、交流入力電流が交流入力電圧に対して位相進みがある場合と位相遅れがある場合についての補正量に関する説明図である。
【図１１】この発明の実施の形態２において補正量を算出する近似式導入のための入力電圧位相に対する補正量の変化傾向を示す説明図である。
【図１２】この発明の実施の形態２において補正量を算出するための近似式導入のための傾向をテーブル形式で示す説明図である。
【図１３】この発明を適用しない参考例のシミュレーション結果を示す波形図である。
【図１４】この発明の実施の形態２のシミュレーション結果を示す波形図である。
【図１５】この発明の実施の形態１のシミュレーション結果を示す波形図である。
【図１６】この発明を適用しない参考例のシミュレーション結果を示す波形図である。
【図１７】この発明の実施の形態２のシミュレーション結果を示す波形図である。
【図１８】この発明の実施の形態１のシミュレーション結果を示す波形図である。
【図１９】この発明の実施の形態２における補正量決定方法の変形例を説明するための図である。
【図２０】この発明の実施の形態２における補正量決定方法の変形例を説明するための図である。
【図２１】この発明の実施の形態２における補正量決定方法の変形例を説明するための図である。
【図２２】この発明の実施の形態３におけるＬＥＤ照明装置の構成を示すブロック図である。
【図２３】この発明の実施の形態３におけるＬＥＤ照明装置の構成の変形例を示すブロック図である。
【図２４】この発明の実施の形態１〜３において全波整流回路で得られる脈流電圧に関する位相基準の決め方の説明図である。
【発明を実施するための形態】
【００１１】
実施の形態１．
図１はこの発明の実施の形態１における力率補償電源装置の構成を示すブロック図である。
【００１２】
この発明の実施の形態１による力率補償電源装置１は、電源主回路部２と電源制御部３とから構成されている。
電源主回路部２は、全波整流回路１４、入力フィルタ２１、ＤＣ／ＤＣコンバータ（以下、単にコンバータという）４、および出力コンデンサ１５を主体に構成されている。
全波整流回路１４は、交流電源５から供給された交流入力電圧ｖａｃから全波整流電圧｜ｖａｃ｜（以下、脈流電圧という）を得るためにダイオードブリッジで構成されている。
入力フィルタ２１は、交流電源５への後述するスイッチング素子７によるスイッチングで発生する伝導ノイズを抑制するためのものであり、入力コイル２０と入力コンデンサ６、６ａで構成されている。
コンバータ４は、全波整流回路１４により全波整流された脈流電圧｜ｖａｃ｜を目標とする直流化された出力電圧ｖｏに調整する。
出力コンデンサ１５は、コンバータ４の出力電圧の脈動を平滑させて直流の出力電圧ｖｏを得るためのものである。
そして、この電源主回路部２の直流電力の出力側には負荷８が接続されている。
【００１３】
さらに、この電源主回路部２には、ゼロ電流検出部１６、入力電圧検出部１０、および出力電圧検出部９が設けられている。
入力電圧検出部１０は、脈流電圧｜ｖａｃ｜の大きさを入力信号である入力電圧検出値ｖｉｎｓｅｎとして検出するもので、ここでは図示しないが、例えば２つ以上の直列に接続された分圧抵抗からなる。
【００１４】
また、出力電圧検出部９は、直流化された出力電圧ｖｏの大きさを出力電圧検出値ｖｏｓｅｎとして検出するもので、ここでは図示しないが、例えば２つ以上の直列に接続された分圧抵抗からなる。なお、ゼロ電流検出部１６による電流検出の内容については後述する。
【００１５】
上記のコンバータ４は、ここでは昇圧チョッパ回路で構成されている。すなわち、このコンバータ４は、例えば全波整流回路１４の一端と入力コンデンサ６の一端との接続点がインダクタンス素子であるリアクトル１８の一端と接続され、リアクトル１８の他端はダイオード１７のアノードと接続され、ダイオード１７のカソードは出力コンデンサ１５の一端と負荷８の一端との接続点に接続されている。また、リアクトル１８とダイオード１７の接続点がスイッチング素子７の一端（ＦＥＴ素子の場合はドレイン端子）に接続され、スイッチング素子７の他端（ＦＥＴ素子の場合はソース端子）が出力コンデンサ１５の他端と負荷８の他端との接続点に接続されている。
【００１６】
なお、上記のスイッチング素子７は、電源制御部３で生成した素子駆動信号Ｖｇにより駆動されるＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）素子、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）素子などが適用される。また、上記のダイオード１７をＦＥＴ素子、ＩＧＢＴ素子などのスイッチング素子１７に変更し、スイッチング素子７、１７のオンオフを逆論理で動作させる同期整流方式とすることもできる。
【００１７】
ゼロ電流検出部１６は、スイッチング素子７のターンオンのタイミングを決定するために、リアクトル１８に流れる電流ｉＬを検出するためのものであり、例えば電流検出抵抗を設置し、この電流検出抵抗の両端間に発生する電位差をリアクトル電流ｉＬに対応した電圧変換値ｉＬｓｅｎとして検出する。
【００１８】
なお、ゼロ電流検出部１６は、図１に示すように低電位側で検出する方法に限らず、電流検出抵抗をリアクトル１８と直列に接続して高電位側でリアクトル電流ｉＬに対応した電圧変換値ｉＬｓｅｎを検出する方法を採用することもできる。さらに、電流検出抵抗を用いずに、リアクトル１８に逆極性の補助巻線を設け、補助巻線から得られる電圧を電圧変換値ｉＬｓｅｎとして検出する構成とすることもできる。
【００１９】
電源制御部３は、入力電圧位相検出部１２、出力電圧制御部１１、およびスイッチ制御部１３により構成されている。
【００２０】
ここに、上記の入力電圧位相検出部１２は、入力電圧検出値ｖｉｎｓｅｎから脈流電圧｜ｖａｃ｜の位相ｖｉｎｐｈａｓｅ（以下、これをθと表記する場合もある）を決定する。なお、この位相θ（＝ｖｉｎｐｈａｓｅ）のことを、以降、入力電圧位相θと称する。
【００２１】
また、脈流電圧｜ｖａｃ｜の入力電圧位相θ（＝ｖｉｎｐｈａｓｅ）がボトムに相当する０、πを、入力電圧位相検出部１２が検出したタイミングで、出力電圧制御部１１は、出力電圧検出値ｖｏｓｅｎと予め設定された目標電圧値ｖｏｒｅｆから、その差分を求めて制御演算を実施することでスイッチング素子７の基準となるオン時間（以下、基準オン時間という）ｔｏｎ１を決定する。
【００２２】
スイッチ制御部１３は、入力電圧位相θ（＝ｖｉｎｐｈａｓｅ）に応じた補正量Ｋｐｈａｓｅ（これについては後に詳述する）を決定し、基準オン時間ｔｏｎ１と補正量Ｋｐｈａｓｅの乗算により、スイッチング素子７を駆動するための素子駆動信号Ｖｇのオン時間ｔｏｎ２を決定する。さらに、このスイッチ制御部１３は、ゼロ電流検出部１６で検出されるリアクトル電流ｉＬに対応した電圧変換値ｉＬｓｅｎに応じて素子駆動信号Ｖｇのオンタイミングを決定する。
【００２３】
なお、この実施の形態１において、入力電圧位相θは図２４に示すように、脈流電圧｜ｖａｃ｜のボトムを基準として表現することとする。すなわち、脈流電圧｜ｖａｃ｜は、交流入力電圧ｖａｃの２倍の周波数を持つため、１周期は０度から１８０度（０からπ）で表現する。
【００２４】
また、上記の電源制御部３は、全部がＩＣを用いない一般のデジタル制御回路（同機能をもつソフトウェアによる回路も含まれる）でもよく、またその構成要素の一部がデジタル制御回路であってもよく、さらに、全部がデジタル制御回路を用いないアナログ制御回路であってもよい。なお、この実施の形態１では、マイコンを用いるデジタル制御回路とした場合の構成について記述する。
【００２５】
次に、電源制御部３を構成する出力電圧制御部１１、入力電圧位相検出部１２、スイッチ制御部１３の処理動作に関してさらに具体的に説明する。
【００２６】
まず、出力電圧制御部１１による基準オン時間ｔｏｎ１の決定の仕方について説明する。
出力電圧制御部１１は、入力電圧位相θ（＝ｖｉｎｐｈａｓｅ）が０、πのタイミング、すなわち、商用周波数が５０Ｈｚ（周期２０ｍｓ）の場合は全波整流後の脈流電圧｜ｖａｃ｜の周波数である１００Ｈｚ（周期１０ｍｓ）の間隔で基準オン時間ｔｏｎ１を決定する。
【００２７】
その理由は、コンバータ４が昇圧チョッパ回路の場合は、下記の（１）式に示すように、スイッチング素子７のオン期間ｔｏｎにおける容量Ｌをもつリアクトル１８に流れるリアクトル電流ｉＬの変化分ΔｉＬが脈流電圧｜ｖａｃ｜に比例する関係であることから、図２に示すように、脈流電圧｜ｖａｃ｜の１周期間は、スイッチング素子７の基準オン時間ｔｏｎ１を常に一定にして電流臨界動作をする。例えば、図２において、脈流電圧｜ｖａｃ｜の１周期間Ｔａでは基準オン時間がｔｏｎ１ａに、次の１周期間Ｔｂでは基準オン時間がｔｏｎ１ｂに、それぞれ設定される。これにより、リアクトル電流ｉＬの単位時間あたりの平均電流ｉＬｍｅａｎを脈流電圧｜ｖａｃ｜と同位相に制御することが可能となる性質を利用して力率改善制御を行うことができる。
【００２８】
ΔｉＬ＝ｔｏｎ／Ｌ×｜ｖａｃ｜  （１）
【００２９】
なお、脈流電圧｜ｖａｃ｜の入力電圧位相θのボトム０、πは入力電圧位相検出部１２により検出されるが、その検出タイミングの方法については、後述する。
【００３０】
出力電圧制御部１１は、出力電圧検出値ｖｏｓｅｎと目標電圧値ｖｏｒｅｆの差分を演算し、その差分がゼロになるようにスイッチング素子７に対する基準オン時間ｔｏｎ１を決定する。具体的には、比例積分（ＰＩ）制御や比例積分微分（ＰＩＤ）制御などの古典制御、あるいはＨ∞（Ｈ−ｉｎｆｉｎｉｔｙ）制御等の現代制御により基準オン時間ｔｏｎ１を決定する。
【００３１】
なお、ここでは力率改善制御を行うために、出力電圧制御部１１において入力電圧位相θ（＝ｖｉｎｐｈａｓｅ）が０、πのタイミングで基準オン時間ｔｏｎ１の制御演算をすることとして説明している。しかし、この方法に限らず、例えばスイッチング素子７をターンオンするタイミングごとに制御演算を行ってもよい。この場合は、出力電圧検出部９に設けられる図示しないＲＣフィルタ等の調整により、出力電圧検出値ｖｏｓｅｎの高周波成分を十分に減衰させること、または、制御演算に使用する制御係数（ゲイン）を十分に小さくすることで上述した方法と同等の効果を得ることができる。
【００３２】
一方、入力電圧位相検出部１２は、入力電圧検出値ｖｉｎｓｅｎから脈流電圧｜ｖａｃ｜の位相（０〜π）を検出する。具体的には、例えば、図３の●印で示すように、入力電圧検出値ｖｉｎｓｅｎを図示しないＡＤ変換器等により一定周期でサンプリングを行い、最新のサンプリング値をｘ（ｎ）、１サンプリング前の値をｘ（ｎ−１）、２サンプリング前の値をｘ（ｎ−２）・・・、としたときに、ｘ（ｎ−２）＞ｘ（ｎ−１）＜ｘ（ｎ）となったタイミングのｘ（ｎ）点を、脈流電圧｜ｖａｃ｜のボトムを検出したタイミングとする。
【００３３】
そして、このボトム検出タイミングを「ゼロ」とし、ＡＤ変換器等のサンプリングごとにカウントアップ処理を行いつつ、サンプリング周波数ｆｓａｍｐ、交流電源５の商用周波数ｆｃｏｍ、およびカウントアップ数ｎを用いて、次の（２）式により入力電圧位相θ（＝ｖｉｎｐｈａｓｅ）を算出する。
【００３４】
θ＝ｖｉｎｐｈａｓｅ＝２×ｆｃｏｍ×ｎ×π／ｆｓａｍｐ  （２）
【００３５】
なお、上述した入力電圧位相θ（＝ｖｉｎｐｈａｓｅ）の検出方式では、最大でサンプリング周期の２周期分の脈流電圧ボトム検出遅延が発生する。この脈流電圧ボトム検出遅延による影響を低減するためには、例えば、平均遅延値である１周期遅延を前提とした次の計算式（３）式を用いて入力電圧位相θを決定してもよい。
【００３６】
θ＝ｖｉｎｐｈａｓｅ＝２×ｆｃｏｍ×（ｎ＋１）×π／ｆｓａｍｐ  （３）
【００３７】
そして、この実施の形態の特徴的な部分であるスイッチ制御部１３は、前述の方法で算出した入力電圧位相θに応じて、後述の（８）式に示す補正量調整式によって基準オン時間ｔｏｎ１に対する補正信号としての補正量Ｋｐｈａｓｅを決定する。そして、次の（４）式を用いて出力電圧制御部１１で得られる基準オン時間ｔｏｎ１に対して、補正量Ｋｐｈａｓｅによって随時補正演算することで、スイッチング素子７に対する素子駆動信号Ｖｇのオン時間ｔｏｎ２を最終的に決定する。
【００３８】
ｔｏｎ２＝ｔｏｎ１×Ｋｐｈａｓｅ  （４）
【００３９】
次に、スイッチ制御部１３がゼロ電流検出部１６で得られる電圧変換値ｉＬｓｅｎに基づいて、スイッチング素子７をオン／オフするタイミングの決定の仕方について説明する。
【００４０】
素子駆動信号Ｖｇにより、前述の（４）式で決定したオン時間ｔｏｎ２の間、スイッチング素子７はオン状態を継続した後、素子駆動信号Ｖｇをオフにする。これにより、スイッチング素子７がオフされてリアクトル１８に流れる電流ｉＬが次第に減少し、これに伴い、ゼロ電流検出部１６で検出される電圧変換値ｉＬｓｅｎも減少する。
【００４１】
そして、図４（ａ）に示すように、図示しないコンパレータに予め設定されたスレッショルド電圧ｉＬｔｈを電圧変換値ｉＬｓｅｎが下回ったタイミングで、再び素子駆動信号Ｖｇをオン状態に切り替え、（４）式で決定したオン時間ｔｏｎ２の間、オン状態を維持する。このようにしてスイッチ制御部１３でスイッチング素子７のオン／オフのタイミングを制御することで、出力電圧ｖｏを所望の値に制御しつつ、臨界動作による効率向上だけでなく補正演算による力率向上を達成することができる。
【００４２】
なお、電圧変換値ｉＬｓｅｎのスレッショルド電圧ｉＬｔｈとの比較は、ここではコンパレータを用いているが、これに限らず、例えば電圧変換値ｉＬｓｅｎをスイッチング素子７の駆動信号入力端子（ＦＥＴの場合はゲート端子）に入力し、スイッチング素子７の持つオンスレッショルド電圧をｉＬｔｈの代用として構成することで電圧変換値ｉＬｓｅｎがｉＬｔｈを下回るタイミングを検出することもできる。
なお、この場合、スレッショルド電圧ｉＬｔｈの調整はゼロ電流検出部１６に含まれるコンデンサ容量や電圧レベルの比較に用いるコンパレータ等の素子遅延を事前に考慮して、臨界動作をするように調整することが好ましい。
【００４３】
また、図４（ａ）では、図１のようにゼロ電流検出部１６を電流検出抵抗で構成して電圧変換値ｉＬｓｅｎを得る場合の例を示したが、このようなゼロ電流検出部１６として電流検出抵抗を用いずに、上述したようにリアクトル１８に逆極性の補助巻線を設け、補助巻線から得た電圧を電圧変換値ｉＬｓｅｎとして得る構成とする場合には、図４（ｂ）に示す波形が得られる。この場合でも、コンパレータによる電圧変換値ｉＬｓｅｎとスレッショルド電圧ｉＬｔｈとの比較からスイッチング素子７に対する素子駆動信号Ｖｇのオン切替タイミングを同様の方法で決定することができる。
【００４４】
また、図２に示したように基準オン時間ｔｏｎ１は、脈流電圧｜ｖａｃ｜の１周期の間隔で決定されるが、（４）式により補正演算を行って素子駆動信号Ｖｇのオン時間ｔｏｎ２を決定するタイミングは、素子駆動信号Ｖｇが出力されるたびに、すなわち素子駆動信号Ｖｇの出力周期で実施することが好ましい。
【００４５】
ここで、従来の特許文献１に記載の技術では、入力コンデンサ６、６ａによる入力電流ｉａｃの進み位相が原因となって力率低下を招くという課題に対して、この発明では、入力コンデンサ６、６ａによる交流入力電圧ｖａｃに対する交流入力電流ｉａｃの進み位相を推定し、補正量Ｋｐｈａｓｅを用いてコンバータ４に流れる電流を進み位相分だけ補正する（遅らせる）ようにスイッチング素子７のオン時間を制御することで力率改善を行うことを特徴としている。
【００４６】
以下では、スイッチ制御部１３において、入力電圧位相θ（＝ｖｉｎｐｈａｓｅ）から補正量Ｋｐｈａｓｅを決定するための、補正量を算出する調整式［後述の（８）式］を決めるための方法について説明する。
【００４７】
図５（ａ）に入力フィルタ２１とコンバータ４の等価回路を示す。ここでは、コンバータ４に流れる電流を電流源Ｉ＊で表現しており（以下、＊印はベクトルであることを示す）、簡略化のために全波整流回路１４を省略し、入力フィルタ２１を構成する入力コイル２０はリアクトルＬで、入力コンデンサ６、６ａは合成容量Ｃとして表している。
【００４８】
なお、図５（ａ）に示した入力コイル２０は、コモンモードノイズとノーマルモードノイズを同時に低減するハイブリッドチョークコイルであるとする。しかしながら入力コイル２０をこの構成に限定するものではない。
図６（ａ）は、図５（ａ）に示すハイブリッドチョークコイルである入力コイル２０の等価回路図である。
図６（ｂ）は、図６（ａ）に示す入力コイル２０と異なる構成の入力コイル２０ａの構成を示す回路図である。
図６（ｃ）は、図６（ａ）に示す入力コイル２０と異なる構成の入力コイル２０ｂの構成を示す回路図である。
入力コイル２０は、上記図６（ａ）の入力コイル２０に示すハイブリッドチョークコイルに限らず、例えば、上記図６（ｂ）の入力コイル２０ａに示すようにノーマルモードチョークコイルを用いてもよいし、または図６（ｃ）の入力コイル２０ｂに示すようにコモンモードチョークコイルを用いてもよい。
【００４９】
まず、入力フィルタ２１を構成するコンデンサＣの影響により、交流入力電流ｉａｃ＊には交流入力電圧ｖａｃ＊に対して進み位相となる位相差が発生するが、その場合、従来のように位相差を解消するような制御を何ら行わない場合のベクトル図を図５（ｂ）に示す。
【００５０】
コンバータ４に流れる電流をＩ＊＝０とすると、入力フィルタ２１のコンデンサＣに流れる電流Ｉｃ＊は、次の（５）式で求められる。
【００５１】
【数１】
0006599024.tif 000002
【００５２】
入力フィルタ２１のＬＣ共振周波数は、交流電源５の周波数よりも十分に高いため、（５）式の分母は「正」となり、コンデンサＣには進み電流Ｉｃ＊が流れる。これより、交流入力電流ｉａｃが交流入力電圧ｖａｃに対して位相差Φ分だけ進んでいることがわかる。
【００５３】
そこで、交流入力電流ｉａｃが交流入力電圧ｖａｃと同位相となるように、図５（ｃ）に示すように、コンバータ４に流れる電流Ｉ＊について、電流Ｉ＊＝Ｉｐ＊−Ｉｃ＊（ただし、Ｉｐ＊は有効電流を示す）を生成することで、コンバータ４に流れる電流Ｉ＊の位相をΦだけ補正して（遅らせて）制御することで、交流入力電流ｉａｃ＊を有効電流Ｉｐ＊成分のみにする。
【００５４】
ここに、コンバータ４に対する負荷８を抵抗Ｒと負荷電圧ｖｏで表わし、電源回路での損失を無視すれば、エネルギー保存則から有効電流Ｉｐ＊は、次の（６）式で求められる。
【００５５】
【数２】
0006599024.tif 000003
【００５６】
上記の（５）式、（６）式より、交流入力電流ｉａｃを交流入力電圧ｖａｃと同位相とするために、コンバータ４に流す電流Ｉ＊により補正すべき位相差Φは、次の（７）式で算出することができる。
【００５７】
【数３】
0006599024.tif 000004
【００５８】
こうして（７）式で算出される位相差Φを用いて、スイッチング素子７の基準オン時間ｔｏｎ１に対する補正量Ｋｐｈａｓｅを決定する。すなわち、入力電圧位相検出部１２で検出される入力電圧位相θ（＝ｖｉｎｐｈａｓｅ）を用いて、次の（８）式に示すように、力率「１」とする理想電流波形（√２・ｉａｃ・ｓｉｎθ）と、（７）式を用いて算出する補正電流波形（√２・ｉａｃ・ｓｉｎ（θ−Φ））との比率を補正量Ｋｐｈａｓｅとする。
即ち、入力コンデンサ６、６ａによる、入力電流ｉａｃと、交流入力電圧Ｖａｃとの位相差Φに応じた上記補正電流波形と、上記位相差Φを零とした上記理想電流波形とを用いて、上記補正電流波形から上記理想電流波形を除算したものが補正量Ｋｐｈａｓｅである。
したがって、交流入力電流ｉａｃを交流入力電圧ｖａｃと同位相の場合、すなわち力率が「１」の場合には、補正量Ｋｐｈａｓｅ＝１となる。
なお、入力電圧位相θ（＝ｖｉｎｐｈａｓｅ）は上述した（２）式から求められる。
【００５９】
Ｋｐｈａｓｅ
＝（√２・ｉａｃ・ｓｉｎ（θ−Φ））／（√２・ｉａｃ・ｓｉｎθ）
＝ｓｉｎ（θ−Φ）／ｓｉｎθ      （８）
【００６０】
そして、前述の（４）式により、基準オン時間ｔｏｎ１を補正量Ｋｐｈａｓｅによって随時補正演算することで、スイッチング素子７に対する素子駆動信号Ｖｇのオン時間ｔｏｎ２が最終的に決定される。
【００６１】
なお、前述のごとく、基準オン時間ｔｏｎ１は脈流電圧｜ｖａｃ｜の１周期の間隔で決定されるが、補正量Ｋｐｈａｓｅは、入力電圧位相θ（＝ｖｉｎｐｈａｓｅ）の関数であり、したがって、素子駆動信号Ｖｇのオン時間ｔｏｎ２の決定は、脈流電圧｜ｖａｃ｜の１周期内において素子駆動信号Ｖｇが出力されるたびに、すなわち素子駆動信号Ｖｇの出力周期で実施される。
【００６２】
実際に、Ｍｙｗａｙプラス社の回路シミュレーションを使用して、シミュレーションによる本実施の形態の効果確認を行った。シミュレーション条件は、交流入力電圧ｖａｃ＝２００Ｖ（５０Ｈｚ：脈流電圧｜ｖａｃ｜の周波数は１００Ｈｚ）、出力電圧ｖｏ＝３３０Ｖ、負荷８の抵抗Ｒ＝２０００Ω（電力５４．４５Ｗ）、入力フィルタ２１の入力コイル２０のリアクタンスＬ＝７ｍＨ、入力フィルタ２１の入力コンデンサ６、６ａの合成容量Ｃ＝０．４２ｕＦである。なお、（７）式を用いると、交流入力電流ｉａｃの交流入力電圧ｖａｃに対する位相差ΦはΦ＝１０．９８［度］となり、（８）式でΦ＝１０．９８［度］としてシミュレーションを行った。
【００６３】
本実施の形態を適用しない参考例のシミュレーション結果を図７に、本実施の形態を適用したシミュレーション結果を図８に示す。ここに、図７、図８共に、上から順番に、出力電圧検出値ｖｏｓｅｎと目標電圧値ｖｏｒｅｆ、入力電圧位相θ（＝ｖｉｎｐｈａｓｅ）に応じた補正量Ｋｐｈａｓｅ、基準オン時間ｔｏｎ１と補正量Ｋｐｈａｓｅの乗算値である素子駆動信号Ｖｇのオン時間ｔｏｎ２、および交流入力電圧ｖａｃと交流入力電流ｉａｃの波形をそれぞれ示している。
【００６４】
なお、図７では、図８との比較の便宜上、補正量Ｋｐｈａｓｅ＝１に固定している。また、図８において、補正量Ｋｐｈａｓｅは計算上、入力電圧位相θ（＝ｖｉｎｐｈａｓｅ）の０度、１８０度付近においては（８）式の結果が±無限大に発散して制御が困難となるため、ここでは下限リミットを「０」、上限リミットを「２」に設定している。また、図７、図８共に最下段の交流入力電圧ｖａｃと交流入力電流ｉａｃの波形は両者の位相差を比較するためのものであり、比較しやすいように交流入力電流ｉａｃは６００倍した値を表示している。
【００６５】
参考例としての図７では、図８との比較のため、補正量Ｋｐｈａｓｅは便宜上、常に「１」としているので、素子駆動信号Ｖｇのオン時間ｔｏｎ２は基準オン時間ｔｏｎ１をそのまま出力している。一方、本実施の形態の制御方法を示す図８では、交流入力電圧ｖａｃと交流入力電流ｉａｃとの位相差Φを補正するように、素子駆動信号Ｖｇのオン時間ｔｏｎ２が基準オン時間ｔｏｎ１に対して大きく変化している。
【００６６】
図７および図８の最下段の波形を確認しても、参考例を示す図７では交流入力電圧ｖａｃに対して交流入力電流ｉａｃには進み位相が確認できるが、本実施の形態を示す図８では交流入力電圧ｖａｃと交流入力電流ｉａｃの位相差Φはほぼゼロとなることが確認できる。さらに、回路シミュレーションで力率を測定すると、参考例を示す図７の場合は、力率＝０．９８５であるのに対して、本実施の形態を適用した図８の場合は、力率＝０．９９７まで向上しており、これにより本実施の形態の力率改善に対する有効性が確認された。
【００６７】
なお、ここでは補正量Ｋｐｈａｓｅの算出において、位相差Φを（７）式を用いて計算により求める方法を示したが、図１の構成について、さらに交流入力電流ｉａｃの位相検出手段を追加し、実測した交流入力電圧ｖａｃと交流入力電流ｉａｃの両者の位相から位相差Φを求めてもよく、さらに、シミュレーションや実験により事前に位相差Φを求めてもよい。
【００６８】
以上のように、この実施の形態１によれば、電源制御部３において、出力電圧検出値ｖｏｓｅｎと目標電圧値ｖｏｒｅｆとから基準オン時間ｔｏｎ１を演算し、入力電圧位相θ（＝ｖｉｎｐｈａｓｅ）に応じた補正量Ｋｐｈａｓｅをこの基準オン時間ｔｏｎ１に乗算したオン時間ｔｏｎ２を用いてスイッチング素子７をオン／オフ制御することで、入力フィルタ２１を構成する入力コンデンサ６、６ａによる交流入力電圧ｖａｃに対する交流入力電流ｉａｃの位相進みの影響を抑制できるため、交流入力電流ｉａｃと交流入力電圧ｖａｃを同位相、同波形とすることができ、従来に比べて力率を一層改善することができる。
【００６９】
実施の形態２．
この発明の実施の形態２は、上記実施の形態１に対して入力電圧位相θ（＝ｖｉｎｐｈａｓｅ）に応じた補正量Ｋｐｈａｓｅの決定方法が異なる。すなわち、実施の形態１では、入力電圧検出値ｖｉｎｓｅｎから得られる入力電圧位相θ（＝ｖｉｎｐｈａｓｅ）を利用して、（８）式に基づいて補正量Ｋｐｈａｓｅを決定した。しかし、この補正量Ｋｐｈａｓｅを決定するための（８）式は、ｓｉｎ演算や除算を含んでおり、マイコン等のＣＰＵで（８）式を実現するのは困難である。
【００７０】
そこで、この実施の形態２では、スイッチ制御部１３において、（８）式の演算を近似式化して補正量Ｋｐｈａｓｅを決定できるようにしたものであり、マイコン等の実装を容易とすることを目的としている。
【００７１】
そこで、まず、（８）式を近似式化することを考える。入力電圧位相θを度数表示（脈流電圧｜ｖａｃ｜の周期を０度〜１８０度）として、図９（ａ）では、実線で力率「１」、すなわち、交流入力電圧と同位相の場合の理想とする交流入力電流ｉａｃｒｅｆの波形を示し、破線に入力コンデンサ６、６ａの影響により理想とする交流入力電流ｉａｃｒｅｆに対して１０度進んだ状態の交流入力電流ｉａｃｌｅａｄの波形を示す。
【００７２】
また、図９（ｂ）では、実線で力率「１」、すなわち、交流入力電圧と同位相の場合の理想とする交流入力電流ｉａｃｒｅｆの波形を示し、破線では理想の電流波形ｉａｃｒｅｆに対して１０度遅れた交流入力電流ｉａｃｌａｇの波形を示す。
【００７３】
図１０（ａ）には、（８）式に基づいて、図９（ａ）における破線の交流入力電流ｉａｃｌｅａｄを実線の理想とする交流入力電流ｉａｃｒｅｆで除算して補正量Ｋｐｈａｓｅを求めた結果を示す。また、図１０（ｂ）には、（８）式に基づいて、図９（ｂ）における破線の交流入力電流ｉａｃｌａｇを実線の理想とする交流入力電流ｉａｃｒｅｆで除算して補正量Ｋｐｈａｓｅを求めた結果を示す。
【００７４】
なお、図１０（ａ）、（ｂ）において、原理上、位相の０度、１８０度付近においては（８）式の結果が±無限大に発散し、制御が困難となるため、ここでは（８）式の演算結果に対して下限リミットを「０」、上限リミットを「２」に設定している。
【００７５】
交流入力電圧ｖａｃに対して交流入力電流ｉａｃが進相となる場合、すなわち、（５）式の分母が「正」となる場合は、進相分を遅らせるように補正演算を行うため、図１０（ａ）に示すように、位相θの増加に伴って補正量Ｋｐｈａｓｅは増加する。
【００７６】
一方、交流入力電圧ｖａｃに対して交流入力電流ｉａｃが遅相となる場合、すなわち、（５）式の分母が「負」となる場合は、上述と反対に、遅相分を進めるように補正演算を行うため、図１０（ｂ）に示すように、位相θの増加に伴って補正量Ｋｐｈａｓｅは減少する。
なお、以降の説明では、入力コンデンサ６、６ａの影響を考慮して、交流入力電流ｉａｃが交流入力電圧ｖａｃに対して進相である場合（すなわち、図９（ａ）の状態）を前提として記述する。
【００７７】
いま、出力電力等により交流入力電流ｉａｃの交流入力電圧ｖａｃに対する位相差Φが変化した場合を考える。交流入力電流ｉａｃの交流入力電圧ｖａｃに対する位相差Φを「５度」、「１０度」、「１５度」、「２０度」、「２５度」とそれぞれ変化させた場合に、（８）式に基づいて入力電圧位相θに対して補正量Ｋｐｈａｓｅを求めた結果を図１１の実線で示す。
【００７８】
ここで、この実施の形態２の特徴として、各々の実線で示した補正量Ｋｐｈａｓｅを簡単な一次関数にそれぞれ近似した場合の補正量Ｋｐｈａｓｅを、同じ図１１の破線で示す。
【００７９】
図１１の破線で示す各々の一次関数により、補正量Ｋｐｈａｓｅは１８０度の周期を持つ鋸波状の信号とすることで、処理時間を要する（８）式を、下記の（９）式に示すような入力電圧位相θに応じて単純に補正量Ｋｐｈａｓｅが増加する一次関数式に近似できることが確認できる。
【００８０】
Ｋｐｈａｓｅ＝Ａ・θ＋Ｂ  （リミッタ：０〜２）  （９）
【００８１】
なお、図１１を参考にすると、（９）式で示す一次関数式の傾きＡと切片Ｂの設定は、以下の条件のもとに設定することができる。
（ｉ）傾きＡを「正」の値に設定する。
（ｉｉ）交流入力電圧ｖａｃに対する交流入力電流ｉａｃの位相差Φが大きいほど、入力電圧位相θの変化に対する補正量Ｋｐｈａｓｅの変化を大きく、すなわち、傾きＡを「大きく」設定する。
（ｉｉｉ）切片Ｂの決め方として、図１１により、入力電圧位相θが９０度のときに補正量Ｋｐｈａｓｅが「１」となるように切片Ｂを設定する。すなわち、Ｂ＝１−Ａ×（９０度）となるように切片Ｂを決定する。
【００８２】
ここで、上記の（ｉｉ）に関して、交流入力電圧ｖａｃに対する交流入力電流ｉａｃの位相差Φが大きくなる条件を（７）式から考察する。
（７）式で使用する各定数を、交流入力電圧ｖａｃ＝２００Ｖ（５０Ｈｚ：脈流電圧の周波数は１００Ｈｚ）、出力電圧ｖｏ＝４００Ｖ、負荷Ｒ＝２９３８Ω（電力５４．４５Ｗ）、入力フィルタ２１の入力コイル２０のリアクトルＬ＝７ｍＨ、入力フィルタ２１の入力コンデンサ６、６ａの合成容量Ｃ＝０．４２ｕＦを基準として、電源主回路部２の負荷８への出力電力Ｐｏ、交流入力電圧ｖａｃ、交流入力電圧周波数ｆをそれぞれパラメータとして、それらを変化させたときの、交流入力電圧ｖａｃに対する交流入力電流ｉａｃの位相差Φの算出結果を図１２に示す。
【００８３】
図１２（ａ）より出力電力Ｐｏが小さいほど位相差Φは大きくなり、図１２（ｂ）より交流入力電圧ｖａｃが大きいほど位相差Φが大きくなり、図１２（ｃ）より交流入力電圧周波数ｆが大きいほど位相差Φが大きくなる。
【００８４】
このように、負荷８への出力電力Ｐｏが小さくなる、交流入力電圧ｖａｃが大きくなる、交流入力電圧周波数ｆが大きくなるといった、変化に従って、位相差Φが大きくなるので、それに従って、入力電圧位相θの変化に対する補正量Ｋｐｈａｓｅの変化を大きく、すなわち、（９）式の傾きＡが大きくなるように設定する。
【００８５】
なお、補正量Ｋｐｈａｓｅは、各種パラメータの組み合わせ毎に事前に決定した傾きＡと切片Ｂの値をテーブルメモリから読み出して決定してもよく、事前に各種パラメータの組み合わせ毎に計算した補正量Ｋｐｈａｓｅの値をテーブルメモリから読み出すようにしてもよい。
【００８６】
他の方法として、例えば力率や交流入力電流ｉａｃを検出可能な手段を図１の構成に追加し、力率が向上、または交流入力電流歪みが低減するように、脈流電圧｜ｖａｃ｜の１周期毎に傾きＡや切片Ｂを変化させる制御を行うことで、より力率が改善されるようにこれらの値Ａ、Ｂを調整することができる。
【００８７】
この実施の形態２についても、実施の形態１の場合と同様に、Ｍｙｗａｙプラス社の回路シミュレーションを使用して、シミュレーションによる効果確認を行った。シミュレーション条件は、交流入力電圧ｖａｃ＝２４２Ｖ（５０Ｈｚ：脈流電圧｜ｖａｃ｜の周波数は１００Ｈｚ）、負荷８への出力電圧ｖｏ＝３９０Ｖ、入力フィルタ２１の入力コイル２０のリアクタンスＬ＝７ｍＨ、入力フィルタ２１の入力コンデンサ６、６ａの合成容量Ｃ＝０．４２ｕＦである。また、負荷８への出力電力Ｐｏは（ｉ）Ｐｏ＝５０Ｗ（負荷抵抗Ｒ＝３０４２Ω）と、（ｉｉ）Ｐｏ＝５Ｗ（負荷抵抗Ｒ＝３０ｋΩ）の２通りでそれぞれ確認を行った。
【００８８】
（ｉ）出力電力Ｐｏ＝５０Ｗのとき
この発明を適用しない参考例のシミュレーション結果を図１３に、実施の形態２のシミュレーション結果を図１４に、実施の形態１のシミュレーション結果を図１５に示す。ここに、図１３、図１４、図１５共に、上段が入力電圧位相θに応じた補正量Ｋｐｈａｓｅを、下段は交流入力電圧ｖａｃと交流入力電流ｉａｃの波形をそれぞれ示している。
【００８９】
なお、図１３では、図１４および図１５との比較の便宜上、補正量Ｋｐｈａｓｅ＝１に固定している。また、図１４では、入力電圧位相θが９０度のときに補正量Ｋｐｈａｓｅ＝１となるように、補正量Ｋｐｈａｓｅの傾きを決定している（図１１における１５度進みの状態）。さらに、図１５では、補正量Ｋｐｈａｓｅは、下限リミットを「０」、上限リミットを「２」と設定している。また、図１３、図１４、図１５共に、最下段の交流入力電圧ｖａｃと交流入力電流ｉａｃの波形は、両者の位相差を比較するためのものであり、比較しやすいように交流入力電圧ｖｉｎは１／１０００倍した値を表示している。
【００９０】
回路シミュレーションにより力率を確認すると、図１３では０．９７１、図１４では０．９９５、図１５では０．９９５であり、この実施の形態２の（９）式による近似式を用いることで、参考例よりも大きな力率改善効果があり、また、実施の形態１で示した（８）式の場合とほぼ同等の効果が得られることが確認できる。
【００９１】
（ｉｉ）出力電力Ｐｏ＝５Ｗのとき
この発明を適用しない参考例のシミュレーション結果を図１６に、実施の形態２のシミュレーション結果を図１７に、実施の形態１のシミュレーション結果を図１８に示す。図１６、図１７、図１８共に、上段が入力電圧位相θに応じた補正量Ｋｐｈａｓｅを、下段は交流入力電圧ｖａｃと交流入力電流ｉａｃの波形をそれぞれ示している。
【００９２】
なお、図１６では、図１７および図１８との比較の便宜上、補正量Ｋｐｈａｓｅ＝１に固定している。また、図１７では、入力電圧位相θが９０度のときに補正量Ｋｐｈａｓｅ＝１となるように、補正量Ｋｐｈａｓｅの傾きを決定している（図１１における２５度進みの状態）。さらに、図１８では、補正量Ｋｐｈａｓｅは、下限リミットを「０」、上限リミットを「２」と設定している。また、図１６、図１７、図１８共に、最下段の交流入力電圧ｖａｃと交流入力電流ｉａｃの波形は、両者の位相差を比較するためのものであり、比較しやすいように交流入力電圧ｖｉｎは１／１０００倍した値を表示している。
【００９３】
回路シミュレーションにより力率を確認すると、図１６では０．６７３、図１７では０．７８３、図１８では０．８１９であり、実施の形態２の（９）式による近似式を用いることで、参考例よりも大きな力率改善効果があり、また実施の形態１で示した（８）式の場合と比較的同等レベルの効果が得られることが確認できる。
【００９４】
以上のように、出力電力Ｐｏを５０Ｗ、５Ｗとしたときのシミュレーション結果（図１４、図１７）から分るように、この実施の形態２の（９）式に基づく簡易な一次関数式を用いた場合でも力率改善を図ることができることが理解される。
【００９５】
ここでは、補正量Ｋｐｈａｓｅの演算を（９）式に示した単純な入力電圧位相θの一次関数式に近似することで、補正量Ｋｐｈａｓｅを１８０度の周期をもつ鋸波状の信号として生成するようにしたが、これに限らず、補正量Ｋｐｈａｓｅの算出をその他の関数として決定することもできる。この点について、次に説明する。
【００９６】
いま、図１の構成により、入力電圧位相検出部１２において検出する入力電圧位相θ（＝ｖｉｎｐｈａｓｅ）は、実際の脈流電圧｜ｖａｃ｜の位相に対して多少ずれた（遅れた）ものになる。
【００９７】
すなわち、図１９には実際の脈流電圧｜ｖａｃ｜の位相に対して入力電圧位相検出部１２において検出する入力電圧位相θが１８度遅れた場合のシミュレーション波形を示す。なお、図１９において、上段が脈流電圧｜ｖａｃ｜と補正量Ｋｐｈａｓｅの関係を示しており（検出位相のずれを見やすくするため脈流電圧｜ｖａｃ｜は１／２００倍して表示している）、下段が交流入力電圧ｖａｃと交流入力電流ｉａｃの関係を示している（波形を比較しやすくするため交流入力電圧ｖａｃは１／１０００倍して表示している）。図１９から分かるように、検出する入力電圧位相θは、実際の脈流電圧｜ｖａｃ｜の位相に対して１８度遅れることで、脈流電圧｜ｖａｃ｜の０度付近において交流入力電流ｉａｃの波形に歪みが生じていることが確認できる。これにより力率が悪化する。
【００９８】
この現象に対処するため、例えば、図２０の上段に示すように、補正量Ｋｐｈａｓｅを鋸波状の信号でなく、入力電圧位相θの変化に応じてピークに対して左右に傾斜した１８０度の周期をもつ三角波状の信号に変更することで、図２０の下段に示すように、脈流電圧｜ｖａｃ｜の０度付近における交流入力電流ｉａｃの波形歪みを抑制することができ、入力電圧位相検出部１２で入力電圧位相θを検出する際の位相遅れによる力率悪化を抑制することが可能となる。
【００９９】
あるいは、図２１に示すように、入力電圧位相検出部１２で入力電圧位相θを検出する際の位相遅れが生じる期間では、補正量Ｋｐｈａｓｅ＝０に保持し、それ以降からθ＝１８０度の期間では補正量Ｋｐｈａｓｅが鋸波状の信号になるような関数とすることによっても検出位相遅れによる力率悪化を抑制することが可能である。
【０１００】
このように、入力電圧位相θに応じた補正量Ｋｐｈａｓｅの決め方は、鋸波状の信号だけでなく、図２０、図２１に示すような三角波等の比較的演算処理が簡単な関数で与えることもできる。
【０１０１】
以上のように、この実施の形態２によれば、電源制御部３において、出力電圧検出値ｖｏｓｅｎと目標電圧値ｖｏｒｅｆとから基準オン時間ｔｏｎ１を演算し、入力電圧位相θ（＝ｖｉｎｐｈａｓｅ）に応じて、（９）式で得られるような鋸波状や、図２０で示したような三角波状といった比較的演算処理が簡単な関数で決定される補正量Ｋｐｈａｓｅを、基準オン時間ｔｏｎ１に乗算して得られるオン時間ｔｏｎ２を用いてスイッチング素子７をオン／オフ制御することで、入力フィルタ２１を構成する入力コンデンサ６、６ａによる交流入力電圧ｖａｃに対する交流入力電流ｉａｃの位相進みの影響を抑制できるため、比較的安価なマイコンを用いたデジタル制御回路を使用しても、交流入力電流ｉａｃと交流入力電圧ｖａｃを同位相、同波形とすることができ、力率を改善することができる。
【０１０２】
実施の形態３．
図２２はこの実施の形態３におけるＬＥＤ照明装置の構成を示すブロック図であり、図１と対応する構成部分には同一の符号を付す。
【０１０３】
この実施の形態３のＬＥＤ照明装置２７の特徴は、図１に示した構成に対して、負荷８が複数のＬＥＤ２３を縦列接続してなるＬＥＤモジュール２２の場合である。このため、実施の形態１との違いは、電源制御部３において、出力電圧検出部９に代えて出力電流検出部２４が設けられるとともに、出力電圧制御部１１に代えて出力電流制御部２６が設けられて目標電流値ｉｏｒｅｆが設定されるように変更されていることである。その他の構成は図１に示した場合と同様である。
【０１０４】
なお、出力電流検出部２４は、例えば、図示しない電流検出抵抗を設置し、電流検出抵抗の両端間に発生する電位差をＬＥＤモジュール２２に流れる出力電流に対応した電圧変換値ｉｏｓｅｎとして検出する。また、ＬＥＤモジュール２２の接続構成は、ここではＬＥＤ２３を全て直列に接続したものとしているが、複数のＬＥＤ２３を直列または直並列に接続したものであってもよい。さらに、ここでは光源をＬＥＤ２３としているが、これに限らず有機ＥＬやレーザーダイオードに変更することもできる。
【０１０５】
ここで、ＬＥＤ２３はそのＶＩ特性から、通常は電流制御が適しており、そのため図２１では出力電圧の制御から出力電流の制御へと変更している。この構成にすれば、実施の形態１、２と同様の制御を行うことにより、ＬＥＤモジュール２２に流れる電流制御を行うことができる。また、光量を調整するための調光機能を搭載する場合は、外部から入力される目標電流値ｉｏｒｅｆを可変できる構成とすれば、調光機能を実現することができる。
【０１０６】
ＬＥＤモジュール２２を負荷とした場合、調光機能によりＬＥＤモジュール２２に流れる電流を変化させた場合でも出力電圧ｖｏは変化しない。実施の形態１および２では、出力電力Ｐｏが補正量Ｋｐｈａｓｅを決定するための一つのパラメータであったため、理想的には出力電圧ｖｏと出力電流ｉｏを共に検出して電力を算出する必要がある。
【０１０７】
しかし、この実施の形態３では、図２２のように負荷８がＬＥＤモジュール２２となることで、出力電圧ｖｏの検出は行わずに出力電流検出部２４で出力電流ｉｏを電圧変換値ｉｏｓｅｎとして検出することで補正量Ｋｐｈａｓｅを調整することができる。これにより、マイコンのピン数削減や処理時間の短縮、配線の削減、これらによる小型化、低コスト化の利点が得られる。
【０１０８】
さらに、調光信号は通常外部からマイコンに入力されて調光制御を行うため、調光信号が可変された場合でも、事前に調光後の最適な補正量Ｋｐｈａｓｅを求めることができるため、負荷変動に対して応答速度の速い力率改善制御を行うことができる。
【０１０９】
ところで、図２２に示した構成のＬＥＤ照明装置２７は、１段のコンバータ４で交流入力を直流出力に変換しているが、このようにすると、交流電源５の商用周波数リップルが出力側で除去しきれず、ＬＥＤモジュール２２において光のちらつきとして目視されるという懸念がある。
【０１１０】
そこで、２段のコンバータを適用することで入力側の力率改善制御と出力側の電流安定制御を同時に実現することができる。このように、２段のコンバータを用いた場合の構成を図２３に示す。
【０１１１】
図２３に示す構成のＬＥＤ照明装置２７は、図１に示した構成に対して、負荷８がＬＥＤモジュール２２であることに加えて、電源主回路部２については、ＬＥＤモジュール２２とコンバータ４との間に出力電流調整用のＤＣ／ＤＣコンバータとしてのＬＥＤ電流調整回路２５（詳細な制御構成は割愛）が設けられるとともに、ＬＥＤモジュール２２に流れる電流に対応した電圧変換値ｉｏｓｅｎを検出する出力電流検出部２４が設けられ、また、電源制御部３については、出力電圧制御部１１に加えて、出力電流制御部２６が設けられていることである。
【０１１２】
この場合、出力電流制御部２６は、外部から入力される目標電流値ｉｏｒｅｆと出力電流検出部２４で検出された電圧変換値ｉｏｓｅｎに応じて出力電流ｉｏが一定になるようにＬＥＤ電流調整回路２５の出力電流を制御すると同時に、出力電圧制御部１１については、その目標電圧値ｖｏｒｅｆをＬＥＤモジュール２２の電圧以上となるような値に設定して、上記と同様にしてコンバータ４の制御を実施する。なお、図２３に示した構成の場合でも、調光度によらずに出力電圧ｖｏが一定であるため、一般的にはコンバータ４の出力電圧も調光度によらずに一定値に制御するため、図２２の構成の場合と同様の利点が得られる。
【０１１３】
以上のように、この実施の形態３によれば、負荷８がＬＥＤモジュール２２となる場合には、電源主回路部２に出力電流検出部２４を設けて出力電流ｉｏを電圧変換値ｉｏｓｅｎとして検出するとともに、電源制御部３には、出力電流制御部２６を設けて出力電流検出値ｉｏｓｅｎと目標電流値ｉｏｒｅｆとから基準オン時間ｔｏｎ１を演算し、入力電圧位相θ（＝ｖｉｎｐｈａｓｅ）に応じた補正量Ｋｐｈａｓｅを基準オン時間ｔｏｎ１に乗算したオン時間ｔｏｎ２を用いてスイッチング素子７をオン／オフ制御する。これにより、入力コンデンサ６、６ａによる交流入力電圧ｖａｃに対する交流入力電流ｉａｃの位相進みの影響を補正できるため、交流入力電流ｉａｃと交流入力電圧ｖａｃを同位相、同波形とでき、力率を向上することができる。
【０１１４】
なお、上記の実施の形態１〜３では、力率補償電源装置１やＬＥＤ照明装置２７を小型化するために、装置の全て、あるいは一部を１つの集積回路に実装して、１つのパッケージに収めたＩＣとしてもよい。例えば、電源制御部３を１つの制御ＩＣのパッケージに収めることが好ましい。
【０１１５】
また、この発明は、上記の各実施の形態１〜３の構成のみに限定されるものではなく、この発明の趣旨を逸脱しない範囲内において、各実施の形態１〜３を自由に組み合わせたり、各実施の形態１〜３の構成を適宜、変形、省略することが可能である。
【図１】
0006599024.tif 000005
【図２】
0006599024.tif 000006
【図３】
0006599024.tif 000007
【図４】
0006599024.tif 000008
【図５】
0006599024.tif 000009
【図６】
0006599024.tif 000010
【図７】
0006599024.tif 000011
【図８】
0006599024.tif 000012
【図９】
0006599024.tif 000013
【図１０】
0006599024.tif 000014
【図１１】
0006599024.tif 000015
【図１２】
0006599024.tif 000016
【図１３】
0006599024.tif 000017
【図１４】
0006599024.tif 000018
【図１５】
0006599024.tif 000019
【図１６】
0006599024.tif 000020
【図１７】
0006599024.tif 000021
【図１８】
0006599024.tif 000022
【図１９】
0006599024.tif 000023
【図２０】
0006599024.tif 000024
【図２１】
0006599024.tif 000025
【図２２】
0006599024.tif 000026
【図２３】
0006599024.tif 000027
【図２４】
0006599024.tif 000028