(57)【特許請求の範囲】
【請求項１】
外部に設けられた複数の第１抵抗素子のそれぞれの一端側に設けられた複数の第１パッドと、
前記複数の第１抵抗素子のそれぞれの他端側に設けられた第２パッドと、
オペアンプと、
前記オペアンプの出力端子と前記複数の第１パッドとの間にそれぞれ配線された複数の第１信号線と、
前記複数の第１信号線上にそれぞれ設けられ、何れか一つが選択的にオンする複数の第１スイッチと、
前記オペアンプの一方の入力端子と前記第２パッドとの間に配線された第２信号線と、
前記複数の第１信号線のそれぞれに対して設けられた複数の第１ＥＳＤ保護素子と、
前記複数の第１パッドにそれぞれ接続され、当該複数の第１パッドの電圧信号がそれぞれ伝搬する複数の第３信号線と、
前記複数の第３信号線上にそれぞれ設けられ、何れか一つが選択的にオンする複数の第２スイッチと、
を備えた、半導体集積回路。
【請求項２】
前記オペアンプの前記一方の入力端子は、反転入力端子であって、
前記オペアンプの他方の入力端子である非反転入力端子に基準電圧が供給され、
前記第２パッドに供給される入力電流を前記電圧信号に変換する、請求項１に記載の半導体集積回路。
【請求項３】
外部に設けられた複数の第１抵抗素子のそれぞれの一端側に設けられた第１パッドと、
前記複数の第１抵抗素子のそれぞれの他端側に設けられた複数の第２パッドと、
オペアンプと、
前記オペアンプの出力端子と前記第１パッドとの間に配線された第１信号線と、
前記オペアンプの一方の入力端子と前記複数の第２パッドとの間にそれぞれ配線された複数の第２信号線と、
前記第１信号線に対して設けられた第１ＥＳＤ保護素子と、
前記第１パッドに接続され、前記第１パッドの電圧信号が伝搬する第３信号線と、
前記複数の第２信号線上にそれぞれ設けられ、何れか一つが選択的にオンする複数の第３スイッチと、
を備えた、半導体集積回路。
【請求項４】
前記オペアンプの前記一方の入力端子は、反転入力端子であって、
前記オペアンプの他方の入力端子である非反転入力端子に入力電圧が供給され、
前記複数の第１抵抗素子のそれぞれの他端側に第２抵抗素子を介して基準電圧が供給される、請求項３に記載の半導体集積回路。
【請求項５】
前記オペアンプの前記一方の入力端子は、反転入力端子であって、
前記オペアンプの他方の入力端子である非反転入力端子に基準電圧が供給され、
前記複数の第１抵抗素子のそれぞれの他端側に第２抵抗素子を介して入力電圧が供給される、請求項３に記載の半導体集積回路。
【請求項６】
前記第３信号線を伝搬する前記第１パッドの電圧信号が供給される後段回路、をさらに備えた、請求項１又は３に記載の半導体集積回路。
【請求項７】
前記後段回路は、ＡＤコンバータである、請求項６に記載の半導体集積回路。
【請求項８】
前記第３信号線上に設けられたボルテージフォロアをさらに備えた、請求項１又は３に記載の半導体集積回路。
【請求項９】
外部に設けられた第１抵抗素子の一端側に設けられた第１パッド、及び、前記第１抵抗素子の他端側に設けられた第２パッド、として選択的に用いられる複数のパッドと、
オペアンプと、
前記オペアンプの出力端子と前記複数のパッドとの間にそれぞれ配線された複数の第１信号線と、
前記複数の第１信号線上にそれぞれ設けられた複数の第１スイッチと、
前記オペアンプの一方の入力端子と前記複数のパッドとの間にそれぞれ配線された複数の第２信号線と、
前記複数の第２信号線上にそれぞれ設けられた複数の第３スイッチと、
前記複数の第１信号線のそれぞれに対して設けられた複数の第１ＥＳＤ保護素子と、
前記オペアンプの他方の入力端子と前記複数のパッドとの間にそれぞれ配線された複数の第４信号線と、
前記複数の第４信号線上にそれぞれ設けられた複数の第４スイッチと、
前記複数のパッドにそれぞれ接続され、当該複数のパッドの電圧信号がそれぞれ伝搬する複数の第３信号線と、
前記複数の第３信号線上にそれぞれ設けられた複数の第２スイッチと、
を備えた、半導体集積回路。
【請求項１０】
前記複数の第１抵抗素子と、
請求項２に記載の半導体集積回路と、を備えた可変利得増幅器。
【請求項１１】
前記複数の第１抵抗素子と、
前記第２抵抗素子と、
請求項４に記載の半導体集積回路と、を備えた可変利得増幅器。
【請求項１２】
前記複数の第１抵抗素子と、
前記第２抵抗素子と、
請求項５に記載の半導体集積回路と、を備えた可変利得増幅器。
【請求項１３】
前記入力電流を測定結果として出力するセンサと、
前記複数の第１抵抗素子と、
請求項２に記載の半導体集積回路と、を備えたセンサシステム。
【請求項１４】
前記入力電圧を測定結果として出力するセンサと、
前記複数の第１抵抗素子と、
前記第２抵抗素子と、
請求項４に記載の半導体集積回路と、を備えたセンサシステム。
【請求項１５】
前記入力電圧を測定結果として出力するセンサと、
前記複数の第１抵抗素子と、
前記第２抵抗素子と、
請求項５に記載の半導体集積回路と、を備えたセンサシステム。
【請求項１６】
ｎ個のパッドと、
前記ｎ個のパッドそれぞれに設けられた複数のＥＳＤ保護素子と、
オペアンプと、
後段回路と、を有し、
前記ｎ個のパッドのうち第１及び第２のパッド間に外部抵抗が接続され、前記第１のパッドが前記オペアンプの入力に、前記第２のパッドが前記オペアンプの出力に接続されることで前記オペアンプの帰還経路が形成可能であり、
前記後段回路は、前記帰還経路とは異なる経路で前記第２のパッドと接続され、前記第２のパッドに生じる電圧で駆動され、
前記ｎ個のパッドのうち、少なくとも２個のパッドがスイッチを介して前記オペアンプの入力に接続され、前記スイッチの切り替えにより、前記第１のパッドが決定される、
半導体集積回路。
【請求項１７】
ｎ個のパッドと、
前記ｎ個のパッドそれぞれに設けられた複数のＥＳＤ保護素子と、
オペアンプと、
後段回路と、を有し、
前記ｎ個のパッドのうち第１及び第２のパッド間に外部抵抗が接続され、前記第１のパッドが前記オペアンプの入力に、前記第２のパッドが前記オペアンプの出力に接続されることで前記オペアンプの帰還経路が形成可能であり、
前記後段回路は、前記帰還経路とは異なる経路で前記第２のパッドと接続され、前記第２のパッドに生じる電圧で駆動され、
前記ｎ個のパッドのうち、少なくとも２個のパッドがスイッチを介して前記オペアンプの出力に接続され、前記スイッチの切り替えにより、前記第２のパッドが決定される、
半導体集積回路。
【請求項１８】
前記後段回路はオペアンプである、請求項１６又は１７に記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路、可変利得増幅器、及び、センサシステムに関し、例えば高精度の可変利得増幅器を構成するのに適した半導体集積回路、可変利得増幅器、及び、センサシステムに関する。
【背景技術】
【０００２】
近年、高精度の可変利得増幅器が求められている。関連する技術が特許文献１に開示されている。
【０００３】
特許文献１に開示された可変利得増幅器は、入力信号電圧に応じた出力電流を生成して出力するｇｍセルと、このｇｍセルの出力電流を電圧に変換するとともに、この変換利得を調整する調整手段を含む電流電圧変換回路と、を備える。電流電圧変換回路は、演算増幅器と、演算増幅器の入力端子と出力端子との間に接続されて任意の抵抗値が設定可能な可変抵抗器と、を有する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−８３７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に開示された可変利得増幅器では、可変抵抗器を構成する複数の抵抗素子が半導体チップ内に設けられているものと考えられる。そのため、これら抵抗素子の製造ばらつきにより、可変利得増幅器の精度が低下してしまう可能性がある。
【０００６】
仮に、可変抵抗器を構成する複数の抵抗素子を半導体チップ外に設け、これら抵抗素子と、半導体チップ内の演算増幅器と、を半導体チップのパッドを介して接続する構成とした場合、パッドに対して設けられたＥＳＤ保護素子の抵抗成分の影響により、可変利得増幅器の精度が低下してしまう、という問題があった。
【０００７】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
一実施の形態によれば、半導体集積回路は、外部に設けられた第１抵抗素子の一端側に設けられた第１パッドと、前記第１抵抗素子の他端側に設けられた第２パッドと、オペアンプと、前記オペアンプの出力端子と前記第１パッドとの間に配線された第１信号線と、前記オペアンプの一方の入力端子と前記第２パッドとの間に配線された第２信号線と、前記第１信号線に対して設けられた第１ＥＳＤ保護素子と、前記第１パッドに接続され、前記第１パッドの電圧信号が伝搬する第３信号線と、を備える。
【発明の効果】
【０００９】
前記一実施の形態によれば、高精度の可変利得増幅器を構成することが可能な半導体集積回路、可変利得増幅器、及び、センサシステムを提供することができる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態１にかかる可変利得増幅器が搭載されたセンサシステムを示すブロック図である。
【図２】実施の形態１にかかる可変利得増幅器の構成例を示す図である。
【図３】実施の形態１にかかる可変利得増幅器の変形例を示す図である。
【図４】実施の形態２にかかる可変利得増幅器の構成例を示す図である。
【図５】実施の形態２にかかる可変利得増幅器の変形例を示す図である。
【図６】実施の形態３にかかる半導体集積回路の構成例を示す図である。
【図７】実施の形態３にかかる半導体集積回路が適用された可変利得増幅器の構成例を示す図である。
【図８】実施の形態３にかかる半導体集積回路が適用された可変利得増幅器の構成例を示す図である。
【図９】実施の形態４にかかる可変利得増幅器の構成例を示す図である。
【発明を実施するための形態】
【００１１】
以下、図面を参照しつつ、実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として実施の形態の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。
【００１２】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００１３】
さらに、以下の実施の形態において、その構成要素（動作ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。
【００１４】
＜実施の形態１＞
図１は、実施の形態１に係る可変利得増幅器が搭載されたセンサシステムＳＹＳ１を示すブロック図である。センサシステムＳＹＳ１は、例えば、酵素電極法を採用した血糖値測定システムである。以下、具体的に説明する。
【００１５】
図１に示すように、センサシステムＳＹＳ１は、コントローラ１と、センサ２と、ＬＣＤ(Liquid Crystal Display)等の表示装置３と、クロック生成部４と、ＩｒＤＡ(Infrared Data Association)等を用いた通信装置５と、ＥＥＰＲＯＭ等のメモリ６と、を備える。
【００１６】
センサ２は、例えば、検査ストリップであって、バイアス電圧が電極に印加されることにより、血中グルコース濃度に比例した電流Ｉｉｎを測定結果として出力する。
【００１７】
コントローラ１は、後述する増幅器ＶＡ１を有し、センサ２にバイアス電圧を印加するとともに、センサ２の測定結果である電流Ｉｉｎを電圧Ｖｏに変換する。コントローラ１は、この電圧ＶｏをＡＤコンバータを用いてデジタル化して所定の処理を施す。例えば、コントローラ１は、デジタル化した測定結果を、過去の測定結果とともにメモリ６に記憶させたり、表示装置３に表示させたり、通信装置５を用いて他の機器に送信したりする。
【００１８】
ここで、コントローラ１がセンサ２の測定結果を高精度に取得するには、増幅器ＶＡ１が高精度であることが求められる。また、増幅器ＶＡ１は、必要に応じて利得（ゲイン）を切り替えられることも求められている。
【００１９】
（本実施の形態に係る可変利得増幅器ＶＡ１の構成）
図２は、コントローラ１の一部である可変利得増幅器ＶＡ１の構成例を示す図である。なお、図２には、センサ２も示されている。
【００２０】
図２に示すように、可変利得増幅器ＶＡ１は、所謂ＩＶアンプであって、半導体集積回路１０と、抵抗素子（第１抵抗素子）Ｒ１〜Ｒ４と、によって構成される。半導体集積回路１０は、チップＣＨＰ１上に、ポート部Ｐｔ１〜Ｐｔ５、オペアンプＡ１、スイッチ（第１スイッチ）ＳＷ１１〜ＳＷ１４、及び、スイッチ（第２スイッチ）ＳＷ２１〜ＳＷ２４を少なくとも備える。ここで、抵抗素子Ｒ１〜Ｒ４は、チップＣＨＰ１外に設けられている。そのため、抵抗素子Ｒ１〜Ｒ４は、仕様に応じて適宜付け替え可能である。
【００２１】
ポート部Ｐｔ１は、パッドＰｄ１と、ＥＳＤ保護素子ｒ１１，ｒ２１と、リードフレーム及びボンディングワイヤ等のコネクタ（不図示）と、を含む。ポート部Ｐｔ２は、パッドＰｄ２と、ＥＳＤ保護素子ｒ１２，ｒ２２と、リードフレーム及びボンディングワイヤ等のコネクタ（不図示）と、を含む。ポート部Ｐｔ３は、パッドＰｄ３と、ＥＳＤ保護素子ｒ１３，ｒ２３と、リードフレーム及びボンディングワイヤ等のコネクタ（不図示）と、を含む。ポート部Ｐｔ４は、パッドＰｄ４と、ＥＳＤ保護素子ｒ１４，ｒ２４と、リードフレーム及びボンディングワイヤ等のコネクタ（不図示）と、を含む。ポート部Ｐｔ５は、パッドＰｄ５と、ＥＳＤ保護素子ｒ１５と、リードフレーム及びボンディングワイヤ等のコネクタ（不図示）と、を含む。
【００２２】
オペアンプＡ１の出力端子と、パッド（第１パッド）Ｐｄ１〜Ｐｄ４と、の間には、それぞれ複数の信号線（第１信号線）Ｌ１１〜Ｌ１４が配線されている。オペアンプＡ１の一方の入力端子である反転入力端子と、パッド（第２パッド）Ｐｄ５と、の間には、信号線（第２信号線）Ｌ２１が配線されている。オペアンプＡ１の他方の入力端子である非反転入力端子には、基準電圧Ｖｒｅｆが供給されている。
【００２３】
パッドＰｄ１〜Ｐｄ４は、チップＣＨＰ１外の抵抗素子Ｒ１〜Ｒ４のそれぞれの一端側に設けられ、パッドＰｄ５は、チップＣＨＰ１外の抵抗素子Ｒ１〜Ｒ４のそれぞれの他端側に設けられている。より詳細には、パッドＰｄ１〜Ｐｄ４は、リードフレーム及びボンディングワイヤ等のコネクタを介して、抵抗素子Ｒ１〜Ｒ４のそれぞれの一端に接続され、パッドＰｄ５は、リードフレーム及びボンディングワイヤ等のコネクタを介して、抵抗素子Ｒ１〜Ｒ４のそれぞれの他端に共通接続されている。以下の説明では、特に断りがない限り、パッドと抵抗素子との間を接続するリードフレーム及びボンディングワイヤ等のコネクタの表現は省略される。
【００２４】
スイッチＳＷ１１〜ＳＷ１４は、それぞれ信号線Ｌ１１〜Ｌ１４上に設けられ、何れか一つが選択的にオンする。なお、各スイッチＳＷ１１〜ＳＷ１４は、抵抗成分を含んでいる。
【００２５】
例えば、スイッチＳＷ１１がオンした場合、オペアンプＡ１の出力端子及び反転入力端子の間には、抵抗素子Ｒ１を介した帰還経路が形成される。スイッチＳＷ１２がオンした場合、抵抗素子Ｒ２を介した帰還経路が形成される。スイッチＳＷ１３がオンした場合、抵抗素子Ｒ３を介した帰還経路が形成される。スイッチＳＷ１４がオンした場合、抵抗素子Ｒ４を介した帰還経路が形成される。なお、本実施の形態では、抵抗素子Ｒ１〜Ｒ４のそれぞれの抵抗値が異なっている場合を例に説明する。
【００２６】
ＥＳＤ保護素子ｒ１１〜ｒ１４は、それぞれ、信号線Ｌ１１〜Ｌ１４上のうち、パッドＰｄ１〜Ｐｄ４と、スイッチＳＷ１１〜ＳＷ１４と、の間の信号線上に設けられている。ＥＳＤ保護素子ｒ１５は、信号線Ｌ２１上のうち、パッドＰｄ５と、オペアンプＡ１の反転入力端子と、の間の信号線上に設けられている。なお、各ＥＳＤ保護素子ｒ１１〜ｒ１５は、抵抗成分を含んでいる。
【００２７】
さらに、パッドＰｄ１〜Ｐｄ４からＡＤコンバータ等の後段回路にかけて信号線（第３信号線）Ｌ３１〜Ｌ３４がそれぞれ配線されている。より具体的には、信号線Ｌ３１〜Ｌ３４のそれぞれの一端がパッドＰｄ１〜Ｐｄ４に直接接続され、信号線Ｌ３１〜Ｌ３４のそれぞれの他端が後段回路に接続されている。
【００２８】
なお、信号線Ｌ３１〜Ｌ３４のそれぞれの一端は、後述するＥＳＤ保護素子やスイッチ等を介して、パッドＰｄ１〜Ｐｄ４に直接接続されることが好ましいが、それに限られず、少なくともパッドＰｄ１〜Ｐｄ４とＥＳＤ保護素子ｒ１１〜ｒ１４との間の信号線に接続されていればよい。
【００２９】
スイッチＳＷ２１〜ＳＷ２４は、それぞれ信号線Ｌ３１〜Ｌ３４上に設けられ、何れか一つが選択的にオンする。より具体的には、スイッチＳＷ２１〜ＳＷ２４は、それぞれスイッチＳＷ１１〜ＳＷ１４がオンした場合にオンする。なお、各スイッチＳＷ２１〜ＳＷ２４は、抵抗成分を含んでいる。
【００３０】
例えば、スイッチＳＷ２１がオンした場合、パッドＰｄ１と後段回路との間は信号線Ｌ３１を介して導通した状態となる。スイッチＳＷ２２がオンした場合、パッドＰｄ２と後段回路との間は信号線Ｌ３２を介して導通した状態となる。スイッチＳＷ２３がオンした場合、パッドＰｄ３と後段回路との間は信号線Ｌ３３を介して導通した状態となる。スイッチＳＷ２４がオンした場合、パッドＰｄ４と後段回路との間は信号線Ｌ３４を介して導通した状態となる。
【００３１】
ＥＳＤ保護素子ｒ２１〜ｒ２４は、それぞれ、信号線Ｌ３１〜Ｌ３４のうち、パッドＰｄ１〜Ｐｄ４と、スイッチＳＷ２１〜ＳＷ２４と、の間の信号線上に設けられている。なお、各ＥＳＤ保護素子ｒ２１〜ｒ２４は、抵抗成分を含んでいる。
【００３２】
なお、各スイッチのオンオフは、レジスタ（不図示）に格納された値に基づいて制御される。したがって、レジスタの値を調整することで、各スイッチのオンオフを切り替えることができる。
【００３３】
センサ２から出力された電流Ｉｉｎは、抵抗素子Ｒ１〜Ｒ４の他端側（パッドＰｄ５）に供給される。そして、選択的に形成された帰還経路に電流Ｉｉｎが流れることでパッドＰｄ１〜Ｐｄ４の何れかに発生した電圧信号は、信号線Ｌ３１〜Ｌ３４の何れかを伝搬して、ＡＤコンバータ等の後段回路に供給される。
【００３４】
なお、後段回路は、入力インピーダンスの高い回路であることが好ましい。後段回路の入力インピーダンスが低い場合には、パッドＰｄ１〜Ｐｄ４から後段回路に延びる信号線Ｌ３１〜Ｌ３４上の後段回路直前にボルテージフォロア回路を設けることが好ましい。それにより、パッドＰｄ１〜Ｐｄ４から後段回路に延びる信号線Ｌ３１〜Ｌ３４に電流が流れなくなるため、当該信号線Ｌ３１〜Ｌ３４上に設けられたＥＳＤ保護素子等の抵抗成分の影響を受けることなく、パッドＰｄ１〜Ｐｄ４の電圧信号を後段回路に伝達することが可能となる。後段回路の入力インピーダンスに関しては、他の実施形態の場合でも同様の配慮がなされているものとする。
【００３５】
（可変利得増幅器ＶＡ１の動作）
続いて、可変利得増幅器ＶＡ１の動作について説明する。以下では、スイッチＳＷ１１，ＳＷ２１がオンした場合における可変利得増幅器ＶＡ１の動作について説明する。
【００３６】
本例ではスイッチＳＷ１１がオンしているため、オペアンプＡ１の出力端子及び反転入力端子の間には、抵抗素子Ｒ１を介した帰還経路が形成される。それにより、帰還経路上に設けられた抵抗素子Ｒ１に電流Ｉｉｎが流れるため、抵抗素子Ｒ１の両端には電位差が発生する。それにより、抵抗素子Ｒ１の一端側に設けられたパッドＰｄ１には、電圧値Ｖｏの電圧信号が発生する。このパッドＰｄ１の電圧値Ｖｏは、抵抗素子Ｒ１の一端の電圧値と略同一又は非常に近い。そして、本例ではスイッチＳＷ２１がオンしているため、パッドＰｄ１に発生した電圧値Ｖｏの電圧信号は、信号線Ｌ３１を伝搬して、ＡＤコンバータ等の後段回路に供給される。
【００３７】
このようにして、可変利得増幅器ＶＡ１は、センサ２から出力された電流Ｉｉｎを電圧値Ｖｏの電圧信号に変換した後、ＡＤコンバータ等の後段回路に出力する。
【００３８】
ここで、パッドＰｄ１の電圧値Ｖｏと基準電圧Ｖｒｅｆとの差電圧ΔＶｏは、以下の式（１）のように表される。なお、Ｉｉｎは電流Ｉｉｎの電流値を表し、Ｒ１は抵抗素子Ｒ１の抵抗値を表す。
【００３９】
ΔＶｏ＝−Ｉｉｎ・Ｒ１  ・・・（１）
【００４０】
式（１）を見てもわかるように、パッドＰｄ１の電圧値Ｖｏ（＝ΔＶｏ＋Ｖｒｅｆ）は、帰還経路上の抵抗成分のうち、チップＣＨＰ１内のＥＳＤ保護素子ｒ１１及びスイッチＳＷ１１のそれぞれの抵抗成分には依存せず、外付けの抵抗素子Ｒ１の抵抗値のみに依存する。したがって、可変利得増幅器ＶＡ１のゲインは、チップＣＨＰ１内のＥＳＤ保護素子ｒ１１及びスイッチＳＷ１１のそれぞれの抵抗成分の影響を受けることなく、外付けの抵抗素子Ｒ１の抵抗値によって高精度に設定可能である。
【００４１】
同様に、スイッチＳＷ１２，ＳＷ２２がオンした場合には、可変利得増幅器ＶＡ１のゲインは、チップＣＨＰ１内のＥＳＤ保護素子ｒ１２及びスイッチＳＷ１２のそれぞれの抵抗成分の影響を受けることなく、外付けの抵抗素子Ｒ２の抵抗値によって高精度に設定可能である。スイッチＳＷ１３，ＳＷ２３がオンした場合には、可変利得増幅器ＶＡ１のゲインは、チップＣＨＰ１内のＥＳＤ保護素子ｒ１３及びスイッチＳＷ１３のそれぞれの抵抗成分の影響を受けることなく、外付けの抵抗素子Ｒ３の抵抗値によって高精度に設定可能である。スイッチＳＷ１４，ＳＷ２４がオンした場合には、可変利得増幅器ＶＡ１のゲインは、チップＣＨＰ１内のＥＳＤ保護素子ｒ１４及びスイッチＳＷ１４のそれぞれの抵抗成分の影響を受けることなく、外付けの抵抗素子Ｒ４の抵抗値によって高精度に設定可能である。
【００４２】
このように、可変利得増幅器ＶＡ１は、帰還経路上かつチップ外に抵抗素子（Ｒ１等）を備えるとともに、チップ内において、外付けの抵抗素子が接続されるパッド（Ｐｄ１等）から延びる信号線を帰還経路とは別に備える。それにより、チップ内に設けられたＥＳＤ保護素子等の抵抗成分の影響を受けることなく、チップ外に設けられた抵抗素子の抵抗値によって高精度に可変利得増幅器ＶＡ１のゲインを設定することが可能となる。
【００４３】
換言すると、半導体集積回路１０は、帰還経路上かつチップ外に設けられた抵抗素子（Ｒ１等）に接続されたパッド（Ｐｄ１等）から延びる信号線（Ｌ３１等）を、帰還経路とは別に備える。それにより、帰還経路上かつチップ内に設けられたＥＳＤ保護素子等の抵抗成分の影響を受けることなく、帰還経路上かつチップ外に設けられた抵抗素子の抵抗値によって高精度に可変利得増幅器ＶＡ１のゲインを設定することが可能となる。つまり、半導体集積回路１０は、高精度の可変利得増幅器ＶＡ１を構成することができる。
【００４４】
なお、可変利得増幅器ＶＡ１のゲインを決定する抵抗素子は、チップ外に設けられているため、チップ内に設けられることにより発生する製造ばらつきの問題は生じない。
【００４５】
本実施の形態では、４つの帰還経路が設けられた場合を例に説明したが、これに限られず、任意の数の帰還経路が設けられた構成に適宜変更可能である。
【００４６】
抵抗素子Ｒ１〜Ｒ４は、抵抗成分を有するものであればよく、例えば、スイッチトキャパシタであってもよい。
【００４７】
（可変利得増幅器ＶＡ１の変形例）
図３は可変利得増幅器ＶＡ１の変形例を可変利得増幅器ＶＡ１ａとして示す図である。
図３に示すように、可変利得増幅器ＶＡ１では、抵抗素子Ｒ１〜Ｒ４が並列に接続されていたのに対し、可変利得増幅器ＶＡ１ａでは、抵抗素子Ｒ１〜Ｒ４が直列に接続されている。
【００４８】
具体的には、パッドＰｄ１は、抵抗素子Ｒ１の一端に接続されている。パッドＰｄ２は、抵抗素子Ｒ１の他端と抵抗素子Ｒ２の一端との間のノードに接続されている。パッドＰｄ３は、抵抗素子Ｒ２の他端と抵抗素子Ｒ３の一端との間のノードに接続されている。パッドＰｄ４は、抵抗素子Ｒ３の他端と抵抗素子Ｒ４の一端との間のノードに接続されている。そして、パッドＰｄ５は、抵抗素子Ｒ４の他端（抵抗素子Ｒ１〜Ｒ４の他端側）に接続されている。
【００４９】
可変利得増幅器ＶＡ１ａのその他の構成については、可変利得増幅器ＶＡ１と同様であるため、その説明を省略する。
【００５０】
可変利得増幅器ＶＡ１ａは、可変利得増幅器ＶＡ１と同等の効果を奏することができる。
【００５１】
＜実施の形態２＞
図４は、実施の形態２に係る可変利得増幅器ＶＡ２の構成例を示す図である。なお、図４には、センサ２も示されている。
【００５２】
可変利得増幅器ＶＡ２は、例えば、脈拍及び血中酸素を測定するパルスオキシメータ等の測定システム（センサシステム）に搭載される。
【００５３】
図４に示すように、センサ２は、例えば、フォトトランジスタＴｓ、抵抗素子Ｒｓ、及び、発光ダイオードＤ１により構成される。発光ダイオードＤ１とフォトトランジスタＴｓとの間に差し込まれた指等の検査対象Ｔａの脈拍や血中酸素に応じて、発光ダイオードＤ１から検査対象Ｔａを介してフォトトランジスタＴｓに伝わる光の強度が変化する。フォトトランジスタＴｓは、受けた光の強度に応じた電流を抵抗素子Ｒｓに流す。抵抗素子Ｒｓは、その電流を電圧Ｖｉｎに変換して測定結果として出力する。要するに、センサ２は、脈拍や血中酸素に応じた電圧Ｖｉｎを測定結果として出力する。
【００５４】
可変利得増幅器ＶＡ２は、所謂非反転増幅器であって、半導体集積回路１０と、抵抗素子Ｒ１〜Ｒ５と、によって構成される。半導体集積回路１０は、チップＣＨＰ１上に、ポート部Ｐｔ１〜Ｐｔ６、オペアンプＡ１、スイッチ（第１スイッチ）ＳＷ１１、スイッチ（第２スイッチ）ＳＷ２１、及び、スイッチ（第３スイッチ）ＳＷ３２〜ＳＷ３５を少なくとも備える。ここで、抵抗素子（第１抵抗素子）Ｒ１〜Ｒ４及び抵抗素子（第２抵抗素子）Ｒ５は、チップＣＨＰ１外に設けられている。そのため、抵抗素子Ｒ１〜Ｒ５は、仕様に応じて適宜付け替え可能である。
【００５５】
ポート部Ｐｔ１は、パッドＰｄ１と、ＥＳＤ保護素子ｒ１１，ｒ２１と、リードフレーム及びボンディングワイヤ等のコネクタ（不図示）と、を含む。ポート部Ｐｔ２は、パッドＰｄ２と、ＥＳＤ保護素子ｒ１２と、リードフレーム及びボンディングワイヤ等のコネクタ（不図示）と、を含む。ポート部Ｐｔ３は、パッドＰｄ３と、ＥＳＤ保護素子ｒ１３と、リードフレーム及びボンディングワイヤ等のコネクタ（不図示）と、を含む。ポート部Ｐｔ４は、パッドＰｄ４と、ＥＳＤ保護素子ｒ１４と、リードフレーム及びボンディングワイヤ等のコネクタ（不図示）と、を含む。ポート部Ｐｔ５は、パッドＰｄ５と、ＥＳＤ保護素子ｒ１５と、リードフレーム及びボンディングワイヤ等のコネクタ（不図示）と、を含む。
【００５６】
オペアンプＡ１の出力端子と、パッド（第１パッド）Ｐｄ１と、の間には、信号線（第１信号線）Ｌ１１が配線されている。オペアンプＡ１の一方の入力端子である反転入力端子と、パッド（第２パッド）Ｐｄ２〜Ｐｄ５と、の間には、それぞれ複数の信号線（第２信号線）Ｌ２２〜Ｌ２５が配線されている。オペアンプＡ１の他方の入力端子である非反転入力端子と、パッドＰｄ６と、の間には、信号線（第４信号線）Ｌ４６が配線されている。
【００５７】
パッドＰｄ１は、抵抗素子Ｒ１の一端（抵抗素子Ｒ１〜Ｒ４の一端側）に接続されている。パッドＰｄ２は、抵抗素子Ｒ１の他端と抵抗素子Ｒ２の一端との間のノードに接続されている。パッドＰｄ３は、抵抗素子Ｒ２の他端と抵抗素子Ｒ３の一端との間のノードに接続されている。パッドＰｄ４は、抵抗素子Ｒ３の他端と抵抗素子Ｒ４の一端との間のノードに接続されている。パッドＰｄ５は、抵抗素子Ｒ４の他端と抵抗素子Ｒ５の一端との間のノードに接続されている。そして、抵抗素子Ｒ５の他端に基準電圧Ｖｒｅｆが供給される。
【００５８】
スイッチＳＷ３２〜ＳＷ３５は、それぞれ信号線Ｌ２２〜Ｌ２５上に設けられ、何れか一つが選択的にオンする。スイッチＳＷ１１は、信号線Ｌ１１上に設けられ、常にオンしている。したがって、スイッチＳＷ１１は省略されてもよい。なお、各スイッチＳＷ１１，ＳＷ３２〜ＳＷ３５は、抵抗成分を含んでいる。
【００５９】
例えば、スイッチＳＷ３２がオンした場合、オペアンプＡ１の出力端子及び反転入力端子の間には、抵抗素子Ｒ１を介した帰還経路が形成される。スイッチＳＷ３３がオンした場合、抵抗素子Ｒ１，Ｒ２を介した帰還経路が形成される。スイッチＳＷ３４がオンした場合、抵抗素子Ｒ１〜Ｒ３を介した帰還経路が形成される。スイッチＳＷ３５がオンした場合、抵抗素子Ｒ１〜Ｒ４を介した帰還経路が形成される。
【００６０】
ＥＳＤ保護素子ｒ１１は、信号線Ｌ１１上のうち、パッドＰｄ１と、スイッチＳＷ１１と、の間の信号線上に設けられている。ＥＳＤ保護素子ｒ１２〜ｒ１５は、それぞれ、信号線Ｌ２２〜Ｌ２５上のうち、パッドＰｄ２〜Ｐｄ５と、スイッチＳＷ３２〜ＳＷ３５と、の間の信号線上に設けられている。ＥＳＤ保護素子ｒ１６は、信号線Ｌ４６上のうち、パッドＰｄ６と、オペアンプＡ１の非反転入力端子と、の間の信号線上に設けられている。なお、各ＥＳＤ保護素子ｒ１１〜ｒ１６は、抵抗成分を含んでいる。
【００６１】
さらに、パッドＰｄ１からＡＤコンバータ等の後段回路にかけて信号線（第３信号線）Ｌ３１が配線されている。より具体的には、信号線Ｌ３１の一端がパッドＰｄ１に直接接続され、信号線Ｌ３１の他端が後段回路に接続されている。なお、信号線Ｌ３１の一端は、後述するＥＳＤ保護素子やスイッチ等を介して、パッドＰｄ１に直接接続されることが好ましいが、それに限られず、少なくともパッドＰｄ１とＥＳＤ保護素子ｒ１１との間の信号線に接続されていればよい。
【００６２】
スイッチＳＷ２１は、信号線Ｌ３１上に設けられ、常にオンしている。したがって、スイッチＳＷ２１は、省略されてもよい。なお、スイッチＳＷ２１は、抵抗成分を含んでいる。
【００６３】
ＥＳＤ保護素子ｒ２１は、信号線Ｌ３１上のうち、パッドＰｄ１とスイッチＳＷ２１との間の信号線上に設けられている。なお、ＥＳＤ保護素子ｒ２１は、抵抗成分を含んでいる。
【００６４】
なお、各スイッチのオンオフは、レジスタ（不図示）に格納された値に基づいて制御される。したがって、レジスタの値を調整することで、各スイッチのオンオフを切り替えることができる。
【００６５】
センサ２から出力された電圧Ｖｉｎは、パッドＰｄ６を介して、オペアンプＡ１の非反転入力端子に供給される。そして、電圧Ｖｉｎが供給されることでパッドＰｄ１に発生した電圧値Ｖｏの電圧信号（電圧Ｖｉｎの増幅結果）は、信号線Ｌ３１を伝搬して、ＡＤコンバータ等の後段回路に供給される。
【００６６】
なお、後段回路は、入力インピーダンスの高い回路であることが好ましい。後段回路の入力インピーダンスが低い場合には、パッドＰｄ１から後段回路に延びる信号線Ｌ３１上にボルテージフォロア回路を設けることが好ましい。
【００６７】
（可変利得増幅器ＶＡ２の動作）
続いて、可変利得増幅器ＶＡ２の動作について説明する。以下では、スイッチＳＷ３２がオンした場合における可変利得増幅器ＶＡ２の動作について説明する。なお、上記したように、スイッチＳＷ１１，ＳＷ２１は常にオンしている。
【００６８】
本例ではスイッチＳＷ３２がオンしているため、オペアンプＡ１の出力端子及び反転入力端子の間には、抵抗素子Ｒ１を介した帰還経路が形成される。それにより、帰還経路上に設けられたパッドＰｄ１には、電圧Ｖｉｎを、帰還抵抗である抵抗素子Ｒ１と、抵抗素子Ｒ２〜Ｒ５と、によって決まるゲインで増幅した電圧値Ｖｏの電圧信号が発生する。このパッドＰｄ１の電圧値Ｖｏは、抵抗素子Ｒ１の一端の電圧値と略同一又は非常に近い。そして、パッドＰｄ１に発生した電圧値Ｖｏの電圧信号は、信号線Ｌ３１を伝搬して、ＡＤコンバータ等の後段回路に供給される。
【００６９】
ここで、パッドＰｄ１の電圧値Ｖｏと基準電圧Ｖｒｅｆとの差電圧ΔＶｏは、以下の式（２）のように表される。なお、ΔＶｉｎは電圧Ｖｉｎと基準電圧Ｖｒｅｆとの差電圧を表し、Ｒ１は抵抗素子Ｒ１の抵抗値を表し、Ｒ２５は抵抗素子Ｒ２〜Ｒ５の総抵抗値を表す。
【００７０】
ΔＶｏ＝（１＋Ｒ１／Ｒ２５）・ΔＶｉｎ  ・・・（２）
【００７１】
式（２）を見てもわかるように、パッドＰｄ１の電圧値Ｖｏは、帰還経路上の抵抗成分のうち、チップＣＨＰ１内のＥＳＤ保護素子ｒ１１及びスイッチＳＷ１１のそれぞれの抵抗成分には依存せず、外付けの抵抗素子Ｒ１〜Ｒ５の抵抗値のみに依存する。したがって、可変利得増幅器ＶＡ２のゲインは、チップＣＨＰ１内のＥＳＤ保護素子ｒ１１及びスイッチＳＷ１１のそれぞれの抵抗成分の影響を受けることなく、外付けの抵抗素子Ｒ１〜Ｒ５の抵抗値によって高精度に設定可能である。
【００７２】
同様に、スイッチＳＷ３３〜ＳＷ３５の何れかがオンした場合においても、可変利得増幅器ＶＡ１のゲインは、チップＣＨＰ１内のＥＳＤ保護素子等の抵抗成分の影響を受けることなく、外付けの抵抗素子Ｒ１〜Ｒ５の抵抗値によって高精度に設定可能である。
【００７３】
このように、可変利得増幅器ＶＡ２は、帰還経路上かつチップ外に抵抗素子（Ｒ１等）を備えるとともに、チップ内において、外付けの抵抗素子が接続されるパッド（Ｐｄ１等）から延びる信号線を帰還経路とは別に備える。それにより、チップ内に設けられたＥＳＤ保護素子等の抵抗成分の影響を受けることなく、チップ外に設けられた抵抗素子の抵抗値によって高精度に可変利得増幅器ＶＡ２のゲインを設定することが可能となる。
【００７４】
換言すると、半導体集積回路１０は、帰還経路上かつチップ外に設けられた抵抗素子（Ｒ１等）に接続されたパッド（Ｐｄ１等）から延びる信号線（Ｌ３１等）を、帰還経路とは別に備える。それにより、帰還経路上かつチップ内に設けられたＥＳＤ保護素子等の抵抗成分の影響を受けることなく、帰還経路上かつチップ外に設けられた抵抗素子の抵抗値によって高精度に可変利得増幅器ＶＡ２のゲインを設定することが可能となる。つまり、半導体集積回路１０は、高精度の可変利得増幅器ＶＡ２を構成することができる。
【００７５】
なお、可変利得増幅器ＶＡ２のゲインを決定する抵抗素子は、チップ外に設けられているため、チップ内に設けられることにより発生する製造ばらつきの問題は生じない。
【００７６】
本実施の形態では、４つの帰還経路が設けられた場合を例に説明したが、これに限られず、任意の数の帰還経路が設けられた構成に適宜変更可能である。
【００７７】
抵抗素子Ｒ１〜Ｒ５は、抵抗成分を有するものであればよく、例えば、スイッチトキャパシタであってもよい。
【００７８】
（可変利得増幅器ＶＡ２の変形例）
図５は可変利得増幅器ＶＡ２の変形例を可変利得増幅器ＶＡ２ａとして示す図である。
図５に示すように、可変利得増幅器ＶＡ２ａでは、可変利得増幅器ＶＡ２と比較して、電圧Ｖｉｎ及び基準電圧Ｖｒｅｆの供給先が逆になっている。可変利得増幅器ＶＡ２ａのその他の構成については、可変利得増幅器ＶＡ２と同様であるため、その説明を省略する。
【００７９】
可変利得増幅器ＶＡ１ａは、所謂反転増幅器であって、基本的には可変利得増幅器ＶＡ１と同等の効果を奏することができる。
【００８０】
＜実施の形態３＞
本実施の形態では、可変利得増幅器ＶＡ１，ＶＡ２に適用された半導体集積回路１０の具体的構成について説明する。
【００８１】
図６は、実施の形態３に係る半導体集積回路１０の具体的構成例を示す図である。
図６に示すように、半導体集積回路１０は、コンフィギュラブル構成を有し、チップＣＨＰ１上に、ポート部Ｐｔ１〜Ｐｔ４、オペアンプＡ１、複数のスイッチＳＷ１１〜ＳＷ１４，ＳＷ２０〜ＳＷ２４，ＳＷ３０〜ＳＷ３４，ＳＷ４０〜ＳＷ４４と、を備える。ポート部Ｐｔ１〜Ｐｔ４については既に説明したとおりである。
【００８２】
オペアンプＡ１の出力端子と、パッドＰｄ１〜Ｐｄ４と、の間には、それぞれ信号線（第１信号線）Ｌ１１〜Ｌ１４が配線されている。信号線Ｌ１１〜Ｌ１４上にはスイッチ（第１スイッチ）ＳＷ１１〜ＳＷ１４がそれぞれ設けられている。
【００８３】
オペアンプＡ１の反転入力端子と、パッドＰｄ１〜Ｐｄ４と、の間には、それぞれ信号線（第２信号線）Ｌ２１〜Ｌ２４が配線されている。信号線Ｌ２１〜Ｌ２４上にはスイッチ（第３スイッチ）ＳＷ３１〜ＳＷ３４がそれぞれ設けられている。また、基準電圧Ｖｒｅｆが供給される端子と、オペアンプＡ１の反転入力端子と、の間に配線された信号線上には、スイッチＳＷ３０が設けられている。
【００８４】
オペアンプＡ１の非反転入力端子と、パッドＰｄ１〜Ｐｄ４と、の間には、それぞれ信号線（第４信号線）Ｌ４１〜Ｌ４４が配線されている。信号線Ｌ４１〜Ｌ４４上にはスイッチ（第４スイッチ）ＳＷ４１〜ＳＷ４４がそれぞれ設けられている。また、基準電圧Ｖｒｅｆが供給される端子と、オペアンプＡ１の非反転入力端子と、の間に配線された信号線上には、スイッチＳＷ４０が設けられている。
【００８５】
さらに、パッドＰｄ１〜Ｐｄ４からＡＤコンバータ等の後段回路にかけて信号線（第３信号線）Ｌ３１〜Ｌ３４がそれぞれ配線されている。信号線Ｌ３１〜Ｌ３４上にはスイッチ（第２スイッチ）ＳＷ２１〜ＳＷ２４がそれぞれ設けられている。また、基準電圧Ｖｒｅｆが供給される端子と、後段回路と、の間に配線された信号線上には、スイッチＳＷ２０が設けられている。
【００８６】
なお、各スイッチのオンオフは、レジスタ（不図示）に格納された値に基づいて制御される。したがって、レジスタの値を調整することで、各スイッチのオンオフを切り替えることができる。
【００８７】
半導体集積回路１０は、各スイッチのオンオフを切り替えることで、外付けの抵抗素子とともに可変利得増幅器ＶＡ１，ＶＡ２等を構成することが可能となる。
【００８８】
本実施の形態では、４つのポート部及びそれに対応する複数のスイッチが設けられた場合を例に説明したが、これに限られず、任意の数のポート部及びそれに対応する複数のスイッチが設けられた構成に適宜変更可能である。
【００８９】
続いて、半導体集積回路１０の適用事例について説明する。
【００９０】
（半導体集積回路１０の第１の適用事例）
図７は、半導体集積回路１０が適用された可変利得増幅器ＶＡ３１の構成例を示す図である。なお、図７では、使用されないポート部、スイッチ及び信号線は適宜省略されている。
【００９１】
図７に示すように、可変利得増幅器ＶＡ３１は、ＩＶアンプ及び反転増幅器を選択的に用いることが可能な構成であって、外付けの抵抗素子Ｒ１〜Ｒ６と、半導体集積回路１０と、により構成される。
【００９２】
スイッチＳＷ１１，ＳＷ２１は常にオンしている。スイッチＳＷ３２〜ＳＷ３５は何れか一つが選択的にオンする。したがって、オペアンプＡ１の出力端子とパッドＰｄ１との間は常に導通した状態となっている。パッドＰｄ１と後段回路との間は帰還経路とは別経路を介して常に導通した状態となっている。オペアンプＡ１の反転入力端子とパッドＰｄ２〜Ｐｄ５の何れかとの間は選択的に導通する。そして、オペアンプＡ１の非反転入力端子には基準電圧Ｖｒｅｆが供給されている。
【００９３】
パッドＰｄ１は、抵抗素子Ｒ１〜Ｒ４のそれぞれの一端に接続されている。パッドＰｄ２は、抵抗素子Ｒ１の他端に接続されている。なお、抵抗素子Ｒ１の他端には、電流Ｉｉｎ１が供給されている。パッドＰｄ３は、抵抗素子Ｒ２の他端に接続されている。なお、抵抗素子Ｒ２の他端には、電流Ｉｉｎ２が供給されている。パッドＰｄ４は、抵抗素子Ｒ３の他端及び抵抗素子Ｒ５の一端に接続されている。なお、抵抗素子Ｒ５の他端には、電圧Ｖｉｎ１が供給されている。パッドＰｄ５は、抵抗素子Ｒ４の他端及び抵抗素子Ｒ６の一端に接続されている。なお、抵抗素子Ｒ６の他端には、電圧Ｖｉｎ２が供給されている。
【００９４】
以下、ΔＶｏが、パッドＰｄ１の電圧値Ｖｏと基準電圧Ｖｒｅｆとの差電圧を表し、ΔＶｉｎ１が、電圧Ｖｉｎ１と基準電圧Ｖｒｅｆとの差電圧を表し、ΔＶｉｎ２が、電圧Ｖｉｎ２と基準電圧Ｖｒｅｆとの差電圧を表すものとして説明する。
【００９５】
例えば、スイッチＳＷ３２がオンした場合、オペアンプＡ１の出力端子及び反転入力端子の間には、抵抗素子Ｒ１を介した帰還経路が形成される。この場合、パッドＰｄ１には、ΔＶｏ＝−Ｉｉｎ１・Ｒ１を満たす電圧値Ｖｏの電圧信号が発生する。そして、パッドＰｄ１に発生したこの電圧信号は、信号線Ｌ３１を伝搬して、ＡＤコンバータ等の後段回路に供給される。
【００９６】
また、例えば、スイッチＳＷ３３がオンした場合、オペアンプＡ１の出力端子及び反転入力端子の間には、抵抗素子Ｒ２を介した帰還経路が形成される。この場合、パッドＰｄ１には、ΔＶｏ＝−Ｉｉｎ２・Ｒ２を満たす電圧値Ｖｏの電圧信号が発生する。そして、パッドＰｄ１に発生したこの電圧信号は、信号線Ｌ３１を伝搬して、ＡＤコンバータ等の後段回路に供給される。
【００９７】
また、例えば、スイッチＳＷ３４がオンした場合、オペアンプＡ１の出力端子及び反転入力端子の間には、抵抗素子Ｒ３を介した帰還経路が形成される。この場合、パッドＰｄ１には、ΔＶｏ＝−（Ｒ３／Ｒ５）・ΔＶｉｎ１を満たす電圧値Ｖｏの電圧信号が発生する。そして、パッドＰｄ１に発生したこの電圧信号は、信号線Ｌ３１を伝搬して、ＡＤコンバータ等の後段回路に供給される。
【００９８】
また、例えば、スイッチＳＷ３５がオンした場合、オペアンプＡ１の出力端子及び反転入力端子の間には、抵抗素子Ｒ４を介した帰還経路が形成される。この場合、パッドＰｄ１には、ΔＶｏ＝−（Ｒ４／Ｒ６）・ΔＶｉｎ２を満たす電圧値Ｖｏの電圧信号が発生する。そして、パッドＰｄ１に発生したこの電圧信号は、信号線Ｌ３１を伝搬して、ＡＤコンバータ等の後段回路に供給される。
【００９９】
即ち、可変利得増幅器ＶＡ３１は、スイッチＳＷ３２，ＳＷ３３の何れかがオンした場合、ＩＶアンプとして動作し、スイッチＳＷ３４，ＳＷ３５の何れかがオンした場合、反転増幅器として動作する。
【０１００】
（半導体集積回路１０の第２の適用事例）
図８は、半導体集積回路１０が適用された可変利得増幅器ＶＡ３２の構成例を示す図ｄある。なお、図８では、使用されないポート部、スイッチ及び信号線は適宜省略されている。
【０１０１】
図８に示すように、可変利得増幅器ＶＡ３２は、複数の入力電圧Ｖｉｎ１〜Ｖｉｎ３の何れかを選択的に増幅する非反転増幅器であって、外付けの抵抗素子Ｒ１，Ｒ２と、半導体集積回路１０と、により構成される。
【０１０２】
スイッチＳＷ１１，ＳＷ２１，ＳＷ３２は常にオンしている。スイッチＳＷ４３〜ＳＷ４５は何れか一つが選択的にオンする。したがって、オペアンプＡ１の出力端子とパッドＰｄ１との間は常に導通した状態となっている。パッドＰｄ１と後段回路との間は帰還経路とは別経路を介して常に導通した状態となっている。オペアンプＡ１の反転入力端子とパッドＰｄ２との間は常に導通した状態となっている。オペアンプＡ１の非反転入力端子とパッドＰｄ３〜Ｐｄ５の何れかとの間は選択的に導通する。
【０１０３】
パッドＰｄ１は、抵抗素子Ｒ１の一端に接続されている。パッドＰｄ２は、抵抗素子Ｒ１の他端及び抵抗素子Ｒ２の一端に接続されている。抵抗素子Ｒ２の他端には基準電圧Ｖｒｅｆが供給されている。
【０１０４】
つまり、オペアンプＡ１の出力端子及び反転入力端子の間には、抵抗素子Ｒ１を介した帰還経路が形成されている。
【０１０５】
以下、ΔＶｏが、パッドＰｄ１の電圧値Ｖｏと基準電圧Ｖｒｅｆとの差電圧を表し、ΔＶｉｎ１が、電圧Ｖｉｎ１と基準電圧Ｖｒｅｆとの差電圧を表し、ΔＶｉｎ２が、電圧Ｖｉｎ２と基準電圧Ｖｒｅｆとの差電圧を表し、ΔＶｉｎ３が、電圧Ｖｉｎ３と基準電圧Ｖｒｅｆとの差電圧を表すものとして説明する。
【０１０６】
例えば、スイッチＳＷ４３がオンした場合、オペアンプＡ１の非反転入力端子に電圧Ｖｉｎ１が供給される。この場合、パッドＰｄ１には、ΔＶｏ＝（１＋Ｒ１／Ｒ２）・ΔＶｉｎ１を満たす電圧値Ｖｏの電圧信号が発生する。そして、パッドＰｄ１に発生したこの電圧信号は、信号線Ｌ３１を伝搬して、ＡＤコンバータ等の後段回路に供給される。
【０１０７】
また、例えば、スイッチＳＷ４４がオンした場合、オペアンプＡ１の非反転入力端子に電圧Ｖｉｎ２が供給される。この場合、パッドＰｄ１には、ΔＶｏ＝（１＋Ｒ１／Ｒ２）・ΔＶｉｎ２を満たす電圧値Ｖｏの電圧信号が発生する。そして、パッドＰｄ１に発生したこの電圧信号は、信号線Ｌ３１を伝搬して、ＡＤコンバータ等の後段回路に供給される。
【０１０８】
また、例えば、スイッチＳＷ４５がオンした場合、オペアンプＡ１の非反転入力端子に電圧Ｖｉｎ３が供給される。この場合、パッドＰｄ１には、ΔＶｏ＝（１＋Ｒ１／Ｒ２）・ΔＶｉｎ３を満たす電圧値Ｖｏの電圧信号が発生する。そして、パッドＰｄ１に発生したこの電圧信号は、信号線Ｌ３１を伝搬して、ＡＤコンバータ等の後段回路に供給される。
【０１０９】
このように、可変利得増幅器ＶＡ３２は、複数の入力電圧Ｖｉｎ１〜Ｖｉｎ３の何れかを選択的に増幅する非反転増幅器として動作する。
【０１１０】
半導体集積回路１０は、可変利得増幅器ＶＡ３１，ＶＡ３２に限られず、外付けの抵抗素子とともに様々な可変利得増幅器を構成することができる。
【０１１１】
＜実施の形態４＞
図９は、実施の形態４に係る可変利得増幅器ＶＡ４の構成例を示す図である。
図９に示すように、可変利得増幅器ＶＡ４は、帰還抵抗をチップ内に搭載した増幅器であって、チップＣＨＰ１ａ上に、ポート部Ｐｔ１ａと、オペアンプＡ１１〜Ａ１３と、スイッチＳＷ１１ａ，ＳＷ１２ａ，ＳＷ２１ａ，ＳＷ２２ａと、抵抗素子Ｒ１ａ，Ｒ２ａ，Ｒ３ａと、スイッチＳＷ３ａ及びキャパシタＣ１からなるスイッチトキャパシタＳＣ１と、を備える。ポート部Ｐｔ１ａは、パッドＰｄ１ａと、ＥＳＤ保護素子（不図示）と、リードフレーム及びボンディングワイヤ等のコネクタ（不図示）と、を含む。
【０１１２】
なお、オペアンプＡ１１と、スイッチＳＷ１１ａ，ＳＷ１２ａ，ＳＷ２１ａ，ＳＷ２２ａと、抵抗素子Ｒ１ａ，Ｒ２ａと、により、ＩＶアンプが構成される。オペアンプＡ１２により、ボルテージフォロアが構成される。オペアンプＡ１３と、抵抗素子Ｒ３ａと、帰還抵抗としてのスイッチトキャパシタＳＣ１と、により反転増幅器が構成される。
【０１１３】
オペアンプＡ１１の反転入力端子には、外部からパッドＰｄ１ａを介して電流Ｉｉｎが供給される。オペアンプＡ１１の非反転入力端子には、基準電圧Ｖｒｅｆが供給される。
【０１１４】
スイッチＳＷ１１ａ，ＳＷ１２ａは何れか一つが選択的にオンする。それにより、オペアンプＡ１１の出力端子及び反転入力端子の間には、抵抗素子Ｒ１ａを介した帰還経路、又は、抵抗素子Ｒ２ａを介した帰還経路の何れかが選択的に形成される。
【０１１５】
スイッチＳＷ２１ａ，ＳＷ２２ａは何れか一つが選択的にオンする。具体的には、スイッチＳＷ２１ａ，ＳＷ２２ａは、それぞれスイッチＳＷ１１ａ，ＳＷ１２ａがオンした場合にオンする。それにより、選択的に形成された帰還経路にて発生した電圧Ｖｏｕｔ１が、ＩＶアンプの出力電圧として、オペアンプＡ１２により構成されるボルテージフォロア、に供給される。
【０１１６】
なお、ＩＶアンプと反転増幅器との間に入力インピーダンスの高いボルテージフォロアを設けることにより、ＩＶアンプから反転増幅器に電流は流れなくなる。そのため、スイッチＳＷ２１ａ，ＳＷ２２ａ等の抵抗成分の影響を受けることなく、ＩＶアンプの出力電圧Ｖｏｕｔ１を電圧Ｖｉｎ２として反転増幅器に供給することが可能となる。
【０１１７】
そして、スイッチトキャパシタＳＣ１を帰還抵抗として用いた反転増幅器は、ボルテージフォロアから出力された電圧Ｖｉｎ２を反転増幅して電圧Ｖｏｕｔ２として出力する。なお、スイッチトキャパシタＳＣ１の抵抗値Ｒｓｃは、供給されるクロックの周波数に応じて可変である。
【０１１８】
ここで、抵抗素子Ｒ１ａ，Ｒ２ａ，Ｒ３ａはチップ内に設けられているため、これらの抵抗値は製造ばらつきや外的要因の影響を受けて変動する可能性がある。なお、これらの抵抗値は、設計工程及びレイアウト工程での工夫により、同程度の割合かつ同程度の傾向で変動しているものとする。
【０１１９】
このとき、ＩＶアンプの出力電圧Ｖｏｕｔ１と基準電圧Ｖｒｅｆとの差電圧ΔＶｏｕｔ１、及び、反転増幅器の出力電圧Ｖｏｕｔ２と基準電圧Ｖｒｅｆとの差電圧ΔＶｏｕｔ２は、それぞれ以下の式（３）及び式（４）のように表される。
なお、ΔＶｉｎ２は、ボルテージフォロアの出力電圧Ｖｉｎ２と基準電圧Ｖｒｅｆとの差電圧を表し、Ｒｓｃは、スイッチトキャパシタＳＣ１の抵抗値を表し、Ｉｉｎは電流Ｉｉｎの電流値を表し、Ｒ１ａは抵抗素子Ｒ１ａの抵抗値を表し、Ｒ３ａは抵抗素子Ｒ３ａの抵抗値を表す。本例では、スイッチＳＷ１１ａ，ＳＷ２１ａがオンしている場合について説明する。
【０１２０】
ΔＶｏｕｔ１＝−Ｉｉｎ・Ｒ１ａ  ・・・（３）
ΔＶｏｕｔ２＝−（Ｒｓｃ／Ｒ３ａ）・ΔＶｉｎ２  ・・・（４）
【０１２１】
ΔＶｏｕｔ１＝ΔＶｉｎ２であるから、式（５）が成り立つ。
【０１２２】
ΔＶｏｕｔ２＝（Ｒ１ａ／Ｒ３ａ）・Ｒｓｃ・Ｉｉｎ  ・・・（５）
【０１２３】
ここで、上記したようにチップ内の抵抗素子Ｒ１ａ，Ｒ３ａの抵抗値は、同程度の割合かつ同程度の傾向で変動している。そのため、抵抗比Ｒ１ａ／Ｒ３ａでは、抵抗素子Ｒ１ａ，Ｒ３ａの抵抗値の変動分は相殺される。また、スイッチトキャパシタＳＣ１は製造ばらつき等の影響を受けにくいため、所望の抵抗値を高精度に維持することができる。その結果、可変利得増幅器ＶＡ４は、抵抗素子をチップ内に設けた場合でも、製造ばらつき等の影響を受けることなく、高精度に増幅動作を行うことが可能である。
【０１２４】
なお、クロック周波数を変更してスイッチトキャパシタＳＣ１の抵抗値を変更することにより、可変利得増幅器ＶＡ４のゲインを変更することができるため、ゲイン切り替え用にＩＶアンプに複数の帰還経路を設けることは必須ではない。ＩＶアンプの帰還経路を一つにした場合（例えば、抵抗素子Ｒ１ａを介した帰還経路のみを残した場合）、経路切り替え用のスイッチ（ＳＷ１１ａ，ＳＷ１２ａ，ＳＷ２１ａ，ＳＷ２２ａ）は不要になる。その結果、スイッチの抵抗成分の影響を考慮する必要がなくなるため、ボルテージフォロアも不要になる。また、ＩＶアンプの抵抗素子Ｒ１ａにスイッチトキャパシタを使う構成に比べて、入力Ｉｉｎ側へのクロックの影響を抑えることができる。
【０１２５】
以上のように、上記実施の形態１〜３に係る半導体集積回路及びそれを用いた可変利得増幅器は、帰還経路上かつチップ外に設けられた抵抗素子に接続されたパッドから延びる信号線を、帰還経路とは別に備える。それにより、帰還経路上かつチップ内に設けられたＥＳＤ保護素子等の抵抗成分の影響を受けることなく、帰還経路上かつチップ外に設けられた抵抗素子の抵抗値によって高精度に可変利得増幅器のゲインを設定することが可能となる。なお、可変利得増幅器のゲインを決定する抵抗素子は、チップ外に設けられているため、チップ内に設けられることにより発生する製造ばらつきの問題は生じない。
【０１２６】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
【０１２７】
例えば、上記の実施の形態に係る半導体装置では、半導体基板、半導体層、拡散層（拡散領域）などの導電型（ｐ型もしくはｎ型）を反転させた構成としてもよい。そのため、ｎ型、及びｐ型の一方の導電型を第１の導電型とし、他方の導電型を第２の導電型とした場合、第１の導電型をｐ型、第２の導電型をｎ型とすることもできるし、反対に第１の導電型をｎ型、第２の導電型をｐ型とすることもできる。
【符号の説明】
【０１２８】
ＳＹＳ１  センサシステム
１  コントローラ
２  センサ
３  表示装置
４  クロック生成部
５  通信装置
６  メモリ
１０  半導体集積回路
Ａ１  オペアンプ
Ａ１１〜Ａ１３  オペアンプ
Ｃ１  キャパシタ
ＣＨＰ１  半導体チップ
ＣＨＰ１ａ  半導体チップ
Ｄ１  発光ダイオード
Ｐｄ１〜Ｐｄ６  パッド
Ｐｄ１ａ  パッド
Ｐｔ１〜Ｐｔ６  ポート部
Ｐｔ１ａ  ポート部
ｒ１１〜ｒ１６  ＥＳＤ保護素子
ｒ２１〜ｒ２４  ＥＳＤ保護素子
Ｒ１〜Ｒ６  抵抗素子
Ｒ１ａ〜Ｒ３ａ  抵抗素子
Ｒｓ  抵抗素子
ＳＣ１  スイッチトキャパシタ
ＳＷ１１〜ＳＷ１４  スイッチ
ＳＷ２０〜ＳＷ２４  スイッチ
ＳＷ３０〜ＳＷ３５  スイッチ
ＳＷ４０〜ＳＷ４５  スイッチ
ＳＷ１１ａ，ＳＷ１２ａ  スイッチ
ＳＷ２１ａ，ＳＷ２２ａ  スイッチ
ＳＷ３ａ  スイッチ
Ｔｓ  フォトトランジスタ
Ｔａ  検査対象
ＶＡ１，ＶＡ１ａ  可変利得増幅器
ＶＡ２，ＶＡ２ａ  可変利得増幅器
ＶＡ３１，ＶＡ３２  可変利得増幅器
ＶＡ４  可変利得増幅器
【図１】
0006466678.tif 000002
【図２】
0006466678.tif 000003
【図３】
0006466678.tif 000004
【図４】
0006466678.tif 000005
【図５】
0006466678.tif 000006
【図６】
0006466678.tif 000007
【図７】
0006466678.tif 000008
【図８】
0006466678.tif 000009
【図９】
0006466678.tif 000010