(57)【特許請求の範囲】
【請求項１】
直流入力端子と直流出力端子との間に挿入され、制御端子に印加する制御電圧により出力を制御するレギュレータ素子と、
前記レギュレータ素子の制御端子とグランドとの間に挿入された定電圧素子と、
前記レギュレータ素子の制御端子・入力側端子間に接続されたバイアス用の抵抗素子とを備えたレギュレータ回路であって、
さらに、
前記レギュレータ素子の入力側端子と出力側端子との間の電位差を計測し、前記レギュレータ素子の出力側端子の電圧異常低下のために前記電位差が規定値を超えたときに異常検出信号を生成出力する出力電圧監視回路と、
前記出力電圧監視回路からの異常検出信号を入力したときに、前記レギュレータ素子の制御端子と前記定電圧素子との接続点電位を低下させて前記レギュレータ素子の導通状態を遮断する制御回路とを備え、
前記出力電圧監視回路は、前記レギュレータ素子の入出力側端子間に並列に接続されかつ互いに直流接続された２つの抵抗素子と、これら両抵抗素子の接続点に制御端子が接続され、第１の電流端子が前記レギュレータ素子の入力側端子に接続され、第２の電流端子が異常検出信号の出力端子とされる出力電圧異常低下検出用のスイッチング素子とを有していることを特徴とするレギュレータ回路。
【請求項２】
前記制御回路は、前記定電圧素子の両端間にバイパス接続されたバイパス用のスイッチング素子と、このバイパス用のスイッチング素子の制御端子と前記出力電圧異常低下検出用のスイッチング素子における異常検出信号の出力端子との間に接続された抵抗素子と、この抵抗素子と前記バイパス用のスイッチング素子の制御端子との接続点と前記定電圧素子のローサイド端子との間に接続された抵抗素子とを有している請求項１に記載のレギュレータ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流入力端子と直流出力端子との間にトランジスタなどの出力制御用のレギュレータ素子を挿入するとともに、そのレギュレータ素子の制御電圧をツェナーダイオードなどの定電圧素子によって安定化するように構成されるレギュレータ回路に関する。
【背景技術】
【０００２】
スイッチング電源装置の内部回路の制御用や低電力出力用などとして用いられるレギュレータ回路の従来例の１つとして、図２に示すような回路構成のレギュレータ回路Ｙがある。図２において、Ｔ1p，Ｔ1nは直流入力端子、Ｔ2p，Ｔ2nは直流出力端子、Ｑ１１は出力制御用のレギュレータ素子（ＮＰＮ型のトランジスタ）、ＺＤ１１は定電圧素子としてのツェナーダイオード、Ｒ１１はバイアス用の抵抗素子、Ｆ１１は過電流が流れることにより溶断されるヒューズ素子（ヒューズ抵抗）、Ａは直流電源、Ｂは負荷回路である。高電位側の入力端子Ｔ1pと低電位側の入力端子Ｔ1nとの間に直流電源Ａが接続され、高電位側の出力端子Ｔ2pと低電位側の出力端子Ｔ2nとの間に負荷回路Ｂが接続されるようになっている。高電位側の入力端子Ｔ1pにヒューズ素子Ｆ１１を介してレギュレータ素子Ｑ１１のコレクタが接続され、レギュレータ素子Ｑ１１のエミッタが高電位側の出力端子Ｔ2pに接続されている。レギュレータ素子Ｑ１１のベース（制御端子）とコレクタとの間にバイアス用の抵抗素子Ｒ１１が接続され、レギュレータ素子Ｑ１１のベースはツェナーダイオードＺＤ１１のカソードに接続され、ツェナーダイオードＺＤ１１のアノードが低電位側の入力端子Ｔ1nおよび低電位側の出力端子Ｔ2n接続されている。ヒューズ素子Ｆ１１は出力短絡等による出力電圧異常低下に起因する過電流からレギュレータ素子Ｑ１１を保護する役目を担っている。
【０００３】
起動により直流電源Ａからの電流がヒューズ素子Ｆ１１およびバイアス用の抵抗素子Ｒ１１を介してツェナーダイオードＺＤ１１に流れ込み、そのカソードに一定の電位（ツェナー電圧）を生じさせ、ベース電圧が動作電圧に達したレギュレータ素子Ｑ１１が導通し、負荷回路Ｂに電力が供給される。レギュレータ素子Ｑ１１のベース電圧（制御電圧）はツェナーダイオードＺＤ１１の降伏電圧（ツェナー電圧）によって一定値に制御されることから、レギュレータ素子Ｑ１１を流れる出力電流Ｉo は一定値に保たれ、出力電圧Ｖo は安定化する。負荷回路Ｂで出力短絡等による出力電圧異常低下が発生し、ヒューズ素子Ｆ１１とレギュレータ素子Ｑ１１の主回路に過電流が流れると、ヒューズ素子Ｆ１１が溶断し、出力電圧異常低下による過電流からレギュレータ素子Ｑ１１を保護する。負荷回路Ｂでの異常が解消された後の再起動に際してはヒューズ素子Ｆ１１を交換する。なお、図２のレギュレータ回路Ｙについては、一部類似の構成が特許文献１に開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開昭５７−９５１７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記した従来例では、異常解消後にヒューズを交換しなければ再起動できないという問題があった。そこで、ヒューズ素子に代えて交換不要なＰＴＣサーミスタ（正特性サーミスタ）を用いることも考えられる。過電流により素子温度が規定値を上回ると、トリップにより抵抗値が急激に増大して回路電流を微小値に制限し、素子温度が下がり元の抵抗値に戻る性質を持ち、自己復帰型であってヒューズのように交換する必要がない。動作速度が適度に遅いために、ホットプラグ時の突入電流で誤動作することなく、安全性が高い。
【０００６】
しかしながら、ＰＴＣサーミスタを採用するとなると、ヒューズ素子に比べて大幅なコストアップとなり、コスト負担面で不利になる。
【０００７】
本発明はこのような事情に鑑みて創作したものであり、自動復帰の機能は保ちながら、レギュレータ回路を安価に構成することを目的としている。
【課題を解決するための手段】
【０００８】
本発明は、次の手段を講じることにより上記の課題を解決する。
【０００９】
本発明によるレギュレータ回路は、
直流入力端子と直流出力端子との間に挿入され、制御端子に印加する制御電圧により出力を制御するレギュレータ素子と、
前記レギュレータ素子の制御端子とグランドとの間に挿入された定電圧素子と、
前記レギュレータ素子の制御端子・入力側端子間に接続されたバイアス用の抵抗素子とを備えたレギュレータ回路であって、
さらに、
前記レギュレータ素子の入力側端子と出力側端子との間の電位差を計測し、前記レギュレータ素子の出力側端子の電圧異常低下のために前記電位差が規定値を超えたときに異常検出信号を生成出力する出力電圧監視回路と、
前記出力電圧監視回路からの異常検出信号を入力したときに、前記レギュレータ素子の制御端子と前記定電圧素子との接続点電位を低下させて前記レギュレータ素子の導通状態を遮断する制御回路とを備え、
前記出力電圧監視回路は、前記レギュレータ素子の入出力側端子間に並列に接続されかつ互いに直流接続された２つの抵抗素子と、これら両抵抗素子の接続点に制御端子が接続され、第１の電流端子が前記レギュレータ素子の入力側端子に接続され、第２の電流端子が異常検出信号の出力端子とされる出力電圧異常低下検出用のスイッチング素子とを有していることを特徴としている。
【００１０】
上記のように構成された本発明のレギュレータ回路には次のような特徴がある。
【００１１】
この構成によれば、出力電圧監視回路がレギュレータ素子の入力側端子と出力側端子との間の電位差を計測し、レギュレータ素子の出力側端子の電圧異常低下のために電位差が規定値を超えたときに異常検出信号を生成出力する。制御回路は異常検出信号が入力されると、レギュレータ素子の制御端子と定電圧素子との接続点電位を低下させてレギュレータ素子の導通状態を遮断する。このため、異常状態から復帰させるために交換を要するヒューズ素子や、比較的高価なＰＴＣサーミスタを使用することなく、異常状態からの自動復帰機能を保つことができる。しかも、出力短絡時にレギュレータ素子により電圧を持続的に降下させていないので発熱が少なく、大型のヒートシンクを取り付ける必要がない。
【００１２】
さらに、本発明によれば、次のような有利な作用効果を奏する。すなわち、レギュレータ回路の起動のために直流入力端子間に電源を投入すると、直流電源からの電流がバイアス用の抵抗素子を介して定電圧素子に流れ、定電圧素子を動作させてレギュレータ素子の制御端子に一定電圧を印加してレギュレータ素子を導通させ、レギュレータ回路を起動させる。
【００１３】
出力電圧監視回路はレギュレータ素子の入力側端子と出力側端子との間の電位差を計測し、その電位差が規定値を超えたときに、出力電圧監視回路における２つの抵抗素子の接続点の電位が出力電圧異常低下検出用のスイッチング素子の動作電圧に達してこのスイッチング素子を導通させ、その結果、異常検出信号を生成して制御回路に出力する。
【００１４】
上記の構成においては、次のような態様が好ましい。
【００１６】
前記制御回路としては、前記定電圧素子の両端間にバイパス接続されたバイパス用のスイッチング素子と、このバイパス用のスイッチング素子の制御端子と前記出力電圧異常低下検出用のスイッチング素子における異常検出信号の出力端子との間に接続された抵抗素子と、この抵抗素子と前記バイパス用のスイッチング素子の制御端子との接続点と前記定電圧素子のローサイド端子との間に接続された抵抗素子とを有している構成が好ましい。
【発明の効果】
【００１７】
以上のように本発明によれば、従来必要としていたヒューズ素子を用いなくても済むとともに、再起動に際してヒューズ素子交換などの手間はかけなくてもよくて、コスト面でも操作面でも負担が軽減される。また、交換不要であるがコストが高いという難点のあるＰＴＣサーミスタは採用しなくて済む。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施例におけるレギュレータ回路の構成を示す回路図
【図２】従来例におけるレギュレータ回路の構成を示す回路図
【発明を実施するための形態】
【００１９】
以下、上記構成の本発明のレギュレータ回路につき、その実施の形態を具体的な実施例のレベルで詳しく説明する。
【００２０】
図１は本発明の実施例におけるレギュレータ回路の構成を示す回路図である。図１において、Ａは直流電源、Ｂは負荷回路、Ｘはレギュレータ回路、Ｔ1p，Ｔ1nは直流電圧が入力される直流入力端子、Ｔ2p，Ｔ2nは直流電圧が出力される直流出力端子、Ｑ０１は制御電圧に応じた電流を生成するレギュレータ素子（ＮＰＮ型のバイポーラトランジスタ）、ＺＤ０１は定電圧素子としてのツェナーダイオード、Ｒ０１はバイアス用の抵抗素子、１０は出力電圧監視回路、２０は制御回路、Ｑ０２はＰＮＰ型のバイポーラトランジスタ（出力電圧異常検出用のスイッチング素子）、Ｑ０３はＮＰＮ型のバイポーラトランジスタ（バイパス用のスイッチング素子）、Ｒ０２，Ｒ０３，Ｒ０４，Ｒ０５は抵抗素子である。
【００２１】
レギュレータ回路Ｘにおける高電位側の直流入力端子Ｔ1pと低電位側の直流入力端子Ｔ1nとの間に直流電源Ａが接続されている。高電位側の直流入力端子Ｔ1pにレギュレータ素子Ｑ０１のコレクタ（入力側端子）が接続され（ノードＮ０１）、レギュレータ素子Ｑ０１のベース（制御端子）とコレクタとの間にバイアス用の抵抗素子Ｒ０１が接続されている。レギュレータ素子Ｑ０１のベースはツェナーダイオードＺＤ０１のカソード（ハイサイド端子）と接続され、ツェナーダイオードＺＤ０１のアノード（ローサイド端子）は低電位側の直流入力端子Ｔ1nに接続されている。レギュレータ素子Ｑ０１のエミッタ（出力側端子）が高電位側の直流出力端子Ｔ2pに接続され（ノードＮ０２）、ツェナーダイオードＺＤ０１のアノードが低電位側の直流出力端子Ｔ2nに接続されている。高電位側の出力端子Ｔ2pと低電位側の出力端子Ｔ2nとの間に負荷回路Ｂが接続されている。
【００２２】
出力電圧監視回路１０はＰＮＰ型のトランジスタＱ０２と２つの抵抗素子Ｒ０２，Ｒ０３から構成されている。抵抗素子Ｒ０２の一端はレギュレータ素子Ｑ０１のコレクタに接続され、抵抗素子Ｒ０３の一端はレギュレータ素子Ｑ０１のエミッタに接続されている。抵抗素子Ｒ０２の他端と抵抗素子Ｒ０３の他端が互いに接続され、その接続点であるノードＮ０３にＰＮＰ型のトランジスタＱ０２のベース（制御端子）が接続されている。ＰＮＰ型のトランジスタＱ０２のエミッタ（第１の電流端子）は抵抗素子Ｒ０２の一端に接続されている。
【００２３】
制御回路２０はＮＰＮ型のトランジスタＱ０３と２つの抵抗素子Ｒ０４，Ｒ０５から構成されている。抵抗素子Ｒ０４の一端は出力電圧監視回路１０におけるＰＮＰ型のトランジスタＱ０２のコレクタ（第２の電流端子）に接続されている。抵抗素子Ｒ０５の一端は低電位側の出力端子Ｔ2n（ツェナーダイオードＺＤ０１のアノード）に接続されている。抵抗素子Ｒ０４の他端と抵抗素子Ｒ０５の他端が互いに接続され、その接続点であるノードＮ０４にＮＰＮ型のトランジスタＱ０３のベース（制御端子）が接続されている。ＮＰＮ型のトランジスタＱ０３のコレクタがツェナーダイオードＺＤ０１のカソードに接続され、ＮＰＮ型のトランジスタＱ０３のエミッタがツェナーダイオードＺＤ０１のアノードに接続されている。
【００２４】
上記の構成において、出力電圧監視回路１０および制御回路２０は、負荷回路Ｂにおける出力短絡等による出力電圧異常低下による過電流からレギュレータ素子Ｑ０１を保護する役目を担っている。
【００２５】
以下、上記のように構成されたレギュレータ回路Ｘの動作を説明する。
【００２６】
まず、起動時の動作を説明する。電源を投入すると、直流電源Ａからの電流が起動用であるバイアス用の抵抗素子Ｒ０１を介してレギュレータ素子Ｑ０１のベースに流入し、レギュレータ素子Ｑ０１を導通させる。レギュレータ素子Ｑ０１の第１および第２の電流端子間を流れた電流は負荷回路Ｂに供給される。ツェナーダイオードＺＤ０１のカソード電位はツェナー電圧で決まる一定電圧に保持されるため、レギュレータ素子Ｑ０１を流れる電流値も一定に保持される。
【００２７】
出力電圧監視回路１０における抵抗素子Ｒ０２と抵抗素子Ｒ０３の直列回路にもわずかな電流が流れるが、負荷回路Ｂの両端電圧すなわち高電位側の出力端子Ｔ2pの電位が高く、ノードＮ０３の電位も高いために、ＰＮＰ型のトランジスタＱ０２のベース・エミッタ間電圧ＶBE02が動作電圧よりも低いレベルに保たれることになり、ＰＮＰ型のトランジスタＱ０２はオフ状態を保つことになる。ＰＮＰ型のトランジスタＱ０２がオフ状態であるので、制御回路２０におけるＮＰＮ型のトランジスタＱ０３もオフ状態を保つ。よって、ツェナーダイオードＺＤ０１は動作状態にあり、そのカソードはツェナー電圧に保たれる。
【００２８】
次に、負荷回路Ｂにおいて、短絡するなどのために出力側の電位が異常低下を生じたときの動作を説明する。出力短絡等による出力電圧異常低下が生じると、ノードＮ０２（負荷回路Ｂとレギュレータ素子Ｑ０１のエミッタと抵抗素子Ｒ０３の接続点）の電位が大きく低下し、その電位低下分だけレギュレータ素子Ｑ０１のコレクタ・エミッタ間電圧ＶCE01が上昇する（直流電源Ａの出力電圧ＶDC1近くまで上昇）。これに伴って抵抗素子Ｒ０２と抵抗素子Ｒ０３の直列回路に流れる電流が増加し、ノードＮ０３の電位が低下する。その結果、ＰＮＰ型のトランジスタＱ０２のベース・エミッタ間電圧ＶBE02が増大して動作電圧に達するのでＰＮＰ型のトランジスタＱ０２が導通する。
【００２９】
直流電源Ａから導通したＰＮＰ型のトランジスタＱ０２を介して制御回路２０における抵抗素子Ｒ０４，Ｒ０５に電流が流れ、抵抗素子Ｒ０５での電圧降下によってベース電位が上昇したＮＰＮ型のトランジスタＱ０３が導通する。その結果、ツェナーダイオードＺＤ０１の両端間がバイパスされ、レギュレータ素子Ｑ０１のベース電位がグランドレベルまで大きく低下し、レギュレータ素子Ｑ０１がオフする。このようにして、出力側の異常降圧が発生したときに、レギュレータ素子Ｑ０１の入出力側端子間に並列接続した出力電圧監視回路１０による検出動作と、それに基づく制御回路２０によるレギュレータ素子Ｑ０１のオフ動作により、レギュレータ素子Ｑ０１を出力短絡等による出力電圧異常低下から保護することができる。
【００３０】
正常動作状態において、例えば、直流電源Ａの出力電圧ＶDC1 ＝３０［Ｖ］、負荷回路Ｂの両端電圧ＶR0＝２３．４［Ｖ］とし、レギュレータ素子Ｑ０１での電力損失を例えば５［Ｗ］すると、そのときの負荷電流Ｉ0 は、
Ｉ0 ＝Ｗ／（ＶDC1 −ＶR0）＝５／（３０−２３．４）≒０．７５［Ａ］
となる。出力電圧監視回路１０におけるＰＮＰ型のトランジスタＱ０２が導通するときの動作ポイントを仮に１［Ｖ］とした場合、抵抗素子Ｒ０２の両端電圧が０．５５〜０．７５［Ｖ］の範囲になるように設定すると、Ｒ０２：Ｒ０３＝１：２５となる。
【００３１】
正常動作状態において、ノードＮ０１〜Ｎ０２間の電位差は３０−２３．４＝６．６［Ｖ］。これを２６で除算して、６．６／（１＋２５）≒０．２５［Ｖ］。抵抗素子Ｒ０２の両端電圧は０．２５［Ｖ］で、抵抗素子Ｒ０３の両端電圧は６．３５［Ｖ］となる。このとき、ノードＮ０３の電位は２９．７５［Ｖ］である。そしてＰＮＰ型のトランジスタＱ０２のベース・エミッタ間電圧ＶBE02は０．２５［Ｖ］であり、これは動作電圧に達していないため、正常動作状態ではＰＮＰ型のトランジスタＱ０２はオフ状態に保たれることになる。
【００３２】
出力短絡等による出力電圧異常低下が生じてノードＮ０２の電位が例えば１．０［Ｖ］まで低下したとする。ノードＮ０１〜Ｎ０２間の電位差は３０−１．０＝２９．０［Ｖ］。これを２６で除算して、２９．０／（１＋２５）≒１．１［Ｖ］。抵抗素子Ｒ０２の両端電圧は１．１［Ｖ］で、抵抗素子Ｒ０３の両端電圧は２７．５［Ｖ］となる。このとき、ノードＮ０３の電位は２８．９［Ｖ］となり、正常動作状態での２９．７５［Ｖ］より０．８５［Ｖ］だけ電位が低下する。すなわち、ＰＮＰ型のトランジスタＱ０２のベース・エミッタ間電圧ＶBE02は１．１［Ｖ］であり、動作電圧に達するので、ＰＮＰ型のトランジスタＱ０２は導通するに至る。
【００３３】
動作ポイントを変更するに際しては、抵抗素子Ｒ０２，Ｒ０３の抵抗値Ｒ02，Ｒ03はそれぞれ次のようにして算出される。
【００３４】
ＰＮＰ型のトランジスタＱ０２のベース・エミッタ間電圧をＶBE02、ベース電流をＩ
B02として、抵抗素子Ｒ０２の抵抗値Ｒ02は、
【００３５】
【数１】
0006493918.tif 000002
【００３６】
として求めることができる。
【００３７】
また、ＰＮＰ型のトランジスタＱ０２が導通状態にあるときのベース・エミッタ間電圧ＶBE02の最大値をＶBEmax 、抵抗素子Ｒ０２の抵抗値のばらつきの最小値をＲ02min 、ＰＮＰ型のトランジスタＱ０２に流れるベース電流の最大値をＩBmaxとして、抵抗素子Ｒ０３の抵抗値Ｒ03は、
【００３８】
【数２】
0006493918.tif 000003
【００３９】
として求めることができる。ここで、１［Ｖ］はＰＮＰ型のトランジスタＱ０２を導通させたいときのノードＮ０２の電位である。
【００４０】
（ＶDC1 −ＶBEmax ）はノードＮ０３の電位、（ＶDC1 −ＶBEmax −１）は抵抗素子Ｒ０３の両端電圧、（ＶBEmax ／Ｒ02min ）は抵抗素子Ｒ０２を流れる電流、ＩBmaxはＰＮＰ型のトランジスタＱ０２のエミッタからベースに流れ込む電流、〔（ＶBEmax ／Ｒ02min ）＋ＩBmax〕は抵抗素子Ｒ０３を流れる全電流である。これらの関係をオームの法則に当てはめて計算すると上式（２）のようになる。
【００４１】
次に、回復時の動作を説明する。出力電圧の異常低下状態が解消されると、出力電圧監視回路１０における抵抗素子Ｒ０２，Ｒ０３から負荷回路Ｂに流れる電流によって負荷回路Ｂの両端電圧が回復増加し、ノードＮ０２の電位ひいてはノードＮ０３の電位が増加し、ＰＮＰ型のトランジスタＱ０２のベース電圧が上昇するため、ＰＮＰ型のトランジスタＱ０２がオフする。それに連動して制御回路２０におけるＮＰＮ型のトランジスタＱ０３もオフし、ツェナーダイオードＺＤ０１が動作することでレギュレータ素子Ｑ０１のベース電圧が動作電圧まで上昇してレギュレータ素子Ｑ０１が導通する。すなわち、出力電圧の異常低下状態が解消されると、レギュレータ回路Ｘは自動的に復帰するようになっており、従来例のような電源の再投入は必要としない。
【００４２】
本実施例のレギュレータ回路Ｘの起動は既に述べたように、レギュレータ素子Ｑ０１およびＰＮＰ型のトランジスタＱ０２、ＮＰＮ型のトランジスタＱ０３がオフの状態から電源が投入されると、直流電源Ａからの電流が起動用のバイアス用の抵抗素子Ｒ０１を介してツェナーダイオードＺＤ０１に流れ、ツェナーダイオードＺＤ０１の両端間にツェナー電圧ＶZDを生じさせ、レギュレータ素子Ｑ０１のベース電圧を動作電圧まで高めることでレギュレータ素子Ｑ０１を導通させる。この動作において関与しているのは、起動用のバイアス用の抵抗素子Ｒ０１、ツェナーダイオードＺＤ０１およびレギュレータ素子Ｑ０１であり、容量性素子の影響を受けない（負荷が容量性の場合、レギュレータ素子Ｑ０１がオフ時には抵抗素子Ｒ０２、Ｒ０３を介して容量性負荷に充電される）。したがって、レギュレータ回路中に容量性素子（遅延要素）が存在する場合に比較し、起動動作が速いという利点も有する。
【００４３】
以上、本実施例のレギュレータ回路Ｘは、出力短絡等による出力電圧異常低下の発生時における動作スピードが充分に速いものとなっているとともに、レギュレータ素子Ｑ０１が完全にオフしている。それゆえ、従来例のようなヒューズ素子を用いなくてもよく、ヒューズ素子の取り替えというような部品交換も当然に不要となっている。また、比較的高価なＰＴＣサーミスタを用いなくてもよい。しかも、出力短絡時にレギュレータ素子Ｑ０１により電圧を持続的に降下させていないので発熱が少なく、大型のヒートシンクを取り付ける必要がない。
【産業上の利用可能性】
【００４４】
本発明は、スイッチング電源装置の内部回路の制御用や低電力出力用などとして用いられるレギュレータ回路であって、直流入力端子と直流出力端子との間にトランジスタなどの出力制御用のレギュレータ素子を直列に挿入するとともに、そのレギュレータ素子の制御電圧をツェナーダイオードなどの定電圧素子によって安定化するように構成されるレギュレータ回路において、回路構成の簡素化とコスト低減を図りつつ、また自動復帰の機能を保つ技術として有用である。
【符号の説明】
【００４５】
１０  出力電圧監視回路
２０  制御回路
Ｑ０１  レギュレータ素子（トランジスタ）
Ｑ０２  出力電圧異常低下検出用のスイッチング素子（トランジスタ）
Ｑ０３  バイパス用のスイッチング素子（トランジスタ）
Ｒ０１  バイアス用の抵抗素子
Ｘ  レギュレータ回路
ＺＤ０１  定電圧素子（ツェナーダイオード）
Ｔ1p，Ｔ1n  直流入力端子
Ｔ2p，Ｔ2n  直流出力端子
【図１】
0006493918.tif 000004
【図２】
0006493918.tif 000005