(57)【特許請求の範囲】
【請求項１】
液体を吐出可能な液体吐出ヘッドに組み込まれ、かつ前記液体を吐出するための吐出エネルギー発生素子を備える液体吐出ヘッド用の基板であって、
外部の第１の電源回路に接続可能な第１および第２の接続部と、
前記第１の接続部と前記吐出エネルギー発生素子の一端との間に接続される第１のトランジスタと、
前記第２の接続部と前記吐出エネルギー発生素子の他端との間に接続される第２のトランジスタと、
前記第１のトランジスタをスイッチングさせるために、当該トランジスタのゲート電圧を制御する制御回路と、
前記第２のトランジスタを定常的にオン状態とするために、当該トランジスタに一定のゲート電圧を供給する供給回路と、
を備え、
前記制御回路は、前記第１および第２の接続部が前記外部の電源回路に接続されてから、前記供給回路によって前記第２のトランジスタに前記一定のゲート電圧が供給された後に、前記液体が吐出されない程度に前記吐出エネルギー発生素子を駆動して前記第２のトランジスタに電荷をチャージさせてから、前記液体を吐出するために前記吐出エネルギー発生素子を駆動するように、前記第１のトランジスタをスイッチングさせることを特徴とする液体吐出ヘッド用の基板。
【請求項２】
前記制御回路は、前記第１のトランジスタをスイッチングさせるための制御信号を生成する生成部と、前記制御信号に基づいて前記第１のトランジスタのゲート電圧を変化させる電圧制御部と、を含むことを特徴とする請求項１に記載の液体吐出ヘッド用の基板。
【請求項３】
外部の第２の電源回路に接続可能な第３の接続部をさらに備え、
前記供給回路は、前記第３の接続部から前記一定のゲート電圧の供給を受けることを特徴とする請求項１または２に記載の液体吐出ヘッド用の基板。
【請求項４】
外部の第３の電源回路に接続可能な第４の接続部をさらに備え、
前記供給回路は、前記第４の接続部から供給された電圧を前記一定のゲート電圧に変換することを特徴とする請求項１または２に記載の液体吐出ヘッド用の基板。
【請求項５】
前記吐出エネルギー発生素子は複数配備され、
前記第１のトランジスタは、前記複数の吐出エネルギー発生素子のそれぞれに個別に対応するように複数配備され、
前記第２のトランジスタは、その配備数が前記第１のトランジスタの配備数よりも少なく、２つ以上の吐出エネルギー発生素子に対して共通に配備される
ことを特徴とする請求項１から４のいずれか１項に記載の液体吐出ヘッド用の基板。
【請求項６】
前記制御回路は、前記複数の第１のトランジスタのそれぞれに対応するように複数配備され、
前記複数の吐出エネルギー発生素子、前記複数の第１のトランジスタ、前記複数の第２のトランジスタ、および前記複数の制御回路は、それぞれ第１の方向に配列され、
前記吐出エネルギー発生素子、前記第１のトランジスタ、前記第２のトランジスタ、および前記制御回路のそれぞれの列は、前記第１の方向と交差する第２の方向にずれて位置する
ことを特徴とする請求項５に記載の液体吐出ヘッド用の基板。
【請求項７】
外部の液体供給源に連通可能な供給口をさらに備え、
前記吐出エネルギー発生素子の列は、前記第１のトランジスタ、前記第２のトランジスタ、および前記制御回路の列よりも前記供給口の近くに位置することを特徴とする請求項６に記載の液体吐出ヘッド用の基板。
【請求項８】
前記複数の第１のトランジスタは、第１の共通配線によって前記第１の接続部に接続され、
前記複数の第２のトランジスタは、第２の共通配線によって前記第２の接続部に接続される
ことを特徴とする請求項５から７のいずれか１項に記載の液体吐出ヘッド用の基板。
【請求項９】
前記第１のトランジスタはドレイン接地のＮＭＯＳトランジスタであり、前記第２のトランジスタはドレイン接地のＰＭＯＳトランジスタであることを特徴とする請求項１から８のいずれか１項に記載の液体吐出ヘッド用の基板。
【請求項１０】
前記第１のトランジスタはソース接地のＮＭＯＳトランジスタであり、前記第２のトランジスタはドレイン接地のＮＭＯＳトランジスタであることを特徴とする請求項１から８のいずれか１項に記載の液体吐出ヘッド用の基板。
【請求項１１】
前記第１のトランジスタはソース接地のＰＭＯＳトランジスタであり、前記第２のトランジスタはドレイン接地のＰＭＯＳトランジスタであることを特徴とする請求項１から８のいずれか１項に記載の液体吐出ヘッド用の基板。
【請求項１２】
請求項１から１１のいずれかに記載の液体吐出ヘッド用の基板を備えることを特徴とする液体吐出ヘッド。
【請求項１３】
請求項１２に記載の液体吐出ヘッドと、
前記液体吐出ヘッドに供給した液体を前記液体吐出ヘッドから吐出させる制御部と、
を備えることを特徴とする液体吐出装置。
【請求項１４】
前記制御部は、前記制御回路を介して前記第１のトランジスタをスイッチングさせることを特徴とする請求項１３に記載の液体吐出装置。
【請求項１５】
前記制御部は、前記液体が吐出されない程度に前記吐出エネルギー発生素子を駆動するために、前記吐出エネルギー発生素子の駆動時間を短くすることを特徴とする請求項１４に記載の液体吐出装置。
【請求項１６】
請求項１２に記載の液体吐出ヘッドから液体を吐出させるための液体吐出方法であって、
前記第１および第２の接続部が前記外部の電源回路に接続された後、前記第２のトランジスタに前記一定のゲート電圧が供給されてから、前記液体が吐出されない程度に前記吐出エネルギー発生素子を駆動して前記第２のトランジスタに電荷をチャージさせるように、前記制御回路を介して前記第１のトランジスタをスイッチングさせる非吐出工程と、
前記非吐出工程の後に、前記吐出エネルギー発生素子を駆動して前記液体を吐出させるように、前記制御回路を介して前記第１のトランジスタをスイッチングさせる吐出工程と、
を含むことを特徴とする液体吐出方法。
【請求項１７】
液体を吐出するための吐出エネルギーを発生する吐出エネルギー発生素子を備える液体吐出ヘッドから液体を吐出させるための液体吐出方法であって、
前記吐出エネルギー発生素子の一端側に接続される第１のトランジスタと、前記吐出エネルギー発生素子の他端側に接続される第２のトランジスタと、前記第１のトランジスタをスイッチングさせるために当該第１のトランジスタのゲート電圧を制御する制御回路と、前記第２のトランジスタをオン状態とするために当該第２のトランジスタにゲート電圧を供給する供給回路と、を備える液体吐出ヘッドを用意する工程と、
前記第２のトランジスタにゲート電圧を供給した後に、液体が吐出されない程度に前記吐出エネルギー発生素子を駆動して前記第２のトランジスタに電荷をチャージさせるように、前記制御回路を介して前記第１のトランジスタをスイッチングさせる非吐出工程と、
前記非吐出工程の後に、前記吐出エネルギー発生素子を駆動して前記液体を吐出させるように、前記制御回路を介して前記第１のトランジスタをスイッチングさせる吐出工程と、
を含むことを特徴とする液体吐出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インク等の液体を吐出するための液体吐出ヘッド用の基板、液体吐出ヘッド、液体吐出装置、および液体吐出方法に関するものである。
【背景技術】
【０００２】
液体吐出装置としては、例えば、液体吐出ヘッドとしての記録ヘッドから、液体としてのインクを吐出して画像を記録するインクジェット記録装置がある。このような記録装置は、電気熱変換素子（ヒータ）やピエゾ素子などの吐出エネルギー発生素子を用いて、インクを吐出する構成となっている。例えば、ヒータを用いる場合には、ヒータの発熱によってインクを発泡させ、その発泡エネルギーを利用して吐出口からインクを吐出する。
【０００３】
特許文献１には、ヒータの駆動電圧を安定化させるために、ヒータの一端に接続したＰＭＯＳトランジスタのゲート電圧と、ヒータの他端に接続したＮＭＯＳトランジスタのゲート電圧と、のそれぞれを個別の電圧変換回路によって制御する構成が記載されている。これらの電圧変換回路は、ＰＭＯＳトランジスタ、ＮＭＯＳトランジスタ、およびヒータと共に、記録ヘッド用の基板に組み込まれる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−１５５４５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１における記録ヘッド用の基板には、複数のヒータのそれぞれに対応するように複数のＰＭＯＳトランジスタと複数のＮＭＯＳトランジスタが組み込まれている。さらに記録ヘッド用の基板には、複数のＰＭＯＳトランジスタに対応する複数の電圧変換回路、および複数のＮＭＯＳトランジスタに対応する複数の電圧変換回路が組み込まれている。しかし、このような複数のトランジスタおよび複数の電圧変換回路を記録ヘッド用の基板に組み込む場合には、それらの配備スペースを確保することが難しい。例えば、２つの吐出口の列に対応する２つのヒータの列の間に、それらのトランジスタと電圧変換回路の配備スペースを確保する場合には、それら２つのヒータの列の間隔が大きくなってしまい、記録ヘッド用の基板を所望サイズに収めることが難しくなる。また、記録ヘッド用の基板を所望サイズに収めるためにトランジスタのサイズを小型化した場合には、ドレイン接地のトランジスタの特性上、ヒータ電流の制限が厳しくなり、またヒータにかかる電圧が低下してインクの吐出効率の低下を招くおそれがある。
【０００６】
本発明の目的は、吐出エネルギー発生素子の駆動電圧を安定化させつつ、記録ヘッド用の基板の構成を簡素化すると共に、液体を吐出性能を向上せることができる液体吐出ヘッド用の基板、液体吐出ヘッド、液体吐出装置、および液体吐出方法を提供することにある。
【課題を解決するための手段】
【０００７】
本願発明の液体吐出ヘッド用の基板は、液体を吐出可能な液体吐出ヘッドに組み込まれ、かつ前記液体を吐出するための吐出エネルギー発生素子を備える液体吐出ヘッド用の基板であって、外部の第１の電源回路に接続可能な第１および第２の接続部と、前記第１の接続部と前記吐出エネルギー発生素子の一端との間に接続される第１のトランジスタと、前記第２の接続部と前記吐出エネルギー発生素子の他端との間に接続される第２のトランジスタと、前記第１のトランジスタをスイッチングさせるために、当該トランジスタのゲート電圧を制御する制御回路と、前記第２のトランジスタを定常的にオン状態とするために、当該トランジスタに一定のゲート電圧を供給する供給回路と、を備え、前記制御回路は、前記第１および第２の接続部が前記外部の電源回路に接続されてから、前記供給回路によって前記第２のトランジスタに前記一定のゲート電圧が供給された後に、前記液体が吐出されない程度に前記吐出エネルギー発生素子を駆動して前記第２のトランジスタに電荷をチャージさせてから、前記液体を吐出するために前記吐出エネルギー発生素子を駆動するように、前記第１のトランジスタをスイッチングさせることを特徴とする。
【発明の効果】
【０００８】
本発明によれば、ヒータなどの吐出エネルギー発生素子の両端のそれぞれに接続されたトランジスタの一方に対しては、そのゲートに一定の電圧を供給する単純な供給回路を備える。これにより、吐出エネルギー発生素子の駆動電圧を安定化させつつ、記録ヘッド用の基板の構成を簡素化することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１の実施形態における記録ヘッド用基板の回路図である。
【図２】図１の回路の構成部品の配置関係の説明図である。
【図３】図１の回路の動作を説明するためのタイムチャートである。
【図４】比較例におけるヒータの駆動パルスの説明図である。
【図５】本発明の第１の実施形態におけるヒータの駆動パルスの説明図である。
【図６】本発明の第２の実施形態における記録ヘッド用基板の回路図である。
【図７】図６の回路の構成部品の配置関係の説明図である。
【図８】図６の回路の動作を説明するためのタイムチャートである。
【図９】本発明の第３の実施形態における記録ヘッド用基板の回路図である。
【図１０】図９の回路の構成部品の配置関係の説明図である。
【図１１】本発明の第４の実施形態における記録ヘッド用基板の回路図である。
【図１２】図１１の回路の構成部品の配置関係の説明図である。
【図１３】本発明の第５の実施形態における記録ヘッド用基板の回路図である。
【図１４】図１３の回路の構成部品の配置関係の説明図である。
【図１５】本発明の第６の実施形態における記録ヘッド用基板の回路図である。
【図１６】図１５の回路の構成部品の配置関係の説明図である。
【図１７】本発明を適用可能なインクジェット記録装置の説明図である。
【発明を実施するための形態】
【００１０】
まず、本発明の実施の形態の説明に先立ち、ヒータなどの吐出エネルギー発生素子を駆動するために、その吐出エネルギー発生素子の両端のそれぞれにトランジスタが接続された回路の分析結果について説明する。
【００１１】
特許文献１におけるＰＭＯＳトランジスタとＮＭＯＳトランジスタのうち、一方のトランジスタに対しては電圧変換回路を備え、他方のトランジスタに対しては、電圧変換回路を備えずに単に一定の電圧を印加する場合を想定する。この場合、前者のトランジスタは、ゲート電圧を制御することによって随意的にスイッチングすることができ、後者のトランジスタのトランジスタは定常的にオン状態とすることができる。このような構成においては、後者のトランジスタの存在によってヒータの駆動電圧を安定化させることができ、しかも、他方のゲートに対して電圧変換回路を備えない分、記録ヘッド用の基板の構成の簡素化も可能となる。
【００１２】
例えば、ＮＭＯＳトランジスタのゲート電圧を電圧変換回路によって制御し、ＰＭＯＳトランジスタのゲートに対しては、少なくともＮＭＯＳトランジスタのスイッチング時に一定の電圧を印加する。この場合、ＮＭＯＳトランジスタのゲートには、ヒータにかかる電圧を確保するために高い電圧が印加される。ヒータの駆動電圧を（ＶＨ）、ＮＭＯＳトランジスタのゲート電圧をＶ（Ｎ）Ｇ、ＮＭＯＳトランジスタのソース電圧をＶ（Ｎ）Ｓとする。仮に、ＮＭＯＳトランジスタのソース電圧Ｖ（Ｎ）Ｓを印加してから、ヒータ駆動電圧（ＶＨ）を印加した場合を想定する。この場合、通常は、ヒータの駆動時以外ではゲート電圧Ｖ（Ｎ）Ｇが印加されない。しかし、例えば、ノイズの影響あるいはトラブルによりゲート電圧Ｖ（Ｎ）Ｇが印加された場合には、ヒータ駆動電圧（ＶＨ）の印加前に、一時的にＶ（Ｎ）Ｇ＞（ＶＨ）となるおそれがある。ＮＭＯＳトランジスタのゲートには高い電圧が印加されるため、Ｖ（Ｎ）Ｇ＞（ＶＨ）となった場合には、ＮＭＯＳトランジスタの耐久性が損なわれるおそれがある。すなわち、トランジスタの重要な耐圧パラメータであるＶＧＳ（ゲート−ソース間耐圧）に関して、ゲート電圧に対してソース電位が大きくマイナスとなって、ＮＭＯＳトランジスタの耐久性が損なわれるおそれがある。
【００１３】
このような観点から、電源投入シーケンスとしては、ヒータ駆動電圧（ＶＨ）を印加した後に、ＮＭＯＳトランジスタのゲート電圧Ｖ（Ｎ）Ｇを印加することが望ましい。一方、ヒータ駆動電圧（ＶＨ）だけを印加している状態においては、ＮＭＯＳトランジスタがオフ状態であってもドレイン−ソース間には微小リーク電流ＩＤＳが流れる。特に、定電圧が印加されているＰＭＯＳトランジスタについては、ヒータの駆動前に、電荷が抜ける現象の発生が懸念される。このような現象は、ヒータの両端にトランジスタが接続されていて、ヒータの電位が固定できないことによって起きる。仮に、このような現象が生じている状態でヒータを駆動した場合には、ヒータの駆動パルスの入力と同時に、ＰＭＯＳトランジスタのドライバゲートに電荷を蓄える必要がある。その電荷を蓄える時間は瞬間的ではあるものの、ヒータの駆動（オン）の際に、ゲート配線に大電流が流れて、動作が安定するまで時間がかかってしまう。特に、多くのヒータを同時に駆動する場合には、ヒータに流れる電流の立ち上りが遅れ、結果的に、インクの吐出タイミングが遅れてインクの着弾位置がずれるおそれがある。
【００１４】
このように、ヒータの両端に接続されたトランジスタの一方に対しては、ゲートの電圧変換回路を備えずに、単に一定の電圧を印加することにより、ヒータの駆動電圧を安定化させつつ、記録ヘッド用の基板の構成の簡素化が可能となる。一方、このような構成において、ヒータとトランジスタに対する好ましい電源の投入タイミングを設定した場合には、ヒータに流れる電流の立ち上りが遅れて、結果的に、インクの吐出タイミングが遅れるおそれがある。
【００１５】
本発明は、このような知見に基づいてなされたものである。
【００１６】
以下、本発明の実施の形態について、図面を参照して説明する。以下の実施形態における液体吐出ヘッドは、インクジェット記録に用いるインクジェット記録ヘッドとしての適用例であり、液体としてのインクを吐出するための吐出エネルギー発生素子として、電気熱変換素子（ヒータ）を用いる場合について説明する。そのヒータは、画像を記録するためにインクを吐出する記録素子ともいう。また、記録素子を電源に接続する電源配線を（ＶＨ）配線とし、記録素子をグランドに接地する接地配線を（ＧＮＤＨ）配線とする。また、以下の実施形態においては、半導体基板上に複数のヒータが配置され、さらに、その半導体基板上には、複数のヒータを外部からの入力信号に応じて駆動するための駆動ロジック回路およびパワートランジスタも配置される。
【００１７】
（第１の実施形態）
まず、本実施形態における液体吐出装置の適用例として、インクを吐出するインクジェット記録装置の構成例に図１７に基づいて説明する。
【００１８】
本例のインクジェット記録装置は、いわゆるシリアルスキャン方式の記録装置であり、図１７（ａ）のように構成されている。記録装置には、インクを吐出可能な記録ヘッド７１を搭載可能なキャリッジ７３を矢印Ｘの主走査方向に移動させる移動機構７４と、記録媒体Ｐを主走査方向と交差（本例の場合は、直交）する矢印Ｙの副走査方向に搬送する搬送機構７２と、が備えられている。本例の移動機構７４は、プーリ７４Ａ，７４Ｂの間に掛け渡されたベルト７４Ｃを用いてキャリッジ７３を移動させる構成となっている。記録ヘッド７１がインクを吐出しつつ主走査方向に移動する記録走査と、記録媒体Ｐを副走査方向に搬送する動作と、を繰り返すことにより、記録媒体Ｐ上に画像が記録される。
【００１９】
本例において用意される記録ヘッド７１の筐体８２には、図１７（ｂ）のように、第１の電気配線基板８３、第２の電気配線基板８４、および記録素子基板８０，８１が配備されている。また筐体８２には、インクタンク８５が装着可能である。インクタンク８５に収容されたインクは、筐体８２内の流路を通して記録素子基板８０，８１内に導入される。
【００２０】
図１７（ｃ）は、記録ヘッド７１に搭載される記録素子基板８０の一例を示す斜視図である。記録素子基板８０における半導体基板３４上には、記録素子として、インクを吐出するための吐出エネルギーを発生する電気熱変換素子（ヒータ）１０１が配備されている。ヒータ１０１は、記録装置の制御部の制御下において、基板（液体吐出ヘッド用の基板）３４に備えられた後述の制御回路によって制御される。
【００２１】
基板３４には、インクタンク（液体供給源）８５に連通可能な供給口２０１が形成されている。また基板８０上には、流路形成部材９３および吐出口形成部材９２が設けられている。流路形成部材９３には、ヒータ１０１に対応する発泡室９４と、供給口２０１から発泡室９４にインクを導入する液室９５および流路９６と、が形成されている。吐出口形成部材９２には、ヒータ１０１に対応する吐出口９１が形成されている。また記録素子基板８０には、外部から記録素子基板８０に電圧や信号を供給するためのパッド部２１が設けられている。パッド部２１は、記録装置の制御部および電力の供給電源（電源回路）などに接続可能な接続部を構成する。後述するようにヒータ１０１を駆動して、その発熱によって発泡室９４内のインクを発泡させさせることにより、その発泡エネルギーを利用して吐出口９１からインクを吐出することができる。
【００２２】
基板３４には、後述するように、ヒータ、ヒータ毎の個別のトランジスタと複数のヒータに共通の共通トランジスタからなる駆動回路、（ＶＨ）配線、および（ＧＮＤＨ）配線などが作り込まれており、これにより、記録ヘッド用の基板が構成されている。
【００２３】
図１は、本発明の第１の実施形態におけるインクジェット記録ヘッド用の基板（半導体基板）の説明図であり、記録素子としての電気熱変換素子（ヒータ）の駆動回路の等価回路を示している。ヒータ１０１の一端側にＰＭＯＳトランジスタ（第２のトランジスタ）１０２のソースが接続され、そのＰＭＯＳトランジスタ１０２のドレインは第１の電源（ＧＮＤＨ）１０４に接続されている。また、ヒータ１０１の他端側にＮＭＯＳトランジスタ（第１のトランジスタ）１０３のソースが接続され、そのＮＭＯＳトランジスタ１０３のドレインは第２の電源（ＶＨ）１０５に接続されている。このように、第１の電源１０４と第２の電源１０５との間に、ＰＭＯＳトランジスタ１０２、ヒータ１０１、およびＮＭＯＳトランジスタ１０３が順次接続されている。ＮＭＯＳトランジスタ１０３のゲートには、ゲート電圧のレベルを変換するＬＶＣ（レベル変換回路）１０６と、ＬＶＣ１０６が変換する電圧レベルを選択するＡＮＤ回路１０７と、が接続されている。定電圧回路Ａ１０８および定電圧回路Ｂ１０９は、外部のゲート電圧生成電源１１０の電圧を降圧させて定電圧を生成する回路であり、それぞれが電圧を降圧させるレベルは異なる。定電圧回路Ｂ１０９の出力電圧は、定電圧回路Ａ１０８の出力電圧よりも低い。ＬＶＣ１０６には、定電圧回路Ａ１０８よって降圧された電圧が印加される。定電圧回路Ｂ１０９よって降圧された一定電圧は、その一定電圧がＰＭＯＳトランジスタ１０２のゲートに印加されることによって、そのトランジスタ１０２を定常的にオン状態とする。したがって、定電圧回路Ｂ１０９は、ＰＭＯＳトランジスタ１０２を定常的にオン状態とするために、一定のゲート電圧を供給する供給回路を構成する。
【００２４】
ＮＭＯＳトランジスタ１０３は、ヒータ１０１と１対１に対応し、ヒータ１０１と同数が配備されている。一方、ＰＭＯＳトランジスタ１０２の配備数はヒータ１０１の数よりも少なく、ＰＭＯＳトランジスタ１０２の総数は、ＮＭＯＳトランジスタ１０３の総数よりも少なくなっている。本例において、トランジスタ１０３はドレイン接地のＮＭＯＳトランジスタであり、トランジスタ１０２はドレイン接地のＰＭＯＳトランジスタである。
【００２５】
ＡＮＤ回路１０７は、ＮＭＯＳトランジスタ１０３を随意的にスイッチングさせるための選択信号（制御信号）を生成し、ＬＶＣ１０６は、ＡＮＤ回路１０７からの選択信号に基づいてＮＭＯＳトランジスタ１０３のゲート電圧を変化させる。ＡＮＤ回路１０７とＬＶＣ１０６は、ＮＭＯＳトランジスタ１０３のゲート電圧を変化させる制御回路を構成する。また、ＡＮＤ回路１０７は、ＮＭＯＳトランジスタ１０３をスイッチングさせるための制御信号を生成する生成部として機能し、ＬＶＣ１０６は、その制御信号に基づいてＮＭＯＳトランジスタ１０３のゲート電圧を変化させる電圧制御部として機能する。このように、ＡＮＤ回路１０７からの選択信号に応じてＮＭＯＳトランジスタ１０３のゲート電圧を制御することにより、ヒータ１０１に流れる電流、つまりヒータ駆動のオン，オフを制御することができる。ＡＮＤ回路１０７は、複数のヒータ１０１に同時に電流が流れないように制御し、少なくても１つのＰＭＯＳトランジスタ１０２に共通に接続された複数のヒータ１０１に同時に電流が流れないように制御する。このような制御のための回路構成は一般的であるため、その説明は省略する。
【００２６】
図２は、図１の回路を実際のインクジェット記録ヘッドの基板に配置した場合の基板の一部を示す説明図である。図２中の記号と名称は、原則的に図１と同じである。図２においては、実際の基板に対するレイアウトであるため、基板を貫通する貫通孔であるインク供給口２０１を追加し、さらに、定電圧回路Ｂ１０９からＰＭＯＳトランジスタ１０２のゲートに接続される配線の寄生抵抗２０２を追加している。ヒータ１０１の配列方向（図２中の上下方向）を第１の方向とし、それと交差する方向（本例の場合は、第１の方向と直交する図２中の左右方向）を第２の方向とする。ヒータ１０１、ＰＭＯＳトランジスタ１０２、ＮＭＯＳトランジスタ１０３は、それぞれ第１の方向に配列されている。さらに、それらのヒータ１０１の列、ＰＭＯＳトランジスタ１０２の列、ＮＭＯＳトランジスタ１０３の列は、第２の方向にずれるように配置される。ヒータ１０１の列は、第２の方向において、ＰＭＯＳトランジスタ１０２の列およびＮＭＯＳトランジスタ１０３の列よりもインク供給口２０１の近傍に位置する。ヒータ１０１とＰＭＯＳトランジスタ１０２は、ＰＭＯＳトランジスタ１０２よりもヒータ１０１側の位置において接続される。ＮＭＯＳトランジスタ１０３はヒータ１０１と同数あり、それらは、ＮＭＯＳトランジスタ１０３よりもヒータ１０１側の位置において接続される。
【００２７】
ＰＭＯＳトランジスタ１０２は、２つ以上のヒータ１０１に対して共通に用いられるため、第１の方向における配置間隔を広くすることが可能である。よって、第１の方向におけるＰＭＯＳトランジスタ１０２の配置間隔は、第１の方向におけるＮＭＯＳトランジスタ１０３の配置間隔よりも大きい。ヒータ１０１の近傍には、インクが供給されるインク供給口２０１を配備する必要があるため、トランジスタ１０２，１０３を含む電気回路は、ヒータ１０１を挟んでインク供給口２０１の反対側に配備することが望ましい。第１の電源（ＧＮＤＨ）１０４、第２の電源（ＶＨ）１０５は、トランジスタ１０２，１０３より上層の配線層に形成され、それぞれ図２中上側に位置するパッド部２１まで配線されている。
【００２８】
第１の電源１０４は、少なくとも１つの列を形成するＰＭＯＳトランジスタ１０２の全てに対して共通化されている。具体的には、それらのＰＭＯＳトランジスタ１０２のドレインは、共通配線（第１の共通配線）によって、第１の電源１０４に対応するパッド部２１に接続されている。第２の電源１０５は、少なくとも１つの列を形成するＮＭＯＳトランジスタ１０３の全てに対して共通化されている。具体的には、それらのＮＭＯＳトランジスタ１０３のドレインは、共通配線（第２の共通配線）によって、第２の電源１０５に対応するパッド部２１に接続されている。定電圧回路Ａ１０８と定電圧回路Ｂ１０９は、インク供給口２０１とパッド部２１との間に配備されている。ゲート電圧生成電源１１０に対応するパッド部に印加される電圧は、定電圧回路Ａ１０８により降下されてＬＶＣ１０６に印加されると共に、定電圧回路Ｂ１０９により降下されてＰＭＯＳトランジスタ１０２のゲートにダイレクトに印加される。
【００２９】
図３は、ＡＮＤ回路１０７などのためのロジック電源（ＶＤＤ）、第２の電源（ＶＨ）１０５、およびゲート電圧生成電源（ＶＨＴ）１１０の投入と、駆動のシーケンスと、の関係について説明する。
【００３０】
まず、ロジック電源（ＶＤＤ）を投入した後、第２の電源（ＶＨ）をゲート電圧生成電源（ＶＨＴ）１１１より先に投入する。これは、前述したように、トランジスタの重要な耐圧パラメータのＶＧＳ（ゲート−ソース間耐圧）をケアするためである。電源が投入された後は、ＣＬＫ（クロック）信号と、ヒータ１０１を選択的に駆動するためのＤＡＴＡ（記録データ）信号をＣＬＫ信号に同期して入力し、その後、ＬＴ（ラッチ）信号によって駆動すべきヒータ１０１を確定する。その後、ＨＥ（ヒートイネーブル）信号により、ヒータ１０１の駆動パルスのパルス幅が決定される。ＡＮＤ回路１０７は、このようにＤＡＴＡ信号などに応じて、ＮＭＯＳトランジスタ１０３を随意的にスイッチングするための制御信号を生成する。ＬＶＣ１０６は、その制御信号に基づいてＮＭＯＳトランジスタ１０３をスイッチングさせるように、ゲート電圧を変化させる。
【００３１】
図３中の比較例Ａにおいては、ＣＬＫ信号とＤＡＴＡ信号の入力後にＬＴ信号を入力し、そのＬＴ信号の入力直後のＨＥ信号より、後述する１ブロック目の記録動作に入る。一方、本実施形態の場合は、図３中の本実施形態Ｂのように、電源投入後の１ブロック目の記録動作に入る前に、インクを吐出しない程度にヒータ１０１を駆動するように、ＮＭＯＳトランジスタ１０３をスイッチングさせる。すなわち、ＬＶＣ１０６によって、インクを吐出しない程度にヒータ１０１を駆動するための駆動パルスがＮＭＯＳトランジスタ１０３のゲートに与えられる（非吐出工程）。より具体的には、ＡＮＤ回路１０７は、ヒータ１０１の駆動時間を短くするように、インクを吐出させるときよりも短いパルス幅（短パルス）のＨＥ信号に基づいて短パルスの制御信号を生成する。ＬＶＣ１０６は、その制御信号に基づいて、ＮＭＯＳトランジスタ１０３にゲート電圧を印加する。このような短パルスのＨＥ信号は、パッド部２１を通して記録装置の制御部から入力することができる。短パルスのＨＥ信号は、全てのＰＭＯＳトランジスタ１０２に対応するＡＮＤ回路１０７に対して、電源投入後に１回入力される。これにより、全てのＰＭＯＳトランジスタ１０２に電荷がチャージされ、その後に、１ブロック目からの通常のインクの吐出動作（吐出工程）を実行する。このように、吐出口からインクを吐出して記録を行うためのＨＥ信号の入力前に、吐出口からインクを吐出しない程度の短パルスのＨＥ信号を少なくとも１回入力する。
【００３２】
図４は、図３中の比較例Ａの駆動シーケンスにおいて、１ブロック目に属する複数のヒータ１０１に流れるヒータ電流と、そのヒータ電流によってヒータ１０１が駆動されたときに吐出されるインクの着弾位置と、の関係の説明図である。また図５は、図３中の本実施形態Ｂの駆動シーケンスにおいて、１ブロック目に属する複数のヒータ１０１に流れるヒータ電流と、そのヒータ電流によってヒータ１０１が駆動されたときに吐出されるインクの着弾位置と、の関係の説明図である。
【００３３】
図４の比較例においては、１つの列を形成するヒータ１０１が８つのブロック（Ｂ１からＢ８）に分けられており、その８つのブロックからなる１つのグループ内のヒータ１０１が１つのＰＭＯＳトランジスタ１０２に共通に接続されている。ヒータ１０１は、ブロック毎に時間をずらして駆動（ブロック駆動）される。すなわち、それぞれのグループにおいて、１ブロック目に属するヒータ１０１が駆動されてから、２ブロック目、３ブロック目、・・・８ブロック目に属するヒータ１０１が順次駆動される。
【００３４】
図４における波形Ａ１，Ｂ１，Ｃ１，Ｄ１は、１ブロック目（Ｂ１）のヒータ１０１の駆動時に流れるヒータ電流４０１の波形であり、波形４０２は、それらの波形を合算した波形である。ポイント４０３は、ＰＭＯＳトランジスタ１０２に電荷を蓄えるために、ヒータ電流４０１の波形が欠けているポイントである。位置４０４は、ヒータ１０１の駆動時により吐出されるインクが着弾する着弾位置、位置４０５は、１つのＰＭＯＳトランジスタ１０２によって駆動されるヒータ１０１の境界位置である。矢印４０６は、ヒータ１０１が搭載された記録ヘッドの走査方向（図１７（ａ）中の矢印Ｘに対応）を示し、矢印４０７は、定電圧回路Ｂ１０９に近づく方向を示す。
【００３５】
図４の比較例においては、電源投入後に、１ブロック目（Ｂ１）のヒータ１０１からインクの吐出動作を開始し、最終ブロック（本例の場合は、８ブロック目（Ｂ８））のヒータ１０１までインクの吐出動作を実施した。この場合、定電圧回路Ｂ１０９に近いＰＭＯＳトランジスタ１０２は、１ブロック目（Ｂ１）のヒータ１０１に対して、電流波形Ａ１，Ｂ１のような正常なヒータ電流４０１を流す。しかし、定電圧回路Ｂ１０９から遠いＰＭＯＳトランジスタ１０２は、ＰＭＯＳトランジスタ１０２の間の寄生抵抗２０２のために、電荷のチャージに要する時間が長くなる。そのため、定電圧回路Ｂ１０９から遠いＰＭＯＳトランジスタ１０２は、１ブロック目（Ｂ１）のヒータ１０１に対して、電流波形Ｃ１，Ｄ１のように、波形の立ち上がり部分が欠けたヒータ電流４０１を流すことになる。
【００３６】
このような電流波形Ｃ１，Ｄ１における欠けのポイント４０３は、ＰＭＯＳトランジスタ１０２が定電圧回路Ｂ１０９から遠くなるほど、大きく現れる。それぞれのＰＭＯＳトランジスタ１０２によって生成される１ブロック目（Ｂ１）のヒータ１０１のヒータ電流４０１を合算した波形４０２は、その立ち上りが欠けた波形となる。
【００３７】
このような比較例において、電流波形Ｃ１，Ｄ１における欠けのポイント４０３は、インクの着弾位置４０４のずれとして現れる。つまり、電源投入後の記録ヘッドの走査方向（矢印４０６方向）にずれて、画像の記録品位に影響を及ぼすおそれがある。
【００３８】
図５の本実施形態においては、図４の比較例と同様に、ヒータ１０１を８つのブロックに分けてブロック駆動する。ただし、本実施形態においては、前述したように、電源投入後に１ブロック目（Ｂ１）の記録動作に入る前に、インクを吐出させない範囲においてヒータ１０１に電流を流す。その電流により、全てのＰＭＯＳトランジスタ１０２に電荷がチャージされることになる。したがって、図５のように、その後の１ブロック目（Ｂ１）の記録動作時から、全てのヒータ１０１に対して、電流波形Ａ２，Ｂ２，Ｃ２，Ｄ２のような正常なヒータ電流４０１が流れることになる。この結果、記録ヘッドの走査方向（矢印４０６方向）において、１ブロック目（Ｂ１）に対応する吐出インクの着弾位置のずれを生じさせることなく、高品位の画像を記録することができる。
【００３９】
（第２の実施形態）
図６から図８は、本発明の第２の実施形態を説明するための図である。以下においては、前述した第１の実施形態と異なる部分について説明し、それと共通する部分についての説明は省略する。
【００４０】
本実施形態においては、図６および図７のように、ＬＶＣ１０６に対して、外部との電気的接点であるパッド部１１２を介して任意の電圧（ＶＨＴＨ）がダイレクトに印加される。同様に、ＰＭＯＳトランジスタ１０２のゲートに対しては、外部との電気的接点であるパッド部１１１を介して任意の電圧（ＶＨＴＬ）がダイレクトに印加される。それらの電圧は、（ＶＨＴＨ）＞（ＶＨＴＬ）の関係にある。本実施形態においては、図８のように、ロジック電源（ＶＤＤ）、第２の電源（ＶＨ）１０５、および２種のゲート電圧供給電源（ＶＨＴＬ，ＶＨＴＨ）の電圧を印加する。すなわち、ロジック電源（ＶＤＤ）を投入した後、第２の電源（ＶＨ）１０５を投入してから、ゲート電圧供給電源（ＶＨＴＬ，ＶＨＴＨ）を投入する。本例では、電圧（ＶＨＴＬ）を印加してから、電圧（ＶＨＴＨ）を印加している。しかし、これらの電圧を印加する順序は逆であってもよい。一定の電圧（ＶＨＴＬ）がＰＭＯＳトランジスタ１０２のゲートに印加されることによって、そのトランジスタ１０２を定常的にオン状態となる。したがって、パッド部１１１とＰＭＯＳトランジスタ１０２との間の接続配線は、ＰＭＯＳトランジスタ１０２を定常的にオン状態とするために、一定のゲート電圧を供給する供給回路を構成する。
【００４１】
図８において、比較例Ａの駆動シーケンスと本実施形態Ｂの駆動シーケンスとの関係は、前述した第１の実施形態と同様である。
【００４２】
（第３の実施形態）
図９は、本発明の第３の実施形態におけるインクジェット記録ヘッドの基板（半導体基板）の説明図であり、記録素子としての電気熱変換素子（ヒータ）の駆動回路の等価回路を示している。ヒータ１０１の一端にＮＭＯＳトランジスタ（第１のトランジスタ）８０１のドレインが接続され、そのＮＭＯＳトランジスタ８０１のソースは第１の電源（ＧＮＤＨ）１０４に接続されている。また、ヒータ１０１の他端にＮＭＯＳトランジスタ（第２のトランジスタ）１０３のソースが接続され、そのＮＭＯＳトランジスタ１０３のドレインは第２の電源（ＶＨ）１０５に接続されている。ＮＭＯＳトランジスタ８０１のゲートには、電圧レベルを変換するＬＶＣ（レベル変換回路）１０６と、ＬＶＣ１０６が変換する電圧レベルを選択するＡＮＤ回路１０７と、が接続されている。定電圧回路Ｃ８０２および定電圧回路Ｄ８０３は、ゲート電圧生成電源１１０の電圧を降圧させて定電圧を生成する回路であり、それぞれが電圧を降圧させるレベルは異なる。定電圧回路Ｄ８０３の出力電圧は、定電圧回路Ｃ８０２の出力電圧よりも低い。ＬＶＣ１０６には、定電圧回路Ｄ８０３よって降圧された電圧が印加される。定電圧回路Ｃ８０２よって降圧された電圧は、ＮＭＯＳトランジスタ１０３のゲートに印加される。
【００４３】
ＮＭＯＳトランジスタ８０１は、ヒータ１０１と１対１に対応し、ヒータ１０１と同じ数だけ複数配備されている。一方、ＮＭＯＳトランジスタ１０３の配備数はヒータ１０１の数よりも少なく、ＮＭＯＳトランジスタ１０３の総数は、ＮＭＯＳトランジスタ８０１の総数よりも多くなっている。本例において、トランジスタ１０３はソース接地のＮＭＯＳトランジスタであり、トランジスタ８０１は、ドレイン接地のＮＭＯＳトランジスタである。
【００４４】
ＡＮＤ回路１０７は、ＮＭＯＳトランジスタ８０１を随意的にスイッチングさせるための選択信号（制御信号）を生成し、ＬＶＣ１０６は、ＡＮＤ回路１０７からの選択信号に基づいてＮＭＯＳトランジスタ８０１のゲート電圧を変化させる。このように、ＡＮＤ回路１０７からの選択信号に応じてＮＭＯＳトランジスタ８０１のゲート電圧を制御することにより、ヒータ１０１に流れる電流、つまりヒータ駆動のオン，オフを制御することができる。ＡＮＤ回路１０７は、複数のヒータ１０１に同時に電流が流れないように制御し、少なくても１つのＮＭＯＳトランジスタ１０３に共通に接続された複数のヒータ１０１に同時に電流が流れないように制御する。このような制御のための回路構成は一般的であるため、その説明は省略する。
【００４５】
図１０は、図９の回路を実際のインクジェット記録ヘッドの基板に配置した場合の説明図である。図１０中の記号と名称は、原則的に図９と同じである。図１０においては、実際の基板に対するレイアウトであるため、インク供給口２０１を追加し、さらに、定電圧回路Ｃ８０２からＮＭＯＳトランジスタ１０３のゲートに接続される配線の寄生抵抗２０２を追加している。ヒータ１０１の配列方向（図１０中の上下方向）を第１の方向とし、それと交差する方向（本例の場合は、第１の方向と直交する図１０中の左右方向）を第２の方向とする。ヒータ１０１、ＮＭＯＳトランジスタ１０３、ＮＭＯＳトランジスタ８０１は、それぞれ第１の方向に配列されている。さらに、それらのヒータ１０１の列、ＮＭＯＳトランジスタ１０３の列、ＮＭＯＳトランジスタ８０１の列は、第２の方向にずれるように配置される。ヒータ１０１の列は、第２の方向において、ＮＭＯＳトランジスタ１０３の列およびＮＭＯＳトランジスタ８０１の列よりもインク供給口２０１の近傍に位置する。ヒータ１０１とＮＭＯＳトランジスタ１０３は、ＮＭＯＳトランジスタ１０３よりもヒータ１０１側の位置で接続される。ＮＭＯＳトランジスタ８０１はヒータ１０１と同数あり、それらは、ＮＭＯＳトランジスタ８０１よりもヒータ１０１側の位置で接続される。
【００４６】
ＮＭＯＳトランジスタ１０３は、複数のヒータ１０１に対して共通に用いられるため、第１の方向における配置間隔を広くすることが可能である。よって、第１の方向におけるＮＭＯＳトランジスタ１０３の配置間隔は、第１の方向におけるＮＭＯＳトランジスタ８０１の配置間隔よりも大きい。ヒータ１０１の近傍には、インクを供給するインク供給口２０１を配備する必要であるため、トランジスタ１０３，８０１を含む電気回路は、ヒータ１０１を挟んでインク供給口２０１の反対側に配備することが望ましい。第１の電源（ＧＮＤＨ）１０４、第２の電源（ＶＨ）１０５は、トランジスタ１０３，８０１より上層の配線層に形成され、それぞれ図１０中上側に位置するパッド部まで配線されている。
【００４７】
第１の電源（ＧＮＤＨ）１０４は、複数のＮＭＯＳトランジスタ８０１に対して共通の配線（共通配線）、あるいは、同時にオンとされるＮＭＯＳトランジスタ８０１毎の配線（個別配線）によって、第１の電源１０４に対応するパット部２１に接続してもよい。定電圧回路Ｃ８０２と定電圧回路Ｄ８０３は、インク供給口２０１とパッド部２１との間に形成されている。ゲート電圧生成電源１１０に接続されるパッド部に印加される電圧は、定電圧回路Ｄ８０３により降下されてＬＶＣ１０６に印加されると共に、定電圧回路Ｃ８０２により降下されてＮＭＯＳトランジスタ１０３のゲートにダイレクトに印加される。
【００４８】
ジック電源（ＶＤＤ）、電源（ＶＨ）１０５、およびゲート電圧生成電源（ＶＨＴ）の投入と、駆動のシーケンスと、の関係は、前述した第１の実施形態における図３から図５と同様であるため、それらの説明は省略する。
【００４９】
（第４の実施形態）
図１１および図１２は、本発明の第４の実施形態を説明するための図である。以下においては、前述した第３の実施形態と異なる部分について説明し、それと共通する部分についての説明は省略する。
【００５０】
本実施形態においては、図１１および図１２のように、ＬＶＣ１０６に対して、外部との電気的接点であるパッド部８０４を介して任意の電圧（ＶＨＴＬ）がダイレクトに印加される。同様に、ＮＭＯＳトランジスタ１０３のゲートに対しては、外部との電気的接点であるパッド部８０５を介して任意の電圧（ＶＨＴＨ）がダイレクトに印加される。それらの電圧は、（ＶＨＴＨ）＞（ＶＨＴＬ）の関係にある。
【００５１】
ロジック電源（ＶＤＤ）、電源（ＶＨ）、およびゲート電圧生成電源（ＶＨＴ）の投入と、駆動のシーケンスと、の関係は、前述した第１の実施形態における図３から図５と同様であるため、それらの説明は省略する。
【００５２】
（第５の実施形態）
図１３は、本発明の第５の実施形態におけるインクジェット記録ヘッドの基板（半導体基板）の説明図であり、記録素子としての電気熱変換素子（ヒータ）の駆動回路の等価回路を示している。ヒータ１０１の一端にＰＭＯＳトランジスタ（第２のトランジスタ）１０２のソースが接続され、そのＰＭＯＳトランジスタ１０２のドレインは第１の電源（ＧＮＤＨ）１０４に接続されている。また、ヒータ１０１の他端にＰＭＯＳトランジスタ（第２のトランジスタ）１２０１のドレインが接続され、そのＰＭＯＳトランジスタ１２０１のソースは第２の電源（ＶＨ）１０５に接続されている。ＰＭＯＳトランジスタ１２０１のゲートには、ゲート電圧のレベルを変換するＬＶＣ（レベル変換回路）１０６と、ＬＶＣ１０６が変換する電圧レベルを選択するＡＮＤ回路１０７と、が接続されている。定電圧回路Ｅ１２０２および定電圧回路Ｆ１２０３は、ゲート電圧生成電源１１０の電圧を降圧して定電圧を生成する回路であり、それぞれが電圧を降圧させるレベルは異なる。定電圧回路Ｆ１２０３の出力電圧は、定電圧回路Ｅ１２０２の出力電圧よりも低い。ＬＶＣ１０６には、定電圧回路Ｅ１２０２よって降圧された電圧が印加される。定電圧回路Ｆ１２０３よって降圧された電圧は、ＰＭＯＳトランジスタ１０２のゲートに印加される。
【００５３】
ＰＭＯＳトランジスタ１２０１は、ヒータ１０１と１対１に対応し、ヒータ１０１と同数が配備されている。一方、ＰＭＯＳトランジスタ１０２の配備数はヒータ１０１の数よりも少なく、ＰＭＯＳトランジスタ１０２の総数は、ＮＭＯＳトランジスタ１０３の総数よりも多くなっている。本例において、トランジスタ１０２はドレイン接地のＰＭＯＳトランジスタであり、トランジスタ１２０１はソース接地のＮＭＯＳトランジスタである。
【００５４】
ＡＮＤ回路１０７は、ＰＭＯＳトランジスタ１２０１を随意的にスイッチングさせるための選択信号（制御信号）を生成し、ＬＶＣ１０６は、ＡＮＤ回路１０７からの選択信号に基づいてＰＭＯＳトランジスタ１２０１のゲート電圧を変化させる。このように、ＡＮＤ回路１０７からの選択信号に応じてＰＭＯＳトランジスタ１２０１のゲート電圧を制御することにより、ヒータ１０１に流れる電流、つまりヒータ駆動のオン，オフを制御することができる。ＡＮＤ回路１０７は、複数のヒータ１０１に同時に電流が流れないように制御し、少なくても１つのＰＭＯＳトランジスタ１０２に接続された複数のヒータ１０１に同時に電流が流れないように制御する。このような制御のための回路構成は一般的であるため、その説明は省略する。
【００５５】
図１４は、図１３の回路を実際にインクジェット記録ヘッドの基板に配置した場合の説明図である。図１４中の記号と名称は、原則的に図１３と同じである。図１４においては、実際の基板に対するレイアウトであるため、インク供給口２０１を追加し、さらに、定電圧回路Ｆ１２０３からＰＭＯＳトランジスタ１０２のゲートに接続される配線の寄生抵抗２０２を追加している。ヒータ１０１の配列方向（図２中の上下方向）を第１の方向とし、それと交差する方向（本例の場合は、第１の方向と直交する図２中の左右方向）を第２の方向とする。ヒータ１０１、ＰＭＯＳトランジスタ１０２、ＰＭＯＳトランジスタ１２０１は、それぞれ第１の方向に配列されている。さらに、それらのヒータ１０１の列、ＰＭＯＳトランジスタ１０２の列、ＰＭＯＳトランジスタ１２０１の列は、第２の方向にずれるように配列される。ヒータ１０１の列は、第２の方向において、ＰＭＯＳトランジスタ１０２の列およびＰＭＯＳトランジスタ１２０１の列よりもインク供給口２０１の近傍に位置する。ヒータ１０１とＰＭＯＳトランジスタ１０２は、ＰＭＯＳトランジスタ１０２よりもヒータ１０１側の位置で接続される。ＰＭＯＳトランジスタ１２０１はヒータ１０１と同数あり、それらは、ＰＭＯＳトランジスタ１２０１よりもヒータ１０１側の位置で接続される。
【００５６】
ＰＭＯＳトランジスタ１０２は、複数のヒータ１０１に対して共通に用いられるため、第１の方向における配置間隔を広くすることが可能である。よって、第１の方向におけるＰＭＯＳトランジスタ１０２の配置間隔は、第１の方向におけるＰＭＯＳトランジスタ１２０１の配置間隔よりも大きい。ヒータ１０１の近傍には、インクを供給するインク供給口２０１を配備する必要であるため、トランジスタ１０２，１２０１を含む電気回路は、ヒータ１０１を挟んでインク供給口２０１の反対側に配備することが望ましい。第１の電源（ＧＮＤＨ）１０４、第２の電源（ＶＨ）１０５は、トランジスタ１０２，１２０１より上層の配線層に形成され、それぞれ図１４中上側に位置するパッド部２１まで配線されている。定電圧回路Ｅ１２０２と定電圧回路Ｆ１２０３は、インク供給口２０１とパッド部との間に形成されている。ゲート電圧生成電源１１０に対応するパッド部に印加される電圧は、定電圧回路Ｅ１２０２により降下されてＬＶＣ１０６に印加されると共に、定電圧回路Ｆ１２０３により降下されてＰＭＯＳトランジスタ１０２のゲートにダイレクトに印加される。
【００５７】
ロジック電源（ＶＤＤ）、電源（ＶＨ）、電圧生成電源（ＶＨＴ）の投入と、駆動のシーケンスと、の関係は、前述した第１の実施形態における図３から図５と同様であるため、それらの説明は省略する。
【００５８】
（第６の実施形態）
図１５および図１６は、本発明の第６の実施形態を説明するための図である。以下においては、前述した第５の実施形態と異なる部分について説明し、それと共通する部分についての説明は省略する。
【００５９】
本実施形態においては、図１５および図１６のように、ＬＶＣ１０６に対して、外部との電気的接点であるパッド部１２０５を介して任意の電圧（ＶＨＴＨ）がダイレクトに印加される。同様に、ＰＭＯＳトランジスタ１０２のゲートに対しては、外部との電気的接点であるパッド部１２０４を介して任意の電圧（ＶＨＴＬ）がダイレクトに印加される。それらの電圧は、（ＶＨＴＨ）＞（ＶＨＴＬ）の関係にある。第２の電源（ＶＨ）１０５は、複数のＰＭＯＳトランジスタ１２０１に対して共通の配線（共通配線）、あるいは、また同時にオンとされるＰＭＯＳトランジスタ１２０１毎の配線（個別配線）によって、
ロジック電源（ＶＤＤ）、電源（ＶＨ）１０５、およびゲート電圧生成電源（ＶＨＴ）の投入と、駆動のシーケンスと、の関係は、前述した第１の実施形態における図３から図５と同様であるため、それらの説明は省略する。
【００６０】
（他の実施形態）
本発明は、シリアルスキャン方式のみにならず、フルライン方式などを含む種々の記録方式のインクジェット記録装置に対して適用可能である。また、本発明は液体を吐出可能な液体吐出ヘッドを用いて、種々の媒体（シートを含む）に対して、記録および加工などの種々の処理を施す液体吐出装置に対しても適用可能である。また、液体を吐出させるための吐出エネルギー発生素子としては、電気熱変換素子（ヒータ）の他、ピエゾ素子などの他の素子を用いることができる。
【符号の説明】
【００６１】
３４  半導体基板３４（液体吐出ヘッド用の基板）
１０１  ヒータ（吐出エネルギー発生素子）
１０２  ＰＭＯＳトランジスタ
１０３  ＮＭＯＳトランジスタ
１０６  ＬＶＣ（レベル変換回路）
１０７  ＡＮＤ回路
【図１】
0006532262.tif 000002
【図２】
0006532262.tif 000003
【図３】
0006532262.tif 000004
【図４】
0006532262.tif 000005
【図５】
0006532262.tif 000006
【図６】
0006532262.tif 000007
【図７】
0006532262.tif 000008
【図８】
0006532262.tif 000009
【図９】
0006532262.tif 000010
【図１０】
0006532262.tif 000011
【図１１】
0006532262.tif 000012
【図１２】
0006532262.tif 000013
【図１３】
0006532262.tif 000014
【図１４】
0006532262.tif 000015
【図１５】
0006532262.tif 000016
【図１６】
0006532262.tif 000017
【図１７】
0006532262.tif 000018