(57)【特許請求の範囲】
【請求項１】
導電領域と、
前記導電領域上に設けられ、下面および上面を含み、前記下面が前記導電領域に接続された接続部材と、
前記接続部材を介して前記導電領域に接続され、かつ、前記接続部材の前記上面の一部の領域を覆う、ハロゲン化合物を含むグラフェン配線と、
前記接続部材の前記上面のうち前記一部の領域とは異なる領域を覆う、前記接続部材よりも前記ハロゲン化合物に対する耐腐食性が高い耐腐食部材と
を具備してなることを特徴とする半導体装置。
【請求項２】
前記接続部材の側面を囲む第１の絶縁膜、および
前記耐腐食部材の側面を囲む第２の絶縁膜
をさらに具備してなることを特徴とする請求項１に記載の半導体装置。
【請求項３】
導電領域と、
前記導電領域上に設けられ、下面および上面を含み、前記下面が前記導電領域に接続された接続部材と、
前記接続部材を介して前記導電領域に接続され、かつ、前記接続部材の前記上面を覆う、ハロゲン化合物を含むグラフェン配線と、
前記接続部材の上部の側面を覆う、前記接続部材よりも前記ハロゲン化合物に対する耐腐食性が高い耐腐食部材と
を具備してなることを特徴とする半導体装置。
【請求項４】
前記グラフェン配線は一方向に沿って延びており、かつ、前記一方向と垂直な平面による、前記接続部材およびグラフェン配線の断面において、前記グラフェン配線の中心線は前記接続部材の中心線からずれていることを特徴とする請求項１ないし３のいずれか１項に記載の半導体装置。
【請求項５】
前記第２の絶縁膜は、前記グラフェン配線の上面および側面をさらに覆い、前記第２の絶縁膜は前記グラフェン配線の前記側面に対応する領域において空隙を含むことを特徴とする請求項２に記載の半導体装置。
【請求項６】
導電領域上に、下面および上面を含み、前記下面が前記導電領域に接続された接続部材を形成する工程と、
前記接続部材を介して前記導電領域に接続され、かつ、前記接続部材の前記上面の一部の領域を覆うグラフェン配線を形成する工程と、
前記接続部材の前記上面のうち前記一部の領域とは異なる領域を覆う、前記接続部材よりもハロゲン化合物に対する耐腐食性が高い耐腐食部材を形成する工程と、
前記耐腐食部材を形成した後、前記グラフェン配線中に前記ハロゲン化合物を含むドーパントを導入する工程と
を具備してなることを特徴とする半導体装置の製造方法。
【請求項７】
上面が露出する接続部材を形成する工程と、
前記接続部材の前記上面の一部を覆う、前記接続部材に接続されるグラフェン層を形成する工程と、
前記接続部材の前記上面のうち前記一部の領域とは異なる領域をエッチングし、前記接続部材の側面の一部を露出する工程と、
前記接続部材の前記側面の前記露出した一部を覆う、前記接続部材よりもハロゲン化合物に対する耐腐食性が高い耐腐食部材を形成する工程と、
前記耐腐食部材を形成する前記工程の後、前記グラフェン層中に前記ハロゲン化合物を含むドーパントを導入する工程と
を具備してなることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、グラフェン層を含む配線（グラフェン配線）を備える半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、ＬＳＩ配線構造において、配線の微細化が進み、電子の界面非弾性散乱による電気抵抗率の上昇、電流密度の増加、ストレスマイグレーションまたはエレクトロマイグレーションによる信頼性の劣化等の問題が生じている。これを解決するために、ＬＳＩの配線材料として、低抵抗金属である銅が主に用いられている。しかし、今後、配線構造の微細化がさらに進むと、銅を用いても上記問題が生じる。
【０００３】
そこで、ＬＳＩの配線材料として、グラフェンを用いることが検討されている。グラフェンは、量子化伝導（いわゆる、バリスティック（ballistic）伝導）をすることが知られており、既存の金属材料に替わる超低抵抗材料として期待されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−８０００６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、グラフェン配線とその下の接続部材との間の接触不良を抑制できる半導体装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
実施形態の半導体装置は、導電領域と、前記導電領域上に設けられ、下面および上面を含み、前記下面が前記導電領域に接続された接続部材とを含む。前記半導体装置は、前記接続部材を介して前記導電領域に接続され、かつ、前記接続部材の前記上面の一部の領域を覆う、ハロゲン化合物を含むグラフェン配線をさらに含む。前記半導体装置は、前記接続部材の前記上面のうち前記一部の領域とは異なる領域を覆う、前記接続部材よりも前記ハロゲン化合物に対する耐腐食性が高い耐腐食部材をさらに含む。
【０００７】
実施形態の他の半導体装置は、導電領域と、前記導電領域上に設けられ、下面および上面を含み、前記下面が前記導電領域に接続された接続部材とを含む。前記半導体装置は、前記接続部材を介して前記導電領域に接続され、かつ、前記接続部材の前記上面を覆う、ハロゲン化合物を含むグラフェン配線をさらに含む。前記半導体装置は、前記接続部材の上部の側面を覆う、前記接続部材よりも前記ハロゲン化合物に対する耐腐食性が高い耐腐食部材をさらに含む。
【０００９】
実施形態の半導体装置の製造方法は、導電領域上に、下面および上面を含み、前記下面が前記導電領域に接続された接続部材を形成する工程と、前記接続部材を介して前記導電領域に接続され、かつ、前記接続部材の前記上面の一部の領域を覆うグラフェン配線を形成する工程と、前記接続部材の前記上面のうち前記一部の領域とは異なる領域を覆う、前記接続部材よりもハロゲン化合物に対する耐腐食性が高い耐腐食部材を形成する工程とを含む。前記製造方法は、前記耐腐食部材を形成した後、前記グラフェン配線中に前記ハロゲン化合物を含むドーパントを導入する工程をさらに含む。
【図面の簡単な説明】
【００１０】
【図１】図１は、第１の実施形態第に係る半導体装置を示す平面図である。
【図２Ａ】図２Ａは、図１の一点鎖線２Ａ−２Ａに沿った断面図である。
【図２Ｂ】図２Ｂは、図１の一点鎖線２Ｂ−２Ｂに沿った断面図である。
【図３】図３は、グラフェン配線とプラグとの間に合わせずれが生じた半導体装置を示す断面図である。
【図４】図４は、第１の実施形態第に係る半導体装置の製造方法を説明するための平面図である。
【図５Ａ】図５Ａは、図４の一点鎖線５Ａ−５Ａに沿った断面図である。
【図５Ｂ】図５Ｂは、図４の一点鎖線５Ｂ−５Ｂに沿った断面図である。
【図６】図６は、図４に続く第１の実施形態第に係る半導体装置の製造方法を説明するための平面図である。
【図７Ａ】図７Ａは、図６の一点鎖線７Ａ−７Ａに沿った断面図である。
【図７Ｂ】図７Ｂは、図６の一点鎖線７Ｂ−７Ｂに沿った断面図である。
【図８】図８は、図６に続く第１の実施形態第に係る半導体装置の製造方法を説明するための平面図である。
【図９Ａ】図９Ａは、図８の一点鎖線９Ａ−９Ａに沿った断面図である。
【図９Ｂ】図９Ｂは、図８の一点鎖線９Ｂ−９Ｂに沿った断面図である。
【図１０】図１０は、図８に続く第１の実施形態第に係る半導体装置の製造方法を説明するための平面図である。
【図１１Ａ】図１１Ａは、図１０の一点鎖線１１Ａ−１１Ａに沿った断面図である。
【図１１Ｂ】図１１Ｂは、図１０の一点鎖線１１Ｂ−１１Ｂに沿った断面図である。
【図１２】図１２は、図１０に続く第１の実施形態第に係る半導体装置の製造方法を説明するための平面図である。
【図１３Ａ】図１３Ａは、図１２の一点鎖線１３Ａ−１３Ａに沿った断面図である。
【図１３Ｂ】図１３Ｂは、図１２の一点鎖線１３Ｂ−１３Ｂに沿った断面図である。
【図１４】図１４は、グラフェン配線の線幅がプラグの直径よりも大きい構造を示す断面図である。
【図１５Ａ】図１５Ａは、耐腐食部材を備えておらず、グラフェン配線とプラグとの間に空洞が形成された半導体装置を示す断面図である。
【図１５Ｂ】図１５Ｂは、耐腐食部材を備えておらず、グラフェン配線とプラグとの間に絶縁体が形成され半導体装置を示す断面図である。
【図１６】図１６は、第２の実施形態第に係る半導体装置を示す断面図である。
【図１７】図１７は、第３の実施形態第に係る半導体装置を示す断面図である。
【図１８】図１８は、第３の実施形態第に係る半導体装置の製造方法を説明するための断面図である。
【図１９】図１９は、図１８に続く第３の実施形態第に係る半導体装置の製造方法を説明するための断面図である。
【図２０】図２０は、図１９に続く第３の実施形態第に係る半導体装置の製造方法を説明するための断面図である。
【図２１】図２１は、図２０に続く第３の実施形態第に係る半導体装置の製造方法を説明するための断面図である。
【図２２】図２２は、第４の実施形態第に係る半導体装置を示す断面図である。
【図２３】図２３は、第５の実施形態第に係る半導体装置を示す断面図である。
【図２４】図２４は、第５の実施形態第に係る半導体装置の製造方法を説明するための平面図である。
【図２５】図２５は、図２４の一点鎖線２５−２５に沿った断面図である。
【図２６】図２６は、図２４に続く第５の実施形態第に係る半導体装置の製造方法を説明するための平面図である。
【図２７】図２７は、図２６の一点鎖線２７−２７に沿った断面図である。
【図２８】図２８は、図２６に続く第５の実施形態第に係る半導体装置の製造方法を説明するための平面図である。
【図２９】図２９は、図２８の一点鎖線２９−２９に沿った断面図である。
【図３０】図３０は、第６の実施形態第に係る半導体装置を示す断面図である。
【図３１】図３１は、第６の実施形態第に係る半導体装置の製造方法を説明するための断面図である。
【図３２】図３２は、図３１に続く第６の実施形態第に係る半導体装置の製造方法を説明するための断面図である。
【図３３】図３３は、第７の実施形態第に係る半導体装置を示す断面図である。
【図３４】図３４は、第８の実施形態第に係る半導体装置を示す平面図である。
【図３５Ａ】図３５Ａは、図３４の一点鎖線３５Ａ−３５Ａに沿った断面図である。
【図３５Ｂ】図３５Ｂは、図３４の一点鎖線３５Ｂ−３５Ｂに沿った断面図である。
【図３６Ａ】図３６Ａは、第８の実施形態第に係る半導体装置の製造方法を説明するための断面図である。
【図３６Ｂ】図３６Ｂは、第８の実施形態第に係る半導体装置の製造方法を説明するための断面図である。
【図３７Ａ】図３７Ａは、図３６Ａに続く第８の実施形態第に係る半導体装置の製造方法を説明するための断面図である。
【図３７Ｂ】図３７Ｂは、図３６Ｂに続く第８の実施形態第に係る半導体装置の製造方法を説明するための断面図である。
【図３８Ａ】図３８Ａは、図３７Ａに続く第８の実施形態第に係る半導体装置の製造方法を説明するための断面図である。
【図３８Ｂ】図３８Ｂは、図３７Ｂに続く第８の実施形態第に係る半導体装置の製造方法を説明するための断面図である。
【図３９Ａ】図３９Ａは、図３８Ａに続く第８の実施形態第に係る半導体装置の製造方法を説明するための断面図である。
【図３９Ｂ】図３９Ｂは、図３８Ｂに続く第８の実施形態第に係る半導体装置の製造方法を説明するための断面図である。
【図４０Ａ】図４０Ａは、図３９Ａに続く第８の実施形態第に係る半導体装置の製造方法を説明するための断面図である。
【図４０Ｂ】図４０Ｂは、図３９Ｂに続く第８の実施形態第に係る半導体装置の製造方法を説明するための断面図である。
【図４１Ａ】図４１Ａは、図４０Ａに続く第８の実施形態第に係る半導体装置の製造方法を説明するための断面図である。
【図４１Ｂ】図４１Ｂは、図４０Ｂに続く第８の実施形態第に係る半導体装置の製造方法を説明するための断面図である。
【図４２】図４２は、第８の実施形態第に係る半導体装置の変形例を示す断面図である。
【図４３】図４３は、第９の実施形態第に係る半導体装置を示す平面図である。
【図４４Ａ】図４４Ａは、図４３の一点鎖線４４Ａ−４４Ａに沿った断面図である。
【図４４Ｂ】図４４Ｂは、図４３の一点鎖線４４Ｂ−４４Ｂに沿った断面図である。
【図４５Ａ】図４５Ａは、図４３の一点鎖線４４Ａ−４４Ａに沿った断面図に相当する断面図である。
【図４５Ｂ】図４５Ｂは、図４３の一点鎖線４４Ｂ−４４Ｂに沿った断面図に相当する断面図である。
【図４６Ａ】図４６Ａは、第９の実施形態第に係る半導体装置の製造方法を説明するための断面図である。
【図４６Ｂ】図４６Ｂは、第９の実施形態第に係る半導体装置の製造方法を説明するための断面図である。
【図４７Ａ】図４７Ａは、図４６Ａに続く第９の実施形態第に係る半導体装置の製造方法を説明するための断面図である。
【図４７Ｂ】図４７Ｂは、図４６Ｂに続く第９の実施形態第に係る半導体装置の製造方法を説明するための断面図である。
【図４８】図４８は、第９の実施形態第に係る半導体装置の変形例を示す断面図である。
【図４９】図４９は、第１０の実施形態第に係る半導体装置を示す平面図である。
【図５０Ａ】図５０Ａは、図４９の一点鎖線５０Ａ−５０Ａに沿った断面図である。
【図５０Ｂ】図５０Ｂは、図４９の一点鎖線５０Ｂ−５０Ｂに沿った断面図である。
【図５１Ａ】図５１Ａは、第１０の実施形態第に係る半導体装置の製造方法を説明するための断面図である。
【図５１Ｂ】図５１Ｂは、第１０の実施形態第に係る半導体装置の製造方法を説明するための断面図である。
【図５２Ａ】図５２Ａは、図５１Ａに続く第１０の実施形態第に係る半導体装置の製造方法を説明するための断面図である。
【図５２Ｂ】図５２Ｂは、図５１Ｂに続く第１０の実施形態第に係る半導体装置の製造方法を説明するための断面図である。
【図５３】図５３は、第１０の実施形態第に係る半導体装置の変形例を示す断面図である。
【発明を実施するための形態】
【００１１】
以下、図面を参照しながら本発明の実施形態を説明する。図面は、模式的または概念的なものであり、各図面の寸法および比率等は、必ずしも現実のものと同一であるとは限らない。また、図面において、同一符号は同一または相当部分を付してあり、重複した説明は必要に応じて行う。
【００１２】
（第１の実施形態）
図１は、第１の実施形態第に係る半導体装置を示す平面図である。図２Ａおよび図２Ｂは、それぞれ、図１の一点鎖線２Ａ−２Ａおよび一点鎖線２Ｂ−２Ｂに沿った断面図である。
【００１３】
本実施形態の半導体装置は、複数のグラフェン配線３０を備えている。図１には、例示として四本のライン状のグラフェン配線３０が示されている。これらのグラフェン配線３０は、その配線長手方向に対して垂直な方向に配置されている。なお、グラフェン配線３０の数は、一本、二本、三本または五本以上でも構わない。グラフェン配線３０は、例えば、ビット線やゲート配線である。
【００１４】
グラフェン配線３０は、下地層３００およびグラフェン層３０１を含む。本実施形態では、下地層３００は、下地導電層３００ａおよびその上に設けられた触媒層３００ｂを含む。下地導電層３００ａは省くことも可能である。下地層３００は、下地導電層３００ａおよび触媒層３００ｂとは別の層をさらに含んでいても構わない。グラフェン層３０１の形成方法によっては、下地層３００は省くことも可能である。
【００１５】
下地導電層３００ａの材料は、例えば、チタン（Ｔｉ）、タンタル（Ｔａ）、ルテニウム（Ｒｕ）もしくはタングステン（Ｗ）、または、これらの金属の窒化物もしくは酸化物を含む。下地導電層３００ａは、例えば、ＰＶＤ（physical vapor deposition）プロセスを用いて形成される。
【００１６】
触媒層３００ｂの材料は、例えば、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、ルテニウム（Ｒｕ）および銅（Ｃｕ）から選択された金属元素を含む。具体的には、触媒層３００ｂは、コバルト層、ニッケル層、鉄層、ルテニウム層または銅層である。触媒層３００ｂは、例えば、ＰＶＤ法を用いて形成される。
【００１７】
グラフェン配線３０はその下の層間絶縁膜２０１中のプラグ２０３に接続されている。図１、図２Ａおよび図２Ｃには、プラグ２０３に接続されていないグラフェン配線３０も示されているが、当該グラフェン配線３０は図示しない領域でプラグに接続されている。
【００１８】
グラフェン配線３０は、プラグ２０３を介して、プラグ２０３下の層間絶縁膜１０１中の配線１０２に接続されている。このように配線間を接続するプラグはヴィアプラグと呼ばれている。
【００１９】
プラグ２０３は上面から下面に向かって幅が小さくなるテーパー状の側面を有する。プラグ２０３の上面および下面は円形の形状を有するが、楕円形や長方形等の他の形状を有していても構わない。
【００２０】
また、本実施形態では、プラグ２０３の側面および底面はバリアメタル膜２０２で覆われている。バリアメタル膜２０２およびプラグ２０３を含むプラグ構造は層間絶縁膜２０１を貫通するが、プラグ２０３は層間絶縁膜２０１を貫通はしない。層間絶縁膜２０１はプラグ２０３側面を囲む。プラグ２０３の材料によっては、バリアメタル膜２０２は不要である。この場合、プラグ２０３は層間絶縁膜２０１を貫通する。
【００２１】
プラグ２０３の材料は、例えば、銀（Ａｇ）、アルミニウム（Ａｌ）、金（Ａｕ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、銅（Ｃｕ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）もしくはバナジウム（Ｖ）の少なくとも１つ、または、これらの金属の少なくとも１つを含む合金である。
【００２２】
プラグ２０３がグラフェンの触媒機能を有する材料（例えば、Ｃｏ、Ｃｕ、Ｆｅ、Ｎｉ）を含む場合、下地層３００は省いても構わない。
【００２３】
プラグ２０３の上面のうち上記一部の領域（中央領域）と異なる領域（中央領域の左右の領域）は層状の耐腐食部材３０２によって覆われている。本実施形態では、バリアメタル膜２０２の上面も耐腐食部材３０２によって覆われている。
【００２４】
耐腐食部材３０２はプラグ２０３よりも耐腐食性が高い。例えば、耐腐食部材３０２は、ハロゲン化合物（例えば、Ｗ、Ｃｕ、ＴｉまたはＴｉＮの塩化物、Ｃｌ2 、Ｂｒ2 、ＦｅＣｌ3 、ＭｏＣｌ5 またはＡｓＦ5 ）に対する耐腐食性がプラグ２０３よりも高い。耐腐食部材３０２の材料は、例えば、シリコン酸化物、シリコン窒化物、炭素、炭化物、Ｔａ、Ｔａ合金、Ｚｒ、Ｚｒ合金、Ｎｉである。
【００２５】
ここで、ハロゲン化物に対する耐腐食性が高いとは、例えば、下記の（１）、（２）および（３）の少なくとも一つに該当することである。
【００２６】
（１）ハロゲン化物の生成エネルギーが高いこと（塩化物になりにくいこと）。
【００２７】
（２）ハロゲン化物の蒸気圧が低いこと（塩化するが消失しにくいこと）。
【００２８】
（３）緻密な不動態膜を形成すること（一般的に耐食性が高いといわれる材料）。
【００２９】
したがって、耐腐食部材３０２はプラグ２０３よりも耐腐食性が高いとは、例えば、（ａ）耐腐食部材３０２はプラグ２０３よりもハロゲン化物の生成エネルギーが高いこと、（ｂ）耐腐食部材３０２はプラグ２０３よりもハロゲン化物の蒸気圧が低いこと、または、（ｃ）耐腐食部材３０２はプラグ２０３よりも緻密な不動態膜を形成することである。
【００３０】
耐腐食部材３０２はプラグ２０３を保護する。より詳細には、グラフェン層３０１を形成する工程において、プラグ２０３の上面（露出面）が腐食されたり、腐食の結果としてプラグ２０３がエッチングされることを防止する。
【００３１】
本実施形態では、グラフェン配線３０で覆われていないプラグ２０３の上面の全領域が耐腐食部材３０２で覆われているが、耐腐食部材３０２で覆われていない領域があっても構わない。この場合でも、実施形態の効果（プラグ保護）は期待できる。
【００３２】
グラフェン配線３０、層間絶縁膜２０１および耐腐食部材３０２の上には層間絶縁膜４００が設けられている。層間絶縁膜４００は耐腐食部材３０２の側面を囲んでいる。本実施形態では、層間絶縁膜４００は耐腐食部材３０２の上面を覆っている。層間絶縁膜４００は、例えば、ＳｉＯＣ膜等のシリコン酸化膜よりも誘電率が低い絶縁膜である。
【００３３】
図１、図２Ａおよび図２Ｂには、グラフェン配線３０とプラグ２０３との間に合わせずれがない例が示されているが、図３に示すように、グラフェン配線３０とプラグ２０３との間にはあわせずれが生じる場合もある。図３には、プラグ２０３の中心線ＣＬ１に対してグラフェン配線３０の中心線ＣＬ２が左側にずれた例が示されている。この場合においても、グラフェン配線３０の下面で覆われていないプラグ２０３の上面の一部または全ては耐腐食部材３０２で覆われ、プラグ保護の効果は得られる。
【００３４】
以下、本実施形態の半導体装置をその製造方法に従いながらさらに説明する。
【００３５】
図４は、本実施形態の半導体装置の製造方法を説明するための平面図を示している。図５Ａおよび図５Ｂは、それぞれ、図４の一点鎖線５Ａ−５Ａおよび一点鎖線５Ｂ−５Ｂに沿った断面図である。このような平面図および断面図の関係は、図６の平面図および図７Ａ−７Ｂの断面図、図８の平面図および図９Ａ−９Ｂの断面図、図１０の平面図および図１１Ａ−１１Ｂの断面図、ならびに、図１２の平面図および図１３Ａ−１３Ｂの断面図にもある。
【００３６】
［図４、図５Ａ、図５Ｂ］
基板１００上に層間絶縁膜１０１が形成され、そして、層間絶縁膜１０１内に配線１０２が形成される。層間絶縁膜１０１は、例えばＴＥＯＳ（tetra ethyl ortho silicate）を含む原料ガスを用いたＣＶＤ（chemical vapor deposition）プロセスにより形成される。配線１０２は、例えば、Ｃｕ等を含むダマシン型の配線（金属配線）である。基板１００は、例えば、シリコン基板等の半導体基板を含む。半導体基板上には、例えば、ＭＯＳトランジスタやキャパシタ等の素子が形成されている。
【００３７】
［図６、図７Ａ、図７Ｂ］
層間絶縁膜１０１および配線１０２を含む領域上に層間絶縁膜２０１が形成され、その後、フォトリソグラフィプロセスおよびエッチングプロセスを用いて層間絶縁膜２０１中に配線１０２に達する接続孔（不図示）が形成される。
【００３８】
次に、接続孔内にバリアメタル膜２０２およびプラグ２０３が形成される。より詳細には、以下の通りである。
【００３９】
まず、接続孔内の底面および側面を覆うようにバリアメタル膜２０２が層間絶縁膜２０１上に形成され、バリアメタル膜２０２で底面および側面が覆われた当該接続孔内を埋めるようにバリアメタル膜２０２上にプラグ２０３となる導電膜が形成される。
【００４０】
次に、ＣＭＰ（Chemical Mechanical Polishing）プロセスにより接続孔外のバリアメタル膜２０２および導電膜を除去するとともに、当該導電膜、層間絶縁膜２０１およびバリアメタル膜２０２を含む領域の表面を平坦化する。その結果、図７Ａおよび図７Ｂに示される、プラグ２０３の底面および側面がバリアメタル膜２０２で覆われたプラグ構造が得られる。
【００４１】
プラグ２０３は上面から下面に向かって幅が小さくなるテーパー状の側面を有する。
【００４２】
本実施形態では、プラグ２０３は配線（導電領域）１０２に接続されているが、プラグ２０３は基板１００内の導電領域に接続されていても構わない。基板１００内の導電領域は、例えば、ＭＯＳトランジスタのソース領域もしくはドレイン領域、キャパシタの電極である。このように基板と配線とを接続するプラグはコンタクトプラグとも呼ばれる。
【００４３】
［図８、図９Ａ、図９Ｂ］
バリアメタル膜２０２、プラグ２０３および層間絶縁膜２０１の上に、一つの下地層（不図示）、一つのグラフェン層（不図示）が順次形成され、上記一つのグラフェン層上に図示しないレジストパターンが形成され、そして、当該レジストパターンをマスクにして上記一つのグラフェン層および上記一つの下地層をエッチングすることにより、複数のグラフェン配線３０ａが形成される。その後、上記レジストパターンは除去される。この段階では、プラグ２０３の上面の一部はまだ露出されている。
【００４４】
各グラフェン配線３０ａは、下地層３００と、その上に設けられ、抵抗を下げる不純物が添加されていないグラフェン層３０１ａとを含む。
【００４５】
上記一つのグラフェン層（切れ目のない連続したグラフェン層）は、例えば、ＣＶＤプロセスを用いて上記一つの下地層の触媒層上にカーボンを堆積し、触媒層上にグラフェンを成長させることで形成される。ＣＶＤプロセスは、例えば、プラズマＣＶＤプロセスまたは熱ＣＶＤ４プロセスである。ソースガスは、例えば、メタノール、エタノールまたはアセチレンが用いられる。成膜温度は、例えば、４５０℃以上である。
【００４６】
本願明細書において、グラフェンは、単層グラフェン、および、複数の単層グラフェンが堆積された層（積層グラフェン）の少なくとも一方を含む。また、グラフェン層は、グラフェンを含む層である。
【００４７】
グラフェン配線３０ａの幅（線幅）は、プラグ２０３の上面の直径よりも小さい。これは、微細化に伴いグラフェン配線３０ａ間の距離およびプラグ２０３（接続孔）の径が小さくなり、図１４に示すようにグラフェン配線３０ａの線幅がプラグ２０３の直径よりも大きい構造を形成することが困難になったからである。
【００４８】
グラフェン配線３０ａの線幅およびプラグ２０３の直径は、それぞれ、例えば１０ｎｍおよび２０ｎｍである。プラグ２０３の長さ（接続孔の深さは）は約数百μｍであり、例えば、３００μｍである。プラグ２０３（接続孔）のアスペクト比は、例えば、１５０である。
【００４９】
［図１０、図１１Ａ、図１１Ｂ］
プラグ２０３およびバリアメタル膜２０２の露出されている上面上に耐腐食部材３０２が形成される。耐腐食部材３０２は、例えば、ナノインプリントプロセス等の転写法を用いて形成される。耐腐食部材３０２の材料が金属の場合、プラグ２０３上に耐腐食部材３０２を選択的に形成することが可能である。
【００５０】
例えば、プラグ２０３の材料（主要元素）がＣｏ、Ｃｕ、ＦｅまたはＮｉである場合、プラグ２０３の露出した上面にガス処理または強酸を用いたウェット処理を施すことにより、プラグ２０３の露出した上面上に上記主要元素の酸化物、窒化物または水酸化物を含む耐腐食部材３０２が形成される。バリアメタル膜２０２の材料が上記主要元素である場合、バリアメタル膜２０２の露出した上面上にも耐腐食部材３０２は形成される。また、下地層３００の触媒層が上記主要元素を含む場合、触媒層の露出した側面上に耐腐食部材３０２は形成され得る。
【００５１】
耐腐食部材３０２は、グラフェン層３０１ａ中にドーパントを導入する工程において、下地層３００をドーパントから保護する機能を有している。これにより、ドーパントによりプラグ２０３が腐食されること、および、腐食が進むことによりプラグ２０３がエッチングされることは抑制される。
【００５２】
耐腐食部材３０２が導電性を有する場合、隣接する二つのグラフェン配線３０ａが耐腐食部材３０２を介して接続されないようにする。すなわち、隣接する二つのグラフェン配線３０ａが短絡しないようにする。上述した耐腐食部材３０２を選択的に形成する方法を用いれば、隣接する二つのグラフェン配線３０ａの短絡は防止される。
【００５３】
耐腐食部材３０２が絶縁性を有する場合、隣接する二つのグラフェン配線３０ａは耐腐食部材３０２を介して接続されても構わない。
【００５４】
例えば、バリアメタル膜２０２およびプラグ２０２の上面、ならびに、隣接する二つのグラフェン配線３０ａの間の層間絶縁膜２０１の上面の上に耐腐食部材３０２は形成されても構わない。
【００５５】
このような耐腐食部材３０２は、例えば、次にようにして形成される。まず、図８、図９Ａおよび図９Ｂに示される工程でグラフェン配線３０ａを形成した後、当該工程でグラフェン層上に形成された図示しないレジストパターンを除去せずに、全面（レジストパターン、層間絶縁膜２０１、バリアメタル膜２０２、プラグ２０３）上に絶縁性を有する耐腐食部材３０２が形成される。その後、上記レジストパターンを除去することで（リフトオフ）、隣接する二つのグラフェン配線３０ａを接続する耐腐食部材３０は得られる。
【００５６】
本実施形態では、下地層３００は耐腐食部材３０２よりも厚いが、耐腐食部材３０２が下地層３００よりも厚くても構わない。また、下地層３００および耐腐食部材３０２は同じ厚さでも構わない。さらに、下地層３００を構成する下地導電層の厚さと、下地層３００を構成する触媒層の厚さと、耐腐食部材３０２の厚さとの間の大小関係は仕様に応じて適宜変更可能である。
【００５７】
［図１２、図１３Ａ、図１３Ｂ］
インターカレーションを用いてグラフェン層３０１ａの露出された側面および上面からグラフェン層３０１ａ内にドーパントを導入することにより、グラフェン層３０１ａはそれよりも抵抗が低いグラフェン層３０１に変えられる。
【００５８】
上記ドーパントは、例えば、ハロゲン元素を含有している。具体的には、ドーパントとしてＦｅＣｌ3  、ＭｏＣｌ3  、ＣｕＣｌ3 、ＡｌＣｌ、ＡｓＦ5 、Ｂｒ等が用いられる。ハロゲン系ドーパントは反応性が高い。
【００５９】
本実施形態の場合、グラフェン層３０１ａ中にドーパントを導入する際に、プラグ２０３の上面上には耐腐食部材３０２が形成されているため、プラグ２０３はドーパントから保護される。バリアメタル膜２０２も同様にドーパントから保護され得る。
【００６０】
耐腐食部材３０２がない場合、反応性の高いハロゲン系ドーパントによってプラグ２０３の上面が腐食され、プラグ２０３の上部がエッチングされる可能性がある。その結果、図１５Ａに示されるように、プラグ２０３とグラフェン配線３０ａとの間に空洞３１が形成される可能性がある。空洞３１は、プラグ２０３とグラフェン配線３０ａとの間のコンタクト不良を招く。
【００６１】
また、耐腐食部材３０２がない場合、反応性の高いハロゲン系ドーパントによってプラグ２０３の上面が腐食され、プラグ２０３の上部が絶縁化される可能性がある。その結果、図１５Ａに示されるように、プラグ２０３とグラフェン配線３０ａとの間に絶縁体３２が形成される可能性がある。絶縁体３２は、プラグ２０３とグラフェン配線３０ａとの間のコンタクト不良を招く。
【００６２】
また、耐腐食部材３０２がない場合、反応性の高いハロゲン系ドーパントによるエッチングで導電性を有するエッチング残渣や、当該エッチング残渣とドーパントとの導電性を有する化合物が発生する可能性がある。その結果、図１５Ｂに示されるように、隣接するグラフェン配線３０ａを接続する導電性を有する部材（導電性部材）３３が形成される可能性がある。導電性部材３３は、隣接するグラフェン配線間のショートを招く。このようなショートは、図３に示したように、グラフェン配線３０とプラグ２０３との間にあわせずれがある場合に起こりやすい。
【００６３】
本実施形態では、グラフェン配線３０ａで覆われていない部分のプラグ２０３の上面は耐腐食部材３０２で覆われているので、上述した反応性の高いハロゲン系ドーパントに起因するプラグ２０３とグラフェン配線３０ａとの間のコンタクト不良および隣接するグラフェン配線間のショートは防止される。
【００６４】
グラフェン層３０１ａをそれよりも抵抗が低いグラフェン層３０１に変えた後、グラフェン配線３０、層間絶縁膜２０１および耐腐食部材３０２の上に層間絶縁膜４００を形成することにより、図１、図２Ａおよび図２Ｂに示された半導体装置は得られる。
【００６５】
本実施形態によれば、グラフェン層３０１ａ中にドーパントを導入するとき、その下のバリアメタル膜２０２およびプラグ２０３の上面はグラフェン配線３０ａおよび耐腐食部材３０２で覆われているので、グラフェン配線３０とその下のバリアメタル膜２０２およびプラグ２０３との間の接触不良が抑制された半導体層を提供できる。
【００６６】
なお、本実施形態では、グラフェン配線３０間は空洞が発生することなく層間絶縁膜４００で埋められている。そのためには、層間絶縁膜４００をＣＶＤプロセスにより形成する場合には、基板温度を高めに設定することにより、層間絶縁膜４００が反応律速で形成されるようにする。また、層間絶縁膜４００を塗布法により形成する場合には、濡れ性の良い材料を用いる。
【００６７】
（第２の実施形態）
図１６は、第２の実施形態第に係る半導体装置を示す断面図である。図１６は、第１の実施形態の図２Ａに相当する断面図である。
【００６８】
本実施形態が第１の実施形態と異なる点は、隣接するグラフェン配線３０間に空隙（cavity）３４が設けられていることにある。
【００６９】
空隙３４により、隣接するグラフェン配線３０間の容量（配線間容量）は低減される。これにより、グラフェン配線３０を流れる信号の遅延(ＲＣ遅延)は低減される。
【００７０】
空隙３４を形成するためには、例えば、第１の実施形態の図１２、図１３Ａおよび図１３Ｂに示される工程後に、層間絶縁膜４００として埋込み性が低い絶縁膜、例えば、ＳＯＤ（Spin on Direct）法で形成されたＳｉＯ2 膜またはＳｉＯＣ（silicon oxycarbide）膜を形成する。
【００７１】
（第３の実施形態）
図１７は、第３の実施形態第に係る半導体装置を示す断面図である。図１７は、第１の実施形態の図２Ａに相当する断面図である。図１７には、プラグ２０３の中心線（不図示）に対してグラフェン配線３０の中心線（不図示）が左側にずれた例が示されている。
【００７２】
本実施形態が第１の実施形態と異なる点は、プラグ２０３の上面がグラフェン配線３０の下面（下地層３００の下面）で覆われ、プラグ２０３の上部２０３Ｕの側面に耐腐食部材３０２が設けられていることにある。
【００７３】
プラグ２０３の上部２０３Ｕは上から下に向かって幅が広くなるテーパー形状を有し、プラグ２０３の上部２０３Ｕより下の下部２０３Ｌは上から下に向かって幅が狭くなるテーパー形状を有する。また、図１７では、プラグ２０３の上部２０３Ｕの側面に繋がったバリアメタル膜２０２（層間絶縁膜４００内のバリアメタル膜２０２）上にも耐腐食部材３０２が設けられている。
【００７４】
図１７の断面では、プラグ２０３の上面はグラフェン配線３０の下面に一致している。本実施形態のプラグ構造は、ＳＡＶ（self-aligned via）と呼ばれることもある。
【００７５】
以下、本実施形態の半導体装置をその製造方法に従いながらさらに説明する。
【００７６】
図１８−図２１は、本実施形態の半導体装置の製造方法を説明するための断面図を示している。図１８−図２１は、第１の実施形態の図２Ａに相当する断面図である。
【００７７】
［図１８］
まず、第１の実施形態と同様に、基板１００上に層間絶縁膜１０１を形成する工程から、プラグ２０２上にグラフェン配線３０ａ（下地層３００、グラフェン層３０１ａ）を形成する工程までが行われる。グラフェン配線３０ａ上には図示しないレジストパターンが形成されている。
【００７８】
上述のようにプラグ２０３の中心線（不図示）に対してグラフェン配線３０の中心線（不図示）が左側にずれて形成されている。その結果、左側のバリアメタル膜２０２およびプラグ２０３を含むプラグ構造（第１のプラグ構造）２１の上部とその右側のグラフェン配線３０ａとの間の距離Ｌ１は、右側のバリアメタル膜２０２およびプラグ２０３を含むプラグ構造（第２のプラグ構造）２２の上部とその左側のグラフェン配線３０ａとの間の距離Ｌ２よりも小さい（Ｌ１＜Ｌ２）。
【００７９】
Ｌ１＜Ｌ２であるため、第１のプラグ構造２１とその右側のグラフェン配線３０ａは、第２のプラグ構造２２とその左側のグラフェン配線３０ａに比べて、ショートを起こしやすい。
【００８０】
［図１９］
グラフェン配線３０ａ上の図示しないレジストパターンをマスクに用いて、層間絶縁膜２０１、バリアメタル膜２０２およびプラグ２０３をエッチングすることにより溝４１が形成される。
【００８１】
このエッチングは、第１および第２のプラグ構造２１，２２の上部（露出部）が上から下に向かって幅が広くなるテーパー形状を有するように行われる。言い換えれば、溝４１が上から下に向かって幅が狭くなるように、上記エッチングは行われる。上記エッチングは、例えば、イオンミリングを用いて行われる。その後、上記の図示しないレジストパターンは除去される。
【００８２】
［図２０］
第１および第２のプラグ構造２１，２２の上部の側面上に、耐腐食部材３０２が形成される。耐腐食部材３０２の材料が金属の場合、上述した方法（図１０、図１１Ａ、図１１Ｂ）により、プラグ構造２１，２２の上部の側面上に耐腐食部材３０２を選択的に形成することが可能である。
【００８３】
［図２１］
インターカレーションを用いてグラフェン層３０１ａの露出された側面および上面からグラフェン層３０１ａ内にドーパントを導入することにより、グラフェン層３０１ａはそれよりも抵抗が低いグラフェン層３０１に変えられる。
【００８４】
その後、溝４１を埋め込むように、グラフェン配線３０、層間絶縁膜２０１および耐腐食部材３０２の上に層間絶縁膜４００を形成することにより、図１７に示された半導体装置は得られる。
【００８５】
（第４の実施形態）
図２２は、第４の実施形態第に係る半導体装置を示す断面図である。図２２は、第１の実施形態の図２Ａに相当する断面図である。
【００８６】
本実施形態が第３の実施形態と異なる点は、隣接するグラフェン配線３０間に空隙３４が設けられていることにある。
【００８７】
空隙３４を設けることにより、上述したように、グラフェン配線３０を流れる信号の遅延(ＲＣ遅延)は低減される。
【００８８】
空隙３４を形成するためには、例えば、第３の実施形態の図２１の工程後に層間絶縁膜４００として埋込み性が低い絶縁膜、例えば、ＳＯＤ法で形成されたＳｉＯ2 膜またはＳｉＯＣ（silicon oxycarbide）膜を形成する。
【００８９】
（第５の実施形態）
図２３は、第５の実施形態第に係る半導体装置を示す断面図である。図２３は、第１の実施形態の図２Ａに相当する断面図である。
【００９０】
本実施形態が第１の実施形態と異なる点は、グラフェン配線３０上にハードマスク３０３が設けられていることにある。
【００９１】
第１の実施形態の場合、図８、図９Ａおよび図９Ｂに示される工程で、図示しないレジストパターンが形成され、当該レジストパターンを用いたエッチングプロセスが行われ、その後、上記レジストパターンは除去される。
【００９２】
本実施形態では、レジストパターンの代わりにハードマスク３０３が用いられているので、上記エッチングプロセスの後にハードマスク３０３を除去することは不要となる。その結果、製造プロセスは簡略化される。
【００９３】
以下、本実施形態の半導体装置をその製造方法に従いながらさらに説明する。
【００９４】
図２４は、本実施形態の半導体装置の製造方法を説明するための平面図を示している。図２５は図２４の一点鎖線２５−２５に沿った断面図である。このような平面図および断面図の関係は、図２６の平面図および図２７の断面図、ならびに、図２８の平面図および図２９の断面図にもある。
【００９５】
［図２４、図２５］
まず、第１の実施形態と同様に、基板上に層間絶縁膜１０１を形成する工程から、プラグ２０２を形成する工程までが行われる。
【００９６】
その後、層間絶縁膜２０１、バリアメタル膜２０２およびプラグ２０３を含む領域上に下地層３００およびグラフェン層３０１ａが形成され、続いて、グラフェン層３０１ａ上にハードマスク３０３が形成される。
【００９７】
ハードマスク３０３を形成する方法は以下の工程を含む。
【００９８】
すなわち、当該方法は、グラフェン層３０１ａ上にハードマスク３０３となる膜を形成する工程と、当該膜上にハードマスク３０３に対応するレジストパターン（不図示）を形成する工程と、当該レジストパターンをマスクにして上記膜をエッチングすることにより、ハードマスク３０３を形成する工程とを含む。したがって、ハードマスク３０３を形成した段階では、ハードマスク３０３上に上記レジストパターンが残っている。
【００９９】
ハードマスク３０３の材料は、例えば、シリコン酸化物もしくはシリコン窒化物等の絶縁物、ＷもしくはＴｉＮ等の金属（プラグ材料）、または、ＣｏもしくはＮｉ等の金属（触媒材料）である。
【０１００】
［図２６、図２７］
ハードマスク３０３をマスクにして一つのグラフェン層３０１ａおよび一つの下地層３００をエッチングすることにより、当該一つのグラフェン層３０１ａおよび当該一つの下地層３００をそれぞれ複数のグラフェン層３０１ａおよび複数の下地層３００に分割する。上記エッチングの最中にレジストパターンは消滅するので、上記レジストパターンを除去する工程は不要である。
【０１０１】
［図２８、図２９］
グラフェン層３０１ａの露出された側面からグラフェン層３０１ａ内にドーパントを導入することにより、グラフェン層３０１ａはそれよりも抵抗が低いグラフェン層３０１に変えられる。グラフェン層３０１ａの上面はハードマスクで覆われているので、グラフェン層３０１ａ内に導入されたドーパントがグラフェン層３０１ａの上面から抜け出すことは抑制される。
【０１０２】
その後、層間絶縁膜４００を形成することにより、図２３に示された半導体装置は得られる。
【０１０３】
（第６の実施形態）
図３０は、第６の実施形態第に係る半導体装置を示す断面図である。図３０は、第１の実施形態の図２Ａに相当する断面図である。
【０１０４】
本実施形態が第５の実施形態と異なる点は、下地層３００を保護する下地保護膜３０４と、グラフェン層３０１内のドーパントを封止するためのドーパント封止膜３０５とをさらに備えていることにある。
【０１０５】
下地保護膜３０４は下地層３００の側面に設けられている。ドーパント封止膜３０５はグラフェン層３０１の側面に設けられている。下地保護膜３０４の材料は、例えば、酸化ニッケル等の下地層３００（触媒層）の材料の酸化物である。ドーパント封止膜３０５の材料は、例えば、シリコン酸化物、または、シリコン窒化物もしくは窒化チタン等の窒化物である。
【０１０６】
下地保護膜３０４は、例えば、層間絶縁膜４００を形成する工程における下地層３００のダメージ（変質）を抑制する。例えば、プラズマＣＶＤプロセスを用いて層間絶縁膜４００としてシリコン酸化膜またはシリコン窒化膜を形成する場合、下地保護膜３０４はプラズマによる下地層３００の側面（露出表面）のダメージおよびプラズマ中の酸化種または窒化種による下地層３００の側面（露出表面）の酸化または窒化を抑制する。
【０１０７】
ドーパント封止膜３０５は、ドーパントを封止する機能に加えて、グラフェン層３０１を保護する機能も有する。例えば、ドーパント封止膜３０５は、プラズマＣＶＤプロセスを用いて層間絶縁膜４００を形成する工程において、グラフェン層３０１の側面のダメージ（変質）を抑制する。
【０１０８】
図３１および図３２は、本実施形態の半導体装置の製造方法を説明するための断面図を示している。図３１および図３２は、第１の実施形態の図２Ａに相当する断面図である。
【０１０９】
第５の実施形態の図２８および図２９に示される工程後に、図３１に示すように、層間絶縁膜２０１、耐腐食部材３０２、グラフェン配線３０およびハードマスク３０３の露出面を覆う下地保護膜３０４が形成される。その後、図３２に示すように、下地保護膜３０４をエッチバックすることにより、下地層３００の側面に下地保護膜３０４を選択的に残置させる。
【０１１０】
どのようにしてドーパント封止膜３０５は形成される。すなわち、層間絶縁膜２０１、耐腐食部材３０２、グラフェン配線３０（下地層３００、グラフェン層３０１）、ハードマスク３０３および下地保護膜３０４の露出面を覆うドーパント封止膜３０５が形成され、その後、ドーパント封止膜３０５をエッチバックすることにより、グラフェン層３０１の側面にドーパント封止膜３０５を選択的に残置させる。
【０１１１】
（第７の実施形態）
図３３は、第７の実施形態第に係る半導体装置を示す断面図である。図３３は、第１の実施形態の図２Ａに相当する断面図である。
【０１１２】
本実施形態が第６の実施形態と異なる点は、隣接するグラフェン配線３０間に空隙３４が設けられていることにある。これにより、グラフェン配線３０を流れる信号の遅延(ＲＣ遅延)は低減される。空隙３４は、例えば、層間絶縁膜４００として埋込み性が低い絶縁膜を形成することにより得られる。
【０１１３】
（第８の実施形態）
図３４は、第８の実施形態第に係る半導体装置を示す平面図である。図３５Ａおよび図３５Ｂは、それぞれ、図３４の一点鎖線３５Ａ−３５Ａおよび一点鎖線３５Ｂ−３５Ｂに沿った断面図である。なお、図３４および図３５Ａには、グラフェン配線３０とプラグ２０３との間に合わせずれが生じ、プラグ２０３の中心線（不図示）に対してグラフェン配線３０の中心線（不図示）が左側にずれた例が示されている。
【０１１４】
本実施形態が第１−７の実施形態と異なる点、プラグ２０３上に導電性を有するプラグ状の耐腐食部材２０４が設けられており、耐腐食部材２０４がプラグ２０３の上面を覆っていることにある。本実施形態では、バリアメタル膜２０２の上面上にも耐腐食部材２０４が設けられている。
【０１１５】
グラフェン配線３０は耐腐食部材２０４上に設けられており、グラフェン配線３０は耐腐食部材２０４およびプラグ２０３を介して配線１０２に接続されている。耐腐食部材２０４の上面はグラフェン配線３０で覆われていることにある。
【０１１６】
図３５Ａの断面では、耐腐食部材２０４の上面はグラフェン配線３０の下面（下地層３００の下面）に一致している。耐腐食部材２０４の下部は層間絶縁膜２０１内に設けられている。耐腐食部材２０４の上記下部よりも上の部分は層間絶縁膜４００内に設けられている。
【０１１７】
本実施形態のプラグ２０３および耐腐食部材２０４を含む構造は、第３の実施形態（図１７）において、プラグ２０３の上部２０３Ｕを耐腐食部材２０４に置き換え、そして、耐腐食部材３０２を省いた構造に対応する。
【０１１８】
耐腐食部材２０４の材料は、例えば、上述した耐腐食部材３０２の材料のうち導電性を有する材料を含む。耐腐食部材２０４の材料が炭素または炭化物（プラグ２０３の材料の炭化物）を含む場合、耐腐食部材２０４とグラフェン配線３０との間で良好なコンタクトを取ることが可能となる。
【０１１９】
以下、本実施形態の半導体装置をその製造方法に従いながらさらに説明する。
【０１２０】
図３６Ａおよび図３６Ｂは、それぞれ、図３４の一点鎖線３５Ａ−３５Ａおよび一点鎖線３５Ｂ−３５Ｂに沿った断面図に相当する。図３７Ａおよび図３７Ｂ−図４１Ａおよび図４１Ｂについても同様である。
【０１２１】
［図３６Ａ、図３６Ｂ］
第１の実施形態の図６、図７Ａおよび図７Ｂに示される工程後に、フォトリソグラフィプロセスおよびエッチングプロセスを用いて、バリアメタル膜２０２およびプラグ２０３の上部は除去される。その結果、層間絶縁膜２０１の表面には溝２４が形成される。溝２４の底面は、バリアメタル膜２０２およびプラグ２０３の上面である。
【０１２２】
［図３７Ａ、図３７Ｂ］
溝２４を埋める耐腐食部材２０４が形成される。より詳細には、溝２４を埋めるように、層間絶縁膜２０１、バリアメタル膜２０２およびプラグ２０３の上に耐腐食部材２０４となる膜が形成され、その後、ＣＭＰまたはドライエッチングを用いたいエッチバックにより溝２４外の上記膜を除去するとともに、層間絶縁膜２０１および上記膜の表面を平坦化することにより、耐腐食部材２０４は形成される。
【０１２３】
［図３８Ａ、図３８Ｂ］
層間絶縁膜２０１および耐腐食部材２０４の上に下地層３００が形成され、続いて、下地層３００上にグラフェン層３０１ａが形成される。
【０１２４】
その後、グラフェン層３０１ａ上に図示しないレジストパターンが形成される。
【０１２５】
［図３９Ａ、図３９Ｂ］
上記の図示しないレジストパターンをマスクにしてグラフェン層３０１ａおよび下地層３００をエッチングすることにより、耐腐食部材２０４とコンタクトするグラフェン配線３０ａが層間絶縁膜２１０上に形成される。図３９Ａには、プラグ２０３の中心線（不図示）に対してグラフェン配線３０の中心線（不図示）が左側にずれた例が示されている。
【０１２６】
［図４０Ａ、図４０Ｂ］
上記の図示しないレジストパターンをマスクにして層間絶縁膜２０１および耐腐食部材２０４をエッチングすることにより、層間絶縁膜２０１および耐腐食部材２０４内に、グラフェン配線３０ａの長手方向側の側面に沿った溝２５が形成される。その結果、ショートの原因となる部分の耐腐食部材２０４は除去される。具体的には、耐腐食部材２０４のグラフェン配線３０の外側の部分が除去される。
【０１２７】
溝２５の底は耐腐食部材２０４の底面よりも上にあり、バリアメタル膜２０２およびプラグ２０３の上面は露出されない。バリアメタル膜２０２およびプラグ２０３の腐食耐性は、耐腐食部材２０４の腐食耐性よりも低い。そのため、溝２５内において、バリアメタル膜２０２およびプラグ２０３が露出すると、バリアメタル膜２０２およびプラグ２０３は腐食する可能性がある。そこで、本実施形態では、耐腐食部材２０４の下面よりも上に底がある溝２５が形成される。
【０１２８】
図４０Ａの断面図において、耐腐食部材２０４が線対称の形状を持たないのは、グラフェン配線３０とプラグ２０３との間に合わせずれに起因する。
【０１２９】
［図４１Ａ、図４１Ｂ］
グラフェン層３０１ａをそれよりも抵抗が低いグラフェン層３０１に変え、そして、グラフェン配線３０、層間絶縁膜２０１および耐腐食部材２０４の上に層間絶縁膜４００を形成することにより、図３４、図３５Ａおよび図３５Ｂに示された半導体装置は得られる。
【０１３０】
なお、第２の実施形態、第４の実施形態、第７の実施形態と同様に、図４２に示すように、隣接するグラフェン配線３０間に空隙３４が設けられた構造を採用しても構わない。
【０１３１】
（第９の実施形態）
図４３は、第９の実施形態第に係る半導体装置を示す平面図である。図４４Ａおよび図４４Ｂは、それぞれ、図４３の一点鎖線４４Ａ−４４Ａおよび一点鎖線４４Ｂ−４４Ｂに沿った断面図である。なお、図４３Ａには、プラグ２０３の中心線（不図示）に対してグラフェン配線３０の中心線（不図示）が左側にずれた例が示されている。
【０１３２】
本実施形態が第８の実施形態と異なる点は、プラグ２０３がある領域以外にも耐腐食部材２０４が設けられていることにある。具体的には、耐腐食部材２０４はグラフェン配線３０下に配線長手方向に沿って配置されている。
【０１３３】
以下、本実施形態の半導体装置をその製造方法に従いながらさらに説明する。
【０１３４】
図４５Ａおよび図４５Ｂ−図４７Ａおよび図４７Ｂは、本実施形態の半導体装置の製造方法を説明するための断面図を示している。図４５Ａおよび図４５Ｂは、それぞれ、図４３の一点鎖線４５Ａ−４５Ａおよび一点鎖線４５Ｂ−４５Ｂに沿った断面図に相当する。図４６Ａおよび図４６Ｂ、ならびに、図４７Ａおよび図４７Ｂについても同様である。
【０１３５】
［図４５Ａ、図４５Ｂ］
第８の実施形態の図３６Ａおよび図３６Ｂに示される工程後、層間絶縁膜２０１、バリアメタル膜２０２およびプラグ２０３の上に、溝２４を埋め込むよりも厚い耐腐食部材２０４が形成され、その後、層間絶縁膜２０１が露出しない程度に、ＣＭＰプロセスにより耐腐食部材２０４の表面は平坦化される。したがって、本実施形態では、層間絶縁膜２０１の上面は耐腐食部材２０４で覆われる。
【０１３６】
［図４６Ａ、図４６Ｂ］
耐腐食部材２０４上に下地層３００、グラフェン層３０１ａが順次形成される。その後、グラフェン層３０１ａ上に図示しないレジストパターンが形成される。
【０１３７】
［図４７Ａ、図４７Ｂ］
上記の図示しないレジストパターンをマスクにしてグラフェン層３０１ａおよび下地層３００をエッチングし、その後、上記の図示しないレジストパターンをマスクにして層間絶縁膜２０１および耐腐食部材２０４をエッチングすることにより、グラフェン配線３０ａの長手方向の側面に沿って溝２５が形成される。図４７Ａの断面では、グラフェン配線３０ａの側面は耐腐食部材２０４の上部の側面に整合する。
【０１３８】
その後、グラフェン層３０１ａをそれよりも抵抗が低いグラフェン層３０に変え、そして、溝２５を埋め込むように、グラフェン配線３０、層間絶縁膜２０１および耐腐食部材２０４の上に層間絶縁膜４００を形成することにより、図４３、図４４Ａおよび図４４Ｂに示された半導体装置は得られる。
【０１３９】
なお、第８の実施形態と同様に、図４８に示すように、隣接するグラフェン配線３０間に空隙３４が設けられた構造を採用しても構わない。
【０１４０】
（第１０の実施形態）
図４９は、第１０の実施形態第に係る半導体装置を示す平面図である。図５０Ａおよび図５０Ｂは、それぞれ、図４９の一点鎖線５０Ａ−５０Ａおよび一点鎖線５０Ｂ−５０Ｂに沿った断面図である。なお、図５０Ａには、プラグ２０３の中心線（不図示）に対してグラフェン配線３０の中心線（不図示）が左側にずれた例が示されている。
【０１４１】
本実施形態が第９の実施形態と異なる点は、耐腐食部材２０４ａの材料として、プラグ２０２の材料と耐腐食部材２０４の材料とを含む合金が用いられていることにある。プラグ２０２の材料は例えばＷやＴｉであり、耐腐食部材２０４の材料は例えば炭素である。この場合、耐腐食部材２０４ａはＷやＴｉの炭化物を含み、耐腐食部材２０４ａとグラフェン配線３０との間で良好なコンタクトを取ることが可能となる。
【０１４２】
以下、本実施形態の半導体装置の製造方法の一例を説明する。
【０１４３】
図５１Ａおよび図５１Ｂ、ならびに、図５２Ａおよび図５２Ｂは、本実施形態の半導体装置の製造方法を説明するための断面図を示している。図５１Ａおよび５１Ｂは、それぞれ、図４９の一点鎖線５０Ａ−５０Ａおよび一点鎖線５０Ｂ−５０Ｂに沿った断面図に相当する。図５２Ａおよび図５２Ｂについても同様である。
【０１４４】
［図５１Ａ、図５１Ｂ］
第９の実施形態の図４５Ａおよび図４５Ｂに示される工程後、熱処理によりプラグ２０２と耐腐食部材２０４とを反応させ、プラグ２０２上の耐腐食部材２０４を２０４ａに変える。
【０１４５】
［図５２Ａ、図５２Ｂ］
耐腐食部材２０４，２０４ａ上に下地層３００、グラフェン層３０１ａが順次形成される。本実施形態の図５２Ａ、図５２Ｂに示される工程は、第９の実施形態の図４６Ａおよび図４６Ｂに示される工程に相当する。この後は、第９の実施形態の同様の工程を行うことにより、図４９、図５０Ａおよび図５０Ｂに示された半導体装置は得られる。
【０１４６】
なお、本実施形態においても、図５３に示すように、隣接するグラフェン配線３０間に空隙３４が設けられた構造を採用しても構わない。
【０１４７】
以上述べた実施形態の上位概念、中位概念および下位概念の一部または全ては、例えば以下のような付記１−２０で表現できる。
【０１４８】
［付記１］
導電領域と、
前記導電領域上に設けられ、下面および上面を含み、前記下面が前記導電領域に接続された接続部材と、
前記接続部材を介して前記導電領域に接続され、かつ、前記接続部材の前記上面の一部の領域を覆うグラフェン配線と、
前記接続部材の前記上面のうち前記一部の領域とは異なる領域を覆う、前記接続部材よりも耐腐食性が高い耐腐食部材と
を具備してなることを特徴とする半導体装置。
【０１４９】
［付記２］
前記接続部材の側面を囲む第１の絶縁膜、および
前記耐腐食部材の側面を囲む第２の絶縁膜
をさらに具備してなることを特徴とする付記１に記載の半導体装置。
【０１５０】
［付記３］
導電領域と、
前記導電領域上に設けられ、下面および上面を含み、前記下面が前記導電領域に接続された接続部材と、
前記接続部材を介して前記導電領域に接続され、かつ、前記接続部材の前記上面を覆うグラフェン配線と、
前記接続部材の上部の側面を覆う、前記接続部材よりも耐腐食性が高い耐腐食部材と
を具備してなることを特徴とする半導体装置。
【０１５１】
［付記４］
前記接続部材の下部の側面を囲む第１の絶縁膜、および、
前記接続部材の前記上部の側面を前記耐腐食部材を介して囲む第２の絶縁膜
をさらに具備してなることを特徴とする付記３に記載の半導体装置。
【０１５２】
［付記５］
前記接続部材の前記上部は、上から下に向かって幅が広くなることを特徴とする付記３に記載の半導体装置。
【０１５３】
［付記６］
前記接続部材の下部は、上から下に向かって幅が狭くなることを特徴とする付記５に記載の半導体装置。
【０１５４】
［付記７］
導電領域と、
前記導電領域上に設けられ、下面および上面を含み、前記下面が前記導電領域に接続された接続部材と、
前記接続部材の前記上面上に設けられ、前記上面を覆う、前記接続部材よりも耐腐食性が高く、導電性を有する耐腐食部材と、
前記耐腐食部材上に設けられ、前記耐腐食および前記接続部材を介して前記導電領域に接続されるグラフェン配線と
を具備してなることを特徴とする半導体装置。
【０１５５】
［付記８］
前記接続部材の側面および前記耐腐食部材の下部の側面を囲む第１の絶縁膜、および、
前記耐腐食部材の上部の側面を囲む第２の絶縁膜
をさらに具備してなることを特徴とする付記７に記載の半導体装置。
【０１５６】
［付記９］
前記グラフェン配線は一方向に沿って延びており、かつ、前記一方向と垂直な平面による前記耐腐食部材およびグラフェン配線の断面において、前記耐腐食部材は線対称の形状を持たないことを特徴とする付記７または８に記載の半導体装置。
【０１５７】
［付記１０］
前記耐腐食部材は、前記接続部材の材料を含むことを特徴とする付記７ないし９のいずれか１項に記載の半導体装置。
【０１５８】
［付記１１］
前記耐腐食部材は、ハロゲン化合物に対する耐腐食性が前記接続部材よりも高いことを特徴とする付記１ないし１０のいずれか１項に記載の半導体装置。
【０１５９】
［付記１２］
グラフェン層はハロゲン化合物を含むことを特徴とする付記１１に記載の半導体装置。
【０１６０】
［付記１３］
前記グラフェン配線は一方向に沿って延びており、かつ、前記一方向と垂直な平面による、前記接続部材およびグラフェン配線の断面において、前記グラフェン配線の中心線は前記接続部材の中心線からずれていることを特徴とする付記１ないし１２のいずれか１項に記載の半導体装置。
【０１６１】
［付記１４］
前記第２の絶縁膜は、前記グラフェン配線の上面および側面をさらに覆い、前記第２の絶縁膜は前記グラフェン配線の前記側面に対応する領域において空隙を含むことを特徴とする付記２、付記４および付記８のいずれか１項に記載の半導体装置。
【０１６２】
［付記１５］
前記導電領域は配線であることを特徴とする付記１ないし１４のいずれか１項に記載の半導体装置。
【０１６３】
［付記１６］
一部が露出した接続部材を形成する工程と、
前記接続部材の前記露出した一部を覆う、前記接続部材よりも耐腐食性が高い耐腐食部材を形成する工程と、
前記耐腐食部材を形成する前または後に、前記接続部材に接続されるグラフェン層を形成する工程と、
前記耐腐食部材を形成した後、前記グラフェン層中にドーパントを導入する工程と
を具備してなることを特徴とする半導体装置の製造方法。
【０１６４】
［付記１７］
前記耐腐食部材は、ハロゲン化合物に対する耐腐食性が前記接続部材よりも高いことを特徴とする付記１６に記載の半導体装置の方法。
【０１６５】
［付記１８］
前記ドーパントはハロゲン化合物を含むことを特徴とする付記１７に記載の半導体装置の方法。
【０１６６】
［付記１９］
前記露出した一部は、前記接続部材の上面であることを特徴とする付記１６に記載の半導体装置の製造方法。
【０１６７】
［付記２０］
前記露出した一部は、前記接続部材の上部の側面であることを特徴とする付記１６に記載の半導体装置の製造方法。
【０１６８】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１６９】
２１…第１のプラグ構造、２２…第２のプラグ構造、２４，２５…溝、３０，３０ａ…グラフェン配線、３１…空洞、３３…導電性部材、３４…空隙、４１…溝、１００…基板、１０１…層間絶縁膜、１０２…配線、２０１…層間絶縁膜、２０２…バリアメタル膜、２０３…プラグ、２０３Ｕ…プラグの上部、２０３Ｌ…プラグの下部、２０４，２０４ａ…耐腐食部材、３００…下地層、３０１，３０１ａ…グラフェン層、３０２…耐腐食部材、３０３…ハードマスク、３０４…下地保護膜、３０５…ドーパント封止膜、４００…層間絶縁膜。
【図１】
0006542144.tif 000002
【図２Ａ】
0006542144.tif 000003
【図２Ｂ】
0006542144.tif 000004
【図３】
0006542144.tif 000005
【図４】
0006542144.tif 000006
【図５Ａ】
0006542144.tif 000007
【図５Ｂ】
0006542144.tif 000008
【図６】
0006542144.tif 000009
【図７Ａ】
0006542144.tif 000010
【図７Ｂ】
0006542144.tif 000011
【図８】
0006542144.tif 000012
【図９Ａ】
0006542144.tif 000013
【図９Ｂ】
0006542144.tif 000014
【図１０】
0006542144.tif 000015
【図１１Ａ】
0006542144.tif 000016
【図１１Ｂ】
0006542144.tif 000017
【図１２】
0006542144.tif 000018
【図１３Ａ】
0006542144.tif 000019
【図１３Ｂ】
0006542144.tif 000020
【図１４】
0006542144.tif 000021
【図１５Ａ】
0006542144.tif 000022
【図１５Ｂ】
0006542144.tif 000023
【図１６】
0006542144.tif 000024
【図１７】
0006542144.tif 000025
【図１８】
0006542144.tif 000026
【図１９】
0006542144.tif 000027
【図２０】
0006542144.tif 000028
【図２１】
0006542144.tif 000029
【図２２】
0006542144.tif 000030
【図２３】
0006542144.tif 000031
【図２４】
0006542144.tif 000032
【図２５】
0006542144.tif 000033
【図２６】
0006542144.tif 000034
【図２７】
0006542144.tif 000035
【図２８】
0006542144.tif 000036
【図２９】
0006542144.tif 000037
【図３０】
0006542144.tif 000038
【図３１】
0006542144.tif 000039
【図３２】
0006542144.tif 000040
【図３３】
0006542144.tif 000041
【図３４】
0006542144.tif 000042
【図３５Ａ】
0006542144.tif 000043
【図３５Ｂ】
0006542144.tif 000044
【図３６Ａ】
0006542144.tif 000045
【図３６Ｂ】
0006542144.tif 000046
【図３７Ａ】
0006542144.tif 000047
【図３７Ｂ】
0006542144.tif 000048
【図３８Ａ】
0006542144.tif 000049
【図３８Ｂ】
0006542144.tif 000050
【図３９Ａ】
0006542144.tif 000051
【図３９Ｂ】
0006542144.tif 000052
【図４０Ａ】
0006542144.tif 000053
【図４０Ｂ】
0006542144.tif 000054
【図４１Ａ】
0006542144.tif 000055
【図４１Ｂ】
0006542144.tif 000056
【図４２】
0006542144.tif 000057
【図４３】
0006542144.tif 000058
【図４４Ａ】
0006542144.tif 000059
【図４４Ｂ】
0006542144.tif 000060
【図４５Ａ】
0006542144.tif 000061
【図４５Ｂ】
0006542144.tif 000062
【図４６Ａ】
0006542144.tif 000063
【図４６Ｂ】
0006542144.tif 000064
【図４７Ａ】
0006542144.tif 000065
【図４７Ｂ】
0006542144.tif 000066
【図４８】
0006542144.tif 000067
【図４９】
0006542144.tif 000068
【図５０Ａ】
0006542144.tif 000069
【図５０Ｂ】
0006542144.tif 000070
【図５１Ａ】
0006542144.tif 000071
【図５１Ｂ】
0006542144.tif 000072
【図５２Ａ】
0006542144.tif 000073
【図５２Ｂ】
0006542144.tif 000074
【図５３】
0006542144.tif 000075