(57)【特許請求の範囲】
【請求項１】
サービスデータをエンコードするステップと、
インターリービングフレーム（ＩＦ）内のそれぞれのＴＩ（Ｔｉｍｅ  Ｉｎｔｅｒｌｅａｖｉｎｇ）ブロックを利用して、前記エンコードされたサービスデータをタイムインターリーブするステップであって、それぞれのＴＩブロックは前記エンコードされたサービスデータを有するＦＥＣ（Ｆｏｒｗａｒｄ  Ｅｒｒｏｒ  Ｃｏｒｒｅｃｔｉｏｎ）ブロックを含む、ステップと、
前記タイムインターリーブするステップは、
メモリでそれぞれのＴＩブロックの前記ＦＥＣブロックをカラム−ワイズ（ｃｏｌｕｍｎ−ｗｉｓｅ）に書き込むステップと、
前記メモリから前記ＦＥＣブロックをダイアゴナル−ワイズ（ｄｉａｇｏｎａｌ−ｗｉｓｅ）に読み取るステップと、を含み、
それぞれのＴＩブロックは、多数の仮想ＦＥＣブロックを更に含み、前記多数の仮想ＦＥＣブロックは前記ＩＦ内のＴＩブロックの一つのＦＥＣブロックの最大数に基づき、
前記仮想ＦＥＣブロックは少なくとも一つのＴＩブロック内の前記ＦＥＣブロックの前に位置し、
前記タイムインターリーブされたサービスデータを含む少なくとも１つの信号フレームを生成するステップと、
前記生成された少なくとも１つの信号フレーム内のデータをＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘ）方式で変調するステップと、
前記変調されたデータを含む放送信号を送信するステップとを含む、放送信号送信方法。
【請求項２】
前記仮想ＦＥＣブロックに属する複数のセルは前記ダイアゴナル−ワイズ読み取りするステップの間スキップされる、請求項１に記載の放送信号送信方法。
【請求項３】
前記仮想ＦＥＣブロックの数は現在のＴＩブロック内のＦＥＣブロックの数と、前記ＩＦ内での前記ＦＥＣブロックの最大数を有するＴＩブロック内のＦＥＣブロックの数との差に基づく、請求項２に記載の放送信号送信方法。
【請求項４】
サービスデータをエンコードするエンコーダと、
インターリービングフレーム（ＩＦ）内のそれぞれのＴＩ（Ｔｉｍｅ  Ｉｎｔｅｒｌｅａｖｉｎｇ）ブロックを利用して、前記エンコードされたサービスデータをタイムインターリーブするタイムインターリーバと、
それぞれのＴＩブロックは前記エンコードされたサービスデータを有するＦＥＣ（Ｆｏｒｗａｒｄ  Ｅｒｒｏｒ  Ｃｏｒｒｅｃｔｉｏｎ）ブロックを含み、
前記タイムインターリーバは、
メモリでそれぞれのＴＩブロックの前記ＦＥＣブロックをカラム−ワイズ（ｃｏｌｕｍｎ−ｗｉｓｅ）に書き込み、
前記メモリから前記ＦＥＣブロックをダイアゴナル−ワイズ（ｄｉａｇｏｎａｌ−ｗｉｓｅ）に読み取り、
それぞれのＴＩブロックは、多数の仮想ＦＥＣブロックを更に含み、前記多数の仮想ＦＥＣブロックは前記ＩＦ内のＴＩブロックの一つのＦＥＣブロックの最大数に基づき、
前記仮想ＦＥＣブロックは少なくとも一つのＴＩブロック内の前記ＦＥＣブロックの前に位置し、
前記タイムインターリーブされたサービスデータを含む少なくとも１つの信号フレームを生成するフレームビルダーと、
前記生成された少なくとも１つの信号フレーム内のデータをＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘ）方式で変調するモジュレーターと、
前記変調されたデータを含む放送信号を送信する送信機とを含む、放送信号送信装置。
【請求項５】
前記仮想ＦＥＣブロックに属する複数のセルは前記ダイアゴナル−ワイズ読み取りする間スキップされる、請求項４に記載の放送信号送信装置。
【請求項６】
前記仮想ＦＥＣブロックの数は現在のＴＩブロック内のＦＥＣブロックの数と、前記ＩＦ内での前記ＦＥＣブロックの最大数を有するＴＩブロック内のＦＥＣブロックの数との差に基づく、請求項５に記載の放送信号送信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、放送信号送信装置、放送信号受信装置、及び放送信号送受信方法に関する。
【背景技術】
【０００２】
アナログ放送信号の送信が終了するに伴い、デジタル放送信号を送受信するための様々な技術が開発されている。デジタル放送信号は、アナログ放送信号に比べてさらに多くの量のビデオ／オーィオデータを含むことができ、ビデオ／オーディオデータだけでなく、様々な種類の付加データをさらに含むことができる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
すなわち、デジタル放送システムは、ＨＤ（Ｈｉｇｈ  Ｄｅｆｉｎｉｔｉｏｎ）イメージ、マルチチャネル（ｍｕｌｔｉ  ｃｈａｎｎｅｌ、多チャネル）オーディオ、及び様々な付加サービスを提供することができる。しかし、デジタル放送のためには、多量のデータ伝送に対するデータ伝送効率、送受信ネットワークのロバスト性（ｒｏｂｕｓｔｎｅｓｓ）、及びモバイル受信装置を考慮したネットワーク柔軟性（ｆｌｅｘｉｂｉｌｉｔｙ）を向上させなければならない。
【課題を解決するための手段】
【０００４】
上述した目的及び他の利点を達成するために、本発明の一実施例に係る放送信号送信方法は、複数の物理経路（ｐｈｙｓｉｃａｌ  ｐａｔｈ）に対応するサービスデータをエンコードするステップ、各物理経路内のエンコードされたサービスデータをＴＩ（Ｔｉｍｅ  Ｉｎｔｅｒｌｅａｖｉｎｇ）ブロック単位でタイムインターリーブするステップ、前記タイムインターリーブされたサービスデータを含む少なくとも１つ以上の信号フレームを生成するステップ、前記生成された少なくとも１つ以上の信号フレーム内のデータをＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘ）方式で変調するステップ、及び前記変調されたデータを含む放送信号を送信するステップを含むことができる。
【発明の効果】
【０００５】
本発明は、サービスの特性に応じてデータを処理して各サービス又はサービスコンポーネントに対するＱｏＳ（Ｑｕａｌｉｔｙ  ｏｆ  Ｓｅｒｖｉｃｅ）を制御することによって、様々な放送サービスを提供することができる。
【０００６】
本発明は、同一のＲＦ（ｒａｄｉｏ  ｆｒｅｑｕｅｎｃｙ）信号帯域幅を介して様々な放送サービスを伝送することによって、伝送柔軟性（ｆｌｅｘｉｂｉｌｉｔｙ）を達成することができる。
【０００７】
本発明は、ＭＩＭＯ（Ｍｕｌｔｉｐｌｅ−Ｉｎｐｕｔ  Ｍｕｌｔｉｐｌｅ−Ｏｕｔｐｕｔ）システムを用いてデータ伝送効率及び放送信号の送受信のロバスト性（Ｒｏｂｕｓｔｎｅｓｓ）を向上させることができる。
【０００８】
本発明によれば、モバイル受信装置を使用するか、又は室内環境においても、誤りなしにデジタル放送信号を受信可能な放送信号送信及び受信方法、及びその装置を提供することができる。
【図面の簡単な説明】
【０００９】
本発明についてさらに理解するために含まれ、本出願に含まれ、その一部を構成する添付の図面は、本発明の原理を説明する詳細な説明と共に本発明の実施例を示す。
【図１】本発明の実施例によって未来の放送サービスのための放送信号を送信する装置の構造を示す図である。
【図２】本発明の一実施例に係る入力フォーマッティングブロックを示す図である。
【図３】本発明の他の実施例に係る入力フォーマッティングブロックを示す図である。
【図４】本発明の他の実施例に係る入力フォーマッティングブロックを示す図である。
【図５】本発明の実施例に係るＢＩＣＭブロックを示す図である。
【図６】本発明の他の実施例に係るＢＩＣＭブロックを示す図である。
【図７】本発明の一実施例に係るフレームビルディングブロックを示す図である。
【図８】本発明の実施例に係るＯＦＭＤ生成ブロックを示す図である。
【図９】本発明の実施例によって未来の放送サービスのための放送信号を受信する装置の構造を示す図である。
【図１０】本発明の実施例に係るフレーム構造を示す図である。
【図１１】本発明の実施例に係るフレームのシグナリング層構造を示す図である。
【図１２】本発明の実施例に係るプリアンブルシグナリングデータを示す図である。
【図１３】本発明の実施例に係るＰＬＳ１データを示す図である。
【図１４】本発明の実施例に係るＰＬＳ２データを示す図である。
【図１５】本発明の他の実施例に係るＰＬＳ２データを示す図である。
【図１６】本発明の実施例に係るフレームの論理構造を示す図である。
【図１７】本発明の実施例に係るＰＬＳマッピングを示す図である。
【図１８】本発明の実施例に係るＥＡＣマッピングを示す図である。
【図１９】本発明の実施例に係るＦＩＣマッピングを示す図である。
【図２０】本発明の実施例に係るＤＰのタイプを示す図である。
【図２１】本発明の実施例に係るＤＰマッピングを示す図である。
【図２２】本発明の実施例に係るＦＥＣ構造を示す図である。
【図２３】本発明の実施例に係るビットインタリービングを示す図である。
【図２４】本発明の実施例に係るセル―ワードデマルチプレキシングを示す図である。
【図２５】本発明の実施例に係る時間インタリービングを示す図である。
【図２６】本発明の実施例に係るツイスト行−列ブロックインタリーバの基本動作を示す図である。
【図２７】本発明の実施例に係るツイスト行−列ブロックインタリーバの動作を示す図である。
【図２８】本発明の実施例に係るツイスト行−列ブロックインタリーバの対角方向読み取りパターンを示す図である。
【図２９】本発明の実施例に係るそれぞれのインタリービングアレイからインタリーブされたＸＦＥＣＢＬＯＣＫを示す図である。
【図３０】本発明の一実施例に係るタイムインターリービング過程を示す図である。
【図３１】本発明の他の実施例に係るタイムインターリービング過程を示す図である。
【図３２】本発明の一実施例に係るＴＩアウトプットメモリインデックスを生成する過程を示す図である。
【図３３】本発明の一実施例に係るタイムデインターリービング過程を示す図である。
【図３４】本発明の他の実施例に係るタイムデインターリービング過程を示す図である。
【図３５】本発明の一実施例に係るＴＤＩアウトプットメモリインデックスを生成する過程を示す図である。
【図３６】本発明の一実施例に係るＶＤＲ（ｖａｒｉａｂｌｅ  ｄａｔａ−ｒａｔｅ）システムを示す概念図である。
【図３７】本発明の更に他の実施例に係るタイムインターリービング過程を示す図である。
【図３８】本発明の他の実施例に係るＴＩアウトプットメモリインデックスを生成する過程を示す図である。
【図３９】本発明の一実施例に係るＴＩメモリインデックス生成過程を示すフローチャートである。
【図４０】本発明の更に他の実施例に係るタイムデインターリービング過程を示す図である。
【図４１】本発明の更に他の実施例に係るタイムデインターリービング過程を示す図である。
【図４２】本発明の一実施例に係る書き込み動作を示す図である。
【図４３】本発明の一実施例に係るＴＤＩメモリインデックス生成過程を示すフローチャートである。
【図４４】本発明の他の実施例に係るタイムインターリービング過程を示す図である。
【図４５】本発明に係るダイアゴナルスロープの実施例を示す図である。
【図４６】本発明の一実施例に係るタイムデインターリービング過程を示す図である。
【図４７】本発明の一実施例に係るＴＤＩアウトプットメモリインデックスを生成する過程を示す図である。
【図４８】本発明の他の実施例に係るＶＤＲ（ｖａｒｉａｂｌｅ  ｄａｔａ−ｒａｔｅ）システムを示す概念図である。
【図４９】本発明の一実施例に係るＴＤＩメモリインデックス生成過程を示すフロチャートである。
【図５０】本発明の一実施例に係るＩＦ単位のＴＩパターンバリエーション（Ｐａｔｔｅｒｎ  Ｖａｒｉａｔｉｏｎ）を示す図である。
【図５１】本発明の一実施例に係るＩＦインターリービングを示す図である。
【図５２】本発明の一実施例に係るＣＩを示す図である。
【図５３】本発明の他の実施例に係るＣＩを示す図である。
【図５４】本発明の一実施例に係るＣＩの出力ＩＦを示す図である。
【図５５】本発明の他の実施例に係るタイムインターリーバを示す図である。
【図５６】本発明の一実施例に係るブロックインターリーバの動作を示す図である。
【図５７】本発明の他の実施例に係るブロックインターリーバの動作を示す図である。
【図５８】本発明の他の実施例に係るタイムデインターリーバを示す図である。
【図５９】本発明の他の実施例に係るＣＩを示す図である。
【図６０】本発明の一実施例に係るコンボリューショナルインターリーバとブロックインターリーバとの間のインターフェースプロセッシングを示す図である。
【図６１】本発明の他の実施例に係るブロックインターリービングを示す図である。
【図６２】本発明の一実施例に係るＶＢＲ（ｖａｒｉａｂｌｅ  ｂｉｔ−ｒａｔｅ）システムを示す概念図である。
【図６３】本発明のブロックインターリービングの書き込み（ｗｒｉｔｉｎｇ）及び読み取り（ｒｅａｄｉｎｇ）動作の一実施例を示す図である。
【図６４】本発明の一実施例に係るブロックインターリービングを示す数式である。
【図６５】本発明の一実施例に係る仮想（ｖｉｒｔｕａｌ）ＦＥＣブロックを示す図である。
【図６６】本発明の一実施例に係る仮想（ｖｉｒｔｕａｌ）ＦＥＣブロックが挿入された後の読み取り（ｒｅａｄｉｎｇ）動作を示す数式である。
【図６７】本発明の一実施例に係るタイムインターリービングのプロセスを示すフローチャートである。
【図６８】本発明の一実施例に係るシフト値及び最大ＴＩブロックの大きさを決定する過程を示す数式である。
【図６９】本発明の一実施例に係る書き込み（ｗｒｉｔｉｎｇ）動作を示す図である。
【図７０】本発明の一実施例に係る読み取り（ｒｅａｄｉｎｇ）動作を示す図である。
【図７１】本発明の一実施例に係る読み取り（ｒｅａｄｉｎｇ）動作においてスキップオペレーションが行われた結果を示す図である。
【図７２】本発明の一実施例に係るタイムデインターリービングの書き込み（ｗｒｉｔｉｎｇ）過程を示す図である。
【図７３】本発明の他の実施例に係るタイムデインターリービングの書き込み（ｗｒｉｔｉｎｇ）過程を示す図である。
【図７４】本発明の他の実施例に係るタイムデインターリービングの読み取り（ｒｅａｄｉｎｇ）動作を示す数式である。
【図７５】本発明の一実施例に係るタイムデインターリービングのプロセスを示すフローチャートである。
【図７６】本発明の一実施例に係る放送信号送信方法のフローチャートである。
【発明を実施するための形態】
【００１０】
以下、添付の図面を参照して本発明の好ましい実施例を説明する。添付の図面を参照して以下で説明する詳細な説明は、本発明によって具現可能な実施例のみを示すよりは、本発明の例示的な実施例を説明するためのものである。次の詳細な説明は、本発明の完璧な理解を提供するために特定の細部事項を含む。しかし、本発明が、このような特定の細部事項なしでも実行可能であることは当業者にとって自明である。
【００１１】
本発明で使用されるほとんどの用語は、本技術で広く使用されるものから選択されたが、一部の用語は、出願人によって任意に選択されたものであって、その意味は、必要に応じて次の説明で詳細に説明する。よって、本発明は、単純な名前又は意味よりは、用語の意図された意味に基づいて理解しなければならない。
【００１２】
本発明は、未来の放送サービスのための放送信号を送受信する装置及び方法を提供する。本発明の実施例に係る未来の放送サービスは、地上波放送サービス、モバイル放送サービス、ＵＨＤＴＶサービスなどを含む。本発明は、一実施例により、非−ＭＩＭＯ（ｍｕｌｔｉｐｌｅ  ｉｎｐｕｔ  ｍｕｌｔｉｐｌｅ  ｏｕｔｐｕｔ）又はＭＩＭＯを通じて未来の放送サービスのための放送信号を処理することができる。本発明の実施例に係る非−ＭＩＭＯ方式は、ＭＩＳＯ（ｍｕｌｔｉｐｌｅ  ｉｎｐｕｔ  ｓｉｎｇｌｅ  ｏｕｔｐｕｔ）方式、ＳＩＳＯ（ｓｉｎｇｌｅ  ｉｎｐｕｔ  ｓｉｎｇｌｅ  ｏｕｔｐｕｔ）方式などを含むことができる。
【００１３】
ＭＩＳＯ又はＭＩＭＯは、説明の便宜上、以下で２個のアンテナを使用するが、本発明は、２個以上のアンテナを用いるシステムに適用することができる。本発明は、特定の使用ケースのために要求される性能を獲得しながら、受信機の複雑度を最小化するのにそれぞれ最適化された３個の物理層（ＰＬ）プロファイル（ベース、ハンドヘルド及びアドバンスドプロファイル）を定義することができる。物理層（ＰＨＹ）プロファイルは、該当受信機が具現しなければならない全ての構成のサブセットである。
【００１４】
３個のＰＨＹプロファイルは、機能ブロックのほとんどを共有するが、特定のブロック及び／又はパラメータにおいて少し異なる。追加のＰＨＹプロファイルを未来に定義することができる。また、システム進化のために、未来のプロファイルは、ＦＥＦ（ｆｕｔｕｒｅ  ｅｘｔｅｎｓｉｏｎ  ｆｒａｍｅ）を通じて単一ＲＦチャネル内の既存のプロファイルとマルチプレクスされ得る。以下では、それぞれのＰＨＹプロファイルの細部事項について説明する。
【００１５】
１．ベースプロファイル
ベースプロファイルは、通常、ルーフトップ（ｒｏｏｆ−ｔｏｐ）アンテナに接続する固定受信装置に対する主要な使用ケースを示す。また、ベースプロファイルは、いずれかの場所に搬送可能であるが、比較的停止した受信カテゴリーに属するポータブル装置を含む。ベースプロファイルの使用は、任意の改善された具現例によってハンドヘルド装置又は車両装置に拡張可能であるが、これら使用ケースは、ベースプロファイル受信機の動作に対しては期待されない。
【００１６】
受信のターゲットＳＮＲ範囲は約１０ｄＢ〜２０ｄＢであって、これは、既存の放送システム（例えば、ＡＴＳＣ  Ａ／５３）の１５ｄＢ  ＳＮＲ受信能力を含む。受信機の複雑度及び消費電力は、ハンドヘルドプロファイルを使用するバッテリ動作ハンドヘルド装置の場合のように重要ではない。以下では、ベースプロファイルに対する重要なシステムパラメータを表１に列挙する。
【００１７】
【表１】
0006466471.tif 000002
【００１８】
２．ハンドヘルドプロファイル
２．ハンドヘルドプロファイル
ハンドヘルドプロファイルは、バッテリ電力で動作するハンドヘルド及び車両装置に使用されるように設計された。装置は、歩行者又は車両速度で移動することができる。受信機の複雑度のみならず、消費電力はハンドヘルドプロファイルの装置の具現において非常に重要である。ハンドヘルドプロファイルのターゲットＳＮＲ範囲は約０ｄＢ〜１０ｄＢであるが、より深い室内受信を対象にすると、０ｄＢ未満に到逹するように構成することができる。
【００１９】
低いＳＮＲ能力に加えて、受信機の移動度によって誘発されたドップラー効果に対する弾力性は、ハンドヘルドプロファイルの最も重要な性能属性である。以下では、ハンドヘルドプロファイルに対する重要なパラメータを表２に列挙する。
【００２０】
【表２】
0006466471.tif 000003
【００２１】
３．アドバンスドプロファイル
アドバンスドプロファイルは、より多くの具現複雑度を犠牲にし、最も高いチャネル容量を提供する。このプロファイルは、ＭＩＭＯ送信及び受信の利用を要求し、ＵＨＤＴＶサービスは、このプロファイルが特別に設計されたターゲット使用ケースである。また、増加した容量は、与えられた帯域幅内で増加した数のサービス、例えば、ＳＤＴＶ又はＨＤＴＶサービスを許容するように使用することができる。
【００２２】
アドバンスドプロファイルのターゲットＳＮＲ範囲は、約２０ｄＢ〜３０ｄＢである。ＭＩＭＯ送信は、初期に既存の楕円偏波（ｅｌｌｉｐｔｉｃａｌｌｙ−ｐｏｌａｒｉｚｅｄ）送信装置を利用できるが、未来にフル電力交差偏波送信（ｆｕｌｌ−ｐｏｗｅｒ  ｃｒｏｓｓ−ｐｏｌａｒｉｚｅｄ  ｔｒａｎｓｍｉｓｓｉｏｎ）に拡張される。以下では、アドバンスドプロファイルに対する重要なシステムパラメータを表３に列挙する。
【００２３】
【表３】
0006466471.tif 000004
【００２４】
この場合、ベースプロファイルは、地上波放送サービス及びモバイル放送サービスの全てのためのプロファイルとして使用することができる。すなわち、ベースプロファイルは、モバイルプロファイルを含むプロファイルの概念を定義するのに使用することができる。また、アドバンスドプロファイルは、ＭＩＭＯを有するベースプロファイルのためのアドバンスドプロファイル、及びＭＩＭＯを有するハンドヘルドプロファイルのためのアドバンスドプロファイルに分離することができる。また、３個のプロファイルは、設計者の意図によって変更可能である。
【００２５】
次の用語及び定義を本発明に適用することができる。次の用語及び定義は、設計によって変更可能である。
【００２６】
補助ストリーム：未だに定義されていない変調及びコーディングのデータを伝達するセルのシーケンスであって、未来拡張のために、又は、ブロードキャスタ又はネットワークオペレータによる要求通りに使用することができる。
【００２７】
ベースデータパイプ：サービスシグナリングデータを伝達するデータパイプ
【００２８】
ベースバンドフレーム（又はＢＢＦＲＡＭＥ）：一つのＦＥＣエンコーディングプロセス（ＢＣＨ及びＬＤＰＣエンコーディング）への入力を形成するＫｂｃｈビットのセット
【００２９】
セル：ＯＦＤＭ送信の一つのキャリアによって伝達される変調値
【００３０】
コーディングブロック：ＰＬＳ１データのＬＤＰＣエンコーディングブロック及びＰＬＳ２データのＬＤＰＣエンコーディングブロックのうち一つ
【００３１】
データパイプ：サービスデータ又は関連メタデータを伝達する物理層内の論理チャネルであって、一つ又は多数のサービス又はサービスコンポーネントを伝達することができる。
【００３２】
データパイプ単位：フレーム内のＤＰにデータセルを割り当てる基本単位
【００３３】
データシンボル：プリアンブルシンボルでないフレーム内のＯＦＤＭシンボル（フレームシグナリングシンボル及びフレームエッジシンボルはデータシンボルに含まれる。）
【００３４】
ＤＰ_ＩＤ：この８ビットフィールドは、ＳＹＳＴＥＭ_ＩＤによって識別されたシステム内のＤＰを固有に識別する。
【００３５】
ダミーセル：ＰＬＳシグナリング、ＤＰ又は補助ストリームに使用されない残りの容量を充填するのに使用される擬似ランダム値を伝達するセル
【００３６】
非常境界チャネル（ｅｍｅｒｇｅｎｃｙ  ａｌｅｒｔ  ｃｈａｎｎｅｌ；ＥＡＳ）：ＥＡＳ情報データを伝達するフレームの一部
【００３７】
フレーム：プリアンブルから開始し、フレームエッジシンボルで終了する物理層時間スロット
【００３８】
フレーム受信単位：ＦＥＴを含む同一又は異なる物理層プロファイルに属するフレームセットであって、スーパーフレーム内で８回繰り返される。
【００３９】
高速情報チャネル：サービスと対応ベースＤＰとの間のマッピング情報を伝達するフレーム内の論理チャネル
【００４０】
ＦＥＣＢＬＯＣＫ：ＤＰデータのＬＤＰＣエンコーディングビットのセット
【００４１】
ＦＦＴサイズ：特定のモードに使用される公称ＦＦＴサイズであって、基本期間（ｅｌｅｍｅｎｔａｒｙ  ｐｅｒｉｏｄ）Ｔの周期で表現されるアクティブシンボル期間Ｔｓと同一である。
【００４２】
フレームシグナリングシンボル：ＦＦＴサイズ、保護区間（ｇｕａｒｄ  ｉｎｔｅｒｖａｌ）及び分散型パイロットパターンの所定の組み合わせでフレームの開始時に使用されるより高いパイロット密度を有するＯＦＤＭシンボルであって、ＰＬＳデータの一部を伝達する。
【００４３】
フレームエッジシンボル：ＦＦＴサイズ、保護区間（ｇｕａｒｄ  ｉｎｔｅｒｖａｌ）及び分散型パイロットパターンの所定の組み合わせでフレームの終了時に使用されるより高いパイロット密度を有するＯＦＤＭシンボル
【００４４】
フレームグループ：スーパーフレーム内の同一のＰＨＹプロファイルタイプを有する全てのフレームのセット
【００４５】
未来拡張フレーム：未来拡張のために使用可能なスーパーフレーム内の物理層時間スロットであって、プリアンブルから開始する。
【００４６】
フューチャーキャスト（ｆｕｔｕｒｅｃａｓｔ）ＵＴＢシステム：入力が一つ以上のＭＰＥＧ２−ＴＳ又はＩＰ又は一般ストリームであって、出力がＲＦ信号である提案された物理層放送システム
【００４７】
入力ストリーム：システムによってエンドユーザに伝達されるサービスのアンサンブルのためのデータのストリーム
【００４８】
正常データシンボル：フレームシグナリングシンボル及びフレームエッジシンボルを除いたデータシンボル
【００４９】
ＰＨＹプロファイル：該当受信機が具現しなければならない全ての構成のサブセット
【００５０】
ＰＬＳ：ＰＬＳ１及びＰＬＳ２で構成された物理層シグナリングデータ
【００５１】
ＰＬＳ１：固定サイズ、コーディング及び変調を有するＦＳＳシンボルで伝達されるＰＬＳデータの第１セットであって、ＰＬＳ２をデコードするのに必要なパラメータのみならず、システムに関する基本情報を伝達する。
【００５２】
注（ｎｏｔｅ）：フレームグループのデュレーションのために、ＰＬＳ１データは一定に維持される。
【００５３】
ＰＬＳ２：ＦＳＳシンボルで送信されるＰＬＳデータの第２セットであって、システム及びＤＰに対するより細部的なＰＬＳデータを伝達する。
【００５４】
ＰＬＳ２動的データ：フレーム別に動的に変化可能なＰＬＳ２データ
【００５５】
ＰＬＳ２静的データ：フレームグループのデュレーションの間に静的に維持されるＰＬＳ２データ
【００５６】
プリアンブルシグナリングデータ：プリアンブルシンボルによって伝達され、システムの基本モードを識別するのに使用されるシグナリングデータ
【００５７】
プリアンブルシンボル：基本ＰＬＳデータを伝達し、フレームの初期に位置する固定長さパイロットシンボル
【００５８】
注：プリアンブルシンボルは、主に高速初期帯域スキャンのために使用され、システム信号、そのタイミング、周波数オフセット及びＦＦＴサイズを検出する。
【００５９】
未来の使用のために予約：現在の文書では定義されないが、未来に定義可能である。
【００６０】
スーパーフレーム：８個のフレーム反復単位のセット
【００６１】
時間インタリービングブロック（ＴＩブロック）：時間インタリーバメモリの一つの用途に対応する時間インタリービングが行われるセルのセット
【００６２】
ＴＩグループ：特定のＤＰのための動的容量割り当てが行われる単位であって、整数、すなわち、動的に変わる数のＸＦＥＣＢＬＯＣＫで構成される。
【００６３】
注：ＴＩグループは、一つのフレームに直接マップされたり、多数のフレームにマップされ得る。これは、一つ以上のＴＩブロックを含むことができる。
【００６４】
タイプ１  ＤＰ：全てのＤＰがＴＤＭ方式でマップされるフレームのＤＰ
【００６５】
タイプ２  ＤＰ：全てのＤＰがＦＤＭ方式でマップされるフレームのＤＰ
【００６６】
ＸＦＥＣＢＬＯＣＫ：一つのＬＤＰＣ  ＦＥＣＢＬＯＣＫの全てのビットを伝達するＮｃｅｌｌｓセルのセット
【００６７】
図１は、本発明の実施例によって未来の放送サービスのための放送信号を送信する装置の構造を示す図である。
【００６８】
本発明の実施例によって未来の放送サービスのための放送信号を送信する装置は、入力フォーマッティングブロック１０００、ＢＩＣＭ（ｂｉｔ  ｉｎｔｅｒｌｅａｖｅｄ  ｃｏｄｉｎｇ  ＆  ｍｏｄｕｌａｔｉｏｎ）ブロック１０１０、フレーム構造ブロック１０２０、ＯＦＤＭ（ｏｒｔｈｏｇｏｎａｌ  ｆｒｅｑｕｅｎｃｙ  ｄｉｖｉｓｉｏｎ  ｍｕｌｔｉｐｌｅｘｉｎｇ）生成ブロック１０３０、及びシグナリング生成ブロック１０４０を含むことができる。以下では、放送信号を送信する装置の各モジュールの動作を説明する。
【００６９】
ＩＰストリーム／パケット及びＭＰＥＧ２−ＴＳはメイン入力フォーマットで、他のストリームタイプは一般ストリームとして処理される。これらデータ入力に加えて、管理情報が入力され、各入力ストリームに対する該当帯域幅のスケジューリング及び割り当てを制御する。一つ又は多数のＴＳストリーム、ＩＰストリーム及び／又は一般ストリームの入力が同時に許容される。
【００７０】
入力フォーマッティングブロック１０００は、各入力ストリームを一つ又は多数のデータパイプにデマルチプレクスし、独立コーディング及び変調がデータパイプに適用される。データパイプ（ＤＰ）は、ロバスト性制御のための基本単位であって、ＱｏＳに影響を与える。一つ又は多数のサービス又はサービスコンポーネントは単一のＤＰによって伝達され得る。入力フォーマッティングブロック１０００の動作の細部事項については後で説明する。
【００７１】
データパイプは、サービスデータ又は関連メタデータを伝達する物理層内の論理チャネルであって、一つ又は多数のサービス又はサービスコンポーネントを伝達することができる。
【００７２】
また、データパイプ単位は、フレーム内のＤＰにデータセルを割り当てる基本ユニットである。
【００７３】
入力フォーマッティングブロック１０００において、パリティデータが誤り訂正のために追加され、エンコードされたビットストリームは複素数値の星状シンボルにマップされる。シンボルは、該当ＤＰに使用される特定のインタリービング深さを横切ってインタリーブされる。アドバンスドプロファイルに対して、ＭＩＭＯエンコーディングがＢＩＣＭブロック１０１０で行われ、追加のデータ経路はＭＩＭＯ送信のための出力で追加される。ＢＩＣＭブロック１０１０の細部事項については後で説明する。
【００７４】
フレームビルディングブロック１０２０は、入力ＤＰのデータセルをフレーム内のＯＦＤＭシンボルにマップすることができる。マップした後、周波数インタリービングは、周波数領域多様性に使用され、特に、周波数選択フェーディングチャネルを防止する。フレームビルディングブロック１０２０の動作の細部事項については後で説明する。
【００７５】
各フレームの初期にプリアンブルを挿入した後、ＯＦＤＭ生成ブロック１０３０は、保護区間として循環前置（ｃｙｃｌｉｃ  ｐｒｅｆｉｘ）を有する従来のＯＦＤＭ変調を適用することができる。アンテナ空間ダイバーシティのために、分散型ＭＩＳＯ方式が送信機に適用される。また、ＰＡＰＲ（ｐｅａｋ−ｔｏ−ａｖｅｒａｇｅ  ｐｏｗｅｒ  ｒｅｄｕｃｔｉｏｎ）方式が時間領域で行われる。柔軟なネットワーク計画のために、この提案は、多様なＦＦＴサイズ、保護区間長さ及び該当パイロットパターンのセットを提供する。ＯＦＤＭ生成ブロック１０３０の動作に対する詳細な内容は後で説明する。
【００７６】
シグナリング生成ブロック１０４０は、各機能ブロックの動作に使用される物理層シグナリング情報を生成することができる。また、このシグナリング情報は、関心のあるサービスが受信側で適切に回復されるように送信される。シグナリング生成ブロック１０４０の動作の細部事項については後で説明する。
【００７７】
図２、図３及び図４は、本発明の実施例に係る入力フォーマッティングブロック１０００を示す。以下では、各図面に対して説明する。
【００７８】
図２は、本発明の一実施例に係る入力フォーマッティングブロックを示す図である。図２は、入力信号が単一入力ストリームであるときの入力フォーマッティングブロックを示す。
【００７９】
図２に示した入力フォーマッティングブロックは、図１を参照して説明した入力フォーマッティングブロック１０００の実施例に該当する。
【００８０】
物理層への入力は、一つ又は多数のデータストリームで構成することができる。各データストリームは一つのＤＰによって伝達される。モード適応モジュールは、入り込むデータストリームをベースバンドフレーム（ＢＢＦ）のデータフィールドにスライスする。システムは、３つのタイプの入力データストリーム、すなわち、ＭＰＥＧ２−ＴＳ、インターネットプロトコル（ＩＰ）及びＧＳ（ｇｅｎｅｒｉｃ  ｓｔｒｅａｍ）をサポートする。ＭＰＥＧ２−ＴＳは、固定長さ（１８８バイト）パケットで特性化され、第１バイトはシンク（ｓｙｎｃ）バイト（０ｘ４７）である。ＩＰストリームは、ＩＰパケットヘッダ内でシグナルされる可変長さＩＰデータグラムパケットで構成される。システムは、ＩＰストリームのためのＩＰｖ４及びＩＰｖ６をサポートする。ＧＳは、カプセル化パケットヘッダ内でシグナルされる可変長さパケット又は固定長さパケットで構成することができる。
【００８１】
（ａ）は、信号ＤＰのためのモード適応ブロック２０００及びストリーム適応ブロック２０１０を示し、（ｂ）は、ＰＬＳ信号を生成して処理するＰＬＳ生成ブロック２０２０及びＰＬＳスクランブラ２０３０を示す。以下では、各ブロックの動作を説明する。
【００８２】
入力ストリームスプリッタは、入力ＴＳ、ＩＰ、ＧＳストリームを多数のサービス又はサービスコンポーネント（オーディオ、ビデオなど）ストリームに分離する。モード適応モジュール２０１０は、ＣＲＣエンコーダ、ＢＢ（ｂａｓｅｂａｎｄ）フレームスライサ及びＢＢフレームヘッダ挿入ブロックで構成される。
【００８３】
ＣＲＣエンコーダは、ユーザパケット（ＵＰ）レベル、すなわち、ＣＲＣ−８、ＣＲＣ−１６及びＣＲＣ−３２で誤り訂正のための３つのタイプのＣＲＣエンコーディングを提供する。計算されたＣＲＣバイトはＵＰの後に添付される。ＣＲＣ−８はＴＳストリームに使用され、ＣＲＣ−３２はＩＰストリームに使用される。ＧＳストリームがＣＲＣエンコーディングを提供しない場合、提案されたＣＲＣエンコーディングが適用されなければならない。
【００８４】
ＢＢフレームスライサは、入力を内部論理ビットフォーマットにマップする。最初に受信されたビットはＭＢＳであると定義される。ＢＢフレームスライサは、利用可能なデータフィールド容量と同一の多数の入力ビットを割り当てる。ＢＢＦペイロードと同一の多数の入力ビットを割り当てるために、ＵＰパケットストリームはＢＢＦのデータフィールドに合わせてスライスされる。
【００８５】
ＢＢフレームヘッダ挿入ブロックは、２バイトの固定長さＢＢＦヘッダをＢＢフレームの前に挿入することができる。ＢＢＦヘッダは、ＳＴＵＦＦＩ（１ビット）、ＳＹＮＣＤ（１３ビット）及びＲＦＵ（２ビット）で構成される。固定２バイトＢＢＦヘッダに加えて、ＢＢＦは、２バイトＢＢＦヘッダの端に拡張フィールド（１バイト又は３バイト）を有することができる。
【００８６】
ストリーム適応ブロック２０１０は、スタッフィング（ｓｔｕｆｆｉｎｇ）挿入ブロック及びＢＢスクランブラで構成される。スタッフィング挿入ブロックは、スタッフィングフィールドをＢＢフレームのペイロードに挿入することができる。ストリーム適応への入力データがＢＢフレームを充填するのに十分である場合、ＳＴＵＦＦＩは「０」に設定され、ＢＢＦはスタッフィングフィールドを有さない。そうでない場合、ＳＴＵＦＦＩが「１」に設定され、スタッフィングフィールドがＢＢＦヘッダの直後に挿入される。スタッフィングフィールドは、２バイトのスタッフィングフィールドヘッダ及び可変サイズのスタッフィングデータを含む。
【００８７】
ＢＢスクランブラは、エネルギー分散（ｅｎｅｒｇｙ  ｄｉｓｐｅｒｓａｌ）のために完全なＢＢＦをスクランブルする。スクランブリングシーケンスはＢＢＦと同時に発生する。スクランブリングシーケンスは、フィードバックされたシフトレジスタによって生成される。
【００８８】
ＰＬＳ生成ブロック２０２０は、物理層シグナリング（ＰＬＳ）データを生成することができる。ＰＬＳは、受信機に物理層ＤＰにアクセスする手段を提供する。ＰＬＳデータは、ＰＬＳ１データ及びＰＬＳ２データで構成される。
【００８９】
ＰＬＳ１データは、固定サイズ、コーディング及び変調を有するフレーム内のＦＳＳシンボルで伝達されるＰＬＳデータの第１セットであって、ＰＬＳ２データをデコードするのに必要なパラメータのみならず、システムに関する基本情報を伝達する。ＰＬＳ１データは、ＰＬＳ２データの受信及びデコーディングを可能にするのに要求されるパラメータを含む基本送信パラメータを提供する。また、ＰＬＳ１データは、フレームグループのデュレーションの間に一定に維持される。
【００９０】
ＰＬＳ２データは、ＦＳＳシンボルで送信されるＰＬＳデータの第２セットであって、システム及びＤＰに対するより詳細なＰＬＳデータを伝達する。ＰＬＳ２は、受信機に十分なデータを提供し、所望のＤＰをデコードするパラメータを含む。また、ＰＬＳ２シグナリングは、２つのタイプのパラメータ、すなわち、ＰＬＳ２静的データ（ＰＬＳ２−ＳＴＡＴデータ）及びＰＬＳ２動的データ（ＰＬＳ２−ＤＹＮデータ）で構成される。ＰＬＳ２静的データは、フレームグループのデュレーションの間に静的に残っているＰＬＳ２データであり、ＰＬＳ２動的データは、フレーム別に動的に変わり得るＰＬＳ２データである。
【００９１】
ＰＬＳデータの細部事項については後で説明する。
【００９２】
ＰＬＳスクランブラ２０３０は、エネルギー分散のために生成されたＰＬＳデータをスクランブルすることができる。
【００９３】
上述したブロックは、省略したり、類似又は同一の機能を有するブロックに取り替えることができる。
【００９４】
図３は、本発明の他の実施例に係る入力フォーマッティングブロックを示す図である。
【００９５】
図３に示した入力フォーマッティングブロックは、図１を参照して説明した入力フォーマッティングブロック１０００の実施例に該当する。
【００９６】
図３は、入力信号が多数の入力ストリームに対応するときの入力フォーマッティングブロックのモード適応ブロックを示す。
【００９７】
多数の入力ストリームを処理する入力フォーマッティングブロックのモード適応ブロックは、独立的に多数の入力ストリームを処理することができる。
【００９８】
図３を参照すると、多数の入力ストリームをそれぞれ処理するモード適応ブロックは、入力ストリームスプリッタ３０００、入力ストリーム同期化器３０１０、補償遅延ブロック３０２０、ヌル（ｎｕｌｌ）パケット削除ブロック３０３０、ヘッド圧縮ブロック３０４０、ＣＲＣエンコーダ３０５０、ＢＢフレームスライサ３０６０及びＢＢヘッダ挿入ブロック３０７０を含むことができる。以下では、モード適応ブロックの各ブロックを説明する。
【００９９】
ＣＲＣエンコーダ３０５０、ＢＢフレームスライサ３０６０及びＢＢヘッダ挿入ブロック３０７０の動作は、図２を参照して説明したＣＲＣエンコーダ、ＢＢフレームスライサ及びＢＢヘッダ挿入ブロックに対応するので、それに対する説明は省略する。
【０１００】
入力ストリームスプリッタ３０００は、入力ＴＳ、ＩＰ  ＧＳストリームを多数のサービス又はサービスコンポーネント（オーディオ、ビデオなど）ストリームに分離することができる。
【０１０１】
入力ストリーム同期化器３０１０はＩＳＳＹと称することができる。ＩＳＳＹは、任意の入力データフォーマットに対する一定のエンド−ツー−エンド送信遅延及びＣＢＲ（ｃｏｎｓｔａｎｔ  ｂｉｔ  ｒａｔｅ）を保証する適切な手段を提供することができる。ＩＳＳＹは、常にＴＳを伝達する多数のＤＰの場合に使用され、選択的に、ＧＳストリームを伝達するＤＰに使用される。
【０１０２】
補償遅延ブロック３０２０は、ＩＳＳＹ情報の挿入後に分離されたＴＳパケットストリームを遅延させ、受信機内の追加のメモリを要求せずにＴＳパケット再結合メカニズムを許容することができる。
【０１０３】
ヌルパケット削除ブロック３０３０は、ＴＳ入力ストリームケースにのみ使用される。任意のＴＳ入力ストリーム又は分離されたＴＳストリームは、ＣＢＲ  ＴＳストリームにＶＢＲ（ｖａｒｉａｂｌｅ  ｂｉｔ−ｒａｔｅ）サービスを収容するために存在する多数のヌルパケットを有することができる。この場合、不要な送信オーバーヘッドを避けるために、ヌルパケットが識別され、送信されない。受信機において、除去されたヌルパケットは、送信時に挿入されたＤＮＰ（ｄｅｌｅｔｅｄ  ｎｕｌｌ−ｐａｃｋｅｔ）カウンタを参照し、本来にあった正確な場所に再挿入され、一定のビットレートを保証し、タイムスタンプ（ＰＣＲ）アップデートに対する必要性を避けることができる。
【０１０４】
ヘッド圧縮ブロック３０４０は、パケットヘッダ圧縮を提供し、ＴＳ又はＩＰ入力ストリームに対する送信効率を増加させることができる。受信機がヘッダの所定部分に対する先験的情報（ａ  ｐｒｉｏｒｉ  ｉｎｆｏｒｍａｔｉｏｎ）を有し得るので、この既知の情報は送信機で削除され得る。
【０１０５】
送信ストリームに対して、受信機は、シンク−バイト構成（０ｘ４７）及びパケット長さ（１８８バイト）に関する先験的情報を有する。入力ＴＳストリームが一つのＰＩＤを有するコンテンツを伝達すると、すなわち、一つのサービスコンポーネント（ビデオ、オーディオなど）又はサービスサブコンポーネント（ＳＶＣベース層、ＳＶＣインヘンスメント層、ＭＶＣベースビュー又はＭＶＣ従属ビュー）に対してのみ、ＴＳパケットヘッダ圧縮を（選択的に）送信ストリームに適用することができる。入力ストリームがＩＰストリームであると、ＩＰパケットヘッダ圧縮が選択的に使用される。上述したブロックは、省略したり、類似又は同一の機能を有するブロックに取り替えることができる。
【０１０６】
図４は、本発明の他の実施例に係る入力フォーマッティングブロックを示す図である。
【０１０７】
図４に示した入力フォーマッティングブロックは、図１を参照して説明した入力フォーマッティングブロック１０００の実施例に該当する。
【０１０８】
図４は、入力信号が多数の入力ストリームに対応するときの入力フォーマッティングモジュールのストリーム適応ブロックを示す。
【０１０９】
図４を参照すると、多数の入力ストリームをそれぞれ処理するモード適応ブロックは、スケジューラ４０００、１フレーム遅延ブロック４０１０、スタッフィング挿入ブロック４０２０、帯域内（ｉｎ−ｂａｎｄ）シグナリング４０３０、ＢＢフレームスクランブラ４０４０、ＰＬＳ生成ブロック４０５０及びＰＬＳスクランブラ４０６０を含むことができる。以下では、ストリーム適応ブロックのそれぞれのブロックを説明する。
【０１１０】
スタッフィング挿入ブロック４０２０、ＢＢフレームスクランブラ４０４０、ＰＬＳ生成ブロック４０５０及びＰＬＳスクランブラ４０６０の動作は、図２を参照して説明したスタッフィング挿入ブロック、ＢＢスクランブラ、ＰＬＳ生成ブロック及びＰＬＳスクランブラに対応するので、それに対する説明は省略する。
【０１１１】
スケジューラ４０００は、それぞれのＤＰのＦＥＣＢＬＯＣＫの量から全体のフレームにわたった全体のセル割り当てを決定することができる。ＰＬＳ、ＥＡＣ及びＦＩＣに対する割り当てを含めて、スケジューラはＰＬＳ２−ＤＹＮデータの値を生成し、これは、フレームのＦＳＳ内の帯域内シグナリング又はＰＬＳセルとして送信される。ＦＥＣＢＬＯＣＫ、ＥＡＣ及びＦＩＣの細部事項については後で説明する。
【０１１２】
１フレーム遅延ブロック４０１０は、入力データを１送信フレームだけ遅延させ、次のフレームに関するスケジューリング情報を、ＤＰに挿入される帯域内シグナリング情報に対する現在のフレームを通じて送信させることができる。
【０１１３】
帯域内シグナリング４０３０は、ＰＬＳ２データの遅延されていない部分をフレームのＤＰに挿入することができる。
【０１１４】
上述したブロックは、省略したり、類似又は同一の機能を有するブロックに取り替えることができる。
【０１１５】
図５は、本発明の実施例に係るＢＩＣＭブロックを示す図である。
【０１１６】
図５に示したＢＩＣＭブロックは、図１を参照して説明したＢＩＣＭブロック１０１０の実施例に該当する。
【０１１７】
上述したように、本発明の実施例によって未来の放送サービスのための放送信号を送信する装置は、地上波放送サービス、モバイル放送サービス、ＵＨＤＴＶサービスなどを提供することができる。
【０１１８】
ＱｏＳは、本発明の実施例によって未来の放送サービスのための放送信号を送信する装置によって提供されるサービスの特性に依存するので、各サービスに対応するデータは、異なる方式を通じて処理される必要がある。よって、本発明の実施例に係るＢＩＣＭブロックは、ＳＩＳＯ、ＭＩＳＯ及びＭＩＭＯ方式をデータ経路にそれぞれ対応するデータパイプに独立的に適用することによって、それに入力されたＤＰを独立的に処理することができる。結果的に、本発明の実施例によって未来の放送サービスのための放送信号を送信する装置は、それぞれのＤＰを通じて送信されるそれぞれのサービス又はサービスコンポーネントに対するＱｏＳを制御することができる。
【０１１９】
（ａ）は、ベースプロファイル及びハンドヘルドプロファイルによって共有されたＢＩＣＭブロックを示し、（ｂ）は、アドバンスドプロファイルのＢＩＣＭブロックを示す。
【０１２０】
ベースプロファイル及びハンドヘルドプロファイルによって共有されたＢＩＣＭブロック及びアドバンスドプロファイルによって共有されたＢＩＣＭブロックは、各ＤＰを処理する複数の処理ブロックを含むことができる。
【０１２１】
以下では、ベースプロファイル及びハンドヘルドプロファイルのためのＢＩＣＭブロック、及びアドバンスドプロファイルのためのＢＩＣＭブロックのそれぞれの処理ブロックを説明する。
【０１２２】
ベースプロファイル及びハンドヘルドプロファイルのためのＢＩＣＭブロックの処理ブロック５０００は、データＦＥＣエンコーダ５０１０、ビットインタリーバ５０２０、星状マッパ５０３０、ＳＳＤ（ｓｉｇｎａｌ  ｓｐａｃｅ  ｄｉｖｅｒｓｉｔｙ）エンコーディングブロック５０４０及び時間インタリーバ５０５０を含むことができる。
【０１２３】
データＦＥＣエンコーダ５０１０は、入力ＢＢＦに対してＦＥＣエンコーディングを行い、アウターコーディング（ＢＣＨ）及びインナーコーディング（ＬＤＰＣ）を用いてＦＥＣＢＬＯＣＫ手続を生成することができる。アウターコーディング（ＢＣＨ）は選択的なコーディング方法である。データＦＥＣエンコーダ５０１０の動作の細部事項については後で説明する。
【０１２４】
ビットインタリーバ５０２０は、データＦＥＣＴエンコーダ５０１０の出力をインタリーブし、効率的に具現可能な構造を提供しながらＬＤＰＣコード及び変調方式の組み合わせで最適化された性能を達成することができる。ビットインタリーバ５０２０の動作の細部事項については後で説明する。
【０１２５】
星状マッパ５０３０は、ＱＰＳＫ、ＱＡＭ−１６、不均一ＱＡＭ（ＮＵＱ−６４、ＮＵＱ−２５６、ＮＵＱ−１０２４）又は不均一星状（ＮＵＣ−１６、ＮＵＣ−６４、ＮＵＣ−２５６、ＮＵＣ−１０２４）を用いてベース及びハンドヘルドプロファイル内のビットインタリーバ５０２０からの各セルワード及びアドバンスドプロファイル内のセル−ワードデマルチプレクサ５０１０−１からのセルワードを変調し、電力正規化星状ポイントを提供することができる。この星状マッピングはＤＰに対してのみ適用される。ＱＡＭ−１６及びＮＵＱが方形（ｓｑｕａｒｅ  ｓｈａｐｅｄ）であるが、ＮＵＣは任意の形状を有する。それぞれの星状が９０度の任意の倍数で回転すると、回転した星状は正確に本来の星状と重畳する。この「回転−感覚（ｒｏｔａｔｉｏｎ−ｓｅｎｓｅ）対称特性は、実数成分及び虚数成分の平均電力及び容量を互いに同一にする。ＮＵＱ及びＮＵＣは、各コードレートに対して特別に定義され、使用される特定の一つがＰＬＳ２データで提出されたパラメータ（ＤＰ_ＭＯＤ）によってシグナルされる。
【０１２６】
ＳＳＤエンコーディングブロック５０４０は、２（２Ｄ）、３（３Ｄ）及び４（４Ｄ）次元でセルをプリコードし、異なるフェーディング条件下で受信ロバスト性を増加させることができる。
【０１２７】
時間インタリーバ５０５０はＤＰレベルで動作し得る。時間インタリービング（ＴＩ）のパラメータは、各ＤＰに対して異なる形に設定することができる。時間インタリーバ５０５０の動作の細部事項については後で説明する。
【０１２８】
アドバンスドプロファイルのためのＢＩＣＭブロックの処理ブロック５０００−１は、データＦＥＣエンコーダ、ビットインタリーバ、星状マッパ及び時間インタリーバを含むことができる。
【０１２９】
しかし、処理ブロック５０００−１は処理ブロック５０００と区別され、セル−ワードデマルチプレクサ５０１０−１及びＭＩＭＯエンコーディングブロック５０２０−１をさらに含む。
【０１３０】
また、処理ブロック５０００−１のデータＦＥＣエンコーダ、ビットインタリーバ、星状マッパ及び時間インタリーバの動作は、上述したデータＦＥＣエンコーダ５０１０、ビットインタリーバ５０２０、星状マッパ５０３０及び時間インタリーバ５０５０に対応するので、それに対する説明は省略する。
【０１３１】
セル−ワードデマルチプレクサ５０１０−１は、アドバンスドプロファイルのＤＰに使用され、単一セル−ワードストリームをＭＩＭＯ処理のためのデュアルセル−ワードストリームに分離する。セル−ワードデマルチプレクサ５０１０−１の動作の細部事項については後で説明する。
【０１３２】
ＭＩＭＯエンコーディングブロック５０２０−１は、ＭＩＭＯエンコーディング方式を用いてセル−ワードデマルチプレクサ５０１０−１の出力を処理することができる。ＭＩＭＯエンコーディング方式は、放送信号の送信のために最適化された。ＭＩＭＯ技術は、容量を増加させる優れた方式であるが、チャネル特性に依存する。特に、ブロードキャスティングに対して、異なる信号伝播特性によって誘発された２個のアンテナ間の受信された信号電力の差又はチャネルの強いＬＯＳ成分は、ＭＩＭＯから容量利得を得ることを困難にし得る。提案されたＭＩＭＯエンコーディング方式は、ＭＩＭＯ出力信号のうち一つの回転基盤プリコーディング及び位相ランダム化を用いてこの問題を克服する。
【０１３３】
ＭＩＭＯエンコーディングは、送信機及び受信機で少なくとも２個のアンテナを必要とする２ｘ２  ＭＩＭＯシステムを目的とすることができる。この提案において、２個のＭＩＭＯエンコーディングモード、すなわち、ＦＲ−ＳＭ（ｆｕｌｌ−ｒａｔｅ  ｓｐａｔｉａｌ  ｍｕｌｔｉｐｌｅｘｉｎｇ）及びＦＲＦＤ−ＳＭ（ｆｕｌｌ−ｒａｔｅ  ｆｕｌｌ−ｄｉｖｅｒｓｉｔｙ  ｓｐａｔｉａｌ  ｍｕｌｔｉｐｌｅｘｉｎｇ）が定義される。ＦＲ−ＳＭエンコーディングは、受信機側で比較的小さい複雑度の増加と共に容量の増加を提供するが、ＦＲＦＤ−ＳＭエンコーディングは、受信機側で大きい複雑度の増加と共に、容量の増加及び追加の多様性利得を提供する。提案されたＭＩＭＯエンコーディング方式は、アンテナ極性構成に対する制限を有さない。
【０１３４】
ＭＩＭＯ処理は、アドバンスドプロファイルフレームのために要求することができ、これは、アドバンスドプロファイルフレーム内の全てのＤＰがＭＩＭＯエンコーダによって処理されることを意味する。ＭＩＭＯ処理はＤＰレベルで適用することができる。星状マッパ出力（ｃｏｎｓｔｅｌｌａｔｉｏｎ  ｍａｐｐｅｒ  ｏｕｔｐｕｔ）（ＮＵＱ）のペア（ｅ1,i及びｅ2,i）は、ＭＩＭＯエンコーダの入力に供給することができる。ＭＩＭＯエンコーダ出力のペア（ｇ1,i及びｇ2,i）は、それぞれのＴＸアンテナのＯＦＤＭシンボル（ｌ）及び同一のキャリア（ｋ）によって送信され得る。
【０１３５】
上述したブロックは、省略したり、類似又は同一の機能を有するブロックに取り替えることができる。
【０１３６】
図６は、本発明の他の実施例に係るＢＩＣＭブロックを示す図である。
【０１３７】
図６に示したＢＩＣＭブロックは、図１を参照して説明したＢＩＣＭブロック１０１０の実施例に該当する。
【０１３８】
図６は、物理層シグナリング（ＰＬＳ）、非常境界チャネル（ＥＡＣ）及び高速情報チャネル（ＦＩＣ）の保護のためのＢＩＣＭブロックを示す。ＥＡＣは、ＥＡＳ情報を伝達するフレームの一部であって、ＦＩＣは、サービスと該当ベースＤＰとの間のマッピング情報を伝達するフレーム内の論理チャネルである。ＥＡＣ及びＦＩＣの細部事項については後で説明する。
【０１３９】
図６を参照すると、ＰＬＳ、ＥＡＣ及びＦＩＣの保護のためのＢＩＣＭブロックは、ＰＬＳ  ＦＥＣエンコーダ６０００、ビットインタリーバ６０１０、星状マッパ６０２０を含むことができる。
【０１４０】
また、ＰＬＳ  ＦＥＣエンコーダ６０００は、スクランブラ、ＢＣＨエンコーディング／ゼロ挿入ブロック、ＬＤＰＣエンコーディングブロック及びＬＤＰＣパリティパンクチャリングブロックを含むことができる。以下では、ＢＩＣＭブロックの各ブロックを説明する。
【０１４１】
ＰＬＳ  ＦＥＣエンコーダ６０００は、スクランブルされたＰＬＳ  １／２データ、ＥＡＣ及びＦＩＣセクションをエンコードすることができる。
【０１４２】
スクランブラは、ＢＣＨエンコーディング及び短縮及びパンクチャされたＬＤＰＣエンコーディング前にＰＬＳ１データ及びＰＬＳ２データをスクランブルすることができる。
【０１４３】
ＢＣＨエンコーディング／ゼロ挿入ブロックは、ＰＬＳ保護のために短縮されたＢＣＨコードを用いてスクランブルされたＰＬＳ  １／２データに対してアウターエンコーディングを行い、ＢＣＨエンコーディング後にゼロビットを挿入することができる。ＰＬＳ１データに対してのみ、ＬＤＰＣエンコーディング前にゼロ挿入の出力ビットがパーミュート（ｐｅｒｍｕｔｅ）され得る。
【０１４４】
ＬＤＰＣエンコーディングブロックは、ＬＤＰＣコードを用いてＢＣＨエンコーディング／ゼロ挿入ブロックの出力をエンコードすることができる。完全なコーディングブロック（Ｃldpc）を生成するために、パリティビット（Ｐldpc）がそれぞれのゼロ挿入ＰＬＳ情報ブロック（Ｉldpc）から組織的にエンコードされ、その後に添付される。
【０１４５】
【数１】
0006466471.tif 000005
【０１４６】
ＰＬＳ１及びＰＬＳ２に対するＬＤＰＣコードパラメータは、次の表４の通りである。
【０１４７】
【表４】
0006466471.tif 000006
【０１４８】
ＬＤＰＣパリティパンクチャリングブロックは、ＰＬＳ１データ及びＰＬＳ２データに対してパンクチャリングを行うことができる。
【０１４９】
ＰＬＳ１データ保護に短縮が適用されると、任意のＬＤＰＣパリティビットは、ＬＤＰＣエンコーディング後にパンクチャされる。また、ＰＬＳ２データの保護のために、ＰＬＳ２のＬＤＰＣパリティビットはＬＤＰＣエンコーディング後にパンクチャされる。これらパンクチャされたビットは送信されない。
【０１５０】
ビットインタリーバ６０１０は、それぞれ短縮及びパンクチャされたＰＬＳ１データ及びＰＬＳ２データをインタリーブする。
【０１５１】
星状マッパ６０２０は、ビットインタリーブされたＰＬＳ１データ及びＰＬＳ２データを星状にマップすることができる。
【０１５２】
上述したブロックは、省略したり、類似又は同一の機能を有するブロックに取り替えることができる。
【０１５３】
図７は、本発明の一実施例に係るフレームビルディングブロックを示す図である。
【０１５４】
図７に示したフレームビルディングブロックは、図１を参照して説明したフレームビルディングブロック１０２０の実施例に該当する。
【０１５５】
図７を参照すると、フレームビルディングブロックは、遅延補償ブロック７０００、セルマッパ７０１０及び周波数インタリーバ７０２０を含むことができる。以下では、フレームビルディングブロックのそれぞれのブロックを説明する。
【０１５６】
遅延補償ブロック７０００は、データパイプと対応ＰＬＳデータとの間のタイミングを調節し、送信端で時間が共に合わせられるように保証することができる。ＰＬＳデータは、入力フォーマッティングブロック及びＢＩＣＭブロックによって誘発されたデータパイプの遅延を処理することによって、データパイプと同一の量だけ遅延される。ＢＩＣＭブロックの遅延は、主に時間インタリーバ５０５０による。帯域内シグナリングデータは、次のＴＩグループの情報を伝達し、シグナルされるＤＰより一つのフレームだけ速く伝達される。よって、遅延補償ブロックは、帯域内シグナリングデータを遅延させる。
【０１５７】
セルマッパ７０１０は、ＰＬＳ、ＥＡＣ、ＦＩＣ、ＤＰ、補助ストリーム及びダミーセルをフレーム内のＯＦＤＭシンボルのアクティブキャリアにマップすることができる。セルマッパ７０１０の基本機能は、もしあれば、ＤＰ、ＰＬＳセル及びＥＡＣ／ＦＩＣセルのそれぞれに対してＴＩによって生成されたデータセルをフレーム内のＯＦＤＭシンボルのそれぞれに対応するアクティブＯＦＤＭセルのアレイにマップすることである。サービスシグナリングデータ（ＰＳＩ（ｐｒｏｇｒａｍ  ｓｐｅｃｉｆｉｃ  ｉｎｆｏｒｍａｔｉｏｎ）／ＳＩ））は、データパイプによって個別的に集めて送信することができる。セルマッパは、スケジューラによって生成された動的情報及びフレーム構造の構成によって動作する。フレームの細部事項については後で説明する。
【０１５８】
周波数インタリーバ７０２０は、セルマッパ７０１０から受信されたデータセルをランダムにインタリーブし、周波数多様性を提供することができる。また、周波数インタリーバ７０２０は、異なるインタリービングシード（ｉｎｔｅｒｌｅａｖｉｎｇ−ｓｅｅｄ）順序を用いて２個の順次的なＯＦＤＭシンボルで構成されるＯＦＤＭシンボルペアに対して動作し、単一フレーム内の最大のインタリービング利得を得ることができる。周波数インタリーバ７０２０の動作の細部事項については後で説明する。
【０１５９】
上述したブロックは、省略したり、類似又は同一の機能を有するブロックに取り替えることができる。
【０１６０】
図８は、本発明の実施例に係るＯＦＤＭ生成ブロックを示す図である。
【０１６１】
図８に示したＯＦＤＭ生成ブロックは、図１を参照して説明したＯＦＤＭ生成ブロック１０３０の実施例に該当する。
【０１６２】
ＯＦＤＭ生成ブロックは、フレームビルディングブロックによって生成されたセルによってＯＦＤＭキャリアを変調し、パイロットを挿入し、送信される時間領域信号を生成する。また、このブロックは、保護区間を順次挿入し、ＰＡＰＲ（ｐｅａｋ−ｔｏ−ａｖｅｒａｇｅ  ｐｏｗｅｒ  ｒａｔｉｏ）減少処理を適用して最終ＲＦ信号を生成する。
【０１６３】
図８を参照すると、フレームビルディングブロックは、パイロット及び予約トーン挿入ブロック８０００、２Ｄ−ｅＳＦＮエンコーディングブロック８０１０、ＩＦＦＴ（ｉｎｖｅｒｓｅ  ｆａｓｔ  Ｆｏｕｒｉｅｒ  ｔｒａｎｓｆｏｒｍ）ブロック８０２０、ＰＡＰＲ減少ブロック８０３０、保護区間挿入ブロック８０４０、プリアンブル挿入ブロック８０５０、他のシステム挿入ブロック８０６０及びＤＡＣブロック８０７０を含むことができる。以下では、フレームビルディングブロックのそれぞれのブロックを説明する。
【０１６４】
パイロット及び予約トーン挿入ブロック８０００は、パイロット及び予約トーンを挿入することができる。
【０１６５】
ＯＦＤＭシンボル内の多様なセルは、パイロットとして知られた基準情報で変調され、パイロットは、受信機で先験的に知られた送信値を有する。パイロットセルの情報は、分散されたパイロット、反復パイロット（ｃｏｎｔｉｎｕａｌ  ｐｉｌｏｔ）、エッジパイロット、ＦＳＳ（ｆｒａｍｅ  ｓｉｇｎａｌｉｎｇ  ｓｙｍｂｏｌ）パイロット及びＦＥＳ（ｆｒａｍｅ  ｅｄｇｅ  ｓｙｍｂｏｌ）パイロットで構成される。それぞれのパイロットは、パイロットタイプ及びパイロットパターンによって特定のブースティング電力レベルで送信される。パイロット情報の値は、任意の与えられたシンボル上のそれぞれの送信されたキャリアに対して一連の値である基準シーケンスから導出される。パイロットは、フレーム同期化、周波数同期化、時間同期化、チャネル推定及び送信モード識別に使用することができ、また、位相雑音をフォローする（ｆｏｌｌｏｗｉｎｇ）のに使用することができる。
【０１６６】
基準シーケンスから取得された基準情報は、フレームのプリアンブル、ＦＳＳ及びＦＥＳを除いた全てのシンボルで分散されたパイロットセルで送信される。反復パイロットは、フレームの全てのシンボルに挿入される。反復パイロットの数と位置は、ＦＦＴサイズ及び分散されたパイロットパターンに依存する。エッジキャリアは、プリアンブルシンボルを除いた全てのシンボル内のエッジパイロットである。これらは、スペクトルのエッジまで周波数補間を許容するために挿入される。ＦＳＳパイロットはＦＳＳに挿入され、ＦＥＳパイロットはＦＥＳに挿入される。これらは、フレームのエッジまで時間補間を許容するために挿入される。
【０１６７】
本発明の実施例に係るシステムは、ＳＦＮネットワークをサポートし、分散型ＭＩＳＯ方式は、選択的に非常にロバストな送信モードをサポートするのに使用される。２Ｄ−ｅＳＦＮは、多数のＴＸアンテナを用いる分散型ＭＩＳＯ方式であって、それぞれのＴＸアンテナはＳＦＮネットワーク内の異なる送信側に配置される。
【０１６８】
２Ｄ−ｅＳＦＮエンコーディングブロック８０１０は、ＳＦＮ構成で時間及び周波数多様性を生成するために２Ｄ−ｅＳＦＮ処理を行い、多数の送信機から送信された信号の位相を歪曲することができる。そのため、長い時間の間の低いフラットフェーディング又は深いフェーディングによるバーストエラーを緩和することができる。
【０１６９】
ＩＦＦＴブロック８０２０は、ＯＦＤＭ変調方式を用いて２Ｄ−ｅＳＦＮエンコーディングブロック８０１０からの出力を変調することができる。パイロットとして（又は予約トーンとして）指定されていないデータシンボル内の任意のセルは、周波数インタリーバからのデータセルのうち一つを伝達する。セルはＯＦＤＭキャリアにマップされる。
【０１７０】
ＰＡＰＲ減少ブロック８０３０は、時間領域内の多様なＰＡＰＲ減少アルゴリズムを用いて入力信号に対するＰＡＰＲ減少を行うことができる。
【０１７１】
保護区間挿入ブロック８０４０は保護区間を挿入することができ、プリアンブル挿入ブロック８０５０は信号の前にプリアンブルを挿入することができる。プリアンブルの構造の細部事項については後で説明する。
【０１７２】
他のシステム挿入ブロック８０６０は、時間領域で複数の放送送受信システムの信号をマルチプレクスし、放送サービスを提供する２個以上の異なる放送送信／受信システムのデータが同一のＲＦ信号帯域幅で同時に送信され得る。この場合、２個以上の異なる放送送受信システムは、異なる放送サービスを提供するシステムを称する。異なる放送サービスは、地上波放送サービス、モバイル放送サービスなどを称する。それぞれの放送サービスと関連するデータは、異なるフレームを通じて送信され得る。
【０１７３】
ＤＡＣブロック８０７０は、入力デジタル信号をアナログ信号に変換し、アナログ信号を出力することができる。ＤＡＣブロック８０７０から出力された信号は、物理層プロファイルによって多数の出力アンテナを介して送信され得る。本発明の実施例に係るＴＸアンテナは、垂直又は水平極性（ｐｏｌａｒｉｔｙ）を有することができる。
【０１７４】
上述したブロックは、省略したり、類似又は同一の機能を有するブロックに取り替えることができる。
【０１７５】
図９は、本発明の実施例によって未来の放送サービスのための放送信号を受信する装置の構造を示す図である。
【０１７６】
本発明の実施例によって未来の放送サービスのための放送信号を受信する装置は、図１を参照して説明した未来の放送サービスのために放送信号を送信する装置に対応し得る。
【０１７７】
本発明の実施例によって未来の放送サービスのための放送信号を受信する装置は、同期化及び復調モジュール９０００、フレームパーシングモジュール９０１０、デマッピング及びデコーディングモジュール９０２０、出力プロセッサ９０３０及びシグナリングデコーディングモジュール９０４０を含むことができる。以下では、放送信号を受信する装置の各モジュールの動作を説明する。
【０１７８】
同期化及び復調モジュール９０００は、ｍ個のＲｘアンテナを介して入力信号を受信し、放送信号を受信する装置に対応するシステムに対して信号検出及び同期化を行い、放送信号を送信する装置によって行われる手続の逆の手続に対応する復調を行うことができる。
【０１７９】
フレームパーシングモジュール９０１０は、入力信号フレームをパースし、ユーザによって選択されたサービスが送信されるデータを抽出することができる。放送信号を送信する装置がインタリービングを行うと、フレームパーシングモジュール９０１０は、インタリービングの逆の手続に対応するデインタリービングを行うことができる。この場合、抽出される必要がある信号及びデータの位置は、シグナリングデコーディングモジュール９０４０から出力されたデータをデコードし、放送信号を送信する装置によって生成されたシグナリング情報を回復することによって得ることができる。
【０１８０】
デマッピング及びデコーディングモジュール９０２０は、入力信号をビット領域データに変換した後、必要に応じてデインタリービングを行うことができる。デマッピング及びデコーディングモジュール９０２０は、送信効率のために適用されたマッピングに対してデマッピングを行い、デコーディングを通じて送信チャネルに対して生成された誤りを訂正することができる。この場合、デマッピング及びデコーディングモジュール９０２０は、シグナリングデコーディングモジュール９０４０から出力されたデータをデコードすることによって、デマッピング及びデコーディングに必要な送信パラメータを得ることができる。
【０１８１】
出力プロセッサ９０３０は、放送信号を送信し、送信効率を改善する装置によって適用される多様な圧縮／信号処理手続の逆の手続を行うことができる。この場合、出力プロセッサ９０３０は、シグナリングデコーディングモジュール９０４０から出力されたデータから必要な制御情報を得ることができる。出力プロセッサ８３００の出力は、放送信号を送信する装置に入力される信号に対応し、ＭＰＥＧ−ＴＳ、ＩＰストリーム（ｖ４又はｖ６）及び一般ストリームであり得る。
【０１８２】
シグナリングデコーディングモジュール９０４０は、同期化及び復調モジュール９０００によって復調された信号からＰＬＳ情報を得ることができる。上述したように、フレームパーシングモジュール９０１０、デマッピング及びデコーディングモジュール９０２０及び出力プロセッサ９０３０は、シグナリングデコーディングモジュール９０４０から出力されたデータを用いてその機能を実行することができる。
【０１８３】
図１０は、本発明の実施例に係るフレーム構造を示す図である。
【０１８４】
図１０は、スーパーフレーム内のフレームタイプ及びＦＲＵの例示的な構成を示す。（ａ）は、本発明の実施例に係るスーパーフレームを示し、（ｂ）は、本発明の実施例に係るＦＲＵ（ｆｒａｍｅ  ｒｅｐｅｔｉｔｉｏｎ  ｕｎｉｔ）を示し、（ｃ）は、ＦＲＵ内の可変ＰＨＹプロファイルのフレームを示し、（ｄ）はフレームの構造を示す。
【０１８５】
スーパーフレームは８個のＦＲＵで構成することができる。ＦＲＵは、フレームのＴＤＭのための基本マルチプレキシング単位であって、スーパーフレーム内で８回繰り返される。
【０１８６】
ＦＲＵ内の各フレームは、ＰＨＹプロファイル（ベース、ハンドヘルド、アドバンスド）及びＦＥＴのうち一つに属する。ＦＲＵ内のフレームの最大許容数は４であり、与えられたＰＨＹプロファイルは、ＦＲＵ（例えば、ベース、ハンドヘルド、アドバンスド）で０倍から４倍までの任意の回数だけ表れ得る。ＰＨＹプロファイルの定義は、必要であれば、プリアンブル内のＰＨＹ_ＰＲＯＦＩＬＥの予約値を用いて拡張することができる。
【０１８７】
ＦＥＴ部分は、含まれるならば、ＦＲＵの端に挿入される。ＦＥＴがＦＲＵに含まれると、スーパーフレームでＦＥＴの最小数は８である。ＦＥＴ部分が互いに隣接することは推薦されない。
【０１８８】
また、一つのフレームは、多数のＯＦＤＭシンボル及びプリアンブルに分離される。（ｄ）に示したように、フレームは、プリアンブル、一つ以上のフレームシグナリングシンボル（ＦＳＳ）、正常データシンボル及びフレームエッジシンボル（ＦＥＳ）を含む。
【０１８９】
プリアンブルは、高速フューチャーキャストＵＴＢシステム信号の検出が可能であり、信号の効率的な送受信のための基本送信パラメータのセットを提供する特殊シンボルである。プリアンブルの細部説明については後で説明する。
【０１９０】
ＦＳＳの主要目的はＰＬＳデータを伝達することにある。高速同期化及びチャネル推定、及びＰＬＳデータの高速デコーディングのために、ＦＳＳは、正常データシンボルより密集したパイロットパターンを有する。ＦＥＳは、正確にＦＳＳと同一のパイロットを有し、これは、ＦＥＳの直前のシンボルに対して外挿せず、ＦＥＳ内の周波数専用補間及び時間補間を可能にする。
【０１９１】
図１１は、本発明の実施例に係るフレームのシグナリング層構造を示す図である。
【０１９２】
図１１は、３個の主要部分、すなわち、プリアンブルシグナリングデータ１１０００、ＰＬＳ１データ１１０１０及びＰＬＳ２データ１１０２０に分離されたシグナリング層構造を示す。全てのフレームでプリアンブルシンボルによって伝達されるプリアンブルの目的は、そのフレームの送信タイプ及び基本送信パラメータを指示することにある。ＰＬＳ１は、受信機がＰＬＳ２データにアクセスし、ＰＬＳ２データをデコードするようにし、これは、関心のあるＤＰにアクセスするパラメータを含む。ＰＬＳ２は、全てのフレームで伝達され、２個の主要部分、すなわち、ＰＬＳ２−ＳＴＡＴデータ及びＰＬＳ２−ＤＹＮデータに分離される。ＰＬＳ２データの静的及び動的部分には、必要であればパディングが後に来る。
【０１９３】
図１２は、本発明の実施例に係るプリアンブルシグナリングデータを示す図である。
【０１９４】
プリアンブルシグナリングデータは、フレーム構造内で受信機がＰＬＳデータにアクセスし、ＤＰをトレースさせるのに必要な情報の２１ビットを伝達する。プリアンブルシグナリングの細部事項は次の通りである。
【０１９５】
ＰＨＹ_ＰＲＯＦＩＬＥ：この３ビットフィールドは、現在のフレームのＰＨＹプロファイルタイプを示す。異なるＰＨＹプロファイルタイプのマッピングは、以下の表５に与えられる。
【０１９６】
【表５】
0006466471.tif 000007
【０１９７】
ＦＦＴ_ＳＩＺＥ：この２ビットフィールドは、以下の表６に記載したように、フレームグループ内の現在のフレームのＦＦＴサイズを示す。
【０１９８】
【表６】
0006466471.tif 000008
【０１９９】
ＧＩ_ＦＲＡＣＴＩＯＮ：この３ビットフィールドは、以下の表７に記載したように、現在のスーパーフレーム内の保護区間分数（ｆｒａｃｔｉｏｎ）値を示す。
【０２００】
【表７】
0006466471.tif 000009
【０２０１】
ＥＡＣ_ＦＬＡＧ：この１ビットフィールドは、ＥＡＣが現在のフレームに提供されるか否かを示す。このフィールドが「１」に設定されると、ＥＡＳ（ｅｍｅｒｇｅｎｃｙ  ａｌｅｒｔ  ｓｅｒｖｉｃｅ）が現在のフレームで提供される。このフィールドが「０」に設定されると、ＥＡＳが現在のフレームで伝達されない。このフィールドは、スーパーフレーム内で動的にスイッチされ得る。
【０２０２】
ＰＩＬＯＴ_ＭＯＤＥ：この１ビットフィールドは、プロファイルモードが現在のフレームグループ内の現在のフレームに対してモバイルモードであるのか、それとも固定モードであるのかを指示する。このフィールドが「０」に設定されると、モバイルパイロットモードが使用される。フィールドが「１」に設定されると、固定パイロットモードが使用される。
【０２０３】
ＰＡＰＲ_ＦＬＡＧ：この１ビットフィールドは、ＰＡＰＲ減少が現在のフレームグループ内の現在のフレームに使用されるか否かを指示する。このフィールドが「１」に設定されると、ＰＡＰＲ減少にトーン予約（ｔｏｎｅ  ｒｅｓｅｒｖａｔｉｏｎ）が使用される。このフィールドが「０」に設定されると、ＰＡＰＲ減少が使用されない。
【０２０４】
ＦＲＵ_ＣＯＮＦＩＧＵＲＥ：この３ビットフィールドは、現在のスーパーフレーム内に存在するＦＲＵ（ｆｒａｍｅ  ｒｅｐｅｔｉｔｉｏｎ  ｕｎｉｔ）のＰＨＹプロファイルタイプ構成を示す。現在のスーパーフレームで伝達される全てのプロファイルタイプは、現在のスーパーフレーム内の全てのフレーム内のこのフィールドで識別される。３ビットフィールドは、以下の表８に示したように、各プロファイルに対する異なる定義を有する。
【０２０５】
【表８】
0006466471.tif 000010
【０２０６】
ＲＥＳＥＲＶＥＤ：この７ビットフィールドが未来の使用のために予約される。
【０２０７】
図１３は、本発明の実施例に係るＰＬＳ１データを示す図である。
【０２０８】
ＰＬＳ１データは、ＰＬＳ２の受信及びデコーディングを可能にするのに必要なパラメータを含む基本送信パラメータを提供する。上述したように、ＰＬＳ１データは、一つのフレームグループの全体のデュレーションの間に変更されない。ＰＬＳ１データのシグナリングフィールドの詳細な定義は次の通りである。
【０２０９】
ＰＲＥＡＭＢＬＥ_ＤＡＴＡ：この２０ビットフィールドは、ＥＡＣ_ＦＬＡＧを除いたプリアンブルシグナリングデータのコピーである。
【０２１０】
ＮＵＭ_ＦＲＡＭＥ_ＦＲＵ：この２ビットフィールドは、ＦＲＵ当たりのフレームの数を示す。
【０２１１】
ＰＡＹＬＯＡＤ_ＴＹＰＥ：この３ビットフィールドは、フレームグループで伝達されるペイロードデータのフォーマットを指示する。ＰＡＹＬＯＡＤ_ＴＹＰＥは、表９に示したようにシグナルされる。
【０２１２】
【表９】
0006466471.tif 000011
【０２１３】
ＮＵＭ_ＦＳＳ：この２ビットフィールドは、現在のフレーム内のＦＳＳシンボルの数を示す。
【０２１４】
ＳＹＳＴＥＭ_ＶＥＲＳＩＯＮ：この８ビットフィールドは、送信された信号フォーマットのバージョンを示す。ＳＹＳＴＥＭ_ＶＥＲＳＩＯＮは、２個の４ビットフィールド、すなわち、メジャーバージョン及びマイナーバージョンに分離される。
【０２１５】
メジャーバージョン：ＳＹＳＴＥＭ_ＶＥＲＳＩＯＮフィールドのＭＳＢ４ビットは、メジャーバージョン情報を示す。メジャーバージョンフィールドの変化は、非−下位−互換（ｎｏｎ−ｂａｃｋｗａｒｄ−ｃｏｍｐａｔｉｂｌｅ）変化を示す。デフォルト値は「００００」である。この標準に記載したバージョンにおいて、値は「００００」に設定される。
【０２１６】
マイナーバージョン：ＳＹＳＴＥＭ_ＶＥＲＳＩＯＮのＬＳＢ４ビットは、マイナーバージョン情報を示す。マイナーバージョンフィールドの変化は下位互換性である。
【０２１７】
ＣＥＬＬ_ＩＤ：これは、ＡＴＳＣネットワークで地理的なセルを固有に識別する１６ビットフィールドである。ＡＴＳＣセルカバレッジ領域は、フューチャーキャストＵＴＢシステムに使用される周波数の数に依存し、一つ以上の周波数で構成することができる。ＣＥＬＬ_ＩＤの値が知られていないか、特定されていない場合、このフィールドは「０」に設定される。
【０２１８】
ＮＥＴＷＯＲＫ_ＩＤ：これは、現在のＡＴＳＣネットワークを固有に識別する１６ビットフィールドである。
【０２１９】
ＳＹＳＴＥＭ_ＩＤ：この１６ビットフィールドは、ＡＴＳＣネットワーク内のフューチャーキャストＵＴＢシステムを固有に識別する。フューチャーキャストＵＴＢシステムは、入力が一つ以上の入力ストリーム（ＴＳ、ＩＰ、ＧＳ）であって、出力がＲＦ信号である地上波放送システムである。フューチャーキャストＵＴＢシステムは、もしあれば、一つ以上のＰＨＹプロファイル及びＦＥＴを伝達する。同一のフューチャーキャストＵＴＢシステムは、異なる入力ストリームを伝達することができ、異なる地理的領域で異なるＲＦ周波数を使用してローカルサービス挿入を許容する。フレーム構造及びスケジューリングは、一つの場所で制御され、フューチャーキャストＵＴＢシステム内で全ての送信に対して同一である。一つ以上のフューチャーキャストＵＴＢシステムは、全て同一の物理層構造及び構成を有することを意味する同一のＳＹＳＴＥＭ_ＩＤを有することができる。
【０２２０】
次のループは、各フレームタイプのＦＲＵ構成及び長さを指示するのに使用されるＦＲＵ_ＰＨＹ_ＰＲＯＦＩＬＥ、ＦＲＵ_ＦＲＡＭＥ_ＬＥＮＧＴＨ、ＦＲＵ_ＧＩ_ＦＲＡＣＴＩＯＮ及びＲＥＳＥＲＶＥＤで構成される。ループサイズは固定され、４個のＰＨＹプロファイル（ＦＥＴを含む）がＦＲＵ内でシグナルされる。ＮＵＭ_ＦＲＡＭＥ_ＦＲＵが４より小さいと、使用されないフィールドはゼロで充填される。
【０２２１】
ＦＲＵ_ＰＨＹ_ＰＲＯＦＩＬＥ：この３ビットフィールドは、連関したＦＲＵの（ｉ＋１）番目（ｉは、ループインデックスである）フレームのＰＨＹプロファイルタイプを示す。このフィールドは、表８に示したように、同一のシグナリングフォーマットを使用する。
【０２２２】
ＦＲＵ_ＦＲＡＭＥ_ＬＥＮＧＴＨ：この２ビットフィールドは、連関したＦＲＵの（ｉ＋１）番目のフレームの長さを示す。ＦＲＵ_ＧＩ_ＦＲＡＣＴＩＯＮと共にＦＲＵ_ＦＲＡＭＥ_ＬＥＮＧＴＨを用いて、フレームデュレーションの正確な値を得ることができる。
【０２２３】
ＦＲＵ_ＧＩ_ＦＲＡＣＴＩＯＮ：この３ビットフィールドは、連関したＦＲＵの（ｉ＋１）番目のフレームの保護区間分数値を示す。ＦＲＵ_ＧＩ_ＦＲＡＣＴＩＯＮは、表７によってシグナルされる。
【０２２４】
ＲＥＳＥＲＶＥＤ：この４ビットフィールドが未来の使用のために予約される。
【０２２５】
次のフィールドは、ＰＬＳ２データをデコードするパラメータを提供する。
【０２２６】
ＰＬＳ２_ＦＥＣ_ＴＹＰＥ：この２ビットフィールドは、ＰＬＳ２保護によって使用されるＦＥＣタイプを示す。ＦＥＣタイプは、表１０によってシグナルされる。ＬＤＰＣコードの細部事項については後で説明する。
【０２２７】
【表１０】
0006466471.tif 000012
【０２２８】
ＰＬＳ２_ＭＯＤ：この３ビットフィールドは、ＰＬＳ２によって使用される変調タイプを示す。変調タイプは、表１１によってシグナルされる。
【０２２９】
【表１１】
0006466471.tif 000013
【０２３０】
ＰＬＳ２_ＳＩＺＥ_ＣＥＬＬ：この１５ビットフィールドは、現在のフレームグループで伝達されるＰＬＳ２に対するフルコーディングブロック（ｆｕｌｌ  ｃｏｄｅｄ  ｂｌｏｃｋｓ）の集合（ｃｏｌｌｅｃｔｉｏｎ）のサイズ（ＱＡＭセルの数として特定される）（Ｃtotal_partial_block）を示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。
【０２３１】
ＰＬＳ２_ＳＴＡＴ_ＳＩＺＥ_ＢＩＴ：この１４ビットフィールドは、現在のフレームグループに対するＰＬＳ２−ＳＴＡＴのビットサイズを示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。
【０２３２】
ＰＬＳ２_ＤＹＮ_ＳＩＺＥ_ＢＩＴ：この１４ビットフィールドは、現在のフレームグループに対するＰＬＳ２−ＤＹＮのビットサイズを示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。
【０２３３】
ＰＬＳ２_ＲＥＰ_ＦＬＡＧ：この１ビットフラグは、現在のフレームグループでＰＬＳ２反復モードが使用されるか否かを示す。このフィールドが値「１」に設定されると、ＰＬＳ２反復モードが活性化される。このフィールドが値「０」に設定されると、ＰＬＳ２反復モードが非活性化される。
【０２３４】
ＰＬＳ２_ＲＥＰ_ＳＩＺＥ_ＣＥＬＬ：この１５ビットフィールドは、ＰＬＳ２反復が使用されるとき、現在のフレームグループの全てのフレームで伝達されるＰＬＳ２に対する部分コーディングブロック（ｐａｒｔｉａｌ  ｃｏｄｅｄ  ｂｌｏｃｋｓ）の集合（ｃｏｌｌｅｃｔｉｏｎ）のサイズ（ＱＡＭセルの数として特定される）（Ｃtotal_partial_block）を示す。反復が使用されない場合、このフィールドの値は０と同一である。この値は、現在のフレームグループの全体のデュレーションの間に一定である。
【０２３５】
ＰＬＳ２_ＮＥＸＴ_ＦＥＣ_ＴＹＰＥ：この２ビットフィールドは、次のフレームグループの全てのフレームで伝達されるＰＬＳ２に使用されるＦＥＣタイプを示す。ＦＥＣタイプは、表１０によってシグナルされる。
【０２３６】
ＰＬＳ２_ＮＥＸＴ_ＭＯＤ：この３ビットフィールドは、次のフレームグループの全てのフレームで伝達されるＰＬＳ２に使用される変調タイプを示す。変調タイプは、表１１によってシグナルされる。
【０２３７】
ＰＬＳ２_ＮＥＸＴ_ＲＥＰ_ＦＬＡＧ：この１ビットフィールドは、次のフレームグループでＰＬＳ２反復モードが使用されるか否かを示す。このフィールドが値「１」に設定されると、ＰＬＳ２反復モードが活性化される。このフィールドが値「０」に設定されると、ＰＬＳ２反復モードが非活性化される。
【０２３８】
ＰＬＳ２_ＮＥＸＴ_ＲＥＰ_ＳＩＺＥ_ＣＥＬＬ：この１５ビットフィールドは、ＰＬＳ２反復が使用されるとき、次のフレームグループの全てのフレームで伝達されるＰＬＳ２に対するフルコーディングブロック（ｆｕｌｌ  ｃｏｄｅｄ  ｂｌｏｃｋｓ）の集合（ｃｏｌｌｅｃｔｉｏｎ）のサイズ（ＱＡＭセルの数として特定される）（Ｃtotal_partial_block）を示す。次のフレームグループで反復が使用されない場合、このフィールドの値は０と同一である。この値は、現在のフレームグループで一定である。
【０２３９】
ＰＬＳ２_ＮＥＸＴ_ＲＥＰ_ＳＴＡＴ_ＳＩＺＥ_ＢＩＴ：この１４ビットフィールドは、次のフレームグループに対するＰＬＳ２−ＳＴＡＴのビットサイズを示す。この値は、現在のフレームグループで一定である。
【０２４０】
ＰＬＳ２_ＮＥＸＴ_ＲＥＰ_ＤＹＮ_ＳＩＺＥ_ＢＩＴ：この１４ビットフィールドは、次のフレームグループに対するＰＬＳ２−ＤＹＮのビットサイズを示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。
【０２４１】
ＰＬＳ２_ＡＰ_ＭＯＤＥ：この２ビットフィールドは、現在のフレームグループ内のＰＬＳ２に追加のパリティが提供されるか否かを示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。下記の表１２は、このフィールドの値を示す。このフィールドが「００」に設定されると、現在のフレームでＰＬＳ２に対して追加のパリティが使用されない。
【０２４２】
【表１２】
0006466471.tif 000014
【０２４３】
ＰＬＳ２_ＡＰ_ＳＩＺＥ_ＣＥＬＬ：この１５ビットフィールドは、ＰＬＳ２の追加のパリティビットのサイズ（ＱＡＭセルの数として特定される）を示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。
【０２４４】
ＰＬＳ２_ＮＥＸＴ_ＡＰ_ＭＯＤＥ：この２ビットフィールドは、次のフレームグループでＰＬＳ２に追加のパリティが提供されるか否かを示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。表１２は、このフィールドの値を定義する。
【０２４５】
ＰＬＳ２_ＮＥＸＴ_ＡＰ_ＳＩＺＥ_ＣＥＬＬ：この１５ビットフィールドは、次のフレームグループの全てのフレームでのＰＬＳ２の追加のパリティビットのサイズ（ＱＡＭセルの数として特定される）を示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。
【０２４６】
ＲＥＳＥＲＶＥＤ：この３２ビットフィールドが未来の使用のために予約される。
【０２４７】
ＣＲＣ_３２：全体のＰＬＳ１シグナリングに適用される３２ビットエラー検出コード
【０２４８】
図１４は、本発明の実施例に係るＰＬＳ２データを示す図である。
【０２４９】
図１４は、ＰＬＳ２データのＰＬＳ２−ＳＴＡＴデータを示す。ＰＬＳ２−ＳＴＡＴデータは、フレームグループ内で同一であるが、ＰＬＳ２−ＤＹＮデータは現在のフレームに特定された情報を提供する。
【０２５０】
ＰＬＳ２−ＳＴＡＴデータのフィールドの細部事項は次の通りである。
【０２５１】
ＦＩＣ_ＦＬＡＧ：この１ビットフィールドは、ＦＩＣが現在のフレームグループに使用されるか否かを示す。このフィールドが「１」に設定されると、ＦＩＣが現在のフレームで提供される。このフィールドが「０」に設定されると、ＦＩＣが現在のフレームで伝達されない。この値は、現在のフレームグループの全体のデュレーションの間に一定である。
【０２５２】
ＡＵＸ_ＦＬＡＧ：この１ビットフィールドは、現在のフレームグループで補助ストリームが使用されるか否かを示す。このフィールドが「１」に設定されると、補助ストリームが現在のフレームで提供される。このフィールドが「０」に設定されると、補助ストリームが現在のフレームで伝達されない。この値は、現在のフレームグループの全体のデュレーションの間に一定である。
【０２５３】
ＮＵＭ_ＤＰ：この６ビットフィールドは、現在のフレームで伝達されるＤＰの数を示す。このフィールドの値は、１〜６４の範囲内にあり、ＤＰの数はＮＵＭ_ＤＰ＋１である。
【０２５４】
ＤＰ_ＩＤ：この６ビットフィールドは、ＰＨＹプロファイル内でＤＰを固有に識別する。
【０２５５】
ＤＰ_ＴＹＰＥ：この３ビットフィールドはＤＰのタイプを示す。これは、以下の表１３によってシグナルされる。
【０２５６】
【表１３】
0006466471.tif 000015
【０２５７】
ＤＰ_ＧＲＯＵＰ_ＩＤ：この８ビットフィールドは、現在のＤＰが連関したＤＰグループを識別する。これは、受信機が特定のサービスと連関したサービスコンポーネントのＤＰにアクセスするのに使用することができ、これらＤＰは同一のＤＰ_ＧＲＯＵＰ_ＩＤを有する。
【０２５８】
ＢＡＳＥ_ＤＰ_ＩＤ：この６ビットフィールドは、管理層で使用されるサービスシグナリングデータ（ＰＳＩ／ＳＩ）を伝達するＤＰを示す。ＢＡＳＥ_ＤＰ_ＩＤで指示されたＤＰは、サービスシグナリングデータのみを伝達する専用ＤＰ又はサービスデータと共にサービスシグナリングデータを伝達する正常ＤＰであり得る。
【０２５９】
ＤＰ_ＦＥＣ_ＴＹＰＥ：この２ビットフィールドは、連関したＤＰによって使用されるＦＥＣタイプを示す。ＦＥＣタイプは、以下の表１４によってシグナルされる。
【０２６０】
【表１４】
0006466471.tif 000016
【０２６１】
ＤＰ_ＣＯＤ：この４ビットフィールドは、連関したＤＰによって使用されるコードレートを示す。コードレートは、以下の表１５によってシグナルされる。
【０２６２】
【表１５】
0006466471.tif 000017
【０２６３】
ＤＰ_ＭＯＤ：この４ビットフィールドは、連関したＤＰによって使用される変調を示す。変調は、以下の表１６によってシグナルされる。
【０２６４】
【表１６】
0006466471.tif 000018
【０２６５】
ＤＰ_ＳＳＤ_ＦＬＡＧ：この１ビットフィールドは、ＳＳＤモードが連関したＤＰで使用されるか否かを示す。このフィールドが値「１」に設定されると、ＳＳＤが使用される。このフィールドが値「０」に設定されると、ＳＳＤが使用されない。
【０２６６】
ＰＨＹ_ＰＲＯＦＩＬＥがアドバンスドプロファイルを示す「０１０」と同一である場合のみに次のフィールドが表れる。
【０２６７】
ＤＰ_ＭＩＭＯ：この３ビットフィールドは、連関したＤＰにいずれのタイプのＭＩＭＯエンコーディングプロセスが適用されるのかを示す。ＭＩＭＯエンコーディングプロセスのタイプは、表１７によってシグナルされる。
【０２６８】
【表１７】
0006466471.tif 000019
【０２６９】
ＤＰ_ＴＩ_ＴＹＰＥ：この１ビットフィールドは、時間インタリービングのタイプを示す。「０」の値は、一つのＴＩグループが一つのフレームに対応し、一つ以上のＴＩブロックを含むことを示す。「１」の値は、一つのＴＩグループが１より多いフレームで伝達され、一つのＴＩブロックのみを含むことを示す。
【０２７０】
ＤＰ_ＴＩ_ＬＥＮＧＴＨ：２ビットフィールドの使用（許容される値が１、２、４、８のみである）は、次のようにＤＰ_ＴＩ_ＴＹＰＥフィールド内に設定された値によって決定される。
【０２７１】
ＤＰ_ＴＩ_ＬＥＮＧＴＨが値「１」に設定されると、このフィールドは、ＰＩ、すなわち、各ＴＩグループがマップされるフレームの数を示し、ＴＩグループ当たりに一つのＴＩブロックがある（ＮTI＝１）。２ビットフィールドを有する許容されたＰI値は、以下の表１８で定義される。
【０２７２】
ＤＰ_ＴＩ_ＴＹＰＥが「０」に設定されると、このフィールドは、ＴＩグループ当たりのＴＩブロックの数（ＮTI）を示し、フレーム当たりに一つのＴＩグループがある（ＰI＝１）。２ビットフィールドを有する許容されたＰI値は、以下の表１８で定義される。
【０２７３】
【表１８】
0006466471.tif 000020
【０２７４】
ＤＰ_ＦＲＡＭＥ_ＩＮＴＥＲＶＡＬ：この２ビットフィールドは、連関したＤＰに対するフレームグループ内のフレーム区間（ＩJUMP）を示し、許容される値は１、２、４、８である（対応する２ビットフィールドは、それぞれ「００」、「０１」、「１０」、「１１」である）。フレームグループの全てのフレームで表れないＤＰに対して、このフィールドの値は連続的なフレーム間の間隔と同一である。例えば、ＤＰがフレーム１、５、９、１３などで表れると、このフィールドは「４」に設定される。全てのフレームで表れるＤＰに対して、このフィールドは「１」に設定される。
【０２７５】
ＤＰ_ＴＩ_ＢＹＰＡＳＳ：この１ビットフィールドは、時間インタリーバ５０５０の利用可能性を決定する。ＤＰに対して時間インタリービングが使用されない場合、これは「１」に設定される。時間インタリービングが使用される場合、これは「０」に設定される。
【０２７６】
ＤＰ_ＦＩＲＳＴ_ＦＲＡＭＥ_ＩＤＸ：この５ビットフィールドは、現在ＤＰが発生するスーパーフレームの第１フレームのインデックスを示す。ＤＰ_ＦＩＲＳＴ_ＦＲＡＭＥ_ＩＤＸの値は０〜３１の範囲内にある。
【０２７７】
ＤＰ_ＮＵＭ_ＢＬＯＣＫ_ＭＡＸ：この１０ビットフィールドは、このＤＰに対するＤＰ_ＮＵＭ_ＢＬＯＣＫＳの最大値を示す。このフィールドの値は、ＤＰ_ＮＵＭ_ＢＬＯＣＫＳと同一の範囲を有する。
【０２７８】
ＤＰ_ＰＡＹＬＯＡＤ_ＴＹＰＥ：この２ビットフィールドは、与えられたＤＰによって伝達されるペイロードデータのタイプを示す。ＤＰ_ＰＡＹＬＯＡＤ_ＴＹＰＥは、以下の表１９によってシグナルされる。
【０２７９】
【表１９】
0006466471.tif 000021
【０２８０】
ＤＰ_ＩＮＢＡＮＤ_ＭＯＤＥ：この２ビットフィールドは、現在のＤＰが帯域内シグナリング情報を伝達するか否かを示す。帯域内シグナリングタイプは、以下の表２０によってシグナルされる。
【０２８１】
【表２０】
0006466471.tif 000022
【０２８２】
ＤＰ_ＰＲＯＴＯＣＯＬ_ＴＹＰＥ：この２ビットフィールドは、与えられたＤＰによって伝達されるペイロードのプロトコルタイプを示す。入力ペイロードタイプが選択されると、以下の表２１によってシグナルされる。
【０２８３】
【表２１】
0006466471.tif 000023
【０２８４】
ＤＰ_ＣＲＣ_ＭＯＤＥ：この２ビットフィールドは、入力フォーマッティングブロックでＣＲＣエンコーディングが使用されるか否かを示す。ＣＲＣモードは、以下の表２２によってシグナルされる。
【０２８５】
【表２２】
0006466471.tif 000024
【０２８６】
ＤＮＰ_ＭＯＤＥ：この２ビットフィールドは、ＤＰ_ＰＡＹＬＯＡＤ_ＴＹＰＥがＴＳ（「００」）に設定されるとき、連関したＤＰによって使用されるヌル−パケット削除モードを示す。ＤＮＰ_ＭＯＤＥは、以下の表２３によってシグナルされる。ＤＰ_ＰＡＹＬＯＡＤ_ＴＹＰＥがＴＳ（「００」）でない場合、ＤＮＰ_ＭＯＤＥは値「００」に設定される。
【０２８７】
【表２３】
0006466471.tif 000025
【０２８８】
ＩＳＳＹ_ＭＯＤＥ：この２ビットフィールドは、ＤＰ_ＰＡＹＬＯＡＤ_ＴＹＰＥがＴＳ（「００」）に設定されるとき、連関したＤＰによって使用されるＩＳＳＹモードを示す。ＩＳＳＹ_ＭＯＤＥは、以下の表２４によってシグナルされる。ＤＰ_ＰＡＹＬＯＡＤ_ＴＹＰＥがＴＳ（「００」）でない場合、ＩＳＳＹ_ＭＯＤＥは値「００」に設定される。
【０２８９】
【表２４】
0006466471.tif 000026
【０２９０】
ＨＣ_ＭＯＤＥ_ＴＳ：この２ビットフィールドは、ＤＰ_ＰＡＹＬＯＡＤ_ＴＹＰＥがＴＳ（「００」）に設定されるとき、連関したＤＰによって使用されるＴＳヘッダ圧縮モードを示す。ＨＣ_ＭＯＤ_ＴＳは、以下の表２５によってシグナルされる。
【０２９１】
【表２５】
0006466471.tif 000027
【０２９２】
ＨＣ_ＭＯＤＥ_ＩＰ：この２ビットフィールドは、ＤＰ_ＰＡＹＬＯＡＤ_ＴＹＰＥがＩＰ（「０１」）に設定されるときのＩＰヘッダ圧縮モードを示す。ＨＣ_ＭＯＤ_ＩＰは、以下の表２６によってシグナルされる。
【０２９３】
【表２６】
0006466471.tif 000028
【０２９４】
ＰＩＤ：この１３ビットフィールドは、ＤＰ_ＰＡＹＬＯＡＤ_ＴＹＰＥがＴＳ（「００」）に設定され、ＨＣ_ＭＯＤＥ_ＴＳが「０１」又は「１０」に設定されるときのＴＳヘッダ圧縮のためのＰＩＤ番号を示す。
【０２９５】
ＲＥＳＥＲＶＥＤ：この８ビットフィールドは、未来の使用のために予約される。
【０２９６】
ＦＩＣ_ＦＬＡＧが「１」と同一である場合のみに次のフィールドが表れる。
【０２９７】
ＦＩＣ_ＶＥＲＳＩＯＮ：この８ビットフィールドは、ＦＩＣのバージョン番号を示す。
【０２９８】
ＦＩＣ_ＬＥＮＧＴＨ_ＢＹＴＥ：この１３ビットフィールドは、ＦＩＣのバイト長さを示す。
【０２９９】
ＲＥＳＥＲＶＥＤ：この８ビットフィールドは、未来の使用のために予約される。
【０３００】
ＡＵＸ_ＦＬＡＧが「１」と同一である場合のみに次のフィールドが表れる。
【０３０１】
ＮＵＭ_ＡＵＸ：この４ビットフィールドは、補助ストリームの数を示す。ゼロは、補助ストリームが使用されないことを意味する。
【０３０２】
ＡＵＸ_ＣＯＮＦＩＧ_ＲＦＵ：この８ビットフィールドは、未来の使用のために予約される。
【０３０３】
ＡＵＸ_ＳＴＲＥＡＭ_ＴＹＰＥ：この４ビットフィールドは、現在の補助ストリームのタイプを示すための未来の使用のために予約される。
【０３０４】
ＡＵＸ_ＰＲＩＶＡＴＥ_ＣＯＮＦＩＧ：この２８ビットフィールドは、補助ストリームをシグナルするための未来の使用のために予約される。
【０３０５】
図１５は、本発明の他の実施例に係るＰＬＳ２データを示す図である。
【０３０６】
図１５は、ＰＬＳ２データのＰＬＳ２−ＤＹＮデータを示す。ＰＬＳ２−ＤＹＮデータの値は、一つのフレームグループのデュレーションの間に変化可能であり、フィールドのサイズは一定に維持される。
【０３０７】
ＰＬＳ２−ＤＹＮデータのフィールドの細部事項は次の通りである。
【０３０８】
ＦＲＡＭＥ_ＩＮＤＥＸ：この５ビットフィールドは、スーパーフレーム内の現在のフレームのフレームインデックスを示す。スーパーフレームの第１フレームのインデックスは「０」に設定される。
【０３０９】
ＰＬＳ_ＣＨＡＮＧＥ_ＣＯＵＮＴＥＲ：この４ビットフィールドは、構成が変更される前のスーパーフレームの数を示す。構成において、変更された後のスーパーフレームは、このフィールド内でシグナルされる値によって指示される。このフィールドが値「００００」に設定されると、スケジュールされた変化が予想されないことを意味し、値「１」は、次のスーパーフレームで変化があることを意味する。
【０３１０】
ＦＩＣ_ＣＨＡＮＧＥ_ＣＯＵＮＴＥＲ：この４ビットフィールドは、構成（すなわち、ＦＩＣの内容）が変更される前のスーパーフレームの数を示す。構成において、変更された後のスーパーフレームは、このフィールド内でシグナルされる値によって指示される。このフィールドが値「００００」に設定されると、スケジュールされた変化が予想されないことを意味し、値「０００１」は、次のスーパーフレームで変化があることを意味する。
【０３１１】
ＲＥＳＥＲＶＥＤ：この１６ビットフィールドは、未来の使用のために予約される。
【０３１２】
ＮＵＭ_ＤＰを通じてループで次のフィールドが表れ、これは、現在のフレームで伝達されるＤＰと連関したパラメータを示す。
【０３１３】
ＤＰ_ＩＤ：この６ビットフィールドは、ＰＨＹプロファイル内のＤＰを固有に指示する。
【０３１４】
ＤＰ_ＳＴＡＲＴ：この１５ビット（又は１３ビット）フィールドは、ＤＰＵアドレッシング方式を用いて第１ＤＰの開始位置を示す。ＤＰ_ＳＴＡＲＴフィールドは、以下の表２７に示したように、ＰＨＹプロファイル及びＦＦＴサイズによって異なる長さを有する。
【０３１５】
【表２７】
0006466471.tif 000029
【０３１６】
ＤＰ_ＮＵＭ_ＢＬＯＣＫ：この１０ビットフィールドは、現在のＤＰに対する現在のＴＩグループ内のＦＥＣブロックの数を示す。ＤＰ_ＮＵＭ_ＢＬＯＣＫの値は０〜１０２３の範囲内にある。
【０３１７】
ＲＥＳＥＲＶＥＤ：この８ビットフィールドは、未来の使用のために予約される。
【０３１８】
次のフィールドは、ＥＡＣと連関したＦＩＣパラメータを示す。
【０３１９】
ＥＡＣ_ＦＬＡＧ：この１ビットフィールドは、現在のフレーム内のＥＡＣの存在を示す。このビットは、プリアンブル内のＥＡＣ_ＦＬＡＧと同一の値である。
【０３２０】
ＥＡＳ_ＷＡＫＥ_ＵＰ_ＶＥＲＳＩＯＮ_ＮＵＭ：この８ビットフィールドは、ウェイクアップ指示のバージョン番号を示す。
【０３２１】
ＥＡＣ_ＦＬＡＧフィールドが「１」と同一である場合、次の１２ビットは、ＥＡＣ_ＬＥＮＧＴＨ_ＢＹＴＥフィールドに対して割り当てられる。ＥＡＣ_ＦＬＡＧフィールドが「０」と同一である場合、次の１２ビットは、ＥＡＣ_ＣＯＵＮＴＥＲに割り当てられる。
【０３２２】
ＥＡＣ_ＬＥＮＧＴＨ_ＢＹＴＥ：この１２ビットフィールドは、ＥＡＣのバイト長さを示す。
【０３２３】
ＥＡＣ_ＣＯＵＮＴＥＲ：この１２ビットフィールドは、ＥＡＣが到逹するフレームの前のフレームの数を示す。
【０３２４】
ＡＵＸ_ＦＬＡＧフィールドが「１」と同一である場合にのみ次のフィールドが表れる。
【０３２５】
ＡＵＸ_ＰＲＩＶＡＴＥ_ＤＹＮ：この４８ビットフィールドは、補助ストリームをシグナルするための未来使用のために予約される。このフィールドの意味は、構成可能なＰＬＳ２−ＳＴＡＴ内のＡＵＸ_ＳＴＲＥＡＭ_ＴＹＰＥの値に依存する。
【０３２６】
ＣＲＣ_３２：全体のＰＬＳ２に適用される３２ビットエラー検出コード。
【０３２７】
図１６は、本発明の実施例に係るフレームの論理構造を示す図である。
【０３２８】
上述したように、ＰＬＳ、ＥＡＣ、ＦＩＣ、ＤＰ、補助ストリーム及びダミーセルは、フレーム内のＯＦＤＭシンボルのアクティブキャリアにマップされる。ＰＬＳ１及びＰＬＳ２は、まず、一つ以上のＦＳＳにマップされる。その後、もしあれば、ＥＡＣセルがＰＬＳフィールドの直後にマップされ、その後、もしあれば、ＦＩＣセルがマップされる。もしあれば、ＤＰは、ＰＬＳ又はＥＡＣ、ＦＩＣの後にマップされる。まず、タイプ１  ＤＰが後に来た後、タイプ２  ＤＰが後に来る。ＤＰのタイプの細部事項については後で説明する。任意の場合、ＤＰは、ＥＡＳのための任意の特殊データ又はサービスシグナリングデータを伝達することができる。もしあれば、補助ストリーム又は各ストリームがＤＰの後に来た後、ダミーセルが後に来る。これら全てを上述した順序、すなわち、ＰＬＳ、ＥＡＣ、ＦＩＣ、ＤＰ、補助ストリーム及びダミーデータセルの順にマップすることは、フレーム内のセル容量を正確に充填する。
【０３２９】
図１７は、本発明の実施例に係るＰＬＳマッピングを示す図である。
【０３３０】
ＰＬＳセルは、ＦＳＳのアクティブキャリアにマップされる。ＰＬＳによって占有されたセルの数に依存して、一つ以上のシンボルがＦＳＳとして指定され、ＦＳＳの数（ＮFSS）は、ＰＬＳ１内のＮＵＭ_ＦＳＳによってシグナルされる。ＦＳＳは、ＰＬＳセルを伝達する特殊シンボルである。ロバスト性及びレイテンシ（ｌａｔｅｎｃｙ）はＰＬＳの重要な問題であるので、ＦＳＳは、ＦＳＳ内の周波数専用補間及び高速同期化を許容するより高い密度のパイロットを有する。
【０３３１】
ＰＬＳセルは、図１７の例に示したように、トップ−ダウン（ｔｏｐ−ｄｏｗｎ）方式でＮFSS個のＦＳＳのアクティブキャリアにマップされる。ＰＬＳ１セルは、セルインデックスの増加順に第１ＦＳＳの第１セルから先にマップされる。ＰＬＳ２セルは、ＰＬＳ１の最後のセルの直後にマップされ、第１ＦＳＳの最後のセルインデックスまでマッピングが下向きに継続される。要求されるＰＬＳセルの総数が一つのＦＳＳのアクティブキャリアの数を超えると、マッピングは、次のＦＳＳに進行し、第１ＦＳＳと正確に同一の方式で継続される。
【０３３２】
ＰＬＳマッピングの完了後、ＤＰが次に伝達される。ＥＡＣ、ＦＩＣ又はＥＡＣ及びＦＩＣが現在のフレームに存在すると、これらはＰＬＳと「正常」ＤＰとの間に配置される。
【０３３３】
図１８は、本発明の実施例に係るＥＡＣマッピングを示す図である。
【０３３４】
ＥＡＣは、ＥＡＳメッセージを伝達する専用チャネルであって、ＥＡＳに対するＤＰにリンクされる。ＥＡＳサポートは提供されるが、ＥＡＣ自体は、全てのフレームに存在することもあり、全てのフレームに存在しないこともある。もしあれば、ＥＡＣはＰＬＳ２セルの直後にマップされる。ＥＡＣは、ＰＬＳセル以外に、ＦＩＣ、ＤＰ、補助ストリーム及びダミーセルのうちいずれかの後に来ない。ＥＡＣセルをマップする順序はＰＬＳと正確に同一である。
【０３３５】
ＥＡＣセルは、図１８に示したように、セルインデックスの増加順にＰＬＳ２の次のセルからマップされる。ＥＡＳメッセージサイズによって、ＥＡＣセルは、図１８に示したようにいくつかのシンボルを占有する。
【０３３６】
ＥＡＣセルは、ＰＬＳ２の最後のセルの直後にマップされ、マッピングは、最後のＦＳＳの最後のセルインデックスまで下向きに継続される。要求されるＥＡＣの総数が最後のＦＳＳの残りのアクティブキャリアの数を超えると、マッピングは次のシンボルに進行し、ＦＳＳと正確に同一の方式で継続される。この場合のマッピングのための次のシンボルは正常データシンボルであって、これは、ＦＳＳより多くのアクティブキャリアを有する。
【０３３７】
ＥＡＣマッピングの完了後、もし存在すれば、ＦＩＣが次に伝達される。（ＰＬＳ２フィールドでシグナルされることによって）ＦＩＣが送信されないと、ＤＰはＥＡＣの最後のセルの直後にマップされる。
【０３３８】
図１９は、本発明の実施例に係るＦＩＣマッピングを示す図である。
【０３３９】
（ａ）は、ＥＡＣがないＦＩＣの例示的なマッピングを示し、（ｂ）は、ＥＡＣがあるＦＩＣの例示的なマッピングを示す。
【０３４０】
ＦＩＣは、高速サービス獲得及びチャネルスキャニングを可能にする層間（ｃｒｏｓｓ−ｌａｙｅｒ）情報に対する専用チャネルである。この情報は、主に各ブロードキャスタのＤＰとサービスとの間の情報を結合するチャネルを含む。高速スキャンのために、受信機は、ＦＩＣをデコードし、ブロードキャスタＩＤ、サービスの数及びＢＡＳＥ_ＤＰ_ＩＤなどの情報を得ることができる。高速サービスの獲得のために、ＦＩＣに加えて、ベースＤＰがＢＡＳＥ_ＤＰ_ＩＤを用いてデコードされ得る。伝達される内容以外に、ベースＤＰは、正常ＤＰと正確に同一の方式でエンコードされ、フレームにマップされる。そのため、ベースＤＰに対して追加の説明が要求されない。ＦＩＣデータが生成されて管理層で消費される。ＦＩＣデータの内容は、管理層の説明書に記載した通りである。
【０３４１】
ＦＩＣデータは選択的であり、ＦＩＣの使用は、ＰＬＳ２の静的部分内のＦＩＣ_ＦＬＡＧパラメータによってシグナルされる。ＦＩＣが使用されると、ＦＩＣ_ＦＬＡＧが「１」に設定され、ＦＩＣのためのシグナリングフィールドはＰＬＳ２の静的部分に定義される。このフィールドでは、ＦＩＣ_ＶＥＲＳＩＯＮ及びＦＩＣ_ＬＥＮＧＴＨ_ＢＹＴＥがシグナルされる。ＦＩＣは、ＰＬＳ２と同一の変調、コーディング及び時間インタリービングパラメータを用いる。ＦＩＣは、ＰＬＳ２_ＭＯＤＥ及びＰＬＳ２_ＦＥＣなどの同一のシグナリングパラメータを共有する。もしあれば、ＦＩＣデータは、ＰＬＳ２又は、もしあれば、ＥＡＣの直後にマップされる。ＦＩＣは、任意の正常ＤＰ、補助ストリーム又はダミーセルの後にマップされない。ＦＩＣセルをマップする方法はＥＡＣと正確に同一であり、これはＰＬＳと同一である。
【０３４２】
ＰＬＳの後にＥＡＣがない場合、ＦＩＣセルは、（ａ）の例に示したように、セルインデックスの増加順にＰＬＳ２の次のセルからマップされる。ＦＩＣデータサイズによって、ＦＩＣセルは、（ｂ）に示したように、いくつかのシンボルにわたってマップされ得る。
【０３４３】
ＦＩＣセルは、ＰＬＳ２の最後のセルの直後にマップされ、マッピングは、最後のＦＳＳの最後のセルインデックスまで下向きに継続される。要求されるＦＩＣセルの総数が最後のＦＳＳの残りのアクティブキャリアの数を超えると、マッピングは次のシンボルに進行し、ＦＳＳと正確に同一の方式で継続される。この場合のマッピングのための次のシンボルは、ＦＳＳより多くのアクティブキャリアを有する正常データシンボルである。
【０３４４】
ＥＡＳメッセージが現在のフレームで送信されると、ＥＡＣはＦＩＣに先行し、ＦＩＣセルは、（ｂ）に示したように、セルインデックスの増加順にＥＡＣの次のセルからマップされる。
【０３４５】
ＦＩＣマッピングの完了後、一つ以上のＤＰがマップされ、その後、もしあれば、補助ストリーム及びダミーセルがマップされる。
【０３４６】
図２０は、本発明の実施例に係るＤＰのタイプを示す図である。
【０３４７】
図２０の（ａ）はタイプ１  ＤＰを示し、（ｂ）はタイプ２  ＤＰを示す。
【０３４８】
先行チャネル、すなわち、ＰＬＳ、ＥＡＣ及びＦＩＣがマップされた後、ＤＰのセルがマップされる。ＤＰは、マッピング方法によって２個のタイプのうち一つに分類される。
【０３４９】
タイプ１  ＤＰ：ＤＰは、ＴＤＭによってマップされる。
【０３５０】
タイプ２  ＤＰ：ＤＰは、ＦＤＭによってマップされる。
【０３５１】
ＤＰのタイプは、ＰＬＳ２の静的部分でＤＰ_ＴＹＰＥフィールドによって指示される。図２０は、タイプ１  ＤＰ及びタイプ２  ＤＰのマッピング順序を示す。タイプ１  ＤＰは、まず、セルインデックスの増加順にマップされ、最後のセルインデックスに到逹した後、シンボルインデックスが１ずつ増加する。次のシルボル内で、ＤＰは、ｐ＝０からセルインデックスの増加順に継続してマップされる。一つのフレームで共にマップされた多数のＤＰで、タイプ１  ＤＰのそれぞれは、ＤＰのＴＤＭマルチプレキシングと類似する形に時間でグループ化される。
【０３５２】
タイプ２  ＤＰは、まず、シンボルインデックスの増加順にマップされ、フレームの最後のＯＦＤＭシンボルに到逹した後、セルインデックスは１ずつ増加し、シンボルインデックスは第１利用可能なシンボルに後退し、そのシンボルインデックスから増加する。一つのフレームで多数のＤＰを共にマップした後、タイプ２  ＤＰのそれぞれは、ＤＰのＦＤＭマルチプレキシングと類似する形に周波数でグループ化される。
【０３５３】
一つの制限が必要であれば、すなわち、タイプ１  ＤＰが常にタイプ２  ＤＰに先行すると、タイプ１  ＤＰ及びタイプ２  ＤＰはフレーム内で共存し得る。タイプ１及びタイプ２  ＤＰを伝達するＯＦＤＭセルの総数は、ＤＰの送信のために利用可能なＯＦＤＭセルの総数を超えることができない。
【０３５４】
【数２】
0006466471.tif 000030
【０３５５】
ここで、ＤDP1は、タイプ１  ＤＰによって占有されるＯＦＤＭセルの数であり、ＤDP2は、タイプ２  ＤＰによって占有されるＯＦＤＭセルの数である。ＰＬＳ、ＥＡＣ、ＦＩＣは、いずれもタイプ１  ＤＰと同一の方式でマップされるので、これらは全て「タイプ１のマッピング規則」に従う。そのため、タイプ１のマッピングは、常にタイプ２のマッピングより先行する。
【０３５６】
図２１は、本発明の実施例に係るＤＰマッピングを示す図である。
【０３５７】
（ａ）は、タイプ１  ＤＰをマップするためのＯＦＤＭセルのアドレッシングを示し、（ｂ）は、タイプ２  ＤＰをマップするためのＯＦＤＭセルのアドレッシングを示す。
【０３５８】
タイプ１  ＤＰ（０，ＤDP1−１）をマップするためのＯＦＤＭセルのアドレッシングは、タイプ１  ＤＰのアクティブデータセルのために定義される。アドレッシング方式は、タイプ１  ＤＰのそれぞれに対するＴＩからのセルがアクティブデータセルに割り当てられる順序を定義する。また、これは、ＰＬＳ２の動的部分内のＤＰの位置をシグナルするのに使用される。
【０３５９】
ＥＡＣ及びＦＩＣなしで、アドレス０は、最後のＦＳＳ内のＰＬＳを伝達する最後のセルの直後のセルを称する。ＥＡＣが送信され、ＦＩＣがその該当フレームでない場合、アドレス０は、ＥＡＣを伝達する最後のセルの直後のセルを称する。ＦＩＣが該当フレームで送信されると、アドレス０は、ＦＩＣを伝達する最後のセルの直後のセルを称する。タイプ１  ＤＰに対するアドレス０は、（ａ）に示したように、２個の異なるケースを考慮して算出することができる。（ａ）に示した例において、ＰＬＳ、ＥＡＣ及びＦＩＣは全て送信されると仮定する。ＥＡＣ及びＦＩＣのうち一つ又は二つとも省略される場合への拡張は容易である。（ａ）の左側に示したように、ＦＩＣまでの全てのセルをマップした後、ＦＳＳ内に残りのセルが残っている。
【０３６０】
タイプ２  ＤＰ（０，…，ＤDP2−１）をマップするＯＦＤＭセルのアドレッシングは、タイプ２  ＤＰのアクティブデータセルのために定義される。アドレッシング方式は、タイプ２  ＤＰのそれぞれに対するＴＩからのセルがアクティブデータセルに割り当てられる順序を定義する。また、これは、ＰＬＳ２の動的部分内のＤＰの位置をシグナルするのに使用される。
【０３６１】
（ｂ）に示したように、３個の少し異なるケースが可能である。（ｂ）の左側上に示した第１ケースでは、最後のＦＳＳ内のセルはタイプ２  ＤＰマッピングに用いられる。中間に示した第２ケースでは、ＦＩＣが正常シンボルのセルを占めるが、そのシンボル上のＦＩＣセルの数はＣFSSより小さい。（ｂ）の右側に示した第３ケースは、そのシンボル上にマップされたＦＩＣセルの数がＣFSSを超えることを除いては第２ケースと同一である。
【０３６２】
ＰＬＳ、ＥＡＣ及びＦＩＣは、タイプ１  ＤＰと同一の「タイプ１のマッピング規則」に従うので、タイプ１  ＤＰがタイプ２  ＤＰに先行する場合への拡張は簡単である。
【０３６３】
データパイプ単位（ＤＰＵ）は、データセルをフレーム内のＤＰに割り当てる基本単位である。
【０３６４】
ＤＰＵは、フレーム内にＤＰを位置させるシグナリング単位として定義される。セルマッパ７０１０は、ＤＰのそれぞれに対するＴＩによって生成されたセルをマップすることができる。時間インタリーバ５０５０は、一連のＴＩブロックを出力し、それぞれのＴＩブロックは、セルのセットで構成される可変数（ｖａｒｉａｂｌｅ  ｎｕｍｂｅｒ）のＸＦＥＣＢＬＯＣＫを含む。ＸＦＥＣＢＬＯＣＫ内のセルの数（Ｎcells）は、ＦＥＣＢＬＯＣＫサイズ（Ｎldpc）及び星状シンボル当たりの送信ビット数に依存する。ＤＰＵは、与えられたＰＨＹプロファイルでサポートされるＸＦＥＣＢＬＯＣＫ内のセルの数の全ての可能な値の最も大きい共通除数（ｄｉｖｉｓｏｒ）（Ｎcells）として定義される。セル内のＤＰＵの長さはＬDPUとして定義される。各ＰＨＹプロファイルがＦＥＣＢＬＯＣＫサイズ及び星状シンボル当たりに異なる数の異なる組み合わせをサポートするので、ＬDPUはＰＨＹプロファイルに基づいて定義される。
【０３６５】
図２２は、本発明の実施例に係るＦＥＣ構造を示す図である。
【０３６６】
図２２は、ビットインタリービング前の本発明の実施例に係るＦＥＣ構造を示す。上述したように、データＦＥＣエンコーダは、入力ＢＢＦに対してＦＥＣエンコーディングを行い、アウターコーディング（ＢＣＨ）及びインナーコーディング（ＬＤＰＣ）を用いてＦＥＣＢＬＯＣＫ手続を生成することができる。図示したＦＥＣ構造はＦＥＣＢＬＯＣＫに対応する。また、ＦＥＣＢＬＯＣＫ及びＦＥＣ構造は、ＬＤＰＣコードワードの長さに対応する同一の値を有する。
【０３６７】
図２２に示したように、ＢＣＨエンコーディングはそれぞれのＢＢＦ（Ｋbchビット）に適用され、ＬＤＰＣエンコーディングはＢＣＨエンコーディングＢＢＦ（Ｋldpcビット＝Ｎbchビット）に適用される。
【０３６８】
Ｎldpcの値は、６４８００ビット（長いＦＥＣＢＬＯＣＫ）又は１６２００ビット（短いＦＥＣＢＬＯＣＫ）である。
【０３６９】
以下の表２８及び表２９は、それぞれ長いＦＥＣＢＬＯＣＫ及び短いＦＥＣＢＬＯＣＫに対するＦＥＣエンコーディングパラメータを示す。
【０３７０】
【表２８】
0006466471.tif 000031
【０３７１】
【表２９】
0006466471.tif 000032
【０３７２】
ＢＣＨエンコーディング及びＬＤＰＣエンコーディングの動作の細部事項は次の通りである。
【０３７３】
１２誤り訂正ＢＣＨコードは、ＢＢＦのアウターエンコーディングに使用される。短いＦＥＣＢＬＯＣＫ及び長いＦＥＣＢＬＯＣＫに対するＢＣＨ生成器多項式は、全ての多項式を共に乗じることによって得られる。
【０３７４】
ＬＤＰＣコードは、アウターＢＣＨエンコーディングの出力をエンコードするのに使用される。完成したＢldpc（ＦＥＣＢＬＯＣＫ）を生成するために、Ｐldpc（パリティビット）は各Ｉldpc（ＢＣＨエンコーディングＢＢＦ）から体系的にエンコードされ、Ｉldpcに添付される。完成したＢldpc（ＦＥＣＢＬＯＣＫ）は次の数式として表現される。
【０３７５】
【数３】
0006466471.tif 000033
【０３７６】
長いＦＥＣＢＬＯＣＫ及び短いＦＥＣＢＬＯＣＫに対するパラメータは、それぞれ前記表２８及び表２９に与えられる。
【０３７７】
長いＦＥＣＢＬＯＣＫに対するＮldpc−Ｋldpcを算出する細部手続は次の通りである。
【０３７８】
１）パリティビット初期化
【０３７９】
【数４】
0006466471.tif 000034
【０３８０】
２）パリティチェックマトリックスのアドレスの第１行に特定されたパリティビットアドレスで第１情報ビット（ｉ０）を累算する。パリティチェックマトリックスのアドレスの細部事項については後で説明する。例えば、レート１３／１５に対して、
【０３８１】
【数５】
0006466471.tif 000035
【０３８２】
３）次の３５９個の情報ビット（ｉs）（ｓ＝１、２、…、３５９）が次の数式を用いてパリティビットで累算される。
【０３８３】
【数６】
0006466471.tif 000036
【０３８４】
ここで、ｘは、第１ビット（ｉ０）に対応するパリティビット累算器のアドレスを示し、Ｑldpcは、パリティチェックマトリックスのアドレスで特定されたコードレート従属定数である。継続して、例えば、レート１３／１５に対してＱldpc＝２４であって、よって、情報ビット（ｉ1）に対して次の動作が行われる。
【０３８５】
【数７】
0006466471.tif 000037
【０３８６】
４）３６１番目の情報ビット（ｉ360）に対して、パリティビット累算器のアドレスは、パリティチェックマトリックスのアドレスの第２行に与えられる。類似する方式で、次の３５８個の情報ビット（ｉs）（ｓ＝３６１、３６２、…、７１９）に対するパリティビット累算器のアドレスは数式６を用いて得られ、ここで、ｘは、情報ビット（ｉ360）に対応するパリティビット累算器のアドレス、パリティチェックマトリックスのアドレスの第２行内のエントリーを示す。
【０３８７】
５）類似する方式で、３６０個の新たな情報ビットの全てのグループに対して、パリティチェックマトリックスのアドレスからの新たな行がパリティビット累算器のアドレスを探すのに使用される。
【０３８８】
情報ビットが全部消尽した後、最終パリティが次のように得られる。
【０３８９】
６）ｉ＝１から開始する次の動作を順次行う。
【０３９０】
【数８】
0006466471.tif 000038
【０３９１】
ここで、ｐi（ｉ＝０、１、…、Ｎdpc−Ｋldpc−１）の最終内容は、パリティビット（ｐi）と同一である。
【０３９２】
【表３０】
0006466471.tif 000039
【０３９３】
短いＦＥＣＢＬＯＣＫに対するこのＬＤＰＣエンコーディング手続は、表３０及び表３１に取り替え、長いＦＥＣＢＬＯＣＫに対するパリティチェックマトリックスのアドレスを短いＦＥＣＢＬＯＣＫに対するパリティチェックマトリックスのアドレスに取り替えることを除いては、長いＦＥＣＢＬＯＣＫに対するｔ  ＬＤＰＣエンコーディング手続に従う。
【０３９４】
【表３１】
0006466471.tif 000040
【０３９５】
図２３は、本発明の実施例に係るビットインタリービングを示す図である。
【０３９６】
ＬＤＰＣエンコーダの出力はビットインタリーブされ、これは、パリティインタリービング、その後のＱＣＢ（ｑｕａｓｉ−ｃｙｃｌｉｃ  ｂｌｏｃｋ）インタリービング及び内部グループインタリービングで構成される。
【０３９７】
（ａ）は、ＱＣＢインタリービングを示し、（ｂ）は、内部グループインタリービングを示す。
【０３９８】
ＦＥＣＢＬＯＣＫはパリティインタリーブされ得る。パリティインタリービングの出力において、ＬＤＰＣコードワードは、長いＦＥＣＢＬＯＣＫ内の１８０個の隣接したＱＣブロック及び短いＦＥＣＢＬＯＣＫ内の１８０個の隣接したＱＣブロックで構成される。長い又は短いＦＥＣＢＬＯＣＫ内のそれぞれのＱＣブロックは３６０ビットで構成される。パリティインタリーブされたＬＤＰＣコードワードは、ＱＣＢインタリービングによってインタリーブされる。ＱＣＢインタリービングの単位はＱＣブロックである。パリティインタリービングの出力におけるＱＣブロックは、図２３に示したように、ＱＣＢインタリービングによってパーミュートされ、ここで、ＦＥＣＢＬＯＣＫ長さによってＮcells＝６４８００／ηｍｏｄ又は１６２００／ηｍｏｄである。ＱＣＢインタリービングパターンは、変調タイプ及びＬＤＰＣコードレートの各組み合わせに固有である。
【０３９９】
ＱＣＢインタリービング後、内部グループインタリービングは、以下の表３２に定義された変調タイプ及び順序（ηｍｏｄ）に従って行われる。また、一つの内部グループに対するＱＣブロックの数（ＮQCB_IG）が定義される。
【０４００】
【表３２】
0006466471.tif 000041
【０４０１】
内部グループインタリービングプロセスは、ＱＣＢインタリービング出力のＮQCB-IG個のＱＣブロックで行われる。内部グループインタリービングは、３６０個の列とＮＱＣＢ_ＩＧ個の行を用いて内部グループのビットを記入及び判読するプロセスを有する。記入動作において、ＱＣＢインタリービング出力からのビットが行方向に記入される。判読動作は列方向に行われ、各行からｍ個のビットを判読し、ここで、ｍは、ＮＵＣに対して１と同一であり、ＮＣＱに対して２と同一である。
【０４０２】
図２４は、本発明の実施例に係るセル−ワードデマルチプレキシングを示す図である。
【０４０３】
図２４において、（ａ）は、８及び１２  ｂｐｃｕ  ＭＩＭＯに対するセル−ワードデマルチプレキシングを示し、（ｂ）は、１０  ｂｐｃｕ  ＭＩＭＯに対するセル−ワードデマルチプレキシングを示す。
【０４０４】
（ａ）に示したように、ビットインタリービング出力の各セルワード
【数９】
0006466471.tif 000042
にデマルチプレクスされ、これは、一つのＸＦＥＣＢＬＯＣＫに対するセル−ワードデマルチプレキシングプロセスを示す。
【０４０５】
ＭＩＭＯエンコーディングのための異なるタイプのＮＵＱを用いた１０  ｂｐｃｕ  ＭＩＭＯケースに対して、ＮＵＱ−１０２４に対するビットインタリーバが再使用される。（ｂ）に示したように、ビットインタリーバ出力の各セルワード
【数１０】
0006466471.tif 000043
にデマルチプレクスされる。
【０４０６】
図２５は、本発明の実施例に係る時間インタリービングを示す図である。
【０４０７】
（ａ）〜（ｃ）は、ＴＩモードの例を示す。
【０４０８】
時間インタリーバはＤＰレベルで動作する。時間インタリービング（ＴＩ）のパラメータは、各ＤＰに対して異なる形に設定することができる。
【０４０９】
ＰＬＳ２−ＳＴＡＴデータの一部で表れる次のパラメータはＴＩを構成する。
【０４１０】
ＤＰ_ＴＩ_ＴＹＰＥ（許容値：０又は１）：ＴＩモードを示す。；「０」は、ＴＩグループ当たりに多数のＴＩブロック（１より多いＴＩブロック）を有するモードを示す。この場合、一つのＴＩグループは一つのフレームに直接マップされる（インターフレームインタリービングではない）。「１」は、ＴＩグループ当たり一つのみのＴＩブロックを有するモードを示す。この場合、ＴＩブロックは、１より多いフレームに拡散され得る（インターフレームインタリービング）。
【０４１１】
ＤＰ_ＴＩ_ＬＥＮＧＴＨ：ＤＩ_ＴＩ_ＴＹＰＥ＝「０」である場合、このパラメータは、ＴＩグループ当たりのＴＩブロックの数（ＮＴＩ）である。ＤＰ_ＴＩ_ＴＹＰＥ＝「１」に対して、このパラメータは、一つのＴＩグループから拡散されたフレームの数（ＰＩ）である。
【０４１２】
ＤＰ_ＮＵＭ_ＢＬＯＣＫ_ＭＡＸ（許容値：０〜１０２３）：ＴＩグループ当たりのＸＦＥＣＢＬＯＣＫの最大数を示す。
【０４１３】
ＤＰ_ＦＲＡＭＥ_ＩＮＴＥＲＶＡＬ（許容値：１、２、４、８）：与えられたＰＨＹプロファイルの同一のＤＰを伝達する２個の連続的なフレーム間のフレームの数（ＩＪＵＭＰ）を示す。
【０４１４】
ＤＰ_ＴＩ_ＢＹＰＡＳＳ（許容値：０又は１）：時間インタリービングがＤＰに使用されない場合、このパラメータは「１」に設定される。時間インタリービングが使用される場合、「０」に設定される。
【０４１５】
さらに、ＰＬＳ２−ＤＹＮデータからのパラメータ（ＤＰ_ＮＵＭ_ＢＬＯＣＫ）は、ＤＰの一つのＴＩグループによって伝達されたＸＦＥＣＢＬＯＣＫの数を示すのに使用される。
【０４１６】
時間インタリービングがＤＰに使用されない場合、次のＴＩグループ、時間インタリービング動作及びＴＩモードは考慮されない。しかし、スケジューラからの動的構成情報に対する補償ブロックは依然として必要である。各ＤＰにおいて、ＳＳＤ／ＭＩＭＯエンコーディングから受信されたＸＦＥＣＢＬＯＣＫはＴＩグループにグループ化される。すなわち、それぞれのＴＩグループは、整数のＸＦＥＣＢＬＯＣＫのセットであり、動的に変更可能である数のＸＦＥＣＢＬＯＣＫを含む。インデックスのＴＩグループ内のＸＦＥＣＢＬＯＣＫの数（ｎ）はＮxBLOCK_Group_（ｎ）で表示され、ＰＬＳ２−ＤＹＮデータのＤＰ_ＮＵＭ_ＢＬＯＣＫとしてシグナルされる。ＮxBLOCK_Group_（ｎ）は、０の最小値から最も大きい値が１０２３である最大値（ＮxBLOCK_Group_MAX）（ＤＰ_ＮＵＭ_ＢＬＯＣＫ_ＭＡＸに対応）まで変わり得る。
【０４１７】
各ＴＩグループは、一つのフレームに直接マップされたり、ＰIフレームにわたって拡散される。また、それぞれのＴＩグループは、１より多いＴＩブロック（ＮTI）に分離され、それぞれのＴＩブロックは、時間インタリーバメモリの一つの用途に対応する。ＴＩグループ内のＴＩブロックは、少し異なる数のＸＦＥＣＢＬＯＣＫを含むことができる。ＴＩグループが多数のＴＩブロックに分離されると、一つのフレームのみに直接マップされる。以下の表３３に示したように（時間インタリービングをスキップする追加のオプションを除いて）、時間インタリービングのための３個のオプションが存在する。
【０４１８】
【表３３】
0006466471.tif 000044
【０４１９】
各ＤＰにおいて、ＴＩメモリは、入力ＸＦＥＣＢＬＯＣＫ（ＳＳＤ／ＭＩＭＯエンコーディングブロックからの出力ＸＦＥＣＢＬＯＣＫ）を格納する。入力ＸＦＥＣＢＬＯＣＫは、
【数１１】
0006466471.tif 000045
として定義され、ここで、ｄn,s,r,qは、ｎ番目のＴＩグループのｓ番目のＴＩブロック内のｒ番目のＸＦＥＣＢＬＯＣＫのｑ番目のセルであって、次のようにＳＳＤ及びＭＩＭＯエンコーディングの出力を示す。
【０４２０】
【数１２】
0006466471.tif 000046
【０４２１】
また、時間インタリーバからの出力ＸＦＥＣＢＬＯＣＫは、次のように定義されると仮定する。
【数１３】
0006466471.tif 000047
【０４２２】
一般に、時間インタリーバは、フレームビルディングプロセス前にＤＰデータのためのバッファとして動作する。これは、それぞれのＤＰに対する２個のメモリバンクによって達成される。第１ＴＩブロックは第１バンクに記入される。第１バンクが判読される間、第２ＴＩブロックが第２バンクに記入される。
【０４２３】
ＴＩは、ツイスト行−列ブロックインタリーバである。ｎ番目のＴＩグループのｓ番目のＴＩブロックに対して、ＴＩメモリの行（Ｎr）の数はセルの数（Ｎcell）と同一である。すなわち、Ｎr＝Ｎcellであるが、列の数（Ｎc）は数（ＮxBLOCK_TI（ｎ，ｓ））と同一である。
【０４２４】
図２６は、本発明の一実施例に係るツイスト行−列ブロックインタリーバの基本動作を示す図である。
【０４２５】
図２６（ａ）は、時間インタリーバの書き込み動作を示し、（ｂ）は、時間インタリーバの読み取り動作を示す。第１ＸＦＥＣＢＬＯＣＫは、ＴＩメモリの第１列に列方向に書き込まれ、第２ＸＦＥＣＢＬＯＣＫは次の列に書き込まれ、その他は（ａ）に示した通りである。そして、インタリービングアレイ内に、各セルは対角線方向に読み取られる。第１行（一番左側の列から始める列に沿って右側にある）から最後の行に対角線方向に読み取る間、Ｎrセルは、（ｂ）に示したように読み取られる。具体的に、連続的に読み取られるＴＩメモリセルの位置をｚｎ，ｓ、ｉ（ｉ＝０，,,,、ＮｒＮｃ）である仮定すると、そのようなインタリービングアレイにおける読み取りプロセスは、行インデックスＲｎ，ｓ、ｉ、列インデックスＣｎ，ｓ、ｉ、及び連関したツイスティングパラメータＴｎ，ｓ、ｉを次の表現のように計算することによって行われる。
【０４２６】
【数１４】
0006466471.tif 000048
【０４２７】
【数１５】
0006466471.tif 000049
【０４２８】
【数１６】
0006466471.tif 000050
【０４２９】
その結果、読み取られるセルの位置は、ｚｎ，ｓ、ｉ＝ＮｒＣｎ，ｓ、ｉ+Ｒｎ，ｓ、ｉのような座標によって計算される。
【０４３０】
図２７は、本発明の一実施例に係るツイスト行−列ブロックインタリーバの動作を示す図である。
【０４３１】
より具体的に、図２７は、ＮｘＢＬＯＣＫ＿ＴＩ（０，０）＝３，ＮｘＢＬＯＣＫ＿ＴＩ（１，０）＝６，ＮｘＢＬＯＣＫ＿ＴＩ（２，０）＝５である場合、仮想ＸＦＥＣＢＬＯＣＫを含む各ＴＩグループのためのＴＩメモリ内のインタリービングアレイを示す。
【０４３２】
可変数字ＮｘＢＬＯＣＫ＿ＴＩ（ｎ，ｓ）＝Ｎｒ，は、Ｎ'ｘＢＬＯＣＫ＿ＴＩ＿ＭＡＸより小さいか又は同一である。そのため、受信側で単一メモリデインタリービングを達成するために、ＮｘＢＬＯＣＫ＿ＴＩ（ｎ，ｓ）とは関係なく、ツイスト行−列ブロックインタリーバで使用されるためのインタリービングアレイは、仮想ＸＦＥＣＢＬＯＣＫをＴＩメモリに挿入することによってＮｒ×Ｎｃ＝Ｎｃｅｌｌｓ×ＮｘＢＬＯＣＫ＿ＴＩ＿ＭＡＸのサイズに設定され、読み取りプロセスは、次の表現のように行われる。
【０４３３】
【数１７】
0006466471.tif 000051
【０４３４】
ＴＩグループの数が３に設定される。時間インタリーバのオプションは、ＤＰ_ＴＩ_ＴＹＰＥ＝「０」、ＤＰ_ＦＲＡＭＥ_ＩＮＴＥＲＶＡＬ＝「１」、ＤＰ_ＴＩ_ＬＥＮＧＴＨ＝「１」、すなわち、ＮTI＝１、ＩJUMP＝１、及びＰI＝１によってＰＬＳ２−ＳＴＡＴデータでシグナルされる。各Ｎcells＝３０セルを有する、ＴＩグループ当たりのＸＦＥＣＢＬＯＣＫの数は、それぞれＮxBLOCK_TI（０，０）＝３、ＮxBLOCK_TI（１，０）＝６、及びＮxBLOCK_TI（２，０）＝５によってＰＬＳ２−ＤＹＮデータでシグナルされる。ＸＦＥＣＢＬＯＣＫの最大数は、
【数１８】
0006466471.tif 000052
【０４３５】
図２８は、本発明の実施例に係るツイスト行−列ブロックインタリーバの対角線方向読み取りパターンを示す図である。
【０４３６】
より具体的に、図２８は、Ｎ'ｘＢＬＯＣＫ＿ＴＩ＿ＭＡＸ＝７及びＳshift＝（７−１）／２＝３の各パラメータを有するそれぞれのインタリービングアレイから対角線方向読み取りパターンを示す。前記擬似コード（ｐｓｅｕｄｏｃｏｄｅ）のように示された読み取りプロセスにおいて、
【数１９】
0006466471.tif 000053
である場合、Ｖiの値はスキップされ、Ｖiの次に計算された値が使用される。
【０４３７】
図２９は、本発明の実施例に係るそれぞれのインタリービングアレイからインタリーブされたＸＦＥＣＢＬＯＣＫを示す図である。
【０４３８】
図２９は、Ｎ'ｘＢＬＯＣＫ＿ＴＩ＿ＭＡＸ＝７及びＳshift＝３のパラメータを有するそれぞれのインタリービングアレイからインタリーブされたＸＦＥＣＢＬＯＣＫを示す図である。
【０４３９】
図３０は、本発明の一実施例に係るタイムインターリービング過程を示す図である。
【０４４０】
上述したように、本発明の一実施例に係る放送信号送信装置に含まれたタイムインターリーバ（またはタイムインターリーバブロック）は、複数個のＦＥＣブロックに属するセルを互いに時間軸に従ってインターリービングして出力する過程を行う。
【０４４１】
ＴＩ（Ｔｉｍｅ  Ｉｎｔｅｒｌｅａｖｉｎｇ）グループは、特定のＤＰのためのダイナミックキャパシティ割り当てユニットであって、整数であり、ダイナミックに変更される数のＦＥＣブロックで構成され得る。
【０４４２】
ＴＩ（Ｔｉｍｅ  Ｉｎｔｅｒｌｅａｖｉｎｇ）ブロックは、タイムインターリービングが行われるセルの集合であって、１つのタイムインターリーバメモリの使用に対応し得る。
【０４４３】
ＦＥＣブロックは、エンコーディングされたＤＰデータのビットの集合、または全てのエンコーディングされたビットを運搬する複数個のセルの集合として定義することができる。
【０４４４】
各ＴＩグループは、１つのフレームに直ちにマッピングされてもよく、複数個のフレームに分散されてもよい。また、各ＴＩグループは１つ以上のＴＩブロックに分割され得、各ＴＩブロックはタイムインターリーバメモリの使用に対応し得る。ＴＩグループ内のＴＩブロックは、少しずつ異なる数のＦＥＣブロックを含むことができる。
【０４４５】
タイムインターリービングを通じて、各ＦＥＣブロックのセルは、タイムインターリービングデプス（ｄｅｐｔｈ）だけの特定の区間内に分散されて伝送されることによってダイバーシティ利得（ｄｉｖｅｒｓｉｔｙ  ｇａｉｎ）を得ることができる。本発明の一実施例に係るタイムインターリーバはＤＰレベルで動作することができる。
【０４４６】
また、本発明の一実施例に係るタイムインターリーバは、互いに異なる入力ＦＥＣブロックを、与えられたメモリに順次配列（ｗｒｉｔｉｎｇ  ｏｐｅｒａｔｉｏｎ）した後、ダイアゴナル方向にインターリービングする過程（ｄｉａｇｏｎａｌ  ｒｅａｄｉｎｇ  ｏｐｅｒａｔｉｏｎ）を含む、タイムインターリービングを行うことができる。本発明の一実施例に係るタイムインターリービングは、ダイアゴナル−タイプのタイムインターリービングまたはダイアゴナル−タイプのＴＩと呼ぶことができる。
【０４４７】
一般的にタイムインターリーバは、フレームビルディング過程に先立ち、ＤＰデータに対するバッファとして動作することができる。これは、各ＤＰに対する２つのメモリバンクを使用することによって達成することができる。１番目のＴＩ−ブロックは、１番目のメモリバンクに書き込まれ得、２番目のＴＩ−ブロックは、１番目のメモリバンクに書き込まれたＴＩ−ブロックのセルが読み出されて出力される間、２番目のメモリバンクに書き込まれ得る。
【０４４８】
具体的な実行装置の名称、実行装置の位置または実行装置の機能などは、設計者の意図に応じて変更可能である。
【０４４９】
本発明の一実施例に係る１つのＴＩブロックは、Ｎc個のＦＥＣブロックで構成され得、ＦＥＣブロックの長さはＮrｘ１であると仮定することができる。したがって、本発明の一実施例に係るＴＩメモリは、ＮrｘＮc行列の大きさと同一の大きさを有することができる。また、本発明の一実施例に係るタイムインターリービングのデプスは、ＦＥＣブロックの長さと同一である。
【０４５０】
図の（ａ）は、本発明の一実施例に係るタイムインターリービングの書き込み方向（ｗｒｉｔｉｎｇ  ｄｉｒｅｃｔｉｏｎ）を示す図であり、（ｂ）は、本発明の一実施例に係るタイムインターリービングの読み出し方向（ｒｅａｄｉｎｇ  ｄｉｒｅｃｔｉｏｎ）を示す図である。
【０４５１】
具体的には、（ａ）に示されたように、本発明の一実施例に係る放送信号送信装置は、入力されたＦＥＣブロックを、ＮrｘＮcの大きさを有するＴＩメモリに列（ｃｏｌｕｍｎ）方向に順次書き込むことができる（Ｃｏｌｕｍｎ−ｗｉｓｅ  ｗｒｉｔｉｎｇ）。１番目のＦＥＣブロック０は、ＴＩメモリの１番目の列に列方向に書き込まれ、２番目のＴＩ ＦＥＣブロックは、次の列に順次書き込まれ得る。
【０４５２】
その後、（ｂ）に示されたように、本発明の一実施例に係る放送信号送信装置は、列方向に書き込まれたＦＥＣブロックを、対角線、ダイアゴナル（ｄｉａｇｏｎａｌ）方向に読み出すことができる。この場合、本発明の一実施例に係る放送信号送信装置は、一周期（ｏｎｅ  ｐｅｒｉｏｄ）の間、ダイアゴナル読み出しを行うことができる。
【０４５３】
すなわち、（ｂ）に示されたように、最も左側の列の最初の行から始まって、右側方向に最後の行までダイアゴナル方向に読み出す動作が行われると、Ｎr個のセルが読み出され得る。
【０４５４】
特に、１番目の周期のダイアゴナル読み出し（ｄｉａｇｏｎａｌ  ｒｅａｄｉｎｇ）動作は、メモリ行列の（０，０）から始まって列の最下端のセルを読み出すまで行われるので、互いに異なるＦＥＣブロック内のセルを均一にインターリービングすることができる。次の周期のダイアゴナル読み出し動作は、図において、（１）、（２）、（３）…の順に行われ得る。
【０４５５】
図３１は、本発明の他の実施例に係るタイムインターリービング過程を示す図である。
【０４５６】
図３１は、上述したダイアゴナル−タイプのＴＩの書き込み動作過程及び読み出し動作過程の他の実施例を示す。
【０４５７】
本発明の一実施例に係る１つのＴＩブロックは４個のＦＥＣブロックで構成され、各ＦＥＣブロックの長さは８個のセルで構成され得る。したがって、ＴＩメモリの大きさは、８ｘ４行列配列（または３２ｘ１）の大きさと同一であり、列の長さと行の長さは、それぞれ、ＦＥＣブロックの長さ（またはタイムインターリービングデプス）とＦＥＣの数と同一であることがわかる。
【０４５８】
図３１の左側に示されたＴＩインプットＦＥＣブロックに対応するブロックは、タイムインターリーバに順次入力されるＦＥＣブロックを示す。
【０４５９】
図３１の中央に示されたＴＩ ＦＥＣブロックに対応するブロックは、ＴＩメモリに格納されたｉ番目のＦＥＣブロックのｎ番目のセル値を示し、ＴＩメモリインデックスに対応する図は、ＴＩメモリに格納されたＦＥＣブロックのセルの順序を指示するメモリインデックスを示す。
【０４６０】
(ａ）は、ＴＩ書き込み動作を示す。上述したように、順次入力されたＦＥＣブロックは、ＴＩメモリに列方向に順次書き込まれ得る。したがって、各ＦＥＣブロックのセルは、順次格納されてＴＩメモリインデックスに書き込まれるようになる。
【０４６１】
(ｂ）は、ＴＩ読み出し動作を示す。図示のように、ＴＩメモリに格納されたセル値は、メモリインデックス０，９，１８，２７…の順にダイアゴナル方向に読み出されて出力され得る。また、ダイアゴナル方向読み出しが始まるセルの位置またはダイアゴナル方向読み出しパターンは、設計者の意図に応じて変更可能である。
【０４６２】
図３１の右側に示されたＴＩアウトプットＦＥＣブロックに対応するブロックは、本発明の一実施例に係るダイアゴナル−タイプのＴＩを通じて出力されたセル値を順次示す。ＴＩアウトプットメモリインデックスに対応するブロックは、ダイアゴナル−タイプのＴＩを通じて出力されたｃｅｌｌ値に対応するメモリインデックスを示す。
【０４６３】
結果的に、本発明の一実施例に係るタイムインターリーバは、順次入力されるＦＥＣブロックに対してＴＩアウトプットメモリインデックス値を順次発生させてダイアゴナル−タイプのＴＩを行うことができる。
【０４６４】
図３２は、本発明の一実施例に係るＴＩアウトプットメモリインデックスを生成する過程を示す図である。
【０４６５】
上述したように、本発明の一実施例に係るタイムインターリーバは、順次入力されるＦＥＣブロックに対してＴＩアウトプットメモリインデックス値を順次発生させてダイアゴナル−タイプのＴＩを行うことができる。
【０４６６】
図３２に示された（ａ）は、上述した順次入力されるＦＥＣブロックに対してダイアゴナル−タイプのＴＩのためのメモリインデックスを生成させるメモリインデックスの生成過程を示し、（ｂ）は、メモリインデックスの発生過程を示す数式である。
【０４６７】
本発明の一実施例に係る放送信号受信装置に含まれたタイムデインターリーバ（またはタイムデインターリーバブロック）は、上述したダイアゴナル−タイプのＴＩの逆過程を行うことができる。すなわち、本発明の一実施例に係るタイムデインターリーバは、ダイアゴナル−タイプのＴＩが行われて伝送されたＦＥＣブロックの入力を受け、ＴＩメモリにダイアゴナル方向に書き込み動作を行った後、順次読み出し動作を行ってタイムデインターリービングを行うことができる。本発明の一実施例に係るタイムデインターリービングは、ダイアゴナル−タイプのＴＤＩまたはダイアゴナル−タイプのタイムデインターリービングと呼ぶことができる。具体的な実行装置の名称、実行装置の位置または実行装置の機能などは、設計者の意図に応じて変更可能である。
【０４６８】
図３３は、本発明の一実施例に係るタイムデインターリービング過程を示す図である。
【０４６９】
図３３に示されたタイムデインターリービング過程は、図３０で説明したタイムインターリービング過程の逆過程に該当する。
【０４７０】
（ａ）は、本発明の一実施例に係るタイムデインターリービングの書き込み方向を示した図であり、（ｂ）は、本発明の一実施例に係るタイムデインターリービングの読み出し方向を示した図である。
【０４７１】
具体的に、（ａ）に示したように、本発明の一実施例に係るタイムデインターリーバは、送信側でダイアゴナル−タイプのＴＩが行われたＦＥＣブロックの入力を受け、ＴＤＩ（タイムデインターリーバ）メモリにダイアゴナル方向に書き込むことができる（ダイアゴナル書き込み動作）。
【０４７２】
この場合、本発明の一実施例に係るタイムインターリーバは、一周期（ｏｎｅ  ｐｅｒｉｏｄ）の間、ダイアゴナル書き込み動作を行うことができる。
【０４７３】
特に、１番目の周期のダイアゴナル書き込み動作は、メモリ行列の（０，０）から始まってｒｏｗの最下端のセルを読み出すまで行われる。各周期のダイアゴナル書き込み動作は、図において、(1),(2),(3)…の順に行われ得る。
【０４７４】
また、（ｂ）に示したように、本発明の一実施例に係るタイムデインターリーバは、ダイアゴナル方向に書き込まれたＦＥＣブロックを列方向に順次読み出し動作を行うことができる（列方向読み出し動作）。
【０４７５】
図３４は、本発明の他の実施例に係るタイムデインターリービング過程を示す図である。
【０４７６】
図３４に示されたタイムデインターリービング過程は、図３１で説明したタイムインターリービング過程の逆過程に該当する。
【０４７７】
本発明の一実施例に係る１つのＴＩブロックは４個のＦＥＣブロックで構成され、各ＦＥＣブロックの長さは８個のセルで構成され得る。したがって、ＴＩメモリの大きさは８ｘ４行列配列（または３２ｘ１）の大きさと同一であり、列の長さと行の長さは、それぞれ、ＦＥＣブロックの長さ（またはタイムインターリービングデプス）とＦＥＣの数と同一であることがわかる。
【０４７８】
図３４の左側に示されたＴＤＩインプットＦＥＣブロックに対応するブロックは、タイムインターリーバに順次入力されるＦＥＣブロックのセルを示し、ＴＤＩインプットメモリインデックスに対応するブロックは、順次入力されるＦＥＣブロックのセルに対応するメモリインデックスを示す。
【０４７９】
図３４の中央に示されたＴＤＩ ＦＥＣブロックに対応するブロックは、ＴＤＩメモリに格納されたｉ番目のＦＥＣブロックのｎ番目のセル値を示し、ＴＤＩメモリインデックスに対応する図は、ＴＤＩメモリに格納されたＦＥＣブロックのセルの順序を指示するメモリインデックスを示す。
【０４８０】
（ａ）は、ＴＤＩ書き込み動作を示す。上述したように、順次入力されたＦＥＣブロックは、ＴＤＩメモリにダイアゴナル方向に順次書き込まれ得る。したがって、入力されたＦＥＣブロックのセルは、順次格納されてＴＤＩメモリインデックスに書き込まれる。
【０４８１】
（ｂ）は、ＴＤＩ読み出し動作を示す。図示のように、ＴＤＩメモリに格納されたセル値は、メモリインデックス０，１，２，３…の順に列方向に読み出されて出力され得る。
【０４８２】
図３４の右側に示されたＴＤＩアウトプットＦＥＣブロックに対応するブロックは、本発明の一実施例に係るタイムデインターリービングを通じて出力されたセル値を順次示す。ＴＤＩアウトプットメモリインデックスに対応するブロックは、本発明の一実施例に係るタイムデインターリービングを通じて出力されたセル値に対応するメモリインデックスを示す。
【０４８３】
結果的に、本発明の一実施例に係るタイムデインターリーバは、順次入力されるＦＥＣブロックに対してＴＤＩアウトプットメモリインデックス値を順次発生させてダイアゴナル−タイプのＴＤＩを行うことができる。
【０４８４】
図３５は、本発明の一実施例に係るＴＤＩアウトプットメモリインデックスを生成する過程を示す図である。
【０４８５】
上述したように、本発明の一実施例に係るタイムデインターリーバは、順次入力されるＦＥＣブロックに対してＴＤＩアウトプットメモリインデックス値を順次発生させてダイアゴナル−タイプのＴＤＩを行うことができる。
【０４８６】
図３５に示された（ａ）は、上述した順次入力されるＦＥＣブロックに対してダイアゴナル−タイプのＴＤＩのためのメモリインデックスを生成させるメモリインデックス生成過程を示し、（ｂ）は、メモリインデックスの発生過程を示す数式である。
【０４８７】
また、本発明の一実施例に係る放送信号送信装置は、複数個のＦＥＣブロックが複数個のＴＩブロックでパッキング（ｐａｃｋｉｎｇ）及び構成されて伝送されるＶＤＲ（ｖａｒｉａｂｌｅ  ｄａｔａ−ｒａｔｅ）システムであってもよい。この場合、１つのＴＩブロックに含まれたＦＥＣブロックの数は、各ＴＩブロック別に異なってもよい。
【０４８８】
図３６は、本発明の一実施例に係るＶＤＲ（ｖａｒｉａｂｌｅ  ｄａｔａ−ｒａｔｅ）システムを示す概念図である。
【０４８９】
具体的に、図３６は、１つの信号フレームにマッピングされるＴＩブロックを示す図である。
【０４９０】
上述したように、本発明の一実施例に係るＶＤＲ（ｖａｒｉａｂｌｅ  ｄａｔａ−ｒａｔｅ）システムの場合、放送信号送信装置は、複数個のＦＥＣブロックを複数個のＴＩブロックでパッキングして伝送することができる。この場合、１つのＴＩブロックに含まれるＦＥＣブロックの数は、各ＴＩブロック毎に異なってもよい。
【０４９１】
すなわち、図示のように、１つの信号フレームは、ＮTI_NUM個のＴＩブロックで構成され得、各ＴＩブロックは、ＮFEC_NUM個のＦＥＣブロックを含むことができる。この場合、各ＴＩブロックに含まれたＦＥＣブロックの数は異なり得る。
【０４９２】
以下では、上述したＶＤＲシステムで行われ得るタイムインターリービングについて説明する。これは、上述したタイムインターリービングの更に他の実施例であって、放送信号受信装置がシングルメモリを有する場合にも適用できるという利点を有する。
【０４９３】
本発明の他の実施例に係るタイムインターリービングは、上述と同様に、ダイアゴナル−タイプのＴＩと呼ぶことができ、本発明の一実施例に係る放送信号送信装置内のタイムインターリーバで行うことができる。また、これに対する逆過程として、タイムデインターリービングは、ダイアゴナル−タイプのＴＤＩと呼ぶことができ、本発明の一実施例に係る放送信号受信装置内のタイムデインターリーバで行うことができる。具体的な実行装置の名称、実行装置の位置または実行装置の機能などは、設計者の意図に応じて変更可能である。以下、具体的な動作を説明する。
【０４９４】
上述したように、ＴＩブロック内に含まれたＦＥＣブロックの数が互いに異なる場合、各ＴＩブロック毎に互いに異なるダイアゴナル−タイプのＴＩ方式を適用しなければならない。しかし、このような方式は、放送信号受信装置がシングルメモリを使用する場合、これに対応するデインターリービングを行うことができないという問題がある。
【０４９５】
したがって、本発明の放送信号送信装置は、一つのダイアゴナル−タイプのＴＩ方式を決定し、全てのＴＩブロックに対して同一に適用させることを一実施例とすることができる。また、本発明の一実施例に係る放送信号送信装置は、これに対応して、シングルメモリを使用して複数個のＴＩブロックを順次デインターリービングすることができる。
【０４９６】
この場合、本発明の一実施例に係る放送信号送信装置は、全てのＴＩブロックに対して適用される一つのダイアゴナル−タイプのＴＩ方法を、一つの信号フレーム内でＦＥＣブロックの数を最も多く含んでいるＴＩブロックを基準として決定することができる。また、本発明の一実施例に係る放送信号送信装置は、一つの信号フレーム内で最も多いＦＥＣブロックの数と、最も少ないＦＥＣブロックの数との中間値に該当するＴＩブロック、または任意のＴＩブロックを基準として、一つのダイアゴナル−タイプのＴＩ方法を決定することができる。これは、設計者の意図に応じて変更可能である。
【０４９７】
この場合、ＦＥＣブロックの数を最も多く含んでいるＴＩブロックと比較してＦＥＣブロックの数が少ないＴＩブロックに対して、上述したダイアゴナル−タイプのＴＩをどのように適用するかが問題となり得る。
【０４９８】
したがって、本発明の放送信号送信装置は、発生するメモリインデックスをモニタリングして、適用するか否かを決定することを一実施例とすることができる。
【０４９９】
具体的には、本発明の放送信号送信装置は、発生したＴＩメモリインデックスが任意のＴＩブロック内の全セルの数を超える場合、超えるＴＩメモリインデックスを無視することを一実施例とすることができる。具体的に、ＴＩブロック内の全セルの数を超える場合、仮想のＦＥＣブロックを追加して（ゼロパディング）ダイアゴナル−タイプのＴＩを行うことができる。また、本発明の放送信号送信装置は、上述したダイアゴナル−タイプのＴＩ方法を互いに異なるＴＩブロックに対して適用する際に、ＦＥＣブロックの数が少ないＴＩブロックから順次に、ＦＥＣブロックの数に応じて適用することを一実施例とすることができる。したがって、本発明の一実施例に係る放送信号受信装置は、シングルメモリを簡単に運営することができる。具体的な内容は後述する。
【０５００】
以下の数式は、上述した全てのＴＩブロックに対して適用される一つのダイアゴナル−タイプのＴＩ方法を決定する過程を示す。
【０５０１】
【数２０】
0006466471.tif 000054
【０５０２】
図３７は、本発明の更に他の実施例に係るタイムインターリービング過程を示す図である。
【０５０３】
具体的には、図３７は、ＶＤＲシステムにおいてダイアゴナル−タイプのＴＩが適用された一実施例を示す。
【０５０４】
（ａ）は、４個のＦＥＣブロックを含むＴＩブロック０に対してダイアゴナル−タイプのＴＩが適用される過程を示し、（ｂ）は、５個のＦＥＣブロックを含むＴＩブロック１に対してダイアゴナル−タイプのＴＩが適用される過程を示す。
【０５０５】
ＴＩ ＦＥＣブロックに対応するブロックは、各ＴＩブロックに含まれたＦＥＣブロック及び各ＦＥＣブロックに含まれたセル値を示す。ＴＩメモリインデックスに対応するブロックは、ＴＩブロックに含まれたセル値に対応するメモリインデックスを示す。
【０５０６】
各ＴＩブロックは一つの信号フレームに含まれ、各ＦＥＣブロックは８個のセルを含むことができる。
【０５０７】
本発明の一実施例に係る放送信号送信装置は、２つのＴＩブロックに対して同一に適用するためのダイアゴナル−タイプのＴＩ方式を決定することができる。上述したように、本発明の一実施例に係るダイアゴナル−タイプのＴＩ方式は、一つの信号フレーム内でＦＥＣブロックの数を最も多く含んでいるＴＩブロックを基準として決定されるので、図３７の場合、ＴＩブロック１を基準としてダイアゴナル−タイプのＴＩ方式が決定される。したがって、ＴＩメモリの大きさは、８ｘ５行列配列（または４０ｘ１）の大きさと同一であり得る。
【０５０８】
（ａ）の上部に示すように、ＴＩブロック０に含まれたＦＥＣブロックは４個で、ＴＩブロック１に含まれたＦＥＣブロックの数よりも少ない。したがって、本発明の一実施例に係る放送信号送信装置は、ＴＩブロック０に対して、ＴＩブロックの最も最後にゼロ値を有する仮想（ｖｉｒｔｕａｌ）ＦＥＣブロック２３０００を付加（パディング）し、当該セルをＴＩメモリに列方向書き込み動作を行うことができる。仮想ＦＥＣブロックが追加される位置は、設計者の意図に応じて変更可能である。
【０５０９】
その後、（ａ）の下部に示すように、本発明の一実施例に係る放送信号送信装置は、ＴＩメモリに書き込まれたセルをダイアゴナル方向に読み出す動作を行うことができる。この場合、本発明の一実施例に係る放送信号送信装置は、仮想ＦＥＣブロックに該当する最後の列の当該セルは無視し、読み出し動作を行うことができる。
【０５１０】
ＴＩブロック１に対して、本発明の一実施例に係る放送信号送信装置は、（ｂ）の上部及び下部に示すように、上述した方法によって列方向の書き込み動作を行い、ダイアゴナル読み出し動作を行うことができる。
【０５１１】
上述したように、本発明の一実施例に係るダイアゴナル−タイプのＴＩは、少ないＦＥＣブロックを含むＴＩブロックに対して先に適用されるので、図３７の場合、ＴＩブロック０に対して先に適用され得る。
【０５１２】
図３８は、本発明の他の実施例に係るＴＩアウトプットメモリインデックスを生成する過程を示す図である。
【０５１３】
図３８は、上述した２つのＴＩブロック（ＴＩブロック０及びＴＩブロック１）に対してＴＩアウトプットメモリインデックスを生成する過程、及びＴＩアウトプットメモリインデックスに対応するＴＩアウトプットＦＥＣブロックを示す。
【０５１４】
ＴＩアウトプットメモリインデックスに対応するブロックは、ＴＩアウトプットメモリインデックスを生成する過程を示し、ＴＩアウトプットＦＥＣブロックに対応するブロックは、生成されたＴＩアウトプットメモリインデックスに対応するＦＥＣブロックのセル値を示す。
【０５１５】
（ａ）は、ＴＩブロック０のＴＩアウトプットメモリインデックスの発生過程を示す。（ａ）の上部に示すように、ＴＩメモリインデックスがＴＩブロック０内の全セルの数を超える場合、本発明の一実施例に係る放送信号送信装置は、仮想ＦＥＣブロック内のセルに該当する３２〜３９番に対応するＴＩメモリインデックスを無視し得る。これを、スキップオペレーション（ｓｋｉｐ  ｏｐｅｒａｔｉｏｎ）と呼ぶことができる。その結果、（ａ）の中央に示すように、スキップされたＴＩメモリインデックスを除いて、読み出し動作を行うことができる最終アウトプットメモリインデックスが発生する。（ａ）の下部には、最終アウトプットメモリインデックスに対応する出力ＦＥＣブロックのセル値が示されている。
【０５１６】
（ｂ）は、ＴＩブロック１のＴＩアウトプットメモリインデックスの発生過程を示す。ＴＩブロック１の場合、スキップオペレーションが適用されていないことが確認できる。具体的な過程は、上述したものと同一である。
【０５１７】
以下の数式は、上述したＶＤＲシステムにおいて適用できるダイアゴナル−タイプのＴＩを行うためのアウトプットメモリインデックスの発生過程を示す。
【０５１８】
【数２１】
0006466471.tif 000055
【０５１９】
上述した数式において、ｉｆ条件部は、上述したスキップオペレーションを示す。
【０５２０】
図３９は、本発明の一実施例に係るＴＩメモリインデックスの生成過程を示すフローチャートである。
【０５２１】
上述したように、本発明の一実施例に係るタイムインターリーバは、順次入力されるＦＥＣブロックに対してＴＩアウトプットメモリインデックス値を順次発生させてダイアゴナル−タイプのＴＩを行うことができる。
【０５２２】
図３９に示したように、本発明の一実施例に係る放送信号送信装置は、初期値を設定することができる（Ｓ２５０００）。すなわち、本発明の一実施例に係る放送信号送信装置は、全てのＴＩブロックに対して適用される一つのダイアゴナル−タイプのＴＩ方法を、一つの信号フレーム内でＦＥＣブロックの数を最も多く含んでいるＴＩブロックを基準として決定することができる。
【０５２３】
その後、本発明の一実施例に係る放送信号送信装置は、一時的なＴＩメモリインデックスを生成することができる（Ｓ２５１００）。すなわち、本発明の一実施例に係る放送信号送信装置は、ＦＥＣブロックの数が設定されたＴＩメモリインデックスよりも少ないＴＩブロックに対して仮想ＦＥＣブロックを付加（パディング）して、ＴＩメモリに書き込むことができる。
【０５２４】
その後、本発明の一実施例に係る放送信号送信装置は、生成されたＴＩメモリインデックスの可用性（ａｖａｉｌａｂｉｌｉｔｙ）を評価することができる（Ｓ２５２００）。すなわち、本発明の一実施例に係る放送信号送信装置は、ＴＩメモリに書き込まれたセルをダイアゴナル方向に読み出すことができる。この場合、仮想ＦＥＣブロックに該当するセルは無視し、読み出す動作を行うことができる。
【０５２５】
その後、本発明の一実施例に係る放送信号送信装置は、最終ＴＩメモリ−インデックスを生成することができる（Ｓ２５３００）。
【０５２６】
図３９に示されたフローチャートは、図３６乃至図３８で説明したＴＩアウトプットメモリインデックスを生成する過程に対応し、設計者の意図に応じて変更可能である。
【０５２７】
図４０は、本発明の更に他の実施例に係るタイムデインターリービング過程を示す図である。
【０５２８】
図４０に示されたタイムデインターリービング過程は、図３７乃至図３９で説明したタイムインターリービング過程の逆過程に該当し、上述したＴＩブロック０及びＴＩブロック１を実施例として説明する。
【０５２９】
特に、本発明の更に他の実施例に係るタイムデインターリービングは、放送信号受信装置がシングルメモリを使用する場合に適用され得る。
【０５３０】
上述したシングルメモリの使用のために、インターリービングされたＴＩブロックに対する本発明の一実施例に係る読み出し動作及び書き込み動作は連続的に行わなければならない。すなわち、ＴＤＩ過程は、効率的なＴＤＩ実行につながるためのクローズドフォーム（ｃｌｏｓｅｄ−ｆｏｒｍ）のように表現され得る。
【０５３１】
本発明の更に他の実施例に係るタイムデインターリービングは、４つのステップの過程を通じて行うことができる。
【０５３２】
図４０の（ａ）は、タイムデインターリービングの第１のステップ（ｓｔｅｐ  １）を示す。本発明の一実施例に係るタイムデインターリーバは、ＴＩブロック０に対するＴＤＩ過程に先立ち、ＴＩルールを用いて、ＴＩ過程で無視された（またはスキップされた）メモリインデックスに対応するセル値をゼロ（ｚｅｒｏ）または識別値にセットすることができる。すなわち、（ａ）の上部に示したブロックは、ＴＩブロック０の最終アウトプットメモリインデックスに対応する出力ＦＥＣブロックのセル値を示し、（ａ）の下部に示したブロックは、スキップオペレーションにおいてスキップされたメモリインデックスに対応するセル値をゼロにセットして生成したＦＥＣブロックのセル値を示す。
【０５３３】
第２のステップ（ｓｔｅｐ  ２）として、第１のステップによって出力されたアウトプットデータは、８ｘ５サイズのシングルメモリに書き込まれ得る。書き込み動作の方向は、ＴＩ過程の読み出し動作の方向と同一であり得る。本発明の一実施例に係る放送信号受信装置は、入力される１番目のＴＩブロックに対して、送信端のＴＩの１番目の逆過程としてダイアゴナル書き込み動作を行うことができる。すなわち、ダイアゴナル書き込み動作の方向は、送信端で行われたダイアゴナル読み出し動作の方向とは反対方向に行われ得る。
【０５３４】
図４０の（ｂ）は、タイムデインターリービングの第３のステップ（ｓｔｅｐ  ３）を示す。
【０５３５】
ＴＤＩ ＦＥＣブロックに対応するブロックは、入力されるＦＥＣブロックのセル値を示す。ＴＤＩメモリインデックスに対応するブロックは、ＦＥＣブロックのセル値に対応するＴＤＩメモリインデックスを示す。
【０５３６】
第２のステップに続いて列方向読み出し動作（ｃｏｌｕｍｎ−ｗｉｓｅ  ｒｅａｄｉｎｇ  ｏｐｅｒａｔｉｏｎ）を行うことができる。列方向読み出し動作の方向は、ＴＩ過程の書き込み動作の方向と同一である。この場合、もし、読み出し値がゼロまたは識別値にセットされていれば、当該値は無視（またはスキップ）し得る。このようなスキップ動作は、上述した放送信号送信装置で行われたスキップ動作に相応する。
【０５３７】
以下の数式は、上述したＴＤＩメモリインデックスを発生する過程を示す。
【０５３８】
【数２２】
0006466471.tif 000056
【０５３９】
上述した数式において、ｉｆ条件部は、上述したスキップオペレーション、すなわち、ＴＤＩ出力メモリインデックスに格納されているセル値が０（または強制的に挿入した内容であることを確認できる任意の値）である場合にインデックスを無視する過程を示す。
【０５４０】
図４１は、本発明の更に他の実施例に係るタイムデインターリービング過程を示す図である。
【０５４１】
上述したように、本発明の一実施例に係る放送信号受信装置は、シングルメモリを用いてタイムデインターリービングを行うことができる。したがって、上述したタイムデインターリービングの第４のステップ（ｓｔｅｐ４）として、本発明の一実施例に係る放送信号受信装置は、ＴＩブロック０を読み出すと同時にＴＩブロック１を書き込むことができる。
【０５４２】
（ａ）は、ＴＩブロック０を読み出すと同時に書き込まれるＴＩブロック１のＴＤＩ ＦＥＣブロックとＴＤＩメモリインデックスを示す。上述したように、書き込み過程は、放送信号受信装置で行われたダイアゴナル読み出し動作の方向と反対方向に行われ得る。
【０５４３】
（ｂ）は、ＴＩブロック１に対する書き込み動作によるアウトプットＴＤＩメモリインデックスを示す。この場合、格納されたＴＩブロック１内のＦＥＣブロックの配列は、放送信号送信装置のＴＩメモリに格納されたＦＥＣブロックの配列と異なり得る。すなわち、放送信号送信装置で行った書き込み動作と読み出し動作の逆過程は、シングルメモリの場合、同一に適用できない場合が発生することがある。
【０５４４】
図４２は、本発明の一実施例に係る書き込み動作を示す。
【０５４５】
上述したように、放送信号送信装置で行った書き込み動作及び読み出し動作の逆過程は、シングルメモリの場合に同一に適用できない場合を防止するために、本発明では、ＴＩメモリにマトリックスの形態でＦＥＣブロックを書き込む動作を提案する。
【０５４６】
図４２に示された書き込み動作は、上述した本発明の一実施例に係るタイムインターリービング及びタイムデインターリービングの両方に同一に適用することができる。
【０５４７】
（ａ）は、ベクトル形態でＦＥＣブロックのセルをメモリに書き込む動作を示す。これは、上述した書き込み動作と同一である。
【０５４８】
（ｂ）は、マトリックス形態でＦＥＣブロックのセルをメモリに書き込む動作を示す。すなわち、各ＦＥＣブロックは、ｍ ｂｙ ｎの形態のマトリックス形態で書き込まれ得る。
【０５４９】
この場合、マトリックスの大きさは、設計者の意図に応じて変更可能であり、放送信号送信装置で行った書き込み動作及び読み出し動作の逆過程を、放送信号受信装置が、シングルメモリの場合にも同一に適用できるという利点がある。
【０５５０】
図４３は、本発明の一実施例に係るＴＤＩメモリインデックスの生成過程を示すフローチャートである。
【０５５１】
上述したように、本発明の一実施例に係るタイムデインターリーバは、順次入力されるＦＥＣブロックに対してＴＩアウトプットメモリインデックス値を順次発生させてダイアゴナル−タイプのＴＩを行うことができる。
【０５５２】
図４３に示されたように、本発明の一実施例に係る放送信号受信装置は、初期値を設定することができる（Ｓ２９０００）。すなわち、本発明の一実施例に係る放送信号受信装置は、１番目のＴＩブロックに対してＴＤＩ過程を行う前に、ＴＩルールを用いて、ＴＩ過程で無視された（またはスキップされた）メモリインデックスに対応するセル値をゼロまたは識別値にセットすることができる。
【０５５３】
その後、本発明の一実施例に係る放送信号受信装置は、臨時ＴＩメモリ−インデックスを生成することができる（Ｓ２９１００）。本発明の一実施例に係る放送信号受信装置は、入力される１番目のＴＩブロックに対して、送信端のＴＩの１番目の逆過程としてダイアゴナル読み出し動作を行うことができる。
【０５５４】
その後、本発明の一実施例に係る放送信号送信装置は、生成されたＴＩメモリ−インデックスの可用性を評価（ｅｖａｌｕａｔｅ）することができる（Ｓ２９２００）。
【０５５５】
その後、本発明の一実施例に係る放送信号送信装置は、最終ＴＩメモリ−インデックスを生成することができる（Ｓ２９３００）。
【０５５６】
図４３に示されたフローチャートは、図４０乃至図４２で説明したＴＤＩアウトプットメモリインデックスを生成する過程に対応し、設計者の意図に応じて変更可能である。
【０５５７】
図４４は、本発明の他の実施例に係るタイムインターリービング過程を示す図である。
【０５５８】
上述したように、本発明の一実施例に係る放送信号送信装置に含まれたタイムインターリーバ（Ｔｉｍｅ  ｉｎｔｅｒｌｅａｖｅｒ）（又はタイムインターリーバブロック）は、複数個のＦＥＣブロックに属するセルを互いに時間軸に沿ってインターリーブして出力する過程を行う。
【０５５９】
本発明の他の実施例に係るタイムインターリーバは、互いに異なるＦＥＣブロックをダイアゴナル（ｄｉａｇｏｎａｌ）方向に読み取る（ｒｅａｄｉｎｇ）とき、読み取り方向（ｒｅａｄｉｎｇ  ｄｉｒｅｃｔｉｏｎ）のダイアゴナルスロープ（ｄｉａｇｏｎａｌ  ｓｌｏｐｅ）の大きさを変更してタイムインターリービングを行うことができる。すなわち、本発明の一実施例に係るタイムインターリーバは、ＴＩ読み取りパターン（ｒｅａｄｉｎｇ  ｐａｔｔｅｒｎ）又はダイアゴナルワイズ読み取りパターン（ｄｉａｇｏｎａｌ−ｗｉｓｅ  ｒｅａｄｉｎｇ  ｐａｔｔｅｒｎ）を変更することができる。本発明の一実施例に係るタイムインターリービングは、ダイアゴナルタイプタイムインターリービング（ｄｉａｇｏｎａｌ−ｔｙｐｅ  Ｔｉｍｅ  ｉｎｔｅｒｌｅａｖｉｎｇ）又はダイアゴナルタイプＴＩ（ｄｉａｇｏｎａｌ−ｔｙｐｅ  ＴＩ）、又はフレキシブルダイアゴナルタイプタイムインターリービング（ｆｌｅｘｉｂｌｅ  ｄｉａｇｏｎａｌ−ｔｙｐｅ  ｔｉｍｅ  ｉｎｔｅｒｌｅａｖｉｎｇ）又はフレキシブルダイアゴナルタイプＴＩ（ｆｌｅｘｉｂｌｅ  ｄｉａｇｏｎａｌ−ｔｙｐｅ  ＴＩ）と呼ぶことができる。
【０５６０】
図示された（ａ）は、本発明の一実施例に係るタイムインターリービングの書き込み方向（ｗｒｉｔｉｎｇ  ｄｉｒｅｃｔｉｏｎ）を示した図であり、（ｂ）は、本発明の一実施例に係るタイムインターリービングの読み取り方向（ｒｅａｄｉｎｇ  ｄｉｒｅｃｔｉｏｎ）を示した図である。
【０５６１】
具体的には、（ａ）に示したように、本発明の一実施例に係る放送信号送信装置は、入力されたＦＥＣブロックをＮrｘＮcの大きさを有するＴＩメモリにカラム（ｃｏｌｕｍｎ）方向に順次書き込むことができる（Ｃｏｌｕｍｎ−ｗｉｓｅ  ｗｒｉｔｉｎｇ）。具体的な説明は、図３０で説明した通りである。
【０５６２】
その後、（ｂ）に示したように、本発明の一実施例に係る放送信号送信装置は、カラム（ｃｏｌｕｍｎ）方向に書き込まれたＦＥＣブロックをダイアゴナル（ｄｉａｇｏｎａｌ）方向に読み取ることができる。この場合、本発明の一実施例に係る放送信号送信装置は、一周期（ｏｎｅ  ｐｅｒｉｏｄ）の間、ダイアゴナル読み取り又はダイアゴナル−ワイズ読み取り（ｄｉａｇｏｎａｌ  ｒｅａｄｉｎｇ、ｄｉａｇｏｎａｌ−ｗｉｓｅ  ｒｅａｄｉｎｇ）を行うことができる。特に、この場合、図（ｂ）に示したように、ＴＩ読み取り方向（ｒｅａｄｉｎｇ  ｄｉｒｅｃｔｉｏｎ）のダイアゴナルスロープ（ｄｉａｇｏｎａｌ  ｓｌｏｐｅ）は、各ＴＩブロック毎に又はスーパーフレーム単位毎に異なって設定されてもよい。
【０５６３】
すなわち、１番目の列から（最も左側のカラムの１番目の列から始まって右側方向に）最後の列までダイアゴナルワイズ読み取りを行う間、Ｎr個のセルは（ｂ）に示されたように読み取られる。
【０５６４】
特に、（ｂ）に示したように、ＴＩ読み取り方向（ｒｅａｄｉｎｇ  ｄｉｒｅｃｔｉｏｎ）のダイアゴナルスロープは、各ＴＩブロック毎に又はスーパーフレーム単位毎に異なって設定されてもよい。図４４は、ＴＩ書き込み方向（ｗｒｉｔｉｎｇ  ｄｉｒｅｃｔｉｏｎ）のダイアゴナルスロープがダイアゴナルスロープ−１又はダイアゴナルスロープ−２である場合を示している。
【０５６５】
ＴＩ読み取り方向のダイアゴナルスロープがダイアゴナルスロープ−１である場合、１番目の周期に対応するダイアゴナル読み取り過程は、メモリ行列の（０，０）から始まってロー（ｒｏｗ）の最下端のセルを読み取るまで行われるため、互いに異なるＦＥＣブロック内のセルを均一にインターリーブすることができる。次の周期のダイアゴナル読み取りは、図で(1),(2),(3)…の順に行うことができる。
【０５６６】
また、ＴＩ読み取り方向のダイアゴナルスロープ−２である場合、ＴＩダイアゴナル読み取りは、ＴＩ読み取り方向のダイアゴナルスロープに沿って１番目の周期の間、メモリ行列の（０，０）から始まって特定のシフト値による特定のＦＥＣブロックに含まれたセルを読み取るまで行うことができる。これは、設計者の意図によって変更可能な事項である。
【０５６７】
図４５は、本発明に係るダイアゴナルスロープの実施例を示す図である。
【０５６８】
図４５は、ＴＩブロックのＮcの大きさが７、Ｎrの大きさが１１である場合のダイアゴナルスロープ−１からダイアゴナルスロープ−６までの実施例を示す。本発明の一実施例に係るダイアゴナルスロープの大きさは、設計者の意図によって変更可能である。
【０５６９】
本発明の一実施例に係るタイムインターリーバは、最大ＴＩメモリの大きさに応じてＴＩ読み取りのダイアゴナルスロープの大きさを変更して、ＴＩ読み取りパターン（ｒｅａｄｉｎｇ  ｐａｔｔｅｒｎ）を変更することができる。ＴＩ読み取りパターンは、時間軸上で連続的に伝送される信号フレームの集合であるスーパーフレーム単位で変更されてもよく、ＴＩ読み取りパターンに関する情報は、上述した静的ＰＬＳシグナリングデータを介して伝送されてもよい。
【０５７０】
図４５に示されたＴＩ読み取り（ｒｅａｄｉｎｇ）のダイアゴナルスロープを使用するダイアゴナル−タイプＴＩの場合にも、上述した図３１で説明したタイムインターリービング過程乃至図３２で説明したＴＩアウトプットメモリインデックスを生成する過程が同一に適用されてもよい。
【０５７１】
すなわち、本発明の一実施例に係るタイムインターリーバは、図３１で説明したように、順次入力されるＦＥＣブロックに対してＴＩアウトプットメモリインデックス値を順次発生させてダイアゴナル−タイプＴＩを行うことができる。
【０５７２】
以下の数式は、図４５で説明した様々なＴＩ読み取りのダイアゴナルスロープ値が設定された場合、ダイアゴナル−タイプＴＩを行うためのメモリインデックスの発生過程を示す。
【０５７３】
【数２３】
0006466471.tif 000057
【０５７４】
本発明の一実施例に係る放送信号受信装置に含まれたタイムデインターリーバ（又はタイムデインターリーバブロック）は、上述したダイアゴナル−タイプＴＩの逆過程を行うことができる。すなわち、本発明の一実施例に係るタイムデインターリーバは、ダイアゴナル−タイプＴＩが行われて伝送されたＦＥＣブロックの入力を受け、ＴＩメモリにダイアゴナル方向に書き込み動作（ｗｒｉｔｉｎｇ  ｏｐｅｒａｔｉｏｎ）を行った後、順次に読み取り動作（ｒｅａｄｉｎｇ  ｏｐｅｒａｔｉｏｎ）を行ってタイムデインターリービングを行うことができる。本発明の一実施例に係るタイムデインターリービングは、ダイアゴナル−タイプＴＤＩ（ｄｉａｇｏｎａｌ−ｔｙｐｅ  ＴＤＩ）又はダイアゴナル−タイプのタイムデインターリービング（ｄｉａｇｏｎａｌ−ｔｙｐｅ  ｔｉｍｅ  ｄｅｉｎｔｅｒｌｅａｖｉｎｇ）又はフレキシブルダイアゴナル−タイプのタイムデインターリービング（ｆｌｅｘｉｂｌｅ  ｄｉａｇｏｎａｌ−ｔｙｐｅ  ｔｉｍｅ  ｄｅｉｎｔｅｒｌｅａｖｉｎｇ）又はフレキシブルダイアゴナル−タイプＴＤＩ（ｆｌｅｘｉｂｌｅ  ｄｉａｇｏｎａｌ−ｔｙｐｅ  ＴＤＩ）と呼ぶことができる。具体的な実行装置の名称、実行装置の位置又は実行装置の機能などは、設計者の意図によって変更可能である。
【０５７５】
図４６は、本発明の一実施例に係るタイムデインターリービング過程を示す図である。
【０５７６】
図４６に示されたタイムデインターリービング過程は、図４４で説明したタイムインターリービング過程の逆過程に該当する。
【０５７７】
（ａ）は、本発明の一実施例に係るタイムデインターリービングの書き込み方向（ｗｒｉｔｉｎｇ  ｄｉｒｅｃｔｉｏｎ）を示した図であり、（ｂ）は、本発明の一実施例に係るタイムデインターリービングの読み取り方向（ｒｅａｄｉｎｇ  ｄｉｒｅｃｔｉｏｎ）を示した図である。
【０５７８】
具体的には、（ａ）に示したように、本発明の一実施例に係るタイムデインターリーバは、送信側でダイアゴナル−タイプＴＩが行われたＦＥＣブロックの入力を受け、ＴＤＩ（ｔｉｍｅ  ｄｅｉｎｔｅｒｌｅａｖｅｒ）メモリにダイアゴナル方向に書き込み（ｗｒｉｔｉｎｇ）を行うことができる（Ｄｉａｇｏｎａｌ−ｗｉｓｅ  ｗｒｉｔｉｎｇ）。
【０５７９】
この場合、本発明の一実施例に係るタイムインターリーバは、一周期（ｏｎｅ  ｐｅｒｉｏｄ）の間、ダイアゴナル書き込み（ｄｉａｇｏｎａｌ  ｗｒｉｔｉｎｇ）を行うことができる。特に、図（ａ）に示したように、ＴＤＩ書き込み方向（ｗｒｉｔｉｎｇ  ｄｉｒｅｃｔｉｏｎ）のダイアゴナルスロープの値は、各ＴＤＩブロック毎に又はスーパーフレーム単位毎に異なって設定されてもよい。図４６は、ＴＤＩ書き込み方向（ｗｒｉｔｉｎｇ  ｄｉｒｅｃｔｉｏｎ）のダイアゴナルスロープがダイアゴナルスロープ−１又はダイアゴナルスロープ−２である場合を示している。
【０５８０】
ＴＤＩ書き込み方向（ｗｒｉｔｉｎｇ  ｄｉｒｅｃｔｉｏｎ）のダイアゴナルスロープがダイアゴナルスロープ−１である場合、１番目の周期に該当するダイアゴナル書き込み（ｄｉａｇｏｎａｌ  ｗｒｉｔｉｎｇ）は、メモリ行列の（０，０）から始まって列の最下端のセルを読み取るまで行われる。各周期のダイアゴナル書き込み（ｄｉａｇｏｎａｌ  ｗｒｉｔｉｎｇ）は、図で(1),(2),(3)、…の順に行うことができる。
【０５８１】
また、ＴＤＩ書き込み方向（ｗｒｉｔｉｎｇ  ｄｉｒｅｃｔｉｏｎ）のダイアゴナルスロープがダイアゴナルスロープ−２である場合、ＴＤＩダイアゴナル書き込み（ｄｉａｇｏｎａｌ  ｗｒｉｔｉｎｇ）は、１番目の周期の間、メモリ行列の（０，０）から始まって特定のシフト値による特定のＦＥＣブロックに含まれたセルを読み取るまで行うことができる。これは、設計者の意図によって変更可能な事項である。また、（ｂ）に示したように、本発明の一実施例に係るタイムデインターリーバは、ダイアゴナル方向に書き込まれたＦＥＣブロックをカラム（ｃｏｌｕｍｎ）方向に順次に読み取り（ｒｅａｄｉｎｇ）を行うことができる（Ｃｏｌｕｍｎ−ｗｉｓｅ  ｒｅａｄｉｎｇ）。
【０５８２】
図４５に示されたＴＩ読み取り（ｒｅａｄｉｎｇ）のダイアゴナルスロープを使用するダイアゴナル−タイプＴＩの場合にも、上述した図４６で説明したタイムデインターリービング過程が同一に適用されてもよい。
【０５８３】
すなわち、本発明の一実施例に係るタイムデインターリーバは、順次入力されるＦＥＣブロックに対してＴＤＩアウトプットメモリインデックス値を順次発生させてダイアゴナル−タイプＴＤＩを行うことができる。
【０５８４】
図４７は、本発明の一実施例に係るＴＤＩアウトプットメモリインデックスを生成する過程を示す図である。
【０５８５】
上述したように、本発明の一実施例に係るタイムデインターリーバは、順次入力されるＦＥＣブロックに対してＴＤＩアウトプットメモリインデックス値を順次発生させてダイアゴナル−タイプＴＤＩ（ｄｉａｇｏｎａｌ−ｔｙｐｅ  ＴＤＩ）を行うことができる。
【０５８６】
図４７に示された（ａ）は、上述した順次入力されるＦＥＣブロックに対してダイアゴナル−タイプＴＤＩ（ｄｉａｇｏｎａｌ−ｔｙｐｅ  ＴＤＩ）のためのメモリインデックスを生成させるメモリインデックス生成過程を示し、（ｂ）は、メモリインデックスの発生過程を示す数式である。
【０５８７】
以下の数式は、図４５で説明した様々なＴＩ読み取り（ｒｅａｄｉｎｇ）のダイアゴナルスロープ値が設定された場合、ダイアゴナル−タイプＴＤＩを行うためのＴＤＩアウトプットメモリインデックスの発生過程を示す。
【０５８８】
【数２４】
0006466471.tif 000058
【０５８９】
図４８は、本発明の他の実施例に係るＶＤＲ（ｖａｒｉａｂｌｅ  ｄａｔａ−ｒａｔｅ）システムを示した概念図である。
【０５９０】
具体的には、図４８に示された一つの伝送スーパーフレームは、ＮＩＦ_ＮＵＭ個のインターリービングフレーム（Ｉｎｔｅｒｌｅａｖｉｎｇ  Ｆｒａｍｅ、ＩＦ）で構成され、各ＩＦは、ＮＦＥＣ_ＮＵＭ個のＦＥＣブロックを含むことができる。この場合、各ＩＦに含まれたＦＥＣブロックの個数は互いに異なっていてもよい。本発明の一実施例に係るＩＦは、タイムインターリービングを行うためのブロックとして定義することができ、上述したＴＩブロックと呼ぶことができる。
【０５９１】
具体的な内容は、図３６で説明した通りである。
【０５９２】
上述したように、本発明の放送信号送信装置は、発生したＴＩメモリインデックスが任意のＩＦ内の全体のセルの個数を超える場合、当該ＩＦに対して仮想のＦＥＣブロックを追加して（ｚｅｒｏ  ｐａｄｄｉｎｇ）ダイアゴナルタイプ（ｄｉａｇｏｎａｌ−ｔｙｐｅ）のＴＩを行うことができる。この場合、ゼロパディング（ｚｅｒｏ  ｐａｄｄｉｎｇ）された仮想のＦＥＣブロックはデータを含まないため、ダイアゴナル−タイプＴＩの読み取り（ｒｅａｄｉｎｇ）過程でスキップ（ｓｋｉｐ）又は無視される。これをスキップオペレーション（ｓｋｉｐ  ｏｐｅｒａｔｉｏｎ）と呼ぶことができる。したがって、ＴＩアウトプットメモリインデックスは、実際のデータを含むセルに対応する値のみを含むことができる。スキップオペレーション（ｓｋｉｐ  ｏｐｅｒａｔｉｏｎ）については後述する。
【０５９３】
以下の数式は、上述した全てのＩＦに対して適用される一つのダイアゴナル−タイプＴＩの方法を決定する過程を示す。具体的に、下記の数式は、一つのダイアゴナル−タイプＴＩの方法を決定するにおいて、一つのスーパーフレーム内でＦＥＣブロックの個数を最も多く含んでいるＩＦと関連してカラム（ｃｏｌｕｍｎ）及びロー（ｒｏｗ）の大きさを決定する過程を示す。
【０５９４】
【数２５】
0006466471.tif 000059
【０５９５】
また、図３７で説明したＶＤＲ（ｖａｒｉａｂｌｅ  ｄａｔａ−ｒａｔｅ）システムにおいてダイアゴナルタイプＴＩ（ｄｉａｇｏｎａｌ−ｔｙｐｅ  ＴＩ）が適用された一実施例は、複数個のＦＥＣブロックを含むＩＦにも同一に適用されてもよい。
【０５９６】
各ＩＦは、一つのスーパーフレームに含まれてもよい。
【０５９７】
したがって、上述したように、ゼロパディング（ｚｅｒｏ  ｐａｄｄｉｎｇ）によるダイアゴナル−タイプＴＩの方式を用いて、本発明の一実施例に係る放送信号受信装置は、シングルメモリ（ｓｉｎｇｌｅ−ｍｅｍｏｒｙ）である場合にも、これに対応するデインターリービングを行うことができる。
【０５９８】
また、図３８で説明したＴＩアウトプットメモリインデックスを生成する過程は、複数個のＦＥＣブロックを含むＩＦにも同一に適用することができる。
【０５９９】
以下の数式は、上述したＶＤＲ（ｖａｒｉａｂｌｅ  ｄａｔａ−ｒａｔｅ）システムにおいて適用され得るダイアゴナル−タイプＴＩを行うためのアウトプットメモリインデックスの発生過程を示す。
【０６００】
【数２６】
0006466471.tif 000060
【０６０１】
上述した数式において、ｉｆ条件部は、上述したスキップオペレーション（ｓｋｉｐ  ｏｐｅｒａｔｉｏｎ）を示す。また、本数式は、上述したダイアゴナルスロープによるダイアゴナルタイプＴＩ（ｄｉａｇｏｎａｌ  ｔｙｐｅ  ＴＩ）を行うためのアウトプットメモリインデックスの発生過程を示す。したがって、ダイアゴナルスロープ値を一つの変数として規定している。本発明の一実施例に係るダイアゴナルスロープは、上述したシフト値（ｓｈｉｆｔ  ｖａｌｕｅ）と同一の意味として使用することができ、上述した数式のＳＴは、インターリービングに使用されるシフト値を意味し得る。
【０６０２】
また、図３９で説明したフローチャートは、複数個のＦＥＣブロックを含むＩＦにも同一に適用することができる。
【０６０３】
また、図４０及び図４１で説明した本発明の更に他の実施例に係るタイムデインターリービング過程は、複数個のＦＥＣブロックを含むＩＦにも同一に適用することができる。
【０６０４】
以下の数式は、複数個のＦＥＣブロックを含むＩＦに適用されるＴＤＩメモリインデックスを発生する過程を示す。
【０６０５】
【数２７】
0006466471.tif 000061
【０６０６】
上述した数式において、ｉｆ条件部は、上述したスキップオペレーション（ｓｋｉｐ  ｏｐｅｒａｔｉｏｎ）、すなわち、ＴＤＩ出力メモリインデックスに格納されているセル値が０（又は強制的に挿入した内容であることを確認できる任意の値）である場合にインデックスを無視する過程を示す。
【０６０７】
また、本数式は、上述したダイアゴナルスロープによるダイアゴナル−タイプＴＩに対応するタイムデインターリービングを行うためのＴＤＩメモリインデックスを発生する過程を示す。
【０６０８】
また、図４２で説明した本発明の一実施例に係る書き込み方法は、複数個のＦＥＣブロックを含むＩＦにも同一に適用することができる。
【０６０９】
図４９は、本発明の一実施例に係るＴＤＩメモリインデックス生成過程を示したフローチャートである。
【０６１０】
上述したように、本発明の一実施例に係るタイムデインターリーバは、順次入力されるＦＥＣブロックに対してＴＩアウトプットメモリインデックス値を順次発生させてダイアゴナル−タイプＴＩを行うことができる。
【０６１１】
図４９に示したように、本発明の一実施例に係る放送信号受信装置は、初期値（ｉｎｉｔｉａｌ  ｖａｌｕｅｓ）を設定することができる（Ｓ３００００）。すなわち、本発明の一実施例に係る放送信号受信装置は、１番目のＩＦに対してＴＤＩを行う前に、ＴＩルールを用いて、ＴＩ過程で無視されたメモリインデックスに対応するセル値をゼロ（ｚｅｒｏ）又は識別値（ｉｄｅｎｔｉｆｉｃａｔｉｏｎ  ｖａｌｕｅ）に設定することができる。その後、本発明の一実施例に係る放送信号受信装置は、ＴＤＩに使用されるダイアゴナルスロープを計算することができる（Ｓ３０１００）。
【０６１２】
その後、本発明の一実施例に係る放送信号受信装置は、一時的なＴＩメモリ−インデックス（Ｔｅｍｐｏｒａｌ  ＴＩ  ｍｅｍｏｒｙ−ｉｎｄｅｘ）を生成することができる（Ｓ３０２００）。本発明の一実施例に係る放送信号受信装置は、入力される１番目のＩＦに対して、送信端のＴＩの１番目の逆過程としてダイアゴナル書き込み（ｄｉａｇｏｎａｌ  ｗｒｉｔｉｎｇ）動作の過程を行うことができる。その後、本発明の一実施例に係る放送信号送信装置は、生成されたＴＩメモリ−インデックス（ｍｅｍｏｒｙ−ｉｎｄｅｘ）の可用性（ａｖａｉｌａｂｉｌｉｔｙ）を評価（ｅｖａｌｕａｔｅ）することができる（Ｓ３０３００）。その後、本発明の一実施例に係る放送信号送信装置は、最終ＴＩメモリ−インデックス（ｍｅｍｏｒｙ−ｉｎｄｅｘ）を生成することができる（Ｓ３０４００）。
【０６１３】
図４９に示されたフローチャートは、上述したＴＤＩアウトプットメモリインデックスを生成する過程に対応し、設計者の意図によって変更可能である。
【０６１４】
図５０は、本発明の一実施例に係るＩＦ単位のＴＩパターンバリエーション（Ｐａｔｔｅｒｎ  Ｖａｒｉａｔｉｏｎ）を示す。
【０６１５】
上述したように、本発明の一実施例に係る放送信号送信装置（又はタイムインターリーバ）は、スーパーフレーム単位又はＩＦ単位でダイアゴナルスロープを異ならせて適用することができる。
【０６１６】
図５０は、各ＩＦにダイアゴナルスロープを異ならせて適用してＴＩパターンを変化させる実施例であって、ＩＦに含まれたＦＥＣブロックの個数が偶数である場合及び奇数である場合に応じて、各ＩＦにダイアゴナルスロープを異ならせて適用するための実施例を示す。ＦＥＣブロックの個数が偶数である場合、インターリービングデプス（ｉｎｔｅｒｌｅａｖｉｎｇ  ｄｅｐｔｈ）を減少させるダイアゴナルスロープが存在し得るためである。
【０６１７】
図５０に示された実施例は、一つのスーパーフレーム内に含まれたＩＦの個数が６であり、各ＩＦに含まれたＦＥＣブロックの長さであるＮr値が１１である場合であって、ダイアゴナルスロープは、ＦＥＣブロックの個数が７のときに適用されるように決定された場合の実施例を示す。
【０６１８】
（ａ）は、ＩＦに含まれたＦＥＣブロックの個数が奇数、すなわち、７である場合の実施例であって、本発明の一実施例に係るタイムインターリーバは、６個のＩＦに対して、図４５で説明したダイアゴナルスロープを重複しないようにランダムに選択して適用することができる。（ｂ）は、各ＩＦに含まれたＦＥＣブロックの個数が偶数、すなわち、６である場合の実施例であって、図４５で説明したダイアゴナルスロープの値は、ＦＥＣブロックの個数が７のときに適用されるように設定された場合の実施例を示す。この場合、本発明の一実施例に係るタイムインターリーバは、各ＩＦが７個のＦＥＣブロックを含んでいると仮定し、すなわち、上述した仮想（ｖｉｒｔｕａｌ）ＦＥＣブロックを追加し、任意のダイアゴナルスロープを適用してダイアゴナル読み取り（ｄｉａｇｏｎａｌ  ｒｅａｄｉｎｇ）を行うことができる。この場合、上述したように、仮想（ｖｉｒｔｕａｌ）ＦＥＣブロックのセルは、スキップオペレーション（ｓｋｉｐ  ｏｐｅｒａｔｉｏｎ）を通じて無視され得る。
【０６１９】
本発明の一実施例に係る放送信号送信装置は、一つのスーパーフレーム内に最も多くのＦＥＣブロックを有しているＩＦを選択して、Ｎc値を決定することができる。Ｎcを決定する過程は、上述した数式１７の通りである。
【０６２０】
その後、本発明の一実施例に係る放送信号送信装置は、決定されたＮc値が偶数であるか、又は奇数であるかを判断し、偶数である場合、上述したように仮想（ｖｉｒｔｕａｌ）ＦＥＣブロックを追加することができる。以下の数式は、Ｎc値が偶数である場合、仮想（ｖｉｒｔｕａｌ）ＦＥＣブロックを追加して奇数にする過程を示す。
【０６２１】
【数２８】
0006466471.tif 000062
【０６２２】
その後、本発明の一実施例に係る放送信号送信装置は、ダイアゴナルスロープを様々な方法により順次又はランダムに発生させることができる。以下の数式は、ＱＰ（ｑｕａｄｒａｔｉｃ  ｐｏｌｙｎｏｍｉａｌ）方式を用いて、各ＩＦに使用されるダイアゴナルスロープを生成する過程を示す。
【０６２３】
【数２９】
0006466471.tif 000063
【０６２４】
ＱＰ方式は、本発明の一実施例に該当し、ＰＰ（ｐｒｉｍｉｔｉｖｅ  ｐｏｌｙｎｏｍｉａｌ）方式で代替されてもよい。これは、設計者の意図によって変更可能である。
【０６２５】
次の数式は、ダイアゴナルスロープを順次発生させる過程を示す。
【０６２６】
【数３０】
0006466471.tif 000064
【０６２７】
その後、本発明の一実施例に係る放送信号送信装置は、数式１７及び数式２０乃至２２の過程で生成された変数を考慮してタイムインターリービングを行うことができる。この場合、本発明の一実施例に係る放送信号送信装置のＴＩアウトプットメモリインデックスを生成する過程は、上述した数式１８で表すことができる。上述した数式１８は、数式２１乃至２２によって生成されたダイアゴナルスロープを主要変数として含むことができる。また、数式１８で説明したスキップオペレーション（ｓｋｉｐ  ｏｐｅｒａｔｉｏｎ）は、Ｎcの長さが偶数であるか、又は奇数であるかに関係なく適用されてもよい。
【０６２８】
本発明の一実施例に係る放送信号受信装置は、上述した放送信号送信装置に対応してタイムデインターリービングを行うことができる。この場合、本発明の一実施例に係る放送信号受信装置のＴＤＩアウトプットメモリインデックスを生成する過程は、上述した数式１９で表すことができる。数式１９は、数式２１乃至２２で表された生成過程によって生成されたダイアゴナルスロープを主要変数として含むことができる。また、数式１９で説明したスキップオペレーション（ｓｋｉｐ  ｏｐｅｒａｔｉｏｎ）は、Ｎcの長さが偶数であるか、又は奇数であるかに関係なく適用されてもよい。
【０６２９】
また、上述したように、ＴＩパターンと関連する情報は、上述した静的（ｓｔａｔｉｃ）ＰＬＳシグナリングデータを介して伝送されてもよい。ＴＩパターンが変更されたか否かに関する情報は、ＴＩ_Ｖａｒで表現することができ、１ビットの大きさを有することができる。ＴＩ_Ｖａｒの値が０である場合、ＴＩパターンの変化がないことを意味する。したがって、本発明の一実施例に係る放送信号受信機は、デフォルト（ｄｅｆａｕｌｔ）値として、変数ＳT値を１に決定することができる。ＴＩ_Ｖａｒの値が１である場合、ＴＩパターンの変化があることを意味する。この場合、本発明の一実施例に係る放送信号受信機は、変数ＳT値をＳT,jとして決定することができる。
【０６３０】
下記の数式は、数式１８の他の実施例であって、複数個のＦＥＣブロックを含むＩＦに適用されるダイアゴナル−タイプＴＩを行うためのアウトプットメモリインデックスの発生過程を示す。
【０６３１】
【数３１】
0006466471.tif 000065
【０６３２】
下記の数式は、数式１９の他の実施例であって、複数個のＦＥＣブロックを含むＩＦに適用されるＴＤＩメモリインデックスを発生する過程を示す。
【０６３３】
【数３２】
0006466471.tif 000066
【０６３４】
以下の数式は、バーストチャネルで最も大きいパフォーマンスを提供するための最適のシフト値（Ｏｐｔｉｍｕｍ  ｓｈｉｆｔ  ｖａｌｕｅ）の計算過程を示す。本発明の一実施例に係るシフト値は、読み取りが行われるＴＩパターンを決定するためのものであって、ダイアゴナルスロープの大きさと同一である。
【０６３５】
【数３３】
0006466471.tif 000067
【０６３６】
したがって、ＩＦの個数が２であり、２つのＩＦ内のＦＥＣブロックのサイズが８で同一であり、１番目のＩＦのＦＥＣブロックの個数が４、２番目のＩＦのＦＥＣブロックの個数が５である場合、ＴＩのための行の最大サイズは８となり、列の最大サイズは５となる。
【０６３７】
この場合、数式２５を用いると、最適のシフト値は２となることがわかる。
【０６３８】
以下の数式は、バーストチャネルで最も大きいパフォーマンスを提供するための最適のシフト値（Ｏｐｔｉｍｕｍ  ｓｈｉｆｔ  ｖａｌｕｅ）の計算過程を示す。
【０６３９】
【数３４】
0006466471.tif 000068
【０６４０】
したがって、ＩＦの個数が２であり、２つのＩＦ内のＦＥＣブロックのサイズが８で同一であり、１番目のＩＦのＦＥＣブロックの個数が４、２番目のＩＦのＦＥＣブロックの個数が５である場合、ＴＩのための行の最大サイズは８となり、列の最大サイズは５となる。
【０６４１】
この場合、数式２６を用いると、最適のシフト値は３となることがわかる。
【０６４２】
図５１は、本発明の一実施例に係るＩＦインターリービングを示した図である。
【０６４３】
本発明の一実施例に係るＩＦインターリービングは、ＶＤＲ（ｖａｒｉａｂｌｅ  ｄａｔａ−ｒａｔｅ）伝送システムのためのものであって、上述したダイアゴナル−ワイズ読み取り（ｄｉａｇｏｎａｌ−ｗｉｓｅ  ｒｅａｄｉｎｇ）のための同一のパターンを維持し、仮想（ｖｉｒｔｕａｌ）ＦＥＣブロックに対してスキップオペレーション（ｓｋｉｐ  ｏｐｅｒａｔｉｏｎ）を行うことを一実施例とする。
【０６４４】
また、図示のように、ＩＦ内に含まれたＦＥＣブロックの個数が互いに異なる場合、同一のＩＦインターリービング（又はツイステッドブロックインターリービング、ｔｗｉｓｔｅｄ  ｂｌｏｃｋ  ｉｎｔｅｒｌｅａｖｉｎｇ）を決定して適用することができる。
【０６４５】
これを通じて、受信機では、単一のメモリを用いてＩＦデインターリービングを行うことができる。
【０６４６】
以下では、本発明の他の実施例に係るタイムインターリーバを説明する。本発明の他の実施例に係るタイムインターリーバは、コンボリューショナルインターリーバ（ｃｏｎｖｏｌｕｔｉｏｎａｌ  ｉｎｔｅｒｌｅａｖｅｒ）及びブロックインターリーバ（ｂｌｏｃｋ  ｉｎｔｅｒｌｅａｖｅｒ）を含むことができる。本発明の一実施例に係るコンボリューショナルインターリーバは、ＴＩブロック間に行われるインターリービングであるインターフレームインターリービング（ｉｎｔｅｒ−ｆｒａｍｅ  ｉｎｔｅｒｌｅａｖｉｎｇ）を行うことができる。また、本発明の一実施例に係るブロックインターリーバは、多数個のＦＥＣブロックを含むＴＩブロック内でのみ行われるイントラフレームインターリービング（ｉｎｔｒａ−ｆｒａｍｅ  ｉｎｔｅｒｌｅａｖｉｎｇ）を行うことができる。本発明の一実施例に係るブロックインターリーバは、図３０乃至図５０で説明したインターリービングを行うことができる。
【０６４７】
本発明の他の実施例に係るタイムインターリーバは、連接したイントラフレームインターリービングとインターフレームインターリービングを使用してタイムダイバーシティ（ｔｉｍｅ  ｄｉｖｅｒｓｉｔｙ）性能をより向上させることができる。具体的な内容は後述する。
【０６４８】
以下では、インターフレームインターリービング（ｉｎｔｅｒ−ｆｒａｍｅ  ｉｎｔｅｒｌｅａｖｉｎｇ）の実施例としてコンボリューショナルインターリービング（ｃｏｎｖｏｌｕｔｉｏｎａｌ  ｉｎｔｅｒｌｅａｖｉｎｇ、又はＣＩ）を説明する。
【０６４９】
本発明の一実施例に係るＣＩは、ＩＦ間のインターリービングとして定義することができる。各ＩＦは、インターリービングユニット、すなわち、ＩＵ（ｉｎｔｅｒｌｅａｖｉｎｇ  Ｕｎｉｔ）によって分けられる。
【０６５０】
本発明の一実施例に係るＣＩの出力ＩＦのうち、仮想（ｖｉｒｔｕａｌ）ＩＵに対してはスタートスキップオペレーション（ｓｔａｒｔ−ｓｋｉｐ  ｏｐｅｒａｔｉｏｎ）及びストップスキッピングオペレーション（ｓｔｏｐ−ｓｋｉｐｐｉｎｇ  ｏｐｅｒａｔｉｏｎ）が適用されてもよい。
【０６５１】
図５２は、本発明の一実施例に係るＣＩを示す図である。
【０６５２】
図５２は、コンスタントデータレート（ｃｏｎｓｔａｎｔ  ｄａｔａ−ｒａｔｅ）伝送を考慮したＣＩを示す図である。
【０６５３】
図面の左側に示されたブロックは、ＣＩのインプットに該当するＩＦを示す。本図では、ＩＦが４つである実施例を示す。
【０６５４】
図面の中央に示されたブロックは、ＣＩを行うためのコンボリューショナルインターリーバ（Ｃｏｎｖｏｌｕｔｉｏｎａｌ  ｉｎｔｅｒｌｅａｖｅｒ）内のレジスタブロック（ｒｅｇｉｓｔｅｒ  ｂｌｏｃｋ）を示す。本発明の一実施例に係るレジスタブロックの大きさは、上述したＩＵを基本単位として決定され得る。本図は、ＩＵの個数が３つである場合のレジスタブロックを示す。
【０６５５】
図面の右側に示されたブロックは、ＣＩの出力に該当するＩＦを示す。ＣＩの初期動作の場合、レジスタブロック内に一部のＩＵの場合、ＩＵの内部が完全に埋められないため、ダミー（ｄｕｍｍｙ）ＩＵが出力され得る。このようなダミーＩＵに対しては、上述したスタートスキッピングオペレーションを行うことができる。本発明の一実施例に係るダミーＩＵは仮想ＩＵと呼ぶこともできる。
【０６５６】
ＣＩの最後の動作の場合、レジスタブロック内の一部のＩＵの内部が完全に埋められないため、同様にダミーＩＵが出力され得る。このようなダミーＩＵに対してはエンドスキッピングオペレーションを行うことができる。
【０６５７】
図５３は、本発明の他の実施例に係るＣＩを示す図である。
【０６５８】
図５３は、ＶＤＲ（ｖａｒｉａｂｌｅ  ｄａｔａ−ｒａｔｅ）伝送を考慮したＣＩを示す。
【０６５９】
図面の左側に示されたブロックは、ＣＩのインプットに該当するＩＦを示す。本図では、ＩＦが３つである実施例を示す。
【０６６０】
本発明の一実施例に係るＩＦの大きさは、ＩＦのうち最も大きい大きさに該当するＩＦの大きさによって決定され、決定されたＩＦの大きさを同一に保つことを一実施例とすることができる。また、ＣＩのメモリは、ＩＵの大きさによって決定されてもよい。
【０６６１】
図面の右側は、ＣＩを行うためのコンボリューショナルインターリーバ（Ｃｏｎｖｏｌｕｔｉｏｎａｌ  ｉｎｔｅｒｌｅａｖｅｒ）内のレジスタブロックを示す。
【０６６２】
ＣＩのためのレジスタブロックの大きさは、各ＩＦブロックをＩＵに分割した後、大きさが最も大きいＩＵを基本単位として決定され得る。本図は、ＩＵの個数が３つである場合を示す。
【０６６３】
ＣＩの初期動作の場合、レジスタブロック内に一部のＩＵの場合、ＩＵの内部が完全に埋められないため、ダミーＩＵが出力され得る。このようなダミーＩＵに対しては、上述したスタートスキッピングオペレーションを行うことができる。
【０６６４】
ＣＩの最後の動作の場合、レジスタブロック内の一部のＩＵの内部が完全に埋められないため、同様にダミーＩＵが出力され得る。このようなダミーＩＵに対してはエンドスキッピングオペレーションを行うことができる。
【０６６５】
図５４は、本発明の一実施例に係るＣＩの出力ＩＦを示す図である。
【０６６６】
図５４は、図５３で説明したＣＩの出力に該当し、ＩＵ内のＸで表記されたブロックは仮想ＩＵであって、上述したスタートスキッピングオペレーション及びエンドスキッピングオペレーションによって無視され得る。
【０６６７】
図５５は、本発明の他の実施例に係るタイムインターリーバを示す。
【０６６８】
上述したように、本発明の他の実施例に係るタイムインターリーバは、コンボリューショナルインターリーバ及びブロックインターリーバを含むことができる。本発明の一実施例に係るコンボリューショナルインターリーバは、上述した図５１乃至図５３で説明したＣＩを行うことができ、本発明の一実施例に係るブロックインターリーバは、コンボリューショナルインターリーバから出力されたＩＦに対して、上述した図２６乃至図５０で説明したインターリービングを行うことができる。本発明の一実施例に係るブロックインターリーバは、ツイステッドブロックインターリーバ（ｔｗｉｓｔｅｄ  ｂｌｏｃｋ  ｉｎｔｅｒｌｅａｖｅｒ）と呼ぶことができる。
【０６６９】
コンボリューショナルインターリーバ及びブロックインターリーバの位置及び呼称は、設計者の意図によって変更可能である。
【０６７０】
図５６は、本発明の一実施例に係るブロックインターリーバの動作を示す図である。
【０６７１】
本発明の一実施例に係るブロックインターリーバは、コンボリューショナルインターリーバから出力されたＩＦに対して、図２６乃至図５０で説明したインターリービングを行うことができる。
【０６７２】
本発明の一実施例に係るブロックインターリーバは、ＣＩの出力に対してスタートスキッピングオペレーション及びエンドスキッピングオペレーションを行い、ＩＵ内のデータを連続的に縦方向に積層させてＩＦブロックを得ることができる。本図は、３つのＩＦを得た場合を示す。その後、ブロックインターリーバは、ＩＦブロックに対して、上述したダイアゴナル読み取り（ｄｉａｇｏｎａｌ  ｒｅａｄｉｎｇ）を行うことができる。上述したように、ＩＦブロック内の仮想（ｖｉｒｔｕａｌ）ＦＥＣブロックのセルは、スキップオペレーション（ｓｋｉｐ  ｏｐｅｒａｔｉｏｎ）を通じて無視され得る。
【０６７３】
図５７は、本発明の他の実施例に係るブロックインターリーバの動作を示す図である。
【０６７４】
本発明の一実施例に係るブロックインターリーバは、ＣＩの出力に対してスタートスキッピングオペレーション及びエンドスキッピングオペレーションを行い、ＩＵ内のデータを連続的に横方向に積層させてＩＦブロックを得ることができる。その後、ブロックインターリーバは、ＩＦブロックに対してダイアゴナル読み取り（ｄｉａｇｏｎａｌ  ｒｅａｄｉｎｇ）を行うことができる。上述したように、ＩＦブロック内の仮想（ｖｉｒｔｕａｌ）ＦＥＣブロックのセルは、スキップオペレーション（ｓｋｉｐ  ｏｐｅｒａｔｉｏｎ）を通じて無視され得る。
【０６７５】
図５８は、本発明の他の実施例に係るタイムデインターリーバを示す図である。
【０６７６】
本発明の他の実施例に係るタイムデインターリーバは、ブロックデインターリーバ及びコンボリューショナルデインターリーバを含むことができる。本発明の他の実施例に係るタイムデインターリーバは、図５６で説明したタイムインターリーバの逆過程に該当する動作を行うことができる。すなわち、本発明の一実施例に係るブロックデインターリーバは、図２６乃至図５０で説明したインターリービングの逆過程を行うことができ、本発明の一実施例に係るコンボリューショナルデインターリーバは、上述した図５１乃至図５３で説明したＣＩの逆過程を行うことができる。本発明の一実施例に係るブロックデインターリーバは、ツイステッドブロックデインターリーバ（ｔｗｉｓｔｅｄ  ｂｌｏｃｋ  ｄｅｉｎｔｅｒｌｅａｖｅｒ）と呼ぶことができる。
【０６７７】
ブロックデインターリーバ及びコンボリューショナルデインターリーバの位置及び呼称は、設計者の意図によって変更可能である。
【０６７８】
本発明の一実施例に係るコンボリューショナルインターリーバの全般的な入出力動作の過程は、上述したＩＦに基づいて行われ得る。各ＩＦは、ＩＵに分割されてコンボリューショナルインターリーバに入力され得る。この場合、ＩＵの個数の整数倍に対応してＩＦのＦＥＣブロックの大きさを割り当てることができる。このような割当過程は、受信機のデインターリービング過程で必要なプロセッシングの過負荷（ｂｕｒｄｅｎ）を効果的に低減することができる。
【０６７９】
図５９は、本発明の他の実施例に係るＣＩを示す図である。
【０６８０】
図面の左側に示されたブロックは、ＣＩのインプットに該当するＩＦを示す。本図では、ＩＦが３つである実施例を示す。
【０６８１】
図面の中央に示されたブロックは、ＣＩを行うためのコンボリューショナルインターリーバ（Ｃｏｎｖｏｌｕｔｉｏｎａｌ  ｉｎｔｅｒｌｅａｖｅｒ）内のレジスタブロック（ｒｅｇｉｓｔｅｒ  ｂｌｏｃｋ）を示す。本発明の一実施例に係るレジスタブロックの大きさは、上述したＩＵを基本単位として決定され得る。本図は、ＩＵの個数が３つである場合のレジスタブロックを示す。
【０６８２】
図面の右側に示されたブロックは、ＣＩの出力に該当するＩＦを示す。
【０６８３】
図６０は、本発明の一実施例に係るコンボリューショナルインターリーバとブロックインターリーバとの間のインターフェースプロセッシングを示す図である。
【０６８４】
図示のように、インターフェースプロセッシングは、ＣＩのポストプロセッシング（ｐｏｓｔ−ｐｒｏｃｅｓｓｉｎｇ）に該当し、ブロックインターリービングのプレプロセッシング（ｐｒｅ−ｐｒｏｃｅｓｓｉｎｇ）に該当する。
【０６８５】
本発明の一実施例に係るインターフェースプロセッシングは、スキッピングオペレーション（ｓｋｉｐｐｉｎｇ  ｏｐｅｒａｔｉｏｎ）及びパラレルトゥーシリアルオペレーション（ｐａｒａｌｌｅｌ  ｔｏ  ｓｅｒｉａｌ  ｏｐｅｒａｔｉｏｎ）で構成されてもよい。スキッピングオペレーションは、コンボリューショナルインターリーバの出力に該当するＩＦ内の仮想ＦＥＣブロックに対して行うことができ、パラレルトゥーシリアルオペレーションは、スキッピングオペレーションが行われたＦＥＣブロックに対して行うことができる。特に、スキッピングオペレーションは、受信機のデインターリービング過程で必要なプロセッシングの過負荷（ｂｕｒｄｅｎ）を効果的に低減することができる。
【０６８６】
図６１は、本発明の他の実施例に係るブロックインターリービングを示す図である。
【０６８７】
ブロックインターリービングは、上述したインターフェースプロセッシングの出力データに対して行うことができる。具体的な内容は、図２６乃至図５０で説明した通りである。
【０６８８】
図６２は、本発明の一実施例に係るＶＢＲ（ｖａｒｉａｂｌｅ  ｂｉｔ−ｒａｔｅ）システムを示した概念図である。
【０６８９】
本発明の一実施例に係るＶＢＲ（ｖａｒｉａｂｌｅ  ｂｉｔ−ｒａｔｅ）システムは、上述したＶＢＲシステムの他の実施例である。
【０６９０】
具体的には、図６２に示された一つの伝送スーパーフレームは、ＮＴＩ_ＮＵＭ個のＴＩグループで構成され、各ＴＩグループは、Ｎ  ＢＬＯＣＫ_ＴＩ個のＦＥＣブロックを含むことができる。
【０６９１】
この場合、各ＴＩグループに含まれたＦＥＣブロックの個数は、互いに異なってもよい。本発明の一実施例に係るＴＩグループは、タイムインターリービングを行うためのブロックとして定義することができ、上述したＴＩブロック又はＩＦと同じ意味で使用することができる。すなわち、一つのＩＦは、少なくとも一つ以上のＴＩブロックを含むことができ、ＴＩブロックに含まれたＦＥＣブロックの個数は可変的である。
【０６９２】
具体的な内容は、図３６及び図４８で説明した通りである。
【０６９３】
本発明では、ＴＩグループ内に含まれたＦＥＣブロックの個数が互いに異なる場合、一つのツイステッドローカラムブロックインターリービングルール（ｔｗｉｓｔｅｄ  ｒｏｗ−ｃｏｌｕｍｎ  ｂｌｏｃｋ  ｉｎｔｅｒｌｅａｖｉｎｇ  ｒｕｌｅ）を用いてＴＩグループに対するインターリービングを行うことを一実施例とすることができる。これを通じて、受信機は、単一のメモリを用いてデインターリービングを行うことができる。
【０６９４】
以下では、毎ＴＩグループごとにＦＥＣブロックの個数が可変できるＶＢＲ（ｖａｒｉａｂｌｅ  ｂｉｔ−ｒａｔｅ）伝送を考慮した入力ＦＥＣブロックのメモリ配列方法及びタイムインターリーバの読み取り（ｒｅａｄｉｎｇ）動作を説明する。
【０６９５】
図６３は、本発明のブロックインターリービングの書き込み（ｗｒｉｔｉｎｇ）及び読み取り（ｒｅａｄｉｎｇ）動作の一実施例を示す。図６３は、図２６の他の実施例に該当する。具体的な内容は省略する。
【０６９６】
図６４は、本発明の一実施例に係るブロックインターリービングを示した数式である。
【０６９７】
図示の数式は、各ＴＩグループ単位で適用されるブロックインターリービングを示す。数式に示したように、シフト値は、ＴＩグループに含まれたＦＥＣブロックの個数が奇数である場合及び偶数である場合のそれぞれに対して計算され得る。すなわち、本発明の一実施例に係るブロックインターリービングは、ＦＥＣブロックの個数を奇数にした後、シフト値を計算することができる。
【０６９８】
本発明の一実施例に係るタイムインターリーバは、スーパーフレーム内で最大のＦＥＣブロックの個数を有するＴＩグループを基準として、インターリービングと関連するパラメータを決定することができる。これによって、受信機は、単一のメモリを用いてデインターリービングを行うことができる。
【０６９９】
このとき、決定されたＦＥＣブロックを最も多く含んでいるＴＩグループのＦＥＣブロックの個数よりも少ないＦＥＣブロックを有するＴＩグループに対しては、不足したＦＥＣブロックの個数に該当する仮想（ｖｉｒｔｕａｌ）ＦＥＣブロックを追加することができる。
【０７００】
本発明の一実施例に係る仮想（ｖｉｒｔｕａｌ）ＦＥＣブロックは、実際のＦＥＣブロックの前に挿入することができる。その後、本発明の一実施例に係るタイムインターリーバは、仮想（ｖｉｒｔｕａｌ）ＦＥＣブロックを考慮して、一つのツイステッドローカラムブロックインターリービングルール（ｔｗｉｓｔｅｄ  ｒｏｗ−ｃｏｌｕｍｎ  ｂｌｏｃｋ  ｉｎｔｅｒｌｅａｖｉｎｇ  ｒｕｌｅ）を用いてＴＩグループに対するインターリービングを行うことができる。また、本発明の一実施例に係るタイムインターリーバは、読み取り（ｒｅａｄｉｎｇ）動作で仮想（ｖｉｒｔｕａｌ）ＦＥＣブロックに該当するメモリインデックス（ｍｅｍｏｒｙ−ｉｎｄｅｘ）が発生する場合、上述したスキップオペレーションを行うことができる。その後、書き込み（ｗｒｉｔｉｎｇ）動作のとき、入力されたＴＩグループのＦＥＣブロックの個数と、読み取り（ｒｅａｄｉｎｇ）のときの出力ＴＩグループのＦＥＣブロックの個数とを一致させる。結果的に、本発明の一実施例に係るタイムインターリービングによれば、受信機で効率的なシングルメモリデインターリービング（ｓｉｎｇｌｅ−ｍｅｍｏｒｙ  ｄｅｉｎｔｅｒｌｅａｖｉｎｇ）を行うために仮想（ｖｉｒｔｕａｌ）ＦＥＣブロックを挿入しても、スキップオペレーションを通じて、実際に伝送されるデータレートの損失は発生しない。
【０７０１】
図６５は、本発明の一実施例に係る仮想（ｖｉｒｔｕａｌ）ＦＥＣブロックを示す図である。
【０７０２】
図面の左側は、最大ＦＥＣブロックの個数、ＴＩグループに含まれた実際のＦＥＣブロックの個数、及び最大ＦＥＣブロックの個数と実際のＦＥＣブロックの個数との間の差を示したパラメータ、及び仮想（ｖｉｒｔｕａｌ）ＦＥＣブロックの個数を導出するための数式を示す。
【０７０３】
図面の右側は、ＴＩグループ内に仮想（ｖｉｒｔｕａｌ）ＦＥＣブロックが挿入された実施例を示す。この場合、上述したように、仮想（ｖｉｒｔｕａｌ）ＦＥＣブロックは、実際のＦＥＣブロックの前に挿入することができる。
【０７０４】
図６６は、本発明の一実施例に係る仮想（ｖｉｒｔｕａｌ）ＦＥＣブロックが挿入された後、読み取り（ｒｅａｄｉｎｇ）動作を示した数式である。
【０７０５】
図面に示されたスキップオペレーションは、読み取り（ｒｅａｄｉｎｇ）動作で仮想（ｖｉｒｔｕａｌ）ＦＥＣブロックをスキップする役割を行うことができる。
【０７０６】
図６７は、本発明の一実施例に係るタイムインターリービングのプロセスを示したフローチャートである。
【０７０７】
本発明の一実施例に係るタイムインターリーバは、初期値（ｉｎｉｔｉａｌ  ｖａｌｕｅ）をセットアップすることができる（Ｓ６７０００）。
【０７０８】
その後、本発明の一実施例に係るタイムインターリーバは、仮想（ｖｉｒｔｕａｌ）ＦＥＣブロックを考慮して実際のＦＥＣブロックを書き込むことができる（Ｓ６７１００）。
【０７０９】
その後、本発明の一実施例に係るタイムインターリーバは、一時的なＴＩアドレス（ｔｅｍｐｏｒａｌ  ＴＩ  ａｄｄｒｅｓｓ）を生成することができる（Ｓ６７２００）。
【０７１０】
その後、本発明の一実施例に係るタイムインターリーバは、生成されたＴＩ読み取りアドレス（ｒｅａｄｉｎｇ  ａｄｄｒｅｓｓ）の可用性（ａｖａｉｌｉａｂｉｌｉｔｙ）を評価することができる（Ｓ６７３００）。その後、本発明の一実施例に係るタイムインターリーバは、最終ＴＩ読み取りアドレス（ｒｅａｄｉｎｇ  ａｄｄｒｅｓｓ）を生成することができる（Ｓ６７４００）。
【０７１１】
その後、本発明の一実施例に係るタイムインターリーバは、実際のＦＥＣブロックを読み取ることができる（Ｓ６７５００）。
【０７１２】
図６８は、本発明の一実施例に係るシフト値及び最大ＴＩブロックの大きさを決定する過程を示した数式である。
【０７１３】
本図は、ＴＩグループが２個であり、ＴＩグループ内のセルの個数は３０であり、１番目のＴＩグループに含まれたＦＥＣブロックの個数が５であり、２番目のＴＩブロックに含まれたＦＥＣブロックの個数が６である場合の実施例を示す。最大ＦＥＣブロックの個数は６となるが、偶数であるため、シフト値を求めるための調整された最大ＦＥＣブロックの個数は７となり得、シフト値は４として計算され得る。
【０７１４】
図６９乃至図７１は、図６８で説明した実施例のＴＩ過程を示す図である。
【０７１５】
図６９は、本発明の一実施例に係る書き込み（ｗｒｉｔｉｎｇ）オペレーションを示す。
【０７１６】
図６９は、図６８で説明した２つのＴＩグループに対する書き込み（ｗｒｉｔｉｎｇ）オペレーションを示す。
【０７１７】
図面の左側に示されたブロックは、ＴＩメモリアドレスアレイ（ｍｅｍｏｒｙ  ａｄｄｒｅｓｓ  ａｒｒａｙ）を示し、図面の右側に示されたブロックは、連続した２つのＴＩグループに対して、仮想（ｖｉｒｔｕａｌ）ＦＥＣブロックがそれぞれ２つ及び１つ挿入された場合の書き込み（ｗｒｉｔｉｎｇ）動作を示す。上述したように、調整された最大ＦＥＣブロックの個数は７であるため、１番目のＴＩグループには２つの仮想（ｖｉｒｔｕａｌ）ＦＥＣブロックが挿入され、２番目のＴＩグループには１つの仮想（ｖｉｒｔｕａｌ）ＦＥＣブロックが挿入される。
【０７１８】
図７０は、本発明の一実施例に係る読み取り（ｒｅａｄｉｎｇ）動作を示す。
【０７１９】
図面の左側に示されたブロックは、ＴＩメモリアドレスアレイ（ｍｅｍｏｒｙ  ａｄｄｒｅｓｓ  ａｒｒａｙ）を示し、図面の右側に示されたブロックは、連続した２つのＴＩグループに対して、仮想（ｖｉｒｔｕａｌ）ＦＥＣブロックがそれぞれ２つ及び１つ挿入された場合の読み取り（ｒｅａｄｉｎｇ）動作を示す。この場合、仮想（ｖｉｒｔｕａｌ）ＦＥＣブロックにも、実際のＦＥＣブロックと同一に読み取り（ｒｅａｄｉｎｇ）動作が行われ得る。
【０７２０】
図７１は、本発明の一実施例に係る読み取り（ｒｅａｄｉｎｇ）動作においてスキップオペレーションが行われた結果を示す。
【０７２１】
図示のように、２つのＴＩグループ内には仮想（ｖｉｒｔｕａｌ）ＦＥＣブロックがスキップされ得る。
【０７２２】
図７２及び図７３は、図６９乃至図７１で説明したＴＩの逆過程であるタイムデインターリービングを示す。具体的に、図７２は、１番目のＴＩグループに対するタイムデインターリービングを示し、図７３は、２番目のＴＩグループに対するタイムデインターリービングを示す。
【０７２３】
図７２は、本発明の一実施例に係るタイムデインターリービングの書き込み（ｗｒｉｔｉｎｇ）過程を示す。
【０７２４】
この場合、図６８で説明したパラメータを同一に適用することができる。
【０７２５】
図面の左側に示されたブロックは、ＴＩメモリアドレスアレイ（ｍｅｍｏｒｙ  ａｄｄｒｅｓｓ  ａｒｒａｙ）を示し、図面の中央に示されたブロックは、タイムデインターリーバに入力された１番目のＴＩグループを示し、図面の右側に示されたブロックは、連続した１番目のＴＩグループに対してスキップされた仮想（ｖｉｒｔｕａｌ）ＦＥＣブロックを考慮して行われた書き込み（ｗｒｉｔｉｎｇ）過程を示す。
【０７２６】
図示のように、ＴＩ過程でスキップされた２つの仮想（ｖｉｒｔｕａｌ）ＦＥＣブロックは、正確な読み取り（ｒｅａｄｉｎｇ）動作のために書き込み（ｗｒｉｔｉｎｇ）過程で復元されてもよい。この場合、スキップされた２つの仮想（ｖｉｒｔｕａｌ）ＦＥＣブロックの位置及び量は、任意のアルゴリズムを通じて推定されてもよい。
【０７２７】
図７３は、本発明の他の実施例に係るタイムデインターリービングの書き込み（ｗｒｉｔｉｎｇ）過程を示す。
【０７２８】
図面の左側に示されたブロックは、ＴＩメモリアドレスアレイ（ｍｅｍｏｒｙ  ａｄｄｒｅｓｓ  ａｒｒａｙ）を示し、図面の中央に示されたブロックは、タイムデインターリーバに入力された２番目のＴＩグループを示し、図面の右側に示されたブロックは、連続した２番目のＴＩグループに対してスキップされた仮想（ｖｉｒｔｕａｌ）ＦＥＣブロックを考慮して行われた書き込み（ｗｒｉｔｉｎｇ）過程を示す。
【０７２９】
図示のように、ＴＩ過程でスキップされた１つの仮想（ｖｉｒｔｕａｌ）ＦＥＣブロックは、正確な読み取り（ｒｅａｄｉｎｇ）動作のために書き込み（ｗｒｉｔｉｎｇ）過程で復元されてもよい。この場合、スキップされた１つの仮想（ｖｉｒｔｕａｌ）ＦＥＣブロックの位置及び量は、任意のアルゴリズムを通じて推定されてもよい。
【０７３０】
図７４は、本発明の他の実施例に係るタイムデインターリービングの読み取り（ｒｅａｄｉｎｇ）動作を示す数式である。
【０７３１】
受信機で使用されるＴＤＩシフト値は、送信機で使用されたシフト値によって決定され得、スキップ動作（ｓｋｉｐ  ｏｐｅｒａｔｉｏｎ）は、送信部とほぼ同様に読み取り（ｒｅａｄｉｎｇ）動作で仮想（ｖｉｒｔｕａｌ）ＦＥＣブロックをスキップする役割を行うことができる。
【０７３２】
図７５は、本発明の一実施例に係るタイムデインターリービングのプロセスを示したフローチャートである。
【０７３３】
本発明の一実施例に係るタイムデインターリーバは、初期値（ｉｎｉｔｉａｌ  ｖａｌｕｅ）をセットアップすることができる（Ｓ７５０００）。
【０７３４】
その後、本発明の一実施例に係るタイムインターリーバは、仮想（ｖｉｒｔｕａｌ）ＦＥＣブロックを考慮して実際のＦＥＣブロックを書き込むことができる（Ｓ７５１００）。
【０７３５】
その後、本発明の一実施例に係るタイムインターリーバは、一時的なＴＤＩアドレス（ｔｅｍｐｏｒａｌ  ＴＤＩ  ａｄｄｒｅｓｓ）を生成することができる（Ｓ７５２００）。
【０７３６】
その後、本発明の一実施例に係るタイムインターリーバは、生成されたＴＤＩ読み取りアドレス（ｒｅａｄｉｎｇ  ａｄｄｒｅｓｓ）の可用性（ａｖａｉｌｉａｂｉｌｉｔｙ）を評価することができる（Ｓ７５３００）。その後、本発明の一実施例に係るタイムインターリーバは、最終ＴＤＩ読み取りアドレス（ｒｅａｄｉｎｇ  ａｄｄｒｅｓｓ）を生成することができる（Ｓ７５４００）。
【０７３７】
その後、本発明の一実施例に係るタイムインターリーバは、実際のＦＥＣブロックを読み取ることができる（Ｓ７５５００）。
【０７３８】
図７６は、本発明の一実施例に係る放送信号送信方法のフローチャートである。
【０７３９】
本発明の一実施例に係る放送信号送信装置又は放送信号送信装置に含まれたＢＩＣＭブロック又はＦＥＣエンコーダは、複数の物理経路に対応するサービスデータをエンコードすることができる（Ｓ７６０００）。上述したように、各物理経路は、少なくとも１つ以上のサービス又は少なくとも１つ以上のサービスコンポーネントを伝送することができる。本発明の一実施例に係る物理経路は、上述したＤＰと同一であり、呼称は設計者の意図によって変更可能である。具体的なエンコーディング方法は、図１乃至図２９で説明した通りである。
【０７４０】
その後、本発明の一実施例に係る放送信号送信装置又は放送信号送信装置に含まれたＢＩＣＭブロック又はタイムインターリーバは、各物理経路内のエンコードされたサービスデータをＴＩブロック単位でタイムインターリーブすることができる（Ｓ７６１００）。この場合、少なくとも１つ以上の仮想ＦＥＣブロック（ｖｉｒｔｕａｌ  ＦＥＣ、Ｆｏｒｗａｒｄ  Ｅｒｒｏｒ  Ｃｏｒｒｅｃｔｉｏｎ、ｂｌｏｃｋ）は、少なくとも１つ以上のＴＩブロック内のＦＥＣブロックの前に位置し、各ＴＩブロックは、エンコードされたサービスデータの様々な個数のＦＥＣブロックを含むことができる。また、少なくとも１つ以上の仮想ＦＥＣブロックの個数は、ＴＩブロックのＦＥＣブロックの最大数に基づいて決定されてもよい。具体的なタイムインターリービング方法は、図２５乃至図７５で説明した通りである。
【０７４１】
その後、本発明の一実施例に係る放送信号送信装置又はフレームビルディングブロックは、タイムインターリーブされたサービスデータを含む少なくとも１つ以上の信号フレームを生成することができる（Ｓ７６２００）。具体的なフレーム生成方法は、図１乃至図２９で説明した通りである。
【０７４２】
その後、本発明の一実施例に係る放送信号送信装置又は放送信号送信装置に含まれたＯＦＤＭ生成ブロックは、生成された少なくとも１つ以上の信号フレームをＯＦＤＭ方式で変調することができ（Ｓ７６３００）、本発明の一実施例に係る放送信号送信装置又は放送信号送信装置に含まれたＯＦＤＭ生成ブロック又は送信部は、変調された少なくとも１つ以上の信号フレームを含む放送信号を送信することができる（Ｓ７６４００）。具体的な内容は、図１乃至図２９で説明した通りである。
【０７４３】
本発明の思想や範囲を逸脱することなく、本発明で様々な変更及び変形が可能であることは当業者に理解される。したがって、本発明は、添付の特許請求の範囲及びその同等範囲内で提供される本発明の変更及び変形を含むものとして意図される。
【０７４４】
本明細書で装置及び方法発明がいずれも言及され、装置及び方法発明の両方の説明は互いに補完して適用されてもよい。
【０７４５】
本発明の実施例に係るモジュール、ユニット又はブロックは、メモリ（又は格納ユニット）に格納された連続した手続を実行するプロセッサ／ハードウェアであってもよい。前述した実施例に記述された各段階又は方法は、ハードウェア／プロセッサによって行われてもよい。また、本発明が提示する方法はコードとして実行されてもよい。このコードは、プロセッサが読み取り可能な格納媒体に書き込まれてもよく、よって、本発明の実施例に係る装置（ａｐｐａｒａｔｕｓ）が提供するプロセッサによって読み取られてもよい。
【０７４６】
様々な実施例が、発明を実施するための最良の形態で説明された。
【産業上の利用可能性】
【０７４７】
本発明は、一連の放送信号提供分野で利用される。
【０７４８】
本発明の思想や範囲を逸脱することなく、本発明で様々な変更及び変形が可能であることは当業者には自明である。したがって、本発明は、添付の特許請求の範囲及びその同等範囲内で提供される本発明の変更及び変形を含むものとして意図される。
【図１】
0006466471.tif 000069
【図２】
0006466471.tif 000070
【図３】
0006466471.tif 000071
【図４】
0006466471.tif 000072
【図５】
0006466471.tif 000073
【図６】
0006466471.tif 000074
【図７】
0006466471.tif 000075
【図８】
0006466471.tif 000076
【図９】
0006466471.tif 000077
【図１０】
0006466471.tif 000078
【図１１】
0006466471.tif 000079
【図１２】
0006466471.tif 000080
【図１３】
0006466471.tif 000081
【図１４】
0006466471.tif 000082
【図１５】
0006466471.tif 000083
【図１６】
0006466471.tif 000084
【図１７】
0006466471.tif 000085
【図１８】
0006466471.tif 000086
【図１９】
0006466471.tif 000087
【図２０】
0006466471.tif 000088
【図２１】
0006466471.tif 000089
【図２２】
0006466471.tif 000090
【図２３】
0006466471.tif 000091
【図２４】
0006466471.tif 000092
【図２５】
0006466471.tif 000093
【図２６】
0006466471.tif 000094
【図２７】
0006466471.tif 000095
【図２８】
0006466471.tif 000096
【図２９】
0006466471.tif 000097
【図３０】
0006466471.tif 000098
【図３１】
0006466471.tif 000099
【図３２】
0006466471.tif 000100
【図３３】
0006466471.tif 000101
【図３４】
0006466471.tif 000102
【図３５】
0006466471.tif 000103
【図３６】
0006466471.tif 000104
【図３７】
0006466471.tif 000105
【図３８】
0006466471.tif 000106
【図３９】
0006466471.tif 000107
【図４０】
0006466471.tif 000108
【図４１】
0006466471.tif 000109
【図４２】
0006466471.tif 000110
【図４３】
0006466471.tif 000111
【図４４】
0006466471.tif 000112
【図４５】
0006466471.tif 000113
【図４６】
0006466471.tif 000114
【図４７】
0006466471.tif 000115
【図４８】
0006466471.tif 000116
【図４９】
0006466471.tif 000117
【図５０】
0006466471.tif 000118
【図５１】
0006466471.tif 000119
【図５２】
0006466471.tif 000120
【図５３】
0006466471.tif 000121
【図５４】
0006466471.tif 000122
【図５５】
0006466471.tif 000123
【図５６】
0006466471.tif 000124
【図５７】
0006466471.tif 000125
【図５８】
0006466471.tif 000126
【図５９】
0006466471.tif 000127
【図６０】
0006466471.tif 000128
【図６１】
0006466471.tif 000129
【図６２】
0006466471.tif 000130
【図６３】
0006466471.tif 000131
【図６４】
0006466471.tif 000132
【図６５】
0006466471.tif 000133
【図６６】
0006466471.tif 000134
【図６７】
0006466471.tif 000135
【図６８】
0006466471.tif 000136
【図６９】
0006466471.tif 000137
【図７０】
0006466471.tif 000138
【図７１】
0006466471.tif 000139
【図７２】
0006466471.tif 000140
【図７３】
0006466471.tif 000141
【図７４】
0006466471.tif 000142
【図７５】
0006466471.tif 000143
【図７６】
0006466471.tif 000144