(57)【特許請求の範囲】
【請求項１】
封止部と、
前記封止部内に設けられ、上面に第１の電極が配置された第１電子素子と、
一端の上面に前記封止部内で前記第１電子素子が載置され、他端が前記封止部の長手方向に沿った一端側から露出している第１のリード端子と、
一端が前記封止部内で前記第１のリード端子の一端に近接して配置され、他端が前記封止部の前記長手方向に沿った他端側から露出している第２のリード端子と、
前記封止部内に設けられ、一端が前記第１電子素子の前記第１の電極に電気的に接続され、他端が前記第２のリード端子の前記一端に電気的に接続された第１の接続子と、
前記第１の接続子の前記他端と前記第２のリード端子の前記一端との間を接合し且つ導電性を有する導電性接合材と、を備え、
前記第２のリード端子の前記一端の上面には、前記第１の接続子の前記他端と前記第２のリード端子の前記一端との間の接合時に、溶融した前記導電性接合材を堰き止める、前記第２のリード端子の前記一端の前記上面から突出した壁部が設けられており、
前記第１の接続子の前記一端の幅は、前記第１の接続子の前記他端の幅よりも幅が狭くなっており、且つ、前記第１の接続子の前記他端の幅は、前記第２のリード端子の前記一端の幅よりも、狭くなっており、
前記第１の接続子の前記一端から前記他端に繋がる第１の側面は、前記第２のリード端子の前記一端が延在する延在方向に平行になっており、
前記封止部内に設けられ、上面に第３の電極が配置された第２電子素子と、
一端の上面に前記封止部内で前記第２電子素子が載置され、他端が前記封止部の前記長手方向に沿った他端側から露出している第３のリード端子と、
前記封止部内に設けられ、一端が前記第１電子素子の上面に配置された第２の電極に電気的に接続され、他端が前記第３のリード端子の前記一端に電気的に接続され、前記延在方向に延在する第２の接続子と、をさらに備え、
前記第２の接続子は、前記第２の接続子の前記延在方向に延在する側面が、前記第１の接続子の前記第１の側面に対向するように、前記第１の接続子に隣接して配置されている
ことを特徴とする半導体装置。
【請求項２】
前記壁部は、前記第１の接続子の前記他端と接触していることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１電子素子の前記第１の電極は、前記第１電子素子の制御電極である
ことを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記導電性接合材は、前記接合時に表面張力で前記壁部に接触するように形成されていることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記第２のリード端子の前記一端の上面における前記壁部の高さは、前記第２のリード端子の前記一端の上面における前記導電性接合材の高さよりも、高い
ことを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記壁部は、前記第２のリード端子の前記一端が延在する延在方向に対して、垂直に延在するように前記第２のリード端子の前記一端の前記上面に設けられている
ことを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記壁部は、前記第２のリード端子の前記一端の上面に、複数個設けられていることを特徴とする請求項５に記載の半導体装置。
【請求項８】
前記導電性接合材は、はんだ材であることを特徴とする請求項２に記載の半導体装置。
【請求項９】
前記第１のリード端子の厚さは、前記第２のリード端子の厚さと同じであることを特徴とする請求項６に記載の半導体装置。
【請求項１０】
前記第２のリード端子の一端の上面の高さは、前記第１電子素子の前記第１の電極の上面の高さよりも、高い
ことを特徴とする請求項６に記載の半導体装置。
【請求項１１】
前記壁部が延在する長さは、前記第２のリード端子の前記一端の幅と同じであることを特徴とする請求項６に記載の半導体装置。
【請求項１２】
一端が前記封止部内で前記第３のリード端子の一端に近接して配置され、他端が前記封止部の前記長手方向に沿った他端側から露出している第４のリード端子と、
前記封止部内に設けられ、一端が前記第２電子素子の前記第３の電極に電気的に接続され、他端が前記第４のリード端子の前記一端に電気的に接続された第３の接続子と
一端が前記封止部内に配置され、他端が前記封止部の前記長手方向に沿った一端側から露出している第５のリード端子と、
前記封止部内に設けられ、一端が前記第２電子素子の上面に配置された第４の電極に電気的に接続され、他端が前記第５のリード端子の前記一端に電気的に接続され、前記延在方向に延在する第４の接続子と、をさらに備え、
前記第２電子素子の前記第３の電極は、前記第２電子素子の制御電極であり、
前記第１電子素子の下面に配置された電極と前記第１のリード端子の一端の上面とが電気的に接続され、
前記第２電子素子の下面に配置された電極と前記第３のリード端子の一端の上面とが電気的に接続され、
前記第１の電極は、前記第２の電極よりも表面積が小さく、
前記第３の電極は、前記第４の電極よりも表面積が小さく、
前記封止部の前記長手方向において、前記第１の接続子の幅は、前記第２の接続子の幅よりも狭く、
前記封止部の前記長手方向において、前記第３の接続子の幅は、前記第４の接続子の幅よりも狭い
ことを特徴とする請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する発明である。
【背景技術】
【０００２】
従来、電子モジュール等の半導体装置の一つとして、直流電源から入力した直流電力を交流電力に変換して出力するインバータ装置が知られている。【０００３】
インバータ装置は、例えば、直流電圧を３相の交流電圧に変換し、３相モータを駆動するために用いられる。【０００４】
例えば、従来の半導体装置では、ハイサイドとローサイドの電子素子（ＭＯＳＦＥＴ）の電極とリード端子（リードフレーム）とを、接続子ではんだ接続している（例えば、特開２０１１−４９２４４参照）。【０００５】
この従来の半導体装置では、リード端子の先端の表面に形成された窪み部に、接続子の先端が嵌まることで、リード端子と接続子との相対的な位置決めをする。【０００６】
しかしながら、このリード端子の窪み部は、接続子に水平方向の力が印加されると、当該接続子の先端を係止することができないため、位置ずれが生じ得る。【０００７】
この接続子の接続に不良が発生してしまうと、当該電子素子の制御性が低下して半導体装置の信頼性が低下することとなる。【０００８】
また、半導体装置の信頼性を向上するためには、適切にリード端子が封止されている必要がある。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
そこで、本発明は、接続子が所定の位置でリード端子に接続されるようにして、当該接続の不良を抑制するとともにリード端子を封止時に適切にモールドロックして、信頼性を向上することが可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の一態様に係る実施形態に従った半導体装置は、  
封止部と、
前記封止部内に設けられ、上面に第１の電極が配置された第１電子素子と、
一端の上面に前記封止部内で前記第１電子素子が載置され、他端が前記封止部の長手方向に沿った一端側から露出している第１のリード端子と、
一端が前記封止部内で前記第１のリード端子の一端に近接して配置され、他端が前記封止部の前記長手方向に沿った他端側から露出している第２のリード端子と、
前記封止部内に設けられ、一端が前記第１電子素子の前記第１の電極に電気的に接続され、他端が前記第２のリード端子の前記一端に電気的に接続された第１の接続子と、
前記第１の接続子の前記他端と前記第２のリード端子の前記一端との間を接合し且つ導電性を有する導電性接合材と、を備え、
前記第２のリード端子の前記一端の上面には、前記第１の接続子の前記他端と前記第２のリード端子の前記一端との間の接合時に、溶融した前記導電性接合材を堰き止める、前記第２のリード端子の前記一端の前記上面から突出した壁部が設けられている
ことを特徴とする。【００１１】
前記半導体装置において、
前記壁部は、前記第１の接続子の前記他端と接触していることを特徴とする。【００１２】
前記半導体装置において、
前記第１電子素子の前記第１の電極は、前記第１電子素子の制御電極である
ことを特徴とする。【００１３】
前記半導体装置において、
前記導電性接合材は、前記接合時に表面張力で前記壁部に接触するように形成されていることを特徴とする。【００１４】
前記半導体装置において、
前記第２のリード端子の前記一端の上面における前記壁部の高さは、前記第２のリード端子の前記一端の上面における前記導電性接合材の高さよりも、高い
ことを特徴とする。【００１５】
前記半導体装置において、
前記壁部は、前記第２のリード端子の前記一端が延在する延在方向に対して、垂直に延在するように前記第２のリード端子の前記一端の前記上面に設けられている
ことを特徴とする。【００１６】
前記半導体装置において、
前記壁部は、前記第２のリード端子の前記一端の上面に、複数個設けられていることを特徴とする。【００１７】
前記半導体装置において、
前記導電性接合材は、はんだ材であることを特徴とする。【００１８】
前記半導体装置において、
前記第１のリード端子の厚さは、前記第２のリード端子の厚さと同じであることを特徴とする。【００１９】
前記半導体装置において、
前記第２のリード端子の一端の上面の高さは、前記第１電子素子の前記第１の電極の上面の高さよりも、高い
ことを特徴とする。【００２０】
前記半導体装置において、
前記壁部が延在する長さは、前記第２のリード端子の前記一端の幅と同じであることを特徴とする。【００２１】
前記半導体装置において、
前記第１の接続子の前記一端の幅は、前記第１の接続子の前記他端の幅よりも幅が狭くなっており、且つ、前記第１の接続子の前記他端の幅は、前記第２のリード端子の前記一端の幅よりも、狭くなっており、
前記第１の接続子の前記一端から前記他端に繋がる第１の側面は、前記第２のリード端子が延びる前記延在方向に平行になっている
ことを特徴とする。【００２２】
前記半導体装置において、
前記第１の接続子の前記第１の側面の反対側で前記一端から前記他端に繋がる第２の側面は、前記第１の接続子の前記他端の幅Ｘが前記一端の幅よりも幅が狭くなるように、前記第１の接続子の前記一端と前記他端との間で傾斜している
ことを特徴とする。【００２３】
前記半導体装置において、
前記封止部内に設けられ、上面に第３の電極が配置された第２電子素子と、
一端の上面に前記封止部内で前記第２電子素子が載置され、他端が前記封止部の前記長手方向に沿った他端側から露出している第３のリード端子と、
前記封止部内に設けられ、一端が前記第１電子素子の上面に配置された第２の電極に電気的に接続され、他端が前記第３のリード端子の前記一端に電気的に接続され、前記延在方向に延在する第２の接続子と、をさらに備え、
前記第２の接続子は、前記第２の接続子の前記延在方向に延在する側面が、前記第１の接続子の前記第１の側面に対向するように、前記第１の接続子に隣接して配置されている
ことを特徴とする。【００２４】
前記半導体装置において、
一端が前記封止部内で前記第３のリード端子の一端に近接して配置され、他端が前記封止部の前記長手方向に沿った他端側から露出している第４のリード端子と、
前記封止部内に設けられ、一端が前記第２電子素子の前記第３の電極に電気的に接続され、他端が前記第４のリード端子の前記一端に電気的に接続された第３の接続子と
一端が前記封止部内に配置され、他端が前記封止部の前記長手方向に沿った一端側から露出している第５のリード端子と、
前記封止部内に設けられ、一端が前記第２電子素子の上面に配置された第４の電極に電気的に接続され、他端が前記第５のリード端子の前記一端に電気的に接続され、前記延在方向に延在する第４の接続子と、をさらに備え、
前記第２電子素子の前記第３の電極は、前記第２電子素子の制御電極であり、
前記第１電子素子の下面に配置された電極と前記第１のリード端子の一端の上面とが電気的に接続され、
前記第２電子素子の下面に配置された電極と前記第３のリード端子の一端の上面とが電気的に接続され、
前記第１の電極は、前記第２の電極よりも表面積が小さく、
前記第３の電極は、前記第４の電極よりも表面積が小さく、
前記
前記封止部の前記長手方向において、前記第１の接続子の幅は、前記第２の接続子の幅よりも狭く、
前記封止部の前記長手方向において、前記第３の接続子の幅は、前記第４の接続子の幅よりも狭い
ことを特徴とする。
【発明の効果】
【００２５】
本発明の一態様に係る半導体装置は、封止部と、封止部内に設けられ、上面に第１の電極が配置された第１電子素子と、一端の上面に封止部内で第１電子素子が載置され、他端が封止部の長手方向に沿った一端側から露出している第１のリード端子と、一端が封止部内で第１のリード端子の一端に近接して配置され、他端が封止部の長手方向に沿った他端側から露出している第２のリード端子と、封止部内に設けられ、一端が第１電子素子の第１の電極に電気的に接続され、他端が第２のリード端子の一端に電気的に接続された第１の接続子と、第１の接続子の他端と第２のリード端子の一端との間を接合し且つ導電性を有する導電性接合材と、を備える。【００２６】
そして、第２のリード端子の一端の上面には、第１の接続子の他端と第２のリード端子の一端との間の接合時に、溶融した導電性接合材を堰き止める、第２のリード端子の一端の上面から突出した壁部が設けられている。【００２７】
これにより、第１の接続子を第２のリード端子に接続する際に、第２のリード端子の壁部が接続の位置決めになるため、第１の接続子が所定の位置で接続されるとともに、当該壁部が第２のリード端子をモールドロックすることとなる。【００２８】
すなわち、本発明に係る半導体装置によれば、接続子が所定の位置でリード端子に接続されるようにして、接続の不良を抑制するとともにリード端子を封止時に適切にモールドロックして、信頼性を向上することができる。
【図面の簡単な説明】
【００２９】
【図１】図１は、第１の実施形態に係る半導体装置１００の構成の外観の一例を示す斜視図である。
【図２】図２は、図１に示す半導体装置１００の構成の一例を示す上面図である。
【図３】図３は、封止前のリードフレームに積載された電子素子近傍に注目した構成の一例を示す上面図である。
【図４】図４は、図１に示す半導体装置１００の回路構成の一例を示す回路図である。
【図５】図５は、図２に示す電子素子とリード端子との間に接続されたゲートクリップ近傍の構成の一例を示す断面図である。
【図６】図６は、図５に示すゲートクリップ（接続子）の構成の一例を示す図である。
【発明を実施するための形態】
【００３０】
以下、本発明に係る実施形態について図面に基づいて説明する。
【第１の実施形態】
【００３１】
図１は、第１の実施形態に係る半導体装置１００の構成の外観の一例を示す斜視図である。また、図２は、図１に示す半導体装置１００の構成の一例を示す上面図である。また、図３は、封止前のリードフレームに積載された電子素子近傍に注目した構成の一例を示す上面図である。また、図４は、図１に示す半導体装置１００の回路構成の一例を示す回路図である。なお、図２において、封止部Ｒは透視されるように表記されている。
【００３２】
第１の実施形態に係る半導体装置１００は、直流電源から入力した直流電力を交流電力に変換して出力するインバータ装置である。
【００３３】
図１ないし図４に示すように、この半導体装置１００は、封止部Ｒと、ハイサイドの第１電子素子ＭＵ１、ＭＶ１、ＭＷ１と、ローサイドの第２電子素子ＭＵ２、ＭＶ２、ＭＷ２と、電源用リード端子（第１のリード端子）ＭＳＵ、ＭＳＶ、ＭＳＷと、接地用リード端子（第５のリード端子）ＭＥＵ、ＭＥＶ、ＭＥＷと、入出力用リード端子（第３のリード端子）ＴＵ、ＴＶ、ＴＷと、ハイサイドのゲート用のリード端子（第２のリード端子）ＧＵ１、ＧＶ１、ＧＷ１と、ローサイドのゲート用のリード端子（第４のリード端子）ＧＵ２、ＧＶ２、ＧＷ２と、ハイサイドの第１の接続子（ゲートクリップ）ＧＣ１と、ローササイドの第３の接続子（ゲートクリップ）ＧＣ２と、ハイサイドの第２の接続子（ソースクリップ）ＳＣ１と、ローササイドの第４の接続子（ソースクリップ）ＳＣ２と、を備える。
【００３４】
なお、図１ないし図２に示す例では、封止部Ｒの長手方向ｆｘに沿った一端側に、電源の大電流が流れる、電源用リード端子ＭＳＵ、ＭＳＶ、ＭＳＷ、及び、接地用リード端子ＭＥＵ、ＭＥＶ、ＭＥＷが配置されている。
【００３５】
そして、電源用リード端子ＭＳＵ、ＭＳＶ、ＭＳＷは、一端（インナーリード部）が封止部Ｒにより封止され、他端（アウターリード部）が電源を供給する電源配線（図示せず）に接続されている。
【００３６】
一方、接地用リード端子ＭＥＵ、ＭＥＶ、ＭＥＷは、一端（インナーリード部）が封止部Ｒにより封止され、他端（アウターリード部）が接地された接地配線（図示せず）に接続されている。
【００３７】
そして、封止部Ｒの長手方向ｆｘに沿った他端側（長手方向ｆｘに沿った一端側と短手方向ｆで対向する側）に、入出力用リード端子ＴＵ、ＴＶ、ＴＷ、制御のための、ハイサイドのゲート用のリード端子ＧＵ１、ＧＶ１、ＧＷ１及びローサイドのゲート用のリード端子ＧＵ２、ＧＶ２、ＧＷ２が配置されている。
【００３８】
また、図２に示すように、ハイサイドの第１電子素子ＭＵ１、ＭＶ１、ＭＷ１は、封止部Ｒ内に設けられている。この第１電子素子ＭＵ１、ＭＶ１、ＭＷ１は、例えば、図４に示すように、ＭＯＳＦＥＴである。
【００３９】
ここで、例えば、第１電子素子ＭＶ１は、上面に第１の電極（制御電極（ゲート電極））ＧＴ１および第２の電極（ソース電極）ＳＴ１が配置されている（図２）。なお、第１の電極（ゲート電極）ＧＴ１は、第２の電極（ソース電極）ＳＴ１よりも表面積が小さくなっている。
【００４０】
なお、封止部Ｒの長手方向ｆｘにおいて、第１の接続子ＧＣ１の幅は、第２の接続子ＳＣ１の幅よりも狭くなっている。
【００４１】
また、ローサイドの第２電子素子ＭＵ２、ＭＶ２、ＭＷ２は、封止部Ｒ内に設けられている。この第２電子素子ＭＵ２、ＭＶ２、ＭＷ２は、例えば、図４に示すように、ＭＯＳＦＥＴである。
【００４２】
ここで、例えば、第２電子素子ＭＶ２は、上面に第３の電極（制御電極（ゲート電極））ＧＴ２および第４の電極（ソース電極）ＳＴ２が配置されている（図２）。また、第３の電極（ゲート電極）ＧＴ２は、第４の電極（ソース電極）ＳＴ２よりも表面積が小さくなっている。
【００４３】
なお、封止部Ｒの長手方向ｆｘにおいて、第３の接続子ＧＣ２の幅は、第４の接続子ＳＣ２の幅よりも狭くなっている。
【００４４】
また、入出力用リード端子ＴＵは、一端（インナーリード部）が封止部Ｒにより封止されるとともに第４の接続子（ソースクリップ）ＳＣ２に接続され、他端（アウターリード部）が該モータのＵ相コイルに接続されている（図２）。
【００４５】
また、入出力用リード端子ＴＶは、一端（インナーリード部）が封止部Ｒにより封止されるとともに第４の接続子（ソースクリップ）ＳＣ２に接続され、他端（アウターリード部）が該モータのＶ相コイルに接続されている（図２）。
【００４６】
また、入出力用リード端子ＴＷは、一端（インナーリード部）が封止部Ｒにより封止されるとともに第４の接続子（ソースクリップ）ＳＣ２に接続され、他端（アウターリード部）が該モータのＷ相コイルに接続されている（図２）。
【００４７】
なお、制御信号（ゲート電圧）が印加される、ハイサイドのゲート用のリード端子（第２のリード端子）ＧＵ１、ＧＶ１、ＧＷ１、及び、ローサイドのゲート用のリード端子（第４のリード端子）ＧＵ２、ＧＶ２、ＧＷ２の長手方向ｆｘの幅は、該モータの駆動電流が流れる、出力用リード端子ＴＵ、ＴＶ、ＴＷ、電源用リード端子ＭＳＵ、ＭＳＶ、ＭＳＷ、及び、接地用リード端子ＭＥＵ、ＭＥＶ、ＭＥＷの長手方向ｆｘの幅よりも、狭くなっている。
【００４８】
この第１の実施形態においては、特に、半導体装置１００はモータを駆動する３相ブリッジ回路の構成を有する。
【００４９】
例えば、図４に示すように、Ｕ相のハイサイドの第１電子素子（ＭＯＳＦＥＴ）ＭＵ１は、一端（ドレイン電極）が電源用リード端子ＭＳＵに接続され、他端（ソース電極）が第２の接続子（ソースクリップ）ＳＣ１を介して入出力用リード端子ＴＵに接続され、制御端子（ゲート電極）が第１の接続子（ゲートクリップ）ＧＣ１を介してゲート用のリード端子ＧＵ１に接続されている。
【００５０】
そして、Ｕ相のローサイドの第２電子素子（ＭＯＳＦＥＴ）ＭＵ２は、一端（ドレイン電極）が入出力用リード端子ＴＵに接続され、他端（ソース電極）が第４の接続子（ソースクリップ）ＳＣ２を介して入出力用リード端子ＴＵに接続され、制御端子（ゲート電極）が第３の接続子（ゲートクリップ）ＧＣ２を介してリード端子ＧＵ２に接続されている。
【００５１】
また、図４に示すように、Ｖ相のハイサイドの第１電子素子（ＭＯＳＦＥＴ）ＭＶ１は、一端（ドレイン電極）が電源用リード端子ＭＳＶに接続され、他端（ソース電極）が第１の接続子（ソースクリップ）ＳＣ１を介して入出力用リード端子ＴＶに接続され、制御端子（ゲート電極）が第１の接続子（ゲートクリップ）ＧＣ１を介してゲート用のリード端子ＧＶ１に接続されている。
【００５２】
そして、Ｖ相のローサイドの第２電子素子（ＭＯＳＦＥＴ）ＭＶ２は、一端（ドレイン電極）が入出力用リード端子ＴＶに接続され、他端（ソース電極）が第４の接続子（ソースクリップ）ＳＣ２を介して入出力用リード端子ＴＵに接続され、制御端子（ゲート電極）が第３の接続子（ゲートクリップ）ＧＣ２を介してゲート用のリード端子ＧＶ２に接続されている。
【００５３】
また、図４に示すように、Ｗ相のハイサイドの第１電子素子（ＭＯＳＦＥＴ）ＭＷ１は、一端（ドレイン電極）が電源用リード端子ＭＳＷに接続され、他端（ソース電極）が第１の接続子（ソースクリップ）ＳＣ１を介して入出力用リード端子ＴＷに接続され、制御端子（ゲート電極）が第１の接続子（ゲートクリップ）ＧＣ１を介してゲート用のリード端子ＧＷ１に接続されている。
【００５４】
そして、Ｗ相のローサイドの第２電子素子（ＭＯＳＦＥＴ）ＭＷ２は、一端（ドレイン電極）が入出力用リード端子ＴＷに接続され、他端（ソース電極）が第４の接続子（ソースクリップ）ＳＣ２を介して入出力用リード端子ＴＷに接続され、制御端子（ゲート電極）が第３の接続子（ゲートクリップ）ＧＣ２を介してゲート用のリード端子ＧＷ２に接続されている。
【００５５】
ここで、図２、図５ないし図６を参照しつつ、半導体装置１００のＶ相の構成を例として詳細に説明する。なお、半導体装置１００のＵ相、Ｗ相の構成に関しても同様に説明される。  
図５は、図２に示す電子素子とリード端子との間に接続されたゲートクリップ近傍の構成の一例を示す断面図である。また、図６は、図５に示すゲートクリップ（接続子）の構成の一例を示す図である。
【００５６】
例えば、図２に示すように、封止部Ｒは、第１、第２電子素子ＭＶ１、ＭＶ２を各接続子ＧＣ１、ＳＣ１、ＧＣ２、ＳＣ２の何れかを介して、リード端子ＦＳＶ、ＴＶ、ＦＥＶ、ＧＶ１、ＧＶ２の何れかに電気的に接続した後、各リード端子ＦＳＶ、ＴＶ、ＦＥＶ、ＧＶ１、ＧＶ２の一部及び当該第１、第２電子素子ＭＶ１、ＭＶ２を封止するようになっている。  
この封止部Ｒは、例えば、エポキシ樹脂等で構成されている。
【００５７】
そして、図２に示すように、電源用リード端子（第１のリード端子）ＦＳＶは、一端（インナーリード部）の上面に封止部Ｒ内で第１電子素子ＭＶ１が載置され、他端（アウターリード部）が封止部Ｒの長手方向ｆｘに沿った一端側から露出している。
【００５８】
また、入出力用リード端子（第３のリード端子）ＴＶは、一端（インナーリード部）の上面に封止部Ｒ内で第２電子素子ＭＶ２が載置され、他端（アウターリード部）が封止部Ｒの長手方向ｆｘに沿った他端側から露出している。
【００５９】
また、接地用リード端子（第５のリード端子）ＦＥＶは、一端（インナーリード部）が封止部Ｒ内に配置され、他端（アウターリード部）が封止部Ｒの長手方向ｆｘに沿った一端側から露出している。
【００６０】
一方、図２に示すように、ハイサイドのゲート用のリード端子（第２のリード端子）ＧＶ１は、一端（インナーリード部）が封止部Ｒ内で第１のリード端子ＦＳＶの一端に近接して配置され、他端（アウターリード部）が封止部Ｒからの長手方向ｆｘに沿った他端側から露出している。  
また、ローサイドのゲート用のリード端子（第４のリード端子）ＧＶ２は、一端（インナーリード部）が封止部Ｒ内で第３のリード端子ＴＶの一端（インナーリード部）に近接して配置され、他端（アウターリード部）が封止部Ｒの長手方向ｆｘに沿った他端側から露出している。
【００６１】
そして、制御信号（ゲート電圧）が印加される、ハイサイドのゲート用のリード端子（第２のリード端子）ＧＶ１、及び、ローサイドのゲート用のリード端子（第４のリード端子）ＧＶ２の長手方向ｆｘの幅は、該モータの駆動電流が流れる、出力用リード端子ＴＶ、電源用リード端子ＭＳＶ、及び、接地用リード端子ＭＥＶの長手方向ｆｘの幅よりも、狭くなっている。
【００６２】
そして、第１電子素子（ＭＯＳＦＥＴ）ＭＶ１は、既述のように、封止部Ｒ内に設けられている（図２、図５）。
【００６３】
そして、第１電子素子ＭＶ１は、上面に、制御電極である第１の電極（ゲート電極）ＧＴ１、および、第２の電極（ソース電極）ＳＴ１が配置されている（図２、図５）。
【００６４】
また、第１の電極（ゲート電極）ＧＴ１は、第２の電極（ソース電極）ＳＴ１よりも表面積が小さくなっている。
【００６５】
なお、第１電子素子ＭＶ１の下面に配置された図示しない電極（ドレイン電極）と第１のリード端子ＦＳＶの一端の上面とが電気的に接続されている。
【００６６】
なお、第１のリード端子ＦＳＶの厚さは、第２のリード端子ＧＶ１の厚さと同じである（図５）。
【００６７】
そして、例えば、図５に示すように、第２のリード端子ＧＶ１の一端の上面の高さは、第１電子素子ＭＶ１の第１の電極（ゲート電極）ＧＴ１の上面の高さよりも、高くなっている。
【００６８】
ここで、図２に示すように、第１の接続子（ゲートクリップ）ＧＣ１は、封止部Ｒ内に設けられている。
【００６９】
この第１の接続子ＧＣ１は、例えば、図５に示すように、一端ｄが第１電子素子ＭＶ１の電極（ゲート電極）ＧＴ１に、導電性接合材Ｚ１により、電気的に接続されている。
【００７０】
この図５の例では、第１の接続子ＧＣ１の一端ｄの下面側に設けられた突出部ｅと第１電子素子ＭＶ１の電極（ゲート電極）ＧＴ１とが導電性接合材Ｚ１により電気的に接続されている。
【００７１】
なお、この突出部ｅは、第１の接続子ＧＣ１の一端ｄの上面側から押圧することにより形成されている。そして、第１の接続子ＧＣ１の一端ｄにおいて、この突出部ｅの反対側には凹部ｃが該押圧により形成されている。
【００７２】
ここで、この導電性接合材Ｚ１は、第１の接続子ＣＧ１の他端と第２のリード端子ＧＶ１の一端との間を接合し且つ導電性を有する。この導電性接合材Ｚ１は、例えば、はんだ材である。
【００７３】
さらに、第１の接続子（ゲートクリップ）ＧＣ１は、図５に示すように、他端ａが第２のリード端子ＧＶ１の一端に、導電性接合材Ｚ２により、電気的に接続されている。
【００７４】
そして、この導電性接合材Ｚ２は、第１の接続子ＣＧ１の他端と第２のリード端子ＧＶ１の一端との間を接合し且つ導電性を有する。この導電性接合材Ｚ２は、例えば、はんだ材である。
【００７５】
ここで、例えば、図５、図６の（Ａ）に示すように、第１の接続子ＧＣ１の第１の側面ｂの反対側で一端ｄから他端ａに繋がる第２の側面ｇは、第１の接続子の他端ａの幅Ｘａが一端ｄの幅Ｘｃよりも幅が狭くなるように、第１の接続子ＧＣ１の一端ｄと他端ａとの間で傾斜している。
【００７６】
このように、第１の接続子（ゲートクリップ）ＧＣ１は、第２の接続子（ソースクリップ）ＳＣ１に近い側面（第１の側面ｂ）が、直線状になっており、反対側（第２の側面ｇ）は傾斜して、他端ａが幅広になっている。
【００７７】
これにより、第１の接続子ＧＣは、横方向（長手方向ｆｘ）に倒れにくい形状になっている（図２）。  
さらに、図５、図６に示すように、第１の接続子ＧＣ１の一端ｄの幅Ｘｃは、第１の接続子ＧＣ１の他端ａの幅Ｘａよりも幅が狭くなっている。なお、第１の接続子ＧＣ１の他端ａの幅Ｘａは、第２のリード端子ＧＶ１の一端の幅よりも、狭くなっている。
【００７８】
これにより、表面積が小さい第１の電極（ゲート電極）ＧＴ１に合わせて第１の接続子ＧＣ１の一端ｄの幅を狭くしつつ、第２のリード端子ＧＶ１の一端の幅に合わせて第１の接続子ＧＣ１の他端ａの幅Ｘａを広くして、当該第１の接続子ＳＣ１と第２のリード端子ＧＶ１との接合性を向上することができる。
【００７９】
また、第１の接続子ＧＣ１の一端ｄから他端ａに繋がる第１の側面ｂは、第２のリード端子ＧＶ１が延びる延在方向（短手方向ｆ）に平行になっている（図６の（Ｂ））。
【００８０】
ここで、図２に示すように、第２の接続子（ソースクリップ）ＳＣ１は、封止部内に設けられている。この第２の接続子ＳＣ１は、一端が第１電子素子ＭＶ１の上面に配置された入出力電極である第２の電極（ソース電極）ＳＣ１に電気的に接続され、他端が第３のリード端子ＴＶの一端に電気的に接続され、延在方向（短手方向ｆ）に延在する。
【００８１】
この第２の接続子ＳＣ１は、例えば、図２、図６に示すように、第２の接続子ＳＣ１の延在方向（短手方向ｆ）に延在する側面が、第１の接続子ＧＣ１の第１の側面ｂに対向するように、第１の接続子に隣接して配置されている。
【００８２】
これにより、第１の接続子ＧＣの倒れを抑制しつつ、当該第１の接続子ＧＣ１と第２の接続子ＳＣ１との間の距離を狭めることができる。そして、第１の電子素子ＭＶ１の上面において、第１の電極（ゲート電極）ＧＴ１と第２の電極（ソース電極）ＳＴ１をより近接して配置することも可能になる。
【００８３】
すなわち、より高密度に接続子を配置することができるため、半導体装置１００のさらなる小型化を図ることができる。
【００８４】
ここで、既述のように、第１の電極（ゲート電極）ＧＴ１は、第２の電極（ソース電極）ＳＴ１よりも表面積が小さくなっている。
【００８５】
さらに、封止部Ｒの長手方向ｆｘにおいて、第１の接続子ＧＣ１の幅は、第２の接続子ＳＣ１の幅よりも狭くなっている（図２）。
【００８６】
このように、ソースクリップである第２の接続子ＳＣ１には該モータの駆動電流が流れ、ゲートクリップである第１の接続子ＧＣ１には制御信号（ゲート電圧）が印加される構成である。
【００８７】
このため、第２の接続子ＳＣ１の配線経路の幅（サイズ）よりも、第１の接続子ＧＣ１の配線経路の幅（サイズ）の方が、狭く（小さく）なっており、第２の電極（ソース電極）ＳＴ１の表面積よりも、第１の電極（ゲート電極）ＧＴ１の表面積が小さくなっている。
【００８８】
ここで、第２のリード端子ＧＶ１の一端の上面には、第２のリード端子ＧＶ１の一端の上面から突出した壁部ＧＶ１Ｘが設けられている（図５）。
【００８９】
この壁部ＧＶ１Ｘは、第１の接続子ＧＣ１の他端と第２のリード端子ＧＶ１の一端との間の接合時に、溶融した導電性接合材Ｚ２を堰き止めるようになっている。
【００９０】
なお、この第２のリード端子ＧＶ１の壁部ＧＶ１Ｘは、第１の接続子ＧＣ１の他端ａと接触している。図５の例では、第１の接続子ＧＣ１の他端ａが下方に傾斜して、壁部ＧＶ１Ｘに接触している。
【００９１】
このように、導電性接合材Ｚ２が壁部ＧＶ１Ｘに表面張力で吸い寄せられて所定の位置に第１の接続子ＧＣ１の傾斜した他端ａが固定されることとなる。
【００９２】
また、この壁部ＧＶ１Ｘは、例えば、図２、図５に示すように、第２のリード端子ＧＶ１の一端が延在する延在方向（短手方向ｆ）に対して、垂直に（長手方向ｆｘに）延在するように第２のリード端子ＧＶ１の一端の上面に設けられている。
【００９３】
なお、この壁部ＧＶ１Ｘは、第２のリード端子ＧＶ１の一端の上面に、複数個設けられていてもよい。
【００９４】
なお、図２の例では、壁部ＧＶ１Ｘが延在する長さは、第２のリード端子ＧＶ１の一端の幅と同じである。
【００９５】
これにより、導電性接合材Ｚ２が壁部ＧＶ１Ｘの周囲を迂回して第２のリード端子ＧＶ１の反対側に流れるのを抑制されている。
【００９６】
また、導電性接合材Ｚ２は、第２のリード端子ＧＶ１の一端（インナーリード部）と第１の接続子ＧＣ１の他端との接合時に、表面張力で壁部ＧＶ１Ｘに接触するように形成されている。
【００９７】
これにより、第１の接続子ＧＣ１を第２のリード端子ＧＶ１に接続する際に、第２のリード端子ＧＶ１の壁部ＧＶ１Ｘが接続の位置決めになるため、第１の接続子ＧＣ１が所定の位置で接続される。さらに、当該壁部ＧＶ１Ｘが第２のリード端子ＧＶ１をモールドロックすることとなる。    
したがって、第１の接続子（ゲートクリップ）ＧＣ１と第１の電極（ゲート電極）ＧＴ１とのはんだ接続を所定の位置で確実にして、第１の接続子（ゲートクリップ）ＧＣ１の一端ｄが他の配線部分に電気的に接続されるのを抑制することができる。
【００９８】
また、図５に示すように、第２のリード端子ＧＶ１の一端の上面における壁部ＧＶ１Ｘの高さ（上面の位置）は、第２のリード端子ＧＶ１の一端の上面における導電性接合材Ｚ２の高さ（上面の位置）よりも、高くなっている。
【００９９】
すなわち、第２のリード端子ＧＶ１の一端（インナーリード部）と第１の接続子ＧＣ１の他端との接合時に、第２のリード端子ＧＶ１の一端の上面において、導電性接合材Ｚ２が壁部ＧＶ１Ｘを乗り越えないようになっている。
【０１００】
また、図２に示すように、第２電子素子（ＭＯＳＦＥＴ）ＭＶ２は、封止部Ｒ内に設けられている。
【０１０１】
そして、既述のように、第２電子素子ＭＶ２は、上面に、制御電極である第３の電極（ゲート電極）ＧＴ２、および、第４の電極（ソース電極）ＳＴ２が配置されている（図２）。
【０１０２】
また、第３の電極（ゲート電極）ＧＴ２は、第４の電極（ソース電極）ＳＴ２よりも表面積が小さくなっている。
【０１０３】
なお、第２電子素子ＭＶ２の下面に配置された図示しない電極（ドレイン電極）と第３のリード端子ＴＶの一端の上面とが電気的に接続されている。
【０１０４】
そして、封止部Ｒの長手方向ｆｘにおいて、第３の接続子ＧＣ２の幅は、第４の接続子ＳＣ２の幅よりも狭くなっている（図２）。
【０１０５】
このように、ソースクリップである第４の接続子ＳＣ２には該モータの駆動電流が流れ、ゲートクリップである第３の接続子ＧＣ２には制御信号（ゲート電圧）が印加される構成である。このため、配線経路の幅（サイズ）が、第４の接続子ＳＣ２よりも、第３の接続子ＧＣ２の方が狭く（小さく）なっており、第４の電極（ソース電極）ＳＴ２の表面積よりも、第３の電極（ゲート電極）ＧＴ２の表面積が小さくなっている。
【０１０６】
なお、第３の接続子ＧＣ２は、図２に示すように、封止部Ｒ内に設けられ、一端が第２電子素子ＭＶ２の第３の電極ＧＴ２に電気的に接続され、他端が第４のリード端子ＧＶ２の一端に電気的に接続されている。
【０１０７】
また、第４の接続子ＳＣ２は、図２に示すように、封止部Ｒ内に設けられている。この第４の接続子ＳＣ２は、一端が第２電子素子ＭＶ２の上面に配置された第４の電極（ソース電極）ＣＴ２に電気的に接続され、他端が第５のリード端子ＦＥＶの一端に電気的に接続され、延在方向（短手方向ｆ）に延在している。
【０１０８】
ここで、第４のリード端子ＧＶ２の一端の上面には、第４のリード端子ＧＶ２の一端の上面から突出した壁部ＧＶ２Ｘが設けられている（図２）。
【０１０９】
この壁部ＧＶ２Ｘは、第３の接続子ＧＣ２の他端と第４のリード端子ＧＶ２の一端との間の接合時に、溶融した導電性接合材（図示せず）を堰き止めるようになっている。
【０１１０】
そして、この壁部ＧＶ２Ｘは、例えば、図２に示すように、第４のリード端子ＧＶ２の一端が延在する延在方向（長手方向ｆｘ）に対して、垂直に（短手方向ｆに）延在するように第４のリード端子ＧＶ２の一端の上面に設けられている。
【０１１１】
なお、この壁部ＧＶ２Ｘは、第４のリード端子ＧＶ２の一端の上面に、複数個設けられていてもよい。
【０１１２】
なお、図２の例では、壁部ＧＶ２Ｘが延在する長さは、第４のリード端子ＧＶ２の一端の幅と同じである。
【０１１３】
なお、第３、第４の接続子ＧＣ２、ＳＣ２に関するその他の構成は、例えば、第１、第２の接続子ＧＣ１、ＳＣ１と同様である。
【０１１４】
また、既述のように、本実施形態では、図２、図５ないし図６を参照しつつ、半導体装置１００のＶ相の構成を例として説明したが、半導体装置１００のＵ相、Ｗ相の構成に関しても同様に説明される。
【０１１５】
以上のように、本発明の一態様に係る半導体装置は、封止部と、封止部内に設けられ、上面に第１の電極が配置された第１電子素子と、一端の上面に封止部内で第１電子素子が載置され、他端が封止部の長手方向に沿った一端側から露出している第１のリード端子と、一端が封止部内で第１のリード端子の一端に近接して配置され、他端が封止部の長手方向に沿った他端側から露出している第２のリード端子と、封止部内に設けられ、一端が第１電子素子の第１の電極に電気的に接続され、他端が第２のリード端子の一端に電気的に接続された第１の接続子と、第１の接続子の他端と第２のリード端子の一端との間を接合し且つ導電性を有する導電性接合材と、を備える。
【０１１６】
そして、第２のリード端子の一端の上面には、第１の接続子の他端と第２のリード端子の一端との間の接合時に、溶融した導電性接合材を堰き止める、第２のリード端子の一端の上面から突出した壁部が設けられている。
【０１１７】
これにより、第１の接続子を第２のリード端子に接続する際に、第２のリード端子の壁部が接続の位置決めになるため、第１の接続子が所定の位置で接続されるとともに、当該壁部が第２のリード端子をモールドロックすることとなる。
【０１１８】
すなわち、本発明に係る半導体装置によれば、接続子が所定の位置でリード端子に接続されるようにして、接続の不良を抑制するとともにリード端子を封止時に適切にモールドロックして、信頼性を向上することができる。
【０１１９】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【０１２０】
１００  半導体装置
Ｒ  封止部
ＭＵ１  ハイサイドの第１電子素子
ＭＶ１  ハイサイドの第１電子素子
ＭＷ１  ハイサイドの第１電子素子
ＭＵ２  ローサイドの第２電子素子
ＭＶ２  ローサイドの第２電子素子
ＭＷ２  ローサイドの第２電子素子
ＭＳＵ  電源用リード端子
ＭＳＶ  電源用リード端子
ＭＳＷ  電源用リード端子
ＭＥＵ  接地用リード端子
ＭＥＶ  接地用リード端子
ＭＥＷ  接地用リード端子  
ＴＵ  入出力用リード端子  
ＴＶ  入出力用リード端子
ＴＷ  入出力用リード端子
ＧＵ１  ハイサイドのゲート用のリード端子  
ＧＶ１  ハイサイドのゲート用のリード端子  
ＧＷ１  ハイサイドのゲート用のリード端子  
ＧＵ２  ローサイドのゲート用のリード端子  
ＧＶ２  ローサイドのゲート用のリード端子  
ＧＷ２  ローサイドのゲート用のリード端子  
ＧＣ１  ハイサイドの第１の接続子（ゲートクリップ）
ＧＣ２  ローササイドの第３の接続子（ゲートクリップ）
ＳＣ１  ハイサイドの第２の接続子（ソースクリップ）
ＳＣ２  ローササイドの第４の接続子（ソースクリップ）
【要約】
半導体装置は、封止部と、封止部内に設けられ、上面に第１の電極が配置された第１電子素子と、一端の上面に封止部内で第１電子素子が載置され、他端が封止部の長手方向に沿った一端側から露出している第１のリード端子と、一端が封止部内で第１のリード端子の一端に近接して配置され、他端が封止部の長手方向に沿った他端側から露出している第２のリード端子と、封止部内に設けられ、一端が第１電子素子の第１の電極に電気的に接続され、他端が第２のリード端子の一端に電気的に接続された第１の接続子と、第１の接続子の他端と第２のリード端子の一端との間を接合し且つ導電性を有する導電性接合材と、を備える。【図１】
0006466625.tif 000002
【図２】
0006466625.tif 000003
【図３】
0006466625.tif 000004
【図４】
0006466625.tif 000005
【図５】
0006466625.tif 000006
【図６】
0006466625.tif 000007