(57)【特許請求の範囲】
【請求項１】
（ａ）半導体基板を準備する工程、
（ｂ）前記半導体基板上に絶縁膜を形成する工程、
（ｃ）前記絶縁膜に開口部を形成する工程、
を有し、
前記（ｃ）工程は、
（ｃ１）前記絶縁膜上に、前記開口部形成用のマスク層を形成する工程、
（ｃ２）前記（ｃ１）工程後、前記絶縁膜をドライエッチングする工程、
（ｃ３）前記（ｃ２）工程後、前記絶縁膜をウェットエッチングする工程、
（ｃ４）前記（ｃ３）工程後、前記マスク層を除去する工程、
を含み、
前記（ｃ２）工程は、前記開口部の底部で前記半導体基板が露出する前に終了し、
前記（ｃ３）工程は、前記開口部の底部で前記半導体基板が露出した後に終了し、
前記（ｃ）工程は、前記（ｃ２）工程後で、前記（ｃ３）工程前に、
（ｃ５）酸素を含むガスのプラズマ処理を行う工程、
を更に有する、半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記（ｃ２）工程における前記絶縁膜の第１エッチング量は、前記（ｃ３）工程における前記絶縁膜の第２エッチング量以上である、半導体装置の製造方法。
【請求項３】
請求項２記載の半導体装置の製造方法において、
前記（ｃ２）工程を終了した段階で前記開口部の底部に残存する前記絶縁膜の第１厚さは、前記（ｃ２）工程を行う前の段階での前記開口部を形成する予定領域における前記絶縁膜の第２厚さの１／１０以上である、半導体装置の製造方法。
【請求項４】
請求項１記載の半導体装置の製造方法において、
前記（ｃ５）工程を行っても、前記開口部の底部で前記半導体基板は露出されない、半導体装置の製造方法。
【請求項５】
請求項４記載の半導体装置の製造方法において、
前記（ｃ５）工程は、前記半導体基板にバイアス電圧を印加しない状態で行われる、半導体装置の製造方法。
【請求項６】
請求項１記載の半導体装置の製造方法において、
前記（ｃ２）工程は、前記半導体基板にバイアス電圧を印加した状態で行われる、半導体装置の製造方法。
【請求項７】
請求項１記載の半導体装置の製造方法において、
前記（ｃ）工程後に、
（ｄ）前記絶縁膜の前記開口部から露出される前記半導体基板に不純物を導入して、第１半導体領域を形成する工程、
を更に有する、半導体装置の製造方法。
【請求項８】
請求項７記載の半導体装置の製造方法において、
前記第１半導体領域は、バイポーラトランジスタのベース用の半導体領域である、半導体装置の製造方法。
【請求項９】
請求項７記載の半導体装置の製造方法において、
前記第１半導体領域は、バイポーラトランジスタのエミッタ用の半導体領域である、半導体装置の製造方法。
【請求項１０】
（ａ）その主面上に絶縁膜が形成され、その内部にバイポーラトランジスタのベース用の第１半導体領域とエミッタ用の第２半導体領域とが形成された半導体基板を準備する工程、
（ｂ）前記絶縁膜に第１開口部および第２開口部を形成する工程、
を有し、
前記（ｂ）工程では、前記第１半導体領域上に前記第１開口部が形成され、かつ、前記第２半導体領域上に前記第２開口部が形成され、
前記（ｂ）工程は、
（ｂ１）前記絶縁膜上に、前記第１および第２開口部形成用のマスク層を形成する工程、
（ｂ２）前記（ｂ１）工程後、前記絶縁膜をドライエッチングする工程、
（ｂ３）前記（ｂ２）工程後、前記絶縁膜をウェットエッチングする工程、
（ｂ４）前記（ｂ３）工程後、前記マスク層を除去する工程、
を含み、
前記（ｂ２）工程は、前記第１開口部の底部で前記半導体基板が露出する前で、かつ、前記第２開口部の底部で前記半導体基板が露出する前に終了し、
前記（ｂ３）工程は、前記第１開口部の底部で前記第１半導体領域が露出し、かつ、前記第２開口部の底部で前記第２半導体領域が露出した後に終了し、
前記（ｂ）工程は、前記（ｂ２）工程後で、前記（ｂ３）工程前に、
（ｂ５）酸素を含むガスのプラズマ処理を行う工程、
を更に有する、半導体装置の製造方法。
【請求項１１】
請求項１０記載の半導体装置の製造方法において、
前記（ｂ）工程後に、
（ｃ）前記第１および第２開口部内に導電膜を埋め込む工程、
を更に有する、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、例えば、絶縁膜に開口部を形成する工程を有する半導体装置の製造方法に好適に利用できるものである。
【背景技術】
【０００２】
半導体装置を製造する際には、半導体基板上に形成した絶縁膜に開口部を形成する場合がある。
【０００３】
特開平１０−１１６８１５号公報（特許文献１）および特開平５−９０２２０号公報（特許文献２）には、層間絶縁膜にコンタクトホールを形成する技術が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−１１６８１５号公報
【特許文献２】特開平５−９０２２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
半導体基板上に形成した絶縁膜に開口部を形成する際に、半導体基板がダメージを受けてしまうと、製造された半導体装置の信頼性が低下する虞がある。また、半導体基板上に形成した絶縁膜に開口部を形成する際に、形成される開口部の形状または寸法が設計値からずれてしまうと、製造された半導体装置の信頼性が低下する虞がある。
【０００６】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
一実施の形態によれば、半導体基板上に形成した絶縁膜に開口部を形成する際に、前記絶縁膜上に前記開口部形成用のマスク層を形成してから、前記絶縁膜をドライエッチングし、その後、前記絶縁膜をウェットエッチングする。ドライエッチング工程は、前記開口部の底部で前記半導体基板が露出する前に終了し、ウェットエッチング工程は、前記開口部の底部で前記半導体基板が露出した後に終了する。
【発明の効果】
【０００８】
一実施の形態によれば、半導体装置の信頼性を向上させることができる。
【図面の簡単な説明】
【０００９】
【図１】一実施の形態の半導体装置の製造工程中の要部断面図である。
【図２】図１に続く半導体装置の製造工程中の要部断面図である。
【図３】図２に続く半導体装置の製造工程中の要部断面図である。
【図４】図３に続く半導体装置の製造工程中の要部断面図である。
【図５】図４に続く半導体装置の製造工程中の要部断面図である。
【図６】図５に続く半導体装置の製造工程中の要部断面図である。
【図７】図６に続く半導体装置の製造工程中の要部断面図である。
【図８】図７に続く半導体装置の製造工程中の要部断面図である。
【図９】図８に続く半導体装置の製造工程中の要部断面図である。
【図１０】図９に続く半導体装置の製造工程中の要部断面図である。
【図１１】図１０に続く半導体装置の製造工程中の要部断面図である。
【図１２】図１１に続く半導体装置の製造工程中の要部断面図である。
【図１３】図１２に続く半導体装置の製造工程中の要部断面図である。
【図１４】図１３に続く半導体装置の製造工程中の要部断面図である。
【図１５】図１４に続く半導体装置の製造工程中の要部断面図である。
【図１６】図１５に続く半導体装置の製造工程中の要部断面図である。
【図１７】図１６に続く半導体装置の製造工程中の要部断面図である。
【図１８】図１７に続く半導体装置の製造工程中の要部断面図である。
【図１９】図１８に続く半導体装置の製造工程中の要部断面図である。
【図２０】図１９に続く半導体装置の製造工程中の要部断面図である。
【図２１】図２０に続く半導体装置の製造工程中の要部断面図である。
【図２２】図２１に続く半導体装置の製造工程中の要部断面図である。
【図２３】図２２に続く半導体装置の製造工程中の要部断面図である。
【図２４】図２３に続く半導体装置の製造工程中の要部断面図である。
【図２５】一実施の形態の半導体装置の一例を示す平面図である。
【図２６】一実施の形態の半導体装置の一例を示す平面図である。
【図２７】一実施の形態の半導体装置の一例を示す平面図である。
【図２８】一実施の形態の半導体装置の一例を示す平面図である。
【図２９】一実施の形態の半導体装置の一例を示す平面図である。
【発明を実施するための形態】
【００１０】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その言及した数に限定されるものではなく、言及した数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１１】
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００１２】
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
【００１３】
（実施の形態）
＜半導体装置の製造工程について＞
本実施の形態の半導体装置の製造工程を、図面を参照して説明する。図１〜図２４は、本実施の形態の半導体装置の製造工程中の要部断面図である。本実施の形態の半導体装置は、バイポーラトランジスタを有する半導体装置である。
【００１４】
まず、図１に示されるように、基板本体ＳＢを準備（用意）する。基板本体ＳＢは、例えばリン（Ｐ）またはヒ素（Ａｓ）などのｎ型不純物が導入されたｎ型の単結晶シリコンなどからなる半導体基板である。
【００１５】
次に、基板本体ＳＢの主面上に、エピタキシャル層（半導体層、エピタキシャル半導体層）ＥＰを形成する。これより、基板本体ＳＢの主面上にエピタキシャル層ＥＰが形成された半導体基板ＳＵＢが形成される。エピタキシャル層ＥＰは、半導体層であり、リン（Ｐ）またはヒ素（Ａｓ）などのｎ型不純物が導入されたｎ−型の単結晶シリコンなどからなり、エピタキシャル成長法を用いて形成することができる。
【００１６】
半導体基板ＳＵＢは、いわゆるエピタキシャルウエハであり、基板本体ＳＢと、基板本体ＳＢの主面上に形成されたエピタキシャル層ＥＰとを有している。基板本体ＳＢとエピタキシャル層ＥＰとは、同じ導電型（ここではｎ型）であるが、エピタキシャル層ＥＰの不純物濃度（ｎ型不純物濃度）は、基板本体ＳＢの不純物濃度（ｎ型不純物濃度）よりも低い。エピタキシャル層ＥＰは、基板本体ＳＢの主面全体上に形成される。
【００１７】
次に、図２に示されるように、半導体基板ＳＵＢの主面上に、すなわちエピタキシャル層ＥＰの主面上に、絶縁膜ＩＬ１を形成する。絶縁膜ＩＬ１は、酸化シリコン膜などからなり、例えば熱酸化法により形成することができる。絶縁膜ＩＬ１を熱酸化法により形成する場合は、エピタキシャル層ＥＰの表層部が熱酸化されることにより、酸化膜からなる絶縁膜ＩＬ１が形成される。
【００１８】
次に、絶縁膜ＩＬ１に開口部ＯＰ１を形成する工程を行うが、この開口部ＯＰ１形成工程は、ドライエッチングを行う第１エッチングステップと、ウェットエッチングを行う第２エッチングステップとを有している。以下、開口部ＯＰ１形成工程について、具体的に説明する。
【００１９】
まず、図３に示されるように、絶縁膜ＩＬ１上に、マスク層（エッチングマスク層）として、レジストパターン（フォトレジストパターン）ＲＥ１をフォトリソグラフィ技術を用いて形成する。レジストパターンＲＥ１は、開口部ＯＰ１形成用のマスク層であり、開口部ＯＰ１を形成する予定領域に、従って後述のｐ型半導体領域ＰＲを形成する予定領域に、開口部を有している。
【００２０】
なお、フォトリソグラフィ技術とは、レジスト層（フォトレジスト層）を塗布法などにより形成してから、そのレジスト層を露光、現像処理することにより、レジストパターン（フォトレジストパターン）を形成する技術である。
【００２１】
次に、図４に示されるように、第１エッチングステップとして、レジストパターンＲＥ１をマスク（エッチングマスク）として用いて、絶縁膜ＩＬ１をドライエッチングする。なお、図４は、第１エッチングステップを終了した段階が示されているが、理解を簡単にするために、第１エッチングステップを行う直前の絶縁膜ＩＬ１の表面の位置を、点線で示してある。
【００２２】
この第１エッチングステップでは、レジストパターンＲＥ１で覆われずに露出する部分の絶縁膜ＩＬ１が、ドライエッチングされ、それによって、絶縁膜ＩＬ１に開口部ＯＰ１が形成される。開口部ＯＰ１は、レジストパターンＲＥ１の開口部に整合して形成される。
【００２３】
但し、開口部ＯＰ１の底部でエピタキシャル層ＥＰが露出する前に、第１エッチングステップを終了する。すなわち、第１エッチングステップでの絶縁膜ＩＬ１のエッチング量（エッチング厚み）Ｅ１は、第１エッチングステップを行う直前の絶縁膜ＩＬ１の膜厚（初期膜厚）Ｔ１よりも小さい。すなわち、Ｅ１＜Ｔ１が成り立つ。このため、第１エッチングステップを終了した段階では、開口部ＯＰ１は、絶縁膜ＩＬ１を貫通しておらず、開口部ＯＰ１の底部では、エピタキシャル層ＥＰは露出せずに、絶縁膜ＩＬ１が層状に残存している。ここで、膜厚Ｔ１は、開口部ＯＰ１形成予定領域における、第１エッチングステップを行う直前の絶縁膜ＩＬ１の膜厚である。
【００２４】
なお、本実施の形態では、ある膜の「エッチング量」に言及する場合、その膜の厚み方向（半導体基板ＳＵＢの主面に略垂直な方向）において、その膜がどの程度の厚さの分、エッチングされたかを意味している。このため、「エッチング量」とは、「エッチング厚み（エッチングされた厚み）」と同義である。従って、ある膜の「エッチング量」は、その膜のエッチング前後の厚さの差に対応することになる（図４など参照）。
【００２５】
次に、図５に示されるように、第２エッチングステップとして、レジストパターンＲＥ１をマスク（エッチングマスク）として用いて、絶縁膜ＩＬ１をウェットエッチングする。なお、図５は、第２エッチングステップを終了した段階が示されているが、理解を簡単にするために、第２エッチングステップを行う直前の絶縁膜ＩＬ１の表面の位置を、点線で示してある。
【００２６】
この第２エッチングステップでは、レジストパターンＲＥ１で覆われずに露出する部分の絶縁膜ＩＬ１がウェットエッチングされるため、開口部ＯＰ１の底面および側面で露出する絶縁膜ＩＬ１がエッチング液にさらされてエッチングされる。この第２エッチングステップは、開口部ＯＰ１の底部でエピタキシャル層ＥＰが露出した後に、終了する。このため、第２エッチングステップを終了した段階では、開口部ＯＰ１は、絶縁膜ＩＬ１を貫通しており、開口部ＯＰ１の底部では、エピタキシャル層ＥＰの表面が露出している。このため、第１エッチングステップを終了した段階では、開口部ＯＰ１は、貫通孔の状態ではなく、凹部の状態であり、第２エッチングステップを終了した段階では、開口部ＯＰ１は、貫通孔の状態である。
【００２７】
従って、第２エッチングステップでの絶縁膜ＩＬ１のエッチング量（エッチング厚み）Ｅ２は、第２エッチングステップを行う直前における開口部ＯＰ１の底部での絶縁膜ＩＬ１の残存膜厚Ｔ２と同じになる（Ｅ２＝Ｔ２）。言い換えると、第１エッチングステップでの絶縁膜ＩＬ１のエッチング量（エッチング厚み）Ｅ１と、第２エッチングステップでの絶縁膜ＩＬ１のエッチング量（エッチング厚み）Ｅ２との合計が、第１エッチングステップを行う前の絶縁膜ＩＬ１の膜厚Ｔ１と同じになる（すなわちＥ１＋Ｅ２＝Ｔ１）。なお、残存膜厚Ｔ２は、第１エッチングステップを行う直前の絶縁膜ＩＬ１の膜厚Ｔ１と、第１エッチングステップでの絶縁膜ＩＬ１のエッチング量Ｅ１との差に対応しているため、Ｔ２＝Ｔ１−Ｅ１が成り立つ。
【００２８】
第２エッチングステップでは、絶縁膜ＩＬ１に比べてエピタキシャル層ＥＰがエッチングされにくいようなエッチング条件（エッチング液等）を採用する。これにより、第２エッチングステップにおいて、絶縁膜ＩＬ１が選択的にエッチングされるとともに、開口部ＯＰ１から露出されたエピタキシャル層ＥＰがエッチング（オーバーエッチング）されるのを抑制または防止することができる。
【００２９】
このように、第１エッチングステップと第２エッチングステップとを行うことにより、絶縁膜ＩＬ１を貫通する開口部ＯＰ１が形成される。第２エッチングステップを行った後、図６に示されるように、レジストパターンＲＥ１を、アッシングなどにより除去する。
【００３０】
このようにして、絶縁膜ＩＬ１に開口部ＯＰ１を形成する工程が行われる。
【００３１】
次に、絶縁膜ＩＬ１の開口部ＯＰ１から露出されるエピタキシャル層ＥＰ（半導体基板ＳＵＢ）にｐ型不純物を導入してｐ型半導体領域ＰＲを形成する工程を行う。以下、具体的に説明する。
【００３２】
すなわち、絶縁膜ＩＬ１をマスク（イオン注入阻止マスク）として用いて、エピタキシャル層ＥＰ（半導体基板ＳＵＢ）に対してｐ型不純物（例えばホウ素（Ｂ））をイオン注入する。このイオン注入により、エピタキシャル層ＥＰ（半導体基板ＳＵＢ）にｐ型不純物が導入（注入）されて、図７に示されるように、エピタキシャル層ＥＰにｐ型半導体領域ＰＲが形成される。この際、ｐ型不純物は、絶縁膜ＩＬ１の開口部ＯＰ１から露出される部分のエピタキシャル層ＥＰに注入され、絶縁膜ＩＬ１で覆われた部分のエピタキシャル層ＥＰには注入されないため、ｐ型半導体領域ＰＲは、エピタキシャル層ＥＰにおいて、絶縁膜ＩＬ１の開口部ＯＰ１に整合して形成される。また、ｐ型半導体領域ＰＲを形成するためのイオン注入として、斜めイオン注入を用いることもでき、その場合は、ｐ型半導体領域ＰＲは、絶縁膜ＩＬ１の開口部ＯＰ１よりも若干広く形成される。また、ｐ型半導体領域ＰＲを形成するためのイオン注入を行った後、注入されたｐ型不純物を、熱処理により拡散させることもできる。ｐ型半導体領域ＰＲは、エピタキシャル層ＥＰ内に、エピタキシャル層ＥＰの表面から所定の深さにわたって形成される。ｐ型半導体領域ＰＲは、ベース（ベース領域）用のｐ型半導体領域である。
【００３３】
このようにして、ｐ型半導体領域ＰＲを形成する工程が行われる。
【００３４】
次に、図８に示されるように、熱酸化処理を行うことにより、開口部ＯＰ１の底部で露出するエピタキシャル層ＥＰ上に、従って開口部ＯＰ１の底部で露出するｐ型半導体領域ＰＲ上に、酸化シリコン膜（熱酸化膜）からなる絶縁膜ＩＬ２を形成する。また、この熱酸化処理により、絶縁膜ＩＬ１の厚みが増加する。
【００３５】
開口部ＯＰ１の底部で露出するエピタキシャル層ＥＰ上に熱酸化で形成された絶縁膜（酸化シリコン膜）と、熱酸化で厚みが増した絶縁膜ＩＬ１とは、ほぼ一体的な膜となるため、両者を合わせて、絶縁膜ＩＬ２と称することとする。このため、エピタキシャル層ＥＰの主面全体が絶縁膜ＩＬ２で覆われた状態になるとともに、ｐ型半導体領域ＰＲ上に位置する部分の絶縁膜ＩＬ２の厚みは、それ以外の部分の絶縁膜ＩＬ２の厚みよりも薄くなっている。この絶縁膜ＩＬ２は、酸化シリコン膜からなる。
【００３６】
次に、絶縁膜ＩＬ２に開口部ＯＰ２を形成する工程を行うが、この開口部ＯＰ２形成工程も、ドライエッチングを行う第１エッチングステップと、ウェットエッチングを行う第２エッチングステップとを有している。この第１エッチングステップと第２エッチングステップとに関しては、開口部ＯＰ２形成工程も、上記開口部ＯＰ１形成工程と考え方は同じである。以下、開口部ＯＰ２形成工程について具体的に説明する。
【００３７】
まず、図９に示されるように、絶縁膜ＩＬ２上に、マスク層（エッチングマスク層）として、レジストパターン（フォトレジストパターン）ＲＥ２をフォトリソグラフィ技術を用いて形成する。レジストパターンＲＥ２は、開口部ＯＰ２形成用のマスク層であり、開口部ＯＰ２を形成する予定領域に、従って後述のｎ型半導体領域ＮＲを形成する予定領域に、開口部を有している。
【００３８】
次に、図１０に示されるように、第１エッチングステップとして、レジストパターンＲＥ２をマスク（エッチングマスク）として用いて、絶縁膜ＩＬ２をドライエッチングする。なお、図１０は、第１エッチングステップを終了した段階が示されているが、理解を簡単にするために、第１エッチングステップを行う直前の絶縁膜ＩＬ２の表面の位置を、点線で示してある。
【００３９】
この第１エッチングステップでは、レジストパターンＲＥ２で覆われずに露出する部分の絶縁膜ＩＬ２が、ドライエッチングされ、それによって、絶縁膜ＩＬ２に開口部ＯＰ２が形成される。開口部ＯＰ２は、レジストパターンＲＥ２の開口部に整合して形成される。
【００４０】
但し、開口部ＯＰ２の底部でエピタキシャル層ＥＰが露出する前に、第１エッチングステップを終了する。すなわち、第１エッチングステップでの絶縁膜ＩＬ２のエッチング量（エッチング厚み）Ｅ３は、第１エッチングステップを行う直前の絶縁膜ＩＬ２の膜厚（初期膜厚）Ｔ３よりも小さい。すなわち、Ｅ３＜Ｔ３が成り立つ。このため、第１エッチングステップを終了した段階では、開口部ＯＰ２は、絶縁膜ＩＬ２を貫通しておらず、開口部ＯＰ２の底部では、エピタキシャル層ＥＰは露出せずに、絶縁膜ＩＬ２が層状に残存している。ここで、膜厚Ｔ３は、開口部ＯＰ２形成予定領域における、第１エッチングステップを行う直前の絶縁膜ＩＬ２の膜厚である。
【００４１】
次に、図１１に示されるように、第２エッチングステップとして、レジストパターンＲＥ２をマスク（エッチングマスク）として用いて、絶縁膜ＩＬ２をウェットエッチングする。なお、図１１は、第２エッチングステップを終了した段階が示されているが、理解を簡単にするために、第２エッチングステップを行う直前の絶縁膜ＩＬ２の表面の位置を、点線で示してある。
【００４２】
この第２エッチングステップでは、レジストパターンＲＥ２で覆われずに露出する部分の絶縁膜ＩＬ２がウェットエッチングされるため、開口部ＯＰ２の底面および側面で露出する絶縁膜ＩＬ２がエッチング液にさらされてエッチングされる。この第２エッチングステップは、開口部ＯＰ２の底部でエピタキシャル層ＥＰが露出した後に、終了する。このため、第２エッチングステップを終了した段階では、開口部ＯＰ２は、絶縁膜ＩＬ２を貫通しており、開口部ＯＰ２の底部では、エピタキシャル層ＥＰの表面（より特定的には、エピタキシャル層ＥＰに形成されたｐ型半導体領域ＰＲの表面）が露出している。このため、第１エッチングステップを終了した段階では、開口部ＯＰ２は、貫通孔の状態ではなく、凹部の状態であり、第２エッチングステップを終了した段階では、開口部ＯＰ２は、貫通孔の状態である。
【００４３】
従って、第２エッチングステップでの絶縁膜ＩＬ２のエッチング量（エッチング厚み）Ｅ４は、第２エッチングステップを行う直前における開口部ＯＰ２の底部での絶縁膜ＩＬ２の残存膜厚Ｔ４と同じになる（Ｅ４＝Ｔ４）。言い換えると、第１エッチングステップでの絶縁膜ＩＬ２のエッチング量（エッチング厚み）Ｅ３と、第２エッチングステップでの絶縁膜ＩＬ２のエッチング量（エッチング厚み）Ｅ４との合計が、第１エッチングステップを行う前の絶縁膜ＩＬ２の膜厚Ｔ３と同じになる（すなわちＥ３＋Ｅ４＝Ｔ３）。なお、残存膜厚Ｔ４は、第１エッチングステップを行う直前の絶縁膜ＩＬ２の膜厚Ｔ３と、第１エッチングステップでの絶縁膜ＩＬ２のエッチング量Ｅ３との差に対応しているため、Ｔ４＝Ｔ３−Ｅ３が成り立つ。
【００４４】
第２エッチングステップでは、絶縁膜ＩＬ２に比べてエピタキシャル層ＥＰがエッチングされにくいようなエッチング条件（エッチング液等）を採用する。これにより、第２エッチングステップにおいて、絶縁膜ＩＬ２が選択的にエッチングされるとともに、開口部ＯＰ２から露出されたエピタキシャル層ＥＰがエッチング（オーバーエッチング）されるのを抑制または防止することができる。
【００４５】
このように、第１エッチングステップと第２エッチングステップとを行うことにより、絶縁膜ＩＬ２を貫通する開口部ＯＰ２が形成される。第２エッチングステップを行った後、図１２に示されるように、レジストパターンＲＥ２を、アッシングなどにより除去する。
【００４６】
このようにして、絶縁膜ＩＬ２に開口部ＯＰ２を形成する工程が行われる。
【００４７】
次に、絶縁膜ＩＬ２の開口部ＯＰ２から露出されるエピタキシャル層ＥＰ（半導体基板ＳＵＢ）にｎ型不純物を導入してｎ型半導体領域ＮＲを形成する工程を行う。以下、具体的に説明する。
【００４８】
まず、図１３に示されるように、半導体基板ＳＵＢの主面全面上に、すなわち開口部ＯＰ２内を含む絶縁膜ＩＬ２上に、ｎ型不純物含有膜ＰＳを形成する。ｎ型不純物含有膜ＰＳは、リン（Ｐ）などのｎ型不純物を（高濃度に）含有する膜である。ｎ型不純物含有膜ＰＳとしては、例えば、リン（Ｐ）などのｎ型不純物をドープしたポリシリコン膜（ドープトポリシリコン膜）を用いることができる。ｎ型不純物含有膜ＰＳを形成すると、絶縁膜ＩＬ２の開口部ＯＰ２の底部で露出していたエピタキシャル層ＥＰ（ｐ型半導体領域ＰＲ）の表面に、ｎ型不純物含有膜ＰＳが接した状態になる。
【００４９】
次に、熱拡散処理を行って、絶縁膜ＩＬ２の開口部ＯＰ２から露出する部分のエピタキシャル層ＥＰ（ｐ型半導体領域ＰＲ）に対して、ｎ型不純物含有膜ＰＳからｎ型不純物を拡散させる。これにより、図１４に示されるように、エピタキシャル層ＥＰ内に、より特定的にはｐ型半導体領域ＰＲ内に、ｎ型不純物が導入されてｎ型半導体領域ＮＲが形成される。ｎ型半導体領域ＮＲは、ｐ型半導体領域ＰＲに内包されるように形成される。このため、ｎ型半導体領域ＮＲの底面（下面）および側面は、ｐ型半導体領域ＰＲに接している。ｎ型半導体領域ＮＲは、エミッタ（エミッタ領域）用のｎ型半導体領域である。ｎ型半導体領域ＮＲは、ｐ型半導体領域ＰＲに内包されるように、エピタキシャル層ＥＰの表面から所定の深さにわたって形成され、ｎ型半導体領域ＮＲの深さ（底面の深さ位置）は、ｐ型半導体領域ＰＲの深さ（底面の深さ位置）よりも浅い。
【００５０】
次に、図１５に示されるように、ｎ型不純物含有膜ＰＳを、ウェットエッチングなどを用いて除去する。
【００５１】
このようにして、ｎ型半導体領域ＮＲを形成する工程が行われる。
【００５２】
次に、図１６に示されるように、半導体基板ＳＵＢの主面全面上に、すなわち開口部ＯＰ２内を含む絶縁膜ＩＬ２上に、絶縁膜ＩＬ３を形成する。絶縁膜ＩＬ３は、例えば酸化シリコン膜からなり、ＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法などにより形成することができる。
【００５３】
ここで、絶縁膜ＩＬ２と絶縁膜ＩＬ３とを合わせたものを、絶縁膜ＩＬ４と称することとする。絶縁膜ＩＬ２の開口部ＯＰ２内においては、絶縁膜ＩＬ４は、絶縁膜ＩＬ３の単体膜により構成され、絶縁膜ＩＬ２の開口部ＯＰ２内以外においては、絶縁膜ＩＬ４は、絶縁膜ＩＬ２と絶縁膜ＩＬ２上の絶縁膜ＩＬ３との積層膜により構成される。このため、絶縁膜ＩＬ３の単体膜により構成される部分の絶縁膜ＩＬ４の厚みは、絶縁膜ＩＬ２と絶縁膜ＩＬ３との積層膜により構成される部分の絶縁膜ＩＬ４の厚みよりも、薄くなっている。
【００５４】
次に、コンタクトホール（開口部）ＣＴを形成する工程を行うが、このコンタクトホールＣＴ形成工程も、ドライエッチングを行う第１エッチングステップと、ウェットエッチングを行う第２エッチングステップとを有している。この第１エッチングステップと第２エッチングステップとに関しては、コンタクトホールＣＴ形成工程も、上記開口部ＯＰ１形成工程や上記開口部ＯＰ２形成工程と考え方は同じである。以下、コンタクトホールＣＴ形成工程について具体的に説明する。なお、コンタクトホールＣＴは、開口部とみなすことができる。
【００５５】
まず、図１７に示されるように、絶縁膜ＩＬ４上に、従って絶縁膜ＩＬ３上に、マスク層（エッチングマスク層）として、レジストパターン（フォトレジストパターン）ＲＥ３をフォトリソグラフィ技術を用いて形成する。レジストパターンＲＥ３は、コンタクトホールＣＴ形成用のマスク層であり、コンタクトホールＣＴを形成する予定領域に開口部を有している。
【００５６】
ここで、コンタクトホールＣＴは、複数形成され、ｎ型半導体領域ＮＲ上に形成されてｎ型半導体領域ＮＲを露出させるためのコンタクトホールＣＴと、ｐ型半導体領域ＰＲ上に形成されてｐ型半導体領域ＰＲを露出させるためのコンタクトホールＣＴとを有している。このため、ｎ型半導体領域ＮＲ上に形成されてｎ型半導体領域ＮＲを露出させるためのコンタクトホールＣＴを、符号ＣＴＥを付してエミッタ用コンタクトホール（エミッタ用開口部）ＣＴＥと称することとする。また、ｐ型半導体領域ＰＲ上に形成されてｐ型半導体領域ＰＲを露出させるためのコンタクトホールＣＴを、符号ＣＴＢを付してベース用コンタクトホール（ベース用開口部）ＣＴＢと称することとする。このため、レジストパターンＲＥ３は、エミッタ用コンタクトホールＣＴＥを形成する予定領域と、ベース用コンタクトホールＣＴＢを形成する予定領域とに、それぞれ開口部を有している。
【００５７】
エミッタ用コンタクトホールＣＴＥは、平面視において、ｎ型半導体領域ＮＲに内包される位置に形成され、それゆえ、エミッタ用コンタクトホールＣＴＥは、平面視において、開口部ＯＰ２に内包される位置に形成される。このため、エミッタ用コンタクトホールＣＴＥは、絶縁膜ＩＬ３の単体膜により構成される部分の絶縁膜ＩＬ４に形成される。すなわち、エミッタ用コンタクトホールＣＴＥは、絶縁膜ＩＬ３に形成される。ベース用コンタクトホールＣＴＢは、平面視において、ｎ型半導体領域ＮＲとは重ならず、かつ、ｐ型半導体領域ＰＲと重なる位置に形成される。このため、ベース用コンタクトホールＣＴＢは、絶縁膜ＩＬ２と絶縁膜ＩＬ３との積層膜により構成される部分の絶縁膜ＩＬ４に形成される。すなわち、ベース用コンタクトホールＣＴＢは、絶縁膜ＩＬ２と絶縁膜ＩＬ３との積層膜に形成される。
【００５８】
次に、図１８に示されるように、第１エッチングステップとして、レジストパターンＲＥ３をマスク（エッチングマスク）として用いて、絶縁膜ＩＬ４をドライエッチングする。なお、図１８は、第１エッチングステップを終了した段階が示されているが、理解を簡単にするために、第１エッチングステップを行う直前の絶縁膜ＩＬ３の表面の位置を、点線で示してある。
【００５９】
この第１エッチングステップでは、レジストパターンＲＥ３で覆われずに露出する部分の絶縁膜ＩＬ４が、ドライエッチングされ、それによって、絶縁膜ＩＬ４にコンタクトホールＣＴが形成される。コンタクトホールＣＴは、レジストパターンＲＥ３の開口部に整合して形成される。
【００６０】
但し、コンタクトホールＣＴの底部でエピタキシャル層ＥＰが露出する前に、第１エッチングステップを終了する。このため、第１エッチングステップを終了した段階では、コンタクトホールＣＴは、絶縁膜ＩＬ４を貫通しておらず、コンタクトホールＣＴの底部では、エピタキシャル層ＥＰは露出せずに、絶縁膜ＩＬ４が層状に残存している。すなわち、第１エッチングステップを終了した段階では、エミッタ用コンタクトホールＣＴＥの底部においても、また、ベース用コンタクトホールＣＴＢの底部においても、エピタキシャル層ＥＰは露出されない。
【００６１】
ここで、第１エッチングステップを行う直前における、エミッタ用コンタクトホールＣＴＥ形成予定領域の絶縁膜ＩＬ４の膜厚（初期膜厚）Ｔ５ｅは、第１エッチングステップを行う直前における、ベース用コンタクトホールＣＴＢ形成予定領域の絶縁膜ＩＬ４の膜厚（初期膜厚）Ｔ５ｂよりも、小さくなっている（Ｔ５ｅ＜Ｔ５ｂ）。このため、エミッタ用コンタクトホールＣＴＥ形成予定領域における、第１エッチングステップでの絶縁膜ＩＬ４のエッチング量（エッチング厚み）Ｅ５ｅは、上記膜厚Ｔ５ｅよりも小さく、かつ、ベース用コンタクトホールＣＴＢ形成予定領域における、第１エッチングステップでの絶縁膜ＩＬ４のエッチング量（エッチング厚み）Ｅ５ｂは、上記膜厚Ｔ５ｂよりも小さい。すなわち、Ｅ５ｅ＜Ｔ５ｅかつＥ５ｂ＜Ｔ５ｂが成り立つ。エッチング量Ｅ５ｅと、エッチング量Ｅ５ｂとは、ほぼ同じである（Ｅ５ｅ＝Ｅ５ｂ）。
【００６２】
次に、図１９に示されるように、第２エッチングステップとして、レジストパターンＲＥ３をマスク（エッチングマスク）として用いて、絶縁膜ＩＬ４をウェットエッチングする。なお、図１９は、第２エッチングステップを終了した段階が示されているが、理解を簡単にするために、第２エッチングステップを行う直前の絶縁膜ＩＬ３の表面の位置を、点線で示してある。
【００６３】
この第２エッチングステップでは、レジストパターンＲＥ３で覆われずに露出する部分の絶縁膜ＩＬ４がウェットエッチングされるため、コンタクトホールＣＴの底面および側面で露出する絶縁膜ＩＬ４がエッチング液にさらされてエッチングされる。この第２エッチングステップは、コンタクトホールＣＴの底部でエピタキシャル層ＥＰが露出した後に、終了する。
【００６４】
このため、第２エッチングステップを終了した段階では、コンタクトホールＣＴは、絶縁膜ＩＬ４を貫通しており、コンタクトホールＣＴの底部では、エピタキシャル層ＥＰの表面が露出している。すなわち、第２エッチングステップを終了した段階では、エミッタ用コンタクトホールＣＴＥは、ｎ型半導体領域ＮＲ上に形成された絶縁膜ＩＬ３を貫通しており、エミッタ用コンタクトホールＣＴＥの底部では、ｎ型半導体領域ＮＲの表面が露出されている。また、第２エッチングステップを終了した段階では、ベース用コンタクトホールＣＴＢは、ｐ型半導体領域ＰＲ上に形成された絶縁膜ＩＬ２と絶縁膜ＩＬ３との積層膜を貫通しており、ベース用コンタクトホールＣＴＢの底部では、ｐ型半導体領域ＰＲの表面が露出されている。このため、第１エッチングステップを終了した段階では、コンタクトホールＣＴ（ＣＴＢ，ＣＴＥ）は、貫通孔の状態ではなく、凹部の状態であり、第２エッチングステップを終了した段階では、コンタクトホールＣＴ（ＣＴＢ，ＣＴＥ）は、貫通孔の状態である。
【００６５】
エミッタ用コンタクトホールＣＴＥ形成予定領域における、第２エッチングステップでの絶縁膜ＩＬ４のエッチング量（エッチング厚み）Ｅ６ｅは、第２エッチングステップを行う直前におけるエミッタ用コンタクトホールＣＴＥの底部での絶縁膜ＩＬ４の残存膜厚Ｔ６ｅと同じになる（Ｅ６ｅ＝Ｔ６ｅ）。また、ベース用コンタクトホールＣＴＢ形成予定領域における、第２エッチングステップでの絶縁膜ＩＬ４のエッチング量（エッチング厚み）Ｅ６ｂは、第２エッチングステップを行う直前におけるベース用コンタクトホールＣＴＢの底部での絶縁膜ＩＬ４の残存膜厚Ｔ６ｂと同じになる（Ｅ６ｂ＝Ｔ６ｂ）。言い換えると、エミッタ用コンタクトホールＣＴＥ形成予定領域においては、第１エッチングステップでの絶縁膜ＩＬ４のエッチング量（エッチング厚み）Ｅ５ｅと、第２エッチングステップでの絶縁膜ＩＬ４のエッチング量（エッチング厚み）Ｅ６ｅとの合計が、第１エッチングステップを行う前の絶縁膜ＩＬ４の膜厚Ｔ５ｅと同じになる（すなわちＥ５ｅ＋Ｅ６ｅ＝Ｔ５ｅ）。また、ベース用コンタクトホールＣＴＢ形成予定領域においては、第１エッチングステップでの絶縁膜ＩＬ４のエッチング量（エッチング厚み）Ｅ５ｂと、第２エッチングステップでの絶縁膜ＩＬ４のエッチング量（エッチング厚み）Ｅ６ｂとの合計が、第１エッチングステップを行う前の絶縁膜ＩＬ４の膜厚Ｔ５ｂと同じになる（すなわちＥ５ｂ＋Ｅ６ｂ＝Ｔ５ｂ）。
【００６６】
第２エッチングステップでは、絶縁膜ＩＬ４に比べてエピタキシャル層ＥＰがエッチングされにくいようなエッチング条件（エッチング液等）を採用する。これにより、第２エッチングステップにおいて、絶縁膜ＩＬ４が選択的にエッチングされるとともに、コンタクトホールＣＴから露出されたエピタキシャル層ＥＰがエッチング（オーバーエッチング）されるのを、抑制または防止することができる。
【００６７】
このように、第１エッチングステップと第２エッチングステップとを行うことにより、絶縁膜ＩＬ４を貫通するコンタクトホールＣＴ（エミッタ用コンタクトホールＣＴＥおよびベース用コンタクトホールＣＴＢ）が形成される。第２エッチングステップを行った後、図２０に示されるように、レジストパターンＲＥ３を、アッシングなどにより除去する。
【００６８】
このようにして、コンタクトホールＣＴを形成する工程が行われる。
【００６９】
次に、図２１に示されるように、コンタクトホールＣＴ内を含む絶縁膜ＩＬ４上に、配線形成用の導電膜として、金属膜ＭＥを形成する。金属膜ＭＥは、例えばアルミニウム（Ａｌ）膜またはアルミニウム（Ａｌ）合金膜などからなる。アルミニウム合金膜を用いる場合は、主成分をアルミニウム（Ａｌ）とし、シリコン（Ｓｉ）などを添加した合金膜などを用いることができる。金属膜ＭＥとして、複数の金属膜の積層膜を用いることもできる。金属膜ＭＥは、絶縁膜ＩＬ４上に、コンタクトホールＣＴ内を埋めるように形成される。
【００７０】
次に、金属膜ＭＥ上に、フォトリソグラフィ技術を用いてレジストパターン（フォトレジストパターン）ＲＥ４を形成する。
【００７１】
次に、レジストパターンＲＥ４をマスク（エッチングマスク）として用いて、金属膜ＭＥをエッチング（好ましくはドライエッチング）することにより、金属膜ＭＥをパターニングする。パターニングされた金属膜ＭＥにより、配線Ｍ１が形成される。配線Ｍ１としては、エミッタ用配線Ｍ１Ｅとベース用配線Ｍ１Ｂとが形成される。その後、レジストパターンＲＥ４をアッシングなどにより除去し、図２２には、この段階が示されている。
【００７２】
エミッタ用配線Ｍ１Ｅは、平面視において、エミッタ用コンタクトホールＣＴＥを内包している。また、ベース用配線Ｍ１Ｂは、平面視において、ベース用コンタクトホールＣＴＢを内包している。このため、エミッタ用配線Ｍ１Ｅは、絶縁膜ＩＬ４上に形成されるとともに、エミッタ用コンタクトホールＣＴＥ内を埋め込む部分（ビア部）を、一体的に有している。また、ベース用配線Ｍ１Ｂは、絶縁膜ＩＬ４上に形成されるとともに、ベース用コンタクトホールＣＴＢ内を埋め込む部分（ビア部）を、一体的に有している。ここで、エミッタ用配線Ｍ１Ｅのうち、エミッタ用コンタクトホールＣＴＥ内を埋め込む部分を、エミッタ用配線Ｍ１Ｅのビア部と称し、また、ベース用配線Ｍ１Ｂのうち、ベース用コンタクトホールＣＴＢ内を埋め込む部分を、ベース用配線Ｍ１Ｂのビア部と称することとする。エミッタ用配線Ｍ１Ｅのビア部は、エミッタ用コンタクトホールＣＴＥの底部において、ｎ型半導体領域ＮＲと電気的に接続されている。また、ベース用配線Ｍ１Ｂのビア部は、ベース用コンタクトホールＣＴＢの底部において、ｐ型半導体領域ＰＲと電気的に接続されている。このため、エミッタ用配線Ｍ１Ｅは、ｎ型半導体領域ＮＲと電気的に接続され、ベース用配線Ｍ１Ｂは、ｐ型半導体領域ＰＲと電気的に接続されている。
【００７３】
また、本実施の形態では、配線Ｍ１とビア部（コンタクトホールＣＴを埋め込む部分）とを一体的に形成する場合について説明したが、他の形態として、配線Ｍ１とビア部（コンタクトホールＣＴを埋め込む部分）とを別工程で形成することもできる。その場合は、例えば次のような工程を行えばよい。
【００７４】
すなわち、上述のようにしてコンタクトホールＣＴを形成した後、絶縁膜ＩＬ４上に、コンタクトホールＣＴ内を埋めるように導電膜（金属膜）を形成してから、ＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法またはエッチバック法などを用いてコンタクトホールＣＴの外部の導電膜を除去し、コンタクトホールＣＴ内に導電膜を残す。これにより、コンタクトホールＣＴ内に埋め込まれた導電膜（金属膜）からなるビア部（導電性プラグ）が形成される。それから、ビア部が埋めこまれた絶縁膜ＩＬ４上に金属膜を形成してから、その金属膜をフォトリソグラフィ技術およびエッチング技術を用いてパターニングすることにより、配線を形成する。この場合、コンタクトホールＣＴ内に埋め込まれたビア部は、その上面が配線と接することで、その配線と電気的に接続される。この場合、配線とそれに接続されたビア部とを合わせたものが、上記配線Ｍ１に相当することになる。
【００７５】
いずれにしても、コンタクトホールＣＴには導電膜が埋め込まれて、その導電膜が、コンタクトホールＣＴから露出するエピタキシャル層ＥＰ（より特定的には、ｎ型半導体領域ＮＲまたはｐ型半導体領域ＰＲ）と電気的に接続される。このため、コンタクトホールＣＴ形成工程の後には、コンタクトホールＣＴ内に導電膜（より特定的には金属膜）を埋め込む工程が行われることになる。なお、ここで言う金属膜とは、金属伝導を示す導電膜を意味し、純金属膜や合金膜だけではなく、金属伝導を示す金属化合物膜も、金属膜とみなすことができる。
【００７６】
次に、図２３に示されるように、絶縁膜ＩＬ４上に、配線Ｍ１（エミッタ用配線Ｍ１Ｅおよびベース用配線Ｍ１Ｂ）を覆うように、パッシベーション膜として絶縁膜（保護膜）ＰＡを形成する。絶縁膜ＰＡは、例えばポリイミドを主要な成分とする有機絶縁膜などからなる。
【００７７】
次に、フォトリソグラフィ技術を用いて、絶縁膜ＰＡ上にレジストパターン（図示省略）を形成してから、このレジストパターンをエッチングマスクとして用いて、絶縁膜ＰＡをエッチング（例えばドライエッチング）することにより、絶縁膜ＰＡにエミッタ用開口部およびベース用開口部を形成する。なお、図２３に示される断面図には、絶縁膜ＰＡのエミッタ用開口部およびベース用開口部は示されていないが、後述の図２９に、絶縁膜ＰＡのエミッタ用開口部ＯＰＥおよびベース用開口部ＯＰＢが示されている。エミッタ用開口部およびベース用開口部は、絶縁膜ＰＡを貫通し、エミッタ用開口部から露出するエミッタ用配線Ｍ１Ｅにより、エミッタ用ボンディングパッドが形成され、ベース用開口部から露出するベース用配線Ｍ１Ｂにより、ベース用ボンディングパッドが形成される。後述の図２９に、エミッタ用ボンディングパッドＰＤＥおよびベース用ボンディングパッドＰＤＢが示されている。その後、不要になったレジストパターンを、アッシングなどにより、除去する。
【００７８】
次に、必要に応じて、半導体基板ＳＵＢの裏面（すなわち基板本体ＳＢの裏面）を研削するなどして、半導体基板ＳＵＢを薄くする。ここで、半導体基板ＳＵＢの裏面とは、エピタキシャル層ＥＰが形成されている側とは反対側の主面に対応している。
【００７９】
次に、図２４に示されるように、半導体基板ＳＵＢの裏面（基板本体ＳＢの裏面）に、裏面電極（コレクタ電極）ＢＥを形成する。裏面電極ＢＥは、半導体基板ＳＵＢの裏面全体に形成され、例えばスパッタリング法または蒸着法などを用いて形成することができる。裏面電極ＢＥは、金属膜などからなるが、複数の金属膜を積層した積層膜を用いることもできる。
【００８０】
その後、ダイシングなどにより、半導体基板ＳＵＢを個々のチップ領域に分割（切断）することで、半導体チップ（半導体装置）が取得される。このようにして、半導体装置が製造される。取得された半導体チップは、必要に応じてパッケージ化される。
【００８１】
半導体装置を構成する半導体基板ＳＵＢには、バイポーラトランジスタが形成されている。ｎ型半導体領域ＮＲが、バイポーラトランジスタのエミッタ領域として機能し、ｐ型半導体領域ＰＲが、バイポーラトランジスタのベース領域として機能する。ｎ型を維持している部分の半導体基板ＳＵＢが、バイポーラトランジスタのコレクタ領域として機能する。例えば、ｐ型半導体領域ＰＲと裏面電極ＢＥとの間に位置する部分のｎ型の半導体基板ＳＵＢが、コレクタ領域として機能する。エミッタ領域とベース領域との間に形成されるＰＮ接合面は、ｎ型半導体領域ＮＲとｐ型半導体領域ＰＲとの間に形成されるＰＮ接合面（すなわちｎ型半導体領域ＮＲの底面および側面）に対応している。ベース領域とコレクタ領域との間に形成されるＰＮ接合面は、ｐ型半導体領域ＰＲとｎ型を維持している部分の半導体基板ＳＵＢとの間に形成されるＰＮ接合面（すなわちｐ型半導体領域ＰＲの底面および側面）に対応している。
【００８２】
このため、半導体基板ＳＵＢにおいて、コレクタ領域（ｎ型を維持している部分の半導体基板ＳＵＢ）に内包されるように、ベース領域（ｐ型半導体領域ＰＲ）が形成され、そのベース領域に内包されるように、エミッタ領域（ｎ型半導体領域ＮＲ）が形成されている。言い換えると、半導体基板ＳＵＢにおいて、エミッタ領域（ｎ型半導体領域ＮＲ）を取り囲むようにベース領域（ｐ型半導体領域ＰＲ）が形成され、そのベース領域を取り囲むようにコレクタ領域（ｎ型を維持している部分の半導体基板ＳＵＢ）が形成され、そのコレクタ領域に接するようにコレクタ電極（裏面電極ＢＥ）が形成されている。
【００８３】
また、裏面電極ＢＥが、コレクタ電極として機能し、エミッタ用配線Ｍ１Ｅが、エミッタ電極として機能し、ベース用配線Ｍ１Ｂが、ベース電極として機能する。エミッタ用配線Ｍ１Ｅからｎ型半導体領域ＮＲにエミッタ電圧が供給され、ベース用配線Ｍ１Ｂからｐ型半導体領域ＰＲにベース電圧が供給され、裏面電極ＢＥから半導体基板ＳＵＢ（裏面電極ＢＥに隣接している部分のｎ型の半導体基板ＳＵＢ）にコレクタ電圧が供給される。
【００８４】
また、本実施の形態では、ＮＰＮ型のバイポーラトランジスタを有する半導体装置を製造する場合について説明したが、導電型を反対にして、ＰＮＰ型のバイポーラトランジスタを有する半導体装置を製造することもできる。
【００８５】
＜半導体装置の全体構造について＞
図２５〜図２９は、本実施の形態の半導体装置（半導体チップ）ＣＰの一例を示す平面図（全体平面図）であり、チップレイアウトの一例が示されている。
【００８６】
図２５には、ｐ型半導体領域ＰＲの形成領域が示されており、理解を簡単にするために、ｐ型半導体領域ＰＲが形成されている平面領域にハッチングを付してある。
【００８７】
図２５の場合は、平面視において、ｐ型半導体領域ＰＲは、半導体装置ＣＰを構成する半導体基板ＳＵＢにおいて、外周部付近を除き、半導体基板ＳＵＢのほぼ全体に形成されている。
【００８８】
図２６は、図２５に、ｎ型半導体領域ＮＲ形成領域を追加した図であり、理解を簡単にするために、ｐ型半導体領域ＰＲにはハッチングを付さずに、ｎ型半導体領域ＮＲ形成領域が形成されている平面領域にハッチングを付してある。
【００８９】
平面視において、ｎ型半導体領域ＮＲは、ｐ型半導体領域ＰＲに内包されるように形成されている。また、図２６の場合は、平面視において、ｎ型半導体領域ＮＲに内包される位置に、ｎ型半導体領域ＮＲが形成されずにｐ型半導体領域ＰＲが半導体基板ＳＵＢの表面で露出されている領域を複数設けており、そこにベース用コンタクトホールＣＴＢを配置している（図２６および図２７参照）。これにより、ｐ型半導体領域ＰＲ上に形成するベース用コンタクトホールＣＴＢの数を増やすことができる。
【００９０】
また、図２７は、図２６に、エミッタ用コンタクトホールＣＴＥおよびベース用コンタクトホールＣＴＢの形成位置を追加した図であり、ｐ型半導体領域ＰＲおよびｎ型半導体領域ＮＲには、ハッチングは付していない。また、エミッタ用コンタクトホールＣＴＥとベース用コンタクトホールＣＴＢとを区別しやすいように、ベース用コンタクトホールＣＴＢは、塗りつぶした黒の四角を用いて示してある。
【００９１】
平面視において、エミッタ用コンタクトホールＣＴＥは、ｎ型半導体領域ＮＲに重なる位置に複数配置され、ベース用コンタクトホールＣＴＢは、ｐ型半導体領域ＰＲに重なる位置に複数配置されている。
【００９２】
図２８は、エミッタ用配線Ｍ１Ｅとベース用配線Ｍ１Ｂとをハッチングを付して示したものであり、エミッタ用コンタクトホールＣＴＥおよびベース用コンタクトホールＣＴＢも一緒に示されており、また、ｐ型半導体領域ＰＲの外周位置も示されている。
【００９３】
図２７および図２８からも分かるように、平面視において、複数のエミッタ用コンタクトホールＣＴＥが、ｎ型半導体領域ＮＲとエミッタ用配線Ｍ１Ｅとの両方に重なる位置に配置され、また、複数のベース用コンタクトホールＣＴＢが、ｐ型半導体領域ＰＲとベース用配線Ｍ１Ｂとの両方に重なる位置に配置されている。エミッタ用配線Ｍ１Ｅとベース用配線Ｍ１Ｂとは、互いに分離されており、平面視において重なっていない。例えば、図２８の場合は、エミッタ用配線Ｍ１Ｅの延在部と、ベース用配線Ｍ１Ｂの延在部とが、交互に配置されている。
【００９４】
また、図２９は、半導体装置ＣＰの上面図であり、半導体装置ＣＰの最上層の絶縁膜ＰＡと、エミッタ用ボンディングパッドＰＤＥおよびベース用ボンディングパッドＰＤＢとが示されている。
【００９５】
半導体装置ＣＰの最上層は、上記絶縁膜ＰＡであるが、図２９に示されるように、絶縁膜ＰＡには、エミッタ用開口部ＯＰＥおよびベース用開口部ＯＰＢが形成されている。エミッタ用開口部ＯＰＥおよびベース用開口部ＯＰＢは、絶縁膜ＰＡを貫通し、エミッタ用開口部ＯＰＥから露出するエミッタ用配線Ｍ１Ｅにより、エミッタ用ボンディングパッドＰＤＥが形成され、ベース用開口部ＯＰＢから露出するベース用配線Ｍ１Ｂにより、ベース用ボンディングパッドＰＤＢが形成されている。なお、図２８と図２９との関係が理解しやすいように、図２８において、エミッタ用開口部ＯＰＥおよびベース用開口部ＯＰＢの位置を、点線で示してある。
【００９６】
また、図示はしないけれども、半導体装置ＣＰの裏面全体、すなわち半導体装置ＣＰを構成する半導体基板ＳＵＢの裏面全体には、上記裏面電極ＢＥが形成されている。エミッタ用ボンディングパッドＰＤＥと、ベース用ボンディングパッドＰＤＢと、裏面電極ＢＥとが、半導体装置ＣＰの外部端子（外部接続用端子）として機能することができる。
【００９７】
なお、図２５〜図２９は、本実施の形態の半導体装置ＣＰのチップレイアウトの一例であり、これに限定されず、種々変更可能である。
【００９８】
＜主要な特徴と効果について＞
本実施の形態の半導体装置の製造工程は、半導体基板ＳＵＢを準備する工程と、半導体基板ＳＵＢ上に絶縁膜ＩＬを形成する工程と、その絶縁膜ＩＬに開口部ＯＰを形成する工程と、を有している。ここで説明する開口部ＯＰおよびその開口部ＯＰが形成される絶縁膜ＩＬは、上記開口部ＯＰ１およびその開口部ＯＰ１が形成される上記絶縁膜ＩＬ１に対応し、また、上記開口部ＯＰ２およびその開口部ＯＰ２が形成される上記絶縁膜ＩＬ２に対応し、また、上記コンタクトホールＣＴおよびそのコンタクトホールＣＴが形成される上記絶縁膜ＩＬ４に対応している。このため、ここで説明する絶縁膜ＩＬに開口部ＯＰを形成する工程は、上記絶縁膜ＩＬ１に上記開口部ＯＰ１を形成する工程（図３〜図６の工程）に対応し、また、上記絶縁膜ＩＬ２に上記開口部ＯＰ２を形成する工程（図９〜図１２の工程）にも対応し、また、上記絶縁膜ＩＬ４に上記コンタクトホールＣＴを形成する工程（図１７〜図２０）にも対応している。つまり、ここで説明する絶縁膜ＩＬに開口部ＯＰを形成する工程に関する技術思想は、上記絶縁膜ＩＬ１に上記開口部ＯＰ１を形成する工程（図３〜図６の工程）と、上記絶縁膜ＩＬ２に上記開口部ＯＰ２を形成する工程（図９〜図１２の工程）と、上記絶縁膜ＩＬ４に上記コンタクトホールＣＴを形成する工程（図１７〜図２０）とに、共通して適用できる技術思想である。
【００９９】
絶縁膜ＩＬに開口部ＯＰを形成する工程は、絶縁膜ＩＬ上に、開口部ＯＰ形成用のマスク層を形成する工程と、その後、絶縁膜ＩＬをドライエッチングする第１エッチングステップと、その後、絶縁膜ＩＬをウェットエッチングする第２エッチングステップと、その後、マスク層を除去する工程と、を含んでいる。なお、開口部ＯＰが上記開口部ＯＰ１に対応する場合は、開口部ＯＰ形成用のマスク層は、上記レジストパターンＲＥ１に対応し、開口部ＯＰが上記開口部ＯＰ２に対応する場合は、開口部ＯＰ形成用のマスク層は、上記レジストパターンＲＥ２に対応し、開口部ＯＰが上記コンタクトホールＣＴに対応する場合は、開口部ＯＰ形成用のマスク層は、上記レジストパターンＲＥ３に対応している。
【０１００】
本実施の形態の主要な特徴のうちの一つは、第１エッチングステップ（ドライエッチング工程）は、開口部ＯＰの底部で半導体基板ＳＵＢ（半導体基板ＳＵＢのエピタキシャル層ＥＰ）が露出する前に終了し、第２エッチングステップ（ウェットエッチング工程）は、開口部ＯＰの底部で半導体基板ＳＵＢ（半導体基板ＳＵＢのエピタキシャル層ＥＰ）が露出した後に終了することである。これにより、開口部ＯＰ形成時の半導体基板ＳＵＢのダメージを抑制または防止することができるとともに、開口部ＯＰの寸法または形状が設計値からずれてしまうのを抑制または防止することができる。従って、半導体装置の信頼性や性能を向上させることができる。以下、具体的に説明する。
【０１０１】
半導体装置を製造する際には、半導体基板上に形成した絶縁膜に、その絶縁膜を貫通して半導体基板を露出する開口部を形成する場合がある。その場合、開口部をドライエッチングのみによって形成して開口部の底部で半導体基板を露出させると、露出した半導体基板がドライエッチングによってダメージを受けてしまう。半導体基板がドライエッチングによるダメージを受けてしまうと、半導体基板のダメージを受けた部分に結晶欠陥が生じるなどして、半導体基板に形成した半導体素子の性能や信頼性の低下を招く虞がある。このため、半導体装置の性能や信頼性をできるだけ向上させるためには、半導体基板に開口部を形成するに際して、半導体基板がドライエッチングによるダメージを受けないようにすることが望ましい。
【０１０２】
また、絶縁膜を貫通する開口部をウェットエッチングのみにより形成することも考えられる。しかしながら、その場合、ウェットエッチングは、等方性のエッチングであるため、開口部の側面側もエッチングされてしまい、形成された開口部の平面寸法（面積）が、エッチングマスクとして用いたレジストパターンの開口部よりも、かなり大きくなってしまう。また、形成された開口部の平面寸法（面積）や形状は、ばらつきやすい。このため、絶縁膜を貫通する開口部をウェットエッチングのみにより形成すると、形成した開口部の平面寸法または形状が設計値からずれてしまう虞がある。これは、半導体装置の信頼性の低下につながる虞がある。また、半導体装置の製造歩留まりの低下につながる虞がある。また、ウェットエッチングは、ドライエッチングに比べて、エッチング速度が低い。ウェットエッチングのエッチング速度を高くしようとすると、エッチング液を高濃度にする必要があるが、エッチング液を高濃度にしてしまうと、ウェットエッチングのエッチング速度が変動しやすくなり、エッチングの制御性が低下してしまう。このため、ウェットエッチングのエッチング速度を高くすることは、難しい。従って、絶縁膜を貫通する開口部をウェットエッチングのみにより形成すると、開口部を形成するのに要するエッチング時間が長くなってしまう。これは、半導体装置の製造時間が長くなることにつながり、また、スループットの低下にもつながってしまう。
【０１０３】
それに対して、本実施の形態では、開口部ＯＰ形成用のマスク層を形成した後、まずドライエッチング（第１エッチングステップ）を行ってから、ウェットエッチング（第２エッチングステップ）を行うことで、絶縁膜ＩＬに開口部ＯＰを形成する。この際、ドライエッチング工程（第１エッチングステップ）は、開口部ＯＰの底部で半導体基板ＳＵＢ（ここでは半導体基板ＳＵＢのエピタキシャル層ＥＰ）が露出する前に終了し、ウェットエッチング工程（第２エッチングステップ）は、開口部ＯＰの底部で半導体基板ＳＵＢ（ここでは半導体基板ＳＵＢのエピタキシャル層ＥＰ）が露出した後に終了させる。すなわち、ドライエッチング工程とその後のウェットエッチング工程とにより開口部ＯＰを形成するとともに、ドライエッチング工程（第１エッチングステップ）では、半導体基板ＳＵＢは露出させずに、ウェットエッチング工程（第２エッチングステップ）で、半導体基板ＳＵＢが露出するようにしている。つまり、ウェットエッチング工程（第２エッチングステップ）は、開口部ＯＰの底部に絶縁膜ＩＬが層状に残存し、開口部ＯＰの底部で半導体基板ＳＵＢが露出していない状態で開始し、開口部ＯＰの底部で半導体基板ＳＵＢが露出してから終了する。言い換えると、ウェットエッチング工程（第２エッチングステップ）中に、開口部ＯＰの底部で半導体基板ＳＵＢが露出するようにしている。
【０１０４】
これにより、開口部ＯＰ形成工程において、ドライエッチングを行っている間は、開口部ＯＰの底部で半導体基板ＳＵＢは露出しないため、ドライエッチングによって半導体基板ＳＵＢがダメージを受けずに済む。このため、開口部ＯＰ形成時に半導体基板ＳＵＢがドライエッチングによるダメージを受けてしまうのを防止することができる。
【０１０５】
また、開口部ＯＰ形成工程において、ウェットエッチングを行っている際に、開口部ＯＰの底部で半導体基板ＳＵＢが露出することになる。このため、開口部ＯＰの底部で露出した半導体基板ＳＵＢ（ここでは半導体基板ＳＵＢのエピタキシャル層ＥＰ）の表面が、エッチング液にさらされることになる。しかしながら、ウェットエッチングでは、エッチング液による化学的反応によりエッチングが進行し、物理的な衝撃は与えずに済む。また、ドライエッチングに比べて、ウェットエッチングの方が、半導体基板ＳＵＢに対する絶縁膜ＩＬのエッチング選択比を大きくしやすいため、半導体基板ＳＵＢのエッチングを抑制または防止しながら、絶縁膜ＩＬを選択的にエッチングするには、ドライエッチングよりもウェットエッチングの方が、有利である。このため、ウェットエッチングは、半導体基板ＳＵＢへのダメージを防ぎながら、絶縁膜ＩＬを選択的に除去することができる手法である。このため、開口部ＯＰの底部で半導体基板ＳＵＢの表面が露出した状態でウェットエッチングが行われても、露出する半導体基板ＳＵＢには、物理的な衝撃は加わらず、また、露出する半導体基板ＳＵＢがエッチングされてしまうのを抑制または防止することができる。従って、ドライエッチング工程（第１エッチングステップ）ではなく、ウェットエッチング工程（第２エッチングステップ）で半導体基板ＳＵＢを露出させることにより、開口部ＯＰ形成時の半導体基板ＳＵＢのダメージを抑制または防止することができる。
【０１０６】
すなわち、開口部ＯＰ形成工程において、本実施の形態とは異なり、ドライエッチングを行っている際に、開口部ＯＰの底部で半導体基板ＳＵＢを露出させてしまうと、露出した半導体基板ＳＵＢに対して、ドライエッチングに伴う物理的衝撃が加わってしまい、半導体基板ＳＵＢがダメージを受けてしまう。例えば、半導体基板のダメージを受けた部分に結晶欠陥が生じてしまう。これは、半導体装置の性能や信頼性の低下を招く虞がある。それに対して、本実施の形態では、ドライエッチング工程（第１エッチングステップ）ではなく、ウェットエッチング工程（第２エッチングステップ）で半導体基板ＳＵＢを露出させることにより、露出した半導体基板ＳＵＢに対して、ドライエッチングに伴う物理的衝撃が加わらずに済むため、開口部ＯＰ形成時の半導体基板ＳＵＢのダメージを抑制または防止することができる。従って、半導体装置の性能を向上させることができる。また、半導体装置の信頼性を向上させることができる。
【０１０７】
また、本実施の形態とは異なり、ドライエッチング工程（第１エッチングステップ）を行うことなく、ウェットエッチング工程（第２エッチングステップ）のみによって、開口部ＯＰを形成する場合を仮定する。この場合、上述したように、ウェットエッチング工程のみによって形成した開口部の平面寸法または形状は、設計値からずれやすく、半導体装置の信頼性の低下につながる虞がある。また、ウェットエッチング工程のみによって開口部ＯＰを形成すると、開口部を形成するのに要するエッチング時間が長くなり、半導体装置の製造時間の増大や、スループットの低下を招いてしまう。
【０１０８】
それに対して、本実施の形態では、先にドライエッチング工程（第１エッチングステップ）を行った後で、ウェットエッチング工程（第２エッチングステップ）を行うことにより、絶縁膜ＩＬに開口部ＯＰを形成している。このため、本実施の形態では、ウェットエッチング工程のみによって絶縁膜ＩＬに開口部ＯＰを形成する場合に比べて、ウェットエッチング工程でエッチングされる絶縁膜ＩＬの厚みを、薄くすることができる。すなわち、開口部ＯＰ形成予定領域において、絶縁膜ＩＬの初期膜厚が大きかったとしても、先にドライエッチング工程（第１エッチングステップ）を行うことで、絶縁膜ＩＬの厚みをある程度薄くすることができ、ドライエッチング工程での絶縁膜ＩＬの残存膜厚の分だけ、ウェットエッチング工程（第２エッチングステップ）で絶縁膜ＩＬをウェットエッチングすればよい。本実施の形態では、先にドライエッチング工程を行ったことにより、その後のウェットエッチング工程でエッチングされる絶縁膜ＩＬの厚みを薄くすることができるため、ウェットエッチング工程で絶縁膜ＩＬが等方的にエッチングされても、そのエッチング量は大きくならずに済み、形成した開口部ＯＰの平面寸法または形状が設計値からずれてしまうのを抑制または防止しやすくなる。これにより、半導体装置の信頼性を向上させることができる。また、半導体装置の製造歩留まりを向上させることができる。
【０１０９】
また、形成した開口部ＯＰの平面寸法または形状が設計値からずれてしまうのを抑制または防止するためには、第１エッチングステップ（ドライエッチング工程）は、異方性のドライエッチングが好ましく、この観点で、反応性イオンエッチングを好適に用いることができる。
【０１１０】
また、本実施の形態では、形成した開口部ＯＰの平面寸法または形状が設計値からずれてしまうのを抑制または防止できるが、これは、開口部ＯＰの平面寸法や形状を、ほぼ設計値通りに形成できることに対応している。このため、設計マージンを小さくすることが可能になるため、半導体装置の小型化（小面積化）に有利である。また、微細な開口部ＯＰを形成することも可能になるため、微細なパターンへも対応でき、素子の微細化などにも有利である。
【０１１１】
また、本実施の形態では、先にドライエッチング工程を行ったことにより、その後のウェットエッチング工程でエッチングされる絶縁膜ＩＬの厚みを薄くすることができるため、ウェットエッチングに要する時間を短くすることができる。また、ドライエッチングは、ウェットエッチングに比べて、エッチング速度が高い。このため、本実施の形態では、ウェットエッチング工程のみによって開口部ＯＰを形成する場合に比べて、開口部を形成するのに要する時間を短くすることができる。従って、半導体装置の製造時間を短くすることができ、また、スループットを向上させることができる。
【０１１２】
また、本実施の形態とは異なり、ドライエッチング工程（第１エッチングステップ）を、開口部ＯＰの底部で半導体基板ＳＵＢが露出するまで行い、その後に、ウェットエッチング工程（第２エッチングステップ）を行う場合を仮定する。この場合、開口部ＯＰの底部で半導体基板ＳＵＢの表面が露出した状態でもドライエッチングが行われることになるため、そのドライエッチング工程において、開口部ＯＰの底部で露出した半導体基板が、ドライエッチングによるダメージを受けてしまう。その後に、ウェットエッチング工程を行っても、ドライエッチングで受けたダメージを完全に回復させることは難しい。このため、ドライエッチングで受けたダメージに起因して、半導体装置の性能や信頼性が低下する虞がある。
【０１１３】
それに対して、本実施の形態では、半導体基板がドライエッチングによるダメージを受けてしまうと、そのダメージに起因した不具合が生じる虞があることを考慮して、半導体基板がドライエッチングによるダメージ自体を受けないように、開口部ＯＰの底部で半導体基板ＳＵＢが露出する前に、ドライエッチング工程（第１エッチングステップ）を、終了させている。すなわち、ドライエッチング工程（第１エッチングステップ）を終了するタイミングが重要であり、開口部ＯＰの底部で半導体基板ＳＵＢが露出した後ではなく、開口部ＯＰの底部で半導体基板ＳＵＢが露出する前に、ドライエッチング工程（第１エッチングステップ）を終了させるのである。つまり、開口部ＯＰの底部で半導体基板ＳＵＢが露出した状態では、ドライエッチングを行わないようにしているのである。これにより、開口部ＯＰの底部で露出した半導体基板が、ドライエッチングによるダメージを受けるのを防止することができ、それによって、半導体装置の性能や信頼性を向上させることができる。
【０１１４】
このように、本実施の形態では、ドライエッチング工程（第１エッチングステップ）と、その後のウェットエッチング工程（第２エッチングステップ）とにより、絶縁膜ＩＬに開口部ＯＰを形成するとともに、ドライエッチング工程は、開口部ＯＰの底部で半導体基板ＳＵＢが露出する前に終了させ、ウェットエッチング工程は、開口部ＯＰの底部で半導体基板ＳＵＢが露出した後に終了させる。これにより、開口部ＯＰ形成時に半導体基板ＳＵＢがダメージを受けるのを抑制または防止することができるとともに、開口部ＯＰの寸法または形状が設計値からずれてしまうのを抑制または防止することができる。このため、半導体装置の信頼性を向上させることができる。また、半導体装置の性能を向上させることができる。
【０１１５】
次に、本実施の形態の他の特徴について、説明する。
【０１１６】
上述のように、本実施の形態では、先にドライエッチング工程を行ったことにより、その後のウェットエッチング工程でエッチングされる絶縁膜ＩＬの厚みを薄くすることができるため、ウェットエッチング工程での絶縁膜ＩＬのエッチング量を小さくでき、形成した開口部ＯＰの平面寸法または形状が設計値からずれてしまうのを抑制または防止することができる。しかしながら、ドライエッチング工程における絶縁膜ＩＬのエッチング量が小さいと、その分、ウェットエッチング工程での絶縁膜ＩＬのエッチング量が大きくなるため、開口部ＯＰの平面寸法または形状が設計値からずれてしまうのを抑制または防止できる効果は、薄れてしまう。このため、ウェットエッチング工程での絶縁膜ＩＬのエッチング量が小さくなるように、ドライエッチング工程における絶縁膜ＩＬのエッチング量は、ある程度大きくすることが望ましい。
【０１１７】
このため、本実施の形態では、絶縁膜ＩＬに開口部ＯＰを形成する工程において、第１エッチングステップ（ドライエッチング工程）における絶縁膜ＩＬのエッチング量（エッチング厚み）は、第２エッチングステップ（ウェットエッチング工程）における絶縁膜ＩＬのエッチング量（エッチング厚み）以上であることが好ましい。これにより、ウェットエッチング工程での絶縁膜ＩＬのエッチング量を抑制することができるため、開口部ＯＰの平面寸法または形状が設計値からずれてしまうのを、より的確に抑制または防止することができるようになる。このため、半導体装置の信頼性を、より的確に向上させることができる。また、半導体装置の製造歩留まりを、より的確に向上させることができる。また、ウェットエッチング工程での絶縁膜ＩＬのエッチング量を抑制することができることで、開口部ＯＰ形成工程に要する時間も、より的確に抑制することができるようになる。なお、絶縁膜ＩＬのエッチング量（エッチング厚み）は、半導体基板ＳＵＢの主面に略垂直な方向における、絶縁膜ＩＬのエッチング量（エッチング厚み）に対応している。
【０１１８】
上記開口部ＯＰ１形成工程の場合について具体的に説明すれば、次のようになる。すなわち、第１エッチングステップでの絶縁膜ＩＬ１の上記エッチング量（エッチング厚み）Ｅ１は、第２エッチングステップでの絶縁膜ＩＬ１の上記エッチング量（エッチング厚み）Ｅ２以上であることが好ましい（すなわちＥ１≧Ｅ２）。これにより、開口部ＯＰ１の平面寸法または形状が設計値からずれてしまうのを、より的確に抑制または防止することができ、また、開口部ＯＰ１形成工程に要する時間を、より的確に抑制することができる。
【０１１９】
また、上記開口部ＯＰ２形成工程の場合について具体的に説明すれば、次のようになる。すなわち、第１エッチングステップでの絶縁膜ＩＬ２の上記エッチング量（エッチング厚み）Ｅ３は、第２エッチングステップでの絶縁膜ＩＬ２の上記エッチング量（エッチング厚み）Ｅ４以上であることが好ましい（すなわちＥ３≧Ｅ４）。これにより、開口部ＯＰ２の平面寸法または形状が設計値からずれてしまうのを、より的確に抑制または防止することができ、また、開口部ＯＰ２形成工程に要する時間を、より的確に抑制することができる。
【０１２０】
また、上記コンタクトホールＣＴ（ＣＴＢ，ＣＴＥ）形成工程の場合について具体的に説明すれば、次のようになる。すなわち、エミッタ用コンタクトホールＣＴＥ形成予定領域において、第１エッチングステップでの絶縁膜ＩＬ４の上記エッチング量（エッチング厚み）Ｅ５ｅは、第２エッチングステップでの絶縁膜ＩＬ４の上記エッチング量（エッチング厚み）Ｅ６ｅ以上であることが好ましい（すなわちＥ５ｅ≧Ｅ６ｅ）。これにより、エミッタ用コンタクトホールＣＴＥの平面寸法または形状が設計値からずれてしまうのを、より的確に抑制または防止することができ、また、コンタクトホールＣＴ（ＣＴＥ，ＣＴＢ）形成工程に要する時間を、より的確に抑制することができる。
【０１２１】
なお、上述のように、第１エッチングステップを行う直前における、エミッタ用コンタクトホールＣＴＥ形成予定領域の絶縁膜ＩＬ４の膜厚Ｔ５ｅは、第１エッチングステップを行う直前における、ベース用コンタクトホールＣＴＢ形成予定領域の絶縁膜ＩＬ４の膜厚Ｔ５ｂよりも小さくなっている（Ｔ５ｅ＜Ｔ５ｂ）。この場合、第１エッチングステップにおける絶縁膜ＩＬ４のエッチング量（エッチング厚み）を、第２エッチングステップにおける絶縁膜ＩＬ４のエッチング量（エッチング厚み）以上とすることは、第１エッチングステップを行う直前での絶縁膜ＩＬ４の膜厚が相対的に小さなエミッタ用コンタクトホールＣＴＥ形成予定領域に適用させる。これにより、第１エッチングステップを行った段階で、エミッタ用コンタクトホールＣＴＥの底部に適切な厚みの絶縁膜ＩＬ４を残存させることができるとともに、ベース用コンタクトホールＣＴＢの底部でも、半導体基板ＳＵＢを露出させずにすみ、絶縁膜ＩＬ４を残存させることができる。なお、Ｔ５ｅ＜Ｔ５ｂが成り立つ場合には、第２エッチングステップを行う直前におけるベース用コンタクトホールＣＴＢの底部での絶縁膜ＩＬ４の残存膜厚Ｔ６ｂは、第２エッチングステップを行う直前におけるエミッタ用コンタクトホールＣＴＥの底部での絶縁膜ＩＬ４の残存膜厚Ｔ６ｅよりも大きくなる（Ｔ６ｂ＞Ｔ６ｅ）。従って、Ｅ５ｅ≧Ｅ６ｅが成り立つ場合においては、Ｅ５ｂ≧Ｅ６ｂが成り立っている場合と、Ｅ５ｂ≧Ｅ６ｂが成り立っていない場合とがあり得る。
【０１２２】
また、本実施の形態では、開口部ＯＰの底部で半導体基板ＳＵＢが露出する前に第１エッチングステップ（ドライエッチング工程）を終了することで、半導体基板ＳＵＢがドライエッチングによるダメージを受けるのを防いでいる。しかしながら、第１エッチングステップ（ドライエッチング工程）を終了した時点で開口部ＯＰの底部に残存する絶縁膜ＩＬの膜厚を薄くし過ぎると、ドライエッチングのエッチング量が意図しない要因により変動してしまった場合に、第１エッチングステップ（ドライエッチング工程）中に開口部ＯＰの底部で半導体基板ＳＵＢが露出してしまう可能性が生じてしまう。第１エッチングステップ中に半導体基板ＳＵＢが露出してしまうと、半導体基板ＳＵＢがドライエッチングによるダメージを受けてしまう。このため、ドライエッチングのエッチング量が意図しない要因により変動してしまった場合でも、第１エッチングステップ（ドライエッチング工程）を終了した時点で開口部ＯＰの底部に絶縁膜ＩＬが確実に残存し、半導体基板ＳＵＢが露出しないようにすることが望ましい。
【０１２３】
このため、本実施の形態では、第１エッチングステップ（ドライエッチング工程）を終了した段階で開口部ＯＰの底部に残存する絶縁膜ＩＬの厚さは、第１エッチングステップ（ドライエッチング工程）を行う前の段階での開口部ＯＰを形成する予定領域における絶縁膜ＩＬの厚さの１／１０以上であることが好ましい。これにより、第１エッチングステップのエッチング量が意図しない要因により多少変動してしまった場合でも、第１エッチングステップを終了した時点で開口部ＯＰの底部に絶縁膜ＩＬをより確実に残存させ、半導体基板ＳＵＢが露出しないようにすることができる。このため、ドライエッチングのエッチング量が意図しない要因により多少変動してしまった場合でも、開口部ＯＰの底部で半導体基板ＳＵＢがドライエッチングによるダメージを受けるのを、より的確に防止することができる。このため、半導体装置の信頼性や性能を、より的確に向上させることができる。また、ドライエッチングのエッチング量が意図しない要因により多少変動することを許容できるため、製造工程の管理が容易になる。
【０１２４】
上記開口部ＯＰ１形成工程の場合について具体的に説明すれば、次のようになる。すなわち、第２エッチングステップを行う直前（従って第１エッチングステップを行った後）における開口部ＯＰ１の底部での絶縁膜ＩＬ１の上記残存膜厚Ｔ２は、第１エッチングステップを行う前の段階での絶縁膜ＩＬ１の上記膜厚Ｔ１の１／１０以上であることが好ましい（Ｔ２≧Ｔ１×１／１０）。これにより、第１エッチングステップ（ドライエッチング工程）のエッチング量が意図しない要因により多少変動してしまった場合でも、開口部ＯＰ１の底部で半導体基板ＳＵＢが露出するのをより的確に防止し、半導体基板ＳＵＢがドライエッチングによるダメージを受けるのを、より的確に防止することができる。
【０１２５】
上記開口部ＯＰ２形成工程の場合について具体的に説明すれば、次のようになる。すなわち、第２エッチングステップを行う直前（従って第１エッチングステップを行った後）における開口部ＯＰ２の底部での絶縁膜ＩＬ２の上記残存膜厚Ｔ４は、第１エッチングステップを行う前の段階での絶縁膜ＩＬ２の上記膜厚Ｔ３の１／１０以上であることが好ましい（Ｔ４≧Ｔ３×１／１０）。これにより、第１エッチングステップ（ドライエッチング工程）のエッチング量が意図しない要因により多少変動してしまった場合でも、開口部ＯＰ２の底部で半導体基板ＳＵＢが露出するのをより的確に防止し、半導体基板ＳＵＢがドライエッチングによるダメージを受けるのを、より的確に防止することができる。
【０１２６】
また、上記コンタクトホールＣＴ（ＣＴＢ，ＣＴＥ）形成工程の場合について具体的に説明すれば、次のようになる。すなわち、第２エッチングステップを行う直前（従って第１エッチングステップを行った後）におけるエミッタ用コンタクトホールＣＴＥの底部での絶縁膜ＩＬ４の上記残存膜厚Ｔ６ｅは、第１エッチングステップを行う前の段階での絶縁膜ＩＬ４の上記膜厚Ｔ５ｅの１／１０以上であることが好ましい（Ｔ６ｅ≧Ｔ５ｅ×１／１０）。これにより、第１エッチングステップ（ドライエッチング工程）のエッチング量が意図しない要因により多少変動してしまった場合でも、エミッタ用コンタクトホールＣＴＥの底部で半導体基板ＳＵＢが露出するのをより的確に防止し、半導体基板ＳＵＢがドライエッチングによるダメージを受けるのを、より的確に防止することができる。
【０１２７】
なお、ベース用コンタクトホールＣＴＢに関しても同様であり、第２エッチングステップを行う直前（従って第１エッチングステップを行った後）におけるベース用コンタクトホールＣＴＢの底部での絶縁膜ＩＬ４の上記残存膜厚Ｔ６ｂは、第１エッチングステップを行う前の段階での絶縁膜ＩＬ４の上記膜厚Ｔ５ｂの１／１０以上であることが好ましい（Ｔ６ｂ≧Ｔ５ｂ×１／１０）。但し、上述のようにＴ５ｅ＜Ｔ５ｂが成り立っている場合には、Ｔ６ｅ≧Ｔ５ｅ×１／１０が成り立つように第１エッチングステップ（ドライエッチング工程）のエッチング量を設定すれば、必然的にＴ６ｂ≧Ｔ５ｂ×１／１０も成り立つことになる。
【０１２８】
また、本実施の形態では、上述のように、開口部ＯＰを形成する工程おいて、先に第１エッチングステップ（ドライエッチング工程）を行った後に、第２エッチングステップ（ウェットエッチング工程）を行う。この際、第１エッチングステップの後で、かつ、第２エッチングステップの前に、酸素を含むガスのプラズマ処理を行うことが好ましい。以下では、第１エッチングステップの後で、かつ、第２エッチングステップの前に行われる、このプラズマ処理を、プラズマ処理ステップと称することとする。
【０１２９】
第１エッチングステップと第２エッチングステップとの間に行われるこのプラズマ処理ステップは、酸素を含むガスのプラズマ処理であり、開口部ＯＰの内面（底面および側面）の親水性を向上させるために行われる。
【０１３０】
すなわち、ドライエッチングが行われる第１エッチングステップでは、開口部ＯＰの内面上に、ポリマなどの堆積物が堆積して、開口部ＯＰの内面の親水性が低下する虞がある。ウェットエッチングが行われる第２エッチングステップでは、エッチング液による化学反応により絶縁膜ＩＬのエッチングが進行するが、開口部ＯＰの内面の親水性が低いと、すなわち開口部ＯＰの内面におけるエッチング液の濡れ性が低いと、ウェットエッチングが上手く行われずに、ウェットエッチング状態がばらついてしまう虞がある。このため、ウェットエッチングを行う際には、予め開口部ＯＰの内面の親水性を向上させておくことが望ましい。
【０１３１】
このため、本実施の形態では、開口部ＯＰを形成する工程おいて、第１エッチングステップ（ドライエッチング工程）の後で、かつ、第２エッチングステップ（ウェットエッチング工程）の前に、酸素を含むガスのプラズマ処理（プラズマ処理ステップ）を行うことが好ましい。このプラズマ処理ステップにより、第１エッチングステップで開口部ＯＰの内面上に堆積した堆積物（ポリマなど）を除去することができるため、開口部ＯＰの内面の親水性を向上させることができる。これにより、開口部ＯＰの内面の親水性を向上させた状態で、第２エッチングステップ（ウェットエッチング工程）を行うことができるため、第２エッチングステップにおいて、開口部ＯＰの内面におけるエッチング液の濡れ性を向上させることができる。このため、第２エッチングステップ（ウェットエッチング工程）を、より的確に行うことができ、ウェットエッチング状態がばらついてしまうのを、より的確に防止することができる。
【０１３２】
このため、上記開口部ＯＰ１形成工程、上記開口部ＯＰ２形成工程、および上記コンタクトホールＣＴ形成工程のうちのいずれか１つ以上において、第１エッチングステップ（ドライエッチング工程）の後で、かつ、第２エッチングステップ（ウェットエッチング工程）の前に、酸素を含むガスのプラズマ処理（プラズマ処理ステップ）を行うことが好ましい。また、上記開口部ＯＰ１形成工程、上記開口部ＯＰ２形成工程、および上記コンタクトホールＣＴ形成工程の全てにおいて、第１エッチングステップ（ドライエッチング工程）の後で、かつ、第２エッチングステップ（ウェットエッチング工程）の前に、酸素を含むガスのプラズマ処理（プラズマ処理ステップ）を行えば、最も好ましい。
【０１３３】
なお、このプラズマ処理ステップは、酸素を含むガスのプラズマ処理であるが、例えば、酸素ガスを用いた酸素プラズマ処理を好適に用いることができる。ドライエッチングによる堆積物を除去するには、酸素プラズマが有効である。また、このプラズマ処理ステップに用いるガスとして、主成分を酸素ガスとし、更に、フッ素ガス、フッ素を含有する化合物ガス、窒素ガス、あるいは水蒸気ガスなどを添加したガスを用いる場合もあり得る。
【０１３４】
但し、プラズマ処理ステップを行っても、開口部ＯＰの底部で半導体基板ＳＵＢは露出されないようにする。すなわち、プラズマ処理ステップを行った後、開口部ＯＰの底部に絶縁膜ＩＬが層状に残存して半導体基板ＳＵＢが露出していない状態で、第２エッチングステップ（ウェットエッチング工程）が開始されるようにする。これにより、ウェットエッチング工程において開口部ＯＰの底部で半導体基板ＳＵＢが露出することになるため、開口部ＯＰを形成するに際して上述したような半導体基板ＳＵＢのダメージを防止できる効果を、的確に得ることができる。
【０１３５】
このため、プラズマ処理ステップは、半導体基板ＳＵＢにバイアス電圧（バイアス電力）を印加しない状態で行われることが好ましい。半導体基板ＳＵＢにバイアス電圧（バイアス電力）を印加しない状態でプラズマ処理ステップを行うことにより、プラズマ処理ステップにおいて、開口部ＯＰから露出する絶縁膜ＩＬがエッチングされるのを抑制または防止することができる。これにより、プラズマ処理ステップを行っても、開口部ＯＰの底部で半導体基板ＳＵＢが露出ていない状態を、的確に維持することができる。これにより、プラズマ処理ステップではなく、その後の第２エッチングステップ（ウェットエッチング工程）において開口部ＯＰの底部で半導体基板ＳＵＢを露出させることを、的確に実現でき、開口部ＯＰを形成するに際して上述したような半導体基板ＳＵＢのダメージを防止できる効果を、的確に得ることができる。
【０１３６】
一方、第１エッチングステップ（ドライエッチング工程）は、半導体基板ＳＵＢにバイアス電圧（バイアス電力）を印加した状態で行われることが好ましい。これにより、第１エッチングステップ（ドライエッチング工程）のエッチング速度を高めることができるため、第１エッチングステップ（ドライエッチング工程）のエッチング時間を短くすることができる。このため、開口部を形成するのに要する時間を、より短くすることができる。従って、半導体装置の製造時間をより短くすることができ、また、スループットをより向上させることができる。
【０１３７】
このため、第１エッチングステップ（ドライエッチング工程）においては、反応性イオンエッチングを行うことが好ましい。
【０１３８】
また、絶縁膜ＩＬに開口部ＯＰを形成する工程において、第１エッチングステップ（ドライエッチング工程）および第２エッチングステップ（ウェットエッチング工程）は、開口部ＯＰ形成用のマスク層が絶縁膜ＩＬ上に形成されている状態で行う。このため、第１エッチングステップの後で、かつ、第２エッチングステップの前に、プラズマ処理ステップを行う場合は、そのプラズマ処理ステップで、開口部ＯＰ形成用のマスク層が消失してしまわないようにする。すなわち、開口部ＯＰ形成用のマスク層の形成厚みや、プラズマ処理ステップの処理時間などは、第２エッチングステップが終了するまでマスク層の厚みの少なくとも一部が残存するように、設定しておくことが好ましい。これにより、開口部ＯＰ形成用のマスク層が絶縁膜ＩＬ上に形成されている状態で、第２エッチングステップを行うことができるため、絶縁膜ＩＬに開口部ＯＰを的確に形成することができる。なお、上記レジストパターンＲＥ１、上記レジストパターンＲＥ２および上記レジストパターンＲＥ３が、開口部ＯＰ形成用のマスク層に対応している。
【０１３９】
また、エッチング液の濡れ性を向上させるためには、エッチング液中に界面活性剤を添加することも有効である。すなわち、第２エッチングステップで使用するエッチング液中に界面活性剤を添加することで、第２エッチングステップにおいて、開口部ＯＰの内面におけるエッチング液の濡れ性を向上させることができる。しかしながら、エッチング液中に界面活性剤を添加すると、エッチング速度のばらつきが大きくなり、エッチングの制御性が悪くなる懸念がある。
【０１４０】
このため、第２エッチングステップで使用するエッチング液中に界面活性剤を添加する手法よりも、第１エッチングステップと第２エッチングステップとの間にプラズマ処理ステップを行う手法の方が、より好ましい。これにより、第２エッチングステップにおいて、開口部ＯＰの内面におけるエッチング液の濡れ性を向上させることができるとともに、ウェットエッチングの制御性も向上させることができる。
【０１４１】
また、開口部ＯＰを形成する絶縁膜ＩＬとしては、酸化シリコン膜を用いることが好ましい。酸化シリコン膜は、半導体基板ＳＵＢ（単結晶シリコン）に対する高いエッチング選択比を確保することが可能である。このため、開口部ＯＰを形成する絶縁膜ＩＬとして酸化シリコン膜を用いることで、第２エッチングステップにおいて開口部ＯＰの底部で半導体基板ＳＵＢを露出させた際に、半導体基板ＳＵＢがエッチングされるのを、より的確に抑制または防止することができるようになる。また、開口部ＯＰを形成する絶縁膜ＩＬとして酸化シリコン膜を用いた場合には、第２エッチングステップで使用するエッチング液としては、例えば希釈フッ酸（フッ酸の水溶液、バッファードフッ酸など）を好適に用いることができる。また、開口部ＯＰを形成する絶縁膜ＩＬとして、酸化シリコン膜を用いた場合には、第１エッチングステップで使用するエッチングガスは、例えば、フッ素（Ｆ）を含む化合物のガスを含むことができる。例えば、ＣＦ４ガスを含んだガスをエッチングガスとして用いることができる。
【０１４２】
ここで、第１エッチングステップと、プラズマ処理ステップと、第２エッチングステップとの、各条件の一例を例示する。なお、例示する条件は、絶縁膜ＩＬが酸化シリコン膜の場合を想定した条件の一例である。絶縁膜ＩＬの初期膜厚、想定するエッチング速度および想定するエッチング量などに応じて、下記条件は変更可能である。
【０１４３】
第１エッチングステップ（ドライエッチング工程）は、例えば、次のような条件で行うことができる。すなわち、チャンバ内の圧力は１５００ｍＴｏｒｒ、高周波電力は７００Ｗ、エッチングガスはＣＦ４ガスとＡｒガスとの混合ガス、ガス流量はＣＦ４ガス：２００ｓｃｃｍおよびＡｒガス：１５００ｓｃｃｍ、ウエハバイアスは５００Ｗ、ウエハステージ温度は−１０℃程度である。なお、ウエハバイアスとは、半導体基板に印加するバイアス電圧またはバイアス電力のことである。
【０１４４】
プラズマ処理ステップは、例えば、次のような条件で行うことができる。すなわち、チャンバ内の圧力は３００ｍＴｏｒｒ、高周波電力は７００Ｗ、処理ガスはＯ２ガスとＣＦ４ガスとの混合ガス、ガス流量はＯ２ガス：２５０ｓｃｃｍおよびＣＦ４ガス：Ｏ２ガスの流量以下（例えば２５０ｓｃｃｍ）、ウエハバイアスは０Ｗ（ゼロワット）、ウエハステージ温度は５０℃以下である。
【０１４５】
第２エッチングステップ（ウェットエッチング工程）は、例えば、ＢＨＦ（バッファードフッ酸）を用いることができる。
【０１４６】
なお、ここで例示した条件では、第１エッチングステップでは、エッチングガスがＣＦ４ガスを含み、かつ、ウエハバイアスを印加しているので、酸化シリコン膜（絶縁膜ＩＬ）のエッチングが進行する。一方、プラズマ処理ステップでは、処理ガスがＣＦ４ガスを含んでいるが、ウエハバイアスは印加していないので、酸化シリコン膜（絶縁膜ＩＬ）は、あまりエッチングされない。
【０１４７】
また、プラズマ処理ステップによる、レジストパターン（上記レジストパターンＲＥ１，ＲＥ２，ＲＥ３に対応）の厚みの減少量は、２００ｎｍ以下とすることが好ましく、５０ｎｍ以下がより好ましい。
【０１４８】
また、上記ｐ型半導体領域ＰＲの形成工程および上記ｎ型半導体領域ＮＲの形成工程について、以下に補足する。
【０１４９】
ベース用の上記ｐ型半導体領域ＰＲは、深さがある程度深いため、イオン注入で形成することが好ましい。これにより、上記ｐ型半導体領域ＰＲを、容易かつ的確に形成することができる。
【０１５０】
一方、エミッタ用の上記ｎ型半導体領域ＮＲは、ｐ型半導体領域ＰＲよりも浅いため、上記ｎ型不純物含有膜ＰＳからｎ型不純物を半導体基板ＳＵＢに熱拡散させることにより、形成することができる。ｎ型不純物含有膜ＰＳからｎ型不純物を半導体基板ＳＵＢに熱拡散させることにより、ｎ型半導体領域ＮＲを形成することで、ｎ型半導体領域ＮＲ形成工程ではイオン注入を用いずに済む。このため、ｎ型半導体領域ＮＲ形成時に、半導体基板ＳＵＢにイオン注入に伴うダメージが生じずに済み、従って、イオン注入のダメージに伴う結晶欠陥の発生を防止できる。ｎ型半導体領域ＮＲは、イオン注入で形成することも可能である。しかしながら、製造された半導体装置における半導体基板ＳＵＢの表面でのリーク電流を抑制するためには、半導体基板ＳＵＢの表面付近での欠陥をできるだけ少なくすることが望ましいため、イオン注入でｎ型半導体領域ＮＲを形成するよりも、ｎ型不純物含有膜ＰＳからのｎ型不純物の熱拡散によりｎ型半導体領域ＮＲを形成した方が、より好ましい。これにより、製造された半導体装置における半導体基板ＳＵＢの表面でのリーク電流を抑制することができる。
【０１５１】
また、ＮＰＮ型バイポーラトランジスタではなく、ＰＮＰ型バイポーラトランジスタを形成する場合は、エミッタ用の半導体領域として、上記ｎ型半導体領域ＮＲの代わりに、ｐ型半導体領域を形成する。その場合は、上記ｎ型不純物含有膜ＰＳの代わりに、ホウ素（Ｂ）などのｐ型不純物を（高濃度に）含有するｐ型不純物含有膜を用いればよい。このｐ型不純物含有膜としては、例えば、ＰＢＦ（ポリボロンフィルム）などを用いることができる。
【０１５２】
また、本実施の形態では、上記図１〜図２４を参照してバイポーラトランジスタを有する半導体装置の製造工程について説明した。ここで説明したバイポーラトランジスタは、エミッタ領域と、ベース領域と、コレクタ領域とが、縦方向（半導体基板ＳＵＢの主面に略垂直な方向）に並んでおり、半導体基板の主面に略垂直な方向に電流（コレクタ電流）が流れる縦型トランジスタ（縦型のバイポーラトランジスタ）である。本実施の形態とは異なり、ドライエッチング工程中に開口部ＯＰの底部で半導体基板ＳＵＢを露出させた場合、開口部ＯＰの底部で露出した半導体基板ＳＵＢにおいて、ドライエッチングにより縦方向にダメージ（結晶欠陥など）が入ってしまう。半導体基板の主面に略平行な方向に電流（チャネル電流）が流れる横型トランジスタに比べて、半導体基板の主面に略垂直な方向に電流が流れる縦型トランジスタの方が、半導体基板に縦方向に入ったダメージ（結晶欠陥など）がトランジスタ特性に与える影響は大きい。このため、本実施の形態の開口部ＯＰ形成工程は、ドライエッチングにより半導体基板に縦方向に入るダメージ（結晶欠陥など）を防止できるため、縦型トランジスタ（特に縦型のバイポーラトランジスタ）を有する半導体装置を製造する場合に適用すれば、その効果は極めて大きい。
【０１５３】
また、バイポーラトランジスタは、デバイス特性上、半導体基板の表面状態のコントロールが重要であり、半導体基板の表面付近のダメージ（結晶欠陥など）をできるだけ抑制することが望ましい。このため、開口部ＯＰの底部での半導体基板のダメージ（結晶欠陥など）を防止できる本実施の形態の開口部ＯＰ形成法を、バイポーラトランジスタを有する半導体装置を製造する場合に適用すれば、効果が大きい。
【０１５４】
また、開口部ＯＰ形成工程の後に、絶縁膜ＩＬの開口部ＯＰから露出される半導体基板ＳＵＢに不純物を導入して半導体領域を形成する場合がある。このような場合に、本実施の形態の開口部ＯＰ形成工程を適用すれば、ドライエッチングに伴うダメージを受けていない基板領域に半導体領域を形成できるので、その半導体領域を有する半導体素子の性能や信頼性が、ドライエッチングに伴う基板ダメージに起因して劣化するのを防止することができる。また、その半導体領域が、バイポーラトランジスタのエミッタ用の半導体領域（上記ｎ型半導体領域ＮＲに対応）の場合や、ベース用の半導体領域（上記ｐ型半導体領域ＰＲに対応）の場合には、特に効果が大きい。
【０１５５】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【符号の説明】
【０１５６】
ＢＥ  裏面電極
ＣＴ  コンタクトホール
ＣＴＢ  ベース用コンタクトホール
ＣＴＥ  エミッタ用コンタクトホール
ＣＰ  半導体装置
Ｅ１，Ｅ２，Ｅ３，Ｅ４，Ｅ５ｂ，Ｅ５ｅ，Ｅ６ｂ，Ｅ６ｅ  エッチング量（エッチング厚み）
ＥＰ  エピタキシャル層
ＩＬ，ＩＬ１，ＩＬ２，ＩＬ３，ＩＬ４  絶縁膜
Ｍ１  配線
Ｍ１Ｂ  ベース用配線
Ｍ１Ｅ  エミッタ用配線
ＭＥ  金属膜
ＮＲ  ｎ型半導体領域
ＯＰ，ＯＰ１，ＯＰ２  開口部
ＯＰＢ  ベース用開口部
ＯＰＥ  エミッタ用開口部
ＰＤＢ  ベース用ボンディングパッド
ＰＤＥ  エミッタ用ボンディングパッド
ＰＲ  ｐ型半導体領域
ＲＥ１，ＲＥ２，ＲＥ３，ＲＥ４  レジストパターン
ＳＢ  基板本体
ＳＵＢ  半導体基板
Ｔ１，Ｔ３，Ｔ５ｂ，Ｔ５ｅ  膜厚
Ｔ２，Ｔ４，Ｔ６ｂ，Ｔ６ｅ  残存膜厚
【図１】
0006542610.tif 000002
【図２】
0006542610.tif 000003
【図３】
0006542610.tif 000004
【図４】
0006542610.tif 000005
【図５】
0006542610.tif 000006
【図６】
0006542610.tif 000007
【図７】
0006542610.tif 000008
【図８】
0006542610.tif 000009
【図９】
0006542610.tif 000010
【図１０】
0006542610.tif 000011
【図１１】
0006542610.tif 000012
【図１２】
0006542610.tif 000013
【図１３】
0006542610.tif 000014
【図１４】
0006542610.tif 000015
【図１５】
0006542610.tif 000016
【図１６】
0006542610.tif 000017
【図１７】
0006542610.tif 000018
【図１８】
0006542610.tif 000019
【図１９】
0006542610.tif 000020
【図２０】
0006542610.tif 000021
【図２１】
0006542610.tif 000022
【図２２】
0006542610.tif 000023
【図２３】
0006542610.tif 000024
【図２４】
0006542610.tif 000025
【図２５】
0006542610.tif 000026
【図２６】
0006542610.tif 000027
【図２７】
0006542610.tif 000028
【図２８】
0006542610.tif 000029
【図２９】
0006542610.tif 000030