(57)【特許請求の範囲】
【請求項１】
基板を提供し、前記基板にバッファ層を堆積する手順１と、
バッファ層にアモルファスシリコン層を堆積するとともに、アモルファスシリコン層にエキシマレーザーアニール処理を施し、アモルファスシリコンを結晶化し、ポリシリコン層に変え、ポリシリコン層にパターン化処理を施し、互いに間隔のあいた第１ポリシリコン部と、第２ポリシリコン部と、第３ポリシリコン部と、を形成する手順２と、
前記バッファ層、前記第１ポリシリコン部、前記第２ポリシリコン部および前記第３ポリシリコン部の上にゲート電極絶縁層を堆積する手順３と、
フォトリソグラフィープロセスによって、前記ゲート電極絶縁層上にフォトレジストパターンを形成し、前記フォトレジストパターンは、完全に前記第１ポリシリコン部をカバーし、前記第２ポリシリコン部の中部をカバーし、前記第３ポリシリコン部は全くカバーしない手順４と、
前記フォトレジストパターンをカバー層とし、パターン化された前記ポリシリコン層にＰ型重ドープし、前記第２ポリシリコン部の両側と前記第３ポリシリコン部の全体において、Ｐ型重ドープ領域を形成する手順５と、
前記フォトレジストパターンを削除し、前記ゲート電極絶縁層上に第１金属層を堆積するとともにパターン化し、前記第１ポリシリコン部に対向する第１ゲート電極と、前記第２ポリシリコン部に対向する第２ゲート電極と、前記第３ポリシリコン部に対向する電極板と、を形成し、平面視したときに前記電極板は前記第３ポリシリコン部の全体を覆うように形成する手順６と、
パターン化された前記第１金属層をカバー層とし、パターン化されたポリシリコン部にＮ型軽ドープすることによって、前記第１ゲート電極にカバーされていない前記第１ポリシリコン部の両側にＮ型軽ドープ領域を形成する手順７と、
前記ゲート電極絶縁層、前記第１ゲート電極、前記第２ゲート電極および前記電極板上に絶縁層を堆積し、さらに前記絶縁層に異方性エッチングを行い、前記第１ゲート電極、前記第２ゲート電極および前記電極板の両サイドにスペーサを形成する手順８と、
パターン化された前記第１金属層および前記スペーサをカバー層とし、パターン化された前記ポリシリコン部にＮ型重ドープすることによって、前記第１ゲート電極の両側にある前記スペーサの下には対称の前記Ｎ型軽ドープドレイン電極領域を形成するとともに、前記Ｎ型軽ドープドレイン電極領域の外側にＮ型重ドープ領域を形成する手順９と、
堆積とフォトリソグラフィープロセスによって、前記ゲート電極絶縁層上に順番に、層間絶縁層と、第１のソース／ドレイン電極と、第２のソース／ドレイン電極と、平坦層と、陽極と、画素定義層と、フォトレジストギャップと、を形成する手順１０と、からなり、
前記第３ポリシリコン部は、前記第１ポリシリコン部と前記第２ポリシリコン部の間に位置し、
前記第１ゲート電極は、前記第１ポリシリコン部の中部の上方に位置し、
前記第１ゲート電極両側に位置する前記スペーサは対称であり、
前記第１のソース／ドレイン電極は、前記第１ポリシリコン部の前記Ｎ型重ドープ領域に電気接続され、前記第２のソース／ドレイン電極は、前記第２ポリシリコン部の前記Ｐ型重ドープ領域に電気接続され、前記陽極は、前記第２のソース／ドレイン電極に電気接続され、
前記第１ポリシリコン部、前記第１ゲート電極、前記第１のソース／ドレイン電極は、スイッチＴＦＴを構成し、
前記第２ポリシリコン部、前記第２ゲート電極、前記第２のソース／ドレイン電極は、駆動ＴＦＴを構成し、
前記第３ポリシリコン部と前記電極板は、保存コンデンサを構成し、
前記手順５のＰ型重ドープの濃度は前記手順９のＮ型重ドープの濃度よりも高い
ことを特徴とするＡＭＯＬＥＤバックパネルの製造方法。
【請求項２】
請求項１に記載のＡＭＯＬＥＤバックパネルの製造方法において、
前記絶縁層は、酸化シリコン層または窒化シリコン層である
ことを特徴とするＡＭＯＬＥＤバックパネルの製造方法。
【請求項３】
請求項１に記載のＡＭＯＬＥＤバックパネルの製造方法において、
前記絶縁層の厚さは、０．２〜０．５ｕｍである
ことを特徴とするＡＭＯＬＥＤバックパネルの製造方法。
【請求項４】
請求項１に記載のＡＭＯＬＥＤバックパネルの製造方法において、
前記バッファ層は、酸化シリコン層、窒化シリコン層、または２つの組み合わせである
ことを特徴とするＡＭＯＬＥＤバックパネルの製造方法。
【請求項５】
請求項１に記載のＡＭＯＬＥＤバックパネルの製造方法において、
前記層間絶縁層は、酸化シリコン層、窒化シリコン層、または２つの組み合わせである
ことを特徴とするＡＭＯＬＥＤバックパネルの製造方法。
【請求項６】
請求項１に記載のＡＭＯＬＥＤバックパネルの製造方法において、
前記第１ゲート電極、前記第２ゲート電極および前記電極板の材料は、Ｍｏである
ことを特徴とするＡＭＯＬＥＤバックパネルの製造方法。
【請求項７】
請求項１に記載のＡＭＯＬＥＤバックパネルの製造方法において、
前記第１のソース／ドレイン電極と前記第２のソース／ドレイン電極の材料は、Ｔｉ／Ａｌ／Ｔｉである
ことを特徴とするＡＭＯＬＥＤバックパネルの製造方法。
【請求項８】
請求項１に記載のＡＭＯＬＥＤバックパネルの製造方法において、
前記陽極の材料は、ＩＴＯ／Ａｇ／ＩＴＯである
ことを特徴とするＡＭＯＬＥＤバックパネルの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスプレイの技術分野に関し、特に、ＡＭＯＬＥＤバックパネルの製造方法に関する。
【背景技術】
【０００２】
ディスプレイの技術分野において、液晶ディスプレイ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ、ＬＣＤ）と有機発光ダイオード表示装置（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ、ＯＬＥＤ）等のフラットパネルディスプレイ技術は、徐々にＣＲＴ表示装置に取って代わられている。
そのうち、ＯＬＥＤは、自発光、駆動電圧が低い、発光効率が高い、反応速度が速い、解像度とコントラストが高い、１８０度に近い視角、使用温度の範囲が広い、フレキシブルディスプレイと大面積全色表示を実現できる等の多くの長所があり、業界において最も発展の可能性がある表示装置であるとみなされている。
【０００３】
ＯＬＥＤは、駆動方式によりパッシブマトリクス型（ＰＭＯＬＥＤ）とアクティブマトリクス型（ＡＭＯＬＥＤ）とに分類される。そのうち、ＡＭＯＬＥＤは、通常低温ポリシリコン（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｐｏｌｙ−Ｓｉｌｉｃｏｎ，ＬＴＰＳ）駆動バックパネルと電撃発光層によって自発光部品を構成する。低温ポリシリコンは、比較的高い電子移動率を備え、ＡＭＯＬＥＤにおいて、低温ポリシリコンの材料を採用することは、高い解析度、速い反応速度、高い輝度、高い開口率、省エネ等の長所を備える。
【０００４】
従来技術に多く見られるＡＭＯＬＥＤバックパネルの構造は、図１に示す通りである。前記ＡＭＯＬＥＤバックパネルの製造過程は大まかに以下の通りである。
【０００５】
手順１は、基板１００にバッファ層２００を堆積する。
【０００６】
手順２は、バッファ層２００にアモルファスシリコン（ａ−Ｓｉ）層を堆積し、レーザー（Ｌａｓｅｒ）処理によってアモルファスシリコンを結晶化し、ポリシリコン（Ｐｏｌｙ−Ｓｉ）層に変える。フォトリソグラフィーを通して、エッチングプロセスはポリシリコン層にパターン化処理を施し、間隔配列された第１ポリシリコン部３０１と、第２ポリシリコン部３０３と、第３ポリシリコン部３０５とを形成する。
【０００７】
手順３は、ゲート電極絶縁層４００を堆積する。
【０００８】
手順４は、フォトリソグラフィープロセスによって、ゲート電極絶縁層４００に第１フォトレジストパターンを形成する。
【０００９】
手順５は、第１フォトレジストパターンをカバー層とし、パターン化されたポリシリコン層にＰ型重ドープし、第２ポリシリコン部３０３の両側と第３ポリシリコン部３０５において、Ｐ型重ドープ領域Ｐ＋を形成する。
【００１０】
手順６は、まず第１フォトレジストパターンを削除してから、フォトリソグラフィープロセスによって、ゲート電極絶縁層に第２フォトレジストパターンを形成する。
【００１１】
手順７は、第２フォトレジストパターンをカバー層とし、パターン化されたポリシリコン層にＮ型重ドープし、第１ポリシリコン部３０１の両側にＮ型重ドープ領域Ｎ＋を形成する。
【００１２】
手順８は、まず第２フォトレジストパターンを削除してから、ゲート電極絶縁層４００に第１金属層を堆積するとともにパターン化し、第１ゲート電極６０１と、第２ゲート電極６０５と、電極板６０３を形成する。
【００１３】
手順９は、パターン化された第１金属層をカバー層とし、パターン化されたポリシリコン部にイオンを注入（Ｓｅｌｆ−ａｌｉｇｎ）し、第１ポリシリコン部３０１の両側に、軽ドープドレイン電極領域（Ｌｉｇｈｔ    Ｄｏｐｉｎｇ    Ｄｒａｉｎ）Ｎ−を形成する。
【００１４】
手順１０は、ゲート電極絶縁層４００に順番に層間絶縁層７００を形成し、第１のソース／ドレイン電極８１０と、第２のソース／ドレイン電極８３０と、平坦層９００と、陽極１０００と、画素定義層１１００と、フォトレジストギャップ１２００を形成する。
【００１５】
第１のソース／ドレイン電極８１０は、第１ポリシリコン部３０１のＮ型重ドープ領域Ｎ＋に電気接続され、第２のソース／ドレイン電極８３０は、第２ポリシリコン部３０３のＰ型重ドープ領域Ｐ＋に電気接続される。陽極１０００は、第２のソース／ドレイン電極８３０に電気接続される。
【００１６】
第１ポリシリコン部３０１、第１ゲート電極６０１、第１のソース／ドレイン電極８１０は、スイッチＴＦＴを構成する。第２ポリシリコン部３０３、第２ゲート電極６０３、第２のソース／ドレイン電極８３０は、駆動ＴＦＴを構成する。第３ポリシリコン部３０５と電極板６０５は、保存コンデンサを構成する。
【００１７】
上述の方法で製作されたＡＭＯＬＥＤバックパネルには必ず問題が存在し、Ｎ型重ドープの前の手順６におけるフォトリソグラフィープロセス偏移があると、スイッチＴＦＴのチャネル領域両側に位置する軽ドープドレイン電極領域が対称ではなくなる。
【発明の概要】
【発明が解決しようとする課題】
【００１８】
本発明は、スイッチＴＦＴのチャネル領域両側の軽ドープドレイン電極領域を対称にすることができ、導電電流を増やし、光電流を減少させるとともに、フォトマスクを節約し、コストを下げることができる、ＡＭＯＬＥＤバックパネルの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１９】
本発明のＡＭＯＬＥＤバックパネルの製造方法は、
基板を提供し、前記基板にバッファ層を堆積する手順１と、
バッファ層にアモルファスシリコン層を堆積するとともに、アモルファスシリコン層にエキシマレーザーアニール処理を施し、アモルファスシリコンを結晶化し、ポリシリコン層に変え、ポリシリコン層にパターン化処理を施し、互いに間隔のあいた第１ポリシリコン部と、第２ポリシリコン部と、第３ポリシリコン部と、を形成する手順２と、
前記バッファ層、前記第１ポリシリコン部、前記第２ポリシリコン部および前記第３ポリシリコン部の上にゲート電極絶縁層を堆積する手順３と、
フォトリソグラフィープロセスによって、前記ゲート電極絶縁層上にフォトレジストパターンを形成し、
前記フォトレジストパターンは、完全に前記第１ポリシリコン部をカバーし、前記第２ポリシリコン部の中部をカバーし、前記第３ポリシリコン部は全くカバーしない手順４と、
前記フォトレジストパターンをカバー層とし、パターン化された前記ポリシリコン層にＰ型重ドープし、前記第２ポリシリコン部の両側と前記第３ポリシリコン部の全体において、Ｐ型重ドープ領域を形成する手順５と、
前記フォトレジストパターンを削除し、前記ゲート電極絶縁層上に第１金属層を堆積するとともにパターン化し、前記第１ポリシリコン部に対向する第１ゲート電極と、前記第２ポリシリコン部に対向する第２ゲート電極と、前記第３ポリシリコン部に対向する電極板と、を形成し、平面視したときに前記電極板は前記第３ポリシリコン部の全体を覆うように形成する手順６と、
パターン化された前記第１金属層をカバー層とし、パターン化されたポリシリコン部にＮ型軽ドープすることによって、前記第１ゲート電極にカバーされていない前記第１ポリシリコン部の両側にＮ型軽ドープ領域を形成する手順７と、
前記ゲート電極絶縁層、前記第１ゲート電極、前記第２ゲート電極および前記電極板上に絶縁層を堆積し、さらに前記絶縁層に異方性エッチングを行い、前記第１ゲート電極、前記第２ゲート電極および前記電極板の両サイドにスペーサを形成する手順８と、
パターン化された前記第１金属層および前記スペーサをカバー層とし、パターン化された前記ポリシリコン部にＮ型重ドープすることによって、前記第１ゲート電極の両側にある前記スペーサの下には対称の前記Ｎ型軽ドープドレイン電極領域を形成するとともに、前記Ｎ型軽ドープドレイン電極領域の外側にＮ型重ドープ領域を形成する手順９と、
堆積とフォトリソグラフィープロセスによって、前記ゲート電極絶縁層上に順番に、層間絶縁層と、第１のソース／ドレイン電極と、第２のソース／ドレイン電極と、平坦層と、陽極と、画素定義層と、フォトレジストギャップと、を形成する手順１０と、からなり、
前記第３ポリシリコン部は、前記第１ポリシリコン部と前記第２ポリシリコン部の間に位置し、
前記第１ゲート電極は、前記第１ポリシリコン部の中部の上方に位置し、
前記第１ゲート電極両側に位置する前記スペーサは対称であり、
前記第１のソース／ドレイン電極は、前記第１ポリシリコン部の前記Ｎ型重ドープ領域に電気接続され、前記第２のソース／ドレイン電極は、前記第２ポリシリコン部の前記Ｐ型重ドープ領域に電気接続され、前記陽極は、前記第２のソース／ドレイン電極に電気接続され、
前記第１ポリシリコン部、前記第１ゲート電極、前記第１のソース／ドレイン電極は、スイッチＴＦＴを構成し、
前記第２ポリシリコン部、前記第２ゲート電極、前記第２のソース／ドレイン電極は、駆動ＴＦＴを構成し、
前記第３ポリシリコン部と前記電極板は、保存コンデンサを構成し、
前記手順５のＰ型重ドープの濃度は前記手順９のＮ型重ドープの濃度よりも高い
ことを特徴とする。
【００２０】
本発明では、
前記絶縁層は、酸化シリコン層または窒化シリコン層である
ことが好ましい。
【００２１】
本発明では、
前記絶縁層の厚さは、０．２〜０．５ｕｍである
ことが好ましい。
【００２２】
本発明では、
前記バッファ層は、酸化シリコン層、窒化シリコン層、または２つの組み合わせである
ことが好ましい。
【００２３】
本発明では、
前記層間絶縁層は、酸化シリコン層、窒化シリコン層、または２つの組み合わせである
ことが好ましい。
【００２４】
本発明では、
前記第１ゲート電極、前記第２ゲート電極および前記電極板の材料は、Ｍｏである
ことが好ましい。
【００２５】
本発明では、
前記第１のソース／ドレイン電極と前記第２のソース／ドレイン電極の材料は、Ｔｉ／Ａｌ／Ｔｉである
ことが好ましい。
【００２６】
本発明では、
前記陽極の材料は、ＩＴＯ／Ａｇ／ＩＴＯである
ことが好ましい。
【発明の効果】
【００２７】
本発明が提供するＡＭＯＬＥＤバックパネルの製造方法は、パターン化された第１金属層が第１ゲート電極、第２ゲート電極、電極板を形成した後、パターン化された第１金属層をカバー層とし、パターン化されたポリシリコン部にＮ型軽ドープする。さらに、絶縁層を堆積し、前記絶縁層に異方性エッチングを行い、スペーサを形成し、パターン化された第１金属層とスペーサをカバー層とし、パターン化されたポリシリコン層にＮ型重ドープすることによって、第１ゲート電極の両側にあるスペーサの下に軽ドープドレイン電極領域を形成し、スイッチＴＦＴのチャネル領域両側の軽ドープドレイン電極領域を対称にすることができ、軽ドープドレイン電極領域の長さを短くすることができ、導電電流を増やすことができる。一方、スペーサの材料は、光を吸収することのできる酸化シリコン層または窒化シリコン層であるため、光電流を効果的に減少させることができる上、Ｎ型重ドープ領域を形成するフォトマスクを節約することができ、コストを下げることができる。
【００２８】
本発明の特徴及び技術内容をさらに分かりやすくするため、以下に本発明に関する詳しい説明と図を参照する。しかしながら、図は参考と説明のためにのみ提供するものであって、本発明に制限を加えないものとする。
【図面の簡単な説明】
【００２９】
以下に図と組み合わせて、本発明の具体的な実施方法を詳述することによって、本発明の技術案及びその他の有利な効果をさらに明らかにする。
【図１】従来のＡＭＯＬＥＤのバックパネルの構造を示した図である。
【図２】本発明によるＡＭＯＬＥＤバックパネルの製造方法の流れ図である。
【図３】本発明のＡＭＯＬＥＤバックパネルの製造方法における手順２を示した図である。
【図４】本発明のＡＭＯＬＥＤバックパネルの製造方法における手順３を示した図である。
【図５】本発明のＡＭＯＬＥＤバックパネルの製造方法における手順４を示した図である。
【図６】本発明のＡＭＯＬＥＤバックパネルの製造方法における手順５を示した図である。
【図７】本発明のＡＭＯＬＥＤバックパネルの製造方法における手順６を示した図である。
【図８】本発明のＡＭＯＬＥＤバックパネルの製造方法における手順７を示した図である。
【図９】本発明のＡＭＯＬＥＤバックパネルの製造方法の手順８における絶縁層の堆積を示した図である。
【図１０】本発明のＡＭＯＬＥＤバックパネルの製造方法の手順８におけるスペーサの形成を示した図である。
【図１１】本発明のＡＭＯＬＥＤバックパネルの製造方法における手順９を示した図である。
【図１２】本発明のＡＭＯＬＥＤバックパネルの製造方法における手順１０を示した図である。
【発明を実施するための形態】
【００３０】
本発明が採用した技術手段及びその効果をさらに詳しく説明するため、以下に本発明の好ましい実施例及び図を添えて詳細する。
【００３１】
図２を参照する。本発明が提供するＡＭＯＬＥＤバックパネルの製造方法は、具体的に以下の手順からなる。
【００３２】
手順１は、基板１を提供し、基板１にバッファ層２を堆積する。
【００３３】
基板１は透明基板であり、基板１はガラス基板またはプラスチック基板であることが好ましい。
【００３４】
バッファ層２は、ＳｉＯｘ酸化シリコン層、ＳｉＮｘ窒化シリコン層、または２つの組み合わせである。
【００３５】
図３に示すように、手順３は、バッファ層２にアモルファスシリコン層を堆積するとともに、アモルファスシリコン層にエキシマレーザーアニール処理を施し、アモルファスシリコンを結晶化し、ポリシリコン層に変える。さらに、ポリシリコン層にパターン化処理を施し、互いに間隔のあいた第１ポリシリコン部３１と、第２ポリシリコン部３３と、第３ポリシリコン部３５を形成する。
【００３６】
第３ポリシリコン部３５は、第１ポリシリコン部３１と第２ポリシリコン部３３の間に位置する。
【００３７】
図４に示すように、手順３は、バッファ層２、第１ポリシリコン部３１、第２ポリシリコン部３３、第３ポリシリコン部３５にゲート電極絶縁層４を堆積する。
【００３８】
図５に示すように、手順４は、フォトリソグラフィープロセスによって、ゲート電極絶縁層４にフォトレジストパターン５を形成する。
【００３９】
フォトレジストパターン５は、完全に第１ポリシリコン部３１をカバーし、第２ポリシリコン部３３の中部をカバーし、第３ポリシリコン部３５は全くカバーしない。
【００４０】
図６に示すように、手順５は、フォトレジストパターン５をカバー層とし、パターン化されたポリシリコン層にＰ型重ドープし、第２ポリシリコン部３３の両側と第３ポリシリコン部３５において、Ｐ型重ドープ領域Ｐ＋を形成する。
【００４１】
フォトレジストパターン５が第３ポリシリコン部３５を全くカバーしないことによって、Ｐ型重ドープ後に、第３ポリシリコン部３５の導電性能が大幅に向上する。
【００４２】
図７に示すように、手順６は、フォトレジストパターン５を削除し、ゲート電極絶縁層４に第１金属層を堆積するとともにパターン化し、第１ゲート電極６１と、第２ゲート電極６３と、電極板６５を形成する。
【００４３】
具体的には、第１ゲート電極６１は、第１ポリシリコン部３１中部の上方に位置し、第２ゲート電極６３は、第２ポリシリコン部３３中部の上方に位置し、電極板６５と第３ポリシリコン部３５は対応する。第１ゲート電極６１、第２ゲート電極６３、電極板６５の材料は、Ｍｏである。
【００４４】
図８に示すように、手順７は、パターン化された第１金属層、すなわち第１ゲート電極６１、第２ゲート電極６３、電極板６５をカバー層とし、パターン化されたポリシリコン部にＮ型軽ドープすることによって、第１ゲート電極６１にカバーされていない第１ポリシリコン部３１の両側にＮ型軽ドープ領域Ｎ−を形成する。
【００４５】
図９と図１０に示すように、手順８は、まずゲート電極絶縁層４と第１ゲート電極６１、第２ゲート電極６３、電極板６５に絶縁層７を堆積する。絶縁層７の厚さは、０．２〜０．５ｕｍであり、その材料は、酸化シリコン層（Ｓｉｌｉｃｏｎ    ｒｉｃｈ    ｏｘｉｄｅ，ＳＲＯ）または窒化シリコン層（Ｓｉｌｉｃｏｎ    ｒｉｃｈ    ｎｉｔｒｉｄｅ，ＳＲＮ）である。さらに絶縁層７に異方性エッチング（Ｎｏｎ−Ｉｓｏｔｒｏｐｉｃ    ｅｔｃｈ）を行い、スペーサ７１を形成する。スペーサ７１は、第１ゲート電極６１、第２ゲート電極６３、電極板６５の両側にそれぞれ位置する。
【００４６】
第１ゲート電極６１の両側に位置するスペーサ７１は対称である。
【００４７】
図１１に示すように、手順９は、パターン化された第１金属層とスペーサ７１をカバー層とし、パターン化されたポリシリコン部にＮ型重ドープすることによって、第１ゲート電極６１の両側にあるスペーサ７１の下に軽ドープドレイン電極領域Ｎ−を形成し、軽ドープドレイン電極領域Ｎ−の外側にＮ型重ドープ領域Ｎ＋を形成する。
【００４８】
第１ゲート電極６１の両側にあるスペーサ７１は対称であるため、第１ゲート電極６１の両側にあるスペーサ７１の下に形成された軽ドープドレイン電極領域Ｎ−も対称である。
【００４９】
重要な点として、前記手順９におけるＮ型重ドープの濃度は、手順５におけるＰ型重ドープの濃度より小さく、Ｎ型重ドープの第２ポリシリコン部３３の両側のＰ型重ドープ領域Ｐ＋に対する導電性能の影響は比較的小さい。
【００５０】
図１２に示すように、手順１０は、堆積、フォトリソグラフィープロセスによって、ゲート電極絶縁層４に順番に、層間絶縁層８と、第１のソース／ドレイン電極９１と、第２のソース／ドレイン電極９３と、平坦層１０と、陽極１１と、画素定義層１２と、フォトレジストギャップ１３を形成する。
【００５１】
第１のソース／ドレイン電極９１は、第１ポリシリコン部３１のＮ型重ドープ領域Ｎ＋に電気接続され、第２のソース／ドレイン電極９３は、第２ポリシリコン部３３のＰ型重ドープ領域Ｐ＋に電気接続される。前記陽極１１は、第２のソース／ドレイン電極９３に電気接続される。
【００５２】
第１ポリシリコン部３１、第１ゲート電極６１、第１のソース／ドレイン電極９１は、スイッチＴＦＴを構成する。第２ポリシリコン部３３、第２ゲート電極６３、第２のソース／ドレイン電極９３は、駆動ＴＦＴを構成する。第３ポリシリコン部３５と電極板６５は、保存コンデンサを構成する。前記保存コンデンサはスイッチＴＦＴと駆動ＴＦＴの間に位置する。
【００５３】
具体的には、層間絶縁層８は、ＳｉＯｘ酸化シリコン層、ＳｉＮｘ窒化シリコン層、または２つの組み合わせである。
【００５４】
第１のソース／ドレイン電極９１と第２のソース／ドレイン電極９３の材料は、チタン／アルミニウム／チタン、Ｔｉ／Ａｌ／Ｔｉである。
【００５５】
前記陽極の材料は、酸化インジウム／銀／酸化インジウム、ＩＴＯ／Ａｇ／ＩＴＯである。
【００５６】
上述のＡＭＯＬＥＤバックパネルの製造方法は、スイッチＴＦＴのチャネル領域両側の軽ドープドレイン電極領域Ｎ−が対称であるため、軽ドープドレイン電極領域Ｎ−の長さを短くすることができ、導電電流を増やすことができる。スペーサ７１を構成する酸化シリコン層または窒化シリコン層は、光を吸収することができるため、光電流を効果的に減少させることができる。さらに、Ｎ型重ドープ領域Ｎ＋のパターン化された第１金属層とスペーサ７１をカバー層とすることは、従来の方法でフォトリソグラフィープロセスによって形成されたフォトレジストパターンと比べて、フォトマスクを節約することができ、コストを下げることができる。
【００５７】
要約すると、本発明のＡＭＯＬＥＤバックパネルの製造方法は、パターン化された第１金属層が第１ゲート電極、第２ゲート電極、電極板を形成した後、パターン化された第１金属層をカバー層とし、パターン化されたポリシリコン部にＮ型軽ドープする。さらに、絶縁層を堆積し、前記絶縁層に異方性エッチングを行い、スペーサを形成し、パターン化された第１金属層とスペーサをカバー層とし、パターン化されたポリシリコン層にＮ型重ドープすることによって、第１ゲート電極の両側にあるスペーサの下に軽ドープドレイン電極領域を形成し、スイッチＴＦＴのチャネル領域両側の軽ドープドレイン電極領域を対称にすることができ、軽ドープドレイン電極領域の長さを短くすることができ、導電電流を増やすことができる。一方、スペーサの材料は、光を吸収することのできる酸化シリコン層または窒化シリコン層であるため、光電流を効果的に減少させることができる上、Ｎ型重ドープ領域を形成するフォトマスクを節約することができ、コストを下げることができる。
【００５８】
上述は、本領域の一般の技術者からすると、本発明の技術案と技術構想に基づいてその他の各種対応する変化や変形を作り出すことができるため、変化や変形は全て本発明の特許請求範囲に属するものとする。
【符号の説明】
【００５９】
１００    １          基板
２００    ２          バッファ層
３０１    ３１        第１ポリシリコン部
３０３    ３３        第２ポリシリコン部
３０５    ３５        第３ポリシリコン部
４００    ４          ゲート電極絶縁層
５                    フォトレジストパターン
６０１    ６１        第１ゲート電極
６０５    ６３        第２ゲート電極
６０３    ６５        電極板
７００    ７          層間絶縁層
７１                  スペーサ
８                    層間絶縁層
８１０    ９１        第１のソース／ドレイン電極
８３０    ９３        第２のソース／ドレイン電極
９００    １０        平坦層
１０００    １１      陽極
１１００    １２      画素定義層
１２００    １３      フォトレジストギャップ
Ｐ＋                  Ｐ型重ドープ領域
Ｎ−                  Ｎ型軽ドープ領域
Ｎ＋                  Ｎ型重ドープ領域
【図１】
0006460582.tif 000002
【図２】
0006460582.tif 000003
【図３】
0006460582.tif 000004
【図４】
0006460582.tif 000005
【図５】
0006460582.tif 000006
【図６】
0006460582.tif 000007
【図７】
0006460582.tif 000008
【図８】
0006460582.tif 000009
【図９】
0006460582.tif 000010
【図１０】
0006460582.tif 000011
【図１１】
0006460582.tif 000012
【図１２】
0006460582.tif 000013