(57)【特許請求の範囲】
【請求項１】
ＬＴＰＳ  ＴＦＴ画素ユニットの製造方法であって、
基板を提供するとともに、前記基板上にバッファ層を形成する手順と、
前記バッファ層上に半導体パターン層と第１絶縁層を形成させ、前記半導体パターン層と前記第１絶縁層を、同じ層に設けるとともに、前記半導体パターン層の高さＨと前記第１絶縁層の高さＨを同じ高さＨにする手順と、からなり、
前記基板上にバッファ層を形成する手順は、前記基板上に窒化ケイ素層とシリコン酸化層を順番に形成する手順からなり、
前記バッファ層上に半導体パターン層と第１絶縁層を形成させ、前記半導体パターン層と前記第１絶縁層を、同じ層に設けるとともに、前記半導体パターン層の高さＨと前記第１絶縁層の高さＨを同じ高さＨにする手順は、
前記バッファ層上にアモルファスシリコン層を形成するとともに、前記アモルファスシリコン層に結晶操作を行うことによって、ポリシリコン層を形成する手順と、
第１フォトマスク工程で前記ポリシリコン層をパターン化することによって、前記半導体パターン層を形成する手順と、
前記半導体パターン層上と前記半導体パターン層が形成されていない前記バッファ層上とに、前記半導体パターン層と高さＨが同じである窒化ケイ素層を形成する手順と、
第２フォトマスク工程によって前記窒化ケイ素層をパターン化処理する手順と、からなり、
前記第２フォトマスク工程によって前記窒化ケイ素層をパターン化処理する手順は、
前記窒化ケイ素層上にネガ型フォトレジストをコーティングする手順と、
前記半導体パターン層に対応しない位置に前記ネガ型フォトレジストが残るように露光および現像する手順と、
残った前記ネガ型フォトレジストを用いて前記半導体パターン層上方の前記窒化ケイ素層にエッチングを行うことによって、前記半導体パターン層上の窒化ケイ素層をエッチングし、前記半導体パターン層の両端に前記半導体パターン層の高さＨと同じである前記第１絶縁層を形成する手順と、からなり、
前記半導体パターン層に対応しない位置に前記ネガ型フォトレジストが残るように露光および現像する手順で使用するフォトマスクは、前記半導体パターン層のサイズよりも若干広いサイズの光非透過マスク部分を有し、
前記半導体パターン層に対応しない位置に前記ネガ型フォトレジストが残るように露光および現像する手順では、前記光非透過マスク部分で前記半導体パターン層を覆うことで、現像時に前記半導体パターン層の上方において前記半導体パターン層のサイズよりも若干広いサイズの前記ネガ型フォトレジストが除去されるようにする
ことを特徴とするＬＴＰＳ  ＴＦＴ画素ユニットの製造方法。
【請求項２】
請求項１に記載のＬＴＰＳ  ＴＦＴ画素ユニットの製造方法において、
さらに、
前記半導体パターン層上に第３フォトマスク工程と第１ドーピング工程によって真性領域と前記真性領域の両側に位置する高濃度ドープ領域を形成する手順と、
前記半導体パターン層上に第４フォトマスク工程と第２ドーピング工程によって前記真性領域と前記高濃度ドープ領域の間に位置する低濃度ドープ領域を形成する手順と、を有する
ことを特徴とするＬＴＰＳ  ＴＦＴ画素ユニットの製造方法。
【請求項３】
請求項２に記載のＬＴＰＳ  ＴＦＴ画素ユニットの製造方法において、
さらに、
前記半導体パターン層と前記第１絶縁層上に第２絶縁層を形成する手順と、
前記第２絶縁層上にゲート電極層を形成するとともに、第５フォトマスク工程で前記ゲート電極層をパターン化処理することによって、ゲート電極を形成する手順と、
前記ゲート電極上に第３絶縁層を形成する手順と、
前記第３絶縁層上に前記ＬＴＰＳ  ＴＦＴユニットのソース電極とドレイン電極を形成し、そのうち、前記ソース電極とドレイン電極を、それぞれ前記第２絶縁層と第３絶縁層を通り抜ける第１スルーホールによって前記半導体パターン層と電気的に接続させる手順と、
前記ソース電極とドレイン電極上に第４絶縁層を形成するとともに、前記第４絶縁層上に画素電極を形成し、前記画素電極を、前記第４絶縁層を通り抜ける第２スルーホールによって前記ソース電極またはドレイン電極のうち１つと電気的に接続させる手順と、を有する
ことを特徴とするＬＴＰＳ  ＴＦＴ画素ユニットの製造方法。
【請求項４】
請求項３に記載のＬＴＰＳ  ＴＦＴ画素ユニットの製造方法において、
さらに、
前記第４絶縁層と、前記ソース電極及びドレイン電極の間にさらに第５絶縁層を形成する手順と、
前記第５絶縁層と前記第４絶縁層の間にさらに共通電極を形成することによって、液晶コンデンサを形成するために前記画素電極を用いる手順と、を有する
ことを特徴とするＬＴＰＳ  ＴＦＴ画素ユニットの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示技術分野に関し、特に、ＬＴＰＳ  ＴＦＴ画素ユニット及びその製造方法に関する。
【背景技術】
【０００２】
従来技術のＬＴＰＳ  ＴＦＴ（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｐｏｌｙ−ｓｉｌｉｃｏｎ  Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ、  低温ポリシリコン薄膜トランジスタ）画素ユニットの形成工程は、まずバッファ層を堆積してから、バッファ層上に半導体パターン層を形成し、さらに半導体パターン層上に絶縁層、ゲート電極等のＬＴＰＳ  ＴＦＴ画素ユニットのその他の部分を形成する。
【０００３】
従来技術のＬＴＰＳ  ＴＦＴ画素ユニットは、半導体パターン層がバッファ層上に形成される、つまり、半導体パターン層がバッファ層から上向きに突き出るため、続いて形成される絶縁層が半導体パターン層の両端にステップ凸状構造を形成し、それによって絶縁層上に形成されるゲート電極と半導体パターン層の間隔が不均一になり、偏側性効果を引き起こす。また、バッファ層のステップ構造の存在により、信号を送信する工程が不安定になることによって、ＬＴＰＳ  ＴＦＴ画素ユニットの電気特性に影響を与える。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、偏側性効果を軽減することができるとともに、ＬＴＰＳ  ＴＦＴ画素ユニットの電気特性を向上させるＬＴＰＳ  ＴＦＴ画素ユニット及びその製造方法提供することを目的とする。
【課題を解決するための手段】
【０００５】
上述の技術問題を解決するため、本発明が採用する１つの技術案は、ＬＴＰＳ  ＴＦＴ画素ユニットの製造方法を提供する。前記方法は、以下の手順を備える。基板を提供するとともに、基板上にバッファ層を形成する手順。バッファ層上に半導体パターン層と第１絶縁層を形成し、半導体パターン層と第１絶縁層を同じ層に設けるとともに、半導体パターン層の高さと第１絶縁層の高さを同じにする手順。そのうち、基板上にバッファ層を形成する手順は、以下の手順を備える。基板上に窒化ケイ素層とシリコン酸化層を順番に形成する手順。バッファ層上に半導体パターン層と第１絶縁層を形成し、半導体パターン層と第１絶縁層を同じ層に設けるとともに、半導体パターン層の高さと第１絶縁層の高さを同じにする手順は、以下の手順を備える。バッファ層上にアモルファスシリコン層を形成するとともに、アモルファスシリコン層に結晶操作を行うことによって、ポリシリコン層を形成する手順。第１フォトマスク工程でポリシリコン層をパターン化することによって、半導体パターン層を形成する手順。半導体パターン層上と半導体パターン層が形成されていないバッファ層上に半導体パターン層と高さが同じである窒化ケイ素層を形成する手順。窒化ケイ素層上における半導体パターン層に対応しない位置にネガ型フォトレジストをコーティングする手順。第２フォトマスク工程によって窒化ケイ素層をパターン化処理する手順。さらに、半導体パターン層上方の窒化ケイ素層にエッチングを行うことによって、半導体パターン層上の窒化ケイ素層をエッチングし、半導体パターン層の両端に半導体パターン層の高さと同じ第１絶縁層を形成する手順。
【０００６】
そのうち、ＬＴＰＳ  ＴＦＴ画素ユニットの製造方法は、さらに以下の手順を備える。第３フォトマスク工程と第１ドーピング工程によって半導体パターン層上に真性領域と真性領域の両側に位置する高濃度ドープ領域を形成する手順。さらに、第４フォトマスク工程と第２ドーピング工程によって半導体パターン層上に真性領域と高濃度ドープ領域の間に位置する低濃度ドープ領域を形成する手順。
【０００７】
そのうち、ＬＴＰＳ  ＴＦＴ画素ユニットの製造方法は、さらに以下の手順を備える。半導体パターン層と第１絶縁層上に第２絶縁層を形成する手順。第２絶縁層上にゲート電極層を形成するとともに、第５フォトマスク工程でゲート電極層をパターン化処理することによって、ゲート電極を形成する手順。ゲート電極上に第３絶縁層を形成する手順。第３絶縁層上にＬＴＰＳ  ＴＦＴユニットのソース電極とドレイン電極を形成し、そのうちソース電極とドレイン電極を、それぞれ第２絶縁層と第３絶縁層を通り抜ける第１スルーホールによって半導体パターン層と電気的に接続させる手順。ソース電極とドレイン電極上に第４絶縁層を形成するとともに、第４絶縁層上に画素電極を形成し、画素電極を、第４絶縁層を通り抜ける第２スルーホールによってソース電極またはドレイン電極のうちの１つと電気的に接続させる手順。
【０００８】
そのうち、ＬＴＰＳ  ＴＦＴ画素ユニットの製造方法は、さらに以下の手順を備える。第４絶縁層とソース電極およびドレイン電極の間にさらに第５絶縁層を形成する手順。第５絶縁層と第４絶縁層の間にさらに共通電極を形成し、液晶コンデンサを形成するのに画素電極を用いる手順。
【０００９】
上述の技術問題を解決するため、本発明が採用する別の技術案は、ＬＴＰＳ  ＴＦＴ画素ユニットの製造方法を提供する。前記方法は、以下の手順を備える。基板を提供するとともに、基板上にバッファ層を形成する手順。バッファ層上に半導体パターン層と第１絶縁層を形成し、半導体パターン層と第１絶縁層を同じ層に設けるとともに、半導体パターン層の高さと第１絶縁層の高さを同じにする手順。
【００１０】
そのうち、基板上にバッファ層を形成する手順は、以下の手順を備える。基板上に窒化ケイ素層とシリコン酸化層を順番に形成する手順。
【００１１】
そのうち、バッファ層上に半導体パターン層と第１絶縁層を形成し、半導体パターン層と第１絶縁層を同じ層に設けるとともに、半導体パターン層の高さと第１絶縁層の高さを同じにする手順は、以下の手順を備える。バッファ層上にアモルファスシリコン層を形成するとともに、アモルファスシリコン層に結晶操作を行うことによって、ポリシリコン層を形成する手順。第１フォトマスク工程でポリシリコン層をパターン化することによって、半導体パターン層を形成する手順。半導体パターン層上と半導体パターン層が形成されていないバッファ層上に半導体パターン層と高さが同じである窒化ケイ素層を形成する手順。窒化ケイ素層上における半導体パターン層に対応しない位置にネガ型フォトレジストをコーティングする手順。第２フォトマスク工程によって窒化ケイ素層をパターン化処理する手順。さらに半導体パターン層上方の窒化ケイ素層にエッチングを行うことによって、半導体パターン層上の窒化ケイ素層をエッチングし、半導体パターン層の両端に半導体パターン層の高さと同じ第１絶縁層を形成する手順。
【００１２】
そのうち、ＬＴＰＳ  ＴＦＴ画素ユニットの製造方法は、さらに以下の手順を備える。第３フォトマスク工程と第１ドーピング工程によって半導体パターン層上に真性領域と真性領域の両側に位置する高濃度ドープ領域を形成する手順。さらに第４フォトマスク工程と第２ドーピング工程によって半導体パターン層上に真性領域と高濃度ドープ領域の間に位置する低濃度ドープ領域を形成する手順。
【００１３】
そのうち、ＬＴＰＳ  ＴＦＴ画素ユニットの製造方法は、さらに以下の手順を備える。半導体パターン層と第１絶縁層上に第２絶縁層を形成する手順。第２絶縁層上にゲート電極層を形成するとともに、第５フォトマスク工程でゲート電極層をパターン化処理することによって、ゲート電極を形成する手順。ゲート電極上に第３絶縁層を形成する手順。第３絶縁層上にＬＴＰＳ  ＴＦＴユニットのソース電極とドレイン電極を形成し、そのうちソース電極とドレイン電極を、それぞれ第２絶縁層と第３絶縁層を通り抜ける第１スルーホールによって半導体パターン層と電気的に接続させる手順。ソース電極とドレイン電極上に第４絶縁層を形成するとともに、第４絶縁層上に画素電極を形成し、画素電極を、第４絶縁層を通り抜ける第２スルーホールによってソース電極またはドレイン電極のうちの１つと電気的に接続させる手順。
【００１４】
そのうち、ＬＴＰＳ  ＴＦＴ画素ユニットの製造方法は、さらに以下の手順を備える。第４絶縁層とソース電極およびドレイン電極の間にさらに第５絶縁層を形成する手順。第５絶縁層と第４絶縁層の間にさらに共通電極を形成し、液晶コンデンサを形成するのに画素電極を用いる手順。
【００１５】
上述の技術問題を解決するため、本発明が採用する別の技術案は、ＬＴＰＳ  ＴＦＴ画素ユニットを提供する。前記ＬＴＰＳ  ＴＦＴユニットは、基板と、基板上に設けられるバッファ層と、バッファ層上の同じ層に設けられるとともに、半導体パターン層の高さと第１絶縁層の高さが同じである半導体パターン層と第１絶縁層と、からなる。
【００１６】
そのうち、バッファ層は、基板上に順番に設けられる窒化ケイ素層とシリコン酸化層を備える。
【００１７】
そのうち、ＬＴＰＳ  ＴＦＴ画素ユニットは、さらに、第２絶縁層と、ゲート電極と、第３絶縁層と、ソース電極とドレイン電極と、第４絶縁層と、画素電極を備える。前記第２絶縁層は、半導体パターン層と第１絶縁層上に設けられる。前記ゲート電極は、第２絶縁層上に設けられる。前記第３絶縁層は、ゲート電極上に設けられる。前記ソース電極とドレイン電極は、第３絶縁層上に設けられ、そのうちソース電極とドレイン電極は、それぞれ第２絶縁層と第３絶縁層を通り抜ける第１スルーホールによって半導体パターン層と電気的に接続される。前記第４絶縁層は、ソース電極とドレイン電極上に設けられる。前記画素電極は、第４絶縁層上に設けられるとともに、第４絶縁層を通り抜ける第２スルーホールによってソース電極またはドレイン電極のうちの１つと電気的に接続される。
【００１８】
そのうち、ＬＴＰＳ  ＴＦＴ画素ユニットは、さらに第５絶縁層と、共通電極を備える。前記第５絶縁層は、第４絶縁層とソース電極及びドレイン電極の間に設けられる。前記共通電極は、第５絶縁層と第４絶縁層の間に設けられ、画素電極が液晶コンデンサを形成するのに用いられる。
【発明の効果】
【００１９】
従来技術の状況と異なる点として、本発明は、バッファ層上に、同じ層に設けられるとともに高さが同じである半導体パターン層と第１絶縁層を形成することで、第１絶縁層と半導体パターン層上に続いて形成される第２絶縁層を平坦な状態、凸状等がない構造にすることができる上、ゲート電極層が平坦な第２絶縁層上に置かれることによって、ゲート電極層と半導体パターン層の間隔が等しくなることが保証され、これにより、第２絶縁層の凸状等の構造によってゲート電極層と半導体パターン層の間隔が不均一になり、それにより偏側性効果が引き起こされるのを防止すると同時に、ＬＴＰＳ  ＴＦＴ画素ユニットの電気特性が向上する。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施例が提供するＴＦＴ画素ユニットの製造方法のフローチャートである。
【図２】図１に示す方法に対応する工程図である。
【図３】本発明の実施例が提供するＴＦＴ画素ユニットの構造を示した図である。
【発明を実施するための形態】
【００２１】
図１と図２を合わせて参照する。図１は、本発明の実施例が提供するＬＴＰＳ  ＴＦＴ画素ユニットの製造方法のフローチャートである。図２は、図１に示す方法に対応する工程図である。図１と図２に示すように、本発明の実施例が提供する方法は、以下の手順を備える。
【００２２】
手順Ｓ１は、基板１１を提供するとともに、基板１１上にバッファ層１２を形成する。
【００２３】
具体的には、基板１１上に窒化ケイ素層１２１とシリコン酸化層１２２を順番に形成し、バッファ層１２とする。
【００２４】
手順Ｓ２は、バッファ層１２上に半導体パターン層１３と第１絶縁層１４を形成し、半導体パターン層１３と第１絶縁層１４２を、同じ層に設けるとともに、半導体パターン層１３の高さと第１絶縁層１４２の高さを同じにする。
【００２５】
本手順は、具体的にはまずバッファ層１２上にアモルファスシリコン層１３３を形成する。具体的には、本実施例では、シリコン酸化層１２２上にアモルファスシリコン層１３３を形成する。その後アモルファスシリコン層１３３に結晶操作を行うことによって、ポリシリコン層１３４を形成する。具体的には、エキシマレーザアニール（ＥＬＡ）によって結晶化を完成させ、さらに第１フォトマスク工程でポリシリコン層１３４をパターン化することによって、半導体パターン層１３を形成する。さらに、半導体パターン層１３上と、半導体パターン層１３を形成していないバッファ層１２に、具体的にはシリコン酸化層１２２上に、半導体パターン層１３と高さが同じである窒化ケイ素層１４を形成する。窒化ケイ素層１４上における半導体パターン層１３に対応していない位置に、ネガ型フォトレジスト１４１をコーティングし、第２フォトマスク工程によって窒化ケイ素層１４をパターン化処理する。さらに、半導体パターン層１３上方の窒化ケイ素層１４にエッチングを行うことによって、半導体パターン層１３上の窒化ケイ素層１４をエッチングし、半導体パターン層１３の両端に半導体パターン層１３の高さと同じ第１絶縁層１４２を形成する。
【００２６】
そのうち、第１フォトマスク工程によってポリシリコン層１３４をパターン化する。具体的には、まずポリシリコン層１３４上にフォトレジスト層をコーティングしてから、露出や現像等の工程を行うことによって、余分なポリシリコン層１３４を除去する。理解されるべき点として、以下で言及するフォトマスク工程は、特に説明されない限り、その原理は第１フォトマスク工程の原理と同じである。
【００２７】
第１絶縁層１４２を形成した後、さらに第３フォトマスク工程と第１ドーピング工程によって半導体パターン層１３上に真性領域１３０と真性領域１３０の両側に位置する高濃度ドープ領域１３１を形成してから、さらに第４フォトマスク工程と第２ドーピング工程によって半導体パターン層１３上に真性領域１３０と高濃度ドープ領域１３１の間に位置する低濃度ドープ領域１３２を形成する。
【００２８】
そのうち、高濃度ドープ領域１３１と低濃度ドープ領域１３２は、どちらもイオン注入方法によってＮ型ドープされ、その違いは、ドーピングの割合の違いである。
【００２９】
本発明の実施例における製造方法は、さらに以下の手順を備える。半導体パターン層１３と第１絶縁層１４２上に第２絶縁層１５を形成する手順。第２絶縁層１５上にゲート電極層１６を形成する手順。半導体パターン層１３と第１絶縁層１４２の高さが同じであるため、第２絶縁層１５の表面を、平坦な状態にすることができ、これにより、第２絶縁層１５の表面が凸凹である、例えば凸状等を備える構造によって、ゲート電極層１６と半導体パターン層１３の間の間隔が不均一になり偏側性効果が引き起こされるのを防止する。これにより、後に続く信号の送信がさらに安定し、ＬＴＰＳ  ＴＦＴ画素ユニット１０の電気特性が向上する。
【００３０】
本発明の実施例は、さらにゲート電極層１６に第５フォトマスク工程を行うことによって、ゲート電極１６１を形成することができる。同時に、さらにゲート電極１６１上に第３絶縁層１７を形成する。そのうち、本実施例において、第３絶縁層１７は、シリコン酸化層１７１と窒化ケイ素層１７２を備える。
【００３１】
さらに、第３絶縁層１７上にＬＴＰＳ  ＴＦＴユニット１０のソース電極１８とドレイン電極１９を形成する。そのうち、ソース電極１８とドレイン電極１９の形成工程とゲート電極１６１の形成工程は同じであるため、ここでは贅言しない。本実施例において、ソース電極１８とドレイン電極１９は、それぞれ第２絶縁層１５と第３絶縁層１７を通り抜ける第１スルーホールＭ１によって半導体パターン層１３と電気的に接続される。
【００３２】
さらに、ソース電極１８とドレイン電極１９上に第４絶縁層１１０を形成するとともに、第４絶縁層１１０上に画素電極１００を形成し、画素電極１００は、第４絶縁層１１０を通り抜ける第２スルーホールＭ２によってソース電極１８またはドレイン電極１９のうちの１つと電気的に接続される。本実施例において、具体的には画素電極１００とドレイン電極１９は電気的に接続される。その他の実施例において、画素電極１００とソース電極１８が電気的に接続されてもよい。
【００３３】
さらに、第４絶縁層１１０と、ソース電極１８及びドレイン電極１９の間にはさらに第５絶縁層１２０が形成される。第５絶縁層１２０と第４絶縁層１１０の間には、さらに共通電極１３０が形成され、画素電極１００が液晶コンデンサを形成するのに用いられる。
【００３４】
よって、本発明の実施例における製造方法によって生成されたＬＴＰＳ  ＴＦＴ画素ユニット１０の偏側性効果はさらに軽減されるとともに、さらに強い電気特性を備える。
【００３５】
本発明の実施例は、さらに上述の前記方法に基づいてＬＴＰＳ  ＴＦＴ画素ユニットを提供する。具体的には図３を参照する。
【００３６】
図３に示すように、本発明の実施例が提供するＬＴＰＳ  ＴＦＴ画素ユニット１０は、基板１１と、バッファ層１２と、半導体パターン層１３と、第１絶縁層１４２と、からなる。
【００３７】
そのうち、バッファ層１２は、窒化ケイ素層１２１とシリコン酸化層１２２を備え、  窒化ケイ素層１２１とシリコン酸化層１２２は、基板１１上に順番に設けられる。
【００３８】
半導体パターン層１３と第１絶縁層１４２は、バッファ層１２上の同じ層に設けられ、具体的にはシリコン酸化層１２２上に設けられるとともに、半導体パターン層１３の高さと第１絶縁層１４２の高さは同じである。そのうち、半導体パターン層１３と第１絶縁層１４２の製造工程は、上述の通りであるため、ここでは贅言しない。
【００３９】
本実施例において、半導体パターン層１３は、さらに真性領域１３０と真性領域１３０の両側に位置する高濃度ドープ領域１３１を備える。さらに、半導体パターン層１３は、さらに真性領域１３０と高濃度ドープ領域１３１の間に位置する低濃度ドープ領域１３２を備える。
【００４０】
さらに、ＬＴＰＳ  ＴＦＴ画素ユニット１０は、さらに第２絶縁層１５と、ゲート電極１６１と、第３絶縁層１７と、ソース電極１８と、ドレイン電極１９と、第４絶縁層１１０と、画素電極１００を備える。
【００４１】
そのうち、第２絶縁層１５は、半導体パターン層１３と第１絶縁層１４２上に設けられる。ゲート電極１６１は、第２絶縁層１５上に設けられる。第３絶縁層１７は、シリコン酸化層１７１と窒化ケイ素層１７２を備え、ゲート電極１６１上に順番に設けられる。ソース電極１８とドレイン電極１９は、第３絶縁層１７上に設けられる。そのうち、ソース電極１８とドレイン電極１９は、それぞれ第２絶縁層１５と第３絶縁層１７を通り抜ける第１スルーホールＭ１によって半導体パターン層１３と電気的に接続される。第４絶縁層１１０は、ソース電極１８とドレイン電極１９上に設けられる。画素電極１００は、第４絶縁層１１０上に設けられるとともに、第４絶縁層１１０を通り抜ける第２スルーホールＭ２によってソース電極１８またはドレイン電極１９のうち１つと電気的に接続される。
【００４２】
さらに、ＬＴＰＳ  ＴＦＴ画素ユニット１０は、さらに第５絶縁層１２０と共通電極１３０を備える。そのうち、第５絶縁層１２０は、第４絶縁層１１０と、ソース電極１８及びドレイン電極１９の間に設けられる。共通電極１３０は、第５絶縁層１２０と第４絶縁層１１０の間に設けられ、画素電極１００が液晶コンデンサを形成するのに用いられる。
【００４３】
要約すると、本発明は、ＬＴＰＳ  ＴＦＴ画素ユニット１０の偏側性効果を軽減させることができるとともに、その電気特性を向上させることができる。
【００４４】
上述は、本発明の実施例に過ぎず、これによって本発明の特許請求の範囲が制限されるわけではなく、本発明の説明書及び図の内容を利用して行われた同等の構造または同等の工程の変更全て、直接または間接的にその他の関連する技術領域で運用したりするなどはどれも同様に本発明の特許請求の保護範囲内に含まれるものとする。
【符号の説明】
【００４５】
１１    基板
１２    バッファ層
１２１  １７２  窒化ケイ素層
１２２  １７１  シリコン酸化層
１３    半導体パターン層
１４２  第１絶縁層
１３３  アモルファスシリコン層
１３４  ポリシリコン層
１４    窒化ケイ素層
１４１  ネガ型フォトレジスト
１３０  真性領域
１３１  高濃度ドープ領域
１３２  低濃度ドープ領域
１５    第２絶縁層
１６    ゲート電極層
１６１  ゲート電極
１７    第３絶縁層
１８    ソース電極
１９    ドレイン電極
Ｍ１    第１スルーホール
１１０  第４絶縁層
１００  画素電極
Ｍ２    第２スルーホール
１２０  第５絶縁層
１３０  共通電極
１０    ＬＴＰＳ  ＴＦＴ画素ユニット
【図１】
0006542897.tif 000002
【図２】
0006542897.tif 000003
【図３】
0006542897.tif 000004