(57)【特許請求の範囲】
【請求項１】
制御端子にゲート容量を有する電圧駆動型のスイッチング素子（１２）を駆動するための駆動電圧を生成するスイッチング素子駆動回路であって、
昇圧された電圧を発生するチャージポンプ回路（２０）と、
前記チャージポンプ回路によって発生された昇圧電圧を用いて前記駆動電圧を生成するものであって、少なくとも前記スイッチング素子のオンを指示する指示信号の出力期間における初期と終期に、前記スイッチング素子の制御端子に抵抗を介して定電流を流すことにより、前記ゲート容量を利用して、前記駆動電圧の立ち上りと立ち下がりをなます駆動電圧生成回路（５０）と、を備え、
前記チャージポンプ回路は、
複数個のキャパシタ（３０、３２、３４、３６）と、
所定のスイッチング周波数で、前記複数個のキャパシタの一方の電極に印加される電圧を高電位電圧と低電位電圧との間で反転させることで、前記複数個のキャパシタに充電と放電とを交互に行わせつつ、初段のキャパシタから最終段のキャパシタに向けて電荷を積算させる制御回路（２１〜２８）と、を有し、
前記チャージポンプ回路のスイッチング周波数を２ＭＨｚ以上３０ＭＨｚ以下とし、
前記チャージポンプ回路は、さらに、
前記初段のキャパシタから前記最終段のキャパシタへ向けて、隣接する前記キャパシタ同士を接続する接続線にそれぞれ挿入された、電流の逆流を防止するための逆流防止用ダイオード（２９、３１、３３、３５）と、
前記チャージポンプ回路による昇圧電圧を所定の目標電圧にクランプするクランプ回路（４１）と、を有し、
前記逆流防止用ダイオードはツェナーダイオードであり、
前記初段のキャパシタから前記最終段のキャパシタに向けて電荷を積算させるように、前記複数個のキャパシタに交互に充電と放電を行わせた際に、隣接するキャパシタにおける電圧変化の振幅の差が、前記ツェナーダイオードのツェナー電圧を超えないように、前記クランプ回路による目標電圧が設定されることを特徴とするスイッチング素子駆動回路。
【請求項２】
前記複数個のキャパシタは、半導体基板（１０）の表面に形成される絶縁膜を挟んで配置された導電体を電極として形成されたものであることを特徴とする請求項１に記載のスイッチング素子駆動回路。
【請求項３】
前記スイッチング素子駆動回路を構成する前記チャージポンプ回路及び前記駆動電圧生成回路は、前記半導体基板に形成されることを特徴とする請求項２に記載のスイッチング素子駆動回路。
【請求項４】
前記スイッチング周波数を５ＭＨｚ以上２０ＭＨｚ以下としたことを特徴とする請求項１乃至３のいずれかに記載のスイッチング素子駆動回路。
【請求項５】
前記制御回路は、前記チャージポンプ回路の前記スイッチング周波数を可変する周波数可変手段を備え、
駆動対象となる前記スイッチング素子が複数あり、前記駆動電圧生成回路は、複数の前記スイッチング素子に対応して複数設けられ、それら複数の駆動電圧生成回路に対して１つのチャージポンプ回路が共用され、
前記周波数可変手段は、同時に駆動される前記スイッチング素子の数に応じて、前記チャージポンプ回路の前記スイッチング周波数を切り替えることを特徴とする請求項１乃至４のいずれかに記載のスイッチング素子駆動回路。
【請求項６】
前記周波数可変手段は、同時に駆動される前記スイッチング素子が多い時には、少ない時に比較して、前記スイッチング周波数を高めることを特徴とする請求項５に記載のスイッチング素子駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御端子に入力容量を有する電圧駆動型のスイッチング素子を駆動するための駆動電圧を生成するスイッチング素子駆動回路に関する。
【背景技術】
【０００２】
例えば、特許文献１には、ＭＯＦＦＥＴなどのスイッチング素子をＰＷＭ駆動する場合に、ラジオノイズの発生を低減することが可能な信号出力回路が開示されている。
【０００３】
この特許文献１の信号出力回路は、ＭＯＳＦＥＴのゲート−ソース間にコンデンサを接続し、ゲート端子に比較的大きなゲート容量を持たせる。そして、ＭＯＳＦＥＴをオフからオンさせるときにゲート容量を充電するための充電電流、及びＭＯＳＦＥＴをオンからオフさせるときにゲート容量から放電するための放電電流をカレントミラー回路で発生させつつ、その内部抵抗成分とゲート容量との時定数を利用して、スイッチング素子のゲート電圧を穏やかに変化させるようにする。その結果、ＭＯＳＦＥＴがターンオンするとき、及びターンオフするときの双方について、ＭＯＳＦＥＴが負荷に通電する電流波形の傾きを緩やかにすることができ、ラジオノイズの低減を図ることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−１６６７２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記特許文献１の信号処理回路は、ＭＯＳＦＥＴが比較的大きなゲート容量を持っている。このＭＯＳＦＥＴを確実に駆動できるようにするため、ＭＯＳＦＥＴのゲート電圧を、チャージポンプ回路からなる昇圧回路による昇圧電圧を用いて生成している。
【０００６】
ここで、一般的に、チャージポンプ回路は、外付けの容量を用いて構成され、また、ノイズやコストの観点から、駆動周波数（スイッチング周波数）はできるだけ遅くなるように設定される（例えば、５０ｋＨｚ）。しかしながら、チャージポンプ回路を低い駆動周波数で駆動した場合、その駆動による高次のノイズが、ＡＭ周波数帯のラジオノイズとなる懸念がある。そのため、スイッチング素子のゲート端子電圧の変化を穏やかにしたにも係わらず、十分なノイズ低減効果を得られない虞がある。
【０００７】
本発明は、上述した点に鑑みてなされたものであり、チャージポンプ回路を用いて、スイッチング素子の駆動電圧を生成する場合であっても、十分なノイズ抑制効果を得ることが可能な、スイッチング素子駆動回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上述した目的を達成するために、本発明によるスイッチング素子駆動回路は、制御端子にゲート容量を有する電圧駆動型のスイッチング素子（１２）を駆動するための駆動電圧を生成するものであって、
昇圧された電圧を発生するチャージポンプ回路（２０）と、
チャージポンプ回路によって発生された昇圧電圧を用いて駆動電圧を生成するものであって、少なくともスイッチング素子のオンを指示する指示信号の出力期間における初期と終期に、スイッチング素子の制御端子に抵抗を介して定電流を流すことにより、スイッチング素子の入力容量を利用して、駆動電圧の立ち上りと立ち下がりをなます駆動電圧生成回路（５０）と、を備え、
チャージポンプ回路は、
複数個のキャパシタ（３０、３２、３４、３６）と、
所定のスイッチング周波数で、複数個のキャパシタの一方の電極に印加される電圧を高電位電圧と低電位電圧との間で反転させることで、複数個のキャパシタに充電と放電とを交互に行わせつつ、初段のキャパシタから最終段のキャパシタに向けて電荷を積算させる制御回路（２１〜２８）と、を有し、
チャージポンプ回路のスイッチング周波数を２ＭＨｚ以上３０ＭＨｚ以下とし、
チャージポンプ回路は、さらに、
初段のキャパシタから最終段のキャパシタへ向けて、隣接するキャパシタ同士を接続する接続線にそれぞれ挿入された、電流の逆流を防止するための逆流防止用ダイオード（２９、３１、３３、３５）と、
チャージポンプ回路による昇圧電圧を所定の目標電圧にクランプするクランプ回路（４１）と、を有し、
逆流防止用ダイオードはツェナーダイオードであり、
初段のキャパシタから最終段のキャパシタに向けて電荷を積算させるように、複数個のキャパシタに交互に充電と放電を行わせた際に、隣接するキャパシタにおける電圧変化の振幅の差が、ツェナーダイオードのツェナー電圧を超えないように、クランプ回路による目標電圧が設定されることを特徴とする。
【０００９】
本発明によるスイッチング素子駆動回路は、従来と同様に、制御端子にゲート容量を有するスイッチング素子（１２）をオンする駆動電圧の生成期間における初期と終期に、スイッチング素子の制御端子に抵抗を介して定電流を流す。これにより、制御端子のゲート容量を利用して駆動電圧の立ち上りと立ち下がりをなますことができ、スイッチング素子の駆動によるラジオノイズの発生を低減することができる。
そして、本発明によるスイッチング素子駆動回路では、隣接するキャパシタにおける電圧変化の振幅の差が、ツェナーダイオードのツェナー電圧を超えないように、クランプ回路による目標電圧が設定される。このようにすれば、チャージポンプ回路における各キャパシタの充放電により隣接するキャパシタ間に発生する電位差の大きさを、ツェナーダイオードのツェナー電圧よりも確実に小さいものとすることができる。その結果、チャージポンプ回路のスイッチング周波数を高くした場合であっても、チャージポンプ回路における昇圧効率の低下を抑えることができる。
【００１０】
さらに、本発明による駆動回路では、チャージポンプ回路（２０）のスイッチング周波数を２ＭＨｚ以上３０ＭＨｚ以下とする。このように、チャージポンプ回路のスイッチング周波数を、ＡＭ周波数帯よりも高い周波数（２ＭＨｚ以上）としているので、チャージポンプ回路の駆動によるラジオノイズの発生を抑制することができる。なお、チャージポンプの周波数を上昇させていくと、キャパシタの充放電がスイッチングの速度に追いつかなくなって効率が低下する可能性が生じるため、スイッチング周波数の上限は３０ＭＨｚ程度であることが望ましい。ただし、ラジオノイズの低減や、チャージポンプの効率などを考慮すると、より望ましいスイッチング周波数の範囲は、５ＭＨｚ以上２０ＭＨｚ以下である。
【００１１】
上記構成において、複数個のキャパシタ（３０、３２、３４、３６）は、半導体基板の表面に形成される絶縁膜を挟んで配置された導電体を電極として形成されたものであることが好ましい。チャージポンプ回路のスイッチング周波数を２ＭＨｚ以上とすることで、小容量のキャパシタを用いながら、チャージポンプ回路は、スイッチング素子を駆動可能な昇圧電圧を発生することができる。そのような小容量キャパシタは、上述したように半導体基板を利用して形成することができる。これにより、キャパシタのコストの低減を図ることが可能になる。
【００１２】
また、上記構成において、制御回路（２１〜２８）は、初段のキャパシタから最終段のキャパシタへ向けて、隣接するキャパシタ同士を接続する接続線にそれぞれ挿入された、電流の逆流を防止するための逆流防止用ダイオード（２９、３１、３３、３５）と、チャージポンプ回路による昇圧電圧を所定の目標電圧にクランプするクランプ回路（４１）と、を有し、初段のキャパシタから最終段のキャパシタに向けて電荷を積算させるように、複数個のキャパシタに交互に充電と放電を行わせた際に、隣接するキャパシタにおける電圧変化の振幅の差が、逆流防止用ダイオードの耐圧を超えないように、クランプ回路による目標電圧が設定されることが好ましい。
【００１４】
上記括弧内の参照番号は、本発明の理解を容易にすべく、後述する実施形態における具体的な構成との対応関係の一例を示すものにすぎず、なんら本発明の範囲を制限することを意図したものではない。
【００１５】
また、上述した特徴以外の、特許請求の範囲の各請求項に記載した技術的特徴に関しては、後述する実施形態の説明及び添付図面から明らかになる。
【図面の簡単な説明】
【００１６】
【図１】実施形態によるスイッチング素子駆動回路の全体構成を概念的に示す構成図である。
【図２】チャージポンプ回路の回路構成の一例を示した回路図である。
【図３】チャージポンプ回路の作動を説明するための波形図である。
【図４】駆動電圧生成回路の回路構成の一例を示した回路図である。
【図５】駆動電圧生成回路の作動を説明するための波形図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施形態を図面を参照しつつ詳細に説明する。図１は、本実施形態によるスイッチング素子駆動回路の全体構成を概念的に示す構成図である。本実施形態におけるスイッチング素子駆動回路は、例えば、車両の室内灯、バックランプ、フラッシャーなどを構成するランプやＬＥＤへの通電電流の大きさをＰＷＭ制御することにより、その明るさを制御するために用いられる。ただし、スイッチング素子駆動回路が駆動対象とする電気負荷はランプやＬＥＤに限られるわけではなく、負荷電流をＰＷＭ制御するものであれば、本発明のスイッチング素子駆動回路の駆動対象とすることができる。
【００１８】
図１に示すように、スイッチング素子駆動回路は、電圧駆動型のスイッチング素子としてのＮチャネルＭＯＳＦＥＴ１２、車両のバッテリ電源から供給されるバッテリ電圧ＶＢを昇圧するチャージポンプ回路２０、チャージポンプ回路２０により昇圧された電圧ＶＣＰを用いて、ＮチャネルＭＯＳＦＥＴ１２をオン、オフするための駆動電圧を生成する駆動電圧生成回路５０とを有している。
【００１９】
電気負荷としてのランプ１６は、バッテリ電源とグランドとの間において、ＮチャネルＭＯＳＦＥＴ１２と直列に、ＮチャネルＭＯＳＦＥＴ１２のソースとグランドとの間に接続されている。従って、外部の制御装置から与えられるＰＷＭ信号に応じて、ＮチャネルＭＯＳＦＥＴ１２のゲート端子（制御端子）にゲート電圧（駆動電圧）を印加したり、其の印加を停止したりすることにより、ＮチャネルＭＯＳＦＥＴ１２の導通状態がＰＷＭ制御される。その結果、ランプ１６に流れる電流の大きさを所望の大きさに制御することができる。
【００２０】
ＮチャネルＭＯＳＦＥＴ１２のゲートとソースとの間には、コンデンサ１４が接続されている。コンデンサ１４は、ＮチャネルＭＯＳＦＥＴ１２のゲート−ソース間の容量成分よりも大きな容量を有している。このコンデンサ１４は、後に詳細に説明するが、少なくともＮチャネルＭＯＳＦＥＴ１２をオンするゲート電圧の立ち上りと立ち下がりをなまし、その変化を緩やかにするために利用される。なお、ＮチャネルＭＯＳＦＥＴ１２が、比較的大きなゲート−ソース間容量を有している場合には、コンデンサ１４を省略することも可能である。
【００２１】
本実施形態では、上述したＮチャネルＭＯＳＦＥＴ１２、チャージポンプ回路２０、及び駆動電圧生成回路５０は、共通の半導体基板１０に形成されている。ただし、例えば、ＮチャネルＭＯＳＦＥＴ１２は発熱の度合いが強いため、放熱性を高めるべく、別の専用の半導体基板に形成しても良い。また、電圧駆動型のスイッチング素子として、ＭＯＳＦＥＴではなく、ＩＧＢＴを用いても良い。
【００２２】
次に、チャージポンプ回路２０について詳細に説明する。図２は、チャージポンプ回路２０の回路構成の一例を示した回路図である。
【００２３】
図２に示すように、チャージポンプ回路２０は、定電流源２１を有する。この定電流源２１は、互いに逆向きに接続された一対のツェナーダイオード２２、２３に定電流を流す。定電流源２１と一対のツェナーダイオード２２、２３との接続線は、コレクタがバッテリ電源に接続されたＮＰＮトランジスタ２４のベースに接続されている。このため、ＮＰＮトランジスタ２４のベースの電位は、ツェナーダイオード２３のツェナー電圧ＶＺにツェナーダイオード２２の順方向電圧ＶＦを加えた値になる。このベース電位によって、ＮＰＮトランジスタ２４はオンする。
【００２４】
ＮＰＮトランジスタ２４がオンしたとき、ＮＰＮトランジスタ２４のエミッタから出力される電圧（以下、エミッタ出力電圧）は、ベース電位から、ＮＰＮトランジスタ２４のベース−エミッタ間電圧ＶＢＥを引いた値になる。ツェナーダイオード２２の順方向電圧ＶＦと、ＮＰＮトランジスタ２４のベース−エミッタ間電圧ＶＢＥはほぼ等しいので、ＮＰＮトランジスタ２４のエミッタ出力電圧は、ほぼ、ツェナーダイオード２３のツェナー電圧ＶＺに等しくなる。
【００２５】
ＮＰＮトランジスタ２４のエミッタ出力電圧は、バッファ２６、２８に与えられる。バッファ２６、２８は、それぞれ、入力端子にローレベルの電圧が入力されたとき、出力端子からゼロ電位の電圧（以下、ゼロ電圧）を出力し、入力端子にハイレベルの電圧が入力されたとき、出力端子から、ＮＰＮトランジスタ２４のエミッタ出力電圧、すなわち、ツェナーダイオード２３のツェナー電圧ＶＺに相当する電圧を出力するように構成されている。
【００２６】
また、チャージポンプ回路２０は、所定のスイッチング周波数で、交互に、ローレベルの電圧とハイレベルの電圧を出力する発振器２５を有している。本実施形態では、この所定のスイッチング周波数として、２ＭＨｚ以上３０ＭＨｚ以下の範囲の任意のスイッチング周波数を用いる。このような範囲のスイッチング周波数を用いることで、スイッチング周波数は、少なくともＡＭ周波数帯よりも高くなるので、チャージポンプ回路２０の駆動によってラジオノイズが発生することを抑制することができる。ただし、チャージポンプ回路２０のスイッチング周波数を過度に高めると、キャパシタの充放電がスイッチングの速度に追いつかなくなって効率が低下する可能性が生じる。そのため、スイッチング周波数の上限は３０ＭＨｚ程度であることが望ましい。さらに、ラジオノイズの低減や、チャージポンプの効率などを考慮すると、より望ましいスイッチング周波数の範囲は、５ＭＨｚ以上２０ＭＨｚ以下である。
【００２７】
この発振器２５の出力は、直接、バッファ２６の入力端子に入力される一方、バッファ２８の入力端子には、インバータ２７を介して入力される。このため、バッファ２６の入力端子とバッファ２８の入力端子とに入力される電圧レベルは、逆位相で変化することになる。その結果、図３に示すように、バッファ２６の出力端子から出力される出力電圧Ｖ１と、バッファ２８の出力端子から出力される出力電圧Ｖ２も、一方がゼロ電圧となったとき他方がツェナー電圧ＶＺとなり、逆に、一方がツェナー電圧ＶＺとなったとき他方がゼロ電圧となるように、逆位相で変化する。
【００２８】
チャージポンプ回路２０は、複数個のキャパシタ（コンデンサ）３０、３２、３４、３６、３８を有している。これら複数個のキャパシタ３０、３２、３４、３６、３８は、半導体基板１０の表面に形成される絶縁膜を挟んで配置された導電体を電極として、それぞれ形成されたものである。例えば、これらのキャパシタ３０、３２、３４、３６、３８は、半導体基板１０の表層に形成された高濃度不純物領域を一方の電極とし、半導体基板の表面に形成された絶縁膜上に、アルミやポリシリコンからなる導電体を他方の電極として形成することができる。なお、個々のキャパシタ３０、３２、３４、３６、３８は、例えば４０〜６０ｐＦの範囲において、同じ容量となるように形成される。
【００２９】
上述したように、チャージポンプ回路２０のスイッチング周波数を２ＭＨｚ以上としているので、４０〜６０ＰＦ程度の小容量のキャパシタ３０、３２、３４、３６、３８を用いながら、チャージポンプ回路２０は、ＮチャネルＭＯＳＦＥＴ１２を駆動可能な昇圧電圧を生成することができる。また、小容量のキャパシタは、上述したように半導体基板１０を利用して形成することができる。これにより、複数個のキャパシタ３０、３２、３４、３６、３８のコストの低減を図ることが可能になる。
【００３０】
また、複数個のキャパシタ３０、３２、３４、３６、３８の一方の電極は、それぞれ、チャージポンプ回路２０の出力端子４０に接続された接続線３９に接続される。そして、その接続線３９には、各キャパシタ３０、３２、３４、３６、３８から電流が逆流することを防止するための逆流防止用ダイオード２９、３１、３３、３５、３７が挿入されている。すなわち、第１の逆流防止用ダイオード２９が、初段のキャパシタ３０からの電流の逆流を防止するために、初段のキャパシタ３０とバッテリ電源との間に挿入されている。また、第２の逆流防止用ダイオード３１が、２段目のキャパシタ３２からの電流の逆流を防止するために、２段目のキャパシタ３２と初段のキャパシタ３０との間に挿入されている。同様に、第３、第４及び第５の逆流防止用ダイオード３３、３５、３７が、それぞれ、３段目のキャパシタ３４と２段目のキャパシタ３２との間、４段目のキャパシタ３６と３段目のキャパシタ３４との間、最終段のキャパシタ３８と４段目のキャパシタ３６との間に挿入されている。
【００３１】
第１〜第５の逆流防止用ダイオード２９、３１、３３、３５、３７は、それぞれツェナーダイオードであり、前述した一対のツェナーダイオード２２、２３と同じ特性となるように、すなわち、同じツェナー電圧ＶＺを持つように、同じ製造工程（イオン注入工程、熱拡散工程など）で半導体基板１０に製造されたものである。
【００３２】
また、複数個のキャパシタ３０、３２、３４、３６、３８の他方の電極は、最終段のキャパシタ３８を除き、バッファ２６の出力端子とバッファ２８の出力端子とのいずれか一方に接続されている。より具体的には、初段のキャパシタ３０と３段目のキャパシタ３４との他方の電極がバッファ２６の出力端子に接続され、２段目のキャパシタ３２と４段目のキャパシタ３６との他方の電極がバッファ２８の出力端子に接続されている。
【００３３】
さらに、チャージポンプ回路２０は、出力端子４０から出力される昇圧電圧ＶＣＰを所定の目標電圧にクランプするクランプ回路４１を有する。このクランプ回路４１は、例えば、接続線３９からバッテリ電源に向けて逆方向となる１つのツェナーダイオード４２と、接続線３９からバッテリ電源に向けて順方向となる所定個数のツェナーダイオード４３、４４との直列回路とすることができる。なお、クランプ回路４１を構成するツェナーダイオード４２〜４４も、上述した一対のツェナーダイオード２２、２３と同じ特性となるように、すなわち、同じツェナー電圧ＶＺを持つように、同じ製造工程（イオン注入工程、熱拡散工程など）で半導体基板１０に製造されたものである。
【００３４】
上述したように構成されたチャージポンプ回路２０の作動について、図３の波形図を参照しつつ説明する。
【００３５】
例えば、バッファ２６の出力電圧Ｖ１がゼロ電圧となり、バッファ２８の出力電圧Ｖ２がツェナー電圧ＶＺとなったとき、初段のキャパシタ３０の他方の電極の電位はゼロとなる。そのため、初段のキャパシタ３０には、バッテリ電源から逆流防止用ダイオード２９を介して電流が流れ込み、初段のキャパシタ３０が充電される。この充電により、初段のキャパシタ３０の一方の電極の電位Ｖ３は、図３に示すように、バッテリ電圧ＶＢよりもほぼ逆流防止用ダイオード２９の順方向電圧ＶＦだけ低い電位（ＶＢ−ＶＦ）まで上昇する。
【００３６】
次いで、バッファ２６の出力電圧Ｖ１がツェナー電圧ＶＺとなり、バッファ２８の出力電圧Ｖ２がゼロ電圧となるように切り替わると、初段のキャパシタ３０の他方の電極には、バッファ２６からのツェナー電圧ＶＺがかかるため、初段のキャパシタ３０の一方の電極の電位Ｖ３がツェナー電圧ＶＺ分だけ持ち上げられる。そのため、初段のキャパシタ３０の一方の電極の電位Ｖ３は、最大で（ＶＢ−ＶＦ）＋ＶＺになる。
【００３７】
このとき、２段目のキャパシタ３２の他方の電極の電位はゼロである。このため、図３に示すように、２段目のキャパシタ３２の一方の電極の電位Ｖ４は、初段のキャパシタ３０の一方の電極の電位Ｖ３よりも低くなり、初段のキャパシタ３２から放電される電流で２段目のキャパシタ３２が充電される。
【００３８】
この充電において、チャージポンプ回路２０から出力される昇圧電圧ＶＣＰになんら制限を設けなければ、２段目のキャパシタ３２の一方の電極の電位Ｖ４は、ほぼ、（ＶＢ＋ＶＺ−２ＶＦ）となる。しかし、この場合、出力電圧Ｖ１と出力電圧Ｖ２とのレベルが反転したとき、１段目のキャパシタ３０の一方の電極の電位Ｖ３が（ＶＢ−ＶＦ）となり、２段目のキャパシタ３２の一方の電極の電位Ｖ４が（（ＶＢ＋ＶＺ−２ＶＦ）＋ＶＺ）となるため、その電位差（２ＶＺ−ＶＦ）は第２の逆流防止用ダイオード３１の耐圧であるツェナー電圧ＶＺを超えてしまうことになる。
【００３９】
そのため、本実施形態では、チャージポンプ回路２０から出力される昇圧電圧ＶＣＰを、バッテリ電圧ＶＢを基準として定めされる所定の目標電圧にクランプするクランプ回路４１を設けている。
【００４０】
このクランプ回路４１による目標電圧は、初段のキャパシタ３０から最終段のキャパシタ３８に向けて電荷を積算させるように、複数個のキャパシタ３０、３２、３４、３６に交互に充電と放電を行わせる際に、隣接するキャパシタ３０、３２、３４、３６における電圧変化の振幅の差が、第２〜第４の逆防止用ダイオード３１、３３、３５の耐圧（つまり、ツェナー電圧ＶＺ）を超えないように設定される。
【００４１】
換言すると、図２に示すチャージポンプ回路２０は、交互に充放電を繰り返すキャパシタとして４個のキャパシタ３０、３２、３４、３６を有しているので、理論上は、（ＶＢ−ＶＦ）＋３（ＶＺ−ＶＦ）まで昇圧した電圧を出力することが可能である。しかし、クランプ回路４１により、チャージポンプ回路２０から出力される電圧を所定の目標電圧にクランプすることにより、各キャパシタにおける電位上昇を理論値以下に抑えることができる。より具体的には、バッテリ電圧ＶＢと、クランプ回路４１による目標電圧との電圧差が、１段目のキャパシタ３０と２段目のキャパシタ３２との間での昇圧、２段目のキャパシタ３２と３段目のキャパシタ３４との間での昇圧、及び３段目のキャパシタ３４と４段目のキャパシタとの間での昇圧に、ほぼ均等に割り振られる。従って、クランプ回路４１による目標電圧を適切に設定することにより、隣接するキャパシタ３０、３２、３４、３６における電圧変化の振幅の差、すなわち、Ｖ４−Ｖ３、Ｖ５−Ｖ４、Ｖ６−Ｖ５が、常に、第２〜第４の逆防止用ダイオード３１、３３、３５の耐圧を超えないようにすることができる。
【００４２】
この際、隣接するキャパシタ３０、３２、３４、３６における電圧変化の振幅の差を第２〜第４の逆流防止用ダイオード３１、３３、３５に近づけるように、クランプ回路４１の目標電圧を定めることが好ましい。これにより、第２〜第４の逆流防止用ダイオードのリカバリ電流を抑制することができ、チャージポンプ回路２０の効率をさらに向上することができる。
【００４３】
そして、初段から４段目までのキャパシタ３０、３２、３４、３６の充放電動作によって昇圧された電圧は、図３に示すように、最終段のキャパシタ３８に充電される。この最終段のキャパシタ３８は、出力端子４０を介して、自身の充電電圧をチャージポンプ回路２０の昇圧電圧ＶＣＰとして駆動電圧生成回路５０に提供する。
【００４４】
次に、駆動電圧生成回路５０について詳細に説明する。図４は、駆動電圧生成回路５０の回路構成の一例を示した回路図である。
【００４５】
図４に示すように、駆動電圧生成回路５０は、一対のＰＮＰトランジスタ５１、５２から構成される第１のカレントミラー回路を有している。これら一対のＰＮＰトランジスタ５１、５２のエミッタは、上述したチャージポンプ回路２０から供給される昇圧電圧ＶＣＰの入力端子に接続されている。このため、一対のＰＮＰトランジスタ５１、５２のエミッタには、昇圧電圧ＶＣＰが印加される。また、一対のＰＮＰトランジスタ５１、５２のベースは、ともに、ＰＮＰトランジスタ５２のコレクタに接続されている。さらに、ＰＮＰトランジスタ５１のコレクタは、後述する第２のカレントミラー回路を構成するＮＰＮトランジスタ５４のコレクタに接続され、ＰＮＰトランジスタ５２のコレクタは、抵抗５３を介してＮチャネルＭＯＳＦＥＴ１２のゲートに接続されている。
【００４６】
上記のＮＰＮトランジスタ５４は、もう１つのＮＰＮトランジスタ５５とともに、第２のカレントミラー回路を構成している。第２のカレントミラー回路を構成する一対のＮＰＮトランジスタ５４、５５のベースは、ともに、ＮＰＮトランジスタ５４のコレクタに接続されている。また、一対のＮＰＮトランジスタ５４、５５のエミッタは、ともに、グランドに接続されている。さらに、ＮＰＮトランジスタ５５のコレクタは、ＮチャネルＭＯＳＦＥＴ１２のゲートに接続されている。
【００４７】
さらに、ＮＰＮトランジスタ５４に対して、ＮチャネルＭＯＳＦＥＴ５６が並列に接続されている。このＮチャネルＭＯＳＦＥＴ５６のゲートには、制御部６４から、ＰＷＭ信号が与えられる。
【００４８】
なお、第１のカレントミラー回路におけるＰＮＰトランジスタ５１と５２とのミラー比が１：Ｎに設定されるとすると、第２のカレントミラー回路におけるＮＰＮトランジスタ５４と５５とのミラー比は１：２Ｎに設定される。
【００４９】
また、昇圧電圧ＶＣＰの入力端子とグランドとの間に、抵抗５８、抵抗５９、及びＮチャネルＭＯＳＦＥＴ６１からなる直列回路と、ＰＮＰトランジスタ５７、抵抗６０、抵抗６２、及びＮチャネルＭＯＳＦＥＴ６３からなる直列回路とが接続されている。ＰＮＰトランジスタ５７のベースは抵抗５８と抵抗５９との共通接続線に接続され、抵抗６０と抵抗６２との共通接続線はＮチャネルＭＯＳＦＥＴ１２のゲートに接続されている。
【００５０】
次に、上述したように構成された駆動電圧生成回路５０の動作について説明する。制御部６４は、図示しない上位の制御装置から指示されるＰＷＭ信号を、ＮチャネルＭＯＳＦＥＴ５６のゲート端子に出力する。
【００５１】
このＰＷＭ信号のレベルが、図５（ａ）に示すように、ローレベルからハイレベルに変化すると、ＮチャネルＭＯＳＦＥＴ５６がオフ状態からオン状態に変化する。ＮチャネルＭＯＳＦＥＴ５６がオン状態になると、第２のカレントミラー回路を構成する一方のＮＰＮトランジスタ５４のコレクタ電位がグランドレベルに低下する。このため、第２のカレントミラー回路を構成する一対のＮＰＮトランジスタ５４、５５はともにオフする。
【００５２】
一方、オン状態となったＮチャネルＭＯＳＦＥＴ５６を介して、ＰＮＰトランジスタ５１にコレクタ電流が流れるので、対をなすＰＮＰトランジスタ５２にも電流が流れる。すなわち、第１のカレントミラー回路は動作する。この場合、ＰＮＰトランジスタ５２に流れる電流は、抵抗５３を介して、ＮチャネルＭＯＳＦＥＴ１２のゲートに流入する。ＮチャネルＭＯＳＦＥＴ１２のゲート−ソース間には容量成分があり、その容量成分にコンデンサ１４が並列に接続されている。このため、ゲートに流入した電流はこれらの入力容量を充電してゲート電位を上昇させる。ゲート電位が所定の電位まで上昇すると、ＮチャネルＭＯＳＦＥＴ１２がターンオンしてランプ１６への電流供給が開始される。
【００５３】
上記の動作が行われる際、コンデンサ１４を含むＮチャネルＭＯＳＦＥＴ１２のゲート−ソース間の入力容量Ｃは、抵抗値Ｒを有する抵抗５３を介して流れる電流により、所定の時定数を以って充電される。したがって、図３（ｂ）に示すように、ゲート電圧波形の立ち上がりは緩やかになる。この場合のゲート電圧Ｖｇの変化は、以下の数式１で表わされる。尚、ｔは時間である。
（数１）  Ｖｇ＝Ｖcp［１−ｅｘｐ｛−ｔ／（ＣＲ）｝］
【００５４】
ＮチャネルＭＯＳＦＥＴ１２はソースフォロワとなっているので、ランプ１６との共通接続点であるソースの電位は、図３（ｃ）に示すように、ゲート電圧波形の変化に追従して緩やかに立ち上がる。その結果、ランプ１６に通電される電流波形も上記ソースの電圧波形と同様に変化する（図３（ｄ）参照）。
【００５５】
制御部６４は、ＰＷＭ信号によりＮチャネルＭＯＳＦＥＴ５６をオン状態にして、ＮチャネルＭＯＳＦＥＴ１２のゲート−ソース間容量を充電しているとき、そのゲート電圧と、ＮチャネルＭＯＳＦＥＴ１２がフルオン状態に達したことを判定するための判定閾値とを比較する。そして、ゲート電圧が判定閾値に達したと判定すると、制御部６４は、ＮチャネルＭＯＳＦＥＴ６１をオンするためのオン信号を出力する。ＮチャネルＭＯＳＦＥＴ６１がオンすると、ＰＮＰトランジスタ５７のゲート電位が低下するため、ＰＮＰトランジスタ５７もオンする。その結果、ＰＮＰトランジスタのコレクタ電流が、抵抗６０を介して、ＮチャネルＭＯＳＦＥＴ１２のゲートに流れ込み、図５（ｂ）に示すように、ゲート電圧を急速に上昇させる。なお、制御部６４は、所定時間が経過すると、ＮチャネルＭＯＳＦＥＴ６１のオン信号の出力を停止する。
【００５６】
これにより、ＮチャネルＭＯＳＦＥＴ１２がフルオン状態となり、ラジオノイズの抑制のために、それ以上、ゲート電圧をなます必要がなくなったとき、ＮチャネルＭＯＳＦＥＴ１２のゲート−ソース間容量を急速充電することができる。そのため、ＮチャネルＭＯＳＦＥＴ１２のゲート−ソース間容量の充電期間を短縮することができる。
【００５７】
逆に、ＰＷＭ信号がハイレベルからローレベルに変化するとき（図３（ａ）参照）、制御部６４は、ＮチャネルＭＯＳＦＥＴ６３をオンするためのオン信号を出力する。ＮチャネルＭＯＳＦＥＴ６３がオンされると、ＮチャネルＭＯＳＦＥＴ１２のゲートが、抵抗６２及びＮチャネルＭＯＳＦＥＴ６３を介してグランドに接地される。このため、ＮチャネルＭＯＳＦＥＴ１２がターンオフを開始するレベルまでゲート電圧を急速に低下させることができる。制御部６４は、ＮチャネルＭＯＳＦＥＴ１２のゲート電圧を監視し、ゲート電圧がターンオフを開始するレベルまで低下したことを判定すると、ＮチャネルＭＯＳＦＥＴ６３へのオン信号の出力を停止する。
【００５８】
また、ＰＷＭ信号がローレベルに変化したとき、ＮチャネルＭＯＳＦＥＴ５６がオン状態からオフ状態に変化する。ＮチャネルＭＯＳＦＥＴ５６がオフ状態になると、ＮＰＮトランジスタ５４のコレクタ電位が上昇するので、第２のカレントミラー回路を構成する一対のＮＰＮトランジスタ５４、５５がともにオンする。この際、第１のカレントミラー回路を構成する一対のＰＮＰトランジスタ５１、５２は、ＮチャネルＭＯＳＦＥＴ５６の状態変化によらず、継続してオンしている。
【００５９】
ここで、上述したように、第１のカレントミラー回路のミラー比は１：Ｎであるのに対し、第２のカレントミラー回路のミラー比は１：２Ｎに設定されている。このため、第２のカレントミラー回路のＮＰＮトランジスタ５５は、第１のカレントミラー回路のＰＮＰトランジスタ５２から抵抗５３を介して流れる電流に加え、その電流と同じ分の電流を、ＮチャネルＭＯＳＦＥＴ１２のゲート−ソース間容量から放電させることが可能である。その結果、ＮチャネルＭＯＳＦＥＴ１２の充電状態にあるゲート−ソース間容量は、充電時と同じ時定数を以って放電される。従って、ゲート電圧波形の立ち下がりも緩やかになり（図３（ｂ）参照）、ソース電位も同様にゆるやかに立ち下がる（図３（ｃ）参照）。そして、ランプ１６に通電される電流波形の立ち下がりも上記ソースの電圧波形と同様になる（図３（ｄ）参照）。この場合、ランプ１６に通電される電流の立ち上がり時の波形と立ち下がり時の波形とは、時間経過的に折り返した形で対称となる。
【００６０】
このように、駆動電圧生成回路５０は、ＮチャネルＭＯＳＦＥＴ１２のオンを指示するＰＷＭ信号の出力期間における初期と終期に、第１及び第２のカレントミラー回路を用いて、ＮチャネルＭＯＳＦＥＴ１２のゲートに対し、抵抗５３を介して定電流を流す。これにより、ＮチャネルＭＯＳＦＥＴ１２のゲート−ソース間の入力容量を利用して、ゲート電圧の立ち上りと立ち下がりをなますことができ、ＮチャネルＭＯＳＦＥＴ１２の駆動によるラジオノイズの発生を低減することができる。
【００６１】
以上説明したように、本実施形態によるスイッチング素子駆動回路は、駆動電圧生成回路５０におけるラジオノイズの低減に加え、チャージポンプ回路２０においても、ラジオノイズが低減できるように構成されているので、十分なノイズ抑制効果を得ることが可能となる。
【００６２】
上述した実施形態は、本発明の好ましい実施形態ではあるが、本発明は、上述した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
【００６３】
例えば、上述した実施形態では、スイッチング素子駆動回路により１個のランプ１６を駆動する例について説明した。しかしながら、複数個のランプ１６を駆動対象としても良い。この場合、ランプ１６とＮチャネルＭＯＳＦＥＴ１２との直列回路を必要な個数だけバッテリ電源とグランドとの間に並列に接続するとともに、同じ数の駆動電圧生成回路５０を用意し、それぞれＮチャネルＭＯＳＦＥＴ１２のゲートに接続する。ただし、この場合、チャージポンプ回路２０は、複数の駆動電圧生成回路５０に対して共用することが可能である。
【００６４】
複数の駆動電圧生成回路５０に対して１つのチャージポンプ回路２０を共用する場合、チャージポンプ回路２０は、いくつの駆動電圧生成回路５０が同時に駆動電圧を生成するかに応じて、発振器２５の発振周波数を可変する手段を備えることが好ましい。
【００６５】
発振器２５の発振周波数は、上述したように、チャージポンプ回路２０の各キャパシタ３０、３２、３４、３６の充放電を切り換えるスイッチング周波数を規定するものである。このスイッチング周波数が高くなると、チャージポンプ回路２０の昇圧能力が向上する一方、消費電力は大きくなる。逆に、スイッチング周波数が低くなると、チャージポンプ回路２０の昇圧能力は低下するが、消費電力は小さくなる。そのため、同時に動作する駆動電圧生成回路５０の数、すなわち、同時に駆動する必要があるＮチャネルＭＯＳＦＥＴ１２の数に応じて、発信器２５の発振周波数を可変することにより、無駄なく効率的にチャージポンプ回路２０を動作させることができる。具体的には、同時に駆動する必要があるＮチャネルＭＯＳＦＥＴ１２の数が多い時には、少ない時に比較して、スイッチング周波数を高めるようにすることが好ましい。
【００６６】
また、上述した実施形態では、駆動電圧生成回路５０が、ＮチャネルＭＯＳＦＥＴ１２のゲート−ソース容量を充電する際、ＮチャネルＭＯＳＦＥＴ１２のフルオン状態で急速充電を開始するとともに、ＮチャネルＭＯＳＦＥＴ１２のゲート−ソース容量を放電する際、ＮチャネルＭＯＳＦＥＴ１２のターンオフ開始電圧まで急速放電を行う例について説明した。しかしながら、駆動電圧生成回路５０は、このような例に限定されない。例えば、駆動電圧生成回路５０は、急速充電や急速放電を行う構成が省略され、第１及び第２のカレントミラー回路だけを用いて、ＮチャネルＭＯＳＦＥＴ１２の充放電を行うものであっても良い。さらに、特開２０１１−１６６７２７号公報に記載された、種々の信号出力回路を、本発明における駆動電圧生成回路として用いても良い。
【符号の説明】
【００６７】
１０  半導体基板
１２  ＮチャネルＭＯＳＦＥＴ
１４  コンデンサ
１６  ランプ
２０  チャージポンプ回路
５０  駆動電圧生成回路
【図１】
0006481553.tif 000002
【図２】
0006481553.tif 000003
【図３】
0006481553.tif 000004
【図４】
0006481553.tif 000005
【図５】
0006481553.tif 000006