(57)【特許請求の範囲】
【請求項１】
半導体装置の製造方法であって、
III族窒化物から主に成るとともに結晶面のｃ面が表面に現れるｎ型半導体層を、エピタキシャル成長によって形成する工程と、
前記ｎ型半導体層を前記表面からエッチングすることによって、結晶面のａ面が側面に現れる溝部を、形成する工程と、
２０００以上３０００以下のＶ／III比でIII族原料とＶ族原料とを含有する原料ガスを用いたエピタキシャル成長によって、III族窒化物から主に成るｐ型半導体を前記溝部に充填する工程であって、
前記ｐ型半導体に含まれるマグネシウム（Ｍｇ）の濃度が１×１０19ｃｍ-3以上８×１０19ｃｍ-3以下となるように、前記ｐ型半導体を前記溝部に充填し、
前記ｐ型半導体をエピタキシャル成長させる圧力は、１０ｋＰａ以上１００ｋＰａ以下である、工程と、を備える、半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法であって、
前記溝部に充填された前記ｐ型半導体における表面から前記ｎ型半導体層の内部へと落ち込んだリセスを形成する工程と、
前記ｎ型半導体層の前記表面から前記溝部に充填された前記ｐ型半導体の表面にわたるカソード電極を形成する工程と、
前記リセスにおいて露出した前記ｎ型半導体層から前記溝部に充填された前記ｐ型半導体を介して前記カソード電極の上面にわたる絶縁膜を形成する工程と、を備える、半導体装置の製造方法。
【請求項３】
前記Ｖ／III比は、２５００以上３０００以下である、請求項１または請求項２に記載の半導体装置の製造方法。
【請求項４】
前記ｐ型半導体をエピタキシャル成長させる温度は、９５０℃以上１２００℃以下である、請求項１から請求項３までのいずれか一項に記載の半導体装置の製造方法。
【請求項５】
前記ｐ型半導体をエピタキシャル成長させる温度は、１０００℃以上１１００℃以下である、請求項１から請求項４までのいずれか一項に記載の半導体装置の製造方法。
【請求項６】
請求項１から請求項５までのいずれか一項に記載の半導体装置の製造方法であって、
前記ｎ型半導体層および前記ｐ型半導体は、窒化ガリウム（ＧａＮ）から主に成り、
前記ｎ型半導体層のドーパント元素は、ケイ素（Ｓｉ）である、半導体装置の製造方法。
【請求項７】
半導体装置であって、
III族窒化物から主に成り、結晶面のｃ面が表面に現れるｎ型半導体層と、
前記ｎ型半導体層における前記表面から内部へと落ち込み、結晶面のａ面が側面に現れる切欠部と、
III族窒化物から主に成り、前記切欠部に充填されたｐ型半導体と、
前記切欠部に充填された前記ｐ型半導体における表面から前記ｎ型半導体層の前記内部へと落ち込んだリセスと、
前記ｎ型半導体層の前記表面から前記切欠部に充填された前記ｐ型半導体の表面にわたって形成されたカソード電極と、
前記リセスにおいて露出した前記ｎ型半導体層から前記切欠部に充填された前記ｐ型半導体を介して前記カソード電極の上面にわたって形成された絶縁膜と、を備え、
前記ｐ型半導体に含まれるマグネシウム（Ｍｇ）の濃度は、１×１０19ｃｍ-3以上８×１０19ｃｍ-3以下である、
半導体装置。
【請求項８】
請求項７に記載の半導体装置であって、
前記ｎ型半導体層および前記ｐ型半導体は、窒化ガリウム（ＧａＮ）から主に成り、
前記ｎ型半導体層に含まれるドナー元素は、ケイ素（Ｓｉ）である、半導体装置。
【請求項９】
請求項７または請求項８に記載の半導体装置を備える電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法ならびに電力変換装置に関する。
【背景技術】
【０００２】
特許文献１には、窒化ガリウム（ＧａＮ）を始めとするIII族窒化物半導体を用いた半導体装置（半導体デバイス、半導体素子）において、ｎ型半導体層の溝部にｐ型半導体を再成長させる技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−１８１０９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の技術では、ｐ型半導体が再成長する縦方向と横方向との成長速度の関係から、溝部に再成長したｐ型半導体の内部に空洞が形成される。この空洞は、半導体装置の信頼性を低下させる要因となる。また、特許文献１の技術では、溝部の外側に広がるｎ型半導体層の表面にもｐ型半導体が再成長するため、溝部の外側にｐ型半導体が不要である場合には、その不要な部分を除去する必要があった。
【０００５】
そのため、III族窒化物系の半導体装置において、ｎ型半導体層の溝部に対して選択的にｐ型半導体を充填できる技術が望まれていた。
【課題を解決するための手段】
【０００６】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することが可能である。
本発明の第１の形態は、
半導体装置の製造方法であって、
III族窒化物から主に成るとともに結晶面のｃ面が表面に現れるｎ型半導体層を、エピタキシャル成長によって形成する工程と、
前記ｎ型半導体層を前記表面からエッチングすることによって、結晶面のａ面が側面に現れる溝部を、形成する工程と、
２０００以上３０００以下のＶ／III比でIII族原料とＶ族原料とを含有する原料ガスを用いたエピタキシャル成長によって、III族窒化物から主に成るｐ型半導体を前記溝部に充填する工程であって、
前記ｐ型半導体に含まれるマグネシウム（Ｍｇ）の濃度が１×１０19ｃｍ-3以上８×１０19ｃｍ-3以下となるように、前記ｐ型半導体を前記溝部に充填し、
前記ｐ型半導体をエピタキシャル成長させる圧力は、１０ｋＰａ以上１００ｋＰａ以下である、工程と、を備える、半導体装置の製造方法である。
本発明の第２の形態は、
半導体装置であって、
III族窒化物から主に成り、結晶面のｃ面が表面に現れるｎ型半導体層と、
前記ｎ型半導体層における前記表面から内部へと落ち込み、結晶面のａ面が側面に現れる切欠部と、
III族窒化物から主に成り、前記切欠部に充填されたｐ型半導体と、
前記切欠部に充填された前記ｐ型半導体における表面から前記ｎ型半導体層の前記内部へと落ち込んだリセスと、
前記ｎ型半導体層の前記表面から前記切欠部に充填された前記ｐ型半導体の表面にわたって形成されたカソード電極と、
前記リセスにおいて露出した前記ｎ型半導体層から前記切欠部に充填された前記ｐ型半導体を介して前記カソード電極の上面にわたって形成された絶縁膜と、を備え、
前記ｐ型半導体に含まれるマグネシウム（Ｍｇ）の濃度は、１×１０19ｃｍ-3以上８×１０19ｃｍ-3以下である、半導体装置である。
また、本発明は、以下の形態としても実現できる。
【０００７】
（１）本発明の一形態は、半導体装置の製造方法を提供する。この製造方法は、III族窒化物から主に成るとともに結晶面のｃ面が表面に現れるｎ型半導体層を、エピタキシャル成長によって形成する工程と；前記ｎ型半導体層を前記表面からエッチングすることによって、結晶面のａ面またはｍ面が側面に現れる溝部を、形成する工程と；２０００以上３０００以下のＶ／III比でIII族原料とＶ族原料とを含有する原料ガスを用いたエピタキシャル成長によって、III族窒化物から主に成るｐ型半導体を前記溝部に充填する工程とを備える。この形態によれば、溝部の側面から成長するｐ型半導体の成長速度を向上させることができる。そのため、ｐ型半導体の内部に空洞が形成されることを防止できるとともに、溝部の外側に広がるｎ型半導体層の表面にｐ型半導体が再成長することを防止できる。その結果、ｎ型半導体層の溝部に対して選択的にｐ型半導体を充填できる。
【０００８】
（２）上述した製造方法において、前記側面に結晶面のａ面が現れてもよい。この形態によれば、側面に結晶面のｍ面が現れる場合と比較して、溝部の側面から成長するｐ型半導体の成長速度を向上させることができる。そのため、ｐ型半導体の内部に空洞が形成されることをいっそう防止できるとともに、溝部の外側に広がるｎ型半導体層の表面にｐ型半導体が再成長することをいっそう防止できる。
【０００９】
（３）上述した製造方法において、前記Ｖ／III比は、２５００以上３０００以下であってもよい。この形態によれば、Ｖ／III比が２５００未満である場合と比較して、溝部の側面から成長するｐ型半導体の成長速度を向上させることができる。そのため、ｐ型半導体の内部に空洞が形成されることをいっそう防止できるとともに、溝部の外側に広がるｎ型半導体層の表面にｐ型半導体が再成長することをいっそう防止できる。
【００１０】
（４）上述した製造方法において、前記ｐ型半導体に含まれるアクセプタ元素の濃度が１×１０19ｃｍ-3以上８×１０19ｃｍ-3以下となるように、前記ｐ型半導体を前記溝部に充填してもよい。この形態によれば、ｐ型半導体を効果的に形成できる。
【００１１】
（５）上述した製造方法において、前記ｐ型半導体をエピタキシャル成長させる温度は、９５０℃以上１２００℃以下であってもよい。この形態によれば、ｐ型半導体を効果的に形成できる。
【００１２】
（６）上述した製造方法において、前記ｐ型半導体をエピタキシャル成長させる温度は、１０００℃以上１１００℃以下であってもよい。この形態によれば、ｐ型半導体をいっそう効果的に形成できる。
【００１３】
（７）上述した製造方法において、前記ｐ型半導体をエピタキシャル成長させる圧力は、１ｋＰａ以上１００ｋＰａ以下であってもよい。この形態によれば、ｐ型半導体を効果的に形成できる。
【００１４】
（８）上述した製造方法において、前記ｐ型半導体をエピタキシャル成長させる圧力は、１０ｋＰａ以上１００ｋＰａ以下であってもよい。この形態によれば、ｐ型半導体をいっそう効果的に形成できる。
【００１５】
（９）上述した製造方法において、前記ｎ型半導体層および前記ｐ型半導体は、窒化ガリウム（ＧａＮ）から主に成り、前記ｎ型半導体層のドーパント元素は、ケイ素（Ｓｉ）であり、前記ｐ型半導体のドーパント元素は、マグネシウム（Ｍｇ）であってもよい。この形態によれば、窒化ガリウム（ＧａＮ）系の半導体装置において、ｎ型半導体層の溝部に対して選択的にｐ型半導体を充填できる。
【００１６】
（１０）本発明の一形態は、半導体装置を提供する。この半導体装置は、III族窒化物から主に成り、結晶面のｃ面が表面に現れるｎ型半導体層と；前記ｎ型半導体層における前記表面から内部へと落ち込み、結晶面のａ面またはｍ面が側面に現れる切欠部と；III族窒化物から主に成り、前記切欠部に充填されたｐ型半導体とを備える。この形態によれば、切欠部に充填されたｐ型半導体の結晶品質を向上させることができる。その結果、半導体装置の信頼性を向上させることができる。
【００１７】
（１１）上述した半導体装置において、前記側面に結晶面のａ面が現れてもよい。この形態によれば、側面に結晶面のｍ面が現れる場合と比較して、切欠部に充填されたｐ型半導体の結晶品質を向上させることができる。その結果、半導体装置の信頼性をいっそう向上させることができる。
【００１８】
（１２）上述した半導体装置において、前記ｐ型半導体に含まれるアクセプタ元素の濃度は、１×１０19ｃｍ-3以上８×１０19ｃｍ-3以下であってもよい。この形態によれば、ｐ型半導体におけるｐ型の特性を十分に確保できる。
【００１９】
（１３）上述した半導体装置において、前記ｎ型半導体層および前記ｐ型半導体は、窒化ガリウム（ＧａＮ）から主に成り、前記ｎ型半導体層に含まれるドナー元素は、ケイ素（Ｓｉ）であり、前記ｐ型半導体に含まれるアクセプタ元素は、マグネシウム（Ｍｇ）であってもよい。窒化ガリウム（ＧａＮ）系の半導体装置において信頼性を向上させることができる。
【発明の効果】
【００２０】
本発明における半導体装置の製造方法によれば、溝部の側面から成長するｐ型半導体の成長速度を向上させることができる。そのため、ｐ型半導体の内部に空洞が形成されることを防止できるとともに、溝部の外側に広がるｎ型半導体層の表面にｐ型半導体が再成長することを防止できる。その結果、ｎ型半導体層の溝部に対して選択的にｐ型半導体を充填できる。
【００２１】
本発明の半導体装置によれば、切欠部に充填されたｐ型半導体の結晶品質を向上させることができる。その結果、半導体装置の信頼性を向上させることができる。
【図面の簡単な説明】
【００２２】
【図１】第１実施形態における半導体装置を模式的に示す断面図である。
【図２】半導体装置の製造方法を示す工程図である。
【図３】半導体装置を製造する様子を模式的に示す説明図である。
【図４】半導体装置を製造する様子を模式的に示す説明図である。
【図５】半導体装置を製造する様子を模式的に示す説明図である。
【図６】半導体装置を製造する様子を模式的に示す説明図である。
【図７】第２実施形態における半導体装置を模式的に示す断面図である。
【図８】電力変換装置の構成を示す説明図である。
【発明を実施するための形態】
【００２３】
Ａ．第１実施形態
図１は、第１実施形態における半導体装置１００を模式的に示す断面図である。図１には、相互に直交するＸＹＺ軸が図示されている。図１のＸＹＺ軸のうち、Ｘ軸は、図１の紙面左から紙面右に向かう軸である。＋Ｘ軸方向は、紙面右に向かう方向であり、−Ｘ軸方向は、紙面左に向かう方向である。図１のＸＹＺ軸のうち、Ｙ軸は、図１の紙面手前から紙面奥に向かう軸である。＋Ｙ軸方向は、紙面奥に向かう方向であり、−Ｙ軸方向は、紙面手前に向かう方向である。図１のＸＹＺ軸のうち、Ｚ軸は、図１の紙面下から紙面上に向かう軸である。＋Ｚ軸方向は、紙面上に向かう方向であり、−Ｚ軸方向は、紙面下に向かう方向である。図１のＸＹＺ軸は、他の図のＸＹＺ軸に対応する。
【００２４】
半導体装置１００は、III族窒化物半導体を用いて形成されたIII族窒化物系の半導体装置である。本実施形態では、半導体装置１００は、窒化ガリウム（ＧａＮ）を用いて形成されたＧａＮ系の半導体装置である。本実施形態では、半導体装置１００は、縦型ショットキーバリアダイオードである。本実施形態では、半導体装置１００は、電力制御に用いられ、パワーデバイスとも呼ばれる。
【００２５】
半導体装置１００は、基板１１０と、ｎ型半導体層１２０と、ｐ型半導体１３０と、カソード電極１４２と、アノード電極１４８と、絶縁膜１６０とを備える。半導体装置１００は、ｎ型半導体層１２０に形成された構造として、切欠部１２５を有する。半導体装置１００は、ｎ型半導体層１２０およびｐ型半導体１３０に形成された構造として、リセス１５０を有する。
【００２６】
半導体装置１００の基板１１０は、Ｘ軸およびＹ軸に沿って広がる板状を成す半導体である。本実施形態では、基板１１０は、III族窒化物の１つである窒化ガリウム（ＧａＮ）から主に成る。本明細書の説明において、「窒化ガリウム（ＧａＮ）から主に成る」とは、モル分率において窒化ガリウム（ＧａＮ）を９０％以上含有することを意味する。本実施形態では、基板１１０は、ｎ型の特性を有するｎ型半導体であり、本実施形態では、ケイ素（Ｓｉ）をドナー元素として含有するｎ型半導体である。本実施形態では、基板１１０に含まれるケイ素（Ｓｉ）濃度の平均値は、約１×１０18ｃｍ-3である。基板１１０の厚さ（Ｚ軸方向の長さ）は、１００μｍ以上５００μｍ以下が好ましく、本実施形態では、約３００μｍである。本実施形態では、半導体装置１００における＋Ｚ軸方向を向いた表面には、基板１１０の結晶面としてｃ面が現れる。
【００２７】
半導体装置１００のｎ型半導体層１２０は、結晶成長によって基板１１０の上に形成された半導体層である。本実施形態では、ｎ型半導体層１２０は、基板１１０の＋Ｚ軸方向側に位置し、Ｘ軸およびＹ軸に沿って広がる。ｎ型半導体層１２０は、III族窒化物から主に成り、本実施形態では、窒化ガリウム（ＧａＮ）から主に成る。本実施形態では、ｎ型半導体層１２０は、ケイ素（Ｓｉ）をドナー元素として含有する。本実施形態では、ｎ型半導体層１２０に含まれるケイ素（Ｓｉ）濃度の平均値は、約１×１０16ｃｍ-3である。ｎ型半導体層１２０にｎ型の特性を十分に確保する観点から、ｎ型半導体層１２０に含まれるアクセプタ元素（例えば、マグネシウム（Ｍｇ））の濃度の平均値は、１×１０15ｃｍ-3未満であることが好ましい。ｎ型半導体層１２０の厚さ（Ｚ軸方向の長さ）は、５μｍ以上３０μｍ以下が好ましく、本実施形態では、約１０μｍである。
【００２８】
ｎ型半導体層１２０は、表面１２１を有する。本実施形態では、表面１２１は、＋Ｚ軸方向を向いた面である。表面１２１には、ｎ型半導体層１２０の結晶面としてｃ面が現れる。
【００２９】
ｎ型半導体層１２０の切欠部１２５は、ｎ型半導体層１２０の表面１２１に対するエッチングによって形成された構造である。切欠部１２５は、表面１２１に対して段差を形成する。本実施形態では、表面１２１の外側に切欠部１２５が形成され、切欠部１２５の外側にリセス１５０が形成されている。切欠部１２５の深さ（Ｚ軸方向の長さ）は、０．１μｍ以上５．０μｍ以下が好ましく、本実施形態では、１．０μｍである。切欠部１２５の幅（Ｚ軸に直交する方向の長さ）は、０．１μｍ以上１００μｍ以下が好ましく、本実施形態では、５μｍである。
【００３０】
ｎ型半導体層１２０は、切欠部１２５を構成する面として、底面１２５ｂと、側面１２５ｓとを有する。底面１２５ｂは、＋Ｚ軸方向を向いた面である。底面１２５ｂには、ｎ型半導体層１２０の結晶面としてｃ面が現れる。側面１２５ｓは、Ｚ軸に直交する方向を向いた面である。本実施形態では、側面１２５ｓには、ｎ型半導体層１２０の結晶面としてａ面が現れる。他の実施形態では、側面１２５ｓには、ｎ型半導体層１２０の結晶面としてｍ面が現れてもよい。
【００３１】
半導体装置１００のｐ型半導体１３０は、切欠部１２５に結晶を再成長させることによって、切欠部１２５に充填された半導体である。ｐ型半導体１３０は、カソード電極１４２の端部に位置し、半導体装置１００に発生するリーク電流を抑制する。ｐ型半導体１３０は、III族窒化物から主に成り、本実施形態では、窒化ガリウム（ＧａＮ）から主に成る。本実施形態では、ｐ型半導体１３０は、マグネシウム（Ｍｇ）をアクセプタ元素として含有する。ｐ型半導体１３０に含まれるマグネシウム（Ｍｇ）濃度の平均値は、１×１０19ｃｍ-3以上８×１０19ｃｍ-3以下であることが好ましく、本実施形態では、約５×１０19ｃｍ-3である。ｐ型半導体１３０にｐ型の特性を十分に確保する観点から、ｐ型半導体１３０に含まれるドナー元素（例えば、ケイ素（Ｓｉ））の濃度の平均値は、１×１０15ｃｍ-3未満であることが好ましい。
【００３２】
半導体装置１００のリセス１５０は、ｐ型半導体１３０の＋Ｚ軸方向側からｎ型半導体層１２０にわたって窪んだ凹部である。本実施形態では、リセス１５０は、ｎ型半導体層１２０およびｐ型半導体１３０に対するエッチングによって形成された構造である。
【００３３】
半導体装置１００のカソード電極１４２は、ｎ型半導体層１２０にショットキー接合されたショットキー電極である。本実施形態では、カソード電極１４２は、ｎ型半導体層１２０の表面１２１からｐ型半導体１３０の上にわたって形成されている。本実施形態では、カソード電極１４２は、ｎ型半導体層１２０側から順に、パラジウム（Ｐｄ）から主に成る層、ニッケル（Ｎｉ）から主に成る層、白金（Ｐｔ）から主に成る層、金（Ａｕ）から主に成る層を積層した電極である。
【００３４】
半導体装置１００のアノード電極１４８は、基板１１０の−Ｚ軸方向側にオーミック接触するオーミック電極である。本実施形態では、アノード電極１４８は、ｎ型半導体層１２０側から順に、チタン（Ｔｉ）から主に成る層、アルミニウム（Ａｌ）から主に成る層を積層した後に、熱処理を加えた電極である。
【００３５】
半導体装置１００の絶縁膜１６０は、電気絶縁性を有する膜である。絶縁膜１６０は、リセス１５０からカソード電極１４２の上にわたって形成されている。本実施形態では、絶縁膜１６０は、二酸化ケイ素（ＳｉＯ２）から主に成る。
【００３６】
図２は、半導体装置１００の製造方法を示す工程図である。図３から図６は、半導体装置１００を製造する様子を模式的に示す説明図である。
【００３７】
まず、製造者は、基板１１０の上にｎ型半導体層１２０をエピタキシャル成長によって形成する（工程Ｐ１１０、図３）。これによって、製造者は、製造途中にある半導体装置として、基板１１０の上にｎ型半導体層１２０が形成された半導体装置１００ａを得る。
【００３８】
本実施形態では、製造者は、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）を用いたエピタキシャル成長によって、基板１１０の上にｎ型半導体層１２０を形成する。本実施形態では、製造者は、ＭＯＣＶＤ装置の反応炉に基板１１０を配置した後、キャリアガスである水素（Ｈ2）と共に、Ｖ族原料であるアンモニア（ＮＨ3）を反応炉に導入する。その後、製造者は、反応炉を１０５０℃に加熱する。その後、製造者は、キャリアガスである水素（Ｈ2）と共に、III族原料であるトリメチルガリウム（ＴＭＧａ）と、ｎ型ドーパントとしてシラン（ＳｉＨ4）とを反応炉に導入することによって、基板１１０の上にｎ型半導体層１２０をエピタキシャル成長させる。ｎ型半導体層１２０を形成する原料ガスのＶ／III比は、９００以上３０００以下であることが好ましく、本実施形態では２５００である。Ｖ／III比は、III族原料に対するＶ族原料のモル比である。
【００３９】
本実施形態では、製造者は、基板１１０の表面のうち、基板１１０の結晶面としてｃ面が現れる＋Ｚ軸方向側の表面に対して、ｎ型半導体層１２０をエピタキシャル成長させる。これによって、ｎ型半導体層１２０の表面１２１は、ｎ型半導体層１２０の結晶面としてｃ面が現れる表面となる。
【００４０】
ｎ型半導体層１２０を形成した後（工程Ｐ１１０）、製造者は、ｎ型半導体層１２０の表面１２１をエッチングすることによって、切欠部１２５の元となるトレンチ１２５ｐを形成する（工程Ｐ１２０）。これによって、製造者は、製造途中にある半導体装置として、ｎ型半導体層１２０にトレンチ１２５ｐが形成された半導体装置１００ｂを得る。
【００４１】
本実施形態では、製造者は、ドライエッチングによってトレンチ１２５ｐを形成する。トレンチ１２５ｐは、ｎ型半導体層１２０の表面１２１から−Ｚ軸方向に窪んだ溝部である。トレンチ１２５ｐは、相互に対向する２つの側面１２５ｓと、２つの側面１２５ｓを繋ぐ底面１２５ｂとによって構成される。本実施形態では、側面１２５ｓには、ｎ型半導体層１２０の結晶面としてａ面が現れる。他の実施形態では、側面１２５ｓには、ｎ型半導体層１２０の結晶面としてｍ面が現れてもよい。底面１２５ｂには、ｎ型半導体層１２０の結晶面としてｃ面が現れる。
【００４２】
トレンチ１２５ｐを形成した後（工程Ｐ１２０）、製造者は、洗浄処理を行う（工程Ｐ１３０）。洗浄処理（Ｐ１３０）において、製造者は、半導体装置１００ｂを反応炉から取り出した後、半導体装置１００ｂを洗浄液に浸漬することによって、半導体装置１００ｂの表面に付着したドナー性不純物（例えば、ケイ素（Ｓｉ）、酸素（Ｏ）など）を除去する。本実施形態では、洗浄処理（Ｐ１３０）において、製造者は、半導体装置１００ｂを取り出した反応炉についても洗浄することによって、反応炉内に付着したドナー性不純物を除去する。
【００４３】
洗浄処理（工程Ｐ１３０）を終えた後、製造者は、ｐ型半導体１３０の元となるｐ型半導体１３０ｐをエピタキシャル成長によってトレンチ１２５ｐに充填する（工程Ｐ１４０）。これによって、製造者は、製造途中にある半導体装置として、ｐ型半導体１３０ｐがトレンチ１２５ｐに充填された半導体装置１００ｃを得る。
【００４４】
本実施形態では、製造者は、有機金属気相成長法（ＭＯＣＶＤ）を用いたエピタキシャル成長によって、ｐ型半導体１３０ｐをトレンチ１２５ｐに充填する。本実施形態では、製造者は、ＭＯＣＶＤ装置の反応炉に半導体装置１００ｂを配置した後、キャリアガスである水素（Ｈ2）と共に、Ｖ族原料であるアンモニア（ＮＨ3）を反応炉に導入する。その後、製造者は、ｐ型半導体１３０ｐをエピタキシャル成長させる温度に反応炉を加熱する。その後、製造者は、キャリアガスである水素（Ｈ2）と共に、III族原料であるトリメチルガリウム（ＴＭＧａ）と、ｐ型ドーパントとしてシクロペンタジエニルマグネシウム（Ｃｐ2Ｍｇ）を反応炉に導入することによって、トレンチ１２５ｐの内側にｐ型半導体１３０ｐをエピタキシャル成長させる。ｐ型半導体１３０ｐの内部に空洞が形成されることを防止するには、側面１２５ｓから成長するｐ型半導体１３０ｐの成長速度を十分に速くするとともに、表面１２１および底面１２５ｂから成長するｐ型半導体１３０ｐの成長速度を十分に遅くする必要がある。
【００４５】
ｐ型半導体１３０ｐの内部に空洞が形成されることを防止する観点から、ｐ型半導体１３０ｐを形成する原料ガスのＶ／III比は、２０００以上３０００以下であることが好ましく、２５００以上３０００以下であることが好ましく、本実施形態では２５００である。ｎ型半導体層１２０の結晶面に対するｐ型半導体１３０ｐの成長速度に関し、Ｖ／III比が２０００以上である場合、ａ面における成長速度は、ｍ面における成長速度より速く、ｍ面における成長速度は、ｃ面における成長速度より速い。Ｖ／III比が２０００より高くなるに従って、ａ面およびｍ面における成長速度がｃ面に対して速くなる。Ｖ／III比が３０００超過となる場合、ｐ型半導体１３０ｐの結晶品質が低下する。
【００４６】
製造者は、ｐ型半導体１３０ｐに含まれるアクセプタ元素の濃度が１×１０１９ｃｍ−３以上８×１０１９ｃｍ−３以下となるように、Ｃｐ２Ｍｇの流量を制御する。本実施形態では、Ｃｐ２Ｍｇの流量は、３００ｓｃｃｍである。
【００４７】
ｐ型半導体１３０ｐの内部に空洞が形成されることを防止する観点から、ｐ型半導体１３０ｐに含まれるアクセプタ元素の濃度が１×１０19ｃｍ-3以上となるように、ｐ型半導体１３０ｐをエピタキシャル成長させることが好ましい。これによって、ａ面およびｍ面から成長するｐ型半導体１３０ｐの成長速度を向上させることができる。その原因は、ｐ型半導体１３０ｐに含まれるアクセプタ元素の濃度が１×１０19ｃｍ-3以上となる場合、ａ面およびｍ面において、マグネシウム（Ｍｇ）が触媒となって、ガリウム原子（Ｇａ）および窒素原子（Ｎ）のマイグレーションが促進されるためであると考えられる。ｐ型半導体１３０ｐに含まれるアクセプタ元素の濃度が１×１０19ｃｍ-3未満となる場合、ガリウム原子（Ｇａ）および窒素原子（Ｎ）のマイグレーションを促進させる触媒となるマグネシウム（Ｍｇ）が不足するため、側面１２５ｓから成長するｐ型半導体１３０ｐの成長速度を十分に速くすることができない。
【００４８】
ｐ型半導体１３０ｐのアクセプタ濃度を効果的に確保する観点から、ｐ型半導体１３０ｐに含まれるアクセプタ元素の濃度が８×１０19ｃｍ-3以下となるように、ｐ型半導体１３０ｐをエピタキシャル成長させることが好ましい。ｐ型半導体１３０ｐに含まれるアクセプタ元素の濃度が８×１０19ｃｍ-3超過となる場合、ｐ型半導体１３０ｐにおけるドナー性欠陥が増加するため、ｐ型半導体１３０ｐのアクセプタ濃度が低下する。
【００４９】
ｐ型半導体１３０ｐをエピタキシャル成長させる温度は、９５０℃以上１２００℃以下が好ましく、１０００℃以上１１００℃以下がいっそう好ましく、本実施形態では、１０５０℃である。ｐ型半導体１３０ｐの成長温度が９５０℃未満である場合、結晶化に必要なエネルギが十分にガリウム原子（Ｇａ）および窒素原子（Ｎ）に供給されないため、結晶の異常成長によってｐ型半導体１３０ｐに空洞が発生する場合がある。ｐ型半導体１３０ｐの成長温度が１１００℃超過である場合、過剰な熱エネルギによってｎ型半導体層１２０からガリウム原子（Ｇａ）および窒素原子（Ｎ）が抜け出すことによってｎ型半導体層１２０の結晶構造が崩壊するため、ｐ型半導体１３０ｐを成長させることができなくなる。
【００５０】
ｐ型半導体１３０ｐをエピタキシャル成長させる圧力は、１ｋＰａ以上１００ｋＰａ以下が好ましく、１０ｋＰａ以上１００ｋＰａ以下がいっそう好ましく、本実施形態では、１００ｋＰａである。ｐ型半導体１３０ｐの成長圧力が１ｋＰａ未満である場合、ｐ型半導体１３０ｐに炭素原子（Ｃ）が過剰に取り込まれることによって、ｐ型半導体１３０ｐのｐ型特性が劣化する。
【００５１】
ｐ型半導体１３０ｐをトレンチ１２５ｐに充填した後（工程Ｐ１４０）、製造者は、リセス１５０を形成する（工程Ｐ１５０）。製造者は、製造途中にある半導体装置として、リセス１５０が形成された半導体装置１００ｄを得る。本実施形態では、製造者は、ドライエッチングによってリセス１５０を形成する。
【００５２】
リセス１５０を形成した後（工程Ｐ１５０）、製造者は、各電極を形成する（工程Ｐ１６０）。本実施形態では、製造者は、カソード電極１４２を形成した後、アノード電極１４８を形成する。他の実施形態では、アノード電極１４８を形成した後、カソード電極１４２を形成してもよい。本実施形態では、製造者は、蒸着によってカソード電極１４２およびアノード電極１４８を形成する。他の実施形態では、製造者は、スパッタリングによってカソード電極１４２およびアノード電極１４８を形成してもよい。
【００５３】
各電極を形成した後（工程Ｐ１６０）、製造者は、絶縁膜１６０を形成する（工程Ｐ１７０）。本実施形態では、製造者は、二酸化ケイ素（ＳｉＯ2）を用いて絶縁膜１６０を形成する。本実施形態では、製造者は、原子層堆積法（ＡＬＤ：Atomic Layer Deposition）によって絶縁膜１６０を形成する。他の実施形態では、製造者は、スパッタリング、プラズマＣＶＤなどによって絶縁膜１６０を形成してもよい。
【００５４】
これらの工程を経て、半導体装置１００が完成する。半導体装置１００のｐ型半導体１３０には、空洞が存在しないことが好ましい。半導体装置１００におけるｎ型半導体層１２０の表面１２１には、ｐ型半導体が存在しないことが好ましい。
【００５５】
以上説明した第１実施形態によれば、トレンチ１２５ｐの側面１２５ｓから成長するｐ型半導体１３０ｐの成長速度を向上させることができる。そのため、ｐ型半導体１３０ｐの内部に空洞が形成されることを防止できるとともに、トレンチ１２５ｐの外側に広がるｎ型半導体層１２０の表面１２１にｐ型半導体１３０ｐが再成長することを防止できる。その結果、ｎ型半導体層１２０のトレンチ１２５ｐに対して選択的にｐ型半導体１３０ｐを充填できる。
【００５６】
また、側面１２５ｓに結晶面のａ面が現れるため、側面１２５ｓに結晶面のｍ面が現れる場合と比較して、トレンチ１２５ｐの側面１２５ｓから成長するｐ型半導体１３０ｐの成長速度を向上させることができる。そのため、ｐ型半導体１３０ｐの内部に空洞が形成されることをいっそう防止できるとともに、トレンチ１２５ｐの外側に広がるｎ型半導体層１２０の表面１２１にｐ型半導体１３０ｐが再成長することをいっそう防止できる。
【００５７】
また、ｐ型半導体１３０ｐをエピタキシャル成長させるＶ／III比は、２５００以上３０００以下であるため、Ｖ／III比が２５００未満である場合と比較して、トレンチ１２５ｐの側面１２５ｓから成長するｐ型半導体１３０ｐの成長速度を向上させることができる。そのため、ｐ型半導体１３０ｐの内部に空洞が形成されることをいっそう防止できるとともに、トレンチ１２５ｐの外側に広がるｎ型半導体層１２０の表面１２１にｐ型半導体１３０ｐが再成長することをいっそう防止できる。
【００５８】
また、ｐ型半導体１３０ｐに含まれるアクセプタ元素の濃度が１×１０19ｃｍ-3以上８×１０19ｃｍ-3以下となるように、ｐ型半導体１３０ｐをトレンチ１２５ｐに充填するため、ｐ型半導体１３０ｐを効果的に形成できる。
【００５９】
また、ｐ型半導体１３０ｐをエピタキシャル成長させる温度は、９５０℃以上１２００℃以下であるため、ｐ型半導体１３０ｐを効果的に形成できる。
【００６０】
また、ｐ型半導体１３０ｐをエピタキシャル成長させる圧力は、１ｋＰａ以上１００ｋＰａ以下であるため、ｐ型半導体１３０ｐを効果的に形成できる。
【００６１】
また、半導体装置１００において、切欠部１２５に充填されたｐ型半導体１３０の結晶品質を向上させることができる。その結果、半導体装置１００の信頼性を向上させることができる。
【００６２】
また、半導体装置１００において、側面１２５ｓに結晶面のａ面が現れるため、側面１２５ｓに結晶面のｍ面が現れる場合と比較して、切欠部１２５に充填されたｐ型半導体１３０の結晶品質を向上させることができる。その結果、半導体装置１００の信頼性をいっそう向上させることができる。
【００６３】
また、ｐ型半導体１３０に含まれるアクセプタ元素の濃度は、１×１０19ｃｍ-3以上８×１０19ｃｍ-3以下であるため、ｐ型半導体１３０におけるｐ型の特性を十分に確保できる。
【００６４】
Ｂ．第２実施形態
図７は、第２実施形態における半導体装置２００を模式的に示す断面図である。図７には、図１と同様に、相互に直交するＸＹＺ軸が図示されている。
【００６５】
半導体装置２００は、III族窒化物半導体を用いて形成されたIII族窒化物系の半導体装置である。本実施形態では、半導体装置２００は、窒化ガリウム（ＧａＮ）を用いて形成されたＧａＮ系の半導体装置である。本実施形態では、半導体装置２００は、縦型ショットキーバリアダイオードである。本実施形態では、半導体装置２００は、電力制御に用いられ、パワーデバイスとも呼ばれる。
【００６６】
半導体装置２００は、基板２１０と、ｎ型半導体層２２０と、ｐ型半導体２３０と、カソード電極２４２と、アノード電極２４８と、絶縁膜２６０とを備える。半導体装置２００は、ｎ型半導体層２２０に形成された構造として、切欠部２２５を有する。
【００６７】
半導体装置２００の基板２１０は、第１実施形態の基板１１０と同様である。
【００６８】
半導体装置２００のｎ型半導体層２２０は、表面１２１に代えて表面２２１を有する点、切欠部１２５に代えて切欠部２２５が形成されている点、並びに、リセス１５０が形成されていない点を除き、第１実施形態のｎ型半導体層１２０と同様である。
【００６９】
ｎ型半導体層２２０の表面２２１は、＋Ｚ軸方向を向いた面である。表面２２１には、ｎ型半導体層２２０の結晶面としてｃ面が現れる。
【００７０】
ｎ型半導体層２２０の切欠部２２５は、ｎ型半導体層２２０の表面２２１に対するエッチングによって形成された構造である。切欠部２２５は、表面２２１から−Ｚ軸方向に窪んだトレンチ（溝部）である。本実施形態では、切欠部２２５は、二重に形成され、内側の切欠部２２５は、カソード電極２４２に覆われ、外側の切欠部２２５は、カソード電極２４２の端部に位置する。切欠部２２５の深さおよび幅は、第１実施形態の切欠部１２５と同様である。
【００７１】
ｎ型半導体層２２０は、切欠部２２５を構成する面として、底面２２５ｂと、側面２２５ｓとを有する。底面２２５ｂは、第１実施形態の底面１２５ｂと同様である。側面２２５ｓは、第１実施形態の側面１２５ｓと同様である。
【００７２】
半導体装置２００のｐ型半導体２３０は、切欠部２２５に結晶を再成長させることによって、切欠部２２５に充填された半導体である。ｐ型半導体２３０は、第１実施形態のｐ型半導体１３０と同様に、半導体装置２００に発生するリーク電流を抑制する。本実施形態では、ｐ型半導体２３０は、内側の切欠部２２５と外側の切欠部２２５との両方に充填されている。ｐ型半導体２３０の組成は、第１実施形態のｐ型半導体１３０と同様である。
【００７３】
半導体装置２００のカソード電極２４２は、ｎ型半導体層２２０にショットキー接合されたショットキー電極である。本実施形態では、カソード電極２４２は、一方の外側に位置するｐ型半導体２３０の上から、ｎ型半導体層２２０の表面２２１を通じて、他方の外側に位置するｐ型半導体２３０の上にわたって形成されている。カソード電極２４２の組成は、第１実施形態のカソード電極１４２と同様である。
【００７４】
半導体装置２００のアノード電極２４８は、基板２１０の−Ｚ軸方向側にオーミック接触するオーミック電極である。アノード電極２４８の組成は、第１実施形態のアノード電極１４８と同様である。
【００７５】
半導体装置２００の絶縁膜２６０は、電気絶縁性を有する膜である。絶縁膜２６０は、ｐ型半導体２３０の外側に位置するｎ型半導体層２２０の表面２２１から、カソード電極２４２の上にわたって形成されている。絶縁膜２６０の組成は、第１実施形態の絶縁膜１６０と同様である。
【００７６】
第２実施形態における半導体装置２００の製造方法は、切欠部２２５となるトレンチを二重に形成する点、並びに、リセス１５０を形成しない点を除き、第１実施形態における半導体装置１００の製造方法と同様である。
【００７７】
以上説明した第２実施形態によれば、切欠部２２５の側面２２５ｓから成長するｐ型半導体２３０の成長速度を向上させることができる。そのため、ｐ型半導体２３０の内部に空洞が形成されることを防止できるとともに、切欠部２２５の外側に広がるｎ型半導体層２２０の表面２２１にｐ型半導体２３０が再成長することを防止できる。その結果、ｎ型半導体層２２０の切欠部２２５に対して選択的にｐ型半導体２３０を充填できる。
【００７８】
また、側面２２５ｓに結晶面のａ面が現れるため、側面２２５ｓに結晶面のｍ面が現れる場合と比較して、切欠部２２５の側面２２５ｓから成長するｐ型半導体２３０の成長速度を向上させることができる。そのため、ｐ型半導体２３０の内部に空洞が形成されることをいっそう防止できるとともに、切欠部２２５の外側に広がるｎ型半導体層２２０の表面２２１にｐ型半導体２３０が再成長することをいっそう防止できる。
【００７９】
また、ｐ型半導体２３０をエピタキシャル成長させるＶ／III比は、２５００以上３０００以下であるため、Ｖ／III比が２５００未満である場合と比較して、切欠部２２５の側面２２５ｓから成長するｐ型半導体２３０の成長速度を向上させることができる。そのため、ｐ型半導体２３０の内部に空洞が形成されることをいっそう防止できるとともに、切欠部２２５の外側に広がるｎ型半導体層２２０の表面２２１にｐ型半導体２３０が再成長することをいっそう防止できる。
【００８０】
また、ｐ型半導体２３０に含まれるアクセプタ元素の濃度が１×１０19ｃｍ-3以上８×１０19ｃｍ-3以下となるように、ｐ型半導体２３０を切欠部２２５に充填するため、ｐ型半導体２３０を効果的に形成できる。
【００８１】
また、ｐ型半導体２３０をエピタキシャル成長させる温度は、９５０℃以上１２００℃以下であるため、ｐ型半導体２３０を効果的に形成できる。
【００８２】
また、ｐ型半導体２３０をエピタキシャル成長させる圧力は、１ｋＰａ以上１００ｋＰａ以下であるため、ｐ型半導体２３０を効果的に形成できる。
【００８３】
また、半導体装置２００において、切欠部２２５に充填されたｐ型半導体２３０の結晶品質を向上させることができる。その結果、半導体装置２００の信頼性を向上させることができる。
【００８４】
また、半導体装置２００において、側面２２５ｓに結晶面のａ面が現れるため、側面２２５ｓに結晶面のｍ面が現れる場合と比較して、切欠部２２５に充填されたｐ型半導体２３０の結晶品質を向上させることができる。その結果、半導体装置２００の信頼性をいっそう向上させることができる。
【００８５】
また、ｐ型半導体２３０に含まれるアクセプタ元素の濃度は、１×１０19ｃｍ-3以上８×１０19ｃｍ-3以下であるため、ｐ型半導体２３０におけるｐ型の特性を十分に確保できる。
【００８６】
Ｃ．第３実施形態
図８は、電力変換装置１０の構成を示す説明図である。電力変換装置１０は、交流電源Ｅから負荷Ｒに供給される電力を変換する装置である。電力変換装置１０は、交流電源Ｅの力率を改善する力率改善回路の構成部品として、制御回路２０と、トランジスタＴＲと、４つのダイオードＤ１と、コイルＬと、ダイオードＤ２と、キャパシタＣとを備える。本実施形態では、ダイオードＤ１，Ｄ２は、第１実施形態の半導体装置１００と同様である。他の実施形態では、ダイオードＤ１，Ｄ２は、第２実施形態の半導体装置２００と同様であってもよい。
【００８７】
電力変換装置１０のダイオードＤ１，Ｄ２は、ショットキーバリアダイオードである。電力変換装置１０において、４つのダイオードＤ１は、交流電源Ｅの交流電圧を整流するダイオードブリッジＤＢを構成する。ダイオードブリッジＤＢは、直流側の端子として、正極出力端Ｔｐと、負極出力端Ｔｎとを有する。コイルＬは、ダイオードブリッジＤＢの正極出力端Ｔｐに接続されている。ダイオードＤ２のアノード側は、コイルＬを介して正極出力端Ｔｐに接続されている。ダイオードＤ２のカソード側は、キャパシタＣを介して負極出力端Ｔｎに接続されている。負荷Ｒは、キャパシタＣと並列に接続されている。
【００８８】
電力変換装置１０のトランジスタＴＲは、ＦＥＴ（Field-Effect Transistor）である。トランジスタＴＲのソース側は、負極出力端Ｔｎに接続されている。トランジスタＴＲのドレイン側は、コイルＬを介して正極出力端Ｔｐに接続されている。トランジスタＴＲのゲート側は、制御回路２０に接続されている。電力変換装置１０の制御回路２０は、交流電源Ｅの力率が改善されるように、負荷Ｒに出力される電圧、および、ダイオードブリッジＤＢにおける電流に基づいて、トランジスタＴＲのソース−ドレイン間の電流を制御する。
【００８９】
以上説明した第３実施形態によれば、ダイオードＤ１，Ｄ２の各デバイス特性を向上させることができる。その結果、電力変換装置１０による電力変換効率を向上させることができる。
【００９０】
Ｄ．他の実施形態
本発明は、上述した実施形態、実施例および変形例に限られず、その趣旨を逸脱しない範囲において種々の構成で実現できる。例えば、実施形態、実施例および変形例における技術的特徴のうち、発明の概要の欄に記載した各形態における技術的特徴に対応するものは、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えおよび組み合わせを行うことが可能である。また、本明細書中に必須なものとして説明されていない技術的特徴については、適宜、削除することが可能である。
【００９１】
本発明が適用される半導体装置は、上述の実施形態で説明したショットキーバリアダイオードに限られず、ｎ型半導体層の溝部にｐ型半導体が充填された半導体装置であればよく、例えば、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）、接合型トランジスタ、バイポーラトランジスタ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）、ＭＥＳＦＥＴ（metal-semiconductor field effect transistor）およびサイリスタなどであってもよい。
【００９２】
上述の実施形態において、基板の材質は、窒化ガリウム（ＧａＮ）に限らず、ケイ素（Ｓｉ）、サファイア（Ａｌ２Ｏ３）および炭化ケイ素（ＳｉＣ）などのいずれであってもよい。上述の実施形態において、エピタキシャル成長による半導体の主成分は、窒化ガリウム（ＧａＮ）に限らず、III族窒化物半導体であればよい。
【００９３】
上述の実施形態において、ｎ型半導体に含まれるドナー元素は、ケイ素（Ｓｉ）に限らず、ゲルマニウム（Ｇｅ）、酸素（Ｏ）などであってもよい。
【００９４】
上述の実施形態において、ｐ型半導体に含まれるアクセプタ元素は、マグネシウム（Ｍｇ）に限らず、亜鉛（Ｚｎ）、炭素（Ｃ）などであってもよい。
【００９５】
上述の実施形態において、絶縁膜の材質は、電気絶縁性を有する材質であればよく、二酸化ケイ素（ＳｉＯ２）の他、窒化ケイ素（ＳｉＮｘ）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、酸化ジルコニウム（ＺｒＯ２）、酸化ハフニウム（ＨｆＯ２）、酸窒化ケイ素（ＳｉＯＮ）、酸窒化アルミニウム（ＡｌＯＮ）、酸窒化ジルコニウム（ＺｒＯＮ）、酸窒化ハフニウム（ＨｆＯＮ）などの少なくとも１つであってもよい。絶縁膜は、単層であってもよいし、２層以上であってもよい。
【００９６】
上述の実施形態において、各電極の材質は、上述の実施形態の材質に限らず、他の材質であってもよい。
【符号の説明】
【００９７】
１０…電力変換装置
２０…制御回路
１００…半導体装置
１００ａ〜１００ｄ…半導体装置
１１０…基板
１２０…ｎ型半導体層
１２１…表面
１２５…切欠部
１２５ｐ…トレンチ
１２５ｂ…底面
１２５ｓ…側面
１３０…ｐ型半導体
１３０ｐ…ｐ型半導体
１４２…カソード電極
１４８…アノード電極
１５０…リセス
１６０…絶縁膜
２００…半導体装置
２１０…基板
２２０…ｎ型半導体層
２２１…表面
２２５…切欠部
２２５ｂ…底面
２２５ｓ…側面
２３０…ｐ型半導体
２４２…カソード電極
２４８…アノード電極
２６０…絶縁膜
【図１】
0006481568.tif 000002
【図２】
0006481568.tif 000003
【図３】
0006481568.tif 000004
【図４】
0006481568.tif 000005
【図５】
0006481568.tif 000006
【図６】
0006481568.tif 000007
【図７】
0006481568.tif 000008
【図８】
0006481568.tif 000009