(57)【特許請求の範囲】
【請求項１】
制御システムを構成する制御部と外部に設けられるフィールド機器とを接続するための入出力モジュールにおいて、
前記フィールド機器に所定の駆動電流を出力する電流源と、
電源ラインがインダクタの一端に接続されるとともにＶＩＮ端子に接続され、前記インダクタの他端とダイオードのアノードの接続点にＳＷ端子が接続され、ＦＢ端子の電圧が基準電圧と等しくなるようなフィードバックを行い、共通電位点がＧＮＤ端子に接続される電源ＩＣと、
前記ダイオードのカソードと前記電流源の電源端子とが一端に接続され、前記共通電位点に他端が接続されるコンデンサと、
前記コンデンサの一端と前記共通電位点との間に設けられ、一端が前記コンデンサの一端に接続される第１の抵抗とこの第１の抵抗の他端に一端が接続され、前記共通電位点に他端が接続される第２の抵抗とにより電圧を分圧する第１の抵抗分圧回路と、
前記コンデンサの一端と前記共通電位点との間に設けられ、一端が前記コンデンサの一端に接続される第３の抵抗とこの第３の抵抗の他端に一端が接続され、前記共通電位点に他端が接続される第４の抵抗とによりにより電圧を分圧する第２の抵抗分圧回路と、
ドレインが前記第１の抵抗分圧回路の前記第１、第２の抵抗の接続点に接続されると共に、前記電源ＩＣのＦＢ端子に接続され、ソースが前記第２の抵抗分圧回路の第３、第４の抵抗の接続点に接続され、ゲートに前記電流源の出力電圧が入力されるＦＥＴと、
前記第１の抵抗と並列に設けられ、第５の抵抗と第１のスイッチ素子からなる第１の直列回路と、
前記コンデンサの一端に一端が接続され、前記ＦＥＴのゲートに他端が接続される第６の抵抗と、
前記ＦＥＴのゲートと前記共通電位点との間に設けられ、第７の抵抗と第２のスイッチ素子からなる第２の直列回路と
で構成され、前記制御部は、前記第１、第２のスイッチ素子のオン、オフを行い、電源設定を行うことを特徴とする入出力モジュール。
【請求項２】
前記制御部は、前記第１、第２のスイッチ素子を、それぞれ、オフ、オフを行う場合、オン、オフを行う場合、オフ、オンを行う場合のいずれかであることを特徴とする請求項１記載の入出力モジュール。
【請求項３】
前記制御部は、前記フィールド機器からのデジタル信号の入力が可能なデジタル入力モード、または、前記フィールド機器にオンまたはオフの信号が出力可能なデジタル出力モードの場合、前記第１、第２のスイッチ素子を、それぞれオフ、オフとし、前記フィールド機器からのアナログ信号の入力が可能なアナログ入力モードまたは電圧規格が低い前記デジタル入力モードの場合、前記第１、第２のスイッチ素子を、それぞれオン、オフとして、前記フィールド機器にアナログ信号の出力が可能なアナログ出力モードの場合、前記第１、第２のスイッチ素子を、それぞれオフ、オンとすることを特徴とする請求項１記載の入出力モジュール。
【請求項４】
前記制御部は、前記電流源に信号出力を出力し、この信号出力に対応した電流に前記電流源が変換し、前記電流源から前記フィールド機器に流れる電流のモニタ出力が入力されることを特徴とする請求項１〜３のいずれかに記載の入出力モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入出力モジュールに関し、詳しくは、発電所や製造プロセスや上下水道や都市ガスなどの各種の制御システムを構成する制御部と外部に設けられるフィールド機器を接続するための入出力モジュールに関するものである。
【背景技術】
【０００２】
図２は従来の制御システムにおけるフィールド機器の接続例を示すブロック図であり、１チャンネル分を示している。図２において、制御部１００とフィールド機器２００は、インタフェース回路３００を介して接続されている。
【０００３】
インタフェース回路３００は、信号部３１０と出力部３２０とで構成されている。
【０００４】
信号部３１０は、スイッチング素子として機能するＦＥＴ３１１と、電流源３１２と、フィルタ３１３と、バッファアンプ３１４とで構成されている。
【０００５】
ＦＥＴ３１１のソースは＋２４Ｖの直流電源ラインに接続されるとともに電流源３１２を構成する抵抗３１２ｂの一端およびフィルタ３１３を構成するコンデンサ３１３ａの一端に接続され、ゲートは制御部１００に接続され、ドレインは出力部３２０を構成するクランプダイオード３２１のカソードに接続されるとともに電流源３１２を構成するＦＥＴ３１２ａのドレインに接続されている。
【０００６】
電流源３１２は、ＦＥＴ３１２ａと抵抗３１２ｂと演算増幅器３１２ｃとで構成されている。
【０００７】
ＦＥＴ３１２ａのソースは演算増幅器３１２ｃの一方の入力端子およびフィルタ３１３を構成する抵抗３１３ｂの一端に直接接続されるとともに抵抗３１２ｂを介してＦＥＴ３１１のソースおよびフィルタ３１３を構成するコンデンサ３１３ａの一端に接続され、ドレインは出力部３２０を構成するクランプダイオード３２１のカソードに接続されるとともにＦＥＴ３１１のドレインに接続され、ゲートは演算増幅器３１２ｃの出力端子に接続されている。
【０００８】
演算増幅器３１２ｃの他方の入力端子は、制御部１００に接続されている。
【０００９】
フィルタ３１３は、コンデンサ３１３ａと抵抗３１３ｂとで構成されている。
【００１０】
これらフィルタ３１３を構成するコンデンサ３１３ａと抵抗３１３ｂの接続点は、バッファアンプ３１４を介して制御部１００に接続されている。
【００１１】
出力部３２０は、クランプダイオード３２１で構成されている。クランプダイオード３２１のアノードは０Ｖの直流電源ラインに接続され、カソードはＦＥＴ３１１のドレインおよびＦＥＴ３１２ａのドレインに接続されている。このクランプダイオード３２１の両端には、フィールド機器２００が接続されている。
【００１２】
入出力モジュールは、制御部１００からの信号Ｌ１、Ｌ２の信号レベルによって複数の動作モードに切り替えて使用するように構成されている。たとえば信号Ｌ２がハイレベルの時はＤＯモードとなる。信号Ｌ１のレベルに応じてスイッチ素子３１１がオンまたはオフし、フィールド機器にはオンまたはオフの信号が出力される。
【００１３】
スイッチ素子３１１がオンの状態では＋２４Ｖの固定電源の電圧が出力される。たとえば信号Ｌ１をハイレベルに固定して信号Ｌ２をローレベルに固定すれば、アナログ信号の入力（ＡＩ）が可能なＡＩモードとなる。ここでの出力電圧は＋２４Ｖの固定電源の電圧が出力される。
【００１４】
一方、信号Ｌ１をハイレベルに固定して信号Ｌ２を適当なアナログ電圧に調整すれば、アナログ信号の出力（ＡＯ）が可能なＡＯモードとなる。信号Ｌ２のレベルに応じて電流源３１２の出力電流が加減し、フィールド機器には適切な電流が出力される。デジタル信号の入力（ＤＩ）が可能なＤＩモードはＡＩと同様の制御でよい。なお、ＡＩモードとＤＩモードの場合は、フィールド機器からの信号を受信してＬ３信号に変換し制御部に出力するように動作する。
【００１５】
そして、電流源３１２はアナログ出力（ＡＯ）モードで使用され、スイッチング素子として機能するＦＥＴ３１１はデジタル出力（ＤＯ）モードで使用される。
【００１６】
特許文献１には、図２に示した回路構成とその動作が記載されている。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】米国特許第８３９２６２６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
しかし、図２に示す従来のフィールド機器の接続構成によれば、ＤＯモードとＡＩモードでは＋２４Ｖの固定電源の電圧が出力されるが、実際にはＤＯモードとＡＩモードは異なる電圧が求められる場合が多く、フィールド機器の仕様に合わないことがある。
【００１９】
ＤＩモードにおいては＋２４Ｖの固定電源の電圧が出力されるが、実際にはフィールド機器の適合規格によって電圧が異なるため、＋２４Ｖでは使えない場合がある。
【００２０】
ＡＯモードでフィールド機器の端子電圧が低い場合、定電流源内のスイッチ素子３１２ａに大きな電圧がかかるため、この素子の発熱が大きくなってしまう。この対策として、定格電力の大きな大型のスイッチ素子が必要になる。
【００２１】
大型のスイッチ素子を用いることでＩＯモジュール全体の発熱量が大きくなるとともにコストも高くなり、実装面積も大きくなって消費電力も増大するという問題点がある。
【００２２】
特にＩＯモジュールの大型化によりシステム全体が巨大化することになり、ユーザーが求めている制御システムの小型化の障害になってしまう。
【００２３】
本発明は、これらの課題を解決するものであり、その目的は、出力精度などに悪影響を与えることなくＩＯモジュール全体の発熱量を抑えることができ、低コストで実装面積が小さく、制御システムの小型化・低コスト化を図ることができる入出力モジュールを実現することにある。
【課題を解決するための手段】
【００２４】
このような課題を解決するために、本発明のうち請求項１に記載の発明は、
制御システムを構成する制御部と外部に設けられるフィールド機器とを接続するための入出力モジュールにおいて、
前記フィールド機器に所定の駆動電流を出力する電流源と、
電源ラインがインダクタの一端に接続されるとともにＶＩＮ端子に接続され、前記インダクタの他端とダイオードのアノードの接続点にＳＷ端子が接続され、ＦＢ端子の電圧が基準電圧と等しくなるようなフィードバックを行い、共通電位点がＧＮＤ端子に接続される電源ＩＣと、
前記ダイオードのカソードと前記電流源の電源端子とが一端に接続され、前記共通電位点に他端が接続されるコンデンサと、
前記コンデンサの一端と前記共通電位点との間に設けられ、一端が前記コンデンサの一端に接続される第１の抵抗とこの第１の抵抗の他端に一端が接続され、前記共通電位点に他端が接続される第２の抵抗とにより電圧を分圧する第１の抵抗分圧回路と、
前記コンデンサの一端と前記共通電位点との間に設けられ、端が前記コンデンサの一端に接続される第３の抵抗とこの第３の抵抗の他端に一端が接続され、前記共通電位点に他端が接続される第４の抵抗とによりにより電圧を分圧する第２の抵抗分圧回路と、
ドレインが前記第１の抵抗分圧回路の前記第１、第２の抵抗の接続点に接続されると共に、前記電源ＩＣのＦＢ端子に接続され、ソースが前記第２の抵抗分圧回路の第３、第４の抵抗の接続点に接続され、ゲートに前記電流源の出力電圧が入力されるＦＥＴと、
前記第１の抵抗と並列に設けられ、第５の抵抗と第１のスイッチ素子からなる第１の直列回路と、
前記コンデンサの一端に一端が接続され、前記ＦＥＴのゲートに他端が接続される第６の抵抗と、
前記ＦＥＴのゲートと前記共通電位点との間に設けられ、第７の抵抗と第２のスイッチ素子からなる第２の直列回路と
で構成され、前記制御部は、前記第１、第２のスイッチ素子のオン、オフを行い、電源設定を行うことを特徴とする。
【００２５】
請求項２記載の発明は、請求項１に記載の入出力モジュールにおいて、
前記制御部は、前記第１、第２のスイッチ素子を、それぞれ、オフ、オフを行う場合、オン、オフを行う場合、オフ、オンを行う場合のいずれかであることを特徴とする。
【００２６】
請求項３記載の発明は、請求項１に記載の入出力モジュールにおいて、
前記制御部は、前記フィールド機器からのデジタル信号の入力が可能なデジタル入力モード、または、前記フィールド機器にオンまたはオフの信号が出力可能なデジタル出力モードの場合、前記第１、第２のスイッチ素子を、それぞれオフ、オフとし、前記フィールド機器からのアナログ信号の入力が可能なアナログ入力モードまたは電圧規格が低い前記デジタル入力モードの場合、前記第１、第２のスイッチ素子を、それぞれオン、オフとして、前記フィールド機器にアナログ信号の出力が可能なアナログ出力モードの場合、前記第１、第２のスイッチ素子を、それぞれオフ、オンとすることを特徴とする。
【００２７】
請求項４記載の発明は、請求項１〜３のいずれかに記載の入出力モジュールにおいて、
前記制御部は、前記電流源に信号出力を出力し、この信号出力に対応した電流に前記電流源が変換し、前記電流源から前記フィールド機器に流れる電流のモニタ出力が入力されることを特徴とする。
【発明の効果】
【００２８】
これらの構成により、出力精度などに悪影響を与えることなく、制御システムの小型化・低コスト化を図ることができる入出力モジュールを実現できる。
【図面の簡単な説明】
【００２９】
【図１】本発明に基づく入出力モジュールの一実施例を示す構成説明図である。
【図２】従来の制御システムにおけるフィールド機器の接続例を示すブロック図である。
【発明を実施するための最良の形態】
【００３０】
以下、本発明の実施の形態について、図面を用いて詳細に説明する。図１は本発明に基づく入出力モジュールを用いた制御システムの一実施例を示す構成説明図であり、図２と共通する部分には同一の符号を付けている。図１において、制御部１００とフィールド機器２００とは、入出力モジュール３０を介して接続されている。
【００３１】
入出力モジュール３０は、電源回路３１と、電流源３２と、出力部３３とで構成されている。
【００３２】
電源回路３１は、電源ラインＶ＋から入力された電圧を所望の電源電圧Ｖsupに変換して出力する機能を持つ。電源電圧Ｖsupは電流源３２の電源端子に接続され、電流源３２の出力は出力部３３を介してフィールド機器２００に接続されている。
【００３３】
出力部３３はダイオード３３ａにより構成されていて、ダイオード３３ａのアノードは電流源３２の出力と電源回路３１を構成するダイオード３１ｒのアノードに接続されている。
【００３４】
制御部１００の信号出力Ａ１は電流源３２に入力され、電流源３２のモニタ出力Ａ２は制御部１００に入力されている。制御部１００のロジック信号Ｐ１とＰ２は電源回路３１に入力されている。
【００３５】
電源回路３１において、電源ラインＶ＋はインダクタ３１ａの一端に接続されるとともに電源ＩＣ  ３１ｄのＶＩＮ端子に接続されている。
【００３６】
インダクタ３１ａの他端とダイオード３１ｂのアノードの接続点には電源ＩＣ  ３１ｄのＳＷ端子が接続され、電源ＩＣ  ３１ｄのＧＮＤ端子は共通電位点に接続されている。
【００３７】
ダイオード３１ｂのカソードはコンデンサ３１ｃを介して共通電位点に接続されるとともに、電源電圧Ｖsupを有する電流源３２の電源端子に接続されている。電流源３２の電源端子には、抵抗３１ｅの一端と、抵抗３１ｇの一端と、抵抗３１ｍの一端と、抵抗３１ｑの一端も接続されている。
【００３８】
抵抗３１ｅの他端は抵抗３１ｆを介して共通電位点に接続されるとともに電源ＩＣ  ３１ｄのＦＢ端子とＦＥＴ  ３１ｎのドレインに接続され、抵抗３１ｇの他端はスイッチ素子３１ｈを介して電源ＩＣ  ３１ｄのＦＢ端子とＦＥＴ  ３１ｎのドレインに接続され、抵抗３１ｍの他端はＦＥＴ  ３１ｎのソースに接続されるとともに抵抗３１ｐを介して共通電位点に接続され、抵抗３１ｑの他端はＦＥＴ  ３１ｎのゲートに接続されるとともに抵抗３１ｓとスイッチ素子３１ｔの直列回路を介して共通電位点に接続されている。
【００３９】
スイッチ素子３１ｈのゲートには制御部１００のロジック信号Ｐ１が入力され、スイッチ素子３１ｔのゲートには制御部１００のロジック信号Ｐ２が入力されている。
【００４０】
抵抗３１ｑとＦＥＴ  ３１ｎのゲートと抵抗３１ｓとの接続点には、ダイオード３１ｒのカソードが接続されている。
【００４１】
ダイオード３１ｒのアノードは電流源３２の出力端子とダイオード３３ａのアノードの接続点に接続されている。
【００４２】
図１のように構成されるシステムの動作について説明する。
制御部１００の信号出力Ａ１は電流源３２に入力されて信号出力Ａ１のレベルに対応した電流に変換され、ダイオード３３ａを介してフィールド機器２００に入力される。また、電流源３２からフィールド機器２００に流れる電流はモニタ出力Ａ２に変換されて制御部１００に入力される。
【００４３】
フィールド機器２００が電流出力機器の場合、電流源３２の出力電圧は電源電圧Ｖsupの電位となるため、入出力モジュール３０はＡＩモードまたはＤＩモードとして動作することができる。また、このとき、電源電圧Ｖsupを適切に選ぶことにより、ＤＯモードの出力＝オン状態としても使用できる。
【００４４】
一方、フィールド機器２００が電流入力機器の場合、電流源３２の出力電圧はフィールド機器２００の端子電圧となり、フィールド機器２００へ流れ込む電流は信号出力Ａ１のレベルに対応した電流となることから、入出力モジュール３０はＡＯモードとして動作する。制御部１００の信号出力Ａ１がゼロ［Ａ］設定の場合、電流源３２の出力はハイ・インピーダンスとなり、入出力モジュール３０の出力はオフとなる。これはＤＯモードの出力＝オフ状態として使用できる。
【００４５】
次に、電源回路３１の動作について説明する。電流源３２が正常に動作するためには、動作点が適切であることが必要であり、そのためには入出力モジュール３０の機能モード毎にそれぞれ適切な電源電圧Ｖsupを電流源３２に入力する必要がある。図２の従来例では＋２４Ｖの固定電源の電圧が供給されていたが、本発明ではこの点が異なる。
【００４６】
制御部１００のロジック信号出力Ｐ１とＰ２は、入出力モジュール３０の電源回路３１に入力される。この２ビットのロジック信号の組合せによって、電源回路３１は異なる動作をする。以下、このロジック信号のビットパターンごとに電源回路３１の動作を説明する。
【００４７】
電源設定１：Ｐ１＝Ｌ、Ｐ２＝Ｌの場合
スイッチ素子３１ｈ、３１ｔは両方ともオフとなるため、ダイオード３１ｒのカソードとＦＥＴ  ３１ｎのゲートが抵抗３１ｑによりプルアップされ、ダイオード３１ｒとＦＥＴ  ３１ｎは共にオフになる。
【００４８】
この結果、電源ＩＣ  ３１ｄのＦＢ端子には電源電圧Ｖsupを抵抗３１ｅと抵抗３１ｆにより分圧した電圧が入力されることになる。電源ＩＣ  ３１ｄはＦＢ端子がＩＣ内部の基準電圧Ｖrefに等しくなるようなフィードバックをすることから、抵抗３１ｅの抵抗値をＲＥ、抵抗３１ｆの抵抗値ＲＦとし、このモードにおける電源電圧ＶsupをＶsup０とすると、Ｖsup０は（１）式のようになる。
【００４９】
Ｖsup０＝Ｖref（ＲＦ＋ＲＥ）／ＲＦ      （１）
【００５０】
（１）式に示すように、電圧Ｖsup０は電源ＩＣ内部のＶrefの電圧と抵抗３１ｅ、３１ｆの抵抗値だけで決まる一定値となる。従って電源電圧はＶsup＝Ｖsup０となり、一定値となる。入出力モジュール３０がＤＩモードまたはＤＯモードの場合は、この設定が適する。
【００５１】
電源設定２：Ｐ１＝Ｈ、Ｐ２＝Ｌの場合
スイッチ素子３１ｈはオンになり、３１ｔはオフとなるため、ダイオード３１ｒのカソードとＦＥＴ  ３１ｎのゲートが抵抗３１ｑによりプルアップされ、ダイオード３１ｒとＦＥＴ  ３１ｎは共にオフする。
【００５２】
この結果、電源ＩＣ  ３１ｄのＦＢ端子には、電源電圧Ｖsupが、抵抗３１ｅと抵抗３１ｇの並列合成抵抗と抵抗３１ｆにより分圧されて入力されることになる。その他の動作は電源設定１の場合と同様である。このモードにおける電源電圧ＶsupをＶsup１とすれば（２）式のようになる。
【００５３】
Ｖsup１＝Ｖref［ＲＦ＋｛ＲＥ・ＲＧ/（ＲＥ＋ＲＧ）｝］／ＲＦ      （２）
【００５４】
（２）式に示すとおり、電圧Ｖsup１は電源ＩＣ内部のＶrefの電圧と抵抗３１ｅ、３１ｆ、３１ｇの抵抗値だけで決まる一定値となる。従って、電源電圧Ｖsup＝Ｖsup１となって一定値となる。抵抗３１ｇの効果で電源設定１の場合よりも電源電圧Ｖsupを低い電圧に設定することができ、入出力モジュール３０がＡＩモードの場合や、電圧規格の低いＤＩモードの場合はこの設定が適する。
【００５５】
電源設定３：Ｐ１＝Ｌ、Ｐ２＝Ｈの場合
このモードは、入出力モジュール３０の機能モードがＡＯの時に使用する。スイッチ素子３１ｈはオフ、３１ｔはオンとなるため、ダイオード３１ｒのカソードとＦＥＴ  ３１ｎのゲートが抵抗３１ｓによりプルダウンされ、ダイオード３１ｒとＦＥＴ  ３１ｎは共にオンになる。
【００５６】
この結果、電流源３２の出力電圧Ｖａはダイオード３１ｒを介してＦＥＴ  ３１ｎのゲートに入力される。今、ＦＥＴ  ３１ｎのソース・ゲート間電圧をＶsgとし、ダイオード３１ｒの端子電圧をＶＦとすれば、ＦＥＴ  ３１ｎのソースと抵抗３１ｍと抵抗３１Ｐの接続点の電圧Ｖｓは（３）式のようになる。
Ｖｓ＝Ｖａ−ＶＦ+Ｖｓｇ      （３）
【００５７】
一般にＶＦ≒０．５Ｖ、Ｖsg≒１．５Ｖでほぼ一定なので、これを代入すれば、
Ｖｓ≒Ｖａ＋１［Ｖ］      （４）
となり、ＦＥＴ  ３１ｎのソース電圧Ｖsは電流源３２の出力電圧Ｖａに追従して動作し、その差は約１Ｖになる。
【００５８】
説明を簡単にするために、仮に抵抗３１ｅと抵抗３１pの抵抗値が等しくＲＨとし、仮に抵抗３１ｆと抵抗３１ｍの抵抗値が等しくＲＬとすれば、（５）式が成り立つ。
ＩF−ＩE＝ＩM−ＩP      （５）
【００５９】
ここでＩFは抵抗３１ｆの電流、ＩEは抵抗３１ｅの電流、ＩMは抵抗３１ｍの電流、ＩPは抵抗３１pの電流である。（５）式を書きかえれば（６）式のようになる。
（Ｖref／ＲＬ）−｛（Ｖsup−Ｖref）／ＲＨ｝＝｛（Ｖsup−Ｖs）／ＲＬ｝−Ｖs／ＲＨ
（６）
【００６０】
（６）式を整理すれば（７）式になる。
｛（Ｖsup−Ｖs）／ＲＬ｝＋｛（Ｖsup−Ｖs）／ＲＨ｝＝（Ｖref／ＲＬ）＋（Ｖref／ＲＨ）
（７）
【００６１】
従って
Ｖsup−Ｖｓ＝Ｖref    （８）
となり、
【００６２】
（８）式に（４）式を代入すれば
Ｖsup−Ｖａ≒Ｖref＋１［Ｖ］      （９）
となる。
【００６３】
この結果、電源電圧Ｖsupは電流源の出力電圧Ｖaに追従し、その電位差は一定であってその値は（９）式に示すようにＶref＋１［Ｖ］である。一般に電源ＩＣのＶrefの値は１．２５Ｖ〜２．５Ｖであることから前記電位差は２．２５Ｖ〜３．５Ｖになる。
【００６４】
次に、この動作の効果について説明する。フィールド機器２００の出力電流が２０ｍＡとすると、従来の固定電圧の電源の場合、たとえばＶsup＝２４Ｖとすると、フィールド機器の端子電圧を５Ｖ、ダイオード３３ａの端子電圧を０．５Ｖとすると、電流源３２での発熱は（１０）式のようになる。
２０ｍＡ×（２４Ｖ−０．５Ｖ−５Ｖ）＝３７０ｍＷ      （１０）
【００６５】
一方、本発明に係る入出力モジュールの電流源３２の発熱は、Ｖrefを１．２５Ｖとすれば、
２０ｍＡ×（２．２５Ｖ）＝４５ｍＷ      （１１）
であり、従来の８分の１以下となる。しかも、この発熱はフィールド機器２００の端子電圧によらず一定となるという特長がある。
【００６６】
以上詳細に説明したように、本発明に係る入出力モジュールでは、入出力モジュールの機能モード：ＡＩ、ＡＯ、ＤＩ、ＤＯに合わせて制御部１００のロジック信号Ｐ１、Ｐ２のビット設定を適切に選択することにより電源回路３１の動作を選択して各機能モードに最適な電源電圧Ｖsupを電流源３２に供給することができ、以下の課題を実現できる。
ａ）ＡＩ,ＡＯ,ＤＯ,ＤＩの各モードにおいてそれぞれに適切な出力電圧をフィールド機器にあたえる
ｂ）ＤＩモードにおいて規格に応じた出力電圧をフィールド機器にあたえる
ｃ）ＡＯモードにおけるスイッチ素子の発熱を抑えて素子のサイズを小さくする
ｄ）ＩＯモジュール全体の発熱量を抑え低コストで実装面積を小さくする
【符号の説明】
【００６７】
１００  制御部
２００  フィールド機器
３０  入出力モジュール
３１  電源回路
３２  電流源
３３  出力部
【図１】
0006579479.tif 000002
【図２】
0006579479.tif 000003