(57)【特許請求の範囲】
【請求項１】
少なくとも１つの電子構成素子（３０４）を支持体基板（３００）とはんだ結合するための方法であって、
前記支持体基板は、少なくとも１つの支持体基板コンタクト面（３０２）を有し、前記少なくとも１つの電子構成素子は、これに対応する少なくとも１つの構成素子コンタクト面を有し、
前記少なくとも１つの支持体基板コンタクト面は、ソルダーレジスト層（３０１）により取り囲まれており、該ソルダーレジスト層は、前記少なくとも１つの支持体基板コンタクト面（３０２）を画定し、
当該方法は、
ａ）はんだペースト（３０６）をソルダーレジスト層（３０１）上に少なくとも領域的に、該ソルダーレジスト層に隣接する支持体基板コンタクト面（３０２）と重なるように施与する工程、
ｂ）前記支持体基板に前記少なくとも１つの電子構成素子（３０４）を装着し、その際に少なくとも１つの構成素子コンタクト面が、それに対応する少なくとも１つの支持体基板コンタクト面（３０２）を少なくとも部分的に覆うようにする工程、そして
ｃ）前記支持体基板と前記少なくとも１つの電子構成素子との間にはんだ結合を形成するために、前記はんだペースト（３０６）を加熱する工程、を含み、
前記支持体基板コンタクト面（３０２）は実質的に四角形に成形されており、前記はんだペースト（３０６）は、支持体基板コンタクト面との最小の重なり合いで、支持体基板コンタクト面の長辺または横方向辺に沿ってソルダーレジスト層（３０１）上に施与され、
前記はんだペーストと支持体基板コンタクト面との最小の重なり合いの奥行きは、はんだペーストが支持体基板コンタクト面の長辺に沿って施与される場合、支持体基板コンタクト面の長辺に沿って０．２〜０．５ｍｍの範囲であり、
前記はんだペーストと支持体基板コンタクト面との最小の重なり合いの奥行きは、はんだペーストが支持体基板コンタクト面の横方向辺に沿って施与される場合、支持体基板コンタクト面の横方向辺に沿って０．３〜０．７ｍｍの範囲であり、
前記はんだペーストと支持体基板コンタクト面との重なり合いの奥行きは、最小の重なり合いから出発して長辺ないし横方向辺に沿って領域的に増大する、ことを特徴とする方法。
【請求項２】
前記はんだペースト（３０６）は、支持体基板コンタクト面（３０２）との最小の重なり合いで、当該支持体基板コンタクト面の長辺に沿ってソルダーレジスト層（３０１）上に施与される、ことを特徴とする請求項１に記載の方法。
【請求項３】
前記はんだペースト（３０６）は、支持体基板コンタクト面（３０２）との最小の重なり合いで、当該支持体基板コンタクト面の横方向辺に沿ってソルダーレジスト層（３０１）上に施与される、ことを特徴とする請求項１に記載の方法。
【請求項４】
前記支持体基板コンタクト面の長辺に沿った、前記はんだペーストと前記支持体基板コンタクト面との最小の重なり合いの奥行きは約０．３ｍｍである、ことを特徴とする請求項１または２に記載の方法。
【請求項５】
前記支持体基板コンタクト面の横方向辺に沿った、前記はんだペーストと前記支持体基板コンタクト面との最小の重なり合いの奥行きは約０．５ｍｍである、ことを特徴とする請求項１または３に記載の方法。
【請求項６】
少なくとも１つの電子構成素子（４０４）を支持体基板（４００）とはんだ結合するための方法であって、
前記支持体基板は、少なくとも１つの支持体基板コンタクト面（４０２）を有し、前記少なくとも１つの電子構成素子は、これに対応する少なくとも１つの構成素子コンタクト面を有し、
前記少なくとも１つの支持体基板コンタクト面は、ソルダーレジスト層（４０１）により取り囲まれており、該ソルダーレジスト層は、前記少なくとも１つの支持体基板コンタクト面を画定し、
当該方法は、
ａ）はんだペースト（４０６）をソルダーレジスト層（４０１）上に少なくとも領域的に、該ソルダーレジスト層に隣接する支持体基板コンタクト面（４０２）と重なるように施与する工程、
ｂ）前記支持体基板に前記少なくとも１つの電子構成素子（４０４）を装着し、その際に少なくとも１つの構成素子コンタクト面が、それに対応する少なくとも１つの支持体基板コンタクト面（４０２）を少なくとも部分的に覆うようにする工程、そして
ｃ）前記支持体基板と前記少なくとも１つの電子構成素子との間にはんだ結合を形成するために、前記はんだペースト（４０６）を加熱する工程、を含み、
前記支持体基板コンタクト面（４０２）は実質的に正方形に成形されており、前記はんだペースト（４０６）は、支持体基板コンタクト面との最小の重なり合いで、正方形の支持体基板コンタクト面（４０２）の長辺（４０２ａ）または横方向辺に沿って、ソルダーレジスト層（４０１）上に施与され、ここで前記長辺と横方向辺は実質的に同じ長さであり、
前記はんだペースト（４０６）と支持体基板コンタクト面（４０２）との最小の重なり合いの奥行きは、支持体基板コンタクト面の長辺（４０２ａ）ないし横方向辺に沿って０．２〜０．５ｍｍの範囲であり、
前記はんだペーストと支持体基板コンタクト面との重なり合いの奥行きは、最小の重なり合いから出発して長辺（４０２ａ）ないし横方向辺に沿って領域的に増大する、ことを特徴とする方法。
【請求項７】
前記支持体基板コンタクト面の長辺ないし横方向辺に沿った、前記はんだペーストと前記支持体基板コンタクト面（４０２）との最小の重なり合いの奥行きは約０．３ｍｍである、ことを特報とする請求項６に記載の方法。
【請求項８】
少なくとも１つの電子構成素子を支持体基板とはんだ結合するための方法であって、
前記支持体基板は、少なくとも１つの支持体基板コンタクト面を有し、前記少なくとも１つの電子構成素子は、これに対応する少なくとも１つの構成素子コンタクト面を有し、
前記少なくとも１つの支持体基板コンタクト面は、ソルダーレジスト層により取り囲まれており、該ソルダーレジスト層は、前記少なくとも１つの支持体基板コンタクト面を画定し、
当該方法は、
ａ）はんだペーストをソルダーレジスト層上に少なくとも領域的に、該ソルダーレジスト層に隣接する支持体基板コンタクト面と重なるように施与する工程、
ｂ）前記支持体基板に前記少なくとも１つの電子構成素子を装着し、その際に少なくとも１つの構成素子コンタクト面が、それに対応する少なくとも１つの支持体基板コンタクト面を少なくとも部分的に覆うようにする工程、そして
ｃ）前記支持体基板と前記少なくとも１つの電子構成素子との間にはんだ結合を形成するために、前記はんだペーストを加熱する工程、を含み、
前記支持体基板コンタクト面は実質的に四角形に成形されており、前記はんだペーストは、支持体基板コンタクト面との最小の重なり合いで、支持体基板コンタクト面の長辺および横方向辺に沿ってソルダーレジスト層上に施与され、
前記はんだペーストと支持体基板コンタクト面との最小の重なり合いの奥行きは、支持体基板コンタクト面の長辺に沿って０．２〜０．５ｍｍの範囲であり、
前記はんだペーストと支持体基板コンタクト面との最小の重なり合いの奥行きは、支持体基板コンタクト面の横方向辺に沿って０．３〜０．７ｍｍの範囲である、ことを特徴とする方法。
【請求項９】
前記支持体基板コンタクト面の長辺に沿った、前記はんだペーストと前記支持体基板コンタクト面との最小の重なり合いの奥行きは約０．３ｍｍである、ことを特徴とする請求項８に記載の方法。
【請求項１０】
前記支持体基板コンタクト面の横方向辺に沿った、前記はんだペーストと前記支持体基板コンタクト面との最小の重なり合いの奥行きは約０．５ｍｍである、ことを特徴とする請求項８または９に記載の方法。
【請求項１１】
少なくとも１つの電子構成素子（５０４）を支持体基板（５００）とはんだ結合するための方法であって、
前記支持体基板は、少なくとも１つの支持体基板コンタクト面（５０２）を有し、前記少なくとも１つの電子構成素子は、これに対応する少なくとも１つの構成素子コンタクト面を有し、
前記少なくとも１つの支持体基板コンタクト面は、ソルダーレジスト層（５０１）により取り囲まれており、該ソルダーレジスト層は、前記少なくとも１つの支持体基板コンタクト面を画定し、
当該方法は、
ａ）はんだペースト（５０６）をソルダーレジスト層（５０１）上に少なくとも領域的に、該ソルダーレジスト層に隣接する支持体基板コンタクト面（５０２）と重なるように施与する工程、
ｂ）前記支持体基板に前記少なくとも１つの電子構成素子（５０４）を装着し、その際に少なくとも１つの構成素子コンタクト面が、それに対応する少なくとも１つの支持体基板コンタクト面（５０２）を少なくとも部分的に覆うようにする工程、そして
ｃ）前記支持体基板と前記少なくとも１つの電子構成素子との間にはんだ結合を形成するために、前記はんだペースト（５０６）を加熱する工程、を含み、
前記支持体基板コンタクト面（５０２）は実質的に正方形に成形されており、前記はんだペースト（５０６）は、支持体基板コンタクト面との最小の重なり合いで、正方形の支持体基板コンタクト面（５０２）の長辺（５０２ａ）および横方向辺（５０２ｂ）に沿って、ソルダーレジスト層（５０１）上に施与され、ここで前記長辺と横方向辺は実質的に同じ長さであり、
前記はんだペースト（５０６）と支持体基板コンタクト面（５０２）との最小の重なり合いの奥行きは、支持体基板コンタクト面の長辺（５０２ａ）および横方向辺（５０２ｂ）に沿って０．２〜０．５ｍｍの範囲である、ことを特徴とする方法。
【請求項１２】
前記支持体基板コンタクト面の長辺および横方向辺に沿った、前記はんだペーストと前記支持体基板コンタクト面との最小の重なり合いの奥行きは約０．３ｍｍである、ことを特徴とする請求項１１に記載の方法。
【請求項１３】
前記少なくとも１つの構成素子コンタクト面は、これに対応する少なくとも１つの支持体基板コンタクト面（３０２，４０２，５０２）を完全に覆う、ことを特徴とする請求項１から１２のいずれか一項に記載の方法。
【請求項１４】
前記工程ｂ）においてまたはその後に、少なくとも１つの電子構成素子が付加的に接着点によって支持体基板に固定される、ことを特徴とする請求項１から１３のいずれか一項に記載の方法。
【請求項１５】
前記接着点は、熱硬化性の接着材料から形成されており、熱硬化のために必要な温度は、はんだペーストの融解温度より下である、ことを特徴とする請求項１４に記載の方法。
【請求項１６】
前記少なくとも１つの電子構成素子（３０４、４０４）は、少なくとも２つの構成素子コンタクト面を有し、前記支持体基板は、それぞれ対応する少なくとも２つの支持体基板コンタクト面（３０２，４０２）を有する、ことを特徴とする請求項１から１５のいずれか一項に記載の方法。
【請求項１７】
少なくとも１つの電子構成素子は光電構成素子である、ことを特徴とする請求項１から１６のいずれか一項に記載の方法。
【請求項１８】
少なくとも１つの電子構成素子はＬＥＤである、ことを特徴とする請求項１７に記載の方法。
【請求項１９】
少なくとも１つの電子構成素子はＳＭＤ構成素子である、ことを特徴とする請求項１から１６のいずれか一項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、少なくとも１つの電子構成素子を支持体基板とはんだ結合するための方法に関するものである。ここで前記支持体基板は、少なくとも１つの支持体基板コンタクト面を有し、前記少なくとも１つの電子構成素子は、これに対応する少なくとも１つの構成素子コンタクト面を有する。前記少なくとも１つの支持体基板コンタクト面は、ソルダーレジスト層により取り囲まれており、このソルダーレジスト層は、少なくとも１つの支持体基板コンタクト面を画定する。
【背景技術】
【０００２】
支持基板、例えばプリント基板または導体路基板への電子構成素子の取り付けは、電子回路の製造の際に非常に頻繁に必要になる過程である。ここでプリント基板は一般的に複数の導体路を有しており、これらの導体路は個々のまたは複数の接続接点を互いに接続し、個々の電子構成素子はこれらの電気接続接点と結合される。この結合は、例えば電気的、機械的および/または熱的結合のような複数の態様を満たすことができる。
【０００３】
従来技術から電子構成素子と支持体基板との接続を実現することのできる種々の方法が公知になっている。例えば個々の電子構成素子のコンタクト面（以下、構成素子コンタクト面とも称する）は、支持体基板に配置されたコンタクト面（以下、支持体基板コンタクト面とも称する）とはんだ付けすることができる。
【０００４】
ここでＳＭＴ法（表面実装法）を参照すると、この方法では、電子構成素子の電気端子ないしコンタクト面と支持体基板の対応のコンタクト面とがそれぞれそれらの表面に存在しており、電子構成素子は支持体基板の表面にだけ固定すれば良く、スルーホールの形成を省略することができる。支持体基板のコンタクト面は、ここではまず、はんだ用フラックスにより、通常ははんだペーストにより被覆される。引き続き、支持体基板に個々の電子構成素子が装着される。
【０００５】
電子構成素子と支持体基板との持続的な電気的および/または熱的および/または機械的接続を形成するために、例えばリフローはんだ法が公知になっている。このリフローはんだ法では、はんだペーストとコンタクト面が、電子構成素子の装着後にはんだペーストが融解し、支持体基板およびそれぞれの電子構成素子のコンタクト面と結合するように加熱される。
【０００６】
古典的なＳＭＴ工程では、はんだペーストが、はんだ素材（Loetgut）（これが関与するコンタクト面を持続的に接続する）と、コンタクト面の表面上の酸化物を除去することによりはんだ素材のはんだ付け性（とりわけ流動特性および濡れ特性）を改善するフラックスの両方を含んでいる。はんだペーストに埋め込まれた過剰のフラックスは、はんだペーストの加熱および融解の際にガス状になり、気泡の形で揮散する。はんだペーストは、通常、スクリーンないしマスク印刷工程においてはんだパッドの形で支持体基板上に施与され、それから電子構成素子がその上に配置される。ここではんだパッドの形状は、一般的には対応の支持体基板コンタクト面の形状にしたがっており、したがってペーストは支持体基板コンタクト面の上にだけ施与される。
【０００７】
ＳＭＴ技術でしばしば発生する問題は、気孔またはボイドと称される気泡がはんだ箇所に形成されることである。ボイドの発生に対する可能な原因は、はんだペースト内に埋め込まれたフラックスが、はんだ付けの際に完全にはんだから揮散することができず、そのためはんだ箇所内部に溜まることである。これらのボイドは、はんだ箇所の寿命および伝熱性に不利な影響を及ぼすだけでなく、最悪の場合には電子構成素子の完全な故障を引き起こすことがあり、したがってしばしば排除基準または品質特徴として使用される。しかしこれは、導体路基板の製造における大きな付加的コストに繋がり、あるいは導体路基板に多数の欠陥品を引き起こす。ここでボイドの面積の割合は、欠陥部品を選別するための選択基準である。構成素子が特に大きい場合、ボイドの数も大きくなる。なぜなら、プリントされたはんだの表面の比較的大きな領域が構成素子によって覆われており、したがって揮発する（ausgasende）フラックスが自由側面を介して外に漏れ出ることができるまでに比較的長い経路を進まなければならないからである。その結果、この場合は欠陥品が数倍も多くなる。ボイドの形成を阻止ないし最小に制限できるのであれば、欠陥品を格段に低減することができよう。
【０００８】
特許文献１は、コンタクト面に予形成（vorgeformten）されたはんだペースト層（はんだプリフォームまたはソルダープリフォームとして知られる）を取り付けることによりボイド形成を阻止する方法を開示する。揮発したフラックスを排出するためのガス抜きチャネルを形成するために、予形成されたはんだペースト層は取り付けの前に構造化される。
【０００９】
特許文献２は、揮発したフラックスを排出するためのガス抜きチャネルを形成するために、はんだペーストが種々の構造体にプリントされるはんだ付け方法を開示する。
【００１０】
特許文献３は、はんだペーストが導体路基板コンタクト面の領域の横にプリントされる方法を記述し、ここに構成素子コンタクト面が位置決めされる。そのために導体路基板コンタクト面が構成素子の横で引き出され、したがってはんだペーストは、装着された構成素子の横で、専ら導体路基板コンタクト面にだけはんだ付けの前に施与される。はんだ付けの際に、融解したはんだペーストの一部分が構成素子の下方に引っ張られるが、必ずしも毛細管作用は発生しない。この方法は、電極の側面を介して接触接続される構成素子に対して特有のものである。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】US 8,678,271 B2
【特許文献２】US 2009/0242023 A1
【特許文献３】JPS 63273398 A
【発明の概要】
【発明が解決しようとする課題】
【００１２】
したがって本発明の課題は、はんだ箇所でのボイドの形成が阻止ないし最小化され、このようにして導体路基板の欠陥品を低減し、並びにはんだ付けされた構成素子の寿命（耐久性）を高めることのできるはんだ付け方法を提供することである。
【課題を解決するための手段】
【００１３】
この課題は、以下の工程を特徴とする、少なくとも１つ電子構成素子を支持体基板とはんだ結合するための冒頭に述べた方法によって解決される：
ａ）はんだペーストをソルダーレジスト層上に少なくとも領域的に、該ソルダーレジスト層に隣接する支持体基板コンタクト面（ここではパッドとも称する）との重なり合いが最小になるように施与する工程、
ｂ）前記支持体基板に前記少なくとも１つの電子構成素子を装着し、その際に少なくとも１つの構成素子コンタクト面が、それに対応する少なくとも１つの支持体基板コンタクト面を少なくとも部分的に覆うようにする工程、そして
ｃ）前記支持体基板と前記少なくとも１つの構成素子との間にはんだ結合を形成するために、前記はんだペーストを加熱する工程。
より詳しくは、本発明の第１視点により、少なくとも１つの電子構成素子を支持体基板とはんだ結合するための方法であって、前記支持体基板は、少なくとも１つの支持体基板コンタクト面を有し、前記少なくとも１つの電子構成素子は、これに対応する少なくとも１つの構成素子コンタクト面を有し、前記少なくとも１つの支持体基板コンタクト面は、ソルダーレジスト層により取り囲まれており、該ソルダーレジスト層は、前記少なくとも１つの支持体基板コンタクト面を画定し、当該方法は、
ａ）はんだペーストをソルダーレジスト層上に少なくとも領域的に、該ソルダーレジスト層に隣接する支持体基板コンタクト面と重なるように施与する工程、
ｂ）前記支持体基板に前記少なくとも１つの電子構成素子を装着し、その際に少なくとも１つの構成素子コンタクト面が、それに対応する少なくとも１つの支持体基板コンタクト面を少なくとも部分的に覆うようにする工程、そして
ｃ）前記支持体基板と前記少なくとも１つの電子構成素子との間にはんだ結合を形成するために、前記はんだペーストを加熱する工程、を含む方法において、
前記支持体基板コンタクト面は実質的に四角形に成形されており、前記はんだペーストは、支持体基板コンタクト面との最小の重なり合いで、支持体基板コンタクト面の長辺または横方向辺に沿ってソルダーレジスト層上に施与され、
前記はんだペーストと支持体基板コンタクト面との最小の重なり合いの奥行きは、はんだペーストが支持体基板コンタクト面の長辺に沿って施与される場合、支持体基板コンタクト面の長辺に沿って０．２〜０．５ｍｍの範囲であり、
前記はんだペーストと支持体基板コンタクト面との最小の重なり合いの奥行きは、はんだペーストが支持体基板コンタクト面の横方向辺に沿って施与される場合、支持体基板コンタクト面の横方向辺に沿って０．３〜０．７ｍｍの範囲であり、
前記はんだペーストと支持体基板コンタクト面との重なり合いの奥行きは、最小の重なり合いから出発して長辺ないし横方向辺に沿って領域的に増大する、ことを特徴とする方法が提供される。
更に本発明の第２視点により、少なくとも１つの電子構成素子を支持体基板とはんだ結合するための方法であって、前記支持体基板は、少なくとも１つの支持体基板コンタクト面を有し、前記少なくとも１つの電子構成素子は、これに対応する少なくとも１つの構成素子コンタクト面を有し、前記少なくとも１つの支持体基板コンタクト面は、ソルダーレジスト層により取り囲まれており、該ソルダーレジスト層は、前記少なくとも１つの支持体基板コンタクト面を画定し、当該方法は、
ａ）はんだペーストをソルダーレジスト層上に少なくとも領域的に、該ソルダーレジスト層に隣接する支持体基板コンタクト面と重なるように施与する工程、
ｂ）前記支持体基板に前記少なくとも１つの電子構成素子を装着し、その際に少なくとも１つの構成素子コンタクト面が、それに対応する少なくとも１つの支持体基板コンタクト面を少なくとも部分的に覆うようにする工程、そして
ｃ）前記支持体基板と前記少なくとも１つの電子構成素子との間にはんだ結合を形成するために、前記はんだペーストを加熱する工程、を含む方法において、
前記支持体基板コンタクト面は実質的に正方形に成形されており、前記はんだペーストは、支持体基板コンタクト面との最小の重なり合いで、正方形の支持体基板コンタクト面の長辺または横方向辺に沿って、ソルダーレジスト層上に施与され、ここで前記長辺と横方向辺は実質的に同じ長さであり、
前記はんだペーストと支持体基板コンタクト面との最小の重なり合いの奥行きは、支持体基板コンタクト面の長辺ないし横方向辺に沿って０．２〜０．５ｍｍの範囲であり、
前記はんだペーストと支持体基板コンタクト面との重なり合いの奥行きは、最小の重なり合いから出発して長辺ないし横方向辺に沿って領域的に増大する、ことを特徴とする方法が提供される。
更に本発明の第３視点により、少なくとも１つの電子構成素子を支持体基板とはんだ結合するための方法であって、前記支持体基板は、少なくとも１つの支持体基板コンタクト面を有し、前記少なくとも１つの電子構成素子は、これに対応する少なくとも１つの構成素子コンタクト面を有し、前記少なくとも１つの支持体基板コンタクト面は、ソルダーレジスト層により取り囲まれており、該ソルダーレジスト層は、前記少なくとも１つの支持体基板コンタクト面を画定し、当該方法は、
ａ）はんだペーストをソルダーレジスト層上に少なくとも領域的に、該ソルダーレジスト層に隣接する支持体基板コンタクト面と重なるように施与する工程、
ｂ）前記支持体基板に前記少なくとも１つの電子構成素子を装着し、その際に少なくとも１つの構成素子コンタクト面が、それに対応する少なくとも１つの支持体基板コンタクト面を少なくとも部分的に覆うようにする工程、そして
ｃ）前記支持体基板と前記少なくとも１つの電子構成素子との間にはんだ結合を形成するために、前記はんだペーストを加熱する工程、を含む方法において、
前記支持体基板コンタクト面は実質的に四角形に成形されており、前記はんだペーストは、支持体基板コンタクト面との最小の重なり合いで、支持体基板コンタクト面の長辺および横方向辺に沿ってソルダーレジスト層上に施与され、
前記はんだペーストと支持体基板コンタクト面との最小の重なり合いの奥行きは、支持体基板コンタクト面の長辺に沿って０．２〜０．５ｍｍの範囲であり、
前記はんだペーストと支持体基板コンタクト面との最小の重なり合いの奥行きは、支持体基板コンタクト面の横方向辺に沿って０．３〜０．７ｍｍの範囲である、ことを特徴とする方法が提供される。
更に本発明の第４視点により、少なくとも１つの電子構成素子を支持体基板とはんだ結合するための方法であって、前記支持体基板は、少なくとも１つの支持体基板コンタクト面を有し、前記少なくとも１つの電子構成素子は、これに対応する少なくとも１つの構成素子コンタクト面を有し、前記少なくとも１つの支持体基板コンタクト面は、ソルダーレジスト層により取り囲まれており、該ソルダーレジスト層は、前記少なくとも１つの支持体基板コンタクト面を画定し、当該方法は、
ａ）はんだペーストをソルダーレジスト層上に少なくとも領域的に、該ソルダーレジスト層に隣接する支持体基板コンタクト面と重なるように施与する工程、
ｂ）前記支持体基板に前記少なくとも１つの電子構成素子を装着し、その際に少なくとも１つの構成素子コンタクト面が、それに対応する少なくとも１つの支持体基板コンタクト面を少なくとも部分的に覆うようにする工程、そして
ｃ）前記支持体基板と前記少なくとも１つの電子構成素子との間にはんだ結合を形成するために、前記はんだペーストを加熱する工程、を含む方法において、
前記支持体基板コンタクト面は実質的に正方形に成形されており、前記はんだペーストは、支持体基板コンタクト面との最小の重なり合いで、正方形の支持体基板コンタクト面の長辺および横方向辺に沿って、ソルダーレジスト層上に施与され、ここで前記長辺と横方向辺は実質的に同じ長さであり、
前記はんだペーストと支持体基板コンタクト面との最小の重なり合いの奥行きは、支持体基板コンタクト面の長辺および横方向辺に沿って０．２〜０．５ｍｍの範囲である、ことを特徴とする方法が提供される。
本発明では以下の形態が可能である。
（形態１）少なくとも１つの電子構成素子を支持体基板とはんだ結合するための方法であって、前記支持体基板は、少なくとも１つの支持体基板コンタクト面を有し、前記少なくとも１つの電子構成素子は、これに対応する少なくとも１つの構成素子コンタクト面を有し、前記少なくとも１つの支持体基板コンタクト面は、ソルダーレジスト層により取り囲まれており、該ソルダーレジスト層は、前記少なくとも１つの支持体基板コンタクト面を画定し、当該方法は、ａ）はんだペーストをソルダーレジスト層上に少なくとも領域的に、該ソルダーレジスト層に隣接する支持体基板コンタクト面との重なり合いが最小になるように施与する工程、ｂ）前記支持体基板に前記少なくとも１つの電子構成素子を装着し、その際に少なくとも１つの構成素子コンタクト面が、それに対応する少なくとも１つの支持体基板コンタクト面を少なくとも部分的に覆うようにする工程、そしてｃ）前記支持体基板と前記少なくとも１つの構成素子との間にはんだ結合を形成するために、前記はんだペーストを加熱する工程、を含む方法が提供される。
（形態２）前記支持体基板コンタクト面は実質的に四角形に成形されており、前記はんだペーストは、当該支持体基板コンタクト面との最小の重なり合いで、当該支持体基板コンタクト面の長辺および／または横方向辺に沿ってソルダーレジスト層上に施与されることが好ましい。
（形態３）前記はんだペーストは、支持体基板コンタクト面との最小の重なり合いで、当該支持体基板コンタクト面の長辺に沿ってソルダーレジスト層上に施与されることが好ましい。
（形態４）前記はんだペーストは、支持体基板コンタクト面との最小の重なり合いで、当該支持体基板コンタクト面の横方向辺に沿ってソルダーレジスト層上に施与されることが好ましい。
（形態５）前記はんだペーストは、支持体基板コンタクト面の長辺または横方向辺に沿ってソルダーレジスト層上に施与され、該はんだペーストと当該支持体基板コンタクト面との重なり合いの奥行きは、最小の重なり合いから出発して長辺ないし横方向辺に沿って領域的に増大することが好ましい。
（形態６）前記はんだペーストは、支持体基板コンタクト面との最小の重なり合いで、当該支持体基板コンタクト面の長辺および横方向辺に沿ってソルダーレジスト層上に施与されることが好ましい。
（形態７）前記支持体基板コンタクト面の長辺に沿った、前記はんだペーストと前記支持体基板コンタクト面との最小の重なり合いの奥行きは０．２〜０．５ｍｍの範囲であることが好ましい。
（形態８）前記支持体基板コンタクト面の長辺に沿った、はんだペーストと当該支持体基板コンタクト面との最小の重なり合いの奥行きは約０．３ｍｍであることが好ましい。
（形態９）前記支持体基板コンタクト面の横方向辺に沿った、はんだペーストと当該支持体基板コンタクト面との最小の重なり合いの奥行きは０．３〜０．７ｍｍの範囲であることが好ましい。
（形態１０）前記支持体基板コンタクト面の長辺に沿った、はんだペーストと当該支持体基板コンタクト面との最小の重なり合いの奥行きは約０．５ｍｍであることが好ましい。
（形態１１）前記少なくとも１つの構成素子コンタクト面は、これに対応する少なくとも１つの支持体基板コンタクト面を完全に覆うことが好ましい。
（形態１２）前記工程ｂ）においてまたはその後に、少なくとも１つの電子構成素子が付加的に接着点によって支持体基板に固定されることが好ましい。
（形態１３）前記接着点は、熱硬化性の接着材料から形成されており、熱硬化のために必要な温度は、はんだペーストの融解温度より下であることが好ましい。
（形態１４）前記少なくとも１つの電子構成素子は、少なくとも２つの構成素子コンタクト面を有し、前記支持体基板は、それぞれ対応する少なくとも２つの支持体基板コンタクト面を有することが好ましい。
（形態１５）少なくとも１つの電子構成素子は光電構成素子であることが好ましい。
（形態１６）少なくとも１つの光電構成素子はＬＥＤであることが好ましい。
（形態１７）少なくとも１つの電子構成素子はＳＭＤ構成素子であることが好ましい。
なお、特許請求の範囲に付記した図面参照番号はもっぱら理解を助けるためであり、図示の態様に限定することを意図するものではない。
【発明を実施するための形態】
【００１４】
はんだペーストをパッドの外部で、ソルダーレジスト層上に、パッドとは最小の重なり合いだけで意図的に非典型的（ないし異形的、atypisch）に分布する本発明により、はんだ箇所でのボイドを阻止ないし最小に低減することができる。本発明は、はんだペーストの流動特性を用い、毛細管作用を付加的に利用する。はんだペーストがパッドの直下になるのを目的どおりに回避することにより、過剰のフラックスが早期に揮発することが可能であり、これにより気泡の形成をほぼ完全に回避することができる。実験（下記の実施例１を参照）では、本発明のはんだ付け方法により、ボイドの形成を有意に低減できることが確認できた。これにより欠陥品が最小にされるだけでなく、電子構成素子の寿命も高められる。必要なはんだペーストの量も、本発明の方法により約４０％節約することができる。本発明は、任意のパッド形状のはんだ箇所に、また任意の形式の構成素子に適用することができる。
【００１５】
本発明に特に適するはんだペーストとして、ＳＡＣ（ＳｎＡｇＣｕ）はんだ、例えばＳＡＣ３０５（購入先：例えばＫｅｓｔｅｒ社）および一般的なフラックス含有のドクターブレード法のごとく塗膜施与可能なはんだ（rakelbare Lote）が挙げられる。
【００１６】
本発明に対しては、当業者にそれ自体公知の一般的なソルダーレジスト層、例えばエポキシ樹脂が適する。
【００１７】
支持体基板と構成素子のコンタクト面は、有利には錫、銀および／または金により被覆されている。錫層、銀層または金層は、コンタクト面を腐食から保護し、保護層の下方に配置された他の導電層（例えば銅）の上に施与することができる。
【００１８】
実際には支持体基板コンタクト面（支持体基板側のパッド）ないし対応の構成素子コンタクト面（構成素子側のパッド）は少なくとも、四角形であり、とりわけそれぞれ２つの長辺と横方向辺（Querseite）を有する矩形である。しかし４超の辺を有する（多角形）、または例えば円形または楕円形のような他の形状を有するパッドも公知である。
【００１９】
ここで使用される概念「ソルダーレジスト層に隣接する支持体基板コンタクト面との最小の重なり合い」とは、融解したはんだが構成素子コンタクト面と支持体基板コンタクト面との間の領域に吸引される毛細管作用が発揮される程度にだけ、はんだペーストが支持体基板コンタクト面と、および構成素子の装着後には構成素子コンタクト面と重なり合っていることであると理解される。この重なり合いの奥行き（ないし幅）は、通常、はんだペーストのプリントの公差によって規定される。はんだペーストは、通常、それ自体公知の形式にしたがいスクリーンないしマスク印刷工程で、はんだパッドの形で施与され、それから電子構成素子がその上に配置される。好ましくははんだペーストと支持体基板コンタクト面との最小の重なり合いの奥行きは０．２〜０．５ｍｍの範囲にある。より好ましくは最小の重なり合いの奥行きは約０．３ｍｍであり、これは通常、プリント工程の公差の２倍に相当する。
【００２０】
好ましくは支持体基板コンタクト面は、実質的に四角形に成形されており、はんだペーストは、支持体基板コンタクト面との最小の重なり合いで、支持体基板コンタクト面の長辺および／または横方向辺に沿ってソルダーレジスト層上に施与される。支持体基板コンタクト面（パッド）の使用されるデザインないしレイアウトに応じて、長辺に沿って、横方向辺に沿って、またはパッドの長辺または横方向辺（ここでは幅狭側または幅広側とも称される）に沿って、はんだペーストは隣接するソルダーレジスト層上にパッドとは最小の重なり合いで施与される。支持体基板コンタクト面が矩形の場合、長辺は文字通り横方向辺より長い。支持体基板コンタクト面が正方形の場合、それらの長辺と横方向辺は同じ長さである。
【００２１】
したがって下位変形例では、はんだペーストは、支持体基板コンタクト面との最小の重なり合いで、支持体基板コンタクト面の長辺に沿ってソルダーレジスト層上に施与される。
【００２２】
かくてさらなる下位変形例では、はんだペーストは支持体基板コンタクト面との最小の重なり合いで、支持体基板コンタクト面の横方向辺に沿ってソルダーレジスト層上に施与される。
【００２３】
はんだペーストをコンタクト面の１つの側縁の横近傍にだけ、該側縁との最小の重なり合いで施与すると、はんだフロント（Loetfront）が典型的にはこの側縁に対して平行に広がる。はんだフロントの広がり方向に対して影響を与え（作用し）、構成素子の下方における大気の排出を容易ないし可能にするためは、はんだペーストを、支持体基板コンタクト面との最小の重なり合いで、支持体基板コンタクト面の長辺および横方向辺に沿ってソルダーレジスト層上に施与すると有利であることが判明した。はんだペーストが長辺と横方向辺上で同時に重なり合っているこの変形例では、はんだフロントが実質的に対角的に延在し、何らかの理論に拘束されることなく、漏出すべき大気に対して明らかに特定の方向を規定する。この変形例は、パッドが大きい場合に特に有利であることが実験で証明された。パッドが大きい場合には、空気が効果的に構成素子の下方で排出されなければならず、例えば支持体基板コンタクト面の大きな発光ダイオード（ＬＥＤ）、例えば２つの発光面を備えるＯＳＬＯＮ  Ｂｌａｃｋ  Ｆｌａｔ  ＬＥＤ（商品名）に対して有利である。
【００２４】
前記の実施形態の代わりにさらなる実施形態では、側縁（長辺または横方向辺）に沿ったはんだペーストとコンタクト面との重なり合いは変化することができる。すなわち、ここでは重なり合いが、下に規定するような最小値（最小の重なり合い）から領域的に側縁に沿って増大する。それに応じてはんだペーストは、支持体基板コンタクト面の長辺または横方向辺に沿ってソルダーレジスト層上に施与される。ここで、はんだペーストと支持体基板コンタクト面との重なり合いの奥行きは、最小の重なり合いから出発して長辺ないし横方向辺に沿って領域的に増大する。下位変形例では、最も大きな（最大の）重なり合いは、実質的に側縁の中央で達成される。別の変形例では、最大の重なり合いが側縁の端部で達成される。最大の重なり合いは、特別の変形形態では支持体基板パッドの対向する側縁にまで伸長することができる。重なり合いの比較的大きな領域は、合理的にはこれらの領域が、排出が困難である領域において大気の排出およびはんだの後の流れ（Nachfliessen）を容易にするように設けられる。したがってこの実施形態もパッドが大きい場合に特に有利であることが証明された。パッドが大きい場合には、空気が効率的に構成素子の下方で排出されなければならず、例えば支持体基板コンタクト面の大きな発光ダイオード（ＬＥＤ）、例えば２つの発光面を備えるＯＳＬＯＮ  Ｂｌａｃｋ  Ｆｌａｔ  ＬＥＤ（商品名）に対して有利である。
【００２５】
有利には、支持体基板コンタクト面の長辺に沿った、はんだペーストと実質的に矩形の支持体基板コンタクト面との最小の重なり合いは０．２〜０．５ｍｍの範囲である。より好ましくは最小の重なり合いの奥行きは約０．３ｍｍであり、これは通常、プリント工程の公差の２倍に相当する。
【００２６】
実質的に矩形の支持体基板コンタクト面の横方向辺に沿ったはんだペーストの施与に関連して、支持体基板コンタクト面の横方向辺に沿ったはんだペーストと支持体基板コンタクト面との最小の重なり合いの奥行きは０．３〜０．７ｍｍの範囲であると有利である。より好ましくは最小の重なり合いの奥行きは約０．５ｍｍである。
【００２７】
支持体基板コンタクト面が実質的に正方形の場合、すなわち長辺と横方向辺が実質的に同じ長さの場合、正方形の支持体基板コンタクト面の側縁に沿ったはんだペーストの最小の重なり合いの奥行きは０．２〜０．５ｍｍの範囲、より好ましくは約０．３ｍｍである。
【００２８】
支持体基板に構成素子がエラー無しで適正に装着された後、はんだペーストと構成素子コンタクト面との重なり合いの奥行きは、はんだペーストと支持体基板コンタクト面との重なり合いの上記奥行きに実質的に相当する。このようにして毛細管作用が最適に利用される。
【００２９】
毛細管作用の生成に加えて適正な重なり合いは、ＳＭＴ製造ライン上での搬送中に構成素子が支持体基板上に付着および固定することに資する。
【００３０】
好ましくは少なくとも１つの構成素子コンタクト面は、それに対応する少なくとも１つの支持体基板コンタクト面を完全に覆う。このようにして毛細管作用を特に良好に利用することができる。
【００３１】
特別の実施形態では前記工程ｂ）においてまたはその後に、少なくとも１つの電子構成素子が付加的に接着点によって支持体基板に固定される。これにより電子構成素子の特に位置の安定した固定が可能である。
【００３２】
この実施形態の有利な一発展形態では、接着点は熱硬化性の接着材料から形成され、熱硬化のために必要な温度ははんだペーストの融解温度より下にある。これは、少なくとも１つの電子構成素子と支持体基板との位置の安定した結合の形成を、すでにはんだペーストの融解前に保証する。これによって構成素子のずれ、捩れないし浮き上がりを確実に防止することができる。
【００３３】
その代わりに別の任意の接着方法および接着材料を使用することもできる。
【００３４】
特別の実施形態で少なくとも１つの電子構成素子は少なくとも２つの構成素子コンタクト面を有し、支持体基板はそれぞれ対応する少なくとも２つの支持体基板コンタクト面を有する。これらの実施形態ではパッドの間に一種の空気チャネル（ガス抜きチャネル）が形成され、このチャネルは揮発するフラックスと構成素子の下方で排出される大気に対する排出部として用いられる。これらの実施形態は、特に構成素子が大きい場合に有利である。パッドおよびパッドの間にあるガス抜きチャネルのデザインないしレイアウト、寸法および数は有利には、測定された最大のボイド寸法に依存して、かつ施与すべきはんだペーストに依存して寸法設定される。これは当業者の裁量および技能の範囲である。本発明の方法とパッドおよび空気チャネルの相応のレイアウトとを組み合わせることにより、再現可能でありかつボイドフリーのはんだ箇所が得られる。構成素子側でのパッドのレイアウト、寸法および数は、通常、構成素子製造業者によって設定される。
【００３５】
本発明は、ＳＭＤ構成素子（表面実装デバイス）並びに光電構成素子、とりわけＬＥＤ構成素子（発光ダイオード）を導体路基板のような支持体基板とはんだ結合するのに非常によく適する。さらに本発明は、他の光電構成素子、例えばレーザー素子をはんだ結合するのにも有利である。
【００３６】
本発明をさらなる実施形態および利点も含めて以下、例としての非制限的な実施形態に基づき詳細に説明する。これらの実施形態は添付図面に示されている。
【図面の簡単な説明】
【００３７】
【図１】一電子構成素子を装着する直前であって、はんだペーストをプリントした後の一支持体基板の斜視図である。
【図２】（ａ）〜（ｃ）は本発明の方法の個々の工程を示す。すなわち、はんだペーストのプリント、電子構成素子の装着、およびはんだペーストの加熱を図１の図面の断面図に基づいて示す。
【図３】電子構成素子を固定する接着点を用いて強化したはんだ結合を平面図（図３ａ）と側面図（図３ｂ）に示す。
【図４】コンタクト面、および支持体基板上に４つのエミッタ面を有するダイオードをはんだ結合するためのプリントされたはんだ面の例としての一レイアウトの平面図である。
【図５】コンタクト面、および支持体基板上に２つのエミッタ面を有するダイオードをはんだ結合するためのプリントされたはんだ面のさらなる例としての一レイアウトの平面図である。
【図６】コンタクト面、および支持体基板上に２つのエミッタ面を有するダイオードをはんだ結合するためのプリントされたはんだ面のさらなる例としての一レイアウトの平面図である。
【図７】コンタクト面、および支持体基板上に２つのエミッタ面を有するダイオードをはんだ結合するためのプリントされたはんだ面のさらなる例としての一レイアウトの平面図である。
【図８】従来技術による標準的はんだ付け方法によるはんだ付け結果を図８（ａ）に、本発明によるはんだ付け方法によるはんだ付け結果を図８（ｂ）にＸ線画像で示す図である。
【実施例】
【００３８】
図１は、２つの支持体基板コンタクト面１０２（パッド２）と、該支持体基板コンタクト面１０２に至るそれぞれ２つの線路１０３を有する支持体基板１００（導体路基板１００）の概略的斜視図である。支持体基板コンタクト面１０２は、好ましくは銀、錫および／または金により被覆することのできる銅表面（図２ａ〜ｃ参照）の一部としてそれぞれ構成されており、それ自体公知の形式にしたがいソルダーレジスト層１０１により取り囲まれている。ソルダーレジスト層１０１はそれぞれの支持体基板コンタクト面１０２を画定する。線路１０３は、それ自体公知の形式にしたがいソルダーレジスト層１０１の下方にも延在することができる。この支持体基板１００は、従来技術から公知の支持体基板に相当する。それぞれの支持体基板コンタクト面１０２の長辺１０２ａに沿ってはんだペースト１０６がソルダーレジスト層１０１の上にプリントされている。ここではんだペースト１０６は、これが支持体基板コンタクト面１０２と、その長辺１０２ａに沿って最小に重なるようにプリントされている。この重なり合いの奥行きは、通常、はんだペースト１０６のプリントの公差によって規定され、図示の例では約０．３ｍｍである。これはプリント工程の通常の公差の２倍に相当する。はんだペースト１０６をプリントするための従来技術から公知の方法は、ステンシルプリント法である。この方法は、はんだペーストを一定の高さで特に正確な形状でプリントすることを可能にする。
【００３９】
図１はさらに電子構成素子１０４、ここではＬＥＤを示し、この電子構成素子は支持体基板１００上にはんだ結合を介して固定される。構成素子１０４は、支持体基板コンタクト面１０２に対応する２つの構成素子コンタクト面１０５を有する。構成素子コンタクト面１０５は破線により示されている。構成素子コンタクト面１０５は、支持体基板コンタクト面１０２と実質的に合同である。
【００４０】
図２ａ〜ｃは、本発明の方法の個々の工程を図１のアセンブリの断面図に基づいて示す。図２ａは、支持体基板コンタクト面１０２のそれぞれ１つの長辺１０２ａに沿って支持体基板コンタクト面１０２との最小の重なり合いで、支持体基板１００のソルダーレジスト層１０１上へはんだペースト１０６をプリントする態様を示す。図２ｂは、支持体基板１００の電子構成素子１０４による装着を示す。ここで構成素子１０４は支持体基板１００の上に、それぞれの構成素子コンタクト面１０５がそれぞれ対応の支持体基板コンタクト面１０２を覆うように位置決めされる。そして構成素子コンタクト面１０５は、はんだペースト１０６ないしそれに含まれるはんだにより支持体基板コンタクト面１０２と接続することができる。次に図２ｃは、はんだ付け工程それ自体を示す。この工程では、はんだペースト１０６が加熱され、はんだペースト１０６に含まれるはんだが融解し、毛細管力により支持体基板コンタクト面１０２と構成素子コンタクト面１０５との間のはんだ箇所領域１０９に吸引される。はんだペースト１０６から揮発するフラックスは、はんだ箇所領域１０９で直接揮散するのではなく、参照符号１０８により示すようにすでに早期に揮散する。内部に向かってはんだ箇所領域１０９に移動する万一の気泡は、支持体基板コンタクト面１０２の間に形成される空気チャネル１１０を介して排出することができる。
【００４１】
図３ａ〜ｂは、図１と図２ａ〜ｃに示された剛性のはんだ結合アセンブリの発展形態を平面図（図３ａ）と側面図（図３ｂ）に示す。図３（ａ）と図３（ｂ）に示されたはんだ結合アセンブリでは、電子構成素子１０４が付加的に接着点１１１によって支持体基板１００に固定されている。接着点１１１は、実質的に矩形の構成素子の対向する２つの角に配置されているが、他の接着点配置も可能である。接着点１１１を設けることにより、構成素子１０４の特に位置の安定した固定が可能である。接着点１１１は熱硬化性の接着材料から形成されており、接着点の熱硬化のために必要な温度ははんだペースト１０６の融解温度より下にある。例えば熱硬化性の接着材料としてＬｏｃｔｉｔｅ３６２１（購入先：Ｈｅｎｋｅｌ）を、はんだペーストとしてＳＡＣ３０５（購入先：Ｋｅｓｔｅｒ社）を使用することができる。これは構成素子１０４と支持体基板１００との位置の安定した接続の形成を、すでにはんだペースト１０６が融解する前に保証する。これによって構成素子１０４のずれ、捩れないし浮き上りを確実に防止することができる。図３（ａ）に破線で示した平面は、ソルダーレジスト１０１の下方にある支持体基板コンタクト面１０２ないし線路１０３の領域を示す。より良く図示するために、ソルダーレジスト１０１により覆われておらず、はんだ結合のために設けられた矩形の支持体基板コンタクト面１０２の領域は実線で示されている。しかしこれらの領域は、図３ａに示したはんだ結合アセンブリの平面図では構成素子１０４により覆われており、したがって見ることができない。
【００４２】
図４は、支持体基板コンタクト面２０２（支持体基板コンタクト面２０２は、平面図では取り付けられた構成素子２０４により覆われているので破線で示してある）と、電子構成素子２０４（ここでは４つのエミッタ面を有するダイオード）を支持体基板２００上にはんだ結合するための、支持体基板コンタクト面上にプリントされたはんだペースト面２０６の例としての一レイアウトの平面図である。支持体基板２００と構成素子２０４のそれぞれ対応のコンタクト面は合同（ないし一致）である。はんだペースト面２０６のプリント領域と、支持体基板２００のコンタクト面２０２ないし構成素子２０４の同じ大きさの対応のコンタクト面との重なり合いが非常に明確である。さらに図４から良く理解されるように、はんだペースト２０６はレイアウトに対応して、それぞれのコンタクト面の長辺または横方向辺に沿って、隣接するソルダーレジスト層２０１上に、コンタクト面との最小の重なり合いで施与される。個々のコンタクト面の間の領域は、はんだ付け工程の間、揮散するフラックスに対する付加的なガス抜きチャネルとして用いられる。これについては上で図２（ａ）〜（ｃ）についてすでに詳細に説明した。
【００４３】
図５は、支持体基板コンタクト面３０２（支持体基板コンタクト面３０２は、平面図では取り付けられた構成素子３０４により覆われているので破線で示してある）と、電子構成素子３０４、ここでは２つのエミッタ面を有するダイオードを支持体基板３００上にはんだ結合するための、支持体基板コンタクト面上にプリントされたはんだペースト面３０６のさらなる例としての一レイアウトの平面図である。支持体基板３００と構成素子３０４のそれぞれ対応のコンタクト面は合同である。２つの比較的大きなコンタクト面は、大きなパッド面積と互いに小さな間隔を有する。図５から明らかなように、はんだペースト３０６は、支持体基板３００の比較的に大きなコンタクト面３０２に隣接するソルダーレジスト層３０１上に、重なり合い領域がコンタクト面３０２のそれぞれの長辺にあるようにプリントされる。ここで重なり合いの奥行きは最小の重なり合いから出発して増大する。最大の重なり合いは長辺のそれぞれの１つの端部で達成される。これによりはんだ付け工程の際に大気を構成素子の下方において一方向に排出することができる。これによりはんだフロント３１２の広がり方向に影響を与えることができ、何らかの理論に拘束されることなく、漏出すべき大気に対して所定の方向が設定される。コンタクト面の側縁、ここでは長辺におけるはんだペースト重なり合い領域の奥行きを変化することは、支持体基板コンタクト面が大きい場合、およびコンタクト面（複数）が互いに小さな間隔しか有しない場合に特に有利である。
【００４４】
図６は、支持体基板コンタクト面４０２（支持体基板コンタクト面４０２は、平面図では取り付けられた構成素子４０４により覆われているため破線で示してある）と、電子構成素子４０４（部分的にだけ図示、ここでは２つのエミッタ面を有するダイオード）を支持体基板４００上にはんだ結合するための、支持体基板コンタクト面上にプリントされたはんだペースト面４０６のさらなる例としての一レイアウトの平面図である。支持体基板４００のそれぞれのコンタクト面４０２と構成素子４０４の対応のコンタクト面とは合同である。コンタクト面４０２は実質的に正方形であり、４つの側縁を有し、ソルダーレジスト層４０１により画定される。図６から明らかなように、はんだペースト４０６はソルダーレジスト層４０１上に、コンタクト面４０２の側縁４０２ａとの重なり合いの奥行きが、約０．３ｍｍである最小の重なり合いから出発してこの側縁４０２ａの中央に向かって増大するようにプリントされている。この変形例も、はんだフロント（矢印により示されている）の広がり方向に影響を与えることを可能にし、何らかの理論に拘束されることなく、漏出すべき大気に対して所定の方向を設定する。この変形例も、支持体基板コンタクト面（複数）が大きい場合、およびコンタクト面が互いに小さな間隔しか有しない場合に特に有利である。
【００４５】
図７は、支持体基板コンタクト面５０２（支持体基板コンタクト面５０２は、平面図では取り付けられた構成素子５０４により覆われているので破線で示してある）と、電子構成素子５０４、ここでは２つのエミッタ面を有するダイオードを支持体基板５００上にはんだ結合するための、支持体基板コンタクト面上にプリントされたはんだペースト面５０６のさらなる例としての一レイアウトの平面図である。支持体基板５００のコンタクト面５０２と構成素子５０４の対応のコンタクト面とは合同である。コンタクト面５０２は実質的に正方形であり、４つの側縁を有し、ソルダーレジスト層５０１により画定される。図７から分かるように、はんだペースト５０６はソルダーレジスト層５０１上に、はんだペースト５０６とコンタクト面５０２との重なり合い領域が、それぞれ第１の側縁５０２ａおよび第１の側縁５０２ａに隣接する第２の側縁５０２ｂに存在するようにプリントされている。これにより大気を、構成素子の下方で、はんだ付け工程の際に一方向に排出することができる。コンタクト面が矩形の場合、はんだペースト５０６は少なくとも領域的にコンタクト面５０２の長辺と横方向辺（幅広側、幅狭側）に沿って施与される。この変形例も、はんだフロント５１２の広がり方向（ラインおよび矢印により示されている）に影響を与えることを可能にし、何らかの理論に拘束されることなく、漏出すべき大気に対して所定の方向を設定する。この変形例も、支持体基板コンタクト面が大きい場合、およびコンタクト面（複数）が互いに小さな間隔しか有しない場合に特に有利である。
［実施例］
【００４６】
実施例１：本発明のはんだ付け方法と標準はんだ付け方法により電子構成素子を導体路基板上にはんだ結合する際のボイドの形成の比較。
【００４７】
この実施例では、本発明のはんだ付け方法と標準的はんだ付け方法により構成素子を導体路基板上にはんだ結合する際のボイドの形成が比較された。
【００４８】
比較実験のために、製造業者ＥＵＲＯＳＩＲのＩＭＳ導体路基板（１．５ｍｍアルミニウム厚のアルミニウムＩＭＳ、絶縁金属基板）が使用された。はんだペーストとしてＳＡＣ３０５（商品名）はんだペースト（製造業者／購入先：Ｋｅｓｔｅｒ社）が、リフローはんだ付け工程のためにＲｅｈｍ社のろう付け炉が使用された。
【００４９】
本発明のはんだ付け方法と標準的方法を使用した実験のために、導体路基板にＯｓｌｏｎ  Ｂｌａｃｋ  Ｆｌａｔ型（商品名）１×４（製造業者：Ｏｓｒａｍ）の１つのＬＥＤ構成素子とＯｓｌｏｎ  Ｃｏｍｐａｃｔ型（商品名）の６つのＬＥＤ構成素子が装着された。ここでは２４の導体路基板が１つの加工素材を形成し、同時にリフロー工程で処理された。加熱および冷却工程の温度勾配並びに保持時間は、ＪＥＤＥＣ規格にしたがう。リフロー工程の全経過時間は３００秒であった。２６０℃の最大温度が５秒間維持された。
【００５０】
本発明の方法ないし標準的方法によるそれぞれのはんだ付け工程に続いて、はんだ結合部がマトリクス技術のＸ線装置においてボイドに関して分析された。ボイドの割合が個々のパッドのコンタクト面の３０％超である場合、はんだ付けされた導体路基板／構成素子アセンブリは欠陥品と見なされた。
【００５１】
標準的なはんだ付け方法：
標準的はんだ付け方法では、はんだペーストが導体路基板のパッド上にだけ直接プリントされた。したがって提供された全てのはんだが、プリントおよび装着の後にＬＥＤ構成素子（複数）の直接下方に存在する。リフローはんだ付けに続いて、処理された導体路基板の２０％がボイド形成のため上記の基準に相当せず、したがって欠陥品として評価されたことが確認された。図８（ａ）は、ＬＥＤ構成素子（参照符号６０４が付されている）がはんだ付けされた導体路基板のＸ線画像を示す。金属表面が明度の減少する３つのグレーステップで現れている：すなわち、Ｃｕ線路と拡散表面、はんだに覆われたコンタクト面、およびその上のエミッタ面。形成された気泡状のボイド（比較的大きなボイドが参照符号６２０により示されている）が、その下にある銅表面のグレー色調において出現している。図８（ａ）では、３０％のボイド割合を左から３番目のコンタクト面において超過している。
【００５２】
本発明のはんだ付け方法：
本発明のはんだ付け方法では、はんだペースト（はんだペースト２０６）が図４に示したレイアウトにしたがい導体路基板（支持体基板２００）のソルダーレジスト層（ソルダーレジスト層２０１）上に、導体路基板のパッド／コンタクト面（支持体基板コンタクト面２０２）の長辺ないし横方向辺との最小の重なり合いでプリントされた。はんだが、本発明の方法にしたがい実質的にコンタクト面の外に施与される場合、すなわち構成素子および導体路基板のコンタクト面との最小の重なり合いだけで施与される場合、約１５００の被検導体路基板のうち、ただ１つの欠損品しか確定されなかった。図８（ｂ）は、実質的にボイドのないはんだ箇所を示し、最小（minimal）のボイドだけがコンタクト面縁部の領域に存在しており、これらの領域を介してはんだが構成素子の下方に吸引されて存在している。
【００５３】
本発明は、当業者に既知の任意のやり方で変更することができ、図示の実施形態に限定されるものではない。本発明の個々の側面（Aspect）を取り上げることができ、互いに組み合わせることもできる。重要なことは、本発明の基礎となる思想（複数）であり、これらの思想に基づいて本明細書の知識を有する当業者により多種多様に実施することができ、しかもなおこれらの思想はそのものとして維持されるものである。
【符号の説明】
【００５４】
１００  支持体基板（導体路基板）
１０１  ソルダーレジスト層
１０２  支持体基板コンタクト面
１０２ａ  支持体基板コンタクト面の長辺
１０３  線路
１０４  電子構成素子
１０５  構成素子コンタクト面
１０６  はんだペースト
１０９  はんだ箇所領域
１１０  空気チャネル
１１１  接着点
２００  支持体基板
２０１  ソルダーレジスト層
２０２  支持体基板コンタクト面
２０４  電子構成素子
２０６  はんだペースト
３００  支持体基板
３０１  ソルダーレジスト層
３０２  支持体基板コンタクト面
３０４  電子構成素子
３０６  はんだペースト
３１２  はんだフロント
４００  支持体基板
４０１  ソルダーレジスト層
４０２  支持体基板コンタクト面
４０２ａ  側縁
４０４  構成素子
４０６  はんだペースト
５００  支持体基板
５０１  ソルダーレジスト層
５０２  支持体基板コンタクト面
５０２ａ  第１の側縁
５０２ｂ  第２の側縁
５０４  電子構成素子
５０６  はんだペースト
５１２  はんだフロント
６０４  ＬＥＤ構成素子
６２０  ボイド
【図１】
0006490223.tif 000002
【図２（ａ）】
0006490223.tif 000003
【図２（ｂ）】
0006490223.tif 000004
【図２（ｃ）】
0006490223.tif 000005
【図３（ａ）】
0006490223.tif 000006
【図３（ｂ）】
0006490223.tif 000007
【図４】
0006490223.tif 000008
【図５】
0006490223.tif 000009
【図６】
0006490223.tif 000010
【図７】
0006490223.tif 000011
【図８（ａ）】
0006490223.tif 000012
【図８（ｂ）】
0006490223.tif 000013