(57)【特許請求の範囲】
【請求項１】
駆動信号が入力される一次巻線とスイッチング素子を駆動する第１の二次巻線とを有するトランスと、
前記第１の二次巻線の一端に他端よりも高い電圧が発生した時に充電され、前記第１の二次巻線の他端に一端よりも高い電圧が発生した時に第１抵抗を介して放電され、一端が前記第１の二次巻線の一端に接続される第１コンデンサと、
前記第１の二次巻線の一端に他端よりも高い電圧が発生した時に前記第１抵抗に接続された第２抵抗を介して放電され、前記第１の二次巻線の他端に一端よりも高い電圧が発生した時に充電され、一端が前記第１の二次巻線の一端に接続される第２コンデンサと、
第１駆動電源と、
コレクタが前記第１駆動電源の正極に接続され、エミッタが前記スイッチング素子のゲートと前記第１の二次巻線の他端に接続され、ベースが前記第２抵抗を介して前記第２コンデンサの他端に接続され、既に充電されている前記第２コンデンサの電圧と前記第１の二次巻線の電圧との合計電圧に基づき前記第１駆動電源の電源供給を受けてオンすることにより前記スイッチング素子をオンさせる第２トランジスタと、
コレクタが前記第１駆動電源の負極に接続され、エミッタが前記スイッチング素子のゲートと前記第１の二次巻線の他端に接続され、ベースが前記第１抵抗を介して前記第１コンデンサの他端に接続され、既に充電されている前記第１コンデンサの電圧と前記第１の二次巻線の電圧との合計電圧に基づきオンすることにより前記スイッチング素子をオフさせる第１トランジスタと、
を備えることを特徴とするスイッチング素子のドライブ回路。
【請求項２】
前記第２トランジスタは、前記第２コンデンサが前記第２抵抗を介して放電されるときオンして、前記第１駆動電源を介して前記スイッチング素子をオンさせ、
前記第１トランジスタは、前記第１コンデンサが前記第１抵抗を介して放電されるときオンして、前記スイッチング素子をオフさせることを特徴とする請求項１記載のスイッチング素子のドライブ回路。
【請求項３】
前記第１抵抗と前記第１トランジスタのベースとエミッタとの直列回路の両端に接続される第１ダイオードと、
前記第２抵抗と前記第２トランジスタのベースとエミッタとの直列回路の両端に接続される第２ダイオードと、
を備えることを特徴とする請求項１又は請求項２記載のスイッチング素子のドライブ回路。
【請求項４】
前記トランスは、さらに第２の二次巻線を有し、
前記第２の二次巻線の一端に他端よりも高い電圧が発生した時に充電され、前記第２の二次巻線の他端に一端よりも高い電圧が発生した時に第３抵抗を介して放電され、一端が前記第２の二次巻線の一端に接続される第３コンデンサと、
前記第２の二次巻線の一端に他端よりも高い電圧が発生した時に前記第３抵抗に接続された第４抵抗を介して放電され、前記第２の二次巻線の他端に一端よりも高い電圧が発生した時に充電され、一端が前記第２の二次巻線の一端に接続される第４コンデンサと、
第２駆動電源と、
コレクタが前記第２駆動電源の正極に接続され、エミッタが前記第２スイッチング素子のゲートと前記第２の二次巻線の他端に接続され、ベースが前記第４抵抗を介して前記第４コンデンサの他端に接続され、既に充電されている前記第４コンデンサの電圧と前記第２の二次巻線の電圧との合計電圧に基づき前記第２駆動電源の電源供給を受けてオンすることにより第２スイッチング素子をオンさせる第４トランジスタと、
コレクタが前記第２駆動電源の負極に接続され、エミッタが前記第２スイッチング素子のゲートと前記第２の二次巻線の他端に接続され、ベースが前記第３抵抗を介して前記第３コンデンサの他端に接続され、既に充電されている前記第３コンデンサの電圧と前記第２の二次巻線の電圧との合計電圧に基づきオンすることにより前記第２スイッチング素子をオフさせる第３トランジスタと、
を備えることを特徴とする請求項１乃至請求項３のいずれか１項記載のスイッチング素子のドライブ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、如何なるデューティ幅でも一定のゲート電圧で安定にスイッチング素子を駆動できるスイッチング素子のドライブ回路に関する。
【背景技術】
【０００２】
従来のスイッチング素子のドライブ回路としては、例えば、特許文献１に記載されたドライブ回路が知られている。図９は、従来のスイッチング素子のドライブ回路の回路構成を示す図である。
【０００３】
図９において、パルス信号によりトランジスタＱ６とトランジスタＱ７とが交互にオンオフし、オンオフ信号がトランスＴの一次巻線Ｐと二次巻線Ｓとを介してスイッチング素子Ｑ８のゲートに印加されて、スイッチング素子Ｑ８をオンオフすることができる。
【０００４】
このように、スイッチング素子Ｑ８を駆動する場合、パルストランス駆動においては、図１０（ａ）に示すようにパルス信号のデューティが５０％以下の場合でも、図１０（ｂ）に示すようにパルス信号のデューティが５０％以上の場合でも、トランスＴの二次側が電圧時間積で釣り合ってしまう。即ち、パルス信号の１周期において、正値のピーク電圧Ｖａの面積と負値のピーク電圧Ｖｂの面積とが等しくなる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−３４５１９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、デューティが５０％以上のパルス信号を得ようとすると、電圧時間積の釣り合いにより、所望のピーク電圧Ｖａを得ることが困難となる。さらに、デューティを広げていくと、ピーク電圧Ｖａがスイッチング素子Ｑ８のゲート閾値電圧に達することができなくなる。このため、スイッチング素子Ｑ８を駆動できなくなることがある。
【０００７】
本発明の課題は、いかなるデューティ幅でも一定のゲート電圧で安定にスイッチング素子を駆動できるスイッチング素子のドライブ回路を提供することにある。
【課題を解決するための手段】
【０００８】
本発明に係るスイッチング素子のドライブ回路は、駆動信号が入力される一次巻線とスイッチング素子を駆動する第１の二次巻線とを有するトランスと、前記第１の二次巻線の一端に他端よりも高い電圧が発生した時に充電され、前記第１の二次巻線の他端に一端よりも高い電圧が発生した時に第１抵抗を介して放電され、一端が前記第１の二次巻線の一端に接続される第１コンデンサと、前記第１の二次巻線の一端に他端よりも高い電圧が発生した時に前記第１抵抗に接続された第２抵抗を介して放電され、前記第１の二次巻線の他端に一端よりも高い電圧が発生した時に充電され、一端が前記第１の二次巻線の一端に接続される第２コンデンサと、第１駆動電源と、コレクタが前記第１駆動電源の正極に接続され、エミッタが前記スイッチング素子のゲートと前記第１の二次巻線の他端に接続され、ベースが前記第２抵抗を介して前記第２コンデンサの他端に接続され、既に充電されている前記第２コンデンサの電圧と前記第１の二次巻線の電圧との合計電圧に基づき前記第１駆動電源の電源供給を受けてオンすることにより前記スイッチング素子をオンさせる第２トランジスタと、コレクタが前記第１駆動電源の負極に接続され、エミッタが前記スイッチング素子のゲートと前記第１の二次巻線の他端に接続され、ベースが前記第１抵抗を介して前記第１コンデンサの他端に接続され、既に充電されている前記第１コンデンサの電圧と前記第１の二次巻線の電圧との合計電圧に基づきオンすることにより前記スイッチング素子をオフさせる第１トランジスタとを備えることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、第２トランジスタは、既に充電されている第２コンデンサの電圧と第１の二次巻線の電圧との合計電圧に基づき駆動電源の電源供給を受けてオンすることによりスイッチング素子をオンさせ、第１トランジスタは、既に充電されている第１コンデンサの電圧と第１の二次巻線の電圧との合計電圧に基づきオンすることによりスイッチング素子をオフさせる。即ち、如何なるデューティ幅でも駆動電源から一定のゲート電圧をスイッチング素子に印加できるので、安定にスイッチング素子を駆動できる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施例１に係るスイッチング素子のドライブ回路の回路構成を示す図である。
【図２】本発明の実施例１に係るスイッチング素子のドライブ回路の動作を説明するための図である。
【図３】本発明の実施例１に係るスイッチング素子のドライブ回路の動作を説明するための図である。
【図４】本発明の実施例１に係るスイッチング素子のドライブ回路の各部のタイミングチャートである。
【図５】本発明の実施例１に係るスイッチング素子のドライブ回路のデューティが小さい時及び大きい時のスイッチング素子のゲート波形を示す図である。
【図６】本発明の実施例２に係るスイッチング素子のドライブ回路の回路構成を示す図である。
【図７】本発明の実施例２に係るスイッチング素子のドライブ回路の各部のタイミングチャートである。
【図８】本発明の実施例３に係るスイッチング素子のドライブ回路の回路構成を示す図である。
【図９】従来のスイッチング素子のドライブ回路の回路構成を示す図である。
【図１０】従来のスイッチング素子のドライブ回路のデューティが小さい時及び大きい時のスイッチング素子のゲートパルス波形を示す図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
【実施例１】
【００１２】
図１は、本発明の実施例１に係るスイッチング素子のドライブ回路の回路構成を示す図である。図１において、トランスＴａは、端子ａと端子ｂとに接続され且つ駆動信号が入力される一次巻線Ｐと、端子ｃと端子ｄとに接続される二次巻線Ｓとから構成される。二次巻線Ｓの両端には、コンデンサＣ１とダイオードＤ１との直列回路が接続される。
【００１３】
コンデンサＣ１の一端には二次巻線Ｓの一端とコンデンサＣ２の一端が接続される。コンデンサＣ１の他端にはベース抵抗Ｒ１の一端とダイオードＤ１のアノードが接続される。ベース抵抗Ｒ１の他端はバイポーラ型で且つｐｎｐ型のトランジスタＱ１のベースとバイポーラ型で且つｎｐｎ型のトランジスタＱ２のベースとベース抵抗Ｒ２の一端とに接続される。
【００１４】
コンデンサ２の他端はベース抵抗Ｒ２の他端とダイオードＤ２のカソードとに接続される。ダイオードＤ１のカソードとトランジスタＱ１のエミッタとトランジスタＱ２のエミッタとダイオードＤ２のアノードと抵抗Ｒ３の一端とは、二次巻線Ｓの他端に接続される。
【００１５】
抵抗Ｒ３の他端は、スイッチング素子Ｑ３のゲートに接続される。トランジスタＱ２のコレクタは電源Ｖｃｃの正極に接続され、トランジスタＱ１のコレクタは電源Ｖｃｃの負極とスイッチング素子Ｑ３のソースに接続される。  
【００１６】
なお、コンデンサＣ１はトランスＴａの端子ｃに接続されている側を正電圧とし、コンデンサＣ２はダイオードＤ２のカソードに接続されている側を正電圧とする。ベース抵抗Ｒ１は、スイッチング素子Ｑ３のベースからコンデンサＣ１へ向かう方向を正電流とし、ベース抵抗Ｒ２は、コンデンサＣ２からトランジスタＱ２のベースに向かう方向を正電流とする。
【００１７】
次にこのように構成された実施例１のスイッチング素子のドライブ回路の動作を図２及び図３、図４のタイミングチャートを参照しながら説明する。
【００１８】
なお、図４において、Ｖａｂは端子ａと端子ｂとの間の電圧、Ｖｃｄは端子ｃと端子ｄとの間の電圧、Ｃ１ｖはコンデンサＣ１の両端電圧、Ｃ２ｖはコンデンサＣ２の両端電圧、Ｒ１ｉはベース抵抗Ｒ１に流れる電流、Ｒ２ｉはベース抵抗Ｒ２に流れる電流、Ｑ３ｇは、スイッチング素子Ｑ３のゲートに印加される電圧を示す。
【００１９】
まず、図２を参照しながら、図４の期間Ｔ１の動作を説明する。図２において、トランスＴａの端子ａと端子ｂとの間に、端子ａの電圧が端子ｂの電圧よりも大きくなるようにパルス電圧を印加し、トランスＴａの二次側に図２又は図３の電圧Ｖａが発生している状態での電流の様子を示す。
【００２０】
印加された電圧ＶａｂによりトランスＴａの端子ａから端子ｂに電流が流れると、同時にトランスＴａの二次側に発生した電圧Ｖｃｄにより電流が発生して、一つは、Ｔａ→Ｃ１→Ｄ１→Ｔａの第一経路で電流が流れ、コンデンサＣ１は急速充電されて電圧Ｃ１ｖが上昇する。もう一つは、Ｔａ→Ｃ２→Ｒ２→Ｑ２のベース→Ｑ２のエミッタ→Ｔａの第二経路で電流Ｒ２ｉが流れる。
【００２１】
このとき、ダイオードＤ１とトランジスタＱ２のベース−エミッタ間の順方向電圧はほぼ等しいため、ベース抵抗Ｒ１の両端電圧は等しくなり、ベース抵抗Ｒ１には電流Ｒ１ｉが殆ど流れないので、ベース抵抗Ｒ１に流れる電流経路は無視できる。
【００２２】
また、第二経路によりトランジスタＱ２はターンオンし、Ｖｃｃ→Ｑ２→Ｒ３→Ｑ３のゲートの経路でスイッチング素子Ｑ３の入力容量Ｃｉｓｓを充電してスイッチング素子Ｑ３はターンオンする。このとき、スイッチング素子Ｑ３のゲート電圧Ｑ３ｇは、Ｖｃｃとなる。
【００２３】
また、トランスＴａが逆極性で電流が流れた時にはＴａ→Ｄ２→Ｃ２→Ｔａの第三経路で既にコンデンサＣ２は電圧Ｖｂで充電されているから、トランスＴａの二次側出力Ｖａにより第二経路は、ベース抵抗Ｒ２を介して合計電圧Ｖｓ（正値電圧Ｖａ＋負値電圧Ｖｂ、図１０参照）でトランジスタＱ２を駆動している。トランスＴａ出力とコンデンサＣ２の電荷によりベース抵抗Ｒ２を介してトランジスタＱ２を駆動するので、第二経路はコンデンサＣ２の電荷放電経路である。
【００２４】
次に、図３を参照しながら、図４の期間Ｔ２の動作を説明する。まず、期間Ｔ２において、トランスＴａの端子ａと端子ｂとの間に、端子ｂの電圧が端子ａの電圧よりも大きくなるようにパルス電圧を印加し、トランスＴａの二次側に図２又は図３のＶｂが発生している状態での電流の様子を示す。
【００２５】
印加された電圧ＶａｂによりトランスＴａの端子ｂから端子ａに電流が流れると、同時にトランスＴａの二次側に発生した電圧Ｖｃｄにより電流が発生して、一つは、Ｔａ→Ｄ２→Ｃ２→Ｔａの第三経路で電流が流れ、コンデンサＣ２は急速充電されて電圧Ｃ２ｖが上昇する。もう一つは、Ｔａ→Ｑ１のエミッタ→Ｑ１のベース→Ｒ１→Ｃ１→Ｔａの第四経路で電流Ｒ１ｉが流れる。
【００２６】
このとき、ダイオードＤ２とトランジスタＱ１のベース−エミッタ間の順方向電圧はほぼ等しいため、ベース抵抗Ｒ２の両端電圧は等しくなり、ベース抵抗Ｒ２には電流Ｒ２ｉが殆ど流れないので、ベース抵抗Ｒ２に流れる電流経路は無視できる。
【００２７】
また、第二経路によりトランジスタＱ１はターンオンし、Ｑ３のゲート→Ｒ３→Ｑ１のゲートの経路でスイッチング素子Ｑ３の入力容量Ｃｉｓｓを放電してスイッチング素子Ｑ３をターンオフさせる。
【００２８】
また、コンデンサＣ１は第一経路で電圧Ｖａで充電されているから、トランスＴａの二次側出力Ｖｂにより第四経路は、ベース抵抗Ｒ１を介して合計電圧Ｖｓ（正値電圧Ｖａ＋負値電圧Ｖｂ、図１０参照）でトランジスタＱ１を駆動している。トランスＴａ出力とコンデンサＣ１の電荷によりベース抵抗Ｒ１を介してトランジスタＱ１を駆動するので、第四経路はコンデンサＣ１の電荷放電経路である。
【００２９】
期間Ｔ１では、コンデンサＣ１は電圧Ｖａで急速充電され、既に電圧Ｖｂで充電されているコンデンサＣ２の電圧とトランスＴａの二次側電圧Ｖａの合計でベース抵抗Ｒ２を介してトランジスタＱ２を駆動して、スイッチング素子Ｑ３をターンオンさせる。
【００３０】
期間Ｔ２では、コンデンサＣ１は既に電圧Ｖｂで充電された電圧ＶａとトランスＴａの二次側電圧Ｖｂの合計でベース抵抗Ｒ１を介してトランジスタＱ１を駆動して、スイッチング素子Ｑ３をターンオフさせ、コンデンサＣ２を急速に充電させる。
【００３１】
このように実施例１のスイッチング素子のドライブ回路によれば、期間Ｔ１では、コンデンサＣ１が第一経路により、期間Ｔ２では、コンデンサＣ２が第三経路により急速充電するので確実に充電される。また、期間Ｔ１では、第二経路によりコンデンサＣ２はベース抵抗Ｒ２で放電され、期間Ｔ２では、第四経路によりコンデンサＣ１はベース抵抗Ｒ１で放電される。
【００３２】
即ち、コンデンサＣ１，Ｃ２ともに充電速度が放電速度よりも充分に大きいことから、トランジスタＱ１，Ｑ２はそれぞれのベース抵抗Ｒ１，Ｒ２を介して常にほぼ電圧Ｖａと電圧Ｖｂとの合計値（放電による電圧傾斜があるため、ほぼとした）で駆動される。
【００３３】
さらに、期間Ｔ１ではベース抵抗Ｒ１の両端電圧、期間Ｔ２ではベース抵抗Ｒ２の両端電圧がほぼ等しくなることから、それぞれの期間ではベース抵抗Ｒ１，Ｒ２にほぼ電流が流れない。このため、充電経路と放電経路とを分離でき、コンデンサＣ１，Ｃ２を安定に充放電することができる。
【００３４】
従って、トランジスタＱ１，Ｑ２は安定して駆動され、如何なるデューティ幅でもスイッチング素子Ｑ３のゲートを安定して一定の電源Ｖｃｃで駆動することができる。また、構成が簡単になる。
【００３５】
図５（ａ）は、デューティが小さい時、例えばデューティ４．７％時のスイッチング素子Ｑ３のゲート波形を示す。図５（ｂ）は、デューティが大きい時、例えばデューティ９３．６％時のスイッチング素子Ｑ３のゲート波形を示す。図５（ｂ）に示すデューティ９３．６％時の電圧Ｖａが、従来の図１０（ｂ）に示す電圧Ｖａよりも充分に大きくなっていることから、スイッチング素子Ｑ３のゲートを安定して駆動することができる。
【実施例２】
【００３６】
図６は、本発明の実施例２に係るスイッチング素子のドライブ回路の回路構成を示す図である。図７は、本発明の実施例２に係るスイッチング素子のドライブ回路の各部のタイミングチャートである。
【００３７】
図１に示す実施例１に係るスイッチング素子のドライブ回路のトランスＴａの一次巻線Ｐと二次巻線Ｓとが同相であるのに対して、図６に示す実施例２に係るスイッチング素子のドライブ回路のトランスＴｂの一次巻線Ｐと二次巻線Ｓ１とが逆相である点が異なる。
【００３８】
このため、図４と同様のパルス信号をトランスＴｂの端子ａと端子ｂとの間に印加すると、一次巻線Ｐに対して二次巻線Ｓ１が逆相に巻回されているため、トランスＴｂの端子ｃと端子ｄとの間には、電圧Ｖａｂを反転した電圧Ｖｃｄが発生する。このため、図７に示す電圧Ｃ１ｖ，Ｃ２ｖ、電流Ｒ１ｉ，Ｒ２ｉ、電圧Ｑ３ｇは、図４に示す電圧Ｃ１ｖ，Ｃ２ｖ、電流Ｒ１ｉ，Ｒ２ｉ、電圧Ｑ３ｇを反転したものとなる。
【００３９】
従って、実施例２に係るスイッチング素子のドライブ回路は、実施例１に係るスイッチング素子のドライブ回路に対して反転した動作が行われるのみで、その効果は実施例１の効果と同様となる。
【実施例３】
【００４０】
図８は、本発明の実施例３に係るスイッチング素子のドライブ回路の回路構成を示す図である。図８において、トランスＴｃは、一次巻線Ｐ、一次巻線Ｐと同相の第１の二次巻線Ｓ、一次巻線Ｐと逆相の第２の二次巻線Ｓ１からなる。
【００４１】
第１の二次巻線Ｓに対応して、電源Ｖｃｃ１、コンデンサＣ１，Ｃ２、トランジスタＱ１，Ｑ２、ベース抵抗Ｒ１，Ｒ２、抵抗Ｒ３、ローサイド用のスイッチング素子Ｑ３ａ、即ち、図１に示す構成が設けられる。
【００４２】
第２の二次巻線Ｓ１に対応して、電源Ｖｃｃ２、コンデンサＣ３，Ｃ４、トランジスタＱ４，Ｑ５、ベース抵抗Ｒ４，Ｒ５、抵抗Ｒ６、ハイサイド用のスイッチング素子Ｑ３ｂ、即ち、図６に示す構成が設けられる。
【００４３】
このスイッチング素子のドライブ回路は、スイッチング素子Ｑ３ａとスイッチング素子Ｑ３ｂとがトーテムポール接続され、ハーフブリッジ構成されており、スイッチング素子Ｑ３ａとスイッチング素子Ｑ３ｂとを交互にオンオフ動作させることができる。また、如何なるデューティ幅でもスイッチング素子Ｑ３ａ，Ｑ３ｂのゲートを安定して一定の電源Ｖｃｃで駆動することができる。
【符号の説明】
【００４４】
Ｔａ，Ｔｂ，Ｔｃ  トランス
Ｐ  一次巻線
Ｓ，Ｓ１  二次巻線
Ｃ１〜Ｃ４，Ｃ１１  コンデンサ
Ｒ１〜Ｒ６，Ｒ１１，Ｒ１２  抵抗
Ｑ１，Ｑ２，Ｑ４〜Ｑ７  
Ｑ３，Ｑ３ａ，Ｑ３ｂ，Ｑ８  スイッチング素子
Ｖｃｃ，Ｖｃｃ１，Ｖｃｃ２  直流電源
Ｄ１〜Ｄ４  ダイオード
【図１】
0006500511.tif 000002
【図２】
0006500511.tif 000003
【図３】
0006500511.tif 000004
【図４】
0006500511.tif 000005
【図５】
0006500511.tif 000006
【図６】
0006500511.tif 000007
【図７】
0006500511.tif 000008
【図８】
0006500511.tif 000009
【図９】
0006500511.tif 000010
【図１０】
0006500511.tif 000011