(57)【特許請求の範囲】
【請求項１】
荷電粒子ビーム描画装置のブランキングアパーチャアレイであって、
上面に絶縁膜が設けられた基板と、
前記基板に形成され、所定のビームが通過する貫通孔と、前記絶縁膜上に設けられ、該所定のビームのブランキング偏向を行うブランキング電極及びグランド電極と、をそれぞれ有する複数のブランキングアパーチャ部と、
前記絶縁膜と、少なくとも前記グランド電極の一部と、前記ブランキング電極とを直接覆うように設けられ、前記グランド電極よりも高抵抗であり前記絶縁膜よりも低抵抗である高抵抗膜と、
を備えるブランキングアパーチャアレイ。
【請求項２】
前記高抵抗膜は島状薄膜であることを特徴とする請求項１に記載のブランキングアパーチャアレイ。
【請求項３】
前記高抵抗膜は、Ａｕ、Ａｇ、Ｃｕ、Ｆｅ、Ｃｒ、ＣｒＮ、Ｔｉ、ＴｉＮ、ＴａＮ、又はＴｉＣを含むことを特徴とする請求項１又は２に記載のブランキングアパーチャアレイ。
【請求項４】
前記グランド電極は所定方向に突出部を有し、前記突出部は所定の間隔を有して複数配置され、前記突出部間に前記ブランキング電極及び前記貫通孔が設けられることを特徴とする請求項１乃至３のいずれかに記載のブランキングアパーチャアレイ。
【請求項５】
対象物を載置する、移動可能なステージと、
荷電粒子ビームを放出する電子銃と、
複数の開口部が形成され、前記複数の開口部を前記荷電粒子ビームの一部がそれぞれ通過することにより、マルチビームを形成するアパーチャ部材と、
前記マルチビームのうち、それぞれ対応するビームに対して個別にビームのＯＮ／ＯＦＦ制御を行う請求項１乃至４のいずれかに記載のブランキングアパーチャアレイと、
前記ブランキングアパーチャアレイを通過した各ビームが前記対象物上のそれぞれの照射位置に照射されるように、各ビームをまとめて偏向する偏向器と、
を備える荷電粒子ビーム描画装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ブランキングアパーチャアレイ及び荷電粒子ビーム描画装置に関する。
【背景技術】
【０００２】
ＬＳＩの高集積化に伴い、半導体デバイスに要求される回路線幅は年々微細化されてきている。これらの半導体デバイスへ所望の回路パターンを形成するためには、縮小投影型露光装置を用いて、石英上に形成された高精度の原画パターン（マスク、或いは特にステッパやスキャナで用いられるものはレチクルともいう。）をウェーハ上に縮小転写する手法が採用されている。高精度の原画パターンは、電子ビーム描画装置によって描画され、所謂、電子ビームリソグラフィ技術が用いられている。
【０００３】
電子ビーム描画装置として、例えば、マルチビームを用いて一度に多くのビームを照射し、スループットを向上させたマルチビーム描画装置が知られている。このマルチビーム描画装置では、例えば、電子銃から放出された電子ビームが、複数の穴を有するアパーチャ部材を通過することでマルチビームが形成され、各ビームがブランキングアパーチャアレイにおいてブランキング制御される。遮蔽されなかったビームが、光学系で縮小され、描画対象のマスク上の所望の位置に照射される。
【０００４】
ブランキングアパーチャアレイは、複数の穴が形成された基板と、各穴の周囲に形成されたブランカと、ブランカへの電圧の印加を行う制御回路部とを備えている。通常、制御回路部を構成するＭＯＳトランジスタの形成後には、基板表面にシリコン窒化膜等からなるパッシベーション膜（保護膜）が形成される。そのため、ブランキングアパーチャアレイの表面にはシリコン窒化膜等の絶縁膜が露出しており、電子ビームが照射された場合にブランキングアパーチャアレイの表面が帯電し、ＭＯＳトランジスタのゲート絶縁膜が破壊されてブランキング制御ができなくなったり、穴を通過するビームの軌道が変化し、照射位置のずれやデフォーカスを生じさせ、描画精度が低下したりするという問題があった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第４７０４７０２号公報
【特許文献２】特許第５５６５６８４号公報
【特許文献３】特開２００１−３１９８５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、上記従来の実状に鑑みてなされたものであり、荷電粒子ビームの照射に伴い表面が帯電することを防止したブランキングアパーチャアレイ、及びこのようなブランキングアパーチャアレイを備えた荷電粒子ビーム描画装置を提供することを課題とする。
【課題を解決するための手段】
【０００７】
本発明の一態様によるブランキングアパーチャアレイは、荷電粒子ビーム描画装置のブランキングアパーチャアレイであって、シリコン層を含む基板と、前記基板上に設けられた絶縁膜と、前記基板及び前記絶縁膜に形成された複数の貫通孔の各々に対応して該絶縁膜上に設けられたブランキング電極及びグランド電極と、前記絶縁膜上に設けられ、前記ブランキング電極及びグランド電極に接続された配線と、前記絶縁膜、前記ブランキング電極、前記グランド電極及び前記配線の上面を覆うように設けられ、前記配線よりも電気抵抗値が高く前記絶縁膜よりも電気抵抗値が低い高抵抗膜と、を備えるものである。
【０００８】
本発明の一態様によるブランキングアパーチャアレイにおいて、前記高抵抗膜は島状薄膜であることが好ましい。
【０００９】
本発明の一態様によるブランキングアパーチャアレイにおいて、前記高抵抗膜の電気抵抗値は１００ｋΩ以上、１００ＭΩ以下であることが好ましい。
【００１０】
本発明の一態様によるブランキングアパーチャアレイにおいて、前記高抵抗膜は、Ａｕ、Ａｇ、Ｃｕ、Ｆｅ、Ｃｒ、ＣｒＮ、Ｔｉ、ＴｉＮ、ＴａＮ、又はＴｉＣを含むことが好ましい。
【００１１】
本発明の一態様による荷電粒子ビーム描画装置は、対象物を載置する、移動可能なステージと、荷電粒子ビームを放出する放出部と、複数の開口部が形成され、前記複数の開口部を前記荷電粒子ビームの一部がそれぞれ通過することにより、マルチビームを形成するアパーチャ部材と、前記マルチビームのうち、それぞれ対応するビームに対して個別にビームのＯＮ／ＯＦＦ制御を行う上述のブランキングアパーチャアレイと、前記ブランキングアパーチャアレイを通過した各ビームが前記対象物上のそれぞれの照射位置に照射されるように、各ビームをまとめて偏向する偏向器と、を備えるものである。
【発明の効果】
【００１２】
本発明によれば、荷電粒子ビームが照射された際に、ブランキングアパーチャアレイの表面が帯電することを防止できる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施形態に係る荷電粒子ビーム描画装置の概略図である。
【図２】アパーチャ部材の概略図である。
【図３】ブランキングアパーチャアレイの構成を示す概念図である。
【図４】ブランキングアパーチャアレイの上面図である。
【図５】ブランキングアパーチャアレイの断面図である。
【図６】銀薄膜の膜厚と抵抗との関係を示すグラフである。
【図７】高抵抗膜の成膜方法の一例を示す図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態を図面に基づいて説明する。
【００１５】
図１は、本実施形態によるブランキングアパーチャアレイが取り付けられる荷電粒子ビーム描画装置の概略図である。本実施形態では、荷電粒子ビームの一例として、電子ビームを用いた構成について説明する。但し、荷電粒子ビームは、電子ビームに限るものではなく、イオンビーム等の他の荷電粒子ビームでもよい。
【００１６】
図１に示す電子ビーム描画装置は、電子ビーム鏡筒２及び描画室２０を有している。電子ビーム鏡筒２内には、電子銃４、照明レンズ６、アパーチャ部材８、ブランキングアパーチャアレイ１０、縮小レンズ１２、制限アパーチャ部材１４、対物レンズ１６、及び偏向器１８が配置されている。描画室２０内には、ＸＹステージ２２が配置される。ＸＹステージ２２上には、描画対象基板となるマスクブランク２４が載置されている。対象物として、例えば、ウェーハや、ウェーハにエキシマレーザを光源としたステッパやスキャナ等の縮小投影型露光装置や極端紫外線露光装置（ＥＵＶ）を用いてパターンを転写する露光用のマスクが含まれる。また、描画対象基板には、例えば、既にパターンが形成されているマスクも含まれる。例えば、レベンソン型マスクは２回の描画を必要とするため、１度描画されマスクに加工された物に２度目のパターンを描画することもある。ＸＹステージ２２上には、さらに、ＸＹステージ２２の位置測定用のミラー２６が配置される。
【００１７】
電子銃４から放出された電子ビーム３０は、照明レンズ６によりほぼ垂直にアパーチャ部材８全体を照明する。図２は、アパーチャ部材８の構成を示す概念図である。アパーチャ部材８には、縦（ｙ方向）ｍ列×横（ｘ方向）ｎ列（ｍ，ｎ≧２）の穴（開口部）８０が所定の配列ピッチでマトリクス状に形成されている。例えば、５１２×８列の穴８０が形成される。各穴８０は、共に同じ寸法形状の矩形で形成される。各穴８０は、同じ外径の円形であっても構わない。
【００１８】
電子ビーム３０は、アパーチャ部材８のすべての穴８０が含まれる領域を照明する。これらの複数の穴８０を電子ビーム３０の一部がそれぞれ通過することで、図１に示すようなマルチビーム３０ａ〜３０ｅが形成されることになる。
【００１９】
図２では、縦横（ｘ，ｙ方向）が共に２列以上の穴８０が配置された例を示したが、これに限るものではない。例えば、縦横（ｘ，ｙ方向）どちらか一方が複数列で他方は１列だけであっても構わない。また、穴８０の配列の仕方は、図２に示すように、縦横が格子状に配置される場合に限るものではない。例えば、縦方向に隣接する穴同士が、千鳥状に互い違いに配置されてもよい。
【００２０】
後述するように、ブランキングアパーチャアレイ１０には、アパーチャ部材８の各穴８０の配置位置に合わせて貫通孔（図４、５における貫通孔１１０）が形成され、各貫通孔には、対となる２つの電極からなるブランカ（図５におけるグランド電極１０２及びブランキング電極１０４からなるブランカ１０１）が、それぞれ配置される。各貫通孔を通過する電子ビーム３０ａ〜３０ｅは、それぞれ独立に、ブランカが印加する電圧によって偏向される。かかる偏向によってブランキング制御される。このように、ブランキングアパーチャアレイ１０により、アパーチャ部材８の複数の穴８０を通過したマルチビームの各々に対してブランキング偏向が行われる。
【００２１】
ブランキングアパーチャアレイ１０を通過したマルチビーム３０ａ〜３０ｅは、縮小レンズ１２によって、各々のビームサイズと、穴８０の配列ピッチが縮小され、クロスオーバーに設置された制限アパーチャ部材１４に形成された中心の穴に向かって進む。ここで、ブランキングアパーチャアレイ１０のブランカにより偏向された電子ビームは、その軌道が変位し制限アパーチャ部材１４の中心の穴から位置がはずれ、制限アパーチャ部材１４によって遮蔽される。一方、ブランキングアパーチャアレイ１０の電極によって偏向されなかった電子ビームは、制限アパーチャ部材１４の中心の穴を通過する。
【００２２】
このように、制限アパーチャ部材１４は、ブランキングアパーチャアレイ１０の電極によってビームＯＦＦの状態になるように偏向された各ビームを遮蔽する。そして、ビームＯＮになってからビームＯＦＦになるまでに制限アパーチャ部材１４を通過したビームが、１回分のショットのビームとなる。制限アパーチャ部材１４を通過したマルチビーム３０ａ〜３０ｅは、対物レンズ１６により焦点が合わされ、所望の縮小率のパターン像となる。制限アパーチャ部材１４を通過した各ビーム（マルチビーム全体）は、偏向器１８によって同方向にまとめて偏向され、各ビームのマスクブランク２４上のそれぞれの照射位置に照射される。
【００２３】
一度に照射されるマルチビームは、理想的にはアパーチャ部材８の複数の穴８０の配列ピッチに上述した所望の縮小率を乗じたピッチで並ぶことになる。この描画装置は、ショットビームを連続して順に照射していくラスタースキャン方式で描画動作を行い、所望のパターンを描画する際、パターンに応じて必要なビームがブランキング制御によりビームＯＮに制御される。ＸＹステージ２２が連続移動している時、ビームの照射位置がＸＹステージ２２の移動に追従するように偏向器１８によって制御される。
【００２４】
電子ビーム描画装置の各部は図示しない制御装置により制御される。制御装置は、描画データに対し複数段のデータ変換処理を行って装置固有のショットデータを生成する。ショットデータには、各ショットの照射量及び照射位置座標等が定義される。制御装置は、各ショットの照射量を電流密度で割って照射時間ｔを求め、対応するショットが行われる際、照射時間ｔだけビームＯＮするように、ブランキングアパーチャアレイ１０の対応するブランカに偏向電圧を印加する。
【００２５】
また、制御装置は、ショットデータが示す位置（座標）に各ビームが偏向されるように偏向量を演算し、偏向器１８に偏向電圧を印加する。これにより、その回にショットされるマルチビームがまとめて偏向される。
【００２６】
次に、図３〜図５を用いてブランキングアパーチャアレイ１０の構成について説明する。図３はブランキングアパーチャアレイ１０の構成を示す概念図、図４はブランキングアパーチャアレイ１０の貫通孔形成領域１００の上面図、図５は図４のＶ−Ｖ線に沿った縦断面図である。なお、図４では、後述する高抵抗膜１４０の図示を省略している。
【００２７】
ブランキングアパーチャアレイ１０は、マルチビームが通過する複数の貫通孔１１０が形成された貫通孔形成領域１００と、貫通孔形成領域１００の周囲に設けられた制御回路１５０と、周縁部に設けられたパッド部１６０とを備え、これらは基板１２０に形成されている。なお、制御回路１５０は貫通孔形成領域１００の周縁部に置かれると限ったものではなく、ブランキングアパーチャアレイ１０作製上支障のない範囲に配置してもよい。
【００２８】
基板１２０の中央部に設けられた貫通孔形成領域１００には、アパーチャ部材８の各穴８０の配置位置に合わせて複数の貫通孔１１０がマトリクス状に配列されている。また、貫通孔形成領域１００には、複数の貫通孔１１０のそれぞれに対応する複数のブランカ１０１がマトリクス状に配列されている。ブランカ１０１は、電子ビームを偏向させる偏向器であり、基板１２０に形成された貫通孔１１０を挟んで対向する一対のグランド電極１０２及びブランキング電極１０４を有する。
【００２９】
制御回路１５０は、配線１５２、パッド部１６０、及び図示しない外部配線を介して外部制御装置からブランキング制御信号を受信する。配線１５２はＭＯＳトランジスタの形成時に形成されるためパッシベーション膜の下に配置されている。制御回路１５０は、受信したブランキング制御信号に基づいて、配線１０６を介してブランキング電極１０４に電圧を印加し、ブランキング偏向を行う。制御回路１５０は、ＭＯＳ等で回路が構成され、最終段にはＣＭＯＳインバータが設けられる。
【００３０】
図４に示すように、貫通孔形成領域１００には、所定間隔をあけて所定方向（図中上下方向）に延在する複数のグランド電極１０２が設けられている。グランド電極１０２の平面形状は、例えば、直線部１０２ａ及び直線部１０２ａから突出する複数の突出部１０２ｂを有する櫛型形状となっている。突出部１０２ｂ、１０２ｂ間（櫛型の凹部）には、ブランキング電極１０４が設けられている。グランド電極１０２の直線部１０２ａとブランキング電極１０４との間に貫通孔１１０が形成されている。
【００３１】
グランド電極１０２、１０２間には、グランド電極１０２と平行に複数の配線１０６が延在しており、各配線１０６の一端側は制御回路１５０に接続され、他端側は平面形状が鍵型になっており、ブランキング電極１０４に接続されている。このような配線１０６を介して、制御回路１５０からブランキング電極１０４に電圧を印加することができる。
【００３２】
グランド電極１０２は、図示しない配線を介してグランド電極パッドに接続されている。
【００３３】
図５に示すように、ブランキングアパーチャアレイ１０は、基板１２０、基板１２０上に設けられた層間絶縁膜１２８、層間絶縁膜１２８上に設けられた保護膜（パッシベーション膜）１３０を有する。基板１２０は、シリコン層１２２とシリコン層１２６との間にシリコン酸化膜１２４を挿入したＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板である。
【００３４】
層間絶縁膜１２８は例えばＴＥＯＳ（テトラエトキシシラン）膜である。保護膜１３０は例えばシリコン窒化膜である。
【００３５】
貫通孔形成領域１００では、保護膜１３０、層間絶縁膜１２８及び基板１２０を貫通した貫通孔１１０に隣接して、保護膜１３０上にグランド電極１０２及びブランキング電極１０４が対向して配置される。ブランキング電極１０４に接続する配線１０６も保護膜１３０上に形成される。
【００３６】
なお、貫通孔形成領域１００の外側では、シリコン層１２６に制御回路１５０を構成するＣＭＯＳトランジスタ等が形成される。さらに、保護膜１３０上の配線１０６と、ＣＭＯＳトランジスタとを接続するコンタクト部も形成される。
【００３７】
グランド電極１０２、ブランキング電極１０４、配線（配線１０６及びグランド電極１０２に接続された配線）、及び保護膜１３０の表面には高抵抗膜１４０が形成されている。高抵抗膜１４０の電気抵抗値は、グランド電極１０２、ブランキング電極１０４、及び配線１０６よりも高く、保護膜１３０及び層間絶縁膜１２８よりも低くなっている。
【００３８】
高抵抗膜１４０の電気抵抗値は、隣接する配線１０６や電極１０２、１０４がショートせず、かつブランキングアパーチャアレイ１０に電子ビームが照射された際に、電子が高抵抗膜１４０を介してグランド電極１０２から流出し、負の電荷が溜まらない程度の値である。
【００３９】
高抵抗膜１４０の電気抵抗値は、隣接する配線１０６や電極１０２、１０４のショート防止のために１００ｋΩ以上とすることが好ましく、１ＭΩ以上とすることがより好ましく、１０ＭΩ以上とすることがさらに好ましい。また、高抵抗膜１４０の電気抵抗値は、電子が高抵抗膜１４０に溜まらずにグランド電極１０２から流出できるようにするために、１００ＭΩ以下とすることが好ましい。
【００４０】
このような高抵抗膜１４０を設けることで、ブランキングアパーチャアレイ１０の表面の帯電を防止することができる。そのため、制御回路１５０を構成するＣＭＯＳトランジスタのゲート絶縁膜の静電破壊を防止することができる。また、貫通孔１１０を通過する電子ビームの軌道が変化することを防止し、描画精度を向上させることができる。
【００４１】
高抵抗膜１４０には、例えばＡｕ（金）、Ａｇ（銀）、Ｃｕ（銅）、Ｆｅ（鉄）、Ｃｒ（クロム）、ＣｒＮ（窒化クロム）、Ｔｉ（チタン）、ＴｉＮ（窒化チタン）、ＴａＮ（窒化タンタル）、ＴｉＣ（炭化チタン）などの金属薄膜を用いることができる。金属薄膜はその膜厚が数十ｎｍ程度になると、膜厚の減少に伴い、電気抵抗値が急激に高くなる。図６は、その一例として、Ａｇ蒸着膜の膜厚と面抵抗との関係を示す。高抵抗膜１４０には、膜厚が数十ｎｍ、好ましくは数ｎｍの金属薄膜を用いる。
【００４２】
なお、高抵抗膜１４０の材料としては、種々の材質の上に形成することが可能であり、耐摩耗性や耐腐食性に優れているＣｒＮが好適である。
【００４３】
ブランキングアパーチャアレイ１０の製作においては、まず、公知のＣＭＯＳプロセスにより基板１２０に制御回路１５０を構成するトランジスタ等を形成し、層間絶縁膜１２８及び保護膜１３０を形成する。続いて、基板１２０を表面及び裏面から公知のＭＥＭＳプロセスを用いてエッチングして複数の貫通孔１１０を形成する。
【００４４】
次に、Ａｕ等の電解めっきを行い、保護膜１３０上にグランド電極１０２、ブランキング電極１０４、及び配線１０６を形成する。
【００４５】
次に、スパッタリングにより膜厚が１０ｎｍ以下の薄膜の高抵抗膜１４０を形成する。例えば、図７に示すように、高抵抗膜１４０を島状に成長させる。この薄膜成長様式はＶＷ（Ｖｏｌｍｅｒ  Ｗｅｂｅｒ）モードとも呼ばれる。島間の距離が数十ｎｍ程度となるまで薄膜を成長させる。このようにして高抵抗の薄膜を形成することができる。
【００４６】
ＣｒＮを用いて島状の高抵抗膜１４０を形成した場合、Ｘ線反射率法により測定した高抵抗膜１４０の平均膜厚は、１０ｎｍ以下であることが好ましく、５ｎｍ以下であることがより好ましく、３ｎｍ以下であることがさらに好ましい。平均膜厚の下限値は、電子ビームが照射された際に、電子が溜まらずに高抵抗膜１４０を介してグランド電極１０２から流出できる程度の膜厚である。
【００４７】
高抵抗膜１４０の成膜領域は、電子ビームが照射される可能性のある領域である。これは、アパーチャ部材８からの電子ビームの出射角、及びアパーチャ部材８からブランキングアパーチャアレイ１０までの距離によって定まる。ブランキングアパーチャアレイ１０のうち非成膜領域を保護治具で覆って、高抵抗膜１４０を成膜する。
【００４８】
このように、ブランキングアパーチャアレイ１０の表面の帯電を防止し、かつ電極や配線のショートを防止する高抵抗膜１４０は、簡易な方法で低コストに形成することができる。
【００４９】
本実施形態によれば、ブランキングアパーチャアレイ１０の最表面に、隣接する配線や電極をショートさせず、かつ電子が溜まらずにグランド電極１０２から流出する程度の高い電気抵抗値を有する高抵抗膜１４０を設けることで、ブランキングアパーチャアレイ１０の表面の帯電を防止することができる。これにより、制御回路１５０を構成するＣＭＯＳトランジスタのゲート絶縁膜の静電破壊を防止できる。また、貫通孔１１０を通過する電子ビームの軌道変化を防止し、照射位置ずれやデフォーカスを抑制し、パターンを高精度に描画することができる。
【００５０】
図５では、高抵抗膜１４０がグランド電極１０２やブランキング電極１０４の側面にも形成されるように示されているが、側面には形成されていなくてもよい。
【００５１】
制御回路１５０はブランキングアパーチャアレイ１０に形成されていなくてもよく、制御回路１５０に相当する回路部をブランキングアパーチャアレイ１０の外部に設けてもよい。
【００５２】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【符号の説明】
【００５３】
２  電子ビーム鏡筒
４  電子銃
６  照明レンズ
８  アパーチャ部材
１０  ブランキングアパーチャアレイ
１２  縮小レンズ
１４  制限アパーチャ部材
１６  対物レンズ
１８  偏向器
２０  描画室
２２  ＸＹステージ
２４  マスクブランク
２６  ミラー
１００  貫通孔形成領域
１０１  ブランカ
１０２  グランド電極
１０４  ブランキング電極
１２０  基板
１３０  保護膜
１４０  高抵抗膜
【図１】
0006500383.tif 000002
【図２】
0006500383.tif 000003
【図３】
0006500383.tif 000004
【図４】
0006500383.tif 000005
【図５】
0006500383.tif 000006
【図６】
0006500383.tif 000007
【図７】
0006500383.tif 000008