(57)【特許請求の範囲】
【請求項１】
振動子の一端に接続される第１端子および前記振動子の他端に接続される第２端子を有し、前記振動子を発振させる発振用回路と、
前記発振用回路に電気的に接続され、前記発振用回路を起動するための起動信号を出力する起動回路と、
第１の信号が入力され、前記第１の信号に追従する第２の信号を生成し、前記第２の信号に基づいて、前記発振用回路に電力を供給する電源回路と、を含み、
前記起動回路は、
前記第１の信号の電圧と前記第２の信号の電圧とを比較するコンパレーター回路を有し、前記コンパレーター回路の出力信号に基づいて前記起動信号を生成することにより、前記電源回路の立ち上がりに連動して前記発振用回路に前記起動信号を出力し、
前記電源回路の立ち上がりは、前記第１の信号の電圧と前記第２の信号の電圧とが一致するときである、発振回路。
【請求項２】
前記発振用回路が起動を開始する前は、前記第１端子には第１の直流電圧が印加され、前記第２端子には第２の直流電圧が印加されており、
前記起動信号は、前記第１端子への前記第１の直流電圧の印加および前記第２端子への前記第２の直流電圧の印加を停止させるための信号である、請求項１に記載の発振回路。
【請求項３】
前記第１の直流電圧は、前記第２の直流電圧よりも高く、
前記発振用回路が起動を開始した後の前記第１端子の電圧は、前記第１の直流電圧よりも低く、
前記発振用回路が起動を開始した後の前記第２端子の電圧は、前記第２の直流電圧よりも高い、請求項２に記載の発振回路。
【請求項４】
前記コンパレーター回路は、
前記第１の信号の電圧が上昇し、前記第２の信号の電圧と正のオフセット電圧との和が前記第１の信号の電圧と一致するときに前記出力信号の極性を反転させる、請求項１乃至３のいずれか一項に記載の発振回路。
【請求項５】
前記起動回路は、
前記第１の信号の電圧が上昇し、前記コンパレーター回路の前記出力信号の極性が反転した後は、前記オフセット電圧を増加させる、請求項４に記載の発振回路。
【請求項６】
請求項１乃至５のいずれか一項に記載の発振回路と、前記振動子と、当該発振回路と当該振動子とが配置される容器と、を有する、発振器。
【請求項７】
請求項１乃至５のいずれか一項に記載の発振回路、又は、請求項６に記載の発振器を備えた、電子機器。
【請求項８】
請求項１乃至５のいずれか一項に記載の発振回路、又は、請求項６に記載の発振器を備えた、移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振回路、発振器、電子機器及び移動体に関する。
【背景技術】
【０００２】
特許文献１には、振動子を発振させるための発振回路の起動時間を短縮するためのパルス信号を出力する回路を有する発振回路が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−１８８３１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載の発振回路では、発振回路へのパルス信号の入力と、発振回路を動作させるための電源回路の動作との関係が規定されておらず、例えば、電源投入後の電源回路の立ち上がり特性によっては、発振回路にパルス信号が入力されても発振回路が高速に起動しない可能性がある。
【０００５】
本発明は、以上のような問題点に鑑みてなされたものであり、本発明のいくつかの態様によれば、従来よりも起動時間を短縮することが可能な発振回路を提供することができる。また、本発明のいくつかの態様によれば、当該発振回路を用いた発振器、電子機器及び移動体を提供することができる。
【課題を解決するための手段】
【０００６】
本発明は前述の課題の少なくとも一部を解決するためになされたものであり、以下の態様または適用例として実現することが可能である。
【０００７】
［適用例１］
本適用例に係る発振回路は、振動子の一端に接続される第１端子および前記振動子の他端に接続される第２端子を有し、前記振動子を発振させる発振用回路と、前記発振用回路に電気的に接続され、前記発振用回路を起動するための起動信号を出力する起動回路と、前記発振用回路に電力を供給する電源回路と、を含み、前記起動回路は、前記電源回路の立ち上がりに連動して前記発振用回路に前記起動信号を出力する。
【０００８】
発振回路は、例えば、ピアース発振回路、インバーター型発振回路、コルピッツ発振回路、ハートレー発振回路などの種々の発振回路の一部又は全部であってもよい。
【０００９】
本適用例に係る発振回路によれば、発振用回路の起動を電源回路の立ち上がりに連動させることにより、発振用回路が起動を開始するときには電源回路から電力が供給されているため、電源回路と発振用回路が同時に起動する従来の発振回路よりも起動時間を短縮することができる。
【００１０】
［適用例２］
上記適用例に係る発振回路において、前記発振用回路が起動を開始する前は、前記第１端子には第１の直流電圧が印加され、前記第２端子には第２の直流電圧が印加されており、前記起動信号は、前記第１端子への前記第１の直流電圧の印加および前記第２端子への前記第２の直流電圧の印加を停止させるための信号であってもよい。
【００１１】
本適用例に係る発振回路によれば、発振用回路が起動を開始する前は、振動子の両端の電位差が第１の直流電圧と第２の直流電圧との電位差に保持され、発振用回路が起動を開始した後は所望の電位差になるため、発振用回路が起動を開始する前後で、振動子の両端の電位差を変化させることができる。これにより、振動子が発振を開始する初期の励振電流が大きくなるため、初期の励振電流がほぼ０である従来の発振回路よりも起動時間を短縮することができる。
【００１２】
［適用例３］
上記適用例に係る発振回路において、前記第１の直流電圧は、前記第２の直流電圧よりも高く、前記発振用回路が起動を開始した後の前記第１端子の電圧は、前記第１の直流電圧よりも低く、前記発振用回路が起動を開始した後の前記第２端子の電圧は、前記第２の直流電圧よりも高くてもよい。
【００１３】
例えば、第１の直流電圧は電源電圧であり、第２の直流電圧はグランド電圧であってもよい。
【００１４】
本適用例に係る発振回路によれば、発振用回路が起動を開始するときに、第１端子の電圧は第１の直流電圧から低下し、第２端子の電圧は第２の直流電圧から上昇するので、発振用回路が起動を開始する前後で、振動子の両端の電位差を急峻に変化させることができる。これにより、振動子が発振を開始する初期の励振電流がより大きくなるため、起動時間をさらに短縮することができる。
【００１５】
［適用例４］
上記適用例に係る発振回路において、前記電源回路は、第１の信号が入力され、前記第１の信号に追従する第２の信号を生成し、前記第１の信号の電圧と前記第２の信号の電圧とが一致したときに立ち上がり、前記起動回路は、前記第１の信号の電圧と前記第２の信号の電圧とを比較するコンパレーター回路を有し、前記コンパレーター回路の出力信号に基づいて前記起動信号を生成してもよい。
【００１６】
本適用例に係る発振回路によれば、温度や電源電圧の変動等によって電源回路の立ち上がり時間が変動しても、発振用回路の起動を電源回路の立ち上がりに連動させることができる。
【００１７】
［適用例５］
上記適用例に係る発振回路において、前記コンパレーター回路は、前記第１の信号の電圧が上昇し、前記第２の信号の電圧と正のオフセット電圧との和が前記第１の信号の電圧と一致するときに前記出力信号の極性を反転させてもよい。
【００１８】
本適用例に係る発振回路によれば、電源回路が立ち上がる少し前にコンパレーター回路の出力信号の極性を反転させることができるので、より確実に発振用回路の起動を電源回路の立ち上がりに連動させることができる。
【００１９】
［適用例６］
上記適用例に係る発振回路において、前記起動回路は、前記第１の信号の電圧が上昇し、前記コンパレーター回路の前記出力信号の極性が反転した後は、前記オフセット電圧を増加させてもよい。
【００２０】
本適用例に係る発振回路によれば、第１の信号の電圧が第２の信号の入力側のオフセット電圧分だけ低下しなければコンパレーター回路の出力信号の極性が反転しない（発振用
回路の起動を開始する前の極性に戻らない）ため、発振用回路が起動を開始した後は、当該オフセット電圧を増加させることにより、コンパレーター回路の出力信号の極性が元に戻りにくくなり、振動子を安定して発振させることができる。
【００２１】
［適用例７］
本適用例に係る発振器は、上記のいずれかの発振回路と、前記振動子と、当該発振回路と当該振動子とが配置される容器と、を有する。
【００２２】
本適用例に係る発振器によれば、発振回路が、発振用回路の起動を電源回路の立ち上がりに連動させることにより、発振用回路が起動を開始するときには電源回路から電力が供給されているため、電源回路と発振用回路が同時に起動する従来の発振器よりも起動時間を短縮することができる。
【００２３】
［適用例８］
本適用例に係る電子機器は、上記のいずれかの発振回路、又は、上記の発振器を備える。
【００２４】
［適用例９］
本適用例に係る移動体は、上記のいずれかの発振回路、又は、上記の発振器を備える。
【００２５】
これらの適用例によれば、従来よりも起動時間を短縮可能な発振回路又は発振器を用いるので、信頼性の高い電子機器及び移動体を実現することができる。
【図面の簡単な説明】
【００２６】
【図１】本実施形態の発振器の斜視図。
【図２】図２（Ａ）は発振器の断面図、図２（Ｂ）は発振器の底面図。
【図３】本実施形態の発振器の機能ブロック図。
【図４】本実施形態の発振器における出力回路の構成例を示す図。
【図５】本実施形態の発振器における振幅制御回路の構成例を示す図。
【図６】出力レベル調整レジスターの設定値とＤ／Ａコンバーターの出力電圧及びクリップ電圧との関係の一例を示す図。
【図７】クリップド・サイン波の出力波形の一例を示す図。
【図８】本実施形態の発振器における発振回路の構成例を示す図。
【図９】本実施形態における発振回路の各信号の電源投入時からの波形の一例を示す図。
【図１０】比較例における発振回路の各信号の電源投入時からの波形の一例を示す図。
【図１１】本実施形態の電子機器の構成の一例を示す機能ブロック図。
【図１２】本実施形態の電子機器の外観の一例を示す図。
【図１３】本実施形態の移動体の一例を示す図。
【発明を実施するための形態】
【００２７】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００２８】
１．発振器
図１及び図２に本実施形態の発振器の構造を示す。図１は、本実施形態の発振器の斜視図であり、図２（Ａ）は図１のＡ−Ａ’断面図である。また、図２（Ｂ）は、本実施形態の発振器の底面図である。
【００２９】
図１及び図２（Ａ）に示すように、本実施形態の発振器１は、後述する図３の発振回路２を含む電子部品９、振動子３、パッケージ４、蓋５、外部端子（外部電極）６、封止部材８を含んで構成されている。
【００３０】
振動子３としては、例えば、ＳＡＷ（Surface Acoustic Wave）共振子、ＡＴカット水晶振動子、ＳＣカット水晶振動子、音叉型水晶振動子、その他の圧電振動子やＭＥＭＳ（Micro Electro Mechanical Systems）振動子などを用いることができる。振動子３の基板材料としては、水晶、タンタル酸リチウム、ニオブ酸リチウム等の圧電単結晶や、ジルコン酸チタン酸鉛等の圧電セラミックス等の圧電材料、又はシリコン半導体材料等を用いることができる。振動子３の励振手段としては、圧電効果によるものを用いてもよいし、クーロン力による静電駆動を用いてもよい。なお、本実施形態の振動子３は、基板材料が個片化されたチップ形状の素子としているが、これに限らず、チップ形状の素子が容器に封入されている振動デバイスを用いてもよい。
【００３１】
パッケージ４は、電子部品９と振動子３とを収容するための容器である。具体的には、パッケージ４には、対向する面に２つの凹部が設けられており、蓋５で一方の凹部を覆うことによって収容室７ａとなり、封止部材８で他方の凹部を覆うことによって収容室７ｂとなる。収容室７ａには振動子３が収容され、収容室７ｂには電子部品９が収容されている。パッケージ４の内部又は凹部の表面には、発振回路２の２つの端子（後述する図３のＸＯ端子及びＸＩ端子）と振動子３の２つの端子とをそれぞれ電気的に接続するための不図示の配線が設けられている。また、パッケージ４の内部又は凹部の表面には、発振回路２の各端子と対応する各外部端子６とを電気的に接続するための不図示の配線が設けられている。
【００３２】
図２（Ｂ）に示すように、本実施形態の発振器１は底面（パッケージ４の裏面）に、電源端子である外部端子ＶＣＣ１，接地端子である外部端子ＧＮＤ１、テスト端子または電子部品９を制御する信号が入力される端子である外部端子ＴＰ１及び出力端子である外部端子ＯＵＴ１の４個の外部端子６が設けられている。外部端子ＶＣＣ１には電源電圧が供給され、外部端子ＧＮＤ１は接地される。
【００３３】
図３は本実施形態の発振器の機能ブロック図である。図３に示すように、本実施形態の発振器１は、発振回路２と振動子３とを含む温度補償型の発振器であり、発振回路２と振動子３はパッケージ４に収容されている。
【００３４】
発振回路２は、電源端子であるＶＣＣ端子、接地端子であるＧＮＤ端子、出力端子であるＯＵＴ端子、テスト端子または電子部品９を制御する信号が入力される端子であるＴＰ端子、振動子３との接続端子であるＸＩ端子及びＸＯ端子が設けられている。ＶＣＣ端子、ＧＮＤ端子、ＯＵＴ端子及びＴＰ端子は、ＩＣチップである電子部品９（図１参照）の表面に露出しており、それぞれ、パッケージ４に設けられた外部端子ＶＣＣ１，ＧＮＤ１，ＴＰ１，ＯＵＴ１と接続されている。また、ＸＩ端子は振動子３の一端（一方の端子）と接続され、ＸＯ端子は振動子３の他端（他方の端子）と接続される。
【００３５】
本実施形態では、発振回路２は、発振回路１０、振幅制御回路２０、出力回路３０、温度補償回路４０、温度センサー４２、レギュレーター回路５０、メモリー６０、スイッチ回路７０及びシリアルインターフェース（Ｉ／Ｆ）回路８０を含んで構成されている。なお、本実施形態の発振回路２は、これらの要素の一部を省略又は変更し、あるいは他の要素を追加した構成としてもよい。
【００３６】
発振回路１０は、振動子３を発振させるための回路であり、振動子３の出力信号を増幅
して振動子３にフィードバックする。発振回路１０は、振動子３の発振に基づく発振信号を出力する。
【００３７】
温度センサー４２は、その周辺の温度に応じた信号（例えば、温度に応じた電圧）を出力する感温素子である。
【００３８】
温度補償回路４０は、温度センサー４２からの出力信号が入力され、発振回路１０の発振周波数が温度によらず一定になるように、温度を変数として振動子３の周波数温度特性に応じた温度補償電圧を発生させる。この温度補償電圧は、発振回路１０の負荷容量として機能する可変容量素子（不図示）の一端に印加され、発振周波数が制御される。
【００３９】
出力回路３０は、発振回路１０からの発振信号が入力され、外部出力用の発振信号を生成して出力する。
【００４０】
振幅制御回路２０は、出力回路３０が出力する発振信号の振幅を制御するための回路である。振幅制御回路２０は、出力回路３０が出力する発振信号の振幅を制御する振幅制御部と発熱部とを有する。後述するように、発熱部は、発振回路１０と振幅制御回路２０の振幅制御部との動作状態に基づいて、入力される直流電流が制御される。
【００４１】
レギュレーター回路５０は、ＶＣＣ端子から供給される電源電圧ＶＣＣ（正の電圧）に基づき、発振回路１０、温度補償回路４０、出力回路３０の電源電圧または基準電圧となる一定電圧Ｖｒｅｇを生成する。
【００４２】
メモリー６０は、不図示の不揮発性メモリーとレジスターとを有しており、外部端子から、シリアルインターフェース回路８０を介して、不揮発性メモリー又はレジスターに対するリード／ライトが可能に構成されている。本実施形態では、発振器１の外部端子と接続される発振回路２の端子はＶＣＣ，ＧＮＤ，ＯＵＴ，ＴＰの４つしかないため、シリアルインターフェース回路８０は、例えば、ＶＣＣ端子の電圧が閾値よりも高い時に、ＴＰ端子から入力されるクロック信号ＳＣＬＫとＯＵＴ端子から入力されるデータ信号ＤＡＴＡを受け付け、不揮発性メモリーあるいは内部レジスターに対してデータのリード／ライトを行うようにしてもよい。
【００４３】
スイッチ回路７０は、温度補償回路４０と、出力回路３０の出力側と電気に接続されているＯＵＴ端子との電気的な接続を切り替えるための回路である。
【００４４】
本実施形態では、ＴＰ端子に入力される信号がローレベルの時は、スイッチ回路７０は温度補償回路４０とＯＵＴ端子とを電気的に接続しないように制御され、出力回路３０から出力される発振信号がＯＵＴ端子に出力される。また、後述するように、ＴＰ端子に入力される信号がローレベルの時は、振幅制御回路２０の発熱部の動作が停止される。
【００４５】
一方、ＴＰ端子に入力される信号がハイレベルの時は、スイッチ回路７０は温度補償回路４０とＯＵＴ端子とを電気的に接続するように制御され、出力回路３０からの発振信号の出力が停止され、温度補償回路４０からの出力信号（温度補償電圧）がＯＵＴ端子に出力される。また、後述するように、ＴＰ端子に入力される信号がハイレベルの時は、振幅制御回路２０の発熱部は、発振回路１０と振幅制御回路２０の振幅制御部との動作状態に基づいて、入力される直流電流が制御される。
【００４６】
セルラー等に使用されるＧＰＳ用途のＴＣＸＯ（Temperature Compensated Crystal Oscillator）として使用する場合、例えば±０．５ｐｐｍといった高い周波数温度補償精度が要求される。そこで、本実施形態では、レギュレーター回路５０で出力回路３０の出力
電圧振幅を安定化させるとともに、低消費電流化の観点から、出力回路３０は出力振幅を抑えたクリップド・サイン波形を出力する。本実施形態では、振幅制御回路２０により、出力回路３０の出力振幅を例えば０．８〜１．２Ｖｐｐの範囲で調整することが可能となっており、さらに、振幅制御回路２０に従来よりも小型の発熱回路を内蔵した構成としている。また、本実施形態では、メモリー６０には、出力回路３０の内部に設けられた分周回路により発振信号を分周して出力するか否かを選択するための分周切替レジスターＤＩＶ、出力回路３０が出力するクリップド・サイン波の発振信号の振幅レベルを調整するための出力レベル調整レジスターＶＯＵＴ＿ＡＤＪが設けられており、これらのレジスターに格納されるデータに基づく設定状態に連動して、振幅制御回路２０の内部の発熱回路に流す電流量が制御される。
【００４７】
なお、これらのレジスターの設定値は、例えば、発振回路２の製造時にメモリー６０が有する不揮発性メモリーに記憶されており、発振器１として組み立てた後の電源投入時に不揮発性メモリーから各レジスターに設定値が書き込まれる。また、例えば、発振回路２の製造時に、不揮発性メモリーには、温度補償回路４０に入力される温度補償データ（振動子３の周波数温度特性に応じた０次、１次、３次の各係数値（４次や５次の各係数値を含めてもよい）、あるいは温度と温度補償電圧との対応テーブルなど）も記憶されている。
【００４８】
［出力回路の構成］
図４は、図３の出力回路３０の構成例を示す図である。図４に示すように、出力回路３０は、Ｖｒｅｇ端子にはレギュレーター回路５０の出力電圧Ｖｒｅｇが印加され、Ｖｃｌｉｐ端子には振幅制御回路２０で生成されたクリップド・サイン波出力を得るためのクリップ電圧Ｖｃｌｉｐが印加される。出力回路３０は、分周回路を備えており、ＤＩＶ端子の電圧レベルにより、ＩＮ端子に入力される信号（発振回路１０が出力する発振信号）を２分周するか否かを選択可能に構成されている。本実施形態では、分周切替レジスターＤＩＶの設定値が０のときは、ＤＩＶ端子がローレベルに設定され、入力信号は、分周されず、ＭＯＳトランジスターＭ１〜Ｍ４から成るインバーターで極性が反転され、ノードＶＢＵＦ１の信号がＮＯＲ回路ＮＯＲ１に伝達する。一方、分周切替レジスターＤＩＶの設定値が１のときは、ＤＩＶ端子がハイレベルに設定され、入力信号は、分周回路で１／２に分周され、ノードＶＢＵＦ１の信号がＮＯＲ回路ＮＯＲ１に伝達する。
【００４９】
また、出力回路３０は、ＴＰ端子がローレベルのときに動作可能状態、ＴＰ端子がハイレベルのときに動作停止状態になる。通常動作時は、ＴＰ端子がローレベルに設定され、入力端子ＩＮからの入力信号はＶｃｌｉｐで決まる電圧振幅レベルでクリップされ、ＯＵＴ端子から出力される。図３の温度補償回路４０を調整する（テストする）時は、ＴＰ端子がハイレベルに設定され、ＭＯＳトランジスターＭ２，Ｍ３がオフして、ＮＯＲ回路ＮＯＲ１の出力ノードＶＢＵＦ２及びＮＯＲ回路ＮＯＲ２の出力ノードＶＢＵＦ３がともに接地電位になり、ＮＭＯＳトランジスターＭ５，Ｍ６がともにオフ状態となる。これにより、出力回路３０は動作停止状態になる。
【００５０】
［振幅制御回路の構成］
図５は、図３の振幅制御回路２０の構成例を示す図である。図５において、ＮＭＯＳトランジスターＭ１，Ｍ２，Ｍ３はディプレッションタイプのＭＯＳトランジスターであり、その他のＭＯＳトランジスターはノーマルタイプ（エンハンスメントタイプ）のＭＯＳトランジスターである。図５に示す振幅制御回路２０は、温度補償回路４０の調整時にスタティックな電流（直流電流）Ｉｈｔを流すことで、通常動作時に出力回路３０で発生する熱に相当する熱を発生させる。これにより、通常動作時と温度補償回路４０の調整時との間の発熱量の変動が抑えられる。
【００５１】
次式（１）に示すように、出力回路３０の出力振幅レベルを決めるクリップ電圧Ｖｃｌｉｐは、差動増幅器ＡＭＰの出力電圧ＶｇからＭＯＳトランジスターＭ２のゲート・ソース間電圧ＶｇｓＭ２を差し引いた電圧となる。
【００５２】
【数１】
0006540942.tif 000002
【００５３】
Ｖｇは、出力レベル調整レジスターＶＯＵＴ＿ＡＤＪで与えられたデータを基にＤ／ＡコンバーターＤＡＣでＤ／Ａ変換されたアナログ電圧Ｖｄａｃから、次式（２）によって得られる。
【００５４】
【数２】
0006540942.tif 000003
【００５５】
式（２）を式（１）に代入することにより、次式（３）の関係が成り立つ。すなわち、Ｄ／ＡコンバーターＤＡＣの出力電圧Ｖｄａｃを差動増幅器ＡＭＰで増幅した電圧であるＶｄａｃ・（Ｒ１／Ｒ２＋１）により、クリップ電圧Ｖｃｌｉｐが決まる。
【００５６】
【数３】
0006540942.tif 000004
【００５７】
通常動作時は、ＴＰ端子がローレベルに設定され、スイッチ回路ＳＷ１がオン状態、ＮＭＯＳスイッチＳＷ２がオフ状態、ＭＯＳトランジスターＭ３Ｂがオフ状態となり、発熱回路２１は動作停止状態になる。一方、温度補償回路４０の調整時は、ＴＰ端子がハイレベルに設定され、スイッチ回路ＳＷ１がオフ状態に、ＮＭＯＳスイッチＳＷ２がオン状態となり、これにより、ＮＭＯＳトランジスターＭ２が遮断状態となり、ＮＭＯＳトランジスターＭ３を含む発熱回路２１が動作状態となる。
【００５８】
出力回路３０が出力する波形は、図７（Ａ）や図７（Ｂ）に示すようなクリップド・サイン波であり、出力周波数が高いほどクリップド・サイン波のピーク値（振幅）は下がるので、出力周波数に合わせて出力レベル調整レジスターＶＯＵＴ＿ＡＤＪの設定値が選択される。通常はクリップド・サイン波の振幅を０．８Ｖｐｐ以上確保できるように出力レベル調整レジスターＶＯＵＴ＿ＡＤＪの設定値が選択される。図６に、出力レベル調整レジスターＶＯＵＴ＿ＡＤＪの設定値とＤ／ＡコンバーターＤＡＣの出力電圧Ｖｄａｃ及びクリップ電圧Ｖｃｌｉｐとの関係の一例を示す。図６は、差動増幅器ＡＭＰを含むレプリカ回路２２のゲインを約１．２倍に設定した場合の一例であり、クリップ電圧ＶｃｌｉｐはＤＣ的な電圧値を示している。また、図７（Ａ）及び図７（Ｂ）は、それぞれ、出力周波数が２６ＭＨｚと５２ＭＨｚの場合のクリップド・サイン波の出力波形の一例を示す図であり、ともにＶＯＵＴ＿ＡＤＪは“０１”に設定されている。図６に示すように、ＶＯＵＴ＿ＡＤＪが“０１”に設定された場合、クリップ電圧Ｖｃｌｉｐは０．９Ｖとなり、図７（Ａ）に示すように、出力周波数が２６ＭＨｚの場合はクリップド・サイン波の振幅は約０．９Ｖｐｐであり、図７（Ｂ）に示すように、出力周波数が５２ＭＨｚの場合でもクリップド・サイン波の振幅は約０．８２Ｖｐｐを確保できている。また、出力周波数が
５２ＭＨｚの場合は、クリップド・サイン波の振幅が若干低下する場合もあり、ＶＯＵＴ＿ＡＤＪを“１０”に設定して振幅を０．１Ｖ上げて０．９２Ｖｐｐとすることも可能である。
【００５９】
本実施形態では、ＴＰ端子がハイレベルに設定された時に発熱回路２１を流れる電流Ｉｈｔは、分周切替レジスターＤＩＶの設定値、及び、出力レベル調整レジスターＶＯＵＴ＿ＡＤＪの設定値と連動して変化し、ＴＰ端子がローレベルに設定された時に出力回路３０で消費される電流に相当する電流に近づくようになっている。これにより、ＴＰ端子がローレベルに設定された時の発振器１の消費電流とＴＰ端子がハイレベルに設定された時の発振器１の消費電流との差の電流である差分電流を小さくしている。すなわち、出力回路３０が動作状態にあるときの電流と停止状態にあるときの電流との差を小さくして、発振回路１０の発熱量の変動を抑えている。
【００６０】
［発振回路の構成］
図８は、図３の発振回路１０の構成例を示す図である。図８に示すように、発振回路１０は、発振用回路１１、電源回路１２及び起動回路１３を有する。
【００６１】
発振用回路１１は、振動子３の一端に接続されるＸＯ端子（第１端子の一例）および振動子３の他端に接続されるＸＩ端子（第２端子の一例）を有し、振動子３を発振させる。図８の例では、発振用回路１１は、バイポーラトランジスターＱ１のコレクター端子とベース端子が振動子３の両端と接続されることでピアース型の発振回路を構成し、電源回路１２から供給される発振段電流Ｉｏｓｃによって振動子３を発振させる。発振用回路１１では、振動子３と並列に可変容量素子であるバリキャップ・ダイオードＶＣＤ１，ＶＣＤ２が直列接続されており、バリキャップ・ダイオードＶＣＤ１，ＶＣＤ２に温度補償電圧が印加されることで温度に対して発振用回路１１の容量値が変化し、振動子３の周波数温度特性が補償された発振信号が出力される。
【００６２】
電源回路１２（電流源回路）は、発振用回路１１に電力を供給するための回路である。図８の例では、電源回路１２は、差動増幅器ＡＭＰ１、ＰＭＯＳトランジスターＭ２、バイポーラトランジスターＱ２、及び、抵抗Ｒ１により、発振段電流Ｉｏｓｃの基準となる電流Ｉｒｅｆを生成する。ＰＭＯＳトランジスターＭ１のゲート幅のサイズとＰＭＯＳトランジスターＭ２のゲート幅のサイズは、例えば１０：１の比率を有している。ＰＭＯＳトランジスターＭ３のゲート幅のサイズとＰＭＯＳトランジスターＭ４のゲート幅のサイズも同様のサイズ比を有する。例えば、Ｉｒｅｆ＝２０μＡとすると、１０倍の２００μＡが発振段電流Ｉｏｓｃとして発振用回路１１に供給される。
【００６３】
この電源回路１２は、差動増幅器ＡＭＰ１の反転入力端子（−端子）に、レギュレーター回路５０が出力する電圧信号Ｖｒｅｇ（第１の信号の一例）が入力され、電圧信号Ｖｒｅｇに追従する電圧信号Ｖｒｅｆ（第２の信号の一例）を生成し、電圧信号Ｖｒｅｇの電圧と電圧信号Ｖｒｅｆとが一致したときに立ち上がる（すなわち、発振段電流Ｉｏｓｃが所望の電流になる）。
【００６４】
差動増幅器ＡＭＰ２、ＰＭＯＳトランジスターＭ４、バイアス電流Ｉｂｉａｓを流す電流源ＩＢ１、ＰＭＯＳトランジスターＭ５，Ｍ６で構成される回路は、カスコード接続されたＰＭＯＳトランジスターＭ１，Ｍ３に流れる発振段電流Ｉｏｓｃの電源依存をさらに抑えるための回路である。この回路は、高い周波数制度が要求されるＴＣＸＯにおいて、電流源が出力する電流の電源依存をカスコード回路よりもさらに低減する、利得増強型のカスコード回路である。このカスコード回路は、基準側のＰＭＯＳトランジスターＭ４のソース電圧をモニターし、電源電圧ＶＣＣ（ＶＣＣ端子の電圧）が変動した場合に、ＰＭＯＳトランジスターＭ３，Ｍ４のゲート電圧を差動増幅器ＡＭＰ２により制御して、ＰＭ
ＯＳトランジスターＭ１，Ｍ２のソース・ドレイン間の電位差の変化をさらに抑制する。電源回路１２の出力抵抗としては、差動増幅器ＡＭＰ２のゲイン倍だけさらに上がる。電源電圧の変動に対して発振段電流Ｉｏｓｃが安定化し、発振用回路１１の発振周波数変動を抑えられる。
【００６５】
起動回路１３は、発振用回路１１に電気的に接続され、電源回路１２の立ち上がりに連動して発振用回路１１を起動するための起動信号を出力する。図８の例では、起動回路１３は、ＰＭＯＳトランジスターＭ９，Ｍ１０，Ｍ１５，Ｍ１６、ＮＭＯＳトランジスターＭ１１，Ｍ１２，Ｍ１３，Ｍ１４、電流源ＩＢ２，ＩＢ３で構成されるコンパレーター回路と、コンパレーター回路の出力信号に基づいて起動信号ＩＮＶ１ｏｕｔ，ＩＮＶ２ｏｕｔを生成するＣＭＯＳインバーターＩＮＶ１，ＩＮＶ２とを含んで構成されている。このコンパレーター回路は、反転入力端子（−端子）（ＮＭＯＳトランジスターＭ１１のゲート端子）に入力される電圧信号Ｖｒｅｇの電圧と、非反転入力端子（＋端子）（ＮＭＯＳトランジスターＭ１２，Ｍ１３のゲート端子）に入力される電圧信号Ｖｒｅｆの電圧とを比較する。ここで、例えば、ＮＭＯＳトランジスターＭ１１は、基本となるＮＭＯＳトランジスターが２つ並列に接続されて構成されているのに対して、ＮＭＯＳトランジスターＭ１２は、基本となるＮＭＯＳトランジスターが３つ並列に接続されて構成されている。すなわち、ＮＭＯＳトランジスターＭ１１のゲート幅のサイズとＮＭＯＳトランジスターＭ１２のゲート幅のサイズとの比は２対３となっており、コンパレーター回路の非反転入力端子（＋端子）にオフセットを持たせている。そのため、コンパレーター回路は、電圧信号Ｖｒｅｇの電圧が上昇し、遅れて電圧信号Ｖｒｅｆの電圧が上昇して電圧信号Ｖｒｅｇの電圧よりもオフセット電圧の分だけ低い電圧に到達したときに（電源回路１２が立ち上がる少し前に）、出力信号ＣＯＭＰｏｕｔの極性を反転させる（ローレベル（０Ｖ付近）からハイレベル（ＶＣＣ付近）に反転させる）。
【００６６】
コンパレーター回路の出力信号ＣＯＭＰｏｕｔの極性がローレベルからハイレベルに反転すると、ＣＭＯＳインバーターＩＮＶ１の出力信号ＩＮＶ１ｏｕｔの極性がハイレベルからローレベルに反転し、ＣＭＯＳインバーターＩＮＶ２の出力信号ＩＮＶ２ｏｕｔの極性がローレベルからハイレベルに反転する。
【００６７】
ＣＭＯＳインバーターＩＮＶ１の出力信号（起動信号）ＩＮＶ１ｏｕｔは、ＮＭＯＳトランジスターＭ８のゲート端子に入力され、ＣＭＯＳインバーターＩＮＶ２の出力信号（起動信号）ＩＮＶ２ｏｕｔは、ＰＭＯＳトランジスターＭ７のゲート端子に入力される。従って、コンパレーター回路の出力信号ＣＯＭＰｏｕｔの極性がローレベルのとき（発振用回路１１が起動を開始する前）は、ＮＭＯＳトランジスターＭ８とＰＭＯＳトランジスターＭ７がともにオン状態であるため、ＸＯ端子には電源電圧ＶＣＣ（第１の直流電圧の一例）が印加され、ＸＩ端子にはグラウンド電圧（０Ｖ）（第２の直流電圧の一例）が印加されている。そして、コンパレーター回路の出力信号ＣＯＭＰｏｕｔの極性がローレベルからハイレベルに反転すると、起動信号ＩＮＶ１ｏｕｔ，ＩＮＶ２ｏｕｔによって、ＮＭＯＳトランジスターＭ８とＰＭＯＳトランジスターＭ７がともにオフ状態となるため、ＸＯ端子への電源電圧ＶＣＣの印加及びＸＩ端子へのグラウンド電圧（０Ｖ）の印加が停止し、発振用回路１１が起動を開始する。このように、コンパレーター回路の非反転入力端子（＋端子）にオフセットを持たせることで、電源回路１２の立ち上がりに連動して確実に発振用回路１１が起動を開始する。
【００６８】
そして、発振用回路１１が起動を開始した後のＸＯ端子の電圧は、ＶＣＣよりも低く、発振用回路１１が起動を開始した後のＸＩ端子の電圧は、グラウンド電圧（０Ｖ）よりも高い。これにより、発振用回路１１が起動を開始する前後で、振動子３の両端の電位差が急峻に変化するため、振動子３に供給される初期の励振電流が大きくなり、さらに、振動子３が発振を開始するときには電源回路１２がほぼ立ち上がっているから、振動子３には
発振開始後も十分な励振電流が供給され続けるため、発振が安定するまでの時間が短縮される。
【００６９】
ＣＭＯＳインバーターＩＮＶ１の出力信号ＩＮＶ１ｏｕｔの極性がローレベル、ＣＭＯＳインバーターＩＮＶ２の出力信号ＩＮＶ２ｏｕｔの極性がハイレベルになると、ＮＭＯＳトランジスター１４とＰＭＯＳトランジスター１５がともにオンし、ＮＭＯＳトランジスターＭ１３がＮＭＯＳトランジスターＭ１２に並列に接続される。このＮＭＯＳトランジスターＭ１３は、例えば、基本となるＮＭＯＳトランジスターが６つ並列に接続されて構成されており、ＮＭＯＳトランジスターＭ１３のゲート幅のサイズはＮＭＯＳトランジスターＭ１２のゲート幅のサイズの２倍（ＮＭＯＳトランジスターＭ１１のゲート幅のサイズの３倍）となっている。すなわち、起動回路１３は、電圧信号Ｖｒｅｇの電圧が上昇し、コンパレーター回路の出力信号ＣＯＭＰｏｕｔの極性がローレベルからハイレベルに反転した後は、コンパレーター回路の非反転入力端子（＋端子）（ＮＭＯＳトランジスターＭ１２，Ｍ１３のゲート端子）のオフセット量（正のオフセット電圧）を増加させる。これにより、発振用回路１１が起動を開始した後は、電圧信号Ｖｒｅｇの電圧が多少低下してもコンパレーター回路の出力信号ＣＯＭＰｏｕｔがハイレベルを保持（ＮＭＯＳトランジスターＭ８とＰＭＯＳトランジスターＭ７がともにオフ状態を保持）することができ、発振用回路１１の発振を安定して継続させることができる。
【００７０】
図９に、発振回路１０における各信号の電源投入時からの波形の一例を示す。また、図１０に、起動回路１３、ＮＭＯＳトランジスターＭ８及びＰＭＯＳトランジスターＭ７が存在しない比較例の発振回路における各信号の波形の一例を示す。なお、図９及び図１０に示されている各数値は一例に過ぎず、本実施形態における発振回路１０はこれらの数値を満たす構成に限定されるものではない。
【００７１】
振動子３の等価直列抵抗をＲ１、等価直列インダクタンスをＬ１、Ｑ値をＱとし、回路損失をＲｐ、負性抵抗値をｒｎ、電源回路１２が立ち上がった後の励振電流の値をｉ１、振動子３に供給される初期電流値をｉ０とした時、図９及び図１０に示す水晶電流Ｉｘｔａｌの線形領域の時間ｔｌ及び飽和領域の時間ｔｎｌはそれぞれ式（４）及び式（５）で計算される。
【００７２】
【数４】
0006540942.tif 000005
【００７３】
【数５】
0006540942.tif 000006
【００７４】
例えば、Ｒ１＝２４．３Ω、Ｌ１＝１６．４４４ｍＨ、Ｑ＝１１０５４９、Ｒｐ＝５０Ω、ｒｎ＝１ｋΩ、ｉ１＝５００μＡの時、本実施形態における発振回路１０ではｉ０＝５μＡであるためｔｌ≒５０μｓ、ｔｎｌ≒１．０１ｍｓであるのに対して、比較例の発振回路ではｉ０＝１０−１７μＡ≒０であるためｔｌ≒５００μｓ、ｔｎｌ≒１．０１ｍｓである。すなわち、本実施形態における発振回路１０は、水晶電流Ｉｘｔａｌの線形領域の時間ｔｌを比較例の発振回路の１／１０程度に短縮することができる。
【００７５】
そして、電源投入時から発振が安定するまでの起動時間Ｔｓｔａｒｔについては、比較例の発振回路ではＴｓｔａｒｔ＝ｔｌ＋ｔｎｌ≒１．５１ｍｓであるのに対して、本実施形態における発振回路１０ではＴｓｔａｒｔ＝ｔ０＋ｔｌ＋ｔｎｌ≒ｔ０＋１．０６ｍｓである。ここで、ｔ０は、電源投入時から、コンパレーター回路の出力信号ＣＯＭＰｏｕｔの極性がローレベルからハイレベルに反転するまでの時間（発振用回路１１が起動を開始するまでの時間）であり、数μｓ程度の時間である。従って、本実施形態における発振回路１０によれば、比較例の発振回路よりも起動時間を短縮することができる。
【００７６】
以上に説明したように、本実施形態の発振器１によれば、発振回路１０が、起動回路１３によって発振用回路１１の起動を電源回路１２の立ち上がりに連動、すなわち、発振用回路１１の起動開始タイミングを、電源回路１２からの出力電圧の値の大きさを基にして決定することにより、発振用回路１１が起動を開始するときには、電源回路１２から発振用回路１１に発振段電流Ｉｏｓｃが出力されており、振動子３に十分な励振電流が供給されているため、電源回路１２と発振用回路１１が同時に起動する従来の発振回路よりも起動時間を短縮することができる。
【００７７】
さらに、本実施形態の発振器１によれば、発振回路１０が、発振用回路１１が起動を開始する前は、振動子３の両端の電位差が電源電圧ＶＣＣとグランド電圧（０Ｖ）との電位差に保持され、発振用回路１１が起動を開始した後は所望の電位差（バイポーラトランジスターＱ１のコレクター端子とベース端子との電位差）になるため、発振用回路１１が起動を開始する前後で、振動子３の両端の電位差を急峻に変化させることができる。これにより、振動子３が発振を開始する初期の励振電流が十分に大きくなるため、初期の励振電流がほぼ０である従来の発振回路よりも起動時間をさらに短縮することができる。
【００７８】
２．電子機器
図１１は、本実施形態の電子機器の構成の一例を示す機能ブロック図である。また、図１２は、本実施形態の電子機器の一例であるスマートフォンの外観の一例を示す図である。
【００７９】
本実施形態の電子機器３００は、発振器３１０、ＣＰＵ（Central Processing Unit）３２０、操作部３３０、ＲＯＭ（Read Only Memory）３４０、ＲＡＭ（Random Access Memory）３５０、通信部３６０、表示部３７０を含んで構成されている。なお、本実施形態の電子機器は、図１１の構成要素（各部）の一部を省略又は変更し、あるいは、他の構成要素を付加した構成としてもよい。
【００８０】
発振器３１０は、発振回路３１２と振動子３１３とを備えている。発振回路３１２は、振動子３１３を発振させて発振信号を発生させる。この発振信号は発振器３１０のＯＵＴ端子からＣＰＵ３２０に出力される。
【００８１】
ＣＰＵ３２０は、ＲＯＭ３４０等に記憶されているプログラムに従い、発振器３１０から入力される発振信号をクロック信号として各種の計算処理や制御処理を行う。具体的には、ＣＰＵ３２０は、操作部３３０からの操作信号に応じた各種の処理、外部装置とデータ通信を行うために通信部３６０を制御する処理、表示部３７０に各種の情報を表示させるための表示信号を送信する処理等を行う。
【００８２】
操作部３３０は、操作キーやボタンスイッチ等により構成される入力装置であり、ユーザーによる操作に応じた操作信号をＣＰＵ３２０に出力する。
【００８３】
ＲＯＭ３４０は、ＣＰＵ３２０が各種の計算処理や制御処理を行うためのプログラムやデータ等を記憶している。
【００８４】
ＲＡＭ３５０は、ＣＰＵ３２０の作業領域として用いられ、ＲＯＭ３４０から読み出されたプログラムやデータ、操作部３３０から入力されたデータ、ＣＰＵ３２０が各種プログラムに従って実行した演算結果等を一時的に記憶する。
【００８５】
通信部３６０は、ＣＰＵ３２０と外部装置との間のデータ通信を成立させるための各種制御を行う。
【００８６】
表示部３７０は、ＬＣＤ（Liquid Crystal Display）等により構成される表示装置であり、ＣＰＵ３２０から入力される表示信号に基づいて各種の情報を表示する。表示部３７０には操作部３３０として機能するタッチパネルが設けられていてもよい。
【００８７】
発振回路３１２として例えば上述した実施形態の発振回路２を適用し、又は、発振器３１０として例えば上述した実施形態の発振器１を適用することにより、信頼性の高い電子機器を実現することができる。
【００８８】
このような電子機器３００としては種々の電子機器が考えられ、例えば、パーソナルコンピューター（例えば、モバイル型パーソナルコンピューター、ラップトップ型パーソナルコンピューター、タブレット型パーソナルコンピューター）、スマートフォンや携帯電話機などの移動体端末、ディジタルカメラ、インクジェット式吐出装置（例えば、インクジェットプリンター）、ルーターやスイッチなどのストレージエリアネットワーク機器、ローカルエリアネットワーク機器、移動体端末基地局用機器、テレビ、ビデオカメラ、ビデオレコーダー、カーナビゲーション装置、リアルタイムクロック装置、ページャー、電子手帳（通信機能付も含む）、電子辞書、電卓、電子ゲーム機器、ゲーム用コントローラー、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、ＰＯＳ端末、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシミュレーター、ヘッドマウントディスプレイ、モーショントレース、モーショントラッキング、モーションコントローラー、ＰＤＲ（歩行者位置方位計測）等が挙げられる。
【００８９】
３．移動体
図１３は、本実施形態の移動体の一例を示す図（上面図）である。図１３に示す移動体４００は、発振器４１０、エンジンシステム、ブレーキシステム、キーレスエントリーシステム等の各種の制御を行うコントローラー４２０，４３０，４４０、バッテリー４５０、バックアップ用バッテリー４６０を含んで構成されている。なお、本実施形態の移動体は、図１３の構成要素（各部）の一部を省略し、あるいは、他の構成要素を付加した構成としてもよい。
【００９０】
発振器４１０は、不図示の発振回路と振動子とを備えており、発振回路は振動子を発振させて発振信号を発生させる。この発振信号は発振器４１０の外部端子からコントローラー４２０，４３０，４４０に出力され、例えばクロック信号として用いられる。
【００９１】
バッテリー４５０は、発振器４１０及びコントローラー４２０，４３０，４４０に電力を供給する。バックアップ用バッテリー４６０は、バッテリー４５０の出力電圧が閾値よりも低下した時、発振器４１０及びコントローラー４２０，４３０，４４０に電力を供給する。
【００９２】
発振器４１０が備える発振回路として例えば上述した実施形態の発振回路２を適用し、又は、発振器４１０として例えば上述した実施形態の発振器１を適用することにより、信
頼性の高い移動体を実現することができる。
【００９３】
このような移動体４００としては種々の移動体が考えられ、例えば、自動車（電気自動車も含む）、ジェット機やヘリコプター等の航空機、船舶、ロケット、人工衛星等が挙げられる。
【００９４】
本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
【００９５】
例えば、上述した実施形態において、図８の例では、発振用回路１１の起動が開始する前は、ＰＭＯＳトランジスターＭ７を介してＸＯ端子に電源電圧ＶＣＣが印加され、ＮＭＯＳトランジスターＭ８を介してＸＩ端子にグランド電圧（０Ｖ）が印加されているが、ＰＭＯＳトランジスターＭ７を介してＸＩ端子に電源電圧ＶＣＣが印加され、ＮＭＯＳトランジスターＭ８を介してＸＯ端子にグランド電圧（０Ｖ）が印加されるようにしても同様の効果を奏することできる。また、本実施形態よりも起動時間は遅くなるが、発振用回路１１の起動が開始する前は、ＸＯ端子とＸＩ端子に同じ電圧（例えば、電源電圧ＶＣＣあるいはグランド電圧（０Ｖ））が印加されるようにしても、従来よりも起動時間を早めることができる。
【００９６】
また、例えば、上述した実施形態では、温度補償回路を有する温度補償型の発振器（ＴＣＸＯ等）を例に挙げたが、本発明は、これ以外にも、電圧制御発振回路を有する電圧制御型の発振器（ＶＣＸＯ（Voltage Controlled Crystal Oscillator）等）、恒温槽型の発振器（ＯＣＸＯ（Oven Controlled Crystal Oscillator）等）、電圧制御機能と温度補償機能をともに有する発振器（ＶＣ−ＴＣＸＯ（Voltage Controlled Temperature Compensated Crystal Oscillator）等）、電圧制御機能や温度補償機能を有さない発振器（ＳＰＸＯ（Simple Packaged Crystal Oscillator）等）など、種々の発振器に適用することができる。
【００９７】
上述した実施形態および変形例は一例であって、これらに限定されるわけではない。例えば、各実施形態および各変形例を適宜組み合わせることも可能である。
【００９８】
本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【符号の説明】
【００９９】
１  発振器、２  発振回路、３  振動子、４  パッケージ、５  蓋、６  外部端子（外部電極）、７ａ，７ｂ  収容室、８  封止部材、９  電子部品、１０  発振回路、１１  発振用回路、１２  電源回路、１３  起動回路、２０  振幅制御回路、２１  発熱回路、２２  レプリカ回路、３０  出力回路、４０  温度補償回路、４２  温度センサー、５０  レギュレーター回路、６０  メモリー、７０  スイッチ回路、８０  シリアルインターフェース（Ｉ／Ｆ）回路、３００  電子機器、３１０  発振器、３１２  発振回路、３１３
振動子、３２０  ＣＰＵ、３３０  操作部、３４０  ＲＯＭ、３５０  ＲＡＭ、３６０
通信部、３７０  表示部、４００  移動体、４１０  発振器、４２０，４３０，４４０
コントローラー、４５０  バッテリー、４６０  バックアップ用バッテリー
【図１】
0006540942.tif 000007
【図２】
0006540942.tif 000008
【図３】
0006540942.tif 000009
【図４】
0006540942.tif 000010
【図５】
0006540942.tif 000011
【図６】
0006540942.tif 000012
【図７】
0006540942.tif 000013
【図８】
0006540942.tif 000014
【図９】
0006540942.tif 000015
【図１０】
0006540942.tif 000016
【図１１】
0006540942.tif 000017
【図１２】
0006540942.tif 000018
【図１３】
0006540942.tif 000019