(57)【特許請求の範囲】
【請求項１】
第１の配線と第２の配線との交差部に配置され、抵抗状態が第１の抵抗状態と第２の抵抗状態とに変化する抵抗変化型素子を含むメモリセルと、
前記抵抗変化型素子を前記第２の抵抗状態から前記第１の抵抗状態へと変化させることで前記メモリセルに記憶されたデータの消去を行う書き込み回路と、
前記データの消去を行う際に前記書き込み回路によって前記第２の配線に印加される電圧が所定の制限電圧値に制限されるよう、前記第２の配線に印加される電圧を制御する電圧制御部と
を備え、
前記電圧制御部は、前記抵抗変化型素子が前記第１の抵抗状態へと変化するのに必要とされる電流が前記第１の配線に流れたか否かを検出し、その検出結果に応じて、前記抵抗変化型素子が前記第１の抵抗状態へと変化する前の期間では前記所定の制限電圧値を第１の制限電圧値とし、前記抵抗変化型素子が前記第１の抵抗状態へと変化した後に、前記所定の制限電圧値を前記第１の制限電圧値から第２の制限電圧値へと変更する
不揮発性メモリ装置。
【請求項２】
前記第１の制限電圧値は前記第２の制限電圧値よりも高い値である
請求項１に記載の不揮発性メモリ装置。
【請求項３】
前記第１の抵抗状態は高抵抗状態であり、前記第２の抵抗状態は低抵抗状態である
請求項１または２に記載の不揮発性メモリ装置。
【請求項４】
第１の配線と第２の配線との交差部に配置され、抵抗状態が第１の抵抗状態と第２の抵抗状態とに変化する抵抗変化型素子を含むメモリセルに対して、書き込み回路によって、前記抵抗変化型素子を前記第２の抵抗状態から前記第１の抵抗状態へと変化させることでデータの消去を行うことと、
前記データの消去を行う際に前記書き込み回路によって前記第２の配線に印加される電圧が所定の制限電圧値に制限されるよう、前記第２の配線に印加される電圧を制御することと
を含み、
前記電圧の制御として、前記抵抗変化型素子が前記第１の抵抗状態へと変化するのに必要とされる電流が前記第１の配線に流れたか否かを検出し、その検出結果に応じて、前記抵抗変化型素子が前記第１の抵抗状態へと変化する前の期間では前記所定の制限電圧値を第１の制限電圧値とし、前記抵抗変化型素子が前記第１の抵抗状態へと変化した後に、前記所定の制限電圧値を前記第１の制限電圧値から第２の制限電圧値へと変更する
不揮発性メモリ装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、不揮発性記憶素子として抵抗変化型素子を用いた不揮発性メモリ装置、および不揮発性メモリ装置の制御方法に関する。
【背景技術】
【０００２】
不揮発性メモリとして、ＲｅＲＡＭ（Resistive Random Access Memory：抵抗変化型メモリ）、ＣＢＲＡＭ（Conduction Bridge Random Access Memory：導電性ブリッジメモリ）、ＰＣＲＡＭ（Phase-Change Random Access Memory：相変化メモリ）、ＭＲＡＭ（Magnetoresistive Random Access Memory：磁気抵抗メモリ）、ＳＴＴＲＡＭ（Spin Transfer Torque Random Access Memory：スピン注入メモリ）などが知られている。ＲｅＲＡＭは、抵抗状態の変化によってデータを記憶する抵抗変化型素子を不揮発性記憶素子として用いている（例えば特許文献１，２参照）。【０００３】
また、上記不揮発性メモリを用いたメモリセルの構成として、１Ｒ（１ Resistor）タイプや１Ｄ１Ｒ（１ Diode １ Resistor）タイプが知られている。そのようなメモリセルを複数のビット線と複数のワード線との交差部に配置したクロスポイント型のメモリ装置が知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−５８７７９号公報
【特許文献２】特開２００９−２１７９０８号公報
【発明の概要】
【０００５】
メモリセルに抵抗変化型素子を用いたクロスポイント型のメモリ装置において、データの書き込みは、例えばメモリセルに書き込みに必要な電圧を印加して抵抗変化型素子を高抵抗状態から低抵抗状態へと変化させることで行われる。このデータの書き込みは「セット」と呼ばれる。データの消去は、例えばメモリセルに消去に必要な電圧を印加して抵抗変化型素子を低抵抗状態から高抵抗状態へと変化させることで行われる。このデータの消去は「リセット」と呼ばれる。
【０００６】
上記したデータの書き込みを行う際には、メモリセルの特性や書き込み特性の安定化を図るために、メモリセルに流れる電流を適切に制御する必要がある。また、上記したデータの消去を行う際には、メモリセルの特性や消去特性の安定化を図るために、メモリセルに印加する電圧を適切に制御する必要がある。
【０００７】
上記特許文献１には、データ書き換え時に抵抗変化させるための電圧とは逆の極性のプレ電圧パルスをメモリセルに印加することで、書き換え回数が増加した場合の特性の安定化を図ることが提案されている。しかしながら、上記特許文献１では、１回１回のデータ書き換え時に生ずる瞬間的な電流または電圧の特性の乱れを安定化させることについては考慮されていない。
【０００８】
また、上記特許文献２には、データの書き込み時にメモリセルに流れる電流値を所定のリミット値に制限することや、データの消去時にメモリセルに印加される電圧値を所定のリミット値に制限することなどが提案されている。上記特許文献２には、抵抗状態変化時に瞬間的に電流または電圧を制御することが提案されているが、抵抗状態変化時だけでなく抵抗状態変化後の状態の安定化を図るためには十分な制御ではない。
【０００９】
従って、抵抗変化を伴う動作の安定化を図ることができるようにした不揮発性メモリ装置、および不揮発性メモリ装置の制御方法を提供することが望ましい。
【００１３】
本開示の一実施の形態に係る不揮発性メモリ装置は、第１の配線と第２の配線との交差部に配置され、抵抗状態が第１の抵抗状態と第２の抵抗状態とに変化する抵抗変化型素子を含むメモリセルと、抵抗変化型素子を第２の抵抗状態から第１の抵抗状態へと変化させることでメモリセルに記憶されたデータの消去を行う書き込み回路と、データの消去を行う際に書き込み回路によって第２の配線に印加される電圧が所定の制限電圧値に制限されるよう、第２の配線に印加される電圧を制御する電圧制御部とを備えたものである。電圧制御部は、抵抗変化型素子が第１の抵抗状態へと変化するのに必要とされる電流が第１の配線に流れたか否かを検出し、その検出結果に応じて、抵抗変化型素子が第１の抵抗状態へと変化する前の期間では所定の制限電圧値を第１の制限電圧値とし、抵抗変化型素子が第１の抵抗状態へと変化した後に、所定の制限電圧値を第１の制限電圧値から第２の制限電圧値へと変更する。
【００１４】
本開示の一実施の形態に係る不揮発性メモリ装置の制御方法は、第１の配線と第２の配線との交差部に配置され、抵抗状態が第１の抵抗状態と第２の抵抗状態とに変化する抵抗変化型素子を含むメモリセルに対して、書き込み回路によって、抵抗変化型素子を第２の抵抗状態から第１の抵抗状態へと変化させることでデータの消去を行うことと、データの消去を行う際に書き込み回路によって第２の配線に印加される電圧が所定の制限電圧値に制限されるよう、第２の配線に印加される電圧を制御することとを含み、電圧の制御として、抵抗変化型素子が第１の抵抗状態へと変化するのに必要とされる電流が第１の配線に流れたか否かを検出し、その検出結果に応じて、抵抗変化型素子が第１の抵抗状態へと変化する前の期間では所定の制限電圧値を第１の制限電圧値とし、抵抗変化型素子が第１の抵抗状態へと変化した後に、所定の制限電圧値を第１の制限電圧値から第２の制限電圧値へと変更するものである。
【００１５】
本開示の一実施の形態に係る不揮発性メモリ装置またはその制御方法では、書き込み回路によって、抵抗変化型素子を第２の抵抗状態から第１の抵抗状態へと変化させることでデータの消去が行われる。データの消去を行う際に書き込み回路によって第２の配線に印加される電圧は、抵抗変化型素子が第１の抵抗状態へと変化する前の期間では第１の制限電圧値に制限され、抵抗変化型素子が第１の抵抗状態へと変化した後に、第２の制限電圧値へと変更される。
【００１７】
本開示の一実施の形態に係る不揮発性メモリ装置またはその制御方法によれば、書き込み回路によってデータの消去を行う際に、第２の配線に印加される電圧を適切に制限するようにしたので、消去動作時の安定化を図ることができる。
【００１８】
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
【図面の簡単な説明】
【００１９】
【図１】不揮発性記憶素子として抵抗変化型素子を用いた抵抗変化型メモリ素子の第１の例を示す回路図である。
【図２】不揮発性記憶素子として抵抗変化型素子を用いたメモリ素子の第２の例を示す回路図である。
【図３】本開示の第１の実施の形態に係る不揮発性メモリ装置の一構成例を示す構成図である。
【図４】メモリセルアレイの一構成例を示す回路図である。
【図５】図３に示した不揮発性メモリ装置における電流コンプライアンス回路の一構成例を示す回路図である。
【図６】選択素子の電圧−電流特性の一例を示す説明図である。
【図７】セット動作時における制限電流値を変えた場合のメモリセルを流れる電流のピークの違いを示す説明図である。
【図８】図３に示した不揮発性メモリ装置におけるセット動作の一例を示すタイミングチャートである。
【図９】第１の実施の形態の第１の変形例に係る不揮発性メモリ装置の一構成例を示す構成図である。
【図１０】図９に示した不揮発性メモリ装置における電流コンプライアンス回路の一構成例を示す回路図である。
【図１１】図９に示した不揮発性メモリ装置におけるセット動作の一例を示すタイミングチャートである。
【図１２】第１の実施の形態の第２の変形例に係る不揮発性メモリ装置の一構成例を示す構成図である。
【図１３】図１２に示した不揮発性メモリ装置における電流検出回路の一構成例を示す回路図である。
【図１４】図１２に示した不揮発性メモリ装置におけるセット動作の一例を示すタイミングチャートである。
【図１５】第２の実施の形態に係る不揮発性メモリ装置の一構成例を示す構成図である。
【図１６】図１５に示した不揮発性メモリ装置における電圧切り替え回路の一構成例を示す回路図である。
【図１７】図１５に示した不揮発性メモリ装置に対する比較例のリセット動作の一例を示すタイミングチャートである。
【図１８】図１５に示した不揮発性メモリ装置におけるリセット動作の一例を示すタイミングチャートである。
【図１９】第２の実施の形態の変形例に係る不揮発性メモリ装置の一構成例を示す構成図である。
【図２０】図１９に示した不揮発性メモリ装置における電流検出回路の一構成例を示す回路図である。
【図２１】図１９に示した不揮発性メモリ装置におけるリセット動作の一例を示すタイミングチャートである。
【発明を実施するための形態】
【００２０】
以下、本開示の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
０．抵抗変化型メモリ素子の説明
０．１  構成（図１、図２）
０．２  課題
１．第１の実施の形態（ビット線に流れる電流を制御することによりセット動作を安定化させる不揮発性メモリ装置）（図３〜図８）
１．１  構成
１．１．１  不揮発性メモリ装置の全体構成例（図３、図４）
１．１．２  電流コンプライアンス回路の構成例（図５）
１．２  動作
１．２．１  セット動作（図６〜図８）
１．３  効果
２．第１の実施の形態の第１の変形例（ワード線に流れる電流を制御することによりセット動作を安定化させる不揮発性メモリ装置）（図９〜図１１）
２．１  構成
２．１．１  不揮発性メモリ装置の全体構成例（図９）
２．１．２  電流コンプライアンス回路の構成例（図１０）
２．２  動作
２．２．１  セット動作（図１１）
２．３  効果
３．第１の実施の形態の第２の変形例（電流検出制御によりセット動作を安定化させる不揮発性メモリ装置）（図１２〜図１４）
３．１  構成
３．１．１  不揮発性メモリ装置の全体構成例（図１２）
３．１．２  電流検出回路の構成例（図１３）
３．２  動作
３．２．１  セット動作（図１４）
３．３  効果
４．第２の実施の形態（タイミング制御によりリセット動作を安定化させる不揮発性メモリ装置）（図１５〜図１８）
４．１  構成
４．１．１  不揮発性メモリ装置の全体構成例（図１５）
４．１．２  電圧切り替え回路の構成例（図１６）
４．２  動作
４．２．１  リセット動作（図１７、図１８）
４．３  効果
５．第２の実施の形態の変形例（電流検出制御によりリセット動作を安定化させる不揮発性メモリ装置）（図１９〜図２１）
５．１  構成
５．１．１  不揮発性メモリ装置の全体構成例（図１９）
５．１．２  電流検出回路の構成例（図２０）
５．２  動作
５．２．１  リセット動作（図２１）
５．３  効果
６．その他の実施の形態
【００２１】
＜０．抵抗変化型メモリ素子の説明＞
［０．１  構成］
図１は、不揮発性記憶素子として抵抗変化型素子ＶＲを用いた抵抗変化型メモリ素子の第１の例を示している。図２は、抵抗変化型メモリ素子の第２の例を示している。
【００２２】
図１に示した抵抗変化型メモリ素子は、抵抗変化型素子ＶＲと３端子のＭＯＳ（Metal Oxide Semiconductor）トランジスタＴＥとからなる１Ｔ１Ｒ（１ Transistor １ Resistor）タイプのメモリセルＭＣを有する構造となっている。ＭＯＳトランジスタＴＥのゲート端子はワード線ＷＬに接続され、ドレイン端子はビット線ＢＬに接続され、ソース端子は抵抗変化型素子ＶＲを介してソース線ＳＬに接続されている。ビット線ＢＬおよびソース線ＳＬにはそれぞれ、配線抵抗ＲBL，ＲSLが存在する。ビット線ＢＬおよびソース線ＳＬにはまた、それぞれ寄生容量ＣBL，ＣSLが存在する。
【００２３】
１Ｔ１Ｒタイプの抵抗変化型メモリ素子を用いてメモリセルアレイを構成する場合、ビット線ＢＬ、ワード線ＷＬ、およびソース線ＳＬの３本の配線が必要となり、クロスポイント型のメモリ装置の長所であるメモリセルＭＣの高密度配置が困難となる。１Ｔ１Ｒタイプでは、ワード線ＷＬによってメモリセルＭＣの電流値を制御できる。これによって抵抗変化型素子ＶＲの抵抗変化時のビット線ＢＬとワード線ＷＬとの電圧変化を抑制できる。
【００２４】
図２に示した抵抗変化型メモリ素子は、抵抗変化型素子ＶＲと選択素子ＳＥとを直列接続した１Ｓ１Ｒ（１ Selector １ Resistor）タイプのメモリセルＭＣを有する構造となっている。なお、図２では１Ｓ１ＲタイプのメモリセルＭＣとして、選択素子ＳＥにダイオードを用いた１Ｄ１Ｒ（１ Diode １ Resistor）タイプのメモリセルＭＣの構造を示す。
【００２５】
このような１Ｄ１ＲタイプのメモリセルＭＣを、複数のビット線ＢＬと複数のワード線ＷＬとの交差部に配置することでクロスポイント型のメモリ装置が構成される。そのようなクロスポイント型のメモリ装置において、ビット線ＢＬは抵抗変化型素子ＶＲの一端に接続され、ワード線ＷＬは選択素子ＳＥの一端に接続される。ビット線ＢＬおよびワード線ＷＬにはそれぞれ、配線抵抗ＲBL，ＲWLが存在する。ビット線ＢＬおよびワード線ＷＬにはまた、それぞれ寄生容量ＣBL，ＣWLが存在する。
【００２６】
抵抗変化型メモリ素子において、抵抗変化型素子ＶＲの抵抗状態は高抵抗状態と低抵抗状態とに変化し、記憶されるデータ値は例えば高抵抗状態であれば“０”、低抵抗状態であれば“１”と区別される。
【００２７】
［０．２  課題］
クロスポイント型のメモリ装置においては、高密度なメモリセルアレイを実現するために、１Ｄ１Ｒタイプのように選択素子ＳＥに３端子のＭＯＳトランジスタＴＥではなく、２端子の選択素子ＳＥが用いられることが多い。そのため、選択素子ＳＥが電流を制限するための機能を持たない。
【００２８】
（セット動作時の課題）
１Ｄ１Ｒタイプでは、１Ｔ１ＲタイプのメモリセルＭＣで一般的に行われてきたような書き込み（セット）動作時に必要な電流の制御を、選択素子ＳＥで行うことができない。従って、１Ｄ１Ｒタイプでは、電流の制御はビット線ＢＬまたはワード線ＷＬの末端で行う必要がある。そのため、１Ｄ１Ｒタイプでは、抵抗変化型素子ＶＲが高抵抗状態から低抵抗状態へと変化する際に、ビット線ＢＬまたはワード線ＷＬの容量に蓄積された電荷の移動がメモリセルＭＣを通して行われる。この際、抵抗変化型素子ＶＲに過度な過渡電流が流れ、抵抗変化型素子ＶＲの破壊や特性の劣化を引き起こす可能性がある。
【００２９】
（リセット動作時の課題）
抵抗変化型メモリ素子においては、消去（リセット）動作時に、低抵抗状態の抵抗変化型素子ＶＲの抵抗状態を反転させるために必要な電流を流すための電圧Ｖｔｈと、抵抗変化型素子ＶＲが高抵抗状態へ変化した後、その高抵抗状態の特性を安定させるために必要なある一定の範囲の電圧Ｖhrs＿limitとの２種類の電圧が存在する。
【００３０】
高抵抗状態の特性を安定させるための所定範囲の電圧Ｖhrs＿limitは、所定の範囲よりも低い電圧では抵抗変化型素子ＶＲの抵抗値が所望よりも低いものになってしまい、高いと抵抗変化型素子ＶＲの劣化や破壊をもたらす。リセット動作時にメモリセルＭＣに、ある一定の電圧を印可した場合、高抵抗状態へ変化した後の抵抗変化型素子ＶＲに上記の所定の範囲外の電圧が印可される可能性がある。また、高抵抗状態の特性を安定させるために必要な電圧の範囲は、メモリセルＭＣの温度特性やそのほかの特性のばらつき、印可電圧のばらつき、などにより多様なばらつきを持つので、そのばらつきをすべて満たした限られた電圧範囲内の電圧を印可する必要がある。
【００３１】
抵抗変化型メモリ素子においては、上記のように、リセット動作時に、メモリセルＭＣが高抵抗状態へ変化した後、高抵抗状態の特性を安定させるために必要な電圧範囲が存在するが、選択素子ＳＥにスナップ特性を持つような素子を使用した場合、その動作過程においてそのスナップ特性により、一般に選択素子ＳＥをスナップさせるためメモリセルＭＣに、より高い電圧を印可する必要がある。
【００３２】
選択素子ＳＥがスナップ電圧に達するとメモリセルＭＣに流れる電流は急増し、抵抗変化型素子ＶＲに印可される電圧が瞬時に上昇するため、リセット後の高抵抗状態のメモリセルＭＣに過度な電圧が印可される可能性がある。
【００３３】
さらに上記と同様に、その電圧範囲はメモリセルＭＣの特性ばらつき、メモリセルＭＣの温度特性、印可電圧のばらつき、などにより多様なばらつきを持つため、クロスポイント型のメモリ装置において選択素子ＳＥにスナップ特性を持つ素子を使用した場合には、より狭い範囲で電圧を制御する必要がある。
【００３４】
＜１．第１の実施の形態＞
本実施の形態では、上述の１Ｄ１Ｒタイプの抵抗変化型メモリ素子を用いた不揮発性メモリ装置を例に説明する。
【００３５】
［１．１  構成］
（１．１．１  不揮発性メモリ装置の全体構成例）
図３は、本開示の第１の実施の形態に係る不揮発性メモリ装置１の全体構成の一例を示している。この不揮発性メモリ装置１は、電流制御部３と、制御回路１０と、メモリセルアレイ１１と、ビット線デコーダ１２と、ワード線デコーダ１３と、読み出し／書き込み回路１５とを備えている。電流制御部３は、電流コンプライアンス回路１４と、タイミング制御回路２０とを含んでいる。
【００３６】
メモリセルアレイ１１は、不揮発性の抵抗変化型素子ＶＲと、２端子型の選択素子ＳＥとを直列に接続したメモリセルＭＣを、複数のビット線ＢＬと複数のワード線ＷＬとの複数の交差部に垂直に配置したクロスポイント型のメモリセルアレイである。図４に、その等価回路図を示す。図４には、３本のビット線ＢＬ０，ＢＬ１，ＢＬ２と３本のワード線ＷＬ０，ＷＬ１，ＷＬ２との交差部にメモリセルＭＣが配置された例を示しているが、ビット線ＢＬとワード線ＷＬ、およびメモリセルＭＣの数は図示した例に限定されない。
【００３７】
メモリセルアレイ１１では、外部からのアドレス入力によって指定されるメモリセルＭＣにデータを書き込むことができる。また、アドレス入力により指定されるメモリセルＭＣに記憶されたデータを読み出すことができる。メモリセルＭＣに記憶されるデータ値は抵抗変化型素子ＶＲの抵抗状態で区別される。例えば高抵抗状態であれば“０”、低抵抗状態であれば“１”と区別される。
【００３８】
制御回路１０には、外部からの制御信号やアドレスを示す信号が入力される。また、制御回路１０と読み出し／書き込み回路１５とには、読み出しデータと書き込みデータとが入出力される。読み出し／書き込み回路１５は、メモリセルアレイ１１に記憶するデータの書き込みと、メモリセルアレイ１１に記憶されたデータの読み出し動作を行う。
【００３９】
ビット線デコーダ１２は、メモリセルアレイ１１の各ビット線ＢＬに接続され、アドレス線から入力された列アドレスによって、対応するビット線ＢＬを選択する（選択ビット線）。また、この際選択されなかったビット線ＢＬをすべて非選択ビット線と呼ぶ。
【００４０】
ワード線デコーダ１３は、メモリセルアレイ１１の各ワード線ＷＬに接続され、アドレス線から入力された行アドレスによって、対応するワード線ＷＬを選択する（選択ワード線）。また、この際選択されなかったワード線ＷＬをすべて非選択ワード線と呼ぶ。
【００４１】
読み出し／書き込み回路１５は、データ「１」を書き込む動作を行う際、すなわち、メモリセルＭＣの抵抗変化型素子ＶＲを第１の抵抗状態（高抵抗状態）から第２の抵抗状態（低抵抗状態）へと変化させる書き込み（セット）動作を行う際に、データ「１」を書き込むビット線ＢＬをセット動作に必要な所定の電圧（セット電圧）にドライブする回路を含んでいる。
【００４２】
電流制御部３は、データの書き込みを行う際に読み出し／書き込み回路１５によって第１の配線（ビット線ＢＬ）に流される電流が所定の制限電流値に制限されるよう、ビット線ＢＬに流される電流を制御するものである。電流制御部３は、抵抗変化型素子ＶＲが低抵抗状態へと変化する前の期間では所定の制限電流値を第１の制限電流値（後述の初期制限電流値Ｉset＿ini）とし、抵抗変化型素子ＶＲが低抵抗状態へと変化した後に、所定の制限電流値を第１の制限電流値から第２の制限電流値（後述のセット電流値Ｉｓｅｔ）へと変更する。
【００４３】
タイミング制御回路２０は、セット動作開始後、一定時間経過すると、所定の制限電流値を第２の制限電流値へと変更するよう、電流コンプライアンス回路１４に制限電流値を変更するタイミング制御信号を送る回路である。
【００４４】
（１．１．２  電流コンプライアンス回路の構成例）
電流コンプライアンス回路１４は、ビット線ＢＬに流れる電流を所定の制限電流値に制限するための回路である。電流コンプライアンス回路１４の回路例を図５に示す。
【００４５】
電流コンプライアンス回路１４は、図５に示したように、互いのゲート端子が接続されたＰＭＯＳ型のトランジスタＴ１１，Ｔ１２と、定電流源３３とを有している。トランジスタＴ１１はビット線ＢＬに接続されている。
【００４６】
トランジスタＴ１１，Ｔ１２と定電流源３３は、カレントミラー回路を構成している。トランジスタＴ１１が飽和領域で動作する場合、所定の制限電流となるコンプライアンス電流Ｉｃｏｍｐとして、定電流源３３の定電流をビット線ＢＬに供給する。
【００４７】
［１．２  動作］
（１．２．１  セット動作）
次に、図７および図８を参照して、本実施の形態におけるセット動作の一例を説明する。図７および図８において、上段には横軸を時間、縦軸を電圧値とした電圧波形を示す。下段には横軸を時間、縦軸を電流値とした電流波形を示す。
【００４８】
読み出し／書き込み回路１５は、最初に、ビット線デコーダ１２とワード線デコーダ１３とを介して、セット動作前にすべてのビット線ＢＬとワード線ＷＬを共通電圧Ｖｃｏｍｍｏｎにドライブする（図８）。また、電流コンプライアンス回路１４は、その制限電流値を初期制限電流値に設定する。
【００４９】
セット動作が開始されると、読み出し／書き込み回路１５とワード線デコーダ１３は、選択ワード線を接地電位Ｖｓｓにドライブする。同時に、読み出し／書き込み回路１５とビット線デコーダ１２は、選択ビット線をセット電圧Ｖｓｅｔにドライブする。このとき、ビット線ＢＬのドライブは、電流コンプライアンス回路１４によりその電流によってドライブされ、その電流値が制限される。
【００５０】
メモリセルＭＣ内の選択素子ＳＥに印可される電圧が上昇すると、図６に示されるような選択素子ＳＥの特性によって、メモリセルＭＣに電流が流れるようになる。その時点において、もしくは、さらにメモリセルＭＣに印可される電圧が上昇し、メモリセルＭＣ内の高抵抗状態の抵抗変化型素子ＶＲに低抵抗状態への変化に必要な所定の電圧Ｖｔｈが印可されると、抵抗変化型素子ＶＲは低抵抗状態へと変化する（図８の時刻ｔ０）。
【００５１】
そのときビット線ＢＬに充電されていた電荷は、抵抗値の低下とともにメモリセルＭＣを通してワード線ＷＬへと移動する。一方、低抵抗状態へ変化する瞬間までのビット線ＢＬの電圧は、電流コンプライアンス回路１４が、コンプライアンス電流Ｉｃｏｍｐとして、初期電流を小さく制限しているため、それに応じて低いスルーレートで上昇する。このとき、コンプライアンス電流Ｉｃｏｍｐの初期制限電流値をＩset＿ini（第１の制限電流値）、ビット線容量をＣｂｌとすると、スルーレートはΔｔ／Δｖ＝Ｃｂｌ／Ｉset＿iniで表される。
【００５２】
ビット線ＢＬの電圧上昇が緩やかに行われることにより、低抵抗状態への変化は緩やかに行われ、低抵抗状態へ変化する際の、メモリセルＭＣを通してワード線ＷＬに移動するビット線ＢＬの電荷による電流のピーク値は、電流を制限しない場合や、より高い電流値に制限している場合に比較して小さくなる。
【００５３】
メモリセルＭＣが低抵抗状態へ変化したのち、タイミング制御回路２０は電流コンプライアンス回路１４に制限電流としてのコンプライアンス電流Ｉｃｏｍｐを変更するよう、タイミング制御信号を送る。電流コンプライアンス回路１４は、タイミング制御信号に基づいて、制限電流値を、セット動作のうち低抵抗状態の抵抗値とその安定化に必要なセット電流値Ｉｓｅｔ（第２の制限電流値）に設定する。その後、上記の低抵抗状態の安定に必要なセット電流値Ｉｓｅｔを必要な時間印可して、セット動作を終了する。
【００５４】
ここで、図７を参照して、ビット線ＢＬの電圧を電流駆動で上昇させたときの制限電流値によるピーク電流の違いを説明する。図７には、コンプライアンス電流Ｉｃｏｍｐとしての制限電流値をＩｃｏｍｐ１にした場合と、制限電流値をＩｃｏｍｐ１よりも小さいＩｃｏｍｐ２にした場合の特性を示す。
【００５５】
図７には、制限電流値をＩｃｏｍｐ１にした場合のビット線ＢＬの電圧をＢＬ（１）、メモリセルＭＣを流れる電流をＩｃｅｌｌ（１）として示す。また、制限電流値をＩｃｏｍｐ２にした場合のビット線ＢＬの電圧をＢＬ（２）、メモリセルＭＣを流れる電流をＩｃｅｌｌ（２）として示す。
【００５６】
ビット線ＢＬが高抵抗状態から低抵抗状態へと変化する際の電圧の上昇率は制限電流値を大きくした場合（Ｉｃｏｍｐ１）の方が大きくなり、メモリセルＭＣを流れる電流のピークも大きくなる。制限電流値を小さくした場合（Ｉｃｏｍｐ２）、低抵抗状態へと変化する際の電圧の上昇率が小さくなり、低抵抗状態への変化が緩やかになることによって、メモリセルＭＣを流れる電流のピークも小さくなる。
【００５７】
図８に示した動作例では、まず、制限電流値として初期制限電流値Ｉset＿ini（第１の制限電流値）を設定し、セット動作を開始する。それによって低抵抗状態へ変化する際のピーク電流を抑えている（図８のＩcell＿1）。次に時刻ｔ１において制限電流値を本来のセット動作に必要なセット電流値Ｉｓｅｔ（第２の制限電流値）に設定しなおす。それにより、メモリセルＭＣにはセット動作に必要なセット電流値Ｉｓｅｔを流すことができる（図８のＩcell＿2）。
【００５８】
［１．３  効果］
本実施の形態によれば、セット動作を行う際に、ビット線ＢＬに流される電流を適切に制限するようにしたので、セット動作時の安定化を図ることができる。本実施の形態によれば、セット動作時において、抵抗変化前のビット線ＢＬの電圧のスルーレートを低くすることにより、メモリセルＭＣに流れる過渡的な電流のピーク値を減少させることができ、メモリセルＭＣの特性劣化や破壊を防ぐことができる。また、抵抗変化後は所定のセット電流値Ｉｓｅｔを流すことができるので、安定した特性を得ることが可能である。
【００５９】
なお、本明細書に記載された効果はあくまでも例示であって限定されるものではなく、また他の効果があってもよい。以降の他の実施の形態および変形例についても同様である。
【００６０】
＜２．第１の実施の形態の第１の変形例＞
次に、本開示の第１の実施の形態の第１の変形例について説明する。以下では、上記第１の実施の形態と同様の構成および作用を有する部分については、適宜説明を省略する。
【００６１】
［２．１  構成］
（２．１．１  不揮発性メモリ装置の全体構成例）
図９は、本開示の第１の実施の形態の第１の変形例に係る不揮発性メモリ装置１−１の全体構成の一例を示している。この不揮発性メモリ装置１−１は、図３の不揮発性メモリ装置１における電流コンプライアンス回路１４およびタイミング制御回路２０を含む電流制御部３に代えて、電流コンプライアンス回路１４Ａおよびタイミング制御回路２０Ａを含む電流制御部３Ａを備えている。図３における電流コンプライアンス回路１４およびタイミング制御回路２０は、ビット線ＢＬに流れる電流を制御するためのものであるが、本変形例における電流コンプライアンス回路１４Ａおよびタイミング制御回路２０Ａは、ワード線ＷＬに流れる電流を制御するためのものである。その他の構成は、図３の不揮発性メモリ装置１の構成と略同様であってもよい。また、メモリセルＭＣの構成は、上述の１Ｄ１Ｒタイプである場合を例に説明する。
【００６２】
電流制御部３Ａは、データの書き込みを行う際に読み出し／書き込み回路１５によって第２の配線（ワード線ＷＬ）に流される電流が所定の制限電流値に制限されるよう、ワード線ＷＬに流される電流を制御するものである。タイミング制御回路２０Ａは、セット動作開始後、一定時間経過すると、制限電流値を第２の制限電流値へと変更するよう、電流コンプライアンス回路１４Ａに制限電流値を変更するタイミング制御信号を送る回路である。
【００６３】
（２．１．２  電流コンプライアンス回路の構成例）
電流コンプライアンス回路１４Ａは、ワード線ＷＬに流れる電流を所定の制限電流値に制限するための回路である。電流コンプライアンス回路１４Ａの回路例を図１０に示す。
【００６４】
電流コンプライアンス回路１４Ａは、図１０に示したように、互いのゲート端子が接続されたＮＭＯＳ型のトランジスタＴ１１Ａ，Ｔ１２Ａと、定電流源３３Ａとを有している。トランジスタＴ１１Ａはワード線ＷＬに接続されている。
【００６５】
トランジスタＴ１１Ａ，Ｔ１２Ａと定電流源３３Ａは、カレントミラー回路を構成している。トランジスタＴ１１Ａが飽和領域で動作する場合、所定の制限電流となるコンプライアンス電流Ｉｃｏｍｐとして、定電流源３３Ａの定電流をワード線ＷＬに供給する。
【００６６】
［２．２  動作］
（２．２．１  セット動作）
次に、図１１を参照して、本変形例におけるセット動作の一例を説明する。図１１において、上段には横軸を時間、縦軸を電圧値とした電圧波形を示す。下段には横軸を時間、縦軸を電流値とした電流波形を示す。
【００６７】
読み出し／書き込み回路１５は、最初に、ビット線デコーダ１２とワード線デコーダ１３とを介して、セット動作前にすべてのビット線ＢＬとワード線ＷＬを共通電圧Ｖｃｏｍｍｏｎにドライブする。
【００６８】
セット動作が開始されると、読み出し／書き込み回路１５とワード線デコーダ１３は、選択ワード線を接地電位Ｖｓｓにドライブする。同時に、読み出し／書き込み回路１５とビット線デコーダ１２は、選択ビット線をセット電圧Ｖｓｅｔにドライブする。このとき、ワード線ＷＬのドライブは、電流コンプライアンス回路１４Ａによりその電流によってドライブされ、その電流値が制限される。
【００６９】
メモリセルＭＣ内の選択素子ＳＥに印可される電圧が上昇すると図６に示されるような選択素子ＳＥの特性によって、メモリセルＭＣに電流が流れるようになる。その時点において、もしくは、さらにメモリセルＭＣに印可される電圧が上昇し、メモリセルＭＣ内の高抵抗状態の抵抗変化型素子ＶＲに低抵抗状態への変化に必要な所定の電圧Ｖｔｈが印可されると、抵抗変化型素子ＶＲは低抵抗状態へと変化する（図１１の時刻ｔ０）。
【００７０】
そのときビット線ＢＬに充電されていた電荷は、抵抗値の低下とともにメモリセルＭＣを通してワード線ＷＬへと移動する。一方、低抵抗状態へ変化する瞬間までのワード線ＷＬの電圧は、電流コンプライアンス回路１４Ａが、コンプライアンス電流Ｉｃｏｍｐとして、初期電流を小さく制限しているため、それに応じて低いスルーレートで下降する。このとき、コンプライアンス電流Ｉｃｏｍｐの初期制限電流値をＩset＿ini（第１の制限電流値）、ワード線容量をＣｗｌとすると、スルーレートはΔｔ／Δｖ＝Ｃｗｌ／Ｉset＿iniで表される。
【００７１】
ワード線ＷＬの電圧下降が緩やかに行われることにより、低抵抗状態への変化は緩やかに行われ、低抵抗状態へ変化する際の、メモリセルＭＣを通してワード線ＷＬに移動するビット線ＢＬの電荷による電流のピーク値は、電流を制限しない場合や、より高い電流値に制限している場合に比較して小さくなる。
【００７２】
メモリセルＭＣが低抵抗状態へ変化したのち、タイミング制御回路２０Ａは電流コンプライアンス回路１４Ａに制限電流としてのコンプライアンス電流Ｉｃｏｍｐを変更するよう、タイミング制御信号を送る。電流コンプライアンス回路１４Ａは、タイミング制御信号に基づいて、制限電流値を、セット動作のうち低抵抗状態の抵抗値とその安定化に必要なセット電流値Ｉｓｅｔ（第２の制限電流値）に設定する。その後、上記の低抵抗状態の安定に必要なセット電流値Ｉｓｅｔを必要な時間印可して、セット動作を終了する。
【００７３】
図１１に示した動作例では、ビット線ＢＬがセット電圧Ｖｓｅｔによる電圧駆動、ワード線ＷＬが電流コンプライアンス回路１４Ａの制御による電流駆動になる点が、図８に示した動作例とは異なっている。
【００７４】
［２．３  効果］
本変形例によれば、セット動作を行う際に、ワード線ＷＬに流される電流を適切に制限するようにしたので、セット動作時の安定化を図ることができる。本変形例によれば、セット動作時において、抵抗変化前のワード線ＷＬの電圧のスルーレートを低くすることにより、メモリセルＭＣに流れる過渡的な電流のピーク値を減少させることができ、メモリセルＭＣの特性劣化や破壊を防ぐことができる。また、抵抗変化後は所定のセット電流値Ｉｓｅｔを流すことができるので、安定した特性を得ることが可能である。
【００７５】
＜３．第１の実施の形態の第２の変形例＞
次に、本開示の第１の実施の形態の第２の変形例について説明する。以下では、上記第１の実施の形態または第１の実施の形態の第１の変形例と同様の構成および作用を有する部分については、適宜説明を省略する。
【００７６】
［３．１  構成］
（３．１．１  不揮発性メモリ装置の全体構成例）
図１２は、本開示の第１の実施の形態の第２の変形例に係る不揮発性メモリ装置１−２の全体構成の一例を示している。この不揮発性メモリ装置１−２は、図３の不揮発性メモリ装置１における電流コンプライアンス回路１４およびタイミング制御回路２０を含む電流制御部３に代えて、電流コンプライアンス回路１４および電流検出回路２２を含む電流制御部３Ｂを備えている。その他の構成は、図３の不揮発性メモリ装置１の構成と略同様であってもよい。また、メモリセルＭＣの構成は、上述の１Ｄ１Ｒタイプである場合を例に説明する。
【００７７】
（３．１．２  電流検出回路の構成例）
電流制御部３Ｂは、抵抗変化型素子ＶＲが第２の抵抗状態（低抵抗状態）へと変化するのに必要とされる電流が第１の配線（ビット線ＢＬ）に流れたか否かを検出し、その検出結果に応じて所定の制限電流値を第２の制限電流値へと変更するものである。電流検出回路２２は、ビット線ＢＬに流れる電流を検出し、電流コンプライアンス回路１４へと検出結果を出力する。電流検出回路２２の回路例を図１３に示す。
【００７８】
電流検出回路２２は、図１３に示したように、インバータＩＮＶ１，ＩＮＶ２と、コンパレータＣＰ１と、ＮＭＯＳ型のトランジスタＴ１，Ｔ２と、電流検出抵抗Ｒ１とを備えた構成であってもよい。
【００７９】
コンパレータＣＰ１の非反転入力端子（＋）には、電流検出抵抗Ｒ１に接続されたビット線ＢＬが接続されている。コンパレータＣＰ１の反転入力端子（−）には、基準電流Ｉｒｅｆが入力される。コンパレータＣＰ１は、ビット線ＢＬの電流値が基準電流Ｉｒｅｆよりも大きいときには検出信号としてｈｉｇｈを出力し、小さいときには検出信号としてｌｏｗを出力する電流検知回路となっている。
【００８０】
セット動作を開始する場合には事前にトランジスタＴ２のゲートに初期化パルスｉｎｔ＿ｐｌｓを印加し、インバータＩＮＶ１，ＩＮＶ２からなるラッチを初期化する。ラッチが初期化されると、出力Ｉｉｎｉ＿ｅｎはｈｉｇｈとなり、出力Ｉｓｅｔ＿ｅｎはｌｏｗとなる。
【００８１】
トランジスタＴ１は、ラッチが初期化状態にあるときは電流検知回路とラッチを接続し、電流検知回路が検出信号としてｈｉｇｈを出力すると、出力Ｉｉｎｉ＿ｅｎがｌｏｗとなることで、電流検知回路とラッチの接続をオフにする。そうすることにより、１回のセット動作中には１回だけビット線ＢＬの電流の上昇が検出される。
【００８２】
［３．２  動作］
（３．２．１  セット動作）
次に、図１４を参照して、本変形例におけるセット動作の一例を説明する。図１４において、上段には横軸を時間、縦軸を電圧値としたビット線ＢＬおよびワード線ＷＬの電圧波形を示す。中段には横軸を時間、縦軸を電流値としたビット線ＢＬの電流波形を示す。下段には縦軸を電圧値とした電流検出回路２２の検出信号の電圧波形を示す。
【００８３】
読み出し／書き込み回路１５は、最初に、ビット線デコーダ１２とワード線デコーダ１３とを介して、セット動作前にすべてのビット線ＢＬとワード線ＷＬを共通電圧Ｖｃｏｍｍｏｎにドライブする。
【００８４】
次に、セット動作が開始され、メモリセルＭＣ内の高抵抗状態の抵抗変化型素子ＶＲに低抵抗状態への変化に必要な所定の電圧Ｖｔｈが印可されると、抵抗変化型素子ＶＲが低抵抗状態へと変化する（図１４の時刻ｔ０）。ここまでの動作は上記図８の動作例と同様である。
【００８５】
ここで、電流検出回路２２は、低抵抗状態への変化に必要な電流がビット線ＢＬに流れたことを基準電流Ｉｒｅｆをしきい値電流として検出する。電流検出回路２２がビット線ＢＬの電流ＩBLが基準電流Ｉｒｅｆを超えたことを検出すると、電流コンプライアンス回路１４は制限電流としてのコンプライアンス電流Ｉｃｏｍｐを変更する。電流コンプライアンス回路１４は、制限電流値を、セット動作のうち低抵抗状態の抵抗値とその安定化に必要なセット電流値Ｉｓｅｔ（第２の制限電流値）に設定する。その後、上記の低抵抗状態の安定に必要なセット電流値Ｉｓｅｔを必要な時間印可して、セット動作を終了する。
【００８６】
図１４に示した動作例では、まず、制限電流値として初期制限電流値Ｉset＿ini（第１の制限電流値）を設定し、セット動作を開始する。それによって低抵抗状態へ変化する際のピーク電流を抑えている（図１４のＩcell＿1）。次に電流検出回路２２によって低抵抗状態への変化が検出されたタイミングで、制限電流値を本来のセット動作に必要なセット電流値Ｉｓｅｔ（第２の制限電流値）に設定しなおす。それにより、メモリセルＭＣにはセット動作に必要なセット電流値Ｉｓｅｔを流すことができる（図１４のＩcell＿2）。
【００８７】
［３．３  効果］
本変形例によれば、セット動作を行う際に、ビット線ＢＬに流される電流を適切に制限するようにしたので、セット動作時の安定化を図ることができる。本変形例によれば、ビット線ＢＬに流れる電流を検出することにより、セット後の電流をより高精度に制御することが可能になる。
【００８８】
＜４．第２の実施の形態＞
次に、本開示の第２の実施の形態について説明する。以下では、上記第１の実施の形態およびその変形例と同様の構成および作用を有する部分については、適宜説明を省略する。
【００８９】
［４．１  構成］
（４．１．１  不揮発性メモリ装置の全体構成例）
図１５は、本開示の第２の実施の形態に係る不揮発性メモリ装置２の全体構成の一例を示している。この不揮発性メモリ装置２は、図３の不揮発性メモリ装置１の構成に対して、電流制御部３に代えてタイミング制御回路２０Ｂを含む電圧制御部４を備えている。その他の構成は、図３の不揮発性メモリ装置１の構成と略同様であってもよい。また、メモリセルＭＣの構成は、上述の１Ｄ１Ｒタイプである場合を例に説明する。
また、本実施の形態では、データの消去を行うリセット動作として、メモリセルＭＣにデータ「０」を書き込む動作を例に説明する。また、メモリセルＭＣの抵抗変化型素子ＶＲを第２の抵抗状態（低抵抗状態）から第１の抵抗状態（高抵抗状態）へと変化させることでリセット動作を行う場合を例に説明する。
【００９０】
電圧制御部４は、データの消去を行う際に読み出し／書き込み回路１５Ａによって第２の配線（ワード線ＷＬ）に印加される電圧が所定の制限電圧値に制限されるよう、ワード線ＷＬに印加される電圧を制御するものである。電圧制御部４は、抵抗変化型素子ＶＲが高抵抗状態へと変化する前の期間では所定の制限電圧値を第１の制限電圧値（後述の初期リセット電圧Ｖｒｅｓｅｔ１）とし、抵抗変化型素子ＶＲが高抵抗状態へと変化した後に、所定の制限電圧値を第１の制限電圧値から第２の制限電圧値（後述の後期リセット電圧Ｖｒｅｓｅｔ２）へと変更する。
【００９１】
タイミング制御回路２０Ｂは、リセット動作開始後、一定時間経過すると、所定の制限電圧値を第２の制限電圧値へと変更するよう、読み出し／書き込み回路１５Ａにワード線ＷＬをドライブする電圧を変更するためのタイミング制御信号を送る回路である。
【００９２】
（４．１．２  電圧切り替え回路の構成例）
読み出し／書き込み回路１５Ａは、データ「０」を書き込む（リセット）ワード線ＷＬをリセットに必要な所定の電圧Ｖｒｅｓｅｔ（（初期リセット電圧Ｖｒｅｓｅｔ１または後期リセット電圧Ｖｒｅｓｅｔ２）にドライブする回路を含んでいる。この回路はワード線ＷＬに印可する電圧を切り替える機能を持つ。図１６に、その電圧切り替え回路２３の回路例を示す。
【００９３】
電圧切り替え回路２３は、図１６に示したように、ＰＭＯＳ型のトランジスタＴ３，Ｔ４と、ＮＭＯＳ型のトランジスタＴ５と、ＡＮＤ回路ＡＮＤ１とを備えた構成であってもよい。トランジスタＴ５のゲート端子はＡＮＤ回路ＡＮＤ１の出力端子に接続されている。
【００９４】
電圧切り替え回路２３では、第１のリセットイネーブル信号／ｒｅｓｅｔ＿ｅｎ１がｈｉｇｈのとき、トランジスタＴ３がオンとなり、ワード線ＷＬの電圧を初期リセット電圧Ｖｒｅｓｅｔ１にする。また、第２のリセットイネーブル信号／ｒｅｓｅｔ＿ｅｎ２がｈｉｇｈのときトランジスタＴ４がオンとなり、ワード線ＷＬの電圧を後期リセット電圧Ｖｒｅｓｅｔ２にする。第１のリセットイネーブル信号／ｒｅｓｅｔ＿ｅｎ１と第２のリセットイネーブル信号／ｒｅｓｅｔ＿ｅｎ２は同時にｈｉｇｈになることは許されない。第１のリセットイネーブル信号／ｒｅｓｅｔ＿ｅｎ１と第２のリセットイネーブル信号／ｒｅｓｅｔ＿ｅｎ２とが同時にｌｏｗの場合、ＡＮＤ回路ＡＮＤ１はｈｉｇｈを出力し、トランジスタＴ５がオンとなり、トランジスタＴ３，Ｔ４はオフとなる。この場合、ワード線ＷＬは非選択となり、その電圧は共通電圧Ｖｃｏｍｍｏｎとなる。
【００９５】
［４．２  動作］
（４．２．１  リセット動作）
本実施の形態におけるリセット動作を説明する前に、図１７を参照して本実施の形態に対する比較例のリセット動作を説明する。図１７には、横軸を時間、縦軸を電圧値とした電圧波形を示す。図１７において、Ｖｃｅｌｌは選択されたメモリセルＭＣに印可される電圧を表す。
【００９６】
読み出し／書き込み回路１５Ａは、最初に、ビット線デコーダ１２とワード線デコーダ１３とを介して、リセット動作前にすべてのビット線ＢＬとワード線ＷＬを共通電圧Ｖｃｏｍｍｏｎにドライブする。
【００９７】
リセット動作が開始されると、読み出し／書き込み回路１５Ａとビット線デコーダ１２は、選択ビット線を接地電位Ｖｓｓにドライブする。同時に、読み出し／書き込み回路１５Ａとワード線デコーダ１３は、選択ワード線を所定の制限電圧としてリセット電圧Ｖｒｅｓｅｔにドライブする。
【００９８】
低抵抗状態のメモリセルＭＣに対して、高抵抗状態への変化に必要な電流を流すことのできる所定の電圧Ｖｔｈ’が時刻ｔ０において印可されると、メモリセルＭＣは高抵抗状態へと変化する。その後、ワード線ＷＬがリセット電圧Ｖｒｅｓｅｔに到達し必要な時間が経過するとリセット動作は終了する。ここで、リセット電圧Ｖｒｅｓｅｔが電圧Ｖｔｈ’よりも高くなっている理由として、低抵抗状態のメモリセルＭＣの抵抗値のばらつきや選択素子ＳＥの電流のばらつきなどを考慮した上で必要最小限の電圧をリセット電圧Ｖｒｅｓｅｔにしている。図１７の動作例では、高抵抗状態へ変化したメモリセルＭＣに印可される電圧Ｖｃｅｌｌが、その特性の安定に必要とされる所定範囲の電圧Ｖhrs＿limitを超えている。従って、この場合には高抵抗状態のメモリセルＭＣは特性の劣化や、最悪の場合にはメモリセルＭＣの破壊が起こる可能性がある。
【００９９】
その解決方法として図１８に本実施の形態におけるリセット動作を示す。
リセット動作が開始されると、読み出し／書き込み回路１５Ａとビット線デコーダ１２は、選択ビット線を接地電位Ｖｓｓにドライブする。同時に、読み出し／書き込み回路１５Ａとワード線デコーダ１３は、選択ワード線を所定の制限電圧として初期リセット電圧Ｖｒｅｓｅｔ１にドライブする。
【０１００】
リセット動作開始後、低抵抗状態のメモリセルＭＣが高抵抗状態へと変化するまでは図１７の動作例と同様である。本実施の形態では、その後、タイミング制御回路２０Ｂからのタイミング制御信号に基づいて、時刻ｔ１において、読み出し／書き込み回路１５Ａとワード線デコーダ１３とによるワード線ＷＬに印可する電圧を、初期リセット電圧Ｖｒｅｓｅｔ１（第１の制限電圧値）から後期リセット電圧Ｖｒｅｓｅｔ２（第２の制限電圧値）へと切り替える。それによって、高抵抗状態へ変化したメモリセルＭＣに印可される電圧Ｖｃｅｌｌは、Ｖｒｅｓｅｔ１−Ｖｒｅｓｅｔ２だけ下降する。
【０１０１】
この手法により、最終的に高抵抗状態へ変化したメモリセルＭＣに印可される電圧Ｖｃｅｌｌは、高抵抗状態の特性の安定に必要とされる所定範囲の電圧Ｖhrs＿limitの中に入り、高抵抗状態の特性を安定させることができる。なお、この過程において、時刻ｔ１の前後に、電圧Ｖｃｅｌｌが所定範囲の電圧Ｖhrs＿limitを超えてしまう期間が生じることが考えられるが、このような短時間であればメモリセルＭＣの特性に与える影響は少ない。
【０１０２】
［４．３  効果］
本実施の形態によれば、データのリセットを行う際に、ワード線ＷＬに印加される電圧を適切に制限するようにしたので、リセット動作時の安定化を図ることができる。本実施の形態によれば、リセット動作開始後のワード線ＷＬに印加される印可電圧をタイミング制御することにより、メモリセルＭＣの特性のばらつき等によらず、高抵抗状態の特性を安定させるために必要な電圧をメモリセルＭＣに印可することができる。
【０１０３】
＜５．第２の実施の形態の変形例＞
次に、本開示の第２の実施の形態の変形例について説明する。以下では、上記第１の実施の形態およびその変形例、ならびに上記第２の実施の形態と同様の構成および作用を有する部分については、適宜説明を省略する。
【０１０４】
［５．１  構成］
（５．１．１  不揮発性メモリ装置の全体構成例）
図１９は、本開示の第２の実施の形態の変形例に係る不揮発性メモリ装置２−１の全体構成の一例を示している。この不揮発性メモリ装置２−１は、図１５の不揮発性メモリ装置２の構成に対して、タイミング制御回路２０Ｂを含む電圧制御部４に代えて電流検出回路２２Ａを含む電圧制御部４Ａを備えている。その他の構成は、図１５の不揮発性メモリ装置２の構成と略同様であってもよい。また、メモリセルＭＣの構成は、上述の１Ｄ１Ｒタイプである場合を例に説明する。
【０１０５】
（５．１．２  電流検出回路の構成例）
電圧制御部４Ａは、抵抗変化型素子ＶＲが第１の抵抗状態（高抵抗状態）へと変化するのに必要とされる電流が第１の配線（ビット線ＢＬ）に流れたか否かを検出し、その検出結果に応じて所定の制限電圧値を第２の制限電圧値へと変更するものである。電流検出回路２２Ａは、ビット線ＢＬに流れる電流を検出し、読み出し／書き込み回路１５Ａへと検出結果を出力する。電流検出回路２２Ａの回路例を図２０に示す。
【０１０６】
電流検出回路２２Ａは、図２０に示したように、インバータＩＮＶ１，ＩＮＶ２と、コンパレータＣＰ１と、ＮＭＯＳ型のトランジスタＴ１，Ｔ２と、電流検出抵抗Ｒ１とを備えた構成であってもよい。
【０１０７】
コンパレータＣＰ１の非反転入力端子（＋）には、電流検出抵抗Ｒ１に接続されたビット線ＢＬが接続されている。コンパレータＣＰ１の反転入力端子（−）には、基準電流Ｉｒｅｆ’が入力される。コンパレータＣＰ１は、ビット線ＢＬの電流値が基準電流Ｉｒｅｆ’よりも大きいときには検出信号としてｈｉｇｈを出力し、小さいときには検出信号としてｌｏｗを出力する電流検知回路となっている。
【０１０８】
リセット動作を開始する場合には事前にトランジスタＴ２のゲートに初期化パルスｉｎｔ＿ｐｌｓを印加し、インバータＩＮＶ１，ＩＮＶ２からなるラッチを初期化する。ラッチが初期化されると、出力ｒｅｓｅｔ＿ｅｎ１はｈｉｇｈとなり、出力ｒｅｓｅｔ＿ｅｎ２はｌｏｗとなる。
【０１０９】
トランジスタＴ１は、ラッチが初期化状態にあるときは電流検知回路とラッチを接続し、電流検知回路が検出信号としてｈｉｇｈを出力すると、出力ｒｅｓｅｔ＿ｅｎ１がｌｏｗとなることで、電流検知回路とラッチの接続をオフにする。そうすることにより、１回のリセット動作中には１回だけビット線ＢＬの電流の上昇が検出される。
【０１１０】
［５．２  動作］
（５．２．１  リセット動作）
次に、図２１を参照して、本変形例におけるリセット動作の一例を説明する。図２１において、上段には横軸を時間、縦軸を電圧値としたビット線ＢＬおよびワード線ＷＬの電圧波形を示す。中段には横軸を時間、縦軸を電流値としたビット線ＢＬの電流波形を示す。下段には縦軸を電圧値とした電流検出回路２２Ａの検出信号の電圧波形を示す。
【０１１１】
読み出し／書き込み回路１５Ａは、最初に、ビット線デコーダ１２とワード線デコーダ１３とを介して、リセット動作前にすべてのビット線ＢＬとワード線ＷＬを共通電圧Ｖｃｏｍｍｏｎにドライブする。
【０１１２】
リセット動作が開始されると、読み出し／書き込み回路１５Ａとビット線デコーダ１２は、選択ビット線を接地電位Ｖｓｓにドライブする。同時に、読み出し／書き込み回路１５Ａとワード線デコーダ１３は、選択ワード線を所定の制限電圧として初期リセット電圧Ｖｒｅｓｅｔ１にドライブする。
【０１１３】
低抵抗状態のメモリセルＭＣに対して、高抵抗状態への変化に必要な電流を流すことのできる所定の電圧Ｖｔｈ’が時刻ｔ０において印可されると、メモリセルＭＣは高抵抗状態へと変化する。その際に、高抵抗状態への変化に必要な電流が流れたことを電流検出回路２２Ａによって基準電流Ｉｒｅｆ’をしきい値電流として検出する。電流検出回路２２Ａがビット線ＢＬの電流ＩBLが基準電流Ｉｒｅｆ’を超えたことを検出すると、読み出し／書き込み回路１５Ａとワード線デコーダ１３とによって、ワード線ＷＬに印可する電圧を初期リセット電圧Ｖｒｅｓｅｔ１（第１の制限電圧値）から後期リセット電圧Ｖｒｅｓｅｔ２（第２の制限電圧値）へと切り替える。それによって、高抵抗状態へ変化したメモリセルＭＣに印可される電圧Ｖｃｅｌｌは、上記第２の実施の形態と同様に、Ｖｒｅｓｅｔ１−Ｖｒｅｓｅｔ２だけ下降する。
【０１１４】
この手法により、最終的に高抵抗状態へ変化したメモリセルＭＣに印可される電圧Ｖｃｅｌｌは、高抵抗状態の特性の安定に必要とされる所定範囲の電圧Ｖhrs＿limitの中に入り、高抵抗状態の特性を安定させることができる。
【０１１５】
また、この手法では、低抵抗状態のメモリセルＭＣが高抵抗状態へと変化する瞬間に対応して即時にワード線ＷＬへの印可電圧が後期リセット電圧Ｖｒｅｓｅｔ２に切り替わるため、電圧Ｖｃｅｌｌが所定範囲の電圧Ｖhrs＿limitを超えてしまう時間は、まったくないか、上記第２の実施の形態よりも大幅に短くなると考えられる。また、この後期リセット電圧Ｖｒｅｓｅｔ２へと切り替わるタイミングは、低抵抗状態のメモリセルＭＣの特性のばらつきや温度変化などを補償するため、非常に高精度に機能する。
【０１１６】
［５．３  効果］
本変形例によれば、データのリセットを行う際に、ワード線ＷＬに印加される電圧を適切に制限するようにしたので、リセット動作時の安定化を図ることができる。本変形例によれば、リセット動作開始後のワード線ＷＬに印加される印可電圧を、ビット線ＢＬに流れる電流を検出することにより制御するようにしたので、リセット動作開始後のメモリセルＭＣに印可される電圧Ｖｃｅｌｌをより高精度に制御することが可能になる。
【０１１７】
＜６．その他の実施の形態＞
本開示による技術は、上記各実施の形態およびその変形例の説明に限定されず種々の変形実施が可能である。
【０１１８】
例えば、本技術による不揮発性メモリ装置は、抵抗変化型メモリ装置（ＲｅＲＡＭ）以外のメモリ装置、例えばＣＢＲＡＭ、ＰＣＲＡＭ、ＭＲＡＭ、およびＳＴＴＲＡＭなどにも適用可能である。
【０１１９】
また、上記第１の実施の形態ではセット動作に関する構成、上記第２の実施の形態ではリセット動作に関する構成を説明したが、上記第１の実施の形態におけるセット動作に関する構成と、上記第２の実施の形態におけるリセット動作に関する構成とを組み合わせた構成も可能である。
【０１２０】
また例えば、本技術は以下のような構成を取ることができる。
（１）
第１の配線と第２の配線との交差部に配置され、抵抗状態が第１の抵抗状態と第２の抵抗状態とに変化する抵抗変化型素子を含むメモリセルと、
前記抵抗変化型素子を前記第１の抵抗状態から前記第２の抵抗状態へと変化させることで前記メモリセルにデータの書き込みを行う書き込み回路と、
前記データの書き込みを行う際に前記書き込み回路によって前記第１の配線または前記第２の配線に流される電流が所定の制限電流値に制限されるよう、前記第１の配線または前記第２の配線に流される電流を制御する電流制御部と
を備え、
前記電流制御部は、前記抵抗変化型素子が前記第２の抵抗状態へと変化する前の期間では前記所定の制限電流値を第１の制限電流値とし、前記抵抗変化型素子が前記第２の抵抗状態へと変化した後に、前記所定の制限電流値を前記第１の制限電流値から第２の制限電流値へと変更する
不揮発性メモリ装置。
（２）
前記第１の制限電流値は前記第２の制限電流値よりも低い値である
上記（１）に記載の不揮発性メモリ装置。
（３）
前記電流制御部は、前記書き込み回路が前記データの書き込み動作を開始してから所定期間経過後に、前記所定の制限電流値を前記第２の制限電流値へと変更する
上記（１）または（２）に記載の不揮発性メモリ装置。
（４）
前記電流制御部は、前記抵抗変化型素子が前記第２の抵抗状態へと変化するのに必要とされる電流が前記第１の配線または前記第２の配線に流れたか否かを検出し、その検出結果に応じて前記所定の制限電流値を前記第２の制限電流値へと変更する
上記（１）または（２）に記載の不揮発性メモリ装置。
（５）
前記第１の抵抗状態は高抵抗状態であり、前記第２の抵抗状態は低抵抗状態である
上記（１）ないし（４）のいずれか１つに記載の不揮発性メモリ装置。
（６）
第１の配線と第２の配線との交差部に配置され、抵抗状態が第１の抵抗状態と第２の抵抗状態とに変化する抵抗変化型素子を含むメモリセルと、
前記抵抗変化型素子を前記第２の抵抗状態から前記第１の抵抗状態へと変化させることで前記メモリセルに記憶されたデータの消去を行う書き込み回路と、
前記データの消去を行う際に前記書き込み回路によって前記第２の配線に印加される電圧が所定の制限電圧値に制限されるよう、前記第２の配線に印加される電圧を制御する電圧制御部と
を備え、
前記電圧制御部は、前記抵抗変化型素子が前記第１の抵抗状態へと変化する前の期間では前記所定の制限電圧値を第１の制限電圧値とし、前記抵抗変化型素子が前記第１の抵抗状態へと変化した後に、前記所定の制限電圧値を前記第１の制限電圧値から第２の制限電圧値へと変更する
不揮発性メモリ装置。
（７）
前記第１の制限電圧値は前記第２の制限電圧値よりも高い値である
上記（６）に記載の不揮発性メモリ装置。
（８）
前記電圧制御部は、前記書き込み回路が前記データの消去動作を開始してから所定期間経過後に、前記所定の制限電圧値を前記第２の制限電圧値へと変更する
上記（６）または（７）に記載の不揮発性メモリ装置。
（９）
前記電圧制御部は、前記抵抗変化型素子が前記第１の抵抗状態へと変化するのに必要とされる電流が前記第１の配線に流れたか否かを検出し、その検出結果に応じて前記所定の制限電圧値を前記第２の制限電圧値へと変更する
上記（６）または（７）に記載の不揮発性メモリ装置。
（１０）
前記第１の抵抗状態は高抵抗状態であり、前記第２の抵抗状態は低抵抗状態である
上記（６）ないし（９）のいずれか１つに記載の不揮発性メモリ装置。
（１１）
第１の配線と第２の配線との交差部に配置され、抵抗状態が第１の抵抗状態と第２の抵抗状態とに変化する抵抗変化型素子を含むメモリセルに対して、書き込み回路によって、前記抵抗変化型素子を前記第１の抵抗状態から前記第２の抵抗状態へと変化させることでデータの書き込みを行うことと、
前記データの書き込みを行う際に前記書き込み回路によって前記第１の配線または前記第２の配線に流される電流が所定の制限電流値に制限されるよう、前記前記第１の配線または前記第２の配線に流される電流を制御することと
を含み、
前記電流の制御として、前記抵抗変化型素子が前記第２の抵抗状態へと変化する前の期間では前記所定の制限電流値を第１の制限電流値とし、前記抵抗変化型素子が前記第２の抵抗状態へと変化した後に、前記所定の制限電流値を前記第１の制限電流値から第２の制限電流値へと変更する
不揮発性メモリ装置の制御方法。
（１２）
第１の配線と第２の配線との交差部に配置され、抵抗状態が第１の抵抗状態と第２の抵抗状態とに変化する抵抗変化型素子を含むメモリセルに対して、書き込み回路によって、前記抵抗変化型素子を前記第２の抵抗状態から前記第１の抵抗状態へと変化させることでデータの消去を行うことと、
前記データの消去を行う際に前記書き込み回路によって前記第２の配線に印加される電圧が所定の制限電圧値に制限されるよう、前記第２の配線に印加される電圧を制御することと
を含み、
前記電圧の制御として、前記抵抗変化型素子が前記第１の抵抗状態へと変化する前の期間では前記所定の制限電圧値を第１の制限電圧値とし、前記抵抗変化型素子が前記第１の抵抗状態へと変化した後に、前記所定の制限電圧値を前記第１の制限電圧値から第２の制限電圧値へと変更する
不揮発性メモリ装置の制御方法。
【０１２１】
本出願は、日本国特許庁において２０１４年１１月６日に出願された日本特許出願番号第２０１４−２２５９２４号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
【０１２２】
当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。
【図１】
0006547758.tif 000002
【図２】
0006547758.tif 000003
【図３】
0006547758.tif 000004
【図４】
0006547758.tif 000005
【図５】
0006547758.tif 000006
【図６】
0006547758.tif 000007
【図７】
0006547758.tif 000008
【図８】
0006547758.tif 000009
【図９】
0006547758.tif 000010
【図１０】
0006547758.tif 000011
【図１１】
0006547758.tif 000012
【図１２】
0006547758.tif 000013
【図１３】
0006547758.tif 000014
【図１４】
0006547758.tif 000015
【図１５】
0006547758.tif 000016
【図１６】
0006547758.tif 000017
【図１７】
0006547758.tif 000018
【図１８】
0006547758.tif 000019
【図１９】
0006547758.tif 000020
【図２０】
0006547758.tif 000021
【図２１】
0006547758.tif 000022