(57)【特許請求の範囲】
【請求項１】
入力端子と、
出力端子と、
前記入力端子から第１周波数を含む信号の入力を受けるゲート端子と、ソース端子と、主線路によって前記出力端子と接続されたドレイン端子と、を備えるトランジスタと、
前記主線路に設けられ、前記第１周波数を遮断し、前記第１周波数が逓倍された出力周波数を通過させる出力整合回路と、
電源に接続するための電源端子を備え、前記主線路の分岐点から分岐した分岐線路と、
前記分岐線路に設けられ、前記電源端子と接続されたアノードと、前記分岐点側に接続されたカソードを備える第１ダイオードと、
前記第１ダイオードと前記分岐点との間で、高周波信号の侵入を抑制するフィルタ回路と、
を備え、
前記フィルタ回路は第１抵抗を備える事を特徴とする周波数逓倍器。
【請求項２】
前記第１ダイオードは、ソースとドレインを接続したトランジスタである事を特徴とする請求項１に記載の周波数逓倍器。
【請求項３】
前記第１ダイオードは、ベースとコレクタを接続したバイポーラトランジスタである事を特徴とする請求項１に記載の周波数逓倍器。
【請求項４】
前記ゲート端子は、入力整合回路を介して前記第１周波数を含む信号の入力を受ける事を特徴とする請求項１〜３の何れか１項に記載の周波数逓倍器。
【請求項５】
前記ソース端子には、ソース電圧を調整し、接地するための接地端子を備えたセルフバイアス回路が接続される事を特徴とする請求項１〜４の何れか１項に記載の周波数逓倍器。
【請求項６】
前記セルフバイアス回路は、並列に接続された第２コンデンサと第２抵抗を備える事を特徴とする請求項５に記載の周波数逓倍器。
【請求項７】
前記セルフバイアス回路は、並列に接続された第２コンデンサと第２ダイオードを備え、
前記第２ダイオードは、アノードが前記ソース端子と接続され、カソードが前記接地端子と接続される事を特徴とする請求項５に記載の周波数逓倍器。
【請求項８】
前記第２ダイオードはソースとドレインを接続したトランジスタである事を特徴とする請求項７に記載の周波数逓倍器。
【請求項９】
前記第２ダイオードは、ベースとコレクタを接続したバイポーラトランジスタである事を特徴とする請求項７に記載の周波数逓倍器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は周波数逓倍器に係り、マイクロ波またはミリ波の高周波数帯における使用に好適な周波数逓倍器に関する。
【背景技術】
【０００２】
特許文献１には、単電源式の増幅器が開示されている。この増幅器が備えるトランジスタには、降圧回路を介することなくドレイン端子に電圧が供給される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開昭６３−２０２１０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
増幅器の一種である周波数逓倍器では、周辺回路との電源の統合により個々の素子に適した電圧が供給されない場合がある。この場合、特許文献１に示す増幅器の回路構成ではドレイン端子に適した電圧を供給することが出来ない。
【０００５】
本発明は、上述の問題点を解決するためになされたもので、その目的は、適したドレイン電圧よりも電源電圧が高い場合に、ドレイン電圧を適した値に近づけることが出来る周波数逓倍器を得ることである。
【課題を解決するための手段】
【０００６】
本発明に係る半導体装置は、入力端子と、出力端子と、前記入力端子から第１周波数を含む信号の入力を受けるゲート端子と、ソース端子と、主線路によって前記出力端子と接続されたドレイン端子と、を備えるトランジスタと、前記主線路に設けられ、前記第１周波数を遮断し、前記第１周波数が逓倍された出力周波数を通過させる出力整合回路と、電源に接続するための電源端子を備え、前記主線路の分岐点から分岐した分岐線路と、前記分岐線路に設けられ、前記電源端子と接続されたアノードと、前記分岐点側に接続されたカソードを備える第１ダイオードと、前記第１ダイオードと前記分岐点との間で、高周波信号の侵入を抑制するフィルタ回路と、を備え、前記フィルタ回路は第１抵抗を備える。
【発明の効果】
【０００７】
本発明における周波数逓倍器は、電源端子に第１ダイオードを介してドレイン端子が接続される。このため、電源電圧から第１ダイオードの順方向電圧が降圧され、ドレイン端子に電圧が供給される。従って、適したドレイン電圧よりも電源電圧が高い場合に、ドレイン電圧を適した値に近づけることが可能になる。また、ダイオードは順バイアス状態において抵抗が小さい。このため、トランジスタを流れる電流値の変動に対して、ドレイン電圧の変動が小さい。従って、トランジスタを流れる電流値の変動によるドレイン電圧の変動を抑制することが出来る。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施の形態１に係る周波数逓倍器の回路図である。
【図２】比較例に係る周波数逓倍器の回路図である。
【図３】比較例に係る周波数逓倍器の入出力を示す特性図である。
【図４】本発明の実施の形態１に係る第１ダイオードの電圧電流特性図である。
【図５】本発明の実施の形態１に係る周波数逓倍器の入出力を示す特性図である。
【図６】本発明の実施の形態２に係る周波数逓倍器の回路図である。
【図７】本発明の実施の形態３に係る周波数逓倍器の回路図である。
【図８】本発明の実施の形態３に係る周波数逓倍器の入出力を示す特性図である。
【図９】本発明の実施の形態４に係る周波数逓倍器の回路図である。
【図１０】本発明の実施の形態４の変形例に係る周波数逓倍器の回路図である。
【図１１】本発明の実施の形態４の変形例に係る周波数逓倍器の回路図である。
【発明を実施するための形態】
【０００９】
本発明の実施の形態に係る周波数逓倍器１００、２００、３００、４００、５００および６００について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１０】
実施の形態１．
図１は、本実施の形態に係る周波数逓倍器１００の回路図である。入力端子１２は、入力整合回路１４の一端と接続される。入力整合回路１４は接地されている。入力整合回路１４の他端はトランジスタ１０のゲート端子１６と接続される。トランジスタ１０のソース端子は、セルフバイアス回路４２と接続される。セルフバイアス回路４２は並列に接続された第２コンデンサ３８および第２抵抗４０を備える。また、セルフバイアス回路４２は接地端子４２１を介して接地される。トランジスタ１０のドレイン端子２０は、主線路２６によって出力端子３６と接続される。
【００１１】
主線路２６には、出力整合回路２２および２４が備えられる。出力整合回路２２および２４はそれぞれ接地されている。出力整合回路２２および２４の間において、主線路２６から分岐線路５１が分岐する。分岐線路５１と主線路２６が接する箇所を、分岐点２８とする。分岐線路５１において、分岐点２８とインダクタ３４の一端が接続される。また、インダクタ３４の他端は第１ダイオード３２のカソードと接続される。第１ダイオード３２のアノードは電源端子３０に接続される。電源端子３０はドレイン端子２０に電圧を供給する電源に接続される。
【００１２】
次に、本実施の形態に係る周波数逓倍器１００の動作について説明する。入力端子１２からはマイクロ波周波数帯の入力信号が入力される。入力信号は第１周波数ｆ０を含む信号である。ここで、入力整合回路１４は第１周波数ｆ０に対して整合されている。このため、ゲート端子１６に入力信号が入力される際の損失が抑制される。ドレイン端子２０には、第１周波数ｆ０を持つ信号が出力される。また、ドレイン端子２０にはトランジスタ１０の非線形性によって、逓倍周波数ｎｆ０（ｎ＝２、３、４…）を持つ信号も出力される。
【００１３】
出力整合回路２２は、第１周波数ｆ０を遮断する機能を備える。このため、出力端子３６から第１周波数ｆ０が出力されず、逓倍周波数ｎｆ０のみを取り出す事が可能になる。また、出力整合回路２４は出力周波数である逓倍周波数ｎｆ０に対して整合されている。このため、出力端子３６から出力信号を取り出す際の損失が抑制される。
【００１４】
ドレイン端子２０には、電源端子３０に接続された電源から電圧が供給される。電源端子には第１ダイオード３２が接続される。このため、トランジスタ１０に電流が流れると、電源電圧は第１ダイオード３２によって降圧される。従って、ドレイン端子２０には、第１ダイオード３２によって降圧された電圧が供給される。
【００１５】
ここで、第１ダイオード３２は寄生容量を持つ。分岐線路５１側に寄生容量があると、主線路２６上の高周波信号が分岐線路５１側に漏洩しやすくなる。このため、出力端子３６から取り出される高周波信号の出力特性が低下する場合がある。本実施の形態では、分岐線路５１の入り口にインダクタ３４が備えられる。インダクタ３４はマイクロ波周波数帯で開放端とみなされるインダクタンスを備える。このため、出力信号の分岐線路５１への漏洩が防がれる。従って、寄生容量による出力特性の低下が抑制される。
【００１６】
トランジスタ１０がオンすると、ソース端子１８には、ドレイン端子２０からの電流が流れ込む。この時、第２抵抗４０によってソース端子１８はセルフバイアスされる。ここで、トランジスタ１０に逓倍動作に必要な電流値が流れるように、ソース電圧が調整される。ソース電圧は、第２抵抗４０の抵抗値を変更することで調節される。また、第２コンデンサ３８は高周波信号を接地するために設けられている。第２コンデンサ３８は、マイクロ波周波数帯で短絡と見なされる容量を備える。
【００１７】
図２は、比較例に係る周波数逓倍器１１０の回路図である。周波数逓倍器１１０は、分岐線路５１０に抵抗７００を備える。トランジスタ１０に電流が流れると、電源電圧は抵抗７００によって降圧される。従って、ドレイン端子２０には、抵抗７００によって降圧された電圧が供給される。ここで、ドレイン電圧は抵抗７００の抵抗値およびトランジスタ１０を流れる電流値に比例して降下する。一般に、周波数逓倍器では電流値が大きく変化する。また、抵抗７００は電源電圧を適したドレイン電圧まで降圧するのに十分な抵抗値を備える。入力電力の上昇に伴いトランジスタ１０を流れる電流値は増大する。この結果、ドレイン電圧は適した値から大きく降下することとなる。
【００１８】
図３は、比較例に係る周波数逓倍器１１０の入出力を示す特性図である。上述したように、電源電圧の降圧を抵抗７００で実施した場合、トランジスタ１０を流れる電流が増加することでドレイン電圧が大きく降下する。この結果、トランジスタ１０を流れる電流量が抑制される。このため、図３に示すように、入力電力の増加に伴い、出力電力が飽和する。従って、抵抗７００を用いて電源電圧の降圧を行った場合、大きな出力電力を得ることができなくなる場合がある。
【００１９】
これに対し、本実施の形態では、電源電圧の降圧に第１ダイオード３２を用いている。図４は、本実施の形態に係る第１ダイオード３２の電圧電流特性図である。実線８０４で囲んだ領域は、第１ダイオード３２が順バイアス状態の領域である。この領域において、第１ダイオード３２は抵抗値が小さい。従って、矢印８００および８０２に示すように、電流の変化に対して電圧の変化が小さくなる。このため、電流値の変動に対して、ドレイン電圧の変動が小さい。従って、トランジスタ１０を流れる電流値の変動によるドレイン電圧の変動を抑制することが出来る。
【００２０】
図５は、本実施の形態に係る周波数逓倍器１００の入出力を示す特性図である。上述したように抵抗７００で降圧を行う場合は、電源電圧を適したドレイン電圧まで降圧可能な抵抗値を備えることが必要になる。このため、電流の変動に対するドレイン電圧の降下量が大きくなる。これに対し、第１ダイオード３２で降圧を行う場合、降圧は第１ダイオード３２の順方向電圧によって行われる。さらに、第１ダイオード３２は順バイアス状態において抵抗値が小さい。このため、第１ダイオード３２を用いることで、電源電圧の降圧と、電流の変動に対するドレイン電圧の降下の抑制を両立することが可能になる。ドレイン電圧の降下が抑制されることで、トランジスタ１０を流れる電流の減少が抑制される。この結果、実線８０６に示すように、図３の場合と比較して高い出力電力を得る事が可能になる。
【００２１】
本実施の形態では、周波数逓倍器１００は第１ダイオード３２を１つ備える。これに対し、電圧降下量を確保するように、複数のダイオードを直列に配置しても良い。電圧降下量は、目標のドレイン電圧と、電源電圧との差分から決定される。また、本実施の形態では入力信号をマイクロ波周波数帯としたが、ミリ波などの高周波信号であれば適用が可能である。
【００２２】
実施の形態２．
図６は、本実施の形態に係る周波数逓倍器２００の回路図である。周波数逓倍器２００は、分岐線路５２上に出力周波数に対して１／４波長となる伝送線路４４を備える。伝送線路４４は一端が分岐点２８と接続され、他端が第１ダイオード３２と接続される。分岐線路５２は、伝送線路４４と第１ダイオード３２の間において第１コンデンサ４６を介して接地される。第１コンデンサ４６を介して接地されることで、伝送線路４４の第１ダイオード３２側はマイクロ波周波数帯で短絡点と見なされる。この時、伝送線路４４の分岐点２８側は開放端と見なされる。従って、実施の形態１と同様に、出力信号の分岐線路５２への漏洩が防がれる。このため、第１ダイオード３２の寄生容量による出力特性の低下が抑制される。第１コンデンサ４６は、出力周波数に対して短絡とみなされる容量を備える。
【００２３】
実施の形態３．
図７は、本実施の形態に係る周波数逓倍器３００の回路図である。周波数逓倍器３００は、分岐線路５３上に第１抵抗６０を備える。第１抵抗６０は一端が分岐点２８と接続され、他端が第１ダイオード３２と接続される。本実施の形態では、電源電圧の降圧を第１ダイオード３２および第１抵抗６０で分担して行う。実施の形態１で述べたように、抵抗を用いて降圧を行う場合、電流の変動に対してドレイン電圧が大きく降下する。この結果、出力電力が低下する。
【００２４】
図８は、本実施の形態に係る周波数逓倍器３００の入出力を示す特性図である。実線８０６は、実施の形態１で示した周波数逓倍器１００の出力特性であり、第１ダイオード３２のみで降圧を行なった場合を示す。実線８１４は、第１ダイオード３２を設けず第１抵抗６０のみで降圧を行った場合を示す。破線８０８、一点鎖線８１０、点線８１２は、第１抵抗６０の抵抗値を変化させた場合の出力特性を示す。
【００２５】
第１抵抗６０の抵抗値を調整することで、図８に示すように、出力電力が飽和する入力電力の値を調節することが出来る。飽和電力付近では、入力電力の変化に対して出力電力の変化が小さい。周波数逓倍器では、入力電力の変化に対して出力電力の安定が求められる場合がある。本実施の形態では、第１抵抗６０の抵抗値を調節することで、出力電力が安定する入力電力の領域を設定できる。従って、その入力電力の領域で周波数逓倍器３００を作動させれば、出力電力を安定させることが可能になる。
【００２６】
なお、本実施の形態では、分岐線路５３の入り口に第１抵抗６０が設けられる。このため、第１抵抗６０が高周波信号の侵入を抑制するフィルタ回路として機能する。従って、第１ダイオード３２の寄生容量による出力特性の低下が抑制される。本実施の形態ではインダクタ３４または伝送線路４４を備える必要がない。このため、実施の形態１および２に比べて周波数逓倍器３００を小型化することが可能になる。
【００２７】
実施の形態４．
図９は、本実施の形態に係る周波数逓倍器４００の回路図である。本実施の形態では、周波数逓倍器４００はセルフバイアス回路６４を備える。セルフバイアス回路６４は接地端子６４１を介して接地される。セルフバイアス回路６４は並列に接続された第２コンデンサ３８および第２ダイオード６２を備える。第２ダイオード６２はアノードがソース端子１８と接続される。第２ダイオード６２のカソードは接地端子６４１と接続される。
【００２８】
図９において、第２ダイオード６２を１つ備える場合が示されているが、複数備える場合もある。第２ダイオードの個数は、第２ダイオードの立ち上がり電圧が逓倍動作に必要なゲートソース間電圧より高くなるように決定される。
【００２９】
第２ダイオード６２の立ち上がり電圧は、ゲートソース間電圧よりも大きい。このため、入力信号がない状態ではセルフバイアス回路６４に電流が流れない。入力電力の上昇によって第２ダイオード６２が立ち上がり、電流値が増加する。これにより逓倍動作が行われる。本実施の形態では、無入力時の動作電流を低減することが出来る。従って、省電力が可能になる。
【００３０】
なお、本実施の形態では、実施の形態１で示した回路構成とセルフバイアス回路６４を組み合わせている。これに対し、実施の形態２および３で示した回路構成とセルフバイアス回路６４を組み合わせてもよい。
【００３１】
図１０は、本実施の形態の変形例に係る周波数逓倍器５００の回路図である。第１ダイオード３２および第２ダイオード６２は、ソースとドレインを接続したトランジスタ７０および６６で置き換えても良い。この場合、トランジスタ７０および６６は、ダイオードと同様の特性を示す。なお、図１０において、第１ダイオード３２および第２ダイオード６２をともにトランジスタと置き換えたが、どちらか一方を置き換えてもよい。また、実施の形態１〜３で示した周波数逓倍器１００、２００、３００が備える第１ダイオード３２をトランジスタ７０と置き換えてもよい。
【００３２】
図１１は、本実施の形態の変形例に係る周波数逓倍器６００の回路図である。第１ダイオード３２および第２ダイオード６２は、ベースとコレクタを接続したバイポーラトランジスタ７６および７２で置き換えても良い。この場合、バイポーラトランジスタ７６および７２は、ダイオードと同様の特性を示す。なお、図１１において、第１ダイオード３２および第２ダイオード６２をともにバイポーラトランジスタと置き換えたが、どちらか一方を置き換えてもよい。また、実施の形態１〜３で示した周波数逓倍器１００、２００、３００が備える第１ダイオード３２をバイポーラトランジスタ７６と置き換えてもよい。
【符号の説明】
【００３３】
１０、６６、７０  トランジスタ、１２  入力端子、１４  入力整合回路、１６  ゲート端子、１８  ソース端子、２０  ドレイン端子、２２、２４  出力整合回路、２６  主線路、２８  分岐点、３０  電源端子、３２  第１ダイオード、３４  インダクタ、３６  出力端子、３８  第２コンデンサ、４０  第２抵抗、４２、６４セルフバイアス回路、４４  伝送線路、４６  第１コンデンサ、５１、５２、５３  分岐線路、６０  第１抵抗、６２  第２ダイオード、７２、７６  バイポーラトランジスタ、１００、２００、３００、４００、５００、６００  周波数逓倍器、４２１、６４１  接地端子
【図１】
0006547601.tif 000002
【図２】
0006547601.tif 000003
【図３】
0006547601.tif 000004
【図４】
0006547601.tif 000005
【図５】
0006547601.tif 000006
【図６】
0006547601.tif 000007
【図７】
0006547601.tif 000008
【図８】
0006547601.tif 000009
【図９】
0006547601.tif 000010
【図１０】
0006547601.tif 000011
【図１１】
0006547601.tif 000012