(57)【特許請求の範囲】
【請求項１】
行列状に互いに離隔して配置された複数の製品予定領域および前記複数の製品予定領域の間に位置する格子状の切除予定領域を含む基部と、
前記基部の上面に設けられた複数の抵抗体と、
前記基部の前記上面に設けられた複数の第１導電パターンとを備え、
前記複数の抵抗体の各々は、前記複数の製品予定領域のそれぞれに設けられ、
前記複数の製品予定領域のうちの１つの製品予定領域と、前記切除予定領域のうちの前記１つの製品予定領域を取り囲む部分である枠状領域とからなる部分を単位領域として、前記複数の第１導電パターンの各々は、複数存する前記単位領域のそれぞれに設けられ、
前記複数の単位領域の各々において、前記枠状領域は、前記複数の製品予定領域が並ぶ方向である行方向および列方向のうちの一方である第１方向において前記製品予定領域に隣接する第１領域と、前記行方向および前記列方向のうちの他方である第２方向において前記製品予定領域に隣接する第２領域とを含み、
前記複数の単位領域の各々において、前記第１導電パターンは、前記抵抗体に接続されるとともに前記製品予定領域に配設された第１端子部と、前記第１領域に少なくとも配設されるとともに前記第１端子部よりも面積が大きい第１電極部と、前記第１端子部から前記第２領域に向けて引き出されるとともに前記枠状領域のみを経由して前記第１電極部に接続された第１配線部とを有している、抵抗素子用の集合基板。
【請求項２】
前記基部の前記上面に設けられ、前記複数の第１導電パターンの各々から離隔した複数の第２導電パターンをさらに備え、
前記複数の第２導電パターンの各々は、複数存する前記単位領域のそれぞれに設けられ、
前記複数の単位領域の各々において、前記第２導電パターンは、前記抵抗体に接続されるとともに前記製品予定領域に配設された第２端子部と、前記第１領域に少なくとも配設されるとともに前記第２端子部よりも面積が大きい第２電極部と、前記第２端子部から前記第２領域に向けて引き出されるとともに前記枠状領域のみを経由して前記第２電極部に接続された第２配線部とを有している、請求項１に記載の抵抗素子用の集合基板。
【請求項３】
前記複数の単位領域の各々において、前記第１端子部および前記第２端子部は、前記第１方向において離隔している、請求項２に記載の抵抗素子用の集合基板。
【請求項４】
前記複数の単位領域の各々において、前記第１電極部が、前記第１領域に配設された部分に連なるとともに前記製品予定領域に配設された第１部分を含み、かつ、前記第２電極部が、前記第１領域に配設された部分に連なるとともに前記製品予定領域に配設された第２部分を含み、
前記複数の単位領域の各々において、前記第１部分が、前記第１方向において前記第１端子部と離隔し、かつ、前記第２部分が、前記第１方向において前記第２端子部と離隔している、請求項３に記載の抵抗素子用の集合基板。
【請求項５】
前記基部の前記上面に設けられ、前記複数の第１導電パターンの各々および前記複数の第２導電パターンの各々から離隔した複数の第３導電パターンと、
前記基部の前記上面に設けられ、前記複数の第１導電パターンの各々および前記複数の第２導電パターンの各々から離隔した複数の第４導電パターンとをさらに備え、
前記複数の第３導電パターンの各々は、複数存する前記単位領域のそれぞれに設けられ、
前記複数の第４導電パターンの各々は、複数存する前記単位領域のそれぞれに設けられ、
前記複数の単位領域の各々において、前記第３導電パターンが、前記第１端子部と前記第１電極部との間に位置する部分の前記製品予定領域に配設され、かつ、前記第４導電パターンが、前記第２端子部と前記第２電極部との間に位置する部分の前記製品予定領域に配設されている、請求項３に記載の抵抗素子用の集合基板。
【請求項６】
前記複数の単位領域の各々において、前記第１端子部と前記第１電極部との前記第１方向における間隔および前記第２端子部と前記第２電極部との前記第１方向における間隔が、いずれも前記第１端子部と前記第２端子部との前記第１方向における間隔よりも小さい、請求項３から５のいずれかに記載の抵抗素子用の集合基板。
【請求項７】
前記複数の単位領域の各々において、前記第１端子部および前記第２端子部は、前記第２方向において離隔している、請求項２に記載の抵抗素子用の集合基板。
【請求項８】
前記複数の単位領域の各々において、前記第１電極部が、前記第１領域に配設された部分に連なるとともに前記製品予定領域に配設された第１部分を含み、かつ、前記第２電極部が、前記第１領域に配設された部分に連なるとともに前記製品予定領域に配設された第２部分を含み、
前記複数の単位領域の各々において、前記第１部分が、前記第１方向において前記第１端子部と離隔し、かつ、前記第２部分が、前記第１方向において前記第２端子部と離隔している、請求項７に記載の抵抗素子用の集合基板。
【請求項９】
前記基部の前記上面に設けられ、前記複数の第１導電パターンの各々および前記複数の第２導電パターンの各々から離隔した複数の第３導電パターンと、
前記基部の前記上面に設けられ、前記複数の第１導電パターンの各々および前記複数の第２導電パターンの各々から離隔した複数の第４導電パターンとをさらに備え、
前記複数の第３導電パターンの各々は、複数存する前記単位領域のそれぞれに設けられ、
前記複数の第４導電パターンの各々は、複数存する前記単位領域のそれぞれに設けられ、
前記複数の単位領域の各々において、前記第３導電パターンが、前記第１端子部と前記第１電極部との間に位置する部分の前記製品予定領域に配設され、かつ、前記第４導電パターンが、前記第２端子部と前記第２電極部との間に位置する部分の前記製品予定領域に配設されている、請求項７に記載の抵抗素子用の集合基板。
【請求項１０】
前記第１方向において隣り合う一対の製品予定領域のうちの一方の第１端子部に接続された第１電極部と、前記一対の製品予定領域のうちの他方の第２端子部に接続された第２電極部とが、共通化された単一の電極部にて構成されている、請求項２から９のいずれかに記載の抵抗素子用の集合基板。
【請求項１１】
前記基部の前記上面に設けられた複数の保護膜をさらに備え、
前記複数の保護膜の各々は、前記複数の製品予定領域のそれぞれに設けられ、
前記複数の単位領域の各々において、前記保護膜は、前記抵抗体と、前記第１端子部の少なくとも一部と、前記第２端子部の少なくとも一部とを覆っている、請求項２から１０のいずれかに記載の抵抗素子用の集合基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複合電子部品に備えられる複数の抵抗素子を一括して製造する際の仕掛品である抵抗素子用の集合基板（以下、単に集合基板と称する場合もある）に関する。
【背景技術】
【０００２】
従来、複数の電子素子からなる複合電子部品の発明が、各電子部品を高密度で集積する観点で提案されている。
【０００３】
たとえば、特開平６−２８３３０１号公報（特許文献１）には、チップ型抵抗、チップ型サーミスタ、チップ型コンデンサおよびチップ型バリスタ等といった複数の種類の電子素子のなかから選ばれた２種以上の電子素子について、同形かつ同寸法の電子素子が複数、集積された複合電子部品が開示されている。この複合電子部品では、各電子素子が厚み方向に沿って互いに重ね合わせられ、さらにそれぞれの電子素子に設けられた端子電極が一括してリードフレームで覆われて、一体化されている。
【０００４】
また、チップ型抵抗を一括して製造する際のトリミングに関する発明として、たとえば特開平１１−３４０００２号公報（特許文献２）や特開２００５−３０３１９９号公報（特許文献３）等に開示のものがある。
【０００５】
これら特許文献２および特許文献３に開示の発明は、チップ型抵抗の小型化に伴って抵抗計のプローブをチップ型抵抗の電極に押し当てることが困難になってきていることに鑑み、仕掛品である抵抗素子用の集合基板に行状または列状に互いに交互に位置するように製品予定領域と切除予定領域とを設けている。このうちの製品予定領域に抵抗体が設けられ、抵抗値を測定するための電極として、切除予定領域に上記抵抗体に接続された電極部が設けられている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平６−２８３３０１号公報
【特許文献２】特開平１１−３４０００２号公報
【特許文献３】特開２００５−３０３１９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明者らは、特願２０１５−０４９４５７において、上述した特許文献１に開示されたものよりも、回路設計の自由度を高めることができる複合電子部品を提案した。この複合電子部品は、基板としての役割を果たす絶縁性の基部に抵抗機能が設けられた１つの基板型の電子素子と、この基板型の電子素子に接合された別の１つの電子素子とを備える新規な複合電子部品である。
【０００８】
この新規な複合電子部品では、基板型の電子素子の絶縁性の基部の上面が、他の１つの電子素子に対向する面となる。この上面に上面導体が設けられ、上面導体と、別の１つの電子素子の外部電極とが、接合材を介して接続される。また、この新規な構成の複合電子部品のある実施例では、基板型の電子素子の絶縁性の基部の上面に、前述した上面導体に加えてさらに、機能部が設けられている。この機能部は、抵抗体と、抵抗体に接続された他の上面導体と、抵抗体を保護する保護膜とを有する。
【０００９】
この場合には、抵抗体に接続された他の上面導体と、抵抗体の抵抗値を測定するための電極部との間に、他の１つの電子素子が実装される上面導体が配置されることになる。そうすると、基板型の電子素子の上面に、抵抗体に接続されていない上面導体を含む互いに電気的に絶縁された複数の上面導体が存在することになる。その場合であって、基板型の電子素子が非常に小型である場合には、上記特許文献２および特許文献３に開示されるように行状または列状に互いに交互に位置するように製品予定領域と切除予定領域とを設けたとしても、抵抗体に接続された上面導体と電極部とを接続することが困難になったり、たとえこれが接続できたとしても切除予定領域が大型化してしまって大幅に取り個数が減少してしまったりする問題が発生する。
【００１０】
特に、抵抗体の抵抗値が小さい場合には、接触抵抗の影響を無くすために４端子測定用のプローブを用いる必要があるが、その場合には、電極部を相当程度に大きくする必要があり、取り個数の減少が顕著に生じてしまう。
【００１１】
したがって、本発明は、上述した問題を解決すべくなされたものであり、切除予定領域の大型化を抑制しつつ、取り個数が多く確保できる抵抗素子用の集合基板を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明に基づく抵抗素子用の集合基板は、行列状に互いに離隔して配置された複数の製品予定領域および上記複数の製品予定領域の間に位置する格子状の切除予定領域を含む基部と、上記基部の上面に設けられた複数の抵抗体と、上記基部の上記上面に設けられた複数の第１導電パターンとを備えている。上記複数の抵抗体の各々は、上記複数の製品予定領域のそれぞれに設けられている。上記複数の製品予定領域のうちの１つの製品予定領域と、上記切除予定領域のうちの上記１つの製品予定領域を取り囲む部分である枠状領域とからなる部分を単位領域として、上記複数の第１導電パターンの各々は、複数存する上記単位領域のそれぞれに設けられている。上記複数の単位領域の各々において、上記枠状領域は、上記複数の製品予定領域が並ぶ方向である行方向および列方向のうちの一方である第１方向において上記製品予定領域に隣接する第１領域と、上記行方向および上記列方向のうちの他方である第２方向において上記製品予定領域に隣接する第２領域とを含んでいる。上記複数の単位領域の各々において、上記第１導電パターンは、上記抵抗体に接続されるとともに上記製品予定領域に配設された第１端子部と、上記第１領域に少なくとも配設されるとともに上記第１端子部よりも面積が大きい第１電極部と、上記第１端子部から上記第２領域に向けて引き出されるとともに上記枠状領域のみを経由して上記第１電極部に接続された第１配線部とを有している。
【００１３】
上記本発明に基づく抵抗素子用の集合基板は、上記基部の上記上面に設けられ、上記複数の第１導電パターンの各々から離隔した複数の第２導電パターンをさらに備えていてもよく、その場合には、上記複数の第２導電パターンの各々は、複数存する上記単位領域のそれぞれに設けられていることが好ましい。またその場合には、上記複数の単位領域の各々において、上記第２導電パターンは、上記抵抗体に接続されるとともに上記製品予定領域に配設された第２端子部と、上記第１領域に少なくとも配設されるとともに上記第２端子部よりも面積が大きい第２電極部と、上記第２端子部から上記第２領域に向けて引き出されるとともに上記枠状領域のみを経由して上記第２電極部に接続された第２配線部とを有していることが好ましい。
【００１４】
上記本発明に基づく抵抗素子用の集合基板のある態様にあっては、上記複数の単位領域の各々において、上記第１端子部および上記第２端子部が、上記第１方向において離隔していてもよい。
【００１５】
上記ある態様にあっては、上記複数の単位領域の各々において、上記第１電極部が、上記第１領域に配設された部分に連なるとともに上記製品予定領域に配設された第１部分を含み、かつ、上記第２電極部が、上記第１領域に配設された部分に連なるとともに上記製品予定領域に配設された第２部分を含んでいてもよく、またその場合には、上記複数の単位領域の各々において、上記第１部分が、上記第１方向において上記第１端子部と離隔し、かつ、上記第２部分が、上記第１方向において上記第２端子部と離隔していてもよい。
【００１６】
また、上記ある態様にあっては、上記本発明に基づく抵抗素子用の集合基板が、上記基部の上記上面に設けられ、上記複数の第１導電パターンの各々および上記複数の第２導電パターンの各々から離隔した複数の第３導電パターンと、上記基部の上記上面に設けられ、上記複数の第１導電パターンの各々および上記複数の第２導電パターンの各々から離隔した複数の第４導電パターンとをさらに備えていてもよい。その場合には、上記複数の第３導電パターンの各々は、複数存する上記単位領域のそれぞれに設けられていてもよく、また、上記複数の第４導電パターンの各々は、複数存する上記単位領域のそれぞれに設けられていてもよい。またその場合には、上記複数の単位領域の各々において、上記第３導電パターンが、上記第１端子部と上記第１電極部との間に位置する部分の上記製品予定領域に配設され、かつ、上記第４導電パターンが、上記第２端子部と上記第２電極部との間に位置する部分の上記製品予定領域に配設されていてもよい。
【００１７】
さらにその場合にあっては、上記複数の単位領域の各々において、上記第１端子部と上記第１電極部との上記第１方向における間隔および上記第２端子部と上記第２電極部との上記第１方向における間隔が、いずれも上記第１端子部と上記第２端子部との上記第１方向における間隔よりも小さいことが好ましい。
【００１８】
上記本発明に基づく抵抗素子用の集合基板の他の態様にあっては、上記複数の単位領域の各々において、上記第１端子部および上記第２端子部は、上記第２方向において離隔していてもよい。
【００１９】
上記他の態様にあっては、上記複数の単位領域の各々において、上記第１電極部が、上記第１領域に配設された部分に連なるとともに上記製品予定領域に配設された第１部分を含み、かつ、上記第２電極部が、上記第１領域に配設された部分に連なるとともに上記製品予定領域に配設された第２部分を含んでいてもよく、またその場合には、上記複数の単位領域の各々において、上記第１部分が、上記第１方向において上記第１端子部と離隔し、かつ、上記第２部分が、上記第１方向において上記第２端子部と離隔していてもよい。
【００２０】
また、上記他の態様にあっては、上記本発明に基づく抵抗素子用の集合基板が、上記基部の上記上面に設けられ、上記複数の第１導電パターンの各々および上記複数の第２導電パターンの各々から離隔した複数の第３導電パターンと、上記基部の上記上面に設けられ、上記複数の第１導電パターンの各々および上記複数の第２導電パターンの各々から離隔した複数の第４導電パターンとをさらに備えていてもよい。その場合には、上記複数の第３導電パターンの各々は、複数存する上記単位領域のそれぞれに設けられていてもよく、また、上記複数の第４導電パターンの各々は、複数存する上記単位領域のそれぞれに設けられていてもよい。またその場合には、上記複数の単位領域の各々において、上記第３導電パターンが、上記第１端子部と上記第１電極部との間に位置する部分の上記製品予定領域に配設され、かつ、上記第４導電パターンが、上記第２端子部と上記第２電極部との間に位置する部分の上記製品予定領域に配設されていてもよい。
【００２１】
上記本発明に基づく抵抗素子用の集合基板にあっては、上記第１方向において隣り合う一対の製品予定領域のうちの一方の第１端子部に接続された第１電極部と、上記一対の製品予定領域のうちの他方の第２端子部に接続された第２電極部とが、共通化された単一の電極部にて構成されていることが好ましい。
【００２２】
上記本発明に基づく抵抗素子用の集合基板は、上記基部の上記上面に設けられた複数の保護膜をさらに備えていてもよく、その場合には、上記複数の保護膜の各々は、上記複数の製品予定領域のそれぞれに設けられていることが好ましい。またその場合には、上記複数の単位領域の各々において、上記保護膜は、上記抵抗体と、上記第１端子部の少なくとも一部と、上記第２端子部の少なくとも一部とを覆っていることが好ましい。
【発明の効果】
【００２３】
本発明によれば、切除予定領域の大型化を抑制しつつ、取り個数が多く確保できる抵抗素子用の集合基板を提供することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施の形態１に係る抵抗素子用の集合基板を用いて製作された抵抗素子を備える複合電子部品の概略的な斜視図である。
【図２】図１に示される複合電子部品の模式的な断面図である。
【図３】図１に示される抵抗素子の模式的な上面図、断面図および下面図である。
【図４】図１に示される複合電子部品が分解された模式的な斜視図である。
【図５】図１に示される抵抗素子の製造フローを示す図である。
【図６】本発明の実施の形態１に係る抵抗素子用の集合基板の模式的な上面図である。
【図７】図６に示される抵抗素子用の集合基板の要部を拡大した模式的な上面図である。
【図８】本発明の実施の形態２に係る抵抗素子用の集合基板の模式的な上面図である。
【図９】図８に示される抵抗素子用の集合基板の要部を拡大した模式的な上面図である。
【図１０】本発明の実施の形態３に係る抵抗素子用の集合基板を用いて製作された抵抗素子を備える複合電子部品の概略的な斜視図である。
【図１１】図１０に示される複合電子部品の模式的な断面図である。
【図１２】図１０に示される抵抗素子の模式的な上面図および下面図である。
【図１３】本発明の実施の形態３に係る抵抗素子用の集合基板の模式的な上面図である。
【図１４】図１３に示される抵抗素子用の集合基板の要部を拡大した模式的な上面図である。
【発明を実施するための形態】
【００２５】
以下、本発明の実施の形態について、図を参照して詳細に説明する。なお、以下の記載においては、同一のまたは共通する部分については、本明細書中および図中にて同一の符号が付され、原則としてその説明は繰り返されていない。
【００２６】
（実施の形態１）
図１は、本発明の実施の形態１に係る集合基板１２０Ａ（図６および図７参照）を用いて製作された抵抗素子２０Ａを備える複合電子部品１Ａの概略的な斜視図である。図２（Ａ）および図２（Ｂ）は、それぞれ図１中に示されるＩＩＡ−ＩＩＡ線およびＩＩＢ−ＩＩＢ線に沿って複合電子部品１Ａが切断された場合の模式的な断面図である。図３（Ａ）から図３（Ｃ）は、それぞれ図１に示される抵抗素子２０Ａの模式的な上面図、断面図および下面図である。また、図４は、図１に示される複合電子部品１Ａが分解された模式的な斜視図である。
【００２７】
まず、本実施の形態に係る集合基板１２０Ａを説明するに先立って、図１から図４を参照して、当該集合基板１２０Ａを用いて製作された抵抗素子２０Ａならびにこの抵抗素子２０Ａを備える複合電子部品１Ａについて説明する。なお、以下において説明する複合電子部品１Ａは、本実施の形態に係る集合基板１２０Ａを用いて製作された抵抗素子２０Ａを利用する場合の一つの態様を例示的に示したものに過ぎず、他の態様にて当該抵抗素子２０Ａを利用することも当然に可能である。
【００２８】
図１、図２および図４に示されるように、複合電子部品１Ａは、２つの電子素子を備えている。すなわち、複合電子部品１Ａは、第１の電子素子としてコンデンサ素子１０と、第２の電子素子として抵抗素子２０Ａとを備えている。
【００２９】
主に図１および図４に示されるように、コンデンサ素子１０は、略直方体形状を有し、長さ方向Ｌに沿った４辺の寸法が、幅方向Ｗに沿った４辺の寸法よりも大きい。ここで言う略直方体形状には、直方体の角部および稜部の一部または全てに丸み等が設けられたものや、直方体の表面、すなわち６面の一部または全てに段差や凹凸等が設けられたもの等が含まれる。
【００３０】
同じく主に図１および図４に示されるように、抵抗素子２０Ａは、所定の厚みを有する略平板形状を有し、長さ方向Ｌに沿った４辺の寸法が、幅方向Ｗに沿った４辺の寸法よりも大きい。ここで言う略平板形状には、抵抗素子２０Ａの角部および稜部の一部または全てに丸み等が設けられたものや、抵抗素子２０Ａの表面、すなわち６面の一部または全てに段差や凹凸等が設けられたもの等が含まれる。
【００３１】
図１、図２および図４に示されるように、コンデンサ素子１０は、抵抗素子２０Ａ上に配置されている。この配置では、コンデンサ素子１０の下面１１ａと、抵抗素子２０Ａの上面２１ａとが対向している。そして図１および図２に示されるように、コンデンサ素子１０が、第１接合材３１および第２接合材３２を介して抵抗素子２０Ａに接合されている。
【００３２】
以下の説明では、複合電子部品１Ａの構成を具体的に説明するために、コンデンサ素子１０と抵抗素子２０Ａとが並ぶ方向を高さ方向Ｈと呼ぶ。そして、この高さ方向Ｈに直交する方向のうち、コンデンサ素子１０の第１外部電極１４Ａおよび第２外部電極１４Ｂが並ぶ方向を長さ方向Ｌと呼ぶ。また、この高さ方向Ｈおよび長さ方向Ｌのいずれにも直交する方向を幅方向Ｗと呼ぶ。第１外部電極１４Ａおよび第２外部電極１４Ｂについては、後に詳述する。
【００３３】
図１、図２および図４に示されるように、コンデンサ素子１０は、たとえば積層セラミックコンデンサであり、コンデンサ本体１１と、このコンデンサ本体１１の表面に設けられた第１外部電極１４Ａおよび第２外部電極１４Ｂとを有している。コンデンサ本体１１は、略直方体形状を有しており、その表面の所定の領域に設けられた第１外部電極１４Ａおよび第２外部電極１４Ｂは、長さ方向Ｌにおいて互いに離隔している。
【００３４】
図２に示されるように、コンデンサ本体１１は、複数の誘電体層１２および複数の内部電極層１３からなり、複数の誘電体層１２のうちの各一層と複数の内部電極層１３のうちの各一層とが交互に積層されて構成されている。図示する複合電子部品１Ａでは、複数の誘電体層１２および複数の内部電極層１３の積層方向が、高さ方向Ｈと概ね一致している。ただし、これは一例にすぎず、複数の誘電体層１２および複数の内部電極層１３の積層方向は、幅方向Ｗに概ね一致していてもよい。
【００３５】
複数の誘電体層１２は、たとえばチタン酸バリウム（ＢａＴｉＯ３）、チタン酸カルシウム（ＣａＴｉＯ３）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、またはジルコン酸カルシウム（ＣａＺｒＯ３）等を主成分とするセラミック材料を含む材料からなる。また、複数の誘電体層１２は、主成分よりも含有量の少ない副成分として、Ｍｎ、Ｍｇ、Ｓｉ、Ｃｏ、Ｎｉ、または希土類等を含んでいてもよい。一方、複数の内部電極層１３は、たとえばＮｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、またはＡｕ等の金属材料を含む材料からなる。
【００３６】
第１外部電極１４Ａおよび第２外部電極１４Ｂは、いずれも下地導電層および被覆導電層を含む複数の導電層にて構成されている。下地導電層は、コンデンサ本体１１の表面の一部に直接設けられた導電層を意味し、被覆導電層は、下地電極層を覆う導電層を意味する。下地導電層は、たとえば焼結金属層であり、焼結金属層とは、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、またはＡｕ等とガラスを含むペーストを焼き付けることで形成された層を意味する。被覆導電層は、たとえばめっき層であり、めっき層とは、めっき処理で形成された層である。被覆導電層は、たとえばＮｉを含むめっき層およびＳｎを含むめっき層である。また、被覆導電層は、Ｃｕを含むめっき層やＡｕを含むめっき層であってもよい。
【００３７】
なお、第１外部電極１４Ａおよび第２外部電極１４Ｂは、下地導電層を省略してめっき層のみによって構成されていてもよい。また、下地導電層は、金属成分と樹脂成分とを含む導電性樹脂ペーストを硬化させた導電性の樹脂層で構成されていてもよい。
【００３８】
図１および図２に示されるように、コンデンサ本体１１は、長さ方向Ｌにおいて相対する一対の端面と、幅方向Ｗにおいて相対する一対の側面と、高さ方向Ｈにおいて相対する一対の主面とを有している。このうち、高さ方向Ｈにおいて相対する一対の主面のうちの一方である下面１１ａが、抵抗素子２０Ａに対向している。
【００３９】
また、第１外部電極１４Ａは、コンデンサ本体１１の一方の端面と、上記一対の側面および上記一対の主面のそれぞれの一部とに連なって設けられており、第２外部電極１４Ｂは、コンデンサ本体１１の他方の端面と、上記一対の側面および上記一対の主面のそれぞれの一部とに連なって設けられている。これにより、コンデンサ本体１１の下面１１ａは、第１外部電極１４Ａが設けられた領域と、第２外部電極１４Ｂが設けられた領域と、それらが設けられておらずコンデンサ本体１１の一部が露出した領域とに分けることができる。
【００４０】
図２に示されるように、高さ方向Ｈに沿って複数の誘電体層１２のうちの１層を挟んで隣り合う、複数の内部電極層１３の２層のうちの一方は、コンデンサ本体１１の一方の端面に引き出されて第１外部電極１４Ａに接続された第１内部電極層である。そして、他方は、コンデンサ本体１１の他方の端面に引き出されて第２外部電極１４Ｂに接続された第２内部電極層である。これにより、第１外部電極１４Ａおよび第２外部電極１４Ｂは、複数のコンデンサが電気的に並列に接続された状態を構成する。
【００４１】
上述したコンデンサ素子１０は、たとえば、以下の手順で製造される。まず、誘電体層１２となるセラミックグリーンシートの表面に内部電極層１３となる導電性ペーストが印刷されてなる複数の素材シートを交互に積層して圧着することにより、積層チップが得られる。ここで、複数の積層チップが一体化された積層ブロックが始めに製作され、その後この積層ブロックが切り離されて、積層チップが製作されてもよい。次に、この積層チップが焼成されて、コンデンサ本体１１が得られる。そしてその後、コンデンサ本体１１の表面に第１外部電極１４Ａおよび第２外部電極１４Ｂが形成されて、上述したコンデンサ素子１０が製造される。
【００４２】
なお、コンデンサ素子１０の大きさは、特に制限されるものではないが、一例としては、その長さ方向Ｌの寸法が０．６０［ｍｍ］であり、その幅方向Ｗの寸法が０．３０［ｍｍ］であり、その高さ方向Ｈの寸法が０．３０［ｍｍ］である。
【００４３】
図１から図４に示されるように、抵抗素子２０Ａは、絶縁性の基部２１と、抵抗体２２と、保護膜２３と、第１上面導体２４Ａ、第２上面導体２４Ｂ、第３上面導体２４Ｃおよび第４上面導体２４Ｄ（以下、総じて「第１上面導体２４Ａから第４上面導体２４Ｄ」と記載する場合もある。）と、第１下面導体２５Ａ、第２下面導体２５Ｂ、第３下面導体２５Ｃおよび第４下面導体２５Ｄ（以下、総じて「第１下面導体２５Ａから第４下面導体２５Ｄ」と記載する場合もある。）と、第１接続導体２６Ａ、第２接続導体２６Ｂ、第３接続導体２６Ｃおよび第４接続導体２６Ｄ（以下、総じて「第１接続導体２６Ａから第４接続導体２６Ｄ」と記載する場合もある。）とを有している。
【００４４】
主に図２に示されるように、基部２１は、所定の厚みを有する略平板形状を有しており、たとえばエポキシ樹脂等の樹脂材料やアルミナ等のセラミック材料、あるいはこれらに無機材料または有機材料からなるフィラーや織布等が添加されたもの等にて構成される。より好ましくは、アルミナ基板や、低温同時焼成セラミック（ＬＴＣＣ）基板を含むセラミック基板が、基部２１として利用される。図示する抵抗素子２０Ａにあっては、基部２１が２層のセラミックグリーンシートが積層されて一体化されてなるＬＴＣＣ基板にて構成されている。
【００４５】
基部２１は、長さ方向Ｌにおいて相対する一対の側面である第１側面および第２側面と、幅方向Ｗにおいて相対する一対の側面である第３側面および第４側面と、高さ方向Ｈにおいて相対する一対の主面とを有している。図２および図４に示されるように、一対の主面のうちの一方である上面２１ａが、コンデンサ素子１０の下面１１ａと向かい合い、一対の主面のうちの他方である下面２１ｂが、複合電子部品１Ａが実装される、図示が省略された配線基板と対向する。
【００４６】
図２および図３に示されるように、抵抗体２２は、基部２１の上面２１ａの所定位置に設けられている。高さ方向Ｈに沿って抵抗素子２０Ａが平面視された場合に、抵抗体２２はたとえば矩形または円形の膜形状を有している。抵抗体２２としては、用途に応じて種々の材料を用いることができるが、たとえば金属皮膜、酸化金属皮膜、または酸化金属皮膜とガラスとの混合物であるメタルグレーズ被膜等が利用できる。温度特性等の観点からは、抵抗体２２は、金属材料にて構成されていることが好ましい。
【００４７】
なお、抵抗体２２は、ペーストが塗布され、塗布されたペーストが焼き付けられる、いわゆる厚膜形成プロセスによって形成される厚膜で構成されていてもよいし、スパッタリング法や金属蒸着法等のいわゆる薄膜形成プロセスによって形成される薄膜で構成されていてもよい。抵抗体２２を厚膜で構成する場合には、その厚みは、たとえば５［μｍ］以上３０［μｍ］以下であり、抵抗体２２を薄膜で構成する場合には、その厚みは、たとえば１０［ｎｍ］以上３０［ｎｍ］以下である。
【００４８】
図２および図３に示されるように、保護膜２３は、基部２１の上面２１ａ上において抵抗体２２を覆っており、たとえばガラスまたはＳｉＯ２等の無機材料や、エポキシ樹脂またはポリイミド樹脂等の樹脂材料、あるいはこれらの複合膜等からなる絶縁性の膜で構成されている。保護膜２３の厚みは、たとえば５［μｍ］以上３０［μｍ］以下である。ここで、保護膜２３は、抵抗体２２が露出されることがないように、抵抗体２２を完全に覆っていることが好ましい。
【００４９】
図２から図４、特に図３（Ａ）に示されるように、第１上面導体２４Ａから第４上面導体２４Ｄは、いずれも基部２１の上面２１ａに設けられている。第１上面導体２４Ａから第４上面導体２４Ｄの各々は、高さ方向Ｈに沿って抵抗素子２０Ａが平面視されたときに、長さ方向Ｌの寸法が幅方向Ｗの寸法よりも小さい矩形状に構成されている。
【００５０】
第１上面導体２４Ａと第２上面導体２４Ｂとは、基部２１の中心を挟んで長さ方向Ｌにおいて離隔しており、第１上面導体２４Ａは、長さ方向Ｌにおいて基部２１の中心と第１側面との間に配置され、第２上面導体２４Ｂは、長さ方向Ｌにおいて基部２１の中心と第２側面との間に配置されている。第３上面導体２４Ｃは、基部２１の長さ方向Ｌに沿った第１側面側の端部に配置され、第４上面導体２４Ｄは、基部２１の長さ方向Ｌに沿った第２側面側の端部に配置されている。すなわち、第１上面導体２４Ａおよび第２上面導体２４Ｂは、長さ方向Ｌにおいて第３上面導体２４Ｃと第４上面導体２４Ｄとの間に位置している。
【００５１】
また、第１上面導体２４Ａから第４上面導体２４Ｄの各々の幅方向Ｗにおける両端は、基部２１の幅方向Ｗに沿った両端にそれぞれ達している。すなわち、第１上面導体２４Ａから第４上面導体２４Ｄの幅方向Ｗにおける寸法は、いずれも同じである。
【００５２】
第１上面導体２４Ａおよび第２上面導体２４Ｂのそれぞれの長さ方向Ｌの寸法は、たとえば０．０６［ｍｍ］であり、第３上面導体２４Ｃおよび第４上面導体２４Ｄのそれぞれの長さ方向Ｌの寸法は、たとえば０．１［ｍｍ］である。また、第１上面導体２４Ａと第３上面導体２４Ｃとの間の長さ方向Ｌの距離および第２上面導体２４Ｂと第４上面導体２４Ｄとの間の長さ方向Ｌの距離は、それぞれたとえば０．０７［ｍｍ］であり、第１上面導体２４Ａと第２上面導体２４Ｂとの間の長さ方向Ｌの距離は、たとえば０．１４［ｍｍ］である。
【００５３】
第３上面導体２４Ｃおよび第４上面導体２４Ｄの長さ方向Ｌの寸法は、第１上面導体２４Ａおよび第２上面導体２４Ｂの長さ方向Ｌの寸法よりも大きいことが好ましい。この場合には、コンデンサ素子１０と抵抗素子２０Ａとの接合強度を高めるとともに、抵抗体２２の面積が広くなるので、抵抗体２２の電気特性を調整するための自由度を高めることができる。
【００５４】
第１上面導体２４Ａと第３上面導体２４Ｃとの間の長さ方向Ｌの距離および第２上面導体２４Ｂと第４上面導体２４Ｄとの間の長さ方向Ｌの距離は、第１上面導体２４Ａと第２上面導体２４Ｂとの間の長さ方向Ｌの距離よりも小さいことが好ましい。この場合には、コンデンサ素子１０と抵抗素子２０Ａとの接合強度を高めるとともに、抵抗体２２の面積が広くなるので、抵抗体２２の電気特性を調整するための自由度を高めることができる。
【００５５】
図２から図４、特に図３（Ｃ）に示されるように、第１下面導体２５Ａから第４下面導体２５Ｄは、いずれも基部２１の下面２１ｂに設けられている。第１下面導体２５Ａおよび第２下面導体２５Ｂの各々は、高さ方向Ｈに沿って抵抗素子２０Ａが平面視されたときに、長さ方向Ｌの寸法が幅方向Ｗの寸法よりも大きい矩形状に構成されている。第３下面導体２５Ｃおよび第４下面導体２５Ｄの各々は、高さ方向Ｈに沿って抵抗素子２０Ａが平面視されたときに、長さ方向Ｌの寸法が幅方向Ｗの寸法よりも小さい矩形状に構成されている。
【００５６】
第１下面導体２５Ａと第２下面導体２５Ｂとは、基部２１の中心を挟んで幅方向Ｗにおいて離隔しており、第１下面導体２５Ａは、基部２１の幅方向Ｗに沿った第３側面側の端部に配置され、第２下面導体２５Ｂは、基部２１の幅方向Ｗに沿った第４側面側の端部に配置されている。第３下面導体２５Ｃは、基部２１の長さ方向Ｌに沿った第１側面側の端部に配置され、第４下面導体２５Ｄは、基部２１の長さ方向Ｌに沿った第２側面側の端部に配置されている。すなわち、第１下面導体２５Ａおよび第２下面導体２５Ｂは、長さ方向Ｌにおいて第３下面導体２５Ｃと第４下面導体２５Ｄとの間に位置している。なお、第３下面導体２５Ｃは、基部２１を挟んで第３上面導体２４Ｃと相対しており、第４下面導体２５Ｄは、基部２１を挟んで第４上面導体２４Ｄと相対している。
【００５７】
図２および図３、特に図３（Ｂ）に示されるように、基部２１の内部には、第１接続導体２６Ａから第４接続導体２６Ｄが設けられている。
【００５８】
第１接続導体２６Ａは、埋め込み配線層として内部接続導体２６Ａ１と、基部２１を高さ方向Ｈに貫通する一対の上側ビア導体２６Ａ２および下側ビア導体２６Ａ３とを含んでいる。上側ビア導体２６Ａ２および下側ビア導体２６Ａ３は、高さ方向Ｈに沿って平面視された場合に、略円形状を有している。第１接続導体２６Ａは、第１上面導体２４Ａと第１下面導体２５Ａとを接続している。
【００５９】
第２接続導体２６Ｂは、埋め込み配線層として内部接続導体２６Ｂ１と、基部２１を高さ方向Ｈに貫通する一対の上側ビア導体２６Ｂ２および下側ビア導体２６Ｂ３とを含んでいる。上側ビア導体２６Ｂ２および下側ビア導体２６Ｂ３は、高さ方向Ｈに沿って平面視された場合に、略円形状を有している。第２接続導体２６Ｂは、第２上面導体２４Ｂと第２下面導体２５Ｂとを接続している。
【００６０】
第３接続導体２６Ｃは、基部２１を高さ方向Ｈに沿って貫通するビア導体であり、高さ方向Ｈに沿って平面視された場合に、略円形状を有している。第３接続導体２６Ｃは、高さ方向Ｈに沿って平面視された場合に、第３上面導体２４Ｃおよび第３下面導体２５Ｃに重なっており、第３上面導体２４Ｃと第３下面導体２５Ｃとを接続している。
【００６１】
第４接続導体２６Ｄは、基部２１を高さ方向Ｈに沿って貫通するビア導体であり、高さ方向Ｈに沿って平面視された場合に、略円形状を有している。第４接続導体２６Ｄは、高さ方向Ｈに沿って平面視された場合に、第４上面導体２４Ｄおよび第４下面導体２５Ｄに重なっており、第４上面導体２４Ｄと第４下面導体２５Ｄとを接続している。
【００６２】
ここで、第１上面導体２４Ａと第２上面導体２４Ｂとを長さ方向Ｌにおいて互いにより離れるように構成した場合には、高さ方向Ｈから平面視されたときに、第１上面導体２４Ａと第１下面導体２５Ａとが重なる領域が小さく、また、第２上面導体２４Ｂと第２下面導体２５Ｂとが重なる領域が小さい。
【００６３】
このような場合であっても、第１接続導体２６Ａを、基部２１の内部において高さ方向Ｈと直交する方向に延びる内部接続導体２６Ａ１と、基部２１の内部において高さ方向Ｈに延びる上側ビア導体２６Ａ２および下側ビア導体２６Ａ３とによって構成することにより、第１上面導体２４Ａと第１下面導体２５Ａを接続することができる。また、第２接続導体２６Ｂを、基部２１の内部において高さ方向Ｈと直交する方向に延びる内部接続導体２６Ｂ１と、基部２１の内部において高さ方向Ｈに延びる上側ビア導体２６Ｂ２および下側ビア導体２６Ｂ３とによって構成することにより、第２上面導体２４Ｂと第２下面導体２５Ｂを接続することができる。
【００６４】
より詳細には、高さ方向Ｈに沿って平面視されたときに、内部接続導体２６Ａ１は、基部２１の内部において長さ方向Ｌおよび幅方向Ｗに延びるＬ字形状を有している。上側ビア導体２６Ａ２は、内部接続導体２６Ａ１に接続され、内部接続導体２６Ａ１から基部２１の上面２１ａに向かって高さ方向Ｈに延びる。下側ビア導体２６Ａ３は、内部接続導体２６Ａ１に接続され、内部接続導体２６Ａ１から基部２１の下面２１ｂに向かって高さ方向Ｈに延びる。ここで、高さ方向Ｈから平面視されて、上側ビア導体２６Ａ２と下側ビア導体２６Ａ３とは、少なくとも一部において重なっていない。
【００６５】
このように構成することにより、平面視して第１上面導体２４Ａと第１下面導体２５Ａとが重なる領域が小さい場合にも、これら第１上面導体２４Ａと第１下面導体２５Ａとを、内部接続導体２６Ａ１、上側ビア導体２６Ａ２および下側ビア導体２６Ａ３を介して接続することが可能になる。
【００６６】
また、高さ方向Ｈに沿って平面視されたときに、内部接続導体２６Ｂ１は、基部２１の内部において長さ方向Ｌおよび幅方向Ｗに延びるＬ字形状を有している。上側ビア導体２６Ｂ２は、内部接続導体２６Ｂ１に接続され、内部接続導体２６Ｂ１から基部２１の上面２１ａに向かって高さ方向Ｈに延びる。下側ビア導体２６Ｂ３は、内部接続導体２６Ｂ１に接続され、内部接続導体２６Ｂ１から基部２１の下面２１ｂに向かって高さ方向Ｈに延びる。ここで、高さ方向Ｈから平面視されて、上側ビア導体２６Ｂ２と下側ビア導体２６Ｂ３とは、少なくとも一部において重なっていない。
【００６７】
このように構成することにより、平面視して第２上面導体２４Ｂと第２下面導体２５Ｂとが重なる領域が小さい場合にも、これら第２上面導体２４Ｂと第２下面導体２５Ｂとを、内部接続導体２６Ｂ１、上側ビア導体２６Ｂ２および下側ビア導体２６Ｂ３を介して接続することが可能になる。
【００６８】
したがって、上記構成を採用することにより、高さ方向Ｈから平面視された場合の第１上面導体２４Ａおよび第２上面導体２４Ｂの配置と第１下面導体２５Ａおよび第２下面導体２５Ｂの配置とを容易に異ならせることが可能になる。ただし、設計が許す限りにおいては、実装安定性の観点およびショート不良の発生の防止の観点から、基部の上面または下面に到達しかつ抵抗素子の外表面に露出することになるビア導体は、上面導体および下面導体と完全に重ならせることが好ましい。
【００６９】
なお、高さ方向Ｈから平面視された場合に上側ビア導体と下側ビア導体とが重なるように配置できる場合には、内部接続導体を形成せずに上側ビア導体と下側ビア導体とを直接接続することとしてもよい。
【００７０】
ここで、第１上面導体２４Ａおよび第２上面導体２４Ｂは、保護膜２３によって覆われていない部分と保護膜２３によって覆われている部分とに分けられる。また、第３上面導体２４Ｃおよび第４上面導体２４Ｄは、そのすべてが保護膜２３によって覆われていない部分となる。
【００７１】
各上面導体の保護膜２３によって覆われていない部分は、たとえば下地導電層および２層の被覆導電層を含む複数の導電層にて構成されている。下地導電層は、たとえば焼結金属層であり、具体的にはＣｕとガラスを含むペーストを焼き付けることで形成されたＣｕを含む焼結金属層であることが好ましい。また、下地導電層は、スパッタリング法や金属蒸着法等のいわゆる薄膜形成プロセスによって形成される薄膜であってもよい。２層の被覆導電層は、それぞれたとえばめっき処理で形成されたＮｉを含むめっき層およびこれを覆うＡｕを含むめっき層であることが好ましい。
【００７２】
一方、各上面導体の保護膜２３によって覆われている部分は、たとえば２層の被覆導電層を含んでおらず、下地導電層のみにて構成されている。これは、後述するように、下地導電層が形成された後であって被覆導電層が形成される前に、各上面導体の一部が保護膜２３によって覆われることによって実現される。
【００７３】
なお、第１下面導体２５Ａから第４下面導体２５Ｄは、いずれもたとえば下地導電層および２層の被覆導電層を含む複数の導電層にて構成されている。
【００７４】
Ｃｕを含む焼結金属層は、Ｃｕとガラスを含むペーストを焼き付ける、いわゆる厚膜形成プロセスによって形成される厚膜であり、その厚みは、たとえば１０［μｍ］以上３０［μｍ］以下程度とされる。なお、下地導電層には、Ｃｕを含む焼結金属層の他にも、Ａｇを含む焼結金属層等が利用できる。また、下地導電層を薄膜で構成する場合には、これをＣｕまたはＡｇを含む薄膜にて構成することが好ましく、その厚みは、たとえば１０［ｎｍ］以上３０［ｎｍ］以下程度とされる。
【００７５】
一方、Ｎｉを含むめっき層およびＡｕを含むめっき層の総厚みは、たとえば３［μｍ］以上３０［μｍ］以下とされる。なお、被覆導電層の材質としては、接合材に応じて適宜選択することができ、たとえばＣｕ、Ａｇ、Ａｕ、ＮｉまたはＳｎ等から選択される。
【００７６】
上述した抵抗体２２は、長さ方向Ｌにおいて第１上面導体２４Ａが設けられた領域と第２上面導体２４Ｂが設けられた領域との間に主として位置しており、高さ方向Ｈから平面視された場合に、抵抗体２２の長さ方向Ｌにおける一端が第１上面導体２４Ａの一部と重なっているとともに、抵抗体２２の長さ方向Ｌにおける他端が第２上面導体２４Ｂの一部と重なっている。これにより、第１上面導体２４Ａおよび第２上面導体２４Ｂが、抵抗体２２に接続される。
【００７７】
なお、本実施の形態に係る抵抗素子２０Ａの大きさは、特に制限されるものではないが、一例としては、その長さ方向Ｌの寸法が０．６０［ｍｍ］であり、その幅方向Ｗの寸法が０．３０［ｍｍ］であり、その高さ方向Ｈの寸法が０．１４［ｍｍ］である。
【００７８】
また、抵抗素子２０Ａは、第２上面導体２４Ｂを含まず、基部２１の上面に第１上面導体２４Ａと第３上面導体２４Ｃと第４上面導体２４Ｄの３つの上面導体のみを有してもよい。この場合には、抵抗体２２は、第２上面導体２４Ｂに代えて、第３上面導体２４Ｃまたは第４上面導体２４Ｄに接続される。また、この場合には、抵抗素子２０Ａは、第２下面導体２５Ｂおよび第２接続導体２６Ｂを含まなくてもよい。
【００７９】
以上において説明した複合電子部品１Ａに備えられる基板型の電子素子としての抵抗素子２０Ａは、複数の抵抗素子２０Ａが一体化された集合基板１２０Ａ（図６および図７参照）を製作し、これを個片化することによって製造される。以下、その製造工程について説明した後に、本実施の形態に係る抵抗素子用集合基板１２０Ａについて詳説する。
【００８０】
図５は、図１に示される抵抗素子２０Ａの製造フローを示す図である。また、図６は、本実施の形態に係る集合基板１２０Ａの模式的な上面図であり、図７は、図６中に示す単位領域ＶＩＩを拡大した模式的な上面図である。
【００８１】
図５に示されるように、まず、セラミックグリーンシートが製作される（工程ＳＴ１）。具体的には、セラミック粉末、バインダ樹脂および溶媒等が所定の配合比率で混合されることでセラミックスラリーが調製される。このセラミックスラリーがキャリアフィルム上において、ダイコーティング、グラビアコーティング、マイクログラビアコーティング、スクリーン印刷、またはスプレーコーティング等によってシート状に塗布されることにより、セラミックグリーンシートが形成される。形成されたセラミックグリーンシートは、抵抗素子２０Ａの集合体であるマザー基板１２１（図６および図７参照）となるものであり、また、抵抗素子２０Ａの基部２１となるものである。
【００８２】
次に、孔あけ加工が施される（工程ＳＴ２）。具体的には、セラミックグリーンシートが２枚用意され、そのそれぞれの所定位置に複数の貫通孔が形成される。ここで、当該貫通孔の形成は、上側ビア導体２６Ａ２および２６Ｂ２ならびに下側ビア導体２６Ａ３および２６Ｂ３を形成するための前処理となる。
【００８３】
次に、導電性ペーストが印刷される（工程ＳＴ３）。具体的には、２枚のセラミックグリーンシートの一方の上面と他方の下面に、導電性ペーストとしてＣｕペーストがスクリーン印刷法またはグラビア印刷法等によって印刷される。これにより、２枚のセラミックグリーンシートの一方の上面に第１上面導体２４Ａおよび第２上面導体２４Ｂの下地導電層となる部分を含むＣｕペーストからなる所定形状の導電パターンが形成され、さらに、他方のセラミックグリーンシートの下面に第１下面導体２５Ａから第４下面導体２５Ｄの下地導電層となる部分を含むＣｕペーストからなる所定形状の導電パターンが形成される。
【００８４】
なお、その際、２枚のセラミックグリーンシートに設けられた複数の貫通孔が上側ビア導体２６Ａ２および２６Ｂ２ならびに下側ビア導体２６Ａ３および２６Ｂ３となるＣｕペーストにて埋め込まれるとともに、２枚のセラミックグリーンシートの一方の下面または他方の上面に内部接続導体２６Ａ１および２６Ｂ１となるＣｕペーストからなる所定形状の導電パターンも印刷される。
【００８５】
次に、貼り合わせおよび焼成が行なわれる（工程ＳＴ４）。具体的には、上述した２枚のセラミックグリーンシートが貼り合わされ、貼り合わされた２枚のセラミックグリーンシートが所定の温度に加熱されることにより、２枚のセラミックグリーンシートおよびこれら２枚のセラミックグリーンシート上に印刷されたＣｕペーストからなる導電パターンの焼結処理が行なわれる。その結果、２枚のセラミックグリーンシートが一体化して硬質のマザー基板１２１に変化し、導電パターンが焼結金属層に変化する。これにより、マザー基板１２１には、第１上面導体２４Ａから第４上面導体２４Ｄおよび第１下面導体２５Ａから第４下面導体２５Ｄの一部となる下地導電層ならびに第１接続導体２６Ａから第４接続導体２６Ｄが形成される。
【００８６】
次に、抵抗体ペーストが印刷される（工程ＳＴ５）。具体的には、マザー基板１２１の上面１２１ａ（図６および図７参照）に、抵抗体ペーストが、スクリーン印刷法またはグラビア印刷法等を用いて印刷される。これにより、マザー基板１２１の上面１２１ａに抵抗体ペーストからなる抵抗体パターンが形成されることになる。なおその際、第１上面導体２４Ａおよび第２上面導体２４Ｂとなる下地導電層の一部にこれら抵抗体パターンが重なるように印刷が行なわれる。
【００８７】
次に、抵抗体ペーストが焼き付けられる（工程ＳＴ６）。具体的には、ここまでの仕掛品が所定の温度に加熱されて、マザー基板１２１上に印刷された抵抗体ペーストの焼結処理が行なわれる。その結果、抵抗体パターンがマザー基板１２１に焼き付けられて、マザー基板１２１には、抵抗体２２が形成される。
【００８８】
次に、抵抗体のトリミングが行なわれる（工程ＳＴ７）。具体的には、抵抗体２２にレーザー光が照射されてその一部が除去されることにより、抵抗体２２に平面視Ｌ字状の除去痕（図３（Ａ）中において示される符号２２ａで示される部分）が形成され、これにより抵抗体２２の抵抗値の調整が行なわれる。なお、当該トリミングに際しては、後述する、マザー基板１２１上に別途設けられた電極部１２５Ａおよび１２５Ｂ（図７参照）に抵抗計のプローブが押し当てられ、この状態において抵抗体２２の抵抗値がモニタされつつレーザー光の照射が行なわれる。これにより、抵抗体２２の抵抗値の微調整が実現できることになる。
【００８９】
次に、保護膜が塗布され（工程ＳＴ８）、次いで塗布された保護膜の硬化処理が行なわれる（工程ＳＴ９）。具体的には、抵抗体２２と、この抵抗体２２に接続された第１上面導体２４Ａおよび第２上面導体２４Ｂとなる下地導電層の一部とを覆うように保護膜２３が塗布される。その後、ここまでの仕掛品が所定の温度に加熱されて、当該保護膜２３がマザー基板１２１に付着した状態で硬化する。
【００９０】
次に、マザー基板が切断される（工程ＳＴ１０）。具体的には、いわゆる押し切りやダイシング等の方法によってマザー基板１２１が所定の切断ラインＣＬ１およびＣＬ２（図６および図７参照）に沿って切断されることにより、個々の抵抗素子２０Ａが切り出される。
【００９１】
次に、めっき処理が施される（工程ＳＴ１１）。具体的には、ここまでの仕掛品がＮｉめっき浴およびＡｕめっき浴に順次浸漬されることにより、抵抗素子２０Ａに設けられた下地導電層に対するめっき処理が実施され、被覆導電層が形成される。これにより、これら下地導電層がＮｉを含むめっき層によって覆われ、Ｎｉを含むめっき層がＡｕを含むめっき層によって覆われる。その結果、第１上面導体２４Ａから第４上面導体２４Ｄおよび第１下面導体２５Ａから第４下面導体２５Ｄが、それぞれ形成される。以上により、抵抗素子２０Ａの製造が完了する。
【００９２】
なお、図４を参照して、抵抗素子２０Ａにコンデンサ素子１０が実装されるに際しては、まず抵抗素子２０Ａに接合材が印刷され、次いでコンデンサ素子１０が抵抗素子２０Ａに載置され、その後リフローが行なわれる。具体的には、第３上面導体２４Ｃおよび第４上面導体２４Ｄを覆うように、半田ペーストからなる第１接合材３１および第２接合材３２がそれぞれスクリーン印刷法等によって印刷され、第１接合材３１上に第１外部電極１４Ａが配置されかつ第２接合材３２上に第２外部電極１４Ｂが配置されるように、コンデンサ素子１０が抵抗素子２０Ａに載置される。その後、当該仕掛品がリフロー炉等に投入されることによって半田付けが行なわれ、第３上面導体２４Ｃと第１外部電極１４Ａとが第１接合材３１によって接合され、第４上面導体２４Ｄと第２外部電極１４Ｂとが第２接合材３２によって接合される。これにより、コンデンサ素子１０が抵抗素子２０Ａに対して実装されることになり、複合電子部品１Ａが製造されることになる。
【００９３】
ここで、図６に示されるように、本実施の形態に係る集合基板１２０Ａにあっては、切断後に基部２１となるマザー基板１２１が、行列状に互いに離隔して配置された、切断後において抵抗素子２０Ａとなる複数の製品予定領域Ｒａと、これら複数の製品予定領域Ｒａの間に位置する格子状の切除予定領域（当該切除予定領域には、後述する第１領域Ｒｂ１、第２領域Ｒｂ２および第３領域Ｒｂ３が含まれる）とを有している。このように構成しつつ、マザー基板１２１の上面１２１ａ上における導電パターンのレイアウトを工夫することにより、切除予定領域の大型化を抑制しつつ、抵抗素子２０Ａの取り個数を多く確保することが実現できる。
【００９４】
以下、その詳細について説明する。ここで、図６においては、上述した保護膜の硬化処理（すなわち工程ＳＴ９）後のマザー基板１２１の状態が表わされており、図７においては、本実施の形態に係る集合基板１２０Ａの構成の理解を容易とするために、上述した抵抗体ペーストの焼き付け（すなわち工程ＳＴ６）後のマザー基板１２１の状態が表わされている。なお、図６および図７中に示すＸ軸方向およびＹ軸方向は、複数の製品予定領域Ｒａが並ぶ方向である行方向および列方向の一方および他方を表わしており、それぞれ上述した抵抗素子２０Ａにおける長さ方向Ｌおよび幅方向Ｗに合致している。
【００９５】
図６に示されるように、マザー基板１２１の上面１２１ａには、Ｘ軸方向における端部を除き、平面視された場合に略Ｅ字状である複数の導電パターン（第１導電パターンＰ１および第２導電パターンＰ２）と、平面視された場合に略矩形状である複数の導電パターン（第３導電パターンＰ３および第４導電パターンＰ４）と、複数の抵抗体２２と、複数の保護膜２３とが設けられている。
【００９６】
略Ｅ字状の複数の導電パターンＰ１、Ｐ２は、Ｘ軸方向およびＹ軸方向に沿って行列状に配置されている。略矩形状の複数の導電パターンＰ３、Ｐ４は、略Ｅ字状の導電パターンＰ１、Ｐ２の各々の内側に当該略Ｅ字状の導電パターンＰ１、Ｐ２と離隔されることで電気的に絶縁されて一対設けられている。より詳細には、略矩形状の複数の導電パターンＰ３、Ｐ４の各々の三辺は、略Ｅ字状の複数の導電パターンＰ１、Ｐ２の辺の一部とそれぞれ向き合っており、残る一辺は、略Ｅ字状の複数の導電パターンＰ１、Ｐ２の辺とそれぞれ向き合っていない。
【００９７】
複数の抵抗体２２は、それぞれＸ軸方向において隣り合う一対の略Ｅ字状の導電パターンＰ１、Ｐ２に重なるように配置されている。複数の保護膜２３は、複数の抵抗体２２のそれぞれを覆うように配置されている。複数の保護膜２３の各々は、抵抗体２２に接続された部分の略Ｅ字状の複数の導電パターンＰ１、Ｐ２をさらに覆っている。
【００９８】
上述したように、複数の製品予定領域Ｒａは、行列状に互いに離隔して配置されている。ここで、複数の製品予定領域Ｒａのうちの任意の１つの製品予定領域と、切除予定領域のうちの上記任意の１つの製品予定領域を取り囲む部分である枠状領域とからなる部分を単位領域ＶＩＩとした場合、枠状領域は、Ｘ軸方向において製品予定領域Ｒａに隣接する一対の第１領域Ｒｂ１と、Ｙ軸方向において製品予定領域Ｒａに隣接する一対の第２領域Ｒｂ２と、これら一対の第１領域Ｒｂ１および一対の第２領域Ｒｂ２以外の部分である４つの第３領域Ｒｂ３とに分けられる。その場合において、複数の抵抗体２２、保護膜２３および略矩形状の導電パターンＰ３、Ｐ４は、それぞれ製品予定領域Ｒａに設けられており、略Ｅ字状の導電パターンＰ１、Ｐ２は、それぞれ製品予定領域Ｒａの一部ならびに枠状領域に含まれる一対の第１領域Ｒｂ１の一部、一対の第２領域Ｒｂ２の一部および４つの第３領域Ｒｂ３の一部に連なって設けられている。
【００９９】
以下の説明においては、本実施の形態に係る集合基板１２０Ａの構成の理解を容易とするために、複数の抵抗体２２のうちの１つが設けられた製品予定領域Ｒａと、当該製品予定領域Ｒａを取り囲む部分である枠状領域とからなる図６中に示す単位領域ＶＩＩに着目して説明を行なう。
【０１００】
図６および図７に示されるように、抵抗体２２のＸ軸方向における両隣には、略Ｅ字状の導電パターンである第１導電パターンＰ１と第２導電パターンＰ２とが位置している。第１導電パターンＰ１は、第１上面導体２４Ａとなる端子部（第１端子部）１２４Ａと、抵抗値を測定するために用いられる電極部（第１電極部）１２５Ａと、配線部１２６Ａとを有している。第２導電パターンＰ２は、第２上面導体２４Ｂとなる端子部（第２端子部）１２４Ｂと、抵抗値を測定するために用いられる電極部（第２電極部）１２５Ｂと、配線部１２６Ｂとを有している。
【０１０１】
ここで、端子部１２４Ａおよび１２４Ｂは、いずれも製品予定領域Ｒａに位置している。また、電極部１２５Ａおよび１２５Ｂは、いずれも第１領域Ｒｂ１および第３領域Ｒｂ３に位置している。さらに、配線部１２６Ａおよび１２６Ｂは、いずれも第２領域Ｒｂ２に位置している。なお、電極部１２５Ａおよび電極部１２５Ｂの各々の面積は、端子部１２４Ａおよび端子部１２４Ｂの面積のいずれよりも大きく、当該電極部１２５Ａおよび電極部１２５Ｂが、上述した工程ＳＴ７における抵抗体のトリミングの際に抵抗計のプローブが押し付けられる部分となる。
【０１０２】
略矩形状の導電パターンの一方である第３導電パターンＰ３は、第３上面導体２４Ｃとなるものであり、上述した第１導電パターンＰ１の端子部１２４Ａと電極部１２５Ａとの間に位置している。略矩形状の導電パターンの他方である第４導電パターンＰ４は、第４上面導体２４Ｄとなるものであり、上述した第２導電パターンＰ２の端子部１２４Ｂと電極部１２５Ｂとの間に位置している。
【０１０３】
ここで、端子部１２４Ａ、１２４Ｂは、Ｘ軸方向において離隔しており、これら端子部１２４Ａ、１２４Ｂにその両端部が接続されるように、抵抗体２２がＸ軸方向に沿って延在している。
【０１０４】
第１導電パターンＰ１、第２導電パターンＰ２、第３導電パターンＰ３および第４導電パターンＰ４をこのように配置することにより、製品予定領域Ｒａにおいて、上述した抵抗素子２０Ａの上面２０ａ上における第１上面導体２４Ａから第４上面導体２４Ｄのレイアウトが実現される。あわせて、第１導電パターンＰ１および第２導電パターンＰ２のそれぞれの第３導電パターンＰ３および第４導電パターンＰ４に対する電気的な絶縁を維持しつつ、端子部１２４Ａを電極部１２５Ａに電気的に接続することが可能になるとともに、端子部１２４Ｂを電極部１２５Ｂに電気的に接続することが可能になる。
【０１０５】
換言すれば、本実施の形態に係る集合基板１２０Ａにあっては、抵抗体２２に接続された端子部１２４Ａは、Ｙ軸方向に引き出されることで切除予定領域である枠状領域の第２領域Ｒｂ２に設けられた配線部１２６Ａを経由して電極部１２５Ａに電気的に接続されており、これによりＸ軸方向において電極部１２５Ａと離隔している。同様に、抵抗体２２に接続された端子部１２４Ｂは、Ｙ軸方向に引き出されることで切除予定領域である枠状領域の第２領域Ｒｂ２に設けられた配線部１２６Ｂを経由して電極部１２５Ｂに電気的に接続されており、これによりＸ軸方向において電極部１２５Ｂと離隔している。
【０１０６】
このように構成された集合基板１２０Ａにおいては、他のレイアウトを採用した場合に比べ、切除予定領域の大型化を抑制しつつ、抵抗素子２０Ａの取り個数を多く確保することができる。
【０１０７】
また、図６に示されるように、上記構成の集合基板１２０Ａにあっては、Ｘ軸方向において隣り合う一対の製品予定領域Ｒａのうちの一方の端子部に接続された電極部と、上記一対の製品予定領域Ｒａのうちの他方の端子部に接続された電極部とが、共通化された単一の電極部にて構成されている。このように構成することにより、電極部を個別に設けた場合に比べて電極部の数が約半数に削減できるため、この点においても、切除予定領域の大型化を抑制しつつ、抵抗素子２０Ａの取り個数を多く確保することが可能になる。
【０１０８】
（実施の形態２）
図８は、本発明の実施の形態２に係る集合基板１２０Ｂの模式的な上面図であり、図９は、図８中に示す単位領域ＩＸを拡大した模式的な上面図である。以下においては、これら図８および図９を参照して、本実施の形態に係る集合基板１２０Ｂについて説明する。なお、図８においては、上述した図６と同様に、保護膜の硬化処理後のマザー基板１２１の状態が表わされており、図９においては、上述した図７と同様に、抵抗体ペーストの焼き付け後のマザー基板１２１の状態が表わされている。
【０１０９】
図８および図９に示されるように、本実施の形態に係る集合基板１２０Ｂは、上述した実施の形態１に係る集合基板１２０Ａと比較した場合に、集合基板１２０Ａが備えていた略矩形状の導電パターンが設けられていない点において相違している。
【０１１０】
具体的には、図８に示されるように、マザー基板１２１の上面１２１ａには、Ｘ軸方向における端部を除き、平面視された場合に略Ｅ字状である複数の導電パターン（第１導電パターンＰ１および第２導電パターンＰ２）と、複数の抵抗体２２と、複数の保護膜２３とのみが設けられている。複数の抵抗体２２および複数の保護膜２３は、それぞれ製品予定領域Ｒａに設けられており、略Ｅ字状の導電パターンＰ１、Ｐ２は、それぞれ製品予定領域Ｒａの一部ならびに枠状領域に含まれる一対の第１領域Ｒｂ１、一対の第２領域Ｒｂ２の一部および４つの第３領域Ｒｂ３の一部に連なって設けられている。
【０１１１】
以下の説明においては、本実施の形態に係る集合基板１２０Ｂの構成の理解を容易とするために、複数の抵抗体２２のうちの１つが設けられた製品予定領域Ｒａと、当該製品予定領域Ｒａを取り囲む部分である枠状領域とからなる図８中に示す単位領域ＩＸに着目して説明を行なう。
【０１１２】
図８および図９に示されるように、抵抗体２２のＸ軸方向における両隣には、略Ｅ字状の導電パターンである第１導電パターンＰ１と第２導電パターンＰ２とが位置している。第１導電パターンＰ１は、第１上面導体２４Ａとなる端子部（第１端子部）１２４Ａと、抵抗値を測定するために用いられる電極部（第１電極部）１２５Ａと、配線部１２６Ａとを有している。第２導電パターンＰ２は、第２上面導体２４Ｂとなる端子部（第２端子部）１２４Ｂと、抵抗値を測定するために用いられる電極部（第２電極部）１２５Ｂと、配線部１２６Ｂとを有している。
【０１１３】
ここで、電極部１２５Ａおよび１２５Ｂは、いずれも第１領域Ｒｂ１、第３領域Ｒｂ３および製品予定領域Ｒａに位置している。そして、電極部１２５Ａのうちの製品予定領域Ｒａに位置する部分は、第３上面導体となる第１部分１２４Ｃとなっている。同様に、電極部１２５Ｂのうちの製品予定領域Ｒａに位置する部分は、第４上面導体となる第２部分１２４Ｄとなっている。すなわち、本実施の形態に係る集合基板１２０Ｂは、上述した実施の形態１に係る集合基板１２０Ａが備えていた略矩形状の第３導電パターンＰ３および第４導電パターンＰ４を有しておらず、電極部１２５Ａと端子部１２４ＡとがＸ軸方向において直接向き合っているとともに、電極部１２５Ｂと端子部１２４ＢとがＸ軸方向において直接向き合っている。
【０１１４】
このように第１導電パターンＰ１および第２導電パターンＰ２を配置することにより、製品予定領域Ｒａにおいて、上述した抵抗素子２０Ａの上面２０ａ上における第１上面導体２４Ａから第４上面導体２４Ｄのレイアウトが実現されることになる。あわせて、端子部１２４Ａを電極部１２５Ａに電気的に接続することが可能になるとともに、端子部１２４Ｂを電極部１２５Ｂに電気的に接続することが可能になる。
【０１１５】
また、本実施の形態に係る集合基板１２０Ｂにあっては、電極部１２５Ａが、当該電極部１２５Ａが設けられた第１領域Ｒｂ１に隣接する一対の製品予定領域Ｒａの双方に連なって設けられており、そのうちの一方の製品予定領域Ｒａに位置する第１部分１２４Ｃが、一方の製品予定領域Ｒａに対応する抵抗素子２０Ａの第３上面導体２４Ｃとなり、そのうちの他方の製品予定領域Ｒａに位置する第２部分１２４Ｄが、他方の製品予定領域Ｒａに対応する抵抗素子２０Ａの第４上面導体２４Ｄとなる。同様に、本実施の形態に係る集合基板１２０Ｂにあっては、電極部１２５Ｂが、当該電極部１２５Ｂが設けられた第１領域Ｒｂ１に隣接する一対の製品予定領域Ｒａの双方に連なって設けられており、そのうちの一方の製品予定領域Ｒａに位置する第２部分１２４Ｄが、一方の製品予定領域Ｒａに対応する抵抗素子２０Ａの第４上面導体２４Ｄとなり、そのうちの他方の製品予定領域Ｒａに位置する第１部分１２４Ｃが、他方の製品予定領域Ｒａに対応する抵抗素子２０Ａの第３上面導体２４Ｃとなる。
【０１１６】
このように構成された集合基板１２０Ｂにおいては、上述した実施の形態１において説明した効果に加え、さらに切除予定領域を小さくすることができ、抵抗素子２０Ａの取り個数をさらに多く確保することができる。
【０１１７】
ここで、上記構成の集合基板１２０Ｂにあっては、端子部１２４Ａとこれに配線部１２６Ａを経由して接続された電極部１２５ＡとのＸ軸方向における間隔Ｄ１が、端子部１２４Ａと端子部１２４ＢとのＸ軸方向における間隔Ｄ０よりも小さい（Ｄ１＜Ｄ０）。また、同様に、端子部１２４Ｂとこれに配線部１２６Ｂを経由して接続された電極部１２５ＢとのＸ軸方向における間隔Ｄ２が、端子部１２４Ａと端子部１２４ＢとのＸ軸方向における間隔Ｄ０よりも小さい（Ｄ２＜Ｄ０）。
【０１１８】
このように構成することにより、抵抗体２２の面積が広がって抵抗体２２の電気特性を調整するための自由度が高まることになるとともに、切除予定領域が大幅に小さくなる。なお、上述したＤ１＜Ｄ０および／またはＤ２／Ｄ０の条件は、上述した実施の形態１の如くの導電パターンのレイアウトを採用した場合にも、その適用が可能である。
【０１１９】
以上において示した本発明の実施の形態１および２においては、第１上面導体部および第２上面導体部からそれぞれＹ軸方向に沿って引き出される配線部が、いずれも同じ方向に向けて引き出されるように構成した場合を例示して説明を行なったが、後述する実施の形態３の場合のように、これら配線部をＹ軸方向に沿って互いに逆向きに引き出すことも当然に可能である。
【０１２０】
また、上述した本発明の実施の形態１および２においては、基部に埋め込み配線としての内部接続導体を形成するために、２層のセラミックグリーンシートを貼り合わせることで形成されたＬＴＣＣ基板をマザー基板として採用した場合を例示して説明を行なったが、後述する実施の形態３の場合のように、埋め込み配線を有さない単層の基板をマザー基板として採用することも当然に可能である。
【０１２１】
（実施の形態３）
図１０は、本発明の実施の形態３に係る集合基板１２０Ｃ（図１３および図１４参照）を用いて製作された抵抗素子２０Ｂを備える複合電子部品１Ｂの概略的な斜視図である。図１１（Ａ）および図１１（Ｂ）は、それぞれ図１０中に示されるＸＩＡ−ＸＩＡ線およびＸＩＢ−ＸＩＢ線に沿って複合電子部品１Ｂが切断された場合の模式的な断面図である。図１２（Ａ）および図１２（Ｂ）は、それぞれ図１０に示される抵抗素子２０Ｂの模式的な上面図および下面図である。
【０１２２】
まず、本実施の形態に係る集合基板１２０Ｃを説明するに先立って、図１０から図１２を参照して、当該集合基板１２０Ｃを用いて製作された抵抗素子２０Ｂならびにこの抵抗素子２０Ｂを備える複合電子部品１Ｂについて説明する。
【０１２３】
図１０および図１１に示されるように、複合電子部品１Ｂは、第１の電子素子としてコンデンサ素子１０と、第２の電子素子として抵抗素子２０Ｂとを備えている。
【０１２４】
図１０から図１２に示されるように、抵抗素子２０Ｂは、第１上面導体２４Ａ、第２上面導体２４Ｂ、第１下面導体２５Ａおよび第２下面導体２５Ｂの配設位置ならびに第１接続導体２６Ａおよび第２接続導体２６Ｂの配設位置や構成において、上述した抵抗素子２０Ａと主として相違している。
【０１２５】
図１１および図１２、特に図１２（Ａ）に示されるように、第１上面導体２４Ａおよび第２上面導体２４Ｂは、いずれも基部２１の上面２１ａに設けられており、第１上面導体２４Ａおよび第２上面導体２４Ｂの各々は、高さ方向Ｈに沿って抵抗素子２０Ｂが平面視されたときに、長さ方向Ｌの寸法が幅方向Ｗの寸法よりも大きい矩形状に構成されている。
【０１２６】
第１上面導体２４Ａと第２上面導体２４Ｂとは、基部２１の中心を挟んで幅方向Ｗにおいて離隔しており、第１上面導体２４Ａは、基部２１の幅方向Ｗに沿った第３側面側の端部に配置され、第２上面導体２４Ｂは、基部２１の幅方向Ｗに沿った第４側面側の端部に配置されている。ここで、第１上面導体２４Ａおよび第２上面導体２４Ｂは、長さ方向Ｌにおいて第３上面導体２４Ｃと第４上面導体２４Ｄとの間に位置している。
【０１２７】
図１１および図１２、特に図１２（Ｂ）に示されるように、第１下面導体２５Ａおよび第２下面導体２５Ｂは、いずれも基部２１の下面２１ｂに設けられており、第１下面導体２５Ａおよび第２下面導体２５Ｂの各々は、高さ方向Ｈに沿って抵抗素子２０Ｂが平面視されたときに、長さ方向Ｌの寸法が幅方向Ｗの寸法よりも大きい矩形状に構成されている。
【０１２８】
第１下面導体２５Ａと第２下面導体２５Ｂとは、基部２１の中心を挟んで幅方向Ｗにおいて離隔しており、第１下面導体２５Ａは、基部２１の幅方向Ｗに沿った第３側面側の端部に配置され、第２下面導体２５Ｂは、基部２１の幅方向Ｗに沿った第４側面側の端部に配置されている。ここで、第１下面導体２５Ａおよび第２下面導体２５Ｂは、長さ方向Ｌにおいて第３下面導体２５Ｃと第４下面導体２５Ｄとの間に位置している。なお、第１下面導体２５Ａは、基部２１を挟んで第１上面導体２４Ａと相対しており、第２下面導体２５Ｂは、基部２１を挟んで第２上面導体２４Ｂと相対している。
【０１２９】
図１１および図１２に示されるように、基部２１の内部には、第１接続導体２６Ａおよび第２接続導体２６Ｂが設けられている。第１接続導体２６Ａは、基部２１を高さ方向Ｈに貫通するビア導体にて構成されており、第１上面導体２４Ａと第１下面導体２５Ａとを接続している。第２接続導体２６Ｂは、基部２１を高さ方向Ｈに貫通するビア導体にて構成されており、第２上面導体２４Ｂと第２下面導体２５Ｂとを接続している。
【０１３０】
図１１および図１２、特に図１２（Ａ）に示されるように、抵抗体２２は、幅方向Ｗにおいて第１上面導体２４Ａが設けられた領域と第２上面導体２４Ｂが設けられた領域との間に主として位置しており、高さ方向Ｈから平面視された場合に、抵抗体２２の幅方向Ｗにおける一端が第１上面導体２４Ａの一部と重なっているとともに、抵抗体２２の幅方向Ｗにおける他端が第２上面導体２４Ｂの一部と重なっている。これにより、第１上面導体２４Ａおよび第２上面導体２４Ｂが、抵抗体２２に接続される。
【０１３１】
また、保護膜２３は、基部２１の上面２１ａ上において抵抗体２２、第１上面導体２４Ａの一部および第２上面導体２４Ｂの一部を覆っている。
【０１３２】
図１３は、本実施の形態に係る集合基板１２０Ｃの模式的な上面図であり、図１４は、図１３中に示す単位領域ＸＩＶを拡大した模式的な上面図である。以下においては、これら図１３および図１４を参照して、本実施の形態に係る集合基板１２０Ｃについて説明する。なお、図１３においては、上述した図６と同様に、保護膜の硬化処理後のマザー基板１２１の状態が表わされており、図１４においては、上述した図７と同様に、抵抗体ペーストの焼き付け後のマザー基板１２１の状態が表わされている。
【０１３３】
図１３および図１４に示されるように、本実施の形態に係る集合基板１２０Ｃは、上述した実施の形態２に係る集合基板１２０Ｂと比較した場合に、製品予定領域Ｒａに設けられた端子部１２４Ａおよび１２４Ｂの配設位置が異なっている。
【０１３４】
具体的には、図１３に示されるように、マザー基板１２１の上面１２１ａには、Ｘ軸方向における端部を除き、平面視された場合に略Ｓ字状である複数の導電パターン（第１導電パターンＰ１および第２導電パターンＰ２）と、複数の抵抗体２２と、複数の保護膜２３とが設けられている。複数の抵抗体２２および複数の保護膜２３は、それぞれ製品予定領域Ｒａに設けられており、略Ｓ字状の導電パターンＰ１、Ｐ２は、それぞれ製品予定領域Ｒａの一部ならびに枠状領域に含まれる一対の第１領域Ｒｂ１、一対の第２領域Ｒｂ２の一部および４つの第３領域Ｒｂ３の一部に連なって設けられている。
【０１３５】
以下の説明においては、本実施の形態に係る集合基板１２０Ｃの構成の理解を容易とするために、複数の抵抗体２２のうちの１つが設けられた製品予定領域Ｒａと、当該製品予定領域Ｒａを取り囲む部分である枠状領域とからなる図１３中に示す単位領域ＸＩＶに着目して説明を行なう。
【０１３６】
図１３および図１４に示されるように、抵抗体２２のＸ軸方向における両隣には、略Ｓ字状の導電パターンである第１導電パターンＰ１と第２導電パターンＰ２とが位置している。第１導電パターンＰ１は、第１上面導体２４Ａとなる端子部（第１端子部）１２４Ａと、抵抗値を測定するために用いられる電極部（第１電極部）１２５Ａと、配線部１２６Ａとを有している。第２導電パターンＰ２は、第２上面導体２４Ｂとなる端子部（第２端子部）１２４Ｂと、抵抗値を測定するために用いられる電極部（第２電極部）１２５Ｂと、配線部１２６Ｂとを有している。
【０１３７】
そして、電極部１２５Ａのうちの製品予定領域Ｒａに位置する部分は、第３上面導体となる第１部分１２４Ｃとなっている。同様に、電極部１２５Ｂのうちの製品予定領域Ｒａに位置する部分は、第４上面導体となる第２部分１２４Ｄとなっている。
【０１３８】
ここで、端子部１２４Ａ、１２４Ｂは、Ｙ軸方向において離隔しており、これら端子部１２４Ａ、１２４Ｂにその両端部が接続されるように、抵抗体２２がＹ軸方向に沿って延在している。
【０１３９】
このように構成した場合にも、上述した実施の形態２の場合と同様の効果を得ることができる。すなわち、製品予定領域Ｒａにおいて、上述した抵抗素子２０Ｂの上面２０ａ上における第１上面導体２４Ａから第４上面導体２４Ｄのレイアウトが実現されることになる。あわせて、端子部１２４Ａを電極部１２５Ａに電気的に接続することが可能になるとともに、端子部１２４Ｂを電極部１２５Ｂに電気的に接続することが可能になる。
【０１４０】
なお、本実施の形態においては、第３上面導体となる第１部分１２４Ｃを電極部１２５Ａに設けるとともに、第４上面導体となる第２部分１２４Ｄを電極部１２５Ｂに設けるように構成した場合を例示して説明を行なったが、これら第３上面導体および第４上面導体となる部分を、上述した実施の形態１において示したように、第１導電パターンＰ１および第２導電パターンＰ２と隔離された第３導電パターンＰ３および第４導電パターンＰ４にて構成することも当然に可能である。
【０１４１】
以上において示した本発明の実施の形態１から３においては、個片化することで得られた抵抗素子をコンデンサ素子と一体化することで複合電子部品にすることが予定された集合基板を例示し、これに本発明を適用した場合を例示して説明を行なったが、当該抵抗素子に実装される電子素子は、当然にコンデンサ素子以外の電子素子、たとえばインダクタ素子やサーミスタ素子、圧電素子等であってもよい。
【０１４２】
このように、今回開示した上記実施の形態はすべての点で例示である。本発明は、上記実施の形態に限定して解釈されるべきものではなく、いわゆる均等の範囲を含むものである。
【符号の説明】
【０１４３】
１Ａ，１Ｂ  複合電子部品、１０  コンデンサ素子、１１  コンデンサ本体、１１ａ  下面、１２  誘電体層、１３  内部電極層、１４Ａ，１４Ｂ  外部電極、２０Ａ，２０Ｂ  抵抗素子、２１  基部、２１ａ  上面、２１ｂ  下面、２２  抵抗体、２２ａ  除去痕、２３  保護膜、２４Ａ  第１上面導体、２４Ｂ  第２上面導体、２４Ｃ  第３上面導体、２４Ｄ  第４上面導体、２５Ａ  第１下面導体、２５Ｂ  第２下面導体、２５Ｃ  第３下面導体、２５Ｄ  第４下面導体、２６Ａ  第１接続導体、２６Ａ１  内部接続導体、２６Ａ２  上側ビア導体、２６Ａ３  下側ビア導体、２６Ｂ  第２接続導体、２６Ｂ１  内部接続導体、２６Ｂ２  上側ビア導体、２６Ｂ３  下側ビア導体、２６Ｃ  第３接続導体、２６Ｄ  第４接続導体、１２０Ａ〜１２０Ｃ  マザー基板、１２１  基部、１２１ａ  上面、１２４Ａ，１２４Ｂ  端子部、１２４Ｃ  第１部分、１２４Ｄ  第２部分、１２５Ａ，１２５Ｂ  電極部、１２６Ａ，１２６Ｂ  配線部、ＣＬ１，ＣＬ２  切断線、Ｐ１  第１導電パターン、Ｐ２  第２導電パターン、Ｐ３  第３導電パターン、Ｐ４  第４導電パターン、Ｒａ  製品予定領域、Ｒｂ  切除予定領域、Ｒｂ１  第１領域、Ｒｂ２  第２領域、Ｒｂ３  第３領域。
【図１】
0006500700.tif 000002
【図２】
0006500700.tif 000003
【図３】
0006500700.tif 000004
【図４】
0006500700.tif 000005
【図５】
0006500700.tif 000006
【図６】
0006500700.tif 000007
【図７】
0006500700.tif 000008
【図８】
0006500700.tif 000009
【図９】
0006500700.tif 000010
【図１０】
0006500700.tif 000011
【図１１】
0006500700.tif 000012
【図１２】
0006500700.tif 000013
【図１３】
0006500700.tif 000014
【図１４】
0006500700.tif 000015