(57)【特許請求の範囲】
【請求項１】
振動子に接続されるとともに、前記振動子を発振させる発振用回路と、
前記発振用回路から出力される信号が入力されて発振信号を出力する出力回路と、
感温素子と、
前記感温素子から出力される信号に基づいて前記発振用回路の特性を調整する温度補償回路と、
前記出力回路を動作させるための電力を前記出力回路に供給する第１配線と、
基準電圧を前記出力回路に供給する第２配線と、
を半導体基板上に有し、
前記第１配線および前記第２配線の少なくとも一方と前記感温素子とは、平面視で重なっている、半導体回路装置。
【請求項２】
請求項１に記載の半導体回路装置において、
前記発振用回路と電気的に接続されているとともに、前記振動子と電気的に接続される接続端子をさらに有し、
平面視において、前記接続端子と前記出力回路との距離は、前記感温素子と前記出力回路との距離よりも短い、半導体回路装置。
【請求項３】
請求項１または２に記載の半導体回路装置において、
前記発振用回路、前記出力回路および前記温度補償回路のうち少なくとも１つを制御するためのデータを記憶するメモリーをさらに有する、半導体回路装置。
【請求項４】
請求項１ないし３のいずれか１項に記載の半導体回路装置において、
前記出力回路は、分周回路を有する、半導体回路装置。
【請求項５】
請求項１ないし４のいずれか１項に記載の半導体回路装置と、
前記振動子と、
前記半導体回路装置と前記振動子とが収容される容器と、
を有する、発振器。
【請求項６】
請求項１ないし４のいずれか１項に記載の半導体回路装置を有する、電子機器。
【請求項７】
請求項１ないし４のいずれか１項に記載の半導体回路装置を有する、移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体回路装置、発振器、電子機器および移動体に関する。
【背景技術】
【０００２】
温度補償型水晶発振器（ＴＣＸＯ：Temperature Compensated Crystal Oscillator）を構成するＡＴカット水晶振動子は周囲温度の変化により２５℃付近を変曲点として３次曲線で近似されるカーブを描いて周波数が変動する。また、発振器を構成する発振回路等も温度特性を有するので、これらの影響によっても周波数が変動する。ＴＣＸＯでは、この周波数変動を補償する電圧信号を温度補償回路で生成し、発振回路に設けたバリキャップ・ダイオードに印加することで、周囲温度の変化に対する周波数変動を抑えて高い周波数精度を実現している。
【０００３】
このようなＴＣＸＯの一例として、特許文献１には、発振回路と、出力バッファー回路と、温度センサー回路とを有する半導体基板を用いたＴＣＸＯにおいて、出力バッファー回路と温度センサー回路とを、半導体基板の対角線上の隅部または同一辺上の隅部に配置する構成が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−６７９６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１では、発熱源の１つである出力バッファー回路と温度センサー回路との距離が離れると、出力回路付近の温度を正確に検出できない可能性がある。このため、例えば、ＴＣＸＯの起動時に、温度センサー回路の出力信号に基づいて温度補償を行う場合に、温度センサー回路への熱の伝わり方が遅くなることで出力回路付近の温度に基づいた補正ができず、出力周波数が変動してしまう可能性があった。
【０００６】
本発明は、以上のような問題点に鑑みてなされたものであり、本発明のいくつかの態様によれば、周波数変動を低減させることが可能な半導体回路装置、発振器、電子機器および移動体を提供することができる。
【課題を解決するための手段】
【０００７】
本発明は前述の課題の少なくとも一部を解決するためになされたものであり、以下の態様または適用例として実現することが可能である。
【０００８】
［適用例１］
本適用例に係る半導体回路装置は、
振動子に接続されるとともに、前記振動子を発振させる発振用回路と、
前記発振用回路から出力される信号が入力されて発振信号を出力する出力回路と、
感温素子と、
前記感温素子から出力される信号に基づいて前記発振用回路の特性を調整する特性調整用回路と、
前記出力回路を動作させるための電力を前記出力回路に供給する第１配線と、
基準電圧を前記出力回路に供給する第２配線と、
を半導体基板上に有し、
前記第１配線および前記第２配線の少なくとも一方と前記感温素子とは、平面視で重なっている、半導体回路装置である。
【０００９】
特性調整用回路は、例えば、温度補償回路、周波数調整回路、ＡＦＣ（Auto FrequencyControl）回路等であってもよい。
【００１０】
発振用回路は、例えば、ピアース発振回路、インバーター型発振回路、コルピッツ発振回路、ハートレー発振回路などの種々の発振回路の一部であってもよい。
【００１１】
本適用例によれば、発熱源の１つである出力回路で発生した熱を、第１配線および第２配線の少なくとも一方を介して、効率よく感温素子に伝えることができる。したがって、出力回路と感温素子とが離れて配置されていても、感温素子は出力回路で発生した熱を効率よく検出できるので、例えば、発振器を構成した場合に起動時の周波数変動を低減させることが可能な半導体回路装置を実現できる。
【００１２】
［適用例２］
上述の半導体回路装置において、
前記発振用回路と電気的に接続されているとともに、前記振動子と電気的に接続される接続端子をさらに有し、
平面視において、前記接続端子と前記出力回路との距離は、前記感温素子と前記出力回路との距離よりも短くてもよい。
【００１３】
本適用例によれば、出力回路で発生した熱を、接続端子を介して振動子に効率よく伝えることができる。これによって、半導体回路装置の温度と振動子の温度とがほぼ等しくなる。したがって、感温素子は実質的に振動子の温度も検出できるので、例えば、発振器を構成した場合に起動時の周波数変動を低減させることが可能な半導体回路装置を実現できる。
【００１４】
［適用例３］
上述の半導体回路装置において、
前記発振用回路、前記出力回路および前記特性調整用回路のうち少なくとも１つを制御するためのデータを記憶するメモリーをさらに有してもよい。
【００１５】
本適用例によれば、発振用回路、出力回路および特性調整用回路のうち少なくとも１つを容易に制御できる半導体回路装置を実現できる。
【００１６】
［適用例４］
上述の半導体回路装置において、
前記特性調整用回路は、温度補償回路であってもよい。
【００１７】
本適用例によれば、感温素子は出力回路で発生した熱を効率よく検出できるので、高い精度での周波数温度補償が可能な半導体回路装置を実現できる。
【００１８】
［適用例５］
上述の半導体回路装置において、
前記出力回路は、分周回路を有してもよい。
【００１９】
本適用例によれば、起動時の周波数変動を低減させることが可能であり、複数の周波数を選択的に出力可能な半導体回路装置を実現できる。
【００２０】
［適用例６］
本適用例に係る発振器は、
上述のいずれかの半導体回路装置と、
前記振動子と、
前記半導体回路装置と前記振動子とが収容される容器と、
を有する、発振器である。
【００２１】
本適用例によれば、出力回路と感温素子とが離れて配置されていても、感温素子は出力回路で発生した熱を効率よく検出できるので、例えば、起動時の周波数変動を低減させることが可能な発振器を実現できる。
【００２２】
［適用例７］
本適用例に係る電子機器は、
上述のいずれかの半導体回路装置を有する、電子機器である。
【００２３】
［適用例８］
本適用例に係る移動体は、
上述のいずれかの半導体回路装置を有する、移動体である。
【００２４】
これらの適用例によれば、発振器を構成した場合に起動時の周波数変動を低減させることが可能な半導体回路装置を用いるので、信頼性の高い電子機器および移動体を実現することができる。
【図面の簡単な説明】
【００２５】
【図１】本実施形態に係る半導体回路装置１の回路図である。
【図２】発振用回路１０の回路図である。
【図３】出力回路３０の回路図である。
【図４】振幅制御回路２０の回路図である。
【図５】出力レベル調整レジスターの設定値とＤ／Ａコンバーターの出力電圧およびクリップ電圧との関係の一例を示す図である。
【図６】図６（Ａ）および図６（Ｂ）は、クリップド・サイン波の出力波形の一例を示す図である。
【図７】発振段電流調整レジスターの設定値と差分電流との関係を示す図である。
【図８】第１具体例に係る半導体回路装置１のレイアウト構成を模式的に示す平面図である。
【図９】第２具体例に係る半導体回路装置１のレイアウト構成を模式的に示す平面図である。
【図１０】第３具体例に係る半導体回路装置１のレイアウト構成を模式的に示す平面図である。
【図１１】本実施形態に係る発振器１０００を模式的に示す断面図である。
【図１２】変形例に係る発振器１０００ａを模式的に示す断面図である。
【図１３】本実施形態に係る電子機器３００の機能ブロック図である。
【図１４】電子機器３００の一例であるスマートフォンの外観の一例を示す図である。
【図１５】本実施形態に係る移動体４００の一例を示す図（上面図）である。
【発明を実施するための形態】
【００２６】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。用いる図面は説明の便宜上のものである。なお、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発
明の必須構成要件であるとは限らない。
【００２７】
１．半導体回路装置
１−１．回路構成
図１は本実施形態に係る半導体回路装置１の回路図である。図１に示すように、本実施形態に係る半導体回路装置１は、振動子３と接続されて温度補償型発振器となる。
【００２８】
本実施形態では、振動子３は、基板材料として水晶を用いた水晶振動子であり、例えば、ＡＴカットやＳＣカットの水晶振動子や音叉型の水晶振動子が用いられる。振動子３は、ＳＡＷ（Surface Acoustic Wave）共振子やＭＥＭＳ（Micro Electro Mechanical Systems）振動子であってもよい。また、振動子３の基板材料としては、水晶の他、タンタル酸リチウム、ニオブ酸リチウム等の圧電単結晶や、ジルコン酸チタン酸鉛等の圧電セラミックス等の圧電材料、またはシリコン半導体材料等を用いることができる。振動子３の励振手段としては、圧電効果によるものを用いてもよいし、クーロン力による静電駆動を用いてもよい。なお、本実施形態の振動子３は、基板材料が個片化されたチップ形状の素子としているが、これに限らず、チップ形状の素子が容器に封入されている振動デバイスを用いてもよい。
【００２９】
半導体回路装置１は、電源端子であるＶｃｃ端子、接地端子であるＧＮＤ端子、出力端子であるＯＵＴ端子、テスト端子または半導体回路装置１を制御する信号が入力される端子であるＴＰ端子、振動子３との接続端子であるＸＩ端子およびＸＯ端子が設けられている。Ｖｃｃ端子、ＧＮＤ端子、ＯＵＴ端子およびＴＰ端子は、発振器の外部端子（不図示）にも接続されている。
【００３０】
本実施形態では、半導体回路装置１は、発振用回路１０、出力回路３０、温度補償回路４０（「特性調整用回路」の一例）、感温素子４１、レギュレーター回路５０、メモリー６０、スイッチ回路７０（「切り替え部」の一例）およびシリアルインターフェース（Ｉ／Ｆ）回路８０を含んで構成されている。なお、本実施形態の半導体回路装置１は、これらの要素の一部を省略または変更し、あるいは他の要素を追加した構成としてもよい。
【００３１】
発振用回路１０は、振動子３に接続されるとともに、振動子３を発振させるための回路であり、振動子３の出力信号を増幅して振動子３にフィードバックする。発振用回路１０は、振動子３の発振に基づく発振信号を出力する。
【００３２】
温度補償回路４０は、感温素子４１から出力される信号に基づいて、発振用回路１０の発振周波数が温度によらず一定になるように、温度を変数として振動子３の周波数温度特性に応じた温度補償電圧を発生させる。この温度補償電圧は、発振用回路１０の負荷容量として機能する可変容量素子（不図示）の一端に印加され、発振周波数が制御される。
【００３３】
出力回路３０の信号生成回路３１は、発振用回路１０からの発振信号が入力され、外部出力用の発振信号を生成して出力する。
【００３４】
出力回路３０の振幅制御回路２０は、信号生成回路３１が出力する発振信号の振幅を制御するための回路である。振幅制御回路２０は、信号生成回路３１が出力する発振信号の振幅を制御する振幅制御部と発熱部とを有する。後述するように、発熱部は、発振用回路１０と振幅制御回路２０の振幅制御部との動作状態に基づいて、入力される直流電流が制御される。
【００３５】
レギュレーター回路５０は、Ｖｃｃ端子から供給される電源電圧に基づき、発振用回路１０、温度補償回路４０、出力回路３０の電源電圧または基準電圧となる一定の出力電圧
Ｖｒｅｇを生成する。
【００３６】
メモリー６０は、不図示の不揮発性メモリーとレジスターとを有しており、外部端子から、シリアルインターフェース回路８０を介して、不揮発性メモリーまたはレジスターに対するリード／ライトが可能に構成されている。本実施形態では、発振器を構成した場合に外部端子と接続される半導体回路装置１の端子はＶｃｃ，ＧＮＤ，ＯＵＴ，ＴＰの４つしかないため、シリアルインターフェース回路８０は、例えば、Ｖｃｃ端子の電圧が閾値よりも高い時に、ＴＰ端子から外部入力されるクロック信号ＳＣＬＫとＯＵＴ端子から外部入力されるデータ信号ＤＡＴＡを受け付け、不図示の不揮発性メモリーあるいは内部レジスターに対してデータのリード／ライトを行うようにしてもよい。メモリー６０は、発振用回路１０、出力回路３０および特性調整用回路（温度補償回路４０）のうち少なくとも１つを制御するためのデータを記憶してもよい。これによって、発振用回路１０、出力回路３０および特性調整用回路（温度補償回路４０）のうち少なくとも１つを容易に制御できる半導体回路装置１を実現できる。
【００３７】
スイッチ回路７０は、温度補償回路４０と、出力回路３０の出力側と電気に接続されているＯＵＴ端子（第１端子の一例）との電気的な接続を切り替えるための回路である。
【００３８】
本実施形態では、ＴＰ端子に入力される信号がローレベル（第１モードの一例）の時は、スイッチ回路７０は温度補償回路４０とＯＵＴ端子とを電気的に接続しないように制御され、出力回路３０から出力される発振信号がＯＵＴ端子に出力される。また、後述するように、ＴＰ端子に入力される信号がローレベルの時は、振幅制御回路２０の発熱部の動作が停止される。
【００３９】
一方、ＴＰ端子に入力される信号がハイレベル（第２モードの一例）の時は、スイッチ回路７０は温度補償回路４０とＯＵＴ端子とを電気的に接続するように制御され、出力回路３０からの発振信号の出力が停止され、温度補償回路４０の出力信号（温度補償電圧）がＯＵＴ端子に出力される。また、後述するように、ＴＰ端子に入力される信号がハイレベルの時は、振幅制御回路２０の発熱部は、発振用回路１０と振幅制御回路２０の振幅制御部との動作状態に基づいて、入力される直流電流が制御される。
【００４０】
セルラー等に使用されるＧＰＳ用途のＴＣＸＯとして使用する場合、例えば±０．５ｐｐｍといった高い周波数温度補償精度が要求される。そこで、本実施形態では、レギュレーター回路５０で出力回路３０の出力電圧振幅を安定化させるとともに、低消費電流化の観点から、出力回路３０は出力振幅を抑えたクリップド・サイン波形を出力する。本実施形態では、振幅制御回路２０により、出力回路３０の出力振幅を例えば０．８〜１．２Ｖｐｐの範囲で調整することが可能となっており、さらに、振幅制御回路２０に従来よりも小型の発熱回路を内蔵した構成としている。また、本実施形態では、メモリー６０には、振動子３の周波数に応じて発振用回路１０の発振段電流を調整・選択するための発振段電流調整レジスターＩＯＳＣ＿ＡＤＪ（発振用回路１０を制御するためのデータ）、出力回路３０の内部に設けた分周回路により発振信号を分周して出力するか否かを選択するための分周切替レジスターＤＩＶ（出力回路３０を制御するためのデータ）、出力回路３０が出力するクリップド・サイン波の発振信号の振幅レベルを調整するための出力レベル調整レジスターＶＯＵＴ＿ＡＤＪ（振幅制御回路２０を制御するためのデータ）が設けられており、これらのレジスターに格納されるデータに基づく設定状態に連動して、振幅制御回路２０の内部の発熱回路に流す電流量が制御される。
【００４１】
なお、これらのレジスターの設定値は、例えば、半導体回路装置１の製造時にメモリー６０が有する不揮発性メモリーに記憶されており、発振器として組み立てた後の電源投入時に不揮発性メモリーから各レジスターに設定値が書き込まれる。また、例えば、半導体
回路装置１の製造時に、不揮発性メモリーには、温度補償回路４０に入力される温度補償データ（振動子３の周波数温度特性に応じた０次、１次、３次の各係数値（４次や５次の各係数値を含めてもよい）、あるいは温度と温度補償電圧との対応テーブルなど）（温度補償回路４０を制御するためのデータ）も記憶されている。
【００４２】
［発振用回路の構成］
図２は、図１の発振用回路１０の回路図である。図２に示すように、発振用回路１０は、発振部１１と電流源回路１２とを備えている。発振部１１は振動子３と接続されることでピアース型の発振回路を構成する。発振部１１では、振動子３と並列に可変容量素子であるバリキャップ・ダイオードＶＣＤ１，ＶＣＤ２が直列接続されており、バリキャップ・ダイオードＶＣＤ１，ＶＣＤ２に温度補償電圧が印加されることで温度に対して発振部１１の容量値が変化し、振動子３の周波数温度特性が補償された発振信号が出力される。
【００４３】
電流源回路１２は、差動増幅器ＡＭＰ１、ＰＭＯＳトランジスターＭ２、バイポーラトランジスターＱ２、および、抵抗Ｒ１と複数の抵抗Ｒ２が並列接続された電流調整部により、発振段電流Ｉｏｓｃの基準となる電流Ｉｒｅｆを生成する。電流Ｉｒｅｆは、４ビットのＩＯＳＣ＿ＡＤＪの設定値により調整される。ＰＭＯＳトランジスターＭ１のゲート幅のサイズとＰＭＯＳトランジスターＭ２のゲート幅のサイズは、例えば１０：１の比率を有している。ＰＭＯＳトランジスターＭ３のゲート幅のサイズとＰＭＯＳトランジスターＭ４のゲート幅のサイズも同様のサイズ比を有する。例えば、Ｉｒｅｆ＝２０μＡとすると、１０倍の２００μＡが発振段電流として発振部１１に供給される。差動増幅器ＡＭＰ２、ＰＭＯＳトランジスターＭ４、バイアス電流Ｉｂｉａｓを流す電流源、ＰＭＯＳトランジスターＭ５，Ｍ６で構成される回路は、カスコード接続されたＰＭＯＳトランジスターＭ１，Ｍ３に流れる発振段電流Ｉｏｓｃの電源依存をさらに抑えるための回路である。この回路は、高い周波数制度が要求されるＴＣＸＯにおいて、電流源が出力する電流の電源依存をカスコード回路よりもさらに低減する、利得増強型のカスコード回路である。このカスコード回路は、基準側のＰＭＯＳトランジスターＭ４のソース電圧をモニターし、電源電圧（Ｖｃｃ端子の電圧）が変動した場合に、ＰＭＯＳトランジスターＭ３，Ｍ４のゲート電圧を差動増幅器ＡＭＰ２により制御して、ＰＭＯＳトランジスターＭ１，Ｍ２のソース・ドレイン間の電位差の変化をさらに抑制する。電流源回路１２の出力抵抗としては、差動増幅器ＡＭＰ２のゲイン倍だけさらに上がる。電源電圧の変動に対して発振段電流Ｉｏｓｃが安定化し、発振部１１の発振周波数変動を抑えられる。
【００４４】
［出力回路の構成］
図３は、図１の出力回路３０の回路図である。図３に示すように、出力回路３０は、Ｖｒｅｇ端子にはレギュレーター回路５０の出力電圧Ｖｒｅｇが印加され、Ｖｃｌｉｐ端子には振幅制御回路２０で生成されたクリップド・サイン波出力を得るためのクリップ電圧Ｖｃｌｉｐが印加される。出力回路３０は、分周回路を備えており、ＤＩＶ端子の電圧レベルにより、ＩＮ端子に入力される信号（発振用回路１０が出力する発振信号）を２分周するか否かを選択可能に構成されている。本実施形態では、分周切替レジスターＤＩＶの設定値が０のときは、ＤＩＶ端子がローレベルに設定され、入力信号は、分周されず、ＭＯＳトランジスターＭ３１〜Ｍ３４から成るインバーターで極性が反転され、ノードＶＢＵＦ１の信号がＮＯＲ回路ＮＯＲ１に伝達する。一方、分周切替レジスターＤＩＶの設定値が１のときは、ＤＩＶ端子がハイレベルに設定され、入力信号は、分周回路で１／２に分周され、ノードＶＢＵＦ１の信号がＮＯＲ回路ＮＯＲ１に伝達する。
【００４５】
また、出力回路３０は、ＴＰ端子がローレベルのときに動作可能状態、ＴＰ端子がハイレベルのときに動作停止状態になる。通常動作時は、ＴＰ端子がローレベルに設定され、入力端子ＩＮからの入力信号はＶｃｌｉｐで決まる電圧振幅レベルでクリップされ、ＯＵＴ端子から出力される。図１の温度補償回路４０を調整する（テストする）時は、ＴＰ端
子がハイレベルに設定され、ＭＯＳトランジスターＭ３２，Ｍ３３がオフして、ＮＯＲ回路ＮＯＲ１の出力ノードＶＢＵＦ２およびＮＯＲ回路ＮＯＲ２の出力ノードＶＢＵＦ３がともに接地電位になり、ＮＭＯＳトランジスターＭ３５，Ｍ３６がともにオフ状態となる。これにより、出力回路３０は動作停止状態になる。
【００４６】
ＮＭＯＳトランジスターＭ３５，Ｍ３６には、他のトランジスターと比べて大きな電流が流れるので、ＮＭＯＳトランジスターＭ３５，Ｍ３６は、出力回路３０の主な発熱源となり得る。
【００４７】
［振幅制御回路の構成］
図４は、図１の振幅制御回路２０の回路図である。図４において、ＮＭＯＳトランジスターＭ１１，Ｍ１２，Ｍ１３はディプレッションタイプのＭＯＳトランジスターであり、その他のＭＯＳトランジスターはノーマルタイプ（エンハンスメントタイプ）のＭＯＳトランジスターである。図４に示す振幅制御回路２０は、温度補償回路４０の調整時にスタティックな電流（直流電流）Ｉｈｔを流すことで、通常動作時に出力回路３０で発生する熱に相当する熱を発生させる。これにより、通常動作時と温度補償回路４０の調整時との間の発熱量の変動が抑えられる。
【００４８】
次式（１）に示すように、出力回路３０の出力振幅レベルを決めるクリップ電圧Ｖｃｌｉｐは、差動増幅器ＡＭＰの出力電圧ＶｇからＮＭＯＳトランジスターＭ１２のゲート・ソース間電圧ＶｇｓＭ１２を差し引いた電圧となる。
【００４９】
【数１】
0006540943.tif 000002
【００５０】
Ｖｇは、出力レベル調整レジスターＶＯＵＴ＿ＡＤＪで与えられたデータを基にＤ／ＡコンバーターＤＡＣでＤ／Ａ変換されたアナログの出力電圧Ｖｄａｃから、次式（２）によって得られる。
【００５１】
【数２】
0006540943.tif 000003
【００５２】
式（２）を式（１）に代入することにより、次式（３）の関係が成り立つ。すなわち、Ｄ／ＡコンバーターＤＡＣの出力電圧Ｖｄａｃを差動増幅器ＡＭＰで増幅した電圧であるＶｄａｃ・（Ｒ１／Ｒ２＋１）により、クリップ電圧Ｖｃｌｉｐが決まる。
【００５３】
【数３】
0006540943.tif 000004
【００５４】
通常動作時は、ＴＰ端子がローレベルに設定され、スイッチ回路ＳＷ１がオン状態、ＮＭＯＳスイッチＳＷ２がオフ状態、ＭＯＳトランジスターＭ１３Ｂがオフ状態となり、発熱回路２１は動作停止状態になる。一方、温度補償回路４０の調整時は、ＴＰ端子がハイレベルに設定され、スイッチ回路ＳＷ１がオフ状態に、ＮＭＯＳスイッチＳＷ２がオン状態となり、これにより、ＮＭＯＳトランジスターＭ１２が遮断状態となり、ＮＭＯＳトランジスターＭ１３を含む発熱回路２１が動作状態となる。
【００５５】
出力回路３０が出力する波形は、図６に示すようなクリップド・サイン波であり、出力周波数が高いほどクリップド・サイン波のピーク値（振幅）は下がるので、出力周波数に合わせて出力レベル調整レジスターＶＯＵＴ＿ＡＤＪの設定値が選択される。通常はクリップド・サイン波の振幅を０．８Ｖｐｐ以上確保できるように出力レベル調整レジスターＶＯＵＴ＿ＡＤＪの設定値が選択される。図５に、出力レベル調整レジスターＶＯＵＴ＿ＡＤＪの設定値とＤ／ＡコンバーターＤＡＣの出力電圧Ｖｄａｃおよびクリップ電圧Ｖｃｌｉｐとの関係の一例を示す。図５は、差動増幅器ＡＭＰを含むレプリカ回路２２のゲインを約１．２倍に設定した場合の一例であり、クリップ電圧ＶｃｌｉｐはＤＣ的な電圧値を示している。また、図６（Ａ）および図６（Ｂ）は、それぞれ、出力周波数が２６ＭＨｚと５２ＭＨｚの場合のクリップド・サイン波の出力波形の一例を示す図であり、ともにＶＯＵＴ＿ＡＤＪは“０１”に設定されている。図５に示すように、ＶＯＵＴ＿ＡＤＪが“０１”に設定された場合、クリップ電圧Ｖｃｌｉｐは０．９Ｖとなり、図６（Ａ）に示すように、出力周波数が２６ＭＨｚの場合はクリップド・サイン波の振幅は約０．９Ｖｐｐであり、図６（Ｂ）に示すように、出力周波数が５２ＭＨｚの場合でもクリップド・サイン波の振幅は約０．８２Ｖｐｐを確保できている。また、出力周波数が５２ＭＨｚの場合は、クリップド・サイン波の振幅が若干低下場合もあり、ＶＯＵＴ＿ＡＤＪを“１０”に設定して振幅を０．１Ｖ上げて０．９２Ｖｐｐとすることも可能である。
【００５６】
本実施形態では、ＴＰ端子がハイレベルに設定された時に発熱回路２１を流れる電流Ｉｈｔは、発振段電流調整レジスターＩＯＳＣ＿ＡＤＪの設定値、分周切替レジスターＤＩＶの設定値、および、出力レベル調整レジスターＶＯＵＴ＿ＡＤＪの設定値と連動して変化し、ＴＰ端子がローレベルに設定された時に出力回路３０で消費される電流に相当する電流に近づくようになっている。これにより、ＴＰ端子がローレベルに設定された時の半導体回路装置１を用いた発振器の消費電流とＴＰ端子がハイレベルに設定された時の半導体回路装置１を用いた発振器の消費電流との差の電流である差分電流を小さくしている。すなわち、出力回路３０が動作状態にあるときの電流と停止状態にあるときの電流との差を小さくして、発振用回路１０の発熱量の変動を抑えている。一例として、図７に、発振段電流調整レジスターＩＯＳＣ＿ＡＤＪの設定値と差分電流との関係を示す。図７には、分周切替レジスターＤＩＶの設定値が０の時（源振出力時）と１の時（分周出力時）の関係が示されている。図７に示すように、本実施形態の半導体回路装置１を用いた発振器では、発振周波数や出力の分周の有無に応じてＩＯＳＣ＿ＡＤＪやＤＩＶのレジスター値が個別に設定される場合においても、出力回路３０の動作状態にあるときの電流と停止状態にある時の電流との差を低減することができ、差分電流を０に近づけることに成功している。
【００５７】
なお、発熱回路２１は発熱部として機能し、振幅制御回路２０のうち発熱回路２１以外の回路は振幅制御部として機能する。
【００５８】
１−２．レイアウト構成
１−２−１．第１具体例
図８は、第１具体例に係る半導体回路装置１のレイアウト構成を模式的に示す平面図である。なお、図８においては、半導体回路装置１に含まれる回路の一部については記載を省略している。
【００５９】
本具体例に係る半導体回路装置１は、半導体基板１００と、半導体基板１００に配置された少なくとも出力回路３０および感温素子４１を構成要素とする第１回路ブロック１１０と、半導体基板１００に配置された少なくともメモリー６０を構成要素とする第２回路ブロック１２０と、を含んで構成されている。また、半導体回路装置１は、出力回路３０を動作させるための電力を出力回路３０に供給する第１配線９１と、基準電圧を出力回路３０に供給する第２配線９２と、を含んで構成されている。また、本実施形態に係る半導体回路装置１は、図１に示される各端子に対応する、接続端子ＸＩ、接続端子ＸＯ、接続端子Ｖｃｃ、接続端子ＧＮＤ、接続端子ＯＵＴおよび接続端子ＴＰを含んで構成されている。
【００６０】
出力回路３０を動作させるための電力を出力回路３０に供給する第１配線９１と、基準電圧（本具体例においては接地電位であるが、例えば、レギュレーター回路５０の出力電圧Ｖｒｅｇなどであってもよい。）を出力回路３０に供給する第２配線９２とは、大きな電流が流れるので、一般的に他の配線よりも太く構成されている。
【００６１】
図８に示されるように、本具体例においては、第１配線９１と感温素子４１とは、平面視で重なっている。
【００６２】
本具体例によれば、発熱源の１つである出力回路３０で発生した熱を、第１配線９１を介して、効率よく感温素子４１に伝えることができる。したがって、出力回路３０と感温素子４１とが離れて配置されていても、感温素子４１は出力回路３０で発生した熱を効率よく検出できるので、例えば、発振器を構成した場合に起動時の周波数変動を低減させることが可能な半導体回路装置１を実現できる。
【００６３】
図８に示される例では、半導体回路装置１は、発振用回路１０と電気的に接続されているとともに、振動子３と電気的に接続される接続端子ＸＩおよび接続端子ＸＯを有し、平面視において、接続端子ＸＩおよび接続端子ＸＯの少なくとも一方と出力回路３０との距離（最短直線距離）は、感温素子４１と出力回路３０との距離（最短直線距離）よりも短い。図８に示される例では、接続端子ＸＩおよび接続端子ＸＯのいずれもと出力回路３０との距離は、感温素子４１と出力端子（接続端子ＯＵＴ）との距離よりも短い。
【００６４】
本具体例によれば、出力回路３０で発生した熱を、接続端子ＸＩおよび接続端子ＸＯの少なくとも一方を介して振動子３に効率よく伝えることができる。これによって、半導体回路装置１の温度と振動子３の温度とがほぼ等しくなる。したがって、感温素子４１は実質的に振動子３の温度も検出できるので、例えば、発振器を構成した場合に起動時の周波数変動を低減させることが可能な半導体回路装置１を実現できる。なお、本具体例では、発熱する回路として出力回路３０を例として挙げているが、これに限らず、第１配線９１に接続されているとともに動作時に発熱する回路、例えば、発振用回路１０や、発振用回路１０からの信号が入力され該信号を増幅して出力する増幅回路等であってもよい。
【００６５】
本具体例に係る半導体回路装置１は、上述した技術的意義とは異なる観点でもさらに技術的意義を有している。
【００６６】
図８に示されるように、接続端子ＸＯは、平面視で、第１回路ブロック１１０と第２回路ブロック１２０との間に設けられている。
【００６７】
本具体例によれば、接続端子ＸＯは、平面視で、第１回路ブロック１１０と第２回路ブロック１２０との間に設けられているので、第２回路ブロック１２０内に１かたまりの矩形領域を大きくとることができる。したがって、半導体基板１００のサイズを大きくでき
ない場合でも、第２回路ブロック１２０内における１かたまりの矩形領域を大きくして、例えば、１つの機能を有する回路が形成される領域を大きくとることができるため、回路配置の自由度が大きい半導体回路装置１を実現できる。
【００６８】
本具体例においては、半導体回路装置１は、平面視で、第２回路ブロック１２０側から遠ざかる方向に第１回路ブロック１１０にはさまれている領域１１１を有し、接続端子ＸＯの少なくとも一部は、第１回路ブロック１１０にはさまれている領域１１１に設けられている。
【００６９】
本具体例によれば、接続端子ＸＯは、平面視で、第１回路ブロック１１０に食い込むように配置されているため、第２回路ブロック１２０の配置領域を大きくとることができるので、第２回路ブロック１２０内に１かたまりの矩形領域をさらに大きくとることができる。したがって、半導体基板１００のサイズを大きくできない場合でも、第２回路ブロック１２０内における１かたまりの矩形領域を大きくして、例えば、１つの機能を有する回路が形成される領域を大きくとることができるため、回路配置の自由度が大きい半導体回路装置１を実現できる。
【００７０】
本具体例においては、第２回路ブロック１２０は、半導体基板１００の外周部１０１と第１回路ブロック１１０との間であり、かつ、外周部１０１と接続端子ＸＯとの間に設けられている。図８に示される例では、半導体基板１００は、平面視で長方形に構成されており、外周部１０１は、平面視での長方形の１辺に相当する。なお、半導体基板１００は、平面視で完全に多角形である必要はなく、平面視で外周に凹凸がある略多角形であってもよい。この場合に、外周部１０１は、略多角形の１辺と同視できる部分に相当するものとしてもよい。
【００７１】
本具体例によれば、接続端子ＸＯが半導体基板１００の外周部１０１近傍に設けられている場合に比べて、半導体基板１００の外周部１０１側に配置された第２回路ブロック１２０内に１かたまりの矩形領域を大きくとることができる。したがって、半導体回路装置１のチップサイズを大きくできない場合でも、第２回路ブロック１２０内における１かたまりの矩形領域を大きくして、例えば、１つの機能を有する回路が形成される領域を大きくとることができるため、回路配置の自由度が大きい半導体回路装置１を実現できる。
【００７２】
本具体例においては、第２回路ブロック１２０は、メモリー６０を含んで構成されている。
【００７３】
本具体例によれば、第２回路ブロック１２０内の１かたまりの矩形領域内に、メモリー６０を配置できるので、半導体基板１００のサイズを大きくできない場合でも、メモリー６０の記憶容量を大きくできる半導体回路装置１を実現できる。また、メモリー６０を１かたまりの矩形領域内に配置できるので、メモリー６０を複数の領域に設ける場合に比べて、メモリー６０の配線が容易になる。また、メモリー６０を複数の領域に設ける場合に比べて、メモリー６０のアドレス指定が容易になる。
【００７４】
本実施形態においては、第２回路ブロック１２０は、半導体基板１００の長辺に沿うように設けられている。これによって、第２回路ブロック１２０を半導体基板１００の短辺に沿うように設けられている場合に比べて、第２回路ブロック１２０のメモリー６０と、第１回路ブロック１１０に含まれる種々の回路との配線を短くすることができる。
【００７５】
１−２−２．第２具体例
図９は、第２具体例に係る半導体回路装置１のレイアウト構成を模式的に示す平面図である。なお、図９においては、半導体回路装置１に含まれる回路の一部については記載を
省略している。また、第１具体例と同様の構成には同一の符号を付し、詳細な説明を省略する。
【００７６】
図９に示されるように、本具体例においては、第２配線９２と感温素子４１とは、平面視で重なっている。
【００７７】
本具体例によれば、発熱源の１つである出力回路３０で発生した熱を、第２配線９２を介して、効率よく感温素子４１に伝えることができる。したがって、出力回路３０と感温素子４１とが離れて配置されていても、感温素子４１は出力回路３０で発生した熱を効率よく検出できるので、例えば、発振器を構成した場合に起動時の周波数変動を低減させることが可能な半導体回路装置１を実現できる。なお、本具体例では、発熱する回路として出力回路３０を例として挙げているが、これに限らず、第２配線９２に接続されているとともに動作時に発熱する回路、例えば、発振用回路１０や、発振用回路１０からの信号が入力され該信号を増幅して出力する増幅回路等であってもよい。
【００７８】
また、第２具体例においても、第１具体例で説明した理由と同様の理由により、同様の効果を奏する。
【００７９】
１−２−３．第３具体例
図１０は、第３具体例に係る半導体回路装置１のレイアウト構成を模式的に示す平面図である。なお、図１０においては、半導体回路装置１に含まれる回路の一部については記載を省略している。また、第１具体例と同様の構成には同一の符号を付し、詳細な説明を省略する。
【００８０】
図１０に示されるように、本具体例においては、第１配線９１および第２配線９２と感温素子４１とは、平面視で重なっている。
【００８１】
本具体例によれば、発熱源の１つである出力回路３０で発生した熱を、第１配線９１および第２配線９２を介して、効率よく感温素子４１に伝えることができる。したがって、出力回路３０と感温素子４１とが離れて配置されていても、感温素子４１は出力回路３０で発生した熱を効率よく検出できるので、例えば、発振器を構成した場合に起動時の周波数変動を低減させることが可能な半導体回路装置１を実現できる。なお、本具体例では、発熱する回路として出力回路３０を例として挙げているが、これに限らず、第１配線９１および第２配線９２に接続されているとともに動作時に発熱する回路、例えば、発振用回路１０や、発振用回路１０からの信号が入力され該信号を増幅して出力する増幅回路等であってもよい。
【００８２】
また、第３具体例においても、第１具体例で説明した理由と同様の理由により、同様の効果を奏する。
【００８３】
２．発振器
図１１は、本実施形態に係る発振器１０００を模式的に示す断面図である。発振器１０００は、半導体回路装置１と、振動子３と、半導体回路装置１と振動子３とを収容する容器１１００と、を含んで構成されている。図１１に示される例では、発振器１０００は、半導体回路装置１と振動子３とを同一空間内に収容する容器１１００を含んで構成されている。また、図１１に示される例では、発振器１０００は、蓋１２００および電極１３００を含んで構成されている。図１１に示される例では、半導体回路装置１は、１チップで構成されている。また、振動子３としては、基板材料として水晶を用いた水晶振動子、例えば、ＡＴカットやＳＣカットの水晶振動子や、ＳＡＷ（Surface Acoustic Wave）共振子やＭＥＭＳ（Micro Electro Mechanical Systems）振動子であってもよい。また、振動
子３の基板材料としては、水晶の他、タンタル酸リチウム、ニオブ酸リチウム等の圧電単結晶や、ジルコン酸チタン酸鉛等の圧電セラミックス等の圧電材料、またはシリコン半導体材料等を用いることができる。振動子３の励振手段としては、圧電効果によるものを用いてもよいし、クーロン力による静電駆動を用いてもよい。なお、本実施形態の振動子３は、基板材料が個片化されたチップ形状の素子としているが、これに限らず、チップ形状の素子が容器に封入されている振動デバイスを用いてもよい。
【００８４】
容器１１００には、凹部が設けられており、蓋１２００で凹部を覆うことによって収容室１４００となる。容器１１００には、半導体回路装置１と振動子３とを電気的に接続するための配線および端子が、凹部の表面または容器１１００の内部に設けられている。また、容器１１００には、少なくとも、半導体回路装置１の接続端子Ｖｃｃ、接続端子ＧＮＤ、接続端子ＯＵＴおよび接続端子ＴＰとそれぞれ電気的に接続される電極１３００が設けられている。
【００８５】
図１２は、変形例に係る発振器１０００ａを模式的に示す断面図である。発振器１０００ａは、半導体回路装置１と、振動子３と、半導体回路装置１と振動子３とを収容する容器１１００ａと、を含んで構成されている。図１２に示される例では、発振器１０００ａは、半導体回路装置１と振動子３とを異なる空間内に収容する容器１１００ａを含んで構成されている。また、図１２に示される例では、発振器１０００ａは、蓋１２００、電極１３００および封止部材１５００を含んで構成されている。図１２に示される例では、半導体回路装置１は、１チップで構成されている。また、振動子３としては、基板材料として水晶を用いた水晶振動子、例えば、ＡＴカットやＳＣカットの水晶振動子や、ＳＡＷ（Surface Acoustic Wave）共振子やＭＥＭＳ（Micro Electro Mechanical Systems）振動子であってもよい。また、振動子３の基板材料としては、水晶の他、タンタル酸リチウム、ニオブ酸リチウム等の圧電単結晶や、ジルコン酸チタン酸鉛等の圧電セラミックス等の圧電材料、またはシリコン半導体材料等を用いることができる。振動子３の励振手段としては、圧電効果によるものを用いてもよいし、クーロン力による静電駆動を用いてもよい。なお、本変形例の振動子３は、基板材料が個片化されたチップ形状の素子としているが、これに限らず、チップ形状の素子が容器に封入されている振動デバイスを用いてもよい。
【００８６】
容器１１００ａには、対向する面に２つの凹部が設けられており、蓋１２００で一方の凹部を覆うことによって収容室１４００ａ、封止部材１５００で他方の凹部を覆うことによって収容室１４００ｂとなる。図１２に示される例では、収容室１４００ａには振動子３が収容され、収容室１４００ｂには半導体回路装置１が収容されている。容器１１００ａには、半導体回路装置１と振動子３とを電気的に接続するための配線および端子が、凹部の表面または容器１１００ａの内部に設けられている。また、容器１１００ａには、少なくとも、半導体回路装置１の接続端子Ｖｃｃ、接続端子ＧＮＤ、接続端子ＯＵＴおよび接続端子ＴＰとそれぞれ電気的に接続される電極１３００が設けられている。
【００８７】
本実施形態に係る発振器１０００および発振器１０００ａによれば、出力回路３０と感温素子４１とが離れて配置されていても、感温素子４１は出力回路３０で発生した熱を効率よく検出できるので、例えば、起動時の周波数変動を低減させることが可能な発振器１０００および発振器１０００ａを実現できる。
【００８８】
３．電子機器
図１３は、本実施形態に係る電子機器３００の機能ブロック図である。なお、上述された各実施形態と同様の構成には同一の符号を付し、詳細な説明を省略する。
【００８９】
本実施形態に係る電子機器３００は、半導体回路装置１を含む電子機器３００である。
図１３に示される例では、電子機器３００は、振動子３、半導体回路装置１、逓倍回路３１０、ＣＰＵ（Central Processing Unit）３２０、操作部３３０、ＲＯＭ（Read Only Memory）３４０、ＲＡＭ（Random Access Memory）３５０、通信部３６０、表示部３７０、音出力部３８０を含んで構成されている。なお、本実施形態に係る電子機器３００は、図１１に示される構成要素（各部）の一部を省略または変更してもよいし、他の構成要素を付加した構成としてもよい。
【００９０】
逓倍回路３１０は、クロックパルスをＣＰＵ３２０だけでなく各部に供給する（図示は省略）。クロックパルスは、例えば振動子３と接続された半導体回路装置１からの発振信号から所望の高調波信号を逓倍回路３１０で取り出した信号であってもよいし、半導体回路装置１からの発振信号を、ＰＬＬシンセサイザーを有する逓倍回路３１０で逓倍した信号であってもよい（図示は省略）。
【００９１】
ＣＰＵ３２０は、ＲＯＭ３４０等に記憶されているプログラムに従い、逓倍回路３１０が出力するクロックパルスを用いて各種の計算処理や制御処理を行う。具体的には、ＣＰＵ３２０は、操作部３３０からの操作信号に応じた各種の処理、外部とデータ通信を行うために通信部３６０を制御する処理、表示部３７０に各種の情報を表示させるための表示信号を送信する処理、音出力部３８０に各種の音を出力させる処理等を行う。
【００９２】
操作部３３０は、操作キーやボタンスイッチ等により構成される入力装置であり、ユーザーによる操作に応じた操作信号をＣＰＵ３２０に出力する。
【００９３】
ＲＯＭ３４０は、ＣＰＵ３２０が各種の計算処理や制御処理を行うためのプログラムやデータ等を記憶している。
【００９４】
ＲＡＭ３５０は、ＣＰＵ３２０の作業領域として用いられ、ＲＯＭ３４０から読み出されたプログラムやデータ、操作部３３０から入力されたデータ、ＣＰＵ３２０が各種プログラムにしたがって実行した演算結果等を一時的に記憶する。
【００９５】
通信部３６０は、ＣＰＵ３２０と外部装置との間のデータ通信を成立させるための各種制御を行う。
【００９６】
表示部３７０は、ＬＣＤ（Liquid Crystal Display）や電気泳動ディスプレイ等により構成される表示装置であり、ＣＰＵ３２０から入力される表示信号に基づいて各種の情報を表示する。
【００９７】
そして、音出力部３８０は、スピーカー等の音を出力する装置である。
【００９８】
本実施形態に係る電子機器３００によれば、発振器を構成した場合に起動時の周波数変動を低減させることが可能な半導体回路装置１を用いるので、信頼性の高い電子機器３００を実現することができる。
【００９９】
電子機器３００としては種々の電子機器が考えられる。例えば、パーソナルコンピューター（例えば、モバイル型パーソナルコンピューター、ラップトップ型パーソナルコンピューター、タブレット型パーソナルコンピューター）、携帯電話機などの移動体端末、ディジタルカメラ、インクジェット式吐出装置（例えば、インクジェットプリンター）、ルーターやスイッチなどのストレージエリアネットワーク機器、ローカルエリアネットワーク機器、移動体端末基地局用機器、テレビ、ビデオカメラ、ビデオレコーダー、カーナビゲーション装置、ページャー、電子手帳（通信機能付も含む）、電子辞書、電卓、電子ゲーム機器、ゲーム用コントローラー、ワードプロセッサー、ワークステーション、テレビ
電話、防犯用テレビモニター、電子双眼鏡、ＰＯＳ（point of sale）端末、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシミュレーター、ヘッドマウントディスプレイ、モーショントレース、モーショントラッキング、モーションコントローラー、ＰＤＲ（歩行者位置方位計測）等が挙げられる。
【０１００】
図１４は、電子機器３００の一例であるスマートフォンの外観の一例を示す図である。電子機器３００であるスマートフォンは、操作部３３０としてボタンを、表示部３７０としてＬＣＤを備えている。そして、電子機器３００であるスマートフォンは、発振器を構成した場合に起動時の周波数変動を低減させることが可能な半導体回路装置１を用いるので、信頼性の高い電子機器３００を実現することができる。
【０１０１】
４．移動体
図１５は、本実施形態に係る移動体４００の一例を示す図（上面図）である。なお、上述された各実施形態と同様の構成には同一の符号を付し、詳細な説明を省略する。
【０１０２】
本実施形態に係る移動体４００は、半導体回路装置１を用いた発振器１０００を含む移動体４００である。図１５には、発振器１０００を含む移動体４００が示されている。また、図１５に示される例では、移動体４００は、エンジンシステム、ブレーキシステム、キーレスエントリーシステム等の各種の制御を行うコントローラー４２０、コントローラー４３０、コントローラー４４０、バッテリー４５０およびバックアップ用バッテリー４６０を含んで構成されている。なお、本実施形態に係る移動体４００は、図１５に示される構成要素（各部）の一部を省略または変更してもよいし、他の構成要素を付加した構成としてもよい。
【０１０３】
本実施形態に係る移動体４００によれば、発振器を構成した場合に起動時の周波数変動を低減させることが可能な半導体回路装置１を用いるので、信頼性の高い移動体４００を実現することができる。
【０１０４】
このような移動体４００としては種々の移動体が考えられ、例えば、自動車（電気自動車も含む）、ジェット機やヘリコプター等の航空機、船舶、ロケット、人工衛星等が挙げられる。
【０１０５】
本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
【０１０６】
例えば、上述した各実施形態では、特性調整用回路として温度補償回路を有する発振器（ＴＣＸＯ）を例に挙げたが、本発明は、これ以外にも、特性調整用回路として周波数調整回路を有する発振器（ＳＰＸＯ等）、特性調整用回路としてＡＦＣ（Auto Frequency Control）回路を有する発振器（ＶＣＸＯやＶＣ−ＴＣＸＯ等）など、種々の発振器に適用することができる。
【０１０７】
上述した実施形態および変形例は一例であって、これらに限定されるわけではない。例えば、各実施形態および各変形例を適宜組み合わせることも可能である。
【０１０８】
本発明は、実施形態で説明した構成と実質的に同一の構成（例えば、機能、方法および結果が同一の構成、あるいは目的および効果が同一の構成）を含む。また、本発明は、実施形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施形態で説明した構成と同一の作用効果を奏する構成または同一の目的を達成することができる構成を含む。また、本発明は、実施形態で説明した構成に公知技術を付加した構成
を含む。
【符号の説明】
【０１０９】
１…半導体回路装置、３…振動子、１０…発振用回路、１１…発振部、１２…電流源回路、２０…振幅制御回路、２１…発熱回路、２２…レプリカ回路、２３…デコード回路、２４…レベル補正回路、２５…抵抗回路、３０…出力回路、３１…信号生成回路、４０…温度補償回路、４１…感温素子、５０…レギュレーター回路、６０…メモリー、７０…スイッチ回路、８０…シリアルインターフェース（Ｉ／Ｆ）回路、９１…第１配線、９２…第２配線、１００…半導体基板、１０１…外周部、１１０…第１回路ブロック、１１１…第１回路ブロック１１０に挟まれている領域、１２０…第２回路ブロック、３００…電子機器、３１０…逓倍回路、３２０…ＣＰＵ、３３０…操作部、３４０…ＲＯＭ、３５０…ＲＡＭ、３６０…通信部、３７０…表示部、３８０…音声出力部、４００…移動体、４２０…コントローラー、４３０…コントローラー、４４０…コントローラー、４５０…バッテリー、４６０…バックアップ用バッテリー、１０００，１０００ａ…発振器、１１００，１１００ａ…容器、１２００…蓋、１３００…電極、１４００，１４００ａ，１４００ｂ…収容室、１５００…封止部材、ＧＮＤ…接続端子、ＯＵＴ…接続端子、ＴＰ…接続端子、Ｖｃｃ…接続端子、ＸＩ…接続端子、ＸＯ…接続端子
【図１】
0006540943.tif 000005
【図２】
0006540943.tif 000006
【図３】
0006540943.tif 000007
【図４】
0006540943.tif 000008
【図５】
0006540943.tif 000009
【図６】
0006540943.tif 000010
【図７】
0006540943.tif 000011
【図８】
0006540943.tif 000012
【図９】
0006540943.tif 000013
【図１０】
0006540943.tif 000014
【図１１】
0006540943.tif 000015
【図１２】
0006540943.tif 000016
【図１３】
0006540943.tif 000017
【図１４】
0006540943.tif 000018
【図１５】
0006540943.tif 000019