(57)【特許請求の範囲】
【請求項１】
金属膜と、
前記金属膜と電気的に接続される半導体である第１の遷移金属ダイカルコゲナイドと、
前記金属膜と前記第１の遷移金属ダイカルコゲナイドの界面に配置される金属である第２の遷移金属ダイカルコゲナイドと、
を有し、
前記第２の遷移金属ダイカルコゲナイドは、ＮｂＳ２、ＴａＳ２、ＶＳ２、ＮｂＳｅ２、ＴａＳｅ２、ＶＳｅ２、ＮｂＴｅ２、ＴａＴｅ２、ＶＴｅ２、ＴｉＳ２、ＴｉＳｅ２、ＴｉＴｅ２の中から選択されることを特徴とする電子デバイス。
【請求項２】
前記第１の遷移金属ダイカルコゲナイドは、基板上の所定の位置に形成された薄膜であり、
前記金属膜は、前記薄膜の第１の方向の両端部で、前記薄膜にオーバーラップして配置されるソース電極及びドレイン電極であり、
前記第２の遷移金属ダイカルコゲナイドは前記ソース電極と前記薄膜の界面、及び前記ドレイン電極と前記薄膜の界面に位置することを特徴とする請求項１に記載の電子デバイス。
【請求項３】
前記第２の遷移金属ダイカルコゲナイドは、前記薄膜の両端部において、前記薄膜の上面と端面を覆っていることを特徴とする請求項２に記載の電子デバイス。
【請求項４】
基板上の所定の位置に、半導体である第１の遷移金属ダイカルコゲナイド膜を形成し、
前記第１の遷移金属ダイカルコゲナイド膜の一部または全部を覆って、金属の性質を有する第２の遷移金属ダイカルコゲナイド膜を形成し、
前記第２の遷移金属ダイカルコゲナイド膜の上に、金属膜を形成し、
前記第１の遷移金属ダイカルコゲナイド膜と前記第２の遷移金属ダイカルコゲナイド膜の形成は、
前記基板上の所定の位置に、６族遷移金属膜を形成し、
前記６族遷移金属膜上の一部または全部を覆う５族金属膜またはチタン膜を形成し、
前記６族遷移金属膜と、前記５族金属膜またはチタン膜を硫化、セレン化、またはテルル化することを特徴とする電子デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子デバイスとその製造方法に関する。
【背景技術】
【０００２】
遷移金属ダイカルコゲナイド（Transition Metal DiChalcogenide；ＴＭＤＣ）は、１つの遷移金属原子Ｔに対して、酸素以外の第１６族元素（カルコゲン元素と呼ばれる）Ｘが２つ結合した化合物であり、化学式ＴＸ２で表される。カルコゲン元素には、セレニウム（Ｓｅ）、硫黄（Ｓ）、テルル（Ｔｅ）などが含まれる。遷移金属原子Ｔをカルコゲン元素Ｘで挟み込んだ層状の２次元結晶は、高いキャリア移動度と良好な力学特性を有し、種々のデバイスへの適用が期待されている。
【０００３】
遷移金属がチタン（Ｔｉ）を除く４族元素（Ｚｒ、Ｈｆなど）である遷移金属ダイカルコゲナイドは、ワイドギャップ半導体である。遷移金属がＴｉの場合は、半金属となる。遷移金属が６族元素である遷移金属ダイカルコゲナイド（ＴVIＸ２）は半導体、遷移金属が５族元素の遷移金属ダイカルコゲナイド（ＴVＸ２）は金属となる。
【０００４】
ＴＭＤＣが有する電気的及び／又は機械的な特性を利用して、ＴＭＤＣを電界効果トランジスタ（Field Effect Transistor；ＦＥＴ）に適用する技術が提案されている（たとえば、特許文献１および非特許文献１参照）。
【０００５】
図１は、ＴＭＤＣを用いたトランジスタの一例を示す。このトランジスタは、バックゲート型のトランジスタであり、導電性の基板１１１がゲート電極として機能する。基板１１１上に絶縁膜１１２を介してソース電極（Ｓ）とドレイン電極（Ｄ）が配置され、ソース電極とドレイン電極の間に、二硫化モリブデン（ＭｏＳ２）など、６族遷移金属を用いた半導体ＴＭＤＣ２が配置される。ソース電極（Ｓ）とドレイン電極（Ｄ）の間の半導体ＴＭＤＣ２がチャネルを形成する。
【０００６】
図２に示すように、半導体ＴＭＤＣ２のｃ軸方向が基板１１１と垂直なＺ方向に一致するように、単層または複数層の半導体ＴＭＤＣ２が形成される。半導体ＴＭＤＣ２は、チャネルの両端部で、金属の電極に接続される。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特表２００７−５０６２８６号公報
【非特許文献】
【０００８】
【非特許文献１】Carlo M. Orofeo,Satoru Suzuki, Yoshiaki Sekine, and Hiroki Hibino, Applied Physics Letters 105,083112 (2014)
【発明の概要】
【発明が解決しようとする課題】
【０００９】
図１及び図２の構成では、半導体ＴＭＤＣ２で形成されるチャネルが、直接金属のソース電極（Ｓ）とドレイン電極（Ｄ）に接続される。この場合、金属電極と半導体ＴＭＤＣ２の界面に、金属と半導体の接合によるショットキー障壁が存在し、ショットキー障壁が接触抵抗（Ｒｃ）を増大させる一因となる。半導体ＴＭＤＣ２と金属電極の間の接触抵抗が増大すると、半導体ＴＭＤＣ２の特性を活かした高速動作、低消費電力が阻害されるおそれがある。
【００１０】
そこで、半導体ＴＭＤＣと、これに接続される金属との間の接触抵抗の増大を抑えた電子デバイスの実現を課題とする。
【課題を解決するための手段】
【００１１】
本発明の一態様では、電子デバイスは、
金属膜と、
前記金属膜と電気的に接続される半導体である第１の遷移金属ダイカルコゲナイドと、
前記金属膜と前記第１の遷移金属ダイカルコゲナイドの界面に配置される、金属である第２の遷移金属ダイカルコゲナイドと、
を有する。
【発明の効果】
【００１２】
上記の構成により、半導体ＴＭＤＣとこれに接続される金属との間の接触抵抗の増大を抑えた電子デバイスが実現される。
【図面の簡単な説明】
【００１３】
【図１】半導体ＴＭＤＣを用いた電子デバイスの例を示す図である。
【図２】半導体ＴＭＤＣと金属電極との間の接続を示す図である。
【図３】実施形態の接合構造を示す図である。
【図４】金属ＴＭＤＣの単位セル構造を示す図である。
【図５】実施形態の接合構造を用いる原理を説明する図である。
【図６】実施形態の接合構造を用いる原理を説明する図である。
【図７】実施形態の接合構造を用いた電子デバイスの一例として、トランジスタの構成例１を示す図である。
【図８】構成例１のトランジスタの製造工程図である。
【図９】構成例１のトランジスタの製造工程図である。
【図１０】構成例１のトランジスタの製造工程図である。
【図１１】構成例１のトランジスタの製造工程図である。
【図１２】構成例１のトランジスタの製造工程図である。
【図１３】実施形態の接合構造を用いた電子デバイスの一例として、トランジスタの構成例２を示す図である。
【図１４】図１３のトランジスタの製造工程図である。
【図１５】図１３のトランジスタの製造工程図である。
【図１６】図１３のトランジスタの製造工程図である。
【発明を実施するための形態】
【００１４】
半導体ＴＭＤＣと金属電極の材料の組み合わせによっては、接触抵抗の増大を抑制し得る場合もある。たとえば、半導体ＴＭＤＣとして二硫化モリブデン（ＭｏＳ２）を用い、金属電極としてモリブデン（Ｍｏ）やチタン（Ｔｉ）を用いる場合には、半導体ＴＭＤＣと金属電極の間にオーミック接合が実現され得る。半導体ＴＭＤＣとして二セレン化タングステン（ＷＳｅ２）を用い、金属電極としてタングステン（Ｗ）やパラジウム（Ｐｄ）を用いた場合も、半導体ＴＭＤＣと金属電極の間でオーミック接合が実現され得る。
【００１５】
すなわち、一つの方法としては、半導体ＴＭＤＣと電極となる金属材料の組み合わせを選ぶことで、オーミック接合を実現し、接触抵抗の増大を抑制し得る。
【００１６】
しかし、接触抵抗の増大を抑制できる材料の組み合わせが限定的であり、半導体ＴＭＤＣの形成に用いられることのできる材料の種類と、電極に用いることのできる金属の種類が少なくなる。電極材料の種類をなるべく限定せず、かつ、接触抵抗の増大を抑制できる構成が望ましい。
【００１７】
図３及び図４は、実施形態で用いられる接合構造１を示す図である。実施形態では、金属３と半導体ＴＭＤＣ２の間の界面に、金属ＴＭＤＣ４を配置する。金属３は、多数の金属原子Ｍが互いに金属結合された結晶構造を有する。基板表面に垂直な方向をＺ方向とすると、半導体ＴＭＤＣ２は、１つの６族遷移金属ＴVIを２つのカルコゲン元素ＸでＺ方向に挟み込んだ単位セルを有する。金属ＴＭＤＣ４は、５族遷移金属とチタン（Ｔｉ）の中から選択される１つの遷移金属Ｔを２つのカルコゲン元素ＸでＺ方向に挟み込んだ単位セルを有する。
【００１８】
図４（Ａ）に示すように、金属ＴＭＤＣ４の単位セルＣは、Ｚ方向で３原子層の厚さを有する。半導体ＴＭＤＣ２も同様である。面内方向では、図４（Ｂ）に示すように、グラフェンと同様に蜂の巣状（六角格子状）に並ぶ結晶構造を有する。このような単位セルＣが周期的に繰り返され、厚さ３原子層のシート状の二次元結晶を形成する。半導体ＴＭＤＣ２の結晶構造も、金属ＴＭＤＣ４と同様である。
【００１９】
５族遷移金属とＴｉの中から選択される遷移金属Ｔとカルコゲン元素Ｘの間の結合は、強い共有結合である。６族遷移金属ＴVIとカルコゲン元素Ｘの間の結合も同様である。金属ＴＭＤＣ４、及び半導体ＴＭＤＣ２は、２次元結晶をｃ軸方向に積層して多層構造にする場合、層と層の間は弱いファンデルワールス力で保持される。半導体ＴＭＤＣ２と金属ＴＭＤＣ４はともに、フレキシブルかつ透明である。
【００２０】
６族遷移金属ＴVIを用いた半導体ＴＭＤＣ２は、シリコン（Ｓｉ）と同程度のバンドギャップを有する。具体的には、単層において１ｅＶ〜２ｅＶの直接遷移型のバンドギャップを示す。これに対し、５族遷移金属を用いた金属ＴＭＤＣ４は、価電子帯と伝導帯の間にバンドギャップがなく、金属としての性質を有する。金属３と金属ＴＭＤＣ４の間にはショットキー障壁は存在しない。遷移金属としてチタン（Ｔｉ）を用いた場合もバンドギャップを持たないので、ＴｉＳ２、ＴｉＳｅ２、ＴｉＴｅ２を金属ＴＭＤＣ４として用いることができる。
【００２１】
金属ＴＭＤＣ４と半導体ＴＭＤＣ２の間のショットキー障壁は、金属３と半導体ＴＭＤＣ２の間のショットキー障壁よりも小さい。これについての詳細は後述する。図３に示すように、金属３と２半導体ＴＭＤＣの間に金属ＴＭＤＣ４を挿入することで、接触抵抗を低減することができる。
【００２２】
図５及び図６を参照して、金属ＴＭＤＣ４を挿入した接合構造１を用いることの原理を説明する。図５は、実施形態の構造（モデルＡ）と、従来の構造（モデルＢ）について、第１原理バンドシミュレーションにより電子状態密度を比較した結果を示す。図５（Ａ）のモデルＡは図３の接合構造１を有し、金属と半導体ＴＭＤＣ２の間に金属ＴＭＤＣ４が挿入されている。図５（Ｂ）のモデルＢは、金属３と半導体ＴＭＤＣ２が直接接続された図２の構造を有する。
【００２３】
モデルＡとモデルＢの双方で、金属３に金（Ａｕ）を用い、半導体ＴＭＤＣ２としてＭｏＳ２層、金属ＴＭＤＣ４としてＮｂＳ２層を用いる。Ａｕの化学ポテンシャルを、フェルミエネルギーＥＦとする。モデルＡでは、Ａｕと接続されたときにＮｂＳ２層のフェルミエネルギーがＥＦに一致し、ＮｂＳ２とＭｏＳ２の状態エネルギーの位置関係は変化しないと仮定している。
【００２４】
モデルＢでは、価電子帯の上端とフェルミ準位との間に０．７ｅＶの障壁が存在する。これに対し、モデルＡでは、破線で示すＮｂＳ２の状態密度によりＭｏＳ２の価電子帯の上端のエネルギーがフェルミ準位に近づき、障壁が０．２ｅＶに低減されている。
【００２５】
図６は、図５のシミュレーション結果に基づくエネルギーバンド図である。図６（Ｂ）では、半導体であるＭｏＳ２と金属（Ａｕ）の界面に、０．７ｅＶのショットキー障壁が存在する。図６（Ａ）では、半導体であるＭｏＳ２と金属であるＮｂＳ２の界面に、０．２ｅＶのショットキー障壁が存在する。
【００２６】
接合界面における電流Ｉは、ショットキー障壁ＥＢに対して指数関数的に変化する。すなわち、
Ｉ∝ｅｘｐ（−ＥＢ／ｋＢＴ）
の関係にあることが知られている。ここで、ｋＢはボルツマン定数であり、Ｔは絶対温度である。たとえば、室温（Ｔ＝３００Ｋ）において、実施形態の接合構造１を流れる電流ＩＡは、図２の従来構造の接合部を流れる電流ＩＢの約７．４倍である。実施形態の接合構造１では、図２の従来構造に比べて、接触抵抗を０．１３倍（１／７．４倍）に低減することができる。
【００２７】
さらに、図３の接合構造１では、金属ＴＭＤＣ４を挿入することでショットキー障壁を小さくして接触抵抗の増大を低減しているので、半導体ＴＭＤＣ２と金属３の材料は特定の組み合わせに限定されない。半導体ＴＭＤＣ２と金属３の双方に、種々の材料を用いることができる。
【００２８】
金属３の材料に特に限定はなく、たとえば、モリブデン（Ｍｏ）、タングステン（Ｗ）、チタン（Ｔｉ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、インジウム（Ｉｎ）、銅（Ｃｕ）、銀（Ａｇ）、白金（Ｐｔ）、金（Ａｕ）、これらのうち２種以上を含む金属を用いることができる。
【００２９】
半導体ＴＭＤＣ２として、たとえば、ＭｏＳ２、ＭｏＳｅ２、ＷＳ２、ＷＳｅ２などを用いることができる。
【００３０】
金属ＴＭＤＣ４として、たとえば、ＮｂＳ２、ＴａＳ２、ＶＳ２、ＮｂＳｅ２、ＴａＳｅ２、ＶＳｅ２、ＮｂＴｅ２、ＴａＴｅ２、ＶＴｅ２、ＴｉＳ２、ＴｉＳｅ２、ＴｉＴｅ２を用いることができる。
【００３１】
半導体ＴＭＤＣ２と金属ＴＭＤＣ４は、すぐれたキャリア移動度を有するだけでなく、空気、紫外線、温度等に対して安定しており、接合構造１を電子デバイスに適用することで動作特性の向上、消費電力の低減を図ることができる。
＜トランジスタの構成例１＞
図７は、図３の接合構造１を適用した電子デバイスの一例として、バックゲート型のトランジスタ１０を示す。図７はトランジスタ１０のチャネル長方向に沿った模式的な縦断面図である。トランジスタ１０は、基板１１上に形成された絶縁膜１２上の所定の領域に形成された半導体ＴＭＤＣ膜１５と、半導体ＴＭＤＣ膜１５の両端に位置するソース電極１８Ｓ及びドレイン電極１８Ｄと、ソース電極１８Ｓと半導体ＴＭＤＣ膜１５の間、及びドレイン電極１８Ｄと半導体ＴＭＤＣ膜１５の間に配置される金属ＴＭＤＣ膜１６を有する。
【００３２】
基板１１は導電性を有する基板であり、たとえば、所定の導電型の不純物元素を添加したシリコン基板等の半導体基板を用いることができる。絶縁膜１２は、有機、無機、高分子等の各種の絶縁材料を用いることができる。
【００３３】
絶縁膜１２上の半導体ＴＭＤＣ膜１５は、一例として、二硫化モリブデン（ＭｏＳ２）の単層の薄膜である。半導体ＴＭＤＣ膜１５に、基板１１の導電型に応じた不純物が添加されていてもよい。ソース電極１８Ｓ及びドレイン電極１８Ｄは、任意の金属材料で形成されている。たとえば、Ｍｏ、Ｗ、Ｔｉ、Ｃｏ、Ｎｉ、Ｐｄ、Ａｌ、Ｉｎ、Ｃｕ、Ａｇ、Ｐｔ、Ａｕ、これらのうち２種以上を含む金属で形成されている。
【００３４】
半導体ＴＭＤＣ膜１５のチャネル方向の端部１５ａとソース電極１８Ｓの間、及び端部１５ｂとドレイン電極１８Ｄの間に、それぞれ金属ＴＭＤＣ膜１６が挿入されている。半導体ＴＭＤＣ膜１５の端部１５ａ及び１５ｂにおける、半導体ＴＭＤＣ、金属ＴＭＤＣ膜１６、及び金属電極の積層が、図３の接合構造１を形成する。
【００３５】
金属ＴＭＤＣ膜１６は、半導体ＴＭＤＣ膜１５とソース電極１８Ｓ及びドレイン電極１８Ｄが直接接触しないように、半導体ＴＭＤＣ膜１５の端部１５ａ及び１５ｂを完全に覆っていることが望ましい。また、半導体ＴＭＤＣ膜１５の端部１５ａ及び１５ｂ以外の領域には形成されないことが望ましい。
【００３６】
トランジスタ１０では、半導体ＴＭＤＣ膜１５がチャネルとして用いられ、導電性の基板１１がゲート電極として機能する。基板１１の電位を、たとえば基板１１の裏面からの電圧印加によりに制御することで、半導体ＴＭＤＣ膜１５を用いたチャネルのオン、オフの状態が制御される。
【００３７】
半導体ＴＭＤＣ膜１５とソース電極１８Ｓ及びドレイン電極１８Ｄの間に金属ＴＭＤＣ膜１６を挿入することで、チャネルとソース電極１８Ｓ及びドレイン電極１８Ｄの間のショットキー障壁が低減される。これにより、接触抵抗の増大が抑制されたトランジスタ１０が実現される。
【００３８】
図８〜図１２は、接合構造１を有するバックゲート型トランジスタの製造工程を示す。図８で、たとえばＳｉＯ2等の酸化膜３２付きの基板３１を用い、酸化膜３２上の所定領域に６族遷移金属薄膜３３を形成する。基板３１には、たとえばボロン（Ｂ）等のｐ型不純物イオンがドープされたｐ＋型シリコン基板である。６族遷移金属薄膜３３として、たとえば１〜５ｎｍの厚さのモリブデン薄膜を形成する。所定領域への６族遷移金属薄膜３３の堆積は、たとえば、フォトレジストの塗布、露光、現像により所定領域に開口を有するレジストマスクを形成し、電子ビーム蒸着法とリフトオフにより行う。
【００３９】
図９で、６族遷移金属薄膜３３の互いに対向する端部３３ａと端部３３ｂに、それぞれ１〜５ｎｍの厚さの５族遷移金属薄膜３４ａと３４bを形成する。５族遷移金属薄膜３４ａ及び３４ｂは、たとえば電子線ビーム蒸着法とリフトオフ法によりニオブ（Ｎｂ）の薄膜を堆積して形成する。
【００４０】
図１０において、処理装置６０を用いて、基板３１上の６族遷移金属薄膜３３と、５族遷移金属薄膜３４ａ及び３４ｂを硫化する。石英の熱処理炉６２内に、図９のパターンが多数形成されたウェハ７０を設置する。熱処理炉６２内には、石英ボート６３に保持された硫黄結晶６５が配置されている。熱処理炉６２はヒータ６１により加熱される。ウェハ７０は、アルゴン（Ａｒ）ガスの供給下では５００〜１０００℃に加熱される。
【００４１】
硫黄結晶６５はＡｒガスの風上側の低温領域に設置されている。硫黄結晶６５が配置される風上側では、硫黄の融点である１１３℃以上となるようにヒータ６１の温度が制御される。たとえば、１５分間の昇温の後、ウェハ温度８００℃の状態を、少なくとも１時間維持する。Ａｒガスの流量は、たとえば５〜１０ｓｃｃｍである。硫黄結晶６５から昇華した硫黄原子あるいは硫黄分子によって、ウェハ７０上の６族遷移金属薄膜３３と、５族遷移金属薄膜３４a及び３４bが硫化される。
【００４２】
６族遷移金属薄膜３３上に５族遷移金属薄膜３４ａ、３４ｂが積層されている領域についても、硫黄（Ｓ）原子または分子が入りこんで、６族遷移金属の原子と共有結合またはイオン結合される。
【００４３】
図１１において、硫化により、酸化膜３２上の所定の位置に半導体ＴＭＤＣ膜３５と、半導体ＴＭＤＣ膜３５のチャネル方向の端部３５ａ、３５ｂを覆う金属ＴＭＤＣ膜３６a及び３６bが形成される。金属ＴＭＤＣ膜３６ａと３６ｂは、半導体ＴＭＤＣ膜３５の端部３５ａ、３５ｂの上面だけではなく、端面（側面）も覆っている。
【００４４】
図１２で、熱処理炉６２からウェハ７０を取り出し、室温で冷却した後、基板３１上の所定の位置にソース電極３８Ｓとドレイン電極３８Ｄを形成する。たとえば、所定の開口パターンを有するレジストマスクを形成し、電子線ビーム蒸着法によりＴｉ膜とＡｕ膜を順次堆積し、リフトオフすることにより、チタン／金積層構造のソース電極３８Ｓとドレイン電極３８Ｄを形成してもよい。ソース電極３８Ｓ及びドレイン電極３８Ｄは、ＭｏＳ２等の半導体ＴＭＤＣ膜３５のチャネル方向の両端部にオーバーラップして形成されるが、金属（Ｔｉ）と半導体ＴＭＤＣ（ＭｏＳ２）の間に金属ＴＭＤＣ（ＮｂＳ２）が存在するので、接触抵抗の増大が抑えられる。
【００４５】
以上の工程により、基板３１がゲート電極として機能し、半導体ＴＭＤＣ膜３５のうち端部３５ａと端部３５ｂの間の領域がチャネルとして機能するバックゲート型のトランジスタ３０が形成される。酸化膜３２はゲート絶縁膜となる。チャネルとなる半導体ＴＭＤＣ膜３５のオン・オフ状態は、基板３１の電位制御によって制御される。トランジスタ３０の特性は、チャネルとなる半導体ＴＭＤＣ膜３５とソース電極３８Ｓ及びドレイン電極３８Ｄの間の接触抵抗により律速され得るが、実施形態の構成により、トランジスタ３０の動作を高速に維持し、消費電力の低減することが可能になる。
＜トランジスタの構成例２＞
図１３は、トップゲート型のトランジスタ４０の構成例を示す。トランジスタ４０は、チャネルを形成する半導体ＴＭＤＣ膜４５上に、ゲート絶縁膜４９を介してゲート電極５１を有する。半導体ＴＭＤＣ膜４５のチャネル方向の端部４５ａと端部４５ｂに、ソース電極４８Ｓとドレイン電極４８Ｄが形成されている。トランジスタ４０では、図７のトランジスタ１０、及び図１２のトランジスタ３０と同様に、半導体ＴＭＤＣ膜４５とソース電極４８Ｓの間に金属ＴＭＤＣ膜４６ａが配置され、半導体ＴＭＤＣ膜４５とドレイン電極４８Ｄの間に金属ＴＭＤＣ膜４６ｂが配置されている。
【００４６】
基板４１としては、シリコン基板、サファイア（Ａｌ２Ｏ３）基板、ガラス基板など任意の基板を用いることができる。基板４１上の絶縁膜４２の所定の位置に、半導体ＴＭＤＣ膜４５が配置されている。絶縁膜４２は、任意の材料で形成されており、たとえば酸化マグネシウム（ＭｇＯ）やシリコン酸化膜（ＳｉＯ２）などの酸化膜であってもよい。
【００４７】
半導体ＴＭＤＣ膜４５は、ＭｏＳ２、ＷＳ２など、任意の６族遷移金属カルコゲナイドである。半導体ＴＭＤＣ膜４５のチャネル方向の両端部を覆う金属ＴＭＤＣ膜４６ａ、４６ｂは、任意の５族遷移金属カルコゲナイドまたはチタン（Ｔｉ）とカルコゲン元素の化合物である。金属ＴＭＤＣ膜４６ａ、４６ｂは、ＮｂＳ２、ＴａＳ２、ＶＳ２、ＮｂＳｅ２、ＴａＳｅ２、ＶＳｅ２、ＮｂＴｅ２、ＴａＴｅ２、ＶＴｅ２、ＴｉＳ２、ＴｉＳｅ２、ＴｉＴｅ２から選択される材料で形成されている。
【００４８】
図１４〜図１６は、図１４のトランジスタ４０の製造工程図である。絶縁膜４２上に半導体ＴＭＤＣ膜４５と金属ＴＭＤＣ膜４６ａ、４６ｂを形成する工程は、図８〜図１１と同様であり、図示を省略する。図８〜図１１を参照して述べたように、絶縁膜４２上に、所定の形状の６族遷移金属膜と５族遷移金属膜を形成し、硫化により半導体ＴＭＤＣ膜４５と金属ＴＭＤＣ膜４６ａ及び４６ｂを形成する。
【００４９】
その後、図１４に示すように、所定の開口パターンを有するレジストマスク５２を形成し、厚さ２〜４ｎｍの絶縁膜５３を形成する。絶縁膜５３として、たとえばトリメチル・アルミニウム（TryMethyl Alminum；ＴＭＡ）と水（Ｈ２Ｏ）を前駆体とするＡＬＤ（Atomic Layer Deposition；原子層蒸着法）法により、酸化アルミニウム（Ａｌ２Ｏ３）薄膜を形成してもよい。
【００５０】
図１５に示すように、リフトオフ法で不要な絶縁膜５３を除去してゲート絶縁膜４９を形成し、電極形成用のレジストマスク５４を形成する。続いて、電子ビーム蒸着法により金属膜５５を形成する。半導体ＴＭＤＣ膜４５の端部４５ａと端部４５ｂにおいて、上面と端面（側面）を覆う金属ＴＭＤＣ膜４６ａ、４６ｂが形成されているので、金属膜５５の種類は問わない。たとえばモリブデン（Ｍｏ）、タングステン（Ｗ）、チタン（Ｔｉ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、インジウム（Ｉｎ）、銅（Ｃｕ）、銀（Ａｇ）、白金（Ｐｔ）、金（Ａｕ）、これらのうち２種以上を含む金属を用いることができる。
【００５１】
図１６で、リフトオフ法で不要な金属膜５５を除去して、ゲート絶縁膜４９上のゲート電極５１と、半導体ＴＭＤＣ膜４５の端部４５ａ及び端部４５ｂに位置するソース電極４８Ａ及びドレイン電極４８Ｄを形成する。これにより、トップゲート型のトランジスタ４０が作製される。ゲート電極５１の電位を制御することによって、チャネルを形成する半導体ＴＭＤＣ膜４５のオン、オフの状態が制御される。
【００５２】
半導体ＴＭＤＣ膜４５とソース電極４８Ｓの間に存在する金属ＴＭＤＣ膜４６ａ、及び半導体ＴＭＤＣ膜４５とドレイン電極４８Ｄの間に存在する金属ＴＭＤＣ膜４６ｂによりショットキー障壁が低減され、接触抵抗の増大が抑制される。
＜変形例＞
上述したトランジスタの製造工程は、単なる例示であり、他の変形例も本発明の開示の範囲内である。たとえば、トランジスタの構成例２で、基板４１上にＭｇＯ等の絶縁膜４２を形成するかわりに、ＭｇＯ基板を用いてもよい。図１５では、同じ金属材料でゲート電極５１、ソース電極４８Ｓ、及びドレイン電極４８Ｄを一度に形成したが、ゲート電極５１を、所定の導電型のシリコンやポリシリコンで形成してもよいし、ソース電極４８Ｓ及びドレイン電極４８Ｄと異なる種類の金属を用いて形成してもよい。ゲート電極５１をソース電極４８Ｓ及びドレイン電極４８Ｄと異なる材料で形成する場合は、ソース電極４８Ｓ及びドレイン電極４８Ｄ用のレジストマスクおよび金属膜の形成と、ゲート電極５１用のレジストマスク及び金属膜の形成を別工程で行えばよい。
【００５３】
また、トランジスタの構成例１、構成例２を通して、半導体ＴＭＤＣには、単層のＭｏＳ２のほか、単層のＷＳ２、ＭｏＳｅ２、ＷＳｅ２等、他の半導体ＴＭＤＣの単層膜を用いてもよい。また、これらの単層の半導体ＴＭＤＣを多層化したものを用いてもよい。
【００５４】
金属ＴＭＤＣとしては、ＮｂＳ２に替えて、ＴａＳ２、ＶＳ２、ＮｂＳｅ２、ＴａＳｅ２、ＶＳｅ２、ＮｂＴｅ２、ＴａＴｅ２、ＶＴｅ２、ＴｉＳ２、ＴｉＳｅ２、ＴｉＴｅ２等を用いてもよい。
【００５５】
金属ＴＭＤＣと半導体ＴＭＤＣを形成する際に、遷移金属膜の堆積は電子ビーム蒸着法に限定されず、スパッタリング等で形成してもよい。実施形態では、６族遷移金属膜と５族遷移金属膜を形成した後に、一度に硫化を行ったが、６族遷移金属膜の硫化を行った後に、５族遷移金属膜を形成し再度硫化を行ってもよい。また、５族遷移金属に替えて、Ｔｉ膜を形成してもよい。
【００５６】
金属ＴＭＤＣと半導体ＴＭＤＣの形成は、遷移金属膜を形成した後に硫化（あるいはセレン化、テルル化）を行う方法に限定されない。半導体ＴＭＤＣや金属ＴＭＤＣのターゲットを用いた物理気相成長法（Physical Vapor Deposition；ＰＶＤ）、適切な原料ガスを供給する化学気相成長法（Chemical Vapor Deposition；ＣＶＤ）、分子線エピタキシー法などで形成してもよい。
【００５７】
図３の接合構造１は、トランジスタの他、発光ダイオード、光電気変換デバイス（太陽電池など）、熱電変換素子など、金属と半導体の接合部を有する任意の電子デバイスに適用することができる。たとえば、ＭｏＳ２などのｎ型の半導体ＴＭＤＣと、ｐ型にドープされたシリコンを接合したダイオードに電極を形成する際に、半導体ＴＭＤＣと電極膜の界面に金属ＴＭＤＣを配置してもよい。接合構造１を太陽電池に適用する場合、裏面電極となる金属電極膜と、電子輸送層または正孔輸送層として機能する半導体ＴＭＤＣの間に金属ＴＭＤＣ膜８６を挿入することができる。また、金属ＴＭＤＣは透明であることから、透明電極と半導体ＴＭＤＣの間に挿入されてもよい。いずれの場合も、金属ＴＭＤＣとして、ＮｂＳ２、ＴａＳ２、ＶＳ２、ＮｂＳｅ２、ＴａＳｅ２、ＶＳｅ２、ＮｂＴｅ２、ＴａＴｅ２、ＶＴｅ２、ＴｉＳ２、ＴｉＳｅ２、ＴｉＴｅ２等を用いることができる。金属膜と半導体ＴＭＤＣの間に金属ＴＭＤＣを挿入することで、接触抵抗の増大を抑制することができる。
【００５８】
デバイスの形状とサイズによっては、半導体ＴＭＤＣと金属ＴＭＤＣを粘着テープを用いた薄膜剥離による転写法により形成してもよい。あるいは、半導体ＴＭＤＣ粒子や金属ＴＭＤＣ粒子を分散させた溶液を塗布して、半導体ＴＭＤＣ膜と金属ＴＭＤＣ膜を形成してもよい。接合構造１をトランジスタに適用する場合、ソース電極とドレイン電極を必ずしも半導体ＴＭＤＣのチャネルの上方に形成する必要はなく、チャネルの下方または基板内に形成してもよい。
【符号の説明】
【００５９】
１  接合構造
２  半導体ＴＭＤＣ
３  金属
４  金属ＴＭＤＣ
１０、３０、４０  トランジスタ（電子デバイス）
１１、３１、４１  基板
１２、４２  絶縁膜
１５、３５、４５  半導体ＴＭＤＣ膜
１６、３６、４６ａ、４６ｂ  金属ＴＭＤＣ膜
１８Ｓ、３８Ｓ、４８Ｓ  ソース電極
１８Ｄ、３８Ｄ、４８Ｄ  ドレイン電極
３２  酸化膜（絶縁膜）
５１  ゲート電極
【図１】
0006589552.tif 000002
【図２】
0006589552.tif 000003
【図３】
0006589552.tif 000004
【図４】
0006589552.tif 000005
【図５】
0006589552.tif 000006
【図６】
0006589552.tif 000007
【図７】
0006589552.tif 000008
【図８】
0006589552.tif 000009
【図９】
0006589552.tif 000010
【図１０】
0006589552.tif 000011
【図１１】
0006589552.tif 000012
【図１２】
0006589552.tif 000013
【図１３】
0006589552.tif 000014
【図１４】
0006589552.tif 000015
【図１５】
0006589552.tif 000016
【図１６】
0006589552.tif 000017