(57)【特許請求の範囲】
【請求項１】
直流回路の正極端子と負極端子の間に直列接続した第１および第２の半導体スイッチ素子をパッケージに封入して直方体状に構成した第１および第２の半導体モジュールを備え、この第１および第２の半導体モジュールの表面の側縁部にそれぞれモジュール内の半導体スイッチ素子のスイッチングを制御する制御端子を配設し、これらの制御端子が互いに向き合うように前記第１および第２の半導体モジュールを並置し、互いの主回路端子を並列接続し、かつ、前記第１および第２の半導体モジュールの半導体スイッチ素子のスイッチングを制御する制御回路を搭載した制御基板を前記第１および第２の半導体モジュールの中間に配置して前記制御端子に接続するようにした電力変換装置において、前記第１および第２の半導体モジュールの制御端子を、互いに対応する端子同志が向き合うように線対称に配置したことを特徴とする電力変換装置。
【請求項２】
前記各半導体モジュールが、前記第１および第２の半導体スイッチ素子の接続点と前記直流回路の正極端子と負極端子との間に設けられた中性点端子との間に、第３の半導体スイッチ素子で構成された双方向スイッチ回路を接続してなる１相分の３レベルスイッチ回路を構成することを特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記各半導体モジュールが、１相分の２レベルスイッチ回路を構成することを特徴とする請求項１に記載の電力変換装置。
【請求項４】
前記制御基板の制御出力端子をスルーホール端子とし、このスルーホール端子に、前記第１および第２の半導体モジュールの制御端子を嵌挿して前記制御基板の制御回路を前記各半導体モジュールの制御端子に接続することを特徴とする請求項１〜３のいずれか１項に記載の電力変換装置。
【請求項５】
前記第１および第２の半導体スイッチ素子がＩＧＢＴ（絶縁ゲート形バイポーラトランジスタ）であることを特徴とする請求項１〜４のいずれか１項に記載の電力変換装置。
【請求項６】
前記第１および第２の半導体スイッチ素子がＭＯＳＦＥＴ（Metal-Oxide-SemiconductorField-Effect Transistor）であることを特徴とする請求項１〜４のいずれか１項に記載の電力変換装置。
【請求項７】
前記各半導体モジュールにおける双方向スイッチ回路が、ダイオードを逆並列接続した２つのＩＧＢＴ（絶縁ゲート形バイポーラトランジスタ）を逆直列接続した回路であることを特徴とする請求項１、２、または、請求項１または２を引用する請求項４に記載の電力変換装置。
【請求項８】
前記各半導体モジュールにおける双方向スイッチ回路が、ダイオードを逆並列接続した２つのＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）を逆直列接続した回路であることを特徴とする請求項１、２、または、請求項１または２を引用する請求項４に記載の電力変換装置。
【請求項９】
前記各半導体モジュールにおける双方向スイッチ回路が、逆阻止型の２つのＩＧＢＴ（絶縁ゲート形バイポーラトランジスタ）を逆並列接続した回路であることを特徴とする請求項１、２、または、請求項１または２を引用する請求項４に記載の電力変換装置。
【請求項１０】
前記第１および第２の半導体モジュールに搭載される半導体スイッチ素子がワイドバンドギャップ半導体材料で構成した半導体素子で形成されることを特徴とする請求項１〜９のいずれか１項に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、複数の半導体スイッチ素子をモジュール化した半導体モジュールを並列接続して構成した電力変換装置に関する。
【背景技術】
【０００２】
インバータ装置や無停電電源装置のような電力変換装置においては、複数の半導体スイッチ素子をモジュール化した半導体モジュールが多く用いられている。そして、大容量化を図るため、半導体モジュールを複数並列接続することがある。
【０００３】
このように半導体モジュールを並列接続する場合、特許文献１の電力変換装置では、同一構成の２個の半導体モジュールを、それぞれの主回路端子が向かい合うように並置し、主回路端子相互を接続導体により並列接続し、半導体モジュールのゲートを駆動制御するための制御基板を一方の半導体モジュール上に配置し、この基板からゲート制御線を各半導体モジュールのゲート端子に配線するようにしている。
【０００４】
また、特許文献２の電力変換装置では、同一構成の２個の半導体モジュールを複数並列接続し、半導体モジュールのゲートを駆動するためのゲート駆動基板を、２つの並置された半導体モジュールの中心位置の上方に配置し、この基板からゲート制御線を各モジュールの外側に配置されたゲート端子に配線するようにしている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−０１１６０５号公報
【特許文献２】特開平０７−１７０７２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
前記特許文献１の従来の電力変換装置では、ゲート駆動基板を２つの半導体モジュールのうちの一方のモジュールの上に配置しているので、ゲート制御線の長さを均一にするために制御基板から遠い方の半導体モジュールのゲート端子までの距離を基準にした長さとするため全体として制御線の長さが長くなる。
【０００７】
また、特許文献２の従来の電力変換装置も、制御基板を２つの半導体モジュールの中心位置の上方に配置しているが、各半導体モジュールのゲート端子が背中合わせに外側に配置されているため、制御基板からゲート端子までのゲート制御線の長さが長くなる。
【０００８】
このため、従来の電力変換装置には、ゲート制御線から外部への信号の伝播や、外部からのノイズ誘導が起こりやすくなるため、半導体モジュールが誤動作する恐れが高くなる問題がある。
【０００９】
また、同一構成の２個の半導体モジュールを、ゲート端子を向い合せにして配置した場合、各半導体モジュールのゲート端子が互い違いの配置となるため、２つの半導体モジュールへのゲート制御線パターンが制御基板上で交差することにより、制御基板の設計が複雑になるとともに、ゲート制御線の長さが不均一になる。そのため、並列接続した半導体モジュール間で、制御線のインダクタンスが不均一となり、スイッチングタイミングにずれが生じ、半導体モジュール間に電流のアンバランスが発生する。
【００１０】
このように、制御信号の外部への伝播や、ノイズ誘導の影響による半導体モジュールの誤動作を抑制するには、ゲート制御線の長さを短くする必要がある。また、並列接続した半導体モジュール間でのスイッチングタイミングのずれを小さくするには、両半導体モジュールへのゲート制御線の長さを均一にする必要がある。
【００１１】
この発明の課題は、前記かんがみて、複数の半導体モジュールへのゲート制御線の長さを、短く、かつ均一にでき、制御基板の制御線の設計が容易となる半導体モジュールを並列接続して構成した電力変換装置を提供することにある。
【課題を解決するための手段】
【００１２】
このような課題を解決するため、請求項１の発明は、単一または複数の半導体スイッチ素子をパッケージに封入して直方体状に構成した第１および第２の半導体モジュールを備え、この第１および第２の半導体モジュールの表面の側縁部にそれぞれモジュール内の半導体スイッチ素子のスイッチングを制御する制御端子を配設し、これらの制御端子が互いに向き合うように前記第１および第２の半導体モジュールを並置し、互いの主回路端子を並列接続し、かつ、前記第１および第２の半導体モジュールの半導体スイッチ素子のスイッチングを制御する制御回路を搭載した制御基板を前記第１および第２の導体モジュールの中間に配置して前記制御端子に接続するようにした電力変換装置において、前記第１および第２の半導体モジュールの制御端子を、互いに対応する端子同志が向き合うように線対称に配置したことを特徴とする。
【００１３】
請求項２の発明は、請求項１の発明における前記各半導体モジュールが、直流回路の正極端子と負極端子の間に、直列接続した第１および第２の半導体スイッチ素子を接続し、この一対の半導体スイッチ素子の接続点と前記直流回路の正極端子と負極端子との間に設けられた中性点端子との間に、第３の半導体スイッチ素子で構成された双方向スイッチ回路を接続してなる１相分の３レベルスイッチ回路を構成することを特徴とする。
【００１４】
請求項３の発明は、請求項１の発明における前記各半導体モジュールが、直流回路の正極端子と負極端子の間に、直列接続した第１および第２の半導体スイッチ素子を接続してなる１相分の２レベルスイッチ回路を構成することを特徴とする。
【００１５】
請求項４の発明は、請求項１から３の発明において、前記制御基板の制御出力端子をスルーホール端子とし、このスルーホール端子に、前記第１および第２の半導体モジュールの制御端子を嵌挿して前記制御基板の制御回路を前記半導体モジュールの制御端子に接続することを特徴とする。
【００１６】
請求項５の発明は、請求項１〜４の発明において、前記第１および第２の半導体スイッチ素子がＩＧＢＴ（絶縁ゲート形バイポーラトランジスタ）であることを特徴とする。
【００１７】
請求項６の発明は、請求項１〜４の発明において、前記第１および第２の半導体スイッチ素子がＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）であることを特徴とする。
【００１８】
請求項７の発明は、請求項１、２または４の発明において、前記半導体モジュールにおける双方向スイッチ回路が、ダイオードを逆並列接続した２つのＩＧＢＴ（絶縁ゲート形バイポーラトランジスタ）を逆直列接続した回路であることを特徴とする。
【００１９】
請求項８の発明は、請求項１、２または４の発明において、前記半導体モジュールにおける双方向スイッチ回路が、ダイオードを逆並列接続した２つのＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）を逆直列接続した回路であることを特徴とする。
【００２０】
請求項９の発明は、請求項１、２または４の発明において、前記半導体モジュールにおける双方向スイッチ回路が、逆阻止型の２つのＩＧＢＴ（絶縁ゲート形バイポーラトランジスタ）を逆並列接続した回路であるであることを特徴とする。
【００２１】
請求項１０の発明は、請求項１〜９の発明において、前記第１および第２の半導体モジュールに搭載される半導体スイッチ素子が炭化珪素材料または窒化ガリウム材料等のワイドバンドギャップ半導体材料で構成した半導体素子で形成されることを特徴とする。
【発明の効果】
【００２２】
この発明によれば、第１および第２の半導体モジュールの制御端子を、互いに対応する端子同志が向き合うように線対称に配置しているので、第１および第２の半導体モジュールの中間に配置した制御基板から、各モジュールの制御端子への制御線を直線的に短く配線することができる。このため、制御信号の外部への伝播や、誘導ノイズの影響による誤動作を抑制でき、電力変換装置の信頼性を向上することができる。
【００２３】
また、各半導体モジュール間で、制御線の長さを均一にできるため、並列接続された半導体モジュール間のスイッチングタイミングのずれを小さくでき、特に、高速でスイッチング動作する、炭化珪素（ＳｉＣ）材料や窒化ガリウム（ＧａＮ）材料等で形成されたワイドバンドギャップ半導体素子を用いた半導体モジュールに有効である。
【図面の簡単な説明】
【００２４】
【図１】この発明に使用する第１半導体モジュールの実施例を示す平面図。
【図２】この発明に使用する第２半導体モジュールの実施例を示す平面図。
【図３】この発明の実施例の主回路構成を示す回路図。
【図４】この発明の実施例の構成を示す平面図。
【図５】この発明の実施例の構成を示す正面図。
【図６】この発明に使用する制御基板の実施例の構成を示すもので、（ａ）は平面図、（ｂ）は（ａ）におけるｂ−ｂ線断面図。
【図７】この発明に使用する双方向スイッチ回路の実施例を示す回路構成図。
【発明を実施するための形態】
【００２５】
本発明の実施の形態を図に示す本発明に実施例について説明する。
【実施例１】
【００２６】
図１から図６は、この発明の実施例を示すものである。
【００２７】
図１は、内部にここには図示しない半導体スイッチ素子をパッケージに封入してモジュール化した直方体状の第１の半導体モジュール１０を示すものである。この第１のモジュール１０の表面の中央部に直線的に配列した主回路端子１５〜１８が設けられている。端子１５は、直流回路の正極端子Ｐに接続する正極端子であり、端子１６は、直流回路の正極端子Ｐと負極端子Ｎとの中間に設けられた中性点端子Ｍに接続する中性端子である。端子１７は、直流回路の負極端子Ｎに接続する負極端子であり、端子１８は、交流出力端子Ｕに接続する交流端子である。
【００２８】
この第１の半導体モジュール１０の表面の右側辺に接近してモジュール内の半導体スイッチ素子のゲートにオン、オフ制御信号を加える制御端子１１ｇ〜１４ｇが１列に並べて配設される。
【００２９】
図２は、内部の構成は、第１の半導体モジュールと同じに構成された第２の半導体モジュール２０を示すものである。この第２のモジュール２０にも中央部に直線的に配列された主回路端子２５〜２８が設けられる。端子２５は、直流回路の正極端子Ｐに接続する正極端子であり、端子２６は、直流回路の正極端子Ｐと負極端子Ｎとの中間に設けられた中性点端子Ｍに接続する中性端子である。端子２７は、直流回路の負極端子Ｎに接続する負極端子であり、端子２８は、交流出力端子Ｕに接続する交流端子である。
【００３０】
この第２の半導体モジュール２０には、その表面の左側辺に接近してモジュール内の半導体スイッチ素子のゲートにオン、オフ制御信号を加える制御端子２１ｇ〜２４ｇが１列に並べて配設される。
【００３１】
第１、第２の半導体モジュールの内部には、それぞれ、図３に示すような３レベル電力変換装置の１相分のスイッチ回路を構成する半導体スイッチ素子が封入されている。
【００３２】
第１の半導体モジュール１０は、第１および第２のスイッチ素子１１、１２を直列接続して、直流回路の正極端子Ｐに接続する正極端子１５と負極端子Ｎに接続する負極端子１７との間にする。スイッチ素子１１，１２は、それぞれ、半導体スイッチ素子として絶縁ゲート形バイポーラトランジスタ（ＩＧＢＴ）（１１Ｔ、１２Ｔ）を用い、これらのトランジスタにそれぞれフリーホイル用のダイオード（１１Ｄ、１２Ｄ）を逆並列に接続して構成される。そして、スイッチ素子１１、１２の接続点を交流端子１８に接続し、中性点端子Ｍに接続される中性端子１６と交流端子１８との間に、２つの逆阻止型ＩＧＢＴ１３ａ、１３ｂを逆並列接続して構成した双方向スイッチ回路１４を接続して３レベルスイッチ回路を構成する。この半導体モジュール１０は、いわゆる４ｉｎ１モジュールと称される。
【００３３】
第２の半導体モジュール２０も、半導体モジュール１０と同様にそれぞれＩＧＢＴ２１Ｔ、２２Ｔとフリーホイル用ダイオード２１Ｄ、２２Ｄとを逆並列接続して構成した第１および第２のスイッチ素子２１，２２を直列に接続して直流回路の正極端子Ｐに接続される正極端子２５と負極端子Ｎに接続される負極端子２７との間に接続する。そして、スイッチ素子２１、２２の接続点を交流端子２８に接続し、中性点端子Ｍに接続される中性端子２６と交流端子２８との間に、２つの逆阻止型ＩＧＢＴ２３ａ、２３ｂを逆並列接続して構成した双方向スイッチ回路２４を接続して、３レベルスイッチ回路を構成する。この半導体モジュールは２０も、いわゆる４ｉｎ１モジュールと称される。
【００３４】
２つの半導体モジュール１０と２０は、正極端子１５，２５を直流回路の正極端子Ｐに、負極端子１７，２７を直流回路の負極端子Ｎに、そして、交流端子１８、２８を交流出力端子Ｕに共通に接続することにより、互い並列に接続され、容量の増大された電力変換装置の１相分のスイッチ回路となる。
【００３５】
そして、第１の半導体モジュール１０から各スイッチ素子のオン、オフ制御するための制御端子対１１ｇと１１ｓ、１２ｇと１２ｓ、１３ｇと１３ｓ、１４ｇと１４ｓがそれぞれ引き出され、モジュールの表面に配設される。ゲート端子１４ｇと対となるスイッチ素子コレクタ側端子１４ｓはスイッチ素子１１から引き出された端子１１ｓと兼用される。同様に第２の半導体モジュール２０からも各スイッチ素子の制御端子対２１ｇと２１ｓ、２２ｇと２２ｓ、２３ｇと２３ｓ、２４ｇと１２４ｓがそれぞれ引き出され、モジュールの表面に配設される。ゲート端子２４ｇと対となるスイッチ素子コレクタ側端子２４ｓはスイッチ素子２１から引き出された端子２１ｓと兼用される。
【００３６】
半導体モジュール１０と２０は、並置するときは、図４に示すように制御端子の設けられた側辺が対向するように配置されるが、各モジュールの制御端子の配列は、対応する制御端子同志が互いに向かい合うように線対称配列となるようにする。すなわち、例えば、モジュール１０のスイッチ素子１１とモジュール２０のスイッチ素子２１とが対応するのでスイッチ素子１１の制御端子対１１ｇ、１１ｓと、スイッチ素子２１の制御端子対２１ｇと２１ｓがそれぞれ図１および図２示すようにモジュール１０とモジュール２０の最上段の位置に配設される。次のスイッチ素子１２と、２２の制御端子対１２ｇ、１２ｓと２２ｇ、２２ｓが次の段に配設され、両方向スイッチ回路１４と２４の制御端子１３ａｇ、１３ａｓ、１３ｂｇと２３ａｇ、２３ａｓ、２３ｂｇがその下段に配設される。
【００３７】
このように構成された２つの半導体モジュール１０と２０を並列接続して電力変換装置を構成する場合、図４および図５に示すように、モジュールの制御端子の設けられた側辺を向い合せにして２つのモジュールを対向配置する。これにより、モジュール１０と２０の制御端子が接近して配置されることになる。そして、このように配置した２つのモジュール１０と２０との間に跨って、各モジュールのスイッチ素子のオン、オフを制御する制御回路３０を搭載した制御基板４０を配置する。
【００３８】
制御基板４０は、詳細を図６に示すように構成されている。すなわち、制御基板４０には、制御回路３０が搭載される。この制御回路３０と、制御基板上にプリントパターン導体で形成された制御信号出力端子３１ｇ１〜３３ｂｇ１および３１ｇ２〜３３ｂｇ２とは、それぞれ同様にプリントパターン導体によって形成された制御線３９１および３９２によって接続される。制御信号出力端子３１ｇ１〜３３ｂｇ１および３１ｇ２〜３３ｂｇ２には、それぞれモジュール１０および２０に突出形成された板状またはピン状に形成された制御端子１１ｇ〜１３ａｇおよび２１ｇ〜２３ａｇが嵌挿可能に形成されたスルーホールｈ１およびｈ２が設けられている（図６（ｂ）参照）。各制御信号出力端子３１ｇ１〜３３ｂｇ１および３１ｇ２〜３３ｂｇ２は、モジュール１０および２０に設けられた制御端子１１ｇ〜１３ａｇおよび２１ｇ〜２３ａｇと同じ間隔で配列される。
【００３９】
このように構成された制御基板４０を、図５に示すように、２つのモジュール１０と２０の中間に両者に跨って配置したとき、モジュール１０および２０の制御端子１１ｇ〜１３ａｇおよび２１ｇ〜２３ａｇの先端が、それぞれ、制御基板４０の制御信号出力端子３１ｇ１〜３３ｂｇ１および３１ｇ２〜３３ｂｇ２のスルーホールｈ１およびｈ２に嵌挿可能となるように、予め制御基板４０の制御信号出力端子３１ｇ１〜３３ｂｇ１および３１ｇ２〜３３ｂｇ２の配置が決定されている。そして、制御信号出力端子３１ｇ１〜３３ｂｇ１および３１ｇ２〜３３ｂｇ２のスルーホールに嵌挿されたモジュール１０、２０の制御端子は、半田等により制御基板４０の制御信号出力端子に電気、機械的に結合される。これにより、制御基板４０に搭載された制御回路３０とモジュール１０および２０のスイッチ素子の制御端子が接続され、制御回路３０からモジュールのスイッチ素子にオン、オフ制御信号を伝達し、スイッチ素子をオン、オフ制御することができる。
【００４０】
制御基板４０に搭載された制御回路３０から各モジュール１０、２０の制御端子への制御線３９１、３９２は、制御端子と制御回路が接近することにより長さの短い直線配線とすることができるので、制御線を互いに交差する必要がなくなり、配線の設計が容易となる。また、制御基板の制御信号出力端子とモジュールの制御端子間の距離が等しくなるので、半導体モジュール間での制御線のインダクタンスが均一化され、並列配置された半導体モジュール間でのスイッチングタイミングのずれが小さくなる。さらに制御線が短くなることにより、制御線から外部への信号伝播および外部から制御線へのノイズ誘導を低減することができる。この結果、電力変換装置の誤動作の発生を低減することができるので、電力変換装置の信頼性を高めることができる。
【００４１】
図３には、半導体モジュールの半導体スイッチ素子としてＩＧＢＴを用いた例を示したが、その他に、ＭＯＦＥＴ（（Metal-Oxide-Semiconductor Field-Effect Transistor））を半導体スイッチ素子として用いることもできる。
【００４２】
また、半導体スイッチ素子としては、珪素（Ｓｉ）で構成した半導体スイッチ素子だけでなく、炭化珪素（ＳｉＣ）や窒化ガリウム（ＧａＮ）で構成した、いわゆるワイドバンドギャップ半導体スイッチ素子を用いることができる。
【００４３】
ＭＯＳＦＥＴを用いる場合は、ＭＯＳＦＥＴは、一般に寄生ダイオードにより、逆導通特性を有しているので、ＩＧＢＴのように別途フリーホイルダイオードを設けないで済む利点がある。また、ＳｉＣで構成したＭＯＳＦＥＴ（ＳｉＣ−ＭＯＳＦＥＴ）が実用化されており、このＳｉＣ−ＭＯＳＦＥＴも同様に寄生ダイオードを備える。しかし、この場合は、珪素（Ｓｉ）で構成したＭＯＳＦＥＴに比べて順電圧降下が大きいので、並列にＳｉまたはＳｉＣで構成したダイオードを逆並列接続することでフリーホイルダイオードの順電圧降下を下げて、損失を低減することができる。
【００４４】
さらに、前記のこの発明の実施例においては、双方向スイッチ回路１４を逆阻止型ＩＧＢＴにより構成した例を示したが、この発明における双方向スイッチ回路は、逆阻止機能のないＩＧＢＴまたは、ＭＯＳＦＥＴによっても構成することができる。
【００４５】
図７の（ａ）は、逆阻止機能のないＩＧＢＴで構成した双方向スイッチ回路５０の例を示す。この双方向スイッチ回路５０は、２つの逆阻止機能のない通常のＩＧＢＴ５１Ｔおよび５２Ｔにそれぞれダイオード５１Ｄおよび５２Ｄを逆並列接続し、これらを逆直列接続して構成したものである。
【００４６】
また、図７の（ｂ）は、ＭＯＳＦＥＴで構成した双方向スイッチ回路６０の例を示す。この双方向スイッチ回路６０は、２つのＭＯＳＦＥＴ６１Ｔおよび６２Ｔにそれぞれダイオード６１Ｄおよび６２Ｄを逆並列に接続し、これらを逆直列接続して構成したものである。
【００４７】
この発明においては、この図７に示す双方向スイッチ回路５０および６０を、図３の双方向スイッチ回路１４および２４として使用することができる。
【符号の説明】
【００４８】
１０、２０：半導体モジュール
１１、１２，２１，２２：半導体スイッチ素子
１４，２４：双方向スイッチ回路
１１ｇ〜１３ｂｇ、２１ｇ〜２３ｂｇ：制御端子
１５、１６，１７、１８，２５，２６，２７，２８：主回路端子
３０：制御回路
３１ｇ１〜３３ｂｇ１、３１ｇ２〜３３ｂｇ２：制御信号出力端子
３９１、３９２：制御線
４０：制御基板
ｈ１、ｈ２：スルーホール 
【図１】
0006589409.tif 000002
【図２】
0006589409.tif 000003
【図３】
0006589409.tif 000004
【図４】
0006589409.tif 000005
【図５】
0006589409.tif 000006
【図６】
0006589409.tif 000007
【図７】
0006589409.tif 000008