(57)【特許請求の範囲】
【請求項１】
受信信号がベースバンド信号に変換され、オーバサンプリングされた信号を、シリアルパラレル変換して複数の信号を出力するシリアルパラレル変換部と、
前記複数の信号の各々について無線通信区間の伝搬路の状態を推定し、伝搬路推定値を出力する伝搬路推定部と、
前記伝搬路推定値に基づいて、前記シリアルパラレル変換部から入力された信号を出力するタイミングを補正して、ブロック同期が確立された状態のタイミングで信号を出力し、後段に信号が入力されるタイミングを制御する入力タイミング制御部と、
前記入力タイミング制御部により制御されたタイミングで前記入力タイミング制御部から入力された信号をブロック単位で等化処理し、等化後の信号を出力する等化部と、
前記等化後の信号の信号点パターンを判定し、判定結果を出力する判定部と、
前記等化後の信号または前記判定結果に対して差動時空間符号を復号する処理を行う差動時空間復号部と、
を備えることを特徴とする受信装置。
【請求項２】
受信信号がベースバンド信号に変換された複数の信号の各々について無線通信区間の伝搬路の状態を推定し、伝搬路推定値を出力する伝搬路推定部と、
前記伝搬路推定値に基づいて、前記複数の信号を出力するタイミングを補正して、ブロック同期が確立された状態のタイミングで信号を出力し、後段に信号が入力されるタイミングを制御する入力タイミング制御部と、
前記入力タイミング制御部により制御されたタイミングで前記入力タイミング制御部から入力された信号をブロック単位で等化処理し、等化後の信号を出力する等化部と、
前記等化後の信号の信号点パターンを判定し、判定結果を出力する判定部と、
前記等化後の信号または前記判定結果に対して差動時空間符号を復号する処理を行う差動時空間復号部と、
を備えることを特徴とする受信装置。
【請求項３】
前記入力タイミング制御部は、入力された信号をバッファリングし、前記伝搬路推定値および既知の信号系列からレプリカ系列を生成し、バッファリングされた信号と前記レプリカ系列との誤差を計算し、誤差に基づいて選択した信号を出力する、
ことを特徴とする請求項１または２に記載の受信装置。
【請求項４】
受信信号がベースバンド信号に変換され、オーバサンプリングされた信号を、シリアルパラレル変換して複数の信号を出力するシリアルパラレル変換部と、
前記複数の信号の各々について無線通信区間の伝搬路の状態を推定し、伝搬路推定値を出力する伝搬路推定部と、
前記伝搬路推定値に基づいて、ブロック内のシンボルを合成できるように後段のフィルタリングの処理における動作の制御タイミングを決定するフィルタタイミング制御部と、
前記制御タイミングに基づいて決定した等化用タップ係数を用いてフィルタリングの処理をすることで、前記シリアルパラレル変換部から入力された信号をブロック単位で等化処理し、等化後の信号を出力する等化部と、
前記等化後の信号の信号点パターンを判定し、判定結果を出力する判定部と、
前記等化後の信号または前記判定結果に対して差動時空間符号を復号する処理を行う差動時空間復号部と、
を備えることを特徴とする受信装置。
【請求項５】
受信信号がベースバンド信号に変換された複数の信号の各々について無線通信区間の伝搬路の状態を推定し、伝搬路推定値を出力する伝搬路推定部と、
前記伝搬路推定値に基づいて、ブロック内のシンボルを合成できるように後段のフィルタリングの処理における動作の制御タイミングを決定するフィルタタイミング制御部と、
前記制御タイミングに基づいて決定したタップ係数を用いてフィルタリングの処理をすることで、前記複数の信号をブロック単位で等化処理し、等化後の信号を出力する等化部と、
前記等化後の信号の信号点パターンを判定し、判定結果を出力する判定部と、
前記等化後の信号または前記判定結果に対して差動時空間符号を復号する処理を行う差動時空間復号部と、
を備えることを特徴とする受信装置。
【請求項６】
前記フィルタタイミング制御部は、伝搬路の特性を表す行列について前記等化部のフィルタリングにおける処理のタイミングが異なる行列を複数生成し、生成した各行列および前記判定結果からレプリカ系列を複数生成し、入力された信号と各行列における前記レプリカ系列との誤差を計算し、誤差に基づいて前記制御タイミングを決定する、
ことを特徴とする請求項４または５に記載の受信装置。
【請求項７】
前記伝搬路推定部は、前記判定結果に基づいて、前記伝搬路推定値を更新する、
ことを特徴とする請求項１から６のいずれか１つに記載の受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のシンボルをブロック単位で伝送する伝送方式における受信装置に関する。
【背景技術】
【０００２】
無線通信においてフェージングなどの影響を抑えるための技術として、ダイバーシチ技術が使用されている。例えば、複数の送信アンテナを用いて、特定の規則に基づく事前処理を施して信号を送信することでダイバーシチ効果を得ることが可能な時空間ブロック符号方式であるＳＴＢＣ（Space-Time  Block  Coding）は、受信側でフルダイバーシチ利得を得ることができることから、多数のシステムに利用されている。特定の規則に基づく事前処理とは、符号の反転、送信順序の並べ替え、複素共益などである。ブランチ数２のＳＴＢＣ伝送では、２シンボルを１つのブロックとして扱う。ＳＴＢＣを適用したシステムでは、受信側において、ＳＴＢＣ信号の復調に伝搬路情報の推定が必要となる。
【０００３】
これに対して、ＳＴＢＣによるダイバーシチの効果を得ることができ、かつ伝搬路情報推定が不要な方式として、非特許文献１にて、ＳＴＢＣのブロック単位で差動符号化した差動時空間ブロック符号方式であるＤＳＴＢＣ（Differential  Space-Time  Block  Coding）が開示されている。ブランチ数２のＤＳＴＢＣ伝送では、２シンボルを１つのブロックとして扱い、連続する２つのブロックのデータから差動符号化を行う。受信側では、受信した連続する２つのブロックのデータを差動復号化することで復調を行う。
【０００４】
無線通信においては、各種の干渉が性能劣化の要因となりうる。例えば、広帯域伝送を適用するシステムでは、伝搬路が周波数選択性を持つことで信号が歪み、正しく復調できないことが起こりうる。この現象は、マルチパス環境における遅延波によって発生し、伝搬路の特性、すなわち遅延波数、各遅延波の位相関係、大きさによって歪み方が様々に変化する。そのため、等化処理、または信号を狭帯域化するＯＦＤＭ（Orthogonal  Frequency  Division  Multiplexing）などのマルチキャリア伝送方式を用いて対策する。特に、等化処理は、時間領域でのフィルタリングのタップ係数を逐次更新させることで周波数選択性および時間選択性の両方をもつ伝搬路で適用が可能である。等化処理では、一般に、受信信号の先行波および遅延波を各々推定し、位相などを調整して合成することで遅延波を有効に活用して性能改善を図るが、推定のためパイロット系列を必要とする。
【０００５】
伝搬路推定値をもとにＳＴＢＣに対応する等化器に設定するフィルタ用タップ係数を求める方法は、非特許文献２などで検討されている。非特許文献２では、線形等化器、判定帰還型等化器を適用する手法が開示され、等化用タップ係数をＺＦ（Zero  Forcing）またはＭＭＳＥ（Minimum  Mean  Square  Error）基準で生成することが記載されている。また、高速に変動する伝搬路に対しては、既知系列以外のデータ系列の判定結果をもとに伝搬路追従するトラッキングが利用される。ＳＴＢＣ信号に対するトラッキングは、例えば非特許文献３で開示されている。
【０００６】
しかしながら、非特許文献２に記載の等化技術および非特許文献３に記載のトラッキング技術をＤＳＴＢＣ信号に対応させる方法については、十分に検討されていない。ＤＳＴＢＣで用いる差動時空間変調では、送信される信号のコンステレーションは、ＱＰＳＫ（Quadrature  Phase  Shift  Keying）の場合においても４点を超える候補点数をとる（非特許文献４、特許文献１など参照）。よって、等化出力をもとに伝搬路のトラッキングをする伝搬路推定、または判定帰還型等化器であるＤＦＥ（Decision  Feedback  Equalization）を適用する場合、候補点が多数になり候補点間の信号点間距離が小さくなる。そのため、誤判定により伝搬路推定および判定帰還等化の性能が劣化する。また、差動復号化後の判定系列を再符号化してトラッキングなどに用いる方式は、差動符号化系列のうち一部が誤った場合、誤りが次のシンボルの誤りを誘発する誤り伝搬の問題がある。
【０００７】
また、一般的な無線通信システムでは、同期の確立が必要であり、送信フレーム内に同期ワードであるＳＷ（Sync  Word）またはユニークワードなどの信号を組み込み、受信側が相関演算などを行うことで同期を確立する手段が一般的である。例えば、送信側では、受信側が既知の信号パターンであるＳＷの系列を送信し、受信側では、既知のＳＷの系列と受信信号との相関演算を行い、ピーク検出などの手法によってフレーム、シンボルなどのタイミングを抽出する。
【０００８】
ＳＴＢＣおよびＤＳＴＢＣの伝送方式では、さらに、ブロックの同期を確立する必要がある。ＳＴＢＣおよびＤＳＴＢＣの伝送方式では、ブロックのタイミングを検出してブロックの同期を確立し、前述の事前処理に対応してブロック内のシンボルに、符号の反転、順序の並び替え、複素共役、合成などの事後処理を行う。ブロック同期が確立できない場合、ＳＴＢＣおよびＤＳＴＢＣの伝送方式では、ブロック内のシンボルを合成して送信ダイバーシチ利得を得ることができず、ブロック内の合成が不完全となり、送信ダイバーシチ利得が低下するおそれがある。
【０００９】
等化器を利用した場合も同様である。非特許文献２では、ブロック内のシンボルを合成するためにブロック単位で等化器を動作させている。入力されるシンボルのタイミングがブロック内のシンボルを合成できるタイミングからずれた場合、すなわちブロック同期が確立されていない場合、等化器内で異なるブロックのシンボル同士が合成され、復調品質の性能が低下するおそれがある。そのため、受信側では、ＳＴＢＣまたはＤＳＴＢＣのブロック内の信号を合成できるタイミングで等化器に入力されるようにブロック同期を確立する必要がある。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２０１４−１２０８３６号公報
【非特許文献】
【００１１】
【非特許文献１】Ｖ．Ｔａｒｏｋｈ  ａｎｄ  Ｈ．Ｊａｆａｒｋｈａｎｉ，“Ａ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｄｅｔｅｃｔｉｏｎ  Ｓｃｈｅｍｅ  ｆｏｒ  Ｔｒａｎｓｍｉｔ  Ｄｉｖｅｒｓｉｔｙ，”ＩＥＥＥ  Ｊｏｕｒｎａｌ  ｏｎ  Ｓｅｌｅｃｔｅｄ  Ａｒｅａｓ  ｉｎ  Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ，Ｖｏｌ．１８，ｐｐ１１６９−１１７４，Ｊｕｌｙ  ２０００．
【非特許文献２】Ｗ．  Ｈ．  Ｇｅｒｓｔａｃｋｅｒ，  Ｆ．  Ｏｂｅｒｎｏｓｔｅｒｅｒ，  Ｒ．  Ｓｃｈｏｂｅｒ，  Ａ．  Ｔ．  Ｌｅｈｍａｎｎ，  Ａ．  Ｌａｍｐｅ，  ａｎｄ  Ｐ．  Ｇｕｎｒｅｂｅｎ，  “Ｅｑｕａｌｉｚａｔｉｏｎ  ｃｏｎｃｅｐｔｓ  ｆｏｒ  Ａｌａｍｏｕｔｉ’ｓ  ｓｐａｃｅ−ｔｉｍｅ  ｂｌｏｃｋ  ｃｏｄｅ，”  ＩＥＥＥ  Ｔｒａｎｓ．  Ｃｏｍｍｕｎ．，ｖｏｌ．５２，ｎｏ．７,  ｐｐ．  １１７８−１１９０，  Ｊｕｌｙ  ２００４．
【非特許文献３】Ｎ．  Ｎｅｆｅｄｏｖ  ａｎｄ  Ｇ．  Ｐ．  Ｍａｔｔｅｌｌｉｎｉ，“Ｅｖａｌｕａｔｉｏｎ  ｏｆ  ｐｏｔｅｎｔｉａｌ  ｔｒａｎｓｍｉｔ  ｄｉｖｅｒｓｉｔｙ  ｓｃｈｅｍｅｓ  ｗｉｔｈ  ｉｔｅｒａｔｉｖｅ  ｒｅｃｅｉｖｅｒｓ  ｉｎ  ＥＤＧＥ，”  Ｐｒｏｃ．  ＩＥＥＥ  ＰＩＭＲＣ，  ｖｏｌ．５，  ｐｐ．２０８７−２０９１，  Ｓｅｐｔ．  ２００２．
【非特許文献４】Ｘ．  Ｓｈａｏ  ａｎｄ  Ｊ．  Ｙｕａｎ，“Ａ  ｎｅｗ  ｄｉｆｆｅｒｅｎｔｉａｌ  ｓｐａｃｅ−ｔｉｍｅ  ｂｌｏｃｋ  ｃｏｄｉｎｇ  ｓｃｈｅｍｅ，”  Ｐｒｏｃ．  ＩＣＣＳ  ２００２，  ｖｏ．  １，  ｐｐ．  １８３−１８７，  Ｎｏｖ．２００２．
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、上記従来の技術によれば、ブロック同期が確立されていることを前提としており、ブロック同期を確立する手法については開示されていない。
【００１３】
本発明は、上記に鑑みてなされたものであって、複数のシンボルをブロック単位で伝送する場合に、ブロック同期を確立することができる受信装置を得ることを目的とする。
【課題を解決するための手段】
【００１４】
上述した課題を解決し、目的を達成するために、本発明の受信装置は、受信信号がベースバンド信号に変換され、オーバサンプリングされた信号を、シリアルパラレル変換して複数の信号を出力するシリアルパラレル変換部と、複数の信号の各々について無線通信区間の伝搬路の状態を推定し、伝搬路推定値を出力する伝搬路推定部と、伝搬路推定値に基づいて、シリアルパラレル変換部から入力された信号を出力するタイミングを補正して、ブロック同期が確立された状態のタイミングで信号を出力し、後段に信号が入力されるタイミングを制御する入力タイミング制御部と、を備える。また、受信装置は、入力タイミング制御部により制御されたタイミングで入力タイミング制御部から入力された信号をブロック単位で等化処理し、等化後の信号を出力する等化部と、等化後の信号の信号点パターンを判定し、判定結果を出力する判定部と、等化後の信号または判定結果に対して差動時空間符号を復号する処理を行う差動時空間復号部と、を備えることを特徴とする。
【発明の効果】
【００１５】
本発明によれば、複数のシンボルをブロック単位で伝送する場合に、ブロック同期を確立することができる、という効果を奏する。
【図面の簡単な説明】
【００１６】
【図１】実施の形態１にかかる受信装置の構成例を示すブロック図
【図２】実施の形態１にかかる受信装置の受信動作を示すフローチャート
【図３】実施の形態１にかかるＳ／Ｐ変換部に入力されるベースバンド信号およびＳ／Ｐ変換部から出力されるベースバンド信号の例を示す図
【図４】実施の形態１にかかる入力タイミング制御部において、ＤＦＥ等化用フィルタ部にベースバンド信号が入力されるタイミングを制御する処理を示すフローチャート
【図５】１シンボル時間間隔のみで遅延が存在する場合の伝搬路のインパルス応答の例を示す図
【図６】１シンボル時間間隔だけでなく分数間隔の遅延が存在する場合の伝搬路のインパルス応答の例を示す図
【図７】実施の形態１にかかる入力タイミング制御部を専用のハードウェアで構成する場合の例を示す図
【図８】実施の形態１にかかる入力タイミング制御部をＣＰＵおよびメモリで構成する場合の例を示す図
【図９】実施の形態２にかかる受信装置の構成例を示すブロック図
【図１０】実施の形態３にかかる受信装置の構成例を示すブロック図
【図１１】実施の形態３にかかる受信装置の受信動作を示すフローチャート
【図１２】実施の形態３にかかるフィルタタイミング制御部において、線形等化部のフィルタリングの処理における動作の制御タイミングを決定する処理を示すフローチャート
【図１３】実施の形態４にかかる受信装置の構成例を示すブロック図
【発明を実施するための形態】
【００１７】
以下に、本発明の実施の形態にかかる受信装置を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００１８】
実施の形態１．
はじめに、本発明にかかる受信装置が受信する信号について説明する。実施の形態１および後述する実施の形態２から実施の形態４の受信装置は、一例として、差動時空間符号化（以下、ＤＳＴＢＣとする）方式により差動符号化された信号を受信する。ＤＳＴＢＣを用いた差動符号化は、次の式（１）で表現することができる。
【００１９】
【数１】
0006490020.tif 000002
【００２０】
ここで、Ｃ（ｋ）はあるブロックｋにおける差動符号化結果と対応する行列である。Ｓ（ｋ）はマッピング結果、すなわち差動符号化前の信号と対応する行列である。例えば、ＱＰＳＫ伝送では、Ｓ（ｋ）の要素は一般的なＱＰＳＫ変調点とその符号反転、複素共役で構成される。差動符号化は、自らの出力Ｃ（ｋ−１）を用いて次のブロックの出力Ｃ（ｋ）を計算する。例えば、２つのアンテナを用いてＤＳＴＢＣ送信を行うものとすると、ブロックは２シンボルを単位に構成することになり、行列は２×２の大きさとなる。以降、２アンテナＤＳＴＢＣを仮定して説明する。この例において、行列Ｓ（ｋ）およびＣ（ｋ）は、次の式（２）のように構成される。
【００２１】
【数２】
0006490020.tif 000003
【００２２】
Ｃ（ｋ）の行列要素は、２つのアンテナと２つのシンボルで送信される場合の各アンテナの出力波形と対応、ＤＳＴＢＣでは時間と対応しており、例えば、ブロックを構成する２つのシンボルのうち前のシンボルでｃ（１，ｋ）、ｃ（２，ｋ）を２本のアンテナで送り、次のシンボルで−ｃ*（２，ｋ）、ｃ*（１，ｋ）を送ることを意味する。以降の説明についても上記の通りにシンボルおよびアンテナに信号を対応づけて説明するが、実際にはブロック内のどの時刻すなわちシンボルタイミングにどの要素をどのアンテナで送信するかについては、一意に限定されない。例えば、２つのシンボルで送信される信号の順番を逆転してもよい。上述の通り差動符号化の演算結果は、適当に空間すなわちアンテナ、時間すなわちシンボルタイミングにアサインし、周波数変換、フィルタリングなどを施し、所望の搬送波上に変調してアンテナから送出される。一方、マッピング信号の行列Ｓ（ｋ）についても、各ブロックｋについて同様に２つのシンボルｓ（１，ｋ）、ｓ（２，ｋ）を、それぞれの複素共役と対応させる形で配置される。
【００２３】
以下、上述したＤＳＴＢＣ方式により差動符号化された信号であるＤＳＴＢＣ信号を受信する実施の形態１の受信装置について説明する。実施の形態１では、一例として、受信装置が２本のアンテナで信号を受信する場合について説明する。また、受信装置が受信するＤＳＴＢＣ信号の送信元である対向装置は２本のアンテナで信号を送信するものとする。なお、アンテナ数をこれに限定するものではない。
【００２４】
図１は、本発明の実施の形態１にかかる受信装置１００の構成例を示すブロック図である。受信装置１００は、アンテナ１−１，１−２と、ＲＦ（Radio  Frequency）変換部２−１，２−２と、Ｓ／Ｐ（Serial／Parallel）変換部３−１，３−２と、入力タイミング制御部４と、伝搬路推定部５と、ＤＦＥ等化用フィルタ部６と、判定部７と、差動時空間復号部８と、誤り訂正復号部９と、を備える。また、ＤＦＥ等化用フィルタ部６は、ＦＦ（FeedForward）フィルタ６１と、ＦＢ（FeedBack）フィルタ６２と、加算部６３と、を備える。
【００２５】
つづいて、受信装置１００において信号を受信する動作について説明する。図２は、実施の形態１にかかる受信装置１００の受信動作を示すフローチャートである。
【００２６】
まず、受信装置１００おいて、アンテナ１−１，１−２は、無線信号を受信する（ステップＳ１）。アンテナ１−１で受信された無線信号はアンテナ１−１からＲＦ変換部２−１に入力され、アンテナ１−２で受信された無線信号はアンテナ１−２からＲＦ変換部２−２に入力される。
【００２７】
ＲＦ変換部２−１，２−２は、各アンテナが受信した無線信号をベースバンド信号に変換する（ステップＳ２）。ＲＦ変換部２−１，２−２は、一般的なシングルキャリア受信方式のＲＦ変換部と同様の処理、具体的には、ダウンコンバージョン処理、帯域制限処理等を無線周波数帯の受信信号に対して行い、ベースバンド信号に変換する。また、ＲＦ変換部２−１，２−２は、タイミング同期が確立されていない、シンボルレートに対してＮ（Ｎは２以上の整数とする）倍オーバサンプリングする（ステップＳ３）。ＲＦ変換部２−１から出力されるベースバンド信号はＳ／Ｐ変換部３−１に入力され、ＲＦ変換部２−２から出力されるベースバンド信号はＳ／Ｐ変換部３−２に入力される。
【００２８】
シリアルパラレル変換部であるＳ／Ｐ変換部３−１，３−２は、ＲＦ変換部２−１，２−２から入力されたベースバンド信号をシリアルパラレル変換する（ステップＳ４）。Ｓ／Ｐ変換部３−１，３−２は、シリアルパラレル変換後のベースバンド信号を、異なるタイミング位相の複数のベースバンド信号、上記の例ではＮ個のベースバンド信号として出力する。例えば、ＲＦ変換部２−１，２−２において２倍オーバサンプリングされていた場合、Ｓ／Ｐ変換部３−１，３−２は、ＲＦ変換部２−１，２−２から入力されたベースバンド信号をｙ（ｔ）とすると、図３で示すようにシリアルパラレル変換し、異なるタイミングで１倍オーバサンプリングされたベースバンド信号として、２個のベースバンド信号を個別に出力する。図３は、実施の形態１にかかるＳ／Ｐ変換部３−１，３−２に入力されるベースバンド信号およびＳ／Ｐ変換部３−１，３−２から出力されるベースバンド信号の例を示す図である。Ｓ／Ｐ変換部３−１，３−２は、ＲＦ変換部２−１，２−２においてＮ倍オーバサンプリングされていた場合、ＲＦ変換部２−１，２−２から入力されたベースバンド信号を、各々Ｎ個のベースバンド信号に変換して出力する。
【００２９】
入力タイミング制御部４は、Ｓ／Ｐ変換部３−１，３−２から入力されたベースバンド信号を出力するタイミング、すなわち後段のＤＦＥ等化用フィルタ部６にベースバンド信号が入力されるタイミングを制御する（ステップＳ５）。入力タイミング制御部４は、伝搬路推定部５から入力された伝搬路推定結果に基づいて、Ｓ／Ｐ変換部３−１，３−２から入力された受信信号であるベースバンド信号を出力するタイミングを補正し、ブロック同期が確立された状態のタイミングで出力する。受信装置１００では、ブロック同期が確立されず、入力されるシンボルのタイミングがブロック内のシンボルを合成できるタイミングからずれた場合、等化による信号合成ができない。そのため、実施の形態１では、入力タイミング制御部４が、ＤＦＥ等化用フィルタ部６においてブロック内のシンボルを合成できるタイミングに補正する。
【００３０】
図４は、実施の形態１にかかる入力タイミング制御部４において、ＤＦＥ等化用フィルタ部６にベースバンド信号が入力されるタイミングを制御する処理を示すフローチャートである。具体的に、入力タイミング制御部４は、Ｓ／Ｐ変換部３−１，３−２からのベースバンド信号を一度バッファリングする（ステップＳ１１）。入力タイミング制御部４は、伝搬路推定部５からの伝搬路推定結果および既知の信号系列であるシンクワード系列から、受信信号の候補となる受信信号のレプリカ系列を生成する（ステップＳ１２）。入力タイミング制御部４は、受信信号のレプリカ系列とバッファリングした実際の受信信号であるベースバンド信号との誤差、例えば、二乗誤差を計算する（ステップＳ１３）。入力タイミング制御部４は、受信アンテナごとに独立に誤差の計算をしてもよいし、まとめて誤差の計算をしてもよい。入力タイミング制御部４は、誤差の計算を、バッファリングしたベースバンド信号のタイミングを変更しながら複数回行う。入力タイミング制御部４は、複数回行った誤差の計算において、誤差が最小となるタイミングでバッファリングしたベースバンド信号を選択して出力するように制御する（ステップＳ１４）。
【００３１】
これにより、入力タイミング制御部４は、ブロック同期を確立し、入力タイミング制御部４からＤＦＥ等化用フィルタ部６に入力されるシンボルのタイミングとＤＦＥ等化用フィルタ部６においてブロック内のシンボルを合成できるタイミングとのずれを補正することができる。
【００３２】
ここで、無線通信では、伝搬路が１シンボル時間よりも細かい時間間隔、すなわち分数間隔の遅延波を含むインパルス応答になる場合を考慮する必要がある。図５は、１シンボル時間間隔のみで遅延が存在する場合の伝搬路のインパルス応答の例を示す図である。図６は、１シンボル時間間隔だけでなく分数間隔の遅延が存在する場合の伝搬路のインパルス応答の例を示す図である。図５および図６において、横軸は遅延時間を示し、縦軸は信号強度を示す。本実施の形態では、図５に示すようなインパルスが１シンボル時間間隔で存在する環境だけでなく、図６に示すようなインパルスが１シンボル時間間隔に対して分数間隔で存在する環境において等化を実現する。そのため、入力タイミング制御部４は、ＤＦＥ等化用フィルタ部６のＦＦフィルタ６１および伝搬路推定部５へ、図３で示すような複数の異なるタイミング、すなわち位相でサンプリングされたブロック同期確立後の１倍オーバサンプリングのベースバンド信号を出力する。
【００３３】
受信装置１００では、入力タイミング制御部４が各アンテナ１−１，１−２あたり２系統の位相を出力することで、ＦＦフィルタ６１は、入力タイミング制御部４から２倍オーバサンプリングの信号が入力され、１倍オーバサンプリングの信号を出力するフィルタとして動作する。また、伝搬路推定部５は、４つの１倍オーバサンプリングの信号の各々について伝搬路を推定する。これにより、受信装置１００は、図６に示すようなマルチパス環境において等化を実現する分数間隔等化を実現する。ここで、図６に示すインパルスの分数間隔、すなわち最小間隔はＮに反比例する。図６はＮ＝２の場合を示し、インパルスの最小間隔は、１シンボル時間間隔の１／Ｎ、すなわち１シンボル時間間隔の１／２の時間間隔となる。
【００３４】
図２のフローチャートに戻って、伝搬路推定部５は、受信した信号の送信元である対向装置と自装置との間の無線通信区間の伝搬路を推定する（ステップＳ６）。伝搬路推定部５には、入力タイミング制御部４から受信信号であるベースバンド信号が入力され、判定部７から後述する判定結果が入力される。伝搬路推定部５は、既知信号であるシンクワード系列と、その受信区間における受信信号であるベースバンド信号から、遅延波を含めた伝搬路の状態の推定を行う。例えば、２アンテナ送信、２タップの伝搬路を仮定した伝搬路推定処理では、伝搬路推定部５は、受信アンテナ１本につき４つの要素を推定する。伝搬路推定部５は、公知のＳＴＢＣ向け伝搬路推定技術、またはシングルキャリア等化技術などと同様の手法により、伝搬路を推定できる。
【００３５】
また、伝搬路推定部５は、判定部７から入力された判定結果をトラッキング用送信信号パターンとして使用し、伝搬路の時変動に追従するためのトラッキング処理を行い、伝搬路推定値を更新する。トラッキング処理は、例えばＬＭＳ（Least  Mean  Square）、またはＲＬＳ（Recursive  Least  Square）などのアルゴリズムを利用して行う。ここで、シンクワード系列がフレームの先頭以外の場所に配置されており、シンクワード系列よりも過去の信号と未来の信号とをそれぞれ復号する必要がある場合、過去の信号については時間をさかのぼる方向にトラッキングし、未来の信号については時間を追う方向にトラッキングを構成してもよい。伝搬路推定部５は、時間をさかのぼるトラッキングをする場合、受信信号であるベースバンド信号をいったんバッファし、シンクワード系列等、処理の起点となるデータを受信してからトラッキングを開始する。伝搬路推定部５は、トラッキング処理によって更新した伝搬路推定値を、入力タイミング制御部４およびＤＦＥ等化用フィルタ部６へ出力する。
【００３６】
ＤＦＥ等化用フィルタ部６は、入力タイミング制御部４により制御されたタイミングで入力タイミング制御部４から入力されたベースバンド信号に対して等化処理を行う（ステップＳ７）。ＤＦＥであるＤＦＥ等化用フィルタ部６は、ブロック単位で動作すなわち等化処理を行い、ここでは、２シンボル時間単位で２シンボルの出力を得ることとする。また、ＤＦＥ等化用フィルタ部６は、分数間隔等化を導入した等化部とする。
【００３７】
ＤＦＥ等化用フィルタ部６において、ＦＦフィルタ６１は、フィードフォワードフィルタリング処理を行う。ＦＦフィルタ６１は、入力タイミング制御部４から入力されたベースバンド信号に対して、伝搬路推定部５から入力された伝搬路推定値に基づいて生成した等化用タップ係数を使用してフィードフォワードフィルタリング処理を行う。ＦＦフィルタ６１は、等化用タップ係数をＺＦまたはＭＭＳＥ基準などに基づいて生成する。ＦＦフィルタ６１は、フィードフォワードフィルタリング処理後のベースバンド信号、すなわち、入力タイミング制御部４からの入力信号に対するフィルタリング結果を合成し、加算部６３へ出力する。
【００３８】
ＦＢフィルタ６２は、フィードバックフィルタリング処理を行う。ＦＢフィルタ６２は、判定部７から入力された判定結果に対して、伝搬路推定部５から入力された伝搬路推定値に基づいて生成した等化用タップ係数を使用してフィードバックフィルタリング処理を行う。ＦＢフィルタ６２は、等化用タップ係数をＺＦまたはＭＭＳＥ基準などに基づいて生成する。ＦＢフィルタ６２は、フィードバックフィルタリング処理後の信号を加算部６３へ出力する。
【００３９】
加算部６３は、ＦＦフィルタ６１から入力された信号と、ＦＢフィルタ６２から入力された信号とを加算、すなわち合成し、等化後のベースバンド信号を判定部７へ出力する。
【００４０】
判定部７は、ＤＦＥ等化用フィルタ部６から入力された等化後のベースバンド信号の信号点パターンを１ブロック単位で判定する（ステップＳ８）。判定部７は、送信されうる信号点パターンと等化後のベースバンド信号とを比較し、どの信号点パターンが送信されたのかを判定する。判定部７は、具体的には、最も近い信号点が送信されたと判定する。ここで、１ブロックは、信号の送信元である対向装置が差動符号化を実施する単位である。本実施の形態では信号の送信元である対向装置が２本のアンテナを使用しており、１ブロックは２シンボルで構成されている。判定部７は、２シンボルで送信されうる全ての信号の組み合わせについて、等化後のベースバンド信号との距離を算出し、等化後のベースバンド信号との距離が最も近い候補が送信されたと判断する。判定部７は、例えば、送信信号の候補としてｃ（１，ｋ）およびｃ（２，ｋ）が取り得る組み合わせのうちの１つと等化後のベースバンド信号の二乗誤差を算出する。判定部７は、２シンボルすなわち１ブロック間での二乗誤差の和が最も小さい送信信号の候補がそのブロックで送信されたと判定する。
【００４１】
従来の判定処理では差動復号後の信号を１シンボルごとに判定を行うのに対して、判定部７は、差動復号の前段階で判定を行うため、コンステレーションの候補は多数の点に分布する。しかしながら、例えば、ＢＰＳＫ（Binary  Phase  Shift  Keying）またはＱＰＳＫで変調された信号をＤＳＴＢＣで差動符号化して得られた信号は、ブロックの１シンボル目と２シンボル目に関連性があるため、１シンボル目が決まれば、２シンボル目のコンステレーションは、一定の制限を受けた範囲に限定される。また、マッピングまたは差動符号化の初期値次第では１シンボル目と２シンボル目とが１対１の関係で連動した対応になることがある。すなわち、上述の連動関係を考慮して判定の候補を選び出すことによって、従来のように１シンボルずつ判定する場合と比較して候補点の数を削減して信号点間距離を平均的に広げ、判定精度を改善することができる。
【００４２】
実際には、無線装置の設計段階で差動符号化前の信号ｓ（１，ｋ）、ｓ（２，ｋ）および初期値ｃ（１，ｋ）、ｃ（２，ｋ）が決められていることが多いため、あらかじめ取り得る候補点ｃ（１，ｋ）とｃ（２，ｋ）との組み合わせをシミュレーションなどを用いて求めておき、求められた組み合わせのパターンを判定部７の各ブロックにおける判定候補として使用してよい。また、差動符号化された信号に関するブロック候補、すなわち２シンボル分の送信信号の候補の組み合わせと、他のブロック候補との距離は、差動時空間符号化処理がユニタリ行列で実施される場合、差動符号化前の距離と同一になる。そのため、信号点間の距離が小さくなるのを回避できる。ＢＰＳＫまたはＱＰＳＫなどに対してＤＳＴＢＣを適用した場合はユニタリ行列で差動符号化が行われるため、１ブロックすなわち２シンボルをまとめて判定を行うブロック判定処理を実施することにより、上記の等化後信号に対して従来と同様のシンボル単位での判定を行う場合と比較して、高い判定性能が得られる。判定部７は、判定結果を伝搬路推定部５および差動時空間復号部８へ出力する。
【００４３】
差動時空間復号部８は、判定部７の判定結果を差動時空間復号する（ステップＳ９）。差動時空間復号部８は、判定部７から入力された判定結果を差動時空間復号し、差動時空間復号結果を誤り訂正復号部９へ出力する。差動時空間復号部８は、一つ前のブロックに対応する入力値を用いて差動時空間復号し、例えばＱＰＳＫ伝送では差動時空間復号により元のＱＰＳＫのマッピング系列を取り出す処理を行う。なお、差動時空間復号部８は、差動符号化を行っていないＳＴＢＣの場合には不要であり、ＤＳＴＢＣの場合に必要となる。
【００４４】
誤り訂正復号部９は、差動時空間復号部８における差動時空間復号結果に対して誤り訂正復号の処理を行う（ステップＳ１０）。誤り訂正復号部９の処理は、デマッピング処理を含み、ＤＳＴＢＣを適用していない一般的な伝送システムと同様の受信処理とすることができる。なお、誤り訂正符号化を用いないシステムでは、差動時空間復号結果に対して、硬判定処理を行い、判定結果を出力する。なお、図１では判定部７の出力が差動時空間復号部８に入力される構成としたが、判定部７の出力はすでに判定処理によって補正された信号が出力されているため、差動時空間復号部８は誤り訂正復号部９に有効な軟判定データを生成することができない。このため、ブロック判定前の信号、すなわちＤＦＥ等化用フィルタ部６からの出力信号が差動時空間復号部８に入力されるように構成し、差動時空間復号部８は軟判定を行って軟判定データを生成し、誤り訂正復号部９が軟判定データに基づく誤り訂正復号処理を行えるように構成してもよい。
【００４５】
なお、受信装置１００において、アンテナ数を２としたが、アンテナ数は２に限定されるものではない。受信装置では、使用するアンテナ数と同数のＲＦ変換部およびＳ／Ｐ変換部が必要となる。ＦＦフィルタ６１にはアンテナ数に基づく数の信号が入力タイミング制御部４から入力され、ＦＦフィルタ６１およびＦＢフィルタ６２にはアンテナ数に基づく数の伝搬路推定値が伝送路推定部５から入力される。加算部６３からは、合成後、すなわち等化後のベースバンド信号が出力される。その後の判定部７以降の処理は、アンテナ数にかかわらず同一処理とすることができる。なお、図１に示す受信装置１００にはＤＦＥが適用されているが、一例であり、線形等化部が適用されてもよい。等化部へ入力されるシンボルのタイミングを調整し、等化部へ入力されるシンボルのタイミングとブロック内のシンボルを合成できるタイミングとのずれを補正する本発明は、ブロック単位で等化処理を行う種々の等化部に適用可能である。
【００４６】
つづいて、受信装置１００のハードウェア構成について説明する。受信装置１００において、アンテナ１−１，１−２はアンテナ素子により実現される。ＲＦ変換部２−１，２−２は無線通信のインタフェース回路により実現される。Ｓ／Ｐ変換部３−１，３−２はシリアルパラレル変換回路により実現される。伝送路推定部５は伝送路推定回路により実現される。ＤＦＥ等化用フィルタ部６はフィルタ回路および加算器により実現される。判定部７は、信号のコンステレーションを判定する回路により実現される。差動時空間復号部８はＤＳＴＢＣにおいて差動時空間変調された信号を差動時空間復号する回路により実現される。誤り訂正復号部９は誤り訂正符号化された信号を誤り訂正復号する回路により実現される。入力タイミング制御部４は、処理回路により実現される。すなわち、受信装置１００は、ベースバンド信号をバッファリングし、受信信号のレプリカ系列を生成し、受信信号のレプリカ系列とベースバンド信号との誤差を計算し、誤差に基づいてベースバンド信号を選択して出力するための処理回路を備える。処理回路は、専用のハードウェアであってもよいし、メモリに格納されるプログラムを実行するＣＰＵ（Central  Processing  Unit）およびメモリであってもよい。
【００４７】
図７は、実施の形態１にかかる入力タイミング制御部４を専用のハードウェアで構成する場合の例を示す図である。処理回路が専用のハードウェアである場合、図７に示す処理回路９１は、例えば、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ＡＳＩＣ（Application  Specific  Integrated  Circuit）、ＦＰＧＡ（Field  Programmable  Gate  Array）、またはこれらを組み合わせたものが該当する。入力タイミング制御部４の各機能を機能別に処理回路９１で実現してもよいし、各機能をまとめて処理回路９１で実現してもよい。
【００４８】
図８は、実施の形態１にかかる入力タイミング制御部４をＣＰＵおよびメモリで構成する場合の例を示す図である。処理回路がＣＰＵ９２およびメモリ９３で構成される場合、入力タイミング制御部４の各機能は、ソフトウェア、ファームウェア、またはソフトウェアとファームウェアとの組み合わせにより実現される。ソフトウェアまたはファームウェアはプログラムとして記述され、メモリ９３に格納される。処理回路では、メモリ９３に記憶されたプログラムをＣＰＵ９２が読み出して実行することにより、各機能を実現する。すなわち、受信装置１００は、入力タイミング制御部４が処理回路により実行されるときに、ベースバンド信号をバッファリングするステップ、受信信号のレプリカ系列を生成するステップ、受信信号のレプリカ系列とベースバンド信号との誤差を計算するステップ、誤差に基づいてベースバンド信号を選択して出力するステップが結果的に実行されることになるプログラムを格納するためのメモリ９３を備える。また、これらのプログラムは、受信装置１００の手順および方法をコンピュータに実行させるものであるともいえる。ここで、ＣＰＵ９２は、処理装置、演算装置、マイクロプロセッサ、マイクロコンピュータ、プロセッサ、またはＤＳＰ（Digital  Signal  Processor）などであってもよい。また、メモリ９３とは、例えば、ＲＡＭ（Random  Access  Memory）、ＲＯＭ（Read  Only  Memory）、フラッシュメモリ、ＥＰＲＯＭ（Erasable  Programmable  ＲＯＭ）、ＥＥＰＲＯＭ（Electrically  ＥＰＲＯＭ）などの、不揮発性または揮発性の半導体メモリ、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスク、またはＤＶＤ（Digital  Versatile  Disc）などが該当する。
【００４９】
なお、入力タイミング制御部４の各機能について、一部を専用のハードウェアで実現し、一部をソフトウェアまたはファームウェアで実現するようにしてもよい。例えば、ベースバンド信号をバッファリングし、受信信号のレプリカ系列を生成する機能については専用のハードウェアとしての処理回路９１でその機能を実現し、受信信号のレプリカ系列とベースバンド信号との誤差を計算し、誤差に基づいてベースバンド信号を選択して出力する機能についてはＣＰＵ９２がメモリ９３に格納されたプログラムを読み出して実行することによってその機能を実現することが可能である。
【００５０】
このように、処理回路は、専用のハードウェア、ソフトウェア、ファームウェア、またはこれらの組み合わせによって、上述の各機能を実現することができる。
【００５１】
以上説明したように、本実施の形態によれば、ＳＴＢＣまたはＤＳＴＢＣの伝送システムにおける無線通信において、受信装置１００では、等化部であるＤＦＥ等化用フィルタ部６へ入力タイミング制御部４から入力される信号のタイミングを、入力タイミング制御部４が、ＤＦＥ等化用フィルタ部６においてブロック内のシンボルを合成できるタイミングに補正することとした。これにより、受信装置１００は、ブロック同期を確立して、等化処理を実現することができる。また、受信装置１００では、ブロック内のシンボルを合成するＤＦＥ等化用フィルタ部６において分数間隔等化処理を行うこととした。これにより、受信装置１００は、様々な遅延時間を持つ遅延波が混入する伝搬環境においても、安定した受信性能を実現することができる。
【００５２】
実施の形態２．
実施の形態１では、分数間隔等化処理を行う場合について説明した。実施の形態２では、１シンボル時間間隔のみで遅延が存在する場合について説明する。実施の形態１と異なる部分について説明する。
【００５３】
図９は、実施の形態２にかかる受信装置１００ａの構成例を示すブロック図である。受信装置１００ａは、受信装置１００に対して、ＲＦ変換部２−１，２−２、Ｓ／Ｐ変換部３−１，３−２、入力タイミング制御部４、伝送路推定部５、およびＤＦＥ等化用フィルタ部６を削除し、ＲＦ変換部２−１ａ，２−２ａ、入力タイミング制御部４ａ、伝送路推定部５ａ、およびＤＦＥ等化用フィルタ部６ａを追加したものである。また、ＤＦＥ等化用フィルタ部６ａは、ＤＦＥ等化用フィルタ部６に対して、ＦＦフィルタ６１をＦＦフィルタ６１ａに置き換えたものである。
【００５４】
ＲＦ変換部２−１ａ，２−２ａは、ＲＦ変換部２−１，２−２と同様の処理を行うが、オーバサンプリング数をＮ倍ではなく１倍とする点が異なる。入力タイミング制御部４ａ、伝送路推定部５ａ、およびＤＦＥ等化用フィルタ部６ａのＦＦフィルタ６１ａについても、扱う信号の数が異なるが、各々入力タイミング制御部４、伝送路推定部５、およびＤＦＥ等化用フィルタ部６のＦＦフィルタ６１と同様の処理を行う。このように、受信装置１００ａでは、ＲＦ変換部２−１ａ，２−２ａが１倍オーバサンプリングのみ行うことから、Ｓ／Ｐ変換部３−１，３−２は不要となる。
【００５５】
受信装置１００ａの受信動作は、扱う信号の数が異なる点を除けば、図２に示す受信装置１００の受信動作のフローチャートからステップＳ３およびステップＳ４の処理を削除したものと同様である。また、入力タイミング制御部４ａの動作は、ベースバンド信号がＳ／Ｐ変換部３−１，３−２からではなくＲＦ変換部２−１ａ，２−２ａから入力される点、および扱う信号の数が異なる点を除けば、図４に示す入力タイミング制御部４の処理のフローチャートと同様である。
【００５６】
以上説明したように、本実施の形態によれば、ＳＴＢＣまたはＤＳＴＢＣの伝送システムにおける無線通信において、受信装置１００ａでは、等化部であるＤＦＥ等化用フィルタ部６へ入力タイミング制御部４ａから入力される信号のタイミングを、入力タイミング制御部４ａが、ＤＦＥ等化用フィルタ部６ａにおいてブロック内のシンボルを合成できるタイミングに補正することとした。これにより、受信装置１００ａは、ブロック同期を確立して、等化処理を実現することができる。
【００５７】
実施の形態３．
実施の形態１，２では、等化部としてＤＦＥを使用する場合について説明した。実施の形態３では、等化部として線形等化部を使用する場合について説明する。実施の形態１と異なる部分について説明する。
【００５８】
図１０は、実施の形態３にかかる受信装置１００ｂの構成例を示すブロック図である。受信装置１００ｂは、受信装置１００から、入力タイミング制御部４、伝搬路推定部５、およびＤＦＥ等化用フィルタ部６を削除し、伝搬路推定部５ｂ、フィルタタイミング制御部１０、および線形等化部１１を追加したものである。
【００５９】
受信装置１００ｂでは、ブロック同期が確立されず、Ｓ／Ｐ変換部３−１，３−２から線形等化部１１に入力されるシンボルのタイミングがブロック内のシンボルを合成できるタイミングからずれた場合、等化による信号合成ができない。実施の形態３では、フィルタタイミング制御部１０が、Ｓ／Ｐ変換部３−１，３−２から線形等化部１１に入力されるシンボルのタイミングに対して、ブロック内のシンボルを合成できるよう線形等化部１１において想定される伝搬路モデルのタイミングを補正する。受信装置１００ｂは、等化部である線形等化部１１に受信信号をバッファリングせずにブロック同期を確立する。
【００６０】
つづいて、受信装置１００ｂにおいて信号を受信する動作について説明する。図１１は、実施の形態３にかかる受信装置１００ｂの受信動作を示すフローチャートである。ステップＳ１からステップＳ４までの処理は実施の形態１における処理と同様である。
【００６１】
伝搬路推定部５ｂは、受信した信号の送信元である対向装置と自装置との間の無線通信区間の伝搬路の状態を推定する（ステップＳ２１）。伝搬路推定部５ｂには、Ｓ／Ｐ変換部３−１，３−２から受信信号であるベースバンド信号が入力され、判定部７から判定結果が入力される。伝搬路推定部５ｂは、伝搬路推定部５と同様の処理により伝搬路推定を行う。また、伝搬路推定部５ｂは、伝搬路推定部５と同様、判定部７から入力された判定結果に基づいて、伝搬路推定値を更新する。
【００６２】
フィルタタイミング制御部１０は、伝搬路推定部５ｂからの伝搬路推定値に基づいて、線形等化部１１のフィルタリングの処理における動作の制御タイミングを決定する（ステップＳ２２）。図１２は、実施の形態３にかかるフィルタタイミング制御部１０において、線形等化部１１のフィルタリングの処理における動作の制御タイミングを決定する処理を示すフローチャートである。
【００６３】
フィルタタイミング制御部１０には、伝搬路推定部５ｂからの伝搬路推定値、シンクワードまたは判定部７からの判定結果、およびＳ／Ｐ変換部３−１，３−２からのベースバンド信号が入力される。フィルタタイミング制御部１０は、伝搬路の特性を表す行列、例えば、非特許文献２に記載されている伝搬路の特性を表す行列について、線形等化部１１のフィルタリングにおける処理、具体的には、伝搬路推定値の符号の反転、並び替え、複素共役など各処理を行うタイミングが異なる行列を複数生成する（ステップＳ３１）。フィルタタイミング制御部１０は、生成した各行列と判定部７の判定結果から受信信号のレプリカ系列を複数生成する（ステップＳ３２）。フィルタタイミング制御部１０は、各行列における受信信号のレプリカ系列とＳ／Ｐ変換部３−１，３−２から入力されるシンボル系列との誤差を計算する（ステップＳ３３）。フィルタタイミング制御部１０は、誤差が最小となる伝搬路の特性を表す行列を伝搬路モデルとし、伝搬路推定値の符号の反転、並び替え、複素共役などを行うタイミングである制御タイミングを決定する（ステップＳ３４）。フィルタタイミング制御部１０は、決定した制御タイミングを線形等化部１１へ出力する。なお、フィルタタイミング制御部１０では、受信信号のレプリカ系列を複数生成する際、判定部７の判定結果ではなく、既知の信号系列であるシンクワードなどを用いてもよい。
【００６４】
図１１のフローチャートに戻って、線形等化部である線形等化部１１は、Ｓ／Ｐ変換部３−１，３−２から入力されたベースバンド信号に対して等化処理を行う（ステップＳ２３）。線形等化部１１は、ブロック単位で動作すなわち等化処理を行い、ここでは、２シンボル時間単位で２シンボルの出力を得ることとする。また、線形等化部１１は、分数間隔等化を導入した等化部とする。具体的に、線形等化部１１は、フィルタタイミング制御部１０において決定された制御タイミング、すなわち、伝搬路推定値の符号の反転、並び替え、複素共役などの各処理を行うタイミングに基づいて、等化用タップ係数を決定する。線形等化部１１は、等化用タップ係数をＺＦまたはＭＭＳＥ基準などに基づいて生成する。線形等化部１１は、Ｓ／Ｐ変換部３−１，３−２から入力されたベースバンド信号に対して、生成した等化用タップ係数を使用してフィルタリングを行い、等化後のベースバンド信号を判定部７へ出力する。
【００６５】
以降のステップＳ８からステップＳ１０までの処理は実施の形態１における処理と同様である。実施の形態１と同様、誤り訂正符号化を用いないシステムでは、差動時空間復号結果に対して、硬判定処理を行い、判定結果を出力する。なお、図１０では判定部７の出力が差動時空間復号部８に入力される構成としたが、判定部７の出力はすでに判定処理によって補正された信号が出力されているため、差動時空間復号部８では誤り訂正復号部９に有効な軟判定データを生成することができない。このため、ブロック判定前の信号、すなわち線形等化部１１からの出力信号が差動時空間復号部８に入力されるように構成し、差動時空間復号部８では軟判定を行って軟判定データを生成し、誤り訂正復号部９が軟判定データに基づく誤り訂正復号処理を行えるように構成してもよい。
【００６６】
なお、受信装置１００ｂにおいて、アンテナ数を２としたが、アンテナ数はこれに限定されるものではない。受信装置では、使用するアンテナ数と同数のＲＦ変換部およびＳ／Ｐ変換部が必要となる。線形等化部１１にはアンテナ数に基づく数の信号がＳ／Ｐ変換部３−１，３−２から入力され、制御タイミングがフィルタタイミング制御部１０から入力される。線形等化部１１からは、等化出力すなわち合成後のベースバンド信号が出力される。その後の処理は、アンテナ数にかかわらず同一処理とすることができる。なお、図１０に示す受信装置１００ｂには線形等化部が適用されているが、一例であり、ＤＦＥが適用されてもよい。等化部において伝搬路モデルを調整し、等化部へ入力されたシンボルのタイミングとブロック内のシンボルを合成できるタイミングのずれを補正する本発明は、ブロック単位で等化処理を行う種々の等化部に適用可能である。
【００６７】
受信装置１００ｂのハードウェア構成について、フィルタタイミング制御部１０は、受信装置１００の入力タイミング制御部４と同様、処理回路により実現される。フィルタタイミング制御部１０は、図７または図８に示す構成により実現される。
【００６８】
以上説明したように、本実施の形態によれば、ＳＴＢＣまたはＤＳＴＢＣの伝送システムにおける無線通信において、受信装置１００ｂでは、等化部である線形等化部１１での制御タイミングを、フィルタタイミング制御部１０が制御して、線形等化部１１においてブロック内のシンボルを合成できるタイミングに補正することとした。これにより、受信装置１００ｂは、ブロック同期を確立して、等化処理を実現することができる。また、受信装置１００ｂでは、ブロック内のシンボルを合成する線形等化部１１において分数間隔等化処理を行うこととした。これにより、受信装置１００ｂは、様々な遅延時間を持つ遅延波が混入する伝搬環境においても、安定した受信性能を実現することができる。
【００６９】
実施の形態４．
実施の形態３では、分数間隔等化処理を行う場合について説明した。実施の形態４では、１シンボル時間間隔のみで遅延が存在する場合について説明する。実施の形態３と異なる部分について説明する。
【００７０】
図１３は、実施の形態４にかかる受信装置１００ｃの構成例を示すブロック図である。受信装置１００ｃは、受信装置１００ｂに対して、ＲＦ変換部２−１，２−２、Ｓ／Ｐ変換部３−１，３−２、伝送路推定部５ｂ、フィルタタイミング制御部１０、および線形等化部１１を削除し、ＲＦ変換部２−１ａ，２−２ａ、伝送路推定部５ｃ、フィルタタイミング制御部１０ｃ、および線形等化部１１ｃを追加したものである。
【００７１】
ＲＦ変換部２−１ａ，２−２ａは、ＲＦ変換部２−１，２−２と同様の処理を行うが、オーバサンプリング数をＮ倍ではなく１倍とする点が異なる。伝送路推定部５ｃ、フィルタタイミング制御部１０ｃ、および線形等化部１１ｃについても、扱う信号の数が異なるが、各々伝送路推定部５ｂ、フィルタタイミング制御部１０、および線形等化部１１と同様の処理を行う。このように、受信装置１００ｃでは、ＲＦ変換部２−１ａ，２−２ａが１倍オーバサンプリングのみ行うことから、Ｓ／Ｐ変換部３−１，３−２は不要となる。
【００７２】
受信装置１００ｃの受信動作は、扱う信号の数が異なる点を除けば、図１１に示す受信装置１００ｂの受信動作のフローチャートからステップＳ３およびステップＳ４の処理を削除したものと同様である。また、フィルタタイミング制御部１０ｃの動作は、ベースバンド信号がＳ／Ｐ変換部３−１，３−２からではなくＲＦ変換部２−１ａ，２−２ａから入力される点、および扱う信号の数が異なる点を除けば、図１２に示すフィルタタイミング制御部１０の処理のフローチャートと同様である。
【００７３】
以上説明したように、本実施の形態によれば、ＳＴＢＣまたはＤＳＴＢＣの伝送システムにおける無線通信において、受信装置１００ｃでは、等化部である線形等化部１１ｃでの制御タイミングを、フィルタタイミング制御部１０ｃが制御して、線形等化部１１ｃにおいてブロック内のシンボルを合成できるタイミングに補正することとした。これにより、受信装置１００ｃは、ブロック同期を確立して、等化処理を実現することができる。
【００７４】
以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
【符号の説明】
【００７５】
１−１，１−２  アンテナ、２−１，２−２，２−１ａ，２−２ａ  ＲＦ変換部、３−１，３−２  Ｓ／Ｐ変換部、４，４ａ  入力タイミング制御部、５，５ａ，５ｂ，５ｃ  伝搬路推定部、６，６ａ  ＤＦＥ等化用フィルタ部、７  判定部、８  差動時空間復号部、９  誤り訂正復号部、１０，１０ｃ  フィルタタイミング制御部、１１，１１ｃ  線形等化部、６１，６１ａ  ＦＦフィルタ、６２  ＦＢフィルタ、６３  加算部、１００，１００ａ，１００ｂ，１００ｃ  受信装置。
【図１】
0006490020.tif 000004
【図２】
0006490020.tif 000005
【図３】
0006490020.tif 000006
【図４】
0006490020.tif 000007
【図５】
0006490020.tif 000008
【図６】
0006490020.tif 000009
【図７】
0006490020.tif 000010
【図８】
0006490020.tif 000011
【図９】
0006490020.tif 000012
【図１０】
0006490020.tif 000013
【図１１】
0006490020.tif 000014
【図１２】
0006490020.tif 000015
【図１３】
0006490020.tif 000016