(57)【特許請求の範囲】
【請求項１】
入力されたパルス幅変調信号に基づいて生成されるゲート信号によってスイッチング素子を駆動するためのスイッチング素子駆動回路であって、
前記入力されたパルス幅変調信号を１周期内において分割して複数の分割パルス幅変調信号を生成する分割手段と、
複数の前記分割パルス幅変調信号を用いて、独立して設けられた複数のパルストランスの１次側をそれぞれ駆動するパルス駆動手段と、
複数の前記パルストランスの２次側から出力されるパルス信号を合成して前記ゲート信号を生成するゲート信号生成手段と、を有し、
前記ゲート信号生成手段は、
複数の前記パルス信号の論理和演算を行うためにそれぞれのパルストランスの２次側に一端が接続された複数のダイオードと、
複数の前記ダイオードの他端が互いに接続された側に接続され、前記パルス信号を平滑することによって合成される前記ゲート信号を滑らかにするためのコンデンサと、を備え、
前記ゲート信号生成手段として、複数の前記ダイオードのそれぞれに代えてＭＯＳＦＥＴが接続されており、
それぞれの前記ＭＯＳＦＥＴに内蔵されたボディダイオードが前記ダイオードの機能を果たすとともに、
それぞれの前記ＭＯＳＦＥＴを前記入力されたパルス幅変調信号を反転した信号に同期してオンオフするように制御する、
ことを特徴とするスイッチング素子駆動回路。
【請求項２】
入力されたパルス幅変調信号に基づいて生成されるゲート信号によってスイッチング素子を駆動するためのスイッチング素子駆動回路であって、
前記入力されたパルス幅変調信号を１周期内において分割して複数の分割パルス幅変調信号を生成する分割手段と、
複数の前記分割パルス幅変調信号を用いて、独立して設けられた複数のパルストランスの１次側をそれぞれ駆動するパルス駆動手段と、
複数の前記パルストランスの２次側から出力されるパルス信号を合成して前記ゲート信号を生成するゲート信号生成手段と、を有し、
前記ゲート信号生成手段は、
複数の前記パルス信号の論理和演算を行うためにそれぞれのパルストランスの２次側に一端が接続された複数のダイオードと、
複数の前記ダイオードの他端が互いに接続された側に接続され、前記パルス信号を平滑することによって合成される前記ゲート信号を滑らかにするためのコンデンサと、を備え、
前記分割手段は、
前記入力されたパルス幅変調信号と同じ周波数を有しＤＵＴＹ比が５０パーセントである矩形波信号を生成する矩形波発振器と、
前記入力されたパルス幅変調信号と前記矩形波信号との論理積演算を行って前記分割パルス幅変調信号の１つである第１分割パルス幅変調信号を生成する第１変調手段と、
前記入力されたパルス幅変調信号と前記矩形波信号を反転させた信号との論理積演算を行って前記分割パルス幅変調信号の他の１つである第２分割パルス幅変調信号を生成する第２変調手段と、を備える、
ことを特徴とするスイッチング素子駆動回路。
【請求項３】
前記ゲート信号生成手段として、複数の前記ダイオードのそれぞれに代えてＭＯＳＦＥＴが接続されており、
それぞれの前記ＭＯＳＦＥＴに内蔵されたボディダイオードが前記ダイオードの機能を果たすとともに、
それぞれの前記ＭＯＳＦＥＴを前記入力されたパルス幅変調信号を反転した信号に同期してオンするように制御する、
請求項２記載のスイッチング素子駆動回路。
【請求項４】
複数の前記ＭＯＳＦＥＴの制御のために第２のゲート信号生成手段が設けられており、
前記第２のゲート信号生成手段は、
前記入力されたパルス幅変調信号に基づいてオンオフするトランジスタと、
前記トランジスタによって駆動され、複数の前記ＭＯＳＦＥＴのためのゲート信号をそれぞれ出力する複数の２次捲線を備えた第２のパルストランスと、を有する、
請求項１または３記載のスイッチング素子駆動回路。
【請求項５】
前記第１分割パルス幅変調信号の時間幅を延長するための延長手段が設けられてなる、
請求項２記載のスイッチング素子駆動回路。
【請求項６】
前記矩形波信号は、前記入力されたパルス幅変調信号と同極性である、
請求項２または５記載のスイッチング素子駆動回路。
【請求項７】
前記パルストランスの１次側と２次側とは電気的に絶縁されており、前記１次側に設けられた前記分割手段および前記パルス駆動手段は、前記スイッチング素子のための電源とは絶縁された別の電源によって動作する、
請求項１ないし６のいずれかに記載のスイッチング素子駆動回路。
【請求項８】
請求項１ないし７のいずれかに記載のスイッチング素子駆動回路と、
前記スイッチング素子駆動回路によって駆動されるスイッチング素子と、
前記スイッチング素子によって電源から供給される電力が制御されるハロゲンヒータと、
を有することを特徴とするヒータ装置。
【請求項９】
請求項８記載のヒータ装置を備える電子写真式の画像形成装置。
【請求項１０】
前記パルス幅変調信号のＯＮ−ＤＵＴＹが、ウォームアップ中は１００パーセント、プリント中は５０パーセント以上、待機中は５０パーセント以下となるように制御される、
請求項９記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子を駆動するための回路およびそれを備えたヒータ装置並びに画像形成装置に関する。
【背景技術】
【０００２】
スイッチング素子をパルス幅変調信号（ＰＷＭ信号）によってスイッチング動作させる場合に、パルストランスを介してＰＷＭ信号をスイッチング素子へ伝達する手法が用いられている。パルストランスによると、ＰＷＭ信号を生成する制御系とスイッチング素子を含む負荷回路とを絶縁することができる。また、信号と共に電力を伝達することができるので、負荷回路の側に信号伝達のための電源を設ける必要がない。
【０００３】
パルストランスを用いるスイッチング素子の駆動に関して、次の先行技術がある。
【０００４】
特許文献１に記載されたスイッチングトランジスタ駆動回路は、パルス幅変調信号より周波数が高くオン時間比がほぼ５０％の矩形波信号およびその反転信号のそれぞれと、パルス幅変調信号とを論理積演算して第一信号および第二信号を生成する。第一信号および第二信号のそれぞれに応じてパルストランスの共通磁路に反対方向の磁束を誘起させる電流をパルストランスの一方のコイルに還流させる。そして、パルストランスの他方のコイルに誘起された電圧を整流してスイッチングトランジスタの制御電極に与える。
【０００５】
特許文献２に記載されたスイッチング素子駆動回路は、制御回路から得られるデューティー比制御された制御信号を分周して高レベル期間と低レベル期間とが交互に配された第１、第２の制御信号を得る。これらの制御信号により第１、第２のパルストランスを同期制御して第１、第２の信号を得る。そして、これらの信号を二つのダイオードで合成して駆動信号を作り、スイッチング素子を駆動する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平４−１０５４１６号公報
【特許文献２】特開平７−３０７６５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１の先行技術では、１つのパルストランスを用いてプッシュプル駆動によってＰＷＭ信号を伝達する。１次側コイルに対して互いに反対の二つの方向の一方または他方に電流を流すプッシュプル駆動において、いずれか片方の通電の無い状態が続くにつれて磁化の蓄積により伝達特性が劣化する。伝達特性の劣化を低減するため、この先行技術では、ＰＷＭ信号との論理積演算を行う矩形波信号の周波数をＰＷＭ信号の周波数よりも十分に高くする必要がある。仮に矩形波信号の周波数をＰＷＭ信号の周波数と同一にすると、ＰＷＭ信号のＤＵＴＹ比（デューティ比）が５０％以下の場合に、矩形波信号またはその反転信号とＰＷＭ信号との論理積が０になり、片方の通電の無いプッシュプル駆動になってしまう。
【０００８】
このように特許文献１の先行技術では、ＤＵＴＹ比が５０％以下のＰＷＭ信号を伝達する上で、パルストランスを駆動する信号を生成するために、ＰＷＭ信号よりも十分に高い周波数の矩形波信号が必要であるという問題があった。このため、例えばスイッチング素子を小型にするためにＰＷＭ信号を高周波化するには、それ以上の周波数に適合する高性能のパルストランスを用いなければならない。
【０００９】
加えて、プッシュプル駆動では、パルストランスの出力が正極性および負極性のパルスで構成されるので、これらパルスを整流回路によって合成した単一極性のパルスが、合成の継ぎ目で振幅の下がった歪んだパルスになり易いという問題もあった。
【００１０】
一方、特許文献２の先行技術では、二つのパルストランスをそれぞれ駆動する第１、第２の駆動信号を、パルス列信号であるＰＷＭ信号の各パルスを交互に分配する分周回路によって生成する。ＰＷＭ信号の各パルスを交互に分配するので、ＰＷＭ信号のＤＵＴＹ比が１００％（信号値が一定）である場合、所望の駆動信号が得られず、パルストランスを正しく駆動することができない。つまり、伝達可能なＰＷＭ信号のＤＵＴＹ比が１００％未満に限られるという問題があった。
【００１１】
本発明は、このような問題に鑑みてなされたもので、パルス幅変調信号よりも周波数の高い信号を用いることなく、ＤＵＴＹ比に制限のないパルス幅変調信号に基づいてスイッチング素子を駆動できるようにすることを目的としている。
【課題を解決するための手段】
【００１２】
本発明の実施形態に係るスイッチング素子駆動回路は、入力されたパルス幅変調信号に基づいて生成されるゲート信号によってスイッチング素子を駆動するためのスイッチング素子駆動回路であって、前記入力されたパルス幅変調信号を１周期内において分割して複数の分割パルス幅変調信号を生成する分割手段と、複数の前記分割パルス幅変調信号を用いて、独立して設けられた複数のパルストランスの１次側をそれぞれ駆動するパルス駆動手段と、複数の前記パルストランスの２次側から出力されるパルス信号を合成して前記ゲート信号を生成するゲート信号生成手段と、を有する。前記ゲート信号生成手段は、複数の前記パルス信号の論理和演算を行うためにそれぞれのパルストランスの２次側に一端が接続された複数のダイオードと、複数の前記ダイオードの他端が互いに接続された側に接続され、前記パルス信号を平滑することによって合成される前記ゲート信号を滑らかにするためのコンデンサと、を備える。
【００１３】
そして、前記ゲート信号生成手段として、複数の前記ダイオードのそれぞれに代えてＭＯＳＦＥＴが接続され、それぞれの前記ＭＯＳＦＥＴに内蔵されたボディダイオードが前記ダイオードの機能を果たす。それぞれの前記ＭＯＳＦＥＴは、前記入力されたパルス幅変調信号を反転した信号に同期してオンオフするように制御される。
また、前記分割手段は、前記入力されたパルス幅変調信号と同じ周波数を有しＤＵＴＹ比が５０パーセントである矩形波信号を生成する矩形波発振器と、前記入力されたパルス幅変調信号と前記矩形波信号との論理積演算を行って前記分割パルス幅変調信号の１つである第１分割パルス幅変調信号を生成する第１変調手段と、前記入力されたパルス幅変調信号と前記矩形波信号を反転させた信号との論理積演算を行って前記分割パルス幅変調信号の他の１つである第２分割パルス幅変調信号を生成する第２変調手段と、を備える。
【発明の効果】
【００１４】
本発明によると、パルス幅変調信号よりも周波数の高い信号を用いることなく、ＤＵＴＹ比に制限のないパルス幅変調信号に基づいてスイッチング素子を駆動することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施形態に係るスイッチング素子駆動回路の構成の概要を示す回路図である。
【図２】図１における複数の信号の相互の関係を示すタイミングチャートである。
【図３】スイッチング素子駆動回路内のゲート信号生成部のコンデンサの機能を示す波形図である。
【図４】スイッチング素子駆動回路の構成の詳細を示す回路図である。
【図５】図４における複数の信号の相互の関係を示すタイミングチャートである。
【図６】スイッチング素子駆動回路内の分割部の構成の変形例を示すブロック図である。
【図７】図６の分割部によって生成される信号を含む複数の信号の相互の関係を示すタイミングチャートである。
【図８】スイッチング素子駆動回路を備えたヒータ装置の構成を示す回路図である。
【図９】図８のヒータ装置を備えた画像形成装置の概略の構成を示す図である。
【図１０】画像形成装置におけるヒータ制御のフローチャートである。
【図１１】画像形成装置におけるヒータ制御のフローチャートである。
【発明を実施するための形態】
【００１６】
図１には本発明の一実施形態に係るスイッチング素子駆動回路１の構成の概要が示されている。
【００１７】
スイッチング素子駆動回路１は、パルス幅変調信号（以下、ＰＷＭ信号という）Ｓ１に基づいて生成されるゲート信号Ｓ１０によってスイッチング素子５を駆動するための回路である。スイッチング素子駆動回路１は、分割部２０、パルス駆動部４０、およびゲート信号生成部５０を有する。
【００１８】
分割部２０は、ＰＷＭ回路１０によって与えられるＰＷＭ信号Ｓ１を１周期内において分割して複数の分割パルス幅変調信号を生成する分割手段である。分割部２０は、矩形波発振器２１、ＮＯＴゲート２２、および二つのＡＮＤゲート２３，２４を有する。
【００１９】
矩形波発振器２１は、ＰＷＭ信号Ｓ１と同じ周波数を有しＤＵＴＹ比が５０パーセントである矩形波信号Ｓ２を生成する。ＮＯＴゲート２２は、矩形波信号Ｓ２を反転させた信号である反転矩形波信号Ｓ３を生成する。
【００２０】
ＡＮＤゲート２３は、ＰＷＭ信号Ｓ１と矩形波信号Ｓ２との論理積演算を行って分割パルス幅変調信号の１つである第１分割ＰＷＭ信号Ｓ４を生成する第１変調手段である。ＡＮＤゲート２４は、ＰＷＭ信号Ｓ１と反転矩形波信号Ｓ３との論理積演算を行って分割パルス幅変調信号の他の１つである第２分割パルス幅変調信号Ｓ５を生成する第２変調手段である。
【００２１】
パルス駆動部４０は、第１分割ＰＷＭ信号Ｓ４および第２分割ＰＷＭ信号Ｓ５を用いて、独立して設けられた複数のパルストランス３１，３２の１次側をそれぞれ駆動するパルス駆動手段である。パルス駆動部４０は、トランジスタ４１，４２と抵抗４３，４４とから構成される。
【００２２】
トランジスタ４１，４２は、それぞれのベースに抵抗４３，４４を介して入力される第１分割ＰＷＭ信号Ｓ４または第２分割ＰＷＭ信号Ｓ５に従って、パルストランス３１，３２の一次側に断続的に電流を流す。これにより、パルストランス３１の２次側から第１分割ＰＷＭ信号Ｓ４に同期したパルス信号Ｓ１１が出力され、パルストランス３２の２次側から第２分割ＰＷＭ信号Ｓ５に同期したパルス信号Ｓ１２が出力される。
【００２３】
パルストランス３１，３２のそれぞれの１次側には転流用のダイオード３３，３４が接続されている。各パルストランス３１，３２の１次側と２次側とは電気的に絶縁されており、１次側に設けられた分割部２０およびパルス駆動部３０は、スイッチング素子５のための電源７とは絶縁された別の電源８によって動作する。
【００２４】
ゲート信号生成部５０は、複数のパルストランス３１，３２の２次側から出力されるパルス信号Ｓ１１，Ｓ１２を合成してゲート信号Ｓ１０を生成するゲート信号生成手段である。ゲート信号生成部５０は、複数のパルス信号Ｓ１１，Ｓ１２の論理和演算を行うための複数のダイオード５１，５２と、パルス信号Ｓ１１，Ｓ１２を平滑することによって合成されるゲート信号Ｓ１０を滑らかにするためのコンデンサ５３と、を備える。
【００２５】
複数のダイオード５１，５２は、それぞれのパルストランス３１，３２の２次側に一端（アノード）が接続され、他端（カソード）どうしが互いに接続されている。コンデンサ５３は、複数のダイオード５１，５２の互いに接続されたカソード側に接続されている。
【００２６】
ゲート信号生成部５０によって生成されたゲート信号Ｓ１０は、抵抗５４，５５によって分圧されてスイッチング素子５に入力される。ゲート信号Ｓ１０によってスイッチング素子５が駆動されることにより、電源７から負荷６への電力供給がオンオフされる。
【００２７】
図２にはスイッチング素子駆動回路１の動作に関わる複数の信号の相互の関係が示されている。
【００２８】
ＰＷＭ信号Ｓ１は、スイッチング素子５のオンオフのＤＵＴＹを制御する信号である。ＰＷＭ信号Ｓ１の周波数は例えば１０ｋ〜５０ｋＨｚの範囲内の任意の値とされる。スイッチング素子駆動回路１において、ＰＷＭ信号Ｓ１のＤＵＴＹ比（周期Ｔに対するオンレベル期間の比率）は、０〜１００％の範囲内の任意の値であってよい。図２では、一例として、ＰＷＭ信号Ｓ１のＤＵＴＹ比が１００％、７０％、および３０％である場合が示されている。後述の図５および図７についても同様である。
【００２９】
矩形波信号Ｓ２および反転矩形波信号Ｓ３のＤＵＴＹ比は、共に５０％であり、ＰＷＭ信号Ｓ１のＤＵＴＹ比にかかわらず一定とされる。ただし、矩形波信号Ｓ２のＤＵＴＹ比と反転矩形波信号Ｓ３のＤＵＴＹ比とが必ずしも同一である必要はなく、これらの合計が１００％であればよい。
【００３０】
ＰＷＭ信号Ｓ１と矩形波信号Ｓ２とは互いに同極性であり、同位相である。上述のとおりＰＷＭ信号Ｓ１の周波数と矩形波信号Ｓ２の周波数は同一であるので、矩形波信号Ｓ２を反転した反転矩形波信号Ｓ３の周波数もＰＷＭ信号Ｓ１および矩形波信号Ｓ２の周波数と同一である。
【００３１】
第１分割ＰＷＭ信号Ｓ４は、ＰＷＭ信号Ｓ１と矩形波信号Ｓ２との論理積をとった信号であり、第２分割ＰＷＭ信号Ｓ５は、ＰＷＭ信号Ｓ１と反転矩形波信号Ｓ３との論理積をとった信号である。
【００３２】
パルス信号Ｓ１１は、第１分割ＰＷＭ信号Ｓ４に対応し、パルス信号Ｓ１２は、第２分割ＰＷＭ信号Ｓ５に対応する。そして、これらパルス信号Ｓ１１とパルス信号Ｓ１２との論理和をとった信号がゲート信号Ｓ１０である。
【００３３】
図示のとおり、ＰＷＭ信号Ｓ１のＤＵＴＹ比が１００％であるとき、パルス信号Ｓ１１およびパルス信号Ｓ１２のＤＵＴＹ比が共に５０％であり、ゲート信号Ｓ１０のＤＵＴＹ比は、ＰＷＭ信号Ｓ１と同じ１００％である。
【００３４】
ＰＷＭ信号Ｓ１のＤＵＴＹ比が７０％であるとき、パルス信号Ｓ１１のＤＵＴＹ比が５０％で、パルス信号Ｓ１２のＤＵＴＹ比が２０％であり、ゲート信号Ｓ１０のＤＵＴＹ比は、ＰＷＭ信号Ｓ１と同じ７０％である。
【００３５】
また、ＰＷＭ信号Ｓ１のＤＵＴＹ比が３０％であるとき、パルス信号Ｓ１１のＤＵＴＹ比が３０％で、パルス信号Ｓ１２のＤＵＴＹ比が０％であり、ゲート信号Ｓ１０のＤＵＴＹ比は、ＰＷＭ信号Ｓ１と同じ３０％である。
【００３６】
このようにスイッチング素子駆動回路１によると、ＰＷＭ信号Ｓ１のＤＵＴＹ比が１０
０％である場合も１００％未満以下である場合も、ＰＷＭ信号Ｓ１と同じＤＵＴＹ比をもつゲート信号Ｓ１０を出力することができる。
【００３７】
図３にはゲート信号生成部５０のコンデンサ５３の機能が示されている。コンデンサ５３は、パルス信号Ｓ１１，Ｓ１２の振幅の低下量（サグ）を低減し、これらパルス信号Ｓ１１，Ｓ１２を合成したゲート信号Ｓ１０のパルス波形を滑らかにする。
【００３８】
図４にはスイッチング素子駆動回路１の構成の詳細が、図５には図４中の複数の信号の相互の関係が、それぞれ示されている。図４において図１と同一の構成要素には同一の符合を付し、それらの説明を省略または簡略化する。図５の上半部に描かれたＰＷＭ信号Ｓ１からパルス信号Ｓ１２までの各信号の関係は図２と同様である。
【００３９】
図１をも参照して、図４のスイッチング素子駆動回路１では、図１のゲート信号生成部５０における複数のダイオード５１，５２のそれぞれに代えてＭＯＳＦＥＴ（(Metal Oxide Semiconductor Field Effect Transistor）５６，５７が接続されている。
【００４０】
本実施形態において、ＭＯＳＦＥＴ５６，５７は、ｎチャネルエンハンスメント型である。各ＭＯＳＦＥＴ５６，５７のソースがパルストランス３１，３２の２次側の一端に接続され、ドレインがコンデンサ５３に接続されている。エンハンスメント型であるので、ゲートに電圧が加わっていないときのＭＯＳＦＥＴ５６，５７はオフ状態である（ノーマリオフ）。
【００４１】
ＭＯＳＦＥＴ５６，５７において、ソースの電極層は内部のｐ層（バルク）と接合されている。このため、ＭＯＳＦＥＴ５６，５７は、バルクとドレイン（ｎ層）とのｐｎ接合からなるいわゆるボディダイオード５６１，５７１を内蔵している。ボディダイオード５６１，５７１のアノードはパルストランス３１，３２の２次側に、カソードはコンデンサ５３に接続されている。つまり、それぞれのＭＯＳＦＥＴ５６，５７に内蔵されたボディダイオード５６１，５７１が図１の回路におけるダイオード５１，５２の機能を果たす。
【００４２】
スイッチング素子駆動回路１には、ＭＯＳＦＥＴ５６，５７の制御のために第２のゲート信号生成手段として反転ゲート信号生成部６０が設けられている。反転ゲート信号生成部６０は、ＭＯＳＦＥＴ５６，５７をＰＷＭ信号Ｓ１を反転した反転ＰＷＭ信号Ｓ６に同期してオンするように制御する。
【００４３】
反転ゲート信号生成部６０は、ＰＷＭ信号Ｓ１に基づいてオンオフするトランジスタ６１と、トランジスタ６１によって駆動される第２のパルストランス６２と、転流用のダイオード６３と、ＰＷＭ信号Ｓ１を反転するＮＯＴゲート６４とを有する。パルストランス６２は、ＭＯＳＦＥＴ５６，５７のためのゲート信号Ｓ６’をそれぞれ出力する複数の２次捲線６２２，６２３を備えている。転流用のダイオード６３はパルストランス６２の１次側に接続されている。
【００４４】
トランジスタ６１は、ＮＯＴゲート６４からの反転ＰＷＭ信号Ｓ６に従って、パルストランス６２の一次側に断続的に電流を流す。これにより、パルストランス６２の２次捲線６２２，６２３から反転ＰＷＭ信号Ｓ６に対応するゲート信号Ｓ７，Ｓ８が出力される。ゲート信号Ｓ７は抵抗６５，６６により分圧されてＭＯＳＦＥＴ５６に入力され、ゲート信号Ｓ８は抵抗６７，６８により分圧されてＭＯＳＦＥＴ５７に入力される。
【００４５】
図５をも参照して、ゲート信号Ｓ７，Ｓ８はＰＷＭ信号Ｓ１を反転した反転ＰＷＭ信号Ｓ６に対応するので、反転ＰＷＭ信号Ｓ６がオフレベルのとき、すなわちＰＷＭ信号Ｓ１がオンレベルのとき、ＭＯＳＦＥＴ５６，５７はオフとなる。このとき、パルストランス３１，３２のそれぞれから電流Ｉａがボディダイオード５６１，５７１を経てコンデンサ５３へ流れる。すなわち、パルス信号Ｓ１１，Ｓ１２が、ボディダイオード５６１，５７１によって合成され、ゲート信号Ｓ１０としてスイッチング素子５をオンにする。
【００４６】
これに対して、反転ＰＷＭ信号Ｓ６がオンレベルのとき、すなわちＰＷＭ信号Ｓ１がオフレベルのとき、ＭＯＳＦＥＴ５６，５７はオンとなる。これにより、パルストランス３１，３２に蓄積されている励磁エネルギーが電流Ｉａと逆向きの電流Ｉｂとなって放出される。１次側での転流に加え、２次側で強制的に励磁エネルギーを放電させるので、ＰＷＭ信号Ｓ１のＤＵＴＹ比が大きく励磁エネルギーが多く蓄積する場合にも、パルストランス３１，３２が迅速にリセットされる。
【００４７】
つまり、ＰＷＭ信号Ｓ１のＤＵＴＹ比の可変範囲の上限を高く設定した場合にも、パルストランス３１，３２の信号伝達特性を良好に保ち、スイッチング素子５を安定に駆動することができる。
【００４８】
図６にはスイッチング素子駆動回路１内の分割部２０の構成の変形例が、図７には図６の分割部２０ｂによって生成される信号を含む複数の信号の相互の関係が、それぞれ示されている。
【００４９】
図６の分割部２０ｂには、第１分割ＰＷＭ信号Ｓ４の時間幅（パルス幅）を延長するための延長手段であるパルス延長回路２５、および第２分割ＰＷＭ信号Ｓ５の時間幅を延長するためのパルス延長回路２６が設けられている。
【００５０】
パルス延長回路２５は、矩形波信号Ｓ２の立下りを遅らすことで矩形波信号Ｓ２の時間幅を延長させた矩形波信号Ｓ２’を生成する。延長量は、矩形波信号Ｓ２の時間幅の例えば５〜１０％程度でよい。同様に、パルス延長回路２６は、反転矩形波信号Ｓ３時間幅を延長させた反転矩形波信号Ｓ３’を生成する。
【００５１】
ＡＮＤゲート２３によってＰＷＭ信号Ｓ１と矩形波信号Ｓ２’との論理積演算が行われ、第１分割ＰＷＭ信号Ｓ４を延長した第１分割ＰＷＭ信号Ｓ４’が生成される。また、ＡＮＤゲート２４によってＰＷＭ信号Ｓ１と反転矩形波信号Ｓ３’との論理積演算が行われ、第２分割ＰＷＭ信号Ｓ５を延長した第２分割ＰＷＭ信号Ｓ５’が生成される。
【００５２】
分割部２０ｂによって生成された第１分割ＰＷＭ信号Ｓ４’および第２分割ＰＷＭ信号Ｓ５’は、図１の例と同様にパルストランス３１，３２を駆動するため、パルス駆動部４０のトランジスタ４１，４２に印加される。
【００５３】
図７のとおり、第１分割ＰＷＭ信号Ｓ４’のパルスの一部と第２分割ＰＷＭ信号Ｓ５’のパルスの一部とが互いに時間的に重複する。これにより、第１分割ＰＷＭ信号Ｓ４’と第２分割ＰＷＭ信号Ｓ５’とに基づくパルス信号Ｓ１１，Ｓ１２を合成するときに、継ぎ目にパルスの隙間が生じるのを防ぐことができ、良好な波形をもつゲート信号Ｓ１０ｂによってスイッチング素子５を駆動することができる。
【００５４】
図８にはスイッチング素子駆動回路１を備えたヒータ装置７０の構成が、図９には図８のヒータ装置７０を備えた画像形成装置１００の概略の構成が、それぞれ示されている。
【００５５】
図８において、ヒータ装置７０は、スイッチング素子駆動回路１と、スイッチング素子駆動回路１によって駆動されるスイッチング素子５ｂと、スイッチング素子５ｂによって電源９から供給される電力が制御されるハロゲンヒータ７７とを有する。スイッチング素子５ｂはＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）であり、スイッチング素子駆動回路１はＩＧＢＴ駆動回路として使用される。
【００５６】
電源９から交流電力が整流器７１に供給され、整流された電力がコンデンサ７２，７３とコイル７４とからなるノイズフィルタを介して高周波チョッパ回路に入力される。高周波チョッパ回路は、スイッチング素子５ｂ、ダイオード７５、コイル７６、およびハロゲンヒータ７７から構成される。
【００５７】
コイル７６とハロゲンヒータ７７とスイッチング素子５ｂのコレクタ・エミッタ間とがこの順に直列に接続され、コイル７６とハロゲンヒータ７７とに対して並列にダイオード７５が接続されている。ダイオード７５はコイル７６に溜まった磁気エネルギーを回生電流として流すために設けられている。
【００５８】
スイッチング素子５ｂは、スイッチング素子駆動回路１からのゲート信号Ｓ１０によって駆動される。ゲート信号Ｓ１０は、周波数が可聴周波数帯域よりも高い２０ｋＨｚ以上であるパルス幅変調されたパルス列信号である。ゲート信号Ｓ１０のＤＵＴＹ比は、スイッチング素子駆動回路１に含まれたＰＷＭ回路１０によって生成されるＰＷＭ信号Ｓ１のＤＵＴＹ比と同一である。
【００５９】
スイッチング素子駆動回路１は、コントローラ１０１によって指定されたＤＵＴＹ比のＰＷＭ信号Ｓ１を生成し、上述のようにＰＷＭ信号Ｓ１に対応したゲート信号Ｓ１０を出力する。
【００６０】
コントローラ１０１は、ハロゲンヒータ７７と共に定着器６８に内蔵された温度センサ７９による検出温度に応じて、定着器６８の温度を上昇または降下させるように、スイッチング素子駆動回路１に対してＤＵＴＹ比の変更を指示する。
【００６１】
なお、コントローラ１０１にＰＷＭ回路１０を設け、コントローラ１０１からスイッチング素子駆動回路１にＰＷＭ信号Ｓ１を入力するようにしてもよい。その場合、スイッチング素子駆動回路１はＰＷＭ回路１０を含まなくてよい。
【００６２】
図９に示される画像形成装置１００は、タンデム式の作像部２０を備えた電子写真式のカラープリンタである。ただし、これに限らず、モノクロプリンタ、複写機、複合機、またはファクシミリ機であってもよい。
【００６３】
画像形成装置１００は、給紙カセット６５から用紙Ｐを１枚ずつ取り出して搬送路６６に給紙し、用紙ＰをＭ１方向に搬送する。作像部２０によって作成されたトナー像をいったん転写ベルトに転写し、転写ベルトから用紙Ｐにトナー像を転写する。そして、定着器６８によってトナー像を用紙Ｐに定着させた後、用紙Ｐを排紙トレイ６９に排出する。
【００６４】
定着器６８は、加熱ローラと加圧ローラとを有し、これらローラで用紙Ｐに熱と圧力を加えるように構成されている。加熱ローラに熱源として上述のハロゲンヒータ７７が組み込まれている。用紙Ｐが定着器６８を通過するときに、加熱ローラが定着に適した温度になるように、コントローラ１０１によってヒータ装置７０が制御される。
【００６５】
図１０および図１１には画像形成装置１００におけるヒータ制御の流れが示されている。
【００６６】
画像形成装置１００に備わるスイッチング素子駆動回路１は、上述したとおりＤＵＴＹ比（ＯＮ−ＤＵＴＹ）が０〜１００％のワイドレンジのＰＷＭ信号Ｓ１に対応可能である。そこで、画像形成装置１００のコントローラ１０１は、次のように画像形成装置１００のステータスに応じて０〜１００％の範囲内でＰＷＭ信号Ｓ１のＤＵＴＹ比を設定する。
【００６７】
画像形成装置１００の電源スイッチがオンされると（＃１１）、コントローラ１０１は、温度センサ７９によって検出した温度（以下、これを「現状温度Ｔｘ」があらかじめ定められたウォームアップ完了温度Ｔ１以上かどうかをチェックする（＃１２）。
【００６８】
現状温度Ｔｘがウォームアップ完了温度Ｔ１以上ではない場合（＃１２でＮＯ）、できるだけ早くウォームアップを完了させるため、コントローラ１０１は、ＤＵＴＹ比を上限の１００％に設定してハロゲンヒータ７７を点灯させる（＃１３）。その後、現状温度Ｔｘの監視を続け、現状温度Ｔｘがウォームアップ完了温度Ｔ１以上になるまでのウォームアップ中においてＤＵＴＹ比が１００％の点灯状態を保つ。
【００６９】
現状温度Ｔｘがウォームアップ完了温度Ｔ１以上である場合（＃１２でＹＥＳ）、コントローラ１０１は、画像形成装置１００のステータスを「ウォームアップ完了」とする（＃１４）。これを受けて、図示しない操作パネルにおいてウォームアップの完了を通知する表示などの処理が行われる。
【００７０】
続いて、コントローラ１０１は、画像形成装置１００に印刷ジョブが与えられているかどうか、すなわちジョブの指示があるかどうかをチェックする（＃１５）。ジョブの指示がない場合（＃１５でＮＯ）、フローは図１１のステップ＃２２へ進み、コントローラ１０１は、ステータスを「待機状態」とする。
【００７１】
一方、ジョブの指示がある場合（＃１５でＹＥＳ）、コントローラ１０１は、ジョブの実行を開始し（＃１６）、ＤＵＴＹ比を５０％以上の範囲内の値（５０〜１００％）に設定してハロゲンヒータ７７を点灯させる（＃１７）。つまり、用紙Ｐが定着器６８を通過するときに用紙Ｐによって熱が奪われるので、奪われる熱量を迅速に補填できるようにするため、ジョブの実行中のＤＵＴＹ比の範囲を可変範囲の上限側の範囲に設定する。
【００７２】
そして、ジョブが終了するまでの間、コントローラ１０１は、現状温度Ｔｘが定着に適したジョブ保持温度Ｔ２に保たれるように、５０〜１００％の範囲内でＤＵＴＹ比を低減させたり増大させたりする（＃１８、＃１９、＃２０、＃２１）。
【００７３】
ジョブが終了すると（＃２１でＹＥＳ）、コントローラ１０１は、ステータスを「待機状態」とする（＃２２）。
【００７４】
待機状態において、コントローラ１０１は、ＤＵＴＹ比を５０％以下の範囲内の値（０〜５０％）に設定してハロゲンヒータ７７を点灯させ（＃２３）、現状温度Ｔｘが待機保持温度Ｔ３に保たれるように、ＤＵＴＹ比を０〜５０％の範囲内で低減させたり増大させたりする（＃２４、＃２５、＃２６）。新たに印刷ジョブが与えられるまで、待機状態は続く（＃１５、＃２２〜＃２６）。待機状態では定着器６８から空気中へ熱が逃げるが、その熱量はジョブの実行中に用紙Ｐによって奪われる熱量よりも少ない。したがって、待機状態でのＤＵＴＹ比の範囲は可変範囲の下限側の範囲でよい。
【００７５】
なお、短時間でジョブ保持温度Ｔ２に昇温させることが可能なヒータ装置を搭載する場合においては、待機状態でのＤＵＴＹ比を０％に設定してハロゲンヒータ７７を点灯しないようにしてもよい。
【００７６】
以上の実施形態において、スイッチング素子駆動回路１のＭＯＳＦＥＴ５６，５７はｎ型に限らず、ボディダイオードを内蔵するｐ型のＭＯＳＦＥＴを用いて回路を構成することができる。その他、スイッチング素子駆動回路１、ヒータ装置７０および画像形成装置１００の全体的または部分的な構成、制御のフローなどは本発明の趣旨に沿って適宜変更することができる。
【００７７】
上述の実施形態では画像形成装置１００をプリンタとして説明したが、画像形成装置１００はパルス幅変調された信号で駆動されるスイッチング素子を備えるものであればよく、複写機、ファクシミリ機、または複合機であってもよい。
【符号の説明】
【００７８】
１    スイッチング素子駆動回路
５，５ｂ    スイッチング素子
７，９    電源（スイッチング素子のための電源）
８    電源（別の電源）
２０    分割部（分割手段）
２１    矩形波発振器
２３    ＡＮＤゲート（第１変調手段）
２４    ＡＮＤゲート（第２変調手段）
２５    パルス延長回路（延長手段）
３１，３２    パルストランス
４０    パルス駆動部（パルス駆動手段）
４１，４２    トランジスタ
５０    ゲート信号生成部（ゲート信号生成手段）
５１，５２    ダイオード
５３    コンデンサ
５６，５７    ＭＯＳＦＥＴ
５６１，５７１    ボディダイオード
６０    反転ゲート信号生成部（第２のゲート信号生成手段）
６２    第２のパルストランス
６２２，６２３    ２次捲線
Ｓ１    ＰＷＭ信号（パルス幅変調信号）
Ｓ２    矩形波信号
Ｓ３    反転矩形波信号（矩形波信号を反転させた信号）
Ｓ４，Ｓ４’    第１分割ＰＷＭ信号（第１分割パルス幅変調信号）
Ｓ５，Ｓ５’    第２分割ＰＷＭ信号（第２分割パルス幅変調信号）
Ｓ６    反転ＰＷＭ信号（パルス幅変調信号を反転した信号）
Ｓ１０，Ｓ１０ｂ    ゲート信号
Ｓ１１，Ｓ１２    パルス信号
Ｔ    周期
７０    ヒータ装置
７７    ハロゲンヒータ
１００    画像形成装置
１０１    コントローラ
【図１】
0006589271.tif 000002
【図２】
0006589271.tif 000003
【図３】
0006589271.tif 000004
【図４】
0006589271.tif 000005
【図５】
0006589271.tif 000006
【図６】
0006589271.tif 000007
【図７】
0006589271.tif 000008
【図８】
0006589271.tif 000009
【図９】
0006589271.tif 000010
【図１０】
0006589271.tif 000011
【図１１】
0006589271.tif 000012