(57)【特許請求の範囲】
【請求項１】
炭化珪素基板を準備する工程と、
前記炭化珪素基板を準備する工程後、前記炭化珪素基板上に第３の膜を形成する工程と、
前記第３の膜を形成する工程後、前記第３の膜上に、第１の膜を形成する工程と、
前記第１の膜を形成する工程後、前記第１の膜上に、前記第１の膜とは異なる材料により構成された第２の膜を形成する工程と、
前記第２の膜を形成する工程後、前記第２の膜上に、マスクを形成する工程と、
前記マスクを形成する工程後、前記マスクをエッチングマスクとして用い、第１のガスで前記第２の膜をエッチングする工程と、
前記第２の膜をエッチングする工程後、前記マスクおよび前記第２の膜の少なくともいずれかをエッチングマスクとして用い、前記第１のガスとは異なる第２のガスで前記第１の膜をエッチングする工程と、
前記第１の膜をエッチングする工程後、前記第２の膜を注入マスクとして用い、前記炭化珪素基板に対してイオン注入を行う工程とを備え、
前記第２の膜をエッチングする工程において、前記第１の膜は、エッチングストップ膜として機能し、
前記第１の膜をエッチングする工程において、前記第３の膜は、エッチングストップ膜として機能する、炭化珪素半導体装置の製造方法。
【請求項２】
前記第３の膜は、酸化珪素、窒化珪素または窒化酸化珪素を含む、請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項３】
前記第３の膜の厚みは、０．００１μｍ以上０．２μｍ以下である、請求項１または請求項２に記載の炭化珪素半導体装置の製造方法。
【請求項４】
前記第２の膜および前記第３の膜は、同じ材料によって構成される、請求項１〜請求項３のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項５】
前記第１の膜は、ポリシリコンまたは窒化珪素を含む、請求項１〜請求項４のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項６】
前記第２の膜は、酸化珪素、窒化珪素または窒化酸化珪素を含む、請求項１〜請求項５のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項７】
前記第１のガスは、ＣＦ４、ＣＨＦ３またはＣＯＦ２を含む、請求項１〜請求項６のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項８】
前記第２のガスは、ＳＦ６、ＮＦ３、ＨＢｒまたはＣｌ２を含む、請求項１〜請求項７のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項９】
前記第１の膜の厚みは、０．００５μｍ以上１．０μｍ以下である、請求項１〜請求項８のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項１０】
前記第２の膜の厚みは、０．１μｍ以上４．０μｍ以下である、請求項１〜請求項９のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項１１】
前記炭化珪素基板に対してイオン注入を行う工程において、前記炭化珪素基板内にボディ領域が形成される、請求項１〜請求項１０のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項１２】
前記炭化珪素基板に対してイオン注入を行う工程におけるイオン注入エネルギーは、１０ｋｅＶ以上１ＭｅＶ以下である、請求項１〜請求項１１のいずれか１項に記載の炭化珪素半導体装置の製造方法。 
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）などの半導体装置の高耐圧化、低損失化、高温環境下での使用などを可能とするため、半導体装置を構成する材料として炭化珪素の採用が進められつつある。たとえば、特開２０１４−１７５４７０号公報（特許文献１）には、マスク層を用いて炭化珪素基板にイオン注入を行う方法が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１４−１７５４７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記方法を用いて炭化珪素基板に対してイオン注入を行って不純物領域を形成する際、炭化珪素基板の主面に平行な方向において不純物領域の幅が拡がる場合があった。
【０００５】
本発明の一態様の目的は、不純物領域の幅の拡がりを抑制可能な炭化珪素半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００６】
本発明の一態様に係る炭化珪素半導体装置の製造方法は以下の工程を備えている。炭化珪素基板が準備される。炭化珪素基板上に、第１の膜が形成される。第１の膜上に、第１の膜とは異なる材料により構成された第２の膜が形成される。第２の膜上に、マスクが形成される。マスクをエッチングマスクとして用い、第１のガスで第２の膜がエッチングされる。マスクおよび第２の膜の少なくともいずれかをエッチングマスクとして用い、第１のガスとは異なる第２のガスで第１の膜がエッチングされる。第１の膜がエッチングされた後、第２の膜を注入マスクとして用い、炭化珪素基板に対してイオン注入が行われる。第２の膜をエッチングする工程において、第１の膜は、エッチングストップ膜として機能する。
【発明の効果】
【０００７】
本発明の一態様によれば、不純物領域の幅の拡がりを抑制可能な炭化珪素半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】本実施の形態に係る炭化珪素半導体装置の構造を示す断面模式図である。
【図２】本実施の形態に係る炭化珪素半導体装置の製造方法を概略的に示すフロー図である。
【図３】本実施の形態に係る炭化珪素半導体装置の製造方法の第１工程を示す断面模式図である。
【図４】本実施の形態に係る炭化珪素半導体装置の製造方法の第２工程を示す断面模式図である。
【図５】本実施の形態に係る炭化珪素半導体装置の製造方法の第３工程を示す断面模式図である。
【図６】本実施の形態に係る炭化珪素半導体装置の製造方法の第４工程を示す断面模式図である。
【図７】本実施の形態に係る炭化珪素半導体装置の製造方法の第５工程を示す断面模式図である。
【図８】本実施の形態に係る炭化珪素半導体装置の製造方法の第６工程を示す断面模式図である。
【図９】本実施の形態に係る炭化珪素半導体装置の製造方法の第７工程を示す断面模式図である。
【図１０】本実施の形態に係る炭化珪素半導体装置の製造方法の第８工程を示す断面模式図である。
【図１１】本実施の形態に係る炭化珪素半導体装置の製造方法の第９工程を示す断面模式図である。
【図１２】本実施の形態に係る炭化珪素半導体装置の製造方法の第１０工程を示す断面模式図である。
【発明を実施するための形態】
【０００９】
［実施形態の説明］
（１）本発明の一態様に係る炭化珪素半導体装置の製造方法は以下の工程を備えている。炭化珪素基板１０が準備される。炭化珪素基板１０上に、第１の膜１が形成される。第１の膜１上に、第１の膜１とは異なる材料により構成された第２の膜２が形成される。第２の膜２上に、マスク４が形成される。マスク４をエッチングマスクとして用い、第１のガスＧ１で第２の膜２がエッチングされる。マスク４および第２の膜２の少なくともいずれかをエッチングマスクとして用い、第１のガスＧ１とは異なる第２のガスＧ２で第１の膜１がエッチングされる。第１の膜１がエッチングされた後、第２の膜２を注入マスクとして用い、炭化珪素基板１０に対してイオン注入が行われる。第２の膜２をエッチングする工程において、第１の膜１は、エッチングストップ膜として機能する。
【００１０】
たとえば、第２のガスＧ２で第１の膜１がエッチングされず、第１の膜１が炭化珪素基板１０上に残された状態で、炭化珪素基板１０に対してイオン注入が行われる場合、イオン注入される不純物イオンは、第１の膜１を通過する際に、炭化珪素基板１０の主面１０ａに平行な方向に拡がる。結果として、炭化珪素基板１０内に形成される不純物領域（たとえばボディ領域）の幅は、主面１０ａに平行な方向に拡がってしまう。また第１の膜１は、第１のガスＧ１で第２の膜２をエッチングする工程におけるエッチングストップ膜であるため、第１の膜１は第１のガスＧ１によってあまりエッチングされない。そのため、炭化珪素基板１０上には厚い第１の膜１が残される。結果として、不純物領域の幅の拡がりも大きくなる。
【００１１】
上記（１）に係る炭化珪素半導体装置の製造方法によれば、第１の膜１がエッチングされた後、炭化珪素基板１０に対してイオン注入が行われる。そのため、第１の膜１の厚みが低減される。結果として、第１の膜１を通過する際における不純物イオンの拡がりを低減することができる。そのため、第１の膜１がエッチングされずに炭化珪素基板１０に対してイオン注入が行われる場合と比較して、不純物領域の幅の拡がりを低減することができる。また第１の膜１の厚みが低減されるため、イオン注入のエネルギーを低減することができる。結果として、低いイオン注入エネルギーで、炭化珪素基板１０の深い位置に不純物領域を形成することができる。
【００１２】
さらに第１の膜１がエッチングされない場合においては、炭化珪素基板１０の主面１０ａ内において、第１の膜１の厚みがばらついている場合がある。第１の膜１の厚みのばらつきは、炭化珪素基板１０の主面１０ａ内における第２の膜２および第１の膜１のエッチングレートの違いが一因であると考えられる。主面１０ａ内において第１の膜１の厚みがばらついていると、不純物イオンが第１の膜１を通過する際における主面１０ａと平行な方向の拡がりもばらつく。結果として、炭化珪素基板１０内に形成される不純物領域（たとえばボディ領域）の幅も主面１０ａ内においてばらついてしまう。
【００１３】
上記（１）に係る炭化珪素半導体装置の製造方法によれば、第１の膜１がエッチングされた後、炭化珪素基板１０に対してイオン注入が行われる。そのため、主面１０ａ内における第１の膜１の厚みのばらつきが低減される。結果として、炭化珪素基板１０の主面１０ａ内における不純物領域の幅のばらつきを低減することができる。
【００１４】
（２）上記（１）に係る炭化珪素半導体装置の製造方法において、第１の膜１を形成する工程の前に、炭化珪素基板１０上に第３の膜３を形成する工程をさらに備えていてもよい。第１の膜１を形成する工程において、第１の膜１は、第３の膜３上に形成されてもよい。第１の膜１をエッチングする工程において、第３の膜３は、エッチングストップ膜として機能してもよい。これにより、第１の膜１をエッチングする工程において、炭化珪素基板１０の主面１０ａを第３の膜３により保護することができる。
【００１５】
（３）上記（２）に係る炭化珪素半導体装置の製造方法において、第３の膜３は、酸化珪素、窒化珪素または窒化酸化珪素を含んでいてもよい。第３の膜３がポリシリコンを含む場合、第３の膜３はウェットエッチングにより除去することが困難であるため、ドライエッチングにより除去する必要がある。しかしながら、第３の膜３をドライエッチングで除去する場合、炭化珪素基板１０の主面１０ａにダメージを与えてしまう。第３の膜３が、酸化珪素、窒化珪素または窒化酸化珪素を含んでいる場合は、たとえばフッ酸を用いたウェットエッチングにより、第３の膜３を容易に除去することができる。そのため、ドライエッチングを用いて第３の膜３を除去する必要がないため、主面１０ａにダメージを与えることを抑制することができる。
【００１６】
（４）上記（２）または（３）に係る炭化珪素半導体装置の製造方法において、第３の膜３の厚みＴ３は、０．００１μｍ以上０．２μｍ以下であることが好ましい。厚みＴ３を０．００１μｍ以上とすることにより、ウエハ面内で均一に成膜することができる。厚みＴ３を０．２μｍ以下とすることにより、必要な注入エネルギーを低減することができる。
【００１７】
（５）上記（２）〜（４）のいずれかに係る炭化珪素半導体装置の製造方法において、第２の膜２および第３の膜３は、同じ材料によって構成されてもよい。第２の膜２および第３の膜３が同じ材料で構成されている場合、エッチングレートもほぼ同じである。そのため、第１の膜１をエッチングする工程において、全面エッチングを行うことにより、第１の膜１をエッチングすることができる。
【００１８】
（６）上記（１）〜（５）のいずれかに係る炭化珪素半導体装置の製造方法において、第１の膜１は、ポリシリコンまたは窒化珪素を含んでいてもよい。これにより、第１のガスＧ１で第２の膜２がエッチングされる際、第１の膜１はエッチングストップ層として効果的に機能する。
【００１９】
（７）上記（１）〜（６）のいずれかに係る炭化珪素半導体装置の製造方法において、第２の膜２は、酸化珪素、窒化珪素または窒化酸化珪素を含んでいてもよい。これにより、炭化珪素基板１０に対してイオン注入が行われる際、第２の膜２はイオン注入マスクとして効果的に機能する。
【００２０】
（８）上記（１）〜（７）のいずれかに係る炭化珪素半導体装置の製造方法において、第１のガスＧ１は、ＣＦ４、ＣＨＦ３またはＣＯＦ２を含んでいてもよい。これにより、第２の膜２のエッチングレートを、第１の膜１のエッチングレートよりも大幅に大きくすることができる。
【００２１】
（９）上記（１）〜（８）のいずれかに係る炭化珪素半導体装置の製造方法において、第２のガスＧ２は、ＳＦ６、ＮＦ３、ＨＢｒまたはＣｌ２を含んでいてもよい。これにより、第１の膜１のエッチングレートを、第３の膜３のエッチングレートよりも大幅に大きくすることができる。
【００２２】
（１０）上記（１）〜（９）のいずれかに係る炭化珪素半導体装置の製造方法において、第１の膜１の厚みＴ１は、０．００５μｍ以上１．０μｍ以下であることが好ましい。厚みＴ１を０．００５μｍ以上とすることにより、エッチングストップ層として機能することができる。厚みＴ１を１．０μｍ以下とすることにより、成膜時の面内均一性を保ち、成膜時間を短縮することができる。また、次工程で第１の膜１をエッチングする際のエッチング時間を短縮することができる。
【００２３】
（１１）上記（１）〜（１０）のいずれかに係る炭化珪素半導体装置の製造方法において、第２の膜２の厚みＴ２は、０．１μｍ以上４．０μｍ以下であることが好ましい。厚みＴ２を０．１μｍ以上とすることにより、イオン注入を阻止するイオン注入マスクとして機能することができる。厚みＴ２を４．０μｍ以下とすることにより、成膜時の面内均一性を保ち、エッチング時の面内加工のばらつきを抑制することができる。
【００２４】
（１２）上記（１）〜（１１）のいずれかに係る炭化珪素半導体装置の製造方法において、炭化珪素基板１０に対してイオン注入を行う工程において、炭化珪素基板１０内にボディ領域１３が形成されてもよい。これにより、炭化珪素基板１０の主面１０ａ内において、ボディ領域１３内に形成されるチャネルの長さのばらつきを低減することができる。
【００２５】
（１３）上記（１）〜（１２）のいずれかに係る炭化珪素半導体装置の製造方法において、炭化珪素基板１０に対してイオン注入を行う工程におけるイオン注入エネルギーは、１０ｋｅＶ以上１ＭｅＶ以下であることが好ましい。イオン注入エネルギーを１０ｋｅＶ以上とすることにより、ＳｉＣに対して効率的にイオン注入を行うことができる。イオン注入エネルギーを１ＭｅＶ以下とすることにより、イオン注入時のＳｉＣ結晶に対するダメージを抑制することができる。
【００２６】
［実施形態の詳細］
以下、図面に基づいて本実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また、負の指数については、結晶学上、”−”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。
【００２７】
まず、本実施の形態に係る炭化珪素半導体装置の一例としてのＭＯＳＦＥＴの構成について説明する。
【００２８】
本実施の形態に係るＭＯＳＦＥＴ１００は、炭化珪素基板１０と、ゲート電極２７と、ゲート絶縁膜１５と、層間絶縁膜２２と、ソース電極１６と、表面保護電極１９と、ドレイン電極２１と、裏面保護電極２３とを主に有している。炭化珪素基板１０は、第１主面１０ａと、第１主面１０ａと反対側の第２主面１０ｂとを有する。炭化珪素基板１０は、炭化珪素単結晶基板１１と、炭化珪素単結晶基板１１上に設けられた炭化珪素エピタキシャル層２４とを主に含む。
【００２９】
炭化珪素単結晶基板１１は、たとえばポリタイプ４Ｈの六方晶炭化珪素から構成されている。第１主面１０ａの最大径は、たとえば１００ｍｍ以上であり、好ましくは１５０ｍｍ以上である。第１主面１０ａは、たとえば｛０００１｝面または｛０００１｝面から４°以下オフした面である。第１主面１０ａは、たとえば（０００１）面または（０００１）面から４°以下程度オフした面である。第２主面１０ｂは、たとえば（０００−１）面または（０００−１）面から４°以下程度オフした面である。
【００３０】
炭化珪素エピタキシャル層２４は、ドリフト領域１２と、ボディ領域１３と、ソース領域１４と、コンタクト領域１８とを有している。ドリフト領域１２は、たとえば窒素などのｎ型不純物を含み、ｎ型（第１導電型）の導電型を有する。ドリフト領域１２に含まれるｎ型不純物の濃度は、たとえば５．０×１０15ｃｍ-3程度である。ボディ領域１３は、たとえばＡｌ（アルミニウム）またはＢ（ホウ素）などのｐ型不純物を含み、ｐ型（第２導電型）の導電型を有する。ボディ領域１３に含まれるｐ型不純物の濃度は、たとえば１×１０17ｃｍ-3程度である。
【００３１】
ソース領域１４は、たとえばリンなどのｎ型不純物を含み、ｎ型の導電型を有する。ソース領域１４は、第１主面１０ａに対して垂直な方向に沿って見た視野（平面視）において、ボディ領域１３に取り囲まれるように形成されている。ソース領域１４が含むｎ型不純物の濃度は、ドリフト領域１２が含むｎ型不純物の濃度よりも高くてもよい。ソース領域１４が含むｎ型不純物の濃度は、たとえば１×１０19ｃｍ-3である。ソース領域１４は、ボディ領域１３によりドリフト領域１２と隔てられている。
【００３２】
コンタクト領域１８は、たとえばアルミニウムなどのｐ型不純物を含み、ｐ型の導電型を有する。コンタクト領域１８は、平面視においてソース領域１４に囲まれて設けられている。コンタクト領域１８は、ボディ領域１３に接している。コンタクト領域１８が含むｐ型不純物の濃度は、ボディ領域１３が含むｐ型不純物の濃度よりも高くてもよい。コンタクト領域１８が含むｐ型不純物の濃度は、たとえば１×１０19ｃｍ-3である。
【００３３】
ゲート絶縁膜１５は、第１主面１０ａ上に設けられている。ゲート絶縁膜１５は、第１主面１０ａにおいてソース領域１４、ボディ領域１３およびドリフト領域１２に接している。ゲート絶縁膜１５は、たとえば二酸化珪素から構成されている。ゲート絶縁膜１５の厚みは、たとえば４０ｎｍ以上６０ｎｍ以下である。
【００３４】
ゲート電極２７は、ゲート絶縁膜１５上に設けられている。ゲート絶縁膜１５は、ゲート電極２７と炭化珪素基板１０との間に挟まれている。ゲート電極２７は、ソース領域１４、ボディ領域１３およびドリフト領域１２に対向するように設けられている。ゲート電極２７は、たとえば不純物がドーピングされたポリシリコンなどの導電体から構成されている。
【００３５】
ソース電極１６は、第１主面１０ａにおいてソース領域１４およびコンタクト領域１８と接する。ソース電極１６は、たとえばＴｉＡｌＳｉを含む。好ましくは、ソース電極１６は、ソース領域１４およびコンタクト領域１８の各々とオーミック接合している。表面保護電極１９は、ソース電極１６と接触している。表面保護電極１９は、層間絶縁膜２２を覆うように設けられている。表面保護電極１９は、ソース電極１６を介してソース領域１４と電気的に接続されている。
【００３６】
層間絶縁膜２２は、ゲート電極２７を覆っている。層間絶縁膜２２は、ゲート電極２７およびゲート絶縁膜１５に接して設けられている。層間絶縁膜２２は、ゲート電極２７とソース電極１６とを電気的に絶縁している。層間絶縁膜２２は、たとえば二酸化珪素を含むにより構成されている。
【００３７】
ドレイン電極２１は、第２主面１０ｂに接して設けられている。ドレイン電極２１は、たとえばｎ型の炭化珪素単結晶基板１１とオーミック接合可能であるＮｉＳｉ（ニッケルシリサイド）などの材料から構成されている。裏面保護電極２３は、ドレイン電極２１と電気的に接続されている。裏面保護電極２３は、たとえばアルミニウムを含む材料により構成されている。
【００３８】
次に、本実施の形態に係る炭化珪素半導体装置としてのＭＯＳＦＥＴ１００の動作について説明する。ゲート電極２７に印加された電圧が閾値電圧未満の状態、すなわちオフ状態では、ソース電極１６とドレイン電極２１との間に電圧が印加されても、ボディ領域１３とドリフト領域１２との間に形成されるｐｎ接合が逆バイアスとなり、非導通状態となる。一方、ゲート電極２７に閾値電圧以上の電圧が印加されると、ボディ領域１３にチャネルが形成される。その結果、ソース領域１４とドリフト領域１２とが電気的に接続され、ソース電極１６とドレイン電極２１との間に電流が流れる。以上のようにして、ＭＯＳＦＥＴ１００は動作する。
【００３９】
次に、本実施の形態に係る炭化珪素半導体装置の製造方法について説明する。
まず、炭化珪素基板を準備する工程（Ｓ１０：図２）が実施される。たとえばポリタイプ４Ｈの六方晶炭化珪素からなるインゴット（図示しない）がスライスされることにより、導電型がｎ型（第１導電型）の炭化珪素単結晶基板１１が準備される。次に、エピタキシャル成長により、炭化珪素単結晶基板１１上に導電型がｎ型のドリフト領域１２が形成される。たとえば、キャリアガスとしての水素（Ｈ２）と、原料ガスとしてのモノシラン（ＳｉＨ４）、プロパン（Ｃ３Ｈ８）および窒素（Ｎ２）とを含む雰囲気ガス中において、炭化珪素単結晶基板１１がたとえば１５００°以上１７００°以下の温度で加熱される。これにより、第１主面１０ａと、第１主面１０ａと反対側の第２主面１０ｂを有する炭化珪素基板１０が形成される。ドリフト領域１２が第１主面１０ａを構成する。炭化珪素単結晶基板１１が第２主面１０ｂを構成する（図３参照）。
【００４０】
炭化珪素単結晶基板１１は、たとえばポリタイプ４Ｈの六方晶炭化珪素から構成されている。第１主面１０ａの最大径は、たとえば１００ｍｍ以上であり、好ましくは１５０ｍｍ以上である。第１主面１０ａは、たとえば｛０００１｝面または｛０００１｝面から４°以下オフした面である。第１主面１０ａは、たとえば（０００１）面または（０００１）面から４°以下程度オフした面である。第２主面１０ｂは、たとえば（０００−１）面または（０００−１）面から４°以下程度オフした面である。
【００４１】
次に、第３の膜を形成する工程（Ｓ２０：図２）が実施される。たとえば、炭化珪素基板１０を熱酸化することにより、二酸化珪素を含む材料からなる第３の膜３が形成される。第３の膜３は、第１主面１０ａに接している。第３の膜３は、たとえば、酸化珪素、窒化珪素または窒化酸化珪素を含んでいる。第３の膜３の厚みＴ３は、たとえば０．００１μｍ以上０．２μｍ以下である。第３の膜３の厚みＴ３は、０．０５μｍ以上であってもよい。第３の膜３の厚みＴ３は、０．１μｍ以下であってもよい。なお、第３の膜３は、たとえばＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ)法により形成されてもよい。
【００４２】
次に、第１の膜を形成する工程（Ｓ３０：図２）が実施される。たとえば、ＣＶＤ法により、炭化珪素基板１０上の第３の膜３上に第１の膜１が形成される。より詳細には、たとえば５００℃以上７００℃以下の温度下において、ＳｉＨ4ガスが第３の膜３上に導入されることにより、ポリシリコンを含む材料からなる第１の膜１が形成される。第１の膜１は、第３の膜３に接している。第１の膜１は、第３の膜３を介して炭化珪素基板１０と接している。第１の膜１は、たとえば、ポリシリコンまたは窒化珪素を含んでいる。第１の膜１の厚みＴ１は、たとえば０．００５μｍ以上１．０μｍ以下であってもよい。第１の膜１の厚みＴ１は、０．２μｍ以上であってもよい。第１の膜１の厚みＴ１は、０．４μｍ以下であってもよい。第１の膜１の厚みＴ１は、第３の膜３の厚みＴ３よりも大きくてもよい。第１の膜１を構成する材料は、第３の膜３を構成する材料と異なっていてもよい。
【００４３】
次に、第２の膜を形成する工程（Ｓ４０：図２）が実施される。たとえば、ＣＶＤ法により、第１の膜１上に第２の膜２が形成される。より詳細には、たとえば６００℃以上８００℃以下の温度下において、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ）ガスが第１の膜１上に導入されることにより、二酸化珪素を含む材料からなる第２の膜２が形成される（図４参照）。第２の膜２は、第１の膜１に接している。第２の膜２は、第３の膜３および第１の膜１を介して炭化珪素基板１０と接している。第２の膜２は、たとえば、酸化珪素、窒化珪素または窒化酸化珪素を含んでいてもよい。第２の膜２の厚みＴ２は、たとえば０．１μｍ以上４．０μｍ以下であってもよい。第２の膜２の厚みＴ２は、０．５μｍ以上であってもよい。第２の膜２の厚みＴ２は、２．５μｍ以下であってもよい。第２の膜２の厚みＴ２は、第１の膜１の厚みＴ１よりも大きくてもよい。第２の膜２は、第１の膜１とは異なる材料により構成されている。第２の膜２および第３の膜３は、同じ材料によって構成されてもよいし、異なる材料により構成されていてもよい。
【００４４】
次に、マスクを形成する工程（Ｓ５０：図２）が実施される。たとえば、第２の膜２上に、レジスト層が形成される。次に、フォトリソグラフィ―法により、レジスト層に開口パターンが形成される。これにより、第２の膜２上にマスク４が形成される（図５参照）。マスク４の厚みは、たとえば３μｍである。第２の膜２は、マスク４と第１部分２ａと、マスク４と離間している第２部分２ｂとを有する。第１の膜１は、マスク４と対面する第３部分１ａと、第３部分１ａおよび第２部分２ｂに接する第４部分１ｂとを有する。開口パターンは、第２部分２ｂ上に設けられている。
【００４５】
次に、第２の膜をエッチングする工程（Ｓ６０：図２）が実施される。具体的には、マスク４をエッチングマスクとして用い、第１のガスＧ１で第２の膜２がエッチングされる（図６参照）。第１のガスＧ１は、たとえば、ＣＦ４、ＣＨＦ３またはＣＯＦ２を含んでいる。これにより、第２の膜２の第２部分２ｂと、第１の膜１の第４部分１ｂの一部が除去される。第１の膜１と比較して、第２の膜２は、第１のガスＧ１によりエッチングされ易い。言い換えれば、第１のガスＧ１による第２の膜２のエッチングレートは、第１のガスＧ１による第１の膜１のエッチングレートよりも高い。そのため、第２の膜２をエッチングする工程において、第１の膜１は、エッチングストップ膜として機能する。好ましくは、第２の膜２は、異方性エッチングによりエッチングされる。
【００４６】
第１のガスＧ１で第２の膜２がエッチングされた後において、第１の膜１の第３部分１ａの厚みは、第１の膜１の第４部分１ｂの厚みよりも大きくてもよい。つまり、マスク４に対向する第３部分１ａは、第１のガスＧ１によってほとんどエッチングされないが、マスク４に対向しない第４部分１ｂは、第１のガスＧ１によってエッチングされる。第１のガスＧ１で第２の膜２がエッチングされた後、マスク４が第２の膜２上から除去されてもよいし、第２の膜２上に残されていてもよい。
【００４７】
次に、第１の膜をエッチングする工程（Ｓ７０：図２）が実施される。具体的には、マスク４および第２の膜２の少なくともいずれかをエッチングマスクとして用い、第１のガスＧ１とは異なる第２のガスＧ２で第１の膜１がエッチングされる（図７）。第２のガスＧ２は、たとえば、ＳＦ６、ＮＦ３、ＨＢｒまたはＣｌ２を含んでいる。これにより、第１の膜１の第４部分１ｂが第３の膜３上から除去される。好ましくは、第１主面１０ａの全面に対して、エッチングが行われる。好ましくは、第１の膜１は、異方性エッチングによりエッチングされる。
【００４８】
第３の膜３と比較して、第１の膜１は、第２のガスＧ２によりエッチングされ易い。言い換えれば、第２のガスＧ２による第１の膜１のエッチングレートは、第２のガスＧ２による第３の膜３のエッチングレートよりも高い。そのため、第１の膜１をエッチングする工程において、第３の膜３は、エッチングストップ膜として機能する。第２の膜２上からマスク４が除去されている場合は、第２の膜２の第１部分２ａが、第２のガスＧ２に対するエッチングマスクとして機能する。第２の膜２上にマスク４が残っている場合は、マスク４および第１部分２ａが、第２のガスＧ２に対するエッチングマスクとして機能してもよい。好ましくは、第１の膜１をエッチングする工程前に、第２の膜２上からマスク４が除去されている。これにより、第１の膜１のエッチング時のガス雰囲気が安定することでエッチング精度が向上し、且つ、マスク４が除去される工程でカーボン等がイオン注入をする開口部に付着することがあった場合等におけるイオン注入プロファイル精度の低下を抑制することができる。
【００４９】
次に、イオン注入を行う工程（Ｓ８０：図２）が実施される。イオン注入を行う工程（Ｓ８０：図２）は、第１の膜をエッチングする工程（Ｓ７０：図２）後に実施される。まず、ボディ領域を形成する工程が実施される。具体的には、図８に示されるように、第２の膜２の第１部分２ａを注入マスクとして用い、炭化珪素基板１０に対してイオン注入が行われる。たとえば、アルミニウムなどのｐ型不純物が第３の膜３を通して、炭化珪素基板１０に注入されることにより、ボディ領域１３が形成される。ボディ領域１３は、ｐ型の導電型を有する。ｐ型不純物は、矢印Ｉの方向（第１主面１０ａに対してほぼ垂直な方向）に沿って炭化珪素基板１０に注入される。ｐ型不純物は、第２の膜２に覆われていない炭化珪素基板１０の部分には注入されるが、第２の膜２に覆われている炭化珪素基板１０の部分には、ほとんど注入されない。
【００５０】
ｐ型不純物は、第３の膜３を通過する際、第１主面１０ａと平行な方向に少し広がる。そのため、第２の膜２の第１部分２ａに対向する部分にも、ボディ領域１３が形成される。しかしながら、第１の膜１の第４部分１ｂが除去された後に、ｐ型不純物の注入が行われるため、ｐ型不純物が第１の膜１および第３の膜３の双方を通過して炭化珪素基板１０にイオン注入される場合と比較して、第１主面１０ａ方向におけるボディ領域１３の拡がりが小さくなる。ｐ型不純物が第１の膜１および第３の膜３の双方を通過して炭化珪素基板１０にイオン注入される場合と比較して、炭化珪素基板１０に対してイオン注入を行う工程におけるイオン注入エネルギーを低減することができる。ボディ領域１３を形成する際のイオン注入エネルギーは、たとえば１０ｋｅＶ以上１ＭｅＶ以下である。次に、第３の膜３が、たとえばフッ酸により除去される。
【００５１】
次に、ソース領域を形成する工程が実施される。たとえば、上記工程（Ｓ２０）〜工程（Ｓ７０）が実施されることにより、ソース領域１４が形成される領域上に注入マスク（図示せず）が形成される。次に、注入マスクを用いて、ボディ領域１３内に、たとえば窒素またはリンなどのｎ型不純物がイオン注入されることにより、ボディ領域１３に接するソース領域１４が形成される。
【００５２】
次に、コンタクト領域を形成する工程が実施される。たとえば、上記工程（Ｓ２０）〜工程（Ｓ７０）が実施されることにより、コンタクト領域１８が形成される領域上に注入マスク（図示せず）が形成される。次に、注入マスクを用いて、ソース領域１４内に、たとえばアルミニウムなどのｐ型不純物がイオン注入されることにより、ボディ領域１３およびソース領域１４に接するコンタクト領域１８が形成される（図９参照）。ドリフト領域１２と、ボディ領域１３と、ソース領域１４と、コンタクト領域１８とは、第１主面１０ａを構成する。
【００５３】
次に、活性化アニールを行う工程（Ｓ９０：図２）が実施される。たとえば、イオン注入を行う工程（Ｓ８０：図２）においてボディ領域１３と、ソース領域１４と、コンタクト領域１８とが形成された炭化珪素基板１０が、たとえばアルゴン雰囲気下において１８００℃程度に加熱される。これにより、ボディ領域１３およびコンタクト領域１８に導入されたｐ型不純物およびソース領域１４に導入されたｎ型不純物が活性化される。結果として、ボディ領域１３と、ソース領域１４と、コンタクト領域１８とにおいて所望のキャリアが生成する。
【００５４】
次に、ゲート絶縁膜を形成する工程（Ｓ１００：図２）が実施される。たとえば、酸素を含む雰囲気中において炭化珪素基板１０が１３００℃程度に加熱される。これにより、炭化珪素基板１０の第１主面１０ａが熱酸化され、第１主面１０ａ上に二酸化珪素を含む材料からなるゲート絶縁膜１５が形成される。ゲート絶縁膜１５は、第１主面１０ａにおいて、ドリフト領域１２と、ボディ領域１３と、ソース領域１４と、コンタクト領域１８とに接して設けられる（図１０参照）。
【００５５】
次に、ゲート電極を形成する工程（Ｓ１１０：図２）が実施される。たとえば、低圧ＣＶＤ法により、たとえばリンなどの不純物を含むポリシリコンからなるゲート電極２７がゲート絶縁膜１５上に形成される。ゲート電極２７は、ソース領域１４と、ボディ領域１３と、ドリフト領域１２とに対面する位置に形成される。次に、たとえばプラズマＣＶＤ法により、層間絶縁膜２２が、ゲート電極２７を覆うように形成される。層間絶縁膜２２は、ゲート電極２７およびゲート絶縁膜１５に接して設けられる。層間絶縁膜２２は、たとえば二酸化珪素を含む材料からなる。
【００５６】
次に、ソース電極を形成する工程（Ｓ１２０：図２）が実施される。たとえば、ゲート絶縁膜１５および層間絶縁膜２２の一部が、たとえばドライエッチングにより除去されることにより、コンタクト領域１８およびソース領域１４がゲート絶縁膜１５および層間絶縁膜２２から露出する（図１１参照）。次に、たとえばスパッタリングにより、ソース電極１６が、コンタクト領域１８およびソース領域１４に接して形成される。ソース電極１６は、たとえばＴｉ、ＡｌおよびＳｉを含む材料から構成されている。
【００５７】
次に、ソース電極１６が設けられた炭化珪素基板１０が、たとえば１０００℃程度に加熱される。これにより、ソース電極１６がシリサイド化され、ソース領域１４とオーミック接合するソース電極１６が形成される。好ましくは、ソース電極１６は、コンタクト領域１８とオーミック接合する。次に、ソース電極１６と接する表面保護電極１９が形成される。表面保護電極１９はたとえばアルミニウムを含む材料から構成されている。表面保護電極１９は、層間絶縁膜２２を覆うように形成される（図１２参照）。
【００５８】
次に、ドレイン電極を形成する工程（Ｓ１３０：図２）が実施される。たとえば、ＮｉＳｉを含む材料からなるドレイン電極２１が第２主面１０ｂに接するように形成される。次に、ドレイン電極２１に接する裏面保護電極２３が形成される。裏面保護電極２３は、たとえばアルミニウムを含む材料により構成されている。以上のようにして、本実施の形態に係るＭＯＳＦＥＴ１００（図１参照）が製造される。
【００５９】
なお、上記実施の形態において、炭化珪素半導体装置１００が平面型ＭＯＳＦＥＴである場合について説明したが、炭化珪素半導体装置１００は平面型ＭＯＳＦＥＴに限定されない。炭化珪素半導体装置１００は、たとえばトレンチ型ＭＯＳＦＥＴ、ショットキーバリアダイオード、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）またはＪＦＥＴ（Ｊｕｎｃｔｉｏｎ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）などであってもよい。上記実施の形態において、第１導電型はｎ型であり、かつ第２導電型はｐ型であるとして説明したが、第１導電型はｐ型であり、かつ第２導電型はｎ型であってもよい。
【００６０】
次に、本実施の形態に係る炭化珪素半導体装置の製造方法の作用効果について説明する。
【００６１】
本実施の形態に係るＭＯＳＦＥＴ１００の製造方法によれば、第１の膜１がエッチングされた後、炭化珪素基板１０に対してイオン注入が行われる。そのため、第１の膜１の厚みが低減される。結果として、第１の膜１を通過する際における不純物イオンの拡がりを低減することができる。そのため、第１の膜１がエッチングされずに炭化珪素基板１０に対してイオン注入が行われる場合と比較して、ボディ領域１３の幅の拡がりを低減することができる。また第１の膜１の厚みが低減されるため、イオン注入のエネルギーを低減することができる。結果として、低いイオン注入エネルギーで、炭化珪素基板１０の深い位置にボディ領域１３を形成することができる。また本実施の形態に係るＭＯＳＦＥＴ１００の製造方法によれば、主面１０ａ内における第１の膜１の厚みのばらつきが低減される。結果として、炭化珪素基板１０の主面１０ａ内におけるボディ領域１３の幅のばらつきを低減することができる。
【００６２】
また本実施の形態に係るＭＯＳＦＥＴ１００の製造方法によれば、第１の膜１を形成する工程の前に、炭化珪素基板１０上に第３の膜３を形成する工程をさらに有している。第１の膜１を形成する工程において、第１の膜１は、第３の膜３上に形成されている。第１の膜１をエッチングする工程において、第３の膜３は、エッチングストップ膜として機能する。これにより、第１の膜１をエッチングする工程において、炭化珪素基板１０の主面１０ａを第３の膜３により保護することができる。
【００６３】
さらに本実施の形態に係るＭＯＳＦＥＴ１００の製造方法によれば、第３の膜３は、酸化珪素、窒化珪素または窒化酸化珪素を含んでいる。第３の膜３がポリシリコンを含む場合、第３の膜３はウェットエッチングにより除去することが困難であるため、ドライエッチングにより除去する必要がある。しかしながら、第３の膜３をドライエッチングで除去する場合、炭化珪素基板１０の主面１０ａにダメージを与えてしまう。第３の膜３が、酸化珪素、窒化珪素または窒化酸化珪素を含んでいる場合は、たとえばフッ酸を用いたウェットエッチングにより、第３の膜３を容易に除去することができる。そのため、ドライエッチングを用いて第３の膜３を除去する必要がないため、主面１０ａにダメージを与えることを抑制することができる。
【００６４】
さらに本実施の形態に係るＭＯＳＦＥＴ１００の製造方法によれば、第３の膜３の厚みＴ３は、０．００１μｍ以上０．２μｍ以下である。厚みＴ３を０．００１μｍ以上とすることにより、ウエハ面内で均一に成膜することができる。厚みＴ３を０．２μｍ以下とすることにより、必要な注入エネルギーを低減することができる。
【００６５】
さらに本実施の形態に係るＭＯＳＦＥＴ１００の製造方法によれば、第２の膜２および第３の膜３は、同じ材料によって構成されている。第２の膜２および第３の膜３が同じ材料で構成されている場合、エッチングレートもほぼ同じである。そのため、第１の膜１をエッチングする工程において、全面エッチングを行うことにより、第１の膜１をエッチングすることができる。
【００６６】
さらに本実施の形態に係るＭＯＳＦＥＴ１００の製造方法によれば、第１の膜１は、ポリシリコンまたは窒化珪素を含んでいる。これにより、第１のガスＧ１で第２の膜２がエッチングされる際、第１の膜１はエッチングストップ層として効果的に機能する。
【００６７】
さらに本実施の形態に係るＭＯＳＦＥＴ１００の製造方法によれば、第２の膜２は、酸化珪素、窒化珪素または窒化酸化珪素を含んでいる。これにより、炭化珪素基板１０に対してイオン注入が行われる際、第２の膜２はイオン注入マスクとして効果的に機能する。
【００６８】
さらに本実施の形態に係るＭＯＳＦＥＴ１００の製造方法によれば、第１のガスＧ１は、ＣＦ４、ＣＨＦ３またはＣＯＦ２を含んでいる。これにより、第２の膜２のエッチングレートを、第１の膜１のエッチングレートよりも大幅に大きくすることができる。
【００６９】
さらに本実施の形態に係るＭＯＳＦＥＴ１００の製造方法によれば、第２のガスＧ２は、ＳＦ６またはＮＦ３、ＨＢｒまたはＣｌ２を含んでいる。これにより、第１の膜１のエッチングレートを、第３の膜３のエッチングレートよりも大幅に大きくすることができる。
【００７０】
さらに本実施の形態に係るＭＯＳＦＥＴ１００の製造方法によれば、第１の膜１の厚みＴ１は、０．００５μｍ以上１．０μｍ以下である。厚みＴ１を０．００５μｍ以上とすることにより、エッチングストップ層として機能することができる。厚みＴ１を１．０μｍ以下とすることにより、成膜時の面内均一性を保ち、成膜時間を短縮することができる。また、次工程で第１の膜１をエッチングする際のエッチング時間を短縮することができる。
【００７１】
さらに本実施の形態に係るＭＯＳＦＥＴ１００の製造方法によれば、第２の膜２の厚みＴ２は、０．１μｍ以上４．０μｍ以下である。厚みＴ２を０．１μｍ以上とすることにより、イオン注入を阻止するイオン注入マスクとして機能することができる。厚みＴ２を４．０μｍ以下とすることにより、成膜時の面内均一性を保ち、エッチング時の面内加工のばらつきを抑制することができる。
【００７２】
さらに本実施の形態に係るＭＯＳＦＥＴ１００の製造方法によれば、炭化珪素基板１０に対してイオン注入を行う工程において、炭化珪素基板１０内にボディ領域１３が形成される。これにより、炭化珪素基板１０の主面１０ａ内において、ボディ領域１３内に形成されるチャネルの長さのばらつきを低減することができる。
【００７３】
さらに本実施の形態に係るＭＯＳＦＥＴ１００の製造方法によれば、炭化珪素基板１０に対してイオン注入を行う工程におけるイオン注入エネルギーは、１０ｋｅＶ以上１ＭｅＶ以下である。イオン注入エネルギーを１０ｋｅＶ以上とすることにより、ＳｉＣに対して効率的にイオン注入を行うことができる。イオン注入エネルギーを１ＭｅＶ以下とすることにより、イオン注入時のＳｉＣ結晶に対するダメージを抑制することができる。
【００７４】
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００７５】
１  第１の膜
１ａ  第３部分
１ｂ  第４部分
２  第２の膜
２ａ  第１部分
２ｂ  第２部分
３  第３の膜
４  マスク
１０  炭化珪素基板
１０ａ  第１主面（主面）
１０ｂ  第２主面
１１  炭化珪素単結晶基板
１２  ドリフト領域
１３  ボディ領域
１４  ソース領域
１５  ゲート絶縁膜
１６  ソース電極
１８  コンタクト領域
１９  表面保護電極
２１  ドレイン電極
２２  層間絶縁膜
２３  裏面保護電極
２４  炭化珪素エピタキシャル層
２７  ゲート電極
１００  ＭＯＳＦＥＴ（炭化珪素半導体装置）
Ｇ１  第１のガス
Ｇ２  第２のガス
Ｔ１，Ｔ２，Ｔ３  厚み
【図１】
0006547469.tif 000002
【図２】
0006547469.tif 000003
【図３】
0006547469.tif 000004
【図４】
0006547469.tif 000005
【図５】
0006547469.tif 000006
【図６】
0006547469.tif 000007
【図７】
0006547469.tif 000008
【図８】
0006547469.tif 000009
【図９】
0006547469.tif 000010
【図１０】
0006547469.tif 000011
【図１１】
0006547469.tif 000012
【図１２】
0006547469.tif 000013