(57)【特許請求の範囲】
【請求項１】
第１の温度特性の第１の電流が抵抗素子に流れたときの第１の出力電圧と、前記第１の温度特性とは異なる第２の温度特性の第２の電流が前記抵抗素子に流れたときの第２の出力電圧と、を出力する電圧出力回路と、
前記第１の出力電圧をＡ／Ｄ変換して第１のデジタル値を出力し、前記第２の出力電圧をＡ／Ｄ変換して第２のデジタル値を出力するＡ／Ｄ変換回路と、
前記第１のデジタル値及び前記第２のデジタル値に基づくデジタル演算処理により、温度データを求める処理部と、
を含むことを特徴とする回路装置。
【請求項２】
請求項１に記載の回路装置において、
前記処理部は、
前記抵抗素子の抵抗値に対する前記温度データの依存性を低減する前記デジタル演算処理を行うことを特徴とする回路装置。
【請求項３】
請求項１に記載の回路装置おいて、
前記処理部は、
前記抵抗素子の抵抗値の変動による前記温度データの第１の変動、及び前記抵抗素子の温度特性による前記温度データの第２の変動のうち、少なくとも一方の変動を低減する前記デジタル演算処理を行うことを特徴とする回路装置。
【請求項４】
請求項１乃至３のいずれか一項に記載の回路装置において、
前記処理部は、
前記第２のデジタル値を前記第１のデジタル値で除算する除算処理を含む前記デジタル演算処理により、前記温度データを求めることを特徴とする回路装置。
【請求項５】
請求項４に記載の回路装置おいて、
前記第１のデジタル値をＤＲＥＦとし、前記第２のデジタル値をＤＰＴＡＴとし、所与の定数をｍとした場合に、
前記処理部は、
前記除算処理として、（ＤＰＴＡＴ＋ｍ）／（ＤＲＥＦ＋ｍ）を演算する処理を行うことを特徴とする回路装置。
【請求項６】
請求項１乃至５のいずれか一項に記載の回路装置において、
前記第１の電流を生成する第１の電流生成回路と、
前記第２の電流を生成する第２の電流生成回路と、
を含み、
前記電圧出力回路は、
前記第１の電流生成回路により生成された前記第１の電流が、前記抵抗素子に流れたときの電圧を前記第１の出力電圧として出力し、
前記第２の電流生成回路により生成された前記第２の電流が、前記抵抗素子に流れたときの電圧を前記第２の出力電圧として出力することを特徴とする回路装置。
【請求項７】
請求項１乃至６のいずれか一項に記載の回路装置において、
前記電圧出力回路は、
第１の期間においては、前記第１の電流を選択して前記抵抗素子に出力し、第２の期間においては前記第２の電流を選択して前記抵抗素子に出力する選択回路を有することを特徴とする回路装置。
【請求項８】
請求項１乃至７のいずれか一項の記載の回路装置において、
前記第１の電流は、温度特性がフラットな基準電流であり、
前記第２の電流は、正の温度特性又は負の温度特性の一方の温度特性を有する電流であることを特徴とする回路装置。
【請求項９】
請求項８に記載の回路装置において、
前記第２の電流が正の温度特性を有する場合には、前記抵抗素子は正の温度特性を有する抵抗素子であり、
前記第２の電流が負の温度特性を有する場合には、前記抵抗素子は負の温度特性を有する抵抗素子であることを特徴とする回路装置。
【請求項１０】
請求項８又は９に記載の回路装置において、
前記第２の電流は、正の温度特性を有し、
前記抵抗素子は、ウェル抵抗又は拡散抵抗であることを特徴とする回路装置。
【請求項１１】
請求項１乃至１０のいずれか一項に記載の回路装置において、
前記処理部は、
前記デジタル演算処理により求められた前記温度データに対して、デジタルローパスフィルター処理を行うことを特徴とする回路装置。
【請求項１２】
請求項１１に記載の回路装置において、
前記処理部は、
前記デジタル演算処理により求められた前記温度データに対して、カットオフ周波数が可変の前記デジタルローパスフィルター処理を行うことを特徴とする回路装置。
【請求項１３】
請求項１２に記載の回路装置において、
前記処理部は、
起動後の第１の期間においては、前記カットオフ周波数を第１の周波数に設定し、
前記第１の期間の経過後の第２の期間においては、前記カットオフ周波数を前記第１の周波数よりも低い第２の周波数に設定することを特徴とする回路装置。
【請求項１４】
請求項１乃至１３のいずれか一項に記載の回路装置において、
前記Ａ／Ｄ変換回路は、第１の入力信号と第２の入力信号で構成される差動入力信号が入力される差動型のＡ／Ｄ変換回路であり、
前記電圧出力回路は、
前記抵抗素子として第１の抵抗素子と第２の抵抗素子を有し、
前記電圧出力回路は、
前記第１の出力電圧を出力する場合は、前記第１の電流が前記第１の抵抗素子に流れたときの出力電圧を前記第１の入力信号の電圧として前記Ａ／Ｄ変換回路に出力し、前記第１の電流が前記第２の抵抗素子に流れたときの出力電圧を前記第２の入力信号の電圧として前記Ａ／Ｄ変換回路に出力し、
前記第２の出力電圧を出力する場合は、前記第２の電流が前記第１の抵抗素子に流れたときの出力電圧を前記第１の入力信号の電圧として前記Ａ／Ｄ変換回路に出力し、前記第２の電流が前記第２の抵抗素子に流れたときの出力電圧を前記第２の入力信号の電圧として前記Ａ／Ｄ変換回路に出力することを特徴とする回路装置。
【請求項１５】
請求項１乃至１４のいずれか一項に記載の回路装置において、
物理量トランスデューサーから出力される物理量に応じた検出信号に基づいて、前記物理量に対応する物理量データを出力する検出回路と、
前記物理量トランスデューサーを駆動する駆動回路と、
を含み、
前記処理部は、
前記検出回路からの前記物理量データに対して、前記温度データに基づく補正処理を行うことを特徴とする回路装置。
【請求項１６】
請求項１乃至１５のいずれか一項に記載の回路装置を含むことを特徴とする電子機器。
【請求項１７】
請求項１乃至１５のいずれか一項に記載の回路装置を含むことを特徴とする移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路装置、電子機器及び移動体等に関する。
【背景技術】
【０００２】
従来、種々の温度センサー、或いは温度検出回路が知られている。温度データを求める具体的な手法は種々考えられるが、例えば温度依存性を有する出力電圧である温度依存電圧を求め、当該温度依存電圧を用いて温度データを出力すればよい。例えば、温度依存電圧Ｖと温度Ｔとが、係数Ｃを用いてＶ＝ＣＴで表される関係にあれば、回路素子の特性等から決定されるＣと、温度依存電圧Ｖとを用いて温度Ｔを求めることが可能である。
【０００３】
特許文献１には、バンドギャップリファレンス回路（ＢＧＲ回路）で生成した基準電圧と温度依存電圧を、減算増幅回路でトリミングすることで、温度を検出する手法が開示されている。また、特許文献２には、ＢＧＲ回路で生成した基準電圧、及びＢＧＲ回路で使用している抵抗と同種の抵抗を用いて生成した温度依存電圧に基づいて、温度を検出する手法が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１９２７１８号公報
【特許文献２】特開２００８−２１６２３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
温度依存電圧等の電圧の出力には抵抗素子が用いられる。しかし特許文献１や特許文献２では、当該抵抗素子の特性のばらつきを考慮していない。例えば、抵抗素子の製造プロセスにばらつきがあれば、抵抗値が変動してしまうことがある。この場合、当該抵抗素子を用いて出力される電圧値等も変動してしまうため、精度のよい温度検出はできない。
【０００６】
また、抵抗素子も温度に応じて抵抗値が変化する（温度特性を有する）ことが知られている。そのため、抵抗素子の温度特性を考慮した補正を行う、或いは当該温度特性が温度依存電圧に影響を与えないような回路構成とする必要があった。例えば、抵抗素子の温度特性を低減するために別の抵抗を設ける必要があり回路規模が増大してしまう。
【０００７】
本発明の幾つかの態様によれば、抵抗素子の特性変動による影響を低減し、精度よく温度データを求める回路装置、電子機器及び移動体等を提供することができる。
【課題を解決するための手段】
【０００８】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または態様として実現することが可能である。
【０００９】
本発明の一態様は、第１の温度特性の第１の電流が抵抗素子に流れたときの第１の出力電圧と、前記第１の温度特性とは異なる第２の温度特性の第２の電流が前記抵抗素子に流れたときの第２の出力電圧と、を出力する電圧出力回路と、前記第１の出力電圧をＡ／Ｄ変換して第１のデジタル値を出力し、前記第２の出力電圧をＡ／Ｄ変換して第２のデジタル値を出力するＡ／Ｄ変換回路と、前記第１のデジタル値及び前記第２のデジタル値に基づくデジタル演算処理により、温度データを求める処理部と、を含む回路装置に関係する。
【００１０】
本発明の一態様では、温度特性の異なる電流が抵抗素子に流れたときの出力電圧を出力し、さらに当該出力電圧をＡ／Ｄ変換した後にデジタル演算処理を行って温度データを求める。このようにすれば、２つの出力電圧は同じ抵抗素子を用いて取得されたものであるため、当該出力電圧に基づくデジタル値を用いたデジタル演算処理を行うことで、抵抗素子の特性変動による影響を低減すること等が可能になり、精度よく温度データを求めることができる。
【００１１】
また、本発明の一態様では、前記処理部は、前記抵抗素子の抵抗値に対する前記温度データの依存性を低減する前記デジタル演算処理を行ってもよい。
【００１２】
このようにすれば、抵抗素子の抵抗値が変動したとしても、当該変動による温度データへの影響を低減し、精度よく温度データを求めること等が可能になる。
【００１３】
また、本発明の一態様では、前記処理部は、前記抵抗素子の抵抗値の変動による前記温度データの第１の変動、及び前記抵抗素子の温度特性による前記温度データの第２の変動のうち、少なくとも一方の変動を低減する前記デジタル演算処理を行ってもよい。
【００１４】
このようにすれば、抵抗値の変動による温度データへの影響、及び抵抗値の温度特性による温度データへの影響の少なくとも一方を低減し、精度よく温度データを求めること等が可能になる。
【００１５】
また、本発明の一態様では、前記処理部は、前記第２のデジタル値を前記第１のデジタル値で除算する除算処理を含む前記デジタル演算処理により、前記温度データを求めてもよい。
【００１６】
このようにすれば、除算処理により、第１のデジタル値と第２のデジタル値の両方に含まれる抵抗値による影響が低減されることになり、精度よく温度データを求めること等が可能になる。
【００１７】
また、本発明の一態様では、前記第１のデジタル値をＤＲＥＦとし、前記第２のデジタル値をＤＰＴＡＴとし、所与の定数をｍとした場合に、前記処理部は、前記除算処理として、（ＤＰＴＡＴ＋ｍ）／（ＤＲＥＦ＋ｍ）を演算する処理を行ってもよい。
【００１８】
このようにすれば、第１，第２のデジタル値を用いて具体的な除算処理を実行することが可能になる。
【００１９】
また、本発明の一態様では、前記第１の電流を生成する第１の電流生成回路と、前記第２の電流を生成する第２の電流生成回路と、を含み、前記電圧出力回路は、前記第１の電流生成回路により生成された前記第１の電流が、前記抵抗素子に流れたときの電圧を前記第１の出力電圧として出力し、前記第２の電流生成回路により生成された前記第２の電流が、前記抵抗素子に流れたときの電圧を前記第２の出力電圧として出力してもよい。
【００２０】
このようにすれば、第１の電流、第２の電流を、それぞれ第１，第２の電流生成回路により生成することができ、例えば第１，第２の電流としてばらつき等が低減された定電流を生成すること等が可能になる。
【００２１】
また、本発明の一態様では、前記電圧出力回路は、第１の期間においては、前記第１の電流を選択して前記抵抗素子に出力し、第２の期間においては前記第２の電流を選択して前記抵抗素子に出力する選択回路を有してもよい。
【００２２】
このようにすれば、第１の電流と第２の電流を時分割で電圧出力回路の抵抗素子に出力することが可能になる。
【００２３】
また、本発明の一態様では、前記第１の電流は、温度特性がフラットな基準電流であり、前記第２の電流は、正の温度特性又は負の温度特性の一方の温度特性を有する電流であってもよい。
【００２４】
このようにすれば、第１，第２の電流として特定の温度特性を有する電流を用いること等が可能になる。
【００２５】
また、本発明の一態様では、前記第２の電流が正の温度特性を有する場合には、前記抵抗素子は正の温度特性を有する抵抗素子であり、前記第２の電流が負の温度特性を有する場合には、前記抵抗素子は負の温度特性を有する抵抗素子であってもよい。
【００２６】
このようにすれば、第２の電流の温度特性と抵抗素子の温度特性を合わせることが可能になり、第２の出力電圧の温度特性の傾き（温度変化に対する電圧値の変化）を大きくし、Ａ／Ｄ変換における分解能を高くすること等が可能になる。
【００２７】
また、本発明の一態様では、前記第２の電流は、正の温度特性を有し、前記抵抗素子は、ウェル抵抗又は拡散抵抗であってもよい。
【００２８】
このようにすれば、第２の電流が正の温度特性を有する場合に、抵抗素子として正の温度特性を有するウェル抵抗又は拡散抵抗を用いることができ、第２の電流の温度特性と抵抗素子の温度特性を合わせること等が可能になる。
【００２９】
また、本発明の一態様では、前記処理部は、前記デジタル演算処理により求められた前記温度データに対して、デジタルローパスフィルター処理を行ってもよい。
【００３０】
このようにすれば、デジタル演算処理の結果に対してフィルター処理を行うことができ、例えば演算結果の時間的なばらつきを低減すること等が可能になる。
【００３１】
また、本発明の一態様では、前記処理部は、前記デジタル演算処理により求められた前記温度データに対して、カットオフ周波数が可変の前記デジタルローパスフィルター処理を行ってもよい。
【００３２】
このようにすれば、状況に応じてカットオフ周波数を適切に設定すること等が可能になる。
【００３３】
また、本発明の一態様では、前記処理部は、起動後の第１の期間においては、前記カットオフ周波数を第１の周波数に設定し、前記第１の期間の経過後の第２の期間においては、前記カットオフ周波数を前記第１の周波数よりも低い第２の周波数に設定してもよい。
【００３４】
このようにすれば、起動後、比較的短い時間で温度データを所与の安定値に収束させること等が可能になる。
【００３５】
また、本発明の一態様では、前記Ａ／Ｄ変換回路は、第１の入力信号と第２の入力信号で構成される差動入力信号が入力される差動型のＡ／Ｄ変換回路であり、前記電圧出力回路は、前記抵抗素子として第１の抵抗素子と第２の抵抗素子を有し、前記電圧出力回路は、前記第１の出力電圧を出力する場合は、前記第１の電流が前記第１の抵抗素子に流れたときの出力電圧を前記第１の入力信号の電圧として前記Ａ／Ｄ変換回路に出力し、前記第１の電流が前記第２の抵抗素子に流れたときの出力電圧を前記第２の入力信号の電圧として前記Ａ／Ｄ変換回路に出力し、前記第２の出力電圧を出力する場合は、前記第２の電流が前記第１の抵抗素子に流れたときの出力電圧を前記第１の入力信号の電圧として前記Ａ／Ｄ変換回路に出力し、前記第２の電流が前記第２の抵抗素子に流れたときの出力電圧を前記第２の入力信号の電圧として前記Ａ／Ｄ変換回路に出力してもよい。
【００３６】
このようにすれば、差動型の電圧出力回路、Ａ／Ｄ変換回路を用いることができ、例えばＡ／Ｄ変換回路の入力電圧範囲をシングル型の場合に比べて広くすること等が可能になる。
【００３７】
また、本発明の一態様では、物理量トランスデューサーから出力される物理量に応じた検出信号に基づいて、前記物理量に対応する物理量データを出力する検出回路と、前記物理量トランスデューサーを駆動する駆動回路と、を含み、前記処理部は、前記検出回路からの前記物理量データに対して、前記温度データに基づく補正処理を行ってもよい。
【００３８】
このようにすれば、精度よく求められた温度データを用いて物理量データの補正処理を行えるため、精度の高い物理量データを出力すること等が可能になる。
【００３９】
また、本発明の他の態様は、上記の回路装置を含む電子機器に関係する。
【００４０】
また、本発明の他の態様は、上記の回路装置を含む移動体に関係する。
【図面の簡単な説明】
【００４１】
【図１】本実施形態に係る回路装置の構成例。
【図２】第１の電流生成回路の構成例。
【図３】第２の電流生成回路の構成例。
【図４】第２の電流生成回路に含まれる抵抗素子に印加される電圧の温度特性の例。
【図５】第１の電流と第２の電流の温度特性の例。
【図６】第１の期間と第２の期間のタイミング例。
【図７】図７（Ａ）、図７（Ｂ）は電圧生成回路の構成例。
【図８】図８（Ａ）、図８（Ｂ）はウェル抵抗の構造を説明する断面図、平面図。
【図９】図９（Ａ）、図９（Ｂ）はポリ抵抗の構造を説明する断面図、平面図。
【図１０】ウェル抵抗の温度特性とポリ抵抗の温度特性の例。
【図１１】図１１（Ａ）はウェル抵抗を用いた場合の第１，第２の出力電圧の温度特性、図１１（Ｂ）はポリ抵抗を用いた場合の第１，第２の出力電圧の温度特性の例。
【図１２】処理部の構成例。
【図１３】図１３（Ａ）〜図１３（Ｄ）はＡ／Ｄ変換における量子化ノイズの影響を説明する図。
【図１４】回路装置の全体的なシステム構成例。
【図１５】回路装置の他の全体的なシステム構成例。
【図１６】本実施形態の回路装置、電子機器、ジャイロセンサー（物理量検出装置）の構成例。
【図１７】駆動回路、検出回路の詳細な構成例。
【図１８】図１８（Ａ）〜図１８（Ｄ）は本実施形態の回路装置が組み込まれる移動体、電子機器の例。
【図１９】図１９（Ａ）、図１９（Ｂ）は電圧生成回路の他の構成例。
【発明を実施するための形態】
【００４２】
以下、本実施形態について説明する。なお、以下に説明する本実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また本実施形態で説明される構成の全てが、本発明の必須構成要件であるとは限らない。
【００４３】
１．本実施形態の手法
まず本実施形態の手法について説明する。特許文献１や特許文献２のように、種々の温度センサー、温度検出回路が知られている。温度データを求める際には、温度依存性を有する所与の出力電圧（特許文献１等における温度依存電圧）を用いることが一般的である。そして、出力電圧の生成には、Ｉ−Ｖ変換回路を用いることが多く、当該Ｉ−Ｖ変換回路は所与の抵抗素子を有するものとなる。
【００４４】
しかし、抵抗素子の抵抗値は種々の条件により変動しうるものである。例えば後述するように、抵抗素子が温度特性を有し、温度に応じて抵抗値が変化することは抵抗素子では一般的なことである。そのため、特許文献２等でも抵抗素子の温度特性による温度データへの影響を低減しようとする記載がみられる。
【００４５】
しかし、同じ特性の抵抗素子を製造しようとしたにもかかわらず、プロセスばらつきにより異なる特性の抵抗素子が製造されてしまう場合も考えられる。例えば、同じ工程により製造され、同じ特性を有することが期待される２つの抵抗素子があった場合、それぞれが温度特性を有すること、すなわち各抵抗の抵抗値Ｒ１とＲ２がそれぞれ温度Ｔの関数Ｒ１（Ｔ），Ｒ２（Ｔ）となることは上述したように通常のことである。しかし、同じ温度Ｔ＝Ｔ０であれば、２つの抵抗値Ｒ１（Ｔ０）とＲ２（Ｔ０）は等しくなることが期待されるところ、それが満たされずＲ１（Ｔ０）≠Ｒ２（Ｔ０）となる状況も起こりうることであり、当該抵抗値の変動も温度データに影響を及ぼす。
【００４６】
つまり、抵抗素子は、第１にプロセスばらつき等のばらつきが生じること、第２に温度特性を有すること、という２つの要因によりその抵抗値が変動しうる。そして、抵抗値の変動は出力電圧の変動につながるため、精度の高い温度データの出力のためには、上記抵抗値の変動による影響を低減する必要がある。
【００４７】
しかし、従来手法においてはプロセスばらつきによる影響を効果的に低減する手法は開示されていなかった。よって、例えば回路装置の出荷前等に、プロセスばらつきを抑えるような調整作業を行う必要があり非常に煩雑であったという第１の課題がある。
【００４８】
また、抵抗素子の温度特性については、上述したように従来手法でもその影響を低減する記載がみられる。しかし従来手法のようにアナログ回路での演算を行う場合、抵抗素子の温度特性を低減（狭義にはキャンセル）するためには、低減用の別の抵抗素子を設ける等の対応が必要になり、回路規模が増大するという第２の課題がある。また、アナログ回路での演算は消費電力が大きいという課題も有している。
【００４９】
そこで本出願人は、デジタル演算処理により温度データを求める手法を提案する。具体的には、本実施形態に係る回路装置２０は、第１の温度特性の第１の電流ＩＲＥＦが抵抗素子に流れたときの第１の出力電圧ＶＲＥＦと、第１の温度特性とは異なる第２の温度特性の第２の電流ＩＰＴＡＴが抵抗素子に流れたときの第２の出力電圧ＶＰＴＡＴと、を出力する電圧出力回路１５０と、第１の出力電圧ＶＲＥＦをＡ／Ｄ変換して第１のデジタル値ＤＲＥＦを出力し、第２の出力電圧ＶＰＴＡＴをＡ／Ｄ変換して第２のデジタル値ＤＰＴＡＴを出力するＡ／Ｄ変換回路１６０と、第１のデジタル値ＤＲＥＦと第２のデジタル値ＤＰＴＡＴのデジタル演算処理により、温度データを求める処理部１７０を含む。
【００５０】
ここで、抵抗素子とは例えば電圧出力回路に含まれる抵抗素子であり、例えば後述する図７（Ａ）、図７（Ｂ）におけるＲ１及びＲ２であってもよいし、或いは図１９（Ａ）、図１９（Ｂ）におけるＲ１であってもよい。抵抗素子の具体例については後述するが、図１０等を用いて後述するように、抵抗素子は温度特性を有すると考えられる。
【００５１】
本実施形態では、まず２つの出力電圧をデジタル値に変換した後、その２つのデジタル値を用いたデジタル演算処理により温度データを求める。よって、アナログ回路により抵抗値の変動等の影響を低減する場合に比べて、消費電力が小さく、回路規模も小さくすることが可能である。また、本実施形態では、第１の出力電圧ＶＲＥＦと第２の出力電圧ＶＰＴＡＴとを求める際に、用いる抵抗素子は共通とできる。そのため、抵抗素子の特性は、２つのデジタル値ＤＲＥＦとＤＰＴＡＴの両方に影響を及ぼすことになる。つまり、ＤＲＥＦとＤＰＴＡＴの両方を用いた演算を行えば、抵抗素子の特性変動を低減可能であり、精度よく温度データを求めることが可能である。
【００５２】
つまり、本実施形態に係る処理部１７０は、抵抗素子の抵抗値に対する温度データの依存性（抵抗値が変動することで温度データの値も変動するという依存性）を低減するデジタル演算処理を行うものであってもよい。これにより、従来手法であれば、精度のよい温度データ出力のためには例えば抵抗値の調整作業等が必要であったところ、デジタル演算処理により高精度の温度データ出力が可能になる。そのため、製造、出荷工程を簡略化できるという利点がある。
【００５３】
また、本実施形態に係る処理部１７０は、抵抗素子の抵抗値の変動による温度データの第１の変動、及び抵抗素子の温度特性による温度データの第２の変動のうち、少なくとも一方の変動を低減するデジタル演算処理を行うものあるということもできる。
【００５４】
温度データは、抵抗素子によってその値に変動が生じる可能性があり、それは具体的にはプロセスばらつき等に起因する抵抗値の変動、及び温度特性という２つの要因によるものであった。ここでは、前者の要因による温度データの変動を第１の変動とし、後者の要因による温度データの変動を第２の変動としている。それに対して本実施形態の手法では、処理部１７０のデジタル演算処理により、これら２つの要因による温度データの変動を低減できるため、高精度での温度データの出力が可能であって、その際の調整作業が容易であり、アナログ回路により低減処理を行う場合に比べて消費電力及び回路規模を小さくすることが可能である。
【００５５】
以下、本実施形態に係る回路装置の各部の詳細を説明する。その後、本実施形態に係る回路装置を含む装置の例、具体的には物理量検出装置、電子機器、移動体等について説明する。最後に、回路装置の電圧出力回路１５０（及びＡ／Ｄ変換回路１６０）の変形例について説明する。
【００５６】
２．各部の構成例及び動作の詳細
本実施形態に係る回路装置２０の詳細な構成例を示す。まず回路装置２０の全体構成例を説明し、その後、各部の詳細について説明する。
【００５７】
２．１  回路装置の全体構成例
本実施形態に係る回路装置２０の全体構成例は図１に示したとおりである。回路装置２０は、第１の電流生成回路１８１と、第２の電流生成回路１８２と、電圧出力回路１５０と、Ａ／Ｄ変換回路１６０と、処理部１７０を含む。
【００５８】
第１の電流生成回路１８１は、第１の温度特性を有する第１の電流ＩＲＥＦを生成する。第２の電流生成回路１８２は、第２の温度特性を有する第２の電流ＩＰＴＡＴを生成する。第１の電流生成回路１８１と第２の電流生成回路１８２の詳細については図２、図３を用いて後述する。
【００５９】
電圧出力回路１５０は、第１の電流ＩＲＥＦが抵抗素子に流れたときの第１の出力電圧ＶＲＥＦと、第２の電流ＩＰＴＡＴが抵抗素子に流れたときの第２の出力電圧ＶＰＴＡＴを出力する。具体的な回路構成は図７（Ａ）、図７（Ｂ）を用いて後述する。なお、電圧出力回路１５０は、図６を用いて後述するように時分割で動作し、第１の期間で第１の出力電圧ＶＲＥＦを出力し、第２の期間で第２の出力電圧ＶＰＴＡＴを出力するものであってもよい。
【００６０】
Ａ／Ｄ変換回路１６０は、第１の出力電圧ＶＲＥＦをＡ／Ｄ変換して第１のデジタル値ＤＲＥＦを処理部１７０に出力し、第２の出力電圧ＶＰＴＡＴをＡ／Ｄ変換して第２のデジタル値ＤＰＴＡＴを処理部１７０に出力する。なお、上述したように、第１の出力電圧ＶＲＥＦと第２の出力電圧ＶＰＴＡＴが時分割で出力されることを考慮すれば、Ａ／Ｄ変換回路１６０は時分割で動作可能なＡ／Ｄ変換回路により実現されることになり、例えばＳＡＲ型（逐次比較型）のＡ／Ｄ変換回路であってもよい。
【００６１】
処理部１７０は、第１のデジタル値ＤＲＥＦと第２のデジタル値ＤＰＴＡＴのデジタル演算処理により、温度データを求める。処理部１７０は、例えばＤＳＰ（digital signal processor）である。処理部１７０で行われる具体的なデジタル演算処理については後述する。
【００６２】
２．２  電流生成回路
図１に示したように、本実施形態に係る回路装置２０は、第１の電流ＩＲＥＦを生成する第１の電流生成回路１８１と、第２の電流ＩＰＴＡＴを生成する第２の電流生成回路１８２を含む。このようにすれば、第１の電流ＩＲＥＦと第２の電流ＩＰＴＡＴとを、それぞれ電流生成回路（狭義には後述するような仕事関数差を用いた回路）により生成することが可能になる。以下、図２〜図５を用いて、各電流生成回路の構成や、第１，第２の電流の温度特性について説明する。
【００６３】
図２は第１の電流生成回路１８１の詳細な構成例である。第１の電流生成回路１８１は、高電位側の電源電圧ＶＤＤ（例えば１．８Ｖ）と低電位側の電源電圧ＶＳＳ（例えば０Ｖ）が供給されて動作する。
【００６４】
第１の電流生成回路１８１は、カレントミラー回路を構成するトランジスターＴＡ１、ＴＡ２と、差動対を構成するトランジスターＴＡ３、ＴＡ４と、電流源を構成するトランジスターＴＡ５及び抵抗素子ＲＡ２を有する。トランジスターＴＡ１、ＴＡ２は例えばＰ型トランジスター（広義には第１導電型のトランジスター）であり、トランジスターＴＡ３、ＴＡ４、ＴＡ５はＮ型トランジスター（広義には第２導電型のトランジスター）である。またトランジスターＴＡ１、ＴＡ２、ＴＡ４はエンハンスメント型のトランジスターであり、トランジスターＴＡ３、ＴＡ５はデプレッション型のトランジスターである。
【００６５】
トランジスターＴＡ１、ＴＡ２は、電源電圧ＶＤＤ（第１の電源電圧）のノードとノードＮＡ１、ＮＡ２との間に設けられる。トランジスターＴＡ１、ＴＡ２のソースには電源電圧ＶＤＤが供給され、トランジスターＴＡ１、ＴＡ２のゲート電極はトランジスターＴＡ２のドレインのノードＮＡ２に接続される。
【００６６】
トランジスターＴＡ３、ＴＡ４は、ノードＮＡ１、ＮＡ２とノードＮＡ３との間に設けられる。トランジスターＴＡ３のゲート電極には、電源電圧ＶＳＳが入力される。トランジスターＴＡ４のゲート電極は、トランジスターＴＡ６のドレインのノードＮＡ４に接続される。
【００６７】
トランジスターＴＡ５、抵抗素子ＲＡ２は、ノードＮＡ３と電源電圧ＶＳＳのノードとの間に直列に設けられて、電流源を構成している。トランジスターＴＡ５のゲート電極には電源電圧ＶＳＳが入力され、トランジスターＴＡ５のソースには抵抗素子ＲＡ２の一端が接続される。抵抗素子ＲＡ２の他端は電源電圧ＶＳＳのノードに接続される。
【００６８】
また第１の電流生成回路１８１は、駆動用のトランジスターＴＡ６及び抵抗素子ＲＡ１を含む。トランジスターＴＡ６はＰ型トランジスターである。トランジスターＴＡ６は、電源電圧ＶＤＤのノードと、トランジスターＴＡ４のゲートに接続されるノードＮＡ４との間に設けられ、そのゲート電極にノードＮＡ１が接続される。トランジスターＴＡ６、抵抗素子ＲＡ１は、電源電圧ＶＤＤと電源電圧ＶＳＳのノードの間に直列に設けられる。
【００６９】
トランジスターＴＡ３は、トランジスターＴＡ４とはゲート電極の導電性が異なるトランジスターになっている。例えばトランジスターＴＡ３のゲート電極はＮ型であり、トランジスターＴＡ４のゲート電極はＰ型となっている。例えばトランジスターＴＡ３とＴＡ４は、基板の不純物濃度やチャネルの不純物濃度は同じであるが、ゲート電極の導電性が異なっており、ゲート電極の不純物濃度が異なっている。
【００７０】
具体的には、ＭＯＳトランジスターのしきい値電圧は、Ｖｔｈ＝φＭＳ−ＱＳＳ／ＣＯＸ＋２φＦ＋ＱＤ／ＣＯＸと表すことができる。ここでφＭＳは、ゲート電極と基板の仕事関数差であり、ＱＳＳは酸化膜内の固定電荷であり、ＣＯＸはゲート酸化膜の単位面積当たりの容量であり、φＦはフェルミ準位であり、ＱＤは空乏層内の電荷である。トランジスターＴＡ３のＮ型ゲート電極の不純物濃度と、トランジスターＴＡ４のＰ型ゲート電極の不純物濃度の設定により、デプレッション型のトランジスターＴＡ３のしきい値電圧ＶＴＮは例えば−０．５２Ｖに設定されており、エンハンスメント型のトランジスターＴＡ４のしきい値電圧ＶＴＰは例えば０．４５Ｖに設定されている。従って、第１の電流生成回路１８１の出力ノードＮＡ４には、ＶＴＰ−ＶＴＮ＝０．９７Ｖの電源電圧ＶＡ１が出力されるようになる。即ち、電源電圧ＶＤＤが変動した場合にも、一定電圧の電源電圧ＶＡ１を供給することが可能になる。
【００７１】
また図２では、トランジスターＴＡ５がデプレッション型のトランジスターであるため、バイアス電流の生成回路を別途設けなくても、バイアス電流を流す電流源を実現できる。
【００７２】
この場合、ノードＮＡ４と電源電圧ＶＳＳとの間に設けられる抵抗素子ＲＡ１には、ＩＡ１＝ＶＡ１／ＲＡ１を満たす定電流ＩＡ１が流れる。ここで、ＶＡ１は、負の温度特性を有する、すなわち温度が高くなるほど負の傾きにより電圧値が変化する（電圧値が単調減少する）。よって、抵抗素子ＲＡ１として負の温度特性を有する、すなわち温度が高くなるほど負の傾きにより抵抗値が変化する（抵抗値が単調減少する）抵抗素子を用いれば、ＩＡ１としてＶＡ１とＲＡ１の負の温度特性が打ち消しあって、温度に対してフラットな基準電流を生成することが可能になる。
【００７３】
また、トランジスターＴＡ１とＴＡ４の間の出力ノードＮＡ１の信号により、トランジスターＴＡ６、ＴＡ７のゲート電極が制御される。ここで、トランジスターＴＡ６とＴＡ７のトランジスター比（Ｗ／Ｌ）の設定により、抵抗素子ＲＡ１に流れる電流ＩＡ１と、トランジスターＴＡ７を流れる定電流ＩＡ２との電流比が設定される。
【００７４】
そして、Ｎ型のトランジスターＴＡ８は、そのゲートとドレインがノードＮＡ５により接続され、ノードＮＡ５からのバイアス電圧ＶＢＳ（或いはＶＢＳを制御電圧として生成される定電流）が、回路装置の各アナログ回路に供給される。例えば、第１の電流生成回路１８１は、Ｎ型トランジスターＴＡ１０を含み、ＴＡ１０のゲート電極の制御にこのバイアス電圧ＶＢＳを用いることで、ＩＡ１に対応する定電流ＩＲＥＦＮを出力することができる。
【００７５】
ただし、後述するようにＡ／Ｄ変換回路１６０として差動型のＡ／Ｄ変換回路を用いる場合等を考慮すれば、第１の電流生成回路１８１が２つの定電流を出力してもよい。例えば、第１の電流生成回路１８１は図２に示したように、出力ノードＮＡ１の信号と、出力ノードＮＡ５の信号の両方をトランジスターのゲート電極の制御に利用してもよい。
【００７６】
第１の電流生成回路１８１は、Ｐ型トランジスターＴＡ９を含み、出力ノードＮＡ１の信号は、ＴＡ９のゲート電極の制御に用いられる。この場合、トランジスターＴＡ９のドレインからは定電流ＩＡ１に対応する定電流ＩＲＥＦＰ（ＴＡ６とＴＡ９のトランジスター比によって決定される電流）が流れ出ることになり、トランジスターＴＡ１０のソースには定電流ＩＡ１に対応する定電流ＩＲＥＦＮ（ＴＡ８とＴＡ１０のトランジスター比によって決定される電流）流れ込むことになる。本実施形態ではこの定電流ＩＲＥＦＰ及びＩＲＥＦＮを第１の電流とする。以下では、説明を簡略化するため２つの定電流は、ＩＲＥＦＰ＝ＩＲＥＦＮ（＝ＩＲＥＦ）であるものとするが、これには限定されない。
【００７７】
図３は第２の電流生成回路１８２の詳細な構成例である。第２の電流生成回路１８２は、高電位側の電源電圧ＶＤＤ（例えば１．８Ｖ）と低電位側の電源電圧ＶＳＳ（例えば０Ｖ）が供給されて動作する。
【００７８】
図３におけるトランジスターＴＢ１〜ＴＢ１０及びＲＢ１〜ＲＢ２は、図２のＴＡ１〜ＴＡ１０及びＲＡ１〜ＲＡ２と同様である。また、ノードＮＢ１〜ＮＢ５についてもＮＡ１〜ＮＡ５と同様である。図３と図２を比較した場合、第２の電流生成回路１８２は、抵抗素子ＲＢ１と電源電圧ＶＳＳとの間に、バイポーラトランジスターＴＢ１１が追加された構成となっている。
【００７９】
ＴＢ１１は、例えばＰＮＰ型のバイポーラトランジスターであり、エミッタがＲＢ１のうち、ノードＮＢ４とは異なる側の一端に接続され、ベース及びコレクターが電源電圧ＶＳＳに接続される。バイポーラトランジスターＴＢ１１は、半導体基板に形成された拡散領域（不純物領域）やウェル領域などにより実現される。ここで、トランジスターＴＢ１１のエミッタの電位をＶＢ２とした場合、ノードＮＢ１との電位差ＶＢ１−ＶＢ２は図４に示したように、正の温度特性を有するものとなる。図４の横軸が温度、縦軸が電位差ＶＢ１−ＶＢ２を表し、図４からわかるように、ＶＢ１−ＶＢ２は正の傾きを有する（単調増加する）。
【００８０】
このため、抵抗素子ＲＢ１を流れる電流ＩＢ１は、ＩＢ１＝（ＶＢ１−ＶＢ２）／ＲＢ１となる。ＲＢ１は、上述したＲＡ１と同様に負の温度特性を有する。つまり正の温度特性を有する値を負の温度特性を有する値で割ることになるため、電流ＩＢ１は、正の温度特性を有する。そのため、ＩＢ１に対応する第２の電流ＩＰＴＡＴも、正の温度特性を有することになる。
【００８１】
ＩＲＥＦ及びＩＰＴＡＴの具体的な温度特性の例を図５に示す。図５は横軸が温度であり、縦軸が電流値を表す。図５からわかるように、第１の電流ＩＲＥＦは温度変化に対して、電流値の変化が非常に小さい。一方、第２の電流ＩＰＴＡＴは温度変化に対して、正の傾きを有することになる。
【００８２】
なお、第１，第２の電流生成回路は図２や図３の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００８３】
以上に示したように、本実施形態における第１の電流ＩＲＥＦは、温度特性がフラットな基準電流であり、第２の電流ＩＰＴＡＴは、正の温度特性又は負の温度特性の一方の温度特性を有する電流であってもよい。図３〜図５の例ではＩＰＴＡＴは、正の温度特性を有するものとしたが、ＩＰＴＡＴはＩＲＥＦと異なる温度特性であればよい。よってＩＲＥＦがフラットな温度特性なのであれば、ＩＰＴＡＴは正の温度特性と負の温度特性のいずれを有してもよい。なお、ここでのフラットな温度特性とは、狭義には温度が変動しても値が変動しないような特性であり、ここでは温度が変動しても第１の電流ＩＲＥＦの値が変動しない、すなわち温度の変化に対する電流値の傾きが０であることを表す。ただし、本実施形態におけるフラットな温度特性とは傾きが完全に０であるものには限定されず、微少な傾きを有するものであってもよい。一例としては温度変化に対する電流値の変化を表す傾きの値（最大値、平均値等）ａが、０でない所与の閾値Δに対して、ａ≦Δとなる場合に、当該温度特性をフラットであると考えてもよい。
【００８４】
本実施形態では上述したように、抵抗素子（電圧出力回路１５０の抵抗素子であって、上述したＲＡ１，ＲＡ２，ＲＢ１，ＲＢ２とは異なる）の抵抗値の変動や温度特性による影響はデジタル演算処理により低減する。その点、２つの電流値を用いれば、その電流値の両方に抵抗値の変動等による影響が生じることになり、デジタル演算処理を行うことで、抵抗の特性変動による影響を低減することが可能である。また、デジタル演算処理を行った結果には、２つの電流間の温度特性の違いが残ることになり、当該温度特性に基づいて適切に温度データを出力すること等が可能になる。上述したように、第１の電流ＩＲＥＦの温度特性がフラットなのであれば、デジタル演算処理の結果には、第２の電流ＩＰＴＡＴに基づく温度特性が残ることになる。
【００８５】
２．３  電圧出力回路
次に、電圧出力回路１５０について説明する。電圧出力回路１５０は、第１の電流ＩＲＥＦに基づく第１の出力電圧ＶＲＥＦと、第２の電流ＩＰＴＡＴに基づく第２の出力電圧ＶＰＴＡＴを出力する。上述したように、第１，第２の電流がそれぞれ第１，第２の電流生成回路により生成されるのであれば、電圧出力回路１５０は、第１の電流生成回路１８１により生成された第１の電流ＩＲＥＦが、抵抗素子に流れたときの電圧を第１の出力電圧ＶＲＥＦとして出力し、第２の電流生成回路１８２により生成された第２の電流ＩＰＴＡＴが、抵抗素子に流れたときの電圧を第２の出力電圧ＶＰＴＡＴとして出力すればよい。
【００８６】
この場合、第１の出力電圧ＶＲＥＦと第２の出力電圧ＶＰＴＡＴを両方同時に出力する必要はなく、時分割で出力してもよい。具体的には、電圧出力回路１５０は、第１の期間においては、第１の電流を選択して抵抗素子に出力し、第２の期間においては第２の電流を選択して抵抗素子に出力する選択回路を有してもよい。本実施形態における選択回路は、例えば後述する図７（Ａ）、図７（Ｂ）であればトランジスターＴＣ１〜ＴＣ４となる。ただし、後述する図１９（Ａ）、図１９（Ｂ）の例であれば、トランジスターＴＣ１及びＴＣ２が選択回路に対応することになり、本実施形態における選択回路は種々の構成により実現することが可能である。
【００８７】
具体的なタイミング例を図６に示す。図６の横軸が時間であり、図６の上部が第１の電流ＩＲＥＦが抵抗素子に出力されるタイミング、下部が第２の電流ＩＰＴＡＴが抵抗素子に出力されるタイミングを表す。図６に示したように、電圧出力回路１５０では、所与のタイミングにおいては、第１の電流ＩＲＥＦと第２の電流ＩＰＴＡＴのいずれか一方を排他的に出力してもよい。このようにすれば、２通りの出力電圧を出力する際に、電圧出力回路１５０（狭義には抵抗素子や出力ノード等）を複数設ける必要がなく、回路規模を抑えることが可能になる。なお、図６では、２．５ｍｓｅｃを１周期とし、各周期では第１の期間と第２の期間が同様の時間だけ現れるものとしたがこれに限定されるものではなく、第１の期間と第２の期間の設定は種々の変形実施が可能である。
【００８８】
図７（Ａ）、図７（Ｂ）に電圧出力回路１５０の構成例を示す。なお、図７（Ａ）、図７（Ｂ）では便宜上、Ａ／Ｄ変換回路１６０との接続についても記載している。図７（Ａ）に示したように、電圧出力回路１５０は、スイッチとして機能するトランジスターＴＣ１〜ＴＣ４と、抵抗素子Ｒ１，Ｒ２と、コンデンサーＣ１，Ｃ２を有する。
【００８９】
抵抗素子Ｒ１は一端が電源電圧ＶＳＳに接続され、他端がトランジスターＴＣ１のドレイン及びトランジスターＴＣ２のドレインに接続される。トランジスターＴＣ１は、ソースが図２のトランジスターＴＡ９のドレインに接続される。上述したように、トランジスターＴＡ９は、抵抗素子ＲＡ１を流れる電流ＩＡ１に対応する第１の電流ＩＲＥＦが流れるため、ＴＣ１がオンとなっている場合には、ＴＣ１を介して抵抗素子Ｒ１に第１の電流ＩＲＥＦが流れることになる。
【００９０】
また、トランジスターＴＣ２は、ソースが図３のトランジスターＴＢ９のドレインに接続される。上述したように、トランジスターＴＢ９は、抵抗素子ＲＢ１を流れる電流ＩＢ１に対応する第２の電流ＩＰＴＡＴが流れるため、ＴＣ２がオンとなっている場合には、ＴＣ２を介して抵抗素子Ｒ１に第２の電流ＩＰＴＡＴが流れることになる。
【００９１】
また、抵抗素子Ｒ２は一端が電源電圧ＶＤＤに接続され、他端がトランジスターＴＣ３のソース及びトランジスターＴＣ４のソースに接続される。トランジスターＴＣ３は、ドレインが図２のトランジスターＴＡ１０のソースに接続される。上述したように、トランジスターＴＡ１０は、第１の電流ＩＲＥＦが流れ込むノードであるため、ＴＣ３がオンとなっている場合には、ＴＣ３を介して抵抗素子Ｒ２に第１の電流ＩＲＥＦが流れることになる。
【００９２】
また、トランジスターＴＣ４は、ドレインが図３のトランジスターＴＢ１０のソースに接続される。上述したように、トランジスターＴＢ１０は、第２の電流ＩＰＴＡＴが流れ込むノードであるため、ＴＣ４がオンとなっている場合には、ＴＣ４を介して抵抗素子Ｒ２に第２の電流ＩＰＴＡＴが流れることになる。
【００９３】
また、抵抗素子Ｒ１のうちＴＣ１及びＴＣ２側のノードＮＣ１はＡ／Ｄ変換回路１６０の一方の入力ノードに接続される。つまり、ＮＣ１の電圧値がＡ／Ｄ変換回路１６０に出力される。なお、出力ノードＮＣ１と基準電流ＶＳＳとの間に安定化用のコンデンサーＣ１を設けてもよい。
【００９４】
同様に、抵抗素子Ｒ２のうちＴＣ３及びＴＣ４側のノードＮＣ２はＡ／Ｄ変換回路１６０の他方の入力ノードに接続される。つまり、ＮＣ２の電圧値がＡ／Ｄ変換回路１６０に出力される。なお、出力ノードＮＣ２と基準電流ＶＳＳとの間に安定化用のコンデンサーＣ２を設けてもよい。
【００９５】
上述したように、第１の期間では第１の電流ＩＲＥＦを抵抗素子に出力する。つまり第１の期間では、図７（Ａ）に示したように、トランジスターＴＣ１及びＴＣ３をオンにし、ＴＣ２及びＴＣ４をオフにすればよい。この場合、抵抗素子Ｒ１及びＲ２にはそれぞれ第１の電流ＩＲＥＦが流れることになり、ノードＮＣ１の電圧値ＶＲＥＦＰ及びノードＮＣ２の電圧値ＶＲＥＦＮが第１の出力電圧ＶＲＥＦとしてＡ／Ｄ変換回路１６０に対して出力される。
【００９６】
ＶＲＥＦＰ及びＶＲＥＦＮはそれぞれ下式（１）及び（２）で求めることができる。図７（Ａ）の例ではＡ／Ｄ変換回路１６０は差動型のＡ／Ｄ変換回路であるため、Ａ／Ｄ変換回路１６０では、ＶＲＥＦＰとＶＲＥＦＮの差分であり、下式（３）により求められるＶＲＥＦに対するＡ／Ｄ変換が行われる。
【００９７】
ＶＲＥＦＰ＝ＩＲＥＦＲ１  ・・・・・（１）
ＶＲＥＦＮ＝ＶＤＤ−ＩＲＥＦＲ２  ・・・・・（２）
ＶＲＥＦ＝ＩＲＥＦ（Ｒ１＋Ｒ２）−ＶＤＤ  ・・・・・（３）
また、第２の期間では第２の電流ＩＰＴＡＴを抵抗素子に出力する。つまり第２の期間では、図７（Ｂ）に示したように、トランジスターＴＣ２及びＴＣ４をオンにし、ＴＣ１及びＴＣ３をオフにすればよい。この場合、抵抗素子Ｒ１及びＲ２にはそれぞれ第２の電流ＩＰＴＡＴが流れることになり、ノードＮＣ１の電圧値ＶＰＴＡＴＰ及びノードＮＣ２の電圧値ＶＰＴＡＴＮが第２の出力電圧ＶＰＴＡＴとしてＡ／Ｄ変換回路１６０に対して出力される。具体的なＶＰＴＡＴＰ、ＶＰＴＡＴＮ、ＶＰＴＡＴの値は上式（１）〜（３）と同様であり、下式（４）〜（６）により求めることができる。
【００９８】
ＶＰＴＡＴＰ＝ＩＰＴＡＴＲ１  ・・・・・（４）
ＶＰＴＡＴＮ＝ＶＤＤ−ＩＰＴＡＴＲ２  ・・・・・（５）
ＶＰＴＡＴ＝ＩＰＴＡＴ（Ｒ１＋Ｒ２）−ＶＤＤ  ・・・・・（６）
なお、電圧出力回路１５０に含まれる抵抗素子Ｒ１，Ｒ２は種々の手法により実現可能である。例えばＲ１及びＲ２は広く知られたポリ抵抗（ポリシリコン抵抗）により実現してもよいし、ウェル抵抗により実現してもよい。
【００９９】
ポリ抵抗とは、ＭＯＳのゲート電極として利用するポリシリコンを、ゲート酸化膜以外の領域に形成し、抵抗として利用するものである。一方、ウェル抵抗とは、不純物の添加領域であるウェルを抵抗として利用するものであり、例えばＰ型基板上にＮウェルを形成し、当該ＮウェルをＮウェル抵抗として利用する。
【０１００】
ウェル抵抗を構成する場合の断面図を図８（Ａ）に示す。図８（Ａ）に示したように、ウェル抵抗（図８（Ａ）の例ではＮウェル抵抗）は、Ｐ型基板の表面近くに形成されるＮウェル領域を利用する。ウェル抵抗の構成例の平面図が図８（Ｂ）である。抵抗値は幅Ｗと長さＬに依存するため、図８（Ｂ）に示したように、幅の狭いＮウェル領域を、多重に折り返して構成することで、狭い面積でも効率的に所望の抵抗値のウェル抵抗を形成することができる。図８（Ｂ）では、ウェル抵抗の一端がタップＴＰＮ１、他端がＴＰＮ２となる。
【０１０１】
また、ポリ抵抗を構成する場合の断面図を図９（Ａ）に示す。図９（Ａ）に示したように、ゲート酸化膜以外の領域（例えば図９（Ａ）に示した領域）にポリシリコン層を形成すればよい。ポリ抵抗の構成例の平面図が図９（Ｂ）である。ウェル抵抗と同様に、抵抗値は幅Ｗと長さＬに依存するため、図９（Ｂ）に示したように、幅の狭いポリシリコン層を、多重に折り返して構成することで、狭い面積でも効率的に所望の抵抗値のポリ抵抗を形成することができる。図９（Ｂ）では、ポリ抵抗の一端がタップＴＰＰ１、他端がＴＰＰ２となる。
【０１０２】
ここで、ポリ抵抗とウェル抵抗の温度特性の違いを図１０を用いて説明する。図１０の横軸は温度を表し、縦軸は所与の基準温度での抵抗値に対する、各温度での抵抗値の変動度合いをパーセントで表している。なお、縦軸方向では上に行くほど抵抗値が大きく、下に行くほど抵抗値が小さいと考えてよい。
【０１０３】
図１０からわかるように、ポリ抵抗は温度が高くなるほど抵抗値が小さくなり、負の温度特性を有している。それに対して、ウェル抵抗は温度が高くなるほど抵抗値が大きくなり、正の温度特性を有していることがわかる。
【０１０４】
電圧出力回路１５０の抵抗素子Ｒ１，Ｒ２としてウェル抵抗を用いた場合の第１の出力電圧ＶＲＥＦ、第２の出力電圧ＶＰＴＡＴの温度特性を示したものが図１１（Ａ）である。上述したように、ＶＲＥＦと抵抗値Ｒ１，Ｒ２との関係は上式（３）であり、Ｒ１，Ｒ２が正の温度特性を有している場合、ＩＲＥＦがフラットな温度特性であることから、ＶＲＥＦも正の温度特性を有することになる。ただし、ＶＲＥＦの温度に対する傾きの大きさは、Ｒ１，Ｒ２の正の傾き（図１０）のみの影響を受けることからさほど大きくない。
【０１０５】
ＶＰＴＡＴと抵抗値Ｒ１，Ｒ２との関係は上式（６）であり、Ｒ１，Ｒ２が正の温度特性を有している場合、ＩＰＴＡＴも正の温度特性を有するため、ＶＰＴＡＴは正の温度特性を有することになる。さらに、ＶＰＴＡＴの温度に対する傾きの大きさは、Ｒ１，Ｒ２の正の傾き（図１０）と、ＩＰＴＡＴの正の傾き（図５）の両方の影響を受けることから比較的大きい値となる。
【０１０６】
また、電圧出力回路１５０の抵抗素子Ｒ１，Ｒ２としてポリ抵抗を用いた場合の第１の出力電圧ＶＲＥＦ、第２の出力電圧ＶＰＴＡＴの温度特性を示したものが図１１（Ｂ）である。上述したように、ＶＲＥＦと抵抗値Ｒ１，Ｒ２との関係は上式（３）であり、Ｒ１，Ｒ２が負の温度特性を有している場合、ＩＲＥＦがフラットな温度特性であることから、ＶＲＥＦも負の温度特性を有することになる。ただし、ＶＲＥＦの温度に対する傾きの大きさは、Ｒ１，Ｒ２の負の傾き（図１０）のみの影響を受けることからさほど大きくない。
【０１０７】
ＶＰＴＡＴと抵抗値Ｒ１，Ｒ２との関係は上式（６）であり、Ｒ１，Ｒ２が負の温度特性を有している場合、ＩＰＴＡＴは正の温度特性を有するため、ＶＰＴＡＴは正の温度特性と負の温度特性とが打ち消し合う。図１１（Ｂ）の例では、ＩＰＴＡＴの正の温度特性が、Ｒ１，Ｒ２の負の温度特性よりも影響が大きく、ＶＰＴＡＴは正の温度特性を有するものとしている。この場合、ＶＰＴＡＴの温度に対する傾きの大きさは、ＩＰＴＡＴの正の傾き（図５）がＲ１，Ｒ２の負の傾き（図１０）により打ち消されるため、少なくとも図１１（Ａ）に示したウェル抵抗を用いた場合のＶＰＴＡＴの傾きに比べて小さいものとなる。
【０１０８】
本実施形態では、抵抗素子Ｒ１，Ｒ２の抵抗値の変動、或いは温度特性の温度データへの影響についてはデジタル演算処理により低減される。その意味では、抵抗素子はポリ抵抗で実現してもよいしウェル抵抗で実現してもよい。ただし、Ａ／Ｄ変換時のデジタルデータの分解能を考慮すれば、温度変化に対する電圧値の変動、すなわち傾きがより大きくなることが望ましい。図１１（Ａ）、図１１（Ｂ）の例であれば、より傾きの大きい図１１（Ａ）の方が好ましいことになるため、ウェル抵抗を用いるとよい。詳細な理由については後述する。
【０１０９】
２．４  Ａ／Ｄ変換回路
次にＡ／Ｄ変換回路１６０の詳細について説明する。図７（Ａ）、図７（Ｂ）に示したように、Ａ／Ｄ変換回路１６０は差動型、ＳＡＲ型のＡ／Ｄ変換回路であってもよい。なお、Ａ／Ｄ変換回路の具体的な構成例については、種々の手法が知られており、本実施形態ではそれらを広く適用可能であるため、詳細な説明は省略する。
【０１１０】
Ａ／Ｄ変換回路１６０では、第１の出力電圧ＶＲＥＦをＡ／Ｄ変換して第１のデジタル値ＤＲＥＦを求め、第２の出力電圧ＶＰＴＡＴをＡ／Ｄ変換して第２のデジタル値ＤＰＴＡＴを求め、求めた第１のデジタル値ＤＲＥＦ及びを第２のデジタル値ＶＰＴＡＴを処理部１７０に出力する。
【０１１１】
具体的には、Ａ／Ｄ変換回路１６０は、第１の入力信号と第２の入力信号で構成される差動入力信号が入力される差動型のＡ／Ｄ変換回路であり、電圧出力回路１５０は、抵抗素子として第１の抵抗素子Ｒ１と第２の抵抗素子Ｒ２を有し、電圧出力回路１５０は、第１の出力電圧ＶＲＥＦを出力する場合は、第１の電流ＩＲＥＦが第１の抵抗素子Ｒ１に流れたときの出力電圧ＶＲＥＦＰを第１の入力信号の電圧としてＡ／Ｄ変換回路１６０に出力し、第１の電流ＩＲＥＦが第２の抵抗素子Ｒ２に流れたときの出力電圧ＶＲＥＦＮを第２の入力信号の電圧としてＡ／Ｄ変換回路１６０に出力してもよい。また、電圧出力回路１５０は、第２の出力電圧ＶＰＴＡＴを出力する場合は、第２の電流ＩＰＴＡＴが第１の抵抗素子Ｒ１に流れたときの出力電圧ＶＰＴＡＴＰを第１の入力信号の電圧としてＡ／Ｄ変換回路１６０に出力し、第２の電流ＩＰＴＡＴが第２の抵抗素子Ｒ２に流れたときの出力電圧ＶＰＴＡＴＮを第２の入力信号の電圧としてＡ／Ｄ変換回路１６０に出力してもよい。具体的な構成については、図７（Ａ）、図７（Ｂ）及び上式（１）〜（６）を用いて上述したため、これ以上の説明は省略する。
【０１１２】
ここで、Ａ／Ｄ変換回路１６０が、１０ビットのＡ／Ｄ変換回路である場合、差動入力信号の電圧であるＶＩＮＰとＶＩＮＮが入力された場合の出力であるデジタル値ＤＯＵＴは、下式（７）により求められる。
【０１１３】
ＤＯＵＴ＝｛（ＶＩＮＰ−ＶＩＮＮ）／２ＶＤＤ｝×２１０
＝（Ｖｄｉｆｆ／ＶＤＤ）×２９            ・・・・・（７）
上式（７）において、２ＶＤＤという電圧値はＡ／Ｄ変換における入力電圧範囲（フルスケールレンジ）であり、例えば図１１（Ａ）等における−ＶＤＤを最小のデジタル値（例えば−５１１）、＋ＶＤＤを最大のデジタル値（例えば＋５１１）として出力する場合に相当する。なお、入力電圧範囲は他の値に変更してもよい。
【０１１４】
第１の出力電圧ＶＲＥＦをＡ／Ｄ変換して第１のデジタル値ＤＲＥＦを求める場合には、上式（７）におけるＶＩＮＰを上式（１）のＶＲＥＦＰとし、ＶＩＮＮを上式（２）のＶＲＥＦＮとすればよく、結果としてＶｄｉｆｆとして上式（３）のＶＲＥＦを用いればよい。つまり、上式（３）と（７）から下式（８）を導くことができる。
【０１１５】
【数１】
0006500579.tif 000002
同様に、第２の出力電圧ＶＰＴＡＴをＡ／Ｄ変換して第２のデジタル値ＤＰＴＡＴを求める場合には、Ｖｄｉｆｆとして上式（６）のＶＰＴＡＴを用いればよく、上式（６）と（７）から下式（９）を導くことができる。
【０１１６】
【数２】
0006500579.tif 000003
ここで、Ａ／Ｄ変換回路１６０の入力である電圧値（第１，第２の出力電圧）の、温度による変化量が大きいほど、出力であるデジタル値（第１，第２のデジタル値）の分解能を高くすることが可能である。上述したように、１０ビットのＡ／Ｄ変換回路であれば、フルスケールレンジに相当する入力電圧範囲を１０２４段階に区分してデジタル値を求める。つまり、温度変化に対する電圧変化量が大きいほど、温度変化に対するデジタル値の変動も大きくでき、温度特性を精度よく反映したデジタル値を出力可能と言える。逆に言えば、温度変化に対する電圧変化量が小さければ、実際には温度変化に対して電圧値が変動しているにもかかわらず、出力であるデジタル値は変動しないといった状況が起こる可能性があり、その意味で分解能が低くなってしまう。
【０１１７】
図１０〜図１１（Ｂ）に示したように、温度変化に対する出力電圧の変化量、すなわち温度特性における傾きは、電流（第１の電流ＩＲＥＦ，第２の電流ＩＰＴＡＴ）の温度特性と、抵抗素子（Ｒ１，Ｒ２）の温度特性によって決定される。第１の電流ＩＲＥＦが上述したようにフラットな温度特性を有する場合であれば、第１の電流ＩＲＥＦを抵抗素子Ｒ１，Ｒ２に出力することで取得される第１の出力電圧ＶＲＥＦの温度特性の傾きは、Ｒ１，Ｒ２の温度特性によって決定されるものであり、図１１（Ａ）、図１１（Ｂ）に示したとおり、比較的小さい値となる。
【０１１８】
つまり、Ａ／Ｄ変換における分解能を高くすることを考えた場合、第２の電流ＩＰＴＡＴを抵抗素子Ｒ１，Ｒ２に出力することで取得される第２の出力電圧ＶＰＴＡＴの温度特性について検討することが効率的である。そして、上式（６）に示したように、第２の出力電圧ＶＰＴＡＴは第２の電流ＩＰＴＡＴと抵抗値Ｒ１，Ｒ２の積に基づいて取得される値であるため、第２の電流ＩＰＴＡＴと抵抗Ｒ１，Ｒ２との温度特性をそろえることで傾きが大きくなると考えられる。
【０１１９】
具体的には、抵抗素子（Ｒ１，Ｒ２）は、第２の電流ＩＰＴＡＴが正の温度特性を有する場合には正の温度特性を有する抵抗素子であり、第２の電流ＩＰＴＡＴが負の温度特性を有する場合には負の温度特性を有する抵抗素子である。このようにすれば、第２の電流ＩＰＴＡＴの温度特性と抵抗素子Ｒ１，Ｒ２の温度特性が両方正、或いは両方負となるため、温度特性の傾きを大きくすることができる。具体的には、第２の電流ＩＰＴＡＴが正（負）の温度特性を有し、抵抗素子が負（正）の温度特性を有することで、互いの特性を打ち消し合う場合に比べて、温度特性をそろえた場合の方が、温度変化に対する電圧変化量が大きくなり、入力電圧範囲を有効に利用することが可能になる。
【０１２０】
図３〜図５を用いて上述したように、本実施形態では第２の電流ＩＰＴＡＴは、正の温度特性を有することを想定している。そのため、抵抗素子は、ウェル抵抗により実現するとよい。上述したように、ウェル抵抗は正の温度特性を有するため、第２の電流ＩＰＴＡＴと温度特性をそろえることが可能になる。また、シリコン基板上に比較的高濃度の不純物を注入して形成される拡散領域を抵抗として利用する拡散抵抗を、抵抗素子として用いてもよい。拡散抵抗も正の温度特性を有することが知られており、第２の電流ＩＰＴＡＴと温度特性をそろえることが可能になる。
【０１２１】
２．５  処理部
図１２に処理部１７０の詳細な構成例を示す。処理部１７０は、除算処理部１７１と、摂氏変換部１７３と、ＬＰＦ１７５を含んでもよい。処理部１７０は、例えばＤＳＰにより実現され、当該ＤＳＰが、除算処理、摂氏変換処理、デジタルローパスフィルター処理を実行すればよい。
【０１２２】
処理部１７０は、Ａ／Ｄ変換回路１６０から、第１のデジタル値ＤＲＥＦと第２のデジタル値ＤＰＴＡＴを取得する。各デジタル値は、上式（１）〜（９）により求めることができる。本実施形態に係る処理部１７０は精度のよい温度データを出力することが求められ、そのために上述したように抵抗素子Ｒ１，Ｒ２の抵抗値の変動や温度特性による温度データへの影響を低減する必要がある。
【０１２３】
そこで処理部１７０では、上式（１）〜（９）を用いて、所与の温度特性を有しつつ、抵抗素子Ｒ１，Ｒ２の特性に依存しないような値をデジタル演算処理により求めるとよい。具体的には、上式（８）及び上式（９）から、Ｒ１及びＲ２の項を消去する演算を行えばよく、（Ｒ１＋Ｒ２）が上式（８）、（９）のそれぞれにおいて第１の電流ＩＲＥＦ、第２の電流ＩＰＴＡＴの係数であることに鑑みれば、ＩＰＴＡＴとＩＲＥＦの除算処理を行えばよい。特に、ＩＲＥＦとＩＰＴＡＴは第１の電流生成回路１８１、第２の電流生成回路１８２により生成される定電流であるため、ＩＰＴＡＴとＩＲＥＦの除算処理の結果は、温度特性以外のばらつき等の影響が非常に小さく、精度の高い温度データの出力に適している。
【０１２４】
よって、本実施形態の処理部１７０は、第２のデジタル値ＤＰＴＡＴを第１のデジタル値ＤＲＥＦで除算する除算処理を含むデジタル演算処理により、温度データを求めるとよい。ここでの除算処理は、例えば図１２の除算処理部１７１により実行される。
【０１２５】
具体的には、上式（８）及び（９）から、下式（１０）を導くことができる。なお、下式（１０）における２９とは、上式（７）からわかるように、Ａ／Ｄ変換のビット数、及びフルスケールレンジによって決定される定数である。
【０１２６】
ＩＰＴＡＴ／ＩＲＥＦ＝（ＤＰＴＡＴ＋２９）／（ＤＲＥＦ＋２９）
・・・・・（１０）
よって、上式（１０）を一般化すれば、第１のデジタル値をＤＲＥＦとし、第２のデジタル値をＤＰＴＡＴとし、所与の定数をｍとした場合に、処理部１７０は、除算処理として、（ＤＰＴＡＴ＋ｍ）／（ＤＲＥＦ＋ｍ）を演算する処理を行うことになる。上述したように、Ａ／Ｄ変換のビット数やフルスケールレンジが変化すれば、ｍの値も変化することになる。また、図１９及び下式（１５）〜（２０）を用いて後述するように、Ａ／Ｄ変換回路１６０がシングルエンドであるとすれば、Ａ／Ｄ変換のビット数やフルスケールレンジによらずｍ＝０となる。つまりここでのｍとは、０であってもよいし、０以外の定数であってもよい。
【０１２７】
摂氏変換部１７３では、上式（１０）により得られた値を摂氏温度に変換する。例えば、ＩＰＴＡＴがＩＲＥＦに等しくなる状態（除算結果＝１となる状態）での摂氏温度（オフセット値）がＢであり、傾き変数をＡとした場合、摂氏温度データは（除算結果−１）×Ａ＋Ｂにより求めることができる。つまりここでのＡは、ＩＰＴＡＴのＩＲＥＦに対する変化率と、摂氏温度の変化率との関係を規定する傾きである。
【０１２８】
なお、処理部１７０は摂氏温度ではなく華氏温度等、他の形式の温度を求めてもよい。或いは、特定の温度形式への変更を行わず、除算結果を出力する等の変形実施も可能である。
【０１２９】
また、処理部１７０は、デジタル演算処理により求められた温度データに対して、デジタルローパスフィルター処理を行ってもよい。一例としては、処理部１７０は、デジタルローパスフィルター処理を行うＬＰＦ１７５を含んでもよい。
【０１３０】
図１１を用いて上述したように、ＩＲＥＦがフラットな温度特性を有する場合、ＶＲＥＦは抵抗素子の温度特性に対応する温度特性を有するものの、温度変化に対する電圧の傾きは比較的小さい。結果として、ＶＲＥＦから求められる第１のデジタル値ＤＲＥＦは、Ａ／Ｄ変換の分解能が低く、実際には温度変化に対して電圧値が変動しているにもかかわらず、出力であるデジタル値は変動しないといった状況が起こる可能性がある。言い換えれば、ＤＲＥＦは量子化ノイズが発生しやすい。
【０１３１】
そして、上式（１０）に示したように、ＤＲＥＦは除算処理の分母となる値であるため、ＤＲＥＦが１ＬＳＢ（least significant bit）だけ変化した場合にも、除算結果が大きく変化するおそれがある。例えば実際の温度と、ＤＲＥＦの値が図１３（Ａ）に示したような関係にある場合を考える。図１３（Ａ）の横軸が温度、縦軸がＤＲＥＦの値であり、図１３（Ａ）の例では、温度がＴ４以下（少なくともＴ１〜Ｔ４）の範囲でのＤＲＥＦが第１の値ｄ１であり、Ｔ５以上（少なくともＴ５〜Ｔ７）の範囲でのＤＲＥＦが第２の値ｄ２であり、ｄ２はｄ１に比べて１ＬＳＢだけ大きい。
【０１３２】
図１３（Ａ）の場合において、図１３（Ｂ）に示したように、時間の変動とともに実際の温度が徐々に増加していくような状況を考える。この場合、ＤＲＥＦは図１３（Ａ）のようになるため、時間変化に対するＤＲＥＦの変化は図１３（Ｃ）となる。つまり、実際はなだらかに（直線的に）温度が変化しており、ＤＲＥＦ（及びＤＲＥＦから求められる温度データ）も図１３（Ｂ）に示したようになだらかに変化することが期待される状況でも、ＤＲＥＦは図１３（Ｃ）のように段差状に変化する。
【０１３３】
そして、図１３（Ｃ）のようなＤＲＥＦを分母として除算処理を行うため、除算結果は図１３（Ｄ）に示したように、段差状の変化をし、且つ場合によってはその変化量が大きくなってしまう。つまり、本来の温度変化は図１３（Ｂ）のようななだらかなものであっても、処理部１７０により求められる温度データは、図１３（Ｃ）、図１３（Ｄ）のタイミングｔ１とタイミングｔ２の間、すなわちＤＲＥＦが段階的に変化する図１３（Ｂ）の温度Ｔ４と温度Ｔ５の間において、他の領域に比べて特異な点を有することになってしまう。
【０１３４】
本実施形態に係るデジタルローパスフィルター処理は、そのような特異点による影響を低減するためのものである。具体的には、カットオフ周波数が非常に低いローパスフィルター処理を行えばよい。カットオフ周波数を非常に低くすることで、ＤＣ成分を抽出する、すなわち除算結果の時間的な変動を低減することが可能になり、図１３（Ｄ）のｔ１とｔ２の間に示したような特異な変化を低減する（変化をなだらかなものとする）ことが可能になる。
【０１３５】
ここでのＬＰＦ１７５は種々の形式のフィルターを適用可能であるが、例えば１次のローパスフィルターを用いればよく、１次のローパスフィルターの伝達関数Ｈとして下式（１１）が知られている。また、下式（１１）を双一次変換した場合の伝達関数Ｈは下式（１２）となる。なお、下式（１２）におけるｓはラプラス変数であり、ｆｓは離散処理を行う場合におけるサンプリング周波数を表し、ｂはカットオフ周波数ｆｃを用いて下式（１４）により求められる係数であり、gは下式（１３）で求められる規格化ゲイン係数である。
【０１３６】
【数３】
0006500579.tif 000004
【０１３７】
【数４】
0006500579.tif 000005
【０１３８】
【数５】
0006500579.tif 000006
【０１３９】
【数６】
0006500579.tif 000007
つまり、上式（１４）により係数ｂを求めておき、求めた係数ｂを用いて上式（１２）に対応するデジタルフィルター（狭義にはＩＩＲ型のデジタルローパスフィルター）を実現することで、除算結果の特異な変動を低減することが可能になる。なお、サンプリング周波数ｆｓは回路装置２０の仕様により決定可能であるため、カットオフ周波数ｆｃを決定すれば係数ｂを求めることが可能である。上述したように、本実施形態に係るローパスフィルターは、ＡＣ成分を除去し、ＤＣ成分を抽出すればよいため、カットオフ周波数ｆｃは非常に低くすればよく、一例としては１Ｈｚといった値にすればよい。
【０１４０】
ただし、カットオフ周波数ｆｃを過剰に小さくしてしまうと、実際の温度変化に対する除算結果（及びそこから求められる温度データ）の追従性が悪化してしまう。そのため、後述する物理量検出装置（ジャイロセンサー）における物理量の補正に温度データを用いるような場合、物理量の補正精度が低下してしまうおそれがある。つまり、カットオフ周波数ｆｃは、低すぎれば温度変化に対する追従性が悪化し、高すぎればＤＲＥＦの量子化ノイズの影響が大きくなるという性質を有するため、適切な値に調整する必要がある。
【０１４１】
よって、処理部１７０は、デジタル演算処理により求められた温度データに対して、カットオフ周波数ｆｃが可変のデジタルローパスフィルター処理を行ってもよい。
【０１４２】
一例としては、温度変化が激しい状況で使用されるか否かに応じてカットオフ周波数ｆｃを変更してもよい。温度変化が激しい場合には、当該温度変化に対して除算結果（温度データ）が追随できなくてはいけないため、カットオフ周波数ｆｃは比較的大きい値とすることが望ましい。逆に、温度変化がそれほどない場合には、追随性を重視しなくてもよいため、ＤＲＥＦの量子化ノイズの影響低減を重視し、カットオフ周波数ｆｃを比較的小さい値とする。
【０１４３】
或いは、処理部１７０は、起動後の第１の期間においては、カットオフ周波数ｆｃを第１の周波数に設定し、第１の期間の経過後の第２の期間においては、カットオフ周波数ｆｃを第１の周波数よりも低い第２の周波数に設定してもよい。
【０１４４】
これは例えば、本実施形態に回路装置２０を含むジャイロセンサー等の物理量検出装置を実現する場合に有効である。ジャイロセンサー等では、起動時の値のドリフト（起動ドリフト）を低減する必要がある。よって、精度の高い物理量データ（角速度）を出力するためには、物理量検出装置の起動後、できるだけ早く安定した温度データを出力し、当該温度データによる補正処理を実行するとよい。そのためには、デジタルローパスフィルター処理の結果が、できるだけ早く安定値に収束するようなカットオフ周波数ｆｃを設定するとよく、起動後の第１の周波数は比較的大きくしておいた方がよい。具体的には、物理量検出装置の起動後の第１の期間は比較的高いカットオフ周波数を用い、所与の期間経過後にカットオフ周波数を比較的低い値に変更することで、物理量検出装置の起動直後（起動からの経過時間が短い第１の期間）でも、一定の精度の物理量データを出力することが可能になる。なお、ここでの「起動」とは、物理量検出装置や電子機器等の電源が完全にオフになっている状態からオンの状態へ移行することだけでなく、スリープ状態から通常動作状態への復帰も含む。広義には、物理量データ或いは温度データの出力を行っていなかった状態から、物理量データ或いは温度データを出力する状態への移行は、本実施形態における「起動」に含まれる。
【０１４５】
２．６  物理量検出装置、電子機器、移動体
また、本実施形態の回路装置２０は、物理量トランスデューサー１８から出力される物理量に応じた検出信号に基づいて、物理量に対応する物理量データを出力する検出回路６０と、物理量トランスデューサーを駆動する駆動回路３０を含んでもよい。そして処理部１７０は、検出回路６０からの物理量データに対して、温度データに基づく補正処理を行ってもよい。
【０１４６】
このようにすれば、上述した手法により求められる精度の高い温度データを用いて、物理量データの温度補正を行うことができ、出力される物理量データの精度を高くすること等が可能になる。
【０１４７】
図１４は本実施形態の回路装置２０の全体的なシステム構成例である。図１４の回路装置２０は、上述した電圧出力回路１５０、Ａ／Ｄ変換回路１６０、処理部１７０の他に、駆動回路３０、検出回路６０、制御部１４０、レジスター部１４２を含む。ただし、回路装置２０は図１４の構成に限定されず、これらの一部の構成要素を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
【０１４８】
図１４に示したように、回路装置は物理量トランスデューサー１８を駆動する駆動回路３０を含む。駆動回路３０は、例えば物理量トランスデューサー１８からのフィードバック信号ＤＩを受け、フィードバック信号ＤＩに対応する駆動信号ＤＱを出力することで、物理量トランスデューサー１８を駆動する。例えば物理量トランスデューサー１８からの第１、第２の検出信号ＩＱ１、ＩＱ２は端子ＰＤ１、ＰＤ２（パッド）を介して回路装置の検出回路６０に入力される。また物理量トランスデューサー１８からのフィードバック信号ＤＩは端子ＰＤ３（パッド）を介して回路装置の駆動回路３０に入力され、駆動回路３０は端子ＰＤ４（パッド）を介して駆動信号ＤＱを物理量トランスデューサー１８に出力する。
【０１４９】
検出回路６０は、増幅回路６１と、同期検波回路８１と、Ａ／Ｄ変換回路１００を含む。増幅回路６１は、例えば差動増幅回路であってもよい。このように本実施形態の回路装置は、物理量トランスデューサー１８を駆動する駆動回路３０と、物理量トランスデューサー１８からの第１、第２の検出信号ＩＱ１、ＩＱ２が入力される検出回路６０を含む。なお、図１４の検出回路６０は、第１、第２のアンプにより構成され、第１、第２の検出信号ＩＱ１、ＩＱ２に対応する第１、第２の信号ＱＢ１、ＱＢ２が入力される差動増幅回路を含むことを想定した構成となっているが、検出回路６０はこれに限定されず、種々の変形実施が可能である。
【０１５０】
制御部１４０は各種の制御処理を行う。例えば制御部１４０は駆動回路３０の制御処理や検出回路６０の制御処理を行う。この制御部１４０は、例えばゲートアレイ等の自動配置配線手法で生成されたロジック回路や、或いはファームウェアー等に基づいて動作するプロセッサー等により実現できる。なお、制御部１４０と処理部１７０は、その両方がゲートアレイ等の自動配置配線手法で生成されてもよいがこれに限定されず、制御部１４０と処理部１７０を異なるプロセスで生成してもよい。
【０１５１】
レジスター部１４２は各種の情報が設定されるレジスターを有する。レジスター部１４２は例えばＳＲＡＭ等のメモリーやフリップフロップ回路等により実現できる。
【０１５２】
また、図１４では、上述したＡ／Ｄ変換回路１６０とは異なるＡ／Ｄ変換回路１００を設けるものとしたがこれには限定されず、１つのＡ／Ｄ変換回路を温度データ用のＡ／Ｄ変換と、物理量データ用のＡ／Ｄ変換とに、時分割で利用してもよい。図１５に検出回路６０や処理部１７０等の他の構成例を示す。図１５に示したように、回路装置２０は、図１４の構成と比較した場合、マルチプレクサーＭＵＸが追加されるとともに、Ａ／Ｄ変換回路１６０とは異なるＡ／Ｄ変換回路１００が省略されたものであってもよい。この場合、電圧出力回路１５０はマルチプレクサーＭＵＸに接続され、マルチプレクサーＭＵＸは、同期検波回路８１からの入力（物理量トランスデューサー１８で検出された物理量に対応する信号）と、電圧出力回路１５０からの出力電圧の一方を選択してＡ／Ｄ変換回路１６０に出力する。この場合、Ａ／Ｄ変換回路１６０は、上述したように時分割での利用が想定されるため、例えばＳＡＲ型のＡ／Ｄ変換回路を用いるとよい。また、Ａ／Ｄ変換回路について図１５と同様の変形実施が可能な点は、後述する図１６や図１７等、本実施形態で説明する他の図面等でも同様である。
【０１５３】
図１４や図１５の場合、処理部１７０は、物理量トランスデューサーに基づく物理量データと、温度センサー（狭義には電圧出力回路１５０）に基づく温度データの両方を取得し、それらに対する処理を行うことになる。
【０１５４】
また、本実施形態の手法は、上記回路装置を含む物理量検出装置、或いは上記回路装置を含む電子機器に適用することができる。図１６に、本実施形態の回路装置２０、この回路装置２０を含むジャイロセンサー５１０（広義には物理量検出装置）、このジャイロセンサー５１０を含む電子機器５００の詳細な構成例を示す。
【０１５５】
なお回路装置２０、電子機器５００、ジャイロセンサー５１０は図１６の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。また本実施形態の電子機器５００としては、デジタルカメラ、ビデオカメラ、スマートフォン、携帯電話機、カーナビゲーションシステム、ロボット、生体情報検出装置、ゲーム機、時計、健康器具、或いは携帯型情報端末等の種々の機器を想定できる。また以下では、物理量トランスデューサーが圧電型の振動片（振動ジャイロ）であり、センサーがジャイロセンサーである場合を例にとり説明するが、本発明はこれに限定されない。例えばシリコン基板などから形成された静電容量検出方式の振動ジャイロや、角速度情報と等価な物理量や角速度情報以外の物理量を検出する物理量トランスデューサー等にも本発明は適用可能である。
【０１５６】
電子機器５００は、ジャイロセンサー５１０と処理部５２０を含む。なお、ここでの処理部５２０は電子機器５００の構成であり、回路装置２０に含まれる処理部１７０とは異なる構成を想定している。またメモリー５３０、操作部５４０、表示部５５０を含むことができる。ＣＰＵ、ＭＰＵ等で実現される処理部５２０（コントローラー）は、ジャイロセンサー５１０等の制御や電子機器５００の全体制御を行う。また処理部５２０は、ジャイロセンサー５１０により検出された角速度情報（広義には物理量）に基づいて処理を行う。例えば角速度情報に基づいて、手ぶれ補正、姿勢制御、ＧＰＳ自律航法などのための処理を行う。メモリー５３０（ＲＯＭ、ＲＡＭ等）は、制御プログラムや各種データを記憶したり、ワーク領域やデータ格納領域として機能する。操作部５４０はユーザーが電子機器５００を操作するためのものであり、表示部５５０は種々の情報をユーザーに表示する。
【０１５７】
ジャイロセンサー５１０（物理量検出装置）は、振動片１０と回路装置２０を含む。振動片１０（広義には物理量トランスデューサー）は、水晶などの圧電材料の薄板から形成される圧電型振動片である。具体的には、振動片１０は、Ｚカットの水晶基板により形成されたダブルＴ字型の振動片である。
【０１５８】
回路装置２０は、駆動回路３０、検出回路６０、制御部１４０、レジスター部１４２、電圧出力回路１５０、Ａ／Ｄ変換回路１６０、処理部１７０を含む。なお、これらの構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
【０１５９】
駆動回路３０は、駆動信号ＤＱを出力して振動片１０を駆動する。例えば振動片１０からフィードバック信号ＤＩを受け、これに対応する駆動信号ＤＱを出力することで、振動片１０を励振させる。検出回路６０は、駆動信号ＤＱにより駆動される振動片１０から検出信号ＩＱ１、ＩＱ２（検出電流、電荷）を受け、検出信号ＩＱ１、ＩＱ２から、振動片１０に印加された物理量に応じた所望信号（コリオリ力信号）を検出（抽出）する。
【０１６０】
振動片１０は、基部１と、連結腕２、３と、駆動腕４、５、６、７と、検出腕８、９を有する。矩形状の基部１に対して＋Ｙ軸方向、−Ｙ軸方向に検出腕８、９が延出している。また基部１に対して−Ｘ軸方向、＋Ｘ軸方向に連結腕２、３が延出している。そして連結腕２に対して＋Ｙ軸方向、−Ｙ軸方向に駆動腕４、５が延出しており、連結腕３に対して＋Ｙ軸方向、−Ｙ軸方向に駆動腕６、７が延出している。なおＸ軸、Ｙ軸、Ｚ軸は水晶の軸を示すものであり、各々、電気軸、機械軸、光学軸とも呼ばれる。
【０１６１】
駆動回路３０からの駆動信号ＤＱは、駆動腕４、５の上面に設けられた駆動電極と、駆動腕６、７の側面に設けられた駆動電極に入力される。また駆動腕４、５の側面に設けられた駆動電極と、駆動腕６、７の上面に設けられた駆動電極からの信号が、フィードバック信号ＤＩとして駆動回路３０に入力される。また検出腕８、９の上面に設けられた検出電極からの信号が、検出信号ＩＱ１、ＩＱ２として検出回路６０に入力される。なお検出腕８、９の側面に設けられたコモン電極は例えば接地される。
【０１６２】
駆動回路３０により交流の駆動信号ＤＱが印加されると、駆動腕４、５、６、７は、逆圧電効果により矢印Ａに示すような屈曲振動（励振振動）を行う。即ち、駆動腕４、６の先端が互いに接近と離間を繰り返し、駆動腕５、７の先端も互いに接近と離間を繰り返す屈曲振動を行う。このとき駆動腕４、５と駆動腕６、７とが、基部１の重心位置を通るＹ軸に対して線対称の振動を行っているので、基部１、連結腕２、３、検出腕８、９はほとんど振動しない。
【０１６３】
この状態で、振動片１０に対してＺ軸を回転軸とした角速度が加わると（振動片１０がＺ軸回りで回転すると）、コリオリ力により駆動腕４、５、６、７は矢印Ｂに示すように振動する。即ち、矢印Ａの方向とＺ軸の方向とに直交する矢印Ｂの方向のコリオリ力が、駆動腕４、５、６、７に働くことで、矢印Ｂの方向の振動成分が発生する。この矢印Ｂの振動が連結腕２、３を介して基部１に伝わり、検出腕８、９が矢印Ｃの方向で屈曲振動を行う。この検出腕８、９の屈曲振動による圧電効果で発生した電荷信号が、検出信号ＩＱ１、ＩＱ２として検出回路６０に入力される。ここで、駆動腕４、５、６、７の矢印Ｂの振動は、基部１の重心位置に対して周方向の振動であり、検出腕８、９の振動は、矢印Ｂとは周方向で反対向きの矢印Ｃの方向での振動である。このため、検出信号ＩＱ１、ＩＱ２は、駆動信号ＤＱに対して位相が９０度だけずれた信号になる。
【０１６４】
例えば、Ｚ軸回りでの振動片１０（ジャイロセンサー）の角速度をωとし、質量をｍとし、振動速度をｖとすると、コリオリ力はＦｃ＝２ｍ・ｖ・ωと表される。従って検出回路６０が、コリオリ力に応じた信号である所望信号を検出することで、角速度ωを求めることができる。そして求められた角速度ωを用いることで、処理部５２０は、手振れ補正、姿勢制御、或いはＧＰＳ自律航法等のための種々の処理を行うことができる。
【０１６５】
なお図１６では、振動片１０がダブルＴ字型である場合の例を示しているが、本実施形態の振動片１０はこのような構造に限定されない。例えば音叉型、Ｈ型等であってもよい。また振動片１０の圧電材料は、水晶以外のセラミックスやシリコン等の材料であってもよい。
【０１６６】
以上に示したように、本実施形態に係る回路装置において、駆動回路３０により駆動される物理量トランスデューサー１８は、振動片１０であり、物理量データ（検出データ）は、角速度データであってもよい。このようにすれば、適切な温度データに基づいて、精度の高い補正処理が行われた角速度データを利用可能となり、例えば図１８（Ａ）〜図１８（Ｄ）を用いて後述するような種々の機器において、精度の高い処理を実行すること等が可能になる。
【０１６７】
図１７に回路装置の駆動回路３０、検出回路６０の詳細な構成例を示す。
【０１６８】
駆動回路３０は、振動片１０からのフィードバック信号ＤＩが入力される増幅回路３２と、自動ゲイン制御を行うゲイン制御回路４０と、駆動信号ＤＱを振動片１０に出力する駆動信号出力回路５０を含む。また同期信号ＳＹＣを検出回路６０に出力する同期信号出力回路５２を含む。なお、駆動回路３０の構成は図１７に限定されず、これらの構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
【０１６９】
増幅回路３２（Ｉ／Ｖ変換回路）は、振動片１０からのフィードバック信号ＤＩを増幅する。例えば振動片１０からの電流の信号ＤＩを電圧の信号ＤＶに変換して出力する。この増幅回路３２は、演算増幅器、帰還抵抗素子、帰還キャパシターなどにより実現できる。
【０１７０】
駆動信号出力回路５０は、増幅回路３２による増幅後の信号ＤＶに基づいて、駆動信号ＤＱを出力する。例えば駆動信号出力回路５０が、矩形波（又は正弦波）の駆動信号を出力する場合には、駆動信号出力回路５０はコンパレーター等により実現できる。
【０１７１】
ゲイン制御回路４０（ＡＧＣ）は、駆動信号出力回路５０に制御電圧ＤＳを出力して、駆動信号ＤＱの振幅を制御する。具体的には、ゲイン制御回路４０は、信号ＤＶを監視して、発振ループのゲインを制御する。例えば駆動回路３０では、ジャイロセンサーの感度を一定に保つために、振動片１０（駆動用振動片）に供給する駆動電圧の振幅を一定に保つ必要がある。このため、駆動振動系の発振ループ内に、ゲインを自動調整するためのゲイン制御回路４０が設けられる。ゲイン制御回路４０は、振動片１０からのフィードバック信号ＤＩの振幅（振動片の振動速度ｖ）が一定になるように、ゲインを可変に自動調整する。このゲイン制御回路４０は、増幅回路３２の出力信号ＤＶを全波整流する全波整流器や、全波整流器の出力信号の積分処理を行う積分器などにより実現できる。
【０１７２】
同期信号出力回路５２は、増幅回路３２による増幅後の信号ＤＶを受け、同期信号ＳＹＣ（参照信号）を検出回路６０に出力する。この同期信号出力回路５２は、正弦波（交流）の信号ＤＶの２値化処理を行って矩形波の同期信号ＳＹＣを生成するコンパレーターや、同期信号ＳＹＣの位相調整を行う位相調整回路（移相器）などにより実現できる。
【０１７３】
検出回路６０は、増幅回路６１、同期検波回路８１、フィルター部９０、Ａ／Ｄ変換回路１００を含む。増幅回路６１は、振動片１０からの第１、第２の検出信号ＩＱ１、ＩＱ２を受けて、電荷−電圧変換や差動の信号増幅やゲイン調整などを行う。同期検波回路８１は、駆動回路３０からの同期信号ＳＹＣに基づいて同期検波を行う。フィルター部９０（ローパスフィルター）は、Ａ／Ｄ変換回路１００の前置きフィルターとして機能する。またフィルター部９０は、同期検波によっては除去しきれなかった不要信号を減衰する回路としても機能する。Ａ／Ｄ変換回路１００は、同期検波後の信号のＡ／Ｄ変換を行う。
【０１７４】
なお、例えば振動片１０からの電荷信号（電流信号）である検出信号ＩＱ１、ＩＱ２は、電圧信号である駆動信号ＤＱに対して位相が９０度遅れる。また増幅回路６１のＱ／Ｖ変換回路等において位相が９０度遅れる。このため、増幅回路６１の出力信号は駆動信号ＤＱに対して位相が１８０度遅れる。従って、例えば駆動信号ＤＱ（ＤＶ）と同相の同期信号ＳＹＣを用いて同期検波することで、駆動信号ＤＱに対して位相が９０度遅れた不要信号等を除去できるようになる。
【０１７５】
処理部１７０は、上述した温度データを求める処理に加えて、Ａ／Ｄ変換回路１００からのデジタル信号（物理量データ）に対してデジタルフィルター処理やデジタル補正処理などのデジタル信号処理を行う。具体的には、温度データに基づいて、物理量データの補正処理を行う。
【０１７６】
制御部１４０は、回路装置２０の制御処理を行う。この制御部１４０は、ロジック回路（ゲートアレイ等）やプロセッサー等により実現できる。回路装置２０での各種のスイッチ制御やモード設定等はこの制御部１４０により行われる。
【０１７７】
また、本実施形態の手法は、上記回路装置を含む移動体に適用することができる。図１８（Ａ）に本実施形態の回路装置２０を含む移動体の例を示す。本実施形態の回路装置２０は、例えば、車、飛行機、バイク、自転車、或いは船舶等の種々の移動体に組み込むことができる。移動体は、例えばエンジンやモーター等の駆動機構、ハンドルや舵等の操舵機構、各種の電子機器を備えて、地上や空や海上を移動する機器・装置である。図１８（Ａ）は移動体の具体例としての自動車２０６を概略的に示している。自動車２０６には、振動片１０と回路装置２０を有するジャイロセンサー５１０（センサー）が組み込まれている。ジャイロセンサー５１０は車体２０７の姿勢を検出することができる。ジャイロセンサー５１０の検出信号は車体姿勢制御装置２０８に供給される。車体姿勢制御装置２０８は例えば車体２０７の姿勢に応じてサスペンションの硬軟を制御したり個々の車輪２０９のブレーキを制御したりすることができる。その他、こういった姿勢制御は二足歩行ロボットや航空機、ヘリコプター等の各種の移動体において利用されることができる。姿勢制御の実現にあたってジャイロセンサー５１０は組み込まれることができる。
【０１７８】
図１８（Ｂ）、図１８（Ｃ）に示すように、本実施形態の回路装置はデジタルスチルカメラや生体情報検出装置（ウェアラブル健康機器。例えば脈拍計、歩数計、活動量計等）などの種々の電子機器に適用できる。例えばデジタルスチルカメラにおいてジャイロセンサーや加速度センサーを用いた手ぶれ補正等を行うことができる。また生体情報検出装置において、ジャイロセンサーや加速度センサーを用いて、ユーザーの体動を検出したり、運動状態を検出できる。また図１８（Ｄ）に示すように、本実施形態の回路装置はロボットの可動部（アーム、関節）や本体部にも適用できる。ロボットは、移動体（走行・歩行ロボット）、電子機器（非走行・非歩行ロボット）のいずれも想定できる。走行・歩行ロボットの場合には、例えば自律走行に本実施形態の回路装置を利用できる。
【０１７９】
３．変形例
以上では、図７（Ａ）、図７（Ｂ）に示したように、電圧出力回路１５０は２つの入力信号で構成される差動入力信号に対応する２つの出力電圧ＶＲＥＦＰ，ＶＲＥＦＮ（ＶＰＴＡＴＰ，ＶＰＴＡＴＮ）をＡ／Ｄ変換回路１６０に出力するものであり、Ａ／Ｄ変換回路１６０は差動型のＡ／Ｄ変換回路であるものとした。
【０１８０】
しかし、電圧出力回路１５０及びＡ／Ｄ変換回路１６０はこれに限定されず、シングルで動作するものであってもよい。具体的な電圧出力回路１５０及びＡ／Ｄ変換回路１６０の例を図１９（Ａ）、図１９（Ｂ）に示す。
【０１８１】
図１９（Ａ）、図１９（Ｂ）からわかるように、図７（Ａ）、図７（Ｂ）と比較した場合に、トランジスターＴＣ３，ＴＣ４、抵抗素子Ｒ２、コンデンサーＣ２が省略された構成となっており、抵抗素子Ｒ１のうちＴＣ１及びＴＣ２側のノードＮＣ１がＡ／Ｄ変換回路１６０の入力ノードに接続される。
【０１８２】
上述したように、第１の期間では第１の電流ＩＲＥＦを抵抗素子に出力する。つまり第１の期間では、図１９（Ａ）に示したように、トランジスターＴＣ１をオンにし、ＴＣ２をオフにすればよい。この場合、抵抗素子Ｒ１には第１の電流ＩＲＥＦが流れることになり、ノードＮＣ１の電圧値である第１の出力電圧ＶＲＥＦがＡ／Ｄ変換回路１６０に対して出力される。ＶＲＥＦは下式（１５）で求めることができる。
【０１８３】
ＶＲＥＦ＝ＩＲＥＦＲ１  ・・・・・（１５）
また、第２の期間では第２の電流ＩＰＴＡＴを抵抗素子に出力する。つまり第２の期間では、図１９（Ｂ）に示したように、トランジスターＴＣ２をオンにし、ＴＣ１をオフにすればよい。この場合、抵抗素子Ｒ１には第２の電流ＩＰＴＡＴが流れることになり、ノードＮＣ１の電圧値である第２の出力電圧ＶＰＴＡＴがＡ／Ｄ変換回路１６０に対して出力される。ＶＰＴＡＴの値は下式（１６）により求めることができる。
【０１８４】
ＶＰＴＡＴ＝ＩＰＴＡＴＲ１  ・・・・・（１６）
この場合、Ａ／Ｄ変換回路１６０でのＡ／Ｄ変換は、下式（１７）により行われる。ビット数は差動の場合と同様に１０ビットとしているが、シングルでの動作ではフルスケールレンジが差動の場合の半分（差動がシングルの倍）となるため、上式（７）に対応する例ではＶＤＤとなる。
【０１８５】
ＤＯＵＴ＝（ＶＩＮ／ＶＤＤ）×２１０  ・・・・・（１７）
よって、第１のデジタル値ＤＲＥＦ及び第２のデジタル値ＤＰＴＡＴは下式（１８）、（１９）により求められる。
【０１８６】
【数７】
0006500579.tif 000008
【０１８７】
【数８】
0006500579.tif 000009
そして、処理部１７０（除算処理部１７１）における除算処理は、上式（１０）と同様に、ＩＰＴＡＴをＩＲＥＦで除算すればよいため、下式（２０）の演算を行えばよい。
【０１８８】
ＩＰＴＡＴ／ＩＲＥＦ＝ＤＰＴＡＴ／ＤＲＥＦ  ・・・・・（２０）
シングルの場合には、上式（１０）の２９に相当するような値は必要なく、上述したように定数ｍは０とすればよい。
【０１８９】
なお、以上のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また回路装置等の構成、動作も本実施形態で説明したものに限定されず、種々の変形実施が可能である。
【符号の説明】
【０１９０】
１  基部、２，３  連結腕、４〜６  駆動腕、８  検出腕、１０  振動片、
１８  物理量トランスデューサー、２０  回路装置、３０  駆動回路、３２  増幅回路、
４０  ゲイン制御回路、５０  駆動信号出力回路、５２  同期信号出力回路、
６０  検出回路、６１  増幅回路、８１  同期検波回路、９０  フィルター部、
１００  Ａ／Ｄ変換回路、１４０  制御部、１４２  レジスター部、
１５０  電圧出力回路、１６０  Ａ／Ｄ変換回路、１７０  処理部、
１７１  除算処理部、１７３  摂氏変換部、１７５  ＬＰＦ、
１８１  第１の電流生成回路、１８２  第２の電流生成回路、２０６  自動車、
２０７  車体、２０８  車体姿勢制御装置、２０９  車輪、５００  電子機器、
５１０  ジャイロセンサー、５２０  処理部、５３０  メモリー、５４０  操作部、
５５０  表示部、Ｃ１，Ｃ２  コンデンサー、
Ｒ１，Ｒ２，ＲＡ１，ＲＡ２，ＲＢ１，ＲＢ２  抵抗素子、
ＴＡ１〜ＴＡ１０，ＴＢ１〜ＴＢ１１，ＴＣ１〜ＴＣ４  トランジスター
【図１】
0006500579.tif 000010
【図２】
0006500579.tif 000011
【図３】
0006500579.tif 000012
【図４】
0006500579.tif 000013
【図５】
0006500579.tif 000014
【図６】
0006500579.tif 000015
【図７】
0006500579.tif 000016
【図８】
0006500579.tif 000017
【図９】
0006500579.tif 000018
【図１０】
0006500579.tif 000019
【図１１】
0006500579.tif 000020
【図１２】
0006500579.tif 000021
【図１３】
0006500579.tif 000022
【図１４】
0006500579.tif 000023
【図１５】
0006500579.tif 000024
【図１６】
0006500579.tif 000025
【図１７】
0006500579.tif 000026
【図１８】
0006500579.tif 000027
【図１９】
0006500579.tif 000028