(57)【特許請求の範囲】
【請求項１】
撮像部からの画素信号を電圧に変換する電流電圧変換手段と、
前記電流電圧変換手段からの出力電圧が第１の基準電圧に達したことを検出する電圧検出手段と、
前記電圧検出手段の検出回数を計数して、計数された検出回数に基づく検出回数データｍを出力する計数手段と、
前記電圧検出手段の検出結果に基づき前記電流電圧変換手段に対して定電流を入力するように制御する制御手段と
を備える信号処理回路を備える信号処理装置であって、
前記信号処理装置は、
前記電流電圧変換手段からの出力電圧を、デジタル値である撮像データｎにＡＤ変換して出力するＡＤ変換部をさらに備え、
前記検出回数データｍと前記撮像データｎを加算して、撮像データ（ｍ＋ｎ）を生成することを特徴とする信号処理装置。
【請求項２】
前記制御手段は、一定の電流を出力電流として出力する定電流出力手段と、
前記電圧検出手段の検出結果に応じて前記定電流出力手段の出力電流を制御する定電流出力制御手段と
を備えたことを特徴とする請求項１記載の信号処理装置。
【請求項３】
前記制御手段は、前記定電流出力手段からの出力電流の電流値と、前記定電流出力制御手段による出力電流の制御によって、前記電流電圧変換手段の出力電圧を制御することを特徴とする請求項２記載の信号処理装置。
【請求項４】
所定の画像を撮像して画素信号を出力する撮像部と、
請求項１〜３のうちのいずれか１つに記載の信号処理装置とを備えたことを特徴とする撮像装置。
【請求項５】
撮像部からの画素信号を電圧に変換する電流電圧変換手段を備えた信号処理回路によって実行される信号処理方法であって、
前記電流電圧変換手段からの出力電圧が第１の基準電圧に達したことを検出するステップと、
前記検出の回数を計数して、計数された検出回数に基づく検出回数データｍを出力するステップと、
前記電流電圧変換手段からの出力電圧が第１の基準電圧に達したことを検出する検出結果に基づき前記電流電圧変換手段に対して定電流を入力するように制御するステップと、
前記電流電圧変換手段からの出力電圧を、デジタル値である撮像データｎにＡＤ変換して出力するステップと、
前記検出回数データｍと前記撮像データｎを加算して、撮像データ（ｍ＋ｎ）を生成するステップと
を含むことを特徴とする信号処理方法。
【請求項６】
一定の電流を出力電流として出力するステップと、
前記電流電圧変換手段からの出力電圧が第１の基準電圧に達したことを検出する検出結果に応じて前記出力電流を制御するステップと
をさらに含むことを特徴とする請求項５記載の信号処理方法。
【請求項７】
前記出力電流の電流値と、前記出力電流の制御によって、前記電流電圧変換手段の出力電圧を制御するステップを
さらに含むことを特徴とする請求項６記載の信号処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号処理装置及び方法、並びに上記信号処理装置を備えた撮像装置に関する。
【背景技術】
【０００２】
ＣＭＯＳイメージセンサに代表されるような撮像素子回路において、撮像素子からの電流信号をＡ／Ｄ変換するための信号処理手段として、電流電圧変換回路を用いて画素信号を電圧に変換してＡ／Ｄ変換器に入力するというような装置が既に知られている。
【０００３】
例えば特許文献１には、光検出のダイナミックレンジが大きく、光検出精度が優れ、回路規模が小さい光検出装置を提供することが目的で、光検出装置の構成が開示される。この光検出装置は、受光量に応じて変化する電流信号を電圧信号に変換する積分回路と、積分回路からの出力電圧値と基準電圧値とを大小比較し、出力電圧値が基準電圧値以上であれば、その旨を示す飽和信号を出力する比較回路とを備える。当該光検出装置は、上記比較回路から出力される飽和信号に基づいて積分回路をリセットするリセット回路と、この飽和信号に基づいて積分信号の値が基準電圧値以上となった事象を計数し、その計数値を第１のデジタル信号として出力する計数回路とを備える。また、当該光検出装置は、上記積分回路の出力電圧値をＡ／Ｄ変換し、その結果を第２のデジタル信号とし、第１及び第２のデジタル信号を当該光検出装置の出力信号とする。従って、光検出のダイナミックレンジ（出力されるデジタル信号のビット数）を大きくすることができ、また、光検出精度が優れ、微弱光量を検出が可能な構成が開示されている。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１では、積分回路のリセット手段としてリセット用容量素子を有するリセット回路を必要としており、面積の増大を抑えるという問題は解消できていない。
【０００５】
本発明の目的は、イメージセンサからの撮像電流信号を電圧変換する信号処理装置において、回路面積の増大を抑制しつつ、電流電圧変換精度の高い信号処理装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明に係る信号処理回路は、
撮像部からの画素信号を電圧に変換する電流電圧変換手段と、
前記電流電圧変換手段からの出力電圧が第１の基準電圧に達したことを検出する電圧検出手段と、
前記電圧検出手段の検出回数を計数する計数手段と、
前記電圧検出手段の検出結果に基づき前記電流電圧変換手段に対して定電流を入力するように制御する制御手段と
を備えたことを特徴とする。
【発明の効果】
【０００７】
本発明に係る信号処理回路によれば、回路面積の増大を抑制しつつ、電流電圧変換精度の高い信号処理装置を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】一般的な撮像装置の回路構成例を示すブロック図である。
【図２】図１の電流電圧変換部２の回路例を示す回路図である。
【図３Ａ】図２の電流電圧変換部２の第１の動作を示す時間経過の出力電圧Ｖｏｕｔを示すグラフである。
【図３Ｂ】図２の電流電圧変換部２の第２の動作を示す時間経過の出力電圧Ｖｏｕｔを示すグラフである。
【図４】本発明の実施形態１に係る信号処理回路１０及び撮像部１を含む撮像装置の構成を示すブロック図である。
【図５】図４の信号処理回路１０等の動作を示す各信号のタイミングチャートである。
【図６】図４の信号処理回路１０の各電圧を示すタイミングチャートである。
【図７】本発明の実施形態２に係る信号処理回路１０Ａの構成を示すブロック図である。
【図８】図７の複数の信号処理回路１０Ａを備えたイメージセンサの構成を示すブロック図である。
【図９】本発明の実施形態３に係る信号処理回路１０Ｂの構成を示すブロック図である。
【図１０】図９の複数の信号処理回路１０Ｂを備えたイメージセンサの構成を示すブロック図である。
【発明を実施するための形態】
【０００９】
以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。本発明にかかる実施形態では、特に、イメージセンサ等の撮像素子からの画素信号を電圧に変換する電流電圧変換装置について以下説明する。
【００１０】
図１は一般的な撮像装置の回路構成例（比較例）を示すブロック図である。図１において、撮像装置は、所定の画像を撮像する撮像部１と、電流電圧変換部２と、電流電圧変換部２の動作を制御する制御部３と、Ａ／Ｄ変換部４とを備えて構成される。撮像部１から出力された画素信号は、制御部３の制御により電流電圧変換部２によって一定時間積分動作を行うことで電圧に変換される。電圧に変換された画素信号はＡ／Ｄ変換部４に入力され、Ａ／Ｄ変換部４はアナログの画素信号をデジタル値にして撮像データとして出力する。
【００１１】
図２は図１の電流電圧変換部２の回路例を示す回路図である。また、図３Ａは図２の電流電圧変換部２の第１の動作を示す時間経過の出力電圧Ｖｏｕｔを示すグラフであり、図３Ｂは図２の電流電圧変換部２の第２の動作を示す時間経過の出力電圧Ｖｏｕｔを示すグラフである。
【００１２】
図２において、電流電圧変換部２は、演算増幅回路６と、演算増幅回路６の出力端子から反転入力端子までの帰還回路に設けられた積分容量Ｃａｐ１及び帰還スイッチＳＷ１の並列回路と、演算増幅回路６の反転入力端子に接続された基準電圧源６Ｒとを備える。ここで、基準電圧源６Ｒは基準電圧Ｖｒｅｆ１を有する。電流電圧変換部２は入力端子２ａに入力される入力電流Ｉｉｎを出力電圧Ｖｏｕｔに変換して出力端子２ｂから出力する回路である。
【００１３】
図３Ａのリセット期間において帰還スイッチＳＷ１はオンであり、出力端子２ｂは、演算増幅回路６の作用により基準電圧Ｖｒｅｆ１に等しい出力電圧Ｖｏｕｔを出力する。画素信号サンプル期間では、帰還スイッチＳＷ１は制御部３によりオフになるように制御される。帰還スイッチＳＷ１がオフになれば、入力端子２ａから入力される画素信号の入力電流Ｉｉｎは積分容量Ｃａｐ１に充電される。それにより出力電圧Ｖｏｕｔは基準電圧Ｖｒｅｆ１から低下していく。このときの時刻ｔにおける、出力電圧Ｖｏｕｔの変化電圧Ｖｃｈａｎｇｅは次式で表される。
【００１４】
Ｖｃｈａｎｇｅ＝Ｉｉｎ×ｔ／Ｃａｐ１
【００１５】
その後、ホールド期間になり、このときの出力電圧Ｖｏｕｔが画素信号を電流電圧変換した結果として、Ａ／Ｄ変換部４に入力される。このとき、出力電圧Ｖｏｕｔがサンプリング期間中に電流電圧変換部２の出力ダイナミックレンジ内に収まるのに十分な大きさの容量値であった場合は、図３Ａ中の「Ｃａｐ１が大きいとき」の特性に示すように、そのままＡ／Ｄ変換部４の入力電圧となる。一方、積分容量Ｃａｐ１の値が不足している場合には、同じく「Ｃａｐ１が小さいとき」に示す特性になり、サンプリング期間中に出力が飽和してしまい、正確なＡ／Ｄ変換結果が得られない。そこで「Ｃａｐ１が小さいとき」のような積分容量Ｃａｐ１の値であっても、図３Ｂに示すようにすれば、サンプリング期間中に出力が飽和することを回避できる。さらには、サンプリング期間中に出力電圧Ｖｏｕｔを折り返した回数を計数することで、撮像データの分解能を大きくすることになり、撮像の高精度化を実現できるようになる。
【００１６】
実施形態１．
図４は本発明の実施形態１に係る信号処理回路１０及び撮像部１を含む撮像装置の構成を示すブロック図である。また、図５は図４の信号処理回路１０等の動作を示す各信号のタイミングチャートであり、図６は図４の信号処理回路１０の各電圧を示すタイミングチャートである。
【００１７】
図４において、撮像部１は、受光素子７と、選択信号ＳＥＬに応答してオンとなる選択スイッチＳＷ０とを備えて構成される。信号処理回路１０は、図２と同様の構成を有する電流電圧変換部２と、Ａ／Ｄ変換部４と、電圧検出部１１と、定電流源１２と、定電流出力制御部１３と、電圧検出回数計数部１４とを備えて構成される。ここで、電圧検出部１１は入力電圧を基準電圧源１１Ｒからの基準電圧Ｖｒｅｆ２と比較して、入力電圧が基準電圧Ｖｒｅｆ２以下となったときに出力電圧をローレベルからハイレベルに変化させる。
【００１８】
図５において、初期状態のとき信号処理回路１０及び撮像部１を含む回路はリセットされている。このとき、受光素子７からの画素信号を伝えるための選択スイッチＳＷ０はオフ、電流電圧変換部２の帰還スイッチＳＷ１はオン、定電流源１２からの電流信号を伝える出力制御スイッチＳＷ２はオフである。そして、電流電圧変換部２の出力電圧Ｖｏｕｔは基準電圧Ｖｒｅｆ１と等しい電圧となっている。
【００１９】
次いで、リセットが解除されると選択スイッチＳＷ０がオン、帰還スイッチＳＷ１がオフとなり、電流電圧変換部２の帰還容量Ｃａｐ１に画素信号の電荷が蓄積され出力電圧Ｖｏｕｔが下がり始める。出力電圧Ｖｏｕｔが下がり続け基準電圧Ｖｒｅｆ２に達すると、電圧検出部１１の出力電圧がローレベルからハイレベルに変化する。電圧検出部１１の出力電圧は電圧検出回数計数部１４に入力され、基準電圧Ｖｒｅｆ２の検出回数である電圧検出回数が計数される。それと同時に定電流出力制御部１３にも電圧検出部１１からの出力電圧が入力される。定電流出力制御部１３は、電圧検出部１１からの出力電圧を受けると、予め決められた時間期間Ｔｐｒｅだけ出力制御スイッチＳＷ２をオンにする制御信号を出力する。定電流源１２からの定電流は出力制御スイッチＳＷ２を介して積分容量Ｃａｐ１を充電する。これにより、電流電圧変換部２の出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆ１になる。これは、帰還スイッチＳＷ１をオンして電流電圧変換部２をリセットした状態と等しい。この動作を、後述する図８の行選択回路２２による「行信号選択時間」内に繰り返す。「行信号選択期間」が終わった時点での電流電圧変換部２の出力電圧Ｖｏｕｔを、Ａ／Ｄ変換部４に入力してデジタル値に変換し撮像データｎとする。一方、電圧検出回数計数部１４によって計数された回数に基づくデータをデータｍとする。データｍ＋データｎを加算したものが、撮像データ（ｍ＋ｎ）となる。
【００２０】
ここで、電圧｜Ｖｒｅｆ１−Ｖｒｅｆ２｜はＡ／Ｄ変換部４のフルスケール電圧以下であればよい。電圧｜Ｖｒｅｆ１−Ｖｒｅｆ２｜をＡ／Ｄ変換したときの対応デジタル値がいくらになるかを明らかにしておいて、当該対応デジタル値に、電圧検出回数計数部１４によって計数された回数を乗算した値をデータｍとして、Ａ／Ｄ変換結果のデータｎと加算する。これにより正しい撮像データを得ることができる。すなわち、電圧検出回数計数部１４は入力される電圧検出部１１による基準電圧Ｖｒｅｆ２の検出回数を計数しかつそれに上記対応デジタル値を乗算し、乗算結果をデータｍとして出力する。
【００２１】
また、定電流源１２による帰還容量Ｃａｐ１の充電動作においては、帰還容量Ｃａｐ１の容量値は分かっているので、出力制御スイッチＳＷ２のオン時間及び定電流値を制御することで、充電時間を任意に設定することができる。このことにより、デジタルデータの最大値を決めることができる。明るい光が入ってきたときにデジタルデータがオーバーフローする可能性があるが、データ値を任意に設定することでこれを防ぐことができる。逆に出力データ値を一定にするように検出電圧を設定することも可能である。
【００２２】
さらにこの方式によれば、リセット時間を短くでき、電流電圧変換部２のリセット動作直後に積分を行うことができる。
【００２３】
このようにして、Ａ／Ｄ変換部４のビット数を増やすことなく、また、電流電圧変換部２の積分容量Ｃａｐ１を大きくすることなく、図１に示した比較例に比較して広いダイナミックレンジを得ることができる。さらにこの方式によれば、電流電圧変換部２の積分容量Ｃａｐ１を小さくした方が、Ａ／Ｄ変換部４に入力する電圧を大きくとれるので、半導体集積回路における容量の面積を小さくできる。
【００２４】
図６は図４の信号処理回路１０の各電圧を示すタイミングチャートであり、図６は本実施形態に係る基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２の状態を説明する説明図である。
【００２５】
図６において、図４に示す信号処理回路１０の基準電圧Ｖｒｅｆ１及びＶｒｅｆ２とＡ／Ｄ変換部４の基準電圧Ｖａｄｒ１，Ｖａｄｒ２の関係を示している。ここで、Ａ／Ｄ変換部４に入力された電流電圧変換部２からの出力電圧Ｖｏｕｔは、Ａ／Ｄ変換部４の基準電圧Ｖａｄｒ１とＶａｄｒ２との間に入るように、信号処理回路１０は動作する。
【００２６】
図６（ａ）において、｜Ｖｒｅｆ１−Ｖｒｅｆ２｜＝｜Ｖａｄｒ１−Ｖａｄｒ２｜である。このような場合、基準電圧Ｖｒｅｆ１とＶｒｅｆ２の電位差がＡ／Ｄ変換部４のフルスケール電圧となるので、Ａ／Ｄ変換データにフルスケールデータを計数回分加算することで、撮像データｎが得られる。
【００２７】
一方、図６（ｂ）は、｜Ｖｒｅｆ１−Ｖｒｅｆ２｜＜｜Ｖａｄｒ１−Ｖａｄｒ２｜である。この場合、電圧検出の１回分のデータは、Ａ／Ｄ変換部４のフルスケールデータにならない。電圧｜Ｖｒｅｆ１−Ｖｒｅｆ２｜がＡ／Ｄ変換データの対応をとっておくことで、正しい撮像データを得ることができる。
【００２８】
図６（ｂ）のように設定すれば、基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２と基準電圧Ｖａｄｒ１，Ｖａｄｒ２の間にオフセット誤差があった場合においても。正確にＡ／Ｄ変換データを得ることができる。
【００２９】
以上の実施形態１においては、出力制御スイッチＳＷ２をオンして定電流出力により帰還容量Ｃａｐ１を充電してリセットしている。一方、比較例に係る図２では、帰還スイッチＳＷ１をオンしてリセットしている。ここで、出力制御スイッチＳＷ１をオン／オフすることでスイッチングノイズが発生するが、このノイズにより電流電圧変換部２回路の変換精度に誤差が生じ、結果的に光信号の検出精度が劣化する。これに対して、出力制御スイッチＳＷ２をオン／オフした場合、このようなスイッチングノイズの混入はないので、精度良く電流電圧変換が行えるようになる。
【００３０】
また、電流電圧変換部２の帰還容量Ｃａｐ１を小さくすると、帰還容量Ｃａｐ１が大きい場合に比べて、入力電流の変化に対して出力電圧の変化が大きくなる。すなわち、Ａ／Ｄ変換部４への入力電圧信号が大きくすることができる。これにより、信号対雑音比（Ｓ／Ｎ比）を良くすることができる。
【００３１】
さらに、電圧検出１回に相当する出力データ値を任意に設定することができる場合、デジタルデータの最大値を決めることができる。明るい光が入射したときにデジタルデータがオーバーフローする可能性があるが、データ値を任意に設定することでこれを防止できる。なお、出力データ値を一定にするように検出電圧を設定してもよい。
【００３２】
実施形態２．
図７は本発明の実施形態２に係る信号処理回路１０Ａの構成を示すブロック図である。また、図８は図７の複数の信号処理回路１０Ａを備えたイメージセンサの構成を示すブロック図である。実施形態２に係る信号処理回路１０Ａは、図７に示すように、図４の信号処理回路１０に比較して、電流電圧変換部２と電圧検出部１１との間に、入力電圧に対して公知の相関２重サンプリング（ＣＤＳ）を行う相関２重サンプリング演算部１５を備えたことを特徴としている。これにより、フローティング・ディフュージョン（ＦＤ）のリセットノイズを取り除くことができる。
【００３３】
図８において、イメージセンサは、複数の受光素子２１が格子形状（行列形状）で配置されてなる受光素子アレイ２０と、行選択回路２２と、複数の受光素子２１の各列に対応して設けられた複数の信号処理回路２０Ａと、列選択回路２３と、制御回路３０とを備える。行選択回路２２は、制御回路３０からの制御信号に基づき複数の受光素子２１のうちの１つの行の受光素子２１を選択する。列選択回路２３は、制御回路３０からの制御信号に基づき複数の信号処理回路１０Ａのうちの１つの列の信号処理回路１０Ａを選択する。各信号処理回路１０ＡはＡ／Ｄ変換結果の撮像データ（ｎビット）及び計数値（ｍビット）を出力する。
【００３４】
なお、図８において、複数の信号処理回路１０Ａは図４の信号処理回路１０であってもよい。
【００３５】
実施形態３．
図９は本発明の実施形態３に係る信号処理回路１０Ｂの構成を示すブロック図である。実施形態３に係る信号処理回路１０Ｂは図４の信号処理回路１０に比較して、Ａ／Ｄ変換部４を信号処理回路１０Ｂの外部回路としたことを特徴としており、その他の信号処理回路１０Ｂの構成は図３の信号処理回路１０と同様である。
【００３６】
図１０は図９の複数の信号処理回路１０Ｂを備えたイメージセンサの構成を示すブロック図である。図１０において、図８のイメージセンサと比較して以下の点が異なる。
（１）複数の信号処理回路１０Ａに代えて、複数の信号処理回路１０Ｂを備えた。
（２）これに伴い、Ａ／Ｄ変換部４を信号処理回路１０Ｂの外部回路とした。
【００３７】
以上の各実施形態においては、定電流出力制御部１３は定電流源１２からの定電流を出力するか否かを切り換えるスイッチＳＷ２をオン／オフすることで、定電流の出力電流を制御しているが、本発明はこれに限らず、定電流出力制御部１３は定電流源１２の出力電流値を制御するように構成してもよい。
【００３８】
実施形態のまとめ．
以上説明したように、本実施形態に係る信号処理回路は、
（１）撮像部１からの画素信号を電圧に変換する電流電圧変換部２と、
（２）電流電圧変換部２からの出力電圧が第１の基準電圧に達したことを検出する電圧検出部１１と、
（３）電圧検出部１１の検出回数を計数する電圧検出回数計数部１４と、
（４）電圧検出部１１の検出結果に基づき電流電圧変換部２に対して定電流を入力するように制御する定電流出力制御部１３及び定電流源１２と
を備えたことを特徴としている。本実施形態に係る信号処理回路によれば、撮像電流信号を電圧変換する信号処理装置において、電圧変換のための容量を大きくすることなく、またＡ／Ｄ変換器のビット数を増やすことなく、従来技術に比較して広いダイナミックレンジを有することができる。
【００３９】
また、電流電圧変換部２の積分容量Ｃａｐ１を小さくした方が、光検出精度が優れ、微弱光の光量を検出するのにも適していることが特徴になっている。
【００４０】
上記信号処理回路において、定電流出力制御部１３は、電圧検出部１１からの電圧検出結果に応じて、一定の電流を出力する定電流源１２から出力電流を制御する。これにより、電流電圧変換部２を初期化するためにリセット用容量素子を必要とせず、回路面積を縮小できる。
【００４１】
また、上記信号処理回路において、定電流源１２からの定電流の電流値と、定電流出力制御部１３による定電流出力の制御によって、電流電圧変換部２の出力電圧を制御する。これにより、電圧検出部１１が電圧検出信号を出力する範囲を任意に設定できるので、電圧検出回数計数部１４による電圧検出１回に相当する出力データ値を任意に設定することができる。
【符号の説明】
【００４２】
１…撮像部、
２…電流電圧変換部、
３…制御部、
４…Ａ／Ｄ変換部、
５…撮像データ、
６…演算増幅回路、
６Ｒ…基準電圧源、
７…受光素子、
１０，１０Ａ，１０Ｂ…信号処理回路、
１１…電圧検出部、
１１Ｒ…基準電圧源、
１２…定電流源、
１３…定電流出力制御部、
１４…電圧検出回数計数部、
１５…相関２重サンプル演算部、
２０…受光素子アレイ、
２１…受光素子、
２２…行選択回路、
２３…列選択回路、
３０…制御回路、
Ｃａｐ１…積分容量、
ＳＷ０…選択スイッチ、
ＳＷ１…帰還スイッチ、
ＳＷ２…出力制御スイッチ。
【先行技術文献】
【特許文献】
【００４３】
【特許文献１】特許第４５５０９５７号公報
【図１】
0006589275.tif 000002
【図２】
0006589275.tif 000003
【図３Ａ】
0006589275.tif 000004
【図３Ｂ】
0006589275.tif 000005
【図４】
0006589275.tif 000006
【図５】
0006589275.tif 000007
【図６】
0006589275.tif 000008
【図７】
0006589275.tif 000009
【図８】
0006589275.tif 000010
【図９】
0006589275.tif 000011
【図１０】
0006589275.tif 000012