(57)【特許請求の範囲】
【請求項１】
第１の直流正母線および第１の直流負母線の間に直列に接続される第１および第２のコンデンサと、
電力系統と、前記第１の直流正母線、前記第１の直流負母線、および前記第１および第２のコンデンサの第１の中性点との間に接続され、直流電圧と少なくとも３つの電圧値の間で変化する交流電圧とを相互に変換可能に構成された第１のマルチレベルインバータと、
第２の直流正母線および第２の直流負母線の間に直列に接続される第３および第４のコンデンサと、
前記電力系統と、前記第２の直流正母線、前記第２の直流負母線および前記第３および第４のコンデンサの第２の中性点との間に接続され、直流電圧と少なくとも３つの電圧値の間で変化する交流電圧とを相互に変換可能に構成された第２のマルチレベルインバータと、
前記第１および第２のマルチレベルインバータを制御する制御装置とを備え、
前記制御装置は、
第１の電力指令値に従った進み無効電力を前記電力系統に出力するように、前記第１のマルチレベルインバータを制御するとともに、前記第１の中性点の電位変動を抑制するためのバランス制御を実行するように構成された第１のインバータ制御部と、
第２の電力指令値に従った遅れ無効電力を前記電力系統に出力するように、前記第２のマルチレベルインバータを制御するとともに、前記第２の中性点の電位変動を抑制するためのバランス制御を実行するように構成された第２のインバータ制御部と、
前記進み無効電力と前記遅れ無効電力との合計電力が、無効電力指令値に一致するように、前記第１の電力指令値および前記第２の電力指令値を生成するように構成された電力指令生成部とを含み、
前記電力指令生成部は、前記第１の電力指令値および前記第２の電力指令値の合計が前記無効電力指令値に一致するという条件下で、各々の絶対値が所定値以上となるように、前記第１の電力指令値および前記第２の電力指令値を生成する、自励式無効電力補償装置。
【請求項２】
前記第１のインバータ制御部は、前記第１の電力指令値と前記第１のマルチレベルインバータの出力電力との差に応じた電圧指令値に、前記第１のコンデンサの両端の電圧と前記第２のコンデンサの両端の電圧との差に基づいた電圧指令値を加算するように構成され、
前記第２のインバータ制御部は、前記第２の電力指令値と前記第２のマルチレベルインバータの出力電力との差に応じた電圧指令値に、前記第３のコンデンサの両端の電圧と前記第４のコンデンサの両端の電圧との差に基づいた電圧指令値を加算するように構成される、請求項１に記載の自励式無効電力補償装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マルチレベルインバータを備えた自励式無効電力補償装置に関する。
【背景技術】
【０００２】
近年、高圧大容量化を比較的容易に実現でき、出力高調波が少ない等の理由から、マルチレベルインバータが注目されている。たとえばＳＴＡＴＣＯＭ（Static  Synchronous  Compensator）、ＳＶＧ（Static  Var  Generator）あるいは自励式ＳＶＣ（Static  Var  Compensator）などの自励式無効電力補償装置においては、高耐圧および大定格電流を有する半導体スイッチング素子を用いた電力変換装置に、中性点クランプ式のマルチレベルインバータを用いる構成が提案されている。
【０００３】
このマルチレベルインバータにおいては、従来より、スイッチングパターンにより、直流電源回路の中性点が半導体スイッチング素子およびダイオードを介して交流ラインに接続される期間があり、この期間に中性点を流れる電流によって中性点電位が変動することが知られている。このような中性点電位の変動は、半導体スイッチング素子への過大な印加電圧を招くおそれがある。
【０００４】
このような不都合を防止するための一つの方法として、たとえば、特開２０１３−２５５３１７号公報（特許文献１）には、直列接続された２つのコンデンサの直流電圧が互いに等しくなるように、当該２つのコンデンサの直流電圧の電圧差に応じて、３レベルインバータの電圧指令を補正する構成が開示されている。この特許文献１では、２つのコンデンサの直流電圧の電圧差に基づいて生成した補償量を、必要に応じて極性変換して３レベルインバータの各相出力電圧指令に加算することにより、最終的な出力電圧指令を生成する。以下では、中性点電位の変動を抑制するための制御を「バランス制御」と呼ぶこととする。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−２５５３１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記特許文献１に記載されるバランス制御によれば、マルチレベルインバータの出力電力が０付近となる低出力運転時は、マルチレベルインバータに流れる電流の大きさが小さくなるため、２つのコンデンサの直流電圧を等しくするために両コンデンサの充電もしくは放電を促すことが難しくなり、結果的にバランス制御の効きが悪くなる。
【０００７】
このように、低出力運転時は、バランス制御を有効に実行することが難しいため、両コンデンサの直流電圧がアンバランスになる可能性が高くなる。両コンデンサの直流電圧がアンバランスになると、半導体スイッチング素子に過電圧が印加されるおそれが生じる。
【０００８】
この発明は、上記のような課題を解決するためになされたものであり、その目的は、低出力運転時における中性点電位の変動を抑制可能な自励式無効電力補償装置を提供することである。
【課題を解決するための手段】
【０００９】
この発明のある局面に従う自励式無効電力補償装置は、第１の直流正母線および第１の直流負母線の間に直列に接続される第１および第２のコンデンサと、第１のマルチレベルインバータと、第２の直流正母線および第２の直流負母線の間に直列に接続される第３および第４のコンデンサと、第２のマルチレベルインバータと、前記第１および第２のマルチレベルインバータを制御する制御装置とを備える。第１のマルチレベルインバータは、電力系統と、第１の直流正母線、第１の直流負母線、および第１および第２のコンデンサの第１の中性点との間に接続され、直流電圧と少なくとも３つの電圧値の間で変化する交流電圧とを相互に変換可能に構成される。第２のマルチレベルインバータは、電力系統と、第２の直流正母線、第２の直流負母線および第３および第４のコンデンサの第２の中性点との間に接続され、直流電圧と少なくとも３つの電圧値の間で変化する交流電圧とを相互に変換可能に構成される。制御装置は、第１のインバータ制御部と、第２のインバータ制御部と、電力指令生成部とを含む。第１のインバータ制御部は、第１の電力指令値に従った進み無効電力を電力系統に出力するように、第１のマルチレベルインバータを制御するとともに、第１の中性点の電位変動を抑制するためのバランス制御を実行するように構成される。第２のインバータ制御部は、第２の電力指令値に従った遅れ無効電力を電力系統に出力するように、第２のマルチレベルインバータを制御するとともに、第２の中性点の電位変動を抑制するためのバランス制御を実行するように構成される。電力指令生成部は、進み無効電力と遅れ無効電力との合計電力が、電力系統の電圧変動に応じた無効電力指令値に一致するように、第１の電力指令値および第２の電力指令値を生成するように構成される。
【発明の効果】
【００１０】
この発明によれば、低出力運転時でも中性点の電位変動を抑制することが可能な自励式無効電力補償装置を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態に係る自励式無効電力補償装置の主回路構成を示す概略ブロック図である。
【図２】図１に示した３レベルインバータの構成を詳細に説明する回路図である。
【図３】制御装置による、３レベルインバータの１相分のＰＷＭ制御を説明するための信号波形図である。
【図４】自励式無効電力補償装置の動作を示す図である。
【図５】３レベルインバータの出力電流の波形を示す図である。
【図６】制御装置の構成を説明するブロック図である。
【図７】中性点電位制御回路の構成を示す図である。
【図８】電力指令生成部の構成を示す図である。
【図９】電力指令値を示す波形図である。
【発明を実施するための形態】
【００１２】
以下に本発明の実施の形態について図面を参照して詳細に説明する。なお、以下図中における同一または相当部分には同一の符号を付してその説明は繰返さない。
【００１３】
（自励式無効電力補償装置の構成）
図１は、本発明の実施の形態に係る自励式無効電力補償装置１００の主回路構成を示す概略ブロック図である。図１を参照して、自励式無効電力補償装置１００は、マルチレベルインバータ１Ａ，１Ｂと、コンデンサＣ１〜Ｃ４と、連系リアクトルＬＡ，ＬＢと、電圧検出器５，１１〜１４と、電流検出器７，８と、制御装置１０とを備える。
【００１４】
マルチレベルインバータ１Ａ（第１のマルチレベルインバータ）は、連系リアクトルＬＡおよび変換器用変圧器２を介して電力系統３に接続される。マルチレベルインバータ１Ｂ（第２のマルチレベルインバータ）は、連系リアクトルＬＢおよび変換器用変圧器２を介して電力系統３に接続される。すなわち、マルチレベルインバータ１Ａおよびマルチレベルインバータ１Ｂは、変換器用変圧器２に対して並列に接続される。
【００１５】
後述するように、マルチレベルインバータ１Ａ，１Ｂの各々は三相３レベルインバータにより構成される。以下の説明では、マルチレベルインバータ１Ａを「３レベルインバータ１Ａ」と称し、マルチレベルインバータ１Ｂを「３レベルインバータ１Ｂ」と称する。
【００１６】
コンデンサＣ１，Ｃ２は直流正母線Ｌ１および直流負母線Ｌ２の間に直列に接続されて、直流正母線Ｌ１と直流負母線Ｌ２との間の電圧を平滑化する（図２参照）。コンデンサＣ１，Ｃ２の接続点である中性点Ｎ１には直流中性点母線Ｌ３が接続される。
【００１７】
３レベルインバータ１Ａは、直流正母線Ｌ１、直流負母線Ｌ２およびコンデンサＣ１，Ｃ２の中性点Ｎ１に接続される。３レベルインバータ１Ａは、直流正母線Ｌ１および直流負母線Ｌ２の間の直流電圧と３つの電圧値の間で変化する交流電圧とを相互に変換可能に構成される。
【００１８】
コンデンサＣ３，Ｃ４は直流正母線Ｌ４および直流負母線Ｌ５の間に直列に接続されて、直流正母線Ｌ４と直流負母線Ｌ５との間の電圧を平滑化する（図２参照）。コンデンサＣ３，Ｃ４の接続点である中性点Ｎ２には直流中性点母線Ｌ６が接続される。
【００１９】
３レベルインバータ１Ｂは、直流正母線Ｌ４、直流負母線Ｌ５およびコンデンサＣ３，Ｃ４の中性点Ｎ２に接続される。３レベルインバータ１Ｂは、直流正母線Ｌ４および直流負母線Ｌ５の間の直流電圧と３つの電圧値の間で変化する交流電圧とを相互に変換可能に構成される。
【００２０】
電圧検出器５は、変換機用変圧器２の二次側の三相交流電圧Ｖｓを検出し、三相交流電圧Ｖｓを示す信号を制御装置１０に出力する。電流検出器７は、３レベルインバータ１Ａの出力電流ＩＡを検出し、電流ＩＡを示す信号を制御装置１０に出力する。電流検出器８は、３レベルインバータ１Ｂの出力電流ＩＢを検出し、電流ＩＢを示す信号を制御装置１０に出力する。
【００２１】
直流正母線Ｌ１と直流負母線Ｌ２との間の電圧は中性点Ｎ１により電圧Ｖｐ＿Ａ，Ｖｎ＿Ａに分圧される。電圧検出器１１は、コンデンサＣ１の両端の電圧Ｖｐ＿Ａを検出し、電圧Ｖｐ＿Ａを示す信号を制御装置１０に出力する。電圧検出器１２は、コンデンサＣ２の両端の電圧Ｖｎ＿Ａを検出して、電圧Ｖｎ＿Ａを示す信号を制御装置１０に出力する。
【００２２】
直流正母線Ｌ４と直流負母線Ｌ５との間の電圧は中性点Ｎ２により電圧Ｖｐ＿Ｂ，Ｖｎ＿Ｂに分圧される。電圧検出器１３は、コンデンサＣ３の両端の電圧Ｖｐ＿Ｂを検出し、電圧Ｖｐ＿Ｂを示す信号を制御装置１０に出力する。電圧検出器１４は、コンデンサＣ４の両端の電圧Ｖｎ＿Ｂを検出し、電圧Ｖｎ＿Ｂを示す信号を制御装置１０に出力する。
【００２３】
制御装置１０は、３レベルインバータ１Ａ，１Ｂの動作を制御する。後に詳細に説明するが、３レベルインバータ１Ａ，１Ｂは、半導体スイッチング素子を含む半導体スイッチにより構成される。なお本実施の形態では、半導体スイッチング素子としてＩＧＢＴ（Insulated  Gate  Bipolar  Transistor）が用いられる。また、本実施の形態では半導体スイッチング素子の制御方式としてＰＷＭ（Pulse  Width  Modulation）制御を適用することができる。
【００２４】
制御装置１０は、電圧検出器５からの三相交流電圧Ｖｓを示す信号、電流検出器７，８からの３レベルインバータ１Ａ，１Ｂの出力電流ＩＡ，ＩＢを示す信号、および電圧検出器１１，１２が検出した電圧Ｖｐ＿Ａ，Ｖｎ＿Ａを示す信号、電圧検出器１３，１４が検出した電圧Ｖｐ＿Ｂ，Ｖｎ＿Ｂを示す信号等を受けてＰＷＭ制御を実行する。
【００２５】
（３レベルインバータの構成）
図２は、図１に示した３レベルインバータ１Ａ，１Ｂの構成を詳細に説明する回路図である。図２を参照して、３レベルインバータ１Ａは、ＩＧＢＴ素子Ｑ１ｕ，Ｑ１ｖ，Ｑ１ｗ（総称してＩＧＢＴ素子Ｑ１とも称する）、ＩＧＢＴ素子Ｑ２ｕ，Ｑ２ｖ，Ｑ２ｗ（総称してＩＧＢＴ素子Ｑ２とも称する）、ダイオードＤ１ｕ，Ｄ１ｖ，Ｄ１ｗ（総称してダイオードＤ１とも称する）、ダイオードＤ２ｕ，Ｄ２ｖ，Ｄ２ｗ（総称してダイオードＤ２とも称する）、および交流スイッチＳ１〜Ｓ３を含む。
【００２６】
ＩＧＢＴ素子Ｑ１ｕ，Ｑ１ｖ，Ｑ１ｗのドレインはともに直流正母線Ｌ１に接続され、それらのソースはそれぞれ交流端子Ｔ１，Ｔ２，Ｔ３に接続される。ＩＧＢＴ素子Ｑ２ｕ，Ｑ２ｖ，Ｑ２ｗのドレインはそれぞれ交流端子Ｔ１，Ｔ２，Ｔ３に接続され、それらのソースはともに直流負母線Ｌ２に接続される。
【００２７】
ダイオードＤ１，Ｄ２のアノードはそれぞれＩＧＢＴ素子Ｑ１，Ｑ２のソースに接続され、それらのカソードはそれぞれＩＧＢＴ素子Ｑ１，Ｑ２のドレインに接続される。すなわち、ダイオードＤ１，Ｄ２は、それぞれＩＧＢＴ素子Ｑ１，Ｑ２に逆並列に接続される。
【００２８】
交流スイッチＳ１〜Ｓ３の各々は、ＩＧＢＴ素子Ｑ３，Ｑ４およびダイオードＤ３，Ｄ４を含む。交流スイッチＳ１〜Ｓ３のＩＧＢＴ素子Ｑ４のソースはそれぞれ交流端子Ｔ１，Ｔ２，Ｔ３に接続され、交流スイッチＳ１〜Ｓ３のＩＧＢＴ素子Ｑ３のソースはともに中性点Ｎ１に接続される。交流スイッチＳ１〜Ｓ３の各々において、ＩＧＢＴ素子Ｑ３，Ｑ４のドレインは互いに接続され、ダイオードＤ３，Ｄ４はそれぞれＩＧＢＴ素子Ｑ３，Ｑ４に逆並列に接続される。
【００２９】
ＩＧＢＴ素子Ｑ１〜Ｑ４の各々は、制御装置１０によってＰＷＭ制御され、三相交流電圧Ｖｓに同期して所定のタイミングでオンオフされる。たとえば、ＩＧＢＴ素子Ｑ１ｕ，Ｑ１ｖ，Ｑ１ｗは、三相交流電圧Ｖｓに同期して順次オンオフされる。ＩＧＢＴ素子Ｑ１ｕ，Ｑ１ｖ，Ｑ１ｗがオンされている期間ではそれぞれＩＧＢＴ素子Ｑ２ｕ，Ｑ２ｖ，Ｑ２ｗがオフされ、ＩＧＢＴ素子Ｑ１ｕ，Ｑ１ｖ，Ｑ１ｗがオフされている期間ではそれぞれＩＧＢＴ素子Ｑ２ｕ，Ｑ２ｖ，Ｑ２ｗがオンされる。
【００３０】
３レベルインバータ１Ａは、直流正母線Ｌ１、直流負母線Ｌ２および直流中性点母線Ｌ３を介して供給される正電位、負電位および中性点電位に基づいて三相交流電圧を生成し、生成した三相交流電圧を交流端子Ｔ１〜Ｔ３に出力する。中性点電位は正電位と負電位との中間電位である。生成される三相交流電圧は、たとえば、正電位、中性点電位、負電位、中性点電位、正電位、・・・と変化する３レベルの交流電圧である。
【００３１】
３レベルインバータ１Ｂは、ＩＧＢＴ素子Ｑ５ｕ，Ｑ５ｖ，Ｑ５ｗ（総称してＩＧＢＴ素子Ｑ５とも称する）、ＩＧＢＴ素子Ｑ６ｕ，Ｑ６ｖ，Ｑ６ｗ（総称してＩＧＢＴ素子Ｑ６とも称する）、ダイオードＤ５ｕ，Ｄ５ｖ，Ｄ５ｗ（総称してダイオードＤ５とも称する）、ダイオードＤ６ｕ，Ｄ６ｖ，Ｄ６ｗ（総称してダイオードＤ６とも称する）、および交流スイッチＳ４〜Ｓ６を含む。
【００３２】
ＩＧＢＴ素子Ｑ５ｕ，Ｑ５ｖ，Ｑ５ｗのドレインはともに直流正母線Ｌ４に接続され、それらのソースはそれぞれ交流端子Ｔ４，Ｔ５，Ｔ６に接続される。ＩＧＢＴ素子Ｑ６ｕ，Ｑ６ｖ，Ｑ６ｗのドレインはそれぞれ交流端子Ｔ４，Ｔ５，Ｔ６に接続され、それらのソースはともに直流負母線Ｌ５に接続される。
【００３３】
ダイオードＤ５，Ｄ６のアノードはそれぞれＩＧＢＴ素子Ｑ５，Ｑ６のソースに接続され、それらのカソードはそれぞれＩＧＢＴ素子Ｑ５，Ｑ６のドレインに接続される。すなわち、ダイオードＤ５，Ｄ６は、それぞれＩＧＢＴ素子Ｑ５，Ｑ６に逆並列に接続される。
【００３４】
交流スイッチＳ４〜Ｓ６の各々は、ＩＧＢＴ素子Ｑ７，Ｑ８およびダイオードＤ７，Ｄ８を含む。交流スイッチＳ４〜Ｓ６のＩＧＢＴ素子Ｑ８のソースはそれぞれ交流端子Ｔ４，Ｔ５，Ｔ６に接続され、交流スイッチＳ４〜Ｓ６のＩＧＢＴ素子Ｑ７のソースがともに中性点Ｎ２に接続される。交流スイッチＳ４〜Ｓ６の各々において、ＩＧＢＴ素子Ｑ７，Ｑ８のドレインは互いに接続され、ダイオードＤ７，Ｄ８はそれぞれＩＧＢＴ素子Ｑ７，Ｑ８に逆並列に接続される。
【００３５】
ＩＧＢＴ素子Ｑ５〜Ｑ８の各々は、制御装置１０によってＰＷＭ制御され、三相交流電圧Ｖｓに同期して所定のタイミングでオンオフされる。たとえば、ＩＧＢＴ素子Ｑ５ｕ，Ｑ５ｖ，Ｑ５ｗは、三相交流電圧Ｖｓに同期して順次オンオフされる。ＩＧＢＴ素子Ｑ５ｕ，Ｑ５ｖ，Ｑ５ｗがオンされている期間ではそれぞれＩＧＢＴ素子Ｑ６ｕ，Ｑ６ｖ，Ｑ６ｗがオフされ、ＩＧＢＴ素子Ｑ５ｕ，Ｑ５ｖ，Ｑ５ｗがオフされている期間ではそれぞれＩＧＢＴ素子Ｑ６ｕ，Ｑ６ｖ，Ｑ６ｗがオンされる。
【００３６】
３レベルインバータ１Ｂは、直流正母線Ｌ４、直流負母線Ｌ５および直流中性点母線Ｌ６を介して供給される正電位、負電位および中性点電位に基づいて三相交流電圧を生成し、生成した三相交流電圧を交流端子Ｔ４〜Ｔ６に出力する。
【００３７】
図３は、制御装置１０による、３レベルインバータ１Ａの１相分のＰＷＭ制御を説明するための信号波形図である。ＩＧＢＴ素子Ｑ１〜Ｑ４のゲートには、それぞれゲート信号φ１〜φ４が与えられる。図３はゲート信号φ１〜φ４の作成方法および波形を示す図である。図３には、電圧指令値Ｖ＊、正側三角波キャリア信号ＣＡ１、負側三角波キャリア信号ＣＡ２およびゲート信号φ１〜φ４の波形が示されている。
【００３８】
キャリア信号ＣＡ１，ＣＡ２の周期および位相は同じである。キャリア信号ＣＡ１，ＣＡ２の周期は電圧指令値Ｖ＊の周期よりも十分に小さい。
【００３９】
電圧指令値Ｖ＊のレベルと正側三角波キャリア信号ＣＡ１のレベルの高低が比較される。電圧指令値Ｖ＊のレベルが正側三角波キャリア信号ＣＡ１のレベルよりも高い場合は、ゲート信号φ１，φ３がそれぞれＨレベルおよびＬレベルにされる。電圧指令値Ｖ＊のレベルが正側三角波キャリア信号ＣＡ１のレベルよりも低い場合は、ゲート信号φ１，φ３がそれぞれＬレベルおよびＨレベルにされる。
【００４０】
したがって、電圧指令値Ｖ＊のレベルが正である期間では、ゲート信号φ１およびφ３がキャリア信号ＣＡ１に同期して交互にＨレベルにされ、ＩＧＢＴ素子Ｑ１，Ｑ３が交互にオンされる。また、電圧指令値Ｖ＊のレベルが負である期間では、ゲート信号φ１，φ３はそれぞれＬレベルおよびＨレベルに固定され、ＩＧＢＴ素子Ｑ１がオフ状態に固定されるとともにＩＧＢＴ素子Ｑ３がオン状態に固定される。
【００４１】
電圧指令値Ｖ＊のレベルと負側三角波キャリア信号ＣＡ２のレベルの高低が比較される。電圧指令値Ｖ＊のレベルが負側三角波キャリア信号ＣＡ２のレベルよりも高い場合は、ゲート信号φ２，φ４がそれぞれＬレベルおよびＨレベルにされる。電圧指令値Ｖ＊のレベルが負側三角波キャリア信号ＣＡ２のレベルよりも低い場合は、ゲート信号φ２，φ４がそれぞれＨレベルおよびＬレベルにされる。
【００４２】
したがって、電圧指令値Ｖ＊のレベルが正である期間では、ゲート信号φ２，φ４はそれぞれＬレベルおよびＨレベルに固定され、ＩＧＢＴ素子Ｑ２がオフ状態に固定されるとともにＩＧＢＴ素子Ｑ４がオン状態に固定される。また、電圧指令値Ｖ＊のレベルが負である期間では、ゲート信号φ２およびφ４がキャリア信号ＣＡ２に同期して交互にＨレベルにされ、ＩＧＢＴ素子Ｑ２，Ｑ４が交互にオンされる。
【００４３】
（動作）
次に、本実施の形態に係る自励式無効電力補償装置１００の動作について説明する。
【００４４】
図４は、自励式無効電力補償装置１００の動作を示す図である。図４を参照して、本実施の形態に係る自励式無効電力補償装置１００は、電力系統３に対して電気的に並列接続された２つの３レベルインバータ１Ａ，１Ｂにより構成される。
【００４５】
３レベルインバータ１Ａは、コンデンサＣ１，Ｃ２によって平滑化された電圧すなわち直流電圧に基づいて電力系統３へ無効電力を出力する。３レベルインバータ１Ｂは、コンデンサＣ３，Ｃ４によって平滑化された電圧すなわち直流電圧に基づいて電力系統３へ無効電力を出力する。変換器用変圧器２は、３レベルインバータ１Ａ，１Ｂから出力された電圧を変圧して電力系統３へ出力する。
【００４６】
制御装置１０は、３レベルインバータ１Ａ，１Ｂの各々から電力系統３へ出力される無効電力を制御する。具体的には、制御装置１０は、電力系統３へ進み無効電力ＱＡを出力するように、３レベルインバータ１Ａを構成するＩＧＢＴ素子Ｑ１〜Ｑ４をＰＷＭ制御する。制御装置１０はまた、電力系統３へ遅れ無効電力ＱＢを出力するように、３レベルインバータ１Ｂを構成するＩＧＢＴ素子Ｑ５〜Ｑ８をＰＷＭ制御する。
【００４７】
ここで、自励式無効電力補償装置１００全体が出力する無効電力Ｑの基準値を示す無効電力指令値をＱｒｅｆとし、３レベルインバータ１Ａが出力する進み無効電力ＱＡの基準値を示す電力指令値（第１の電力指令値）をＱｒｅｆ＿Ａとし、３レベルインバータ１Ｂが出力する遅れ無効電力ＱＢの基準値を示す電力指令値（第２の電力指令値）をＱｒｅｆ＿Ｂとすると、制御装置１０は、以下の式（１）を満たすように電力指令値Ｑｒｅｆ＿Ａ，Ｑｒｅｆ＿Ｂを生成する。
【００４８】
Ｑｒｅｆ＝Ｑｒｅｆ＿Ａ＋Ｑｒｅｆ＿Ｂ      …（１）
すなわち、制御装置１０は、３レベルインバータ１Ａが出力する進み無効電力ＱＡと３レベルインバータ１Ｂが出力する遅れ無効電力ＱＢとの合計値が無効電力指令値Ｑｒｅｆに一致するように、電力指令値Ｑｒｅｆ＿Ａ，Ｑｒｅｆ＿Ｂを生成する。
【００４９】
図５は、３レベルインバータ１Ａ，１Ｂの出力電流の波形を示す図である。図５を参照して、３レベルインバータ１Ａから電力系統３に出力される無効電流Ｉｑ＿Ａは、三相交流電圧Ｖｓよりも９０度位相が進んでいる。一方、３レベルインバータ１Ｂから電力系統３に出力される無効電流Ｉｑ＿Ｂは、三相交流電圧Ｖｓよりも９０度位相が遅れている。以下では、無効電流Ｉｑ＿Ａを進み無効電流とも称し、無効電流Ｉｑ＿Ｂを遅れ無効電流とも称する。
【００５０】
図５に示されるように、進み無効電流Ｉｑ＿Ａの振幅と遅れ無効電流Ｉｑ＿Ｂの振幅とが等しければ、３レベルインバータ１Ａから出力された進み無効電流Ｉｑ＿Ａは電力系統３に供給されずに、遅れ無効電流Ｉｑ＿Ｂとして３レベルインバータ１Ｂに供給される。その結果、３レベルインバータ１Ａから出力される無効電力ＱＡと３レベルインバータ１Ｂから出力される無効電力ＱＢとは互いに打ち消し合う関係となるため、自励式無効電力補償装置１００から電力系統３に出力される無効電力Ｑは実質的に０となる。
【００５１】
制御装置１０はさらに、コンデンサＣ１，Ｃ２の接続点である中性点Ｎ１の電位変動を抑制するために、コンデンサＣ１，Ｃ２の直流電圧を互いに等しくする制御（バランス制御）を実行する。制御装置１０はまた、コンデンサＣ３，Ｃ４の接続点である中性点Ｎ２の電位変動を抑制するために、コンデンサＣ３，Ｃ４の直流電圧を互いに等しくする制御（バランス制御）を実行する。
【００５２】
バランス制御では、従来より、２つのコンデンサの直流電圧の電圧差に基づいて零相電圧指令値を生成し、生成した零相電圧指令値を３レベルインバータの電圧指令値Ｖ＊に重畳させる方法が採用されている（たとえば、特許文献１参照）。この方法では、零相電圧指令値加算後の電圧指令値Ｖ＊と、キャリア信号ＣＡ１，ＣＡ２とが比較されることにより、３レベルインバータに含まれるＩＧＢＴ素子を駆動するためのゲート信号が生成される。
【００５３】
たとえば、３レベルインバータ１Ａにおいて、コンデンサＣ１の電圧Ｖｐ＿ＡがコンデンサＣ２の電圧Ｖｎ＿Ａよりも大きい場合を想定する（Ｖｐ＿Ａ＞Ｖｎ＿Ａ）。このような場合、バランス制御では、コンデンサＣ１の放電およびコンデンサＣ２の充電を促すように、ゲート信号φ１〜φ４がＨレベルにされる時間が調整される。
【００５４】
具体的には、３レベルインバータ１Ａは、出力電圧に対する出力電流の極性に応じて、コンデンサＣ１，Ｃ２の充電および放電が切替えられる。出力電圧のレベルが正である期間では、出力電流が正であるときにＩＧＢＴ素子Ｑ１がオンされる時間を短くすると、中性点Ｎ１に流入する電流が増えるため、コンデンサＣ１の放電およびコンデンサＣ２の充電が促され、出力電流が負であるときにＩＧＢＴ素子Ｑ１がオンされる時間を長くすると、中性点Ｎ１から流出する電流が減るため、コンデンサＣ１の充電およびコンデンサＣ２の放電が抑制される。
【００５５】
一方、出力電圧のレベルが負である期間では、出力電流が正であるときにＩＧＢＴ素子Ｑ２がオンされる時間を短くすると、中性点Ｎ１に流入する電流が増えるため、コンデンサＣ１の放電およびコンデンサＣ２の充電が促され、出力電流が負であるときにＩＧＢＴ素子Ｑ２がオンされる時間を長くすると、中性点Ｎ１から流出する電流が減るため、コンデンサＣ１の充電およびコンデンサＣ２の放電が抑制される。
【００５６】
なお、ＩＧＢＴ素子Ｑ１，Ｑ２がオンされる時間の調整は、３レベルインバータ１Ａから出力される無効電流Ｉｑ＿Ａの極性に応じて、電圧指令値Ｖ＊に重畳する零相電圧指令値の極性を切替えることによって行なうことができる。
【００５７】
しかしながら、３レベルインバータ１の出力電力が０付近となる低出力運転時は、出力電流が発生しない、もしくは出力電流の大きさが小さいため、上述したコンデンサＣ１，Ｃ２の充放電を促すことができず、バランス制御の効きが悪くなる。その結果、低出力運転時はコンデンサＣ１，Ｃ２の直流電圧がアンバランスになる可能性が高くなり、半導体スイッチング素子に過電圧が印加されるおそれが生じる。
【００５８】
このような不具合を回避するため、本実施の形態に係る自励式無効電力補償装置１００では、図４に示したように、自励式無効電力補償装置１００が電力系統３に出力すべき無効電力を、電力系統３に対して並列に接続された２つの３レベルインバータ１Ａ，１Ｂで協働して出力する構成とする。これにより、低出力運転時においても、各３レベルインバータの出力電力を、バランス制御が有効となる大きさとすることができる。
【００５９】
詳細には、自励式無効電力補償装置１００から電力系統３に対しては、３レベルインバータ１Ａが出力する進み無効電力ＱＡと、３レベルインバータ１Ｂが出力する遅れ無効電力ＱＢとを合計した無効電力Ｑが供給される。これによれば、進み無効電力ＱＡおよび遅れ無効電力ＱＢをほぼ同じ大きさとすれば、進み無効電力ＱＡと遅れ無効電力ＱＢとが互いに打ち消し合うため、実質的に、電力系統３に供給される無効電力Ｑを約０とすることができる。よって、３レベルインバータ１Ａ，１Ｂの各々は、バランス制御を有効に実行可能な大きさの無効電力を出力することができる。
【００６０】
（制御装置の構成）
次に、制御装置１０の構成について説明する。
【００６１】
図６は、制御装置１０の構成を説明するブロック図である。制御装置１０において、有効電流成分および無効電流成分はそれぞれｄ軸、ｑ軸とする回転座標系（ｄｑ座標系）で制御される。ｄ軸は系統電圧と同位相の成分となり、ｑ軸は系統電圧に直交した成分となるように、系統電圧に基づき制御される。
【００６２】
図６を参照して、制御装置１０は、電力指令生成部２０と、インバータ制御部２２，２４と、電圧検出部２６とを含む。
【００６３】
電力指令生成部２０は、無効電力指令値Ｑｒｅｆに基づいて電力指令値Ｑｒｅｆ＿ＡおよびＱｒｅｆ＿Ｂを生成する。電力指令生成部２０で生成された電力指令値Ｑｒｅｆ＿Ａ，Ｑｒｅｆ＿Ｂは、インバータ制御部２２，２４へそれぞれ出力される。電力指令生成部２０の詳細な構成については後述する。
【００６４】
電圧検出部２６は、電圧検出器５によって検出された三相交流電圧Ｖｓを三相／二相変換することにより、系統電圧検出値Ｖｄ，Ｖｑを検出する。
【００６５】
インバータ制御部２２（第１のインバータ制御部）は、三相交流電圧Ｖｓ、３レベルインバータ１Ａの出力電流ＩＡ、コンデンサＣ１，Ｃ２の電圧Ｖｐ＿Ａ，Ｖｎ＿Ａなどをモニタしながらゲート信号を供給することにより、３レベルインバータ１Ａを制御する。
【００６６】
インバータ制御部２４（第２のインバータ制御部）は、三相交流電圧Ｖｓ、３レベルインバータ１Ｂの出力電流ＩＢ、コンデンサＣ３，Ｃ４の電圧Ｖｐ＿Ｂ，Ｖｎ＿Ｂなどをモニタしながらゲート信号を供給することにより、３レベルインバータ１Ｂを制御する。なお、インバータ制御部２２とインバータ制御部２４とは基本的構成が同じであるため、図４においては、インバータ制御部２２の構成を代表的に示す。
【００６７】
インバータ制御部２２は、電流検出部３０と、無効電力検出部３２と、減算器３４，３８と、ＰＩ演算部３６，４０と、加算器４２，４６，４８，５０と、電圧指令生成部４４と、ゲート制御回路５２と、中性点電位制御回路５４とを含む。
【００６８】
電流検出部３０は、電流検出器７により検出された３レベルインバータ１Ａの出力電流ＩＡに基づいて、３レベルインバータ１Ａから電力系統３へ出力される無効電流Ｉｑ＿Ａおよび有効電流Ｉｄ＿Ａを検出する。具体的には、電流検出部３０は、電流検出器７により検出された三相交流電流ＩＡを三相／二相変換することによって無効電流Ｉｑ＿Ａおよび有効電流Ｉｄ＿Ａを検出する。
【００６９】
無効電力検出部３２は、電圧検出部２６により検出された系統電圧検出値Ｖｄ，Ｖｑおよび電流検出部３０により検出された無効電流Ｉｑ＿Ａおよび有効電流Ｉｄ＿Ａに基づいて、３レベルインバータ１Ａから電力系統３へ出力される無効電力Ｑ＿Ａを検出する。具体的には、無効電力検出部３２は、数式（Ｑ＝Ｖｄ×Ｉｑ＿Ａ−Ｖｑ×Ｉｄ＿Ａ）を用いて、無効電力Ｑ＿Ａを算出する。無効電力検出部３２は、検出した無効電力Ｑ＿Ａを減算器３４へ出力する。
【００７０】
減算器３４は、電力指令値Ｑｒｅｆ＿Ａと無効電力検出部３２により検出された無効電力Ｑ＿Ａとの偏差ΔＱ＿Ａを演算し、その偏差ΔＱ＿ＡをＰＩ演算部３６に与える。ＰＩ演算部３６は、少なくとも比例要素（Ｐ：Proportional  element）および積分要素（Integral  element）を含んで構成され、偏差ΔＱ＿Ａを入力として比例積分演算を行なうことにより、３レベルインバータ１Ａに要求される無効電流Ｉｑｒｅｆ＿Ａ（以下、無効電流基準値Ｉｑｒｅｆ＿Ａとも称する）を生成する。
【００７１】
減算器３８は、無効電流基準値Ｉｑｒｅｆ＿Ａと電流検出部３０により検出された無効電流Ｉｑ＿Ａとの偏差ΔＩｑ＿Ａを演算し、その偏差ΔＩｑ＿ＡをＰＩ演算部４０に与える。ＰＩ演算部４０は、偏差ΔＩｑ＿Ａを入力として比例積分演算を行ない、偏差ΔＩｑ＿Ａを０とするための無効電圧の電圧基準値を生成する。
【００７２】
加算器４２は、電圧検出部２６により検出された系統電圧検出器Ｖｑと、ＰＩ演算部４０により生成された電圧基準値とを加算し、その加算結果を、３レベルインバータ１Ａに要求される無効電圧Ｖｑ＿Ａ＊（以下、無効電圧基準値Ｖｑ＿Ａ＊とも称する）として電圧指令生成部４４へ出力する。
【００７３】
すなわち、減算器３４，３８、ＰＩ演算部３６，４０および加算器４２は、３レベルインバータ１Ａから出力される交流電圧のうち、無効電流Ｉｑ＿Ａに関わる成分を制御する。
【００７４】
電圧指令生成部４４は、電圧検出部２６により検出された系統電圧検出値Ｖｄ、および加算器４２により生成された無効電圧基準値Ｖｑ＿Ａ＊を三相／二相変換することにより、３レベルインバータ１Ａから出力すべき電圧として、電圧指令値Ｖｕ０＊，Ｖｖ０＊，Ｖｗ０＊を生成する。
【００７５】
中性点電位制御回路５４は、電圧検出器１１が検出したコンデンサＣ１の電圧Ｖｐ＿Ａ、電圧検出器１２が検出したコンデンサＣ２の電圧Ｖｎ＿Ａ、および電流検出部３０が検出した無効電流Ｉｑ＿Ａを受けて、電圧Ｖｐ＿Ａ，Ｖｎ＿Ａの電圧差を０にするための電圧指令値Ｖ１＊を生成する。中性点電位制御回路５４の詳細な構成については後述する。
【００７６】
加算器４６は、電圧指令値Ｖｕ０＊およびＶ１＊を加算して電圧指令値Ｖｕ＊を生成する。加算器４８は、電圧指令値Ｖｖ０＊およびＶ１＊を加算して電圧指令値Ｖｖ＊を生成する。加算器５０は、電圧指令値Ｖｗ０＊およびＶ１＊を加算して電圧指令値Ｖｗ＊を生成する。
【００７７】
ゲート制御回路５２は、ＰＷＭ制御に従って、３レベルインバータ１Ａが電圧指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊に相当する三相交流電圧を出力するためのゲート信号を、３レベルインバータ１ＡにおけるＩＧＢＴ素子Ｑ１〜Ｑ４に供給する。
【００７８】
以上に述べたように、インバータ制御部２２は、電力指令値Ｑｒｅｆ＿Ａに一致した無効電力を出力するとともに、中性点Ｎ１の電位変動を抑制するように、３レベルインバータ１を動作させる。インバータ制御部２４もインバータ制御部２２と同様に、電力指令値Ｑｒｅｆ＿Ｂに一致した無効電力を出力するとともに、中性点Ｎ２の電位変動を抑制するように、３レベルインバータ１Ｂを動作させる。
【００７９】
（中性点電位制御回路の構成）
図７は、中性点電位制御回路５４の構成を示す図である。図７では、３レベルインバータ１ＡのＵ相アームを制御するための構成を代表的に示す。
【００８０】
図７を参照して、中性点電位制御回路５４は、減算器６０と、増幅器６２と、乗算器６４，６６と、極性判別回路６８とを含む。
【００８１】
減算器６０は、電圧検出器１１が検出したコンデンサＣ１の電圧Ｖｐ＿Ａから電圧検出器１２が検出したコンデンサＣ２の電圧Ｖｎ＿Ａを減算して電圧差（Ｖｐ＿Ａ−Ｖｎ＿Ａ）の値を出力する。
【００８２】
増幅器６２は、電圧差（Ｖｐ＿Ａ−Ｖｎ＿Ａ）を示す値に所定のゲインＧを乗算して、零相電圧指令値を生成する。乗算器６４は、零相電圧指令値と６次高調波信号（ｓｉｎ６θ）との積を演算する。なお、６次高調波信号（ｓｉｎ６θ）は、電流検出部３０での三相／二相変換に用いられる位相θを６倍した位相６θに基づいて、図示しない正弦波発生器により生成される信号である。
【００８３】
極性判別回路６８は、電流検出部３０により検出した無効電流Ｉｑ＿Ａの極性を判別し、判別結果を示す信号を乗算器６６へ出力する。無効電流Ｉｑ＿Ａの極性は、３レベルインバータ１Ａが進み無効電流を出力しているときに正となり、遅れ無効電流を出力しているときに負となるものと定義する。極性判別回路６８は、無効電流Ｉｑ＿Ａの極性が正のときに値「−１」の信号を出力し、無効電流Ｉｑ＿Ａの極性が負のときに値「１」の信号を出力する。
【００８４】
乗算器６６は、零相電圧指令値および６次高調波信号の積に、極性判別回路６８の出力信号をさらに乗算し、電圧指令値Ｖｕ０＊，Ｖｖ０＊，Ｖｗ０＊に重畳する電圧指令値Ｖ１＊を生成する。
【００８５】
加算器４６は、電圧指令値Ｖｕ０＊，Ｖ１＊を加算して電圧指令値Ｖｕ＊を生成する。ゲート制御回路５２は、電圧指令値Ｖｕ＊に基づいて、３レベルインバータ１Ａに含まれるＩＧＢＴ素子Ｑ１〜Ｑ４を駆動するための信号（ゲート信号）を生成する。
【００８６】
ゲート制御回路５２は、比較器７０，７４と、ＮＯＴ回路７２，７６とを含む。比較器７０は、電圧指令値Ｖｕ＊と正側三角波キャリア信号ＣＡ１との高低を比較し、Ｖｕ＊＞ＣＡ１のときにゲート信号φ１をＨレベルにし、Ｖｕ＊＜ＣＡ１のときにゲート信号φ１をＬレベルにする。ＮＯＴ回路７２は、比較器７０から出力されるゲート信号φ１を反転して、ゲート信号φ３を生成する。
【００８７】
比較器７４は、電圧指令値Ｖｕ＊と負側三角波キャリア信号ＣＡ２との高低を比較し、Ｖｕ＊＜ＣＡ２のときにゲート信号φ２をＨレベルにし、Ｖｕ＊＞ＣＡ２のときにゲート信号φ２をＬレベルにする。ＮＯＴ回路７６は、比較器７４から出力されるゲート信号φ２を反転して、ゲート信号φ４を生成する。
【００８８】
（電力指令生成部の構成）
図８は、電力指令生成部２０の構成を示す図である。図８を参照して、電力指令生成部２０は、加算器８０と、減算器８２と、下限リミッタ８４と、上限リミッタ８６とを含む。
【００８９】
加算器８０および減算器８２には、自励式無効電力補償装置１００が出力すべき無効電力Ｑの基準値（無効電力指令値Ｑｒｅｆ）が入力される。無効電力Ｑは、進み無効電力を出力しているときに正、遅れ無効電力を出力しているときに負になるものと定義する。
【００９０】
加算器８０は、無効電力指令値Ｑｒｅｆに所定値Ｘ（Ｘ＞０）を加算する。減算器８２は、無効電力指令値Ｑｒｅｆから所定値Ｘを減算する。
【００９１】
所定値Ｘは、インバータ制御部２２，２４の各々がバランス制御を有効に実行することができる、３レベルインバータ１Ａ，１Ｂの出力電力の絶対値の最小値に相当する。所定値Ｘは、たとえば、各３レベルインバータの定格出力の約５％に設定される。
【００９２】
加算器８０の出力値（Ｑｒｅｆ＋Ｘ）は、下限リミッタ８４に入力される。下限リミッタ８４は、加算器８０の出力値（Ｑｒｅｆ＋Ｘ）を下限値Ｘ以上に制限して、電力指令値Ｑｒｅｆ＿Ａを生成する。すなわち、下限リミッタ８４は、上記所定値Ｘを下限値Ｘとして有しており、加算器８０の出力値（Ｑｒｅｆ＋Ｘ）が下限値Ｘ以上である場合には、出力値（Ｑｒｅｆ＋Ｘ）を電力指令値Ｑｒｅｆ＿Ａとする。一方、出力値（Ｑｒｅｆ＋Ｘ）が下限値Ｘより小さい場合には、電力指令値Ｑｒｅｆ＿Ａを下限値Ｘとする。
【００９３】
減算器８２の出力値（Ｑｒｅｆ−Ｘ）は、上限リミッタ８６に入力される。上限リミッタ８６は、減算器８２の出力値（Ｑｒｅｆ−Ｘ）を上限値（−Ｘ）以下に制限して、電力指令値Ｑｒｅｆ＿Ｂを生成する。すなわち、上限リミッタ８６は、上記所定値Ｘにマイナスをつけた上限値（−Ｘ）を有しており、減算器８２の出力値（Ｑｒｅｆ−Ｘ）が上限値（−Ｘ）以下である場合には、出力値（Ｑｒｅｆ−Ｘ）を電力指令値Ｑｒｅｆ＿Ｂとする。一方、出力値（Ｑｒｅｆ−Ｘ）が上限値（−Ｘ）より大きい場合には、電力指令値Ｑｒｅｆ＿Ｂを上限値−Ｘとする。
【００９４】
図９は、無効電力指令値Ｑｒｅｆおよび電力指令値Ｑｒｅｆ＿Ａ，Ｑｒｅｆ＿Ｂを示す波形図である。
【００９５】
図９を参照して、無効電力指令値Ｑｒｅｆは、進み無効電力（正の電力）と遅れ無効電力（負の電力）との間を変化する波形を有するものとする。
【００９６】
電力指令値Ｑｒｅｆ＿Ａは、無効電力指令値Ｑｒｅｆを正方向に所定値Ｘだけシフトさせた波形となっている。ただし、電力指令値Ｑｒｅｆ＿Ａは下限値Ｘ以上に制限されている。
【００９７】
電力指令値Ｑｒｅｆ＿Ｂは、無効電力指令値Ｑｒｅｆを負方向に所定値Ｘだけシフトさせた波形となっている。ただし、電力指令値Ｑｒｅｆ＿Ｂは上限値（−Ｘ）以下に制限されている。
【００９８】
電力指令値Ｑｒｅｆ＿ＡおよびＱｒｅｆ＿Ｂは、合計値（Ｑｒｅｆ＿Ａ＋Ｑｒｅｆ＿Ｂ）が無効電力指令値Ｑｒｅｆに一致するという条件を満たしつつ、各々の絶対値が所定値Ｘ以上となるように設定されている。これによれば、電力指令値Ｑｒｅｆ＿Ａに基づいて３レベルインバータ１Ａの動作を制御するときに、中性点Ｎ１のバランス制御を有効に実行することができる。また、電力指令値Ｑｒｅｆ＿Ｂに基づいて３レベルインバータ１Ｂの動作を制御するときに、中性点Ｎ２のバランス制御を有効に実行することができる。この結果、自励式無効電力補償装置１００から出力される無効電力Ｑの絶対値が所定値Ｘを下回る場合においても、３レベルインバータ１Ａ，１Ｂの各々において中性点Ｎ１，Ｎ２の電位変動を抑制することができる。
【００９９】
以上説明したように、本実施の形態によれば、自励式無効電力補償装置が、電力系統に並列に接続された２つの３レベルインバータにより構成され、かつ、当該２つの３レベルインバータが出力電力を互いに打ち消し合う関係となっている。これによれば、自励式無効電力補償装置から電力系統に出力される無効電力が低い場合であっても、各３レベルインバータにおいてバランス制御を有効に実行できるため、中性点電位変動を抑制することができる。
【０１００】
なお、本実施の形態では３レベルインバータを示したが、第１および第２のマルチレベルインバータは、直流電圧と少なくとも３つの電圧値を有する交流電圧とを相互に変換する回路であればよい。したがって、直流電圧と５つの電圧値を有する交流電圧とを相互に変換する５レベルインバータを、第１および第２のマルチレベルインバータに適用することができる。
【０１０１】
また本実施の形態では、三相の電力系統３に適用可能な自励式無効電力補償装置を示したが、電力系統は三相に限定されず、単相のものであってもよい。
【０１０２】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１０３】
１Ａ  ３レベルインバータ（第１のマルチレベルインバータ）、１Ｂ  ３レベルインバータ（第２のマルチレベルインバータ）、２  変換器用変圧器、３  電力系統、５，１１〜１４  電圧検出器、７，８  電流検出器、１０  制御装置、２０  電力指令生成部、２２，２４  インバータ制御部、２６  電圧検出部、３０  電流検出部、３２  無効電力検出部、３４，３８，６０，８２  減算器、３６，４０  ＰＩ演算部、４２，４６，４８，５０，８０  加算器、４４  電圧指令生成部、５２  ゲート制御回路、５４  中性点電位制御回路、６２  増幅器、６４，６６  乗算器、６８  極性判別回路、７０，７４  比較器、７２，７６  ＮＯＴ回路、８４  下限リミッタ、８６  上限リミッタ、１００  自励式無効電力補償装置、Ｃ１〜Ｃ４  コンデンサ、ＬＡ，ＬＢ  連系リアクトル、Ｌ１，Ｌ４  直流正母線、Ｌ２，Ｌ５  直流負母線、Ｌ３，Ｌ６  直流中性点母線。 
【図１】
0006538542.tif 000002
【図２】
0006538542.tif 000003
【図３】
0006538542.tif 000004
【図４】
0006538542.tif 000005
【図５】
0006538542.tif 000006
【図６】
0006538542.tif 000007
【図７】
0006538542.tif 000008
【図８】
0006538542.tif 000009
【図９】
0006538542.tif 000010