(57)【特許請求の範囲】
【請求項１】
直流直流変換器と、
前記直流直流変換器に制御信号を出力することにより前記直流直流変換器に含まれるスイッチング素子のオンオフを制御する制御信号出力部と、目標値に対する前記直流直流変換器による出力値の差分値に応じて前記制御信号のパルス幅を設定するパルス幅設定処理を実行するパルス幅設定部と、前記差分値に応じて前記制御信号のパルス周期を設定するパルス周期設定処理を実行するパルス周期設定部と、を有する制御装置と、を備え、
軽負荷状態の前記直流直流変換器を電流不連続モードにて動作させる場合において、ＰＷＭ制御による制御分解能よりも高い制御分解能が要求されるとき、前記パルス幅設定部が前記パルス幅設定処理を実行するのに加えて前記パルス周期設定部が前記パルス周期設定処理を実行する
ことを特徴とする電源装置。
【請求項２】
前記パルス幅設定部には、前記パルス幅設定処理における前記出力値の最小変動量の絶対値に対応する閾値が設定されており、
前記パルス幅設定部は、前記差分値の絶対値が前記閾値よりも小さい場合、前記差分値を零値に置き換えて前記パルス幅設定処理を実行する
ことを特徴とする請求項１記載の電源装置。
【請求項３】
前記パルス周期の更新間隔が前記パルス幅の更新間隔よりも長いことを特徴とする請求項１記載の電源装置。
【請求項４】
前記パルス幅設定部は、ＰＩ制御により前記パルス幅を設定するものであり、
前記パルス周期設定部は、前記差分値の正負に応じて前記パルス周期の値をインクリメント又はデクリメントする制御により前記パルス周期を設定するものである
ことを特徴とする請求項１記載の電源装置。
【請求項５】
前記制御装置は、マイクロコンピュータにより構成されていることを特徴とする請求項１記載の電源装置。
【請求項６】
請求項１記載の電源装置を用いたことを特徴とする半導体光源点灯装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置と、この電源装置を用いた半導体光源点灯装置とに関する。
【背景技術】
【０００２】
従来、直流直流変換器（以下「ＤＣ／ＤＣコンバータ」という。）を用いた電源装置が開発されている（例えば、特許文献１参照。）。【０００３】
ＤＣ／ＤＣコンバータは、スイッチング素子のオンオフによりエネルギーを蓄積及び放出するコイル又はトランス（以下、総称して「インダクタ」という。）を有している。ＤＣ／ＤＣコンバータの動作モードは、インダクタに流れる電流（以下「インダクタ電流」という。）に応じて３種類に分類される。すなわち、電流連続モード、電流臨界モード及び電流不連続モードである。図１４は、各動作モードにおける時間に対するインダクタ電流の値を示す特性図である。【０００４】
図１４Ａは電流連続モードにおけるインダクタ電流を示している。図中、Ｔｏｎはスイッチング素子のオン時間を示し、Ｔｓはスイッチング素子のオンオフ周期を示し、Ｉｐｃはインダクタ電流の最大値を示し、Ｉｂｃはインダクタ電流の最小値を示している。電流連続モードにおいては、Ｉｂｃ＞０に設定されている。インダクタ電流の値はＩｂｃ以上Ｉｐｃ以下の範囲内にて振動し、インダクタ電流の波形は略三角波状である。【０００５】
図１４Ｂは電流臨界モードにおけるインダクタ電流を示している。図中、Ｔｏｎはスイッチング素子のオン時間を示し、Ｔｓはスイッチング素子のオンオフ周期を示し、Ｉｐｒはインダクタ電流の最大値を示している。電流臨界モードにおいて、インダクタ電流の最小値は０に設定されている。インダクタ電流の値は０以上Ｉｐｒ以下の範囲内にて振動し、インダクタ電流の波形は略三角波状である。【０００６】
図１４Ｃは電流不連続モードにおけるインダクタ電流を示している。図中、Ｔｏｎはスイッチング素子のオン時間を示し、Ｔｓｄはスイッチング素子のオンオフ周期を示し、Ｉｐｄはインダクタ電流の最大値を示している。電流不連続モードにおいては、電流臨界モードと同様にインダクタ電流の最小値が０に設定されている。ただし、電流臨界モードと異なり、各周期においてインダクタ電流の値が連続的に０となる時間区間が存在する。【０００７】
ＤＣ／ＤＣコンバータの出力電力は、矩形波状の制御信号を用いてスイッチング素子をオンオフすることにより制御される。すなわち、制御信号のパルス幅がスイッチング素子のオン時間に対応しており、制御信号のパルス周期がスイッチング素子のオンオフ周期に対応している。出力電力の制御方式には、パルス周期を固定した状態にてパルス幅を変化させる方式、いわゆる「ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）」と、パルス幅を固定した状態にてパルス周期を変化させる方式、いわゆる「ＰＦＭ（Ｐｕｌｓｅ  Ｆｒｅｑｕｅｎｃｙ  Ｍｏｄｕｌａｔｉｏｎ）」とがある。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１３−１６８５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
近年、安価な制御装置を用いてＤＣ／ＤＣコンバータの出力電力を制御することが求められている。安価な制御装置は処理能力が低く、演算速度が低いため、制御における時間分解能が低い。例えば、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）を用いた場合、１量子化単位（Ｌｅａｓｔ  Ｓｉｇｎｉｆｉｃａｎｔ  Ｂｉｔ。以下「ＬＳＢ」という。）に対応する時間が１ナノ秒（ｎｓ）程度であるため、制御信号のパルス幅又はパルス周期を１ｎｓ単位で変化させることができる。これに対して、ＤＳＰよりも処理能力が低いＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）を有するマイクロコンピュータを用いた場合、１ＬＳＢに対応する時間が１２．５〜３１．２５ｎｓ程度であるため、制御信号のパルス幅又はパルス周期を１２．５〜３１．２５ｎｓ単位でしか変化させることができない。したがって、安価な制御装置を用いた場合、制御信号のパルス幅又はパルス周期を１ＬＳＢ分変化させたことによる出力電力の変動量、すなわち出力電力の変動量の最小値（以下「最小変動量」という。）が大きくなる。【００１０】
特に、ＤＣ／ＤＣコンバータの出力側に軽負荷が接続された状態（以下「軽負荷状態」という。）において、ＤＣ／ＤＣコンバータを電流臨界モードにて動作させる場合、適切なオンオフ周期Ｔｓが短く、適切なオン時間Ｔｏｎも短い。したがって、時間分解能が低い制御装置を用いることにより、出力電力に対する出力電力の最小変動量の比率が大きくなり、制御が粗くなる。すなわち、制御分解能が低い状態となる。【００１１】
そこで、ＤＣ／ＤＣコンバータが軽負荷状態である場合、制御信号のパルス周期を電流臨界モードにおけるＴｓに対して十分に長いＴｓｄにて固定して、ＰＷＭ制御により制御信号のパルス幅を変化させることにより、ＤＣ／ＤＣコンバータを電流不連続モードにて動作させるのが好適である。この場合、Ｔｏｎ≪Ｔｓｄの条件下にてＴｓｄに対するＴｏｎを変化させる制御となるため、ＤＣ／ＤＣコンバータを電流臨界モードにて動作させる場合に比して、時間分解能が低い状態でありながら制御分解能の低下を抑制することができる。すなわち、時間分解能に対する制御分解能を向上して、制御が粗くなるのを抑制することができる。【００１２】
しかしながら、制御装置に要求される制御分解能は、電源装置が用いられるアプリケーション装置の製品仕様などに応じて異なるものである。このため、ＤＣ／ＤＣコンバータが軽負荷状態である場合において、ＰＷＭ制御による電流不連続モードにて実現可能な制御分解能よりも更に高い制御分解能が要求されることもある。従来の電源装置は、このような要求に対応することができないという問題があった。【００１３】
本発明は、上記のような課題を解決するためになされたものであり、軽負荷状態のＤＣ／ＤＣコンバータを電流不連続モードにて動作させるとき、ＰＷＭ制御による制御分解能よりも高い制御分解能を実現することを目的とする。
【課題を解決するための手段】
【００１４】
本発明の電源装置は、直流直流変換器と、直流直流変換器に制御信号を出力することにより直流直流変換器に含まれるスイッチング素子のオンオフを制御する制御信号出力部と、目標値に対する直流直流変換器による出力値の差分値に応じて制御信号のパルス幅を設定するパルス幅設定処理を実行するパルス幅設定部と、差分値に応じて制御信号のパルス周期を設定するパルス周期設定処理を実行するパルス周期設定部と、を有する制御装置と、を備え、軽負荷状態の直流直流変換器を電流不連続モードにて動作させる場合において、ＰＷＭ制御による制御分解能よりも高い制御分解能が要求されるとき、パルス幅設定部がパルス幅設定処理を実行するのに加えてパルス周期設定部がパルス周期設定処理を実行するものである。
【発明の効果】
【００１５】
本発明によれば、上記のように構成したので、軽負荷状態のＤＣ／ＤＣコンバータを電流不連続モードにて動作させるとき、ＰＷＭ制御による制御分解能よりも高い制御分解能を実現することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施の形態１に係る電源装置の要部を示すブロック図である。
【図２】本発明の実施の形態１に係る電源装置における制御装置のハードウェア構成を示すブロック図である。
【図３】本発明の実施の形態１に係る電源装置におけるパルス幅設定部の動作を示すフローチャートである。
【図４】本発明の実施の形態１に係る電源装置におけるパルス周期設定部の動作を示すフローチャートである。
【図５】本発明の実施の形態１に係る電源装置におけるパルス幅設定部の動作タイミング、パルス周期設定部の動作タイミング及び制御信号の波形を示すタイミングチャートである。
【図６】本発明の実施の形態１に係る電源装置におけるパルス幅設定処理による制御分解能及びパルス周期設定処理による制御分解能を示す特性図である。
【図７】本発明の実施の形態２に係る電源装置の要部を示すブロック図である。
【図８】本発明の実施の形態２に係る電源装置におけるパルス幅設定部の動作を示すフローチャートである。
【図９】本発明の実施の形態２に係る電源装置におけるパルス周期設定部の動作を示すフローチャートである。
【図１０】本発明の実施の形態２に係る電源装置におけるパルス幅設定部の動作タイミング、パルス周期設定部の動作タイミング及び制御信号の波形を示すタイミングチャートである。
【図１１】本発明の実施の形態３に係る半導体光源点灯装置の要部を示すブロック図である。
【図１２】従来の半導体光源点灯装置を用いた場合における、半導体光源に流れる電流、目標値に対する出力値の差分値、スイッチング素子のオン時間及びスイッチング素子のオンオフ周期を示す説明図である。
【図１３】本発明の実施の形態３に係る半導体光源点灯装置を用いた場合における、半導体光源に流れる電流、目標値に対する出力値の差分値、スイッチング素子のオン時間及びスイッチング素子のオンオフ周期を示す説明図である。
【図１４】図１４Ａは、電流連続モードにおける時間に対するインダクタ電流の値を示す特性図である。図１４Ｂは、電流臨界モードにおける時間に対するインダクタ電流の値を示す特性図である。図１４Ｃ、電流不連続モードにおける時間に対するインダクタ電流の値を示す特性図である。
【発明を実施するための形態】
【００１７】
以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面に従って説明する。
【００１８】
実施の形態１．
図１は、本発明の実施の形態１に係る電源装置の要部を示すブロック図である。図１を参照して、実施の形態１の電源装置１００について説明する。
【００１９】
図中、１は直流直流変換器（以下「ＤＣ／ＤＣコンバータ」という。）である。ＤＣ／ＤＣコンバータ１の入力側には直流電源２が電気的に接続されており、ＤＣ／ＤＣコンバータ１の出力側には負荷３が電気的に接続されている。図中、ＶｉｎはＤＣ／ＤＣコンバータ１の入力電圧を示し、ＶｏｕｔはＤＣ／ＤＣコンバータ１の出力電圧を示し、ＩｏｕｔはＤＣ／ＤＣコンバータ１の出力電流を示している。
【００２０】
ここで、ＤＣ／ＤＣコンバータ１の内部について説明する。ＤＣ／ＤＣコンバータ１は、スイッチング素子と、スイッチング素子のオンオフによりエネルギーを蓄積及び放出するコイル又はトランス（以下、総称して「インダクタ」という。）とを有している。すなわち、スイッチング素子がオンされた状態にて、直流電源２から供給された電力に対応するエネルギーがインダクタに蓄積される。その後、スイッチング素子がオフされた状態にて、インダクタに蓄積されたエネルギーが出力側に放出される。インダクタの出力側には、整流用のダイオード及び平滑用のキャパシタなどが設けられている。これにより、インダクタから放出されたエネルギーが直流電圧に変換されて負荷３に供給される。
【００２１】
具体的には、例えば、ＤＣ／ＤＣコンバータ１は、フライバックコンバータ、バックブーストコンバータ、ブーストコンバータ、ＳＥＰＩＣ（Ｓｉｎｇｌｅ  Ｅｎｄｅｄ  Ｐｒｉｍａｒｙ  Ｉｎｄｕｃｔｏｒ  Ｃｏｎｖｅｒｔｅｒ）コンバータ、Ｚｅｔａコンバータ又はＣｕｋコンバータなどにより構成されている。
【００２２】
制御信号出力部４は、矩形波状の制御信号ＳｃをＤＣ／ＤＣコンバータ１に出力することにより、ＤＣ／ＤＣコンバータ１に含まれるスイッチング素子のオンオフを制御するものである。すなわち、制御信号Ｓｃのパルス幅はスイッチング素子のオン時間に対応しており、制御信号Ｓｃのパルス周期はスイッチング素子のオンオフ周期に対応している。
【００２３】
出力検出部５は、電流検出器により構成されており、出力電流Ｉｏｕｔを検出するものである。または、出力検出部５は、電圧検出器により構成されており、出力電圧Ｖｏｕｔを検出するものである。または、出力検出部５は、電力検出器により構成されており、ＤＣ／ＤＣコンバータ１の出力電力Ｐｏを検出するものである。出力検出部５は、検出結果に対応するアナログ信号をアナログデジタル変換部（以下「ＡＤ変換部」という。）６に出力するものである。
【００２４】
ＡＤ変換部６は、出力検出部５から入力されたアナログ信号をデジタル信号に変換する処理（以下「ＡＤ変換」という。）を実行するものである。ＡＤ変換部６は、ＡＤ変換後のデジタル信号が示す値（以下「出力値」という。）をパルス幅設定部７及びパルス周期設定部８の各々に出力するものである。すなわち、出力値は出力電流Ｉｏｕｔ、出力電圧Ｖｏｕｔ又は出力電力Ｐｏを示すデジタル値である。
【００２５】
パルス幅設定部７には、出力電流Ｉｏｕｔ、出力電圧Ｖｏｕｔ又は出力電力Ｐｏの目標値Ｒｅｆが予め設定されている。パルス幅設定部７は、目標値Ｒｅｆに対する出力値の差分値δを算出して、差分値δを零値に近づけるフィードバック制御により制御信号Ｓｃのパルス幅を設定するものである。
【００２６】
具体的には、例えば、パルス幅設定部７は、いわゆる「ＰＩ（Ｐｒｏｐｏｒｔｉｏｎａｌ  Ｉｎｔｅｇｒａｌ）制御」によりパルス幅を設定する。すなわち、パルス幅設定部７は、差分値δに所定の比例係数（いわゆる「Ｐゲイン」）を乗じてなる比例項と、差分値δの積分値に所定の積分係数（いわゆる「Ｉゲイン」）を乗じてなる積分項とを求める。パルス幅設定部７は、比例項と積分項との加算によりパルス幅の値を算出する。パルス幅設定部７は、算出された値を制御信号出力部４に出力する。制御信号出力部４は、制御信号Ｓｃのパルス幅をパルス幅設定部７から入力された値に更新する。
【００２７】
パルス周期設定部８には、パルス幅設定部７における目標値Ｒｅｆと同様の目標値Ｒｅｆが予め設定されている。パルス周期設定部８は、目標値Ｒｅｆに対する出力値の差分値δを算出して、差分値δを零値に近づけるフィードバック制御により制御信号Ｓｃのパルス周期を設定するものである。
【００２８】
具体的には、例えば、パルス周期設定部８は、いわゆる「±１制御」によりパルス周期を設定する。すなわち、出力電力Ｐｏはインダクタに蓄積されるエネルギーに対応するものであり、電流不連続モードにおいて当該エネルギーの量はパルス周期の長さと反比例する。そこで、パルス周期設定部８は、差分値δが負の場合はパルス周期の値をインクリメント（＋１ＬＳＢ）し、差分値δが正の場合はパルス周期の値をデクリメント（−１ＬＳＢ）する。パルス周期設定部８は、インクリメント又はデクリメントにより算出された値を制御信号出力部４に出力する。制御信号出力部４は、制御信号Ｓｃのパルス周期をパルス周期設定部８から入力された値に更新する。
【００２９】
制御信号出力部４、ＡＤ変換部６、パルス幅設定部７及びパルス周期設定部８により、制御装置９の要部が構成されている。ＤＣ／ＤＣコンバータ１、出力検出部５及び制御装置９により、電源装置１００の要部が構成されている。
【００３０】
電源装置１００は、半導体光源点灯装置などの種々のアプリケーション装置に用いられるものである。したがって、負荷３がＤＣ／ＤＣコンバータ１に対する軽負荷である場合もあれば、負荷３がＤＣ／ＤＣコンバータ１に対する重負荷である場合もある。すなわち、ＤＣ／ＤＣコンバータ１が軽負荷状態である場合もあれば、ＤＣ／ＤＣコンバータ１が重負荷状態である場合もある。また、ＤＣ／ＤＣコンバータ１の動作中に負荷３の消費電力が変化することにより、軽負荷状態から重負荷状態に移行したり、又は重負荷状態から軽負荷状態に移行したりすることもある。制御装置９に要求される制御分解能は、アプリケーション装置の製品仕様などに応じて異なるものである。
【００３１】
制御装置９は、ＤＣ／ＤＣコンバータ１が軽負荷状態である場合、ＤＣ／ＤＣコンバータ１を電流不連続モードにて動作させるものである。この場合おいて、ＰＷＭ制御による制御分解能よりも高い制御分解能が要求されるとき、パルス幅設定部７が差分値δに応じて制御信号Ｓｃのパルス幅を設定する処理（以下「パルス幅設定処理」という。）を繰り返し実行するのに加えて、パルス周期設定部８が差分値δに応じて制御信号Ｓｃのパルス周期を設定する処理（以下「パルス周期設定処理」という。）を繰り返し実行するものである。
【００３２】
このとき、パルス周期設定処理におけるパルス周期の初期値は、ＤＣ／ＤＣコンバータ１を電流不連続モードにて動作させる観点から、すなわちＤＣ／ＤＣコンバータ１の動作モードが電流不連続モードから電流臨界モードに切り替わるのを防ぐ観点から、電流臨界モードにおけるパルス周期に対して十分に大きい値に設定されている。また、各回のパルス幅設定処理において、パルス幅設定部７は、以下のように差分値δを零値に置き換える処理を実行するようになっている。
【００３３】
すなわち、パルス幅設定部７には、差分値δの絶対値に対する比較対象となる閾値Ｔｈが予め設定されている。パルス幅設定部７は、差分値δの絶対値が閾値Ｔｈよりも小さい場合、差分値δを零値に置き換えて、置き換え後の差分値δ（すなわち零値）を用いてパルス幅の値を算出する。この場合、制御信号出力部４による更新前のパルス幅と更新後のパルス幅とが互いに同じ値となるため、当該更新の前後に亘り制御信号Ｓｃのパルス幅が変化しないことになる。閾値Ｔｈは、パルス幅設定部７がパルス幅を１ＬＳＢ分変化させたことによる出力値の変動量、すなわちパルス幅設定処理における出力値の変動量の最小値（以下「最小変動量」という。）の絶対値に対応する値に設定されている。
【００３４】
図２は、制御装置９のハードウェア構成の一例を示すブロック図である。図２を参照して、制御装置９のハードウェア構成の一例について説明する。
【００３５】
図２に示す如く、制御装置９はマイクロコンピュータ１０により構成されている。マイクロコンピュータ１０は、受信機１１、アナログデジタル変換器（以下「ＡＤ変換器」という。）１２、プロセッサ１３、メモリ１４及び送信機１５を有している。
【００３６】
図１に示すＡＤ変換部６の機能は、受信機１１及びＡＤ変換器１２により実現される。
【００３７】
メモリ１４には、図１に示すパルス幅設定部７及びパルス周期設定部８の機能を実現するためのプログラムが記憶されている。メモリ１４に記憶されたプログラムをプロセッサ１３が読み出して実行することにより、図１に示すパルス幅設定部７及びパルス周期設定部８の機能が実現される。
【００３８】
プロセッサ１３は、例えばＣＰＵにより構成されている。このＣＰＵは、ＤＳＰの処理能力よりも低い処理能力を有するものであり、例えば１２．５〜３１．２５ｎｓ程度の時間分解能を有するものである。
【００３９】
メモリ１４は、例えば、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、フラッシュメモリ、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）又はＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ−Ｏｎｌｙ  Ｍｅｍｏｒｙ）などの半導体メモリにより構成されている。
【００４０】
図１に示す制御信号出力部４の機能は、送信機１５により実現される。
【００４１】
図３は、パルス幅設定部７の動作を示すフローチャートである。図４は、パルス周期設定部８の動作を示すフローチャートである。図５は、パルス幅設定部７の動作タイミングと、パルス周期設定部８の動作タイミングと、制御信号Ｓｃの波形とを示すタイミングチャートである。図５において、Ｔｏｎはスイッチング素子のオン時間、すなわち制御信号Ｓｃのパルス幅を示しており、Ｔｓｄはスイッチング素子のオンオフ周期、すなわち制御信号Ｓｃのパルス周期を示している。図３〜図５を参照して、電源装置１００の動作について、制御装置９の動作を中心に説明する。
【００４２】
図３に示す如く、各回のパルス幅設定処理において、パルス幅設定部７はＡＤ変換後の出力値を取得し（ステップＳＴ１）、目標値Ｒｅｆに対する出力値の差分値δを算出し（ステップＳＴ２）、差分値δに応じたパルス幅の値を算出し（ステップＳＴ５）、算出された値を制御信号出力部４に出力する（ステップＳＴ６）。ただし、差分値δの絶対値が閾値Ｔｈよりも小さい場合（ステップＳＴ３“ＹＥＳ”）、パルス幅設定部７は差分値δを零値に置き換えて（ステップＳＴ４）、置き換え後の差分値δ（すなわち零値）を用いてパルス幅の値を算出する（ステップＳＴ５）。
【００４３】
図４に示す如く、各回のパルス周期設定処理において、パルス周期設定部８はＡＤ変換後の出力値を取得し（ステップＳＴ１１）、目標値Ｒｅｆに対する出力値の差分値δを算出し（ステップＳＴ１２）、差分値δに応じたパルス周期の値を算出し（ステップＳＴ１３）、算出された値を制御信号出力部４に出力する（ステップＳＴ１４）。
【００４４】
図５に示す如く、各回のパルス周期設定処理の後、次回のパルスの立ち上がりタイミングにて制御信号出力部４は制御信号Ｓｃのパルス周期を更新する。また、各回のパルス幅設定処理の後、次回のパルスの立ち下がりタイミングにて制御信号出力部４は制御信号Ｓｃのパルス幅を更新する。
【００４５】
パルス幅設定処理の実行周期は、例えば１５マイクロ秒（μｓ）に設定されている。パルス周期設定処理の実行周期は、パルス幅設定処理の実行周期と同等の値に設定されている。したがって、仮に各回のパルス周期設定処理によりパルス周期が５μｓ前後の値に設定される場合、およそ３周期に１回の頻度にてパルス幅及びパルス周期が更新される。この場合、当該３周期に含まれる３個のパルスの各々は同一のパルス幅を有するものとなり、かつ、当該３周期の各々は同一のパルス周期によるものとなる。
【００４６】
なお、ＡＤ変換部６によるＡＤ変換の実行周期は、パルス幅設定処理及びパルス周期設定処理の実行周期よりも短い周期に設定するのが好適である。同様に、ＡＤ変換部６による出力値の出力間隔は、パルス幅設定処理及びパルス周期設定処理の実行周期よりも短い間隔に設定するのが好適である。
【００４７】
次に、パルス幅設定処理に加えてパルス周期設定処理を実行することによる効果について説明する。
【００４８】
ＤＣ／ＤＣコンバータ１が電流不連続モードにて動作しているとき、インダクタに蓄積されるエネルギーＥは以下の式（１）により表される。式（１）において、Ｌはインダクタのインダクタンス値を示し、Ｉｐｄはインダクタに流れる電流（以下「インダクタ電流」という。）の最大値を示し、Ｔｓｄはスイッチング素子のオンオフ周期を示している。
【００４９】
0006576606.tif 000002
【００５０】
時間に対するインダクタ電流の値を示す特性線における傾きは、抵抗成分を無視した場合、線形近似によりＶｉｎ／Ｌとなる。したがって、電流不連続モードにおけるインダクタ電流の最大値Ｉｐｄは、Ｉｐｄ＝（Ｖｉｎ／Ｌ）×Ｔｏｎにより表される。これを式（１）に代入することにより、エネルギーＥを示す以下の式（２）が得られる。ここで、Ｔｏｎはスイッチング素子のオン時間を示している。
【００５１】
0006576606.tif 000003
【００５２】
パルス幅設定処理においては、制御信号Ｓｃのパルス幅を長くすることによりエネルギーＥが増加し、制御信号Ｓｃのパルス幅を短くすることによりエネルギーＥが減少する。制御信号Ｓｃのパルス幅を１ＬＳＢ分長くしたことによるエネルギーＥの増加量、すなわちエネルギーＥの最小変動量ΔＥは、以下の式（３）により表される。式（３）において、Δｔは１ＬＳＢに対応する時間を示している。
【００５３】
0006576606.tif 000004
【００５４】
ＤＣ／ＤＣコンバータ１の出力電力Ｐｏは、損失を考慮しない場合、インダクタから放出されるエネルギーＥに等しくなる。また、出力電力ＰｏはＰｏ＝Ｖｏｕｔ×Ｉｏｕｔにより表される。このため、出力電力Ｐｏに対する出力電力Ｐｏの最小変動量ΔＰｏの比率ΔＰｏ／Ｐｏは、以下の式（４）により表される。式（４）に示す如く、数式中の分子にΔｔの二乗の項が存在するため、パルス幅設定処理によるΔＰｏ／ＰｏはΔｔのおおよそ二乗に比例する。
【００５５】
0006576606.tif 000005
【００５６】
これに対して、パルス周期設定処理においては、制御信号Ｓｃのパルス周期を短くすることによりエネルギーＥが増加し、制御信号Ｓｃのパルス周期を長くすることによりエネルギーＥが減少する。制御信号Ｓｃのパルス周期を１ＬＳＢ分短くしたことによるエネルギーＥの増加量、すなわちエネルギーＥの最小変動量ΔＥは、以下の式（５）により表される。式（５）において、Δｔは１ＬＳＢに対応する時間を示している。
【００５７】
0006576606.tif 000006
【００５８】
ＤＣ／ＤＣコンバータ１の出力電力Ｐｏは、損失を考慮しない場合、インダクタから放出されるエネルギーＥに等しくなる。また、出力電力ＰｏはＰｏ＝Ｖｏｕｔ×Ｉｏｕｔにより表される。このため、出力電力Ｐｏに対する出力電力Ｐｏの最小変動量ΔＰｏの比率ΔＰｏ／Ｐｏは、以下の式（６）により表される。式（６）に示す如く、数式中の分母にΔｔの項が存在するため、パルス周期設定処理によるΔＰｏ／ＰｏはΔｔにおおよそ反比例する。
【００５９】
0006576606.tif 000007
【００６０】
ここで、ＤＣ／ＤＣコンバータ１が軽負荷状態であり、かつ、パルス周期の初期値が電流臨界モードにおけるパルス周期に対して十分に大きい値に設定されているため、Ｔｏｎ≪Ｔｓｄである。したがって、Δｔが一定値である場合、式（４）に示すΔＰｏ／Ｐｏよりも式（６）に示すΔＰｏ／Ｐｏが小さい。すなわち、プロセッサ１３の時間分解能が一定である場合、パルス幅設定処理による制御分解能よりもパルス周期設定処理による制御分解能が高い。
【００６１】
特に、式（４）に示すΔＰｏ／ＰｏはΔｔのおおよそ二乗に比例するものであり、かつ、式（６）に示すΔＰｏ／ＰｏはΔｔにおおよそ反比例するものである。このため、Δｔが大きいほど、式（４）に示すΔＰｏ／Ｐｏに対して式（６）に示すΔＰｏ／Ｐｏが小さくなる。すなわち、プロセッサ１３の時間分解能が低いほど、パルス幅設定処理による制御分解能に対してパルス周期設定処理による制御分解能が高くなる。
【００６２】
図６は、パルス幅設定処理による制御分解能とパルス周期設定処理による制御分解能とを示す特性図である。なお、Δｔは１２．５ｎｓに設定されており、Ｌは１０マイクロヘンリー（μＨ）に設定されており、Ｔｓｄは５μｓに設定されている。また、出力電圧Ｖｏｕｔの目標値Ｒｅｆは３ボルト（Ｖ）に設定されており、出力電流Ｉｏｕｔの目標値Ｒｅｆは０．１アンペア（Ａ）に設定されており、出力電力Ｐｏの目標値Ｒｅｆは０．３ワット（Ｗ）に設定されている。
【００６３】
図中、横軸は入力電圧Ｖｉｎに対応し、縦軸はΔＰｏ／Ｐｏに対応している。また、特性線Ｉはパルス幅設定処理による制御分解能を示し、特性線ＩＩはパルス周期設定処理による制御分解能を示している。図６に示す如く、軽負荷状態（Ｒｅｆ＝０．３Ｗ）のＤＣ／ＤＣコンバータ１が電流不連続モードにて動作しており、かつ、プロセッサ１３の時間分解能が低い状態（Δｔ＝１２．５ｎｓ）において、パルス幅設定処理によるΔＰｏ／Ｐｏ（特性線Ｉ）よりもパルス周期設定処理によるΔＰｏ／Ｐｏ（特性線ＩＩ）が小さい。すなわち、パルス幅設定処理による制御分解能よりもパルス周期設定処理による制御分解能が高い。
【００６４】
従来の電源装置における制御装置は、軽負荷状態のＤＣ／ＤＣコンバータを電流不連続モードにて動作させるとき、ＰＷＭ制御を実行するものであった。すなわち、制御信号のパルス周期を固定した状態にて制御信号のパルス幅を変化させるものであった。ＰＷＭ制御におけるΔＥは、式（３）に示すΔＥ、すなわちパルス幅設定処理におけるΔＥと同等である。ＰＷＭ制御によるΔＰｏ／Ｐｏは、式（４）に示すΔＰｏ／Ｐｏ、すなわちパルス幅設定処理によるΔＰｏ／Ｐｏと同等である。
【００６５】
したがって、軽負荷状態のＤＣ／ＤＣコンバータ１を電流不連続モードにて動作させるとき、パルス周期設定処理を実行することにより、ＰＷＭ制御による制御分解能よりも高い制御分解能を実現することができる。また、パルス幅設定処理に加えてパルス周期設定処理を実行することにより、単にＰＦＭ制御を実行する場合と異なり、パルス幅も変化させることができる。
【００６６】
ただし、閾値Ｔｈがパルス幅設定処理における出力値の最小変動量の絶対値に対応する値に設定されているため、パルス幅設定処理により零値にすることができない程度に小さい差分値δが存在する状態（以下「定常状態」という。）においては、制御装置９が実質的にＰＦＭ制御を実行するものとなる。これにより、定常状態においてパルス幅の値が不要に振動するのを抑制することができ、ＤＣ／ＤＣコンバータ１の出力を安定させることができる。他方、これよりも大きい差分値δが存在する場合は、パルス周期に加えてパルス幅も変化させることにより、フィードバック制御の応答性を向上することができる。
【００６７】
なお、パルス幅設定部７は差分値δを零値に近づけるフィードバック制御によりパルス幅を設定するものであれば良く、当該フィードバック制御はＰＩ制御に限定されるものではない。また、パルス周期設定部８は差分値δを零値に近づけるフィードバック制御によりパルス周期を設定するものであれば良く、当該フィードバック制御は±１制御に限定されるものではない。例えば、パルス周期設定部８は、パルス幅設定部７におけるＰＩ制御と同様のＰＩ制御によりパルス周期を設定するものであっても良い。
【００６８】
また、出力検出部５は、出力電流Ｉｏｕｔ及び出力電圧Ｖｏｕｔを検出して、出力電流Ｉｏｕｔを示すアナログ信号及び出力電圧Ｖｏｕｔを示すアナログ信号をＡＤ変換部６に出力するものであっても良い。ＡＤ変換部６は、出力電流Ｉｏｕｔを示すアナログ信号をデジタル信号に変換するとともに、出力電圧Ｖｏｕｔを示すアナログ信号をデジタル信号に変換するものであっても良い。この場合、ＡＤ変換後の出力電流Ｉｏｕｔの値とＡＤ変換後の出力電圧Ｖｏｕｔの値とを乗算することにより得られた出力電力Ｐｏの値が、出力値として用いられるものであっても良い。
【００６９】
以上のように、実施の形態１の電源装置１００は、ＤＣ／ＤＣコンバータ１と、ＤＣ／ＤＣコンバータ１に制御信号Ｓｃを出力することによりＤＣ／ＤＣコンバータ１に含まれるスイッチング素子のオンオフを制御する制御信号出力部４と、目標値Ｒｅｆに対するＤＣ／ＤＣコンバータ１による出力値の差分値δに応じて制御信号Ｓｃのパルス幅を設定するパルス幅設定処理を実行するパルス幅設定部７と、差分値δに応じて制御信号Ｓｃのパルス周期を設定するパルス周期設定処理を実行するパルス周期設定部８と、を有する制御装置９と、を備え、軽負荷状態のＤＣ／ＤＣコンバータ１を電流不連続モードにて動作させる場合において、ＰＷＭ制御による制御分解能よりも高い制御分解能が要求されるとき、パルス幅設定部７がパルス幅設定処理を実行するのに加えてパルス周期設定部８がパルス周期設定処理を実行する。パルス周期設定処理を実行することにより、ＰＷＭ制御による制御分解能よりも高い制御分解能を実現することができる。軽負荷状態における制御分解能の向上により、電源装置１００に要求される制御分解能を実現可能な負荷の範囲を拡大することができるため、同一の電源装置１００を応用可能なアプリケーション装置の製品数を増やすことができる。この結果、製品の標準化に寄与することができる。
【００７０】
また、パルス幅設定部７には、パルス幅設定処理における出力値の最小変動量の絶対値に対応する閾値Ｔｈが設定されており、パルス幅設定部７は、差分値δの絶対値が閾値Ｔｈよりも小さい場合、差分値δを零値に置き換えてパルス幅設定処理を実行する。これにより、定常状態におけるＤＣ／ＤＣコンバータ１の出力を安定させることができる。
【００７１】
また、パルス幅設定部７は、ＰＩ制御によりパルス幅を設定するものであり、パルス周期設定部８は、差分値δの正負に応じてパルス周期の値をインクリメント又はデクリメントする制御によりパルス周期を設定するものである。これらのフィードバック制御により、差分値δを零値に近づけることができる。すなわち、出力値を目標値Ｒｅｆに近づけることができる。
【００７２】
また、制御装置９は、マイクロコンピュータ１０により構成されている。マイクロコンピュータ１０のプロセッサ１３は、ＤＳＰよりも処理能力が低いＣＰＵを用いたものである。式（４）及び式（６）を参照して説明したとおり、プロセッサ１３の時間分解能が低いほど、パルス幅設定処理による制御分解能に対してパルス周期設定処理による制御分解能が高くなる。このため、パルス周期設定処理を実行することにより制御分解能を向上する効果について、プロセッサ１３の処理能力が低いほど大きな効果を得ることができる。
【００７３】
実施の形態２．
図７は、本発明の実施の形態２に係る電源装置の要部を示すブロック図である。図７を参照して、実施の形態２の電源装置１００ａについて説明する。なお、図７において、図１に示すブロック等と同様のブロック等には同一符号を付して説明を省略する。また、制御装置９ａのハードウェア構成は実施の形態１にて図２を参照して説明したものと同様であるため、図示及び説明を省略する。
【００７４】
パルス幅設定部７ａは、図１に示すパルス幅設定部７によるパルス幅設定処理と同様のパルス幅設定処理を実行するものである。パルス周期設定部８ａは、図１に示すパルス周期設定部８によるパルス周期設定処理と同様のパルス周期設定処理を実行するものである。制御信号出力部４、ＡＤ変換部６、パルス幅設定部７ａ及びパルス周期設定部８ａにより、制御装置９ａの要部が構成されている。ＤＣ／ＤＣコンバータ１、出力検出部５及び制御装置９ａにより、電源装置１００ａの要部が構成されている。
【００７５】
ここで、パルス周期設定部８ａによるパルス周期設定処理の実行周期は、パルス幅設定部７ａによるパルス幅設定処理の実行周期よりも大きい値に設定されている。これにより、制御信号出力部４によるパルス周期の更新間隔が制御信号出力部４によるパルス幅の更新間隔よりも長くなる。すなわち、パルス周期設定処理によるフィードバック制御の応答性がパルス幅設定処理によるフィードバック制御の応答性よりも低くなる。この結果、パルス周期設定処理の機能を、定常状態における差分値δを零値に近づける機能に特化させることができる。
【００７６】
また、パルス幅設定処理及びパルス周期設定処理の両方が実行されることに起因するＤＣ／ＤＣコンバータ１の出力の発振が生ずるのを抑制することができる。この結果、ＤＣ／ＤＣコンバータ１の出力を安定させることができる。
【００７７】
具体的には、例えば、パルス周期設定部８ａによるパルス周期設定処理の実行周期は、パルス幅設定部７ａによるパルス幅設定処理の実行周期に対する３倍の値に設定されている。パルス周期設定部８ａは、各回のパルス周期設定処理が完了した後、２回分のパルス幅設定処理に対応する時間は待機状態を継続する。
【００７８】
図８は、パルス幅設定部７ａの動作を示すフローチャートである。図９は、パルス周期設定部８ａの動作を示すフローチャートである。図１０は、パルス幅設定部７ａの動作タイミングと、パルス周期設定部８ａの動作タイミングと、制御信号Ｓｃの波形とを示すタイミングチャートである。図８〜図１０を参照して、電源装置１００ａの動作について、制御装置９ａの動作を中心に説明する。
【００７９】
図８に示す如く、各回のパルス幅設定処理において、パルス幅設定部７ａはステップＳＴ２１〜ＳＴ２６の処理を実行する。ステップＳＴ２１〜ＳＴ２６の処理内容は図３に示すステップＳＴ１〜ＳＴ６の処理内容と同様であるため、説明を省略する。
【００８０】
図９に示す如く、各回のパルス周期設定処理において、パルス周期設定部８ａはステップＳＴ３１〜ＳＴ３４の処理を実行する。ステップＳＴ３１〜ＳＴ３４の処理内容は図４に示すステップＳＴ１１〜ＳＴ１４の処理内容と同様であるため、説明を省略する。パルス周期設定部８ａは、各回のパルス周期設定処理が完了した後、２回分のパルス幅設定処理に対応する時間は待機状態を継続する（ステップＳＴ３５）。
【００８１】
図１０に示す如く、各回のパルス周期設定処理の後、次回のパルスの立ち上がりタイミングにて制御信号出力部４は制御信号Ｓｃのパルス周期を更新する。また、各回のパルス幅設定処理の後、次回のパルスの立ち下がりタイミングにて制御信号出力部４は制御信号Ｓｃのパルス幅を更新する。
【００８２】
パルス周期設定処理の実行周期がパルス幅設定処理の実行周期（例えば１５μｓ）に対する３倍の値（例えば４５μｓ）に設定されているため、パルス周期の更新間隔はパルス幅の更新間隔の３倍である。したがって、仮に各回のパルス周期設定処理によりパルス周期が５μｓ前後の値に設定される場合、およそ３周期に１回の頻度にてパルス幅が更新されるのに対して、およそ９周期に１回の頻度にてパルス周期が更新される。この場合、当該３周期に含まれる３個のパルスの各々は同一のパルス幅を有するものとなり、かつ、当該９周期の各々は同一のパルス周期によるものとなる。
【００８３】
以上のように、実施の形態２の電源装置１００ａにおいては、パルス周期の更新間隔がパルス幅の更新間隔よりも長い。これにより、パルス幅設定処理及びパルス周期設定処理の両方が実行されることに起因するＤＣ／ＤＣコンバータ１の出力の発振が生ずるのを抑制することができる。この結果、ＤＣ／ＤＣコンバータ１の出力を安定させることができる。
【００８４】
実施の形態３．
図１１は、本発明の実施の形態３に係る半導体光源点灯装置の要部を示すブロック図である。図１１を参照して、実施の形態３の半導体光源点灯装置２００について説明する。なお、図１１において、図１に示すブロック等と同様のブロック等には同一符号を付して説明を省略する。また、制御装置９のハードウェア構成は実施の形態１にて図２を参照して説明したものと同様であるため、図示及び説明を省略する。
【００８５】
図１１に示す例において、ＤＣ／ＤＣコンバータ１はフライバックコンバータにより構成されており、負荷３はＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）などの半導体光源２１により構成されている。また、出力検出部５は電流検出器により構成されており、ＤＣ／ＤＣコンバータ１の出力電流Ｉｏｕｔを検出するものである。ＤＣ／ＤＣコンバータ１、出力検出部５及び制御装置９により、電源装置１００の要部が構成されている。電源装置１００により、半導体光源点灯装置２００の要部が構成されている。
【００８６】
ここで、ＤＣ／ＤＣコンバータ１の内部について説明する。図１１に示す如く、ＤＣ／ＤＣコンバータ１はフライバックトランス３１を有している。フライバックトランス３１の等価回路は、理想トランス３２と理想トランス３２の二次側に配置されたインダクタ３３とを組み合わせてなるものである。
【００８７】
フライバックトランス３１の一次側、すなわちＤＣ／ＤＣコンバータ１内におけるフライバックトランス３１に対する直流電源２側には、ＭＯＳ型の電界効果トランジスタにより構成されたスイッチング素子３４と、制御信号Ｓｃを増幅するバッファ増幅器３５とが設けられている。フライバックトランス３１の二次側、すなわちＤＣ／ＤＣコンバータ１内におけるフライバックトランス３１に対する半導体光源２１側には、整流用のダイオード３６及び平滑用のキャパシタ３７が設けられている。
【００８８】
制御信号出力部４が出力した制御信号Ｓｃは、バッファ増幅器３５により増幅されてスイッチング素子３４に入力される。スイッチング素子３４のオンオフは、バッファ増幅器３５による増幅後の制御信号Ｓｃにより制御される。
【００８９】
スイッチング素子３４がオンの状態にて、理想トランス３２の一次巻線に電流が流れ、理想トランス３２の巻き数比に応じた電流が理想トランス３２の二次巻線に流れ、この二次巻線に流れる電流と同等の電流がインダクタ３３に流れる。これにより、インダクタ３３にエネルギーＥが蓄積される。
【００９０】
スイッチング素子３４がオフの状態にて、インダクタ３３に蓄積されたエネルギーＥがダイオード３６を介して半導体光源２１側に放出される。キャパシタ３７により、ＤＣ／ＤＣコンバータ１の出力電流Ｉｏｕｔ、すなわち半導体光源２１に流れる電流ＩＬＥＤが平滑されて、略直流の電流となる。半導体光源２１に略直流の電流ＩＬＥＤが流れることにより、半導体光源２１が点灯する。
【００９１】
次に、図１２及び図１３を参照して、半導体光源点灯装置２００に電源装置１００を用いたことによる効果について説明する。
【００９２】
実施の形態１にて説明したとおり、従来の電源装置における制御装置は、軽負荷状態のＤＣ／ＤＣコンバータを電流不連続モードにて動作させるとき、ＰＷＭ制御を実行するものであった。これに対して、電源装置１００における制御装置９は、軽負荷状態のＤＣ／ＤＣコンバータ１を電流不連続モードにて動作させるとき、パルス幅設定処理に加えてパルス周期設定処理を実行するものである。これにより、ＰＷＭ制御による制御分解能よりも高い制御分解能を実現することができる。
【００９３】
図１２は、仮に電源装置１００に代えて従来の電源装置を半導体光源点灯装置２００に用いた場合における、時間に対する電流ＩＬＥＤ、差分値δ、オン時間Ｔｏｎ及びオンオフ周期Ｔｓｄを示す説明図である。
【００９４】
図１２に示す如く、制御分解能が不十分であるため、差分値δが概ね−２０〜＋２０ＬＳＢの範囲内にて振動し、電流ＩＬＥＤが概ね０．０８〜０．１２Ａの範囲内にて振動している。電流ＩＬＥＤの振動に応じて、半導体光源２１の明るさが変動する。半導体光源２１を連続点灯させた場合、明るさの変動周期が人間の知覚に対して十分に短いため、明るさが変動せずに一定であるかのように視認される。しかしながら、調光のために半導体光源２１を間欠点灯させた場合、個々の点灯周期内にて半導体光源２１の明るさが変動する状態、又は個々の点灯周期毎に半導体光源２１の明るさが異なる状態などが生ずる。この結果、明るさの変動が人間に知覚されやすい状態となり、いわゆる「ちらつき」が発生する。
【００９５】
これに対して、図１３は、電源装置１００を半導体光源点灯装置２００に用いた場合における、時間に対する電流ＩＬＥＤ、差分値δ、オン時間Ｔｏｎ及びオンオフ周期Ｔｓｄを示す説明図である。なお、差分値δについては、パルス周期設定処理においてパルス周期の値の算出に用いられる差分値δ１（すなわち、δ１＝δである。）と、パルス幅設定処理においてパルス幅の値の算出に用いられる差分値δ２（すなわち、δ≧Ｔｈの場合はδ２＝δであり、かつ、δ＜Ｔｈの場合はδ２＝０である。）との両方を図示している。ただし、閾値Ｔｈが１６ＬＳＢに設定されているため、図中全時間区間に亘りδ＜Ｔｈであり、δ２＝０である。
【００９６】
図１３に示す如く、パルス周期設定処理によりＰＷＭ制御よりも高い制御分解能が実現されており、かつ、パルス幅設定処理における閾値Ｔｈが適切な値に設定されていることから、差分値δを零値に近づけることができ、かつ、差分値δを零値にした後は差分値δを零値にて一定に保つことができる。この結果、電流ＩＬＥＤの変動幅を図１２に示す例よりも小さくすることができる。これにより、半導体光源２１を間欠点灯させた場合であっても、ちらつきが発生するのを抑制することができる。
【００９７】
なお、半導体光源点灯装置２００は、制御装置９に代えて図７に示す制御装置９ａを用いたものであっても良い。すなわち、半導体光源点灯装置２００は、電源装置１００に代えて図７に示す電源装置１００ａを用いたものであっても良い。
【００９８】
以上のように、実施の形態３の半導体光源点灯装置２００は、電源装置１００，１００ａを用いたものである。これにより、半導体光源２１を間欠点灯させた場合であっても、ちらつきが発生するのを抑制することができる。この結果、半導体光源２１の点灯を安定させることができる。
【００９９】
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
【産業上の利用可能性】
【０１００】
本発明の電源装置は、例えば半導体光源点灯装置に用いることができる。本発明の半導体光源点灯装置は、例えば車両用灯具に用いることができる。
【符号の説明】
【０１０１】
１  直流直流変換器（ＤＣ／ＤＣコンバータ）、２  直流電源、３  負荷、４  制御信号出力部、５  出力検出部、６  アナログデジタル変換部（ＡＤ変換部）、７，７ａ  パルス幅設定部、８，８ａ  パルス周期設定部、９，９ａ  制御装置、１０  マイクロコンピュータ、１１  受信機、１２  アナログデジタル変換器（ＡＤ変換器）、１３  プロセッサ、１４  メモリ、１５  送信機、２１  半導体光源、３１  フライバックトランス、３２  理想トランス、３３  インダクタ、３４  スイッチング素子、３５  バッファ増幅器、３６  ダイオード、３７  キャパシタ、１００，１００ａ  電源装置、２００  半導体光源点灯装置。
【図１】
0006576606.tif 000008
【図２】
0006576606.tif 000009
【図３】
0006576606.tif 000010
【図４】
0006576606.tif 000011
【図５】
0006576606.tif 000012
【図６】
0006576606.tif 000013
【図７】
0006576606.tif 000014
【図８】
0006576606.tif 000015
【図９】
0006576606.tif 000016
【図１０】
0006576606.tif 000017
【図１１】
0006576606.tif 000018
【図１２】
0006576606.tif 000019
【図１３】
0006576606.tif 000020
【図１４】
0006576606.tif 000021