(57)【特許請求の範囲】
【請求項１】
電源回路の出力電圧が目標電圧に近づくように、前記電源回路のスイッチング素子の制御信号のデューティ比を決定するデューティ比決定部と、
電流検出回路により検出された前記電源回路の出力電流を基にデューティ比の許容範囲を演算する許容範囲演算部と、
前記デューティ比決定部により決定されたデューティ比が前記許容範囲内である場合には、前記デューティ比決定部により決定されたデューティ比を出力し、前記デューティ比決定部により決定されたデューティ比が前記許容範囲外である場合には、前記電源回路を停止させる出力部と
を有することを特徴とする電源装置。
【請求項２】
前記許容範囲演算部は、前記電流検出回路により検出された前記電源回路の出力電流及び前記電源回路の入力電圧を基に、デューティ比の許容範囲を演算することを特徴とする請求項１記載の電源装置。
【請求項３】
前記許容範囲演算部は、前記電流検出回路により検出された前記電源回路の出力電流、前記電源回路の入力電圧、及び前記目標電圧を基に、デューティ比の許容範囲を演算することを特徴とする請求項１又は２記載の電源装置。
【請求項４】
前記許容範囲演算部は、前記電流検出回路により検出された前記電源回路の出力電流、前記電源回路の入力電圧、前記目標電圧、及び前記電源回路の配線抵抗を基に、デューティ比の許容範囲を演算することを特徴とする請求項１〜３のいずれか１項に記載の電源装置。
【請求項５】
前記許容範囲演算部は、
前記電流検出回路により検出された前記電源回路の出力電流に対して前記電源回路の配線抵抗を乗算する第１の乗算部と、
前記第１の乗算部の出力値及び前記目標電圧を加算する加算部と、
前記加算部の出力値を前記電源回路の入力電圧で除算する除算部とを有することを特徴とする請求項１〜４のいずれか１項に記載の電源装置。
【請求項６】
前記許容範囲演算部は、
前記除算部の出力値に対して第１の係数を乗算することにより、前記許容範囲の上限値を出力する第２の乗算部と、
前記除算部の出力値に対して第２の係数を乗算することにより、前記許容範囲の下限値を出力する第３の乗算部とを有することを特徴とする請求項５記載の電源装置。
【請求項７】
さらに、前記デューティ比決定部により決定されたデューティ比をローパスフィルタリング処理するローパスフィルタ部を有し、
前記出力部は、前記ローパスフィルタ部が出力するデューティ比が前記許容範囲内である場合には、前記デューティ比決定部により決定されたデューティ比を出力し、前記ローパスフィルタ部が出力するデューティ比が前記許容範囲外である場合には、前記電源回路を停止させることを特徴とする請求項１〜６のいずれか１項に記載の電源装置。
【請求項８】
前記出力部は、前記デューティ比決定部により決定されたデューティ比が前記許容範囲外である持続時間が閾値より短い場合には、前記デューティ比決定部により決定されたデューティ比を出力し、前記デューティ比決定部により決定されたデューティ比が前記許容範囲外である持続時間が前記閾値より長い場合には、前記電源回路を停止させることを特徴とする請求項１〜６のいずれか１項に記載の電源装置。
【請求項９】
デューティ比決定部により、電源回路の出力電圧が目標電圧に近づくように、前記電源回路のスイッチング素子の制御信号のデューティ比を決定し、
許容範囲演算部により、電流検出回路により検出された前記電源回路の出力電流を基にデューティ比の許容範囲を演算し、
出力部により、前記決定されたデューティ比が前記許容範囲内である場合には、前記決定されたデューティ比を出力し、前記決定されたデューティ比が前記許容範囲外である場合には、前記電源回路を停止させる、
処理を有することを特徴とする電源回路の制御方法。
【請求項１０】
電源回路の出力電圧が目標電圧に近づくように、前記電源回路のスイッチング素子の制御信号のデューティ比を決定し、
電流検出回路により検出された前記電源回路の出力電流を基にデューティ比の許容範囲を演算し、
前記決定されたデューティ比が前記許容範囲内である場合には、前記決定されたデューティ比を出力し、前記決定されたデューティ比が前記許容範囲外である場合には、前記電源回路を停止させる、
処理をコンピュータに実行させるプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置、電源回路の制御方法及びプログラムに関する。
【背景技術】
【０００２】
電源回路と演算部とを有するスイッチング電源装置が知られている（特許文献１参照）。電源回路は、入力側に設けられたスイッチング部を含む。演算部は、電源回路の入力電流の直流成分と、スイッチング部におけるデューティ比とに基づいて、電源回路の出力電流を求める。
【０００３】
また、整流回路とアクティブフィルタと平滑回路とインバータとを有する電源装置が知られている（特許文献２参照）。整流回路は、第１の交流電圧を整流する。アクティブフィルタは、整流回路の次段に設けられる。平滑回路は、アクティブフィルタの出力電圧を平滑化して直流電圧を生成する。インバータは、直流電圧を第２の交流電圧に変換する。アクティブフィルタは、一方端子が整流回路の出力電圧を受けるリアクトルと、アノードがリアクトルの他方端子に接続され、カソードが平滑回路に接続されたダイオードと、リアクトルの他方端子と基準電圧のラインとの間に接続されたスイッチング素子とを含む。マイクロコンピュータは、アクティブフィルタの入力電流、入力電圧、及び出力電圧を検出し、検出結果に基づいて、入力電流と入力電圧の位相が一致し、かつアクティブフィルタの出力電圧が目標電圧に一致するようにスイッチング素子をオン／オフ制御する。マイクロコンピュータは、目標デューティ比算出部とデューティ比算出部と信号生成部とを含む。目標デューティ比算出部は、入力電圧、入力電流、出力電圧、及び目標電圧に基づいて目標デューティ比を算出する。デューティ比算出部は、目標デューティ比算出部によって算出された目標デューティ比と前周期のデューティ比との偏差が徐々に小さくなるように現周期のデューティ比を算出し、入力電流が予め定められた第１のしきい値電流を越えた場合、又は出力電圧が予め定められた第１のしきい値電圧を越えた場合は、現周期のデューティ比を前周期のデューティ比よりも瞬時に低下させる。信号生成部は、デューティ比算出部によって算出された現周期のデューティ比に基づいて、スイッチング素子の制御信号を生成する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−４６４８９号公報
【特許文献２】特開２０１０−２５９１５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
電源回路に過電流が流れた場合には、電源回路を停止させることにより、電源回路を保護することができる。しかし、電源回路の電流を検出する電流検出回路が故障した場合には、電流検出回路は正しい電流を検出することができず、電源回路を保護することができない。
【０００６】
１つの側面では、本発明の目的は、電流検出回路が故障した場合でも、電源回路に過電流が流れた場合には電源回路を停止させることができる電源装置、電源回路の制御方法及びプログラムを提供することである。
【課題を解決するための手段】
【０００７】
１つの側面では、電源装置は、電源回路の出力電圧が目標電圧に近づくように、前記電源回路のスイッチング素子の制御信号のデューティ比を決定するデューティ比決定部と、電流検出回路により検出された前記電源回路の出力電流を基にデューティ比の許容範囲を演算する許容範囲演算部と、前記デューティ比決定部により決定されたデューティ比が前記許容範囲内である場合には、前記デューティ比決定部により決定されたデューティ比を出力し、前記デューティ比決定部により決定されたデューティ比が前記許容範囲外である場合には、前記電源回路を停止させる出力部とを有する。
【発明の効果】
【０００８】
電流検出回路が故障した場合でも、電源回路に過電流が流れた場合には電源回路を停止させることができる。
【図面の簡単な説明】
【０００９】
【図１】図１は、第１の実施形態による電源装置の構成例を示す図である。
【図２】図２は、制御装置による電源回路の制御方法を示すフローチャートである。
【図３】図３は、図１の電源装置の動作例を示すタイミングチャートである。
【図４】図４は、図１のローパスフィルタ部の効果を説明するための図である。
【図５】図５は、図１の電源装置のシミュレーション結果を示す図である。
【図６】図６は、図１のローパスフィルタ部のシミュレーション結果を示す図である。
【図７】図７は、第２の実施形態による電源装置の構成例を示す図である。
【発明を実施するための形態】
【００１０】
（第１の実施形態）
図１は、第１の実施形態による電源装置の構成例を示す図である。電源装置は、例えばサーバ装置の電源装置であり、電源回路１０１と制御装置１０２とを有する。電源回路１０１は、直流電源１１１と、スイッチング回路１１２と、負荷１１３と、電流検出回路１１４と、過電流保護回路１１５と、ゲートドライバ１１６とを有する。スイッチング回路１１２は、電解コンデンサ１２１、ｎチャネル電界効果トランジスタ１２２と、トランス１２３と、ダイオード１２６，１２７と、インダクタ１２８と、電解コンデンサ１２９と、入力ノードＮ１，Ｎ２と、出力ノードＮ３，Ｎ４とを有する。トランス１２３は、一次巻線１２４及び二次巻線１２５を有する。電界効果トランジスタ１２２は、窒化ガリウム（ＧａＮ）の高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）が好ましいが、ＭＯＳ電界効果トランジスタでもよい。ＨＥＭＴは、高耐圧及び高速スイッチングの利点がある。スイッチング回路１１２は、直流電源１１１から例えば１２Ｖの直流入力電圧Ｖｉを入力し、直流電圧Ｖｉを降圧し、例えば５Ｖの直流出力電圧Ｖｏを負荷１１３に出力する。負荷１１３は、プロセッサ又は電子機器等である。入力電圧Ｖｉが１２Ｖであり、出力電圧Ｖｏが５Ｖである場合、一次巻線１２４及び二次巻線１２５の巻数比は１２：５である。
【００１１】
直流電源１１１は、例えば１２Ｖの直流電圧Ｖｉを入力ノードＮ１及びＮ２間に供給する。電解コンデンサ１２１は、入力ノードＮ１及びＮ２間に接続され、入力電圧Ｖｉに充電され、充電された電圧を出力する。トランス１２３の一次巻線１２４は、入力ノードＮ１及び電界効果トランジスタ１２２のドレイン間に接続される。電界効果トランジスタ１２２は、スイッチング素子であり、ゲートがゲートドライバ１１６に接続され、ソースが入力ノードＮ２に接続される。二次巻線１２５は、ダイオード１２６のアノード及び出力ノードＮ４間に接続される。出力ノードＮ４は、グランド電位ノードである。ダイオード１２７は、アノードが出力ノードＮ４に接続され、カソードがダイオード１２６のカソードに接続される。インダクタ１２８は、ダイオード１２６のカソード及び出力ノードＮ３間に接続される。電解コンデンサ１２９は、出力ノードＮ３及びＮ４間に接続される。
【００１２】
トランス１２３は、一次巻線１２４の電圧を変圧し、変圧した電圧を二次巻線１２５に出力する。具体的には、一次巻線１２４に電圧が印加されると、二次巻線１２５には一次巻線１２４の電圧より低い電圧が発生する。ダイオード１２６及び１２７は、整流回路であり、二次巻線１２５の電圧を整流する。インダクタ１２８及び電解コンデンサ１２９は、平滑化回路であり、整流回路の電圧を平滑化し、平滑化した電圧を出力ノードＮ３及びＮ４間に出力する。出力ノードＮ３及びＮ４間の出力電圧Ｖｏは、例えば５Ｖの直流電圧であり、負荷１１３に電源電圧として供給される。
【００１３】
電界効果トランジスタ１２２のゲートには、高周波数パルスの制御信号Ｖｇが入力される。制御信号Ｖｇは、ゲート電圧である。ゲートドライバ１１６は、パルス幅変調（ＰＷＭ）制御器１３４の出力信号に応じて、電界効果トランジスタ１２２の制御信号Ｖｇのパルス幅を制御する。後述するが、ゲートドライバ１１６は、出力電圧Ｖｏが目標電圧（例えば５Ｖ）Ｖｒｅｆより低ければ電界効果トランジスタ１２２の制御信号Ｖｇのパルス幅を広くし、出力電圧Ｖｏが目標電圧（例えば５Ｖ）Ｖｒｅｆより高ければ電界効果トランジスタ１２２の制御信号Ｖｇのパルス幅を狭くする。これにより、負荷１１３の変動により、出力電圧Ｖｏが変化した場合でも、出力ノードＮ３及びＮ４間の出力電圧Ｖｏが目標電圧（例えば５Ｖ）Ｖｒｅｆに近づくように制御することができる。
【００１４】
電流検出回路１１４は、電源回路１０１内のスイッチング回路１１２の出力電流Ｉｏを検出し、その検出した電流を電流Ｉ１として出力する。出力電流Ｉｏは、出力ノードＮ３に流れる電流である。過電流保護回路１１５は、検出された電流Ｉ１が閾値より大きい場合には、スイッチング回路１１２に過電流が流れたと判断し、スイッチング回路１１２を保護するため、停止信号ＳＴをゲートドライバ１１６に出力する。ゲートドライバ１１６は、停止信号ＳＴを入力した場合には、制御信号Ｖｇをローレベルに固定する。これにより、電界効果トランジスタ１２２はオフ状態を維持し、出力電圧Ｖｏは０Ｖに固定される。
【００１５】
ここで、電流検出回路１１４が故障した場合には、出力電流Ｉｏを正しく検出できず、出力電流Ｉｏより小さい電流Ｉ１を出力してしまう場合がある。この場合、出力電流Ｉｏが過電流であったとしても、検出された電流Ｉ１が閾値より小さいので、過電流保護回路１１５は、停止信号ＳＴを出力することができない。その結果、スイッチング回路１１２の破壊を招いてしまう課題がある。以下、電流検出回路１１４が故障した場合でも、スイッチング回路１１２に過電流が流れた場合には、電源回路１０１を停止させることができる制御装置１０２を説明する。
【００１６】
図２は、制御装置１０２による電源回路１０１の制御方法を示すフローチャートである。制御装置１０２は、例えばマイコンであり、アナログ／デジタル（Ａ／Ｄ）変換器１３１〜１３３と、ＰＷＭ制御器１３４と、中央処理ユニット（ＣＰＵ）１３５とを有する。ステップＳ２０１では、Ａ／Ｄ変換器１３１は、電源回路１０１のアナログの入力電圧Ｖｉをデジタルの入力電圧Ｖｉｎに変換する。Ａ／Ｄ変換器１３２は、電源回路１０１のアナログの出力電圧Ｖｏをデジタルの出力電圧Ｖｏｕｔに変換する。Ａ／Ｄ変換器１３３は、電流検出回路１１４が検出したアナログの出力電流Ｉ１をデジタルの出力電流Ｉｏｕｔに変換する。
【００１７】
ＣＰＵ１３５は、メモリ内のプログラムを実行することにより、図１に示す処理ブロックの機能を実現する。ＣＰＵ１３５の処理ブロックは、目標電圧発生部１４１、減算部１４２、アナログ補償部１４３、ローパスフィルタ部１４４、第１の乗算部１４５、加算部１４６、除算部１４７、第２の乗算部１４８、第３の乗算部１４９、第１の比較部１５０、第２の比較部１５１、第４の乗算部１５２、及びスイッチ部１５３を有する。なお、ＣＰＵ１３５の処理ブロックは、ハードウェアにより構成してもよい。
【００１８】
目標電圧発生部１４１は、目標電圧Ｖｒｅｆを記憶し、目標電圧Ｖｒｅｆを出力する。目標電圧Ｖｒｅｆは、例えば５Ｖである。ステップＳ２０２では、減算部１４２は、目標電圧Ｖｒｅｆから出力電圧Ｖｏｕｔを減算し、減算結果をアナログ補償部１４３に出力する。ステップＳ２０３では、アナログ補償部１４３は、減算部１４２の減算結果に応じて、デューティ比Ｄ１を決定する。デューティ比Ｄ１は、制御信号Ｖｇのデューティ比であり、Ｖｏ／Ｖｉｎで表される。アナログ補償部１４３は、出力電圧Ｖｏｕｔが目標電圧Ｖｒｅｆに近づくようにデューティ比Ｄ１を決定する。例えば、アナログ補償部１４３は、出力電圧Ｖｏｕｔが目標電圧Ｖｒｅｆと同じである場合には、Ｖｏｕｔ／Ｖｉｎ＝５Ｖ／１２Ｖのデューティ比Ｄ１を出力する。また、アナログ補償部１４３は、出力電圧Ｖｏｕｔが目標電圧Ｖｒｅｆより低い場合には、５Ｖ／１２Ｖより大きいデューティ比Ｄ１を出力する。制御信号Ｖｇのデューティ比Ｄ１が大きくなると、制御信号Ｖｇのパルス幅が広くなり、出力電圧Ｖｏが上昇する。また、アナログ補償部１４３は、出力電圧Ｖｏｕｔが目標電圧Ｖｒｅｆより高い場合には、５Ｖ／１２Ｖより小さいデューティ比Ｄ１を出力する。制御信号Ｖｇのデューティ比Ｄ１が小さくなると、制御信号Ｖｇのパルス幅が狭くなり、出力電圧Ｖｏが下降する。このフィードバック制御により、出力電圧Ｖｏを目標電圧Ｖｒｅｆの一定値に維持することができる。以上のように、減算部１４２及びアナログ補償部１４３は、デューティ比決定部であり、出力電圧Ｖｏｕｔが目標電圧Ｖｒｅｆに近づくように、電源回路１０１の電界効果トランジスタ１２２の制御信号Ｖｇのデューティ比Ｄ１を決定する。
【００１９】
第１の乗算部１４５は、出力電流Ｉｏｕｔに対して電源回路１０１内のスイッチング回路１１２の配線抵抗Ｒ１を乗算し、スイッチング回路１１２の降下電圧Ｉｏｕｔ×Ｒ１を加算部１４６に出力する。配線抵抗Ｒ１は、スイッチング回路１１２内の出力電流Ｉｏが流れる配線の抵抗である。加算部１４６は、第１の乗算部１４５が出力する降下電圧Ｉｏｕｔ×Ｒ１及び目標電圧Ｖｒｅｆを加算し、電圧Ｖｒｅｆ＋（Ｉｏｕｔ×Ｒ１）を除算部１４７に出力する。ステップＳ２０４では、除算部１４７は、加算部１４６が出力する電圧Ｖｒｅｆ＋（Ｉｏｕｔ×Ｒ１）を入力電圧Ｖｉｎで除算し、｛Ｖｒｅｆ＋（Ｉｏｕｔ×Ｒ１）｝／Ｖｉｎをデューティ比Ｄ２として出力する。ここで、電圧Ｖｒｅｆ＋（Ｉｏｕｔ×Ｒ１）は出力電圧Ｖｏｕｔに対応するので、電流検出回路１１４が故障していなければ、デューティ比Ｄ２はデューティ比Ｄ１と同じになる。デューティ比Ｄ１は出力電圧Ｖｏｕｔに基づくデューティ比であり、デューティ比Ｄ２は出力電流Ｉｏｕｔに基づくデューティ比である。
【００２０】
なお、Ａ／Ｄ変換器１３１は、削除してもよい。その場合、目標電圧発生部１４１と同様に、入力電圧発生部が固定の入力電圧Ｖｉｎを記憶して固定の入力電圧Ｖｉｎを除算部１４７に出力すればよい。入力電圧Ｖｉｎは、例えば１２Ｖである。
【００２１】
ステップＳ２０５では、第２の乗算部１４８は、除算部１４７が出力するデューティ比Ｄ２に対して第１の係数Ｋ１を乗算することにより、Ｄ２×Ｋ１を許容範囲の上限値ＤＵとして出力する。第１の係数Ｋ１は、例えば１．１である。ステップＳ２０６では、第３の乗算部１４９は、除算部１４７が出力するデューティ比Ｄ２に対して第２の係数Ｋ２を乗算することにより、Ｄ２×Ｋ２を許容範囲の下限値ＤＬとして出力する。第２の係数Ｋ２は、例えば０．９７であり、第１の係数Ｋ１より小さい。ローパスフィルタ部１４４は、アナログ補償部１４３が出力するデューティ比Ｄ１をローパスフィルタリング処理し、高周波数成分が減衰されたデューティ比Ｄ３を出力する。
【００２２】
以上のように、第１の乗算部１４５、加算部１４６、除算部１４７、第２の乗算部１４８及び第３の乗算部１４９は、許容範囲演算部であり、電流検出回路１１４により検出された出力電流Ｉｏｕｔを基にデューティ比の許容範囲の上限値ＤＵ及び下限値ＤＬを演算する。
【００２３】
ステップＳ２０７では、第１の比較部１５０は、ローパスフィルタ部１４４が出力するデューティ比Ｄ３が許容範囲の上限値ＤＵより大きい場合には、０の値を出力し、ステップＳ２１０に進む。また、第１の比較部１５０は、ローパスフィルタ部１４４が出力するデューティ比Ｄ３が許容範囲の上限値ＤＵ以下である場合には、１の値を出力し、ステップＳ２０８に進む。
【００２４】
ステップＳ２０８では、第２の比較部１５１は、ローパスフィルタ部１４４が出力するデューティ比Ｄ３が許容範囲の下限値ＤＬより小さい場合には、０の値を出力し、ステップＳ２１０に進む。また、第２の比較部１５１は、ローパスフィルタ部１４４が出力するデューティ比Ｄ３が許容範囲の下限値ＤＬ以上である場合には、１の値を出力し、ステップＳ２０９に進む。
【００２５】
ステップＳ２０９では、第４の乗算部１５２は、第１の比較部１５０の出力値の「１」と第２の比較部１５１の出力値の「１」を乗算し、「１」の比較結果をスイッチ部１５３に出力する。その後、制御装置１０２は、ステップＳ２１１の処理に進む。
【００２６】
ステップＳ２１０では、第４の乗算部１５２は、第１の比較部１５０の出力値と第２の比較部１５１の出力値を乗算し、「０」の比較結果をスイッチ部１５３に出力する。その後、制御装置１０２は、ステップＳ２１１の処理に進む。
【００２７】
ステップＳ２１１では、スイッチ部１５３は、第４の乗算部１５２が出力する比較結果が「１」である場合には、アナログ補償部１４３が出力するデューティ比Ｄ１をＰＷＭ制御器１３４に出力する。その場合、ＰＷＭ制御器１３４は、デューティ比Ｄ１のパルス幅を持つパルス信号をゲートドライバ１１６に出力する。ゲートドライバ１１６は、ＰＷＭ制御器１３４から入力したパルス信号のレベルを調整し、制御信号Ｖｇを電界効果トランジスタ１２２のゲートに出力する。制御信号Ｖｇのデューティ比はＤ１である。電界効果トランジスタ１２２は制御信号Ｖｇに応じてオン／オフ動作を行い、出力電圧Ｖｏはデューティ比Ｄ１に応じた電圧に制御される。
【００２８】
また、スイッチ部１５３は、第４の乗算部１５２が出力する比較結果が「０」である場合には、オフ状態になり、アナログ補償部１４３が出力するデューティ比Ｄ１をＰＷＭ制御器１３４に出力しない。その場合、ＰＷＭ制御器１３４は、デューティ比が０であるローレベル固定の信号をゲートドライバ１１６に出力する。すると、ゲートドライバ１１６は、デューティ比が０であるローレベル固定の制御信号Ｖｇを電界効果トランジスタ１２２のゲートに出力する。その場合、電界効果トランジスタ１２２はオフ状態を維持し、出力電圧Ｖｏは０Ｖを維持する。
【００２９】
以上のように、第１の比較部１５０、第２の比較部１５１、第４の乗算部１５２及びスイッチ部１５３は、出力部であり、デューティ比Ｄ３が上限値ＤＵ及び下限値ＤＬの許容範囲内である場合にはデューティ比Ｄ１を出力し、デューティ比Ｄ３が上限値ＤＵ及び下限値ＤＬの許容範囲外である場合には電源回路１０１を停止させる。
【００３０】
図３は、図１の電源装置の動作例を示すタイミングチャートである。電流検出回路１１４が時刻ｔ１で故障してゲインが低下した場合を例に説明する。時刻ｔ０〜ｔ１では、電流検出回路１１４は、正常状態であり、出力ノードＮ３を流れる出力電流Ｉｏと同じ出力電流Ｉｏｕｔを検出している。これに対し、時刻ｔ１以降では、電流検出回路１１４は、故障状態であり、出力ノードＮ３を流れる出力電流Ｉｏより小さい出力電流Ｉｏｕｔを検出している。
【００３１】
時刻ｔ０〜ｔ３では、出力電圧Ｖｏが一定であるので、デューティ比Ｄ３は一定であり、制御信号Ｖｇのパルス幅も一定である。実際の出力電流Ｉｏは、時刻ｔ０〜ｔ２では一定である。時刻ｔ０〜ｔ１では、検出された出力電流Ｉｏｕｔは一定であるので、許容範囲の上限値ＤＵ及び下限値ＤＬも一定である。これに対し、時刻ｔ１以降では、検出された出力電流Ｉｏｕｔが下降し、許容範囲の上限値ＤＵ及び下限値ＤＬも下降する。時刻ｔ２では、負荷１１３の異常が発生し、実際の出力電流Ｉｏが上昇し始める。時刻ｔ３では、デューティ比Ｄ３が許容範囲の上限値ＤＵより大きくなり、スイッチ部１５３がオフし、制御信号Ｖｇがローレベルを維持する。時刻ｔ４以降では、出力電圧Ｖｏが０Ｖを維持する。時刻ｔ３において、実際の出力電流Ｉｏが過電流になると、制御信号Ｖｇをローレベルに維持させ、電源回路１０１を停止させることができる。電流検出回路１１４が故障した場合でも、実際の出力電流Ｉｏｕｔが過電流になった場合には、電源回路１０１を停止させ、電源回路１０１を保護することができる。
【００３２】
図４は、図１のローパスフィルタ部１４４の効果を説明するための図である。ローパスフィルタ部１４４は、アナログ補償部１４３が出力するデューティ比Ｄ１をローパスフィルタリング処理し、高周波成分が減衰されたデューティ比Ｄ３を出力する。許容範囲４０２は、上限値ＤＵと下限値ＤＬとの間の範囲である。デューティ比Ｄ１は、負荷１１３の変動に応じて変化し、エリア４０１において、瞬間的に許容範囲４０２外になってしまう。しかし、これは、正常な負荷１１３の変動によるものであり、電流検出回路１１４の故障が原因ではない。仮に、ローパスフィルタ部１４４がない場合には、デューティ比Ｄ１が許容範囲４０２外になると、スイッチ部１５３がオフ状態になり、電源回路１０１が停止してしまい、誤動作を招く。そこで、正常な負荷１１３の変動による誤動作を防止するために、ローパスフィルタ部１４４を設ける。デューティ比Ｄ３は、デューティ比Ｄ１に対して、高周波数成分である瞬間的な変動成分が減衰されている。これにより、正常な負荷１１３の変動により、デューティ比Ｄ１が瞬間的に変動しても、デューティ比Ｄ３は、許容範囲４０２内であるので、電源回路１０１は停止せず、誤動作を防止することができる。なお、正常な負荷１１３の変動によるデューティ比Ｄ１の変化が小さい場合には、ローパスフィルタ部１４４を削除してもよい。
【００３３】
図５は、図１の電源装置のシミュレーション結果を示す図である。２．０×１０-2〜２．２×１０-2［秒］では、電流検出回路１１４は、正常動作している。２．２×１０-2［秒］以降では、電流検出回路１１４は、故障により異常動作し、出力電流Ｉｏｕｔが下降している。２．０×１０-2〜２．５２×１０-2［秒］では、出力電圧Ｖｏが一定値であるので、デューティ比Ｄ３が一定値であり、制御信号Ｖｇはその拡大図に示すようにパルス幅が一定であり、デューティ比Ｄ３は、上限値ＤＵと下限値ＤＬの間の許容範囲内である。上限値ＤＵ及び下限値ＤＬは、徐々に下降する。２．５２×１０-2［秒］では、デューティ比Ｄ３が上限値ＤＵより大きくなり、制御信号Ｖｇが０Ｖを維持する。これにより、出力電圧Ｖｏが０Ｖに向けて下降し、電源回路１０１が停止する。このシミュレーション結果より、電源装置は、電流検出回路１１４が故障し、ゲインが低下すると、その故障を検出し、電源回路１０１を停止させることができることを確認できる。
【００３４】
図６は、図１のローパスフィルタ部１４４のシミュレーション結果を示す図である。ローパスフィルタ部１４４は、デューティ比Ｄ１を入力し、デューティ比Ｄ３を出力する。許容範囲４０２は、上限値ＤＵと下限値ＤＬとの間の範囲である。１．３０×１０-2［秒］では、正常な負荷１１３の変動により、デューティ比Ｄ１，Ｄ３と上限値ＤＵと下限値ＤＬが変化している。デューティ比Ｄ３の変化は、デューティ比Ｄ１の変化に比べて小さい。デューティ比Ｄ１は許容範囲４０２外であるが、デューティ比Ｄ３は許容範囲４０２内であるので、正常な負荷１１３の変動による誤動作を防止できていることを確認できる。このローパスフィルタ部１４４の時定数は、６０μｓである。ローパスフィルタ部１４４の時定数は、正常な負荷１１３の変動の変化時間より短い時定数にすればよい。
【００３５】
（第２の実施形態）
図７は、第２の実施形態による電源装置の構成例を示す図である。図７の電源装置は、図１の電源装置に対して、ローパスフィルタ部１４４の代わりに、判定部７０１を設けたものである。以下、本実施形態が第１の実施形態と異なる点を説明する。第１の比較部１５０は、アナログ補償部１４３が出力するデューティ比Ｄ１が許容範囲の上限値ＤＵより大きい場合には０の値を出力し、アナログ補償部１４３が出力するデューティ比Ｄ１が許容範囲の上限値ＤＵ以下である場合には１の値を出力する。第２の比較部１５１は、アナログ補償部１４３が出力するデューティ比Ｄ１が許容範囲の下限値ＤＬより小さい場合には０の値を出力し、アナログ補償部１４３が出力するデューティ比Ｄ１が許容範囲の下限値ＤＬ以上である場合には１の値を出力する。第４の乗算部１５２は、デューティ比Ｄ１が上限値ＤＵ及び下限値ＤＬの許容範囲内である場合には１の値を出力し、デューティ比Ｄ１が上限値ＤＵ及び下限値ＤＬの許容範囲外である場合には０の値を出力する。
【００３６】
判定部７０１は、第４の乗算部１５２の出力値を参照し、デューティ比Ｄ１が上限値ＤＵ及び下限値ＤＬの許容範囲外である持続時間が閾値より短い場合には１の値を出力し、デューティ比Ｄ１が上限値ＤＵ及び下限値ＤＬの許容範囲外である持続時間が閾値より長い場合には０の値を出力する。なお、判定部７０１は、デューティ比Ｄ１が上限値ＤＵ及び下限値ＤＬの許容範囲内である場合には１の値を出力する。スイッチ部１５３は、判定部１５３が１の値を出力する場合には、デューティ比Ｄ１をＰＷＭ制御器１３４に出力し、判定部１５３が０の値を出力する場合には、オフ状態になり、デューティ比Ｄ１を出力しない。
【００３７】
上記の閾値は、電源回路１０１の過渡応答時間の２倍程度が望ましい。電源回路１０１の過渡応答時間は、一般的に、電源回路１０１の仕様書に公開されており、例えば５０μｓである。その場合、上記の閾値は、１００μｓが好ましい。なお、上記の閾値が電源回路１０１の過渡応答時間と同程度である場合には、誤動作のおそれがある。また、上記の閾値が電源回路１０１の過渡応答時間に対して大き過ぎる場合には、過電流による電源回路１０１の破壊を防止できないおそれがある。
【００３８】
以上のように、第１の比較部１５０、第２の比較部１５１、第４の乗算部１５２、判定部７０１及びスイッチ部１５３は、出力部であり、デューティ比Ｄ１が上限値ＤＵ及び下限値ＤＬの許容範囲外である持続時間が閾値より短い場合にはデューティ比Ｄ１を出力し、デューティ比Ｄ１が上限値ＤＵ及び下限値ＤＬの許容範囲外である持続時間が閾値より長い場合には電源回路１０１を停止させる。
【００３９】
本実施形態によれば、判定部７０１は、デューティ比Ｄ１が上限値ＤＵ及び下限値ＤＬの許容範囲外である持続時間が閾値より短い場合には１の値を出力するので、図１のローパスフィルタ部１４４と同様の機能を実現することができる。本実施形態の電源装置は、第１の実施形態と同様に、正常な負荷１１３の変動によりデューティ比Ｄ１が瞬間的に変動した場合には、スイッチ部１５３がデューティ比Ｄ１を出力するので、電源回路１０１が停止せず、誤動作を防止することができる。
【００４０】
以上のように、第１及び第２の実施形態によれば、電流検出回路１１４が故障した場合でも、電源回路１０１に過電流が流れた場合には電源回路１０１を停止させることができる。
【００４１】
第１及び第２の実施形態は、ＣＰＵ１３５のコンピュータがプログラムを実行することによって実現することができる。また、上記のプログラムを記録したコンピュータ読み取り可能な記録媒体及び上記のプログラム等のコンピュータプログラムプロダクトも本発明の実施形態として適用することができる。記録媒体としては、例えばフレキシブルディスク、ハードディスク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、磁気テープ、不揮発性のメモリカード、ＲＯＭ等を用いることができる。
【００４２】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００４３】
１０１  電源回路
１０２  制御装置
１１１  直流電源
１１２  スイッチング回路
１１３  負荷
１１４  電流検出回路
１１５  過電流保護回路
１１６  ゲートドライバ
１３１〜１３３  Ａ／Ｄ変換器
１３４  ＰＷＭ制御器
１３５  中央処理ユニット（ＣＰＵ）
【図１】
0006540456.tif 000002
【図２】
0006540456.tif 000003
【図３】
0006540456.tif 000004
【図４】
0006540456.tif 000005
【図５】
0006540456.tif 000006
【図６】
0006540456.tif 000007
【図７】
0006540456.tif 000008