(57)【特許請求の範囲】
【請求項１】
少なくとも2つの統合メイン制御ボードを有する通信デバイスであって、
管理及び制御処理ユニット（MCU）と、該MCUによって管理及び制御され、サービス転送に関与するハードウェア転送ユニットとが前記統合メイン制御ボードのそれぞれに統合され、前記ハードウェア転送ユニットが複数のサブユニットを有し、
各統合メイン制御ボード上のMCUは、当該MCUが統合される統合メイン制御ボード上のハードウェア転送ユニットの複数のサブユニットのハードウェアコンフィギュレーションデータと、当該MCUが統合される統合メイン制御ボードとは異なる前記少なくとも2つの統合メイン制御ボードにおける他の統合メイン制御ボード上のハードウェア転送ユニットの複数のサブユニットのハードウェアコンフィギュレーションデータとをミラーテーブルの形式で予め格納し、
制御信号交換パスが、各統合メイン制御ボード上のMCUと前記少なくとも2つの統合メイン制御ボードにおける前記他の統合メイン制御ボード上のハードウェア転送ユニットとの間に設けられ、
前記少なくとも2つの統合メイン制御ボードの何れか1つの上のMCUが、前記少なくとも2つの統合メイン制御ボードにおける他の統合メイン制御ボード上のハードウェア転送ユニットの複数のサブユニットを、該複数のサブユニットの、当該MCUに予め格納されたハードウェアコンフィギュレーションデータを前記制御信号交換パスを介して送信することによって制御する通信デバイス。
【請求項２】
セレクタが更に前記統合メイン制御ボード上に設けられ、
前記ハードウェア転送ユニットの前記複数のサブユニットは、前記セレクタを利用することによって、当該ハードウェア転送ユニットが統合される統合メイン制御ボードとは異なる前記少なくとも2つの統合メイン制御ボードにおける他の統合メイン制御ボード上にあるMUCによって前記制御信号交換パスを介して制御されることを選択する、請求項１記載の通信デバイス。
【請求項３】
セレクタが更に前記統合メイン制御ボード上に設けられ、
前記少なくとも2つの統合メイン制御ボードの何れか1つの上のMCUは、前記制御信号交換パスを利用することによって、前記少なくとも2つの統合メイン制御ボードにおける他の統合メイン制御ボード上のハードウェア転送ユニットの複数のサブユニットを制御することを選択するよう前記少なくとも2つの統合メイン制御ボードにおける他の統合メイン制御ボード上のセレクタを設定する、請求項１記載の通信デバイス。
【請求項４】
前記セレクタは、セレクタスイッチである、請求項２又は３記載の通信デバイス。
【請求項５】
前記制御信号交換パスは、制御バスである、請求項１乃至４何れか一項記載の通信デバイス。
【請求項６】
通信方法であって、
サービス転送に関与するハードウェア転送ユニットが統合されている統合メイン制御ボード上の管理及び制御処理ユニット（MCU）が、前記統合メイン制御ボードとは異なる他の統合メイン制御ボード上の他のハードウェア転送ユニットが制御される必要があると判定するステップと、
前記統合メイン制御ボード上の前記MCUが、制御信号交換パスを利用することによって、前記統合メイン制御ボードとは異なる他の統合メイン制御ボード上の前記他のハードウェア転送ユニットを制御するステップと、
を有し、
前記制御信号交換パスが、前記統合メイン制御ボード上のMCUと前記統合メイン制御ボードとは異なる他の統合メイン制御ボード上の前記他のハードウェア転送ユニットとの間に設けられ、前記ハードウェア転送ユニット及び前記他のハードウェア転送ユニットの夫々は複数のサブユニットを有し、
前記統合メイン制御ボード上の前記MCUは、前記統合メイン制御ボード上の前記ハードウェア転送ユニットの複数のサブユニットのハードウェアコンフィギュレーションデータと、前記統合メイン制御ボードとは異なる他の統合メイン制御ボード上の前記他のハードウェア転送ユニットの複数のサブユニットのハードウェアコンフィギュレーションデータとをミラーテーブルの形式で予め格納し、
前記制御するステップは、前記統合メイン制御ボード上の前記MCUが、前記統合メイン制御ボードとは異なる他の統合メイン制御ボード上の前記他のハードウェア転送ユニットの複数のサブユニットのハードウェアコンフィギュレーションデータを前記制御信号交換パスを介して送信するステップを含む、
方法。
【請求項７】
前記統合メイン制御ボード上の前記MCUが、前記統合メイン制御ボードとは異なる他の統合メイン制御ボード上の前記他のハードウェア転送ユニットの複数のサブユニットのハードウェアコンフィグレーションデータを前記制御信号交換パスを介して送信するステップは、
前記統合メイン制御ボード上の前記MCUが、前記制御信号交換パスを利用することによって、元のハードウェアコンフィギュレーションデータをクリアするため、前記統合メイン制御ボードとは異なる前記他の統合メイン制御ボード上の前記他のハードウェア転送ユニットの複数のサブユニットを制御するステップと、
前記統合メイン制御ボード上の前記MCUが、前記制御信号交換パスを利用することによって、前記統合メイン制御ボードとは異なる前記他の統合メイン制御ボード上の前記他のハードウェア転送ユニットの複数のサブユニットへ、該複数のサブユニットの、当該MCUに予め格納されたハードウェアコンフィギュレーションデータを送信するステップと、
を有する、請求項６記載の方法。
【請求項８】
前記統合メイン制御ボード上の前記MCUが、前記統合メイン制御ボードとは異なる他の統合メイン制御ボード上の前記他のハードウェア転送ユニットの複数のサブユニットのハードウェアコンフィグレーションデータを前記制御信号交換パスを介して送信するステップは、
前記統合メイン制御ボード上の前記MCUが、前記制御信号交換パスを利用することによって、前記統合メイン制御ボードとは異なる前記他の統合メイン制御ボード上の前記他のハードウェア転送ユニットの複数のサブユニットの元のハードウェアコンフィギュレーションデータを取得するステップと、
前記統合メイン制御ボード上の前記MCUが、当該MCUに予め格納された、前記他のハードウェア転送ユニットの複数のサブユニットのハードウェアコンフィギュレーションデータ及び前記元のハードウェアコンフィギュレーションデータに対して整合性検証を実行し、前記予め格納されたハードウェアコンフィギュレーションデータを参照して前記予め格納されたハードウェアコンフィギュレーションデータとは異なる元のハードウェアコンフィギュレーションデータを更新するステップと、
を有する、請求項６記載の方法。
【請求項９】
前記統合メイン制御ボード上の前記MCUが、制御信号交換パスを利用することによって、前記統合メイン制御ボードとは異なる他の統合メイン制御ボード上の前記他のハードウェア転送ユニットを制御するステップの前に、当該方法は更に、
前記統合メイン制御ボード上の前記MCUが、前記制御信号交換パスを利用することによって、前記統合メイン制御ボードとは異なる他の統合メイン制御ボード上の前記他のハードウェア転送ユニットを制御することを選択するように、前記統合メイン制御ボードとは異なる他の統合メイン制御ボード上のセレクタを設定するステップを有する、請求項６乃至８何れか一項記載の方法。
【請求項１０】
前記統合メイン制御ボード上の管理及び制御処理ユニットMCUが、前記統合メイン制御ボードとは異なる他の統合メイン制御ボード上の他のハードウェア転送ユニットが制御される必要があると判定するステップは、
前記統合メイン制御ボードとは異なる他の統合メイン制御ボード上のMCUが異常動作状態にあり、前記統合メイン制御ボードとは異なる他の統合メイン制御ボード上の前記他のハードウェア転送ユニットの複数のサブユニットのうちの少なくとも1つが正常動作状態にあると判定した場合、前記統合メイン制御ボード上の管理及び制御処理ユニットMCUが、前記統合メイン制御ボードとは異なる他の統合メイン制御ボード上の前記他のハードウェア転送ユニットが制御される必要があると判定するステップを有する、請求項６乃至９何れか一項記載の方法。
【請求項１１】
管理及び制御処理ユニット（MCU）と、該MCUによって管理及び制御され、サービス転送に関与するハードウェア転送ユニットとが統合されている統合メイン制御ボードに適用され、判定ユニット及び制御ユニットを有する通信処理装置であって、
前記判定ユニットは、前記統合メイン制御ボードとは異なる他の統合メイン制御ボード上の他のハードウェア転送ユニットが制御される必要があると判定するよう構成され、
前記制御ユニットは、前記判定ユニットが前記統合メイン制御ボードとは異なる他の統合メイン制御ボード上の前他のハードウェア転送ユニットが制御される必要があると判定すると、制御信号交換パスを利用することによって、前記統合メイン制御ボードとは異なる他の統合メイン制御ボード上の前記他のハードウェア転送ユニットを制御するよう構成され、
前記制御信号交換パスが、前記統合メイン制御ボード上の前記MCUと前記統合メイン制御ボードとは異なる他の統合メイン制御ボード上の前記他のハードウェア転送ユニットとの間に設けられ、前記ハードウェア転送ユニット及び前記他のハードウェア転送ユニットの夫々は複数のサブユニットを有し、
当該通信処理装置は、前記統合メイン制御ボード上の前記ハードウェア転送ユニットの複数のサブユニットのハードウェアコンフィギュレーションデータと、前記統合メイン制御ボードとは異なる他の統合メイン制御ボード上の前記他のハードウェア転送ユニットの複数のサブユニットのハードウェアコンフィギュレーションデータとをミラーテーブルの形式で予め格納するよう構成される記憶ユニットを更に有し、
前記制御ユニットは、前記記憶ユニットに予め格納された、前記統合メイン制御ボードとは異なる他の統合メイン制御ボード上の前記他のハードウェア転送ユニットの複数のサブユニットのハードウェアコンフィギュレーションデータを前記制御信号交換パスを介して送信するよう構成される、
装置。
【請求項１２】
前記制御ユニットは、具体的には、
前記制御信号交換パスを利用することによって、元のハードウェアコンフィギュレーションデータをクリアするように、前記統合メイン制御ボードとは異なる他の統合メイン制御ボード上の前記他のハードウェア転送ユニットの複数のサブユニットを制御し、
前記制御信号交換パスを利用することによって、前記統合メイン制御ボードとは異なる他の統合メイン制御ボード上の前記他のハードウェア転送ユニットの複数のサブユニットへ、該複数のサブユニットの、前記記憶ユニットに予め格納されたハードウェアコンフィギュレーションデータ送信するよう構成される、請求項１１記載の装置。
【請求項１３】
前記制御ユニットは、具体的には、
前記制御信号交換パスを利用することによって、前記統合メイン制御ボードとは異なる他の統合メイン制御ボード上の前記他のハードウェア転送ユニットの複数のサブユニットの元のハードウェアコンフィギュレーションデータを取得し、
前記記憶ユニットに予め格納された、前記他のハードウェア転送ユニットの複数のサブユニットのハードウェアコンフィギュレーションデータ及び前記元のハードウェアコンフィギュレーションデータに対して整合性検証を実行し、前記予め格納されたハードウェアコンフィギュレーションデータを参照して前記予め格納されたハードウェアコンフィギュレーションデータとは異なる元のハードウェアコンフィギュレーションデータを更新するよう構成される、請求項１１記載の装置。
【請求項１４】
前記制御ユニットは更に、
前記制御信号交換パスを利用することによって、前記統合メイン制御ボードとは異なる他の統合メイン制御ボード上の前記他のハードウェア転送ユニットを制御する前に、前記制御信号交換パスを利用することによって、前記統合メイン制御ボードとは異なる他の統合メイン制御ボード上の前記他のハードウェア転送ユニットを制御するよう選択するように、前記統合メイン制御ボードとは異なる他の統合メイン制御ボード上のセレクタを設定するよう構成される、請求項１１乃至１３何れか一項記載の装置。
【請求項１５】
前記制御ユニットは、具体的には、
前記統合メイン制御ボードとは異なる他の統合メイン制御ボード上のMCUが異常動作状態にあり、前記統合メイン制御ボードとは異なる他の統合メイン制御ボード上の前記他のハードウェア転送ユニットの複数のサブユニットのうちの少なくとも1つが正常動作状態にあると判定した場合、前記統合メイン制御ボードとは異なる他の統合メイン制御ボード上の前記他のハードウェア転送ユニットが制御される必要があると判定するよう構成される、請求項１１乃至１４何れか一項記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通信技術の分野に関し、特に通信デバイス、通信処理方法、通信処理装置及び通信システムに関する。
【背景技術】
【０００２】
通信技術が発展するに従って、ラック通信デバイスが通信ネットワークに広く適用されている。
【０００３】
管理及び制御処理ユニット（management and control processing unit, MCU）、ファブリックユニット（Fabric Unit, FU）及びアップリンクサービス転送ユニット（Service forwarding Unit, SFU）が、ラック通信デバイスの物理メイン制御ボード上に統合される。MCUは、管理及び制御機能を有し、FU及びSFUを制御しうる。従って、イン−サービスソフトウェアアップグレード（In-Service Software Upgrade, ISSU）は、通常はMCU上で実行される必要がある。MCUの故障又はリセットが発生することがある。ISSUプロセスでは、MCUが障害に遭遇するか、あるいは、リセットされると、サービスボリュームが比較的大きい場合、サービスパケット損失が通常発生する。その結果、通信サービスの正常な動作が影響を受ける。
【発明の概要】
【０００４】
本発明の実施例は、MCUが故障に遭遇するか、あるいは、ISSUプロセスにおいてリセットされるときのサービスパケット損失を軽減するための通信デバイス、通信処理方法、通信処理装置及び通信システムを提供する。
【０００５】
第1の態様によると、通信デバイスが提供される。通信デバイスは、少なくとも2つの統合メイン制御ボードを含む。MCU及びハードウェア転送ユニットが統合メイン制御ボードのそれぞれに統合され、ハードウェア転送ユニットがFU及びSFUを含む。制御信号交換パスが、各統合メイン制御ボード上のMCUと少なくとも2つの統合メイン制御ボードにおける他の統合メイン制御ボード上のハードウェア転送ユニットとの間に設けられる。従って、少なくとも2つの統合メイン制御ボードの何れか1つの上のMCUが、制御信号交換パスを利用することによって、少なくとも2つの統合メイン制御ボードにおける他の統合メイン制御ボード上のFU及びSFUを制御可能である。このようにして、統合メイン制御ボード上のMCUが故障に遭遇するか、あるいは、リセットされ、ISSUが統合メイン制御ボード上のMCUに対して実行される場合、MCUが正常に動作する統合メイン制御ボードは、MCUが故障に遭遇するか、あるいは、リセットされる統合メイン制御ボード上のFU及びSFUを制御するよう引き継いでもよく、それによって、MCUの故障又はリセット及びISSUがFU及びSFUに影響を与え、この結果、転送能力が半分に低下され、サービスパケット損失が引き起こされるという問題を回避する。
【０００６】
第1の態様を参照して、可能な実現形態では、セレクタが更に統合メイン制御ボード上に設けられ、FU及びSFUは、セレクタを利用することによって、制御信号交換パスを利用することによりMCUによって制御されることを選択し、MCUは、FU及びSFUが統合される統合メイン制御ボードとは異なる少なくとも2つの統合メイン制御ボードにおける他の統合メイン制御ボード上にある。
【０００７】
セレクタが設けられ、実際の適用シナリオによると、FU及びSFUは、FU及びSFUが統合される統合メイン制御ボード上のMCUによって制御されることを選択してもよいし、あるいは、他の統合メイン制御ボード上のMCUによって制御されることを選択してもよい。
【０００８】
第1の態様を参照して、他の可能な実現形態において、セレクタが更に統合メイン制御ボード上に設けられ、少なくとも2つの統合メイン制御ボードの何れか1つの上のMCUは、制御信号交換パスを利用することによって、少なくとも2つの統合メイン制御ボードにおける他の統合メイン制御ボード上のFU及びSFUを制御することを選択するよう少なくとも2つの統合メイン制御ボードにおける他の統合メイン制御ボード上のセレクタを設定する。
【０００９】
セレクタが設けられ、実際の適用シナリオによると、MCUは他の統合メイン制御ボード上のFU及びSFUを制御することを選択してもよい。従って、MCUは、MCUが統合される統合メイン制御ボード上のFU及びSFUのみを制御してもよいし、あるいは、MCUは、MCUが統合される統合メイン制御ボード上のFU及びSFUと、他の統合メイン制御ボード上のFU及びSFUとの双方を制御してもよい。
【００１０】
任意的には、セレクタはセレクタスイッチである。制御信号交換パスは制御バスである。
【００１１】
第2の態様によると、通信方法が提供される。当該方法は、少なくとも2つの統合メイン制御ボードの間の通信に適用されうる。制御信号交換パスが、少なくとも2つの統合メイン制御ボードの間に設けられる。統合メイン制御ボード上のMCUが、統合メイン制御ボードとは異なる他の統合メイン制御ボード上のFU及びSFUが制御される必要があると判定する。統合メイン制御ボード上のMCUが、制御信号交換パスを利用することによって、統合メイン制御ボードとは異なる他の統合メイン制御ボード上のFU及びSFUを制御する。
【００１２】
本発明は、MCUの故障又はリセット及びISSUがFU及びSFUに影響を与え、この結果、転送能力が半分に低下され、サービスパケット損失が引き起こされるという問題を回避できる。
【００１３】
具体的には、統合メイン制御ボードとは異なる他の統合メイン制御ボード上のMCUが異常動作状態にあり、統合メイン制御ボードとは異なる他の統合メイン制御ボード上のFU又はSFUの少なくとも1つが正常動作状態にあると判定した場合、統合メイン制御ボード上のMCUは、統合メイン制御ボードとは異なる他の統合メイン制御ボード上のFU及びSFUが制御される必要があると判定してもよい。
【００１４】
第2の態様を参照して、可能な実現形態では、統合メイン制御ボード上のMCUが、制御信号交換パスを利用することによって、統合メイン制御ボードとは異なる他の統合メイン制御ボード上のFU及びSFUを制御するステップは、統合メイン制御ボード上のMCUが、制御信号交換パスを利用することによって、元のハードウェアコンフィギュレーションデータをクリアするため、統合メイン制御ボードとは異なる他の統合メイン制御ボード上のFU及びSFUを制御するステップと、統合メイン制御ボード上のMCUが、制御信号交換パスを利用することによって、統合メイン制御ボードとは異なる他の統合メイン制御ボード上のFU及びSFUに予め格納されたハードウェアコンフィギュレーションデータを送信するステップとを含む。予め格納されたハードウェアコンフィギュレーションデータは、統合メイン制御ボードとは異なる他の統合メイン制御ボード上のFU及びSFUのハードウェアコンフィギュレーションデータである。
【００１５】
第2の態様によると、他の可能な実現形態では、統合メイン制御ボード上のMCUが、制御信号交換パスを利用することによって、統合メイン制御ボードとは異なる他の統合メイン制御ボード上のFU及びSFUを制御するステップは、統合メイン制御ボード上のMCUが、制御信号交換パスを利用することによって、統合メイン制御ボードとは異なる他の統合メイン制御ボード上のFU及びSFUの元のハードウェアコンフィギュレーションデータを取得するステップと、統合メイン制御ボード上のMCUが、予め格納されたハードウェアコンフィギュレーションデータ及び元のハードウェアコンフィギュレーションデータに対して整合性検証を実行し、予め格納されたハードウェアコンフィギュレーションデータを参照して予め格納されたハードウェアコンフィギュレーションデータとは異なる元のハードウェアコンフィギュレーションデータを更新するステップとを含む。予め格納されたハードウェアコンフィギュレーションデータは、統合メイン制御ボードとは異なる他の統合メイン制御ボード上のFU及びSFUのハードウェアコンフィギュレーションデータである。
【００１６】
任意的には、統合メイン制御ボード上のMCUは、統合メイン制御ボードとは異なる他の統合メイン制御ボード上のFU及びSFUのハードウェアコンフィギュレーションデータをミラーテーブルの形式で予め格納する。
【００１７】
第2の態様によると、更なる他の可能な実現形態では、統合メイン制御ボード上のMCUが、制御信号交換パスを利用することによって、統合メイン制御ボードとは異なる他の統合メイン制御ボード上のFU及びSFUを制御するステップの前に、統合メイン制御ボード上のMCUが、制御信号交換パスを利用することによって、統合メイン制御ボードとは異なる他の統合メイン制御ボード上のFU及びSFUを制御することを選択するように、統合メイン制御ボードとは異なる他の統合メイン制御ボード上のセレクタを設定する。
【００１８】
第3の態様によると、通信処理装置が提供され、統合メイン制御ボードに適用される。通信処理装置は、判定ユニット及び制御ユニットを含む。判定ユニットは、統合メイン制御ボードとは異なる他の統合メイン制御ボード上のファブリックユニットFU及びサービス転送ユニットSFUが制御される必要があると判定するよう構成される。制御ユニットは、判定ユニットが統合メイン制御ボードとは異なる他の統合メイン制御ボード上のFU及びSFUが制御される必要があると判定すると、制御信号交換パスを利用することによって、統合メイン制御ボードとは異なる他の統合メイン制御ボード上のFU及びSFUを制御するよう構成される。制御信号交換パスが、統合メイン制御ボード上のMCUと統合メイン制御ボードとは異なる他の統合メイン制御ボード上のハードウェア転送ユニットとの間に設けられ、ハードウェア転送ユニットはFU及びSFUを含む。
【００１９】
具体的には、制御ユニットは、具体的には、統合メイン制御ボードとは異なる他の統合メイン制御ボード上のMCUが異常動作状態にあり、統合メイン制御ボードとは異なる他の統合メイン制御ボード上のFU又はSFUの少なくとも1つが正常動作状態にあると判定した場合、統合メイン制御ボードとは異なる他の統合メイン制御ボード上のFU及びSFUが制御される必要があると判定するよう構成される。
【００２０】
第3の態様を参照して、第1の実現形態では、制御ユニットは、具体的には、制御信号交換パスを利用することによって、元のハードウェアコンフィギュレーションデータをクリアするように、統合メイン制御ボードとは異なる他の統合メイン制御ボード上のFU及びSFUを制御し、制御信号交換パスを利用することによって、予め格納されたハードウェアコンフィギュレーションデータを統合メイン制御ボードとは異なる他の統合メイン制御ボード上のFU及びSFUに送信するよう構成される。予め格納されたハードウェアコンフィギュレーションデータは、統合メイン制御ボードとは異なる他の統合メイン制御ボード上のFU及びSFUのハードウェアコンフィギュレーションデータである。
【００２１】
第3の態様を参照して、第2の実現形態では、制御ユニットは、具体的には、制御信号交換パスを利用することによって、統合メイン制御ボードとは異なる他の統合メイン制御ボード上のFU及びSFUの元のハードウェアコンフィギュレーションデータを取得し、予め格納されたハードウェアコンフィギュレーションデータ及び元のハードウェアコンフィギュレーションデータに対して整合性検証を実行し、予め格納されたハードウェアコンフィギュレーションデータを参照して予め格納されたハードウェアコンフィギュレーションデータとは異なる元のハードウェアコンフィギュレーションデータを更新するよう構成される。予め格納されたハードウェアコンフィギュレーションデータは、統合メイン制御ボードとは異なる他の統合メイン制御ボード上のFU及びSFUのハードウェアコンフィギュレーションデータである。
【００２２】
具体的には、制御ユニットは更に、制御信号交換パスを利用することによって、統合メイン制御ボードとは異なる他の統合メイン制御ボード上のFU及びSFUを制御する前に、制御信号交換パスを利用することによって、統合メイン制御ボードとは異なる他の統合メイン制御ボード上のFU及びSFUを制御するよう選択するように、統合メイン制御ボードとは異なる他の統合メイン制御ボード上のセレクタを設定するよう構成される。
【００２３】
第3の態様又は第3の態様の何れかの実現形態を参照して、第3の実現形態では、通信処理装置は更に記憶ユニットを含む。記憶ユニットは、統合メイン制御ボードとは異なる他の統合メイン制御ボード上のFU及びSFUのハードウェアコンフィギュレーションデータをミラーテーブルの形式で予め格納するよう構成される。
【００２４】
第4の態様によると、少なくとも2つの通信ユニットを有する通信システムが提供される。各通信ユニットは、管理及び制御処理ユニットMCU及びハードウェア転送ユニットを含み、ハードウェア転送ユニットはファブリックユニットFU及びサービス転送ユニットSFUを含む。制御信号交換パスが、各通信ユニット上のMCUと少なくとも2つの通信ユニットにおける他の通信ユニット上のハードウェア転送ユニットとの間に設けられ、少なくとも2つの通信ユニットの何れか1つの上のMCUは、制御信号交換パスを利用することによって、少なくとも2つの通信ユニットにおける他の通信ユニット上のFU及びSFUを制御する。
【００２５】
第5の態様によると、通信処理装置が提供される。通信処理装置は、プロセッサ及びメモリを含む。メモリはコンピュータ可読媒体を格納し、プロセッサはメモリにおけるプログラムを実行することによって、第2の態様による通信処理方法を実行する。
【００２６】
第6の態様によると、上記の通信処理方法に用いられるコンピュータドスとウェア命令を格納するよう構成され、第2の態様による上記の通信処理方法を実行するよう設計されたプログラムを含むコンピュータ記憶媒体が提供される。
【図面の簡単な説明】
【００２７】
【図１】既存のラック通信デバイスの概略的な構成図である。
【図２】本発明の実施例によるラック通信デバイスの概略的な構成図である。
【図３】本発明の実施例による他のラック通信デバイスの概略的な構成図である。
【図４】本発明の実施例によるプライマリ統合メイン制御ボード及びセカンダリ統合メイン制御ボードとして機能する統合メイン制御ボードが正常動作状態にあるときの通信処理プロセスの概略図である。
【図５】本発明の実施例による通信処理方法のフローチャートである。
【図６】本発明の実施例によるセカンダリ統合メイン制御ボードが故障に遭遇したときの通信プロセスの概略図である。
【図７】本発明の実施例によるセカンダリ集積メイン制御ボードが正常動作を回復した後の通信プロセスの概略図である。
【図８Ａ】本発明の実施例による通信処理装置の概略的な構成図である。
【図８Ｂ】本発明の実施例による通信処理装置の概略的な構成図である。
【図９】本発明の実施例による他の通信処理装置の概略的な構成図である。
【図１０】本発明の実施例による通信システムの概略的な構成図である。
【発明を実施するための形態】
【００２８】
以下は、本発明の実施例における添付図面を参照して、本発明の実施例における技術的解決策を明確に説明する。
【００２９】
現在、図1に示されるアーキテクチャは、ラック通信システムのために通常使用される。ラック通信システムは、2つ以上の統合メイン制御ボードを含む。2つの統合メイン制御ボードは、図1における具体例として説明のために使用される。本発明の実施例では、2つの統合メイン制御ボードが、プライマリ統合メイン制御ボード及びセカンダリ統合メイン制御ボードとして機能する。すなわち、2つの統合メイン制御ボードは、プライマリ統合メイン制御ボード及びセカンダリ統合メイン制御ボードを含む。管理及び制御処理ユニット（Maintain and control Process Unit, MCU）、ファブリックユニット（Fabric Unit, FU）及びアップリンクサービス転送ユニット（Service forwarding Unit, SFU）が、各統合メイン制御ボード上に統合される。各統合メイン制御ボード上のMCUは、MCUが配置されている統合メイン制御ボード上のFU及びSFUを管理及び制御する。MCU、FU及びSFUを統合メイン制御ボード上に統合する上記方式では、ISSUプロセス、MCU故障又はMCUリセットが発生した場合、MCU、FU及びSFUが統合されている物理メイン制御ボード全体がリセットされる必要がある。従って、物理メイン制御ボード上の転送プレーン上のFU及びSFUもまた動作を停止する。転送サービスは、MCUが関連する設定を復元及び完了した後にのみ復元可能である。転送サービスが復元される期間において、接続されたサービスは、別の統合メイン制御ボード上のFU及びSFUを利用することによってのみ転送可能である。従って、転送能力が低下する。さらに、サービスボリュームが比較的大きく、別の統合メイン制御ボード上のFU及びSFUの転送能力を超過すると、サービスパケット損失が発生する。
【００３０】
上記の問題点を考慮して、以下の実施例では、制御信号交換パスが、プライマリ統合メイン制御ボードとセカンダリ統合メイン制御ボードとの間に追加される。このようにして、各統合メイン制御ボード上のMCUは、MCUの故障又はリセット及びISSUがFU及びSFUに影響を及ぼし、その結果、転送能力が半分に低下し、サービスパケット損失が引き起こされるという問題を解決するため、制御信号交換パスを利用することによって、別の統合メイン制御ボード上のFU及びSFUを制御してもよい。
【００３１】
図2は、本発明の実施例による通信デバイスの概略的な構成図である。図2に示されるように、通信デバイスは、統合メイン制御ボードA及び統合メイン制御ボードBを含む。任意的には、統合メイン制御ボードA及び統合メイン制御ボードBは、プライマリ統合メイン制御ボード及びセカンダリ統合メイン制御ボードとして機能する統合メイン制御ボードであってもよい。MCU及びハードウェア転送ユニットは、統合メイン制御ボードA及び統合メイン制御ボードBの両方の上に統合される。ハードウェア転送ユニットは、FU及びSFUを含む。制御信号交換パスは、何れかの統合メイン制御ボード上のMCUと他方の統合メイン制御ボード上のハードウェア転送ユニットとの間に設けられる。何れかの統合メイン制御ボード上のMCUは、制御信号交換パスを利用することによって、他方の統合メイン制御ボード上のFU及びSFUを制御可能である。
【００３２】
図2に示されるように、本発明の本実施例では、通信デバイスが2つの統合メイン制御ボードを含む具体例が説明のために使用されることが留意されるべきである。実際の適用では、通信デバイスは2つより多くの統合メイン制御ボードを含んでもよい。すなわち、本発明の本実施例において提供される通信デバイスは、少なくとも2つの統合メイン制御ボードを含む。MCU、FU及びSFUは、統合メイン制御ボードのそれぞれに統合される。制御信号交換パスが、各統合メイン制御ボード上のMCUと、少なくとも2つの統合メイン制御ボードにおける別の統合メイン制御ボード上のハードウェア転送ユニットとの間に設けられる。少なくとも2つの統合メイン制御ボードの何れか1つの上のMCUは、制御信号交換パスを利用することによって、少なくとも2つの統合メイン制御ボードにおける別の統合メイン制御ボード上のFU及びSFUを制御する。
【００３３】
本発明の本実施例では、制御信号交換パスが、統合メイン制御ボードの間に設けられ、従って、統合メイン制御ボード上のMCUは、MCUが配置される統合メイン制御ボード上に統合されたFU及びSFUを管理可能であるだけでなく、別の統合メイン制御ボード上のFU及びSFUを管理可能である。従って、MCUの故障若しくはリセット又はISSUプロセスが、少なくとも2つの統合メイン制御ボードを含む通信デバイスの統合メイン制御ボード上で発生すると、別の統合メイン制御ボード上のMCUが、MCUの故障若しくはリセット又はISSUプロセスが発生した統合メイン制御ボード上のFU及びSFUを管理及び制御し、MCUの故障若しくはリセット又はISSUプロセスが発生した統合メイン制御ボード上のFU及びSFUの正常な転送能力を維持し、不十分な転送能力によって生じるサービスパケット損失を回避する。
【００３４】
図3は、本発明の実施例による他のラック通信デバイスの概略的な構成図である。図3に示されるように、本発明の本実施例では、セレクタが各統合メイン制御ボード上に設けられ、これにより、セレクタによって、各統合メイン制御ボード上のFU及びSFUが、FU及びSFUが統合された統合メイン制御ボード上のMCUによって制御されることを選択してもよいし、あるいは、制御信号交換パスを利用することによって別の統合メイン制御ボード上のMCUによって制御されることを選択してもよい。すなわち、各統合メイン制御ボード上のFU及びSFUは、一時においてFU及びSFUが統合された統合メイン制御ボード上のMCUによって、あるいは、別の統合メイン制御ボード上のMCUによってのみ管理及び制御可能である。しかしながら、各統合メイン制御ボード上のMCUは、MCUが統合された統合メイン制御ボード上のFU及びSFUのみを制御してもよいし、あるいは、MCUが統合された統合メイン制御ボード上のFU及びSFUと、他の統合メイン制御ボード上のFU及びSFUとの両方を制御してもよい。
【００３５】
本発明の本実施例では、セレクタが統合メイン制御ボード上に設けられるとき、統合メイン制御ボード上のFU及びSFUが、制御信号交換パスを利用することによって、別の統合メイン制御ボード上のMCUと情報を交換してもよい。統合メイン制御ボード上のFU及びSFUは、セレクタを利用することによって、FU及びSFUが統合される統合メイン制御ボードとは異なる他の統合メイン制御ボード上のMCUによって制御されることをアクティブに選択する。もちろん、あるいは、少なくとも2つの統合メイン制御ボードの何れか1つの上のMCUが、少なくとも2つの統合メイン制御ボードにおける別の統合メイン制御ボード上のセレクタを構成し、制御信号交換パスを利用することによって、少なくとも2つの統合メイン制御ボードにおける別の統合メイン制御ボード上のFU及びSFUを制御することを選択してもよい。
【００３６】
本発明の本実施例では、セレクタが統合メイン制御ボードに設けられ、これにより、統合メイン制御ボード上のFU及びSFUは、一時にFU及びSFUが統合される統合メイン制御ボード上のMCUによって、あるいは、他の統合メイン制御ボード上のMCUによってのみ管理及び制御可能である。従って、FU及びSFUが統合された統合メイン制御ボード上のMCUが正常であるとき、FU及びSFUが統合された統合メイン制御ボード上のMCUは、現在のボード上のFU及びSFUを管理及び制御可能である。FU及びSFUが統合された統合メイン制御ボード上のMCUが異常であるとき、別の統合メイン制御ボード上のMCUが、現在のボード上のFU及びSFUを管理及び制御可能である。MCUが管理及び制御を実行する具体的な統合メイン制御ボードは、具体的なサービスシナリオに従って交渉及び決定されてもよい。
【００３７】
本発明の本実施例の具体的な実施の間、制御信号交換パスは制御バスであってもよく、セレクタはセレクタスイッチであってもよい。
【００３８】
本発明の上述された実施例では、本発明の実施例におけるラック通信デバイスと既存のラック通信デバイスとの間の相違のみが説明され、ラック通信デバイスの具体的な構成は限定されない。例えば、データ同期のためのボード間同期パスが、プライマリ統合メイン制御ボードとセカンダリ統合メイン制御ボードとの間にさらに設けられ、詳細は本発明の実施例では説明されない。
【００３９】
本発明の以下の実施例では、本発明の上記の実施例におけるラック通信デバイスによって実行される通信プロセスが詳細に説明される。
【００４０】
本発明の本実施例では、ラック通信デバイスがプライマリ統合メイン制御ボードとセカンダリ統合メイン制御ボードとを含む具体例が説明のために使用される。
【００４１】
図4は、プライマリ統合メイン制御ボードとセカンダリ統合メイン制御ボードの両方のMCUが正常動作状態にあるときの動作状態の概略図である。図4に示されるように、プライマリ統合メイン制御ボード及びセカンダリ統合メイン制御ボード上のMCUはそれぞれ、ソフトウェア実装に関して管理及び制御サブシステムと転送駆動サブシステムとを含む。管理及び制御サブシステムは主に、プライマリ統合メイン制御ボードとセカンダリ統合メイン制御ボードとの間の制御プレーン上でデータ同期を実行するよう構成される。転送駆動サブシステムは主に、プライマリ統合メイン制御ボードとセカンダリ統合メイン制御ボードとの間の転送プレーン上でデータ同期を実行するよう構成される。
【００４２】
プライマリ統合メイン制御ボード及びセカンダリ統合メイン制御ボード上のMCUが正常動作状態にあるとき、プライマリ統合メイン制御ボード上のMCUの管理及び制御サブシステムが、転送プレーン上のリソース及びエントリデータを管理及び生成し、ボード間同期パスを利用することによって、当該リソース及びエントリデータをセカンダリ統合メイン制御ボードに同期させる責任がある。プライマリ統合メイン制御ボード及びセカンダリ統合メイン制御ボード上のMCUの転送駆動サブシステムは、ハードウェア転送ユニット（FU及びSFU）のハードウェアコンフィギュレーションデータを個別に設定する。
【００４３】
本発明の本実施例では、統合メイン制御ボード上のMCUが異常であるとき、別の統合メイン制御ボード上のMCUが、MCUが異常である統合メイン制御ボード上のFU及びSFUを制御及び管理するため、プライマリ統合メイン制御ボード及びセカンダリ統合メイン制御ボード上の各MCUは、MCUが統合された統合メイン制御ボード上のFU及びSFUのハードウェアコンフィギュレーションデータを格納する必要があるだけでなく、別の統合メイン制御ボード上のFU及びSFUのハードウェアコンフィギュレーションデータもまた格納する必要があることが強調されるべきである。本発明の本実施例では、好ましくは、別の統合メイン制御ボード上のFU及びSFUのハードウェアコンフィギュレーションデータが、ミラーテーブルの形式で予め記憶される。
【００４４】
さらに、MCUの転送駆動サブシステムは、ハードウェア転送ユニット（FU及びSFU）のチップ状態を維持するようさらに構成される。チップ状態は、ハードウェア転送ユニットの状態マシーンを表し、実チップ状態と仮想チップ状態とを含む。実チップ状態は、現在のMCUがハードウェア転送ユニットを制御していることを表す。この場合、MCUは、対応するハードウェアコンフィギュレーションデータをハードウェア転送ユニットに送信し、対応するハードウェアコンフィギュレーションデータをメインメモリにおけるハードウェアコンフィギュレーションデータのミラーデータベースに格納する必要がある。仮想チップ状態は、現在のMCUがハードウェア転送ユニットを制御していないことを表す。この場合、MCUは、対応するハードウェアコンフィギュレーションデータをハードウェア転送ユニットに送信する必要はなく、対応するハードウェアコンフィギュレーションデータをメインメモリにおけるハードウェアコンフィギュレーションデータのミラーデータベースに格納すればよい。従って、プライマリ統合メイン制御ボード及びセカンダリ統合メイン制御ボード上の各MCUが正常動作状態にあるとき、MCUが統合された統合メイン制御ボード上のハードウェア転送ユニットのチップ状態は実チップ状態であり、他の統合メイン制御ボード上のハードウェア転送ユニットのチップ状態は仮想チップ状態である。
【００４５】
本発明の本実施例では、制御信号交換パスが、プライマリ統合メイン制御ボードとセカンダリ統合メイン制御ボードとの間に設けられる。制御信号交換パスが、各統合メイン制御ボード上のMCUと、統合メイン制御ボードとは異なる別の統合メイン制御ボード上のハードウェア転送ユニットとの間に設けられる。ハードウェア転送ユニットは、FU及びSFUを含む。従って、図5に示される通信処理方法が、本発明の本実施例において利用されてもよい。図5に示されるように、当該方法は以下のステップを含む。
【００４６】
S101：統合メイン制御ボード上のMCUは、統合メイン制御ボードとは異なる他の統合メイン制御ボード上のFU及びSFUが制御される必要があると判断する。
【００４７】
具体的には、制御信号交換パスが、プライマリ統合メイン制御ボードとセカンダリ統合メイン制御ボードとの間に設けられる。従って、状態信号のためのハードウェアベースの交換機構が、プライマリ統合メイン制御ボードとセカンダリ統合メイン制御ボードとの間に追加されてもよい。状態信号は、MCU、FU及びSFUが正常動作状態又は故障状態にあるか表すのに使用される。
【００４８】
正常動作状態にあるMCUは、他の統合メイン制御ボード上に統合されたMCU、FU及びSFUの状態信号を検出し、これらの状態信号を利用することによって、他の統合メイン制御ボード上のMCU、FU及びSFUの動作状態を判断する。
【００４９】
他の統合メイン制御ボード上のMCUが故障状態であり、FU又はSFUの少なくとも1つが正常動作状態にあることを検出した場合、正常動作状態にあるMCUは、他の統合メイン制御ボード上の統合されるFU及びSFUが制御される必要があると判断する。
【００５０】
S102：統合メイン制御ボード上のMCUは、制御信号交換パスを利用することによって、統合メイン制御ボードとは異なる別の統合メイン制御ボード上のFU及びSFUを制御する。
【００５１】
具体的には、統合メイン制御ボード上のMCUは、セレクタを利用することによって、他の統合メイン制御ボード上のFU及びSFUを制御するか選択してもよい。本発明の本実施例では、他の統合メイン制御ボード上のMCUが故障状態にあり、FU又はSFUの少なくとも1つが正常動作状態にあることが検出された場合、セレクタは、制御信号交換パスに接続することを選択し、制御信号交換パスを利用することによって、他の統合メイン制御ボード上に統合されたFU及びSFUを制御するよう設定されてもよい。
【００５２】
本発明の本実施例では、統合メイン制御ボード上のMCUは、他の統合メイン制御ボード上に統合され、正常動作状態にあるFU及びSFUを以下の2つの方式で制御信号交換パスを利用することによって制御してもよい。
【００５３】
第1の方式：
正常動作状態にあるMCUは、セレクタを構成し、セレクタを利用することによって制御信号交換パスに接続することを選択し、制御信号交換パスを利用することによって、元のハードウェアコンフィギュレーションデータをクリアするように、他の統合メイン制御ボード上に統合され、正常動作状態にあるFU及びSFUを制御する。正常動作状態にあるMCUは、制御信号交換パスを利用することによって、他の統合メイン制御ボード上のFU及びSFUの予め格納されたハードウェアコンフィギュレーションデータを、他の統合メイン制御ボード上に統合されたFU及びSFUに送信する。
【００５４】
第2の方式：
正常動作状態にあるMCUは、セレクタを構成し、セレクタを利用することによって制御信号交換パスに接続することを選択する。正常動作状態にあるMCUは、制御信号交換パスを利用することによって、他の統合メイン制御ボード上に統合され、正常動作状態にあるFU及びSFUの元のハードウェアコンフィギュレーションデータを取得し、元のハードウェアコンフィギュレーションデータ及び他の統合メイン制御ボード上のFU及びSFUの予め格納されているハードウェアコンフィギュレーションデータに対して整合性検証を実行し、予め格納されているハードウェアコンフィギュレーションデータを参照して、予め格納されているハードウェアコンフィギュレーションデータと異なる元のハードウェアコンフィギュレーションデータを更新する。
【００５５】
本発明の本実施例では、プライマリ統合メイン制御ボード上のMCUが正常動作状態であり、セカンダリ統合メイン制御ボード上のMCUが異常状態である具体例が、説明のために利用される。図6は、セカンダリ統合メイン制御ボード上のMCUが異常であるときの動作状態の概略図である。図6に示されるように、プライマリ統合メイン制御ボードが、セカンダリ統合メイン制御ボード上のMCUが異常であり、セカンダリ統合メイン制御ボード上のFU及びSFUが正常動作状態にあることを検出すると、プライマリ統合メイン制御ボード上のMCUの転送駆動サブシステムは、対応するハードウェア転送ユニットに他の統合メイン制御ボード上のハードウェア転送ユニットのものであり、ハードウェアコンフィギュレーションデータのハードウェアミラーデータベースに予め格納されているデータをミラーリングし、他の統合メイン制御ボード上のハードウェア転送ユニットのチップ状態を実チップ状態に切り替える。
【００５６】
さらに、セカンダリ統合メイン制御ボード上のMCUが正常動作状態に復帰した場合、例えば、リセット又はISSUプロセスが完了した場合、セカンダリ統合メイン制御ボード上のMCUは、セカンダリ統合メイン制御ボード上のFU及びSFUを再制御してもよい。しかしながら、セカンダリ統合メイン制御ボード上のMCUが、セカンダリ統合メイン制御ボード上のFU及びSFUを再制御する前に、制御プレーン上のデータ同期及び転送プレーン上のデータ同期が、プライマリ統合メイン制御ボードとセカンダリ統合メイン制御ボードとの間で完了する必要がある。プライマリ統合メイン制御ボードとセカンダリ統合メイン制御ボードとの間の制御プレーン及び転送プレーン上でデータ同期を実行するプロセスにおいて、プライマリ統合メイン制御ボード上のMCUは、依然としてセカンダリ統合メイン制御ボード上のFU及びSFUを制御する必要がある。図7は、プライマリ統合メイン制御ボードとセカンダリ統合メイン制御ボードとの間でデータ同期を実行するプロセスにおける動作状態の概略図である。
【００５７】
図6及び図7では、セカンダリ統合メイン制御ボード上のMCUが故障に遭遇した具体例が、説明のために利用されることが留意されるべきである。プライマリ統合メイン制御ボード上のMCUが故障に遭遇すると、プライマリ統合メイン制御ボードとセカンダリ統合メイン制御ボードとの間のスイッチが最初に実行され、プライマリ統合メイン制御ボードとセカンダリ統合メイン制御ボードとの間のスイッチが実行された後、上記の実施例における処理方式に従って処理が実行されてもよい。詳細はここでは説明されない。
【００５８】
上記実施例において提供された通信処理方法に基づき、本発明の実施例は更に、通信処理装置100を提供する。通信処理装置100は、統合メイン制御ボードに適用される。図8Aは、本発明の本実施例において提供される通信処理装置100の概略的な構成図である。図8Aに示されるように、通信処理装置100は、判定ユニット101及び制御ユニット102を有する。判定ユニット101は、統合メイン制御ボードとは異なる他の統合メイン制御ボード上のFU及びSFUが制御される必要があると判定するよう構成される。制御ユニット102は、判定ユニット101が統合メイン制御ボードとは異なる他の統合メイン制御ボード上のFU及びSFUが制御される必要があると判定すると、制御信号交換パスを利用することによって、統合メイン制御ボードとは異なる他の統合メイン制御ボード上のFU及びSFUを制御するよう構成される。制御信号交換パスは、統合メイン制御ボード上のMCUと統合メイン制御ボードとは異なる他の統合メイン制御ボード上のハードウェア転送ユニットとの間に設けられ、ハードウェア転送ユニットはFU及びSFUを有する。
【００５９】
具体的には、判定ユニット101は、他の統合メイン制御ボード上に統合されたMCU、FU及びSFUの実行状態を検出し、他の統合メイン制御ボード上のMCUが故障状態にあり、FU又はSFUの少なくとも1つが正常動作状態にあると検出すると、他の統合メイン制御ボード上に統合され、正常動作状態にあるFU及びSFUが制御される必要があると判定するよう構成されてもよい。
【００６０】
任意的には、制御ユニット102は、制御信号交換パスを利用することによって、元のハードウェアコンフィギュレーションデータをクリアするように、統合メイン制御ボードとは異なる他の統合メイン制御ボード上のFU及びSFUを制御し、制御信号交換パスを利用することによって、予め格納されたハードウェアコンフィギュレーションデータを統合メイン制御ボードとは異なる他の統合メイン制御ボード上のFU及びSFUに送信するよう構成されてもよい。予め格納されたハードウェアコンフィギュレーションデータは、統合メイン制御ボードとは異なる他の統合メイン制御ボード上のFU及びSFUのハードウェアコンフィギュレーションデータである。
【００６１】
具体的には、制御ユニット102は、あるいは、以下の方式で制御信号交換パスを利用することによって、他の統合メイン制御ボード上に統合され、正常動作状態にあるFU及びSFUを制御してもよく、
制御信号交換パスを利用することによって、異なる他の統合メイン制御ボード上に統合され、正常動作状態にあるFU及びSFUの元のハードウェアコンフィギュレーションデータを取得し、予め格納されたハードウェアコンフィギュレーションデータ及び元のハードウェアコンフィギュレーションデータに対して整合性検証を実行し、予め格納されたハードウェアコンフィギュレーションデータを参照して予め格納されたハードウェアコンフィギュレーションデータとは異なる元のハードウェアコンフィギュレーションデータを更新することを含む。予め格納されたハードウェアコンフィギュレーションデータは、他の統合メイン制御ボード上に統合されたFU及びSFUのハードウェアコンフィギュレーションデータである。
【００６２】
任意的には、制御ユニット102は更に、
制御信号交換パスを利用することによって、統合メイン制御ボードとは異なる他の統合メイン制御ボード上のFU及びSFUを制御する前に、制御信号交換パスを利用することによって、統合メイン制御ボードとは異なる他の統合メイン制御ボード上のFU及びSFUを制御するよう選択するように、統合メイン制御ボードとは異なる他の統合メイン制御ボード上のセレクタを設定するよう構成される。
【００６３】
任意的には、通信処理装置100は更に、記憶ユニット103を含んでもよい。図8Bに示されるように、記憶ユニット103は、他の統合メイン制御ボード上のFU及びSFUのハードウェアコンフィギュレーションデータをミラーテーブルの形式で予め格納するよう構成される。
【００６４】
本発明の本実施例において提供される通信処理装置100は、例えば、図4から図7において示される通信処理プロセスなど、上記の実施例における通信処理方法を実行するよう構成されてもよく、対応する機能を有する。詳細には説明されない通信処理装置100の一部について、方法の実施例における関連する説明を参照されたく、詳細はここでは再説明されない。
【００６５】
本発明の実施例は更に、統合メイン制御ボードに適用される通信処理装置200を提供する。図9は、本発明の本実施例において提供される通信処理装置200の概略的な構成図である。図9に示されるように、通信処理装置200は、バス、メモリ201、プロセッサ202及び通信インタフェース203を含む。本発明の解決策を実行するためのプログラムコードはメモリ201に格納され、プロセッサ202によって制御及び実行される。
【００６６】
バスは、パスを含んでもよく、コンピュータの各種コンポーネント間で情報を伝送するよう構成される。
【００６７】
プロセッサ202は、本発明の解決策のプログラムの実行を制御するよう構成される汎用中央処理ユニット（CPU）、マイクロプロセッサ、特定用途向け集積回路（ASIC）又は1つ以上の集積回路であってもよい。コンピュータシステムは、静的な情報及び命令を格納しうる読み出し専用メモリ（ROM）又は他のタイプのスタティックストレージデバイス、情報及び命令を格納しうるランダムアクセスメモリ（RAM）又は他のタイプのダイナミックストレージデバイス又は磁気ディスクメモリであってもよい1つ以上のメモリを含む。これらのメモリは、バスを利用することによってプロセッサに接続される。
【００６８】
通信インタフェース203は、送受信機などの何れかの装置を利用することによって、他のデバイス又は通信ネットワークと通信するよう構成されてもよい。
【００６９】
RAMなどのメモリ201は、本発明の解決策を実行するためのプログラム及びオペレーティングシステムを格納する。オペレーティングシステムは、他のプログラムの実行を制御し、システムリソースを管理するのに用いられるプログラムである。
【００７０】
メモリ201に格納されるプログラムは、他の統合メイン制御ボード上のFU及びSFUが制御される必要があると判定し、制御信号交換パスを利用することによって、統合メイン制御ボードとは異なる他の統合メイン制御ボード上のFU及びSFUを制御することを含む通信処理方法を実行するようプログラム202に維持するのに利用される。
【００７１】
本実施例における通信処理装置200は、上記の方法の実施例における全ての機能を実現するよう構成されてもよいことが理解されうる。それの具体的な実現プロセスについて、上記の方法の実施例における関連する説明を参照されたい。詳細はここでは再説明されない。
【００７２】
本発明の実施例は更に、上記の方法の実施例を実現するのに用いられる関連するプログラムを含む、通信処理装置によって利用されるコンピュータソフトウェア命令を格納するよう構成されるコンピュータ記憶媒体を提供する。対応する通信処理方法は、格納されたプログラムを実行することによって実行される。
【００７３】
本発明の実施例は更に、通信システム300を提供する。図10は、本発明の本実施例による通信システムの概略的な構成図である。図10に示される通信システム300は少なくとも2つの通信ユニット301を含み、各通信ユニット301はMCU及びハードウェア転送ユニット301を含み、ハードウェア転送ユニットはFU及びSFUを含む。
【００７４】
制御信号交換パスは、各通信ユニット上のMCUと少なくとも2つの通信ユニットにおける他の通信ユニット上のハードウェア転送ユニットとの間に設けられる。少なくとも2つの通信ユニットの何れか1つの上のMCUは、制御信号交換パスを利用することによって、少なくとも2つの通信ユニットにおける他の通信ユニット上のFU及びSFUを制御する。
【００７５】
本発明の本実施例における通信システムに含まれる通信ユニットは本発明の上記実施例における通信デバイスにおける統合メイン制御ボードであってもよく、関連する機能を有することが理解されうる。従って、本発明の本実施例における各通信ユニットの構成及び機能について、上記の実施例における通信デバイス及び通信処理方法の関連する説明を参照されたい。詳細はここでは再説明されない。
【００７６】
当業者は、実施例の上記方法のそれぞれにおけるステップの全て又は一部がプロセッサに命令するプログラムによって実現されうることを理解しうる。上記のプログラムは、コンピュータ可読記憶媒体に格納されてもよい。記憶媒体は、ランダムアクセスメモリ、読み出し専用メモリ、フラッシュメモリ、ハードディスク、ソリッドステートドライブ、磁気テープ（英語：magnetic tape）、フロッピーディスク（英語：floppy disk）、光ディスク（英語：optical disc）又はそれらの何れかの組み合わせなどの非一時的（non-transitory）媒体であってもよい。
【００７７】
本発明は、本発明の実施例における方法及びデバイスのフローチャート及びブロック図を参照して説明される。コンピュータプログラム命令がフローチャート及びブロック図における各プロセス及び各ブロック並びにフローチャート及びブロック図におけるプロセス及びブロックの組み合わせを実現するのに利用されうることが理解されるべきである。これらのコンピュータプログラム命令は、汎用コンピュータ、専用コンピュータ、組み込みプロセッサ又は他の何れかのプログラマブルデータ処理デバイスのプロセッサがマシーンを生成するため提供されてもよく、これにより、コンピュータ又は他の何れかのプログラマブルデータ処理デバイスのプロセッサによって実行される命令は、フローチャートにおける1つ以上のプロセスにおいて、あるいは、ブロック図における1つ以上のブロックにおいて、特定の機能を実現するための装置を生成する。
【００７８】
上記の説明は、本発明の単なる例示的な実現形態であり、本発明の保護範囲を限定することを意図するものではない。本発明に開示された技術的範囲内において当業者によって容易に想到される何れかの変形又は置換は、本発明の保護範囲内に属する。従って、本発明の保護範囲は、請求項の保護範囲に従う。
【図１】
0006576556.tif 000002
【図２】
0006576556.tif 000003
【図３】
0006576556.tif 000004
【図４】
0006576556.tif 000005
【図５】
0006576556.tif 000006
【図６】
0006576556.tif 000007
【図７】
0006576556.tif 000008
【図８Ａ】
0006576556.tif 000009
【図８Ｂ】
0006576556.tif 000010
【図９】
0006576556.tif 000011
【図１０】
0006576556.tif 000012