(57)【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、
前記半導体基板内の表面側に設けられた第２導電型のベース領域と、
前記半導体基板の表面から前記ベース領域を貫通して前記半導体基板内に設けられ、ゲート導電部を有する、ゲートトレンチ部と、
前記半導体基板の表面から前記ベース領域を貫通して前記半導体基板内に設けられ、エミッタ電位を有する上部ダミー導電部と、前記上部ダミー導電部の下に位置しゲート電位を有する下部ゲート導電部とを含む、ダミートレンチ部と
を備え、
前記ダミートレンチ部の前記下部ゲート導電部は、前記ゲートトレンチ部の前記ゲート導電部と接続する
半導体装置。
【請求項２】
前記半導体基板の表面において、複数の前記ゲートトレンチ部と複数の前記ダミートレンチ部とが、前記半導体装置のトランジスタ部に設けられ前記ベース領域を有するメサ領域を囲んでいる
請求項１に記載の半導体装置。
【請求項３】
前記半導体基板の表面において、前記ダミートレンチ部は、
第１方向に延伸する第１の直線部と、
前記第１方向に対して直交する第２方向に延伸する第２の直線部と、
前記第１の直線部と、前記第２の直線部とが交わる交差部と
を有する
請求項２に記載の半導体装置。
【請求項４】
前記半導体基板の表面において、複数の前記メサ領域は、第１方向および第２方向に直線状に並んで設けられる請求項３に記載の半導体装置。
【請求項５】
前記半導体基板の表面において、前記半導体装置のトランジスタ部に設けられ前記ベース領域を各々有する複数の前記メサ領域は、
各メサ領域が前記第１方向において直線状に並んで設けられた第１のグループと、
各メサ領域が、前記第１方向において直線状に並んで設けられ、前記第２方向において前記第１のグループに対して最も近く、前記第１のグループの各メサ領域に対して前記第１方向において互いに半周期ずれて設けられた、第２のグループと、
各メサ領域が、前記第１方向において直線状に並んで設けられ、前記第２方向において前記第１のグループに対して２番目に近く、前記第１のグループの各メサ領域に対して前記第２方向において互いに並んで設けられた、第３のグループと
を含む
請求項３に記載の半導体装置。
【請求項６】
前記ダミートレンチ部は、前記半導体基板の表面において、前記メサ領域の前記第１方向に平行な辺に隣接して設けられ、
前記ゲートトレンチ部は、前記半導体基板の表面において、前記メサ領域の前記第２方向に平行な辺に隣接して設けられる
請求項４または５に記載の半導体装置。
【請求項７】
前記半導体装置のトランジスタ部に隣接するダイオード部をさらに備え、
前記トランジスタ部および前記ダイオード部に設けられた複数の前記ダミートレンチ部の各々は、前記下部ゲート導電部を有する
請求項１から６のいずれか一項に記載の半導体装置。
【請求項８】
複数の前記ダミートレンチ部のうち少なくとも一つの前記ダミートレンチ部は、前記下部ゲート導電部を有さない
請求項３から６のいずれか一項に記載の半導体装置。
【請求項９】
前記半導体装置のトランジスタ部に隣接するダイオード部をさらに備え、
前記トランジスタ部における複数の前記ダミートレンチ部のうち前記ダイオード部に最も近い複数の前記第２の直線部は、前記第２方向において隣接する第２の直線部同士が互いに連結し、前記下部ゲート導電部を有しない
請求項３から６のいずれか一項に記載の半導体装置。
【請求項１０】
前記ダミートレンチ部の前記下部ゲート導電部は、前記ベース領域よりも下に設けられる
請求項１から９のいずれか一項に記載の半導体装置。
【請求項１１】
前記ダミートレンチ部は、
前記上部ダミー導電部の側部および底部に設けられる上部絶縁膜と、
前記下部ゲート導電部の側部および底部に設けられ、前記上部絶縁膜よりも厚い下部絶縁膜と
を有する
請求項１から１０のいずれか一項に記載の半導体装置。
【請求項１２】
前記半導体基板は、前記ベース領域よりも下に第１導電型のドリフト領域を有し、
前記ダミートレンチ部の前記上部絶縁膜は、前記ドリフト領域に接触せず、
前記ダミートレンチ部の前記下部絶縁膜は、前記ドリフト領域に接触する
請求項１１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。【０００２】
ゲートトレンチを矩形環状に設けることが知られている（例えば、特許文献１参照）。また、ゲートトレンチおよびダミートレンチをそれぞれ矩形環状に設けることが知られている（例えば、特許文献２参照）。
［先行技術文献］
［特許文献］
［特許文献１］  特開２０１３−１５００００号公報
［特許文献２］  特開２０１６−０９２１７７号公報
【解決しようとする課題】
【０００３】
ゲートトレンチ部に対してエミッタ電位である導電部を有するダミートレンチ部の比率を高くすると、コレクタ‐ゲート間容量（以下、ＣＣＧ）が減り、コレクタ‐エミッタ間容量（以下、ＣＣＥ）が増える。これにより、発振現象が生じやすくなる。
【一般的開示】
【０００４】
本発明の第１の態様においては、半導体装置を提供する。半導体装置は、半導体基板と、ベース領域と、ゲートトレンチ部と、ダミートレンチ部とを備えてよい。半導体基板は、第１導電型であってよい。ベース領域は、半導体基板内の表面側に設けられてよい。ベース領域は、第２導電型であってよい。ゲートトレンチ部は、半導体基板の表面からベース領域を貫通して半導体基板内に設けられてよい。ゲートトレンチ部は、ゲート導電部を有してよい。ダミートレンチ部は、半導体基板の表面からベース領域を貫通して半導体基板内に設けられてよい。ダミートレンチ部は、上部ダミー導電部と、下部ゲート導電部とを含んでよい。上部ダミー導電部は、エミッタ電位を有してよい。下部ゲート導電部は、上部ダミー導電部の下に位置してよい。下部ゲート導電部は、ゲート電位を有してよい。ダミートレンチ部の下部ゲート導電部は、ゲートトレンチ部のゲート導電部と接続してよい。
【０００５】
半導体基板の表面において、複数のゲートトレンチ部と複数のダミートレンチ部とが、メサ領域を囲んでよい。メサ領域は、半導体装置のトランジスタ部に設けられてよい。メサ領域は、ベース領域を有してよい。
【０００６】
半導体基板の表面において、ダミートレンチ部は、第１の直線部と、第２の直線部と、交差部とを有してよい。第１の直線部は、第１方向に延伸してよい。第２の直線部は、第２方向に延伸してよい。第２方向は、第１方向に対して直交してよい。交差部において、第１の直線部と第２の直線部とが交わってよい。
【０００７】
半導体基板の表面において、複数のメサ領域は、第１方向および第２方向に直線状に並んで設けられてよい。
【０００８】
半導体基板の表面において、半導体装置のトランジスタ部に設けられベース領域を各々有する複数のメサ領域は、第１のグループと、第２のグループと、第３のグループとを含んでよい。第１のグループにおいて、各メサ領域は第１方向において直線状に並んで設けられてよい。第２のグループにおいて、各メサ領域は第１方向において直線状に並んで設けられてよい。第２のグループにおいて、各メサ領域は第２方向において第１のグループに対して最も近くてよい。第２のグループにおいて、各メサ領域は第１のグループの各メサ領域に対して第１方向において互いに半周期ずれて設けられてよい。第３のグループにおいて、各メサ領域は第１方向において直線状に並んで設けられてよい。第３のグループにおいて、各メサ領域は第２方向において第１のグループに対して２番目に近くてよい。第３のグループにおいて、各メサ領域は第１のグループの各メサ領域に対して第２方向において互いに並んで設けられてよい。
【０００９】
ダミートレンチ部は、半導体基板の表面において、メサ領域の第１方向に平行な辺に隣接して設けられてよい。ゲートトレンチ部は、半導体基板の表面において、メサ領域の第２方向に平行な辺に隣接して設けられてよい。
【００１０】
半導体装置は、半導体装置のトランジスタ部に隣接するダイオード部をさらに備えてよい。トランジスタ部およびダイオード部に設けられた複数のダミートレンチ部の各々は、下部ゲート導電部を有してよい。
【００１１】
複数のダミートレンチ部のうち少なくとも一つのダミートレンチ部は、下部ゲート導電部を有さなくてもよい。
【００１２】
半導体装置は、半導体装置のトランジスタ部に隣接するダイオード部をさらに備えてよい。トランジスタ部における複数のダミートレンチ部のうちダイオード部に最も近い複数の第２の直線部は、第２方向において隣接する第２の直線部同士が互いに連結してよい。ダイオード部に最も近い複数の第２の直線部は、下部ゲート導電部を有しなくてもよい。
【００１３】
ダミートレンチ部の下部ゲート導電部は、ベース領域よりも下に設けられてよい。
【００１４】
ダミートレンチ部は、上部絶縁膜と、下部絶縁膜とを有してよい。上部絶縁膜は、上部ダミー導電部の側部および底部に設けられてよい。下部絶縁膜は、下部ゲート導電部の側部および底部に設けられてよい。下部絶縁膜は、上部絶縁膜よりも厚くてよい。
【００１５】
半導体基板は、第１導電型のドリフト領域を有してよい。ドリフト領域は、ベース領域よりも下に位置してよい。ダミートレンチ部の上部絶縁膜は、ドリフト領域に接触しなくてよい。ダミートレンチ部の下部絶縁膜は、ドリフト領域に接触してよい。
【００１６】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【００１７】
【図１】第１実施形態における半導体装置１００の上面図である。
【図２】図１のＡ‐Ａ'断面を示す図である。
【図３】図１のＢ‐Ｂ'断面を示す図である。
【図４】図１のＣ‐Ｃ'断面を示す図である。
【図５】図１のＤ‐Ｄ'断面を示す図である。
【図６Ａ】第１実施形態における、メサ領域１９、ダミートレンチ部３０およびゲートトレンチ部４０を示す図である。
【図６Ｂ】第１実施形態の変形例における、メサ領域１９、ダミートレンチ部３０およびゲートトレンチ部４０を示す図である。
【図７】ダミートレンチ部３０の変形例を示す図である。
【図８】第２実施形態における半導体装置１００のＤ‐Ｄ'断面を示す図である。
【図９】第３実施形態における半導体装置１００の上面図である。
【図１０】第３実施形態における半導体装置１００のＤ‐Ｄ'断面を示す図である。
【図１１】第４実施形態における半導体装置１００の上面図である。
【図１２】第４実施形態における半導体装置１００のＦ‐Ｆ'断面を示す図である。
【図１３】第５実施形態における半導体装置１００の上面図である。
【図１４】第６実施形態における半導体装置１００の上面図である。
【発明を実施するための形態】
【００１８】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１９】
図１は、第１実施形態における半導体装置１００の上面図である。本例の半導体装置１００は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）が設けられたＩＧＢＴ部８０と、ＦＷＤ（Ｆｒｅｅ  Ｗｈｅｅｌｉｎｇ  Ｄｉｏｄｅ）が設けられたＦＷＤ部９０とを有する。ＩＧＢＴ部８０は、トランジスタ部の一例である。トランジスタ部の他の例は、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）であってもよい。ＦＷＤ部９０は、ダイオード部の一例である。本例の半導体装置１００は、ＩＧＢＴ部８０とＦＷＤ部９０とを１つの半導体基板に一体形成したＲＣ‐ＩＧＢＴ（Ｒｅｖｅｒｓｅ‐Ｃｏｎｄｕｃｔｉｎｇ  ＩＧＢＴ）である。
【００２０】
本例のＩＧＢＴ部８０は、Ｘ方向においてＦＷＤ部９０に隣接する。本例において、Ｘ方向とＹ方向とは互いに直交する方向である。Ｘ方向は第１方向の一例であり、Ｙ方向は第２方向の一例である。Ｚ方向はＸ‐Ｙ平面に垂直な方向である。Ｘ方向、Ｙ方向およびＺ方向は、いわゆる右手系を成す。なお、本例において「上」および「上方」は、半導体基板の裏面から表（おもて）面に向かう方向（＋Ｚ方向）を意味する。これに対して、「下」および「下方」は、＋Ｚ方向とは反対方向である−Ｚ方向を意味する。本例において、上および下は相対的な位置関係を説明する便宜的な表現に過ぎない。Ｚ方向は、必ずしも重力方向または地面に垂直な方向を意味しない。
【００２１】
図１は、半導体基板の端部周辺における活性領域を示しており、半導体基板の中心部および半導体基板の端部に位置するエッジ終端部等の他の領域を省略している。半導体装置１００は、上面視において活性部を囲むエッジ終端部を有してよい。本例において活性部とは、ＩＧＢＴ部８０およびＦＷＤ部９０を含む領域を指す。エッジ終端部は、半導体基板の表面側における電界集中を緩和する機能を有する。エッジ終端部は、例えば、ガードリング、フィールドプレート、リサーフまたはこれらの２種類以上を組み合わせた構造を有する。
【００２２】
本例の半導体装置１００は、半導体基板内の表面側において、ｎ＋型のエミッタ領域１２、ｐ−型のベース領域１４、ｐ＋型のコンタクト領域１５、ｐ＋型のウェル領域２８、ダミートレンチ部３０、ゲートトレンチ部４０、および、ダミートレンチ部５０を備える。なお、ｎまたはｐは、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎまたはｐの右肩に記載した＋または−について、＋はそれが記載されていないものよりもキャリア濃度が高く、−はそれが記載されていないものよりもキャリア濃度が低いことを意味する。
【００２３】
本例の半導体基板は第１導電型のシリコン基板であるが、第１導電型の炭化シリコン基板または第１導電型の窒化ガリウム基板であってもよい。本例において第１導電型はｎ型であり、本例の半導体基板はｎ−型のシリコン基板である。第２導電型のベース領域１４は、ＩＧＢＴ部８０およびＦＷＤ部９０に設けられる。本例において、第２導電型はｐ型である。なお、各例において説明する基板、領域およびその他の部分の導電型は、それぞれ逆の導電型であってもよい。
【００２４】
図１においては、半導体基板の表面上に設けられた層間絶縁膜２６に設けられたコンタクトホール６４、６６および７４、ならびに、ＦＷＤ部９０の層間絶縁膜２６に設けられたコンタクトホール６８を示す。コンタクトホール６４、６６および６８は、エミッタ電極６２と表面との電気的接続を提供する。これに対して、コンタクトホール７４は、ゲート金属層７２と表面との電気的接続を提供する。
【００２５】
［ＩＧＢＴ部８０］本例のＩＧＢＴ部８０は、複数のメサ領域１９を有する。各メサ領域１９は、ベース領域１４を有する。ＩＧＢＴ部８０のベース領域１４は、メサ領域１９の周辺部において半導体基板の表面に露出する。本例のメサ領域１９は、半導体基板のおもて面において、２つのゲートトレンチ部４０および２つのダミートレンチ部５０により四方を囲まれる。本例のダミートレンチ部３０は、メサ領域１９のＸ方向に平行な辺に隣接する。また、本例のゲートトレンチ部は、メサ領域１９のＹ方向に平行な辺に隣接して設けられる。なお、上面視におけるメサ領域１９の形状は、矩形に限定されず、五角形以上の多角形でもよい。
【００２６】
本例のＩＧＢＴ部８０のメサ領域１９は、複数のエミッタ領域１２を有する。エミッタ領域１２は、メサ領域１９の周辺部において、半導体基板の表面に露出する。本例のエミッタ領域１２は、メサ領域１９のＹ方向の中点近傍であって、メサ領域１９の±Ｘ方向端部に設けられる。つまり、本例においては、１つのメサ領域１９が２つのエミッタ領域１２を有する。本例のエミッタ領域１２は、Ｙ方向に延伸する帯形状を有する。
【００２７】
本例のＩＧＢＴ部８０のメサ領域１９は、コンタクト領域１５を有する。コンタクト領域１５は、メサ領域１９の中央部において、半導体基板の表面に露出する。コンタクト領域１５は、メサ領域１９よりも小さい範囲に設けられる。本例のコンタクト領域１５は、メサ領域１９と相似な矩形形状を有する。本例のコンタクト領域１５は、コンタクトホール６４の開口部において露出する。なお、本例のコンタクトホール６４は、コンタクト領域１５と同様にメサ領域１９と相似な矩形形状を有する。コンタクトホール６４は、図１における境界線の内側に開口を有する。例えば、エミッタ電極６２およびコンタクト領域１５は、コンタクトホール６４の内側において互いに接続する。
【００２８】
ダミートレンチ部３０およびゲートトレンチ部４０は、半導体基板の表面側からベース領域１４を貫通して設けられる。本例において、トレンチ部がベース領域１４を貫通するとは、表面側の全体に設けられたベース領域１４がエッチングにより上面視において分離された状況を指す。
【００２９】
本例のダミートレンチ部３０は、ダミートレンチの内壁に形成された上部絶縁膜３２と、上部絶縁膜３２で内壁が覆われたダミートレンチの内部に形成された上部ダミー導電部３４とを少なくとも有する。上部ダミー導電部３４は、コンタクトホール６６を介してエミッタ電極６２に接続する。なお、本例のエミッタ電極６２は、ウェル領域２８から＋Ｙ方向に延伸し、ＩＧＢＴ部８０およびＦＷＤ部９０の全体を覆う。なお、ウェル領域２８は、−Ｙ方向端部に位置するベース領域１４よりもさらに−Ｙ方向の位置に設けられる。
【００３０】
ダミートレンチ部３０は、第１の直線部３７と、第２の直線部３８と、交差部３９とを有する。本例においては、ＩＧＢＴ部８０の−Ｙ方向端部のメサ領域１９に隣接するダミートレンチ部３０において、第１の直線部３７と、第２の直線部３８と、交差部３９とを示す。ただし、ＩＧＢＴ部８０の各ダミートレンチ部３０は、同様な第１の直線部３７と、第２の直線部３８と、交差部３９とを有してよい。
【００３１】
１つの第１の直線部３７および１つの第２の直線部３８を点線により囲んで示す。また、１つの交差部３９を矢印により示す。第１の直線部３７は、Ｘ方向に延伸する。これに対して、第２の直線部３８は、Ｙ方向に延伸する。本例においては、１つの第２の直線部３８に対して、複数の第１の直線部３７が直交する。第１の直線部３７と、第２の直線部３８とが交わる位置を交差部３９と称する。
【００３２】
ダミートレンチ部３０のダミートレンチは、所定の深さを有する。本例では、ゲートトレンチ部４０に加えてダミートレンチ部３０を設けるので、トレンチ間にホールが蓄積されるキャリア蓄積効果を得ることができる。これにより、オン電圧を低減することができる。また、本例のダミートレンチ部３０は、第１の直線部３７と第２の直線部３８とを離間させず交差部３９において直交させるので、交差部３９を設けない場合に比べてキャリア蓄積効果を向上させることができる。
【００３３】
なお、交差部３９のダミートレンチは、第１の直線部３７および第２の直線部３８のダミートレンチよりも深くてよい。仮に、交差部３９がゲートトレンチ部４０に設けられる場合、交差部３９近傍のゲート閾値電圧が、第１の直線部３７および第２の直線部３８のゲート閾値電圧とは異なり得る。つまり、ゲートトレンチ部４０の場所によって、ゲート閾値電圧が変動する問題が生じる。これに対して本例においては、ダミートレンチ部３０に交差部３９を設けてゲートトレンチ部４０には交差部３９を設けないので、ゲート閾値電圧が変動する問題を回避することができる。
【００３４】
ゲートトレンチ部４０は、ゲートトレンチの内壁に形成された絶縁膜４２と、絶縁膜４２で内壁が覆われたゲートトレンチの内部に形成されたゲート導電部４４とを有する。ゲート導電部４４は、ＩＧＢＴのチャネルを制御する機能を有する。ゲート導電部４４は、コンタクトホール７４を介してゲート金属層７２に接続する。本例のゲート金属層７２は、−Ｙ方向の端部に位置するダミートレンチ部３０およびゲートトレンチ部４０の一部を少なくとも覆う。本例のゲート金属層７２は、主にウェル領域２８上に設けられる。
【００３５】
ゲートトレンチ部４０の内部に形成されたゲート導電部４４に所定の電圧が印加されると、エミッタ領域１２の下方に形成されたｐ型のベース領域においてゲートトレンチ部４０と接する領域にチャネルが形成される。エミッタ電極６２に所定の低電位（例えば、接地電位）が印加され、かつ、半導体基板の裏面に設けられたコレクタ電極に所定の高電位（例えば、数十ボルトから数千ボルト）が印加された場合にチャネルが形成されると、コレクタ電極からチャネルを経由してエミッタ電極６２に電流が流れる。
【００３６】
本例では、ダミートレンチ部３０およびゲートトレンチ部４０によってメサ領域１９を囲むので、半導体装置１００の設計段階において半導体基板の表面におけるゲートトレンチ部４０の密度を容易に調整できる。具体的には、２つの第１の直線部３７を連結させることにより、ゲートトレンチ部４０をダミートレンチ部３０とすることができる。これにより、ダミートレンチ部３０の占有面積に対するゲートトレンチ部４０の占有面積の比率を容易に調整することできる。なお、本例のダミートレンチ部３０およびゲートトレンチ部４０が有するトレンチは、同じ深さである。
【００３７】
なお、本例において、部分的にゲート金属層７２の下に位置するゲートトレンチ部４０は、Ｙ方向に延伸する直線形状である。ただし、２つの当該ゲートトレンチ部４０は、−Ｙ方向端部においてＵ字状に連結されてもよい。つまり、部分的にゲート金属層７２の下に位置する２つのゲートトレンチ部４０は、Ｕ字の長手部を構成して、Ｕ字の短手部により互いに連結されてもよい。
【００３８】
また、ゲートトレンチ部４０の占有面積の比率を相対的に増加させることにより寄生ゲート容量を増加させ、ダミートレンチ部３０の占有面積の比率を相対的に増加させることにより寄生ゲート容量を低下させることもできる。このように、本例の半導体装置１００においては、半導体装置１００の設計段階において寄生ゲート容量を所望の値に容易に調整することができる。
【００３９】
［ＦＷＤ部９０］本例において、ＩＧＢＴ部８０とＦＷＤ部９０との境界部８５近傍におけるＦＷＤ部９０は、四方を何らかのトレンチ部で囲まれたメサ領域１９を有しない。境界部８５近傍におけるＦＷＤ部９０においては、ベース領域１４が＋Ｙ方向に延伸する。本例のＦＷＤ部９０は、ダミートレンチ部５０を有する。ダミートレンチ部５０は、ＩＧＢＴ部８０とＦＷＤ部９０との境界部８５近傍におけるベース領域１４の＋Ｘ方向に隣接する。
【００４０】
ダミートレンチ部５０は、ダミートレンチの内壁に形成された絶縁膜５２と、絶縁膜５２で内壁が覆われたダミートレンチの内部に形成されたダミー導電部５４とを少なくとも有する。ダミー導電部５４は、コンタクトホール６８を介してエミッタ電極６２に接続する。ダミートレンチ部５０に囲まれた領域には、複数のメサ領域１９が設けられる。ＦＷＤ部９０における各メサ領域１９は、ベース領域１４を有する。ベース領域１４の構成は、ＩＧＢＴ部８０のベース領域１４と同じであるので、重複説明を省略する。なお、ＦＷＤ部９０のメサ領域１９は、エミッタ領域１２およびコンタクト領域１５を有しない。
【００４１】
図２は、図１のＡ‐Ａ'断面を示す図である。Ａ‐Ａ'断面は、ＩＧＢＴ部８０およびＦＷＤ部９０を通る断面図である。丸で囲んだ「Ｅ」、「Ｇ」および「Ｃ」は、それぞれ、エミッタ端子、ゲート端子およびコレクタ端子を意味する。エミッタ端子は、半導体基板１０の表面上に位置するエミッタ電極６２に電気的に接続する。これに対してコレクタ端子は、半導体基板１０の裏面下に位置するコレクタ電極２４に電気的に接続する。なお、ゲート導電部４４とエミッタ電極６２とは、層間絶縁膜２６により互いに電気的に分離される。
【００４２】
本例の半導体基板１０は、ベース領域１４よりも裏面側であってゲートトレンチ４６の底部よりも表面側に、ｎ＋型の蓄積領域１６を有する。本例の蓄積領域１６は、ＩＧＢＴ部８０およびＦＷＤ部９０に渡って設けられる。半導体基板１０は、蓄積領域１６の下にｎ−型のドリフト領域１８を有する。つまり、ドリフト領域１８は、ベース領域１４よりも下に位置する。また、半導体基板１０は、ドリフト領域１８の下にｎ型のバッファ領域２０を有する。さらに、半導体基板１０は、ＩＧＢＴ部８０におけるバッファ領域２０の下にｐ＋型のコレクタ領域２２を有し、ＦＷＤ部９０におけるバッファ領域２０の下にｎ＋型のカソード領域９２を有する。また、コレクタ領域２２およびカソード領域９２の下にはコレクタ電極２４が設けられる。本例のＩＧＢＴ部８０は、活性領域において、おもて面に対して半導体基板１０の裏面に垂直な方向にコレクタ領域２２を投影したときの投影領域であって、エミッタ領域１２およびコンタクト領域１５を含む所定の単位構成が規則的に配置された領域に位置する。また、本例のＦＷＤ部９０は、活性領域において、カソード領域９２に一致する裏面の領域、または、おもて面に対して半導体基板１０の裏面に垂直な方向にカソード領域９２を投影したときの投影領域に位置する。
【００４３】
バッファ領域２０のｎ型不純物濃度は、ドリフト領域１８のｎ型不純物濃度よりも高い。バッファ領域２０は、ベース領域１４の裏面側から広がる空乏層が、コレクタ領域２２に到達することを防ぐフィールドストップ層として機能してよい。なお、図２においては、ゲートトレンチ部４０におけるゲートトレンチ４６と、ダミートレンチ部５０におけるダミートレンチ５６とを示す。ゲートトレンチ４６およびダミートレンチ５６は、エッチングにより形成されたトレンチ部の外形を指す。ゲートトレンチ４６とダミートレンチ５６は、同じ深さでもよいし、異なる深さであってもよい。
【００４４】
図３は、図１のＢ‐Ｂ'断面を示す図である。Ｂ‐Ｂ'断面は、ＩＧＢＴ部８０のダミートレンチ部３０およびゲートトレンチ部４０を通る断面図である。丸で囲んだ「Ｇ」はゲート端子を意味する。ゲート端子は、ゲート金属層７２に電気的に接続する。
【００４５】
ダミートレンチ部３０は、上部絶縁膜３２および上部ダミー導電部３４と、下部絶縁膜３３および下部ゲート導電部３５とを有する。下部ゲート導電部３５は、上部ダミー導電部３４の下に位置する。下部ゲート導電部３５は、下部絶縁膜３３で内壁が覆われたダミートレンチの内部に設けられる。上部ダミー導電部３４と下部ゲート導電部３５とは、上部絶縁膜３２により電気的に分離される。
【００４６】
下部ゲート導電部３５は、ゲートトレンチ部４０のゲート導電部４４と接続する。それゆえ、下部ゲート導電部３５はゲート電位を有する。これに対して、上部ダミー導電部３４はエミッタ電位を有する。本例では、ゲート導電部４４同士が別途の配線およびコンタクトホールを介して接続せず、下部ゲート導電部３５を介してゲート導電部４４同士が接続するので、半導体装置１００の微細化が容易となる。
【００４７】
仮に、ダミートレンチ部３０の導電部が全てエミッタ電位の導電部である場合には、ゲートトレンチ部４０に対するダミートレンチ部３０の占有面積の比率を高くすると、対応してＣＣＧが減りＣＣＥが増えるので、発振現象（ゲートのオンオフに伴い半導体装置の出力が発振する現象）が生じやすくなる。仮に、ＣＣＧが減少するとゲートのスイッチングスピードが速くなる。これにより、単位時間当たりの電圧変化（ｄｖ／ｄｔ）が高くなるので発振現象が発生する。これに対して、本例におけるＩＧＢＴ部８０のダミートレンチ部３０は、上部ダミー導電部３４および下部ゲート導電部３５のスプリット構造を有する。ダミートレンチ部３０は下部ゲート導電部３５を有するので、下部ゲート導電部３５を介してＣＣＧが形成される。本例ではこのようにＣＣＧを設けるので、ダミートレンチ部３０がゲート電位の導電部を有さない場合に比べて、ゲートトレンチ部４０に対するダミートレンチ部３０の占有面積の比率を高くしても発振現象が生じることを抑制することができる。
【００４８】
図４は、図１のＣ‐Ｃ'断面を示す図である。Ｃ‐Ｃ'断面は、ＩＧＢＴ部８０のダミートレンチ部３０を通る断面図である。下部ゲート導電部３５は、ベース領域１４よりも下に設けられてよい。本例の下部ゲート導電部３５は、蓄積領域１６の下に設けられる。これに伴い、下部ゲート導電部３５を被包する下部絶縁膜３３の底部および側部は、ドリフト領域１８に接触する。これに対して、上部絶縁膜３２は、ドリフト領域１８に接触しない。
【００４９】
上部ダミー導電部３４の最下端は、蓄積領域１６の上端および下端の間に位置してよい。上部ダミー導電部３４の電位はエミッタ電極６２と同じである。また、ドリフト領域１８におけるｎ型不純物のドーピング濃度は例えば１×１０１４／ｃｍ３程度かそれ以下である。ＩＧＢＴがターンオンするときには、電荷キャリア（電子、正孔）の影響によりドリフト領域１８の電位が変動する。エミッタ電極と同電位の上部ダミー導電部３４の最下端がドリフト領域１８に達していると、ドリフト領域１８に接するトレンチ部の側壁に、正孔の反転層が容易に形成される。この正孔の反転層を伝って、正孔がベース領域１４に入り、伝導度変調がし難くなる。そのため、ターンオン時間が長くなる。一方、蓄積領域１６はドリフト領域１８よりもドーピング濃度が高いので、正孔の反転層ができる電圧閾値はドリフト領域１８よりも高い。そのため、上部ダミー導電部３４の最下端が蓄積領域１６の上端および下端の間に位置すれば、正孔の反転層はほとんど形成されず、ターンオン時間を短縮できる。
【００５０】
図４に示した、下部ゲート導電部３５の製造方法の一例を説明する。まず、半導体基板１０の表面に、配列方向において延伸するダミートレンチ３６およびゲートトレンチ４６を形成する。次に、ダミートレンチ３６およびゲートトレンチ４６の内壁を覆う絶縁膜を形成する。当該絶縁膜は、二酸化シリコンであってよい。次に、ダミートレンチ部３０およびゲートトレンチ部４０内にポリシリコンを形成する。これにより、ゲートトレンチ部４０における絶縁膜４２およびゲート導電部４４を形成する。
【００５１】
次に、ゲートトレンチ部４０等をマスク材料で覆い、ダミートレンチ部３０のみをマスク材料から露出させる。そして、エッチングにより、ダミートレンチ部３０内の絶縁膜およびポリシリコンを部分的に除去する。エッチング後において、ダミートレンチ部３０内に残ったポリシリコンが下部ゲート導電部３５となり、ダミートレンチ３６の内壁に残った絶縁膜が下部絶縁膜３３となる。
【００５２】
次に、下部ゲート導電部３５上に絶縁膜を形成する。当該絶縁膜も、二酸化シリコンであってよい。これにより上部絶縁膜３２を形成する。次に、ダミートレンチ部３０内の上部絶縁膜３２に接してポリシリコンを形成する。次に、上部ダミー導電部３４となる部分を残して、ポリシリコンを除去する。これにより、図４のＹ‐Ｚ断面に示した構造を形成できる。
【００５３】
図５は、図１のＤ‐Ｄ'断面を示す図である。Ｄ‐Ｄ'断面は、ＩＧＢＴ部８０のダミートレンチ部３０およびＦＷＤ部９０のダミートレンチ部５０を通る断面図である。本例において、ＩＧＢＴ部８０におけるダミートレンチ部３０の導電部は、上部ダミー導電部３４および下部ゲート導電部３５を有する。これに対して、ＦＷＤ部９０のダミートレンチ部５０の導電部は、ダミー導電部５４のみを有する。
【００５４】
第１実施形態の第１変形例として、ダミートレンチ部５０が、上部ダミー導電部３４と下部ゲート導電部３５とを有してもよい。つまり、ＩＧＢＴ部８０およびＦＷＤ部９０におけるダミートレンチ部３０および５０の各々が、上部ダミー導電部３４と下部ゲート導電部３５を有してもよい。これにより、半導体基板１０の表面側における電位分布のアンバランスを解消することができる。
【００５５】
図６Ａは、第１実施形態における、メサ領域１９、ダミートレンチ部３０およびゲートトレンチ部４０を示す図である。図６Ａにおいては、説明のために、ＩＧＢＴ部８０のメサ領域１９、ダミートレンチ部３０およびゲートトレンチ部４０のみを示し、他の構成を省略する。なお、ダミートレンチ部３０とゲートトレンチ部４０との境界を点線により示す。
【００５６】
本例において、複数のメサ領域１９は、いわゆる格子状に設けられる。つまり、複数のメサ領域１９は、第１方向および第２方向に直線状に並んで設けられる。つまり、Ｘ方向に並んだ各メサ領域１９は、メサ領域１９のＹ方向位置が一致する。また、Ｙ方向に並んだ各メサ領域１９は、メサ領域１９のＸ方向位置が一致する。このように、ダミートレンチ部３０およびゲートトレンチ部４０が、各メサ領域１９を囲むことにより、キャリア蓄積効果を得ることができる。
【００５７】
図６Ｂは、第１実施形態の第２変形例における、メサ領域１９、ダミートレンチ部３０およびゲートトレンチ部４０を示す図である。なお、図６Ｂにおいては、説明を容易にするために、ダミートレンチ部３０と、ゲートトレンチ部４０との境界を実線により示す。図６Ｂにおいても、図６Ａと同様に、ＩＧＢＴ部８０のメサ領域１９、ダミートレンチ部３０およびゲートトレンチ部４０を示す。
【００５８】
本例において、複数のメサ領域１９は、いわゆる千鳥格子状に設けられる。本例における複数のメサ領域１９は、第１のグループ１１９‐１と、＋Ｙ方向において第１のグループ１１９‐１に対して最も近い第２のグループ１１９‐２と、＋Ｙ方向において第１のグループ１１９‐１に対して２番目に近い第３のグループ１１９‐３とを含む。
【００５９】
第１のグループ１１９‐１、第２のグループ１１９‐２および第３のグループ１１９‐３においては、各メサ領域１９がＸ方向において直線状に並んで設けられる。第２のグループ１１９‐２の各メサ領域１９は、第１のグループ１１９‐１の各メサ領域１９に対してＸ方向において互いに半周期ずれて設けられる。なお、本例のメサ領域１９に関する１周期とは、Ｘ方向に隣接するメサ領域１９の中心間の長さを意味する。半周期は当該１周期の半分の長さを意味する。
【００６０】
第３のグループ１１９‐３の各メサ領域１９は、第１のグループ１１９‐１の各メサ領域１９に対してＹ方向において互いに並んでいる。本例において、第１のグループ１１９‐１および第３のグループ１１９‐３の各メサ領域１９は、中心の位置がＸ方向において一致する。第３のグループ１１９‐３の＋Ｙ方向に隣接して、第２のグループ１１９‐２と同様の第４のグループ１１９‐４が設けられてよい。このように、第１のグループ１１９‐１および第２のグループ１１９‐２の構成が周期的にＹ方向に繰り返されてよい。なお、ＦＷＤ部９０も、ＩＧＢＴ部８０と同様のメサ領域１９の配置を有してよい。本例においても、図６Ａの例と同様にキャリア蓄積効果を得ることができる。
【００６１】
図７は、ダミートレンチ部３０の変形例を示す図である。上部絶縁膜３２と下部絶縁膜３３との境界を点線により示す。ただし、上部絶縁膜３２および下部絶縁膜３３が同じ材料である場合、境界は観察できなくてもよい。上部絶縁膜３２は、上部ダミー導電部３４の側部および底部に設けられる。下部絶縁膜３３は、上部ダミー導電部３４の底部と下部ゲート導電部３５の頂部との間に加えて、下部ゲート導電部３５の側部および底部に設けられる。本例の下部絶縁膜３３の厚みｔ２は、上部絶縁膜３２の厚みｔ１よりも厚い。当該構成においても、発振現象を抑制するＣＣＧを確保することができる。
【００６２】
本例において、表面から上部ダミー導電部３４の底部までの深さをＤ１とし、表面から下部ゲート導電部３５の頂部までの深さをＤ２とする。本例において、深さＤ２は、深さＤ１よりも深い。本例の深さＤ１は、ベース領域１４よりも深く、蓄積領域１６とドリフト領域１８との境界よりも浅い。つまり、本例の上部ダミー導電部３４の底部は、蓄積領域１６と同じ深さ範囲に位置する。下部ゲート導電部３５の頂部は、深さＤ１よりも深い位置に設けられてよい。
【００６３】
図８は、第２実施形態における半導体装置１００のＤ‐Ｄ'断面を示す図である。複数のダミートレンチ部３０のうち少なくとも一つのダミートレンチ部３０は、下部ゲート導電部３５を有さなくてもよい。本例において、−Ｙ方向端部に位置するダミートレンチ部３０は下部ゲート導電部３５を有さない。−Ｙ方向端部に位置するダミートレンチ部３０は、ダミートレンチ３６内において、ダミートレンチ部５０と同様に、絶縁膜５２とダミー導電部５４とを有する。係る点が、第１実施形態と異なるが、本例においても第１実施形態と同様の有利な効果を得ることができる。また、本例と第１実施形態の変形例とを組み合わせてもよい。
【００６４】
なお、本例のダミートレンチ部３０および５０のように、導電部を全てダミー導電部５４とする場合には、第１実施例と異なる製造方法を採用してよい。例えば、エッチングにより、ダミートレンチ部３０内のポリシリコンを全て除去する。その後、ダミートレンチ部３０内の全体にポリシリコンを形成することにより、ダミー導電部５４を形成してよい。
【００６５】
図９は、第３実施形態における半導体装置１００の上面図である。本例において、ＩＧＢＴ部８０におけるダミートレンチ部３０の第１直線部が、＋Ｘ方向に延伸してＦＷＤ部９０におけるダミートレンチ部５０と連結する。
【００６６】
図１０は、第３実施形態における半導体装置１００のＤ‐Ｄ'断面を示す図である。本例のダミートレンチ部３０は、第１実施形態と同様に上部ダミー導電部３４および下部ゲート導電部３５を有する。下部ゲート導電部３５は、境界部８５において終端する。但し、上部ダミー導電部３４は、ＦＷＤ部９０におけるダミー導電部５４に連結する。係る点が、第１実施形態と異なるが、本例においても第１実施形態と同様の有利な効果を得ることができる。また、本例と第１実施形態の変形例および第２実施形態とを組み合わせてもよい。
【００６７】
図１１は、第４実施形態における半導体装置１００の上面図である。本例においては、境界部８５には、ダミートレンチ部３０を配置し、ゲートトレンチ部４０を配置しない。つまり、複数のダミートレンチ部３０のうちＦＷＤ部９０に最も近い複数の第２の直線部３８は、Ｙ方向において隣接する第２の直線部３８同士が互いに連結してよい。本例において、境界部８５のダミートレンチ部３０は、下部ゲート導電部３５を有しない。つまり、本例において、境界部８５のダミートレンチ部３０は、ＦＷＤ部９０のダミートレンチ部５０と同様に、絶縁膜５２およびダミー導電部５４を有する。
【００６８】
図１２は、第４実施形態における半導体装置１００のＦ‐Ｆ'断面を示す図である。図１２においては実線で示す様に、ダミートレンチ部３０の上部ダミー導電部３４と、境界部８５におけるダミートレンチ部３０のダミー導電部５４とは、離間する。ただし、他の例においては、点線で示す様に、上部ダミー導電部３４はダミー導電部５４に連結してもよい。係る点が、第１実施形態と異なるが、本例においても第１実施形態と同様の有利な効果を得ることができる。また、本例と第１実施形態の変形例、第２実施形態および第３実施形態とを組み合わせてもよい。
【００６９】
図１３は、第５実施形態における半導体装置１００の上面図である。本例は、ＦＷＤ部９０のメサ領域１９が、ＩＧＢＴ部８０のメサ領域１９と同様にエミッタ領域１２を有する。係る点が、第１実施形態と異なるが、本例においても第１実施形態と同様の有利な効果を得ることができる。また、本例と第１実施形態の変形例、第２実施形態、第３実施形態および第４実施形態とを組み合わせてもよい。
【００７０】
図１４は、第６実施形態における半導体装置１００の上面図である。なお、図１４においては、層間絶縁膜２６を省略する。本例のダミートレンチ部３０および５０は、いわゆるストライプ形状を有する。本例のダミートレンチ部３０および５０は、Ｙ方向に平行に設けられる。ダミートレンチ部３０は、第１の直線部３７を有せず、第２の直線部３８のみを有する。それゆえ、ダミートレンチ部３０は、交差部３９を有しない。本例においては、複数のダミートレンチ部３０の各第２の直線部３８上に、上部ダミー導電部３４とエミッタ電極６２とが電気的に接続するためのコンタクトホール６６が設けられる。係る点が、第１実施形態と異なるが、本例においても第１実施形態と同様の有利な効果を得ることができる。また、本例と第１実施形態の変形例とを組み合わせてもよい。本例と第４または第５実施形態を組み合わせてもよい。
【００７１】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
【００７２】
請求の範囲、明細書、および図面中において示した装置および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示していない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順序で実施することが必須であることを意味するものではない。
【符号の説明】
【００７３】
１０・・半導体基板、１２・・エミッタ領域、１４・・ベース領域、１５・・コンタクト領域、１６・・蓄積領域、１８・・ドリフト領域、１９・・メサ領域、２０・・バッファ領域、２２・・コレクタ領域、２４・・コレクタ電極、２６・・層間絶縁膜、２８・・ウェル領域、３０・・ダミートレンチ部、３２・・上部絶縁膜、３３・・下部絶縁膜、３４・・上部ダミー導電部、３５・・下部ゲート導電部、３６・・ダミートレンチ、３７・・第１の直線部、３８・・第２の直線部、３９・・交差部、４０・・ゲートトレンチ部、４２・・絶縁膜、４４・・ゲート導電部、４６・・ゲートトレンチ、５０・・ダミートレンチ部、５２・・絶縁膜、５４・・ダミー導電部、５６・・ダミートレンチ、６２・・エミッタ電極、６４、６６、６８・・コンタクトホール、７２・・ゲート金属層、７４・・コンタクトホール、８０・・ＩＧＢＴ部、８５・・境界部、９０・・ＦＷＤ部、９２・・カソード領域、１００・・半導体装置、１１９・・グループ
【図１】
0006540906.tif 000002
【図２】
0006540906.tif 000003
【図３】
0006540906.tif 000004
【図４】
0006540906.tif 000005
【図５】
0006540906.tif 000006
【図６Ａ】
0006540906.tif 000007
【図６Ｂ】
0006540906.tif 000008
【図７】
0006540906.tif 000009
【図８】
0006540906.tif 000010
【図９】
0006540906.tif 000011
【図１０】
0006540906.tif 000012
【図１１】
0006540906.tif 000013
【図１２】
0006540906.tif 000014
【図１３】
0006540906.tif 000015
【図１４】
0006540906.tif 000016