(57)【特許請求の範囲】
【請求項１】
金属酸化物を含有した焼結済みセラミック素体と、
このセラミック素体の表面に形成され、前記金属酸化物の一部を変質させて低抵抗化させた低抵抗部と、
前記低抵抗部上に形成されためっき金属からなる電極と、を有し、
前記セラミック素体は両端部に鍔部を有し、その間に巻芯部を有するフェライトコアであり、
前記巻芯部の周面には、コイル状の前記低抵抗部が形成され、
前記鍔部の表面には、前記コイル状の低抵抗部と接続された低抵抗部が形成され、
前記鍔部の低抵抗部と前記コイル状の低抵抗部とに前記めっき金属からなる電極が連続的に形成されており、
前記鍔部の低抵抗部上に形成された電極の膜厚に比べて、前記コイル状の低抵抗部上に形成された電極の膜厚が大きい、セラミック電子部品。
【請求項２】
金属酸化物を含有した焼結済みセラミック素体と、
このセラミック素体の表面の電極形成領域にレーザ照射痕により複数本平行に形成され、前記金属酸化物の一部を変質させて低抵抗化させた低抵抗部と、
前記電極形成領域に形成されためっき金属からなる電極と、を有し、
前記平行な低抵抗部の中心間の間隔をＤとし、前記低抵抗部の広がり幅をＷとした場合、Ｄ＞Ｗであり、
前記電極形成領域には、前記低抵抗部と低抵抗化されない絶縁領域とが交互に形成され、
前記電極は、前記低抵抗部上と前記絶縁領域上とに連続的に形成され、
前記電極は断面凹凸状であり、
前記セラミック素体は直方体形状であり、
前記セラミック素体の内部には内部電極が設けられ、
前記内部電極の端部が前記セラミック素体のいずれかの表面に露出しており、
前記内部電極の端部が露出した表面に前記低抵抗部が形成され、
前記低抵抗部上に前記電極である外部電極が前記内部電極の端部を覆うように形成されている、セラミック電子部品。
【請求項３】
金属酸化物を含有した焼結済みセラミック素体と、
このセラミック素体の表面の電極形成領域にレーザ照射痕により複数本平行に形成され、前記金属酸化物の一部を変質させて低抵抗化させた低抵抗部と、
前記電極形成領域に形成されためっき金属からなる電極と、を有し、
前記平行な低抵抗部の中心間の間隔をＤとし、前記低抵抗部の広がり幅をＷとした場合、Ｄ≦Ｗであり、
前記電極形成領域全域が前記低抵抗部で覆われるように、前記低抵抗部が密に形成され、
前記電極は、前記低抵抗部上に連続的に形成され、
前記低抵抗部の表面が前記セラミック素体の表面より低く、
前記セラミック素体は直方体形状であり、
前記セラミック素体の内部には内部電極が設けられ、
前記内部電極の端部が前記セラミック素体のいずれかの表面に露出しており、
前記内部電極の端部が露出した表面に前記低抵抗部が形成され、
前記低抵抗部上に前記電極である外部電極が前記内部電極の端部を覆うように形成されている、セラミック電子部品。
【請求項４】
前記低抵抗部は、前記セラミック素体に含まれる金属酸化物の一部が還元した還元層を含む、請求項２又は３に記載のセラミック電子部品。
【請求項５】
前記還元層の表層が再酸化層で覆われている、請求項４に記載のセラミック電子部品。
【請求項６】
前記セラミック素体はフェライトである、請求項２乃至５のいずれか１項に記載のセラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミック電子部品の製造方法及びセラミック電子部品、特にセラミック電子部品の電極の形成に関する。
【背景技術】
【０００２】
従来より、セラミック電子部品の外部電極の形成方法は、焼結済みのセラミック素体の両端面に電極ペーストを塗布し、焼付けして下地電極を形成した後、その下地電極の上にめっき処理によって上層電極を形成するのが一般的である。しかしながら、この方法では、下地電極の形成にペーストの塗布工程と焼付けに伴う加熱工程とを必要とするため、製造工程の複雑化及びコスト上昇を招くという問題がある。
【０００３】
さらに、下地電極の形成において導電ペーストを塗布する際、その塗布形状に制約があるという問題がある。例えば直方体形状のセラミック素体の両端部に導電ペーストをディップ法により形成する場合、導電ペーストはセラミック素体の両端面だけでなく、両端面に隣接する４つの側面にも回り込んで塗布される。そのため、最終的に形成される外部電極は、両端面とそれに隣接する４つの側面にまで広がった形状となる。
【０００４】
このような従来の電極形成方法に代えて、めっき処理だけで外部電極を形成する方法が提案されている（特許文献１）。この方法は、内部電極の複数の端部をセラミック素体の端面に互いに近接して露出させると共に、アンカータブと呼ばれるダミー端子を内部電極の端部と同じ端面に近接して露出させ、セラミック素体に対して無電解めっきを行うことにより、これら内部電極の端部とアンカータブとを核としてめっき金属を成長させ、外部電極を形成するものである。
【０００５】
しかしながら、この方法では、セラミック素体の外部電極形成部分に複数の内部電極の端部とアンカータブとを近接して露出させなければならず、製造工程が複雑になり、コスト上昇を招く欠点がある。しかも、めっき金属を形成する面が内部電極の端部とアンカータブとが露出する面に制約されるため、任意の部分に外部電極を形成できない。
【０００６】
一方、特許文献２、３、４には、インダクタを構成するフェライトの全面に電極を形成した後、レーザを照射して電極を焼き切ることによってコイルパターンを形成する方法が開示されている。その際、レーザの熱が電極だけでなくその下側にあるフェライトにまで波及し、フェライトの一部の性質が変化し、導体化又は低抵抗化することが開示されている（特許文献２の段落０００５、特許文献３の段落０００４、特許文献４の段落０００５参照）。しかし、これら文献ではレーザを照射して電極を焼き切ることしか開示しておらず、しかもレーザの熱がインダクタとしての特性に悪影響を及ぼすと記載されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００４−４００８４号公報
【特許文献２】特開２０００−２２３３４２号公報
【特許文献３】特開２０００−２４３６２９号公報
【特許文献４】特開平１１−１７６６８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
そこで、本発明の目的は、焼結済みセラミック素体の表面の任意の部分に電極を簡単な手法で形成できる製造方法及びその方法により製造されるセラミック電子部品を提案するものである。
【課題を解決するための手段】
【０００９】
前記目的を達成するため、本発明は、以下の工程を備えるセラミック電子部品の製造方法を提供する。
Ａ：金属酸化物を含有した焼結済みセラミック素体を準備する工程、
Ｂ：セラミック素体の表面の電極形成領域を局所的に加熱することにより、前記セラミック素体の一部を低抵抗化させた低抵抗部を形成する工程、
Ｃ：前記セラミック素体にめっき処理を行うことにより、前記低抵抗部の上に電極となるめっき金属を析出させ、前記めっき金属を電極形成領域全体に広がるように成長させる工程。
【００１０】
本発明は、焼結済みセラミック素体の表面の電極形成領域を局所的に加熱することによって、その加熱部分を低抵抗化又は導体化させ、そのセラミック素体をめっき処理することにより、低抵抗部をめっき金属の析出起点とすることができる点に着目している。低抵抗部（又は導体部）とは、局所加熱によってセラミック素体を構成する金属酸化物が変質し、その金属酸化物よりも抵抗値が低くなった部分を指す。局所加熱したセラミック素体をめっき処理すると、低抵抗部にまずめっき金属が析出し、その析出しためっき金属を核としてめっき金属が急速に成長することにより、電極形成領域全体を覆う電極を効率よく形成できる。そのため、従来のような導電ペーストの塗布、焼付けといった複雑な工程を必要とせず、電極の形成工程が簡易になる。さらに、特許文献１のように、複数の内部電極やアンカータブをセラミック素体の端面に近接して露出させる必要がないので、電極の形状に制約がなく、しかも製造工程が簡略化され、コストを低減できる。
【００１１】
低抵抗部は、セラミック素体に含まれる金属酸化物の一部が還元した還元層を含むものでもよい。金属酸化物の一部が還元することで、金属酸化物が導体化又は半導体化し、めっき金属が析出しやすくなる。さらに、還元層の表層の一部又は全部が再酸化層で覆われている構成としてもよい。再酸化層が形成された場合には、下層にある還元層の酸化を抑制すると共に、再酸化層自体の経時変化を抑制できる効果がある。また、再酸化層は一種の半導体であり、絶縁体である金属酸化物よりも抵抗値は低いため、再酸化層上にめっき金属が析出しやすい。なお、再酸化層は例えばｎｍオーダーの薄膜状に形成されるので、電解めっきに用いるメディアボールが再酸化層にあたって再酸化層の一部が剥がれたり、又はめっき液が再酸化層内に浸食して、再酸化層の下にある還元層上にめっきが付いている可能性もある。 
【００１２】
本発明の電極は、セラミック素体の表面に形成される電極であれば、外部電極に限らず、任意の電極であってもよい。例えば、コイル状電極や配線電極であってもよい。局所的な加熱方法としては、例えばレーザ照射、電子ビーム照射、又はイメージ炉を使用した局所加熱など、種々の方法がある。このうち、レーザ照射は、レーザのセラミック素体に対する照射位置を素早く変えられる点で有利である。
【００１３】
本発明では電極形成領域を局所加熱し、めっき処理するだけであるから、任意の部分に電極を形成できる。例えば、従来の導電ペーストを用いた方法では、異形電極、すなわち両端面とそれに隣接する１つの側面とに（側面視Ｌ字形の）外部電極を形成したり、あるいは１つの側面に複数の外部電極を間隔をあけて形成したりすることは困難であったが、本発明ではこのような任意の形状の外部電極でも簡単に形成できる。局所加熱はセラミック素体の表層部だけでよいので、セラミック電子部品（例えばインダクタ）としての特性に実質的に影響を及ぼすことはない。
【００１４】
めっき処理の方法として、電解めっきでも無電解めっきでも可能であるが、電解めっき法が好適である。すなわち、電解めっき法ではめっきする対象物に導電性が必要になる。本発明方法によって形成された低抵抗部は導電性を持つので、電解めっき時に低抵抗部に流れる電流密度が他の部分より高くなり、低抵抗部に速やかにめっき金属が析出する。従来のめっき法では、セラミック素体の一部にめっきを施したくない場合には、その部分に予めめっき防止材をコーティングする必要があった。本発明では低抵抗部を核としてめっき電極が電極形成領域に速やかに広がるのに対し、電極形成領域以外の部分は絶縁性であり、核となる導電部分がないので、めっき電極の成長速度は遅い。そのため、めっき防止材をコーティングしなくても、電極形成領域に選択的にめっき金属を成長させることができる。さらに電解めっきにより低抵抗部に形成されるめっき金属の厚みが他の部分より厚くなるため、めっき電極のセラミック素体に対する固着強度が高くなるという利点がある。
【００１５】
本発明は、内部電極を有する電子部品にも適用できる。例えば直方体形状のセラミック素体に対し、内部電極の端部が露出した面にレーザ照射等により低抵抗部を形成し、めっき処理により内部電極の端部を覆うように外部電極を形成してもよい。レーザ加工等の局所加熱ができる面であれば、任意の面に電極を形成することができる。例えば、幅方向両側面に電極を形成しないようにすることもできる。幅方向両側面に外部電極が形成されていない電子部品では、この電子部品を高密度実装した場合に、幅方向に隣接する電子部品との絶縁距離を確保でき、ショートのリスクを低減できる。そのため、さらなる高密度実装が可能になる。さらに、セラミック素体の下面（底面）にのみ外部電極を形成した場合には、底面だけで実装されるので、周囲の電子部品とのショートの発生リスクをさらに低減できる。
【００１６】
本発明は、例えば巻線型コイル部品にも適用できる。すなわち、セラミック素体は両端部に鍔部を有し、その間に巻芯部を有するフェライトコアであり、フェライトコアの巻芯部にはレーザ加工等によりコイル形状の低抵抗部が形成され、コアの鍔部にはレーザ加工等により外部電極形状の低抵抗部が形成され、コイル形状の低抵抗部は外部電極形状の低抵抗部と接続されており、コイル形状の低抵抗部上と外部電極形状の低抵抗部上とに連続的にめっき電極が形成されている構成としてもよい。この場合には、コイル部と外部電極部とが共にレーザ加工等により形成可能であるから、製造が一層簡単になる。なお、レーザ強度を調整するなどの方法により、コイル部の電極を外部電極より厚くすることもできる。
【００１７】
さらに、セラミック素体は両端部に鍔部を有し、その間に巻芯部を有するフェライトコアであり、巻芯部の周面にはワイヤが巻回され、鍔部の表面にはそれぞれ低抵抗部が形成され、鍔部の低抵抗部上にめっき金属からなる電極がそれぞれ形成され、電極がワイヤの両端部と接続されている構成としてもよい。この場合には、巻線部が金属ワイヤで形成されているので、磁気効率が高く、かつ外部電極は本発明による薄肉な電極にできるので、渦電流損失が少なく、高いＱ値のインタクダを実現できる。
【００１８】
局所加熱の方法としてレーザを使用した場合、レーザは狭い領域にエネルギーが集中するので、セラミック素体の一部が溶融・凝固し、セラミック素体の表面には線状又は点状のレーザ照射痕が形成され、その周囲近傍に低抵抗部が形成される。レーザ照射痕及び低抵抗部の深さや広さは、レーザの照射エネルギー（波長、出力等）によって調整し得る。低抵抗部に析出しためっき金属は、凹状のレーザ照射痕の内壁にそって固着するので、そのアンカー効果によりめっき金属（電極）のセラミック素体に対する固着強度を高めることができる。
【００１９】
低抵抗部がほぼ隙間なく存在するように、レーザを電極形成領域に密に照射してもよい。この場合には、低抵抗部も連続的に形成されるため、めっき金属が速やかに析出・成長し、めっき処理時間を短縮できる。なお、「密に照射する」とは、レーザ照射のスポット中心の間隔が低抵抗部の広がり幅と同等またはそれより狭いことを指す。すなわち、レーザ照射のスポット中心の間隔をＤとし、スポットの直径（低抵抗部の広がり幅）をＷとした場合、Ｄ≦Ｗのことである。
【００２０】
上述のように電極形成領域にレーザを密に照射する場合には、多数のショット回数を必要とし、加工時間がかかる。そこで、レーザを電極形成領域に所定距離をあけて分散して照射することにより、複数の低抵抗部を電極形成領域に分散形成し、低抵抗部上に析出しためっき金属を核として成長して、めっき金属同士が相互に接続されるまでめっき処理を継続するようにしてもよい。ここで、「分散して照射する」とは、レーザ照射のスポット中心の間隔が低抵抗部の広がり幅より広いことを指す。すなわち、レーザ照射のスポット中心の間隔をＤとし、スポットの直径（低抵抗部の広がり幅）をＷとした場合、Ｄ＞Ｗのことである。めっき処理の利点は、一部分にめっき金属が析出すれば、その部分を核としてめっき金属が周囲に急速に成長する点である。この利点を活用して、複数の分散した低抵抗部にめっき金属が析出した後、それを核としてめっき金属が低抵抗部以外の領域にも成長するので、電極形成領域の全域にわたって均質な電極を形成できる。よって、レーザを密に照射しなくても良質の電極を形成でき、レーザ加工時間を短縮できる。
【００２１】
レーザを照射して低抵抗化又は導体化できる代表的なセラミック材料としては、フェライトがある。フェライトは酸化鉄を主成分とするセラミックスであり、例えばスピネルフェライト、六方晶フェライト、ガーネットフェライトなどがある。フェライトにレーザを照射すると、照射部分が高温になり、絶縁性を持つフェライトの表層部分が変質して導電性を持つ。インダクタに用いられるフェライトには、例えばＮｉ−Ｚｎ系フェライト、Ｎｉ−Ｃｕ−Ｚｎ系フェライトなどがある。Ｎｉ−Ｚｎ系フェライトの場合には、レーザ照射によりフェライトに含まれるＦｅの一部が還元していると考えられ、さらにＮｉ及び／又はＺｎも還元している可能性がある。Ｎｉ−Ｃｕ−Ｚｎ系フェライトの場合には、フェライトに含まれるＦｅ及び／又はＣｕが還元していると考えられ、さらにＮｉ及び／又はＺｎも還元している可能性がある。
【発明の効果】
【００２２】
以上のように、本発明によれば、焼結済みセラミック素体の電極形成領域を局所的に加熱して低抵抗部を形成し、そのセラミック素体をめっき処理することにより低抵抗部上にめっき金属を析出させ、このめっき電極を電極形成領域全域に成長させるようにしたので、簡易な方法で電極を形成できる。また、局所加熱できる領域であれば任意の部分に電極を形成できるので、任意の形状の電極を簡単に形成できる。
【図面の簡単な説明】
【００２３】
【図１】本発明に係るセラミック電子部品の第１実施例の斜視図である。
【図２】図１に示すセラミック電子部品の分解斜視図である。
【図３】外部電極形成領域にレーザを照射する様子を示す斜視図である。
【図４】外部電極の形成工程を示す断面図である。
【図５】低抵抗部の一例の拡大断面図である。
【図６】本発明に係るセラミック電子部品の実装例を示す図である。
【図７】外部電極の形成工程の他の例を示す断面図である。
【図８】本発明に係るセラミック電子部品の幾つかの実施例を示す斜視図である。
【図９】本発明に係るセラミック電子部品の一例である巻線型インダクタを示す図である。
【図１０】本発明に係る巻線型インダクタの他の例を示す図である。
【図１１】本発明に係るセラミック電子部品の一例である縦巻き型コイル部品を示す図である。
【図１２】本発明に係るセラミック電子部品の一例である多端子型の電子部品を示す図である。
【発明を実施するための形態】
【００２４】
図１は本発明に係るセラミック電子部品の一例であるチップ型インダクタ１を示す。インダクタ１は、焼結済みセラミック素体１０を備えており、セラミック素体１０の長さ方向両端部には外部電極３０，３１が形成されている。この実施例のインダクタ１の形状は、図１に示すようにＹ軸及びＺ軸方向の寸法に比べてＸ軸方向の寸法が長い直方体である。
【００２５】
セラミック素体１０は、図２に示すように、例えばＮｉ−Ｚｎ系フェライト又はＮｉ−Ｃｕ−Ｚｎ系フェライトを主体とする絶縁体層１２ａ〜１２ｅを、積層し焼結することによって得られる。絶縁体層１２ａ〜１２ｅは、上下方向（Ｚ軸方向）に順に積層されている。上下両端の絶縁体層１２ａ、１２ｅを除く中間の絶縁体層１２ｂ〜１２ｄ上には、内部電極２０を構成するコイル導体２１〜２３がそれぞれ形成されている。これら３つのコイル導体２１〜２３はビア導体２４、２５によって相互に接続され、全体としてらせん状に形成されている。コイル導体２１〜２３及びビア導体２４、２５は、Ａｕ，Ａｇ，Ｐｄ，Ｃｕ，Ｎｉ等の導電性材料で形成されている。コイル導体２１の一端部（引出部）２１ａがセラミック素体１０のＸ軸方向の一端面に露出しており、コイル導体２３の一端部（引出部）２３ａがセラミック素体１０のＸ軸方向の他端面に露出している。なお、この実施例ではコイル導体２１〜２３が２ターン分のコイルを形成している例を示したが、ターン数は任意であり、コイル導体の形状及び絶縁体層の層数も任意に選択できる。また、コイル導体を有しない絶縁体層１２ａ、１２ｅの層数も任意である。
【００２６】
外部電極３０、３１は、図１に示すように、セラミック素体１０のＸ軸方向の両端面と上面（実装時には底面）の一部とを覆うように側面視Ｌ字形に形成されている。すなわち、セラミック素体１０をＹ方向から見たとき、外部電極３０、３１はそれぞれＬ字形に形成されている。外部電極３０はコイル導体２３の引出部２３ａと接続されており、外部電極３１はコイル導体２１の引出部２１ａと接続されている。なお、外部電極３０，３１は、後述するようにめっき処理により形成されており、その材料は例えばＣｕ，Ａｕ，Ａｇ，Ｐｄ，Ｎｉ，Ｓｎ等が使用される。なお、外部電極３０，３１自体が多層のめっき金属で構成されていてもよい。
【００２７】
図３はセラミック素体１０上への外部電極３０、３１の形成の前に、外部電極形成領域Ｓ１、Ｓ２にレーザＬを照射する様子を示す。図３の（ａ）は、レーザＬを連続照射しながらＹ軸方向に沿って走査した例（又はセラミック素体１０をＹ軸方向に移動させた例）を示している。なお、走査方向は任意であり、Ｘ軸方向（又はＺ軸方向）であってもよいし、ジグザグ状や周回状であってもよい。レーザＬの照射によって、セラミック素体１０の表面には多数の線状のレーザ照射痕４０が形成される。なお、図３の（ａ）では、線状のレーザ照射痕４０をＸ軸方向に間隔を開けて形成した例を示したが、レーザ照射痕４０同士が互いに重なるように密に形成してもよい。図３の（ｂ）は、レーザＬを点状に照射した例を示す。この場合には、セラミック素体１０の表面に多数の点状のレーザ照射痕４１が分散して形成される。図３の（ｃ）は、レーザＬを破線状に照射した例を示す。この場合には、セラミック素体１０の表面に多数の破線状のレーザ照射痕４２が分散して形成される。いずれの場合でも、外部電極形成領域Ｓ１，Ｓ２の全域にわたって均等にレーザＬを照射するのが望ましい。
【００２８】
図４は外部電極の形成過程の一例の概略を示す。特に、レーザＬを外部電極形成領域に所定の間隔をあけて線状に照射した場合を示す。
【００２９】
図４の（Ａ）は、まずセラミック素体１０の表面の外部電極形成領域にレーザを照射し、それによりセラミック素体１０の表面に断面Ｖ字状又はＵ字状のレーザ照射痕４０を形成した状態を示す。なお、図４の（Ａ）ではレーザＬが１点に集光した例を示したが、実際にはレーザＬを照射するスポットがある程度の面積を持っていてもよい。このレーザ照射痕４０は、レーザ照射によってセラミック素体１０の表層部が溶融・凝固した痕である。スポットの中心部が最もエネルギーが高いので、その部分のセラミック素材が変質しやすく、レーザ照射痕４０の断面は略Ｖ字状又は略Ｕ字状となる。レーザ照射痕４０の内壁面を含む周囲には、セラミック素体を構成する絶縁材料（フェライト）が変質し、その絶縁材料よりも抵抗値の低い導体部または低抵抗部４３が形成される。具体的には、セラミック素体１０がＮｉ−Ｚｎ系フェライトの場合には、レーザ照射によりフェライトに含まれるＦｅの一部が還元していると考えられ、さらにＮｉ及び／又はＺｎも還元している可能性がある。Ｎｉ−Ｃｕ−Ｚｎ系フェライトの場合には、フェライトに含まれるＦｅ及び／又はＣｕが還元していると考えられ、さらにＮｉ及び／又はＺｎも還元している可能性がある。低抵抗部４３の深さや広さは、レーザの照射エネルギーや照射範囲などによって可変できる。
【００３０】
図４の（Ｂ）は、レーザ照射を繰り返すことで、外部電極形成領域に複数のレーザ照射痕４０を間隔Ｄをあけて形成した状態を示す。この例ではレーザ照射のスポット中心の間隔Ｄが低抵抗部４３の広がり幅（例えば直径の平均値）Ｗよりも広いため、各レーザ照射痕４０の間には低抵抗部以外の絶縁領域４４が存在している。この領域４４は、セラミック素体を構成する元の絶縁材料が変質せずに露出している領域である。
【００３１】
図４の（Ｃ）は、上記のようにレーザ照射によって低抵抗部４３を形成したセラミック素体１０をめっき液に浸漬し、電解めっきを行った初期の状態を示す。導電性を有する低抵抗部４３における電流密度が他の部分より高くなるので、低抵抗部４３の表面だけにめっき金属４５ａが析出しており、絶縁領域４４の上には未だ析出していない。つまり、この段階では連続した外部電極は形成されていない。
【００３２】
図４の（Ｄ）は、電解めっきを行った終期の状態を示す。めっき処理を継続することにより、低抵抗部４３上に析出しためっき金属４５ａが核となって周囲へと成長し、低抵抗部４３に隣接する絶縁領域４４上まで広がる。隣接するめっき金属４５ａ同士が接続するまでめっき処理を継続することにより、連続した外部電極４５を形成できる。レーザを照射した外部電極形成領域におけるめっき金属の成長速度に比べて、外部電極形成領域以外の領域のめっき金属の成長速度が遅いため、めっき処理時間を厳密にコントロールしなくても、外部電極形成領域にめっき金属を選択的に成長させることができる。めっき処理時間、電圧または電流を制御することによって、外部電極の形成時間や厚さをコントロールすることが可能である。さらに、１回目のめっき処理により形成した外部電極４５の上に追加のめっき処理を行うことにより、多層構造の外部電極を形成することもできる。この場合には、すでに下地となる外部電極４５が形成されているので、追加のめっき処理時間は短くて済む。
【００３３】
−実験例−
以下に、実際に外部電極の形成を行った実験例について説明する。
（１）Ｎｉ−Ｃｕ−Ｚｎ系フェライトからなる焼結済みセラミック素体に、レーザを往復走査しながら照射した。加工条件は以下の通りであるが、波長は例えば532nm〜10620nmのいずれの範囲でもよい。照射間隔とは、レーザを往復走査する場合の往路と復路のスポット中心の距離を意味する。
【表１】
0006547651.tif 000002
【００３４】
（２）レーザ照射後のセラミック素体に対し、電解めっきを以下の条件で行った。具体的には、バレルめっきを使用した。
【表２】
0006547651.tif 000003
上記のような条件でめっき処理を行った結果、セラミック素体の表面に平均厚さ２０μｍの良好なＣｕ外部電極を形成することができた。なお、同様の結果は、Ｎｉ−Ｚｎ系フェライトを用いた場合でも得られた。また、めっき液としては、ピロリン酸銅めっき液以外に、硫酸銅めっき液、シアン化銅めっき液なども使用可能である。
【００３５】
−評価−
Ｎｉ−Ｃｕ−Ｚｎ系フェライトにレーザを照射した試料と、レーザ未照射の試料とに対して、ＸＰＳ（Ｘ線光電子分光法）および転換電子収量法を用いたＦｅ，Ｃｕ，Ｚｎの、Ｋ端ＸＡＦＳ（Ｘ線吸収微細構造）により、試料表面におけるＦｅ，Ｃｕ，Ｚｎの価数を評価した。ＸＰＳの結果、レーザを照射した試料の表層部分では金属成分が検出できず、下層になると金属成分が検出できた。また、ＸＡＦＳの結果、レーザを照射した試料の表層部分について、Ｃｕの金属成分を検出できた。一方、ＸＡＦＳの結果、レーザを照射した試料の表層部分について、Ｆｅの金属成分を検出することはできなかったが、Ｆｅの半導体の成分及び絶縁体の成分を検出することができた。下層は、Ｆｅ3+に対するＦｅ2+の割合がセラミックス素体全体での割合に対して大きいこともわかった。以上より、レーザ加工による熱でフェライトに含まれる金属酸化物が分解され、セラミックス素体の下層はフェライトの金属元素が還元し、セラミックス素体の表層部分は残熱により再酸化に至ったと推測される。
【００３６】
図５は、このように形成される低抵抗部４３の断面構造の一例を示し、下層には還元層４３ａが形成され、その表層が半導体及び／又は絶縁体の成分からなる再酸化層４３ｂで覆われている。これら還元層と再酸化層とによって低抵抗部が構成されている。なお、レーザ照射は大気雰囲気に限らず、真空中やＮ2雰囲気でレーザ照射を行ってもよいが、真空中やＮ2雰囲気でレーザ照射を行った場合には、再酸化層が形成されない可能性がある。
【００３７】
上述の再酸化層が形成された場合には、以下のような効果が考えられる。すなわち、再酸化層として形成されているＦｅ3Ｏ4は常温での再酸化が進みにくい性質があり、下層にある還元層の酸化を抑制すると共に、再酸化層自体の経時変化を抑制できる効果もある。また、再酸化層は一種の半導体であり、絶縁体であるフェライトよりも抵抗値は低い。そのため、再酸化層上にめっき金属が析出しやすい。
【００３８】
本実施形態では、外部電極３０、３１は側面視において（セラミック素体１０をＹ方向から見たとき）Ｌ字形に形成されている。つまり、外部電極３０、３１がインダクタ１の両端面と底面（実装時）にだけ形成され、上面（実装時）及びＹ方向両側面には形成されていない。そのため、図６の（ａ）のように、実装状態においてインダクタ１の上方に近接して別の電子部品２又は導体が存在する場合でも、ショートの発生リスクを低減できる。さらに、図６の（ｂ）のように、インダクタ１のＹ方向に隣接して別の電子部品３が実装されている場合でも、外部電極３０、３１がインダクタ１のＹ方向両側面には形成されていないので、隣接する電子部品３との絶縁距離を確保できると共に、外部電極に塗布されるはんだ同士の距離も確保できる。そのため、隣接する電子部品３とのショートのリスクを低減できる。その結果、Ｌ字形外部電極を有するインダクタ１の場合には、さらなる高密度実装が可能になる。さらに、従来の外部電極に比べて浮遊容量の低減効果もある。
【００３９】
図７は、外部電極３０、３１の形成過程の他の例を示し、特にレーザＬを外部電極形成領域に密に照射した場合を示す。「密に照射する」とは、レーザ照射のスポット中心の間隔Ｄが低抵抗部４３の広がり幅（例えば直径の平均値）Ｗと同等またはそれより狭いことを指し、隣接するレーザ照射痕４０の下側に形成される低抵抗部４３同士が相互につながっている状態を指す（図７の（Ｂ）参照）。ただし、全ての低抵抗部４３がつながっている必要はない。そのため、セラミック素体１０の外部電極形成領域のほぼ全域が低抵抗部４３で覆われている。
【００４０】
この場合には、図７の（Ｃ）に示すように、めっき処理の開始から短時間で低抵抗部４３の表面にめっき金属４５ａが析出するが、それらめっき電極４５ａがほぼ近接しているため、隣り合うめっき電極４５ａ同士が速やかに接続される。そのため、連続した外部電極４５を図４の場合よりも短時間で形成できる。
【００４１】
図７のようにレーザＬを外部電極形成領域に密に照射した場合には、レーザ照射痕４０も密に形成されるため、セラミック素体１０の表面が削られた状態となる。その表面にめっき金属４５が形成されるため、外部電極の表面をセラミック素体１０の表面とほぼ同一高さ又はそれより低くすることが可能である。そのため、外部電極自体の厚みが薄いことと相俟って、外部電極の突出量を抑制でき、より小型のチップ部品を実現できる。
【００４２】
図８は、本発明を用いて形成される外部電極の種々の形態を示す。図８の（ａ）は、セラミック素体１０の両端部にコ字型の外部電極３０、３１を形成したものである。図１の実施例と同様に、内部電極の引出部２１ａ，２３ａ（２１ａは図示せず）がセラミック素体１０のＸ方向両端面に露出し、外部電極３０、３１と接続されている。この例は、セラミック素体１０のＸ方向の両端面と上下面（Ｚ方向両側面）の一部とに外部電極３０、３１を形成したものであり、Ｙ方向の両側面には外部電極が形成されていない。そのため、この電子部品１をＹ方向に隣接して高密度に実装可能である。
【００４３】
図８の（ｂ）は、セラミック素体１０の上面（実装時には底面）の両端部にのみ外部電極３０、３１を形成したものである。他の面には外部電極が形成されていない。この場合は、内部電極の端部２１ａ，２３ａがセラミック素体１０のＸ方向両端面には露出しておらず、上面にのみＸ方向と平行に露出している。外部電極３０、３１は内部電極の端部２３ａ，２１ａとそれぞれ接続されている。この場合には、セラミック素体１０を構成する絶縁体層がＺ方向ではなくＹ方向に積層されている。セラミック素体１０の底面にのみ外部電極が形成されているので、高密度実装に適した電子部品を実現できる。
【００４４】
図８の（ｃ）は、セラミック素体１０の上面（実装時には底面）のＸ方向両端部に、合計４個の外部電極３０〜３３を形成したものである。この場合も、内部電極の端部（図示せず）はセラミック素体１０のＸ方向両端面には露出しておらず、外部電極３０〜３３が形成された上面にのみ露出している。以上のように、本発明方法を用いた外部電極は、レーザ加工とめっき処理とが可能な面であれば制約がなく、任意の部分に形成できる。
【００４５】
図９は、巻線型インダクタの電極形成に本発明を適用した例である。セラミック素体５０は両端部に鍔部５１、５２を有し、その間に巻芯部５３を有するコアである。コア材料としては、Ｎｉ−Ｚｎ系フェライトやＮｉ−Ｃｕ−Ｚｎ系フェライトなどを使用できる。コア５０の鍔部５１、５２の上面および端面の外部電極形成領域にはレーザ加工により低抵抗部が形成され、その上に外部電極５４、５５がめっき処理により形成されている。また、巻芯部５３の周面にはレーザ加工によりコイル状の低抵抗部が形成され、その上にコイル電極５６がめっき処理により形成されている。コイル状の低抵抗部の両端が外部電極形成領域の低抵抗部と連続するようにレーザ加工されているので、めっき処理によりコイル電極５６の両端５６ａ，５６ｂがそれぞれ外部電極５４、５５に接続される。
【００４６】
この実施例では、コイル状の低抵抗部と外部電極用の低抵抗部とをレーザ加工で連続的に形成することが可能である。レーザ加工としては、例えばレーザ位置を固定し、コア５０を回転及び軸方向移動させるなどの方法を用いることができる。コイル電極５６と外部電極５４、５５はめっき処理により同時に形成できるため、インダクタの製造工程を効率化でき、製造コストを低減できる。なお、コイル電極５６及び外部電極５４、５５に対し複数回のめっき処理を行うことにより、多層構造とすることもできる。なお、この実施例ではコイル電極５６と外部電極５４、５５をめっき処理により形成しているが、巻芯部にワイヤが巻回された巻線型インダクタ（フェライトコア）において、ワイヤに接続される外部電極のみをめっき処理により形成することもできる。
【００４７】
上述のように、コイル電極５６と外部電極５４、５５とを同じレーザ加工及びめっき処理により形成した場合には、電極５６、５４、５５がほぼ一定の厚みになる可能性がある。特に、コイル電極５６の発生磁束を大きくしたい場合には、コイル電極５６の厚みを外部電極５４、５５の厚みより厚くすることが望ましい。その場合には、例えば巻芯部５３へ照射されるレーザのレーザ強度を外部電極領域に照射されるレーザのレーザ強度より高くしてもよいし、巻芯部５３へ照射されるレーザと外部電極領域に照射されるレーザとの照射方式（例えば間欠照射と連続照射、照射範囲の拡縮など）を変更してもよい。レーザ強度を高くすることで、コイル状の低抵抗部の抵抗値が外部電極形成領域の低抵抗部の抵抗値より低くなるか、又はコイル状の低抵抗部の深さが外部電極形成領域の低抵抗部の深さより大きくなる。それにより、めっき処理によりコイル状の低抵抗部に形成される電極５６の厚みを外部電極形成領域の低抵抗部に形成される電極５４、５５の厚みより厚くすることができる。
【００４８】
図１０は、巻線型インダクタの他の適用例を示す。図９と同一部分又は対応部分には同一符号を付して重複説明を省略する。コア５０の鍔部５１、５２の上面、外側面および下面の外部電極形成領域にはレーザ加工により低抵抗部が形成され、その上に外部電極５４、５５がめっき処理により形成されている。そのため、この実施例では全体としてコ字形の外部電極５４、５５が形成されている。巻芯部５３の周面にはワイヤ５７が巻回され、その両端５７ａ，５７ｂがそれぞれ鍔部５１、５２の上面に形成された外部電極５４、５５の部分に接続されている。鍔部５１、５２の下面に形成された外部電極５４、５５の部分は、実装用電極として使用される。なお、外部電極５４、５５の形状はコ字形に限るものではなく、例えば鍔部５１、５２の上面（ワイヤ５７の接続面）にのみ形成されていてもよい。
【００４９】
この実施例では、ワイヤ５７に比べて外部電極５４、５５を薄肉に形成できるので、渦電流損失を抑制する効果がある。すなわち、ワイヤ５７によって発生する磁束（図１０に破線矢印で示す）が外部電極５４、５５と鎖交することで渦電流による損失が発生し、その渦電流損失は鎖交する外部電極５４、５５の厚みの二乗に比例する。本発明方法により形成された外部電極５４、５５は、一般的な外部電極に比べて薄肉に形成できるので、渦電流損失を抑制できる。さらに、巻線としてワイヤ５７を使用すれば、発生する磁束密度が増加するので、高いＱ値のインダクタを得ることができる。
【００５０】
図１１は、縦巻き型のコイル部品（インダクタ）に本発明を適用した例を示す。この場合のセラミック素体６０は、両端部に鍔部６１、６２を有し、その間に巻芯部６３を有するフェライトコアである。コア６０の一方の鍔部６１の上面の外部電極形成領域にはレーザ加工等により低抵抗部が形成され、その上に外部電極６４、６５がめっき処理により形成されている。また、巻芯部６３の周面には被覆付きワイヤ（図示せず）が巻回され、その両端部がそれぞれ外部電極６４、６５に接続される。なお、図９、図１０では２個の外部電極６４、６５を形成した例を示したが、２本のワイヤを用いた場合には、鍔部６１上に４個の外部電極を形成してもよい。
【００５１】
図１２は、多端子型の電子部品に本発明を適用した例を示す。この電子部品本体７０はセラミック素体で構成され、その長手方向両側面に複数（ここでは６個）の外部電極７１〜７６が形成されている。なお、外部電極７１〜７６の一部が、セラミック素体７０の上面又は下面にまで広がっていても良い。外部電極７１〜７６は、セラミック素体７０の内部電極又は外表面に形成された回路部と接続されている。この場合の外部電極７１〜７６も、レーザ加工等の局所加熱と、その後のめっき処理とによって形成される。
【００５２】
本発明は、積層型インダクタの外部電極や、巻線型インダクタ（フェライトコア）の電極形成に適用した例を示したが、これに限るものではない。本発明が対象とするセラミック電子部品としては、インダクタに限らず、レーザ照射によって変質し、めっき電極の析出起点となる低抵抗部が形成されるセラミック素体を使用した電子部品であれば、適用可能である。すなわち、セラミック素体の材質はフェライトに限定されない。さらに、電子部品の構造は、内部電極を有する構造や、複数の絶縁層を積層した構造に限らない。めっき処理方法として、電解めっきを用いた例を示したが、無電解めっきを用いてもよい。
【００５３】
前記実施例では、局所的な加熱方法としてレーザ照射を使用したが、電子ビームの照射、イメージ炉を使用した加熱なども適用可能である。いずれの場合も、熱源のエネルギーを集光して、セラミック素体の外部電極形成領域を局所加熱することができるため、他の領域の電気的特性を損なうことがない。
【００５４】
本発明において、１本のレーザを分光して、複数箇所に同時にレーザを照射してもよい。
【００５５】
さらに本発明において、レーザの焦点をずらして、レーザの焦点が合っている場合に比べて、レーザの照射範囲を広げてもよい。
【００５６】
本発明は、めっき金属が複数層で形成される場合に、めっき金属の最下層を電極形成領域全体に広がるように成長させる場合に限らない。めっき金属の最下層を電極形成領域の一部に広がるように成長させ、めっき金属の上層を電極形成領域全体に広がるように成長させてもよい。
【符号の説明】
【００５７】
１        セラミック電子部品
１０      セラミック素体
２０      内部電極
２１〜２３    コイル導体
２１ａ、２３ａ  一端部（引出部）
３０、３１      外部電極
４０      レーザ照射痕
４３      低抵抗部
４４      絶縁領域
４５ａ    めっき金属
４５      外部電極
Ｌ        レーザ
【図１】
0006547651.tif 000004
【図２】
0006547651.tif 000005
【図３】
0006547651.tif 000006
【図４】
0006547651.tif 000007
【図５】
0006547651.tif 000008
【図６】
0006547651.tif 000009
【図７】
0006547651.tif 000010
【図８】
0006547651.tif 000011
【図９】
0006547651.tif 000012
【図１０】
0006547651.tif 000013
【図１１】
0006547651.tif 000014
【図１２】
0006547651.tif 000015