(57)【特許請求の範囲】
【請求項１】
直流電圧源と半導体スイッチング素子によりパルス状の電圧を出力する単位変換器を、各相において複数直列に接続したアームを形成し、出力電圧の基本波１周期あたり正負それぞれ１回ずつパルス電圧を出力する１パルス制御ゲート信号を、制御手段により前記単位変換器の前記半導体スイッチング素子に与える電力変換装置であって、
前記制御手段は、
制御対象の相において、前記直流電圧源の電圧の大小の順序に基づいて、前記１パルス制御ゲート信号を与える前記単位変換器の順序を並べ替え、
前記制御対象の相において、前記出力電圧の基本波１周期における前記単位変換器の動作をオンとした数が所定の最大動作段数となる前においては、前記並べ替えた順序に沿って、この順序に対応する前記単位変換器の前記半導体スイッチング素子に前記１パルス制御ゲート信号を与え、
前記制御対象の相において、前記出力電圧の基本波１周期における前記単位変換器の動作をオンとした数が前記最大動作段数となるときにおいては、前記並べ替えられた最も後の順序に対応する前記単位変換器の前記半導体スイッチング素子に前記１パルス制御ゲート信号を与える
ことを特徴とする電力変換装置。
【請求項２】
前記制御手段は、
前記最も後の順序に対応する前記単位変換器の前記半導体スイッチング素子に前記１パルス制御ゲート信号を与えた後、前記制御対象の相において、前記出力電圧の基本波１周期における前記単位変換器の動作をオフとした数が前記最大動作段数となる前においては、前記並べ替えた順序に沿って、この順序に対応する前記単位変換器の前記半導体スイッチング素子への前記１パルス制御ゲート信号をオフし、
前記制御対象の相において、前記出力電圧の基本波１周期における前記単位変換器の動作をオフとした数が前記最大動作段数となるときにおいては、前記並べ替えられた最も後の順序に対応する前記単位変換器の前記半導体スイッチング素子への前記１パルス制御ゲート信号をオフする
ことを特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記制御手段は、
前記アームの出力電圧指令値のピーク値を前記直流電圧源の電圧で除する事により、前記最大動作段数を演算する
ことを特徴とする請求項２に記載の電力変換装置。
【請求項４】
前記制御手段は、
前記アームの出力電圧指令値の実効値に２の平方根を乗じてピーク値を演算し、この演算したピーク値を前記直流電圧源の電圧で除する事により、前記最大動作段数を演算する
ことを特徴とする請求項２に記載の電力変換装置。
【請求項５】
前記制御手段は、
前記アームの出力電圧指令値のピーク値を前記直流電圧源の電圧で除して商と余りを演算し、
前記余りが前記直流電圧源の電圧の半分未満である際には、前記商を前記最大動作段数とし、
前記余りが前記直流電圧源の電圧の半分以上である際には、前記商に１を加算した値を前記最大動作段数とする
ことを特徴とする請求項２または３に記載の電力変換装置。
【請求項６】
前記制御手段は、
減算余りが前記直流電圧源の電圧未満となるまで、前記アームの出力電圧指令値のピーク値から前記直流電圧源の電圧を減算し、
前記減算により前記減算余りが前記直流電圧源の電圧未満となった結果、前記減算余りが前記直流電圧源の電圧の半分未満である際には、前記減算余りが前記直流電圧源の電圧未満となるまでの前記減算の回数を前記最大動作段数とし、
前記減算により前記減算余りが前記直流電圧源の電圧未満となった結果、前記減算余りが前記直流電圧源の電圧の半分以上である際には、前記減算余りが前記直流電圧源の電圧未満となるまでの前記減算の回数に１を加算した値を前記最大動作段数とする
ことを特徴とする請求項２乃至４のいずれかに記載の電力変換装置。
【請求項７】
前記制御手段は、
前記制御対象の相において、前記出力電圧の基本波１周期における前記パルス電圧を出力した前記単位変換器の数を前記最大動作段数として保持し、前記保持した値を次の周期における前記最大動作段数とする
ことを特徴とする請求項２に記載の電力変換装置。
【請求項８】
前記制御手段は、
相電圧が立ち上がり位相で、前記直流電圧源の放電期間にある場合、当該相における前記直流電圧源の電圧が高い順に、前記１パルス制御ゲート信号を与える前記単位変換器の順序を並べ替え、
相電圧が立ち下がり位相で、前記直流電圧源が充電期間にある場合、当該相における前記直流電圧源の電圧が高い順に、前記１パルス制御ゲート信号の供給をオフとする前記単位変換器の順序を並べ替え、
相電圧が立ち上がり位相で、前記直流電圧源が充電期間にある場合、当該相における前記直流電圧源の電圧が低い順に、前記１パルス制御ゲート信号を与える前記単位変換器の順序を並べ替え、
相電圧が立ち下がり位相で、前記直流電圧源が放電期間にある場合、当該相における前記直流電圧源の電圧が低い順に、前記１パルス制御ゲート信号の供給をオフとする前記単位変換器の順序を並べ替える
ことを特徴とする請求項２乃至７のいずれかに記載の電力変換装置。
【請求項９】
直流電圧源と半導体スイッチング素子によりパルス状の電圧を出力する単位変換器を、各相において複数直列に接続したアームを形成し、出力電圧の基本波１周期あたり正負それぞれ１回ずつパルス電圧を出力する１パルス制御ゲート信号を前記単位変換器のスイッチング素子に与える電力変換装置の制御方法であって、
制御対象の相において、前記直流電圧源の電圧の大小の順序に基づいて、前記１パルス制御ゲート信号を与える前記単位変換器の順序を並べ替え、
前記制御対象の相において、前記出力電圧の基本波１周期における前記単位変換器の動作をオンとした数が所定の最大動作段数となる前においては、前記並べ替えた順序に沿って、この順序に対応する前記単位変換器の前記半導体スイッチング素子に前記１パルス制御ゲート信号を与え、
前記制御対象の相において、前記出力電圧の基本波１周期における前記単位変換器の動作をオンとした数が前記最大動作段数となるときにおいては、前記並べ替えられた最も後の順序に対応する前記単位変換器の前記半導体スイッチング素子に前記１パルス制御ゲート信号を与える
ことを特徴とする電力変換装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、単位変換器を多段接続したＭＭＣ（Ｍｏｄｕｌａｒ  Ｍｕｌｔｉｌｅｖｅｌ  Ｃｏｎｖｅｒｔｅｒ（モジュラーマルチレベル変換器））回路に好適な電力変換装置およびその制御方法に関する。
【背景技術】
【０００２】
半導体技術の発展と共に、電力変換器（インバータ）に用いるスイッチング素子も進歩してきた。その成果の１つとして、変換器の多レベル化がある。
【０００３】
従来、電力変換器が高圧系統に連系する際には、２,３電圧レベルの変換器出力をトランスで昇圧するのが一般的だったが、その場合、出力電圧に含まれる高調波成分を低減するために、三相交流出力にリアクトルやコンデンサで構成される高調波フィルタを挿入する必要があった。
【０００４】
出力電圧のレベル数が少ないと、含まれる高調波成分も大きい。そのため、電力系統に流れ出す高調波成分が他の機器に悪影響を及ぼさないレベルまで低減するためには、高調波フィルタを大きくする必要があり、結果としてコストの増大と重量の増加を招いていた。
【０００５】
これらを解決するべく、細かい電圧を出力する単位変換器を複数台直列接続して各相アームを構成し、各単位変換器から位相の異なる電圧を出力することにより、アーム全体から多レベルの階段状の電圧波形を出力できる電力変換器（ＭＭＣ）の開発が進められている。このＭＭＣ回路の場合、多レベル化により出力電圧の波形を正弦波に近づけることができるため、重量、体積及びコストの面で不利な高調波フィルタを小型化し、あるいは不要にできるメリットがある。
【０００６】
また、多レベル化による高調波の低減は、単位変換器あたりのスイッチング周波数の低減が可能となり、１周期に１回スイッチングする１パルス制御による運転も可能となる。
【０００７】
ところで、ＭＭＣでは複雑な制御が必要になる。具体的には、単位変換器は直流電圧源として複数のコンデンサを備えるが、これら複数のコンデンサの電圧を所定の値に制御する必要がある。これをバランス制御と呼ぶ。特に１パルス制御ではスイッチング回数が少ないため、同一アーム内で直列接続された単位変換器同士のコンデンサ電圧を一致させる段間バランス制御に課題が生じる。
【０００８】
１パルス制御を行なう時、ＭＭＣ回路における、あるアーム全体に与えられた電圧指令値に対して、そのアームが備える単位変換器の全てがパルス出力動作するとは限らない。また、上記の備える単位変換器の数よりも少ない数の動作段数の単位変換器を動作させることによって、必要な電圧出力が可能な場合もある。この場合、非動作の単位変換器には電流が流れないため、この単位変換器が備えるコンデンサの電圧を制御できず、上記の段間バランス制御ができない。
【０００９】
この解決法として、例えば、出力電圧のピークにおいて、同一アーム内で直列接続された単位変換器において既に動作している段を非動作の段に切り替える制御を行なうことが挙げられる（例えば特許文献１の［００５１］〜［００５３］、図５参照）。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２０１４−２３３１２６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
上記の特許文献１に示した制御では、本来は１パルス制御であれば３段の単位変換器のパルス出力動作で対応できるところ、４つの単位変換器がパルス出力動作しており、その分スイッチング損失が増加してしまうという課題がある。
【００１２】
本発明が解決しようとする課題は、スイッチング損失を増やすことなく、コンデンサ電圧のバランスを制御可能とし、低損失な電力変換装置およびその制御方法を提供することである。
【課題を解決するための手段】
【００１３】
実施形態における電力変換装置は、直流電圧源と半導体スイッチング素子によりパルス状の電圧を出力する単位変換器を、各相において複数直列に接続したアームを形成し、出力電圧の基本波１周期あたり正負それぞれ１回ずつパルス電圧を出力する１パルス制御ゲート信号を、制御手段により前記単位変換器の前記半導体スイッチング素子に与える電力変換装置であって、前記制御手段は、制御対象の相において、前記直流電圧源の電圧の大小の順序に基づいて、前記１パルス制御ゲート信号を与える前記単位変換器の順序を並べ替え、前記制御対象の相において、前記出力電圧の基本波１周期における前記単位変換器の動作をオンとした数が所定の最大動作段数となる前においては、前記並べ替えた順序に沿って、順序に対応する前記単位変換器の前記半導体スイッチング素子に前記１パルス制御ゲート信号を与え、前記制御対象の相において、前記出力電圧の基本波１周期における前記単位変換器の動作をオンとした数が前記最大動作段数となるときにおいては、制御対象の相において前記並べ替えられた最も後の順序に対応する前記単位変換器の前記半導体スイッチング素子に前記１パルス制御ゲート信号を与える。
【００１４】
実施形態における電力変換装置の制御方法は、直流電圧源と半導体スイッチング素子によりパルス状の電圧を出力する単位変換器を、各相において複数直列に接続したアームを形成し、出力電圧の基本波１周期あたり正負それぞれ１回ずつパルス電圧を出力する１パルス制御ゲート信号を前記単位変換器のスイッチング素子に与える電力変換装置の制御方法であって、制御対象の相において、前記直流電圧源の電圧の大小の順序に基づいて、前記１パルス制御ゲート信号を与える前記単位変換器の順序を並べ替え、前記制御対象の相において、前記出力電圧の基本波１周期における前記単位変換器の動作をオンとした数が所定の最大動作段数となる前においては、前記並べ替えた順序に沿って、この順序に対応する前記単位変換器の前記半導体スイッチング素子に前記１パルス制御ゲート信号を与え、前記制御対象の相において、前記出力電圧の基本波１周期における前記単位変換器の動作をオンとした数が前記最大動作段数となるときにおいては、前記並べ替えられた最も後の順序に対応する前記単位変換器の前記半導体スイッチング素子に前記１パルス制御ゲート信号を与える。
【発明の効果】
【００１５】
本発明によれば、スイッチング損失を増やすことなく、コンデンサ電圧のバランスを制御可能とし、低損失な電力変換装置を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】第１の実施形態における、デルタ結線の無効電力補償装置に適用した電力変換装置の全体構成の一例を示す図。
【図２】第１の実施形態における、電力変換装置の出力電圧波形の一例を示す図。
【図３】第１の実施形態における、電力変換装置による１パルス制御におけるパルス電圧の立ち上がりおよび立ち下がりのタイミングの一例を示す図。
【図４】第１の実施形態における電力変換装置による、単位変換器の最大動作段数を推定するための機能構成例を示すブロック図。
【図５】第２の実施形態における電力変換装置による、単位変換器の最大動作段数を推定するための機能構成例を示すブロック図。
【発明を実施するための形態】
【００１７】
以下、実施形態について図面を用いて説明する。  
（第１の実施形態）
まず、第１の実施形態について説明する。  
図１は、第１の実施形態における、デルタ結線の無効電力補償装置に適用した電力変換装置の全体構成の一例を示す図である。なお、後述する第２の実施形態においても、図１に示す電力変換装置の構成要素と同一、または相当する構成要素には、図１で使用した符号と同一の符号を付して説明する。  
この電力変換装置では、４つの半導体スイッチング素子１２と、直流電圧源としてのコンデンサ１３とにより構成された単相フルブリッジ構成の単位変換器１１を、ｒ，ｓ，ｔの各相についてｎ段直列接続して電力変換部１の各相アームを構成する。そして、この電力変換部１内の各単位変換器１１を制御する制御部２を備える。
【００１８】
本実施形態では、前述した如くデルタ結線の無効電力補償装置に適用した場合の例であるため、各相にバッファリアクトル３を直列に備え、各相の変換器はデルタ結線で接続され、変圧器４を介して３相交流電源５を含む電力系統に連系されている。また本実施形態の各単位変換器１１は１パルス制御で動作させるものとする。
【００１９】
制御部２は、系統電圧ｖsr，ｖss，ｖst、変換器電流ｉrs，ｉst，ｉtr、コンデンサ電圧ｖcr1〜ｖcrn，ｖcs1〜ｖcsn，ｖct1〜ｖctnを基に各相のアームの電圧指令値ｖrs*，ｖst*，ｖtr*を演算し、それを基に実際に各半導体スイッチング素子１２を駆動する１パルス制御ゲート信号（以下、ゲート信号）を出力する。以降は説明を簡略化するためにrs相の制御のみを説明する。制御方法は全相とも同じであり、それぞれについて同様に行う。
【００２０】
図２は、第１の実施形態における、電力変換装置の出力電圧波形の一例を示す図である。  
制御部２は、電圧指令値ｖrs*を基に、系統電圧１周期あたり、各単位変換器１１の出力を正方向と負方向に１パルスずつ出力する、各単位変換器１１を１パルス制御するゲート信号を生成し、各単位変換器１１を駆動して、同相における階段状の波形を有する電圧ｖrsを出力させる。  
ここでは、系統電圧１周期あたり、各単位変換器１１の出力が正方向と負方向に１パルスずつ出力される。個々の単位変換器１１を１パルス制御すると、電力変換部１の１相分のアームの全体としては、それらの直列合計電圧が出力されるので、図２に示したｖrsのような階段状の波形を有する正弦波電圧が出力される。
【００２１】
図３は、第１の実施形態における電力変換装置による１パルス制御におけるパルス電圧の立ち上がりおよび立ち下がりのタイミングの一例を示す図である。  
パルス出力する単位変換器１１が無い時、電圧指令値ｖrs*がコンデンサ電圧ｖcrsの半分を上回ると、制御部２は、１つの単位変換器１１の半導体スイッチング素子１２にゲート信号を出力することで、この単位変換器１１を動作させ、この単位変換器１１からのパルス電圧を立ち上げる。すると、この単位変換器１１を含むrs相のアームの出力電圧ｖrsはｖcrs（1ｖcrs）となる。
【００２２】
次に、電圧指令値ｖrs*が3ｖcrs/2を上回ると、制御部２は、もう１つの単位変換器１１の半導体スイッチング素子１２にゲート信号を出力することで、この単位変換器１１を動作させ、この単位変換器１１からのパルス電圧を立ち上げる。するとアームの出力電圧ｖrsは2ｖcrsとなる。
【００２３】
このように制御部２が単位変換器１１からのパルス電圧を立ち上げおよび立ち下げする事で、電圧指令値ｖrs*に応じた１パルス出力が成される。実際には、それぞれのコンデンサ電圧は、動作する単位変換器１１が備えるコンデンサ１３の電圧に準じる。
【００２４】
制御部２により出力を変化させる単位変換器１１の動作順は、制御対象の相のアームが備える単位変換器１１のコンデンサ電圧の大小順と、電流が電圧に対して遅れであるか進みであるかの状態とによって決定される。
【００２５】
例えば、電力変換部１により出力する電流が、この電力変換部１により出力する電圧に対して進みである時、アームからの１パルス電圧が立ち上がる期間は、この電力変換部１のコンデンサからの放電期間であり、また、アームからの１パルス電圧が立ち下がる期間は、この電力変換部１のコンデンサへの充電期間である。  
よって、動作順は、コンデンサ電圧が高い単位変換器１１からコンデンサ電圧が低い単位変換器１１の順に割り当てられる。
【００２６】
また、電力変換部１により出力する電流が、この電力変換部１により出力する電圧に対して遅れである時、アームからの１パルス電圧が立ち上がる期間は、この電力変換部１のコンデンサへの充電期間であり、また、アームからの１パルス電圧が立ち下がる期間は、この電力変換部１のコンデンサからの放電期間である。  
よって、動作順は、コンデンサ電圧が低い単位変換器１１からコンデンサ電圧が高い単位変換器１１の順に割り当てられる。
【００２７】
ただし、本実施形態では、制御対象の相において、出力電圧の基本波１周期における単位変換器１１の動作をオンとした数が最大動作段数となる際の単位変換器１１からのパルス電圧の立ち上げにおいては、制御部２は、動作をオンとする順が最も後に割り当てられた単位変換器１１からのパルス電圧を立ち上げる。
【００２８】
これらの動作を図に示すと図２のようになる。図２では、１つの相のアームに４段の単位変換器１１を備え、最大動作段数が３段である場合を示している。  
図２に示した例では、相電圧が立ち上がり位相であって、コンデンサ電圧の大小に応じて並び替えた動作順に応じた、パルス電圧の立ち上げ対象の出力電圧の種別は、ｖrs1, ｖrs2, ｖrs3, ｖrs4の順である。この動作順に従えば、ここで、単位変換器１１の動作をオンとした数が最大となる３番目におけるパルス電圧の立ち上げ対象の出力電圧はｖrs3であるが、この３番目の順序は、単位変換器１１の動作をオンとした数が最大となるときの順序である。  
このため、制御部２は、このｖrs3を出力する単位変換器１１を動作させず、このｖrs3の代わりに、上記のコンデンサ電圧の大小に応じて並び替えた動作順のうち最も後の順序に応じた立ち上げ対象の出力電圧であるｖrs4を３番目の立ち上げ対象の電圧とし、このｖrs4を出力する単位変換器１１を動作させる。
【００２９】
従って、図２に示した例では、パルス電圧の立ち上げ対象の出力電圧の種別は、ｖrs1, ｖrs2, ｖrs4の順となり、ｖrs1を出力する単位変換器１１の半導体スイッチング素子１２、ｖrs2を出力する単位変換器１１の半導体スイッチング素子１２、ｖrs4を出力する単位変換器１１の半導体スイッチング素子１２の順に制御部２からゲート信号が出力される。一方、ｖrs3を出力する単位変換器１１の半導体スイッチング素子１２には制御部２からゲート信号が出力されない。
【００３０】
立ち下げ時については上記の立ち上げ時と同様である。つまり、ｖrs1を出力する単位変換器１１の半導体スイッチング素子１２、ｖrs2を出力する単位変換器１１の半導体スイッチング素子１２、ｖrs4を出力する単位変換器１１の半導体スイッチング素子１２の順に制御部２からのゲート信号の供給をオフし、これらの単位変換器１１からのパルス電圧の出力を立ち下げる。
【００３１】
コンデンサ電圧の大小に応じて並び替えた、動作をオフとする順の割り当ての具体例について説明する。相電圧が立ち下がり位相であって、電力変換部１により出力する電流が、この電力変換部１により出力する電圧に対して進みである時、アームからの１パルス電圧が立ち下がる期間は、この電力変換部１のコンデンサへの充電期間である。よって、動作をオフとする順は、コンデンサ電圧が高い単位変換器１１からコンデンサ電圧が低い単位変換器１１の順に割り当てられる。
【００３２】
また、電力変換部１により出力する電流が、この電力変換部１により出力する電圧に対して遅れである時、アームからの１パルス電圧が立ち下がる期間は、この電力変換部１のコンデンサからの放電期間である。よって、動作をオフとする順は、コンデンサ電圧が低い単位変換器１１からコンデンサ電圧が高い単位変換器１１の順に割り当てられる。
【００３３】
図２や図３に示すように、アームの電圧指令値は瞬時的に変化しており、最大動作段数がいくつになるのかはアームからの１パルス電圧を立ち上げている時には分からない。そこで、制御部２は、アームの電圧指令値のピーク値に基づいて最大動作段数を推定し、これを設定する。
【００３４】
図４は、第１の実施形態における電力変換装置による、単位変換器の最大動作段数を推定するための機能構成例を示すブロック図である。  
図４に示した例では、制御部２は、ソート部２１、演算部２２、演算部２３、入れ替え部２４を有する。  
ソート部２１は、各段のコンデンサ電圧ｖcrs1〜ｖcrsnの大小に応じて、１周期における各段の単位変換器１１の動作順、つまり制御部２からゲート信号の供給の切り替え先の単位変換器１１の順序をorderrs1〜orderrsnと設定し、この設定した動作順の情報を入れ替え部２４に出力する。
【００３５】
制御部２が電力変換部１をdq軸上で制御する際、有効軸がd軸であるとすると、d軸電圧指令値ｖd*が電圧指令値ｖrs*のピーク値または実効値を示す。このd軸電圧指令値ｖd*が実効値であれば、この値に演算部２２により２の平方根を乗ずる事でピーク値が得られる。  
このピーク値を演算部２３によりコンデンサ電圧ｖcで除すると商と余りが得られる。この余りが０．５未満の際には、演算部２３は商を最大動作段数stepに設定し、余りが０．５以上の際には、演算部２３は商に１を加算した値を最大動作段数stepに設定し、この設定した最大動作段数stepの値を入れ替え部２４に出力する。  
制御部２は、このように単位変換器１１の最大動作段数を推定することができる。上記のように、アームの電圧指令値のピーク値から除するコンデンサ電圧ｖcは、各相のコンデンサ電圧平均値やコンデンサ電圧定格値でも構わない。
【００３６】
そして、入れ替え部２４は、コンデンサ電圧の大小に応じてソート部２１により並び替えられた動作順orderrs1〜orderrsnのうち、演算部２３により推定した最大動作段数step番目の単位変換器１１についての動作順を、この動作順が最も後の単位変換器１１についての動作順に入れ替えることで、新たな動作順orderrs1〜orderrsnを設定する。  
ただし、制御部２は、この新たな動作順における、上記の最大動作段数を超える順序に対応する単位変換器１１は動作させないようにする。
【００３７】
これらの手法によれば、動作する単位変換器１１の数は必要最低限のままでコンデンサ電圧のバランスを制御できるようになるため、低損失な電力変換装置を実現することができる。
【００３８】
上記の例では、単位変換器１１の最大動作段数を制御部２により推定するためにアームの電圧指令値のピーク値をコンデンサ電圧で除算して得た商と余りを用いた。しかし、これに限らず、制御部２は、代わりに、減算後の値である減算余りがコンデンサ電圧未満となるまで、アームの電圧指令値のピーク値からコンデンサ電圧の値を複数回減算してもよい。  
このとき、減算により減算余りがコンデンサ電圧未満となった結果、当該減算余りがコンデンサ電圧の半分未満である際には、制御部２は、減算余りがコンデンサ電圧未満となるまでの上記の減算の累積回数を最大動作段数に設定し、また、減算により減算余りがコンデンサ電圧未満となった結果、当該減算余りがコンデンサ電圧の半分以上である際には、制御部２は、減算余りがコンデンサ電圧未満となるまでの上記の減算の累積回数に１を加算した値を最大動作段数に設定する。
【００３９】
除算を行う為には多くの演算時間がかかるため、この手法のように減算を用いると演算時間が短縮できる。減算するコンデンサ電圧の値は、各相のコンデンサ電圧平均値であってもよいし、コンデンサ電圧定格値や動作順序の順に並べた実際のコンデンサ電圧の値でも構わない。
【００４０】
なお、図１に示した例は、各相において直列接続された単位変換器１１をデルタ結線しているが、これらの単位変換器１１をスター結線してもよい。  
また、図１に示した例では、直流電圧源としてコンデンサ１３を用いているが、それ以外の電圧可変の直流電源を直流電圧源として用いてもよい。  
また、図１に示した例では、バッファリアクトル３を各相に挿入しているが、このバッファリアクトル３を用いずに、変圧器４の漏れインダクタンスで代用しても構わない。また、図１に示した例では、電力変換装置は、変圧器４を介して電力系統に連系しているが、変圧器無しで電力系統に連系してもよい。  
また図１では制御部２は、変換器電流Irs, Ist, Itrを基に各半導体スイッチング素子１２を制御しているが、これに限らず、制御部２は、系統電流Ir, Is, Itを基に各半導体スイッチング素子１２を制御してもよい。  
また、上記の例では、制御部２が電力変換部１をdq軸上で制御する際、有効軸がd軸であると説明したが、このdq軸の有効軸はq軸であってもよい。
【００４１】
（第２の実施形態）
次に、第２の実施形態について説明する。  
第２の実施形態における電力変換装置の構成と制御部の基本的動作は、第１の実施形態と同様である。なお、以下においては、図１に示す電力変換装置の構成要素と同一または相当する構成要素には、図１で使用した符号と同一の符号を付して説明する。
【００４２】
図５は、第２の実施形態における電力変換装置による、単位変換器の最大動作段数を推定するための機能構成例を示すブロック図である。  
図５に示した例では、制御部２は、ソート部２１、入れ替え部２４および保持部２５を有する。  
ソート部２１は、第１の実施形態と同様に、各段のコンデンサ電圧ｖcrs1〜ｖcrsnの大小に応じて各段の単位変換器１１の動作順をorderrs1〜orderrsnと設定し、この設定した動作順の情報を入れ替え部２４に出力する。
【００４３】
保持部２５は、ある出力周期において、実際に動作させた単位変換器１１の段数stepを保持しておき、次の出力周期において、保持した値を最大動作段数として用いるために、この値を入れ替え部２４に出力する。入れ替え部２４の動作は第１の実施形態と同様である。
【００４４】
この手法によれば、第１の実施形態と同様に、動作する単位変換器１１の数は必要最低限のままでコンデンサ電圧のバランスを制御できるため、低損失な電力変換装置を実現できる。
【００４５】
加えて、第２の実施形態では、第１の実施形態と比較して、制御部２における、最大動作段数の推定の為の必要演算数を少なくすることができる。
【００４６】
なお、上記の各実施形態に記載した手法は、コンピュータに実行させることのできるプログラムとして、磁気ディスク（フロッピー（登録商標）ディスク、ハードディスクなど）、光ディスク（ＣＤ−ＲＯＭ、ＤＶＤなど）、光磁気ディスク（ＭＯ）、半導体メモリなどの記憶媒体に格納して頒布することもできる。  
また、この記憶媒体としては、プログラムを記憶でき、かつコンピュータが読み取り可能な記憶媒体であれば、その記憶形式は何れの形態であっても良い。  
また、記憶媒体からコンピュータにインストールされたプログラムの指示に基づきコンピュータ上で稼働しているＯＳ（オペレーティングシステム）や、データベース管理ソフト、ネットワークソフト等のＭＷ（ミドルウェア）等が上記実施形態を実現するための各処理の一部を実行しても良い。  
さらに、各実施形態における記憶媒体は、コンピュータと独立した媒体に限らず、ＬＡＮやインターネット等により伝送されたプログラムをダウンロードして記憶または一時記憶した記憶媒体も含まれる。  
また、記憶媒体は１つに限らず、複数の媒体から上記の各実施形態における処理が実行される場合も本発明における記憶媒体に含まれ、媒体構成は何れの構成であっても良い。なお、各実施形態におけるコンピュータは、記憶媒体に記憶されたプログラムに基づき、上記の各実施形態における各処理を実行するものであって、パソコン等の１つからなる装置、複数の装置がネットワーク接続されたシステム等の何れの構成であっても良い。  
また、各実施形態におけるコンピュータとは、パソコンに限らず、情報処理機器に含まれる演算処理装置、マイコン等も含み、プログラムによって本発明の機能を実現することが可能な機器、装置を総称している。  
発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４７】
１…電力変換部、２…制御部、３…バッファリアクトル、４…変圧器、５…３相交流電源、１１…単位変換器、１２…半導体スイッチング素子、１３…コンデンサ、２１…ソート部、２２,２３…演算部、２４…入れ替え部、２５…保持部。
【図１】
0006490562.tif 000002
【図２】
0006490562.tif 000003
【図３】
0006490562.tif 000004
【図４】
0006490562.tif 000005
【図５】
0006490562.tif 000006