(57)【特許請求の範囲】
【請求項１】
センサ部（１６；５１６）により生成されるアナログ入力信号（ＶIN）を入力し当該アナログ入力信号をＡ／Ｄ変換する機能を備える電子制御装置（１０１；２０１；３０１；４０１；５０１；６０１；７０１；８０１；９０１；１００１）であって、
前記アナログ入力信号について第１直流電圧（ＶAR1）を基準電圧としてＡ／Ｄ変換して第１Ａ／Ｄ変換出力し、直流電源電圧（Ｖcc）及び前記第１直流電圧（ＶAR1）を前記第１直流電圧（ＶAR1）と同一或いはそれ以上に設定される第２直流電圧（ＶAR2）を基準電圧としてＡ／Ｄ変換してそれぞれ第２及び第３Ａ／Ｄ変換出力とするＡ／Ｄ変換器（２、５；３０２；２、５０５；２、６０５）と、
前記第２及び第３Ａ／Ｄ変換出力に基づくデジタル補正係数を取得する補正係数取得部を備え当該デジタル補正係数に基づいて前記第１Ａ／Ｄ変換出力を補正するデジタル補正部（１０）と、を備え、
前記第２直流電圧として用いるバンドギャップ電圧（ＶBG）を生成するバンドギャップリファレンス回路（３）をさらに備える電子制御装置。
【請求項２】
請求項１記載の電子制御装置において、
前記第２直流電圧を、前記直流電源電圧（Ｖcc）と同一或いはそれ以上、且つ、前記第１直流電圧（ＶAR1）と同一或いはそれ以上の電圧に設定する増幅回路（４）をさらに備える電子制御装置。
【請求項３】
請求項１記載の電子制御装置において、
前記直流電源電圧及び前記第１直流電圧を所定比率で降圧して前記第２直流電圧より低くする降圧回路（２１７、２１８）を備え、
前記Ａ／Ｄ変換器は、前記降圧回路により降圧された直流電源電圧の降圧電圧及び第１直流電圧の降圧電圧を、前記第２直流電圧を基準電圧としてＡ／Ｄ変換しそれぞれ前記第２及び第３Ａ／Ｄ変換出力とする電子制御装置。
【請求項４】
請求項１から３の何れか一項に記載の電子制御装置において、
前記Ａ／Ｄ変換器（２、５）は、
前記アナログ入力信号について第１直流電圧（ＶAR1）を基準電圧としてＡ／Ｄ変換して第１Ａ／Ｄ変換出力する第１Ａ／Ｄ変換器（２）と、直流電源電圧（Ｖcc）及び前記第１直流電圧（ＶAR1）を前記第１直流電圧（ＶAR1）と同一或いはそれ以上に設定される第２直流電圧（ＶAR2）を基準電圧としてＡ／Ｄ変換してそれぞれ第２及び第３Ａ／Ｄ変換出力とする第２Ａ／Ｄ変換器（５）と、を別体に備える電子制御装置。
【請求項５】
請求項１から３の何れか一項に記載の電子制御装置において、
前記第１直流電圧及び第２直流電圧を基準電圧として切替える基準電圧切替部（３１９）と、
前記アナログ入力信号と前記第１直流電圧と前記直流電源電圧とを切替えるＡ／Ｄ変換対象切替部（３０７）と、をさらに備え、
前記Ａ／Ｄ変換器（３０２）は、前記Ａ／Ｄ変換対象切替部により切替えられた前記アナログ入力信号を、前記基準電圧切替部により切替えられた前記第１直流電圧を基準電圧としてＡ／Ｄ変換して第１Ａ／Ｄ変換出力し、前記Ａ／Ｄ変換対象切替部により切替えられた前記第１直流電圧と前記直流電源電圧とを、前記基準電圧切替部により切替えられた前記第２直流電圧を基準電圧としてＡ／Ｄ変換して第２及び第３Ａ／Ｄ変換出力とすることで共用された共用Ａ／Ｄ変換回路（３０９）を備えて構成される電子制御装置。
【請求項６】
請求項１から５の何れか一項に記載の電子制御装置において、
前記直流電源電圧に依存した係数と前記第１直流電圧に依存した係数とを乗算したデジタル補正係数を演算する補正係数演算部（６；２０６；３０６；５０６；６０６）をさらに備え、
前記補正係数取得部は前記補正係数演算部による演算結果を取得し、前記デジタル補正部は、前記補正係数取得部により取得される演算結果と前記第１Ａ／Ｄ変換出力とを乗ずることにより補正する電子制御装置。
【請求項７】
請求項６記載の電子制御装置において、
前記アナログ入力信号が前記直流電源電圧の変化への依存性が所定より低い又は前記アナログ入力信号が前記直流電源電圧の変化に依存しないときに当該アナログ入力信号をＡ／Ｄ変換処理の対象とする場合、
前記補正係数演算部（５０６）の直流電源電圧に依存した係数による補正を無効とする電子制御装置。
【請求項８】
請求項６記載の電子制御装置において、
前記第１直流電圧が所定の許容精度範囲内で出力するように調整された直流電源回路（６１４）から供給される場合、
前記補正係数演算部（６０６）の第１直流電圧に依存した係数による補正を無効とする電子制御装置。
【請求項９】
請求項１から５の何れか一項に記載の電子制御装置において、
前記直流電源電圧と前記第１直流電圧とを変数としたデジタル補正係数を二次元の補正係数マップとして記憶する二次元マップ記憶部（７０６）をさらに備え、
前記補正係数取得部（１０）は、前記Ａ／Ｄ変換部の第２及び第３Ａ／Ｄ変換出力に基づいて前記二次元マップ記憶部のデジタル補正係数を取得する電子制御装置。
【請求項１０】
請求項１から５、７の何れか一項に記載の電子制御装置において、
前記アナログ入力信号が前記直流電源電圧の変化への依存性が所定より低い又は前記アナログ入力信号が前記直流電源電圧の変化に依存しないときに当該アナログ入力信号をＡ／Ｄ変換処理の対象とする場合、
前記第１直流電圧を変数としたデジタル補正係数を一次元的に記憶する第１直流電圧依存係数記憶部（８０６）をさらに備え、
前記補正係数取得部（１０）は、前記Ａ／Ｄ変換器の第３Ａ／Ｄ変換出力に基づいて前記第１直流電圧依存係数記憶部に記憶されたデジタル補正係数を取得する電子制御装置。
【請求項１１】
請求項１から５、８の何れか一項に記載の電子制御装置において、
前記第１直流電圧が所定の許容精度範囲内で出力するように調整された直流電源回路（６１４）から供給される場合、
前記直流電源電圧を変数とした補正係数を一次元的に記憶する電源電圧依存係数記憶部（９０６）をさらに備え、
前記補正係数取得部（１０）は、前記電源電圧依存係数記憶部のデジタル補正係数を取得する電子制御装置。
【請求項１２】
請求項１から１１の何れか一項に記載の電子制御装置において、
前記直流電源電圧に依存した係数と前記第１直流電圧に依存した係数とを乗算したデジタル補正係数を演算する補正係数演算部（６）と、
演算される前記デジタル補正係数を記憶するデジタル補正係数記憶部（２２）と、をさらに備え、
前記Ａ／Ｄ変換器が前記アナログ入力信号を複数回Ａ／Ｄ変換し第１Ａ／Ｄ変換出力を複数するときには、
前記補正係数取得部が前記デジタル補正係数記憶部のデジタル補正係数を取得し、前記デジタル補正部は、前記補正係数取得部により取得される前記デジタル補正係数に基づいて前記複数の第１Ａ／Ｄ変換出力を補正する電子制御装置。
【請求項１３】
請求項１から１２の何れか一項に記載の電子制御装置において、
前記Ａ／Ｄ変換器がアナログ入力信号をＡ／Ｄ変換して第１Ａ／Ｄ変換出力する度に、前記第２及び第３Ａ／Ｄ変換出力に基づくデジタル補正係数を更新する電子制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ入力信号を入力する電子制御装置に関する。
【背景技術】
【０００２】
従来、アナログ入力信号を入力してアナログデジタル変換（以下、Ａ／Ｄ変換）し、このデジタル値を用いて各種の制御を行う装置が様々な用途で開発されている（例えば、特許文献１、２参照）。特許文献１記載の技術は、加速度センサ、温度センサがＡ／Ｄ変換器に択一的に入力されるようになっている。特許文献１で想定する温度センサは検出した温度に応じて抵抗分圧比が変わる構成になっており、センサの電源電圧の変動に伴って出力電圧が変動する。そのため、温度センサが選択されているときには、電源比例電圧発生部が温度センサの電源電圧に比例する基準電圧をＡ／Ｄ変換器に印加することによって、センサの電源電圧の変動による出力変動を相殺している。一方、特許文献１で想定する加速度センサは、電源電圧の変動に伴って出力電圧が変動しない。そのため、加速度センサが選択されているときには、定電圧発生部が加速度センサの電源電圧の変動には依存しない一定の基準電圧をＡ／Ｄ変換器に印加する。このように、センサのタイプによってＡ／Ｄ変換器の基準電圧の電圧源を切り替えることによって、電源電圧の変動に伴って出力が変化するアナログ入力信号に対しては、電源電圧の変動による出力変動を相殺することによって、Ａ／Ｄ変換結果の精度の向上を可能にしている。
【０００３】
また、特許文献２記載の技術は、Ａ／Ｄ変換器に電圧変動を含まない標準電源が供給された場合に、Ａ／Ｄ変換器の基準電圧が理想値（例えば５Ｖ）である時に標準電源電圧をＡ／Ｄ変換することで得られる第１の変換値と、Ａ／Ｄ変換器の基準電圧が理想値に対して誤差を含む（例えば５．１Ｖ）時に標準電源電圧をＡ／Ｄ変換して得られる第２の変換値とをもとに、Ａ／Ｄ変換器の基準電圧が有する誤差を算出し、算出した誤差に基づいて、Ａ／Ｄ変換結果を補正している。これによりＡ／Ｄ変換器の基準電圧に含まれる誤差を補正できる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−６９６１９号公報
【特許文献２】特開２０１１−２１７００７号公報（例えば００２６段落）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
例えば、特許文献１記載の技術を用いると、定電圧の基準電圧を発生する定電圧発生部の他に、温度センサの電源電圧に比例する基準電圧を発生する電源比例電圧発生部を必要とし、可変出力の電源回路を含む２種類以上の電源回路が必要になってしまい、回路サイズが大きくなると共にコストが上昇する。
【０００６】
また例えば、特許文献２記載の技術を用いると、事前の設定として、電圧変動が無い理想的な電源電圧である標準電源電圧をＡ／Ｄ変換器に供給し、かつ、Ａ／Ｄ変換器の基準電圧を理想値とした状態で、標準電源電圧のＡ／Ｄ変換結果を取得し、メモリに記憶させなければならない。従って、事前に標準電源電圧のＡ／Ｄ変換結果を取得するための製造工数が増加するデメリットがある。また、例えば車載構成を考慮すれば、変動を含まない標準電源を持つことは現実的に不可能であるため、本技術の実用化は困難である。
【０００７】
本発明の開示の目的は、可変出力の電源回路を追加する必要なく且つ予め事前の設定を要することなく、アナログ入力信号の電源電圧及びＡ／Ｄ変換器の基準電圧の変動の影響を補正できるようにした電子制御装置を提供することにある。
【課題を解決するための手段】
【０００８】
請求項１記載の発明によれば、直流電源電圧、又は、基準電圧となる第１直流電圧が理想的な値に対して誤差を含む場合、Ａ／Ｄ変換器によるアナログ入力信号のＡ／Ｄ変換結果である第１Ａ／Ｄ変換出力にも誤差を生じる。しかし、第２直流電圧を基準電圧とする直流電源電圧及び第１直流電圧のＡ／Ｄ変換結果である第２及び第３Ａ／Ｄ変換出力に基づいて補正係数取得部に取得されるデジタル補正係数により、デジタル補正部が第１Ａ／Ｄ変換出力の誤差を補正することができる。また、直流電源電圧、第１直流電圧、第２直流電圧は電子制御装置で使用されている電圧源、または、それらから生成される電圧源を適用可能であるため、特許文献１に示されるような可変出力の電源回路を追加する必要がなくなる。第２直流電圧として用いるバンドギャップ電圧を生成するバンドギャップリファレンス回路を備えるため、安定した第２直流電圧を供給するために別途電源ＩＣ等を追加する必要がなくなる。しかも、特許文献２に記載されている技術のように、標準電源電圧のＡ／Ｄ変換結果を取得し、メモリに記憶させる必要もなくなる。これにより、従来技術に示したように電源回路を追加する必要もなく且つ事前の設定による工数を要することもなく、電源電圧及び基準電圧の誤差の影響を補正し高精度にＡ／Ｄ変換処理できる。
【図面の簡単な説明】
【０００９】
【図１】第１実施形態に係る電子制御装置を概略的に示す電気的構成図
【図２】第２実施形態に係る電子制御装置を概略的に示す電気的構成図
【図３】第３実施形態に係る電子制御装置を概略的に示す電気的構成図
【図４】第４実施形態に係る電子制御装置を概略的に示す電気的構成図
【図５】第５実施形態に係る電子制御装置を概略的に示す電気的構成図
【図６】第６実施形態に係る電子制御装置を概略的に示す電気的構成図
【図７】第７実施形態に係る電子制御装置を概略的に示す電気的構成図
【図８】第８実施形態に係る電子制御装置を概略的に示す電気的構成図
【図９】第９実施形態に係る電子制御装置を概略的に示す電気的構成図
【図１０】第１０実施形態に係る電子制御装置を概略的に示す電気的構成図
【発明を実施するための形態】
【００１０】
以下、電子制御装置の幾つかの実施形態について図面を参照しながら説明する。以下に説明する各実施形態において、同一又は類似の動作を行う構成については、同一又は類似の符号を付して必要に応じて説明を省略する。
【００１１】
（第１実施形態）
図１は第１実施形態の説明図を示す。図１は車両に搭載される電子制御装置の電気的構成例を概略的に示している。電子制御装置１０１は、図示しないバッテリ電源から電源供給されることにより動作するもので、第１Ａ／Ｄ変換器２、バンドギャップリファレンス回路３、設定回路としての増幅回路４、第２Ａ／Ｄ変換器５、及び、補正係数演算部６を備える。第１Ａ／Ｄ変換器２は、マルチプレクサ７、保持部８、Ａ／Ｄ変換回路９、デジタル補正部１０、及び、制御部１３を備える。第２Ａ／Ｄ変換器５は、前述の保持部８、Ａ／Ｄ変換回路９と同様の構成を備えた汎用的なＡ／Ｄ変換器と同等の構成をなしており、第１Ａ／Ｄ変換器２の内部のデジタル補正部１０を備えない構成に相当する。
【００１２】
制御部１３は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭなどの非遷移的実体的記録媒体となるメモリを備えて構成され、このメモリに記憶されたプログラムを実行することで、プログラムに対応する方法を実行する。Ａ／Ｄ制御部１１は論理的に動作するロジック回路により構成しても良く、この場合、このハードウェア構成を用いて各種制御を行うこともできる。
【００１３】
また、電子制御装置１０１はその内部に直流電源回路１４を備える。この直流電源回路１４は第１Ａ／Ｄ変換器２のＡ／Ｄ変換回路９の基準電圧となる第１直流電圧ＶAR1を生成する。直流電源回路１４は電子制御装置１０１の外部に備えられていても良い。また、図示しないが、直流電源電圧Ｖccを供給する直流電源回路が電子制御装置１０１の内部又は外部に構成されている。
【００１４】
この電子制御装置１０１は、１または複数のチャンネルのアナログ入力信号ＶINを第１Ａ／Ｄ変換器２に入力して、当該第１Ａ／Ｄ変換器２によってＡ／Ｄ変換処理する機能を備え、このＡ／Ｄ変換処理結果を用いて各種電子制御処理を行うように構成される。以下、説明の便宜上、１チャンネルの形態について説明するが、２チャンネル以上のアナログ入力信号ＶINをＡ／Ｄ変換処理する形態にも適用可能である。
【００１５】
このアナログ入力信号ＶINは、ＲＣフィルタ回路１５を通じて電子制御装置１０１の第１Ａ／Ｄ変換器２に入力される。このアナログ入力信号ＶINはセンサ部１６により生成される。センサ部１６は、例えば温度センサにより構成され、センサ部１６が温度センサにより構成されているときには、図１に示すような抵抗分圧回路により等価的に置き換えることができる。この図１に示す等価回路は、直流電源電圧Ｖccの印加端子とグランド電位Ｖssの印加端子との間に抵抗Ｒ１と可変抵抗Ｒzとが直列接続された回路形態とされている。環境温度が変化すれば抵抗Ｒｚの抵抗値は変化する。したがって、直流電源電圧Ｖccが一定の条件下において、環境温度が変化すればセンサ部１６の出力電圧も変化する。
【００１６】
このセンサ部１６の出力電圧は、ＲＣフィルタ回路１５を通じて電子制御装置１０１に入力される。ＲＣフィルタ回路１５は、抵抗ＲA及びコンデンサＣAを入力端子とグランドとの間に直列接続して構成され、高周波ノイズを除去すると共に、Ａ／Ｄ変換処理用の電圧をコンデンサＣAに充電して保持する。このＲＣフィルタ回路１５は、このコンデンサＣAの充電電圧をアナログ入力信号ＶINとしてマルチプレクサ７の入力端子に出力する。
【００１７】
マルチプレクサ７は、制御部１３の制御に応じてアナログ入力信号ＶINを切替入力して電圧Ｖｎとして出力可能になっている。本実施形態では説明の便宜上、１チャンネル入力の構成を図１に示しているが、２チャンネル以上の入力の場合には、マルチプレクサ７の前段に他チャンネルのアナログ入力信号を入力させている。この場合、制御部１３がマルチプレクサ７の入力信号を切替制御する。
【００１８】
また、マルチプレクサ７の出力電圧Ｖｎは保持部８に入力される。保持部８は、制御スイッチ１１及びコンデンサ１２を備える。制御スイッチ１１は制御部１３によりオンオフ切替制御可能に構成され、制御部１３によりオンされるとマルチプレクサ７の出力電圧Ｖｎをコンデンサ１２に入力させる。制御スイッチ１１とコンデンサ１２との共通接続ノードをＮｎとすると、保持部８のコンデンサ１２はこのノードＮｎの電圧ＶHOLDを保持する。このとき、この電圧ＶHOLDはＡ／Ｄ変換回路９に入力される。
【００１９】
Ａ／Ｄ変換回路９は、制御部１３の制御に応じて所望のタイミングで電圧ＶHOLDをＡ／Ｄ変換処理する。このとき制御部１３はＡ／Ｄ変換回路９に電圧ＶHOLDをＡ／Ｄ変換処理させる。Ａ／Ｄ変換回路９は、例えば逐次比較型又はΔΣ型などのタイプで構成される。Ａ／Ｄ変換回路９は、直流電源回路１４から与えられる第１直流電圧ＶAR1を基準電圧とし、当該基準電圧ＶAR1と基準グランドＶAGNDとの範囲内の電圧を量子化可能に構成され、コンデンサ１２の充電電圧ＶHOLDをＡ／Ｄ変換処理して、第１Ａ／Ｄ変換出力としてのデジタル出力ＶOUT1とする。Ａ／Ｄ変換回路９はデジタル出力ＶOUT1をデジタル補正部１０に出力する。
【００２０】
他方、バンドギャップリファレンス回路３は、直流電源電圧Ｖccを入力して、直流電源電圧Ｖccとは異なる値となる直流電圧を高精度に生成し、直流電源電圧Ｖccの変化及び温度変化に対して安定的な電源生成回路であり、例えば図１に示すように構成される。この図１に示すように、バンドギャップリファレンス回路３は、電流源ＳＩ、抵抗Ｒ１１〜Ｒ１３、ＮＰＮトランジスタＴｒ１、Ｔｒ２、及び、オペアンプＯＰ１を図示形態に組み合わせて構成される。
【００２１】
電流源ＳＩは、直流電源電圧Ｖccの供給を受けて定電流を生成する。この電流源ＳＩの電流供給ノードをノードＮBGとすると、ノードＮBGとグランド電位Ｖssの端子との間には抵抗Ｒ１１及びＮＰＮトランジスタＴｒ１のコレクタエミッタ間が直列接続されており、このＮＰＮトランジスタＴｒ１のコレクタベース間は共通接続され、この共通接続点はオペアンプＯＰ１の非反転入力端子に接続されている。また、ノードＮBGとグランド電位Ｖssの端子との間には抵抗Ｒ１２、ＮＰＮトランジスタＴｒ２のコレクタエミッタ間及び抵抗Ｒ１３が直列接続されており、ＮＰＮトランジスタＴｒ２のベースはＮＰＮトランジスタＴｒ１のベースと共通接続されている。そして、抵抗Ｒ１２とＮＰＮトランジスタＴｒ２のコレクタとの共通接続点は、オペアンプＯＰ１の反転入力端子に接続されており、オペアンプＯＰ１の出力端子は、ノードＮBGに接続されている。これにより、バンドギャップリファレンス回路３は、ノードＮBGからバンドギャップ電圧ＶBGを出力する。このバンドギャップリファレンス回路３のバンドギャップ電圧ＶBGは増幅回路４に入力される。
【００２２】
増幅回路４は、例えばオペアンプＯＰ２、抵抗Ｒ２１、Ｒ２２を図示形態に備えた非反転増幅回路により構成され、バンドギャップ電圧ＶBGを直流増幅し第２直流電圧ＶAR2として出力する。この増幅回路４が出力する第２直流電圧ＶAR2は、第２Ａ／Ｄ変換結果を第２Ａ／Ｄ変換器５の基準電圧として与えられる。この第２直流電圧ＶAR2は増幅回路４の直流増幅度が予め調整されることによって、第１直流電圧ＶAR1と同一或いはそれ以上、且つ、直流電源電圧Ｖccと同一或いはそれ以上、の電圧に調整される。
【００２３】
第２Ａ／Ｄ変換器５は、基準電圧として与えられる第２直流電圧ＶAR2と基準グランドＶAGNDとの範囲の間の２チャンネルの入力信号を量子化可能に構成される。この第２Ａ／Ｄ変換器５は、直流電源電圧Ｖcc及び第１直流電圧ＶAR1をＡ／Ｄ変換処理し、これらをそれぞれ第２Ａ／Ｄ変換出力、第３Ａ／Ｄ変換出力として、補正係数演算部６に出力する。補正係数演算部６は、これらの直流電源電圧Ｖcc及び第１直流電圧ＶAR1のＡ／Ｄ変換結果となるデジタル値を入力し、これらのデジタル値に応じてデジタル補正係数Ｋを算出する。補正係数演算部６は、デジタル補正係数Ｋを以下の（１）式のように演算する。
【００２４】
Ｋ  ＝  （Ｖcci  ／  Ｖcc）  ×（ＶAR1  ／  ＶAR1i）  …（１）
この（１）式中において、Ｖcciは直流電源電圧Ｖccの理想値で例えば５Ｖに対応したデジタル値を示し、ＶAR1iは第１直流電圧ＶAR1の理想値で例えば５Ｖに対応したデジタル値を示す。Ｖccは第２Ａ／Ｄ変換器５による直流電源電圧ＶccのＡ／Ｄ変換処理後のデジタル値を示し、ＶAR1は第２Ａ／Ｄ変換器５による第１直流電圧ＶAR1のＡ／Ｄ変換処理後のデジタル値を示す。
【００２５】
このとき、これらの５Ｖのデジタル値は、補正係数演算部６の所定の記憶領域に予め保持されるデータであり、例えば特許文献２などに示されるように第１直流電圧ＶAR1の理想値を予め測定して得られる値ではない。したがって初期値として設定すればよい値であり容易に設定可能なデジタル値である。補正係数演算部６は、この（１）式に応じてデジタル論理演算によりデジタル補正係数Ｋを演算し、このデジタル補正係数Ｋをデジタル補正部１０に出力する。デジタル補正部１０は、このデジタル補正係数Ｋを取得する補正係数取得部としても機能する。デジタル補正部１０は、Ａ／Ｄ変換回路９のＡ／Ｄ変換処理後のデジタル出力ＶOUT1と、補正係数演算部６により演算されたデジタル補正係数Ｋを乗算し、この乗算データをデジタル出力ＶOUT2として変換結果を出力する。
【００２６】
前記の構成における作用を説明する。電子制御装置１０１はＲＣフィルタ回路１５を通じてセンサ部１６の出力電圧をアナログ入力信号ＶINとして入力する。制御部１３は、マルチプレクサ７を入力切り替えすると共に制御スイッチ１１をオン制御すると、コンデンサ１２にセンサ部１６の出力電圧を保持できる。その後、制御部１３は、Ａ／Ｄ変換回路９にコンデンサ１２の充電電圧をＡ／Ｄ変換処理させる。Ａ／Ｄ変換回路９はデジタル出力ＶOUT1をデジタル補正部１０に出力する。
【００２７】
他方、バンドギャップリファレンス回路３はバンドギャップ電圧ＶBGを生成する。このバンドギャップ電圧ＶBGは直流電源電圧Ｖccや環境温度の変化に依存しにくい電圧であり、高精度で安定的な直流電圧（例えば１．２２Ｖ）を出力する。増幅回路４はこのバンドギャップ電圧ＶBGを直流増幅し第２直流電圧ＶAR2として出力し、第２Ａ／Ｄ変換器５の基準電圧として与える。第２Ａ／Ｄ変換器５は第２直流電圧ＶAR2を基準電圧として直流電源電圧Ｖcc及び第１直流電圧ＶAR1をＡ／Ｄ変換処理し、補正係数演算部６にデジタル出力する。前述したように、第２直流電圧ＶAR2はバンドギャップリファレンス回路３を用いて生成されるため、直流電源電圧Ｖccの変動の影響を受けにくく、さらに環境温度の影響も受けにくい。このため、第２Ａ／Ｄ変換器５のＡ／Ｄ変換結果の精度を高くすることができる。
【００２８】
その後、補正係数演算部６は（１）式に応じてデジタル補正係数Ｋを演算しデジタル補正部１０に出力する。このとき、デジタル補正係数Ｋは、直流電源電圧Ｖcc及び第１直流電圧ＶAR1の誤差の影響が反映された値となる。
【００２９】
デジタル補正部１０は、Ａ／Ｄ変換回路９のデジタル出力ＶOUT1及び補正係数演算部６のデジタル補正係数Ｋを乗算して出力する。このため、デジタル補正部１０により補正された結果が出力されることになり、直流電源電圧Ｖcc、及び、第１直流電圧ＶAR1の誤差の影響が補正された後の出力を取得できる。
【００３０】
例えば、直流電源電圧Ｖccが理想値（例えば５Ｖ)から大きくなった場合、この影響に応じてセンサ部１６の出力電圧は標準値より高くなり、Ａ／Ｄ変換回路９のデジタル出力ＶOUT1も本来出力されるべき値よりも高くなる。しかし、補正係数演算部６は、第２Ａ／Ｄ変換器５による直流電源電圧Ｖcc及び第１直流電圧ＶAR1のＡ／Ｄ変換結果を基にデジタル補正係数Ｋを演算することで、デジタル補正係数Ｋを直流電源電圧Ｖcc及び第１直流電圧ＶAR1が共に理想値である時の値（＝１）よりも小さい値に設定する。これは（１）式の分母にＶccの項があるためであり、Ｖccが大きくなればデジタル補正係数Ｋは小さくなるためである。このため、デジタル補正部１０が、Ａ／Ｄ変換回路９のデジタル出力ＶOUT1とデジタル補正係数Ｋとを乗算して出力することで、直流電源電圧Ｖccの上昇の影響を相殺するように補正できる。直流電源電圧Ｖccが理想値から小さくなるときには、前述説明の逆の作用となるが、この説明は省略する。これにより、直流電源電圧Ｖccの誤差の影響を補正できる。
【００３１】
また、例えば、第１直流電圧ＶAR1が理想値（例えば５Ｖ）から大きくなった場合、センサ部１６の出力電圧は影響されないが、Ａ／Ｄ変換回路９のデジタル出力ＶOUT1は本来の値よりも低く出力される。これは、Ａ／Ｄ変換回路９の基準電圧が大きくなり分解能が下がるためであり、同じ電圧ＶHOLDであれば、Ａ／Ｄ変換回路９のデジタル出力ＶOUT1は本来の値よりも低く出力される。
【００３２】
しかし、補正係数演算部６は、第２Ａ／Ｄ変換器５による直流電源電圧Ｖcc及び第１直流電圧ＶAR1のＡ／Ｄ変換結果を基にデジタル補正係数Ｋを演算すると、デジタル補正係数Ｋは直流電源電圧Ｖcc及び第１直流電圧ＶAR1が共に理想値である時の値（＝１）よりも大きくなる。これは（１）式の分子にＶAR1の項があるためであり、ＶAR1が大きくなればデジタル補正係数Ｋは大きくなるためである。
【００３３】
このため、デジタル補正部１０が、Ａ／Ｄ変換回路９のデジタル出力ＶOUT1とデジタル補正係数Ｋとを乗算して出力することで、第１直流電圧ＶAR1の上昇の影響を相殺するように補正できる。第１直流電圧ＶAR1が理想値から小さくなるときには、前述説明の逆の作用となるが、この説明は省略する。これにより、第１直流電圧ＶAR1の誤差の影響を補正できる。
【００３４】
＜従来技術の課題＞
例えば特許文献２記載の技術を用いて本実施形態に示すように車載用途に用いると、標準電源電圧を常にＡ／Ｄ変換器に供給し続けて、そのＡ／Ｄ変換結果を取得しなければならないが、実際の車両において、そのような理想的な標準電源電圧を確保することは困難となる。
【００３５】
＜本実施形態のまとめ＞
以上説明したように、本実施形態によれば、アナログ入力信号ＶINを生成する直流電源電圧ＶccとＡ／Ｄ変換回路９の基準電圧となる第１直流電圧ＶAR1とが理想的な値からずれるとアナログ入力信号ＶINのデジタル出力に誤差を生じるが、第２Ａ／Ｄ変換器５が直流電源電圧Ｖcc及び第１直流電圧ＶAR1について第２直流電圧ＶAR2を基準電圧としてＡ／Ｄ変換処理し、デジタル補正部１０が、これらの直流電源電圧Ｖcc、第１直流電圧ＶAR1のデジタル出力に基づくデジタル補正係数Ｋを取得し、当該取得されたデジタル補正係数Ｋに基づいてアナログ入力信号ＶINのデジタル出力ＶOUT1を補正する。このため高精度にＡ／Ｄ変換処理できる。
【００３６】
バンドギャップリファレンス回路３が第２直流電圧ＶAR2を生成しているため、直流電源電圧Ｖcc及び第１直流電圧ＶAR1をＡ／Ｄ変換処理するための高精度な基準電圧を生成することができ、直流電源電圧Ｖcc及び第１直流電圧ＶAR1の各Ａ／Ｄ変換出力に基づくデジタル補正係数Ｋを適切な値に設定できる。これにより、アナログ入力信号ＶINを高精度にＡ／Ｄ変換処理できる。
【００３７】
また、バンドギャップリファレンス回路３は、例えばマイコン等のＩＣには標準的に備えられる回路であり、ＥＣＵ上にも容易に形成できる回路であるため、安定した第２直流電圧ＶAR2を供給するために別途電源ＩＣ等を追加する必要がなくなる。
【００３８】
増幅回路４が、第２直流電圧ＶAR2を、直流電源電圧Ｖccと同一或いはそれ以上、且つ第１直流電圧ＶAR1と同一或いはそれ以上、の電圧に増幅して設定するため、第２直流電圧ＶAR2を基準電圧として直流電源電圧Ｖcc及び第１直流電圧ＶAR1を適切にＡ／Ｄ変換処理できる。
【００３９】
第１Ａ／Ｄ変換器２と第２Ａ／Ｄ変換器５を別体に構成しているため、Ａ／Ｄ変換処理を並行して実行でき、並行して実行したときには速やかに処理できる。
補正係数演算部６は、直流電源電圧Ｖccに依存した係数（Ｖcci／Ｖcc）と第１直流電圧ＶAR1に依存した係数（ＶAR1／ＶAR1i）とを乗算したデジタル補正係数Ｋを演算し、デジタル補正部１０は、補正係数演算部６の演算結果を取得し、アナログ入力信号ＶINのデジタル出力ＶOUT1とを乗ずることにより補正するため、直流電源電圧Ｖcc及び第１直流電圧ＶAR1の誤差の影響を演算処理により補正できる。
【００４０】
（第２実施形態）
図２は第２実施形態の追加説明図を示す。第１実施形態と同一又は類似の動作を行う構成については、同一又は類似の符号を付して説明を省略する。第２実施形態では増幅回路４を用いず構成したところを特徴の一つとしている。
【００４１】
図２に示すように、本実施形態の電子制御装置２０１は、第１Ａ／Ｄ変換器２、バンドギャップリファレンス回路３、第２Ａ／Ｄ変換器５、補正係数演算部２０６を主に備える。バンドギャップリファレンス回路３はバンドギャップリファレンス電圧（以下バンドギャップ電圧と略す）ＶBGを出力するが、本実施形態では、このバンドギャップ電圧ＶBGを第２直流電圧ＶAR2として出力する。そして、この第２直流電圧ＶAR2は第２Ａ／Ｄ変換器５の基準電圧として入力される。
【００４２】
他方、第２Ａ／Ｄ変換器５の入力段には降圧回路２１７、２１８が設けられている。降圧回路２１７は例えば抵抗Ｒ３１、Ｒ３２による分圧回路により構成されており、直流電源電圧Ｖccを入力しこの直流電源電圧Ｖccを分圧することで降圧する。この降圧比αは所定の比率（例えば４：１）に設定され、第２Ａ／Ｄ変換器５には直流電源電圧Ｖccの例えば５分の１の電圧が入力される。また、降圧回路２１８は、例えば抵抗Ｒ３３、Ｒ３４による分圧回路により構成され、第１直流電圧ＶAR1を入力しこの第１直流電圧ＶAR1を分圧することで降圧する。この降圧回路２１８の降圧比αは例えば降圧回路２１７の降圧比αと同一値となるように設定されている。
【００４３】
バンドギャップ電圧ＶBGは、シリコントランジスタでバンドギャップリファレンス回路を形成した場合は、大体１．２２Ｖの出力電圧となるため、Ａ／Ｄ変換処理する第１直流電圧ＶAR1及び第２直流電圧ＶAR2に対して低い電圧となる。そのため、第１直流電圧ＶAR1及び第２直流電圧ＶAR2は第２Ａ／Ｄ変換器５の同相入力電圧範囲外になり、正常にＡ／Ｄ変換できない。第１実施形態では、増幅回路４を用いてこのバンドギャップ電圧ＶBGを直流増幅する形態を示したが、本実施形態では、このバンドギャップ電圧ＶBGを第２Ａ／Ｄ変換器５の基準電圧としてそのまま用いている。このため、図２に示すように、直流電源電圧Ｖcc、第１直流電圧ＶAR1を降圧するための降圧回路２１７、２１８を構成すると良い。降圧回路２１７、２１８が出力する降圧電圧は、第２直流電圧ＶAR2以下の電圧にできるため、第２Ａ／Ｄ変換器５はこれらの直流電源電圧Ｖcc及び第１直流電圧ＶAR1を適切にＡ／Ｄ変換処理できる。
【００４４】
本実施形態によれば、降圧回路２１７、２１８が例えば分圧回路により構成され、降圧回路２１７が直流電源電圧Ｖccを所定比率で降圧し、降圧回路２１８が第１直流電圧ＶAR1を所定比率で降圧して第２直流電圧ＶAR2より低い電圧にしているため、第２Ａ／Ｄ変換器５が第２直流電圧ＶAR2を基準電圧として直流電源電圧Ｖcc及び第１直流電圧ＶAR1を適切にＡ／Ｄ変換処理できる。なお、降圧回路２１７、２１８は、例えば抵抗Ｒ３１〜Ｒ３４による分圧回路により構成した形態を示したが、これは抵抗による分圧回路のものに限られず、例えばトランジスタなどの能動回路を用いて降圧する回路を適用してもよい。
【００４５】
（第３実施形態）
図３は第３実施形態の追加説明図を示す。第３実施形態では、第１Ａ／Ｄ変換器と第２Ａ／Ｄ変換器を共通化した形態を説明する。電子制御装置３０１は、Ａ／Ｄ変換器３０２、バンドギャップリファレンス回路３、増幅回路４、及び補正係数演算部６を主に備える。Ａ／Ｄ変換器３０２は、Ａ／Ｄ変換対象切替部としてのマルチプレクサ３０７、保持部８、共用Ａ／Ｄ変換回路３０９、基準電圧切替部３１９、デジタル補正部１０、及び制御部１３を備える。
【００４６】
マルチプレクサ３０７は、制御部１３の制御に応じて、センサ部１６の出力電圧と直流電源電圧Ｖccと第１直流電圧ＶAR1とを出力切替可能に構成される。また、基準電圧切替部３１９は、制御部１３の制御に応じて、第１直流電圧ＶAR1を共用Ａ／Ｄ変換回路３０９に基準電圧として供給するか、第２直流電圧ＶAR2を共用Ａ／Ｄ変換回路３０９に基準電圧として供給するか、を切り替えるように構成される。その他の構成は、第１実施形態と同様であるためその説明を省略する。
【００４７】
上記構成の作用について説明する。制御部１３は、まず、基準電圧切替部３１９を制御し第１直流電圧ＶAR1を共用Ａ／Ｄ変換回路３０９の基準電圧として入力させ、さらにマルチプレクサ３０７の入力を直流電源電圧Ｖccに切り替え、制御スイッチ１１をオン制御する。するとコンデンサ１２には直流電源電圧Ｖccが充電される。共用Ａ／Ｄ変換回路３０９は、このコンデンサ１２の充電電圧ＶHOLDをＡ／Ｄ変換処理する。このデジタル出力ＶOUT1は補正係数演算部６に直流電源電圧Ｖccのデジタル値として入力され、補正係数演算部６は、この直流電源電圧Ｖccのデジタル値を記憶する。
【００４８】
その後、制御部１３は、制御スイッチ１１をオフ制御し、その後、マルチプレクサ３０７の入力を第１直流電圧ＶAR1に切り替え、制御スイッチ１１をオン制御する。するとコンデンサ１２には第１直流電圧ＶAR1が充電される。共用Ａ／Ｄ変換回路３０９は、このコンデンサ１２の充電電圧ＶHOLDをＡ／Ｄ変換処理する。このデジタル出力ＶOUT1は補正係数演算部６に第１直流電圧ＶAR1のデジタル値として入力され、補正係数演算部６は、この第１直流電圧ＶAR1のデジタル値を記憶する。補正係数演算部６は、直流電源電圧Ｖccのデジタル値と第１直流電圧ＶAR1のデジタル値とを入力すると、前述した（１）式に応じてデジタル補正係数Ｋを演算し、デジタル補正部１０にデジタル補正係数Ｋを出力する。
【００４９】
その後、制御部１３は、制御スイッチ１１をオフ制御し、基準電圧切替部３１９を切り替えることで第２直流電圧ＶAR2を共用Ａ／Ｄ変換回路３０９の基準電圧として入力させる。そして、制御部１３は、マルチプレクサ３０７の入力をアナログ入力信号ＶINとし、制御スイッチ１１をオン制御する。するとコンデンサ１２にはアナログ入力信号ＶINが充電される。共用Ａ／Ｄ変換回路３０９は、このコンデンサ１２の充電電圧ＶHOLDをＡ／Ｄ変換処理する。このデジタル出力ＶOUT1はデジタル補正部１０に出力される。デジタル補正部１０は、補正係数演算部６から入力されるデジタル補正係数Ｋにアナログ入力信号ＶINのデジタル値を乗算することで、アナログ入力信号ＶINのデジタル値を補正する。これにより、第１実施形態と同様の処理を行うことができ、第１実施形態と同様の作用効果を奏する。
【００５０】
また、本実施形態によれば、基準電圧切替部３１９が基準電圧を切替えると共にマルチプレクサ３０７がＡ／Ｄ変換対象を切替え、共用Ａ／Ｄ変換回路３０９がこれらの切替えられた電圧を用いてＡ／Ｄ変換処理するため、第１Ａ／Ｄ変換器２と第２Ａ／Ｄ変換器５を複数設ける構成に比較して回路規模を縮小化できる。
【００５１】
（第４実施形態）
図４は第４実施形態の追加説明図を示す。第４実施形態では、Ａ／Ｄ変換部として共用Ａ／Ｄ変換回路３０９を用いた形態を説明するが、基本構成は第３実施形態と同様である。
【００５２】
電子制御装置４０１は、Ａ／Ｄ変換器３０２、バンドギャップリファレンス回路３、及び補正係数演算部６を主に備えるもので、第３実施形態に示した増幅回路４を備えていない。Ａ／Ｄ変換器３０２は、Ａ／Ｄ変換対象切替部としてのマルチプレクサ３０７、保持部８、共用Ａ／Ｄ変換回路３０９、基準電圧切替部３１９、デジタル補正部１０、及び制御部１３を備える。
【００５３】
そして、図４に示すように、直流電源電圧Ｖccを降圧する降圧回路２１７がマルチプレクサ３０７の入力段に構成され、第１直流電圧ＶAR1を降圧する降圧回路２１８がマルチプレクサ３０７の入力段に構成されている。その他の構成、作用は第２、第３実施形態の適用例と同様であるため説明を省略する。この場合、共用Ａ／Ｄ変換回路３０９はバンドギャップリファレンス回路３の出力電圧ＶAR2を基準電圧として、直流電源電圧Ｖccの降圧回路２１７の出力電圧、及び、第１直流電圧ＶAR1の降圧回路２１８の出力電圧を適切にＡ／Ｄ変換処理できる。これにより増幅回路４を構成しなくてもよくなる。
【００５４】
（第５実施形態）
図５は第５実施形態の追加説明図を示す。第５実施形態では、アナログ入力信号ＶINが電源電圧の誤差への依存性が所定より低いまたはアナログ入力信号ＶINが直流電源電圧Ｖccの誤差に依存しないときに、デジタル補正係数Ｋのうち直流電源電圧Ｖccに依存した係数を無効とした形態を示す。
【００５５】
電子制御装置５０１は、第１Ａ／Ｄ変換器２、バンドギャップリファレンス回路、増幅回路４、第２Ａ／Ｄ変換器５０５、及び、補正係数演算部５０６を備える。本実施形態では、センサ部５１６の出力電圧が、直流電源電圧Ｖccの誤差に依存しにくいセンサにより構成されている。
【００５６】
センサ部５１６は、例えばモータのロータ角度などを検出するためのレゾルバの出力信号を検出するセンサ、または、例えば巻線に生じる電流を磁界により検出する電流センサなどにより構成され、このような場合の出力電圧は直流電源電圧Ｖccの誤差には依存しない。このセンサ部５１６としては、例えば離散的な値を取得するセンサなどにも適用可能である。
【００５７】
このような場合、直流電源電圧Ｖccの誤差に対するセンサ部５１６の出力電圧の依存関係が全くない、または、予め想定される所定の依存度より低いことが判明していることになる。このようなセンサ部５１６を電子制御装置５０１の外部に接続するときには、補正係数演算部５０６がデジタル補正係数Ｋを演算するときの（１）式の直流電源電圧Ｖccに依存した係数（Ｖcci／Ｖcc）を１にすることが望ましい。このとき、直流電源電圧Ｖccに誤差が生じたとしても補正係数演算部５０６はデジタル補正係数Ｋを変化させない。これにより、センサ部５１６の構成に合わせてデジタル補正係数Ｋを調整できる。なお、例えば第１実施形態では２チャンネルの第２Ａ／Ｄ変換器５を用いたが、本実施形態の構成では、１チャンネル構成の第２Ａ／Ｄ変換器５０５を用いてもよく、この場合、第２Ａ／Ｄ変換器５０５は第１直流電圧ＶAR1をＡ／Ｄ変換処理して補正係数演算部５０６に出力すれば良い。当然２チャンネル入力の第２Ａ／Ｄ変換器５を用いても良いため、図５には破線で図示している。
【００５８】
また、例えば、第１実施形態で説明した電子制御装置１０１を適用した場合、補正係数演算部６の直流電源電圧Ｖccに依存した係数を１に設定するだけで対応できるようになる。
【００５９】
本実施形態によれば、直流電源電圧Ｖccの変化に対するアナログ入力信号ＶINの依存性が低い又は依存しないときには、補正係数演算部５０６が用いる（１）式中の直流電源電圧Ｖccに依存した係数を無効にしているため、直流電源電圧Ｖccに依存する影響を無視しながら、Ａ／Ｄ変換回路９の基準電圧となる第１直流電圧ＶAR1の変化の影響を補正できる。
【００６０】
（第６実施形態）
図６は第６実施形態の追加説明図を示す。第６実施形態では、第１直流電圧ＶAR1が所定の許容精度範囲内で出力するように調整された直流電源回路６１４から供給される場合、デジタル補正係数Ｋのうち第１直流電圧ＶAR1に依存した係数を無効にした形態を示す。
【００６１】
本実施形態の電子制御装置６０１は直流電源回路６１４を内部に備えている。なお、直流電源回路６１４は電子制御装置６０１の外部に構成してもよい。直流電源回路６１４は、第１直流電圧ＶAR1を生成するが、このとき所定範囲内の精度で出力するように構成される。
【００６２】
直流電源回路６１４は、Ａ／Ｄ変換回路９に供給する基準電圧として第１直流電圧ＶAR1を出力するが、この第１直流電圧ＶAR1が予め所定の許容精度範囲に収まっていることが判明しているときには、補正係数演算部６０６がデジタル補正係数Ｋを演算するときの（１）式の第１直流電圧ＶAR1に依存した係数（ＶAR1／ＶAR1i）を１にすることが望ましい。このとき、補正係数演算部６０６は、第１直流電圧ＶAR1の変動に応じてデジタル補正係数Ｋを変化させないことになる。なお、例えば第１実施形態では２チャンネルの第２Ａ／Ｄ変換器５を用いたが、本実施形態の構成では、これに代えて１チャンネル構成の第２Ａ／Ｄ変換器６０５を用いてもよく、この場合、第２Ａ／Ｄ変換器６０５は直流電源電圧ＶccをＡ／Ｄ変換処理して補正係数演算部６０６に出力すれば良い。当然２チャンネル入力の第２Ａ／Ｄ変換器５を用いても良いため、図５には破線で図示している。
【００６３】
例えば、第１実施形態で説明した電子制御装置１０１を適用した場合、補正係数演算部６の第１直流電圧ＶAR1に依存した係数を１に設定するだけで対応できるようになり、図１の電子制御装置１０１を図６の電子制御装置６０１に示すように汎用的に用いることができる。
【００６４】
本実施形態によれば、直流電源回路６１４が第１直流電圧ＶAR1を所定の許容精度範囲で出力する場合には、第１直流電圧ＶAR1を基準電圧としてアナログ入力信号ＶINをＡ／Ｄ変換処理しても当該第１直流電圧ＶAR1の変化の影響がＡ／Ｄ変換出力にほとんど現れない。このようなことが予め判明しているときには、第１直流電圧ＶAR1に依存した係数を無効にすることが望ましく、この場合、Ａ／Ｄ変換回路９の基準電圧の変化の影響を無視しながら直流電源電圧Ｖccの変化の影響を補正できる。
【００６５】
（第７実施形態）
図７は第７実施形態の追加説明図を示す。第７実施形態に係る電子制御装置７０１は、第１Ａ／Ｄ変換器２、バンドギャップリファレンス回路３、及び二次元マップ記憶部７０６を主に備える。その他の構成は前述実施形態（例えば第１実施形態）に示す構成と同様であるため説明を省略する。すなわち、図７に示すように、電子制御装置７０１は、第１実施形態に示す補正係数演算部６に代えて補正係数マップＭ１を記憶する二次元マップ記憶部７０６を備えるようにしても良い。
【００６６】
二次元マップ記憶部７０６は、直流電源電圧Ｖccと第１直流電圧ＶAR1とを変数としたデジタル補正係数Ｋ11、Ｋ12、…、Ｋ1N、…、及びＫNNを二次元的に記憶するメモリである。この二次元マップ記憶部７０６は、前述実施形態で説明した（１）式に応じて予め計算した結果を、直流電源電圧Ｖcc及び第１直流電圧ＶAR1の変化に応じて記憶する。このとき、デジタル補正係数Ｋ11、Ｋ12、…、Ｋ1N、…、及びＫNNを、直流電源電圧Ｖcc及び第１直流電圧ＶAR1の所定ステップ毎に記憶する。
【００６７】
したがって、第２Ａ／Ｄ変換器５が直流電源電圧Ｖcc及び第１直流電圧ＶAR1のデジタル値を出力すると、二次元マップ記憶部７０６では、これらのデジタル値に対応してデジタル補正係数Ｋを決定できる。
【００６８】
デジタル補正部１０が、第２Ａ／Ｄ変換器５による直流電源電圧Ｖcc及び第１直流電圧ＶAR1のデジタル値に対応したデジタル補正係数Ｋを二次元マップ記憶部７０６から参照することで、計算処理を要することなくデジタル補正係数Ｋを取得できる。その他の構成、動作は前述実施形態と同様であるため、その説明を省略する。
【００６９】
本実施形態によれば、デジタル補正部１０は、第２Ａ／Ｄ変換器５により変換された直流電源電圧Ｖcc及び第１直流電圧ＶAR1のデジタル値に基づいて、二次元マップ記憶部７０６に予め記憶された二次元的な補正係数マップＭ１からデジタル補正係数Ｋを取得するため、デジタル補正係数Ｋを演算する必要がなくなり、電子制御装置７０１の内部の各装置の処理負荷を低減できる。
【００７０】
（第８実施形態）
図８は第８実施形態の追加説明図を示す。第８実施形態に係る電子制御装置８０１は、第１Ａ／Ｄ変換器２、バンドギャップリファレンス回路３、及び第１直流電圧依存係数記憶部８０６を主に備える。その他の構成は第５実施形態に示す構成と同様であるため説明を省略する。図８に示すように、電子制御装置８０１は、第１実施形態に示す補正係数演算部６に代えて補正係数表Ｍ２を記憶する第１直流電圧依存係数記憶部８０６を備える。
【００７１】
第５実施形態に示したように、アナログ入力信号ＶINが直流電源電圧Ｖccの変化への依存性が所定より低いまたはアナログ入力信号ＶINが直流電源電圧Ｖccの変化に依存しないときには、直流電源電圧Ｖccに依存した係数を無効としても良い。このため、電子制御装置８０１が補正係数演算部６に代えて第１直流電圧依存係数記憶部８０６を備えるときには、第１直流電圧依存係数記憶部８０６は、直流電源電圧Ｖccを変数とすることなく、第１直流電圧ＶAR1を変数Ｖ0、Ｖ1、…、Ｖnとしたデジタル補正係数ｋ０、ｋ１、…、ｋｎを一次元的に記憶する補正係数表Ｍ２を備えるように構成することが望ましい。この第１直流電圧依存係数記憶部８０６は、第１実施形態で説明した（１）式のうち直流電源電圧Ｖccの係数を１とした数式に応じて予め計算した結果を、第１直流電圧ＶAR1を変数として予め記憶する。したがって、デジタル補正部１０が、第１直流電圧依存係数記憶部８０６から第２Ａ／Ｄ変換器５による第１直流電圧ＶAR1のデジタル出力に対応したデジタル補正係数ｋ０、ｋ１、…、ｋｎを参照することで、計算処理を要することなくデジタル補正係数を取得できる。その他の構成、動作は前述実施形態と同様であるため、その説明を省略する。
【００７２】
本実施形態によれば、デジタル補正部１０は、第１直流電圧依存係数記憶部８０６に一次元的に記憶されたデジタル補正係数ｋ０、ｋ１、…、ｋｎに基づいて補正するため、例えば第７実施形態の二次元マップ記憶部７０６の記憶領域よりも必要な記憶領域を削減できる。
【００７３】
（第９実施形態）
図９は第９実施形態の追加説明図を示す。第９実施形態に係る電子制御装置９０１は、第１Ａ／Ｄ変換器２、バンドギャップリファレンス回路３、及び電源電圧依存係数記憶部９０６を主に備える。その他の構成は第６実施形態に示す構成と同様であるため説明を省略する。図９に示すように、電子制御装置９０１は、第１実施形態に示す補正係数演算部６に代えて補正係数表Ｍ３を記憶する電源電圧依存係数記憶部９０６を備えるようにしても良い。
【００７４】
第６実施形態に示したように、第１直流電圧ＶAR1が所定の許容精度範囲内で出力するように調整された直流電源回路６１４から供給される場合には、第１直流電圧ＶAR1に依存した係数を無効としても良い。このため、電子制御装置９０１が補正係数演算部６に代えて電源電圧依存係数記憶部９０６を備えるときには、電源電圧依存係数記憶部９０６は、第１直流電圧ＶAR1を変数とすることなく、直流電源電圧Ｖccを変数Ｖ0、Ｖ1、…、Ｖnとしたデジタル補正係数ｋ０、ｋ１、…、ｋｎを一次元的に記憶する補正係数表Ｍ３を備えるように構成することが望ましい。この電源電圧依存係数記憶部９０６は、第１実施形態で説明した（１）式のうち第１直流電圧ＶAR1の係数を１とした数式に応じて予め計算した結果を、直流電源電圧Ｖccを変数として予め記憶する。したがって、デジタル補正部１０が、第２Ａ／Ｄ変換器５による直流電源電圧Ｖccのデジタル出力に対応したデジタル補正係数ｋ０、ｋ１、…、ｋｎを電源電圧依存係数記憶部９０６から参照することで、計算処理を要することなくデジタル補正係数Ｋを取得できる。その他の構成、動作は前述実施形態と同様であるため、その説明を省略する。
【００７５】
本実施形態によれば、デジタル補正部１０は、電源電圧依存係数記憶部９０６に一次元的に記憶されたデジタル補正係数ｋ０、ｋ１、…、ｋｎに基づいて補正するため、例えば第７実施形態の二次元マップ記憶部７０６の記憶領域よりも必要な記憶領域を削減できる。
【００７６】
（第１０実施形態）
図１０は第１０実施形態の追加説明図を示す。第１０実施形態に係る電子制御装置１００１は、デジタル補正係数記憶部２２を備えている。補正係数演算部６がデジタル補正係数Ｋを演算すると、デジタル補正係数記憶部２２に出力する。このデジタル補正係数記憶部２２はこの演算されたデジタル補正係数Ｋを記憶する。
【００７７】
Ａ／Ｄ変換回路９は、アナログ入力信号ＶINをＡ／Ｄ変換処理してデジタル出力ＶOUT1をデジタル補正部１０に出力するが、複数のアナログ入力信号ＶINを、順次、複数回Ａ／Ｄ変換処理したときに複数のデジタル出力ＶOUT1を得るが、このとき、デジタル補正部１０は、デジタル補正係数記憶部２２に記憶された一つのデジタル補正係数ＫをＡ／Ｄ変換回路９の複数回のＡ／Ｄ変換出力に乗じて変換結果として出力する。これにより、補正係数演算部６が何度も演算しなくても良くなる。この結果、Ａ／Ｄ変換回路９によるＡ／Ｄ変換処理が行われる度に補正係数演算部６がデジタル補正係数Ｋを演算する構成に比較して、補正係数演算部６による演算処理時間を削減できる。
【００７８】
（他の実施形態）
本発明は前述した実施形態に限定されるものではなく、例えば、以下に示す変形または拡張が可能である。各実施形態の構成は適宜組み合わせて構成できる。特に共用Ａ／Ｄ変換回路を用いた形態を各種の前述実施形態に係る特徴に組み合わせることは容易にできるものである。車両搭載用に適用したがこれに限られない。
【００７９】
Ａ／Ｄ変換器２がアナログ入力信号をＡ／Ｄ変換して第１Ａ／Ｄ変換出力する度に、前記第２及び第３Ａ／Ｄ変換出力に基づくデジタル補正係数を更新することが望ましい。
なお、特許請求の範囲に記載した括弧内の符号は、本発明の一つの態様として前述する実施形態に記載の具体的手段との対応関係を示すものであって、本発明の技術的範囲を限定するものではない。
【符号の説明】
【００８０】
図面中、１０１、２０１、３０１、４０１、５０１、６０１、７０１、８０１、９０１、１００１は電子制御装置、２は第１Ａ／Ｄ変換器、３０２はＡ／Ｄ変換器、３はバンドギャップリファレンス回路、４は増幅回路、５は第２Ａ／Ｄ変換器、９、３０９はそれぞれ第１Ａ／Ｄ変換器に含まれ、アナログ信号をデジタル信号に変換処理するＡ／Ｄ変換回路、６、２０６、３０６、５０６、６０６は補正係数演算部、７０６は二次元マップ記憶部、８０６は第１直流電圧依存係数記憶部、９０６は電源電圧依存係数記憶部、３０７はマルチプレクサ（Ａ／Ｄ変換対象切替部）、３０９は共用Ａ／Ｄ変換回路、１０はデジタル補正部（補正係数取得部）、１３は制御部、１４、６１４は直流電源回路、１５はＲＣフィルタ回路、１６、５１６はセンサ部、２１７、２１８は降圧回路、３１９は基準電圧切替部、ＶAR1は第１直流電圧、ＶAR2は第２直流電圧、ＶINはアナログ入力信号、ＶBGはバンドギャップ電圧、を示す。
【図１】
0006500770.tif 000002
【図２】
0006500770.tif 000003
【図３】
0006500770.tif 000004
【図４】
0006500770.tif 000005
【図５】
0006500770.tif 000006
【図６】
0006500770.tif 000007
【図７】
0006500770.tif 000008
【図８】
0006500770.tif 000009
【図９】
0006500770.tif 000010
【図１０】
0006500770.tif 000011