(57)【特許請求の範囲】
【請求項１】
インダクタ又は電源トランスと、ＯＮ／ＯＦＦすることで前記インダクタ又は電源トランスの入力電圧をスイッチングするパワートランジスタと、前記インダクタ又は電源トランスの出力側の交流電圧から出力電圧を生成する整流平滑回路と、前記パワートランジスタのＯＮ／ＯＦＦを制御する制御回路と、を備えたスイッチング電源装置において、
前記制御回路はドライブ回路を含み、
該ドライブ回路は、ＯＦＦ電圧が有効なとき前記パワートランジスタをＯＦＦさせるパワートランジスタＯＦＦ回路と、前記ＯＦＦ電圧が無効なとき前記出力電圧のレベルに応じた傾斜で変化するＯＮ電圧をレベルシフトするレベルシフト回路と、該レベルシフト回路の出力によって前記パワートランジスタを徐々にＯＮに近づけた後に前記パワートランジスタをＯＮさせるバッファ回路とを有することを特徴とするスイッチング電源装置。
【請求項２】
請求項１に記載のスイッチング電源装置において、
前記ＯＦＦ電圧は、所定の周期ごとに有効になることを特徴とするスイッチング電源装置。
【請求項３】
１次巻線、２次巻線および補助巻線を備えた電源トランスと、前記１次巻線に直列接続されＯＮ／ＯＦＦすることで入力電圧をスイッチングするパワートランジスタと、前記２次巻線の交流電圧から出力電圧を生成する整流平滑回路と、該整流平滑回路の出力電圧と前記補助巻線に発生する電圧とに応じて前記パワートランジスタのＯＮ／ＯＦＦを制御する制御回路と、を備えたスイッチング電源装置において、
前記制御回路は、ＯＦＦ信号生成回路と、ＯＮタイミング信号生成回路と、ドライブ回路とを有し、
前記ＯＦＦ信号生成回路は、前記パワートランジスタがＯＮした際に前記補助巻線に発生する正電圧に応じて充電され、前記パワートランジスタがＯＦＦした際に前記補助巻線に発生する負電圧に応じて放電される第３のコンデンサを有し、該第３のコンデンサの電圧が上昇して第１の所定値に達すると有効なＯＦＦ電圧を生成し、
前記ＯＮタイミング信号生成回路は、前記整流平滑回路の出力電圧が低いほど大きな電流が充電される第４のコンデンサを有し、該第４のコンデンサにＯＮ電圧が生成され、
前記ドライブ回路は、前記ＯＦＦ電圧が有効なとき前記パワートランジスタをＯＦＦさせるパワートランジスタＯＦＦ回路と、前記ＯＦＦ電圧が無効なとき前記ＯＮ電圧をレベルシフトするレベルシフト回路と、該レベルシフト回路の出力によって前記パワートランジスタを徐々にＯＮに近づけた後に前記パワートランジスタをＯＮさせるバッファ回路とを有する、
ことを特徴とするスイッチング電源装置。
【請求項４】
請求項３に記載のスイッチング電源装置において、
前記第４のコンデンサは、前記パワートランジスタがＯＮした際に前記補助巻線に発生する前記正電圧に応じて充電され、前記パワートランジスタがＯＦＦした際に前記補助巻線に発生する前記負電圧に応じて放電されることを特徴とするスイッチング電源装置。
【請求項５】
請求項１又は３に記載のスイッチング電源装置において、
前記ドライブ回路の前記パワートランジスタＯＦＦ回路は、前記ＯＦＦ電圧が有効なとき前記バッファ回路をＯＦＦさせるとともに、前記パワートランジスタをＯＦＦにさせる第１２のトランジスタをＯＮにさせるドライバにより構成されていることを特徴とするスイッチング電源装置。
【請求項６】
請求項１、３又は５に記載のスイッチング電源装置において、
前記ドライブ回路の前記レベルシフト回路は、前記ＯＦＦ電圧が有効なときにＯＮし無効なときにＯＦＦする第９のトランジスタと、該第９のトランジスタがＯＦＦのときに前記ＯＮ電圧に対応した電圧ゲート・ソース間又はベース・エミッタ間に生成するＰＭＯＳ又はＰＮＰの第１０のトランジスタと、電流源と、該電流源と前記第１０のトランジスタのソース又はエミッタとの間に接続された電圧源とを備え、前記電流源と前記電圧源との共通接続点が前記バッファ回路に接続されていることを特徴とするスイッチング電源装置。
【請求項７】
請求項３に記載のスイッチング電源装置において、
前記制御回路は、さらに電圧／電流変換回路と電圧クランプ回路を有し、
前記電圧／電流変換回路は、前記パワートランジスタがＯＮした際に前記補助巻線に発生する正電圧を正電流に変換して出力し、前記パワートランジスタがＯＦＦした際に前記補助巻線に発生する負電圧を負電流に変換して出力し、
前記電圧クランプ回路は、前記電圧／電流変換回路から出力する前記正電流に基づいて第１のクランプ電圧を発生し、前記電圧／電流変換回路から出力する前記負電流に基づいて第２のクランプ電圧を発生し、
前記ＯＦＦ信号生成回路の前記第３のコンデンサは、前記電圧クランプ回路から出力する前記第１のクランプ電圧で充電され、前記第２のクランプ電圧で放電される、
ことを特徴とするスイッチング電源装置。
【請求項８】
請求項７に記載のスイッチ装置において、
前記ＯＮタイミング信号生成回路の前記第４のコンデンサは、前記電圧クランプ回路から出力する前記第１のクランプ電圧で充電され、前記第２のクランプ電圧で放電されることを特徴とするスイッチ装置。
【請求項９】
請求項７に記載のスイッチング電源装置において、
前記電圧クランプ回路は、前記電圧／電流変換回路から前記正電流が出力するときにベース・エミッタ間電圧を前記第１のクランプ電圧として発生する第１のトランジスタと、前記電圧／電流変換回路から前記負電流が出力するときにベース・エミッタ間電圧を前記第２のクランプ電圧として発生する第２のトランジスタと、前記第１のトランジスタのコレクタ電流に対応した電流を前記第３のコンデンサに対する充電電流として出力する第１のカレントミラー回路群と、前記第２のトランジスタのコレクタ電流に対応した電流を前記第３のコンデンサに対する放電電流として出力する第２のカレントミラー回路群と、前記第１のトランジスタのコレクタ電流に対応した電流を前記第４のコンデンサに対する充電電流として出力する第３のカレントミラー回路群と、を備える、
ことを特徴とするスイッチング電源装置。
【請求項１０】
請求項９に記載のスイッチング電源装置において、
前記電圧クランプ回路は、前記第２のトランジスタのコレクタ電流に対応した電流を前記第４のコンデンサに対する放電電流として出力する第４のカレントミラー回路群を備えることを特徴とするスイッチング電源装置。
【請求項１１】
請求項４、８又は１０に記載のスイッチング電源装置において、
前記第４のコンデンサの非接地側に第２の抵抗が直列接続されていることを特徴とするスイッチング電源装置。
【請求項１２】
請求項７乃至１０のいずれか１つに記載のスイッチング電源装置において、
前記パワートランジスタのゲートに一端が接続された第３の抵抗と該第３の抵抗の他端と前記電圧／電流変換回路の入力側との間に接続された第５のコンデンサを備えることを特徴とするスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電源トランスを利用したスイッチング電源装置に関する。
【背景技術】
【０００２】
図１０に従来のスイッチング電源装置を示す（例えば、特許文献１）。電源トランスＴ１の１次巻線Ｌ１の一方の端子が正側入力端子ＩＮ＋に接続され、他方の端子はパワートランジスタＭＰ２を経由して負側入力端子ＩＮ−に接続されている。パワートランジスタＭＰ２のゲートはＰＭＯＳトランジスタＭ１１とＮＭＯＳトランジスタＭ１２からなるドライブ回路１１０の出力側に接続されている。そのドライブ回路１１０は制御回路１２０によって制御されるようになっている。電源トランスＴ１の２次巻線Ｌ２には、ダイオードＤ１とコンデンサＣ２による整流平滑回路が接続されている。コンデンサＣ２には、並列にツェナーダイオードＤ２とホトダイオードＰＤの直列回路が接続されている。このホトダイオードＰＤはホトトランジスタＰＴとカップリングされ、そのホトトランジスタＰＴを流れる電流が制御回路１２０に入力している。
【０００３】
このスイッチング電源装置では、ホトダイオードＰＤが正側出力端子ＯＵＴ＋と負側出力端子ＯＵＴ−の間に発生する出力電圧ＶＯＵＴを検出し、そのホトダイオードＰＤに流れる電流に応じてホトトランジスタＰＴの内部抵抗が制御される。これにより、制御回路１２０に生成された制御信号によってドライブ回路１１０のトランジスタＭ１１，Ｍ１２が制御され、パワートランジスタＭＰ２のＯＮ／ＯＦＦが制御される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１０４７５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところが、図１０のスイッチング電源装置では、ドライブ回路１１０によってパワートランジスタＭＰ２のゲート電圧ＶＧ２が矩形波で制御されるので、パワートランジスタＭＰ２をＯＮさせる際には、図１１に示すように、そのゲート電圧ＶＧ２が０Ｖ〜ＶＤＤと大きく変化する。このため、パワートランジスタＭＰ２のドレイン電流ＩＤ２にサージ電流Ｓ１が流れるので、このサージ電流Ｓ１によってノイズが発生したり、変換効率の低下を招くという問題がある。
【０００６】
本発明の目的は、パワートランジスタのＯＮ時のサージ電流が抑制されるようにして、スイッチングノイズを低減し、変換効率を向上させたスイッチング電源装置を提供することである。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、請求項１にかかる発明は、インダクタ又は電源トランスと、ＯＮ／ＯＦＦすることで前記インダクタ又は電源トランスの入力電圧をスイッチングするパワートランジスタと、前記インダクタ又は電源トランスの出力側の交流電圧から出力電圧を生成する整流平滑回路と、前記パワートランジスタのＯＮ／ＯＦＦを制御する制御回路と、を備えたスイッチング電源装置において、前記制御回路はドライブ回路を含み、該ドライブ回路は、ＯＦＦ電圧が有効なとき前記パワートランジスタをＯＦＦさせるパワートランジスタＯＦＦ回路と、前記ＯＦＦ電圧が無効なとき前記出力電圧のレベルに応じた傾斜で変化するＯＮ電圧をレベルシフトするレベルシフト回路と、該レベルシフト回路の出力によって前記パワートランジスタを徐々にＯＮに近づけた後に前記パワートランジスタをＯＮさせるバッファ回路と、を有することを特徴とする。
【０００８】
請求項２にかかる発明は、請求項１に記載のスイッチング電源装置において、前記ＯＦＦ電圧は、所定の周期ごとに有効になることを特徴とする。
【０００９】
請求項３にかかる発明は、１次巻線、２次巻線および補助巻線を備えた電源トランスと、前記１次巻線に直列接続されＯＮ／ＯＦＦすることで入力電圧をスイッチングするパワートランジスタと、前記２次巻線の交流電圧から出力電圧を生成する整流平滑回路と、該整流平滑回路の出力電圧と前記補助巻線に発生する電圧とに応じて前記パワートランジスタのＯＮ／ＯＦＦを制御する制御回路と、を備えたスイッチング電源装置において、前記制御回路は、ＯＦＦ信号生成回路と、ＯＮタイミング信号生成回路と、ドライブ回路とを有し、前記ＯＦＦ信号生成回路は、前記パワートランジスタがＯＮした際に前記補助巻線に発生する正電圧に応じて充電され、前記パワートランジスタがＯＦＦした際に前記補助巻線に発生する負電圧に応じて放電される第３のコンデンサを有し、該第３のコンデンサの電圧が上昇して第１の所定値に達すると有効なＯＦＦ電圧を生成し、前記ＯＮタイミング信号生成回路は、前記整流平滑回路の出力電圧が低いほど大きな電流が充電される第４のコンデンサを有し、該第４のコンデンサにＯＮ電圧が生成され、前記ドライブ回路は、前記ＯＦＦ電圧が有効なとき前記パワートランジスタをＯＦＦさせるパワートランジスタＯＦＦ回路と、前記ＯＦＦ電圧が無効なとき前記ＯＮ電圧をレベルシフトするレベルシフト回路と、該レベルシフト回路の出力によって前記パワートランジスタを徐々にＯＮに近づけた後に前記パワートランジスタをＯＮさせるバッファ回路とを有する、ことを特徴とする。
【００１０】
請求項４にかかる発明は、請求項３に記載のスイッチング電源装置において、前記第４のコンデンサは、前記パワートランジスタがＯＮした際に前記補助巻線に発生する前記正電圧に応じて充電され、前記パワートランジスタがＯＦＦした際に前記補助巻線に発生する前記負電圧に応じて放電されることを特徴とする。
【００１１】
請求項５にかかる発明は、請求項１又は３に記載のスイッチング電源装置において、前記ドライブ回路の前記パワートランジスタＯＦＦ回路は、前記ＯＦＦ電圧が有効なとき前記バッファ回路をＯＦＦさせるとともに、前記パワートランジスタをＯＦＦにさせる第１２のトランジスタをＯＮにさせるドライバにより構成されていることを特徴とする。
【００１２】
請求項６にかかる発明は、請求項１、３又は５に記載のスイッチング電源装置において、前記ドライブ回路の前記レベルシフト回路は、前記ＯＦＦ電圧が有効なときにＯＮし無効なときにＯＦＦする第９のトランジスタと、該第９のトランジスタがＯＦＦのときに前記ＯＮ電圧に対応した電圧ゲート・ソース間又はベース・エミッタ間に生成するＰＭＯＳ又はＰＮＰの第１０のトランジスタと、電流源と、該電流源と前記第１０のトランジスタのソース又はエミッタとの間に接続された電圧源とを備え、前記電流源と前記電圧源との共通接続点が前記バッファ回路に接続されていることを特徴とする。
【００１３】
請求項７にかかる発明は、請求項３に記載のスイッチング電源装置において、前記制御回路は、さらに電圧／電流変換回路と電圧クランプ回路を有し、前記電圧／電流変換回路は、前記パワートランジスタがＯＮした際に前記補助巻線に発生する正電圧を正電流に変換して出力し、前記パワートランジスタがＯＦＦした際に前記補助巻線に発生する負電圧を負電流に変換して出力し、前記電圧クランプ回路は、前記電圧／電流変換回路から出力する前記正電流に基づいて第１のクランプ電圧を発生し、前記電圧／電流変換回路から出力する前記負電流に基づいて第２のクランプ電圧を発生し、前記ＯＦＦ信号生成回路の前記第３のコンデンサは、前記電圧クランプ回路から出力する前記第１のクランプ電圧で充電され、前記第２のクランプ電圧で放電される、ことを特徴とするスイッチング。
【００１４】
請求項８にかかる発明は、請求項７に記載のスイッチング電源装置において、前記ＯＮタイミング信号生成回路の前記第４のコンデンサは、前記電圧クランプ回路から出力する前記第１のクランプ電圧で充電され、前記第２のクランプ電圧で放電されることを特徴とする。
【００１５】
請求項９にかかる発明は、請求項７に記載のスイッチング電源装置において、前記電圧クランプ回路は、前記電圧／電流変換回路から前記正電流が出力するときにベース・エミッタ間電圧を前記第１のクランプ電圧として発生する第１のトランジスタと、前記電圧／電流変換回路から前記負電流が出力するときにベース・エミッタ間電圧を前記第２のクランプ電圧として発生する第２のトランジスタと、前記第１のトランジスタのコレクタ電流に対応した電流を前記第３のコンデンサに対する充電電流として出力する第１のカレントミラー回路群と、前記第２のトランジスタのコレクタ電流に対応した電流を前記第３のコンデンサに対する放電電流として出力する第２のカレントミラー回路群と、前記第１のトランジスタのコレクタ電流に対応した電流を前記第４のコンデンサに対する充電電流として出力する第３のカレントミラー回路群とを備える、ことを特徴とする。
【００１６】
請求項１０にかかる発明は、請求項９に記載のスイッチング電源装置において、前記電圧クランプ回路は、前記第２のトランジスタのコレクタ電流に対応した電流を前記第４のコンデンサに対する放電電流として出力する第４のカレントミラー回路群を備えることを特徴とする。
【００１７】
請求項１１にかかる発明は、請求項４、８又は１０に記載のスイッチング電源装置において、前記第４のコンデンサの非接地側に第２の抵抗が直列接続されていることを特徴とする。
【００１８】
請求項１２にかかる発明は、請求項７乃至１０のいずれか１つに記載のスイッチング電源装置において、前記パワートランジスタのゲートに一端が接続された第３の抵抗と該第３の抵抗の他端と前記電圧／電流変換回路の入力側との間に接続された第５のコンデンサを備えることを特徴とする。
【発明の効果】
【００１９】
本発明によれば、パワートランジスタをＯＮさせる際にそのゲート電圧の立ち上げを急激にしないので、パワートランジスタがＯＮした直後のサージ電流が大幅に抑制され、このパワートランジスタにつながるトランジスタの巻線でのサージ電流によるリンギング発生を抑制でき、これによりスイッチングノイズを低減できる。また、サージ電流が大きく抑制されることで変換効率を高めることができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の第１の実施例のスイッチング電源装置の回路図である。
【図２】第１の実施例のスイッチング電源装置の動作波形図である。
【図３】本発明の第２の実施例のスイッチング電源装置の回路図である。
【図４】本発明の第３の実施例のスイッチング電源装置の回路図である。
【図５】第３の実施例のスイッチング電源装置の動作波形図である。
【図６】本発明の第４の実施例のスイッチング電源装置の回路図である。
【図７】第４の実施例のスイッチング電源装置の動作波形図である。
【図８】本発明の第５の実施例のスイッチング電源装置の回路図である。
【図９】第５の実施例のスイッチング装置の動作波形図である。
【図１０】従来のスイッチング電源装置の回路図である。
【図１１】図１０のスイッチング電源装置の動作波形図である。
【発明を実施するための形態】
【００２１】
＜第１の実施例＞
図１に本発明の第１の実施例のスイッチング電源装置を示す。Ｌ０はインダクタであり、このインダクタＬ０とパワートランジスタＭＰ１の直列回路が、正側入力端子ＩＮ＋と負側入力端子ＩＮ−との間に接続されている。両入力端子ＩＮ＋とＩＮ−の間には入力電圧ＶＩＮが入力し、そこに入力コンデンサＣ１が接続されている。また、インダクタＬ０とパワートランジスタＭＰ１の共通接続点にアノードが接続されたダイオードＤ１とそのダイオードＤ１のカソードに接続された出力コンデンサＣ２は、整流平滑回路を構成している。出力コンデンサＣ２の両端は正側出力端子ＯＵＴ＋と負側出力端子端子ＩＮ−に接続されている。
【００２２】
パワートランジスタＭＰ１がＯＮしたときは、インダクタＬ０にエネルギーが蓄積される。パワートランジスタＭＰ１がＯＦＦしたときは、インダクタＬ０に蓄積されたエネルギーによってダイオードＤ１が導通し出力コンデンサＣ２に電圧が充電される。これにより、出力電圧ＶＯＵＴとして、入力電圧ＶＩＮよりも高い電圧を得ることができる。パワートランジスタＭＰ１はドライブ回路１０によってスイッチングが駆動される。
【００２３】
このドライブ回路１０は、レベルシフト回路１１とバッファ回路１２とパワートランジスタＯＦＦ回路１３を備える。そのうち、レベルシフト回路１１は、ＯＦＦ電圧をゲートに入力するＮＭＯＳトランジスタＭ９とＯＮ電圧をゲートに入力するＰＭＯＳトランジスタＭ１０とシフト用電圧源Ｖａとバイアス用電流源Ｉｂとで構成される。パワートランジスタＯＦＦ回路１３は、電圧ＶＯＦＦを入力するドライバ１３１と、そのドライバ１３１によって制御されるＮＭＯＳトランジスタＭ１２とで構成される。バッファ回路１２はレベルシフト回路１１の出力電圧とドライバ１３１の制御電圧によって制御されるＮＭＯＳトランジスタＭ１１で構成される。そして、トランジスタＭ１１とＭ１２の共通接続点が、パワートランジスタＭＰ１のゲートに接続されている。
【００２４】
なお、請求項に記載の第９のトランジスタはトランジスタＭ９で，第１０のトランジスタはトランジスタＭ１０で、第１２のトランジスタはトランジスタＭ１２で、それぞれ構成されている。
【００２５】
２０はパワートランジスタＭＰ１をＯＦＦさせるための“Ｈ”レベルの電圧ＶＯＦＦを所定の周期で定期的に生成してドライブ回路１０に入力するＯＦＦ信号生成回路である。３０は正側出力端子ＯＵＴ＋に出力する出力電圧ＶＯＵＴを取り込む出力電圧フィードバック回路である。４０はパワートランジスタＭＰ１をＯＮさせるための電圧ＶＯＮを生成してドライブ回路１０に入力するＯＮタイミング信号生成回路である。
【００２６】
ＯＮタイミング信号生成回路４０は、出力電圧フィードバック回路３０から出力する出力電圧ＶＯＵＴに比例した電圧を取り込んで、その出力電圧ＶＯＵＴに反比例した電流Ｉｃを出力するタイミング電流発生回路４１と、その電流Ｉｃが充電されることにより電圧ＶＯＮを生成するコンデンサＣ４とで構成されている。
【００２７】
さて、図２に示すように、ＯＦＦ信号生成回路２０の電圧ＶＯＦＦが有効となって“Ｈ”レベルになっているときは、パワートランジスタＯＦＦ回路１３のドライバ１３１によってトランジスタＭ１２がＯＮしており、パワートランジスタＭＰ１はゲート電圧ＶＧ１が“Ｌ”となってＯＦＦしている。このとき、レベルシフト回路１１では、トランジスタＭ９がＯＮしているので、ＯＮタイミング信号生成回路４０のコンデンサＣ４は電荷が放電されていて、電圧ＶＯＮは“Ｌ”レベルになり、トランジスタＭ１０がＯＮしている。バッファ回路１２は、ドライバ１３１によってトランジスタＭ１１のゲートが低電圧に制御されているので、そのトランジスタＭ１１はＯＦＦしている。
【００２８】
次に、ＯＦＦ信号生成回路２０の電圧ＶＯＦＦが無効となって“Ｌ”レベルになると、ドライバ１３１によって、トランジスタＭ１２がＯＦＦするとともにトランジスタＭ１１のゲートを低電圧にする制御が解除される。また、トランジスタＭ９がＯＦＦして、ＯＮタイミング信号生成回路４０のコンデンサＣ４に、出力電圧ＶＯＵＴに反比例した電流Ｉｃによる充電が開始され、電圧ＶＯＮが徐々に上昇する。
【００２９】
トランジスタＭ１０は、電流源Ｉｂの電流によりバイアスされており、トランジスタＭ９がＯＦＦになると、コンデンサＣ４の電圧ＶＯＮがゲートに印加し、この電圧ＶＯＮの上昇に応じてソース電圧が上昇する。このトランジスタＭ１０のソース電圧は、電圧源ＶａによりシフトされてトランジスタＭ１１のゲートに加わる。そして、電圧ＶＯＮの上昇に応じて、そのトランジスタＭ１１のドレイン電流が徐々に増大して、ドライブ回路１０から出力するゲート電圧ＶＧ１が徐々に高くなる。この後、ゲート電圧ＶＧ１がパワートランジスタＭＰ１の閾値Ｖｔｈを超えると、そのパワートランジスタＭＰ１がＯＮし、インダクタＬ０に対するエネルギーの蓄積が開始される。
【００３０】
このように、本実施例ではパワートランジスタＭＰ１がＯＮするとき、そのゲート電圧ＶＧ１が徐々に増大した後に閾値Ｖｔｈに達して完全ＯＮとなる動作となる。つまりゲート電圧ＶＧ１が“Ｌ”から一挙に閾値電圧Ｖｔｈに達する動作とはならない。このため、そのパワートランジスタＭＰ１のＯＮ時に発生するサージ電流を大幅に抑制することができ、このパワートランジスタＭＰ１につながるインダクタＬ０でのサージ電流によるリンギング発生を抑制でき、スイッチングノイズを低減できる。また、サージ電流が大きく抑制されることで変換効率を高めることができる。
【００３１】
＜第２の実施例＞
図３に本発明の第２の実施例のスイッチング電源装置を示す。本実施例は、入力側と出力側を電源トランスＴ１によって電気絶縁した絶縁型フライバック電源装置に適用したものである。電源トランスＴ１の１次巻線Ｌ１とパワートランジスタＭＰ１が直列接続される。この直列回路は入力端子ＩＮ＋とＩＮ−の間に接続される。２次巻線Ｌ２にはダイオードＤ１と出力コンデンサＣ２による整流平滑回路が接続される。巻線Ｌ１，Ｌ２の●印は巻き初めである。
【００３２】
本実施例でも、パワートランジスタＭＰ１がＯＮしたときは、電源トランスＴ１にエネルギーが蓄積される。パワートランジスタＭＰ１がＯＦＦしたときは、電源トランスＴ１に蓄積されたエネルギーによってダイオードＤ１が導通し出力コンデンサＣ２に電圧が充電される。これにより、出力電圧ＶＯＵＴとして電源トランスＴ１の１次側と２次側の巻数比に応じた電圧を得ることができる。
【００３３】
また、本実施例でも、パワートランジスタＭＰ１がＯＮするとき、ドライブ回路１０によって、そのゲート電圧ＶＧ１が徐々に増大してから閾値Ｖｔｈに達する動作となる。このため、そのパワートランジスタＭＰ１のＯＮ時に発生するサージ電流を大幅に抑制することができ、このパワートランジスタＭＰ１につながる電源トランスＴ１の巻線Ｌ１，Ｌ２でのサージ電流によるリンギング発生を抑制でき、スイッチングノイズを低減できる。また、サージ電流が大きく抑制されることで変換効率を高めることができる。
【００３４】
＜第３の実施例＞
図４に本発明の第３の実施例のスイッチング電源装置を示す。本実施例では、１次巻線Ｌ１および２次巻線Ｌ２の他に、補助巻線Ｌ３を備えた電源トランスＴ２を使用する。補助巻線Ｌ３は巻初め（●印）と反対の端子が負側入力端子ＩＮ−とパワートランジスタＭＰ１のソースに接続される。
【００３５】
本実施例では、パワートランジスタＭＰ１のＯＮ／ＯＦＦを制御するために、電源トランスＴ２以外では、第１および第２の実施例の構成に加えて、電圧／電流変換回路５０と電圧クランプ回路６０を備える。なお、ＯＦＦ信号生成回路２０は、コンデンサＣ３とそのコンデンサＣ３が電圧Ｖ１を超えると出力電圧ＶＯＦＦを“Ｈ”にするコンパレータ２１を備える。第１および第２の実施例で説明したＯＦＦ信号生成回路２０は、電圧ＶＯＦＦを周期的に“Ｈ”にする回路であったが、本実施例のＯＦＦ信号生成回路２０では、周期的とは限らない電圧ＶＯＦＦを出力する。
【００３６】
電圧／電流変換回路５０は抵抗Ｒ１で構成され、その抵抗Ｒ１の一端は電源トランスＴ２の補助巻線Ｌ３の巻初め（●印）に接続され、他端は電圧クランプ回路６０の入力側のノードＮ１に接続されている。
【００３７】
電圧クランプ回路６０は、ＮＰＮトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４と、ＰＭＯＳトランジスタＭ１，Ｍ２，Ｍ３，Ｍ４，Ｍ７と、ＮＭＯＳトランジスタＭ５，Ｍ６，Ｍ８と、定電流源Ｉａで構成される。
【００３８】
トランジスタＱ１のコレクタとトランジスタＱ２のエミッタは入力側のノードＮ１に接続されている。トランジスタＱ１はコレクタとベースが共通接続され、さらにトランジスタＱ３のベースと接続されている。そして、トランジスタＱ１とＱ３は、エミッタが接地に接続されてカレントミラー構成となっている。
【００３９】
これにより、ノードＮ１から正電流が電圧クランプ回路６０の内部に流入するとき（補助巻線Ｌ３に発生する電圧ＶＬ３が正電圧のとき）は、そのノードＮ１がトランジスタＱ１のベース・エミッタ間電圧（Ｖｂｅ）にクランプされる。この電圧が「第１のクランプ電圧」であり、これに応じた電流がトランジスタＱ３のコレクタから出力する。
【００４０】
また、トランジスタＱ２のベースはトランジスタＱ４のベースとコレクタに共通接続されている。トランジスタＱ４のエミッタはトランジスタＱ５のコレクタとベースに接続され、トランジスタＱ５のエミッタは接地に接続されている。そして、トランジスタＱ４のコレクタに定電流源Ｉａから電流Ｉａが流れることで、トランジスタＱ４とＱ５のベース・コレクタ間電圧は一定に保持される。
【００４１】
これにより、電圧クランプ回路６０のノードＮ１から負電流が電圧／電流変換回路５０に向けて流出するとき（補助巻線Ｌ３に発生する電圧ＶＬ３が負電圧のとき）は、トランジスタＱ２のエミッタ電圧は、トランジスタＱ４のコレクタ電圧（２Ｖｂｅ）からトランジスタＱ２のベース・エミッタ間の電圧（Ｖｂｅ）分だけ低下した電圧（Ｖｂｅ）でクランプされる。この電圧が「第２のクランプ電圧」であり、これに応じた電流がトランジスタＱ２のコレクタから取り出される。
【００４２】
そして、トランジスタＱ３のコレクタに流れる電流は、トランジスタＭ３，Ｍ４からなるカレントミラー回路によって、ノードＮ２からコンデンサＣ３に流れる充電電流に変換される。このコンデンサＣ３にはＯＦＦ電圧ＶＯＦＦが発生する。また、トランジスタＭ３，Ｍ７からなるカレントミラー回路によって、ノードＮ３からコンデンサＣ４に流れる充電電流に変換される。このコンデンサＣ４には電圧ＶＯＮが発生する。
【００４３】
一方、トランジスタＱ２のコレクタに流れる電流は、トランジスタＭ１，Ｍ２からなるカレントミラー回路とトランジスタＭ５，Ｍ６からなるカレントミラー回路とによってコンデンサＣ３に流れる放電電流に変換される。また、トランジスタＭ１，Ｍ２からなるカレントミラー回路とトランジスタＭ５，Ｍ８からなるカレントミラー回路によってコンデンサＣ４に流れる放電電流に変換される。
【００４４】
なお、請求項に記載の第１のトランジスタはトランジスタＱ１で構成され、第２のトランジスタはトランジスタＱ２で構成されている。また、第１のカレントミラー回路群は、トランジスタＱ１，Ｑ３，Ｍ３，Ｍ４で構成されている。また、第２のカレントミラー回路群は、トランジスタＱ２，Ｍ１，Ｍ２，Ｍ５，Ｍ６で構成されている。第３のカレントミラー回路群は、トランジスタＱ１，Ｑ３，Ｍ３，Ｍ７で構成されている。また、第４のカレントミラー回路群は、トランジスタＱ２，Ｍ１，Ｍ２，Ｍ５，Ｍ８で構成されている。また、第３のコンデンサはコンデンサＣ３で、第４のコンデンサはコンデンサＣ４でそれぞれ構成されている。
【００４５】
次に図５を参照して動作を説明する。パワートランジスタＭＰ１がＯＮしているときは、補助巻線Ｌ３の電圧ＶＬ３は正電圧であるので、この正電圧に応じて電圧／電流変換回路５０で変換された正電流が電圧クランプ回路６０に流入し、その電圧クランプ回路６０に第１のクランプ電圧が発生する。これにより、電圧クランプ回路６０ではこの第１のクランプ電圧に対応した電流がノードＮ２，Ｎ３から個々に出力してコンデンサＣ３，Ｃ４を充電する。
【００４６】
コンデンサＣ３の電圧ＶＯＦＦが上昇して基準電圧Ｖ１に達すると、ＯＦＦ信号生成回路２０から出力する電圧が、有効を示す“Ｈ”になる。このため、ドライバ１３１によってトランジスタＭ１２がＯＮし、ゲート電圧ＶＧ１が“Ｌ”となり、パワートランジスタＭＰ１がＯＦＦする。また、電圧ＶＯＦＦが“Ｈ”になったことで、トランジスタＭ９がＯＮしてコンデンサＣ４は瞬時に放電され、電圧ＶＯＮは０になる。また、トランジスタＭ１２がＯＮしているときは、トランジスタＭ１１がＯＮしないように、そのゲートがドライバ１３１によって“Ｌ”に制御される。
【００４７】
パワートランジスタＭＰ１がＯＦＦすると、２次巻線Ｌ２にフライバック電圧が発生し、整流ダイオードＤ１が導通して出力コンデンサＣ２が充電される。このとき、補助巻線Ｌ３の電圧ＶＬ３が負電圧になる。この負電圧に応じて、電圧／電流変換回路５０で変換された負電流が電圧クランプ回路６０から電圧／電流変換回路５０に流出し、その電圧クランプ回路６０に第２のクランプ電圧が発生する。これにより、電圧クランプ回路６０ではこの第２のクランプ電圧に対応した電流がノードＮ２，Ｎ３から個々に引き込まれて、コンデンサＣ３、Ｃ４が放電される。
【００４８】
コンデンサＣ３が放電されその電圧が電圧Ｖ１を下回ると、コンパレータ１４の出力であるＶＯＦＦが無効を示す“Ｌ”に変化する。このため、ドライバ１３１によってトランジスタＭ１２がＯＦＦとなるとともに、トランジスタＭ１１のゲートを低電圧にしていた動作が解除される。
【００４９】
また、電圧ＶＯＦＦが“Ｌ”に変化すると、トランジスタＭ９がＯＦＦとなり、トランジスタＭ１０はコンデンサＣ４の電圧ＶＯＮによる制御を受ける。このとき、電圧クランプ回路６０では第２のクランプ電圧が発生しているので、ノードＮ３は電流を引き込むが、ＯＮタイミング信号生成回路４０では、タイミング電流発生回路４１から電流Ｉｃが出力しているので、コンデンサＣ４は両電流の差分によって充電され、その電圧ＶＯＮがレベルシフト回路１１のトランジスタＭ１０のゲートに入力する。タイミング電流発生回路４１から出力する電流Ｉｃは、出力電圧ＶＯＵＴに反比例する電流であるが、その電圧ＶＯＵＴが所定値（目標値）よりも高い場合には、少ないかあるいは０Ａとなる。
【００５０】
この後、電流Ｉｃによって電圧ＶＯＮが上昇していくと、電流源Ｉｂの電流でバイアスされているトランジスタＭ１０のソース電圧が連動して上昇する。そして、そのソース電圧を電圧源Ｖａによりシフトされた電圧が、トランジスタＭ１１のゲートに加わり、そのトランジスタＭ１１のドレイン電流が徐々に増大して、ドライブ回路１０から出力するゲート電圧ＶＧ１がコンデンサＣ４の電圧ＶＯＦＦの増大に応じて徐々に高くなる。
【００５１】
そして、ゲート電圧ＶＧ１がパワートランジスタＭＰ１の閾値Ｖｔｈを超えると、そのパワートランジスタＭＰ１が完全にＯＮする。
【００５２】
このように、本実施例でもパワートランジスタＭＰ１がＯＮするとき、そのゲート電圧ＶＧ１が徐々に増大した後に閾値Ｖｔｈに達する動作となるため、そのパワートランジスタＭＰ１のＯＮ時に発生するサージ電流を大幅に抑制することができる。このため、パワートランジスタＭＰ１につながる電源トランスＴ２の巻線Ｌ１，Ｌ２，Ｌ３でのサージ電流によるリンギング発生を抑制でき、スイッチングノイズを低減できる。また、サージ電流が大きく抑制されることで変換効率を高めることができる。
【００５３】
なお、本実施例では、電圧クランプ回路６０のノードＮ３をコンデンサＣ４に接続しているが、必ずしも接続する必要はない。この場合、コンデンサＣ４は図１、図３で説明した場合と同様に動作する。
【００５４】
＜第４実施例＞
図６に本発明の第４に実施例のスイッチング電源装置を示す。本実施例では、図４のスイッチング電源装置において、さらに、コンデンサＣ４のノードＮ３の側（非接地側）に直列に抵抗Ｒ２を接続している。抵抗Ｒ２は請求項の第２の抵抗を構成している。
【００５５】
図７を参照して動作を説明する。パワートランジスタＭＰ１がＯＦＦになり、その後、整流ダイオードＤ１が非導通になると、パワートランジスタＭＰ１のドレイン電圧ＶＤ１が自由振動を行うので、それに比例して補助巻線Ｌ３の出力電圧ＶＬ３も０Ｖを中心にして振動する。このとき、コンデンサＣ４とそこに直列接続した抵抗Ｒ２には、その自由振動の充放電電流が流れる。
【００５６】
この際、補助巻線Ｌ３に発生する電圧ＶＬ３が正のときは、トランジスタＭ７を流れる電流により抵抗Ｒ２とコンデンサＣ４に充電電流が流れるので、ノードＮ３に発生する電圧ＶＯＮは、その充電電流が抵抗Ｒ２からコンデンサＣ４に流れることによって、コンデンサＣ４自体の充電電圧よりも高くなる。
【００５７】
一方、補助巻線Ｌ３に発生する電圧ＶＬ３が負のときは、トランジスタＭ８を流れる電流により抵抗Ｒ２とコンデンサＣ４に放電電流が流れるので、ノードＮ３に発生する電圧ＶＯＮは、その放電電流がコンデンサＣ４から抵抗Ｒ２に流れることによって、コンデンサＣ４自体の充電電圧よりも低くなる。
【００５８】
このような自由振動の間中、ノードＮ３の電圧ＶＯＮは振動しながら徐々に高くなってトランジスタＭ１０のゲートに入力し、そのトランジスタＭ１０のソース電圧を振動させる。そして、これによりトランジスタＭ１１のゲート電圧が振動しながら徐々に上昇した後に、ゲート電圧ＶＧ１が閾値Ｖｔｈに達してパワートランジスタＭＰ１がＯＮする。
【００５９】
パワートランジスタＭＰ１のゲート電圧ＶＧ１が閾値Ｖｔｈに到達するタイミングは、補助巻線Ｌ３の出力電圧ＶＬ３が上昇しているときである。このときは、パワートランジスタＭＰ１のドレイン電圧ＶＤ１が低くなっているときである（図７参照）。
【００６０】
以上により、パワートランジスタＭＰ１のドレイン電圧ＶＤ１の自由振動が発生しているときであっても、そのドレイン電圧ＶＤ１のボトムのタイミングでパワートランジスタＭＰ１がＯＮする擬似共振スイッチング動作が実現されることになり、パワートランジスタＭＰ１のＯＮタイミングに発生するノイズをさらに最小限にとどめることができる。
【００６１】
＜第５の実施例＞
図８に本発明の第５の実施例のスイッチング電源装置を示す。本実施例では、図４のスイッチング電源装置において、さらに、パワートランジスタＭＰ１のゲート側に抵抗Ｒ３が接続され、電圧／電流変換回路５０の入力側にコンデンサＣ５が接続されるように、抵抗Ｒ３とコンデンサＣ５の直列回路を接続した。抵抗Ｒ３は請求項の第３の抵抗を構成し、コンデンサＣ５は請求項の第５のコンデンサを構成している。
【００６２】
本実施例では、パワートランジスタＭＰ１がＯＦＦしている期間においてコンデンサＣ４の電圧ＶＯＮが徐々に上昇していき、ドライブ回路１０から出力するゲート電圧ＶＧ１も電圧源Ｖａでレベルシフトした電圧の上昇に応じて徐々に上昇する。不連続モードにおいて自由振動しているときは、補助巻線Ｌ３の電圧ＶＬ３の振動成分が、抵抗Ｒ３とコンデンサＣ５の直列回路によってゲート電圧ＶＧ１に重畳されるので、ゲート電圧ＶＧ１は振動しながら上昇する電圧となり、その電圧のある頂点でパワートランジスタＭＰ１が完全にＯＮすることになる。
【００６３】
このように本実施例においても、疑似共振スイッチングをさせることができ、パワートランジスタＭＰ１のＯＮタイミングに発生するノイズを最小限にとどめることができる。
【符号の説明】
【００６４】
１０：ドライブ回路、１１：レベルシフト回路、１２：バッファ回路、１３：パワートランジスタＯＦＦ回路、１３１：ドライバ
２０：ＯＦＦ信号生成回路、２１：コンバータ
３０：出力電圧フィードバック回路
４０：ＯＮタイミング信号生成回路、４１：タイミング電流発生回路
５０：電圧／電流変換回路
６０：電圧クランプ回路
１１０：ドライブ回路
１２０：制御回路
【図１】
0006487741.tif 000002
【図２】
0006487741.tif 000003
【図３】
0006487741.tif 000004
【図４】
0006487741.tif 000005
【図５】
0006487741.tif 000006
【図６】
0006487741.tif 000007
【図７】
0006487741.tif 000008
【図８】
0006487741.tif 000009
【図９】
0006487741.tif 000010
【図１０】
0006487741.tif 000011
【図１１】
0006487741.tif 000012