(57)【特許請求の範囲】
【請求項１】
グラフェン構造であって、
基板層と、
前記基板層上に配置される少なくとも２つのグラフェン層とを備えており、
前記少なくとも２つのグラフェン層がゲート電圧チューニング層と有効グラフェン層とを有し、該有効グラフェン層が１つ以上のグラフェン層を有しており、
前記グラフェン構造の磁気抵抗比が前記ゲート電圧チューニング層と前記有効グラフェン層との間の電荷移動度および／またはキャリア密度の差によって決まり、
前記ゲート電圧チューニング層の前記電荷移動度および／または前記キャリア密度は、前記グラフェン構造に印加されるゲート電圧によるチューニングが可能であるように構成されてなる、グラフェン構造。
【請求項２】
前記グラフェン層の数が２〜６である、請求項１に記載のグラフェン構造。
【請求項３】
前記グラフェン層の数が４〜６である、請求項２に記載のグラフェン構造。
【請求項４】
前記ゲート電圧チューニング層が前記有効グラフェン層の下にある、請求項１に記載のグラフェン構造。
【請求項５】
前記ゲート電圧チューニング層が前記有効グラフェン層の上にある、請求項１に記載のグラフェン構造。
【請求項６】
前記印加されるゲート電圧が、前記グラフェン構造の電荷中性点にある時に最大磁気抵抗比が得られるように構成されてなる、請求項１に記載のグラフェン構造。
【請求項７】
前記磁気抵抗比が温度に依存しない、請求項１に記載のグラフェン構造。
【請求項８】
磁界センサーであって、
基板層と、
前記基板層上に配置される少なくとも２つのグラフェン層とを備えており、
前記少なくとも２つのグラフェン層の上には電極が形成され、また、前記少なくとも２つのグラフェン層がゲート電圧チューニング層と有効グラフェン層とを有し、該有効グラフェン層が１つ以上のグラフェン層を有しており、
前記磁界センサーのグラフェン構造の磁気抵抗比が前記ゲート電圧チューニング層と前記有効グラフェン層との間の電荷移動度および／またはキャリア密度の差によって決まり、
前記ゲート電圧チューニング層の前記電荷移動度および／または前記キャリア密度が前記電極を介して前記グラフェン構造に印加されるゲート電圧によるチューニングが可能であるように構成されてなる、磁界センサー。
【請求項９】
前記グラフェン層の数が２〜６である、請求項８に記載の磁界センサー。
【請求項１０】
前記グラフェン層の数が４〜６である、請求項９に記載の磁界センサー。
【請求項１１】
前記ゲート電圧チューニング層が前記有効グラフェン層の下にある、請求項８に記載の磁界センサー。
【請求項１２】
前記ゲート電圧チューニング層が前記有効グラフェン層の上にある、請求項８に記載の磁界センサー。
【請求項１３】
前記印加されるゲート電圧が、前記グラフェン構造の電荷中性点にある時に最大磁気抵抗比が得られるように構成されてなる、請求項８に記載の磁界センサー。
【請求項１４】
前記磁気抵抗比が温度に依存しない、請求項８に記載の磁界センサー。
【請求項１５】
前記基板層が窒化ホウ素である、請求項８に記載の磁界センサー。
【請求項１６】
前記少なくとも２つのグラフェン層および前記基板層が薄膜を構成し、該薄膜が前記基板層の下に基層をさらに有してなる、請求項８に記載の磁界センサー。
【請求項１７】
前記基層が可撓性を有してなる、請求項１６に記載の磁界センサー。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は２０１３年１２月２７日に出願された米国特許出願第６１／９６４，２６８号に基づく優先権を主張する。
【０００２】
本発明は、一般的に磁気抵抗センサーに関するものであり、とくにグラフェン系磁気抵抗センサーに関するものである。
【背景技術】
【０００３】
ホールセンサーおよび磁気抵抗センサーの如き磁気センサーは、たとえばスピードセンサーや、冷蔵庫、携帯電話、洗濯機およびラップトップの内部の位置センサーなどとして日常生活の中で広く用いられている。
【０００４】
外部磁界の下でホール抵抗が変わるホールセンサーにはシリコン、ＩｎＡｓ、ＧａＡｓおよびＩｎＳｂの如き半導体が用いられている。シリコン系ホールセンサーは、モノリシック集積化に適しているものの、キャリアの移動度が低いために感度が貧弱である。感度は単位磁界当たりに生成される電圧（ｍＶ／ｍＴ）として定義される。ＩｎＳｂ半導体系ホールセンサーは、約４０，０００ｃｍ２／（Ｖ・ｓ）という高い移動度に起因する高感度を有しているが、この高い移動度は高価なマイクロンレベルの厚みの膜を必要とする。さらに、これらのＩｎＳｂ系ホールセンサーは、単位温度変化当たりの抵抗の変化が望ましくないほど大きい、すなわち抵抗温度係数が高い。さらに、ホールセンサーは、中程度磁界および高磁界における感度が比較的に高いが、低磁界において感度が貧弱である。
【０００５】
磁気抵抗センサーの利用可能性、低エネルギー消費量および低コストについて研究が行われた。磁気抵抗は、外部磁界の下における材料の電気抵抗の変化を表したものである。この重要な技術的特徴は情報記憶産業における磁気ハードディスク媒体からのデータの読み込み技術の開発に寄与するものである。磁気抵抗を有する材料が組み込まれた読取ヘッドは、低磁界（漂遊磁界）において非常に感度が高い。磁気抵抗センサーは低磁界において高感度を有しているものの、磁気抵抗センサー、とくに異方性磁気抵抗センサーは交差磁界誤差という問題を有しており、強磁界の検出には適していない。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
したがって、低磁界および高磁界の両方において高感度であるとともに、低抵抗温度係数および低コストを備えた磁気センサーが必要とされている。さらに、コンパクトさおよびコスト効率の良さを考慮すると、薄膜系センサーが厚膜系センサーよりも好まれる。さらに、添付の図面および背景技術とともに後述の詳細な説明および添付の特許請求の範囲から他の望ましい構成要素および特性が明らかになる。
【課題を解決するための手段】
【０００７】
第一の態様にかかるグラフェン構造が提供されている。かかるグラフェン構造は、基板と、基板上に配置される少なくとも２つのグラフェン層とを備えている。少なくとも２つのグラフェン層はゲート電圧チューニング層と有効グラフェン層とを有し、有効グラフェン層は１つ以上のグラフェン層を有している。かかるグラフェン構造の磁気抵抗比は、ゲート電圧チューニング層と有効グラフェン層との間の電荷移動度および／またはキャリア密度の差によって決まる。ゲート電圧チューニング層の電荷移動度および／またはキャリア密度はグラフェン構造に印加されるゲート電圧によるチューニングが可能である。
【０００８】
第二の態様にかかる磁界センサーが提供されている。かかる磁界センサーは、基板層と、基板層の上に配置される少なくとも２つのグラフェン層とを備えている。少なくとも２つのグラフェン層の上には電極が形成されている。また、少なくとも２つのグラフェン層はゲート電圧チューニング層と有効グラフェン層とを有し、当該有効グラフェン層は１つ以上のグラフェン層を有している。上述のグラフェン構造の磁気抵抗比は、ゲート電圧チューニング層間と有効グラフェン層との間の電荷移動度および／またはキャリア密度の差によって決まる。ゲート電圧チューニング層の電荷移動度および／またはキャリア密度は電極を介してグラフェン構造に印加されるゲート電圧によるチューニングが可能である。
【０００９】
当業者にとって明らかなように、図面の構成要素は単純かつ明快であることを考慮して記載されたものであり、必ずしも同一の縮尺とはなっていない。たとえば、本実施形態についての理解を促すために、概略ダイアグラム図の中の構成要素のうちのいくつかの寸法が他の構成要素と比べて誇張されているような場合もある。
【００１０】
下記の図面は、その全体にわたって、同様の参照数字は同一の部材または同様の機能を有する部材を表し、下記の詳細な記載とともに本明細書に組み入れられて本明細書の一部を形成し、さまざまな実施形態を例示し、それらのさまざまな原理および利点について説明する。
【図面の簡単な説明】
【００１１】
【図１（ａ）】電極を備えた本実施形態にかかる多層グラフェン系磁気抵抗センサーを示す概略ダイアグラム図である。
【図１（ｂ）】本実施形態にかかる図１（ａ）に記載の多層グラフェン系磁気抵抗センサーのグラフェン構造を示す分解組立図である。
【図２（ａ）】さまざまなキャリア密度ｎおよび電荷移動度μについて図１に記載の本実施形態にかかる多層グラフェン系磁気抵抗センサーを理論的にシミュレートして得られた磁気抵抗挙動を外部磁界の関数として示すグラフである。
【図２（ｂ）】さまざまなキャリア密度ｎおよび電荷移動度μについて図１に記載の本実施形態にかかる多層グラフェン系磁気抵抗センサーを理論的にシミュレートして得られた磁気抵抗挙動を外部磁界の関数として示すグラフである。
【図２（ｃ）】さまざまなキャリア密度ｎおよび電荷移動度μについて図１に記載の本実施形態にかかる多層グラフェン系磁気抵抗センサーを理論的にシミュレートして得られた磁気抵抗挙動を外部磁界の関数として示すグラフである。
【図２（ｄ）】さまざまなキャリア密度ｎおよび電荷移動度μについて図１に記載の本実施形態にかかる多層グラフェン系磁気抵抗センサーを理論的にシミュレートして得られた磁気抵抗挙動を外部磁界の関数として示すグラフである。
【図３（ａ）】窒化ホウ素基板およびＳｉＯ２基板の上に設けられた４層のグラフェンからなるセンサーを示す光学顕微鏡写真である。
【図３（ｂ）】−２５Ｖ〜２５Ｖまでゲート電圧（ＶＧ）について、窒化ホウ素製基板を備えたセンサーのドレイン−ソース電圧（Ｖｄｓ）をドレイン−ソース電流（Ｉｄｓ）の関数として示すグラフである。
【図３（ｃ）】無磁界の場合と９Ｔの正常な外部磁界の場合とについて、窒化ホウ素製の基板を備えたセンサーの４００Ｋの温度における抵抗をバックゲート電圧の関数として示すグラフである。
【図４（ａ）】１．９Ｋ〜３００Ｋまでの温度について、ＳｉＯ２基板上に５層のグラフェンが形成されたサンプルの磁気抵抗を外部磁界（Ｈ）の関数として示すグラフである。
【図４（ｂ）】１．９Ｋ〜３００Ｋまでの温度について、ＳｉＯ２基板上に５〜６層のグラフェンが形成されたサンプルの磁気抵抗を外部磁界（Ｈ）の関数として示すグラフである。
【図５（ａ）】−２５Ｖ〜２５Ｖまでのゲート電圧について、窒化ホウ素製基板上に４層のグラフェン構造が形成されたサンプルの４００Ｋの温度における磁気抵抗を外部磁界の関数として示すグラフである。
【図５（ｂ）】−２５Ｖ〜２５Ｖまでのゲート電圧について、シリコン／ＳｉＯ２基板上に４層のグラフェンが形成されたサンプルの４００Ｋの温度における磁気抵抗を外部磁界の関数として示すグラフである。
【図５（ｃ）】−２５Ｖ〜２５Ｖまでのゲート電圧について、４００Ｋの温度におけるホール抵抗率（ｐｘｙ）を正常な外部磁界の関数として示すグラフである。
【図６（ａ）】１０層のＣＶＤグラフェンが形成されたサンプルの３００Ｋの温度における抵抗をトップゲート電圧の関数として示すグラフである。
【図６（ｂ）】−１．６Ｖ〜２．０Ｖまでのトップゲート電圧について、１４０Ｋの温度における磁気抵抗を外部磁界の関数として示すグラフである。
【図６（ｃ）】−６０Ｖ〜１００Ｖまでのバックゲート電圧について、３００Ｋの温度におえる磁気抵抗を外部磁界の関数として示すグラフである。
【図７（ａ）】２Ｋ、３００Ｋおよび４００Ｋの温度について、窒化ホウ素製基板上に５〜６層のグラフェンが形成されたサンプルの磁気抵抗を外部磁界の関数として示すグラフである。
【図７（ｂ）】２Ｋ、３００Ｋおよび４００Ｋの温度について、３６０°全域にわたって抵抗率を面外（θ＝−９０°）から面内（θ＝０°）までの外部磁界の角度の関数として示すグラフである。
【図７（ｃ）】５０Ｋ〜４００Ｋの温度について、非局所的測定により得られる磁気抵抗を外部磁界の関数として示すグラフである。
【発明を実施するための形態】
【００１２】
下記の詳細な説明は、例示のみを意図したものであり、本発明または本発明の応用および使用を限定することを意図したものではない。さらに、本発明の先に記載の背景技術または下記の詳細な説明に提示する理論に拘束されることを意図したものではない。本実施形態の意図は、新規な多層グラフェン系磁気抵抗センサーを提供することにある。この多層グラフェン系磁気抵抗センサーは、低磁界と高磁界との両方において高感度を提供するものである。また、本多層グラフェン系磁気抵抗センサーは、ほとんど温度に依存しないので、４００Ｋという典型的な運転温度において温度ドリフト修正回路を必要としない。最後に、本多層グラフェン系磁気抵抗センサーは、異なるゲート電圧の下でチューニング可能な磁気抵抗を示す。また、このような好ましい特性を備える装置に設けられるべき多層グラフェン構造がさらに提案されている。
【００１３】
図１（ａ）を参照すると、本実施形態にかかる多層グラフェン系磁気抵抗センサー１００が示されている。グラフェンは、ハニカム状に配置される炭素原子の単一の層からなっている。多層グラフェンとは、周期的六方格子状に配置される炭素原子からなる単一の層を積層して得られるスタックのことである。特筆すべきことは、本実施形態では多層グラフェンが用いられているという点にあるが、他のいくつかの実施形態では、単一の層もしくは複数の層のグラフェン酸化物が用いられている場合もあれば、単一の層もしくは複数の層のグラフェン合成物が用いられている場合もあれば、または、単一の層もしくは複数の層のグラフェン誘導体が用いられている場合もある。多層グラフェン系磁気抵抗センサー１００は、基層１０６上に設けられるグラフェン構造１２０と、電極１１０とを備えている。基層１０６は高濃度にドープされた（不純物が添加された）シリコンであってもよい。また、基層１０６は柔軟なシートであってもよい。図１（ｂ）には、グラフェン構造１２０の分解図が示されている。グラフェン構造１２０は、基板１２９の上に４つのグラフェン層１２２、１２４、１２６および１２８を有している。いうまでもなく、ここでは４つグラフェン層が示されているが、異なる数のグラフェン層が用いられてもよい。たとえば３つ、５つまたは６つのグラフェン層が用いられてもよい。基板１２９は、シリコン／シリコン酸化物製の基板、窒化ホウ素製の基板などであってもよい。１１２、１１４、１１６および１１８を含む電極１１０は、グラフェン構造１２０の上に並列に配置され、グラフェン構造が電極１１０と基板１２９との間に位置するようにグラフェンの最上層と接触するようになっている。２つの電極を電圧に接続し、他の２つの電極を電流に接続することにより測定を行うことができる。たとえば、最も遠い２つの電極１１２および１１８を電流に接続し、電極１１４および１１６を電圧に接続するようにしてもよい。また、最も近い２つの電極１１２および１１４を電流に接続し、電極１１６および１１８を電圧に接続するようにしてもよい。これは非局所的測定と呼ばれる。これらの電極はＣｒであってもよいしおよび／またはＡｕであってもよい。
【００１４】
多層グラフェンは、キッシュ黒鉛から多層グラフェンを剥がすことにより調製することもできれば、または、化学気相成長法（ＣＶＤ）により調製することもできる。ＣＶＤ技術の進歩により、面積の大きな多層グラフェンのサンプルを容易に調製することができるようになり、そのことにより、本磁気抵抗センサーが工業的に実現可能なものとなった。
【００１５】
外部の磁界および電界の存在下における多層グラフェン系磁気抵抗センサーの輸送挙動を理論的に考察した。この理論的な考察では、グラフェン構造が２つの層のグラフェンを有し、各層が３次元（３Ｄ）のキャリア密度ｎｉ＝１、２および電荷移動度μｉ＝１、２を有していると仮定されている。２つの層のグラフェンは２次元（２Ｄ）のフィルムであると見なされる。ここでは、電気的な伝導に対してドルーデモデルが適用可能であると仮定されているので、磁界がない条件の下では、グラフェン構造の導電率（σ）は次の式により与えられる：
【００１６】
【数１】
0006586094.tif 000002
フィルムの面に対して垂直なＺ軸に沿った磁界Ｂおよびフィルムの面内のＸ軸に沿った電場Ｅが存在する条件の下では、フィルムの３Ｄ電流密度（Ｊ）は次の式により与えられる：
【００１７】
【数２】
0006586094.tif 000003
この式で、
【数３】
0006586094.tif 000004
は導電率テンソルである。
【００１８】
ドルーデモデルでは、次のように推定されている：
【００１９】
【数４】
0006586094.tif 000005
【００２０】
【数５】
0006586094.tif 000006
２つのグラフェン層が一緒に置かれた場合、２つのグラフェン層が同じ電界の下にあるので、このグラフェン構造を流れる電流の合計は次の式により与えられる：
【００２１】
【数６】
0006586094.tif 000007
２層グラフェン構造の総導電率は次の式により与えられる：
【００２２】
【数７】
0006586094.tif 000008
このことは並列に置かれた２つの抵抗器の場合に相当する。ただし、ここでは、スカラーではなく、２つのテンソルの合計である。導電率テンソルの逆数を求めることにより、抵抗率テンソルが得られ、次の式により表される。
【００２３】
【数８】
0006586094.tif 000009
【００２４】
【数９】
0006586094.tif 000010
式（７）および式（８）に式（３）、式（４）および式（６）を代入すると、サンプルの抵抗率が次の式で与えられる：
【００２５】
【数１０】
0006586094.tif 000011
【００２６】
【数１１】
0006586094.tif 000012
２つの条件を考慮する。第一の条件の下では、磁界Ｂは０に設定される。すなわち、磁界が存在しない。式（９）および式（１０）から次の抵抗率が導かれる：
【００２７】
【数１２】
0006586094.tif 000013
【００２８】
【数１３】
0006586094.tif 000014
この条件の下では  第一の層（σ１）の導電率が第二の層（σ２）の導電率よりはるかに大きい場合、すなわちｎ１μ１＞＞ｎ２μ２である場合、式（１１）からρｘｘ、０＝１／（ｅｎ１μ１）が導かれることに留意されたい。このことは、２層グラフェン構造の抵抗率が第一の層、すなわち最も導電性のある層の電荷移動度（μ１）およびキャリア密度（ｎ１）によって決まることを示している。
【００２９】
第二の条件の下では、磁界Ｂが第一の層の電荷移動度（μ１）および第二の層の電荷移動度（μ２）よりもはるかに大きく設定される。式（９）および式（１０）から次の抵抗率が導かれる。
【００３０】
【数１４】
0006586094.tif 000015
【００３１】
【数１５】
0006586094.tif 000016
２つの層がｎ２μ１＞＞ｎ１μ２である場合、式（１１）は次のようになる：
【００３２】
【数１６】
0006586094.tif 000017
式（１５）は、２層グラフェン構造の抵抗率が第二の層、すなわち最も導電性のない層の電荷移動度（μ２）によって決まることを示している。
【００３３】
要約すると、磁界が印加されていない場合、２層グラフェン構造の抵抗率は最も導電性のある層の電荷移動度によって決まり、比較的大きな磁界が印加されている場合、２層グラフェン構造の抵抗率は最も導電性のない層の電荷移動度によって決まるということである。２を超える数の層からなるグラフェン構造は２つの有効な層として取り扱うことができる。すなわち、バックゲート構造の丁度最下部の層（すなわち、チューニング可能な電荷移動度を備えている層）が第一の層であり、その他の残りの層が全体として第二の層として取り扱われる。このことは、２層グラフェンよりも層の数が多いグラフェンを２つの有効な層のスタック（積層体）として取り扱うことができることを意味する。したがって、上述の理論的な考察を２層グラフェンよりも層の数が多いグラフェンに対しても同様に適用することができる。
【００３４】
最大磁気抵抗は次の式によって与えられる：
【００３５】
【数１７】
0006586094.tif 000018
μ１＞＞μ２の条件の下では、磁気抵抗は次の式によって与えられる：
【００３６】
【数１８】
0006586094.tif 000019
式（１３）は、磁気抵抗を第一の層の電荷移動度と第二の層の電荷移動度との間の差を調節することにより任意に大きくすることができることを示している。
【００３７】
ここで図２を参照すると、２層グラフェン構造の抵抗率のシミュレーション結果が電荷移動度およびキャリア密度のさまざまなパラメータとともに示されている。図２（ａ）および図２（ｂ）には、磁界が印加されるとすぐに抵抗率が０から最大値まで上昇することが示されている。図２（ａ）には、次のパラメータ、すなわちｎ１＝１×１０１１ｃｍ−２、ｎ２＝１×１０１０ｃｍ−２、μ１＝１×１０４ｃｍ２／（Ｖ・ｓ）、μ２＝１×１０３ｃｍ２／（Ｖ・ｓ）が用いられていること、またグラフ２２０から分かるように、最大抵抗率が１０ｋΩを超えていることが示されている。図２（ａ）には、次のパラメータ、すなわちｎ１＝１×１０１１ｃｍ−２、ｎ２＝１×１０１０ｃｍ−２、μ１＝５×１０４ｃｍ２／（Ｖ・ｓ）、μ２＝１×１０３ｃｍ２／（Ｖ・ｓ）が用いられていること、またグラフ２４０から分かるように、最大抵抗率が６ｋΩを超えていることが示されている。
【００３８】
図２（ｃ）には、磁界が０から約１Ｔに増大するにつれて、抵抗率が０から最大値まで増大することが示されており、図２（ｄ）には、磁界が０から約０．００１Ｔに増大するにつれて、抵抗率が０から最大値まで増大することが示されている。このことは、低磁界で高感度が提供されることを示している。図２（ｃ）には、次のパラメータ、すなわちｎ１＝１×１０１２ｃｍ−２、ｎ２＝１×１０１１ｃｍ−２、μ１＝１×１０４ｃｍ２／（Ｖ・ｓ）、μ２＝１ｃｍ２／（Ｖ−ｓ）が用いられていること、またグラフ２６０から分かるように、最大抵抗率が１００ｋΩを超えていることが示されている。第一の層の電荷移動度（μ１）は第二の層の電荷移動度（μ２）の約１０４倍である。図２（ｃ）に用いられたパラメータでは、最大８．６×１０４％までの磁気抵抗を得ることができる。図２（ｄ）では、次のパラメータ、すなわちｎ１＝１×１０１１ｃｍ−２、ｎ２＝１×１０１１ｃｍ−２、μ１＝１．４×１０５ｃｍ２／（Ｖ・ｓ）、μ２＝３×１０３ｃｍ２／（Ｖ・ｓ）が用いられていること、またグラフ２８０から分かるように、最大抵抗率が４ｋΩを超えていることが示されている。第一の層の電荷移動度（μ１）は第二の層の電荷移動度（μ２）の約４７０倍である。図２（ｄ）に用いられているパラメータで最大１０００％の磁気抵抗を求めることができる。グラフェン構造の磁気抵抗がグラフェン層間の電荷移動度の差により決まるため、グラフェン層間の電荷移動度の差を変えることによってグラフェン構造の磁気抵抗が操作されることが分かる。
【００３９】
低磁界においてさえ抵抗率を急激に変えると大きな磁気抵抗を得ることができる。図２に示されている結果から、低磁界で高磁界感度を得るためには第二の層に比べて第一の層のよりも大きな移動度および低いキャリア密度が不可欠であると推論することができる。第一の層の電荷移動度およびキャリア密度はゲート電圧の下でチューニング可能である。電荷移動度は、電荷を帯びた不純物による散乱を減らす不純物の少ないかつ平坦な基板、たとえば窒化ホウ素製基板を用いることにより向上させることができる。グラフェン構造に印加するゲート電圧をチューニングすることによりキャリア密度を調節することができる。さらに詳細にいえば、グラフェン構造のキャリア密度はゲート電圧が電子数とホール数が等しくなる電荷中性点（以下、ＣＮＰと呼ぶ）にある時に最小となる。ＣＮＰにおけるキャリア密度はグラフェン構造の特性に応じて約１０１０〜１０１１ｃｍ−２程度である。電荷移動度をＤｒｕｄｅ導電率モデルから計算することができる。電荷移動度は、ＣＮＰにおいて最も高くなり、ＣＮＰの両側では減少していく。ＣＮＰにおけるグラフェン構造の電荷移動度は１０．０００ｃｍ２／（Ｖ・ｓ）よりも高くなりうる。上述の理論的な予測によれば、ゲート電圧がＣＮＰに接近すると、磁気抵抗の大きさおよび磁界の検出限界が増大することになる。
【００４０】
図３（ａ）を参照すると、製作された多層グラフェン磁気抵抗センサーの光学顕微鏡写真３２０が示されている。このセンサーは、ツーステップ（２段階）メカニカルトランスファープロセス（ｔｗｏ−ｓｔｅｐ  ｍｅｃｈａｎｉｃａｌ  ｔｒａｎｓｆｅｒ  ｐｒｏｃｅｓｓ）より調製され、４つの層のグラフェンを有している。このセンサーは２つのグラフェン構造３０２および３０４を有している。灰色領域３０２は窒化ホウ素製の基板を有するグラフェン構造であり、暗い領域３０４はシリコン／シリコン酸化物製の基板を有するグラフェン構造である。４つの部分を有する明るい領域３１２は、窒化ホウ素製の基板を有するグラフェン構造用のＣｒ／Ａｕ電極である。４つの部分を有する明るい領域３１４は、シリコン／シリコン酸化物製の基板を有するグラフェン構造用のＣｒ／Ａｕ電極である。これらのグラフェン構造は４つの層を有している。
【００４１】
窒化ホウ素製基板を有する４層グラフェン構造と電極との間の接触は、ソース電圧対ソース−ドレイン電流を測定することによって試験される。図３（ｂ）にはその結果がグラフ３４０として示されている。４００Ｋの温度においては、−２５Ｖ〜２５Ｖまでのすべてのゲート電圧について線形の関係を見ることができ、４層グラフェン構造と電極との間にオーム接触があることが分かる。最大抵抗率に対応する最大傾斜は、グラフェン構造のＣＮＰの周辺にある５〜１５Ｖのバックゲート電圧において得られる。ＣＮＰは範囲の広いものである。このことは、多層グラフェンの異なるバンド構造および多層グラフェン内のフェルミ面の熱的不鮮明化（ｔｈｅｒｍａｌ  ｓｍｅａｒｉｎｇ）に関連しうる。グラフェン層の番号が大きくなるにつれて荷電遮蔽効果により電界効果が劣化すると予想されている。研究結果によれば、電界効果は最大６層に至るまで依然として顕著であることが分かっている。
【００４２】
図３（ｃ）を参照すると、グラフ３６０によって、窒化ホウ素製基板を有する４層グラフェン構造の４００Ｋの温度における抵抗が４層グラフェン構造の面に対して垂直な０Ｔおよび９Ｔの外部磁界についてバックゲート電圧の関数として示されている。図３（ｃ）を参照すると、印加された磁界が荷電キャリアの抵抗を増大させ、すべてのゲート電圧において磁気抵抗がプラスになっていることが分かる。すべてのゲート電圧において抵抗の増加が見られるものの、はるかに大きな変化がＣＮＰの近くで見られる。このことは、低いキャリア密度およびより大きな可動性に起因するものであり、上述の理論的な考察を立証するものである。９Ｔの磁界では、約５Ｖのバックゲート電圧において３０ｋΩの最大の抵抗率が得られる。
【００４３】
グラフェン構造の磁気抵抗の温度依存性は次のように説明される。スコッチテープ技術により調製されたグラフェン構造を有するサンプルは、ＳｉＯ２基板上に５層または５〜６層のグラフェンを有している。このグラフェン構造を有する磁気抵抗センサーは、典型的には２０ｘ５μｍ２のサンプルサイズを有している。抵抗はＣｒ（５ｎｍ）／Ａｕ（８０ｎｍ）コンタクトを用いて線形四探針プローブ配列（ｌｉｎｅａｒ  ｆｏｕｒ  ｐｒｏｂｅ  ｇｅｏｍｅｔｒｙ）で測定される。図４（ａ）を参照すると、グラフ４２０により、１．９Ｋ〜３００Ｋまでの温度について、５層グラフェン構造を有するサンプルの磁気抵抗が外部磁界（Ｈ）の関数として示されている。ゲート電圧は印加されず、また、電流は３０μΑである。特筆すべきことは、磁気抵抗が電流に依存しないという点にある。２Ｔ〜８Ｔまでの範囲中の磁界では、低温度における磁気抵抗が高温度における磁気抵抗よりもわずかに大きいことが分かる。しかしながら、異なる温度における磁気抵抗の差は重要ではなく、５層グラフェン構造の磁気抵抗の温度依存性は弱いものである。３００Ｋの室温を含むほぼすべての温度において、５００％という大きな磁気抵抗が９Ｔの磁界で得られている。この大きな磁気抵抗が高感度な磁気抵抗センサーを実現している。図４（ｂ）には、１．９Ｋ〜３００Ｋまでの温度範囲について、５〜６層グラフェン構造を有するサンプルの磁気抵抗が外部磁界の関数としてプロットするグラフ４４０が示されている。さまざまな温度における磁気抵抗が、ほとんど互いに重なった状態にあり、センサーの温度非依存性を示している。したがって、この温度非依存性により、抵抗の温度係数（ＴＣＲ）の値が小さくなる。ＴＣＲはセンサーの実用性を判断するにあたって重要なパラメータである。というのは、大きなＴＣＲは与えられた温度差における抵抗のドリフトが大きいことを意味するため、温度補正用の電子回路がさらに必要となるからである。したがって、本磁気抵抗センサーの場合には電子回路は必要とはならない。３００Ｋの室温を含むほぼすべての温度において、１０００％という大きな磁気抵抗が９Ｔの磁界で得られる。本実施形態では、グラフェン構造はＳｉＯ２基板を有しているが、他の実施形態では、グラフェン構造は他のタイプの基板、たとえば窒化ホウ素製基板であってもよい。図７（ａ）から分かるように、窒化ホウ素製基板を有する４層グラフェン構造の磁気抵抗は、３００Ｋ〜４００Ｋの温度範囲においてＴＣＲが小さい。
【００４４】
次に、図５を参照して、これらのグラフェン構造の４００Ｋの温度における磁気抵抗特性について説明する。磁気抵抗センサーにとって４００Ｋは典型的な動作温度であり、この温度におけるグラフェン系磁気抵抗センサーについて開示したものはない。図５（ａ）を参照すると、−２５Ｖ〜２５Ｖのゲート電圧（ＶＧ）について、窒化ホウ素製基板上に４層のグラフェンを有するグラフェン構造のサンプルの磁気抵抗を外部磁界の関数としてプロットするグラフ５２０が示されている。すべての磁界において、ゲート電圧がＣＮＰの近傍にある時に最大磁気抵抗が得られることが分かった。約８８０％という最大磁気抵抗が９Ｔの磁界において得られている。ＣＮＰにおいて、磁気抵抗を示すグラフは、低磁界では放物線状／二次関数であるが、高磁界では線形であり、最大値に達する様子は見られない。ゲート電圧がＣＮＰから離調（ｔｕｎｅｄ  ａｗａｙ）されると磁気抵抗はＣＮＰの両側で減少する。このことによって、ゲート電圧に対する磁気抵抗のチューニング可能となる。ＶＱ＝−２５Ｖでは、磁気抵抗は９Ｔの磁界において約１３０％である。このゲート電圧における磁界に対する磁気抵抗の特性はＣＮＰの近傍におけるものと類似しているものの、高磁界において、磁気抵抗は最大値に到達した挙動を示している。したがって、−２５Ｖのゲート電圧ではより高い磁界を印加したとしても磁気抵抗をさらに増大させることはできない。
【００４５】
図５（ｂ）を参照すると、−２５Ｖ〜２５Ｖのゲート電圧について、ＳｉＯ２基板の上に４層のグラフェンを有するグラフェン構造のサンプルの４００Ｋの温度における磁気抵抗を外部磁界の関数としてプロットするグラフ５４０が示されている。ＳｉＯ２基板を有するグラフェン構造の磁気抵抗が図５（ａ）に示されているような窒化ホウ素製基板を有するグラフェン構造の磁気抵抗よりもはるかに小さいことが分かった。このことは、ＳｉＯ２基板を有するグラフェン構造の移動度の低下に起因すると考えられる。窒化ホウ素製基板を用いることで、基板内の電荷を帯びた不純物が削減され、移動度が向上する。しかしながら、ＳｉＯ２基板を有するグラフェン構造の磁気抵抗は、図５（ａ）に示されるような窒化ホウ素製基板を有するグラフェン構造の磁気抵抗と同様の傾向を有している。このことは、磁気抵抗特性が多層グラフェンの固有の特性を反映していることを意味している。ＣＮＰとは、抵抗率または抵抗をゲート電圧に対してプロットしたグラフにおける最大点のことである。この場合のＣＮＰは、窒化ホウ素上に設けられたグラフェンよりもわずかに高いゲート電圧に向けてシフトする。このシフトは電荷の不均一性の差に起因して基板上に設けられたグラフェンの表面の反応性が異なることによるものである。いずれの場合であって、磁気抵抗はゲート電圧によりチューニング可能である。
【００４６】
図５（ｃ）を参照すると、−２５Ｖ〜２５Ｖまでゲート電圧について、４００Ｋの温度におけるホール抵抗率（ρｘｙ）を外部磁界の関数としてプロットするグラフ５６０が示されている。この場合、磁界はグラフェン層の面に対して垂直に印加されている。磁界がグラフェン構造の面に対して垂直であるため、幾何学形状から生じるＭＲへの影響がホール抵抗率の測定値から取り除かれることとなる。ホール抵抗率は、異なるゲート電圧において非線形挙動（特性）を示している。このことは、異なる電荷移動度およびキャリア密度を有する異なるグラフェン層からの影響を示唆している。この影響も２つの有効層からのものであると考えることができる。一方の有効層はゲート電圧チューニング層であり、他方の有効層はその他のすべての層を含んだものである。当業者にとって明らかなように、ゲート電圧チューニング層は、２つ以上のグラフェン層のうちの最も下側の層のことであるのが一般的であるものの、２つ以上のグラフェン層のうちの最も上側の層のことであってもよい。ＣＮＰよりも高いゲート電圧では、抵抗率曲線は負の傾斜を示し、大多数の荷電粒子が電子であることを示唆している。ＣＮＰよりも低いゲート電圧では、正の傾斜から明らかなように大多数の荷電粒子がホールである。ＣＮＰにおいては、抵抗率はすべての磁界においてほとんど０である。
【００４７】
図６（ａ）を参照すると、ＣＶＤにより調製された１０層グラフェン構造のサンプルの３００Ｋの温度における抵抗をトップゲート電圧の関数としてプロットするグラフ６２０が示されている。この測定の間、磁界は印加されなかった。最上部のゲートおよび最下部のゲートを有するとともに、最上部のゲート上に設けられる４つの電極に加えて、１つの最上部のゲート電極および１つの最下部のゲート電極を有する磁気抵抗センサーを製作した。最下部のゲートは、ＳｉＯ２（３００ｎｍ）／Ｓｉ（高濃度にドープされた）基板上に１０層グラフェン構造を設けることにより形成されており、また、高濃度にドープされたＳｉ基板の接続には銀ペーストが用いられている。トップゲートは、トップゲート電極に接する液体電解質を用いて形成されている。液体電解質が構造上グラフェンの近傍にあるため、この側面の電極がトップゲートのように効果的に働く。グラフェン層と液体電解質との間に１ｎｍの厚みの二重層コンデンサーが形成され、大きな容量をもたらしている（単位面積当たりの容量Ｃ＝ｋε０／ｄ。この式で、ｋは誘電率であり、ｄはグラフェン層と液体電解質との間の厚みである）。液体電解質は、コンデンサーを形成するためにグラフェンに大きなキャリア密度を効率的にもたらす。抵抗は、ＣＮＰにおいて最大値を示し、ＣＮＰの両側において急激に小さくなる。抵抗率のヒステリシスは、荷電粒子がグラフェン層と電極との間の界面に閉じ込められることに起因する。図６（ａ）のヒステリシスが図３（ｃ）のものよりも激しく、１０層のＣＶＤサンプルにより多くの電荷が閉じ込められることを示していることが分かる。キャリア密度（ｎ）はＣＮＰの両側において直線状に増大する。
【００４８】
図６（ｂ）を参照すると、−１．６Ｖ〜２．０Ｖのトップゲート電圧ついて、１４０Ｋの温度における磁気抵抗を外部磁界の関数としてプロットするグラフ６４０が示されている。磁気抵抗がＣＮＰの近傍で最大であることが分かる。さまざまなトップゲート電圧における１３００Ｋの磁気抵抗（図示せず）は、４０Ｋの磁気抵抗と非常に類似しているが、磁気抵抗の値がわずかに大きくなっている。図６（ｃ）には、−６０Ｖ〜１００Ｖのバックゲート電圧について、３００Ｋの温度における磁気抵抗を外部磁界の関数としてプロットするグラフ６６０が示されている。トップゲートの場合の傾向と同様の傾向が見られるものの、磁気抵抗の値がわずかに大きくなっている。このことは、最上部の面が最下部の面よりもはるかに敏感であることによる環境効果に起因する可動性の差によるものである可能性がある。特筆すべきことは、トップゲートのＣＶＤグラフェンサンプルの１００％近傍の磁気抵抗値およびバックゲートのＣＶＤグラフェンサンプルの２００％近傍の磁気抵抗値が図５に示されるようなスコッチテープサンプルよりはるかに低いという点である。このことは、ＣＶＤグラフェンの移動度がはるかに高い移動度を有する剥離（スコッチテープ）グラフェンサンプルと比較して貧弱であることに起因するものである。
【００４９】
図７（ａ）を参照すると、窒化ホウ素製の基板上に設けられた５〜６層グラフェン構造のサンプルの２Ｋ、３００Ｋおよび４００Ｋの温度における磁気抵抗を外部磁界の関数としてプロットするグラフ７２０が示されている。ここではゲート電圧は印加されていない。４００Ｋで約２０００％の最大磁気抵抗が９Ｔの磁界において得られている。サンプルが３００Ｋにまで冷やされても、磁界の関数としてプロットされている磁気抵抗はほとんど変わらないままである。このことは、サンプルがこの温度範囲において非常に小さなＴＣＲを有していることを示唆している。驚くことには、サンプルが２Ｋにまで冷やされると、磁気抵抗は９Ｔの磁界において約６０００％という非常に大きな値にまで上昇した。低温におけるこの大きな上昇は、量子効果が現れていることを示唆している可能性がある。
【００５０】
図７（ｂ）を参照すると、２Ｋ、３００Ｋおよび４００Ｋの温度について、抵抗率を外部磁界の配向角（ｏｒｉｅｎｔａｔｉｏｎ  ａｎｇｌｅ）の関数としてプロットするグラフ７４０が示されている。磁気抵抗はサンプル面に対して異なる磁界の向き（ｍａｇｎｅｔｉｃ  ｆｉｅｌｄ  ｏｒｉｅｎｔａｔｉｏｎｓ）で測定されている。９Ｔという一定の磁界における磁界の向きは、３６０°の完全なサイクルで、面外（θ＝０°）から面内（θ＝９０°）に至るまで変更されている。磁気抵抗は、ローレンツ力に起因して、磁界がサンプル面に対して垂直（すなわち、θ＝０°、１８０°および３６０°）にある場合に最大となる。ローレンツ力は
【数１９】
0006586094.tif 000020
として表される。この式で、ｑはキャリア電荷であり、ｖは電流の方向に沿った面内速度であり、Ｈは磁界の強度である。磁界がサンプル面に対して垂直となると、グラフェン面内の荷電粒子が偏向させられ、磁気抵抗が最大となり、この時に、ローレンツ力が最大となる。磁気抵抗は、４００Ｋおよび３００Ｋにおいて角度に対して余弦（コサイン）の関係を示し、ローレンツ力の上記の役割が正しいことを証明している。本明細書では、磁気抵抗を古典的磁気抵抗と呼ぶこととする。しかしながら２Ｋの温度では、磁気抵抗は単純な余弦の挙動から外れ、とくに磁界が約θ＝９０°および１８０°である時に大きくなる。この偏向は、磁気抵抗に影響を与えうるさらなる因子、ほぼ確実に磁気抵抗の量子を起源とする因子の存在を強く指摘する。そこで、量子起源に関連する磁気抵抗のことを量子磁気抵抗と呼ぶこととする。４００Ｋでは、グラフェン構造には古典的磁気抵抗のみが存在し、２Ｋでは、古典的磁気抵抗が優性であり、偏向が最小限に抑えられている。コサインフィッティングにより、２Ｋにおける量子に関連する磁気抵抗が約７００％であり、３００Ｋおよび４００Ｋにおける古典的磁気抵抗が約５３００％であることが計算で求められている。このことは、古典的量磁気抵抗の寄与および量子磁気抵抗の寄与を磁気抵抗の量により明確に分離している。それに加えて、磁気抵抗の測定結果をグラフェン面内の磁界の向きの関数として表すことにより、グラフェン面内の全範囲の磁界の向きにおいて磁気抵抗が無視できるほど小さいことが分かる。というのは、ローレンツ力に起因する影響を抵抗に対して与えるにはグラフェン層の厚みが非常に薄いためだからである。さらにこのことは、古典的なローレンツ力誘発磁気抵抗が荷電粒子と格子面との間の相互作用により生じるということが正しいことを証明している。
【００５１】
図７（ｃ）を参照すると、非局所的測定により得られる５０Ｋ〜４００Ｋの温度における磁気抵抗を外部磁界の関数としてプロットするグラフが示されている。グラフェンセンサーの低磁界における感度を向上させるために抵抗の非局所的測定が行われた。驚いたことには、非局所的磁気抵抗が５０Ｋにおいて非常に大きく、約３５０００％にまで達している。非局所的磁気抵抗は、４００Ｋにおいて依然として実用化にとって非常に大きく、８Ｔの磁界において約２５００％である。低磁界における磁界感度は２０ｍＴの磁界範囲において０．０５ｍＶ／ｍＴである。これは既存の装置とほぼ同等である。しかしながら、グラフェンは、コスト材料の厚みがＩｎＳｂ系の装置の場合の数マイクロンと比べてわずか数ナノメーターであるため費用効率の高い装置を提供することができる。大規模な化学気相成長（ＣＶＤ）技術の利点により、センサーは市場需要に合わせて容易に拡大縮小することが可能である。
【００５２】
以上のように、本実施形態にかかる有利なグラフェン構造およびその有利なグラフェン構造を備える磁気抵抗センサーが提供されている。窒化ホウ素製基板上に設けられた多層グラフェン構造では、約２０００％という非常に大きな磁気抵抗が４００Ｋにおいて観察されている。この磁気抵抗はゲート電圧によるチューニングが可能である。このことにより、センサーにはさらなる能力が提供されることになる。このグラフェン構造は、３００Ｋ〜４００Ｋの温度範囲における温度依存性は低い。このことにより、既存の磁気センサーにおける温度ドリフト問題が解決される。２〜４００Ｋの温度範囲では、量子効果の寄与が非常に小さいため古典的磁気抵抗が優性となる。窒化ホウ素製基板上に設けられたグラフェン構造では、ＳｉＯ２製基板と比較して移動度が向上するために磁気抵抗が著しく高められる。このことにより、低磁界および高磁界の両方において高感度のセンサーの実現が可能となる。非局所的抵抗測定法は、低磁界に対する総感度を著しく向上させることによって、積層材料を次世代感知装置の材料として将来的に非常に有望な材料としている。それに加えて、グラフェン系磁気抵抗センサーは、サンプル面に対して垂直な磁界を検出し、また、その感度が面内磁界には弱いために、交差磁界誤差の可能性を排除する。この磁気抵抗センサーは、垂直な磁気記録および磁界感知（ポジションセンサー、スピードセンサーなど）に適用される可能性を有している。さらに、グラフェン系磁気抵抗センサーは、さまざまな供給源（食物、昆虫および廃棄物）からグラフェンを入手することが可能なために費用効率が高い。さらに、１ｎｍの多層グラフェンはマイクロン単位の厚みのＩｎＳｂよりはるかに安価である。すなわち、グラフェンはプラスチックを含むいかなる基板にも容易に形成することができるが、ＩｎＳｂはＧａＡｓ製基板上におけるエピタキシャル成長を必要とする。本発明の先の詳細な記載において複数の例示の実施形態が提示されているが、いうまでもなく多くの数の変形例が存在する。たとえば、本明細書の教示から当業者にとって明らかなように、本発明が角度感知素子、位置感知素子、光ポンピング素子、核歳差素子または超電導量子干渉素子（ＳＱＵＩＤ）にさらに適用されてもよい。
【００５３】
またいうまでもなく、上述の複数の例示の実施形態は、例示のみを意図したものであって、本発明の技術範囲、用途、作用および構成をいかなる形でも限定することを意図したものではない。もっと正確にいえば、先の詳細な記載は、本発明の例示の実施形態を実現するための有益な手引き（ロードマップ）を当業者に提供するためのものであって、添付の特許請求の範囲に記載の本発明の技術範囲から逸脱することなく、例示の実施形態に記載の要素および操作方法の機能および構成にさまざまな変更が加えられてもよいことはいうまでもないことである。
【図１（ａ）】
0006586094.tif 000021
【図１（ｂ）】
0006586094.tif 000022
【図２（ａ）】
0006586094.tif 000023
【図２（ｂ）】
0006586094.tif 000024
【図２（ｃ）】
0006586094.tif 000025
【図２（ｄ）】
0006586094.tif 000026
【図３（ａ）】
0006586094.tif 000027
【図３（ｂ）】
0006586094.tif 000028
【図３（ｃ）】
0006586094.tif 000029
【図４（ａ）】
0006586094.tif 000030
【図４（ｂ）】
0006586094.tif 000031
【図５（ａ）】
0006586094.tif 000032
【図５（ｂ）】
0006586094.tif 000033
【図５（ｃ）】
0006586094.tif 000034
【図６（ａ）】
0006586094.tif 000035
【図６（ｂ）】
0006586094.tif 000036
【図６（ｃ）】
0006586094.tif 000037
【図７（ａ）】
0006586094.tif 000038
【図７（ｂ）】
0006586094.tif 000039
【図７（ｃ）】
0006586094.tif 000040