(57)【特許請求の範囲】
【請求項１】
半導体ダイのための低熱応力パッケージであって、
基板と、
この基板から延出する台座であり、前記半導体ダイを前記基板から離間させて支持し、且つ前記基板と前記半導体ダイの張り出し部分との間に間隙が形成され、前記半導体ダイの熱膨張及び収縮を可能とする台座であり、この台座の有する装着面は、この台座へ装着される半導体ダイの装着面よりも少なくとも５０％小さい台座と、
前記基板へ結合されたヒートシンクであり、このヒートシンクは前記台座の装着面を越えて、且つ前記半導体ダイの装着面を越えて延出するヒートシンクと、
はんだの層であり、このはんだの層は前記基板を前記台座へ取り付けるはんだの層と、
を備える低熱応力パッケージ。
【請求項２】
請求項１の半導体ダイのための低熱応力パッケージにおいて、前記台座は銅から成る半導体ダイのための低熱応力パッケージ。
【請求項３】
請求項１の半導体ダイのための低熱応力パッケージにおいて、前記台座は、鋳造された台座、スタンピングされた台座、又はエッチングされた台座のうちの少なくとも一つである半導体ダイのための低熱応力パッケージ。
【請求項４】
請求項１の半導体ダイのための低熱応力パッケージにおいて、前記台座は前記基板へリフローはんだ付けされている半導体ダイのための低熱応力パッケージ。
【請求項５】
請求項１の半導体ダイのための低熱応力パッケージにおいて、前記台座は３９ｍｉｌ（０．９９０６ｍｍ）の高さを有する半導体ダイのための低熱応力パッケージ。
【請求項６】
請求項１の半導体ダイのための低熱応力パッケージにおいて、前記台座は２００ｍｉｌ（５．０８ｍｍ）の第１の幅及び長さを有する半導体ダイのための低熱応力パッケージ。
【請求項７】
半導体デバイスであって、
台座部分、基板部分、及び前記基板部分に接合されたヒートシンクを有する低熱応力パッケージと、
この低熱応力パッケージの前記台座部分に装着された半導体ダイと、
前記台座部分を前記基板部分へ取り付けるはんだの層とを備え、
前記台座部分は前記半導体ダイを前記基板部分から離間させて支持し、且つ前記基板部分と前記半導体ダイの張り出し部分との間に間隙を形成し、
前記台座部分は、前記半導体ダイの装着面よりも少なくとも５０％小さな装着面を有し、前記ヒートシンクは前記半導体ダイの張り出し部分を越えて延出する半導体デバイス。
【請求項８】
請求項７の半導体デバイスにおいて、前記台座部分は前記半導体ダイと前記基板部分の間に配置される半導体デバイス。
【請求項９】
請求項８の半導体デバイスにおいて、前記台座部分は、鋳造された台座部分、スタンピングされた台座部分、又はエッチングされた台座部分のうちの少なくとも一つである半導体デバイス。
【請求項１０】
請求項７の半導体デバイスにおいて、前記台座部分は銅から成る半導体デバイス。
【請求項１１】
請求項７の半導体デバイスにおいて、前記台座部分は前記基板部分へリフローはんだ付けされている半導体デバイス。
【請求項１２】
請求項７の半導体デバイスにおいて、前記半導体ダイは、複数の半導体ダイを有する半導体ダイ積層である半導体デバイス。
【請求項１３】
請求項７の半導体デバイスにおいて、前記台座部分は３９ｍｉｌ（０．９９０６ｍｍ）の高さを有する半導体デバイス。
【請求項１４】
請求項７の半導体デバイスにおいて、前記台座部分は２００ｍｉｌ（５．０８ｍｍ）の第１の幅及び長さを有する半導体デバイス。
【請求項１５】
半導体デバイスの熱応力を最小にする方法であって、
低熱応力パッケージの台座部分に半導体ダイを装着し、前記台座部分が前記半導体ダイを基板部分から離間して支持し、且つ前記基板部分と前記半導体ダイの張り出し部分との間に間隙を形成して前記半導体ダイの熱膨張及び収縮を可能とし、
前記基板部分を前記台座部分へ取り付け、
ヒートシンクを前記基板部分へ結合し、このヒートシンクは前記半導体ダイの張り出し部分を越えて延出し、
前記半導体ダイと前記台座部分との間の接着領域は前記半導体ダイの装着面よりも少なくとも５０％小さい方法。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
開示事項の分野
【０００２】
本開示は、一般に半導体デバイスの分野に関し、特に広域半導体ダイのための低熱応力パッケージに関する。
開示事項の背景
【０００３】
集積回路をパッケージングすることは、一般に半導体デバイス製作の最終段階である。パッケージングの間、半導体ダイ（それは半導体デバイスの中心を表す）は、ダイを物理的な損傷及び腐食から保護するハウジングに入れられる。例えば、半導体ダイは、はんだ合金リフロー、伝導性エポキシなどを用いて銅基板に一般に搭載される。搭載された半導体ダイは次いでエポキシ合成物内でしばしばカプセル化される。
【０００４】
半導体デバイスの所要電力が近年増加するにつれて、より大きな半導体ダイ（しばしば「広域半導体ダイ」と称される）が電流処理に対応してより大きなレベルを提供するために必要となった。或る場合には、例えばＴＶＳダイオード用途では、複数の広域ダイは、充分に高い破壊電圧を提供するために、積層された形態で直列に接続せねばならない。広域半導体ダイのパッケージングに関連した基本的な問題は、ダイの熱膨張係数（ＣＴＥ）とダイが搭載される基板との間の不整合の影響である。このような不整合は、温度サイクリング状態に晒されるとき、ダイ及びそれらの基板が、異なる率で、及び、異なる程度へ、膨張及び収縮することをもたらす。そのように、ダイは熱応力を受ける。明らかなように、半導体ダイ（例えば、シリコン・ダイ等）は比較的に脆い。従って、半導体ダイは、そのような熱応力の結果として、しばしば割れるか又は破断し、これはデバイスの故障を引き起こす。
【０００５】
熱応力の量は、通常は、ダイとその基板との間の接着された表面積（即ち、接着された表面の領域対表面接触）の量に比例している。従って、温度サイクリングの間、持続する相当な熱応力の結果として、広域半導体ダイ（これはより小さなダイと比較してより広い接着された表面積をそれらの基板と共有する）は、より割れる傾向がある。例えば、図１は、銅基板１２０に直接リフローされる三つの広域半導体ダイ１１０のスタック１００の有限要素分析（ＦＥＡ）を表す。ダイ１１０の表面積の概ね１００％は、基板１２０に接着される。ダイ１１０が相当な量の熱応力の下に置かれることは、この観点から明らかである。
【０００６】
ＣＴＥ不整合問題を軽減するために、シリコンのものに類似する複数のＣＴＥを有する材料から形成されるバッファ層は、しばしば半導体ダイと基板（例えば、銅）との間に搭載される。例えば、電気的絶縁が半導体ダイと基板との間に望まれる場合、バッファ層は、セラミック材料、例えばアルミナ又はＡＬＮｉから形成されることもある。電気的絶縁が望ましくない場合、バッファ層は、導電性材料、例えばモリブデン又はタングステン合金から形成されることもある。そのような材料は一般に非常に高価であり、従来の集積回路組み立て作業に適用することが困難である。
【０００７】
上述の観点においては、温度サイクリングの間にダイに相当な熱応力を受けさせない広域半導体ダイのための低コストで、容易に実装されたパッケージを提供することが望ましいであろう。
概要
【０００８】
本開示によれば、広域半導体ダイのための低熱応力パッケージが提供される。このパッケージは、例えば銅から形成し得る基板を含むことがある。例えば、少なくとも他の台座（これもまた銅から形成し得る）は、基板から延伸し得る。台座の頂部は、ダイの底部又は台座に搭載されたダイ積層よりも小さい場合がある。従って、ダイ又はダイ積層と台座との間の接着された領域は、従来のパッケージ形態の接着された領域より小さい。従って、ダイ又はダイ積層が負う熱応力の量は、そのような応力の結果としてダイが割れる傾向にある従来のパッケージ形態と比較して低減される。
【図面の簡単な説明】
【０００９】
ここで例示として、開示されたデバイスの特定の実施形態にについて、添付図面を参照して説明する。
【００１０】
【図１】図１は、従来技術の半導体パッケージの有限要素分析を図解する側面図である。
【００１１】
【図２】図２Ａ−図２Ｂは、それぞれ、本開示により低熱応力パッケージを含む半導体デバイスのブロック図を図解する側面図と上面図である。
【００１２】
【図３】図３は、本開示により低熱応力パッケージを含む半導体デバイスを図解する側面図である。
【図４】図４は、本開示により低熱応力パッケージを含む半導体デバイスを図解する側面図である。
【００１３】
【図５】図５は、本開示により低熱応力パッケージを含む半導体デバイスの有限要素分析を図解する側面図である。
【００１４】
【図６】図６は、２５０ｍｉｌ（６．３５ｍｍ）台座で本開示により半導体パッケージの有限要素分析を図解する側面図である。
【００１５】
【図７】図７は、３００ｍｉｌ（７．６２ｍｍ）台座で本開示により半導体パッケージの有限要素分析を図解する側面図である。
【００１６】
【図８】図８は、３５０ｍｉｌ（８．８９ｍｍ）台座で本開示により半導体パッケージの有限要素分析を図解する側面図である。
【００１７】
【図９】図９は、３７５ｍｉｌ（９．５２５ｍｍ）台座で本開示により半導体パッケージの有限要素分析を図解する側面図である。
【００１８】
【図１０】図１０は、従来技術の半導体パッケージと本開示による半導体パッケージとの間の実験的な性能比較の結果を示す表である。
【００１９】
詳細な説明
図２Ａは、本開示の少なくとも幾つかの実施形態により配置された低熱応力パッケージ２１０（以下、「パッケージ」）を含む半導体デバイス２００のブロック図を図解する。図示のように、半導体デバイス２００はパッケージ２１０に搭載されたダイ２２１を含む。当業者は、ダイ２２１はそのようにされていることを認めるであろう。そのように、ダイ２２１の正確な性質については、ここで述べない。しかしながら、幾つかの実施形態において、ダイ２２１は広域ダイである場合がある（例えば、２５０ｍｉｌ２（６．３５ｍｍ２）より大きく、６.３５ｍｍ２より大きな領域を有するダイなど）。ダイ２２１は、材料２４１（例えば、はんだ、伝導性エポキシ、又は他の適宜な材料）を用いてパッケージ２１０に装着し得る。例えば、ダイ２２１は、はんだリフロー処理を用いるはんだにより、パッケージ２１０へ装着することができる。更に、図２には示されていないが、半導体デバイス２００はプラスチック又はエポキシにカプセル化されることもある（例えば、半導体デバイス２００を保護するため）。
【００２０】
パッケージ２１０は、ダイ２２１を支持するように構成されている。図示されているように、パッケージ２１０の上部はダイ２２１の底部の表面積よりも実質的に少ない表面積を有する。従って、ダイ２２１とパッケージ５１０との間の接着された表面積は、ダイ積層が基板の主要面に直接に接着される従来のパッケージ（例えば、図１参照）の接着された表面積よりも相当に小さい。本開示のパッケージ形態は、以下により完全に説明するように、温度サイクリングの間、ダイ２２１に加えられる熱応力の量の相当な低減をもたらすので、ダイが割れる傾向が低減される。
【００２１】
コネクタ２３１は、ダイ２２１へ作動的に接続されている。コネクタ２３１は導電性材料（例えば、銅、銅の合金、銀等）から製造し得るので、ダイと、半導体デバイス２００が接続される回路との間の電気的接続を提供するように構成し得る。コネクタ２３１は、このコネクタ２３１の平面取付けを容易にする屈曲部２３３を有して示されているが、或る例は他の形態によるコネクタ２３１を有することもある。
【００２２】
パッケージ２１０は、基板２１１、台座２１３、及びヒートシンク２１５を含む。上述で発表したように、パッケージ２１０は、ダイ２２１とパッケージ２１０との間の接着された領域を低減させるように構成されている。或る例においては、パッケージ２１０は、基板２１１より上方にダイ２２１を上げて、台座２１３上にダイ２２１を支持するように構成されている。台座２１３は、ダイ２２１の装着面よりも実質的により小さい装着面を有するように構成されている。例えば、図２Ｂは半導体デバイス２００の上面図を図解し、ダイ２２１及び台座２１３を示す。図示のように、台座２１３の装着面の面積（即ち、２５１）は、ダイ２２１の面積（即ち、２５３）よりも相当に小さい。台座２１３は概ね円形形状を有するように図解されているが、幾つかの実施形態は、正方形、長方形、又は他の形状の台座を設けることもある。そのように、ダイ２２１は、ダイ２２１と基板２１１との間の変動するＣＦＥに起因する熱応力により影響を受けることはないであろう。或る例においては、台座２１３の装着面の面積は、それが７５％以下の面積を有するならば、台座２１３の装着面の面積はダイ２２１の装着面の面積よりも相当に小さい。或る例においては、台座２１３の装着面の面積は、それが５０％以下の面積を有するならば、ダイ２２１の装着面の面積よりも相当に小さい。或る例においては、台座２１３の装着面の面積は、それが３０％以下の面積を有するならば、ダイ２２１の装着面の面積よりも相当に小さい。或る例によれば、ダイ２２１の領域は、ダイ２２１の金属化領域に対応し得る。上述に示されるように、ダイ２２１を台座２１３に支持することは、ダイ２２１に影響を及ぼす熱応力の低減を与える。そのように、半導体デバイス２００は、ダイ２２１のＣＴＥ、基板２１１と台座２１３との間の不整合に対してより強固である場合がある。
【００２３】
一般に、基板２１１及び台座２１３は、望ましい熱及び電気伝導特性を有する任意の材料から製作し得る。或る例においては、基板２１１及び台座２１３は、銅、ニッケル鉄合金、又は他の適宜な導電材料から製作し得る。幾つかの実施形態においては、基板２１１と台座２１３とは、一片の材料から製作されることもある。例えば、銅ブランクは、台座部分２１３と基板部分２１１とを形成するために鋳造し得る。他の例としては、銅ブランクは、台座部分２１３と基板部分２１１とを形成するために、化学的に及び／又は機械的にエッチングし得る。
【００２４】
他の例においては、基板２１１と台座２１３とは、組み立ての間に接合し得る。図３は、パッケージ３１０、ダイ２２１、及びコネクタ２３１を含む半導体デバイス３００を図解する。パッケージ３１０は、個別の片の材料から形成された基板３１１と台座３１３とを有し、材料３４３に取り付けられて示されており、その材料は、はんだ、エポキシ、又は他の材料とし得る。或る例においては、基板３１１及び台座３１３は、材料ブランクから製作されることがあり（例えば、押し抜き、切断等）、次いで半導体デバイス３００の組み立ての間に結合されて（例えば、はんだリフロー処理等を用いて）、パッケージ３１０を形成する。
【００２５】
或る例においては、半導体デバイスは、複数のダイ（例えば、積層等に接続されている）を含み得る。図４は、ダイ積層４２０を含む半導体デバイス４００のブロック図を図解し、そのダイ積層は複数の半導体ダイ２２１を有し、これらは一緒に接続されて（例えば、一般的に直列に）、望ましい特性を有する半導体デバイスを形成する。明らかなように、半導体デバイス２２１は様々な形態で接続して、異なる形式（例えば、サイリスタ、ＴＶＳダイオード、ＰＮＰデバイス、ＮＰＮデバイス等）の半導体デバイスを形成し得る。ダイ積層４２０は、基板２１１及び台座２１３を含むパッケージ２１０で支持されて示されている。コネクタ２３１も示されており、これはダイ積層４２０への電気的接続を与えるように構成されている。半導体デバイス４００の構成要素は、材料２４１（例えば、はんだ等）に接続されて示されている。
【００２６】
従って、材料のＣＴＥの間の不整合に対してより強固である半導体デバイスが提供される。上述の実施形態は、様々な高価なＣＴＥ整合材料（例えばＭｏ合金、Ｗ合金等）を半導体デバイスから、デバイスが受ける熱応力の量に対する逆効果を伴わずに、排除し得ることを示している。本開示の半導体デバイスは、標準的な組み立て技術を用いて削減されたコストを目的として生産し得る。更にまた、本開示によるデバイスは、増大された電流処理及び熱の消散特性対従来のデバイスを提供し得る。これらの利点は、図５−図９を参照して図解及び説明されており、これらの図は本開示の実施形態による様々な半導体デバイスの有限要素分析（ＦＡＥ）を図解する。
【００２７】
図５を参照すると、半導体デバイス５００のＦＥＡは、パッケージ５１０を含む。パッケージ５１０は基板５１１と台座５１３とを含み、その台座は、半導体ダイ５２１を含むダイ積層５２０を支持している。図示のように、台座５１３の上部は、ダイ積層５２０の底部の表面積よりも実質的に小さい表面積を有する。従って、ダイ積層５２０と台座５１３との間の接着された表面積は、ダイ積層が基板の主要面に直接に接着される従来のパッケージ（例えば、図１参照）の接着された表面積よりも相当に小さい。この台座搭載形態は、温度サイクリングの間にダイ積層５２０に置かれる熱応力の相当な低減をもたらすので、ダイの割れの傾向が低減される。
【００２８】
図６−図９を参照すると、上述の台座に類似した基板台座の幾つかのＦＥＡ解析が、本開示の基本的な利点をより明らかに例示するために提示されている。一般に、これらの図は、ダイ積層と基板との間の接着された領域が９０％−１００％の間（従来の処理により代表的であるように）から訳５０％−７５％（本開示により得られるように）低減されている本開示の様々な実施形態のためのＦＥＡ解析を図示する。ここで図６を参照すると、比較的に狭い２５０ｍｉｌ（６．３５ｍｍ）の幅を有する例示的台座６１３が示されている。台座６１３は、ダイ積層６２０を支持して図示されている。図から明らかなように、ダイ積層６２０によって持続する熱応力は最小限である。
【００２９】
ここで図７を参照すると、３００ｍｉｌ（７．６２ｍｍ）の幅を有し、ダイ積層７２０を支持している例示的台座７１３が示されている。図から明らかなように、ダイ積層７２０（これは図６のダイ積層６２０と実質的に同一である）によって持続する熱応力は、台座６１３（例えば、２５０ｍｉｌ（６．３５ｍｍ）台座）によって与えられる応力よりも相当に大きい。ここで図８を参照すると、３５０ｍｉｌ（８．８９ｍｍ）の幅を有して、ダイ積層８２０を支持している更により大きな例示的台座８１３が示されている。図から明らかなように、ダイ積層８２０（これは図７のダイ積層７２０と実質的に同一である）の持続する熱応力は台座７１３（例えば、３００ｍｉｌ（７．６２ｍｍ）台座）によって与えられる応力よりも若干大きい。ここで図９を参照すると、ダイ積層９２０を支持している３７５ｍｉｌ（９．５２５ｍｍ）の幅がある更により大きな例示的台座９１３が示されている。図示のように、台座９１３の幅はダイ積層９２０の下面の幅と実質的に等しい。図から明らかなように、ダイ積層９２０（これは図８のダイ積層８２０と実質的に同一である）によって持続する熱応力は台座８１３（例えば、３５０ｍｉｌ（８．８９ｍｍ）台座）によって与えられる応力よりも僅かに大きい。
【００３０】
上述の観点においては、ダイの底面又はそれに装着されたダイ積層よりも実質的に小さい上面を有する基板台座を提供することは、従来のパッケージ基板と比較して熱応力の相当な低減を与えることは明白である。これは図１０における表に更に示されており、これは従来のパッケージ基板及び本開示による台座を特徴としているパッケージ基板に、半導体ダイが搭載された実験の結果を示す。この実験においては、各々の台座は、概ね２００ｍｉｌ（５．０８ｍｍ）×２００ｍｉｌ（５．０８ｍｍ）×３９ｍｉｌ（０．９９０６ｍｍ）の寸法を有していた。この実験で使用されたダイは、概ね４１０ｍｉｌ２（１０．４１４ｍｍ２）の領域を有していた。半導体ダイと台座は、摂氏−４０度と摂氏１２５度との間で複数の温度サイクルを受けさせられた。従来の基板は、１００回の温度サイクルの後に１０の不具合（即ち、半導体ダイの割れ）を生じた。不具合の七つが僅か７サイクルの後に生じた。対照的に、本開示による基板は、１００回の温度サイクルの後に不具合ゼロをもたらした。
【００３１】
本開示による半導体ダイ（例えば、ダイと基板との間の接着された表面がダイの金属化領域よりも相当に小さい）は、従って、温度サイクルの間に半導体ダイにより持続する熱応力を軽減する低コスト手段を提供する。更に、本開示のパッケージは、モリブデン又はタングステン合金から形成された従来の熱応力緩衝層と比較してより良好な電流処理を提供する。また更に、本開示のパッケージは、標準的な組み立て及びはんだリフロー技術を用いて実装し得る。
【図１】
0006576243.tif 000002
【図２】
0006576243.tif 000003
【図３】
0006576243.tif 000004
【図４】
0006576243.tif 000005
【図５】
0006576243.tif 000006
【図６】
0006576243.tif 000007
【図７】
0006576243.tif 000008
【図８】
0006576243.tif 000009
【図９】
0006576243.tif 000010
【図１０】
0006576243.tif 000011