(57)【特許請求の範囲】
【請求項１】
筐体と、
前記筐体に固定されて外部と接続可能である、第１の端子、第２の端子、第３の端子、および第４の端子と、
前記筐体に収納されて前記第１および第２の端子間に接続され、前記第２の端子から前記第１の端子の方向が順方向である第１のＭＯＳ（Metal Oxide Semiconductor）トランジスタと、
前記筐体に収納されて前記第２および第３の端子間に接続され、前記第３の端子から前記第２の端子の方向が順方向である第２のＭＯＳトランジスタと、
前記筐体に収納されて前記第１の端子にアノードが接続され、前記第４の端子にカソードが接続された第１のショットキーバリアダイオードと、
前記筐体に収納されて前記第３の端子にカソードが接続され、前記第４の端子にアノードが接続された第２のショットキーバリアダイオードとを備え、
前記第２の端子には、前記第１および第２のＭＯＳトランジスタのボディダイオードを除いていかなるダイオードも接続されていない、パワーモジュール。
【請求項２】
筐体と、
前記筐体に固定されて外部と接続可能である、第１の端子、第２の端子、第３の端子、第４の端子、および第５の端子と、
前記筐体に収納されて前記第１および第２の端子間に接続され、前記第２の端子から前記第１の端子の方向が順方向である第１のＭＯＳトランジスタと、
前記筐体に収納されて前記第２および第３の端子間に接続され、前記第３の端子から前記第２の端子の方向が順方向である第２のＭＯＳトランジスタと、
前記筐体に収納されて前記第２の端子にカソードが接続され、前記第４の端子にアノードが接続された第１のショットキーバリアダイオードと、
前記筐体に収納されて前記第２の端子にアノードが接続され、前記第５の端子にカソードが接続された第２のショットキーバリアダイオードとを備える、パワーモジュール。
【請求項３】
前記筐体に固定されて外部と接続可能である、第５の端子および第６の端子と、
前記筐体に収納されて前記第１および第５の端子間に接続され、前記第５の端子から前記第１の端子の方向が順方向である第３のＭＯＳトランジスタと、
前記筐体に収納されて前記第３および第５の端子間に接続され、前記第３の端子から前記第５の端子の方向が順方向である第４のＭＯＳトランジスタと、
前記筐体に収納されて前記第１の端子にアノードが接続され、前記第６の端子にカソードが接続された第３のショットキーバリアダイオードと、
前記筐体に収納されて前記第３の端子にカソードが接続され、前記第６の端子にアノードが接続された第４のショットキーバリアダイオードとをさらに備える、請求項１に記載のパワーモジュール。
【請求項４】
前記筐体に固定されて外部と接続可能である、第７の端子および第８の端子と、
前記筐体に収納されて前記第１および第７の端子間に接続され、前記第７の端子から前記第１の端子の方向が順方向である第５のＭＯＳトランジスタと、
前記筐体に収納されて前記第３および第７の端子間に接続され、前記第３の端子から前記第７の端子の方向が順方向である第６のＭＯＳトランジスタと、
前記筐体に収納されて前記第１の端子にアノードが接続され、前記第８の端子にカソードが接続された第５のショットキーバリアダイオードと、
前記筐体に収納されて前記第３の端子にカソードが接続され、前記第８の端子にアノードが接続された第６のショットキーバリアダイオードとをさらに備える、請求項３に記載のパワーモジュール。
【請求項５】
前記筐体に固定されて外部と接続可能である、第６の端子、第７の端子、第８の端子、第９の端子、および第１０の端子と、
前記筐体に収納されて前記第６および第７の端子間に接続され、前記第７の端子から前記第６の端子の方向が順方向である第３のＭＯＳトランジスタと、
前記筐体に収納されて前記第７および第８の端子間に接続され、前記第８の端子から前記第７の端子の方向が順方向である第４のＭＯＳトランジスタと、
前記筐体に収納されて前記第７の端子にカソードが接続され、前記第９の端子にアノードが接続された第３のショットキーバリアダイオードと、
前記筐体に収納されて前記第７の端子にアノードが接続され、前記第１０の端子にカソードが接続された第４のショットキーバリアダイオードとをさらに備える、請求項２に記載のパワーモジュール。
【請求項６】
前記筐体に固定されて外部と接続可能である、第１１の端子、第１２の端子、第１３の端子、第１４の端子、および第１５の端子と、
前記筐体に収納されて前記第１１および第１２の端子間に接続され、前記第１２の端子から前記第１１の端子の方向が順方向である第５のＭＯＳトランジスタと、
前記筐体に収納されて前記第１２および第１３の端子間に接続され、前記第１３の端子から前記第１２の端子の方向が順方向である第６のＭＯＳトランジスタと、
前記筐体に収納されて前記第１２の端子にカソードが接続され、前記第１４の端子にアノードが接続された第５のショットキーバリアダイオードと、
前記筐体に収納されて前記第１２の端子にアノードが接続され、前記第１５の端子にカソードが接続された第６のショットキーバリアダイオードとをさらに備える、請求項５に記載のパワーモジュール。
【請求項７】
前記筐体に固定されて外部と接続可能である、第６の端子と、
前記筐体に収納されて前記第４および第６の端子間に接続され、前記第６の端子から前記第４の端子の方向が順方向である第３のＭＯＳトランジスタと、
前記筐体に収納されて前記第５および第６の端子間に接続され、前記第５の端子から前記第６の端子の方向が順方向である第４のＭＯＳトランジスタとをさらに備える、請求項２に記載のパワーモジュール。
【請求項８】
前記筐体に収納された絶縁基板と、
前記絶縁基板上に形成され、前記第１の端子と接続された第１の導電パターンと、
前記絶縁基板上に形成され、前記第２の端子と接続された第２の導電パターンと、
前記絶縁基板上に形成され、前記第３の端子と接続された第３の導電パターンと、
前記絶縁基板上に形成され、前記第４の端子と接続された第４の導電パターンと、
前記絶縁基板上に形成され、前記第５の端子と接続された第５の導電パターンと、
前記絶縁基板上に形成され、前記第６の端子と接続された第６の導電パターンとをさらに備え、
前記第１のＭＯＳトランジスタの正側の主電極および前記第１のショットキーバリアダイオードのカソードは、前記第２の導電パターンに半田接続され、
前記第２のＭＯＳトランジスタの正側の主電極は、前記第３の導電パターンに半田接続され、
前記第３のＭＯＳトランジスタの正側の主電極は、前記第６の導電パターンに半田接続され、
前記第４のＭＯＳトランジスタの正側の主電極および前記第２のショットキーバリアダイオードのカソードは、前記第５の導電パターンに半田接続され、
前記第１のＭＯＳトランジスタの負側の主電極は、前記第１の導電パターンに配線を介して接続され、
前記第２のＭＯＳトランジスタの負側の主電極および前記第２のショットキーバリアダイオードのアノードは、前記第２の導電パターンに配線を介して接続され、
前記第３のＭＯＳトランジスタの負側の主電極および前記第１のショットキーバリアダイオードのアノードは、前記第４の導電パターンに配線を介して接続され、
前記第４のＭＯＳトランジスタの負側の主電極は、前記第６の導電パターンに配線を介して接続される、請求項７に記載のパワーモジュール。
【請求項９】
パワーモジュールであって、
筐体と、
前記筐体に固定されて外部と接続可能である、第１の端子、第２の端子、および第３の端子と、
前記筐体に収納されて前記第１および第２の端子間に接続され、前記第２の端子から前記第１の端子の方向が順方向である第１のＭＯＳトランジスタと、
前記筐体に収納されて前記第２および第３の端子間に接続され、前記第３の端子から前記第２の端子の方向が順方向である第２のＭＯＳトランジスタと、
前記筐体に収納され、前記第１のＭＯＳトランジスタと並列であり、前記第１の端子にアノードが接続されかつ前記第２の端子にカソードが接続された第１のショットキーバリアダイオードと、
前記筐体に収納され、前記第２のＭＯＳトランジスタと並列であり、前記第２の端子にアノードが接続されかつ前記第３の端子にカソードが接続された第２のショットキーバリアダイオードとを備え、
前記第１のＭＯＳトランジスタのボディダイオードに順方向電流を流したときの電流電圧特性と、前記第１のショットキーバリアダイオードに順方向電流を流したときの電流電圧特性とのクロスポイントにおける電流値は、前記パワーモジュールの定格電流の±１０％の範囲内であり、
前記第２のＭＯＳトランジスタのボディダイオードに順方向電流を流したときの電流電圧特性と、前記第２のショットキーバリアダイオードに順方向電流を流したときの電流電圧特性とのクロスポイントにおける電流値は、前記パワーモジュールの定格電流の±１０％の範囲内である、パワーモジュール。
【請求項１０】
前記第１および第２のショットキーバリアダイオードの各々は、カソード電極層の表面に形成された抵抗層を含む、請求項９に記載のパワーモジュール。
【請求項１１】
前記第１および第２のショットキーバリアダイオードの各々は、ジャンクションバリアショットキー構造である、請求項９に記載のパワーモジュール。
【請求項１２】
各前記ＭＯＳトランジスタおよび各前記ショットキーバリアダイオードは、シリコンよりもバンドギャップの大きい半導体材料を用いて形成される、請求項１〜１１のいずれか１項に記載のパワーモジュール。
【請求項１３】
正側入力ノードおよび負側入力ノードから入力された直流電圧を３相交流電圧に変換し、変換後の３相交流電圧を、第１相出力ノード、第２相出力ノード、第３相出力ノードから出力する３相インバータシステムであって、
請求項４に記載のパワーモジュールを備え、
前記第１の端子は、前記負側入力ノードに接続され、
前記第３の端子は、前記正側入力ノードに接続され、
前記第２および第４の端子は、前記第１相出力ノードに接続され、
前記第５および第６の端子は、前記第２相出力ノードに接続され、
前記第７および第８の端子は、前記第３相出力ノードに接続される、３相インバータシステム。
【請求項１４】
正側入力ノードおよび負側入力ノードから入力された直流電圧を３相交流電圧に変換し、変換後の３相交流電圧を、第１相出力ノード、第２相出力ノード、第３相出力ノードから出力する３相インバータシステムであって、
請求項６に記載のパワーモジュールを備え、
前記第１、第４、第６、第９、第１１、および第１４の端子は、前記負側入力ノードに接続され、
前記第３、第５、第８、第１０、第１３、および第１５の端子は、前記正側入力ノードに接続され、
前記第２の端子は、前記第１相出力ノードに接続され、
前記第７の端子は、前記第２相出力ノードに接続され、
前記第１２の端子は、前記第３相出力ノードに接続される、３相インバータシステム。
【請求項１５】
正側入力ノードおよび負側入力ノードから入力された直流電圧を３相交流電圧に変換し、変換後の３相交流電圧を、第１相出力ノード、第２相出力ノード、第３相出力ノードから出力する３相インバータシステムであって、
請求項７に記載された、第１のパワーモジュール、第２のパワーモジュール、および第３のパワーモジュールを備え、
各前記パワーモジュールの前記第１および第４の端子は、前記負側入力ノードに接続され、
各前記パワーモジュールの前記第３および第５の端子は、前記正側入力ノードに接続され、
前記第１のパワーモジュールの前記第２および第６の端子は、前記第１相出力ノードに接続され、
前記第２のパワーモジュールの前記第２および第６の端子は、前記第２相出力ノードに接続され、
前記第３のパワーモジュールの前記第２および第６の端子は、前記第３相出力ノードに接続される、３相インバータシステム。
【請求項１６】
請求項１または２に記載のパワーモジュールの検査方法であって、
前記第１の端子から前記第２の端子の方向に直流電流を通電する第１の通電ステップと、
前記第２の端子から前記第３の端子の方向に直流電流を通電する第２の通電ステップと、
前記第１の通電ステップの前後での前記第１のＭＯＳトランジスタの電気特性の変化に基づいて、前記第１のＭＯＳトランジスタの品質を判定するステップと、
前記第２の通電ステップの前後での前記第２のＭＯＳトランジスタの電気特性の変化に基づいて、前記第２のＭＯＳトランジスタの品質を判定するステップとを備える、パワーモジュールの検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が組み込まれたパワーモジュール、およびこのパワーモジュールを備えた３相インバータシステムに関する。さらに、この発明は、パワーモジュールの検査方法に関する。
【背景技術】
【０００２】
パワーＭＯＳＦＥＴと、このパワーＭＯＳＦＥＴと逆並列に接続されたフリーホイールダイオードとが組み込まれたパワーモジュールが実用化されている。このようなパワーモジュールでは、フリーホイールダイオードとして、高速スイッチング動作と低い順電圧降下という特徴を有するショットキーバリアダイオードが用いられることが多い（たとえば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開２０１０／００４８０２号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＭＯＳＦＥＴ（ＭＯＳトンラジスタとも称する）の故障モードの１つに、ボディダイオードの通電劣化がある。この問題は、ボディダイオードのようなＰＮ接合ダイオードに順方向電流を流し続けた場合、電子・正孔対の結合エネルギーによってエピタキシャル層の積層欠陥が成長することによって生じる。特に、ＳｉＣ（炭化ケイ素）およびＧａＮ（窒化ガリウム）などのワイドギャップ半導体を半導体材料として用いた場合には積層欠陥が生じやすいのでこの故障モードが問題になりやすい。
【０００５】
フリーホイールダイオードとして順電圧降下の低いショットキーバリアダイオードを用いた場合には、還流電流はほとんどショットキーバリアダイオードを流れるようになるので、ＭＯＳＦＥＴのボディダイオードを流れる電流を減らすことができる。しかしながら、ＭＯＳＦＥＴのスイッチング時には、ＭＯＳＦＥＴのコレクタ端子およびエミッタ端子ならびにフリーホイールダイオードのカソード端子およびアノード端子にそれぞれ寄生するインダクタンス成分に生じる逆起電力によって、ＭＯＳＦＥＴのボディダイオードに瞬間的な電流が流れる。このため、依然としてボディダイオードの通電劣化は問題となる場合がある。
【０００６】
通常、ＭＯＳＦＥＴを組み込んだパワーモジュールでは、ボディダイオードに順方向電流を所定時間流す通電試験を行うことによって、低品質のチップがスクリーニングされる（低品位のチップの特性劣化が促されるため）。ところが、フリーホイールダイオードとしてショットキーバリアダイオードを用いた場合には、このスクリーニングが困難になる。なぜなら、ほとんどの電流がフリーホイールダイオードを流れてしまうために、通電時間を極めて長くする必要が生じるからである。
【０００７】
この発明は、上記の問題点を考慮してなされたものであって、その主な目的は、フリーホイールダイオードとしてショットキーバリアダイオードを用いた場合においても、ＭＯＳＦＥＴのボディダイオードへの通電試験を効率的に行うことが可能なパワーモジュールを提供することである。
【課題を解決するための手段】
【０００８】
この発明は第１の局面においてパワーモジュールであって、筐体と、この筐体に固定されて外部と接続可能な、第１の端子、第２の端子、第３の端子、および第４の端子と、第１のＭＯＳ（Metal Oxide Semiconductor）トランジスタと、第２のＭＯＳトランジスタと、第１のショットキーバリアダイオードと、第２のショットキーバリアダイオードとを備える。第１のＭＯＳトランジスタは、筐体に収納されて第１および第２の端子間に接続され、第２の端子から第１の端子の方向がその順方向である。第２のＭＯＳトランジスタは、筐体に収納されて第２および第３の端子間に接続され、第３の端子から第２の端子の方向がその順方向である。第１のショットキーバリアダイオードは、筐体に収納されて第１の端子にアノードが接続され、第４の端子にカソードが接続される。第２のショットキーバリアダイオードは、筐体に収納されて第３の端子にカソードが接続され、第４の端子にアノードが接続される。ここで、第２の端子には、第１および第２のＭＯＳトランジスタのボディダイオードを除いていかなるダイオードも接続されていない。
【０００９】
この発明は第２の局面においてパワーモジュールであって、筐体と、この筐体に固定されて外部と接続可能な、第１の端子、第２の端子、第３の端子、第４の端子、および第５の端子と、第１のＭＯＳトランジスタと、第２のＭＯＳトランジスタと、第１のショットキーバリアダイオードと、第２のショットキーバリアダイオードとを備える。第１のＭＯＳトランジスタは、筐体に収納されて第１および第２の端子間に接続され、第２の端子から第１の端子の方向がその順方向である。第２のＭＯＳトランジスタは、筐体に収納されて第２および第３の端子間に接続され、第３の端子から第２の端子の方向がその順方向である。第１のショットキーバリアダイオードは、筐体に収納されて第２の端子にカソードが接続され、第４の端子にアノードが接続される。第２のショットキーバリアダイオードは、筐体に収納されて第２の端子にアノードが接続され、第５の端子にカソードが接続される。
【００１０】
この発明は第３の局面においてパワーモジュールであって、筐体と、この筐体に固定されて外部と接続可能な、第１の端子、第２の端子、および第３の端子と、第１のＭＯＳトランジスタと、第２のＭＯＳトランジスタと、第１のショットキーバリアダイオードと、第２のショットキーバリアダイオードとを備える。第１のＭＯＳトランジスタは、筐体に収納されて第１および第２の端子間に接続され、第２の端子から第１の端子の方向がその順方向である。第２のＭＯＳトランジスタは、筐体に収納されて第２および第３の端子間に接続され、第３の端子から第２の端子の方向がその順方向である。第１のショットキーバリアダイオードは、筐体に収納され、第１のＭＯＳトランジスタと並列であり、第１の端子にアノードが接続されかつ第２の端子にカソードが接続される。第２のショットキーバリアダイオードは、筐体に収納され、第２のＭＯＳトランジスタと並列であり、第２の端子にアノードが接続されかつ第３の端子にカソードが接続される。ここで、第１のＭＯＳトランジスタのボディダイオードに順方向電流を流したときの電流電圧特性と、第１のショットキーバリアダイオードに順方向電流を流したときの電流電圧特性とのクロスポイントにおける電流値は、パワーモジュールの定格電流の±１０％の範囲内である。さらに、第２のＭＯＳトランジスタのボディダイオードに順方向電流を流したときの電流電圧特性と、第２のショットキーバリアダイオードに順方向電流を流したときの電流電圧特性とのクロスポイントにおける電流値は、パワーモジュールの定格電流の±１０％の範囲内である。
【発明の効果】
【００１１】
第１の局面のパワーモジュールによれば、交流電圧を出力するための出力端子（第２の端子、第４の端子）をＭＯＳＦＥＴ側とフリーホイールダイオード側とに分離することができる。第２の局面のパワーモジュールによれば、直流電圧の入力を受けるための正側端子（第３の端子、第５の端子）および負側端子（第１の端子、第４の端子）をＭＯＳＦＥＴ側とフリーホイールダイオード側とに分離することができる。したがって、通電試験時にＭＯＳＦＥＴのボディダイオードにのみ順方向電流を流すことができるので、低品質のＭＯＳＦＥＴチップのスクリーニングを効率的に行うことができる。
【００１２】
さらに、第３の局面のパワーモジュールによれば、通電試験時に定格電流よりも大きい電流をＭＯＳＦＥＴのボディダイオードの順方向に流すことによって、フリーホイールダイオードよりもボディダイオードにより多くの順方向電流を流すことができる。したがって、低品質のＭＯＳＦＥＴチップのスクリーニングを効率的に行うことができる。
【図面の簡単な説明】
【００１３】
【図１】第１の実施形態によるパワーモジュール２０の構成を示す回路図である。
【図２】図１のパワーモジュール２０に収納された半導体チップのレイアウトの一例を示す平面図である。
【図３】図１のパワーモジュール２０の通電試験の手順を示すフローチャートである。
【図４】第２の実施形態によるパワーモジュール２１の構成を示す回路図である。
【図５】図４のパワーモジュール２１に収納された半導体チップのレイアウトの一例を示す平面図である。
【図６】図４のパワーモジュール２１の通電試験の手順を示すフローチャートである。
【図７】第３の実施形態によるパワーモジュール２２の構成を示す回路図である。
【図８】図７の変形例によるパワーモジュール２３の構成を示す回路図である。
【図９】第４の実施形態によるパワーモジュール２４の構成を示す回路図である。
【図１０】図９の変形例によるパワーモジュール２５の構成を示す回路図である。
【図１１】第５の実施形態によるパワーモジュール２６の構成を示す回路図である。
【図１２】図１１のＭＯＳトランジスタＱ１のボディダイオードの電気特性とショットキーバリアダイオードＤ１の電気特性との関係について説明するための図である。
【図１３】図１１のパワーモジュール２６の通電試験の手順を示すフローチャートである。
【図１４】図１１のショットキーバリアダイオードＤ１，Ｄ２の構成の一例を示す断面図である。
【図１５】図１１のショットキーバリアダイオードＤ１，Ｄ２の他の構成例を示す断面図である。
【図１６】第６の実施形態によるパワーモジュール２７の構成を示す回路図である。
【図１７】図１６のパワーモジュール２７に収納された半導体チップのレイアウトの一例を示す平面図である。
【図１８】図１６のパワーモジュール２７の通電試験の手順を示すフローチャートである。
【発明を実施するための形態】
【００１４】
以下、各実施の形態について図面を参照して詳しく説明する。以下の各実施形態では、半導体材料としてＳｉＣ（炭化ケイ素）およびＧａＮ（窒化ガリウム）などのワイドギャップ半導体が用いられるものとするが、これに限定されるものではない。なお、以下の説明において、同一または相当する部分には同一の参照符号を付して、その説明を繰返さない場合がある。
【００１５】
＜第１の実施形態＞
［パワーモジュールの構成］
図１は、第１の実施形態によるパワーモジュール２０の構成を示す回路図である。図１では、パワーモジュールを駆動するゲート駆動回路としての高電圧集積回路ＨＶＩＣおよび低電圧集積回路ＬＶＩＣも併せて示されている。
【００１６】
図１を参照して、パワーモジュール２０は、絶縁性（たとえば樹脂製）の筐体３０、負側端子Ｎ（請求項１の第１の端子）、出力端子ＭＯ（請求項１の第２の端子）、正側端子Ｐ（請求項１の第３の端子）、出力端子ＤＯ（請求項１の第４の端子）、第１のＭＯＳトランジスタＱ１、第２のＭＯＳトランジスタＱ２、第１のショットキーバリアダイオードＤ１、および第２のショットキーバリアダイオードＤ２を含む。
【００１７】
負側端子Ｎ、出力端子ＭＯ，ＤＯ、および正側端子Ｐは、筐体３０に固定されてパワーモジュール２０の外部と接続可能である。図１に示すように、出力端子ＭＯ，ＤＯが２つに分離されている点に特徴がある。
【００１８】
ＭＯＳトランジスタＱ１は、筐体３０に収納されて負側端子Ｎと出力端子ＭＯとの間に接続される。ＭＯＳトランジスタＱ１は縦型構造のＮチャネルＭＯＳトランジスタである。出力端子ＭＯから負側端子Ｎの方向がＭＯＳトランジスタＱ１の順方向（ドレインからソースの方向）である。ＭＯＳトランジスタＱ１のボディダイオードについては、負側端子Ｎから出力端子ＭＯの方向が順方向（ボディダイオードのアノードからカソードの方向）である。図１に示すようにＭＯＳトランジスタＱ１のドレインおよびソースには、それぞれ配線による寄生インダクタンスＬＭＤ，ＬＭＳが付随している。
【００１９】
ＭＯＳトランジスタＱ２は、筐体３０に収納されて出力端子ＭＯと正側端子Ｐとの間に接続される。ＭＯＳトランジスタＱ２は縦型構造のＮチャネルＭＯＳトランジスタである。正側端子Ｐから出力端子ＭＯの方向がＭＯＳトランジスタＱ２の順方向（ドレインからソースの方向）である。ＭＯＳトランジスタＱ２のボディダイオードについては、出力端子ＭＯから正側端子Ｐの方向が順方向（ボディダイオードのアノードからカソードの方向）である。図１に示すようにＭＯＳトランジスタＱ２のドレインおよびソースには、それぞれ配線による寄生インダクタンスＬＭＤ，ＬＭＳが付随している。
【００２０】
ショットキーバリアダイオードＤ１は、筐体３０に収納されて負側端子Ｎにアノードが接続され、出力端子ＤＯにカソードが接続される。図１に示すようにショットキーバリアダイオードＤ１のアノードおよびカソードには、それぞれ配線による寄生インダクタンスＬＤＡ，ＬＤＫが付随している。
【００２１】
ショットキーバリアダイオードＤ２は、筐体３０に収納されて正側端子Ｐにカソードが接続され、出力端子ＤＯにアノードが接続される。図１に示すようにショットキーバリアダイオードＤ２のアノードおよびカソードには、それぞれ配線による寄生インダクタンスＬＤＡ，ＬＤＫが付随している。
【００２２】
上記の構成によれば、出力端子ＭＯ，ＤＯのうち、出力端子ＭＯには、ＭＯＳトランジスタＱ１，Ｑ２のボディダイオードを除いていかなるダイオードも接続されていない。これによって、通電試験時にショットキーバリアダイオードＤ１，Ｄ２とは別個にＭＯＳトランジスタＱ１，Ｑ２のボディダイオードに順方向電流を流すことができる。ハーフブリッジとしての使用時には、正側端子Ｐと負側端子Ｎとの間に直流電圧が印加され、出力端子ＭＯ，ＤＯが交流電圧を出力するための共通の出力ノード（不図示）に接続される。
【００２３】
パワーモジュール２０は、さらに、ゲート端子Ｇ１，Ｇ２およびソース端子Ｓ２を含み、これらの端子は筐体３０に固定されている。ゲート端子Ｇ１，Ｇ２は、ＭＯＳトランジスタＱ１，Ｑ２のゲートにそれぞれ接続され、ソース端子Ｓ２は、ＭＯＳトランジスタＱ２のソースに接続される。
【００２４】
［ゲート駆動回路の構成］
図１を参照して、パワーモジュール２０のゲート駆動回路は、低電圧集積回路ＬＶＩＣと、高電圧集積回路ＨＶＩＣと、直流電源ＶＤと、コンデンサＣ１２と，抵抗素子Ｒ１０と、ダイオードＤ１０と、コンデンサＣ１０とを含む。
【００２５】
低電圧集積回路ＬＶＩＣには、端子ＧＯ，ＶＤＩ，ＶＩ，ＶＮＣが設けられている。低電圧集積回路ＬＶＩＣは、端子ＶＩに入力された制御信号Ｖｉｎ＿Ｎに応じたゲート駆動電圧を、端子ＧＯを介してパワーモジュール２０のゲート端子Ｇ１に出力する。端子ＶＮＣは、基準電位ノードとして、パワーモジュール２０の負側端子Ｎに接続される。端子ＶＮＣと端子ＶＤＩとの間に直流電源ＶＤとコンデンサＣ１２とが並列に接続される。
【００２６】
高電圧集積回路ＨＶＩＣには、端子ＧＯ，ＶＳ，ＶＤＩ，ＶＩ，ＶＮＣ，ＢＳが設けられている。高電圧集積回路ＨＶＩＣは、端子ＶＩに入力された制御信号Ｖｉｎ＿Ｐに応じたゲート駆動電圧を、端子ＧＯを介してパワーモジュール２０のゲート端子Ｇ２に出力する。端子ＶＮＣは、基準電位ノードとして、パワーモジュール２０の負側端子Ｎに接続される。端子ＶＮＣと端子ＶＤＩとの間に直流電源ＶＤとコンデンサＣ１２とが並列に接続される。
【００２７】
高電圧集積回路ＨＶＩＣの端子ＢＳにはブートストラップ用の回路が接続される。すなわち、端子ＢＳとパワーモジュールの出力端子ＭＯとの間にコンデンサＣ１０が接続される。端子ＢＳにはさらに、ダイオードＤ１０のカソードが接続される。ダイオードＤ１０のアノードは、抵抗素子Ｒ１０を介して端子ＶＤＩに（したがって、直流電源ＶＤの正極に）接続される。これによって、ＭＯＳトランジスタＱ１がオンのときには、端子ＢＳには直流電源ＶＤの電圧が印加されるとともに、この電圧がコンデンサＣ１０に保持される。ＭＯＳトランジスタＱ１がオフかつＭＯＳトランジスタＱ２がオンのときには、コンデンサＣ１０に保持された電圧（直流電源ＶＤの電圧）を正側端子Ｐの電位に加算した電位が端子ＢＳに入力される。
【００２８】
高電圧集積回路ＨＶＩＣの端子ＶＳは、パワーモジュール２０のソース端子Ｓ２（ＭＯＳトランジスタＱ２のソース）に接続されるとともに、内蔵の抵抗素子Ｒ１１およびＭＯＳトランジスタＱ１１を介して端子ＶＮＣ（基準電位）に接続される。ＭＯＳトランジスタＱ１がオンのときに、ＭＯＳトランジスタＱ１１もオンすることによって、パワーモジュール２０の出力端子ＭＯの電位を素早く基準電位に等しくすることができる。
【００２９】
［絶縁基板上での半導体チップのレイアウト］
図２は、図１のパワーモジュール２０に収納された半導体チップのレイアウトの一例を示す平面図である。図２を参照して、パワーモジュール２０は、図１の筐体３０に収納された絶縁基板４０と、この絶縁基板４０上に銅箔などによって形成された導電パターン４２，４４Ａ，４４Ｂ，４６とをさらに含む。
【００３０】
導電パターン４２は、ボンディングワイヤ５０を介して正側端子Ｐと接続される。導電パターン４４Ａは、ボンディングワイヤ５０を介して出力端子ＭＯと接続される。導電パターン４４Ｂは、ボンディングワイヤ５０を介して出力端子ＤＯと接続される。導電パターン４６は、ボンディングワイヤ５０を介して負側端子Ｎと接続される。
【００３１】
ＭＯＳトランジスタＱ１のドレイン電極は、導電パターン４４Ａ上に半田接続される。ショットキーバリアダイオードＤ１のカソード電極は、導電パターン４４Ｂ上に半田接続される。ＭＯＳトランジスタＱ２のドレイン電極およびショットキーバリアダイオードＤ２のカソード電極は、導電パターン４２上に半田接続される。
【００３２】
ＭＯＳトランジスタＱ１のソース電極およびショットキーバリアダイオードＤ１のアノード電極はボンディングワイヤ５０を介して導電パターン４６と接続される。ＭＯＳトランジスタＱ２のソース電極はボンディングワイヤ５０を介して導電パターン４４Ａと接続される。ショットキーバリアダイオードＤ２のアノード電極はボンディングワイヤ５０を介して導電パターン４４Ｂと接続される。図２では、半導体チップと端子とを接続する配線として、導電パターンとボンディングワイヤとが用いられているが、接続配線はこれに限られない。
【００３３】
［パワーモジュールの検査手順］
図３は、図１のパワーモジュール２０の通電試験の手順を示すフローチャートである。以下の各ステップは、コンピュータをベースに構成された自動検査装置によって実行することができる。
【００３４】
図３を参照して、ＭＯＳトランジスタのボディダイオードへの通電を行う前に、まず、ＭＯＳトランジスタＱ１の電気特性の測定（ステップＳ１１０）とＭＯＳトランジスタＱ２の電気特性の測定（ステップＳ１２０）とが行われる。ステップＳ１１０、Ｓ１２０は、どちらを先に実行しても構わない。電気特性としては、たとえば、順方向電圧降下および順方向リーク電流などが測定される。
【００３５】
次に、負側端子Ｎから出力端子ＭＯの方向に直流電流が所定時間通電される（ステップＳ１３０）。これによって、ＭＯＳトランジスタＱ１のボディダイオードに順方向電流が通電される。さらに、出力端子ＭＯから正側端子Ｐの方向に直流電流が所定時間通電される（ステップＳ１４０）。これによって、ＭＯＳトランジスタＱ２のボディダイオードに順方向電流が通電される。ステップＳ１３０，Ｓ１４０は、どちらを先に実行しても構わない。
【００３６】
上記の通電ステップＳ１３０，Ｓ１４０の後に、ＭＯＳトランジスタＱ１の電気特性の測定（ステップＳ１５０）とＭＯＳトランジスタＱ２の電気特性の測定（ステップＳ１６０）とが行われる。測定内容は、ステップＳ１１０，Ｓ１２０と同じものである。ステップＳ１５０、Ｓ１６０は、どちらを先に実行しても構わない。
【００３７】
その後、通電ステップＳ１３０の前後でのＭＯＳトランジスタＱ１の電気特性の変化に基づいて、ＭＯＳトランジスタＱ１の良否が判定される（ステップＳ１７０）。さらに、通電ステップＳ１４０の前後でのＭＯＳトランジスタＱ２の電気特性の変化に基づいて、ＭＯＳトランジスタＱ２の良否が判定される（ステップＳ１８０）。たとえば、ＭＯＳトランジスタの順方向電圧降下および順方向リーク電流がほとんど変化しなければ、ＭＯＳトランジスタは良品と判断されるが、これらのいずれかの値が閾値を超えて変化した場合には、ＭＯＳトランジスタは不良と判断される。ステップＳ１７０，Ｓ１８０は、どちらを先に実行しても構わない。
【００３８】
［効果］
以上のとおり、第１の実施形態のパワーモジュール２０によれば、ハーフブリッジの出力端子が、ＭＯＳトランジスタＱ１，Ｑ２側の出力端子ＭＯとフリーホイールダイオードＤ１，Ｄ２側の出力端子ＤＯとに分離される。この結果、通電試験時にＭＯＳトランジスタＱ１，Ｑ２のボディダイオードにのみ順方向電流を流すことができるので、低品質のＭＯＳトランジスタチップのスクリーニングを効率的に行うことができる。
【００３９】
＜第２の実施形態＞
［パワーモジュールの構成］
図４は、第２の実施形態によるパワーモジュール２１の構成を示す回路図である。図４では、パワーモジュールを駆動するゲート駆動回路としての高電圧集積回路ＨＶＩＣおよび低電圧集積回路ＬＶＩＣも併せて示されている。
【００４０】
図４のパワーモジュール２１は、図１のパワーモジュール２０において、端子の数を変更するとともに各半導体チップと端子との接続を変更したものである。具体的に、パワーモジュール２１は、筐体３０、負側端子Ｎ２（請求項２の第１の端子）、出力端子Ｏ（請求項２の第２の端子）、正側端子Ｐ１（請求項２の第３の端子）、負側端子Ｎ１（請求項２の第４の端子）、正側端子Ｐ２（請求項２の第５の端子）、第１のＭＯＳトランジスタＱ１、第２のＭＯＳトランジスタＱ２、第１のショットキーバリアダイオードＤ１、および第２のショットキーバリアダイオードＤ２を含む。
【００４１】
負側端子Ｎ１，Ｎ２、出力端子Ｏ，および正側端子Ｐ１，Ｐ２は、筐体３０に固定されてパワーモジュールの外部と接続可能である。図４に示すように、正側端子Ｐ１，Ｐ２が２つに分離されるとともに、負側端子Ｎ１，Ｎ２が２つに分離されている点に特徴がある。
【００４２】
ＭＯＳトランジスタＱ１は、筐体３０に収納されて負側端子Ｎ２と出力端子Ｏとの間に接続される。ＭＯＳトランジスタＱ１は縦型構造のＮチャネルＭＯＳトランジスタである。出力端子Ｏから負側端子Ｎ２の方向がＭＯＳトランジスタＱ１の順方向（ドレインからソースの方向）である。ＭＯＳトランジスタＱ１のボディダイオードについては、負側端子Ｎ２から出力端子Ｏの方向が順方向（ボディダイオードのアノードからカソードの方向）である。
【００４３】
ＭＯＳトランジスタＱ２は、筐体３０に収納されて出力端子Ｏと正側端子Ｐ１との間に接続される。ＭＯＳトランジスタＱ２は縦型構造のＮチャネルＭＯＳトランジスタである。正側端子Ｐ１から出力端子Ｏの方向がＭＯＳトランジスタＱ２の順方向（ドレインからソースの方向）である。ＭＯＳトランジスタＱ２のボディダイオードについては、出力端子Ｏから正側端子Ｐ１の方向が順方向（ボディダイオードのアノードからカソードの方向）である。
【００４４】
ショットキーバリアダイオードＤ１は、筐体３０に収納されて負側端子Ｎ１にアノードが接続され、出力端子Ｏにカソードが接続される。ショットキーバリアダイオードＤ２は、筐体３０に収納されて正側端子Ｐ２にカソードが接続され、出力端子Ｏにアノードが接続される。図４のその他の点は図１で説明した第１の実施形態の場合と同様であるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。
【００４５】
上記の構成によれば、通電試験時にショットキーバリアダイオードＤ１，Ｄ２とは別個にＭＯＳトランジスタＱ１，Ｑ２のボディダイオードに順方向電流を流すことができる。ハーフブリッジとしての使用時には、正側端子Ｐ１，Ｐ２が共通の正側入力ノード（不図示）に接続され、負側端子Ｎ１，Ｎ２が共通の負側入力ノード（不図示）に接続され、正側入力ノードと負側入力ノードとの間に直流電圧が印加される。出力端子Ｏから交流電圧が出力される。
【００４６】
［ゲート駆動回路の構成］
図４を参照して、ブートストラップ用のコンデンサＣ１０は、高電圧集積回路ＨＶＩＣの端子ＢＳとパワーモジュール２１の出力端子Ｏとの間に接続される。その他の点は、図１の場合と同じであるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。
【００４７】
［絶縁基板上での半導体チップのレイアウト］
図５は、図４のパワーモジュール２１に収納された半導体チップのレイアウトの一例を示す平面図である。図５を参照して、パワーモジュール２１は、図４の筐体３０に収納された絶縁基板４０と、この絶縁基板４０上に銅箔などによって形成された導電パターン４２Ａ，４２Ｂ，４４，４６Ａ，４６Ｂとをさらに含む。
【００４８】
導電パターン４２Ａは、ボンディングワイヤ５０を介して正側端子Ｐ１と接続される。導電パターン４２Ｂは、ボンディングワイヤ５０を介して正側端子Ｐ２と接続される。導電パターン４４は、ボンディングワイヤ５０を介して出力端子Ｏと接続される。導電パターン４６Ａは、ボンディングワイヤ５０を介して負側端子Ｎ１と接続される。導電パターン４６Ｂは、ボンディングワイヤ５０を介して負側端子Ｎ２と接続される。
【００４９】
ＭＯＳトランジスタＱ１のドレイン電極およびショットキーバリアダイオードＤ１のカソード電極は、導電パターン４４上に半田接続される。ＭＯＳトランジスタＱ２のドレイン電極は、導電パターン４２Ａ上に半田接続される。ショットキーバリアダイオードＤ２のカソード電極は、導電パターン４２Ｂ上に半田接続される。
【００５０】
ＭＯＳトランジスタＱ１のソース電極はボンディングワイヤ５０を介して導電パターン４６Ｂと接続される。ショットキーバリアダイオードＤ１のアノード電極はボンディングワイヤ５０を介して導電パターン４６Ａと接続される。ＭＯＳトランジスタＱ２のソース電極およびショットキーバリアダイオードＤ２のアノード電極はボンディングワイヤ５０を介して導電パターン４４と接続される。図５では、半導体チップと端子とを接続する配線として、導電パターンとボンディングワイヤとが用いられているが、接続配線はこれに限られない。
【００５１】
［パワーモジュールの検査手順］
図６は、図４のパワーモジュール２１の通電試験の手順を示すフローチャートである。図６の各ステップは、コンピュータをベースに構成された自動検査装置によって実行することができる。
【００５２】
図６のステップＳ２１０，Ｓ２２０，Ｓ２３０，Ｓ２４０，Ｓ２５０，Ｓ２６０，Ｓ２７０，Ｓ２８０は、図３のステップＳ１１０，Ｓ１２０，Ｓ１３０，Ｓ１４０，Ｓ１５０，Ｓ１６０，Ｓ１７０，Ｓ１８０にそれぞれ対応する。ステップＳ２３０，Ｓ２４０における通電箇所を除いて、図６の各ステップは図３の対応するステップとほぼ同じであるので以下では説明を繰返さない。
【００５３】
ステップＳ２３０では、負側端子Ｎ２から出力端子Ｏの方向に直流電流が所定時間通電される。これによって、ＭＯＳトランジスタＱ１のボディダイオードに順方向電流が通電される。ステップＳ２４０では、出力端子Ｏから正側端子Ｐ１の方向に直流電流が所定時間通電される。これによって、ＭＯＳトランジスタＱ２のボディダイオードに順方向電流が通電される。ステップＳ２３０，Ｓ２４０は、どちらを先に実行しても構わない。
【００５４】
［効果］
以上のとおり、第２の実施形態のパワーモジュール２１によれば、直流電圧の入力を受けるための正側端子および負側端子が、ＭＯＳトランジスタＱ１，Ｑ２側の正側端子Ｐ１および負側端子Ｎ２と、フリーホイールダイオード側の正側端子Ｐ２および負側端子Ｎ１とに分離される。この結果、通電試験時にＭＯＳトランジスタＱ１，Ｑ２のボディダイオードにのみ順方向電流を流すことができるので、低品質のＭＯＳトランジスタチップのスクリーニングを効率的に行うことができる。
【００５５】
＜第３の実施形態＞
［フルブリッジ構成］
図７は、第３の実施形態によるパワーモジュール２２の構成を示す回路図である。図７では、図１のパワーモジュール２０をフルブリッジ構成に拡張した例が示されている。
【００５６】
図７を参照して、パワーモジュール２２は、出力端子ＭＯ２（請求項３の第５の端子）、出力端子ＤＯ２（請求項３の第６の端子）、第３のＭＯＳトランジスタＱ３、第４のＭＯＳトランジスタＱ４、第３のショットキーバリアダイオードＤ３、および第４のショットキーバリアダイオードＤ４をさらに含む点で図１のパワーモジュール２０と異なる。
【００５７】
図７では、図１の出力端子ＭＯ，ＤＯをそれぞれ出力端子ＭＯ１，ＤＯ１とするように、参照符号が変更されている。図１の場合と同様に、出力端子ＭＯ２，ＤＯ２は、筐体３０に固定されてパワーモジュール２２の外部と接続可能である。出力端子ＭＯ２，ＤＯ２が２つに分離されている点に特徴がある。
【００５８】
ＭＯＳトランジスタＱ３は、筐体３０に収納されて負側端子Ｎと出力端子ＭＯ２との間に接続される。ＭＯＳトランジスタＱ３は縦型構造のＮチャネルＭＯＳトランジスタである。出力端子ＭＯ２から負側端子Ｎの方向がＭＯＳトランジスタＱ３の順方向（ドレインからソースの方向）である。ＭＯＳトランジスタＱ３のボディダイオードは、負側端子Ｎから出力端子ＭＯ２の方向が順方向（ボディダイオードのアノードからカソードの方向）である。
【００５９】
ＭＯＳトランジスタＱ４は、筐体３０に収納されて出力端子ＭＯ２と正側端子Ｐとの間に接続される。ＭＯＳトランジスタＱ４は縦型構造のＮチャネルＭＯＳトランジスタである。正側端子Ｐから出力端子ＭＯ２の方向がＭＯＳトランジスタＱ４の順方向（ドレインからソースの方向）である。ＭＯＳトランジスタＱ４のボディダイオードは、出力端子ＭＯ２から正側端子Ｐの方向が順方向（ボディダイオードのアノードからカソードの方向）である。
【００６０】
ショットキーバリアダイオードＤ３は、筐体３０に収納されて負側端子Ｎにアノードが接続され、出力端子ＤＯ２にカソードが接続される。ショットキーバリアダイオードＤ４は、筐体３０に収納されて正側端子Ｐにカソードが接続され、出力端子ＤＯ２にアノードが接続される。
【００６１】
上記の構成によれば、出力端子ＭＯ１，ＭＯ２，ＤＯ１，ＤＯ２のうち、出力端子ＭＯ１には、ＭＯＳトランジスタＱ１，Ｑ２のボディダイオードを除いていかなるダイオードも接続されておらず、出力端子ＭＯ２には、ＭＯＳトランジスタＱ３，Ｑ４のボディダイオードを除いていかなるダイオードも接続されていない。これによって、通電試験時にショットキーバリアダイオードＤ１，Ｄ２，Ｄ３，Ｄ４とは別個にＭＯＳトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４のボディダイオードに順方向電流を流すことができる。インバータシステムとしての使用時には、正側端子Ｐ（正側入力ノード）と負側端子Ｎ（負側入力ノード）との間に直流電圧が印加される。さらに、出力端子ＭＯ１，ＤＯ１がＵ相交流電圧を出力するための共通のＵ相出力ノード（不図示）に接続され、出力端子ＭＯ２，ＤＯ２がＶ相交流電圧を出力するための共通のＶ相出力ノード（不図示）に接続される。
【００６２】
パワーモジュール２２は、さらに、ゲート端子Ｇ１，Ｇ２，Ｇ３，Ｇ４およびソース端子Ｓ２，Ｓ４（不図示）を含み、これらの端子は筐体３０に固定されている。ゲート端子Ｇ１，Ｇ２，Ｇ３，Ｇ４は、ＭＯＳトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４のゲートにそれぞれ接続され、ソース端子Ｓ２，Ｓ４は、ＭＯＳトランジスタＱ２，Ｑ４のソースにそれぞれ接続される。図７のその他の点は、図１のパワーモジュール２０の構成と同様であるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。
【００６３】
［３相ブリッジ構成］
図８は、図７の変形例によるパワーモジュール２３の構成を示す回路図である。図８では、図１のパワーモジュール２０を３相ブリッジに拡張した例が示されている。
【００６４】
図８を参照して、パワーモジュール２３は、出力端子ＭＯ３（請求項４の第７の端子）、出力端子ＤＯ３（請求項４の第８の端子）、第５のＭＯＳトランジスタＱ５、第６のＭＯＳトランジスタＱ６、第５のショットキーバリアダイオードＤ５、第６のショットキーバリアダイオードＤ６をさらに含む点で、図７のパワーモジュール２２と異なる。
【００６５】
出力端子ＭＯ３，ＤＯ３は、筐体３０に固定されてパワーモジュール２２の外部と接続可能である。図１および図７の場合と同様に、出力端子ＭＯ３，ＤＯ３が２つに分離されている点に特徴がある。
【００６６】
ＭＯＳトランジスタＱ５は、筐体３０に収納されて負側端子Ｎと出力端子ＭＯ３との間に接続される。ＭＯＳトランジスタＱ５は縦型構造のＮチャネルＭＯＳトランジスタである。出力端子ＭＯ３から負側端子Ｎの方向がＭＯＳトランジスタＱ５の順方向（ドレインからソースの方向）である。ＭＯＳトランジスタＱ５のボディダイオードは、負側端子Ｎから出力端子ＭＯ３の方向が順方向（ボディダイオードのアノードからカソードの方向）である。
【００６７】
ＭＯＳトランジスタＱ６は、筐体３０に収納されて出力端子ＭＯ３と正側端子Ｐとの間に接続される。ＭＯＳトランジスタＱ６は縦型構造のＮチャネルＭＯＳトランジスタである。正側端子Ｐから出力端子ＭＯ３の方向がＭＯＳトランジスタＱ６の順方向（ドレインからソースの方向）である。ＭＯＳトランジスタＱ６のボディダイオードは、出力端子ＭＯ３から正側端子Ｐの方向が順方向（ボディダイオードのアノードからカソードの方向）である。
【００６８】
ショットキーバリアダイオードＤ５は、筐体３０に収納されて負側端子Ｎにアノードが接続され、出力端子ＤＯ３にカソードが接続される。ショットキーバリアダイオードＤ６は、筐体３０に収納されて正側端子Ｐにカソードが接続され、出力端子ＤＯ３にアノードが接続される。
【００６９】
上記の構成によれば、出力端子ＭＯ１，ＭＯ２，ＭＯ３，ＤＯ１，ＤＯ２，ＤＯ３のうち、出力端子ＭＯ１にはＭＯＳトランジスタＱ１，Ｑ２のボディダイオードを除いていかなるダイオードも接続されておらず、出力端子ＭＯ２にはＭＯＳトランジスタＱ３，Ｑ４のボディダイオードを除いていかなるダイオードも接続されていない。さらに、出力端子ＭＯ３にはＭＯＳトランジスタＱ５，Ｑ６のボディダイオードを除いていかなるダイオードも接続されていない。これによって、通電試験時にショットキーバリアダイオードＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６とは別個にＭＯＳトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６のボディダイオードに順方向電流を流すことができる。
【００７０】
インバータシステムとしての使用時には、正側端子Ｐ（正側入力ノード）と負側端子Ｎ（負側入力ノード）との間に直流電圧が印加される。さらに、出力端子ＭＯ１，ＤＯ１がＵ相交流電圧を出力するための共通のＵ相出力ノード（不図示）に接続され、出力端子ＭＯ２，ＤＯ２がＶ相交流電圧を出力するための共通のＶ相出力ノード（不図示）に接続され、出力端子ＭＯ３，ＤＯ３がＷ相交流電圧を出力するための共通のＷ相出力ノード（不図示）に接続される。
【００７１】
パワーモジュール２３は、さらに、ゲート端子Ｇ１，Ｇ２，Ｇ３，Ｇ４，Ｇ５，Ｇ６およびソース端子Ｓ２，Ｓ４，Ｓ６（不図示）を含み、これらの端子は筐体３０に固定されている。ゲート端子Ｇ１，Ｇ２，Ｇ３，Ｇ４，Ｇ５，Ｇ６は、ＭＯＳトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６のゲートにそれぞれ接続され、ソース端子Ｓ２，Ｓ４，Ｓ６は、ＭＯＳトランジスタＱ２，Ｑ４，Ｑ６のソースにそれぞれ接続される。図８のその他の点は、図７のパワーモジュール２２の構成と同様であるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。
【００７２】
［効果］
第３の実施形態のパワーモジュール２２，２３によれば、第１の実施形態の場合と同様に、通電試験時にＭＯＳトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６のボディダイオードにのみ順方向電流を流すことができるので、低品質のＭＯＳトランジスタチップのスクリーニングを効率的に行うことができる。
【００７３】
＜第４の実施形態＞
［フルブリッジ構成］
図９は、第４の実施形態によるパワーモジュール２４の構成を示す回路図である。図９では、図４のパワーモジュール２１をフルブリッジ構成に拡張した例が示されている。
【００７４】
図９を参照して、パワーモジュール２４は、負側端子ＮＭ２（請求項５の第６の端子）、出力端子Ｏ２（請求項５の第７の端子）、正側端子ＰＭ２（請求項５の第８の端子）、負側端子ＮＤ２（請求項５の第９の端子）、正側端子ＰＤ２（請求項５の第１０の端子）をさらに含む点で図４のパワーモジュール２１と異なる。さらに、パワーモジュール２４は、第３のＭＯＳトランジスタＱ３、第４のＭＯＳトランジスタＱ４、第３のショットキーバリアダイオードＤ３、および第４のショットキーバリアダイオードＤ４を含む点で図４のパワーモジュール２１と異なる。ただし、図４の負側端子Ｎ１，Ｎ２、出力端子Ｏ，および正側端子Ｐ１，Ｐ２は、それぞれ負側端子ＮＤ１，ＮＭ１、出力端子Ｏ１，および正側端子ＰＭ１，ＰＤ１に対応しており、参照符号が変更されている。
【００７５】
負側端子ＮＭ２，ＮＤ２、出力端子Ｏ２、正側端子ＰＭ２，ＰＤ２は、図４の場合と同様に、筐体３０に固定されてパワーモジュールの外部と接続可能である。図９に示すように、負側端子ＮＭ２，ＮＤ２が２つに分離され、正側端子ＰＭ２，ＰＤ２が２つに分離されている点に特徴がある。
【００７６】
ＭＯＳトランジスタＱ３は、筐体３０に収納されて負側端子ＮＭ２と出力端子Ｏ２との間に接続される。ＭＯＳトランジスタＱ４は、筐体３０に収納されて出力端子Ｏ２と正側端子ＰＭ２との間に接続される。ショットキーバリアダイオードＤ３は、筐体３０に収納されて負側端子ＮＤ２にアノードが接続され、出力端子Ｏ２にカソードが接続される。ショットキーバリアダイオードＤ４は、筐体３０に収納されて正側端子ＰＤ２にカソードが接続され、出力端子Ｏ２にアノードが接続される。
【００７７】
ＭＯＳトランジスタＱ３，Ｑ４、ショットキーバリアダイオードＤ３，Ｄ４、負側端子ＮＭ２，ＮＤ２、出力端子Ｏ２、および正側端子ＰＭ２，ＰＤ２の接続関係は、ＭＯＳトランジスタＱ１，Ｑ２、ショットキーバリアダイオードＤ１，Ｄ２、負側端子ＮＭ１，ＮＤ１、出力端子Ｏ１、および正側端子ＰＭ１，ＰＤ１の接続関係と同じである。すなわち、同じユニットが２個並列に設けられていると考えることができる。したがって、図９の各半導体素子の接続関係および極性などについては詳しい説明を繰返さない。
【００７８】
上記の構成によれば、通電試験時にショットキーバリアダイオードＤ１，Ｄ２、Ｄ３，Ｄ４とは別個にＭＯＳトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４のボディダイオードに順方向電流を流すことができる。インバータシステムとしての使用時には、正側端子ＰＭ１，ＰＤ１，ＰＭ２，ＰＤ２が共通の正側入力ノード（不図示）に接続され、負側端子ＮＭ１，ＮＤ１，ＮＭ２，ＮＤ２が共通の負側入力ノード（不図示）に接続され、正側入力ノードと負側入力ノードとの間に直流電圧が印加される。出力端子Ｏ１（Ｕ相出力ノード）からＵ相交流電圧が出力され、出力端子Ｏ２（Ｖ相出力ノード）からＶ相交流電圧が出力される。
【００７９】
パワーモジュール２４は、さらに、ゲート端子Ｇ１，Ｇ２，Ｇ３，Ｇ４およびソース端子Ｓ２，Ｓ４（不図示）を含み、これらの端子は筐体３０に固定されている。ゲート端子Ｇ１，Ｇ２，Ｇ３，Ｇ４は、ＭＯＳトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４のゲートにそれぞれ接続され、ソース端子Ｓ２，Ｓ４は、ＭＯＳトランジスタＱ２，Ｑ４のソースにそれぞれ接続される。
【００８０】
［３相ブリッジ構成］
図１０は、図９の変形例によるパワーモジュール２５の構成を示す回路図である。図１０では、図４のパワーモジュール２１を３相ブリッジに拡張した例が示されている。
【００８１】
図１０を参照して、パワーモジュール２５は、負側端子ＮＭ３（請求項６の第１１の端子）、出力端子Ｏ３（請求項６の第１２の端子）、正側端子ＰＭ３（請求項６の第１３の端子）、負側端子ＮＤ３（請求項６の第１４の端子）、正側端子ＰＤ３（請求項６の第１５の端子）をさらに含む点で図９のパワーモジュール２４と異なる。さらに、パワーモジュール２５は、第５のＭＯＳトランジスタＱ５、第６のＭＯＳトランジスタＱ６、第５のショットキーバリアダイオードＤ５、および第６のショットキーバリアダイオードＤ６を含む点で図９のパワーモジュール２４と異なる。
【００８２】
負側端子ＮＭ３，ＮＤ３、出力端子Ｏ３、正側端子ＰＭ３，ＰＤ３は、図９の場合と同様に、筐体３０に固定されてパワーモジュールの外部と接続可能である。図９に示すように、負側端子ＮＭ３，ＮＤ３が２つに分離され、正側端子ＰＭ３，ＰＤ３が２つに分離されている点に特徴がある。
【００８３】
ＭＯＳトランジスタＱ５は、筐体３０に収納されて負側端子ＮＭ３と出力端子Ｏ３との間に接続される。ＭＯＳトランジスタＱ６は、筐体３０に収納されて出力端子Ｏ３と正側端子ＰＭ３との間に接続される。ショットキーバリアダイオードＤ５は、筐体３０に収納されて負側端子ＮＤ３にアノードが接続され、出力端子Ｏ３にカソードが接続される。ショットキーバリアダイオードＤ６は、筐体３０に収納されて正側端子ＰＤ３にカソードが接続され、出力端子Ｏ３にアノードが接続される。
【００８４】
ＭＯＳトランジスタＱ５，Ｑ６、ショットキーバリアダイオードＤ５，Ｄ６、負側端子ＮＭ３，ＮＤ３、出力端子Ｏ３、および正側端子ＰＭ３，ＰＤ３の接続関係は、ＭＯＳトランジスタＱ１，Ｑ２、ショットキーバリアダイオードＤ１，Ｄ２、負側端子ＮＭ１，ＮＤ１、出力端子Ｏ１、および正側端子ＰＭ１，ＰＤ１の接続関係と同じである。すなわち、図１０の場合には、同じユニットが３個並列に設けられていると考えることができる。したがって、図１０の各半導体素子の接続関係および極性などについては詳しい説明を繰返さない。
【００８５】
上記の構成によれば、通電試験時にショットキーバリアダイオードＤ１，Ｄ２、Ｄ３，Ｄ４，Ｄ５，Ｄ６とは別個にＭＯＳトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６のボディダイオードに順方向電流を流すことができる。インバータシステムとしての使用時には、正側端子ＰＭ１，ＰＤ１，ＰＭ２，ＰＤ２，ＰＭ３，ＰＤ２が共通の正側入力ノード（不図示）に接続され、負側端子ＮＭ１，ＮＤ１，ＮＭ２，ＮＤ２，ＮＭ３，ＮＤ３が共通の負側入力ノード（不図示）に接続され、正側入力ノードと負側入力ノードとの間に直流電圧が印加される。出力端子Ｏ１（Ｕ相出力ノード）からＵ相交流電圧が出力され、出力端子Ｏ２（Ｖ相出力ノード）からＶ相交流電圧が出力され、出力端子Ｏ３（Ｗ相出力ノード）からＷ相交流電圧が出力される。
【００８６】
パワーモジュール２５は、さらに、ゲート端子Ｇ１，Ｇ２，Ｇ３，Ｇ４，Ｇ５，Ｇ６およびソース端子Ｓ２，Ｓ４，Ｓ６（不図示）を含み、これらの端子は筐体３０に固定されている。ゲート端子Ｇ１，Ｇ２，Ｇ３，Ｇ４，Ｇ５，Ｇ６は、ＭＯＳトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６のゲートにそれぞれ接続され、ソース端子Ｓ２，Ｓ４，Ｓ６は、ＭＯＳトランジスタＱ２，Ｑ４，Ｑ６のソースにそれぞれ接続される。
【００８７】
［効果］
第４の実施形態のパワーモジュール２４，２５によれば、第２の実施形態の場合と同様に、通電試験時にＭＯＳトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６のボディダイオードにのみ順方向電流を流すことができるので、低品質のＭＯＳトランジスタチップのスクリーニングを効率的に行うことができる。
【００８８】
＜第５の実施形態＞
［パワーモジュールの構成］
図１１は、第５の実施形態によるパワーモジュール２６の構成を示す回路図である。図１では、パワーモジュールを駆動するゲート駆動回路としての高電圧集積回路ＨＶＩＣおよび低電圧集積回路ＬＶＩＣも併せて示されている。
【００８９】
図１１に示す第５の実施形態の場合には、正側端子Ｐ、負側端子Ｎ、出力端子Ｏは分離されておらず、それぞれ１つずつしか設けられていない。以下に説明するようにショットキーバリアダイオードＤ１，Ｄ２の電気特性を変更することによって、通電試験時にショットキーバリアダイオードＤ１，Ｄ２よりもＭＯＳトランジスタＱ１，Ｑ２のボディダイオードに多くの電流が流れるようにしている。
【００９０】
図１１を参照して、パワーモジュール２６は、筐体３０、負側端子Ｎ（請求項９の第１の端子）、出力端子Ｏ（請求項９の第２の端子）、正側端子Ｐ（請求項９の第３の端子）、第１のＭＯＳトランジスタＱ１、第２のＭＯＳトランジスタＱ２、第１のショットキーバリアダイオードＤ１、および第２のショットキーバリアダイオードＤ２を含む。
【００９１】
図１１のパワーモジュール２６は、図１のパワーモジュール２０は出力端子ＭＯ，ＤＯを出力端子Ｏとして共通化したものに相当する。その他の点は、ショットキーバリアダイオードＤ１，Ｄ２の電気特性を除いて図１で説明した第１の実施形態の場合と同じであるので、説明を繰返さない。
【００９２】
［ゲート駆動回路の構成］
図１１を参照して、ブートストラップ用のコンデンサＣ１０は、高電圧集積回路ＨＶＩＣの端子ＢＳとパワーモジュール２６の出力端子Ｏ（出力端子ＭＯ，ＤＯが共通化されたもの）との間に接続される。その他の点は、図１の場合と同じであるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。
【００９３】
［ショットキーバリアダイオードＤ１，Ｄ２の電気特性］
図１２は、図１１のＭＯＳトランジスタＱ１のボディダイオードの電気特性とショットキーバリアダイオードＤ１の電気特性との関係について説明するための図である。ＭＯＳトランジスタＱ２のボディダイオードの電気特性とショットキーバリアダイオードＤ２の電気特性との関係も同様である。
【００９４】
具体的に図１２には、ＭＯＳトランジスタＱ１のボディダイオードの電流電圧特性（ＭＯＳ−ＢＤｉ）と、ショットキーバリアダイオードＤ１の電流電圧特性（ＳＢＤ）とが示されている。印加電圧の増加した場合、ショットキーバリアダイオードＤ１の順方向電流の立上がりは、ＭＯＳトランジスタＱ１のボディダイオードの順方向電流の立上がりよりも緩やかであるので、これらの電流電圧特性にはクロスポイントが存在する。第５の実施形態では、このクロスポイントにおける電流値Ｉｃｒが、パワーモジュールの定格電流Ｉｒの±１０％以内（０．９×Ｉｒから１．１×Ｉｒまでの範囲内）となるように調整されている。
【００９５】
インバータとしての実使用領域は定格電流Ｉｒより小さい（すなわち、クロスポイントにおける電流値Ｉｃｒよりも小さい）領域である。したがって、還流電流が流れる場合、ＭＯＳトランジスタＱ１のボディダイオードを流れる順方向電流は、ショットキーバリアダイオードＤ１を流れる順方向電流よりも小さい。この結果、ＭＯＳトランジスタのボディダイオードの通電劣化を抑えることができる。
【００９６】
一方、通電試験によって低品質のチップをスクリーニングする場合には、定格電流Ｉｒよりも大きい順方向電流をＭＯＳトランジスタＱ１のボディダイオードおよびショットキーバリアダイオードＤ１に流す。この場合、ＭＯＳトランジスタＱ１のボディダイオードを流れる順方向電流は、ショットキーバリアダイオードＤ１を流れる順方向電流よりも大きくなるので、低品質のチップの欠陥成長を促進することができ、結果として効率的にスクリーニングを行うことができる。
【００９７】
［パワーモジュールの検査手順］
図１３は、図１１のパワーモジュール２６の通電試験の手順を示すフローチャートである。図１３の各ステップは、コンピュータをベースに構成された自動検査装置によって実行することができる。
【００９８】
図１３のステップＳ３１０，Ｓ３２０，Ｓ３３０，Ｓ３４０，Ｓ３５０，Ｓ３６０，Ｓ３７０，Ｓ３８０は、図３のステップＳ１１０，Ｓ１２０，Ｓ１３０，Ｓ１４０，Ｓ１５０，Ｓ１６０，Ｓ１７０，Ｓ１８０にそれぞれ対応する。ステップＳ２３０，Ｓ２４０における通電箇所および電流量を除いて、図１３の各ステップは図３の対応するステップとほぼ同じであるので以下では説明を繰返さない。
【００９９】
ステップＳ３３０では、負側端子Ｎから出力端子Ｏの方向にパワーモジュール２６の定格電流Ｉｒよりも大きい直流電流が所定時間通電される。これによって、ＭＯＳトランジスタＱ１のボディダイオードのほうにショットキーバリアダイオードＤ１よりも大きな順方向電流が通電される。ステップＳ３４０では、出力端子Ｏから正側端子Ｐの方向にパワーモジュール２６の定格電流Ｉｒよりも大きい直流電流が所定時間通電される。これによって、ＭＯＳトランジスタＱ２のボディダイオードのほうにショットキーバリアダイオードＤ２よりも大きな順方向電流が通電される。ステップＳ３３０，Ｓ３４０は、どちらを先に実行しても構わない。
【０１００】
［フリーホイールダイオードの構成例］
以下、ショットキーバリアダイオードＤ１，Ｄ２の電流電圧特性を変更することによって、図１２に示すように電流電圧特性のクロスポイントの電流値Ｉｃｒがパワーモジュールの定格電流Ｉｒの±１０％以内となるように調整する具体的方法について説明する。
【０１０１】
図１４は、図１１のショットキーバリアダイオードＤ１，Ｄ２の構成の一例を示す断面図である。図１４を参照して、一般に、ショットキーバリアダイオードＤ１，Ｄ２は、Ｎ型ドリフト層６４の表面上にショットキ電極（アノード電極）６１を積層した構造を有している。ショットキ接合部の面積を規定するために絶縁層としての誘電体膜６２が用いられている。ショットキ接合部の縁部での電界集中を抑制するためにＰ型ガードリング領域６３が設けられている。Ｎ型ドリフト層６４の裏面にはオーミック電極（カソード電極）６５が設けられている。
【０１０２】
一方、図１４の場合に特徴的な点は、オーミック電極（カソード電極）６５の表面上にポリシリコン等によって形成された抵抗層６６が設けられている点にある。抵抗層６６によってショットキーバリアダイオードＤ１，Ｄ２を流れる順方向電流を抑制することができる。これによって、図１２に示すように、電流電圧特性のクロスポイントの電流値Ｉｃｒがパワーモジュールの定格電流Ｉｒの±１０％以内となるように調整することができる。
【０１０３】
このように抵抗層６６を設ける方法の場合には、ショットキーバリアダイオードＤ１，Ｄ２のチップサイズを変更する必要がないので、チップのアセンブリ時に制約を受け難い。このため、必要な電流容量に応じたワイヤ配線を形成可能である。
【０１０４】
図１５は、図１１のショットキーバリアダイオードＤ１，Ｄ２の他の構成例を示す断面図である。図１５のショットキーバリアダイオードＤ１，Ｄ２は、抵抗層６６に代えてジャンクションバリアショットキーの構成とした点に特徴がある。図１５に示すようにジャンクションバリアショットキーダイオードでは、アノード電極６１とＮ型ドリフト層６４との境界領域に複数のＰ型拡散領域６７が設けられる。すなわち、ショットキーバリアダイオードとＰＮ接合ダイオードとが並列に設けられた構成を有している。このＰＮ接合ダイオードの部分の割合を調整することによって、ショットキーバリアダイオードＤ１，Ｄ２を流れる順方向電流を調整することができる。
【０１０５】
さらに、図１５の構成によれば、突入電流耐量が増加するので、パワーモジュールを昇圧チョッパとして使用する際にメリットがある。
【０１０６】
［効果］
以上のとおり、第５の実施形態のパワーモジュール２６によれば、通電試験時における低品質チップのスクリーニングを効率的に行うことができるとともに、実使用時にＭＯＳトランジスタのボディダイオードを流れる還流電流を、フリーホイールダイオードを流れる還流電流よりも抑制することができる。実使用時に一部の還流電流がボディダイオードを流れるので還流時のオン抵抗を低下することができる。
【０１０７】
＜第６の実施形態＞
［パワーモジュールの構成］
図１６は、第６の実施形態によるパワーモジュール２７の構成を示す回路図である。図１６では、パワーモジュールを駆動するゲート駆動回路としての高電圧集積回路ＨＶＩＣおよび低電圧集積回路ＬＶＩＣも併せて示されている。
【０１０８】
図１６のパワーモジュール２７は、４個のＭＯＳトランジスタを設けることによって、ＭＯＳトランジスタの導通時のオン抵抗を低減可能にしたものである。以下では、第２の実施形態のパワーモジュール２１の変形例として説明するが、第１の実施形態のパワーモジュール２０の変形例と考えることもできる。
【０１０９】
図１６を参照して、パワーモジュール２７は、出力端子Ｏ２（請求項７の第６の端子）、第３のＭＯＳトランジスタＱ３、および第４のＭＯＳトランジスタＱ４をさらに含む点で図４のパワーモジュール２１と異なる。図１６の出力端子Ｏ１は、図４の出力端子Ｏに対応し、参照符号が変更されている。図４の場合と同様に、出力端子Ｏ２は筐体３０に固定され、外部と接続可能である。
【０１１０】
ＭＯＳトランジスタＱ３は、筐体３０に収納されて負側端子Ｎ１と出力端子Ｏ２との間に接続される。ＭＯＳトランジスタＱ３は縦型構造のＮチャネルＭＯＳトランジスタである。出力端子Ｏ２から負側端子Ｎ１の方向がＭＯＳトランジスタＱ３の順方向（ドレインからソースの方向）である。ＭＯＳトランジスタＱ３のボディダイオードについては、負側端子Ｎ１から出力端子Ｏ２の方向が順方向（ボディダイオードのアノードからカソードの方向）である。
【０１１１】
ＭＯＳトランジスタＱ４は、筐体３０に収納されて出力端子Ｏ２と正側端子Ｐ２との間に接続される。ＭＯＳトランジスタＱ４は縦型構造のＮチャネルＭＯＳトランジスタである。正側端子Ｐ２から出力端子Ｏ２の方向がＭＯＳトランジスタＱ４の順方向（ドレインからソースの方向）である。ＭＯＳトランジスタＱ４のボディダイオードについては、出力端子Ｏ２から正側端子Ｐ２の方向が順方向（ボディダイオードのアノードからカソードの方向）である。
【０１１２】
パワーモジュール２７は、さらに、ゲート端子Ｇ１，Ｇ２，Ｇ３，Ｇ４およびソース端子Ｓ２，Ｓ４（不図示）を含み、これらの端子は筐体３０に固定されている。ゲート端子Ｇ１，Ｇ２，Ｇ３，Ｇ４は、ＭＯＳトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４のゲートにそれぞれ接続され、ソース端子Ｓ２，Ｓ４は、ＭＯＳトランジスタＱ２，Ｑ４のソースにそれぞれ接続される。図１６のその他の点は、図４のパワーモジュール２１の構成と同様であるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。
【０１１３】
［ゲート駆動回路の構成］
高電圧集積回路ＨＶＩＣは、ＭＯＳトランジスタＱ４のソースと接続するための端子ＶＳ４と、ＭＯＳトランジスタＱ４のゲートと接続するための端子ＧＯ４がさらに設けられる点で、図４の高電圧集積回路ＨＶＩＣと異なる。これらの機能はＭＯＳトランジスタＱ２の場合と同様であるので、説明を繰返さない。低電圧集積回路ＬＶＩＣは、ＭＯＳトランジスタＱ３のゲートと接続するための端子ＧＯ３がさらに設けられる点で、図４の低電圧集積回路ＬＶＩＣと異なる。図１６のその他の点は、図４の場合と同様である。
【０１１４】
［絶縁基板上での半導体チップのレイアウト］
図１７は、図１６のパワーモジュール２７に収納された半導体チップのレイアウトの一例を示す平面図である。図１７を参照して、パワーモジュール２７は、図１６の筐体３０に収納された絶縁基板４０をさらに含む。パワーモジュール２７は、この絶縁基板４０上に銅箔などによって形成された導電パターン４２Ａ（請求項８の第３の導電パターン）、導電パターン４２Ｂ（請求項８の第５の導電パターン）、導電パターン４４Ａ（請求項８の第２の導電パターン）、導電パターン４４Ｂ（請求項８の第６の導電パターン）、導電パターン４６Ａ（請求項８の第４の導電パターン）、および導電パターン４６Ｂ（請求項８の第１の導電パターン）をさらに含む。
【０１１５】
導電パターン４２Ａは、ボンディングワイヤ５０を介して正側端子Ｐ１と接続される。導電パターン４２Ｂは、ボンディングワイヤ５０を介して正側端子Ｐ２と接続される。導電パターン４４Ａは、ボンディングワイヤ５０を介して出力端子Ｏ１と接続される。導電パターン４４Ｂは、ボンディングワイヤ５０を介して出力端子Ｏ２と接続される。導電パターン４６Ａは、ボンディングワイヤ５０を介して負側端子Ｎ１と接続される。導電パターン４６Ｂは、ボンディングワイヤ５０を介して負側端子Ｎ２と接続される。
【０１１６】
ＭＯＳトランジスタＱ１のドレイン電極およびショットキーバリアダイオードＤ１のカソード電極は、導電パターン４４Ａ上に半田接続される。ＭＯＳトランジスタＱ２のドレイン電極は、導電パターン４２Ａ上に半田接続される。ＭＯＳトランジスタＱ３のドレイン電極は、導電パターン４４Ｂ上に半田接続される。ＭＯＳトランジスタＱ４のドレイン電極およびショットキーバリアダイオードＤ２のカソード電極は、導電パターン４２Ｂ上に半田接続される。
【０１１７】
ＭＯＳトランジスタＱ１のソース電極はボンディングワイヤ５０を介して導電パターン４６Ｂと接続される。ＭＯＳトランジスタＱ３のソース電極およびショットキーバリアダイオードＤ１のアノード電極はボンディングワイヤ５０を介して導電パターン４６Ａと接続される。ＭＯＳトランジスタＱ２のソース電極およびショットキーバリアダイオードＤ２のアノード電極はボンディングワイヤ５０を介して導電パターン４４Ａと接続される。ＭＯＳトランジスタＱ４のソース電極はボンディングワイヤ５０を介して導電パターン４４Ｂと接続される。
【０１１８】
図１７のレイアウトによれば、従来の３相インバータモジュールの外形を、第６の実施形態によるパワーモジュール２７のために利用できることがわかる。
【０１１９】
［パワーモジュールの検査手順］
図１８は、図１６のパワーモジュール２７の通電試験の手順を示すフローチャートである。図１８の各ステップは、コンピュータをベースに構成された自動検査装置によって実行することができる。
【０１２０】
図１８を参照して、ＭＯＳトランジスタのボディダイオードへの通電を行う前に、まず、ＭＯＳトランジスタＱ１，Ｑ３の電気特性の測定（ステップＳ４１０）とＭＯＳトランジスタＱ２，Ｑ４の電気特性の測定（ステップＳ４２０）とが行われる。ステップＳ４１０、Ｓ４２０は、どちらを先に実行しても構わない。電気特性としては、たとえば、順方向電圧降下および／または順方向リーク電流が測定される。
【０１２１】
次に、負側端子Ｎ２から出力端子Ｏ１の方向に直流電流が所定時間通電されることによって、ＭＯＳトランジスタＱ１のボディダイオードに順方向電流が通電され、負側端子Ｎ１から出力端子Ｏ２の方向に直流電流が所定時間通電されることによって、ＭＯＳトランジスタＱ３のボディダイオードに順方向電流が通電される（ステップＳ４３０）。さらに、出力端子Ｏ１から正側端子Ｐ１の方向に直流電流が所定時間通電されることによって、ＭＯＳトランジスタＱ２のボディダイオードに順方向電流が通電され、出力端子Ｏ２から正側端子Ｐ２の方向に直流電流が所定時間通電されることによって、ＭＯＳトランジスタＱ４のボディダイオードに順方向電流が通電される（ステップＳ４４０）。ステップＳ４３０，Ｓ４４０は、どちらを先に実行しても構わない。
【０１２２】
上記の通電ステップＳ４３０，Ｓ４４０の後に、ＭＯＳトランジスタＱ１，Ｑ３の電気特性の測定（ステップＳ４５０）とＭＯＳトランジスタＱ２，Ｑ４の電気特性の測定（ステップＳ４６０）とが行われる。測定内容は、ステップＳ４１０，Ｓ４２０と同じものである。ステップＳ４５０、Ｓ４６０は、どちらを先に実行しても構わない。
【０１２３】
その後、通電ステップＳ４３０の前後でのＭＯＳトランジスタＱ１，Ｑ３の電気特性の変化に基づいて、ＭＯＳトランジスタＱ１，Ｑ３の良否がそれぞれ判定される（ステップＳ４７０）。さらに、通電ステップＳ４４０の前後でのＭＯＳトランジスタＱ２，Ｑ４の電気特性の変化に基づいて、ＭＯＳトランジスタＱ２，Ｑ４の良否がそれぞれ判定される（ステップＳ４８０）。たとえば、ＭＯＳトランジスタの順方向電圧降下および／または順方向リーク電流がほとんど変化しなければ、ＭＯＳトランジスタは良品と判断されるが、これらの値が閾値を超えて変化した場合には、ＭＯＳトランジスタは不良と判断される。ステップＳ４７０，Ｓ４８０は、どちらを先に実行しても構わない。
【０１２４】
［効果］
上記の第６の実施形態のパワーモジュール２７によれば、通電試験時にフリーホイールダイオードＤ１，Ｄ２とは別にＭＯＳトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４のボディダイオードにのみ順方向電流を流すことができるので、低品質のＭＯＳトランジスタチップのスクリーニングを効率的に行うことができる。通常使用時には、ＭＯＳトランジスタＱ１，Ｑ３が並列接続され、ＭＯＳトランジスタＱ２，Ｑ４が並列接続されるので、ＭＯＳトランジスタの導通時のオン抵抗を低減させることができる。
【０１２５】
さらに、図１７で説明したチップ配置およびワイヤ配線を用いることによって、従来の３相インバータモジュールの外形を流用可能なハーフブリッジモジュールを提供することができる。
【０１２６】
［３相インバータシステムの構成］
図１６のパワーモジュール２７を３台用いることによって（それぞれ、パワーモジュール２７Ａ，２７Ｂ，２７Ｃとする）３相インバータシステムを構成することができる。
【０１２７】
具体的に、パワーモジュール２７Ａ，２７Ｂ，２７Ｃの各々の正側端子Ｐ１，Ｐ２が共通の正側入力ノード（不図示）に接続され、パワーモジュール２７Ａ，２７Ｂ，２７Ｃの各々の負側端子Ｎ１，Ｎ２が共通の負側入力ノード（不図示）に接続され、正側入力ノードと負側入力ノードとの間に直流電圧が印加される。パワーモジュール２７Ａの出力端子Ｏ１，Ｏ２がＵ相交流電圧を出力するための共通のＵ相出力ノード（不図示）に接続される。パワーモジュール２７Ｂの出力端子Ｏ１，Ｏ２がＶ相交流電圧を出力するための共通のＶ相出力ノード（不図示）に接続される。パワーモジュール２７Ｃの出力端子Ｏ１，Ｏ２がＷ相交流電圧を出力するための共通のＷ相出力ノード（不図示）に接続される。
【０１２８】
今回開示された実施の形態はすべての点で例示であって制限的なものでないと考えられるべきである。この発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１２９】
２０〜２７  パワーモジュール、３０  筐体、４０  絶縁基板、４２，４２Ａ，４２Ｂ，４４，４４Ａ，４４Ｂ，４６，４６Ａ，４６Ｂ  導電パターン、５０  ボンディングワイヤ、６１  アノード電極、６５  カソード電極、６６  抵抗層、Ｄ１〜Ｄ６  ショットキーバリアダイオード（フリーホイールダイオード）、ＤＯ，ＤＯ１〜ＤＯ３，ＭＯ，ＭＯ１〜ＭＯ３，Ｏ，Ｏ１〜Ｏ３  出力端子、Ｎ，Ｎ１，Ｎ２，ＮＤ１〜ＮＤ３，ＮＭ１〜ＮＭ３  負側端子、Ｐ，Ｐ１，Ｐ２，ＰＤ１〜ＰＤ３，ＰＭ１〜ＰＭ３  正側端子、Ｑ１〜Ｑ６  ＭＯＳトランジスタ。
【図１】
0006490017.tif 000002
【図２】
0006490017.tif 000003
【図３】
0006490017.tif 000004
【図４】
0006490017.tif 000005
【図５】
0006490017.tif 000006
【図６】
0006490017.tif 000007
【図７】
0006490017.tif 000008
【図８】
0006490017.tif 000009
【図９】
0006490017.tif 000010
【図１０】
0006490017.tif 000011
【図１１】
0006490017.tif 000012
【図１２】
0006490017.tif 000013
【図１３】
0006490017.tif 000014
【図１４】
0006490017.tif 000015
【図１５】
0006490017.tif 000016
【図１６】
0006490017.tif 000017
【図１７】
0006490017.tif 000018
【図１８】
0006490017.tif 000019