(57)【特許請求の範囲】
【請求項１】
検知した物理量に応じた電気信号を生成するセンサ素子と、
前記センサ素子により生成された電気信号を増幅するプッシュプル出力型の増幅回路と、
電源電位を供給する電源端子と、
接地電位を供給する接地端子と、
前記増幅回路により増幅された電気信号を外部へ出力する出力端子と、
前記電源端子と前記センサ素子との間を接続する第１電源配線と、
前記電源端子と前記増幅回路との間を接続する第２電源配線と、
前記接地端子と前記センサ素子および前記増幅回路の低電位側との間を接続する接地配線と、
前記第１電源配線に接続された、抵抗手段および容量手段よりなる電磁ノイズ対策フィルタ回路と、
前記第２電源配線に接続された第１抵抗と、
前記出力端子と前記接地端子との間に接続された第２抵抗と、
を備えることを特徴とする半導体物理量センサ装置。
【請求項２】
前記接地端子と前記センサ素子との間を接続する第１接地配線と、
前記接地端子と前記増幅回路との間を接続する第２接地配線と、
前記第２接地配線に接続された第３抵抗と、
前記電源端子と前記出力端子との間に接続された第４抵抗と、
をさらに備えることを特徴とする請求項１に記載の半導体物理量センサ装置。
【請求項３】
前記第１抵抗は、直列に接続された複数の第１抵抗体からなり、
前記第３抵抗は、直列に接続された複数の第２抵抗体からなり、
複数の前記第１抵抗体それぞれの両端に、前記第１抵抗体に並列に接続された第１スイッチと、
複数の前記第２抵抗体それぞれの両端に、前記第２抵抗体に並列に接続された第２スイッチと、
前記第１スイッチおよび前記第２スイッチのオン・オフを制御する制御回路と、
を備えることを特徴とする請求項２に記載の半導体物理量センサ装置。
【請求項４】
前記電源端子と前記接地端子との間に接続された第５抵抗をさらに備えることを特徴とする請求項２または３に記載の半導体物理量センサ装置。
【請求項５】
検知した物理量に応じた電気信号を生成するセンサ素子と、
前記センサ素子により生成された電気信号を増幅するプッシュプル出力型の増幅回路と、
電源電位を供給する電源端子と、
接地電位を供給する接地端子と、
前記増幅回路により増幅された電気信号を外部へ出力する出力端子と、
前記接地端子と前記センサ素子との間を接続する第１接地配線と、
前記接地端子と前記増幅回路との間を接続する第２接地配線と、
前記電源端子と前記センサ素子および前記増幅回路の高電位側との間を接続する電源配線と、
前記電源配線に接続された、抵抗手段および容量手段よりなる電磁ノイズ対策フィルタ回路と、
前記第２接地配線に接続された第１抵抗と、
前記電源端子と前記出力端子との間に接続された第２抵抗と、
を備えることを特徴とする半導体物理量センサ装置。
【請求項６】
前記センサ素子により生成された電気信号の出力特性の非直線性を打ち消すよう、前記増幅回路により増幅された電気信号の出力特性を逆特性の非直線性にする前記第１抵抗の抵抗値が設定されていることを特徴とする請求項１〜５のいずれか一つに記載の半導体物理量センサ装置。
【請求項７】
前記センサ素子により生成された電気信号の出力特性をあらわす第１式と、前記増幅回路により増幅された電気信号の出力特性をあらわす第２式とが前記出力端子から出力される信号の非直線性を含まない出力特性をあらわす一次式を軸として線対称となるよう、前記第１抵抗の抵抗値が設定されていることを特徴とする請求項６に記載の半導体物理量センサ装置。
【請求項８】
センサチップの、前記センサ素子が配置されたおもて面側から前記物理量として圧力が印加されることを特徴とする請求項１または２に記載の半導体物理量センサ装置。
【請求項９】
センサチップの、前記センサ素子が配置されたおもて面側に対して反対側の裏面側から前記物理量として圧力が印加されることを特徴とする請求項２または５に記載の半導体物理量センサ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体物理量センサ装置に関する。
【背景技術】
【０００２】
従来、圧力センサ装置などの半導体物理量センサ装置における電磁波ノイズ対策として、外来の電磁波ノイズを遮断するためのフィルタ回路をＩＣチップ内に搭載することがある。例えば自動車などに用いられるＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ：集積回路）チップでは、キャパシタおよび抵抗（以下、フィルタ抵抗とする）からなるＣＲフィルタを一段構成、または二次フィルタのような多段構成として集積回路の電源配線やセンサ出力配線に接続した構成となっている。
【０００３】
従来の半導体物理量センサ装置の構成について、ＣＲフィルタを一段構成で電源配線に接続した場合を例に説明する。図１４は、従来の半導体物理量センサ装置の構成の一例を示す回路図である。図１４に示す従来の半導体物理量センサ装置は、電源端子（電源パッド）１１１と接地端子（接地パッド）１１３との間に、並列に接続したセンサ部１０１、オペアンプ１０２、特性補正回路１０３および基準電圧回路１０４などの内部回路を備える。電源端子１１１には外部から電源電位Ｖｃｃが印加される。接地端子１１３には接地電位ＧＮＤが印加される。出力端子１１２は、オペアンプ１０２の出力電圧Ｖｏｕｔを外部へ出力する。
【０００４】
内部回路と電源端子１１１とを接続する電源配線Ｓ１に、キャパシタ１０６およびフィルタ抵抗１０７からなるＣＲフィルタ１０５が一段構成で接続されている。フィルタ抵抗１０７は、電源配線Ｓ１に接続される。キャパシタ１０６の正極はフィルタ抵抗１０７とオペアンプ１０２との間に接続され、負極はオペアンプ１０２と接地端子１１３との間に接続されている。符号Ｃ１は、キャパシタ１０６の容量である。ＣＲフィルタ１０５は、電源端子１１１に入力された電波ノイズを除去するローパスフィルタとして機能し、電磁ノイズによる電源配線Ｓ１での電位変動を抑制する。
【０００５】
このようにＣＲフィルタを配置した半導体物理量センサ装置として、内部回路と電源パッドとを接続する配線のＣＲフィルタを構成する抵抗の抵抗値Ｒｆ、電源パッドから内部回路までの配線の寄生抵抗成分Ｒｌ、［Ｒｌ／Ｒｆ×１００＜２５］の関係式を満たすように、配線の長さと幅が選択された装置が提案されている（例えば、下記特許文献１参照。）。下記特許文献１では、ＣＲフィルタを構成する抵抗の抵抗値Ｒｆに対して寄生抵抗成分Ｒｌを２５％以下にすることで、ＣＲフィルタの性能を向上させている。
【０００６】
また、ＣＲフィルタを配置した別の半導体物理量センサ装置として、回路基準電圧用の接地配線とノイズフィルタ用の接地配線とを分離して、別々の構成とし、これらの接地配線が接地パッドを介してボンディングワイヤと接続されるような一点アースとした装置が提案されている（例えば、下記特許文献２参照。）。下記特許文献２では、センサチップ（ＩＣチップ）に高周波ノイズが照射・注入された際の回路基準電圧用の接地配線の電圧変動を防ぎ、ノイズ耐性を向上させている。
【０００７】
また、半導体物理量センサ装置の重要な性能として、上述したノイズ耐性が高いことの他に、センサチップの出力電圧範囲が広いことが挙げられる。具体的には、センサチップの出力電圧範囲をほぼ電源電圧の下限値（接地電位ＧＮＤ）から上限値（電源電位Ｖｃｃ）までとすることが可能なレール・トゥ・レール出力が理想である。レール・トゥ・レール出力のオペアンプとして、プッシュプル出力型オペアンプが各種提案されている（例えば、下記特許文献３参照。）。
【０００８】
さらに、半導体物理量センサ装置の性能をあらわす重要な指標として、非直線性（Ｎｏｎ−ｌｉｎｅａｒｉｔｙ）が挙げられる。非直線性とは、センサチップに印加される物理量の大きさＸに対して変換・出力される信号の大きさＹが直線的（一次的）であるか否かを示す指標である。二次的な曲がりをもつ実際の出力電圧Ｖｏｕｔが、センサチップの出力特性の理想的な一次式Ｙ＝ａＸ＋ｂ（ａ，ｂ：定数）に対してどの程度乖離しているかが数値化される。センサチップの出力特性の理想値は、非直線性誤差がゼロである状態、すなわち理想的な一次式から乖離していない状態である。
【０００９】
センサチップの出力特性の非直線性を調整する構成を備えた半導体物理量センサ装置として、圧力に対応するセンサエレメント部から出力を増幅して出力する電圧増幅部と、電圧増幅部の出力電圧を基準電源電圧にフィードバックさせることにより、電圧増幅部の出力電圧に圧力に対する非直線特性をもたせる出力電圧フィードバック部と、を備えた装置が提案されている（例えば、下記特許文献４参照。）。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００６−３１０６５８号公報
【特許文献２】特開２００６−１６２４２１号公報
【特許文献３】特開２００４−２２２０１５号公報
【特許文献４】特開２００３−１３９６３８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記特許文献１，２に上記特許文献３のようなプッシュプル出力型オペアンプを適用した場合、次の問題がある。図９は、プッシュプル出力型オペアンプの消費電流特性の一例を示す説明図である。図９（ａ）には、プッシュプル出力型のオペアンプ１０２の出力端子と接地端子との間に抵抗（フィードバック抵抗）１０８を接続した場合（ＲＬ＝５０ｋΩ，１００ｋΩ）、抵抗１０８を接続しない場合（ＲＬ≒∞）におけるオペアンプ１０２の消費電流特性を示す。図９（ｂ）には、抵抗１０８の抵抗値ＲＬに応じて電源端子１１１から引き出された電流Ｉａｍｐがオペアンプ１０２に入力される状態を示す。オペアンプ１０２は、電流Ｉａｍｐを消費して、端子１１４に接続されたセンサ部（不図示）からオペアンプ１０２の非反転（＋）入力端子に入力された電圧Ｖｉｎ+を増幅させ出力電圧Ｖｏｕｔとして出力する。
【００１２】
図９（ａ）に示すように、プッシュプル出力型のオペアンプ１０２の消費電流Ｉａｍｐは、オペアンプ１０２の出力電圧Ｖｏｕｔの増加に比例して増加する。その増加量（傾き）は、オペアンプ１０２に抵抗１０８を接続しない場合（抵抗値ＲＬ≒∞）にはほぼ変化せず、オペアンプ１０２に抵抗１０８を接続して出力電圧Ｖｏｕｔを増幅させる場合にはオペアンプ１０２の抵抗１０８が小さいほど大きくなる。すなわち、抵抗１０８の抵抗値ＲＬに基づく電流量の電流Ｉａｍｐが電源端子１１１から引き出され、オペアンプ１０２に入力され消費される。図９（ａ）においてＶ０ｍｉｎ，Ｖ０ｍａｘはそれぞれオペアンプ１０２の出力電圧Ｖｏｕｔの下限値および上限値である。Ｉｃｃ０は、電源端子１１１に電源電位Ｖｃｃを印加しない状態（Ｖｃｃ＝０）でのオペアンプ１０２の消費電流である。
【００１３】
このような消費電流特性を有するプッシュプル出力型のオペアンプ１０２を、上述した従来の半導体物理量センサ装置（図１４参照）に適用した場合の非直線性の発生メカニズムを図１０，１１に示す。図１０，１１は、従来の半導体物理量センサ装置の非直線性の発生メカニズムを示す説明図である。図１０に示すように、プッシュプル出力型のオペアンプ１０２と電源端子１１１とを接続する電源配線Ｓ１にＣＲフィルタ１０５が接続されている場合、オペアンプ１０２で消費される電流Ｉａｍｐは、ＣＲフィルタ１０５を介してオペアンプ１０２に入力される。このため、オペアンプ１０２の出力電圧Ｖｏｕｔおよび消費電流Ｉａｍｐはともにセンサ部１０１で検出した物理量に応じて増加（減少）する。そして、オペアンプ１０２の消費電流Ｉａｍｐの増加（減少）により、フィルタ抵抗１０７での電圧降下が増加（減少）する。
【００１４】
フィルタ抵抗１０７での電圧降下の増加（減少）により、その増加分（減少分）ΔＶｄｄ（＝ΔＩａｍｐ×Ｒｓ１）だけ、フィルタ抵抗１０７と各内部回路とをつなぐ電源配線Ｓ１ａと接地配線Ｇ１との見かけ上の電位差（内部高電位電圧Ｖｄｄ）が減少（増加）する（図１１（ａ）参照）。これにより、各内部回路に供給される内部高電位電圧Ｖｄｄが減少する。基準電圧回路１０４に供給される内部高電位電圧Ｖｄｄが減少（増加）することで、特性補正回路１０３からオペアンプ１０２の反転（−）入力端子に供給される電圧が減少（増加）する。特性補正回路１０３からオペアンプ１０２の反転（−）入力端子に供給される電圧と、オペアンプ１０２の電源端子に供給される内部高電位電圧Ｖｄｄとがともに減少（増加）することで、オペアンプ１０２の出力特性の非直線性が悪化する。すなわち、オペアンプ１０２の実際の出力特性１３１の非直線性誤差ΔＶｏｕｔが大きくなり、正方向（負方向）への凸状の曲がりが大きくなる（図１１（ｂ）参照）。
【００１５】
さらに、オペアンプ１０２に供給される内部高電位電圧Ｖｄｄの減少（増加）により、オペアンプ１０２の直線的な出力特性１３２の傾きが、センサチップの理想的な出力特性１３０の傾きよりも小さく（大きく）なる。オペアンプ１０２の直線的な出力特性１３２とは、オペアンプ１０２の実際の出力特性１３１の非直線性を示していない状態である（非直線性誤差ΔＶｏｕｔ＝０）。センサチップの理想的な出力特性１３０とは、センサチップの出力特性の理想的な一次式から乖離していない状態である。図１１（ａ），１１（ｂ）には、オペアンプ１０２の出力電圧Ｖｏｕｔおよび消費電流Ｉａｍｐがともに増加することで、内部高電位電圧Ｖｄｄがフィルタ抵抗１０７での電圧降下の増加分ΔＶｄｄだけ減少し、オペアンプ１０２の出力電圧Ｖｏｕｔの非直線性誤差ΔＶｏｕｔが正方向への凸状の曲がり（プラス誤差）となる場合を示す。オペアンプ１０２の実際の出力特性１３１の非直線性誤差ΔＶｏｕｔは、センサ部１０１で検出可能な物理量（図１１では圧力として図示）の下限値Ｐｍｉｎと上限値Ｐｍａｘとの中間の圧力Ｐｍｉｄで最大となる。
【００１６】
このように、オペアンプ１０２の消費電流Ｉａｍｐの増加（減少）は、フィルタ抵抗１０７での電圧降下により、オペアンプ１０２の電源端子および反転入力端子に供給される電圧の誤差を生み出す負帰還（フィードバック）を生じさせる要因となる。すなわち、電磁波ノイズ対策としてＣＲフィルタ１０５とを備えた従来の半導体物理量センサ装置においてオペアンプ１０２を出力電圧範囲の広いプッシュプル出力型とすることは、負帰還のメカニズムを構成し、オペアンプ１０２の出力特性の非直線性を悪化させる要因となる。
【００１７】
また、オペアンプ１０２の出力特性だけでなく、センサ部１０１の出力特性にもセンサチップの動作原理に基づく非直線性誤差が生じる。センサチップの動作原理とは、物理量（例えば圧力センサチップでは機械的応力）を電気信号に変換することである。図１２は、従来の半導体物理量センサ装置のセンサ部の出力特性の非直線性を示す説明図である。図１２（ａ）にはセンサ部１０１の出力特性の非直線性を示し、図１２（ｂ）には圧力センサチップ１４０の断面構造を示す。
【００１８】
例えば、圧力センサチップ１４０では、一般的に、裏面側（ダイアフラム１４１の凹部側）から圧力を印加したときに（裏面加圧）、センサ部１０１の実際の出力特性１５１は、非直線性誤差ΔＶｓｅｎｏｕｔ２により正方向に凸状の曲がりをもつ非直線性を示す。さらに、センサ部１０１に供給される内部高電位電圧Ｖｄｄの減少分ΔＶｄｄ２により、センサ部１０１の直線的な出力特性１５２の傾きは、圧力センサチップ１４０の理想的な出力特性１５０の傾きよりも小さくなる。センサ部１０１の直線的な出力特性１５２とは、センサ部１０１の実際の出力特性１５１の非直線性を示していない状態である（非直線性誤差ΔＶｓｅｎｏｕｔ２＝０）。センサ部１０１の実際の出力特性１５１の非直線性誤差ΔＶｓｅｎｏｕｔ２は、センサ部１０１で検出可能な圧力の下限値Ｐｍｉｎと上限値Ｐｍａｘとの中間の圧力Ｐｍｉｄで最大となる。Ｖｍｉｎ、Ｖｍｉｄ２およびＶｍａｘ２は、圧力Ｐｍｉｎ、ＰｍｉｄおよびＰｍａｘの時の出力電圧である。
【００１９】
一方、圧力センサチップ１４０のおもて面側（半導体ひずみゲージ１４２側）から圧力を印加したときに（おもて面加圧）、センサ部１０１の実際の出力特性１５３は、非直線性誤差ΔＶｓｅｎｏｕｔ１により負方向に凸状の曲がり（すなわち正方向に凹状の曲がり）をもつ非直線性を示す。さらに、センサ部１０１に供給される内部高電位電圧Ｖｄｄ１の増加分ΔＶｄｄ１により、センサ部１０１の直線的な出力特性１５４（非直線性誤差ΔＶｓｅｎｏｕｔ１＝０）の傾きは、圧力センサチップ１４０の理想的な出力特性１５０の傾きよりも大きくなる。センサ部１０１の実際の出力特性１５３の非直線性誤差ΔＶｓｅｎｏｕｔ１は、センサ部１０１で検出可能な圧力の下限値Ｐｍｉｎと上限値Ｐｍａｘとの中間の圧力Ｐｍｉｄで最大となる。Ｖｍｉｎ、Ｖｍｉｄ１およびＶｍａｘ１は、圧力Ｐｍｉｎ、ＰｍｉｄおよびＰｍａｘの時の出力電圧である。
【００２０】
すなわち、同一条件でオペアンプ１０２の消費電流Ｉａｍｐの増加（減少）によるフィルタ抵抗１０７での電圧降下が生じたとしても、センサチップへの加圧方向により、センサ部１０１の出力特性の非直線性の曲がりの方向が異なってくる。センサチップの最終的な製品時の出力は、オペアンプ１０２の出力特性の非直線性と、センサ部１０１の出力特性の非直線性とを合算した出力となる。このため、オペアンプ１０２の出力特性の非直線性がセンサ部１０１の出力特性の非直線性を相殺して、センサチップの出力特性の非直線性が低減される（ゼロに近づく）可能性もあり、オペアンプ１０２の出力特性の非直線性が必ずしもセンサチップの出力特性の非直線性を悪化させるとは限らない。
【００２１】
しかしながら、上記特許文献１では、プッシュプル出力型のオペアンプを採用した場合に、電磁ノイズ対策と、センサチップの出力特性の非直線性の低減とがトレードオフの関係にある。図１３は、従来の半導体物理量センサ装置の出力特性の非直線性の一例を示す特性図である。図１３（ａ）に示すように、おもて面加圧型センサチップを用いた場合で、かつオペアンプの実際の出力特性１６２が正方向に凸状の曲がりをもつ非直線性を示すと仮定する。この場合、センサ部の出力特性１６１は負方向に凸状の曲がりをもつ非直線性を示すため、センサ部の実際の出力特性１６１の非直線性誤差ΔＶｓｅｎｏｕｔ１とオペアンプの実際の出力特性１６２の非直線性誤差ΔＶｏｐｏｕｔ１とが合算され、センサチップの実際の出力特性１６３の非直線性誤差ΔＶｏｕｔ１が減少する。非直線性誤差ΔＶｏｐｏｕｔ１，ΔＶｓｅｎｏｕｔ１は、センサチップの理想的な出力特性１６０を基準とする誤差である。
【００２２】
一方、図１３（ｂ）に示すように、裏面加圧型センサチップを用いた場合、センサ部の実際の出力特性１７１は、おもて面加圧型センサチップと対称的に、正方向に凸状の曲がりをもつ非直線性を示す。すなわち、センサ部の実際の出力特性１７１およびオペアンプの実際の出力特性１７２ともに正方向に凸状の曲がりをもつ非直線性を示す。この場合、オペアンプの実際の出力特性１７２の非直線性誤差ΔＶｏｐｏｕｔ２がセンサ部の実際の出力特性１７１の非直線性誤差ΔＶｓｅｎｏｕｔ２を増長し、センサチップの実際の出力特性１７３の非直線性誤差ΔＶｏｕｔ２が増加してしまう。非直線性誤差ΔＶｏｐｏｕｔ２，ΔＶｓｅｎｏｕｔ２は、センサチップの理想的な出力特性１７０を基準とする誤差である。このように、上記特許文献１では、センサ部の出力特性に合わせて回路設計上および製造上のマージンを確保することが難しい。
【００２３】
上記特許文献２では、電源配線および接地配線ともに、内部電源電圧用とノイズ対策用とに分離することで当該配線での電圧変動を防止しており、上記特許文献１に比べてオペアンプの出力特性の非直線性誤差が減少される。しかしながら、センサ部の出力特性の非直線性に関して考慮されていない。このため、センサ部の出力特性の非直線性が非常に小さい場合や、センサ部の出力特性とオペアンプの出力特性とが互いの非直線性を相殺する方向に凸状の曲がりをもつ非直線性を示す場合には問題が生じないが、センサ部の出力特性とオペアンプの出力特性とが互いの非直線性を増長する方向に凸状の曲がりをもつ非直線性を示す場合には、上記特許文献１と同様の問題が生じる。
【００２４】
上記特許文献４では、センサチップの出力電圧をセンサ部の内部電源電圧に負帰還させることで、ノイズを含む内部電源電圧がセンサ部に供給される虞があり、ノイズに弱いという問題がある。また、センサチップの出力特性の非直線性を自動補正するために配置された回路の個数が多く、回路規模が大きくなるという問題がある。また、内部回路の個数が多くなるため、センサ部以外の内部回路に電源電圧が分配されることで、センサ部に供給される電源電圧が低くなり、センサ感度が低くなる。また、センサ感度を高めるためにセンサ部の出力電圧の増幅率を大きくした場合、出力誤差が発生する虞があるため、設計が困難であるという問題がある。
【００２５】
この発明は、上述した従来技術による問題点を解消するため、プッシュプル出力型の増減回路を備え、電源配線または接地配線もしくはその両方にＣＲフィルタを接続した半導体物理量センサ装置において、センサチップの出力特性の非直線性を低減させることができる半導体物理量センサ装置を提供することを目的とする。
【課題を解決するための手段】
【００２６】
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体物理量センサ装置は、検知した物理量に応じた電気信号を生成するセンサ素子と、前記センサ素子により生成された電気信号を増幅するプッシュプル出力型の増幅回路と、電源電位を供給する電源端子と、接地電位を供給する接地端子と、前記増幅回路により増幅された電気信号を外部へ出力する出力端子と、前記電源端子と前記センサ素子との間を接続する第１電源配線と、前記電源端子と前記増幅回路との間を接続する第２電源配線と、前記接地端子と前記センサ素子および前記増幅回路の低電位側との間を接続する接地配線と、前記第１電源配線に接続された、抵抗手段および容量手段よりなる電磁ノイズ対策フィルタ回路と、前記第２電源配線に接続された第１抵抗と、前記出力端子と前記接地端子との間に接続された第２抵抗と、を備えることを特徴とする。
【００２７】
また、この発明にかかる半導体物理量センサ装置は、上述した発明において、前記接地端子と前記センサ素子との間を接続する第１接地配線と、前記接地端子と前記増幅回路との間を接続する第２接地配線と、前記第２接地配線に接続された第３抵抗と、前記電源端子と前記出力端子との間に接続された第４抵抗と、をさらに備えることを特徴とする。
【００２８】
また、この発明にかかる半導体物理量センサ装置は、上述した発明において、前記第１抵抗は、直列に接続された複数の第１抵抗体からなり、前記第３抵抗は、直列に接続された複数の第２抵抗体からなり、複数の前記第１抵抗体それぞれの両端に、前記第１抵抗体に並列に接続された第１スイッチと、複数の前記第２抵抗体それぞれの両端に、前記第２抵抗体に並列に接続された第２スイッチと、前記第１スイッチおよび前記第２スイッチのオン・オフを制御する制御回路と、を備えることを特徴とする。
【００２９】
また、この発明にかかる半導体物理量センサ装置は、上述した発明において、前記電源端子と前記接地端子との間に接続された第５抵抗をさらに備えることを特徴とする。
【００３０】
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体物理量センサ装置は、検知した物理量に応じた電気信号を生成するセンサ素子と、前記センサ素子により生成された電気信号を増幅するプッシュプル出力型の増幅回路と、電源電位を供給する電源端子と、接地電位を供給する接地端子と、前記増幅回路により増幅された電気信号を外部へ出力する出力端子と、前記接地端子と前記センサ素子との間を接続する第１接地配線と、前記接地端子と前記増幅回路との間を接続する第２接地配線と、前記電源端子と前記センサ素子および前記増幅回路の高電位側との間を接続する電源配線と、前記電源配線に接続された、抵抗手段および容量手段よりなる電磁ノイズ対策フィルタ回路と、前記第２接地配線に接続された第１抵抗と、前記電源端子と前記出力端子との間に接続された第２抵抗と、を備えることを特徴とする。
【００３１】
また、この発明にかかる半導体物理量センサ装置は、上述した発明において、前記センサ素子により生成された電気信号の出力特性の非直線性を打ち消すよう、前記増幅回路により増幅された電気信号の出力特性を逆特性の非直線性にする前記第１抵抗の抵抗値が設定されていることを特徴とする。
【００３２】
また、この発明にかかる半導体物理量センサ装置は、上述した発明において、前記センサ素子により生成された電気信号の出力特性をあらわす第１式と、前記増幅回路により増幅された電気信号の出力特性をあらわす第２式とが前記出力端子から出力される信号の非直線性を含まない出力特性をあらわす一次式を軸として線対称となるよう、前記第１抵抗の抵抗値が設定されていることを特徴とする。
【００３３】
また、この発明にかかる半導体物理量センサ装置は、上述した発明において、センサチップの、前記センサ素子が配置されたおもて面側から前記物理量として圧力が印加されることを特徴とする。
【００３４】
また、この発明にかかる半導体物理量センサ装置は、上述した発明において、センサチップの、前記センサ素子が配置されたおもて面側に対して反対側の裏面側から前記物理量として圧力が印加されることを特徴とする。
【発明の効果】
【００３５】
本発明にかかる半導体物理量センサ装置によれば、プッシュプル出力型の増減回路を備え、電源配線または接地配線もしくはその両方にＣＲフィルタを接続した半導体物理量センサ装置において、増幅回路の出力特性の非直線性を意図的に所定の非直線性誤差で生じさせることができる。このため、増幅回路の出力特性の非直線性誤差によってセンサ素子の出力特性の非直線性誤差を小さくすることができ、センサチップの出力特性の非直線性を低減させることができるという効果を奏する。
【図面の簡単な説明】
【００３６】
【図１】実施の形態１にかかる半導体物理量センサ装置の構成を示す回路図である。
【図２】図１の増幅回路の構成を示す回路図である。
【図３】実施の形態１にかかる半導体物理量センサ装置の動作を示す説明図である。
【図４】実施の形態１にかかる半導体物理量センサ装置の動作を示す特性図である。
【図５】実施の形態２にかかる半導体物理量センサ装置の構成を示す回路図である。
【図６】実施の形態２にかかる半導体物理量センサ装置の動作を示す説明図である。
【図７】実施の形態２にかかる半導体物理量センサ装置の動作を示す特性図である。
【図８】実施の形態３にかかる半導体物理量センサ装置の構成を示す回路図である。
【図９】プッシュプル出力型オペアンプの消費電流特性の一例を示す説明図である。
【図１０】従来の半導体物理量センサ装置の非直線性の発生メカニズムを示す説明図である。
【図１１】従来の半導体物理量センサ装置の非直線性の発生メカニズムを示す説明図である。
【図１２】従来の半導体物理量センサ装置のセンサ部の出力特性の非直線性を示す説明図である。
【図１３】従来の半導体物理量センサ装置の出力特性の非直線性の一例を示す特性図である。
【図１４】従来の半導体物理量センサ装置の構成の一例を示す回路図である。
【発明を実施するための形態】
【００３７】
以下に添付図面を参照して、この発明にかかる半導体物理量センサ装置の好適な実施の形態を詳細に説明する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
【００３８】
（実施の形態１）
実施の形態１にかかる半導体物理量センサ装置の構成について説明する。図１は、実施の形態１にかかる半導体物理量センサ装置の構成を示す回路図である。図２は、図１の増幅回路の構成を示す回路図である。図１に示す実施の形態１にかかる半導体物理量センサ装置は、センサ部１、増幅回路２、特性補正回路３、基準電圧回路４、ＣＲフィルタ５および抵抗（以下、第１，２抵抗とする）８，９などの内部回路と、３つの端子１１〜１３と、を備える。これらの内部回路は、例えば同一の半導体チップ（センサチップ：不図示）にＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：相補型金属−酸化膜−半導体）製造プロセスにより製造される能動素子および受動素子のみで構成される。
【００３９】
具体的には、センサ部１は、検知した物理量に応じた電気信号（電圧信号）を生成するセンサ素子である。物理量とは、例えば、圧力、加速度、ジャイロ（角度や角速度）、流量など温度に依存する温度以外の物理量である。例えば、センサ部１が検知する物理量が圧力である場合、センサチップは、図１２（ｂ）で示した圧力センサチップ１４０とすることができる。半導体基板（シリコン基板）の裏面から凹加工して形成された受圧部であるダイアフラム１４１を有し、おもて面側にセンサ部１などの各内部回路が作製される。センサ部１として、ダイアフラム１４１で受けた圧力を歪みに変換する４個のピエゾ抵抗素子（センサ素子）で構成されたホイートストーンブリッジが配置される。２つの半導体ひずみゲージ１４２は、２つのピエゾ抵抗素子を示し、おもて面からの不純物のイオン注入と熱処理により形成される拡散領域から構成される。センサ部１以外の内部回路は、ダイアフラム１４１以外の半導体基板が厚い領域の表面層などに形成することができる。また、センサ部１以外の内部回路をセンサチップ１４０とは別の半導体基板（不図示）に形成することもできる。また、本実施の形態のセンサチップは、おもて面側から圧力を印加するおもて面加圧型の一般的な構成を備える。
【００４０】
増幅回路２は、センサ部１から出力された信号を増幅するプッシュプル出力型のオペアンプである。具体的には、増幅回路２の非反転（＋）入力端子にセンサ部１が接続され、反転（−）入力端子に特性補正回路３が接続される。増幅回路２は、センサ部１および特性補正回路３からそれぞれ非反転入力端子および反転入力端子に入力された電圧信号の差分を増幅して出力電圧Ｖｏｕｔとして出力する。増幅回路２の出力電圧Ｖｏｕｔは、センサチップの出力として出力配線Ｖ１を介して出力端子（出力パッド）１２から外部へ出力される。
【００４１】
増幅回路２におけるプッシュプル出力回路部は、ｐチャネル型の第１ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）２１とｎチャネル型の第２ＭＯＳＦＥＴ２２とのドレイン同士を接続してなる（図２（ａ））。第１ＭＯＳＦＥＴ２１のゲート電位に連動して第２ＭＯＳＦＥＴ２２のゲート電位が制御される。第１ＭＯＳＦＥＴ２１の抵抗値が低く（高く）なるにしたがって第２ＭＯＳＦＥＴ２２の抵抗値が高く（低く）なるように第１，２ＭＯＳＦＥＴ２１，２２を動作させることで、増幅回路２の出力電圧Ｖｏｕｔが制御される。第１，２ＭＯＳＦＥＴ２１，２２はまた、等価回路的には可変抵抗として表わす事が可能である（図２（ｂ））。前述したようにお互いの抵抗値が連動した変化を行う事により出力電圧Ｖｏｕｔが制御されるが、その連動動作が逆相であるためプッシュプル出力型と呼称されている。
【００４２】
特性補正回路３は、増幅回路２に対して、温度特性を考慮したセンサ部１の感度調整や、温度特性を考慮したオフセット調整を行う。基準電圧回路４は、後述する第２電源配線Ｓ２ａより供給される内部高電位電圧Ｖｄｄ２から特性補正回路３の駆動に適した基準電圧を生成して、特性補正回路３に供給する。電源端子（電源パッド）１１には、外部から電源電位Ｖｃｃが印加される。接地端子（接地パッド）１３には、外部から接地電位ＧＮＤが印加される。センサ部１、増幅回路２、特性補正回路３および基準電圧回路４は、電源端子１１と接地端子１３との間に並列に接続されている。
【００４３】
具体的には、電源端子１１に２つの電源配線（以下、第１，２電源配線Ｓ１ａ，Ｓ２ａとする）が並列に電気的に接続されている。第１電源配線Ｓ１ａにはセンサ部１および特性補正回路３の高電位側が接続され、第２電源配線Ｓ２ａには増幅回路２および基準電圧回路４の高電位側が接続されている。センサ部１、増幅回路２、特性補正回路３および基準電圧回路４の低電位側は、接地配線（以下、第１接地配線とする）Ｇ１を介して接地端子１３に接続されている。
【００４４】
第１電源配線Ｓ１ａは、第３電源配線Ｓ１により電源端子１１に接続されている。第１電源配線Ｓ１ａは、センサ部１および特性補正回路３に内部高電位電圧Ｖｄｄ１を供給する。第１電源配線Ｓ１ａには、第３電源配線Ｓ１および第３電源配線Ｓ１に接続された後述するフィルタ抵抗７を介して電源端子１１から電源電位Ｖｃｃが供給される。第１電源配線Ｓ１ａと接地配線Ｇ１との見かけ上の電位差（内部高電位電圧Ｖｄｄ１）は、フィルタ抵抗７での電圧降下の減少により増加する。
【００４５】
第２電源配線Ｓ２ａは、第４電源配線Ｓ２により電源端子１１に接続されている。第２電源配線Ｓ２ａは、増幅回路２および基準電圧回路４に内部高電位電圧Ｖｄｄ２を供給する。第２電源配線Ｓ２ａには、第４電源配線Ｓ２および第４電源配線Ｓ２に接続された第１抵抗８を介して電源端子１１から電源電位Ｖｃｃが供給される。第２電源配線Ｓ２ａと接地配線Ｇ１との見かけ上の電位差（内部高電位電圧Ｖｄｄ２）は、第１抵抗８での電圧降下の増加により減少する。
【００４６】
第３電源配線Ｓ１には、キャパシタ６および抵抗（フィルタ抵抗）７からなるＣＲフィルタ５が例えば一段構成で接続されている。フィルタ抵抗７は、第３電源配線Ｓ１に接続されている。キャパシタ６の正極はフィルタ抵抗７とセンサ部１との間に接続され、負極は増幅回路２と接地端子１３との間に接続されている。符号Ｃ１は、キャパシタ６の容量である。ＣＲフィルタ５は、電源端子１１に入力された電波ノイズを除去するローパスフィルタとして機能し、電磁ノイズによる第１電源配線Ｓ１ａでの電位変動を抑制する。
【００４７】
第４電源配線Ｓ２には、第１抵抗８が接続されている。第１抵抗８は、電圧降下により第２電源配線Ｓ２ａと接地配線Ｇ１との見かけ上の電位差を減少させ、増幅回路２の出力特性に正方向に凸状の曲がり（プラス誤差）をもつ非直線性を所定の非直線性誤差ΔＶｏｐｏｕｔ１で生じさせる機能を有する（後述する図４参照）。増幅回路２の出力特性の非直線性誤差ΔＶｏｐｏｕｔ１は、第１抵抗８の抵抗値Ｒｓ２で調整される。第１抵抗８の抵抗値Ｒｓ２は、第４電源配線Ｓ２に直列に複数の第１抵抗８を接続することで調整してもよい。
【００４８】
第３，４電源配線Ｓ１，Ｓ２は、第４電源配線Ｓ２を第３電源配線Ｓ１上の接続点に接続した、または第４電源配線Ｓ２上の接続点に第３電源配線Ｓ１を接続した構成としてもよい。また、第３，４電源配線Ｓ１，Ｓ２をともに電源端子１１の一点で接続した、いわゆる一点電源配線とし、共通インピーダンスをなくした構成としてもよい。図１には、第３電源配線Ｓ１上の接続点に第４電源配線Ｓ２を接続した構成を示す。
【００４９】
出力端子１２と接地端子１３との間には接続された接地配線（以下、第２接地配線とする）Ｇ２には、第２抵抗９が接続されている。第２抵抗９は、増幅回路２の出力電圧Ｖｏｕｔの増加により、増幅回路２の消費電流Ｉ１を増加させる機能を有するフィードバック抵抗である。増幅回路２の出力電圧Ｖｏｕｔに対する増幅回路２の消費電流Ｉ１の増加量は、第２抵抗９の抵抗値Ｒｄ２で調整される。第２抵抗９の抵抗値Ｒｄ２により、増幅回路２の出力特性の非直線性を調整することも可能である。
【００５０】
第２抵抗９の抵抗値Ｒｄ２は、第２接地配線Ｇ２に直列に複数の第２抵抗９を接続するなどにより調整してもよいが、第２接地配線Ｇ２には１つの第２抵抗９を接続することが好ましい。その理由は、後述するように３つの端子１１〜１３を共有する外部回路との間で電源配線が断線したときに断線故障を検知するためのプルアップ抵抗として機能させることができるからである。したがって、第２接地配線Ｇ２には１つの第２抵抗９を接続し、第１抵抗８の抵抗値Ｒｓ２により増幅回路２の出力特性の非直線性を調整することが好ましい。
【００５１】
次に、実施の形態１にかかる半導体物理量センサ装置の動作について説明する。図３は、実施の形態１にかかる半導体物理量センサ装置の動作を示す説明図である。図４は、実施の形態１にかかる半導体物理量センサ装置の動作を示す特性図である。図３には、電流Ｉ１の流れを点線矢印で示す。上述したように、増幅回路２がプッシュプル出力型であり、かつ増幅回路２の出力端子と接地端子１３との間に第２抵抗９が接続されているため、増幅回路２の出力電圧Ｖｏｕｔの増加により増幅回路２の消費電流Ｉ１が増加する。図３に示すように、増幅回路２の出力端子から第２抵抗９を介して接地端子１３へ電流が流れることで、第２抵抗９の抵抗値Ｒｄ２に応じて電源端子１１から電流Ｉ１（＝Ｖｏｕｔ／Ｒｄ２）が引き出される。すなわち、増幅回路２の消費電流Ｉ１の増加量ΔＩ１は、第２抵抗９の抵抗値Ｒｄ２で決定される。
【００５２】
増幅回路２の消費電流Ｉ１の増加により、第１抵抗８での電圧降下が増加する。その結果、第１抵抗８での電圧降下の増加分だけ、第２電源配線Ｓ２ａと接地配線Ｇ１との見かけ上の電位差（内部高電位電圧Ｖｄｄ２）が減少する。第２電源配線Ｓ２ａと接地配線Ｇ１との見かけ上の電位差の減少量を設定するにあたっては、第２電源配線Ｓ２ａと接地配線Ｇ１との見かけ上の電位差に対する増幅回路２の出力特性の非直線性の依存性を予め把握しておく。そして、センサ部１の出力特性の非直線性を打ち消すよう、増幅回路２の出力特性を逆特性の非直線性にする第１抵抗８の抵抗値Ｒｓ２を設定すればよい。好ましくは、センサ部１の実際の出力特性の非直線性誤差の絶対値と増幅回路２の実際の出力特性の非直線性誤差の絶対値とがほぼ同じになるように、第１抵抗８の抵抗値Ｒｓ２を設定することがよい。
【００５３】
第２電源配線Ｓ２ａと接地配線Ｇ１との見かけ上の電位差が減少することにより、基準電圧回路４および増幅回路２に供給される内部高電位電圧Ｖｄｄ２が減少する。基準電圧回路４に供給される内部高電位電圧Ｖｄｄ２の減少により、特性補正回路３から増幅回路２の反転入力端子に供給される電圧が減少する。すなわち、特性補正回路３から増幅回路２に供給される増幅回路２に対する補正量が第１抵抗８での電圧降下により内部高電位電圧Ｖｄｄ２の減少分ΔＶｄｄ２（＝ΔＩ１×Ｒｓ２）だけ減少する。
【００５４】
このように、第１，２抵抗８，９の抵抗値Ｒｓ２，Ｒｄ２に基づいて、特性補正回路３から増幅回路２の反転入力端子に供給する電圧と、増幅回路２の電源端子に供給する内部高電位電圧Ｖｄｄ２とをともに減少させる。これにより、増幅回路２の実際の出力特性３１は、所定の非直線性誤差ΔＶｏｐｏｕｔ１で正方向に凸状の曲がりをもつ非直線性を示す。かつ、増幅回路２に供給される内部高電位電圧Ｖｄｄ２の減少により、増幅回路２の直線的な出力特性３２の傾きは、センサチップの理想的な出力特性３０の傾きよりも小さくなる。増幅回路２の直線的な出力特性３２とは、増幅回路２の実際の出力特性３１の非直線性を示していない状態である（非直線性誤差ΔＶｏｐｏｕｔ１＝０）。センサチップの理想的な出力特性３０とは、センサチップの出力特性の理想的な一次式から乖離していない状態である。すなわち、第１，２抵抗８，９の抵抗値Ｒｓ２，Ｒｄ２を調整することで意図的に増幅回路２の実際の出力特性３１の非直線性誤差ΔＶｏｐｏｕｔ１をプラス誤差にする（図４（ａ））。増幅回路２の実際の出力特性３１の非直線性誤差ΔＶｏｐｏｕｔ１は、センサ部１で検出可能な物理量（図４では圧力として図示）の下限値Ｐｍｉｎと上限値Ｐｍａｘとの中間の圧力Ｐｍｉｄで最大となる。
【００５５】
一方、センサ部１の実際の出力特性３３は、おもて面加圧型センサチップの動作原理に基づいて、非直線性誤差ΔＶｓｅｎｏｕｔ１で負方向に凸状の曲がり（すなわち正方向に凹状の曲がり）をもつ非直線性を示す。さらに、センサ部１に供給される内部高電位電圧Ｖｄｄ１の増加分ΔＶｄｄ１により、センサ部１の直線的な出力特性の傾きは、センサチップの理想的な出力特性３０の傾きよりも大きくなる（図１２の符号１５４を参照）。センサ部１の直線的な出力特性とは、センサ部１の実際の出力特性３３の非直線性を示していない状態である（非直線性誤差ΔＶｓｅｎｏｕｔ１＝０）。すなわち、センサ部１の実際の出力特性３３の非直線性誤差ΔＶｓｅｎｏｕｔ１はマイナス誤差となる（図４（ｂ））。センサチップの動作原理とは、物理量（例えば圧力センサチップでは機械的応力）を電気信号に変換することである。センサ部１の実際の出力特性３３の非直線性誤差ΔＶｓｅｎｏｕｔ１は、センサ部１で検出可能な圧力の下限値Ｐｍｉｎと上限値Ｐｍａｘとの中間の圧力Ｐｍｉｄで最大となる。
【００５６】
すなわち、センサチップの出力特性の非直線性誤差ΔＶｏｕｔ１は、センサ部１の実際の出力特性３３の非直線性誤差ΔＶｓｅｎｏｕｔ１と、増幅回路２で意図的に発生させた増幅回路２の実際の出力特性３１の非直線性誤差ΔＶｏｐｏｕｔ１との合算値となる（ΔＶｏｕｔ１＝ΔＶｓｅｎｏｕｔ１＋ΔＶｏｐｏｕｔ１）。このため、センサ部１の実際の出力特性３３の非直線性誤差ΔＶｓｅｎｏｕｔ１と、増幅回路２の実際の出力特性３１の非直線性誤差ΔＶｏｐｏｕｔ１との合算値（非直線性誤差ΔＶｓｅｎｏｕｔ１，ΔＶｏｐｏｕｔ１の絶対値の差分）がゼロに近づくように第１抵抗８の抵抗値Ｒｓ２を設定する。すなわち、センサ部１の実際の出力特性の非直線性と増幅回路２の実際の出力特性の非直線性とがセンサチップの理想的な出力特性を軸としてほぼ線対称になるように、第１抵抗８の抵抗値Ｒｓ２を設定することが好ましい。これにより、センサチップの出力特性の非直線性誤差ΔＶｏｕｔ１を小さくすることができる。また、センサ部１および増幅回路２の実際の出力特性３３，３１を合算した出力特性の非直線性を示していない状態（直線的な出力特性）の傾きを、センサチップの理想的な出力特性３０の傾きに近づけることができる。したがって、製品（半導体物理量センサ装置）の最終出力の非直線性を向上させることができる。図４（ｂ）には、センサ部１の実際の出力特性３３の非直線性誤差ΔＶｓｅｎｏｕｔ１が増幅回路２の実際の出力特性３１の非直線性誤差ΔＶｏｐｏｕｔ１で相殺され、センサチップの理想的な出力特性３０を実現した状態、すなわちセンサチップの出力特性の非直線性誤差ΔＶｏｕｔ１がゼロの状態を示す（ΔＶｏｕｔ１＝０）。
【００５７】
以上、説明したように、実施の形態１によれば、センサ部および特性補正回路の高電位側が接続された第１電源配線と、増幅回路および基準電圧回路の高電位側が接続された第２電源配線とを電源端子に並列に接続し、第２電源配線と電源端子との間に所定の抵抗値の抵抗を接続することで、増幅回路の出力特性の非直線性を意図的に所定の非直線性誤差で生じさせることができる。このため、正方向に凸状の曲がりをもつ非直線性を示すように増幅回路の出力特性を調整することができる。すなわち、おもて面加圧型センサチップの動作原理に基づいてセンサ部の出力特性の非直線性誤差がマイナス誤差となるのに対し、増幅回路の出力特性の非直線性誤差をプラス誤差に意図的に調整することができる。このため、センサ部の出力特性の非直線性誤差と増幅回路の出力特性の非直線性誤差とが合算されることで、センサチップの出力特性の非直線性誤差がゼロに近づく。これにより、センサチップの出力特性をセンサチップの直線的な出力特性に近づけることができる。また、センサ部の直線的な出力特性と増幅回路の直線的な出力特性とがセンサチップの理想的な出力特性を軸として逆特性となるよう、第１抵抗を設定することで、増幅回路の出力特性とセンサ部の出力特性とが合算される。これにより、センサチップの出力特性が理想的な出力特性に近づくため、センサチップの出力特性の非直線性を低減させることができる。さらに、センサ部の直線的な出力特性と増幅回路の直線的な出力特性とがセンサチップの理想的な出力特性を軸としてほぼ線対称であれば、増幅回路の出力特性の非直線性によりセンサ部の出力特性と増幅回路の出力特性の直線性を打ち消すことができる。
【００５８】
このように、実施の形態１によれば、センサチップの出力特性の非直線性を従来よりも低減させることができるとともに、第３電源配線に接続されたフィルタ抵抗が電源端子に入力された電波ノイズを除去するローパスフィルタとして機能する。このため、電磁ノイズ対策とセンサチップの出力特性の非直線性の低減とのトレードオフを改善させることができる。また、実施の形態１によれば、増幅回路の高電位が接続された第２電源配線にフィルタ抵抗が接続されていないため、フィルタ抵抗の電圧降下による悪影響が増幅回路の出力特性に及ばない。このため、増幅回路およびその上段の内部回路の出力特性を、センサ部の出力特性と異なる条件で調整することができる。これにより、回路設計が容易となる。また、実施の形態１によれば、センサチップの出力特性の非直線性を低減させるために電源配線の分離および抵抗の追加のみを行えばよいため、センサチップに搭載される内部回路の個数が増えない。これにより、回路規模を小さくすることができるため、工程の追加やセンサチップの大型化が発生しない。このため、チップサイズや製造コストを低減させることができる。また、センサチップに搭載される内部回路の個数が増えないことで、センサ部に供給される内部高電位電圧を維持することができるため、センサ感度が低くなることを防止することができる。
【００５９】
（実施の形態２）
次に、実施の形態２にかかる半導体物理量センサ装置の構成について説明する。図５は、実施の形態２にかかる半導体物理量センサ装置の構成を示す回路図である。実施の形態２にかかる半導体物理量センサ装置が実施の形態１にかかる半導体物理量センサ装置と異なる点は、裏面側（ダイアフラムの凹部側）から圧力を印加する裏面加圧型の一般的な構成を備えたセンサチップを用いるための配線構成を有する点である。
【００６０】
センサ部１の出力特性は、裏面加圧型センサチップの動作原理に基づいて、正方向に凸状の曲がりをもつ非直線性を示す。このため、実施の形態２にかかる半導体物理量センサ装置は、増幅回路２の出力特性が負方向に凸状の曲がりをもつ非直線性を示すように各内部回路を動作させる構成を備える。具体的には、実施の形態２にかかる半導体物理量センサ装置は、実施の形態１にかかる半導体物理量センサ装置と次の２点が異なる。
【００６１】
１つ目の相違点は、電源配線に並列に２つの電源配線を接続することに代えて、接地端子１３に２つの接地配線（以下、第１接地配線とする）Ｇ１１ａ，Ｇ１２ａを電気的に接続している点である。第１接地配線Ｇ１１ａにはセンサ部１および特性補正回路３の低電位側が接続され、第２接地配線Ｇ１２ａには増幅回路２および基準電圧回路４の低電位側が接続されている。センサ部１、増幅回路２、特性補正回路３および基準電圧回路４の高電位側は、電源配線（以下、第１電源配線とする）Ｓ１ａに接続されている。
【００６２】
第１接地配線Ｇ１１ａは、第３接地配線Ｇ１１により接地端子１３に接続されている。第１接地配線Ｇ１１ａには、第３接地配線Ｇ１１を介して接地端子１３から接地電位ＧＮＤが供給される。第２接地配線Ｇ１２ａは、第４接地配線Ｇ１２により接地端子１３に接続されている。第２接地配線Ｇ１２ａには、第４接地配線Ｇ１２および第４接地配線Ｇ１２に接続された抵抗（以下、第３抵抗とする）４８を介して接地端子１３から接地電位ＧＮＤが供給される。
【００６３】
第３抵抗４８は、電圧降下により第２接地配線Ｇ１２ａと接地配線Ｇ１１との見かけ上の電位差（内部低電位電圧Ｖｓｓ）を増加させ、増幅回路２の出力特性に負方向に凸状の曲がり（マイナス誤差）をもつ非直線性を所定の非直線性誤差ΔＶｏｐｏｕｔ２で生じさせる機能を有する（後述する図７参照）。増幅回路２の出力特性の非直線性誤差ΔＶｏｐｏｕｔ２は、第３抵抗４８の抵抗値Ｒｇ１で調整される。第３抵抗４８の抵抗値Ｒｇ１は、第４接地配線Ｇ１２に直列に複数の第３抵抗４８を接続することで調整してもよい。
【００６４】
第１電源配線Ｓ１ａは、電源配線（以下、第３電源配線とする）Ｓ１により電源端子１１に接続されている。第３電源配線Ｓ１には、キャパシタ６およびフィルタ抵抗７からなるＣＲフィルタ５が例えば一段構成で接続されている。フィルタ抵抗７は、第３電源配線Ｓ１に接続されている。キャパシタ６の正極はフィルタ抵抗７と増幅回路２との間に接続され、負極はセンサ部１と接地端子１３との間に接続されている。
【００６５】
第３，４接地配線Ｇ１１，Ｇ１２は、第４接地配線Ｇ１２を第３接地配線Ｇ１１上の接続点に接続した、または第４接地配線Ｇ１２上の接続点に第３接地配線Ｇ１１を接続した構成としてもよい。また、第３，４接地配線Ｇ１１，Ｇ１２をともに接地端子１３の一点で接続した、いわゆる一点接地配線（一点アース）とし、共通インピーダンスをなくした構成としてもよい。図５には、第３接地配線Ｇ１１上の接続点に第４接地配線Ｇ１２を接続した構成を示す。
【００６６】
２つ目の相違点は、出力端子１２と接地端子１３との間ではなく、電源端子１１と出力端子１２との間にフィードバック抵抗となる抵抗（以下、第４抵抗とする）４９が接続されている点である。第４抵抗４９は、電源端子１１と出力端子１２との間を接続する電源配線（以下、第５電源配線とする）Ｓ３に接続されている。増幅回路２の出力電圧Ｖｏｕｔに対する増幅回路２の出力端子へ流入される電流の増加量は、第４抵抗４９の抵抗値Ｒｄ１で調整される。第４抵抗４９の抵抗値Ｒｄ１により、増幅回路２の出力特性の非直線性を調整することも可能である。
【００６７】
第４抵抗４９の抵抗値Ｒｄ１は、第５電源配線Ｓ３に直列に複数の第４抵抗４９を接続するなどによりを調整してもよいが、第５電源配線Ｓ３には１つの第４抵抗４９を接続することが好ましい。その理由は、後述するように３つの端子１１〜１３を共有する外部回路との間で接地配線が断線したときに断線故障を検知するためのプルダウン抵抗として機能させることができるからである。したがって、第５電源配線Ｓ３には１つの第４抵抗４９を接続し、第３抵抗４８の抵抗値Ｒｇ１により増幅回路２の出力特性の非直線性を調整することが好ましい。
【００６８】
次に、実施の形態２にかかる半導体物理量センサ装置の動作について説明する。図６は、実施の形態２にかかる半導体物理量センサ装置の動作を示す説明図である。図７は、実施の形態２にかかる半導体物理量センサ装置の動作を示す特性図である。図６には、電流Ｉ２の流れを点線矢印で示す。上述したように、増幅回路２がプッシュプル出力型であり、かつ増幅回路２の出力端子と電源端子１１との間に第４抵抗４９が接続されているため、増幅回路２の出力電圧Ｖｏｕｔの減少により、増幅回路２の出力端子から増幅回路２に流入される電流が増加する。図６に示すように、増幅回路２の出力端子から増幅回路２内に流入した電流は、増幅回路２の接地端子から第２接地配線Ｇ１２ａおよび第３抵抗４８を介して接地端子１３へ流れる。第４抵抗４９の抵抗値Ｒｄ１に応じて電源端子１１から電流Ｉ２（＝Ｖｏｕｔ／Ｒｄ１）が引き出される。すなわち、増幅回路２経由で第２接地配線Ｇ１２ａを流れる電流Ｉ２の増加量ΔＩ２は、第４抵抗４９の抵抗値Ｒｄ１で決定される。
【００６９】
増幅回路２経由で第２接地配線Ｇ１２ａを流れる電流Ｉ２の増加により、第３抵抗４８での電圧降下が増加する。その結果、第３抵抗４８での電圧降下の増加分だけ、第２接地配線Ｇ１２ａと接地配線Ｇ１１との電位差（内部低電位電圧Ｖｓｓ）が増加する。すなわち、増幅回路２経由で第２接地配線Ｇ１２ａを流れる電流Ｉ２が増加するほど、第２接地配線Ｇ１２ａの見かけ上の接地電位が持ち上がる。増幅回路２経由で第２接地配線Ｇ１２ａを流れる電流Ｉ２の増加量を設定するにあたっては、第２接地配線Ｇ１２ａの電位に対する増幅回路２の出力特性の非直線性の依存性を予め把握しておく。そして、センサ部１の出力特性の非直線性を打ち消すよう、増幅回路２の出力特性を逆特性の非直線性にする第３抵抗４８の抵抗値Ｒｇ１を設定すればよい。好ましくは、センサ部１の出力特性の非直線性誤差の絶対値と増幅回路２の出力特性の非直線性誤差の絶対値とがほぼ同じになるように、第３抵抗４８の抵抗値Ｒｇ１を設定することがよい。
【００７０】
第２接地配線Ｇ１２ａと接地配線Ｇ１１との見かけ上の電位差が増加することにより、基準電圧回路４に供給される内部低電位電圧Ｖｓｓが増加する。基準電圧回路４に供給される内部低電位電圧Ｖｓｓの増加により、特性補正回路３から増幅回路２の反転入力端子に供給される電圧が増加する。すなわち、特性補正回路３から増幅回路２に供給される増幅回路２に対する補正量が第３抵抗４８での電圧降下により内部低電位電圧Ｖｓｓの増加分ΔＶｓｓ（＝ΔＩ２×Ｒｇ１）だけ増加する。
【００７１】
このように、第３，４抵抗４８，４９の抵抗値Ｒｇ１，Ｒｄ１に基づいて、特性補正回路３から増幅回路２の反転入力端子に供給する電圧と、増幅回路２の接地端子に供給する内部低電位電圧Ｖｓｓとをともに増加させる。これにより、増幅回路２の実際の出力特性５１は、所定の非直線性誤差ΔＶｏｐｏｕｔ２で負方向に凸状の曲がり（すなわち正方向に凹状の曲がり）をもつ非直線性を示す。かつ、増幅回路２に供給される内部低電位電圧Ｖｓｓの増加により、増幅回路２の直線的な出力特性５２は、センサチップの理想的な出力特性５０よりも傾きよりも小さく、切片が大きくなる。増幅回路２の直線的な出力特性５２とは、増幅回路２の実際の出力特性５１の非直線性を示していない状態である（非直線性誤差ΔＶｏｐｏｕｔ２＝０）。センサチップの理想的な出力特性５０とは、センサチップの出力特性の理想的な一次式から乖離していない状態である。すなわち、第３，４抵抗４８，４９の抵抗値Ｒｇ１，Ｒｄ１を調整することで意図的に増幅回路２の実際の出力特性５１の非直線性誤差ΔＶｏｐｏｕｔ２をマイナス誤差にする（図７（ａ））。増幅回路２の実際の出力特性５１の非直線性誤差ΔＶｏｐｏｕｔ２は、センサ部１で検出可能な物理量（図７では圧力として図示）の下限値Ｐｍｉｎと上限値Ｐｍａｘとの中間の圧力Ｐｍｉｄで最大となる。
【００７２】
一方、センサ部１の実際の出力特性５３は、裏面加圧型センサチップの動作原理に基づいて、非直線性誤差ΔＶｓｅｎｏｕｔ２で正方向に凸状の曲がりをもつ非直線性を示す。さらに、センサ部１に供給される内部高電位電圧Ｖｄｄ１の減少分ΔＶｄｄ１により、センサ部１の直線的な出力特性の傾きは、センサチップの理想的な出力特性５０の傾きよりも小さくなる（図１２の符号１５２を参照）。センサ部１の直線的な出力特性とは、センサ部１の実際の出力特性５３の非直線性を示していない状態である（非直線性誤差ΔＶｓｅｎｏｕｔ２＝０）。すなわち、センサ部１の実際の出力特性５３の非直線性誤差ΔＶｓｅｎｏｕｔ２はプラス誤差となる（図７（ｂ））。センサ部１の実際の出力特性５３の非直線性誤差ΔＶｓｅｎｏｕｔ２は、センサ部１で検出可能な圧力の下限値Ｐｍｉｎと上限値Ｐｍａｘとの中間の圧力Ｐｍｉｄで最大となる。なお、第４抵抗４９から出力配線Ｖ１を介して増幅回路２に流れる電流Ｉ２は第１，２電源配線Ｓ１ａ，Ｓ１に関与しないため、この電流Ｉ２による第１，２電源配線Ｓ１ａ，Ｓ１での電圧変動は生じない。
【００７３】
すなわち、実施の形態１と同様に、センサチップの出力特性の非直線性誤差ΔＶｏｕｔ２は、センサ部１の実際の出力特性５３の非直線性誤差ΔＶｓｅｎｏｕｔ２と、増幅回路２で意図的に発生させた増幅回路２の実際の出力特性５１の非直線性誤差ΔＶｏｐｏｕｔ２との合算値となる（ΔＶｏｕｔ２＝ΔＶｓｅｎｏｕｔ２＋ΔＶｏｐｏｕｔ２）。このため、センサ部１の実際の出力特性５３の非直線性誤差ΔＶｓｅｎｏｕｔ２と、増幅回路２の実際の出力特性５１の非直線性誤差ΔＶｏｐｏｕｔ２との合算値がゼロに近づくように第３抵抗４８を設定する。すなわち、センサ部１の実際の出力特性の非直線性と増幅回路２の実際の出力特性の非直線性とがセンサチップの理想的な出力特性を軸としてほぼ線対称になるように、第３抵抗４８の抵抗値Ｒｇ１を設定することが好ましい。これにより、センサチップの出力特性の非直線性誤差ΔＶｏｕｔ２を小さくすることができる。また、センサ部１および増幅回路２の実際の出力特性５３，５１を合算した出力特性の非直線性を示していない状態（直線的な出力特性）の傾きを、センサチップの理想的な出力特性５０の傾きに近づけることができる。したがって、製品の最終出力の非直線性を向上させることができる。図７（ｂ）には、センサ部１の実際の出力特性５３の非直線性誤差ΔＶｓｅｎｏｕｔ２が増幅回路２の実際の出力特性５１の非直線性誤差ΔＶｏｐｏｕｔ２で相殺され、センサチップの理想的な出力特性５０を実現した状態、すなわちセンサチップの出力特性の非直線性誤差ΔＶｏｕｔ２がゼロの状態を示す（ΔＶｏｕｔ２＝０）。
【００７４】
以上、説明したように、実施の形態２によれば、裏面加圧型センサチップを用いた場合であっても、実施の形態１と同様の効果を得ることができる。
【００７５】
（実施の形態３）
次に、実施の形態３にかかる半導体物理量センサ装置の構成について説明する。図８は、実施の形態３にかかる半導体物理量センサ装置の構成を示す回路図である。実施の形態３にかかる半導体物理量センサ装置は、実施の形態１に実施の形態２を適用したものである。すなわち、実施の形態３にかかる半導体物理量センサ装置は、おもて面加圧型センサチップを用いるための配線構成（第１，２抵抗８，９）と、裏面加圧型センサチップを用いるための配線構成（第３，４抵抗４８，４９）と、を備える。
【００７６】
具体的には、実施の形態１と同様に、センサ部１および特性補正回路３の高電位側が接続された第１電源配線Ｓ１ａと、増幅回路２および基準電圧回路４の高電位側が接続された第２電源配線Ｓ２ａとが、電源端子１１に並列に電気的に接続されている。第１，２電源配線Ｓ１ａ，Ｓ２ａは、それぞれ第３，４電源配線Ｓ１，Ｓ２により電源端子１１に接続されている。第３電源配線Ｓ１にＣＲフィルタ５が接続され、第４電源配線Ｓ２に第１抵抗８が接続されている。出力端子１２と接地端子１３との間には接続された接地配線（以下、第５接地配線とする）Ｇ１３に、第２抵抗９が接続されている。
【００７７】
かつ、実施の形態２と同様に、センサ部１および特性補正回路３の低電位側が接続された第１接地配線Ｇ１１ａと、増幅回路２および基準電圧回路４の低電位側が接続された第２接地配線Ｇ１２ａと、が接地端子１３に並列に電気的に接続されている。第１，２接地配線Ｇ１１ａ，Ｇ１２ａは、それぞれ第３，４接地配線Ｇ１１、Ｇ１２により接地端子１３に接続されている。第４接地配線Ｇ１２に第３抵抗４８が接続されている。電源端子１１と出力端子１２との間には接続された電源配線（以下、第５電源配線とする）Ｓ３に、第４抵抗４９が接続されている。
【００７８】
そして、実施の形態３においては、第１抵抗８として、第４電源配線Ｓ２に直列に複数（ここでは３つ）の抵抗体６１ａ〜６１ｃが接続されている。各抵抗体６１ａ〜６１ｃそれぞれの両端には、各抵抗体６１ａ〜６１ｃにそれぞれ並列にスイッチＳＷｓａ〜ＳＷｓｃが接続されている。第３抵抗４８として、第４接地配線Ｇ１２に直列に複数（ここでは３つ）の抵抗体６２ａ〜６２ｃが接続されている。各抵抗体６２ａ〜６２ｃそれぞれの両端には、各抵抗体６２ａ〜６２ｃにそれぞれ並列にスイッチＳＷｇａ〜ＳＷｇｃが接続されている。第１，３抵抗８，４８それぞれを構成する抵抗体の個数は仕様に応じて種々変更可能である。
【００７９】
スイッチＳＷｓａ〜ＳＷｓｃ，ＳＷｇａ〜ＳＷｇｃは、それぞれ抵抗体６１ａ〜６１ｃ，６２ａ〜６２ｃの有効化・無効化を切り替える。スイッチＳＷｓａ〜ＳＷｓｃ，ＳＷｇａ〜ＳＷｇｃは、例えばセンサチップに作製されたＭＯＳＦＥＴである。すべてのスイッチＳＷｓａ〜ＳＷｓｃ，ＳＷｇａ〜ＳＷｇｃは、メモリ・デコーダ回路（制御回路）６３に接続されている。メモリ・デコーダ回路６３は、スイッチＳＷｓａ〜ＳＷｓｃ，ＳＷｇａ〜ＳＷｇｃのオン・オフの組み合わせに関する情報を記憶する。メモリ・デコーダ回路６３は、当該情報に基づいて、各スイッチＳＷｓａ〜ＳＷｓｃ，ＳＷｇａ〜ＳＷｇｃに供給するゲート電圧を制御し、第１，３抵抗８，４８の抵抗値を調整する。
【００８０】
例えば、おもて面加圧型センサチップを用いる場合には、メモリ・デコーダ回路６３は、スイッチＳＷｇａ〜ＳＷｇｃをオンさせて第４接地配線Ｇ１２に接続された抵抗体６２ａ〜６２ｃを無効化することで接地配線側の抵抗値を低くし、かつスイッチＳＷｓａ〜ＳＷｓｃをオフさせて第４電源配線Ｓ２に接続された抵抗体６１ａ〜６１ｃを有効化することで電源配線側の抵抗値を高くする。これにより、実施の形態１と同様の効果が得られる。このとき、スイッチＳＷｓａ〜ＳＷｓｃのいずれのスイッチをオフさせるか否かは、センサチップの出力特性の非直線性誤差や各内部回路の製造ばらつきに応じて種々変更可能である。すなわち、抵抗体６１ａ〜６１ｃの合成抵抗（抵抗値Ｒｓ２ａ〜Ｒｓ２ｃ）を調整して増幅回路２の出力特性の非直線性の度合いを段階的に調整してもよい。
【００８１】
一方、裏面加圧型センサチップを用いる場合には、メモリ・デコーダ回路６３は、スイッチＳＷｓａ〜ＳＷｓｃをオンさせて第４電源配線Ｓ２に接続された抵抗体６１ａ〜６１ｃを無効化することで電源配線側の抵抗値を低くし、かつスイッチＳＷｇａ〜ＳＷｇｃをオフさせて第４接地配線Ｇ１２に接続された抵抗体６２ａ〜６２ｃを有効化することで接地配線側の抵抗値を高くする。これにより、実施の形態２と同様の効果が得られる。このとき、スイッチＳＷｇａ〜ＳＷｇｃのいずれのスイッチをオフさせるか否かは、センサチップの出力特性の非直線性誤差や各内部回路の製造ばらつきに応じて種々変更可能である。すなわち、抵抗体６２ａ〜６２ｃの合成抵抗（抵抗値Ｒｇ１ａ〜Ｒｇ１ｃ）を調整して増幅回路２の出力特性の非直線性の度合いを段階的に調整してもよい。
【００８２】
さらに、スイッチＳＷｓａ〜ＳＷｓｃ，ＳＷｇａ〜ＳＷｇｃをすべてオンさせることで、第４電源配線Ｓ２および第４接地配線Ｇ１２に接続されたすべての抵抗体６１ａ〜６１ｃ，６２ａ〜６２ｃを無効化してもよい。これにより、増幅回路２の出力特性の非直線性がセンサチップの回路構成のみで生じる最小の状態（すなわち意図的に非直線性を生じさせていない状態）となる。この状態で測定した製品時の出力特性がセンサ部１の出力特性の非直線性である。このため、センサ部１の出力特性の非直線性を予め検知し予め把握した状態で、スイッチＳＷｓａ〜ＳＷｓｃ，ＳＷｇａ〜ＳＷｇｃのオン・オフ状態を決定することができる。
【００８３】
具体的には、例えば、まず、メモリ・デコーダ回路６３によりスイッチＳＷｓａ〜ＳＷｓｃ，ＳＷｇａ〜ＳＷｇｃをすべてオンさせ、すべての抵抗体６１ａ〜６１ｃ，６２ａ〜６２ｃを無効化させる。次に、すべての抵抗体６１ａ〜６１ｃ，６２ａ〜６２ｃを無効化させた状態で製品の出力特性を測定し、センサ部１の出力特性の非直線性を予め取得する。次に、予め取得したセンサ部１の出力特性の非直線性に基づいて、スイッチＳＷｓａ〜ＳＷｓｃ，ＳＷｇａ〜ＳＷｇｃのオン・オフ条件を一時的に決定する（仮決定）。スイッチのオン・オフ条件とは、スイッチＳＷｓａ〜ＳＷｓｃ，ＳＷｇａ〜ＳＷｇｃのオン・オフの組み合わせである。例えば、おもて面加圧型センサチップを用いる場合、スイッチＳＷｇａ〜ＳＷｇｃをすべてオンさせ、かつスイッチＳＷｓａ〜ＳＷｓｃのうちの１つ以上のスイッチをオフさせることがスイッチのオン・オフ条件となる。次に、一時的に決定したスイッチＳＷｓａ〜ＳＷｓｃ，ＳＷｇａ〜ＳＷｇｃのオン・オフ条件を基準に第１抵抗８（または第３抵抗４８）の抵抗値を増減させた同スイッチの複数のオン・オフ条件で、製品の出力特性を測定する。そして、これらの測定結果から非直線性誤差の最も少ないスイッチＳＷｓａ〜ＳＷｓｃ，ＳＷｇａ〜ＳＷｇｃのオン・オフ条件を決定すればよい。このとき、センサ部１の出力特性のばらつきの微調整に加えて、増幅回路２の出力特性のばらつきも微調整する。これにより、個々の製品におけるセンサ部１および増幅回路２の各出力特性のばらつきに応じて非直線性を調整することができる。したがって、センサチップの出力特性の調整精度を向上させることができる。
【００８４】
また、電源端子１１と接地端子１３との間には、抵抗（以下、第５抵抗とする）６９が接続されている。第２，４，５抵抗９，４９，６９は、３つの端子１１〜１３を共有する外部回路との間で電源配線または接地配線が断線したときに断線故障を検知するためのプルアップ抵抗またはプルダウン抵抗として機能する（例えば、特開２００３−３０４６３３号公報参照。）。すなわち、第２，４抵抗９，４９は、センサチップの出力特性の非直線性を改善する機能と、断線故障を検知する機能とを有する。したがって、素子数を大幅に増加させることなく複数の機能を実現可能であり、チップサイズや製造コストを低減させることができる。
【００８５】
以上において本発明は、上述した各実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、上述した各実施の形態では、各配線にそれぞれＣＲフィルタを一段構成で接続した場合を例に説明しているが、ＣＲフィルタを二次フィルタのような多段構成としてもよいし、Π型（ＣＲＣ）構成としてもよい。また、上述した各実施の形態では、シリコン（Ｓｉ）のピエゾ効果を利用したピエゾ抵抗型のセンサチップを備えた場合を例に説明しているが、ピエゾ抵抗型のセンサチップに代えて、平行平板を用いた静電容量型のセンサチップや、抵抗線歪みゲージを用いたセンサチップを用いてもよい。
【産業上の利用可能性】
【００８６】
以上のように、本発明にかかる半導体物理量センサ装置は、プッシュプル出力型の増減回路を備え、電源配線または接地配線もしくはその両方にＣＲフィルタを接続した半導体物理量センサ装置に有用である。
【符号の説明】
【００８７】
１  センサ部
２  増幅回路
３  特性補正回路
４  基準電圧回路
５  ＣＲフィルタ
６  キャパシタ
７  フィルタ抵抗
８，９，４８，４９，６９  抵抗
１１  電源端子
１２  出力端子
１３  接地端子
２１  ｐチャネル型ＭＯＳＦＥＴ
２２  ｎチャネル型ＭＯＳＦＥＴ
６１ａ〜６１ｃ，６２ａ〜６２ｃ  抵抗体
６３  メモリ・デコーダ回路
Ｇ１，Ｇ２，Ｇ１１，Ｇ１１ａ，Ｇ１２，Ｇ１２ａ  接地配線
ＧＮＤ  接地電位
Ｓ１，Ｓ１ａ，Ｓ２，Ｓ２ａ，Ｓ３  電源配線
ＳＷｇａ〜ＳＷｇｃ，ＳＷｓａ〜ＳＷｓｃ  スイッチ
Ｖ１  出力配線
Ｖｃｃ  電源電位
Ｖｄｄ１，Ｖｄｄ２  内部高電位電圧
Ｖｏｕｔ  増幅回路の出力電圧
Ｖｓｓ  内部低電位電圧
【図１】
0006500690.tif 000002
【図２】
0006500690.tif 000003
【図３】
0006500690.tif 000004
【図４】
0006500690.tif 000005
【図５】
0006500690.tif 000006
【図６】
0006500690.tif 000007
【図７】
0006500690.tif 000008
【図８】
0006500690.tif 000009
【図９】
0006500690.tif 000010
【図１０】
0006500690.tif 000011
【図１１】
0006500690.tif 000012
【図１２】
0006500690.tif 000013
【図１３】
0006500690.tif 000014
【図１４】
0006500690.tif 000015