(57)【特許請求の範囲】
【請求項１】
第１および第２の半導体チップを一つのパッケージ内に含む半導体装置であって、
前記第１の半導体チップは、
論理演算を行う演算処理部と、
前記演算処理部のプログラムを格納する記憶部と、
を含み、
前記第２の半導体チップは、
外部負荷を駆動するパワートランジスタと、
前記パワートランジスタを駆動する駆動回路と、
前記パワートランジスタの保護回路と、
前記第１の半導体チップに入力するために、外部から入力された信号の電圧を降圧する第１のレベルシフト回路と、を含み、
前記半導体装置は、Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ（ＱＦＰ）のパッケージであり、
前記第２の半導体チップの端子数は、前記第１の半導体チップの端子数に比べて少なく、
前記第１および第２の半導体チップは、導電性のアイランド部に搭載され、
前記第１および第２の半導体チップは、絶縁性の樹脂によって封止され、
前記アイランド部の周囲に複数のリード部が配置され、
前記第１のレベルシフト回路の入力と前記複数のリード部の内の第１のリード部とは、第１の導電性ワイヤによって電気的に接続される、
半導体装置。
【請求項２】
前記第１のレベルシフト回路の出力と前記複数のリード部の内の第２のリード部とは、第２の導電性ワイヤによって電気的に接続され、
前記第２のリード部と前記第１の半導体チップとは、第３の導電性ワイヤによって電気的に接続される、
請求項１に記載の半導体装置。
【請求項３】
前記第２の半導体チップは、さらに、外部に出力するために、前記第１の半導体チップからの出力信号を昇圧する第２のレベルシフト回路を含み、
前記第２のレベルシフト回路の出力と前記複数のリード部の内の第３のリード部とは、第４の導電性ワイヤによって電気的に接続され、
前記第２のレベルシフト回路の入力と前記複数のリード部の内の第４のリード部とは、第５の導電性ワイヤによって電気的に接続され、
前記第４のリード部と前記第１の半導体チップとは、第６の導電性ワイヤによって電気的に接続される、
請求項１又は２に記載の半導体装置。
【請求項４】
前記第１および第２の半導体チップは、第７の導電性ワイヤによって接続されている請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項５】
前記第１のレベルシフト回路は、コンパレータを含み、
前記コンパレータの入力の一つは、前記第１の導電性ワイヤを介して、前記第１のリード部に電気的に接続されている、
請求項１に記載の半導体装置。
【請求項６】
前記第２のレベルシフト回路は、Ｎｃｈオープンドレインを含み、
前記Ｎｃｈオープンドレインの出力は、前記第４の導電性ワイヤを介して、前記第３のリード部に電気的に接続されている、
請求項３に記載の半導体装置。
【請求項７】
前記第１のレベルシフト回路には、３つの前記第１のリード部から独立して入力される３つのデジタル信号がＯＲ回路を介して入力され、
前記３つのデジタル信号に応じて前記第１の半導体チップに供給される電源電圧の範囲内のアナログ電圧値を生成するアナログ電圧出力回路を更に有する、
請求項５に記載の半導体装置。
【請求項８】
第１および第２の半導体チップを一つのパッケージ内に含む半導体装置であって、
前記第１の半導体チップは、
論理演算を行う演算処理部と、
前記演算処理部のプログラムを格納する記憶部と、
を含み、
前記第２の半導体チップは、
第１の外部負荷を駆動するパワートランジスタと、
前記パワートランジスタを駆動する駆動回路と、
前記パワートランジスタの保護回路と、
前記第１の外部負荷よりも消費電力が小さい第２の外部負荷を駆動するするドライバ回路と、
を含み、
前記半導体装置は、Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ（ＱＦＰ）のパッケージであり、
前記第２の半導体チップの端子数は、前記第１の半導体チップの端子数に比べて少なく、
前記第１および第２の半導体チップは、導電性のアイランド部に搭載され、
前記第１および第２の半導体チップは、絶縁性の樹脂によって封止され、
前記アイランド部の周囲に複数のリード部が配置され、
前記ドライバ回路と前記複数のリード部の内の第１のリード部とは、第１の導電性ワイヤによって電気的に接続される、
半導体装置。
【請求項９】
前記ドライバ回路の出力と前記複数のリード部の内の第２のリード部とは、第２の導電性ワイヤによって電気的に接続され、
前記第２のリード部と前記第１の半導体チップとは、第３の導電性ワイヤによって電気的に接続される、
請求項８に記載の半導体装置。
【請求項１０】
前記第１の外部負荷は、車のヘッドランプまたはウィンカーバルブであり、
前記第２の外部負荷は、車のインジケータ用のＬＥＤまたはブザーである請求項８又は９に記載の半導体装置。
【請求項１１】
前記第１および第２の半導体チップは、第４の導電性ワイヤによって接続されている請求項８乃至１０のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、例えば、パワーデバイスとそれを制御するマイクロコントローラを含む半導体装置に好適に利用できるものである。
【背景技術】
【０００２】
バッテリ電源から負荷に供給する電力を制御する半導体装置としてインテリジェントパワーデバイス（ＩＰＤ）が知られている（例えば、特許文献１参照）。ＩＰＤは、例えば自動車のウィンカーやランプ、アクチュエータ等を駆動するために用いられている。ＩＰＤは、電力供給のＯＮ／ＯＦＦを切り替えるパワートランジスタ、パワートランジスタのゲートを駆動するゲート駆動回路、及び保護回路等を１つの半導体チップに内蔵している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−１７２１２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一方、車載用のＥＣＵ（Electronic Control Unit：電子制御ユニット）などの半導体装置では、１つのパッケージに複数の半導体チップを含むＳｉＰ（System in Package）の採用が進められている。例えば、ＩＰＤ（Intelligent Power Device）を含む半導体チップと、ＩＰＤを制御するＭＣＵ（Micro Controller Unit；マイクロコントローラ）を含む半導体チップを１つのパッケージに含めることで、高機能な半導体装置を提供することが可能となる。
【０００５】
そこで、一実施の形態では、高機能な半導体装置を提供することを一つの課題とする。
【０００６】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
一実施の形態では、半導体装置は、２つの半導体チップを一つのパッケージ内に含んでいる。一方の半導体チップは、外部負荷を駆動するパワートランジスタ、パワートランジスタを駆動する駆動回路、及びパワートランジスタの破壊を防ぐ保護回路を含んでいる。他方の半導体チップは、演算処理を行う演算処理部、及び演算処理部のプログラムを格納する記憶部を含んでいる。
【０００８】
また、他方の半導体チップの演算処理部は、保護回路から出力される検知データを基に演算処理を行い、検知データに応じて前記パワートランジスタの動作を制御してもよい。さらに、一方の半導体チップは、他方の半導体チップに入力するために、外部から入力された信号の電圧を降圧するレベルシフト回路を含んでいてもよく、また、他の外部負荷を駆動するドライバ回路を含んでいてもよい。
【発明の効果】
【０００９】
前記一実施の形態によれば、高機能な半導体装置を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態１に係るスマートエントリーシステムの構成例を示す構成図である。
【図２】実施の形態１に係る電子制御ユニットの主要な構成を示す構成図である。
【図３】比較例の電子制御ユニットの構成例を示す構成図である。
【図４】実施の形態１に係る電子制御ユニットの構成例を示す構成図である。
【図５】実施の形態１に係る半導体デバイスの主要な構成を示す構成図である。
【図６】実施の形態１に係る半導体デバイスの概略構成を示す平面図である。
【図７】実施の形態１に係る半導体デバイスの概略構成を示す断面図である。
【図８】実施の形態１に係る半導体デバイスの構成例を示す構成図である。
【図９】実施の形態１に係る半導体デバイスの他の構成例を示す構成図である。
【図１０】実施の形態１に係るパワートランジスタの構成例を示す断面図である。
【図１１】実施の形態２に係る半導体デバイスの主要な構成の一例を示す構成図である。
【図１２】実施の形態２に係る半導体デバイスの主要な構成の他の例を示す構成図である。
【図１３】実施の形態２に係る半導体デバイスの概略構成を示す平面図である。
【図１４】実施の形態２に係る半導体デバイスの構成例を示す構成図である。
【図１５】実施の形態２に係る半導体デバイスの他の構成例を示す構成図である。
【図１６】実施の形態２に係る電子制御ユニットの適用例を示す構成図である。
【図１７】実施の形態２に係る電子制御ユニットの他の適用例を示す構成図である。
【図１８】実施の形態２の変形例１に係る半導体デバイスの構成例を示す構成図である。
【図１９】実施の形態２の変形例１に係るコンパレータの構成例を示す回路図である。
【図２０】実施の形態２の変形例１に係るコンパレータの詳細な構成例を示す回路図である。
【図２１】実施の形態２の変形例２に係る半導体デバイスの構成例を示す構成図である。
【図２２】実施の形態２の変形例２に係る電子制御ユニットの適用例を示す構成図である。
【図２３】実施の形態２の変形例３に係る半導体デバイスの概略構成を示す平面図である。
【図２４】実施の形態２の変形例３に係る半導体デバイスの構成例を示す構成図である。
【図２５】実施の形態２の変形例３に係るコンパレータ及びアナログ電圧出力回路の構成例を示す回路図である。
【図２６】実施の形態２の変形例４に係る半導体デバイスの概略構成を示す平面図である。
【図２７】実施の形態２の変形例４に係る半導体デバイスの概略構成を示す断面図である。
【図２８】比較例の過熱検知回路の構成及び動作を示す図である。
【図２９】実施の形態３に係る過熱検知回路の構成及び動作を示す図である。
【発明を実施するための形態】
【００１１】
説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、様々な処理を行う機能ブロックとして図面に記載される各要素は、ハードウェア的には、ＣＰＵ、メモリ、その他の回路で構成することができ、ソフトウェア的には、メモリにロードされたプログラムなどによって実現される。したがって、これらの機能ブロックがハードウェアのみ、ソフトウェアのみ、またはそれらの組合せによっていろいろな形で実現できることは当業者には理解されるところであり、いずれかに限定されるものではない。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
【００１２】
（実施の形態１）
以下、図面を参照して実施の形態１について説明する。
【００１３】
＜スマートエントリーシステムの構成＞
図１は、本実施の形態に係るスマートエントリーシステムの構成例を示している。スマートエントリーシステムは、自動車の運転手がキーを携帯するだけで、キースイッチ（鍵穴）にキーを挿すことなく、キーレスでエンジンの始動等の操作を可能にするシステムである。なお、後述する半導体デバイスの一つの適用例としてスマートエントリーシステムについて説明するが、半導体デバイスを含んでいればその他のシステムであってもよい。
【００１４】
図１に示すように、本実施の形態に係るスマートエントリーシステム１００は、自動車に搭載する車載ユニット１１０と運転手（ユーザ）が携帯するキーユニット１２０を備えている。
【００１５】
車載ユニット１１０は、車載用の半導体装置である電子制御ユニットＥＣＵ１及びＥＣＵ２を備えている。電子制御ユニットＥＣＵ１は、キーレスの操作を制御するスマートエントリーシステムユニットである。電子制御ユニットＥＣＵ１は、運転手の操作を受け付ける入力部の例としてスタータースイッチ１１１及びキースイッチ１１２等と接続され、また、制御対象の例としてブザー１１３、ウィンカーバルブ１１４及び１１５、電子制御ユニットＥＣＵ２と接続されている。
【００１６】
電子制御ユニットＥＣＵ２は、エンジンの動作を制御するエンジン制御ユニットである。電子制御ユニットＥＣＵ２は、電子制御ユニットＥＣＵ１と接続されており、電子制御ユニットＥＣＵ１からの信号に応じてエンジンの始動等の制御を行う。
【００１７】
キーユニット１２０は、制御部であるＭＣＵ（マイクロコントローラユニット）１２１、車載ユニット１１０と無線通信を行うトランスポンダコイル１２２、通信ＩＣ１２３及びアンテナ１２４、運転手が操作するスイッチ１２５、電源である電池１２６を備えている。
【００１８】
スマートエントリーシステム１００は、例えばイモビライザー機能とアンサーバック機能を備えている。イモビライザー機能は、キーユニット１２０に記憶されたキーコードと、電子制御ユニットＥＣＵ１に記憶されたキーコードを照合し、電子制御ユニットＥＣＵ２によるエンジンの始動を制御する機能である。アンサーバック機能は、キーユニット１２０に搭載されたスイッチ１２５の操作に応じて、ウィンカーバルブ１１４及び１１５の点滅やブザー１１３を鳴らす機能である。
【００１９】
＜電子制御ユニットの構成＞
図２は、図１の電子制御ユニットＥＣＵ１及びＥＣＵ２の主要な構成を示している。図２に示すように、電子制御ユニットＥＣＵ１は、ＭＣＵ２０１、ＩＰＤ２０２、レギュレータ（ＲＥＧ）２０３、レベルシフト回路（ＬＳ）２０４〜２０６を備えている。
【００２０】
ＭＣＵ２０１は、入力された信号に応じて演算処理を実行し、ＩＰＤ２０２や電子制御ユニットＥＣＵ２（あるいはドライバ回路）への制御を行う。ＩＰＤ２０２は、ＭＣＵ２０１からの制御に応じて、外部負荷２３１及び２３２を駆動する。外部負荷２３１及び２３２は、図１のウィンカーバルブ１１４及び１１５等である。レギュレータ２０３は、バッテリＢＡＴの高電圧電源から低電圧電源を生成し、生成した低電圧電源をＭＣＵ２０１へ供給する。
【００２１】
レベルシフト回路（レベルシフタ）２０４〜２０６は、入力された信号の電圧レベルを別のレベルにシフト（変換）する回路である。レベルシフト回路２０４及び２０６は、スタータースイッチ１１１からの高電圧信号（高電圧系の信号）Ｓ１及び電子制御ユニットＥＣＵ２からの高電圧信号Ｓ２を低電圧信号（低電圧系の信号）に変換してＭＣＵ２０１へ供給する。レベルシフト回路２０５は、ＭＣＵ２０１からの低電圧信号を高電圧信号Ｓ２に変換して電子制御ユニットＥＣＵ２へ出力する。
【００２２】
電子制御ユニットＥＣＵ２は、電子制御ユニットＥＣＵ２と同様に、ＭＣＵ２０１、ＩＰＤ２０２、レギュレータ２０３、レベルシフト回路２０４及び２０５、ドライバ回路（ＤＲ）２０７を備えている。ドライバ回路２０７は、ＭＣＵ２０１からの制御に応じて、高電圧信号Ｓ３により外部負荷２３３を駆動する。外部負荷２３３は、図１のブザー１１３やインジケータ用ＬＥＤ等である。
【００２３】
ドライバ回路２０７が駆動する外部負荷２３３は、ＩＰＤ２０２が駆動する外部負荷２３１及び２３２よりも消費電力が小さい。ドライバ回路は、ＭＣＵから駆動され、低消費電力の負荷を駆動する回路であり、ＬＥＤやブザー等を駆動する。ＩＰＤは、パワートランジスタにより高消費電力の負荷を駆動する回路であり、ランプやヒータ、モータなど（例えばスマートエントリーシステムの場合はランプ）を駆動する。
【００２４】
なお、図２では、電子制御ユニットＥＣＵ１と電子制御ユニットＥＣＵ２の構成が異なるが、必要に応じて同様の構成としてもよい。すなわち、電子制御ユニットＥＣＵ１にドライバ回路を備えて、ＬＥＤ等の外部負荷を駆動してもよい。また、電子制御ユニットＥＣＵ２のＩＰＤ２０２は、ヘッドランプ等の外部負荷を駆動してもよい。
【００２５】
図２のように、自動車やバイクのＥＣＵでは、バッテリＢＡＴによる例えば１２Ｖ系（高電圧系）の高電圧信号と、ＭＣＵなどのデバイスを動作させるための例えば３．３Ｖ系や５Ｖ系（低電圧系）の低電圧信号が混在している。電子制御ユニットＥＣＵ１及びＥＣＵ２間のインターフェースは信号の出力側の構造上の制約（例えばスイッチ）やノイズの影響を考慮するため、図２の信号Ｓ１〜Ｓ３は高電圧信号とする。また、電子制御ユニットＥＣＵ２（ＥＣＵ１でもよい）が駆動する負荷（例えばＬＥＤ）も１２Ｖ系の電源との間に配置される。
【００２６】
電子制御ユニットＥＣＵ１及びＥＣＵ２内には、ＭＣＵ２０１など５Ｖ以下の低電圧で動作するデバイスが多数配置されており、電子制御ユニットＥＣＵ１及びＥＣＵ２間で信号を入出力するためには、低電圧信号または高電圧信号のレベルを変換するレベルシフト回路が必要になる。また、ブザーやＬＥＤ等の負荷を駆動する際には、耐圧、ドライブ能力の兼ね合いから、トランジスタなどのドライバ回路を取り付けて駆動する必要がある。
【００２７】
図３及び図４は、図２の電子制御ユニットＥＣＵ１を実現する具体的な構成例を示している。図３は、実施の形態適用前の比較例の電子制御ユニットＥＣＵ１ａを示しており、図４は、本実施の形態に係る電子制御ユニットＥＣＵ１を示している。
【００２８】
図３に示すように、比較例の電子制御ユニットＥＣＵ１ａは、ＭＣＵの機能のみを有する半導体デバイス９０１、ＩＰＤの機能のみを有する半導体デバイス９０２を備えている。半導体デバイス９０１は、図２のＭＣＵ２０１に対応し、半導体デバイス９０２は、図２のＩＰＤ２０２に対応している。
【００２９】
これに対し、本実施の形態に係る電子制御ユニットＥＣＵ１は、図４に示すように、ＭＣＵ及びＩＰＤの機能を有する半導体デバイス２００を備えている。半導体デバイス２００は、図２のＭＣＵ２０１及びＩＰＤ２０２に対応している。これにより、１つの半導体デバイスで、複数の機能を実現でき高機能化が図れるとともに、部品点数を減らすことができる。
【００３０】
本実施の形態に係る電子制御ユニットＥＣＵ１は、半導体デバイス２００、レベルシフト回路２０４〜２０６、ドライバ回路２０７及び２０８、通信ＩＣ２０９、アンテナコイル２１０、通信ＩＣ２１１、アンテナ２１２を備えている。通信ＩＣ２０９、アンテナコイル２１０、通信ＩＣ２１１及びアンテナ２１２は、キーユニット１２０と無線通信を行うための通信部である。
【００３１】
半導体デバイス２００は、レギュレータ２０３から電源が供給され、レベルシフト回路２０４を介してスタータースイッチ１１１と接続され、レベルシフト回路２０５及び２０６を介して電子制御ユニットＥＣＵ２と接続され、ドライバ回路２０７を介してブザー１１３に接続され、ドライバ回路２０８を介してＬＥＤ１１８に接続され、ウィンカーバルブ１１４及び１１５とヘッドランプ１１６及び１１７に接続され、通信ＩＣ２０９及び２１１に接続されている。半導体デバイス２００は、スマートエントリーシステムのイモビライザー機能やアンサーバック機能を実現するため、スタータースイッチ１１１や通信ＩＣ２０９及び２１１から入力される信号に応じて、電子制御ユニットＥＣＵ２やウィンカーバルブ１１４及び１１５、ヘッドランプ１１６及び１１７、ブザー１１３、ＬＥＤ１１８の動作（駆動）を制御する。例えば、ＬＥＤは、パイロットランプやインジケータランプであり、機能が正常に動作していることをメータ上などに表示する機能を有している。
【００３２】
イモビライザー機能としては、キースイッチ１１２（キーシリンダー）にキーが挿され回されると、キースイッチ１１２からキースイッチ信号が電子制御ユニットＥＣＵ１へと送られる。電子制御ユニットＥＣＵ１では、半導体デバイス２００（ＭＣＵ２０１）が、キーユニット１２０中に記憶されたキーコードを、通信ＩＣ２０９及びアンテナコイル２１０、キーユニット１２０のトランスポンダコイル１２２及び通信ＩＣ１２３を介して取得し、半導体デバイス２００（ＭＣＵ２０１）内に記憶されるキーコードと一致しているか否か判定（照合）する。キーコードが一致していると判断された場合、電子制御ユニットＥＣＵ１の半導体デバイス２００は、電子制御ユニットＥＣＵ２へエンジン始動を許可する信号を出力する。その状態でスタータースイッチ１１１が押され、もしくはキーが回されると、電子制御ユニットＥＣＵ１から電子制御ユニットＥＣＵ１へエンジンを始動する信号を出力し、エンジンが始動する。
【００３３】
アンサーバック機能としては、キーユニット１２０に搭載されたスイッチ１２５が押されると、キーユニット１２０の通信ＩＣ１２３及びアンテナ１２４を介して固体識別コード（上述のキーコードとは異なる）が送信される。電子制御ユニットＥＣＵ１では、アンテナ２１２及び通信ＩＣ２１１を介して固体識別コードを受信し、ＭＣＵ２０１に伝達される。ＭＣＵ２０１は、受信した固体識別コードに応じて、ウィンカーバルブ１１４及び１１５の点滅やブザー１１３を鳴らすための信号を出力し、ウィンカーバルブ１１４及び１１５やブザー１１３が動作する。
【００３４】
なお、図１〜図４のようなシステムの構成及び動作はあくまでも一例であり、運転手の操作に応じてその他の制御を行ってもよい。例えば、キーユニットに複数のスイッチを搭載し、各スイッチに応じて複数の制御を行ってもよい。
【００３５】
＜半導体デバイスの構成＞
図５は、図４の本実施の形態に係る半導体デバイス２００の主要な構成を示し、図６は、その半導体デバイス２００の全体の概略構成を示す平面図であり、図７は、図６のＡ−Ａ’断面図である。なお、これらの図では、それぞれの半導体チップ内の各部の配置は模式化してあり、説明に必要な部分のみを記載している。
【００３６】
図５に示すように、本実施の形態に係る半導体デバイス（半導体装置）２００は、主要な構成として、ＩＰＤチップ（半導体チップ）ＣＨＰとＭＣＵチップ（半導体チップ）ＣＨＭを一つのパッケージ内に含む半導体装置である。ＩＰＤチップＣＨＰは、外部負荷を駆動するパワートランジスタ３１１、パワートランジスタ３１１を駆動するゲート駆動回路（駆動回路）３１２、パワートランジスタ３１１の破壊を防ぐ保護回路３１０を備えている。ＭＣＵチップＣＨＭは、ＩＰＤチップＣＨＰの保護回路３１０から出力される検知データを基に演算処理を行う演算処理部３０１、演算処理部３０１のプログラムを格納する記憶部３０２を備えている。さらに、ＭＣＵチップＣＨＭは、保護回路３１０からの検知データに応じてパワートランジスタ３１１の動作を制御する機能を有している。
【００３７】
具体的には、図６及び図７に示すように、本実施の形態に係る半導体デバイス２００は、Ｅｘｐｏｓｅｄ−ＰＡＤ（露出パッド）を有し、ＭＣＵチップＣＨＭとＩＰＤチップＣＨＰを１パッケージに含むＳｉＰである。すなわち、半導体デバイス２００は、裏面（チップの非搭載面）がＥｘｐｏｓｅｄ−ＰＡＤとなるアイランドＤＩＥを備え、アイランドＤＩＥ上にＭＣＵチップＣＨＭ及びＩＰＤチップＣＨＰが搭載されている。
【００３８】
ＭＣＵチップＣＨＭは、半導体基板にＭＣＵ（図２のＭＣＵ２０１）の回路が形成された半導体チップであり、アイランドＤＩＥ上にダイボンド材ＤＭ１を介して固定（ダイボンド）されている。ＩＰＤチップＣＨＰは、半導体基板にＩＰＤ（図２のＩＰＤ２０２）の回路が形成された半導体チップであり、アイランドＤＩＥ上にダイボンド材ＤＭ２を介して固定（ダイボンド）されている。
【００３９】
ＭＣＵチップＣＨＭは、主に、演算処理部３０１、記憶部３０２、周辺機能部３０３、入出力部３０４を備えている。入出力部３０４は、半導体チップの周辺部に配置されている。ＩＰＤチップＣＨＰは、パワートランジスタ（電力用ＭＯＳＦＥＴ）３１１、ゲート駆動回路３１２、保護回路３１０を備えている。ＭＣＵチップＣＨＭとＩＰＤチップＣＨＰの詳細な構成については後述する。
【００４０】
半導体デバイス２００の外周部に外部端子となる複数のリードフレームＬＦを備えており、ＩＰＤチップＣＨＰ及びＭＣＵチップＣＨＭと複数のリードフレームＬＦが、それぞれボンディングワイヤＢＷにより接続されている（ボンディングされている）。導電性のアイランドＤＩＥ、ＭＣＵチップＣＨＭ及びＩＰＤチップＣＨＰは、アイランドＤＩＥの裏面が露出するように、リードフレームＬＦの略中央部まで、絶縁性のモールド樹脂ＭＲ（パッケージ樹脂）により封止されている。
【００４１】
本実施の形態の半導体デバイス２００では、ＩＰＤチップＣＨＰは電力制御デバイスであり、放熱性を考慮する必要があるため、Ｅｘｐｏｓｅｄ−ＰＡＤを有するパッケージを採用している。仮にＭＣＵチップＣＨＭとＩＰＤチップＣＨＰをスタック構造にすると、ＩＰＤチップＣＨＰの熱がＭＣＵチップＣＨＭに伝わり易くなるため、ＭＣＵチップＣＨＭとＩＰＤチップＣＨＰは横並びにダイボンドする方が好ましい。
【００４２】
この例では、パッケージサイズに対する搭載チップ面積の制約や加工の容易性などの観点から、ＭＣＵチップＣＨＭとＩＰＤチップＣＨＰを同一アイランド上にダイボンドしている。例えば、ＭＣＵチップＣＨＭは、サブストレート（基板）がＰ型基板であり、低電圧電源の電位により動作し、ＩＰＤチップＣＨＰは、サブストレートがＮ型基板であり、高電圧電源の電位により動作する。そうすると、各半導体チップのサブストレートは異電位となるため、同一アイランド上にダイボンドする場合は、各半導体チップを電気的に分離する必要がある。
【００４３】
ＩＰＤは大電流用途であるため、ＩＰＤチップＣＨＰに内蔵されるパワートランジスタ３１１は縦方向に電流が流れる構造を採用している。このため、アイランドＤＩＥとＩＰＤチップＣＨＰの間のダイボンド材ＤＭ２には、Ａｇペーストやはんだ等の導電性のダイボンド材を用いる。上述の通り、ＭＣＵチップＣＨＭとＩＰＤチップＣＨＰのサブストレートは電気的に分離する必要があるため、アイランドＤＩＥとＭＣＵチップＣＨＭの間のダイボンド材ＤＭ１には、絶縁性のダイボンド材を用いる。
【００４４】
また、ＩＰＤチップＣＨＰの熱がＭＣＵチップＣＨＭに伝わる影響も考慮する必要があり、特に負荷短絡等による過熱保護時にＩＰＤチップＣＨＰが高温で制御される場合を想定した設計を行なう必要がある。ダイボンド材ＤＭ２で用いられる導電性ダイボンド材は、高熱伝導材であり、ダイボンド材ＤＭ１で用いられる絶縁性ダイボンド材は低熱伝導材である。このため、ＩＰＤチップＣＨＰで発生した熱は、ＭＣＵチップＣＨＭよりＥｘｐｏｓｅｄ ＰＡＤを介してＥＣＵのＰＣＢ（プリント基板）へ伝わり易くなる。このように、同一アイランド上で各々の半導体チップのサブストレートを電気的に分離することで、結果的にＩＰＤチップＣＨＰの発熱も考慮することができる。
【００４５】
＜ＭＣＵチップの構成＞
図８は、本実施の形態に係るＭＣＵチップＣＨＭ及びＩＰＤチップＣＨＰの機能ブロックを示している。図８では、ＭＣＵチップＣＨＭ及びＩＰＤチップＣＨＰの機能および物理的な回路を表している。
【００４６】
図８に示すように、ＭＣＵチップＣＨＭは、演算処理部（ＣＰＵ）３０１、記憶部３０２、周辺機能部３０３、入出力部３０４を備えており、それぞれバス配線ＢＵＳを介して接続されている。また、ＭＣＵチップＣＨＭは、入出力端子として、複数の端子Ｔ１１を備えている。バス配線ＢＵＳには、演算処理部３０１及び記憶部３０２が直接接続され、入出力部３０４が直接接続または周辺機能部３０３を介して接続されている。
【００４７】
演算処理部３０１は、記憶部３０２に記憶されたプログラムを実行し、入力されたデータ（ＩＰＤチップの検知データやＡＤＣが変換したデジタルデータ）に基づいて各種演算処理を行う。例えば、演算処理部３０１は、ＩＰＤチップＣＨＰから取得したデータ、すなわち、モニタしたＩＰＤチップ内の温度、電流等に基づいて算術演算及び論理演算を実行する。
【００４８】
記憶部３０２は、演算処理部３０１用のプログラムなどを保存するＲＯＭ（Read Only Memory、不揮発性メモリ）領域と、プログラムの変数などを保存するＲＡＭ（Random Access Memory、揮発性メモリ）領域を有する。入出力部３０４は、端子Ｔ１１に接続されており、端子Ｔ１１を介して、温度、電流等のデータをＩＰＤチップＣＨＰとの間で入出力する。入出力部３０４の入出力については、記憶部３０２に記憶するソフトウェアにより任意に設定してもよい。
【００４９】
周辺機能部３０３は、周辺機能の一例として、アナログデジタル変換部ＡＤＣ、デジタルアナログ変換部ＤＡＣ、通信制御部ＣＡＮ、割り込み制御部ＩＮＴを備えている。アナログデジタル変換部ＡＤＣは、入力されるアナログ信号をデジタル信号に変換し、例えば、ＩＰＤチップＣＨＰがモニタした温度、電流等のアナログ信号をデジタル信号に変換する。デジタルアナログ変換部ＤＡＣは、入力されるデジタル信号をアナログ信号に変換する。通信制御部ＣＡＮは、ＣＡＮ（Ｃｏｎｔｒｏｌｌｅｒ Ａｒｅａ Ｎｅｔｗｏｒｋ）を介した通信に必要な制御を行う。割り込み制御部ＩＮＴは、割り込みを受け付け、演算処理部３０１に割り込みを通知する。
【００５０】
＜ＩＰＤチップの構成＞
図８に示すように、ＩＰＤチップＣＨＰは、パワートランジスタ３１１、ゲート駆動回路３１２、入力回路３１３、制御論理回路３１４、過熱検知回路３１５、過電流保護回路３１６、過電圧保護回路３１７、電流センス回路３１８、自己診断回路３１９を備えている。また、ＩＰＤチップＣＨＰは、入出力端子として、Ｔ２１〜Ｔ２５を備えている。
【００５１】
電源供給端子Ｔ２１は、バッテリＢＡＴに接続され、バッテリＢＡＴからの電源をＩＰＤ内の各回路へ供給する端子である。入力端子Ｔ２２は、ＭＣＵチップＣＨＭに接続され、ＭＣＵチップＣＨＭから制御信号を受ける端子である。ＧＮＤ端子Ｔ２３は、ＧＮＤに接続され、ＩＰＤ内の各回路を接地する（接地電位を与える）端子である。
【００５２】
出力端子Ｔ２４は、負荷に接続され、負荷へ電力を供給する端子である。兼用端子Ｔ２５は、自己診断出力兼電流モニタ端子であり、ＩＰＤの自己診断出力と電流モニタが可能な兼用端子である。兼用端子Ｔ２５は、直接または外部配線を介してＭＣＵチップＣＨＭに接続され、ＭＣＵチップＣＨＭで兼用端子Ｔ２５の出力をモニタしＩＰＤの状態を監視する。
【００５３】
入力回路３１３は、入力端子Ｔ２２に接続され、ＭＣＵチップＣＨＭから入力端子Ｔ２２に印加（入力）された電圧の「Ｈ／Ｌ」を判断するしきい値回路である。制御論理回路３１４は、入力回路３１３（ＭＣＵチップＣＨＭからの制御）や各保護回路（過熱や過電流の検知）の信号に基づいてパワートランジスタ３１１のＯＮ／ＯＦＦを判断し、ゲート駆動回路３１２へＯＮ／ＯＦＦする信号を出力する。ゲート駆動回路３１２は、制御論理回路３１４の出力に基づき、パワートランジスタ３１１のゲート電位を制御し、パワートランジスタ３１１のＯＮ／ＯＦＦを切り替える。
【００５４】
パワートランジスタ３１１は、例えば縦型のＮｃｈＭＯＳトランジスタである。パワートランジスタ３１１は、ドレインが電源供給端子Ｔ２１に接続され、ソースが出力端子Ｔ２４に接続され、ゲートがゲート駆動回路３１２に接続されている。パワートランジスタ３１１は、ゲート駆動回路３１２からの駆動に基づいてＯＮ／ＯＦＦし、電源供給端子Ｔ２１の電源（バッテリ電源）を出力端子Ｔ２４に接続されている負荷へ供給／遮断する。
【００５５】
例えば、保護回路（図６の保護回路３１０）は、パワートランジスタ３１１を破壊から保護する回路の一例として、過熱検知回路３１５、過電流保護回路３１６、過電圧保護回路３１７であり、電流センス回路３１８、自己診断回路３１９を含んでもよい。過熱検知回路３１５は、ＩＰＤ（パワートランジスタ３１１）を過熱状態から保護する回路である。過熱検知回路３１５は、パワートランジスタ３１１の温度を監視し、温度が一定値に達すると、制御論理回路３１４へ過熱状態であることを示す信号を出力し、パワートランジスタ３１１をＯＦＦ（遮断）する。例えば、ＩＰＤ内のパワートランジスタ３１１の中にダイオードなどの温度センサー素子が配置されており、過熱検知回路３１５は、この温度センサー素子の温度をモニタし、パワートランジスタ３１１の温度が一定値以上とならないよう制御する。
【００５６】
過電流保護回路３１６は、ＩＰＤ（パワートランジスタ３１１）を過電流状態から保護する回路である。過電流保護回路３１６は、パワートランジスタ３１１に流れる電流を監視し、電流が一定値に達すると、制御論理回路３１４へ過電流状態であることを示す信号を出力し、パワートランジスタ３１１をＯＦＦ（遮断）する。
【００５７】
過電圧保護回路３１７は、ＩＰＤ（パワートランジスタ３１１）を過電圧状態から保護する回路である。例えば、過電圧保護回路３１７は、パワートランジスタ３１１のゲートとソース間に接続されたアバランシェダイオードである。過電圧保護回路３１７は、パワートランジスタ３１１のゲートとソース間の電圧を監視し、過電圧が印加されると、パワートランジスタ３１１のゲート電位を制御し、パワートランジスタ３１１をＯＦＦ（遮断）することで、パワートランジスタ３１１のアバランシェブレークダウンを防止する。
【００５８】
電流センス回路（電流モニタ回路）３１８は、パワートランジスタ３１１（負荷）に流れる電流をモニタするための機能を有する。電流センス回路３１８がモニタした電流値を端子Ｔ２５を介してＭＣＵチップＣＨＭへ出力し、ＭＣＵチップＣＨＭが、取得した電流値に応じた処理を行う。例えば、負荷として複数のランプを駆動している場合、ランプの玉切れ（断線）が起きた際に電流値が変わるため、アラームを運転手に知らせたり、モータを駆動している場合、回転数をモニタし回転数に応じた制御を行なうなどができる。
【００５９】
また、モニタした電流値に基づいて、パワートランジスタ３１１（ＩＰＤチップＣＨＰ）が正常に動作するか否か検査を行ってもよい。例えば、まず、パワートランジスタ３１１をＯＮし端子Ｔ２４に電流Ｉ１を印加した状態で、電流センス回路３１８がモニタした電流値をＭＣＵチップＣＨＭが記憶しておき、次に、パワートランジスタ３１１をＯＮし端子Ｔ２４に電流Ｉ２を印加した状態で、電流センス回路３１８がモニタした電流値を取得し、電流Ｉ１のときのモニタ値と電流Ｉ２のときのモニタ値に基づいてパワートランジスタ３１１の正常性を検査することができる。
【００６０】
自己診断回路３１９は、過熱検知、もしくは過電流保護が働いた際に異常検出信号を出力する。自己診断回路３１９は、過熱検知回路３１５及び過電流保護回路３１６の出力に接続されており、過熱検知回路３１５が過熱状態の検出を示す信号を出力した場合、過電流保護回路３１６が過電流状態の検出を示す信号を出力した場合、異常状態の検出を端子Ｔ２５を介してＭＣＵチップＣＨＭへ出力する。
【００６１】
図９は、本実施の形態に係るＩＰＤチップＣＨＰの他の構成例を示している。図９のように、ＩＰＤチップＣＨＰは、図８の構成に加えてさらに温度検知回路３２０を備えてもよい。温度検知回路３２０は、ＩＰＤ中のパワートランジスタ３１１の温度を出力する回路である。温度検知回路３２０は、過熱検知回路３１５と同じパワートランジスタ３１１の温度センサーもしくは別に配置した温度センサーに接続されており、温度センサーが検出した温度のアナログ信号をＭＣＵチップＣＨＭへ出力する。ＭＣＵチップＣＨＭでは、アナログデジタル変換部ＡＤＣがアナログ信号をデジタル信号に変換し、変換した温度をモニタする。ＭＣＵチップＣＨＭは、モニタした温度に応じてパワートランジスタのＯＮ／ＯＦＦする。これにより、過熱検知回路とは異なる、ＭＣＵのプログラムで任意の温度制御が可能となる。ＭＣＵチップＣＨＭでＩＰＤの温度モニタすることにより、例えば、ある一定温度に達するとＩＰＤをＰＷＭ駆動するなど、ユーザーの事情に応じた温度以下で動作するよう制御することが可能となる。
【００６２】
＜パワートランジスタの構成＞
図１０は、本実施の形態に係るＩＰＤチップＣＨＰ内のパワートランジスタ３１１の断面構造を示している。
【００６３】
図１０に示すように、シリコンの半導体基板ＳＢ（半導体層）の下（裏面）の全体に、ドレイン電極（裏面電極）ＤＴが形成されている。ドレイン電極ＤＴは、パワートランジスタ３１１のドレインとして機能し、パワートランジスタ３１１のチャネル領域ＣＨを介してソース電極ＳＴとの間に電流経路を形成する。半導体基板ＳＢの上にドリフト領域となるエピタキシャル層ＥＰが形成されている。なお、エピタキシャル層ＥＰが形成された（エピタキシャル層ＥＰを含む）基板を半導体基板と称してもよい。
【００６４】
エピタキシャル層ＥＰの上に、パワートランジスタ３１１となるトレンチゲート型の縦型ＭＯＳＦＥＴが形成される。すなわち、エピタキシャル層ＥＰの上にＰ型半導体領域（ベース拡散領域）Ｐ１が形成され、Ｐ型半導体領域Ｐ１の上にボディコンタクト領域ＢＣが形成されている。Ｐ型半導体領域及びボディコンタクト領域ＢＣの上の一部にソース領域ＳＲが形成されている。
【００６５】
ソース領域ＳＲの表面側からエピタキシャル層ＥＰに達するトレンチ（ゲートトレンチ）ＴＣが形成され、このトレンチＴＣの中にゲート絶縁膜ＧＯＸを介してゲート電極ＧＴが形成されている。ソース領域ＳＲの下のトレンチＴＣ周辺部が、チャネル領域ＣＨとなる。トレンチＴＣ（ゲート電極ＧＴ）とソース領域ＳＲを覆うように層間絶縁膜ＩＬが形成されている。層間絶縁膜ＩＬの上にバリアメタルＢＭを介してソース電極ＳＴが形成されている。
【００６６】
以上のように、本実施の形態では、ＩＰＤの機能を有する半導体チップとＭＣＵの機能を有する半導体チップを同一パッケージに搭載することとした。これにより、１つの半導体装置でＩＰＤとＭＣＵの機能を実現することができ、部品点数を減らすことができる。また、ＩＰＤチップ内で検出した温度や電流をＭＣＵチップでモニタすることで、ＭＣＵ側から適切にパワートランジスタの動作を制御することができる。
【００６７】
（実施の形態２）
以下、図面を参照して実施の形態２について説明する。実施の形態１では、図４で示したように、レベルシフト回路やドライバ回路が、半導体デバイス２００の外のＥＣＵ上に必要となる。すなわち、実施の形態１では、レベルシフト回路やドライバ回路を構成するためのトランジスタ、ダイオード、抵抗などの部品がＥＣＵ上に必要となるため、部品点数増に伴いコストが増加し、ＥＣＵの基板サイズが大きくなる恐れがある。そこで、本実施の形態では、ＥＣＵ上の部品点数の削減を可能とする。
【００６８】
図１１及び図１２は、本実施の形態に係る半導体デバイス２００の主要な構成例を示している。図１１の例では、半導体デバイス２００は、実施の形態１の図５の構成に加えて、ＩＰＤチップＣＨＰがレベルシフト回路ＬＳを備えている。レベルシフト回路ＬＳは、ＭＣＵチップＣＨＭに入力するために、外部から入力された信号の電圧を降圧する回路である。また、図１２の例では、半導体デバイス２００は、実施の形態１の図５の構成に加えて、ＩＰＤチップＣＨＰがドライバ回路ＤＲを備えている。ドライバ回路ＤＲは、パワートランジスタ３１１が駆動する外部負荷よりも消費電力が小さい外部負荷を駆動する。
【００６９】
図１３は、本実施の形態に係る半導体デバイス２００の概略構成を示している。図１３に示すように、本実施の形態に係る半導体デバイス２００は、実施の形態１の図６の構成に加えて、ＩＰＤチップＣＨＰにレベルシフト回路ＬＳを備えている。図１３のレベルシフト回路ＬＳを、ドライバ回路ＤＲとしてもよい。
【００７０】
実施の形態１の図６のように、ＭＣＵチップＣＨＭと比較して、ＩＰＤチップＣＨＰは端子数が少ない。このため、半導体デバイスをＱＦＰ（Quad Flat Package）のような各辺一定の本数があるパッケージのＳｉＰとした場合、ＩＰＤチップＣＨＰ側の端子（リードフレームＬＦ）に余剰（未使用の端子）が生じる。
【００７１】
そこで、本実施の形態では、図１３のように、ＩＰＤチップＣＨＰ側の余剰端子を用いて、ＭＣＵチップＣＨＭの周辺で必要となるレベルシフト回路やドライバ回路（バッテリ電圧の耐圧が必要となる）をＩＰＤチップＣＨＰ上に取り込む。
【００７２】
図１３に示すように、ＩＰＤチップＣＨＰのレベルシフト回路ＬＳの端子（出力端子）とリードフレームＬＦ１が、ボンディングワイヤＢＷ１により接続されている。レベルシフト回路ＬＳの端子（入力端子）とリードフレームＬＦ２が、ボンディングワイヤＢＷ２により接続され、ＭＣＵチップＣＨＭの端子（入出力端子）とリードフレームＬＦ２が、ボンディングワイヤＢＷ３により接続されている。つまり、ボンディングワイヤＢＷ２とボンディングワイヤＢＷ３は、ＭＣＵチップＣＨＭとＩＰＤチップＣＨＰの接続を兼ねて同一端子（リードフレーム）上にボンディングされている。
【００７３】
図１４は、本実施の形態に係る半導体デバイス２００の具体的な構成例を示している。図１４に示すように、本実施の形態に係る半導体デバイス２００は、実施の形態１の構成に加えて、ＩＰＤチップＣＨＰは、ＮｃｈオープンドレインＴＲＯを備えており、半導体デバイス２００の外部（ＥＣＵ上）にプルアップ用抵抗ＲＵを備えている。その他の構成については、実施の形態１の図８及び図９と同様である。レベルシフト回路ＬＳは、ＩＰＤチップＣＨＰ内のＮｃｈオープンドレインＴＲＯと外付けのプルアップ用抵抗ＲＵで構成される。
【００７４】
半導体デバイス２００は、リードフレームで構成される端子Ｔ２０１〜Ｔ２０８を備えている。ＭＣＵチップＣＨＭは、端子Ｔ２０１を介してレギュレータ２０３に接続され、レギュレータ２０３から低電圧電源がＭＣＨチップＣＨＭの各部へ供給される。ＭＣＵチップＣＨＭは、端子Ｔ２０３を介してＧＮＤに接続され、ＭＣＵチップＣＨＭの各部が接地される。ＭＣＵチップＣＨＭの入出力部３０４とＩ／Ｏポート端子Ｔ２０４（リードフレームＬＦ２）が、ボンディングワイヤＢＷ３により接続されている。
【００７５】
ＩＰＤチップＣＨＰは、端子Ｔ２０２を介して高電圧電源に接続され、高電圧電源がＩＰＤチップＣＨＰの各部へ供給される。この例では、高電圧電源がＩＰＤチップＣＨＰのパワートランジスタ３１１へ供給され、さらに、パワートランジスタ３１１は、負荷が接続される端子Ｔ２０８に接続されている。
【００７６】
ＩＰＤチップＣＨＰは、端子Ｔ２０６を介してＧＮＤに接続され、ＩＰＤチップＣＨＰの各部が接地される。この例では、ＩＰＤチップＣＨＰのＮｃｈオープンドレイン（ＮｃｈＭＯＳトランジスタ）ＴＲＯのソースが接地されている。さらに、ＮｃｈオープンドレインＴＲＯは、ゲートがボンディングワイヤＢＷ２により入力端子Ｔ２０５（リードフレームＬＦ２）と接続されており、ドレインがボンディングワイヤＢＷ１により出力端子Ｔ２０７（リードフレームＬＦ１）に接続されている。端子Ｔ２０４と端子Ｔ２０５は、図１４のように、同一端子（リードフレームＬＦ２）に共通接続されている。端子Ｔ２０７と高電圧電源の間にプルアップ用抵抗ＲＵが接続されている。
【００７７】
レベルシフト回路ＬＳは、Ｉ／Ｏポート端子Ｔ２０４（ＭＣＵチップの出力）のレベル（Ｈ／Ｌ）に応じて、出力端子Ｔ２０７の出力レベル（シフトしたＨ／Ｌ）を切り替える。例えば、ボンディングワイヤＢＷ３によりＭＣＵチップＣＨＭの入出力部３０４に接続されるＩ／Ｏポート端子Ｔ２０４の出力が「Ｌ」の時、ＮｃｈオープンドレインＴＲＯのトランジスタはＯＦＦであるため、出力端子Ｔ２０７には高電圧電源（バッテリ電源）が出力される。また、Ｉ／Ｏポート端子Ｔ２０４の出力が「Ｈ」の時は、ＮｃｈオープンドレインＴＲＯのトランジスタがＯＮとなるため、出力端子Ｔ２０７にはＧＮＤ電位が出力される。これにより、レベルシフト回路ＬＳは、低電圧電源とＧＮＤの間で構成されるＭＣＵチップの信号（３．３Ｖまたは５Ｖ、低電圧信号）を、高電圧電源とＧＮＤの間で構成される信号（１２Ｖ、高電圧信号）にレベルシフト（昇圧）することができる。
【００７８】
なお、ＮｃｈオープンドレインＴＲＯをドライバ回路として使用することが可能である。レベルシフト回路ではなくドライバ回路として使用する場合、プルアップ用抵抗の替わりに負荷（例えばＬＥＤやブザー等）を高電圧電源と出力端子Ｔ２０７の間に接続する。
【００７９】
レベルシフト回路やドライバ回路の機能を使用しない場合、出力端子Ｔ２０７をオープンとし、Ｉ／Ｏポート端子Ｔ２０４を通常の端子と同じように使用する。ＩＰＤチップＣＨＰ上に搭載されたＮｃｈオープンドレインＴＲＯは、入力端子Ｔ２０５にゲートが接続されているだけなので、Ｉ／Ｏポート端子Ｔ２０４の機能を阻害することなく使用することができる。なお、ＥＳＤ保護回路を備えてもよく、Ｉ／Ｏポート端子Ｔ２０４の出力として想定される電圧範囲以上の耐圧で設計を行ってもよい。
【００８０】
また、図１５のようにプルアップ用抵抗をＩＰＤチップＣＨＰに内蔵してもよい。図１５では、ＩＰＤチップＣＨＰの内部において、端子Ｔ２０７と端子Ｔ２０２の間にプルアップ用抵抗ＲＵを接続する。プルアップ用抵抗を内蔵することにより、レベルシフト回路ＬＳを使用する際の外付け抵抗を不要にすることが可能となる。なお、この場合は、レベルシフト回路の代わりにドライバ回路として使用することはできない。
【００８１】
以上のように、本実施の形態では、ＭＣＵチップとＩＰＤチップを１パッケージ化したＳｉＰにおいて、レベルシフト回路やドライバ回路をＩＰＤチップに搭載することにより、レベルシフト回路やドライバ回路といったＭＣＵに必要とされる周辺機能を取り込み、１パッケージで提供する。レベルシフト回路やドライバ回路といった周辺部品を取り込むことにより、実装面積の縮小や配線の簡素化による基板サイズの縮小に加え、部品点数削減によるコスト低減を可能とする。
【００８２】
例えば、図１６及び図１７は、実施の形態１の図４の構成に対し本実施の形態を適用した例を示している。図１６の例では、スタータースイッチ１１１との間に接続されるレベルシフト回路を半導体デバイスに内蔵することにより、レベルシフト回路を構成するトランジスタ、もしくは、トランジスタ及び抵抗をＥＣＵ上から削減することができる。また、図１７の例では、ブザー１１３及びＬＥＤ１１８との間に接続される２つのドライバ回路を半導体デバイスに内蔵することにより、２つのドライバ回路を構成するトランジスタを削減することができる。
【００８３】
（実施の形態２の変形例１）
実施の形態２では、低電圧信号から高電圧信号へレベルを昇圧する例を説明したが、高電圧信号から低電圧信号へレベルを降圧する構成としてもよい。
【００８４】
図１８は、本実施の形態の変形例１に係る半導体デバイス２００の構成例を示している。図１８に示すように、変形例１では、実施の形態２の図１４の構成と比べて、ＩＰＤチップＣＨＰ内にコンパレータＣＭＰを搭載しており、端子Ｔ２０５とレギュレータ２０３の間にプルアップ用抵抗ＲＵを接続している。なお、実施の形態２と同様に、プルアップ用抵抗ＲＵをＩＰＤチップに内蔵してもよい。
【００８５】
コンパレータＣＭＰは、高電圧電源とＧＮＤの間で構成される信号を入力端子Ｔ２０７で受け、出力端子Ｔ２０５と低電圧電源間にプルアップ用抵抗ＲＵを配置することにより、端子Ｔ２０７の信号（１２Ｖ、高電圧信号）を低電圧電源とＧＮＤの間で構成される信号（３．３Ｖまたは５Ｖ、低電圧信号）にレベルシフト（降圧）する。
【００８６】
ＭＣＵチップＣＨＭの入出力部３０４に接続されるＩ／Ｏポート端子Ｔ２０４と出力端子Ｔ２０５は、実施の形態２と同様に同一端子（リードフレーム）上にボンディングされているため、端子Ｔ２０５のレベルシフトされた信号をＭＣＵチップＣＨＭでダイレクトにモニタすることができる。実施の形態２と同様に出力端子Ｔ２０５とＩ／Ｏポート端子Ｔ２０４を同一端子上にボンディングし兼用端子とすることにより、入力端子Ｔ２０７を増やすだけで、高電圧電源とＧＮＤの間で構成される外部信号を低電圧電源とＧＮＤの間で構成される信号にレベルシフトし、ＭＣＵチップＣＨＭでダイレクトにモニタすることが可能となる。
【００８７】
図１９は、図１８で示したコンパレータＣＭＰの具体的な構成を示している。図１９に示すように、コンパレータＣＭＰは、差動増幅器ＡＭＰ１、分圧抵抗ＲＤ１及びＲＤ２、ＮｃｈオープンドレインＴＲＯを備えている。
【００８８】
分圧抵抗ＲＤ１と分圧抵抗ＲＤ２は、高電圧電源とＧＮＤの間に直列に接続されている。差動増幅器ＡＭＰ１は、非反転入力端子（＋入力端子）が入力端子Ｔ２０７に接続され、反転入力端子（−入力端子）が分圧抵抗ＲＤ１と分圧抵抗ＲＤ２の間のノードに接続されている。反転入力端子には、高電圧電源とＧＮＤの間に分圧抵抗ＲＤ１と分圧抵抗ＲＤ２で決まる電圧が入力される。この分圧電圧は、ノイズ対策のため、分圧抵抗ＲＤ１と分圧抵抗ＲＤ２を同じ抵抗値とすることで、高電圧電源とＧＮＤの中央値になるよう設計するのが望ましい。また、コンパレータＣＭＰの応答性を遅くするなどしてフィルタ効果を持たせると、入力端子Ｔ２０７に入力される信号のチャタリング対策にもなり、より効果的となる。
【００８９】
ＮｃｈオープンドレインＴＲＯは、実施の形態２と同様に、プルアップ用抵抗ＲＵとＧＮＤの間に接続され、ゲートが差動増幅器ＡＭＰ１の出力端子に接続されている。実施の形態２と同様に、ＩＰＤチップＣＨＰ内に搭載されたＮｃｈオープンドレインＴＲＯと、低電圧電源と出力端子Ｔ２０５の間に配置されたプルアップ用抵抗ＲＵにより、Ｔ２０７の信号が低電圧電源とＧＮＤの信号へレベルシフトされる。
【００９０】
この例では、入力端子Ｔ２０７に「Ｈ：高電圧電源レベル」が入力された場合、差動増幅器ＡＭＰ１は入力端子Ｔ２０７の信号と分圧電圧を比較した結果、「Ｈ」を出力するため、ＮｃｈオープンドレインＴＲＯがオンとなり、出力端子Ｔ２０５には「Ｌ：ＧＮＤレベル」が出力される。入力端子Ｔ２０７に「Ｌ：ＧＮＤレベル」が入力された場合、差動増幅器ＡＭＰ１は入力端子Ｔ２０７の信号と分圧電圧を比較した結果、「Ｌ」を出力するため、ＮｃｈオープンドレインＴＲＯがオフとなり、出力端子Ｔ２０５には「Ｈ：低電圧電源レベル」が出力される。つまり、コンパレータＣＭＰは、入力信号に対し反転した信号を出力する反転出力構成となっている。
【００９１】
例えば、入力端子Ｔ２０７にスイッチ入力（スイッチＯＮで入力端子Ｔ２０７が「Ｈ」）などを想定した場合、スイッチＯＦＦ状態（入力端子Ｔ２０７が「Ｌ」）では、ＮｃｈオープンドレインＴＲＯがオフしているため、出力端子Ｔ２０５側には電流が流れず消費電流の観点から望ましい。
【００９２】
また、差動増幅器ＡＭＰ１の非反転入力端子（＋入力端子）にプルダウン用抵抗を付けることにより、入力端子Ｔ２０７をオープンにした場合、ＮｃｈオープンドレインＴＲＯはＯＦＦすることになる。これにより、レベルシフト回路を使用しない場合は、出力端子Ｔ２０５を通常のＩ／Ｏポート端子して使用することが可能となる。
【００９３】
図２０は、図１９のコンパレータＣＭＰのさらに詳細な構成例を示す。図２０の例では、コンパレータＣＭＰの非動作時の回路電流を無くすため、暗電流対策部３３１を備えている。
【００９４】
図２０に示すように、コンパレータＣＭＰは、プルダウン用抵抗ＲＮ、暗電流対策部３３１、分圧抵抗ＲＤ１及びＲＤ２、差動増幅器ＡＭＰ１、ＰｃｈＭＯＳトランジスタＰＭ２１、ＮｃｈＭＯＳトランジスタＮＭ２１、ＮｃｈオープンドレインＴＲＯを備えている。暗電流対策部３３１は、ＮｃｈＭＯＳトランジスタＮＭ１及びＮＭ２、ＰｃｈＭＯＳトランジスタＰＭ１を備えている。差動増幅器ＡＭＰ１は、ＰｃｈＭＯＳトランジスタＰＭ１１及びＰＭ１２、ＮｃｈＭＯＳトランジスタＮＭ１１〜ＮＭ１３を備えている。
【００９５】
端子Ｔ２０７とＧＮＤの間にプルダウン用抵抗ＲＮが接続されている。高電圧電源とＧＮＤの間にＮｃｈＭＯＳトランジスタＮＭ１及びＮＭ２が直列に接続され、ＮｃｈＭＯＳトランジスタＮＭ１はゲート及びソースが共通接続され、ＮｃｈＭＯＳトランジスタＮＭ２のゲートは端子Ｔ２０７に接続されている。高電圧電源とＧＮＤの間にＰｃｈＭＯＳトランジスタＰＭ１、分圧抵抗ＲＤ１及びＲＤ２が直列に接続され、ＰｃｈＭＯＳトランジスタＰＭ１のゲートが、ＮｃｈＭＯＳトランジスタＮＭ１のソースに接続されている。
【００９６】
ＰｃｈＭＯＳトランジスタＰＭ１のドレインに、直列接続されたＰｃｈＭＯＳトランジスタＰＭ１１及びＮｃｈＭＯＳトランジスタＮＭ１１と、直列接続されたＰｃｈＭＯＳトランジスタＰＭ１２及びＮｃｈＭＯＳトランジスタＮＭ１２が並列に接続されている。ＰｃｈＭＯＳトランジスタＰＭ１１とＰｃｈＭＯＳトランジスタＰＭ１２のゲートが互いに接続され、ゲートの中間ノードがＰｃｈＭＯＳトランジスタＰＭ１１のドレインに接続されている。
【００９７】
ＮｃｈＭＯＳトランジスタＮＭ１１のゲートが、差動増幅器ＡＭＰ１の反転入力端子となり、分圧抵抗ＲＤ１及びＲＤ２の中間ノードに接続されている。ＮｃｈＭＯＳトランジスタＮＭ１２のゲートが、差動増幅器ＡＭＰ１の非反転入力端子となり、端子Ｔ２０７に接続されている。ＮｃｈＭＯＳトランジスタＮＭ１１及びＮｃｈＭＯＳトランジスタＮＭ１２のソースがＮｃｈＭＯＳトランジスタＮＭ１３のドレインに共通接続され、ＮｃｈＭＯＳトランジスタＮＭ１３のゲート及びソースがＧＮＤに接続されている。
【００９８】
ＰｃｈＭＯＳトランジスタＮＭ１のドレインとＧＮＤの間に、ＰｃｈＭＯＳトランジスタＰＭ２１とＮｃｈＭＯＳトランジスタＮＭ２１が直列に接続され、ＰｃｈＭＯＳトランジスタＰＭ２１のゲートがＰｃｈＭＯＳトランジスタＰＭ１２のドレイン（出力端子）に接続され、ＮｃｈＭＯＳトランジスタＮＭ２１のゲートがＧＮＤに接続されている。ＰｃｈＭＯＳトランジスタＰＭ２１とＮｃｈＭＯＳトランジスタＮＭ２１の中間ノードにＮｃｈオープンドレインＴＲＯのゲートが接続されている。
【００９９】
入力端子Ｔ２０７に「Ｈ」が入力されることにより、ＮｃｈＭＯＳトランジスタＮＭ２がＯＮする。そうすると、ＰｃｈＭＯＳトランジスタＰＭ１がＯＮし、差動増幅器ＡＭＰ１及び分圧抵抗ＲＤ１、分圧抵抗ＲＤ２に高電圧電源が供給される。これにより、分圧抵抗ＲＤ１と分圧抵抗ＲＤ２の分圧電圧と入力端子Ｔ２０７の電圧が比較され、比較結果がＮｃｈオープンドレインＴＲＯのゲートへと出力される。
【０１００】
また、入力端子Ｔ２０７に「Ｌ：ＧＮＤ電位」が入力されている場合、ＮｃｈＭＯＳトランジスタＮＭ２はＯＦＦしており、ＰｃｈＭＯＳトランジスタＰＭ１もＯＦＦしているため、差動増幅器ＡＭＰ１及び分圧抵抗ＲＤ１、分圧抵抗ＲＤ２には電源が供給されない。このため、ＮｃｈオープンドレインＴＲＯのゲートには「Ｌ：ＧＮＤ電位」が出力される。このように、入力端子Ｔ２０７に「Ｌ：ＧＮＤ電位」が入力された場合、ＧＮＤへ接続される全ての経路が遮断されるため、非アクティブ状態（入力端子Ｔ２０７＝Ｌ）の時、暗電流は流れない。なお、実施の形態２と同様に、ＥＳＤ保護回路を備えてもよく、Ｉ／Ｏポート端子Ｔ２０４の出力として想定される電圧範囲以上の耐圧で設計を行ってもよい。
【０１０１】
このように、半導体デバイス内のＩＰＤチップに搭載するレベルシフト回路として、コンパレータを備えることで、高電圧電源から低電圧電源のレベルへシフトするように構成することができる。これにより、レベルシフト回路を構成するトランジスタ、もしくは、トランジスタ及び抵抗をＥＣＵ上から削減することができる。
【０１０２】
（実施の形態２の変形例２）
実施の形態２のレベルシフト回路と変形例１のレベルシフト回路をＩＰＤチップに内蔵してもよい。図２１は、実施の形態２の変形例２に係る半導体デバイス２００の構成例を示している。
【０１０３】
図２１に示すように、変形例２では、実施の形態２の図１４と同様のレベルシフト回路ＬＳ１と変形例１の図１８と同様のレベルシフト回路ＬＳ２を備えている。レベルシフト回路ＬＳ１は、実施の形態２と同様に、ＩＰＤチップＣＨＰ内のＮｃｈオープンドレインＴＲＯと外付けのプルアップ用抵抗ＲＵ１を備えている。レベルシフト回路ＬＳ２は、変形例１と同様に、ＩＰＤチップＣＨＰ内のコンパレータＣＭＰと外付けのプルアップ用抵抗ＲＵ２を備えている
【０１０４】
なお、変形例１では、端子Ｔ２０４〜Ｔ２０７に入出力部３０４とコンパレータＣＭＰを接続していたが、変形例２では、２つのレベルシフト回路を併用するため、端子Ｔ２１０〜Ｔ２１３に入出力部３０４とコンパレータＣＭＰを接続している。
【０１０５】
このように、半導体デバイス内のＩＰＤチップに、低電圧電源から高電圧電源へシフトするレベルシフト回路またはドライバ回路と、高電圧電源から低電圧電源へシフトするレベルシフト回路を備えるように構成することができる。これにより、複数のレベルシフト回路を内蔵することができるため、さらに部品点数を削減することができる。
【０１０６】
例えば、図２２は、実施の形態１の図４の構成に対し変形例２を適用した例を示している。図２２の例では、スタータースイッチ１１１との間に接続されるレベルシフト回路と、ブザー１１３及びＬＥＤ１１８との間に接続される２つのドライバ回路を半導体デバイスに内蔵することにより、レベルシフト回路及び２つのドライバ回路を構成するトランジスタ、もしくは、トランジスタ及び抵抗を削減することができる。
【０１０７】
（実施の形態２の変形例３）
変形例１のコンパレータに複数の入力端子から信号を入力するように構成してもよい。図２３は、本実施の形態に係る半導体デバイス２００の概略構成を示す平面図である。なお、図２３は、それぞれの半導体チップ内の各部の配置は模式化してあり、説明に必要な部分のみを図示している。ＭＣＵチップＣＨＭのＩＮＴ、ＡＤＣはそれぞれ周辺機能部中の割り込み制御およびアナログデジタル変換を示している。また、ボンディングワイヤＢＷは説明に必要な部分のみを図示している。
【０１０８】
図２３の例では、ＩＰＤチップＣＨＰは、変形例１の構成に加えて、３入力ＯＲ回路ＯＲ１、アナログ電圧出力回路３３２を備えている。レベルシフト回路ＬＳの端子（出力端子）とリードフレームＬＦ１が、ボンディングワイヤＢＷ１により接続されている。３入力ＯＲ回路ＯＲ１の入力端子とリードフレームＬＦ３〜４が、それぞれボンディングワイヤＢＷ６〜８により接続されている。アナログ電圧出力回路３３２の出力端子とリードフレームＬＦ１が、ボンディングワイヤＢＷ５により接続されている。
【０１０９】
実施の形態１と同様に、レベルシフト回路ＬＳの端子（出力端子）とリードフレームＬＦ２が、ボンディングワイヤＢＷ２により接続され、ＭＣＵチップＣＨＭ（ＩＮＴ）の端子（入出力端子）とリードフレームＬＦ２が、ボンディングワイヤＢＷ３により接続されて、リードフレームＬＦ２が兼用端子となっている。ＭＣＵチップＣＨＭ（ＡＤＣ）の端子（入出力端子）とリードフレームＬＦ６が、ボンディングワイヤＢＷ４により接続されている。
【０１１０】
ボンディングワイヤＢＷ４はＭＣＵチップ上のアナログデジタル変換部ＡＤＣへと接続されており、この端子と、ボンディングワイヤＢＷ５が接続された端子をＥＣＵのＰＣＢ（プリント基板）上で接続することにより、アナログデジタル変換部ＡＤＣでアナログ電圧出力回路の出力をモニタする。
【０１１１】
図２４は、本実施の形態２の変形例３に係る半導体デバイス２００の構成例を示している。図２４に示すように、変形例３では、ＩＰＤチップＣＨＰ内にコンパレータＣＭＰ、３入力ＯＲ回路ＯＲ１、アナログ電圧出力回路３３２を搭載しており、端子Ｔ２０５とレギュレータ２０３の間にプルアップ用抵抗ＲＵを接続している。
【０１１２】
入力端子Ｔ２２１〜Ｔ２２３（リードフレームＬＦ３〜ＬＦ５）から３入力ＯＲ回路ＯＲ１に信号が入力され、３入力ＯＲ回路ＯＲ１のＯＲ演算結果がコンパレータＣＭＰに入力される。変形例１と同様にコンパレータＣＭＰは、出力端子Ｔ２０５を介してプルアップ用抵抗ＲＵが接続されている。ＭＣＵチップＣＨＭ上の入出力部３０４に接続されるＩ／Ｏポート端子Ｔ２０４と出力端子Ｔ２０５は、変形例１と同様に同一端子（リードフレーム）上にボンディングされている。アナログ電圧出力回路３３２は、入力端子Ｔ２２１〜Ｔ２２３から信号が入力され、入力信号に応じたアナログ電圧を出力端子Ｔ２２５に出力する。ＭＣＵチップＣＨＭ上の周辺機能部３０３（ＡＤＣ）に接続されるＩ／Ｏポート端子（ＡＤコンバータ端子）Ｔ２２４（リードフレームＬＦ６）と出力端子Ｔ２２５（リードフレームＬＦ１）は、外部の配線で接続されている。
【０１１３】
図２５に図２４で示した回路の具体的な構成を示す。変形例１の図１９の入力端子Ｔ２０７に相当する部分に図２５中の入力端子Ｔ２２１〜Ｔ２２３の信号を入力する。
【０１１４】
アナログ電圧出力回路３３２は、分圧抵抗ＲＤ３〜ＲＤ６、スイッチＳＷ１〜ＳＷ３、バッファＡＭＰ２を備えている。低電圧電源とＧＮＤの間に分圧抵抗ＲＤ３〜ＲＤ６が直列に接続されている。分圧抵抗ＲＤ３及び分圧抵抗ＲＤ４の中間ノードとバッファＡＭＰ２の非反転入力端子との間に、スイッチＳＷ３が接続されている。分圧抵抗ＲＤ４及び分圧抵抗ＲＤ５の中間ノードとバッファＡＭＰ２の非反転入力端子との間に、スイッチＳＷ２が接続されている。分圧抵抗ＲＤ５及び分圧抵抗ＲＤ６の中間ノードとバッファＡＭＰ２の非反転入力端子との間に、スイッチＳＷ１が接続されている。バッファＡＭＰ２は、出力端子が反転入力端子にフィードバック接続されている。
【０１１５】
入力端子Ｔ２２１〜Ｔ２２３の信号に応じて、各々の入力端子に対応したスイッチＳＷ１〜ＳＷ３をＯＮさせ、低電圧電源とＧＮＤの間に構成され、分圧抵抗ＲＤ３〜ＲＤ６から構成される分圧電圧をＯＮしたスイッチを介してバッファＡＭＰ２の入力端子に供給する。この電圧はバッファＡＭＰ２を介して出力端子Ｔ２２５へ供給される。
【０１１６】
入力端子Ｔ２２１〜Ｔ２２３は、３入力ＯＲ回路ＯＲ１を介して、変形例１と同様のコンパレータＣＭＰに接続される。出力端子Ｔ２０５は変形例１と同じく、プルアップ用抵抗ＲＵを介して低電圧電源へと接続されており、入力端子Ｔ２２１〜Ｔ２２３のいずれかが「Ｈ」の時、出力端子Ｔ２０５には「Ｌ：ＧＮＤ電位」が出力される。
【０１１７】
以上のように、変形例３では、複数の入力信号に応じて、出力端子Ｔ２０５への信号出力と、入力信号に応じた出力端子Ｔ２２５へのアナログ電圧出力を実現している。例えば、出力端子Ｔ２０５の信号をＭＣＵチップＣＨＭの割り込み端子（Ｔ２０４）で受け、入力端子Ｔ２２１〜Ｔ２２３のいずれかの入力信号を確認した後、ＭＣＵチップに搭載されたＡＤＣで出力端子Ｔ２２５の電圧を確認する。これにより、入力端子Ｔ２２１〜Ｔ２２３のいずれに信号が入力されたのかを判別し、その入力信号に応じた処理を行なうことができ、マルチプレクサの機能を実現することができる。割り込み機能端子が足りない場合などこの方式を用いることにより、擬似的にＭＣＵの機能端子を拡張することが可能となる。なお、本例では入力端子を３つとしたが、２つもしくは４つ以上となっても問題ない。その場合、入力信号に応じた、スイッチや分圧抵抗が必要となる。
【０１１８】
（実施の形態２の変形例４）
上記の例では、ＭＣＵチップの端子とＩＰＤチップの端子を同じリードフレーム（外部端子）にボンディングすることで接続しているが、ＭＣＵチップとＩＰＤチップ間を直接ボンディングワイヤにより接続してもよい。
【０１１９】
図２６及び図２７は、変形例４として、変形例３の構成に対して半導体チップ間をボンディングワイヤで直接接続する例を示している。図２６及び図２７に示すように、ＭＣＵチップＣＨＭのアナログデジタル変換部ＡＤＣの端子をボンディングワイヤＢＷ９、及びＩＰＤチップＣＨＰ上に形成された配線パターンＷ１を介して、アナログ電圧出力回路３３２の出力と電気的に接続する。なお、図２６及び図２７では、変形例３に基づいているが、実施の形態２、変形例１及び２の構成においても、同様に、半導体チップ間をボンディングワイヤで直接接続してもよい。
【０１２０】
これにより、アナログデジタル変換部ＡＤＣの入力端子とアナログ電圧出力回路の出力端子を兼用端子とすることができ、必要な端子数を削減することができる。このように隣接端子以外でも、チップ間ボンディングを仕様することで、兼用端子化することが可能である。
【０１２１】
（実施の形態３）
以下、図面を参照して実施の形態３について説明する。本実施の形態では、ＩＰＤチップ内の過熱検知回路の構成及び動作について説明する。その他の構成については、実施の形態１及び２と同様である。
【０１２２】
図２８は、本実施の形態と比較するための比較例の過熱検知回路の構成及び動作を示している。比較例の過熱検知回路は、トグル仕様（トグル方式）でＩＰＤの過熱保護を行う例である。トグル仕様では、過熱検知する温度付近でＯＮ／ＯＦＦを繰り返すことで過熱保護を行う。
【０１２３】
図２８（ａ）に示すように比較例の過熱検知回路３１５ａは、抵抗Ｒ１〜Ｒ４、ダイオードＤ１、コンパレータＯＰ、ＮｃｈＭＯＳトランジスタＮＭ３０を備えている。ダイオードＤ１は、温度センサーであり、抵抗Ｒ４はヒステリシス用抵抗である。
【０１２４】
ＩＰＤ内部電源とＧＮＤの間に、抵抗Ｒ１及びダイオードＤ１が直列に接続されており、抵抗Ｒ１及びダイオードＤ１の中間ノードがコンパレータＯＰの非反転入力端子に接続されている。ＩＰＤ内部電源とＧＮＤの間に、抵抗Ｒ２及び抵抗Ｒ３が直列に接続されており、抵抗Ｒ２及び抵抗Ｒ３の中間ノードがコンパレータＯＰの反転入力端子に接続されている。抵抗Ｒ２及び抵抗Ｒ３の中間ノードとＧＮＤの間に、抵抗Ｒ４及びＮｃｈＭＯＳトランジスタＮＭ３０が直列に接続されている。ＮｃｈＭＯＳトランジスタＮＭ３０のゲートが、コンパレータＯＰの出力端子に接続されている。
【０１２５】
比較例の過熱検知回路３１５ａでは、ダイオードＤ１の過熱検知前は、コンパレータＯＰの入力電位が、“非反転入力端子（＋）”＞“反転入力端子（−）”の関係となり、コンパレータＯＰは「Ｈ」を出力し、ＮｃｈＭＯＳトランジスタＮＭ３０はオンしている。コンパレータＯＰは「Ｈ」を出力するため、制御論理回路３１４は、パワートランジスタ３１１の動作を継続する。
【０１２６】
温度が上昇しダイオードＤ１が過熱を検知すると、“非反転入力端子（＋）”＜“反転入力端子（−）”の関係となり、コンパレータ出力は「Ｌ」となり、ＮｃｈＭＯＳトランジスタＮＭ３０はオフする。コンパレータＯＰは「Ｌ」を出力すると、制御論理回路３１４は、パワートランジスタ３１１を遮断（ＯＦＦ）する。また、ＮｃｈＭＯＳトランジスタＮＭ３０がオフするため、コンパレータＯＰの“反転入力端子（−）”の分圧電圧が上昇する。
【０１２７】
その後、温度が低くなり、“非反転入力端子（＋）”の電圧が上昇することにより、コンパレータＯＰの出力は「Ｈ」となり、パワートランジスタ３１１の動作が復帰する。図８（ｂ）のように、このような動作を繰り返し、コンパレータＯＰの出力が制御論理回路３１４へ入力され、トグル動作となる。
【０１２８】
図２９は、本実施の形態に係る過熱検知回路の構成及び動作を示している。本実施の形態では、ラッチ仕様（ラッチ方式）ＩＰＤの過熱保護を行う。ラッチ使用では、過熱検知温度に到達した後ラッチＯＦＦすることで過熱保護を行う。
【０１２９】
図２９（ａ）に示すように本実施の形態に係る過熱検知回路３１５は、比較例と同様の抵抗Ｒ１〜Ｒ３、ダイオードＤ１、及びコンパレータＯＰに加えて、レジスタＲＧを備えている。レジスタＲＧは、コンパレータＯＰの出力に接続されている。比較例のヒステリシス用抵抗Ｒ４とＮｃｈＭＯＳトランジスタＮＭ３０は不要であるため、備えていない。図２９（ａ）では、コンパレータＯＰの出力はレジスタＲＧを介して、制御論理回路３１４へ出力される。これにより、図２９（ｂ）のように検知状態が保持されラッチオフされる。
【０１３０】
本実施の形態の過熱検知回路３１５では、ダイオードＤ１の過熱検知前は、コンパレータＯＰの入力電位が、“非反転入力端子（＋）”＞“反転入力端子（−）”の関係となり、比較例と同様に、コンパレータＯＰは「Ｈ」を出力し、レジスタＲＧが「Ｈ」をラッチ出力するため、制御論理回路３１４は、パワートランジスタ３１１の動作を継続する。
【０１３１】
温度が上昇しダイオードＤ１が過熱を検知すると、“非反転入力端子（＋）”＜“反転入力端子（−）”の関係となり、コンパレータ出力は「Ｌ」となり、レジスタＲＧが「Ｌ」をラッチ出力するため、制御論理回路３１４は、パワートランジスタ３１１を遮断（ＯＦＦ）する。
【０１３２】
本実施の形態では、過熱検知温度に到達した後ラッチＯＦＦするラッチ仕様を採用することにより、負荷短絡時のＩＰＤチップの発熱を抑制し、ＭＣＵチップへ伝わる熱を更に抑制することが可能となる。
【０１３３】
なお、上述したプログラムは、様々なタイプの非一時的なコンピュータ可読媒体（ｎｏｎ−ｔｒａｎｓｉｔｏｒｙ  ｃｏｍｐｕｔｅｒ  ｒｅａｄａｂｌｅ  ｍｅｄｉｕｍ）を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体（ｔａｎｇｉｂｌｅ  ｓｔｏｒａｇｅ  ｍｅｄｉｕｍ）を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体（例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ）、光磁気記録媒体（例えば光磁気ディスク）、ＣＤ−ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）ＣＤ−Ｒ、ＣＤ−Ｒ／Ｗ、半導体メモリ（例えば、マスクＲＯＭ、ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ  ＲＯＭ）、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ  ＰＲＯＭ）、フラッシュＲＯＭ、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ））を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体（ｔｒａｎｓｉｔｏｒｙ  ｃｏｍｐｕｔｅｒ  ｒｅａｄａｂｌｅ  ｍｅｄｉｕｍ）によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。
【０１３４】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
【符号の説明】
【０１３５】
１００    スマートエントリーシステム
１１０    車載ユニット
１１１    スタータースイッチ
１１２    キースイッチ
１１３    ブザー
１１４、１１５  ウィンカーバルブ
１１６、１１７  ヘッドランプ
１１８    ＬＥＤ
１２０    キーユニット
１２１    ＭＣＵ
１２２    トランスポンダコイル
１２３    通信ＩＣ
１２４    アンテナ
１２５    スイッチ
１２６    電池
２００    半導体デバイス
２０１    ＭＣＵ
２０２    ＩＰＤ
２０３    レギュレータ
２０４〜２０６  レベルシフト回路
２０７、２０８  ドライバ回路
２０９、２１１  通信ＩＣ
２１０    アンテナコイル
２１２    アンテナ
２３１〜２３３  外部負荷
３０１    演算処理部
３０２    記憶部
３０３    周辺機能部
３０４    入出力部
３１０    保護回路
３１１    パワートランジスタ
３１２    ゲート駆動回路
３１３    入力回路
３１４    制御論理回路
３１５    過熱検知回路
３１６    過電流保護回路
３１７    過電圧保護回路
３１８    電流センス回路
３１９    自己診断回路
３２０    温度検知回路
３３１    暗電流対策部
３３２    アナログ電圧出力回路
ＡＤＣ    アナログデジタル変換部
ＡＭＰ１  差動増幅器
ＡＭＰ２  バッファ
ＢＡＴ    バッテリ
ＢＣ      ボディコンタクト領域
ＢＭ      バリアメタル
ＢＵＳ    バス配線
ＢＷ      ボンディングワイヤ
ＣＡＮ    通信制御部
ＣＨ      チャネル領域
ＣＨＭ    ＭＣＵチップ
ＣＨＰ    ＩＰＤチップ
ＣＭＰ    コンパレータ
Ｄ１      ダイオード
ＤＡＣ    デジタルアナログ変換部
ＤＩＥ    アイランド
ＤＭ１、ＤＭ２  ダイボンド材
ＤＲ      ドライバ回路
ＤＴ      ドレイン電極
ＥＣＵ１、ＥＣＵ２  電子制御ユニット
ＥＰ      エピタキシャル層
ＧＯＸ    ゲート絶縁膜
ＧＴ      ゲート電極
ＩＬ      層間絶縁膜
ＩＮＴ    割り込み制御部
ＬＦ      リードフレーム
ＬＳ      レベルシフト回路
ＭＲ      モールド樹脂
ＮＭ      ＮｃｈＭＯＳトランジスタ
ＯＰ      コンパレータ
ＯＲ１    ３入力ＯＲ回路
Ｐ１      Ｐ型半導体領域
ＰＭ      ＰｃｈＭＯＳトランジスタ
Ｒ        抵抗
ＲＤ      分圧抵抗
ＲＧ      レジスタ
ＲＮ      プルダウン用抵抗
ＲＵ      プルアップ用抵抗
ＳＢ      半導体基板
ＳＲ      ソース領域
ＳＴ      ソース電極
ＳＷ      スイッチ
ＴＣ      トレンチ
ＴＲＯ    オープンドレイン
Ｗ１      配線パターン
【図１】
0006487280.tif 000002
【図２】
0006487280.tif 000003
【図３】
0006487280.tif 000004
【図４】
0006487280.tif 000005
【図５】
0006487280.tif 000006
【図６】
0006487280.tif 000007
【図７】
0006487280.tif 000008
【図８】
0006487280.tif 000009
【図９】
0006487280.tif 000010
【図１０】
0006487280.tif 000011
【図１１】
0006487280.tif 000012
【図１２】
0006487280.tif 000013
【図１３】
0006487280.tif 000014
【図１４】
0006487280.tif 000015
【図１５】
0006487280.tif 000016
【図１６】
0006487280.tif 000017
【図１７】
0006487280.tif 000018
【図１８】
0006487280.tif 000019
【図１９】
0006487280.tif 000020
【図２０】
0006487280.tif 000021
【図２１】
0006487280.tif 000022
【図２２】
0006487280.tif 000023
【図２３】
0006487280.tif 000024
【図２４】
0006487280.tif 000025
【図２５】
0006487280.tif 000026
【図２６】
0006487280.tif 000027
【図２７】
0006487280.tif 000028
【図２８】
0006487280.tif 000029
【図２９】
0006487280.tif 000030